(57)【特許請求の範囲】
【請求項１】
差動信号伝送用ケーブルと、
前記差動信号伝送用ケーブルの両端に設けられ、導体層と絶縁体層とを交互に積層して形成された多層基板と、
前記多層基板を収容するコネクタケースと、
を備えた、コネクタ付きケーブルであって、
前記多層基板の表層を形成する第１導体層に設けられ、差動信号が伝送される差動伝送線路と、
前記差動伝送線路に設けられ、前記差動伝送線路の線路幅よりも大きい線路幅とされたパッドと、
前記第１導体層に設けられ、前記パッドに隣り合うグラウンドパッドと、
前記第１導体層よりも内層側に設けられ、前記多層基板の板厚方向から前記パッドと重なる貫通穴を備えた第２導体層と、
前記第２導体層よりも内層側に設けられ、前記多層基板の板厚方向から前記貫通穴を介して前記パッドと対向する第３導体層と、を備え、
前記多層基板をその板厚方向から見たときに、前記グラウンドパッドの少なくとも一部及び前記パッドは前記貫通穴の投影面積範囲内に収められる、
コネクタ付きケーブル。
【請求項２】
請求項１記載のコネクタ付きケーブルにおいて、
前記多層基板は、
前記差動伝送線路の一端に設けられ、前記差動信号伝送用ケーブルの信号線導体が接続されるケーブル接続パッドと、
前記差動伝送線路の他端に設けられ、接続機器の端子が接続されるコンタクトパッドと、
前記差動伝送線路の一端と他端との間に設けられ、電子部品が実装される電子部品実装パッドと、
を備える、コネクタ付きケーブル。
【請求項３】
請求項１または２記載のコネクタ付きケーブルにおいて、
前記第２導体層と前記第３導体層との間に１つ以上の他の導体層が設けられ、前記他の導体層に前記貫通穴と対向する他の貫通穴が設けられる、
コネクタ付きケーブル。
【請求項４】
請求項１〜３のいずれか１項に記載のコネクタ付きケーブルにおいて、
前記差動信号伝送用ケーブルは、
一対の信号線導体と、
前記信号線導体の周囲に設けられる絶縁体と、
前記絶縁体の周囲に設けられる外部導体と、
を備え、
前記外部導体は、前記第１導体層に設けられる前記グラウンドパッドに接続される、
コネクタ付きケーブル。
【請求項５】
請求項４記載のコネクタ付きケーブルにおいて、
前記外部導体は、グラウンド用導体を介して前記グラウンドパッドに接続され、
前記グラウンド用導体は、
前記外部導体に接続される本体部と、
一端が前記本体部に接続され、他端が前記差動信号伝送用ケーブルの延在方向に延びて前記グラウンドパッドに接続される腕部と、
を備える、コネクタ付きケーブル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーバやルータ、ストレージ製品等の機器に用いられるコネクタ付きケーブルに関する。
【背景技術】
【０００２】
従来、数Gbit/s以上の高速デジタル信号を扱うサーバやルータ、ストレージ製品等の機器においては、差動インターフェース規格、例えばLVDS（Low Voltage Differential Signaling）が採用され、各機器間あるいは機器内の各回路基板間では、差動信号伝送用ケーブルを用いて差動信号の伝送が行われている。差動信号は、システム電源の低電圧化を実現しつつ外来ノイズに対する耐性が高いという特徴を有している。
【０００３】
このような高速デジタル通信に用いられるケーブルが、例えば、特許文献１に記載されている。特許文献１に記載された差動信号用ハーネス（コネクタ付きケーブル）は、複数のツイナックスケーブル（差動信号伝送用ケーブル）と、ツイナックスケーブルの両端に設けられた接続用基板と、接続用基板を収容するコネクタ筐体と、を備えている。
【０００４】
接続用基板の一端部には、機器に電気的に接続される接点部分（パッド）が設けられ、接続用基板の他端部には、ツイナックスケーブルが電気的に接続されるランド（パッド）が設けられている。そして、接点部分とランドとの間には、差動信号が伝送される差動伝送線路が設けられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−０９０９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の特許文献１に記載された技術においては、差動伝送線路の線路幅よりも接点部分やランド（パッド）の線路幅の方が大きいため、パッドが形成される部分で静電容量が増加する。これにより、パッドが形成される部分における容量結合を招いて、ひいては差動インピーダンスが低下するという問題を生じる。差動インピーダンスの低下は、差動信号の伝送効率等を低下（劣化）させ、特に、より高速化された高速デジタル通信（例えば、25Gbit/s（基本周波数12.5GHz）の通信）に対応する場合等において、顕著に現れる問題となっている。
【０００７】
そこで、対応策の１つとして、隣り合うパッド同士の間隔を大きくして、これにより容量結合を抑えることが考えられる。しかしながら、このような対応策では、パッドが高密度配置された基板においては、その基板上のスペースに余裕が無く、対応するのが困難であった。
【０００８】
本発明の目的は、パッドが高密度配置された基板であっても、容量結合を抑えることができ、より高速化された高速デジタル通信に対応可能なコネクタ付きケーブルを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様では、差動信号伝送用ケーブルと、前記差動信号伝送用ケーブルの両端に設けられ、導体層と絶縁体層とを交互に積層して形成された多層基板と、前記多層基板を収容するコネクタケースと、を備えた、コネクタ付きケーブルであって、前記多層基板の表層を形成する第１導体層に設けられ、差動信号が伝送される差動伝送線路と、前記差動伝送線路に設けられ、前記差動伝送線路の線路幅よりも大きい線路幅とされたパッドと、前記第１導体層よりも内層側に設けられ、前記多層基板の板厚方向から前記パッドと重なる貫通穴を備えた第２導体層と、前記第２導体層よりも内層側に設けられ、前記多層基板の板厚方向から前記貫通穴を介して前記パッドと対向する第３導体層と、を備える。
【００１０】
本発明の他の態様では、前記多層基板をその板厚方向から見たときに、前記パッドは前記貫通穴の投影面積範囲内に収められる。
【００１１】
本発明の他の態様では、前記多層基板は、前記差動伝送線路の一端に設けられ、前記差動信号伝送用ケーブルの信号線導体が接続されるケーブル接続パッドと、前記差動伝送線路の他端に設けられ、接続機器の端子が接続されるコンタクトパッドと、前記差動伝送線路の一端と他端との間に設けられ、電子部品が実装される電子部品実装パッドと、を備える。
【００１２】
本発明の他の態様では、前記第２導体層と前記第３導体層との間に１つ以上の他の導体層が設けられ、前記他の導体層に前記貫通穴と対向する他の貫通穴が設けられる。
【００１３】
本発明の他の態様では、前記差動信号伝送用ケーブルは、一対の信号線導体と、前記信号線導体の周囲に設けられる絶縁体と、前記絶縁体の周囲に設けられる外部導体と、を備え、前記外部導体は、前記第１導体層に設けられるグラウンドパッドに接続される。
【００１４】
本発明の他の態様では、前記外部導体は、グラウンド用導体を介して前記グラウンドパッドに接続され、前記グラウンド用導体は、前記外部導体に接続される本体部と、一端が前記本体部に接続され、他端が前記差動信号伝送用ケーブルの延在方向に延びて前記グラウンドパッドに接続される腕部と、を備える。
【発明の効果】
【００１５】
本発明によれば、パッドが高密度配置された基板であっても、容量結合を抑えることができ、より高速化された高速デジタル通信に対応可能なコネクタ付きケーブルを提供できる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るコネクタ付きケーブルの概要を示す平面図である。
【図２】コネクタ付きケーブルが接続されるコネクタ部材を示す斜視図である。
【図３】図２の矢印Ａ方向から見たコネクタ部材の断面図である。
【図４】差動信号伝送用ケーブルの詳細構造を説明する斜視図である。
【図５】多層基板と差動信号伝送用ケーブルとの接続部を拡大した拡大図である。
【図６】多層基板の詳細構造を説明する平面図である。
【図７】図６のＢ−Ｂ線に沿う断面図である。
【図８】図６のＣ−Ｃ線に沿う断面図である。
【図９】第１導体層Ｌ１の形状を説明する平面図である。
【図１０】第２導体層Ｌ２の形状を説明する平面図である。
【図１１】第３導体層Ｌ３の形状を説明する平面図である。
【図１２】差動インピーダンスの測定結果を比較したグラフである。
【図１３】実施の形態２の多層基板を示す平面図である。
【図１４】図１３の多層基板の第２導体層の形状を説明する平面図である。
【図１５】実施の形態２の図５に対応した拡大図である。
【図１６】実施の形態３の多層基板を示す図８に対応した断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態１について図面を用いて詳細に説明する。
【００１８】
図１は本発明に係るコネクタ付きケーブルの概要を示す平面図を、図２はコネクタ付きケーブルが接続されるコネクタ部材を示す斜視図を、図３は図２の矢印Ａ方向から見たコネクタ部材の断面図を、図４は差動信号伝送用ケーブルの詳細構造を説明する斜視図を、図５は多層基板と差動信号伝送用ケーブルとの接続部を拡大した拡大図を、図６は多層基板の詳細構造を説明する平面図を、図７は図６のＢ−Ｂ線に沿う断面図を、図８は図６のＣ−Ｃ線に沿う断面図を、図９は第１導体層Ｌ１の形状を説明する平面図を、図１０は第２導体層Ｌ２の形状を説明する平面図を、図１１は第３導体層Ｌ３の形状を説明する平面図を、図１２は差動インピーダンスの測定結果を比較したグラフをそれぞれ示している。
【００１９】
図１に示すコネクタ付きケーブル１０は、図示しない一対のサーバ（接続機器）同士を電気的に接続し、各サーバ間において高速デジタル通信を可能とするケーブルである。コネクタ付きケーブル１０は、合計８本の差動信号伝送用ケーブル２０を備えており、４本は送信用とされ他の４本は受信用とされる。つまり、コネクタ付きケーブル１０は、４チャンネルの信号の送受信を行うものである。なお、図１では、図中手前側の４本の差動信号伝送用ケーブル２０のみが示されるが、図中奥側にも４本の差動信号伝送用ケーブル２０が配置されている。
【００２０】
合計８本の差動信号伝送用ケーブル２０は、絶縁材料により筒状に形成されたジャケット１１によって覆われている。このジャケット１１は、合計８本の差動信号伝送用ケーブル２０を１つに纏める機能に加えて、合計８本の差動信号伝送用ケーブル２０を外力の負荷等から保護する機能を備えている。
【００２１】
差動信号伝送用ケーブル２０の両端には、パドルカード基板（多層基板）３０がそれぞれ設けられている。これらのパドルカード基板３０はいずれも同様に形成され、コネクタケース１２の内部にそれぞれ収容されている。コネクタケース１２は、図２および図３に示すようなコネクタ部材４０に接続される。また、コネクタケース１２には、コネクタ部材４０との接続状態を保持するロック機構（図示せず）が設けられている。なお、コネクタ部材４０は、サーバのマザーボードＭＢに固定されて、サーバのインターフェースを形成している。
【００２２】
コネクタ部材４０は、絶縁材料により略直方体形状に形成されたコネクタ本体４１を備えている。図３に示すように、コネクタ本体４１の短辺方向に沿う一側（図中右側）には、パドルカード基板３０が破線矢印Ｍに示すように差し込まれる開口部４２が設けられ、コネクタ本体４１の短辺方向に沿う他側（図中左側）には、底部４３が設けられている。
【００２３】
底部４３には、一端側（図中右側）においてパドルカード基板３０を挟持し、かつ一端側がパドルカード基板３０のコンタクトパッドＰ３（図６参照）に電気的に接続される第１端子部材（端子）４４および第２端子部材（端子）４５が、インサート成形により設けられている。これらの第１端子部材４４および第２端子部材４５の他端側（図中左側）は、マザーボードＭＢの配線パターン（図示せず）に電気的に接続されている。
【００２４】
第１端子部材４４および第２端子部材４５は、図２に示すように、コネクタ本体４１の長辺方向に沿って複数並べて設けられている。なお、図２においては、コネクタ本体４１の外部に露出された複数の第２端子部材４５のみが現れている。ここで、本実施の形態を説明する図面には、説明を分かり易くするために、電気を通す部分（導体）に網掛けを施している。
【００２５】
図４に示すように、差動信号伝送用ケーブル２０は、一対の信号線導体２１を備えている。一方の信号線導体２１には、差動信号としてのプラス側信号（ポジティブ信号）が伝送される。他方の信号線導体２１には差動信号としてのマイナス側信号（ネガティブ信号）が伝送される。信号線導体２１は、例えば、その表面に錫めっき処理が施された軟銅線により形成され、絶縁体２２により覆われている。
【００２６】
絶縁体２２は、差動信号伝送用ケーブル２０に柔軟性を持たせるために、例えば、発泡ポリエチレンにより形成され、その横断面形状は略楕円形に形成される。絶縁体２２は、一対の信号線導体２１を所定間隔で並べて保持し、一対の信号線導体２１の周囲に略同じ肉厚となるように配置される。
【００２７】
また、絶縁体２２の周囲には、例えば、シート状の銅箔によって形成され、外来ノイズの影響を抑制する外部導体２３が設けられている。さらに、外部導体２３の周囲には、差動信号伝送用ケーブル２０を保護するシース２４が設けられている。シース２４は、例えば、耐熱ＰＶＣによって形成され、外部導体２３の長手方向に沿う端部を除く大部分を覆っている。
【００２８】
差動信号伝送用ケーブル２０の両端には、端末処理が施されている。具体的には、差動信号伝送用ケーブル２０の端部を、その長手方向に沿うように順次段剥きして、これにより、一対の信号線導体２１および外部導体２３の端部をそれぞれ外部に露出させている。このような端末処理は、合計８本の差動信号伝送用ケーブル２０の全てに施されている。これにより、差動信号伝送用ケーブル２０とパドルカード基板３０との電気的な接続（図５参照）を容易に行えるようにしている。
【００２９】
ここで、図５に示すように、一対の信号線導体２１は、パドルカード基板３０のケーブル接続パッドＰ１に半田ＳＣによって電気的に接続されている。また、外部導体２３は、パドルカード基板３０のグラウンドパッドＰ２に半田ＳＣによって電気的に接続されている。
【００３０】
図６ないし図１１に示すように、パドルカード基板３０は略長方形形状に形成されている。パドルカード基板３０の具体的な寸法は、長辺寸法Ｌａが25.0mmとされ、短辺寸法Ｓが16.4mmとされ、板厚寸法Ｔが1.0mmとされている。
【００３１】
パドルカード基板３０は、例えば、QSFP+トランシーバの規格に準拠したものであって、その表層には、４チャンネルの信号の送受信のために、差動伝送線路ＴＬ，ケーブル接続パッドＰ１，グラウンドパッドＰ２，コンタクトパッドＰ３，電子部品実装パッドＰ４等がそれぞれ形成されている。このように、パドルカード基板３０は、表層に導体が高密度配置された基板となっている。
【００３２】
したがって、より高速化された高速デジタル通信（例えば、25Gbit/s（基本周波数12.5GHz）の通信）に対応する場合には、各パッドＰ１〜Ｐ４が形成された部分の差動インピーダンスの低下を抑制する必要があるが、単純に隣り合う各パッド同士の間隔を大きくする方法を採用することができない。そこで、本実施の形態では、パドルカード基板３０に、導体層と絶縁体層とを交互に積層して形成された「多層基板」を採用している。
【００３３】
以下、パドルカード基板３０の詳細構造、つまり導体層と絶縁体層との積層構造や導体層の形状等について、図面を用いて説明する。
【００３４】
図７および図８に示すように、パドルカード基板３０は、第１導体層Ｌ１ないし第６導体層Ｌ６を備えている。これらの第１導体層Ｌ１ないし第６導体層Ｌ６は、何れも厚み寸法がｔ１（約0.07mm）の導電性に優れた銅箔（導体）によって形成されている。
【００３５】
また、第１導体層Ｌ１ないし第６導体層Ｌ６は、第１絶縁体層Ｓ１ないし第５絶縁体層Ｓ５によって互いに絶縁されている。すなわち、これらの導体層および絶縁対層は、パドルカード基板３０の一側（図中上側）の表層から他側（図中下側）の表層に向けて、第１導体層Ｌ１→第１絶縁体層Ｓ１→第２導体層Ｌ２→第２絶縁体層Ｓ２→第３導体層Ｌ３→第３絶縁体層Ｓ３→第４導体層Ｌ４→第４絶縁体層Ｓ４→第５導体層Ｌ５→第５絶縁体層Ｓ５→第６導体層Ｌ６の順にそれぞれ交互に積層されている。
【００３６】
ここで、パドルカード基板３０は、その板厚方向に対して、第３絶縁体層Ｓ３を中心に鏡像対称形状とされている。これにより、パドルカード基板３０の両面に、クロストークの発生を効果的に抑えた状態のもとで、互いに対向した配線パターンを形成することができる。なお、本実施の形態では、第１導体層Ｌ１と第６導体層Ｌ６、第２導体層Ｌ２と第５導体層Ｌ５、第３導体層Ｌ３と第４導体層Ｌ４が、それぞれペアとなって同じ形状に形成されている。ここで、第６導体層Ｌ６は本発明の第１導体層Ｌ１を、第５導体層Ｌ５は本発明の第２導体層Ｌ２を、第４導体層Ｌ４は本発明の第３導体層Ｌ３をそれぞれ構成している。
【００３７】
また、第１絶縁体層Ｓ１ないし第５絶縁体層Ｓ５は、何れもガラスエポキシによって穴等が何も形成されない平板状に形成され、かつそれぞれが同じ厚み寸法ｔ２（約0.12mm）となっている。
【００３８】
第１導体層Ｌ１と第６導体層Ｌ６、第２導体層Ｌ２と第５導体層Ｌ５、第３導体層Ｌ３と第４導体層Ｌ４は、それぞれペアとなって同じ形状であるため、第１導体層Ｌ１、第２導体層Ｌ２、第３導体層Ｌ３を代表してその詳細な形状について説明する。
【００３９】
図６および図９に示すように、第１導体層Ｌ１には、パドルカード基板３０の長辺方向（図中左右方向）に沿うようにして、差動信号が伝送される複数の差動伝送線路ＴＬが設けられている。これらの差動伝送線路ＴＬは、１本の差動信号伝送用ケーブル２０（図５参照）に対して２本設けられている。したがって、第１導体層Ｌ１には、合計８本の差動伝送線路ＴＬが設けられている。
【００４０】
図７に示すように、差動伝送線路ＴＬの線路幅は何れもＷ１に設定されている。また、パドルカード基板３０の板厚方向に沿う第１導体層Ｌ１の内層側には第２導体層Ｌ２が設けられ、この第２導体層Ｌ２の差動伝送線路ＴＬとの対向部分には、穴等が何も形成されていない。よって、差動伝送線路ＴＬと第２導体層Ｌ２との離間寸法は、第１絶縁体層Ｓ１の厚み寸法ｔ２と等しい寸法となっている。
【００４１】
このように、差動伝送線路ＴＬの線路幅をＷ１とし、かつ差動伝送線路ＴＬと第２導体層Ｌ２との離間寸法をｔ２とすることで、差動伝送線路ＴＬの部分における差動インピーダンスが「約100Ω」に調整されている。
【００４２】
図６および図９に示すように、差動伝送線路ＴＬの一端（図中左側）には、差動信号伝送用ケーブル２０の信号線導体２１（図５参照）が電気的に接続されるケーブル接続パッドＰ１が設けられている。ケーブル接続パッドＰ１は、平面視で略長方形形状に形成され、差動伝送線路ＴＬに電気的に接続されている。
【００４３】
図８に示すように、ケーブル接続パッドＰ１の線路幅Ｗ２は、差動伝送線路ＴＬの線路幅Ｗ１（図７参照）の略３倍の線路幅となっている（Ｗ２≒３×Ｗ１）。これにより、図５に示すように、信号線導体２１を半田ＳＣによって容易に固定できるようにしている。このように、ケーブル接続パッドＰ１の線路幅Ｗ２は、差動伝送線路ＴＬの線路幅Ｗ１よりも大きいため、ケーブル接続パッドＰ１と第２導体層Ｌ２との容量結合を抑える必要がある。そのために本実施の形態では、図１０に示すように、パドルカード基板３０の板厚方向に沿う第２導体層Ｌ２のケーブル接続パッドＰ１との対向部分に、第１貫通穴（貫通穴）３１を設けている。
【００４４】
第１貫通穴３１は、図６の太破線に示すように、パドルカード基板３０の板厚方向から、１本の差動信号伝送用ケーブル２０に対応した一対のケーブル接続パッドＰ１と重なっている。より具体的には、第１貫通穴３１の開口面積は、一対のケーブル接続パッドＰ１の合計面積よりも大きい面積とされ、よって、第１貫通穴３１は、一対のケーブル接続パッドＰ１を、余裕を持って覆い隠せる大きさとなっている。つまり、一対のケーブル接続パッドＰ１は、パドルカード基板３０を板厚方向から見たときに、第１貫通穴３１の投影面積範囲内（太破線の範囲内）に収められている。
【００４５】
ここで、図８および図１１に示すように、第２導体層Ｌ２よりも内層側にある第３導体層Ｌ３には、穴等が何も形成されていない。したがって、第１導体層Ｌ１に形成した一対のケーブル接続パッドＰ１は、パドルカード基板３０の板厚方向から、第１貫通穴３１を介して第３導体層Ｌ３と対向している。これにより、一対のケーブル接続パッドＰ１と第３導体層Ｌ３との離間寸法Ｗ３を、第１絶縁体層Ｓ１の厚み寸法ｔ２と、第１貫通穴３１の厚み寸法ｔ１と、第２絶縁体層Ｓ２の厚み寸法ｔ２との加算値として、一対のケーブル接続パッドＰ１と第２導体層Ｌ２との容量結合を抑えている。よって、一対のケーブル接続パッドＰ１の部分における差動インピーダンスの低下が抑制される。
【００４６】
図６および図９に示すように、差動伝送線路ＴＬの他端（図中右側）には、コネクタ部材４０の第２端子部材４５（図３参照）が電気的に接続されるコンタクトパッドＰ３が設けられている。ただし、第６導体層Ｌ６のコンタクトパッド（図示せず）には、コネクタ部材４０の第１端子部材４４（図３参照）が電気的に接続される。コンタクトパッドＰ３は、平面視で略長方形形状に形成され、差動伝送線路ＴＬに電気的に接続されている。
【００４７】
また、図６に示すように、コンタクトパッドＰ３の線路幅Ｗ４についても、ケーブル接続パッドＰ１と同様に、差動伝送線路ＴＬの線路幅Ｗ１（図７参照）の略３倍の線路幅となっている（Ｗ４≒３×Ｗ１）。これにより、コネクタ部材４０の第２端子部材４５（図３参照）が、確実に電気的に接続されるようにしている。このように、コンタクトパッドＰ３の線路幅Ｗ４についても、差動伝送線路ＴＬの線路幅Ｗ１よりも大きいため、コンタクトパッドＰ３と第２導体層Ｌ２との容量結合を抑える必要がある。そのために本実施の形態では、図１０に示すように、パドルカード基板３０の板厚方向に沿う第２導体層Ｌ２のコンタクトパッドＰ３との対向部分に、第２貫通穴（貫通穴）３２を設けている。
【００４８】
第２貫通穴３２は、図６の太破線に示すように、パドルカード基板３０の板厚方向から、１本の差動信号伝送用ケーブル２０に対応した一対のコンタクトパッドＰ３と重なっている。より具体的には、第２貫通穴３２の開口面積は、一対のコンタクトパッドＰ３の合計面積よりも大きい面積とされ、よって、第２貫通穴３２は、一対のコンタクトパッドＰ３を、余裕を持って覆い隠せる大きさとなっている。つまり、一対のコンタクトパッドＰ３は、パドルカード基板３０を板厚方向から見たときに、第２貫通穴３２の投影面積範囲内（太破線の範囲内）に収められている。
【００４９】
ここで、図８および図１１に示すように、第２導体層Ｌ２よりも内層側にある第３導体層Ｌ３には、穴等が何も形成されていない。したがって、第１導体層Ｌ１に形成した一対のコンタクトパッドＰ３は、パドルカード基板３０の板厚方向から、第２貫通穴３２を介して第３導体層Ｌ３と対向している。これにより、一対のコンタクトパッドＰ３と第３導体層Ｌ３との離間寸法についても、ケーブル接続パッドＰ１と第３導体層Ｌ３との離間寸法Ｗ３（図８参照）と同じ寸法になる。よって、一対のコンタクトパッドＰ３と第２導体層Ｌ２との容量結合が抑えられて、一対のコンタクトパッドＰ３の部分における差動インピーダンスの低下が抑制される。
【００５０】
図６および図９に示すように、２本の差動信号伝送用ケーブル２０に対応して設けられた４本の差動伝送線路ＴＬの一端と他端との間には、合計４つのチップコンデンサ（電子部品）５０が実装される電子部品実装パッドＰ４が設けられている。電子部品実装パッドＰ４は、平面視で略正方形に形成され、差動伝送線路ＴＬに電気的に接続されている。なお、チップコンデンサ５０は、接続機器であるサーバからの直流電流（ノイズ）をカットして、差動信号の劣化を防止するものである。
【００５１】
また、図６に示すように、電子部品実装パッドＰ４の線路幅Ｗ５は、差動伝送線路ＴＬの線路幅Ｗ１（図７参照）の略２倍の線路幅となっている（Ｗ５≒２×Ｗ１）。これにより、差動伝送線路ＴＬの線路幅Ｗ１よりも大きい幅のチップコンデンサ５０を、差動伝送線路ＴＬ上に容易に実装できるようにしている。このように、電子部品実装パッドＰ４の線路幅Ｗ５についても、差動伝送線路ＴＬの線路幅Ｗ１よりも大きいため、電子部品実装パッドＰ４と第２導体層Ｌ２との容量結合を抑える必要がある。そのために本実施の形態では、図１０に示すように、パドルカード基板３０の板厚方向に沿う第２導体層Ｌ２の電子部品実装パッドＰ４との対向部分に、合計４つの第３貫通穴（貫通穴）３３を設けている。
【００５２】
それぞれの第３貫通穴３３は、図６の太破線に示すように、パドルカード基板３０の板厚方向から、１本の差動伝送線路ＴＬに対応した一対の電子部品実装パッドＰ４と重なっている。より具体的には、第３貫通穴３３の開口面積は、一対の電子部品実装パッドＰ４の合計面積よりも大きい面積とされ、よって、第３貫通穴３３は、一対の電子部品実装パッドＰ４を、余裕を持って覆い隠せる大きさとなっている。つまり、一対の電子部品実装パッドＰ４は、パドルカード基板３０を板厚方向から見たときに、第３貫通穴３３の投影面積範囲内（太破線の範囲内）に収められている。
【００５３】
ここで、図８および図１１に示すように、第２導体層Ｌ２よりも内層側にある第３導体層Ｌ３には、穴等が何も形成されていない。したがって、第１導体層Ｌ１に形成した一対の電子部品実装パッドＰ４は、パドルカード基板３０の板厚方向から、第３貫通穴３３を介して第３導体層Ｌ３と対向している。これにより、一対の電子部品実装パッドＰ４と第３導体層Ｌ３との離間寸法についても、ケーブル接続パッドＰ１と第３導体層Ｌ３との離間寸法Ｗ３（図８参照）と同じ寸法になる。よって、一対の電子部品実装パッドＰ４と第２導体層Ｌ２との容量結合が抑えられて、一対の電子部品実装パッドＰ４の部分における差動インピーダンスの低下が抑制される。
【００５４】
なお、図６に示すように、第１導体層Ｌ１の略中央部分には、EEPROM５１が実装されている。このEEPROM５１は、図示しない配線パターン上に実装されており、サーバ間での種々の情報の通信に用いられる。種々の情報には、相手側のサーバから信号が入力されたか否かの情報や、差動信号伝送用ケーブル２０の長さ情報、さらにはコネクタ付きケーブル１０の製造メーカや製造年月日の情報等がある。
【００５５】
以上のように構成した本実施の形態、つまり、第２導体層Ｌ２に、第１貫通穴３１、第２貫通穴３２および第３貫通穴３３を設けたパドルカード基板３０は、図１２に示すように、差動インピーダンスの低下を抑制できることが判った。ここで、比較例として用意したパドルカード基板の第２導体層Ｌ２（図示せず）は、図１１に示す第３導体層Ｌ３と同じ導体層としている。すなわち、比較例のパドルカード基板の第２導体層Ｌ２には、第１貫通穴３１、第２貫通穴３２および第３貫通穴３３が設けられていない。
【００５６】
なお、差動インピーダンスの測定にはTDR法（Time Domain Reflectometry）を採用した。TDR法は、差動伝送線路や複数のパッド等を有する基板に対して、高速なパルス信号等を印加して返ってくる反射波形を測定する方法であり、この反射波形が差動伝送線路や複数のパッド等からなる伝送路における差動インピーダンスの変化を表す。また、図１２のグラフ中の「MCB」は、モジュールコンプライアンスボードの略で、コネクタ付きケーブルの特性の測定に用いる評価基板のことである。さらに、図１２のグラフ中の「CBL」は、ケーブルの略である。
【００５７】
図１２に示すように、比較例のコネクタ付きケーブル（第２導体層Ｌ２に貫通穴無）では、パドルカード基板の伝送路の部分において、差動インピーダンスが80Ω以下にまで低下している。これに対して、本実施の形態に係るコネクタ付きケーブル１０（第２導体層Ｌ２に貫通穴有）では、パドルカード基板３０の伝送路の部分において、差動インピーダンスの低下を約90Ωに抑えることができた。すなわち、第２導体層Ｌ２に貫通穴を設けて容量結合を抑えることが、パッドが高密度配置された基板に対して、差動インピーダンスの低下を抑制してインピーダンス整合を取るのに有効な方法の１つであることが確認できた。
【００５８】
以上詳述したように、本実施の形態に係るコネクタ付きケーブル１０によれば、ケーブル接続パッドＰ１，グラウンドパッドＰ２，コンタクトパッドＰ３，電子部品実装パッドＰ４等が高密度配置されたパドルカード基板３０（QSFP+トランシーバの規格に準拠した基板）であっても、容量結合を抑えることができ、より高速化された高速デジタル通信に対応可能なコネクタ付きケーブルを提供できる。
【００５９】
次に、本発明の実施の形態２について図面を用いて詳細に説明する。なお、上述した実施の形態１と同様の機能を有する部分については同一の記号を付し、その詳細な説明を省略する。
【００６０】
図１３は実施の形態２の多層基板を示す平面図を、図１４は図１３の多層基板の第２導体層の形状を説明する平面図を、図１５は実施の形態２の図５に対応した拡大図をそれぞれ示している。
【００６１】
図１３ないし図１５に示すように、実施の形態２のコネクタ付きケーブルは、実施の形態１に比して、差動信号伝送用ケーブル２０とパドルカード基板（多層基板）６０との接続構造のみが異なっている。
【００６２】
具体的には、実施の形態１のコネクタ付きケーブル１０においては、図５に示すように、差動信号伝送用ケーブル２０の外部導体２３を、第１導体層Ｌ１に設けたグラウンドパッドＰ２の上に直に配置し、パドルカード基板３０上で半田ＳＣにより固定していた。これに対し、実施の形態２のコネクタ付きケーブルでは、外部導体２３を、グラウンドパッドＰ２の上に直に配置せずに、図１５に示すようなグラウンド用導体６１を介して、グラウンドパッドＰ２に接続している。
【００６３】
これに伴い、図１３に示すように、パドルカード基板６０の長さ寸法Ｌｂを、実施の形態１のパドルカード基板３０（図６参照）に比して詰めて（Ｌｂ＜Ｌａ）、より小型で、かつ高速通信対応の規格のコネクタ付きケーブルに対応可能としている。また、図１４に示すように、第２導体層Ｌ２に設けられる第１貫通穴（貫通穴）６２が、実施の形態１のように４方向が囲まれた貫通穴では無く、４方向のうちの１方向が開放された切り欠き状の貫通穴となっている。
【００６４】
図１５に示すように、グラウンド用導体６１は、外部導体２３に接続される本体部６１ａを備えている。この本体部６１ａは、外部導体２３の外郭形状に沿う形状、つまり略円弧形状に形成され、外部導体２３に対して隙間無く接続可能となっている。これにより、差動インピーダンスの不整合の発生を抑えている。そして、本体部６１ａは、外部導体２３に対して、少量の半田ＳＣ（１箇所）によって電気的に接続されている。これにより、外部導体２３の内側にある絶縁体２２（図４参照）の熱による溶融または変形が確実に抑制される。
【００６５】
本体部６１ａの長手方向両側には、差動信号伝送用ケーブル２０の延在方向に延びる腕部６１ｂの一端がそれぞれ接続されている。なお、本体部６１ａおよび一対の腕部６１ｂは、導電性に優れた銅板等をプレス加工等することで一体に形成される。一対の腕部６１ｂの他端側は、信号線導体２１と並べられてグラウンドパッドＰ２の上に配置されている。そして、一対の腕部６１ｂは、グラウンドパッドＰ２に対して、信号線導体２１と同様に半田ＳＣによって電気的に接続されている。
【００６６】
以上のように形成した実施の形態２においても、上述した実施の形態１と同様の作用効果を奏することができる。
【００６７】
次に、本発明の実施の形態３について図面を用いて詳細に説明する。なお、上述した実施の形態１と同様の機能を有する部分については同一の記号を付し、その詳細な説明を省略する。
【００６８】
図１６は実施の形態３の多層基板を示す図８に対応した断面図を示している。
【００６９】
図１６に示すように、実施の形態３のコネクタ付きケーブルは、パドルカード基板（多層基板）７０の構造のみが異なっている。具体的には、板厚寸法Ｔが1.0mmの範囲内において、第２導体層Ｌ２と第３導体層Ｌ３との間および第４導体層Ｌ４と第５導体層Ｌ５との間に、それぞれ他の導体層Ｌｎを設けている。そして、これらの他の導体層Ｌｎの形状は、第２導体層Ｌ２および第５導体層Ｌ５と同じ導体層となっている。つまり、これらの他の導体層Ｌｎには、第２導体層Ｌ２および第５導体層Ｌ５の第１貫通穴３１と対向する他の貫通穴７１がそれぞれ設けられている。
【００７０】
なお、他の導体層Ｌｎには、上述の他の貫通穴７１に加えて、コンタクトパッドＰ３（図６参照）に対応した他の貫通穴（図示せず）および電子部品実装パッドＰ４（図６参照）に対応した他の貫通穴（図示せず）も形成される。また、他の導体層Ｌｎを含む第１導体層Ｌ１ないし第６導体層Ｌ６の厚み寸法は、何れも実施の形態１よりも薄いｔ３（ｔ３＜ｔ１）となっている。
【００７１】
そして、一対の他の導体層Ｌｎを設けたことに伴い、第２絶縁体層Ｓ２と第３絶縁体層Ｓ３との間および第３絶縁体層Ｓ３と第４絶縁体層Ｓ４との間に、それぞれ他の絶縁体層Ｓｎを設けている。なお、これらの他の絶縁体層Ｓｎについても、穴等が何も形成されない平板状に形成されている。また、他の絶縁体層Ｓｎを含む第１絶縁体層Ｓ１ないし第５絶縁体層Ｓ５の厚み寸法は、何れも実施の形態１よりも薄いｔ４（ｔ４＜ｔ２）となっている。
【００７２】
これにより、一対のケーブル接続パッドＰ１と第３導体層Ｌ３（第６導体層Ｌ６に対しては第４導体層Ｌ４）との離間寸法Ｗ６を、第１絶縁体層Ｓ１の厚み寸法ｔ４と、第１貫通穴３１の厚み寸法ｔ３と、第２絶縁体層Ｓ２の厚み寸法ｔ４と、他の貫通穴７１の厚み寸法ｔ３と、他の絶縁体層Ｓｎの厚み寸法ｔ４との加算値として、一対のケーブル接続パッドＰ１と第２導体層Ｌ２（第６導体層Ｌ６に対しては第５導体層Ｌ５）との容量結合を抑えている。
【００７３】
以上のように形成した実施の形態３においても、上述した実施の形態１と同様の作用効果を奏することができる。ただし、上述の実施の形態３では、１つの他の導体層Ｌｎを設けたものを示したが、２つ以上の他の導体層を設けても良い。この場合、パドルカード基板に必要とされる仕様に応じて、複数設けた他の導体層の全部に他の貫通穴を設けても良いし、一部の他の導体層のみに他の貫通穴を設けても良い。
【００７４】
本発明は上記各実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。上記各実施の形態では、第２導体層Ｌ２に、（１）ケーブル接続パッドＰ１に対応した第１貫通穴３１と、（２）コンタクトパッドＰ３に対応した第２貫通穴３２と、（３）電子部品実装パッドＰ４に対応した第３貫通穴３３との全てを設けたものを示したが、本発明はこれに限らない。例えば、パドルカード基板に必要とされる仕様に応じて、（１）、（２）、（３）のうちの１つあるいは２つを省略しても良い。
【００７５】
また、上記各実施の形態では、第１貫通穴３１、第２貫通穴３２および第３貫通穴３３の面積を、それぞれに対応したパッドＰ１、Ｐ３およびＰ４を余裕を持って覆い隠せる大きさとしたが、本発明はこれに限らない。例えば、パドルカード基板に必要とされる仕様に応じて、貫通穴に対してパッドをはみ出すようにもできる。要は、パドルカード基板の板厚方向に対して、貫通穴とパッドとが重なっており、差動インピーダンスの低下が抑えられる構成であれば良い。
【００７６】
さらに、上記各実施の形態では、パドルカード基板の両面に配線パターンを備え、片面にそれぞれ４本ずつの差動信号伝送用ケーブル２０を接続したものを示したが、本発明はこれに限らず、片面のみに配線パターンを備えた仕様のパドルカード基板にも適用することができる。この場合のパドルカード基板は、少なくとも第１導体層、第２導体層および第３導体層（合計３層）を備えた多層基板となる。
【符号の説明】
【００７７】
１０    コネクタ付きケーブル
１１    ジャケット
１２    コネクタケース
２０    差動信号伝送用ケーブル
２１    信号線導体
２２    絶縁体
２３    外部導体
２４    シース
３０    パドルカード基板（多層基板）
３１    第１貫通穴（貫通穴）
３２    第２貫通穴（貫通穴）
３３    第３貫通穴（貫通穴）
４０    コネクタ部材
４１    コネクタ本体
４２    開口部
４３    底部
４４    第１端子部材（端子）
４５    第２端子部材（端子）
５０    チップコンデンサ（電子部品）
５１    EEPROM
６０    パドルカード基板（多層基板）
６１    グラウンド用導体
６１ａ    本体部
６１ｂ    腕部
６２    第１貫通穴（貫通穴）
７０    パドルカード基板（多層基板）
７１    他の貫通穴
Ｌ１〜Ｌ６    第１導体層〜第６導体層（導体層）
Ｌｎ    他の導体層
ＭＢ    マザーボード
Ｐ１    ケーブル接続パッド（パッド）
Ｐ２    グラウンドパッド
Ｐ３    コンタクトパッド（パッド）
Ｐ４    電子部品実装パッド（パッド）
Ｓ１〜Ｓ５    第１絶縁体層〜第５絶縁体層（絶縁体層）
ＳＣ    半田
Ｓｎ    他の絶縁体層
ＴＬ    差動伝送線路
【図１】
0006528576.tif 000002
【図２】
0006528576.tif 000003
【図３】
0006528576.tif 000004
【図４】
0006528576.tif 000005
【図５】
0006528576.tif 000006
【図６】
0006528576.tif 000007
【図７】
0006528576.tif 000008
【図８】
0006528576.tif 000009
【図９】
0006528576.tif 000010
【図１０】
0006528576.tif 000011
【図１１】
0006528576.tif 000012
【図１２】
0006528576.tif 000013
【図１３】
0006528576.tif 000014
【図１４】
0006528576.tif 000015
【図１５】
0006528576.tif 000016
【図１６】
0006528576.tif 000017