(57)【特許請求の範囲】
【請求項１】
電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号とに応じてオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
周波数可変な発振回路を備え前記スイッチング素子を周期的にオンさせるタイミングを与えるクロック信号を発生するクロック発生回路と、
前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号に基づいて前記スイッチング素子をオフさせるタイミングを与える電圧／電流制御回路と、
前記二次側からの出力検出信号に応じて前記発振回路の発振周波数を変化させる周波数制御回路と、
外部から設定情報を与えるための設定端子と、を備え、
前記周波数制御回路は、前記設定端子の状態に応じて、出力検出信号対発振周波数特性を変更可能であり、
前記出力検出信号対発振周波数特性は、第１特性と第２特性の２つであり、前記出力検出信号が所定の第１レベルよりも低い領域では第１周波数に固定され、前記出力検出信号が前記第１レベルより高い第２レベルよりも高い領域では第２周波数に固定され、
前記第１特性の前記第１周波数と前記第２特性の前記第１周波数は同一である一方、前記第１特性の前記第２周波数と前記第２特性の前記第２周波数は異なる値に設定され、前記出力検出信号が前記第１レベルと第２レベルとの間にあるときは前記出力検出信号の変化に対して発振周波数が直線的に変化するように構成されていることを特徴とする電源制御用半導体装置。
【請求項２】
電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号とに応じてオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
周波数可変な発振回路を備え前記スイッチング素子を周期的にオンさせるタイミングを与えるクロック信号を発生するクロック発生回路と、
前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号に基づいて前記スイッチング素子をオフさせるタイミングを与える電圧／電流制御回路と、
前記二次側からの出力検出信号に応じて前記発振回路の発振周波数を変化させる周波数制御回路と、
外部から設定情報を与えるための設定端子と、を備え、
前記周波数制御回路は、
前記出力検出信号に応じた信号と所定の基準電圧とを入力とし、前記出力検出信号に応じた信号に比例した電圧を出力する非反転増幅回路と、
前記非反転増幅回路の出力をインピーダンス変換して前記発振回路へ供給するバッファ回路と、を備え、前記設定端子の状態に応じて、出力検出信号対発振周波数特性を変更可能であり、
前記非反転増幅回路は、前記設定端子の状態に応じて増幅率が可変に構成されていることを特徴とする電源制御用半導体装置。
【請求項３】
前記出力検出信号対発振周波数特性は、前記出力検出信号が所定の第１レベルよりも低い領域では第１周波数に固定され、前記出力検出信号が前記第１レベルより高い第２レベルよりも高い領域では第２周波数に固定されることを特徴とする請求項２に記載の電源制御用半導体装置。
【請求項４】
前記出力検出信号対発振周波数特性は第１特性と第２特性の２つであり、前記第１特性の前記第１周波数と前記第２特性の前記第１周波数は同一である一方、前記第１特性の前記第２周波数と前記第２特性の前記第２周波数は異なる値に設定され、前記出力検出信号が前記第１レベルと第２レベルとの間にあるときは前記出力検出信号の変化に対して発振周波数が直線的に変化することを特徴とする請求項３に記載の電源制御用半導体装置。
【請求項５】
前記周波数制御回路は、
前記非反転増幅回路の出力に応じて前記発振回路に対する周波数制御信号を生成するものであり、
前記周波数制御信号を、前記出力検出信号が前記第１レベルよりも低い領域では前記第１レベルに固定するとともに、前記出力検出信号が前記第２レベルよりも高い領域では前記第２レベルに固定するクランプ機能と、
前記周波数制御信号を出力する前記バッファ回路の機能と、
を備えるように構成されていることを特徴とする請求項３または４に記載の電源制御用半導体装置。
【請求項６】
前記周波数制御回路は前記クランプ機能を有するクランプ回路を備え、
前記クランプ回路は、４入力の差動増幅回路であり、前記４入力として、前記出力検出信号に対応した電圧と、前記第１レベルに対応した電圧と、前記第２レベルに対応した電圧と、当該差動増幅回路の出力電圧とが入力されていることを特徴とする請求項５に記載の電源制御用半導体装置。
【請求項７】
前記クランプ回路は、前記出力検出信号を入力とし、当該クランプ回路によりクランプされた信号が前記非反転増幅回路へ入力されるように構成されていることを特徴とする請求項６に記載の電源制御用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御用半導体装置に関し、特に電圧変換用トランスを備えた絶縁型直流電源装置を構成する制御用半導体装置に利用して有効な技術に関する。
【背景技術】
【０００２】
直流電源装置には、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を降圧して所望の電位の直流電圧に変換する絶縁型ＤＣ−ＤＣコンバータなどで構成されたＡＣ−ＤＣコンバータがある。かかるＡＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線と直列に接続されたスイッチング素子をＰＷＭ（パルス幅変調）制御方式やＰＦＭ（パルス周波数変調）制御方式等でオン、オフ駆動して一次側巻線に流れる電流を制御し、二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が知られている。
【０００３】
また、スイッチング制御方式のＡＣ−ＤＣコンバータにおいては、一次側の制御動作のために、一次側のスイッチング素子と直列に電流検出用の抵抗を設けるとともに、電源制御回路（ＩＣ）には該抵抗により電流−電圧変換された電圧が入力される端子（電流検出端子）を設け、検出された電流値と二次側からのフィードバック電圧とに基づいて一次巻線のピーク電流を制御して二次側の出力電圧または出力電流を一定に維持するようにしているものがある（特許文献１参照）。
【０００４】
さらに、電流検出用の抵抗で電流−電圧変換した電圧と二次側からのフィードバック電圧によって出力を制御するように構成したＡＣ−ＤＣコンバータにおいては、軽負荷時におけるスイッチングロスを低減し電力効率を上げるため、あるフィードバック電圧ＶFB1以下とＶFB2以上の領域ではスイッチング周波数を固定したＰＷＭ方式で制御する一方、ＶFB1〜ＶFB2の間では周波数を変化させて制御を行うようにしているものがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１５７４４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のようなフィードバック電圧−スイッチング周波数特性（以下、ＦＢ電圧−周波数特性と記す）に従って、出力電圧制御を行うように構成したＡＣ−ＤＣコンバータにおいては、例えばノイズ対策でスイッチング周波数を変更したい場合や小型化のために小さなトランスを使用したいような要求がある場合に、対応することができないという課題がある。
【０００７】
本発明は上記のような背景の下になされたもので、その目的とするところは、スイッチング周波数制御特性を外部からの設定で変更することができ、電源装置のノイズ対策や小型化への対応のためにスイッチング周波数を容易に変更することができる電源制御用半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため本発明は、
電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号とに応じてオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
周波数可変な発振回路を備え前記スイッチング素子を周期的にオンさせるタイミングを与えるクロック信号を発生するクロック発生回路と、
前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号に基づいて前記スイッチング素子をオフさせるタイミングを与える電圧／電流制御回路と、
前記二次側からの出力検出信号に応じて前記発振回路の発振周波数を変化させる周波数制御回路と、
外部から設定情報を与えるための設定端子と、を備え、
前記周波数制御回路は、前記設定端子の状態に応じて、出力検出信号対発振周波数特性を変更可能であり、
前記出力検出信号対発振周波数特性は、第１特性と第２特性の２つであり、前記出力検出信号が所定の第１レベルよりも低い領域では第１周波数に固定され、前記出力検出信号が前記第１レベルより高い第２レベルよりも高い領域では第２周波数に固定され、
前記第１特性の前記第１周波数と前記第２特性の前記第１周波数は同一である一方、前記第１特性の前記第２周波数と前記第２特性の前記第２周波数は異なる値に設定され、前記出力検出信号が前記第１レベルと第２レベルとの間にあるときは前記出力検出信号の変化に対して発振周波数が直線的に変化するように構成した。
【０００９】
上記した構成によれば、周波数可変な発振回路と、二次側からの出力検出信号に応じて発振回路の発振周波数を変化させる周波数制御回路とを備え、周波数制御回路は設定端子の状態（外付け抵抗の抵抗値）に応じて出力検出信号対発振周波数特性を変更するので、スイッチング周波数制御特性を外部からの設定で変更することができ、電源装置のノイズ対策や小型化への対応のためにスイッチング周波数を容易に変更することができる。
【００１０】
また、下限のスイッチング周波数と上限のスイッチング周波数が異なる任意の特性を選択し、選択した特性に従ったスイッチング制御を行わせることができる。
【００１１】
さらに、下限のスイッチング周波数は同一で上限のスイッチング周波数が異なるいずれかの特性に従ったスイッチング制御を行うことができる。
【００１２】
本出願の他の発明は、
電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号とに応じてオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
周波数可変な発振回路を備え前記スイッチング素子を周期的にオンさせるタイミングを与えるクロック信号を発生するクロック発生回路と、
前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号に基づいて前記スイッチング素子をオフさせるタイミングを与える電圧／電流制御回路と、
前記二次側からの出力検出信号に応じて前記発振回路の発振周波数を変化させる周波数制御回路と、
外部から設定情報を与えるための設定端子と、を備え、
前記周波数制御回路は、
前記出力検出信号に応じた信号と所定の基準電圧とを入力とし、前記出力検出信号に応じた信号に比例した電圧を出力する非反転増幅回路と、
前記非反転増幅回路の出力をインピーダンス変換して前記発振回路へ供給するバッファ回路と、を備え、前記設定端子の状態に応じて、出力検出信号対発振周波数特性を変更可能であり、
前記非反転増幅回路は、前記設定端子の状態に応じて増幅率が可変であるようにした。
これにより、スイッチング周波数制御特性を外部からの設定で変更することができ、電源装置のノイズ対策や小型化への対応のためにスイッチング周波数を容易に変更することができる上、既存の回路技術を組み合わせて、外部からの設定で発振回路の周波数を変更することができる周波数制御回路を容易に実現することができる。
【発明の効果】
【００１３】
本発明によれば、電圧変換用のトランスを備え一次側巻線に流れる電流をオン、オフして出力を制御する絶縁型直流電源装置の制御用半導体装置において、電源装置のノイズ対策や小型化への対応のためにスイッチング周波数を容易に変更することができるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】図１のＡＣ−ＤＣコンバータにおけるトランスの一次側スイッチング電源制御回路（電源制御用ＩＣ）の構成例を示すブロック図である。
【図３】実施例の電源制御用ＩＣにおける各部の電圧の変化の様子を示す波形図である。
【図４】電源制御用ＩＣにおける周波数制御回路の構成例を示すブロック図である。
【図５】周波数制御回路の具体的な回路構成例を示す回路構成図である。
【図６】周波数制御回路を構成する上下限クランプ回路の構成の変形例を示す回路構成図である。
【図７】実施例の電源制御用ＩＣにおけるスイッチング周波数とフィードバック電圧ＶFBの関係を示す特性図である。
【図８】図５の周波数制御回路を構成するクランプ回路の具体的な回路構成例を示す回路構成図である。
【発明を実施するための形態】
【００１５】
以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、本発明を適用した絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【００１６】
この実施形態のＡＣ−ＤＣコンバータは、ノーマルモードノイズを減衰するためにＡＣ端子間に接続されたＸコンデンサＣｘと、コモンモードコイルなどからなるノイズ遮断用のラインフィルタ１１と、交流電圧（ＡＣ）を整流するダイオード・ブリッジ回路１２と、整流後の電圧を平滑する平滑用コンデンサＣ１と、一次側巻線Ｎｐと二次側巻線Ｎｓおよび補助巻線Ｎｂとを有する電圧変換用のトランスＴ１と、このトランスＴ１の一次側巻線Ｎｐと直列に接続されたＮチャネルＭＯＳＦＥＴからなるスイッチングトランジスタＳＷと、該スイッチングトランジスタＳＷを駆動する電源制御回路１３を有する。この実施形態では、電源制御回路１３は、単結晶シリコンのような１個の半導体チップ上に半導体集積回路（以下、電源制御用ＩＣと称する）として形成されている。
【００１７】
上記トランスＴ１の二次側には、二次側巻線Ｎｓと直列に接続された整流用ダイオードＤ２と、このダイオードＤ２のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられ、一次側巻線Ｎｐに間歇的に電流を流すことで二次側巻線Ｎｓに誘起される交流電圧を整流し平滑することによって、一次側巻線Ｎｐと二次側巻線Ｎｓとの巻線比に応じた直流電圧Ｖoutを出力する。
【００１８】
さらに、トランスＴ１の二次側には、一次側のスイッチング動作で生じたスイッチングリップル・ノイズ等を遮断するためのフィルタを構成するコイルＬ３およびコンデンサＣ３が設けられているとともに、出力電圧Ｖoutを検出するための検出回路１４と、該検出回路１４に接続され検出電圧に応じた信号を電源制御用ＩＣ１３へ伝達するフォトカプラの発光側素子としてのフォトダイオード１５ａが設けられている。そして、一次側には、上記電源制御用ＩＣ１３のフィードバック端子ＦＢと接地点との間に接続され上記検出回路１４からの信号を受信する受光側素子としてのフォトトランジスタ１５ｂが設けられている。
【００１９】
また、この実施形態のＡＣ−ＤＣコンバータの一次側には、上記補助巻線Ｎｂと直列に接続された整流用ダイオードＤ０と、このダイオードＤ０のカソード端子と接地点ＧＮＤとの間に接続された平滑用コンデンサＣ０とからなる整流平滑回路が設けられ、該整流平滑回路で整流、平滑された電圧が上記電源制御用ＩＣ１３の電源電圧端子ＶＤＤに印加されている。
一方、電源制御用ＩＣ１３には、ダイオード・ブリッジ回路１２で整流される前の電圧がダイオードＤ11，Ｄ12および抵抗Ｒ１を介して印加される高圧端子ＨＶが設けられており、電源投入時（プラグが差し込まれた直後）は、この高圧端子ＨＶからの電圧で動作することができるように構成されている。
【００２０】
さらに、本実施形態においては、スイッチングトランジスタＳＷのソース端子と接地点ＧＮＤとの間に電流検出用の抵抗Ｒｓが接続されているとともに、スイッチングトランジスタＳＷと電流検出用抵抗ＲｓとのノードＮ１と電源制御用ＩＣ１３の電流検出端子ＣＳとの間に抵抗Ｒ２が接続されている。さらに、電源制御用ＩＣ１３の電流検出端子ＣＳと接地点との間にはコンデンサＣ４が接続され、抵抗Ｒ２とコンデンサＣ４によりローパスフィルタが構成されるようになっている。
【００２１】
次に、上記電源制御用ＩＣ１３の具体的な構成例について説明する。
本実施形態の電源制御用ＩＣ１３は、外部からスイッチング周期を設定するための外部設定端子ＡＤＪを備えるとともに、該外部設定端子ＡＤＪの設定状態に応じて、予め用意されている２つのＦＢ電圧−周波数特性のうちいずれか一方を選択し、選択された特性に従って出力の発振周波数制御を行うように構成されている。具体的には、図７に示す２つの特性ＡまたはＢのうちいずれか一方が選択可能である。
【００２２】
上記ＦＢ電圧−周波数特性ＡとＢは、フィードバック電圧ＶFBがＶFB1（例えば1.8Ｖ）以下では、特性Ａ，Ｂ共に２２ｋＨｚのような同一かつ一定の周波数でＰＷＭ制御を行い、ＶFB2（例えば2.1Ｖ）以上では特性Ａは１００ｋＨｚのような一定の周波数、特性Ｂは６６ｋＨｚのような一定の周波数でそれぞれＰＷＭ制御を行うとともに、ＶFB1〜ＶFB2間ではフィードバック電圧ＶFBの変化に応じて周波数が直線的に変化するような制御を行う。
なお、制御が切り替わる上記ＶFB1（1.8Ｖ），ＶFB2（2.1Ｖ）やＶFB1以下の領域における固定周波数（２２ｋＨｚ）、ＶFB2以上の領域における固定周波数（６６ｋＨｚ，１００ｋＨｚ）は一例であって、そのような数値に限定されるものではない。
【００２３】
図２には、上記のような機能を備える本実施形態の電源制御用ＩＣ１３の構成例が示されている。
図２に示すように、本実施例の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBに応じた周波数で発振する発振回路３１と、該発振回路３１で生成された発振信号φｃに基づいて一次側スイッチングトランジスタＳＷをオンさせるタイミングを与えるクロック信号ＣＫを生成するワンショットパルス生成回路のような回路からなるクロック生成回路３２と、クロック信号ＣＫによってセットされるＲＳ・フリップフロップ３３と、該フリップフロップ３３の出力に応じてスイッチングトランジスタＳＷの駆動パルスＧＡＴＥを生成するドライバ（駆動回路）３４を備える。本明細書では、上記発振回路３１とクロック生成回路３２とを合わせたものをクロック発生回路と称する。
【００２４】
また、電源制御用ＩＣ１３は、電流検出端子ＣＳに入力されている電圧Ｖcsを増幅する非反転増幅回路からなるアンプ３５と、該アンプ３５により増幅された電位Ｖcs’と過電流状態の監視のための比較電圧（スレッシホールド電圧）Ｖocpとを比較する電圧比較回路としてのコンパレータ３６ａと、フィードバック端子ＦＢの電圧ＶFBに基づいて図３（Ａ）に示すような所定の波形の電圧RAMPを生成する波形生成回路３７と、前記アンプ３５により増幅された図３（Ｂ）に示すような波形の電位Ｖcs’と波形生成回路３７により生成された波形RAMPとを比較するコンパレータ３６ｂと、コンパレータ３６ａと３６ｂの出力の論理和をとるＯＲゲートＧ１を備える。本実施例の電源制御用ＩＣ１３においては、図３（Ａ）の電圧RAMPは、FB電圧からある一定の傾きをもって電圧が低下するように生成される。
【００２５】
上記ＯＲゲートＧ１の出力ＲＳ（図３(C)参照）が上記フリップフロップ３３のリセット端子に入力されることで、スイッチングトランジスタＳＷをオフさせるタイミングを与えるように構成されている。なお、フィードバック端子ＦＢと内部電源電圧端子と間にはプルアップ抵抗が設けられており、フォトトランジスタ１５ｂに流れる電流は該抵抗によって電圧に変換される。また、波形生成回路３７を設けているのは、サブハーモニック発振対策のためであり、電圧ＶFBを直接あるいはレベルシフトしてコンパレータ３６ｂへ入力するように構成しても良い。
【００２６】
また、本実施例の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBと外部設定端子ＡＤＪの電圧を監視して、これらの端子の電圧に応じて前記発振回路３１の発振周波数すなわちスイッチング周波数を、図７に示すような特性に従って変化させる周波数制御回路３８を備える。図示しないが、外部設定端子ＡＤＪと内部電源電圧端子と間にはプルアップ抵抗もしくは定電流源が設けられており、外部設定端子ＡＤＪに接続される外付け抵抗Ｒｔに流れる電流が該抵抗によって電圧に変換され、周波数制御回路３８は外部設定端子ＡＤＪの電圧に応じて制御する発振周波数の特性をＡまたはＢに切り替えるように構成されている。これにより、ユーザは、外部設定端子ＡＤＪに接続する外付け抵抗Ｒｔの抵抗値を選択することで、ＦＢ電圧−周波数特性を切り替えることができる。
【００２７】
さらに、本実施例の電源制御用ＩＣ１３には、上記クロック生成回路３２から出力されるクロック信号ＣＫに基づいて、駆動パルスＧＡＴＥのデューティ（Ｔon／Ｔcycle）が予め規定された最大値（例えば８５％〜９０％）を超えないように制限をかけるための最大デューティリセット信号を生成するデューティ制限回路３９が設けられており、デューティ制限回路３９から出力される最大デューティリセット信号を、ＯＲゲートＧ２を介して上記フリップフロップ３３に供給してパルスが最大デューティに達した場合にはその時点でリセットさせることでスイッチングトランジスタＳＷを直ちにオフさせるように構成されている。
【００２８】
図４には、本実施形態の電源制御用ＩＣ１３を構成する周波数制御回路３８の構成例が示されている。
図４に示すように、周波数制御回路３８は、フィードバック端子ＦＢの電圧ＶFBが所定の電圧ＶFB1（1.8Ｖ）以下である場合にはＶFB1にクランプするとともに、ＶFB2（2.1Ｖ）以上である場合にはＶFB2（2.1Ｖ）にクランプする上下限クランプ回路８１と、図７に示すＦＢ電圧−周波数特性のリニアな領域ＶFB1〜ＶFB2のスタートとなるポイントに対応する基準電圧Ｖref0（例えば2.1Ｖ）を発生する基準電圧回路８２と、上下限クランプ回路８１を通過した電圧（1.8Ｖ〜2.1Ｖ）に比例した電圧（0.65Ｖ〜2.1Ｖ／0.45Ｖ〜2.1Ｖ）を生成する非反転増幅回路８３と、該非反転増幅回路８３の出力をインピーダンス変換して発振回路３１へ供給するバッファ回路８４とを備える。
【００２９】
一方、発振回路３１は、上記バッファ回路８４の出力に応じた周波数の発振信号（クロック信号φｃ）を生成するように構成されている。
また、この実施例の周波数制御回路３８は、外部設定端子ＡＤＪの電圧に応じて非反転増幅回路８３の増幅率すなわち図７に示すＦＢ電圧−周波数特性線のリニアな領域ＶFB1〜ＶFB2での直線の傾きを切り替えることができるように構成されている。
【００３０】
このように、図７のＦＢ電圧−周波数特性Ａ，Ｂのいずれかを選択できるように構成されていることによって、ノイズ対策でスイッチング周波数を変更したい場合や小型化のために小さなトランスを使用したい要求がある場合に、電源装置の設計者は外部設定端子ＡＤＪに接続する外付け抵抗Ｒｔの抵抗値を変えるだけで容易に対応することができるという利点がある。
なお、図７は、電源制御用ＩＣ１３にとってはＦＢ電圧−周波数特性を示すものであるが、二次側からのフィードバック電圧ＶFBは負荷電流に対応しているので、電源としては負荷電流−周波数特性を示しているとみなすことができる。
【００３１】
図５には、図４の周波数制御回路３８の具体的な回路構成例が示されている。
図５において図４と同一の回路部分には同一の符号が付されている。すなわち、符号８１は上下限クランプ回路、符号８２は基準電圧回路、符号８３は非反転増幅回路、符号８４はバッファ回路、符号３１は発振回路である。
図５に示すように、上下限クランプ回路８１は４入力の差動増幅回路ＡＭＰ１で構成されており、反転入力端子に自身の出力電圧がフィードバックされ、電源制御用ＩＣのフィードバック端子ＦＢの電圧ＶFBがクランプ電圧ＶFB1とＶFB2との間の電圧範囲（1.8Ｖ〜2.1Ｖ）にあるときは、フィードバック電圧ＶFBをそのまま後段の非反転増幅回路８３の非反転入力端子側へ伝達するバッファ（ボルテージフォロワ）として動作し、フィードバック電圧ＶFBがクランプ電圧ＶFB1（1.8Ｖ）以下である場合にはＶFB1にクランプするとともに、ＶFBがＶFB2（2.1Ｖ）以上である場合にはＶFB2（2.1Ｖ）にクランプした電圧を出力するように構成されている。
【００３２】
基準電圧回路８２は、基準電圧源ＶＲとバッファ（ボルテージフォロワ）ＢＦＦ１とから構成され、基準電圧源ＶＲが発生する基準電圧Ｖref0（2.1Ｖ）をそのまま非反転増幅回路８３の反転入力端子側へ供給する。
非反転増幅回路８３は、２入力の差動増幅回路ＡＭＰ２と、基準電圧回路８２と反転入力端子との間に接続された入力抵抗Ｒ１と、出力端子と反転入力端子との間に直列に接続された帰還抵抗Ｒ２，Ｒ３と、帰還抵抗Ｒ３と並列に接続されたスイッチＳ１および帰還抵抗Ｒ３と直列に接続されたスイッチＳ２とから構成されている。スイッチＳ１とＳ２は、外部設定端子ＡＤＪの電位に応じていずれか一方が選択的にオンされるように構成されており、スイッチＳ１がオンされるとＲ２のみが帰還抵抗として接続された状態（増幅率が小さい状態）となり、スイッチＳ２がオンされるとＲ２およびＲ３が帰還抵抗として接続された状態（増幅率が大きい状態）となる。
【００３３】
また、スイッチＳ１とＳ２のいずれがオンされている場合にも、フィードバック電圧ＶFBが2.1Ｖのときは非反転増幅回路８３の出力電圧はＶref0（2.1Ｖ）となるが、スイッチＳ１がオンされている状態（66kHzモード）でフィードバック電圧ＶFBとして1.8Ｖが入力されたときは非反転増幅回路８３の出力電圧は0.65Ｖとなり、スイッチＳ２がオンされている状態（100kHzモード）でフィードバック電圧ＶFBとして2.1Ｖが入力されたときは非反転増幅回路８３の出力電圧は0.45Ｖとなるように、抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値が設定されている。なお、フィードバック電圧ＶFBが1.8Ｖ〜2.1Ｖの範囲では、フィードバック電圧ＶFBに比例して変化する電圧が非反転増幅回路８３から出力される。そして、この非反転増幅回路８３の出力は、バッファ回路８４を介して発振回路３１へ供給される。バッファ回路８４はボルテージフォロワによって構成されている。
【００３４】
発振回路３１は、バッファ回路８４によって、非反転入力端子と同電位とになるように制御されたＭＯＳトランジスタＭ１のソース電圧と対ＧＮＤに接続されている抵抗Ｒ４に流れる電流で決まる電流を流す電流源回路３１１と、該電流源回路３１１からの電流によって充電される容量Ｃ１１，Ｃ１２およびＣ１２と直列に接続されたスイッチＳ３からなる周波数切替え部３１２と、上記容量Ｃ１１，Ｃ１２の電荷を放電するための放電用ＭＯＳトランジスタＭ２および２つのコンパレータＣＭＰ１，ＣＭＰ２とフリップフロップＦＦ１からなるオシレータ部３１３とを備えている。
【００３５】
そして、上記フリップフロップＦＦ１の出力が放電用ＭＯＳトランジスタＭ２のゲート端子に印加され、容量Ｃ１１，Ｃ１２の充電と放電を繰り返すことにより、内部で三角波を生成し所定の周波数のクロック信号を出力するようになっている。なお、電流源回路３１１は、ＭＯＳトランジスタＭ３のドレイン電流を折り返すため、ＭＯＳトランジスタＭ３，Ｍ４からなるカレントミラー回路を備えている。
上記説明より分かるように、電流源回路３１１は、フィードバック電圧ＶFBに応じた電流を流すこととなる。その結果、オシレータ部３１３で生成される発振信号φｃはフィードバック電圧ＶFBに応じた周波数となる。また、スイッチＳ３がオン状態にされるとＣ１１，Ｃ１２の合計容量値が増加して発振周波数は低くなり、スイッチＳ３がオフ状態にされるとＣ１１，Ｃ１２の合計容量値が減少して発振周波数は高くなる。Ｃ１１，Ｃ１２の容量比が例えば１：２に設定されることで、切替え前後の周波数比は２：３となる。この比は、上限周波数の66ｋＨｚと100ｋＨｚに対応する。
【００３６】
図８には、上記上下限クランプ回路８１の具体的な回路の例が示されている。
図８の上下限クランプ回路８１は、互いにソース端子が結合された２個のＭＯＳトランジスタＭp1，Ｍp2を有する第１差動入力段８１Ａと、互いにソース端子が結合された３個のＭＯＳトランジスタＭp3，Ｍp4，Ｍp5を有する第２差動入力段８１Ｂと、直列形態に接続され第１差動入力段８１Ａの出力ノード（Ｍp1のドレイン）と第２差動入力段８１Ｂの第１出力ノード（Ｍp4のドレイン）の電位がゲート端子にそれぞれ印加されたＭＯＳトランジスタＭn6，Ｍn7を有する出力段８１Ｃとから構成されている。
そして、第１差動入力段８１ＡのＭＯＳトランジスタＭp1のゲート端子に基準電圧Ｖref1（1.8Ｖ）が印加され、第２差動入力段８１ＢのＭＯＳトランジスタＭp4とＭp5のゲート端子にそれぞれフィードバック電圧ＶFBと基準電圧Ｖref2（2.1Ｖ）が印加されている。
【００３７】
また、出力段８１Ｃは、内部電源端子ＶＣＣと接地点ＧＮＤとの間に直列に接続された定電流源ＣＩ３およびＭＯＳトランジスタＭn8を備え、該トランジスタＭn8のゲート端子に上記第２差動入力段８１Ｂの第２出力ノード（Ｍp5のドレイン）の電位が印加され、Ｍn8のドレイン端子が出力端子ＯＵＴに接続されているとともに、入力段８１Ａに対する出力トランジスタのＭn6と、入力段８１Ｂに対する出力トランジスタのＭn7、Ｍn8が設けられており、出力段８１Ｃの出力電圧が上記第１差動入力段８１ＡのＭＯＳトランジスタＭp2のゲート端子と第２差動入力段８１ＢのＭＯＳトランジスタＭp3のゲート端子にフィードバックされている。
これにより、図８の上下限クランプ回路８１は、上述したように、フィードバック電圧ＶFBをそのまま後段の回路へ伝達するバッファとして動作するとともに、ＶFBがクランプ電圧ＶFB1（1.8Ｖ）以下である場合にはＶFB1にクランプし、ＶFBがＶFB2（2.1Ｖ）以上である場合にはＶFB2（2.1Ｖ）にクランプするように動作する。
さらに、出力段８１Ｃを構成する上記ＭＯＳトランジスタＭn6，Ｍn7，Ｍn8のゲート・ドレイン間には、位相補償用の抵抗および容量が各々接続されている。
【００３８】
なお、図８に示す周波数制御回路３８の構成は一例であって上記構成に限定されるものではない。例えば、上下限クランプ回路８１は、図６に示すように、フィードバック電圧ＶFBまたは基準電圧Ｖref1（1.8Ｖ）またはＶref2（2.1Ｖ）のいずれかの電圧を伝達する３つのスイッチＳ１１，Ｓ１２，Ｓ１３と、フィードバック電圧ＶFBと基準電圧Ｖref1またはＶref2を比較する２つのコンパレータＣＭＰ３，ＣＭＰ４と、ＣＭＰ３とＣＭＰ４の出力の論理和をとってスイッチＳ１３をオン、オフ制御するＮＯＲゲートＧ４とからロジック回路として構成することもできる。
【００３９】
また、図５の周波数制御回路３８における発振回路３１は、容量Ｃ11，Ｃ12を切り替えることで発振周波数を切り替えるように構成されているが、容量を切り替える代わりに電流源回路３１１の電流値を切替え可能に構成して、電流源回路３１１から容量Ｃ11を充電するために流す電流値を切り替えることで発振周波数を切り替えるようにしても良い。オシレータ部３１３も、コンパレータとフリップフロップからなる回路の代わりに、複数のインバータを直列に接続してなるリングオシレータを用いて構成するようにしても良い。
【００４０】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、図３に示すような所定の電圧（1.8Ｖ）以下では同一の周波数に固定される２つの特性に従った周波数制御を行う周波数制御回路について説明したが、所定の電圧（1.8Ｖ）以下でそれぞれ異なる周波数に固定される２つの特性に従った周波数制御を行うように構成しても良い。また、制御可能なＦＢ電圧−周波数特性は２つに限定されず、３以上であっても良い。
【００４１】
また、前記実施形態では、トランスの一次側巻線に間歇的に電流を流すスイッチングトランジスタＳＷを、電源制御用ＩＣ１３とは別個の素子としているが、このスイッチングトランジスタＳＷを電源制御用ＩＣ１３に取り込んで、１つの半導体集積回路として構成してもよい。
さらに、前記実施形態では、本発明をフライバック方式のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣに適用した場合について説明したが、本発明はフォワード型や疑似共振型のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣにも適用することができる。
【符号の説明】
【００４２】
１１  ラインフィルタ
１２  ダイオード・ブリッジ回路（整流回路）
１３  電源制御回路（電源制御用ＩＣ）
１４  二次側検出回路（検出用ＩＣ）
１５ａ  フォトカプラの発光側ダイオード
１５ｂ  フォトカプラの受光側トランジスタ
３１  発振回路
３２  クロック生成回路
３４  ドライバ（駆動回路）
３５  アンプ（増幅回路）
３６ａ  過電流検出用コンパレータ（過電流検出回路）
３６ｂ  電圧／電流制御用コンパレータ（電圧／電流制御回路）
３７  波形生成回路
３８  周波数制御回路
３９  デューティ制限回路
８１  クランプ回路
８２  基準電圧回路
８３  非反転増幅回路
８４  バッファ回路
【図１】
0006455180.tif 000002
【図２】
0006455180.tif 000003
【図３】
0006455180.tif 000004
【図４】
0006455180.tif 000005
【図５】
0006455180.tif 000006
【図６】
0006455180.tif 000007
【図７】
0006455180.tif 000008
【図８】
0006455180.tif 000009