(57)【特許請求の範囲】
【請求項１】
マルチビームのうちのそれぞれ対応ビームが通過する貫通した複数の開口部が形成された基板と、
前記基板上に形成された絶縁膜と、
前記絶縁膜上で前記複数の開口部のうちのそれぞれ対応開口部に露出される位置に配置され、マルチビームのうちのそれぞれ対応ビームをブランキング偏向する第１の偏向電位が印加される複数の第１の電極と、
前記絶縁膜上で前記複数の第１の電極のうちそれぞれ対応する第１の電極に前記対応開口部を挟んで対向して配置され、前記第１の偏向電位との電位差によって前記対応ビームを偏向する、グランド電位を含む第２の偏向電位が印加される複数の第２の電極と、
前記対応ビームが前記対応開口部を通過する位置から見てそれぞれ前記第１の電極の影となる前記第１の電極に沿った前記絶縁膜上の複数の第１の領域以外の前記絶縁膜上の第２の領域に配置された導電膜と、
前記基板内に配置され、前記絶縁膜を保護膜または層間絶縁膜とする、前記複数の第１の電極にそれぞれ前記第１の偏向電位を印加する複数の制御回路と、
を備え、
前記絶縁膜と前記対応開口部との組み合わせによって、前記複数の第１の電極と前記複数の第２の電極との間が絶縁されることを特徴とするマルチ荷電粒子ビーム用のブランキング装置。
【請求項２】
前記複数の開口部は、通過する前記ビームの垂直方向において矩形に形成され、前記第１の電極が対応開口部に張り出すように配置されていることを特徴とする請求項１記載のマルチ荷電粒子ビーム用のブランキング装置。
【請求項３】
前記絶縁膜には、前記複数の第１の領域に溝状の開口部が形成されることを特徴とする請求項１又は２に記載のマルチ荷電粒子ビーム用のブランキング装置。
【請求項４】
前記基板と前記絶縁膜との間に配置され、前記溝状の開口部の底面において露出する第２の導電膜をさらに備えたことを特徴とする請求項３記載のマルチ荷電粒子ビーム用のブランキング装置。
【請求項５】
前記複数の開口部は、対応する前記第１の電極の周囲４面のうち３面が対応開口部に露出するように形成されることを特徴とする請求項１〜４いずれか記載のマルチ荷電粒子ビーム用のブランキング装置。
【請求項６】
前記複数の第１の領域は、それぞれ対応する前記第１の電極に沿った方向と直交する方向の幅が、前記絶縁膜によって第１と第２の偏向電位差よりも大きい耐圧を有するように形成されることを特徴とする請求項１〜５いずれか記載のマルチ荷電粒子ビーム用のブランキング装置。
【請求項７】
前記複数の第１の領域において、前記絶縁膜が露出することを特徴とする請求項１〜６いずれか記載のマルチ荷電粒子ビーム用のブランキング装置。
【請求項８】
前記複数の第１の領域の各第１の領域に対応する絶縁膜は、当該第１の領域に対応する前記第１の電極の周囲４面のうち３面に沿って露出することを特徴とする請求項７記載のマルチ荷電粒子ビーム用のブランキング装置。
【請求項９】
前記複数の第１の電極は、前記導電膜と接しないように、それぞれ、前記絶縁膜の露出部分と対応開口部とによって取り囲まれていることを特徴とする請求項１〜８いずれか記載のマルチ荷電粒子ビーム用のブランキング装置。
【請求項１０】
前記複数の開口部は、通過する前記ビームの垂直方向において凹状の形状に形成され、前記第１の電極がこの凹状形状の凹部に配置されていることを特徴とする請求項１記載のマルチ荷電粒子ビーム用のブランキング装置。
【請求項１１】
試料を載置する、連続移動可能なステージと、
荷電粒子ビームを放出する放出部と、
複数の開口部が形成され、前記複数の開口部全体が含まれる領域に前記荷電粒子ビームの照射を受け、前記複数の開口部を前記荷電粒子ビームの一部がそれぞれ通過することにより、マルチビームを形成するアパーチャ部材と、
前記マルチビームのうちのそれぞれ対応ビームが通過する貫通した複数の開口部が形成された基板と、前記基板上に形成された絶縁膜と、前記絶縁膜上で前記複数の開口部のうちのそれぞれ対応開口部に露出される位置に配置され、マルチビームのうちのそれぞれ対応ビームをブランキング偏向する第１の偏向電位が印加される複数の第１の電極と、前記絶縁膜上で前記複数の第１の電極のうちそれぞれ対応する第１の電極に前記対応開口部を挟んで対向して配置され、前記第１の偏向電位との電位差によって前記対応ビームを偏向する、グランド電位を含む第２の偏向電位が印加される複数の第２の電極と、前記対応ビームが前記対応開口部を通過する位置から見てそれぞれ前記第１の電極の影となる前記第１の電極に沿った前記絶縁膜上の複数の第１の領域以外の前記絶縁膜上の第２の領域に配置された導電膜と、前記基板内に配置され、前記絶縁膜を保護膜または層間絶縁膜とする、前記複数の第１の電極にそれぞれ前記第１の偏向電圧を印加する複数の制御回路と、を有し、前記絶縁膜と前記対応開口部との組み合わせによって、前記複数の第１の電極と前記複数の第２の電極との間が絶縁されるブランキング装置と、
前記ブランキング装置の前記複数の第１の電極と前記複数の第２の電極とによってビームＯＦＦの状態になるように偏向された各ビームを遮蔽するブランキングアパーチャ部材と、
を備えたことを特徴とするマルチ荷電粒子ビーム描画装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチ荷電粒子ビーム用のブランキング装置及びマルチ荷電粒子ビーム描画装置に係り、例えば、マルチビーム描画装置に搭載されるブランキング装置に関する。
【背景技術】
【０００２】
半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。ここで、電子線（電子ビーム）描画技術は本質的に優れた解像性を有しており、ウェハ等へ電子線を使って描画することが行われている。
【０００３】
例えば、マルチビームを使った描画装置がある。１本の電子ビームで描画する場合に比べて、マルチビームを用いることで一度に多くのビームを照射できるのでスループットを大幅に向上させることができる。かかるマルチビーム方式の描画装置では、例えば、電子銃から放出された電子ビームを複数の穴を持ったマスクに通してマルチビームを形成し、各々、ブランキング制御され、遮蔽されなかった各ビームが光学系で縮小され、偏向器で偏向され試料上の所望の位置へと照射される。
【０００４】
ここで、マルチビーム描画では、個々のビームの照射量を照射時間により個別に制御する。かかる各ビームの照射量を高精度に制御するためには、ビームのＯＮ／ＯＦＦを行うブランキング制御を高速で行う必要がある。マルチビーム方式の描画装置には、マルチビームの各通過穴が形成され、これらの通過穴の周囲にそれぞれ一対のブランキング電極（ブランカー）と各ビーム用のブランキング制御回路（ＬＳＩ回路）とを配置したブランキングプレートが搭載される。ブランキングプレートは、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）技術を用いて、シリコン（Ｓｉ）基板にかかる通過穴及び一対のブランキング電極等を形成していく。従来、ブランキングプレート上面は絶縁物が露出していた。そのため、ビーム照射時にブランキングプレート上面の絶縁物が帯電し、ビームの歪みやぼけの原因となっていた。さらに、帯電によりブランキング電極に過電圧が生じ、ブランキングプレートに形成されたブランキング制御回路の破損の原因となっていた。
【０００５】
なお、表面が金属膜で覆われ、マルチビーム偏向器アレイ手段の本体から完全に独立して立設されたシリコン電極と表面に金属パッドが形成されているマルチビーム偏向器アレイ手段との間を、インジウム（Ｉｎ）を使ってボンディング接続したブランキングプレートについて開示されている（例えば、特許文献１参照）。ビームが通過する開口部側も含めてかかる電極の周囲全体に絶縁膜が露出する。よって、開口部側の絶縁膜部分にビームが帯電する可能性が残ってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２６７９６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、ビーム照射による表面の帯電を抑制することが可能なブランキング装置及びマルチ荷電粒子ビーム描画装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様のマルチ荷電粒子ビーム用のブランキング装置は、
マルチビームのうちのそれぞれ対応ビームが通過する貫通した複数の開口部が形成された基板と、
基板上に形成された絶縁膜と、
絶縁膜上で複数の開口部のうちのそれぞれ対応開口部に露出される位置に配置され、マルチビームのうちのそれぞれ対応ビームをブランキング偏向する第１の偏向電位が印加される複数の第１の電極と、
絶縁膜上で複数の第１の電極のうちそれぞれ対応する第１の電極に対応開口部を挟んで対向して配置され、第１の偏向電位との電位差によって前記対応ビームを偏向する、グランド電位を含む第２の偏向電位が印加される複数の第２の電極と、
対応ビームが対応開口部を通過する位置から見てそれぞれ第１の電極の影となる第１の電極に沿った絶縁膜上の複数の第１の領域以外の絶縁膜上の第２の領域に配置された導電膜と、
前記基板内に配置され、前記絶縁膜を保護膜または層間絶縁膜とする、前記複数の第１の電極にそれぞれ前記第１の偏向電圧を印加する複数の制御回路と、
を備え、
絶縁膜と対応開口部との組み合わせによって、複数の第１の電極と複数の第２の電極との間が絶縁されることを特徴とする。
【０００９】
本発明の一態様のマルチ荷電粒子ビーム描画装置は、
試料を載置する、連続移動可能なステージと、
荷電粒子ビームを放出する放出部と、
複数の開口部が形成され、複数の開口部全体が含まれる領域に荷電粒子ビームの照射を受け、複数の開口部を荷電粒子ビームの一部がそれぞれ通過することにより、マルチビームを形成するアパーチャ部材と、
マルチビームのうちのそれぞれ対応ビームが通過する貫通した複数の開口部が形成された基板と、基板上に形成された絶縁膜と、絶縁膜上で複数の開口部のうちのそれぞれ対応開口部に露出される位置に配置され、マルチビームのうちのそれぞれ対応ビームをブランキング偏向する第１の偏向電位が印加される複数の第１の電極と、絶縁膜上で複数の第１の電極のうちそれぞれ対応する第１の電極に対応開口部を挟んで対向して配置され、第１の偏向電位との電位差によって前記対応ビームを偏向する、グランド電位を含む第２の偏向電位が印加される複数の第２の電極と、対応ビームが対応開口部を通過する位置から見てそれぞれ第１の電極の影となる第１の電極に沿った絶縁膜上の複数の第１の領域以外の絶縁膜上の第２の領域に配置された導電膜と、前記基板内に配置され、前記絶縁膜を保護膜または層間絶縁膜とする、前記複数の第１の電極にそれぞれ前記第１の偏向電圧を印加する複数の制御回路と、を有し、絶縁膜と対応開口部との組み合わせによって、複数の第１の電極と複数の第２の電極との間が絶縁されるブランキング装置と、
ブランキング装置の複数の第１の電極と複数の第２の電極とによってビームＯＦＦの状態になるように偏向された各ビームを遮蔽するブランキングアパーチャ部材と、
を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明の一態様によれば、絶縁膜と対応開口部との組み合わせによって、複数の第１の電極と複数の第２の電極との間の絶縁を確保しつつ、ビーム照射によるブランキング装置の表面の帯電を抑制できる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１における描画装置の構成を示す概念図である。
【図２】実施の形態１におけるアパーチャ部材の構成を示す概念図である。
【図３】実施の形態１におけるブランキングプレートの構成を示す断面図である。
【図４】実施の形態１におけるブランキングプレートのメンブレン領域内の構成の一部を示す上面概念図である。
【図５】実施の形態１におけるブランキングプレートの一部を示す図である。
【図６】実施の形態１における個別ブランキング制御回路の内部構成を示す概念図である。
【図７】実施の形態１における描画動作の一例を説明するための概念図である。
【図８】実施の形態２におけるブランキングプレートの一部を示す図である。
【図９】実施の形態３におけるブランキングプレートの一部を示す図である。
【発明を実施するための形態】
【００１２】
以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。
【００１３】
実施の形態１．
図１は、実施の形態１における描画装置の構成を示す概念図である。図１において、描画装置１００は、描画部１５０と制御部１６０を備えている。描画装置１００は、マルチ荷電粒子ビーム描画装置の一例である。描画部１５０は、電子鏡筒１０２と描画室１０３を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、アパーチャ部材２０３、ブランキングプレート２０４、縮小レンズ２０５、制限アパーチャ部材２０６、対物レンズ２０７、及び偏向器２０８が配置されている。描画室１０３内には、ＸＹステージ１０５が配置される。ＸＹステージ１０５上には、描画時には描画対象基板となるマスク等の試料１０１が配置される。試料１０１には、半導体装置を製造する際の露光用マスク、或いは、半導体装置が製造される半導体基板（シリコンウェハ）等が含まれる。また、試料１０１には、レジストが塗布された、まだ何も描画されていないマスクブランクスが含まれる。ＸＹステージ１０５上には、さらに、ＸＹステージ１０５の位置測定用のミラー２１０が配置される。
【００１４】
制御部１６０は、制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置検出器１３９及び磁気ディスク装置等の記憶装置１４０，１４２を有している。制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置検出器１３９及び記憶装置１４０，１４２は、図示しないバスを介して互いに接続されている。記憶装置１４０（記憶部）には、描画データが外部から入力され、格納されている。
【００１５】
制御計算機１１０に入出力される情報および演算中の情報はメモリ１１２にその都度格納される。
【００１６】
ここで、図１では、実施の形態１を説明する上で必要な構成を記載している。描画装置１００にとって、通常、必要なその他の構成を備えていても構わない。
【００１７】
図２は、実施の形態１におけるアパーチャ部材の構成を示す概念図である。図２（ａ）において、アパーチャ部材２０３には、縦（ｙ方向）ｍ列×横（ｘ方向）ｎ列（ｍ，ｎ≧２）の穴（開口部）２２が所定の配列ピッチでマトリクス状に形成されている。図２（ａ）では、例えば、５１２×８列の穴２２が形成される。各穴２２は、共に同じ寸法形状の矩形で形成される。或いは、同じ外径の円形であっても構わない。ここでは、ｙ方向の各列について、ｘ方向にＡからＨまでの８つの穴２２がそれぞれ形成される例が示されている。これらの複数の穴２２を電子ビーム２００の一部がそれぞれ通過することで、マルチビーム２０が形成されることになる。ここでは、縦横（ｘ，ｙ方向）が共に２列以上の穴２２が配置された例を示したが、これに限るものではない。例えば、縦横（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴２２の配列の仕方は、図２（ａ）のように、縦横が格子状に配置される場合に限るものではない。図２（ｂ）に示すように、例えば、縦方向（ｙ方向）１段目の列と、２段目の列の穴同士が、横方向（ｘ方向）に寸法ａだけずれて配置されてもよい。同様に、縦方向（ｙ方向）２段目の列と、３段目の列の穴同士が、横方向（ｘ方向）に寸法ｂだけずれて配置されてもよい。
【００１８】
図３は、実施の形態１におけるブランキングプレートの構成を示す断面図である。
図４は、実施の形態１におけるブランキングプレートのメンブレン領域内の構成の一部を示す上面概念図である。なお、図３と図４において、電極２４，２６と制御回路４１の位置関係は一致させて記載していない。ブランキングプレート２０４（ブランキング装置）は、図３に示すように、支持台３３３上にシリコン等からなる半導体基板３３１が配置される。基板３３１の中央部は、裏面側から薄く削られ、薄い膜厚ｈのメンブレン領域３３０に加工されている。メンブレン領域３３０を取り囲む周囲は、厚い膜厚Ｈの外周領域３３２となる。メンブレン領域３３０の上面と外周領域３３２の上面とは、同じ高さ位置、或いは、実質的に高さ位置になるように形成される。基板３３１は、外周領域３３２の裏面で支持台３３３上に保持される。支持台３３３の中央部は開口しており、メンブレン領域３３０の位置は、支持台３３３の開口した領域に位置している。
【００１９】
メンブレン領域３３０には、図２（ａ）と図２（ｂ）に示したアパーチャ部材２０３の各穴２２に対応する位置にマルチビームのそれぞれビームの通過用の通過孔２５（開口部）が開口される。言い換えれば、基板３３１には、縦（ｙ方向）ｍ列×横（ｘ方向）ｎ列（ｍ，ｎ≧２）の２次元に、マルチビームのうちのそれぞれ対応電子ビーム２０が通過する貫通した複数の通過孔２５が形成される。そして、メンブレン領域３３０上には、図３及び図４に示すように、各通過孔２５の近傍位置に該当する通過孔２５を挟んでブランキング偏向用の電極２４，２６の組（ブランカー：ブランキング偏向器）がそれぞれ配置される。また、メンブレン領域３３０の基板３３１中には、各通過孔２５の近傍に各通過孔２５用の例えば電極２４に偏向電圧を印加する制御回路４１（ロジック回路）が配置される。各ビーム用の２つの電極２４，２６の他方（例えば、電極２６）は、接地される。また、図４に示すように、各制御回路４１は、制御信号用の例えば１０ビットのパラレル配線が接続される。各制御回路４１は、例えば１０ビットのパラレル配線の他、電源用、制御クロック等の配線が接続される。電源用の配線はパラレル配線の一部の配線を流用しても構わない。マルチビームを構成するそれぞれのビーム毎に、電極２４，２６と制御回路４１とによる個別ブランキング機構４７が構成される。また、膜厚の厚い外周領域３３２上には、各制御回路４１へと制御信号を送信する図示しない、パッド等が配置される。
【００２０】
図５は、実施の形態１におけるブランキングプレートの一部を示す図である。図５（ａ）では、２つの個別ブランキング機構４７についての上面図の一例を示している。図５（ｂ）では、図５（ａ）のＡＡ矢視に対応した位置での断面図の一例を示している。Ｓｉ基板１４内に各個別ブランキング機構４７の制御回路４１を形成する。ＬＳＩ技術により制御回路４１が形成される。なお、図５（ｂ）では、Ｓｉ基板１４内に形成される各個別ブランキング機構４７の制御回路４１については図示を省略している。そして、Ｓｉ基板１４上に絶縁膜１０が形成される。絶縁膜１０は、例えば、Ｓｉ基板１４に形成された、制御回路４１等のＬＳＩの保護膜のため、およびＬＳＩと電極２４（または影領域１１によって分離された電極２４の下部の導電膜部分３９）とのコンタクトビヤ配線のための層間絶縁膜として形成される。絶縁膜１０として、例えば、酸化シリコン（ＳｉＯ２）膜が用いられる。
【００２１】
そして、絶縁膜１０上には、導電膜１２が形成される。導電膜１２の材料として、例えば、アルミニウム、或いは金等を用いると好適である。導電膜１２は、例えば、スパッタ法等により絶縁膜１０全面に形成される。導電膜１２が形成された後に、縦（ｙ方向）ｍ列×横（ｘ方向）ｎ列（ｍ，ｎ≧２）の２次元に、マルチビームのうちのそれぞれ対応電子ビーム２０が通過する複数の通過孔２５が貫通するように開口される。レジスト塗布工程、露光工程等のリソグラフィ工程を経て導電膜１２上にレジストパターンが形成されたＳｉ基板１４に対し、露出した導電膜１２とその下層の絶縁膜１０及びＳｉ基板１４を異方性エッチング法により除去することで、Ｓｉ基板１４の表面に対し、略垂直に複数の通過孔２５を形成することができる。複数の通過孔２５を形成された後、複数の通過孔２５は、一旦、犠牲膜によって埋め込まれる。その後、パターニング加工され、後述する影領域（第１の領域）についてエッチングにより除去されることになる。基板３３１は、例えば、Ｓｉ基板１４と絶縁膜１０と導電膜１２とが積層されることで構成される。例えば、レジスト塗布工程、露光工程等のリソグラフィ工程を経て導電膜１２上にレジストパターンが形成された基板３３１に対し、露出した導電膜１２を異方性エッチング法により除去することで、後述する影領域（第１の領域）に絶縁膜１０を露出させることができる。導電膜１２は、マルチビームの各対応電子ビーム２０が対応通過孔２５を通過する位置から見て視野内から外れるそれぞれ電極２４の影となる電極２４に沿った絶縁膜１０上の複数の影領域（第１の領域）以外の絶縁膜１０上の領域（第２の領域）に配置される。図５（ａ）の例では、電極２４の周囲４面（或いは４辺）のうち対応通過孔２５とは反対側の１面（或いは１辺）と、かかる１面（或いは１辺）からつながる両側面（或いは両２辺）の一部が、対応電子ビーム２０ａ（２０ｂ）が通過する対応通過孔２５ａ（２５ｂ）内の位置から見て電極２４ａ（２４ｂ）の影となる。よって、かかる影となる影領域１１ａ（１１ｂ）の導電膜１２を除去し、絶縁膜１０を露出させる。
【００２２】
そして、導電膜１２及び一部の露出した絶縁膜１０上に、パターニング技術により電極を形成する領域を残して、残りの領域にレジスト膜或いは犠牲膜による膜パターン（マスク）を形成する。その際、電極２４は、通過孔２５側に一部が突き出すようにパターニングする。言い換えれば、通過孔２５に埋め込まれた犠牲膜の一部も開口されることになる。そして、電極を形成する領域に露出した導電膜１２上及び通過孔２５内の露出した犠牲膜上に、スパッタ法等により電極材料を堆積させ、かかる膜パターンをアッシング法或いはエッチング法により除去することで電極を形成する領域に各ビーム用の電極２４，２６を形成すればよい。また、電極２４，２６の高さ（膜厚）は、電子ビーム２０のブランキング制御に必要な偏向量によって設定される。電極２４，２６の材料として、例えば、アルミニウム、或いは金等を用いると好適である。電極２４，２６の材料は、導電膜１２と同じ材料にすると成膜プロセス上の観点から好適である。なお、電極２４，２６を形成する前、或いは同時に、電極２４と図示しない制御回路４１とは接続する図示しないコンタクトプラグを導電膜１２上からＳｉ基板１４中の制御回路４１まで形成することは言うまでもない。その後、通過孔２５内に埋め込まれた犠牲膜をウェットエッチング法等で除去すればよい。
【００２３】
マルチビーム用の複数の電極２４（第１の電極）は、絶縁膜１０及び導電膜１２上で複数の通過孔２５（開口部）のうちのそれぞれ対応通過孔２５（対応開口部）端に接する位置に配置される。マルチビーム用の複数の電極２６（第２の電極）は、絶縁膜１０及び導電膜１２上で複数の電極２４（第１の電極）のうちそれぞれ対応する電極２４に対応通過孔２５を挟んで対向して配置される。図５（ａ）の例では、対応通過孔２５ａ（２５ｂ）の一端側に接する位置に電極２４ａ（２４ｂ）が配置され、対応通過孔２５ａ（２５ｂ）の他端側に接する位置に電極２６ａ（２６ｂ）が配置される場合を示している。なお、電極２６ａ（２６ｂ）は、対応通過孔２５ａ（２５ｂ）に接していなくても構わない。また、電極２６（第２の電極）は、コの字状に形成されると良い。
【００２４】
各電極２４は、それぞれ対応通過孔２５側に一部が張り出すように形成される。ビームはブランキング電極とグラウンド電極の中間点にアライメントされるが、アライメント誤差のためブランキング電極側にビームを近づけてアライメントしても、ビームと側壁（露出している絶縁膜１０）との距離が確保されるので当該側壁の帯電が起こりにくい。グラウンド側にビームを近づけると偏向感度が低下するので中間点よりグラウンド電極側にはアライメントしない。各電極２４は、それぞれ対応通過孔２５側に一部が張り出すように形成されるので、複数の通過孔２５は、対応通過孔２５端が対応する電極２４の周囲４面（或いは４辺）のうち３面（或いは３辺）に接するように形成され、上面から見て右に９０°回転した凹状の開口形状を有する。図５（ａ）の例では、電極２６と対向する１面（対向面）（或いは１辺：対向辺）と、対向面（或いは対向辺）の両側面（或いは両２辺）に接する位置関係になるように形成される。そして、各電極２４の上述した両側面（或いは両２辺）において、露出した絶縁膜１０と対応通過孔２５とが接するように対応通過孔２５と影領域１１が設計される。これにより、各影領域１１の絶縁膜１０の露出した部分と対応通過孔２５とによって各電極２４の周囲全面（周囲全辺）を囲むことができる。かかる各影領域１１の露出した絶縁膜１０と対応通過孔２５との組み合わせによって、複数の電極２４と複数の電極２６との間が絶縁される。言い換えれば、複数の通過孔２５（開口部）は、通過するビームの垂直方向において凹状の形状を有し、電極２４（第１の電極）がこの凹状形状の凹部に配置されている。
【００２５】
複数の電極２４用の複数の影領域１１（第１の領域）において、それぞれ対応する電極２４に沿った方向と直交する方向の幅ｄは、沿面放電を防ぐ距離に設定される。言い換えれば、絶縁膜１０によって偏向電圧（第１と第２の偏向電位差）よりも大きい耐圧を有するように幅ｄが形成される。各ビームのブランキング用の偏向電圧が例えば５Ｖである場合に、絶縁膜１０の耐圧が例えば１０ｋＶ／ｍｍであれば、偏向電圧５Ｖよりも大きい例えば１０Ｖの耐圧を確保するためには幅ｄが１μｍ以上必要となる。各影領域１１（第１の領域）において、かかる幅ｄを確保することで、ブランキング用の偏向電圧が電極２４，２６間に印加されても放電が生じないための複数の電極２４と複数の電極２６との間の絶縁性が確保できる。
【００２６】
各電極２４は、後述するようにビームＯＦＦ時において、制御回路４１を介してマルチビームのうちのそれぞれ対応電子ビーム２０をブランキング偏向する偏向電位（第１の偏向電位）が印加される。一方、各電極２６は、偏向電位（第１の偏向電位）との電位差によって対応電子ビーム２０を偏向する、グランド電位を含む偏向電位（第２の偏向電位）が印加される。実施の形態１では、各電極２６は、導電膜１２を介して接地（地絡）される。電極２６がグランド電位になるので、電極２４がグランド電位の時ビームは偏向されずビームＯＮに、電極２４がある電圧（たとえば５Ｖ）の時にビームは偏向されてビームＯＦＦになる。
【００２７】
ブランキングプレート２０４はビーム成形用のアパーチャ部材２０３の下方に設置される。図５（ａ）の電子ビーム２０は、アパーチャ部材２０３の開口を通過したビームであり、図５（ａ）と図５（ｂ）の電子ビーム２０で図示される位置の上方にアパーチャ部材２０３の開口が存在する。一方、開口のエッジでは電子ビームが散乱されるので、散乱電子は図５（ａ）の電子ビーム２０として示した範囲よりも広い範囲でブランキングプレート２０４を照射する。電極２４、２６は散乱電子を遮蔽するのでブランキングプレート２０４とアパーチャ部材２０３の間隔を狭くすることで散乱電子がブランキングプレート２０４を照射する範囲を狭くすることができるが、開口２５の周辺は必ず散乱電子に照射されてしまう。
【００２８】
導電膜１２及び各電極２６は、グランド接続されている。また電極２４はブランキング電圧出力回路を介してグラウンドおよびブランキング電圧を供給する電子鏡筒１０２外の電源に接続されている。よって上方からの散乱電子が導電膜１２、電極２４および２６上に照射されても電子はグラウンドまたは電源に流れるため帯電しない。一方、各電極２４、２６は、影領域１１の幅ｄよりも大きい高さ（膜厚）を有する。そのため、上方からの散乱電子に対して各電極２４、２６が障害となり、絶縁膜１０に届かない、或いは無視できる程度の量（電子数）に抑制できる。よって、露出した絶縁膜１０への帯電を防止できる、或いは無視できる程度に抑制できる。つまり、通過孔２５の形状を凹の字にして電極２６に接する絶縁膜１０を、開口２５を通過する電子ビーム２０からみて電極２４の影になる領域に限定することで、電子ビームによる絶縁膜１０の帯電を防止することができる。
【００２９】
以上のように、ブランキングプレート２０４（ブランキング装置）を構成することで、簡易な手法で、複数の電極２４と複数の電極２６との間の絶縁を確保しつつ、ビーム照射によるブランキングプレート２０４の帯電を抑制できる。よって、帯電に起因するビームの歪みやぼけを防止或いは低減できる。さらに、帯電に起因して電極に過電圧がかかることを防止でき、ＬＳＩ回路構造の制御回路４１の破壊を防止できる。
【００３０】
各通過孔２５を通過する電子ビーム２０は、それぞれ独立にかかる対となる２つの電極２４，２６に印加される偏向電圧によって偏向される。かかる偏向によってブランキング制御される。このように、複数のブランカーが、アパーチャ部材２０３の複数の穴２２（開口部）を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う。
【００３１】
図６は、実施の形態１における個別ブランキング制御回路の内部構成を示す概念図である。図６において、描画装置１００本体内のブランキングプレート２０４に配置された個別ブランキング制御用の各制御回路４１には、シフトレジスタ４０、レジスタ４２、カウンタ４８、及びアンプ４６が配置される。実施の形態１では、各ビーム用の個別ブランキング制御を、例えば、１０ビットの制御信号によって制御する。なお、図６に示すように、図３に示したブランキングプレート２０４を描画装置１００に搭載する際には、制御回路４１や電極２４，２６が形成された面を上向きになるように配置すると好適である。ブランキングプレート２０４上に２次元に並ぶ個別ブランキング機構４７は、例えば、列或いは行毎に、組を構成する。そして、同じ組内の各制御回路４１のシフトレジスタ４０は直列に接続される。
【００３２】
制御計算機１１０は、記憶装置１４０から描画データを読み出し、試料１０１の描画領域、或いは描画されるチップ領域がメッシュ状に仮想分割された複数のメッシュ領域のメッシュ領域毎にその内部に配置されるパターンの面積密度を算出する。例えば、まず、試料１０１の描画領域、或いは描画されるチップ領域を所定の幅で短冊上のストライプ領域に分割する。そして、各ストライプ領域を上述した複数のメッシュ領域に仮想分割する。メッシュ領域のサイズは、例えば、ビームサイズ、或いは、それ以下のサイズであると好適である。例えば、１０ｎｍ程度のサイズにすると好適である。面積密度算出部６０は、例えば、ストライプ領域毎に記憶装置１４０から対応する描画データを読み出し、描画データ内に定義された複数の図形パターンをメッシュ領域に割り当てる。そして、メッシュ領域毎に配置される図形パターンの面積密度を算出すればよい。
【００３３】
また、制御計算機１１０は、所定のサイズのメッシュ領域毎に、１ショットあたりの電子ビームの照射時間Ｔ（ショット時間、或いは露光時間ともいう。以下、同じ）を算出する。多重描画を行う場合には、各階層における１ショットあたりの電子ビームの照射時間Ｔを算出すればよい。基準となる照射時間Ｔは、算出されたパターンの面積密度に比例して求めると好適である。また、最終的に算出される照射時間Ｔは、図示しない近接効果、かぶり効果、ローディング効果等の寸法変動を引き起こす現象に対する寸法変動分を照射量によって補正した補正後の照射量に相当する時間にすると好適である。照射時間Ｔを定義する複数のメッシュ領域とパターンの面積密度を定義した複数のメッシュ領域とは同一サイズであってもよいし、異なるサイズで構成されても構わない。異なるサイズで構成されている場合には、線形補間等によって面積密度を補間した後、各照射時間Ｔを求めればよい。メッシュ領域毎の照射時間Ｔは、照射時間マップに定義され、照射時間マップが例えば記憶装置１４２に格納される。
【００３４】
また、制御計算機１１０は、記憶装置１４２に格納された各ビームが照射するメッシュ領域の照射時間を読み出し、直列接続される複数のシフトレジスタの組毎に、対応するビームの照射時間のデータを１０ビットのデータに変換し、対応する組の複数のシフトレジスタ４０によって転送される順に並ぶように加工する。直列接続される複数のシフトレジスタの組のうち、後段側のシフトレジスタ用のデータから順に並ぶように配列加工する。
【００３５】
また、制御計算機１１０は、各ビームのショット毎に、直列接続される複数のシフトレジスタの組に順序が加工された照射時間配列データを偏向制御回路１３０に出力する。
【００３６】
偏向制御回路１３０は、ショット毎に、各組の直列接続されたシフトレジスタがそれぞれ配置される各組に対応する制御回路４１に照射時間配列データを出力する。照射時間配列データは、シリアル伝送される。
【００３７】
実施の形態１では、図６に示したように、制御回路４１にシフトレジスタ４０を用いているので、データ転送の際、偏向制御回路１３０は、同じ組を構成する各１０ビットのデータを直列接続されたシフトレジスタ４０の配列順（或いは識別番号順）にブランキングプレート２０４の当該組用の図示しないパッドにデータ転送する。各パッドは、シリアル伝送された信号を例えばビーム毎の１０ビットのパラレル信号に変換して、１０ビットのパラレル信号を対応する制御回路４１にデータ転送する。また、同期用のクロック信号（ＣＬＫ１）、及びデータ読み出し用のリード信号（ｒｅａｄ）を出力する。各ビームのシフトレジスタ４０は、クロック信号（ＣＬＫ１）に従って、上位側から順にデータを１０ビットずつ次のシフトレジスタ４０に転送する。
【００３８】
次に、各ビームのレジスタ４２が、リード信号（ｒｅａｄ）を入力すると、各ビームのレジスタ４２が、シフトレジスタ４０からそれぞれのビームのデータを読み込む。各ビームの個別レジスタ４２は、１０ビットのデータを入力すると、そのデータに従って、ＯＮ／ＯＦＦ信号を、カウンタ４８に出力する。そして、カウンタ４８では、レジスタ４２の信号がＯＮであれば、照射時間をカウントし、照射時間の間、アンプ４６にＯＮ信号を出力する。そして、アンプ４６は、ＯＮ信号を受信している間、ＯＮ電圧を個別ブランキング偏向器の電極２４に印加する。それ以外では、カウンタ４８は、アンプ４６にＯＦＦ信号を出力し、アンプ４６は、ＯＦＦ電圧を個別ブランキング偏向器の電極２４に印加する。
【００３９】
そして、描画部１５０は、各ビームのショット毎に、該当する照射時間の描画を実施する。具体的には以下のように動作する。
【００４０】
電子銃２０１（放出部）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直にアパーチャ部材２０３全体を照明する。アパーチャ部材２０３には、矩形の複数の穴（開口部）が形成され、電子ビーム２００は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム２００の各一部が、かかるアパーチャ部材２０３の複数の穴をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム（マルチビーム）２０ａ〜ｅが形成される。かかるマルチビーム２０ａ〜ｅは、ブランキングプレート２０４のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。
【００４１】
ブランキングプレート２０４を通過したマルチビーム２０ａ〜ｅは、縮小レンズ２０５によって、縮小され、制限アパーチャ部材２０６に形成された中心の穴に向かって進む。ここで、ブランキングプレート２０４の電極２４，２６（ブランカー）によって偏向された電子ビーム２０は、制限アパーチャ部材２０６（ブランキングアパーチャ部材）の中心の穴から位置がはずれ、制限アパーチャ部材２０６によって遮蔽される。一方、ブランキングプレート２０４の電極２４，２６（ブランカー）によって偏向されなかった電子ビーム２０は、図１に示すように制限アパーチャ部材２０６の中心の穴を通過する。かかる個別ブランキング機構のＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが制御される。このように、制限アパーチャ部材２０６は、個別ブランキング機構によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ部材２０６を通過したビームにより、１回分のショットのビームが形成される。制限アパーチャ部材２０６を通過したマルチビーム２０は、対物レンズ２０７により焦点が合わされ、所望の縮小率のパターン像となり、偏向器２０８によって、制限アパーチャ部材２０６を通過した各ビーム（マルチビーム２０全体）が同方向にまとめて偏向され、各ビームの試料１０１上のそれぞれの照射位置に照射される。また、例えばＸＹステージ１０５が連続移動している時、ビームの照射位置がＸＹステージ１０５の移動に追従するように偏向器２０８によって制御される。ＸＹステージ１０５の位置は、ステージ位置検出器１３９からレーザをＸＹステージ１０５上のミラー２１０に向けて照射し、その反射光を用いて測定される。一度に照射されるマルチビーム２０は、理想的にはアパーチャ部材２０３の複数の穴の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。描画装置１００は、ショットビームを連続して順に照射していくラスタースキャン方式で描画動作を行い、所望のパターンを描画する際、パターンに応じて必要なビームがブランキング制御によりビームＯＮに制御される。
【００４２】
図７は、実施の形態１における描画動作の一例を説明するための概念図である。図７に示すように、試料１０１の描画領域３３０は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３３２に仮想分割される。かかる各ストライプ領域３３２は、描画単位領域となる。まず、ＸＹステージ１０５を移動させて、第１番目のストライプ領域３３２の左端、或いはさらに左側の位置に一回のマルチビーム２０の照射で照射可能な照射領域３４が位置するように調整し、描画が開始される。第１番目のストライプ領域３３２を描画する際には、ＸＹステージ１０５を例えば−ｘ方向に移動させることにより、相対的にｘ方向へと描画を進めていく。ＸＹステージ１０５は所定の速度で例えば連続移動させる。第１番目のストライプ領域３３２の描画終了後、ステージ位置を−ｙ方向に移動させて、第２番目のストライプ領域３３２の右端、或いはさらに右側の位置に照射領域３４が相対的にｙ方向に位置するように調整し、今度は、ＸＹステージ１０５を例えばｘ方向に移動させることにより、−ｘ方向にむかって同様に描画を行う。第３番目のストライプ領域３３２では、ｘ方向に向かって描画し、第４番目のストライプ領域３３２では、−ｘ方向に向かって描画するといったように、交互に向きを変えながら描画することで描画時間を短縮できる。但し、かかる交互に向きを変えながら描画する場合に限らず、各ストライプ領域３３２を描画する際、同じ方向に向かって描画を進めるようにしても構わない。１回のショットでは、アパーチャ部材２０３の各穴２２を通過することによって形成されたマルチビームによって、各穴２２と同数の複数のショットパターンが一度に形成される。
【００４３】
以上のように、実施の形態１によれば、絶縁膜１０と対応通過孔２５との組み合わせによって、複数の電極２４と複数の電極２６との間の絶縁を確保しつつ、ビーム照射によるブランキング装置の表面の帯電を抑制できる。
【００４４】
実施の形態２．
実施の形態１では、ブランキングプレート２０４の表面に形成された導電膜１２のうち、通過孔２５との組合せにより電極２４を導電膜１２から絶縁させる影領域１１部分について導電膜１２を剥離し、絶縁膜１０を露出させる構成について説明した。但し、これに限るものではない。実施の形態２では、さらに加工した構成について説明する。実施の形態２において描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１と同様である。
【００４５】
図８は、実施の形態２におけるブランキングプレートの一部を示す図である。図８（ａ）では、２つの個別ブランキング機構４７についての上面図の一例を示している。図８（ｂ）では、図８（ａ）に対応した位置での断面図の一例を示している。Ｓｉ基板１４内に各個別ブランキング機構４７の制御回路４１を形成する。ＬＳＩ技術により制御回路４１が形成される。なお、図８（ｂ）では、Ｓｉ基板１４内に形成される各個別ブランキング機構４７の制御回路４１については図示を省略している。図８（ａ）及び図８（ｂ）に示すように、絶縁膜１０には、複数の影領域１１（第１の領域）に溝状の開口部１６が電極２４に沿って形成される。その他の点は、図５（ａ）と図５（ｂ）と同様である。開口部１６の深さは、例えば、影領域１１の幅ｄと同様の寸法で形成される。但し、これに限るものではない。開口部１６の深さは、影領域１１の幅ｄよりも小さくても構わない。或いは大きくて構わない。好適では、ｄ／２以上の寸法であるとよい。さらに好適にはｄ以上の寸法であるとよい。開口部１６を形成することで、沿面距離を大きくすることができる。上述した開口部１６の深さがｄ／２であれば、沿面距離は、一方の開口部側面の距離ｄ／２と開口部底面の幅ｄと他方の開口部側面の距離ｄ／２との合計２ｄとなり、実施の形態１の２倍にすることができる。上述した開口部１６の深さがｄであれば、沿面距離は、合計３ｄとなり、実施の形態１の３倍にすることができる。
【００４６】
よって、実施の形態２によれば、実施の形態１の効果の他に、実施の形態１よりもさらに沿面放電に対する対策を強化できる。
【００４７】
形成方法としては、導電膜１２が形成された後、導電膜１２がパターニング加工され、影領域１１（第１の領域）についてエッチングにより除去される。その後、続けて影領域１１（第１の領域）についてエッチングにより開口部１６が形成されればよい。
【００４８】
実施の形態３．
実施の形態１，２では、影領域１１部分について絶縁膜１０を露出させる構成について説明した。但し、これに限るものではない。実施の形態３では、影領域１１部分についても導電膜を露出させる構成について説明する。実施の形態３において描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１或いは実施の形態２と同様である。
【００４９】
図９は、実施の形態３におけるブランキングプレートの一部を示す図である。図９（ａ）では、２つの個別ブランキング機構４７についての上面図の一例を示している。図９（ｂ）では、図９（ａ）に対応した位置での断面図の一例を示している。Ｓｉ基板１４内に各個別ブランキング機構４７の制御回路４１を形成する。ＬＳＩ技術により制御回路４１が形成される。なお、図９（ｂ）では、Ｓｉ基板１４内に形成される各個別ブランキング機構４７の制御回路４１については図示を省略している。
【００５０】
実施の形態３では、絶縁膜１０を下層絶縁膜１５と上層絶縁膜１９の２層に分けて形成する。その際、各電極２４の形成領域を除く領域について下層絶縁膜１５と上層絶縁膜１９の間に導電膜１８を形成する。
【００５１】
形成方法としては、Ｓｉ基板１４上に絶縁膜１５が形成される。絶縁膜１５は、例えば、Ｓｉ基板１４全面に形成される。絶縁膜１５として、例えば、酸化シリコン（ＳｉＯ２）膜が用いられる。
【００５２】
そして、絶縁膜１５上には、導電膜１８が形成される。導電膜１８の材料として、例えば、アルミニウム、或いは金等を用いると好適である。導電膜１８は、例えば、スパッタ法等により絶縁膜１５全面に形成され、その後、パターニング加工され、各電極２４の形成領域についてエッチングにより除去される。
【００５３】
そして、導電膜１８及び一部の露出した絶縁膜１５上に、絶縁膜１９が形成される。絶縁膜１９は、例えば、Ｓｉ基板１４全面に形成される。絶縁膜１９として、例えば、ＳｉＯ２膜が用いられる。
【００５４】
そして、絶縁膜１９上には、導電膜１２が形成される。導電膜１２が形成された後、導電膜１２がパターニング加工され、影領域１１（第１の領域）についてエッチングにより除去される。その後、続けて影領域１１（第１の領域）についてエッチングにより導電膜１８が露出するまで絶縁膜１９を除去することにより電極２４に沿って開口部１６が形成されればよい。以降の工程は実施の形態１と同様である。
【００５５】
以上により、図９（ａ）及び図９（ｂ）に示すように、導電膜１８（第２の導電膜）が絶縁膜１５（Ｓｉ基板１４）と絶縁膜１９との間に配置され、溝状の開口部１６の底面において露出する構成にできる。なお、導電膜１８は、接地（地絡）される。その他の点は、図５（ａ）と図５（ｂ）と同様である。なお、沿面放電を防ぐためには、沿面距離を寸法ｄ以上とする必要があるので、絶縁膜１９の膜厚は、ｄ／２以上の寸法にする。これにより、沿面距離は、一方の開口部側面の距離ｄ／２と他方の開口部側面の距離ｄ／２との合計ｄにできる。絶縁膜１９の膜厚は、より好適にはｄ以上の寸法であるとよい。
【００５６】
以上のように実施の形態３によれば、影領域１１部分についても導電膜１８を露出させることができる。よって、ビーム照射或いは散乱電子が照射され得るブランキングプレート２０４の表面領域を導電膜で覆うことができる。よって、実施の形態３によれば、実施の形態１の効果の他に、影領域１１部分への帯電のリスクを回避できる。また、開口部１６の深さを大きくすることで、沿面距離を大きくでき、実施の形態１よりもさらに沿面放電に対する対策を強化できる。
【００５７】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した例では、シフトレジスタ４０に１０ビットの制御信号が入力される場合を示したが、ビット数は、適宜設定すればよい。例えば、２ビット、或いは３ビット〜９ビットの制御信号を用いてもよい。或いは、１１ビット以上の制御信号を用いてもよい。また、上述した例では、矩形の通過孔２５に電極２４が張り出すように形成された場合を説明したが、これに限るものではない。通過孔２５（開口部）は、凹字（９０右回転：電極２４側が凹部になる向き）の穴形状であってもよい。影領域および通過孔２５で露出している絶縁膜の側壁が電極２４によりビーム中心から隠れれば良い。
【００５８】
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置１００を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。
【００５９】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのブランキング装置、マルチ荷電粒子ビーム描画装置及び方法は、本発明の範囲に包含される。
【符号の説明】
【００６０】
１０，１５，１９  絶縁膜
１１  影領域
１２，１８  導電膜
１４  Ｓｉ基板
１６  開口部
２０  マルチビーム
２２  穴
２４，２６  電極
２５  通過孔
３０  描画領域
３２  ストライプ領域
４０  シフトレジスタ
４１  制御回路
４２  レジスタ
４６  アンプ
４８  カウンタ
１００  描画装置
１０１，３４０  試料
１０２  電子鏡筒
１０３  描画室
１０５  ＸＹステージ
１１０  制御計算機
１１２  メモリ
１３０  偏向制御回路
１３９  ステージ位置検出器
１４０，１４２  記憶装置
１５０  描画部
１６０  制御部
２００  電子ビーム
２０１  電子銃
２０２  照明レンズ
２０３  アパーチャ部材
２０４  ブランキングプレート
２０５  縮小レンズ
２０６  制限アパーチャ部材
２０７  対物レンズ
２０８  偏向器
２１０  ミラー
３３０  メンブレン領域
３３１  基板
３３２  外周領域
３３３  支持台
【図１】
0006553973.tif 000002
【図２】
0006553973.tif 000003
【図３】
0006553973.tif 000004
【図４】
0006553973.tif 000005
【図５】
0006553973.tif 000006
【図６】
0006553973.tif 000007
【図７】
0006553973.tif 000008
【図８】
0006553973.tif 000009
【図９】
0006553973.tif 000010