(57)【特許請求の範囲】
【請求項１】
第１方向に延びる延在部分を含む第１磁性部であって、前記延在部分は、前記第１方向に沿う第１界面と、前記第１方向に沿い前記第１界面と反対側の第２界面と、を有し、前記延在部分は、前記第１方向に沿って並ぶ複数の磁区を有し、前記延在部分の磁化容易軸は、前記第１方向と交差する第２方向に沿い、
前記延在部分は、
前記第１界面と前記第２界面との間に設けられた第１領域であって、ガドリニウム、テルビウム、ジスプロシウム、ネオジム、およびホルミウムからなる第１群から選ばれた少なくとも１つの第１元素を含む第１領域と、
前記第１領域と前記第１界面との間に設けられた第２領域であって、前記第２領域は、鉄、コバルト、ニッケル、ボロン、シリコン、およびリンからなる第２群から選ばれる少なくとも１つの第２元素を含み、前記第２領域における前記第１元素の濃度は、前記第１領域における前記第１元素の濃度よりも低い第２領域と、
を含み、
前記複数の磁区のそれぞれは、前記第１領域と前記第２領域とを含む、第１磁性部と、
前記延在部分の前記磁区の磁化方向を読み出す読み出し部と、
前記延在部分の前記磁区の磁化方向を制御する書き込み部と、
を備えた磁気メモリ素子。
【請求項２】
前記第１領域は、前記第２元素を含み、
前記第１領域における前記第２元素の濃度は、前記第２領域における前記第１元素の濃度よりも高い請求項１記載の磁気メモリ素子。
【請求項３】
前記第２領域は、前記第１元素を含み、
前記第２領域における前記第２元素の濃度は、前記第２領域における前記第１元素の濃度よりも高い請求項１または２に記載の磁気メモリ素子。
【請求項４】
前記第２元素は、鉄、コバルト、およびニッケルの少なくともいずれかと、ボロン、シリコン、およびリンの少なくともいずれかと、を含む請求項１〜３のいずれか１つに記載の磁気メモリ素子。
【請求項５】
前記第２領域における前記第２元素の濃度は、前記第１界面に向かって低下する濃度勾配を有する請求項１〜４のいずれか１つに記載の磁気メモリ素子。
【請求項６】
前記第１磁性部は、前記第１領域と前記第２界面との間に設けられた第３領域をさらに含み、
前記複数の磁区のそれぞれは、前記第３領域をさらに含み、
前記第３領域は、前記第１元素と、前記第２元素と、を含み、
前記第３領域における前記第１元素の濃度は、前記第１領域における前記第１元素の濃度よりも低い請求項１〜５のいずれか１つに記載の磁気メモリ素子。
【請求項７】
前記第１領域および前記第３領域の少なくとも一方は、タンタル、タングステン、イリジウム、白金、パラジウム、銅、アルミニウム、銀、金、炭素、マグネシウム、およびハフニウムからなる第３群から選ばれる少なくとも１つの第３元素をさらに含む請求項６記載の磁気メモリ素子。
【請求項８】
第１層と、
第２層と、
をさらに備え、
前記延在部分は、前記第１層と前記第２層との間に設けられ、
前記第１層と前記第２層の少なくともいずれかは、タンタル、タングステン、イリジウム，白金、パラジウム、銅、アルミニウム、銀、金、炭素、シリコン、マグネシウム、およびハフニウムの少なくともいずれか１つを含む請求項１〜７のいずれか１つに記載の磁気メモリ素子。
【請求項９】
第１層と、
第２層と、
をさらに備え、
前記延在部分は、前記第１層と前記第２層との間に設けられ、
前記第１層と前記第２層の少なくともいずれかは、窒化タンタル、窒化タングステン、窒化シリコン、窒化アルミニウム、酸化マグネシウム、酸化アルミニウム、酸化シリコン、および酸化ハフニウムの少なくともいずれか１つを含む請求項１〜７のいずれか１つに記載の磁気メモリ素子。
【請求項１０】
前記第１方向と交差する面における前記延在部分の断面の外縁は、長方形、台形、円形、楕円形、または多角形である請求項１〜９のいずれか１つに記載の磁気メモリ素子。
【請求項１１】
第１層と、
前記第１方向に延びる第２層と、
をさらに備え、
前記延在部分は、前記第２方向において、前記第２層の周りに設けられ、
前記第１層は、前記第２方向において、前記延在部分の周りに設けられた請求項１〜７のいずれか１つに記載の磁気メモリ素子。
【請求項１２】
前記第１方向と交差する面における前記延在部分の断面の外縁は、円形、楕円形、または多角形である請求項１１記載の磁気メモリ素子。
【請求項１３】
前記延在部分は、第１方向に沿って交互に並ぶ、複数の第１部分と、複数の第２部分と、を含み、
前記第１部分の前記第２方向における一端と、前記第１部分の前記第２方向における他端と、の間の距離は、前記第２部分の前記第２方向における一端と、前記第２部分の前記第２方向における他端と、の間の距離よりも大きい請求項１〜１２のいずれか１つに記載の磁気メモリ素子。
【請求項１４】
前記第１磁性部に接続された第１電極と、
前記第１電極が接続された部分と異なる前記第１磁性部の部分に接続された第２電極と、
をさらに備えた請求項１〜１３のいずれか１つに記載の磁気メモリ素子。
【請求項１５】
請求項１４記載の複数の前記磁気メモリ素子と、
第１ゲートと、前記複数の磁気メモリ素子の１つの前記第１電極に接続された第１端子と、第２端子と、を含む、第１トランジスタと、
前記第１ゲートに接続された第１ワード線と、
前記複数の磁気メモリ素子の前記１つの前記第２電極に接続された第１ビット線と、
を備えた磁気メモリ。
【請求項１６】
第１方向に延びる延在部分を含む第１磁性部であって、前記延在部分は、前記第１方向に沿う第１界面と、前記第１方向に沿い前記第１界面と反対側の第２界面と、を有し、前記延在部分は、前記第１方向に沿って並ぶ複数の磁区を有し、前記延在部分の磁化容易軸は、前記第１方向と交差する第２方向に沿い、
前記延在部分は、
前記第１界面と前記第２界面との間に設けられた第１領域であって、ガドリニウム、テルビウム、ジスプロシウム、ネオジム、およびホルミウムからなる第１群から選ばれた少なくとも１つの第１元素を含む第１領域と、
前記第１領域と前記第１界面との間に設けられた第２領域であって、前記第２領域は、鉄、コバルト、ニッケル、ボロン、シリコン、およびリンからなる第２群から選ばれる少なくとも１つの第２元素を含み、前記第２領域における前記第１元素の濃度は、前記第１領域における前記第１元素の濃度よりも低い第２領域と、
を含み、
前記複数の磁区のそれぞれは、前記第１領域と前記第２領域とを含む、第１磁性部と、
第２磁性部と、
前記第１磁性部と前記第２磁性部との間に設けられた非磁性部と、
を備えた磁気メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気メモリ素子および磁気メモリに関する。
【背景技術】
【０００２】
メモリの大容量化を実現する方法として、磁壁の移動を用いたスピンシフトレジスト型の３次元メモリが提案されている。このような３次元メモリは、細線状の磁性部、読み出し部、及び書き込み部を含む。磁性部には、記録ビットに相当する磁区が並んでいる。磁区は、例えば、電流によって磁性部上をシフトする。このような磁気メモリ素子において、安定した動作が望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第６，８３４，００５号明細書
【特許文献２】米国特許第６，８９８，１３２号明細書
【特許文献３】米国特許第７，９５２，９０５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、動作がより安定した磁気メモリ素子および磁気メモリを提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る磁気メモリ素子は、第１磁性部と、読み出し部と、書き込み部と、を含む。第１磁性部は、延在部分を含む。延在部分は、第１方向に延びている。延在部分は、第１方向に沿う第１界面と、第１方向に沿い第１界面と反対側の第２界面と、を有する。延在部分は、第１方向に沿って並ぶ複数の磁区を有する。延在部分の磁化容易軸は、第１方向と交差する第２方向に沿う。延在部分は、第１領域と、第２領域と、を含む。第１領域は、第１界面と第２界面との間に設けられている。第１領域は、ガドリニウム、テルビウム、ジスプロシウム、ネオジム、およびホルミウムからなる第１群から選ばれた少なくとも１つの第１元素を含む。第２領域は、第１領域と第１界面との間に設けられている。第２領域は、鉄、コバルト、ニッケル、ボロン、シリコン、およびリンからなる第２群から選ばれる少なくとも１つの第２元素を含む。第１領域における第１元素の濃度は、第２領域における第１元素の濃度よりも高い。複数の磁区のそれぞれは、第１領域と第２領域とを含む、読み出し部は、延在部分の磁区の磁化方向を読み出す。書き込み部は、延在部分の磁区の磁化方向を制御する。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る磁気メモリ素子を表す断面図。
【図２】磁気メモリ素子の特性を表す図。
【図３】磁気メモリ素子の特性を表す図。
【図４】磁気メモリ素子の特性を表す図。
【図５】磁気メモリ素子の特性を表す図。
【図６】磁気メモリ素子の特性を表す図。
【図７】第１実施形態に係る磁気メモリ素子を表す断面図。
【図８】第１実施形態に係る磁気メモリ素子の製造工程を表す断面図。
【図９】第１実施形態に係る磁性膜の分析結果。
【図１０】第１実施形態に係る別の磁気メモリ素子を表す断面図。
【図１１】第２実施形態に係る磁気メモリ素子の斜視図。
【図１２】第２実施形態に係る磁気メモリ素子の部分拡大図。
【図１３】第２実施形態に係る磁気メモリ素子の製造工程を表す工程断面図。
【図１４】第２実施形態に係る磁気メモリ素子の製造工程を表す工程断面図。
【図１５】第２実施形態に係る磁気メモリ素子の製造工程を表す工程断面図。
【図１６】第２実施形態に係る別の磁気メモリ素子を表す断面図。
【図１７】第３実施形態に係る磁気メモリ素子の断面図。
【図１８】第３実施形態に係る磁気メモリ素子の部分拡大図。
【図１９】第３実施形態に係る磁気メモリ素子の製造工程を表す工程斜視図。
【図２０】第３実施形態に係る磁気メモリ素子の製造工程を表す工程斜視図。
【図２１】第３実施形態に係る磁気メモリ素子の製造工程を表す工程斜視図。
【図２２】第３実施形態に係る磁気メモリ素子の製造工程を表す工程斜視図。
【図２３】第３実施形態に係る別の磁気メモリ素子を表す断面図。
【図２４】第４実施形態に係る磁気メモリの回路図。
【図２５】第４実施形態に係る磁気メモリの斜視図。
【図２６】第４実施形態に係る別の磁気メモリの斜視図。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。  
一部の図面では、磁性部に含まれる磁区の一部に矢印を付して、その磁区の磁化方向を例示している。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る磁気メモリ素子１００を表す断面図である。図１の磁性部１０に記された矢印は、磁性部１０に含まれる磁区の磁化方向の一例を表す。  
磁気メモリ素子１００は、第１磁性部１０と、第１層２０と、第２層２１と、第１電極３０と、第２電極３１と、読み出し部４０と、書き込み部４１と、を備える。磁気メモリ素子１００は、例えば、基板６０上に設けられる。
【０００９】
第１磁性部１０は、第１方向に延びる延在部分１１を含む。延在部分１１は、第１方向に沿って並んだ複数の磁区５０を含む。延在部分１１に含まれる磁区５０は、第１方向に沿って移動可能である。延在部分１１は、シフトレジスタにおける記録を担う部分である。第１方向は、例えば、図１に表すＸ方向である。
【００１０】
延在部分１１の磁化容易軸は、第１方向と交差する第２方向に沿っている。第２方向は、例えば、第１方向に垂直である。延在部分１１に含まれる磁区５０の磁化方向は、例えば、第２方向に沿う方向である。磁区５０の磁化方向を、第２方向に沿う方向とすることで、延在部分１１における磁区５０の密度をより高め、磁区５０を安定させることが可能となる。第２方向は、例えば、図１に表すＺ方向である。あるいは、第２方向は、図１に表すＹ方向である。
【００１１】
延在部分１１は、第１層２０と第２層２１の間に設けられている。磁気メモリ素子１００は、第１層２０および第２層２１を有していなくてもよい。第１電極３０および第２電極３１は、延在部分１１に接続されている。第２電極３１は、延在部分１１の第１電極３０が接続された部分と、異なる延在部分１１の部分に接続されている。第１電極３０と延在部分１１は、第１磁性部１０のうち延在部分１１以外の部分を介して、電気的に接続されていてもよい。同様に、第２電極３１と延在部分１１は、第１磁性部１０のうち延在部分１１以外の部分を介して、電気的に接続されていてもよい。
【００１２】
第１電極３０および第２電極３１は、例えば、図１に表すように、第１層２０を介在させて延在部分１１に接続される。第１電極３０および第２電極３１は、第２層２１を介在させて延在部分１１に接続されていてもよい。
【００１３】
または、第１電極３０および第２電極３１の一方が、第１層２０を介在させて延在部分１１に接続され、第１電極３０および第２電極３１の他方が、第２層２１を介在させて延在部分１１に接続されていてもよい。第１電極３０および第２電極３１は、延在部分１１に直接接していてもよい。
【００１４】
第１電極３０と第２電極３１は、延在部分１１と第１方向において並んでいてもよい。すなわち、第１方向において、第１電極３０と第２電極３１との間に延在部分１１が位置するように、第１電極３０と第２電極３１とを設けてもよい。
【００１５】
第１電極３０および第２電極３１は、延在部分１１の少なくとも一部に電流を流すために用いられる。延在部分１１に電流を流すことで、延在部分１１に含まれる磁壁が移動し、その結果、延在部分１１に含まれる磁区が移動する。
【００１６】
読み出し部４０および書き込み部４１は、例えば、図１に表すように、延在部分１１に直接接している。読み出し部４０および書き込み部４１は、第２層２１を介在させて延在部分１１に接続されていてもよい。読み出し部４０および書き込み部４１は、第１層２０を介在させて延在部分１１に接続されていてもよい。
【００１７】
または、読み出し部４０および書き込み部４１の一方は、第１層２０を介在させて延在部分１１に接続され、読み出し部４０および書き込み部４１の他方は、第２層２１を介在させて延在部分１１に接続されていてもよい。読み出し部４０および書き込み部４１は、延在部分１１の一部が、読み出し部４０と書き込み部４１の間に位置するように、設けられていてもよい。第１層２０の一部または第２層２１の一部が、読出し部４０の一部を構成していてもよい。第１層２０の一部または第２層２１の一部が、書き込み部４１の一部を構成していてもよい。
【００１８】
読み出し部４０は、延在部分１１に含まれる磁区の磁化方向を読み出すために用いられる。書き込み部４１は、延在部分１１に含まれる磁区の磁化方向を制御するために用いられる。読み出し部４０と書き込み部４１は同一の構成要素であってもよい。すなわち、１つの構成要素が、読み出し部４０としての機能と書き込み部４１としての機能の両方を備えていてもよい。
【００１９】
図２〜図５は、磁気メモリ素子の特性を例示する図である。  
図２〜図５は、延在部分１１の一部と、延在部分の第２方向における、第１元素の濃度分布と第２元素の濃度分布の一例と、を表している。図２〜図５のそれぞれの右側に表す図において、第１元素の濃度分布は実線で表され、第２元素の濃度分布は破線で表されている。
【００２０】
図２〜図５に表すように、延在部分１１は、第１界面Ｓ１と、第２界面Ｓ２と、を有する。第１界面Ｓ１および第２界面Ｓ２は、第１方向に沿っている。第２界面Ｓ２は、第１界面Ｓ１の反対側の界面である。第１界面Ｓ１は、例えば、第１磁性部１０と第１層２０との界面である。第２界面Ｓ２は、例えば、第１磁性部１０と第２層２１との界面である。
【００２１】
延在部分１１は、第１領域１１ａと、第２領域１１ｂと、第３領域１１ｃと、を含む。第１領域１１ａ、第２領域１１ｂ、および第３領域１１ｃは、第１界面Ｓ１と第２界面Ｓ２との間に設けられている。第１領域１１ａは、第２領域１１ｂと第３領域１１ｃとの間に設けられている。すなわち、第１領域１１ａは、第２領域１１ｂと第２界面Ｓ２との間、および第３領域１１ｃと第１界面Ｓ１との間に設けられている。第２領域１１ｂは、第１領域１１ａと第１界面Ｓ１との間に設けられている。第３領域１１ｃは、第１領域１１ａと第２界面Ｓ２との間に設けられている。
【００２２】
第１領域１１ａは、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ネオジム（Ｎｄ）、およびホルミウム（Ｈｏ）からなる第１群から選ばれた少なくとも１つの第１元素を含む。第２領域１１ｂおよび第３領域１１ｃは、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ボロン（Ｂ）、シリコン（Ｓｉ）、およびリン（Ｐ）からなる第２群から選ばれる少なくとも１つの第２元素を含む。第２領域１１ｂおよび第３領域１１ｃは、さらに、第１元素を含んでいてもよい。第１領域１１ａは、さらに、第２元素を含んでいてもよい。
【００２３】
第２元素は、例えば、Ｆｅ、Ｃｏ、およびＮｉの少なくともいずれかと、Ｂ、Ｓｉ、およびＰの少なくともいずれかと、を含む。一例として、第２元素は、ＣｏＦｅＢであり、第１元素は、Ｔｂである。
【００２４】
図２に表す例では、第１領域１１ａは、第１元素を含んでおり、第２領域１１ｂおよび第３領域１１ｃは、第１元素を含んでいない。または、第２領域１１ｂに含まれる第１元素の量および第３領域１１ｃに含まれる第１元素の量は、第１領域１１ａに含まれる第１元素の量に比べて、極めて少ない。
すなわち、第１領域１１ａにおける第１元素の濃度は、第２領域１１ｂにおける第１元素の濃度および第３領域１１ｃにおける第１元素の濃度よりも高い。
【００２５】
第１領域１１ａにおける第１元素の濃度は、例えば、図２および図５に表すように、第１領域１１ａにおける第２元素の濃度よりも低い。または、第１領域１１ａにおける第１元素の濃度は、図３および図４に表すように、第１領域１１ａにおける第２元素の濃度より高くてもよい。
【００２６】
第１領域１１ａにおける第２元素の濃度は、例えば図２および図３に表すように、第２領域１１ｂにおける第２元素の濃度および第３領域１１ｃにおける第２元素の濃度よりも高い。
または、図４および図５に表すように、第１領域１１ａの少なくとも一部における第２元素の濃度が、第２領域１１ｂの少なくとも一部における第２元素の濃度、および第３領域１１ｃの少なくとも一部における第２元素の濃度より、低くてもよい。
【００２７】
図２〜図５に表す例に限らず、第１領域１１ａにおける第２元素の濃度は、第２領域１１ｂにおける第２元素の濃度および第３領域１１ｃにおける第２元素の濃度の少なくとも一方と等しくてもよい。
【００２８】
第１領域１１ａにおける第２元素の濃度は、例えば図２〜図５に表すように、第２領域１１ｂにおける第１元素の濃度よりも高い。
【００２９】
第１領域１１ａにおける第１元素の濃度は、例えば図３に表すように、第２領域１１ｂにおける第２元素の濃度および第３領域１１ｃにおける第２元素の濃度よりも高い。または、第１領域１１ａにおける第１元素の濃度は、例えば図２、図４、および図５に表すように、第２領域１１ｂの少なくとも一部における第２元素の濃度および第３領域１１ｃの少なくとも一部における第２元素の濃度よりも低い。
【００３０】
第２領域１１ｂおよび第３領域１１ｃにおいて、第２元素の濃度は、第１元素の濃度よりも高い。第１領域１１ａにおいて、第２元素の濃度は、第１元素の濃度と等しくてもよい。または、第１領域１１ａにおいて、第１元素の濃度が、図３および図４に表すように、第２元素の濃度より高くてもよい。
【００３１】
第１領域１１ａおよび第３領域１１ｃの少なくとも一方は、第３元素を含んでいてもよい。第３元素は、タンタル（Ｔａ）、タングステン（Ｗ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、炭素（Ｃ）、マグネシウム（Ｍｇ）、およびハフニウム（Ｈｆ）からなる第３群から選ばれる少なくとも１つの元素を含む。
【００３２】
図６は、磁気メモリ素子の特性を例示する図である。  
図６は、延在部分１１の一部と、その一部における濃度分布の他の一例を示している。図６の左側に表す図は、図１における延在部分１１の一部を拡大したものである。図６の右側に表す図は、延在部分の第２方向における、第１元素の濃度分布と第２元素の濃度分布の他の一例を表している。図６に表すように、延在部分１１は、図２に表す第３領域１１ｃを含んでいなくてもよい。
【００３３】
図６に表す例において、第１領域１１ａは、第２領域１１ｂと第２界面Ｓ２との間に設けられている。第２領域１１ｂは、第１領域１１ａと第１界面Ｓ１との間に設けられている。図２と同様に、第１領域１１ａにおける第１元素の濃度は、第２領域１１ｂにおける第１元素の濃度よりも高い。
【００３４】
すなわち、図２〜図６に表される磁気メモリ素子において、延在部分１１の第２方向における、第１元素の濃度分布幅と第２元素の濃度分布幅とは異なり、第２元素の分布幅は第１元素の分布幅よりも広い。
【００３５】
第１元素を、延在部分１１に用いることで、延在部分１１における飽和磁化を小さくできる。このため、磁区の移動に必要な電流を小さく抑えることができる。その一方で、延在部分１１が第１元素を含むことで、延在部分１１が第１元素を含んでいない場合に比べて、延在部分１１におけるピニングサイトが増加する。延在部分１１におけるピニングサイトが増加すると、磁壁が延在部分１１中を移動する際に、磁壁の移動がピニングサイトにより阻害される可能性が高まる。この結果、磁気メモリ素子における磁壁のシフト動作が不安定となる。
【００３６】
本発明の発明者らは、延在部分１１の第１界面の近傍または第２界面の近傍に第１元素が存在する場合、第１界面の近傍または第２界面の近傍においてピニングサイトが発生する可能性が高いことを発見した。
【００３７】
本実施形態のように、延在部分１１が、第１界面Ｓ１と第２界面Ｓ２との間に設けられた第１領域１１ａと、第１領域１１ａと第１界面Ｓ１との間に設けられた第２領域１１ｂと、を含むことで、延在部分１１におけるピニングサイトの発生を低減することが可能となる。この結果、磁壁が延在部分１１中を移動する際に、磁壁の移動がピニングサイトにより阻害される可能性が低減され、磁気メモリ素子１００における磁壁のシフト動作をより安定にすることが可能となる。従って、本実施形態によれば、磁区の移動に必要な電流値を低減しつつ、より安定した動作が可能な磁気メモリ素子が提供される。
【００３８】
延在部分１１の、第１方向と交差する面における断面形状は、例えば、長方形、正方形、台形、円形、または楕円形である。すなわち、延在部分１１の、第１方向と交差する面における断面の外縁は、長方形、正方形、台形、円形、または楕円形である。延在部分１１の幅（断面の長辺方向における長さ）は、例えば、０．５ｎｍ以上５００ｎｍ以下である。延在部分１１の厚さ（断面の短辺方向における長さ）は、例えば、０．６ｎｍ以上１００ｎｍ以下である。この厚さは、例えば、第１層２０と第２層２１との間の最短距離に相当する。延在部分１１の第１方向における長さは、例えば、５０ｎｍ以上１００μｍ以下である。延在部分１１の長さは、磁気メモリ素子１００のデータ容量に依存しうる。
【００３９】
第１層２０は、金属材料または誘電材料を含む。第２層２１は、金属材料または誘電材料を含む。第１層２０および第２層２１に金属材料を用いる場合、この金属材料は、例えば、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、Ｐｄ、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｃ、Ｓｉ、Ｍｇ、およびＨｆの少なくともいずれかの元素を含む。特に、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、およびＰｄの少なくともいずれかの元素を含む材料を用いることで、第１磁性部１０において、磁壁を効率よく移動させることができる。金属材料は、グラフェン、窒化タンタル、および窒化タングステンの少なくともいずれかを含んでいてもよい。
【００４０】
第１層２０および第２層２１に誘電材料を用いる場合、誘電材料は、酸化マグネシウム、酸化アルミニウム、酸化シリコン、酸化ハフニウム、窒化シリコン、および窒化アルミニウムの少なくともいずれかを含む。第１層２０と第２層２１は、同じ材料を含んでいてもよいし、異なる材料を含んでいてもよい。第１層２０の厚さは、例えば０．２ｎｍ以上１００ｎｍ以下である。第２層２１の厚さは、例えば０．２ｎｍ以上１００ｎｍ以下である。
【００４１】
読み出し部４０および書き込み部４１には、本実施形態に係る技術分野で公知の構造を用いることができる。読み出し部４０には、例えば、異常ホール効果を発現可能な構造を採用することができる。書き込み部４１は、例えば、延在部分１１に対して磁界書き込みを行う構造を有していてもよい。
【００４２】
磁気メモリ素子１００は、図７に表すように、ＭＴＪ（Magnetic Tunneling Junction）４２を含んでいてもよい。ＭＴＪ４２は、例えば、第２磁性部４５と、第１磁性部１０と第２磁性部４５との間に設けられた第１非磁性部４６と、第１磁性部１０の一部と、により構成される。第２磁性部４５の磁気異方性は、第１磁性部１０の磁気異方性よりも高い。第２磁性部４５は、いわゆる磁化固定層として機能する。第１非磁性部４６には、例えば、酸化マグネシウムを用いることができる。第１非磁性部４６は、第１磁性部１０の一面全体に形成されていてもよい。
【００４３】
ＭＴＪ４２は、読み出し部４０としての機能と書き込み部４１としての機能との両方を有していてもよい。この場合、第１非磁性部４６を介したスピン注入磁化反転によって延在部分１１に磁区の書き込みが行われ、第１非磁性部４６を介したトンネル磁気抵抗効果によって延在部分１１の磁区の磁化方向の読み出しが行われる。
【００４４】
この他に、書き込み部４１は、例えば、スピン軌道トルクを発現可能な構造を有していてもよい。書き込み部４１は、例えば、電圧により延在部分１１の一部の磁気異方性を変化させることで書き込みを行う構造を有していてもよい。読み出し部４０には、磁気センサを用いることもできる。
【００４５】
次に、第１実施形態に係る磁気メモリ素子１００の製造方法の例について説明する。  
図８は、第１実施形態に係る磁気メモリ素子１００の製造工程を表す断面図である。  
第１磁性部１０は、例えば、図８（ａ）に表すように、第１磁性層ＭＬ１と、第２磁性層ＭＬ２と、第３磁性層ＭＬ３と、を積層することで形成される。
【００４６】
例えば、ＴａＮを含む第１層２０の上に、第１磁性層ＭＬ１として０．５ｎｍの膜厚を有するＣｏＦｅＢ層を形成する。ＣｏＦｅＢ層上に、第２磁性層ＭＬ２として３ｎｍの膜厚を有するＴｂＦｅＣｏＢ層を形成する。ＴｂＦｅＣｏＢ層上に、第３磁性層ＭＬ３として０．５ｎｍの膜厚を有するＣｏＦｅＢ層を形成する。これらの磁性層の上に、ＭｇＯを含む第２層２１を形成する。この場合、第１層２０に隣接する第１磁性層ＭＬ１、および第２層２１に隣接する第３磁性層ＭＬ３の厚さは、０，２ｎｍ以上、１０ｎｍ以下であることが望ましい。
【００４７】
第２磁性層ＭＬ２としてＴｂを含む磁性層を形成し、第１磁性層ＭＬ１および第３磁性層ＭＬ３としてＴｂを含まない磁性層を形成することで、図２に表す分布を有した延在部分１１を含む第１磁性部１０が形成される。すなわち、第１磁性層ＭＬ１が第２領域１１ｂに対応し、第２磁性層ＭＬ２が第１領域１１ａに対応し、第３磁性層ＭＬ３が第３領域１１ｃに対応する。第１磁性層ＭＬ１のＴｂの含有量および第３磁性層ＭＬ３のＴｂの含有量が、第２磁性層ＭＬ２のＴｂの含有量未満となる範囲で、第１磁性層ＭＬ１および第３磁性層ＭＬ３は、Ｔｂを含んでいてもよい。
【００４８】
または、第１磁性層ＭＬ１および第３磁性層ＭＬ３の一方のみを形成してもよい。第１磁性層ＭＬ１および第３磁性層ＭＬ３の少なくとも一方が設けられることで、第１層２０と第１磁性部１０との界面近傍および第２層２１と磁性部１０との界面近傍の少なくとも一方におけるピニングサイトの発生を抑制することができるためである。
【００４９】
第１磁性部１０は、図８（ｂ）に表すように、第１層２０の上に第１磁性層ＭＬ１を形成し、第１磁性層ＭＬ１の上に積層構造ＬＳを形成してもよい。この場合、例えば、第１層２０の上に、第１磁性層ＭＬ１として０．４ｎｍのＣｏＦｅＢ層を形成する。ＣｏＦｅＢ層上に、ＣｏＦｅＢ層とＴｂ層とを交互に、それぞれ例えば１４層形成することで、積層構造ＬＳを形成する。すなわち、第１元素を含む第１元素含有層と、第２元素を含む第２元素含有層と、を交互に積層することで、積層構造ＬＳを形成する。積層構造ＬＳの上に、第３磁性層ＭＬ３として０．４ｎｍのＣｏＦｅＢ層を形成することで、第１磁性部１０が形成される。
【００５０】
第２元素含有層における第１元素の濃度が、第１元素含有層における第１元素の濃度よりも低い範囲で、第２元素含有層は、第１元素を含んでいてもよい。第１元素含有層は、第２元素に加えて、第２元素を含んでいてもよい。
【００５１】
界面ミキシングが生じる成膜条件で磁性層を第１層２０上に成膜することで、第１磁性部１０を形成してもよい。磁性層をスパッタリング法で形成する場合には、このような成膜条件として、ターゲットと基板間の距離を小さくする、ガス圧を低くする、プラズマ形成のためのパワーを大きくする、などが挙げられる。第１群から選ばれる第１元素が、第２群から選ばれる第２元素に比べて移動しにくいことを利用して、成膜条件を適切に設定することにより、図２〜図５のいずれかに表すような構造を有する第１磁性部１０を形成することができる。
【００５２】
第１領域１１ａ、第２領域１１ｂ、および第３領域１１ｃのそれぞれの領域に含まれる各元素の濃度は、深さ方向の組成分析により確認できる。一例として、グロー放電発光分析（ＧＤ−ＯＥＳ）を用いて、上述した界面ミキシングを生じさせることで形成した磁性膜を分析した際の分析結果を図９に示す。試料は、ＳｉＯ２基板上に、第１層２０に相当する１ｎｍのＴａ膜と、上述した方法を用いて形成した、ＴｂＦｅＣｏＢを含む９ｎｍの磁性膜と、第２層２１に相当する３ｎｍのＴａ膜と、を順に形成したものである。
【００５３】
図９に示される分析結果から、Ｔｂの分布に比べて、ＦｅとＣｏの分布はＴａのピーク側へ拡散していることが分かる。また、ＦｅとＣｏの分布幅は、Ｔｂの分布幅に比べて広いことがわかる。Ｂも、ＦｅおよびＣｏと同様に、Ｔｂに比べて広く拡散していることがわかる。すなわち、Ｂの濃度（含有量）がＴｂの濃度（含有量）よりも高い（多い）領域と、Ｂの濃度（含有量）がＴｂの濃度（含有量）よりも低い（少ない）領域と、が形成されていることがわかる。さらに、Ｂの濃度がＴｂよりも低い領域は、Ｂの濃度がＴｂの濃度よりも高い領域の間に位置していることがわかる。
【００５４】
図９で表される分析結果において、Ｔｂの濃度がＢの濃度よりも高い領域が、例えば図３に表す、第１領域１１ａに対応する。そして、この領域に隣接する、Ｂの濃度がＴｂよりも高い領域が、図３に表す第２領域１１ｂおよび第３領域１１ｃに対応する。より具体的には、例えば、Ｔｂの濃度がＢの濃度を下回った点から、Ｔｂの濃度がほぼゼロになる点までの間の領域が、第２領域１１ｂおよび第３領域１１ｃに対応する。第１領域１１ａにおけるＴｂの濃度は、第２領域１１ｂおよび第３領域１１ｃにおけるＴｂの濃度よりも高い。さらに、図９の分析結果から、分析対象の磁性膜が、第１領域１１ａおよび第３領域１１ｃに対応する部分に、第３元素としてＴａを含んでいることがわかる。
【００５５】
この膜を、後述する加工方法を用いて第１磁性部１０を形成し、磁壁の移動を調べたところ、電流密度５ｅ６Ａ／ｃｍ２の電流にて磁壁が確率９３％で、再現性良く移動することが確認された。
【００５６】
この積層膜を加工する方法の一例として、スパッタリング技術およびリソグラフィ技術による加工方法を以下で説明する。その後に、磁壁の移動の確認方法の例について説明する。
【００５７】
マスクを用いて熱酸化膜が表面に形成されたシリコン基板をエッチングして開口を形成する。この開口内に、磁壁を移動させる電流を流すための第１電極３０、第２電極３１、磁区を書き込むための配線（書き込み部４１）、および異常ホール効果で読みだすための電極、を形成する。これらの電極および配線が形成された基板上に、１ｎｍのＴａ膜を形成する。Ｔａ膜上に、上述したいずれかの方法を用いて、ＴｂＦｅＣｏＢを含む９ｎｍの磁性膜を形成する。磁性膜上に、３ｎｍのＴａを形成する。
【００５８】
３ｎｍのＴａ上をレジストによりコーティングし、ｉ線ステッパ露光装置を用いて多層膜を十字に加工した。具体的には、磁壁を移動させる電流を流すための第１電極３０と第２電極３１と間に第１磁性部１０に相当する部分を形成し、それと交差するようにホール検出用の配線（読み出し部４０）を形成した。予め設けた書き込み部４１の配線も、第１磁性部１０と交差しており、この書き込み部４１の配線に電流を流すことで、第１磁性部１０に磁区を書き込むことが可能である。
【００５９】
第１磁性部１０に書き込まれた磁区は、第１磁性部１０にパルス状の電流を流すことで、読み出し部４１の配線部分へシフトさせ、ホール効果による信号の変化を確認することで磁壁の移動を確認することができる。
【００６０】
ＧＤ−ＯＥＳの他に深さ方向の組成分析方法としては、例えばＡｒイオンで表面をエッチングしつつエッチングされた元素を質量分析することで深さ方向の組成分布を確認することができる。
【００６１】
組成の分析は、透過電子顕微鏡（ＴＥＭ）または反射電子顕微鏡（ＳＥＭ）と、エネルギー分散型Ｘ線分光法（ＥＤＸ）と、を組み合わせて用いることで確認することも可能である。例えば、膜を切断して断面を露出させ、ＴＥＭまたはＳＥＭを用いて断面における位置を確認しつつ、ＥＤＸにて局所的な組成を分析することができる。
【００６２】
読み出し部および書き込み部として、図７に表すように、ＭＴＪを用いた場合の磁気メモリ素子の製造方法の例について説明する。  
マスクを用いて熱酸化膜が表面に形成されたシリコン基板をエッチングして開口を形成する。この開口内に、磁壁を移動させる電流を流すための第１電極３０および第２電極３１を形成する。スパッタリング法を用いて、Ｐｔ膜およびＦｅＣｏＢ膜を形成する。ＦｅＣｏＢ膜の上に、ＴｂおよびＦｅＣｏＢをそれぞれ１４回積層した多層膜と、ＦｅＣｏＢ膜と、を形成する。これらの膜の上に、ＭｇＯ膜を形成する。ＭｇＯ膜上をレジストによりコーティングし、電子線（ＥＢ）描画装置を用いて積層膜を細線状に加工して第１磁性部１０を形成する。
【００６３】
第１磁性部１０の周囲をＳｉＯ２で埋め込む。ＥＢ描画とリフトオフ法を用いて、第１磁性部１０の一部を覆うようにＣｏＦｅＢ層と、Ｃｏ層とＰｄ層とが交互に設けられた積層構造と、を形成することで、ＭＴＪを構成する第２磁性部４５を形成する。第２磁性部４５と、第２磁性部４５に隣接した第１非磁性部４６と、第１非磁性部４６に隣接した第１磁性部１０と、をＭＴＪとすることで、ＭｇＯ層を介したスピン注入磁化反転で書き込みを行い、ＭｇＯを介したトンネル磁気抵抗効果によって読み出しを行うことができる。このため、一つの素子で読み出し動作と書き込み動作の両方を行うことができる。
【００６４】
図１０は、第１実施形態に係る別の磁気メモリ素子１１０を表す断面図である。  
磁気メモリ素子１１０は、磁気メモリ素子１００と比較して、例えば、第１磁性部１０の構造に差異を有する。磁気メモリ素子１１０の第１磁性部１０以外の構造については、例えば、磁気メモリ素子１００と同様の構造を採用可能である。
【００６５】
第１磁性部１０の延在部分１１は、第２方向における厚さが相対的に厚い第１部分１１１と、第２方向における厚さが相対的に薄い第２部分１１２と、を含む。すなわち、第１部分１１１の第２方向における一端と、第１部分１１１の第２方向における他端との間の距離は、第２部分１１２の第２方向における一端と、第２部分１１２の第２方向における他端との間の距離よりも大きい。延在部分１１は、複数の第１部分１１１と、複数の第２部分１１２と、を含む。第１部分１１１と第２部分１１２は、第１方向において交互に並んでいる。
【００６６】
第２方向における一端から他端までの距離が小さい部分では、その外周が短い。磁壁は、外周が短い部分において、外周が長い部分に比べて、より低いエネルギーで存在することが出来る。このため、磁壁のシフト量にばらつきが在る場合でも、磁壁は、第２方向における一端から他端までの距離が小さい第１部分１１１に安定してとどまる。磁壁が安定してとどまることで、磁区を保持している領域も安定するため、延在部分１１中を磁壁が移動する際に、磁壁のシフトエラーが生じる可能性を低減することが可能となる。
【００６７】
（第２実施形態）
図１１は、第２実施形態に係る磁気メモリ素子２００の斜視図である。
図１２は、第２実施形態に係る磁気メモリ素子２００の部分拡大図である。
【００６８】
図１１に表すように、磁気メモリ素子２００において、第１磁性部１０は、第１方向に延びる筒状の延在部分１１を含む。図１１には表されていないが、第１層２０および第２層２１は、第１方向に延びている。第１方向と交差する第２方向において、延在部分１１は、第２層２１の周りに設けられ、第１層２０は、延在部分１１の周りに設けられている。すなわち、延在部分１１の、基板６０の表面に平行な面における断面形状は、例えば、ドーナツ形である。換言すると、延在部分１１の、基板６０の表面に平行な面における断面形状は、例えば、環状の第１界面Ｓ１および環状の第２界面Ｓ２を有するアニュラスである。このとき、延在部分１１の断面の外縁は、円形である。
【００６９】
磁気メモリ素子２００は、第２層２１を含んでおらず、延在部分１１の断面形状が、長方形、台形、楕円形、または多角形であってもよい。または、延在部分１１が第２層２１の周りに設けられており、延在部分１１の断面の外縁が、長方形、台形、楕円形、または多角形であってもよい。
【００７０】
磁気メモリ素子２００は、例えば、基板６０上に設けられ、延在部分１１は、基板６０の表面に交差する方向に延びている。第１磁性部１０は、延在部分１１以外に、例えば、第１方向と交差する面に広がる部分を含んでいてもよい。第１方向は、例えば、図１１に表すＺ方向である。
【００７１】
延在部分１１の第１方向の一端は、第１電極３０に接続され、延在部分１１の第１方向の他端は、第２電極３１に接続されている。第１電極３０および第２電極３１は、第１方向と交差する面において、延在部分１１の一部の周りに設けられていてもよい。延在部分１１を通して第１電極３０と第２電極３１の間に電流を流せることができれば、第１電極３０および第２電極３１の構造および配置は、図１１に表す形態に限定されない。
【００７２】
磁気メモリ素子２００は、例えば、読み出し部および書き込み部としてのＭＴＪ４２を含む。ＭＴＪ４２は、例えば、延在部分１１の一部と、第１方向と交差する第２方向において並んでいる。ＭＴＪ４２は、第１方向において、延在部分１１と並んでいてもよい。ＭＴＪ４２に代えて、磁気メモリ素子２００は、第１実施形態で説明した読み出し部４０および書き込み部４１を含んでいてもよい。第２方向は、例えば、図１１に表すＸ方向、Ｙ方向、またはＸ方向成分とＹ方向成分の両方を含む方向である。
【００７３】
図１２（ａ）に表すように、延在部分１１は、第１方向と交差する第２方向において、第２層２１の周りに設けられている。第１層２０は、第２方向において、延在部分１１の周りに設けられている。延在部分１１の内側は、第２層２１により埋め込まれていてもよい。または、第２層２１の内側に、さらに他の層が設けられていてもよい。第２層２１は、誘電材料を含むことが望ましい。第２層２１が誘電材料を含む場合は、第２層２１の内側に金属材料を含む層が設けられていてもよい。
【００７４】
磁気メモリ素子２００が含む各構成要素の材料については、第１実施形態で説明した各構成要素の材料を用いることが可能である。
【００７５】
図１２（ｂ）に表すように、延在部分１１は、第１領域１１ａ、第２領域１１ｂ、および第３領域１１ｃを含む。第３領域１１ｃは、第２方向において、第２層２１の周りに位置する。第１領域１１ａは、第２方向において、第３領域１１ｃの周りに位置する。第２領域１１ｂは、第２方向において、第１領域１１ａの周りに位置する。延在部分１１は、第１界面Ｓ１および第２界面Ｓ２を有する。第１界面Ｓ１および第２界面Ｓ２は、例えば、筒状の面である。
【００７６】
第１実施形態と同様に、第１領域１１ａは、第１元素を含み、第２領域１１ｂおよび第３領域１１ｃは、第２元素を含む。第１領域１１ａにおける第１元素の濃度は、第２領域１１ｂおよび第３領域１１ｃにおける第１元素の濃度よりも高い。延在部分１１は、第３領域１１ｃを含まず、第１領域１１ａおよび第２領域１１ｂのみを含んでいてもよい。または、延在部分１１は、第２領域１１ｂを含まず、第１領域１１ａおよび第３領域１１ｃのみを含んでいてもよい。
【００７７】
次に、第２実施形態に係る磁気メモリ素子２００の製造方法の例について説明する。  
図１３〜図１５は、磁気メモリ素子２００の製造工程を表す工程断面図である。
【００７８】
以下に、製造方法の一例として、陽極酸化法によるウェットエッチングプロセスを用いて孔の配列を作製する場合について説明する。以下で説明する製造方法において、ウェットエッチングプロセスに代えて、ドライエッチングプロセスを用いても良い。
【００７９】
図１３（ａ）に表すように、アルミニウムなどの金属の基材６０１を用意する。  
基材６０１を陽極として、電解質溶液（硫酸、シュウ酸、またはリン酸など）の中で通電する。このとき、陽極金属が酸化されて金属イオンとなり融解する。この金属イオンは液中の酸素と結合して金属酸化物となり、陽極金属表面に残り成長していく。従って、基材６０１上に、酸化物（アルミナ）６０２が成長していくことになる。この際、溶解と成長が同時に進むことで、陽極のアルミニウム表面には、アルミナ中に設けられた微細なホールが並ぶ。このホールの寸法は、基材６０１のアルミニウムの純度や、陽極酸化中に基材６０１に印加される電圧、電界質溶液の種類、陽極酸化の処理時間などによって変動する。
【００８０】
陽極酸化を行った際に、図１３（ｂ）に表すように、未反応の基材６０１ａ上には、バリア層６０３が形成される。このため、陽極酸化により形成される孔は、基材を貫通し難い。従って、陽極酸化された基材に対して、例えばヨウ素メタノール溶液で未反応の基材６０１ａを溶解し、酸化物６０２から剥離させる。強酸を用いてバリア層６０３を溶かすことで、図１３（ｃ）に表すように、複数の貫通孔を有する絶縁部材６０４が得られる。絶縁部材６０４表面の平坦化のために平坦化処理、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理、などを行っても良い。この平坦化処理は、後述する磁性材料を成膜した後に行っても良い。
【００８１】
陽極酸化により形成された貫通孔の配列に対して、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、図１４（ａ）に表すように、第１層２０、第１磁性部１０、および第２層２１を形成する。第１層２０、第１磁性部１０、および第２層２１は、スパッタ法または蒸着法を用いて形成されてもよい。第１磁性部１０は、第１実施形態で説明した方法と同様の方法を用いて形成される。絶縁部材６０４の貫通孔内壁の表面部分が、第１層２０として用いられてもよい。すなわち、第１層２０を形成せずに、貫通孔の内壁上に直接第１磁性部１０を形成してもよい。
【００８２】
作製された磁性部の配列は互いに電気的に絶縁されていることが必要であり、この点でアルミナは絶縁体であるため好ましい。陽極酸化法は、フッ酸を電解質溶液としてシリコン基板を基材として処理を行うことも可能である。この場合、酸化シリコン中にホールの配列が作製される。シリコン基板を用いた場合、トランジスタ等の半導体素子が設けられたシリコン基板に対して直接貫通孔を形成することも可能である。
【００８３】
絶縁部材６０４の貫通孔の内壁に磁性材料を成膜することで、第１磁性部１０の配列を有する構造体６０５が作製される。本実施形態では、延在部分１１の第１方向の一端に磁性層１２を形成する。磁性層１２は、第１方向から見た場合に、一部が延在部分１１と重なり、他の一部が延在部分１１の周りに設けられている。磁性層１２上に、ＭＴＪ４２を形成する。磁性層１２の、延在部分１１と接続された端部と反対側の端部には第２電極３１を形成する。これらは、例えば、構造体６０５上にリソグラフィプロセスを用いて作製される。ＭＴＪは、延在部分１１の一部、第１非磁性部４６、および第２磁性部４５により構成されていてもよい。
【００８４】
例えば、図１５（ａ）に表すように、配線やトランジスタを設けた基板６１１を構造体６０５の上面に貼り合わせて接合する。構造体６０５の下面にも同様に、第１電極３０が形成された基板６１２を張り合わせて接合する。
【００８５】
以上の工程により、図１５（ｂ）に表すような、本実施形態に係る磁気メモリ素子２００が得られる。図１５（ｂ）に表す磁気メモリ素子２００では、延在部分１１に接続された磁性層１２において、磁区の書き込みおよび磁区の磁化方向の読出しが行われる。第１電極３０と第２電極３１との間に電流を流した際に、延在部分１１と磁性層１２との間において、磁壁が移動可能に構成されている。
【００８６】
または、以下の方法により、本実施形態に係る磁気メモリ素子２００を作製してもよい。第１電極３０が形成された基板６０上に、第１絶縁層、磁性層、および第２絶縁層の積層構造を形成する。この積層構造に、例えば、フォトリソグラフィ法およびＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法を用いて、孔を形成する。この孔は、第１電極３０が設けられた位置に形成される。この孔は、第１絶縁層、強磁性層、および第２絶縁層を、その積層方向に貫通している。
【００８７】
孔の内部に、第１層２０と、延在部分１１と、第２層２１と、を形成する。この場合、第１層２０は、例えば、酸化マグネシウムである。第２層は、例えば、酸化シリコンである。延在部分１１の一部と、第１層２０の一部と、第１絶縁層と第２絶縁層の間の磁性層と、により、ＭＴＪが構成される。このＭＴＪによって、延在部分１１に対して、磁区の読み出しおよび書き込みが行われる。１層２０、延在部分１１、および第２層２１を形成した後、第２絶縁層の表面を研磨し、第２電極３１を形成することで、本実施形態に係る磁気メモリ素子２００が得られる。
【００８８】
本実施形態に係る磁気メモリ素子２００によれば、第１実施形態に係る磁気メモリ素子１００と同様に、延在部分１１におけるピニングサイトの発生を低減できる。この結果、磁気メモリ素子２００における磁壁のシフト動作をより安定にすることが可能となる。
本実施形態に係る磁気メモリ素子２００は、基板６０の表面に交差する第１方向に延びる延在部分１１を含むため、基板６０の単位面積あたりの記録密度を向上させることが可能となる。
【００８９】
図１６は、第２実施形態に係る別の磁気メモリ素子２１０を表す断面図である。
磁気メモリ素子２１０は、磁気メモリ素子２００と比較して、例えば、第１磁性部１０の構造に差異を有する。磁気メモリ素子２１０の第１磁性部１０以外の構造については、例えば、磁気メモリ素子２００と同様の構造を採用可能である。
【００９０】
延在部分１１は、複数の第１部分１１１と、複数の第２部分１１２と、を含む。第１部分１１１の第２方向における一端と、第１部分１１１の第２方向における他端との間の距離は、第２部分１１２の第２方向における一端と、第２部分１１２の第２方向における他端との間の距離よりも大きい。延在部分１１は、複数の第１部分１１１と、複数の第２部分１１２と、を含む。第１部分１１１と第２部分１１２は、第１方向において交互に並んでいる。
【００９１】
第１層２０および第２層２１も同様に、第２方向における一端と他端との間の距離が、相対的に大きい部分と、相対的に小さい部分と、を交互に含んでいてもよい。
【００９２】
磁気メモリ素子２１０における磁性部１０は、例えば、以下の方法により作製することが可能である。  
図１３（ｂ）に表す工程において、基材６０１を陽極酸化する際に、基材６０１に印加する電圧を周期的に変化させることで、基材６０１に形成される孔の径を、深さ方向（第１方向）において周期的に変化させることができる。すなわち、高い電圧が印加されている間は、陽極酸化が深さ方向に速く進むため、Ｘ方向およびＹ方向の寸法が小さい部分が形成される。このため、高い電圧が印加されていた部分では、相対的に寸法が小さくなり、低い電圧が印加されていた部分では、相対的に寸法が大きくなる。
【００９３】
図１４（ａ）に表す工程において、第１方向において径が周期的に変化した孔の内壁に磁性膜を形成することで、複数の第１部分１１１と複数の第２部分１１２を含む、延在部分１１を形成することができる。例えば、径が相対的に大きい部分では、第２方向における一端と他端との間の距離が相対的に大きい第１部分１１１が形成される。径が相対的に小さい部分では、第２方向における一端と他端との間の距離が相対的に小さい第２部分１１２が形成される。
【００９４】
その後は、図１４（ｂ）および図１５に表す工程と同様の工程を行うことで、磁気メモリ素子２１０が得られる。
【００９５】
図１６に表す磁気メモリ素子２１０によれば、延在部分１１中を磁壁が移動する際に、磁壁のシフトエラーが生じる可能性を低減することが可能となる。
【００９６】
（第３実施形態）
図１７は、第３実施形態に係る磁気メモリ素子３００の断面図である。
図１８は、第３実施形態に係る磁気メモリ素子３００の部分拡大図である。
図１７に表すように、第１磁性部１０は、第１方向に延びる延在部分１１と、第３部分１３と、第４部分１４と、を含む。第３部分１３および第４部分１４は、第１方向と交差する第２方向に延びている。第３部分１３および第４部分１４は、第２方向において広がっていてもよい。第１方向は、例えば、図１７に表すＺ方向である。第２方向は、例えば、図１７に表すＸ方向である。
【００９７】
第３部分１３および第４部分１４は、例えば、磁化方向が第２方向に沿う磁区を有していてもよい。または、第３部分および第４部分１４は、磁化方向が第１方向に沿う磁区を有していてもよい。第３部分１３および第４部分１４は、単一の磁区を有していてもよいし、第２方向において、複数の磁区を有していてもよい。
【００９８】
図１８に表すように、延在部分１１は、第１領域１１ａと、第２領域１１ｂと、第３領域１１ｃと、を含む。延在部分１１は、第１界面Ｓ１と、第２界面Ｓ２と、を有する。第１界面Ｓ１は、例えば、延在部分１１と第１層２０との界面である。第１界面Ｓ１は、第１磁性部１０と絶縁部８０との界面であってもよい。第２界面Ｓ２は、例えば、延在部分１１と第２層２１との界面である。
【００９９】
第１電極３０は、第３部分１３に接続されている。第２電極３１は、第４部分１４に接続されている。すなわち、延在部分１１は、第３部分１３および第４部分１４を介して、第１電極３０および第２電極３１に接続されている。
【０１００】
基板６０上には、絶縁部８０が設けられている。第１磁性部１０の第３部分１３の少なくとも一部は、第１方向において、基板６０と第２層２１の間に設けられている。延在部分１１の少なくとも一部は、第２方向において、第２層２１と絶縁部８０の間に設けられている。第４部分１４は、第１方向において、第２層２１と絶縁部８０の間に設けられている。第１層２０の一部は、第１方向において、第１磁性部１０と基板６０の間に設けられている。第１層２０の他の一部は、第２方向において、第１磁性部１０と絶縁部８０の間に設けられている。第１層２０のさらに他の一部は、第１方向において、第１磁性部１０と絶縁部８０の間に設けられている。
【０１０１】
第１電極３０は、例えば、基板６０と第３部分１３との間に設けられている。第２電極３１は、例えば、絶縁部８０と第４部分１４との間に設けられている。第４部分１４の一部は、例えば、ＭＴＪ４２と絶縁部８０との間に設けられている。磁気メモリ素子３００は、ＭＴＪ４２に代えて、読み出し部４０と書き込み部４１を有していてもよい。
【０１０２】
磁気メモリ素子３００が含む各構成要素の材料については、第１実施形態で説明した各構成要素の材料を用いることが可能である。
【０１０３】
図１９〜図２２は、第３実施形態に係る磁気メモリ素子３００の製造工程を表す工程図である。
図１９（ａ）に表すように、トランジスタや配線などメモリ動作に必要な構造が設けられた基板６０上に、第１電極３０を形成する。第１電極３０は、例えば、基板６０上において、Ｘ方向およびＹ方向に複数形成される。
【０１０４】
複数の第１電極３０上に絶縁部８０ａを形成する。絶縁部８０ａの成膜方法として、成膜速度の速い、蒸着法やスパッタ法などの、ＰＶＤ法を用いることが好ましい。ただし、ＣＶＤ法またはＡＬＤ法を用いることも可能である。絶縁部８０ａの材料として、ＳｉＯ２、ＳｉＮ、またはＡｌ２Ｏ３などを用いることが可能である。
【０１０５】
例えば、Ｘ方向にライン＆スペースのパターニングが施されたレジストマスクを用いて、ＲＩＥ法により、絶縁部８０ａの表面を加工してＹ方向に延びる開口を形成する。絶縁部８０ａの表面に金属層を形成し、開口内部以外に堆積された余分な金属材料を、例えば、ＣＭＰ法により除去する。この工程により、絶縁部８０の表面に埋め込まれた第２電極３１ａが形成される。このときの様子を図１９（ｂ）に表す。
【０１０６】
絶縁部８０ａに開口を形成せずに、絶縁部８０ａの表面に金属層を形成し、この金属層をパターニングすることで、第２電極３１ａを形成してもよい。
【０１０７】
絶縁部８０ａのうち、第２電極３１ａが設けられていない領域に、図１９（ｃ）に表すように、Ｙ方向に延びる開口ＯＰ１を形成する。開口ＯＰ１は、例えば、Ｘ方向にライン＆スペースのパターニングが施されたレジストマスクを用いて、ＲＩＥ法により絶縁部８０ａを加工することで形成される。
【０１０８】
この工程により、第１電極３０が露出する。さらに、この工程により、Ｘ方向において互いに分離された複数の絶縁部８０ｂが形成される。このとき、一例として、平面視において、第２電極３１ａは、Ｘ方向において互いに隣り合う第１電極３０の間に位置する。ここで、平面視とは、例えば、基板の表面に対して垂直な方向（Ｚ方向）から見た場合を意味している。
【０１０９】
第１電極３０上、絶縁部８０ｂ上、および第２電極３１ａ上に、第１磁性部１０ａを形成する。図２０（ａ）に表すように、第１電極３０上、絶縁部８０ｂ上、および第２電極３１ａ上に、第１層２０ａを形成し、第１層２０ａ上に第１磁性部１０ａを形成してもよい。第１磁性部１０ａ上に、第２層２１ａを形成してもよい。第１磁性部１０ａは、例えば、ＣＶＤ法またはＡＬＤ法を用いて行われる。ＣＶＤ法およびＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法では、各層の材料に含まれる元素を一つ以上含むプリカーサ（Ｐｒｅｃｕｒｓｏｒ）を用いる。合金層の成膜を行う場合は、複数のプリカーサを用いる。
【０１１０】
図２０（ｂ）に表すように、第２層２１ａ上に、絶縁部８１ａを形成することで、第１開口ＯＰ１を埋め込む。絶縁部８１ａの形成には、絶縁部８０ａの形成と同様の方法を用いることができる。絶縁部８１ａの材料には、絶縁部８０ａと同様の材料を用いることができる。
【０１１１】
第１開口ＯＰ１を埋め込んだ後に、表面に余分な絶縁材料が存在する場合は、ＣＭＰ法などの方法で余分な絶縁材料を除去し、表面を平坦にしてもよい。このとき、第１磁性部１０ａの少なくとも一部、第１層２０ａの少なくとも一部、および第２層２１ａの少なくとも一部は、絶縁部８０ｂと絶縁部８１ａからなる第１絶縁構造体８２中に埋め込まれた構造を有する。
【０１１２】
図２１（ａ）に表すように、絶縁部８０ｂと絶縁部８１ａからなる第１絶縁構造体８２に対して、Ｘ方向に延びる第２開口ＯＰ２を形成する。開口ＯＰ２は、例えば、Ｙ方向にライン＆スペースのパターニングが施されたレジストマスクを用いて、ＲＩＥ法により第１絶縁構造体８２を加工することで形成される。このとき、第１絶縁構造体８２は、基板６０が露出するまで、加工される。レジストマスクは、第１絶縁構造体８２を加工して開口ＯＰ２を形成した際に第１電極３０が露出しないように、第１絶縁構造体８２上に形成される。具体的には、レジストマスクは、平面視において、第１電極３０と重ならない位置に形成される。
【０１１３】
この工程により、第１磁性部１０ａは、Ｙ方向において複数に分離され、第１磁性部１０ｂが形成される。同様に、第１層２０ａ、第２電極３１ａ、および第２層２１ａも、Ｙ方向において複数に分離され、第１層２０ｂ、第２電極３１、および第２層２１ｂが形成される。さらに、この工程により、Ｙ方向において互いに分離した、複数の絶縁部８０と複数の絶縁部８１が形成される。
【０１１４】
次に、図２１（ｂ）に表すように、絶縁部８３を形成することで、第２開口ＯＰ２を埋め込む。絶縁部８３の形成には、絶縁部８０ａの形成と同様の方法を用いることができる。絶縁部８３の材料には、絶縁部８０ａと同様の材料を用いることができる。
【０１１５】
第２開口ＯＰ２を埋め込んだ後に、表面に余分な絶縁材料が存在する場合は、ＣＭＰ法などの方法で余分な絶縁材料を除去し、表面を平坦にしてもよい。このとき、第２層２１ｂのうち、第２電極３１の上に設けられた部分を露出させるように、表面の絶縁材料を除去する。
【０１１６】
次に、図２２（ａ）に表すように、第１磁性部１０ｂのうち絶縁部８０の上に形成された部分の一部を除去する。この工程により、第１磁性部１０ｂが、Ｘ方向において複数に分離され、第１磁性部１０が形成される。すなわち、第１磁性部１０ｂのうち絶縁部８０の上面に形成された部分が、第１磁性部１０ｂのうち絶縁部８０の一方の側面上に形成された部分と、分離される。同様に、第１層２０ｂおよび第２層２１ｂも、Ｘ方向において複数に分離され、第１層２０および第２層２１が形成される。第１層２０が誘電材料を含む場合は、第１層２０は、分離されなくてもよい。
【０１１７】
次に、絶縁部８０、８１、および８３からなる第２層２１の上に、非磁性層および磁性層を形成する。この非磁性層および磁性層を加工し、図２２（ｂ）に表すように、第２層２１上に、ＭＴＪ４２を形成する。  
図２２（ｂ）に表す例では、ＭＴＪ４２は、第１層２０、第１磁性部１０、および第２層２１を介して第２電極３１と対向する位置に形成されている。  
以上の工程により、図１７に表す、磁気メモリ素子３００が得られる。
【０１１８】
本実施形態に係る磁気メモリ素子３００によれば、延在部分１１におけるピニングサイトの発生を低減できる。本実施形態に係る磁気メモリ素子３００は、磁気メモリ素子２００と同様、基板６０の表面に交差する第１方向に延びる延在部分１１を含むため、基板６０の単位面積あたりの記録密度を向上させることが可能となる。
【０１１９】
図２３は、第３実施形態に係る別の磁気メモリ素子３１０を表す断面図である。
磁気メモリ素子３１０は、磁気メモリ素子３００と比較して、例えば、第１磁性部１０の構造に差異を有する。磁気メモリ素子３１０の第１磁性部１０以外の構造については、例えば、磁気メモリ素子３００と同様の構造を採用可能である。
【０１２０】
磁気メモリ素子３１０において、延在部分１１は、磁気メモリ素子２１０と同様に、複数の第１部分１１１と、複数の第２部分１１２と、を含む。第１部分１１１の第２方向における一端と、第１部分１１１の第２方向における他端との間の距離は、第２部分１１２の第２方向における一端と、第２部分１１２の第２方向における他端との間の距離よりも大きい。延在部分１１は、複数の第１部分１１１と、複数の第２部分１１２と、を含む。第１部分１１１と第２部分１１２は、第１方向において交互に並んでいる。
【０１２１】
第１層２０および第２層２１も、図２３に表すように、第２方向における一端と他端との間の距離が、相対的に大きい部分と、相対的に小さい部分と、を交互に含んでいてもよい。
【０１２２】
磁気メモリ素子３１０は、例えば、以下の方法を用いて形成される。
図１９（ｂ）に表す工程において、絶縁部８０ａを、互いにエッチングレートの異方性が異なる２つ以上の層を交互に積層することで形成する。そして、図１９（ｃ）に表す工程において、ＲＩＥ法を用いて絶縁部８０ａをエッチングすることで、第２方向における幅が、第１方向において周期的に変化した開口ＯＰ１を形成することができる。図２０（ａ）に表す工程において、この開口ＯＰ１の内壁に第１磁性部１０ａを形成することで、第１部分１１１と第２部分１１２とを含む第１磁性部１０ａを形成することができる。
【０１２３】
その後は、図２１および図２２に表す工程と同様の工程を行うことで、図２３に表す磁気メモリ素子３１０が得られる。
【０１２４】
図２３に表す磁気メモリ素子３１０によれば、延在部分１１中を磁壁が移動する際に、磁壁のシフトエラーが生じる可能性を低減することが可能となる。
【０１２５】
（第４実施形態）
図２４は、第４実施形態に係る磁気メモリ５００の回路図である。図２５は、第４実施形態に係る磁気メモリ５００の斜視図である。
【０１２６】
第４実施形態に係る磁気メモリ５００は磁気メモリ素子アレイ４００を有している。この磁気メモリ素子アレイ４００は、マトリクス状に配列された複数の磁気メモリ素子を有する。各磁気メモリ素子は、第１実施形態に係る磁気メモリ素子１００と、トランジスタ４２０とを含む。磁気メモリ素子は、第２実施形態に係る磁気メモリ素子２００であってもよい。磁気メモリ素子アレイ４００には、各行に設けられたワード線ＷＬ１〜ＷＬｍと、各列に設けられたビット線ＢＬ１〜ＢＬｎと、が設けられている。
【０１２７】
第ｉ（１≦ｉ≦ｍ）行のｎ個の磁気メモリ素子１００のそれぞれは、トランジスタ４２０に接続されている。トランジスタ４２０のゲートは、対応する行のワード線ＷＬｉ（１≦ｉ≦ｍ）に接続されている。トランジスタ４２０のゲート以外の一方の端子は、磁気メモリ素子１００の第１電極３０および第２電極３１の一方に接続されている。トランジスタ４２０のゲート以外の他方の端子は、例えば、接地電位に接続される。磁気メモリ素子１００の第１電極３０および第２電極３１の他方は、磁気メモリ素子１００に対応するビットＢＬｊ（１≦ｊ≦ｎ）に接続される。
【０１２８】
これらのワード線ＷＬ１〜ＷＬｍは、各配線を選択するデコーダ、書き込み回路等を有する駆動回路４４０Ａ、４４０Ｂに接続されている。また、ビット線ＢＬ１〜ＢＬｎは、各配線を選択するデコーダ、読み出し回路等を備えている駆動回路４５０Ａ、４５０Ｂに接続されている。
【０１２９】
図２４および図２５において、磁気メモリ素子１００の読み出し部４０および書き込み部４１を省略されている。例えば、読み出し部４０の一端は、不図示の読み出し部選択用のトランジスタに接続され、他端は、不図示の電流源に接続される。書き込み部４１の一端は、不図示の書き込み部選択用のトランジスタに接続され、他端は、不図示の電流源に接続される。
【０１３０】
書き込み部選択用のトランジスタと、読み出し部選択用のトランジスタは共通であってもよい。複数の磁気メモリ素子１００に対して１つの読み出し部４０および１つの書き込み部４１を設けてもよい。この場合は、集積度を高めることができる。図２４および図２５に表すように、各磁気メモリ素子１００に１つの読み出し部４０および１つの書き込み部４１を設けた場合は、データの転送速度を高めることができる。
【０１３１】
本実施形態に係る磁気メモリ素子アレイ４００内での磁壁の移動の例について説明する。外部から入力されたアドレス信号を駆動回路４４０Ａ、４４０Ｂ、４５０Ａ、４５０Ｂ内のデコーダがデコードする。デコードされたアドレスに応じた第１磁性部１０が選択される。この選択された第１磁性部１０に電流を流すことで磁壁の移動が行われる。
【０１３２】
磁気メモリ素子１００への書き込みを行う場合、外部から入力されたアドレス信号を駆動回路４４０Ａ、４４０Ｂ、４５０Ａ、４５０Ｂ内のデコーダがデコードする。デコードされたアドレスに応じたワード線ＷＬが選択され、対応するトランジスタ４２０がオンされる。ビット線ＢＬに電流を流すことにより、書き込みが行われる。または、該当する磁性部に保存されたデータを必要に応じて移動させた後、書き込みを行う。
【０１３３】
磁気メモリ素子１００に保存されたデータの読み出しは、外部から入力されたアドレス信号を駆動回路４４０Ａ、４４０Ｂ、４５０Ａ、４５０Ｂ内のデコーダがデコードする。デコードされたアドレスに応じた磁気メモリ素子１００が選択される。磁気メモリ素子１００内に磁化方向として保存されたビット列のうち、読み出されるビットが読み出し部に位置するように、データのシフト移動を上述した方法で行う。読み出し電流を流すことにより、読み出しが行われる。読み出し電流は、その向きが正であっても負であってもよいが、書き込み電流の絶対値よりも小さな絶対値を有することが望ましい。読み出しによって、読み出しが行われる磁区の磁化方向の反転が生じる可能性を低減するためである。
【０１３４】
本実施形態によれば、第１実施形態に係る磁気メモリ素子１００または第２実施形態に係る磁気メモリ素子２００をメモリアレイとすることで、延在部分１１中の磁壁を安定して移動させることのできる磁気メモリを提供することが可能となる。
【０１３５】
図２６は、第４実施形態に係る別の磁気メモリ５１０の斜視図である。
【０１３６】
磁気メモリ５１０は、第１実施形態に係る磁気メモリ素子１００と、第１トランジスタ４２０と、第２トランジスタ４３０と、第１ワード線１ｓｔＷＬ１〜１ｓｔＷＬｍと、第２ワード線２ｎｄＷＬ１〜２ｎｄＷＬｍと、が設けられている。
【０１３７】
磁気メモリ素子１００のそれぞれは、第１トランジスタ４２０と、第２トランジスタ４３０と、に接続されている。第１トランジスタ４２０のゲートは、対応する行の第１ワード線１ｓｔＷＬｉ（１≦ｉ≦ｍ）に接続されている。第１トランジスタ４２０のゲート以外の一方の端子は、磁気メモリ素子１００の第１電極３０に接続されている。
【０１３８】
第２トランジスタ４３０のゲートは、対応する行の第２ワード線２ｎｄＷＬｉ（１≦ｉ≦ｎ）に接続されている。第１トランジスタ４２０のゲート以外の他方の端子は、第２トランジスタのゲート以外の一方の端子に接続されている。第２トランジスタ４３０のゲート以外の他方の端子は、例えば、接地電位に接続される。磁気メモリ素子１００の第２電極３１は、複数の磁気メモリ素子１００に対して共通に設けられている。すなわち、複数の第１磁性部１０は、共通の第２電極３１に接続されている。
【０１３９】
図２６に示す例によれば、複数の磁気メモリ素子１００の第２電極３１が、磁気メモリ素子アレイ内で共有化されている。このため、延在部分１１を、基板表面に対して垂直方向に形成した際に、第２電極３１を延在部分１１上に形成することが容易となる。
【０１４０】
（特徴１）
複数の磁気メモリ素子であって、
前記磁気メモリ素子は、
第１方向に延びる延在部分を含む第１磁性部であって、前記延在部分は、前記第１方向に沿う第１界面と、前記第１方向に沿い前記第１界面と反対側の第２界面と、を有し、前記延在部分は、前記第１方向に沿って並ぶ複数の磁区を有し、前記延在部分の磁化容易軸は、前記第１方向と交差する第２方向に沿い、
前記延在部分は、
前記第１界面と前記第２界面との間に設けられた第１領域であって、ガドリニウム、テルビウム、ジスプロシウム、ネオジム、およびホルミウムからなる第１群から選ばれた少なくとも１つの第１元素を含む第１領域と、
前記第１領域と前記第１界面との間に設けられた第２領域であって、前記第２領域は、鉄、コバルト、ニッケル、ボロン、シリコン、およびリンからなる第２群から選ばれる少なくとも１つの第２元素を含み、前記第２領域における前記第１元素の濃度は、前記第１領域における前記第１元素の濃度よりも低い第２領域と、
を含む、第１磁性部と、
前記延在部分の前記磁区の磁化方向を読み出す読み出し部と、
前記延在部分の前記磁区の磁化方向を制御する書き込み部と、
前記第１磁性部に接続された第１電極と、
を含む磁気メモリ素子と、
第１ゲートと、前記複数の磁気メモリ素子の１つの前記第１電極に接続された第１端子と、第２端子と、を含む、第１トランジスタと、
第２ゲートと、前記第１端子に接続された第３端子と、第４端子と、を含む、第２トランジスタと、
前記第１ゲートに接続された第１ワード線と、
前記第２ゲートに接続された第２ワード線と、
複数の前記第２電極に接続された第２電極と、
を備えた磁気メモリ。
【０１４１】
（特徴２）
鉄、コバルト、ニッケル、ボロン、シリコン、およびリンからなる第２群から選ばれる少なくとも１つの第２元素を含む第１磁性層を形成する工程と、
前記第１磁性層上に、ガドリニウム、テルビウム、ジスプロシウム、ネオジム、およびホルミウムからなる第１群から選ばれた少なくとも１つの第１元素を含み、前記第１磁性層における前記第１元素の濃度よりも高い前記第１元素の濃度を有する第２磁性層を形成する工程と、
を備えた磁気メモリ素子の製造方法。
【０１４２】
（特徴３）
前記第２磁性層上に、前記第２元素を含み、前記第２磁性層における前記第１元素の濃度よりも低い前記第１元素の濃度を有する第３磁性層を形成する工程をさらに備えた特徴２記載の磁気メモリ素子の製造方法。
【０１４３】
（特徴４）
鉄、コバルト、ニッケル、ボロン、シリコン、およびリンからなる第２群から選ばれる少なくとも１つの第２元素を含む第１磁性層を形成する工程と、
前記第１磁性層上に、
前記第２元素を含む第１層と、
ガドリニウム、テルビウム、ジスプロシウム、ネオジム、およびホルミウムからなる第１群から選ばれた少なくとも１つの第１元素を含み、前記第１磁性層における前記第１元素の濃度よりも高い前記第１元素の濃度を有する第２層と、
を交互に形成する工程と、
を備えた磁気メモリ素子の製造方法。
【０１４４】
（特徴５）
少なくとも１つの前記第１層と、少なくとも１つの前記第２層と、を含む積層構造上に、前記第２元素を含み、前記第２層における前記第１元素の濃度よりも低い前記第１元素の濃度を有する第３磁性層を形成する工程をさらに備えた特徴４記載の磁気メモリ素子の製造方法。
【０１４５】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０１４６】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、磁気メモリ素子に含まれる第１磁性部、読み出し部、書き込み部、第１電極、および第２電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１４７】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１４８】
その他、本発明の実施の形態として上述した磁気メモリ素子および磁気メモリを基にして、当業者が適宜設計変更して実施し得る全ての磁気メモリ素子および磁気メモリも、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１４９】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１５０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１５１】
１０…第１磁性部  １１…延在部分  １１ａ…第１領域  １１ｂ…第２領域  １１ｃ…第３領域  １２…磁性層  ２０…第１層  ２１…第２層  ３０…第１電極  ３１…第２電極  ４０…読み出し部  ４１…書き込み部  ４２…ＭＴＪ  ４５…第２磁性部  ４６…第１非磁性部  ５０…磁区  ６０…基板  １００、１１０、２００、２１０、３００、３１０…磁気メモリ素子  １１１…第１部分  １１２…第２部分  ４００…磁気メモリ素子アレイ  ４２０…第１トランジスタ  ４３０…第２トランジスタ  ４４０Ａ、４４０Ｂ…駆動回路  ４５０Ａ、４５０Ｂ…駆動回路  ５００、５１０…磁気メモリ  ６０１、６０１ａ…基材  ６０２…酸化物  ６０３…バリア層  ６０４…絶縁部材  ６０５…構造体  ６１１、６１２…基板  ＢＬ…ビット線  ＬＳ…積層構造  ＭＬ１…第１磁性層  ＭＬ２…第２磁性層  ＭＬ３…第３磁性層  Ｓ１…第１界面  Ｓ２…第２界面  ＷＬ…ワード線
【図１】
0006545493.tif 000002
【図２】
0006545493.tif 000003
【図３】
0006545493.tif 000004
【図４】
0006545493.tif 000005
【図５】
0006545493.tif 000006
【図６】
0006545493.tif 000007
【図７】
0006545493.tif 000008
【図８】
0006545493.tif 000009
【図９】
0006545493.tif 000010
【図１０】
0006545493.tif 000011
【図１１】
0006545493.tif 000012
【図１２】
0006545493.tif 000013
【図１３】
0006545493.tif 000014
【図１４】
0006545493.tif 000015
【図１５】
0006545493.tif 000016
【図１６】
0006545493.tif 000017
【図１７】
0006545493.tif 000018
【図１８】
0006545493.tif 000019
【図１９】
0006545493.tif 000020
【図２０】
0006545493.tif 000021
【図２１】
0006545493.tif 000022
【図２２】
0006545493.tif 000023
【図２３】
0006545493.tif 000024
【図２４】
0006545493.tif 000025
【図２５】
0006545493.tif 000026
【図２６】
0006545493.tif 000027