(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上の誘電体材料の層と、
導電性合金材料と
を備え、
前記誘電体材料はその内部に形成された凹部を有し、
前記導電性合金材料は前記凹部を充填し、前記導電性合金材料は５５〜７５原子％のコバルト、２０〜４０原子％のタングステン、および１〜５原子％のホウ素から構成され、
前記凹部は、前記導電性合金材料が前記凹部の側面および底部において前記誘電体材料と直接接するトレンチ構造である、
半導体デバイス。
【請求項２】
前記導電性合金材料は、６０〜７０原子％のコバルト、２５〜３５原子％のタングステン、および１〜５原子％のホウ素から構成される、請求項１に記載の半導体デバイス。
【請求項３】
前記凹部は少なくとも１つの面を有し、前記凹部の前記面は前記導電性合金材料と直接接している、請求項１または２に記載の半導体デバイス。
【請求項４】
前記誘電体材料は、二酸化シリコン、ペルフルオロシクロブタン、ポリテトラフルオロエチレン、窒化シリコン、酸窒化シリコン、ホウ素をドープした酸化シリコン、リンをドープした酸化シリコン、炭素をドープした酸化シリコン、フルオロケイ酸塩ガラス、シルセスキオキサン、および有機ケイ酸塩ガラスからなる群から選択される、請求項１から３のいずれか１項に記載の半導体デバイス。
【請求項５】
前記凹部は、前記基板上の第１のデバイスと第２のデバイスとの間の導電性配線である、請求項１から４のいずれか１項に記載の半導体デバイス。
【請求項６】
前記誘電体材料は、複数のボイドを含む、請求項１から５のいずれか１項に記載の半導体デバイス。
【請求項７】
基板と、
前記基板上の誘電体材料の層と、
導電性合金材料と
を備え、
前記誘電体材料はその内部に形成された凹部を有し、
前記導電性合金材料は前記凹部を充填し、前記導電性合金材料は５５〜７５原子％のニッケル、２０〜４０原子％のタングステン、および１〜５原子％のホウ素から構成され、
前記凹部は、前記導電性合金材料が前記凹部の側面および底部において前記誘電体材料と直接接するトレンチ構造である、
半導体デバイス。
【請求項８】
前記導電性合金材料は、６０〜７０原子％のニッケル、２５〜３５原子％のタングステン、および１〜５原子％のホウ素から構成される、請求項７に記載の半導体デバイス。
【請求項９】
前記凹部は少なくとも１つの面を有し、前記凹部の前記面は前記導電性合金材料と直接接している、請求項７または８に記載の半導体デバイス。
【請求項１０】
前記誘電体材料は、二酸化シリコン、ペルフルオロシクロブタン、ポリテトラフルオロエチレン、窒化シリコン、酸窒化シリコン、ホウ素をドープした酸化シリコン、リンをドープした酸化シリコン、炭素をドープした酸化シリコン、フルオロケイ酸塩ガラス、シルセスキオキサン、および有機ケイ酸塩ガラスからなる群から選択される、請求項７から９のいずれか１項に記載の半導体デバイス。
【請求項１１】
前記凹部は、前記基板上の第１のデバイスと第２のデバイスとの間の導電性配線である、請求項７から１０のいずれか１項に記載の半導体デバイス。
【請求項１２】
前記誘電体材料は、複数のボイドを含む、請求項７から１１のいずれか１項に記載の半導体デバイス。
【請求項１３】
マザーボードと、
前記マザーボードに搭載された通信チップと、
前記通信チップと動作可能に接続された前記マザーボードに搭載されたプロセッサと
を備え、
前記プロセッサは、
基板と、
前記基板上の誘電体材料の層と、
導電性合金材料と
を含み、
前記誘電体材料はその内部に形成された凹部を有し、
前記導電性合金材料は前記凹部を充填し、前記導電性合金材料は５５〜７５原子％のコバルトまたはニッケル、２０〜４０原子％のタングステン、および１〜５原子％のホウ素から構成され、
前記凹部は、前記導電性合金材料が前記凹部の側面および底部において前記誘電体材料と直接接するトレンチ構造である、
コンピューティングデバイス。
【請求項１４】
前記導電性合金材料は、６０〜７０原子％のニッケルまたはコバルト、２５〜３５原子％のタングステン、および１〜５原子％のホウ素から構成される、請求項１３に記載のコンピューティングデバイス。
【請求項１５】
前記凹部は少なくとも１つの面を有し、前記凹部の前記面は前記導電性合金材料と直接接している、請求項１３または１４に記載のコンピューティングデバイス。
【請求項１６】
前記誘電体材料は、二酸化シリコン、ペルフルオロシクロブタン、ポリテトラフルオロエチレン、窒化シリコン、酸窒化シリコン、ホウ素をドープした酸化シリコン、リンをドープした酸化シリコン、炭素をドープした酸化シリコン、フルオロケイ酸塩ガラス、シルセスキオキサン、および有機ケイ酸塩ガラスからなる群から選択される、請求項１３から１５のいずれか１項に記載のコンピューティングデバイス。
【請求項１７】
前記凹部は、前記基板上の第１のデバイスと第２のデバイスとの間の導電性配線である、請求項１３から１６のいずれか１項に記載のコンピューティングデバイス。
【請求項１８】
前記誘電体材料は、複数のボイドを含む、請求項１３から１７のいずれか１項に記載のコンピューティングデバイス。
【請求項１９】
基板と、
前記基板上の誘電体材料の層と、
導電性合金材料の層と、
銅を含むフィル材料と
を備え、
前記誘電体材料はその内部に形成された凹部を有し、前記凹部は表面を有し、  前記導電性合金材料の層は前記凹部の前記表面と直接接しており、
前記導電性合金材料は５５〜７５原子％のコバルトまたはニッケル、２０〜４０原子％のタングステン、および１〜５原子％のホウ素から構成され、  前記フィル材料は前記凹部内にあり、
前記凹部は、前記導電性合金材料が前記凹部の側面および底部において前記誘電体材料と直接接するトレンチ構造であり、
前記導電性合金材料の層は、３０Ａから５０Ａの間の厚さを有する、
半導体デバイス。
【請求項２０】
前記導電性合金材料は、６０〜７０原子％のコバルトまたはニッケル、２５〜３５原子％のタングステン、および１〜５原子％のホウ素から構成される、請求項１９に記載の半導体デバイス。
【請求項２１】
前記凹部は少なくとも１つの面を有し、前記凹部の前記面は前記導電性合金材料と直接接している、請求項１９または２０に記載の半導体デバイス。
【請求項２２】
前記誘電体材料は、二酸化シリコン、ペルフルオロシクロブタン、ポリテトラフルオロエチレン、窒化シリコン、酸窒化シリコン、ホウ素をドープした酸化シリコン、リンをドープした酸化シリコン、炭素をドープした酸化シリコン、フルオロケイ酸塩ガラス、シルセスキオキサン、および有機ケイ酸塩ガラスからなる群から選択される、請求項１９から２１のいずれか１項に記載の半導体デバイス。
【請求項２３】
前記凹部は、前記基板上の第１のデバイスと第２のデバイスとの間の導電性配線である、請求項１９から２２のいずれか１項に記載の半導体デバイス。
【請求項２４】
前記誘電体材料は、複数のボイドを含む、請求項１９から２３のいずれか１項に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、集積回路デバイス、タングステンを含む金属合金、半導体デバイスのメタライゼーション、半導体デバイスの金属ライナー層、および半導体デバイスのキャッピング層に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）デバイスのさらなる小型化に対する要求は、デバイスを構成するのに使用される材料に対して多大な性能要求を提起している。ＩＣデバイスは一般的に、マイクロチップ、半導体チップ、ＩＣチップまたはチップとしても知られている。ＩＣチップは、種々の一般的なデバイス、例えば、コンピュータ内のマイクロプロセッサ、携帯電話、航空機、自動車、テレビ、洗濯機、およびＭＰ３プレーヤ（ならびにその他多くのもの）などに見られる。通常、複数のＩＣチップがシリコンウエハ（例えば３００ｍｍの直径を有する薄いシリコンの円盤）上に構築され、ウエハは加工後に個々のチップを形成するべく別々にダイシングされる。約９０ｎｍ程度のフィーチャサイズを有する１ｃｍ２のＩＣチップは、数億のコンポーネントを含み得る。現行技術では、フィーチャサイズを２２ｎｍよりもさらに小さくしようとしている。
【図面の簡単な説明】
【０００３】
記載され示される材料は、複数の態様を例示するべく提供されており、範囲を限定することを意図するものではない。例示を簡潔かつ明確にするために、図に示される複数の要素は、必ずしも縮尺通りに描画されていない。図面は以下の通りである。
【図１】集積回路チップの複数のコンポーネントデバイス間の電気的配線の断面図を示す概略図である。
【図２】ライナー層を有する、集積回路チップの複数のコンポーネントデバイス間の追加的な電気的配線の断面図を示す概略図である。
【図３】キャッピング層を有する電気的配線の断面図を示す概略図である。
【図４Ａ】アニール前のコバルト・タングステン合金を含む構造の質量分析データを示す。
【図４Ｂ】アニール後のコバルト・タングステン合金を含む構造の質量分析データを示す。
【図５】半導体デバイスへのタングステン合金の実装によって構築されたコンピューティングデバイスである。
【発明を実施するための形態】
【０００４】
以下の説明において、種々の態様および例示的実装について、理解をもたらすべく記載する。しかしながら、当業者には明らかとなるように、複数の実施形態は、記載された具体的な詳細のうちの１または複数がなくとも実施されてよく、一実施形態における具体的な詳細は多くの場合、開示される他の複数の実施形態で実施されてもよい。例示的実装を不明瞭にしないために、他の例においては周知の特徴を詳細に記載しない。
【０００５】
現在、集積回路（ＩＣ）チップにおける複数のコンポーネント電子デバイス間の電子的接続は、通常は銅金属または銅金属の合金を使用して形成されている。
【０００６】
コンポーネント電子デバイスとしては、例えば、トランジスタ、サイリスタ、レジスタ、およびキャパシタが挙げられる。他の種類のデバイスも可能であり、上に列挙したデバイスは例示のために提供されている。ＩＣチップ内の複数のデバイスは、ＩＣチップの表面にわたって配置され得るのみでなく、複数のデバイスがＩＣチップ上に複数の層として積層されてもよい。ＩＣチップを構成する複数のコンポーネント電子デバイス間の電気的配線は、通常、導電性材料が充填された複数のビアおよび複数のトレンチを用いて形成される。多くの場合ｌｏｗ−ｋ誘電体材料である絶縁材料の（複数の）層は、ＩＣチップ内の複数のコンポーネントデバイスを分離する。
【０００７】
コバルトおよびタングステンを含む導電性合金ならびにニッケルおよびタングステンを含む導電性合金が記載され、これらが半導体デバイスで用いられる。これらの合金は、例えば、複数のコンポーネントデバイス間の金属配線として、従来の銅または銅合金配線のライナー層として、およびキャッピング層として使用されてよい。合金は、無電解プロセスを用いて堆積されてよい。いくつかの実施形態において、導電性コバルト・タングステン合金は、１５〜４５原子％のタングステン、５０〜８０原子％のコバルト、および１〜５原子％のホウ素を含む。代替的な複数の実施形態において、導電性コバルト・タングステン合金は、２０〜４０原子％のタングステン、５５〜７５原子％のコバルト、および１〜５原子％のホウ素を含む。さらなる代替的な複数の実施形態において、導電性コバルト・タングステン合金は、２５〜３５原子％のタングステン、６０〜７０原子％のコバルト、および１〜５原子％のホウ素を含む。追加的な複数の実施形態において、導電性ニッケル・タングステン合金は、１５〜４５原子％のタングステン、５０〜８０原子％のニッケル、および１〜５原子％のホウ素を含む。代替的な複数の実施形態において、導電性ニッケル・タングステン合金は、２０〜４０原子％のタングステン、５５〜７５原子％のニッケル、および１〜５原子％のホウ素を含む。さらなる代替的な複数の実施形態において、導電性ニッケル・タングステン合金は、２５〜３５原子％のタングステン、６０〜７０原子％のニッケル、および１〜５原子％のホウ素を含む。
【０００８】
図１は、ＩＣチップの複数のコンポーネントデバイス間の配線に用いられる導電性合金を示す。図１には、ＩＣチップのごく一部分のみが示されている。複数のデバイス間の配線は、トレンチまたはビアの形態をとってよい。トレンチおよびビアという用語は一般に、導電性配線の形体を説明するのに用いられる。しかし、一般的に、金属配線を形成する形体は、基板中に形成された任意の形状を有する凹部または基板上に堆積された層であってよい。半導体加工工程において、誘電体層は、その内部に複数のデバイス間の導電性配線が形成される１または複数のトレンチおよび／またはビア（または他の形体）を形成すべく、パターニングされる。次に、この形体に金属配線材料を充填する。トレンチおよび／またはビアは、従来のウェットまたはドライエッチングの半導体加工技術を用いてパターニング（形成）されてよい。誘電体材料は、複数の金属配線を周囲の複数のコンポーネントから電気的に分離するのに使用される。通常、金属（銅など）の周囲の材料へのマイグレーションを防ぐべく、バリア層が金属配線と誘電体材料との間に使用されるが、本発明の複数の実施形態においてはバリア層が存在しない。銅金属はイオン化し誘電体材料内へと浸透し得るので、例えば銅金属が誘電体材料と接する場合にデバイスの故障が起こり得るため、バリア（ライナー）層が使用される。本発明の複数の実施形態には、銅の使用およびこれらの付随する問題を回避し得るという利点がある。
【０００９】
図１において、誘電体層（または基板）１０５は、凹部１１０を含む。図１の電気的配線構造は、トレンチ配線構造であってよい。ビアも可能であり、その場合、通常は凹部が誘電体層１０５を貫通して形成される。本明細書でより詳細に議論するように、誘電体層１０５は、例えば二酸化シリコン、ｌｏｗ−ｋ誘電体、窒化シリコン、および／または酸窒化シリコンなどの材料であってよい。誘電体層１０５は、単層または多層であり得る。誘電体層１０５は、単一の材料の層または異なる複数の材料の層であってよい。誘電体層１０５は、本明細書に記載の導電性コバルト・タングステン合金または導電性ニッケル・タングステン合金であるフィル１２０を有する凹部１１０を含む。凹部１１０は、例えばトレンチ構造である。任意選択的に、図１において、導電性コバルト・タングステン合金または導電性ニッケル・タングステン合金材料は、ライナーまたはバリア層の介在なしで誘電体材料１０５と直接接する。ライナーまたはバリア層を有さないことで、ＩＣデバイスを製造するべく実行される複数のプロセスが簡略化され、ライナー層は配線に使用される導電性材料よりも高いレジスタンスを示し得るので、性能が向上する。代替的な複数の実施形態においては、任意選択的なライナー層１１５が導電性合金と誘電体層１０５との間に存在する。任意選択的なライナー層１１５は、凹部１１０の内部を覆ってよい。任意選択的なライナー層１１５は、コバルト・タングステン合金またはニッケル・タングステン合金とは異なる材料から構成される。
【００１０】
図２は、半導体デバイスにおける電気的配線のライナー層に用いられる導電性合金を示す。図２には、ＩＣチップのごく一部分が示されている。図２において、誘電体層（または基板）２０５は凹部２１０を含む。図２の電気的配線構造は、トレンチ配線構造であってよい。ビアも可能であり、その場合、通常は凹部が誘電体層２０５を貫通して形成される。
【００１１】
本明細書でより詳細に議論するように、誘電体層２０５は、例えば二酸化シリコン、ｌｏｗ−ｋ誘電体、窒化シリコンおよび／または酸窒化シリコンなどの材料であってよい。誘電体層２０５は、単層または多層であってよい。誘電体層２０５は、単一の材料の層または異なる複数の材料の層であってよい。誘電体層２０５は、ライナー層２１５を有する凹部２１０を含む。凹部２１０は、例えばトレンチ構造である。ライナー層２１５は、本明細書に記載の導電性コバルト・タングステン合金または導電性ニッケル・タングステン合金から構成される。配線フィル２２０は、例えば銅または銅の合金などの導電性材料を含む。ライナー層２１５は、１００Ａ未満の厚さを有する。追加的な複数の実施形態において、ライナー層２１５は、３０Ａから１００Ａの間または３０Ａから５０Ａの間の厚さを有する。コバルト・タングステン合金または導電性ニッケル・タングステン合金から構成されたライナー層は、銅拡散に対するバリアとなり得る。
【００１２】
導電性コバルト・タングステン合金または導電性ニッケル・タングステン合金は、例えば銅含有配線などの電気的配線のキャッピング層であってもよい。これらの合金は、銅拡散に対するバリアとして機能し得る。加工中、非常に薄い無電解コバルト・タングステン合金またはニッケル・タングステン合金（例えば、厚さ３０Ａから５０Ａの層）が、銅配線の露出した銅表面（化学機械研磨後）上へと選択的に堆積されてよい。薄い無電解コバルト・タングステン合金のキャッピング層は、銅エレクトロマイグレーション耐性を５〜１００倍に向上させることを示している。複数の実施形態において、キャッピング層は厚さ１００Ａ未満であってよい。図３は、キャッピング層を有する電気的配線を模式的に示す。図３において、基板（不図示）上の誘電体層３０５であり得る基板３０５は、誘電体層３０５中の凹部３１０に形成された電気的配線構造を有する。電気的配線構造は、任意選択的なライナー層３１５、導電性フィル３２０およびキャッピング層３２５を含む。導電性フィル３２０は、例えば銅または銅合金であってよい。ライナー層３１５は、本明細書に記載の導電性コバルト・タングステン合金もしくは導電性ニッケル・タングステン合金、または異なる材料であってよい。キャッピング層３２５は、本明細書に記載の導電性コバルト・タングステン合金または導電性ニッケル・タングステン合金である。ビアも可能であり、その場合、通常は凹部が誘電体層３０５を貫通して形成される。本明細書でより詳細に議論するように、誘電体層３０５は、例えば二酸化シリコン、ｌｏｗ−ｋ誘電体、窒化シリコンおよび／または酸窒化シリコンなどの材料であってよい。誘電体層３０５は、単層または多層であってよい。誘電体層３０５は、単一の材料の層または異なる複数の材料の層であってよい。
【００１３】
図４Ａおよび４Ｂは、導電性コバルト・タングステン合金のいくつかの特性を示す。図４Ａおよび４Ｂに関して、二酸化シリコン層上の、窒化シリコンのキャッピング層、銅の層、およびコバルト・タングステン合金の層を含む積層体を、ＴＯＦＳＩＭＳ（飛行時間型二次イオン質量分析）により調べた。図４Ｂは、図４Ａの積層体と同様のものを４００℃で３０分間アニールした後のものである。コバルト・タングステン合金は、５５原子％のコバルト、４０原子％のタングステン、および３〜５原子％のホウ素を有していた。図４Ａおよび４Ｂにおいて、銅の結果は図４Ａから図４Ｂで本質的に変化しておらず、このことは、アニールが銅をコバルト・タングステン合金層を通り二酸化シリコン誘電体層内へと移動させることはなかったということを示しており、コバルト・タングステン合金は銅含有配線のバリア層として機能することが可能であることを表している。
【００１４】
複数の実施形態において有用な誘電体材料としては、二酸化シリコン、ｌｏｗ−ｋ誘電体、例えばペルフルオロシクロブタンまたはポリテトラフルオロエチレンなどの有機高分子、窒化シリコン、および／または酸窒化シリコンが挙げられるが、これらに限定されない。誘電体層は、その誘電率をさらに低減するべく、任意選択的に複数のポアまたはその他の複数のボイドを含む。ｌｏｗ−ｋ膜は通常、約３．９の誘電率を有するＳｉＯ２のものよりも小さい誘電率を有する任意の膜とされている。半導体デバイスには、約３〜約２．７の誘電率を有するｌｏｗ−ｋ膜が一般に用いられている。集積回路デバイス構造の製造はまた、二酸化シリコンの膜もしくは層、またはキャッピング層をｌｏｗ−ｋ（低誘電率）ＩＬＤ（層間誘電体）膜の表面上に配置することを含むことが多い。ｌｏｗ−ｋ膜は、例えば、ホウ素、リン、または炭素をドープした酸化シリコンであってよい。炭素をドープした酸化シリコンは、炭素ドープ酸化物（ＣＤＯ）と呼ばれることもある。追加的な材料としては、フルオロケイ酸塩ガラス（ＦＳＧ）、およびシルセスキオキサン、シロキサン、または有機ケイ酸塩ガラスなどの有機ケイ酸塩が挙げられる。
【００１５】
コバルト・タングステン合金およびニッケル・タングステン合金は、例えば無電解プロセスで基板上に形成されてよい。無電解プロセスは、自己触媒型であり、合金材料を堆積させるのに電気的エネルギーを必要としない。コバルト・タングステン合金の無電解浴の配合には、第１の金属源、第２の金属源、第１のキレート剤、第２のキレート剤、緩衝液および界面活性剤が含まれる。第１の金属源は、例えば、１〜２０ｇ／Ｌの濃度で存在する硫酸コバルト五水和物、塩化コバルト、および／または水酸化コバルトであってよく、第２の金属源は、例えば、１〜２０ｇ／Ｌの濃度で存在するタングステン酸ナトリウムおよび／またはタングステン酸であってよく、第１のキレート剤は、例えば、２０〜１００ｇ／Ｌの濃度で存在するクエン酸、ＥＤＴＡ（エチレンジアミン四酢酸）、酢酸、グリシン、アンモニア、またはリンゴ酸であってよく、第２のキレート剤は、例えば、１０〜６０ｇ／Ｌの濃度で存在する酢酸、グリシン、またはアンモニアであってよく、第１のキレート剤は第２のキレート剤と同一のものでなく、緩衝液は、例えば、５〜５０ｇ／Ｌの濃度で存在するホウ酸であってよく、界面活性剤は、例えば、数ミリグラムから１〜２ｇ／Ｌまでの総濃度で存在する、１，０００〜１０，０００の分子量を有するポリ（エチレングリコール）および／またはポリオキシアルキレンアルキルエーテルであってよい。ニッケル・タングステン合金の無電解浴の配合には、第１の金属源、第２の金属源、第１のキレート剤、第２のキレート剤、緩衝液、および界面活性剤が含まれる。第１の金属源は、例えば、１〜２０ｇ／Ｌの濃度で存在する硫酸ニッケル、塩化ニッケル、および／または水酸化ニッケルであってよく、第２の金属源は、例えば、１〜２０ｇ／Ｌの濃度で存在するタングステン酸ナトリウムおよび／またはタングステン酸であってよく、第１のキレート剤は、例えば、２０〜１００ｇ／Ｌの濃度で存在するクエン酸、ＥＤＴＡ（エチレンジアミン四酢酸）、酢酸、グリシン、アンモニア、またはリンゴ酸であってよく、第２のキレート剤は、例えば、１０〜６０ｇ／Ｌの濃度で存在する酢酸、グリシン、またはアンモニアであってよく、第１のキレート剤は第２のキレート剤と同一のものでなく、緩衝液は、例えば、５〜５０ｇ／Ｌの濃度で存在するホウ酸であってよく、界面活性剤は、例えば、数ミリグラムから１〜２ｇ／Ｌまでの総濃度で存在する、１，０００〜１０，０００の分子量を有するポリ（エチレングリコール）および／またはポリオキシアルキレンアルキルエーテルであってよい。
【００１６】
ＩＣチップの複数のデバイスが構築される基板は、例えば、シリコンウエハ、シリコン・オン・インシュレータ基板、またはサファイア基板である。シリコンウエハは、半導体加工産業において通常使用される基板であるが、本発明の複数の実施形態は、用いられる基板の種類に依存しない。基板はまた、単独あるいはシリコンもしくは二酸化シリコンまたは他の絶縁材料との組み合わせのいずれかで、ゲルマニウム、アンチモン化インジウム、テルル化鉛、ヒ化インジウム、リン化インジウム、ヒ化ガリウム、アンチモン化ガリウム、および／または他のＩＩＩ−Ｖ族材料から構成されてよい。ＩＣチップを構成する複数のデバイスが、（複数の）基板表面上に構築される。
【００１７】
基板はまた、例えば絶縁層、電気的配線、およびトランジスタなどの複数の層ならびに他の複数のデバイスを含んでよい。金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴまたは単にＭＯＳトランジスタ）などのトランジスタが、基板上に作製されてよい。本発明の種々の実装例において、ＭＯＳトランジスタは、プレーナ型トランジスタ、非プレーナ型トランジスタ、またはその両方の組み合わせであってよい。非プレーナ型トランジスタとしては、ダブルゲートトランジスタ、トライゲートトランジスタ、およびラップアラウンド型ゲートトランジスタが挙げられ、これらのいくつかは、ＦｉｎＦＥＴトランジスタと呼ばれることが多い。
【００１８】
図５は、本発明の一実装例によるコンピューティングデバイス１０００を示す。コンピューティングデバイス１０００は、マザーボード１００２を収容する。マザーボード１００２は、プロセッサ１００４および少なくとも１つの通信チップ１００６を含むがこれらに限定されない、複数のコンポーネントを含んでよい。プロセッサ１００４は、マザーボード１００２に物理的にかつ電気的に接続されている。いくつかの実装例においては、少なくとも１つの通信チップ１００６もまた、マザーボード１００２に物理的にかつ電気的に接続されている。
【００１９】
その用途に応じて、コンピューティングデバイス１０００は、マザーボード１００２に物理的にかつ電気的に接続されてもされなくてもよい他のコンポーネントを含んでよい。これら他のコンポーネントとしては、揮発性メモリ（例えばＤＲＡＭ）、不揮発性メモリ（例えばＲＯＭ）、グラフィックスプロセッサ、デジタルシグナルプロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、および大容量ストレージデバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）など）が挙げられるが、これらに限定されない。
【００２０】
通信チップ１００６は、コンピューティングデバイス１０００へのおよびコンピューティングデバイス１０００からのデータ転送を行うための無線通信を可能にする。用語「無線」およびその派生語は、非固体媒体を介して変調電磁放射線を用いたデータ通信を行い得る回路、デバイス、システム、方法、技術、通信チャネル等について説明するために用いられてよい。この用語は、関連付けられた複数のデバイスが有線を全く含ないことを示唆するものではないが、いくつかの実施形態においては含まないかもしれない。通信チップ１００６は、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生物、ならびに３Ｇ、４Ｇ、５Ｇ、およびそれ以降のものとして指定される任意の他の無線プロトコルを含むがこれらに限定されない、複数の無線規格またはプロトコルのうちのいずれかを実装してよい。コンピューティングデバイス１０００は、複数の通信チップ１００６を含んでよい。例えば、第１の通信チップ１００６は、Ｗｉ−Ｆｉ（登録商標）およびＢｌｕｅｔｏｏｔｈ（登録商標）などの短距離無線通信専用であってよく、第２の通信チップ１００６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ、およびその他のものなどの長距離無線通信専用であってよい。
【００２１】
コンピューティングデバイス１０００のプロセッサ１００４は、プロセッサ１００４内にパッケージ化された集積回路ダイを含む。本発明のいくつかの実装例において、プロセッサの集積回路ダイは、本発明の（複数の）実装例によるコバルト・タングステンまたはニッケル・タングステン合金を用いる、複数のコンポーネント間の導電性配線を含む。用語「プロセッサ」は、複数のレジスタおよび／またはメモリからの電子データを処理して、その電子データを複数のレジスタおよび／またはメモリに格納され得る他の電子データに変換する、任意のデバイスまたはデバイスの一部を指してよい。
【００２２】
通信チップ１００６はまた、通信チップ１００６内にパッケージ化された集積回路ダイを含む。別の実装例によると、通信チップの集積回路ダイは、本明細書に記載のコバルト・タングステンおよび／またはニッケル・タングステン合金を用いる、複数のコンポーネント間の導電性配線を含む。
【００２３】
さらなる複数の実装例において、コンピューティングデバイス１０００内に収容される別のコンポーネントは、集積回路ダイを備えてよい。集積回路ダイは、本明細書に記載のコバルト・タングステンおよび／またはニッケル・タングステン合金を含む、複数のコンポーネント間の導電性配線を有してよい。
【００２４】
種々の実装例において、コンピューティングデバイス１０００は、ラップトップ、ネットブック、ノートブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテインメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤ、またはデジタルビデオレコーダであってよい。さらなる複数の実装例において、コンピューティングデバイス１０００は、データを処理する任意の他の電子デバイスであってよい。
【００２５】
示される複数の実装例についての上記の説明は、要約に記載されたことを含め、網羅的であることを意図するものではない。当業者であれば、本開示全体を通じて改良および改変が可能であり、示されおよび記載された種々の構成要素の代替物も可能であることを理解されよう。本明細書全体を通じて、「一実施形態」または「実施形態」についての言及は、その実施形態に関連して記載される特定の特徴、構造、材料、または特性が、本発明の少なくとも１つの実施形態に含まれるが、それらが全ての実施形態に存在することを必ずしも表すものではないことを意味する。種々の追加的な層および／または構造が含まれてもよく、および／または記載される複数の特徴が他の実施形態では省略されてもよい。
［項目１］
基板と、
上記基板上の誘電体材料の層と、
導電性合金材料と
を備え、
上記誘電体材料はその内部に形成された凹部を有し、
上記導電性合金材料は上記凹部を充填し、上記導電性合金材料は５５〜７５原子％のコバルト、２０〜４０原子％のタングステン、および１〜５原子％のホウ素から構成される、半導体デバイス。
［項目２］
上記導電性合金材料は、６０〜７０原子％のコバルト、２５〜３５原子％のタングステン、および１〜５原子％のホウ素から構成される、項目１に記載の半導体デバイス。
［項目３］
上記凹部は少なくとも１つの面を有し、上記凹部の上記面は上記導電性合金材料と直接接している、項目１または２に記載の半導体デバイス。
［項目４］
上記誘電体材料は、二酸化シリコン、ペルフルオロシクロブタン、ポリテトラフルオロエチレン、窒化シリコン、酸窒化シリコン、ホウ素をドープした酸化シリコン、リンをドープした酸化シリコン、炭素をドープした酸化シリコン、フルオロケイ酸塩ガラス、シルセスキオキサン、および有機ケイ酸塩ガラスからなる群から選択される、項目１から３のいずれか１項に記載の半導体デバイス。
［項目５］
上記凹部は、上記基板上の第１のデバイスと第２のデバイスとの間の導電性配線である、項目１から４のいずれか１項に記載の半導体デバイス。
［項目６］
基板と、
上記基板上の誘電体材料の層と、
導電性合金材料と
を備え、
上記誘電体材料はその内部に形成された凹部を有し、
上記導電性合金材料は上記凹部を充填し、上記導電性合金材料は５５〜７５原子％のニッケル、２０〜４０原子％のタングステン、および１〜５原子％のホウ素から構成される、半導体デバイス。
［項目７］
上記導電性合金材料は、６０〜７０原子％のニッケル、２５〜３５原子％のタングステン、および１〜５原子％のホウ素から構成される、項目６に記載の半導体デバイス。
［項目８］
上記凹部は少なくとも１つの面を有し、上記凹部の上記面は上記導電性合金材料と直接接している、項目６または７に記載の半導体デバイス。
［項目９］
上記誘電体材料は、二酸化シリコン、ペルフルオロシクロブタン、ポリテトラフルオロエチレン、窒化シリコン、酸窒化シリコン、ホウ素をドープした酸化シリコン、リンをドープした酸化シリコン、炭素をドープした酸化シリコン、フルオロケイ酸塩ガラス、シルセスキオキサン、および有機ケイ酸塩ガラスからなる群から選択される、項目６から８のいずれか１項に記載の半導体デバイス。
［項目１０］
上記凹部は、上記基板上の第１のデバイスと第２のデバイスとの間の導電性配線である、項目６から９のいずれか１項に記載の半導体デバイス。
［項目１１］
マザーボードと、
上記マザーボードに搭載された通信チップと、
上記通信チップと動作可能に接続された上記マザーボードに搭載されたプロセッサと
を備え、
上記プロセッサは、
基板と、
上記基板上の誘電体材料の層と、
導電性合金材料と
を含み、
上記誘電体材料はその内部に形成された凹部を有し、
上記導電性合金材料は上記凹部を充填し、上記導電性合金材料は５５〜７５原子％のコバルトまたはニッケル、２０〜４０原子％のタングステン、および１〜５原子％のホウ素から構成される、コンピューティングデバイス。
［項目１２］
上記導電性合金材料は、６０〜７０原子％のニッケルまたはコバルト、２５〜３５原子％のタングステン、および１〜５原子％のホウ素から構成される、項目１１に記載のコンピューティングデバイス。
［項目１３］
上記凹部は少なくとも１つの面を有し、上記凹部の上記面は上記導電性合金材料と直接接している、項目１１または１２に記載のコンピューティングデバイス。
［項目１４］
上記誘電体材料は、二酸化シリコン、ペルフルオロシクロブタン、ポリテトラフルオロエチレン、窒化シリコン、酸窒化シリコン、ホウ素をドープした酸化シリコン、リンをドープした酸化シリコン、炭素をドープした酸化シリコン、フルオロケイ酸塩ガラス、シルセスキオキサン、および有機ケイ酸塩ガラスからなる群から選択される、項目１１から１３のいずれか１項に記載のコンピューティングデバイス。
［項目１５］
上記凹部は、上記基板上の第１のデバイスと第２のデバイスとの間の導電性配線である、項目１１から１４のいずれか１項に記載のコンピューティングデバイス。
［項目１６］
基板と、
上記基板上の誘電体材料の層と、
導電性合金材料の層と、
銅を含むフィル材料と
を備え、
上記誘電体材料はその内部に形成された凹部を有し、上記凹部は表面を有し、
上記導電性合金材料の層は上記凹部の上記表面と直接接しており、
上記導電性合金材料は５５〜７５原子％のコバルトまたはニッケル、２０〜４０原子％のタングステン、および１〜５原子％のホウ素から構成され、
上記フィル材料は上記凹部内にある、半導体デバイス。
［項目１７］
上記導電性合金材料は、６０〜７０原子％のコバルトまたはニッケル、２５〜３５原子％のタングステン、および１〜５原子％のホウ素から構成される、項目１６に記載の半導体デバイス。
［項目１８］
上記凹部は少なくとも１つの面を有し、上記凹部の上記面は上記導電性合金材料と直接接している、項目１６または１７に記載の半導体デバイス。
［項目１９］
上記誘電体材料は、二酸化シリコン、ペルフルオロシクロブタン、ポリテトラフルオロエチレン、窒化シリコン、酸窒化シリコン、ホウ素をドープした酸化シリコン、リンをドープした酸化シリコン、炭素をドープした酸化シリコン、フルオロケイ酸塩ガラス、シルセスキオキサン、および有機ケイ酸塩ガラスからなる群から選択される、項目１６から１８のいずれか１項に記載の半導体デバイス。
［項目２０］
上記凹部は、上記基板上の第１のデバイスと第２のデバイスとの間の導電性配線である、項目１６から１９のいずれか１項に記載の半導体デバイス。
【図１】
0006529992.tif 000002
【図２】
0006529992.tif 000003
【図３】
0006529992.tif 000004
【図４Ａ】
0006529992.tif 000005
【図４Ｂ】
0006529992.tif 000006
【図５】
0006529992.tif 000007