(57)【特許請求の範囲】
【請求項１】
スイッチング信号によってオン／オフ動作するスイッチング素子を有するスイッチング回路と、
前記スイッチング回路の出力電圧を整流する整流回路と、
前記スイッチング素子をオン／オフ動作させる前記スイッチング信号を生成し、前記スイッチング素子に対するソフトスイッチング動作を制御する制御部と、
を備えるスイッチング電源装置において、
前記制御部は、
前記スイッチング回路の起動を開始する第１のソフトスタート期間における第１のスイッチング周波数を設定する第１のスイッチング周波数設定手段と、
前記第１のソフトスタート期間経過後に、前記整流回路の出力電圧を上昇させる第２のソフトスタート期間へ切り替える際に、前記第１のソフトスタート期間終了時における前記整流回路の出力電圧に基づいて基準電圧を求め、前記整流回路の出力電圧と前記基準電圧とを比較演算して第２のスイッチング周波数を設定する第２のスイッチング周波数設定手段と、
前記第１のスイッチング周波数及び前記第２のスイッチング周波数を有する前記スイッチング信号を生成し、前記第１のソフトスタート期間から前記第２のソフトスタート期間への切り替え制御を行って、前記スイッチング素子をオン／オフ動作させる周波数制御手段と、
を有することを特徴とするスイッチング電源装置。
【請求項２】
前記周波数制御手段は、
前記スイッチング回路の起動を開始して、前記整流回路の出力電圧が所定電圧値に達したら、前記第１のソフトスタート期間から前記第２のソフトスタート期間への切り替え制御を行うことを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記周波数制御手段は、
前記スイッチング回路の起動を開始して、所定時間が経過したら、前記第１のソフトスタート期間から前記第２のソフトスタート期間への切り替え制御を行うことを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記周波数制御手段は、
前記スイッチング回路の起動を開始して、前記整流回路の出力電圧における単位時間当たりの電圧変化率が所定値以下になったら、前記第１のソフトスタート期間から前記第２のソフトスタート期間への切り替え制御を行うことを特徴とする請求項１記載のスイッチング電源装置。
【請求項５】
前記第１のスイッチング周波数設定手段は、
予め設定したスイッチング周波数値、又は、前記スイッチング回路の起動前における前記整流回路の出力電圧から決定したスイッチング周波数値により、前記第１のスイッチング周波数を設定することを特徴とする請求項１〜４のいずれか１項記載のスイッチング電源装置。
【請求項６】
前記第１のスイッチング周波数設定手段は、
予め設定したスイッチング周波数値、又は、前記スイッチング回路の起動前における前記整流回路の出力電圧から決定したスイッチング周波数値により、前記第１のスイッチング周波数を設定し、
前記所定時間の経過をタイマにより計測して前記周波数制御手段へ通知することを特徴とする請求項３記載のスイッチング電源装置。
【請求項７】
前記第１のスイッチング周波数設定手段は、
予め設定したスイッチング周波数値、又は、前記スイッチング回路の起動前における前記整流回路の出力電圧から決定したスイッチング周波数値により、前記第１のスイッチング周波数を設定し、
前記電圧変化率を検出して前記電圧変化率が前記所定値以下になったら、前記第１のソフトスタート期間終了を前記周波数制御手段へ通知することを特徴とする請求項４記載のスイッチング電源装置。
【請求項８】
前記第２のスイッチング周波数設定手段は、
前記第１のソフトスタート期間終了時における前記整流回路の出力電圧に基づいて第１の基準電圧を設定する第１基準電圧設定部と、
前記第１の基準電圧から目標基準電圧まで徐々に上昇させた第２の基準電圧を生成する第２基準電圧生成部と、
前記整流回路の出力電圧と前記第２の基準電圧とを比較演算して前記第２のスイッチング周波数を設定する周波数演算部と、
を有することを特徴とする請求項１〜７のいずれか１項記載のスイッチング電源装置。
【請求項９】
前記第２のソフトスタート期間は、
複数の期間に区分され、
前記第２のスイッチング周波数設定手段は、
区分された前記複数の期間に対応した、複数の前記第２のスイッチング周波数を設定することを特徴とする請求項１〜８のいずれか１項記載のスイッチング電源装置。
【請求項１０】
前記スイッチング回路と、
前記スイッチング回路の出力電圧によって所定の共振周波数で共振する共振回路と、
前記共振回路の出力電圧を所定の電圧レベルに変換する変圧器と、
前記変圧器の出力電圧を整流する整流回路と、
前記制御部と、
を備える電流共振型コンバータを構成することを特徴とする請求項１〜９のいずれか１項記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振回路を用いてソフトスイッチング動作を行わせる電流共振型コンバータ（これは「ＬＬＣコンバータ」とも言う。）等のスイッチング電源装置に係り、特に、そのソフトスタートの制御に関するものである。
【背景技術】
【０００２】
従来、スイッチング電源装置の一つである電流共振型コンバータは、例えば、特許文献２に記載されているように、スイッチング周波数を有するスイッチング信号によってオン／オフ動作するスイッチング素子を有し、前記スイッチング素子によって直流（以下「ＤＣ」という。）の入力電圧を交流（以下「ＡＣ」という。）に変換するスイッチング回路と、前記スイッチング回路から出力されるＡＣ電圧を入力して所定の共振周波数にて共振する直列の共振回路と、前記共振回路から出力される共振信号を入力する１次巻線、及び２次巻線を有する変圧器（以下「トランス」という。）と、前記２次巻線から出力されるＡＣ電圧を整流する整流回路と、その整流された電圧を平滑してＤＣの出力電圧を出力する出力コンデンサと、を備えている。
【０００３】
このような電流共振型コンバータの制御において、出力コンデンサの出力電圧の制御は、スイッチング素子をオン／オフ動作させるためのスイッチング信号のスイッチング周波数を制御することにより行われる。スイッチング周波数は、例えば、共振回路の共振周波数より低い周波数で動作するように設計されていて、スイッチング周波数を上げると（即ち、共振周波数に近づけると）、出力電圧が低くなり、スイッチング周波数を下げると（即ち、共振周波数から離れると）、出力電圧が高くなる。この種の電流共振型コンバータでは、スイッチング素子のスイッチング時に、共振回路による共振現象を利用し、電圧又は電流がゼロとなった状態でスイッチングを行うソフトスイッチング技術により、スイッチング損失を低減することで、電源の高効率化や、低ノイズ化等が可能になる。ソフトスイッチングにおいて、一般に、電圧がゼロの状態で行うスイッチングをゼロ電圧スイッチング（以下「ＺＶＳ」という。）、電流がゼロの状態で行うスイッチングをゼロ電流スイッチング（以下「ＺＣＳ」という。）と称されている。
【０００４】
電流共振型コンバータは、スイッチング素子のオン／オフ動作を制御するスイッチング信号の周波数制御を行っており、出力電圧及び出力電流によってスイッチング周波数が一意に決まる。そのため、出力電圧が０Ｖの状態から起動する場合は、スイッチング周波数を高い周波数から徐々に周波数を下げていくこと（即ち、ソフトスタート）により、出力コンデンサのチャージ電流による過電流を防止している。この時、スイッチングを行っているスイッチング素子には、出力コンデンサをチャージする電流が流れるため、この電流を利用してＺＶＳを行うことができる。
【０００５】
以上のような電流共振型コンバータに関連する技術として、特許文献１には、スイッチング素子のオン／オフ動作により入力電圧を昇圧するスイッチングレギュレータが記載されている。このスイッチングレギュレータでは、出力電圧と目標電圧との誤差を減少させるように、パルス幅変調（以下「ＰＷＭ」という。）制御によって、スイッチング素子をオン／オフ動作させるためのスイッチング信号を生成し、スイッチングレギュレータが起動してから出力電圧が目標電圧になるまで、スイッチング信号のデューティを徐々に大きくしていくソフトスタート機能を有し、出力電圧が目標電圧になるまで、スイッチング信号のデューティを小さく絞り、オーバーシュートを抑制している。
【０００６】
しかし、出力電圧に基づいてスイッチング信号を生成するための制御回路内において、信号処理の遅延が生じ、出力電圧が目標電圧に達しても、スイッチング信号のデューティがゼロにならず、出力電圧にオーバーシュートが生じる恐れがある。そこで、特許文献１のスイッチングレギュレータでは、起動してから出力電圧が目標電圧に達するまでの間において、その出力電圧を２段階に上昇させることにより、オーバーシュートを抑制している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−１３１８４８号公報
【特許文献２】特開２０１２−２９４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図２は、特許文献２を含めた従来の一般的な電流共振型コンバータにおける起動波形を示す模式図であり、横軸は時間Ｔ、縦軸は出力電圧Ｖｏｕｔ（Ｖ）である。図２に示す起動波形は、動作開始時（起動時）に出力電圧Ｖｏｕｔが０Ｖ、ソフトスタート期間Ｈが経過し、ソフトスタート完了時刻Ｔｅｎｄにソフトスタートが完了すると、出力電圧Ｖｏｕｔが目標の定格出力電圧ＶｏＴに達している。
【０００９】
従来の電流共振型コンバータは、スイッチング周波数を変化させて出力電圧Ｖｏｕｔを制御しているが、スイッチング周波数を一定とした場合においても、電流共振型コンバータの入出力条件（特に、負荷条件）の違いによって出力電圧Ｖｏｕｔが変わってくる。そのため、事前に必要なスイッチング周波数が不明なため、図２に示すように、電流共振型コンバータのソフトスタート期間Ｈにおいて、滑らかな出力電圧Ｖｏｕｔの立ち上がり波形を作りづらい。出力電圧Ｖｏｕｔの立ち上がり波形が滑らかでない場合、出力コンデンサをチャージする電流を利用したＺＶＳが行われないといったことから、スイッチング素子にストレスを与え、スイッチング素子が劣化する等の問題が生じる。
【００１０】
このような問題を解決するために、特許文献１の技術を適用することも考えられる。
【００１１】
しかしながら、特許文献１のスイッチングレギュレータは、ＰＷＭ制御により出力電圧Ｖｏｕｔを制御しているのに対し、特に電流共振型コンバータは、ＰＷＭ制御とは異なるパルス周波数変調（以下「ＰＦＭ」という。）制御によって出力電圧Ｖｏｕｔを制御し、しかも、電流共振型コンバータは、負荷条件の違いによって出力電圧Ｖｏｕｔが変わってくる。そのため、特許文献１の技術をそのまま電流共振型コンバータに適用して、前記の問題を解決することは、相当困難である、という課題があった。
【課題を解決するための手段】
【００１２】
本発明のスイッチング電源装置は、スイッチング信号によってオン／オフ動作するスイッチング素子を有するスイッチング回路と、前記スイッチング回路の出力電圧を整流する整流回路と、前記スイッチング素子をオン／オフ動作させる前記スイッチング信号を生成し、前記スイッチング素子に対するソフトスイッチング動作を制御する制御部と、を備えている。
【００１３】
そして、前記制御部は、前記スイッチング回路の起動を開始する第１のソフトスタート期間における第１のスイッチング周波数を設定する第１のスイッチング周波数設定手段と、前記第１のソフトスタート期間経過後に、前記整流回路の出力電圧を上昇させる第２のソフトスタート期間へ切り替える際に、前記第１のソフトスタート期間終了時における前記整流回路の出力電圧に基づいて基準電圧を求め、前記整流回路の出力電圧と前記基準電圧とを比較演算して第２のスイッチング周波数を設定する第２のスイッチング周波数設定手段と、前記第１のスイッチング周波数及び前記第２のスイッチング周波数を有する前記スイッチング信号を生成し、前記第１のソフトスタート期間から前記第２のソフトスタート期間への切り替え制御を行って、前記スイッチング素子をオン／オフ動作させる周波数制御手段と、を有することを特徴とする。
【００１４】
前記スイッチング電源装置は、例えば、電流共振型コンバータであり、前記スイッチング電源装置に対して、前記スイッチング回路の出力電圧によって所定の共振周波数で共振する共振回路と、前記共振回路の出力電圧を所定の電圧レベルに変換して前記整流回路に与えるトランスと、が追加されている。
【発明の効果】
【００１５】
本発明のスイッチング電源装置によれば、整流回路における滑らかな出力電圧波形の立ち上がりを実現することにより、起動時のスイッチング素子のストレスを回避できる。更に、整流回路の出力電圧における立ち上がり波形を調整できるため、急激な電圧の変化を防ぐことで、負荷のストレスも回避できる。
【図面の簡単な説明】
【００１６】
【図１】図１は本発明の実施例１におけるスイッチング電源装置を示す概略の機能ブロック図である。
【図２】図２は従来の電流共振型コンバータの起動波形図である。
【図３】図３は図１のコンバータ主回路の構成例を示す概略の回路図である。
【図４】図４は図１のスイッチング電源装置の起動波形図である。
【図５】図５は図１中の制御回路における起動時の処理を示すフローチャートである。
【図６】図６は実施例１の効果を示す起動波形図である。
【図７】図７は実施例１の効果を示す起動波形図である。
【図８】図８は本発明の実施例２におけるスイッチング電源装置を示す概略の回路図である。
【図９】図９は本発明の実施例３におけるスイッチング電源装置を示す概略の機能ブロック図である。
【図１０】図１０は図９中の制御回路における起動時の処理を示すフローチャートである。
【図１１】図１１は本発明の実施例４におけるスイッチング電源装置を示す概略の回路図である。
【発明を実施するための形態】
【００１７】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００１８】
（実施例１の構成）
図１は、本発明の実施例１におけるスイッチング電源装置を示す概略の機能ブロック図である。
【００１９】
このスイッチング電源装置は、例えば、電流共振型コンバータであり、太陽電池等のＤＣ電源から供給されるＤＣ入力電圧Ｖｉｎを入力する入力端子１を有している。入力端子１には、コンバータ主回路１０を介して、ＤＣ出力電圧Ｖｏｕｔを出力する出力端子１７が接続されている。
【００２０】
コンバータ主回路１０は、スイッチング周波数ｆｓを有する複数（例えば、４つ）のスイッチング信号Ｓ３１〜Ｓ３４によりオン／オフ動作する複数（例えば、４つ）のスイッチング素子（例えば、電界効果トランジスタ、以下「ＦＥＴ」という。）を有するスイッチング回路と、インダクタ及びコンデンサからなる共振周波数ｆｒを有する直列の共振回路と、入出力端子間を絶縁するトランスと、このトランスの出力電圧をＤＣ電圧に整流する整流回路等と、により構成されている。
【００２１】
このコンバータ主回路１０では、入力端子１からＤＣ入力電圧Ｖｉｎを入力し、共振回路の共振動作を利用して、スイッチング信号Ｓ３１〜Ｓ３４によりオン／オフ動作するＦＥＴに対するソフトスイッチング動作を行わせて、ＤＣ入力電圧ＶｉｎをＡＣに変換し、このＡＣ電圧を、トランスを介して伝達し、整流回路等により、そのＡＣ電圧をＤＣ出力電圧Ｖｏｕｔに変換して出力端子１７から出力する機能を有している。
【００２２】
出力端子１７側には、コンバータ主回路１０をＰＦＭ制御するための制御部が接続されている。制御部は、制御回路２０及びドライバ３０を備えている。制御回路２０及びドライバ３０は、ＤＣ出力電圧Ｖｏｕｔに基づき、スイッチング信号Ｓ３１〜Ｓ３４を生成してコンバータ主回路１０内のＦＥＴをオン／オフ動作させる回路である。
【００２３】
制御回路２０は、出力電圧立ち上がり時（即ち、起動時）に動作する第１のスイッチング周波数設定手段２１と、起動時及びその後の定常時に動作する第２のスイッチング周波数設定手段２２と、その第１、第２のスイッチング周波数設定手段２１，２２の出力側に接続された周波数切り替え制御部２３と、を有している。
【００２４】
第１のスイッチング周波数設定手段２１は、起動時の第１のソフトスタート期間Ｈ１における第１のスイッチング周波数ｆ１を設定するスイッチング周波数設定部２１ａと、第１のソフトスタート期間Ｈ１を計測するタイマ２１ｂと、を有している。スイッチング周波数設定部２１ａは、予め設定したスイッチング周波数値（例えば、３００ｋＨｚ）により、第１のスイッチング周波数ｆ１を設定すると共に、タイマ２１ｂにより計測された第１のソフトスタート期間Ｈ１の経過を周波数切り替え制御部２３へ通知する機能を有している。
【００２５】
第２のスイッチング周波数設定手段２２は、第１のソフトスタート期間Ｈ１に続く第２のソフトスタート期間Ｈ２及びその後の定常時における第２のスイッチング周波数ｆ２を設定するものであり、第１基準電圧設定部２２ａ、第２基準電圧生成部２２ｂ、及び周波数演算部２２ｃを有している。第１基準電圧設定部２２ａは、第１のソフトスタート期間Ｈ１終了時の出力電圧Ｖｏｕｔに基づいて第１の基準電圧Ｖｒ１を設定するものであり、この出力側に、第２基準電圧生成部２２ｂが接続されている。第２基準電圧生成部２２ｂは、第１の基準電圧Ｖｒ１から、予め設定された最終目標値まで、徐々に上昇させた第２の基準電圧Ｖｒ２を生成するものであり、この出力側に、周波数演算部２２ｃが接続されている。周波数演算部２２ｃは、出力電圧Ｖｏｕｔと第２の基準電圧Ｖｒ２とを比較演算して第２のスイッチング周波数ｆ２を設定するものであり、この出力側に、周波数切り替え制御部２３が接続されている。
【００２６】
周波数切り替え制御部２３は、第１、第２のスイッチング周波数ｆ１，ｆ２を有するスイッチング信号Ｓ３１〜Ｓ３４の制御パルスＳ２３を生成し、第１のソフトスタート期間Ｈ１から第２のソフトスタート期間Ｈ２への切り替えを制御するものであり、この出力側に、ドライバ３０が接続されている。ドライバ３０は、周波数切り替え制御部２３から与えられる制御パルスＳ２３を駆動して、コンバータ主回路１０内のスイッチング素子をオン／オフ動作させるスイッチング信号Ｓ３１〜Ｓ３４を出力するものである。周波数切り替え制御部２３及びドライバ３０により、周波数制御手段が構成されている。
【００２７】
前記制御回路２０は、デジタル信号処理に特化したマイクロプロセッサであるデジタルシグナルプロセッサ（ＤＳＰ）等のプロセッサ、デジタル回路の実回路、或いは、周波数制御集積回路（以下「周波数制御ＩＣ」という。）等のアナログ回路の実回路、により構成されている。
【００２８】
制御回路２０をプロセッサにより構成する場合には、例えば、以下のようにすれば良い。
【００２９】
プロセッサは、例えば、起動時及び定常時の制御プログラムを格納したプログラムメモリと、その制御プログラムに従い演算及び制御処理を行う中央処理装置（以下「ＣＰＵ」という。）と、このＣＰＵのプログラム処理により制御される入力部及び出力部等と、を備えている。そのため、入力部及びＣＰＵのプログラム処理により、第１、第２のスイッチング周波数設定手段２１，２２の機能を実行させ、ＣＰＵのプログラム処理及び出力部により、周波数切り替え制御部２３の機能を実行させればよい。
【００３０】
図３は、図１のコンバータ主回路１０の構成例を示す概略の回路図である。
このコンバータ主回路１０は、入力端子１を構成する正側入力端子１ａ及びグランドＧＮＤ側の負側入力端子１ｂに接続された平滑用の入力コンデンサ１１及びフルブリッジ型のスイッチング回路１２を有している。フルブリッジ型のスイッチング回路１２は、スイッチング素子である４つのＦＥＴ１２−１〜１２−４を有し、入力端子１ａと入力端子１ｂとの間に、ＦＥＴ１２−１、ノードＮ１及びＦＥＴ１２−２が直列に接続されると共に、ＦＥＴ１２−３、ノードＮ２及びＦＥＴ１２−４が直列に接続されている。ノードＮ１，Ｎ２には、直列の共振回路１３、及びトランス１４が接続されている。
【００３１】
ＦＥＴ１２−１，１２−２は、スイッチング信号Ｓ３１，Ｓ３２により相補的にオン／オフ動作し、更に、ＦＥＴ１２−３，１２−４も、スイッチング信号Ｓ３３，Ｓ３４により相補的にオン／オフ動作する。各ＦＥＴ１２−１，１２−２，１２−３，１２−４のドレイン・ソース間には、それぞれ寄生容量１２−１ａ，１２−２ａ，１２−３ａ，１２−４ａ等が存在している。
【００３２】
例えば、スイッチング信号Ｓ３１〜Ｓ３４により、ＦＥＴ１２−１，１２−４がオフ状態、ＦＥＴ１２−２，１２−３がオン状態の場合、入力端子１ａから入力されたＤＣの入力電流は、オン状態のＦＥＴ１２−３→ノードＮ２→共振回路１３及びトランス１４の１次側→ノードＮ１→オン状態のＦＥＴ１２−２→入力端子１ｂへ流れる。
【００３３】
ノードＮ２に接続された共振回路１３は、キャパシタンスＣｒの共振用コンデンサ１３ａと、インダクタンスＬｒの共振用インダクタ１３ｂと、を有し、これらが直列に接続されている。共振回路１３は、共振用コンデンサ１３ａのキャパシタンスＣｒと共振用インダクタ１３ｂのインダクタンスＬｒとで決まる固有の共振周波数ｆｒを有し、例えば、コンデンサ１３ａ及びインダクタ１３ｂに共振電流Ｉｒが流れると、このコンデンサ１３ａ及びインダクタ１３ｂの両端電極間に、共振電圧が生じる。インダクタ１３ｂの一端の電極側には、トランス１４が接続されている。
【００３４】
トランス１４は、インダクタ１３ｂの一端の電極とノードＮ１との間に接続された１次巻線１４ａと、この１次巻線１４ａに対して絶縁された２次巻線１４ｂと、を有している。１次巻線１４ａと２次巻線１４ｂとの巻数比Ｎは、Ｎ１：Ｎ２である。１次巻線１４ａには、これと並列に、トランス１４の励磁インダクタンスＬｍであるインダクタ１４ｃが存在している。例えば、コンデンサ１３ａ及びインダクタ１３ｂに共振電流Ｉｒが流れると、この共振電流Ｉｒは、インダクタ１４ｃに流れる励磁電流Ｉｍと、１次巻線１４ａに流れる１次電流Ｉｔとに分流する（即ち、Ｉｒ＝Ｉｍ＋Ｉｔ）。この時のインダクタ１４ｃの両端電極間に生じる励磁電圧と、１次巻線１４ａの両端電極間に生じる１次電圧と、は等しい。１次巻線１４ａに１次電流Ｉｔが流れると、２次巻線１４ｂの両端電極間に２次電圧が生じる。この２次巻線１４ｂの両端電極には、整流回路１５が接続されている。
【００３５】
整流回路１５は、２次巻線１４ｂに発生する２次電圧を全波整流する回路であり、例えば、４つのダイオード１５−１〜１５−４からなるダイオードブリッジ回路により構成されている。この整流回路１５の出力側には、平滑用の出力コンデンサ１６を介して、出力端子１７を構成する正側出力端子１７ａ及びグランドＧＮＤ側の負側出力端子１７ｂが接続されている。出力コンデンサ１６は、キャパシタンスＣｏを有している。出力端子１７ａからＤＣ出力電流が出力されると、出力端子１７ａ，１７ｂ間にはＤＣ出力電圧Ｖｏｕｔが現れる。
【００３６】
（実施例１の動作）
本実施例１のスイッチング電源装置における起動時の動作（Ｉ）と定常時の動作（ＩＩ）とを説明する。
【００３７】
（Ｉ）  起動時の動作
図４は、図１のスイッチング電源装置の出力電圧Ｖｏｕｔを示す起動時の波形図である。図４において、横軸は時間Ｔ、縦軸は出力電圧Ｖｏｕｔ、Ｈ１は第１のソフトスタート期間、Ｈ２は第２のソフトスタート期間、Ｔｅｎｄはソフトスタート完了時刻である。ソフトスタート完了時刻Ｔｅｎｄにおいて、出力電圧Ｖｏｕｔが目標となる定格出力電圧ＶｏＴに達した後、定常時の定電圧制御動作に移行する。
【００３８】
図５は、図１中の制御回路２０における起動時の処理を示すフローチャートである。
【００３９】
図５において、図１中の制御回路２０が起動時の処理を開始すると、ステップＳＴ１において、制御回路２０は、コンバータ主回路１０が起動しているか否かを判定し、起動していないと判定した時には（Ｎｏ）、処理を終了し、起動していると判定した時には（Ｙｅｓ）、第１のソフトスタート処理のステップＳＴ２へ進む。本実施例１のスイッチング電源装置は、電流共振型コンバータであり、この電流共振型コンバータは、負荷条件によって出力電圧Ｖｏｕｔの依存性が強いため、図４に示す時刻０の起動開始時には、スイッチング周波数ｆｓを固定周波数で動作を開始する。
【００４０】
そこで、ステップＳＴ２において、第１のスイッチング周波数設定手段２１内のスイッチング周波数設定部２１ａは、固定周波数である第１のスイッチング周波数ｆ１（例えば、３００ｋＨｚ）を設定し、周波数切り替え制御部２３へ与える。周波数切り替え制御部２３は、第１のスイッチング周波数ｆ１に基づき、ＰＦＭ制御によって制御パルスＳ２３を生成する。生成された制御パルスＳ２３は、ドライバ３０により駆動されてスイッチング信号Ｓ３１〜Ｓ３４が生成され、図３に示すスイッチング回路１２内のＦＥＴ１２−１〜ＦＥＴ１２−４がオン／オフ動作する。
【００４１】
例えば、スイッチング信号Ｓ３１〜Ｓ３４により、ＦＥＴ１２−１，１２−４がオフ状態、ＦＥＴ１２−２，１２−３がオン状態になると、図３中の入力端子１ａに入力されたＤＣ入力電流により、オン状態のＦＥＴ１２−３のドレイン・ソース間に電流が流れる。この電流がノードＮ２に流れると、共振回路１３内に共振電流Ｉｒが流れる。共振電流Ｉｒは、インダクタ１４ｃへ励磁電流Ｉｍとして分流すると共に、トランス１４の１次巻線１４ａへ１次電流Ｉｔとして分流する。分流した励磁電流Ｉｍと１次電流Ｉｔとは合流して、スイッチング回路１２内のノードＮ１へ流れる。ノードＮ１へ流れた電流は、オン状態のＦＥＴ１２−２のドレイン・ソース間を介して入力端子１ｂへ流出する。
【００４２】
トランス１４の１次巻線１４ａに１次電流が流れると、この１次巻線１４ａの両端電極間に１次電圧が生じる。すると、トランス１４の２次巻線１４ｂに２次電流（＝Ｉｔ＊Ｎ＝Ｉｔ＊（Ｎ１／Ｎ２））が誘起され、この２次巻線１４ｂの両端電極間に２次電圧（＝１次電圧＊（１／Ｎ）＝１次電圧＊（Ｎ２／Ｎ１））が発生する。２次巻線１４ｂに流れる２次電流は、整流回路１５にて全波整流され、全波整流された電流が出力コンデンサ１６にて平滑され、平滑されたＤＣ出力電圧Ｖｏｕｔが出力端子１７ａ，１７ｂから出力される。図４中の第１のソフトスタート期間Ｈ１に示すように、出力電圧Ｖｏｕｔは、起動時の時刻０から立ち上がっていく。時刻０から、タイマ２１ｂが経過時間を計測していく。
【００４３】
タイマ２１ｂは、図４中の第１のソフトスタート期間Ｈ１の終了時刻を計測すると、スイッチング周波数設定部２１ａを通して周波数切り替え制御部２３へ通知し、図５中のステップＳＴ３へ進む。本実施例１の特徴は、第１のソフトスタート期間Ｈ１終了後の、出力電圧Ｖｏｕｔを上昇させる第２のソフトスタート期間Ｈ２への切り替えにおいて、出力電圧値の事前測定により、滑らかな状態切り替えを実現できるようにしている。
【００４４】
そのため、図５中のステップＳＴ３において、図１中の第２のスイッチング周波数設定手段２２は、第２のソフトスタート期間Ｈ２開始時の基準電圧を適切に設定するために、次にように動作する。即ち、第２のスイッチング周波数設定手段２２において、第１基準電圧設定部２２ａは、第１のソフトスタート期間Ｈ１終了時の出力電圧Ｖｏｕｔを検出し、この出力電圧検出値から第１の基準電圧Ｖｒ１を算出して設定し、第２基準電圧生成部２２ｂへ与える。第２基準電圧生成部２２ｂは、予め設定された最終目標値まで徐々に上昇させた第２の基準電圧Ｖｒ２を生成し、周波数演算部２２ｃへ与え、図５中の第２のソフトスタート処理を行うステップＳＴ４へ進む。
【００４５】
ステップＳＴ４において、周波数演算部２２ｃは、出力電圧Ｖｏｕｔと第２の基準電圧Ｖｒ２とを比較演算して第２のスイッチング周波数ｆ２（＝ｆ（Ｖｏｕｔ，Ｖｒ２））を決定し、決定した第２のスイッチング周波数ｆ２を周波数切り替え制御部２３へ与える。周波数切り替え制御部２３は、第２のスイッチング周波数ｆ２に基づき、ＰＦＭ制御によって制御パルスＳ２３を生成する。生成された制御パルスＳ２３は、ドライバ３０により駆動されてスイッチング信号Ｓ３１〜Ｓ３４が生成され、図３に示すスイッチング回路１２内のＦＥＴ１２−１〜ＦＥＴ１２−４がオン／オフ動作する。これにより、第１のソフトスタート期間Ｈ１から第２のソフトスタート期間Ｈ２へ滑らかに移行し、出力電圧Ｖｏｕｔが徐々に上昇して、第２のソフトスタート期間Ｈ２終了のソフトスタート完了時刻Ｔｅｎｄに、目標の定格出力電圧ＶｏＴへ達する。これにより、第２のソフトスタート処理が終了する。その後、以下のような定常時の動作が行われる。
【００４６】
（ＩＩ）  定常時の動作
負荷の変動等により、出力電圧Ｖｏｕｔが定格出力電圧ＶｏＴに対して変動すると、第２のスイッチング周波数設定手段２２により、その変動を抑制するような第２のスイッチング周波数ｆ２が設定され、周波数切り替え制御部２３へ与えられる。
【００４７】
周波数切り替え制御部２３は、第２のスイッチング周波数ｆ２に基づき、ＰＦＭ制御によって制御パルスＳ２３を生成する。生成された制御パルスＳ２３は、ドライバ３０により駆動されてスイッチング信号Ｓ３１〜Ｓ３４が生成され、図３に示すスイッチング回路１２内のＦＥＴ１２−１〜ＦＥＴ１２−４がオン／オフ動作する。これにより、出力電圧Ｖｏｕｔの変動が抑制され、定格出力電圧ＶｏＴになるような定電圧制御が行われる。
【００４８】
（実施例１の効果）
本実施例１のスイッチング電源装置によれば、次の（１）〜（３）のような効果がある。
【００４９】
（１）  第１のソフトスタート期間Ｈ１終了時の出力電圧Ｖｏｕｔに基づき、第２のスイッチング周波数ｆ２を設定しているので、滑らかに第２のソフトスタート期間Ｈ２へ移行でき、滑らかな出力電圧Ｖｏｕｔの立ち上がりを実現できる。そのため、起動時のスイッチング電源装置のストレスを回避できる。
【００５０】
（２）  図６は、実施例１の効果を示す出力電圧Ｖｏｕｔの起動波形図である。図６において、横軸は時間Ｔ、縦軸は出力電圧Ｖｏｕｔ（Ｖ）、Ｔｅｎｄはソフトスタート完了時刻、実線波形のＶｏｕｔ１は軽負荷時（出力電流小）の出力電圧、及び、実線波形のＶｏｕｔ２は重負荷時（出力電流大）の出力電圧である。
【００５１】
図６に示すように、負荷条件の違いを、操作量である第２のスイッチング周波数ｆ２で調整しているので、全ての負荷条件に対応できる。
【００５２】
（３）  図７は、実施例１の効果を示す出力電圧Ｖｏｕｔの起動波形図である。図７において、横軸は時間Ｔ、縦軸は出力電圧Ｖｏｕｔ（Ｖ）、Ｔｅｎｄ１は実線波形の立ち上がりの速い出力電圧Ｖｏｕｔ３のソフトスタート完了時刻、及び、Ｔｅｎｄ２は実線波形の立ち上がりの遅い出力電圧Ｖｏｕｔ４のソフトスタート完了時刻である。
【００５３】
図７に示すように、第１のソフトスタート期間Ｈ１終了時に検出した出力電圧Ｖｏｕｔ，Ｖｏｕｔ３，Ｖｏｕｔ４に基づき、その後の第２のソフトスタート期間Ｈ２において、出力電圧Ｖｏｕｔ，Ｖｏｕｔ３，Ｖｏｕｔ４の立ち上がり時間、或いは、立ち上がり傾斜を調整（設定）できる。そのため、急激な出力電圧Ｖｏｕｔや出力電流の変化を防ぐことで、起動時の負荷ストレスも軽減、回避できる。
【実施例２】
【００５４】
（実施例２の構成）
図８は、本発明の実施例２におけるスイッチング電源装置の構成例を示す概略の回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
【００５５】
本実施例２のスイッチング電源装置は、例えば、電流共振型コンバータであり、図１中の制御回路２０が、周波数制御ＩＣ等を用いたアナログ回路により構成されている。
【００５６】
本実施例２の制御回路２０では、図１中の第１基準電圧設定部２２ａが、出力電圧Ｖｏｕｔを検出するための分圧抵抗４１，４２と、この分圧抵抗４１，４２の検出電圧を波形整形するバッファ４３と、により構成され、そのバッファ４３の出力側に、切り替えスイッチ４４が接続されている。
【００５７】
第２基準電圧生成部２２ｂは、第２の基準電圧Ｖｒ２を設定するための電圧源４５と、この電圧源４５の出力側に接続された可変電流源４６と、タイマ２１ｂの出力信号によってバッファ４３又は可変電流源４６の出力電圧を切り替える切り替えスイッチ４４と、この切り替えスイッチ４４の出力電荷を蓄積するコンデンサ４７と、このコンデンサ４７の蓄積電荷又はグランドＧＮＤのゼロ電位を、タイマ２１ｂの出力信号により切り替える切り替えスイッチ４８と、により構成されている。
【００５８】
周波数演算部２２ｃ及び周波数切り替え制御部２３は、出力電圧Ｖｏｕｔを検出するための分圧抵抗５１，５２と、この分圧抵抗５１，５２の検出電圧と切り替えスイッチ４８の出力電圧との比較演算を行う演算増幅器（以下「オペアンプ」という。）５３と、このオペアンプ５３の出力電圧を整流するダイオード５４と、スイッチング周波数設定部２１ａを構成する第１のスイッチング周波数ｆ１設定用の電圧源５５と、この電圧源５５の出力電圧を整流するダイオード５６と、鋸波発生器５７と、ダイオード５４，５６の出力電圧と鋸波発生器５７の出力電圧とを比較して制御パルスＳ２３を出力するコンパレータ５８と、により構成されている。分圧抵抗４１，４２と分圧抵抗５１，５２とは、同一の抵抗値である。
【００５９】
（実施例２の動作）
図４における第１のソフトスタート期間Ｈ１では、タイマ２１ｂの出力信号により、切り替えスイッチ４４がバッファ４３側に切り替えられ、更に、切り替えスイッチ４８がグランドＧＮＤ側に切り替えられている。電圧源５５の出力電圧がダイオード５６で整流され、このダイオード５６の出力電圧と鋸波発生器５７の出力電圧と、がコンパレータ５８で比較される。そのため、コンパレータ５８から、第１のスイッチング周波数ｆ１を有する制御パルスＳ２３が出力され、この制御パルスＳ２３がドライバ３０で駆動されてスイッチング信号Ｓ３１〜Ｓ３４が生成される。このスイッチング信号Ｓ３１〜Ｓ３４により、コンバータ主回路１０内のＦＥＴ１２−１〜１２−４がオン／オフ動作し、出力端子１７ａ，１７ｂの出力電圧Ｖｏｕｔが、０Ｖから立ち上がっていく。
【００６０】
第１のソフトスタート期間Ｈ１が終了すると、タイマ２１ｂの出力信号により、切り替えスイッチ４４が可変電流源４６側に切り替えられると共に、切り替えスイッチ４８がコンデンサ４７側に切り替えられ、第２のソフトスタート期間Ｈ２へ移行する。
【００６１】
図４における第２のソフトスタート期間Ｈ２では、コンデンサ４７に蓄積された第１の基準電圧Ｖｒ１が、切り替えスイッチ４８を介して、オペアンプ５３へ供給される。次に、電圧源４５の出力電圧が、可変電流源４６及び切り替えスイッチ４４を介して、コンデンサ４７に蓄積された第１の基準電圧Ｖｒ１と加算され、第２の基準電圧Ｖｒ２が生成される。オペアンプ５３において、第２の基準電圧Ｖｒ２と、分圧抵抗５１，５２の検出電圧と、が比較演算され、この演算結果が、ダイオード５４を介してコンパレータ５８へ供給される。そのため、コンパレータ５８から、第２のスイッチング周波数ｆ２を有する制御パルスＳ２３が出力され、この制御パルスＳ２３がドライバ３０で駆動されてスイッチング信号Ｓ３１〜Ｓ３４が生成される。このスイッチング信号Ｓ３１〜Ｓ３４により、コンバータ主回路１０内のＦＥＴ１２−１〜１２−４がオン／オフ動作し、出力端子１７ａ，１７ｂの出力電圧Ｖｏｕｔが、定格出力電圧ＶｏＴへ向かって滑らかに上昇していく。
【００６２】
図４における第２のソフトスタート期間Ｈ２が終了するソフトスタート完了時刻Ｔｅｎｄ後は、次のような定電圧制御が行われる。
【００６３】
即ち、負荷の変動等によって出力電圧Ｖｏｕｔが変動すると、この出力電圧Ｖｏｕｔが分圧抵抗５１，５２で検出され、この検出電圧がオペアンプ５３へ供給される。更に、電圧源４５、可変電流源４６、切り替えスイッチ４４、コンデンサ４７、及び切り替えスイッチ４８を経由して、定格出力電圧ＶｏＴがオペアンプ５３へ供給される。オペアンプ５３において、定格出力電圧ＶｏＴと前記検出電圧との誤差が減少するような誤差電圧が算出され、この誤差電圧がダイオード５４を介してコンパレータ５８へ供給される。そのため、コンパレータ５８から、前記誤差が減少するような第２のスイッチング周波数ｆ２を有する制御パルスＳ２３が出力され、この制御パルスＳ２３がドライバ３０で駆動されてスイッチング信号Ｓ３１〜Ｓ３４が生成される。このスイッチング信号Ｓ３１〜Ｓ３４により、コンバータ主回路１０内のＦＥＴ１２−１〜１２−４がオン／オフ動作し、変動する出力電圧Ｖｏｕｔが定格出力電圧ＶｏＴに維持される。
【００６４】
（実施例２の効果）
本実施例２のスイッチング電源装置によれば、実施例１と同様の効果がある。
【実施例３】
【００６５】
（実施例３の構成）
図９は、本発明の実施例３におけるスイッチング電源装置を示す概略の機能ブロック図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
【００６６】
本実施例３のスイッチング電源装置は、例えば、電流共振型コンバータであり、実施例１の制御回路２０に代えて、これとは構成の異なる制御回路２０Ａが設けられている。制御回路２０Ａは、実施例１の第１のスイッチング周波数設定手段２１とは構成の異なる第１のスイッチング周波数設定手段２１Ａと、実施例１と同様の第２のスイッチング周波数設定手段２２及び周波数切り替え制御部２３と、を有している。第１のスイッチング周波数設定手段２１Ａは、実施例１と同様のスイッチング周波数設定部２１ａと、実施例１に対して新たに追加された電圧傾斜検出部２１ｃと、実施例１のタイマ２１ｂを有する第１のソフトスタート完了検出部２１ｄと、を有している。
【００６７】
電圧傾斜検出部２１ｃは、出力電圧Ｖｏｕｔにおける単位時間当たりの電圧変化率（ｄｖ／ｄｔ）、即ち、出力電圧Ｖｏｕｔの立ち上がり傾斜（ｄｖ／ｄｔ）を検出するものであり、この出力側に、第１のソフトスタート完了検出部２１ｄが接続されている。第１のソフトスタート完了検出部２１ｄは、実施例１のタイマ２１ｂを有し、出力電圧Ｖｏｕｔの立ち上がり傾斜（ｄｖ／ｄｔ）が所定値以下になったら、第１のソフトスタート期間Ｈ１が終了する第１のソフトスタート完了を検出し、この検出結果を、スイッチング周波数設定部２１ａを介して周波数切り替え制御部２３へ通知する機能を有している。
本実施例３のその他の構成は、実施例１と同様である。
【００６８】
（実施例３の動作）
図１０は、図９中の制御回路２０Ａにおける起動時の処理を示すフローチャートであり、実施例１を示す図５中の要素と共通の要素には共通の符号が付されている。
【００６９】
本実施例３の起動時の処理では、実施例１の第１のソフトスタート処理を示すステップＳＴ２に代えて、これとは処理内容の異なる第１のソフトスタート処理を示すステップＳＴ２Ａが設けられている。その他の処理を示すステップＳＴ１，ＳＴ３，ＳＴ４の内容は、実施例１と同様である。
【００７０】
図１０において、図９中の制御回路２０Ａが起動時の処理を開始すると、ステップＳＴ１において、実施例１と同様に、制御回路２０Ａは、コンバータ主回路１０が起動しているか否かを判定し、起動していないと判定した時には（Ｎｏ）、処理を終了し、起動していると判定した時には（Ｙｅｓ）、第１のソフトスタート処理のステップＳＴ２Ａへ進む。
【００７１】
ステップＳＴ２Ａにおいて、第１のスイッチング周波数設定手段２１Ａ内のスイッチング周波数設定部２１ａは、固定周波数である第１のスイッチング周波数ｆ１（例えば、３００ｋＨｚ）を設定し、周波数切り替え制御部２３へ与える。周波数切り替え制御部２３は、第１のスイッチング周波数ｆ１に基づき、ＰＦＭ制御によって制御パルスＳ２３を生成する。生成された制御パルスＳ２３は、ドライバ３０により駆動されてスイッチング信号Ｓ３１〜Ｓ３４が生成され、図３に示すスイッチング回路１２内のＦＥＴ１２−１〜ＦＥＴ１２−４がオン／オフ動作し、出力電圧Ｖｏｕｔが出力端子１７から出力される。図４における第１のソフトスタート期間Ｈ１に示すように、出力電圧Ｖｏｕｔは、起動時の時刻０から立ち上がっていく。
【００７２】
出力傾斜検出部２１ｃは、時刻０から、出力電圧Ｖｏｕｔの立ち上がり傾斜（ｄｖ／ｄｔ）を検出し、この検出結果を第１のソフトスタート完了検出部２１ｄへ与える。第１のソフトスタート完了検出部２１ｄは、立ち上がり傾斜（ｄｖ／ｄｔ）が所定値以下になったら、第１のソフトスタート期間Ｈ１が終了する第１のソフトスタート完了を検出し、この検出結果を、スイッチング周波数設定部２１ａを介して周波数切り替え制御部２３へ通知し、ステップＳＴ３へ進む。
【００７３】
ステップＳＴ３において、実施例１と同様に、第２のスイッチング周波数設定手段２２内の第１基準電圧設定部２２ａは、第１のソフトスタート期間Ｈ１終了時の出力電圧Ｖｏｕｔを検出し、この検出値から第１の基準電圧Ｖｒ１を算出して設定し、第２基準電圧生成部２２ｂへ与える。第２基準電圧生成部２２ｂは、予め設定された最終目標値まで徐々に上昇させた第２の基準電圧Ｖｒ２を生成し、周波数演算部２２ｃへ与え、第２のソフトスタート処理を行うステップＳＴ４へ進む。
【００７４】
ステップＳＴ４において、実施例１と同様に、周波数演算部２２ｃは、出力電圧Ｖｏｕｔと第２の基準電圧Ｖｒ２とを比較演算して第２のスイッチング周波数ｆ２（＝ｆ（Ｖｏｕｔ，Ｖｒ２））を決定し、決定した第２のスイッチング周波数ｆ２を周波数切り替え制御部２３へ与える。周波数切り替え制御部２３は、第２のスイッチング周波数ｆ２に基づき、ＰＦＭ制御によって制御パルスＳ２３を生成する。生成された制御パルスＳ２３は、ドライバ３０により駆動されてスイッチング信号Ｓ３１〜Ｓ３４が生成され、図３に示すスイッチング回路１２内のＦＥＴ１２−１〜ＦＥＴ１２−４がオン／オフ動作する。これにより、第１のソフトスタート期間Ｈ１から第２のソフトスタート期間Ｈ２へ滑らかに移行し、出力電圧Ｖｏｕｔが徐々に上昇して、第２のソフトスタート期間Ｈ２終了のソフトスタート完了時刻Ｔｅｎｄに、目標の定格出力電圧ＶｏＴへ達する。これにより、第２のソフトスタート処理が終了する。
【００７５】
その後、実施例１と同様に、第２のスイッチング周波数設定手段２２及び周波数切り替え制御部２３により、定常時の定電圧制御が行われる。
【００７６】
（実施例３の効果）
本実施例３のスイッチング電源装置によれば、実施例１と略同様の効果がある。特に、本実施例３では、第１のソフトスタート期間Ｈ１において、出力電圧Ｖｏｕｔの立ち上がり傾斜（ｄｖ／ｄｔ）が所定値以下になったら、第２のソフトスタート期間Ｈ２へ移行するので、より滑らかに第２のソフトスタート期間Ｈ２へ移行でき、より滑らかな出力電圧Ｖｏｕｔの立ち上がりを実現できる。
【実施例４】
【００７７】
（実施例４の構成）
図１１は、本発明の実施例４におけるスイッチング電源装置の構成例を示す概略の回路図であり、実施例２の図８及び実施例３の図９中の要素と共通の要素には共通の符号が付されている。
【００７８】
本実施例４のスイッチング電源装置は、例えば、電流共振型コンバータであり、図９中の制御回路２０Ａが、周波数制御ＩＣ等を用いたアナログ回路により構成されている。
【００７９】
本実施例４の制御回路２０Ａにおいて、図９中の電圧傾斜検出部２１ｃは、電荷蓄積用のコンデンサ４７の出力側に接続された入力コンデンサ６１及び反転増幅器６２からなる微分回路と、閾値設定用の電圧源６３と、その微分回路及び電圧源６３に接続されたノイズ除去用のシュミットトリガ回路６４と、により構成されている。更に、図９中の第１のソフトスタート完了検出部２１ｄは、シュミットトリガ回路６４の出力パルスを計測して第１のソフトスタート完了を検出するタイマ２１ｂにより構成されている。
本実施例４のその他の構成は、図８のスイッチング電源装置と同様である。
【００８０】
（実施例４の動作）
図４における第１のソフトスタート期間Ｈ１では、タイマ２１ｂの出力信号により、切り替えスイッチ４４がバッファ４３側に切り替えられ、更に、切り替えスイッチ４８がグランドＧＮＤ側に切り替えられている。電圧源５５の出力電圧がダイオード５６で整流され、このダイオード５６の出力電圧と鋸波発生器５７の出力電圧とが、コンパレータ５８で比較される。そのため、コンパレータ５８から、第１のスイッチング周波数ｆ１を有する制御パルスＳ２３が出力され、この制御パルスＳ２３がドライバ３０で駆動されてスイッチング信号Ｓ３１〜Ｓ３４が生成される。このスイッチング信号Ｓ３１〜Ｓ３４により、コンバータ主回路１０内のＦＥＴ１２−１〜１２−４がオン／オフ動作し、出力端子１７ａ，１７ｂの出力電圧Ｖｏｕｔが、０Ｖから立ち上がっていく。
【００８１】
入力コンデンサ６１及び反転増幅器６２からなる微分回路は、時刻０から、出力電圧Ｖｏｕｔの立ち上がり傾斜（ｄｖ／ｄｔ）を検出する。この検出結果は、シュミットトリガ回路６４でパルスに変換され、タイマ２１ｂへ与えられる。タイマ２１ｂは、シュミットトリガ回路６４の出力パルスを計測し、立ち上がり傾斜（ｄｖ／ｄｔ）が所定値以下になったら、第１のソフトスタート期間Ｈ１が終了する第１のソフトスタート完了を検出する。これにより、第１のソフトスタート期間Ｈ１が終了し、タイマ２１ｂの出力信号により、切り替えスイッチ４４が可変電流源４６側に切り替えられると共に、切り替えスイッチ４８がコンデンサ４７側に切り替えられ、第２のソフトスタート期間Ｈ２へ移行する。
【００８２】
実施例２と同様に、図４における第２のソフトスタート期間Ｈ２では、コンデンサ４７に蓄積された第１の基準電圧Ｖｒ１が、切り替えスイッチ４８を介して、オペアンプ５３へ供給される。次に、電圧源４５の出力電圧が、可変電流源４６及び切り替えスイッチ４４を介して、コンデンサ４７に蓄積された第１の基準電圧Ｖｒ１と加算され、第２の基準電圧Ｖｒ２が生成される。オペアンプ５３において、第２の基準電圧Ｖｒ２と、分圧抵抗５１，５２の検出電圧と、が比較演算され、この演算結果が、ダイオード５４を介してコンパレータ５８へ供給される。そのため、コンパレータ５８から、第２のスイッチング周波数ｆ２を有する制御パルスＳ２３が出力され、この制御パルスＳ２３がドライバ３０で駆動されてスイッチング信号Ｓ３１〜Ｓ３４が生成される。このスイッチング信号Ｓ３１〜Ｓ３４により、コンバータ主回路１０内のＦＥＴ１２−１〜１２−４がオン／オフ動作し、出力端子１７ａ，１７ｂの出力電圧Ｖｏｕｔが、定格出力電圧ＶｏＴへ向かって滑らかに上昇していく。
【００８３】
第２のソフトスタート期間Ｈ２が終了するソフトスタート完了時刻Ｔｅｎｄ後は、実施例２と同様に、定電圧制御が行われ、出力電圧Ｖｏｕｔが定格出力電圧ＶｏＴに維持される。
【００８４】
（実施例４の効果）
本実施例４のスイッチング電源装置によれば、実施例３と同様の効果がある。
【００８５】
（実施例１〜４の変形例）
本発明は、上記実施例１〜４に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｈ）のようなものがある。
【００８６】
（ａ）  図１及び図９中のスイッチング周波数設定部２１ａは、起動前における出力電圧Ｖｏｕｔから決定したスイッチング周波数値により、第１のスイッチング周波数ｆ１を設定する構成に変更しても良い。
【００８７】
（ｂ）  図１及び図９中の第２基準電圧生成部２２ｂは、スイッチング周波数設定部２１ａと同様に、第１のソフトスタート期間Ｈ１終了時点の出力電圧Ｖｏｕｔより、第２の基準電圧Ｖｒ２の上昇時間や上昇特性を変化させる構成に変更しても良い。
【００８８】
（ｃ）  図１の実施例１では、起動を開始して、タイマ２１ｂで計測された所定時間後に、第１のソフトスタート期間Ｈ１から第２のソフトスタート期間Ｈ２へ切り替えるようにしているが、これに限定されない。例えば、周波数切り替え制御部２３は、起動開始して、出力電圧Ｖｏｕｔが所定電圧値に達したら、第１のソフトスタート期間Ｈ１から第２のソフトスタート期間Ｈ２への切り替え制御を行う構成に変更しても良い。これにより、実施例１と略同様の効果が得られる。
【００８９】
（ｄ）  実施例１〜４は、定電圧制御を行う構成例について説明したが、回路構成を変更することにより、定電流制御を行う構成に変更したり、或いは、定電圧制御及び定電流制御を行う構成に変更することも可能である。
【００９０】
（ｅ）  コンバータ主回路１０は、図３以外の構成に変更しても良い。例えば、スイッチング回路１２を構成するＦＥＴ１２−１〜１２−４は、他のトランジスタ等のスイッチング素子で構成しても良い。
【００９１】
（ｆ）  実施例１〜４では、スイッチング電源装置の例として、電流共振型コンバータについて説明したが、本発明は、共振回路１３を持たないスイッチング電源装置や、ＰＷＭ制御のスイッチング電源装置等にも適用が可能である。ＰＷＭ制御の場合は、スイッチング周波数ｆｓではなく、デューティ制御されたＰＷＭ信号がスイッチング信号Ｓ３１〜Ｓ３４になる。このような電流共振型コンバータ以外のスイッチング電源装置は、例えば、次の（ｇ）のように構成される。
【００９２】
（ｇ）  電流共振型コンバータ以外のスイッチング電源装置は、例えば、図１、図３及び図９に示すように、スイッチング信号Ｓ３１〜Ｓ３４によってオン／オフ動作するスイッチング素子（ＦＥＴ１２−１〜１２−４に相当）を有するスイッチング回路１２と、前記スイッチング回路１２の出力電圧を整流する整流回路１５と、前記スイッチング素子をオン／オフ動作させる前記スイッチング信号Ｓ３１〜Ｓ３４を生成し、前記スイッチング素子に対するソフトスイッチング動作を制御する制御部（制御回路２０，２０Ａ及びドライバ３０に相当）と、を備えている。そして、前記制御部は、第１のスイッチング周波数設定手段２１，２１Ａと、第２のスイッチング周波数設定手段２２と、周波数制御手段（周波数切り替え制御部２３及びドライバ３０に相当）と、を有している。
【００９３】
ここで、前記第１のスイッチング周波数設定手段２１，２１Ａは、前記スイッチング回路１２の起動を開始する第１のソフトスタート期間Ｈ１における第１のスイッチング周波数ｆ１を設定するものである。前記第２のスイッチング周波数設定手段２２は、前記第１のソフトスタート期間Ｈ１経過後に、前記整流回路１５の出力電圧Ｖｏｕｔを上昇させる第２のソフトスタート期間Ｈ２へ切り替える際に、前記第１のソフトスタート期間Ｈ１終了時における前記整流回路１５の出力電圧Ｖｏｕｔに基づいて基準電圧Ｖｒ１，Ｖｒ２を求め、前記整流回路１５の出力電圧Ｖｏｕｔと前記基準電圧Ｖｒ２とを比較演算して第２のスイッチング周波数ｆ２を設定するものである。更に、前記周波数制御手段は、前記第１のスイッチング周波数ｆ１及び前記第２のスイッチング周波数ｆ２を有する前記スイッチング信号Ｓ３１〜Ｓ３４を生成し、前記第１のソフトスタート期間Ｈ１から前記第２のソフトスタート期間Ｈ２への切り替え制御を行って、前記スイッチング素子をオン／オフ動作させるものである。
【００９４】
このような構成を採用することにより、実施例１、３と略同様の作用効果を奏することができる。
【００９５】
（ｈ）  実施例１〜４では、第２のソフトスタート期間Ｈ２が１つの区分で構成されているが、これに限定されない。例えば、第２のソフトスタート期間Ｈ２は、複数の期間に区分され、第２のスイッチング周波数設定手段２２では、その区分された複数の期間に対応した、複数の第２のスイッチング周波数ｆ２を設定する構成に変形しても良い。前記複数の期間では、前の期間の処理結果に基づき、後の期間の処理が行われる。これにより、より滑らかに出力電圧Ｖｏｕｔの立ち上がりを実現できる。
【符号の説明】
【００９６】
１０      コンバータ主回路
１２      スイッチング回路
１２−１〜１２−４      ＦＥＴ
１３      共振回路
１４      トランス
１５      整流回路
２０，２０Ａ      制御回路
２１，２１Ａ      第１のスイッチング周波数設定手段
２１ａ      スイッチング周波数設定部
２１ｂ      タイマ
２１ｃ      電圧傾斜検出部
２１ｄ      第１のソフトスタート完了検出部
２２      第２のスイッチング周波数設定手段
２２ａ      第１基準電圧設定部
２２ｂ      第２基準電圧生成部
２２ｃ      周波数演算部
２３      周波数切り替え制御部
３０      ドライバ
【図１】
0006541262.tif 000002
【図２】
0006541262.tif 000003
【図３】
0006541262.tif 000004
【図４】
0006541262.tif 000005
【図５】
0006541262.tif 000006
【図６】
0006541262.tif 000007
【図７】
0006541262.tif 000008
【図８】
0006541262.tif 000009
【図９】
0006541262.tif 000010
【図１０】
0006541262.tif 000011
【図１１】
0006541262.tif 000012