(57)【特許請求の範囲】
【請求項１】
制御量に応じて出力値が変化する電力変換器の制御装置であって、
前記出力値の指令値とは異なる閾値と前記出力値との比較に従って、前記制御量を予め定められたフィードフォワード制御量に固定するフィードフォワード制御と、前記出力値及び前記指令値の偏差から前記制御量を演算するフィードバック制御とを切替える制御切替部と、
前記制御切替部によって、前記フィードバック制御又は前記フィードフォワード制御によって設定された前記制御量に従って、前記電力変換器の制御信号を生成する制御信号生成部とを備え、
前記指令値の変化に応じて、前記閾値が前記指令値よりも高い値に設定される第１の期間と、前記閾値が前記指令値よりも低い値に設定される第２の期間との少なくとも一方が設けられ、
前記制御切替部は、前記第１の期間では、前記出力値が前記閾値以下の場合には前記フィードバック制御を選択する一方で、前記出力値が前記閾値よりも高い場合には前記フィードフォワード制御を選択し、前記第２の期間では、前記出力値が前記閾値以上の場合には前記フィードバック制御を選択する一方で、前記出力値が前記閾値よりも低い場合には前記フィードフォワード制御を選択する、電力変換器の制御装置。
【請求項２】
前記第１の期間は、前記指令値の上昇後に、前記指令値が低下に転じるまで設けられ、
前記第２の期間は、前記指令値の低下後に、前記指令値が上昇に転じるまで設けられる、請求項１記載の電力変換器の制御装置。
【請求項３】
前記制御切替部は、前記第１又は第２の期間において、前記フィードフォワード制御の選択後に、前記出力値が前記指令値に近付いて前記フィードバック制御が選択された場合には、当該第１又は第２の期間が終了するまでの間前記フィードフォワード制御の再選択を禁止する、請求項２記載の電力変換器の制御装置。
【請求項４】
前記制御切替部は、前記第１の期間において前記フィードフォワード制御の選択後に、前記出力値が上昇から低下に転じた場合、又は、前記第２の期間において前記フィードフォワード制御の選択後に、前記出力値が低下から上昇に転じた場合には、前記フィードフォワード制御から前記フィードバック制御に切替える、請求項１〜３のいずれか１項に記載の電力変換器の制御装置。
【請求項５】
前記閾値は、前記指令値との差分の絶対値が予め設定された許容シュート量よりも小さくなるように設定され、
前記フィードフォワード制御量は、前記指令値の変化前の値及び変化後の値と、前記許容シュート量から、前記フィードフォワード制御の開始前に設定される、請求項１〜４のいずれか１項に記載の電力変換器の制御装置。
【請求項６】
前記第１又は第２の期間における、制御に用いた前記閾値、前記フィードフォワード制御量、前記指令値の変化前の値及び変化後の値、並びに、前記出力値に生じた前記指令値からの偏差の最大値であるシュート量を含む学習データ間の対応関係を学習する学習制御部と、
前記第１又は第２の期間の開始に応じて、前記学習制御部によって学習された前記対応関係を用いて、前記指令値の変化前の値及び変化後の値、並びに、予め設定された許容シュート量から、前記閾値及び前記フィードフォワード制御量を算出するフィードフォワード制御量算出部とをさらに備える、請求項１〜４のいずれか１項に記載の電力変換器の制御装置。
【請求項７】
前記学習制御部は、前記指令値の変化前の値及び変化後の値、並びに、前記シュート量が入力される入力層と、制御に用いた前記閾値及び前記フィードフォワード制御量が入力される出力層とを有するニューラルネットワークモデルのニューロン間の重み係数を求めることによって前記対応関係を学習し、
前記フィードフォワード制御量算出部は、前記第１又は第２の期間の開始に応じて、前記学習制御部によって学習された前記ニューラルネットワークモデルの前記入力層に、前記指令値の変化前の値及び変化後の値並びに前記許容シュート量を入力したときの、前記出力層での出力値を用いて、前記閾値及び前記フィードフォワード制御量を算出する、請求項６記載の電力変換器の制御装置。
【請求項８】
前記第１又は第２の期間の終了に応じて、当該第１又は第２の期間における前記学習データを抽出する学習データ抽出部をさらに備え、
前記学習制御部は、前記電力変換器の運転中に前記学習データ抽出部によって抽出された前記学習データを蓄積するとともに、蓄積された前記学習データを加えて前記対応関係の学習を更新する、請求項６又は７に記載の電力変換器の制御装置。
【請求項９】
前記第１又は第２の期間の終了に応じて、当該第１又は第２の期間における前記学習データを抽出する学習データ抽出部と、
前記指令値、前記閾値、及び、前記フィードフォワード制御量が予め定められた複数のテストパターンが時間間隔を置いて順次読み出される学習データ生成制御を実行する学習データ生成制御部とをさらに備え、
前記学習データ抽出部は、前記学習データ生成制御において、前記複数のテストパターン間の切替による前記指令値の変化に応じて設けられる前記第１又は第２の期間が終了する毎に前記学習データを抽出する、請求項６又は７に記載の電力変換器の制御装置。
【請求項１０】
前記学習制御部は、前記電力変換器の運転中には、前記学習データの抽出を非実行として、予め蓄積された前記学習データを用いて前記対応関係を学習する、請求項６又は７に記載の電力変換器の制御装置。
【請求項１１】
前記電力変換器は、スイッチング素子を有するＤＣ／ＤＣコンバータを含み、
前記出力値は、前記ＤＣ／ＤＣコンバータの出力電圧であり、
前記制御量は、前記スイッチング素子のオンオフ期間比を示すデューティ比であり、
前記制御信号は、前記スイッチング素子のオンオフ制御信号である、請求項１〜１０のいずれか１項に記載の制御装置。
【請求項１２】
前記電力変換器は、電力系統に接続される、請求項１〜１１のいずれか１項に記載の電力変換器の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器の制御装置に関する。
【背景技術】
【０００２】
特許第５４１２６５８号公報（特許文献１）には、ＤＣ／ＤＣコンバータの制御において、フィードバック制御と、ニューロ制御等の機械学習制御によるフィードフォワード制御とを組み合わせることで、オーバーシュートやアンダーシュートを軽減させる技術が記載されている。【０００３】
特許文献１では、フィードフォワード制御量は、あるサンプリングにおける制御目標値と学習履歴から算出した制御予測値との偏差に、ゲインαを乗算することで算出される。このゲインαは、最初（一番目）のアンダーシュート又はオーバーシュートを抑制するための因子Ａ（ゼロ以外の正の値）を減衰関数に従って減少するように、具体的には、Ａ・ｅｘｐ（−λ・ｎ）に従って、第ｎ番目のサンプリングにおけるゲインが設定される。ここで、λは、二番目のオーバーシュート又はアンダーシュートを減衰させるための因子（ゼロ以外の正の値）とされる。これにより、最初のアンダーシュート又はオーバーシュートの抑制と、その後のオーバーシュート又はアンダーシュートに対する過補償との両立が図られる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５４１２６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のフィードフォワード制御では、シミュレーションや制御理論により事前に決定される係数Ａ及びβの選択によっては、ゲインが不適切となることによって、オーバーシュート又はアンダーシュートの軽減効果が期待できないことが懸念される。【０００６】
更に、フィードフォワード制御が不十分でオーバーシュート又はアンダーシュートが発生すると、フィードバック制御によって補償される制御態様であるため、オーバーシュート又はアンダーシュートが速やかに抑制できない虞がある。【０００７】
又、特許文献１では、各サンプリングでの制御予測値が機械学習によって求められるため、演算負荷が制御の応答速度に影響することも懸念される。【０００８】
本発明はこのような問題点を解決するためになされたものであって、本発明の目的は、演算負荷を高めることなく、オーバーシュート又はアンダーシュートを抑制するためのフィードフォワード制御機能を有する電力変換器の制御装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明のある局面によれば、制御量に応じて出力値が変化する電力変換器の制御装置は、制御切替部と、制御信号生成部とを備える。制御切替部は、出力値の指令値とは異なる閾値と、出力値との比較に従って、制御量を予め定められたフィードフォワード制御量に固定するフィードフォワード制御と、出力値及び指令値の偏差から制御量を演算するフィードバック制御とを切替える。制御信号生成部は、制御切替部によって設定された制御量に基づいて、電力変換器の制御信号を生成する。指令値の変化に応じて、閾値が指令値よりも高い値に設定される第１の期間と、閾値が指令値よりも低い値に設定される第２の期間との少なくとも一方が設けられる。制御切替部は、第１の期間では、出力値が閾値以下の場合にはフィードバック制御を選択する一方で、出力値が閾値よりも高い場合にはフィードフォワード制御を選択し、第２の期間では、出力値が閾値以上の場合にはフィードバック制御を選択する一方で、出力値が閾値よりも低い場合にはフィードフォワード制御を選択する。
【発明の効果】
【００１０】
本発明によれば、指令値の変化時に閾値を超えたオーバーシュート又はアンダーシュートが発生すると、フィードバック制御から、制御量が予め定められたフィードフォワード制御量に固定されるフィードフォワード制御へ切替えることによって制御量を速やかに変更することで、オーバーシュート又はアンダーシュートを抑制するためのフィードフォワード制御機能を実現できる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る電力変換器の制御装置を説明する機能ブロック図である。
【図２】図１に示されたＦＢ制御量算出部の構成をさらに説明する機能ブロック図である。
【図３】図１に示されたフラグ判定部の動作を説明するフローチャートである。
【図４】図１に示された制御切替部の動作を説明するフローチャートである。
【図５】図１に示された制御切替部の動作の変形例を説明するフローチャートである。
【図６】ＤＣ／ＤＣコンバータの制御開始時における制御装置の制御動作を説明するフローチャートである。
【図７】図１に示されたＦＦ制御量算出部によるニューラルネットワークモデルを用いた制御処理を説明するフローチャートである。
【図８】ＦＦ制御量算出部で用いられるニューラルネットワークモデルの構成例を説明する概念図である。
【図９】図８に示されるニューラルネットワークモデルにおける機械学習での入力値及び出力値を説明する概念図である。
【図１０】図１に示された学習データ抽出部による制御処理を説明するフローチャートである。
【図１１】図１に示された学習データ処理部による制御処理を説明するフローチャートである。
【図１２】指令値の上昇時における比較例に係る制御動作例を説明する波形図である。
【図１３】指令値の上昇時における実施の形態１に係る制御動作例を説明する波形図である。
【図１４】図１２及び図１３での制御量（デューティ比）の推移を説明する波形図である。
【図１５】指令値の低下時における比較例に係る制御動作例を説明する波形図である。
【図１６】指令値の低下時における実施の形態１に係る制御動作例を説明する波形図である。
【図１７】実施の形態１の変形例に係る電力変換器の制御装を説明する機能ブロック図である。
【図１８】実施の形態１の変形例に係る電力変換器の制御装置による学習データ生成制御開始時の動作を説明するフローチャートである。
【図１９】図１７に示されたパラメータ設定部の学習データ生成制御中の動作を説明するフローチャートである。
【図２０】実施の形態２に係る電力変換器の制御装置を説明する機能ブロック図である。
【図２１】実施の形態２に係る電力変換器の制御装置の制御開始時における制御動作を説明するフローチャートである。
【図２２】実施の形態３に係る電力変換器の制御装置における制御切替部の動作を説明するフローチャートである。
【図２３】実施の形態１におけるフィードフォワード制御及びフィードバック制御の切替を説明する概念図である。
【図２４】実施の形態３におけるフィードフォワード制御及びフィードバック制御の切替を説明する概念図である。
【図２５】本実施の形態に係る電力変換器の制御装置の適用例を説明するブロック図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
【００１３】
実施の形態１．
（基本的な制御構成）
図１は、実施の形態１に係る電力変換器の制御装置５０の構成を説明する機能ブロック図である。以下、本実施の形態では、制御対象となる電力変換器としてＤＣ／ＤＣコンバータを例示して説明する。
【００１４】
図１を参照して、制御装置５０の制御対象である電力変換器の一例として示されるＤＣ／ＤＣコンバータ１１は、負荷に対して、出力電圧及び出力電流の積で示される直流電力を供給する。
【００１５】
制御装置５０は、ＤＣ／ＤＣコンバータ１１の出力値Ｘを、指令値Ｘｒに制御する。制御される出力値Ｘは、例えば、出力電圧であるが、出力電流、又は、直流電力等とすることも可能である。制御装置５０は、出力制御部１００と、学習制御部１１０とを備える。出力値Ｘは、図示しないセンサによって検出されて、当該センサによる検出値は、制御装置５０へ入力される。
【００１６】
出力制御部１００は、フラグ判定部５と、フィードフォワード（ＦＦ）制御量算出部６と、減算部７と、フィードバック（ＦＢ）制御量算出部８と、制御切替部９と、スイッチング制御信号発生部１０とを有する。学習制御部１１０は、ニューラルネットワークデータファイル１１１と、学習データ処理部１１２と、学習データファイル１１３と、学習データ抽出部１１４とを有する。
【００１７】
制御装置５０は、ハードウェアとしては、図示しない、演算装置、記憶装置、入力回路、及び、出力回路を含むように構成することができる。例えば、演算装置は、ＣＰＵ（Central  Processing  Unit）、ＤＳＰ（Digital  Signal  Processor）、ＡＳＩＣ（Application  Specific  Integrated  Circuit）等によって構成することができる。
【００１８】
図１に記載された、制御装置５０を構成する各機能ブロックは、代表的には、上記演算装置が、ＲＯＭ（Read  Only  Memory）等の記憶装置に記憶されたソフトウェア（プログラム）を実行し、かつ、記憶装置、入力回路、及び出力回路等の他のハードウェアと協働することにより、各機能を実現することができる。また、各機能ブロックによる機能の一部又は全部について、専用の電子回路（ハードウェア）によって実現することも可能である。又、出力制御部１００及び学習制御部１１０の機能を実現するためのハードウェアは、同一のチップに搭載されてもよく、複数のチップに分割して搭載されてもよい。
【００１９】
出力制御部１００は、フィードバック制御及びフィードフォワード制御の選択によって出力値Ｘを指令値Ｘｒに制御する。特に、出力制御部１００では、指令値Ｘｒの変化に追従して出力値Ｘを制御する際に発生するオーバーシュート又はアンダーシュートを抑制するように、フィードバック制御及びフィードフォワード制御が切替えられる。
【００２０】
まず、出力制御部１００による基本的な制御動作について説明する。以下では、出力制御部１００による制御動作は、一定の時間刻みΔｔ毎、即ち、制御周期毎に実行されるものとし、今回の制御周期を第ｎ番目（ｎ：自然数）、前回の制御周期を第（ｎ−１）番目と表記する。以下では、添字（ｎ），（ｎ−１）を付記することにより、特定の制御周期での値であることを示すものとする。
【００２１】
減算部７は、各制御周期において、指令値Ｘｒから検出された出力値Ｘを減算することによって、偏差ΔＸを算出する。従って、ΔＸ（ｎ）＝Ｘｒ（ｎ）−Ｘ（ｎ）で示される。算出された偏差ΔＸ（ｎ）は、ＦＢ制御量算出部８へ入力される。
【００２２】
図２は、ＦＢ制御量算出部８の構成をさらに説明する機能ブロック図である。
図２を参照して、ＦＢ制御量算出部８は、比例動作部８Ａ、積分動作部８Ｂ、微分動作部８Ｃ、加算部８Ｄ、及び、リミッタ８Ｅを有する。
【００２３】
比例動作部８Ａは、比例ゲインＫｐ及び偏差ΔＸ（ｎ）の積を比例制御量として出力する。積分動作部８Ｂは、偏差ΔＸ（１）〜ΔＸ（ｎ）の積分値及び積分ゲインＫｉの積を積分制御量として出力する。微分動作部８Ｃは、偏差ΔＸ（ｎ）及びΔＸ（ｎ−１）の差分値と微分ゲインＫｄとの積を微分制御量として出力する。
【００２４】
加算部８Ｄは、比例制御量、積分制御量、及び、微分制御量を加算してＦＢ制御量ＤＴｆｂを算出する。ＦＢ制御量ＤＴｆｂは、リミッタ８Ｅによって、０〜１．０の範囲内に制限される。即ち、加算部８Ｄの出力値が１より大きいと、ＤＴｆｂ＝１．０に修正される。同様に、加算部８Ｄの出力値が負であると、ＤＴｆｂ＝０に修正されるが、加算部８Ｄの出力値が０〜１．０の範囲内であれば、当該出力値がそのままＤＴｆｂとされる。
【００２５】
ＦＢ制御量算出部８は、各制御周期においてＦＢ制御量ＤＴｆｂを算出する（０≦ＤＴｆｂ≦１．０）。ＦＢ制御量ＤＴｆｂ（ｎ）は、図１の制御切替部９へ入力される。
【００２６】
図２の構成例では、ＦＢ制御量算出部８は、いわゆるＰＩＤ（Proportional  Integral  Differential）制御によってフィードバック制御を実現するが、これ以外の手法でフィードバック制御が実現されてもよい。比例ゲインＫｐ、積分ゲインＫｉ及び微分ゲインＫｄは、後述するように、ＤＣ／ＤＣコンバータ１１の動作開始時に、予め保持されたゲイン値がＦＢ制御量算出部８へ読み込まれる。
【００２７】
再び図１を参照して、フラグ判定部５は、フィードフォワード制御及びフィードバック制御の切替等に用いる複数のフラグを設定する。
【００２８】
ＦＦ制御量算出部６は、フラグ判定部５によって設定されたフラグＦｆｆに応じて、ＦＦ制御量ＤＴｆｆ及びＦＦ制御の作動判定に用いられる閾値Ｘｔｈを生成する。
【００２９】
制御切替部９は、出力値Ｘと、ＦＦ制御量算出部６からの閾値Ｘｔｈとの比較に基づき、ＦＦ制御量算出部６からのＦＦ制御量ＤＴｆｆ及びＦＢ制御量算出部８からのＦＢ制御量ＤＴｆｂの一方を選択的に、当該制御周期での制御量ＤＴとして出力する。
【００３０】
スイッチング制御信号発生部１０は、各制御周期において、制御切替部９から出力された制御量ＤＴに従って、ＤＣ／ＤＣコンバータ１１の制御信号を生成する。例えば、ＤＣ／ＤＣコンバータ１１は、トランジスタ等のスイッチング素子（図示せず）のデューティ比、即ち、一定周波数でオンオフされるスイッチング素子の各スイッチング周期でのオン時間の比率によって、出力値Ｘを制御するように構成される。従って、スイッチング制御信号発生部１０が発生する制御信号は、制御量ＤＴによって示されるデューティ比を有する、上記スイッチング素子のオンオフ制御信号、より具体的には、デューティ比が変化する電圧パルス信号とすることができる。本実施の形態では、スイッチング素子のデューティ比を高くすると出力値Ｘが上昇し、当該デューティ比を低くすると出力値Ｘが低下するものとする。
【００３１】
図３は、フラグ判定部５の動作を説明するフローチャートである。図３に示されるフローチャートに従う制御処理は、制御周期毎に実行される。
【００３２】
図３を参照して、フラグ判定部５は、指令値Ｘｒが変化した制御周期を抽出するためのフラグＦｆｆと、指令値Ｘｒの上昇後の期間、及び、低下後の期間のいずれであるかを判別するためのフラグＦｗとの設定を制御する。更に、フラグＦｑは、後述するフィードフォワード制御の動作期間を制限するために用いられる。
【００３３】
フラグ判定部５は、ステップ（以下、単に「Ｓ」と表記する）１００により、当該制御周期での指令値Ｘｒを受け取ると、Ｓ１１０により、前回の制御周期での指令値Ｘｒｐ（以下、前回指令値Ｘｒｐとも称する）との間に、Ｘｒ＞Ｘｒｐが成立するか否かを判定する。
【００３４】
Ｘｒ＞Ｘｒｐのとき（Ｓ１１０のＹＥＳ判定時）、即ち、今回の制御周期で指令値Ｘｒが上昇した場合には、Ｓ１２０により、フラグＦｆｆ＝１，Ｆｗ＝１、Ｆｑ＝０に設定される。これに対して、Ｘｒ≦Ｘｒｐのとき（Ｓ１１０のＮＯ判定時）には、Ｓ１５０により、Ｓ１１０とは反対に、Ｘｒ＜Ｘｒｐが成立するか否かが判定される。
【００３５】
フラグ判定部５は、Ｘｒ＜Ｘｒｐのとき（Ｓ１５０のＹＥＳ判定時）、即ち、今回の制御周期で指令値Ｘｒが低下した場合には、Ｓ１２０により、フラグＦｆｆ＝１，Ｆｗ＝−１、Ｆｑ＝０に設定される。
【００３６】
Ｘｒ＝Ｘｒｐのとき、即ち、指令値Ｘｒが前回の制御周期から変わらないときは、Ｓ１１０及びＳ１５０ともＮＯ判定とされるので、Ｓ１７０により、Ｆｆｆ＝０に設定される。Ｓ１７０では、フラグＦｗ及びＦｑは、現在の値のまま維持される。
【００３７】
フラグ判定部５は、Ｓ１２０，Ｓ１６０、又は、Ｓ１７０の処理後、Ｓ１３０により、フラグＦｆｆ，Ｆｗ，Ｆｑ、指令値Ｘｒ、及び、前回指令値Ｘｒｐを出力する。更に、Ｓ１４０では、次回の制御周期に備えて、Ｘｒｐ＝Ｘｒとされる。
【００３８】
この結果、フラグＦｆｆは、指令値Ｘｒが変化（上昇又は低下）した制御周期においてのみ「１」とされる一方で、その他の制御周期では「０」とされる。フラグＦｑは、指令値Ｘｒが変化（上昇又は低下）した制御周期において「０」にクリアされる。
【００３９】
フラグＦｗは、指令値Ｘｒが上昇した制御周期において「１」に設定される一方で、指令値Ｘｒが低下した制御周期以降において「−１」に設定される。フラグＦｗは、指令値Ｘｒが変化しない制御周期では、値が変化しない。従って、ＤＣ／ＤＣコンバータ１１の運転開始時に、指令値Ｘｒが０（初期値）から正値に設定されることでＦｗ＝１に設定されると、その後は、指令値Ｘｒが低下するまでＦｗ＝１に維持される。指令値Ｘｒが低下されると、Ｆｗ＝−１に更新されて、指令値Ｘｒが上昇されるまで、Ｆｗ＝−１に維持される。このように、ＤＣ／ＤＣコンバータ１１の制御開始後は、フラグＦｗは「１」又は「−１」に設定される。
【００４０】
再び図１を参照して、ＦＦ制御量算出部６は、フラグ判定部５によって設定されたフラグＦｆｆ＝１の制御周期において、ＦＦ制御量ＤＴｆｆ及び閾値Ｘｔｈを生成する。即ち、ＦＦ制御量算出部６は、指令値Ｘｒが変化（上昇又は低下）した制御周期において、ＦＦ制御量ＤＴｆｆ及び閾値Ｘｔｈを算出する。ＦＦ制御量ＤＴｆｆは、フラグＦｗの値が変化するまで維持される固定値であり、少なくとも、指令値Ｘｒ及び前回指令値Ｘｒｐをから算出される。例えば、指令値Ｘｒ及び前回指令値Ｘｒｐを変数として、ＦＦ制御量ＤＴｆｆ及び閾値Ｘｔｈを出力する、ルックアップテーブル等を予め作成することが可能である。
【００４１】
或いは、指令値Ｘｒが変化（上昇又は低下）した制御周期において、オーバーシュート又はアンダーシュートの許容限界、即ち、偏差ΔＸ（ΔＸ＝Ｘｒ−Ｘ）の絶対値の許容上限値を示す許容シュート量Ｘｍｓｈをさらに設定することも可能である。許容シュート量Ｘｍｓｈは、指令値Ｘｒに対する出力値Ｘの偏差の絶対値の許容上限値を示すものである。従って、閾値Ｘｔｈは、閾値Ｘｒｈ及び指令値Ｘｒとの差分の絶対値が許容シュート量Ｘｍｓｈよりも小さくなるように設定されることになる。又、ＦＦ制御量ＤＴｆｆは、指令値Ｘｒ、前回指令値Ｘｒｐ、及び、許容シュート量Ｘｍｓｈから算出されてもよい。この場合にも、指令値Ｘｒ、前回指令値Ｘｒｐ、及び、許容シュート量Ｘｍｓｈを変数とするルックアップテーブル等を予め作成することが可能である。
【００４２】
指令値Ｘｒが変化しない制御周期では、ＦＦ制御量ＤＴｆｆ及び閾値Ｘｔｈの値は維持されるので、ＦＦ制御量算出部６は、全ての制御周期においてＦＦ制御量ＤＴｆｆの算出処理を実行する必要がない。
【００４３】
閾値Ｘｔｈは、指令値Ｘｒが上昇した制御周期では、Ｘｔｈ＞Ｘｒに設定されて、フラグＦｗ＝１の期間中にはその値が維持される。反対に、閾値Ｘｔｈは、指令値Ｘｒが低下した制御周期では、Ｘｔｈ＜Ｘｒに設定されて、フラグＦｗ＝−１の期間中にはその値が維持される。即ち、Ｆｗ＝１の期間は「第１の期間」に相当し、Ｆｗ＝−１の期間は「第２の期間」に相当する。
【００４４】
図４は、制御切替部９の動作を説明するフローチャートである。図４に示されるフローチャートに従う制御処理は、制御周期毎に実行される。
【００４５】
図４を参照して、制御切替部９は、Ｓ２００により、ＦＦ制御量算出部６からＦＦ制御量ＤＴｆｆ及び閾値Ｘｔｈ、ＦＢ制御量算出部８からＦＢ制御量ＤＴｆｂ、フラグ判定部５からフラグＦｗを受け取る。更に、今回の制御周期での出力値Ｘも、Ｓ２００により、制御切替部９へ入力される。
【００４６】
制御切替部９は、Ｓ２１０では、フラグＦｗ＝１であるか否かを判定する。Ｆｗ＝１の期間では（Ｓ２１０のＹＥＳ判定時）、Ｓ２２０により、出力値Ｘが閾値Ｘｔｈよりも高いか否か、即ち、上述のように指令値Ｘｒよりも高く設定された閾値Ｘｔｈを上回るオーバーシュートが発生しているか否かが判定される。
【００４７】
これに対して、Ｆｗ＝１でない、即ち、Ｆｗ＝−１の期間では（Ｓ２１０のＮＯ判定時）には、Ｓ２６０により、出力値Ｘが閾値Ｘｔｈよりも低いか否か、即ち、上述のように指令値Ｘｒよりも低く設定された閾値Ｘｔｈを下回るアンダーシュートが発生しているか否かが判定される。
【００４８】
Ｓ２２０におけるＸ＞Ｘｔｈの検出時（Ｓ２２０のＹＥＳ判定時）には、フィードフォワード制御が選択されて、Ｓ２３０により、制御量ＤＴ＝ＤＴｆｆに設定される。同様に、Ｓ２６０におけるＸ＜Ｘｔｈの検出時（Ｓ２６０のＹＥＳ判定時）にも、フィードフォワード制御が選択されて、Ｓ２７０により、制御量ＤＴ＝ＤＴｆｆに設定される。
【００４９】
一方で、Ｓ２２０におけるＸ＞Ｘｔｈの非検出時（Ｓ２２０のＮＯ判定時）、及び、Ｓ２６０におけるＸ＜Ｘｔｈの非検出時（Ｓ２６０のＮＯ判定時）の各々では、フィードバック制御が選択されて、Ｓ２７０により、制御量ＤＴ＝ＤＴｆｂに設定される。
【００５０】
更に、制御切替部９は、Ｓ２４０により、Ｓ２３０、Ｓ２５０、又は、Ｓ２７０により設定された制御量ＤＴ（デューティ比）を、スイッチング制御信号発生部１０（図１）へ出力して、当該制御周期での処理を終了する。
【００５１】
図４の制御処理によれば、指令値Ｘｒが上昇した後の期間では、閾値Ｘｔｈ（Ｘｔｈ＞Ｘｒ）よりも出力値Ｘが高いオーバーシュートの発生期間において、フィードフォワード制御が選択される一方で、それ以外の期間では、フィードバック制御が選択される。反対に、指令値Ｘｒが低下した後の期間では、閾値Ｘｔｈ（Ｘｔｈ＜Ｘｒ）よりも出力値Ｘが低いアンダーシュートの発生期間において、フィードフォワード制御が選択される一方で、それ以外の期間では、フィードバック制御が選択される。
【００５２】
この結果、実施の形態１に係る制御装置では、指令値Ｘｒの変化時にも初期的にはフィードバック制御で対応する一方で、閾値Ｘｔｈを超えたオーバーシュート、又は、アンダーシュートの発生時には、フィードバック制御からフィードフォワード制御へ切替えることができる。従って、特許文献１の様に、指令値Ｘｒの変更時にフィードフォワード制御及びフィードバック制御を加算する場合と比較して、閾値Ｘｔｈを超えてオーバーシュート又はアンダーシュートが発生した場合に、制御量ＤＴを速やかに変更することで、出力値Ｘを速やかに指令値Ｘｒへ近付けることができる。又、ゲインの不適合等の要因によってフィードフォワード制御が過剰となることで、指令値Ｘｒの変化直後における、出力値Ｘの偏差ΔＸが発生することを防止できる。
【００５３】
尚、上述のように、指令値Ｘｒの変化には、ＤＣ／ＤＣコンバータ１１の運転開始時の制御周期において、指令値Ｘｒが０（初期値）から、本来の目標値に相当する正値（或いは、負値）に設定される変化が含まれる。即ち、ＤＣ／ＤＣコンバータ１１の制御開始後において指令値Ｘｒが一定に保持される場合にも、当該運転開始時の制御周期で設定されたＦＦ制御量ＤＴｆｆ及び閾値Ｘｔｈに従った、上述のフィードバック制御及びフィードフォワード制御の切替によって、指令値Ｘｒに対するオーバーシュート又はアンダーシュートを抑制するように、出力値Ｘを制御することができる。
【００５４】
或いは、図５のフローチャートに従って制御切替部９を動作させることで、フィードフォワード制御の選択をさらに制限することも可能である。
【００５５】
図５は、制御切替部９の動作の変形例を説明するフローチャートである。図５に示されるフローチャートに従う制御処理は、図４の制御処理に代えて、制御周期毎に実行することができる。
【００５６】
図５を参照して、制御切替部９は、図４に加えて、フラグＦｑに係るＳ２０５，Ｓ２２５，Ｓ２５５，Ｓ２６５，Ｓ２７５をさらに実行する。図３で説明したように、フラグＦｑは、指令値Ｘｒが変化した制御周期において「０」にクリアされる。
【００５７】
制御切替部９は、Ｓ２２０のＹＥＳ判定時、又は、Ｓ２６０のＹＥＳ判定時、即ち、フィードフォワード制御が選択されると、Ｓ２２５，Ｓ２７５により、フラグＦｑ＝１に設定する。一方で、制御切替部９は、Ｓ２２０のＮＯ判定時、又は、Ｓ２６０のＮＯ判定時、即ち、フィードバック制御の選択時には、Ｓ２６５により、フラグＦｑ＝１であるか否かを判定し、Ｆｑ＝１のとき（Ｓ２６５のＹＥＳ判定時）には、Ｓ２５５により、Ｆｑ＝２に設定する。
【００５８】
従って、フラグＦｑは、指令値Ｘｒが変化した制御周期で「０」に設定された後、閾値Ｘｔｈよりも大きいオーバーシュート又はアンダーシュートの発生によりフィードフォワード制御が動作すると「１」に設定される。その後、フィードフォワード制御の適用によって、オーバーシュート又はアンダーシュートが収まってフィードバック制御が再び選択されると、フラグＦｑ＝２に設定される。フラグＦｑ＝２になると、Ｓ２６５がＮＯ判定となるので、フラグＦｑの値はそれ以上増加しない。
【００５９】
制御切替部９は、Ｓ２００に代えて実行されるＳ２０２により、Ｓ２００と同様のＦＦ制御量ＤＴｆｆ、閾値Ｘｔｈ、ＦＢ制御量ＤＴｆｂ、フラグＦｗ、及び、出力値Ｘに加えて、フラグＦｑを受け取ると、まず、Ｓ２０５により、フラグＦｑ＝２であるか否かを判定する。Ｆｑ＝２であると（Ｓ２０５のＹＥＳ判定時）、出力値Ｘ及び閾値Ｘｔｈに関わらずフィードバック制御が選択されて、Ｓ２４５により、制御量ＤＴ＝ＤＴｆｂに設定される。
【００６０】
フラグＦｑ＝２でないとき（Ｓ２０５のＮＯ判定時）には、図４と同様のＳ２１０以降の処理が、フラグＦｑを制御するための上記Ｓ２２５，Ｓ２５５，Ｓ２６５，Ｓ２７５を加えて実行される。
【００６１】
このように、図５に示された制御処理によれば、制御切替部９は、指令値Ｘｒが変化（上昇又は低下）した後の期間において、最初に発生したオーバーシュート又はアンダーシュートに対してのみフィードフォワード制御を適用し、以降では、Ｘ＞Ｘｒ（Ｓ２２０）のオーバーシュート、又は、Ｘ＜Ｘｒ（Ｓ２６０）のアンダーシュートが発生しても、フィードフォワード制御の再選択が禁止されて、フィードバック制御が選択されることになる。
【００６２】
（学習を用いたＦＦ制御量の設定）
実施の形態１に係る電力変換器の制御装置では、指令値Ｘｒが変化（上昇又は低下）した制御周期で設定された閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆが維持されるので、制御周期毎に更新することによる演算負荷の増大が回避される一方で、これらの閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆを適正値に設定することが制御精度に影響する。以下では、過去実績の学習（代表例としては、ニューラルネットワークによる学習）によって、閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆを高精度に設定する手法について説明する。
【００６３】
図６は、ＤＣ／ＤＣコンバータ１１の制御開始時における制御装置５０の制御動作を説明するフローチャートである。
【００６４】
図６を参照して、制御装置５０は、Ｓ３００により、フラグ判定部５が図３で用いる前回指令値Ｘｒｐ＝０に初期化するとともに、Ｓ３１０により、制御量ＤＴ＝０に初期化する。Ｓ３１０では、更に、許容シュート量Ｘｍｓｈを設定するためのパラメーラαが設定される。尚、許容シュート量Ｘｍｓｈは、指令値Ｘｒ及びパラメータαの積によって設定される（Ｘｍｓｈ＝Ｘｒ・α）。
【００６５】
更に、Ｓ３１０では、閾値Ｘｔｈの初期値として、Ｘｔｈ＝Ｘ０が設定される。尚、後述のように、指令値Ｘｒが変更されると、ＦＦ制御量算出部８によって閾値Ｘｔｈが新たに設定されるので、初期値Ｘ０が有効である期間は限定的である。従って、指令値Ｘｒが変化するまではフィードバック制御のみを用いるように、初期値Ｘ０は、閾値Ｘｔｈが通常設定される範囲よりも大きい値とすることが好ましい。
【００６６】
制御装置５０は、Ｓ３２０では、後述する学習データ抽出部１１４で求められるシュート量Ｘｓｈ＝０に初期化するとともに、Ｓ３３０では、ＦＢ制御量算出部８（図２）で用いる比例ゲインＫｐ、積分ゲインＫｉ、及び、微分ゲインＫｄの値を設定する。更に、制御装置５０は、Ｓ３４０では、後述する学習データ処理部１１２に関する初期値として、ＦＦ制御量算出部６がＦＦ制御量ＤＴｆｆ及び閾値Ｘｔｈを設定するためのニューラルネットワークモデルの構造を決めるためのパラメータ値を設定する。具体的には、ニューラルネットワークモデルの入力層のニューロン数（例えば、３個）、中間層（隠れ層）の数、中間層（隠れ層）の各層におけるニューロン数、及び、出力層のニューロン数（例えば、２個）を設定する。
【００６７】
図７は、ＦＦ制御量算出部６によるニューラルネットワークモデルを用いた制御処理を説明するフローチャートである。図７に示された制御処理は、各制御周期において実行される。
【００６８】
図７を参照して、ＦＦ制御量算出部６は、Ｓ４００により、フラグ判定部５からフラグＦｆｆ，Ｆｗと、今回の制御周期の指令値Ｘｒ及び前回指令値Ｘｒｐを受け取る。さらに、Ｓ４１０では、図６のＳ３１０で設定されたパラメータαと、Ｓ４００で読み込まれた指令値Ｘｒから、許容シュート量Ｘｍｓｈ＝Ｘｒ・αが設定される。更に、Ｓ４２０では、フラグＦｆｆ＝１であるか否かが判定される。
【００６９】
Ｆｆｆ＝１のとき（Ｓ４２０のＹＥＳ判定時）、即ち、指令値Ｘｒが変化（上昇又は低下）した制御周期において、ＦＦ制御量算出部６は、Ｓ４３０により、ニューラルネットワークデータファイル１１１からニューラルネットワークモデルを読み込む。
【００７０】
図８には、ＦＦ制御量算出部８で用いられるニューラルネットワークモデルの構成例を説明する概念図が示される。
【００７１】
図８を参照して、ニューラルネットワークモデル１２０は、入力層を構成するＫ個（Ｋ：２以上の整数）のニューロンと、出力層を構成するＬ個（Ｌ：自然数）のニューロンと、入力層及び出力層の間に接続された隠れ層を構成する複数のニューロンとを含む。更に、隠れ層は、Ｍ層に亘って最大Ｊ個（Ｍ，Ｊ：２以上の整数）のニューロンが相互接続されて構成される。上述の個数パラメータＫ，Ｌ，Ｍ，Ｊを決定することにより、ニューラルネットワークモデル１２０の構造が設定される。このように、入力層、隠れ層、出力層の数、及び、各層のニューロン数によって、ニューラルネットワークモデル１２０の構造を任意に設定することができる。図８中に円記号で表記した各ニューロンには、活性化関数が入力される。例えば、活性化関数にはシグモイド関数を用いることができるが、公知の任意の活性化関数を適用することができる。
【００７２】
図８の例では、Ｋ＝３，かつ、Ｌ＝２であり、入力層には、３個のニューロンＮ１１〜Ｎ１３が配置されるとともに、出力層には、ニューロンＮ２１，Ｎ２２が配置される。入力層及び出力層の数、並びに、隠れ層及び各相のニューロン数が、図６のＳ３４０で設定されることで、ニューラルネットワークモデル１２０の構造が設定される。更に、Ｓ４３０では、ニューラルネットワークデータファイル１１１から各ニューロン間での重み係数が読み出されることで、ニューラルネットワークモデル１２０が確定される。
【００７３】
後述するように、各重み係数は、過去の実績値から得られた複数の学習データを用いた機械学習によって決定されて、ニューラルネットワークデータファイル１１１のその値が格納されている。
【００７４】
再び図７を参照して、ＦＦ制御量算出部８は、Ｓ４４０により、ニューラルネットワークモデル１２０の入力層に、指令値Ｘｒ、前回指令値Ｘｒｐ、及び、許容シュート量Ｘｍｓｈを設定する。具体的には、図８のニューラルネットワークモデル１２０において、ニューロンＮ１１に指令値Ｘｒが入力され、ニューロンＮ１２に前回指令値Ｘｒｐが入力され、ニューロンＮ１３には、Ｓ４１０で算出された許容シュート量Ｘｍｓｈが入力される。
【００７５】
ＦＦ制御量算出部８は、Ｓ４５０では、Ｓ４３０で読み込まれた重み係数が設定されたニューラルネットワークモデル１２０に対して、Ｓ４４０での指令値Ｘｒ、前回指令値Ｘｒｐ、及び、許容シュート量Ｘｍｓｈを入力層に設定することにより、出力層にて閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆを求める。具体的には、図８のニューラルネットワークモデル１２０において、ニューロンＮ２１に閾値Ｘｔｈが得られるとともに、Ｎ２２にＦＦ制御量ＤＴｆｆが得られる。
【００７６】
ＦＦ制御量算出部８は、Ｓ４６０では、Ｓ４５０で求められた閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆを制御切替部９へ出力する。
【００７７】
一方で、Ｆｆｆ＝０のとき（Ｓ４２０のＮＯ判定時）、即ち、指令値Ｘｒが変化していない制御周期では、ＦＦ制御量算出部６は、Ｓ４３０〜Ｓ４５０をスキップして、Ｓ４６０に処理を進める。従って、ニューラルネットワークモデルを用いた処理は実行されず、現在の指令値Ｘｒへの変化後の最初の制御周期で求められた閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆが、更新されることなく、Ｓ４６０により制御切替部９へ出力される。
【００７８】
次に、学習制御部１１０によるニューラルネットワーク学習について説明する。図９には、ニューラルネットワークモデル１２０における機械学習での入力値及び出力値を説明する概念図が示される。
【００７９】
図９を参照して、指令値Ｘｒが変化する毎に、実際の制御実績におけるシュート量Ｘｓｈが求められる。そして、当該制御実績における、指令値Ｘｒ、変化前の指令値Ｘｒ、並びに、フィードフォワード制御に用いられた閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆが、シュート量Ｘｓｈと共に学習データとして抽出される。
【００８０】
そして、シュート量Ｘｓｈは、入力層のニューロンＮ１３への入力値とされる。指令値Ｘｒ、前回指令値Ｘｒｐ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆは、図８と同様に、それぞれ、ニューロンＮ１１、Ｎ１２、Ｎ２１及びＮ２２の値とされる。
【００８１】
図１０は、学習データ抽出部１１４による制御処理を説明するフローチャートである。図１０に示された制御処理は、制御周期毎に実行される。
【００８２】
図１０を参照して、学習データ抽出部１１４は、Ｓ５００により、出力制御部１００が当該制御周期で用いた、指令値Ｘｒ、前回指令値Ｘｒｐ、フラグＦｆｆ，Ｆｗ、閾値Ｘｔｈ、ＦＦ制御量ＤＴｆｆ、及び、出力値Ｘを受け取ると、Ｓ５１０により、フラグＦｆｆ＝０であるか否かを判定する。
【００８３】
Ｆｆｆ＝０の制御周期（Ｓ５１０のＹＥＳ判定時）には、シュート量、即ち、指令値Ｘｒに対する偏差ΔＸの最大値（絶対値）を抽出するためのＳ５２０〜Ｓ５４０が実行される。学習データ抽出部１１４は、シュート量を抽出するための変数ＰＴとして、出力値Ｘから指令値Ｘｒを減算した値と、フラグＦｗとの積を求める（ＰＴ＝Ｆｗ・（Ｘ−Ｘｒ））。上述のように、フラグＦｗは、指令値Ｘｒが上昇すると、指令値Ｘｒが低下するまでの期間「１」に設定される。このため、Ｆｗ＝１の期間では、Ｆｗ・（Ｘ−Ｘｒ）＝Ｘ−Ｘｒであり、指令値Ｘｒに対するオーバーシュート量が変数ＰＴとされる。
【００８４】
一方で、フラグＦｗは、指令値Ｘｒの低下後に、指令値Ｘｒが上昇するまでの期間「−１」に設定される。このため、Ｆｗ＝−１の期間では、Ｆｗ・（Ｘ−Ｘｒ）＝Ｘｒ−Ｘであり、指令値Ｘｒに対するアンダーシュート量が変数ＰＴとされる。
【００８５】
学習データ抽出部１１４は、Ｓ５３０では、Ｓ５２０で算出した変数ＰＴを、シュート量Ｘｓｈと比較する。後述のように、シュート量Ｘｓｈは、Ｓ５８０により、フラグＦｆｆ＝１の制御周期、即ち、指令値Ｘｒの変化（上昇又は低下）に応じて、０に初期化（Ｘｓｈ＝０）される。そして、ＰＴ＞Ｘｓｈであると（Ｓ５３０のＹＥＳ判定時）には、Ｓ５４０により、Ｘｓｈ＝ＰＴに更新される。一方で、ＰＴ≦Ｘｓｈのときには（Ｓ５３０のＮＯ判定時）には、シュート量Ｘｓｈの現在の値が維持される。
【００８６】
一方で、フラグＦｆｆ＝１の制御周期（Ｓ５５０のＮＯ判定時）では、Ｓ５５０により、シュート量Ｘｓｈ＞０であるか否かが判定される。Ｘｓｈ＞０であれば（Ｓ５５０のＹＥＳ判定時）、Ｓ５７０により、Ｓ５００で受け取った、指令値Ｘｒ、前回指令値Ｘｒｐ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆと、シュート量Ｘｓｈが、学習データとして出力される。出力された学習データは、セット毎に区別して学習データファイル１１３へ書き込まれる。そして、Ｓ５８０により、シュート量Ｘｓｈ＝０に初期化される。
【００８７】
この結果、フラグＦｆｆ＝１の制御周期で、指令値Ｘｒの上昇又は低下に応じて、閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆが設定されると、次に、フラグＦｆｆ＝１となって閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆが更新されるまでの期間において、Ｓ５２０〜Ｓ５４０により、オーバーシュート量（Ｘ−Ｘｒ）の最大値、又は，アンダーシュート量（Ｘｒ−Ｘ）の最大値が実績のシュート量Ｘｓｈとして抽出される。そして、求められたシュート量Ｘｓｈと、制御に用いられた、指令値Ｘｒ、前回指令値Ｘｒｐ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆとが、１セットの学習データとして抽出される。抽出された学習データは、セット毎に学習データファイル１１３へ格納される。
【００８８】
図１に示された学習データ処理部１１２は、学習データファイル１１３に格納された学習データを用いて、図８に示されたニューラルネットワークモデル１２０の各ニューロン間の重み係数を決定する。
【００８９】
図１１は、学習データ処理部１１２による制御処理を説明するフローチャートである。図１１に示された制御処理は、機械学習の実行指示が生成される毎に実行される。例えば、当該実行指示は、電力変換器（ＤＣ／ＤＣコンバータ１１）の起動時に生成することができる。或いは、定期的（１日毎、１週間毎等）に実行指示を生成することも可能である。これにより、前回の機械学習以降に新たに蓄積された学習データを加えて、ニューラルネットワークモデル１２０内の重み係数を更新することが可能となる。
【００９０】
図１１を参照して、学習データ処理部１１２は、Ｓ６００により、図９に示されたニューラルネットワークモデル１２０の構造を設定する。上述のように、ニューラルネットワークモデル１２０の入力層には、入力層に指令値Ｘｒ、変化前の前回指令値Ｘｒｐ、及び、制御実績として得られたシュート量Ｘｓｈが設定される。出力層には、当該シュート量Ｘｓｈが発生した際に用いられた、閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆが設定される。
【００９１】
学習データ処理部１１２は、Ｓ６１０により、ニューラルネットワークモデル１２０内の複数のニューロン間の重み係数の初期値を、例えば乱数を用いて設定する。上述のように、各ニューロンの関数には、例えば、シグモイド関数を用いることができる。
【００９２】
学習データ処理部１１２は、Ｓ６２０により、学習データファイル１１３から、学習データの１セットを構成する指令値Ｘｒ、前回指令値Ｘｒｐ、シュート量Ｘｓｈ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆを読み込む。Ｓ６３０では、学習データのセット毎に、入力層に、指令値Ｘｒ、前回指令値Ｘｒｐ、及び、シュート量Ｘｓｈを与えることにより、ニューラルネットワークモデル１２０の出力層で得られる閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆと、学習データの閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆとの誤差が解消するように、例えば、誤差逆伝搬法を用いて、ニューラルネットワークモデル１２０の重み係数が修正される。
【００９３】
学習データ処理部１１２は、Ｓ６４０により、上記誤差の二乗平均値（二乗平均誤差）による収束判定を実行する。例えば、合計Ｎセットの学習データ（Ｎ：２以上の自然数）のうちのｉ番目のセット（ｉ：１≦ｉ≦Ｎの自然数）の学習データでの閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆについて、出力層で得られた計算値βｉと、実際の学習データＹｉとを用いて、二乗誤差Ｅｉ＝（Ｙｉ−βｉ）2を定義すると、ｉ＝１からｉ＝ＮまでのＥｉを積算したΣＥｉの平均値（ΣＥｉ）／Ｎが、予め定められた判定値ε（例えば、０．００１）よりも小さくなると、Ｓ６４０をＹＥＳ判定とすることができる。
【００９４】
二乗平均誤差が収束しないとき、（ΣＥｉ）／Ｎ＞εのときには、Ｓ６４０がＮＯ判定とされて、Ｓ６３０により重み係数が修正される。Ｓ６３０及びＳ６４０の処理は、二乗平均誤差が収束する重み係数が得られるまで繰り返される。
【００９５】
二乗平均誤差が収束したとき（Ｓ６４０のＹＥＳ判定時）の重み係数は、Ｓ６５０により、ニューラルネットワークデータファイル１１１に書き出される。この重み係数は、図７のＳ４３０において、ＦＦ制御量算出部６がニューラルネットワークデータファイル１１１から読み込むことにより、閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆの設定に用いられる。
【００９６】
このように、本実施の形態に係る電力変換器の制御装置では、指令値Ｘｒが変化（上昇又は低下）した制御周期での設定後に固定的に用いられる閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆについて、過去の実績データを用いた学習（ニューラルネットワーク学習）を用いて適切な値に設定することができる。これにより、制御周期毎に更新することによる演算負荷の増大を回避するとともに、制御精度の向上を図ることができる。
【００９７】
（制御動作例の説明）
次に、図１２〜図１６を用いて、実施の形態１に係る電力変換器の制御装置による制御動作の例を説明する。
【００９８】
図１２及び図１３には、指令値Ｘｒの上昇に応じたオーバーシュートを抑制する際の制御動作例が示される。図１２には、比較例としてフィードバック制御のみで対応した場合の動作例が示される一方で、図１３では、実施の形態１に係るフィードバック制御及びフィードフォワード制御の切替で対応した動作例が示される。図１２及び図１３の縦軸には、上昇後の指令値Ｘｒに許容シュート量Ｘｍｓｈを加算した値（Ｘｒ＋Ｘｓｍｈ）が、併せて示される。
【００９９】
図１２を参照して、指令値Ｘｒの上昇に応じて、ＦＢ制御量算出部８によって算出されたＦＢ制御量ＤＴｆｂを用いて出力値Ｘが制御される。図１２では、フィードバック制御が継続的に用いられる一方で、フィードフォワード制御は用いられていない。出力値Ｘは、許容シュート量Ｘｍｓｈよりも大きいオーバーシュートの発生後、上昇後の指令値Ｘｒに整定している。
【０１００】
図１３を参照して、実施の形態１では、指令値Ｘｒが上昇した制御周期で設定された閾値Ｘｔｈに対して、Ｘ＞Ｘｔｈの期間では、フィードフォワード制御が選択される。従って、制御切替部９（図１）は、図中の期間Ｔｆｆでは、ＦＦ制御量ＤＴｆｆを制御量ＤＴとする一方で、Ｔｆｆ以外の期間では、ＦＢ制御量ＤＴｆｆを制御量ＤＴとする。
【０１０１】
図１４には、制御切替部９によって設定された制御量ＤＴの推移を図１２及び図１３で比較するための波形図が示される。
【０１０２】
図１４の縦軸には、制御量（即ち、デューティ比）ＤＴが示される。横軸は、図１２及び図１３の横軸を拡大した時間軸である。又、図１４中において、点線は図１２（比較例）における制御量ＤＴの推移を示し、実線は、図１３（実施の形態１）における制御量ＤＴの推移を示している。
【０１０３】
時刻ｔ０において、指令値Ｘｒが上昇されると、実施の形態１においても、上昇後の指令値Ｘｒに対するフィードバック制御によって出力値の制御が開始される。このため、実線及び点線の間で、制御量ＤＴが一致する期間が生じる。又、上述のように、時刻ｔ０に対応する制御周期において、ＦＦ制御量算出部８では、上昇後の指令値Ｘｒに対応するための閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆが算出される。
【０１０４】
実施の形態１（実線）では、Ｘ＞Ｘｔｈになるのに応じて、フィードフォワード制御が適用される期間Ｔｆｆが設けられる。これにより、特に、期間Ｔｆｆの開始時において、出力値Ｘを低下させる、即ち、オーバーシュートを抑制するために、制御量ＤＴが、ＦＦ制御量ＤＴｆｆまで急激に低下される。これにより、図１３に示したように、出力値Ｘの上昇が急激に抑制される。これに対して、フィードバック制御では、制御量ＤＴの減少も緩やかなものとなるので、図１２に示されたように、オーバーシュート量も比較的大きくなってしまう。
【０１０５】
期間Ｔｆｆを通じて、ＦＦ制御量ＤＴｆｆは、時刻ｔ０の制御周期で設定された値が維持されているので、ＦＦ制御量ＤＴｆｆを算出するための演算処理は不要である。又、許容シュート量Ｘｍｓｈを入力層への入力値に含むニューラルネットワークモデル１２０を用いて閾値Ｘｔｈを設定することで、閾値Ｘｔｈに従ってフィードフォワード制御の適用を開始することにより、オーバーシュート量を許容シュート量Ｘｍｓｈよりも小さくすることができていることが理解される。
【０１０６】
フィードフォワード制御の適用によって出力値Ｘが低下して、Ｘ＜Ｘｔｈになると、フィードフォワード制御が適用される期間Ｔｆｆは終了される。そして、当該時点での偏差ΔＸ（ΔＸ＝Ｘｒ−Ｘ）に従ってフィードバック制御が再開される。以降では、図１３に示したように、フィードバック制御によって、出力値Ｘは、上昇後の指令値Ｘｒに整定する。
【０１０７】
図１５及び図１６には、指令値Ｘｒの低下に応じたアンダーシュートを抑制する際の制御動作例が示される。図１５には、図１３と同様に、比較例としてフィードバック制御のみで対応した場合の動作例が示される。一方で、図１６には、図１４と同様に、実施の形態１に係るフィードバック制御及びフィードフォワード制御の切替で対応した動作例が示される。図１５及び図１６の縦軸には、上昇後の指令値Ｘｒから許容シュート量Ｘｍｓｈを減算した値（Ｘｒ−Ｘｓｍｈ）が、併せて示される。
【０１０８】
図１５を参照して、指令値Ｘｒの低下に応じて、ＦＢ制御量算出部８によって算出されたＦＢ制御量ＤＴｆｂを用いて出力値Ｘが制御される。図１５では、図１３と同様に、フィードバック制御が継続的に用いられる。この結果、出力値Ｘは、許容シュート量Ｘｍｓｈよりも大きいアンダーシュートの発生後、低下後の指令値Ｘｒに整定している。
【０１０９】
図１６を参照して、実施の形態１では、指令値Ｘｒが低下した制御周期で設定された閾値Ｘｔｈに対して、Ｘ＜Ｘｔｈの期間では、フィードフォワード制御が選択される。従って、制御切替部９（図１）は、図中の期間Ｔｆｆでは、ＦＦ制御量ＤＴｆｆを制御量ＤＴとする一方で、Ｔｆｆ以外の期間では、ＦＢ制御量ＤＴｆｂを制御量ＤＴとする。
【０１１０】
フィードフォワード制御の適用により、出力値Ｘの低下が急激に抑制されて、期間Ｔｆｆでは、出力値Ｘは上昇に転じている。これにより、図１３及び図１４で説明したのと同様に、アンダーシュート量を許容シュート量Ｘｍｓｈよりも小さくすることができていることが理解される。
【０１１１】
尚、図示は省略しているが、図１６においても、ＦＦ制御量ＤＴｆｆは、指令値Ｘｒの低下時に設定された値が維持されているので、期間Ｔｆｆ内では、ＦＦ制御量ＤＴｆｆを算出するための演算処理は不要である。
【０１１２】
フィードフォワード制御の適用によって出力値Ｘが上昇、即ち、Ｘ＞Ｘｔｈになると、フィードフォワード制御が適用される期間Ｔｆｆは終了される。そして、当該時点での偏差ΔＸ（ΔＸ＝Ｘｒ−Ｘ）に従ってフィードバック制御が再開される。以降では、フィードバック制御によって、出力値Ｘは、低下後の指令値Ｘｒに整定する。
【０１１３】
図１２及び図１３の比較、並びに、図１５及び図１６の比較から理解されるとおり、実施の形態１によれば、指令値Ｘｒの上昇、及び、指令値Ｘｒの低下の両方に対応して、許容シュート量Ｘｍｓｈに対応して設定される閾値Ｘｔｈに従うフィードフォワード制御及びフィードバック制御の切替によって、オーバーシュート量、及び、アンダーシュート量を許容シュート量Ｘｍｓｈ以下に抑制することが可能となる。又、フィードフォワード制御の適用期間において、特許文献１のように、制御周期毎にＦＦ制御量を演算する必要がないので、演算処理についても軽減することができる。
【０１１４】
実施の形態１の変形例．
実施の形態１では、ＤＣ／ＤＣコンバータ１１の運転中の制御実績に基づく学習データを用いた機械学習によって、ＦＦ制御量算出部８が閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆを設定した。実施の形態１の変形例では、制御装置の使用開始前において、初期の学習データを収集するための学習データ生成制御について説明する。
【０１１５】
図１７は、実施の形態１の変形例に係る電力変換器の制御装置の構成を説明する機能ブロック図である。
【０１１６】
図１７を参照して、実施の形態１の変形例に係る制御装置５１は、出力制御部１００Ａと、学習制御部１１０Ａと、学習データ生成制御部１３０とを含む。
【０１１７】
学習制御部１１０Ａは、図１の学習制御部１１０のうちの、学習データファイル１１３及び学習データ抽出部１１４を含む。学習データファイル１１３には、学習データ生成制御を実行するための、指令値Ｘｒ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆによって構成されるテストパラメータのセットが複数個、即ち、複数のテストパターン分、予め格納されている。
【０１１８】
学習データ生成制御部１３０は、パラメータ設定部１２を含む。パラメータ設定部１２は、学習データファイル１１３から上記複数のテストパターンを順に読み出して、読み出したテストパターンでの指令値Ｘｒ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆに従って、ＤＣ／ＤＣコンバータ１１の出力を制御する。そして、当該制御動作において、学習データ抽出部１１４が実施の形態１で説明したように動作することによって、１個のテストパターンに対応して、１セットの学習データが抽出される。抽出された学習データは、学習データファイル１１３へ書き込まれる。
【０１１９】
即ち、出力制御部１００Ａは、図１の出力制御部１００と比較して、ＦＦ制御量算出部６の配置が省略される点で異なる。制御切替部９に対しては、パラメータ設定部１２が、学習データファイル１１３から読み出した閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆが与えられる。
【０１２０】
同様に、指令値Ｘｒについても、パラメータ設定部１２が学習データファイル１１３から読み出したテストパラメータの値が、減算部７及びフラグ判定部５へ入力される。即ち、制御装置５１では、パラメータ設定部１２が、学習データファイル１１３から次のテストパターンを読み込む毎に、指令値Ｘｒが変化（上昇又は低下）することになる。
【０１２１】
図１８は、実施の形態１の変形例に係る電力変換器の制御装置５１による学習データ生成制御開始時の動作を説明するフローチャートである。
【０１２２】
図１８を参照して、制御装置５１は、Ｓ７１０により、パラメータ設定部１２で用いられる間隔時間Ｔｉｎｔを設定する。間隔時間Ｔｉｎｔは、上述したテストパターンの切替周期に対応する。間隔時間Ｔｉｎｔは、テストパラメータを用いた制御動作によって、出力値Ｘが指令値Ｘｒに整定するのに要する時間よりも長くなるように、予め予測設定される。
【０１２３】
更に、制御装置５１は、Ｓ７２０により、図６のＳ３００と同様に、フラグ判定部５で用いられる前回指令値Ｘｒｐ＝０に初期化する。又、Ｓ７３０では、図６のＳ３２０と同様に、学習データ抽出部１１４に関するシュート量Ｘｓｈ＝０に初期化される。更に、制御装置５１は、Ｓ７４０では、図６のＳ３３０と同様に、ＦＢ制御量算出部８（図２）で用いる比例ゲインＫｐ、積分ゲインＫｉ、及び、微分ゲインＫｄの値を設定する。
【０１２４】
図１８では、通常の制御開始時（図６）とは異なり、ＦＦ制御量ＤＴｆｆ及び閾値Ｘｔｈは、テストパターン毎に予め決まっているため、Ｓ３１０及びＳ３４０の処理は実行されず、代わりに、Ｓ７１０により、テストパターンの切替タイミングを指定するための間隔時間Ｔｉｎｔが設定されることになる。
【０１２５】
図１９は、パラメータ設定部１２の学習データ生成制御中の動作を説明するフローチャートである。図１９に示される制御処理は、学習データ生成制御の開始に応じて起動される。
【０１２６】
図１９を参照して、パラメータ設定部１２は、Ｓ８００により、現在時刻Ｔｘを取得するとともに、Ｓ８１０では、旧時刻Ｔｐ＝Ｔｘに更新する。Ｓ８１０は、間隔時間Ｔｉｎｔの経過を検知するためのタイマ値が初期化された状態に相当する。更に、パラメータ設定部１２は、上述した複数のテストパターンの１個のテストパターンについてのテストパラメータを学習データファイル１１３から読み出す。これにより、１パターン分の指令値Ｘｒ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆが読み出される。
【０１２７】
パラメータ設定部１２は、Ｓ８２０により、１個のテストパターンを読み出すと、Ｓ８３０により、学習データファイル１１３に予め格納された複数のテストパターンの全てを読み出し済であるか否かを判定する。
【０１２８】
全テストパターンの読み出しが完了するまで（Ｓ８３０のＮＯ判定時）、パラメータ設定部１２は、Ｓ８２０で読み出したテストパラメータ（指令値Ｘｒ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆ）を用いた、ＤＣ／ＤＣコンバータの制御動作を実行する。
【０１２９】
パラメータ設定部１２は、Ｓ８５０により、現在時刻Ｔｘを取得するとともに、Ｓ８６０により、Ｓ８１０で設定された旧時刻Ｔｐ及び現在時刻Ｔｘ（Ｓ８６０）の時間差を、Ｓ７１０で設定された間隔時間Ｔｉｎｔと比較する。｜Ｔｘ−Ｔｐ｜＜Ｔｉｎｔの間（Ｓ８６０のＹＥＳ判定時）には、Ｓ８２０で読み出された、指令値Ｘｒ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆがパラメータ設定部１２から出力される。
【０１３０】
出力制御部１００Ａは、Ｓ８７０で出力された指令値Ｘｒ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆを用いて、ＤＣ／ＤＣコンバータ１１の出力値Ｘを制御する。この際に、実施の形態１で説明した学習データ抽出部１１４では、図１０の制御処理が実行される。
【０１３１】
｜Ｔｘ−Ｔｐ｜≧Ｔｉｎｔになると（Ｓ８６０のＮＯ判定時）、即ち、Ｓ８２０で読み出されたテストパラメータ（指令値Ｘｒ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆ）を用いた、ＤＣ／ＤＣコンバータの制御が、間隔時間Ｔｉｎｔ継続されると、処理は、Ｓ８００へ戻される。
【０１３２】
そして、Ｓ８００及びＳ８１０により、旧時刻Ｔｐが、次のテストパターンによる制御動作の開始時間を示すように更新されるとともに、Ｓ８２０により、次のテストパターンを学習データファイル１１３から読み出す。これにより、１パターン分の指令値Ｘｒ、閾値Ｘｔｈ、及び、ＦＦ制御量ＤＴｆｆが読み出される。Ｓ８２０でのテストパターンの切替に応じて、出力制御部１００Ａでは、指令値Ｘｒの変化に応じてフラグＦｆｆ＝１に設定される制御周期が生じるので、図１０のＳ５７０（学習データ抽出部１１４）により、１セットの学習データが学習データファイル１１３へ書き込まれる。
【０１３３】
全テストパターンの読み出しが完了するまで（Ｓ８３０のＮＯ判定時）、Ｓ８５０〜Ｓ８７０及びＳ８００〜Ｓ８３０の処理が繰り返される。これにより、テストパターンの切替毎に、指令値Ｘｒの変更（上昇又は下降）に対応する出力値Ｘの制御が実行されて、１セットの学習データが、学習データファイル１１３へ書き込まれる。
【０１３４】
パラメータ設定部１２は、学習データファイル１１３から全テストパターンの読み出しが完了すると（Ｓ８３０のＹＥＳ判定時）、Ｓ８４０により、ＤＣ／ＤＣコンバータ１１の停止を指示する。これにより、複数のテスタパターンを用いた学習データ収集のための学習データ生成制御が終了される。
【０１３５】
このように、実施の形態１の変形例に係る電力変換器の制御装置によれば、ＦＦ制御量算出部８が閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆを設定するためのニューラルネットワークモデルによる機械学習のための初期の学習データを収集することが可能である。
【０１３６】
実施の形態２．
実施の形態１ではＤＣ／ＤＣコンバータ１１の運転中に制御実績に基づく学習データを抽出したが、運転中における学習データを蓄積しない構成とすることも可能である。
【０１３７】
図２０は、実施の形態２に係る電力変換器の制御装置の構成を説明する機能ブロック図である。
【０１３８】
図２０を参照して、実施の形態２に係る制御装置５２は、図１と同様の出力制御部１００と、学習制御部１１０Ｂとを備える。学習制御部１１０Ｂは、図１の学習制御部１１０のうちの、ニューラルネットワークデータファイル１１１、学習データ処理部１１２、及び、学習データファイル１１３を含む。
【０１３９】
学習データファイル１１３には、複数セットの学習データが予め格納される。例えば、工場出荷前に実施の形態１の変形例で説明した学習データ生成制御を実行することによって、複数セットの学習データを得ることができる。
【０１４０】
学習データ処理部１１２は、図１１の制御処理を実行することによって、図８及び図９に示されたニューラルネットワークモデル１２０の重み係数を算出して、ニューラルネットワークデータファイル１１１へ書き込む。一方で、実施の形態２の学習制御部１１０Ｂでは、学習データ抽出部１１４が配置されていないため、ＤＣ／ＤＣコンバータ１１の運転中に学習データは蓄積されない。
【０１４１】
図２１は、実施の形態２に係る電力変換器の制御装置５２の制御開始時における制御動作を説明するフローチャートである。
【０１４２】
図２１を参照して、制御装置５２は、図６と同様のＳ３００により、フラグ判定部５が図３で用いる前回指令値Ｘｒｐ＝０に初期化するとともに、図６と同様のＳ３１０により、制御量ＤＴ＝０に初期化する。更に、Ｓ３１０では、許容シュート量Ｘｍｓｈを設定するためのパラメーラα、及び、閾値Ｘｔｈの初期値（Ｘｔｈ＝Ｘ０）が設定される。
【０１４３】
更に、制御装置５２は、図３と同様のＳ３３０により、ＦＢ制御量算出部８で用いる比例ゲインＫｐ、積分ゲインＫｉ、及び、微分ゲインＫｄの値を設定する。一方で、実施の形態２では、学習データ抽出部１１４が不要であるので、シュート量Ｘｓｈ＝０に初期化するための図３でのＳ３２０は実行されない。
【０１４４】
制御装置５２は、Ｓ３４０では、学習データ処理部１１２に対して、ニューラルネットワークモデル１２０の構造を決めるためのパラメータ値、具体的には、ニューラルネットワークモデルの入力層のニューロン数（例えば、３個）、中間層（隠れ層）の数、中間層（隠れ層）の各層におけるニューロン数、及び、出力層のニューロン数（例えば、２個）を設定する。更に、学習データ処理部１１２に対して、学習データファイル１１３に予め格納された学習データを用いた機械学習の実行指示を生成することにより、ニューラルネットワークモデル１２０の各ニューロン間の重み係数が設定される。
【０１４５】
このように、実施の形態２に係る電力変換器の制御装置では、ＤＣ／ＤＣコンバータ１１の運転中に制御実績に基づく学習データを蓄積しなくても、実施の形態１と同様のフィードフォワード制御及びフィードバック制御の切替による出力値Ｘの制御により、アンダーシュート及びオーバーシュートを抑制することが可能である。
【０１４６】
実施の形態２に係る電力変換器の制御装置では、学習データファイル１１３に格納された学習データは増加しないので、図１１の制御処理の起動指示（即ち、機械学習の実行指示）は、電力変換器（ＤＣ／ＤＣコンバータ１１）の起動毎に生成することができる。或いは、ニューラルネットワークデータファイル１１１を不揮発性メモリで構成することにより、学習データ処理部１１２によって求められる重み係数を、直接、ニューラルネットワークデータファイル１１１に格納することも可能である。この場合には、図２１のＳ３４０において重み係数を併せて読み出すことにより、学習データ処理部１１２、及び、学習データファイル１１３の配置を省略することも可能である。
【０１４７】
実施の形態３．
実施の形態３では、実施の形態１で説明したフィードフォワード制御及びフィードバック制御の切替の変形例を説明する。実施の形態３では、図１に示した構成において、制御切替部９の動作が実施の形態１（図４）から変更される。その他の制御機能については、実施の形態１と同様であるので、詳細な説明は繰り返さない。
【０１４８】
図２２は、実施の形態３に係る電力変換器の制御装置における制御切替部の動作を説明するフローチャートである。図２２に示されるフローチャートに従う制御処理は、制御周期毎に実行される。
【０１４９】
図２２を参照して、制御切替部９は、Ｓ９００により、ＦＦ制御量ＤＴｆｆ、閾値Ｘｔｈ、ＦＢ制御量ＤＴｆｂ、フラグＦｗ，Ｆｆｆ、及び、出力値Ｘを受け取る。
【０１５０】
制御切替部９は、Ｓ９１０では、フラグＦｆｆ＝１であるか否かを判定し、Ｆｆｆ＝１の制御周期では（Ｓ９１０のＹＥＳ判定時）、Ｓ９２０により、前回周期での出力値を示す変数Ｘｐ（以下、前回出力値Ｘｐとも称する）を初期化する（Ｘｐ＝０）。Ｆｆｆ＝０の制御周期では（Ｓ９１０のＮＯ判定時）、Ｓ９２０はスキップされて、前回出力値Ｘｐの値が維持される。
【０１５１】
制御切替部９は、図４のＳ２１０，Ｓ２５０，Ｓ２６０と同様のＳ９３０，Ｓ９４０，Ｓ９９２により、フラグＦｗが「１」及び「０」のいずれであるか、並びに、閾値Ｘｔｈ及び出力値Ｘの比較を行う。
【０１５２】
制御切替部９は、Ｆｗ＝１（Ｓ９３０のＹＥＳ判定時）、かつ、Ｘ＞Ｘｔｈ（Ｓ９４０のＹＥＳ判定時）のときには、Ｓ９５０により、出力値Ｘと前回出力値Ｘｐとを比較する。そして、Ｘ＞Ｘｐのとき（Ｓ９５０のＹＥＳ判定時）、即ち、出力値Ｘの上昇中には、Ｓ９６０により、制御量ＤＴ＝ＤＴｆｆに設定する。即ち、フィードフォワード制御が選択される。これに対して、Ｘ≦Ｘｐのとき（Ｓ９５０のＮＯ判定時）、即ち出力値Ｘが上昇から低下に転じたときには、閾値Ｘｔｈを超えるオーバーシュートが発生していても、Ｓ９４５より、制御量ＤＴ＝ＤＴｆｂに設定される。即ち、フィードバック制御が選択される。
【０１５３】
同様に、制御切替部９は、Ｆｗ＝−１（Ｓ９３０のＮＯ判定時）、かつ、Ｘ＜Ｘｔｈ（Ｓ９９２のＹＥＳ判定時）のときには、Ｓ９９４により、出力値Ｘと前回出力値Ｘｐとを比較する。そして、Ｘ＜Ｘｐのとき（Ｓ９９４のＹＥＳ判定時）、即ち、出力値Ｘの低下中には、Ｓ９９６により、制御量ＤＴ＝ＤＴｆｆに設定する。これに対して、Ｘ≧Ｘｐのとき（Ｓ９９４のＮＯ判定時）、即ち出力値Ｘが低下から上昇に転じたときには、閾値Ｘｔｈを超えるアンダーシュートが発生していても、Ｓ９４５により、制御量ＤＴ＝ＤＴｆｂに設定される。
【０１５４】
更に、制御切替部９は、Ｓ９６０、Ｓ９４５、又は、Ｓ９９６による制御量ＤＴの設定後、Ｓ９７０により、Ｘｐ＝Ｘとして、次回の制御周期で用いられる前回出力値Ｘｐを設定する。制御切替部９は、Ｓ９８０により、制御量ＤＴ（デューティ比）をスイッチング制御信号発生部１０（図１）へ出力して、当該制御周期での処理を終了する。
【０１５５】
次に、図２３及び図２４を用いて、制御切替部９の動作を実施の形態１及び実施の形態３の間で比較する。図２３には、オーバーシュートに対する実施の形態１での制御切替部９の動作が示され、図２４には、オーバーシュートに対する実施の形態３での制御切替部９の動作が示される。
【０１５６】
図２３に示されるように、実施の形態１では、出力値Ｘ及び閾値Ｘｔｈの比較により、Ｘ＞Ｘｔｈとなる、時刻ｔｘ〜ｔｙの期間において、制御量ＤＴ＝ＤＴｆｆと設定されて、フィードフォワード制御が選択される。一方で、Ｘ≦Ｘｔｈである時刻ｔｘまでの期間、及び、時刻ｔｙ以降の期間では、制御量ＤＴ＝ＤＴｆｂと設定されて、フィードバック制御が選択される。
【０１５７】
これに対して、図２４に示されるように、実施の形態３では、Ｘ＞Ｘｔｈとなる時刻ｔｘ〜ｔｙの期間のうち、出力値Ｘが上昇中である時刻ｔｘ〜ｔｙ♯の期間においてのみ、制御量ＤＴ＝ＤＴｆｆと設定されて、フィードフォワード制御が選択される。一方で、時刻ｔｘ〜ｔｙの期間のうち、出力値Ｘが低下に転じた時刻ｔｙ♯〜ｔｙの期間では、時刻ｔｘまでの期間、及び、時刻ｔｙ以降の期間と同様に、制御量ＤＴ＝ＤＴｆｂと設定されて、フィードバック制御が選択される。
【０１５８】
従って、実施の形態３に係る電力変換器の制御装置では、指令値Ｘｒとの偏差ΔＸに依存せず、固定された制御量（ＤＴｆｆ）が適用されるフィードフォワード制御の適用期間を、オーバーシュート又はアンダーシュートが拡大している期間に限定することができる。この結果、実施の形態１で説明した、フィードフォワード制御からフィードバック制御への切替によるオーバーシュート及びアンダーシュートの速やかな抑制効果を維持するとともに、オーバーシュート又はアンダーシュートの抑制後における指令値Ｘｒへの制御安定性を高めることができる。
【０１５９】
実施の形態１〜３で説明した電力変換器の制御装置は、例えば、電力系統に適用することができる。
【０１６０】
図２５は、本実施の形態に係る電力変換器の制御装置の適用例を説明するブロック図である。
【０１６１】
図２５を参照して、実施の形態１及びその変形例、実施の形態２、又は、実施の形態３に係る制御装置によって出力値が制御されるＤＣ／ＤＣコンバータ１１は、風力発電機７１０と、直流送電線７２０との間でＤＣ／ＤＣ電力変換を実行する。通常、ＤＣ／ＤＣコンバータ１１には、複数の風力発電機７１０から集電された直流電力が入力される。更に、直流送電線７２０と、交流送電線７４０との間には、ＤＣ／ＡＣ変換器（インバータ）７２０が配置される。例えば、交流送電線７４０は、電力系統の陸上送電のために配置される。即ち、ＤＣ／ＤＣコンバータ１１は、電力系統に接続されることになる。
【０１６２】
風力発電機７１０は洋上等に配置されるが、気象条件（風力）に依存して発電電力が変化するため、ＤＣ／ＤＣコンバータ１１への入力電圧変動は比較的大きい。ＤＣ／ＤＣコンバータ１１への入力電圧変動に応じて、直流送電線７２０の電圧変動が大きくなると、交流送電線７４０の電圧変動によって電力系統の動作が不安定になることが懸念される。
【０１６３】
しかしながら、上述した制御装置５０〜５２を用いて、例えば、ＤＣ／ＤＣコンバータ１１の出力電圧を出力値Ｘとして制御することにより、風力発電機７１０による発電量が変動しても、ＤＣ／ＤＣコンバータ１１から直流送電線７２０への出力電圧のオーバーシュート及びアンダーシュートを抑制することが可能となるので、電力系統を安定化することが可能となる。又、交流送電線７４０で事故が発生すると、直流送電線７２０の直流電圧が急激に上昇することが懸念されるが、このような電圧変動についても、指令値Ｘｒに対するコンバータ１１の出力値Ｘ（出力電圧）のオーバーシュートを抑制するように、本実施の形態に係る制御装置によってＤＣ／ＤＣを制御することで、電圧変動を抑制することが可能となる。このような状況を含めて、直流送電線７２０での電圧変動を制御によって抑制することにより、直流送電線７２０に配設される平滑コンデンサの容量を減少することができるので、装置の小型化及び低コスト化を図ることも可能となる。
【０１６４】
尚、本実施の形態に係る電力変換器の制御装置について、実施の形態１及びその変形例、並びに、実施の形態２及び３では、制御対象としてＤＣ／ＤＣコンバータを例示したが、御対象はＤＣ／ＤＣコンバータに限定されるものではなく、ＡＣ／ＤＣコンバータ、ＤＣ／ＡＣコンバータ等の他の電力変換器を制御対象することも可能である。即ち、制御量に応じて出力値が変化する電力変換器であれば、任意の回路構成及び入出力特性（非線形特性を含む）の電力変換器の出力値（電圧、電流、又は、電力等）を、実施の形態１及びその変形例、実施の形態２、又は、実施の形態３に係る制御装置によって制御することが可能である。
【０１６５】
又、本実施の形態では、オーバーシュート、及び、アンダーシュートの両方に対して閾値Ｘｔｈを設定してフィードフォワード制御を適用したが、オーバーシュート、又は、アンダーシュートの一方にのみ、本実施の形態と同様のフィードフォワード制御及びフィードバック制御の切替を適用することも可能である。例えば、フラグ判定部５及びＦＦ制御量算出部６による動作を、指令値Ｘｒの低下時には、閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆが設定されずにフィードバック制御が固定的に選択されるようにすることで、本実施の形態を、オーバーシュートのみに対応する制御に変形することも可能である。同様に、指令値Ｘｒの上昇時には、閾値Ｘｔｈ及びＦＦ制御量ＤＴｆｆが設定されずにフィードバック制御が固定的に選択されるようにすることで、本実施の形態を、アンダーシュートのみに対応する制御に変形することも可能である。
【０１６６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１６７】
５  フラグ判定部、６  ＦＦ制御量算出部、７  減算部、８  ＦＢ制御量算出部、８Ａ  比例動作部、８Ｂ  積分動作部、８Ｃ  微分動作部、８Ｄ  加算部、８Ｅ  リミッタ、９  制御切替部、１０  スイッチング制御信号発生部、１１  コンバータ、１２  パラメータ設定部、５０〜５２  制御装置、１００，１００Ａ  出力制御部、１１０，１１０Ａ，１１０Ｂ  学習制御部、１１１  ニューラルネットワークデータファイル、１１２  学習データ処理部、１１３  学習データファイル、１１４  学習データ抽出部、１２０  ニューラルネットワークモデル、１３０  初期学習データ生成制御部、７１０  風力発電機、７２０  直流送電線、７４０  交流送電線、ＤＴ  制御量（デューティ比）、ＤＴｆｂ  ＦＢ制御量、ＤＴｆｆ  ＦＦ制御量、Ｘｔｈ  閾値、Ｆｆｆ，Ｆｑ，Ｆｗ  フラグ、Ｋｄ  微分ゲイン、Ｋｉ  積分ゲイン、Ｋｐ  比例ゲイン、Ｎ１１〜Ｎ１３，Ｎ２１，Ｎ２２  ニューロン、Ｔｆｆ  フィードフォワード適用期間、Ｔｉｎｔ  間隔時間、Ｘ  出力値、Ｘｍｓｈ  許容シュート量、Ｘｐ  前回出力値、Ｘｒ  指令値、Ｘｒｐ  前回指令値、Ｘｓｈ  シュート量。
【要約】
出力値（Ｘ）の指令値（Ｘｒ）が変化すると、フィードフォワード制御への切替条件を示す閾値（Ｘｔｈ）が設定される。指令値（Ｘｒ）が上昇した場合には、閾値（Ｘｔｈ）は、変化後の指令値（Ｘｒ）よりも高く設定される。出力値（Ｘ）が閾値（Ｘｔｈ）以下の期間では、フィードバック制御が選択されて、指令値（Ｘｒ）に対する出力値（Ｘ）の偏差に基づいて電力変換器の制御量が設定される。出力値（Ｘ）が閾値（Ｘｔｈ）より大きい期間（Ｔｆｆ）では、フィードフォワード制御が選択されて、電力変換器の制御量が、予め定められたフィードフォワード制御量に設定される。【図１】
0006545428.tif 000002
【図２】
0006545428.tif 000003
【図３】
0006545428.tif 000004
【図４】
0006545428.tif 000005
【図５】
0006545428.tif 000006
【図６】
0006545428.tif 000007
【図７】
0006545428.tif 000008
【図８】
0006545428.tif 000009
【図９】
0006545428.tif 000010
【図１０】
0006545428.tif 000011
【図１１】
0006545428.tif 000012
【図１２】
0006545428.tif 000013
【図１３】
0006545428.tif 000014
【図１４】
0006545428.tif 000015
【図１５】
0006545428.tif 000016
【図１６】
0006545428.tif 000017
【図１７】
0006545428.tif 000018
【図１８】
0006545428.tif 000019
【図１９】
0006545428.tif 000020
【図２０】
0006545428.tif 000021
【図２１】
0006545428.tif 000022
【図２２】
0006545428.tif 000023
【図２３】
0006545428.tif 000024
【図２４】
0006545428.tif 000025
【図２５】
0006545428.tif 000026