(57)【特許請求の範囲】
【請求項１】
不揮発性半導体メモリと、
前記不揮発性半導体メモリを制御する制御回路と、
第１乃至第３の電源端子および第１乃至第２の信号用端子を含む第１端子群と複数のデータ信号線用端子を含む第２端子群とを備え、ＳＡＴＡ規格に準拠したコネクタと、
前記制御回路の第１端子と前記第１端子群に含まれる前記第１の信号用端子とを接続する第１配線と、前記第１端子群に含まれる前記第１の電源端子と前記制御回路の第２端子とを接続する第２配線と、を含む基板と、
を備え、
前記制御回路は、前記コネクタと接続可能な第１外部装置から送信されたシリアル信号を前記第１の電源端子を介して前記第２端子から受信し、前記第１外部装置へ前記第１の信号用端子を介して前記第１端子からシリアル信号を送信するように構成され、
前記制御回路は、第３端子をさらに備え、前記第３端子からＤＡＳ信号を出力し、
前記第１の信号用端子は、ＤＡＳ端子であり、
前記基板は、前記第１配線から分岐して前記第３端子に接続する第３配線をさらに含む、
半導体装置。
【請求項２】
前記制御回路は、
前記コネクタと接続可能な第２外部装置とＳＡＴＡ規格に基づいて通信可能であって、
前記コネクタに前記第２外部装置が接続され、前記第２外部装置とＳＡＴＡ規格に基づいて通信する場合に、前記第２外部装置から前記第１の電源端子を介して受信した信号を使用しない
請求項１に記載の半導体装置。
【請求項３】
前記制御回路は、前記第２外部装置とＳＡＴＡ規格に基づいて通信する場合に、前記第１の信号用端子を介して前記第３端子から前記ＤＡＳ信号を前記第２外部装置へ送信する請求項２に記載の半導体装置。
【請求項４】
通常モードと省電力モードを含む複数の動作状態を有し
前記制御回路は、前記第２外部装置とＳＡＴＡ規格に基づいて通信する場合に、前記第１端子群に含まれる第２信号用端子を介して前記第２外部装置からＤＥＶＳＬＰ信号を受信するように構成された請求項３に記載の半導体装置。
【請求項５】
前記第１の電源端子は、ＤＣ＋１２Ｖ用の電源端子であり、
前記第２の電源端子は、ＤＣ＋３．３Ｖ用の電源端子であり、
前記第３の電源端子は、ＤＣ＋５Ｖ用の電源端子である請求項１に記載の半導体装置。
【請求項６】
前記基板は、ダイオードと抵抗とを有するプルアップ回路をさらに備え、
前記第２配線は、前記ダイオードのカソードと前記第１の電源端子とを接続する第４配線と、前記ダイオードのアノードと前記第２端子とを接続する第５配線と、を含み、
前記抵抗が、前記制御回路の駆動電圧と同じ電位を有する電源電圧と、前記第５配線と、に接続される請求項１に記載の半導体装置。
【請求項７】
前記基板は、平面視において矩形であり、前記コネクタは前記矩形の第１の辺に沿って備えられる請求項１に記載の半導体装置。
【請求項８】
前記第１端子群は１５個の端子であり、前記第２端子群は７個の端子である請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置および中継基板に関する。
【背景技術】
【０００２】
２．５インチＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）とホストとの接続には、例えば、ＳＡＴＡ（Ｓｅｒｉａｌ  ＡＴＡ）インタフェースが適用される。ＳＡＴＡはシリアル伝送方式であるため、パラレル伝送方式のように同期をとる必要がなく、高速に安定してデータ転送が可能であるという特徴を備える。また、ＳＡＴＡに使用されるケーブルは細いため、ハードウエア内での省スペース化や冷却効率の向上にもメリットを有するという特徴を備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１３８４６５号公報
【特許文献２】特開２００５−３４６１２３号公報
【特許文献３】特開２００１−２８２７０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、設計コストや部品コスト等の増加を抑制できる半導体装置および中継基板を提供することを目的とする。
【課題を解決するための手段】
【０００５】
１つの実施形態によれば、半導体装置は、不揮発性半導体メモリと、前記不揮発性半導体メモリを制御する制御回路と、第１乃至第３の電源端子および第１乃至第２の信号用端子を含む第１端子群と複数のデータ信号線用端子を含む第２端子群とを備え、ＳＡＴＡ規格に準拠したコネクタと、前記制御回路の第１端子と前記第１端子群に含まれる前記第１の信号用端子とを接続する第１配線と、前記第１端子群に含まれる前記第１の電源端子と前記制御回路の第２端子とを接続する第２配線と、を含む基板と、を備え、前記制御回路は、前記コネクタと接続可能な第１外部装置から送信されたシリアル信号を前記第１の電源端子を介して前記第２端子から受信し、前記第１外部装置へ前記第１の信号用端子を介して前記第１端子からシリアル信号を送信するように構成される。前記制御回路は、第３端子をさらに備え、前記第３端子からＤＡＳ信号を出力し、前記第１の信号用端子は、ＤＡＳ端子であり、前記基板は、前記第１配線から分岐して前記第３端子に接続する第３配線をさらに含む。
【図面の簡単な説明】
【０００６】
【図１】図１は、実施形態にかかる半導体装置の構成例を示すブロック図である。
【図２】図２は、半導体装置の概略構成を示す平面図である。
【図３】図３は、実施形態にかかるＳＡＴＡコネクタの端子群を示す図である。
【図４】図４は、実施形態にかかる中継基板を介して半導体装置を外部装置に接続する構造の概略例を示す図である。
【図５】図５は、図４に示す中継基板の端子群の一例を示す図である。
【図６】図６は、図４に示す外部装置の端子群の一例を示す図である。
【図７】図７は、中継基板の概略構成例を示す上視図である。
【図８】図８は、中継基板と半導体装置との組立形態の一例を示す図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかる半導体装置および中継基板を詳細に説明する。なお、以下の実施形態により本発明が限定されるものではない。
【０００８】
図１は、実施形態にかかる半導体装置１００の構成例を示すブロック図である。半導体装置１００は、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）規格に準拠したインタフェースであるＳＡＴＡインタフェース（Ｉ／Ｆ）２を介してホストと接続され、ホストの外部記憶装置として機能する。ホストは、例えば、パーソナルコンピュータやサーバなどの情報処理装置、携帯電話、撮像装置であってもよいし、タブレットコンピュータやスマートフォンなどの携帯端末であってもよいし、ゲーム機器であってもよいし、カーナビゲーションシステムなどの車載端末であってもよい。また、半導体装置１００は、ＳＡＴＡインタフェース２を介して、半導体装置１００が所定の動作を正しく実行するか否かを検証するためのテスターなどとの間でデータを送受信することもできる。以下の説明では、ホストやテスター等を単に外部装置という。
【０００９】
半導体装置１００は、不揮発性半導体記憶素子としてのＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤメモリと略す）１０と、コントローラとしてのドライブ制御回路４と、ＮＡＮＤメモリ１０よりも高速記憶動作が可能な揮発性半導体記憶素子であるＤＲＡＭ２０と、電源回路５と、状態表示用のＬＥＤ６と、ドライブ内部の温度を検出する温度センサ７とを備えている。温度センサ７は、例えばＮＡＮＤメモリ１０の温度を直接または間接的に測定する。ドライブ制御回路４は、温度センサ７による測定結果が一定温度以上となった場合に、ＮＡＮＤメモリ１０への情報の書き込みなどを制限して、それ以上の温度上昇を抑制する。
【００１０】
電源回路５は、外部装置内の電源回路から接続インタフェース２を介して供給される外部直流電源から複数の異なる内部直流電源電圧を生成し、これら内部直流電源電圧を半導体装置１００内の各回路に供給する。また、電源回路５は、外部電源の立ち上がりを検知し、パワーオンリセット信号を生成して、生成したパワーオンリセット信号をドライブ制御回路４に供給する。
【００１１】
図２は、半導体装置１００の概略構成を示す平面図である。電源回路５、ＤＲＡＭ２０、ドライブ制御回路４、ＮＡＮＤメモリ１０は、配線パターンが形成された配線基板８上に搭載される。配線基板８は、平面視において略長方形形状を呈する。略長方形形状を呈する配線基板８の一方の短辺側には、外部装置に接続されて、上述したＳＡＴＡインタフェース２として機能する標準ＳＡＴＡインタフェースコネクタ（以下、ＳＡＴＡコネクタという）９が設けられている。標準ＳＡＴＡインタフェースコネクタとは、電源入力用に設けられた１５ピンのＤＣインプット端子と、データ入出力用に設けられた７ピンのＳＡＴＡインタフェース端子とからなるコネクタである。このＳＡＴＡコネクタ９は、外部装置から入力された電源を電源回路５に供給する電源入力部として機能する。
【００１２】
配線基板８は、合成樹脂を重ねて形成された多層構造になっており、例えば８層構造となっている。なお、配線基板８の層数は８層に限られない。配線基板８には、合成樹脂で構成された各層の表面あるいは内層に様々な形状で配線パターンが形成されている。配線基板８に形成された配線パターンを介して、配線基板８上に搭載された電源回路５、ＤＲＡＭ２０、ドライブ制御回路４、ＮＡＮＤメモリ１０同士が電気的に接続される。
【００１３】
上述した半導体装置１００において、ホストから送信されたプログラムのＤＲＡＭ２０への書き込み（流し込みともいう）や、テスターを用いた半導体装置１００のデバッグには、たとえばＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ）信号などのシリアル信号が用いられる。なお、プログラムとは、半導体装置１００が記憶装置として動作するために必要となるプログラムであって、ＮＡＮＤメモリ１０に対する書き込み／読み出し等の動作をドライブ制御回路４に実装されたプロセッサ（ＣＰＵなど）に実行させるためのプログラムが含まれている。ただし、信号用の７ピンと給電用の１５ピンとからなる標準仕様のＳＡＴＡコネクタ９は、ＵＡＲＴ信号などのシリアル信号伝送用の端子（たとえば拡張端子）を備えていない。そこで実施形態にかかる半導体装置１００は、ＳＡＴＡコネクタ９が標準で備えるインタフェースコネクタ（以下、標準端子という）を使用して、シリアル信号を送受信する。また、送受信するシリアル信号としては、ＵＡＲＴ信号を例に挙げる。
【００１４】
図３に、実施形態にかかるＳＡＴＡコネクタの端子群を示す。図３に示すように、ＳＡＴＡコネクタ（第１コネクタ）９は、標準端子として、電源入力のためのＤＣインプット端子群１０１と、データ入出力用のＳＡＴＡインタフェース端子群１０２とを含む。
【００１５】
ＤＣインプット端子群（第１端子群）１０１において、ＧＮＤ端子はグランド用端子である。Ｖ３３端子はＤＣ＋３．３Ｖ用の電源端子（第２電源端子）であり、Ｖ５端子はＤＣ＋５Ｖ用の電源端子（第３電源端子）であり、Ｖ１２端子はＤＣ＋１２Ｖ用の電源端子（第１電源端子）である。また、ＤＡＳ端子はドライブ制御回路４から出力された半導体装置１００の動作状態を示すアクティビティ信号を伝送するための端子（第１信号用端子）であり、ＤＥＶＳＬＰ端子はホスト等の外部装置が半導体装置１００に対して省電力モードへの移行や省電力モードからの復帰を指示するための省電力機能用の端子（第２信号用端子）である。
【００１６】
半導体装置１００は、通常動作を行うことが可能な通常モードと、通常モードと比べて消費電力が小さい省電力モードとの２つの状態を含む複数の動作状態を持ち、何れかのモードにて動作する。省電力モードは、ＤＥＶＳＬＰモードとも、スリープモードとも称される。ドライブ制御回路４は、半導体装置１００の動作状態が通常モードである場合に、ＤＥＶＳＬＰ端子を経由してホスト等の外部装置から省電力モードへの移行指示を受信した場合、所定の条件を満たすことを前提として、半導体装置１００の動作状態を省電力モードへ移行させる。また、ドライブ制御回路４は、半導体装置１００の動作状態が省電力モードである場合に、ＤＥＶＳＬＰ端子を経由してホスト等の外部装置から通常モードへの移行指示を受信した場合、所定の条件を満たすことを前提として、半導体装置１００の動作状態を通常モードへ移行させる。半導体装置１００の動作状態が省電力モードである場合、例えば、ドライブ制御回路４がＮＡＮＤメモリ１０やドライブ制御回路４に含まれる回路への電源供給を断とすることにより、半導体装置１００の消費電力は通常モードの場合よりも小さくなる。
【００１７】
ＳＡＴＡインタフェース端子群（第２端子群）１０２において、ＧＮＤ端子である端子Ｓ１、Ｓ４およびＳ７はグランド用端子である。ＳＡＴＡインタフェース端子群１０２において、Ａ＋端子およびＡ−端子である端子Ｓ２およびＳ３、ならびに、Ｂ＋端子およびＢ−端子である端子Ｓ５およびＳ６は、それぞれペアとなるデータ信号線用端子である。
【００１８】
上述した端子のうち、半導体装置１００が外部からＵＡＲＴ信号を受信するための受信用端子（第２端子）ＲＸ（以下、半導体装置１００が受信するＵＡＲＴ信号をＵＡＲＴ＿ＲＸ信号という）には、未使用の電源端子が割り当てられる。実施形態では、たとえばＶ１２端子のうちの１つである端子Ｐ１５をＵＡＲＴ＿ＲＸ信号の受信用端子として割り当てる。ただし、端子Ｐ１５を含むＶ１２端子には、ホストなどの外部装置から１２Ｖの電源が供給される場合がある。
【００１９】
そこで実施形態では、図３に示すように、ドライブ制御回路４と端子Ｐ１５との間の配線（第２配線）上に抵抗Ｒ１とダイオードＤ１とから構成される電圧遮断用のプルアップ回路１１０を配置する。ダイオードＤ１のカソードはＤＣインプット端子群１０１の端子Ｐ１５に配線（第４配線）を介して接続され、アノードはドライブ制御回路４の受信用端子ＲＸに配線（第５配線）を介して接続される。抵抗Ｒ１は、ドライブ制御回路４の駆動電圧と同じ電位（図３に示す例では３．３Ｖ）を有する電源電圧と、ダイオードＤ１のアノードとドライブ制御回路４の受信用端子ＲＸとを接続する配線との間に配線を介して接続される。このような構成のプルアップ回路１１０をＶ１２端子である端子Ｐ１５とドライブ制御回路４との間に設けることで、半導体装置１００の内部に過電圧が供給されることが防止される。
【００２０】
半導体装置１００が外部へＵＡＲＴ信号を送信するための送信用端子（第１端子）ＴＸ（以下、半導体装置１００から送信されるＵＡＲＴ信号をＵＡＲＴ＿ＴＸ信号という）には、アクティビティ信号および遅延スピンアップ無効用のＤＡＳ端子（端子Ｐ１１に相当）を割り当てる。その場合、ＵＡＲＴ＿ＴＸ信号とＤＡＳ信号とは多重送信される。そこで実施形態では、ドライブ制御回路４におけるＤＡＳ信号を出力する端子（第３端子）に接続された配線（第３配線）と、同じくドライブ制御回路４におけるＵＡＲＴ＿ＴＸ信号を出力する端子に接続された配線（第１配線）とが結合され、端子Ｐ１１に接続されている。その際、ドライブ制御回路４におけるＵＡＲＴ＿ＴＸ信号およびＤＡＳ信号のそれぞれの出力端子は、信号の逆流を防ぐために、オープンドレインなどの構造であればよい。
【００２１】
一方で、デバッグ用のテスターやプログラムを流し込むためのコンピュータなどの外部装置には、標準ＳＡＴＡインタフェースコネクタにＵＡＲＴ信号を伝送するための拡張端子を加えたコネクタを備える装置が用いられる場合がある。そこで実施形態では、拡張端子を備えたコネクタ構造を有する外部装置と半導体装置１００とがＵＡＲＴ信号を送受信できるようにするために、拡張端子なしの標準ＳＡＴＡインタフェースコネクタと拡張端子ありのＳＡＴＡインタフェースコネクタとを備える中継基板を用いる。
【００２２】
図４は、実施形態にかかる中継基板を介して半導体装置を外部装置に接続する構造の概略例を示す図である。図５は図４に示す中継基板の端子群の一例を示す図であり、図６は図４に示す外部装置の端子群の一例を示す図である。図７は中継基板の概略構成例を示す上視図であり、図８は中継基板と半導体装置との接続形態の一例を示す図である。
【００２３】
図４に示すように、中継基板３００は、拡張端子なしのＳＡＴＡコネクタ（第２コネクタ）３１０と、拡張端子ありのＳＡＴＡコネクタ（第３コネクタ）３２０とを備える。拡張端子なしのＳＡＴＡコネクタ３１０は、半導体装置１００のＳＡＴＡコネクタ９と接続される。一方、拡張端子ありのＳＡＴＡコネクタ３２０は、外部装置２００のＳＡＴＡコネクタ２１０と接続される。
【００２４】
図５に示すように、拡張端子なしのＳＡＴＡコネクタ３１０は、標準ＳＡＴＡインタフェースコネクタと接続可能なコネクタであり、電源出力のためのＤＣアウトプット端子群（第３端子群）３１１と、データ入出力用のＳＡＴＡインタフェース端子群（第４端子群）３１２とを含んでいる。ＳＡＴＡコネクタ３１０のそれぞれの端子は半導体装置１００のＳＡＴＡコネクタ９が備える各端子と対応しており、半導体装置１００を中継基板３００のコネクタ３１０に差し込むことで対応する端子同士が電気的に接続する。たとえばＤＣアウトプット端子群３１１には、ＤＣ＋１２Ｖ、ＤＣ＋３．３ＶおよびＤＣ＋５Ｖ用の電源端子（第４乃至第６の電源端子）や、半導体装置１００側のＤＥＶＳＬＰ端子に対応するＤＥＶＳＬＰ端子（第４信号用端子）を含んでいる。
【００２５】
一方、拡張端子ありのＳＡＴＡコネクタ３２０は、標準端子としてのＤＣインプット端子群３２１およびＳＡＴＡインタフェース端子群３２２よりなる端子群（第５端子群）の他に、４つの拡張端子Ｕ１〜Ｕ４よりなる拡張端子群３２３を備える。
【００２６】
図６に示すように、外部装置２００に設けられた拡張端子ありのＳＡＴＡコネクタ２１０は、中継基板３００における拡張端子ありのＳＡＴＡコネクタ３２０と同様に、標準端子としてのＤＣインプット端子群２０１およびＳＡＴＡインタフェース端子群２０２の他に、４つの端子Ｕ１〜Ｕ４よりなる拡張端子群２０３を備える。それぞれの端子は中継基板３００のＳＡＴＡコネクタ３２０が備える各端子と対応しており、中継基板３００を外部装置２００に差し込むことで対応する端子同士が電気的に接続する。
【００２７】
中継基板３００の内部配線により、ＳＡＴＡコネクタ３１０におけるＵＡＲＴ＿ＲＸ信号用の端子Ｐ１５（第４電源端子）が、ＳＡＴＡコネクタ３２０における拡張端子Ｕ２（第２拡張端子）に配線（第８配線）を介して接続される。したがって、外部装置２００からＳＡＴＡコネクタ３２０の拡張端子Ｕ２を介して中継基板３００に入力されたＵＡＲＴ信号は、ＳＡＴＡコネクタ３１０のＤＣアウトプット端子群３１１におけるＶ１２端子である端子Ｐ１５を介して半導体装置１００へ、ＵＡＲＴ＿ＲＸ信号として転送される。
【００２８】
また、ＳＡＴＡコネクタ３１０におけるＵＡＲＴ＿ＴＸ信号用の端子Ｐ１１（第３信号用端子）に接続された配線（第６配線）は分岐され、その一方はＳＡＴＡコネクタ３２０のＤＣインプット端子群３２１におけるＤＡＳ端子である端子Ｐ１１（第５信号用端子）に接続され、他方は分岐した配線（第７配線）を介して拡張端子Ｕ３（第１拡張端子）に接続される。したがって、半導体装置１００からＳＡＴＡコネクタ３１０のＳＡＴＡインタフェース端子群３１２におけるＤＡＳ端子である端子Ｐ１１に出力されたＵＡＲＴ＿ＴＸ信号は、ＳＡＴＡコネクタ３２０の拡張端子Ｕ３を介して外部装置２００へ転送される。
【００２９】
図５に示すコネクタ構造を備える中継基板３００は、例えば、図７に示すように、拡張端子なしのＳＡＴＡコネクタ３１０を収容するソケット３１５と、拡張端子ありのＳＡＴＡコネクタ３２０を収容するソケット３２５とが、配線基板３０１上に搭載された構造を有する。なお、図７において、（ａ）は中継基板３００における半導体装置１００の搭載面を上面とした際の中間基板３００の上視図を示し、（ｂ）は中間基板３００の側視図を示す。図７に示すように、配線基板３０１には、ＳＡＴＡコネクタ３１０の端子Ｐ１５とＳＡＴＡコネクタ３２０における端子Ｕ２とを接続する配線と、ＳＡＴＡコネクタ３１０における端子Ｐ１１とＳＡＴＡコネクタ３２０における端子Ｕ３およびＰ１１とを接続する配線とが形成されている。また、配線基板３０１には、ＳＡＴＡコネクタ３１０における端子Ｐ１１およびＰ１５以外の端子を、ＳＡＴＡコネクタ３２０における対応する端子にそれぞれ接続する配線も形成されている。
【００３０】
このような構造を有する中継基板３００に対し、図８に示すように、半導体装置１００は、拡張端子なしのＳＡＴＡコネクタ９を収容するソケット１０５を中継基板３００のソケット３１５に差し込むように嵌合して搭載される。なお、図８において、（ａ）は中継基板３００における半導体装置１００の搭載面を上面とした際の半導体装置１００と中継基板３００との組立体の上視図を示し、（ｂ）は半導体装置１００と中継基板３００との組立体の側視図を示す。また、中継基板３００は、外部装置２００に対し、拡張端子ありのＳＡＴＡコネクタ３２０を収容するソケット３２５を外部装置２００のソケット（不図示）に差し込むように嵌合して実装される。
【００３１】
以上のように、実施形態では、ＵＡＲＴ＿ＲＸ信号の受信に未使用の端子（端子Ｐ１５）を割り当てている。また、ドライブ制御回路４におけるＤＡＳ信号とＵＡＲＴ＿ＴＸ信号との出力をＳＡＴＡコネクタ９における同じ端子（端子Ｐ１１）に割り当て、これらの信号を多重化して送信するように構成されている。これらの構成を備えることで、実施形態によれば、デバッグ用のテスターやプログラムを流し込むためのコンピュータなどの外部装置２００に拡張端子を必要とせずに半導体装置１００を接続することが可能となるため、半導体装置１００に対する設計コストや部品コスト等の増加を抑制することが可能となる。また、拡張端子ありの外部装置２００に対しては、拡張端子なしのＳＡＴＡコネクタと拡張端子ありのＳＡＴＡコネクタとを中継する中継基板３００を用いて接続することが可能となるため、拡張端子を備える既存テスターやコンピュータをそのまま用いることも可能となり、それにより、デバッグ用のテスターやプログラムを流し込むためのコンピュータなどに対する設計コストや部品コスト等の増加も抑制することが可能となる。
【００３２】
なお、上述した実施形態では、半導体装置１００と外部装置２００との間でＵＡＲＴ信号を送受信する場合を例示したが、これに限定されるものではない。たとえば外部装置２００とＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）などとの間で２線式で伝送されるシリアル信号に対しても、上述した実施形態を適用することが可能である。
【００３３】
また、上述した実施形態では、半導体装置１００として複数のＮＡＮＤメモリ１０を搭載した２．５インチＳＳＤを例示したが、これに限定されるものではない。たとえば２．５インチＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）などに対しても、上述した実施形態を適用することが可能である。
【００３４】
さらに、上述した実施形態では、ＳＡＴＡインタフェース２として、Ｒｅｖｉｓｉｏｎ  １．０のＳＡＴＡインタフェースを例示したが、これに限定されるものではない、たとえばＲｅｖｉｓｉｏｎ  １．０ａ、２．０、２．５、２．６または３．０等のＳＡＴＡインタフェースやＳＡＴＡ  ｅｘｐｒｅｓｓなど、標準ＳＡＴＡインタフェースコネクタを用いることが可能な規格のＳＡＴＡインタフェースを上述した実施形態におけるＳＡＴＡインタフェース２として適用することが可能である。
【００３５】
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３６】
２…ＳＡＴＡインタフェース、４…ドライブ制御回路、５…電源回路、８，３０１…配線基板、９，２１０，３１０，３２０…ＳＡＴＡコネクタ、１０…ＮＡＮＤメモリ、２０…ＤＲＡＭ、１００…半導体装置、１０１，２０１，３２１…ＤＣインプット端子群、３１１…ＤＣアウトプット端子群、１０２，２０２，３１２，３２２…ＳＡＴＡインタフェース端子群、１０５，３１５，３２５…ソケット、２００…外部装置、２０３，３２３…拡張端子群
【図１】
0006545583.tif 000002
【図２】
0006545583.tif 000003
【図３】
0006545583.tif 000004
【図４】
0006545583.tif 000005
【図５】
0006545583.tif 000006
【図６】
0006545583.tif 000007
【図７】
0006545583.tif 000008
【図８】
0006545583.tif 000009