(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、センサ機能を有するピエゾ薄膜と、
前記半導体基板の表面領域に形成され、前記ピエゾ薄膜からの出力を信号処理する信号処理回路と、
前記信号処理回路を被覆保護するパッシベーション膜とを具備し、
前記信号処理回路と、前記パッシベーション膜と、前記ピエゾ薄膜とが積層される積層方向視において、前記ピエゾ薄膜が形成された領域であるセンサ部のうち少なくとも一部と、前記信号処理回路が形成された領域である信号処理部のうち少なくとも一部とが重なり合う
圧力センサ。
【請求項２】
前記パッシベーション膜は、プラズマＣＶＤ法により形成されたシリコン窒化膜である
請求項１に記載の圧力センサ。
【請求項３】
半導体基板の表面領域に、センサ機能を有するピエゾ薄膜からの出力を信号処理する信号処理回路を形成後、当該信号処理回路をパッシベーション膜で被覆保護する工程と、
前記パッシベーション膜上に、前記ピエゾ薄膜を形成する工程とを具備し、
前記信号処理回路と、前記パッシベーション膜と、前記ピエゾ薄膜とが積層される積層方向視において、前記ピエゾ薄膜が形成された領域であるセンサ部のうち少なくとも一部と、前記信号処理回路が形成された領域である信号処理部のうち少なくとも一部とが重なり合う
圧力センサの製造方法。
【請求項４】
前記パッシベーション膜は、表面を平坦化処理する
請求項３に記載の圧力センサの製造方法。
【請求項５】
前記ピエゾ薄膜を形成する工程の後、前記半導体基板に対してバックグラインドを行って薄化する工程をさらに有する
請求項３又は請求項４に記載の圧力センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾ薄膜を用いた圧力センサに関するものである。
【背景技術】
【０００２】
従来、圧力センサは、シリコンなどの半導体基板に形成され、圧力を検出するセンサ部とセンサ部からの出力を増幅処理する信号処理部から構成されている。図７は、その一例である。図において、Ｐ−型単結晶シリコン基板の表面領域に不純物を拡散してＰ＋拡散層を形成し、これを圧力検知する半導体ピエゾ領域とする。センサ部に隣接する信号処理部（ＩＣ部という）にはＭＯＳトランジスタなどのトランジスタを含む信号処理回路が形成されている。半導体ピエゾを用いた圧力センサでは感度を確保するためにダイヤフラム構造が必要である。特許文献１及び特許文献２に開示された圧力センサは、ダイヤフラム構造を用いている。
【０００３】
特許文献１には小型で安価な半導体圧力センサが開示されており、当該半導体圧力センサは、ピエゾ抵抗の形成されるダイヤフラム部を有する半導体素体に演算増幅器および薄膜抵抗よりなる抵抗回路網が複合集積化されてピエゾ抵抗体よりの出力信号の増幅回路が構成されている。 抵抗回路網も薄膜抵抗により感圧素体に集積することにより、厚膜抵抗印刷基板が不要となり、小型化され導線による接続の手数も省略できる。
【０００４】
特許文献２には、より小型化を図るとともに回路の保護膜を必要としない半導体圧力センサが開示されている。当該圧力センサは、Ｐ- 型単結晶シリコン基板の表面には、シリコンよりなるダイヤフラムが配置されている。このＰ- 型単結晶シリコン基板の表面とダイヤフラムとにより圧力基準室が形成されている。圧力基準室内におけるダイヤフラムには、ピエゾ抵抗層としてのＰ+ 拡散層が形成されている。圧力基準室内おいてＰ- 型単結晶シリコン基板の表面には、バイポーラトランジスタ等よりなる集積回路が形成され、集積回路はＰ+ 拡散層と電気的に接続されている。この圧力センサでは、ダイヤフラムと集積回路とが縦方向に配置されることとなり、同一面にダイヤフラムと集積回路とを配置する場合に比べ小さくすることが可能となる。また集積回路は、半導体基板及びダイヤフラムにて外気とは遮断され、外気との接触が避けられる。
従来の圧力センサにおいて、引用文献１のものは、図７の圧力センサと同様にセンサ部とＩＣ部は、半導体基板の同じ平面に形成され、引用文献２では半導体基板を積み重ねて形成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１−１５０８３２号公報
【特許文献２】特開平６−１１２５１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来技術において、特許文献１及び特許文献２に例示されているように、センサ機能をＡＭＰ、ＡＤ変換等のセンサ信号の処理を行うＩＣ機能との一体化した場合において、小型化、構造の簡略による低コスト化を目指す場合、容易な小型化ができず、また、工程が複雑化し、仮に、圧力センサを縮小する場合には、ダイヤフラム面積を縮小せざる得なくなり、その結果、センサ感度の低下につながるという問題があった。さらに、構造の簡略による低コスト化を目指す場合、ダイヤフラム構造形成のため工程が複雑化し、製品を完全に仕上げるまでに要する時間（TAT:turn-around-time）が長くなってしまう。また、センサ感度はダイヤフラム膜厚に左右されるために、工程中に感度が確定してしまい歩留まりの低下を招くという問題があり、また、ダイヤフラムの薄膜のために破損し易いという問題も抱えていた。
【０００７】
本発明は、このような事情によりなされたものであり、感度を十分維持しながら小型化が可能であって、ＩＣ機能（集積回路）が形成された半導体基板の上にピエゾ薄膜を形成して経年的に安定な特性を有するようにした圧力センサ及びその製造方法を提供し、前記ピエゾ薄膜を形成してから当該半導体基板のバックグラインドを行って基板の薄化によりセンサ感度を確定できる圧力センサの製造方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の圧力センサの一態様は、半導体基板と、前記半導体基板上に形成され、センサ機能を有するピエゾ薄膜と、前記半導体基板の表面領域に形成され、前記ピエゾ薄膜からの出力を信号処理する信号処理回路と、前記信号処理回路を被覆保護するパッシベーション膜とを具備し、前記信号処理回路と、前記パッシベーション膜と、前記ピエゾ薄膜とが積層される積層方向視において、前記ピエゾ薄膜が形成された領域であるセンサ部のうち少なくとも一部と、前記信号処理回路が形成された領域である信号処理部のうち少なくとも一部とが重なり合うことを特徴としている。パッシベーション膜は、プラズマＣＶＤ(plasma enhanced CVD)から形成されたシリコン窒化膜から構成されているようにしても良い。
本発明の圧力センサの製造方法の一態様は、半導体基板の表面領域に、センサ機能を有するピエゾ薄膜からの出力を信号処理する信号処理回路を形成後、当該信号処理回路をパッシベーション膜で被覆保護する工程と、前記パッシベーション膜上に、前記ピエゾ薄膜を形成する工程とを具備し、前記信号処理回路と、前記パッシベーション膜と、前記ピエゾ薄膜とが積層される積層方向視において、前記ピエゾ薄膜が形成された領域であるセンサ部のうち少なくとも一部と、前記信号処理回路が形成された領域である信号処理部のうち少なくとも一部とが重なり合うことを特徴としている。前記パッシベーション膜は、プラズマＣＶＤ(plasma enhanced CVD)により形成されたシリコン窒化膜から構成されているようにしても良い。前記パッシベーション膜は、表面を平坦化処理しても良い。
【発明の効果】
【０００９】
本発明の圧力センサは、感度を十分維持しながら小型化が可能であり、ＩＣ機能（集積回路）が形成され、安定したパッシベーション膜の上にピエゾ薄膜センサを形成することにより経年的に安定な特性を有することが可能になる。また、前記ピエゾ薄膜を形成してから当該半導体基板のバックグラインドを行って基板の薄化をすることによりセンサ感度を容易に確定することが出来る。
【図面の簡単な説明】
【００１０】
【図１】実施例１に係る圧力センサの断面図。
【図２】図１の半導体基板上に形成されたピエゾ薄膜の平面図。
【図３】図１の圧力センサを容器に収納した状態の断面図。
【図４】図１に係る圧力センサの製造方法を説明する工程断面図。
【図５】実施例２に係る圧力センサの製造方法を説明する工程断面図。
【図６】実施例３に係る圧力センサの製造方法を説明する工程断面図。
【図７】従来技術に係る圧力センサの断面図。
【発明を実施するための形態】
【００１１】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【００１２】
図１乃至図４を参照して実施例１を説明する。
この実施例の圧力センサ２０は、図１に示すように、半導体基板１０と、この半導体基板１０上に形成されたセンサ機能を有するピエゾ薄膜１と、半導体基板１０の表面領域に形成され、ピエゾ薄膜１からの出力を信号処理する信号処理回路とを有している。図ではピエゾ薄膜１の形成された領域をセンサ部といい、信号処理回路が形成された領域をＩＣ部もしくは信号処理部という。
【００１３】
信号処理回路は、ＭＯＳトランジスタ１５などが形成された集積回路であり、パッシベーション膜１１により被覆保護されている。ピエゾ薄膜１は、パッシベーション膜１１上に形成されている。この実施例では、パッシベーション膜１１は、プラズマＣＶＤ(plasma enhanced CVD)により形成されたシリコン窒化膜から構成されている。プラズマＣＶＤは、化学的気相成長法（ＣＶＤ）の１種であり、この方法による膜は、耐湿性、機械的強度等に優れた保護絶縁膜であることが半導体製造技術では知られている。
プラズマＣＶＤ法は、形成しようとする薄膜材料を構成する元素からなる化合物のガスを基板上に供給し、気相または基板表面における化学反応で解離、反応させて所望の薄膜を得る方法であり、ガス分子を励起する励起源にプラズマ放電を用いるのがプラズマＣＶＤという。
【００１４】
ピエゾ薄膜１は、感歪素子として用いられ、ピエゾ薄膜１としては通常知られている材料を用いる。例えば、Ｃｒ系の薄膜、酸化タンタルなどの酸化物、チタン酸鉛、チタンジルコン酸鉛、チタン酸バリウム、タンタル酸リチウム、ニオブ酸リチウム等が知られている。そして、例えば、酸化タンタル膜は、ターゲットに金属タンタルを用い、アルゴン、酸素を反応ガスに用いてパッシベーション膜１１上に形成される。ピエゾ薄膜１は、感歪素子としての感度を良くするためにパッシベーション膜１１の上に４つ形成される（図２参照）。この実施例では、図２に示すように、スネーク状に複数のピエゾ薄膜１を複数形成し、ピエゾ抵抗を大きくしてセンサ感度を大きくする工夫がなされている。
【００１５】
半導体基板１０は、Ｐ−型単結晶シリコンからなり、その表面領域に不純物を拡散してＰ＋拡散層を形成してＭＯＳトランジスタ１５などのトランジスタを含む信号処理回路が形成されている。
次に、図３を参照して圧力センサの使用方法を説明する。
センサチップ２０を搭載するセンサ容器３０は、図に示すように、底部に圧力を検知する開孔を有している。チップ２０は、容器３０の底面にＯリングを介して載置される。そして、開口部から嵌合されたチップ押さえとＯリングとによってチップ２０は容器３０に固定される。このような圧力センサ２０は、外部の圧力変動を容器３０底部に設けた開孔を介して検出する。
【００１６】
次に、図４を参照して圧力センサの製造方法を説明する。
この実施例における半導体基板１０は、Ｐ型シリコン半導体を用いる。図に示すように、半導体基板１０にはｎ型拡散領域をソース、ドレインとするＭＯＳトランジスタ１５を含むトランジスタ等が形成され、これらは信号処理回路として用いられる集積回路を構成している。信号処理回路が形成された半導体基板１０の上には、回路内の素子間を電気的に接続する配線あるいはピエゾ薄膜１からのセンサ信号を信号処理回路の内部に導く配線、信号処理回路の出力を外部に導く配線等が多層配線１３として形成されている。
最上層の多層配線１３上には絶縁膜であるバッファ層１２を介してパッシベーション膜１１が形成される。パッシベーション膜１１は、シリコン窒化膜からなり、プラズマＣＶＤ法により形成される。例えば、反応ガスとしてシラン及びアンモニアの混合ガスあるいはシラン及びアンモニア及び窒素の混合ガスを用いて保護絶縁膜であるシリコン窒化膜から構成されたパッシベーション膜１１が形成される。
【００１７】
次に、ピエゾ薄膜１をパッシベーション膜１１上に形成する。例えば、チタン酸バリウムなどをＤＣマグネトロンスパッタリング法などにより１μｍ程度の厚さに成膜する。
以上、この実施例の圧力センサは、感度を十分維持しながら小型化が可能であり、ＩＣ機能（集積回路）が形成され、安定したパッシベーション膜の上にピエゾ薄膜を形成することにより経年的に安定な特性を有することが可能になる。プラズマ窒化膜は、ひずみは大きいが安定性が高く、水分を遮断する機能が高いので、前述のような特性が得られる。
【実施例２】
【００１８】
次に、図５を参照して実施例２を説明する。この実施例は、センサ感度を適宜調整する方法に特徴がある。
まず、半導体基板１０の表面領域に信号処理回路を形成後当該信号処理回路をパッシベーション膜１１で被覆保護する。
次に、ピエゾ薄膜１をパッシベーション膜１１上にＤＣマグネトロンスパッタリング法などにより成膜する。次に、この成膜を所定の形状（図２参照）にパターニングしてから、半導体基板１０の裏面を、図５の矢印に示すように、バックグラインドによって薄化し、これによって圧力センサのセンサ感度を適宜調整する。バックグラインド（ＢＧ）による薄化は、現在の半導体技術では、１５μｍ程度の厚さまで可能である。
【００１９】
以上、この実施例の圧力センサは、感度を十分維持しながら小型化が可能であり、ＩＣ機能（集積回路）が形成され、安定したパッシベーション膜の上にピエゾ薄膜を形成することにより経年的に安定な特性を有することが可能になる。また、基板の薄化によりセンサ感度を容易に確定することが出来る。
【実施例３】
【００２０】
次に、図６を参照して実施例３を説明する。この実施例は、パッシベーション膜の平坦化に特徴がある。
この実施例における半導体基板１０は、Ｐ型シリコン半導体を用いる。図４と同様に、半導体基板１０にはｎ型拡散領域をソース、ドレインとするＭＯＳトランジスタ１５を含むトランジスタ等が形成され、これらは信号処理回路として用いられる。信号処理回路が形成された半導体基板１０の上には、回路内の多層配線１３が形成されている。最上層の多層配線１３上にはバッファ層１２を介してパッシベーション膜１１が形成される。パッシベーション膜１１は、シリコン窒化膜からなり、プラズマＣＶＤ法により形成される。
【００２１】
この実施例では、パッシベーション膜１１は、成膜後表面を平坦化する。半導体技術においては、絶縁膜の平坦化技術において、塗布平坦化、自己平坦化膜、加工整形平坦化等様々な方法があるが、この実施例では、例えば、加工整形平坦化法に含まれるＣＭＰ(Chemical Mechanical Polishing)を用いる。次に、ピエゾ薄膜１をパッシベーション膜１１上に形成する。
以上、この実施例の圧力センサは、感度を十分維持しながら小型化が可能であり、ＩＣ機能（集積回路）が形成され、安定したパッシベーション膜の上にピエゾ薄膜を形成することにより経年的に安定な特性を有することが可能になる。また、パッシベーション膜を平坦化して、その上にピエゾ薄膜を形成するので、特性変化の少ない均一な製品が得られる。
【符号の説明】
【００２２】
１・・・ピエゾ薄膜
１０・・・半導体基板
１１・・・パッシベーション膜
１２・・・バッファ層
１３・・・配線
１４・・・層間絶縁膜
１５・・・ＭＯＳトランジスタ
２０・・・チップ
３０・・・容器
【図１】
0006541066.tif 000002
【図２】
0006541066.tif 000003
【図３】
0006541066.tif 000004
【図４】
0006541066.tif 000005
【図５】
0006541066.tif 000006
【図６】
0006541066.tif 000007
【図７】
0006541066.tif 000008