(57)【特許請求の範囲】
【請求項１】
複数の供試体の信頼性を試験するための試験装置であって、
直流電圧源と、
前記直流電圧源の出力電圧をパルス電圧に変換可能な電圧変換器と、
前記電圧変換器から前記複数の供試体に出力される電圧を制御する制御部とを備え、
前記電圧変換器は、
前記複数の供試体のそれぞれに直列接続される複数のスイッチング素子と、
前記複数の供試体のそれぞれに接続され、前記複数のスイッチング素子の漏れ電流をバイパスするための複数のバイパス抵抗とを含み、
前記制御部は、
前記複数のスイッチング素子のオン期間が互いに重ならないように、前記複数のスイッチング素子のスイッチング動作を制御することにより前記複数の供試体の各々にパルス電圧を印加し、
前記複数の供試体の各々に前記パルス電圧が印加された後に、前記複数の供試体の各々から流れる電流を測定する、試験装置。
【請求項２】
前記制御部は、前記複数の供試体の各々に前記パルス電圧が印加された後に、前記スイッチング素子のスイッチング動作を制御することにより前記直流電圧源の出力電圧を前記複数の供試体の各々に印加し、
前記複数の供試体の各々に前記出力電圧が印加されているときに、前記複数の供試体の各々から流れる電流を測定する、請求項１に記載の試験装置。
【請求項３】
前記制御部は、前記複数の供試体の各々に流れる電流の測定結果を外部装置に出力する、請求項１または２に記載の試験装置。
【請求項４】
前記制御部は、前記複数の供試体の各々に流れる電流の測定結果と予め定められた判定基準とに基づいて、前記複数の供試体の各々の良否を判定する、請求項１〜請求項３のいずれか１項に記載の試験装置。
【請求項５】
前記制御部は、
前記複数の供試体の各々に流れる電流の測定結果に基づいて前記複数の供試体の各々の絶縁抵抗値を算出し、
当該算出された絶縁抵抗値が基準閾値以上である場合には当該供試体が良品であると判定し、
当該算出された絶縁抵抗値が前記基準閾値未満である場合には当該供試体が不良品であると判定する、請求項４に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、試験装置に関し、特に、電子部品である供試体の信頼性を試験するための試験装置に関する。
【背景技術】
【０００２】
近年、コンデンサなどの電子部品の品質は向上しており低い不良率となっている。そのため、多数の電子部品を検査した場合であっても不良品に遭遇する確率は低くなっている。このような電子部品の品質を評価する場合には良品が用いられ、複数の電子部品の特性データおよびそれらの特性データのばらつきなどに基づいて品質を評価する。
【０００３】
ここで、コンデンサの品質を評価する上で特に重要な特性としては、絶縁性（絶縁耐圧や漏れ電流）が挙げられる。絶縁性の評価は、高電圧をコンデンサに印加して絶縁劣化を加速することにより行なわれる。電圧の印加手法としては、コンデンサに高電圧（たとえば、定格電圧や信頼性が確保できる範囲の直流電圧）を印加する手法やパルス電圧を高速で印加する手法がある。このうち、高速パルスを印加する手法の方が効率的に絶縁劣化を進行させることができる。
【０００４】
たとえば、特開２００１−３３８８５１号公報（特許文献１）は、コンデンサの試験方法を開示している。この試験方法は、放電させた供試コンデンサにパルス電圧を印加することによって供試コンデンサの内部の欠陥の有無を検出する。具体的には、この試験方法は、パルス電圧の印加により供試コンデンサを充電した後、続いて供試コンデンサを強制的に放電させ、そのときの放電電流のレベルにより供試コンデンサの内部の欠陥の有無を判定する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３３８８５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１では、スイッチを用いてパルス電圧を供試コンデンサに印加している。一般的に、このスイッチには、ＦＥＴ（Field effect transistor）などの半導体スイッチング素子が用いられる。デバイス仕様にも依存するが、半導体スイッチング素子には、オフ状態であっても数μＡ程度の漏れ電流（リーク電流）が流れることが知られている。そのため、特許文献１の技術において、絶縁抵抗値が大きい電子部品を供試体とする場合には、上記リーク電流の影響を無視することができず、所望の大きさのパルス電圧を印加できないという問題があった。
【０００７】
本開示は、上記のような課題に鑑みてなされたものであって、ある局面における目的は、供試体の絶縁抵抗値の大きさに関わらず、当該供試体に所望のパルス電圧を印加することが可能な試験装置を提供することである。
【課題を解決するための手段】
【０００８】
ある実施の形態に従うと、電子部品である供試体の信頼性を試験するための試験装置が提供される。試験装置は、直流電圧源と、直流電圧源の出力電圧をパルス電圧に変換可能な電圧変換器と、電圧変換器から供試体に出力される電圧を制御する制御部とを備える。電圧変換器は、供試体に直列接続されるスイッチング素子と、供試体に接続され、スイッチング素子の漏れ電流をバイパスするためのバイパス抵抗とを含む。制御部は、スイッチング素子のスイッチング動作を制御することにより供試体にパルス電圧を印加し、供試体にパルス電圧が印加された後に、供試体から流れる電流を測定する。
【発明の効果】
【０００９】
本開示によると、供試体の絶縁抵抗値の大きさに関わらず、当該供試体に所望のパルス電圧を印加することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に従う試験装置の全体構成を示す図である。
【図２】実施の形態１に従うパルス印加回路の回路構成を説明するための図である。
【図３】直流電圧源の出力電圧から生成されるパルス電圧の波形を示す概略図である。
【図４】スイッチング制御信号とパルス電圧との関係を説明するための図である。
【図５】バイパス抵抗が有る場合および無い場合のそれぞれのパルス電圧波形を示す図である。
【図６】実施の形態１に従う制御部の機能構成を説明するための図である。
【図７】実施の形態１に従う試験装置の処理手順の一例を示すフローチャートである。
【図８】実施の形態２に従う試験装置の構成を説明するための図である。
【図９】スイッチング制御信号のタイミングチャートの一例を示す図である。
【図１０】スイッチング制御信号のタイミングチャートの他の例を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
【００１２】
［概要］
コンデンサなどの電子部品の信頼性試験を行なう場合、その特性劣化を加速した後に電気性能が測定される。電子部品にはいくつかの劣化モードが存在し、そのうち急峻な高速パルス電圧を連続して印加されることによって加速される劣化モードがある。これは、実環境におけるサージ電圧による劣化に相当するモードである。このような劣化モードに対する品質レベルを確保するためには、急峻な高速パルス電圧を連続して印加することが可能な試験装置を用いた信頼性試験が必要となる。
【００１３】
急峻な立ち上がり、および立ち下がり特性を有する高速パルス電圧を連続して印加するためには、スイッチング速度が速いスイッチを使用する必要がある。また、信頼性試験の目的によっては高電圧印加も要求されるため、耐圧が高いスイッチであることが好ましい。このような場合、半導体スイッチング素子がパルス電圧生成用のスイッチとして用いられる。一般的に、半導体スイッチング素子の漏れ電流は小さいことから、電子部品の信頼性試験において問題になる場合は少ない。しかしながら、積層セラミックチップコンデンサのように絶縁抵抗値が大きい（たとえば、１ＧΩ）場合には、半導体スイッチング素子の漏れ電流（すなわち、絶縁抵抗値）が無視できなくなる。
【００１４】
具体的には、パルス電圧の電圧源である直流電圧源の出力電圧は、半導体スイッチング素子と供試体との抵抗比で分圧される。そのため、半導体スイッチング素子がオフ状態のときにも供試体にはある程度高い電圧が印加される。この印加電圧は、供試体の絶縁抵抗値に比例して大きくなる。すなわち、半導体スイッチング素子がオン状態のときに供試体に印加される電圧値と、半導体スイッチング素子がオフ状態のときに供試体に印加される電圧値との差が小さくなり、所望の大きさのパルス電圧が印加できない。なお、リレータイプのスイッチは、半導体スイッチング素子よりも絶縁抵抗値が大きいが、スイッチング速度が遅いため、高速パルス電圧を印加することはできない。
【００１５】
そこで、本実施の形態に従う試験装置では、直流電圧源の出力電圧から高速パルス電圧を生成するためのスイッチとして半導体スイッチング素子を用いるとともに、当該半導体スイッチング素子と供試体との間に、当該半導体スイッチング素子の漏れ電流をグランドへバイパスするためのバイパス抵抗を設ける構成となっている。本実施の形態に従う試験装置は、半導体スイッチング素子の漏れ電流の影響を抑えることにより、絶縁抵抗値が大きい供試体であっても所望の高速パルス電圧を当該供試体に印加することが可能となる。これにより、絶縁抵抗値が大きい供試体であっても適切に特性劣化を加速し、漏れ電流や放電電流に基づく供試体の良否判定をスムーズに行なうことができる。以下、このような試験装置およびその試験方式について詳細に説明する。
【００１６】
［実施の形態１］
＜全体構成＞
図１は、実施の形態１に従う試験装置１０の全体構成を示す図である。図１を参照して、試験装置１０は、制御部１００と、直流電圧源１１０と、パルス印加回路１２０と、電流検出部１３０と、インターフェイス部１４０とを含む。なお、図１には、電子部品である供試体Ｃが試験装置１０に接続されている構成が示されている。本実施の形態では、供試体Ｃがコンデンサである場合について説明するが、他の電子部品であってもよい。
【００１７】
直流電圧源１１０は、制御部１００の指示に従って直流電圧を発生する。直流電圧源１１０は、接続端子３１，３２を介してパルス印加回路１２０に接続されており、直流電圧をパルス印加回路１２０に供給する。なお、接続端子３１、３２は、それぞれ直流電圧源１１０の正極側端子，負極側端子と接続される端子である。
【００１８】
パルス印加回路１２０は、制御部１００の指示に従って、直流電圧源１１０からの出力電圧をパルス電圧に変換する電圧変換器として機能する。パルス印加回路１２０は、接続端子３３，３４を介して供試体Ｃと接続されており、変換したパルス電圧を供試体Ｃに供給する。なお、接続端子３３，３４には、それぞれ供試体Ｃの２端子（正極端子および負極端子）が接続される。パルス印加回路１２０の具体的な構成については後述する。
【００１９】
電流検出部１３０は、供試体Ｃから流れる電流（たとえば、漏れ電流および放電電流）を検出する。電流検出部１３０は、検出した電流の電流値を制御部１００に入力する。また、電流検出部１３０は、当該電流値をインターフェイス部１４０を介して外部装置２０に入力してもよい。
【００２０】
インターフェイス部１４０は、試験装置１０と外部装置２０との間で各種データをやり取りするものである。通信方式としては、たとえば、Ｂｌｕｅｔｏｏｔｈ（登録商標）、無線ＬＡＮなどによる無線通信であってもよいし、ＵＳＢケーブルなどを利用した有線通信であってもよい。
【００２１】
制御部１００は、回路等のハードウェアで実現されてもよいし、図示しないＣＰＵ（Central  Processing  Unit）を含み、ＣＰＵが図示しないメモリに格納されたデータおよびプログラムを実行することによって実現される構成であってもよい。ＣＰＵは、たとえば、マイクロプロセッサである。なお、当該ハードウェアは、ＣＰＵ以外のＦＰＧＡ（Field  Programmable  Gate  Array）、ＡＳＩＣ（Application  Specific  Integrated  Circuit）およびその他の演算機能を有する回路などであってもよい。
【００２２】
具体的には、制御部１００は、パルス印加回路１２０から供試体Ｃに出力される電圧を制御する。また、制御部１００は、直流電圧源１１０の出力電圧を制御する。制御部１００は、電流検出部１３０から取得した電流値と、予め定められた判定基準とに基づいて供試体Ｃの良否判定を行なう。
【００２３】
外部装置２０は、ＰＣ（Personal  Computer）などの情報処理装置である。外部装置２０は、たとえば、各種処理を実行するためのＣＰＵと、プログラムやデータなどを格納するためのメモリと、試験装置１０と各種データを送受信するための通信インターフェイスと、ユーザからの指示を受け付けるための入力インターフェイス（Ｉ／Ｆ）と、各種情報を出力するためのディスプレイとを含む。
【００２４】
＜パルス印加回路の構成＞
図２は、実施の形態１に従うパルス印加回路の回路構成を説明するための図である。図２を参照して、パルス印加回路１２０は、スイッチＳＷａ，ＳＷｂと、バイパス抵抗Ｒとを含む。
【００２５】
スイッチＳＷａは、供試体Ｃを直流電圧源１１０（の電圧出力端子）に接続するためのスイッチである。スイッチＳＷｂは、供試体Ｃに充電された電荷を放電するためのスイッチである。スイッチＳＷａ，ＳＷｂは、半導体スイッチング素子で構成されており、たとえば、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field-Effect  Transistor）、バイポーラトランジスタなどで構成される。
【００２６】
バイパス抵抗Ｒは、スイッチＳＷａの漏れ電流をグランドにバイパスするための抵抗である。より具体的には、バイパス抵抗Ｒの一端はスイッチＳＷａおよび供試体Ｃに接続され、他端はグランドに接続されている。バイパス抵抗Ｒの抵抗値は、スイッチＳＷａおよび供試体Ｃの絶縁抵抗値に基づいて設定される。好ましくは、バイパス抵抗Ｒの抵抗値は、供試体Ｃに対して電流が適切に印加されるように、予め良品であることが判っている供試体Ｃの絶縁抵抗値よりも充分小さく、かつスイッチＳＷａがオン状態のときに電圧降下が小さい抵抗値が望ましく、典型的には数ＭΩ程度である。なお、バイパス抵抗Ｒの抵抗値は、スイッチＳＷａに用いられる半導体スイッチング素子、供試体Ｃの特性および信頼性試験の目的などにより任意に設定される。
【００２７】
スイッチＳＷａおよびスイッチＳＷｂは、制御部１００からのスイッチング制御信号に応答してオン／オフする。スイッチＳＷａがオンであり、スイッチＳＷｂがオフの場合には、直流電圧源１１０から出力される直流電圧（出力電圧）が供試体Ｃに印加される。一方、スイッチＳＷａ，ＳＷｂがともにオフの場合には、その出力電圧は供試体Ｃに印加されない。制御部１００は、スイッチＳＷｂをオフ状態に固定しておき、スイッチＳＷａを予め定められたタイミングでオン／オフさせることにより、直流電圧源１１０の出力電圧からパルス電圧を生成して供試体Ｃに印加する。
【００２８】
図３は、直流電圧源の出力電圧から生成されるパルス電圧の波形を示す概略図である。ここでは、制御部１００から出力されるスイッチング制御信号によって、スイッチＳＷｂはオフ状態に固定されているものとする。
【００２９】
図３を参照して、制御部１００は、スイッチング制御信号ＰａをスイッチＳＷａに出力して、スイッチＳＷａが予め定められた周期でオンオフを繰り返すように制御する。具体的には、スイッチＳＷａは、スイッチング制御信号ＰａがＨ（論理ハイ）レベルのときにオン状態となり、Ｌ（論理ロー）レベルのときにオフ状態となる。
【００３０】
供試体Ｃに印加されるパルス電圧は、スイッチＳＷａがオン状態のときに電圧値Ｖоｎとなり、オフ状態のときに電圧値Ｖоｆｆ（＜Ｖоｎ）となる。すなわち、スイッチング制御信号がＨレベルである時間Ｔａ（パルス幅）およびＬレベルである時間Ｔｂ（パルス間隔）は、それぞれ、供試体Ｃに電圧値Ｖоｎが印加される時間（スイッチＳＷａのオン期間）および電圧値Ｖоｆｆが印加される時間（スイッチＳＷａのオフ期間）とほぼ同じである。なお、電圧値Ｖоｎは、直流電圧源１１０から出力される直流電圧値Ｖｐと同じである。ただし、スイッチＳＷａによる電圧降下は無視している。
【００３１】
時間Ｔａ，Ｔｂおよび電圧値Ｖоｎ，Ｖоｆｆの印加時間の関係をさらに詳細に説明する。図４は、スイッチング制御信号とパルス電圧との関係を説明するための図である。
【００３２】
スイッチＳＷａは、制御部１００からのスイッチング制御信号Ｐａに応答してオン、オフ動作する。スイッチＳＷａの立ち上がり時間Ｔｒおよび立ち下がり時間Ｔｂを考慮すると、パルス電圧は図４に示すような波形となる。この立ち上がり時間Ｔｒおよび立ち下がり時間Ｔｆが短いほど急峻な高速パルス電圧を生成できる。たとえば、ハイパワー用のＦＥＴスイッチの立ち上がり時間および立ち下がり時間は、数十ｎｓｅｃ程度である。なお、リレータイプのスイッチの立ち上がり時間および立ち下がり時間は、数ｍｓｅｃ〜数十ｍｓｅｃである。
【００３３】
ここで、図４に示すように、スイッチング制御信号ＰａがＨレベルである時間Ｔａ（パルス幅）、Ｌレベルである時間Ｔｂ（パルス間隔）が、それぞれ１００ｎｓｅｃ、２００ｎｓｅｃであるとする。この場合、時間Ｔａ（１００ｎｓｅｃ）以内に電圧値Ｖｏｆｆから電圧値Ｖｏｎまで立ち上がり、時間Ｔｂ（２００ｎｓｅｃ）以内に電圧値Ｖｏｎから電圧値Ｖｏｆｆに立ち下がっていることがわかる。なお、仮に、スイッチＳＷａにリレータイプのスイッチを用いた場合には、その立ち上がり時間および立ち下がり時間が数ｍｓｅｃ〜数十ｍｓｅｃであるため、時間Ｔａ以内に立ち上がり動作が収束しない、あるいは時間Ｔｂ以内に立ち下がり動作が収束しないことがわかる。そのため、急峻な高速パルス電圧を生成することはできない。なお、時間Ｔａ，Ｔｂは、供試体Ｃの定格電圧値、容量、材料、形状、絶縁抵抗などの特性、および信頼性試験の目的に応じて任意に設定される。
【００３４】
上記のように、制御部１００は、スイッチング制御信号Ｐａを用いて、スイッチＳＷａのスイッチング動作を制御することにより供試体Ｃにパルス電圧を印加する。なお、制御部１００により生成されるスイッチング制御信号Ｐａは、スイッチＳＷａをオン状態にするために必要な電圧レベル（Ｈレベル）と、スイッチＳＷａの立ち上がり時間よりも長いパルス幅（時間Ｔａ）と、スイッチＳＷａの立ち下がり時間よりも短いパルス間隔（時間Ｔｂ）とを有する。
【００３５】
制御部１００は、スイッチＳＷａをオフ、スイッチＳＷｂをオンすることにより、供試体Ｃの電荷を放電することもできる。たとえば、制御部１００は、供試体Ｃの劣化加速試験を開始する前の残留電荷を放電したり、劣化加速試験終了後に供試体Ｃに充電された電荷を放電したりする。
【００３６】
＜バイパス抵抗の効果＞
試験装置１０では、図２に示すようにバイパス抵抗Ｒを有していることから、供試体Ｃに適切な大きさ（すなわち、電圧値Ｖоｎと電圧値Ｖоｆｆとの電位差）のパルス電圧を印加することができる。ここでは、バイパス抵抗Ｒの有無により供試体Ｃに印加されるパルス電圧がどのように変化するのかを説明する。
【００３７】
図５は、バイパス抵抗Ｒが有る場合および無い場合のそれぞれのパルス電圧波形を示す図である。なお、バイパス抵抗Ｒが有る場合および無い場合のいずれの場合にも、制御部１００は、同じように、スイッチＳＷａのスイッチング動作を制御しているとする。
【００３８】
図５を参照して、波形５００は、パルス印加回路１２０がバイパス抵抗Ｒを有する場合（すなわち、図２に示すパルス印加回路１２０）に、供試体Ｃに印加されるパルス電圧波形を示している。波形５００に従うパルス電圧は、スイッチＳＷａがオン状態のときに電圧値Ｖ１оｎとなり、オフ状態のときに電圧値Ｖ１оｆｆとなる。
【００３９】
一方、波形５１０は、仮に、パルス印加回路１２０にバイパス抵抗Ｒが無い場合に、供試体Ｃに印加されるパルス電圧波形を示している。波形５１０に従うパルス電圧は、スイッチＳＷａがオン状態のときに電圧値Ｖ２оｎとなり、オフ状態のときに電圧値Ｖ２оｆｆとなる。なお、電圧値Ｖ１оｎと電圧値Ｖ２оｎとは同じである。
【００４０】
波形５００におけるスイッチＳＷａがオン状態のときとオフ状態のときの電位差Ｖａ（Ｖ１оｎ−Ｖ１оｆｆ）が、波形５１０における当該電位差Ｖｂ（Ｖ２оｎ−Ｖ２оｆｆ）よりも大きいのは明らかである。すなわち、バイパス抵抗Ｒが無い場合には、スイッチＳＷａの漏れ電流の影響を大きく受け、電圧値Ｖ２оｎと電圧値Ｖ２оｆｆとの電位差が小さくなってしまうことがわかる。一方、バイパス抵抗Ｒを有する場合には、所望の電圧値を有する高速パルス波形を供試体Ｃに印加することができる。なお、直流電圧源１１０の出力電圧値、スイッチＳＷａの漏れ電流値、バイパス抵抗Ｒの抵抗値および供試体Ｃの絶縁抵抗値により電圧値Ｖ１оｎ，Ｖ１оｆｆ，Ｖ２оｎ，Ｖ２оｆｆは変化するが、電位差Ｖａが電位差Ｖｂよりも大きくなるのは明らかである。
【００４１】
＜機能構成＞
図６は、実施の形態１に従う制御部１００の機能構成を説明するための図である。図６を参照して、制御部１００は、電圧制御部２００と、スイッチング制御部２０２と、測定部２０４と、判定部２０６とを含む。典型的には、これらの各機能は、制御部１００のＣＰＵがメモリであるＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）に格納されたプログラムを実行することによって実現される。なお、これらの機能の一部または全部はハードウェアで構成されていてもよい。たとえば、スイッチング制御部２０２の全部または一部はロータリースイッチで構成されていてもよい。
【００４２】
電圧制御部２００は、直流電圧源１１０の出力電圧を制御する。具体的には、電圧制御部２００は、メモリに記憶されている設定値に従って直流電圧値を設定する。電圧制御部２００は、設定した電圧値の直流電圧を直流電圧源１１０に出力させる。また、電圧制御部２００は、インターフェイス部１４０を介して受信した設定値に従って直流電圧値を設定してもよい。なお、直流電圧値は、供試体Ｃの特性や試験の目的に応じて任意に設定することが可能である。
【００４３】
スイッチング制御部２０２は、パルス印加回路１２０のスイッチＳＷａ，ＳＷｂのスイッチング動作を制御する。具体的には、スイッチング制御部２０２は、スイッチング制御信号Ｐａ，ＰｂをスイッチＳＷａ，ＳＷｂに出力することによりこれらのスイッチング動作を制御し、供試体Ｃに高速パルス電圧を印加したり、直流電圧源１１０の出力電圧（すなわち、直流電圧）を印加したりする。スイッチング制御部２０２は、メモリに記憶されているパルス幅（時間Ｔａ）、パルス間隔（時間Ｔｂ）およびパルス電圧の印加時間に基づいて、スイッチング制御信号ＰａをスイッチＳＷａに出力する。なお、パルス幅（時間Ｔａ）、パルス間隔（時間Ｔｂ）および印加時間は、インターフェイス部１４０を介して受信する構成であってもよい。
【００４４】
測定部２０４は、電流検出部１３０により検出された供試体Ｃから流れる電流値（放電電流値あるいは漏れ電流値）の入力を受け付ける。具体的には、測定部２０４は、劣化加速試験後（予め定められた時間だけパルス電圧が印加された後）の供試体Ｃに対して直流電圧が印加されているときに、当該供試体Ｃから流れる電流値を測定する。測定部２０４は、測定結果を判定部２０６に送出する。あるいは、測定部２０４は、インターフェイス部１４０を介して外部装置２０に測定結果を出力してもよい。
【００４５】
判定部２０６は、測定部２０４により測定された電流値と予め定められた判定基準とに基づいて、供試体Ｃの良否を判定する。具体的には、判定部２０６は、当該測定された電流値に基づいて供試体Ｃの絶縁抵抗値を算出する。判定部２０６は、当該算出された絶縁抵抗値が基準閾値以上である場合には供試体Ｃが良品であると判定し、当該算出された絶縁抵抗値が基準閾値未満である場合には供試体Ｃが不良品であると判定する。この場合、基準閾値は、たとえば、供試体Ｃの製造メーカが規定している絶縁抵抗値である。
【００４６】
また、判定部２０６は、当該算出された絶縁抵抗値が基準範囲内に含まれている場合には供試体Ｃが良品であると判定し、基準範囲内に含まれていない場合には供試体Ｃが不良品であると判定してもよい。この場合、基準範囲は、たとえば、複数の供試体Ｃの絶縁抵抗値の平均値±σ（標準偏差）以内、または、平均値±Ｘ（Ｘは、たとえば１００ＭΩ）以内である。
【００４７】
また、判定部２０６は、当該算出された絶縁抵抗値の初期値に対する変化率が基準変化率範囲内である場合には供試体Ｃが良品であると判定し、基準変化率範囲内ではない場合には供試体Ｃが不良品であると判定してもよい。なお、絶縁抵抗値の初期値とは、劣化加速試験前（パルス電圧が印加される前）に測定された供試体Ｃの絶縁抵抗値である。この場合、基準変化率範囲は、たとえば、初期値±１０％以内（初期値の９０％〜１１０％の範囲内）である。なお、判定部２０６において用いられる、基準閾値、基準範囲および基準変化率範囲は、予めメモリに記憶されているものとする。
【００４８】
判定部２０６は、供試体Ｃの良否判定結果をインターフェイス部１４０を介して外部装置２０に出力する。あるいは、判定部２０６は、良否判定結果を試験装置１０が有するスピーカ（図示しない）から良否判定結果を出力させてもよいし、ディスプレイ（図示しない）に良否判定結果を表示させてもよい。
【００４９】
＜処理手順＞
図７は、実施の形態１に従う試験装置１０の処理手順の一例を示すフローチャートである。なお、フローチャートの開始時点においては、供試体Ｃの残留電荷は完全に放電されており、スイッチＳＷａ，ＳＷｂはオフ状態であるとする。
【００５０】
図７を参照して、試験装置１０の制御部１００は、直流電圧源１１０に所望の電圧値の直流電圧を出力させる（ステップＳ１０）。所望の電圧値は、メモリに記憶されている設定値（あるいは、外部装置２０から受信した設定値）に基づいて設定される。
【００５１】
制御部１００は、パルス幅（時間Ｔａ）およびパルス間隔（時間Ｔｂ）に基づいて生成したスイッチング制御信号ＰａをスイッチＳＷａに出力することにより、供試体Ｃにパルス電圧の印加を開始する（ステップＳ１２）。パルス幅およびパルス間隔は、メモリに記憶されていてもよいし、インターフェイス部１４０を介して外部装置２０から取得される構成であってもよい。
【００５２】
制御部１００は、供試体Ｃにパルス電圧の印加を開始してから予め定められた時間Ｔｘが経過したか否かを判断する（ステップＳ１４）。時間Ｔｘは、たとえば、劣化加速試験時間である。典型的には、劣化加速試験時間は、パルス幅（電圧値Ｖоｎである時間）の総時間に基づいて定められる。図４の例（時間Ｔａと時間Ｔｂとの比が１：２）において、電圧値Ｖоｎである時間が合計で３００ｈ必要な場合には、時間Ｔｘ（劣化加速試験時間）は９００ｈとなる。時間Ｔｘは、メモリに記憶されていてもよいし、インターフェイス部１４０を介して外部装置２０から取得される構成であってもよい。
【００５３】
時間Ｔｘが経過していない場合には（ステップＳ１４においてＮＯ）、制御部１００はステップＳ１４の処理を繰り返す。時間Ｔｘが経過した場合には（ステップＳ１４においてＹＥＳ）、制御部１００は、直流電圧源１１０から出力される直流電圧を供試体Ｃに印加させる（ステップＳ１６）。具体的には、制御部１００は、スイッチＳＷａをオン状態、スイッチＳＷｂをオフ状態に固定することにより、供試体Ｃに直流電圧源１１０の出力電圧を印加させる。この場合、供試体Ｃに印加される直流電圧値は、ステップＳ１０における直流電圧源１１０の出力電圧値と同じであってもよいし、新たに設定された値であってもよい。
【００５４】
制御部１００は、供試体Ｃに直流電圧が印加されているときの漏れ電流を測定する（ステップＳ１８）。具体的には、制御部１００は、供試体Ｃに印加されている直流電圧が十分安定した後に、漏れ電流を測定する。制御部１００は、供試体Ｃに印加されている直流電圧値と測定された漏れ電流値とに基づいて、劣化加速試験後の供試体Ｃの絶縁抵抗値を算出する（ステップＳ２０）。
【００５５】
制御部１００は、算出した絶縁抵抗値が基準閾値以上であるか否かを判定する（ステップＳ２２）。絶縁抵抗値が基準閾値以上である場合には（ステップＳ２２においてＹＥＳ）、制御部１００は供試体Ｃが良品であると判定して（ステップＳ２４）、処理を終了する。絶縁抵抗値が基準閾値未満である場合には（ステップＳ２２においてＮＯ）、制御部１００は供試体Ｃが不良品であると判定して（ステップＳ２６）、処理を終了する。なお、制御部１００は、判定結果をスピーカやディスプレイなどを用いて報知してもよいし、インターフェイス部１４０を介して外部装置２０に出力してもよい。
【００５６】
上記フローチャートにおいて、制御部１００は、供試体Ｃの漏れ電流の測定後（ステップＳ１８の後）に、スイッチＳＷａをオフ状態、スイッチＳＷｂをオン状態にすることにより、供試体Ｃの残留電荷を放電してもよい。
【００５７】
上記フローチャートでは、供試体Ｃの漏れ電流を測定する構成について説明したが、供試体Ｃの放電電流を測定する構成であってもよい。この場合、制御部１００は、パルス電圧を時間Ｔｘだけ印加した後（ステップＳ１４においてＹＥＳ）、スイッチＳＷａをオフ状態、スイッチＳＷｂをオン状態にして供試体Ｃから電荷を放電させる。制御部１００は、供試体Ｃの放電電流を測定し、その測定結果（放電電流値）と予め定められた判定基準とに基づいて供試体Ｃの良否を判定する。
【００５８】
ここで、内部欠陥のある供試体にパルス電圧を印加すると、パルス状の突入電流により内部欠陥に電流集中等が生じ、供試体の内部でショート故障（たとえば、供試体の配線間の異物が炭化することによる配線間ショート）が発生する場合がある。内部欠陥によってショートを起こした供試体では、内部欠陥のない正常な供試体に比べて放電電流が小さくなる。そのため、典型的には、制御部１００は、放電電流値が予め定められた基準電流値以上の場合には供試体Ｃが良品であると判定し、放電電流値が基準電流値未満の場合には供試体Ｃが不良品であると判定する。基準電流値は、たとえば、予め良品であることが判っている（内部欠陥がない）供試体から放電される電流値に基づいて定められる。すなわち、基準電流値は、良品の供試体と不良品の供試体とを区別可能な電流値に設定されていればよい。
【００５９】
また、内部欠陥のショート故障以外にも、内部欠陥のオープン故障が発生する供試体も存在する。内部欠陥のオープン故障とは、たとえば、供試体において、正常な状態よりも極端に細い電路が形成された場合に、この電路の細線化により抵抗が増大し、電流が流れたときに配線が溶断する故障である。このような供試体においては、（１）放電電流の増大(電路間キャパシタンスの増大)、（２）放電電流の減少(電流経路減少によるキャパシタンスの減少)、または、（１）および（２）が同時に生じる可能性がある。この場合、たとえば、制御部１００は、供試体Ｃの放電電流値が、良品の供試体の放電電流値を基準とした予め定められた範囲内である場合には、供試体Ｃが良品であると判定する。また、制御部１００は、供試体Ｃの放電電流値が当該予め定められた範囲外の場合には供試体Ｃが不良品であると判定する。
【００６０】
＜利点＞
実施の形態１によると、パルス印加回路にバイパス抵抗を設けることにより、絶縁抵抗値の大きい供試体であっても、高速パルス電圧を適切に供試体に印加することができる。そのため、簡易な構成により供試体への信頼性試験を適切に行なうことができる。また、これにより、絶縁抵抗値の大きい供試体の良否判定を精度よく行なうこともできる。
【００６１】
［実施の形態２］
実施の形態１では、１つの供試体Ｃに対して劣化加速試験を行なう構成について説明した。実施の形態２では、１度に複数の供試体Ｃに対して劣化加速試験を行なう構成について説明する。
【００６２】
図８は、実施の形態２に従う試験装置１０Ａの構成を説明するための図である。試験装置１０Ａは、制御部１００Ａと、直流電圧源１１０と、パルス印加回路１２０Ａと、電流検出部１３０Ａとを含む。なお、図８では、説明の容易化のため図示していないが、試験装置１０Ａは、インターフェイス部１４０を含む。制御部１００Ａは、実施の形態１の制御部１００と対応している。そのため、制御部１００と同じ部分についてはその詳細な説明は繰り返さない。
【００６３】
パルス印加回路１２０Ａは、複数のスイッチＳＷａ１〜ＳＷａｎと、複数のＳＷｂ１〜ＳＷｂｎと、複数のバイパス抵抗Ｒ１〜Ｒｎとを含む。なお、各スイッチＳＷａ１〜ＳＷａｎは、図２中のスイッチＳＷａと同じである。各スイッチＳＷｂ１〜ＳＷｂｎは、図２中のスイッチＳＷｂと同じである。各バイパス抵抗Ｒ１〜Ｒｎは、図２中のバイパス抵抗Ｒと同じである。すなわち、パルス印加回路１２０Ａは、複数の供試体Ｃ１〜Ｃｎのそれぞれにパルス電圧を印加するための複数のパルス印加回路が設けられている。具体的には、スイッチＳＷａ１〜ＳＷａｎは、それぞれ供試体Ｃ１〜Ｃｎに直列接続されている。スイッチＳＷｂ１〜ＳＷｂｎは、それぞれ供試体Ｃ１〜Ｃｎに並列接続されている。バイパス抵抗Ｒ１〜Ｒｎは、それぞれ一端が供試体Ｃ１〜Ｃｎに接続され、他端がグランドに接続されている。
【００６４】
電流検出部１３０Ａは、供試体Ｃ１〜Ｃｎのそれぞれから流れる電流（たとえば、漏れ電流および放電電流）を検出する。電流検出部１３０Ａは、検出した各電流の電流値を制御部１００Ａに入力する。
【００６５】
制御部１００Ａは、直流電圧源１１０に所望の電圧値の直流電圧を出力させるとともに、パルス印加回路１２０Ａから供試体Ｃ１〜Ｃｎに出力される電圧を制御する。制御部１００Ａは、スイッチＳＷａ〜ＳＷａｎのスイッチング動作を制御することにより供試体Ｃ１〜Ｃｎにパルス電圧を印加する。具体的には、制御部１００Ａは、スイッチング制御信号Ｐａ１〜ＰａｎをそれぞれスイッチＳＷａ〜ＳＷａｎに出力して、これらのスイッチのスイッチング動作を制御する。制御部１００Ａは、スイッチング制御信号Ｐｂ１〜ＰｂｎをそれぞれスイッチＳＷｂ〜ＳＷｂｎに出力して、これらのスイッチのスイッチング動作を制御する。
【００６６】
ここで、スイッチＳＷａ１〜ＳＷａｎのうちの複数のスイッチが同時にオン状態になったときには、供試体Ｃ１，Ｃ２に所望の電圧値のパルス電圧が印加されない場合がある。たとえば、スイッチＳＷａ１，ＳＷａ２が同時にオン状態になったとすると、電流のバイパス経路としては、バイパス抵抗Ｒ１，Ｒ２の２つが存在する。ここで、直流電圧源１１０から出力される電流が定格電流（すなわち、直流電圧源１１０の出力電流は一定）であるとし、バイパス抵抗Ｒ１，Ｒ２の抵抗値は同じであるとする。この場合、スイッチＳＷａ１，ＳＷａ２が同時にオン状態となっているときにバイパス抵抗Ｒ１，Ｒ２のそれぞれに流れる（突入）電流は、スイッチＳＷａ１のみがオン状態であるときにバイパス抵抗Ｒ１に流れる突入電流より低減する。これにより、供試体Ｃ１に至るまでの配線の等価ＬＣＲ成分（インダクタンス成分、容量成分、抵抗成分）、または供試体Ｃ１の等価ＬＣＲ成分により引き起こされるオーバーシュートが変化したり、供試体Ｃ１の等価Ｒ成分に対して、突入電流によって生じる自己発熱量が変化したりする。また、供試体Ｃ１の内部欠陥に影響を与えない(内部欠陥のショート故障、またはオープン故障が生じない)程度の突入電流となる可能性もある。したがって、スイッチＳＷａ１，ＳＷａ２が同時にオン状態となっているときには、供試体Ｃ１，Ｃ２に所望の電圧値が印加されないことになる。
【００６７】
そこで、制御部１００Ａは、スイッチＳＷａ１〜ＳＷａｎのオン期間が互いに重ならないように、スイッチＳＷａ１〜ＳＷａｎのスイッチング動作を制御する。たとえば、制御部１００Ａは、図９または図１０に示すようなスイッチング制御信号Ｐａ１〜ＰａｎをスイッチＳＷａ１〜ＳＷａｎに出力する。
【００６８】
図９は、スイッチング制御信号Ｐａ１〜Ｐａｎのタイミングチャートの一例を示す図である。ここでは、スイッチＳＷｂ１〜ＳＷｂｎはオフ状態に固定されているものとする。これは、図１０でも同様である。
【００６９】
図９を参照して、制御部１００Ａは、時刻ｔ１において、スイッチング制御信号Ｐａ１（Ｈレベル）を出力することにより、供試体Ｃ１にパルス電圧の印加を開始する。供試体Ｃ１にパルス電圧が印加されてから時間Ｔｘが経過したら（時刻ｔ２になったら）、制御部１００Ａは、スイッチング制御信号Ｐａ１をＬレベルに固定（すなわち、スイッチＳＷａ１をオフ状態に固定）する。
【００７０】
次に、制御部１００Ａは、時刻ｔ３において、スイッチング制御信号Ｐａ２（Ｈレベル）を出力することにより、供試体Ｃ２にパルス電圧の印加を開始する。供試体Ｃ２にパルス電圧が印加されてから時間Ｔｘが経過したら（時刻ｔ４になったら）、制御部１００Ａは、スイッチング制御信号Ｐａ２をＬレベルに固定する。以降、供試体Ｃ３〜Ｃｎに対して、同様にパルス電圧を印加していく。そして、最後の供試体Ｃｎへのパルス電圧の印加が終了した時点で、複数の供試体Ｃ１〜Ｃｎへの劣化加速試験を終了する。
【００７１】
図１０は、スイッチング制御信号Ｐａ１〜Ｐａｎのタイミングチャートの他の例を示す図である。図１０を参照して、制御部１００Ａは、時刻ｔ１１において、スイッチング制御信号Ｐａ１（Ｈレベル）を出力することにより、供試体Ｃ１に１つ目のパルス電圧を印加する。次に、制御部１００Ａは、供試体Ｃ１に１つ目のパルス電圧の印加が終了すると、時刻ｔ１２においてスイッチング制御信号Ｐａ２（Ｈレベル）を出力することにより、供試体Ｃ２に１つ目のパルス電圧を印加する。以降、供試体Ｃ３〜Ｃｎに対して、同様に１つ目のパルス電圧を印加していく。
【００７２】
最後の供試体Ｃｎへの１つ目のパルス電圧の印加が終了すると、制御部１００Ａは、時刻ｔ２１において、スイッチング制御信号Ｐａ１を出力することにより、供試体Ｃ１に２つ目のパルス電圧を印加する。以降、供試体Ｃ２〜Ｃｎに対して、同様に２つ目のパルス電圧を印加していく。これら一連の制御を繰り返すことにより、供試体Ｃ１〜Ｃｎに対して、パルス電圧を印加していく。そして、供試体Ｃ１〜Ｃｎの各々に対して、予め設定された時間だけパルス電圧が印加された時点で、複数の供試体Ｃ１〜Ｃｎへの劣化加速試験を終了する。
【００７３】
なお、図１０に示すスイッチング制御方式は、図９に示すスイッチング制御方式よりも試験時間を短縮することができる。ただし、たとえば、半導体ゲート電圧の絶対定格値などの低耐圧部品を試験する場合に、各供試体に隣接する部品からのノイズ(電磁放射、放電時定数など)電圧の影響を無視できないときには、精度よく電圧を印加するために、図９に示すスイッチング制御方式を採用する。これらのスイッチング制御方式は、供試体の特性や試験の目的などに応じて選択すればよい。
【００７４】
制御部１００Ａは、劣化加速試験の終了後、供試体Ｃ１〜Ｃｎの各々についての漏れ電流（または放電電流）を測定する。典型的には、供試体の漏れ電流を測定する場合には、制御部１００Ａは、直流電圧源１１０から出力される直流電圧を供試体Ｃ１〜Ｃｎに対して順番に印加させて、各供試体Ｃ１〜Ｃｎの漏れ電流を測定していく。また、供試体の放電電流を測定する場合には、制御部１００Ａは、スイッチＳＷａ１〜ＳＷａｎおよびスイッチＳＷｂ１〜ＳＷｂｎを制御することにより、各供試体Ｃ１〜Ｃｎの放電電流を測定していく。制御部１００Ａは、実施の形態１で説明したような判定基準に基づいて、各供試体Ｃ１〜Ｃｎが良品か否かを判定する。
【００７５】
実施の形態２によると、劣化加速試験ごとに供試体を交換することなく、一度に複数の供試体に対して高速パルス電圧を適切に印加することができる。そのため、簡易な構成で試験時間の短縮化を図ることができる。
【００７６】
［その他の実施の形態］
上述した実施の形態では、供試体の良否判定や判定結果の報知などを試験装置において実行する構成について説明したが、これに限られず、試験装置に接続された外部装置において、供試体の良否判定や判定結果の報知などを行なってもよい。すなわち、試験装置の機能（図６に示す機能構成）の一部を他の外部装置で行なうように構成されていてもよい。たとえば、外部装置は、試験装置から受信した測定結果に基づいて供試体の良否を判定して、判定結果を報知してもよい。また、外部装置は、直流電圧源の設定値や、スイッチング制御信号のパルス幅、パルス間隔、パルス電圧の印加時間などの情報を試験装置に送信してもよい。これによると、劣化加速試験以外の処理については外部装置において実行されるため、試験装置の処理負荷を軽減することができる。
【００７７】
上述した実施の形態では、供試体Ｃにパルス電圧を時間Ｔｘだけ印加することにより、劣化加速試験を行なう構成について説明したが、当該構成に限られない。たとえば、劣化加速試験は、供試体Ｃに対するパルス（たとえば、１パルスあたりのパルス幅はＴａ）にの印加回数に基づいて行われる構成であってもよい。この場合、制御部１００は、劣化加速試験として、供試体Ｃに対するパルス印加回数が予め定められた回数Ｎに到達するまでパルス電圧を印加する。そして、制御部１００は、この劣化加速試験後、上述したように、供試体Ｃの漏れ電流や放電電流を測定する。
【００７８】
上述の実施の形態として例示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。
【００７９】
また、上述した実施の形態において、その他の実施の形態で説明した処理や構成を適宜採用して実施する場合であってもよい。
【００８０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８１】
１０，１０Ａ  試験装置、２０  外部装置、３１，３２，３３，３４  接続端子、１００，１００Ａ  制御部、１１０  直流電圧源、１２０，１２０Ａ  パルス印加回路、１３０，１３０Ａ  電流検出部、１４０  インターフェイス部、２００  電圧制御部、２０２  スイッチング制御部、２０４  測定部、２０６  判定部、Ｃ  供試体、Ｒ  バイパス抵抗、ＳＷａ，ＳＷｂ  スイッチ。
【図１】
0006541456.tif 000002
【図２】
0006541456.tif 000003
【図３】
0006541456.tif 000004
【図４】
0006541456.tif 000005
【図５】
0006541456.tif 000006
【図６】
0006541456.tif 000007
【図７】
0006541456.tif 000008
【図８】
0006541456.tif 000009
【図９】
0006541456.tif 000010
【図１０】
0006541456.tif 000011