(57)【特許請求の範囲】
【請求項１】
コモンモード電流を低減するためのプリント回路板（ＰＣＢ）であって、
２つの差動線路であって、各々が前記ＰＣＢの１つ以上の面上で、差動モード電流および前記コモンモード電流を通電し、前記差動モード電流および前記コモンモード電流が順電流および逆電流のうちの少なくとも１つであって、前記２つの差動線路を流れる差動モード電流は相互に逆相であり、前記２つの差動線路を反対方向に流れる電流間で発生する磁束を相殺させる、前記２つの差動線路と、
前記２つの差動線路の各々を使用して形成され、所定の構成にて、インダクタンス成分を有するインピーダンスを生成する一対のトラックであって、前記所定の構成が互いに近接して配置されて、誘電体容量を生成し、前記所定の構成における前記２つの差動線路の各々の隣接する前記トラック内の前記順電流および前記逆電流の流れが反対方向であり、前記コモンモード電流が前記誘電体容量を介して電流源に戻される、所定の構成と、
を備える、前記ＰＣＢ。
【請求項２】
透過性材料が前記隣接するトラック間に配置されて、コモンモードチョークを形成して前記インピーダンスのインダクタンス成分を変化させる、請求項１に記載のＰＣＢ。
【請求項３】
前記２つの差動線路の各々は、前記ＰＣＢの、対向する面のそれぞれの面上に形成される、請求項１に記載のＰＣＢ。
【請求項４】
前記誘電体容量が、前記コモンモード電流が前記逆電流として流れることを可能にする、請求項１に記載のＰＣＢ。
【請求項５】
前記所定の構成が、渦巻き、四角形、六角形、および五角形のうちの１つである、請求項１に記載のＰＣＢ。
【請求項６】
前記ＰＣＢが、単一層、二重層、および多層のうちの１つを備える、請求項１に記載のＰＣＢ。
【請求項７】
プリント回路板（ＰＣＢ）におけるコモンモード電流を低減するための方法であって、  前記ＰＣＢの１つ以上の面上の２つの差動線路の各々を使用して形成された所定の構成の一対のトラックにてインダクタンス成分を有するインピーダンスを生成することであって、前記２つの差動線路の各々が、差動モード電流および前記コモンモード電流を通電し、前記差動モード電流および前記コモンモード電流が、順電流および逆電流のうちの少なくとも１つであって、前記２つの差動線路を流れる差動モード電流は相互に逆相であり、前記所定の構成における前記２つの差動線路の各々の隣接するトラック内の前記順電流および前記逆電流の流れが反対方向であり、前記２つの差動線路を反対方向に流れる電流間で発生する磁束を相殺させる、インピーダンスを生成することと、
前記コモンモード電流を低減するために、前記２つの差動線路を互いに近接して配置することによって、前記所定の構成にて誘電体容量を生成し、前記２つの差動線路に流れるコモンモード電流が相互に逆位相であり、前記コモンモード電流が前記誘電体容量を介して電流源に戻される、ことと、
を含む、方法。
【請求項８】
コモンモードチョークが、前記隣接するトラック間に透過性材料を配置することによって形成され、前記インピーダンスのインダクタンス成分を変化させる、請求項７に記載の方法。
【請求項９】
前記２つの差動線路の各々は、前記ＰＣＢの、対向する面のそれぞれの面上に形成される、請求項７に記載の方法。
【請求項１０】
前記誘電体容量によって、前記コモンモード電流が前記逆電流として流れることが可能になる、請求項７に記載の方法。
【請求項１１】
前記所定の構成が、渦巻き、四角形、六角形、および五角形のうちの１つである、請求項７に記載の方法。
【請求項１２】
前記ＰＣＢが、単一層、二重層、および多層のうちの１つを備える、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本主題は、概してコモンモード電流を低減することに関する。排他的ではないが、より具体的には、本開示は、プリント回路板（ＰＣＢ）およびＰＣＢにおいてコモンモード電流を低減する方法を開示する。
【背景技術】
【０００２】
半導体装置の技術における進歩は、半導体装置のより高いスイッチング周波数での操作を提供した。半導体装置に関連するエネルギー格納素子の大きさは、スイッチング周波数の上昇と共に線的に減少し得る。したがって、高密度のプリント回路は高いスイッチング周波数およびより速い半導体装置を要求する。スイッチング周波数の上昇は、上昇した電流スルーレートおよび電圧スルーレート、すなわち、それぞれdi/dtおよびdv/dtと併せて、半導体装置における電磁環境適応性（ＥＭＣ）への有害な影響を有する。これらの有害な影響は、半導体装置におけるより高い周波数での伝導および放射された周波数のスペクトルの配置をもたらした。電磁干渉（ＥＭＩ）フィルタは、ＥＭＣへの有害な影響を減少させるために一般的に用いられる。さらに、フィルタは、高い周波数での浮遊素子による劣化した減衰を典型的に有し、半導体装置から生成される高周波数電磁干渉（ＥＭＩ）ノイズを除去することにおいて効果がより低い。さらに、かかるフィルタは、プリント回路板（ＰＣＢ）上で大きな空間を使用し、回路板をかさばらせる。
【０００３】
図１は、２つの差動線路を備える従来のＰＣＢ１００を例示する。例示される従来のＰＣＢ１００は、２つの差動線路、すなわち第１の差動線路１０３および第２の差動線路１０４を備える、単一層ＰＣＢである。２つの差動線路の各々は、ＰＣＢ１００の異なる面上、すなわち第１の面１０１および第２の面１０２上に配置される。第１の面１０１および第２の面１０２は、ＰＣＢ１００の導電面である。第１の差動線路１０３は第１の面１０１上に配置され、第２の差動線路１０４は第２の面１０２上に配置される。第１の差動線路１０３は順電流を通電し、第２の差動線路１０４は逆電流を通電する。さらに、順電流および逆電流は、差動モード電流およびコモンモード電流を含む。差動モード電流およびコモンモード電流は、順電流として、第１の差動線路１０３内を順方向で流れる。一方で、第２の差動線路１０４において、逆電流としての差動モード電流は逆方向で流れ、逆電流としてのコモンモード電流は順方向で流れる。よって、差動線路１０３および１０４における差動モード電流は、互いに対して反対方向で流れ、差動線路１０３および１０４におけるコモンモード電流は、互いに対して同じ方向で流れる。コモンモード電流により、ＰＣＢにおいてＥＭＩが発生し、ＥＭＣに影響を及ぼす。
【０００４】
当技術の従来のシステムは、ＰＣＢにおいてＥＭＩを低減し、ＥＭＣを上昇させる、１つ以上の技術を開示する。該技術のうちの１つは、ＰＣＢにおいてＥＭＩが低減される、コモンモード電流を低減する１つ以上の方法を含む。それによって、ＰＣＢのＥＭＣが強化される。
【０００５】
ＰＣＢレベルでコモンモード電流を低減する方法の１つは、ＰＣＢの信号層に隣接して配置される接地面上に中空幾何学を作成することを含む。中空幾何学は、図２に示されるように渦巻き構造２００であり得る。中空幾何学（hollow geometry）２００は、接地面上で、ＰＣＢにおけるコモンモードチョーク（choke）のように作用する。図１に描写されるように、信号層は、ＰＣＢにてコモンモードフィルタを作成するように配置される、２つの差動線路を備える。しかしながら、信号層と接地層との間に配置される絶縁層により、浮遊容量が形成され、それによって該方法は絶縁層の厚さに応じて効率性が劣り得る。
【０００６】
別の方法は、ＰＣＢの統制線信号層および中性線信号層上に渦巻き形状２００を作成することにより、ＰＣＢレベルでコモンモード電流を低減することを開示する。一実施形態では、渦巻き形状は、図２に例示されるように渦巻き構造２００であり得る。該層は、キャパシタフィルタとして作用する絶縁材料を使用して分離される。それによって、この方法においてコモンモード電流は低減される。しかしながら、コモンモード電流を低減するための接地端子の必要性がある。さらに、渦巻き構造２００によって形成される中空空間は誘電体媒質を有し、これは巻線間容量を作成し得、かつ渦巻き構造２００内にいくつかのより小さいサイズの輪を作成し得る。さらに、ＰＣＢにおける高い透磁率（permeability）の欠如は、高周波数コモンモード電流によって生成される統制線から中性線への磁束連鎖を低減する。
【０００７】
コモンモード電流を低減するための該方法では、追加の無心渦巻き構造に起因する、差動モード電流の挿入損失(inserted loss)はより高い。該挿入損失は望ましくない。さらに、複数の共振周波数を単一のＰＣＢへと形成するために、渦巻き構造２００等のより多くの数の中空幾何学の必要性がある。さらに、該方法は、ＰＣＢの費用および大きさを顕著に増加させる、銅製の接地面層を必要とする。さらに、該方法においてＰＣＢレベルでコモンモードフィルタを作成するために使用される空間はより大きい。
【発明の概要】
【課題を解決するための手段】
【０００８】
本明細書で開示されるのは、コモンモード電流を低減するための方法である。本ＰＣＢは２つの差動線路を備え、差動線路の各々はＰＣＢの１つ以上の面上にある。２つの差動線路は、差動モード電流およびコモンモード電流を通電する。差動モード電流およびコモンモード電流は、順電流および逆電流のうちの少なくとも１つであり得る。さらに、所定の構成は、２つの差動線路の各々を使用して形成されて、所定の構成にてインピーダンスを生成する。ここで、所定の構成は互いに近接して配置されて、誘電体容量を生成する。所定の構成における２つの差動線路の各々の隣接するトラックにおける、順電流および逆電流の流れは、反対方向である。
【０００９】
本開示の実施形態は、ＰＣＢにおけるコモンモード電流を低減するための方法を開示する。本方法は、所定の構成にてインピーダンスを生成することと、所定の構成にて誘電体容量を生成することと、を含む。インピーダンスは、ＰＣＢの１つ以上の面上の２つの差動線路の各々を使用して形成される。２つの差動線路の各々は、差動モード電流およびコモンモード電流を通電し、差動モード電流およびコモンモード電流は、順電流および逆電流のうちの少なくとも１つであり得る。所定の構成における２つの差動線路の各々の隣接するトラック内の、順電流および逆電流の流れは、反対方向である。さらに、コモンモード電流を低減するために、２つの差動線路を互いに近接して配置することによって、誘電体容量が生成される。
【００１０】
前述の発明の概要は、例示的なものであるに過ぎず、決して制限的であることを意図するものではない。上記の例示的な態様、実施形態、および特徴に加え、さらなる態様、実施形態、および特徴が、図面および下記の発明を実施するための形態の参照により、明らかになるだろう。
【００１１】
本開示に組み込まれてその一部を構成する添付の図面は、例示的な実施例を例示し、説明と併せて、開示される原理を説明する役割を果たす。図面では、参照番号の左端の桁（複数可）は参照番号が最初に現れる図面を特定する。同様の特徴および構成要素を参照するために、図面を通して同じ番号が使用される。本主題の実施形態に従うシステムおよび／または方法のいくつかの実施形態が、ほんの例として、下記の添付の図面を参照して、これから説明される。
【図面の簡単な説明】
【００１２】
【図１】２つの差動線路を備える従来のプリント回路板（ＰＣＢ）を例示する。
【図２】従来のＰＣＢにおける渦巻き構造を例示する。
【図３】本開示のいくつかの実施形態に従う、所定の構成の２つの差動線路の各々を備えるＰＣＢを例示する。
【図４Ａ】本開示のいくつかの実施形態に従う、ＰＣＢの差動線路の所定の構成を例示する。
【図４Ｂ】本開示のいくつかの実施形態に従う、図４Ａに示される所定の構成の等価回路を例示する。
【図５Ａ】本開示のいくつかの実施形態に従う、ＰＣＢにおける所定の構成の配列を例示する。
【図５Ｂ】本開示のいくつかの実施形態に従う、図５Ａに示される所定の構成の配列の等価回路を示す。
【図６Ａ】本開示のいくつかの実施形態に従う、ＰＣＢにおける所定の構成の例示的な実施形態を例示する。
【図６Ｂ】本開示のいくつかの実施形態に従う、図６Ａに例示される所定の構成を備えるＰＣＢを例示する。
【図７Ａ】本開示のいくつかの実施形態に従う、ＰＣＢにおける所定の構成の例示的な実施形態を例示する。
【図７Ｂ】本開示のいくつかの実施形態に従う、図７Ａに例示される所定の構成を備えるＰＣＢを例示する。
【図８】本開示のいくつかの実施形態に従う、ＰＣＢにおける所定の構成の配列の例示的な実施形態を例示する。
【図９】本開示のいくつかの実施形態に従う、ＰＣＢにおけるコモンモードチョークの形成を例示する。
【図１０】本開示のいくつかの実施形態に従う、ＰＣＢにおいてコモンモード電流を低減するために行われる工程を示す、流れ図を例示する。
【図１１】従来のＰＣＢおよび本開示のいくつかの実施形態に従うＰＣＢにおける、挿入損失を示すグラフを示す。
【図１２】従来のＰＣＢおよび本開示のいくつかの実施形態に従うＰＣＢにおける放射放出（radiative emission）を示すグラフを示す。
【発明を実施するための形態】
【００１３】
本明細書のいずれのブロック図も、本主題の原理を具現化する例示的なシステムの概念視点を表すことが、当業者に理解されるはずである。同様に、いかなる流れ図（ｆｌｏｗ  ｃｈａｒｔ）、流れ図（ｆｌｏｗ  ｄｉａｇｒａｍ）、状態遷移図、擬似コード等も、コンピュータが明示的に表示されていようがいまいが、実質上コンピュータ可読媒体において表現され得、コンピュータまたはプロセッサによって実行され得る、様々なプロセスを表すということが、理解され得る。
【００１４】
本書面では、「例示的」という語は、「実施例、例、または例示としての役割を果たす」ことを意味するために本明細書で使用される。「例示的」として本明細書に記載される本主題の実装のいかなる実施形態も、他の実施形態に優って好ましいまたは有利であると必ずしも解釈されるべきではない。
【００１５】
本開示は、様々な修正および代替の形式が可能である一方で、その具体的な実施形態が、図面において例として示されており、下記に詳細に記載される。しかしながら、本開示を、開示される特定の形式に限定することを意図するものではなく、対照的に、本開示は、本開示の範囲内に収まる全ての修正、等価物、および代替物を包含するものとする。
【００１６】
「含む」、「含んでいる」という用語、またはそのいかなる他の変形も、非排他的な包括を包含することが意図され、よって、列記される構成要素もしくは工程を含む、仕組み、装置、または方法は、それらの構成要素もしくは工程のみを含むのではなく、かかる仕組み、または装置、または方法に明示的に列記されていない、または固有でない、他の構成要素もしくは工程を含み得る。換言すると、「〜を含む」と続く、システムまたは装置内の１つ以上の要素は、より多くの制約なしで、システムまたは装置内の他の要素または追加の要素の存在を排除することはない。
【００１７】
本開示の実施形態の下記の詳細な説明では、この一部を形成する添付の図面が参照され、この図面において、本開示が実践され得る具体的な実施形態が例示として示される。これらの実施形態は、当業者が本開示を実践することができるように十分に詳細に記載され、他の実施形態が利用され得ること、および本開示の範囲から逸脱することなく変更がなされ得ることが、理解されるべきである。したがって以下の説明は、限定的な意味で解釈されるべきではない。
【００１８】
本開示は、コモンモード電流を低減するための、かさばらない、費用効果の高いＰＣＢに関する。本開示は、コモンモード電流を低減することにより、ＰＣＢにおいてＥＭＩを低減しＥＭＣを強化することを目標とする。コモンモード電流は、インピーダンスを生成してコモンモード電流の流れを制限することによって、およびコモンモード電流がコモンモード電流源に戻って流れることを可能にするための誘電体容量を生成することによって、低減される。本開示では、ＰＣＢは２つの差動線路を備え、差動線路の各々はＰＣＢの１つ以上の面上にある。２つの差動線路は、差動モード電流およびコモンモード電流を通電する。差動モード電流およびコモンモード電流は、順電流および逆電流のうちの少なくとも１つであり得る。さらに、２つの差動線路の各々を使用して所定の構成が形成されて、インピーダンスが生成され、所定の構成は互いに近接して配置されて誘電体容量を生成する。所定の構成における２つの差動線路の各々の隣接するトラック内の、順電流および逆電流の流れは、反対方向である。
【００１９】
図３は、本開示のいくつかの実施形態に従う、所定の構成３０５の２つの差動線路の各々を備える、ＰＣＢ３００を例示する。例示されるＰＣＢ３００は、２つの差動線路、すなわち第１の差動線路３０３および第２の差動線路３０４を備える、単一層ＰＣＢである。非限定的な実施形態では、ＰＣＢ３００は、単一層、二重層、および多層のうちの１つを備え得る。２つの差動線路３０３および３０４の各々は、ＰＣＢの１つ以上の面上に配置され得る。一実施形態では、差動線路３０３および３０４は、異なる面上、すなわち図３に示されるように第１の面３０１および第２の面３０２上に配置される。第１の面３０１および第２の面３０２は、ＰＣＢ３００の導電面である。非限定的な実施形態の１つでは、二重層および多層のうちの１つを備えるＰＣＢについて、ＰＣＢ３００の２つの隣接する層の間の距離は、１ｍｍ〜１．５ｍｍの範囲であり得る。第１の差動線路３０３は第１の面３０１上に配置され、第２の差動線路３０４は第２の面３０２上に配置される。例示的な実施形態では、差動線路は銅等の導電材料で作製される。しかしながら、本開示では任意の他の導電材料が使用され得る。
【００２０】
第１の差動線路３０３は順電流を通電し、第２の差動線路３０４は逆電流を通電する。さらに、順電流および逆電流は、差動電流およびコモンモード電流を含む。一実施形態では、第２の差動線路は中性線と称され得る。差動モード電流およびコモンモード電流は、順電流として、第１の差動線路３０３内を順方向で流れる。一方で、第２の差動線路３０４において、逆電流としての差動モード電流は逆方向で流れ、逆電流としてのコモンモード電流は順方向で流れる。よって、差動線路３０３および３０４内の差動モード電流は、互いに対して反対方向で流れ、差動線路３０３および３０４内のコモンモード電流は、互いに対して同じ方向で流れる。さらに、差動線路３０３および３０４の各々は所定の構成を備える。第１の差動線路３０３に関連する所定の構成は、第１の所定の構成３０５ａであり得、第２の差動線路３０４に関連する所定の構成は、第２の所定の構成３０５ｂであり得る。
【００２１】
該実施形態では、第１の所定の構成３０５ａおよび第２の所定の構成３０５ｂは、図４Ａに示されるように渦巻き構造３０５であり得る。所定の構成３０５は、所定の構成３０５ａおよび３０５ｂの差動線路３０３および３０４の隣接するトラック内を流れる、順電流および逆電流のうちの一方が、図４Ａに例示されるように反対方向であるように、画定される。第１の所定の構成では、第１の差動線路３０３の隣接するトラック内を流れる順電流は、反対方向である。第２の所定の構成では、第２の差動線路３０４の隣接するトラック内を流れる順電流は、反対方向である。差動線路３０３および３０４における所定の構成３０５は、差動線路３０３および３０４においてインピーダンスを生成する。生成されたインピーダンスは、差動線路３０３および３０４の各々内の、所定の構成３０５を超えるコモンモード電流の流れを制限する。非限定的な実施形態の１つでは、所定の構成３０５の直径はおよそ１２ｍｍであり得、所定の構成３０５における巻数は４であり得、所定の構成３０５での差動線路３０３および３０４のトラックの長さはおよそ６ｍｍであり得、所定の構成３０５の隣接するトラックの間の間隔はおよそ１ｍｍであり得る。
【００２２】
本開示で特定される数値は、本開示を説明する例示的な手段のためである。本開示で開示される、すなわち、コモンモード電流の流れを制限するためのインピーダンス、および電流モード電流が逆電流として流れることを可能にするための誘電体容量を生成するための、ＰＣＢを構成する、数値におけるいかなる逸脱も、本開示の範囲内に収まり得る。
【００２３】
さらに、第１の所定の構成された３０５ａおよび第２の所定の構成３０５ｂの配列は、第１の所定の構成された３０５ａおよび第２の所定の構成３０５ｂが互いに近接して配置されるように提供される。一実施形態では、配列は、第１の所定の構成３０５ａおよび第２の所定の構成３０５ｂを、図５Ａに例示されるように互いに平行に配置し得る。一実施形態では、第１の所定の構成３０５ａと第２の所定の構成３０５ｂとの間に配置された、絶縁材料（図には表示せず）があり得る。第１の所定の構成３０５ａおよび第２の所定の構成３０５ｂとのかかる配列は、図５Ａに示されるように、誘電体容量Ｃ１を生成する。ここで、誘電体容量Ｃ１は、コモンモード電流が第２の差動線路３０４内を逆電流として流れることを可能にする。したがって、コモンモード電流の制限およびコモン電流が逆電流として流れることを可能にすることによって、コモンモード電流はコモンモード電流の源に戻され、ＰＣＢ３００に関連する回路に通されることを回避する。差動モード電流は回路に通される。よって、ＰＣＢ３００におけるＥＭＩは低減され、ＥＭＣは強化される。
【００２４】
図４Ｂは、本開示のいくつかの実施形態に従う、図４Ａに示される所定の構成３０５の等価回路を示す。Ｌ１は第１の所定の構成３０５ａによって生成される第１のインダクタンスであり、Ｌ２は第２の所定の構成３０５ｂによって生成される第２のインダクタンスである。差動線路３０３および３０４を通って流れるコモンモード電流は、高周波数かつ同相である。したがって、所定の構成３０５ａおよび３０５ｂ内に生成される磁束は足し算される。しかしながら、差動線路３０３および３０４を通って流れる差動モード電流は、互いに対して１８０度移相される。したがって、差動モード電流によって所定の構成３０５ａおよび３０５ｂ内に生成される磁束は相殺される。よって、第１のインダクタンスＬ１として作用する第１の所定の構成３０５ａおよび第２のインダクタンスＬ２として作用する第２の所定の構成は、差動モード電流の損失なく、コモンモード電流に対するインピーダンスを提供する。したがって、該インピーダンスは、所定の構成３０５ａおよび３０５ｂを超えるコモンモード電流の流れを制限する。
【００２５】
さらに、本開示では、浮遊容量（図では表示せず）が、差動線路３０３および３０４の隣接するトラックの間に、それらのそれぞれの所定の構成で形成され得る。隣接するトラックの各々のインダクタンスは、複数の共振周波数のうちの１つにて、対応する浮遊容量と共振を形成する。ここで、浮遊容量は、隣接するトラックの配置、隣接するトラックの間の間隔、ＰＣＢの層の間の空間、およびコモンモード電流の周波数成分等の、しかしこれらに限定されない、構成に応じて変動し得る。したがって、複数の共振周波数は、構成を変動させることによって達成され、これにより特定の周波数を有するコモンモード電流が低減され得る。
【００２６】
図５Ｂは、本開示のいくつかの実施形態に従う、図５Ａに示される、所定の構成３０５ａおよび３０５ｂの配列の等価回路を示す。説明されるように、第１のインダクタンスＬ１および第２のインダクタンスＬ２によって、インピーダンスは、コモンモード電流の流れを制限する所定の構成３０５ａおよび３０５ｂにて生成される。さらに、第１の所定の構成３０５ａおよび第２の所定の構成３０５ｂの配列によって、誘電体容量Ｃ１が所定の構成３０５ａと３０５ｂとの間に形成される。所定の構成３０５ａと３０５ｂとの間の比誘電率値に応じて、誘電体容量Ｃ１の値は変動する。誘電体容量Ｃ１は、高周波数のコモンモード電流に対する低インピーダンス経路を提供し、コモンモード電流が源に戻って流れることを可能にする。この配列は、コモンモードフィルタ構造を作成することにより、ＰＣＢ３００内のコモンモード電流のための輪を最小化することによって、コモンモード電流を低減する。
【００２７】
図６Ａは、本開示のいくつかの実施形態に従う、ＰＣＢにおける所定の構成の例示的な実施形態を例示する。図６Ｂは、本開示のいくつかの実施形態に従う、図６Ａに例示される所定の構成を有するＰＣＢを例示する。
【００２８】
ここで、所定の構成６００は四角形構造である。第１の差動線路３０３に関連する所定の構成は、第１の所定の構成６００ａであり、第２の差動線路３０４に関連する所定の構成は、第２の所定の構成６００ｂである。所定の構成６００は、第１の所定の構成６００ａの第１の差動線路３０３の隣接するトラック内を流れる順電流が、反対方向であり、第２の所定の構成６００ｂの第２の差動線路３０４の隣接するトラック内を流れる逆電流が反対方向であるように、画定される。
【００２９】
図７Ａは、本開示のいくつかの実施形態に従う、ＰＣＢにおける所定の構成の例示的な実施形態を例示する。図７Ｂは、本開示のいくつかの実施形態に従う、図７Ａに例示される所定の構成を有するＰＣＢを例示する。
【００３０】
ここで、所定の構成７００は六角形構造である。第１の差動線路３０３に関連する所定の構成は、第１の所定の構成７００ａであり、第２の差動線路３０４に関連する所定の構成は、第２の所定の構成７００ｂである。所定の構成７００は、第１の所定の構成７００ａの第１の差動線路３０３の隣接するトラック内を流れる順電流が反対方向であり、第２の所定の構成７００ｂの第２の差動線路３０４の隣接するトラック内を流れる逆電流が反対方向であるように、画定される。
【００３１】
図３に関して記載されるように、図６Ｂおよび７Ｂに例示されるＰＣＢでは、所定の構成は、それぞれＰＣＢにおいてコモンモード電流に対するインピーダンスを生成し、所定の構成の配列は、コモンモード電流が源に戻って流れる、誘電体容量Ｃ１を生成する。それによって、コモンモード電流が低減されて、ＰＣＢにおけるＥＭＩおよびＥＭＣを低減する。
【００３２】
本開示で開示される所定の構成は、ほんの例示的な実施形態である。所定の構成における２つの差動線路の各々の隣接するトラック内の、順電流および逆電流の流れが反対方向である限り、様々な他の実施形態がなお以下の開示の範囲内に収まり得る。
【００３３】
図８は、本開示のいくつかの実施形態に従う、ＰＣＢ３００における所定の構成３０５ａおよび３０５ｂの配列の、例示的な実施形態を示す。差動線路は、図８に示されるように、互いに隣接して配置され得る。所定の構成３０５ａおよび３０５ｂは、さらに互いに隣接かつ近接して配置され、誘電体キャパシタＣ１を生成する。生成された誘電体容量Ｃ１、ならびにインダクタンスＬ１およびＬ２によって、コモンモード電流はＰＣＢにおいて低減され得る。
【００３４】
さらに、本開示の発明を実施するための形態において記載される実施形態のいずれかを用いて、本開示で開示されるＰＣＢは、新規ハードウェアを構成する。
【００３５】
図９は、本開示のいくつかの実施形態に従う、ＰＣＢ３００におけるコモンモードチョークの形成を例示する。透過性材料９００が、ＰＣＢ３００においてコモンモードチョークを形成するために使用され得る。コモンモードチョークは、高電流下でＰＣＢを能力低下させることがなく、かつＰＣＢにおける信号劣化を引き起こすことがない、コモンモード電流のさらなるフィルタのために形成される。
【００３６】
図１０は、本開示のいくつかの実施形態に従う、ＰＣＢにおいてコモンモード電流を低減するために行われる工程を示す、流れ図を例示する。
【００３７】
図１０に例示されるように、本方法は、ＰＣＢにおいてコモンモード電流を低減するための１つ以上のブロックを備える。
【００３８】
方法が記載される順序は、限定として解釈されることを意図するものではなく、任意の数の記載される方法ブロックが、任意の順序で組み合わされて、本方法を実装し得る。さらに、個々のブロックは、本明細書に記載される主題の範囲から逸脱することなく、方法から削除され得る。さらに、方法は、任意の好適なハードウェア、ソフトウェア、ファームウェア、またはそれらの組み合わせで、実装され得る。
【００３９】
ブロック１００１にて、インピーダンスは、ＰＣＢ３００の１つ以上の面上の、２つの差動線路３０３および３０４の各々を使用して、所定の構成を形成することにより、生成される。２つの差動線路の各々は、差動モード電流およびコモンモード電流を通電する。差動モード電流およびコモンモード電流は、順電流および逆電流のうちの少なくとも１つであり得る。所定の構成における２つの差動線路の各々の隣接するトラック内の、順電流および逆電流の流れは、反対方向である。インピーダンスは、差動線路の各々内の、所定の構成を超えるコモンモード電流の流れを制限する。
【００４０】
ブロック１００２にて、２つの差動線路を互いに近接して配置することによって、誘電体容量Ｃ１が生成される。誘電体容量は、コモンモード電流が逆電流として流れることを可能にする。
【００４１】
一実施形態では、本開示のＰＣＢと従来のＰＣＢとを比較するために、本開示のＰＣＢおよび従来のＰＣＢのシミュレーションが行われ得る。本開示のＰＣＢおよび従来のＰＣＢにおける挿入損失および放射放出が、該シミュレーションから得られる。
【００４２】
図１１は、従来のＰＣＢおよび本開示のいくつかの実施形態に従うＰＣＢにおける挿入損失を示すグラフ１１００を示す。
【００４３】
挿入損失は、ＰＣＢの差動線路内の電力損失を画定する。損失は、ＰＣＢの源から負荷に対するインピーダンスの存在に起因し得る。挿入損失が低周波数差動モード電流について１０ｄｂ未満である場合、ＰＣＢの機能性は妨害され得ない。したがって、挿入損失が１０ｄｂ未満であることが望ましい。図１１内のグラフから、本開示のＰＣＢは、従来のＰＣＢよりも大きい長さのトラックを示す。したがって、本開示のＰＣＢにおける差動モード電流の挿入損失１１０２は、従来のＰＣＢにおける挿入損失１１０１と比較すると、上昇し得るが、望ましい１０ｄｂ以内に留まる。
【００４４】
さらに、図１１内のグラフから、従来のＰＣＢにおけるコモンモード電流についての挿入損失１１０１は、共振周波数を形成しないことが観察される。したがって、従来のＰＣＢにおけるコモンモード電流は低減され得ない。一方で、本発明のＰＣＢでは、共振周波数は、コモンモード電流が低減され得る、０．２５ＧＨｚ、０．５５ＧＨｚ、０．８０ＧＨｚ等にて形成される。
【００４５】
図１２は、従来のＰＣＢおよび本開示のいくつかの実施形態に従うＰＣＢにおける放射放出を示すグラフ１２００を示す。
【００４６】
放射放出は、差動線路によって通電されるコモンモード電流によるものである。より低い放射放出がＰＣＢにおいて望ましい。図１２内のグラフから、従来のＰＣＢの放射放出１２０１と比較して、放射放出１２０２は、本開示のＰＣＢにおいて、１０ｄBｕＶ／ｍ以上低減されることが観察される。
【００４７】
行われたシミュレーションから、本開示のＰＣＢは従来のＰＣＢと比較して、望ましい。
【００４８】
本開示の実施形態は、差動モード電流損失が最小になる所定の構成を開示する。
【００４９】
本開示の実施形態は、周辺ＥＭＩフィルタを搭載する必要性を回避し、それによってＰＣＢの大きさおよび重量を低減する。
【００５０】
本開示の実施形態は、コモンモード電流を低減するための追加の接地線または端子の必要性を排除する。
【００５１】
本開示の実施形態は、外部に搭載されたコモンモード電流フィルタの必要性を排除する。
【００５２】
本開示の実施形態は、いくつかの異なる周波数にて様々な共振を形成して、コモンモード電流に対する低いインピーダンスを提供し、よってコモンモード電流が源に戻って流れることを可能にする。
【００５３】
本開示の実施形態は、放射放出周波数ピークに基づいて配列を修正して、コモンモード電流と同じ周波数で共振を生成することを提供する。
【００５４】
本開示の実施形態は、より低い放射放出により、外部フェライト磁心または搭載コモンモードフィルタの実装を排除する。
【００５５】
説明された操作は、標準プログラミングおよび／または工学技術を使用して、方法、システム、または製造物品として実装されて、ソフトウェア、ファームウェア、ハードウェア、またはそれらの任意の組み合わせを生産し得る。記載された操作は、「非一過性コンピュータ可読媒体」内に維持されるコードとして実装され得、プロセッサがコンピュータ可読媒体からコードを読み取り、実行し得る。プロセッサは、クエリーを処理および実行することができる、マイクロプロセッサおよびプロセッサのうちの少なくとも１つである。非一過性コンピュータ可読媒体は、磁気記憶媒体（例えば、ハードディスクドライブ、フロッピーディスク、テープ等）、光記憶装置（ＣＤ−ＲＯＭ、ＤＶＤ、光ディスク等）、揮発性および非揮発性記憶装置（例えば、ＥＥＰＲＯＭ、ＲＯＭ、ＰＲＯＭ、ＲＡＭ、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ、ファームウェア、プログラマブルロジック等）等の、媒体を備え得る。さらに、非一過性コンピュータ可読媒体は、一過性を除く、全てのコンピュータ可読媒体を備える。記載された操作を実装するコードは、さらに、ハードウェアロジック（例えば、集積回路チップ、プログラマブルゲートアレイ（ＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）等）において実装され得る。
【００５６】
なおもさらには、記載される操作を実装するコードは、「伝送信号」において実装され得、伝送信号は、空間を通して、または光ファイバ、銅線等の伝送媒体を通して、伝播する。コードまたはロジックがコード化される伝送信号は、無線信号、衛生伝送、ラジオ波赤外線信号、Ｂｌｕｅｔｏｏｔｈ（登録商標）等をさらに含み得る。コードまたはロジックがコード化される伝送信号は、伝送ステーションによって伝送され、受信ステーションによって受信されることが可能であり、伝送信号においてコード化されるコードまたはロジックは、解読されて、受信および伝送ステーションまたは装置にて、ハードウェアまたは非一過性コンピュータ可読媒体内に記憶され得る。「製造物品」は、非一過性コンピュータ可読媒体、ハードウェアロジック、および／またはコードが実装され得る伝送信号を含む。記載される操作の実施形態を実装するコードがコード化される装置は、コンピュータ可読媒体またはハードウェアロジックを備え得る。当然のことながら、当業者は、本発明の範囲から逸脱することなく、本構成に多くの修正がなされ得ること、および製造物品が当業者に既知の好適な情報保持媒体を含み得ることを、認識し得る。
【００５７】
「一実施形態」、「実施形態」、「実施形態（複数）」、「本実施形態」、「本実施形態（複数）」、「１つ以上の実施形態」、「いくつかの実施形態」、および「ある実施形態」という用語は、別途明示的に特定されない限り、「本発明（複数可）の１つ以上の（しかし全てではない）実施形態」を意味する。
【００５８】
「含む」、「備える」、「有する」という用語、およびそれらの変形は、別途明示的に特定されない限り、「含むが限定されない」ことを意味する。
【００５９】
列挙される項目の一覧は、別途明示的に特定されない限り、項目のいずれかまたは全てが相互に排他的であることを意味しない。
【００６０】
「１つの（ａ）」、「１つの（ａｎ）」、「その」という用語は、別途明示的に特定されない限り、「１つ以上の」を意味する。
【００６１】
互いに通信するいくつかの構成要素を伴う実施形態の説明は、かかる構成要素の全てが必要であることを意味しない。対照的に、様々な任意の構成要素が、本発明の幅広く様々な可能な実施形態を例示するために記載される。
【００６２】
本明細書で単一の装置または物品が記載される場合、１つ以上の装置／物品（それらが協同しようがしまいが）が、単一の装置／物品の代わりに使用され得ることが、容易に明らかになり得る。同様に、本明細書にて１つ以上の装置または物品が記載される場合（それらが協同しようがしまいが）、単一の装置／物品が２つ以上の装置もしくは物品の代わりに使用され得る、または異なる数の装置／物品が、示される数の装置もしくはプログラムの代わりに使用され得ることが、容易に明らかになり得る。装置の機能性および／または特徴は、かかる機能性／特徴を有すると明示的に記載されない、１つ以上の他の装置によって代替的に具現化され得る。よって、本発明の他の実施形態は、装置自体を含む必要がない。
【００６３】
図１０の例示される操作は、特定の順序で発生する特定の事象を示す。代替の実施形態では、特定の操作が、異なる順序で行われる、修正される、または除去されてよい。さらに、上記のロジックに工程が追加され、なお記載される実施形態に同調し得る。さらに、本明細書に記載される操作は、連続的に発生し得、または特定の操作が並行して処理され得る。なおもさらには、操作は単一の処理ユニットによって、または分散された処理ユニットによって行われ得る。
【００６４】
最後に、本明細書において使用される言語は、原則として読みやすさおよび指導的な目的で選択されており、本発明の主題を叙述するまたは制限するために選択されていないことがある。したがって、本発明の範囲は、発明を実施するための形態によってではなく、むしろ、本明細書に基づく出願を発行する任意の請求項によって限定されることが意図される。結果として、本発明の実施形態の開示は、以下の請求項で述べられる本発明の範囲の、限定でなく例示であることが意図される。
【００６５】
本明細書で様々な態様および実施形態が記載されてきた一方で、他の態様および実施形態が当業者に明らかになり得る。本明細書に開示される様々な態様および実施形態は、例示目的のためであり、限定的であることは意図されず、真の範囲および精神は以下の請求項によって示される。
【符号の説明】
【００６６】
１００ 従来のＰＣＢ
１０１ 従来のＰＣＢの第１の面
１０２ 従来のＰＣＢの第２の面
１０３ 第１の差動線路
１０４ 第２の差動線路
２００ 従来のＰＣＢにおける渦巻き構造
３００ 本開示のＰＣＢ
３０１ ＰＣＢの第１の面
３０２ ＰＣＢの第２の面
３０３ 第１の差動線路
３０４ 第２の差動線路
３０５ａ 第１の所定の構成
３０５ｂ 第２の所定の構成
４００ 所定の構成の等価回路
５００ 所定の構成の配列の等価回路
６００ 所定の構成の実施形態
６００ａ 第１の所定の構成
６００ｂ 第２の所定の構成
７００ 所定の構成の実施形態
７００ａ 第１の所定の構成
７００ｂ 第２の所定の構成
９００ 透過性材料
【図１】
0006553676.tif 000002
【図２】
0006553676.tif 000003
【図３】
0006553676.tif 000004
【図４Ａ】
0006553676.tif 000005
【図４Ｂ】
0006553676.tif 000006
【図５Ａ】
0006553676.tif 000007
【図５Ｂ】
0006553676.tif 000008
【図６Ａ】
0006553676.tif 000009
【図６Ｂ】
0006553676.tif 000010
【図７Ａ】
0006553676.tif 000011
【図７Ｂ】
0006553676.tif 000012
【図８】
0006553676.tif 000013
【図９】
0006553676.tif 000014
【図１０】
0006553676.tif 000015
【図１１】
0006553676.tif 000016
【図１２】
0006553676.tif 000017