(57)【特許請求の範囲】
【請求項１】
プロセッサが、スイッチング電源回路の出力電圧と目標電圧との差分値を算出し、
前記プロセッサが、前記差分値に対して第１の係数を乗じて補正値を算出し、
前記プロセッサが、カレントトランス回路で検出される前記スイッチング電源回路の出力電流の第１の検出値を前記補正値に基づき補正して第２の検出値を生成し、
前記プロセッサが、前記第２の検出値と閾値電流値との比較に基づき過電流が発生しているか否かを判定し、
前記プロセッサが、前記過電流が発生していると判定したときには、前記スイッチング電源回路の前記出力電圧を低下させる制御信号を出力する、
ことを特徴とするスイッチング電源回路の制御方法。
【請求項２】
前記第１の係数は、前記スイッチング電源回路に含まれるトランスの１次巻き線と２次巻き線の巻き数の比と、前記２次巻き線側に接続されるインダクタのインダクタンスと、前記スイッチング電源回路に含まれるスイッチングトランジスタがオンまたはオフする周期と、に基づく値であることを特徴とする請求項１に記載のスイッチング電源回路の制御方法。
【請求項３】
前記プロセッサは、前記インダクタの直流重畳特性または温度特性に基づき、前記インダクタンスを決定し、決定した前記インダクタンスに基づき前記第１の係数を算出する、ことを特徴とする請求項２に記載のスイッチング電源回路の制御方法。
【請求項４】
前記プロセッサは、前記スイッチングトランジスタの制御電圧に基づき前記周期を決定し、決定した前記周期に基づき前記第１の係数を算出する、ことを特徴とする請求項２または３に記載のスイッチング電源回路の制御方法。
【請求項５】
スイッチング電源回路と、
前記スイッチング電源回路の出力電流を検出するカレントトランス回路と、
前記スイッチング電源回路の出力電圧と目標電圧との差分値を算出し、前記差分値に対して第１の係数を乗じて補正値を算出し、前記カレントトランス回路で検出される前記出力電流の第１の検出値を前記補正値に基づき補正して第２の検出値を生成し、前記第２の検出値と閾値電流値との比較に基づき過電流が発生しているか否かを判定し、前記過電流が発生していると判定したときには、前記スイッチング電源回路の前記出力電圧を低下させる制御部と、
を有することを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路の制御方法及び電源装置に関する。
【背景技術】
【０００２】
従来、スイッチング電源回路を含む電源装置の出力電流が定格以上になった場合に、電源装置や電源装置に接続される負荷が破壊されることを防ぐために電源装置の出力電圧を低下する制御が行われる。この制御は、垂下制御と呼ばれる。
【０００３】
スイッチング電源回路の出力電流を検出する方法には、たとえば、以下の方法がある。１つ目の方法は、スイッチング電源回路に含まれるトランスの２次巻き線側に電流検出用の抵抗を接続し、その抵抗に印加される電圧から出力電流を検出する方法である。
【０００４】
２つ目の方法は、たとえば、スイッチング電源回路に含まれるトランスの１次巻き線側にカレントトランス回路を接続して、カレントトランス回路の出力電圧に基づき出力電流を検出する方法である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１１９３５４号公報
【特許文献２】特開２０１２−９０４０６号公報
【特許文献３】特開２００８−１１３４７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電流検出用の抵抗を用いてスイッチング電源回路の出力電流を検出する場合、損失が大きいため、損失が少ないカレントトランス回路を用いることが考えられる。
しかし、カレントトランス回路を用いた場合、スイッチング電流のリップルの影響により、カレントトランス回路で検出されるスイッチング電源回路の出力電流と、実際の出力電流との間にずれが生じる。このため、適切に過電流を抑制することができなくなるという問題があった。
【課題を解決するための手段】
【０００７】
発明の一観点によれば、プロセッサが、スイッチング電源回路の出力電圧と目標電圧との差分値を算出し、前記プロセッサが、前記差分値に対して第１の係数を乗じて補正値を算出し、前記プロセッサが、カレントトランス回路で検出される前記スイッチング電源回路の出力電流の第１の検出値を前記補正値に基づき補正して第２の検出値を生成し、前記プロセッサが、前記第２の検出値と閾値電流値との比較に基づき過電流が発生しているか否かを判定し、前記プロセッサが、前記過電流が発生していると判定したときには、前記スイッチング電源回路の前記出力電圧を低下させる制御信号を出力する、スイッチング電源回路の制御方法が提供される。
【０００８】
また、発明の一観点によれば、スイッチング電源回路と、前記スイッチング電源回路の出力電流を検出するカレントトランス回路と、前記スイッチング電源回路の出力電圧と目標電圧との差分値を算出し、前記差分値に対して第１の係数を乗じて補正値を算出し、前記カレントトランス回路で検出される前記出力電流の第１の検出値を前記補正値に基づき補正して第２の検出値を生成し、前記第２の検出値と閾値電流値との比較に基づき過電流が発生しているか否かを判定し、前記過電流が発生していると判定したときには、前記スイッチング電源回路の前記出力電圧を低下させる制御部と、を有する電源装置が提供される。
【発明の効果】
【０００９】
開示のスイッチング電源回路の制御方法及び電源装置によれば、過電流の発生を抑制できる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態のスイッチング電源回路の制御方法及び電源装置の一例を示す図である。
【図２】スイッチング電流と出力電流との関係を示す図である。
【図３】プロセッサによって実現される機能を示す機能ブロックの一例を示す図である。
【図４】本実施の形態のスイッチング電源回路の制御方法による垂下制御のシミュレーション結果の一例を示す図である。
【図５】本実施の形態のスイッチング電源回路の制御方法による垂下制御の実験結果の一例を示す図である。
【図６】第２の実施の形態のスイッチング電源回路の制御方法の一例の処理の流れを示すフローチャートである。
【図７】インダクタの特性の一例を示す図である。
【図８】インダクタンスと直流電流との関係を示す近似曲線の例を示す図である。
【図９】第３の実施の形態のスイッチング電源回路の制御方法の一例の処理の流れを示すフローチャートである。
【図１０】周波数変調方式の電源装置のスイッチング周波数と制御電圧との関係の一例を示す図である。
【図１１】差分値算出機能と補正値算出機能を回路で実現した電源装置の一例を示す図である。
【図１２】差分値算出回路及び補正値算出回路の機能を実現する演算回路の一例を示す図である。
【発明を実施するための形態】
【００１１】
以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態のスイッチング電源回路の制御方法及び電源装置の一例を示す図である。
【００１２】
電源装置１は、スイッチング電源回路２、カレントトランス回路３、制御部４を有する。
スイッチング電源回路２は、キャパシタＣ１、トランス２ａ、トランジスタＴｒ１、ダイオードＤ１，Ｄ２、インダクタＬ１、キャパシタＣ２を有する。
【００１３】
キャパシタＣ１の両端は、入力端子２ｂ，２ｃに接続されている。入力端子２ｂ，２ｃ間には、入力電圧（直流電圧）Ｖｉｎが印加されている。トランス２ａの１次巻き線２ａ１の一端は、キャパシタＣ１の一端に接続され、他端は、ｎチャネル型ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）であるトランジスタＴｒ１のドレインに接続されている。トランジスタＴｒ１のソースは、キャパシタＣ１の他端に接続されている。トランジスタＴｒ１のゲートは制御部４に接続されている。トランジスタＴｒ１は、スイッチング電源回路２のスイッチングトランジスタとして機能する。
【００１４】
トランス２ａの２次巻き線２ａ２の一端は、ダイオードＤ１のアノードに接続されており、他端は接地されている。ダイオードＤ１，Ｄ２のカソードはインダクタＬ１の一端に接続されており、ダイオードＤ２のアノードは接地されている。インダクタＬ１の他端はキャパシタＣ２の一端、出力端子２ｅ及び端子２ｄに接続されている。キャパシタＣ２の他端は接地されている。出力端子２ｅ，２ｆには、図示しない負荷回路が接続される。なお、出力端子２ｆは接地されている。端子２ｄは、制御部４に接続されている。
【００１５】
なお、図１の例では、フォワードコンバータ方式のスイッチング電源回路２を示したがこれに限定されず、フルブリッジ方式など他の方式のスイッチング電源回路としてもよい。
【００１６】
カレントトランス回路３は、２次巻き線３ａ１を含むトランス３ａ、ダイオードＤ３、キャパシタＣ３、抵抗Ｒ１を有する。
トランス３ａは、スイッチング電源回路２の１次巻き線２ａ１側に設けられており、２次巻き線３ａ１の一端は、ダイオードＤ３のアノードに接続されており、２次巻き線３ａ１の他端は接地されている。
【００１７】
ダイオードＤ３のカソードは、キャパシタＣ３の一端、抵抗Ｒ１の一端及び出力端子３ｂに接続されている。キャパシタＣ３の他端、抵抗Ｒ１の他端は接地されている。出力端子３ｂは、制御部４に接続されている。
【００１８】
制御部４は、Ａ／Ｄ（Analog to Digital）変換回路４ａ，４ｂ、プロセッサ４ｃ、ＰＷＭ（Pulse Width Modulation）制御回路４ｄ、ゲート駆動回路４ｅ、メモリ４ｆを有する。
【００１９】
Ａ／Ｄ変換回路４ａは、スイッチング電源回路２の端子２ｄに接続されており、スイッチング電源回路２の出力電圧Ｖｏｕｔを、デジタル値に変換する。
Ａ／Ｄ変換回路４ｂは、カレントトランス回路３の出力端子３ｂに接続されており、スイッチング電源回路２の出力電流Ｉｏｕｔを検出するためにカレントトランス回路３から出力される出力電圧Ｖｃｓに対応した電流Ｉｃｓを、デジタル値に変換する。
【００２０】
プロセッサ４ｃは、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）などである。
【００２１】
プロセッサ４ｃは、Ａ／Ｄ変換回路４ａ，４ｂの出力に基づき、ＰＷＭ制御回路４ｄを制御するための制御信号を生成して出力する。また、プロセッサ４ｃは、スイッチング電源回路２を制御するために、図１に示すようなステップＳ１〜Ｓ５の処理を実行する。ステップＳ１〜Ｓ５の各処理については後述する。
【００２２】
ＰＷＭ制御回路４ｄは、プロセッサ４ｃからの制御信号に基づき、ゲート駆動回路４ｅに所定の周期でトランジスタＴｒ１をオンまたはオフさせるための制御信号を生成して出力する。
【００２３】
ゲート駆動回路４ｅは、ＰＷＭ制御回路４ｄからの制御信号に基づくゲート電圧を生成して、トランジスタＴｒ１のゲートに印加する。
メモリ４ｆは、たとえば、フラッシュメモリなどであり、プロセッサ４ｃが実行するプログラムや、各種データを格納している。
【００２４】
上記の制御部４の要素のうち、たとえば、Ａ／Ｄ変換回路４ａ，４ｂ、プロセッサ４ｃ、ＰＷＭ制御回路４ｄ、メモリ４ｆは、マイクロコントローラにて実現するようにしてもよい。
【００２５】
以下、電源装置１の動作を説明する前に、カレントトランス回路３を用いて検出されるスイッチング電源回路２の出力電流と、実際の出力電流Ｉｏｕｔとの間で誤差が生じる理由を説明する。
【００２６】
なお、ＰＷＭ制御回路４ｄの制御により、トランジスタＴｒ１が周期Ｔｓでオンまたはオフし、オン時間は、Ｔｓ×Ｄｕｔｙ（デューティ比）であるものとする。
トランス２ａの２次巻き線２ａ２側の電圧Ｖｓの変化量ΔＶｓは、以下の式（１）で表せる。
【００２７】
ΔＶｓ＝Ｖｉｎ／Ｎ            （１）
なお、Ｎは、トランス２ａの１次巻き線２ａ１の巻き数Ｎ１と２次巻き線２ａ２の巻き数Ｎ２との巻き数比であり、Ｎ＝Ｎ１／Ｎ２である。
【００２８】
変化量ΔＶｓがインダクタＬ１の両端の電圧変化分になるため、インダクタＬ１に流れる電流ＩＬの変化分ΔＩＬは、以下の式（２）で表せる。
ΔＩＬ＝ΔＶｓ・Ｔｓ・Ｄｕｔｙ／Ｌ          （２）
なお、式（２）においてＬはインダクタＬ１のインダクタンスを示している。
【００２９】
式（１）より、式（２）は以下の式（３）のように変形できる。
ΔＩＬ＝（Ｖｉｎ／Ｎ）・（１／Ｌ）・Ｔｓ・Ｄｕｔｙ        （３）
一方、トランス２ａの１次巻き線２ａ１側の電流Ｉｐ（以下スイッチング電流Ｉｐと呼ぶ）の変化分ΔＩｐと電流ＩＬの変化分ΔＩＬは、以下の式（４）の関係にある。
【００３０】
ΔＩｐ＝（１／Ｎ）・ΔＩＬ          （４）
式（４）は、式（３）から以下の式（５）のように変形できる。
ΔＩｐ＝（１／Ｎ2Ｌ）・Ｔｓ・Ｄｕｔｙ・Ｖｉｎ          （５）
Ｖｉｎ・Ｄｕｔｙ＝Ｖｏｕｔであるから、式（５）は以下の式（６）のように表せる。
【００３１】
ΔＩｐ＝（１／Ｎ2Ｌ）・Ｔｓ・Ｖｏｕｔ            （６）
ここで、スイッチング電流Ｉｐと、出力電流Ｉｏｕｔとの関係は、以下の図のように表せる。
【００３２】
図２は、スイッチング電流と出力電流との関係を示す図である。
横軸は時間を示している。
スイッチング電流Ｉｐは、周期的にＨ（High）レベルに立ち上がっているが、Ｈレベルの値が一定ではなく、時間とともに増加するような傾向があり、スイッチング電流Ｉｐの波形は、リップルを含むものとなる。
【００３３】
出力電流Ｉｏｕｔを巻き数比Ｎで割った値は、図２に示すように、スイッチング電流Ｉｐのピーク値に対して、ΔＩｐ／２だけ小さい値となる。
一方、カレントトランス回路３の抵抗Ｒ１に流れる電流Ｉｃｓは、キャパシタＣ３の影響により、スイッチング電流Ｉｐのピーク値となる。
【００３４】
したがって、電流Ｉｃｓと出力電流Ｉｏｕｔとの関係は、以下の式（７）のように表せる。
Ｉｃｓ＝（ΔＩｐ／２）＋（Ｉｏｕｔ／Ｎ）＝（１／２Ｎ2Ｌ）・Ｔｓ・Ｖｏｕｔ＋（Ｉｏｕｔ／Ｎ）              （７）
式（７）は、以下の式（８）のように表せる。
【００３５】
Ｉｏｕｔ／Ｎ＝Ｉｃｓ−（１／２Ｎ2Ｌ）・Ｔｓ・Ｖｏｕｔ          （８）
式（８）において、Ｉｄｅｖ＝（１／２Ｎ2Ｌ）・Ｔｓ・Ｖｏｕｔとすると、式（８）は以下の式（９）のように表せる。
【００３６】
Ｉｏｕｔ＝Ｎ（Ｉｃｓ−Ｉｄｅｖ）      （９）
なお、カレントトランス回路３では、出力電圧Ｖｏｕｔ＝目標電圧ＶｒｅｆのときＩｄｅｖ＝０になるようにオフセットが加えられている。そのため、Ｉｄｅｖ＝（１／２Ｎ2Ｌ）・Ｔｓ・（Ｖｒｅｆ−Ｖｏｕｔ）とすることができる。つまり、Ｉｄｅｖは、Ｖｒｅｆ−Ｖｏｕｔに依存する。
【００３７】
Ｎ・Ｉｃｓを、カレントトランス回路３を用いたときの出力電流Ｉｏｕｔの電流検出値とすると、電流検出値Ｎ・Ｉｃｓは、実際の出力電流Ｉｏｕｔに対して、Ｎ・Ｉｄｅｖ分のずれが生じている。
【００３８】
そこで、本実施の形態の電源装置１のプロセッサ４ｃは、式（９）に基づいて電流検出値Ｎ・Ｉｃｓを補正して、実際の出力電流Ｉｏｕｔと等しくなるような電流検出値（以下電流検出値Ｉｄｏｕｔと表記する）を求める。
【００３９】
以下、電源装置１の動作及びプロセッサ４ｃを用いたスイッチング電源回路２の制御方法を、図１を用いて説明する。
ステップＳ１：プロセッサ４ｃは、出力電圧Ｖｏｕｔと目標電圧Ｖｒｅｆとの差分値（Ｖｒｅｆ−Ｖｏｕｔ）を算出する。
【００４０】
ステップＳ２：プロセッサ４ｃは、算出した差分値に対して予め求められている係数ｋｊを乗じて補正値（ｋｊ・（Ｖｒｅｆ−Ｖｏｕｔ））を算出する。係数ｋｊは、（１／２Ｎ2Ｌ）・Ｔｓである。係数ｋｊは、メモリ４ｆまたはプロセッサ４ｃ内の図示しないレジスタに予め記憶されている。
【００４１】
なお、ここではインダクタンスＬ及び周期Ｔｓは固定であるものとして説明する（インダクタンスＬ及び周期Ｔｓが変わる場合については後述する）。
ステップＳ３：プロセッサ４ｃは、算出した補正値に基づき、電流検出値Ｎ・Ｉｃｓを補正する。プロセッサ４ｃは、式（９）の関係から、電流検出値Ｎ・Ｉｃｓから、上記の補正値に巻き数比Ｎを乗じた値を差し引くことで、出力電流Ｉｏｕｔに相当する電流検出値Ｉｄｏｕｔを求める。
【００４２】
ステップＳ４：プロセッサ４ｃは、ステップＳ３の処理で求めた電流検出値Ｉｄｏｕｔと、出力電流Ｉｏｕｔの上限である閾値電流値Ｉｌｉｍとを比較し、過電流が発生しているか否かを判定する。たとえば、プロセッサ４ｃは、電流検出値Ｉｄｏｕｔが、閾値電流値Ｉｌｉｍを超えると、過電流が発生していると判定する。
【００４３】
ステップＳ５：プロセッサ４ｃは、過電流が発生していないと判定したときには、Ｖｒｅｆ−Ｖｏｕｔに基づき、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆに近づくようにＰＷＭ制御回路４ｄを制御する。
【００４４】
ステップＳ６：プロセッサ４ｃは、過電流が発生していると判定したときには、出力電圧Ｖｏｕｔを低下させる制御信号を、ＰＷＭ制御回路４ｄに出力する。これにより垂下制御が行われる。
【００４５】
ステップＳ５，Ｓ６の処理後は、ステップＳ１からの処理が繰り返される。
図１には、垂下制御の一例が示されている。横軸は出力電流Ｉｏｕｔを示し、縦軸は出力電圧Ｖｏｕｔを示している。
【００４６】
破線の波形５は、プロセッサ４ｃがＩｄｅｖを考慮しない場合の出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を示している。実線の波形６は、上記のようにプロセッサ４ｃがＩｄｅｖを考慮して制御を行った場合の出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を示している。
【００４７】
前述したようにＩｄｅｖ＝（１／２Ｎ2Ｌ）・Ｔｓ・Ｖｏｕｔであるため、Ｉｄｅｖは、出力電圧Ｖｏｕｔが下がるほど小さくなる。また、式（９）より、Ｉｄｅｖが小さくなるほど、出力電流Ｉｏｕｔは、大きくなる。
【００４８】
このようなＩｄｅｖを考慮しない場合、出力電圧Ｖｏｕｔが下がるほど、出力電流Ｉｏｕｔは実際よりも小さく見積もられるため、実際よりも早く、出力電流Ｉｏｕｔが閾値電流値Ｉｌｉｍを下回ったと判定され、出力電圧Ｖｏｕｔを引き下げる制御が停止される。そのため、波形５のように、過電流が発生してしまう。
【００４９】
これに対して、本実施の形態の電源装置１及びスイッチング電源回路２の制御方法では、電流検出値Ｎ・Ｉｃｓが、出力電圧Ｖｏｕｔと目標電圧Ｖｒｅｆとの差に係数ｋｊを乗じた値（Ｉｄｅｖ）に基づき補正される。これにより、出力電圧Ｖｏｕｔと目標電圧Ｖｒｅｆとの差、つまり出力電圧Ｖｏｕｔの変化に依存する上記のような検出誤差が減る。
【００５０】
このため、波形６のように、出力電流Ｉｏｕｔが、閾値電流値Ｉｌｉｍに達すると、出力電圧Ｖｏｕｔが低下し、過電流の発生が抑制される。
なお、上記のような処理を行うプロセッサ４ｃの機能は、たとえば、以下のような機能ブロックで表せる。
【００５１】
図３は、プロセッサによって実現される機能を示す機能ブロックの一例を示す図である。
プロセッサ４ｃは、メモリ４ｆに記憶されているデータ及びプログラムに基づき、図３に示すような、差分値算出部２０、補正値算出部２１、補正部２２、判定部２３、制御信号生成部２４の機能を実現する。
【００５２】
差分値算出部２０は、図１のステップＳ１の処理を行う機能ブロックである。差分値算出部２０は、減算部２０ａを有している。減算部２０ａは、目標電圧Ｖｒｅｆに対応するデジタル値と、スイッチング電源回路２の出力電圧Ｖｏｕｔに対応するデジタル値との差分値を出力する。
【００５３】
補正値算出部２１は、図１のステップＳ２の処理を行う機能ブロックである。補正値算出部２１は、乗算部２１ａを有している。乗算部２１ａは、差分値算出部２０で算出された差分値に、前述した係数ｋｊを乗じて補正値を算出する。
【００５４】
補正部２２は、図１のステップＳ３の処理を行う機能ブロックである。補正部２２は、減算部２２ａと乗算部２２ｂを有している。減算部２２ａは、Ａ／Ｄ変換回路４ｂから出力される電流Ｉｃｓに対応したデジタル値から、補正値算出部２１で算出された補正値を引く。乗算部２２ｂは、減算部２２ａでの減算結果に対して巻き数比Ｎを乗じて、前述の電流検出値Ｉｄｏｕｔに対応したデジタル値を生成する。
【００５５】
判定部２３は、図１のステップＳ４の処理を行う機能ブロックである。判定部２３は、閾値電流値保持部２３ａと、減算部２３ｂを有している。閾値電流値保持部２３ａは、前述の閾値電流値Ｉｌｉｍに対応するデジタル値を保持している。減算部２３ｂは、閾値電流値Ｉｌｉｍに対応するデジタル値から、補正部２２で生成された電流検出値Ｉｄｏｕｔに対応したデジタル値を引く。減算部２３ｂにおける減算結果がプラスの値のときは、過電流が発生していないことを示し、減算結果がマイナスの値のときは、過電流が発生していることを意味する。
【００５６】
制御信号生成部２４は、図１のステップＳ５，Ｓ６の処理を行う機能ブロックである。制御信号生成部２４は、目標電圧値保持部２４ａ、乗算部２４ｂ、補償部２４ｃ、加算部２４ｄ、減算部２４ｅ、補償部２４ｆを有している。
【００５７】
目標電圧値保持部２４ａは、前述の目標電圧Ｖｒｅｆに対応したデジタル値を保持している。
乗算部２４ｂは、出力電圧Ｖｏｕｔに対応したデジタル値に対して、係数ｋｖを乗じてゲイン調整を行う。なお、乗算部２４ｂはなくてもよい。
【００５８】
補償部２４ｃは、判定部２３から過電流の発生を示す値が出力されたときに、出力電圧Ｖｏｕｔを引き下げるための補正値を生成する。
加算部２４ｄは、補償部２４ｃから出力される補正値と、乗算部２４ｂから出力される値とを加算する。
【００５９】
減算部２４ｅは、目標電圧Ｖｒｅｆに対応したデジタル値から、加算部２４ｄの加算結果を引く。
補償部２４ｆは、減算部２４ｅの加算結果に基づき、ＰＷＭ制御回路４ｄに供給する制御信号を補正して出力する。
【００６０】
このような制御信号生成部２４では、判定部２３から過電流の発生を示す値が出力されていないときは、補償部２４ｆが、減算部２４ｅの出力に基づき、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆになるように制御信号を補正する。これにより、たとえば、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆよりも大きいと、出力電圧Ｖｏｕｔを下げるような制御、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆよりも小さいと、出力電圧Ｖｏｕｔを上げるような制御が行われる。
【００６１】
一方、判定部２３から過電流の発生を示す値が出力されるときには、加算部２４ｄの出力が増加し、補償部２４ｆでは、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆとなっていても、出力電圧Ｖｏｕｔを引き下げる制御信号が生成される。これによって、出力電圧Ｖｏｕｔが引き下げられる垂下制御が行われる。
【００６２】
図４は、本実施の形態のスイッチング電源回路の制御方法による垂下制御のシミュレーション結果の一例を示す図である。
横軸は出力電流Ｉｏｕｔを示し、縦軸は出力電圧Ｖｏｕｔを示している。また、目標電圧Ｖｒｅｆ＝１２Ｖ、係数ｋｊ＝０．３、閾値電流値Ｉｌｉｍ＝４１．７Ａである。
【００６３】
図４に示すように、出力電流Ｉｏｕｔが、閾値電流値Ｉｌｉｍに達すると、出力電圧Ｖｏｕｔが引き下げられ、適切な垂下特性が得られていることがわかる。
図５は、本実施の形態のスイッチング電源回路の制御方法による垂下制御の実験結果の一例を示す図である。
【００６４】
横軸は出力電流Ｉｏｕｔを示し、縦軸は出力電圧Ｖｏｕｔを示している。なお、スイッチング電源回路として、図１に示したようなフォワードコンバータ方式のものではなく、電源容量が５００Ｗのフルブリッジコンバータ方式のものを用いた。また、入力電圧Ｖｉｎ＝４００Ｖ、閾値電流値Ｉｌｉｍ＝４１．７Ａ、スイッチング周波数は１００ｋＨｚ、目標電圧Ｖｒｅｆ＝１２Ｖ、係数ｋｊ＝０．１６〜０．４７とした。
【００６５】
図５に示されている複数の特性３０〜３５のうち、特性３０は、前述したＩｄｅｖを考慮しない場合の垂下特性を示している。また、特性３１は係数ｋｊ＝０．１６、特性３２は係数ｋｊ＝０．２３、特性３３は係数ｋｊ＝０．４０、特性３４は係数ｋｊ＝０．４２、特性３５は係数ｋｊ＝０．４７のときの垂下特性を示している。
【００６６】
図５のように、係数ｋｊを大きくしていくと、過電流がより抑制されていくことがわかる。
ところで、前述した式（９）には、入力電圧Ｖｉｎが含まれていない。つまり、カレントトランス回路３の電流Ｉｃｓに基づき出力電流Ｉｏｕｔに対応する電流検出値Ｉｄｏｕｔが算出されるために、入力電圧Ｖｉｎを測定しなくてもよい、という利点がある。
【００６７】
前述したように、Ｖｉｎ・Ｄｕｔｙ＝Ｖｏｕｔであり、入力電圧Ｖｉｎが変化してもフィードバックによりデューティ比Ｄｕｔｙが反比例して変化するため、出力電圧Ｖｏｕｔは変わらない。したがって、出力電圧Ｖｏｕｔを測定しておけば、電流検出値Ｎ・Ｉｃｓを補正することができる。
【００６８】
また、係数ｋｊは、目標電圧Ｖｒｅｆには関係なく決定されるため、目標電圧Ｖｒｅｆを変更しても係数ｋｊの変更は不要である。
（第２の実施の形態）
上記の第１の実施の形態のスイッチング電源回路の制御方法では、インダクタＬ１のインダクタンスＬは固定であるものとしたが、環境温度やインダクタＬ１に流れる電流によって変化する可能性がある。係数ｋｊは、（１／２Ｎ2Ｌ）・Ｔｓであるため、インダクタンスＬの変化に応じて変えないと、出力電流Ｉｏｕｔの算出精度が悪化する可能性がある。
【００６９】
そこで、以下に示す第２の実施の形態のスイッチング電源回路の制御方法では、プロセッサ４ｃは、環境温度やインダクタＬ１に流れる電流によってインダクタンスＬを決定して、そのインダクタンスＬに基づき、係数ｋｊを算出する。
【００７０】
図６は、第２の実施の形態のスイッチング電源回路の制御方法の一例の処理の流れを示すフローチャートである。
なお、以下の各処理は、図１に示した電源装置１と同様の回路構成で行われるものとして説明する。
【００７１】
ステップＳ１０の処理は、図１に示したステップＳ１の処理と同じである。ステップＳ１０の処理後、プロセッサ４ｃは、ステップＳ１１の処理において、スイッチング電源回路２のインダクタＬ１のインダクタンスＬを決定する。
【００７２】
図７は、インダクタの特性の一例を示す図である。
横軸は、直流電流［Ａ］を示し、縦軸はインダクタンス［μＨ］と温度［℃］を示している。
【００７３】
インダクタＬ１のインダクタンスＬは、たとえば、図７に示すように、インダクタＬ１に流れる直流電流が大きいと低下する特性（直流重畳特性）を示す。また、インダクタＬ１の温度変化ΔＴ℃は、直流電流が大きいと増加する。
【００７４】
図８は、インダクタンスと直流電流との関係を示す近似曲線の例を示す図である。
図８には、図７に示したインダクタＬ１におけるインダクタンスＬの特性の近似曲線の例が示されている。近似曲線は、ｙ＝−３Ｅ−１５ｘ4＋１Ｅ−１２ｘ3−１Ｅ−１０ｘ2−２Ｅ−０９ｘ＋２Ｅ−０６という式で示されている。
【００７５】
プロセッサ４ｃは、たとえば、直前の電流検出値Ｉｄｏｕｔの計算結果に基づき、インダクタＬ１に流れる直流電流を算出し、その直流電流を、上記近似曲線を表す式のｘとして代入して、ｙであるインダクタンスＬを求める。
【００７６】
また、上記近似曲線に基づく直流電流とインダクタンスＬの関係が、テーブルデータとして予め、たとえば、メモリ４ｆに記憶されているようにしてもよい。その場合、プロセッサ４ｃは、たとえば、直前の電流検出値Ｉｄｏｕｔの計算結果に基づき、インダクタＬ１に流れる直流電流を算出し、その直流電流に対応するインダクタンスＬを、テーブルデータから選択する。テーブルデータを用いる場合、プロセッサ４ｃが上記近似曲線を示す式を用いてインダクタンスＬを計算するよりも処理時間が短縮する。
【００７７】
なお、インダクタンスＬは、環境温度が上昇すると増加する傾向にあるため、プロセッサ４ｃは、環境温度とインダクタンスＬとの関係に基づき、インダクタンスＬを決定するようにしてもよい。
【００７８】
プロセッサ４ｃは、上記のようにしてインダクタンスＬを決定すると、ステップＳ１２の処理にて、そのインダクタンスＬを用いて係数ｋｊを算出する。
その後のステップＳ１３〜Ｓ１７の処理は、図１のステップＳ２〜Ｓ６の処理と同じである。
【００７９】
上記のようなスイッチング電源回路の制御方法によれば、インダクタンスＬが電源装置１の使用条件に依存して変化しても、プロセッサ４ｃがインダクタンスＬを決定し、そのインダクタンスＬに基づき係数ｋｊを算出する。これにより、出力電流Ｉｏｕｔの検出精度の悪化を抑制できる。
【００８０】
（第３の実施の形態）
第１及び第２の実施の形態のスイッチング電源回路の制御方法では、周期Ｔｓは固定であるものとしたが、電源装置１が、たとえば、周波数変調方式（ＬＬＣ電源回路方式、擬似共振方式など）で動作するものである場合には、周期Ｔｓは変化する。係数ｋｊは、（１／２Ｎ2Ｌ）・Ｔｓであるため、周期Ｔｓに応じて変えないと、出力電流Ｉｏｕｔの算出精度が悪化する可能性がある。
【００８１】
そこで、以下に示す第３の実施の形態のスイッチング電源回路の制御方法では、プロセッサ４ｃは、周期Ｔｓを決定し、その周期Ｔｓに基づき係数ｋｊを算出する。
図９は、第３の実施の形態のスイッチング電源回路の制御方法の一例の処理の流れを示すフローチャートである。
【００８２】
なお、以下の各処理は、図１に示した電源装置１のプロセッサ４ｃによる制御に基づき行われるものとして説明する。
ステップＳ２０の処理は、図１に示したステップＳ１の処理と同じである。ステップＳ２０の処理後、プロセッサ４ｃは、ステップＳ２１の処理において、周期Ｔｓを決定する。
【００８３】
図１０は、周波数変調方式の電源装置のスイッチング周波数と制御電圧との関係の一例を示す図である。
横軸は、制御電圧（図３の補償部２４ｆから出力される制御信号の電圧）を示し、縦軸はスイッチング周波数を示している。
【００８４】
スイッチング周波数（周期Ｔｓの逆数）は、制御電圧が大きくなると低下する。プロセッサ４ｃは、たとえば、図１０のような特性に基づき、周期Ｔｓを決定する。
プロセッサ４ｃは、上記のようにして周期Ｔｓを決定すると、ステップＳ２２の処理にて、その周期Ｔｓに基づき係数ｋｊを算出する。
【００８５】
その後のステップＳ２３〜Ｓ２７の処理は、図１のステップＳ２〜Ｓ６の処理と同じである。
上記のようなスイッチング電源回路の制御方法によれば、スイッチング周波数が変更されても、プロセッサ４ｃが係数ｋｊを算出することで、出力電流Ｉｏｕｔの検出精度の悪化を抑制できる。
【００８６】
なお、プロセッサ４ｃは、第２の実施の形態のスイッチング電源回路の制御方法と同様に、インダクタンスＬについても決定し、決定したインダクタンスＬと、周期Ｔｓとに基づいて、係数ｋｊを算出するようにしてもよい。
【００８７】
（変形例）
ところで、図３に示したプロセッサ４ｃの機能の少なくとも一部を回路で実現するようにしてもよい。
【００８８】
図１１は、差分値算出機能と補正値算出機能を回路で実現した電源装置の一例を示す図である。
図１１には、プロセッサ４ｃとその周辺部分が示されている。図１や図３と同一の要素については同一符号が付されている。なお、図１に示したスイッチング電源回路２やカレントトランス回路３については図示を省略している。
【００８９】
図３に示した差分値算出部２０と、補正値算出部２１は、図１１に示す電源装置４０の例では、差分値算出回路４１、補正値算出回路４２として実現されている。
また、電源装置４０は、プロセッサ４ｃから出力される目標電圧Ｖｒｅｆのデジタル値をアナログ値に変換するＤ／Ａ（Digital to Analog）変換回路４３と、補正値算出回路４２で算出された補正値（アナログ値）をデジタル値に変換するＡ／Ｄ変換回路４４をさらに有する。
【００９０】
差分値算出回路４１は、目標電圧Ｖｒｅｆから出力電圧Ｖｏを引く減算部４１ａを有している。また、補正値算出回路４２は、差分値算出回路４１で算出された差分値に係数ｋｊを乗じる乗算部４２ａを有している。
【００９１】
上記のような差分値算出回路４１と補正値算出回路４２は、たとえば、以下のような演算回路で実現できる。
図１２は、差分値算出回路及び補正値算出回路の機能を実現する演算回路の一例を示す図である。
【００９２】
演算回路５０は、抵抗Ｒａ，Ｒｂ，Ｒｃ，Ｒｄ、差動増幅回路５１を有している。
抵抗Ｒａの一端は、差動増幅回路５１の非反転入力端子（“＋”と表記されている端子）に接続されており、抵抗Ｒａの他端は差動増幅回路５１の出力端子に接続されている。
【００９３】
抵抗Ｒｂの一端は、Ｄ／Ａ変換回路４３の出力端子に接続されており、抵抗Ｒｂの他端は、差動増幅回路５１の非反転入力端子に接続されている。
抵抗Ｒｃの一端は、差動増幅回路５１の反転入力端子（“−”と表記されている端子）に接続されており、抵抗Ｒｃの他端は接地されている。
【００９４】
抵抗Ｒｄの一端には、図１に示したスイッチング電源回路２の端子２ｄが接続されており、出力電圧Ｖｏｕｔが印加される。抵抗Ｒｄの他端は、差動増幅回路５１の反転入力端子に接続されている。
【００９５】
抵抗Ｒａ，Ｒｃの抵抗値は等しく、抵抗Ｒｂ，Ｒｄの抵抗値は等しい。前述の係数ｋｊは、ｋｊ＝抵抗Ｒａの抵抗値／抵抗Ｒｂの抵抗値、により設定できる。
差動増幅回路５１は、非反転入力端子に入力される信号と、反転入力端子に入力される信号との差分を係数ｋｊ倍に増幅して出力する。差動増幅回路５１の出力信号は、Ａ／Ｄ変換回路４４にてデジタル値に変換され、プロセッサ４ｃに供給される。
【００９６】
以上のような電源装置４０でも電源装置１と同様の効果が得られる。
なお、図３に示した機能ブロックにおいて、差分値算出部２０や補正値算出部２１以外の機能ブロックについて、回路で実現するようにしてもよい。
【００９７】
以上、実施の形態に基づき、本発明のスイッチング電源回路の制御方法及び電源装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【符号の説明】
【００９８】
１  電源装置
２  スイッチング電源回路
２ａ，３ａ  トランス
２ａ１  １次巻き線
２ａ２，３ａ１  ２次巻き線
２ｂ，２ｃ  入力端子
２ｄ  端子
２ｅ，２ｆ  出力端子
３  カレントトランス回路
３ｂ  出力端子
４  制御部
４ａ，４ｂ  Ａ／Ｄ変換回路
４ｃ  プロセッサ
４ｄ  ＰＷＭ制御回路
４ｅ  ゲート駆動回路
４ｆ  メモリ
５，６  波形
Ｃ１，Ｃ２，Ｃ３  キャパシタ
Ｄ１，Ｄ２，Ｄ３  ダイオード
Ｉｃｓ，ＩＬ  電流
Ｉｌｉｍ  閾値電流値
Ｉｐ  スイッチング電流
Ｉｏｕｔ  出力電流
Ｌ１  インダクタ
Ｔｒ１  トランジスタ
Ｖｉｎ  入力電圧
Ｖｃｓ，Ｖｏｕｔ  出力電圧
Ｖｒｅｆ  目標電圧
Ｖｓ  電圧
【図１】
0006528634.tif 000002
【図２】
0006528634.tif 000003
【図３】
0006528634.tif 000004
【図４】
0006528634.tif 000005
【図５】
0006528634.tif 000006
【図６】
0006528634.tif 000007
【図７】
0006528634.tif 000008
【図８】
0006528634.tif 000009
【図９】
0006528634.tif 000010
【図１０】
0006528634.tif 000011
【図１１】
0006528634.tif 000012
【図１２】
0006528634.tif 000013