(57)【特許請求の範囲】
【請求項１】
窒化物半導体基板(1)と、
前記窒化物半導体基板(1)上に形成され、最上層の電子供給層(4)および前記電子供給層(4)の下のチャネル層(3)を含む窒化物半導体からなるエピタキシャル成長層(2,3,4)と、
前記電子供給層(4)上に形成されたドレイン電極(7)およびソース電極(8)と、
前記電子供給層(4)上に形成され、前記ドレイン電極(7)と前記ソース電極(8)との間の領域に、前記ドレイン電極(7)および前記ソース電極(8)から離間して配設されたゲート電極(9)と、
を備え、
前記窒化物半導体基板(1)と前記エピタキシャル成長層(2,3,4)との界面におけるドナー型不純物濃度Ｎｄ１およびアクセプタ型不純物濃度Ｎａ１と、前記エピタキシャル成長層(2,3,4)におけるドナー型不純物濃度Ｎｄ２およびアクセプタ型不純物濃度Ｎａ２とが、前記ドレイン電極(7)および前記ソース電極(8)の下方の領域においてのみ、１．６×１０１９ｃｍ−３≧Ｎａ１−Ｎｄ１≧０、Ｎｄ１／１０≧Ｎｄ２、Ｎａ１／１０≧Ｎａ２の関係を満たす、
ヘテロ接合電界効果型トランジスタ。
【請求項２】
前記エピタキシャル成長層(2,3,4)におけるアクセプタ型不純物濃度は、前記ドレイン電極(7)および前記ソース電極(8)の下方の領域においてのみ、窒化物半導体基板(1)と前記エピタキシャル成長層(2,3,4)との界面近傍で局所的に高くなっている
請求項１に記載のヘテロ接合電界効果型トランジスタ。
【請求項３】
前記窒化物半導体基板(1)および前記チャネル層(3)は、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を主成分としている
請求項１または請求項２に記載のヘテロ接合電界効果型トランジスタ。
【請求項４】
前記エピタキシャル成長層(2,3,4)は、さらに、前記窒化物半導体基板(1)と前記チャネル層(3)との間に挟まれて位置するバッファ層(2)を含み、
前記バッファ層(2)と前記チャネル層(3)との界面におけるドナー型不純物濃度Ｎｄ３およびアクセプタ型不純物濃度Ｎａ３が、Ｎａ３≧Ｎｄ３の関係を満たす、
請求項１または請求項２に記載のヘテロ接合電界効果型トランジスタ。
【請求項５】
前記窒化物半導体基板(1)、前記バッファ層(2)および前記チャネル層(3)は、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を主成分としている
請求項４に記載のヘテロ接合電界効果型トランジスタ。
【請求項６】
窒化物半導体基板(1)上に、最上層の電子供給層(4)および前記電子供給層(4)の下のチャネル層(3)を含む窒化物半導体からなるエピタキシャル成長層(2,3,4)を形成する工程と、
前記電子供給層(4)上にドレイン電極(7)、ソース電極(8)およびゲート電極(9)を形成する工程と、を備え、
前記エピタキシャル成長層(2,3,4)の形成工程では、前記窒化物半導体基板(1)と前記エピタキシャル成長層(2,3,4)との界面におけるドナー型不純物濃度Ｎｄ１およびアクセプタ型不純物濃度Ｎａ１と、前記エピタキシャル成長層(2,3,4)におけるドナー型不純物濃度Ｎｄ２およびアクセプタ型不純物濃度Ｎａ２とが、前記ドレイン電極(7)および前記ソース電極(8)の形成領域の下方の領域においてのみ、１．６×１０１９ｃｍ−３≧Ｎａ１−Ｎｄ１≧０、Ｎｄ１／１０≧Ｎｄ２、Ｎａ１／１０≧Ｎａ２の関係を満たすように、前記エピタキシャル成長層(2,3,4)が形成される、
ヘテロ接合電界効果型トランジスタの製造方法。
【請求項７】
前記エピタキシャル成長層(2,3,4)の形成工程では、前記エピタキシャル成長層(2,3,4)におけるアクセプタ型不純物濃度が、前記ドレイン電極(7)および前記ソース電極(8)の下方の領域においてのみ、窒化物半導体基板(1)と前記エピタキシャル成長層(2,3,4)との界面近傍で局所的に高くなるように、前記エピタキシャル成長層(2,3,4)が形成される
請求項６に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項８】
前記エピタキシャル成長層(2,3,4)は、さらに、前記窒化物半導体基板(1)と前記チャネル層(3)との間に挟まれて位置するバッファ層(2)を含み、
前記エピタキシャル成長層(2,3,4)の形成工程は、
前記窒化物半導体基板(1)上にバッファ層(2)を形成する工程と、
前記バッファ層(2)上に前記チャネル層(3)を形成する工程と、
前記チャネル層(3)上に前記電子供給層(4)を形成する工程と、
を含んでおり、
前記チャネル層(3)の形成工程では、前記バッファ層(2)と前記チャネル層(3)との界面におけるドナー型不純物濃度Ｎｄ３およびアクセプタ型不純物濃度Ｎａ３が、Ｎａ３≧Ｎｄ３の関係を満たすように、前記チャネル層(3)が形成される
請求項６または請求項７に記載のヘテロ接合電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物を含む半導体（窒化物半導体）からなるヘテロ接合電界効果型トランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
窒化物半導体からなるヘテロ接合電界効果型トランジスタにおいて、窒化物半導体は、エピタキシャル成長時に形成される不純物準位の影響で基本的にｎ型寄りの特性を示す。そのため、特に対策を打たない限り、バルク結晶を介してのドレインリーク電流（「バッファリーク電流」とも呼ばれる）が発生してしまう。従って、バッファリーク電流を抑制する目的で、ドナー型不純物を補償するアクセプタ型不純物を意図的にバッファ層へ導入することが一般的に行われている（例えば、下記の特許文献１，２）。その際、導入するアクセプタ型不純物としては、例えばＦｅ、Ｃ、Ｚｎ、Ｍｇ等が用いられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１９７３５７号公報
【特許文献２】特開２００７−２５１１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
窒化物半導体からなるヘテロ接合電界効果型トランジスタにおいて、バッファリーク電流を抑制するために、アクセプタ型不純物をバッファ層中へ均一に添加（ドーピング）するという従来の手法をとった場合、添加するアクセプタ型不純物の濃度をバッファリーク電流が消失するまで増やす必要がある。しかし、バッファ層のエピタキシャル成長時に形成されるドナー型不純物準位は、バッファ層と基板との界面や、エピタキシャル成長中に条件を変化させたときにできる界面（「成長中断界面」という）で、高濃度に偏析する傾向がある。従って、バルク濃度としてはドナー型不純物を補償するのに十分な量のアクセプタ型不純物をドーピングしたとしても、界面で偏析したドナー型不純物を補償しきることができず、バッファリーク電流を十分に消失させることができない。【０００５】
また、不必要なアクセプタ型不純物は半導体中に準位を形成する。そのため、バッファリーク電流を消失させる目的でアクセプタ型不純物のドーピング濃度を無闇に増やすと、アクセプタ型不純物により形成された準位に電子がトラップされることで電流コラプスを誘発してしまい、高周波特性が劣化するという別の問題が生じる。【０００６】
本発明は以上のような課題を解決するためになされたものであり、バッファリーク電流および電流コラプスの発生を効果的に抑制可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るヘテロ接合電界効果型トランジスタは、窒化物半導体基板(1)と、前記窒化物半導体基板(1)上に形成され、最上層の電子供給層(4)および前記電子供給層(4)の下のチャネル層(3)を含む窒化物半導体からなるエピタキシャル成長層(2,3,4)と、前記電子供給層(4)上に形成されたドレイン電極(7)およびソース電極(8)と、前記電子供給層(4)上に形成され、前記ドレイン電極(7)と前記ソース電極(8)との間の領域に、前記ドレイン電極(7)および前記ソース電極(8)から離間して配設されたゲート電極(9)と、を備え、前記窒化物半導体基板(1)と前記エピタキシャル成長層(2,3,4)との界面におけるドナー型不純物濃度Ｎｄ１およびアクセプタ型不純物濃度Ｎａ１と、前記エピタキシャル成長層(2,3,4)におけるドナー型不純物濃度Ｎｄ２およびアクセプタ型不純物濃度Ｎａ２とが、前記ドレイン電極(7)および前記ソース電極(8)の下方の領域においてのみ、１．６×１０１９ｃｍ−３≧Ｎａ１−Ｎｄ１≧０、Ｎｄ１／１０≧Ｎｄ２、Ｎａ１／１０≧Ｎａ２の関係を満たす。
【発明の効果】
【０００８】
本発明によれば、窒化物半導体基板とエピタキシャル成長層との界面に十分な濃度のアクセプタ型不純物が導入されているため、当該界面におけるドナー型不純物の偏析部を介したバッファリーク電流を抑制することができる。また、窒化物半導体基板とエピタキシャル成長層との界面に局所的にアクセプタ型不純物を導入することで、不必要なアクセプタ型不純物が導入されることを防止し、電流コラプスの増大を防止することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係るヘテロ接合電界効果型トランジスタの構造を示す図である。
【図２】従来のヘテロ接合電界効果型トランジスタにおける、エピタキシャル成長層の深さ方向に対する不純物濃度分布の一例を示す図である。
【図３】Ｃ−Ｓｉピーク濃度の差と、バッファリーク電流との関係を示す図である。
【図４】実施の形態１に係るヘテロ接合電界効果型トランジスタにおける、エピタキシャル成長層の深さ方向に対する不純物濃度分布の一例を示す図である。
【図５】実施の形態１に係るヘテロ接合電界効果型トランジスタの製造方法を説明するための図である。
【図６】実施の形態１に係るヘテロ接合電界効果型トランジスタの製造方法を説明するための図である。
【図７】実施の形態１に係るヘテロ接合電界効果型トランジスタの製造方法を説明するための図である。
【図８】実施の形態１に係るヘテロ接合電界効果型トランジスタの製造方法を説明するための図である。
【図９】実施の形態１に係るヘテロ接合電界効果型トランジスタの製造方法を説明するための図である。
【図１０】実施の形態１に係るヘテロ接合電界効果型トランジスタの変形例を示す図である。
【図１１】実施の形態１に係るヘテロ接合電界効果型トランジスタの変形例を示す図である。
【図１２】実施の形態１に係るヘテロ接合電界効果型トランジスタの変形例を示す図である。
【図１３】実施の形態２に係るヘテロ接合電界効果型トランジスタの構造を示す図である。
【発明を実施するための形態】
【００１０】
＜実施の形態１＞
図１は、本発明の実施の形態１に係るヘテロ接合電界効果型トランジスタの構成の一例を示す断面図である。このヘテロ接合電界効果型トランジスタは、半絶縁性ＧａＮからなる半絶縁性窒化物半導体基板１（以下、単に「窒化物半導体基板」と称す）を用いて形成されている。窒化物半導体基板１の上には、ＧａＮからなるバッファ層２が形成され、バッファ層２の上に同じくＧａＮからなるチャネル層３が形成されている。チャネル層３の上には、Ａｌ０．１７Ｇａ０．８３Ｎからなる電子供給層４が、厚さ３２ｎｍで形成されている。
【００１１】
電子供給層４とチャネル層３の界面近傍（具体的には、チャネル層３における、電子供給層４との界面から一定深さの部分）には、自発分極とピエゾ分極とによって発生する分極電荷からなる２次元電子ガス１１が誘起される。
【００１２】
ここでは電子供給層４におけるＡｌの混晶比を０．１７、電子供給層４の厚さを３２ｎｍとしたが、電子供給層４の組成および厚さはこれに限定されず、最終的にトランジスタとして要求されるスペックに応じて調整してもよい。例えば、上記の構成では電子供給層４とチャネル層３の界面近傍に６．２×１０１２ｃｍ−２程度の２次元電子ガス１１が誘起されるが、そのシートキャリア濃度をより少なく調整したければ、電子供給層４のＡｌ混晶比を下げるか、厚さを小さくするか、あるいはその両方を行えばよい。逆に、２次元電子ガス１１のシートキャリア濃度をより高く調整したい場合は、電子供給層４のＡｌ混晶比を上げるか、厚さを大きくするか、あるいはその両方を実施すればよい。
【００１３】
以下、バッファ層２、チャネル層３および電子供給層４からなる窒化物半導体層を、「エピタキシャル成長層」と総称する。すなわち、エピタキシャル成長層は、最上層の電子供給層４と、電子供給層４の下のチャネル層３と、窒化物半導体基板１とチャネル層３との間に挟まれて位置するバッファ層２とを含む積層構造である。例えば、窒化物半導体基板１とエピタキシャル成長層との界面は、窒化物半導体基板１とバッファ層２との界面を指している。ただし、後述するように、バッファ層２はエピタキシャル成長層に設けられない場合もある。その場合、チャネル層３が窒化物半導体基板１に接するように設けられるため、窒化物半導体基板１とエピタキシャル成長層との界面は、窒化物半導体基板１とチャネル層３との界面となる。
【００１４】
エピタキシャル成長層の最上層である電子供給層４の上面には、ＴｉとＡｌとの積層膜（以下「Ｔｉ／Ａｌ膜」と称す）からなるドレイン電極７およびソース電極８と、ＮｉとＡｕとの積層膜（以下「Ｎｉ／Ａｕ膜」と称す）からなるゲート電極９とが配設されている。ドレイン電極７とソース電極８とは互いに離間して設けられており、その間の領域に、ゲート電極９がドレイン電極７およびソース電極８から離間して設けられている。
【００１５】
なお、ドレイン電極７およびソース電極８は、エピタキシャル成長層とのオーミック接触が得られれば、その材料はＴｉ／Ａｌ膜以外のものでもよく、例えば、Ｔｉ、Ａｌ、Ｎｂ、Ｈｆ、Ｚｒ、Ｓｒ、Ｎｉ、Ｔａ、Ａｕ、Ｐｔ、Ｍｏ、Ｗ等の金属、もしくはそれらの２以上から構成される多層膜などでもよい。また、ゲート電極９の材料も、Ｎｉ／Ａｕ膜以外のものでもよく、例えば、Ｔｉ、Ａｌ、Ｃｕ、Ｃｒ、Ｍｏ、Ｗ、Ｐｔ、Ａｕ、Ｎｉ、Ｐｄ等の金属、ＩｒＳｉ、ＰｔＳｉ、ＮｉＳｉ２等のシリサイド、或いはＴｉＮ、ＷＮ等の窒化物金属、またはそれらを組み合わせた多層膜などでもよい。
【００１６】
エピタキシャル成長層におけるドレイン電極７およびソース電極８それぞれの下の部分には、少なくとも電子供給層４に、ｎ型不純物が添加されたｎ型不純物注入領域５，６が形成されている。ｎ型不純物注入領域５，６は、上部が電子供給層４の上面に達しており、その深さは電子供給層４の厚さより大きく、底部がチャネル層３に達している。ここでは、ｎ型不純物注入領域５，６に添加するｎ型不純物としてＳｉが用いられている。ただし、ｎ型不純物注入領域５，６に添加するｎ型不純物は、Ｓｉに限られず、窒化物半導体中でｎ型の不純物準位を形成する他の材料（Ｏ、Ｇｅ、Ｎ空孔等）であってもよい。
【００１７】
電子供給層４の上面は、ドレイン電極７、ソース電極８およびゲート電極９が形成された部分を除いて、表面保護膜１０で覆われている。ここでは、表面保護膜１０は、ＥＣＲ（Electron Cyclotron Resonance）−ＳｉＮにより形成されており、その厚さは８０ｎｍとしている。
【００１８】
窒化物半導体基板１とエピタキシャル成長層との界面、すなわち窒化物半導体基板１とバッファ層２との界面には、界面不純物が存在する。図１には、界面不純物のうち、アクセプタ型の不純物１２（以下「界面アクセプタ型不純物」と称す）のみを表記している。ここでは、界面アクセプタ型不純物１２のピーク濃度を１×１０１９ｃｍ−３とした。
【００１９】
図２は、従来のヘテロ接合電界効果型トランジスタにおける不純物濃度の分布を、二次イオン質量分析法（Secondary Ion Mass Spectrometry：ＳＩＭＳ）により実測した結果を模式的に示す図である。図２には、ドナー型不純物であるＳｉと、アクセプタ型不純物であるＣの濃度分布が示されている。横軸はエピタキシャル成長層の上面からの深さを表し、縦軸は濃度を表している。
【００２０】
図２において、基板とエピタキシャル成長層との界面（深さが約１．４μｍの位置）で、ＳｉおよびＣが偏析を起こして凝集していることが分かる。図２に示した場合の当該界面では、ドナー型不純物（Ｓｉ）のピーク濃度が、アクセプタ型不純物（Ｃ）のピーク濃度よりも、２桁程度大きくなっている。この場合、当該界面でのバッファリーク電流が誘引される。図３に、ＣとＳｉのピーク濃度の差と、バッファリーク電流の大きさとの関係を示す。Ｓｉのピーク濃度がＣのピーク濃度よりも大きくなると、バッファリーク電流が増大することが分かる。
【００２１】
なお、不純物の凝集は、基板をエピタキシャル成長炉に導入するまでの大気搬送に由来する不純物や、エピタキシャル成長層を成長させるときの雰囲気に由来する不純物が取り込まれた結果と考えられる。そのため、基板の洗浄の条件や、エピタキシャル成長時の条件を変えることによって、各不純物の濃度分布は変わる。
【００２２】
図４は、実施の形態１に係るヘテロ接合電界効果型トランジスタにおける不純物濃度の分布を、ＳＩＭＳにより実測した結果を模式的に示す図である。図４においても、窒化物半導体基板とエピタキシャル成長層との界面（深さが約１．２μｍの位置）において、ＳｉおよびＣが偏析を起こして凝集しているが、図２とは異なり、アクセプタ型不純物（Ｃ）のピーク濃度が、ドナー型不純物（Ｓｉ）のピーク濃度よりも１桁程度大きくなっている。
【００２３】
アクセプタ型不純物のピーク濃度とドナー型不純物のピーク濃度との差は１桁もなくてよく、アクセプタ型不純物がドナー型不純物以上に導入されていればよい。つまり、窒化物半導体基板１とエピタキシャル成長層との界面（窒化物半導体基板１とバッファ層２との界面）におけるドナー型不純物濃度をＮｄ１、同界面におけるアクセプタ型不純物濃度Ｎａ１とすると、Ｎａ１≧Ｎｄ１の関係（すなわち、Ｎａ１−Ｎｄ１≧０の関係）を満たしていればよい。
【００２４】
また、図３に示すようにＮａ１を大きくしてＮａ１−Ｎｄ１の値が大きくなればリーク電流を抑制できるが、Ｎａ１が極端に大きくなると電流コラプスの増大は避けられない。本発明者らがＮａ１−Ｎｄ１と電流コラプスとの依存性について検討を繰り返した結果、Ｎａ１−Ｎｄ１＞１．６×１０１９ｃｍ−３を満たすときには電流コラプスによる特性劣化が許容できない程度になることが分かった。つまり、電流コラプス抑制の観点から、Ｎａ１およびＮｄ１は、１．６×１０１９ｃｍ−３≧Ｎａ１−Ｎｄ１の関係を満たすように設定されるとよい。
【００２５】
ここで、ドナー型不純物およびアクセプタ型不純物は、窒化物半導体基板１とエピタキシャル成長層との界面で偏析を起こして凝集しているため、当該界面でのドナー型不純物およびアクセプタ型不純物の濃度はエピタキシャル成長層におけるそれらの濃度より１桁以上高くなっている。すなわち、エピタキシャル成長層におけるドナー型不純物濃度およびアクセプタ型不純物濃度をそれぞれＮｄ２およびＮａ２とすると、Ｎｄ１／１０≧Ｎｄ２、Ｎａ１／１０≧Ｎａ２となっている。
【００２６】
Ｎａ１≧Ｎｄ１の関係が満たされるかどうかは、ドナー型不純物の濃度にも依存するため、アクセプタ型不純物の濃度の絶対値に大きな意味はないが、例えば、アクセプタ型不純物のピーク濃度が、２×１０１８ｃｍ−３となるように、アクセプタ型不純物を添加するとよい。ただし、不純物濃度の関係をバルクのピーク濃度だけで規定すると、膜厚方向に分布があった場合に、界面の近傍でのアクセプタ型不純物の量とドナー型不純物の量とが逆転してしまうことも考えられる。そのため、シート濃度で、アクセプタ型不純物がドナー型不純物と同量かそれよりも多く添加されることが望ましい。
【００２７】
また、図４のように、窒化物半導体基板１とエピタキシャル成長層との界面よりも浅い領域においても、アクセプタ型不純物（Ｃ）の濃度は、ドナー型不純物（Ｓｉ）の濃度よりも、大きくなっている。よって、バッファ層２とチャネル層３との界面におけるドナー型不純物濃度をＮｄ３、アクセプタ型不純物濃度をＮａ３とすると、Ｎａ３≧Ｎｄ３の関係となっている。
【００２８】
図４では、深さ０．８μｍから１．２μｍの近傍にかけてＣの濃度が局所的に高くなっており、その領域でＣの濃度がテラス状の分布となっている。これは、バッファ層２へ意図的にＣを３×１０１６ｃｍ−３だけドーピングしたことによるものである。ＧａＮ系の結晶には、結晶欠陥として導入されるＮ空孔が存在し、Ｎ空孔がドナー型不純物として機能するため、意図的なドーピングを行わなければｎ型寄りの特性を示す。そのため、ドナー型不純物を補償するために、低濃度のアクセプタ型不純物としてＣを意図的に導入している。特に、本発明では、基板とエピタキシャル成長層との界面での不純物凝集を補償するために、ドナー型不純物の濃度を超えるピーク濃度で、当該界面にアクセプタ型不純物を局所的にドーピングしている点で、従来技術（例えば特許文献１，２）とは異なっている。
【００２９】
本実施の形態のヘテロ接合電界効果型トランジスタによれば、窒化物半導体基板１とエピタキシャル成長層との界面に高濃度に導入されたアクセプタ型不純物によって、当該界面に凝集したドナー型不純物に起因するバッファリーク電流を抑制することができる。さらに、アクセプタ型不純物を高濃度に導入する領域を、エピタキシャル成長層との界面近傍（図４における深さ０．８μｍ〜１．２μｍの領域）に制限されていることで、バッファ層２のバルク結晶中のアクセプタ型不純物濃度が必要以上に高くなることが防止され、電流コラプスの発生も抑制することができる。従って、窒化物半導体からなるヘテロ接合電界効果型トランジスタの電気的特性を改善することが可能となる。
【００３０】
図５〜図９は、図１に示したヘテロ接合電界効果型トランジスタの製造方法を説明するための図である。これらの図において、図１に示したものと同一または対応する要素には、同一の符号を付している。
【００３１】
まず、窒化物半導体基板１をエピタキシャル成長装置内に設置し、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ＭＢＥ（Molecular Beam Epitaxy）法などのエピタキシャル成長法を用いて、窒化物半導体基板１上に、ＧａＮからなるバッファ層２を形成する。このとき、窒化物半導体基板１とバッファ層２との界面（窒化物半導体基板１とエピタキシャル成長層との界面）で、ドナー型不純物よりもアクセプタ型不純物が多くなるように、バッファ層２の成長条件を調整する。続いて、バッファ層２上に、ＧａＮからなるチャネル層３をエピタキシャル成長させる。このとき、バッファ層２とチャネル層３の界面で、ドナー型不純物よりもアクセプタ型不純物が多くなるように、チャネル層３の成長条件を調整する。さらに、チャネル層３の上に、Ａｌ０．１７Ｇａ０．８３Ｎからなる電子供給層４をエピタキシャル成長させる。その結果、図５のように、バッファ層２、チャネル層３および電子供給層４を含むエピタキシャル成長層が形成される。
【００３２】
バッファ層２、チャネル層３および電子供給層４が形成された窒化物半導体基板１を、エピタキシャル成長装置から取り出す。そして、フォトリソグラフィ技術を用いて、電子供給層４上に、ドレイン電極７およびソース電極８の形成領域に開口を有するレジストマスク１４を形成する。そして、レジストマスク１４をマスクにするイオン注入により、注入ドーズ量１×１０１３〜１×１０１７ｃｍ−２、注入エネルギー１０〜１０００ｋｅＶの条件で、例えばＳｉなどのｎ型の不純物をエピタキシャル成長層に導入する。それにより、図６のようにｎ型不純物注入領域５，６が形成される。
【００３３】
レジストマスク１４を除去した後、例えば蒸着法またはスパッタリング法などを用いて、Ｔｉ、Ａｌ、Ｎｂ、Ｈｆ、Ｚｒ、Ｓｒ、Ｎｉ、Ｔａ、Ａｕ、Ｍｏ、Ｗ等の金属、もしくはそれらの２以上を含む多層膜を電子供給層４上に堆積し、さらに、リフトオフ法またはフォトリソグラフィ法などを用いて、図７のようにドレイン電極７およびソース電極８を形成する。
【００３４】
次に、例えば蒸着法またはスパッタリング法などを用いて、Ｔｉ、Ａｌ、Ｃｕ、Ｃｒ、Ｍｏ、Ｗ、Ｐｔ、Ａｕ、Ｎｉ、Ｐｄ等の金属、ＩｒＳｉ、ＰｔＳｉ、ＮｉＳｉ２等のシリサイド、あるいはＴｉＮ、ＷＮ等の窒化物金属を電子供給層４上に堆積し、さらに、リフトオフ法またはフォトリソグラフィ法などを用いて、図８のようにゲート電極９を形成する。
【００３５】
その後、例えばＡＬＤ（Atomic Layer Deposition）法など、被覆性が高い成膜手法を用いて、ＳｉもしくはＡｌの酸化膜あるいは窒化膜からなる電子供給層４の表面に表面保護膜１０を形成する。そして、ドレイン電極７、ソース電極８およびゲート電極９が表面保護膜１０から露出するように、ドライエッチング等で表面保護膜１０をパターニングする。それにより、図９のように、電子供給層４の表面を覆う表面保護膜１０が形成される。表面保護膜１０の形成手法は、ＡＬＤ法に限られず、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法やスパッタリング法など他の手法を用いてもよいし、それらの組み合わせてもよい。
【００３６】
以上の工程により、図１に示したヘテロ接合電界効果型トランジスタの構成が形成される。この後、配線やバイアホール等の形成工程を経て、半導体デバイスとしてのヘテロ接合電界効果型トランジスタが完成する。
【００３７】
上の説明では、ヘテロ接合電界効果型トランジスタの代表的な構造を示したが、以下のような変形例が考えられる。
【００３８】
チャネル層３のバンドギャップの大きさをＥ３、電子供給層４のバンドギャップの大きさをＥ４とすると、Ｅ３＜Ｅ４という関係を満たせば、ヘテロ接合電界効果型トランジスタを動作させるのに十分である。そのため、必ずしも窒化物半導体基板１、バッファ層２およびチャネル層３をＧａＮで形成し、電子供給層４をＡｌ０．１７Ｇａ０．８３Ｎで形成しなくてもよい。チャネル層３および電子供給層４は、それを構成する元素の組成が互いに異なっており、且つ、Ａｌ、Ｇａ及びＮのうちのＮを含む２種類以上の元素からなる化合物で構成されていればよい。例えば、窒化物半導体基板１、バッファ層２およびチャネル層３も、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を主成分とする材料で形成してもよい。
【００３９】
Ｅ３＜Ｅ４の関係を満たすためには、チャネル層３を構成する窒化物半導体をＡｌｘＧａ１−ｘＮ、電子供給層４を構成する窒化物半導体をＡｌｙＧａ１−ｙＮとすると、０≦ｘ＜１、０＜ｙ＜１、ｘ＜ｙという関係が満たされていればよい。さらに、チャネル層３および電子供給層４は、Ａｌ、Ｇａ及びＮのうちのＮを含む２元素以上の元素にＩｎを加えてなる窒化物半導体で構成されていてもよい。
【００４０】
上記のような各種の窒化物半導体からなるチャネル層３および電子供給層４は、その成長工程において、窒化物半導体の原料ガスであるトリメチルアンモニウム、トリメチルガリウム、トリメチルインジウム、アンモニア、あるいは、ｎ型ドーパントの原料ガスであるシラン等の圧力や流量、温度、導入時間を調整して、チャネル層３および電子供給層４が所望の組成、膜厚、ドーピング濃度となるようにすることで、形成することができる。
【００４１】
チャネル層３および電子供給層４が、Ａｌ、Ｇａ及びＮのうちのＮを含む２種類以上の元素からなる化合物で構成される場合、電子供給層４に大きな分極効果が発生するため、高濃度の２次元電子ガス１１を発生させることができる。２次元電子ガス１１の濃度が高いと、トランジスタの大電流化、さらには高出力化に有利である。ただし、チャネル層３に限っては、ＡｌＮの２元結晶を採用することはできない。これは、窒化物半導体においてＡｌＮを超えるバンドギャップを持つ材料が無いため、電子供給層４に使用できる材料が存在しなくなるからである。
【００４２】
チャネル層３の絶縁破壊電界が高いほど、ヘテロ接合電界効果型トランジスタの耐圧は高くなる。ＡｌｘＧａ１−ｘＮは、Ａｌ組成が高いほど、バンドギャップが大きくなり、絶縁破壊電界が高くなるため、チャネル層３に用いるＡｌｘＧａ１−ｘＮは、Ａｌ組成がより高い（ｘが１に近い）方が好ましい。また、電子供給層４のバンドギャップが大きいほど、電子供給層４を介してゲート電極９からヘテロ界面へ流れるゲートリーク電流を抑制できるため、電子供給層４に用いるＡｌｙＧａ１−ｙＮも、Ａｌ組成がより高い（ｙが１に近い）方が好ましい。
【００４３】
ゲート電極９の断面形状は、図１に示したような矩形である必要はなく、例えば、Ｔ字型、Ｙ字型、あるいはΓ型であってもよい。また、図１０のように、ゲート電極９と電気的に接続し、表面保護膜１０上に延在するフィールドプレート電極１３を設けてもよい。図１０では、フィールドプレート電極１３がゲート電極９からドレイン電極７側へと伸びる構成を示しているが、フィールドプレート電極１３は、ソース電極８側へ伸びるように設けられてもよいし、ドレイン電極７側とソース電極８側の両方へ伸びるように設けられてもよい。フィールドプレート電極１３が設けられることで、ゲート電極９の端部における電界集中を抑えることができ、電流コラプスの低減に効果的である。フィールドプレート電極１３の材料は、ゲート電極９と電気的に接続でき、エピタキシャル成長層と接触しないように形成できれば、どのような材料でもよい。
【００４４】
なお、フィールドプレート電極１３の形成は、表面保護膜１０を形成した後、その上に蒸着法等でフィールドプレート電極１３の材料となる導電膜を形成し、リフトオフ法などを用いて当該導電膜を所望のパターンに加工することよって行うことができる。
【００４５】
窒化物半導体基板１は、ＡｌＮ、ＩｎＮもしくはこれらの混晶等で形成されていてもよい。ただし、格子定数の異なる結晶を連続して成長することは難しく、エピタキシャル成長層内へ格子歪緩和層を挿入するなどして、バッファリーク電流に与える影響を考慮する必要がある。そのため、窒化物半導体基板１の格子定数とバッファ層２およびチャネル層３の格子定数は、揃えておくことが好ましい。また、格子歪緩和の観点からすれば、窒化物半導体基板１上にバッファ層２を形成せずに、チャネル層３および電子供給層４を形成することもできる。つまり、窒化物半導体基板１の上に必ずしもバッファ層２を形成する必要はなく、形成しなくてもよい。
【００４６】
チャネル層３および電子供給層４のそれぞれは、必ずしも単一組成の単層構造である必要はなく、バンドギャップの大きさの条件（Ｅ３＜Ｅ４）を満たせば、チャネル層３および電子供給層４内でＩｎ組成、Ａｌ組成、Ｇａ組成が空間的に変化していてもよいし、チャネル層３および電子供給層４が、組成の異なる複数の層からなる多層構造であってもよい。また、チャネル層３および電子供給層４には、窒化物半導体中でｎ型またはｐ型を示す不純物が含まれていてもよい。
【００４７】
図１においては、界面アクセプタ型不純物１２が、窒化物半導体基板１とバッファ層２との界面のみに示されているが、界面アクセプタ型不純物の導入箇所は窒化物半導体基板１とバッファ層２との界面だけに限られない。上記したように、窒化物半導体基板１とバッファ層２で格子定数の異なる材料を用いた場合、エピタキシャル成長層に格子歪緩和層を挿入することがある。その場合、エピタキシャル成長中にプロセスの中断が入ることになり、条件によっては、その中断で生じる界面（成長中断界面）でも不純物の凝集が発生する可能性がある。そのような場合には、バッファ層２とチャネル層３との界面にも、アクセプタ型不純物を導入した方がよい場合もある。
【００４８】
ドレイン電極７およびソース電極８が、電子供給層４とチャネル層３の界面近傍に発生する２次元電子ガス１１とのオーミックコンタクトが形成されるのであれば、図１１のように、ドレイン電極７およびソース電極８の下にｎ型不純物注入領域５，６を設けなくてもよい。ドレイン電極７およびソース電極８は、図１１のように電子供給層４の上面と接触するように設けられてもよいし、図１２のように電子供給層４に形成されたリセス内で電子供給層４と接触するように設けられてもよい。ただし、ドレイン電極７およびソース電極８の下にｎ型不純物注入領域５，６が形成されていた方が、ドレイン電極７およびソース電極８と２次元電子ガス１１との間の抵抗を低減することができるため、トランジスタの大電流化および高出力化に有利である。
【００４９】
図１１の構成は、図６に示したｎ型不純物のイオン注入を省略することによって形成できる。また、図１２の構成は、図６に示した工程の代わりに、例えばＣｌ２系のエッチングガスを用いて電子供給層４を選択的に除去する工程を行うことで形成できる。
【００５０】
なお、上述した各変形例は、互いに組み合わせて実施することもできる。
【００５１】
＜実施の形態２＞
図１３は、実施の形態２に係るヘテロ接合電界効果型トランジスタの構造を示す図である。図１３においては、窒化物半導体基板１とバッファ層２の界面に存在する界面アクセプタ型不純物１２の配置が、実施の形態１とは異なっている。すなわち、実施の形態１では、当該界面の全体にわたって一律にドナー型不純物を補償するだけの界面アクセプタ型不純物１２を添加したが、実施の形態２では、ドレイン電極７およびソース電極８の下方（ｎ型不純物注入領域５，６の下方）の部分のみに界面アクセプタ型不純物１２を添加している。よって、本実施の形態では、ドレイン電極７およびソース電極８の下方の領域でのみ、上記したドナー型不純物濃度とアクセプタ型不純物濃度との関係、すなわち１．６×１０１９ｃｍ−３≧Ｎａ１−Ｎｄ１≧０、Ｎｄ１／１０≧Ｎｄ２、Ｎａ１／１０≧Ｎａ２の関係が満たされている。
【００５２】
図１３のヘテロ接合電界効果型トランジスタでは、ｎ型不純物注入領域５，６から、窒化物半導体基板１とバッファ層２との界面におけるドナー型不純物の偏析部を介したバッファリーク電流が、界面アクセプタ型不純物１２によって低減される。さらに、ソース電極８からドレイン電極７にかけてのアクセス領域（チャネル層３におけるドレイン電極７とゲート電極９との間、および、ソース電極８とゲート電極９の間の領域のことをいう）およびチャネル領域（ゲート電極９の下の領域のことをいう）の直下では、界面アクセプタ型不純物１２が無いため、電子捕獲確率を低減することができ、これによって電流コラプスを抑制することができる。従って、実施の形態１よりも電流コラプスを抑制することができる。
【００５３】
また、図１３においては、ドレイン電極７およびソース電極８の下方の領域のみに界面アクセプタ型不純物１２が示されているが、界面アクセプタ型不純物１２は、少なくともドレイン電極７およびソース電極８の下をカバーしていればよい。特に、電流コラプスの抑制という観点からは、高電界が印加される領域の電子捕獲を低減すればよいため、界面アクセプタ型不純物１２がソース電極８とゲート電極９の間の領域にまで延伸されていても大きな影響はない。また、界面アクセプタ型不純物１２は、ドレイン電極７およびソース電極８の下方の領域以外に全く存在してはならないのではなく、ドレイン電極７およびソース電極８の下方の領域とそれ以外の領域とで、界面アクセプタ型不純物１２に濃度差があれば一定の効果が期待できる。
【００５４】
図１３の構造は、例えば、エピタキシャル成長層の形成工程の前に、窒化物半導体基板１における界面アクセプタ型不純物１２の形成領域に、アクセプタ型不純物元素を選択的に注入しておくことによって実現することができる。具体的には、窒化物半導体基板１上に、界面アクセプタ型不純物１２の形成領域を開口したレジストマスクを形成し、それをマスクとするイオン注入によって、アクセプタ型不純物元素を注入する方法が考えられる。
【００５５】
実施の形態１で説明した各変形例は、実施の形態２のヘテロ接合電界効果型トランジスタに対しても適用可能である。
【００５６】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００５７】
１  窒化物半導体基板、２  バッファ層、３  チャネル層、４  電子供給層、５  ｎ型不純物注入領域、６  ｎ型不純物注入領域、７  ドレイン電極、８  ソース電極、９  ゲート電極、１０  表面保護膜、１１  ２次元電子ガス、１２  界面アクセプタ型不純物、１３  フィールドプレート電極、１４  レジストマスク。
【図１】
0006541879.tif 000002
【図２】
0006541879.tif 000003
【図３】
0006541879.tif 000004
【図４】
0006541879.tif 000005
【図５】
0006541879.tif 000006
【図６】
0006541879.tif 000007
【図７】
0006541879.tif 000008
【図８】
0006541879.tif 000009
【図９】
0006541879.tif 000010
【図１０】
0006541879.tif 000011
【図１１】
0006541879.tif 000012
【図１２】
0006541879.tif 000013
【図１３】
0006541879.tif 000014