(57)【特許請求の範囲】
【請求項１】
スイッチング電源であって、
交流入力電圧を整流して整流電圧を生成する整流回路を有し、前記整流電圧のスイッチングにより直流出力電圧を出力するスイッチング電源回路と、
前記スイッチング電源回路の電流経路に設けられ、起動時の前記整流回路への突入電流を抑制する突入電流抑制回路と、
前記突入電流抑制回路と並列に設けられるバイパス回路と、
前記スイッチング電源回路における入力端子と前記整流回路とを接続する配線に接続され、前記スイッチング電源回路への前記交流入力電圧の入力により検出信号を発生する入力電圧検出回路と、
前記スイッチング電源回路においてスイッチング制御に用いられるスイッチング制御部の駆動電圧として、補助電圧が前記整流電圧のスイッチングにより誘起されており、前記補助電圧が入力されるとともに、安定化された補助電圧を出力する補助電圧安定化回路と、
前記検出信号の発生により前記安定化された補助電圧を用いて前記バイパス回路を導通状態とし、前記検出信号の消滅により前記バイパス回路を非導通状態とする半導体スイッチ素子と、
を備えることを特徴とするスイッチング電源。
【請求項２】
請求項１に記載のスイッチング電源であって、
前記半導体スイッチ素子が、前記補助電圧安定化回路の一部として前記補助電圧の安定化に寄与することを特徴とするスイッチング電源。
【請求項３】
請求項２に記載のスイッチング電源であって、
前記半導体スイッチ素子がトランジスタであり、前記検出信号が前記トランジスタのベースまたはゲートに入力され、前記補助電圧が前記トランジスタのコレクタまたはドレインに入力され、
前記補助電圧安定化回路が、前記ベースまたは前記ゲートに入力される前記検出信号の電圧を一定とする定電圧素子を含み、
前記トランジスタのエミッタまたはソースから前記安定化された補助電圧が出力されることを特徴とするスイッチング電源。
【請求項４】
請求項３に記載のスイッチング電源であって、
前記入力電圧検出回路が、前記交流入力電圧の入力遮断時に、前記ベースまたは前記ゲートにおける電圧を放電する放電部を含むことを特徴とするスイッチング電源。
【請求項５】
請求項１ないし４のいずれかに記載のスイッチング電源であって、
前記バイパス回路が、リレーを含むことを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関する。
【背景技術】
【０００２】
従来より、交流電圧を直流電圧に変換して出力するスイッチング電源が利用されている。スイッチング電源では、交流入力電圧を整流して整流電圧が生成され、当該整流電圧のスイッチングによりトランス等を介して直流出力電圧が取得される。このようなスイッチング電源では、起動時の突入電流を抑制する突入電流抑制回路が設けられる。
【０００３】
例えば、特許文献１では、突入電流を制限する電流制限用抵抗が電流経路に設けられる。そして、整流回路の整流電圧が抵抗を介してコンデンサに充電され、当該コンデンサの充電電圧が所定値以上となった時にスイッチング素子をオンとして、電流制限用抵抗が短絡される。なお、特許文献１では、交流入力電圧の断が検出されると、時定数回路における当該コンデンサの放電時定数がほぼ零となる。これにより、交流入力電圧の瞬断が生じた場合における突入電流も防止される。
【０００４】
また、特許文献２では、電源回路への過電流の流入を制限する保護回路と、電流経路に保護回路と並列に設けられたバイパス回路とが設けられる。バイパス回路は非導通状態に予め設定され、交流電源による交流供給開始から所定の時間経過後にバイパス回路が導通状態に切り替えられる。また、交流電源から出力される電流が監視され、過電流が検出されると、バイパス回路が非導通状態に切り替えられる。なお、特許文献２の電源装置では、瞬断が生じた場合に過大な突入電流が流れてしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２２８５３号公報
【特許文献２】特開２０１０−１６９４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
既述のように、特許文献１では、交流入力電圧を整流した整流電圧が抵抗を介してコンデンサに充電され、当該コンデンサの充電電圧がスイッチング素子の駆動に用いられる。当該整流電圧は高電圧であり、大型の抵抗を周辺部品との絶縁距離を確保しつつ配置する必要があるため、スイッチング電源の製造コストおよび実装面積が増大してしまう。また、特許文献２では、電源回路から供給される電圧Ｖｃｃによりバイパス回路を駆動する場合について記載されているが、当該電圧は、入力電圧や負荷の状態によって大幅に変動し、不安定であるため、バイパス回路の誤動作が発生する可能性がある。
【０００７】
本発明は上記課題に鑑みなされたものであり、大型の抵抗を省略するとともに、バイパス回路の誤動作を防止することを目的としている。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、スイッチング電源であって、交流入力電圧を整流して整流電圧を生成する整流回路を有し、前記整流電圧のスイッチングにより直流出力電圧を出力するスイッチング電源回路と、前記スイッチング電源回路の電流経路に設けられ、起動時の前記整流回路への突入電流を抑制する突入電流抑制回路と、前記突入電流抑制回路と並列に設けられるバイパス回路と、前記スイッチング電源回路における入力端子と前記整流回路とを接続する配線に接続され、前記スイッチング電源回路への前記交流入力電圧の入力により検出信号を発生する入力電圧検出回路と、前記スイッチング電源回路においてスイッチング制御に用いられるスイッチング制御部の駆動電圧として、補助電圧が前記整流電圧のスイッチングにより誘起されており、前記補助電圧が入力されるとともに、安定化された補助電圧を出力する補助電圧安定化回路と、前記検出信号の発生により前記安定化された補助電圧を用いて前記バイパス回路を導通状態とし、前記検出信号の消滅により前記バイパス回路を非導通状態とする半導体スイッチ素子とを備える。
【０００９】
請求項２に記載の発明は、請求項１に記載のスイッチング電源であって、前記半導体スイッチ素子が、前記補助電圧安定化回路の一部として前記補助電圧の安定化に寄与する。
【００１０】
請求項３に記載の発明は、請求項２に記載のスイッチング電源であって、前記半導体スイッチ素子がトランジスタであり、前記検出信号が前記トランジスタのベースまたはゲートに入力され、前記補助電圧が前記トランジスタのコレクタまたはドレインに入力され、前記補助電圧安定化回路が、前記ベースまたは前記ゲートに入力される前記検出信号の電圧を一定とする定電圧素子を含み、前記トランジスタのエミッタまたはソースから前記安定化された補助電圧が出力される。
【００１１】
請求項４に記載の発明は、請求項３に記載のスイッチング電源であって、前記入力電圧検出回路が、前記交流入力電圧の入力遮断時に、前記ベースまたは前記ゲートにおける電圧を放電する放電部を含む。
【００１２】
請求項５に記載の発明は、請求項１ないし４のいずれかに記載のスイッチング電源であって、前記バイパス回路が、リレーを含む。
【発明の効果】
【００１３】
本発明によれば、補助電圧を用いてバイパス回路を導通状態とすることにより、整流電圧を用いてバイパス回路を導通状態とする場合における大型の抵抗を省略することができる。また、補助電圧を安定化することにより、バイパス回路の誤動作を防止することができる。
【図面の簡単な説明】
【００１４】
【図１】スイッチング電源の構成を示す図である。
【図２】スイッチング電源の動作を説明するための図である。
【図３】スイッチング電源の他の例を示す図である。
【発明を実施するための形態】
【００１５】
図１は、本発明の一の実施の形態に係るスイッチング電源１の構成を示す図である。スイッチング電源１は、交流入力電圧を直流出力電圧に変換して出力する電源装置である。スイッチング電源１は、スイッチング電源回路２と、突入電流抑制回路３と、バイパス回路４と、入力電圧検出回路５と、補助電圧安定化回路６とを備える。図１では、突入電流抑制回路３、バイパス回路４、入力電圧検出回路５および補助電圧安定化回路６のそれぞれを細い破線の矩形にて囲んでいる。
【００１６】
スイッチング電源回路２は、入力部２１と、整流回路２２と、スイッチング部２３と、トランス２４と、整流・平滑部２５と、スイッチング制御部２６と、補助電圧生成部２９とを備える。入力部２１は、交流電源に接続される一対の入力端子２１１，２１２と、一対の入力端子２１１，２１２と整流回路２２とを接続する配線２１３，２１４とを備える。整流回路２２は、例えばダイオードブリッジであり、交流入力電圧を整流して整流電圧を生成する。整流回路２２の一対の出力端子は、スイッチング部２３に接続され、整流電圧がスイッチング部２３に供給される。
【００１７】
スイッチング部２３は、スイッチング素子２３１を備える。スイッチング素子２３１は、トランス２４の一次側のコイル２４１に付与する整流電圧のオン・オフの切替、すなわち、整流電圧のスイッチングを行う。スイッチング制御部２６は、スイッチング素子２３１のスイッチング動作を制御する。すなわち、スイッチング制御部２６は、スイッチング制御を行う。整流・平滑部２５は、トランス２４の二次側のコイル２４２に誘起される電圧を整流および平滑化する。これにより、一対の出力端子２５１，２５２から直流出力電圧が出力される。このように、スイッチング電源回路２では、交流入力電圧の整流により整流電圧が生成され、整流電圧のスイッチングにより直流出力電圧が出力される。
【００１８】
トランス２４は、補助コイル２４３をさらに備える。整流電圧のスイッチングにより補助コイル２４３に誘起される電圧（Ｖｃｃ電圧とも呼ばれ、以下、「補助電圧」という。）は、スイッチング制御部２６の駆動電圧として利用される。補助コイル２４３は、補助電圧生成部２９の一部と捉えることができる。実際には、補助電圧生成部２９は、図示省略のコンデンサ等を含み、平滑化された補助電圧が出力される。また、スイッチング制御部２６は、フォトカプラ等を介して絶縁状態にて、トランス２４の二次側である整流・平滑部２５にも接続される。
【００１９】
突入電流抑制回路３は、入力部２１の配線２１４に設けられる抵抗３１を備える。当該抵抗３１は、入力端子２１２と整流回路２２との間におけるスイッチング電源回路２の電流経路に設けられる。後述するように、スイッチング電源１では、突入電流抑制回路３により、交流電源に接続された直後、すなわち、スイッチング電源１の起動時における整流回路２２への突入電流が抑制される。
【００２０】
バイパス回路４は、リレー４１を含む。リレー４１における一対の接点側端子は、配線２１４における抵抗３１の両側にそれぞれ接続され、バイパス回路４が、突入電流抑制回路３と並列に設けられる。リレー４１における一対のコイル側端子の一方は、後述のトランジスタ６１のエミッタに接続され、他方は、スイッチング部２３を介してグランドに接続される。一対のコイル側端子に所定の電圧が付与されることにより、当該一対の接点側端子が導通状態になり、突入電流抑制回路３が短絡される。
【００２１】
入力電圧検出回路５は、２つのダイオード５１，５２と、２つの抵抗５３，５４と、１つのコンデンサ５５とを備える。２つのダイオード５１，５２のアノードは、配線２１３，２１４にそれぞれ接続される。２つのダイオード５１，５２のカソードは、共に抵抗５３の一方の端子に接続される。抵抗５３の他方の端子には、抵抗５４およびコンデンサ５５が接続される。抵抗５４およびコンデンサ５５は並列に設けられる。抵抗５４およびコンデンサ５５において抵抗５３とは反対側の端子はグランドに接続される。
【００２２】
補助電圧安定化回路６は、トランジスタ（例えば、バイポーラトランジスタ）６１と、ツェナーダイオード６２とを備える。ツェナーダイオード６２のカソードは、抵抗５３と、抵抗５４およびコンデンサ５５との間に接続される。ツェナーダイオード６２のアノードは、抵抗５４およびコンデンサ５５における抵抗５３とは反対側の端子と共にグランドに接続される。半導体スイッチ素子であるトランジスタ６１のベースは、ツェナーダイオード６２のカソードに接続される。トランジスタ６１のコレクタには、補助コイル２４３に誘起される補助電圧がダイオード２９１を介して入力される。既述のように、トランジスタ６１のエミッタは、リレー４１のコイル側端子に接続される。
【００２３】
次に、スイッチング電源１の動作について、図２を参照して説明する。図２の最上段は、入力部２１の一対の入力端子２１１，２１２に入力される交流入力電圧を示し、上から二段目は、交流入力電圧による交流入力電流を示す。図２の上から三段目は、トランジスタ６１のエミッタからリレー４１のコイル側端子に供給される電圧（以下、「リレー供給電圧」という。）を示し、最下段は、バイパス回路４のオン・オフを示す。なお、図２の各段の横軸は時間を示す。
【００２４】
時刻Ｔ０において、スイッチング電源１に交流電源が接続されてスイッチング電源１が起動されると、スイッチング電源回路２に交流入力電圧が入力され、電流が入力部２１に流れる。このとき、バイパス回路４におけるリレー４１の一対の接点側端子は開状態、すなわち、バイパス回路４が非導通状態（オフ状態）であり、突入電流抑制回路３の抵抗３１を介して電流が流れる。したがって、過度に大きな電流が流れることが防止される。図２の二段目では、起動時に流れる電流が電流値Ａ１に制限されている。このように、突入電流抑制回路３により、起動時における突入電流の大きさが低減される、すなわち、突入電流が抑制される。突入電流抑制回路３では、抵抗３１に代えて、サーミスタ等、突入電流を抑制する他の電子素子が用いられてよい。
【００２５】
既述のように、入力電圧検出回路５では、２つのダイオード５１，５２および抵抗５３を介してコンデンサ５５が入力部２１に接続される。入力部２１に交流入力電圧が入力されると、コンデンサ５５の充放電により平滑化された電圧が、検出信号としてトランジスタ６１のベースに入力される。検出信号は、ツェナーダイオード６２のカソードにも入力されるため、検出信号は、ツェナーダイオード６２のツェナー電圧を超えることなく、ツェナー電圧にて一定となる。このように、ツェナーダイオード６２は、トランジスタ６１のベースに入力される検出信号の電圧を一定とする定電圧素子である。なお、定電圧素子として、オペアンプ等の他の電子素子が用いられてよい。
【００２６】
また、トランジスタ６１のコレクタには、補助電圧が入力される。実際には、補助電圧生成部２９におけるコンデンサ（図示省略）の充電により、補助電圧の大きさが時刻Ｔ０から漸次増大する。これにより、図２の三段目に示すように、トランジスタ６１のエミッタからのリレー供給電圧が漸次増大する。補助電圧がある程度大きくなると、リレー供給電圧は、検出信号が示す一定の電圧値（ツェナー電圧）からトランジスタ６１における一定のベース−エミッタ間電圧を引いた電圧値Ｂ１にて一定となる。これにより、安定化された補助電圧が、トランジスタ６１のエミッタからバイパス回路４のリレー４１に出力される。
【００２７】
リレー４１では、電圧値Ｂ１よりも僅かに低い電圧がコイル側端子に供給されることにより、一対の接点側端子が閉状態となる。したがって、図２の三段目および最下段に太い実線にて示すように、リレー供給電圧が電圧値Ｂ１よりも僅かに低い電圧となる時刻Ｔ１において、バイパス回路４が導通状態（オン状態）となる。このように、スイッチング電源１では、入力電圧検出回路５において検出信号が発生するとともに、補助電圧安定化回路６により安定化された補助電圧が取得されることにより、バイパス回路４が導通状態とされる。これにより、起動からある程度の時間が経過した後のスイッチング電源１の定常動作において、突入電流抑制回路３の抵抗３１による電力損失が防止される。
【００２８】
次に、スイッチング電源１において、交流入力電圧の入力が短い時間だけ途切れる瞬断が生じた場合について述べる。ここでは、図２の時刻Ｔ２において、交流入力電圧の入力が遮断され、時刻Ｔ２から短い時間だけ経過した時刻Ｔ３において、交流入力電圧の入力が回復するものとする。
【００２９】
時刻Ｔ２において交流入力電圧の入力が遮断されると、入力電圧検出回路５のコンデンサ５５に電圧が供給されなくなる。コンデンサ５５の充電電圧は、抵抗５４により短時間にて放電され、検出信号が消滅する。検出信号の消滅により、トランジスタ６１のコレクタ−エミッタ間の電流が遮断される。このように、交流入力電圧の入力遮断時に、抵抗５４が放電部としてトランジスタ６１のベースにおける電圧を放電し、トランジスタ６１がオフ状態となる。また、図２の三段目に示すように、トランジスタ６１のエミッタにおけるリレー供給電圧も、リレー４１のコイルにおける放電により電圧値Ｂ１から瞬時に低下する。これにより、図２の最下段に示すように、バイパス回路４が非導通状態（オフ状態）となる。以上のように、入力電圧検出回路５における検出信号の消滅により、交流入力電圧の入力の遮断が実質的に検出され、バイパス回路４が非導通状態とされる。
【００３０】
時刻Ｔ３において交流入力電圧の入力が回復する時には、スイッチング電源回路２において、バイパス回路４が非導通状態であるため、時刻Ｔ０における起動時と同様に、突入電流抑制回路３の抵抗３１を介して電流が流れる。したがって、瞬断の回復時における突入電流が突入電流抑制回路３により抑制される。また、時刻Ｔ０から時刻Ｔ１までの動作と同様に、補助電圧の増大に従ってリレー供給電圧が漸次増大する。そして、リレー供給電圧が電圧値Ｂ１よりも僅かに低い電圧となる時刻Ｔ４において、バイパス回路４が導通状態となる。これにより、瞬断の回復時からある程度の時間が経過した後において、突入電流抑制回路３の抵抗３１による電力損失が防止される。
【００３１】
以上に説明したように、図１のスイッチング電源１では、スイッチング電源回路２において、整流電圧のスイッチングにより誘起される補助電圧が補助電圧安定化回路６に入力され、安定化された補助電圧が出力される。また、入力電圧検出回路５では、スイッチング電源回路２への交流入力電圧の入力により、検出信号が発生する。そして、トランジスタ６１では、検出信号の発生により、当該安定化された補助電圧を用いてバイパス回路４が導通状態とされ、検出信号の消滅により、バイパス回路４が非導通状態とされる。このように、補助電圧を用いてバイパス回路４を導通状態とすることにより、高電圧である整流電圧を用いてバイパス回路を導通状態とする場合における大型の抵抗を省略することができる。また、入力電圧や負荷の状態によって大幅に変動する補助電圧を補助電圧安定化回路６にて安定化することにより、バイパス回路４の誤動作を防止する（すなわち、バイパス回路４の動作を安定化する）ことができる。
【００３２】
入力電圧検出回路５が、交流入力電圧の入力遮断時に、トランジスタ６１のベースにおける電圧を放電する抵抗５４を放電部として含む。これにより、交流入力電圧の入力遮断時に検出信号を短時間にて消滅させて、バイパス回路４を非導通状態とすることができる。その結果、瞬断が生じた場合でも、回復時における過大な突入電流を突入電流抑制回路３により防止することができる。一般的に、スイッチング電源では、交流入力電圧の入力遮断時に入力端子における残留電圧を放電するための抵抗が設けられるが、図１のスイッチング電源１では、入力電圧検出回路５の抵抗５３，５４が同様の役割を果たすため、残留電圧放電用の抵抗を別途設ける必要がない。
【００３３】
ここで、バイパス回路に電界効果トランジスタ（ＦＥＴ）を用いる比較例のスイッチング電源を想定する。比較例のスイッチング電源では、図２の最下段において太い破線にて示すように、電界効果トランジスタがオン状態とオフ状態との間で遷移する間に、不飽和状態となり大きな損失が発生する。したがって、電界効果トランジスタの放熱手段が必要になるとともに、このような損失に対する耐量（瞬時損失耐量とも呼ばれる。）の大きな電界効果トランジスタを用いる必要があり、スイッチング電源の製造コストが増大してしまう。
【００３４】
これに対し、図１のスイッチング電源１では、バイパス回路４が、リレー４１を含むことにより、図２の最下段において太い実線にて示すように、オン状態とオフ状態とが瞬時に切り替わる。これにより、比較例のスイッチング電源のように、不飽和状態における損失を考慮する必要がない。したがって、上記放熱手段を省略するとともに、比較的安価なリレーを用いることができ、スイッチング電源１の製造コストを低減することができる。なお、スイッチング電源１の設計によっては、バイパス回路４においてサイリスタ等の半導体素子が用いられてもよい。
【００３５】
図１の例では、スイッチング電源回路２のトランス２４において、直流出力電圧生成用のコイル２４１，２４２とは別の補助コイル２４３を用いて補助電圧が生成されるが、他の手法により補助電圧が生成されてもよい。例えば、図３に示すように、整流回路２２とスイッチング部２３との間に設けられる力率改善回路２７を用いて補助電圧の一部が生成されてもよい。また、図３の例において、補助コイル２４３が省略され、力率改善回路２７により補助電圧の全部が生成されてもよい。このように、補助電圧を生成する補助電圧生成部は様々な態様にて実現可能である。
【００３６】
上記スイッチング電源１では様々な変形が可能である。
【００３７】
バイパス回路４を導通状態と非導通状態との間で切り替える半導体スイッチ素子として、バイポーラトランジスタ以外に、例えば、電界効果トランジスタが利用されてもよい。この場合、図１のスイッチング電源１では、検出信号が電界効果トランジスタのゲートに入力され、補助電圧が電界効果トランジスタのドレインに入力される。このとき、ツェナーダイオード６２により、当該ゲートに入力される検出信号の電圧が一定とされる。そして、電界効果トランジスタのソースから、安定化された補助電圧が出力される。これにより、バイパス回路４の誤動作を防止することができる。また、交流入力電圧の入力遮断時には、放電部である抵抗５４により当該ゲートにおける電圧が放電される。これにより、瞬断の回復時における突入電流を突入電流抑制回路３により抑制することができる。
【００３８】
スイッチング電源１では、半導体スイッチ素子を、補助電圧安定化回路６とは個別に設ける設計を採用することも可能である。ただし、スイッチング電源１の低コスト化および省スペース化を図るという観点では、図１のスイッチング電源１のように、半導体スイッチ素子が、補助電圧安定化回路６の一部として補助電圧の安定化に寄与する（すなわち、補助電圧安定化回路６がバイパス回路４のオン・オフを切り替えるスイッチ機能を含む）ことが好ましい。
【００３９】
スイッチング電源回路２では、直流入力電圧が入力されてもよく、この場合も、上記と同様に直流出力電圧が出力可能である。
【００４０】
上記実施の形態および各変形例における構成は、相互に矛盾しない限り適宜組み合わされてよい。
【符号の説明】
【００４１】
１    スイッチング電源
２    スイッチング電源回路
３    突入電流抑制回路
４    バイパス回路
５    入力電圧検出回路
６    補助電圧安定化回路
２６    スイッチング制御部
４１    リレー
５４    抵抗（放電部）
６１    トランジスタ（半導体スイッチ素子）
６２    ツェナーダイオード（定電圧素子）
【図１】
0006534206.tif 000002
【図２】
0006534206.tif 000003
【図３】
0006534206.tif 000004