(57)【特許請求の範囲】
【請求項１】
入力電圧と基準電圧とを比較し、前記入力電圧のデジタル値を出力する二重積分型のアナログディジタル変換回路であって、
基準抵抗の一端に接続され、前記入力電圧を出力する内部端子と、
測定抵抗の一端に接続される測定端子と、
一端が前記内部端子に接続され、他端が前記測定端子に接続されるスイッチと、
前記入力電圧と前記基準電圧との差電圧を積分する積分回路とを備え、
前記基準抵抗の他端には第１の電圧が供給され、
前記測定抵抗の他端には第２の電圧が供給され、
前記積分回路の動作は、前記入力電圧と前記基準電圧として選択された前記スイッチの両端の電位差に基づいた補正電圧との差電圧を前記第１の電圧まで積分する第１積分動作と、前記入力電圧と前記基準電圧として選択された前記第１の電圧との差電圧を前記スイッチの両端の電位差に基づいた補正電圧まで積分する第２積分動作とを含むアナログディジタル変換回路。
【請求項２】
前記補正電圧を生成する補正回路を更に有する請求項１に記載のアナログディジタル変換回路。
【請求項３】
前記測定抵抗を複数有し、前記スイッチは、前記複数の測定抵抗を選択する選択スイッチである請求項２に記載のアナログディジタル変換回路。
【請求項４】
前記測定抵抗はサーミスタである請求項１に記載のアナログディジタル変換回路。
【請求項５】
前記測定抵抗は光導電体である請求項１に記載のアナログディジタル変換回路。
【請求項６】
測定抵抗の一端に接続され、測定電圧が入力される測定端子と、
基準抵抗の一端に接続され、入力電圧を出力する内部端子と、
一端が前記測定端子に接続され、他端が前記内部端子に接続されるスイッチであって、オン抵抗を有するスイッチと、
前記オン抵抗の両端の電位差に基づいて補正電圧を出力する補正回路と、
積分回路を含む二重積分型のアナログディジタル変換回路とを備え、
前記基準抵抗の他端には第１の電圧が供給され、
前記測定抵抗の他端には第２の電圧が供給され、
前記積分回路の動作は、前記入力電圧と前記補正電圧との差電圧を前記第１の電圧まで積分する第１積分動作と、前記入力電圧と前記第１の電圧との差電圧を前記補正電圧まで積分する第２積分動作とを含み、
前記アナログディジタル変換回路は、前記測定電圧に対応したデジタル値を出力する電子装置。
【請求項７】
前記アナログディジタル変換回路は、前記積分回路が実施する積分の時間をカウントするカウンタ回路を更に含む請求項６に記載の電子装置。
【請求項８】
前記測定抵抗はサーミスタである請求項６に記載の電子装置。
【請求項９】
前記測定抵抗は光導電体である請求項６に記載の電子装置。
【請求項１０】
第１の測定抵抗の一端に接続され、第１の測定電圧が入力される第１の測定端子と、
第２の測定抵抗の一端に接続され、第２の測定電圧が入力される第２の測定端子と、
基準抵抗の一端に接続され、入力電圧を出力する内部端子と、
一端が前記第１の測定端子に接続され、他端が前記内部端子に接続された第１の選択スイッチと、
一端が前記第２の測定端子に接続され、他端が前記内部端子に接続された第２の選択スイッチと、
前記第１の選択スイッチ又は前記第２の選択スイッチを動作させる制御回路と、
前記第１の選択スイッチ又は前記第２の選択スイッチの間の差電圧に基づいて補正電圧を出力する補正回路と、
積分回路を含む二重積分型のアナログディジタル変換回路とを備え、
前記基準抵抗の他端には第１の電圧が供給され、
前記第１と第２の測定抵抗の他端には第２の電圧が供給され、
前記積分回路の動作は、前記入力電圧と前記補正電圧との差電圧を前記第１の電圧まで積分する第１積分動作と、前記入力電圧と前記第１の電圧との差電圧を前記補正電圧まで積分する第２積分動作とを含み、
前記アナログディジタル変換回路は、前記第１の測定電圧又は前記第２の測定電圧に対応したデジタル値を出力する電子装置。
【請求項１１】
前記アナログディジタル変換回路は、前記積分回路が実施する積分の時間をカウントするカウンタ回路を更に更に含む請求項１０に記載の電子装置。
【請求項１２】
前記第１の測定抵抗及び前記第２の測定抵抗はサーミスタである請求項１１に記載の電子装置。
【請求項１３】
前記第１の測定抵抗及び前記第２の測定抵抗は光導電体である請求項１１に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二重積分型アナログディジタル変換回路を備えた半導体装置、更にはアナログディジタル変換回路を用いる電子制御装置に関し、例えば車載システムにおける測定センサ内の抵抗を監視しながらパワートレインなどの機器を制御する電子制御装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
測定センサの抵抗を監視するには、単純な回路で高精度変換が可能であるという特徴から、二重積分型アナログディジタル変換回路を用いることができる。二重積分型アナログディジタル変換回路の代表として例えば特許文献１に記載の如く、ミラー積分回路により入力電圧Ｖｉｎとその値は反対極性の基準電圧Ｖｒｅｆを続けて２回積分することでデジタル出力を求める回路がある。例えば指定した時間だけ入力電圧Ｖｉｎを積分して得られる出力電圧Ｖｏから、基準電圧Ｖｒｅｆを積分して積分器の電圧が０Ｖまで変化する時間をカウンタで数えることで、入力電圧Ｖｉｎを求めることができる。図９の二重積分型アナログディジタル変換回路を想定すると、アナログ入力電圧Ｖｉｎを積分器で積分し、次に再び基準電圧Ｖｒｅｆを積分器により積分することで変換動作を行う。アナログ入力電圧Ｖｉｎをミラー積分器で積分する期間のＶ１は式１になる。尚、以下の式１乃至式３におけるパラメータは以下の通りである。
Ｖ１：入力電圧Ｖｉｎを積分時の積分器の出力電圧Ｖｏ、
Ｖ２：基準電圧Ｖｒｅｆを積分時の積分器の出力電圧Ｖｏ、
ｔ１：指定した時間、
Ｎ：ｔ１時のパルス数、
ｔ２：基準電圧Ｖｒｅｆの積分時間、
ｎ：ｔ２時のパルス数（デジタル出力）。
【０００３】
【数１】
0006553164.tif 000002
【０００４】
基準電圧Ｖｒｅｆを積分器で積分する期間のＶ２は式２になる。
【０００５】
【数２】
0006553164.tif 000003
【０００６】
式２においてＶ２＝０になるまで積分するものとし、これに式１を代入することによって式３の関係が得られる。
【０００７】
【数３】
0006553164.tif 000004
【０００８】
式３から明らかなように入力電圧Ｖｉｎはｎのパルス数（デジタル出力）に変換される。
【０００９】
例えば温度センサのサーミスタの抵抗を監視しようとする場合には測定抵抗としてのサーミスタに基準抵抗を直列し、その分圧電圧を入力電圧とすることができる。基準電圧Ｖｐ、Ｖｎの間に基準抵抗Ｒｐｕと測定抵抗Ｒｍを直列し、その結合ノードの電圧を入力電圧Ｖｉｎとすれば、測定抵抗Ｒｍは式４により求めることができる。
【００１０】
【数４】
0006553164.tif 000005
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１２−３９２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
二重積分型アナログディジタル変換回路を共通化して複数個を測定するには、例えば図１０に例示されるように、共通の基準抵抗Ｒｐｕに対して複数個の測定抵抗Ｒｍを設け、マルチプレクサで選択した測定抵抗を基準抵抗に直列に接続することによって、複数個の測定抵抗を監視することができる。
【００１３】
しかしながら、マルチプレクサのスイッチ素子には少なからずオン抵抗Ｒｏｎがある。そのようなオン抵抗が測定抵抗Ｒｍに加算されてしまうことで、二重積分型アナログディジタル変換回路には想定とは異なる入力電圧Ｖｉｎが入力されてしまい、測定抵抗Ｒｍの測定精度が悪化してしまう問題がある。上記オン抵抗には温度依存性があり、また、製造ばらつきの影響も受けることから、その値を正確に把握することは容易ではない。
【００１４】
オン抵抗を考慮した図１０の構成より測定抵抗Ｒｍを求める式は式５になる。
【００１５】
【数５】
0006553164.tif 000006
【００１６】
式５から明らかなように、二重積分型アナログディジタル変換回路で入力電圧Ｖｉｎを求めることができたとしても、式５のスイッチのオン抵抗Ｒｏｎの値が未知のため、正確な測定抵抗Ｒｍの抵抗値を求めることはできない。スイッチのオン抵抗Ｒｏｎを考慮しないで測定抵抗Ｒｍを測定すると、スイッチのオン抵抗がそのまま測定精度の悪化につながることになる。図９の二重積分型アナログディジタル変換回路の構成に着目すれば、図１０の入力回路におけるスイッチのオン抵抗の影響が二重積分の内の入力電圧Ｖｉｎの充電にだけ影響し、参照電圧の充電には影響しないという不整合が測定抵抗の検出精度を低下させる。
【００１７】
上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１８】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１９】
すなわち、基準抵抗を介して第１電圧に接続される第１ノードと測定抵抗を介して第２電圧に接続される複数個の第２ノードとの間に切替えスイッチが設けられ、切替えスイッチで前記第１ノードに接続する第２ノードを選択する。前記切替えスイッチで選択される第２ノードと前記第１ノードとの間の電圧に前記第２電圧を加算した電圧を補正電圧として生成する補正回路を設ける。二重積分型アナログディジタル変換回路は、前記第１ノードの電圧に対する前記補正電圧の差電圧を前記第１電圧まで積分したときの第１積分の時間と、前記第１ノードの電圧に対する前記第１電圧の差電圧を前記補正電圧まで積分したときの第２積分の時間とを求める。
【発明の効果】
【００２０】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２１】
すなわち、切替えスイッチのオン抵抗の影響が二重積分の第１積分と第２積分との間で整合するようになるから、切替えスイッチのオン抵抗によって測定抵抗の検出精度が低下することを抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】図１は二重積分型アナログディジタル変換回路を有する半導体装置を例示するブロック図である。
【図２】図２は第１積分動作と第２積分動作の動作タイミングを例示するタイミングチャートである。
【図３】図３は補正回路の別の例を示すブロック図である。
【図４】図４は図３の補正回路の動作タイミングを例示するタイミングチャートである。
【図５】図５は比較回路の別の例を採用した二重積分型アナログディジタル変換回路を例示するブロック図である。
【図６】図６は二重積分型アナログディジタル変換回路を有する半導体装置の第２の例を示すブロック図である。
【図７】図７は補正回路の別の例を示すブロック図である。
【図８】図８は電子制御装置の一例として自動車に搭載されるエンジンコントロールシステムを例示するブロック図である。
【図９】図９は従来から提供されていた二重積分型アナログディジタル変換回路の説明図である。
【図１０】図１０はマルチプレクサで選択した測定抵抗を基準抵抗に直列に接続することによって二重積分型アナログディジタル変換回路の入力電圧を形成する入力回路を例示する回路図である。
【図１１】図１１は測定抵抗の抵抗値が小さい場合の方が切替えスイッチのオン抵抗の影響を受けやすいことを示す説明図である。
【発明を実施するための形態】
【００２３】
１．実施の形態の概要
先ず、本願において開示される実施の形態について概要を説明する。実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２４】
〔１〕<<図１、半導体装置>>
半導体装置（１）は、基準抵抗（Ｒｐｕ）を介して第１電圧（Ｖｐ）に接続される第１ノード（Ｎ１）と、測定抵抗（Ｒｍ）を介して第２電圧（Ｖｎ）に接続される複数個の第２ノード（Ｎ２Ａ，Ｎ２Ｂ，Ｎ２Ｃ）と、前記第１ノードに接続する第２ノードを選択する複数個の切替えスイッチ（４Ａ，４Ｂ，４Ｃ）と、前記切替えスイッチで選択される第２ノードと前記第１ノードとの間の電圧に前記第２電圧を加算した電圧を補正電圧（Ｖｘ）として生成する補正回路（７）と、前記第１ノードの電圧に対する前記補正電圧の差電圧を前記第１電圧まで積分したときの第１積分時間（ｔ１）及び前記第１ノードの電圧に対する前記第１電圧の差電圧を前記補正電圧まで積分したときの第２積分時間（ｔ２）を求める二重積分型アナログディジタル変換回路（６）と、を有する。
【００２５】
これによれば、第１ノードの電圧（Ｖｉｎ）は第２電圧（Ｖｎ）と、測定抵抗（Ｒｍ）による降下電圧（ＩＲｍ）と、切替えスイッチによる降下電圧（ＩＲｏｎ）との和である。補正電圧（Ｖｘ）は第２電圧（Ｖｎ）と切替えスイッチによる降下電圧（ＩＲｏｎ）との和である。したがって、前記第１ノードの電圧に対する前記補正電圧（Ｖｘ）の差電圧（Ｖｉｎ−Ｖｘ＝ＩＲｍ）を前記第１電圧まで積分する第１積分動作の積分時間には切替えスイッチのオン抵抗成分は入ってこない。また、第１電圧は第２電圧（Ｖｎ）と、測定抵抗（Ｒｍ）による降下電圧（ＩＲｍ）と、切替えスイッチによる降下電圧（ＩＲｏｎ）と、基準電圧（Ｒｐｕ）による降下電圧（ＩＲｐｕ）の和であるから、前記第１ノードの電圧に対する前記第１電圧の差電圧（Ｖｉｎ−Ｖｐ＝−ＩＲｐｕ）を前記補正電圧まで積分したときの第２積分動作の積分時間には同じく切替えスイッチのオン抵抗成分は入ってこない。したがって、切替えスイッチのオン抵抗の影響が二重積分の第１積分と第２積分との間で整合するようになるから、切替えスイッチのオン抵抗によって測定抵抗の検出精度が低下することを抑制することができ、測定抵抗の抵抗値を高精度に測定することができる。
【００２６】
〔２〕<<積分回路、検出回路、制御回路>>
項１において、前記二重積分型アナログディジタル変換回路は、前記第１ノードの電圧対する前記補正電圧の差電圧を積分する第１積分動作と前記第１ノードの電圧に対する前記第１電圧の差電圧を積分する第２積分動作を行う積分回路（１２）と、前記第１積分動作において前記積分回路の積分出力が前記第１電圧に達したとき第１検出信号（１５Ａ）を生成し、前記第２積分動作において前記積分回路の出力が前記補正電圧に達したとき第２検出信号（１５Ｂ）を生成する検出回路（１４Ａ，１４Ｂ，１４）と、クロック信号（ＣＫ）を計数するカウンタ（２０）と、前記積分回路によって前記第１積分動作を開始してから前記第１検出信号が生成されるまでの前記カウンタによる第１計数値（Ｎ）、及び前記第２積分動作を開始してから前記第２検出信号が生成されるまでの前記カウンタによる第２計数値（ｎ）を取得する制御回路（１６）と、を有する。
【００２７】
これによれば、二重積分型アナログディジタル変換回路を比較的簡単に構成することができる。
【００２８】
〔３〕<<ミラー積分回路>>
項２において、前記積分回路は、非反転入力端子に前記第１ノードの電圧を受け、反転入力端子に前記第１電圧又は前記補正電圧を選択的に受けるミラー積分回路（１２）である。
【００２９】
これによれば、オペアンプを用いて比較的簡単に積分回路を構成することができる。
【００３０】
〔４〕<<バッファアンプと差動アンプによる補正回路>>
項１において、前記補正回路は、前記第１ノードの電圧を受ける第１バッファアンプ（２２）と、前記切替えスイッチで選択される第２ノードの電圧を受ける第２バッファアンプ（２３）と、前記第１バッファアンプの出力に対する前記第２バッファアンプの出力の差電圧に前記第２電圧を加えた電圧を補正電圧として形成する差動アンプ（２４）と、を有す。
【００３１】
これによれば、オペアンプを用いて比較的簡単に補正回路を構成することができる。
【００３２】
〔５〕<<スイッチドキャパシタ回路による補正回路>>
項１において、前記補正回路は、非反転入力端子に前記第２電圧を受け、反転入力端子に入力容量の一方の容量電極が結合されたオペアンプ（４１）と、前記オペアンプの出力端子を反転入力端子に帰還接続する第１スイッチ（４２）と、前記第１スイッチに並列接続された帰還容量（４３）と、前記第１スイッチと同相でスイッチ制御されオン状態で前記第１ノードの電圧を前記入力容量の他方の容量電極に印加する第２スイッチ（４４）と、前記第１スイッチと逆相でスイッチ制御されオン状態で前記第２ノードの電圧を前記入力容量の他方の容量電極に印加する第３スイッチ（４５）と、を含む。
【００３３】
これによれば、項４の補正回路に比べてオペアンプの数を減らすことができる。
【００３４】
〔６〕<<前記第１ノード及び第２ノードは外部端子である>>
項１において、前記第１ノード及び第２ノードは外部端子である。
【００３５】
これによれば、二重積分回路への入力のために半導体装置の外付け回路要素として基準抵抗と測定抵抗を用意するだけで済む。
【００３６】
〔７〕<<図６、半導体装置>>
半導体装置（１Ａ）は、基準抵抗（Ｒｐｕ）を介して第１電圧（Ｖｐ）に接続される第１ノード（Ｎ１）と、測定抵抗（Ｒｍ）を介して第２電圧（Ｖｎ）に接続される複数個の第２ノード（Ｎ２Ａ，Ｎ２Ｂ，Ｎ２Ｃ）と、前記第１ノードに接続する第２ノードを選択する複数個の切替えスイッチ（４Ａ，４Ｂ，４Ｃ）と、前記切替えスイッチで選択される第２ノードと前記第１ノードとの間の電圧を前記第１電圧から減算した電圧を補正電圧（Ｖｘ）として生成する補正回路（７Ａ）と、前記第２ノードの電圧に対する前記補正電圧の差電圧を前記第２電圧まで積分したときの第１積分時間（ｔ１）及び前記第２ノードの電圧に対する前記第２電圧の差電圧を前記補正電圧まで積分したときの第２積分時間（ｔ２）を求める二重積分型アナログディジタル変換回路（６Ａ）と、を有する。
【００３７】
これによれば、第２ノードの電圧（Ｖｉｎ）は第２電圧（Ｖｎ）と測定抵抗（Ｒｍ）による降下電圧（ＩＲｍ）との和である（Ｖｉｎ＝Ｖｎ＋ＩＲｍ）。補正電圧（Ｖｘ）は第１電圧（Ｖｐ）から切替えスイッチによる降下電圧（ＩＲｏｎ）を減算した電圧である（Ｖｘ＝Ｖｐ−ＩＲｏｎ）。ここでＶｐ＝Ｖｎ＋ＩＲｍ＋ＩＲｏｎ＋ＩＲｕｐであるから、前記第２ノードの電圧（Ｖｉｎ）に対する前記補正電圧（Ｖｘ）の差電圧（Ｖｉｎ−Ｖｘ＝−ＩＲｐｕ）を前記第１電圧まで積分する第１積分動作の積分時間には切替えスイッチのオン抵抗成分は入ってこない。また、前記第２ノードの電圧に対する前記第２電圧の差電圧（Ｖｉｎ−Ｖｎ＝ＩＲｍ）を前記補正電圧まで積分したときの第２積分動作の積分時間には同じく切替えスイッチのオン抵抗成分は入ってこない。したがって、切替えスイッチのオン抵抗の影響が二重積分の第１積分と第２積分との間で整合するようになるから、切替えスイッチのオン抵抗によって測定抵抗の検出精度が低下することを抑制することができ、測定抵抗の抵抗値を高精度に測定することができる。
【００３８】
〔８〕<<積分回路、検出回路、制御回路>>
項７において、前記二重積分型アナログディジタル変換回路は、前記第２ノードの電圧に対する前記補正電圧の差電圧を積分する第１積分動作と前記第２ノードの電圧に対する前記第２電圧の差電圧を積分する第２積分動作を行う積分回路（１２）と、前記第１積分動作において前記積分回路の積分出力が前記第２電圧に達したとき第１検出信号（１５Ａ）を生成し、前記第２積分動作において前記積分回路の出力が前記補正電圧に達したとき第２検出信号（１５Ｂ）を生成する検出回路（１４Ａ，１４Ｂ）と、クロック信号（ＣＫ）を計数するカウンタ（２０）と、前記積分回路によって前記第１積分動作を開始してから前記第１検出信号が生成されるまでの前記カウンタによる第１計数値（Ｎ）、及び前記積分回路によって前記第２積分動作を開始してから前記第２検出信号が生成されるまでの前記カウンタによる第２計数値（ｎ）を取得する制御回路（１６）と、を有する。
【００３９】
これによれば、二重積分型アナログディジタル変換回路を比較的簡単に構成することができる。
【００４０】
〔９〕<<ミラー積分回路>>
項８において、前記積分回路は、非反転入力端子に前記第２ノードの電圧を受け、反転入力端子に前記第２電圧又は前記補正電圧を選択的に受けるミラー積分回路（１２）である。
【００４１】
これによれば、オペアンプを用いて比較的簡単に積分回路を構成することができる。
【００４２】
〔１０〕<<バッファアンプと差動アンプによる補正回路>>
項７において、前記補正回路は、前記第１ノードの電圧を受ける第１バッファアンプ（２２）と、前記切替えスイッチで選択される第２ノードの電圧を受ける第２バッファアンプ（２３）と、前記第１バッファアンプの出力に対する前記第２バッファアンプの出力の差電圧を前記第１電圧から減算した電圧を補正電圧として形成する差動アンプ（２４）と、を有する。
【００４３】
これによれば、オペアンプを用いて比較的簡単に補正回路を構成することができる。
【００４４】
〔１１〕<<スイッチドキャパシタ回路による補正回路>>
項７において、前記補正回路は、非反転入力端子に前記第１電圧を受け、反転入力端子に入力容量の一方の容量電極が結合されたオペアンプ（４１）と、前記オペアンプの出力端子を反転入力端子に帰還接続する第１スイッチ（４２）と、前記第１スイッチに並列接続された帰還容量（４３）と、前記第１スイッチと同相でスイッチ制御されオン状態で前記第１ノードの電圧を前記入力容量の他方の容量電極に印加する第２スイッチ（４４）と、前記第１スイッチと逆相でスイッチ制御されオン状態で前記第２ノードの電圧を前記入力容量の他方の容量電極に印加する第３スイッチ（４５）と、を含む。
【００４５】
これによれば、項４の補正回路に比べてオペアンプの数を減らすことができる。
【００４６】
〔１２〕<<前記第１ノード及び第２ノードは外部端子である>>
項７において、前記第１ノード及び第２ノードは外部端子である。
【００４７】
これによれば、二重積分回路への入力のために半導体装置の外付け回路要素として基準抵抗と測定抵抗を用意するだけで済む。
【００４８】
〔１３〕<<図１の構成を採用した電子制御装置>>
電子制御装置（６０）は、制御対象機器（６３）に設けられる複数の測定抵抗と、基準抵抗と、前記基準抵抗を介して第１電圧に接続される第１ノードと、前記測定抵抗を介して第２電圧に接続される複数個の第２ノードと、前記第１ノードに接続する第２ノードを選択する複数個の切替えスイッチと、前記切替えスイッチで選択される第２ノードと前記第１ノードとの間の電圧に前記第２電圧を加算した電圧を補正電圧として生成する補正回路（７）と、前記第１ノードの電圧に対する前記補正電圧の差電圧を前記第１電圧まで積分したときの第１積分時間及び前記第１ノードの電圧に対する前記第１電圧の差電圧を前記補正電圧まで積分したときの第２積分時間を求める二重積分型アナログディジタル変換回路（６）と、前記第１積分時間及び第２積分時間を入力し、前記第２積分時間に対する第１積分時間の割合に前記基準抵抗の抵抗値を乗算した値を前記測定抵抗の抵抗値として演算し、演算結果に基づいて前記制御対象機器を制御するための制御部と、を有する。
【００４９】
これによれば、項１と同様に、切替えスイッチのオン抵抗の影響が二重積分の第１積分と第２積分との間で整合するようになるから、切替えスイッチのオン抵抗によって測定抵抗の検出精度が低下することを抑制することができ、測定抵抗の抵抗値を高精度に測定することができる。したがって、制御対象機器に対する制御の信頼性を増すことができる。
【００５０】
〔１４〕<<サーミスタ>>
項１３において、前記測定抵抗は温度測定に用いるサーミスタである。
【００５１】
これによれば、温度の測定結果に基づく制御対象機器に対する制御の信頼性を増すことができる。
【００５２】
〔１５〕<<エンジン制御>>
項１４において、前記制御対象機器は自動車エンジンである。
【００５３】
これによれば、温度の測定結果に基づく自動車エンジンに対する制御の信頼性を増すことができる。
【００５４】
〔１６〕<<光導電セル>>
項１３において、前記測定抵抗は光検出に用いる光導電セルである。
【００５５】
これによれば、光の測定結果に基づく制御対象機器に対する制御の信頼性を増すことができる。
【００５６】
〔１７〕<<ガス濃度測定>>
項１３において、前記測定抵抗はガス濃度測定に用いる抵抗素子である。
【００５７】
これによれば、ガス濃度の測定結果に基づく制御対象機器に対する制御の信頼性を増すことができる。
【００５８】
〔１８〕<<図６の構成を採用した電子制御装置>>
電子制御装置（６０）は、制御対象機器（６３）に設けられる複数の測定抵抗と、基準抵抗と、前記基準抵抗を介して第１電圧に接続される第１ノードと、前記測定抵抗を介して第２電圧に接続される複数個の第２ノードと、前記第１ノードに接続する第２ノードを選択する複数個の切替えスイッチと、前記切替えスイッチで選択される第２ノードと前記第１ノードとの間の電圧を前記第１電圧から減算した電圧を補正電圧として生成する補正回路（７Ａ）と、前記第２ノードの電圧に対する前記補正電圧の差電圧を前記第２電圧まで積分したときの第１積分時間及び前記第２ノードの電圧に対する前記第２電圧の差電圧を前記補正電圧まで積分したときの第２積分時間を求める二重積分型アナログディジタル変換回路（６Ａ）と、前記第１積分時間及び第２積分時間を入力し、前記第２積分時間に対する第１積分時間の割合に前記基準抵抗の抵抗値を乗算した値を前記測定抵抗の抵抗値として演算し、演算結果に基づいて前記制御対象機器を制御するための制御部と、を有する。
【００５９】
これによれば、項７と同様に、切替えスイッチのオン抵抗の影響が二重積分の第１積分と第２積分との間で整合するようになるから、切替えスイッチのオン抵抗によって測定抵抗の検出精度が低下することを抑制することができ、測定抵抗の抵抗値を高精度に測定することができる。したがって、制御対象機器に対する制御の信頼性を増すことができる。
【００６０】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００６１】
<<半導体装置の第１の実施の形態>>
図１には二重積分型アナログディジタル変換回路を有する半導体装置の一例が示される。同図に示される半導体装置は特に制限されないが公知のＣＭＯＳ集積回路製造技術によって単結晶シリコンのような１個の半導体基板に形成される。
【００６２】
図１に示される半導体装置１は基準抵抗Ｒｐｕと複数個例えば３個の測定抵抗Ｒｍが外付けされて例えば温度センサを構成する。測定抵抗Ｒｍは同一であることを要しない。
【００６３】
半導体装置１は、上記基準抵抗Ｒｐｕと複数の測定抵抗Ｒｍを介して入力回路２を構成するために、基準抵抗Ｒｐｕを介して第１電圧Ｖｐに接続される第１ノードＮ１と、夫々測定抵抗Ｒｍを介して第２電圧Ｖｎに接続される複数個の第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃと、前記第１ノードＮ１に接続する第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃを選択する複数個の切替えスイッチ４Ａ，４Ｂ，４Ｃとを有する。切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗をＲｏｎとする。切替えスイッチ４Ａ，４Ｂ，４Ｃは何れか一つがオン状態にされることによって第１電圧Ｖｐから第２電圧Ｖｎに至る電流経路が形成され、抵抗分圧によって形成される第１ノードＮ１の電圧はＶｉｎ、第２ノードＮ２ｉ（ｉ＝Ａ，Ｂ，Ｃ）の電圧はＶｂとして図示される。選択された切替えスイッチ４Ａ，４Ｂ，４Ｃの第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃ側の電圧を切替えスイッチ４Ａ，４Ｂ，４Ｃのオン動作に呼応して入力するための選択スイッチ５Ａ，５Ｂ，５Ｃが配置される。切替えスイッチ４Ａ，４Ｂ，４Ｃ及び選択スイッチ５Ａ，５Ｂ，５Ｃは検出チャネル切替え回路３を構成する。特に制限されないが、検出チャネル切替え回路３に対するスイッチ制御は制御回路１６から出力される制御信号３０によって行い、或いは図示を省略する別のロジック回路によって行われる。尚、第１電圧Ｖｐ及び第２電圧Ｖｎは半導体装置１の電源回路で生成した電圧であっても良いし、半導体装置１の外部から与えられる電圧であってもよい。
【００６４】
半導体装置１は二重積分型アナログディジタル変換回路（二重積分型ＡＤＣとも記す）６と補正回路７を有する。
【００６５】
補正回路７は、前記切替えスイッチ４Ａ，４Ｂ，４Ｃで選択される第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃと前記第１ノードＮ１との間の電圧に前記第２電圧Ｖｎを加算した電圧を補正電圧Ｖｘとして生成する。例えば、図１において前記補正回路７は、前記第１ノードＮ１の電圧Ｖｉｎを受ける第１バッファアンプ２２と、前記切替えスイッチ４Ａ，４Ｂ，４Ｃで選択される第２ノードＮ２Ａ，Ｖ２Ｂ，Ｎ２Ｃの電圧Ｖｂを選択スイッチ５Ａ，５Ｂ，５Ｃを介して受ける第２バッファアンプ２３と、前記第１バッファアンプ２２の出力に対する前記第２バッファアンプ２３の出力の差電圧に前記第２電圧Ｖｎを加えた電圧を補正電圧Ｖｘとして形成する差動アンプ２４と、を有す。抵抗２５，２６，２７，２８はゲイン調整用である。
【００６６】
二重積分型ＡＤＣ６は、前記第１ノードＮ１の電圧Ｖｉｎに対する前記補正電圧Ｖｘの差電圧を前記第１電圧Ｖｐまで積分したときの第１積分時間ｔ１、及び、前記第１ノードＮ１の電圧Ｖｉｎに対する前記第１電圧Ｖｐの差電圧を前記補正電圧Ｖｘまで積分したときの第２積分時間ｔ２とを求めるものである。更に詳しくは、前記二重積分型ＡＤＣ６は、その初段に非反転入力端子（＋）に前記第１ノードＮ１の電圧Ｖｉｎを受け、反転入力端子（−）にスイッチ１０Ａ，１０Ｂで選択された第１電圧Ｖｐ又は前記補正電圧Ｖｘを受けるミラー積分回路１２を有する。１３は積分容量（Ｃ）、１１は積分抵抗（Ｒ）である。スイッチ１０Ａ，１０Ｂの選択は制御回路１６から出力される制御信号３１で制御される。ミラー積分回路１２は第１ノードＮ１の電圧Ｖｉｎに対する補正電圧Ｖｘの差電圧を積分する第１積分動作と前記第１ノードＮ１の電圧Ｖｉｎに対する前記第１電圧Ｖｐの差電圧を積分する第２積分動作を行う。第１積分動作においてミラー積分回路１２の積分出力が前記第１電圧Ｖｐに達したとき検出パルス（第１検出信号）１５Ａを生成するヒステリシスコンパレータ１４Ａと、前記第２積分動作においてミラー積分回路１２の出力が補正電圧Ｖｘに達したとき検出パルス（第２検出信号）１５Ｂを生成するヒステリシスコンパレータ１４Ｂが比較回路として配置される。
【００６７】
第１検出信号１５Ａ及び第２検出信号１５Ｂは制御回路１６に供給される。制御回路１６はクロック発生回路（ＣＰＧ）１９から出力されるクロック信号ＣＫを基準クロックとして動作し、そのクロック信号ＣＫを計数するカウンタ２０の制御及び選択スイッチ１０Ａ，１０Ｂの選択制御などを行う。制御回路１６は選択スイッチ１０Ｂで補正電圧Ｖｘを選択して積分回路１２に第１積分動作を開始させてから前記第１検出信号１４Ａが生成されるまでの前記カウンタ２０による第１計数値Ｎをレジスタ１７に蓄積し、更に、選択スイッチ１０Ａで第１電圧Ｖｐを選択して前記第２積分動作を開始させてから前記第２検出信号１４Ｂが生成されるまでの前記カウンタ２０による第２計数値ｎをレジスタ１８に蓄積する動作を制御する。
【００６８】
図１の構成によれば、切替えスイッチ４Ａ，４Ｂ，４Ｃの一つが選択されたとき第１電圧Ｖｐから第２電圧Ｖｎに流れる電流をＩとする。このとき、第１ノードＮ１の電圧Ｖｉｎは、第２電圧Ｖｎと、測定抵抗Ｒｍによる降下電圧ＩＲｍと、切替えスイッチのオン抵抗による降下電圧ＩＲｏｎとの和（Ｖｉｎ＝Ｖｎ＋ＩＲｍ＋ＩＲｏｎ）である。また、補正電圧Ｖｘは、第２電圧Ｖｎと切替えスイッチによる降下電圧ＩＲｏｎとの和（Ｖｘ＝Ｖｎ＋ＩＲｏｎ）である。したがって、前記第１ノードＮ１の電圧Ｖｉｎに対する前記補正電圧Ｖｘの差電圧（Ｖｉｎ−Ｖｘ＝ＩＲｍ）を前記第１電圧Ｖｐまで積分する第１積分動作の積分時間ｔ１には切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎの成分は入ってこない。また、第１電圧Ｖｐは、第２電圧Ｖｎと、測定抵抗Ｒｍによる降下電圧ＩＲｍと、切替えスイッチによる降下電圧ＩＲｏｎと、基準抵抗Ｒｐｕによる降下電圧ＩＲｐｕの和（Ｖｐ＝Ｖｎ＋ＩＲｍ＋ＩＲｏｎ＋ＩＲｐｕ）であるから、前記第１ノードＮ１の電圧Ｖｉｎに対する前記第１電圧Ｖｐの差電圧（Ｖｉｎ−Ｖｐ＝−ＩＲｐｕ）を前記補正電圧Ｖｘまで積分したときの第２積分動作の積分時間ｔ２には同じく切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎの成分は入ってこない。
【００６９】
図２には第１積分動作と第２積分動作のタイミングチャートが例示される。図２の波形Ａ１、Ａ２はＲｐｕ＜Ｒｍの場合におけるミラー積分回路１２による第１積分動作の積分波形、第２積分動作の積分波形を示す。図２の波形Ｂ１、Ｂ２はＲｐｕ＝Ｒｍの場合におけるミラー積分回路１２による第１積分動作の積分波形、第２積分動作の積分波形を示す。上述のように第１積分動作及び第１積分動作の双方には切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎの成分が入らないので、Ｒｐｕ＝Ｒｍの場合の積分波形Ｂ１，Ｂ２に示されるように、ｔ１＝ｔ２になっている。
【００７０】
上述の説明から明らかなように、切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎによる電圧降下はミラー積分回路１２による第１積分動作と第２積分動作との双方に影響ない。
【００７１】
次に、切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎによる電圧降下の影響を受けずに第１積分動作と第２積分動作の夫々で得られた積分動作時間にｔ１、ｔ２に対応される計数値ｃｎ１，ｃｎ２を用いてどのように測定抵抗Ｒｍの値を得るのかについて、数式を用いて説明する。
【００７２】
図２の波形Ａ１の充電動作を式６、図２の波形Ａ２の充電動作を式７のように表すことができる。
【００７３】
【数６】
0006553164.tif 000007
【００７４】
【数７】
0006553164.tif 000008
【００７５】
ｔ１、ｔ２をＮ，ｎとすれば、式６及び式７から式８を得る。
【００７６】
【数８】
0006553164.tif 000009
【００７７】
式６乃至８におけるパラメータの意味は以下の通りである。
ｎ：デジタル出力（ｔ２期間のカウント数）
Ｎ：ｔ１期間のカウント数
Ｖｉｎ：第１ノードの電圧（入力電圧）
Ｖｘ：補正回路出力電圧
Ｖｐ：第１電圧。
【００７８】
ここで、入力電圧Ｖｉｎと補正回路の出力電圧Ｖｘは式９と式１０のように表すことができる。
【００７９】
【数９】
0006553164.tif 000010
【００８０】
【数１０】
0006553164.tif 000011
【００８１】
式８乃至式１０より式１１を得ることができる。
【００８２】
【数１１】
0006553164.tif 000012
【００８３】
式１１によれば、ｔ１期間のカウント数Ｎとｔ２期間のカウント数ｎと基準抵抗Ｒｐｕから測定抵抗Ｒｍを測定することができる。数式においても切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗であるＲｏｎの影響を受けないで測定抵抗Ｒｍの抵抗値を計測することができる。そのような演算は例えばマイクロコンピュータ（ＭＣＵ）等の演算装置を用いて行えばよい。
【００８４】
ここで、測定抵抗Ｒｍを４００Ω、切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎを１００Ωとした場合において図９及び図１０の従来技術による測定結果を図１の技術による測定結果とを具体的に比較する。
【００８５】
既知の値としてＶｐ＝３．６Ｖ、Ｖｎ＝２．４Ｖ、Ｒｐｕ＝２ｋΩとする。
【００８６】
【数１２】
0006553164.tif 000013
【００８７】
従来技術における式１２より、Ｖｉｎ＝２．６４Ｖとなり、Ｒｍ＋Ｒｏｎ＝５００Ωとなる。実使用では切替えスイッチのオン抵抗の値は未知のため測定抵抗Ｒｍの抵抗値は実際よりも大きい値で測定されてしまう。
【００８８】
これに対し、図１で説明した方式により測定抵抗Ｒｍを求める場合には、式１３により、Ｖｘ＝２．４４８Ｖになりｎ／Ｎ＝０．２となるため、Ｒｍ＝０．２ × ２ｋΩ＝４００Ωと正確に測定することができる。
【００８９】
【数１３】
0006553164.tif 000014
【００９０】
以上より明らかなように、切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎの影響はミラー積分回路１２による第１積分動作と第２積分動作との双方に与えられず、切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎによって測定抵抗Ｒｍの検出精度が低下するのを抑制することができる。
【００９１】
測定抵抗Ｒｍは例えば２０Ω〜４００Ωの抵抗値の範囲で使用することが考えられる。このとき従来技術では切替えスイッチのオン抵抗がそのまま測定抵抗に加算されてしまうから、図１１に例示されるように測定抵抗Ｒｍの抵抗値が小さい場合の方が切替えスイッチのオン抵抗の影響を受け易いことがわかる。また二重積分型ＡＤＣのように相対比を用いる技術では、切替えスイッチのオン抵抗が加算されることによる測定精度は測定抵抗値Ｒｍによって異なるため、正確な抵抗測定は困難である。
【００９２】
したがって、上記実施の形態では測定抵抗の抵抗値を高精度に測定することができる。
【００９３】
図３には補正回路７の別の例が示される。図３に示される補正回路はボルテージフォロアアンプによるバッファアンプの使用をやめてスイッチドキャパシタを用いて構成される。即ち、補正回路７は、非反転入力端子（＋）に前記第２電圧Ｖｎを受け、反転入力端子（−）に入力容量４０の一方の容量電極が結合されたオペアンプ４１を有する。前記オペアンプ４１の出力端子を反転入力端子（−）に帰還接続する帰還スイッチ４２と、前記帰還スイッチ４２に並列接続された帰還容量４３が設けられる。帰還スイッチ４２は制御信号Ｓ１によってスイッチ制御される。制御信号Ｓ１により前記帰還スイッチ４２と同相でスイッチ制御され入力スイッチ４４が配置され、この入力スイッチ４４はオン状態で前記第１ノードＮ１の電圧Ｖｉｎを前記入力容量４０の他方の容量電極に印加する。また、制御信号Ｓ２により前記入力スイッチ４４とは逆相でスイッチ制御される入力スイッチ４５が配置され、入力スイッチ４５はオン状態で前記第２ノードＮ２の電圧Ｖｂを入力容量４０の当該他方の容量電極に印加する。
【００９４】
図４には図３の補正回路７の動作タイミングが例示される。制御信号Ｓ１，Ｓ２はそのハイレベル（Ｈｉｇｈ）によって対応するスイッチ４３，４４，４５をオン状態にし、ローレベル（Ｌｏｗ）によって対応するスイッチ４３，４４，４５をオフ状態にする。最初にＳ１がハイレベル、Ｓ２がローレベルにされ、これによって帰還容量４３がリセットされ、オペアンプ４１の出力ＶｘはＶｎに初期化される。この後、制御信号Ｓ１，Ｓ２が反転されることにより、Ｖｘ＝Ｖｎ＋（Ｖｉｎ−Ｖｂ）の補正電圧を生成することができる。
【００９５】
図３の補正回路７は図１に比べてバッファアンプ２２，２３を必要としない分だけ回路規模を縮小できるが、補正電圧Ｖｘが確定するまでの時間は図１に比べて長くなる点に注意しなければならない。
【００９６】
図５には二重積分型ＡＤＣ１における比較回路の別の例が示される。ここでは一つのヒステリシスコンパレータ１４を用い、選択スイッチ５０Ａで選択した補正電圧Ｖｘ又は選択スイッチ５０Ｂで選択した第１電圧Ｖｐを積分回路１２の出力と比較可能にされる。選択スイッチ５０Ａ，５０Ｂの選択は制御信号３１によりスイッチ１０Ａ，１０Ｂと同様の態様で制御される。即ち、スイッチ１０Ｂ及び５０Ｂとスイッチ１０Ａ及び５０Ｂは相補的にスイッチ制御される。
【００９７】
これにより、ヒステリシスコンパレータの数を半減することができる。
【００９８】
<<半導体装置の第２の実施の形態>>
図６には二重積分型アナログディジタル変換回路を有する半導体装置の第２の例が示される。同図に示される半導体装置１Ａは特に制限されないが公知のＣＭＯＳ集積回路製造技術によって単結晶シリコンのような１個の半導体基板に形成される。図１との相違点は第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃの第２電圧を入力電圧Ｖｉｎとして入力する二重積分型ＡＤＣ６Ａを採用し、且つ、第１電圧Ｖｐにオン抵抗Ｒｏｎを加えて補正電圧Ｖｘを生成する補正回路７Ａを採用した点である。以下その相違点を中心に半導体装置１Ａにつて説明する。
【００９９】
半導体装置１Ａは、上記基準抵抗Ｒｐｕと複数の測定抵抗Ｒｍ介して入力回路２を構成するために、基準抵抗Ｒｐｕを介して第１電圧Ｖｐに接続される第１ノードＮ１と、夫々測定抵抗Ｒｍを介して第２電圧Ｖｎに接続される複数個の第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃと、前記第１ノードＮ１に接続する第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃを選択する複数個の切替えスイッチ４Ａ，４Ｂ，４Ｃとを有する。切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗をＲｏｎとする。切替えスイッチ４Ａ，４Ｂ，４Ｃは何れか一つがオン状態にされることによって第１電圧Ｖｐから第２電圧Ｖｎに至る電流経路が形成され、抵抗分圧によって形成される第１ノードＮ１の電圧はＶｃ、第２ノードＮ２ｉの電圧はＶｉｎとして図示される。選択された切替えスイッチ４Ａ，４Ｂ，４Ｃの第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃ側の電圧を切替えスイッチ４Ａ，４Ｂ，４Ｃのオン動作に呼応して入力するための選択スイッチ５Ａ，５Ｂ，５Ｃが配置される。切替えスイッチ４Ａ，４Ｂ，４Ｃ及び選択スイッチ５Ａ，５Ｂ，５Ｃは検出チャネル切替え回路３Ａを構成する。特に制限されないが、検出チャネル切替え回路３Ａに対するスイッチ制御は制御回路１６から出力される制御信号３０によって行い、或いは図示を省略する別のロジック回路によって行われる。尚、第１電圧Ｖｐ及び第２電圧Ｖｎは半導体装置１の電源回路で生成した電圧であっても良いし、半導体装置１の外部から与えられる電圧であってもよい。
【０１００】
半導体装置１Ａは二重積分型アナログディジタル変換回路（二重積分型ＡＤＣとも記す）６Ａと補正回路７Ａを有する。
【０１０１】
補正回路７Ａは、前記切替えスイッチ４Ａ，４Ｂ，４Ｃで選択される第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃと前記第１ノードＮ１との間の電圧を前記第１電圧Ｖｐから減算した電圧を補正電圧Ｖｘとして生成する。例えば、図６において前記補正回路７は、前記第１ノードＮ１の電圧Ｖｃを受ける第１バッファアンプ２２と、前記切替えスイッチ４Ａ，４Ｂ，４Ｃで選択される第２ノードＮ２Ａ，Ｖ２Ｂ，Ｎ２Ｃの電圧Ｖｉｎを選択スイッチ５Ａ，５Ｂ，５Ｃを介して受ける第２バッファアンプ２３と、前記第２バッファアンプ２３の出力に対する前記第１バッファアンプ２２の出力の差電圧に前記第１電圧Ｖｐを加えた電圧を補正電圧Ｖｘとして形成する差動アンプ２４と、を有す。抵抗２５，２６，２７，２８はゲイン調整用である。
【０１０２】
二重積分型ＡＤＣ６Ａは、前記第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃの電圧Ｖｉｎに対する前記補正電圧Ｖｘの差電圧を前記第２電圧Ｖｘまで積分したときの第１積分時間ｔ１、及び、前記第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃの電圧Ｖｉｎに対するに対する前記第２電圧Ｖｎの差電圧を前記補正電圧Ｖｘまで積分したときの第２積分時間ｔ２とを求めるものである。更に詳しくは、前記二重積分型ＡＤＣ６Ａは、その初段に非反転入力端子（＋）に前記電圧Ｖｉｎを受け、反転入力端子（−）にスイッチ１０Ａ，１０Ｂで選択された第２電圧Ｖｎ又は前記補正電圧Ｖｘを受けるミラー積分回路１２を有する。１３は積分容量（Ｃ）、１１は積分抵抗（Ｒ）である。スイッチ１０Ａ，１０Ｂの選択は制御回路１６から出力される制御信号３１で制御される。ミラー積分回路１２は電圧Ｖｉｎに対する補正電圧Ｖｘの差電圧を積分する第１積分動作と電圧Ｖｉｎに対する前記第２電圧Ｖｎの差電圧を積分する第２積分動作を行う。第１積分動作においてミラー積分回路１２の積分出力が前記第１電圧Ｖｎに達したとき検出パルス（第１検出信号）１５Ａを生成するヒステリシスコンパレータ１４Ａと、前記第２積分動作においてミラー積分回路１２の出力が補正電圧Ｖｘに達したとき検出パルス（第２検出信号）１５Ｂを生成するヒステリシスコンパレータ１４が比較回路として配置される。
【０１０３】
第１検出信号１５Ａ及び第２検出信号１５Ｂは制御回路１６に供給される。制御回路１６はクロック発生回路（ＣＰＧ）１９から出力されるクロック信号ＣＫを基準クロックとして動作し、そのクロック信号ＣＫを計数するカウンタ２０の制御及び選択スイッチ１０Ａ，１０Ｂの選択制御などを行う。制御回路１６は選択スイッチ１０Ｂで補正電圧Ｖｘを選択して積分回路１２に第１積分動作を開始させてから前記第１検出信号１４Ａが生成されるまでの前記カウンタ２０による第１計数値Ｎをレジスタ１７に蓄積し、更に、選択スイッチ１０Ａで第１電圧Ｖｐを選択して前記第２積分動作を開始させてから前記第２検出信号１４Ｂが生成されるまでの前記カウンタ２０による第２計数値ｎをレジスタ１８に蓄積する動作を制御する。
【０１０４】
図６の構成によれば、切替えスイッチ４Ａ，４Ｂ，４Ｃの一つが選択されたとき第１電圧Ｖｐから第２電圧Ｖｎに流れる電流をＩとする。このとき、第１ノードＮ１の電圧Ｖｃは、第２電圧Ｖｎと、測定抵抗Ｒｍによる降下電圧ＩＲｍと、切替えスイッチのオン抵抗による降下電圧ＩＲｏｎとの和（Ｖｃ＝Ｖｎ＋ＩＲｍ＋ＩＲｏｎ）である。また、補正電圧Ｖｘは、第１電圧Ｖｐと切替えスイッチによる降下電圧ＩＲｏｎとの差（Ｖｘ＝Ｖｐ−ＩＲｏｎ）である。第１電圧Ｖｐは、第２電圧Ｖｎと、測定抵抗Ｒｍによる降下電圧ＩＲｍと、切替えスイッチによる降下電圧ＩＲｏｎと、基準抵抗Ｒｐｕによる降下電圧ＩＲｐｕの和（Ｖｐ＝Ｖｎ＋ＩＲｍ＋ＩＲｏｎ＋ＩＲｐｕ）と表すことができる。したがって、前記第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃの電圧Ｖｉｎに対する前記補正電圧Ｖｘの差電圧（Ｖｉｎ−Ｖｘ＝−ＩＲｐｕ）を前記第１電圧Ｖｎまで積分する第１積分動作の積分時間ｔ１には切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎの成分は入ってこない。一方、前記第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃの電圧Ｖｉｎに対する前記第２電圧Ｖｎの差電圧（Ｖｉｎ−Ｖｎ＝ＩＲｍ）を前記補正電圧Ｖｘまで積分したときの第２積分動作の積分時間ｔ２には同じく切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎの成分は入ってこない。したがって、切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎによる電圧降下はミラー積分回路１２による第１積分動作と第２積分動作との双方に影響ない。したがって、切替えスイッチのオン抵抗の影響が二重積分の第１積分と第２積分との間で整合するようになるから、切替えスイッチのオン抵抗によって測定抵抗の検出精度が低下することを抑制することができる。
【０１０５】
図６の回路構成において式８に対応する関係は式１４になる。
【０１０６】
【数１４】
0006553164.tif 000015
【０１０７】
ここで入力電圧Ｖｉｎと補正回路の出力電圧Ｖｘは式１５及び式１６で表される。
【０１０８】
【数１５】
0006553164.tif 000016
【０１０９】
【数１６】
0006553164.tif 000017
【０１１０】
式１４乃至式１６より式１７を得ることができる。
【０１１１】
【数１７】
0006553164.tif 000018
【０１１２】
式１７によれば、ｔ１期間のカウント数Ｎとｔ２期間のカウント数ｎと基準抵抗Ｒｐｕから測定抵抗Ｒｍを測定することができる。この演算には切替えスイッチ４Ａ，４Ｂ，４Ｃのオン抵抗Ｒｏｎの成分は入ってこないので、基準抵抗Ｒｐｕと測定抵抗Ｒｍの抵抗比に関係なく測定抵抗の抵抗値を常に高精度に得ることができる。そのような演算は例えばマイクロコンピュータ（ＭＣＵ）等の演算装置を用いて行えばよい。
【０１１３】
その他の点については図１と同様であるからその詳細な説明は省略する。
【０１１４】
図７には補正回路７Ａの別の例が示される。図３と同様にスイッチドキャパシタを用いて構成される。即ち、補正回路７Ａは、非反転入力端子（＋）に前記第１電圧Ｖｐを受け、反転入力端子（−）に入力容量４０の一方の容量電極が結合されたオペアンプ４１を有する。前記オペアンプ４１の出力端子を反転入力端子（−）に帰還接続する帰還スイッチ４２と、前記帰還スイッチ４２に並列接続された帰還容量４３が設けられる。帰還スイッチ４２は制御信号Ｓ１によってスイッチ制御される。制御信号Ｓ１により前記帰還スイッチ４２と同相でスイッチ制御され入力スイッチ４４が配置され、この入力スイッチ４４はオン状態で前記第１ノードＮ１の電圧Ｖｃを前記入力容量４０の他方の容量電極に印加する。また、制御信号Ｓ２により前記入力スイッチ４４とは逆相でスイッチ制御される入力スイッチ４５が配置され、入力スイッチ４５はオン状態で前記第２ノードＮ２Ａ，Ｎ２Ｂ，Ｎ２Ｃの電圧Ｖｉｎを入力容量４０の当該他方の容量電極に印加する。
【０１１５】
特に動作タイミングは図示しないが、図４と同様に、制御信号Ｓ１，Ｓ２はそのハイレベル（Ｈｉｇｈ）によって対応するスイッチ４３，４４，４５をオン状態にし、ローレベル（Ｌｏｗ）によって対応するスイッチ４３，４４，４５をオフ状態にする。最初にＳ１がハイレベル、Ｓ２がローレベルにされ、これによって帰還容量４３がリセットされ、オペアンプ４１の出力ＶｘはＶｐに初期化される。この後、制御信号Ｓ１，Ｓ２が反転されることにより、Ｖｘ＝Ｖｐ＋（Ｖｉｎ−Ｖｃ）の補正電圧を生成することができる。
【０１１６】
<<電子制御装置の一実施の形態>>
図８には電子制御装置の一例として自動車に搭載されるエンジンコントロールシステムが例示される。エンジンコントロールシステム６０の制御対象はエンジン６４であり、エンジンの排気温度、吸気温度、冷却剤温度などを計測して、ガソリンと空気の混合比、点火タイミングなどのエンジン制御を行う。エンジンコントロールシステム６０は半導体装置１（１Ａ）と入力回路２（２Ａ）によって構成される温度センサ６１を備える。温度センサ６１の構成は図１及び図６などに基づいて説明した通りである。測定抵抗Ｒｍは例えばエンジンの排気用サーミスタ、エンジンの吸気用サーミスタ、エンジンの冷却剤用サーミスタなどである。温度センサ６１で計測された計数値Ｎ、ｎはセンサインタフェース６２を介してマイクロコンピュータ６３に渡される。マイクロコンピュータ６３は式１１及び式１７などに基づいて測定抵抗Ｒｍの抵抗値を演算し、その演算結果を用いて制御信号６５を生成し、これによってエンジン制御を行う。
【０１１７】
第１積分動作と第２積分動作による計数値Ｎ，ｎの受け渡しについては例えば割り込みを用いる。具体的には、温度センサ６１が定期的に夫々の測定抵抗を用いて上記第１積分動作と第２積分動作を行うことによって４レジスタ１７，１８に計数値Ｎ，ｎを取得すると、制御回路１６は割込み要求信号ＩＲＱをマイクロコンピュータ６３に出力する。マイクロコンピュータ６３はその割込み要求に応答して測定抵抗の演算処理ルーチンを開始する。これによって測定抵抗Ｒｍの抵抗値を演算し、演算結果に応じた受動者エンジンの制御を行う。上述のように高精度に計数値Ｎ，ｎを測定することができるから、測定抵抗Ｒｍに対してその抵抗値を高精度に得ることができる。エンジン等の温度などのエンジン制御を精度良く行うことができる。
【０１１８】
測定抵抗は温度測定に用いるサーミスタに限定されない。測定抵抗は光検出に用いる光導電セルであってもよい。光センサに用いられるＣＤＳ光導電セルは明るいと抵抗値が低くなり、暗いと抵抗値が高くなるという特性を持っている。よって、二重積分型ＡＤＣにより得られた抵抗値により光の明るさを検出することが可能になる。測定抵抗はガス濃度測定に用いる抵抗素子であってもよい。ガス濃度センサもガスの濃度によって抵抗値が上下しその抵抗値によって濃度を検出することを可能にする。
【０１１９】
本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２０】
例えば、二重積分型ＡＤＣの入力回路に用いる抵抗は抵抗素子に限定されず、トランジスタのオン抵抗、或いはスイッチトキャパシタ等で構成することも可能である。測定抵抗は温度測定のサーミスタ、光センサの光導電セル、ガス濃度センサの抵抗素子に限定されず、適宜変更可能である。また、図１及び図６の夫々において電圧極性を全体的に反転させて構成することも可能である。電子制御装置はエンジンコントロールシステムに限らず、その他の車載システム、産業設備、家庭内システムなどに広く適用することができる。
【符号の説明】
【０１２１】
１  半導体装置
１Ａ  半導体装置
Ｒｐｕ  基準抵抗
Ｒｍ  測定抵抗
２  入力回路
３、３Ａ  検出チャネル切替え回路
Ｖｐ  第１電圧
Ｎ１  第１ノード
Ｖｎ  第２電圧
Ｎ２Ａ，Ｎ２Ｂ，Ｎ２Ｃ  第２ノード
４Ａ，４Ｂ，４Ｃ  切替えスイッチ
Ｒｏｎ  オン抵抗
５Ａ、５Ｂ、５Ｃ  選択スイッチ
６、６Ａ  二重積分型アナログディジタル変換回路（二重積分型ＡＤＣ）
７、７Ａ  補正回路
Ｖｘ  補正電圧
Ｖｉｎ  第１ノードＮ１の電圧
１０Ａ，１０Ｂ  スイッチ
１１  積分抵抗
１２  ミラー積分回路
１３  積分容量
１４Ａ、１４Ｂ、１４  ヒステリシスコンパレータ
１５Ａ  検出パルス（第１検出信号）
１５Ｂ  検出パルス（第２検出信号）
１６  制御回路
１７，１８  レジスタ
１９  クロック発生回路（ＣＰＧ）
ＣＫ  クロック信号
２０  カウンタ
２２  第１バッファアンプ
２３  第２バッファアンプ
２４  差動アンプ
３０  制御信号
４１  オペアンプ
４２  帰還スイッチ
４４，４５  入力スイッチ
５０Ａ，５０Ｂ  選択スイッチ
６０  エンジンコントローシステム
６１  温度センサ
６２  センサインタフェース
６３  マイクロコンピュータ
６４  エンジン
６５  制御信号
【図１】
0006553164.tif 000019
【図２】
0006553164.tif 000020
【図３】
0006553164.tif 000021
【図４】
0006553164.tif 000022
【図５】
0006553164.tif 000023
【図６】
0006553164.tif 000024
【図７】
0006553164.tif 000025
【図８】
0006553164.tif 000026
【図９】
0006553164.tif 000027
【図１０】
0006553164.tif 000028
【図１１】
0006553164.tif 000029