(57)【特許請求の範囲】
【請求項１】
スイッチング電源であって、
それぞれの並列分岐が、２つの直列に接続された制御可能なスイッチ（１１０、１１２）と、前記２つのスイッチ（１１０、１１２）と出力ノード（１５０）との間に接続されたコイル（１４１）とを備える、複数の並列分岐（４０１、４０２、４０３）と、
前記並列分岐の前記出力ノードと地面（１５４）との間に接続されたキャパシタ（１５２）と、
並列分岐のコイル（１４１）を通って流れる電流（ｌ1）が、５Ａより大きい第１の電流値に達するときに、前記並列分岐の第１スイッチ（１１０）が導通状態から非導通状態へ切り換えられるように、そして、前記並列分岐の前記コイルを通って流れる前記電流が、０Ａより小さい第２の電流値に達するときに、並列分岐の第２スイッチ（Ｓ2）が導通状態から非導通状態へ切り換えられるように、それぞれの並列分岐（４０１、４０２、４０３）の前記２つの直列に接続された制御可能なスイッチ（１１０、１１２）を切り換えるように構成されたコントローラー（１６０）と、
フィルターキャパシタ（４１２）と、フィルターコイル（４１０）とを備え、それぞれの並列分岐の入力ノード（１０８）が、前記フィルターキャパシタ（４１２）の第１端子（５００）と、前記フィルターコイル（４１０）の第１端子とに接続されるように、前記複数の並列分岐（４０１、４０２、４０３）の上流に接続され、前記フィルターキャパシタ（４１２）の第２端子（５０２）は接地端子（４２２）と接続され、前記フィルターコイル（４１０）の第２端子は、前記スイッチング電源の入力ノード（４２０）に接続される、ＬＣフィルター（４１０、４１２）であって、前記フィルターキャパシタ（４１２）は、第３端子（５０３）をさらに備え、前記第３端子は、前記第２端子（５０２）に接続された細長いリード線を備え、少なくとも部分的（５０３）に前記第１端子（５００）の隣に配置される、ＬＣフィルター（４１０、４１２）と、
前記フィルターキャパシタ（４１２）は、回路基板（５６０）の一方側に配置され、前記スイッチと前記コイルは、前記回路基板（５６０）の他方側に配置され、前記フィルターキャパシタ（４１２）の前記第１端子は、前記回路基板（５６０）を貫通する穴（５６２）を通って延び、接地回路を備える前記フィルターキャパシタ（４１２）の前記第３端子（５０３）は、前記回路基板（５６０）の前記一方側に、前記穴（５６２）の隣に配置され、そして、前記並列分岐の前記第２スイッチ（Ｓ2、Ｓ4、Ｓ6）の１つ又はいくつかの接地端子は、前記回路基板（５６０）を通って延び、前記フィルターキャパシタ（４１２）の前記第３端子（５０３）に接続される回路基板（５６０）と、を備える、スイッチング電源。
【請求項２】
前記第１の電流値が、９Ａと１２Ａの間であり、前記第２の電流値が、−０．２Ａと−２Ａの間である、請求項１に記載するスイッチング電源。
【請求項３】
それぞれの並列分岐の少なくとも前記第２スイッチ（１１２）が、並列に接続され、０Ａよりも小さい電流が、ダイオードを通って流れることができるように分極されている前記ダイオード（１１３、１２３、１３３）を備える、請求項１又は請求項２に記載するスイッチング電源。
【請求項４】
前記コントローラー（１６０）は、並列分岐の前記第２スイッチを導通状態から非導通状態に切り換えた後、デッドタイム（２００）の分、遅延させて、前記並列分岐の前記第１スイッチ（１１０）を非導通状態から導通状態へ切り換えるように更に構成され、前記デッドタイムは、１００ｎｓよりも大きく、１μｓよりも小さい、請求項１ないし請求項３のいずれかに記載するスイッチング電源。
【請求項５】
前記コントローラーが、前記別の並列分岐の前記スイッチ（１２１、１２２）を、時間的にオフセットさせて、前記並列分岐の前記スイッチ（１１０、１１２）に切り換えるように、前記並列分岐や前記別の並列分岐の前記コイルを通って流れる電流が時間的な一点において異なるように構成される、請求項１ないし請求項４のいずれかに記載するスイッチング電源。
【請求項６】
ｋ個の並列分岐が構成され、ｋは２以上であり、前記コントローラー（１６０）が、１サイクル内に前記スイッチのスイッチオフ時間が許容範囲内で等しく分配されるように、前記ｋ個の並列分岐の前記スイッチを時間的にオフセットさせて動かすように構成され、１サイクルは、前記第１の電流値で開始し、前記同じ並列分岐について、時間的に連続する第１の電流値で終わり、前記許容範囲は、サイクル長さをｋ回で割ったものの±１０％に等しい、請求項１ないし請求項５のいずれかに記載するスイッチング電源。
【請求項７】
前記並列分岐（４０１、４０２、４０３）と、前記キャパシタ（１５２）が、２ｋＷより大きい電力が前記出力ノード（１５０）において出力されうるように形成された、請求項１ないし請求項６のいずれかに記載するスイッチング電源。
【請求項８】
それぞれの並列分岐の前記２つのスイッチが、積層型のトランジスタとして構成され、並列分岐の前記第２スイッチのエミッタ又はソース・メタライゼーション（３２２）は接地ノードに接続され、コレクタ又はドレイン・メタライゼーション（３２３）は、並列分岐の前記第２スイッチの半導体の後側で、並列分岐の前記第２スイッチのエミッタ／ソース・メタライゼーション（３０２）の上に積層されており、且つ前記並列分岐の前記コイル（１４１）に接続され、前記第１スイッチの半導体の後側のコレクタ又はドレイン・メタライゼーションは、入力端子（３０３）を示す、請求項１ないし請求項７のいずれかに記載するスイッチング電源。
【請求項９】
前記フィルターキャパシタ（４１２）の前記第３端子が、それぞれの並列分岐（４０１、４０２、４０３）の前記第２スイッチの端子（３２２）に接続され、前記並列分岐の前記第２スイッチの制御端子ではないそれぞれの並列分岐の前記第２スイッチの他の端子は、前記第１スイッチに接続される、請求項１に記載するスイッチング電源。
【請求項１０】
前記複数の並列分岐の前記コイル（Ｌ1、Ｌ2、Ｌn）が強磁性体上に配置され、それぞれのコイルが、空隙（８２０、７１２）を備える強磁性の棒（７０１、７１１、７２１、８０１、８０３、８０４、８０５、８０６）を横切ってのびて、磁力線にインバウンドパスを設けるようになっており、空隙のない強磁性棒（７４０）、又は、反対方向に巻かれた又は反対の巻線極性をもつ隣接したコイルを備える磁力線（７４０、８０１、８０３、８０５、８０２、８０４、８０６）のためのアウトバウンドパスが、さらに構成される、請求項１ないし請求項９のいずれかに記載するスイッチング電源。
【請求項１１】
それぞれ、又は少なくとも２つの並列分岐（４０１、４０２、４０３）の内部に、電流センサー（１４６、１４７、１４８）を更に備え、それぞれの電流センサーは前記コントローラー（１６０）に接続され、且つそれぞれの電流センサー（１４６、１４７、１４８）は前記第１の電流値と前記第２の電流値を検知するよう構成される、請求項１ないし請求項１０のいずれかに記載するスイッチング電源。
【請求項１２】
それぞれの並列分岐は、２つの直列に接続された制御可能なスイッチ（１１０、１１２）と前記２つのスイッチ（１１０、１１２）と出力ノード（１５０）との間を接続するコイル（１４１）とを備える複数の並列分岐（４０１、４０２、４０３）と、前記並列分岐の前記出力ノードと地面（１５４）との間に接続されたキャパシタ（１５２）と、フィルターキャパシタ（４１２）とフィルターコイル（４１０）を備え、それぞれの並列分岐の入力ノード（１０８）が、フィルターキャパシタ（４１２）の第１端子と、前記フィルターコイル（４１０）の第１端子に接続されるように、前記複数の並列分岐（４０１、４０２、４０３）の上流に接続され、前記フィルターキャパシタ（４１２）の第２端子が、接地端子（４２２）に接続され、前記フィルターコイル（４１０）の第２端子が、スイッチング電源の入力ノード（４２０）に接続されるＬＣフィルター（４１０、４１２）であって、前記フィルターキャパシタ（４１２）は、第３端子（５０３）をさらに備え、前記第３端子（５０３）は、前記第２端子（５０２）に接続された細長いリード線を備え、少なくとも部分的に（５０３）前記第１端子（５００）の隣に配置されるＬＣフィルターと、回路基板（５６０）であって、前記フィルターキャパシタ（４１２）は前記回路基板の一方側に配置され、前記スイッチと前記コイルは前記回路基板の他方側に配置され、前記フィルターキャパシタ（４１２）の前記第１端子は前記回路基板（５６０）を貫通する穴（５６２）を通って延び、接地回路を備える前記フィルターキャパシタ（４１２）の前記第３端子（５０３）は、前記回路基板の前記一方側に、前記穴（５６２）の隣に配置され、そして、前記並列分岐の第２スイッチ（Ｓ2、Ｓ4、Ｓ6）の１つ又はいくつかの接地端子は、前記回路基板（５６０）を通って延び、前記フィルターキャパシタ（４１２）の前記第３端子（５０３）に接続されている回路基板（５６０）と、を備えるスイッチング電源の操作方法であって、
前記方法は、前記並列分岐のコイルを通過する電流の流れが、５Ａより大きい第１の電流値に達するときに、前記並列分岐の第１スイッチが導通状態から非導通状態へ切り換えられ、前記並列分岐のコイルを通過する電流の流れが０Ａより小さい第２の電流値に達するときに、前記並列分岐の第２スイッチが、導通状態から非導通状態へ切り換わるように、それぞれの並列分岐の前記２つのスイッチを制御するステップを含む、スイッチング電源の操作方法。
【請求項１３】
前記導通状態から前記非導通状態へ並列分岐の前記第２スイッチを切り換えた後に、前記並列分岐の前記第１スイッチをデッドタイム（２００）分、遅延させて、非導通状態から導通状態へ切り換えるステップであって、前記デッドタイムが１００ｎｓより大きく、１μｓよりも小さいステップと、
前記導通状態から前記非導通状態へ前記第１スイッチを切り換えた後に、並列分岐の前記第２スイッチをデッドタイム（２００）分、遅延させて、非導通状態から導通状態へ切り換えるステップであって、前記第１スイッチの前記導通状態から前記非導通状態への前記切り換えの後に続く前記デッドタイムは、並列分岐の前記第２スイッチの前記導通状態から前記非導通状態への前記切り換えの後に続く前記デッドタイムと等しい、又は、前記デットタイムと異なり、且つ１００ｎｓから１μｓの範囲にあるステップと、を更に備える、請求項１２に記載するスイッチング電源の操作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路に関し、特に、キロワットの範囲まで電力を供給するためのスイッチング電源に関する。
【背景技術】
【０００２】
スイッチング電源は、知られている。特に、いわゆる降圧コンバータ（ｂｕｃｋ  ｃｏｎｖｅｒｔｅｒ）又は降圧型コンバータ（ｓｔｅｐ−ｄｏｗｎ  ｃｏｎｖｅｒｔｅｒ）である。いわゆるマルチフェーズ降圧コンバータは、コンピューター基板上でＣＰＵを提供するために特に知られている。このようなマルチフェーズ降圧コンバータは、回路トポロジーを備える。そこで、降圧コンバータ回路は、入力と読み込みの間、並列に接続される。それぞれのｎ“フェーズ”が、切換時間以内に、一様に離れた間隔でスイッチを入れられる。このような、いわゆる降圧コンバータは、例えば、専門家が出版した「Using Coupled Inductors to Enhance Transient Performance of Multi-Phase Buck Converters」（J. Li, et al., IBM Symposium, September 14-15, 2004, pages 1-25）が知られている。
【０００３】
特に、相対的に高い電力を切り換えしなければならないスイッチング電源において、一方では、電磁適合性に関して、他方では、電力消費と総合的性能に関して、すなわち性能に関して、高い割合の電磁適合性及び高い性能、又は低い電力消費を達成することが、非常に重要である。スイッチング電源の中で生じる本質的に一時的な工程のために、出力電圧又は出力電流を考えることだけでなく、その構成同様に、スイッチング電源を設計するときも、電荷反転プロセスや関連した磁場も考慮することが、とても重要である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、スイッチング電源、及び／又は、スイッチング電源において使用可能な素子に、改良された概念を提供することである。
【課題を解決するための手段】
【０００５】
この目的は、請求項１に記載されるスイッチング電源と、請求項１２に記載されるスイッチング電源の操作方法によって達成される。
【０００６】
本発明は、スイッチング電源が、もし、マルチフェーズスイッチング電源であれば、このような要求を達成できるという研究結果に基づき、特に負の電流において、電流依存の切換の特定のタイプを更に備える。スイッチング電源は、複数の並列分岐を含み、それぞれの並列分岐は、２つの直列に接続された制御可能なスイッチと、２つのスイッチと出力ノードの間を接続するコイルを備える。加えて、キャパシタは、並列分岐の出力ノードと地面との間を接続されるように提供される。コントローラーは、この並行分岐のコイルを通過する電流の流れが、５Ａより大きい第１の電流値に達するとき、並列分岐の第１スイッチが、導通状態から非導通（遮断）状態へ切り換えられ、並行分岐のコイルを通って流れる電流が、０Ａより小さい第２の電流値に達するとき、第２スイッチが、導通状態から非導通状態へ切り換えられるように、それぞれの並行分岐の２つのスイッチを切り換えるように構成される。
【０００７】
このようにして、もう一度切り換えられる前に、コイルを通過する電流フローは、アースラインを通り、それはわずかに負であることを保証する。これは、スイッチやスイッチを追加的に備える還流ダイオードのような半導体素子における自由電荷キャリアが、例えば、出来る限り使い果たされるよう保証する。このようにして、一方では、すばやい切換や、他方では、強力な磁場や電場に対して闘う必要がない切換が達成される。したがって、電力の損失は、かなり減少させ、最小化させる。
【０００８】
本発明の別の態様によると、積層型のトランジスタ回路は、第１ソース又はエミッタメタライゼーションが配置された第１の前側を備え、第１ドレイン又はコレクタ接点が形成された後側を備え、第１ゲート又はベース接点を備える第１半導体領域を備える第１トランジスタ素子を備えるように使用される。第２トランジスタ素子は、それに基づいて提供される。第２トランジスタ素子は、第１トランジスタ素子上に積層され、第２ドレイン又はコレクタ接点が、第１ソース又はエミッタメタライゼーション上に積層されるように配置され、導通的に接続されている。加えて、出力接点は、第２ドレイン又はコレクタ接点と、第１ソース又はエミッタメタライゼーションと接続される。
【０００９】
２つの積層型のトランジスタ素子が機能しているかに関係なく、電流の輸送は、積層型のトランジスタ全体に対して、同じ方向に起こる。その結果、磁場は、トランジスタを流れる電流のために互いに干渉することはなく、かなりの量の電力が切り換えられるので、かなりの値をとることができる。このようにして、欠損は除外され、早い切換動作が実現される。
【００１０】
本発明の更なる態様によると、キャパシタは、正電位に接続するための第１リード端子と、負電位に接続するための第２リード端子を備え、それらの間に配置された誘電体を有するだけでなく、第２リード端子に接続し、第１リード端子に沿って延び、第１リード端子から保護されている第３リード端子も更に備える。前記第３リード端子は、並列分岐から「地面」に接続したスイッチと接触するために、好んで使用される。一方で、キャパシタの通常の第２端子は、回路全体の実際の回路接地に接触するために使用される。このようにして、回路のすべての空間領域において、特定の状況下で互いに闘う必要がないため、それゆえに、異なる磁場を放電又は充電する必要がなく、対応する電流が流れることも保証される。
【００１１】
本発明の更なる態様によると、コイル配列は、第１の間隙と第１棒の周りの第１巻線を備える第１の竿（棒）と、第２の間隙と第２棒の周りの第２巻線を備える第２棒と、ならびに蓋要素と床要素を備え、コイル配列の巻線が、スイッチング電源の並列分岐の内部にそれぞれのコイルを形成することができる。たとえ、電流が連続して完全に切り換え、最大値に達し、そして、０と等しい又はそれよりも小さい値へ完全に下げるとしても、床と蓋要素を共有して有する１つのコイル配列の内部に構成されるという点において、適切に前記コイルを結合することによって、ほとんど同じ大きさの磁力線が、内部のコイル配列の容積の内部に存在することを達成することができる。
【００１２】
この異常に大きい電流の波にもかかわらず、本発明のコイル配列装置によって、対応する大きなインダクタンス値を有するにもかかわらず、最小損失と優れたスイッチング動作伴う、システムが得られる。
【００１３】
スイッチング電源及び、キャパシタや積層型のトランジスタやコイル配列の個別態様は、好ましくは一緒に使用されることに留意すべきである。しかしながら、スイッチング電源は、別の構成要素によって有利に実行されうる。同じことが、キャパシタ、及び／又は積層型のトランジスタ回路、及び／又はコイル配列にも当てはまる。前記個別態様も、お互いに独立して、スイッチング電源以外の利用に使用されうる。しかしながら、この場合、特に好ましい低損失のパフォーマンスが達成できるので、前記素子と一緒に使用するのは、特に有利である。同様に、スイッチング電源の内又は他の電気回路内の残りの態様なしにたった２又は３の述べられた態様を実行することも出来る。
【００１４】
本発明のより好ましい実施の形態は、添付している図を参照して、以下詳細に説明する。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態に従うスイッチング電源を示す。
【図２】図２は、並列分岐内部のスイッチと、他の並列分岐の更なる電流フローの切換を示すための回路図を示す。
【図３ａ】図３ａは、並列分岐内部の直列に接続された制御可能なスイッチのより好ましい説明を示す。
【図３ｂ】図３ｂは、本発明の実施の形態に従う積層型のトランジスタを示す。
【図３ｃ】図３ｃは、制御可能なスイッチのいくつかの部分を備える積層型のトランジスタの回路を示す。
【図４】図４は、上流にＬＣフィルターを備える図１のスイッチング電源を示す。
【図５ａ】図５ａは、本発明の実施の形態に従う第３リード端子を備えるキャパシタの実装を示す。
【図５ｂ】図５ｂは、第１リード端子と第３リード端子を含む一対のさらに好ましい実装の平面図を示す。
【図５ｃ】図５ｃは、平面的な回路上で第１端子に関する第３端子の代わりの実装を示す。
【図５ｄ】図５ｄは、回路基板を通る第１リード端子を有する回路基板上のキャパシタの実装の断面図である。
【図５ｅ】図５ｅは、回路基板上に配置されたキャパシタを備え、回路基板の後側に配置された積層型のトランジスタの回路とインダクタを備える断面の説明を示す。
【図６ａ】図６ａは、例えば図５ａのキャパシタを備えるスイッチング電源のより好ましい実装を示す。
【図６ｂ】図６ｂは、図３ｂの積層型のトランジスタ回路を有する図５ａのキャパシタからの回路を示す。
【図７ａ】図７ａは、概略的な平面図において実施の形態にしたがうコイル配列を示す。
【図７ｂ】図７ｂは、概略的な断面図において、図７ａのコイル配列を示す。
【図８ａ】図８ａは、別の実施の形態に従うコイル配列を示す。
【図８ｂ】図８ｂは、概略的な断面図において、図８ａのコイル配列を通る断面を示す。
【図８ｃ】図８ｃは、２つのコイル部Ｌ1aとＬ1bとそれらの巻線を有する図８ａの実施の形態の詳細の説明を示す。
【発明を実施するための形態】
【００１６】
図１は、本発明の実施の形態に従うスイッチング電源を示す。特に、複数の並列分岐は、それぞれの２つの直列に接続された制御可能なスイッチＳ1、Ｓ2とＳ3、Ｓ4とＳ5とＳ6と、２つのスイッチ、すなわち、それぞれの中間ノードＯＵＴ1、ＯＵＴ2、ＯＵＴ3と、出力ノード１５０との間に接続される、それぞれのコイルＬ1、Ｌ2、Ｌnと、を備える。加えて、１５２に示されるキャパシタＣOUTが提供され、前記キャパシタ１５２は、並列分岐の出力ノード１５０と回路接地１５４の間に接続されている。加えて、対応した並列分岐のコイルを通過する電流の流れが、５Ａより大きい第１の電流値に達するとき、第１スイッチが導通状態から非導通状態に切り換わり、並列分岐のコイルを通過する電流の流れが、０Ａより小さい第２の電流値に達するとき、第２スイッチが導通状態から非導通状態に切り換えられるように、それぞれの並列分岐の２つのスイッチを切り換えるように構成され、提供される。したがって、本発明の実施の形態において、コントローラーには、それぞれの電流ｌ1、ｌ2、ｌnの入力があり、図１に示す実施の形態において、それぞれのスイッチＳ1からＳ6の出力を有する。
【００１７】
特に、図１に示す実施の形態において、第１の並列分岐は２つの第１スイッチ１１０，１１２を含む。フリーホイールダイオード１１１と１１３は、それぞれ、２つのスイッチを横切って接続している。第１コイル１４１は、ノードＯＵＴ1上に実装され、第１及び第２スイッチは、並列に接続される。
【００１８】
第２の並列分岐は、図１において、Ｓ3とＳ4によって指定される第１スイッチ１２０及び第２スイッチ１２２と、それに応じて接続されたダイオード１２１及び１２３から成る。特に、反対方向において、すなわち、電流が後ろに流れるときに、ダイオードを経た電流が生じるように、ダイオードは、スイッチを横切って接続される。したがって、ノードＯＵＴ1からの電流が、入力ノード１０８へ流れるとき、ダイオードＤ1を通る前記電流は、スイッチＳ1が開いているときでさえ、可能である。類似した状況が、他のダイオードにおいて示される。たとえば、電流が、スイッチＳ2１１２が接続されている回路接地１５４からノードＯＵＴ1へ流れるとき、スイッチＳ2１１２が開いているときであっても、前記電流フローは可能である、すなわち、ダイオードＤ2１１３のためである。この動きは、特に、コイルＬ1を通る負の電流フローがその結果できるという点で有利であり、図２を参照して以下に示すように、前記電流は、スイッチング電源の低損失動作を達成する上で非常に重要である。
【００１９】
望ましくは、コントローラー１６０は、電流センサー１４６、１４７、１４８を含む。電流センサーは、図１に示す、それぞれのコイル１４１、１４２、１４３と出力ノード１５０の間の、いずれかの位置に、それぞれ配置されうる。代替方法として、電流センサーも、何らかの形で、対応するコイルを通過する電流フローの指示を提供するために、中間ノードＯＵＴ1、ＯＵＴ2、ＯＵＴ3とコイルＬ1、Ｌ2、Ｌn、又は異なった場所との間に、すなわち、１又は他のスイッチからの下流に、配置されうる。入力ｌ1、ｌ2、ｌnを経て、コントローラー１６０に入力されるこれらの電流信号に依存して、切換信号Ｓ1からＳ6は、その後、図１に示す実施の形態においてセットされうる。電流センサーは、いずれかの望む方法、例えば、積層型のトランジスタの回路と一体化されて実装するホールセンサー、又は、個別の要素として構成されうる。
【００２０】
図１は、例として３つの並列分岐を示しているけれども、スイッチング電源は、実装に依存して、２つの並列分岐だけで構成されていても、又は、４、５、６の並列分岐のような、３以上の並列分岐を用いて構成されていてもよい。
【００２１】
時間ｔの機能としてお互いに関係するコイルの電流ｌ1、ｌ2、ｌnの電流のフローチャートは、図２の上図に示される。下図は、第１の並行分岐のスイッチＳ1、Ｓ2に送られる対応する制御信号を示す。図２の上図において、実線である電流ｌ1は、第１の並列分岐内を流れる。第２の並列分岐は、それに関連する図２の上図において、破線の電流ｌ2を有し、第３の並列分岐は、図２の上図において、一点鎖線によって示され、それに関連する電流ｌnを有する。これが、結果的に、第２の分岐や分岐内を２つのスイッチのための切換信号が、第１の分岐内の切換信号Ｓ1、Ｓ2に類似するように、しかしながら、切換時間を越えてオフセットされる方法で、構成される。加えて、図２の上図は、第２スイッチＳ2が、好ましくは、−０．５Ａの値で遮断されることを示す。前記遮断は、他の実施の形態において、−０．１Ａから−１Ａまでの変動しうる対応する電流値に対して行われる。
【００２２】
加えて、電流の最大値が１０Ａであるとき、又は８から１２Ａの間であるときに、第１トランジスタＳ1のスイッチを切ることが好ましい。最大の電流値のより好ましい値は、９から１２Ａであり、最小の電流値のより好ましい値は、−０．２から−２Ａの間である。
【００２３】
上記の説明として、それぞれのスイッチは、好ましくは、並行に接続されたダイオードが備えられており、図２の上図に示すように、負の電流が達するように要求されるので、０Ａよりも小さい電流がダイオードを通過して流れるように分極されている。
【００２４】
加えて、本発明の更なる実施の形態において、第２スイッチを導通状態から非導通状態へ切り換えた後、並列分岐の第１スイッチをデッドタイムによって遅延される方法で、コントローラー１６０は、非導通状態から導通状態へ切り換えるよう構成される。図２において２００で示す、前記デッドタイムは、より好ましくは、１００ｎｓより大きく、１μｓよりも小さい。さらに、図２において示すように、コントローラーは、導通状態から非導通状態へ第１スイッチを切り換えた後、デットタイム２００によって遅延される方法で、非導通状態から導通状態へ並列分岐の第２スイッチを切り換えるよう構成される。前記デッドタイムは、１００ｎｓより大きく、１μｓより小さい。Ｓ2とＳ1の間のデッドタイムは、必ずしもそうである必要はないが、好ましくは、図２の中央において、Ｓ1とＳ2の切り換えの間の時間である。したがって、デッドタイムは、異なる可能性はあるが、両方とも上記範囲内でなければならない。
【００２５】
述べたように、並列分岐及び別の並列分岐のコイルを流れる電流は異なるので、図１のコントローラー１６０は、並列分岐のスイッチに時間的にオフセットされる方法で、別の並列分岐のスイッチを切り換えるように更に構成される。一般的に言えば、スイッチング電源は、ｋ個の並列分岐が構成され、ｋは２以上であり、１サイクル内に前記スイッチのスイッチオフ時間が等しく分配されるように、前記ｋ個の並列分岐の前記スイッチを時間的にオフセットされる方法で、動かすように構成され、１サイクルは、例えば第１の並列分岐について、例えば２１０のような第１の電流値で開始し、前記電流値に到達することの時間的に次の次のインスタンス、すなわち２１２で終了する。
【００２６】
これは、このサイクルの中で、ｌ2とｌnのそれぞれの電流が最大値と最小値を有することを示す。加えて、個々の並列分岐の切換フェーズに対して、均一に分配することが好ましい。すなわち、点２１０と点２１２の間の期間が、時間的観点から、ｋ部分に細分化され、図２において、ｋは３と等しく、個々の並列分岐は、それぞれの最大値の電流、及び、スイッチング時間の１／ｋ倍の切換時間プラス／マイナス前記値の１０％の許容範囲、すなわち、２１０と２１２の間の時間によって、他の並列分岐に関してオフセットされる第１スイッチのスイッチオフ時間にいつも到達する。もし期間が、たとえば、４マイクロ秒であり、ｋ＝４の並列分岐が使用されているならば、電流フローの最大値、及び／又は、最小値、及び／又は、ゼロ交差等は、１マイクロ秒プラスマイナス１０％、すなわち０．９マイクロ秒から１．１マイクロ秒によってお互いに離れた間隔をあけられる。
【００２７】
すでに述べたように、図１に示すスイッチング電源と、図２に示すスイッチング動作が、２ｋＷより高い出力、より好ましくは５ｋＷよりも高い出力を提供するよう示される。より好ましい電気抵抗は、高い回転速度を持つ熱ポンプのターボ圧縮機を動かすために使われる回転磁場発生機である。
【００２８】
それゆえに、並列分岐の内部に提供されたスイッチは、パワートランジスタとして構成される。図３ａは、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）又は、ＭＯＳパワートランジスタとして２つのスイッチの実装を示す。特に、図３ａにおいて、概略的に示されるように、それぞれのスイッチＳ1からＳ6が、対応する関連したダイオードを有する、対応するＩＧＢＴ又は、ＭＯＳトランジスタによって実装されることが、より好ましい。
【００２９】
本発明のより好ましい実施の形態において、電源は、図４において示されるようなＬＣフィルターステージをさらに含む。特に、図４は、入力ノード１０８、及び、並列分岐４０１、４０２、４０３、及び、出力ノード１５２を示す。ＬＣフィルターは、Ｌfによって示されたインダクタンス４１０とＣfによって示されたキャパシタンス４１２を含む。配電線の三相電流は、インダクタンス４１０の入力ノードと接続されてもよく、前記ノードは、４２０によって示され、特に、ノード４２０と地面ノード４２２の間の配電線の三相電流の三相のうち一相を提供することがより好ましい。したがって、スイッチング電源４０１、４０２、４０３の３つの並列分岐が、２つのキャパシタ４１２、１５２の間に接続されることが、図４から明らかである。
【００３０】
図１又は図４におけるスイッチング電源の機能性は、小さなリップルが得ることができるように、電流が出力側でお互いに重ね合わせるという点で、特に利点がある。したがって、電流とこれに対応する磁場が回路容積内でお互いに重ね合わせるので、大きい電流の振幅の見せ掛けの「不利益」は、これによって補償される。加えて、それぞれの第２トランジスタのスイッチオフ、すなわち、対応するコイルの内部を流れる電流がすでに負になっているとき、時間内にその時点においてスイッチオン状態から遮断状態へ第２トランジスタを切り換えることは、スイッチングによって引き起こされる損失が、最小限に抑えられるという結果となる。
【００３１】
加えて、相対的に長いデッドタイムでは、それぞれ第１スイッチは、第２スイッチがオフに切り換えられた時点で、オンに切り換えられうることが、特に有利である。最大１マイクロ秒であるデッドタイムは、特定の同期ステージ等が必要でないほど十分に大きい。前記デッドタイムの間でパワートランジスタのスイッチをオンにすることは、難しくはない。したがって、コントローラー１６０に課される要件は比較的少なく、前記実装も低コストで、労力の点で僅かな費用で提供することができる。
【００３２】
加えて、個々の分岐においてトランジスタ対は、時間内に正確にオフセットされる方法ではなく、時間内に大まかにオフセットされる方法で、動作する必要があることに留意すべきである。もし、オフセットが、時間内に、１サイクルで最適に広がっていない場合、その唯一の結果は、コイルとフィルターキャパシタ１５２とによって、いずれにせよフィルター化されうるわずかに大きなリップルとなるだろう。
【００３３】
積層型のトランジスタ回路に関する本発明の更なる態様は、図３ａ及び図３ｂにおける実施において、概略的に示される。特に、積層型のトランジスタは、第１トランジスタ素子３００と第２トランジスタ素子３２０を含む。第１トランジスタ素子３００は、例えば、その上に形成された第１ソース又はエミッタメタライゼーション３０２を有する前側を備える第１半導体領域３０１を含む。さらに、第１半導体領域３０１は、その上に形成された第１ドレイン又はコレクタ接点３０３を有する後側を含む。加えて、第１トランジスタ素子は、第１ゲート又はベース接点３０４を含む。
【００３４】
第２トランジスタ素子３２０は、第２ソース又はエミッタメタライゼーション３２２が形成された第２の前側を備え、第２ドレイン又はコレクタ接点３２２が形成された後側を備える第２半導体領域３２１とを含み、第２トランジスタ素子３２０は、第２ゲート又はベース接点３２４を更に備える。第２ドレイン又はコレクタ接点３２２は、第１ソース又はエミッタメタライゼーション３０２の上に積層される方法で配置され、導電的に接続される。さらに、図３ｂ又は図１において、ＯＵＴ1、ＯＵＴ2、ＯＵＴ3によって参照される出力接点３３０は、第２ドレイン又はコレクタ接点と接続し、第１ソース又はエミッタメタライゼーション３０２とを接続する。
【００３５】
図１によってすでに示したように、第２トランジスタ素子が非導通であるときに、第１トランジスタ素子は導通し、その逆もまた同様であるため、積層型のトランジスタ回路は、好ましくは、コントローラー１６０、コントローラー１６０に接続する第１ゲート又はベース接点３０４と第２ゲート又はベース接点３２４、第１ゲート又はベース接点３０４と第２ゲート又はベース接点３２４を操作するために構成されるコントローラーとを含む。
【００３６】
すでに説明したように、第１トランジスタ素子と第２トランジスタ素子は電力素子、すなわち、ＩＧＢＴ又はＭＯＳパワートランジスタとして構成される。ＭＯＳパワートランジスタの場合、トランジスタは、ソース接点と、ドレイン接点と、ゲート接点とを含む。一方、ＩＧＢＴパワートランジスタの場合、スイッチは、エミッタ接点と、ベース接点と、コレクタ接点を備える。
【００３７】
エミッタ又はソースメタライゼーション３２２は、第１半導体領域３０１又は第２半導体領域３２１の後側が、後側のメタライゼーションとして全体を通して金属化される間に、好ましくは、配列によって配置された、たくさんのソース又はエミッタ領域を備えるよう構成される。
【００３８】
図３ｂは、他方のスイッチの上に１つが配置された２つのスイッチを備える積層型のトランジスタを示す。加えて、図３ｃは、例えば図１において示される実装で使用されるような３対のスイッチを備える積層型のトランジスタ回路を示す。１対のスイッチＳ1とＳ2に加えて、更に１対のスイッチＳ3１２０とＳ4１２２が提供され、更に１対のスイッチＳ5１３０とＳ6１３２が提供され、ダイオードが、トランジスタの実装において、ソースとドレイン、又は、エミッタとコレクタの間のそれぞれに形成されることが、より好ましい。
【００３９】
さらに、積層型のトランジスタ回路は、６つのゲート端子Ｇ1からＧ6と３つの互いに独立した出力端子ＯＵＴ1,2,3を含み、それらは別々に、好ましくは横方向に出ている。さらに、個別の回路のドレイン又はコレクタは、図１に示すように、前記ドレイン／コレクタの端子が、お互いに短絡されたとしても、３４１、３４２、３４３に別々に示される。図１で見ることが出来るように、たとえ、前記接地端子も短絡しているかもしれないけれども、別々に示される３つの接地端子３５１、３５２、３５３も同様である。
【００４０】
好ましくは、１対のスイッチＳ3、Ｓ4は、図３ｂに示すように正確に形成される。１対のスイッチＳ5とＳ6についても同様である。加えて、図３ｃに示すような１対のスイッチは、それぞれの場合、横方向に、すなわち、例えば、Ｓ1とＳ3の間、又はＳ2とＳ4の間、又はＳ3とＳ5の間、Ｓ6とＳ4の間、すなわち、インターフェイス３６１、３６２において、絶縁体が存在するように、お互いから絶縁することが好ましい。このような絶縁体は、例えば、チップダイシングによって引き起こされるような切断端によって作られうり、誘電体で満たされていても満たされていなくてもよい。
【００４１】
特に、トランジスタ、例えば、Ｓ2，Ｓ4，Ｓ6の同じ平面基板上にＳ1、Ｓ3、Ｓ4を形成することが好ましい。続いて、切断端が、個々のトランジスタの間、すなわち接続線３６１、３６２において提供される。しかしながら、例えば、Ｓ1、Ｓ3、Ｓ5のような３つの隣接したトランジスタは、完全に切断されていない。これに続いて、一方で、Ｓ1、Ｓ3、Ｓ5から成る個々のトランジスタグループと、Ｓ2，Ｓ4、Ｓ6から成るグループは、図３ｂに一対に示すように、他方の上面に積層される。上側の半導体素子３２１の後側のメタライゼーションは、導電的に、下側のトランジスタのエミッタ／ソースメタライゼーションに、単に接続されている。それは、例えば、合金化又は導通接着の方法によって引き起こされうるので、取り付けは、批判されない。図３ｂは、エミッタ／ソースメタライゼーションは、それぞれの基板又はそれぞれのゲート領域から明白に絶縁されていることを示すために、絶縁層３０５又は３２５を更に示す。
【００４２】
コントローラー１６０によって、図３ｂにおいて互いに上に積層された２つのトランジスタは時間内に、別の場所で導電的に動作する。したがって、電流は、異なる平面の範囲内のみで流れるが、それ以外は同じ方向に流れる。これは、トランジスタのスイッチオーバーが発生したとき、電流によって現れた磁場が、お互いによって干渉しないことを意味する。その代わりに、電流が異なる「階」で流れるに過ぎないので、磁場、特に、電流の周りの磁場の方向が変わるが、スイッチオーバーが生じたときは、異なる方向には流れない。
【００４３】
この原理は、図３ｂ又は図３ｃの積層型のトランジスタの配置によって達成されるように、異なる階における電流フローを概略的に示す図６ｂにおいても見ることが出来る。図６ｂの上側スイッチ６０１は、半導体素子３０１を備えるトランジスタを表し、図６ｂの下側のスイッチ６０２は、図３ｂの半導体素子３２１を備えるトランジスタを表す。
【００４４】
図５ａは、本発明の更なる態様に従うキャパシタを表す。キャパシタは、図１ａにおいて「＋」によって概略的に示される、正電位を接続するための第１リード端子５００を含む。キャパシタは、図５ａにおいて「−」によって示される、負電位に接続するための第２リード端子５０２をさらに含む。さらに、誘電体５０１は、第１リード端子５００に接続された正電極５０４と、第２リード端子５０２に接続された負電極５０５との間に配置されるものを提供する。加えて、第３リード端子５０３が、分岐５０６において、第２リード端子５０２が接続され、領域５０７内に第１リード端子５００に沿って更に拡張するよう提供するが、第１リード端子から絶縁されている。
【００４５】
第１リード端子５００と、領域５０７内の第３リード端子５０３との間の、いわば「同軸実装」は、図５ｂにおいて示され、第１リード端子５００が、第３リード端子によってすべて囲われており、中間域は、好ましくは、誘電体５０８が設けられているが、領域５０７の構造及び長さに依存して、前記誘電体を単に空気とすることも出来る。代替形態は、ストリップライン構成である。図５ｃに示すように、第１リード端子５００は、基板上にストリップラインとして構成されるのに対して、第３リード端子５０３は、好ましくは、第１リード端子５００の近くに配置するため、両側に形成される。
【００４６】
第１リード端子の隣に第３リード端子を配置することは、スイッチオーバーも、低損失で生じうることを保証する。それは、大きい電流が第１リード端子の内部又は第３リード端子の内部を流れるかどうかにかかわらず、電流が、第３リード端子又は第１リード端子のどちらかに流れるので、この電流によって引き起こされる磁場は、同じであるが、それとは別に、電流は同じ方向に流れる。
【００４７】
好ましくは、キャパシタは、図５ａに示されていないが、誘電体を囲う樹脂ハウジングと、２つの電極５０１、５０５と、分岐５０６を含む。３つのリード端子、すなわち、第１リード端子５００、第２リード端子５０２、第３リード端子５０３は、樹脂ハウジングを外側に延長するが、第３リード端子は、第１リード端子の近傍に樹脂ハウジングで設置され、それゆえに、第１リード端子よりも第２リード端子から明らかにさらに離れて設置される。さらに、図５ａにも示すように、第３リード端子は、領域５０７内にのびる位置を含む。すなわち、第１リード端子の隣に延びる一方で、更に、第３リード端子は、誘電体５０１の隣に延びる更なる領域５１０を備える。したがって、第３リード端子は、分岐５０６と、誘電体５０１の隣に延びる第２位置５１０と、第１リード端子に沿って延びる第１位置５０７から成り、外側に樹脂ハウジングがされ、又は外側にハウジングがなされる。
【００４８】
加えて、本実施の形態において、第３リード端子はいくらかの厚みを有するように構成され、第１リード端子から第３リード端子の距離は、第３リード端子の厚みよりも小さい。図５ｄは、回路基板５６０上のキャパシタの実装又は配置を示す。特に、第１リード端子５００と同様にキャパシタの樹脂ハウジング５６１と、第２リード端子５０２と、第３リード端子５０３が、示されている。特に、図５ｄにおいて示す本実施の形態において、正電極に接続する第１リード端子５００は、穴５６２を通ることによって基板５６０を通して延び、回路基板５６０の下側又は後側に位置される導線５６３に接続する。一方で、上側も第３端子５０３に接続され、表面に設けられる導線を持つ。第２コネクタ５０２も、導線に接続されるが、第３端子が接続されている導線に接続されない。
【００４９】
図６ａは、図１のスイッチング電源の概略的な説明を示す。特に、図６ａにキャパシタＣfの第１リード端子５００は、並列分岐においてトランジスタ対のそれぞれの第１トランジスタのドレイン／コレクタ端子に接続され、一方、第２リード端子５０２は、回路接地４２２に接続されている。加えて、第３リード端子５０３は、トランジスタ対のそれぞれの第２又は低いトランジスタのエミッタ端子に接続されている。図６ｂを見ると、図３ｂの積層型のトランジスタ回路が概略的に描かれており、外側から見られるような結果として生じる磁場が、図３ｂで示すように、電流フローの「階層の変化」によってほとんど変化しないままであるので、第３端子の配置又は、実際に、第３端子の存在は、電流状態６０４、６０５が、上部又は、交互に、より低い「分岐」であるが、同じ方向にいつも生じるように、積層型のトランジスタに関して、最適な電流分配が生じることが結果として起こるため、第３端子が、スイッチオーバーの低損失操作を可能にするために最適であることが分かる。これが、再磁化は要求されず、したがって、再磁化の発生に関係する損失はない理由である。
【００５０】
図５ｅは、例えば、図５ｄにおいてすでに示した、回路基板５６０のような、回路基板によるスイッチング電源のより好ましい実装を示す。特に、図５ａにおいて示されたようにＣfは、回路基板の一方側に配置され、一方Ｓ1からＳ6によって概略的に説明される積層型のトランジスタ回路と同様にコイルＬfは、回路基板の他方側に実装される。図５ｅは、３つの穴が、スイッチのそれぞれの対から第３端子へ又は第３端子に接続されている導線に延びることを示すけれども、これら３つの線は、いずれにせよ短絡されるので、１つの貫通孔又は２つだけの貫通孔でも十分であることに留意すべきである。加えて、コイル配列、又は、例えば、図６ａの出力キャパシタＣOUTに対応し、又は、図１のキャパシタ１５２に対応するキャパシタＣも、同様に上側に配置しうるけれども、コイルＬ1、Ｌ2、Ｌ3から成るコイル配列も、回路基板５６０の下側に配置されることを示す。キャパシタＣfが、回路基板の下側に配置され、少なくとも積層型のトランジスタ回路が上側に配置されるので、図５ｅにおける説明に関係して、回路基板５６０上への配置も、変わるだろう。
【００５１】
図７ａないし図８ｃは、更なる態様に従うコイル配列の特徴を示す。特に、コイル配列は、第１空隙を備える第１棒７０１と、好ましくは、第１空隙７０２の横切って延びる第１巻線７０３と、を含む。加えて、第２空隙７１２を備える第２棒７１１と、第２空隙７１２の横切って延びる第２巻線７１３と、を備える。図７ｂは横断面を示し、図７ａは、蓋要素７２０が取り除かれた素子の平面図を示す。したがって、図７ａは、棒７０１、７１１と７１２、第１及び第２棒のそれぞれの異なる末端に接続する床要素７３０の平面図であり、一方、図７ｂにおいて横断面で最もよくわかるように、蓋要素は、第１及び第２棒のそれぞれの一方端に接続される。図７ｂにおける横断面は、ループバック棒又は逆流経路棒７４０を更に概略的に示し、ループバック棒又は逆流経路棒７４０は、強磁性の金属で出来ており、棒７０１、７１１、７２１と同様であるが、間隙又は空隙を備えない。ループバック棒７４０は、磁場回路を閉じるように提供される。図７ａにおいて、磁力線の方向は、磁力線が平面から出て、７５１で外形が描かれているように、ループバック棒７４０を介して平面に延びるように７５０で描かれる。したがって、３つすべてのコイルＬ1、Ｌ2と、Ｌ3に対する磁気回路は閉鎖される。図７ａに示すように、コイル配列は、２、３、４、それ以上の個々のコイルを一般に備えうり、これらの巻線のすべては、空隙を有し、巻線を備える棒の内部に磁力線が、同じ方向に向かい、ループバック素子７４０を介して他方に向かうように構成される。
【００５２】
スイッチング電源内のコイル配列を使用するとき、それぞれのコイルのいくつか又は正極の端子が、お互いから分かれている。一方で、コイルの一方又は負極の端子、又は接地端子が、同じ極であるかもしれない、すなわち、短絡回路であるかもしれない。
【００５３】
それぞれに１つの空隙を有するｋ本の棒を使用することが、一般的に好ましく、ｋ≧３であることが好ましい。さらに、ｋ＝３の場合について、図７ａにおいて概略的に示すように、ループバック棒は、ｋ本の棒の間に一般的に配置され、ループバック棒の軸が、ｋ本の軸が配置された回路の中心を形成し、２つの軸それぞれの間の角度が、許容範囲内で同じであり、許容範囲は３６０°をｋで割ったものの±１０％である。図７ａで示す実施の形態において、２つの棒の隣り合った軸の間の角度は、３６０°を３で割ったもの、すなわち、１２０°である。そして、許容範囲は、１２０°の±１０％、すなわち、２つの軸の間の角度は、好ましくは１０８°から１３２°の範囲である。したがって、４つのコイルと４つの並列分岐を有する４つの棒と等しいｋが使用されるとき、２つの隣り合ったコイルの間の角度は、９０°になり、許容範囲は、９０°±９°になるだろう。
【００５４】
例えば、６つのコイルを使用するとき、２つの隣り合った棒の軸の間の角度は、６０°となり、許容範囲は、±６°となるだろう。この場合、ループバック棒７５１を介するループバックの力線は、特にスムーズでありトラブルがない方法で働くので、出来る限り方法を統一して、回路を横切って個々のコイルを分配することが、より好ましい。その結果、コイル配列のよい実装、言い換えると、電磁的互換性や欠損が得られる。
【００５５】
図８ａから図８ｃは、図７ａとは違って、コイル配列の代替形態を示す。分離したループバック要素が設けられていないが、ループバックの力線は、隣り合うコイルにおいて起こりうる。この目的のために、図１のそれぞれのコイルは、例えば、図８ａで概略的に示されるように、２又はそれ以上の部分を細分化され、図８ａは、図７ａに類似し、３つのコイルを備えるコイル配列と、蓋要素７２０を取り除いた６つのコイルセクションの概略的な平面図を示す。図７ａの類似によって、空隙８０１を備える第１棒と、さらに、空隙と巻線を備える第２棒８０３が、さらに図８ａで提供される。さらに、第３棒８０２と、加えて、第４棒８０４とが提供される。第２棒８０３は、第１棒８０１と第３棒８０２の間に配置される。さらに、第３棒８０２は、第２棒８０３と第４棒８０４の間に配置される。その上、第４棒８０４は、第３棒８０２と第１棒８０１との間に配置される。
【００５６】
加えて、個々の棒上の巻線は、他の棒の巻線で直列に形成される。特に、第１棒８０１の巻線は、第３棒８０２の第３巻線で直列に接続される。したがって、第１巻線、すなわち、棒８０１の巻線は、例えば、図８ｃにおいて８１１によって示され、図８ｃの第３棒８０２上に直列に接続される巻線８１２は、例えば、図１で示すように、スイッチング電源の第１コイルＬ1に形成される。対応する巻線は、図８においてＬ2a及びＬ2bによって示されるように、棒８０３、８０４の周りの巻線によって形成される第２コイルを形成するために提供される。よく似た配置が、棒８０５、８０６の周りの２つの巻線によって形成された、図１の第３コイルＬnに存在する。
【００５７】
模式図において、図８ａのコイル配列の側面は、図８ｂで示される。特に、図８ｂは、第３コイルが一緒に形成され、したがって、図８ａにおいて、Ｌ3aとＬ3bによって指定された棒８０５、８０６を示す。図は、例えば、８２０において空隙及び、８２１において巻線で示されるように、空隙と空隙を横切って配置される巻線を更に示す。さらに、図８ｂは、単なる例として、第１コイルの第２セクションを形成する棒８０２、すなわちＬ1bと第２コイルの第２セクションを形成する棒８０４を更に示す。
【００５８】
図８ａに概略的に示すように、例えば、棒８０１の内部において、磁力線が平面に描くようにのび、８０６の内部において、磁力線が平面から外れてのびるため、コイル又は対応する棒の周りの巻線は、交互に、棒の内部に磁力線が向かうように接続される。したがって、棒８０１の内部にのびる磁力線に対するループバックは、２つの隣接した棒を横切って生じうる。これは、図８ａでループバック矢印８３０によって示される。しかしながら、図８ｃで示すことに関して、Ｌ1aの力線の現実の還流又は、ループバックは、棒８０２の内部では生じないが、図８ａで示す実施の形態は、３つのコイル、すなわち、６つの巻線、又は３つの巻線部分を備える、２つの隣り合った棒８０３、８０６の内部では、生じる。
【００５９】
一般的に、図８ａのコイル配列は、例えば、それぞれ空隙を持つＩ本の棒を含み、Ｉは偶数であって、４以上である。加えて、Ｉ本の棒の軸に対して、回路上に配置されることが好ましく、２本の隣り合う軸の角度はそれぞれ、許容範囲内で一致している。許容範囲は、３６０°をＩで割ったものの±１０％である。したがって、たとえば、もしＩが６と等しいならば、２つのコイルの間の角度、すなわちＬ1bとＬ2b＝６０°±６°の許容範囲である。
【００６０】
加えて、比較的低い透磁性を備える１つ以上の締結要素８５０が提供され、コイル配列同士を保持するために、締結要素８５０は、床要素７３０と蓋要素７２０との間に配置される。図８ｂで示すように、中央の締結要素があるかもしれない、又は、図７ａに示す実施の形態と比較して異なるループバックを提供する必要がないので、代替的に、締結要素は、希望する場所で分割されるよう配置されうり、そして、その配置は決定的ではなく、ループバックは、同時に締結要素として使用された要素を介して実施する。
【００６１】
図８ｂで概略的に示すように、それぞれの棒は、蓋要素からのびる第１棒セクション８０５ａと、床要素からのびる第２棒セクション８０５ｂから成る。さらに、より好ましくは、嵌め込み又は裏張りされたディスク８２０が、空隙の代わり又は間隙の実装として提供される。前記嵌め込みディスクは、非強磁性材料から形成され、間隙を表す。
【００６２】
したがって、コイル配列の重要な特性が、異なった厚さの嵌め込みディスク８２０を使用することによって達成されうるので、コイル配列の特定の好ましい実装を提供することができる。この場合において、簡単な組み立ては、対応する巻線に合わせること、嵌め込みディスクの挿入の後に、取付けられた棒セクションを床又は蓋要素に取付けること、次に締結要素８５０によって留めること、によって可能となるので、対応する嵌め込みディスクと同様に、棒セクションをすでに取付けられた同一の蓋及び床要素を保持することが要求されるだけである。
【００６３】
記載されている個々の構成要素に対するより好ましい配置の種類が、下記にある。図４に関して、１００μＨより小さいインダクタンスが、コイルＬf４１０のために好まれる。特に、１０と１００μＨ以下との間の値は、よい結果が提供される。図４で、電気容量Ｃf４１２は、好ましくは、１０μＦより小さく、特に、１と１０μＦより小さい間の値が特に好ましい。
【００６４】
すでに説明したように、図１及び／又は図４で、全体の回路は、処理されるために５ｋＷの電力に適している。そして、５から１６Ａの大きさのオーダーの電流が使用されうる。その点から、個々のインダクタンスＬ1，Ｌ2、Ｌnは、１００μＨより小さい範囲内であり、好ましくは、１から１００μＨ以下の範囲である。
【００６５】
コントローラー１６０によって使用される個々の回路を制御する周波数は、約５００ｋＨｚである。特に、１００ｋＨｚから１ＭＨｚの間の周波数が要求に応じて用いられる。
【００６６】
図７ａから図８ｃのコイル配列に対する位置は、以下の通りである。好ましくは、図７ａ又は図８ａのコイル配列の形が円筒状で、床要素の低い端縁から蓋要素の高い端縁までが５ｃｍの高さを有し、原理上は、２ｃｍから７ｃｍまでの高さを使用することもできる。床要素又は蓋要素の円形の場合、直径は５ｃｍであり、３から７ｃｍまでの範囲のほかの直径を使用することも可能である。
【００６７】
床と蓋要素の材質と、空隙を備える棒、又は、図７ａで示すように、空隙を備えない棒の材質として、よい強磁体の特性をもつ焼結された金属が、例えば、Ｆｅｒｒｏｘｃｕｂ社から入手できるように用いられる。
【００６８】
このような状況において、蓋要素又は床要素の形は、円形である必要性はなく、どの所望の形状も有しうる。等しい距離の実現のために、たとえ、蓋要素及び床要素の形が任意であっても、図８ａ、図７ａのように、巻線を備える個々の棒の円形配置が好ましい。しかしながら、円形配置は必要とは限らない。特に、図７ａを見ると、ループバック棒７４０の軸と、空隙を備える棒との間の距離は、棒から棒へ変化しうる。空隙を備える棒のループバック棒からの距離は、同一ではない。加えて、角度も、平等に分割される必要はない。しかしながら、空隙を備える棒とループバック棒との間の距離が、空隙を備える２つの隣り合った棒の間の距離よりもより小さいことが好ましい。
【００６９】
図８ａに関して、同様に理想的な円形配置が好ましいが、必要とは限らないことに留意すべきである。加えて、空隙を含むそれぞれの棒及び締結要素１５０及び／又はコイル配列の中心軸の間の距離も、空隙を含むすべての棒に対して同一である必要はない。更に、隣り合った棒からそれぞれの棒の距離は、同一である必要はない。可能な限り対称的な配置が好ましい場合であっても、この場合、ループバックを提供するために、磁力線は、２つの隣り合ったコイルを横切って分布するだろう。
【００７０】
加えて、例えば８２１のような棒上の巻線は、図８ａと図７ａの両方とも、例えば８２０のように空隙を横切って配置される。対応する配置は、図８ｃにおいても示される。しかしながら、これは、必ずしも必要とは限らない。例えば、棒の内部の空隙は、巻線の上及び巻線の下に配置されうる。
【００７１】
上述した実施の形態は、本発明の原理を単に例示したものに過ぎない。本明細書に記載された構成及び詳細の修正及び変形は、当業者には明らかであることが理解されるべきである。これは、本発明が、実施形態の記載及び説明によって本明細書に記載された特定の詳細によってではなく、特許請求の範囲によってのみ限定されることが意図されている理由である。
【図１】
0006518341.tif 000002
【図２】
0006518341.tif 000003
【図３ａ】
0006518341.tif 000004
【図３ｂ】
0006518341.tif 000005
【図３ｃ】
0006518341.tif 000006
【図４】
0006518341.tif 000007
【図５ａ】
0006518341.tif 000008
【図５ｂ】
0006518341.tif 000009
【図５ｃ】
0006518341.tif 000010
【図５ｄ】
0006518341.tif 000011
【図５ｅ】
0006518341.tif 000012
【図６ａ】
0006518341.tif 000013
【図６ｂ】
0006518341.tif 000014
【図７ａ】
0006518341.tif 000015
【図７ｂ】
0006518341.tif 000016
【図８ａ】
0006518341.tif 000017
【図８ｂ】
0006518341.tif 000018
【図８ｃ】
0006518341.tif 000019