(57)【特許請求の範囲】
【請求項１】
モータを駆動する電力変換装置であって、
電力変換回路と、
前記電力変換回路と前記モータとを接続するケーブルに流れるサージ電流を測定する測定部と、
前記測定部が測定した前記サージ電流の立ち上がり時刻と前記サージ電流の立ち下がり時刻との時間差から前記ケーブルのケーブル長を演算する第１の演算部と、
を備えたことを特徴とする電力変換装置。
【請求項２】
前記第１の演算部は、ステップ電圧の印加後に観測される前記サージ電流の第１波の立ち上がり時刻と前記第１波の立ち下がり時刻との時間差から前記ケーブル長を演算することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記第１の演算部は、前記第１波の電流ピークの情報と、前記サージ電流が生じたときの前記電力変換回路への印加電圧の情報とを用いて、前記ケーブルの特性インピーダンスを演算することを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記第１の演算部は、前記電力変換回路のスイッチング動作時に、前記サージ電流の増加率が設定値を超えた時刻を前記立ち上がり時刻とし、前記サージ電流の減少率が設定値を超えた時刻を前記立ち下がり時刻として前記時間差を演算することを特徴とする請求項１に記載の電力変換装置。
【請求項５】
前記第１の演算部が演算した前記ケーブル長に応じて前記モータをＰＷＭ駆動するためのＰＷＭ制御演算を行う第２の演算部を備えたことを特徴とする請求項１から４の何れか１項に記載の電力変換装置。
【請求項６】
前記第１の演算部が演算した前記ケーブル長に応じて、前記電力変換回路のスイッチング動作が許可されない禁止領域の幅を設定することを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記第２の演算部は、前記測定部で測定された前記サージ電流のピーク値と予め設定されたサージ電流ピーク目標値との比較結果に基づいて、前記禁止領域の幅を調整することを特徴とする請求項６に記載の電力変換装置。
【請求項８】
前記測定部が測定した前記サージ電流のピーク値の履歴、及び、前記測定部が測定した前記時間差の情報の履歴を記憶するサージ印加履歴記憶部を備えたことを特徴とする請求項２又は４に記載の電力変換装置。
【請求項９】
前記電力変換装置は、前記サージ印加履歴記憶部のデータを、ネットワークを介して外部のサーバに送信できるように構成されていることを特徴とする請求項８に記載の電力変換装置。
【請求項１０】
前記第１の演算部が演算した前記ケーブル長の情報を表示する表示部を備えたことを特徴とする請求項１から９の何れか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷であるモータを駆動する電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置は、例えば直流電圧を交流電圧に変換するインバータ回路を備える。インバータ回路は、負荷であるモータを例えばＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式で駆動する。ＰＷＭ方式でモータを駆動する場合、インバータ回路は、矩形の電圧をモータに印加する。以下、インバータ回路が生成する矩形電圧とモータに印加される電圧とを区別するため、インバータ回路が生成する矩形電圧を「インバータ出力電圧」と称し、モータに印加される電圧を「モータ印加電圧」と称する。
【０００３】
インバータ出力電圧は、インバータ回路の出力端子とモータ端子とを接続するための出力配線であるケーブルを介してモータ端子に伝わる。このとき、ケーブルによってＬＣ共振が発生するため、モータ印加電圧の波形は過大なピークを有する振動波形となる。このような振動波形は、ある程度の時間を経て減衰する。しかしながら、先のモータ印加電圧が減衰しきる前に、新たなモータ印加電圧が印加されると、元の振動に新たな振動が重なって強め合い、モータ端子に過大な電圧が印加されることがあった。なお、このようにして生ずる過大電圧は、マイクロサージ電圧と称されている。
【０００４】
下記特許文献１には、負荷に印加される過電圧の低減を目的とし、ケーブルの長さであるケーブル長を推定することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２５２１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１の手法では、電流センサで得た電流値を基に、２つの電圧パルスを印加する時間間隔である最適遅延時間を決定しておく必要がある。特許文献１では、予め決定した最適遅延時間を用いてケーブルを伝搬する電圧の伝播時間及びケーブル長を推定する。このため、特許文献１の手法では、最適遅延時間を算出する処理が別途必要となり、ケーブル長の推定を簡易且つ迅速に行うことができなかった。ケーブル長は、客先の仕様によって大きく異なり、また、客先でのレイアウトの変更にも迅速に応える必要がある。このため、ケーブル長の推定を簡易且つ迅速に行うことが求められていた。
【０００７】
本発明は、上記に鑑みてなされたものであって、ケーブル長の推定を簡易且つ迅速に行うことができる電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するため、本発明に係る電力変換装置は、電力変換回路、電力変換回路とモータとを接続するケーブルに流れるサージ電流を測定する測定部、及び測定部が測定したサージ電流の立ち上がり時刻とサージ電流の立ち下がり時刻との時間差からケーブルのケーブル長を演算する第１の演算部を備える。
【発明の効果】
【０００９】
本発明によれば、ケーブル長の推定を簡易且つ迅速に行うことができる、という効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る電力変換装置の要部構成を示すブロック図
【図２】ステップ電圧印加時のマイクロサージ電圧の波形例を示す図
【図３】単一パルス及びステップ電圧印加時のマイクロサージ電圧の波形例を示す図
【図４】マイクロサージ電圧の発生を招くＰＷＭ制御の例を示す図
【図５】マイクロサージ電圧の低減例を示す図
【図６】ケーブル長の算出処理の概念を示す図
【図７】ケーブル長の算出処理に係る実施の形態１のフローチャート
【図８】ケーブル長を考慮したＰＷＭ制御の概念を示す図
【図９】特性インピーダンスの算出処理の概念を示す図
【図１０】特性インピーダンスの算出処理に係る実施の形態１のフローチャート
【図１１】ＰＷＭ駆動中におけるケーブル長の演算処理に係る実施の形態２のフローチャート
【図１２】実施の形態３に係る電力変換装置の要部構成を示すブロック図
【図１３】実施の形態４に係る電力変換装置の要部構成を示すブロック図
【図１４】実施の形態５に係る電力変換装置の要部構成を示すブロック図
【図１５】実施の形態１〜５におけるモータ制御演算部及びケーブル特性演算部の機能を実現するハードウェア構成の一例を示すブロック図
【図１６】実施の形態１〜５におけるモータ制御演算部及びケーブル特性演算部の機能を実現するハードウェア構成の他の例を示すブロック図
【発明を実施するための形態】
【００１１】
以下に、本発明の実施の形態に係る電力変換装置を図面に基づいて詳細に説明する。なお、以下の実施の形態により、本発明が限定されるものではない。
【００１２】
実施の形態１．
図１は、実施の形態１に係る電力変換装置の要部構成を示すブロック図である。実施の形態１に係る電力変換装置１は、図１に示すように、電力変換装置１の主回路であり、直流電源４０から印加される直流電圧を交流電圧に変換するインバータ回路２と、測定部であるサージ電流波形測定部４と、第１の演算部であるケーブル特性演算部５と、第２の演算部であるモータ制御演算部３と、表示部であるケーブル特性表示部６とを備える。電力変換装置１と、負荷であるモータ５０は、ケーブル７を介して接続されている。電力変換装置１は、負荷であるモータ５０をＰＷＭ駆動する。
【００１３】
サージ電流波形測定部４は、インバータ回路２の出力側に配置される。図１に示すモータ５０は、３相モータの例示であり、ケーブル７はＵ相、Ｖ相及びＷ相用の３本からなる。サージ電流波形測定部４は、インバータ回路２とモータ５０とを接続するケーブル７の各相に流れる電流を検出する。
【００１４】
本実施の形態のサージ電流波形測定部４は、マイクロサージ電圧によって引き起こされるサージ電流を正確に捕捉する能力が求められる。後述するように、サージ電流は、例えば１ｕｓ以下の短時間で変動する。このため、サージ電流波形測定部４としては、シャント方式を採用するのが好ましい。また、サージ電流波形測定部４の検出器には高精度の低抵抗体を用いることが好ましい。
【００１５】
ケーブル特性演算部５は、サージ電流波形測定部４が測定したサージ電流波形を基に、ケーブル７のケーブル長を演算する。
【００１６】
ケーブル特性表示部６は、ケーブル特性演算部５が演算したケーブル長を表示する。なお、一般的なインバータ製品には、液晶表示部が設けられている。このため、新たな表示部を設けることなく、既存の表示機能を利用し、パラメータ操作によって、ケーブル長の情報を表示してもよい。
【００１７】
モータ制御演算部３は、ケーブル特性演算部５がケーブル長を演算する際にモータ５０における任意の相、すなわち３相のうちの１つの相に出力電圧を印加する。また、モータ制御演算部３は、モータ５０をＰＷＭ駆動するための制御演算を行う。具体的には、ケーブル特性演算部５が演算したケーブル長の情報をＰＷＭ制御に反映させた制御演算を行い、当該制御演算に基づく指令信号を生成してインバータ回路２に出力する。
【００１８】
なお、図１では、インバータ回路２の出力側、すなわち外部にサージ電流波形測定部４を示しているが、インバータ回路２の内部に構成してもよい。具体例を挙げると、検出器として用いる低抵抗体を、インバータ回路２を構成するパワーモジュールの内部に実装する形態が考えられる。なお、パワーモジュールが接続されたプリント基板に実装する形態としてもよい。
【００１９】
また、インバータ回路２とモータ５０との間のケーブル７には、インバータ回路２のスイッチング動作に伴う高周波のコモンモードノイズ電流が流れる。このため、コモンモードノイズ電流の影響を受けないようにコモンモードノイズ低減用のフィルタをサージ電流波形測定部４の前段に備えていてもよい。
【００２０】
また、インバータ製品の制御電源回路及び制御基板といった制御回路は、インバータ回路２よりも高速でスイッチング動作する回路を有している。このため、当該制御回路で高周波ノイズが発生し易く、インバータ回路２及びサージ電流波形測定部４にノイズの影響を与える可能性がある。よって、サージ電流波形測定部４、及び、サージ電流波形測定部４と電気的な接続関係がある回路部については、ノイズ発生因子から空間的又は磁気的に隔離するような構造を備えていてもよい。なお、磁気的隔離構造の具体例として、ノイズの影響を防ぎたい回路部分の周囲を、磁気遮蔽性能を有する金属構造体で覆うといった手法が挙げられる。
【００２１】
次に、モータ５０に印加されるマイクロサージ電圧について、図２及び図３を参照して説明する。図２は、ステップ電圧印加時のマイクロサージ電圧の波形例を示す図である。図３は、単一パルス及びステップ電圧印加時のマイクロサージ電圧の波形例を示す図である。なお、図中のＶｄｃは電源電圧、すなわち直流電源４０の電圧である。
【００２２】
背景技術の項でも説明したように、マイクロサージ電圧は、ケーブル７のＬＣ共振が原因で発生する。ケーブル７のＬＣ共振が原因であるため、図２に示されるように、単一パルスの印加によってもマイクロサージ電圧は発生する。図２では、３００Ｖのインバータ出力電圧が印加されたときに、モータ印加電圧における第１波の波形のピークが５７６Ｖに跳ね上がっていることが示されている。
【００２３】
また、図３では、３００Ｖのインバータ出力電圧を、１μｓ程度の期間印加した後に、１μｓ程度の休止時間を設け、その後に再度印加した場合の波形が示されている。背景技術の項でも説明したが、先に印加されたモータ印加電圧が減衰する前に、新たなモータ印加電圧が印加されると、双方の電圧が重なって強め合い、モータ印加電圧が過大になる状況が示されている。具体的に、図３では、後から印加されたインバータ出力電圧の波形の直後において、モータ印加電圧のピークが９７８Ｖに跳ね上がっている状況が示されている。
【００２４】
このマイクロサージ電圧は、インバータ回路をＰＷＭ制御する際に、インバータ回路を構成するスイッチング素子を制御するＰＷＭパルスの間隔（以下「スイッチング間隔」と称する）及びケーブル長に起因して発生する。
【００２５】
マイクロサージ電圧の低減方策の１つは、各相のスイッチング間隔を十分に広くとることである。図３では、単一パルス電圧が立ち下がる時刻と、ステップ電圧が立ち上がる時刻との時間をｔとして示している。この時間ｔを長くとれば、モータ端子における電圧振動が減衰した後に、次の電圧が印加されることになり、マイクロサージ電圧が発生しにくくなる。よって、時間ｔの区間、つまり、インバータ出力電圧がゼロとなる区間を十分に広くとれば、マイクロサージ電圧を低減することができる。
【００２６】
次に、上記時間ｔがＰＷＭ動作に及ぼす影響について説明する。図４は、マイクロサージ電圧の発生を招くＰＷＭ制御の例を示す図である。図５は、マイクロサージ電圧の低減例を示す図である。
【００２７】
図４の上段部には、Ｗ相が全オフでＵ相及びＶ相がスイッチング動作する区間が示され、また、Ｖ相の電圧指令がキャリア波である三角波のピーク付近で交差する様子が示されている。このとき、線間電圧Ｕ−Ｖ及び線間電圧Ｖ−Ｗは、細幅のパルス状電圧となる。この細幅のパルス状電圧が、図４に示したスイッチング間隔の時間が短くなる要因である。以下、ここで言う細幅のパルス状電圧を、「細幅パルス」と略す。
【００２８】
上述のように、マイクロサージ電圧の発生は、ＰＷＭ制御の際に細幅パルスが生成されることが要因である。このため、細幅パルスを無くすような制御を行えばよいことが分かる。具体的には、図５においてハッチングで示したように、ＰＷＭ制御における三角波のピーク部分を禁止領域とすることが行われる。禁止領域は、インバータ回路２のスイッチング動作が許可されない領域、別言すればスイッチング動作が禁止される領域である。このような禁止領域を設定することで、図４に示すような、細幅パルスが生成されるのを回避することができる。
【００２９】
しかしながら、図５に示されるような、マイクロサージ電圧低減のＰＷＭ制御を行う場合、許容されるパルス幅の大きさ、すなわちパルス幅の下限値を定める必要がある。一方、パルス幅の下限値の設定には、設置環境でのケーブル長の把握が必要となる。ところが、一般的に、電力変換装置からモータまでのケーブルは、工場内の複雑な経路で敷設されている。このため、ケーブル長を正確に把握することは困難であった。
【００３０】
上記のような事情により、従来は、ケーブル長仕様の最大値（例えば５００ｍ長）でも問題とならないパルス幅の下限が設定されていた。しかしながら、このことは、電圧レベルがゼロの区間を必要以上に大きくとることを意味している。その結果として、モータ端子への印加電圧もゼロとなる区間が大きくなり、モータが回転ムラを引き起こすといった問題があった。
【００３１】
次に、実施の形態１に係る電力変換装置の要部動作について、図７のフローチャートに基づき、図６及び図８の図面を適宜参照して説明する。図６は、ケーブル長の算出処理の概念を示す図である。図６では、モータへの印加電圧を破線の波形で示し、ケーブルに流れるサージ電流を実線の波形で示している。また、図７は、ケーブル長の算出処理に係る処理フローを示すフローチャートである。図８は、ケーブル長を考慮したＰＷＭ制御の概念を示す図である。
【００３２】
まず、図７のステップＳ１０１において、モータ制御演算部３は、モータ５０における任意の相に電圧を印加する。モータ５０に印加する電圧は、図６の一点鎖線で示すようなステップ電圧でよい。このとき、図６の実線で示すように、印加電圧の立ち上がりに同期して立ち上がるサージ電流波形が観測される。このため、電圧の印加時間は、最初に立ち上がる第１波の立ち上がり波形と、同じ第１波の立ち下がり波形とが生起される程の短時間でよい。
【００３３】
次のステップＳ１０２，１０３のそれぞれにおいて、サージ電流波形測定部４は、第１波の立ち上がり時刻ｔ１と、第１波の立ち下がり時刻ｔ２とを測定する。さらに、次のステップＳ１０４において、サージ電流波形測定部４は、第１波の立ち下がり時刻ｔ２と、第１波の立ち上がり時刻ｔ１との差、すなわち図６に示すサージ電流波形における時間差Ｔ１を演算する。ここで演算された時間差Ｔ１の情報は、ケーブル特性演算部５に伝達される。
【００３４】
ここで、サージ電流の第１波は、図６に示すような台形波となるため、サージ電流がピーク値となる開始時と終了時をそれぞれ立ち上がり時刻ｔ１と立ち下がり時刻ｔ２とすればよい。ただし、立ち上がり時刻ｔ１は印加電圧の立ち上がり時としてもよい。また、立ち下がり時刻ｔ２は、印加電圧の立ち上がり時を立ち上がり時刻ｔ１としたときのｔ１における電流値と同等の電流値まで立ち下がるときの時刻としてもよい。また、立ち下がり時刻ｔ２は、サージ電流が０となる時刻またはサージ電流が正値から負値に変化したときの時刻としてもよい。また、立ち上がり時刻ｔ１及び立ち下がり時刻ｔ２は、電流ピーク値の例えば９０％の電流値となるときの時刻としてもよい。
【００３５】
上記のように、立ち上がり時刻と立ち下がり時刻は、サージ電流波形や電流のサンプリング周期等を考慮の上、決定すればよい。立ち上がり時刻と立ち下がり時刻の定義は、式（１）から求まるケーブル長の誤差に影響するため、ケーブル長の誤差が許容できる範囲において決定すればよい。
【００３６】
次のステップＳ１０５において、ケーブル特性演算部５は、時間差Ｔ１からケーブル長を演算する。ここで、ケーブル長の算出式は、以下の通りである。
【００３７】
ケーブル長＝時間差Ｔ１×伝搬速度／２    …（１）
【００３８】
上記（１）式における伝搬速度は、ケーブル内をサージ電流が伝わる速度である。この伝搬速度は下記の式で表される。
伝搬速度＝光速度／√（伝送線路媒質の実効比誘電率）
＝光速度／√（伝送線路媒質の比透磁率×比誘電率）
【００３９】
本実施の形態においては、サージ電流の伝搬速度を実測した結果、光速度の約半分と求められたため、（１）式として下記（１ａ）式を用いることができる。
【００４０】
ケーブル長＝時間差Ｔ１×（光速度／２）／２    …（１ａ）
【００４１】
本実施の形態においては、上記（１ａ）式のように、伝搬速度を光の速さの約１／２を基準にして計算すればよい。また、予め、ケーブルメーカや電線サイズに応じたケーブル絶縁材質の比透磁率と比誘電率を記憶したテーブルを作成して、この比透磁率と比誘電率を選択して（１）式を計算すると、ケーブル長の算出精度が更に向上する。
【００４２】
さらに、次のステップＳ１０６において、ケーブル特性表示部６は、ケーブル特性演算部５が演算したケーブル長を表示する。
【００４３】
上記（１）式から明らかなように、本実施の形態を用いた場合のケーブル長の算出にあたっては、サージ電流波形における第１波の時間差Ｔ１が分かればよく、上記特許文献１のように複数の電圧パルスを印加する必要はない。このため、実施の形態１の手法は、ケーブル長の推定を簡易且つ迅速に行うことができる。
【００４４】
モータ制御演算部３は、ケーブル特性演算部５が演算したケーブル長の情報を用いてＰＷＭ制御のための指令信号を生成する。前述したように、マイクロサージ電圧は、ＰＷＭ制御で生成されるスイッチング指令信号が時間軸上で細幅なパルス形状となる場合に発生し易くなる。このため、モータ制御演算部３では、ケーブル長を禁止領域に反映させて、細幅パルスが生成されないようにする。
【００４５】
具体的には、図８に示すようにケーブル長に応じて三角波のピーク周辺における禁止領域の幅を変更する。なお、ここで言う「禁止領域の幅」とは、図８ではハッチングで示した、ハッチング部における縦軸方向の幅である。この「禁止領域の幅」は、「スイッチング動作が許可されない電圧指令値の範囲」と言い替えてもよい。
【００４６】
図８の説明に戻り、演算されたケーブル長が長い場合には、紙面左側に示されるように、禁止領域の幅を相対的に大きくする。一方、演算されたケーブル長が短い場合には、紙面右側に示されるように、禁止領域の幅を相対的に小さくする。図８に示すように、ケーブル長が短い場合には、禁止領域の幅を狭くする分、パルス幅の下限値を小さくできる。禁止領域の幅をケーブル長に応じて調整することにより、例えば５００ｍ長といった従来における配線長仕様の最大値でもスイッチング間隔を必要以上に大きく設定する必要がなくなり、ＰＷＭ制御において使用できる電圧範囲を拡大することができる。このため、電力変換装置における電圧制御率を改善することができる。また、モータ端子への印加電圧がゼロとなる区間を小さくできるので、モータの回転ムラを抑制することができる。
【００４７】
なお、上記（１）の算出式からも明らかなように、実施の形態１の手法では、ケーブルの太さの情報は使用せず、時間差Ｔ１及び光速度の情報からケーブル長を算出できるので、ケーブルの太さが変わっても一律に適用することが可能である。
【００４８】
図７のフローではケーブル長を求めたが、ケーブル長の算出と共に、特性インピーダンスを求めてもよい。以下、特性インピーダンスの算出処理について、図９及び図１０を参照して説明する。図９は、特性インピーダンスの算出処理の概念を示す図である。図１０は、特性インピーダンスの算出処理に係る処理フローを示すフローチャートである。
【００４９】
まず、図１０のステップＳ２０１において、モータ制御演算部３は、モータ５０における任意の相に電圧を印加する。モータ５０に印加する電圧は、図９の一点鎖線で示すようなステップ電圧でよい。このとき、図９の実線で示すように、印加電圧の立ち上がりに同期して立ち上がるサージ電流波形が観測される。このため、電圧の印加時間は、最初に立ち上がる第１波の立ち上がり波形と、同じ第１波の立ち下がり波形とが生起される程の短時間でよい。
【００５０】
次のステップＳ２０２において、サージ電流波形測定部４は、第１波の電流ピークＩ１を測定する。また、次のステップＳ２０３では、電流ピークＩ１が生じたときの出力電圧波形の振幅値Ｖ１が測定される。出力電圧波形の振幅値Ｖ１は、インバータ回路２における直流母線電圧に相当する電圧値であるため、インバータ回路２に元々備わっている電圧測定機能を用いて把握することができる。ここで測定された電流ピークＩ１及び振幅値Ｖ１の情報は、ケーブル特性演算部５に伝達される。
【００５１】
次のステップＳ２０４において、ケーブル特性演算部５は、次式を用いて特性インピーダンスＺを演算する。
【００５２】
特性インピーダンスＺ＝振幅値Ｖ１／電流ピークＩ１    …（２）
【００５３】
そして、次のステップＳ２０５において、ケーブル特性表示部６は、ケーブル特性演算部５が演算した特性インピーダンスＺの値を表示する。
【００５４】
なお、求めた特性インピーダンスＺの情報は、ケーブルの特定に有用な情報となる。特性インピーダンスＺの情報をケーブル長の情報と共に管理するようにすれば、ケーブルの保守管理が容易となる。
【００５５】
以上説明したように、実施の形態１に係る電力変換装置によれば、サージ電流波形測定部４で測定した時間差Ｔ１と光速度のみを使用して、ケーブル長を算出できるので、ケーブル長の推定を簡易且つ迅速に行うことが可能となる。
【００５６】
また、実施の形態１の手法では、従来では不明又は把握困難であったケーブル長を電気的な手段で容易に算出することができ、算出したケーブル長をインバータのＰＷＭ制御に適用するようにした。これにより、インバータ回路をＰＷＭ制御する際のスイッチング間隔を、ケーブル長に応じた必要最小限の間隔とすることができ、マイクロサージ電圧の抑制、及び、電圧制御率の改善の効果を高めることが可能となる。すなわち、ＰＷＭ制御する際のスイッチング間隔を従来よりも小さくすることができ、マイクロサージ電圧の抑制、及び、電圧制御率の改善を実現できる。
【００５７】
従来、ケーブル長に関しては、既述の通り、ケーブル長の最大仕様に対応できるようなパルス幅の下限値などのパラメータを設定する方法や、長いケーブルに対応したインバータ運転モードである長配線モードをユーザによって任意に設定する方法が用いられていた。本実施の形態１によれば、長配線モードをユーザが設定する必要がなく、ケーブル長に対応したパラメータの設定が可能となる。
【００５８】
また、実施の形態１に係る電力変換装置によれば、ケーブル長の情報を記憶することができるので、任意のタイミングで表示装置に表示することが可能となる。これにより、的確なタイミングで、メーカの保守担当者又は現場の管理者に必要な情報の提供が可能となる。なお、ケーブル長の情報を設備ごと又は機種ごとに管理しておけば、ケーブルの保守管理が容易となる。これにより、必要な長さのケーブルを必要な分だけストックしておくことができるので、余分な配線を購入する必要が無く、保守コストの低減が可能となる。
【００５９】
従来、マイクロサージ電圧抑制のために、インダクタ及びキャパシタといった受動素子を追加する手法もある。しかしながら、基板サイズ又は筐体サイズの大型化につながり、コスト増加を招くという懸念があった。本実施の形態を用いれば、マイクロサージ電圧を抑制できるので、受動素子の小型化の実現、あるいは受動素子を不要とすることが可能になり、コスト低下につながる。
【００６０】
本実施の形態では電力変換回路としてインバータ回路を用いたが、コンバータ回路にも適用できる。
【００６１】
また、本実施の形態ではケーブル長に応じたＰＷＭ制御の駆動方法を説明したが、本実施の形態におけるケーブル長の算出により、過電圧や漏れ電流に対するフィルタ（ＥＭＣフィルタ、サインフィルタ、ｄＶ／ｄｔフィルタ）の選択や固定子抵抗などの所定の負荷のパラメータを調整することも可能である。
【００６２】
実施の形態２．
実施の形態１では、ケーブル長及び特性インピーダンスを算出する際に、算出用の電圧を印加する実施の形態であった。一方、電力変換装置１がモータ５０をＰＷＭ駆動している最中であっても、ケーブル長及び特性インピーダンスの算出は可能である。実施の形態２では、電力変換装置１がモータ５０をＰＷＭ駆動しているときの算出手法について説明する。なお、実施の形態２に係る電力変換装置の構成は、図１に示す実施の形態１の構成と同一もしくは同等であり、それらの構成部には同一の符号を付して、重複する説明は省略する。
【００６３】
図１１は、ＰＷＭ駆動中におけるケーブル長の演算処理に係る処理フローを示すフローチャートである。なお、図１１の処理フローを用いる前提として、インバータ回路２に出力する指令信号、すなわちＰＷＭ信号は、図４に示すような細幅パルスとならない程度のスイッチング間隔を有しているものとする。
【００６４】
まず、図１１のステップＳ３０１において、ケーブル特性演算部５は、サージ電流波形測定部４から受領したサージ電流値に対し、単位時間あたりの増加率を演算する。そして、次のステップＳ３０２において、ケーブル特性演算部５は、演算した増加率が予め定めた設定値を超えたか否かを判定する。演算した増加率が設定値を超えていなければ（ステップＳ３０２、Ｎｏ）、ステップＳ３０１の処理を繰り返す。一方、演算した増加率が設定値を超えていれば（ステップＳ３０２、Ｙｅｓ）、当該超えた時刻を含む前後の時間に対応する波形部分がサージ電流の立ち上がり部であると判定してステップＳ３０３に移行し、当該時刻ｔ３を記憶する。
【００６５】
また、次のステップＳ３０４において、ケーブル特性演算部５は、サージ電流波形測定部４から受領したサージ電流値に対し、単位時間あたりの減少率を演算する。そして、次のステップＳ３０５において、ケーブル特性演算部５は、演算した減少率が予め定めた設定値を超えたか否かを判定する。演算した減少率が設定値を超えていなければ（ステップＳ３０５、Ｎｏ）、ステップＳ３０４の処理を繰り返す。一方、演算した減少率が設定値を超えていれば（ステップＳ３０５、Ｙｅｓ）、当該超えた時刻を含む前後の時間に対応する波形部分がサージ電流の立ち下がり部であると判定してステップＳ３０６に移行し、当該時刻ｔ４を記憶する。
【００６６】
また、次のステップＳ３０７において、ケーブル特性演算部５は、記憶した時刻ｔ３，ｔ４を基に、次式を用いて時間差Ｔ２を演算する。
【００６７】
時間差Ｔ２＝時刻ｔ４−時刻ｔ３    …（３）
【００６８】
なお、上記（３）式で演算される時間差Ｔ２は、実施の形態１において、サージ電流波形測定部４で測定される時間差Ｔ１に対応する。
【００６９】
そして、次のステップＳ３０８において、ケーブル特性演算部５は、時間差Ｔ２からケーブル長を演算する。なお、ケーブル長は、上記（１）式と同様に、次式で演算すればよい。
【００７０】
ケーブル長＝時間差Ｔ２×（光速度／２）／２    …（４）
【００７１】
さらに、次のステップＳ３０９において、ケーブル特性表示部６は、ケーブル特性演算部５が演算したケーブル長を表示する。
【００７２】
なお、上記のステップＳ３０７の処理において、時間差Ｔ２を求めた後は、次の測定に備え、求めた値をリセットしてもよい。
【００７３】
また、上記のステップＳ３０３の処理では、サージ電流値の単位時間あたりの増加率が設定値を超えた時刻をｔ３として記憶したが、各相のＰＷＭ信号を使用し、ＰＷＭ信号の立ち上がり時刻から一定の時間範囲内で立ち上がったサージ電流の時刻ｔ３’を記憶するようにしてもよい。
【００７４】
また、上記のステップＳ３０６の処理では、サージ電流値の単位時間あたりの減少率が設定値を超えた時刻をｔ４として記憶したが、各相のＰＷＭ信号を使用し、ＰＷＭ信号の立ち下がり時刻から一定の時間範囲内で立ち下がったサージ電流の時刻ｔ４’を記憶するようにしてもよい。
【００７５】
そして、上記のステップＳ３０７の処理では、上記時間差Ｔ２を、上記時刻ｔ３'，ｔ４'を基に、次式を用いて演算することができる。
【００７６】
時間差Ｔ２＝時刻ｔ４'−時刻ｔ３'    …（５）
【００７７】
また、上記の処理フローでは、ステップＳ３０１からステップＳ３０６の処理を、ケーブル特性演算部５の処理として説明したが、サージ電流波形測定部４の処理としてもよい。サージ電流値における単位時間あたりの増加率又は減少率の判定には、差分回路又は微分回路、及び比較回路といった処理回路を用いて行うことができる。なお、既存のインバータ製品には、一般的に、短絡検出回路が設けられている。このため、サージ電流の立ち上がり時間及び立ち下がり時間の検出については、既存の短絡検出回路を流用してもよい。
【００７８】
実施の形態３．
図１２は、実施の形態３に係る電力変換装置の要部構成を示すブロック図である。図１２に示すように、実施の形態３に係る電力変換装置は、図１の構成において、サージ電流ピーク目標値を保持する記憶部８が設けられている。なお、その他の構成は、図１に示す実施の形態１の構成と同一もしくは同等であり、それらの構成部には同一の符号を付して、重複する説明は省略する。
【００７９】
実施の形態３におけるモータ制御演算部３は、ケーブル長に応じて禁止領域の幅を定めた後、必要に応じて以下の動作を行う。モータ制御演算部３は、サージ電流波形測定部４で測定された電流のピーク値（以下「電流ピーク値」と称する）を受領すると、別途定められて記憶部８に保持されているサージ電流ピーク目標値と比較し、比較結果に基づいて、禁止領域の幅を調整する。具体的に説明すると、電流ピーク値がサージ電流ピーク目標値に達していない場合、モータ制御演算部３は、禁止領域の幅を小さくする制御を行う。制御の方向としては、細幅パルスの生成を許容する方向の制御となる。一方、電流ピーク値がサージ電流ピーク目標値に達しているか、もしくは超えている場合、モータ制御演算部３は、禁止領域の幅を大きくする制御を行う。制御の方向としては、細幅パルスの生成を抑制する方向の制御となる。このような制御を行う制御系を、モータ制御演算部３に構成すれば、サージ電流のピークを自動的に好ましい値に設定することができるので、電圧制御率の改善が可能となる。また、モータ端子への印加電圧がゼロとなる区間を小さくできるので、モータの回転ムラを抑制することが可能となる。
【００８０】
実施の形態４．
図１３は、実施の形態４に係る電力変換装置の要部構成を示すブロック図である。図１３に示すように、実施の形態４に係る電力変換装置は、図１の構成において、サージ電流波形測定部４が測定したサージ電流のピーク値と、サージ電流波形の第１波における時間差Ｔ１又は時間差Ｔ２を記憶するサージ電流ピーク記憶部９が設けられている。また、サージ電流ピーク記憶部９に保持されたサージ電流ピーク値の履歴と、時間差Ｔ１又は時間差Ｔ２の履歴とを記憶するサージ印加履歴記憶部１０が設けられている。なお、図１３では、サージ電流ピーク記憶部９及びサージ印加履歴記憶部１０の各記憶領域が別々に設けられるように示しているが、１つの記憶部として構成してもよい。なお、その他の構成は、図１に示す実施の形態１の構成と同一もしくは同等であり、それらの構成部には同一の符号を付して、重複する説明は省略する。
【００８１】
実施の形態４に係る電力変換装置によれば、サージ電流ピーク値の履歴、及び、時間差Ｔ１又は時間差Ｔ２の履歴を記憶するサージ印加履歴記憶部１０が設けられているので、メーカの保守担当者又は現場の管理者に必要な情報を、所望のタイミングで提供することが可能となる。
【００８２】
実施の形態５．
図１４は、実施の形態５に係る電力変換装置の要部構成を示すブロック図である。実施の形態５に係る電力変換装置は、図１３に示す実施の形態４の構成において、サージ印加履歴記憶部１０のデータを、ネットワークを介して外部の保守用サーバ１１に送信できるように構成されている。なお、その他の構成は、図１３に示す実施の形態４の構成と同一もしくは同等であり、それらの構成部には同一の符号を付して、重複する説明は省略する。
【００８３】
実施の形態５に係る電力変換装置によれば、サージ印加履歴記憶部１０のデータ、すなわちサージ電流ピーク値の履歴データ、及び、時間差Ｔ１又は時間差Ｔ２の履歴データを外部の保守用サーバ１１に展開することができるので、現場に出向くことなく、また、現場の機器を操作せずに、必要な情報を得ることができる。
【００８４】
また、サージ印加履歴の情報を使用してモータの劣化診断を行い、劣化診断の結果を保守用サーバ１１に保持しておけば、必要に応じて機器更新の予測を行うことが可能になると共に、機器更新の予測結果をユーザに展開することが可能となる。
【００８５】
最後に、本実施の形態におけるモータ制御演算部３及びケーブル特性演算部５の機能を実現するハードウェア構成について、図１５を参照して説明する。モータ制御演算部３及びケーブル特性演算部５の機能を実現する場合には、図１５に示すように、演算を行うＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央処理装置）２００、ＣＰＵ２００によって読みとられるプログラムが保存されるメモリ２０２及び信号の入出力を行うインタフェース２０４を含む構成とすることができる。なお、ＣＰＵ２００は、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、又はＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）などと称されるものであってもよい。また、メモリ２０２とは、例えば、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  ＥＰＲＯＭ）などの、不揮発性又は揮発性の半導体メモリなどが該当する。
【００８６】
具体的に、メモリ２０２には、モータ制御演算部３及びケーブル特性演算部５の機能を実行するプログラムが格納されている。ＣＰＵ２００は、インタフェース２０４を介して、必要な情報の授受を行うことにより、本実施の形態で説明された各種の演算処理を実行する。
【００８７】
なお、図１５に示すＣＰＵ２００及びメモリ２０２は、図１６のように処理回路２０３に置き換えてもよい。処理回路２０３は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又は、これらを組み合わせたものが該当する。
【００８８】
なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００８９】
１  電力変換装置、２  インバータ回路、３  モータ制御演算部、４  サージ電流波形測定部、５  ケーブル特性演算部、６  ケーブル特性表示部、７  ケーブル、８  記憶部、９  サージ電流ピーク記憶部、１０  サージ印加履歴記憶部、１１  保守用サーバ、４０  直流電源、５０  モータ、２００  ＣＰＵ、２０２  メモリ、２０３  処理回路、２０４  インタフェース。
【図１】
0006541622.tif 000002
【図２】
0006541622.tif 000003
【図３】
0006541622.tif 000004
【図４】
0006541622.tif 000005
【図５】
0006541622.tif 000006
【図６】
0006541622.tif 000007
【図７】
0006541622.tif 000008
【図８】
0006541622.tif 000009
【図９】
0006541622.tif 000010
【図１０】
0006541622.tif 000011
【図１１】
0006541622.tif 000012
【図１２】
0006541622.tif 000013
【図１３】
0006541622.tif 000014
【図１４】
0006541622.tif 000015
【図１５】
0006541622.tif 000016
【図１６】
0006541622.tif 000017