(57)【特許請求の範囲】
【請求項１】
基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、
前記電子走行層は、ＩＩＩ−Ｖ族化合物半導体からなり、第１層、第２層及び第３層が順に積層された構造を有し、前記第２層は前記第１層及び前記第３層よりも電子の有効質量の軽い半導体からなり、前記第２層の伝導帯のエネルギが前記第１層及び前記第３層の伝導帯のエネルギよりも低く、前記第１層と前記第２層との界面及び前記第２層と前記第３層との界面に、前記ＩＩＩ−Ｖ族化合物半導体のＶ族元素が、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きいＶ族元素で置換された混晶領域を有し、
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＡｓであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＳｂであることを特徴とする半導体装置。
【請求項２】
前記電子走行層は、前記第１層としてＩｎＧａＡｓ層、前記第２層としてＩｎＡｓ層、前記第３層としてＩｎＧａＡｓ層が順に積層された構造を有することを特徴とする、請求項１に記載の半導体装置。
【請求項３】
基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、
前記電子走行層は、ＩＩＩ−Ｖ族化合物半導体からなり、第１層、第２層及び第３層が順に積層された構造を有し、前記第２層は前記第１層及び前記第３層よりも電子の有効質量の軽い半導体からなり、前記第２層の伝導帯のエネルギが前記第１層及び前記第３層の伝導帯のエネルギよりも低く、前記第１層と前記第２層との界面及び前記第２層と前記第３層との界面に、前記ＩＩＩ−Ｖ族化合物半導体のＶ族元素が、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きいＶ族元素で置換された混晶領域を有し、
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＰであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＡｓであることを特徴とする半導体装置。
【請求項４】
基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、
前記電子走行層は、ＩＩＩ−Ｖ族化合物半導体からなり、第１層、第２層及び第３層が順に積層された構造を有し、前記第２層は前記第１層及び前記第３層よりも電子の有効質量の軽い半導体からなり、前記第２層の伝導帯のエネルギが前記第１層及び前記第３層の伝導帯のエネルギよりも低く、前記第１層と前記第２層との界面及び前記第２層と前記第３層との界面に、前記ＩＩＩ−Ｖ族化合物半導体のＶ族元素が、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きいＶ族元素で置換された混晶領域を有し、
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＰであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＳｂであることを特徴とする半導体装置。
【請求項５】
前記電子走行層は、前記第１層としてＩｎＧａＰ層、前記第２層としてＩｎＰ層、前記第３層としてＩｎＧａＰ層が順に積層された構造を有することを特徴とする、請求項３又は４に記載の半導体装置。
【請求項６】
前記半導体積層構造は、さらに下部バリア層を含み、前記下部バリア層、前記電子走行層及び前記電子供給層が順に積層された構造を有し、前記電子走行層の前記第１層及び前記第３層の伝導帯のエネルギが前記下部バリア層及び前記電子供給層の伝導帯のエネルギよりも低いことを特徴とする、請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記混晶領域の伝導帯のエネルギは、前記第２層の伝導帯のエネルギよりも低いことを特徴とする、請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程を含み、
前記電子走行層を形成する工程は、
ＩＩＩ−Ｖ族化合物半導体からなる第１層を形成し、
前記第１層上に、前記第１層よりも電子の有効質量の軽いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが前記第１層よりも低い第２層を形成し、
前記第２層上に、前記第２層よりも電子の有効質量の重いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが前記第２層よりも高い第３層を形成する、各工程を含み、
さらに、前記第１層を形成する工程と前記第２層を形成する工程との間及び前記第２層を形成する工程と前記第３層を形成する工程との間に、前記ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射する工程を含み、
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＡｓであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＳｂであることを特徴とする半導体装置の製造方法。
【請求項９】
前記電子走行層を形成する工程において、前記第１層としてＩｎＧａＡｓ層を形成し、前記第２層としてＩｎＡｓ層を形成し、前記第３層としてＩｎＧａＡｓ層を形成することを特徴とする、請求項８に記載の半導体装置の製造方法。
【請求項１０】
基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程を含み、
前記電子走行層を形成する工程は、
ＩＩＩ−Ｖ族化合物半導体からなる第１層を形成し、
前記第１層上に、前記第１層よりも電子の有効質量の軽いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが前記第１層よりも低い第２層を形成し、
前記第２層上に、前記第２層よりも電子の有効質量の重いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが前記第２層よりも高い第３層を形成する、各工程を含み、
さらに、前記第１層を形成する工程と前記第２層を形成する工程との間及び前記第２層を形成する工程と前記第３層を形成する工程との間に、前記ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射する工程を含み、
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＰであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＡｓであることを特徴とする半導体装置の製造方法。
【請求項１１】
基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程を含み、
前記電子走行層を形成する工程は、
ＩＩＩ−Ｖ族化合物半導体からなる第１層を形成し、
前記第１層上に、前記第１層よりも電子の有効質量の軽いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが前記第１層よりも低い第２層を形成し、
前記第２層上に、前記第２層よりも電子の有効質量の重いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが前記第２層よりも高い第３層を形成する、各工程を含み、
さらに、前記第１層を形成する工程と前記第２層を形成する工程との間及び前記第２層を形成する工程と前記第３層を形成する工程との間に、前記ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射する工程を含み、
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＰであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＳｂであることを特徴とする半導体装置の製造方法。
【請求項１２】
前記電子走行層を形成する工程において、前記第１層としてＩｎＧａＰ層を形成し、前記第２層としてＩｎＰ層を形成し、前記第３層としてＩｎＧａＰ層を形成することを特徴とする、請求項１０又は１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
例えばミリ波帯（約３０〜約３００ＧＨｚ）やサブミリ波帯（約３００ＧＨｚ〜約３ＴＨｚ）で動作可能な通信用超高速トランジスタの一つに高電子移動度トランジスタ（ＨＥＭＴ；High Electron Mobility Transistor）がある。
例えば、ＩＩＩ−Ｖ族化合物半導体を用いたＨＥＭＴとしては、例えば、チャネル層（電子走行層）にＩｎＧａＡｓを用い、電子供給層（バリア層）にＩｎＡｌＡｓ又はＡｌＧａＡｓを用いたＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ又はＡｌＧａＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ、あるいは、チャネル層にＩｎＧａＰを用い、電子供給層にＡｌＧａＡｓ又はＩｎＡｌＰを用いたＡｌＧａＡｓ／ＩｎＧａＰ系ＨＥＭＴ又はＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴなどがある。
【０００３】
このようなＨＥＭＴの高速化を、真性遅延時間を短縮することによって実現するには、例えば、ゲート長を微細化する、チャネル層中の電子速度を増大させるなどの方法がある。
このうち、チャネル層中の電子速度を増大させるには、電子の有効質量の軽い半導体をチャネル層に用いれば良い。
【０００４】
そこで、ＨＥＭＴのチャネル層中に、電子の有効質量の軽い半導体からなる層を設けたコンポジットチャネルＨＥＭＴがある。
例えば、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ又はＡｌＧａＡｓ／ＩｎＧａＡｓ系ＨＥＭＴのＩｎＧａＡｓチャネル層中に、電子の有効質量の軽い半導体であるＩｎＡｓからなるＩｎＡｓ層を設けたＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴがある。また、例えば、ＡｌＧａＡｓ／ＩｎＧａＰ系ＨＥＭＴ又はＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴのＩｎＧａＰチャネル層中に、電子の有効質量の軽い半導体であるＩｎＰからなるＩｎＰ層を設けたＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３１３８１５号公報
【特許文献２】特開平９−２０５１９７号公報
【特許文献３】特表２０１２−５２３７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、例えばＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴでは、チャネル層は、ＩｎＧａＡｓ層、ＩｎＡｓ層、ＩｎＧａＡｓ層が順に積層された構造を有し、ＩｎＡｓ層はＩｎＧａＡｓ層よりも電子の有効質量の軽い半導体からなる層である。
この場合、ＩｎＧａＡｓよりもＩｎＡｓの格子定数の方が大きいため、チャネル層を構成するＩｎＡｓ層に圧縮歪みが加わることになる。
【０００７】
そして、圧縮歪みが加わったＩｎＡｓ層は、無歪みのＩｎＡｓ層よりも電子の有効質量が増大する。この結果、電子の有効質量が軽い半導体であるというＩｎＡｓの有効性を十分には活かせなくなる。これはＨＥＭＴの高速化を図る上で好ましくない。
また、ＩｎＡｓ層に圧縮歪みが加わると、ＩｎＡｓ層の結晶が劣化してしまう。この結果、ＩｎＡｓ層を厚くすることが難しくなり、ＩｎＡｓ層を厚くすることができないと、ＩｎＡｓ層に十分に電子を溜め込むことができず、ＩｎＡｓ層を挟むＩｎＧａＡｓ層にまで電子が広がってしまうことになる。これはＨＥＭＴの高速化を図る上で好ましくない。
【０００８】
なお、ここでは、ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴにおける課題として説明しているが、他の材料系のコンポジットチャネルＨＥＭＴ（例えばＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ）においても同様の課題がある。
そこで、チャネル層を構成する電子の有効質量の軽い半導体からなる層に加わる圧縮歪みを低減したい。
【課題を解決するための手段】
【０００９】
本半導体装置は、基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、電子走行層は、ＩＩＩ−Ｖ族化合物半導体からなり、第１層、第２層及び第３層が順に積層された構造を有し、第２層は第１層及び第３層よりも電子の有効質量の軽い半導体からなり、第２層の伝導帯のエネルギが第１層及び第３層の伝導帯のエネルギよりも低く、第１層と第２層との界面及び第２層と第３層との界面に、ＩＩＩ−Ｖ族化合物半導体のＶ族元素が、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素で置換された混晶領域を有し、ＩＩＩ−Ｖ族化合物半導体のＶ族元素はＡｓであり、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素はＳｂである。
また、本半導体装置は、基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、電子走行層は、ＩＩＩ−Ｖ族化合物半導体からなり、第１層、第２層及び第３層が順に積層された構造を有し、第２層は第１層及び第３層よりも電子の有効質量の軽い半導体からなり、第２層の伝導帯のエネルギが第１層及び第３層の伝導帯のエネルギよりも低く、第１層と第２層との界面及び第２層と第３層との界面に、ＩＩＩ−Ｖ族化合物半導体のＶ族元素が、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素で置換された混晶領域を有し、ＩＩＩ−Ｖ族化合物半導体のＶ族元素はＰであり、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素はＡｓである。
また、本半導体装置は、基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、電子走行層は、ＩＩＩ−Ｖ族化合物半導体からなり、第１層、第２層及び第３層が順に積層された構造を有し、第２層は第１層及び第３層よりも電子の有効質量の軽い半導体からなり、第２層の伝導帯のエネルギが第１層及び第３層の伝導帯のエネルギよりも低く、第１層と第２層との界面及び第２層と第３層との界面に、ＩＩＩ−Ｖ族化合物半導体のＶ族元素が、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素で置換された混晶領域を有し、ＩＩＩ−Ｖ族化合物半導体のＶ族元素はＰであり、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素はＳｂである。
【００１０】
本半導体装置の製造方法は、基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程を含み、電子走行層を形成する工程は、ＩＩＩ−Ｖ族化合物半導体からなる第１層を形成し、第１層上に、第１層よりも電子の有効質量の軽いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが第１層よりも低い第２層を形成し、第２層上に、第２層よりも電子の有効質量の重いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが第２層よりも高い第３層を形成する、各工程を含み、さらに、第１層を形成する工程と第２層を形成する工程との間及び第２層を形成する工程と第３層を形成する工程との間に、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射する工程を含み、ＩＩＩ−Ｖ族化合物半導体のＶ族元素はＡｓであり、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素はＳｂである。
また、本半導体装置の製造方法は、基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程を含み、電子走行層を形成する工程は、ＩＩＩ−Ｖ族化合物半導体からなる第１層を形成し、第１層上に、第１層よりも電子の有効質量の軽いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが第１層よりも低い第２層を形成し、第２層上に、第２層よりも電子の有効質量の重いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが第２層よりも高い第３層を形成する、各工程を含み、さらに、第１層を形成する工程と第２層を形成する工程との間及び第２層を形成する工程と第３層を形成する工程との間に、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射する工程を含み、ＩＩＩ−Ｖ族化合物半導体のＶ族元素はＰであり、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素はＡｓである。
また、本半導体装置の製造方法は、基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程を含み、電子走行層を形成する工程は、ＩＩＩ−Ｖ族化合物半導体からなる第１層を形成し、第１層上に、第１層よりも電子の有効質量の軽いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが第１層よりも低い第２層を形成し、第２層上に、第２層よりも電子の有効質量の重いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが第２層よりも高い第３層を形成する、各工程を含み、さらに、第１層を形成する工程と第２層を形成する工程との間及び第２層を形成する工程と第３層を形成する工程との間に、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射する工程を含み、ＩＩＩ−Ｖ族化合物半導体のＶ族元素はＰであり、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素はＳｂである。
【発明の効果】
【００１１】
したがって、本半導体装置及びその製造方法によれば、チャネル層を構成する電子の有効質量の軽い半導体からなる層に加わる圧縮歪みを低減することができるという利点がある。
【図面の簡単な説明】
【００１２】
【図１】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の構成を示す模式的断面図である。
【図２】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の伝導帯バンド構造を示す模式図である。
【図３】一般的な半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の構成を示す模式的断面図である。
【図４】一般的な半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の伝導帯バンド構造を示す模式図である。
【図５】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を説明するための模式的断面図である。
【図６】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を説明するための模式的断面図である。
【図７】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を説明するための模式的断面図である。
【図８】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を説明するための模式的断面図である。
【図９】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を説明するための模式的断面図である。
【図１０】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を説明するための模式的断面図である。
【図１１】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を説明するための模式的断面図である。
【図１２】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を説明するための模式的断面図である。
【図１３】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を説明するための模式的断面図である。
【図１４】本実施形態の半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を説明するための模式的断面図である。
【図１５】本実施形態の変形例の半導体装置（ＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴ；ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ）の構成を示す模式的断面図である。
【図１６】本実施形態の変形例の半導体装置（ＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴ；ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ）の伝導帯バンド構造を示す模式図である。
【図１７】一般的な半導体装置（ＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴ；ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ）の構成を示す模式的断面図である。
【図１８】一般的な半導体装置（ＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴ；ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ）の伝導帯バンド構造を示す模式図である。
【発明を実施するための形態】
【００１３】
以下、図面により、本発明の実施の形態にかかる半導体装置について、図１〜図１８を参照しながら説明する。
本実施形態にかかる半導体装置は、例えば通信に用いられる超高速トランジスタの一つである、ＩＩＩ−Ｖ族化合物半導体を用いたＨＥＭＴ、即ち、ＩＩＩ−Ｖ族化合物半導体ヘテロ構造を有するＨＥＭＴを備える。
【００１４】
本実施形態では、半導体装置は、例えば、基板上に、ＩＩＩ−Ｖ族化合物半導体としてＩｎＡｌＡｓ／ＩｎＧａＡｓ系化合物半導体を用いた半導体積層構造を有するＨＥＭＴ、即ち、電子走行層（チャネル層）にＩｎＧａＡｓを用い、電子供給層（バリア層）にＩｎＡｌＡｓを用いたＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ（ＩｎＧａＡｓチャネルＨＥＭＴ）を備える。
【００１５】
このＨＥＭＴは、例えば、ミリ波（約３０〜約３００ＧＨｚ）やサブミリ波（約３００ＧＨｚ〜約３ＴＨｚ）の領域で動作可能なトランジスタである。
本ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴは、図１に示すように、基板１０と、基板１０上に設けられた半導体積層構造２６と、半導体積層構造２６上に設けられたゲート電極３３、ソース電極３１及びドレイン電極３２とを備える。
【００１６】
本実施形態では、基板１０は、半絶縁性ＩｎＰ基板［例えば半絶縁性（１００）ＩｎＰ基板；半導体基板］である。なお、基板１０としては、ＧａＡｓ基板やＳｉ基板を用いることもできる。
半導体積層構造２６は、電子走行層２４及び電子供給層２５を含む半導体積層構造である。ここでは、半導体積層構造２６は、バッファ層１１、下部バリア層１２、電子走行層（チャネル層）２４、電子供給層（上部バリア層）２５、エッチング停止層２１、キャップ層２２を順に積層した構造になっている。なお、キャップ層２２をオーミックコンタクト用キャップ層ともいう。
【００１７】
本実施形態では、バッファ層１１は、例えば、厚さが約１０００ｎｍである。なお、バッファ層１１に用いる材料は、基板１０に応じて異なる。なお、バッファ層１１は、必要に応じて設ければ良い。
下部バリア層１２は、ＩｎＡｌＡｓ層である。ここでは、アンドープのＩｎＡｌＡｓ層である。例えば、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ層であり、その厚さは約２００ｎｍである。なお、バッファ層１１を設けない場合には、この下部バリア層１２がバッファ層としても機能することになる。
【００１８】
電子走行層２４は、ＩｎＧａＡｓ系化合物半導体（ＩＩＩ−Ｖ族化合物半導体）からなり、ＩｎＧａＡｓ層（第１層）１３、ＩｎＡｓ層（第２層）１５、ＩｎＧａＡｓ層（第３層）１７が順に積層された構造（ここでは３層構造）を有する。この場合、ＩｎＡｓ層１５は、ＩｎＧａＡｓ層１３、１７よりも電子の有効質量の軽い半導体からなる。
このように、本実施形態のＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴは、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴのＩｎＧａＡｓチャネル層中に、電子の有効質量の軽い半導体であるＩｎＡｓからなるＩｎＡｓ層を設けたＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴである。なお、ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴを、Ａｓ系コンポジットチャネルＨＥＭＴともいう。
【００１９】
このＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴの半導体積層構造２６は、下部バリア層（ＩｎＡｌＡｓ層）１２、電子走行層２４及び電子供給層（ＩｎＡｌＡｓ層）２５が順に積層された構造を有する。
そして、図２の伝導帯バンド構造（垂直方向の伝導帯バンド構造）に示すように、下部バリア層１２、電子走行層２４及び電子供給層２５によって構成される量子井戸の中に、電子走行層２４の第１層１３、第２層１５及び第３層１７によって構成され、この量子井戸よりも伝導帯のエネルギが深い（低い）量子井戸が設けられている。
【００２０】
また、図２の伝導帯バンド構造に示すように、電子走行層２４の第１層１３及び第３層１７（ＩｎＧａＡｓ層）の伝導帯のエネルギが下部バリア層１２及び電子供給層２５（ＩｎＡｌＡｓ層）の伝導帯のエネルギよりも低く、かつ、第２層１５（ＩｎＡｓ層）の伝導帯のエネルギが第１層１３及び第３層１７の伝導帯のエネルギよりも低くなっている。
つまり、下部バリア層１２及び電子供給層２５、電子走行層２４の第１層１３及び第３層１７、電子走行層２４の第２層１５の順に伝導帯のエネルギが低くなっており、伝導帯のエネルギが最も低い電子走行層２４の第２層１５がチャネルとして機能し、その次に伝導帯のエネルギが低い電子走行層２４の第１層１３及び第３層１７がサブチャネルとして機能するようになっている。
【００２１】
そして、図１に示すように、電子走行層２４は、ＩｎＧａＡｓ層１３とＩｎＡｓ層１５との界面及びＩｎＡｓ層１５とＩｎＧａＡｓ層１７との界面に、それを構成するＩｎＧａＡｓ系化合物半導体のＶ族元素であるＡｓが、ＩｎＧａＡｓ系化合物半導体のＶ族元素であるＡｓよりも原子半径の大きいＶ族元素であるＳｂで置換された混晶領域１４、１６を有する。
【００２２】
つまり、電子走行層２４は、伝導帯のエネルギが浅い量子井戸と伝導帯のエネルギが深い量子井戸との間に、これらの量子井戸を構成するＩＩＩ−Ｖ族化合物半導体のＶ族元素であるＡｓが、ＩＩＩ−Ｖ族化合物半導体のＶ族元素であるＡｓよりも原子半径の大きいＶ族元素であるＳｂで置換された混晶領域１４、１６を有する。
これにより、電子走行層２４を構成する電子の有効質量の軽い半導体からなるＩｎＡｓ層１５に加わる圧縮歪みを低減することができる。
【００２３】
この場合、図２の伝導帯バンド構造に示すように、混晶領域１４、１６の伝導体のエネルギは、ＩｎＡｓ層１５の伝導帯のエネルギよりも低くなる。これにより、電子走行層２４のＩｎＧａＡｓ層１３、ＩｎＡｓ層１５、ＩｎＧａＡｓ層１７によって構成される量子井戸のＩｎＡｓ層１５に、電子をより閉じ込めることが可能となる。
なお、ＩｎＧａＡｓ層１３を下部層又は下部チャネル層ともいう。また、ＩｎＡｓ層１５を中間層又は中間チャネル層ともいう。また、ＩｎＧａＡｓ層１７を上部層又は上部チャネル層ともいう。また、混晶領域１４、１６を、Ｓｂを含む混晶領域、置換領域、Ａｓ／Ｓｂ置換領域、Ｓｂビーム照射領域、Ｓｂ雰囲気による混晶領域ともいう。また、ＩｎＧａＡｓ層１３とＩｎＡｓ層１５との界面に設けられている混晶領域１４を、下部混晶領域ともいう。また、ＩｎＡｓ層１５とＩｎＧａＡｓ層１７との界面に設けられている混晶領域１６を、上部混晶領域ともいう。
【００２４】
本実施形態では、図１に示すように、電子走行層２４は、アンドープのＩｎＧａＡｓ層１３、Ｓｂビーム照射領域１４、アンドープのＩｎＡｓ層１５、Ｓｂビーム照射領域１６、アンドープのＩｎＧａＡｓ層１７を下から順に備えた構造になっている。
ここで、アンドープのＩｎＧａＡｓ層１３は、例えば、ＩｎＰに格子整合するｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層であり、厚さは約３ｎｍである。また、Ｓｂビーム照射領域１４は、例えば１原子層程度の極薄の領域である。また、アンドープのＩｎＡｓ層１５は、例えば、厚さは約５ｎｍである。また、Ｓｂビーム照射領域１６は、例えば１原子層程度の極薄の領域である。また、アンドープのＩｎＧａＡｓ層１７は、例えば、ＩｎＰに格子整合するｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層であり、厚さは約２ｎｍである。
【００２５】
このように、電子走行層２４は、ＩＩＩ−Ｖ族化合物半導体からなり、第１層１３、第２層１５及び第３層１７が順に積層された構造を有し、第２層１５は第１層１３及び第３層１７よりも電子の有効質量の軽い半導体からなる。
そして、第２層１５の伝導帯のエネルギが第１層１３及び第３層１７の伝導帯のエネルギよりも低く、第１層１３と第２層１５との界面及び第２層１５と第３層１７との界面に、ＩＩＩ−Ｖ族化合物半導体のＶ族元素が、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素で置換された混晶領域１４、１６を有する。
【００２６】
本実施形態では、ＩＩＩ−Ｖ族化合物半導体のＶ族元素はＡｓであり、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素はＳｂである。また、電子走行層２４は、第１層１３としてＩｎＧａＡｓ層、第２層１５としてＩｎＡｓ層、第３層１７としてＩｎＧａＡｓ層が順に積層された構造を有する。
電子供給層２５は、ＩｎＡｌＡｓスペーサ層１８、Ｓｉ−δドーピング層１９、ＩｎＡｌＡｓバリア層２０を順に積層させた構造を有する。
【００２７】
ここでは、電子供給層２５は、アンドープのＩｎＡｌＡｓスペーサ層１８、Ｓｉをδドープしてｎ型導電性を付与したＩｎＡｌＡｓによって形成されるＳｉ−δドーピング層１９、アンドープのＩｎＡｌＡｓバリア層２０を順に積層させた構造を有する。
例えば、電子供給層２５は、厚さ約３ｎｍのｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層１８、Ｓｉのδドーピング量を約１×１０１３ｃｍ−２程度としたＳｉ−δドーピング層１９、厚さ約６ｎｍのｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓバリア層２０を順に積層させた構造を有する。
【００２８】
エッチング停止層２１は、ＩｎＰ層であり、キャップ層２２に対するエッチング停止層である。
ここでは、アンドープのＩｎＰ層、即ち、ｉ−ＩｎＰ層であり、その厚さは、約３ｎｍである。
なお、このエッチング停止層２１は、ＩｎＡｌＡｓ電子供給層２５の酸化を防ぐ保護層としての機能も有する。
【００２９】
キャップ層２２は、ＩｎＧａＡｓ層である。ここでは、Ｓｉをドープしてｎ型導電性を付与したｎ−ＩｎＧａＡｓ層である。例えば、ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層であり、その厚さは約２０ｎｍであり、Ｓｉドーピング量は約２×１０１９ｃｍ−３程度である。なお、ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層に、ｎ−Ｉｎ０．７０Ｇａ０．３０Ａｓ層を積層して、２層構造のキャップ層にしても良い。この場合、ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層の厚さは約２０ｎｍとし、ｎ−Ｉｎ０．７０Ｇａ０．３０Ａｓ層の厚さは約１０ｎｍとし、Ｓｉドーピング量は約２×１０１９ｃｍ−３程度とすれば良い。また、ｎ型ＩｎＧａＡｓ層とｎ型ＩｎＡｌＡｓ層を積層して、２層構造のキャップ層にしても良い。
【００３０】
なお、半導体積層構造２６は、基板１０の上方に少なくとも電子走行層２４及び電子供給層２５を含むものであれば良く、他の積層構造になっていても良い。また、半導体積層構造２６を、ヘテロ構造半導体層ともいう。
そして、このように構成される半導体積層構造２６上に、ゲート電極３３、ソース電極３１及びドレイン電極３２が設けられており、半導体積層構造２６の表面はＳｉＯ２膜（絶縁膜）２３によって覆われている。
【００３１】
ここでは、キャップ層２２上に、電極金属として例えばＴｉ／Ｐｔ／Ａｕを用いたソース電極（金属電極）３１及びドレイン電極（金属電極）３２が設けられている。
つまり、キャップ層２２と金属電極であるソース電極３１及びドレイン電極３２との接触がオーミックコンタクトとなるように、キャップ層２２上に金属電極であるソース電極３１及びドレイン電極３２が設けられている。このため、ソース電極３１及びドレイン電極３２をオーミック電極という。
【００３２】
また、ｉ−ＩｎＰ層２１上に、電極金属として例えばＴｉ／Ｐｔ／Ａｕを用いたゲート電極（金属電極）３３が設けられている。
ところで、本実施形態において、電子走行層２４を、上述のように構成しているのは、以下の理由による。
ＨＥＭＴの高速化を実現するために、チャネル層中の電子速度を増大させるには、電子の有効質量の軽い半導体をチャネル層に用いれば良い。
【００３３】
ここで、電子の有効質量の軽い半導体としては、例えば、ＩｎＡｓ（０．０２２ｍ０）、ＩｎＳｂ（０．０１４ｍ０）、これらの混晶であるＩｎＡｓＳｂなどがある。なお、ｍ０は電子の静止質量である。
例えば、ＩｎＡｓは、Ａｌ（Ｇａ）Ｓｂをバリア層としたＨＥＭＴに用いられたり、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴのＩｎＧａＡｓチャネル層中に極薄層として導入されてＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴとするのに用いられたりする。
【００３４】
このうち、ＩｎＡｓをＡｌ（Ｇａ）Ｓｂをバリア層としたＨＥＭＴに用いる場合、ＩｎＡｓ、ＡｌＳｂ、ＧａＳｂの格子定数が約０．６１ｎｍ程度で近いことから、これらの組合せで比較的良好なヘテロ構造が得られる。
一方、ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴは、図３に示すように、電子走行層（チャネル層）２４を上下のＩｎ０．５３Ｇａ０．４７Ａｓ層１３、１７でＩｎＡｓ層１５を挟んだ構造とし、下部バリア層１２及び電子供給層２５にＩｎ０．５２Ａｌ０．４８Ａｓを用い、電子走行層２４のＩｎ０．５３Ｇａ０．４７Ａｓと下部バリア層１２及び電子供給層２５のＩｎ０．５２Ａｌ０．４８Ａｓとが格子整合するようにする。この場合、伝導帯バンド構造は図４に示すようになる。
【００３５】
このようなＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴの場合、ＩｎＧａＡｓよりもＩｎＡｓの格子定数の方が大きいため、チャネル層２４に導入されたＩｎＡｓ層１５に圧縮歪みが加わることになる。
そして、圧縮歪みが加わったＩｎＡｓ層１５は、無歪みのＩｎＡｓ層１５よりも電子の有効質量が増大する。この結果、電子の有効質量が軽い半導体であるというＩｎＡｓの有効性を十分には活かせなくなる。これはＨＥＭＴの高速化を図る上で好ましくない。
【００３６】
また、ＩｎＡｓ層１５に圧縮歪みが加わると、ＩｎＡｓ層１５の結晶が劣化してしまうため、ＩｎＡｓ層１５を厚くすることが難しい。また、ＩｎＡｓ層１５をあまり厚くすると、ＩｎＡｓ層１５の結晶品質が劣化してしまう。また、ＩｎＡｓ層１５を厚くすることができないと、ＩｎＡｓ層１５に十分に電子を溜め込むことができず、ＩｎＡｓ層１５を挟むＩｎＧａＡｓ層１３、１７にまで電子が広がってしまうことになる。例えば、現在のところ結晶品質が劣化しない程度の厚さは約２ｎｍ程度であり、この程度の厚さだと、ＩｎＡｓ層１５に十分に電子を溜めこむことができず、上下のＩｎＧａＡｓ層１３、１７にまで電子が広がってしまうことになる。これはＨＥＭＴの高速化を図る上で好ましくない。
【００３７】
そこで、本実施形態では、上述のように、ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴの電子走行層２４を、ＩｎＧａＡｓ層１３とＩｎＡｓ層１５との界面及びＩｎＡｓ層１５とＩｎＧａＡｓ層１７との界面に、それを構成するＩｎＧａＡｓ系化合物半導体のＶ族元素であるＡｓが、ＩｎＧａＡｓ系化合物半導体のＶ族元素であるＡｓよりも原子半径の大きいＶ族元素であるＳｂで置換された混晶領域１４、１６を有するものとしている。
【００３８】
この混晶領域１４、１６では、ＩｎＧａＡｓ系化合物半導体であるＩｎＧａＡｓやＩｎＡｓに含まれるＡｓがＳｂで置換され、ＩｎＳｂ、ＩｎＡｓＳｂ、ＩｎＧａＳｂ、ＩｎＧａＡｓＳｂなどのＡｓよりも原子半径の大きいＳｂを含む混晶になっている。これらのＡｓよりも原子半径の大きいＳｂを含む混晶は、ＩｎＡｓよりも格子定数が大きいため（格子定数の大小関係；ＩｎＧａＡｓ＜ＩｎＡｓ＜Ｓｂを含む混晶）、ＩｎＡｓに加わる圧縮歪みを低減する作用がある。
【００３９】
これにより、ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴの電子走行層２４を構成する電子の有効質量の軽い半導体からなるＩｎＡｓ層１５に加わる圧縮歪みを低減することができる。この結果、ＩｎＡｓ層１５中の電子の有効質量の増大が抑制され、電子の有効質量が軽い半導体であるというＩｎＡｓの本来の物性が十分に活かされるようになる。また、圧縮歪みが加わることによるＩｎＡｓ層１５の結晶品質の劣化を抑制することができ、高品質の結晶を維持しつつ、ＩｎＡｓ層１５をできるだけ厚くして、ＩｎＡｓ層１５に十分に電子を溜め込む（閉じ込める）ことができるようになる。これらの点によって、ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴの高速化を実現することが可能となる。
【００４０】
この場合、図２の伝導帯バンド構造に示すように、混晶領域１４、１６の伝導体のエネルギは、ＩｎＡｓ層１５の伝導帯のエネルギよりも低くなる。これにより、電子走行層２４のＩｎＧａＡｓ層１３、ＩｎＡｓ層１５、ＩｎＧａＡｓ層１７によって構成される量子井戸のＩｎＡｓ層１５に、電子をより一層閉じ込めることが可能となる。
次に、本実施形態にかかる半導体装置の製造方法について説明する。
【００４１】
本実施形態にかかる半導体装置の製造方法は、基板１０の上方に少なくとも電子走行層２４、電子供給層２５を含む半導体積層構造２６を形成する工程を含む（図５参照）。
また、電子走行層２４を形成する工程は、ＩＩＩ−Ｖ族化合物半導体（ここではＩｎＧａＡｓ系化合物半導体）からなる第１層（ここではＩｎＧａＡｓ層）１３を形成し、第１層１３上に、第１層１３よりも電子の有効質量の軽いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが第１層よりも低い第２層（ここではＩｎＡｓ層）１５を形成し、第２層１５上に、第２層１５よりも電子の有効質量の重いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが第２層１５よりも高い第３層（ここではＩｎＧａＡｓ層）１７を形成する、各工程を含む（図５参照）。
【００４２】
さらに、第１層１３を形成する工程と第２層１５を形成する工程との間及び第２層１５を形成する工程と第３層１７を形成する工程との間に、ＩＩＩ−Ｖ族化合物半導体のＶ族元素（ここではＡｓ）よりも原子半径の大きいＶ族元素（ここではＳｂ）を照射する工程を含む（図５参照）。
本実施形態では、半導体積層構造２６は、さらに下部バリア層（ここではＩｎＡｌＡｓ層）１２を含む。そして、半導体積層構造２６を形成する工程は、下部バリア層１２を形成し、下部バリア層１２上に、伝導帯のエネルギが下部バリア層１２よりも低い第１層１３及び第３層１７を含む電子走行層２４を形成し、電子走行層２４上に、伝導帯のエネルギが電子走行層２４の第１層１３及び第３層１７よりも高い電子供給層（ここではＩｎＡｌＡｓ層）２５を形成する、各工程を含む。つまり、下部バリア層１２、電子走行層２４及び電子供給層２５によって構成される量子井戸の中に、電子走行層２４の第１層１３、第２層１５及び第３層１７によって構成され、この量子井戸よりも伝導帯のエネルギが深い（低い）量子井戸を形成する（図５、図２参照）。
【００４３】
また、本実施形態では、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射する工程で、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射することによって形成される混晶領域１４、１６の伝導体のエネルギは、第２層１５の伝導帯のエネルギよりも低い（図５、図２参照）。
以下、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ（ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）の製造方法を例に挙げて、図５〜図１４を参照しながら説明する。
【００４４】
まず、図５に示すように、半絶縁性ＩｎＰ基板１０上に、例えば分子線エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）法によって、バッファ層１１、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ下部バリア層１２、電子走行層２４を構成するｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３、Ｓｂビーム照射領域１４、ｉ−ＩｎＡｓ層１５、Ｓｂビーム照射領域１６、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１７、電子供給層２５を構成するｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層１８、Ｓｉ−δドーピング層１９、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓバリア層２０、ｉ−ＩｎＰエッチング停止層２１、ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ層２２を順に積層させて、半導体積層構造２６を形成する。
【００４５】
このようにして、基板１０の上方に少なくとも電子走行層２４、電子供給層２５を含む半導体積層構造２６を形成する。
特に、電子走行層２４を形成する工程では、以下のようにして、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３、Ｓｂビーム照射領域１４、ｉ−ＩｎＡｓ層１５、Ｓｂビーム照射領域１６、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１７を形成する。
【００４６】
つまり、まず、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ下部バリア層１２上に、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層（第１層）１３を形成する。
次に、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３の表面にＳｂビームを照射して、Ｓｂビーム照射領域１４を形成する。つまり、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３の表面に、電子走行層２４を構成するＩｎＧａＡｓ系化合物半導体（ＩＩＩ−Ｖ族化合物半導体）のＶ族元素であるＡｓよりも原子半径の大きいＶ族元素であるＳｂビームを照射して、Ｓｂビーム照射領域１４を形成する。
【００４７】
ここでは、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３を形成した後、ｉ−ＩｎＡｓ層１５を形成する前に、即ち、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３を形成する工程とｉ−ＩｎＡｓ層１５を形成する工程との間に、ＩＩＩ族、Ａｓのビームを止め、Ｓｂビームを照射する。
これにより、ＡｓとＳｂの置換が起こり、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３の表面上に、即ち、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３とその後にこの上に形成されるｉ−ＩｎＡｓ層１５との間に、ＩｎＳｂ、ＩｎＡｓＳｂ、ＩｎＧａＳｂ、ＩｎＧａＡｓＳｂなどのＳｂを含む極薄（例えば１原子層程度）の混晶領域であるＳｂビーム照射領域１４が形成される。
【００４８】
このようにして形成される、Ａｓよりも原子半径の大きいＳｂを含む混晶は、ＩｎＡｓよりも格子定数が大きいため、ｉ−ＩｎＡｓ層１５に加わる圧縮歪みを低減することができる。
なお、ここでは、Ｓｂビームを照射してＳｂビーム照射領域１４を形成しているが、Ｓｂ雰囲気下においてＳｂ雰囲気による混晶領域であるＳｂビーム照射領域１４を形成しても良い。
【００４９】
次に、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３上、即ち、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３の表面上のＳｂビーム照射領域１４上に、ｉ−ＩｎＡｓ層（第２層）１５を形成する。つまり、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３上に、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３よりも電子の有効質量の軽いＩｎＡｓ（ＩＩＩ−Ｖ族化合物半導体）からなり、伝導帯のエネルギがｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３よりも低いｉ−ＩｎＡｓ層１５を形成する。
【００５０】
次に、ｉ−ＩｎＡｓ層１５の表面にＳｂビームを照射して、Ｓｂビーム照射領域１６を形成する。つまり、ｉ−ＩｎＡｓ層１５の表面に、電子走行層２４を構成するＩｎＧａＡｓ系化合物半導体（ＩＩＩ−Ｖ族化合物半導体）のＶ族元素であるＡｓよりも原子半径の大きいＶ族元素であるＳｂビームを照射して、Ｓｂビーム照射領域１６を形成する。
ここでは、ｉ−ＩｎＡｓ層１５を形成した後、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１７を形成する前に、即ち、ｉ−ＩｎＡｓ層１５を形成する工程とｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１７を形成する工程との間に、ＩＩＩ族、Ａｓのビームを止め、Ｓｂビームを照射する。
【００５１】
これにより、ＡｓとＳｂの置換が起こり、ｉ−ＩｎＡｓ層１５の表面上に、即ち、ｉ−ＩｎＡｓ層１５とその後にこの上に形成されるｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１７との間に、ＩｎＳｂ、ＩｎＡｓＳｂ、ＩｎＧａＳｂ、ＩｎＧａＡｓＳｂなどのＳｂを含む極薄（例えば１原子層程度）の混晶領域であるＳｂビーム照射領域１６が形成される。
このようにして形成される、Ａｓよりも原子半径の大きいＳｂを含む混晶は、ＩｎＡｓよりも格子定数が大きいため、ｉ−ＩｎＡｓ層１５に加わる圧縮歪みを低減することができる。
【００５２】
なお、ここでは、Ｓｂビームを照射してＳｂビーム照射領域１６を形成しているが、Ｓｂ雰囲気下においてＳｂ雰囲気による混晶領域であるＳｂビーム照射領域１６を形成しても良い。
次に、ｉ−ＩｎＡｓ層１５上に、即ち、ｉ−ＩｎＡｓ層１５の表面上のＳｂビーム照射領域１６上に、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層（第３層）１７を形成する。つまり、ｉ−ＩｎＡｓ層１５上に、ｉ−ＩｎＡｓ層１５よりも電子の有効質量の重いＩｎ０．５３Ｇａ０．４７Ａｓ（ＩＩＩ−Ｖ族化合物半導体）からなり、伝導帯のエネルギがｉ−ＩｎＡｓ層１５よりも高いｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１７を形成する。
【００５３】
このようにして、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３、Ｓｂビーム照射領域１４、ｉ−ＩｎＡｓ層１５、Ｓｂビーム照射領域１６、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１７を順に備える電子走行層２４を形成する。
なお、結晶成長法は、ＭＢＥ法に限られるものではなく、例えば、有機金属化学堆積（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）法を用いることも可能である。
【００５４】
ここでは、バッファ層１１は、厚さを約１０００ｎｍとする。また、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ下部バリア層１２は、厚さを約２００ｎｍとする。また、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１３は、厚さを約３ｎｍとする。また、Ｓｂビーム照射領域１４は、１原子層程度の極薄層とする。また、ｉ−ＩｎＡｓ層１５は、厚さを約５ｎｍとする。また、Ｓｂビーム照射領域１６は、１原子層程度の極薄層とする。また、ｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１７は、厚さを約２ｎｍとする。また、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層１８は、厚さを約３ｎｍとする。また、Ｓｉ−δドーピング層１９は、Ｓｉのδドーピング量を約１×１０１３ｃｍ−２程度とする。また、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓバリア層２０は、厚さを約６ｎｍとする。また、ｉ−ＩｎＰエッチング停止層２１は、厚さを約３ｎｍとする。また、ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ層２２は、厚さを約２０ｎｍとし、Ｓｉドーピング量を約２×１０１９ｃｍ−３程度とする。
【００５５】
次に、素子分離後、図６に示すように、例えばＴｉ／Ｐｔ／Ａｕの３層構造のソース電極３１、ドレイン電極３２を形成する。これにより、これにより、ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ層２２上にソース電極３１及びドレイン電極３２が形成される。
次に、図７に示すように、ソース電極３１とドレイン電極３２の間のキャップ層２２上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法によって、ＳｉＯ２膜２３を形成する。ここでは、ＳｉＯ２膜２３は、厚さを約２０ｎｍ程度とする。
【００５６】
次に、図８〜図１４に示すように、Ｔ型ゲート電極３３を形成する。
つまり、まず、図８に示すように、３層構造のレジスト膜４１〜４３を形成する。ここでは、ＺＥＰレジスト（日本ゼオン製）、ＰＭＧＩ（Poly-dimethylglutarimide）レジスト、ＺＥＰレジストを順に塗布して、ＺＥＰレジスト膜４１、ＰＭＧＩレジスト膜４２、ＺＥＰレジスト膜４３を順に積層させた３層構造のレジスト膜を形成する。
【００５７】
次に、例えば電子ビーム露光法によって、図９に示すように、Ｔ型ゲート電極３３のヘッド部分を形成する領域を露光し、ＺＥＰレジスト膜４３及びＰＭＧＩレジスト膜４２に開口部を形成する。また、例えば電子ビーム露光法によって、図１０に示すように、Ｔ型ゲート電極３３のフット部分を形成する領域を露光し、最下層のＺＥＰレジスト膜４１に所望のゲート長に合わせて開口部を形成する。
【００５８】
次に、ゲート長に合わせて形成された開口部を有する最下層のＺＥＰレジスト膜４１をマスクとして、例えばエッチングガスとしてＣＦ４を用いた反応性イオンエッチングによって、図１１に示すように、ＳｉＯ２膜２３に開口部を形成する。
そして、キャップ層２２を電気的に分離するために、例えばエッチング液としてクエン酸（Ｃ６Ｈ８Ｏ７）と過酸化水素水（Ｈ２Ｏ２）の混合溶液を用いてウェットエッチングを行なって、図１２に示すように、リセスを形成する。
【００５９】
最後に、図１３に示すように、例えばＴｉ、Ｐｔ、Ａｕを蒸着させた後、リフトオフを行なって、図１４に示すように、例えばＴｉ／Ｐｔ／Ａｕの３層構造のＴ型ゲート電極３３を形成する。これにより、ｉ−ＩｎＰエッチング停止層２１上にＴ型ゲート電極３３が形成される。
このようにして、本実施形態にかかる半導体装置（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ；ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ）を製造することができる。
【００６０】
したがって、本実施形態にかかる半導体装置によれば、チャネル層２４を構成する電子の有効質量の軽い半導体からなる層（ここではＩｎＡｓ層１５）に加わる圧縮歪みを低減することができるという利点がある。
この結果、電子走行層２４に備えられるＩｎＡｓ層１５中の電子の有効質量の増大が抑制され、圧縮歪みが加わることによるＩｎＡｓ層１５の結晶品質の劣化を抑制することができ、ＩｎＡｓ層１５をできるだけ厚くすることができ、ＨＥＭＴの高速化を実現することが可能となる。
【００６１】
なお、上述の実施形態では、ＩｎＡｌＡｓをバリア層（電子供給層２５及び下部バリア層１２）とするＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ（ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ）に本発明を適用する場合を例に挙げて説明しているが、材料系はこれに限られるものではない。
例えば、ＡｌＧａＡｓをバリア層（電子供給層及び下部バリア層）とするＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ（ＡｌＧａＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ）に本発明を適用することもできる。
【００６２】
つまり、ＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴ（ＡｌＧａＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ）において、上述の実施形態の場合と同様に、電子走行層を、ＩｎＧａＡｓ層（第１層）とＩｎＡｓ層（第２層）との界面及びＩｎＡｓ層（第２層）とＩｎＧａＡｓ層（第３層）との界面に、それを構成するＩｎＧａＡｓ系化合物半導体（ＩＩＩ−Ｖ族化合物半導体）のＶ族元素（ここではＡｓ）が、ＩｎＧａＡｓ系化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素（ここではＳｂ）で置換された混晶領域（Ｓｂビーム照射領域）を有するものとしても良い。
【００６３】
この場合、その製造方法は、電子走行層を形成する工程に含まれるＩｎＧａＡｓ層（第１層）を形成する工程とＩｎＡｓ層（第２層）を形成する工程との間及びＩｎＡｓ層（第２層）を形成する工程とＩｎＧａＡｓ層（第３層）を形成する工程との間に、ＩｎＧａＡｓ系化合物半導体（ＩＩＩ−Ｖ族化合物半導体）のＶ族元素（ここではＡｓ）よりも原子半径の大きいＶ族元素（ここではＳｂ）を照射する工程（Ｓｂビーム照射工程）を含むものとすれば良い。
【００６４】
また、例えば、ＡｌＧａＡｓ（又はＩｎＡｌＰ）をバリア層（電子供給層及び下部バリア層）とするＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ（ＡｌＧａＡｓ／ＩｎＧａＰ系ＨＥＭＴ又はＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴ）に本発明を適用することもできる。
例えば図１７に示すように、電子走行層（チャネル層）２４Ｘを上下のＩｎＧａＰ層１３Ｘ，１７ＸでＩｎＰ層１５Ｘを挟んだ構造とし、下部バリア層１２Ｘ及び電子供給層２５ＸにＩｎＡｌＰを用い、電子走行層２４ＸのＩｎＧａＰと下部バリア層１２Ｘ及び電子供給層２５ＸのＩｎＡｌＰとが格子整合するようにしたＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴがあり、その伝導帯バンド構造は図１８に示すようになる。このようなＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴでも、上述の実施形態のＩｎＧａＡｓ／ＩｎＡｓ／ＩｎＧａＡｓコンポジットチャネルＨＥＭＴと同様の課題があるため、上述の実施形態の場合と同様に、本発明を適用することができる。
【００６５】
ここで、ＡｌＧａＡｓ（又はＩｎＡｌＰ）をバリア層とするＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴは、ＡｌＧａＡｓ／ＩｎＧａＰ系ＨＥＭＴ又はＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴのＩｎＧａＰチャネル層１３Ｘ，１７Ｘ中に、電子の有効質量の軽い半導体であるＩｎＰからなるＩｎＰ層１５Ｘを設けたＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴである。
【００６６】
つまり、ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ（ＡｌＧａＡｓ／ＩｎＧａＰ系ＨＥＭＴ又はＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴ）において、電子走行層２４Ｘを、ＩｎＧａＰ層（第１層）１３ＸとＩｎＰ層（第２層）１５Ｘとの界面及びＩｎＰ層（第２層）１５ＸとＩｎＧａＰ層（第３層）１７Ｘとの界面に、それを構成するＩｎＧａＰ系化合物半導体（ＩＩＩ−Ｖ族化合物半導体）のＶ族元素（ここではＰ）が、ＩｎＧａＰ系化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素（ここではＡｓ又はＳｂ）で置換された混晶領域（Ａｓビーム照射領域；Ｓｂビーム照射領域）１４Ｘ，１６Ｘを有するものとしても良い。
【００６７】
この場合、その製造方法は、電子走行層２４Ｘを形成する工程に含まれるＩｎＧａＰ層（第１層）１３Ｘを形成する工程とＩｎＰ層（第２層）１５Ｘを形成する工程との間及びＩｎＰ層（第２層）１５Ｘを形成する工程とＩｎＧａＰ層（第３層）１７Ｘを形成する工程との間に、ＩｎＧａＰ系化合物半導体（ＩＩＩ−Ｖ族化合物半導体）のＶ族元素（ここではＰ）よりも原子半径の大きいＶ族元素（ここではＡｓ又はＳｂ）を照射する工程（Ａｓビーム照射工程；Ｓｂビーム照射工程）を含むものとすれば良い。
【００６８】
以下、ＩｎＡｌＰをバリア層（電子供給層及び下部バリア層）とするＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ（ＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴ）を例に挙げて、具体的に説明する。
ここでは、ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ（ＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴ）は、例えば図１５に示すように、ＧａＡｓ基板（半導体基板）１０Ｘ上に、バッファ層１１Ｘ、ＩｎＡｌＰ下部バリア層１２Ｘ、ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰ電子走行層（チャネル層）２４Ｘ、ＩｎＡｌＰ電子供給層（上部バリア層）２５Ｘ、ＩｎＧａＰキャップ層２２Ｘを順に積層した半導体積層構造２６Ｘを備える。
【００６９】
例えば、ＧａＡｓ基板１０Ｘは、例えば半絶縁性（１００）ＧａＡｓ基板である。また、バッファ層１１Ｘは必要に応じて設ければ良い。また、ＩｎＡｌＰ下部バリア層１２Ｘは、ｉ−ＩｎＡｌＰ下部バリア層であり、その厚さは約２００ｎｍである。また、ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰ電子走行層２４Ｘは、ＩｎＧａＰ層１３Ｘ、ＩｎＰ層１５Ｘ、ＩｎＧａＰ層１７Ｘが順に積層された構造を有する。また、ＩｎＡｌＰ電子供給層２５Ｘは、ｉ−ＩｎＡｌＰスペーサ層１８Ｘ、Ｓｉをδドープしてｎ型導電性を付与したＩｎＡｌＰによって形成されるＳｉ−δドーピング層１９Ｘ、ｉ−ＩｎＡｌＰバリア層２０Ｘを順に積層させた構造を有する。ここで、ｉ−ＩｎＡｌＰスペーサ層１８Ｘの厚さは約３ｎｍであり、Ｓｉ−δドーピング層１９ＸのＳｉのδドーピング量は約１×１０１３ｃｍ−２程度であり、ｉ−ＩｎＡｌＰバリア層２０Ｘの厚さは約６ｎｍである。また、ＩｎＧａＰキャップ層２２Ｘは、Ｓｉをドープしてｎ型導電性を付与したｎ−ＩｎＧａＰ層である。ここで、ｎ−ＩｎＧａＰ層２２Ｘの厚さは約２０ｎｍであり、Ｓｉドーピング量は約２×１０１８ｃｍ−３程度である。なお、上述のＩｎＡｌＰ層及びＩｎＧａＰ層におけるＩＩＩ族元素の組成比は１：１程度（各０．５程度）とすれば良い。
【００７０】
また、半導体積層構造２６Ｘは、基板１０Ｘの上方に少なくとも電子走行層２４Ｘ及び電子供給層２５Ｘを含むものであれば良く、他の積層構造になっていても良い。
そして、半導体積層構造２６Ｘ上に、ゲート電極３３Ｘ、ソース電極３１Ｘ及びドレイン電極３２Ｘを設け、半導体積層構造２６Ｘの表面をＳｉＯ２膜（絶縁膜）２３Ｘで覆うようにすれば良い。
【００７１】
ところで、上述のように、電子走行層２４Ｘは、ＩｎＧａＰ系化合物半導体（ＩＩＩ−Ｖ族化合物半導体）からなり、ＩｎＧａＰ層（第１層）１３Ｘ、ＩｎＰ層（第２層）１５Ｘ、ＩｎＧａＰ層（第３層）が１７Ｘ順に積層された構造（ここでは３層構造）を有する。この場合、ＩｎＰ層１５Ｘは、ＩｎＧａＰ層１３Ｘ，１７Ｘよりも電子の有効質量の軽い半導体からなる。
【００７２】
このように、この変形例のＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴは、ＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴのＩｎＧａＰチャネル層１３Ｘ，１７Ｘ中に、電子の有効質量の軽い半導体であるＩｎＰからなるＩｎＰ層１５Ｘを設けたＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴである。なお、ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴを、Ｐ系コンポジットチャネルＨＥＭＴともいう。
【００７３】
このＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴは、半導体積層構造２６Ｘは、下部バリア層（ＩｎＡｌＰ層）１２Ｘ、電子走行層２４Ｘ及び電子供給層（ＩｎＡｌＰ層）２５Ｘが順に積層された構造を有する。
つまり、図１６の伝導帯バンド構造（垂直方向の伝導帯バンド構造）に示すように、下部バリア層１２Ｘ、電子走行層２４Ｘ及び電子供給層２５Ｘによって構成される量子井戸の中に、電子走行層２４Ｘの第１層１３Ｘ、第２層１５Ｘ及び第３層１７Ｘによって構成され、この量子井戸よりも伝導帯のエネルギが深い（低い）量子井戸が設けられている。
【００７４】
また、図１６の伝導帯バンド構造に示すように、電子走行層２４Ｘの第１層１３Ｘ及び第３層１７Ｘ（ＩｎＧａＰ層）の伝導帯のエネルギが下部バリア層１２Ｘ及び電子供給層２５Ｘの伝導帯のエネルギよりも低く、かつ、第２層１５Ｘ（ＩｎＰ層）の伝導帯のエネルギが第１層１３Ｘ及び第３層１７Ｘの伝導帯のエネルギよりも低くなっている。
つまり、下部バリア層１２Ｘ及び電子供給層２５Ｘ、電子走行層２４Ｘの第１層１３Ｘ及び第３層１７Ｘ、電子走行層２４Ｘの第２層１５Ｘの順に伝導帯のエネルギが低くなっており、伝導帯のエネルギが最も低い電子走行層２４Ｘの第２層１５Ｘがチャネルとして機能し、その次に伝導帯のエネルギが低い電子走行層２４Ｘの第１層１３Ｘ及び第３層１７Ｘがサブチャネルとして機能するようになっている。
【００７５】
そして、図１５、図１６に示すように、電子走行層２４Ｘは、ＩｎＧａＰ層１３ＸとＩｎＰ層１５Ｘとの界面及びＩｎＰ層１５ＸとＩｎＧａＰ層１７Ｘとの界面に、それを構成するＩｎＧａＰ系化合物半導体のＶ族元素であるＰが、ＩｎＧａＰ系化合物半導体のＶ族元素であるＰよりも原子半径の大きいＶ族元素であるＡｓ又はＳｂで置換された混晶領域１４Ｘ，１６Ｘを有する。
【００７６】
つまり、電子走行層２４Ｘは、伝導帯のエネルギが浅い量子井戸と伝導帯のエネルギが深い量子井戸との間に、これらの量子井戸を構成するＩＩＩ−Ｖ族化合物半導体のＶ族元素であるＰが、ＩＩＩ−Ｖ族化合物半導体のＶ族元素であるＰよりも原子半径の大きいＶ族元素であるＡｓ又はＳｂで置換された混晶領域１４Ｘ，１６Ｘを有する。
この混晶領域１４Ｘ，１６Ｘでは、ＩｎＧａＰ系化合物半導体であるＩｎＧａＰやＩｎＰに含まれるＰがＡｓ又はＳｂで置換され、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＡｓＰ、ＩｎＧａＡｓＰなど、又は、ＩｎＳｂ、ＩｎＰＳｂ、ＩｎＧａＳｂ、ＩｎＧａＰＳｂなどのＰよりも原子半径の大きいＡｓ又はＳｂを含む混晶になっている。これらのＰよりも原子半径の大きいＡｓ又はＳｂを含む混晶は、ＩｎＰよりも格子定数が大きいため（格子定数の大小関係；ＩｎＧａＰ＜ＩｎＰ＜Ａｓ又はＳｂを含む混晶）、ＩｎＰに加わる圧縮歪みを低減する作用がある。
【００７７】
これにより、ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴの電子走行層２４Ｘを構成する電子の有効質量の軽い半導体からなるＩｎＰ層１５Ｘに加わる圧縮歪みを低減することができる。この結果、ＩｎＰ層１５Ｘ中の電子の有効質量の増大が抑制され、電子の有効質量が軽い半導体であるというＩｎＰの本来の物性が十分に活かされるようになる。また、圧縮歪みが加わることによるＩｎＰ層１５Ｘの結晶品質の劣化を抑制することができ、高品質の結晶を維持しつつ、ＩｎＰ層１５Ｘをできるだけ厚くして、ＩｎＰ層１５Ｘに十分に電子を溜め込む（閉じ込める）ことができるようになる。これらの点によって、ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴの高速化を実現することが可能となる。
【００７８】
この場合、図１６の伝導帯バンド構造に示すように、混晶領域１４Ｘ，１６Ｘの伝導体のエネルギは、ＩｎＰ層１５Ｘの伝導帯のエネルギよりも低くなる。これにより、電子走行層２４ＸのＩｎＧａＰ層１３Ｘ、ＩｎＰ層１５Ｘ、ＩｎＧａＰ層１７Ｘによって構成される量子井戸のＩｎＰ層１５Ｘに、電子をより一層閉じ込めることが可能となる。
なお、ＩｎＧａＰ層１３Ｘを下部層又は下部チャネル層ともいう。また、ＩｎＰ層１５Ｘを中間層又は中間チャネル層ともいう。また、ＩｎＧａＰ層１７Ｘを上部層又は上部チャネル層ともいう。また、混晶領域１４Ｘ，１６Ｘを、Ａｓ又はＳｂを含む混晶領域、置換領域、Ｐ／Ａｓ又はＰ／Ｓｂ置換領域、Ａｓ又はＳｂビーム照射領域、Ａｓ又はＳｂ雰囲気による混晶領域ともいう。また、ＩｎＧａＰ層１３ＸとＩｎＰ層１５Ｘとの界面に設けられている混晶領域１４Ｘを、下部混晶領域ともいう。また、ＩｎＰ層１５ＸとＩｎＧａＰ層１７Ｘとの界面に設けられている混晶領域１６Ｘを、上部混晶領域ともいう。
【００７９】
この変形例では、図１５に示すように、電子走行層２４Ｘは、アンドープのＩｎＧａＰ層１３Ｘ、Ａｓ又はＳｂビーム照射領域１４Ｘ、アンドープのＩｎＰ層１５Ｘ、Ａｓ又はＳｂビーム照射領域１６Ｘ、アンドープのＩｎＧａＰ層１７Ｘを下から順に備えた構造になっている。
ここで、アンドープのＩｎＧａＰ層１３Ｘは、例えば、ＧａＡｓに格子整合するｉ−ＩｎＧａＰ層であり、厚さは約３ｎｍである。また、Ａｓ又はＳｂビーム照射領域１４Ｘは、例えば１原子層程度の極薄の領域である。また、アンドープのＩｎＡｓ層１５Ｘは、例えば、厚さは約５ｎｍである。また、Ａｓ又はＳｂビーム照射領域１６Ｘは、例えば１原子層程度の極薄の領域である。また、アンドープのＩｎＧａＡｓ層１７Ｘは、例えば、ＧａＡｓに格子整合するｉ−ＩｎＧａＰ層であり、厚さは約２ｎｍである。
【００８０】
このように、電子走行層２４Ｘは、ＩＩＩ−Ｖ族化合物半導体からなり、第１層１３Ｘ、第２層１５Ｘ及び第３層１７Ｘが順に積層された構造を有し、第２層１５Ｘは第１層１３Ｘ及び第３層１７Ｘよりも電子の有効質量の軽い半導体からなる。そして、第２層１５Ｘの伝導帯のエネルギが第１層１３Ｘ及び第３層１７Ｘの伝導帯のエネルギよりも低く、第１層１３Ｘと第２層１５Ｘとの界面及び第２層１５Ｘと第３層１７Ｘとの界面に、ＩＩＩ−Ｖ族化合物半導体のＶ族元素が、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素で置換された混晶領域１４Ｘ，１６Ｘを有する。
【００８１】
この変形例では、ＩＩＩ−Ｖ族化合物半導体のＶ族元素はＰであり、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素はＡｓ又はＳｂである。また、電子走行層２４Ｘは、第１層１３ＸとしてＩｎＧａＰ層、第２層１５ＸとしてＩｎＰ層、第３層１７ＸとしてＩｎＧａＰ層が順に積層された構造を有する。
次に、この変形例の半導体装置（ＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴ；ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ）の製造方法について説明する。
【００８２】
まず、半絶縁性ＧａＡｓ基板１０Ｘ上に、例えばＭＢＥ法又はＭＯＣＶＤ法によって、バッファ層１１Ｘ、ＩｎＡｌＰ下部バリア層１２Ｘ、電子走行層２４Ｘを構成するＩｎＧａＰ層１３Ｘ、Ａｓ又はＳｂビーム照射領域１４Ｘ、ＩｎＰ層１５Ｘ、Ａｓ又はＳｂビーム照射領域１６Ｘ、ＩｎＧａＰ層１７Ｘ、電子供給層２５Ｘを構成するＩｎＡｌＰスペーサ層１８Ｘ、Ｓｉ−δドーピング層１９Ｘ、ＩｎＡｌＰバリア層２０Ｘ、ｎ−ＩｎＧａＰキャップ層２２Ｘを順に積層させて、半導体積層構造２６Ｘを形成する（図１５参照）。
【００８３】
このようにして、基板１０Ｘの上方に少なくとも電子走行層２４Ｘ、電子供給層２５Ｘを含む半導体積層構造２６Ｘを形成する（図１５参照）。
特に、電子走行層２４Ｘを形成する工程では、以下のようにして、ＩｎＧａＰ層１３Ｘ、Ａｓ又はＳｂビーム照射領域１４Ｘ、ＩｎＰ層１５Ｘ、Ａｓ又はＳｂビーム照射領域１６Ｘ、ＩｎＧａＰ層１７Ｘを形成する（図１５参照）。
【００８４】
つまり、まず、ＩｎＡｌＰ下部バリア層１２Ｘ上に、ＩｎＧａＰ層（第１層）１３Ｘを形成する。
次に、ＩｎＧａＰ層１３Ｘの表面にＡｓ又はＳｂビームを照射して、Ａｓ又はＳｂビーム照射領域１４Ｘを形成する。つまり、ＩｎＧａＰ層１３Ｘの表面に、電子走行層２４Ｘを構成するＩｎＧａＰ系化合物半導体（ＩＩＩ−Ｖ族化合物半導体）のＶ族元素であるＰよりも原子半径の大きいＶ族元素であるＡｓ又はＳｂビームを照射して、Ａｓ又はＳｂビーム照射領域１４Ｘを形成する。
【００８５】
ここでは、ＩｎＧａＰ層１３Ｘを形成した後、ＩｎＰ層１５Ｘを形成する前に、即ち、ＩｎＧａＰ層１３Ｘを形成する工程とＩｎＰ層１５Ｘを形成する工程との間に、ＩＩＩ族、Ｐのビームを止め、Ａｓ又はＳｂビームを照射する。
これにより、ＰとＡｓ又はＳｂの置換が起こり、ＩｎＧａＰ層１３Ｘの表面上に、即ち、ＩｎＧａＰ層１３Ｘとその後にこの上に形成されるＩｎＰ層１５Ｘとの間に、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＡｓＰ、ＩｎＧａＡｓＰなど、又は、ＩｎＳｂ、ＩｎＰＳｂ、ＩｎＧａＳｂ、ＩｎＧａＰＳｂなどのＡｓ又はＳｂを含む極薄（例えば１原子層程度）の混晶領域であるＡｓ又はＳｂビーム照射領域１４Ｘが形成される。
【００８６】
このようにして形成される、Ｐよりも原子半径の大きいＡｓ又はＳｂを含む混晶は、ＩｎＰよりも格子定数が大きいため、ＩｎＰ層１５Ｘに加わる圧縮歪みを低減することができる。
なお、ここでは、Ａｓ又はＳｂビームを照射してＡｓ又はＳｂビーム照射領域１４Ｘを形成しているが、Ａｓ又はＳｂ雰囲気下においてＡｓ又はＳｂ雰囲気による混晶領域であるＡｓ又はＳｂビーム照射領域１４Ｘを形成しても良い。
【００８７】
次に、ＩｎＧａＰ層１３Ｘ上、即ち、ＩｎＧａＰ層１３Ｘの表面上のＡｓ又はＳｂビーム照射領域１４Ｘ上に、ＩｎＰ層（第２層）１５Ｘを形成する。つまり、ＩｎＧａＰ層１３Ｘ上に、ＩｎＧａＰ層１３Ｘよりも電子の有効質量の軽いＩｎＰ（ＩＩＩ−Ｖ族化合物半導体）からなり、伝導帯のエネルギがＩｎＧａＰ層１３Ｘよりも低いＩｎＰ層１５Ｘを形成する。
【００８８】
次に、ＩｎＰ層１５Ｘの表面にＡｓ又はＳｂビームを照射して、Ａｓ又はＳｂビーム照射領域１６Ｘを形成する。つまり、ＩｎＰ層１５Ｘの表面に、電子走行層２４Ｘを構成するＩｎＧａＰ系化合物半導体（ＩＩＩ−Ｖ族化合物半導体）のＶ族元素であるＰよりも原子半径の大きいＶ族元素であるＡｓ又はＳｂビームを照射して、Ａｓ又はＳｂビーム照射領域１６Ｘを形成する。
【００８９】
ここでは、ＩｎＰ層１５Ｘを形成した後、ＩｎＧａＰ層１７Ｘを形成する前に、即ち、ＩｎＰ層１５Ｘを形成する工程とＩｎＧａＰ層１７Ｘを形成する工程との間に、ＩＩＩ族、Ｐのビームを止め、Ａｓ又はＳｂビームを照射する。
これにより、ＰとＡｓ又はＳｂの置換が起こり、ＩｎＰ層１５Ｘの表面上に、即ち、ＩｎＰ層１５Ｘとその後にこの上に形成されるＩｎＧａＰ層１７Ｘとの間に、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＡｓＰ、ＩｎＧａＡｓＰなど、又は、ＩｎＳｂ、ＩｎＰＳｂ、ＩｎＧａＳｂ、ＩｎＧａＰＳｂなどのＡｓ又はＳｂを含む極薄（例えば１原子層程度）の混晶領域であるＡｓ又はＳｂビーム照射領域１６Ｘが形成される。
【００９０】
このようにして形成される、Ｐよりも原子半径の大きいＡｓ又はＳｂを含む混晶は、ＩｎＰよりも格子定数が大きいため、ＩｎＰ層１５Ｘに加わる圧縮歪みを低減することができる。
なお、ここでは、Ａｓ又はＳｂビームを照射してＡｓ又はＳｂビーム照射領域１６Ｘを形成しているが、Ａｓ又はＳｂ雰囲気下においてＡｓ又はＳｂ雰囲気による混晶領域であるＡｓ又はＳｂビーム照射領域１６Ｘを形成しても良い。
【００９１】
次に、ＩｎＰ層１５Ｘ上に、即ち、ＩｎＰ層１５Ｘの表面上のＡｓ又はＳｂビーム照射領域１６Ｘ上に、ＩｎＧａＰ層（第３層）１７Ｘを形成する。つまり、ＩｎＰ層１５Ｘ上に、ＩｎＰ層１５Ｘよりも電子の有効質量の重いＩｎＧａＰ（ＩＩＩ−Ｖ族化合物半導体）からなり、伝導帯のエネルギがＩｎＰ層１５Ｘよりも高いＩｎＧａＰ層１７Ｘを形成する。
【００９２】
このようにして、ＩｎＧａＰ層１３Ｘ、Ａｓ又はＳｂビーム照射領域１４Ｘ、ＩｎＰ層１５Ｘ、Ａｓ又はＳｂビーム照射領域１６Ｘ、ＩｎＧａＰ層１７Ｘを順に備える電子走行層２４Ｘを形成する。
その後、上述の実施形態の場合と同様に、素子分離後、ソース電極３１Ｘ、ドレイン電極３２Ｘを形成し、ソース電極３１Ｘとドレイン電極３２Ｘの間のキャップ層２２Ｘ上に、ＳｉＯ２膜２３Ｘを形成し、Ｔ型ゲート電極３３Ｘを形成する。
【００９３】
このようにして、この変形例の半導体装置（ＩｎＡｌＰ／ＩｎＧａＰ系ＨＥＭＴ；ＩｎＧａＰ／ＩｎＰ／ＩｎＧａＰコンポジットチャネルＨＥＭＴ）を製造することができる。
このように、この変形例の半導体装置の製造方法は、基板１０Ｘの上方に少なくとも電子走行層２４Ｘ、電子供給層２５Ｘを含む半導体積層構造２６Ｘを形成する工程を含む（図１５参照）。
【００９４】
また、電子走行層２４Ｘを形成する工程は、ＩＩＩ−Ｖ族化合物半導体（ここではＩｎＧａＰ系化合物半導体）からなる第１層（ここではＩｎＧａＰ層）１３Ｘを形成し、第１層１３Ｘ上に、第１層１３Ｘよりも電子の有効質量の軽いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが第１層よりも低い第２層（ここではＩｎＰ層）１５Ｘを形成し、第２層１５Ｘ上に、第２層１５Ｘよりも電子の有効質量の重いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが第２層１５Ｘよりも高い第３層（ここではＩｎＧａＰ層）１７Ｘを形成する、各工程を含む（図１５参照）。
【００９５】
さらに、第１層１３Ｘを形成する工程と第２層１５Ｘを形成する工程との間及び第２層１５Ｘを形成する工程と第３層１７Ｘを形成する工程との間に、ＩＩＩ−Ｖ族化合物半導体のＶ族元素（ここではＰ）よりも原子半径の大きいＶ族元素（ここではＡｓ又はＳｂ）を照射する工程を含む（図１５参照）。
本実施形態では、半導体積層構造２６Ｘは、さらに下部バリア層（ここではＩｎＡｌＰ層）１２Ｘを含む。そして、半導体積層構造２６Ｘを形成する工程は、下部バリア層１２Ｘを形成し、下部バリア層１２Ｘ上に、伝導帯のエネルギが下部バリア層１２Ｘよりも低い第１層１３Ｘ及び第３層１７Ｘを含む電子走行層２４Ｘを形成し、電子走行層２４Ｘ上に、伝導帯のエネルギが電子走行層２４Ｘの第１層１３Ｘ及び第３層１７Ｘよりも高い電子供給層（ここではＩｎＡｌＰ層）２５Ｘを形成する、各工程を含む。つまり、下部バリア層１２Ｘ、電子走行層２４Ｘ及び電子供給層２５Ｘによって構成される量子井戸の中に、電子走行層２４Ｘの第１層１３Ｘ、第２層１５Ｘ及び第３層１７Ｘによって構成され、この量子井戸よりも伝導帯のエネルギが深い（低い）量子井戸を形成する（図１５、図１６参照）。
【００９６】
また、本実施形態では、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射する工程で、ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射することによって形成される混晶領域１４Ｘ，１６Ｘの伝導体のエネルギは、第２層１５Ｘの伝導帯のエネルギよりも低い（図１５、図１６参照）。
（その他）
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【００９７】
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、
前記電子走行層は、ＩＩＩ−Ｖ族化合物半導体からなり、第１層、第２層及び第３層が順に積層された構造を有し、前記第２層は前記第１層及び前記第３層よりも電子の有効質量の軽い半導体からなり、前記第２層の伝導帯のエネルギが前記第１層及び前記第３層の伝導帯のエネルギよりも低く、前記第１層と前記第２層との界面及び前記第２層と前記第３層との界面に、前記ＩＩＩ−Ｖ族化合物半導体のＶ族元素が、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きいＶ族元素で置換された混晶領域を有することを特徴とする半導体装置。
【００９８】
（付記２）
前記半導体積層構造は、さらに下部バリア層を含み、前記下部バリア層、前記電子走行層及び前記電子供給層が順に積層された構造を有し、前記電子走行層の前記第１層及び前記第３層の伝導帯のエネルギが前記下部バリア層及び前記電子供給層の伝導帯のエネルギよりも低いことを特徴とする、付記１に記載の半導体装置。
【００９９】
（付記３）
前記混晶領域の伝導体のエネルギは、前記第２層の伝導帯のエネルギよりも低いことを特徴とする、付記１又は２に記載の半導体装置。
（付記４）
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＡｓであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＳｂであることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。
【０１００】
（付記５）
前記電子走行層は、前記第１層としてＩｎＧａＡｓ層、前記第２層としてＩｎＡｓ層、前記第３層としてＩｎＧａＡｓ層が順に積層された構造を有することを特徴とする、付記４に記載の半導体装置。
（付記６）
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＰであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＡｓであることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。
【０１０１】
（付記７）
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＰであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＳｂであることを特徴とする、付記１〜３のいずれか１項に記載の半導体装置。
（付記８）
前記電子走行層は、前記第１層としてＩｎＧａＰ層、前記第２層としてＩｎＰ層、前記第３層としてＩｎＧａＰ層が順に積層された構造を有することを特徴とする、付記６又は７に記載の半導体装置。
【０１０２】
（付記９）
基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程を含み、
前記電子走行層を形成する工程は、
ＩＩＩ−Ｖ族化合物半導体からなる第１層を形成し、
前記第１層上に、前記第１層よりも電子の有効質量の軽いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが前記第１層よりも低い第２層を形成し、
前記第２層上に、前記第２層よりも電子の有効質量の重いＩＩＩ−Ｖ族化合物半導体からなり、伝導帯のエネルギが前記第２層よりも高い第３層を形成する、各工程を含み、
さらに、前記第１層を形成する工程と前記第２層を形成する工程との間及び前記第２層を形成する工程と前記第３層を形成する工程との間に、前記ＩＩＩ−Ｖ族化合物半導体のＶ族元素よりも原子半径の大きいＶ族元素を照射する工程を含むことを特徴とする半導体装置の製造方法。
【０１０３】
（付記１０）
前記半導体積層構造は、さらに下部バリア層を含み、
前記半導体積層構造を形成する工程は、
前記下部バリア層を形成し、
前記下部バリア層上に、伝導帯のエネルギが前記下部バリア層よりも低い前記第１層及び前記第３層を含む前記電子走行層を形成し、
前記電子走行層上に、伝導帯のエネルギが前記電子走行層の前記第１層及び前記第３層よりも高い前記電子供給層を形成する、各工程を含むことを特徴とする、付記９に記載の半導体装置の製造方法。
【０１０４】
（付記１１）
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素を照射する工程で、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素を照射することによって形成される混晶領域の伝導体のエネルギは、前記第２層の伝導帯のエネルギよりも低いことを特徴とする、付記９又は１０に記載の半導体装置の製造方法。
【０１０５】
（付記１２）
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＡｓであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＳｂであることを特徴とする、付記９〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）
前記電子走行層を形成する工程において、前記第１層としてＩｎＧａＡｓ層を形成し、前記第２層としてＩｎＡｓ層を形成し、前記第３層としてＩｎＧａＡｓ層を形成することを特徴とする、付記１２に記載の半導体装置の製造方法。
【０１０６】
（付記１４）
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＰであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＡｓであることを特徴とする、付記９〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１５）
前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素はＰであり、前記ＩＩＩ−Ｖ族化合物半導体の前記Ｖ族元素よりも原子半径の大きい前記Ｖ族元素はＳｂであることを特徴とする、付記９〜１１のいずれか１項に記載の半導体装置の製造方法。
【０１０７】
（付記１６）
前記電子走行層を形成する工程において、前記第１層としてＩｎＧａＰ層を形成し、前記第２層としてＩｎＰ層を形成し、前記第３層としてＩｎＧａＰ層を形成することを特徴とする、付記１４又は１５に記載の半導体装置の製造方法。
【符号の説明】
【０１０８】
１０  基板（ＩｎＰ基板）
１０Ｘ  基板（ＧａＡｓ基板）
１１、１１Ｘ  バッファ層
１２  ＩｎＡｌＡｓ下部バリア層
１２Ｘ  ＩｎＡｌＰ下部バリア層
１３  ＩｎＧａＡｓ層（第１層）
１３Ｘ  ＩｎＧａＰ層（第１層）
１４  Ｓｂ照射領域（混晶領域）
１４Ｘ  Ａｓ又はＳｂ照射領域（混晶領域）
１５  ＩｎＡｓ層（第２層）
１５Ｘ  ＩｎＰ層（第２層）
１６  Ｓｂ照射領域（混晶領域）
１６Ｘ  Ａｓ又はＳｂ照射領域（混晶領域）
１７  ＩｎＧａＡｓ層（第３層）
１７Ｘ  ＩｎＧａＰ層（第３層）
１８  ＩｎＡｌＡｓスペーサ層
１８Ｘ  ＩｎＡｌＰスペーサ層
１９、１９Ｘ  Ｓｉ―δドーピング層
２０  ＩｎＡｌＡｓバリア層
２０Ｘ  ＩｎＡｌＰバリア層
２１  ＩｎＰエッチング停止層
２２  ｎ−ＩｎＧａＡｓキャップ層
２２Ｘ  ｎ−ＩｎＧａＰキャップ層
２３、２３Ｘ  ＳｉＯ２膜
２４、２４Ｘ  電子走行層（コンポジットチャネル層）
２５、２５Ｘ  電子供給層
２６、２６Ｘ  半導体積層構造
３１、３１Ｘ  ソース電極
３２、３２Ｘ  ドレイン電極
３３、３３Ｘ  ゲート電極
４１  レジスト膜（ＺＥＰ）
４２  レジスト膜（ＰＭＧＩ）
４３  レジスト膜（ＺＥＰ）
【図１】
0006528545.tif 000002
【図２】
0006528545.tif 000003
【図３】
0006528545.tif 000004
【図４】
0006528545.tif 000005
【図５】
0006528545.tif 000006
【図６】
0006528545.tif 000007
【図７】
0006528545.tif 000008
【図８】
0006528545.tif 000009
【図９】
0006528545.tif 000010
【図１０】
0006528545.tif 000011
【図１１】
0006528545.tif 000012
【図１２】
0006528545.tif 000013
【図１３】
0006528545.tif 000014
【図１４】
0006528545.tif 000015
【図１５】
0006528545.tif 000016
【図１６】
0006528545.tif 000017
【図１７】
0006528545.tif 000018
【図１８】
0006528545.tif 000019