(57)【特許請求の範囲】
【請求項１】
第１導電型の電荷蓄積領域と、
前記第１導電型のフローティングディフュージョンと、
前記電荷蓄積領域の下に配置され、前記第１導電型とは異なる第２導電型の第１半導体領域と、前記第１半導体領域の上に配置された前記第２導電型の第２半導体領域と、前記第２半導体領域の上に配置された前記第２導電型の第３半導体領域と、を含む積層半導体領域と、
前記電荷蓄積領域と前記フローティングディフュージョンとの間および前記フローティングディフュージョンの下かつ前記積層半導体領域の上の領域に配置された前記第２導電型の第４半導体領域と、
前記電荷蓄積領域の電荷を前記フローティングディフュージョンに転送するためのチャネルを前記第４半導体領域に形成する転送ゲートと、
前記電荷蓄積領域および前記第４半導体領域の下かつ前記積層半導体領域の上の領域に配置された前記第２導電型の第５半導体領域と、を含み、
前記第１半導体領域における前記第２導電型の不純物濃度のピーク値をＣ１、前記第２半導体領域における前記第２導電型の不純物濃度のピーク値をＣ２、前記第３半導体領域における前記第２導電型の不純物濃度のピーク値をＣ３、前記第５半導体領域における前記第２導電型の不純物濃度のピーク値をＣ５とすると、
Ｃ２＜Ｃ３＜Ｃ１およびＣ５＜Ｃ３
を満たすことを特徴とする固体撮像装置。
【請求項２】
前記第４半導体領域における前記第２導電型の不純物濃度のピーク値をＣ４とすると、
Ｃ５≧Ｃ４
を更に満たすことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
Ｃ３＞Ｃ４
を更に満たすことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
Ｃ４＜Ｃ１
を更に満たすことを特徴とする請求項２又は３に記載の固体撮像装置。
【請求項５】
３×Ｃ２≦Ｃ１
を更に満たすことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
５×Ｃ２≦Ｃ１
を更に満たすことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項７】
Ｃ３／４≦Ｃ５
を更に満たすことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項８】
前記フローティングディフュージョンに隣接して配置された素子分離部を更に備え、
前記第５半導体領域は、前記素子分離部の下に配置された部分を含む、
ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
【請求項９】
前記積層半導体領域は、前記素子分離部の下に配置された部分を含む、
ことを特徴とする請求項８に記載の固体撮像装置。
【請求項１０】
前記電荷蓄積領域の上に配置された前記第２導電型の半導体領域を更に備える、
ことを特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置。
【請求項１１】
１×１０１６ｃｍ−３≦Ｃ１≦１×１０１８ｃｍ−３、
１×１０１５ｃｍ−３≦Ｃ２≦５×１０１６ｃｍ−３、
２×１０１５ｃｍ−３≦Ｃ３≦２×１０１７ｃｍ−３、
５×１０１４ｃｍ−３≦Ｃ５≦２×１０１７ｃｍ−３、
を更に満たすことを特徴とする請求項１乃至１０のいずれか１項に記載の固体撮像装置。
【請求項１２】
前記第５半導体領域は、前記積層半導体領域と接するように配置されている、
ことを特徴とする請求項１乃至１１のいずれか１項に記載の固体撮像装置。
【請求項１３】
前記第５半導体領域は、前記第３半導体領域と接するように配置されている、
ことを特徴とする請求項１乃至１１のいずれか１項に記載の固体撮像装置。
【請求項１４】
前記第３半導体領域における前記第２導電型の不純物濃度のピーク位置と前記第５半導体領域における前記第２導電型の不純物濃度のピーク位置との間の領域は、前記第２導電型の半導体領域である、
ことを特徴とする請求項１乃至１１のいずれか１項に記載の固体撮像装置。
【請求項１５】
前記第１半導体領域は、前記第１導電型の第６半導体領域の上に、前記第６半導体領域に接するように配置されている、
ことを特徴とする請求項１乃至１４のいずれか１項に記載の固体撮像装置。
【請求項１６】
請求項１乃至１５のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する処理部と、
を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびカメラに関する。
【背景技術】
【０００２】
特許文献１には、フォトダイオード部と転送ＭＯＳトランジスタ部とを有するＣＭＯＳエリアセンサが開示されている。フォトダイオード部は、表面Ｐ型不純物領域と、その下に配置されたＮ型不純物領域（電荷蓄積領域）と、少なくともその下に配置されたＰ型ウエルとで構成される。Ｐ型ウエルは、複数のＰ型不純物領域の積層によって構成される。Ｐ型ウエルは、Ｎ型不純物領域（電荷蓄積領域）の下の領域の他、転送ＭＯＳトランジスタおよびフローティングディフュージョンの下の領域に広がるように配置されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２４５５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
固体撮像装置において、一般的に、画素サイズの縮小にともなって、転送トランジスタのゲート長が小さくなるとともに電荷蓄積領域とフローティングディフュージョンとの距離が小さくなる。電荷蓄積領域とフローティングディフュージョンとの距離が小さくなると、電荷蓄積領域からフローティングディフュージョンに電荷が漏れやすくなり、これは、例えば、飽和電荷数の低下をもたらしうる。
【０００５】
本発明は、画素サイズの縮小に有利な構造を有する固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの側面に係る固体撮像装置は、第１導電型の電荷蓄積領域と、前記第１導電型のフローティングディフュージョンと、前記電荷蓄積領域の下に配置され、前記第１導電型とは異なる第２導電型の第１半導体領域と、前記第１半導体領域の上に配置された前記第２導電型の第２半導体領域と、前記第２半導体領域の上に配置された前記第２導電型の第３半導体領域と、を含む積層半導体領域と、前記電荷蓄積領域と前記フローティングディフュージョンとの間および前記フローティングディフュージョンの下かつ前記積層半導体領域の上の領域に配置された前記第２導電型の第４半導体領域と、前記電荷蓄積領域の電荷を前記フローティングディフュージョンに転送するためのチャネルを前記第４半導体領域に形成する転送ゲートと、前記電荷蓄積領域および前記第４半導体領域の下かつ前記積層半導体領域の上の領域に配置された前記第２導電型の第５半導体領域と、を含み、前記積層半導体領域は、前記第２導電型の第１半導体領域と、前記第１半導体領域の上に配置された前記第２導電型の第２半導体領域と、前記第２半導体領域の上に配置された前記第２導電型の第３半導体領域とを含み、前記第１半導体領域における前記第２導電型の不純物濃度のピーク値をＣ１、前記第２半導体領域における前記第２導電型の不純物濃度のピーク値をＣ２、前記第３半導体領域における前記第２導電型の不純物濃度のピーク値をＣ３、前記第５半導体領域における前記第２導電型の不純物濃度のピーク値をＣ５とすると、Ｃ２＜Ｃ３＜Ｃ１およびＣ５＜Ｃ３を満たす。
【発明の効果】
【０００７】
本発明によれば、画素サイズの縮小に有利な構造を有する固体撮像装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態における画素アレイの１つの画素の断面構造を模式的に示す図。
【図２】半導体基板の深さ方向（図１のＡ−Ａ’線）に沿った不純物濃度分布を例示する図。
【図３】パンチスルーストッパーの深さ(横軸）と電荷蓄積領域からフローティングディフュージョンへの電荷の漏れ量（縦軸）との関係を例示する図。
【図４】本発明の第２実施形態における画素アレイの１つの画素の断面構造を模式的に示す図。
【図５】本発明の第３実施形態における画素アレイの１つの画素の断面構造を模式的に示す図。
【図６】本発明の第１乃至第３実施形態の固体撮像装置の製造方法を示す図。
【図７】本発明の第１乃至第３実施形態の固体撮像装置の製造方法を示す図。
【図８】本発明の一つの実施形態の固体撮像装置の構成を示す図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
【００１０】
図８には、本発明の一つの実施形態の固体撮像装置１００の構成が示されている。固体撮像装置１００は、複数の行および複数の列を構成するように複数の画素ＰＩＸが配列された画素アレイＧＡと、画素アレイＧＡを駆動し画素アレイＧＡから各画素ＰＩＸの信号を読み出す周辺回路ＰＣとを含む。固体撮像装置１００は、例えば、ＭＯＳ型イメージセンサ、ＣＣＤイメージセンサまたは他の形式のイメージセンサとして構成されうる。
【００１１】
図１には、本発明の第１実施形態における画素アレイＰＡの１つの画素ＰＩＸの断面構造が模式的に示されている。固体撮像装置１００、画素アレイＰＡまたは画素ＰＩＸは、電荷蓄積領域８、表面領域９、フローティングディフュージョン（以降はＦＤという）１０、第４半導体領域２０、積層半導体領域４、第５半導体領域１１および転送ゲート７を含みうる。固体撮像装置１００、画素アレイＰＡまたは画素ＰＩＸは、その他、素子分離部５、チャネルストッパ６、絶縁膜１２、１５、１７、１９、配線パターン１４、１６、１８、コンタクトプラグ１３などを含みうる。絶縁膜１２、１５、１７は、層間絶縁層であり、絶縁膜１９は、パッシベーション膜でありうる。固体撮像装置１００、画素アレイＰＡまたは画素ＰＩＸは、更に、カラーフィルタおよび／またはマイクロレンズを含みうる。
【００１２】
以下の説明では、導電型を区別するために第１導電型および第２導電型という用語が使用される。第１導電型と第２導電型とは互いに異なる導電型である。第１導電型がｎ型である場合、第２導電型はｐ型であり、第１導電型がｐ型である場合、第２導電型はｎ型である。
【００１３】
電荷蓄積領域８は、第１導電型の半導体領域で構成される。第１導電型がｎ型である場合には、電荷蓄積領域は、光電変換によって発生した電子および正孔のうち電子を蓄積する。第１導電型がｐ型である場合には、電荷蓄積領域８は、光電変換によって発生した電子および正孔のうち正孔を蓄積する。表面領域９は、第２導電型の半導体領域で構成される。この例では、電荷蓄積領域８、表面領域９および積層半導体領域４によって光電変換素子としてのフォトダイオード１が構成される。なお、表面領域９はなくてもよいが、これが設けられることによって暗電流によるノイズ成分が低威されうる。
【００１４】
ＦＤ１０は、第１導電型の半導体領域で構成される。第４半導体領域２０は、第２導電型の半導体領域で構成される。第４半導体領域２０は、電荷蓄積領域８とＦＤ１０との間およびＦＤ１０の下かつ積層半導体領域４の上の領域に配置される。
【００１５】
電荷蓄積領域８、積層半導体領域４、ＦＤ１０、第４半導体領域２０、第５半導体領域１１およびチャネルストッパ６は、半導体基板３に形成される。半導体基板３は、例えば、第１導電型の半導体基板であるが、第２導電型の半導体基板であってもよい。半導体基板３は、半導体基板の表面層（例えば、エピタキシャル成長層）であってもよい。
【００１６】
転送ゲート７は、第１導電型の電荷蓄積領域８に蓄積された電荷を第１導電型のＦＤ１０に転送するためのチャネルを第２導電型の第４半導体領域２０に形成する。転送ゲート７は、ゲート電極であり、電荷蓄積領域８、ＦＤ１０、第４半導体領域２０および転送ゲート７は、ＭＯＳトランジスタ構造を有する。ここで、電荷蓄積領域８およびＦＤ１０の一方がソースに相当し、他方がドレインに相当する。
【００１７】
第５半導体領域１１は、第２導電型の不純物領域で構成される。第２導電型の第５半導体領域１１は、第１導電型の電荷蓄積領域８および第２導電型の第４半導体領域２０の下かつ第２導電型の積層半導体領域４の上の領域に配置される。第５半導体領域１１は、電荷蓄積領域８とＦＤ１０との間におけるパンチスルーの発生を防止するパンチスルーストッパーとして機能しうる。より具体的には、第５半導体領域１１は、電荷蓄積領域８から延びる空乏層とＦＤ１０から延びる空乏層とがつながることを防止する。つまり、第５半導体領域１１は、電荷蓄積領域８からＦＤ１０に対して電荷が漏れることを防止する。これにより、電荷蓄積領域８で蓄積可能な電荷の数、即ち飽和電荷数を増加させることができる。なお、第５半導体領域１１は、少なくとも電荷蓄積領域８と第４半導体領域２０の下にあればよく、ＦＤ１０の下に延在しなくてもよい。
【００１８】
積層半導体領域４は、第２導電型の第１半導体領域４Ａと、第１半導体領域４Ａの上に配置された第２導電型の第２半導体領域４Ｂ、４Ｃと、第２半導体領域４Ｂ、４Ｃの上に配置された第２導電型の第３半導体領域４Ｄとを含む。この例では、第１半導体領域４Ａと第３半導体領域４Ｄとの間に２つの第２半導体領域４Ｂ、４Ｃが配置されているが、第２半導体領域４Ｂ、４Ｃのうちの一方は取り除かれうる。第１半導体領域４Ａと第３半導体領域４Ｄとの間には、第２半導体領域４Ｂ、４Ｃの他に追加の第２半導体領域が配置されてもよい。第１半導体領域４Ａ、第２半導体領域４Ｂ、４Ｃ、第３半導体領域４Ｄは、それぞれ半導体基板３の深さ方向に沿った不純物濃度分布においてピークを有する。
【００１９】
図２には、半導体基板３の深さ方向（図１のＡ−Ａ’線）に沿った不純物濃度分布の例が示されている。図３における４Ａ、４Ｂ、４Ｃ、４Ｄ、１１、２０、８は、第１半導体領域４Ａ、第２半導体領域４Ｂ、４Ｃ、第３半導体領域４Ｄ、第５半導体領域１１、第４半導体領域２０、電荷蓄積領域８の不純物濃度（の分布）を示している。ここで、実線で示された４Ａ、４Ｂ、４Ｃ、４Ｄ、１１、２０は、第２導電型の不純物濃度であり、点線で示された８は第１導電型の不純物濃度分布である。
【００２０】
第１半導体領域４Ａにおける第２導電型の不純物濃度のピーク値をＣ１、第２半導体領域４Ｂ、４Ｃにおける第２導電型の不純物濃度のピーク値をＣ２、第３半導体領域４Ｄにおける第２導電型の不純物濃度のピーク値をＣ３とする。また、第５半導体領域１１における第２導電型の不純物濃度のピーク値をＣ５、第４半導体領域２０における第２導電型の不純物濃度のピーク値をＣ４とする。また、電荷蓄積領域８における第１導電型の不純物濃度のピーク値をＣ１０とする。
【００２１】
第１半導体領域４Ａにおける第２導電型の不純物濃度のピークは、分光感度を決めるポテンシャルピークを形成する。第１半導体領域４Ａにおける第２導電型の不純物濃度のピークは、半導体基板３の深さ方向における電荷の移動を制限するポテンシャルバリアを形成する。このポテンシャルバリアは、光電変換によって発生した正および負の電荷（正孔および電子）のうち電荷蓄積領域８で蓄積すべき電荷が半導体基板３の深い方向に失われることを防止する。
【００２２】
第２半導体領域４Ｂ、４Ｃおよび第１半導体領域４Ａは、光を第１半導体領域４Ａに到達させる経路として機能する。第２半導体領域４Ｂ、４Ｃおよび第１半導体領域４Ａはまた、光電変換によって発生した正および負の電荷（正孔および電子）のうち電荷蓄積領域８で蓄積すべき電荷を電荷蓄積領域８に移動させる経路として機能する。
【００２３】
以上の機能を実現するために、Ｃ２＜Ｃ３＜Ｃ１という条件が満たされるべきであり、この条件に加えて、３×Ｃ２≦Ｃ１が満たされることが好ましく、５×Ｃ２≦Ｃ１が満たされることがより好ましい。
【００２４】
図３には、パンチスルーストッパーとして機能しうる第５半導体領域１１の深さ(横軸）と、電荷蓄積領域８からＦＤ１０への電荷の漏れ量（縦軸）との関係が例示されている。漏れ量が少ないことは、パンチスルーストッパーとしての機能が優れていることを意味する。横軸の０．０[μｍ]は、積層半導体領域４の最上部に位置する第３半導体領域４Ｄにおける第２導電型の不純物濃度のピークの深さ方向の位置である。また、横軸は、深い方向を＋方向、浅い方向を−方向とされている。
【００２５】
図２に例示されるように、第５半導体領域１１における第２導電型の不純物濃度のピークの位置（深さ）を、第３半導体領域４Ｄにおける第２導電型の不純物濃度のピークから半導体基板３の表面側に離すことによって電荷の漏れを低下させることができる。一方で、第２導電型の第５半導体領域１１を浅い位置に配置すると、第５半導体領域１１の上に配置されている第１導電型の電荷蓄積領域８の下端を上方に押し上げることになるので、飽和電荷数が小さくなる。また、第２導電型の第５半導体領域１１の不純物濃度を濃くすることは、電荷蓄積領域８からＦＤ１０への電荷の漏れを低減することに有利であるが、その一方で飽和電荷数の低下を招く。
【００２６】
したがって、パンチスルーストッパーとして機能する第５半導体領域１１の位置と不純物濃度は、要求されるパンチスルーストッパーとしての機能および飽和電荷数を考慮して定められるべきである。一例として、第５半導体領域１１は、電荷蓄積領域８および第２導電型の第４半導体領域２０の下、かつ、積層半導体領域４の上に配置されることが好ましい。ここで、第４半導体領域２０は、電荷蓄積領域８とＦＤ１０との間およびＦＤ１０の下に配置される。あるいは、第５半導体領域１１は、第５半導体領域１１の不純物濃度がピークを示す深さが、第４半導体領域２０の不純物濃度がピークを示す深さと第３半導体領域４Ｄの不純物濃度がピークを示す深さとの間に位置するように配置されることが好ましい。
【００２７】
また、実用的な飽和電荷数の実現の観点において、第５半導体領域１１の不純物濃度は、Ｃ５＜Ｃ３を満たすことが好ましい。一方、電荷蓄積領域８からＦＤ１０への電荷の漏れを低減するために、第５半導体領域１１は、その不純物濃度分布が識別可能なピークを有するべきであり、更に、Ｃ３／４≦Ｃ５が満たされることが好ましい。ここで、前述のように、Ｃ３は、第３半導体領域４Ｄにおける第２導電型の不純物濃度のピーク値、Ｃ５は、第５半導体領域１１における第２導電型の不純物濃度のピーク値である。
【００２８】
その他、転送ゲート７を含むＭＯＳトランジスタ構造における電荷の転送に関する特性の観点で、Ｃ５≧Ｃ４、および／または、Ｃ３＞Ｃ４、および／または、Ｃ４＜Ｃ１が満たされることが好ましい。第４半導体領域の不純物濃度を低くすることで、第５半導体領域１１を設けることによって生じ得る転送効率の低下を低減することが出来る。ここで、Ｃ４は、前述のように、第４半導体領域２０における第２導電型の不純物濃度のピーク値である。
【００２９】
以下、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５の好ましい範囲を例示的に説明するが、本発明は、この範囲に制限されるものではない。Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５は、前述のＣ２＜Ｃ３＜Ｃ１、Ｃ５＜Ｃ３などの濃度の条件を満たすことが好ましい。
【００３０】
第１半導体領域４Ａにおける第２導電型の不純物濃度のピーク値Ｃ１は、１×１０１６ｃｍ−３≦Ｃ１≦１×１０１８ｃｍ−３の範囲内であり、ピーク値Ｃ１を示す深さは、半導体基板３の表面から２．０μｍから４．０μｍの深さの範囲内であることが好ましい。一例において、Ｃ１は、１×１０１７ｃｍ−３である。
【００３１】
第２半導体領域４Ｂにおける第２導電型の不純物濃度のピーク値Ｃ２は、１×１０１５ｃｍ−３≦Ｃ２≦５×１０１６ｃｍ−３の範囲内であり、ピーク値Ｃ２を示す深さは、半導体基板３の表面から１．２μｍから２．５μｍの深さの範囲内であることが好ましい。一例において、Ｃ２は、５×１０１５ｃｍ−３である。
【００３２】
第２半導体領域４Ｃにおける第２導電型の不純物濃度のピーク値Ｃ２は、１×１０１５ｃｍ−３≦Ｃ２≦５×１０１６ｃｍ−３の範囲内であり、ピーク値Ｃ２を示す深さは、半導体基板３の表面から０．８μｍから１．５μｍの深さの範囲内であることが好ましい。
【００３３】
第３半導体領域４Ｄにおける第２導電型の不純物濃度のピーク値Ｃ３は、２×１０１５ｃｍ−３≦Ｃ３≦２×１０１７ｃｍ−３の範囲内であり、ピーク値Ｃ３を示す深さは、半導体基板３の表面から０．５μｍから１．０μｍの深さの範囲内であることが好ましい。一例において、Ｃ３は、３×１０１６ｃｍ−３である。
【００３４】
第５半導体領域１１における第２導電型の不純物濃度のピークＣ５は、５×１０１４ｃｍ−３≦Ｃ５≦２×１０１７ｃｍ−３の範囲内であり、ピーク値Ｃ５を示す深さは、半導体基板３の表面から０．３μｍから０．９μｍの深さの範囲内であることが好ましい。一例において、Ｃ５は、２．５×１０１６ｃｍ−３である。
【００３５】
第４半導体領域２０における第２導電型の不純物濃度のピーク値Ｃ４は、例えば、１×１０１４ｃｍ−３≦Ｃ４≦５×１０１６ｃｍ−３でありうる。電荷蓄積領域８における第１導電型の不純物濃度のピーク値Ｃ１０は、例えば、２×１０１６ｃｍ−３でありうる。
【００３６】
表面領域９における第２導電型の不純物濃度のピーク値は、５×１０１９から５×１０２０ｃｍ−３の範囲内であることが好ましい。表面領域９における第２導電型の不純物濃度のピーク値は、典型的には、表面領域９における第１導電型の不純物濃度のピーク値より大きい。
【００３７】
以上のように、第１実施形態によれば、パンチスルーストッパーとして機能しうる第５半導体領域１１を設けることにより、画素サイズが小さくなった場合においても、電荷蓄積領域８からＦＤへの電荷の漏れを低減することができる。
【００３８】
図４には、本発明の第２実施形態における画素アレイＰＡの１つの画素ＰＩＸの断面構造が模式的に示されている。第２実施形態は、パンチスルーストッパーとして機能しうる第５半導体領域１１がＦＤ１０に隣接して配置された素子分離部５の下に配置された部分を含む点で、第１実施形態と異なる。第２実施形態は、他の点では、第１実施形態と共通している。第２実施形態では、第５半導体領域１１の形成のためのレジストパターンを形成する際のアライメントずれの影響をなくすことができる。また、素子分離部５の下における信号電荷の移動をより抑制することが可能となる。
【００３９】
図５には、本発明の第３実施形態における画素アレイＰＡの１つの画素ＰＩＸの断面構造が模式的に示されている。第３実施形態は、積層半導体領域４が素子分離部５の下に配置された部分を含む点で、第２実施形態と異なり、他の点では、第２実施形態と共通している。第３実施形態では、積層半導体領域４の形成のためのレジストパターンを形成する際のアライメントずれの影響をなくすことができる。また、第３実施形態では、第５半導体領域１１の形成のためのフォトマスクと積層半導体領域４を形成するためのフォトマスクとを共用することができる。
【００４０】
以下、図６および図７を参照しながら本発明の第１乃至第３実施形態の固体撮像装置１００の製造方法を説明する。
【００４１】
まず、ステップＳ６１０において、半導体基板３に素子分離部５およびチャネルストッパ６が形成される。素子分離部５は、例えば、ＬＯＣＯＳまたはＳＴＩでありうる。次いで、ステップＳ６２０では、半導体基板３の上にフォトリソグラフィー工程によってマスクＭが形成される。このマスクＭは、第１乃至第３実施形態のそれぞれに適合したものとされる。
【００４２】
次いで、ステップＳ６３０では、マスクＭの開口部を通して半導体基板３にイオンを注入し、第２導電型の積層半導体領域４、第２導電型の第５半導体領域１１および第２導電型の第４半導体領域２０が形成される。次いで、ステップＳ６４０では、転送ゲート７を含むゲート電極、電荷蓄積領域８、表面領域９、ＦＤ１０などを形成する。その後、層間絶縁膜、コンタクトプラグ、ヴィアプラグ、配線層、カラーフィルタ、マイクロレンズ等が形成される。
【００４３】
以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理（例えば、圧縮、色処理など）する処理部とを含む。
【符号の説明】
【００４４】
１：フォトダイオード、３：半導体基板（第１導電型）、４：積層半導体領域（第２導電型）、４Ａ：第１半導体領域（第２導電型）、４Ｂ：第２半導体領域（第２導電型）、４Ｃ：第２半導体領域（第２導電型）、４Ｄ：第３半導体領域、５：素子分離部、７：転送ゲート、８：電荷蓄積領域（第１導電型）、９：表面領域（第２導電型）、１０：フローティングディフュージョン（第１導電型）、１１：第５半導体領域（第２導電型）、２０：第４半導体領域（第２導電型）、
【図１】
0006541361.tif 000002
【図２】
0006541361.tif 000003
【図３】
0006541361.tif 000004
【図４】
0006541361.tif 000005
【図５】
0006541361.tif 000006
【図６】
0006541361.tif 000007
【図７】
0006541361.tif 000008
【図８】
0006541361.tif 000009