(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の表面から内部にかけて設けられた、側面および底部において前記半導体基板との間でフォトダイオードを形成する円筒形の第２導電型のウェル領域と、
前記ウェル領域の内部に同心円状に設けられた第２導電型の半導体領域と、
前記ウェル領域の周囲から前記半導体領域の周囲までを覆う素子分離領域と、
を有する受光素子を有する光検出半導体装置。
【請求項２】
前記フォトダイオード上の前記ウェル領域を含む領域に円形に開口され、前記ウェル領域以外の領域を覆う遮光用配線層が配置されていることを特徴とする請求項１記載の受光素子を有する光検出半導体装置。
【請求項３】
前記遮光用配線層が複数積層されていることを特徴とする請求項２記載の受光素子を有する光検出半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子を有する光検出半導体装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサは一般的に受光素子として、受光素子が１次元あるいは２次元に配列された、受光部画素アレイにて構成されている。画素はＰＮ接合によるフォトダイオード型光検出器にて構成され、入射光が半導体基板内部に吸収され、発生したキャリアは該フォトダイオードの空乏層部にて再結合し、電圧または電流として出力を得ることができる。
【０００３】
ＣＭＯＳイメージセンサを用いる機器の高速化の要求により、ＣＭＯＳイメージセンサの読み出し時間が短くなるために、該フォトダイオード内に蓄積されたキャリアは、キャリア取り出し口となる電極まで到達できず、次読み出し時に残像となって現れる場合がある。また、ＣＭＯＳイメージセンサを高感度にするために受光素子面積を大きくすると、受光素子端部とキャリア取り出し用電極までの距離が長くなり、キャリアが拡散によって移動する距離よりも大きくなり、残像が生じる。
【０００４】
残像を生じなくするための改善策として受光素子内に電位勾配をつけ、ドリフトによりキャリアの移動速度を増加させることで残像を低減させる方法が提案されている。（例えば、特許文献１参照）
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２３７６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら受光素子内に電位勾配を設ける場合、電位差を消滅させるための期間が必要となり、高速化の要求を満たすことが出来ない。そこで、本発明は、全方位からの一様なキャリアの取り出しを可能にし、高速化の要求に対応可能なイメージセンサを有する受光素子を有する光検出半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、光検出半導体装置を以下のように構成した。第一導電型半導体基板と、前記半導体基板との接合によりフォトダイオードを構成する円形の第二導電型半導体領域と、前記第二半導体領域内に設けられた円形の第三導電型高濃度領域と、を備えた受光素子であり、複数の前記フォトダイオードがアレイ状に配置されることを特徴とする受光素子を有する光検出半導体装置とした。
【発明の効果】
【０００８】
本発明によれば、受光素子端部とキャリア取り出し用電極までの距離が等しくなり、全方位からキャリアの一様な取り出しが可能となり、残像を低減した受光素子を有する光検出半導体装置を提供することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施例である光検出半導体装置の受光素子の平面図である。
【図２】図１に示した光検出半導体装置のＡ−Ａ切断面による断面図である。
【図３】本発明の第２の実施例である光検出半導体装置の受光素子の平面図である。
【図４】図３に示した光検出半導体装置のＢ−Ｂ切断面による断面図である。
【発明を実施するための形態】
【００１０】
以下では図面を用いて、発明を実施するための形態を実施例により説明する。
【実施例１】
【００１１】
図１は、本発明による光検出半導体装置の第１の実施例を示す平面図であり、受光素子であるフォトダイオードが形成された受光部を示している。図２は、図１に示した光検出半導体装置の切断面Ａ−Ａに沿った断面図である。
受光部１は、Ｐ型の半導体基板２と、Ｎ型ウェル領域３と、Ｐ型半導体領域４と、Ｎ型半導体領域５と、カソード電極６と、素子分離領域７と、絶縁層８、とを備えている。
【００１２】
半導体基板２は、例えばシリコンを材料として単結晶となるように形成されたものである。絶縁膜８は例えば、シリコン酸化物またはシリコン窒化膜からなり、半導体表面の保護膜として機能する。Ｎ型ウェル領域３は、半導体基板２の表面から内部にかけて、Ｎ型の不純物が拡散されたウェル領域であり、半導体基板の上部から見た平面視では円形をしている。半導体基板２とのＰＮ接合により、フォトダイオード９を形成している。
【００１３】
Ｎ型半導体領域５はＮ型の不純物が高濃度に拡散された領域であり、Ｎ型ウェル領域３の内部に同心円状に設けられている。カソード電極６は、Ｎ型半導体領域５の中心に設けられた金属材料からなり、例えばスパッタ法等により円形あるいは矩形状に形成され、Ｎ型半導体領域５を介してＮ型ウェル領域３と電気的に接続されている。
【００１４】
フォトダイオード９においては、カソード電極６の電位が、アノードを構成するＰ型の半導体基板２の電位よりも高くなるようにバイアスを印加することで、半導体基板２とＮ型ウェル領域３の間に空乏層が広がり、入射した光が発生したキャリアを取り込むための光感知領域として機能する。空乏層はＰＮ接合に沿って拡がるので、本実施例では空乏層は円中の側面および底部からなる形状をしている。茶筒あるいはコップのような形状である。
【００１５】
Ｐ型半導体領域４は、Ｎ型ウェル領域３を囲むように半導体基板２の表面に沿って形成されている。半導体基板２の表面の反転を防ぐのが目的である。
Ｎ型ウェル領域３の表面には厚い酸化膜からなる素子分離領域７が配置されている。素子分離領域７はＮ型半導体領域５の周囲まで配置され、Ｎ型半導体領域５の形状を規定している。Ｎ型半導体領域５の表面には配置されないので、素子分離領域７は内側に円形の穴がある形状をしている。素子分離領域７のＮ型ウェル領域３の外側となる領域の形状は矩形でも円形でも良いので、素子分離領域７は外形が矩形あるいは円形のドーナツ形状となる。隣接するフォトダイオードの周囲に形成される素子分離領域と連続して形成しても良いし、分離して形成しても良い。連続した場合は、ドーナツ形状は連続し、分離したドーナツ形状とはならないことは言うまでも無い。
【００１６】
受光部１に光Ｌ１が入射すると、光Ｌ１は絶縁膜８、及び素子分離領域７を透過し、照射光Ｌ１の各波長成分は光エネルギーに従い、半導体基板２の内部に達し、キャリアを発生させる。キャリアは拡散し、ＰＮ接合の空乏層領域まで達すると、電圧または電流として出力を得る。本実施例では、Ｎ型半導体領域５をＮ型ウェル領域３の中央に配置し、Ｎ型半導体領域５及びＮ型ウェル領域３を円形にすることで、Ｎ型半導体領域５とＮ型ウェル領域３の端部との距離を等しくし、全方位からの一様なキャリア拡散を促進させ、残像を抑制することを可能としている。
【００１７】
なお、図１および図２においてはフォトダイオードが１次元に配列された受光部を示した。フォトダイオードが２次元に配列された受光部に本発明を適用することも、まったく同様に、可能であることは言うまでも無い。
【実施例２】
【００１８】
図３は、本発明による光検出半導体装置の第２の実施例を示す平面図であり、受光素子であるフォトダイオードが形成された受光部を示している。図４は、示した光検出半導体装置の切断面Ｂ−Ｂに沿った断面図である。図１と対応する部分には同じ番号が付してある。図１に示した第１の実施例と異なる点は、クロストーク防止用に配線層１０による遮光部を配置している点である。配線層１０は、円形に開口されており、Ｎ型ウェル領域３以外の受光部全面を上方で覆っている。配線層１０の開口幅Ｌは、所望の残像特性に応じて可変する。
【００１９】
また、配線層１０は、複数層あってもよい。
また、配線層１０が円形に開口されている場合、円形の開口部を有する配線層１０により入射光Ｌ１は、Ｎ型ウェル領域に円形に入射するので、円形の開口部の中心の下にＮ型半導体領域５およびカソード電極６を同心円状に配置すれば、全方位においてキャリアが移動する最大距離は等しくなる。この場合、Ｎ型ウェル領域は円形とする必要はなく、矩形とすることも可能である。
【符号の説明】
【００２０】
１  受光部
２  Ｐ型半導体基板
３  Ｎ型ウェル領域
４  Ｐ型半導体領域
５  Ｎ型半導体領域
６  カソード電極
７  素子分離領域
８  絶縁層
９  フォトダイオード
１０  配線層
Ｌ    配線層開口幅
Ｌ１  入射光
【図１】
0006518076.tif 000002
【図２】
0006518076.tif 000003
【図３】
0006518076.tif 000004
【図４】
0006518076.tif 000005