(57)【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられた活性層と、前記基板上に設けられ、前記活性層と接続する複数の電極と、を有するホール素子と、
前記ホール素子の周囲に配置された複数のリード端子と、
前記複数の電極と前記複数のリード端子とをそれぞれ電気的に接続する導電性接続部材と、
前記ホール素子と前記複数のリード端子と前記導電性接続部材とをパッケージするパッケージ部材と、を備え、
前記複数のリード端子が有する複数の面のうち、前記導電性接続部材と接続している面とは反対側の面を前記複数のリード端子の第１面とし、
前記基板が有する複数の面のうち、前記複数の電極が設けられている面とは反対側の面を前記基板の第２面としたときに、
前記第１面と前記第２面は前記パッケージ部材の同一の面から露出しており、
前記活性層は、
第１の幅を有する第１の活性領域と、
前記第１の活性領域に接続し、前記第１の幅よりも広い第２の幅を有する第２の活性領域と、を有し、
前記複数の電極に含まれる第１の電極は前記第２の活性領域と接しており、
前記活性層の平面視による形状はクロス型であり、
前記クロス型を構成する２本の直線部の各端部はそれぞれ平面視で電極と接続する部分に向かって幅が徐々に広がる形状であるホールセンサ。
【請求項２】
前記ホール素子は、前記基板の前記第２面側に設けられた保護層、をさらに有し、
前記保護層は前記パッケージ部材の前記同一の面から露出している請求項１に記載のホールセンサ。
【請求項３】
前記保護層は絶縁層を含む請求項２に記載のホールセンサ。
【請求項４】
前記複数の電極は、第２の電極、第３の電極及び第４の電極をさらに含み、
前記活性層は、
第３の幅を有する第３の活性領域と、前記第３の活性領域に接続し、前記第３の幅よりも広い第４の幅を有する第４の活性領域と、
第５の幅を有する第５の活性領域と、前記第５の活性領域に接続し、前記第５の幅よりも広い第６の幅を有する第６の活性領域と、
第７の幅を有する第７の活性領域と、前記第７の活性領域に接続し、前記第７の幅よりも広い第８の幅を有する第８の活性領域と、を有し、
前記第４の活性領域は前記第２の電極に接しており、
前記第６の活性領域は前記第３の電極に接しており、
前記第８の活性領域は前記第４の電極に接している請求項１から請求項３の何れか一項に記載のホールセンサ。
【請求項５】
前記基板はＧａＡｓ基板であり、前記ＧａＡｓ基板の抵抗率は、５．０×１０７Ω・ｃｍ以上１．０×１０９Ω・ｃｍ以下である請求項１から請求項４の何れか一項に記載の
ホールセンサ。
【請求項６】
前記ＧａＡｓ基板中のアクセプタ型不純物の濃度は、１．５×１０１５ａｔｏｍｓ・ｃｍ−３以上１．０×１０１６ａｔｏｍｓ・ｃｍ−３以下である請求項５に記載のホールセンサ。
【請求項７】
前記アクセプタ型不純物は炭素である請求項６に記載のホールセンサ。
【請求項８】
前記ＧａＡｓ基板の厚みは、０．１ｍｍ以下である請求項５から請求項７の何れか一項に記載のホールセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホールセンサに関する。
【背景技術】
【０００２】
ホールセンサは、携帯電話機器の開閉スイッチやカメラレンズの位置検出等の様々な分野で使用されている。例えば特許文献１には、リードフレームと、ホール素子及び金属細線を備えたホールセンサが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２５２５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年では電子機器の薄型化に伴い、ホールセンサの薄型化も進展している。ホールセンサの小型、薄型化をさらに進展させるために、アイランドを省いた構造（即ち、アイランドレス構造）が考えられる。
図１３（ａ）及び（ｂ）は、本発明の比較形態に係るホールセンサ６００の構成例と、課題を説明するための概念図である。図１３（ａ）に示すように、アイランドレス構造では、ホール素子５１０はパッケージ部材５５０で固定される。また、アイランドレス構造のホール素子５１０を配線基板６５０に取り付ける場合は、リードフレーム５２０の各リード端子のうち、パッケージ部材５５０から露出している裏面をハンダ（半田）５７０を介して配線基板６５０の配線パターン６５１に接続する。
【０００５】
ここで、ホールセンサ６００が小型、薄型化し、その投影面積が小さくなると、リードフレーム５２０の各リード端子間の距離が短くなる。これにより、各リード端子の裏面を配線パターン６５１にハンダ付けする際に、リード端子下からハンダ５７０がはみ出して、ホール素子５１０下に到達する可能性が高くなる。例えば図１３（ａ）に示すように、リード端子５２５下からはみ出したハンダ５７０がホール素子５１０の裏面に接触する可能性が高くなる。
【０００６】
リード端子５２５下からはみ出したハンダ５７０がホール素子５１０の裏面に接触すると、その接触面は半導体と金属のショットキー接合となる。また、図１３（ｂ）に示すように、リード端子５２５が電源に接続される端子（即ち、電源端子）の場合、電源端子５２５下からはみ出したハンダ５７０がホール素子５１０の裏面に接触すると、上記のショットキー接合には順バイアスが印加されることになる。ここで、従来のようにホール素子５１０が厚いときは、上記のショットキー接合に順バイアスを印加しても電流はほとんど流れない。
【０００７】
しかしながら、ホール素子５１０を薄くしていくと、その厚みの減少分に比例して抵抗値が減少する。このため、ホール素子５１０の薄型化に伴い、ショットキー接合の順方向に電流が流れ易くなり、電源端子５２５→ハンダ５７０→基板５１１→活性層５１２→電極５１３→金属細線５４３→接地電位に接続されたリード端子（即ち、接地端子）５２７という経路でリーク電流が流れ易くなる。
【０００８】
図１４（ａ）及び（ｂ）は、本発明の比較形態に係るホール素子５１０の構成例を示す平面図と、この平面図をＢ−Ｂ’線で切断した断面図である。図１４（ａ）及び（ｂ）において、活性層７１２と電極７１３との接触領域７１５に大きい電流密度のリーク電流が流れると、その接触領域７１５で不可逆的な改質が生じ、活性層７１２と電極７１３の接触状態が変化する恐れがある。
【０００９】
特に、活性層７１２と電極７１３の端部とが接続する箇所７１６は大きい電流密度のリーク電流が流れ易く、接触状態が大きく変化する恐れがある。活性層７１２と電極７１３との接触状態が変化するとホール素子７００のオフセット電圧が変化し、ホール素子７００に印加する磁場を正確に測定することができなくなる恐れがある。
そこで、本発明は、上記のようにホールセンサの小型、薄型化を進展させる過程で顕在化する課題に鑑みてなされたものであって、アイランドレス構造のホールセンサにおいてホール素子を小型薄型化した場合でも、活性層と電極との接触領域に大きい電流密度のリーク電流が流れにくく、リーク電流に起因するオフセット電圧の変化量が小さいホールセンサを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の一態様に係るホールセンサは、基板と、前記基板上に設けられた活性層と、前記基板上に設けられ、前記活性層と接続する複数の電極と、を有するホール素子と、前記ホール素子の周囲に配置された複数のリード端子と、前記複数の電極と前記複数のリード端子とをそれぞれ電気的に接続する導電性接続部材と、前記ホール素子と前記複数のリード端子と前記導電性接続部材とをパッケージするパッケージ部材と、を備え、前記複数のリード端子が有する複数の面のうち、前記導電性接続部材と接続している面とは反対側の面を前記複数のリード端子の第１面とし、前記基板が有する複数の面のうち、前記複数の電極が設けられている面とは反対側の面を前記基板の第２面としたときに、前記第１面と前記第２面は前記パッケージ部材の同一の面から露出しており、前記活性層は、第１の幅を有する第１の活性領域と、前記第１の活性領域に接続し、前記第１の幅よりも広い第２の幅を有する第２の活性領域と、を有し、前記複数の電極に含まれる第１の電極は前記第２の活性領域と接していることを特徴とする。
【００１１】
本発明の別の態様に係るホールセンサは、基板と、前記基板上に設けられた活性層と、前記基板上に設けられ、前記活性層と接続する複数の電極と、を有するホール素子と、前記ホール素子の周囲に配置された複数のリード端子と、前記複数の電極と前記複数のリード端子とをそれぞれ電気的に接続する導電性接続部材と、前記ホール素子と前記複数のリード端子と前記導電性接続部材とをパッケージするパッケージ部材と、を備え、前記複数のリード端子が有する複数の面のうち、前記導電性接続部材と接続している面とは反対側の面を前記複数のリード端子の第１面とし、前記基板が有する複数の面のうち、前記複数の電極が設けられている面とは反対側の面を前記基板の第２面としたときに、前記第１面と前記第２面は前記パッケージ部材の同一の面から露出しており、前記複数の電極に含まれる第１の電極の面積をＳ１とし、前記第１の電極と前記活性層との接触面積をＣ１としたときに、Ｃ１／Ｓ１は１５％以上１００％以下であることを特徴とする。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態に係るホールセンサ１００の構成例を示す図である。
【図２】ＧａＡｓ基板の抵抗値と、ＧａＡｓ基板中のアクセプタ型不純物の濃度との関係を示す図である。
【図３】第１実施形態に係るＧａＡｓホール素子１０の構成例を示す図である。
【図４】ホールセンサ１００の製造方法を示す工程順に示す図である。
【図５】ホールセンサ１００の製造方法を示す工程順に示す図である。
【図６】第１実施形態に係るホールセンサ装置２００の構成例を示す図である。
【図７】実施形態の効果を説明するための図である。
【図８】第１実施形態の変形例に係るホールセンサ１００Ａを示す図である。
【図９】第２実施形態に係るＧａＡｓホール素子２１０の構成例を示す図である。
【図１０】第２実施形態の効果を検証した実験結果を示すグラフである。
【図１１】第３実施形態に係るＧａＡｓホール素子３１０Ａの構成例（第１の構成例）を示す図である。
【図１２】第３実施形態に係るＧａＡｓホール素子３１０Ｂの構成例（第２の構成例）を示す図である。
【図１３】比較形態に係るホールセンサ６００の構成例と、課題を説明するための図である。
【図１４】比較形態に係るホール素子５１０の構成例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
＜第１実施形態＞
〔構成〕
図１（ａ）〜（ｄ）は、本発明の実施形態に係るホールセンサ１００の構成例を示す断面図と平面図と底面図、及び外観図である。図１（ａ）は、図１（ｂ）を破線Ａ−Ａ´で切断した断面を示している。また、図１（ｂ）では、図面の複雑化を回避するために、パッケージ部材（樹脂部材）を省略して示している。
図１（ａ）〜（ｄ）に示すように、ホールセンサ１００は、ＧａＡｓホール素子１０と、リード端子２０と、複数の金属細線（導電性接続部材）３１〜３４と、パッケージ部材５０と、外装めっき層６０とを備える。また、リード端子２０は、複数のリード端子２２〜２５を有する。
【００１４】
（１）ホール素子
まず、ＧａＡｓホール素子１０の構成例について説明する。
ＧａＡｓホール素子１０は、半絶縁性のガリウムヒ素（ＧａＡｓ）基板１１と、このＧａＡｓ基板１１上に形成された半導体薄膜からなる活性層１２と、活性層１２に電気的に接続する電極１３ａ〜１３ｄと、ＧａＡｓ基板１１の電極１３ａ〜１３ｄが設けられている面とは反対側の面側に設けられた保護層４０と、を有する。活性層１２は、例えば平面視で十字（クロス）型であり、クロスの４つの先端部上にそれぞれ電極１３ａ〜１３ｄが設けられている。
【００１５】
（１．１）基板
ＧａＡｓ基板１１の抵抗率は５．０×１０７Ω・ｃｍ以上である。ＧａＡｓ基板１１の抵抗率の上限は特に制限はないが、一例を挙げると、１．０×１０９Ω・ｃｍ以下である。このように本発明の実施形態では高抵抗のＧａＡｓ基板が使用される。
図２は、ＧａＡｓ基板の抵抗値と、ＧａＡｓ基板中のアクセプタ型不純物（すなわち、Ｐ型不純物）の濃度との関係を示す図である。図２に示すように、ＧａＡｓ基板の抵抗値はＧａＡｓ基板中のアクセプタ型不純物の濃度（例えば、炭素：Ｃの濃度）によって大きく変化する。ＧａＡｓ基板の抵抗値を高くするためには、ＧａＡｓ基板中のアクセプタ型不純物の濃度（例えば、Ｃの濃度）を高くすればよい。例えば、ＧａＡｓ基板１１の抵抗率を５．０×１０７Ω・ｃｍ以上とするためには、ＧａＡｓ基板１１中のＣの濃度を１．５×１０１５ａｔｏｍｓ・ｃｍ−３以上にすればよい。ＧａＡｓ基板１１中のＣの濃度の上限は、例えば、１．０×１０１６ａｔｏｍｓ・ｃｍ−３以下である。
【００１６】
（１．２）活性層
図３は第１実施形態に係るＧａＡｓホール素子１０の構成例を示す平面図である。詳しくは、図３（ａ）は活性層１２を示す平面図であり、図３（ｂ）は活性層１２と電極１３ａ〜１３ｄとを示す平面図である。活性層１２は、基板１１上に形成された基板１１よりも低抵抗の層である。活性層１２は、例えば、ＧａＡｓなどの化合物半導体層にＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ又はＣなどの不純物を打ち込み、加熱による活性化を行うことにより形成される。活性層１２の平面視形状は、例えば、不純物を打ち込む領域を変えることによって任意に形状を変えることができる。
【００１７】
図３（ａ）に示すように、活性層１２の平面視による形状はクロス型であり、そのクロス型を構成する２本の直線部の各端部１２ａ〜１２ｃはそれぞれ平面視で「八」の字型（すなわち、電極と接続する部分に向かって幅が徐々に広がる形状）となっている。
具体的には、活性層１２は、第１の端部１２ａ、第２の端部１２ｂ、第３の端部１２ｃ及び第４の端部１２ｄを有する。第１の端部１２ａは、第１の幅Ｌ１を有する第１の活性領域１２１と、第１の活性領域１２１に接続し、かつ第１の幅Ｌ１よりも広い第２の幅Ｌ２（Ｌ１＜Ｌ２）を有する第２の活性領域１２２とを有する。平面視で、第１の活性領域１２１は、第２の活性領域１２２よりも活性層１２の中央寄りに位置する。第２の端部１２ｂは、第３の幅Ｌ３を有する第３の活性領域１２３と、第３の活性領域１２３に接続し、かつ第３の幅Ｌ３よりも広い第４の幅Ｌ４（Ｌ３＜Ｌ４）を有する第４の活性領域１２４とを有する。平面視で、第４の活性領域１２４は、第３の活性領域１２３よりも活性層１２の中央寄りに位置する。
【００１８】
第３の端部１２ｃは、第５の幅Ｌ５を有する第５の活性領域１２５と、第５の活性領域１２５に接続し、かつ第５の幅Ｌ５よりも広い第６の幅Ｌ６（Ｌ５＜Ｌ６）を有する第６の活性領域１２６とを有する。平面視で、第６の活性領域１２６は、第５の活性領域１２５よりも活性層１２の中央寄りに位置する。第４の端部１２ｄは、第７の幅Ｌ７を有する第７の活性領域１２７と、第７の活性領域１２７に接続し、かつ第７の幅Ｌ７よりも広い第８の幅Ｌ８（Ｌ７＜Ｌ８）を有する第８の活性領域１２８とを有する。平面視で、第８の活性領域１２６は、第７の活性領域１２５よりも活性層１２の中央寄りに位置する。また、例えば、Ｌ１＝Ｌ３＝Ｌ５＝Ｌ７である。
【００１９】
図３（ｂ）に示すように、第１の端部１２ａでは、第２の活性領域１２２が第１の電極１３ａと接している。第１の活性領域１２１は第１の電極１３ａと接していない。同様に、第２の端部１２ｂでは、第４の活性領域１２４が第２の電極１３ｂと接している。第３の活性領域１２３は第２の電極１３ｂと接していない。第３の端部１２ｃでは、第６の活性領域１２６が第３の電極１３ｃと接している。第５の活性領域１２５は第３の電極１３ｃと接していない。第４の端部１２ｄでは、第８の活性領域１２８が第４の電極１３ｄと接している。第７の活性領域１２７は第４の電極１３ｄと接していない。
【００２０】
ホール素子１０では、第１の電極１３ａ、第２の電極１３ｂ、第３の電極１３ｃ及び第４の電極１３ｄの何れか一つが接地電位（ＧＮＤ）に接続するための接地電極として使用可能である。例えば、接地電極として、第１の電極１３ａが使用される。ここで、接地電極として使用される第１の電極１３ａは、第１の活性領域１２１ではなく、第１の活性領域１２１よりも幅広の第２の活性領域１２２と接している。リーク電流が最も流れやすい箇所である、活性層１２と第１の電極１３ａの端部とが接続する箇所１４ａも、第２の活性領域１２２内にある。
【００２１】
（１．３）電極
電極１３ａ〜１３ｄは、例えば、下から順にＡｕＧｅ、Ｎｉ、Ａｕが積層された金属薄膜、又は、下から順にＴｉ、Ａｕが積層された金属薄膜からなる。図３（ｂ）において、平面視で向かい合う一対の電極１３ａ、１３ｃがホール素子に電流を流すための入力端子である。例えば、電極１３ａが接地電極であり、電極１３ｃは電源電位に接続するための電源電極である。また、電極１３ａ、１３ｃを結ぶ線と平面視で直交する方向で向かい合う他の一対の電極１３ｂ、１３ｄがホール素子から電圧を出力するための出力端子である。
【００２２】
（２）リード端子
ホールセンサ１００は、アイランドレス構造であり、外部との電気的接続を得るための複数のリード端子２２〜２５を有する。図１（ｂ）に示すように、リード端子２２〜２５は、ＧａＡｓホール素子１０の周囲（例えば、ホールセンサ１００の四隅近傍）に配置されている。例えば、リード端子２２とリード端子２４とがＧａＡｓホール素子１０を挟んで対向するように配置されている。また、リード端子２３とリード端子２５とがＧａＡｓホール素子１０を挟んで対向するように配置されている。さらに、リード端子２２とリード端子２４とを結ぶ直線（仮想線）と、リード端子２３とリード端子２５とを結ぶ直線（仮想線）とが平面視で交差するように、リード端子２２〜２５はそれぞれ配置されている。リード端子２０（リード端子２２〜２５）は、例えば銅（Ｃｕ）等の金属からなる。また、リード端子２０は、その面側又は裏面の一部がエッチング（即ち、ハーフエッチング）されていてもよい。
【００２３】
なお、図示しないが、リード端子２０の表面で（図１（ａ）における上面側）、金属細線３１〜３４で接続されるリード端子２２〜２５の表面には、Ａｇめっきが施されていることが電気的接続の観点から好ましい。
また、別の態様で、リード端子２０の少なくとも表面及び裏面には、外装めっき層６０に代えて、ニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）等のめっきが施されていてもよい。ホールセンサであるが、アイランドレスのため、磁性体であるＮｉめっき膜の影響を受けにくいため実施が可能となる。
【００２４】
（３）導電性接続部材
金属細線３１〜３４は、ＧａＡｓホール素子１０が有する電極１３ａ〜１３ｄと、リード端子２２〜２５をそれぞれ電気的に接続する導線であり、例えば金（Ａｕ）からなる。図１（ｂ）に示すように、金属細線３１はリード端子２２と電極１３ｃとを接続し、金属細線３２はリード端子２３と電極１３ｄとを接続している。また、金属細線３３はリード端子２４と電極１３ａとを接続し、金属細線３４はリード端子２５と電極１３ｂとを接続している。
【００２５】
保護層４０は、ＧａＡｓ基板１１の電極１３ａ〜１３ｄが設けられている面とは反対側の面（例えば、裏面）側を覆っている。保護層４０は、ＧａＡｓ基板１１を保護可能なものであれば特に限定はなく、導体、絶縁体、又は半導体のうち、少なくとも何れか１つを含んでいてもよい。即ち、保護層４０は、導体、絶縁体、又は半導体の何れか１つからなる層であってもよいし、これらのうち２つ以上を含む層であってもよい。保護層４０は導体、絶縁体、又は半導体の何れかからなる層を複数積層させた積層構造でもよい。導体としては、例えば、銀ペーストなどの導電性樹脂などが考えられる。絶縁体としては、例えば、エポキシ系の熱硬化型樹脂と、フィラーとしてシリカ（ＳｉＯ２）とを含む絶縁ペースト、窒化ケイ素、二酸化ケイ素などが考えられる。半導体としては、例えば、Ｓｉ基板やＧｅ基板などの貼り合わせが考えられる。但し、リーク電流防止の観点から、保護層４０は、絶縁層を含むことが好ましい。保護層４０を絶縁層を含む層とすることにより、保護層４０とＧａＡｓ基板１１の両方でリーク電流を防止することが可能となる。但し、リードフレーム等のＧａＡｓホール素子１０を支持するための金属製のアイランドは保護層４０には含まれない。
【００２６】
（４）パッケージ部材  
パッケージ部材５０は、ＧａＡｓホール素子１０と、リード端子２０と、金属細線３１〜３４とをパッケージしている。言いかえると、パッケージ部材５０は、ＧａＡｓホール素子１０の一部と、リード端子２０の少なくとも表面側（即ち、金属細線と接続する側の面）と、金属細線３１〜３４とを封止している。封止とは、外気と接触しないように覆って保護することである。パッケージ部材５０は、例えばエポキシ系の熱硬化型樹脂からなり、リフロー時の高熱に耐えられるようになっている。
【００２７】
各リード端子２２〜２５の複数の面のうち、金属細線と接続している面とは反対側の面を、各リード端子２２〜２５の第１面とする。また、ＧａＡｓ基板１１が有する複数の面のうち、電極が設けられている面とは反対側の面を、ＧａＡｓ基板１１の第２面とする。
図１（ａ）及び（ｃ）に示すように、ホールセンサ１００の底面側（即ち、配線基板に実装する側）では、各リード端子２２〜２５の第１面（裏面）の少なくとも一部と、ＧａＡｓ基板１１の第２面（裏面）の少なくとも一部と、パッケージ部材５０の同一の面（例えば、裏面）からそれぞれ露出している。また、ＧａＡｓ基板１１の第２面（裏面）の少なくとも一部は保護層４０で覆われている。この保護層４０の少なくとも一部も、パッケージ部材５０の上記同一の面（例えば、裏面）から露出している。なお、上記の第１面、第２面、同一の面としてそれぞれ例示した裏面とは、活性層及び電極が形成された面の反対側に位置する面のことであり、図１（ａ）の断面図では下側に位置する面のことである。
外装めっき層６０は、パッケージ部材５０から露出しているリード端子２２〜２５の裏面に形成されている。外装めっき層６０は、例えばスズ（Ｓｎ）等からなる。
【００２８】
〔動作〕
上記のホールセンサ１００を用いて磁気（磁界）を検出する場合は、例えば、リード端子２２を電源電位（＋）に接続すると共に、リード端子２４を接地電位（ＧＮＤ）に接続して、リード端子２２からリード端子２４に駆動電流を流す。そして、リード端子２３、２５間の電位差Ｖ１−Ｖ２（＝ホール出力電圧ＶＨ）を測定する。ホール出力電圧ＶＨの大きさから磁界の大きさを検出し、ホール出力電圧ＶＨの正負から磁界の向きを検出する。
即ち、リード端子２２は、ＧａＡｓホール素子１０に所定電圧を供給する電源用リード端子である。リード端子２４は、ＧａＡｓホール素子１０に接地電位を供給する接地用リード端子である。リード端子２３、２５は、ＧａＡｓホール素子１０のホール起電力信号を取り出す信号取出用リード端子である。
【００２９】
〔製造方法〕
本発明の実施形態に係るホールセンサの製造方法は、基材の一方の面に複数のリード端子が形成されたリードフレームを準備する工程と、基材の一方の面の複数のリード端子で囲まれる領域に、保護層を有するＧａＡｓホール素子を載置する工程と、ＧａＡｓホール素子が有する複数の電極部と複数のリード端子とを複数の導電性接続部材でそれぞれ電気的に接続する工程と、基材のＧａＡｓホール素子が載置された面側をパッケージ部材でパッケージする工程と、パッケージ部材及び保護層から基材を分離する工程と、を備え、基材を分離する工程では、保護層と複数のリード端子とをパッケージ部材から露出させる。なお、保護層を有するＧａＡｓホール素子とは、ＧａＡｓ基板の複数の電極部が設けられている面とは反対側の面側に保護層が設けられているＧａＡｓホール素子のことである。
【００３０】
図４（ａ）〜（ｅ）及び図５（ａ）〜（ｄ）は、ホールセンサ１００の製造方法を示す工程順に示す平面図と断面図である。なお、図４（ａ）〜（ｅ）において、ダイシングのブレード幅（即ち、カーフ幅）の図示は省略している。
図４（ａ）に示すように、まず、前述のリード端子が形成されたリードフレーム１２０を用意する。このリードフレーム１２０は、図１（ｂ）に示したリード端子２０が平面視で縦方向及び横方向に複数繋がっている基板である。
【００３１】
次に、図４（ｂ）に示すように、リードフレーム１２０の裏面側に、例えば、基材として耐熱性フィルム８０の一方の面を貼付する。この耐熱性フィルム８０の一方の面には例えば絶縁性の粘着層が塗布されている。粘着層は、その成分として、例えばシリコーン樹脂がベースとなっている。この粘着層によって、耐熱性フィルム８０にリードフレーム１２０を貼付し易くなっている。リードフレーム１２０の裏面側に耐熱性フィルム８０を貼付することによって、リードフレーム１２０の貫通している貫通領域を、裏面側から耐熱性フィルム８０で塞いだ状態となる。
【００３２】
なお、基材である耐熱性フィルム８０としては、粘着性を有すると共に、耐熱性を有する樹脂製のテープが用いられることが好ましい。
粘着性については、粘着層の糊厚がより薄いほうが好ましい。また、耐熱性については、約１５０℃〜２００℃の温度に耐えることが必要とされる。このような耐熱性フィルム８０として、例えばポリイミドテープを用いていることができる。ポリイミドテープは、約２８０℃に耐える耐熱性を有している。このような高い耐熱性を有するポリイミドテープは、後のパッケージやワイヤーボンディング時に加わる高熱にも耐えることが可能である。また、耐熱性フィルム８０としては、ポリイミドテープの他に、以下のテープを用いることも可能である。
・ポリエステルテープ  耐熱温度、約１３０℃（但し使用条件次第で耐熱温度は約２００℃にまで達する）。
・テフロン（登録商標）テープ  耐熱温度：約１８０℃
・ＰＰＳ（ポリフェニレンサルファイド）  耐熱温度：約１６０℃
・ガラスクロス  耐熱温度：約２００℃
・ノーメックペーパー  耐熱温度：約１５０〜２００℃
・他に、アラミド、クレープ紙が耐熱性フィルム８０として利用し得る。
【００３３】
次に、図４（ｃ）に示すように、耐熱性フィルム８０の粘着層を有する面のうち、リード端子２２〜２５で囲まれた領域に、保護層４０を有するＧａＡｓホール素子１０を載置する（即ち、ダイボンディングを行う。）。ここでは、保護層４０を耐熱性フィルム８０の粘着層を有する面に対向させてダイボンディングを行う。
次に、図４（ｄ）に示すように、金属細線３１〜３４の一端を各リード端子２２〜２５にそれぞれ接続し、金属細線３１〜３４の他端を電極１３ａ〜１３ｄにそれぞれ接続する（即ち、ワイヤーボンディングを行う。）。そして、図４（ｅ）に示すように、パッケージ部材５０を形成する（即ち、樹脂パッケージを行う。）。この樹脂パッケージは、例えばトランスファーパッケージ技術を用いて行う。
【００３４】
例えば図５（ａ）に示すように、下金型９１と上金型９２とを備えるモールド金型９０を用意し、このモールド金型９０のキャビティ内にワイヤーボンディング後のリードフレーム１２０を配置する。次に、キャビティ内であって、耐熱性フィルム８０の粘着層を有する面（即ち、リードフレーム１２０と接着している面）の側に加熱し溶融したモールド樹脂を注入し、充填する。これにより、ＧａＡｓホール素子１０と、リードフレーム１２０と、金属細線３１〜３４とをパッケージするパッケージ部材５０を形成する。即ち、ＧａＡｓホール素子１０の一部と、リードフレーム１２０の少なくとも表面側と、金属細線３１〜３４とをモールド樹脂で封止する。モールド樹脂が硬化してパッケージ部材５０が完成したら、これをモールド金型から取り出す。なお、樹脂封止後は任意の工程で、パッケージ部材５０の表面に例えば符号等（図示せず）をマーキングしてもよい。
【００３５】
次に、図５（ｂ）に示すように、パッケージ部材５０から耐熱性フィルム８０を剥離する。これにより、パッケージ部材５０からＧａＡｓホール素子１０の保護層４０を露出させる。そして、図５（ｃ）に示すように、リードフレーム１２０のパッケージ部材５０から露出している面（少なくとも、各リード端子２２〜２５のパッケージ部材５０から露出している裏面）に外装めっきを施して、外装めっき層６０を形成する。
【００３６】
次に、図５（ｄ）に示すように、パッケージ部材５０の上面（即ち、ホールセンサ１００の外装めっき層６０を有する面の反対側の面）にダイシングテープ９３を貼付する。そして、例えば図４（ｅ）に示した仮想の２点鎖線に沿って、リードフレーム１２０に対してブレードを相対的に移動させて、パッケージ部材５０及びリードフレーム１２０を切断する（即ち、ダイシングを行う。）。つまり、パッケージ部材５０及びリードフレーム１２０を複数のＧａＡｓホール素子１０の各々ごとにダイシングして個片化する。図５（ｄ）に示すように、ダイシングされたリードフレームは、リード端子２０となる。
【００３７】
以上の工程を経て、図１（ａ）〜（ｄ）に示したホールセンサ１００が完成する。
図６は、本発明の実施形態に係るホールセンサ装置２００の構成例を示す断面図である。ホールセンサ１００が完成した後は、例えば図６に示すように配線基板２５０を用意し、この配線基板２５０の一方の面にホールセンサ１００を実装する。この実装工程では、例えば、各リード端子２２〜２５のうち、パッケージ部材５０から露出し且つ外装めっき層６０で覆われている裏面を、ハンダ７０を介して配線基板２５０の配線パターン２５１に接続する。このハンダ付けは、例えばリフロー方式で行うことができる。
【００３８】
リフロー方式は、配線パターン２５１上にハンダペーストを塗布（即ち、印刷）し、その上に外装めっき層６０が重なるように配線基板２５０上にホールセンサ１００を配置し、この状態でハンダペーストに熱を加えてハンダを溶かす方法である。実装工程を経て、図６に示すように、ホールセンサ１００と、ホールセンサ１００が取り付けられる配線基板２５０と、ホールセンサ１００の各リード端子２２〜２５を配線基板２５０の配線パターン２５１に電気的に接続するハンダ７０と、を備えたホールセンサ装置２００が完成する。
【００３９】
〔第１実施形態の効果〕
本発明の第１実施形態は、以下の効果を奏する。
（１）活性層１２のうち、接地電極として使用される第１の電極１３ａと接する領域は、第１の活性領域１２１ではなく、第１の活性領域１２１よりも幅広の第２の活性領域１２２である。これにより、第１の電極１３ａと活性層１２との接触領域の面積を大きくすることができるので、この接触領域を流れるリーク電流の電流密度を小さくすることができる。
【００４０】
（２）また、活性層１２の第１の端部１２ａのみならず、活性層１２の第２の端部１２ｂ、第３の端部１２ｃ及び第４の端部１２ｄも、第１の端部１２ａと同様に幅が異なる２つの活性領域を有する。そして、これら第２の端部１２ｂ、第３の端部１２ｃ及び第４の端部１２ｄにおいても、幅広の活性領域が電極と接している。例えば、図３（ｂ）に示したように、第２の端部１２ｂでは、第３の活性領域１２３ではなく、第４の活性領域１２４に第２の電極１３ｂが接している。第３の端部１２ｃでは、第５の活性領域１２５ではなく、第６の活性領域１２６に第３の電極１３ｃが接している。第４の端部１２ｄでは、第７の活性領域１２７ではなく、第８の活性領域１２８に第４の電極１３ｄが接している。
これにより、第１の電極１３ａではなく、第２の電極１３ｂ、第３の電極１３ｃ又は第４の電極１３ｄを接地電極として使用する場合でも、この接地電極と活性層との接触領域の面積を大きくすることができ、この接触領域を流れるリーク電流の電流密度を小さくすることができる。
【００４１】
（３）上記したように、活性層と電極との接触領域を流れるリーク電流の電流密度を小さくすることができるので、この接触領域の接触状態が変化することを抑制することができる。これにより、アイランドレス構造のホールセンサであって、ホール素子を小型薄型化した場合でも、活性層と電極との接触領域に大きい電流密度のリーク電流が流れにくく、リーク電流に起因するオフセット電圧の変化量が小さいホールセンサを提供することができる。このホールセンサでは、リーク電流に起因するオフセット電圧の変化量を小さくすることができるので、ホール素子に印加する磁場をより正確に測定することができる。
【００４２】
（４）また、アイランドレス構造のホールセンサ１００において、ＧａＡｓホール素子の基板に抵抗率が５．０×１０７Ω・ｃｍ以上の高抵抗のＧａＡｓ基板を用いている。これにより、ホールセンサ１００を配線基板２５０に取り付ける際に、例えば、電源電位に接続されるリード端子（即ち、電源端子）２２下からＧａＡｓホール素子１０の下方までハンダ７０がはみ出した場合に流れるリーク電流の増大を抑えることができる。つまり、例えば図７に示すように、電源端子２２→金属細線３１→第３の電極１３ｃ→活性層１２→第１の電極１３ａ→金属細線３３→リード端子２４の方向に電流を流した場合に、ホール素子１０の厚みが薄い場合は、電源端子２２→ハンダ７０→ホール素子１０→金属細線３３→リード端子２４の経路でリーク電流が流れやすくなる。しかし、本発明の実施形態は、ＧａＡｓホール素子の基板に高抵抗のＧａＡｓ基板を用いているので、このリーク電流の増大をさらに抑制することができる。
【００４３】
（５）本発明の実施形態は、リーク電流が流れやすくなるＧａＡｓホール素子の基板が０．１ｍｍ以下において特に好適に用いることができる。アイランドレス構造のホールセンサにおいてＧａＡｓホール素子を小型薄型化した場合でも、リーク電流の増大を防止することができる。
【００４４】
〔変形例〕
上記の第１実施形態では、図１（ａ）〜（ｃ）に示したように、ＧａＡｓ基板１１の電極１３ａ〜１３ｄが設けられている面とは反対側の面（例えば、裏面）側が、保護層４０で覆われている場合について説明した。しかしながら、本発明において、保護層４０は無くてもよい。
【００４５】
図８は、第１実施形態の変形例に係るホールセンサ１００Ａを示す断面図である。例えば図８に示すように、ＧａＡｓ基板１１の裏面側は、ホールセンサ１００Ａの外部に露出していてもよい。また、この場合、ＧａＡｓ基板１１の裏面は、パッケージ部材５０の上記同一の面（例えば、裏面）と、面一に（すなわち、段差なく）配置されていてもよい。このような構成であっても、上記した第１実施形態の効果（１）〜（５）と同様の効果を奏する。
【００４６】
なお、この変形例は、後述の第２、第３実施形態にも適用してよい。すなわち、第２、第３実施形態においても、ＧａＡｓ基板１１の裏面に保護層４０は無くてもよく、ＧａＡｓ基板１１の裏面が外部に露出していてもよい。また、ＧａＡｓ基板１１の外部に露出した裏面は、パッケージ部材５０の裏面と面一に配置されていてもよい。
【００４７】
＜第２実施形態＞
〔構成〕
図９は、本発明の第２実施形態に係るＧａＡｓホール素子２１０の構成例を示す平面図である。図９に示すように、このＧａＡｓホール素子２１０では、第１の電極１３ａの面積をＳ１、第１の電極１３ａと活性層１２との接触領域の面積（すなわち、接触面積）をＣ１としたときに、Ｃ１／Ｓ１が１５％以上となっている。第１の電極１３ａと活性層１２との接触面積が大きいので、第１の電極１３ａと活性層１２との接触面積を流れるリーク電流の電流密度が小さくなる。Ｃ１／Ｓ１は大きいほど好ましく、好ましくは３０％以上であり、より好ましくは５０％以上であり、特に好ましくは１００％である。
【００４８】
同様に、第２の電極１３ｂの面積をＳ２、第２の電極１３ｂと活性層１２との接触面積をＣ２としたときに、Ｃ２／Ｓ２が１５％以上となっている。Ｃ２／Ｓ２は大きいほど好ましく、好ましくは３０％以上であり、より好ましくは５０％以上であり、特に好ましくは１００％である。
また、第３の電極１３ｃの面積をＳ３、第３の電極１３ｃと活性層１２との接触面積をＣ３としたときに、Ｃ３／Ｓ３が１５％以上となっている。Ｃ３／Ｓ３は大きいほど好ましく、好ましくは３０％以上であり、より好ましくは５０％以上であり、特に好ましくは１００％である。
また、第４の電極１３ｄの面積をＳ４、第４の電極１３ｄと活性層１２との接触面積をＣ４としたときに、Ｃ４／Ｓ４が１５％以上となっている。Ｃ４／Ｓ４は大きいほど好ましく、好ましくは３０％以上であり、より好ましくは５０％以上であり、特に好ましくは１００％である。
【００４９】
〔第２実施形態の効果を示す実験データ〕
電極１３と活性層１２との接触面積の影響を調べるために下記（Ａ）〜（Ｄ）の手順で実験を行った。
（Ａ）：Ｃ１／Ｓ１が１％〜２０％のホール素子を準備する。
（Ｂ）：それぞれのホール素子で、対向する電極間（第１の電極１３ａと第３の電極１３ｃとの間）に６Ｖの電圧を印加する。そして磁場が印加されていない状態で、第２の電極１３ｂと第４の電極１３ｄ間のホール起電力Ｖｕ（即ちオフセット電圧）を測定する。
【００５０】
（Ｃ）：隣り合う電極間（第１の電極１３ａと第２の電極１３ｂ）に８０Ｖの電圧を印加し、第１の電極１３ａ−活性層１２−第２の電極１３ｂ間に大電流を流す。これにより、接地電極として使用される第１の電極１３ａと活性層１２との間にリーク電流が擬似的に流れた状態を作る。
（Ｄ）：（Ｂ）と同様に、第１の電極１３ａと第３の電極１３ｃとの間に６Ｖの電圧を印加してオフセット電圧を測定し、（Ｂ）で測定したオフセット電圧との変化量ΔＶｕを測定する。
【００５１】
図１０は（Ａ）〜（Ｄ）を行ったときの実験結果を示すグラフである。図１０の横軸はＣ１／Ｓ１（接触面積／電極面積）を示し、縦軸はオフセット電圧の変化量ΔＶｕを示す。図１０に示すように、Ｃ１／Ｓ１（接触面積／電極面積）が１５％を超えると、ΔＶｕが小さくなる。即ち、Ｃ１／Ｓ１が１５％以上のホール素子は、大きいリーク電流が流れても活性層と電極との接触状態が変化しにくいことが分かる。
【００５２】
〔第２実施形態の効果〕
本発明の第２実施形態は、以下の効果を奏する。
（１）接地電極である第１の電極１３ａの面積をＳ１とし、第１の電極１３ａと活性層１２との接触面積をＣ１としたとき、Ｓ１に対するＣ１の割合（Ｃ１／Ｓ１）は１５％以上となっている。第１の電極１３ａと活性層１２との接触面積は大きく、第１の電極１３ａと活性層１２との接触領域を流れるリーク電流の電流密度を小さくすることができる。その結果、図１０に示したようにΔＶｕを小さくすることができる。
したがって、アイランドレス構造のホールセンサであって、ホール素子を小型薄型化した場合でも、活性層と電極との接触領域に大きい電流密度のリーク電流が流れにくく、リーク電流に起因するオフセット電圧の変化量が小さいホールセンサを提供することができる。
【００５３】
（２）また、Ｃ１／Ｓ１と同様に、Ｃ２／Ｓ２、Ｃ３／Ｓ３、Ｃ４／Ｓ４の各割合もそれぞれ１５％以上となっている。これにより、第１の電極１３ａではなく、第２の電極１３ｂ、第３の電極１３ｃ又は第４の電極１３ｄを接地電極として使用する場合でも、この接地電極と活性層１２との接触面積は大きく、電極と活性層との接触領域を流れるリーク電流の電流密度を小さくすることができる。その結果、図１０に示したようにΔＶｕを小さくすることができる。
【００５４】
＜第３実施形態＞
本発明では、上記第１実施形態で説明したＧａＡｓホール素子１０の特徴と、第２実施形態で説明したＧａＡｓホール素子２１０の特徴とを組み合わせてもよい。第３実施形態では、このような態様として２つの構成例を示す。
【００５５】
〔第１の構成例〕
図１１は、本発明の第３実施形態に係るＧａＡｓホール素子３１０Ａの構成例（第１の構成例）を示す平面図である。詳しくは、図１１（ａ）は活性層１２を示す平面図であり、図１１（ｂ）は活性層１２と電極１３ａ〜１３ｄとを示す平面図である。図１１に示すように、このＧａＡｓホール素子３１０Ａでは、接地電極として使用される第１の電極１３ａは、第１の活性領域１２１ではなく、第１の活性領域１２１よりも幅広の第２の活性領域１２２と接している。また、ＧａＡｓホール素子３１０Ａでは、Ｃ１／Ｓ１が１５％以上１００％未満となっている。
【００５６】
同様に、第２の電極１３ｂは、第３の活性領域１２３ではなく、第４の活性領域１２４と接している。Ｃ２／Ｓ２は、１５％以上１００％未満となっている。また、第３の電極１３ｃは、第５の活性領域１２５ではなく、第６の活性領域１２６と接している。Ｃ３／Ｓ３は、１５％以上１００％未満となっている。また、第４の電極１３ｄは、第７の活性領域１２７ではなく、第８の活性領域１２８と接している。Ｃ４／Ｓ４は、１５％以上１００％未満となっている。
【００５７】
〔第２の構成例〕
図１２は、本発明の第３実施形態に係るＧａＡｓホール素子３１０Ｂの構成例（第２の構成例）を示す平面図である。この第２の構成例において、上記した第１の構成例と異なる点は、Ｃ１／Ｓ１、Ｃ２／Ｓ２、Ｃ３／Ｓ３、Ｃ４／Ｓ４の各割合がそれぞれ１００％となっている点である。それ以外の構成は、第１の構成例と同じである。
【００５８】
〔第３実施形態の効果〕
本発明の第３実施形態によれば、第１実施形態の効果と同様の効果を奏し、第２実施形態の効果と同様の効果も奏する。
＜その他＞
本発明は、以上に記載した各実施形態とその変形例に限定されうるものではない。当業者の知識に基づいて各実施形態とその変形例に設計の変更等を加えることが可能であり、そのような変更等を加えた態様も本発明に含まれる。
【符号の説明】
【００５９】
１０、２１０、３１０Ａ、３１０Ｂ  ＧａＡｓホール素子
１１  ＧａＡｓ基板
１２  活性層
１２ａ  第１の端部
１２ｂ  第２の端部
１２ｃ  第３の端部
１２ｄ  第４の端部
１３ａ〜１３ｄ  電極（複数の電極部の一例）
２０  リード端子
２２  リード端子（例えば、電源端子）
２３、２５  リード端子
２４  リード端子（例えば、接地端子）
３１〜３４  金属細線
１３ａ〜１３ｄ  電極
４０  保護層
５０  パッケージ部材
６０  めっき層
７０  ハンダ
８０  耐熱性フィルム
９０  モールド金型
９１  下金型
９２  上金型
９３  ダイシングテープ
１００、１００Ａ  ホールセンサ
１２０  リードフレーム
１２１  第１の活性領域
１２２  第２の活性領域
１２３  第３の活性領域
１２４  第４の活性領域
１２５  第５の活性領域
１２６  第６の活性領域
１２７  第７の活性領域
１２８  第８の活性領域
１５０  配線基板
２００  ホールセンサ装置
２５０  配線基板
２５１  配線パターン
【図１】
0006553416.tif 000002
【図２】
0006553416.tif 000003
【図３】
0006553416.tif 000004
【図４】
0006553416.tif 000005
【図５】
0006553416.tif 000006
【図６】
0006553416.tif 000007
【図７】
0006553416.tif 000008
【図８】
0006553416.tif 000009
【図９】
0006553416.tif 000010
【図１０】
0006553416.tif 000011
【図１１】
0006553416.tif 000012
【図１２】
0006553416.tif 000013
【図１３】
0006553416.tif 000014
【図１４】
0006553416.tif 000015