(57)【特許請求の範囲】
【請求項１】
中央脚（３）と、ｎ個の相脚（４）（ここで、ｎは、整数かつｎ＞１である）とを備えた磁心（２）を含むインダクタアセンブリ（１）において、
−  各相脚（４）は、上部ブリッジ（１３）および下部ブリッジ（１３）によって前記中央脚（３）に磁気的に接続されて磁気メインループを形成し、前記相脚（４）の中間点（５）は、ギャップ（７）を含むシャント要素（６）によって前記中央脚（３）の中央点に磁気的に接続され、
−  各相脚（４）は、前記中間点と前記上部ブリッジ（１３）との間に位置している上部相脚部（１０）に配設された上部インダクタコイル（８）と、前記中間点と前記下部ブリッジ（１３）との間に位置している下部相脚部（１１）に配設された下部インダクタコイル（９）とをさらに含み、または各相脚（４）は、前記上部ブリッジ（１３）に配設された上部インダクタコイル（８）と、前記下部ブリッジ（１３）に配設された下部インダクタコイル（９）とをさらに含み、
−  前記上部インダクタコイル（８）は、第１の端子（２０）および第２の端子（２１）を含み、前記下部インダクタコイル（９）は、第３の端子（２２）および第４の端子（２３）を含み、
−  前記上部インダクタコイル（８）の前記第２の端子（２１）および前記下部インダクタコイル（９）の前記第３の端子（２２）は、前記上部インダクタコイル（８）および前記下部インダクタコイル（９）の直列接続を形成するために互いに接続され、
−  前記下部インダクタコイル（９）の巻き方向に対する前記上部インダクタコイル（８）の巻き方向は、前記上部インダクタコイル（８）の前記第１の端子（２０）から前記下部インダクタコイル（９）の前記第４の端子（２３）へ流れる電流が、前記それぞれの相脚（４）内で建設的に重なり合っている、前記上部インダクタコイル（８）および前記下部インダクタコイル（９）のそれぞれの１つのための磁束（２４、２５）を発生させるようなものであることを特徴とするインダクタアセンブリ（１）。
【請求項２】
請求項１に記載のインダクタアセンブリ（１）において、少なくとも１つの相脚（４）の前記上部相脚部（１０）は、上部ギャップ（１６）を含み、および前記少なくとも１つの相脚（４）の前記下部相脚部（１１）は、下部ギャップ（１５）を含むことを特徴とするインダクタアセンブリ（１）。
【請求項３】
請求項２に記載のインダクタアセンブリ（１）において、前記上部ギャップ（１６）の幅は、前記下部ギャップ（１５）の幅と等しいことを特徴とするインダクタアセンブリ（１）。
【請求項４】
請求項２または３に記載のインダクタアセンブリ（１）において、前記少なくとも１つの相脚（４）の前記シャント要素（６）に含まれるギャップ（７）の幅は、前記それぞれの相脚（４）の前記上部ギャップ（１６）および／または前記下部ギャップ（１５）の前記幅よりも少なくとも５倍大きいことを特徴とするインダクタアセンブリ（１）。
【請求項５】
請求項１乃至４の何れか１項に記載のインダクタアセンブリ（１）において、ｎは、２または３に等しいことを特徴とするインダクタアセンブリ（１）。
【請求項６】
請求項１乃至５の何れか１項に記載のインダクタアセンブリ（１）において、前記磁心（２）は、複数の磁心要素から組み立てられるように構成され、前記磁心要素の数および形状は、前記インダクタコイル（８、９）が、組立前に対応する相脚部（１０、１１）ならびに／または上部および下部ブリッジ（１３）を形成する磁心要素上に設置可能であるように選択されることを特徴とするインダクタアセンブリ（１）。
【請求項７】
請求項１乃至６の何れか１項に記載のインダクタアセンブリ（１）において、前記シャント要素（６）の前記ギャップ（７）は、前記中央脚（３）に隣接して配設されることを特徴とするインダクタアセンブリ（１）。
【請求項８】
請求項１乃至６の何れか１項に記載のインダクタアセンブリ（１）において、前記シャント要素（６）の前記ギャップ（７）は、前記相脚（４）に隣接して配設されることを特徴とするインダクタアセンブリ（１）。
【請求項９】
請求項１乃至８の何れか１項に記載のインダクタアセンブリ（１）において、前記中央脚（３）は、５００μｍより大きいギャップを含まないことを特徴とするインダクタアセンブリ（１）。
【請求項１０】
請求項１乃至９の何れか１項に記載のインダクタアセンブリ（１）において、前記インダクタコイル（８、９）の巻線は、ホイルベースの巻線およびワイヤベースの巻線の１つから選択されることを特徴とするインダクタアセンブリ（１）。
【請求項１１】
ＤＣ／ＡＣコンバータとして動作するように構成された電力供給システム（３０）において、
−  ＤＣリンク（３１）と、
−  出力（３２）におけるｎ個の相端子（Ｕ、Ｖ、Ｗ）であって、前記ｎ個の相端子（Ｕ、Ｖ、Ｗ）のそれぞれの１つは、前記ＤＣ／ＡＣコンバータの対応する第１のハーフブリッジ（３６）および対応する第２のハーフブリッジ（３８）に接続される、ｎ個の相端子（Ｕ、Ｖ、Ｗ）と、
−  前記対応する第１のハーフブリッジ（３６）に対してインタリーブされた方式において、各相端子（Ｕ、Ｖ、Ｗ）のための前記対応する第２のハーフブリッジ（３８）を制御するように構成された制御ユニット（３３）と、
−  請求項１乃至１０の何れか１項に記載のインダクタアセンブリ（１）を含む出力フィルタ（３４）と
を含み、
−  各相端子（Ｕ、Ｖ、Ｗ）は、対応する相脚（４）の上部インダクタコイル（８）を介して前記対応する第１のハーフブリッジ（３６）の出力（３５）に接続され、かつ前記対応する相脚（４）の下部インダクタコイル（９）を介して前記対応する第２のハーフブリッジ（３８）の出力（３７）に接続され、
−  各相端子（Ｕ、Ｖ、Ｗ）について、前記対応する第１のハーフブリッジ（３６）および前記対応する第２のハーフブリッジ（３８）は、並列に前記ＤＣリンク（３１）に接続され、
−  前記インダクタアセンブリ（１）の各相脚（４）について、前記上部インダクタコイル（８）は、前記上部インダクタコイル（８）の第１の端子（２０）で前記対応する第１のハーフブリッジ（３６）の前記出力（３５）に接続され、および前記下部インダクタコイル（９）は、前記下部インダクタコイル（９）の第４の端子（２３）で前記対応する第２のハーフブリッジ（３８）の前記出力（３７）に接続され、
−  前記インダクタアセンブリ（１）の各相脚（４）について、前記上部インダクタコイル（８）の前記第２の端子（２１）および前記下部インダクタコイル（９）の前記第３の端子（２２）は、両方とも前記それぞれの相端子（Ｕ、Ｖ、Ｗ）に接続されることを特徴とする電力供給システム（３０）。
【請求項１２】
請求項１１に記載の電力供給システム（３０）において、各相端子（Ｕ、Ｖ、Ｗ）について、前記対応する第２のハーフブリッジ（３８）は、前記対応する第１のハーフブリッジ（３６）に対してインタリーブされた方式でクロックされ、前記インタリーブされた方式は、１８０°±５°の位相差を含むことを特徴とする電力供給システム（３０）。
【請求項１３】
請求項１１または１２に記載の電力供給システム（３０）において、前記複数の第１および第２のハーフブリッジ（３６、３８）のそれぞれの１つは、単一のハイサイドスイッチ（３９、４２）および単一のローサイドスイッチ（４０、４３）を備えたトポロジを含むことを特徴とする電力供給システム（３０）。
【請求項１４】
請求項１１または１２に記載の電力供給システム（３０）において、前記複数の第１および第２のハーフブリッジ（３６、３８）のそれぞれの１つは、前記制御ユニット（３３）によって実質的に同期した方式で制御される直列に接続された２つのハイサイドスイッチ（３９、４２）と、前記制御ユニット（３３）によって実質的に同期した方式で制御される直列に接続された２つのローサイドスイッチ（４０、４３）とを備えたトポロジを含み、前記「実質的に同期した方式」は、０°±５°の位相差に相当することを特徴とする電力供給システム（３０）。
【請求項１５】
請求項１１乃至１４の何れか１項に記載の電力供給システム（３０）において、前記複数の第１および第２のハーフブリッジ（３６、３８）のすべては、中性点クランプ（ＮＰＣ）および双方向スイッチ中性点クランプ（ＢＳＮＰＣ）トポロジの１つである同一の回路トポロジを含むことを特徴とする電力供給システム（３０）。
【請求項１６】
請求項１１乃至１５の何れか１項に記載の電力供給システム（３０）において、前記電力供給システム（３０）の出力（３１）において２つの相端子（Ｕ、Ｖ）および中性端子（Ｎ）、または代替的に３つの相端子（Ｕ、Ｖ、Ｗ）および中性端子（Ｎ）を含むことを特徴とする電力供給システム（３０）。
【請求項１７】
請求項１１乃至１６の何れか１項に記載の電力供給システム（３０）において、前記複数の第１および第２のハーフブリッジ（３６、３８）のすべては、２レベル回路トポロジ、３レベル回路トポロジ、４レベル回路トポロジ、５レベル回路トポロジ、７レベル回路トポロジおよび９レベル回路トポロジの１つである同一の回路トポロジを含むことを特徴とする電力供給システム（３０）。
【請求項１８】
ＤＣ／ＤＣコンバータとして動作するように構成された電力供給システム（６０）において、
−  入力電圧Ｖｉｎを受け取るための入力（６１）と、
−  出力電圧Ｖｏｕｔを供給するための出力（６２）と、
−  前記出力（６２）に並列に接続されたいくつかのｎ個のスイッチングセル（６４）であって、前記ｎ個のスイッチングセル（６４）のそれぞれの１つは、
−  互いに並列に接続された第１および第２のスイッチング経路（６５ａ、６５ｂ）であって、各スイッチング経路（６５ａ、６５ｂ）が第１の半導体スイッチ（６６）および第２の半導体スイッチ（６７）の直列接続ならびに前記第１の半導体スイッチ（６６）と前記第２の半導体スイッチ（６７）との間の相互接続点（６８）を含む、第１および第２のスイッチング経路（６５ａ、６５ｂ）と、
−  前記第２のスイッチング経路（６５ｂ）の前記第１の半導体スイッチ（６６）に対してインタリーブされた方式で前記第１のスイッチング経路（６５ａ）の前記第１の半導体スイッチ（６６）を制御するように構成された制御ユニット（６３）と
を含む、いくつかのｎ個のスイッチングセル（６４）と、
−  前記ｎ個のスイッチングセル（６４）のそれぞれの１つを前記入力（６１）に接続する、請求項１乃至１０の何れか１項に記載のインダクタアセンブリ（１）であって、前記ｎ個のスイッチングセル（６４）のそれぞれの１つについて、前記第１のスイッチング経路（６５ａ）の前記相互接続点（６８）が前記上部インダクタコイル（８）の前記第１の端子（２０）に接続され、および前記第２のスイッチング経路（６５ｂ）の前記相互接続点（６８）が前記下部インダクタコイル（９）の前記第４の端子（２３）に接続されるように、前記ｎ個のスイッチングセル（６４）のそれぞれの１つは、前記インダクタアセンブリ（１）の異なる対応する相脚（４）に関連付けられ、かつ前記対応する相脚（４）の前記上部コイル（８）および前記下部コイル（９）を介して前記入力（６１）に接続され、前記上部インダクタコイル（８）の前記第２の端子（２１）および前記下部インダクタコイル（９）の前記第３の端子（２２）は、両方とも前記入力（６１）に接続される、インダクタアセンブリ（１）と
を含むことを特徴とする電力供給システム（６０）。
【請求項１９】
ＤＣ／ＤＣコンバータとして動作するように構成された電力供給システム（６０）において、
−  入力電圧Ｖｉｎを受け取るための入力（６１）と、
−  出力電圧Ｖｏｕｔを供給するための出力（６２）と、
−  前記入力（６１）に並列に接続されたいくつかのｎ個のスイッチングセル（６４）であって、前記ｎ個のスイッチングセル（６４）のそれぞれの１つは、
−  互いに並列に接続された第１および第２のスイッチング経路（６５ａ、６５ｂ）であって、各スイッチング経路（６５ａ、６５ｂ）は、第１の半導体スイッチ（６６）および第２の半導体スイッチ（６７）の直列接続ならびに前記第１の半導体スイッチ（６６）と前記第２の半導体スイッチ（６７）との間の相互接続点（６８）を含む、第１および第２のスイッチング経路（６５ａ、６５ｂ）と、
−  前記第２のスイッチング経路（６５ｂ）の前記第１の半導体スイッチ（６６）に対してインタリーブされた方式で前記第１のスイッチング経路（６５ａ）の前記第１の半導体スイッチ（６６）を制御するように構成された制御ユニット（６３）と
を含む、いくつかのｎ個のスイッチングセル（６４）と、
−  前記ｎ個のスイッチングセル（６４）のそれぞれの１つを前記出力（６２）に接続する、請求項１乃至１０の何れか１項に記載のインダクタアセンブリ（１）であって、前記ｎ個のスイッチングセル（６４）のそれぞれの１つについて、前記第１のスイッチング経路（６５ａ）の前記相互接続点（６８）が前記上部インダクタコイル（８）の前記第１の端子（２０）に接続され、および前記第２のスイッチング経路（６５ｂ）の前記相互接続点（６８）が前記下部インダクタコイル（９）の前記第４の端子（２３）に接続されるように、前記ｎ個のスイッチングセル（６４）のそれぞれの１つは、前記インダクタアセンブリ（１）の異なる対応する相脚（４）に関連付けられ、かつ前記対応する相脚（４）の前記上部コイル（８）および前記下部コイル（９）を介して前記出力（６２）に接続され、前記上部インダクタコイル（８）の前記第２の端子（２１）および前記下部インダクタコイル（９）の前記第３の端子（２２）は、両方とも前記出力（６２）に接続される、インダクタアセンブリ（１）と
を含むことを特徴とする電力供給システム（６０）。
【請求項２０】
請求項１８または１９に記載の電力供給システム（６０）において、２つまたは任意選択で３つのスイッチングセル（６４）を含み、
−  各スイッチングセル（６４）の前記第１の半導体スイッチ（６６）は、前記制御ユニット（６３）によって実質的に同じクロック周波数で制御され、
−  前記同じスイッチングセル（６４）と関連付けられた前記第１の半導体スイッチ（６６）は、互いに対して１８０°±５°の位相シフトを含むインタリーブされた方式でクロックされ、
−  第１のスイッチングセル（６４）と関連付けられた任意の第１の半導体スイッチ（６６）は、１８０°／ｎ±５°または（１８０°＋１８０°／ｎ）±５°（ここで、ｎ＝２またはｎ＝３である）の位相シフトを含む、第２のスイッチングセル（６４）の任意の第１の半導体スイッチ（６６）に対してさらにインタリーブされた方式でクロックされることを特徴とする電力供給システム（６０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタアセンブリおよびこのようなインダクタアセンブリを含む電力供給システムに関する。より詳細には、インダクタアセンブリは、高出力電流を供給可能であり、かつ互いにインタリーブされた方式で動作される相端子ごとに２つの並列のハーフブリッジを含む多相ＤＣ／ＡＣコンバータの出力フィルタの一部として使用され得る。加えて、インダクタアセンブリは、互いにインタリーブされた方式で動作される複数の並列接続されたスイッチング経路を含む、高出力電流を供給可能なＤＣ／ＤＣコンバータで使用され得る。
【背景技術】
【０００２】
例えば、太陽光エネルギー、風力エネルギーまたはバイオマスエネルギーのような再生可能エネルギー源を使用する分散的な発電システム数の増大は、電力系統に送り込むために使用可能なＡＣ電力にＤＣ電力を変換するためのスイッチングモード電力供給システムの高需要につながる。そのエネルギー変換のために、−  上流に接続されたＤＣ／ＤＣコンバータの有無にかかわらず  −  ＤＣ／ＡＣコンバータが使用される。エネルギー変換中の電力損失は、可能な限り低くなければならない。他方では、電力系統に接続されたＤＣ／ＡＣコンバータは、電力系統にＡＣ電力を送り込むとき、最大許容全高調波歪み（ＴＨＤ）に準拠しなければならない。グリッドタイＤＣ／ＡＣコンバータに対する高い効率性とは別の必要条件は、大きい電力密度である。電力供給システムは、可能な限り低い電力変換器の大きさ  −  および同等にコスト  −  で大きい電力量を変換することが可能でなければならない。
【０００３】
これらの必要条件に応じるために、今日の電力供給システムは、互いに並列に接続された複数のスイッチング経路を使用している。各スイッチング経路を用いて、特定の電力供給システムにより変換される公称電力は、−  少なくとも、２つの電力供給システムが並列に接続される場合と比べて  −  その電力供給システムの大きさまたはコストに多大な影響を与えることなく増加させることができる。−  ＤＣ／ＡＣコンバータのＤＣリンク容量におけるまたはＤＣ／ＤＣコンバータの出力容量における  −  電圧リップルを最小化するために、電力供給システムの複数のスイッチング経路は、インタリーブされた方式で動作される。
【０００４】
しかしながら、そのインタリーブ制御方式は、通常、電力供給システムの出力を出ることなく１つのスイッチング経路から別の並列接続されたスイッチング経路に流れる循環電流の発生に起因するさらなる電力損失につながる。
【０００５】
文献国際公開第２０１４／１９４９３３Ａ１号パンフレットは、双方向ＤＣ電圧を三相ＡＣ出力電圧に変換するための５レベルアクティブ中性点クランプ式インバータを開示する。コンバータは、第１、第２および第３の入力端子（Ｐ、ＭＰ、Ｎ）、ならびに第１、第２および第３の出力端子を含む。インバータは、第１、第２および第３の多状態スイッチングセル（ＭＳＳＣ）をさらに含み、各多状態スイッチングセル（ＭＳＳＣ）は、インバータの入力端子にそれぞれ接続された３つの入力端子、ならびにそれぞれ第１、第２および第３の出力端子を含む。第１、第２および第３の多状態スイッチングセルの出力端子は、インダクタを介してインバータの前記第１、第２および第３の出力端子に接続されている。さらに、インバータの各それぞれの出力端子は、それぞれのコンデンサ（Ｃａ、Ｃｂ、Ｃｃ）を介してインバータの前記第２の入力端子（ＭＰ）に接続されている。多状態スイッチングセル（ＭＳＳＣ）のそれぞれの１つは、別個の単巻変圧器を含み、各別個の単巻変圧器は終端端子および中間端子を含む。
【０００６】
多状態スイッチングセルで使用される別個の単巻変圧器は、しかしながら、比較的大きい設置スペースを必要とする。加えて、別個の単巻変圧器は、大きさが比較的大きく、したがって高価な構成要素である。
【０００７】
文献米国特許出願公開第２００８／０９４１５９Ａ１号明細書およびその対応する特許ファミリーメンバー欧州特許出願公開第１  ９１４  ８６８  Ａ１号明細書は、そのピラーの周りに巻かれた相特有の巻線を有する複数の相特有のピラー、またはそのピラーの周りに巻かれた分岐特有の巻線を有する複数の分岐特有のピラーを備えた磁心を含む、周波数コンバータの三相ＡＣまたは二相ＤＣチョーク配置を開示する。ＡＣチョーク配置の相特有の巻線またはＤＣチョーク配置の分岐特有の巻線は、差動モード電流をフィルタ処理するように適合される。チョーク配置は、そのピラーの周りに相特有または分岐特有の巻線が取り付けられずに、コモンモード電流を弱めるために磁心に配置されるさらなるピラーを含む。コモンモード電流は、さらなるピラーと、相特有または分岐特有のピラーの周りに配置された巻線とによって形成されるコモンモードインピーダンスを用いて弱められる。
【０００８】
Ｇ．Ｇｏｈｉｌらによる論文“Ｉｎｔｅｇｒａｔｅｄ  Ｉｎｄｕｃｔｏｒ  ｆｏｒ  Ｉｎｔｅｒｌｅａｖｅｄ  Ｏｐｅｒａｔｉｏｎ  ｏｆ  Ｔｗｏ  Ｐａｒａｌｌｅｌ  Ｔｈｒｅｅ−ｐｈａｓｅ  Ｖｏｌｔａｇｅ  Ｓｏｕｒｃｅ  Ｃｏｎｖｅｒｔｅｒｓ”は、２つのインタリーブ電圧源コンバータのためのインダクタアセンブリを開示する。開示されたインダクタアセンブリは、１つの磁気構造内で線路フィルタおよび循環電流フィルタ機能の両方を組み合わせることが可能である。磁心は、３つの相脚、共通脚および相脚間の３つのブリッジ脚で構成される。各相脚は、２つのインダクタコイルを含み、各コイルは、２つの電圧源コンバータの異なる電圧源コンバータに対応する。相脚および共通脚のために高透磁率材料が使用されるのに対して、ブリッジ脚は積層鉄心を使用して実現される。ブリッジ脚のそれぞれにエアギャップが挿入されている。
【０００９】
インダクタアセンブリの構築は比較的複雑であり、磁心内に異なる磁気材料を含む。インダクタアセンブリの全体の大きさおよびそのそれぞれの設置スペースは依然として比較的大きい。これは、製造可能性および材料費に関して不利な影響をもたらすおそれがある。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記を考慮して、本発明の目的は、並列のハーフブリッジ間の循環電流を軽減しつつ、スイッチモード電力供給、具体的にはｎ個の相端子および相ごとに２つの並列のハーフブリッジを備えた高電流／高効率ＤＣ／ＡＣコンバータの出力電流をフィルタ処理可能である、コンパクトでコスト効率の良いインダクタアセンブリを提供することである。その出力において最小化された電圧リップルを含む、スイッチモード電力供給、具体的には互いに並列に接続された複数のスイッチング経路を備えた高電流／高効率ＤＣ／ＤＣコンバータで使用可能である、コンパクトでコスト効率の良いインダクタアセンブリを提供することが本発明の別の目的である。
【課題を解決するための手段】
【００１１】
本発明の目的は、請求項１に記載のインダクタアセンブリおよび請求項１１、１８または１９に記載の電力供給システムによって解決される。好ましい実施形態は、従属請求項において説明される。
【００１２】
本発明によるインダクタアセンブリは、中央脚と、ｎ個の相脚（ここで、ｎは、整数かつｎ＞１である）とを備えた磁心を含む。各相脚は、上部ブリッジおよび下部ブリッジによって中央脚に磁気的に接続されて磁気メインループを形成し、相脚の中間点は、ギャップを含むシャント要素によって中央脚の中央点に磁気的に接続されている。各相脚は、中間点と上部ブリッジとの間に位置している上部相脚部に配設された上部インダクタコイルと、中間点と下部ブリッジとの間に位置している下部相脚部に配設された下部インダクタコイルとをさらに含む。代替的におよび上部相脚部に上部インダクタコイルを配設し、かつ下部相脚部に下部インダクタコイルを配設する代わりに、各相脚は、上部ブリッジに配設された上部インダクタコイルと、下部ブリッジに配設された下部インダクタコイルとをさらに含む。上部インダクタコイルは、第１の端子および第２の端子を含み、下部インダクタコイルは、第３の端子および第４の端子を含む。上部インダクタコイルの第２の端子および下部インダクタコイルの第３の端子は、それぞれの相脚の上部インダクタコイルおよび下部インダクタコイルの直列接続を形成するために互いに接続される。下部インダクタコイルの巻き方向に対する上部インダクタコイルの巻き方向は、上部インダクタコイルの第１の端子から下部インダクタコイルの第４の端子へ流れる電流が、それぞれの相脚内で建設的に重なり合っている、上部インダクタコイルおよび下部インダクタコイルのそれぞれの１つのための磁束を発生させるようなものである。したがって、上部インダクタコイルの第１の端子から始まり上部インダクタコイルの第２の端子に向けられた上部インダクタコイルの巻き方向は、下部インダクタコイルの第３の端子から始まり下部インダクタコイルの第４の端子に向けられた下部インダクタコイルの巻き方向に等しい。換言すれば、第１および第３の端子が開始端子の役割を果たすのに対して、第２および第４の端子がそれぞれのインダクタコイルの終了端子の役割を果たすという前提条件下において、上部インダクタコイルは、それらのそれぞれの相脚上の下部インダクタコイルと同じ巻き方向を含む。
【００１３】
したがって、各インダクタコイルは、相脚、中央脚ならびに上部および下部ブリッジにより形成される磁気メインループ中に、またはそれぞれ上部／下部ブリッジ、上部／下部相脚部および上部／下部中央脚部により形成されるそれぞれの上部もしくは下部磁気サブループ中に磁束を作り出すことができ、両方のサブループはシャント要素によって閉じられている。シャント要素のギャップは、上部および下部サブループのためのさらなる磁気抵抗とともに、磁束の安定化および線形化を提供する。
【００１４】
上部インダクタコイルの第１の端子から下部インダクタコイルの第４の端子へ流れる電流は、上部インダクタコイルおよび下部インダクタコイルのそれぞれの１つのための磁束を発生させる。下部インダクタコイルに対する上部インダクタコイルの巻き方向は、２つの磁束が互いに対して等しい方向を含み、したがってそれぞれの相脚内で建設的に重なり合うようなものである。その建設的な重ね合わせは、具体的には、上部および下部相脚部ならびにそれぞれの相脚の上部および下部ブリッジ内で行われる。
【００１５】
別の事例で第１の電流Ｉ１が上部インダクタコイルの第２の端子から上部インダクタコイルの第１の端子へ流れ、第２の電流Ｉ２が下部インダクタコイルの第３の端子から下部インダクタコイルの第４の端子へ流れる場合、それぞれの電流Ｉ１、Ｉ２により、それぞれの相脚内で反対方向を含む磁束が発生する。したがって、両方の磁束は破壊的に重なり合う。その破壊的な重ね合わせは、具体的には、上部および下部相脚部ならびにそれぞれの相脚の上部および下部ブリッジ内で行われる。上記の磁心要素とは反対に、両方の磁束は、シャント要素内で建設的に重なり合う。概略的に示され、図１ｄでより詳細に説明されるこの状況は、インダクタアセンブリの特徴、すなわち所与の電流差Ｉ１−Ｉ２の変化が、両方の磁束の重ね合わせの結果として生じる正味の磁束の変化を常にもたらすことにつながる。それぞれの相脚内の正味の磁束のその変化は、その電流差を駆動する力を打ち消し、したがって既存の電流差Ｉ１−Ｉ２に対する安定化要素の役割を果たす。換言すれば、所与のまたは既存の電流差は、同じ相脚に配設された上部インダクタコイルおよび下部インダクタコイルの磁気結合を介して安定され、一方、既存の電流差Ｉ１−Ｉ２の変化は、その磁気結合により打ち消され、したがって抑えられる。
【００１６】
本発明によるインダクタアセンブリは、磁束が合流する全部で３つの点を含む。これらの３つの点は、具体的には、
−  異なる相脚の上部磁気サブループおよび磁気メインループからの磁束が合流している中央脚の上方部分の上部、
−  異なる相脚の下部磁気サブループおよび磁気メインループからの磁束が合流している中央脚の下方部分の底部、および
−  異なる相脚の上部磁気サブループおよび下部磁気サブループからの磁束が合流している中央脚の中央点
である。
【００１７】
「上部インダクタコイル」および「下部インダクタコイル」という表現において、「上部」および「下部」という形容詞は、インダクタアセンブリ内の２つのインダクタコイルを区別するために使用されるにすぎない。これらの形容詞は、本発明をインダクタアセンブリの特定の空間的配置または方向付けに限定するものではなく、その限定は、インダクタアセンブリの水平の方向付けをその応用において最終的に除外することになる。同じことが「上部磁気サブループ」および「下部磁気サブループ」という表現に対して同様に有効である。
【００１８】
好ましい実施形態では、磁気メインループ中の磁束も、上部相脚部に配置された上部ギャップおよび／または下部相脚部に配置された下部ギャップにより安定される。シャント要素に含まれるギャップ、上部ギャップおよび下部ギャップは、それぞれエアギャップと、プラスチック、セラミックスなどの誘電体材料で完全に満たされた、またはこの誘電体材料を部分的に含むギャップとから個別に選択することができる。上部および下部ギャップの幅は等しくなるように選択することができる。加えて、各ギャップは、そのそれぞれの位置に存在する磁束の測定をサポートすることができる。具体的には、磁気センサは、それぞれのギャップの近くに設置されてその特定のギャップから出る漂游磁束を検出することができる。漂游磁束は、常にそれぞれの磁心部内の局所的な磁束分布の尺度であるため、その磁心部における関連磁束は、漂游磁束測定から推測することができる。
【００１９】
本発明の好ましい実装では、シャント要素に含まれるギャップの幅は、上部および／または下部ギャップの幅より大きい。好ましくは、サブループの磁気抵抗と比べたメインループの磁気抵抗に十分な差を提供するために、シャント要素に含まれるギャップの幅は、そのそれぞれの相脚の上部および／または下部ギャップの幅よりも少なくとも５倍大きい。何れの場合にも、上部ギャップおよび／または下部ギャップのギャップ幅は、インダクタアセンブリの動作中にメインループ内の飽和磁化を十分に抑制するように選択される。シャント要素のギャップ幅は、インダクタアセンブリの動作中に上部および下部サブループの飽和磁化を十分に抑制するように選択される。さらに、シャント要素に含まれるギャップは、有利には、中央脚に隣接してまたは相脚に隣接して配設される。
【００２０】
インダクタコイルの巻線は、ワイヤベースの巻線またはホイルベースの巻線として構成することができ、ボビンの周りに巻くことができる。好ましい実施形態では、上部インダクタコイルの巻付けの数は、下部インダクタコイルの巻付けの数と実質的に等しい。好ましくは、複数の上部インダクタコイルおよび下部インダクタコイルのそれぞれの１つは、同じインダクタコイルタイプ、例えばワイヤベースまたはホイルベースのコイルタイプを含む。別の好ましい実施形態では、複数の上部および下部インダクタコイルのそれぞれは、実質的に同じ巻数を含む。
【００２１】
本発明の一実装では、ｎは３に等しく、すなわち、インダクタアセンブリは３つの相脚を含む。相脚は、具体的には各相脚間に１２０°の角度で中央脚の周りに周方向に配置することができる。本発明の代替実施形態では、ｎは２に等しく、それは、好ましくは互いに対置する２つの相脚をインダクタアセンブリが含むことを意味する。ここで、相脚は、各相脚間に１８０°の角度で中央脚の周りに周方向に配置される。より一般的な構築指針によれば、ｎ個の相脚を備えた本発明の好ましい実施形態は、各隣接する相脚間に３６０°／ｎの角度で中央脚の周りに相脚を周方向に配置することを含む。
【００２２】
インダクタ配置の組立を単純化するために、磁心を複数の磁心要素から形成することができる。磁心要素の数および形状は、インダクタコイルが、組立前に対応する相脚部ならびに／または上部ブリッジおよび下部ブリッジを形成する磁心要素上に設置可能であるように選択される。その後、磁心要素は組み立てられて、本発明によるインダクタアセンブリを形成する。シャント要素に含まれるギャップを中央脚に隣接してまたは相脚に隣接して配設し得る可能性は、磁心要素の数および幾何学的形状に関する異なる選択肢を提供する。異なる選択肢をそれらの製造および組立能力に関して査定することができ、何れの場合にも個々のインダクタアセンブリに対して最良の選択肢を選ぶことができる。
【００２３】
好ましくは、中央脚は、少なくとも有意なギャップを含まない。中央脚内でいくつかの相脚の磁束が重なり合う。二相または三相電力供給システムでインダクタアセンブリを使用するとき、相脚から出る磁束は、本質的に、多くの場合、共通電力系統の複数の相内でのＡＣ電圧および結果として生じる電流の既存の位相差に起因して、中央脚内で破壊的に重なり合うことがある。これは、例えば、各相のＡＣ電圧が１２０°の位相シフトを含むという点で三相電力系統に関して当てはまる。これは、例えば、いわゆる分相システムにおけるように、２つの相が互いに対して１８０°の位相シフトを含む二相電力系統に対して同様に当てはまる。したがって、有意なギャップを中央脚に導入することにより中央脚内の磁束をさらに低減する必要がない。これに関連して、有意なギャップは、磁気的な理由のために、例えば磁気抵抗を提供し磁気飽和を抑制することが意図されるギャップである。これに関連して、有意でないギャップは、異なる磁心要素からのインダクタアセンブリの組立を単純化するか、さらには許容することが意図されるまたは必要とされるギャップである。有意でないギャップのギャップ幅は、通常、有意なギャップと比べて小さく、通常、最大５００μｍまでの範囲である。したがって、本発明の適用範囲内で有意なギャップは５００μｍより大きい。
【００２４】
１つの実施形態における本発明による電力供給システムは、ＤＣ／ＡＣコンバータとして動作するように構成される。ここで、本発明によるインダクタアセンブリは、電力供給システムの出力フィルタまたは出力フィルタの少なくとも一部として使用される。電力供給システムは、
−  ＤＣリンクと、
−  電力供給システムの出力におけるｎ個の相端子であって、ｎ個の相端子のそれぞれの１つは、ＤＣ／ＡＣコンバータの対応する第１のハーフブリッジおよび対応する第２のハーフブリッジに接続される、ｎ個の相端子と
をさらに含む。制御ユニットは、それぞれの相端子の対応する第１のハーフブリッジに対してインタリーブされた方式において、各相端子のための対応する第２のハーフブリッジを制御するように構成される。電力供給システムは、本発明によるインダクタアセンブリを含む出力フィルタをさらに含む。
【００２５】
電力供給システムの各相端子は、インダクタアセンブリの異なる対応する相脚と関連付けられ、かつ対応する相脚の上部インダクタコイルを介してその対応する第１のハーフブリッジの出力に接続される。各相端子は、対応する相脚の下部インダクタコイルを介して対応する第２のハーフブリッジの出力にさらに接続される。各相端子について、対応する第１のハーフブリッジおよび対応する第２のハーフブリッジは、それらのそれぞれの入力側で並列にＤＣリンクに接続される。インダクタアセンブリの各相脚について、上部インダクタコイルは、その第１の端子で対応する第１のハーフブリッジの出力に接続され、および下部インダクタコイルは、その第４の端子で対応する第２のハーフブリッジの出力に接続される。インダクタアセンブリの各相脚について、上部インダクタコイルの第２の端子および下部インダクタコイルの第３の端子は、両方ともそれぞれの相端子に接続される。
【００２６】
本発明によるＤＣ／ＡＣコンバータは、高出力電流を供給可能な電力供給システムである。各相端子に対する高出力電流は、それぞれの相端子にそのハーフブリッジの出力で並列に接続される、対応する第１および第２のハーフブリッジを介した同時並行の電流供給によって達成される。各相端子の第２のハーフブリッジに対する第１のハーフブリッジのインタリーブ動作は、電力供給システムの出力における  −  具体的には出力容量における  −  電圧リップルを最小化する。
【００２７】
本発明によるインダクタアセンブリは、出力フィルタとして使用され、第１のハーフブリッジとそれらの対応する第２のハーフブリッジとの間の循環電流を低減または軽減する。対応するハーフブリッジ間の循環電流の軽減により、これらの循環電流に関する電力損失が低減され、電力供給システム全体の効率が向上する。
【００２８】
対応する第１および第２のハーフブリッジ間の循環電流の軽減は、上述した回路トポロジと組み合わせたインダクタアセンブリの磁気結合によって達成される。この場合、各相脚について、対応する下部インダクタコイルに対する上部インダクタコイルの巻き方向は、第１のハーフブリッジの出力から上部インダクタコイルを通って特定の相端子へ流れる電流と、対応する第２のハーフブリッジの出力から下部インダクタコイルを通って同じ相端子へ流れる等しい電流とが、それらの対応する相脚で互いに実質的に補償している磁束を発生させるようなものである。換言すれば、第１のハーフブリッジおよび対応する第２のハーフブリッジから同じ相端子の方向に等しい電流が流れる場合、対応する相脚におけるそれぞれの磁束は、破壊的に重なり合う。他方では、第１のハーフブリッジから上部インダクタコイルおよび下部インダクタコイルの直列接続を通って第２のハーフブリッジへ電流が流れる場合、それぞれの相脚における発生磁束は、建設的に重なり合う。その電流は、通常、第１のハーフブリッジおよびその対応する第２のハーフブリッジの出力間の電圧差により駆動される。したがって、その電流の変化または  −  換言すれば  −  第１のハーフブリッジおよびその対応する第２のハーフブリッジの出力電流間の差分の変化は、インダクタアセンブリのそれぞれの相脚における結果として生じる磁束の変化によって打ち消される。
【００２９】
第２のハーフブリッジに対する第１のハーフブリッジのインタリーブクロッキングと組み合わせたインダクタアセンブリのこれらの特徴は、循環電流の望ましい軽減につながり、電力供給システムの実施例としてのＤＣ／ＡＣコンバータの効率を向上させる。
【００３０】
第１のハーフブリッジに対する第２のハーフブリッジのインタリーブクロッキングは、実質的に同じクロック周波数で、しかし、第２および第１のハーフブリッジの高速切替スイッチ  −  または任意選択で複数の高速切替スイッチ  −  に対して適時にシフトされたクロック信号での第１および第２のハーフブリッジのクロッキングを意味する。具体的には、第２のハーフブリッジおよび第１のハーフブリッジの高速切替スイッチに対する「オン」サイクルの中間点は、互いに対して位相シフトされる。位相シフトは、それぞれのクロック信号の対応する時間シフトに相当する。その位相シフトまたは時間シフトは別として、第１のハーフブリッジおよびその対応する第２のハーフブリッジに対するクロック信号は、それらの「オン」および「オフ」期間に関して実質的に等しい。したがって、第２のハーフブリッジおよび対応する第１のハーフブリッジのそれぞれの高速切替スイッチに対する「オフ」サイクルの中間点も、「オン」サイクルの場合のように互いに対して同じ位相シフトを含む。
【００３１】
本発明の１つの実施形態では、位相シフトは、実質的に１８０°となるように制御ユニットにより制御される。ここでおよび以下では、「実質的に」という副詞は、それぞれのスイッチ間の正確に１８０°の位相シフト  −  または任意の他の正確な位相シフト値  −  を達成することが難しく、より長い期間中に一定に保つことが難しいことを考慮し、したがって±５°の許容範囲に相当する。磁心の磁気飽和を抑制するためにギャップ幅を意図的に設計することにより、本発明のインダクタアセンブリは、１８０°位相シフトからより大きい許容値の範囲内で逸脱するインタリーブクロッキングで同様に十分に動作する。しかしながら、１８０°位相シフトからの逸脱は、通常、電力供給の出力容量に関する電圧リップルを増加させる。多少より大きい電圧リップルが許容できる場合、インタリーブクロッキングは、１８０°±３０°の範囲で位相シフトを含み得る。
【００３２】
１つの実施形態では、複数のハーフブリッジのそれぞれの１つ、すなわち複数の第１および第２のハーフブリッジのそれぞれの１つは、単一の上側スイッチおよび単一の下側スイッチを備えたトポロジを含む。代替実施形態では、複数のハーフブリッジのそれぞれの１つ、すなわち複数の第１および第２のハーフブリッジのそれぞれの１つは、制御ユニットによって実質的に同期した方式で制御される直列に接続された２つのハイサイドスイッチと、制御ユニットによって実質的に同期した方式で制御される直列に接続された２つのローサイドスイッチとを備えたトポロジを含み、「実質的に同期した方式」という表現は、０°±５°の位相差に相当する。代替実施形態は、通常、ＤＣリンクに存在する大きいＤＣ電圧で動作可能なハーフブリッジの設計に対応する。
【００３３】
複数のハーフブリッジのそれぞれの１つ、すなわち複数の第１および第２のハーフブリッジのそれぞれの１つの回路トポロジは、２レベルトポロジ、３レベルトポロジ、４レベルトポロジ、５レベルトポロジ、７レベルトポロジ、９レベルトポロジまたは９よりさらに多くのレベルを有するトポロジを含み得る。加えて、複数のハーフブリッジのそれぞれの１つ、すなわち複数の第１および第２のハーフブリッジのそれぞれの１つの回路トポロジは、ＤＣリンクの中間電圧レベルへの接続を含むかまたは含まない、任意の周知の回路トポロジを含み得る。中間電圧レベルへのその接続を含む回路トポロジに関して、回路トポロジは、例えば、中性点クランプ（ＮＰＣ）および双方向スイッチ中性点クランプ（ＢＳＮＰＣ）トポロジの１つとすることができる。
【００３４】
好ましくは、すべてのハーフブリッジ、具体的にはインダクタアセンブリのすべての第１および第２のハーフブリッジは、同じトポロジである。
【００３５】
好ましくは、本発明によるスイッチモード電力供給システムの実施例としてのＤＣ／ＡＣコンバータは、その出力において中性端子の有無にかかわらず複数の相端子を含む。１つの実施形態では、ＤＣ／ＡＣコンバータは、その出力において、２つの相端子および中性端子または  −  代替実施形態において  −  ３つ、４つ、もしくはさらにより多くの相端子および中性端子を含む。
【００３６】
別の実施形態では、本発明による電力供給システムは、本発明によるインダクタアセンブリを含むＤＣ／ＤＣコンバータ、例えば昇圧型コンバータを含む。その実施形態では、ＤＣ／ＤＣコンバータとして動作するように構成された電力供給システムは、
−  入力電圧Ｖｉｎを受け取るための入力と、
−  出力電圧Ｖｏｕｔを供給するための出力と、
−  出力に並列に接続されたｎ個のスイッチングセルと
を含む。
【００３７】
ｎ個のスイッチングセルのそれぞれの１つは、
−  互いに並列に接続された第１および第２のスイッチング経路であって、各スイッチング経路が第１の半導体スイッチおよび第２の半導体スイッチの直列接続ならびに第１の半導体スイッチと第２の半導体スイッチとの間の相互接続点を含む、第１および第２のスイッチング経路
を含む。電力供給システムは、
−  第２のスイッチング経路の第１の半導体スイッチに対してインタリーブされた方式で第１のスイッチング経路の第１の半導体スイッチを制御するように構成された制御ユニット
をさらに含む。電力供給システムは、
−  ｎ個のスイッチングセルのそれぞれの１つを入力に接続する、本発明によるインダクタアセンブリ
をさらに含み、ｎ個のスイッチングセルのそれぞれの１つについて、
−  第１のスイッチング経路の相互接続点が上部インダクタコイルの第１の端子に接続され、および第２のスイッチング経路の相互接続点が下部インダクタコイルの第４の端子に接続されるように、
−  ｎ個のスイッチングセルのそれぞれの１つは、インダクタアセンブリの異なる対応する相脚と関連付けられ、かつその対応する相脚の上部コイルおよび下部コイルを介して入力に接続され、
−  上部インダクタコイルの第２の端子および下部インダクタコイルの第３の端子は、両方とも入力に接続される。
【００３８】
さらなる実施形態では、本発明による電力供給システムは、本発明によるインダクタアセンブリを含むＤＣ／ＤＣコンバータ、例えば降圧型コンバータを含む。この実施形態では、ＤＣ／ＤＣコンバータとして動作するように構成された電力供給システムは、
−  入力電圧Ｖｉｎを受け取るための入力と、
−  出力電圧Ｖｏｕｔを供給するための出力と、
−  入力に並列に接続されたｎ個のスイッチングセルと
を含む。
【００３９】
ｎ個のスイッチングセルのそれぞれの１つは、
−  互いに並列に接続された第１および第２のスイッチング経路であって、各スイッチング経路は、第１の半導体スイッチおよび第２の半導体スイッチの直列接続ならびに第１の半導体スイッチと第２の半導体スイッチとの間の相互接続点を含む、第１および第２のスイッチング経路
を含む。電力供給システムは、
−  第２のスイッチング経路の第１の半導体スイッチに対してインタリーブされた方式で第１のスイッチング経路の第１の半導体スイッチを制御するように構成された制御ユニット
をさらに含む。電力供給システムは、
−  ｎ個のスイッチングセルのそれぞれの１つを出力に接続する、本発明によるインダクタアセンブリ
をさらに含み、ｎ個のスイッチングセルのそれぞれの１つについて、
−  第１のスイッチング経路の相互接続点が上部インダクタコイルの第１の端子に接続され、および第２のスイッチング経路の相互接続点が下部インダクタコイルの第４の端子に接続されるように、
−  ｎ個のスイッチングセルのそれぞれの１つは、インダクタアセンブリの異なる対応する相脚と関連付けられ、かつその対応する相脚の上部コイルおよび下部コイルを介して出力に接続され、
−  上部インダクタコイルの第２の端子および下部インダクタコイルの第３の端子は、両方とも出力に接続される。
【００４０】
電力供給システムの実施例としてのＤＣ／ＤＣコンバータの場合にも、第２のスイッチング経路の第１の半導体スイッチに対する第１のスイッチング経路の第１の半導体スイッチのインタリーブクロッキングは、実質的に同じクロック周波数で、しかし、適時にシフトされたクロック信号での第１の半導体スイッチのクロッキングを意味する。具体的には、第１のスイッチング経路の第１の半導体スイッチおよび第２のスイッチング経路の第１の半導体スイッチに対する「オン」サイクルの中間点は、互いに対して位相シフトされる。位相シフトは、それぞれのクロック信号の対応する時間シフトに相当する。その位相シフトまたは時間シフトは別として、第１および第２のスイッチング経路の第１の半導体スイッチに対するクロック信号は、それらの「オン」および「オフ」期間に関して実質的に等しい。したがって、第１および第２のスイッチング経路の第１の半導体スイッチに対する「オフ」サイクルの中間点も、「オン」サイクルの場合のように互いに対して同じ位相シフトを含む。
【００４１】
好ましくは、第１および第２のスイッチング経路の第１の半導体スイッチ間の位相シフトは、実質的に１８０°となるように制御ユニットにより制御される。ここでもまた、実質的にという副詞は、約±５°の許容範囲に相当する。１８０°位相シフトからの逸脱は、通常、電力供給の出力容量の電圧リップルを増加させる。しかしながら、より大きい電圧リップルが許容できる場合、インタリーブクロッキングは、１８０°±３０°の範囲で位相シフトを含み得る。
【００４２】
ＤＣ／ＤＣコンバータを含む電力供給システムの好ましい実施形態では、出力の電圧リップルはさらに低減される。ここで、ＤＣ／ＤＣコンバータを含む電力供給システムは、２つまたは任意選択で３つのスイッチングセルを含み、
−  各スイッチングセルの第１の半導体スイッチは、制御ユニットによって実質的に同じクロック周波数で制御され、
−  同じスイッチングセルと関連付けられた第１の半導体スイッチは、互いに対して実質的に１８０°の位相シフトを含むインタリーブされた方式でクロックされ、
−  第１のスイッチングセルと関連付けられた任意の第１の半導体スイッチは、実質的に１８０／ｎまたは１８０°＋１８０°／ｎ（ここで、ｎ＝２またはｎ＝３である）の位相シフトを含む第２のスイッチングセルの任意の第１の半導体スイッチに対してインタリーブされた方式でクロックされる。これは、すべての第１の半導体スイッチの位相シフトの均一な分布につながり、したがって電力供給システムの出力電圧Ｖｏｕｔのリップルを最小化する。本発明の適用範囲内で、「実質的に」という副詞は、再び「実質的に」という副詞の後ろに述べた値の±５°の許容範囲に相当する。
【００４３】
本発明の有利な発展形態は、特許請求の範囲、本明細書および図面から得られる。本明細書の冒頭に述べた特徴の利点および複数の特徴の組合せの利点は、実施例としての役割を果たすにすぎず、本発明による実施形態がこれらの利点を得なければならない必要性なく、代替的にまたは累積的に使用され得る。添付の特許請求の範囲により定められた保護の適用範囲を変更することなく、元の本出願および本特許の開示に関して以下が適用され、すなわち、図面、具体的には例示された設計および複数の構成要素の互いに対する寸法から、ならびにそれらの相対的配置およびそれらの作動的接続からさらなる特徴を得ることができる。本発明の異なる実施形態の特徴の組合せまたは請求項の選択された参照から独立した異なる請求項の特徴の組合せが同様に可能であり、本明細書とともに動機付けられる。これは、同様に、別個の図面に例示されている、またはそれらを説明するときに述べられる特徴に関する。これらの特徴は、同様に、異なる請求項の特徴と組み合わせることができる。さらに、本発明のさらなる実施形態は、特許請求の範囲に述べた特徴を有さない可能性がある。
【００４４】
特許請求の範囲および本明細書で述べた特徴の数は、「少なくとも」という副詞を明示的に使用する必要なく、この正確な数および述べた数より大きい数を含むと理解されるべきである。例えば、相脚が述べられる場合、これは、正確に１つの相脚が存在するまたは２つの相脚もしくはより多くの相脚が存在するように理解されるべきである。
【図面の簡単な説明】
【００４５】
以下に、図面に例示される好ましい例示的な実施形態に関して本発明をさらに解説および説明する。
【００４６】
【図１ａ】図１ａは、本発明によるインダクタアセンブリの斜視図を示す。
【図１ｂ】図１ｂは、図１ａのインダクタアセンブリの磁心の斜視図を示す。
【図１ｃ】図１ｃは、本発明によるインダクタアセンブリの代替実施形態の一部分を示す。
【図１ｄ】図１ｄは、特定の電流分布に関して、本発明によるインダクタアセンブリの一部分に関するそれぞれの磁束分布を例示する。
【図１ｅ】図１ｅは、図１ｄに示された電流分布と比べて異なる電流分布に関して、本発明によるインダクタアセンブリの一部分に対するそれぞれの磁束分布を例示する。
【図１ｆ】図１ｆは、本発明による代替のインダクタアセンブリの斜視図を示す。
【図２】図２は、本発明によるインダクタアセンブリを含むスイッチモード電力供給システムの実施例としてのＤＣ／ＡＣコンバータを示す。
【図３ａ】図３ａは、図２によるＤＣ／ＡＣコンバータについて、ハーフブリッジのインタリーブ動作中に２つの対応するハーフブリッジの出力により供給される電流値のタイミング図を示す。
【図３ｂ】図３ｂは、図２によるＤＣ／ＡＣコンバータについて、ハーフブリッジのインタリーブ動作中に２つの対応するハーフブリッジの出力に存在する電圧値のタイミング図を示す。
【図３ｃ】図３ｃは、図２によるＤＣ／ＡＣコンバータについて、インダクタコイルのインタリーブ動作中に対応する相端子の上部インダクタコイルと下部インダクタコイルとの間の相互接続点に存在する電圧値のタイミング図を示す。
【図４】図４は、図２のＤＣ／ＡＣコンバータについて、図３ｃと比べて引き伸ばされた時間スケールにおいて、ハーフブリッジのインタリーブ動作中の２つの対応するハーフブリッジの高速切替スイッチに対する関連クロック信号とともに図３ａによる電流値のタイミング図を示す。
【図５ａ】図５ａは、本発明によるインダクタアセンブリを含む電力供給システムの実施例としての昇圧型コンバータを示す。
【図５ｂ】図５ｂは、本発明によるインダクタアセンブリを含む電力供給システムの実施例としての降圧型コンバータを示す。
【発明を実施するための形態】
【００４７】
図１ａは、磁心２および全体で６個のインダクタコイル８、９を含むインダクタアセンブリ１を示す。同じ磁心２がインダクタコイル８、９なしで図１ｂに示されている。磁心２は、各相脚４が隣接する相脚４に対して３６０°／３＝１２０°の角度を含むように中央脚３の周りに周方向に配置された３つの相脚４を含む。ｎ個の相脚４の場合、その角度は、好ましくは、対称性のために３６０°／ｎとなるように選択される。各相脚４上には、上部インダクタコイル８および下部インダクタコイル９が、メイン相ループが両方のインダクタコイルを通過して形成されるように配設され、メインループは、対応する相脚４、中央脚３ならびに中央脚３を相脚４に磁気的に接続する上部および下部ブリッジ１３を含む。上部インダクタコイル８と下部インダクタコイル９との間には、シャント要素６が相脚４の中間点５から中央脚３の中央点まで延在して配置される。したがって、シャント要素６により２つのサブループが形成され、各サブループは、インダクタコイル８、９の１つを通過し、シャント要素６、対応する相脚部１０、１１、上部または下部ブリッジ１３および中央脚３の対応する上方または下方部分を含む。
【００４８】
シャント要素６は、中央脚３に隣接して配置されたギャップ７を含む。代替的に、ギャップは、同様に、相脚４に隣接して配置してもよい。シャント要素６および相脚４を単一部品として形成してもよく、またはシャント要素６および中央脚３を単一部品として、または別個のもしくは分離可能な要素として形成してもよい。ギャップ７は、サブループにおける磁束を安定させることを促進し、インダクタアセンブリ１の動作中に磁心２の飽和を抑制するために磁束に所定の磁気抵抗を提供する。
【００４９】
任意選択で、好ましくはインダクタコイル８、９により取り囲まれている位置内で、さらなるギャップ１５、１６が相脚部１０、１１の一方または両方に配置される。これらのさらなるギャップ１５、１６は、ギャップ７の幅より著しく小さい幅を有することができ、それにより、サブループと比べてメインループにより小さい磁気抵抗を提供することができる。
【００５０】
好ましい実装において、磁心２は、組み立てられた状態で複数の磁心要素により形成される。磁心要素の形状および数のさまざまな組合せを考えることができ、組立前に、組み立てられた状態で対応する相脚部１０、１１を形成する磁心要素におけるインダクタコイル８、９の目標位置にインダクタコイル８、９を設置することができるように要素形状を選択することが好ましい。図１ｂでは、磁心２は、併せて中央脚３を形成する２つの主要素、および相脚４ごとのＴ字形の追加要素から形成され、各追加要素はシャント要素６を含み、主要素とともに対応する相脚４を形成する。
【００５１】
中央脚３は、少なくとも有意なギャップを含まない。さらにおよび好ましくは、外部回路要素へのインダクタアセンブリの接続は、インダクタアセンブリ１の動作中にいくつかの相脚４の磁束が中央脚３で破壊的に重なり合うように選択される。その破壊的重ね合わせにより、中央脚３は、比較的細く設計することができ、中央脚３の内部の磁束をさらに低減するためのさらなるギャップは必要でない。それはさらに望ましくない。中央脚３の細い形態は、インダクタアセンブリ１全体のコンパクトな設計を同様に提供する。
【００５２】
各上部インダクタコイル８が第１の端子２０および第２の端子２１を含むのに対して、各下部インダクタコイルは第３の端子２２および第４の端子２３を含む。上部インダクタコイルの第２の端子２１および下部インダクタコイルの第３の端子は、各相脚４上で上部コイル８および下部コイル９の直列接続を形成するために互いに接続される。残っている上部インダクタコイル８の第１の端子２０および下部インダクタコイル９の第４の端子２３は、外部回路要素に接続することができる。
【００５３】
シャント要素６とともに上部および下部コイル８、９の配置は、漂游磁束および漏洩磁束の最適化された誘導を提供し、インダクタアセンブリの外部環境への漂游磁束が低減される。
【００５４】
図１ｃは、本発明の代替実施形態の相脚部４を概略的に例示する。図１ａおよび図１ｂに示された実施形態との相違では、ギャップ７は相脚４の近くに位置している。相脚４は、上部インダクタコイル８および下部インダクタコイル９が配設される「Ｉ」要素を含む。ギャップ１５および１６は、「Ｉ」要素の両側端部に位置している。代替的に、ギャップ１５および１６は、「Ｉ」要素の前端部に位置していてもよい。上部および下部ブリッジ１３、シャント要素６および中央脚３は、単一部品で形成しても別個の要素で形成してもよい。
【００５５】
インダクタアセンブリ１は、全体としてまたは少なくとも部分的に、（図示されていない）金属筐体により取り囲むことができる。インダクタアセンブリ１を含む金属筐体は、電気絶縁ポッティング材料で満たすことができる。
【００５６】
図１ｄは、図１ａに示されているインダクタアセンブリ１の相脚部４に対する磁束分布を概略的に例示する。例示された実施形態では、上部インダクタコイル８および下部インダクタコイル９は、実質的に同じコイルタイプ、例えばホイルベースのコイルタイプ、および同じ巻き数を含む。上部インダクタコイル８の第２の端子２１および下部インダクタコイル９の第３の端子２２は、電気的に接続されて、上部および下部インダクタコイル８、９の直列接続を形成する。電流Ｉは、第１の端子２０から上部インダクタコイル８および下部インダクタコイル９の直列接続を通って第４の端子へ流れている。この電流Ｉは、上部および下部インダクタコイル８、９のそれぞれの１つを介して相脚部４内に磁束２４、２５を発生させる。両方の磁束２４、２５は、相脚部４で  −  具体的には、上方部分１０および下方部分１１で、かつ相脚部４の上部および下部ブリッジ１３で同様に  −  建設的に重なり合う。磁束２４、２５の重ね合わせに対する磁気ループは、中央脚３を経て閉じられる。
【００５７】
図１ｄに例示された実施例では、第２の端子２１と第３の端子２２との接続部から外部回路要素へ電流が流れない。換言すれば、第１の端子２０から上部インダクタコイル８に流れる電流Ｉは、同様に、下部インダクタコイル９を通過した後に第４の端子２３を出る。上部および下部コイルの誘導率は、例示された実施形態では等しいと想定されるため、上部および下部インダクタコイルのそれぞれの１つを介して発生する磁束２４、２５も互いに等しい。
【００５８】
図１ｅは、図１ａに示されているインダクタアセンブリ１の相脚部４に対する磁束の分布  −  すなわち、図１ｄに対して使用される同じもの  −  を別の電流分布を用いて概略的に例示する。例示されているように、電流Ｉ１は、第１の端子２０から上部インダクタコイル８を通って第２の端子２１へ流れる。第２の電流Ｉ２は、第４の端子２３から下部インダクタコイル９を通って第３の端子２３へ流れる。両方の電流の総和Ｉ２＋Ｉ２が第２の端子２１と第３の端子２２との接続部から外部回路要素へ流れている。ここで、電流Ｉ１は、上部インダクタコイル８を介して磁束２４を発生させ、電流Ｉ２は、下部インダクタコイル９を介して磁束２５を発生させる。この電流状況では、両方の磁束２４、２５は、相脚部４の内部で  −  具体的には、上方部分１０および下方部分１１で、かつ相脚部４の上部および下部ブリッジ１３で同様に  −  破壊的に重なり合う。両方の磁束２４、２５の建設的な重ね合わせは、シャント要素６内で行われる。しかしながら、中央脚３とシャント要素６との間の大きいギャップ７は、大きい磁気抵抗を提供し、その場合の磁気飽和を回避する。
【００５９】
上部および下部インダクタコイル８、９の想定された同一の誘導率、ならびに同様に同一の電流量（｜Ｉ２｜＝｜Ｉ１｜）のため、上部インダクタコイル８を介して発生する磁束２４および下部インダクタコイル９を介して発生する磁束２５は、同じ量を有し、反対の方向を含むのみである。したがって、この場合の破壊的重ね合わせは、その破壊的重ね合わせを含むそれぞれの磁心要素における、結果として生じる磁束の相殺にほぼつながる（Φ＝Φ１＋Φ２≒０）。
【００６０】
ここで、電流Ｉ１、Ｉ２は、それらの量の差分がゼロに等しくないように、それらの量において異なっていると想定する。さらに、差分Ｉ１−Ｉ２が負である（｜Ｉ１｜−｜Ｉ２｜＜０）ように、電流Ｉ１は電流Ｉ２より小さいと想定する。その場合、上部インダクタコイル８を介して電流Ｉ１により発生する磁束２６は、下部インダクタコイル９を介して電流Ｉ２により発生する磁束２７より量において小さい。これは、再び両方の磁束の破壊的重ね合わせにつながるが、結果として生じる磁束の相殺にはつながらない（Φ＝Φ１＋Φ２≠０）。これは、それぞれの磁束２６、２７を表している異なる長さの矢印によって例示される。その状況では、結果として生じる磁束は、相脚４内に  −  具体的には、上方および下方部分１０、１１、上部および下部ブリッジ１３に  −  存在する。その磁束は、中央脚３を経て閉じられる。したがって、この場合に対する結果として生じる磁束の分布は、図１ｄに例示された状況に多少類似している。
【００６１】
ここで、電流の差分Ｉ１−Ｉ２が時間とともに変化するｄ／ｄｔ（Ｉ１−Ｉ２）≠０の場合、上部および下部インダクタコイル８、９を介して発生する磁束２６、２７の重ね合わせである、結果として生じる磁束も時間とともに変化しｄ／ｄｔ（Φ＝Φ１＋Φ２≠０）、したがってその電流差の時間変化を駆動する力を打ち消す。換言すれば、既存の電流差Ｉ１−Ｉ２は、インダクタアセンブリ１により提供される磁気結合を介して安定されるのに対して、電流差の時間変化ｄ／ｄｔ（Ｉ１−Ｉ２）は、インダクタアセンブリ１により提供される磁気結合を介して打ち消され、抑えられる。
【００６２】
図１ｆには、本発明によるインダクタアセンブリの代替実施形態が示されている。実施形態は、図１ａに示されたものと類似しており、したがって、その実施形態の一般的な説明に関して図１ａの説明が参照される。実施形態図１ａとの相違では、図１ｆの実施形態は、それぞれの相脚４の上部および下部ブリッジ１３に配設される、３つの相脚４のそれぞれの１つに対する上部および下部インダクタコイル８、９を含む。ギャップ１５および１６は、同様に、各相脚４の上部および下部ブリッジ１３に位置している。例示された実施例では、ギャップ７は中央脚３の近くに位置している。しかしながら、本発明の適用範囲内で、ギャップ７が相脚４の近くに位置していることは同様に可能である。−  図１ｅに例示されるような  −  上部インダクタコイル８の第１および第２の端子２０、２１ならびに下部インダクタコイルの第３および第４の端子２２、２３は、それぞれのボビンに対して特定の位置に示される。これらの位置は、例としてのみ例示されるものであり、例示された事例に限定されるものではない。さらに、第１、第２、第３および第４の端子の位置は、インダクタアセンブリ１の組立工程を単純化するために、および／またはそれぞれの材料費を下げるために可能な限りの方法で選ぶことができる。本発明によるインダクタアセンブリ１の他の例示された実施形態の場合も同じである。図１ａおよび図１ｆに例示されたインダクタアセンブリ１は、３つの相脚４を含む。これも例としてのみのものであり限定するものではない。本発明の適用範囲内で、同様に２つ、４つまたはさらにより多くの相脚４の数ｎが可能である。
【００６３】
図２には、本発明によるスイッチモード電力供給システム３０に対する実施例としてのＤＣ／ＡＣコンバータが例示されている。ＤＣ／ＡＣコンバータは、本発明によるインダクタアセンブリ１を出力フィルタ３４として、または少なくとも出力フィルタ３４の一部として含む。ＤＣ／ＡＣコンバータは、ＤＣリンク３１と、３つの相端子Ｕ、Ｖ、Ｗおよび中性端子Ｎを含む出力３２とを含む。各相端子Ｕ、Ｖ、Ｗは、対応する第１のハーフブリッジ３６および対応する第２のハーフブリッジ３８に接続されている。分かりやすくするために、参照符号は、複数の第１および第２のハーフブリッジ３６、３８の１つに対して例示されるのみである。ＤＣ／ＡＣコンバータは、複数の第１および第２のハーフブリッジ３６、３８を制御するように構成された制御ユニット３３をさらに含み、その制御は、制御ユニット３３を複数の第１および第２のハーフブリッジ３６、３８に相互接続する破線の制御線４５で図２に例示される。制御ユニット３３は、それぞれの相端子Ｕ、Ｖ、Ｗの対応する第１のハーフブリッジに対してインタリーブされた方式で各相端子Ｕ、Ｖ、Ｗに対する対応する第２のハーフブリッジ３８を制御するようにさらに構成される。
【００６４】
ＤＣ／ＡＣコンバータは、各第１のハーフブリッジ３６の出力３５および各第２のハーフブリッジ３８の出力３７をそれぞれの相端子Ｕ、Ｖ、Ｗに接続する出力フィルタ３４として、本発明によるインダクタアセンブリ１を含む。詳細には、電力供給システム３０の出力３２における各相端子Ｕ、Ｖ、Ｗは、インダクタアセンブリ１の異なる対応する相脚４と関連付けられ、かつ対応する相脚４の上部インダクタコイルを介してその対応する第１のハーフブリッジ３６の出力３５に接続されている。各相端子Ｕ、Ｖ、Ｗは、対応する相脚４に配設された下部インダクタコイル９を介して対応する第２のハーフブリッジ３８の出力３７にさらに接続されている。
【００６５】
さらに、インダクタアセンブリ１の各相脚４に対して  −  または換言すれば、出力３２の各相端子Ｕ、Ｖ、Ｗに対して  −  上部インダクタコイル８は、その第１の端子２０で対応する第１のハーフブリッジ３６の出力３５に接続され、および下部インダクタコイル９は、その第４の端子２３で対応する第２のハーフブリッジ３８の出力３７に接続されている。さらに、インダクタアセンブリ１の各相脚４について、上部インダクタコイル８の第２の端子２１および下部インダクタコイル９の第３の端子２２は、両方ともそれらのそれぞれの相端子Ｕ、Ｖ、Ｗに接続されている。すべての第１および第２のハーフブリッジ３６、３８は、それらのそれぞれの入力側で並列にＤＣリンク３１に接続されている。さらに、中性端子Ｎは、ＤＣリンク３１の中間点に接続されている。
【００６６】
出力フィルタ３４は、各相端子Ｕ、Ｖ、Ｗと中性端子Ｎとの間にフィルタリングコンデンサ４６をさらに含む。ＤＣ／ＡＣコンバータが、各相端子Ｕ、Ｖ、Ｗについて、第１の相端子Ｕ、Ｖ、Ｗと異なる第２の相端子Ｕ、Ｖ、Ｗとの間に接続されたフィルタコンデンサを含むことは同様に可能である  −  しかし、図２には描かれていない  −。
【００６７】
ＤＣ／ＡＣコンバータの動作中、各第１のハーフブリッジ３６は、その第２のハーフブリッジ３８に対してインタリーブされた方式で制御される。好ましくは、そのインタリーブ制御は、実質的に１８０°に等しい位相シフトを含むが、これは必須ではない。各第１のハーフブリッジ３６は、その出力３５から上部インダクタコイル８を通ってそれぞれの相端子Ｕ、Ｖ、Ｗへ電流Ｉ１を駆動する。同時に、各対応する第２のハーフブリッジ３８は、下部インダクタコイル９を通ってそのそれぞれの相端子へ電流Ｉ２を駆動する。各それぞれの相端子Ｕ、Ｖ、Ｗにおいて、−  最終的に存在する循環電流は別として  −  ＤＣ／ＡＣコンバータは、実質的に両方の電流の総和Ｉ１＋Ｉ２を供給することが理論的に可能である。しかしながら、実際には、第１のハーフブリッジ３６の出力３５から第２のハーフブリッジ３８の出力３７へ、およびその逆に流れる循環電流を完全に回避することはできない。これらの循環電流は、電力損失につながり、ＤＣ／ＡＣコンバータの効率を下げる。
【００６８】
制御目的で、ＤＣ／ＡＣコンバータは、いくつかの電流センサを含み得る。具体的には、複数の第１のハーフブリッジ３５のそれぞれの１つに対する出力電流Ｉ１を検出するように構成される、３つの電流センサ４７が図２に例示されている。加えて、複数の第２のハーフブリッジ３５のそれぞれの１つに対する出力電流Ｉ２を検出するように構成される３つの電流センサ４８が示されている。分かりやすくするために、測定電流Ｉ１、Ｉ２は、第１のハーフブリッジ３６の１つおよび第２のハーフブリッジ３８の１つのみに対して示されている。これらの電流センサ４７、４８は、制御ユニット３３の制御戦略において電流を考慮するために、（図２に示されていない）制御ユニット３３への接続を含み得る。例えば、インダクタアセンブリ１の磁心２の飽和を回避するために、ＤＣ／ＡＣコンバータの動作中に対応する相脚４内の結果として生じる磁束に対する尺度である電流差Ｉ１−Ｉ２を観察することが役立つ。好ましくは、その電流差Ｉ１−Ｉ２  −  特にその絶対値  −  は、制御ユニット３３により第１および第２のハーフブリッジ３６、３８のスイッチに送られるそれぞれの制御信号を介して、特定の閾値より低く維持されることになる。その閾値は、個々のインダクタアセンブリ１の特定の設計に依存する特性値である。
【００６９】
しかしながら、第１および第２のハーフブリッジ３６、３８のインタリーブ制御と組み合わせたインダクタアセンブリ１は、その循環電流を著しく低減することが可能である。対応する第２のハーフブリッジ３８に対する第１のハーフブリッジのインタリーブ制御中、第１のハーフブリッジ３６の出力３５と対応する第２のハーフブリッジ３８の出力３７との間に電圧差が存在する状況が生じる。その電圧差は、上部インダクタコイル８の第１の端子２０および下部インダクタコイル９の第４の端子において同様に存在し、循環電流に対する駆動力として作用する。上部インダクタコイル８とその対応する下部インダクタコイル９との間の磁気結合は、しかしながら、循環電流を十分に低減することが可能である。
【００７０】
例として、ハーフブリッジのＢＳＮＰＣ回路トポロジと組み合わせた３レベルＤＣリンク３１が図２に示されている。インタリーブ動作モードと併せて、この組合せは有効な５レベルＤＣ／ＡＣコンバータにつながる。しかしながら、本発明は、例示された実施例に限定されるものではない。さらに、より少ないまたはより多い電圧レベル  −  例えば、２つ、４つ、５つ、７つまたはそれよりさらに多くの電圧レベルを含むＤＣリンクも可能である。代替的に、第１および第２のハーフブリッジ３６、３８の他の回路トポロジも可能である。その回路トポロジは、ＤＣリンク３１の中間電圧レベルへの接続を含むかまたは含まない、任意の周知の回路トポロジを含み得る。第１および第２のハーフブリッジ３６、３８のそれぞれの１つに対して単一の上側スイッチ３９、４２および単一の下側スイッチ４０、４３を含む、図２に示された実施例の代わりに、各第１および第２のハーフブリッジ３６、３８の回路トポロジは、同期した方式で制御される２つのハイサイドスイッチ３９、４２および同期した方式で制御される２つのローサイドスイッチ４０、４３を含んでもよい。このようなトポロジは、ＤＣリンクに存在する高い電圧値に対して適合性がある。ＤＣリンク３１の中間電圧レベルへの接続を含む回路トポロジに関して、回路トポロジは、例えば、ＮＰＣまたはＢＳＮＰＣ回路トポロジの１つを含み得る。
【００７１】
ＤＣ／ＡＣコンバータの第１および第２のハーフブリッジ３６、３８のスイッチ３９、４０、４１、４２、４３、４４のために使用可能なスイッチタイプは、制御端子を含む任意の制御可能な半導体スイッチである。使用すべき可能なスイッチタイプは、例えば、絶縁ゲートバイポーラトランジスタＩＧＢＴ、金属酸化物半導体電界効果トランジスタＭＯＳＦＥＴ、バイポーラ接合トランジスタＢＪＴおよび接合ゲート電界効果トランジスタＪＦＥＴの１つを含み得る。そのスイッチタイプに対して使用すべき可能な材料は、例えば、ケイ素Ｓｉ、炭化ケイ素ＳｉＣ、窒化ガリウムＧａＮおよび任意の他の一般に利用可能な半導体スイッチ材料の１つを含み得る。可能なスイッチタイプおよびそのスイッチタイプに対して使用すべき材料の上記のリストは、例示的なものにすぎず、限定するものと理解すべきではない。スイッチが固有ボディダイオードを有さない場合、フリーホイーリング経路を設けるために、別個のダイオードをそれぞれの半導体スイッチに並列に接続することができる。
【００７２】
図２に例示された、３つの相端子Ｕ、Ｖ、Ｗを含むＤＣ／ＡＣコンバータは、本発明の例示的な実施形態にすぎず、本発明は、ＤＣ／ＡＣコンバータのその構造に限定されるものではない。さらに、その出力において２つ、４つまたはより多くの相端子を備えたＤＣ／ＡＣコンバータも可能である。出力は、中性端子Ｎを含んでも、−  代替として  −  含まなくてもよい。
【００７３】
図３ａ、図３ｂ、図３ｃには、図２によるＤＣ／ＡＣコンバータのインタリーブ動作中の電圧および電流値に対するシミュレーションされたタイミング図が例示されている。タイミング図は、異なる電流量の特性を強調するために、図２の出力フィルタ３４のコンデンサ４６の小さい容量値で評価される。図３ａ、図３ｂおよび図３ｃは、クロック周期の期間（ｔ／Ｔｓまたはｔ＊ｆｓ）に標準化された単一のＡＣ期間（ここで、０〜２０ｍｓである）の時間範囲に対するいくつかのパラメータ電圧および電流の時間依存性を示す。
【００７４】
図３ａは、相端子Ｕ、Ｖ、Ｗの特定の相端子に対応する第１および第２のハーフブリッジ３６、３８により出力される電流Ｉ１、Ｉ２を例示する。電流Ｉ１、Ｉ２は、図２に例示されたそれぞれの電流センサ４７、４８を介して測定することができる。図３ａにおける図表は、その和電流の半分、すなわち１／２（Ｉ１＋Ｉ２）に標準化された和電流を同様に示す。係数１／２は別として、その和電流は、それぞれの相端子Ｕ、Ｖ、Ｗにおける出力電流を表す。
【００７５】
図３ｂには、第１のハーフブリッジ３６およびその対応する第２のハーフブリッジ３８の出力３５、３７に存在する電圧ｖ１、ｖ２が例示されている。図３ｃは、その電圧の差分ｖ１−ｖ２およびその電圧の平均値を示す。上部インダクタコイル８の第２の端子２１および下部インダクタコイル９の第３の端子２２の相互接続点において存在する電圧を表す１／２（ｖ１＋ｖ２）である。第２および第３の端子２１、２２は、両方ともそれぞれの相端子Ｕ、Ｖ、Ｗの対応する相端子に接続されているため、その電圧１／２（ｖ１＋ｖ２）は、ほぼそれぞれの相端子Ｕ、Ｖ、Ｗの対応する１つに対する、ＤＣ／ＡＣコンバータにより出力される電圧に関する尺度である。電圧ｖ１、ｖ２の平均値１／２（ｖ１＋ｖ２）を見ると、図３ｃは、第１および第２のハーフブリッジ３６、３８のインタリーブ制御と組み合わせた３レベルＤＣリンク３１が有効な５レベル電圧信号につながることを同様に示している。
【００７６】
図４には、図３ａに例示された電流Ｉ１、Ｉ２のタイミング図が著しく引き伸ばされた時間スケールを使用して描かれており、この時間スケールは、第１および第２のハーフブリッジ３６、３８のインタリーブ動作中の第１および第２のハーフブリッジ３６、３８の高速切替スイッチの２つのクロック周期を表すように選択される。図４の上段の図表には、第１のハーフブリッジ３６の高速切替スイッチに対するクロック信号５０ａおよび対応する第２のハーフブリッジ３８の高速切替スイッチに対するクロック信号５０ｂが描かれている。図表は、第２のハーフブリッジ３６の高速切替スイッチが第１のハーフブリッジ３６の高速切替スイッチに対して実質的に１８０°の位相シフトでクロックされることを明確に示している。図４の中段の図表には、上記の上の図表に示されたクロック信号５０ａ、５０ｂに起因する電流Ｉ１、Ｉ２が例示されている。−  標準化係数１／２は別として  −  対応する相端子Ｕ、Ｖ、Ｗを通して供給される出力電流の尺度である、標準化された総和値１／２（Ｉ１＋Ｉ２）が再び同様に例示される。図４の下段部には、電流差Ｉ１−Ｉ２の図表が例示されている。図１ｄの説明で述べたように、その電流差は、インダクタアセンブリ１のそれぞれの相脚４内の  −  具体的には、その相脚４の上方および下方部分１０、１１ならびに上部および下部ブリッジ１３における  −  結果として生じる磁束に対する尺度である。電流差Ｉ１−Ｉ２の変化は、その相脚４内の結果として生じる磁束を同様に変化させる。電流差は、同様に、第１および第２のハーフブリッジ３６、３８の出力３５、３７間を流れる循環電流に対する尺度である。
【００７７】
図５ａは、本発明による電力供給システム６０の代替実施形態を示す。電力供給システム６０は、ＤＣ／ＤＣコンバータ、具体的には昇圧型コンバータとして動作するように構成される。昇圧型コンバータは、入力電圧Ｖｉｎを受け取るための入力６１と、出力電圧Ｖｏｕｔを供給するための出力６２と、出力６２に並列に接続されたｎ個（ここで、ｎ＝２である）のスイッチングセル６４とを含む。各スイッチングセル６４は、互いに並列におよび出力６２に並列に接続された第１および第２のスイッチング経路６５ａ、６５ｂを含む。各スイッチング経路６５ａ、６５ｂは、第１の半導体スイッチ６６および第２の半導体スイッチ６７の直列接続ならびに第１の半導体スイッチ６６と第２の半導体スイッチ６７との間の相互接続点６８を含む。制御ユニット６３は、第２のスイッチング経路６５ｂの第１の半導体スイッチ６６に対してインタリーブされた方式で第１のスイッチング経路６５ａの第１の半導体スイッチ６６を制御するように構成される。図５ａの実施形態では、第１の半導体スイッチ６６のみが制御ユニット６３により制御される半導体スイッチであるのに対して、第２の半導体スイッチ６７は、ダイオードとして示されている。ダイオードの代わりに、−  第１の半導体スイッチ６６がそうであるように  −  第２の半導体スイッチ６７として制御ユニット６３により制御される半導体スイッチを使用することが同様に可能である。
【００７８】
ＤＣ／ＤＣコンバータは、ｎ個のスイッチングセル６４のそれぞれの１つを入力６１に結合する、本発明によるインダクタアセンブリ１をさらに含む。ｎ個のスイッチングセル６３のそれぞれの１つは、インダクタアセンブリ１の異なる対応する相脚４と関連付けられ、かつその対応する相脚４の上部コイル８および下部コイル９を介して入力６１に結合されている。詳細には、ｎ個のスイッチングセル６３のそれぞれの１つについて、インダクタアセンブリ１は、
−  第１のスイッチング経路６５ａの相互接続点６８が上部インダクタコイル８の第１の端子２０に接続され、および第２のスイッチング経路６５ｂの相互接続点６８が下部インダクタコイル９の第４の端子２３に接続される
ように接続されている。加えて、上部インダクタコイル８の第２の端子２１および下部インダクタコイル９の第３の端子２２は、両方とも入力６１に接続されている。
【００７９】
ＤＣ／ＤＣコンバータの動作中、ｎ個のスイッチングセル６４のそれぞれの２つの第１の半導体スイッチ６６は、インタリーブ切替モードで制御ユニット６３により制御される。好ましくは、第１のスイッチング経路６５ａの第１の半導体スイッチ６６および第２のスイッチング経路６５ｂの第１の半導体スイッチ６６のそのインタリーブ切替は、互いに対して実質的に１８０°の位相シフトを含む。
【００８０】
図５ｂには、本発明によるスイッチモード電力供給システム６０に対する実施例としての代替ＤＣ／ＤＣコンバータが例示されている。この場合、本発明によるインダクタアセンブリ１を含むＤＣ／ＤＣコンバータは、降圧型コンバータとして動作するように構成される。
【００８１】
降圧型コンバータは、主に、出力６２と入力６１の位置を交換することと、それぞれの第１および第２のスイッチング経路６５ａ、６５ｂ内の第１の半導体スイッチ６６と第２の半導体スイッチ６６の位置をさらに交換することにより、図５ａで説明した昇圧型コンバータから導出することができる。その相違は別として、図５ａに関する昇圧型コンバータの説明は、図５ｂによる降圧型コンバータに同様に転用することができる。したがって、図５ｂによる実施形態のさらなる詳細に関して図５ａの説明が参照される。
【００８２】
好ましくは、図５ａ、および図５ｂで説明したＤＣ／ＤＣコンバータは、２つ、３つまたはさらにより多くのスイッチングセル６４を含む。並列接続されるスイッチングセルの数ｎが高いほど、ＤＣ／ＤＣコンバータによる可能な電流供給が高くなる。
【００８３】
ＤＣ／ＤＣコンバータの第１の半導体スイッチ６６のために  −  および任意選択で同様に第２の半導体スイッチ６７のために  −  使用可能なスイッチタイプは、制御端子を含む任意の制御可能な半導体スイッチである。可能なスイッチタイプおよび／またはそのスイッチタイプの使用可能な材料に関して図２の説明が参照される。図２の説明内ですでに開示された任意のスイッチタイプおよび／または材料は、ＤＣ／ＤＣコンバータの第１の半導体スイッチ６６のために  −  および任意選択で同様に第２の半導体スイッチ６７のために  −  同様に使用することができる。これは、ＤＣ／ＤＣコンバータが降圧型コンバータであるか昇圧型コンバータであるかどうかに依存しない。
【００８４】
ＤＣ／ＤＣコンバータの出力６２における電圧リップルを最小化するために、各スイッチングセル６４は、好ましくは、他のスイッチングセル６４のそれぞれの１つに対してインタリーブされた方式で制御ユニット６３により制御される。具体的には、制御ユニット６３は、実質的に同じクロック周波数で各スイッチングセル６４のすべての第１の半導体スイッチ６６を制御する。同じスイッチングセル６４と関連付けられた第１の半導体スイッチ６６は、互いに対して実質的に１８０°の位相シフトを含むインタリーブされた方式でクロックされる。加えて、制御ユニット６３は、第１のスイッチングセル６４と関連付けられた任意の第１の半導体スイッチ６６が第２のスイッチングセルの任意の第１の半導体スイッチ６６に対してさらにインタリーブされた方式で同様にクロックされるように、第１の半導体スイッチ６６を制御する。好ましくは、そのさらにインタリーブされた方式は、実質的に１８０／ｎまたは１８０°＋１８０°／ｎの位相シフトを含み、ここで、ｎはスイッチングセルの数に対応し、２、３個のスイッチングセルの場合、ｎ＝２またはｎ＝３である。この制御戦略は、複数の第１の半導体スイッチ６６の切替のより均一な時間的分布につながり、したがって電力供給システム６０の出力電圧Ｖｏｕｔのリップルを最小化する。
【符号の説明】
【００８５】
１  インダクタアセンブリ
２  磁心
３  中央脚
４  相脚
５  中間点
６  シャント要素
７  ギャップ
８  上部インダクタコイル
９  下部インダクタコイル
１０、１１  相脚部
１３  ブリッジ
１５、１６  ギャップ
２０、２１、２２、２３  端子
２４、２５、２６、２７  磁束
３０  電力供給システム
３１  ＤＣリンク
３２  出力
３３  制御ユニット
３４  出力フィルタ
３５、３７  出力
３６、３８  ハーフブリッジ
３９、４０、４１  スイッチ
４２、４３、４４  スイッチ
４５  制御線
４６  コンデンサ
４７、４８  電流センサ
５０ａ、５０ｂ  クロック信号
６０  電力供給システム
６１  入力
６２  出力
６３  制御ユニット
６４  スイッチングセル
６５ａ、６５ｂ  スイッチング経路
６６  半導体スイッチ
６７  半導体スイッチ
６８  相互接続点
６９  制御線
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
Ｉ１、Ｉ２  電流
Φ、Φ１、Φ２  磁束
【図１ａ】
0006545902.tif 000002
【図１ｂ】
0006545902.tif 000003
【図１ｃ】
0006545902.tif 000004
【図１ｄ】
0006545902.tif 000005
【図１ｅ】
0006545902.tif 000006
【図１ｆ】
0006545902.tif 000007
【図２】
0006545902.tif 000008
【図３ａ】
0006545902.tif 000009
【図３ｂ−３ｃ】
0006545902.tif 000010
【図４】
0006545902.tif 000011
【図５ａ】
0006545902.tif 000012
【図５ｂ】
0006545902.tif 000013