(57)【特許請求の範囲】
【請求項１】
第１導電型のドリフト層と、
前記ドリフト層に設けられた第２導電型からなるウェル領域と、
前記ウェル領域に設けられたソース領域と、
前記ドリフト層及び前記ウェル領域に設けられたゲート絶縁膜と、
前記ゲート絶縁膜に設けられたゲート電極と、
前記ゲート電極に電気的に接続されたゲートパッドと、
前記ゲート電極と前記ゲートパッドとが接続されるゲート接続領域と前記ウェル領域との間に設けられたフィールド絶縁膜と、
を備え、
前記フィールド絶縁膜は面方向で延在する凹部を有し、
前記ウェル領域は、前記凹部に設けられたソースパッドと電気的に接続されるウェルコンタクト領域を有し、
前記ウェルコンタクト領域は、前記フィールド絶縁膜のソース領域側の第一境界部から伝搬長以上の距離でソース領域と反対側に延在していることを特徴とするワイドギャップ半導体装置。
【請求項２】
前記ゲート電極は、前記フィールド絶縁膜のソース領域側の第一境界部よりも前記ソース領域と反対側まで延び、
前記ゲート電極と前記ゲートパッドとは、前記第一境界部よりも前記ソース領域と反対側で層間絶縁膜に設けられたゲートコンタクトホールを介して電気的に接続されることを特徴とする請求項１に記載のワイドギャップ半導体装置。
【請求項３】
第１導電型のドリフト層と、
前記ドリフト層に設けられた第２導電型からなるウェル領域と、
前記ウェル領域に設けられたソース領域と、
前記ドリフト層及び前記ウェル領域に設けられたゲート絶縁膜と、
前記ゲート絶縁膜に設けられたゲート電極と、
前記ゲート電極に電気的に接続されたゲートパッドと、
前記ゲート電極と前記ゲートパッドとが接続されるゲート接続領域と前記ウェル領域との間に設けられたフィールド絶縁膜と、
を備え、
前記フィールド絶縁膜は面方向で延在する凹部を有し、
前記ウェル領域は、前記凹部に設けられたソースパッドと電気的に接続されるウェルコンタクト領域を有し、
前記ゲート電極は、前記フィールド絶縁膜のソース領域側の第一境界部よりも前記ソース領域と反対側まで延び、
前記ゲート電極と前記ゲートパッドとは、前記第一境界部よりも前記ソース領域と反対側で層間絶縁膜に設けられたゲートコンタクトホールを介して電気的に接続され、
面方向において前記ゲートコンタクトホールよりもソース領域側で、前記ウェル領域にドリフト層に届く周縁側スリットが設けられていることを特徴とするワイドギャップ半導体装置。
【請求項４】
前記周縁側スリットは、面方向において前記第一境界部に沿って延在する第一周縁側スリットと、第一周縁側スリットの端部に設けられ、面方向において前記第一境界部と直交する方向で延在する第二周縁側スリットとを有することを特徴とする請求項３に記載のワイドギャップ半導体装置。
【請求項５】
第１導電型のドリフト層と、
前記ドリフト層に設けられた第２導電型からなるウェル領域と、
前記ウェル領域に設けられたソース領域と、
前記ドリフト層及び前記ウェル領域に設けられたゲート絶縁膜と、
前記ゲート絶縁膜に設けられたゲート電極と、
前記ゲート電極に電気的に接続されたゲートパッドと、
前記ゲート電極と前記ゲートパッドとが接続されるゲート接続領域と前記ウェル領域との間に設けられたフィールド絶縁膜と、
を備え、
前記フィールド絶縁膜は面方向で延在する凹部を有し、
前記ウェル領域は、前記凹部に設けられたソースパッドと電気的に接続されるウェルコンタクト領域を有し、
前記ゲート電極は、前記フィールド絶縁膜のソース領域側の第一境界部よりも前記ソース領域と反対側まで延び、
前記ゲート電極と前記ゲートパッドとは、前記第一境界部よりも前記ソース領域と反対側で層間絶縁膜に設けられたゲートコンタクトホールを介して電気的に接続され、
前記ウェルコンタクト領域は、前記ゲート電極の前記ソース領域と反対側の端部よりも前記ソース領域と反対側まで延在していることを特徴とするワイドギャップ半導体装置。
【請求項６】
前記ウェルコンタクト領域は、前記ゲート電極の前記ソース領域と反対側の端部から伝搬長以上の距離でソース領域と反対側に延在していることを特徴とする請求項５に記載のワイドギャップ半導体装置。
【請求項７】
面方向において前記ゲート電極よりも前記ソース領域と反対側で、前記ウェル領域にドリフト層に届く内方側スリットが設けられていることを特徴とする請求項５に記載のワイドギャップ半導体装置。
【請求項８】
前記内方側スリットは、前記ゲート電極の前記ソース領域と反対側の端部から伝搬長以上の距離でソース領域と反対側に延在する第二内方側スリットを有することを特徴とする請求項７に記載のワイドギャップ半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１導電型のドリフト層と、ドリフト層に設けられた第２導電型からなるウェル領域と、ウェル領域に設けられたソース領域と、を有するワイドギャップ半導体装置に関する。
【背景技術】
【０００２】
縦型パワースイッチング素子では、ポリシリコン等のゲート電極をゲートパッドに接続するにあたり、周辺部に設けられたフィールド絶縁膜による段差部上にゲート電極及びゲート絶縁膜を引き上げ、ゲート電極をゲートパッドに接続することが知られている。【０００３】
特開平２−１５６５７２では、Ｓｉ−ＩＧＢＴにおいて、オン状態の電流、オフ状態の電界、アバランシェ時のアバランシェ電流の集中等によって、ゲート絶縁膜が破壊されることが開示されている。特開平１１−０７４５２４では、ＳｉＣ−ＭＯＳＦＥＴにおいて、周辺部をｐ型にすることが提案されている。この態様であれば、オン状態の電流集中及びオフ状態の電界集中を避けることができると考えられる。しかしながら、スイッチング時において、ゲート絶縁膜が破壊される課題は解決されていない。【０００４】
発明者が研究したところによると、炭化ケイ素等のワイドギャップ半導体材料の場合、ｐ型のような第２導電型へのコンタクト抵抗が高いことがあり、スイッチングに際してｐｎ接合を充電する変位電流が流れると、周辺部の第２導電型のウェル全体の電位が上昇し、上記段差部ではその立体形状から電界が集中しやすことが分かった。このように電界が集中すると、ゲート絶縁膜に過剰な電界が印加され、破壊される可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、フィールド絶縁膜上にゲート絶縁膜が引き上げられる構成が採用された場合でも、引き上げられたゲート絶縁膜で電界が集中することを抑制できる半導体装置を提供する。
【課題を解決するための手段】
【０００６】
［概念１］
本発明によるワイドギャップ半導体装置は、
第１導電型のドリフト層と、
前記ドリフト層に設けられた第２導電型からなるウェル領域と、
前記ウェル領域に設けられたソース領域と、
前記ドリフト層及び前記ウェル領域に設けられたゲート絶縁膜と、
前記ゲート絶縁膜に設けられたゲート電極と、
前記ゲート電極に電気的に接続されたゲートパッドと、
前記ゲート電極と前記ゲートパッドとが接続されるゲート接続領域と前記ウェル領域との間に設けられたフィールド絶縁膜と、
を備え、
前記フィールド絶縁膜が面方向で延在する凹部を有し、
前記ウェル領域が、前記凹部に設けられたソースパッドと電気的に接続されるウェルコンタクト領域を有してもよい。【０００７】
［概念２］
本発明の概念１によるワイドギャップ半導体装置において、
前記ウェルコンタクト領域は、前記フィールド絶縁膜のソース領域側の第一境界部から伝搬長以上の距離でソース領域と反対側に延在してもよい。【０００８】
［概念３］
本発明による概念１又は２のいずれかに記載のワイドギャップ半導体装置において、
前記ゲート電極は、前記フィールド絶縁膜のソース領域側の第一境界部よりも前記ソース領域と反対側まで延び、
前記ゲート電極と前記ゲートパッドとは、前記第一境界部よりも前記ソース領域と反対側で層間絶縁膜に設けられたゲートコンタクトホールを介して電気的に接続されてもよい。【０００９】
［概念４］
本発明による概念３に記載のワイドギャップ半導体装置において、
面方向において前記ゲートコンタクトホールよりもソース領域側で、前記ウェル領域にドリフト層に届く周縁側スリットが設けられてもよい。【００１０】
［概念５］
本発明による概念４に記載のワイドギャップ半導体装置において、
前記周縁側スリットは、面方向において前記第一境界部に沿って延在する第一周縁側スリットと、第一周縁側スリットの端部に設けられ、面方向において前記第一境界部と直交する方向で延在する第二周縁側スリットとを有してもよい。【００１１】
［概念６］
本発明による概念３乃至５のいずれか１つに記載のワイドギャップ半導体装置において、
前記ウェルコンタクト領域は、前記ゲート電極の前記ソース領域と反対側の端部よりも前記ソース領域と反対側まで延在してもよい。【００１２】
［概念７］
本発明による概念６に記載のワイドギャップ半導体装置において、
前記ウェルコンタクト領域は、前記ゲート電極の前記ソース領域と反対側の端部から伝搬長以上の距離でソース領域と反対側に延在してもよい。【００１３】
［概念８］
本発明による概念６又は７のいずれかに記載のワイドギャップ半導体装置において、
面方向において前記ゲート電極よりも前記ソース領域と反対側で、前記ウェル領域にドリフト層に届く内方側スリットが設けられてもよい。【００１４】
［概念９］
本発明による概念８に記載のワイドギャップ半導体装置において、
前記内方側スリットは、前記ゲート電極の前記ソース領域と反対側の端部から伝搬長以上の距離でソース領域と反対側に延在する第二内方側スリットを有してもよい。
【発明の効果】
【００１５】
本発明では、フィールド絶縁膜が面方向で延在する凹部を有し、ウェル領域が凹部に設けられたソースパッドと電気的に接続されるウェルコンタクト領域を有している。このような構成を採用することで、フィールド絶縁膜上に引き上げられたゲート絶縁膜で電界が集中することを抑制できる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の第１の実施の形態で用いられうる半導体装置の平面図である。
【図２】図２は、図１のII-II断面で切断した半導体装置の断面図である。
【図３】図３は、ソース領域を含む領域を図２と直交する直線で切断した半導体装置の断面図である。
【図４】図４は、本発明の第２の実施の形態で用いられうる半導体装置の平面図である。
【図５】図５は、図４のV-V断面で切断した半導体装置の断面図である。
【図６】図６は、本発明の第３の実施の形態で用いられうる半導体装置の平面図である。
【図７】図７は、図６のVII-VII断面で切断した半導体装置の断面図である。
【図８】図８は、本発明の第４の実施の形態で用いられうる半導体装置の平面図である。
【図９】図９は、図８のIX-IX断面で切断した半導体装置の断面図である。
【発明を実施するための形態】
【００１７】
第１の実施の形態
《構成》
本実施の形態では、一例として縦型のＭＯＳＦＥＴを用いて説明する。本実施の形態では、第１導電型をｎ型、第２導電型をｐ型として説明するが、このような態様に限られることはなく、第１導電型をｐ型、第２導電型をｎ型としてもよい。また、本実施の形態では、ワイドギャップ半導体として炭化ケイ素を用いて説明するが、このような態様に限られることはなく、ワイドギャップ半導体として窒化ガリウム等を用いてもよい。
【００１８】
本実施の形態において、図１のＸ方向及びＹ方向を含む面内方向を面方向という。Ｘ方向及びＹ方向に直交するＺ方向が半導体装置の厚み方向であり、上下方向ともいう。
【００１９】
図３に示すように、本実施の形態のワイドギャップ半導体装置は、ｎ型の炭化ケイ素半導体基板１１と、炭化ケイ素半導体基板１１の第１の主面（上面）に設けられ、ｎ型の炭化ケイ素材料を用いたドリフト層１２と、ドリフト層１２に設けられたｐ型からなるウェル領域２０と、ウェル領域２０に設けられたｎ型のソース領域３１と、を有してもよい。ウェル領域２０は例えばドリフト層１２に対してｐ型の不純物を注入することで形成され、ソース領域３１は例えばウェル領域２０に対してｎ型の不純物を注入することで形成されてもよい。炭化ケイ素半導体基板１１の第２の主面（下面）にドレイン電極９０が設けられてもよい。このドレイン電極９０としては、例えば、チタン、アルミニウム、ニッケル等を用いてもよい。本実施の形態のドリフト層１２における不純物濃度は例えば１×１０１４〜４×１０１６ｃｍ−３であり、炭化ケイ素半導体基板１１における不純物濃度は例えば１×１０１８〜３×１０１９ｃｍ−３であり、ソース領域３１における不純物濃度は例えば１×１０１９〜１×１０２１ｃｍ−３である。
【００２０】
図２に示すように、ワイドギャップ半導体装置は、ドリフト層１２及びウェル領域２０に設けられたゲート絶縁膜６０と、ゲート絶縁膜６０とウェル領域２０の間に設けられたフィールド絶縁膜６２と、ゲート絶縁膜６０に設けられたゲート電極１２５と、ゲート電極１２５に電気的に接続されたゲートパッド１２０と、を有してもよい。セルとして利用される領域の周縁外方には耐圧構造部が設けられてもよい。
【００２１】
図２に示すように、フィールド絶縁膜６２の上面にゲート絶縁膜６０が設けられており、フィールド絶縁膜６２の周縁部でゲート絶縁膜６０はゲート絶縁膜段差部６０ａを形成してもよい。このゲート絶縁膜段差部６０ａは、後述する第一境界部１６１（図１参照）においてフィールド絶縁膜６２にゲート電極１２５が乗りあがることによって形成されている。ゲート絶縁膜６０の上面にゲート電極１２５が設けられており、ゲート電極１２５にもゲート電極段差部１２５ａが設けられてもよい。
【００２２】
図１に示すように、フィールド絶縁膜６２は面方向で延在するフィールド絶縁膜凹部１６０を有してもよい。フィールド絶縁膜６２は、ソース領域３１側の第一境界部１６１と、第一境界部１６１に直交する方向（Ｘ方向）に延在する第二境界部１６２と、第二境界部１６２の端部から第一境界部１６１と平行（Ｙ方向）に延びる第三境界部１６３とを有してもよい。図１に示す構成では、第二境界部１６２及び第三境界部１６３によってフィールド絶縁膜凹部１６０が形成されている。
【００２３】
ウェル領域２０は、フィールド絶縁膜凹部１６０に設けられたソースパッド１１０（図３参照）と電気的に接続されるウェルコンタクト領域２１を有してもよい。ソース領域３１及びウェルコンタクト領域２１とソースパッド１１０との間には、ニッケル、チタン又はニッケル若しくはチタンを含有する合金からなる金属層４０が設けられてもよい。なお、本実施の形態において面方向とは、前述したように、厚み方向に直交する方向のことを意味し、図１のＸ方向及びＹ方向を含む面内方向のことを意味している。ウェルコンタクト領域２１ではｐ型の不純物濃度が高くなっており、高濃度領域（ｐ＋領域）となってもよい。ウェルコンタクト領域２１以外のウェル領域２０ではｐ型の不純物濃度が低くなっており、低濃度領域（ｐ−領域）となってもよい。本実施の形態のｐ型の高濃度領域（ｐ＋領域）における不純物濃度は例えば２×１０１９〜１×１０２１ｃｍ−３であり、ｐ型の低濃度領域（ｐ−領域）における不純物濃度は例えば５×１０１６〜１×１０１９ｃｍ−３である。
【００２４】
図３に示すドリフト層１２は、炭化ケイ素半導体基板１１の第１の主面にＣＶＤ法等により形成されてもよい。ドリフト層１２におけるｎ型の不純物濃度は、炭化ケイ素半導体基板１１におけるｎ型の不純物濃度よりも小さくなってもよく、図３に示すように、ドリフト層１２は低濃度領域（ｎ−）となり、炭化ケイ素半導体基板１１ではドリフト層１２と比較して濃度が高い領域（ｎ）となってもよい。なお、ｎ型の不純物としては例えばＮやＰ等を用いることができ、ｐ型の不純物としては例えばＡｌやＢ等を用いることができる。
【００２５】
図２に示すゲートパッド１２０は例えばＡｌ等の金属によって形成され、ゲート電極１２５は例えばポリシリコン等によって形成されてもよい。ゲート電極１２５等の上面には層間絶縁膜６５が形成されてもよい。ゲート電極１２５は、ＣＶＤ法、フォトリソグラフィ技術等を用いて形成されてもよい。層間絶縁膜６５は、ＣＶＤ法等によって形成されてもよく、例えば二酸化ケイ素によって形成されてもよい。
【００２６】
図３に示すように、ウェル領域２０の深さは、その底面がドリフト層１２の底面より高い位置に位置づけられており、ドリフト層１２内にウェル領域２０が設けられてもよい。また、ソース領域３１の深さは、その底面がウェル領域２０の底面より高い位置に位置づけられており、ウェル領域２０内にソース領域３１が形成されてもよい。また、ウェルコンタクト領域２１の深さは、その底面がウェルコンタクト領域２１以外のウェル領域２０の底面より高い位置に位置づけられてもよい。
【００２７】
図１に示すように、ウェルコンタクト領域２１は面方向において直線状に延在しており、フィールド絶縁膜６２のｎ型のソース領域３１側の第一境界部１６１から伝搬長以上の距離でソース領域３１と反対側に延在してもよい。より具体的には、ウェルコンタクト領域２１は、図１において、フィールド絶縁膜６２の左側端部であるｎ型のソース領域３１側の第一境界部１６１から、右側に向かって（Ｘ方向に沿って）第一距離Ｌ１で延在し、この第一距離Ｌ１が伝搬長以上の距離となってもよい。
【００２８】
図１に示すように、ウェルコンタクト領域２１の上方にはゲートパッド１２０が設けられておらず、フィールド絶縁膜６２のフィールド絶縁膜凹部１６０に対応して、ゲート電極１２５には面方向でゲートパッド凹部１２１が設けられてもよい。ゲートパッド凹部１２１はフィールド絶縁膜凹部１６０よりも大きくなっており、上方から見た場合（図１の紙面を紙面のおもて面側から見た場合）には、ゲートパッド凹部１２１内にフィールド絶縁膜凹部１６０が設けられるようになってもよい。また、上方から見た場合には、フィールド絶縁膜凹部１６０内にウェルコンタクト領域２１が設けられるようになってもよい。
【００２９】
上方から見た場合には、ゲートパッド凹部１２１の間で、Ａｌ等によって形成されるゲートパッド１２０がポリシリコン等によって形成されるゲート電極１２５に接続されて、ゲート接続領域１２６を形成してもよい。ゲート接続領域１２６は、図２に示すように、層間絶縁膜６５に設けられたゲートコンタクトホールを介してゲート電極１２５とゲートパッド１２０とが接触することで形成される。
【００３０】
複数のフィールド絶縁膜凹部１６０及び複数のゲートパッド凹部１２１は連続的に設けられてもよく、ウェルコンタクト領域２１とゲート接続領域１２６とが面方向の一方向（図１のＹ方向）に沿って入れ子状に配置されてもよい。
【００３１】
ウェルコンタクト領域２１の幅（Ｙ方向の長さ）は、ゲート電極１２５のうち、ゲート電極段差部１２５ａを形成する部分の幅（Ｙ方向の長さ）よりも短くてもよい。一例として図１に示す態様で説明すると、ウェルコンタクト領域２１の幅（Ｙ方向の長さ）は、ゲート電極１２５の幅（Ｙ方向の長さ）よりも短くてもよい。図３に示すように、ゲート電極１２５の下方には、ゲート絶縁膜６０を介してドリフト層１２が設けられてもよい。
【００３２】
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果の一例について説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
【００３３】
セルピッチを縮小するために、図３に示す金属層４０としてｎ型半導体であるソース領域３１とｐ型半導体であるウェルコンタクト領域２１とで同一金属を用いると、炭化ケイ素等のワイドギャップ半導体材料の場合、どちらかへのコンタクト抵抗が高くなってしまうことを避けられない。ソース領域３１へのコンタクト抵抗は、セルピッチと同様、オン抵抗に直結するため、オン抵抗を下げるためには、ウェルコンタクト領域２１のコンタクト抵抗が高止まりした状況下でもスイッチング時の信頼性を確保することが望まれる。
【００３４】
一次元的なコンタクト構造では、ＴＬＭ法によるコンタクト抵抗の評価に際して、伝搬長という概念が知られている。コンタクト領域に流れ込む電流は、その延在方向に一様ではなく、電流が流れ込む端に近い領域ほどコンタクト領域に流れ込む電流が高くなり、電流が流れ込む端から離れる領域ではコンタクト領域に流れ込む電流が小さくなる。そして、伝搬長以上で電流が流れ込む端から離れると、流れ込む電流を事実上無視することができる。ソースパッド１１０等の金属配線内では電位差がないことから、電流が流れ込む端から伝搬長以上離れたｐ型領域であるウェルコンタクト領域２１ではソースパッド１１０等の金属配線と同じ電位であるのに対して、電流が流れ込む端に近づくほど、電位が上昇することになる。
【００３５】
炭化ケイ素等のワイドギャップ半導体の場合、ｐ型のウェルコンタクト領域２１へのコンタクト抵抗が高い場合があり、スイッチングに際してｐｎ接合を充電する変位電流が流れると、周辺部のウェル領域２０全体の電位が上昇してしまう。この際、ゲート絶縁膜段差部６０ａでは、その立体形状のために電界が集中しやすく、過剰な電界が印加されて破壊されることがある。
【００３６】
以上のことから、図１に示すように、フィールド絶縁膜６２が面方向で延在するフィールド絶縁膜凹部１６０を有し、ウェル領域２０がフィールド絶縁膜凹部１６０に設けられたソースパッド１１０と電気的に接続されるウェルコンタクト領域２１を有する態様を採用することで、ウェルコンタクト領域２１における抵抗が高い場合であっても、ゲート絶縁膜段差部６０ａの下方位置におけるｐ型のウェル領域２０での電位上昇を抑えることができ、ひいてはゲート絶縁膜段差部６０ａで電界が集中することを防止できる点で有益である。
【００３７】
また、ウェルコンタクト領域２１が、フィールド絶縁膜６２のソース領域３１側の第一境界部１６１から伝搬長以上の距離でソース領域３１と反対側に延在する態様を採用した場合、つまり第二境界部１６２が伝搬長よりも長い領域で形成され、第二境界部１６２に平行な方向でウェルコンタクト領域２１が伝搬長以上の長さで延在する態様を採用した場合には、理論上はウェルコンタクト領域２１での抵抗がどのような値であろうとも、ゲート絶縁膜段差部６０ａの下方位置におけるｐ型のウェル領域２０での電位上昇を抑えることができ、ひいてはゲート絶縁膜段差部６０ａで電界が集中することを防止できる点で有益である。
【００３８】
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
【００３９】
本実施の形態では、図４及び図５に示すように、面方向において、ゲートコンタクトホールよりもソース領域３１側（すなわちゲート接続領域１２６よりもソース領域３１側）でウェル領域２０にドリフト層１２に届く周縁側スリット１５が設けられている。より具体的には、周縁側スリット１５は、フィールド絶縁膜６２の下方に設けられたウェル領域２０を跨いでドリフト層１２に接続されつつＹ方向に沿って延在する第一周縁側スリット１５ａ（特に図５参照）と、第一周縁側スリット１５ａの両端部に設けられ、ウェル領域２０を跨いでドリフト層１２に接続されつつＸ方向に延在する第二周縁側スリット１５ｂとを有している。その他については、第１の実施の形態と同様であり、第１の実施の形態で採用したあらゆる構成を第２の実施の形態でも採用することができる。第１の実施の形態で説明した部材に対しては同じ符号を付して説明する。
【００４０】
図４に示す態様では、面方向においてウェルコンタクト領域２１の間に周縁側スリット１５が設けられており、複数のウェルコンタクト領域２１と複数の周縁側スリット１５とがＹ方向に沿って入れ子状に配置されている。
【００４１】
伝搬長の概念を適用するためには、ウェルコンタクト領域２１の突き出した形状が事実上一次元と見なせるような配置になっていることが有益である。この点、本実施の形態のような周縁側スリット１５を設けることで、ウェルコンタクト領域２１の周辺部におけるウェル領域２０からの電流がウェルコンタクト領域２１に向かうように強制されることから、より一次元とみなせるような配置を実現できる。この結果、前述した伝搬長の概念をより確実に実現でき、ゲート絶縁膜段差部６０ａの下方位置におけるｐ型のウェル領域２０での電位上昇をより確実に抑えることができ、ひいてはゲート絶縁膜段差部６０ａで電界が集中することをより確実に防止できる点で有益である。
【００４２】
なお、本実施の形態でも、ウェルコンタクト領域２１が、フィールド絶縁膜６２のソース領域３１側の第一境界部１６１から伝搬長以上の距離でソース領域３１と反対側に延在する態様を採用することは、ゲート絶縁膜段差部６０ａで電界が集中することを防止できる観点からは有益である。
【００４３】
第３の実施の形態
次に、本発明の第３の実施の形態について説明する。
【００４４】
本実施の形態では、図６及び図７に示すように、ウェルコンタクト領域２１が、ゲート電極１２５のソース領域３１と反対側の端部（図６に示すＬ２の両方向矢印の左側端部）よりもソース領域３１と反対側（図６の右側）に延在している。より具体的は、ウェルコンタクト領域２１が、ゲート電極１２５のＸ方向における図６における右側の端部よりも、Ｘ方向において右側まで延在している。本実施の形態でも、上記各実施の形態で採用したあらゆる構成を採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
【００４５】
本実施の形態のような態様を採用することで、ウェルコンタクト領域２１における抵抗が高い場合であっても、ゲート絶縁膜段差部６０ａの下方位置におけるｐ型のウェル領域２０での電位上昇をより確実に抑えることができ、ひいてはゲート絶縁膜段差部６０ａで電界が集中することを防止できる点で有益である。
【００４６】
また、ウェルコンタクト領域２１が、ゲート電極１２５のソース領域３１と反対側の端部（図６に示すＬ２の両方向矢印の左側端部）から伝搬長以上の距離でソース領域３１と反対側に延在する態様を採用してもよい。すなわち、ゲート電極１２５のソース領域３１と反対側の端部からウェルコンタクト領域２１のソース領域３１と反対側の端部までのＸ方向に沿った第二距離Ｌ２が伝搬長以上となる態様を採用してもよい。この態様を採用した場合には、ウェルコンタクト領域２１における抵抗が高い場合であっても、ゲート絶縁膜段差部６０ａの下方位置におけるｐ型のウェル領域２０での電位上昇をさらにより確実に抑えることができ、ひいてはゲート絶縁膜段差部６０ａで電界が集中することをより確実に防止できる点で有益である。
【００４７】
第４の実施の形態
次に、本発明の第４の実施の形態について説明する。
【００４８】
本実施の形態では、図８及び図９に示すように、面方向において、ゲート電極１２５よりもソース領域３１と反対側にウェル領域２０にドリフト層１２に届く内方側スリット１６が設けられている。より具体的には、内方側スリット１６は、フィールド絶縁膜６２の下方に設けられたウェル領域２０を跨いでドリフト層１２に接続されつつＹ方向に沿って延在する第一内方側スリット１６ａと、第一内方側スリット１６ａの両端部に設けられ、ウェル領域２０を跨いでドリフト層１２に接続されつつＸ方向に延在する第二内方側スリット１６ｂとを有している。その他については、第３の実施の形態と同様である。本実施の形態でも、上記各実施の形態で採用したあらゆる構成を採用することができる。上記各実施の形態で説明した部材に対しては同じ符号を付して説明する。
【００４９】
図８に示す態様では、面方向においてウェルコンタクト領域２１の間に内方側スリット１６が設けられており、複数のウェルコンタクト領域２１と複数の内方側スリット１６とがＹ方向に沿って入れ子状に配置されている。
【００５０】
前述したように、伝搬長の概念を適用するためには、ウェルコンタクト領域２１の突き出した形状が事実上一次元と見なせるような配置になっていることが有益である。この点、本実施の形態のような内方側スリット１６を設けることで、ウェルコンタクト領域２１の周辺部におけるウェル領域２０からの電流がウェルコンタクト領域２１に向かうように強制されることから、より一次元とみなせるような配置を実現できる。この結果、前述した伝搬長の概念をより確実に実現でき、ゲート絶縁膜段差部６０ａの下方位置におけるｐ型のウェル領域２０での電位上昇をより確実に抑えることができ、ひいてはゲート絶縁膜段差部６０ａで電界が集中することをより確実に防止できる点で有益である。
【００５１】
なお、第二内方側スリット１６ｂは伝搬長以上の長さを有していてもよい。
【００５２】
また、第二内方側スリット１６ｂは、ゲート電極１２５のソース領域３１と反対側の端部（図８の右側端部）からウェルコンタクト領域２１のソース領域３１と反対側の端部（図８の右側端部）までのＸ方向に沿った第二距離Ｌ２よりも長くなってもよい。この場合には、第二内方側スリット１６ｂのソース領域３１側の端部（図８の左側端部）は、ゲート電極１２５のソース領域３１と反対側の端部（図８の右側端部）よりもソース領域３１側（図８の左側）に位置付けられ、第二内方側スリット１６ｂのソース領域３１と反対側の端部（図８の右側端部）は、ウェルコンタクト領域２１のソース領域３１と反対側の端部（図８の右側端部）よりもソース領域３１と反対側（図８の右側）に位置付けられてもよい。
【００５３】
上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
【符号の説明】
【００５４】
１２        ドリフト層
１５        周縁側スリット
１５ａ      第一周縁側スリット
１５ｂ      第二周縁側スリット
１６        内方側スリット
１６ａ      第一内方側スリット
１６ｂ      第二内方側スリット
２０        ウェル領域
２１        ウェルコンタクト領域
３１        ソース領域
６０        ゲート絶縁膜
６２        フィールド絶縁膜
１１０      ソースパッド
１２０      ゲートパッド
１２５      ゲート電極
１２６      ゲート接続領域
１６０      フィールド絶縁膜凹部（凹部）
１６１      第一境界部
１６２      第二境界部
１６３      第三境界部
【要約】
ワイドギャップ半導体装置は、第１導電型のドリフト層１２と、前記ドリフト層１２に設けられた第２導電型からなるウェル領域２０と、前記ウェル領域２０に設けられたソース領域３１と、前記ドリフト層１２及び前記ウェル領域２０に設けられたゲート絶縁膜６０と、前記ゲート絶縁膜６０と前記ウェル領域２０の間に設けられたフィールド絶縁膜６２と、前記ゲート絶縁膜６０に設けられたゲート電極１２５と、前記ゲート電極１２５に電気的に接続されたゲートパッド１２０と、を有している。前記フィールド絶縁膜６２は面方向で延在する凹部を有している。前記ウェル領域２０は、前記凹部に設けられたソースパッド１１０と電気的に接続されるウェルコンタクト領域２１を有している。【図１】
0006529681.tif 000002
【図２】
0006529681.tif 000003
【図３】
0006529681.tif 000004
【図４】
0006529681.tif 000005
【図５】
0006529681.tif 000006
【図６】
0006529681.tif 000007
【図７】
0006529681.tif 000008
【図８】
0006529681.tif 000009
【図９】
0006529681.tif 000010