(57)【特許請求の範囲】
【請求項１】
フォトリソグラフィツール上で処理される半導体基板の裏側のテクスチャリングを決定するための方法であって、
前記半導体基板のためのフォトリソグラフィツール上において１以上の接触領域を決定するステップと、
前記半導体基板の裏側表面のテクスチャリングを決定するステップであって、少なくとも部分的に
前記半導体基板の１以上の部分における前記半導体基板の裏側フィーチャ接点の頻度、
前記半導体基板の前記１以上の部分における前記裏側フィーチャの振幅、又は
前記１以上の接触領域のサイズ、
に基づくステップと、
前記半導体基板と前記１以上の接触領域との間の摩擦係数を低下させる半導体基板裏側表面テクスチャリングを得るため、前記半導体基板を処理するステップであって、前記処理された裏側は、７０接点／ｍｍ以下の頻度で、前記１以上の接触領域の各々と接触する、ステップと
を有する方法。
【請求項２】
前記裏側フィーチャの振幅は、互いについて１０ｎｍ以下だけ変化する、請求項１に記載の方法。
【請求項３】
前記処理するステップは、
少なくとも１つの化学作用剤で、前記半導体基板の前記裏側から１以上の膜を除去するステップ、
少なくとも１つの化学作用剤で、前記裏側から、前記半導体基板の前記裏側の材料を除去するステップ、又は
これらの組合せ、
を有する請求項１に記載の方法。
【請求項４】
前記少なくとも１つの化学作用剤は、以下のＴＭＡＨ、ＨＦ、ＨＦ硝酸(HF  Nitric)、Ｈ３ＰＯ４、ＮＨ４Ｆ、ＫＯＨ、ＨＦ＋Ｈ２Ｏ２、ＮＨ４ＯＨ、ＮＨ４ＯＨ＋Ｈ２Ｏ２、ＨＭＤＳ、又はＩＰＡ＋ＮＨ４Ｆのうち１以上を有する、請求項３に記載の方法。
【請求項５】
前記処理するステップは、
前記半導体基板の少なくとも一部または前記半導体基板の前記裏側に付着する要素を除去する回転デバイスで、前記裏側を研磨するステップ、
を有する請求項１に記載の方法。
【請求項６】
前記処理するステップは、前記研磨するステップの際、化学スラリーを使用するステップを有する、請求項５に記載の方法。
【請求項７】
前記処理するステップは、前記研磨するステップと組み合わせて、少なくとも１つの化学作用剤で、１以上の膜及び／又は前記裏側の材料を除去するステップを有する、請求項５に記載の方法。
【請求項８】
半導体基板の裏側のテクスチャリングを改善するための方法であって、
前記半導体基板を処理するのに使用されことになるフォトリソグラフィツールのタイプを決定するステップであって、前記フォトリソグラフィツールは、前記フォトリソグラフィツールにおける光露出プロセスの際、前記半導体基板をサポートすることになる１以上の接触領域を有する、ステップと、
少なくとも部分的に、前記１以上の接触領域のサイズ比較、及び前記半導体基板の裏側のトポグラフィ(topography)に基づく裏側テクスチャリングを得るため、前記半導体基板を処理するステップであって、前記処理された裏側は、７０接点／ｍｍ以下の頻度で、前記１以上の接触領域の各々と接触するステップと
を有する方法。
【請求項９】
前記トポグラフィは、少なくとも部分的に、前記半導体基板の前記裏側におけるフィーチャ間の距離に基づく、請求項８に記載の方法。
【請求項１０】
前記トポグラフィは、少なくとも部分的に、前記半導体基板の前記裏側におけるフィーチャの振幅に基づく、請求項８に記載の方法。
【請求項１１】
前記裏側テクスチャリングは、前記半導体基板の前記裏側の少なくとも一部のための、前記１以上の接触領域の幅未満である水平距離成分を有する、請求項８に記載の方法。
【請求項１２】
前記裏側テクスチャリングは、前記半導体基板の前記裏側の少なくとも一部を横切る５０ｎｍ以内である垂直距離成分をさらに有する、請求項８に記載の方法。
【請求項１３】
リソグラフィ歪みを低減する方法であって、
半導体基板の裏側をテクスチャリングするステップと、
１以上の接触領域において前記半導体基板を支持するリソグラフィツールにより、前記テクスチャリングされた裏側を有する前記半導体基板に対してリソグラフィプロセスを行うステップと、
を有し、
前記テクスチャリングは、前記裏側と前記１以上の接触領域との間の摩擦係数を低下させ、
前記テクスチャリングされた裏側は、７０接点／ｍｍ以下の頻度で、前記１以上の接触領域の各々と接触する、方法。
【請求項１４】
前記裏側をテクスチャリングするステップは、前記１以上の接触領域のサイズに少なくとも部分的に基づく、請求項１３に記載の方法。
【請求項１５】
前記テクスチャリングするステップは、
少なくとも１つの化学作用剤で、前記半導体基板の裏側から１以上の膜を除去するステップ、
少なくとも１つの化学作用剤で、前記半導体基板の前記裏側から、材料を除去するステップ、又は
これらの組合せ、
を有する請求項１３に記載の方法。
【請求項１６】
前記テクスチャリングするステップは、
前記半導体基板の少なくとも一部または前記半導体基板の前記裏側に付着する要素を除去する回転デバイスで、前記裏側を研磨するステップ、
を有する、請求項１３に記載の方法。
【請求項１７】
前記テクスチャリングされた裏側は、１０ｎｍ以下だけ、前記半導体基板の表面に対して垂直な方向に、距離で変化するフィーチャを有する、請求項１３に記載の方法。
【請求項１８】
前記半導体基板の先端表面の上に画像を生成するステップと、
参照(reference)から前記画像内の変動(variations)を測定するステップと、
後続の基板の先端表面上に修正した画像を生成するステップであって、前記修正した画像は、前記変動に応じて前記画像から変化するステップと、
をさらに有する、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、米国仮特許出願第６１／８６４２１２（２０１３年８月９日出願）及び米国仮特許出願第６１／８６４１５１（２０１３年８月９日出願）の出願日の利益に基づき、かつ利益を導出する。両出願の内容は、その全体が参照により本明細書に組み込まれる。
【背景技術】
【０００２】
集積回路（ＩＣ）の製造中に半導体基板を露出させる(expose)ために、基板は、撮像スキャナまたはカメラの上でチャックされてよい(chucked)。チャッキング(chucking)の際、ウエハは、「シワ」(wrinkle)となり得る「パンケーキ」として考えられる。当該「シワ」は、ウエハ上に投影された画像の著しい歪みを生じる。集積回路の製造における複数の(multiple)リソグラフィ層を位置合わせする(alighning)とき、このことが全体的なパフォーマンスに影響する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本書に記載された実施形態は、リソグラフィの歪みを低減するための方法及び装置に関する。半導体基板の裏側は、テクスチャ化されてよい(texturized)。次いで、テクスチャ化された裏側を有する半導体基板の上で、リソグラフィプロセスが行われてよい。
【課題を解決するための手段】
【０００４】
典型的には、ＩＣの製造において、半導体基板の裏側は、処理中に汚染され得る。汚染は、残留フィルム、有機及び無機粒子を包含し得る。このような汚染は、熱材料の成長などの製造プロセスにおける多くのステップに、例えばＳｉＮもしくはＳｉＯ２フィルムの成長、フォトレジスト処理、急速加熱アニール、及び／又は化学蒸着（ＣＶＤ）に由来し得る。加えて、裏側基板表面は、ウエハハンドリングに起因して、例えばツールからツールにウエハ転送中にロボットアームなどにより、傷になることがある。
【図面の簡単な説明】
【０００５】
いくつかの実施形態の詳細な説明は、添付の図面と併せて提供される。
【図１】チャックピンと半導体基板との簡略図である。
【図２】一実施形態によるプロセスの概略図である。
【図３】一実施形態による装置の概略図である。
【図４】半導体基板の材料と対応するエッチャントとを示すチャートである。
【図５】一実施形態による装置の概略図である。
【図６】一実施形態によるプロセスの概略図である。
【図７】半導体基板の裏側に関連した粗さの概略図である。
【発明を実施するための形態】
【０００６】
ウエハ裏側の状態は、イメージングスキャナもしくはカメラの上でチャッキングの際に生じる、最終的なウエハの歪みにおいて重要な役割を果たしている可能性がある。図１は、接触領域(contact  areas)、例えばチャックピン１００と、半導体基板１０４を受けるウエハステージ１０２とを示す。粒子１０６は、導体基板１０４の裏面に付着している。基板１０４の裏側表面とチャックピン１００との間の相互作用は、どのように基板１０４がピン１００の横切って(across)スリップするかを決定する。基板１０４の裏側が均一でないとき、例えば粒子１０６が存在する又は表面の凹凸が存在するとき、基板１０４は、各ピン１００毎に異なるようにスリップする。それにより不均一な基板の歪みが生じる。不均一な基板の歪みは望ましくない。なぜなら、そのような歪みは不十分なオーバレイ性能をもたらす可能性があるからだ。
【０００７】
歪みの均一性を改善するため、及びおそらくオーバーレイ性能を改善するため、チャックピン１００と接触する(contacts)半導体基板１０４の裏側表面は、テクスチャ化されてよく(texturized)、それによりチャック上のウエハスリップに起因する、より均一なウエハ歪みを生成する。スキャナチャック中の半導体基板の裏側にかけて滑り均一性を向上させる、より小さな摩擦係数を生成するため、半導体基板の裏側をテクスチャ化する。
【０００８】
図２は、一実施形態による歪みの均一性を改善するためのプロセスを示す。多数の基板２００は、２０２においてテクスチャ化され(texturized)、その後２０４でフォトレジスト処理を受ける。フォトレジスト処理ステップ２０４は、フォトレジストコーティングと、各基板２００の上部表面をベークすることとを包含し得る。テクスチャ化(texturizing)すること２０２及びフォトレジスト処理２０４は、ウエハトラックシステム２０６により行われてよい。
【０００９】
フォトレジスト処理ステップ２０４に続いて、各半導体基板２００は、スキャナ２０８内で露出されてよい。スキャナ２０８において、各基板２００は、チャックピン１００の上でチャックされてよい。次に、各半導体基板２００は、フォトレジストを現像するため、さらなるフォトレジスト処理２１０を受ける。次に、２１２において、例えばＡｒｃｈｅｒツールなどを使用して、オーバレイ計測が行われる。次に、その後の処理、例えばエッチングなどは、２１４において行われてよい。
【００１０】
テクスチャ化ステップ(texturizing)２０２より前に、露出ステップ２０８において利用されるフォトリソグラフィツールの接触領域、例えばチャックピン１００が決定され得る。ロット(lot)２００における１以上の基板の裏側のテクスチャが決定され得る。以下により詳細に説明されるように、当該決定ステップは、少なくとも部分的に
半導体基板の１以上の部分における裏側フィーチャ(features)の周波数(frequency)、
半導体基板の１以上の部分における裏側フィーチャの振幅(amplitude)、及び／又は
１以上の接触領域のサイズ
に基づく。決定ステップは、コンピュータを包含する顕微鏡検査ツールを使用してよい。コンピュータは、プロセッサと、コンピュータ読み取り可能な、非一時的媒体、例えばメモリとを有する。メモリは、コンピュータに裏側表面テクスチャリングを決定するための顕微鏡ツールを制御させるための、プログラム命令を格納してよい。
【００１１】
基板裏側のテクスチャ化ステップ２０２は、化学的に、機械的に又はプラズマ処理により達成されてよい。任意選択的には、前処理として、汚染物、例えば粒子もしくは残留膜を除去するため、基板の裏側は洗浄され得る。裏側がテクスチャ化されなかった基板と比較して、より小さく且つ均一な摩擦係数を達成するため、テクスチャ化ステップ２０２は基板の表面を変性する(modifies)。小さく且つ均一な摩擦係数は、チャッキングの際、より均一なウエハの歪みシグネチャをもたらす可能性があり、及び従って、後続のリソグラフィレベルのスタッキングの際、オーバーレイ性能を向上させる。
【００１２】
図３は、一実施形態による歪みの均一性を改善するための装置を示す。ロット３００中の半導体基板は、エッチング装置(etcher)に提供される。エッチング装置３０２は、基板の裏側をテクスチャ化する。上述したように、基板は先ず、基板裏側を洗浄するため、洗浄ステーションに提供され得る。あるいは、洗浄は、エッチング装置３０２内で生じてよい。エッチング装置３０２に続いて、基板３００は、フォトレジストコータ／オーブン３０４に供給され得る。コータ／オーブン３０４内において、フォトレジスト材料は、基板の上面に塗布され、その上でベークされる。エッチング装置３０２及びコータ／オーブン３０４は、ウエハトラックシステム３０６の一部であり得る。
【００１３】
フォトレジスト層を有する基板は、その後スキャナ３０８内において露出されてよい。スキャナ３０８において、各基板３００は、チャックピン１００の上でチャックされてよい。次に、基板は、フォトレジストデベロッパ(developer、現像液)３１０に渡される。フォトレジストが現像された後、なすべき測定のため、基板は、オーバーレイ計測ツール３１２、例えばＡｒｃｈｅｒツールへと渡され得る。その後、各基板は、その後の処理ステップ３１４のために渡される。
【００１４】
上述したように、テクスチャ化ステップ２０２は、化学的に達成することができる。従って、エッチング装置３０２は、化学エッチング装置であり得る。使用される化学エッチング液(etchant)は、除去されるべき材料に依存する。テクスチャ化ステップ２０２は、望ましくない残留膜、例えば窒化ケイ素、酸化物等を除去するためのエッチング液(etchant)による処理；基板裏側をテクスチャ化するやり方でケイ素を除去するためのエッチング液(etchant)；又はその両方の組合せ、を包含し得る。基板裏側におけるケイ素基板及び／又は材料をエッチングするのに使用可能なエッチング液は、図４に記載される。図４は、エッチングされるべき材料と対応するエッチング液との例を提供する。当業者ならば、利用してよいその他の基板材料とエッチング液とについて知っている。例えば、その他の基板材料は、ＧａＡｓ、サファイア、ガドリニウムガリウムガーネット（ＧＧＧ）及びニオブ酸リチウムを包含してよい。２つ以上の化学物質(chemicals)の組み合わせを、基板に対するエッチング速度を制御するために使用してよい。基板は、今度は(in  turn)、表面について得られるジオメトリを、例えば表面がくぼんでいる(pitted)かスムースかを、決定する。
【００１５】
エッチングに加えて、基板裏側の摩擦係数を変更する別の方法は、原子レベルでの材料特性もしくは性質を化学的に変更することである。蒸気処理の使用、例えばＨＭＤＳ（ヘキサメチルジシラザン）、又は基板裏側表面と反応することが当業者に周知のその他の処理を採用してよい。例えば、より希薄な形態で図４に列挙されているエッチング液もまた、基板裏側を変更し得る。化学的に表面を変化させることによって、様々な(different)表面エネルギー及び摩擦特性が達成され得、それにより、基板と、スキャナステージ１０２上のチャックピン１００との相互作用を変化させる。
【００１６】
あるいは、テクスチャ化ステップ２０２は、プラズマもしくはドライエッチング装置３０２を含むことができる。化学エッチングと同様に、その目的は、望ましくない残留膜を除去すること；ウエハ表面をテクスチャ化するやり方でケイ素をエッチングすること；またはその両方の組み合わせである。
【００１７】
あるいは、テクスチャ化ステップ２０２は、研磨することによって達成され得る。図５は、研磨機(polisher)を用いた歪みの均一性を改善するための装置を示す。ロット５００中の半導体基板は、基板の裏側をテクスチャ化する研磨機５０２に供給される。上述したように、基板は先ず、基板裏側を洗浄するため、洗浄ステーションに提供され得る。研磨機に続いて、基板は、コータ／オーブン５０４に供給され得る。コータ／オーブン５０４内において、フォトレジスト材料は、基板の上面に塗布され、その上でベークされる。研磨機５０２３０２及びコータ／オーブン５０４は、ウエハトラックシステム５０６の一部であり得る。
【００１８】
その後、フォトレジスト層を有する基板は、スキャナ５０８内において露出されてよい。スキャナ５０８において、各基板５００は、チャックピン１００の上でチャックされてよい。次に、基板は、フォトレジストデベロッパ  (developer、現像液)５１０に渡される。フォトレジストが現像された後、なすべき測定のため、基板は、オーバーレイ計測ツール５１２、例えばＡｒｃｈｅｒツールへと渡され得る。その後、各基板は、その後の処理ステップ５１４のために渡される。
【００１９】
研磨機５０２は、汚染を除去し、且つ所望のテクスチャを作り出すために、基板裏側をスクラブ／スクラッチする回転研磨ブラシを包含し得る。回転研磨ブラシのヘッドは、内部に埋め込まれたダイヤモンド粒子により(with)、基板と接触する(contacts)表面を包含し得る。当業者ならば、いずれの適切な硬質材料が、基板裏側に接触するのに使用されてもよいことを理解するであろう。ダイヤモンド粒子の代替として、炭化ケイ素を使用してよい。
【００２０】
研磨ブラシは、乾燥状態でウエハと接触し得る。あるいは、スラリー材料を、研磨プロセス中に添加してよい。スラリーは、研磨剤を含んでよい。あるいは、化学作用剤、例えばＨＤＭＳ、ＴＭＡＨまたは図４に列挙されたエッチング液のいずれかを、研磨プロセス中に使用してよい。
【００２１】
図６は、歪みの均一性を向上させるための図２の代替のプロセスを示す。要素６００乃至６１４は、図２における要素２００乃至２１４と同様であり得、従ってその説明は繰り返さない。一度、６１２においてオーバレイ計測測定が撮影されたら、オーバーレイシグネチャについて訂正するオーバーレイモデル６１６を作成するのに、当該測定が使用され得る。オーバーレイモデル６１６は、オーバーレイシグネチャを補償するため、６０８において露出を変更するために使用される。このフィードバックプロセスは、例えば、基板の１０乃至１２ロット毎に繰り返されてよい。
【００２２】
図７は、基板裏側上のテクスチャリング(texturing)の概略図を表す。テクスチャリングは、制御された粗さの程度を提供する。粗さは、基板内の一連の谷及び尾根として説明することができる。粗さは、谷からピークまでの垂直距離を表す振幅Ａ、及びピークからピークまでの距離を示す周期(period)λによって特徴付けられてよい。粗さはまた、基板裏側の領域にわたる振幅および／または周期の均一性によって特徴づけることができる。原子間力顕微鏡（ＡＦＭ）は、これらの測定基準(metrics)を測定または定量するために用いてよい。顕微鏡検査ツールは、コンピュータによって制御されてよい。コンピュータは、プロセッサと、コンピュータ読み取り可能な、非一時的媒体、例えばメモリとを有する。メモリは、上で考察した１以上のパラメータ及び／又はフォトリソグラフィツールの接触領域のサイズに基づき、プロセッサに裏側表面テクスチャを決定するための顕微鏡検査ツールを制御させるための、プログラム命令を格納してよい。
【００２３】
最適なテクスチャリング特性は、半導体基板１０４と、スキャナ１０２上のチャックピン１００との間の相互作用により規定される。チャッキングの際真空が適用されるとき、基板１０４裏側とチャックピン１００との間の相互作用は、２つの表面間に存在する摩擦係数により主として決定される。一般に、摩擦係数は高くなる。なぜならば、基板１０４の裏側は、滑らかになると共に最適範囲よりは滑らかではなくなるからだ(both  smoother  and  less  smooth)。高い摩擦係数は、より大きな歪みレベルをもたらす。その上さらに、ウエハを横切る(across)摩擦係数の均一性は、基板スリップ(slippage)の均一性に影響し得る。基板スリップは、歪みにも影響する。より大きな不均一性は、基板歪みをもたらし得る。基板歪みは、基板を横切る大きな変動性(variability)を有し、このことは、悪化したオーバレイ性能につながる。
【００２４】
一般に、半導体の裏側は、チャックピン１００と基板１０４との間の有効接触面積に影響を与えるためにテクスチャ加工される(textured)。一般に、最適な範囲は、テクスチャリングの周期λにわたって存在し得る。テクスチャリングの周期λが小さすぎると、基板１０４の裏側は、摩擦係数を最小にするためにあまりにも多くの場所でチャックピン１００に接触し得る(touch)。周期λが大きくなりすぎるならば、基板１０４及びチャックピン１００との間の接触(touch)点の数は、基板１０４がチャックピン１００にキャッチされる(catches  on)ほど少なくなり、摩擦係数を増加させる。特にチャックピン１００自体の表面粗さを考慮する場合、ウエハ裏側におけるテクスチャの振幅Ａはまた、摩擦係数の決定に役割を果たし得る。従って、一実施形態は、摩擦係数を最小化するためのテクスチャ振幅Ａの特徴化をも有し得る。
【００２５】
一実施形態において、裏側テクスチャは、基板の裏側の少なくとも一部を横切る(across)５０ｎｍ以内にある振幅Ａを有し得る。
【００２６】
典型的には、チャックピン１００は、１５０ミクロンのオーダーの直径を有し得る。テクスチャ化の周期λが、各接触(contact)ピン１００の幅よりも小さいならば、摩擦係数は最小化されてよい。５乃至２０接触(touch)点が裏側表面と各チャックピン１００との間に存在するならば、摩擦係数は最小化されてよい。テクスチャ化の周期λは、各チャックピン１００の幅の１／５乃至１／１０であり得る。裏側フィーチャは、７０接点(contacts)／ｍｍ以下の周波数(頻度、frequency)で、各チャックピンと接触し得る(contact)。あるいは、裏側フィーチャは、５乃至１０接点／ミクロンの周波数で、各チャックピンと接触し得る。
【００２７】
一実施形態において、裏側フィーチャの振幅Ａは、互いについて１０ｎｍ分布以内であり得る。
【００２８】
その他の実施形態において、上に列挙された振幅、周期及び／又は均一性要件は、一緒に組み合わせても、個別に使用されても、又は１以上の要件を省略しながら、まとめて使用されてもよい。
【００２９】
いくつかの実施形態が上記で詳細に説明したが、当業者は多くの変更が本発明の新規な教示から逸脱することなく、記載された実施形態において可能であることを容易に理解するであろう。従って、全てのそのような変更は以下の特許請求の範囲によって定義される本発明の範囲内に含まれることが意図される。
【図１】
0006528286.tif 000002
【図２】
0006528286.tif 000003
【図３】
0006528286.tif 000004
【図４】
0006528286.tif 000005
【図５】
0006528286.tif 000006
【図６】
0006528286.tif 000007
【図７】
0006528286.tif 000008