(57)【特許請求の範囲】
【請求項１】
インダクタに電流を流すスイッチング素子をオン、オフさせ、前記インダクタに流れる電流を整流することで、直流電源から供給される直流入力電圧を変換して異なる電位の直流電圧を出力するＤＣ−ＤＣコンバータであって、
変換された前記直流電圧が所定の電位まで下がると前記スイッチング素子をオンさせ、前記スイッチング素子のオン後、前記インダクタに流れる電流が所定の電流値に達した時点で前記スイッチング素子をオフさせるピーク電流制御を行うスイッチング制御回路と、
出力する電流に比例したコピー電流を生成するコピー電流生成回路と、
を備え、
前記スイッチング制御回路は、前記コピー電流生成回路により生成されたコピー電流と所定の基準電流とを合算した電流を用いて前記インダクタに流れる電流が所定の電流値に達したことを検知した時点で前記スイッチング素子をオフさせるように構成されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
変換された前記直流電圧を受けて負荷に供給する電流を出力する負荷駆動回路を備え、
前記コピー電流生成回路は、前記負荷駆動回路が出力する電流に比例したコピー電流を生成することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記負荷駆動回路は、入力信号を増幅する差動アンプと、該差動アンプの出力に応じた電流を生成して出力する出力部とを備え、
前記コピー電流生成回路は、前記出力部が出力する電流に比例したコピー電流を生成することを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記負荷駆動回路は、入力信号を増幅する複数の差動アンプと、該複数の差動アンプの出力に応じた電流を生成して出力する複数の出力部とを備え、
前記コピー電流生成回路は、前記複数の出力部が出力する電流を合成した電流に比例したコピー電流を生成して前記スイッチング制御回路へ供給し、
前記スイッチング制御回路は、前記コピー電流生成回路より供給される合成コピー電流と所定の基準電流とを合算した電流を用いて前記インダクタに流れる電流が所定の電流値に達したことを検知した時点で前記スイッチング素子をオフさせることを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記スイッチング素子は、電界効果型トランジスタであり、
前記スイッチング制御回路は、前記スイッチング素子と同一の導電型であって前記コピー電流生成回路により生成されるコピー電流と前記基準電流とを合算した電流が流される電界効果型トランジスタを備え、該電界効果型トランジスタによって電流−電圧変換された電圧を参照電圧として、前記スイッチング素子のドレイン電圧と比較し、該ドレイン電圧が前記参照電圧に達した場合に、前記スイッチング素子をオフさせるタイミングを与える信号を生成する電流検出回路を備えることを特徴とする請求項２〜４のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記スイッチング素子のドレイン電圧を前記電流検出回路へ供給または遮断可能な伝送スイッチを備え、該伝送スイッチは前記スイッチング素子のオン、オフに合わせてオン、オフ制御されるように構成されていることを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記スイッチング制御回路は、出力電圧を分圧してフィードバック電圧を生成する分圧回路と、前記フィードバック電圧が所定の電位に達した時に前記スイッチング素子をオンさせるタイミングを与える信号を生成する回路と、を備え、
前記分圧回路は分圧比が切替え可能であり、該分圧回路の分圧比に応じて出力電圧が設定されるように構成され、
前記電流検出回路は、前記スイッチング素子と同一の導電型であって前記コピー電流と前記基準電流とを合成した電流が流される複数の並列形態の電界効果型トランジスタを備え、
前記複数の並列形態の電界効果型トランジスタは、前記分圧回路の分圧比に応じて選択的に動作状態とされることで、前記スイッチング素子がオフされるときの該スイッチング素子のドレイン電圧が異なる値になるよう設定可能に構成されていることを特徴とする請求項５または６に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記負荷駆動回路は、入力信号を増幅する差動アンプと、該差動アンプの出力に応じた電流を生成して出力する出力部とを備え、
前記出力部は、前記差動アンプからの信号に応じた電流を出力する第１トランジスタを備え、
前記コピー電流生成回路は、前記第１トランジスタと並列に設けられ、該第１トランジスタの制御端子に印加される信号と同一の信号が制御端子に印加されることによって比例した電流が流れる第２トランジスタを有するカレントミラー回路であり、前記第２トランジスタに流れる電流が前記コピー電流として前記電流検出回路へ供給されることを特徴とする請求項５〜７のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記出力部は、電源電圧端子と接地点との間に前記第１トランジスタと直列に接続された第３トランジスタを有し、前記第１トランジスタと第３トランジスタとの接続ノードが、負荷が接続される出力端子に接続されてなり、
前記カレントミラー回路は、前記接続ノードと接地点との間に直列形態に接続された第４トランジスタおよび定電流源と、前記第２トランジスタと直列に接続され前記第４トランジスタの制御端子に印加される信号と同一の信号が制御端子に印加される第５トランジスタとを有し、前記第４トランジスタはダイオード接続されているカスコード型のカレントミラー回路であることを特徴とする請求項８に記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記コピー電流生成回路により生成されるコピー電流を前記電流検出回路へ供給または遮断可能な第２伝送スイッチを備え、該第２伝送スイッチは起動時にオフ状態にされ、起動後の通常動作時にオン状態にされるように構成されていることを特徴とする請求項５〜９のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項１１】
インダクタに電流を流すスイッチング素子をオン、オフさせ、前記インダクタに流れる電流を整流することで直流電源から供給される直流入力電圧を変換して異なる電位の直流電圧を出力させるスイッチング制御回路と、負荷に供給する電流を出力する負荷駆動回路と、が１つの半導体基板上に形成されてなる負荷駆動用半導体集積回路であって、
前記負荷駆動回路は、出力する電流に比例したコピー電流を生成するコピー電流生成回路を有し、変換された前記直流電圧を受けて負荷に供給する電流を出力するとともに、前記コピー電流を前記スイッチング制御回路へ供給するようにされ、
前記スイッチング制御回路は、
前記スイッチング素子をオンさせた後、前記インダクタに流れる電流が所定の電流値に達した時点で前記スイッチング素子をオフさせるピーク電流制御を行うようにされ、
前記コピー電流生成回路により生成されたコピー電流と所定の基準電流とを合算した電流を用いて前記インダクタに流れる電流が所定の電流値に達したことを検知した時点で前記スイッチング素子をオフさせ、
変換された前記直流電圧が所定の電位まで下がると前記スイッチング素子をオンさせるように構成されていることを特徴とする負荷駆動用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータおよび負荷駆動用半導体集積回路（負荷駆動用ＩＣ）に関し、例えば昇圧型のＤＣ−ＤＣコンバータにおいてスイッチング周波数がラジオ放送等の放送信号の周波数帯域や人間の可聴域に入らないように制御するのに利用して有効な技術に関する。
【背景技術】
【０００２】
入力直流電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しインダクタにエネルギーを蓄積させるスイッチング素子と、該スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流素子と、上記スイッチング素子をオン、オフ制御する制御回路を備えたＤＣ−ＤＣコンバータがある。そして、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいては、出力電圧の大きさを誤差アンプで検出してＰＷＭ（パルス幅変調）コンパレータにフィードバックして、出力電圧が下がるとスイッチング素子のオン時間を長くし、出力電圧が上がるとオン時間を短くする制御が行われている。
【０００３】
一方、近年、自動車に搭載されるディスプレイ等の電子機器には、部品の姿勢を制御するためのアクチュエータとして例えば圧電素子を使用しているものがある。この圧電素子は容量性負荷であり、このような素子を駆動するには比較的高い電圧が必要であるため、圧電素子の負荷駆動回路として差動アンプを使用し、アンプの電源電圧を供給する電源装置として、昇圧率の高いスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータを用いることがある。また、自動車に搭載されるバッテリは比較的電圧の変動が多いため、車載用の電子機器の電源電圧を生成する電源装置としてのＤＣ−ＤＣコンバータには、昇圧元の電圧のレベルに拘わらずピーク電流が一定に保たれるピーク電流制御方式（カレントリミットＰＦＭ方式）を使用することが考えられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２３３１９６号公報
【特許文献２】特開平０８−２９８７６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ピーク電流制御方式のＤＣ−ＤＣコンバータにおいては、負荷電流の変動に応じてスイッチング周波数が変化する。具体的には、図３（Ｂ）に示すように、負荷が大きいときは周波数が高くなり、負荷が小さいときは周波数が低くなる。ところが、車載用の電子機器にはラジオ放送を受信するオーディオ機器があるため、ＤＣ−ＤＣコンバータの動作周波数が変化して、例えばＡＭラジオ放送の周波数帯である５００ｋＨｚ〜１．７ＭＨｚの範囲に入ると、スピーカから雑音が発生する。また、ＤＣ−ＤＣコンバータの動作周波数が人間の可聴域である２０Ｈｚ〜２０ｋＨｚの範囲に入った場合にも、電源装置からインダクタ鳴りのような耳障りな雑音が発生するおそれがある。
そこで、このような雑音の発生を回避するため、ＤＣ−ＤＣコンバータを、ラジオ放送周波数帯よりも高い１．７ＭＨｚ以上の周波数で動作させることも考えられるが、昇圧率が高く負荷容量が大きいＤＣ−ＤＣコンバータでは、スイッチング周波数を上げるのが困難であるため、実用化は難しいという課題がある。
【０００６】
なお、負荷電流の大きさに応じてスイッチング周波数を変化させるようにしたスイッチング・レギュレータに関する発明としては、例えば特許文献１に記載されているものがある。また、出力電圧の変動に応じてパルス幅を変えて出力電圧を制御する周波数制御方式のＤＣ−ＤＣコンバータに関する発明としては、例えば特許文献２に記載されているものがある。
しかしながら、これらの発明はいずれも、出力電圧のリップルを低く抑えつつ変換効率を高めることを課題とし、スイッチング制御信号のデューティやパルス幅を変化させる制御を行うようにしており、負荷電流の大きさに応じてインダクタに流れるピーク電流を変化させることで周波数を変化させる制御を行うものではない。
【０００７】
また、負荷電流の変動に応じてスイッチング周波数を変化させる周波数制御方式のＤＣ−ＤＣコンバータにあっては、何ら対策をしないと、図４（Ｂ）に示すように、起動時に出力電圧が設定電圧に達するまでの間、連続して高い周波数でスイッチング素子がオン、オフを繰り返すため、昇圧元の電源に要求される電流負荷が大きくなり、大きな電力供給能力を有する規模の大きな電源が必要になるという課題がある。
従来、起動時における上記課題を解決する方法としては、例えば起動時のピーク電流を通常動作時よりも下げたり、オフ時間を長くしたりするなどの対策が考えられている。
【０００８】
この発明は上記のような背景の下になされたもので、その目的とするところは、負荷電流の大きさに応じてインダクタに流れるピーク電流を変化させて動作周波数の変動を抑えることによって、動作周波数が人間の可聴域およびラジオ等の電波放送の周波数帯に入らないように制御して雑音の発生を防止することができるＤＣ−ＤＣコンバータおよび負荷駆動用半導体集積回路を提供することにある。
また、本発明の他の目的は、回路規模を増加させることなく、起動時の電力を下げることができ、電力供給能力の大きな大型の電源を必要としないＤＣ−ＤＣコンバータおよび負荷駆動用半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、この発明は、
インダクタに電流を流すスイッチング素子をオン、オフさせ、前記インダクタに流れる電流を整流することで、直流電源から供給される直流入力電圧を変換して異なる電位の直流電圧を出力するＤＣ−ＤＣコンバータであって、
変換された前記直流電圧が所定の電位まで下がると前記スイッチング素子をオンさせ、前記スイッチング素子のオン後、前記インダクタに流れる電流が所定の電流値に達した時点で前記スイッチング素子をオフさせるピーク電流制御を行うスイッチング制御回路と、
出力する電流に比例したコピー電流を生成するコピー電流生成回路と、
を備え、
前記スイッチング制御回路は、前記コピー電流生成回路により生成されたコピー電流と所定の基準電流とを合算した電流を用いて前記インダクタに流れる電流が所定の電流値に達したことを検知した時点で前記スイッチング素子をオフさせるように構成した。
【００１０】
上記した手段によれば、出力する電流の大きさに応じてインダクタに流れるピーク電流を変化させることができ、それによって動作周波数の変動を抑え、動作周波数が人間の可聴域およびラジオ等の電波放送の周波数帯に入らないように制御して雑音の発生を防止することができる。
さらに、出力側にセンス抵抗を設けて出力電流を直接検出してピーク電流を変化させる方式も考えられるが、上記のようにＤＣ−ＤＣコンバータが出力する電流に比例したコピー電流を生成して出力電流の大きさを検出しピーク電流を制御することで、大きな電流が流れるセンス抵抗における電力損失を回避して電力効率を向上させることができる。
また、負荷の変動で出力電圧が変化したことを検出してピーク電流を変化させる方式も考えられるが、上記のようにＤＣ−ＤＣコンバータが出力する電流に比例したコピー電流を生成して出力電流の大きさを検出しピーク電流を制御することで、負荷過渡応答特性を向上させることができる。
【００１１】
また、望ましくは、変換された前記直流電圧を受けて負荷に供給する電流を出力する負荷駆動回路を備え、前記コピー電流生成回路は、前記負荷駆動回路が出力する電流に比例したコピー電流を生成するように構成する。
これによって、負荷駆動回路を備えるＤＣ−ＤＣコンバータにおいて、負荷電流の大きさに応じてインダクタに流れるピーク電流を変化させることができ、それによって動作周波数の変動を抑え、動作周波数が人間の可聴域およびラジオ等の電波放送の周波数帯に入らないように制御することができる。
【００１２】
さらに、望ましくは、前記負荷駆動回路は、入力信号を増幅する差動アンプと、該差動アンプの出力に応じた電流を生成して出力する出力部とを備え、前記コピー電流生成回路は、前記出力部が出力する電流に比例したコピー電流を生成するように構成する。
これにより、入力信号に応じて負荷を駆動する負荷駆動回路を備えるＤＣ−ＤＣコンバータにおいて、動作周波数の変動を抑え、動作周波数が人間の可聴域およびラジオ等の電波放送の周波数帯に入らないように制御することができる。
【００１３】
さらに、望ましくは、前記負荷駆動回路は、入力信号を増幅する複数の差動アンプと、該複数の差動アンプの出力に応じた電流を生成して出力する複数の出力部とを備え、
前記コピー電流生成回路は、前記複数の出力部が出力する電流を合成した電流に比例したコピー電流を生成して前記スイッチング制御回路へ供給し、
前記スイッチング制御回路は、前記コピー電流生成回路より供給される合成コピー電流と所定の基準電流とを合算した電流を用いて前記インダクタに流れる電流が所定の電流値に達したことを検知した時点で前記スイッチング素子をオフさせるように構成する。
これにより、複数の負荷電流を出力可能な負荷駆動回路を備えるＤＣ−ＤＣコンバータにおいて、動作周波数の変動を抑え、動作周波数が人間の可聴域およびラジオ等の電波放送の周波数帯に入らないように制御することができる。
【００１４】
さらに、望ましくは、前記出力部が出力する電流に前記差動アンプの動作電流を合成した電流に比例したコピー電流を生成するように構成する。
これにより、前記出力部が出力する電流が小さい場合でも負荷電流をより正確にコピーすることができ、動作周波数の変動を抑え、動作周波数が人間の可聴域およびラジオ等の電波放送の周波数帯に入らないように制御することができる。
【００１５】
さらに、望ましくは、前記スイッチング素子は、電界効果型トランジスタであり、
前記スイッチング制御回路は、前記スイッチング素子と同一の導電型であって前記コピー電流生成回路により生成されるコピー電流と前記基準電流とを合算した電流が流される電界効果型トランジスタを備え、該電界効果型トランジスタによって電流−電圧変換された電圧を参照電圧として、前記スイッチング素子のドレイン電圧と比較し、該ドレイン電圧が前記参照電圧に達した場合に、前記スイッチング素子をオフさせるタイミングを与える信号を生成する電流検出回路を備えるようにする。
これにより、スイッチング素子のオフタイミングを与えるピーク電流の値に対応する参照電圧を容易に設定し、該参照電圧を用いて最適なオフタイミングを検出することができる。
【００１６】
また、望ましくは、前記スイッチング素子のドレイン電圧を前記電流検出回路へ供給または遮断可能な伝送スイッチを備え、該伝送スイッチは前記スイッチング素子のオン、オフに合わせてオン、オフ制御されるように構成する。
これにより、前記スイッチング素子がオフのときに前記電流検出回路に誤って高電圧が印加されるのを回避することができる。
【００１７】
さらに、望ましくは、前記スイッチング制御回路は、出力電圧を分圧してフィードバック電圧を生成する分圧回路と、前記フィードバック電圧が所定の電位に達した時に前記スイッチング素子をオンさせるタイミングを与える信号を生成する回路と、を備え、
前記分圧回路は分圧比が切替え可能であり、該分圧回路の分圧比に応じて出力電圧が設定されるように構成され、
前記電流検出回路は、前記スイッチング素子と同一の導電型であって前記コピー電流と前記基準電流とを合成した電流が流される複数の並列形態の電界効果型トランジスタを備え、
前記複数の並列形態の電界効果型トランジスタは、前記分圧回路の分圧比に応じて選択的に動作状態とされることで、前記スイッチング素子がオフされるときの該スイッチング素子のドレイン電圧が異なる値になるよう設定可能に構成する。
これにより、出力電圧を切替え可能なＤＣ−ＤＣコンバータにおいて、出力電圧の設定に応じてスイッチング素子のオフタイミングを与えるピーク電流の値に対応する参照電圧を設定し、該参照電圧を用いて最適なオフタイミングを検出することができる。
【００１８】
さらに、望ましくは、前記負荷駆動回路は、入力信号を増幅する差動アンプと、該差動アンプの出力に応じた電流を生成して出力する出力部とを備え、
前記出力部は、前記差動アンプからの信号に応じた電流を出力する第１トランジスタを備え、
前記コピー電流生成回路は、前記第１トランジスタと並列に設けられ、該第１トランジスタの制御端子に印加される信号と同一の信号が制御端子に印加されることによって比例した電流が流れる第２トランジスタを有するカレントミラー回路であり、前記第２トランジスタに流れる電流が前記コピー電流として前記電流検出回路へ供給されるように構成する。
コピー電流生成回路をカレントミラー回路によって構成することにより、容易に出力電流に比例したコピー電流を生成することができる。
【００１９】
また、望ましくは、前記出力部は、電源電圧端子と接地点との間に前記第１トランジスタと直列に接続された第３トランジスタを有し、前記第１トランジスタと第３トランジスタとの接続ノードが、負荷が接続される出力端子に接続されてなり、
前記カレントミラー回路は、前記接続ノードと接地点との間に直列形態に接続された第４トランジスタおよび定電流源と、前記第２トランジスタと直列に接続され前記第４トランジスタの制御端子に印加される信号と同一の信号が制御端子に印加される第５トランジスタとを有し、前記第４トランジスタはダイオード接続されているカスコード型のカレントミラー回路で構成する。
コピー電流生成回路を構成するカレントミラー回路をカスコード型とすることで、チャネル長変調効果の影響を受けることなく、出力電流に比例したコピー電流を生成することができる。また、カスコード段のトランジスタを、出力部を構成するトランジスタ（第３トランジスタ）と直列ではなく並列に設けることで、出力電圧の出力範囲が狭くなるのを回避することができる。
【００２０】
さらに、望ましくは、前記コピー電流生成回路により生成されるコピー電流を前記電流検出回路へ供給または遮断可能な第２伝送スイッチを備え、該第２伝送スイッチは起動時にオフ状態にされ、起動後の通常動作時にオン状態にされるように構成する。
これにより、起動時にはコピー電流生成回路により生成されるコピー電流が電流検出回路に供給されないようにすることができるため、起動時のピーク電流の値を通常動作時の最小値に固定することができ、回路規模（入力側電源の規模）を増大させることなく、起動時における消費電力を下げることができる。
【００２１】
また、本出願の他の発明は、インダクタに電流を流すスイッチング素子をオン、オフさせ、前記インダクタに流れる電流を整流することで直流電源から供給される直流入力電圧を変換して異なる電位の直流電圧を出力させるスイッチング制御回路と、負荷に供給する電流を出力する負荷駆動回路と、が１つの半導体基板上に形成されてなる負荷駆動用半導体集積回路であって、
前記負荷駆動回路は、出力する電流に比例したコピー電流を生成するコピー電流生成回路を有し、変換された前記直流電圧を受けて負荷に供給する電流を出力するとともに、前記コピー電流を前記スイッチング制御回路へ供給するようにされ、
前記スイッチング制御回路は、
前記スイッチング素子をオンさせた後、前記インダクタに流れる電流が所定の電流値に達した時点で前記スイッチング素子をオフさせるピーク電流制御を行うようにされ、
前記コピー電流生成回路により生成されたコピー電流と所定の基準電流とを合算した電流に応じてピーク電流制御のための参照電圧を生成し、該参照電圧を用いて前記インダクタに流れる電流が所定の電流値に達したことを検知した時点で前記スイッチング素子をオフさせ、
変換された前記直流電圧が所定の電位まで下がると前記スイッチング素子をオンさせるように構成したものである。
上記した手段によれば、電源（ＤＣ−ＤＣコンバータ）を内蔵した負荷駆動用半導体集積回路において、負荷電流の大きさに応じてインダクタに流れるピーク電流を変化させることができ、それによって動作周波数の変動を抑え、動作周波数が人間の可聴域およびラジオ等の電波放送の周波数帯に入らないように制御して雑音の発生を防止することができる。
【発明の効果】
【００２２】
本発明によると、動作周波数が人間の可聴域およびラジオ等の電波放送の周波数帯に入らないように制御して雑音の発生を防止できるＤＣ−ＤＣコンバータおよび負荷駆動用半導体集積回路を実現することができる。また、回路規模を増加させることなく、起動時の電力を下げることができ、電力供給能力の大きな大型の電源を必要としないＤＣ−ＤＣコンバータおよび負荷駆動用半導体集積回路を実現することができるという効果がある。
【図面の簡単な説明】
【００２３】
【図１】本発明を適用したＤＣ−ＤＣコンバータおよび負荷駆動用半導体集積回路の一実施形態を示す回路構成図である。
【図２】（Ａ），（Ｂ）は図１の負荷駆動用半導体集積回路における負荷駆動回路部の具体例を示す回路構成図である。
【図３】（Ａ），（Ｂ）は実施形態のＤＣ−ＤＣコンバータと従来のＤＣ−ＤＣコンバータにおける通常動作時のコンバータの負荷の変化とスイッチング素子の駆動電圧およびインダクタ電流の変化との関係を示すタイミングチャートである。
【図４】（Ａ），（Ｂ）は実施形態のＤＣ−ＤＣコンバータにおける起動時と通常動作時のコンバータ内部の各種電位の変化の様子および従来のＤＣ−ＤＣコンバータにおける起動時と通常動作時のコンバータ内部の各種電位の変化の様子を示すタイミングチャートである。
【図５】（Ａ），（Ｂ）は実施形態のＤＣ−ＤＣコンバータおよび従来のＤＣ−ＤＣコンバータにおける負荷電流とコンバータの動作周波数との関係を示す特性図である。
【図６】図１に示す実施形態のＤＣ−ＤＣコンバータおよび負荷駆動用半導体集積回路の変形例を示す回路構成図である。
【発明を実施するための形態】
【００２４】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明に係るＤＣ−ＤＣコンバータ（電源）を内蔵し圧電素子のような比較的高い駆動電圧を必要とする容量性負荷を駆動するのに好適な負荷駆動回路の一実施形態を示す。なお、特に限定されるわけではないが、図１において実線Ａで囲まれている回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路（ＩＣ）として構成される。
【００２５】
この実施形態においては、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮに一方の端子が接続されたインダクタ（コイル）Ｌ１と、該インダクタＬ１の他方の端子と接地点の間に接続されインダクタＬ１に電流を流して駆動するＮチャネル形ＭＯＳＦＥＴ（電界効果トランジスタ）からなるスイッチング素子としてのスイッチング・トランジスタＱ０と、インダクタＬ１の他方の端子と端子ＶＢＳＴとの間に接続された整流用ダイオードＤ１と、上記スイッチング・トランジスタＱ０をオン、オフ制御するスイッチング制御回路部１０と、電圧入力端子ＩＮと接地点との間に接続されたコンデンサＣ１と、端子ＶＢＳＴと接地点との間に接続されたコンデンサＣ２などにより、直流電源としてのＤＣ−ＤＣコンバータが構成されている。上記スイッチング・トランジスタＱ０は、インダクタＬ１に大きな電流を流せるようにするため、サイズの大きなＭＯＳトランジスタ（パワーＭＯＳＦＥＴ）が使用される。
【００２６】
また、本実施形態では、上記インダクタＬ１およびコンデンサＣ１，Ｃ２は、ディスクリート部品で構成され、上記スイッチング制御回路部１０と、スイッチング・トランジスタＱ０と、整流用ダイオードＤ１と、駆動対象の負荷を駆動するための信号（電圧、電流）を生成し出力する負荷駆動回路部２０と、を１つの半導体チップ上に形成したものが電源内蔵負荷駆動用半導体集積回路（以下、負荷駆動用ＩＣと称する）として構成され、この負荷駆動用ＩＣに上記インダクタＬ１およびコンデンサＣ１，Ｃ２が外付け素子として接続されている。なお、スイッチング・トランジスタＱ０や整流用ダイオードＤ１もディスクリート部品で構成するようにしてもよい。
【００２７】
負荷駆動用ＩＣは、外部端子として、上記インダクタＬ１の一方の端子が接続される端子ＳＷと、コンデンサＣ２が接続される端子ＶＢＳＴと、負荷駆動回路部２０へ端子ＶＢＳＴから出力された電圧が供給される端子ＨＶＤＤと、負荷駆動回路部２０の接地電位を与える端子ＰＧＮＤと、負荷駆動回路部２０より出力する信号のもとになるデジタル信号Ｄｉｎが入力されるデータ入力端子ＤＩＮと、負荷駆動回路部２０により生成された駆動信号を出力するための一対の出力端子VOUT_P，VOUT_Mなどが設けられており、一対の出力端子VOUT_P，VOUT_Mに駆動対象となるアクチュエータなどの負荷３０が接続される。
【００２８】
負荷駆動回路部２０は、外部より入力されたデジタル信号Ｄｉｎをアナログ信号に変換するＤＡ変換回路２１と、該ＤＡ変換回路２１で変換されたアナログ信号を入力とする差動アンプ２２Ａ，２２Ｂと、該差動アンプ２２Ａ，２２Ｂから出力される差動信号に応じた電流を生成し上記出力端子VOUT_P，VOUT_Mより出力するとともに出力電流に縮小比例した電流Ｉcopyを生成して上記スイッチング制御回路部１０へ供給する出力電流コピー機能付き出力部２３Ａ，２３Ｂなどを備える。従って、この実施形態では、出力部２３Ａ，２３Ｂにより負荷へ流される出力電流とスイッチング制御回路部１０へ供給するコピー電流Ｉcopyと差動アンプ２２Ａ，２２Ｂの消費電流が、インダクタＬ１およびスイッチング・トランジスタＱ０とスイッチング制御回路部１０とからなるＤＣ−ＤＣコンバータにとっての負荷電流となる。
なお、差動アンプ２２Ａと２２Ｂは互いに逆相関係の信号を出力する。つまり、出力部２３Ｂには、差動アンプ２２Ａから出力部２３Ａへ入力される信号と逆相の信号が入力され、出力部２３Ａと２３Ｂは逆の動きすなわち一方が出力電流を吐き出すときは他方は電流を引き込む動作をする。
【００２９】
スイッチング制御回路部１０は、基準電流Ｉref_peakを生成する定電流源Ｉ１と、該定電流源Ｉ１からの基準電流Ｉref_peakと上記負荷駆動回路部２０から供給さるコピー電流Ｉcopyとを合成し電圧に変換して電流ピーク検出用の参照電圧Ｖref_peakを生成する参照電圧生成回路１１と、インダクタＬ１に流れる電流の大きさを検出する電流検出回路１２と、該電流検出回路１２の出力電圧と上記参照電圧生成回路１１により生成された参照電圧Ｖref_peakとを比較して上記スイッチング・トランジスタＱ０をオフさせるタイミングを検出する第１コンパレータ１３を備える。
【００３０】
また、スイッチング制御回路部１０は、上記端子ＶＢＳＴと接地点との間に接続され出力電圧に比例したフィードバック電圧ＶFBを生成する直列抵抗Ｒ１，Ｒ２からなる分圧回路１４と、フィードバック電圧ＶFBと所定の電位の基準電圧Ｖrefとを比較してスイッチング・トランジスタＱ０をオンさせるタイミングを検出する第２コンパレータ１５と、上記第１コンパレータ１３と第２コンパレータ１５の出力を入力とし上記スイッチング・トランジスタＱ０をオン、オフさせるオン、オフ制御信号ON/OFFを生成するＲＳフリップフロップＦ／Ｆを含むロジック回路１６と、生成されたオン、オフ制御信号ON/OFFに基づいて上記スイッチング・トランジスタＱ０のゲート端子を駆動してオン、オフさせるゲートドライバ１７を備える。
【００３１】
参照電圧生成回路１１は、上記定電流源Ｉ１からの基準電流Ｉref_peakと上記負荷駆動回路部２０から供給されるコピー電流Ｉcopyとを合成した電流が流されるＮチャネル形ＭＯＳトランジスタＱ１と、負荷駆動回路部２０から供給されるコピー電流ＩcopyをＭＯＳトランジスタＱ１へ伝達したり遮断したりする伝送ＭＯＳトランジスタＱ２と、Ｑ２と相補的にオン、オフされてＱ２が遮断状態にされた際にコピー電流Ｉcopyを接地点へ逃がすためのＭＯＳトランジスタＱ３とを備える。ＭＯＳトランジスタＱ１は、ゲート端子にＱ０のゲート電圧と同じ電圧が印加されて、ドレイン電流を電圧に変換するもので、変換された電圧が第１コンパレータ１３の反転入力端子に入力される。
【００３２】
電流検出回路１２は、インダクタＬ１に電流を流すスイッチング・トランジスタＱ０のドレイン端子（外部端子ＳＷ）と接地点との間に直列に接続されたＮチャネル形ＭＯＳトランジスタＱ４および抵抗Ｒ４からなり、ＭＯＳトランジスタＱ４がオンすることによってスイッチング・トランジスタＱ０のドレイン電圧を第１コンパレータ１３の非反転入力端子に入力させ、第１コンパレータ１３の出力が、スイッチング・トランジスタＱ０のオフタイミングを与える信号となる。
【００３３】
ＭＯＳトランジスタＱ４のゲート端子には、インダクタＬ１に流れるピーク電流を検出したい期間だけハイレベルにされることでＱ４をオンさせるサンプリングパルスＳＰが印加される。このサンプリングパルスＳＰは、例えばスイッチング・トランジスタＱ０をオン、オフさせる制御信号ON/OFFに基づいて、この制御信号と同様なタイミングを有する信号として生成された信号を使用することができる。これにより、スイッチング・トランジスタＱ０がオフのときに、第１コンパレータ１３の非反転入力端子に誤って高電圧が印加されるのを回避することができる。なお、ロジック回路１６に、ＭＯＳトランジスタＱ４をオンさせるサンプリングパルスＳＰを生成する回路を設けるように構成することができる。
【００３４】
ＭＯＳトランジスタＱ４は、オン状態のときに充分に低いオン抵抗となるように設計される。これにより、Ｑ４がオンされると、スイッチング・トランジスタＱ０のドレイン電流（＝インダクタの電流）に比例したドレイン電圧ＶDSが、第１コンパレータ１３の非反転入力端子へ伝達されて参照電圧Ｖref_peakと比較される。そして、ＶDSが参照電圧Ｖref_peakよりも高くなると第１コンパレータ１３の出力が反転して、ロジック回路１６内のＲＳフリップフロップＦ／Ｆがリセットされ、スイッチング・トランジスタＱ０がオフされる。従って、ＶDS＝Ｖref_peakのときのＱ０のドレイン電流がインダクタＬ１のピーク電流となる。ＭＯＳトランジスタＱ４と直列の抵抗Ｒ４は、Ｑ４がオフされている期間、第１コンパレータ１３へ入力される電圧を接地電位に固定するためのもので、例えば１００ｋΩのような抵抗値を有するように設計される。
【００３５】
参照電圧生成回路１１においては、基準電流Ｉref_peakと出力部からのコピー電流Ｉcopyとの合成電流が流されるトランジスタＱ１が、インダクタＬ１に電流を流すスイッチング・トランジスタＱ０と同じＮチャネル形とされる。これにより、トランジスタＱ０の温度特性とＱ１の温度特性とがキャンセルされ、温度変動に影響されない電流検出が可能となる。
また、Ｑ１はＱ０よりも小さなサイズに形成され、Ｑ０のゲート幅をＷ０、Ｑ１のゲート幅をＷ１とすると、トランジスタＱ０に電流が流れてＶDSが上昇してＶref_peakの電圧に達した時のスイッチング・トランジスタＱ０の電流値Ｉpeakが、Ipeak：(Icopy＋Ｉref_peak) ＝ Ｗ０：Ｗ１の関係になるように設計される。なお、Icopyは出力部２３Ａからのコピー電流Icopy_Pと出力部２３Ｂからのコピー電流Icopy_Mとの和に相当する電流（Icopy_P＋Icopy_M）であり、後に詳しく説明するように、Ｉcopy_Pは出力部２３Ａの出力電流Iout_Pに比例し、Ｉcopy_Mは出力部２３Ｂの出力電流Iout_Mに比例する電流とされる。
【００３６】
上記のように、本実施形態においては、負荷駆動回路部２０の出力部２３Ａ，２３Ｂからの出力電流に比例したコピー電流Icopyと基準電流Ｉref_peakとの合成電流に基づいて、参照電圧Ｖref_peakを生成し、第１コンパレータ１３でスイッチング・トランジスタＱ０のドレイン電圧ＶDSと比較することで、Ｑ０のオフタイミングを決定する制御を行うことによって、負荷駆動回路部２０の出力電流の大きさに応じてインダクタＬ１のピーク電流Ｉpeakを変化させることができる。
そのため、図３（Ａ）に示すように、負荷が重く負荷駆動回路部２０の出力電流が大きい期間Ｔ１では、ピーク電流Ｉpeakが大きくなってスイッチング・トランジスタＱ０のゲート駆動信号ＧＤのパルス幅が広くなり、負荷が軽く負荷駆動回路部２０の出力電流が小さい期間Ｔ２では、ピーク電流Ｉpeakが小さくなってスイッチング・トランジスタＱ０のゲート駆動信号ＧＤのパルス幅が狭くなる。その結果、負荷の軽重（出力電流の大小）に拘わらず、スイッチング周波数ｆおよびスイッチング周期１/ｆをほぼ一定に保つことができる。
【００３７】
図５（Ａ）に、本実施形態について、負荷の変化に対するＤＣ−ＤＣコンバータの動作周波数の変動をシミュレーションによって調べた結果を示す。また、比較のため、負荷駆動回路部２０からのコピー電流Icopyを基準電流Ｉref_peakに合成せず、参照電圧Ｖref_peakつまりピーク電流Ｉpeakを固定して制御した場合における負荷の変化に対するＤＣ−ＤＣコンバータの動作周波数の変動をシミュレーションによって調べた結果を、図５（Ｂ）に示す。なお、図５（Ａ），（Ｂ）では、インダクタＬ１のインダクタンスばらつきや直流入力電圧Ｖｉｎの電圧変動などの各種パラメータを変化させており、×印は動作周波数の最大値をプロットしたもの、▲印は動作周波数の最小値をプロットしたものである。また、ＭＡＸは動作周波数の許容範囲の上限値（５００ｋＨｚ）、ＭＩＮは動作周波数の許容範囲の下限値（２０ｋＨｚ）を意味する。
【００３８】
また、図５（Ｂ）より、参照電圧Ｖref_peakを固定した場合には、負荷の大小に応じて動作周波数値が大きく変化してしまい、目標とする周波数範囲である、可聴域の上限周波数の２０ｋＨｚとラジオ放送周波数帯の下限周波数５００ｋＨｚとの間に入れるのが困難であることが分かる。これに対し、本実施形態においては、図５（Ａ）に示すように、負荷の大小に拘わらず動作周波数ｆをほぼ一定に保つことができ、目標とする電圧範囲に入れるのが容易であることが分かる。
【００３９】
さらに、本実施形態におけるＤＣ−ＤＣコンバータのように出力電流に応じてピーク電流制御を行うものにおいては、起動時に、出力電圧が設定電圧に達成するまで連続してスイッチング・トランジスタＱ０がオン・オフを繰り返すことから、昇圧元の電源にかかる電流負荷が大きくなる。
そこで、本実施形態におけるＤＣ−ＤＣコンバータを構成する負荷駆動用ＩＣにおいては、上記負荷駆動回路部２０から供給されるコピー電流ＩcopyをＭＯＳトランジスタＱ１へ伝達したり遮断したりする伝送ＭＯＳトランジスタＱ２を、起動時（電源投入時）に一時的にオフ状態（Ｑ３はオン状態）にさせるように構成されている。
このように、起動時にアンプの出力部からのコピー電流(Icopy)をトランジスタＱ２によって遮断することで、図４（Ａ）に示すように、起動時におけるインダクタＬ１のピーク電流を低く抑えることができる。その結果、起動時の電力増加を防止することができ、昇圧元の電源にかかる電流負荷を減らし、電源が大規模になるのを回避することができる。
【００４０】
なお、伝送ＭＯＳトランジスタＱ２，Ｑ３をオン状態またはオフ状態にさせる制御信号ＥＮ，／ＥＮは、例えばＩＣのチップ内部に電源電圧（外部端子ＶＢＳＴの電圧）の立ち上がりを検出する回路を設けて、該検出回路の検出信号により生成しても良いし、チップの外部からスタート信号やイネーブル信号等が入力されるように構成されたＩＣにおいては、そのような外部制御信号に基づいて生成するようにしても良い。
【００４１】
次に、上記実施形態における負荷駆動回路部２０の出力部２３Ａ，２３Ｂの具体的な回路構成について、図２を用いて説明する。
なお、負荷駆動回路部２０の出力部２３Ａと２３Ｂは同一の回路構成であり、出力部２３Ｂは、差動アンプ２２Ａから出力部２３Ａへ入力される信号と逆相の信号が入力される点を除き、出力部２３Ａと同じように動作するので、以下、出力部２３Ａについてのみ構成と動作を説明し、出力部２３Ｂについては説明を省略する。
【００４２】
図２（Ａ）に示すように、端子ＶＢＳＴ（図１）から出力された電圧が供給される端子ＨＶＤＤと、接地電位端子ＰＧＮＤとの間に直列に接続されゲート端子に差動アンプ２２Ａの正相側出力信号と負相側出力信号がそれぞれゲート端子に印加されたＰチャネル形ＭＯＳトランジスタＱ２１およびＮチャネル形ＭＯＳトランジスタＱ２２からなる出力段２３１と、上記ＭＯＳトランジスタＱ２１に流れるドレイン電流に縮小比例した電流を生成する出力電流コピー部２３２とを備える。
出力電流コピー部２３２は、上記ＭＯＳトランジスタＱ２１と同じＰチャネル形ＭＯＳトランジスタで形成されＱ２１よりもサイズの小さなＭＯＳトランジスタＱ２３と、上記ＭＯＳトランジスタＱ２１，Ｑ２３と直列に接続されカスコード段を構成する一対のＰチャネル形ＭＯＳトランジスタＱ２４，Ｑ２５と、ＭＯＳトランジスタＱ２４と直列に接続された定電流源２３３とを備えて構成されている。
【００４３】
ＭＯＳトランジスタＱ２３のゲート端子には、上記ＭＯＳトランジスタＱ２１のゲート端子に印加される信号と同一の信号が印加されることによりカレントミラー回路を構成しており、ＭＯＳトランジスタＱ２１に流れるドレイン電流に縮小比例した電流がＱ２３のドレイン電流として流れる。ＭＯＳトランジスタＱ２４はゲート端子とドレイン端子とが結合され、トランジスタＱ２５はＱ２４とゲート端子同士が結合されており、ＭＯＳトランジスタＱ２１，Ｑ２３，Ｑ２４およびＱ２５によりカスコード型のカレントミラー回路が構成されている。
【００４４】
本実施形態における負荷駆動回路部２０は、端子ＨＶＤＤに印加される電圧が高いため、ＭＯＳトランジスタＱ２１，Ｑ２３のみのカレントミラー回路では、Ｑ２１，Ｑ２３のソース・ドレイン間電圧Ｖｄｓが大きくなり、チャネル長変調効果により実効チャネル長が変化してドレイン電流が端子VOUT_P，VOUT_Mの電圧に応じて変化し、正確に出力電流に比例したコピー電流を得るのが困難になるおそれがあるが、上記のように、出力電流コピー部２３２をカスコード型のカレントミラー回路により構成して、ＭＯＳトランジスタＱ２１に流れるドレイン電流に縮小比例した電流を生成することによって、チャネル長変調効果の影響を受けることなく、出力電流Ｉout_P，Ｉout_Mにほぼ比例したコピー電流Ｉcopy_P，Ｉcopy_Mを得ることができる。
【００４５】
また、カスコード型のカレントミラー回路を構成する方法としては、例えば図２（Ｂ）に示すように、カスコード段のＭＯＳトランジスタＱ２４を、出力段のＰチャネル形ＭＯＳトランジスタＱ２１とＮチャネル形ＭＯＳトランジスタＱ２２との間に直列に接続して構成するのが一般的であるが、このような構成の場合、ＭＯＳトランジスタＱ２４のゲート・ソース間にしきい値電圧以上の電圧がかかっていないと電流が流れないため、負荷３０に印加させる出力電圧の電圧範囲を狭めてしまうという不具合がある。
【００４６】
これに対し、本実施例のように、カスコード段のＭＯＳトランジスタＱ２４を、出力段の接地電位側のＭＯＳトランジスタＱ２２と並列に接続して、Ｑ２４のドレイン端子に接続された定電流源２３３を設けることにより、出力電圧の電圧範囲を狭めてしまうことがない。一方、このような構成の場合、定電流源２３３に流れる電流の分だけ、出力電流Ｉout_Pが減少するとともに電流コピー比の精度が低下するが、本実施形態の回路の場合、負荷駆動回路部２０の出力部２３Ａから出力される電流Ｉout_Pが１０ｍＡ程度であるのに対して、定電流源２３３が流す電流は１０μＡのような無視できる程度の大きさにすることができるため、出力電流にほとんど影響しないとともに、電流コピー比もほとんど低下することがない。
【００４７】
さらに、図２（Ｂ）に示すカスコード型のカレントミラー回路の場合、ＭＯＳトランジスタＱ２１に流れる電流がそのままカスコード段のＭＯＳトランジスタＱ２４に流れるため、Ｑ２４の素子サイズはＱ２１のサイズに近いサイズにする必要がある。これに対し、図２（Ａ）に示すカレントミラー回路の場合、カレントミラーのＭＯＳトランジスタＱ２３とＱ２１のサイズ比が１：ｎであったとしても、カスコード段のＭＯＳトランジスタＱ２５とＱ２４のサイズ比は１：１のように設定することができる。そして、上記ｎの値は、出力電流Ｉout_P（１０ｍＡ）と定電流源２３３の電流（１０μＡ）との比に応じて決定することができる。つまり、ｎの値は非常に大きな値となる。そのため、図２（Ｂ）に示す回路に比べて、図２（Ａ）に示す回路が定電流源２３３の分だけ素子数が多くなっているにも関わらず、トランジスタＱ２４のサイズを大幅に小さくすることができるため、トータルの回路専有面積も図２（Ａ）に示す回路の方が大幅に少なくて済むという利点がある。
【００４８】
次に、上記実施形態におけるＤＣ−ＤＣコンバータの変形例について、図６を用いて説明する。
本変形例は、端子ＶＢＳＴの出力電圧を分圧してフィードバック電圧ＶFBを生成する分圧回路１４を構成する一方の抵抗Ｒ１を、抵抗値を切替え可能な可変抵抗回路として、出力電圧Ｖbstの設定を切替え可能に構成している。また、基準電流Ｉref_peakを流す定電流源Ｉ１を切替え可能な可変電流源とするとともに、コピー電流Icopyと基準電流Ｉref_peakとを合成して参照電圧を生成するトランジスタ（図１のＱ１）を、複数個（例えば８個）の並列ＭＯＳトランジスタＱ１１〜Ｑ１８により構成している。そして、可変抵抗回路（Ｒ１）による出力電圧の設定の切替えに合わせて、定電流源Ｉ１が流す基準電流Ｉref_peakの値と、合成電流が流れるトランジスタＱ１１〜Ｑ１８のうちオン状態にするものの数を切り替えるように構成している。
【００４９】
ここで、基準電流Ｉref_peakの値とトランジスタＱ１１〜Ｑ１８のうちオン状態にするものの数を切り替えることは、図１におけるＭＯＳトランジスタＱ１のサイズ（ゲート幅）を変え、それによってピーク電流値を規定する参照電圧Ｖref_peakを切り替えることに相当する。
昇圧電圧を変更するとスイッチング周波数を所望の範囲（２０ｋＨｚ〜５００ｋＨｚ）内に入れるための最適なピーク電流値も変化するので、参照電圧Ｖref_peakを変えずに一定にしたまま出力電圧の設定のみを切り替えると、スイッチング周波数が所望の範囲（２０ｋＨｚ〜５００ｋＨｚ）内に入らなくなるおそれがある。これに対し、本変形例のように、出力電圧の設定に応じて参照電圧Ｖref_peakを切り替えることによりピーク電流値を最適化することができ、負荷の変動によってスイッチング周波数が所望の範囲から外れるのを防止することが可能となる。
なお、本変形例では、ＩＣチップ内に、レジスタ１８と該レジスタ１８の設定値（バイナリコード）をデコードして、上記分圧回路１４を構成する可変抵抗回路の抵抗値と、基準電流Ｉref_peakの値と、トランジスタＱ１１〜Ｑ１８のうちオン状態にするものの数を切り替える信号をそれぞれ生成するデコーダＤＥＣ１，ＤＥＣ２，ＤＥＣ３からなるデコード回路１９が設けられている。
【００５０】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、負荷駆動回路部２０の出力部２３Ａ，２３Ｂに流れる電流に比例したコピー電流を生成してスイッチング制御回路部１０へ供給して基準電流と合成し、該合成電流を用いて前記インダクタに流れる電流が所定の電流値に達したことを検知した時点でスイッチング・トランジスタＱ０をオフさせるようにしているが、出力部２３Ａ，２３Ｂに流れる電流の他に差動アンプ２２Ａ，２２Ｂの動作電流を加算した電流に比例したコピー電流を生成してスイッチング制御回路部１０へ供給するように構成しても良い。差動アンプ２２Ａ，２２Ｂの動作電流が、出力電流や出力電圧の大きさに応じて増減する場合、上記のような制御を行うことで、精度の高いピーク電流制御を行うことができ、それによって動作周波数をより安定化させることができる。
【００５１】
また、前記実施形態では、回路を構成するトランジスタとしてＭＯＳトランジスタを使用したものを示したが、本発明は、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用した回路にも適用することができる。また、前記実施形態では、差動出力の負荷駆動回路を備える負荷駆動用ＩＣに適用したものについて説明したが、シングルエンド出力の負荷駆動回路を備える負荷駆動用ＩＣにも適用することができる。
また、前記実施形態では、負荷駆動回路を使用したものを示したが、本発明は、負荷駆動回路の代わりに低ドロップアウト（ＬＤＯ）レギュレータを使用した回路にも適用することができる。
また、前記実施形態は、応用例として例えば車載電子機器のアクチュエータとして機能する圧電素子を駆動可能な負荷駆動回路に適用するために構成したものについて説明したが、本発明は圧電素子に限定されずＭＥＭＳ（微小電気機械システム）等を駆動する負荷駆動回路などにも広く適用することができる。
【符号の説明】
【００５２】
Ａ    負荷駆動用半導体集積回路（負荷駆動用ＩＣ）
１０  スイッチング制御回路部
１１  参照電圧生成回路
１２  電流検出回路
１３  第１コンパレータ
１４  分圧回路
１５  第２コンパレータ
１６  ロジック回路
１７  ゲートドライバ
２０  負荷駆動回路部
２２Ａ，２２Ｂ  差動アンプ
２３Ａ，２３Ｂ  出力部
２３１  出力段
２３２  出力電流コピー部（コピー電流生成回路）
３０  負荷
Ｌ１  インダクタ（コイル）
Ｑ０  インダクタ駆動用のスイッチング・トランジスタ（スイッチング素子）
【図１】
0006601211.tif 000002
【図２】
0006601211.tif 000003
【図３】
0006601211.tif 000004
【図４】
0006601211.tif 000005
【図５】
0006601211.tif 000006
【図６】
0006601211.tif 000007