(57)【特許請求の範囲】
【請求項１】
化合物半導体基板上に設けられた半導体光増幅器であって、
前記半導体光増幅器は、
直列に配列された複数の光増幅領域と、
光増幅領域の間に設けられた受動導波路領域と、
前記光増幅領域の上面に設けられた第１電極および第２電極と、を備え、
前記受動導波路領域は、隣り合う前記光増幅領域の第１電極間および第２電極間を電気的に絶縁し、かつ隣り合う前記光増幅領域の間を光学的に接続し、
前記半導体光増幅器は、
隣り合う前記光増幅領域の前記第１電極と前記第２電極との間を電気的に接続することで、前記複数の光増幅領域が電気的に縦続接続され、前記複数の光増幅領域の配列の両端の前記光増幅領域への給電により前記複数の光増幅領域を駆動することを特徴とする半導体光増幅器。
【請求項２】
前記受動導波路領域は、前記光増幅領域内の活性層導波路を駆動する際の順方向の抵抗値に比べて高い抵抗値を有する、請求項１記載の半導体光増幅器。
【請求項３】
前記第１電極は、
少なくとも前記活性層導波路の上方を覆うように前記光増幅領域の上面に設けられ、
前記第２電極は、
前記活性層導波路から離れた位置の前記光増幅領域の上面に設けられる、請求項１記載の半導体光増幅器。
【請求項４】
前記第１電極は、
前記活性層導波路の上方から、前記活性層導波路を間に挟んで前記第２電極とは反対側の前記光増幅領域の上面にかけて延在するように設けられ、
隣り合う前記光増幅領域において、前記第１電極および前記第２電極が互いに逆配置となるように設けられる、請求項３記載の半導体光増幅器。
【請求項５】
前記複数の光増幅領域は、配列方向に沿った領域長がそれぞれ異なり、領域長が最も長い光増幅領域が前記半導体光増幅器の最も光入射端側となり、領域長が最も短い光増幅領域が前記半導体光増幅器の最も光出射端側となるように配列される、請求項１記載の半導体光増幅器。
【請求項６】
前記複数の光増幅領域は、
前記半導体光増幅器の最も光出射端側に配置される光増幅領域の活性層導波路の幅が、最も光入射端側に配置される光増幅領域の活性層導波路の幅よりも広くなるテーパ形状の活性層導波路を有する、請求項１記載の半導体光増幅器。
【請求項７】
前記複数の光増幅領域は、
少なくとも１つの光増幅領域における活性層導波路の光閉じ込め係数が、他の光増幅領域における活性層導波路の光閉じ込め係数と異なり、
光閉じ込め係数が最も小さい活性層導波路を有する光増幅領域が、前記半導体光増幅器の最も光出射端側に配置される、請求項１記載の半導体光増幅器。
【請求項８】
光閉じ込め係数が最も小さい活性層導波路は、活性層の厚さが最も薄く設定される、請求項７記載の半導体光増幅器。
【請求項９】
光の進行方向に対して導波路幅が逆テーパ形状に縮小する透明導波路を有するスポットサイズ変換器をさらに備え、
前記スポットサイズ変換器は、
前記半導体光増幅器の光出射端に接続される、請求項１記載の半導体光増幅器。
【請求項１０】
請求項１記載の半導体光増幅器の製造方法であって、
前記化合物半導体基板上に活性層を含む化合物半導体の多層膜を形成した後、前記受動導波路領域を形成する領域の前記多層膜を除去する工程と、
前記多層膜を除去した領域にバットジョイント成長により、前記活性層導波路とバットジョイント結合する透明導波路を形成して前記受動導波路領域とする工程と、を備える、半導体光増幅器の製造方法。
【請求項１１】
請求項１記載の半導体光増幅器の製造方法であって、
前記化合物半導体基板上に活性層を含む化合物半導体の多層膜を形成した後、前記受動導波路領域を形成する領域の前記多層膜中に、選択的にプロトンまたはヘリウムのイオン注入を行い、前記活性層およびその上下の前記化合物半導体の多層膜をイオン注入領域を形成して前記受動導波路領域とする工程と、を備える、半導体光増幅器の製造方法。
【請求項１２】
入射光を第１分波光と第２分波光とに分岐し、前記第１分波光を第３分波光と第４分波光とに分岐し、前記第２分波光を第５分波光と第６分波光とに分岐し、前記第３分波光および前記第４分波光の少なくとも一方を変調した後に合波してＩ変調光とし、前記第５分波光および前記第６分波光の少なくとも一方を変調した後に合波してＱ変調光とし、Ｉ変調光とＱ変調光を合波してＱＰＳＫ変調光を生成するＱＰＳＫ位相変調器と、
前記ＱＰＳＫ位相変調器の出射光を増幅する出力側半導体光増幅器とを備え、
前記出力側半導体光増幅器は、請求項１記載の半導体光増幅器を含み、
前記ＱＰＳＫ位相変調器は、前記出力側半導体光増幅器と同じ化合物半導体基板上に設けられる、光位相変調器。
【請求項１３】
前記ＱＰＳＫ位相変調器の光入力側に設けられ、入射光を増幅して前記ＱＰＳＫ位相変調器に入力する入力側半導体光増幅器をさらに備える、請求項１２記載の光位相変調器。
【請求項１４】
請求項１２または請求項１３記載の光位相変調器を第１および第２光位相変調器として備え、入射光を前記第１および第２光位相変調器に分岐して入力し、前記第１および第２光位相変調器からそれぞれ信号光が出力される、光位相変調器。
【請求項１５】
請求項１２記載の光位相変調器で構成される第１および第２光位相変調器と、
入射光を増幅して前記第１および第２光位相変調器に入力する入力側半導体光増幅器と、を備え、
前記入力側半導体光増幅器の出射光を前記第１および第２光位相変調器に分岐して入力し、前記第１および第２光位相変調器からそれぞれ信号光が出力される、光位相変調器。
【請求項１６】
複数の半導体光増幅器のうち、少なくとも２つ以上の半導体光増幅器に並列に給電を行う、請求項１３から請求項１５の何れか１項に記載の光位相変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光通信用の半導体光増幅器に関する。
【背景技術】
【０００２】
近年の通信需要の飛躍的な増大に伴い、光の位相を符号化し多値化して容量伝送を増大させる多値位相変調方式の光通信システムが実用化されている。このような通信方式で用いられる位相変調器としては、従来、ＬｉＮｂＯ３（ニオブ酸リチウム）のような誘電体の電気光学効果を用いた、機器サイズが数１０ｍｍ以上のマッハツェンダ（Mach-Zehnder、以下ＭＺと呼称）型変調器が用いられてきた。また、光路中に位相変調器を挿入することによる損失により光強度が減衰することを補償するために、エルビウムドープファイバ光増幅器などの光増幅器が用いられている。【０００３】
一方、通信装置の小型化の要求に対応して、小型化に適した半導体位相変調器の開発が活発に行われている。半導体位相変調器においては、例えば、特許文献１において、半導体位相変調器と半導体光増幅器（Semiconductor Optical Amplifier、以下、ＳＯＡと呼称）を同一基板上に集積配置することで、挿入損失を補償した光集積素子が提案されている。【０００４】
特許文献１では、半導体ＭＺ型位相変調器の後段にＳＯＡを配置して、半導体ＭＺ型位相変調器の挿入損失によって入射光を減衰させ、ＳＯＡに強い信号光が入射しないようにすることで、ＳＯＡの利得飽和を抑制する構成が記載されている。ＳＯＡの用途には、連続光の強度を増幅する用途と、変調信号光を低歪で増幅する用途があるが、何れの場合も利得飽和によって特性が損なわれる可能性があるため、ＳＯＡの利得飽和を抑制する方法の開発が行われている。【０００５】
例えば、ＳＯＡ単体として利得飽和を抑制する方法として、例えば、特許文献２において、ＳＯＡの活性層に隣接して設けられた光ガイド層の厚さを、光入射側と光出射側とで変えることにより、光入射側の活性層の光閉じ込め係数を光出射側の活性層の光閉じ込め係数より大きくした構成が提案されている。【０００６】
光閉じ込め係数は、光の広がりに対して活性層断面積が占める割合で規定され、光閉じ込め係数が小さい光出射側では、光の広がりがガイド層の厚みの増大に伴って増大するので、活性層における光子密度の増大が抑制され、利得飽和が生じにくくなって大きな出力光強度が得られるようになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−５０１３５号公報
【特許文献２】特許第３１００６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来のＳＯＡでは、変調信号光を増幅する場合、大きな出力光強度を得るために強励起条件でＳＯＡを駆動すると利得飽和が生じ、強度変調光の増幅の場合には光信号の波形歪が発生し、位相変調光の増幅の場合には光信号の位相歪が発生し、伝送特性が劣化する問題があった。この問題は、活性層コアの厚さと幅が均一なＳＯＡにおいて特に生じやすかった。【０００９】
これを改善するために、特許文献１のように、ＳＯＡに入射する信号光の光強度を弱める構成が提案されたが、駆動条件が利得飽和の生じにくい範囲に限定されるので、大きな出力光強度を得ることが困難である問題があった。【００１０】
特許文献２のように、ＳＯＡのガイド層の厚さを変えてＳＯＡの光入射側と光出射側とで光閉じ込め係数に差を設ける構成では、光出射側の光子密度の増大を抑制することで利得飽和が生じにくくなり出力光強度を増大させることが可能となった。しかし、出力光強度の増大に比例してＳＯＡの光入射側と光出射側とで光閉じ込め係数に大きな差が必要となり、光出射側でガイド層の厚さが大きくなるため、ＳＯＡの製造が難しいと言う問題があった。【００１１】
本発明は上記のような問題を解決するためになされたものであり、位相変調光に対して良好な増幅特性を有する半導体光増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る半導体光増幅器は、化合物半導体基板上に設けられた半導体光増幅器であって、前記半導体光増幅器は、直列に配列された複数の光増幅領域と、光増幅領域の間に設けられた受動導波路領域と、前記光増幅領域の上面に設けられた第１電極および第２電極と、を備え、前記受動導波路領域は、隣り合う前記光増幅領域の第１電極間および第２電極間を電気的に絶縁し、かつ隣り合う前記光増幅領域の間を光学的に接続し、前記半導体光増幅器は、隣り合う前記光増幅領域の前記第１電極と前記第２電極との間を電気的に接続することで、前記複数の光増幅領域が電気的に縦続接続され、前記複数の光増幅領域の配列の両端の前記光増幅領域への給電により前記複数の光増幅領域を駆動する。
【発明の効果】
【００１３】
本発明に係る半導体光増幅器によれば、光増幅領域ごとに注入電流密度を変化させることができ、位相変調光に対して低歪の信号増幅が可能になる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る実施の形態１の半導体光増幅器の構成を示す斜視図である。
【図２】本発明に係る実施の形態１の半導体光増幅器の断面図である。
【図３】本発明に係る実施の形態１の半導体光増幅器の駆動の仕組みを説明する模式図である。
【図４】光増幅領域が直列に接続された状態を示す回路図である。
【図５】リッジ導波路構造の半導体光増幅器の構成を示す斜視図である。
【図６】リッジ導波路構造の半導体光増幅器の構成を示す断視図である。
【図７】ｐ側電極の配置の変形例を示す斜視図である。
【図８】受動導波路の構成を説明する断面図である。
【図９】導波路を上面側から見た平面図である。
【図１０】受動導波路領域を長辺に対して平面視で傾けた場合の半導体光増幅器の構成を示す斜視図である。
【図１１】受動導波路の形成方法を説明する断面図である。
【図１２】受動導波路の形成方法を説明する断面図である。
【図１３】受動導波路の形成方法を説明する断面図である。
【図１４】受動導波路の形成方法を説明する断面図である。
【図１５】受動導波路の形成方法を説明する断面図である。
【図１６】受動導波路の形成方法を説明する断面図である。
【図１７】イオン注入により受動導波路を形成した場合の活性層導波路の断面図である。
【図１８】導波路を上面側から見た平面図である。
【図１９】活性層導波路を光入射端面および光出射端面に対して傾斜させた場合の活性層導波路を上面側から見た平面図である。
【図２０】ＥＶＭの計算を行った際の半導体光増幅器のモデルを示す斜視図である。
【図２１】位相変調増幅光のＥＶＭの光増幅領域長依存性の計算結果を示す図である。
【図２２】位相変調増幅光のコンステレーション図である。
【図２３】位相変調増幅光のコンステレーション図である。
【図２４】本発明に係る実施の形態２の半導体光増幅器の構成を示す斜視図である。
【図２５】本発明に係る実施の形態３の半導体光増幅器の活性層導波路の断面図である。
【図２６】本発明に係る実施の形態４の半導体光増幅器の構成を示す斜視図である。
【図２７】本発明に係る実施の形態４の半導体光増幅器の活性層導波路の断面図である。
【図２８】本発明に係る実施の形態５の光位相変調器の構成を示す模式図である。
【図２９】本発明に係る実施の形態５の変形例１の光位相変調器の構成を示す模式図である。
【図３０】本発明に係る実施の形態５の変形例２の光位相変調器の構成を示す模式図である。
【図３１】本発明に係る実施の形態５の変形例３の光位相変調器の構成を示す模式図である。
【図３２】本発明に係る実施の形態５の変形例４の光位相変調器の構成を示す模式図である。
【図３３】本発明に係る実施の形態５の変形例４の光位相変調器の構成を示す模式図である。
【発明を実施するための形態】
【００１５】
＜始めに＞
実施の形態の説明に先立って、半導体光増幅器（ＳＯＡ）で位相変調光を増幅する際の位相歪について説明する。ＳＯＡには、光強度の増倍利得の低減を抑制しつつ小さい位相歪みで増幅することが求められる。位相変調された信号光としては、マッハツェンダ（ＭＺ）型位相変調器で生成された位相信号光を想定する。ＭＺ型位相変調器で生成された信号光は、位相が付与された状態では時間的に隣接した２つの信号の光強度は同じであるが、時間的に隣接する信号の位相が変化するときは光強度が減少する。このように、光強度波形がランダムパターンとなった位相変調光がＳＯＡに入射されるため、光強度パターンに応じて活性層のキャリア密度が変動する。活性層の屈折率がキャリア密度に依存するので、光が透過する際の位相が光強度パターンに応じて変動することになり、位相歪が生じる。
【００１６】
＜実施の形態１＞
＜装置構成＞
図１は本発明に係る実施の形態１の半導体光増幅器（ＳＯＡ）１００の構成を示す斜視図である。ＳＯＡ１００は、入射された位相変調された信号光を小さい位相歪で増幅して出射することができる。
【００１７】
図１に示すようにＳＯＡ１００は、階段状に延在する光増幅領域３が電気的に高抵抗の受動導波路領域４ａおよび４ｂによって光増幅領域３ａ、３ｂおよび３ｃに区分されている。すなわち、光増幅領域３の延在方向（Ｘ方向）において、所定間隔で受動導波路領域４ａおよび４ｂが設けられることで、光増幅領域３ａ、３ｂおよび３ｃが規定されている。換言すれば、光増幅領域３ａと３ｂとの間に受動導波路領域４ａが設けられ、光増幅領域３ｂと３ｃとの間に受動導波路領域４ｂが設けられている。
【００１８】
各光増幅領域内には、Ｘ方向に延在する活性層８が設けられており、各光増幅領域は活性層８をコアとする光導波路（以後、導波路と呼称）であると言える。より具体的には、階段状の光増幅領域３のうち、上段側となる領域の内部にＸ方向に延在するように活性層８が設けられており、上段側となる領域の上面にはｐ側電極１（第１電極）が設けられ、下段側となる領域の上面にはｎ側電極２（第２電極）が設けられ、ｐ側電極１およびｎ側電極２を電源（図示せず）の正、負の出力にそれぞれ接続して順方向電流を注入することでＳＯＡ１００が駆動し、活性層８をコアとして光を導波する。
【００１９】
光増幅領域３は、電気的に高抵抗の受動導波路領域４ａおよび４ｂによって区分されることで、光増幅領域３ａ、３ｂおよび３ｃが直列に配置された構成となる。そして、図１示すように、ｐ側電極１をｐ側電極１ａ、１ｂおよび１ｃとしてそれぞれ光増幅領域３ａ、３ｂおよび３ｃの上段側となる領域の上面に配置し、ｎ側電極２をｎ側電極２ａ、２ｂおよび２ｃとしてそれぞれ光増幅領域３ａ、３ｂおよび３ｃの下段側となる領域の上面に配置している。この構成により、光増幅領域３ａ〜３ｃは電気的に縦続接続され、それぞれが個々に駆動可能な光増幅領域となるが、ｎ側電極２ａとｐ側電極１ｂとを配線ＷＲにより電気的に接続し、ｎ側電極３ｂとｐ側電極１ｃとを配線ＷＲにより電気的に接続することで、光増幅領域３ａ〜３ｃが直列接続されることとなる。図１においては、配線ＷＲは金線をワイヤボンディングした構成としている。
【００２０】
図１では３つの光増幅領域を設けた構成を示したが、光増幅領域の個数は２つ以上であれば良い。また、図１においては、光増幅領域３ａ、３ｂおよび３ｃのＸ方向の長さを領域長とし、それぞれＬ１、Ｌ２およびＬ３とし、それぞれの長さを同じ長さとしたが、これに限定されるものではない。
【００２１】
図２は、図１におけるＡ−Ａ線での矢視断面を示す断面図であるが、何れの光増幅領域も同じ断面構成であるので、光増幅領域３の断面として説明する。
【００２２】
図２に示されるように、ＳＯＡ１００はＦｅ（鉄）等が添加された半絶縁性のＩｎＰ（インジウムリン）基板５（化合物半導体基板）上に、ｎ型ＩｎＰ層６、下部ＳＣＨ（Separate Confinement Heterostructure：分離閉じ込めヘテロ構造）層７、活性層８および上部ＳＣＨ層９が積層された積層膜を有し、当該積層膜の両側に積層膜と同じ高さの電流狭窄用のブロック層１１が配置され、積層膜およびブロック層１１の上部に上部クラッドとなるｐ型ＩｎＰ層１２が配置されている。ｐ型ＩｎＰ層１２上にはｐ型コンタクト層１３が配置され、ｐ型コンタクト層１３上にはｐ側電極１が配置されている。
【００２３】
活性層８を含む導波路（活性層導波路）から離れたｎ型ＩｎＰ層６の上面にｎ側電極２が配置されている。ｎ側電極２の配置位置は、導波モードの光強度が活性層導波路中央に比べて２桁以上減衰した位置である。このような位置に配置することで、活性層導波路に対する電極の影響を低減できる。
【００２４】
活性層８は、例えば波長１５５０ｎｍ近傍のＣ帯波長に発光波長を有する多重量子井戸（Multiple Quantum Well：ＭＱＷ）層で構成しても良く、バルクのエピタキシャル層で構成しても良い。活性層８の組成はインジウム（Ｉｎ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）およびリン（Ｐ）を含むＩｎＧａＡｓＰの４元系またはアルミニウム（Ａｌ）、Ｇａ、ＩｎおよびＡｓを含むＡｌＧａＩｎＡｓの４元系の化合物半導体が適するが、組成や波長帯はこれらに限定されるものではない。
【００２５】
また、図１および図２では、各半導体層中のキャリアの導電型の一例を示したが、ｐ型とｎ型とが入れ替わった導電型であっても良い。
【００２６】
受動導波路領域４ａおよび４ｂは、意図した利得部および光吸収部を有しない、透明に近い導波路であり、電流駆動または電圧駆動するための電極も有さない導波路であり、隣り合う光増幅領域間を光学的に接続し、また、活性層導波路を駆動する際の順方向の抵抗値に比べて高い抵抗値、例えば、１ｋΩ以上、望ましくは１０ｋΩ以上に設定されることで、隣り合う光増幅領域間を実質的に電気的に絶縁する。なお、受動導波路の構成については、後に詳述する。
【００２７】
ここで、活性層導波路の順方向の抵抗値は、駆動条件と光増幅領域の領域長に依存する。典型的な例として、駆動電圧、駆動電流および光増幅領域の領域長が、それぞれ１．５Ｖ、５０ｍＡおよび３００μｍの場合では、見かけの順方向の抵抗値は３０Ωとなるが、光増幅領域の領域長が２倍の６００μｍなると、駆動電圧および駆動電流は、それぞれ１．５Ｖおよび１００ｍＡになるので、見かけの順方向の抵抗値は１５Ωとなる。なお、駆動電圧を上げて駆動電流が大きくなると見かけの順方向の抵抗値は下がる。このような活性層導波路の順方向の抵抗値に比べ、受動導波路領域４ａおよび４ｂの抵抗値は、何れも１桁以上大きな値に設定されることとなり、隣り合う光増幅領域間は受動導波路領域４ａおよび４ｂにより実質的に電気的に絶縁されることとなる。
【００２８】
活性層導波路を駆動する際の順方向の抵抗値に比べて高い抵抗値の受動導波路領域４ａおよび４ｂ設け、光増幅領域３ａ、３ｂおよび３ｃを直列に接続することで、これらを１つの電流源を用いて同じ電流値で駆動することができる。
【００２９】
図３は、ＳＯＡ１００の駆動の仕組みを説明する模式図である。図３においては、ＳＯＡ１００の延在方向（Ｘ方向）での概略断面図であり、半絶縁性のＩｎＰ基板５上に光増幅領域３ａ〜３ｃが受動導波路領域４ａおよび４ｂによって区切られて配置された状態を模式的に示している。なお、図３においては、光増幅領域３ａ〜３ｃの各領域長が、光増幅領域３ａが最も長く、光増幅領域３ｃが最も短く設定され、それぞれが異なる長さとなっており、同じ駆動電流を得るために必要な印加電圧が異なものとしている。
【００３０】
光増幅領域３ａ〜３ｃの上面にはｐ側電極１ａ〜１ｃがそれぞれ配置され、ｐ側電極１ａ〜１ｃには、それぞれ電圧Ｐ１（４．８Ｖ）、Ｐ２（３．３Ｖ）およびＰ３（１．７Ｖ）が印加されている。なお、電圧Ｐ１は外部の電流源ＰＷから印加されるが、ｎ側電極２ａ、２ｂおよび２ｃ（何れも図示せず）のそれぞれの電圧Ｎ１（３．３Ｖ）、Ｎ２（１．７Ｖ）およびＮ３（０Ｖ）は、電圧降下によって生じる電圧である。また、ｐ側電極１ｂおよび１ｃは、それぞれｎ側電極２ａおよび２ｂに接続されるので、電圧Ｎ１（３．３Ｖ）およびＮ２（１．７Ｖ）が印加されている。なお、上記電極数および各数値は一例であり、これに限定されるものではない。
【００３１】
図４は、光増幅領域３ａ〜３ｃが直列に接続された状態を示す回路図であり、電流源ＰＷから５０ｍＡの電流が供給され、光増幅領域３ａ〜３ｃのそれぞれに５０ｍＡの電流が流れることを示している。なお、電流源ＰＷから印加される駆動電圧は、各光増幅領域に印加される電圧の総和の値となる。
【００３２】
このように、ＳＯＡ１００では各光増幅領域がそれぞれ等しい電流で駆動され、全ての光増幅領域を並列に駆動する構成と比べて、駆動電流を小さくでき、駆動電圧を大きくできる。
【００３３】
ここで消費電力について検討する。ＳＯＡにおける消費電力は、ＳＯＡの駆動電流×ＳＯＡに印加される駆動電圧に等しいため、光増幅領域を並列に接続する場合と直列に接続する場合とで差がない。しかし、ＳＯＡに給電する外部駆動回路（図示せず）を含む消費電力は、駆動電流×回路への給電電圧であるため、回路への給電電圧が同じとすれば駆動電流が小さい方、すなわち光増幅領域を直列に接続する構成の方が低消費電力になる。全消費電力は、ＳＯＡにおける消費電力と外部駆動回路の消費電力の和であるため、全消費電力についても光増幅領域を直列に接続する構成の方が低消費電力にできる効果がある。
【００３４】
＜リッジ導波路構造のＳＯＡ＞
以上説明したＳＯＡ１００は、断面構造として埋め込み導波路構造の例を示したが、本発明の適用は埋め込み導波路構造のＳＯＡに限定されるものではなく、図５および図６に示すリッジ導波路構造のＳＯＡにも適用できる。
【００３５】
図５は、リッジ導波路構造のＳＯＡ１００Ａの構成を示す斜視図であり、図６は、図５におけるＢ−Ｂ線での矢視断面を示す断面図であるが、何れの光増幅領域も同じ断面構成であるので、光増幅領域３の断面として説明する。なお、図５および図６においては、図１および図２を用いて説明したＳＯＡ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００３６】
図５に示すようにＳＯＡ１００Ａは、階段状に延在する光増幅領域３が電気的に高抵抗の受動導波路領域４ａおよび４ｂによって光増幅領域３ａ、３ｂおよび３ｃに区分されている構成は図１に示したＳＯＡ１００と同じであるが、各光増幅領域内に設けられる活性層８Ａは、光増幅領域３の上段側の領域内に、当該領域の幅方向（Ｙ方向）全域に広がる幅を有するように設けられている。そして、活性層８Ａの上方に対応する位置の光増幅領域３の上段側の上面にはメサ部ＭＳが突出するように設けられている。メサ部ＭＳは光増幅領域３の延在方向（Ｘ方向）に沿って延在し、ｐ側電極１ａ、１ｂおよび１ｃは、少なくともメサ部ＭＳの上部を覆うように設けられている。なお、受動導波路領域４ａおよび４ｂは、メサ部ＭＳを区分するようにも設けられている。
【００３７】
図６に示されるように、ＳＯＡ１００Ａは、半絶縁性のＩｎＰ基板５上に、ｎ型ＩｎＰ層６、下部ＳＣＨ層７、活性層８Ａおよび上部ＳＣＨ層９が積層された積層膜を有し、上部ＳＣＨ層９上にメサ部ＭＳを構成するｐ型ＩｎＰ層１２が配置され、ｐ型ＩｎＰ層１２上にはｐ型コンタクト層１３が配置されている。ｐ型ＩｎＰ層１２およびｐ型コンタクト層１３を含むメサ部ＭＳの幅方向両側は絶縁膜１０で覆われ、絶縁膜１０は上部ＳＣＨ層９の一部上部まで覆うように設けられている。ｐ型コンタクト層１３上は絶縁膜１０で覆われず、ｐ側電極１が接触するように設けられ、ｐ側電極１は絶縁膜１０で覆われた上部ＳＣＨ層９の上方まで覆うように設けられている。
【００３８】
活性層８Ａを含む導波路（活性層導波路）から離れたｎ型ＩｎＰ層６の上面にｎ側電極２が配置されている。ｎ側電極２の配置位置は、導波モードの光強度が活性層導波路中央に比べて２桁以上減衰した位置である。
【００３９】
このようなリッジ導波路構造のＳＯＡ１００Ａにおいては、ｐ側電極１からｐ型コンタクト層１３の絶縁膜１０で覆われていない部分にキャリアが注入され、メサ部ＭＳを構成するｐ型ＩｎＰ層１２を介して活性層８Ａのうち、メサ部ＭＳ直下の部分が励起され、導波路を構成する。
【００４０】
図１および図２に示した埋め込み導波路構造のＳＯＡ１００は、活性層８の放熱性に優れ、高温での特性劣化が抑制され、長期の信頼性を確保できるという利点があるが、図５および図６に示したリッジ導波路構造のＳＯＡ１００Ａにおいては、埋め込み導波路構造に比べて電流狭窄用のブロック層１１が不要となり、製造工程が簡略化できると言う利点がある。
【００４１】
＜ｐ側電極の配置の変形例＞
以上説明したＳＯＡ１００および１００Ａにおいては、ｐ側電極１を各光増幅領域の幅方向側方に配置し、ｎ側電極２をその反対側に配置した例を示したが、ｐ側電極１およびｎ側電極２の配置はこれに限られるものではなく、図７に示すＳＯＡ１００Ｂのように、隣り合う光増幅領域で、ｐ側電極１およびｎ側電極２の配置が互いに逆配置となるようにしても良い。なお、図７においては、図１を用いて説明したＳＯＡ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００４２】
図７に示すＳＯＡ１００Ｂにおいては、階段状の光増幅領域３が上段側となる領域の幅方向（Ｙ方向）両側に下段側となる領域が設けられた構成となっている。そして、図７示すように、光増幅領域３ａにおいては、ｐ側電極１ａは光増幅領域３ａの上段側となる領域の上面から一方の下段側となる領域の上面にかけて設けられ、ｎ側電極２ａは他方の下段側となる領域の上面に設けられている。また、光増幅領域３ｂにおいては、ｎ側電極２ｂは光増幅領域３ｂの一方の下段側となる領域の上面に設けられ、ｐ側電極１ｂは、光増幅領域３ｂの上段側となる領域の上面から他方の下段側となる領域の上面にかけて設けられている。また、光増幅領域３ｃにおいては、ｐ側電極１ｃは光増幅領域３ｃの上段側となる領域の上面から一方の下段側となる領域の上面にかけて設けられ、ｎ側電極２ｃは他方の下段側となる領域の上面に設けられている。そして、ｎ側電極２ａとｐ側電極１ｂとの間、ｎ側電極２ｂとｐ側電極１ｃとの間には、電極間を接続する配線パターン１４が設けられている。
【００４３】
このように、隣り合う光増幅領域でｐ側電極１およびｎ側電極２を交互に配置することで、隣り合う光増幅領域間のｐ側電極とｎ側電極とを接続する配線パターン１４を短くすることができ、配線の低抵抗化が可能となる。また、導波路部分を配線パターンが乗り越える必要がなくなることから、配線パターンの断線など、製造工程で起こりうる不具合の可能性を低減することができる。なお、配線パターン１４を設ける代わりに、隣り合うｐ側電極１およびｎ側電極２の一方を延在させて他方と接続する構成としても良い。
【００４４】
＜受動導波路の構成＞
次に、受動導波路の断面構成について、光増幅領域３の延在方向の断面図を用いて説明する。図８は、活性層８を含む導波路（活性層導波路）の活性層８の幅方向中央部分での断面図であり、便宜的にｐ型コンタクト層１３およびｐ側電極１は図示を省略している。図８に示すように、半絶縁性のＩｎＰ基板５上に、ｎ型ＩｎＰ層６、下部ＳＣＨ層７、活性層８、上部ＳＣＨ層９およびｐ型ＩｎＰ層１２が積層されており、受動導波路領域４ａおよび４ｂは、それぞれｐ型ＩｎＰ層１２の最表面からＩｎＰ基板５に達するように設けられたトレンチＴＲ内に多層膜を埋め込むことで構成されている。
【００４５】
すなわち、トレンチＴＲ内には底面側から順に、下部ｉ−ＩｎＰ層１５、活性層８と同じ厚さの透明導波路コア層１７（透明導波路）および上部ｉ−ＩｎＰ層１６が積層されており、下部ｉ−ＩｎＰ層１５は、透明導波路コア層１７と活性層８との高さ方向（Ｚ方向）の位置が揃うように厚みが調整され、上部ｉ−ＩｎＰ層１６は、その上面がｐ型ＩｎＰ層１２の最表面と揃うように厚みが調整されている。
【００４６】
透明導波路コア層１７は活性層８より発光波長が短波長となるような組成とし、例えば、バルクのＩｎＧａＡｓＰまたはＡｌＧａＩｎＡｓの４元系の化合物半導体が適する。なお、受動導波路の製造方法については後に詳述する。
【００４７】
図９は、受動導波路の形成が完了した状態で導波路（活性層導波路）を上面側から見た平面図である。図９においては受動導波路領域４ａおよび４ｂを上部ｉ−ＩｎＰ層１６の埋め込み領域として表し、光増幅領域３ａ〜３ｃをｐ型ＩｎＰ層１２の領域として表す。また破線は、活性層８が形成された領域を示している。なお、活性層８は屈折率閉じ込め導波路となる。
【００４８】
受動導波路領域４ａおよび４ｂはエピタキシャル成長による埋め込み再成長によって形成されるが、エピタキシャルの条件によっては、受動導波路と光増幅領域との境界に突起上の盛り上がりが生じることがあり、活性層導波路を均一な幅で形成しようとする際にプロセス上の障害となりやすい。このような突起は、基板の結晶方位と関連があり、受動導波路部を、受動導波路部と光増幅領域の境界で突起が軽減するような結晶方位、例えば（１１０）方向の沿うように形成することで、突起の形成を抑制することができる。なお、（１１０）方向は、光増幅領域３が延在方向（Ｘ方向）に平行な長辺との関係で言えば、光増幅領域３の長辺に対して平面視でθ＝４５°あるいはθ＝１３５°で傾くように受動導波路領域４ａおよび４ｂを設けると良い。なお、上記角度以外にθ＝６０°またはθ＝１２０°としても突起の形成を抑制する効果がある。
【００４９】
また、図９に示すように受動導波路領域４ａおよび４ｂを光増幅領域３の長辺に対して平面視で傾けて設けることで、受動導波路と光増幅領域との界面が傾斜を有することとなるが、これは光増幅領域内への反射戻り光を抑制するという観点からも望ましい構成である。すなわち、光増幅領域内への反射戻り光は、光波の干渉の結果、利得スペクトルにおける波長リップルを生じ、ＳＯＡ内部を伝搬する信号光のスペクトルおよび時間波形に影響を及ぼすので、反射戻り光を抑制することが望ましいからである。
【００５０】
図１０には、受動導波路領域４ａおよび４ｂを光増幅領域３の長辺に対して平面視で傾けて設けたＳＯＡ１００Ｃの構成を示す斜視図である。なお、図１０に示すＳＯＡ１００Ｃにおいては、受動導波路領域４ａおよび４ｂが傾斜して設けられている以外は図１を用いて説明したＳＯＡ１００と同であり、重複する説明は省略する。
【００５１】
＜受動導波路の形成方法＞
次に、活性層導波路の幅方向中央部分での断面図である図１１〜図１６を用いて、受動導波路の形成方法について説明する。まず、図１１〜図１３を用いて、エピタキシャル成長を用いた埋め込み再成長による形成方法を説明する。
【００５２】
まず、図１１に示す工程において、半絶縁性のＩｎＰ基板５上に、ｎ型ＩｎＰ層６、下部ＳＣＨ層７、活性層８、上部ＳＣＨ層９およびｐ型ＩｎＰ層１２を順次エピタキシャル成長により形成して積層膜を形成する。なお、各層の形成には周知技術を使用することができるので説明は省略する。そして、形成した積層膜上にＳｉＯ２等のエッチングマスク５２を設ける。エッチングマスク５２は、受動導波路の形成位置に対応する部分が開口部ＯＰとなっている。
【００５３】
次に、図１２に示す工程において、エッチングマスク５２を用いてドライエッチングによりｐ型ＩｎＰ層１２、上部ＳＣＨ層９、活性層８、下部ＳＣＨ層７およびｎ型ＩｎＰ層６を順次エッチングにより除去し、ＩｎＰ基板５内に達するトレンチＴＲを形成する。なお、各層のエッチングには周知技術を使用することができるので説明は省略する。
【００５４】
次に、図１３に示す工程において、エッチングマスク５２を形成した状態でトレンチＴＲ内に、底面側から順に下部ｉ−ＩｎＰ層１５、透明導波路コア層１７および上部ｉ−ＩｎＰ層１６をバットジョイント成長と呼称されるエピタキシャル成長により再成長させることでバットジョイント結合した積層膜を形成し、高抵抗の受動導波路領域４ａおよび４ｂを得る。バットジョイント結合とは、活性層８と透明導波路コア層１７のように異なる組成の層どうしが結合された構成である。エッチングマスク５２は、バットジョイント結合の積層膜を形成した後に除去される。
【００５５】
このような製造方法を採ることで、位相変調光を低歪で増幅するＳＯＡをモノリシック集積回路として実現できる。
【００５６】
なお、受動導波路領域４ａおよび４ｂの幅方向（Ｘ方向）の長さ（領域長）は、光増幅領域３ａ〜３ｃの電気的な分離が可能で、トレンチＴＲ内部でエピタキシャル成長が可能な長さであれば、短い方が好ましく、例えば３０μｍなどの領域長に設定される。
【００５７】
次に、図１４〜図１６を用いて、イオン注入による受動導波路の形成方法について説明する。
【００５８】
まず、図１４に示す工程において、半絶縁性のＩｎＰ基板５上に、ｎ型ＩｎＰ層６、下部ＳＣＨ層７、活性層８、上部ＳＣＨ層９およびｐ型ＩｎＰ層１２を順次エピタキシャル成長により形成して積層膜を形成する。そして、形成した積層膜上にＳｉＯ２等のイオン注入マスク５３を設ける。イオン注入マスク５３は、受動導波路の形成位置に対応する部分が開口部ＯＰとなっている。
【００５９】
次に、図１５に示す工程において、イオン注入マスク５３の上方からプロトン（Ｈ＋）またはヘリウム（Ｈｅ＋）などのイオン注入を行うことで、図１６に示されるように、開口部ＯＰの下方の活性層８をイオン注入領域１８とし、また、開口部ＯＰの下方のｐ型ＩｎＰ層１２および上部ＳＣＨ層９をイオン注入領域１８１とし、開口部ＯＰの下方の下部ＳＣＨ層７およびｎ型ＩｎＰ層６とＩｎＰ基板５の一部をイオン注入領域１８２とする。イオン注入マスク５３はイオン注入後に除去される。
【００６０】
このような製造方法を採ることで、位相変調光を低歪で増幅するＳＯＡの製造においてエピタキシャル成長の回数を低減できる。
【００６１】
プロトンまたはヘリウムがイオン注入されたイオン注入領域１８、１８１および１８２は高抵抗化されるが、屈折率閉じ込め導波路構造が維持されるため、埋め込み再成長の場合と同様の高抵抗領域が得られる。
【００６２】
図１７は、イオン注入により受動導波路を形成した場合の活性層導波路の幅方向中央部分での断面図であり、便宜的にｐ型コンタクト層１３およびｐ側電極１は図示を省略している。
【００６３】
図１８は、受動導波路の形成が完了した状態で導波路（活性層導波路）を上面側から見た平面図である。図１８においては受動導波路領域４ａおよび４ｂをイオン注入領域１８１として表し、光増幅領域３ａ〜３ｃをｐ型ＩｎＰ層１２の領域として表す。また破線は、活性層８が形成された領域を示している。
【００６４】
イオン注入により受動導波路を形成した場合は、埋め込み再成長によって形成した場合のような、受動導波路と光増幅領域との境界に突起上の盛り上がりが生じることがなく、また、受動導波路と光増幅領域との界面における急峻な屈折率変化がないので、受動導波路領域４ａおよび４ｂを光増幅領域３の長辺に対して平面視で傾けない場合でも、光増幅領域内部への反射戻り光を小さくできる。
【００６５】
＜反射戻り光のさらなる低減＞
光増幅領域内部への反射戻り光を小さくする方法としては、ＳＯＡの光入射端面および光出射端面に、公知の方法により誘電多層膜の低反射膜を形成する方法が挙げられる。誘電多層膜としては、高屈折率誘電体（ＴｉＯ２、Ｔａ２Ｏ５、ＳｉＮなど）と、低屈折率誘電体（Ａｌ２Ｏ３、ＳｉＯ２など）とを交互に積層した多層膜が挙げられる。
【００６６】
また、図９においては、受動導波路領域４ａおよび４ｂを光増幅領域３の長辺に対して平面視で傾けた構成を示したが、活性層８を含む導波路（活性層導波路）をＳＯＡの光入射端面および光出射端面に対して傾斜させるように形成する方法が挙げられる。
【００６７】
図１９は、活性層導波路をＳＯＡの光入射端面および光出射端面に対して角度φ傾斜させた場合の活性層導波路を上面側から見た平面図である。図１９においては受動導波路領域４ａおよび４ｂを上部ｉ−ＩｎＰ層１６の埋め込み領域として表し、光増幅領域３ａ〜３ｃをｐ型ＩｎＰ層１２の領域として表す。また破線は、活性層８が形成された領域を示している。
【００６８】
図１９に示すように活性層８はＳＯＡの光入射端面および光出射端面に対して角度φ傾斜しており、角度φを７°程度とすることで、光入射端面および光出射端面から光増幅領域内部への反射戻り光を小さくすることができる。傾斜角度φが大きいほど光増幅領域内部への反射が減少するが、ＳＯＡと光ファイバとの結合の調整等を考慮すると、傾斜角度φは７°程度とすることが望ましい。
【００６９】
活性層８を含む導波路（活性層導波路）の形成は、半絶縁性のＩｎＰ基板５上にｎ型ＩｎＰ層６、下部ＳＣＨ層７、活性層８および上部ＳＣＨ層９を順次エピタキシャル成長させて積層膜とし、ＳＯＡの導波路幅分だけをメサとして残すように積層膜をエッチングして、導波路の形状の積層膜のメサを形成する。このとき、活性層８を含む導波路のメサを、ＳＯＡの光入射端面および光出射端面に対して角度φ傾斜するようにパターニングする。その後、積層膜のメサの両側に積層膜と同じ高さの電流狭窄用のブロック層１１をエピタキシャル成長させ、積層膜およびブロック層１１の上部にｐ型ＩｎＰ層１２をエピタキシャル成長させる。なお、ブロック層１１は、例えばｐ型ＩｎＰ層、ｎ型ＩｎＰ層などの複数の化合物半導体層を積層することで形成され、その際に図２で示されるような不均一な多層構造となるが、ブロック層１１の組成、製法等は公知であるので、説明は省略する。
【００７０】
＜ＳＯＡの動作＞
次に、本実施の形態１のＳＯＡの動作についてシミュレーションを行った結果を説明する。シミュレーションにおいては、ＳＯＡに位相変調光を入射させ、得られた増幅光の時系列データを光強度および位相変調光のコンステレーション図に換算して比較することで、位相変調光を低歪みで増倍するのに適した構造を検討した。計算には出力光の複素振幅を時系列で出力可能な市販の半導体レーザのシミュレータを用いた。具体的には下記の手順でシミュレーションを行った。
【００７１】
ステップ１：計算を行うＳＯＡの各種構造パラメータを仮定する。
【００７２】
仮定する構造パラメータは、導波路幅、導波路長、断面構造（活性層厚さ、クラッド厚さ等）、駆動条件、入射光強度等である。
【００７３】
計算に際し必要となる各種物性パラメータ（屈折率、微分利得、それらの温度依存性等）は、シミュレーションでの駆動電流対光出力特性（Ｉ−Ｌ特性）が実測値に近くなるように予め設定しておく。
【００７４】
ステップ２：シミュレータ上で理想的な位相変調器から発生される所定のシンボルレートのＰＲＢＳ（疑似ランダム信号）のＱＰＳＫ位相変調光をＳＯＡに入射させる。
【００７５】
ステップ３：出力光の複素振幅に対し、波長フィルタ透過によるノイズ減と受信器の雑音に相当する雑音付加を施した後、振幅と位相を抽出し、コンステレーションデータを作成する。さらにデータ品質の指標であるＥＶＭ（Error Vector Magnitude：エラーベクトル振幅）を算出する。なお、計算において、入力する信号光のシンボルレートは２５．１ＧＨｚ、波長フィルタは１ｎｍの波長幅とした。
【００７６】
上記シミュレーションでは、図２０に示すような２つの光増幅領域を備えるＳＯＡ９０をモデルとして計算した。図２０に示すＳＯＡ９０は、光入射側の光増幅領域３ａと、光出射側の光増幅領域３ｂとを有し、光増幅領域３ａの光増幅領域長をＬ１、光増幅領域３ｂの光増幅領域長をＬ２とし、両者の和を５００μｍで一定とし、長さの配分を変えてシミュレーションを行った。なお、受動導波路領域４ａの長さは３０μｍとし、電気的絶縁体と想定した。各光増幅領域は、光伝搬方向に一様で導波路幅を１．５μｍ、活性層８の厚さを全域で４０ｎｍとし、各光増幅領域を５０ｍＡで駆動した。入射光強度は、０．１ｍＷとした。ＳＯＡ９０の両端面は無反射膜コーティングを想定した。
【００７７】
図２１は、横軸をＬ１（μｍ）、縦軸をＥＶＭ値（％）として、Ｌ１の長さを変えて計算した結果をプロットした図である。Ｌ１の長さが１００μｍから３５０μｍの範囲では光入射側の光増幅領域３ａのＬ１が大きくなり、光出射側の光増幅領域３ｂのＬ２が小さくなるほどＥＶＭ値が小さくなる、すなわち信号光品質が改善していることが判る。なお、Ｌ１の長さが１００μｍより小さい場合およびＬ１の長さが３５０μｍを超える場合には、この特性には当てはまらない。
【００７８】
このことから、光入射側の光増幅領域３ａのＬ１を大きくし、光出射側の光増幅領域３ｂのＬ２を小さくし、例えば、図２１の結果に基づけば、Ｌ１＝３５０μｍ、Ｌ２＝１５０μｍとすることで、ＳＯＡの全素子長が同じで、同じ駆動電流値で駆動する場合であっても、他のＬ１とＬ２の組み合わせの場合よりも良好な品質の増幅信号光を得ることができる。
【００７９】
他方、図２１からわかるように、良好な増幅特性を示すＬ２の長さには下限があり、ＳＯＡの領域長の比率でＥＶＭが改善されているのは、Ｌ１／全ＳＯＡ領域長が２５０／５００〜４５０／５００の範囲であり、さらに改善されているのは３００／５００〜４００／５００の範囲である。Ｌ２が極端に短くなると、光出射側の光増幅領域のキャリア密度の増大が飽和することに伴い、光増幅領域長が短いことによる利得の減少が支配的となり、光出射側の光増幅領域の影響が相対的に小さくなるためと考えられる。Ｌ２の長さは、全ＳＯＡ領域長に対して、１／１０以上１／２以下、さらに好ましくは１／５以上２／５以下の範囲にあることが望ましい。
【００８０】
次に、各光増幅領域の長さの配分を変えることでＥＶＭが改善する要因について説明する。図２２および図２３は、上述したＥＶＭを算出した際のコンステレーションのデータをプロットした図であり、縦軸および横軸は、それぞれ、計算で得られるＳＯＡ光出力の複素電界振幅の時系列データから位相変調の信号タイミングごとに抜き出したＳＯＡ光出力の複素振幅の虚部（Ｑ）および実部（Ｉ）の大きさを表し、任意単位で表示した。
【００８１】
ＱＰＳＫ（Quadrature Phase Shift Keying）変調光を増幅しているので、図２２および図２３では、位相が９０°ずつ異なる符号化された４か所の位相状態が表れている。図２２は、Ｌ１＝３５０μｍ、Ｌ２＝１５０μｍの場合の計算結果、図２３は、Ｌ１＝１５０μｍ、Ｌ２＝３５０μｍの場合の計算結果である。原点からの距離は光強度を意味するが、図２２および図２３でほとんど差がない。一方、位相については図２３の方が円周方向にばらつきが広がっており、ＥＶＭの差が位相ばらつきの違いに起因することが判る。
【００８２】
図２２および図２３では、破線で囲んでコンステレーションのばらつき範囲を示した。位相ばらつきは、入射光の光強度のパターンに依存してＳＯＡのキャリア密度が変動し、屈折率を変動させて位相歪みを生じるために生じる。図２２の条件では、増幅により光強度が増大して位相歪みが生じやすい光出射側の光増幅領域３ｂにおいて、領域長が小さく活性層の体積が小さくなっている。このため、注入キャリア密度が高くなっており、光強度の大きな信号を増幅して活性層内のキャリア密度が減少しても、キャリア密度は高速で回復する。そのため、入射光の光強度のパターンに依存したＳＯＡのキャリア密度変動が減少し、増幅光の位相歪みが減少することになる。この結果、位相歪の小さいＳＯＡを得ることができる。
【００８３】
なお、以上の説明においては２つの光増幅領域を備えるＳＯＡ９０をモデルとしたが、光増幅領域の個数はこれに限定されるものではなく、さらに多くても良い。その場合は、領域長が最も長い光増幅領域がＳＯＡの光入射側となり、領域長が最も短い光増幅領域がＳＯＡの光出射側となるように配列すれば良い。
【００８４】
＜実施の形態２＞
図２４は、本発明に係る実施の形態２のＳＯＡ２００の構成を示す斜視図である。ＳＯＡ２００は、複数の光増幅領域を電気的に縦続接続して駆動するＳＯＡにおいて、光増幅領域および受動導波路領域の導波路の形状が、光入射側から光出射側に向かうにつれて導波路幅が拡大するテーパ形状となっている。
【００８５】
図２４に示すＳＯＡ２００は、光入射側の光増幅領域３ａと、光出射側の光増幅領域３ｂとを有し、光増幅領域３ａの光増幅領域長をＬ１、光増幅領域３ｂの光増幅領域長をＬ２とし、受動導波路領域４ａの領域長をＳ１としている。そして、光入射端の導波路幅Ｗ１が１．５μｍであり、光出射端の導波路幅Ｗ２が３．０μｍとなるように、導波路の形状がテーパ形状となっている。なお、導波路は光入射端と光出射端とを直線で繋いだ直線テーパ形状とすれば良い。また、受動導波路領域４ａの領域長Ｓ１を３０μｍとし、受動導波路領域長の総和（Ｌ１＋Ｌ２）を５００μｍとする。
【００８６】
以上のような構成を有するＳＯＡ２００では、光出射側の光増幅領域３ｂにおいて、導波路幅の増大に伴って導波モードのサイズが増大し、光子密度の増大が軽減されるので、活性層の注入キャリア変動が抑制され増幅光の位相歪が小さくなる。
【００８７】
このように、ＳＯＡ中における光の進行方向に対して、隣接する光増幅領域のｎ側電極とｐ側電極とが電気的に縦続接続され、両端の光増幅領域への給電により全ての光増幅領域が駆動される構成において、光増幅領域および受動導波路領域の導波路の形状を、光入射側から光出射側に向かうにつれて導波路幅が拡大するテーパ形状とすることにより、位相歪の小さいＳＯＡを得ることができる。
【００８８】
なお、導波路のテーパ形状は、少なくとも出射端に最も近い光増幅領域において採用すれば効果を奏し、全ての光増幅領域で導波路をテーパ形状としなくても良い。なお、光増幅領域は２つに区分された構成に限定されず、３つ以上に区分しても良い。
【００８９】
＜実施の形態３＞
図２５は、本発明に係る実施の形態３のＳＯＡ３００の活性層８を含む導波路（活性層導波路）の活性層８の幅方向中央部分での断面図であり、便宜的にｐ型コンタクト層１３およびｐ側電極１は図示を省略している。ＳＯＡ３００は、複数の光増幅領域を電気的に縦続接続して駆動するＳＯＡにおいて、少なくとも１つの光増幅領域における導波路の活性層の光閉じ込め係数が、他の光増幅領域と異なり、光増幅器中における光の進行方向に対して、各光増幅領域が光閉じ込め係数が小さくなる降順に配置されている。
【００９０】
図２５に示すＳＯＡ３００は、光出射端側の光増幅領域３ｂの活性層８２の厚さを、光入射端側の光増幅領域３ａの活性層８１の厚さより薄くすることで、光閉じ込め係数を小さくしている。このようにすることで、光増幅領域３ｂの活性層８２の体積が、光増幅領域３ａの活性層８１の体積よりも厚みの差分だけ小さくなるので、同じ注入電流に対する活性層内の注入キャリア密度が大きくなる。すなわち光増幅領域長を短くした場合と同様にキャリア密度の回復が高速化する。そのため、入射光の光強度のパターンに依存したＳＯＡのキャリア密度変動が減少し、増幅光の位相歪みが減少することになる。この結果、位相歪の小さいＳＯＡを得ることができる。なお、活性層８２の厚さは、例えば活性層８１の厚さの１／２〜１／３程度とすれば良い。この場合、活性層８１と活性層８２とで幅が同じであれば、活性層８２の光閉じ込め係数は活性層８１の光閉じ込め係数の１／２〜１／３程度となる。
【００９１】
なお、光出射端側の光増幅領域３ｂの活性層８２の厚さを、光入射端側の光増幅領域３ａの活性層８１の厚さより薄くするには、半絶縁性のＩｎＰ基板５上にｎ型ＩｎＰ層６、下部ＳＣＨ層７および活性層８を順次エピタキシャル成長で形成した後、光出射側となる光増幅領域の活性層８のみが開口部となったエッチングマスクを形成し、開口部に露出する活性層８を所定の厚さまでエッチングにより除去する。エッチングマスクの除去後に入射側と出射側の光増幅領域に対して、上部ＳＣＨ層９およびｐ型ＩｎＰ層１２を順次エピタキシャル成長させれば良い。
【００９２】
このように、ＳＯＡ中における光の進行方向に対して、隣接する光増幅領域のｎ側電極とｐ側電極とが電気的に縦続接続され、両端の光増幅領域への給電により全ての光増幅領域が駆動される構成において、少なくとも１つの光増幅領域の活性層の光閉じ込め係数が、他の光増幅領域と異なり、光増幅器中における光の進行方向に対して、各光増幅領域を光閉じ込め係数が小さくなる降順に配置することにより、位相歪の小さいＳＯＡを得ることができる。
【００９３】
なお、以上の説明においては２つの光増幅領域を備えるＳＯＡ３００について説明したが、光増幅領域の個数はこれに限定されるものではなく、さらに多くても良い。その場合は、活性層の光閉じ込め係数が最も小さい光増幅領域がＳＯＡの光出射側となるように配列すれば良い。
【００９４】
＜実施の形態４＞
図２６は、本発明に係る実施の形態４のＳＯＡ４００の構成を示す斜視図であり、図２７は、ＳＯＡ４００の導波路の幅方向中央部分での断面図である。ＳＯＡ４００は、複数の光増幅領域を電気的に縦続接続して駆動するＳＯＡにおいて、光増幅領域および受動導波路領域の導波路の形状が、光入射側から光出射側に向かうにつれて導波路幅が拡大するテーパ形状となっていると共に、少なくとも１つの光増幅領域における導波路の活性層の光閉じ込め係数が、他の光増幅領域と同一ではなく、光増幅器中における光の進行方向に対して、各光増幅領域が光閉じ込め係数が小さくなる降順に配置されている。また、ＳＯＡ４００の光出射端にスポットサイズ変換器５０が接続されている。
【００９５】
図２６に示すＳＯＡ４００は、光入射側の光増幅領域３ａと、光出射側の光増幅領域３ｂとを有し、光増幅領域３ａの光増幅領域長をＬ１、光増幅領域３ｂの光増幅領域長をＬ２とし、受動導波路領域４ａの領域長をＳ１としている。そして、光入射端の導波路幅Ｗ１が１．５μｍであり、光出射端の導波路幅Ｗ２が３．０μｍとなるように、導波路の形状が直線テーパ形状となっている。また、受動導波路領域４ａの領域長Ｓ１を３０μｍとし、受動導波路領域長の総和（Ｌ１＋Ｌ２）を５００μｍとする。
【００９６】
また、図２７に示すように、光出射端側の光増幅領域３ｂの活性層８２の厚さを、光入射端側の光増幅領域３ａの活性層８１の厚さより薄くすることで、光閉じ込め係数を小さくしている。
【００９７】
このように、実施の形態４のＳＯＡ４００では、実施の形態１〜３で説明したキャリア密度変動の低減メカニズムが相乗的に作用するので、さらに高速でキャリア密度を回復することができ、入射光の光強度のパターンに依存したＳＯＡのキャリア密度変動がさらに減少し、増幅光の位相歪みがさらに減少することになる。
【００９８】
また、ＳＯＡ４００の光出射端にスポットサイズ変換器５０を接続することで以下の効果を奏する。
【００９９】
すなわち、ＳＯＡ４００のように、導波路幅をテーパ形状に拡大させた構造では、導波する光強度が大きくとも、導波モードの形状が扁平になり光ファイバへの結合効率が低下してしまう。そこで、導波路幅が逆テーパ形状に縮小していく透明導波路を有するスポットサイズ変換器５０をＳＯＡ４００の光出射端に接続することで、導波モード形状の真円性を改善することができ、光ファイバへの結合効率を改善することができる。
【０１００】
スポットサイズ変換器５０は、図２７に示すように、ＳＯＡの活性層より発光波長が短波長であるＩｎＧａＡｓＰ系またはＡｌＧａＩｎＡｓ系のバルク層を下部ＳＣＨ層７にバットジョイント成長により形成してスポットサイズ変換器コア層５１とし、ＳＯＡと同様の電流ブロック層およびコンタクト層の成長を行って、埋め込み透明導波路を形成することで得ることができる。スポットサイズ変換器５０の導波路の光入射端の導波路幅は、ＳＯＡ４００の光出射端の導波路幅Ｗ２と同じとし、光出射端の導波路幅Ｗ３を、光入射端の導波路幅Ｗ２よりも狭くする。なお、導波路幅Ｗ３は０．５μｍ以下とすることが好ましい。
【０１０１】
なお、スポットサイズ変換器５０はＳＯＡ４００に適用するだけでなく、実施の形態１〜３の何れのＳＯＡに適用しても良い。
【０１０２】
＜実施の形態５＞
以上説明した実施の形態１〜４のＳＯＡは光位相変調器を構成するＳＯＡに適用することができる。
【０１０３】
図２８は、本発明に係る実施の形態５の光位相変調器４０の構成を示す模式図である。図２８に示すように光位相変調器４０は、ＱＰＳＫ位相変調器４１と、ＱＰＳＫ位相変調器４１の出力光を増幅する出力側ＳＯＡ１９とを備えており、出力側ＳＯＡ１９の光入射端が光位相変調器４０の光出射部２８となっている。なお、出力側ＳＯＡ１９には実施の形態１〜４のＳＯＡを適用する。
【０１０４】
図２８においてＱＰＳＫ位相変調器４１は、ＭＭＩカプラ２０、２２、２３およびＭＭＩスプリッタ２４、２５および２６と、位相変調部３０、３１、３２および３３が光導波路２１により接続されたマッハツェンダ干渉計型の位相変調器である。位相変調部３０〜３３は、多重量子井戸（ＭＱＷ）層に逆バイアス電圧を印加した際に生じる屈折率変化を用いて位相変調する公知の位相変調導波路である。
【０１０５】
ＭＭＩカプラおよびＭＭＩスプリッタは、多モード干渉（Multi Mode Interference）型の光合分波回路であり、図２８に示すＭＭＩスプリッタ２６は、１入力２出力の１×２ＭＭＩスプリッタであり、光位相変調器４０の光入射部２７から入力された光を２分岐して出力し、分波光としてそれぞれ光導波路２１を介してＭＭＩスプリッタ２４および２５に入力する。ＭＭＩスプリッタ２４および２５は１×２ＭＭＩスプリッタであり、ＭＭＩスプリッタ２４はＭＭＩスプリッタ２６から入力された光を２分岐して出力し、分波光としてそれぞれ光導波路２１を介して位相変調部３０および３１に入力する。ＭＭＩスプリッタ２５はＭＭＩスプリッタ２６から入力された光を２分岐して出力し、それぞれ分波光として光導波路２１を介して位相変調部３２および３３に入力する。
【０１０６】
位相変調部３０および３１で位相変調された光は、それぞれ光導波路２１を介してＭＭＩカプラ２２に入力され、位相変調部３２および３３で位相変調された光は、それぞれ光導波路２１を介してＭＭＩカプラ２３に入力される。
【０１０７】
ＭＭＩカプラ２２は２入力２出力の２×２ＭＭＩカプラであり、入力された光を合波してＩ変調光またはＱ変調光に合波して光導波路２１を介してＭＭＩカプラ２０に入力し、ＭＭＩカプラ２３は２入力２出力の２×２ＭＭＩカプラであり、入力された光を合波してＩ変調光またはＱ変調光のうちＭＭＩカプラ２２とは異なる変調光に合波して出力し、光導波路２１を介してＭＭＩカプラ２０に入力する。
【０１０８】
ＭＭＩカプラ２０は２×２ＭＭＩカプラでありＭＭＩカプラ２２および２３から入力されたＩ変調光およびＱ変調光を合波してＱＰＳＫ変調光を生成し、光導波路２１を介して出力側ＳＯＡ１９に入力する。
【０１０９】
なお、図２８においては位相変調部３０〜３３に逆バイアス電圧を印加する電極は省略されている。
【０１１０】
光位相変調器４０は図２８において矩形状の外形を有するが、これはＩｎＰ基板５（図１）の外形でもあり、光位相変調器４０は、ＱＰＳＫ位相変調器４１と出力側ＳＯＡ１９とが同一基板上に形成されたワンチップ素子であり、小型化および実装の簡便化に適している。また、光位相変調器４０の出力光を低歪で増幅できる出力側ＳＯＡ１９を介して増幅するので、低損失の位相変調器を実現することができる。
【０１１１】
＜変形例１＞
図２９は、実施の形態５の変形例１の光位相変調器４０Ａの構成を示す模式図である。図２９に示すように光位相変調器４０Ａは、図２８で説明した光位相変調器４０に入力側ＳＯＡ３４を設けた構成となっている。すなわち、光位相変調器４０Ａの光入射部２７とＭＭＩスプリッタ２６との間に入力側ＳＯＡ３４を設け、光位相変調器４０Ａに入力した光を増幅してＱＰＳＫ位相変調器４１に入力する構成としている。なお、入力側ＳＯＡ３４は一般的な周知構造のＳＯＡを使用することができる。
【０１１２】
これにより、入力側ＳＯＡ３４と出力側ＳＯＡ１９とで光増幅を分担することができるが、入力側ＳＯＡ３４は位相変調前の連続光に対する光増幅であるので位相歪みを生じない。
【０１１３】
また、図２８の光位相変調器４０に比べて光位相変調器４０Ａでは、同じ光出力を実現するのであれば、出力側ＳＯＡ１９による光増幅利得を小さくした条件で動作させることができる。そのため、例えば出力側ＳＯＡ１９の光増幅領域の活性層の光閉じ込め係数を予め小さくすることで位相歪みをさらに低減することが可能になり、より位相歪の小さな位相変調器を実現することができる。例えば、出力側ＳＯＡ１９光増幅利得を１０ｄＢから５ｄＢに減少させることができるのであれば、光閉じ込め係数を１／２にすることができる。
【０１１４】
＜変形例２＞
図３０は、実施の形態５の変形例２の光位相変調器４０Ｂの構成を示す模式図である。図３０に示すように光位相変調器４０Ｂは、図２９で説明した光位相変調器４０Ａを２系統に使用する構成となっている。
【０１１５】
すなわち、１入力２出力のＭＭＩスプリッタ２９で２系統に分岐した出射光を、それぞれ光位相変調器４０Ａに入射する。各光位相変調器４０Ａでは入射光を入力側ＳＯＡ３４で増幅してＱＰＳＫ位相変調器４１に入力する。この結果、それぞれの光位相変調器４０Ａから出力信号光が得られるが、一方の出力信号光の偏光方向を９０°回転させた後に、２つの出力信号光を合波させることで、増幅器付きＤＰ−ＱＰＳＫ（Dual Polarization Quadrature Phase Shift Keying）位相変調器を構成できる。なお、出力信号の光偏光回転部とその後の合波部は外付け光学素子で構成することができる。
【０１１６】
図２８の光位相変調器４０に比べて光位相変調器４０Ｂでは、同じ光出力を実現するのであれば、出力側ＳＯＡ１９による光増幅利得を小さくした条件で動作させることができる。そのため、例えば出力側ＳＯＡ１９の光増幅領域の活性層の光閉じ込め係数を予め小さくすることで位相歪みをさらに低減することが可能になり、より位相歪の小さな位相変調器を実現することができる。
【０１１７】
なお、図３０の光位相変調器４０Ｂは、図２９で説明した光位相変調器４０Ａを２系統に使用する構成としたが、図２８で説明した光位相変調器４０を２系統に使用する構成としても良い。
【０１１８】
＜変形例３＞
図３１は、実施の形態５の変形例３の光位相変調器４０Ｃの構成を示す模式図である。図３１に示すように光位相変調器４０Ｃは、図３０の光位相変調器４０Ｂで示した２つの入力側ＳＯＡ３４の配置を変更し、ＭＭＩスプリッタ２９と２つのＭＭＩスプリッタ２６を接続し、ＭＭＩスプリッタ２９と光入射部２７との間に入力側ＳＯＡ３４を設けた構成となっている。他の構成は光位相変調器４０Ｂと同様である。
【０１１９】
図３０に示した変形例２の光位相変調器４０Ｂと同様に、同じ光出力を実現するのであれば、出力側ＳＯＡ１９による光増幅利得を小さくした条件で動作させることができる。そのため、例えば出力側ＳＯＡ１９の光増幅領域の活性層の光閉じ込め係数を予め小さくすることで位相歪みをさらに低減することが可能になり、より位相歪の小さな位相変調器を実現することができる。
【０１２０】
＜変形例４＞
以上説明した光位相変調器４０Ａ、４０Ｂおよび４０Ｃの構造において、各ＳＯＡを個別に駆動する構成以外に、給電用の電気配線の接続により少なくとも２つ以上のＳＯＡに同じ給電端子から並列に給電する構成としても良い。
【０１２１】
例えば、図３２は、図２９に示した光位相変調器４０Ａの入力側ＳＯＡ３４と出力側ＳＯＡ１９を並列に接続した構成であり、入力側ＳＯＡ３４および出力側ＳＯＡ１９のｎ側電極には、電気配線ＷＲを介してｎ側ＳＯＡ給電端子９１が電気的に接続され、入力側ＳＯＡ３４および出力側ＳＯＡ１９のｐ側電極には、電気配線ＷＲを介してｐ側ＳＯＡ給電端子９２が電気的に接続されている。ＳＯＡを並列に接続すると、各ＳＯＡは同じ印加電圧で駆動される。
【０１２２】
接続する電気配線は、金線をワイヤボンディングにより接続した構成でもよく、光位相変調器４０は、ＱＰＳＫ位相変調器４１、入力側ＳＯＡ３４および出力側ＳＯＡ１９が形成された基板上に形成された配線パターンにより接続した構成でもよい。
【０１２３】
図３３は、図３０に示した光位相変調器４０Ｂの入力側ＳＯＡ３４と出力側ＳＯＡ１９を並列に接続した構成であり、２つの光位相変調器４０Ａのうち、図面下側となる光位相変調器４０Ａの入力側ＳＯＡ３４および出力側ＳＯＡ１９のｎ側電極には、電気配線ＷＲを介してｎ側ＳＯＡ給電端子９３が電気的に接続され、入力側ＳＯＡ３４および出力側ＳＯＡ１９のｐ側電極には、電気配線ＷＲを介してｐ側ＳＯＡ給電端子９４が電気的に接続されている。また、図面上側となる光位相変調器４０Ａの入力側ＳＯＡ３４および出力側ＳＯＡ１９のｎ側電極には、電気配線ＷＲを介してｎ側ＳＯＡ給電端子９５が電気的に接続され、入力側ＳＯＡ３４および出力側ＳＯＡ１９のｐ側電極には、電気配線ＷＲを介してｐ側ＳＯＡ給電端子９６が電気的に接続されている。
【０１２４】
以上説明したように、１つの光位相変調器内の入力側ＳＯＡと出力側ＳＯＡのように複数のＳＯＡを並列に接続する構成により、ワンチップ素子である光位相変調器をモジュールに実装した場合の端子数を少なくでき、モジュールを小型にすることが可能となる。
【０１２５】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【図１】
0006541898.tif 000002
【図２】
0006541898.tif 000003
【図３】
0006541898.tif 000004
【図４】
0006541898.tif 000005
【図５】
0006541898.tif 000006
【図６】
0006541898.tif 000007
【図７】
0006541898.tif 000008
【図８】
0006541898.tif 000009
【図９】
0006541898.tif 000010
【図１０】
0006541898.tif 000011
【図１１】
0006541898.tif 000012
【図１２】
0006541898.tif 000013
【図１３】
0006541898.tif 000014
【図１４】
0006541898.tif 000015
【図１５】
0006541898.tif 000016
【図１６】
0006541898.tif 000017
【図１７】
0006541898.tif 000018
【図１８】
0006541898.tif 000019
【図１９】
0006541898.tif 000020
【図２０】
0006541898.tif 000021
【図２１】
0006541898.tif 000022
【図２２】
0006541898.tif 000023
【図２３】
0006541898.tif 000024
【図２４】
0006541898.tif 000025
【図２５】
0006541898.tif 000026
【図２６】
0006541898.tif 000027
【図２７】
0006541898.tif 000028
【図２８】
0006541898.tif 000029
【図２９】
0006541898.tif 000030
【図３０】
0006541898.tif 000031
【図３１】
0006541898.tif 000032
【図３２】
0006541898.tif 000033
【図３３】
0006541898.tif 000034