(57)【特許請求の範囲】
【請求項１】
３相ブラシレスモータに交流電力を供給するインバータと、前記インバータの直流母線電流を検出する電流検出器と、前記電流検出器の出力を入力し前記インバータをＰＷＭ制御する制御部と、を含むモータ駆動装置であって、
前記制御部は、各相のＰＷＭパルスのオン／オフの組み合わせが所定の組み合わせであるときの前記電流検出器の出力から各相の相電流を検出する相電流検出手段を備え、
前記相電流検出手段は、ＰＷＭパルスの位相をシフトさせるパルスシフト処理によって前記ＰＷＭ制御の第１ＰＷＭ周期と第２ＰＷＭ周期とで各相のＰＷＭパルスの位相関係を異ならせ、前記第１ＰＷＭ周期と前記第２ＰＷＭ周期との２周期で前記電流検出器の出力から３相それぞれの相電流を検出する２周期３相検出手段を含む、モータ駆動装置。
【請求項２】
前記２周期３相検出手段は、前記第１ＰＷＭ周期の後半で１相又は２相の電流を検出し、前記第１ＰＷＭ周期の直後の前記第２ＰＷＭ周期の前半で残る２相又は１相の電流を検出する、請求項１記載のモータ駆動装置。
【請求項３】
前記２周期３相検出手段は、前記第１ＰＷＭ周期において前記ＰＷＭパルスの位相を遅らせるパルスシフト処理を実施し、前記第２ＰＷＭ周期において前記ＰＷＭパルスの位相を進ませるパルスシフト処理を実施する、請求項２記載のモータ駆動装置。
【請求項４】
前記制御部は、ＰＷＭパルスの位相をシフトさせるパルスシフト処理によって前記ＰＷＭ制御の１周期で前記電流検出器の出力から３相それぞれの相電流を検出する１周期３相検出手段と、前記２周期３相検出手段を作動させる第１条件と前記１周期３相検出手段を作動させる第２条件とのいずれが成立しているかに応じて前記２周期３相検出手段と前記１周期３相検出手段とのいずれか一方を作動させる選択作動手段と、を更に含む、請求項１から３のいずれか１つに記載のモータ駆動装置。
【請求項５】
前記制御部は、前記相電流検出手段により検出された３相それぞれの相電流に基づき前記電流検出器による電流検出値をオフセット補正するオフセット補正手段を更に含む、請求項１から４のいずれか１つに記載のモータ駆動装置。
【請求項６】
３相ブラシレスモータに交流電力を供給するインバータと前記インバータの直流母線電流を検出する電流検出器とを含み前記インバータがＰＷＭ制御されるモータ駆動装置において相電流を検出する方法であって、
前記ＰＷＭ制御の第１ＰＷＭ周期においてＰＷＭパルスの位相をシフトさせるパルスシフト処理によって１相乃至２相の相電流検出区間を生成する第１ステップと、
前記第１ＰＷＭ周期に生成された相電流検出区間における前記電流検出器の出力から前記１相乃至２相の相電流を検出する第２ステップと、
前記ＰＷＭ制御の第２ＰＷＭ周期においてＰＷＭパルスの位相をシフトさせるパルスシフト処理によって残りの２相乃至１相の相電流検出区間を生成する第３ステップと、
前記第２ＰＷＭ周期に生成された相電流検出区間における前記電流検出器の出力から前記残りの２相乃至１相の相電流を検出する第４ステップと、
を含む、モータ駆動装置における相電流検出方法。
【請求項７】
前記第１ステップは、前記第１ＰＷＭ周期においてＰＷＭパルスの位相を遅らせるパルスシフト処理を実施して前記第１ＰＷＭ周期の後半に１相乃至２相の相電流検出区間を生成し、
前記第３ステップは、前記第１ＰＷＭ周期の直後である前記第２ＰＷＭ周期においてＰＷＭパルスの位相を進ませるパルスシフト処理を実施して前記第２ＰＷＭ周期の前半に残りの２相乃至１相の相電流検出区間を生成する、請求項６記載のモータ駆動装置における相電流検出方法。
【請求項８】
３相それぞれの相電流の検出値に基づき前記電流検出器による電流検出値をオフセット補正する第５ステップを更に含む、請求項６又は７記載のモータ駆動装置における相電流検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動装置及びモータ駆動装置における相電流検出方法に関し、詳しくは、インバータの直流母線電流を検出する電流検出器の出力から、３相ブラシレスモータの３相の相電流をそれぞれに検出する技術に関する。
【背景技術】
【０００２】
特許文献１には、インバータの電源側若しくは接地側にＡ／Ｄ変換部を有する１シャント式電流検出回路が接続され、各相のデューティ指令値をキャリア周期の最前、中央、最後に固定すると共に、各相デューティ指令値を所定方向にシフトする機能を有し、モータの各相電流を検出してＡ／Ｄ変換する電流検出タイミングを所定位置に対応させて固定する、モータ制御装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２５１９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
インバータの直流母線電流を検出する電流検出器を構成するオペアンプのオフセット電圧は、周囲温度などにより変動し、係るオフセット電圧の変動によって電流検出値にオフセット誤差が生じることになる。
係る温度変化などによる電流検出値のオフセット誤差は３相それぞれの相電流検出値に付加されることになる一方、３相の相電流の総和は零になるから、３相それぞれの相電流を電流検出器で検出することでオフセット誤差を求めることができる。
そして、オフセット誤差に応じて電流検出値を補正するオフセット補正を行うことで、温度変化があっても相電流の検出精度が維持され、引いては、モータトルクの制御精度が維持される。
【０００５】
しかし、各相のデューティ指令値をキャリア周期の所定位置に固定し、電流検出タイミングを前記所定位置に対応させて固定して相電流を検出する方式では、デューティ指令値によっては、相電流を検出できない相が生じたり相電流検出期間が必要期間よりも短くなったりして、前記オフセット誤差の検出に必要な３相電流検出値を求めることができなくなる場合がある。
このため、各相のデューティ指令値をキャリア周期の所定位置に固定する方式での相電流検出処理では、オフセット誤差の検出頻度（オフセット補正量の更新頻度）が低くなり、温度環境の変化に対してオフセット補正量を応答よく追従させることができずに相電流の検出精度が低下してしまう可能性があった。
【０００６】
本発明は上記問題点に鑑みなされたものであり、３相全てについて相電流を検出できる機会を拡大できる、モータ駆動装置及びモータ駆動装置の相電流検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
そのため、本願発明に係るモータ駆動装置は、３相ブラシレスモータに交流電力を供給するインバータと、前記インバータの直流母線電流を検出する電流検出器と、前記電流検出器の出力を入力し前記インバータをＰＷＭ制御する制御部と、を含むモータ駆動装置であって、前記制御部は、各相のＰＷＭパルスのオン／オフの組み合わせが所定の組み合わせであるときの前記電流検出器の出力から各相の相電流を検出する相電流検出手段を備え、前記相電流検出手段は、ＰＷＭパルスの位相をシフトさせるパルスシフト処理によって前記ＰＷＭ制御の第１ＰＷＭ周期と第２ＰＷＭ周期とで各相のＰＷＭパルスの位相関係を異ならせ、前記第１ＰＷＭ周期と前記第２ＰＷＭ周期との２周期で前記電流検出器の出力から３相それぞれの相電流を検出する２周期３相検出手段を含むようにした。
【０００８】
また、本願発明に係るモータ駆動装置における相電流検出方法は、３相ブラシレスモータに交流電力を供給するインバータと前記インバータの直流母線電流を検出する電流検出器とを含み前記インバータがＰＷＭ制御されるモータ駆動装置において相電流を検出する方法であって、前記ＰＷＭ制御の第１ＰＷＭ周期においてＰＷＭパルスの位相をシフトさせるパルスシフト処理によって１相乃至２相の相電流検出区間を生成する第１ステップと、前記第１ＰＷＭ周期に生成された相電流検出区間における前記電流検出器の出力から前記１相乃至２相の相電流を検出する第２ステップと、前記ＰＷＭ制御の第２ＰＷＭ周期においてＰＷＭパルスの位相をシフトさせるパルスシフト処理によって残りの２相乃至１相の相電流検出区間を生成する第３ステップと、前記第２ＰＷＭ周期に生成された相電流検出区間における前記電流検出器の出力から前記残りの２相乃至１相の相電流を検出する第４ステップと、を含むようにした。
【発明の効果】
【０００９】
上記発明によると、電流検出器の出力から３相全ての相電流を検出できる機会が、ＰＷＭパルスの位相が固定される場合よりも増える。
したがって、電流検出のオフセット誤差を全相の相電流検出値に基づき求めて電流検出値をオフセット補正する場合は、オフセット補正値の更新頻度が高まると共に高い精度でオフセット補正値を求めることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態における駆動回路及び３相ブラシレスモータの回路図である。
【図２】本発明の実施形態における３相ブラシレスモータのＰＷＭ制御の機能ブロック図である。
【図３】本発明の実施形態におけるオフセット補正値の学習処理を示すフローチャートである。
【図４】本発明の実施形態における２周期３相検出におけるパルスシフト処理の一例を示すタイムチャートである。
【図５】本発明の実施形態における２周期３相検出におけるパルスシフト処理の一例を示すタイムチャートである。
【図６】本発明の実施形態における２周期３相検出におけるパルスシフト処理の一例を示すタイムチャートである。
【図７】本発明の実施形態における２周期３相検出におけるパルスシフト処理の一例を示すタイムチャートである。
【図８】本発明の実施形態における２周期３相検出におけるパルスシフト処理の一例を示すタイムチャートである。
【図９】本発明の実施形態における２周期３相検出と１周期３相検出とを使い分けてオフセット補正値を学習する処理を示すフローチャートである。
【図１０】本発明の実施形態における１周期３相検出におけるパルスシフト処理の一例を示すタイムチャートである。
【発明を実施するための形態】
【００１１】
以下に本発明の実施の形態を説明する。
図１は、３相ブラシレスモータ１及びモータ駆動装置２の一例を示す回路図である。
図１の３相ブラシレスモータ１は、例えば、車両の電動パワーステアリング装置において操舵のアシストトルクを発生する電動アクチュエータとして用いられたり、車両の各種ポンプを駆動する電動アクチュエータとして用いられる。
【００１２】
３相ブラシレスモータ１を駆動するモータ駆動装置２は、駆動回路２１２と制御部２１３とを備える。
制御部２１３は、Ａ／Ｄ変換器２１３ａとマイクロコンピュータ２１３ｂとを備え、マイクロコンピュータ２１３ｂは、ＣＰＵ，ＭＰＵなどのマイクロプロセッサやＲＯＭ、ＲＡＭなどのメモリデバイスを含んで構成される。
３相ブラシレスモータ１は、スター結線されるＵ相、Ｖ相及びＷ相の３相巻線２１５ｕ、２１５ｖ、２１５ｗを図示省略した円筒状の固定子に備え、該固定子の中央部に形成した空間に永久磁石回転子（ロータ）２１６を回転可能に備える、３相ＤＣブラシレスモータである。
【００１３】
３相ブラシレスモータ１は回転子の位置情報を検出するセンサを備えず、制御部２１３は、３相ブラシレスモータ１の駆動制御を回転子の位置情報を検出するセンサを用いないセンサレス駆動方式によって行う。
但し、３相ブラシレスモータ１に磁極位置センサを備え、制御部２１３は、係る磁極位置センサの出力に基づきロータの角度（磁極位置）を検出して３相ブラシレスモータ１を駆動制御することができる。
【００１４】
駆動回路２１２は、逆並列のダイオード２１８ａ〜２１８ｆを含んでなるスイッチング素子２１７ａ〜２１７ｆを３相ブリッジ接続したインバータ２１２ａと、直流の電源回路２１９とを有し、インバータ２１２ａは３相ブラシレスモータ１に交流電力を供給する。
インバータ２１２ａのスイッチング素子２１７ａ〜２１７ｆは例えばＦＥＴで構成され、スイッチング素子２１７ａ〜２１７ｆの各制御端子（ゲート端子）は制御部２１３の出力ポートに接続される。そして、スイッチング素子２１７ａ〜２１７ｆのオン／オフは制御部２１３によって制御される。
【００１５】
制御部２１３は、インバータ２１２ａのスイッチング素子２１７ａ〜２１７ｆのオン／オフを三角波比較方式のＰＷＭ（Pulse Width Modulation）によって制御して、３相ブラシレスモータ１に印加する電圧を制御する。
三角波比較方式のＰＷＭ制御においては、三角波（キャリア）と、指令デューティ比（指令電圧）に応じて設定されるＰＷＭタイマとを比較することで、各スイッチング素子２１７ａ〜２１７ｆをオン／オフさせるタイミング、換言すれば、各相のスイッチング素子の制御信号であるＰＷＭパルスの立ち上げ及び立ち下げのタイミングを検出する。
なお、制御部２１３は、各相の上アームのオン／オフを制御するＰＷＭパルスに対し、各相の下アームのオン／オフを制御するＰＷＭパルスを逆相とする相補方式で、インバータ２１２ａのスイッチング素子２１７ａ〜２１７ｆをＰＷＭ制御する。
【００１６】
また、インバータ２１２ａの直流母線電流を検出する電流検出器２２０を、各相の下アーム（スイッチング素子２１７ｂ，２１７ｄ，２１７ｆ）と電源回路２１９の接地側との間に設けてある。
電流検出器２２０は、各相の下アームと電源回路２１９の接地側との間に直列に接続したシャント抵抗２２０ａと、オペアンプなどを含む検出回路２２０ｂとから構成される。検出回路２２０ｂは、シャント抵抗２２０ａの抵抗分で発生する電流に比例した電圧を検出し、係る電圧のアナログ信号を出力する。
【００１７】
検出回路２２０ｂの電圧アナログ信号（直流母線電流の検出信号）は、Ａ／Ｄ変換器２１３ａでＡ／Ｄ変換されてマイクロコンピュータ２１３ｂに読み込まれる。
制御部２１３は、例えば、回転子位置と指令トルクとに基づくベクトル制御方式によって３相指令電圧Ｖu、Ｖv、Ｖwを決定し、この指令電圧に基づきインバータ２１２ａをＰＷＭ制御する。
【００１８】
制御部２１３は、電流検出器２２０の出力を入力して各相の相電流を検出し、検出した相電流を用いてベクトル制御を実施する。
電流検出器２２０は、インバータ２１２ａの直流母線電流を検出するが、各相のＰＷＭパルスのオン／オフの組み合わせによって電流検出器２２０の出力が１つの相の相電流を検出する状態となることを利用して、制御部２１３は、各相の相電流を電流検出器２２０の出力から検出する。
【００１９】
例えば、Ｕ相の上アームがオンで、Ｖ相及びＷ相の上アームが共にオフである場合は、Ｕ相に流れた電流がＶ相及びＷ相に分かれて流れ、電流検出器２２０はＵ相の相電流Ｉuを検出することになる。また、Ｕ相及びＶ相の上アームが共にオンで、Ｗ相の上アームがオフである場合は、Ｕ相に流れた電流及びＶ相に流れた電流が合流してＷ相に流れることになり、電流検出器２２０はＷ相の相電流Ｉwを検出することになる。
このように、各相の上アームのうちの１つ又は２つがオンであるＰＷＭパルスの状態において、電流検出器２２０の出力は、パルス状態で決まる１つの相の相電流を表すことになる。そこで、制御部２１３は、係る特性を利用して電流検出器２２０の出力から各相の電流を検出し、検出した相電流値をＰＷＭ制御に用いる。
【００２０】
図２は、制御部２１３の機能ブロック図であり、ベクトル制御方式による３相指令電圧Ｖu、Ｖv、Ｖwの設定処理を示す。
図２において、相電流検出部５０１（相電流検出手段）は、検出回路２２０ｂの出力のＡ／Ｄ変換値、換言すればインバータ２１２ａの直流母線電流に基づき、各相の相電流Ｉu、Ｉv、Ｉwを検出する。
つまり、相電流検出部５０１は、各相の上アームのうちの１つ又は２つがオンであるＰＷＭパルス区間を相電流検出区間とし、また、いずれの相の上アームがオンであるかに基づき前記相電流検出区間で相電流が検出される１つの相を特定する。
【００２１】
そして、相電流検出部５０１は、前記相電流検出区間内に相電流検出タイミング（検出回路２２０ｂの出力のＡ／Ｄ変換値のサンプリングタイミング）を設定し、この相電流検出タイミングで電流検出器２２０の出力をサンプリングし、サンプリング値から求めた電流値をそのときに検出対象として特定されている相の相電流検出値とする。
角度・角速度演算部５０２は、モータ角度（磁極位置）及び角速度（モータ回転数）を推定する。
【００２２】
ここで、制御部２１３がセンサレス駆動方式で３相ブラシレスモータ１をＰＷＭ制御する場合、角度・角速度演算部５０２は、モータの逆起電力に基づき回転子位置を推定し、推定した回転子位置に基づき角速度を演算する。一方、３相ブラシレスモータ１が磁極位置センサを有する場合、角度・角速度演算部５０２は、磁極位置センサの出力から回転子位置を検出し、検出した回転子位置に基づき角速度を演算する。
【００２３】
また、３相−２軸変換器５０３は、相電流検出部５０１による相電流検出値Ｉu、Ｉv、Ｉwを、そのときのモータ角度（磁極位置）θに基づいて２軸の回転座標系（ｄ−ｑ座標系）の実電流Ｉｄ，Ｉｑに変換する。
ベクトル制御部５０４には、指令トルクに応じたｄ軸指令電流及びｑ軸指令電流、角度・角速度演算部５０２で算出された角速度、３相−２軸変換器５０３で求めたｄ−ｑ座標系の実電流Ｉｄ，Ｉｑが入力される。
【００２４】
そして、ベクトル制御部５０４は、ｄ軸，ｑ軸指令電流、角速度、及び実電流Ｉｄ，Ｉｑに基づきｄ−ｑ座標系の指令電圧Ｖｑ，Ｖｄを決定し、決定した指令電圧Ｖｑ，Ｖｄを２軸−３相変換器５０５に出力する。
２軸−３相変換器５０５は、ベクトル制御部５０４が出力する指令電圧Ｖｑ，Ｖｄを３相指令電圧Ｖu、Ｖv、Ｖwに変換してＰＷＭ変調部５０６に出力する。
【００２５】
なお、２軸−３相変換器５０５は、指令電圧Ｖu、Ｖv、Ｖwを補正することにより、三角波キャリアの谷を中心として生成されるＰＷＭパルスを前後にシフトさせるパルスシフト処理機能を有する。上記のパルスシフト処理は、相電流の検出区間を確保するために実施される処理であり、後に詳細に説明する。
そして、ＰＷＭ変調部５０６では、各相のスイッチング素子（上アーム及び下アーム）を駆動するためのスイッチングゲート波形（ＰＷＭパルス）の立ち上げ、立ち下げタイミングを、変調波としての３相指令電圧Ｖu、Ｖv、Ｖwと三角波キャリアとの比較によって決定し、インバータ２１２ａの各スイッチング素子２１７ａ〜２１７ｆの各制御端子（ゲート端子）に出力する。
【００２６】
ＰＷＭ変調部５０６は、Ｕ相指令電圧Ｖuと三角波キャリアとを比較し、Ｕ相指令電圧Ｖuが三角波キャリアよりも大きいときに、Ｕ相の上アーム（スイッチング素子２１７ａ）を駆動するためのスイッチングゲート波形（ＰＷＭパルス）をハイレベルとし、Ｕ相指令電圧Ｖuが三角波キャリアよりも小さいときにＵ相の上アーム（スイッチング素子２１７ａ）を駆動するためのスイッチングゲート波形（ＰＷＭパルス）をローレベルとする。
【００２７】
更に、ＰＷＭ変調部５０６は、Ｕ相の上アーム（スイッチング素子２１７ａ）を駆動するためのスイッチングゲート波形（ＰＷＭパルス）の反転信号を、Ｕ相の下アーム（スイッチング素子２１７ｂ）を駆動するためのスイッチングゲート波形（ＰＷＭパルス）として生成する。
同様にして、ＰＷＭ変調部５０６は、Ｖ相の上下アームを駆動するためのスイッチングゲート波形（ＰＷＭパルス）、及び、Ｗ相の上下アームを駆動するためのスイッチングゲート波形（ＰＷＭパルス）を生成する。
【００２８】
また、制御部２１３は、電流検出器２２０のオフセット誤差を補正するオフセット補正部（オフセット補正手段）５０７を備える。
オフセット補正部５０７は、相電流検出部５０１が電流検出器２２０の出力に基づき検出した３相の相電流Ｉu、Ｉv、Ｉwに基づき電流検出器２２０のオフセット誤差を求め、当該オフセット誤差に基づきオフセット補正量を定め、係るオフセット補正量に基づき電流検出器２２０で検出される電流値を補正する。
【００２９】
次に、相電流検出部５０１における相電流の検出処理を詳述する。
インバータ２１２ａの直流母線電流に基づき各相の相電流を検出する場合、２相の相電流を電流検出器２２０の出力から検出できれば、残りの１相の電流は相電流の総和が零になることを用いて演算により求めることができる。
そして、ベクトル制御部５０４は、指令電圧Ｖｑ，Ｖｄの演算処理を、電流検出器２２０の出力から検出した２相の相電流検出値と、これらに基づき演算した残る１相の相電流値とを用いて行える。
【００３０】
しかし、電流検出器２２０のオフセット誤差を検出する場合、相電流検出部５０１は、３相全ての相電流を電流検出器２２０の出力から検出する。
つまり、電流検出器２２０を構成するオペアンプのオフセット電圧が周囲温度の変化などにより変動して電流検出値にオフセット誤差が生じた場合、係るオフセット誤差は各相の相電流検出値にそれぞれ付加され、これにより３相の相電流検出値の総和が零からずれることになる。
【００３１】
ここで、相電流検出値の総和の零からのずれ量は各相の相電流検出値に付加されたオフセット誤差の総和になり、前記ずれ量から個々の電流検出値に付加されているオフセット誤差を求めることができるから、相電流検出部５０１は、オフセット誤差を求める場合には３相の相電流をそれぞれ電流検出器２２０の出力から検出し、検出した３相それぞれの相電流をオフセット補正部５０７に出力する。
そして、オフセット補正部５０７は、３相それぞれの相電流検出値の総和に基づきオフセット誤差を算出し、算出したオフセット誤差に基づきオフセット補正量を決定してメモリに格納し、メモリに格納されたオフセット補正量に基づき電流検出器２２０による電流検出値をオフセット補正する。
【００３２】
以下では、制御部２１３（相電流検出部５０１）における相電流の検出処理を、詳細に説明する。
図３のフローチャートに示すルーチンは、制御部２１３によって所定時間毎に割り込み実行される。
【００３３】
まず、ステップＳ１０１で、制御部２１３は、オフセット補正量の更新処理の実行条件が成立しているか否かを判別する。
制御部２１３は、例えば、前回の更新処理からの経過時間が所定時間を超えていることや、電流検出器２２０やインバータ２１２ａなどに故障がないことなどを実行条件として判別する。
【００３４】
オフセット補正量の更新処理の実行条件が成立している場合、制御部２１３は、ステップＳ１０２に進み、ＰＷＭ制御における第１ＰＷＭ周期において２相乃至１相の相電流を検出するためのＰＷＭパルスの位相を前後にシフトさせるパルスシフト処理を実施し、２相乃至１相の相電流を電流検出器２２０の出力から検出する相電流検出区間を第１ＰＷＭ周期に生成する。
なお、図３のフローチャートに示すルーチンにおける相電流の検出は、後述するようにＰＷＭ制御の２周期で３相の相電流を検出するよう構成され、このＰＷＭ制御の２周期を１単位とするときの始めの１周期を第１ＰＷＭ周期とし、直後の１周期を第２ＰＷＭ周期とする。
【００３５】
次いで、制御部２１３は、ステップＳ１０３に進み、ステップＳ１０２のパルスシフトで生成した相電流検出区間内に相電流検出タイミングを設定し、この相電流検出タイミングで電流検出器２２０の出力をサンプリングして、２相乃至１相の相電流を検出する。
第１ＰＷＭ周期で相電流の検出を行うと、制御部２１３は、ステップＳ１０４へ進み、第１ＰＷＭ周期直後の第２ＰＷＭ周期においてＰＷＭパルスのパルスシフト処理を第１ＰＷＭ周期とは異なるパターンで実施して、第１ＰＷＭ周期で相電流を検出していない残る１相乃至２相の相電流を電流検出器２２０の出力から検出する相電流検出区間を第２ＰＷＭ周期に生成する。
【００３６】
つまり、制御部２１３は、第１ＰＷＭ周期と第２ＰＷＭ周期とで各相のＰＷＭパルスの位相関係を異ならせ、第１ＰＷＭ周期で相電流を検出する相と、第２ＰＷＭ周期で相電流を検出する相とに振り分ける。
次いで、制御部２１３は、ステップＳ１０５に進み、ステップＳ１０４のパルスシフトで生成した相電流検出区間内に相電流検出タイミングを設定し、この相電流検出タイミングで電流検出器２２０の出力をサンプリングして、１相乃至２相の相電流を検出する。
【００３７】
以上のステップＳ１０２−ステップＳ１０５の処理（２周期３相検出手段）により、制御部２１３は、ＰＷＭ周期の２周期で３相の相電流Ｉu、Ｉv、Ｉwを電流検出器２２０の出力からそれぞれ検出する。前述のように、第１ＰＷＭ周期でのパルスシフトと第２ＰＷＭ周期でのパルスシフトとにより、第１ＰＷＭ周期と第２ＰＷＭ周期との２周期で３相の相電流を検出する構成であれば、ＰＷＭパルスの種々のパターンにおいて３相の相電流を検出でき、オフセット誤差の検出頻度を向上させることができる。
そして、制御部２１３は、ステップＳ１０６に進み、相電流検出値Ｉu、Ｉv、Ｉwの総和を３で割った値を、オフセット誤差量ΔＩとして算出する（ΔＩ＝（Ｉu＋Ｉv＋Ｉw）／３）。
【００３８】
温度変化などによる電流検出器２２０のオフセット誤差量ΔＩは、各相電流検出値Ｉu、Ｉv、Ｉwに等しく付加され、真の相電流値をＩuo、Ｉvo、Ｉwoとすると、オフセット誤差を含んだ検出値はそれぞれＩuo＋ΔＩ、Ｉvo＋ΔＩ、Ｉwo＋ΔＩとなり、Ｉuo＋Ｉvo＋Ｉwo＝０であるから、検出値の総和は、Ｉuo＋ΔＩ＋Ｉvo＋ΔＩ＋Ｉwo＋ΔＩ＝ΔＩ×３となる。したがって、相電流検出値Ｉu、Ｉv、Ｉwの総和を３で割る処理で、オフセット誤差量ΔＩが求まることになる。
【００３９】
オフセット誤差量ΔＩを求めた後、制御部２１３は、ステップＳ１０７に進み、オフセット誤差量ΔＩに基づき、電流検出器２２０の検出電流値をオフセット補正するためのオフセット補正量を更新する。
各相電流検出値Ｉu、Ｉv、Ｉwがオフセット補正後の値である場合、今回Ｓ１０７で演算されたオフセット誤差量ΔＩは、オフセット誤差量ΔＩの変動分となり、制御部２１３は、ステップＳ１０７にて、オフセット誤差量ΔＩの変動分だけオフセット補正量を変更する。
【００４０】
なお、制御部２１３は、オフセット誤差量ΔＩを複数回求めてその平均値を求め、係る平均値に基づいてオフセット補正量を変更することができ、また、前回までのオフセット補正量と今回求めたオフセット誤差量ΔＩに基づくオフセット補正量との平均値を、更新後のオフセット補正量とすることができる。
また、オフセット誤差量ΔＩが閾値を超える値である場合、制御部２１３は、たとえオフセット補正を行ったとしても電流検出器２２０による電流の検出精度が悪化するものと判断し、相電流の検出値に基づくモータ制御を停止することができる。
【００４１】
制御部２１３（オフセット補正手段）は、ステップＳ１０７で更新したオフセット補正量を用いて、電流検出器２２０による検出電流値をオフセット補正し、オフセット補正後の電流検出値を用いてベクトル制御や磁極位置の検出などを行う。
ここで、ステップＳ１０２−ステップＳ１０５での処理（２周期３相検出手段）を、具体例に基づき詳細に説明する。
【００４２】
図４は、３相のＰＷＭパルスの幅（３相の指令電圧）が同じである場合のパルスシフト処理及び相電流検出タイミングを例示する。
図４（Ａ）のパルスシフト処理前の状態（三角波キャリアの谷をＰＷＭパルスの中心とする標準状態）では、３相のＰＷＭパルスの幅が同じであるためＰＷＭパルスのオン期間が３相全てで重なっていて、１相又は２相のＰＷＭパルスのみがオンである期間がなく、電流検出器２２０によって１つの相に流れる電流を検出できない。
【００４３】
そこで、図４（Ｂ）に示すパルスシフト処理の一例では、第１ＰＷＭ周期でＶ相のＰＷＭパルスの位相を時間Δｔ１だけ遅らせ、更に、Ｗ相のＰＷＭパルスの位相を時間Δｔ２（Δｔ２＞Δｔ１）だけ遅らせるパルスシフト処理を実施する。
制御部２１３は、三角波キャリアを補正タイミングの基準として指令電圧を補正することで、ＰＷＭパルスの立ち上がり及び立ち下がりのタイミングを制御し、ＰＷＭパルスの位相をシフトさせる。
【００４４】
図４（Ｂ）のＶ相のＰＷＭパルスを遅らせる時間Δｔ１よりもＷ相のＰＷＭパルスを遅らせる時間Δｔ２の方が長いから、Ｕ相のＰＷＭパルスが立ち下がってからＶ相のＰＷＭパルスが立ち下がるまでの期間Ｐ１（時間Δｔ１の期間）は、Ｕ相のＰＷＭパルスがオフでＶ相及びＷ相のＰＷＭパルスがオンである期間となり、この期間Ｐ１ではＶ相及びＷ相に流れた電流が合流してＵ相に流れる。したがって、制御部２１３は、期間Ｐ１内にＵ相電流検出タイミングを設定し、このＵ相電流検出タイミングで電流検出器２２０の出力をサンプリングして、Ｕ相の相電流検出値Ｉuを求める。
【００４５】
一方、図４（Ｂ）のＶ相のＰＷＭパルスの位相を遅らせる時間Δｔ１よりもＷ相のＰＷＭパルスの位相を遅らせる時間Δｔ２の方が長いから、Ｖ相のＰＷＭパルスが立ち下がってからＷ相のＰＷＭパルスが立ち下がるまでの期間Ｐ２（時間Δｔ２の期間）は、Ｕ相及びＶ相のＰＷＭパルスがオフでＷ相のＰＷＭパルスがオンである期間となり、この期間Ｐ２ではＷ相に流れた電流がＵ相及びＶ相に分かれて流れる。したがって、制御部２１３は、期間Ｐ２にＷ相電流検出タイミングを設定し、このＷ相電流検出タイミングで電流検出器２２０の出力をサンプリングして、Ｗ相の相電流検出値Ｉwを求める。
【００４６】
つまり、３相のＰＷＭパルスの幅が同じときに、制御部２１３は、第１ＰＷＭ周期でＶ相のＰＷＭパルスをΔｔ１だけ遅らせ、更に、Ｗ相のＰＷＭパルスをΔｔ２（Δｔ２＞Δｔ１）だけ遅らせるパルスシフト処理を実施することで、第１ＰＷＭ周期の後半でＵ相及びＷ相の２相の相電流Ｉu、Ｉwを検出する。
上記の第１ＰＷＭ周期におけるパルスシフト処理ではＶ相の相電流Ｉvを検出できる区間が生成されないので、制御部２１３は、第１ＰＷＭ周期直後の第２ＰＷＭ周期でＶ相の相電流Ｉvを検出できる区間を生成するためのパルスシフト処理を実施する。
【００４７】
Ｖ相の相電流Ｉvを検出する区間を生成するパルスシフト処理として、制御部２１３は、Ｖ相のＰＷＭパルスの位相を時間Δｔ３だけ進ませる処理を行う。
第２ＰＷＭ周期で制御部２１３がＶ相のＰＷＭパルスのみを時間Δｔ３だけ進ませれば、Ｕ相及びＷ相のＰＷＭパルスがオフでＶ相のＰＷＭパルスがオンである期間Ｐ３（時間Δｔ３の期間）が第２ＰＷＭ周期の前半に生成されることになり、この期間Ｐ３ではＶ相に流れた電流がＵ相及びＷ相に分かれて流れる。したがって、制御部２１３は、期間Ｐ３にＶ相電流検出タイミングを設定し、このＶ相電流検出タイミングで電流検出器２２０の出力をサンプリングして、Ｖ相の相電流検出値Ｉvを求める。
【００４８】
つまり、制御部２１３は、第２ＰＷＭ周期でＶ相のＰＷＭパルスを時間Δｔ３だけ進ませるパルスシフト処理を実施することで、第２ＰＷＭ周期の前半でＶ相の相電流Ｉvを検出する。これにより、第１ＰＷＭ周期と第２ＰＷＭ周期との２周期で、３相全ての相電流が電流検出器２２０により検出される。
なお、遅延時間Δｔ１、Δｔ２、Δｔ３は、前記期間Ｐ１、Ｐ２、Ｐ３の長さが電流検出に必要な最小時間よりも長くなるように設定され、更に、各相電流検出タイミングが、第１ＰＷＭ周期と第２ＰＷＭ周期との境界近く設定され、最初にＵ相の相電流Ｉuが検出されてから最後にＶ相の相電流Ｉvが検出されるまでの時間が極力短くなるように設定される。
【００４９】
上記のように、第１ＰＷＭ周期と第２ＰＷＭ周期との２周期で３相それぞれの相電流を検出する場合、最初の相電流検出タイミングから最後に相電流検出タイミングまでの時間が長くなると、相電流の時間変化に影響されてオフセット誤差の検出精度が低下する。
そこで、第１ＰＷＭ周期の後半で２相の相電流を検出し第２ＰＷＭ周期の前半で残りの１相の相電流を検出させることで、３相の相電流が検出される区間が短くするが、更に、第１ＰＷＭ周期の後半での２相の相電流検出タイミングを極力遅らせ、また、第２ＰＷＭ周期の前半での１相の相電流検出タイミングを極力早めることで、３相の相電流が短時間で検出されるようにする。
【００５０】
例えば、図５（Ａ）に示すように、制御部２１３は、第２ＰＷＭ周期においてＶ相のＰＷＭパルスの位相を遅らせるパルスシフトを実施することによって、Ｖ相のＰＷＭパルスがオフで他の相のＰＷＭパルスがオンである期間を生成し、第２ＰＷＭ周期の前半でＶ相の相電流Ｉvを検出することができる。しかし、図５（Ａ）に示すように第２ＰＷＭ周期においてＶ相のＰＷＭパルスの位相を遅らせる場合は、図５（Ｂ）に示すようにＶ相のＰＷＭパルスの位相を進ませる場合に比べてＶ相の相電流Ｉvの検出タイミングが遅れ、結果として３相全ての相電流が検出される区間の長さが長くなって、オフセット誤差の検出精度が低下する。
【００５１】
したがって、制御部２１３は、第１ＰＷＭ周期では電流検出区間がなるべく遅く設定されるようにＰＷＭパルスの位相を遅らせる処理を実施し、第２ＰＷＭ周期では電流検出区間がなるべく早く設定されるようにＰＷＭパルスの位相を進ませる処理を実施して、３相の相電流が短時間で検出されるようにする。
なお、制御部２１３は、第１ＰＷＭ周期でＰＷＭパルスの位相を遅らせる２つの相、第２ＰＷＭ周期でＰＷＭパルスの位相を進ませる１つの相を図４のパターンとは異ならせ、例えば、第１ＰＷＭ周期でＵ相のＰＷＭパルスの位相を遅らせるパルスシフト処理を実施し、更に、第１ＰＷＭ周期でＶ相のＰＷＭの位相をＵ相よりも大きく遅らせるパルスシフト処理を実施し、第２ＰＷＭ周期でＵ相のＰＷＭパルスの位相を進ませるパルスシフト処理を実施すれば、第１ＰＷＭ周期の後半でＶ相とＷ相の相電流Ｉv、Ｉwを検出させ、第２ＰＷＭ周期の前半でＵ相の相電流Ｉuを検出することができる。
【００５２】
また、制御部２１３は、第１ＰＷＭ周期でＰＷＭパルスの位相を遅らせる相を１相のみとし、第２ＰＷＭ周期でＰＷＭパルスの位相を進ませる相を２相とし、第１ＰＷＭ周期で１相の相電流を検出し、第２ＰＷＭ周期で残る２相の相電流を検出することができる。
例えば、第１ＰＷＭ周期でＶ相のＰＷＭパルスの位相を遅らせるパルスシフト処理を実施し、第２ＰＷＭ周期でＶ相のＰＷＭパルスの位相を進ませるパルスシフト処理を実施し、更に、第２ＰＷＭ周期でＷ相のＰＷＭパルスの位相をＶ相よりも大きく進ませるパルスシフト処理を実施することで、第１ＰＷＭ周期でＶ相の相電流Ｉvを検出させ、第２ＰＷＭ周期でＵ相及びＷ相の相電流Ｉu、Ｉwを検出することができる。
【００５３】
また、図６は、３相のＰＷＭパルスの幅のうち２相が同じで１相が異なる場合のパルスシフト処理及び相電流検出タイミングを例示する。
図６に示す例は、Ｕ相及びＶ相のＰＷＭパルス幅が同じで、Ｗ相のＰＷＭパルス幅がＵ相及びＶ相のＰＷＭパルス幅よりも短い場合である。
【００５４】
そして、図６（Ａ）は、パルスシフト処理前の各相のＰＷＭパルスの位相状態を示す。パルスシフトを実施していない状態では、Ｕ相及びＶ相のＰＷＭパルスがオンでＷ相のＰＷＭパルス幅がオフである期間Ｐ４は、Ｕ相及びＶ相に流れ込んだ電流が合流してＷ相に流れることから、電流検出器２２０の出力からＷ相の相電流Ｉwを検出できる期間となるが、Ｕ相及びＶ相の相電流Ｉu、Ｉvを検出できる区間が生成されない。
【００５５】
そこで、制御部２１３は、図６（Ｂ）に示すように、第１ＰＷＭ周期でＵ相のＰＷＭパルスの位相を進ませ、更に、第１ＰＷＭ周期でＶ相のＰＷＭパルスの位相を遅らせ、第１ＰＷＭ周期の後半に、Ｖ相のＰＷＭパルスがオンでＵ相及びＷ相のＰＷＭパルスがオフである期間Ｐ５を生成し、係る期間Ｐ５での電流検出器２２０の出力からＶ相の相電流Ｉvを検出する。
【００５６】
一方、制御部２１３は、第１ＰＷＭ周期直後の第２ＰＷＭ周期で、Ｕ相のＰＷＭパルスの位相を進ませ、更に、Ｖ相のＰＷＭパルスの位相を遅らせることで、Ｕ相のＰＷＭパルスのみがオンであってＵ相の相電流を電流検出器２２０の出力から検出できる期間Ｐ６と、Ｗ相のＰＷＭパルスのみがオフであってＷ相の相電流を電流検出器２２０の出力から検出できる期間Ｐ７とを生成し、第２ＰＷＭ周期の前半でＵ相の相電流Ｉu及びＷ相の相電流Ｉwを検出する。
【００５７】
なお、図６（Ｂ）の例では、第１ＰＷＭ周期において、制御部２１３は、Ｕ相のＰＷＭパルスの位相を進ませる処理と、Ｖ相のＰＷＭパルスの位相を遅らせる処理との双方を実施するが、これは、Ｕ相及びＶ相のＰＷＭパルス幅がＰＷＭ制御の１周期に近く、Ｕ相とＶ相のいずれか一方のみのパルスシフト処理を実施しても、十分に長い電流検出区間を生成できないためである。
【００５８】
したがって、Ｕ相及びＶ相のＰＷＭパルス幅が図６の例よりも短い場合には、制御部２１３は、例えば、第１ＰＷＭ周期においてＶ相のＰＷＭパルスの位相を遅らせる処理のみを実施してＶ相の相電流Ｉvを検出できる場合がある。
同様に、第２ＰＷＭ周期におけるＵ相のＰＷＭパルスの位相を進ませる処理及びＶ相のＰＷＭパルスの位相を遅らせる処理は、Ｕ相の相電流検出区間の長さを確保するための処理である。
【００５９】
また、図６（Ｂ）において、制御部２１３は、Ｗ相の相電流Ｉwを第１ＰＷＭ周期後半のＷ相のＰＷＭパルスのみがオフである期間Ｐ８で検出し、第１ＰＷＭ周期でＶ相の相電流Ｉv及びＷ相の相電流Ｉwを検出し、第２ＰＷＭ周期でＵ相の相電流Ｉuを検出することができる。
また、制御部２１３は、図６に示す例において、Ｗ相のＰＷＭパルスに比べて幅が長いＵ相及びＶ相のＰＷＭパルスのパルスシフト処理を実施することで、パルスシフト処理で位相を遅らせたり早めたりする時間を抑制しつつ、第１ＰＷＭ周期の後半から第２ＰＷＭ周期の前半にかけての短い区間で３相の相電流を検出する。
【００６０】
なお、例えば、３相のＰＷＭパルスのうちの２相が同じで、残る１相のＰＷＭパルスが他の２相のＰＷＭパルスよりも幅大きい場合も、制御部２１３は、図７に例示するようにして、パルスシフト処理によりＰＷＭ２周期で３相の相電流を検出できる。
図７は、３相のＰＷＭパルスのうちのＵ相及びＶ相のＰＷＭパルスが同じで、Ｗ相のＰＷＭパルスが他よりも短い場合のパルスシフト処理の例を示す。
【００６１】
図７に示す例では、制御部２１３は、第１ＰＷＭ周期でＶ相及びＷ相のＰＷＭパルスの位相を遅らせ、Ｕ相の相電流Ｉu検出期間Ｐ９及びＷ相の相電流Ｉw検出期間Ｐ１０を生成する一方、第２ＰＷＭ周期でＶ相のＰＷＭパルスが最初に立ちあがるように位相を進ませる処理を実施し、Ｖ相の相電流Ｉv検出期間Ｐ１１を生成する。
なお、ＰＷＭパルスの幅などの条件がパルスシフト処理によってＰＷＭ２周期で３相の相電流を電流検出器２２０の出力から検出することが困難な条件であるときは、制御部２１３は、オフセット補正量の更新処理をキャンセルすることができる。
【００６２】
また、図８は、ＰＷＭパルス幅が３相で全て異なる場合におけるパルスシフト処理及び電流検出タイミングの設定を例示する。
図８の例では、各相のＰＷＭパルス幅は、Ｕ相ＰＷＭパルス幅＞Ｗ相ＰＷＭパルス幅＞Ｖ相ＰＷＭパルス幅の関係になっていて、かつ、Ｗ相ＰＷＭパルス幅とＶ相ＰＷＭパルス幅とが近似している。
【００６３】
そして、パルスシフト処理を実施しない場合、図８（Ａ）に示すように、Ｕ相の相電流Ｉu検出期間が生成されるが、Ｗ相の相電流Ｉw検出期間が生成されず、Ｖ相の相電流Ｉv検出期間は生成されるものの電流検出に必要な最小時間を確保できない。
そこで、制御部２１３は、図８（B）に示すように、第１ＰＷＭ周期においてＶ相のＰＷＭパルスの位相をＵ相のＰＷＭパルスが立ち下がる時期以降にオンになるように遅らせることで、第１ＰＷＭ周期においてＵ相及びＶ相の相電流Ｉu、Ｉvを検出し、第２ＰＷＭ周期において、Ｕ相のＰＷＭパルスの位相を遅らせるパルスシフト処理とともにＷ相のＰＷＭパルスの位相を進ませる処理を実施することで、Ｗ相のＰＷＭパルスがＵ相のＰＷＭパルスの立ち上がり時期以前にオンになるようにして、このＷ相のＰＷＭパルスのみがオンである期間Ｐ１２でＷ相の相電流Ｉwを検出する。
【００６４】
なお、Ｗ相ＰＷＭパルス幅とＶ相ＰＷＭパルス幅との差が、Ｖ相の相電流Ｉv検出期間が十分な長さとなる大きさである場合でも、制御部２１３は、図８（Ｂ）に示すようにしてパルスシフト処理を実施することで、より短時間で３相の相電流を検出することができる。
上記に例示した、ＰＷＭ２周期で３相の相電流を電流検出器２２０の出力から検出するためのパルスシフト処理は一例であり、各相のＰＷＭパルス幅に応じて適宜設定できることは明らかである。つまり、制御部２１３は、第１ＰＷＭ周期で１相乃至２相の相電流を検出し第２ＰＷＭ周期の前半で残る２相乃至１相の相電流を検出できるように、各相のＰＷＭパルス幅に応じてパルスシフト処理のパターンを適宜選定できる。
【００６５】
ところで、図３のフローチャートに例示した制御では、制御部２１３は、オフセット補正量の更新処理を行うときにＰＷＭ２周期で３相の相電流を検出するが、制御部２１３は、ＰＷＭ２周期で３相の相電流を検出する処理とＰＷＭ１周期で３相の相電流を検出する処理とを使い分けることができる。
図９のフローチャートは、ＰＷＭ２周期で３相の相電流を検出する処理（２周期３相検出手段）と、ＰＷＭ１周期で３相の相電流を全て検出する処理（１周期３相検出手段）とを使い分ける制御の一例を示す。
【００６６】
まず、ステップＳ２０１で、制御部２１３は、オフセット補正量の更新処理の実行条件が成立しているか否かを判別する。
そして、実行条件が成立している場合、制御部２１３は、ステップＳ２０２（選択作動手段）へ進んで、ＰＷＭ１周期で３相の相電流を検出する条件と、ＰＷＭ２周期で３相の相電流を検出する条件とのいずれが成立しているかを、そのときの各相のＰＷＭパルス幅の状態などから判断する。
【００６７】
制御部２１３は、例えば、各相のＰＷＭパルス幅の状態が、パルスシフト処理を行ってもＰＷＭ１周期で３相の相電流を検出することが難しい第１状態であるときに、ＰＷＭ２周期で３相の相電流を検出する第１条件が成立していると判断し、各相のＰＷＭパルス幅の状態が、パルスシフト処理を行うことでＰＷＭ１周期で３相の相電流を検出することができる第２状態であるときに、ＰＷＭ１周期で３相の相電流を検出する第２条件が成立していると判断することができる。
【００６８】
また、制御部２１３は、トルク指令値が一定であって各相の相電流が安定しているときにＰＷＭ１周期で３相の相電流を検出する第２条件が成立していると判断し、トルク指令値が変動するときにＰＷＭ２周期で３相の相電流を検出する第１条件が成立していると判断することができる。このような選択条件とするのは、ＰＷＭ１周期で３相の相電流を検出する場合、３相全ての相電流が検出される期間が長くなって相電流の変動によってオフセット誤差の検出精度が低下する場合があり、相電流が安定している場合には３相全ての相電流が検出される期間が長くなってもオフセット誤差の検出精度の低下を抑制できるためである。
【００６９】
ＰＷＭ２周期で３相の相電流を検出する処理に比べＰＷＭ１周期で３相の相電流を検出する処理の演算負荷が小さいため、上記のようにしてＰＷＭ２周期で３相の相電流を検出する処理とＰＷＭ１周期で３相の相電流を全て検出する処理とを使い分ければ、制御部２１３における演算負荷を抑制できる。
なお、制御部２１３は、トルク指令値が一定であって各相の相電流が安定していて、かつ、ＰＷＭ１周期で３相の相電流を検出することができるときに、ＰＷＭ１周期で３相の相電流を検出する第２条件が成立していると判断し、係る第２条件が成立しない場合にＰＷＭ２周期で３相の相電流を検出する第１条件が成立していると判断することができる。
【００７０】
制御部２１３は、ステップＳ２０２において、ＰＷＭ２周期で３相の相電流を検出する第１条件が成立し、ＰＷＭ１周期で３相の相電流を検出する第２条件が成立していないと判断すると、ステップＳ２０３−ステップＳ２０６の処理を実施することでＰＷＭ２周期で３相の相電流を検出する。
なお、ステップＳ２０３−ステップＳ２０６の処理は、図３のフローチャートのステップＳ１０２−ステップＳ１０５と同じであり、詳細な説明は省略する。
【００７１】
一方、制御部２１３は、ステップＳ２０２において、ＰＷＭ２周期で３相の相電流を検出する第１条件が成立せず、ＰＷＭ１周期で３相の相電流を検出する第２条件が成立していると判断すると、ステップＳ２０７に進み、ＰＷＭ１周期で３相の相電流を検出するためのパルスシフト処理を実施し、次のステップＳ２０８ではパルスシフト処理で生成される３相それぞれの電流検出期間内に電流検出タイミングを設定して、ＰＷＭ１周期で３相の相電流を検出する。
【００７２】
図１０は、ＰＷＭ１周期で３相の相電流を検出するためのパルスシフト処理、及び、パルスシフト処理後のＰＷＭパルスにおける電流検出タイミングを例示する。
図１０（Ａ）は、パルスシフト処理前の各相のＰＷＭパルスを示し、Ｕ相及びＶ相のＰＷＭパルス幅が同じで、Ｗ相のＰＷＭパルス幅がＵ相及びＶ相のＰＷＭパルス幅よりも短い場合を例示する。
【００７３】
係るＰＷＭパルスのパターンでは、電流検出期間が、Ｕ相及びＶ相のＰＷＭパルスがオンでＷ相のＰＷＭパルスがオフであってＷ相の相電流Ｉwを検出できる期間に限定され、Ｕ相及びＶ相の相電流を検出できる区間が生成されない。
そこで、制御部２１３は、図１０（Ｂ）に例示するようにしてパルスシフト処理を実施し、３相それぞれの相電流検出期間をＰＷＭ１周期内に生成する。
【００７４】
具体的には、制御部２１３は、Ｕ相のＰＷＭパルスの位相を進める一方でＶ相のＰＷＭパルスの位相を遅らせるパルスシフト処理を実施することで、ＰＷＭ１周期の初期にＵ相のＰＷＭパルスのみがオンでＵ相の相電流Ｉuを検出できる区間を生成し、ＰＷＭ１周期の終期にＶ相のＰＷＭパルスのみがオンでＶ相の相電流Ｉvを検出できる区間を生成し、これらの区間内にＵ相の相電流Ｉu検出タイミング、Ｖ相の相電流Ｉv検出タイミングを設定して、電流検出器２２０の出力から相電流Ｉu、Ｉvを検出する。
【００７５】
なお、Ｕ相のＰＷＭパルス及びＶ相のＰＷＭパルスの双方についてパルスシフト処理を実施するのは、一方の相についてのみパルスシフト処理を行った場合、十分な長さの電流検出期間を生成できないためである。
また、制御部２１３は、Ｕ相及びＶ相のＰＷＭパルスがオンでＷ相のＰＷＭパルスがオフであってＷ相の相電流Ｉwを検出できる期間内にＷ相の相電流Ｉw検出タイミングを設定して、電流検出器２２０の出力から相電流Ｉwを検出する。
なお、ＰＷＭ１周期で３相の相電流を検出する場合のＰＷＭパルス幅の組み合わせ及びパルスシフト処理のパターンは、図１０に例示した以外に種々設定できることは明らかである。
【００７６】
以上、好ましい実施形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば種々の変形態様を採り得ることは自明である。
制御部２１３は、ＰＷＭ２周期で電流検出器２２０の出力から検出した３相の相電流Ｉu，Ｉv，Ｉwを３相ブラシレスモータ１のベクトル制御に用いることができる。
【００７７】
また、制御部２１３は、電流検出器２２０の出力から３相の相電流を検出するときに、トルク指令値（各相の指令電圧）の変動を抑制する処理を実施し、トルク指令値（各相の指令電圧）の安定状態で３相の相電流を検出することができる。
【符号の説明】
【００７８】
１…３相ブラシレスモータ、２…モータ駆動装置、２１２…駆動回路、２１２ａ…インバータ、２１３…制御部、２１３ａ…Ａ／Ｄ変換器、２１３ｂ…マイクロコンピュータ、２２０…電流検出器、２２０ａ…シャント抵抗、２２０ｂ…検出回路
【図１】
0006529452.tif 000002
【図２】
0006529452.tif 000003
【図３】
0006529452.tif 000004
【図４】
0006529452.tif 000005
【図５】
0006529452.tif 000006
【図６】
0006529452.tif 000007
【図７】
0006529452.tif 000008
【図８】
0006529452.tif 000009
【図９】
0006529452.tif 000010
【図１０】
0006529452.tif 000011