(57)【特許請求の範囲】
【請求項１】
各画素の輝度レベルを示す画素データ片の系列を含む入力画像データに基づき画像表示を行う表示装置であって、
表示パネルに形成されている複数のデータラインに画素駆動電圧を印加するドライバと、
前記入力画像データにおける前記画素データ片の系列中の少なくとも１の前記画素データ片を含む画素データブロックを有する単位送信ブロックが連続する送信画像データ信号を生成し、これを前記ドライバに送信する制御部と、を含み、
前記制御部は、前記単位送信ブロック毎に前記画素データブロックの先頭部に連結してクロックデータを付加する第１処理部と、
前記クロックデータと前記画素データブロックとの境界でデータ遷移が生じているか否かを判定する第２処理部と、
前記データ遷移が生じていないと判定された場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の先頭ビットの論理レベルを反転させる第３処理部と、
前記画素データブロックの少なくとも先頭に含まれる前記画素データ片に論理レベルの反転処理が施されているか否かを示す反転フラグを前記クロックデータの直前に付加する第４処理部と、を有し、
前記ドライバは、受信した前記送信画像データ信号に含まれる前記クロックデータのリアエッジ部に位相同期したクロック信号を生成するクロック生成部と、
受信した前記送信画像データ信号に含まれる前記反転フラグが前記反転処理が施されていることを示す場合には、受信した前記送信画像データ信号に含まれる前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の論理レベルを反転させたものを前記クロック信号に応じて取り込んで出力する一方、前記反転フラグが前記反転処理が施されていないことを示す場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片を前記クロック信号に応じて取り込んで出力するデータ取込部と、
前記データ取込部から出力された前記画素データ片の各々を前記画素駆動電圧に変換する階調電圧生成部と、を有することを特徴とする表示装置。
【請求項２】
前記第３処理部は、前記データ遷移が生じていないと判定された場合には前記画素データブロックに含まれる全ての前記画素データ片の全ビットの論理レベルを反転させ、
前記データ取込部は、前記反転フラグが前記反転処理が施されていることを示す場合には前記画素データブロックに含まれる全ての前記画素データ片の全ビットの論理レベルを反転させることを特徴とする請求項１記載の表示装置。
【請求項３】
前記第３処理部は、前記データ遷移が生じていないと判定された場合には前記画素データブロックの先頭に含まれる前記画素データ片の先頭ビットの論理レベルだけを反転させ、
前記データ取込部は、前記反転フラグが前記反転処理が施されていることを示す場合には前記画素データブロックの先頭に含まれる前記画素データ片の先頭ビットの論理レベルだけを反転させることを特徴とする請求項１記載の表示装置。
【請求項４】
前記第２処理部は、前記クロックデータの論理レベルと前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の先頭ビットの論理レベルとが一致している場合には前記データ遷移が生じていないと判定する一方、前記クロックデータの論理レベルと前記先頭ビットの論理レベルとが一致していない場合には前記データ遷移が生じていると判定することを特徴とする請求項１〜３のいずれか１に記載の表示装置。
【請求項５】
前記画素データ片の系列は、赤色の輝度レベルを表す第１の画素データ片、緑色の輝度レベルを表す第２の画素データ片、及び青色の輝度レベルを表す第３の画素データ片を含み、
前記画素データブロックは、前記第１〜第３の画素データ片からなることを特徴とする請求項１〜４のいずれか１に記載の表示装置。
【請求項６】
前記画素データ片の系列は、赤色の輝度レベルを表す第１の画素データ片、緑色の輝度レベルを表す第２の画素データ片、及び青色の輝度レベルを表す第３の画素データ片を含み、
前記画素データブロックは、前記第１〜第３の画素データ片のうちの２つの前記画素データ片からなることを特徴とする請求項１〜４のいずれか１に記載の表示装置。
【請求項７】
画素の輝度レベルを示す画素データ片を少なくとも１つ含む画素データブロックを有する単位送信ブロックが連続する画像データ信号を受信し、受信した前記画像データ信号に基づいて表示パネルを駆動する表示パネルのドライバであって、
前記単位送信ブロック各々の前記画素データブロックの先頭部にクロックデータが連結して付加されており、前記クロックデータの直前には前記画素データ片に対して論理レベルの反転処理が施されているか否かを示す反転フラグが付加されており、
前記ドライバは、
受信した前記画像データ信号に含まれる前記クロックデータに位相同期したクロック信号を生成するクロック生成部と、
受信した前記画像データ信号に含まれる前記反転フラグが前記反転処理が施されていることを示す場合には、受信した前記画像データ信号に含まれる前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の先頭ビットの論理レベルを反転させたものを前記クロック信号に応じて取り込んで出力する一方、前記反転フラグが前記反転処理が施されていないことを示す場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片を前記クロック信号に応じて取り込んで出力するデータ取込部と、
前記データ取込部から出力された前記画素データ片の各々を画素駆動電圧に変換して前記表示パネルの複数のデータラインに印加する階調電圧生成部と、を有することを特徴とする表示パネルのドライバ。
【請求項８】
前記データ取込部は、前記反転フラグが前記反転処理が施されていることを示す場合には前記画素データブロックに含まれる全ての前記画素データ片の全ビットの論理レベルを反転させることを特徴とする請求項７記載の表示パネルのドライバ。
【請求項９】
前記データ取込部は、前記反転フラグが前記反転処理が施されていることを示す場合には前記画素データブロックの先頭に含まれる前記画素データ片の先頭ビットの論理レベルだけを反転させることを特徴とする請求項７記載の表示パネルのドライバ。
【請求項１０】
前記画素データ片の系列は、赤色の輝度レベルを表す第１の画素データ片、緑色の輝度レベルを表す第２の画素データ片、及び青色の輝度レベルを表す第３の画素データ片を含み、
前記画素データブロックは、前記第１〜第３の画素データ片からなることを特徴とする請求項７〜９のいずれか１に記載の表示パネルのドライバ。
【請求項１１】
前記画素データ片の系列は、赤色の輝度レベルを表す第１の画素データ片、緑色の輝度レベルを表す第２の画素データ片、及び青色の輝度レベルを表す第３の画素データ片を含み、
前記画素データブロックは、前記第１〜第３の画素データ片のうちの２つの前記画素データ片からなることを特徴とする請求項７〜９のいずれか１に記載の表示パネルのドライバ。
【請求項１２】
各画素の輝度レベルを示す画素データ片の系列を含む入力画像データに基づく送信画像データ信号を表示パネルのドライバに送信する画像データ信号の伝送方法であって、
前記入力画像データにおける前記画素データ片の系列中の少なくとも１の前記画素データ片を含む画素データブロックと、前記画素データブロックの先頭部に連結したクロックデータとを含む単位送信ブロック毎に、前記クロックデータと前記画素データブロックとの境界でデータ遷移が生じているか否かを判定する第１ステップと、
前記データ遷移が生じていないと判定された場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の先頭ビットの論理レベルを反転させる第２ステップと、
前記画素データブロックの少なくとも先頭に含まれる前記画素データ片に論理レベルの反転処理が施されているか否かを示す反転フラグを前記クロックデータの直前に付加する第３ステップと、
前記単位送信ブロックが連続する前記送信画像データ信号を前記表示パネルのドライバに送信する第４ステップと、を有することを特徴とする画像データ信号の伝送方法。
【請求項１３】
前記第２ステップは、前記データ遷移が生じていないと判定された場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の全ビットの論理レベルを反転させることを特徴とする請求項１２記載の画像データ信号の伝送方法。
【請求項１４】
前記第２ステップは、前記データ遷移が生じていないと判定された場合には前記画素データブロックの先頭に含まれる前記画素データ片の先頭ビットの論理レベルだけを反転させることを特徴とする請求項１２記載の画像データ信号の伝送方法。
【請求項１５】
前記第１ステップは、前記クロックデータの論理レベルと前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の先頭ビットの論理レベルとが一致している場合には前記データ遷移が生じていないと判定する一方、前記クロックデータの論理レベルと前記先頭ビットの論理レベルとが一致していない場合には前記データ遷移が生じていると判定することを特徴とする請求項１２〜１４のいずれか１に記載の画像データ信号の伝送方法。
【請求項１６】
前記画素データ片の系列は、赤色の輝度レベルを表す第１の画素データ片、緑色の輝度レベルを表す第２の画素データ片、及び青色の輝度レベルを表す第３の画素データ片を含み、
前記画素データブロックは、前記第１〜第３の画素データ片からなることを特徴とする請求項１２〜１５のいずれか１に記載の画像データ信号の伝送方法。
【請求項１７】
前記画素データ片の系列は、赤色の輝度レベルを表す第１の画素データ片、緑色の輝度レベルを表す第２の画素データ片、及び青色の輝度レベルを表す第３の画素データ片を含み、
前記画素データブロックは、前記第１〜第３の画素データ片のうちの２つの前記画素データ片からなることを特徴とする請求項１２〜１５のいずれか１に記載の画像データ信号の伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置と、表示パネルを駆動するドライバと、表示装置内において画像データをドライバに送信する画像データ信号の伝送方法に関する。
【背景技術】
【０００２】
表示装置としての液晶表示装置には、液晶表示パネルと共に、この液晶表示パネルを駆動する複数のドライバと、当該ドライバの各々に画像データを送出する制御部と、が含まれている。また、近年、高精細画像を表示する為に液晶表示パネルが高解像度化され、それに伴い画像データの伝送周波数が高くなっている。これにより、画像データの伝送時に電磁気的干渉、いわゆるＥＭＩ（Electro-Magnetic Interference ）が発生し、液晶表示パネルに対する駆動が不安定となる。
【０００３】
そこで、画像データの高周波数化に伴って発生するＥＭＩによる悪影響を抑制させる為に、画像データにクロック情報を挿入したものを各ドライバに送信するＰＰＤＳ（point to point differential signaling）伝送方式を採用した駆動方法が提案された（例えば、特許文献１、２及び３参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１６３２３９号公報
【特許文献２】特表２０１１−５１３７９０号公報
【特許文献３】特開２０１１−２２１４８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、各ドライバ内で画像データ中からクロック情報を認識できるようにする為には、画像データの単位ブロック毎にクロック認識用のデータを挿入する必要があり、これが高速処理の妨げになっていた。
【０００６】
本発明は、表示装置内において画像データを高速に伝送することが可能な表示装置、表示パネルのドライバ及び画像データ信号の伝送方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明に係る表示装置は、各画素の輝度レベルを示す画素データ片の系列を含む入力画像データに基づき画像表示を行う表示装置であって、表示パネルに形成されている複数のデータラインに画素駆動電圧を印加するドライバと、前記入力画像データにおける前記画素データ片の系列中の少なくとも１の前記画素データ片を含む画素データブロックを有する単位送信ブロックが連続する送信画像データ信号を生成し、これを前記ドライバに送信する制御部と、を含み、前記制御部は、前記単位送信ブロック毎に前記画素データブロックの先頭部に連結してクロックデータを付加する第１処理部と、前記クロックデータと前記画素データブロックとの境界でデータ遷移が生じているか否かを判定する第２処理部と、前記データ遷移が生じていないと判定された場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の論理レベルを反転させる第３処理部と、前記画素データブロックの少なくとも先頭に含まれる前記画素データ片に論理レベルの反転処理が施されているか否かを示す反転フラグを前記クロックデータの直前に付加する第４処理部と、を有し、前記ドライバは、受信した前記送信画像データ信号に含まれる前記クロックデータのリアエッジ部に位相同期したクロック信号を生成するクロック生成部と、受信した前記送信画像データ信号に含まれる前記反転フラグが前記反転処理が施されていることを示す場合には、受信した前記送信画像データ信号に含まれる前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の論理レベルを反転させたものを前記クロック信号に応じて取り込んで出力する一方、前記反転フラグが前記反転処理が施されていないことを示す場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片を前記クロック信号に応じて取り込んで出力するデータ取込部と、前記データ取込部から出力された前記画素データ片の各々を前記画素駆動電圧に変換する階調電圧生成部と、を有する。
【０００８】
また、本発明に係る表示パネルのドライバは、画素の輝度レベルを示す画素データ片を少なくとも１つ含む画素データブロックを有する単位送信ブロックが連続する画像データ信号を受信し、受信した前記画像データ信号に基づいて表示パネルを駆動する表示パネルのドライバであって、前記単位送信ブロック各々の前記画素データブロックの先頭部にクロックデータが連結して付加されており、前記クロックデータの直前には前記画素データ片に対して論理レベルの反転処理が施されているか否かを示す反転フラグが付加されており、前記ドライバは、受信した前記画像データ信号に含まれる前記クロックデータに位相同期したクロック信号を生成するクロック生成部と、受信した前記画像データ信号に含まれる前記反転フラグが前記反転処理が施されていることを示す場合には、受信した前記画像データ信号に含まれる前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の論理レベルを反転させたものを前記クロック信号に応じて取り込んで出力する一方、前記反転フラグが前記反転処理が施されていないことを示す場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片を前記クロック信号に応じて取り込んで出力するデータ取込部と、前記データ取込部から出力された前記画素データ片の各々を画素駆動電圧に変換して前記表示パネルの複数のデータラインに印加する階調電圧生成部と、を有する。
【０００９】
又、本発明に係る画像データ信号の伝送方法は、各画素の輝度レベルを示す画素データ片の系列を含む入力画像データに基づく送信画像データ信号を表示パネルのドライバに送信する画像データ信号の伝送方法であって、前記入力画像データにおける前記画素データ片の系列中の少なくとも１の前記画素データ片を含む画素データブロックと、前記画素データブロックの先頭部に連結したクロックデータとを含む単位送信ブロック毎に、前記クロックデータと前記画素データブロックとの境界でデータ遷移が生じているか否かを判定する第１ステップと、前記データ遷移が生じていないと判定された場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の論理レベルを反転させる第２ステップと、前記画素データブロックの少なくとも先頭に含まれる前記画素データ片に論理レベルの反転処理が施されているか否かを示す反転フラグを前記クロックデータの直前に付加する第３ステップと、前記単位送信ブロックが連続する前記送信画像データ信号を前記表示パネルのドライバに送信する第４ステップと、を有する。
【発明の効果】
【００１０】
本発明においては、クロックデータを重畳した画像データ信号を表示パネルのドライバに送信するにあたり、少なくとも１の画素データ片を含む画素データブロックを有する単位送信ブロック毎に、反転フラグ及びクロックデータを画素データブロックの直前に付加する。ここで、クロックデータと画素データブロックとの境界でデータ遷移が生じていない場合には画素データ片の論理レベルを反転させると共に、この反転処理を画素データ片に施したか否かを示す情報を上記反転フラグとして設定する。これにより、クロックデータと画素データブロックの先頭部との境界には、必ずクロック認識用のリアエッジ部が現れるようになり、且つ受信側のドライバでは、反転フラグに基づいて元の画素データ片を復元させることが可能となる。
【００１１】
よって、本発明によれば、単位送信ブロック毎に、夫々１ビット周期分の反転フラグ及びクロックデータを付加するだけで良いので、クロックデータを重畳した画像データ信号を高速伝送することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る表示装置の概略構成を示す図である。
【図２】入力画像データＶＤのフォーマットの一例を示す図である。
【図３】送信画像データ信号ＶＤＴのフォーマットの一例を示す図である。
【図４】データドライバ１２の内部構成を示すブロック図である。
【図５】送信画像データ信号ＶＤＴの生成及び送信制御の手順を示すフローチャートである。
【図６】クロックデータＣＤのパルスが正極性であり且つ反転フラグが論理レベル０となる場合における送信画像データ信号ＶＤＴの一例を示す図である。
【図７】クロックデータＣＤのパルスが正極性であり且つ反転フラグが論理レベル１となる場合における送信画像データ信号ＶＤＴの一例を示す図である。
【図８】データ取り込み動作の手順を示すフローチャートである。
【図９】反転フラグが論理レベル１となる場合における送信画像データ信号ＶＤＴの他の一例を示す図である。
【図１０】送信画像データ信号ＶＤＴのフォーマットの他の一例を示す図である。
【図１１】送信画像データ信号ＶＤＴのフォーマットの他の一例を示す図である。
【図１２】クロックデータＣＤのパルスが負極性であり且つ反転フラグが論理レベル０である場合における送信画像データ信号ＶＤＴの一例を示す図である。
【図１３】クロックデータＣＤのパルスが負極性であり且つ反転フラグが論理レベル１となる場合における送信画像データ信号ＶＤＴの一例を示す図である。
【発明を実施するための形態】
【００１３】
図１は、本発明に係る表示装置の概略構成を示す図である。
【００１４】
図１において、例えば液晶パネルとしての表示パネル２０には、液晶層（図示せぬ）と、２次元画面の水平方向に伸張するｎ個（ｎは２以上の整数）の水平走査ラインＳ1〜Ｓnと、２次元画面の垂直方向に伸張するｍ個（ｍは２以上の整数）のデータラインＤ1〜Ｄmとが設けられている。水平走査ライン及びデータラインの交叉部の領域には、赤色表示を担う赤表示セルＰR、緑色表示を担う緑表示セルＰG、又は青色表示を担う青表示セルＰBが形成されている。尚、データラインＤ1〜Ｄmのうちで（３・ｔ−２）番目（ｔは自然数）のデータライン、つまりＤ1、Ｄ4、Ｄ7、・・・、Ｄm-2の各々には赤表示セルＰRが形成されている。また、データラインＤ1〜Ｄmのうちで（３・ｔ−１）番目に配列されているデータライン、つまりＤ2、Ｄ5、Ｄ8、・・・、Ｄm-1の各々には緑表示セルＰGが形成されている。また、データラインＤ1〜Ｄmのうちで（３・ｔ）番目に配列されているデータライン、つまりＤ3、Ｄ6、Ｄ9、・・・、Ｄmには青表示セルＰBが形成されている。
【００１５】
図１に示すように、水平走査ラインＳ1〜Ｓnの各々上において、互いに隣接する３つの表示セル、つまり赤表示セルＰR、緑表示セルＰG及び青表示セルＰBにて１つの画素ＰＸ（破線にて囲まれた領域）が形成される。よって、１水平走査ライン上には（ｍ／３）個の画素ＰＸが並置されている。
【００１６】
駆動制御部１０は、入力画像データＶＤに同期した走査制御信号を生成し、これを走査ドライバ１１に供給する。
【００１７】
入力画像データＶＤは、図２に示すように、各画素の輝度レベルを表す画素データＱＤの系列からなる。各画素ＰＸには、赤色成分の輝度レベルを例えば８ビットで表す画素データＱＤR、緑色成分の輝度レベルを例えば８ビットで表す画素データＱＤG及び青色成分の輝度レベルを例えば８ビットで表す画素データＱＤBが対応している。すなわち、入力画像データＶＤには、図２に示すように、夫々がＱＤR、ＱＤG及びＱＤBを含む画素データブロックＱＤＳの系列が含まれている。
【００１８】
駆動制御部１０は、入力画像データＶＤに基づき、図３に示すデータフォーマットからなる１ビットシリアル形態の送信画像データ信号ＶＤＴを生成し、これをデータドライバ１２に送信する。
【００１９】
送信画像データ信号ＶＤＴは、図３に示すように、夫々が反転フラグＦＬＧ、クロックデータＣＤ、画素データＰＤR、画素データＰＤG及び画素データＰＤBを含む単位送信ブロックＤＢの系列からなる。
【００２０】
画素データＰＤR、ＰＤG及びＰＤBは、１つの画素ＰＸに対応した赤色、緑色及び青色成分各々の輝度レベルを夫々、例えば８ビットで表したものである。つまり、画素データＰＤR、ＰＤG及びＰＤBは、入力画像データＶＤにおける画素データＱＤR、ＱＤG及びＱＤBに対応したものである。１つの単位送信ブロックＤＢには、図３に示すように、１画素分の画素データＰＤR、ＰＤG及びＰＤBの系列からなる画素データブロックＰＤＳが含まれている。なお、図３に示す一例では、画素データブロックＰＤＳ内においてＰＤRが先頭になっているが、ＰＤG或いはＰＤBが先頭であっても良い。
【００２１】
クロックデータＣＤは、かかる画素データブロックＰＤＳの先頭部に連結して設けられている。クロックデータＣＤは、データドライバ１２側でクロックタイミングを認識する為の１ビット周期ＢＴのパルスからなる。このパルスとしては、パルスのリアエッジが論理レベル０から１に遷移する、いわゆる論理レベル０の負極性パルス、或いは論理レベル１から０に遷移する論理レベル１の正極性パルスのいずれであっても良い。
【００２２】
反転フラグＦＬＧは、当該クロックデータＣＤの直前に設けられている。反転フラグＦＬＧは、自身が属する単位送信ブロックＤＢに含まれる画素データブロックＰＤＳの各画素データ（ＰＤR、ＰＤG、ＰＤB）に論理レベルの反転処理が施されているか否かを示す１ビット周期ＢＴのフラグである。例えば、反転フラグＦＬＧが論理レベル０を示す場合には、画素データブロックＰＤＳの各画素データ（ＰＤR、ＰＤG、ＰＤB）の論理レベルは、入力画像データＶＤにおける各画素データ（ＱＤR、ＱＤG、ＱＤB）の論理レベルと同一である。一方、反転フラグＦＬＧが論理レベル１を示す場合には、画素データブロックＰＤＳの各画素データ（ＰＤR、ＰＤG、ＰＤB）の論理レベルは、入力画像データＶＤにおける各画素データ（ＱＤR、ＱＤG、ＱＤB）の論理レベルを反転させたものとなる。
【００２３】
走査ドライバ１１は、駆動制御部１０から供給された走査制御信号に応じて走査パルスを生成し、これを表示パネル２０の水平走査ラインＳ1〜Ｓnに順次択一的に印加する。
【００２４】
データドライバ１２は、単一の半導体チップ、又は複数の半導体チップに分散して形成されている。データドライバ１２は、図４に示すように、データ受信取込部１２１及び階調電圧生成部１２２を含む。
【００２５】
データ受信取込部１２１は、駆動制御部１０から送信された送信画像データ信号ＶＤＴを受信する。
【００２６】
データ受信取込部１２１のクロック生成部１２１ａは、送信画像データ信号ＶＤＴの各単位送信ブロックＤＢに含まれるクロックデータＣＤを検出し、このクロックデータＣＤのリアエッジ部に位相同期したデータ取り込み用の周波数を有するクロック信号を生成する。クロック生成部１２１ａは、クロック信号を反転部１２１ｂ及びデータラッチ１２１ｃに供給する。
【００２７】
反転部１２１ｂは、受信した送信画像データ信号ＶＤＴの各単位送信ブロックＤＢに含まれる反転フラグＦＬＧに基づき、単位送信ブロックＤＢに含まれる画素データＰＤR、ＰＤG及びＰＤBに対して論理レベルの反転処理を施す。すなわち、反転部１２１ｂは、反転フラグＦＬＧが論理レベル１を示す場合には、画素データＰＤR、ＰＤG及びＰＤB各々の全ビットの論理レベルを反転したものをクロック信号のタイミングでデータラッチ１２１ｃに供給する。一方、反転フラグＦＬＧが論理レベル０を示す場合には、反転部１２１ｂは、このような論理レベルの反転処理を実施せず、単位送信ブロックＤＢに含まれる画素データＰＤR、ＰＤG及びＰＤBをそのままクロック信号のタイミングでデータラッチ１２１ｃに供給する。
【００２８】
データラッチ１２１ｃは、反転部１２１ｂを介して順次供給された画素データＰＤR、ＰＤG及びＰＤBを順次、クロック信号に応じたタイミングで取り込む。ここで、１水平走査ライン分、つまりｍ個の画素データ片（ＰＤR、ＰＤG、ＰＤB）の取り込みが完了する度に、データラッチ１２１ｃは、ｍ個の画素データ片に夫々対応した画素データＳＤ1〜ＳＤmを階調電圧生成部１２２に供給する。
【００２９】
階調電圧生成部１２２は、画素データＳＤ1〜ＳＤmを、夫々が示す輝度レベルに対応したアナログの階調電圧に変換する。そして、階調電圧生成部１２２は、画素データＳＤ1〜ＳＤmに夫々対応した階調電圧を画素駆動電圧Ｇ1〜Ｇmとして表示パネル２０のデータラインＤ1〜Ｄmに印加する。
【００３０】
以下に、駆動制御部１０による送信画像データ信号ＶＤＴの生成及び送信動作について、クロックデータＣＤのパルスが正極性のパルスである場合を例にとって説明する。
【００３１】
駆動制御部１０は、図５に示す送信画像データ信号ＶＤＴの生成及び送信フローに従った制御を行う。
【００３２】
図５において、先ず、駆動制御部１０は、図２に示す入力画像データＶＤ中の画素データブロックＱＤＳ毎に、その画素データブロックＱＤＳの先頭のビットを先頭ビットＳＢとして抽出する（ステップＳ１）。例えば、図２に示す一例では、駆動制御部１０は、画素データブロックＱＤＳ毎に、画素データＱＤRの先頭ビットを先頭ビットＳＢとして抽出する。
【００３３】
次に、駆動制御部１０は、画素データブロックＱＤＳ毎に、その先頭ビットＳＢがクロックデータＣＤの論理レベルと同一の論理レベル１であるか否かを判定する（ステップＳ２）。つまり、ステップＳ２では、クロックデータＣＤと、画素データブロックＱＤＳの先頭部との境界でデータ遷移が生じているか否かを判定するのである。
【００３４】
ステップＳ２において先頭ビットＳＢが論理レベル１ではないと判定された場合、駆動制御部１０は、画素データブロックＱＤＳに含まれる画素データＱＤR、ＱＤG、ＱＤBを、そのまま画素データＰＤR、ＰＤG、ＰＤBとし、これらＰＤR、ＰＤG、ＰＤBからなる画素データブロックＰＤＳを設定する（ステップＳ３）。つまり、ステップＳ２において、クロックデータＣＤと、画素データブロックＱＤＳの先頭部との境界でデータ遷移が生じていると判定された場合には、ステップＳ３により、画素データブロックＱＤＳに含まれる画素データＱＤをそのまま画素データＰＤとし、当該ＰＤからなる画素データブロックＰＤＳを設定するのである。
【００３５】
ステップＳ３の実行後、駆動制御部１０は、論理レベルの反転処理が施されていないことを示す論理レベル０の反転フラグＦＬＧを設定する（ステップＳ４）。
【００３６】
一方、ステップＳ２において先頭ビットＳＢが論理レベル１であると判定された場合、駆動制御部１０は、画素データブロックＱＤＳに含まれる画素データＱＤR、ＱＤG、ＱＤB各々の全ビット（２４ビット）の論理レベルを反転させたものを画素データＰＤR、ＰＤG、ＰＤBとし、これらＰＤR、ＰＤG、ＰＤBからなる画素データブロックＰＤＳを設定する（ステップＳ５）。つまり、ステップＳ２において、クロックデータＣＤと、画素データブロックＱＤＳの先頭部との境界でデータ遷移が生じていないと判定された場合には、ステップＳ５により、画素データブロックＱＤＳに含まれる各画素データＱＤの全ビットの論理レベルを反転させたものを画素データＰＤとし、当該ＰＤからなる画素データブロックＰＤＳを設定するのである。
【００３７】
ステップＳ５の実行後、駆動制御部１０は、論理レベルの反転処理が施されていることを示す論理レベル１の反転フラグＦＬＧを設定する（ステップＳ６）。
【００３８】
ステップＳ４又はＳ６の実行後、駆動制御部１０は、設定された反転フラグＦＬＧと画素データブロックＰＤＳとの間に１ビット周期ＢＴの正極性パルスからなる論理レベル１のクロックデータＣＤを付加して単位送信ブロックＤＢを生成する（ステップＳ７）。
【００３９】
次に、駆動制御部１０は、画素データブロックＱＤＳ毎に生成した単位送信ブロックＤＢが連続する送信画像データ信号ＶＤＴをデータドライバ１２へ送信する（ステップＳ８）。
【００４０】
図５に示す送信画像データ信号ＶＤＴの生成及び送信制御により、駆動制御部１０は、例えば、先頭ビットＳＢが論理レベル０となる画素データブロックＱＤＳに対しては、図６に示すような単位送信ブロックＤＢを生成する。つまり、クロックデータＣＤと、画素データブロックＱＤＳの先頭部との境界でデータ遷移が生じる場合には、ステップＳ３、Ｓ４及びＳ７が実行される。これにより、図６に示すように、論理レベル０の反転フラグＦＬＧ、正極性のパルスからなるクロックデータＣＤ、及び画素データブロックＱＤＳと同一ビット群の画素データブロックＰＤＳからなる単位送信ブロックＤＢが生成される。
【００４１】
一方、先頭ビットＳＢが論理レベル１、つまり、クロックデータＣＤと、画素データブロックＱＤＳの先頭部との境界でデータ遷移が生じない場合には、駆動制御部１０は、図７に示すような単位送信ブロックＤＢを生成する。すなわち、この際、ステップＳ５〜Ｓ７の実行により、図７に示すように、論理レベル１の反転フラグＦＬＧ、正極性のパルスからなるクロックデータＣＤ、及び画素データブロックＱＤＳの全ビットの論理レベルを反転させたビット群を有する画素データブロックＰＤＳからなる単位送信ブロックＤＢが生成される。
【００４２】
そして、駆動制御部１０は、上記のように生成した単位送信ブロックＤＢが連続する送信画像データ信号ＶＤＴをデータドライバ１２へ送信するのである。
【００４３】
次に、データドライバ１２のデータ受信取込部１２１による送信画像データ信号ＶＤＴの受信及びデータの取込動作について説明する。
【００４４】
送信画像データ信号ＶＤＴを受信すると、データ受信取込部１２１のクロック生成部１２１ａが、送信画像データ信号ＶＤＴ中から図６又は図７に示されるクロックデータＣＤを抽出し、そのリアエッジ部ＥＧに位相同期したクロック信号を生成する。
【００４５】
ここで、データ受信取込部１２１の反転部１２１ｂ及びデータラッチ１２１ｃは、図８に示すデータ取り込みフローに従って、当該クロック信号に同期したタイミングで、送信画像データ信号ＶＤＴに含まれる画素データＰＤの取り込みを行う。
【００４６】
図８に示すように、先ず、データ受信取込部１２１の反転部１２１ｂは、送信画像データ信号ＶＤＴにおける各単位送信ブロックＤＢから反転フラグＦＬＧを抽出する（ステップＳ２１）。次に、反転部１２１ｂは、単位送信ブロックＤＢ毎に、反転フラグＦＬＧが論理レベルの反転処理が施されていることを示す論理レベル１であるか否かを判定する（ステップＳ２２）。
【００４７】
ステップＳ２２において反転フラグＦＬＧが論理レベル１ではないと判定されると、反転部１２１ｂは、単位送信ブロックＤＢから、画素データブロックＰＤＳに含まれる画素データＰＤR、ＰＤG及びＰＤBをクロック信号のタイミングで取り込み、これらをデータラッチ１２１ｃに供給する。データラッチ１２１ｃは、画素データＰＤR、ＰＤG及びＰＤBの各々を８ビットパラレルの画素データＳＤとして、順次クロック信号のタイミングで取り込む（ステップＳ２３）。
【００４８】
一方、ステップＳ２２において反転フラグＦＬＧが論理レベル１であると判定された場合、反転部１２１ｂは、単位送信ブロックＤＢから、画素データブロックＰＤＳに含まれる画素データＰＤR、ＰＤG及びＰＤBをクロック信号のタイミングで取り込む。そして、これら画素データＰＤR、ＰＤG及びＰＤB各々の全ビットの論理レベルを反転させたものをデータラッチ１２１ｃに供給する。データラッチ１２１ｃは、上記した反転処理が施された画素データＰＤR、ＰＤG及びＰＤBの各々を８ビットパラレルの画素データＳＤとして、順次クロック信号のタイミングで取り込む（ステップＳ２４）。
【００４９】
上記ステップＳ２３又はＳ２４の実行により、１水平走査ラインに対応したｍ個の画素データＳＤ1〜ＳＤmの取り込みが完了したら、データラッチ１２１ｃは、これら画素データＳＤ1〜ＳＤmを階調電圧生成部１２２に送出する（ステップＳ２５）。
【００５０】
このように、データ受信取込部１２１は、単位送信ブロックＤＢ毎にその単位送信ブロックＤＢに含まれる反転フラグＦＬＧに基づき、この単位送信ブロックＤＢに含まれる画素データＰＤR、ＰＤG及びＰＤBに論理レベルの反転処理が施されているか否かを判定する（Ｓ２２）。この際、論理レベルの反転処理が施されていない場合には画素データＰＤR、ＰＤG及びＰＤBをそのまま３つの画素データＳＤとして階調電圧生成部１２２に供給する（Ｓ２３、Ｓ２５）。一方、論理レベルの反転処理が施されている場合には画素データＰＤR、ＰＤG及びＰＤB各々の全ビットの論理レベルを反転させることにより、入力画像データＶＤにて示される元の画素データＱＤR、ＱＤG及びＱＤBを復元し、これらを画素データＳＤとして階調電圧生成部１２２に送出するのである（Ｓ２４、Ｓ２５）。
【００５１】
以上のように、図１に示す表示装置では、駆動制御部１０がクロック認識用のデータを重畳した画像データ信号をデータドライバ１２に送信するにあたり、以下のような送信画像データ信号ＶＤＴを生成する。すなわち、駆動制御部１０は、画素データＰＤR、ＰＤG及びＰＤBを含む画素データブロックＰＤＳを有する単位送信ブロックＤＢ毎に、画素データブロックＰＤＳの先頭部に連結してクロックデータＣＤを付加し、このクロックデータＣＤの直前に反転フラグＦＬＧを付加する。ここで、クロックデータＣＤと画素データブロックＰＤＳとの境界でデータ遷移が生じない場合には入力画像データとして供給された元の画素データＱＤの論理レベルを反転させたものを画素データＰＤとする。一方、データ遷移が生じる場合には、元の画素データＱＤをそのまま画素データＰＤとする。また、駆動制御部１０は、上記のような論理レベルの反転処理を画素データ片に施したか否かを示す情報を上記反転フラグとして設定する。
【００５２】
そして、駆動制御部１０は、上記のように形成した単位送信ブロックＤＢが連続する送信画像データ信号ＶＤＴを生成し、これをデータドライバ１２に送信するのである。
これにより、クロックデータＣＤと画素データブロックＰＤＳの先頭部との境界には、必ずクロック認識用のリアエッジ部ＥＧが現れるようになり、且つ受信側のデータドライバ１２では、反転フラグＦＬＧに基づいて元の画素データ片を復元させることが可能となる。
【００５３】
これにより、クロックデータＣＤと画素データブロックＰＤＳの先頭部との境界には、必ずクロック認識用のリアエッジ部ＥＧが現れるようになり、且つ受信側のデータドライバ１２では、反転フラグＦＬＧに基づいて元の画素データ片を復元させることが可能となる。
【００５４】
よって、本発明によれば、単位送信ブロックＤＢ毎に、夫々１ビット周期ＢＴ分の反転フラグＦＬＧ及びクロックデータＣＤを付加するだけで良いので、クロックデータを重畳した画像データ信号を高速伝送することが可能となる。
【００５５】
なお、上記実施例では、クロックデータＣＤと画素データブロックＱＤＳの先頭ビットＳＢとの間でデータ遷移が生じていない場合には、画素データブロックＱＤＳに含まれる画素データＱＤR、ＱＤG及びＱＤB各々の全ビットの論理レベルを反転させたもので画素データブロックＰＤＳを形成するようにしている。しかしながら、このような場合、画素データブロックＱＤＳ中の少なくとも先頭ビットの論理レベルだけを反転させるようにしても良い。
【００５６】
例えば、図９に示すように、画素データブロックＱＤＳの先頭の画素データＱＤRの先頭ビットＳＢが論理レベル１であった場合には、この先頭ビットＳＢだけ論理レベルを反転させ、残りの２３ビットは夫々の論理レベルを維持させたものを画素データブロックＰＤＳとする。この際、データ受信取込部１２１の反転部１２１ｂでは、反転フラグＦＬＧが論理レベル１である場合に、画素データブロックＰＤＳ中の先頭ビットＳＢの論理レベルだけを反転させるのである。
【００５７】
また、上記実施例では、図３に示すように１画素分の３つの画素データＰＤR、ＰＤG及びＰＤBで画素データブロックＰＤＳを構成しているが、各単位送信ブロックＤＢに含まれる画素データＰＤの数は３つに限定されるものではなく、単一或いは２つ以上であっても良い。
【００５８】
例えば、図１０に示すように、単一の画素データＰＤだけで画素データブロックＰＤＳを形成しても良い。つまり、図１０に示すように、画素データＰＤR、ＰＤG、及びＰＤB各々の先頭部に連結してクロックデータＣＤ及び反転フラグＦＬＧを付加し、夫々を１つの単位送信ブロックＤＢとして構成するのである。
【００５９】
また、図１１に示すように、２つの画素データＰＤで画素データブロックＰＤＳを形成するようにしても良い。つまり、入力画像データＶＤにおける画素データＰＤR、ＰＤG、ＰＤBの系列を、隣接する２つの画素データＰＤ毎に区切り、その一対の画素データＰＤの先頭部に連結してクロックデータＣＤ及び反転フラグＦＬＧを付加し、夫々を１つの単位送信ブロックＤＢとするのである。
【００６０】
更に、図１０又は図１１に示すデータフォーマットを採用して、前述した図７又は図９に示すような画素データに対する論理レベルの反転処理を実施するようにしても良い。
【００６１】
また、上記実施例では、クロックデータＣＤを論理レベル１に対応した正極性のパルスとしているが、このクロックデータＣＤとしては、図１２及び図１３に示すように、論理レベル０に対応した負極性のパルスであっても良い。
【００６２】
この際、駆動制御部１０は、図１２に示すように、入力画像データＶＤにおける画素データブロックＱＤＳの先頭ビットＳＢがクロックデータＣＤのパルスとは異なる論理レベル１である場合には、画素データブロックＱＤＳをそのまま画素データブロックＰＤＳとして単位送信ブロックＤＢに含ませる。
【００６３】
一方、図１３に示すように、画素データブロックＱＤＳの先頭ビットＳＢがクロックデータＣＤのパルスと同一の論理レベル０である場合には、駆動制御部１０は、画素データブロックＱＤＳの全ビットの論理レベルを反転させたものを画素データブロックＰＤＳとして単位送信ブロックＤＢに含ませる。
【００６４】
要するに、駆動制御部（１０）は、入力画像データ信号（ＶＤ）に含まれる画素データ片（ＱＤ）の系列中の少なくとも１の画素データ片を含む画素データブロック（ＰＤＳ）を有する単位送信ブロック（ＤＢ）が連続する送信画像データ信号（ＶＤＴ）を以下のように生成し、これをドライバ（１２）に送信する。
【００６５】
すなわち、駆動制御部は、単位送信ブロック毎に上記画素データブロックの先頭部に連結してクロックデータ（ＣＤ）を付加する（Ｓ７）。また、駆動制御部は、このクロックデータと画素データブロックの先頭部との境界でデータ遷移が生じているか否かを判定（Ｓ２）し、データ遷移が生じていないと判定された場合にだけ画素データブロックに含まれる画素データ片の論理レベルを反転させる（Ｓ５）。更に、駆動制御部は、この画素データブロックに含まれる画素データ片に論理レベルの反転処理が施されているか否かを示す反転フラグ（ＦＬＧ）をクロックデータの直前に付加する（Ｓ４、Ｓ６）。
【００６６】
このような送信画像データ信号（ＶＤＴ）を受信すると、ドライバ（１２）は、この送信画像データ信号に含まれるクロックデータに位相同期したクロック信号を生成する（１２１ａ）。ここで、ドライバは、受信した送信画像データ信号に含まれる反転フラグが反転処理が施されていることを示す場合には、この送信画像データ信号に含まれる画素データ片の論理レベルを反転させたものを上記したクロック信号に応じて取り込んで出力する（１２１ｂ、１２１ｃ）。一方、反転フラグが反転処理が施されていないことを示す場合には上記した画素データ片をクロック信号に応じて取り込んで出力する（１２１ｂ、１２１ｃ）。そして、上記のように出力された画素データ片の各々を画素駆動電圧（Ｇ）に変換して表示パネル（２０）のデータライン（Ｄ）に印加するのである。
【符号の説明】
【００６７】
１０              駆動制御部
１２              データドライバ
２０              表示パネル
１２１            データ受信取込部
【図１】
0006553340.tif 000002
【図２】
0006553340.tif 000003
【図３】
0006553340.tif 000004
【図４】
0006553340.tif 000005
【図５】
0006553340.tif 000006
【図６】
0006553340.tif 000007
【図７】
0006553340.tif 000008
【図８】
0006553340.tif 000009
【図９】
0006553340.tif 000010
【図１０】
0006553340.tif 000011
【図１１】
0006553340.tif 000012
【図１２】
0006553340.tif 000013
【図１３】
0006553340.tif 000014