(57)【特許請求の範囲】
【請求項１】
ベース板と、
前記ベース板の上に設けられたパワー半導体素子と、
前記パワー半導体素子の主電極端子と、
前記パワー半導体素子の物理状態に応じた信号を発するセンサ部と、
前記センサ部に接続されるセンサ用信号端子と、
前記パワー半導体素子を駆動するための電力を供給する駆動用端子と、
前記ベース板の上に設けられ、前記パワー半導体素子、前記主電極端子、前記センサ部、前記センサ用信号端子および前記駆動用端子を収めるケースと、
を備え、
前記ケースは前記パワー半導体素子よりも上に設けられた上面部が開口していることを特徴とする半導体装置。
【請求項２】
ベース板と、
前記ベース板の上に設けられたパワー半導体素子と、
前記パワー半導体素子の主電極端子と、
前記パワー半導体素子の物理状態に応じた信号を発するセンサ部と、
前記センサ部に接続されるセンサ用信号端子と、
前記パワー半導体素子を駆動するための電力を供給する駆動用端子と、
前記ベース板の上に設けられ、前記パワー半導体素子、前記主電極端子、前記センサ部、前記センサ用信号端子および前記駆動用端子を収めるケースと、
を備え、
前記ケースは前記パワー半導体素子よりも上に設けられた上面部を有し、
前記センサ用信号端子および前記駆動用端子の上端が、前記ケースの前記上面部と同じ高さ、または、前記上面部よりも高い位置にあり、
前記パワー半導体素子の駆動の制御または前記センサ用信号端子の出力する信号に応じた前記パワー半導体素子の保護動作の制御を行う制御回路は前記ケースに収められないことを特徴とする半導体装置。
【請求項３】
前記物理状態は、温度であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記物理状態は、電流であることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記物理状態は、電圧であることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
前記センサ用信号端子および前記駆動用端子は前記ケースの内側に配置され、前記センサ用信号端子および前記駆動用端子の上端が前記ケースの上面部よりも低い位置にあることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記センサ用信号端子および前記駆動用端子の上端が前記ケースの上面部よりも高い位置にあることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記センサ用信号端子および前記駆動用端子は、上端が前記ケースの上面部よりも低い位置にある端子と、上端が前記ケースの前記上面部よりも高い位置にある端子を含むことを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記センサ部は、前記パワー半導体素子が搭載されている配線パターンに設けられ、
前記センサ用信号端子は、前記配線パターンを介して、前記パワー半導体素子の裏面から取り出される信号を出力する端子を含むことを特徴とする請求項１〜８の何れか１項に記載の半導体装置。
【請求項１０】
前記センサ用信号端子および前記駆動用端子は、配線パターン上に配置されることを特徴とする請求項１〜９の何れか１項に記載の半導体装置。
【請求項１１】
前記パワー半導体素子は、ワイドバンドギャップ半導体により形成されていることを特徴とする請求項１〜１０の何れか１項に記載の半導体装置。
【請求項１２】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記センサ用信号端子および前記駆動用端子は、プレスフィット端子を含むことを特徴とする請求項１〜１２の何れか１項に記載の半導体装置。
【請求項１４】
前記センサ用信号端子および前記駆動用端子はメス型端子であることを特徴とする請求項１〜１２の何れか１項に記載の半導体装置。
【請求項１５】
前記ケースの内部を封止樹脂で充填したことを特徴とする請求項１〜１４の何れか１項に記載の半導体装置。
【請求項１６】
請求項１〜１５の何れか１項に記載の前記半導体装置と、
前記センサ用信号端子および前記駆動用端子と接続された制御基板と、
を備え、
前記制御基板は、
外部入出力用制御信号端子と、
集積回路と、
を備え、
前記集積回路は、前記外部入出力用制御信号端子、前記センサ用信号端子および前記駆動用端子と接続され、前記パワー半導体素子の駆動の制御および前記センサ用信号端子の出力する信号に応じた前記パワー半導体素子の保護動作の制御を行うことを特徴としたインテリジェントパワーモジュール。
【請求項１７】
前記制御基板は、前記ケースから露出することを特徴とした請求項１６に記載のインテリジェントパワーモジュール。
【請求項１８】
前記制御基板は、前記ケースの上方に設けられることを特徴とした請求項１６または１７に記載のインテリジェントパワーモジュール。
【請求項１９】
前記制御基板は、平面視で前記ケースの外側に突出することを特徴とした請求項１８に記載のインテリジェントパワーモジュール。
【請求項２０】
請求項１〜１５の何れか１項に記載の前記半導体装置または請求項１６〜１９の何れか１項に記載の前記インテリジェントパワーモジュールを搭載した電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、インテリジェントパワーモジュールおよび電力変換装置に係り、さらに詳しくは電力用半導体装置と、それを利用したインテリジェントパワーモジュールおよび電力変換装置に関する。
【背景技術】
【０００２】
一般に、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅ、インテリジェントパワーモジュール）は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポーラトランジスタ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤｉ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ、還流ダイオード）等のパワー半導体素子を搭載している。また、ＩＰＭはパワー半導体素子の駆動を制御する機能を有する。さらに、ＩＰＭにはパワー半導体素子の温度、電流値等の情報を発信するセンサ部が備えられる。ＩＰＭはセンサ部が発信する信号を用いてパワー半導体素子を過熱、過電流等から保護する機能を備える。このようにパワー半導体装置の駆動の制御機能および保護機能を備えたＩＰＭはパッケージ化され、インバータ装置の逆変換部等に使用される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−３０３７７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のＩＰＭでは、パワー半導体素子、センサ部、パワー半導体素子の駆動の制御回路および保護動作の制御回路がパッケージ内に一体化され収められている。このため、駆動または保護動作の制御について仕様を変更する際には、ＩＰＭ単位での変更が必要となり、手間がかかっていた。
【０００５】
本発明は、上述の問題点を解決するためになされたもので、第１の目的は、パワー半導体素子の駆動または保護動作の制御についての仕様変更を容易にした半導体装置を得ることである。
第２の目的は、本発明に係る半導体装置を用いたＩＰＭを得ることである。
第３の目的は、本発明に係る半導体装置またはＩＰＭを用いた電力変換装置を得ることである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、ベース板と、前記ベース板の上に設けられたパワー半導体素子と、前記パワー半導体素子の主電極端子と、前記パワー半導体素子の物理状態に応じた信号を発するセンサ部と、前記センサ部に接続されるセンサ用信号端子と、前記パワー半導体素子を駆動するための電力を供給する駆動用端子と、前記ベース板の上に設けられ、前記パワー半導体素子、前記主電極端子、前記センサ部、前記センサ用信号端子および前記駆動用端子を収めるケースと、を備え、前記ケースは上面が開口している。
本発明に係る半導体装置は、ベース板と、前記ベース板の上に設けられたパワー半導体素子と、前記パワー半導体素子の主電極端子と、前記パワー半導体素子の物理状態に応じた信号を発するセンサ部と、前記センサ部に接続されるセンサ用信号端子と、前記パワー半導体素子を駆動するための電力を供給する駆動用端子と、前記ベース板の上に設けられ、前記パワー半導体素子、前記主電極端子、前記センサ部、前記センサ用信号端子および前記駆動用端子を収めるケースと、を備え、前記ケースは前記パワー半導体素子よりも上に設けられた上面部を有し、前記センサ用信号端子および前記駆動用端子の上端が、前記ケースの前記上面部と同じ高さ、または、前記上面部よりも高い位置にあり、前記パワー半導体素子の駆動の制御または前記センサ用信号端子の出力する信号に応じた前記パワー半導体素子の保護動作の制御を行う制御回路は前記ケースに収められない。
【発明の効果】
【０００７】
本発明における半導体装置には、パワー半導体素子とセンサ部が設けられている。パワー半導体の駆動用端子およびセンサ部に接続されるセンサ用信号端子は、ケースの外部から結線可能に設けられている。本発明における半導体装置に制御基板を接続することで、ＩＰＭが構成される。制御基板は、パワー半導体素子の駆動および保護動作を制御する。半導体装置と制御基板は、センサ用信号端子および駆動用端子で接続される。半導体装置と制御基板は別個に構成されているため、制御基板を独立して設計することが可能である。このため、駆動および保護動作の仕様変更を行う際には、制御基板のみを変更すればよい。従って、ＩＰＭ単位で仕様変更を行う場合と比較して、仕様の変更が容易になる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る半導体装置および制御基板の断面図である。
【図２】本発明の実施の形態１に係る半導体装置および制御基板をＩＰＭとして構成した例を示す斜視図である。
【図３】本発明の実施の形態１に係る半導体装置および制御基板から構成されたＩＰＭの回路図である。
【図４】本発明の実施の形態１に係る半導体装置の回路図と制御基板の回路図が分離された状態を示す図である。
【図５】本発明の実施の形態１に係るセンサ部の回路図である。
【図６】本発明の実施の形態１に係る半導体装置および制御基板から構成されたＩＰＭの断面図である。
【図７】本発明の実施の形態１に係る半導体装置の断面図である。
【図８】図８（ａ）は比較例に係る半導体装置と制御基板を接続した状態において、パワー半導体素子と制御基板の間の配線距離を示した断面図である。図８（ｂ）は本発明の実施の形態１に係る半導体装置と制御基板を接続した状態において、パワー半導体素子と制御基板の間の配線距離を示した断面図である。
【図９】図９（ａ）は比較例に係る半導体装置と制御基板を接続した状態において、駆動用端子およびセンサ用信号端子の絶縁距離を示した断面図である。図９（ｂ）は本発明の実施の形態１に係る半導体装置と制御基板を接続した状態において、駆動用端子およびセンサ用信号端子の絶縁距離を示した断面図である。
【図１０】本発明の実施の形態２に係る半導体装置と制御基板を接続した状態の断面図である。
【図１１】本発明の実施の形態３に係る半導体装置の断面図である。
【図１２】本発明の実施の形態３に係る半導体装置と制御基板を接続した状態の断面図である。
【図１３】本発明の実施の形態４に係る半導体装置の断面図である。
【図１４】本発明の実施の形態４に係る半導体装置の断面図である。
【図１５】図１５（ａ）は本発明に係る半導体装置と制御基板をはんだで接続した状態を示す断面図である。図１５（ｂ）は本発明に係る半導体装置と制御基板をコネクタで接続した状態を示す断面図である。図１５（ｃ）は本発明の実施の形態４に係る半導体装置と制御基板を接続した状態の断面図である。
【図１６】本発明の実施の形態５に係る半導体装置の断面図である。
【図１７】本発明の実施の形態６に係る半導体装置の断面図である。
【図１８】図１８（ａ）は本発明の実施の形態６に係る半導体装置をケースの上面部の高さまで封止樹脂で充填した状態を示す断面図である。図１８（ｂ）は本発明の実施の形態６の変形例に係る半導体装置をメス型端子１２５の上端の高さまで封止樹脂で充填した状態を示す断面図である。
【図１９】本発明の実施の形態７に係る半導体装置の断面図である。
【図２０】本発明の実施の形態８に係る半導体装置の断面図である。
【図２１】本発明の実施の形態９に係る電力変換装置の平面図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置３０および制御基板３２の断面図である。半導体装置３０ではベース板３４の上にケース３６が配置される。ケース３６の内側において、ベース板３４には配線パターン３８がはんだ４０によって接合されている。配線パターン３８の上面には絶縁基板４２が配置される。絶縁基板４２の上面には配線パターン４４が配置される。配線パターン４４の上面にはパワー半導体素子４６およびセンサ部４７がはんだ４８によって接合される。センサ部４７はパワー半導体素子４６の温度に応じた信号およびパワー半導体素子４６を流れる電流に応じた信号を発する。
【００１１】
ケース３６の内側には、絶縁基板４２の外側にセンサ用信号端子２００、駆動用端子２２０および主電極端子５６が配置されている。センサ用信号端子２００、駆動用端子２２０および主電極端子５６と絶縁基板４２の間には一定のスペースが設けられている。ここで、センサ用信号端子２００、駆動用端子２２０および主電極端子５６は複数設けられているが、図１においては重なっているため１本の端子として描かれている。センサ用信号端子２００はセンサ部４７に接続されている。駆動用端子２２０はパワー半導体素子４６を駆動するための電力を供給する。パワー半導体素子４６と主電極端子５６は電力配線用ボンディングワイヤ５８で接続される。パワー半導体素子４６とセンサ用信号端子２００および駆動用端子２２０は信号配線用ボンディングワイヤ６０で接続される。
【００１２】
制御基板３２はプリント基板６２を備える。プリント基板６２は上面に外部入出力用制御信号端子６４、集積回路６６および制御回路部品６８を備える。
【００１３】
図２は本実施の形態における半導体装置３０および制御基板３２からＩＰＭ７０を構成した例を示す斜視図である。半導体装置３０の上部に制御基板３２が配置される。半導体装置３０と制御基板３２は、センサ用信号端子２００および駆動用端子２２０を介して接続される。さらに制御基板３２の上部にふた７２を配置することで、ＩＰＭ７０が構成される。
【００１４】
図３は、本実施の形態におけるＩＰＭ７０の回路図である。図１では便宜上、パワー半導体素子４６は１つのみ描かれているが、本発明ではパワー半導体素子４６を複数設けてよい。図３では、パワー半導体素子４６が７個の場合の回路図を示す。
【００１５】
ここで、７個のパワー半導体素子４６をそれぞれパワー半導体素子４６−１〜４６−７にとする。また、図１ではパワー半導体素子４６に対してセンサ部４７を設けたが、図３においてはパワー半導体素子４６−１〜４６−７に対して、それぞれセンサ部４７−1〜４７−７が設けられる。また、図１では集積回路６６が設けられているが、図３では７つの集積回路６６−１〜６６−７が設けられる。また、図３において抵抗６８−１〜６８−７は上述した制御回路部品６８に相当する。なお、制御回路部品６８としてコンデンサを搭載してもよい。
【００１６】
図３では、パワー半導体素子４６−１〜４６−７はＩＧＢＴである。パワー半導体素子４６−１〜４６−６はそれぞれ結線され、３相インバータ回路を構成している。図３に示す回路図の右端に配置されるＰ、Ｕ、Ｖ、Ｗ、ＮおよびＢは、上述した主電極端子５６に相当する。Ｐはインバータ電源、Ｎはインバータグラウンド、Ｕ、ＶおよびＷはインバータ出力を示す。
【００１７】
パワー半導体素子４６−７は、インバータが減速する際の回生電流によりＰとＮの間の電位が上昇するのを防ぐために設けられている。Ｂはパワー半導体素子４６−７のコレクタ電極である。また、パワー半導体素子４６−１〜４６−７にはそれぞれＦＷＤｉが備えられている。
【００１８】
センサ部４７−１〜４７−７は、温度センサ部７２−１〜７２−７および電流センサ部７４−１〜７４−７から構成される。温度センサ部７２−１〜７２−７は、パワー半導体素子４６−１〜４６−７の温度に応じた信号を発する。また、電流センサ部７４−１〜７４−７は、パワー半導体素子４６−１〜４６−７を流れる電流に応じた信号を発する。
【００１９】
また、集積回路６６−１〜６６−７は、それぞれ端子としてＶｃｃ、Ｆｏ、ＩＮ、ＧＮＤ、ＯＵＴ、ＯＴおよびＳＣを備える。Ｖｃｃは電源端子である。Ｆｏはエラー出力端子である。ＩＮはパワー半導体素子４６−１〜４６−７の駆動信号の入力端子である。ＧＮＤは基準電源端子である。ＯＵＴはパワー半導体素子の駆動を制御する端子であり、パワー半導体素子４６−１〜４６−７のゲートに接続される。ＯＴは過熱に対する保護機能の制御端子であり、温度センサ部７２−１〜７２−７に接続される。ＳＣは過電流に対する保護機能の制御端子であり、電流センサ部７４−１〜７４−７に接続される。また、ＳＣは抵抗６８−１〜６８−７によってＧＮＤと接続されている。
【００２０】
図３に示す回路図の左端に配置されるＶＵＰ１、ＶＶＰ１、ＶＷＰ１、ＶＮ１、ＵＦｏ、ＶＦｏ、ＷＦｏ、Ｆｏ、ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮ、Ｂｒ、ＶＵＰＣ、ＶＶＰＣ、ＶＷＰＣおよびＶＮＣは上述した外部入出力用制御信号端子６４に相当する。ＶＵＰ１、ＶＶＰ１、ＶＷＰ１、ＶＮ１は電源端子であり、それぞれ集積回路６６−１〜６６−７のＶｃｃに接続される。ＵＦｏ、ＶＦｏ、ＷＦｏ、Ｆｏはエラー出力端子であり、それぞれ集積回路６６−１〜６６−７のＦｏに接続される。ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮ、Ｂｒはパワー半導体素子４６−１〜４６−７の駆動信号の入力端子であり、それぞれ集積回路６６−１〜６６−７のＩＮに接続される。ＶＵＰＣ、ＶＶＰＣ、ＶＷＰＣ、ＶＮＣは基準電源端子であり、それぞれ集積回路６６−１〜６６−７のＧＮＤに接続される。
【００２１】
図４は本実施の形態におけるＩＰＭ７０について、半導体装置３０の回路図と制御基板３２の回路図が分離された状態を示す。回路図８０は半導体装置３０の回路図であり、回路図８２は制御基板３２の回路図である。回路図８０において、端子Ｇは駆動用端子２２０に相当する。また、端子Ａ、ＫおよびＳはセンサ用信号端子２００に相当する。また、端子Ｅは基準電源端子である。端子Ｇ、Ａ、Ｋ、Ｓ、Ｅがそれぞれ回路図８２の端子Ｇ、Ａ、Ｋ、Ｓ、Ｅと接続されることで、ＩＰＭ７０の回路が構成される。
【００２２】
なお、図３および図４では抵抗６８−１〜６８−７は制御基板３２側に搭載されているが、半導体装置３０側に搭載しても良い。
【００２３】
図５は、本実施の形態におけるセンサ部４７の回路図の他の例である。便宜上、図５では、図３および図４に示す３相インバータ回路のうち、パワー半導体素子４６−１と４６−４の部分を抜き出している。図３および図４では、センサ部４７−１〜４７−７として温度センサ部７２−１〜７２−７と電流センサ部７４−１〜７４−７を搭載していたが、さらに、半導体装置３０の各部に加わる電圧に応じた信号を発する電圧センサ部９０を備えても良い。
【００２４】
電圧センサ部９０は、第１電圧センサ部９２、第２電圧センサ部９４および第３電圧センサ部９６を備えている。第１電圧センサ部９２は、パワー半導体素子４６−１と４６−４のコレクタ―エミッタ間の電圧に応じた信号を発する。第２電圧センサ部９４は、配線上に搭載されたシャント抵抗９８の両端に加わる電圧に応じた信号を発する。第３電圧センサ部９６は、ＰとＮの間の電圧に応じた信号を発する。なお、シャント抵抗９８は搭載しなくてもよい。この場合、第２電圧センサ部９４は、配線上の２点間に加わる電圧に応じた信号を発する。
【００２５】
図６は本実施の形態における、半導体装置３０および制御基板３２から構成されたＩＰＭ７０の断面図である。半導体装置３０と制御基板３２は、センサ用信号端子２００および駆動用端子２２０を介して接続される。センサ用信号端子２００および駆動用端子２２０と制御基板３２の接合方法には、はんだ付け、コネクタによる接続、超音波接合および溶接がある。
【００２６】
従来のＩＰＭでは、パワー半導体素子、センサ部、パワー半導体素子の駆動の制御回路および保護動作の制御回路がパッケージ内に一体化され収められている。ＩＰＭでは駆動の制御回路および保護動作の制御回路について仕様変更が頻繁に生じる。しかし、従来の構成では、これらの制御回路について仕様を変更する際には、ＩＰＭ単位での変更が必要となり開発期間が長くかかっていた。
【００２７】
本実施の形態では、半導体装置３０と制御基板３２は別個に構成されており、制御基板３２を独立して設計することが可能である。このため、駆動および保護動作の仕様変更を行う際には、制御基板３２のみを変更をすればよい。従って、ＩＰＭ単位で仕様変更を行う場合と比較して、仕様の変更が容易になる。また、頻繁に仕様変更を行う制御基板３２を独立させた為、半導体装置３０を標準化することが可能になる。従って、開発期間の短縮が可能になる。
【００２８】
また、本実施の形態における半導体装置３０と制御基板３２は別個に構成されているため、ユーザー側からみると、半導体装置３０のみを使うことも可能である。本実施の形態における半導体装置３０は、センサ用信号端子２００および駆動用端子２２０が、ケース３６の外部から結線可能に設けられている。このため、ユーザーはセンサ用信号端子２００および駆動用端子２２０を使用して、自由に制御回路を設計することができる。
【００２９】
また、従来のＩＰＭの場合、ユーザーは固定されたＩＰＭの端子に合わせてユーザー側の装置を設計する必要があった。本実施の形態では、ユーザーは制御基板３２を自由に設計できる。このため、ＩＰＭの外部入出力用制御信号端子６４等を自由に配置できる。従って、ユーザー側の装置のレイアウト自由度が向上する。
【００３０】
パワー半導体素子のみが搭載される半導体モジュールをユーザーが使用する場合、ユーザーはセンサ部、駆動の制御回路および保護動作の制御回路を自由に設計することができる。ここで、センサ部は高速な応答の実現のため、パワー半導体素子の近くに配置することが望ましい。しかし、ユーザーがセンサ部を設ける場合、レイアウトの制約からセンサ部をパワー半導体素子の近くに配置することが困難となることがある。このため、確実な保護動作が実現されない場合がある。
【００３１】
半導体装置３０にはセンサ部４７が備えられている。このため、パワー半導体素子のみが搭載される半導体モジュールを使用する場合と比較して、半導体装置３０を使用した場合は確実な保護動作および駆動の制御が可能である。
【００３２】
図７は、本実施の形態に係る半導体装置３０の断面図である。以下、図７を参照して、本実施の形態の端子構造についての特徴を説明する。本実施の形態では、矢印１００に示すように、センサ用信号端子２００および駆動用端子２２０はケース３６の内側に配置される。さらに、矢印１０２に示すように、センサ用信号端子２００および駆動用端子２２０の上端は、ケース３６の上面部１０４よりも低い位置にある。
【００３３】
図８（ａ）は本実施の形態に係る半導体装置３０の比較例と制御基板３２を接続した状態の断面図を示す。図８（ａ）に示す半導体装置３０は、ケース３６の側面に埋め込まれたセンサ用信号端子２０１および駆動用端子２２１を備えている。センサ用信号端子２０１および駆動用端子２２１の上端は、ケース３６の上面部１０４よりも高い位置にある。矢印１０６は、制御基板３２とパワー半導体素子４６の間の配線距離を示す。
【００３４】
これに対し、図８（ｂ）は本実施の形態に係る半導体装置３０と制御基板３２を接続した状態の断面図である。矢印１０８は、制御基板３２とパワー半導体素子４６の間の配線距離を示す。矢印１０８と図８（ａ）における矢印１０６を比較すると、本実施の形態では制御基板３２とパワー半導体素子４６の間の配線距離が短い。
【００３５】
制御基板３２からパワー半導体素子４６までの配線距離を短くすることで、インピーダンスの低減、外来ノイズの低減および応答の高速化の効果がある。従って、パワー半導体素子４６の駆動および保護動作の制御を確実にすることが可能になる。
【００３６】
図９（ａ）は、上述した比較例において、センサ用信号端子２０１および駆動用端子２２１とケース３６の外部との絶縁距離を矢印１１０で表した図である。図９（ｂ）は上述した本実施の形態において、センサ用信号端子２００および駆動用端子２２０とケース３６の外部との絶縁距離を矢印１１２で表した図である。
【００３７】
矢印１１２と図９（ａ）における矢印１１０を比較すると、本実施の形態では、センサ用信号端子２００および駆動用端子２２０とケース３６の外部との絶縁距離が長い。よって耐圧性を確保することができる。
【００３８】
実施の形態２．
図１０は、本実施の形態に係る半導体装置３０と制御基板３２を接続した状態の断面図である。本実施の形態では、半導体装置３０はセンサ用信号端子２０２および駆動用端子２２２を備える。矢印１１４に示すように、センサ用信号端子２０２および駆動用端子２２２の上端は、ケース３６の上面部１０４よりも高い位置にある。
【００３９】
本実施の形態では、センサ用信号端子２０２および駆動用端子２２２の上端がケース３６の外に出ている。このため、制御基板３２を半導体装置３０の真上からずらした位置に配置することが可能になる。また、制御基板３２のサイズをケースよりも大きくすることが可能になる。従って、制御基板３２のレイアウトおよびサイズの自由度が向上する。
【００４０】
実施の形態３．
図１１は、本実施の形態に係る半導体装置３０の断面図である。本実施の形態に係る半導体装置３０は、実施の形態１の場合と同様にセンサ用信号端子２０３および駆動用端子２２３を複数備える。センサ用信号端子２０３および駆動用端子２２３のうち、一部は上端がケース３６の上面部１０４より低く、一部は上端がケース３６の上面部１０４より高い。ここで、図１１においてセンサ用信号端子２０３および駆動用端子２２３は重なっているため、２本のみが描かれている。
【００４１】
図１２は、本実施の形態に係る半導体装置３０に２つの制御基板１２０、１２１を接続した状態の断面図である。インピーダンスの低減のため、パワー半導体素子４６との配線距離を短くすることが必要な回路を第１制御基板１２０に搭載する。また、外部との結線のためレイアウトに自由度を持たせたい回路を第２制御基板１２１に搭載する。
【００４２】
センサ用信号端子２０３および駆動用端子２２３のうち、第１制御基板１２０に接続するものは、上端が上面部１０４より低くなるように設けられている。センサ用信号端子２０３および駆動用端子２２３のうち、第２制御基板１２１と接続するものは、上端が上面部１０４より高くなるように設けられている。従って、第１制御基板１２０はケース３６の内部に配置される。また、第２制御基板１２１はケース３６の上部に配置される。よって、本実施の形態では複数の制御基板１２０、１２１を半導体装置３０に接続することが可能になる。このため、インピーダンスの低減およびレイアウトの自由度の向上を両立することができる。また、レイアウトの自由度の向上により、ユーザー側の装置の小型化が可能になる。
【００４３】
実施の形態４．
図１３は本実施の形態に係る半導体装置３０の断面図である。本実施の形態では、半導体装置３０はセンサ用信号端子２０４および駆動用端子２２４を備える。センサ用信号端子２０４および駆動用端子２２４の一部または全てはプレスフィット端子１２３で構成される。
【００４４】
図１４は、本実施の形態の係る半導体装置３０の中でも特に、センサ用信号端子２０４および駆動用端子２２４の上端が、ケース３６の内側に配置され、その上端がケース３６の上面部１０４より低いものを抽出した場合の断面図を示す。このようにセンサ用信号端子２０４および駆動用端子２２４がケース３６の内側に収まっている場合は、これらの端子がケース３６の上面から外に出ている場合と比較して、制御基板３２の接続が困難になる。本実施の形態は、図１４に示すセンサ用信号端子２０４および駆動用端子２２４がケース３６の内側に収まっている場合に効果が高い。これについて、以下、本実施の形態に係る図１５（ｃ）および比較例に係る図１５（ａ）、（ｂ）を用いて説明する。
【００４５】
図１５（ｃ）は、図１４に示す半導体装置３０を制御基板３２と接続した状態を示す断面図である。本実施の形態では、センサ用信号端子２０４および駆動用端子２２４がプレスフィット端子１２３で構成されている。プレスフィット端子１２３は、制御基板３２に設けられたスルーホールにプレスフィット端子１２３を圧入することで接続が可能である。このため、本実施の形態ではセンサ用信号端子２０４および駆動用端子２２４と制御基板３２を容易に接続が可能になる。また、プレスフィット端子１２３では接続時にはんだ等の接続媒体が不要である。従って、制御基板３２のスペースを節約できる。
【００４６】
図１５（ａ）は、半導体装置３０を制御基板３２と接続した状態における本実施の形態との比較例である。図１５（ａ）ではセンサ用信号端子２００および駆動用端子２２０と制御基板３２をはんだ１２２で接続している。センサ用信号端子２００および駆動用端子２２０がケース３６の内側に配置され、その上端がケース３６の上面部１０４より低い。この場合、はんだでの接続は困難であり、生産性が悪い。
【００４７】
図１５（ｂ）は、半導体装置３０を制御基板３２と接続した状態における本実施の形態との別の比較例である。図１５（ｂ）において、センサ用信号端子２００および駆動用端子２２０と制御基板３２は、コネクタ１２４で接続されている。コネクタ１２４を使用すると接続は容易になる。しかし、制御基板３２にコネクタ１２４を搭載するスペースを設ける必要がある。従って、制御基板３２においてスペースの節約が困難になる。また、コネクタ１２４の内部に配線が存在することから、コネクタ１２４を使用すると配線距離が長くなる。
【００４８】
実施の形態５．
図１６は、本実施の形態に係る半導体装置３０の断面図である。本実施の形態では、半導体装置３０は配線パターン４４から取り出される信号を出力するセンサ用信号端子２０５を備える。センサ用信号端子２０５は、信号配線用ボンディングワイヤ６０によって配線パターン４４に接続される。配線パターン４４にはパワー半導体素子４６が搭載されている。配線パターン４４によれば、例えばパワー半導体素子４６の裏面から信号を取り出す事ができる。
【００４９】
このため、センサ用信号端子２０５を制御基板３２と接続することで、制御基板３２では、パワー半導体素子４６の表面側からはコンタクトし難い箇所から信号を取り出す事ができる。従って、本実施の形態に係る半導体装置３０と制御基板３２からＩＰＭ７０を構成した場合、保護機能の増加が可能になる。
【００５０】
特にパワー半導体素子４６がＩＧＢＴである場合、パワー半導体素子４６の裏面がコレクタとなる。このため、配線パターン４４はコレクタと接続される。従って、配線パターン４４はコレクタの電位に応じた信号を発するセンサ部になる。このため、ＩＰＭ７０にコレクタ電位に対する保護機能を備えることが可能になる。
【００５１】
なお、上記の例では配線パターン４４によりパワー半導体素子４６の裏面から信号を取り出し、その信号をセンサ用信号端子２０５により制御基板３２に送ることとしているが、これに限定されるものではない。配線パターンを介して制御基板３２に送る信号はパワー半導体素子４６の状態に関する如何なる信号であっても良い。
【００５２】
実施の形態６．
図１７は本実施の形態に係る半導体装置３０の断面図である。本実施の形態では、半導体装置３０はセンサ用信号端子２０６および駆動用端子２２６を備える。センサ用信号端子２０６および駆動用端子２２６はメス型端子１２５で構成される。またメス型端子１２５の上端はケース３６の上面部１０４と同じ高さである。
【００５３】
図１８（ａ）は、本実施の形態に係る半導体装置３０をケース３６の上面部１０４の高さまで封止樹脂１２６で充填した状態を示す断面図である。メス型端子１２５は、制御基板３２側の接続部分をメス型端子１２５に差し込むことで、制御基板３２と接続が可能である。このため、メス型端子１２５はケース３６の上面から突出させずに設けることができる。従って、組立中におけるセンサ用信号端子２０６および駆動用端子２２６の折れおよび曲がりを抑制することができる。
【００５４】
図１８（ｂ）は本実施の形態の変形例である。センサ用信号端子２０６および駆動用端子２２６は、その上端がケース３６の上面部１０４の高さより低くてもよい。センサ用信号端子２０６および駆動用端子２２６をメス型端子１２５とすることで、封止樹脂１２６と端子の上面を揃えることができる。従って、組立中のセンサ用信号端子２０６および駆動用端子２２６の折れおよび曲がりの発生を抑制することができる。
【００５５】
実施の形態７．
図１９は、本実施の形態に係る半導体装置３０の断面図である。本実施の形態では、センサ用信号端子２０７および駆動用端子２２７は配線パターン４４の上に配置される。本実施形態の構成によれば、センサ用信号端子２０７および駆動用端子２２７を、実施の形態１の場合と比較してパワー半導体素子４６に近づけることができる。このため、インピーダンスの低減および高速な応答が可能になる。また、センサ用信号端子２０７および駆動用端子２２７を取り出す位置の自由度が向上する。このため、制御基板３２のレイアウトの自由度が向上する。また、絶縁基板４２の周囲に設けた端子を配置するためのスペースを削減できるため、半導体装置３０の小型化が可能になる。
【００５６】
実施の形態８．
図２０は、本実施の形態に係る半導体装置３０の断面図である。本実施の形態では、ケース３６の内部を封止樹脂１２６で充填している。充填の方法には、内部配線を硬質樹脂で封止するダイレクトポッティング構造およびトランスファーモールド樹脂による充填がある。また、本実施の形態では、半導体装置３０はセンサ用信号端子２０４および駆動用端子２２４を備える。センサ用信号端子２０４および駆動用端子２２４はプレスフィット端子１２３で構成される。
【００５７】
ケース３６の内部を封止樹脂１２６で充填することにより、半導体装置３０の強度が向上する。また、パワー半導体素子４６、電力配線用ボンディングワイヤ５８および信号配線用ボンディングワイヤ６０を強固に固定することで信頼性寿命が向上する。また、プレスフィット端子１２３を制御基板３２と接続する際には、端子に力が加わる。この場合、センサ用信号端子２０４および駆動用端子２２４の根元を強固に固定する必要がある。このとき、封止樹脂１２６による充填は特に有効である。
【００５８】
本実施の形態では、センサ用信号端子２０４および駆動用端子２２４はプレスフィット端子１２３で構成されるとしたが、他の形状の端子を設けてもよい。
【００５９】
実施の形態９．
図２１は、本実施の形態に係る電力変換装置１３４の平面図である。電力変換装置１３４は、実施の形態１〜８の半導体装置３０、半導体装置３０を使用した２つのＩＰＭ７０および４つの３相インバータ１３０を備えている。半導体装置３０には、ユーザーが準備した制御基板１３２が接続されている。半導体装置３０、ＩＰＭ７０および３相インバータ１３０は、バスバー１３６に接続されている。電力変換装置１３４はインバータ装置を構成している。
【００６０】
従来の構成によれば、所望のレイアウトを実現するために、バスバー１３６を複雑に引き回す必要があった。しかし、バスバー１３６を引き回すとインダクタンスが増える。インダクタンスが増えると電圧サージの増加につながる。一方、電圧サージを抑制するためにスナバ回路を追加すると、スナバ回路を配置するスペースが必要となり、電力変換装置１３４の小型化の妨げとなっていた。
【００６１】
電力変換装置１３４に、実施の形態１〜８の半導体装置３０を使用することで、制御基板３２、１３２の配置の自由度が向上する。また、制御基板３２、１３２を半導体装置３０と独立に設計することができるため、制御基板３２、１３２の外部入出力用制御信号端子６４の位置を自由に配置できる。このため、半導体装置３０および、半導体装置３０を用いたＩＰＭ７０を搭載した電力変換装置１３４では、装置のレイアウトの自由度が向上する。従って、電力変換装置１３４の小型化が可能になる。
【００６２】
また、従来は、電力変換装置１３４に搭載できるパワー半導体素子４６の数は、レイアウトの制約によって制限されていた。しかし、半導体装置３０または半導体装置３０を用いたＩＰＭ７０を使用すると、レイアウトの自由度が向上する。このため、電力変換装置１３４に搭載できるパワー半導体素子４６を増やすことができる。従って、電力変換装置１３４の機能を向上することができる。
【００６３】
なお、電力変換装置１３４はインバータ装置の他、コンバータ装置、サーボアンプまたは電源ユニットでもよい。
【００６４】
実施の形態１０．
本実施の形態では、実施の形態１〜９の半導体装置３０、ＩＰＭ７０および電力変換装置１３４に備えられるパワー半導体素子４６はワイドバンドギャップ半導体で形成される。ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドである。
【００６５】
ワイドバンドギャップ半導体は、高速スイッチング時の損失が少ないこと、および高温に耐性があることから、シリコンデバイスで使われる条件よりも高周波、高速スイッチングの用途で使われることが多い。このため、特にサージ電圧が大きくなることが課題となっていた。
【００６６】
上述したように、実施の形態１〜８の半導体装置３０を用いると、レイアウトの自由度が向上する。従って、バスバー１３６およびスナバ回路を適切に配置することが可能となる。このため、ワイドバンドギャップ半導体で形成された半導体装置３０、ＩＰＭ７０および電力変換装置１３４において、サージ電圧を抑制することができる。
【００６７】
また、ワイドバンドギャップ半導体では、ワイドバンドギャップ半導体からの放射ノイズが大きいことが問題となっていた。実施の形態３および４の半導体装置３０では、半導体装置３０を制御基板３２から離してレイアウトすることが可能である。従って、制御基板３２がワイドバンドギャップ半導体からの放射ノイズの影響を受けるのを避けることができる。
【００６８】
なお、図３、図４および図５に示したＦＷＤｉをワイドバンドギャップ半導体で形成しても良い。
【符号の説明】
【００６９】
４６、４６−1〜４６−７  パワー半導体素子、５６  主電極端子、４７、４７−1〜４７−７  センサ部、２００、２０１、２０２、２０３、２０４、２０５、２０６、２０７  センサ用信号端子、２２０、２２１、２２２、２２３、２２４、２２６、２２７  駆動用端子、３６  ケース、３０  半導体装置、１０４  上面部、４４  配線パターン、１２３  プレスフィット端子、１２５  メス型端子、１２６  封止樹脂、３２、１３２  制御基板、６４  外部入出力用制御信号端子、６６、６６−１〜６６−７  集積回路、７０  インテリジェントパワーモジュール、１３４  電力変換装置
【図１】
0006455364.tif 000002
【図２】
0006455364.tif 000003
【図３】
0006455364.tif 000004
【図４】
0006455364.tif 000005
【図５】
0006455364.tif 000006
【図６】
0006455364.tif 000007
【図７】
0006455364.tif 000008
【図８】
0006455364.tif 000009
【図９】
0006455364.tif 000010
【図１０】
0006455364.tif 000011
【図１１】
0006455364.tif 000012
【図１２】
0006455364.tif 000013
【図１３】
0006455364.tif 000014
【図１４】
0006455364.tif 000015
【図１５】
0006455364.tif 000016
【図１６】
0006455364.tif 000017
【図１７】
0006455364.tif 000018
【図１８】
0006455364.tif 000019
【図１９】
0006455364.tif 000020
【図２０】
0006455364.tif 000021
【図２１】
0006455364.tif 000022