(57)【特許請求の範囲】
【請求項１】
第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、トランスと、第１のダイオードと、第１のコンデンサと、第２のコンデンサと、タイミング制御回路と、を含み、
前記トランスは、第１の一次巻線と、第２の一次巻線と、を含み、
入力電圧のプラス側とマイナス側との間に、前記第１のスイッチング素子、前記第３のスイッチング素子、前記第１の一次巻線、前記第２の一次巻線、前記第４のスイッチング素子及び前記第２のスイッチング素子が、順次直列に接続され、
前記第１のスイッチング素子と前記第３のスイッチング素子との間に前記第１のダイオードのカソード側が接続され、前記第２のスイッチング素子と前記第４のスイッチング素子との間に前記第１のダイオードのアノード側が接続され、
前記入力電圧のプラス側とマイナス側との間に、前記第１のコンデンサ及び前記第２のコンデンサが順次直列に接続され、
前記第１のコンデンサと前記第２のコンデンサとの間に、前記第１の一次巻線の巻終り側と、前記第２の一次巻線の巻終り側とが接続され、
前記タイミング制御回路は、前記第１のスイッチング素子と前記第２のスイッチング素子とを、一定周期で交互にオン状態及びオフ状態にし、
前記第３のスイッチング素子を、前記第１のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第１のスイッチング素子と同時にオンし、前記第４のスイッチング素子を、前記第２のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第２のスイッチング素子と同時にオンする
スイッチング電源回路。
【請求項２】
前記トランスは、第１の二次巻線と、第２の二次巻線とを更に含み、
前記トランスの二次側に第２のダイオードと、第３のダイオードと、第４のダイオードと、チョークコイルと、第３のコンデンサを含み、
前記第１の二次巻線の巻始め側が前記第２のダイオードのアノード側に接続され、前記第２の二次巻線の巻終り側が前記第３のダイオードのアノード側に接続され、
前記第２のダイオードのカソード側と、前記第３のダイオードのカソード側とが、前記チョークコイルを介して、出力電圧のプラス側に接続され、
前記出力電圧のプラス側と前記第３のコンデンサの一方とが、接続され、
前記第１の二次巻線の巻終りと、前記第２の二次巻線の巻始め側と、前記第３のコンデンサの他の一方とが、前記出力電圧のマイナス側に接続されている
請求項１記載のスイッチング電源回路。
【請求項３】
第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、トランスと、第１のダイオードと、第１のコンデンサと、第２のコンデンサと、タイミング制御回路と、を含み、
前記トランスは、第１の一次巻線と、第２の一次巻線と、を含み、
入力電圧のプラス側とマイナス側との間に、前記第１のスイッチング素子、前記第３のスイッチング素子、前記第１の一次巻線、前記第２の一次巻線、前記第４のスイッチング素子及び前記第２のスイッチング素子が、順次直列に接続され、
前記第１のスイッチング素子と前記第３のスイッチング素子との間に前記第１のダイオードのカソード側が接続され、前記第２のスイッチング素子と前記第４のスイッチング素子との間に前記第１のダイオードのアノード側が接続され、
前記入力電圧のプラス側とマイナス側との間に、前記第１のコンデンサ及び前記第２のコンデンサが順次直列に接続され、
前記第１のコンデンサと前記第２のコンデンサとの間に、前記第１の一次巻線の巻終り側と、前記第２の一次巻線の巻終り側とが接続され、
前記タイミング制御回路は、前記第１のスイッチング素子と前記第２のスイッチング素子とを、一定周期で交互にオン状態及びオフ状態にし、
前記第３のスイッチング素子を、前記第１のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第１のスイッチング素子と同時にオンし、前記第４のスイッチング素子を、前記第２のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第２のスイッチング素子と同時にオンする
スイッチング電源回路と、
前記スイッチング電源回路に直流電力を供給する直流電源手段と、
前記スイッチング電源回路から直流電力を供給される負荷と、を含む
電子機器。
【請求項４】
第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、トランスと、第１のダイオードと、第１のコンデンサと、第２のコンデンサと、タイミング制御回路と、を含み、
前記トランスは、第１の一次巻線と、第２の一次巻線と、を含み、
入力電圧のプラス側とマイナス側との間に、前記第１のスイッチング素子、前記第３のスイッチング素子、前記第１の一次巻線、前記第２の一次巻線、前記第４のスイッチング素子及び前記第２のスイッチング素子が、順次直列に接続され、
前記第１のスイッチング素子と前記第３のスイッチング素子との間に前記第１のダイオードのカソード側が接続され、前記第２のスイッチング素子と前記第４のスイッチング素子との間に前記第１のダイオードのアノード側が接続され、
前記入力電圧のプラス側とマイナス側との間に、前記第１のコンデンサ及び前記第２のコンデンサが順次直列に接続され、
前記第１のコンデンサと前記第２のコンデンサとの間に、前記第１の一次巻線の巻終り側と、前記第２の一次巻線の巻終り側とが接続された
スイッチング電源回路が、
前記第１のスイッチング素子と前記第２のスイッチング素子とを、一定周期で交互にオン状態及びオフ状態にし、
前記第３のスイッチング素子を、前記第１のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第１のスイッチング素子と同時にオンし、前記第４のスイッチング素子を、前記第２のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第２のスイッチング素子と同時にオンする
スイッチング電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多石式スイッチング電源回路に関する。
【背景技術】
【０００２】
情報処理装置や通信制御装置などの様々な電子機器へ直流電圧を供給するための、様々なスイッチング電源回路が知られている。
【０００３】
図６は、一般的なスイッチング電源回路１０９の構成を示す回路図である。そのスイッチング電源回路１０９は、スイッチング素子９１及びスイッチング素子９２を図７に示すように交互にオン、オフさせることにより、直流電圧を出力する。図７は、スイッチング電源回路１０９におけるスイッチング素子９１及びスイッチング素子９２のオン及びオフのタイミングを示すタイムチャートである。
【０００４】
図６に示す回路において、スイッチング素子９１及びスイッチング素子９２が共にオフの状態の場合、スイッチング素子９１及びスイッチング素子９２のそれぞれには入力電圧Ｖｉｎの１／２の電圧が印可されている。この状態からスイッチング素子９１及びスイッチング素子９２のいずれかがオンの状態に変化する場合、その変化するスイッチング素子９１及びスイッチング素子９２には入力電圧Ｖｉｎの１／２の電圧が印可されている。従って、スイッチング素子９１及びスイッチング素子９２のそれぞれは、その入力電圧Ｖｉｎの１／２の電圧が印可された状態からオンに移行するため、スイッチング損失が大きいという問題がある。
【０００５】
このような問題点を解決する技術が特許文献１に記載されている。特許文献１に記載のスイッチング電源装置は、オンオフを繰り返す第１のスイッチング手段、その第１のスイッチング手段と交互にオンオフを繰り返す第２のスイッチング手段、及び双方向スイッチング手段を備える。その双方向スイッチング手段は、その第１及び２のスイッチング手段が共にオフの期間において、トランスの一次巻線を短絡してそのトランスの蓄積エネルギーを連続に保つように構成されている。そして、そのスイッチング電源装置において、この蓄積エネルギーにより、その第１及び２のスイッチング手段のそれぞれに等価的に並列接続される寄生コンデンサの電荷を放電された後、その第１及び２のスイッチング手段のそれぞれがターンオンされる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−１６３７４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
スイッチング電源回路は、より低損失であることが求められる。
【０００８】
しかしながら、上述した特許文献１に記載された技術においては、損失の低減が十分でないという問題点がある。
【０００９】
その理由は、特許文献１のスイッチング電源の回路においては、そこで使用されるスイッチング素子の耐圧が、少なくとも入力電圧の１／２以上でなければならないからである。換言すると、特許文献１のスイッチング電源の回路は、オン抵抗が小さくて導通損失が小さい、低耐圧のスイッチング素子を利用することができないからである。
【００１０】
本発明の目的は、上述した問題点を解決できるスイッチング電源回路及びスイッチング電源制御方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一様態におけるスイッチング電源回路は、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、トランスと、第一のダイオードと、第１のコンデンサと、第２のコンデンサと、タイミング制御回路と、を含み、前記トランスは、第１の一次巻線と、第２の一次巻線と、を含み、入力電圧のプラス側とマイナス側との間に、前記第１のスイッチング素子、前記第３のスイッチング素子、前記第１の一次巻線、前記第２の一次巻線、前記第４のスイッチング素子及び前記第２のスイッチング素子が、順次直列に接続され、前記第１のスイッチング素子と前記第３のスイッチング素子との間に前記第１のダイオードのカソード側が接続され、前記第２のスイッチング素子と前記第４のスイッチング素子との間に前記第１のダイオードのアノード側が接続され、前記入力電圧のプラス側とマイナス側との間に、前記第１のコンデンサ及び前記第２のコンデンサが順次直列に接続され、前記第１のコンデンサと前記第２のコンデンサとの間に、前記第１の一次巻線の巻終り側と、前記第２の一次巻線の巻終り側とが接続され、前記タイミング制御回路は、前記第１のスイッチング素子と前記第２のスイッチング素子とを、一定周期で交互にオン状態及びオフ状態にし、前記第３のスイッチング素子を、前記第１のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第１のスイッチング素子と同時にオンし、前記第４のスイッチング素子を、前記第２のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第２のスイッチング素子と同時にオンする。
【００１２】
本発明の一様態における電子機器は、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、トランスと、第一のダイオードと、第１のコンデンサと、第２のコンデンサと、タイミング制御回路と、を含み、
前記トランスは、第１の一次巻線と、第２の一次巻線と、を含み、入力電圧のプラス側とマイナス側との間に、前記第１のスイッチング素子、前記第３のスイッチング素子、前記第１の一次巻線、前記第２の一次巻線、前記第４のスイッチング素子及び前記第２のスイッチング素子が、順次直列に接続され、前記第１のスイッチング素子と前記第３のスイッチング素子との間に前記第１のダイオードのカソード側が接続され、前記第２のスイッチング素子と前記第４のスイッチング素子との間に前記第１のダイオードのアノード側が接続され、前記入力電圧のプラス側とマイナス側との間に、前記第１のコンデンサ及び前記第２のコンデンサが順次直列に接続され、前記第１のコンデンサと前記第２のコンデンサとの間に、前記第１の一次巻線の巻終り側と、前記第２の一次巻線の巻終り側とが接続され、前記タイミング制御回路は、前記第１のスイッチング素子と前記第２のスイッチング素子とを、一定周期で交互にオン状態及びオフ状態にし、前記第３のスイッチング素子を、前記第１のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第１のスイッチング素子と同時にオンし、前記第４のスイッチング素子を、前記第２のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第２のスイッチング素子と同時にオンするスイッチング電源回路と、前記スイッチング電源回路に直流電力を供給する直流電源手段と、前記スイッチング電源回路から直流電力を供給される負荷と、を含む。
【００１３】
本発明の一様態におけるスイッチング電源制御方法は、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、トランスと、第一のダイオードと、第１のコンデンサと、第２のコンデンサと、タイミング制御回路と、を含み、前記トランスは、第１の一次巻線と、第２の一次巻線と、を含み、入力電圧のプラス側とマイナス側との間に、前記第１のスイッチング素子、前記第３のスイッチング素子、前記第１の一次巻線、前記第２の一次巻線、前記第４のスイッチング素子及び前記第２のスイッチング素子が、順次直列に接続され、前記第１のスイッチング素子と前記第３のスイッチング素子との間に前記第１のダイオードのカソード側が接続され、前記第２のスイッチング素子と前記第４のスイッチング素子との間に前記第１のダイオードのアノード側が接続され、前記入力電圧のプラス側とマイナス側との間に、前記第１のコンデンサ及び前記第２のコンデンサが順次直列に接続され、前記第１のコンデンサと前記第２のコンデンサとの間に、前記第１の一次巻線の巻終り側と、前記第２の一次巻線の巻終り側とが接続されたスイッチング電源回路が、前記第１のスイッチング素子と前記第２のスイッチング素子とを、一定周期で交互にオン状態及びオフ状態にし、前記第３のスイッチング素子を、前記第１のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第１のスイッチング素子と同時にオンし、前記第４のスイッチング素子を、前記第２のスイッチング素子をオンするタイミングよりも所定時間だけ前にオフし、前記第２のスイッチング素子と同時にオンする。
【発明の効果】
【００１４】
本発明は、スイッチング電源回路の損失を低減することが可能になるという効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係るスイッチング電源回路の回路図である。
【図２】第１の実施形態に係るスイッチング電源回路の特徴的な構成部分を示す回路図である。
【図３】第１の実施形態におけるスイッチング素子のオン及びオフのタイミングを示すタイムチャートである。
【図４】本発明の第２の実施形態に係るスイッチング電源回路の回路図である。
【図５】本発明の第３の実施形態に係る電子機器の構成を示すブロック図である。
【図６】一般的なスイッチング電源回路の構成を示す回路図である。
【図７】一般的なスイッチング電源回路におけるスイッチング素子のオン及びオフのタイミングを示すタイムチャートである。
【発明を実施するための形態】
【００１６】
本発明を実施するための形態について図面を参照して詳細に説明する。尚、各図面及び明細書記載の各実施形態において、同様の構成要素には同一の符号を付与し、説明を適宜省略する。
【００１７】
＜＜＜第１の実施形態＞＞＞
図１は、本発明の第１の実施形態に係るスイッチング電源回路１０１の回路図である。
【００１８】
図１に示すように、スイッチング電源回路１０１は、タイミング制御回路３０、トランス２１を含む。トランス２１は、一次巻線（第１の一次巻線）２１１、一次巻線（第２の一次巻線）２１２、二次巻線（第１の二次巻線）２２１、二次巻線（第２の二次巻線）２２２を含む。更に、スイッチング電源回路１０１は、コンデンサ４１、コンデンサ（第１のコンデンサ）４２、コンデンサ（第２のコンデンサ）４３、コンデンサ（第３のコンデンサ）４４を含む。更に、スイッチング電源回路１０１は、ダイオード６１、ダイオード６２、ダイオード６３、ダイオード６４、ダイオード（第１のダイオード）６５、ダイオード（第２のダイオード）６６、ダイオード（第３のダイオード）６７、チョークコイル７１を含む。更に、スイッチング電源回路１０１は、スイッチング素子（第１のスイッチング素子）９１、スイッチング素子（第２のスイッチング素子）９２、スイッチング素子（第３のスイッチング素子）９３及びスイッチング素子（第４のスイッチング素子）９４を含む。
【００１９】
図１において、Ｖｉｎ＋及びＶｉｎ−のそれぞれは、入力電圧Ｖｉｎのプラス側及びマイナス側のそれぞれを示す。図１において、Ｖｏｕｔ＋及びＶｏｕｔ−のそれぞれは、出力電圧Ｖｏｕｔのプラス側及びマイナス側のそれぞれを示す。
【００２０】
以下の説明では、図１における、スイッチング素子９１、スイッチング素子９２、スイッチング素子９３及びスイッチング素子９４のそれぞれの、上側に対応する端子（不図示）を第１端子、下側に対応する端子（不図示）を第２端子と呼ぶ。また、図１における、コンデンサ４１、コンデンサ４２、コンデンサ４３及びコンデンサ４４のそれぞれの、上側に対応する端子（不図示）を第１端子、下側に対応する端子（不図示）を第２端子と呼ぶ。また、図１における、チョークコイル７１の、左側に対応する端子（不図示）を第１端子、右側に対応する端子（不図示）を第２端子と呼ぶ。
【００２１】
スイッチング素子９１の第１端子と、コンデンサ４２の第１端子と、コンデンサ４１の第１端子と、ダイオード６１のカソード側とが、Ｖｉｎ＋に接続される。
【００２２】
スイッチング素子９１の第２端子と、スイッチング素子９３の第１端子と、ダイオード６５のカソード側と、ダイオード６１のアノード側と、ダイオード６３のカソード側とが、接続される。
【００２３】
スイッチング素子９２の第２端子と、一次巻線２１１の巻始め側とが、接続される。
【００２４】
一次巻線２１１の巻終り側と、一次巻線２１２の巻始め側と、コンデンサ４２の第２端子と、コンデンサ４３の第１端子とが、接続される。
【００２５】
一次巻線２１２の巻終り側と、スイッチング素子９４の第１端子と、ダイオード６４のカソード側とが、接続される。
【００２６】
スイッチング素子９４の第２端子と、スイッチング素子９２の第１端子と、ダイオード６５のアノード側と、ダイオード６４のアノード側と、ダイオード６２のカソード側とが、接続される。
【００２７】
スイッチング素子９２の第２端子と、コンデンサ４３の第２端子と、ダイオード６２のアノード側とが、Ｖｉｎ−に接続される。
【００２８】
チョークコイル７１の第１端子と、コンデンサ４４の第１端子とが、Ｖｏｕｔ＋に接続される。
【００２９】
チョークコイル７１の第２端子と、ダイオード６６のカソード側と、ダイオード６７のカソード側とが、接続される。
【００３０】
二次巻線２２１の巻始め側と、ダイオード６６のアノード側とが、接続される。
【００３１】
二次巻線２２２の巻終り側と、ダイオード６７のアノード側とが、接続される。
【００３２】
二次巻線２２１の巻終り側と、二次巻線２２２の巻始め側とが、Ｖｏｕｔ−に接続される。
【００３３】
図２は、本実施形態に係るスイッチング電源回路１０１の特徴的な構成部分を示す回路図である。図２に基づいて、本実施形態の構成は、以下のようにも、表される。
【００３４】
入力電圧Ｖｉｎのプラス側（Ｖｉｎ＋）とマイナス側（Ｖｉｎ−）との間に、スイッチング素子９１、スイッチング素子９３、一次巻線２１１、一次巻線２１２、スイッチング素子９４及びスイッチング素子９２が、この記載の順序で直列に接続される。
【００３５】
スイッチング素子９３のプラス側（ドレイン側）にダイオード６５のカソード側が接続される。そして、スイッチング素子９４のマイナス側（ソース側）にダイオード６５のアノード側が接続される。
【００３６】
入力電圧Ｖｉｎのプラス側とマイナス側との間に、コンデンサ４２及びコンデンサ４３が直列に接続される。そして、コンデンサ４２とコンデンサ４３の接続点に一次巻線２１１の巻終り側及び一次巻線２１２の巻終り側が接続される。
【００３７】
二次巻線２２１の巻始め側がダイオード６６のアノード側に接続され、二次巻線２２２の巻終り側がダイオード６７のアノード側に接続される。
【００３８】
ダイオード６６のカソード側と、ダイオード６７のカソード側と、チョークコイル７１の一方とが、Ｖｏｕｔ＋に接続される。
【００３９】
チョークコイル７１の他方と、コンデンサ４４の一方とが、接続される。また、二次巻線２２１の巻終りと、二次巻線２２２の巻始め側と、コンデンサ４４の他方とが、Ｖｏｕｔ−に接続される。
タイミング制御回路３０は、スイッチング素子９１とスイッチング素子９２とを、一定周期で交互にオン状態及びオフ状態にする。換言すると、タイミング制御回路３０は、所望の出力直流電圧に比例したパルス幅で、スイッチング素子９１とスイッチング素子９２とをスイッチングする。
【００４０】
タイミング制御回路３０は、スイッチング素子９３を、スイッチング素子９１をオンするタイミングよりも所定時間だけ前にオフし、スイッチング素子９１と同時にオンする。また、タイミング制御回路３０は、スイッチング素子９４を、スイッチング素子９２をオンするタイミングよりも所定時間だけ前にオフし、スイッチング素子９２と同時にオンする。
【００４１】
次に本実施形態の動作について、図面を参照して詳細に説明する。
【００４２】
図３は、スイッチング素子９１、スイッチング素子９２、スイッチング素子９３及びスイッチング素子９４の、タイミング制御回路３０の制御に基づく、オン及びオフのタイミングを示すタイムチャートである。
【００４３】
スイッチング素子９１及びスイッチング素子９３がオン状態時に、電流は、スイッチング素子９１、スイッチング素子９３、一次巻線２１１及びコンデンサ４３の経路で流れる。この電流は、トランス２１の一次側の電力を二次巻線２２１に伝達する。そして、二次巻線２２１を流れる電流は、ダイオード６６、チョークコイル７１及びコンデンサ４４により整流され、平滑化され、直流電圧Ｖｏｕｔを出力する。
【００４４】
次に、スイッチング素子９１がオフされると、一次巻線２１１に蓄えられたエネルギーにより、スイッチング素子９３、一次巻線２１１、一次巻線２１２、スイッチング素子９４及びダイオード６５の経路で、循環電流が流れる。
【００４５】
その循環電流が流れている状態において、スイッチング素子９２がオンされる前に、スイッチング素子９４がオフされると、その循環電流が、スイッチング素子９２の出力容量に充電されていた電荷を引き抜く。ここで、スイッチング素子９２の出力容量は、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ‐Ｏｘｉｄｅ‐Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ‐Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のドレインとソース間の容量などである。出力容量に充電されていた電荷を引き抜かれたスイッチング素子９２の両端の電圧は、ほぼゼロボルトまで低下する。
【００４６】
次に、両端の電圧がほぼゼロボルトに低下したスイッチング素子９２がオンされる。即ち、この場合のスイッチング素子９２のスイッチングは、ゼロ電圧スイッチングとなる。従って、スイッチング素子９２の出力容量に電荷が充電されている場合のスイッチングに比べて、スイッチングロスが低減される。
【００４７】
また、スイッチング素子９２の両端の電圧がほぼゼロボルトに低下した時、一次巻線２１１には「（Ｖｉｎ／２）−（スイッチング素子９２のドレイン電圧）」が印可される。従って、一次巻線２１２にも「（Ｖｉｎ／２）−（スイッチング素子９２のドレイン電圧）」が生じる。このため、スイッチング素子９４の両端の電圧は、ほぼゼロボルトになる。従って、スイッチング素子９４は、スイッチング素子９２と同時にオンされることにより、常にゼロ電圧スイッチングとなる。この場合、スイッチング素子９４は、そのゼロ電圧スイッチングが可能な範囲で、オン抵抗の小さい低耐圧のスイッチング素子であってよい。
【００４８】
次に、スイッチング素子９２、スイッチング素子９４がオン状態時に、電流は、コンデンサ４２、一次巻線２１２、スイッチング素子９４、スイッチング素子９２の経路で流れる。この電流は、トランス２１の一次側の電力を二次巻線２２２に伝達する。そして、二次巻線２２２を流れる電流は、ダイオード６７、チョークコイル７１、コンデンサ４４により整流され、平滑化され、直流電圧Ｖｏｕｔを出力する。
【００４９】
次に、スイッチング素子９２がオフされると、一次巻線２１２に蓄えられたエネルギーにより、スイッチング素子９３、一次巻線２１１、一次巻線２１２、スイッチング素子９４、ダイオード６５の経路で、循環電流が流れる。
【００５０】
その循環電流が流れている状態において、スイッチング素子９１がオンされる前に、スイッチング素子９３がオフされると、その循環電流が、スイッチング素子９１の出力容量に充電されていた電荷を引き抜く。出力容量に充電されていた電荷を引き抜かれたスイッチング素子９１の両端の電圧はほぼゼロボルトまで低下する。
【００５１】
次に、両端の電圧がほぼゼロボルトに低下したスイッチング素子９１がオンされる。即ち、この場合のスイッチング素子９１のスイッチングは、ゼロ電圧スイッチングとなる。従って、スイッチング素子９１の出力容量に電荷が充電されている場合のスイッチングに比べて、スイッチングロスが低減される。
【００５２】
また、スイッチング素子９１の両端の電圧がほぼゼロボルトに低下した時、一次巻線２１２には「（Ｖｉｎ／２）−（スイッチング素子９１のドレイン電圧）」が印可される。従って、一次巻線２１１にも「（Ｖｉｎ／２）−（スイッチング素子９１のドレイン電圧）」が生じる。このため、スイッチング素子９３の両端の電圧は、ほぼゼロボルトになる。従って、スイッチング素子９３は、スイッチング素子９１と同時にオンされることにより、常にゼロ電圧スイッチングとなる。この場合、スイッチング素子９３は、そのゼロ電圧スイッチングが可能な範囲で、オン抵抗の小さい低耐圧のスイッチング素子であってよい。（例えばＭＯＳＦＥＴは、低耐圧になるほどオン抵抗が小さいため、導通損失を小さくすることができる。
【００５３】
上述した本実施形態における効果は、スイッチング電源回路１０１の損失を低減することが可能になる点である。
【００５４】
その第１の理由は、上述の回路構成において、スイッチング素子９３及びスイッチング素子９４が、たかだかゼロ電圧スイッチングに必要な、オン抵抗の小さい低耐圧のスイッチング素子だからである。
【００５５】
その第２の理由は、上述の回路構成において、スイッチング素子９１、スイッチング素子９２、スイッチング素子９３及びスイッチング素子９４のスイッチング損失が、たかだかゼロ電圧スイッチングで発生するスイッチング損失だからである。
【００５６】
＜＜＜第２の実施形態＞＞＞
次に、本発明の第２の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。
【００５７】
図４は、本発明の第２の実施形態に係るスイッチング電源回路１０２の構成を示すブロック図である。
【００５８】
図４に示すように、本実施形態におけるスイッチング電源回路１０２は、第１の実施形態のスイッチング電源回路１０１と比べて、二次側の整流平滑部にダイオード（第４のダイオード）６８を、更に含む点が異なる。二次側の整流平滑部とは、二次巻線２２１、二次巻線２２２、ダイオード６６、ダイオード６７、チョークコイル７１及びコンデンサ４４よりなる回路である。
【００５９】
前述の通り、スイッチング素子９１及びスイッチング素子９２がオフとなっている期間に一次側の循環電流がスイッチング素子９３、トランス２１の一次巻線２１１、一次巻線２１２、スイッチング素子９４、ダイオード６５を通して流れる。
【００６０】
この時、図１に示すスイッチング電源回路１０１の二次側の整流平滑部は、以下のように動作する。
【００６１】
この循環電流が流れる期間中に、二次側の電流はチョークコイル７１に蓄積されたエネルギーにより、以下の２つの、二次側に電流が流れる経路が存在する。第１の経路は、コンデンサ４４のマイナス側からトランス２１の二次巻線２２１、ダイオード６６を通ってチョークコイル７１に流れる経路である。第２の経路は、コンデンサ４４のマイナス側から二次巻線２２２、ダイオード６７を通ってチョークコイル７１に流れる経路である。この２つの経路により、トランス２１の二次巻線２２１及び二次巻線２２２は、すべての期間において電流が流れており、トランス２１の巻線による損失が発生し続けている。
【００６２】
これに対し、図４に示す本実施形態のスイッチング電源回路１０２においては、二次側に流れる電流の経路がコンデンサ４４のマイナス側からダイオード６８、チョークコイル７１に流れる経路になる。このため、二次巻線２２１、二次巻線２２２に電流が流れない期間ができ、トランス２１の二次巻線２２１、二次巻線２２２による損失を低減する効果がある。
【００６３】
上述した本実施形態における効果は、第１の実施形態の効果に加え、更に、スイッチング電源回路１０２の損失を低減することが可能になる点である。
【００６４】
その理由は、チョークコイル７１に蓄積されたエネルギーにより流れる電流が、ダイオード６８を経路とし、トランス２１を流れないからである。
【００６５】
＜＜＜第３の実施形態＞＞＞
次に、本発明の第３の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。
【００６６】
図５は、本実施形態の電子機器５００の一例を示すブロック図である。図５に示すように、電子機器５００は、直流電源５０１、スイッチング電源回路５０２及び負荷５０３を含む。
【００６７】
スイッチング電源回路５０２は、図１に示すスイッチング電源回路１０１及び図４に示すスイッチング電源回路１０２のいずれかであってよい。
【００６８】
直流電源５０１は、スイッチング電源回路５０２に直流電力を供給する。
【００６９】
負荷５０３は、スイッチング電源回路５０２から直流電力を供給される。
【００７０】
上述した本実施形態における効果は、電子機器５００におけるスイッチング電源回路５０２の損失を低減することが可能になる点である。
【００７１】
その理由は、スイッチング電源回路５０２として、スイッチング電源回路１０１及びスイッチング電源回路１０２のいずれかを使用するからである。
【００７２】
以上、各実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００７３】
２１    トランス
３０    タイミング制御回路
４１    コンデンサ
４２    コンデンサ
４３    コンデンサ
４４    コンデンサ
６１    ダイオード
６２    ダイオード
６３    ダイオード
６４    ダイオード
６５    ダイオード
６６    ダイオード
６７    ダイオード
６８    ダイオード
７１    チョークコイル
９１    スイッチング素子
９２    スイッチング素子
９３    スイッチング素子
９４    スイッチング素子
１０１    スイッチング電源回路
１０２    スイッチング電源回路
２１１    一次巻線
２１２    一次巻線
２２１    二次巻線
２２２    二次巻線
５００    電子機器
５０１    直流電源
５０２    スイッチング電源回路
５０３    負荷
【図１】
0006557035.tif 000002
【図２】
0006557035.tif 000003
【図３】
0006557035.tif 000004
【図４】
0006557035.tif 000005
【図５】
0006557035.tif 000006
【図６】
0006557035.tif 000007
【図７】
0006557035.tif 000008