(57)【特許請求の範囲】
【請求項１】
スイッチング素子と、前記スイッチング素子に並列接続された容量及びダイオードとを有するスイッチング回路と、
前記スイッチング回路に接続された１次側電極と、２次側電極とを有し、前記１次側電極に入力される電圧を降圧し、前記２次側電極から出力する圧電トランスと、
前記２次側電極に接続され、前記圧電トランスの出力電圧を整流平滑して負荷へ出力する整流平滑回路と、
前記圧電トランスの２次側に設けられたインピーダンス回路と、
を備え、
前記インピーダンス回路は、
前記スイッチング回路から前記負荷側を視た入力インピーダンスが、前記スイッチング回路のスイッチング周波数において誘導性となるよう定数設定され、
前記スイッチング回路は、
前記容量と前記入力インピーダンスとの共振を利用して、前記スイッチング素子をゼロ電圧スイッチングする、
電源回路。
【請求項２】
前記インピーダンス回路は、
前記スイッチング回路のスイッチング周波数において容量性となる容量性回路である、
請求項１に記載の電源回路。
【請求項３】
前記容量性回路は、
前記圧電トランスの前記２次側電極により生じる出力容量を有する、
請求項２に記載の電源回路。
【請求項４】
前記容量性回路は、
前記圧電トランスの前記２次側電極に対し並列接続されるキャパシタを有する、
請求項２又は３に記載の電源回路。
【請求項５】
前記整流平滑回路は半導体素子を有し、
前記キャパシタは、
前記半導体素子の寄生容量を含む、
請求項４に記載の電源回路。
【請求項６】
前記整流平滑回路は半導体素子を有し、
前記容量性回路は、
前記圧電トランスの前記２次側電極により生じる出力容量、及び、前記半導体素子の寄生容量のみを有する、
請求項２に記載の電源回路。
【請求項７】
前記スイッチング回路のスイッチング周波数をｆ、前記圧電トランスの等価的なリアクタンスをＬｓ、前記圧電トランスの変圧比をｖ、前記容量性回路のキャパシタンスをＣｏ、前記負荷の等価抵抗をＲeqで表した場合、
【数１】
0006519425.tif 000005
を満たす、請求項２から６の何れかに記載の電源回路。
【請求項８】
前記スイッチング回路は、
前記負荷への出力電圧が常に一定となるよう前記スイッチング素子をスイッチング制御するコントローラ、
を備える請求項１から７の何れかに記載の電源回路。
【請求項９】
前記スイッチング素子は半導体素子であり、
前記容量は、前記半導体素子の寄生容量であり、
前記ダイオードは、前記半導体素子のボディーダイオードである、
請求項１から８の何れかに記載の電源回路。
【請求項１０】
交流電圧を直流電圧に変換する入力側整流平滑回路と、
スイッチング素子と、前記スイッチング素子に並列接続された容量及びダイオードとを有し、前記入力側整流平滑回路に接続されたスイッチング回路と、
前記スイッチング回路に接続された１次側電極と、２次側電極とを有し、前記１次側電極に入力される電圧を降圧し、前記２次側電極から出力する圧電トランスと、
前記２次側電極に接続され、前記圧電トランスの出力電圧を整流平滑して負荷へ出力する整流平滑回路と、
前記圧電トランスの２次側に設けられたインピーダンス回路と、
を備え、
前記インピーダンス回路は、
前記スイッチング回路から前記負荷側を視た入力インピーダンスが、前記スイッチング回路のスイッチング周波数において誘導性となるよう定数設定され、
前記スイッチング回路は、
前記容量と前記入力インピーダンスとの共振を利用して、前記スイッチング素子をゼロ電圧スイッチングする、
ＡＣ−ＤＣコンバータ。
【請求項１１】
商用電源に接続される入力部と、
前記入力部から入力される交流電圧を直流電圧に変換する入力側整流平滑回路と、
スイッチング素子と、前記スイッチング素子に並列接続された容量及びダイオードとを有し、前記入力側整流平滑回路に接続されたスイッチング回路と、
前記スイッチング回路に接続された１次側電極と、２次側電極とを有し、前記１次側電極に入力される電圧を降圧し、前記２次側電極から出力する圧電トランスと、
前記２次側電極に接続され、前記圧電トランスの出力電圧を整流平滑して負荷へ出力する出力側整流平滑回路と、
前記圧電トランスの２次側に設けられたインピーダンス回路と、
を備え、
前記インピーダンス回路は、
前記スイッチング回路から前記負荷側を視た入力インピーダンスが、前記スイッチング回路のスイッチング周波数において誘導性となるよう定数設定され、
前記スイッチング回路は、
前記容量と前記入力インピーダンスとの共振を利用して、前記スイッチング素子をゼロ電圧スイッチングする、
ＡＣアダプタ。
【請求項１２】
前記スイッチング回路の駆動電圧を生成する補助電源回路、
を備える、請求項１１に記載のＡＣアダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランスを用いた電源回路、ＡＣ−ＤＣコンバータ及びＡＣアダプタに関する。
【背景技術】
【０００２】
特許文献１には共振型スイッチング電源装置が開示されている。このスイッチング電源装置では、薄型化を実現するために圧電トランスを用いている。圧電トランスの入力側にはスイッチング素子が接続されていて、スイッチング素子のスイッチング損失を小さくするために、ゼロボルトスイッチング（以下、ＺＶＳと言う）が用いられる。そして、特許文献１では、ＺＶＳを利用して定電圧制御を安定して行うために、スイッチング素子から出力側を見た入力インピーダンスを誘導性とするものであり、そのために、スイッチング素子と圧電トランスとの間にインピーダンス変換回路を設けている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４６２２００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の場合、高電圧となる圧電トランスの入力側にインピーダンス変換回路を設けているため、回路の耐電圧性を高くし、また、損失が少ない部品を用いる必要がある。このため、インピーダンス変換回路が大型化し、それに伴い、スイッチング電源回路も大型化するおそれがある。
【０００５】
そこで、本発明の目的は、大型化を抑制し、スイッチング損失を低減する電源回路、ＡＣ−ＤＣコンバータ及びＡＣアダプタを提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る電源回路は、スイッチング素子と、前記スイッチング素子に並列接続された容量及びダイオードとを有するスイッチング回路と、前記スイッチング回路に接続された１次側電極と、２次側電極とを有し、前記１次側電極に入力される電圧を降圧し、前記２次側電極から出力する圧電トランスと、前記２次側電極に接続され、前記圧電トランスの出力電圧を整流平滑して負荷へ出力する整流平滑回路と、前記圧電トランスの２次側に設けられたインピーダンス回路と、を備え、前記インピーダンス回路は、前記スイッチング回路から前記負荷側を視た入力インピーダンスが、前記スイッチング回路のスイッチング周波数において誘導性となるよう定数設定され、前記スイッチング回路は、前記容量と前記入力インピーダンスとの共振を利用して、前記スイッチング素子をゼロ電圧スイッチングすることを特徴とする。
【０００７】
この構成では、スイッチング素子をゼロ電圧スイッチングすることで、スイッチング損失を低減できる。また、圧電トランスの２次側は１次側よりも低圧であるため、インピーダンス回路を２次側に設けることで、１次側に設けた場合と比べて、高耐圧性が要求されない。その結果、回路の大型化を抑制できる。
【０００８】
前記インピーダンス回路は、前記スイッチング回路のスイッチング周波数において容量性となる容量性回路であってもよい。
【０００９】
この構成では、スイッチング回路から負荷側を視た入力インピーダンスを、スイッチング回路のスイッチング周波数において誘導性に維持することが容易となる。またインダクタを含む容量性回路である場合、共振特性によりスイッチング周波数の変動に対する入力インピーダンスの変動幅を大きくできる。したがって負荷インピーダンスの変動幅が大きい場合であっても、スイッチング回路から負荷側を視た入力インピーダンスを、スイッチング回路のスイッチング周波数において誘導性に維持することが容易となる。
【００１０】
前記容量性回路は、前記圧電トランスの前記２次側電極により生じる出力容量を有してもよい。
【００１１】
この構成では、別途容量素子を設けなくてもよく、部品点数を削減できる。
【００１２】
前記容量性回路は、前記圧電トランスの前記２次側電極に対し並列接続されるキャパシタを有してもよい。
【００１３】
この構成では、圧電トランスの外部にキャパシタを接続することで、インピーダンス回路を誘導性にするために、圧電トランスの構成が制限されることがない。
【００１４】
前記整流平滑回路は半導体素子を有し、前記キャパシタは、前記半導体素子の寄生容量を含んでもよい。
【００１５】
この構成では、別途容量素子を設けなくてもよく、部品点数を削減できる。
【００１６】
前記整流平滑回路は半導体素子を有し、前記容量性回路は、前記圧電トランスの前記２次側電極により生じる出力容量、及び、前記半導体素子の寄生容量のみを有してもよい。
【００１７】
この構成では、別途容量素子を設けなくてもよく、部品点数を削減できる。
【００１８】
前記スイッチング回路のスイッチング周波数をｆ、前記圧電トランスの等価的なリアクタンスをＬｓ、前記圧電トランスの変圧比をｖ、前記容量性回路のキャパシタンスをＣｏ、前記負荷の等価抵抗をＲeqで表した場合、
【００１９】
【数１】
0006519425.tif 000002
を満たすことが好ましい。
【００２０】
この構成では、条件を満たすよう構成することで、インピーダンス回路を確実に誘導性にすることができる。
【００２１】
前記スイッチング回路は、前記負荷への出力電圧が常に一定となるよう前記スイッチング素子をスイッチング制御するコントローラを備える構成でもよい。
【００２２】
この構成では、負荷が変動しても、定電圧制御を行える。
【００２３】
前記スイッチング素子は半導体素子であり、前記容量は、前記半導体素子の寄生容量であり、前記ダイオードは、前記半導体素子のボディーダイオードであることが好ましい。
【００２４】
この構成では、別途素子を設けなくてもよく、部品点数を削減できる。
【００２５】
本発明に係るＡＣ−ＤＣコンバータは、交流電圧を直流電圧に変換する入力側整流平滑回路と、スイッチング素子と、前記スイッチング素子に並列接続された容量及びダイオードとを有し、前記入力側整流平滑回路に接続されたスイッチング回路と、前記スイッチング回路に接続された１次側電極と、２次側電極とを有し、前記１次側電極に入力される電圧を降圧し、前記２次側電極から出力する圧電トランスと、前記２次側電極に接続され、前記圧電トランスの出力電圧を整流平滑して負荷へ出力する整流平滑回路と、前記圧電トランスの２次側に設けられたインピーダンス回路と、を備え、前記インピーダンス回路は、前記スイッチング回路から前記負荷側を視た入力インピーダンスが、前記スイッチング回路のスイッチング周波数において誘導性となるよう定数設定され、前記スイッチング回路は、前記容量と前記入力インピーダンスとの共振を利用して、前記スイッチング素子をゼロ電圧スイッチングすることを特徴とする。
【００２６】
この構成では、スイッチング素子をゼロ電圧スイッチングすることで、スイッチング損失を低減できる。また、圧電トランスの２次側は１次側よりも低圧であるため、インピーダンス回路を２次側に設けることで、１次側に設けた場合と比べて、高耐圧性が要求されない。その結果、コンバータの大型化を抑制できる。
【００２７】
本発明に係るＡＣアダプタは、商用電源に接続される入力部と、前記入力部から入力される交流電圧を直流電圧に変換する入力側整流平滑回路と、スイッチング素子と、前記スイッチング素子に並列接続された容量及びダイオードとを有し、前記入力側整流平滑回路に接続されたスイッチング回路と、前記スイッチング回路に接続された１次側電極と、２次側電極とを有し、前記１次側電極に入力される電圧を降圧し、前記２次側電極から出力する圧電トランスと、前記２次側電極に接続され、前記圧電トランスの出力電圧を整流平滑して負荷へ出力する出力側整流平滑回路と、前記圧電トランスの２次側に設けられたインピーダンス回路と、を備え、前記インピーダンス回路は、前記スイッチング回路から前記負荷側を視た入力インピーダンスが、前記スイッチング回路のスイッチング周波数において誘導性となるよう定数設定され、前記スイッチング回路は、前記容量と前記入力インピーダンスとの共振を利用して、前記スイッチング素子をゼロ電圧スイッチングすることを特徴とする。
【００２８】
この構成では、スイッチング素子をゼロ電圧スイッチングすることで、スイッチング損失を低減できる。また、圧電トランスの２次側は１次側よりも低圧であるため、インピーダンス回路を２次側に設けることで、１次側に設けた場合と比べて、高耐圧性が要求されない。その結果、ＡＣアダプタの大型化を抑制できる。
【００２９】
本発明に係るＡＣアダプタは前記スイッチング回路の駆動電圧を生成する補助電源回路を備えることが好ましい。
【発明の効果】
【００３０】
本発明によれば、スイッチング素子をゼロ電圧スイッチングすることで、スイッチング損失を低減できる。また、圧電トランスの２次側は１次側よりも低圧であるため、インピーダンス回路を２次側に設けることで、１次側に設けた場合と比べて、高耐圧性が要求されない。その結果、回路の大型化を抑制できる。
【図面の簡単な説明】
【００３１】
【図１】実施形態１に係るＡＣアダプタの回路図
【図２】図１に示す圧電トランスを等価回路で表したＡＣアダプタの回路図
【図３】出力電圧及び入力インピーダンスそれぞれの周波数特性を示す図
【図４】出力電圧及び入力インピーダンスそれぞれの周波数特性を示す図
【図５】出力電圧及び入力インピーダンスそれぞれの周波数特性を示す図
【図６】接続点Ａでの電圧波形を示す図
【図７】出力電圧及び入力インピーダンスそれぞれの周波数特性を示す図
【図８】出力電圧及び入力インピーダンスそれぞれの周波数特性を示す図
【図９】出力電圧及び入力インピーダンスそれぞれの周波数特性を示す図
【図１０】接続点Ａでの電圧波形を示す図
【発明を実施するための形態】
【００３２】
（実施形態１）
図１は、実施形態１に係るＡＣアダプタ１の回路図である。図２は、図１に示す圧電トランス１０を等価回路で表したＡＣアダプタ１の回路図である。
【００３３】
ＡＣアダプタ１は、入力部ＩＮ１，ＩＮ２と、出力部ＯＵＴ１，ＯＵＴ２とを備えている。入力部ＩＮ１，ＩＮ２は、不図示の商用電源に接続され、商用電源から交流電圧が入力される。出力部ＯＵＴ１，ＯＵＴ２には負荷ＲＬが接続され、負荷ＲＬへ直流電圧を出力する。ＡＣアダプタ１は、負荷ＲＬの軽重に関わらず、一定の電圧を出力する定電圧制御を行う。
【００３４】
入力部ＩＮ１，ＩＮ２には、ダイオードブリッジＤＢ１１が接続されている。ダイオードブリッジＤＢ１１には、さらに平滑コンデンサＣ１１が接続されている。入力部ＩＮ１，ＩＮ２から入力される交流電圧は、ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１によって整流平滑される。ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１は、本発明に係る「入力側整流平滑回路」に相当する。
【００３５】
ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１には、直列接続されたスイッチング素子Ｑ１，Ｑ２が接続されている。スイッチング素子Ｑ１，Ｑ２はｎ型ＭＯＳ−ＦＥＴであり、寄生容量Ｃｓ１，Ｃｓ２及びボディーダイオードＤ１，Ｄ２を有している。なお、スイッチング素子Ｑ１，Ｑ２はｎ型ＭＯＳ−ＦＥＴとしているが、ＩＧＢＴ又はバイポーラトランジスタ等であってもよい。この場合、キャパシタ及びダイオードが各スイッチング素子に並列接続される。
【００３６】
スイッチング素子Ｑ１，Ｑ２は、そのゲートにコントローラ１１が接続され、コントローラ１１からゲート信号が入力される。ダイオードブリッジＤＢ１１等で整流平滑された電圧は、スイッチング素子Ｑ１，Ｑ２のスイッチングにより、矩形波の電圧に変換される。スイッチング素子Ｑ１，Ｑ２及びコントローラ１１は、本発明に係る「スイッチング回路」に相当する。
【００３７】
スイッチング素子Ｑ１，Ｑ２には圧電トランス１０が接続されている。圧電トランス１０は絶縁型であって、入力電極Ｅ１１，Ｅ１２及び出力電極Ｅ２１，Ｅ２２を有している。入力電極Ｅ１１，Ｅ１２は、本発明に係る「１次側電極」に相当する。出力電極Ｅ２１，Ｅ２２は、本発明に係る「２次側電極」に相当する。
【００３８】
圧電トランス１０の入力電極Ｅ１１は、インダクタＬ１１を介して、スイッチング素子Ｑ１，Ｑ２の接続点に接続されている。圧電トランス１０の入力電極Ｅ１２は、グランドを介してスイッチング素子Ｑ２のソースに接続されている。
【００３９】
圧電トランス１０の出力電極Ｅ２１，Ｅ２２には、キャパシタＣ２が接続されている。このキャパシタＣ２は、後述する入力インピーダンスを誘導性にするための素子である。キャパシタＣ２は、本実施形態に係る「インピーダンス回路」及び「容量性回路」に相当する。なお、容量性回路は、キャパシタＣ２だけでなく、インダクタを含んでいてもよい。
【００４０】
圧電トランス１０の出力電極Ｅ２１，Ｅ２２は、ダイオードブリッジＤＢ１２に接続されている。ダイオードブリッジＤＢ１２には平滑コンデンサＣ１２が接続され、さらに、出力部ＯＵＴ１，ＯＵＴ２に接続されている。ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２は、「出力側整流平滑回路」に相当する。
【００４１】
圧電トランス１０の入力電極Ｅ１１と、スイッチング素子Ｑ１，Ｑ２との間に設けられたインダクタＬ１１には補助巻線Ｌ１２が付加されている。この補助巻線Ｌ１２の出力電圧は、補助電源回路１２によって整流平滑され、コントローラ１１用の直流電源電圧が生成される。これにより、コントローラ１１は動作する。
【００４２】
圧電トランス１０は、図２に示すように、キャパシタ１０Ａ，１０Ｃ，１０Ｆ、インダクタ１０Ｂ、抵抗１０Ｄ及び理想変圧器１０Ｅ等で等価的に表される。キャパシタ１０Ａは圧電トランス１０の等価入力容量であり、キャパシタ１０Ｆは圧電トランス１０の等価出力容量である。また、インダクタ１０Ｂ及びキャパシタ１０Ｃ等は電気機械的な結合を表すパラメータである。
【００４３】
圧電トランス１０の等価入力容量であるキャパシタ１０Ａは、入力電極Ｅ１１に接続されているインダクタＬ１１とで直列共振回路を構成している。スイッチング素子Ｑ１，Ｑ２により電圧波形は矩形波に変換されるが、この直列共振回路により、圧電トランス１０には正弦波が入力される。圧電トランス１０は、入力電極Ｅ１１，Ｅ１２から入力された電圧を降圧して出力電極Ｅ２１，Ｅ２２から出力する。圧電トランス１０により降圧された電圧は、ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２により整流平滑されて、出力部ＯＵＴ１，ＯＵＴ２から出力される。
【００４４】
フィードバック回路１３は、出力部ＯＵＴ１，ＯＵＴ２から出力される電圧を検出する。コントローラ１１は、フィードバック回路１３が検出した電圧が所定値となるように、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数を設定する。コントローラ１１は、ゲート電圧を生成してスイッチング素子Ｑ１，Ｑ２に印加し、デッドタイムを挟んでスイッチング素子Ｑ１，Ｑ２を交互にオンオフする。
【００４５】
本実施形態に係るＡＣアダプタ１では、スイッチング素子Ｑ１，Ｑ２をＺＶＳさせることで、スイッチング損失を低減している。ＺＶＳは、スイッチング素子Ｑ１，Ｑ２の寄生容量Ｃｓ１，Ｃｓ２と、スイッチング素子Ｑ１，Ｑ２の接続点Ａに接続される誘導性インピーダンスとの共振を利用する。このため、ＡＣアダプタ１は、スイッチング素子Ｑ１，Ｑ２から負荷ＲＬ側を視た入力インピーダンスＺinが誘導性となるように構成されている。
【００４６】
以下に、入力インピーダンスＺinを誘導性とするための条件について説明する。
【００４７】
スイッチング素子Ｑ１，Ｑ２のスイッチング周波数をｆ、圧電トランス１０のインダクタ１０ＢのリアクタンスをＬｓ、圧電トランス１０の変圧比をｖ、合計出力容量のキャパシタンスをＣｏ、負荷ＲＬ側の等価抵抗をＲeqで表した場合、以下の式（１）を満たすように合計出力容量のキャパシタンスＣｏを定数設定することで、入力インピーダンスＺinは誘導性となる。
【００４８】
【数１】
0006519425.tif 000003
ここで、合計出力容量とは、圧電トランス１０の出力側の容量の合計であって、キャパシタ１０Ｆ、キャパシタＣ２及びダイオードブリッジＤＢ１２を構成するダイオードの寄生容量を含む。また、等価抵抗Ｒeqは、負荷ＲＬのインピーダンス成分だけでなく、ダイオードブリッジＤＢ１２等、圧電トランス１０の出力側のインピーダンス成分も含む。
【００４９】
式（１）を変換すると、以下の式（２）となる。
【００５０】
【数２】
0006519425.tif 000004
ここで、Ｒ’＝Ｒeq/ｖ2、Ｃ’＝ｖ2＊Ｃｏである。
【００５１】
式（２）から、式（１）は、誘導性インピーダンスと容量性インピーダンスとの差分が０より大きい条件を示している。すなわち、式（１）を満たすことは、誘導性インピーダンスであることを意味している。
【００５２】
なお、図２に示すように、圧電トランス１０は、抵抗１０Ｄもインダクタ１０Ｂに直列に接続されている。しかしながら、圧電トランス１０は降圧型であるため、理想変圧器１０Ｅの１次側のインピーダンスは、２次側のインピーダンスの変圧比ｖの２乗倍となり非常に大きくなり、抵抗１０Ｄを無視することができる。
【００５３】
以下に、式（１）を満たすことで、入力インピーダンスＺinが誘導性になることを以下に示す。
【００５４】
なお、入力インピーダンスＺinを誘導性にすることで、電圧に対する遅れ電流が生成される。スイッチング素子Ｑ１，Ｑ２のスイッチング周波数は、共振周波数よりも高く、遅れ電流がボディーダイオードＤ１，Ｄ２を流れる間に、スイッチング素子Ｑ１，Ｑ２をターンオンできる。すなわち、ＺＶＳ動作が行うことができる。
【００５５】
図３、図４及び図５は、出力電圧Ｖout、及び入力インピーダンスそれぞれの周波数特性を示す図である。図３、図４及び図５の上部は、出力部ＯＵＴ１，ＯＵＴ２からの出力電圧Ｖoutの周波数特性を示し、下部は、入力インピーダンスＺinの周波数特性を示す。また、図３、図４及び図５中の実線は、等価抵抗ＲeqをＲ１、破線は等価抵抗ＲeqをＲ２（＞Ｒ１）、点線は等価抵抗ＲeqをＲ３（＞Ｒ２）とした場合の周波数特性を示す。
【００５６】
なお、図３、図４及び図５において、周波数が高くなるに伴いインピーダンスが大きくなる場合、入力インピーダンスＺｉｎは誘導性であり、周波数が高くなるに伴いインピーダンスが小さくなる場合、入力インピーダンスＺｉｎは容量性であることを示す。
【００５７】
図３は、キャパシタＣ２を設けず、合計出力容量Ｃｏ＝Ｃａとし、そのＣａが式（１）を満たさない場合である。等価抵抗ＲeqがＲ１，Ｒ２の場合、電圧Ｖ１を出力するときの周波数ｆ１，ｆ２では、入力インピーダンスＺinは誘導性である。しかしながら、等価抵抗ＲeqがＲ３の場合、電圧Ｖ１を出力するときの周波数ｆ３では、入力インピーダンスＺinは容量性となる。したがって、負荷ＲＬが大きく変動すると、入力インピーダンスＺinが誘導性とならない場合がある。
【００５８】
図４は、キャパシタＣ２を設け、合計出力容量Ｃｏ＝Ｃｂ（＞Ｃａ）とし、そのＣｂが式（１）を満たす場合である。また、図５は、キャパシタＣ２を設け、合計出力容量Ｃｏ＝Ｃｃ（＞Ｃｂ）とし、そのＣｃが式（１）を満たす場合である。この場合、等価抵抗ＲeqがＲ１，Ｒ２，Ｒ３の何れであっても、電圧Ｖ１を出力するときの周波数ｆ１，ｆ２，ｆ３では、入力インピーダンスＺinは誘導性である。したがって、負荷ＲＬが大きく変動しても、入力インピーダンスＺinが誘導性となる。
【００５９】
図６は、接続点Ａでの電圧波形を示す図である。図６の（Ａ１），（Ａ２），（Ａ３）は、図３の場合の電圧波形を示し、図６の（Ｂ１），（Ｂ２），（Ｂ３）は、図４の場合の電圧波形を示し、図６の（Ｃ１），（Ｃ２），（Ｃ３）は、図５の場合の電圧波形を示す。図６の（Ｂ１），（Ｂ２），（Ｂ３）及び（Ｃ１），（Ｃ２），（Ｃ３）に示す電圧波形は、スイッチング素子のターンオン時（立上り）、ターンオフ時（立下り）において、共振の影響により緩やかにカーブ（傾斜）している。
【００６０】
このように、合計出力容量Ｃｏが式（１）を満たすことで、入力インピーダンスＺinを誘導性にすることができる。そして、その結果、スイッチング素子Ｑ１，Ｑ２をＺＶＳ動作することができ、スイッチング損失を低減することができる。また、本実施形態では、式（１）を満たすように、キャパシタＣ２を圧電トランス１０の出力側に設ける。圧電トランス１０は降圧型であるため、前段（１次側）よりも電圧が低い。このため、キャパシタＣ２は、前段（１次側）にインピーダンス調整用の回路を設ける場合と比べて、耐圧性を必要としない。その結果、回路の大型化を抑制できる。
【００６１】
なお、上述した入力部ＩＮ１，ＩＮ２と出力部ＯＵＴ１，ＯＵＴ２とに接続される回路は、本発明に係る「ＡＣ−ＤＣコンバータ」に相当する。また、スイッチング素子Ｑ１，Ｑ２から平滑コンデンサＣ１２までの間に形成される回路は、本発明に係る「電源回路」に相当する。
【００６２】
（実施形態２）
実施形態１では、圧電トランス１０の２次側にキャパシタＣ２を設けている。これに対し、以下に説明する実施形態２では、キャパシタＣ２を設けず、合計出力容量Ｃｏは、圧電トランス１０のキャパシタ１０Ｆ、及びダイオードブリッジＤＢ１２を構成するダイオードの寄生容量のみを有している。そして、合計出力容量Ｃｏは、式（１）を満たすよう定数設定されている。
【００６３】
図７、図８及び図９は、出力電圧Ｖout、及び入力インピーダンスそれぞれの周波数特性を示す図である。
【００６４】
図７、図８及び図９は、出力電圧Ｖout、及び入力インピーダンスそれぞれの周波数特性を示す図である。図７、図８及び図９の上部は、出力部ＯＵＴ１，ＯＵＴ２からの出力電圧Ｖoutの周波数特性を示し、下部は、入力インピーダンスＺinの周波数特性を示す。また、図７、図８及び図９中の実線は、等価抵抗ＲeqをＲ１、破線は等価抵抗ＲeqをＲ２（＞Ｒ１）、点線は等価抵抗ＲeqをＲ３（＞Ｒ２）とした場合の周波数特性を示す。
【００６５】
図７は、合計出力容量Ｃｏ＝Ｃｄとし、そのＣｄが式（１）を満たさない場合である。また、図８は、合計出力容量Ｃｏ＝Ｃｅ（＞Ｃｄ）とし、そのＣｅが式（１）を満たさない場合である。何れの場合であっても、等価抵抗ＲeqがＲ１，Ｒ２のとき、電圧Ｖ１を出力するときの周波数ｆ４，ｆ５では、入力インピーダンスＺinは誘導性である。しかしながら、等価抵抗ＲeqがＲ３の場合、電圧Ｖ１を出力するときの周波数ｆ６では、入力インピーダンスＺinは容量性となる。したがって、負荷ＲＬが大きく変動すると、入力インピーダンスＺinが誘導性とならない場合がある。
【００６６】
図９は、合計出力容量Ｃｏ＝Ｃｆ（＞Ｃｅ）とし、そのＣｆが式（１）を満たす場合である。この場合、等価抵抗ＲeqがＲ１，Ｒ２，Ｒ３の何れであっても、電圧Ｖ１を出力するときの周波数ｆ４，ｆ５，ｆ６では、入力インピーダンスＺinは誘導性である。したがって、負荷ＲＬが大きく変動しても、入力インピーダンスＺinが誘導性となる。
【００６７】
図１０は、接続点Ａでの電圧波形を示す図である。図１０の（Ａ１），（Ａ２），（Ａ３）は、図７の場合の電圧波形を示し、図１０の（Ｂ１），（Ｂ２），（Ｂ３）は、図８の場合の電圧波形を示し、図１０の（Ｃ１），（Ｃ２），（Ｃ３）は、図９の場合の電圧波形を示す。図１０の（Ｃ１），（Ｃ２），（Ｃ３）に示す電圧波形は、スイッチング素子のターンオン時（立上り）、ターンオフ時（立下り）において、共振の影響により傾斜している。
【００６８】
このように、圧電トランス１０にキャパシタを接続しなくても、合計出力容量Ｃｏが式（１）を満たすことで、入力インピーダンスＺinを誘導性にすることができる。その結果、スイッチング素子Ｑ１，Ｑ２をＺＶＳ動作することができ、スイッチング損失を低減することができる。
【符号の説明】
【００６９】
Ｃ１１…平滑コンデンサ
Ｃ１２…平滑コンデンサ
Ｃ１４…出力コンデンサ
Ｃ２…キャパシタ
Ｃｓ１，Ｃｓ２…寄生容量
Ｄ１，Ｄ２…ボディーダイオード
ＤＢ１１，ＤＢ１２…ダイオードブリッジ
Ｅ１１，Ｅ１２…入力電極
Ｅ２１，Ｅ２２…出力電極
ＩＮ１，ＩＮ２…入力部
Ｌ１１…インダクタ
ＯＵＴ１，ＯＵＴ２…出力部
Ｑ１，Ｑ２…スイッチング素子
Ｑ２…スイッチング素子
ＲＬ…負荷
Ｔ１…巻線タンス
１…ＡＣアダプタ
１０…圧電トランス
１０Ａ…キャパシタ
１０Ａ，１０Ｃ，１０Ｆ…キャパシタ
１０Ｂ…インダクタ
１０Ｄ…抵抗
１０Ｅ…理想変圧器
１１…コントローラ
１２…補助電源回路
１３…フィードバック回路
【図１】
0006519425.tif 000006
【図２】
0006519425.tif 000007
【図３】
0006519425.tif 000008
【図４】
0006519425.tif 000009
【図５】
0006519425.tif 000010
【図６】
0006519425.tif 000011
【図７】
0006519425.tif 000012
【図８】
0006519425.tif 000013
【図９】
0006519425.tif 000014
【図１０】
0006519425.tif 000015