(57)【特許請求の範囲】
【請求項１】
表面と裏面とを有する基板と、
前記基板を部分的に貫通するように形成された溝部と、
前記基板の前記裏面側に配置され、前記溝部と部分的に交差する梁部と、
前記溝部に埋め込まれた配線層と
を備えることを特徴とする配線内蔵基板。
【請求項２】
前記梁部は、平面視において前記配線層と直交し、かつ互いに平行なストライプパターンを備えることを特徴とする請求項１に記載の配線内蔵基板。
【請求項３】
前記梁部は、平面視において互いに所定の角度で交差するストライプパターンを備えることを特徴とする請求項１に記載の配線内蔵基板。
【請求項４】
前記溝部、前記梁部または前記配線層は、平面視において、矩形、円形、楕円形、八角形、三角形、若しくは多角形のいずれかのパターンを有することを特徴とする請求項１に記載の配線内蔵基板。
【請求項５】
前記梁部の厚さは、前記溝部の深さより薄いことを特徴とする請求項１〜４のいずれか１項に記載の配線内蔵基板。
【請求項６】
前記基板は、シリコン基板もしくはガラス基板を備えることを特徴とする請求項１〜５のいずれか１項に記載の配線内蔵基板。
【請求項７】
請求項１〜６のいずれか1項に記載の配線内蔵基板を備え、
前記溝部および前記配線層は、コイル形状を有することを特徴とする配線内蔵基板。
【請求項８】
前記基板の前記表面側に配置された上部コアを備えることを特徴とする請求項７に記載の配線内蔵基板。
【請求項９】
前記基板の前記裏面側に配置された下部コアを備えることを特徴とする請求項８に記載の配線内蔵基板。
【請求項１０】
前記上部コアおよび前記下部コアは、磁性層と絶縁層の多層構造を備えることを特徴とする請求項９に記載の配線内蔵基板。
【請求項１１】
前記上部コアおよび前記下部コアを複数に分割するスリットを備えることを特徴とする請求項１０に記載の配線内蔵基板。
【請求項１２】
前記磁性層は、強磁性体を備えることを特徴とする請求項１０または１１に記載の配線内蔵基板。
【請求項１３】
前記絶縁層は、強磁性体、常磁性体、もしくは反磁性体のいずれかを備えることを特徴とする請求項１０〜１２のいずれか1項に記載の配線内蔵基板。
【請求項１４】
前記磁性層の厚さおよび前記スリットによる前記磁性層の分割により、前記磁性層内の渦電流半径を制御可能であることを特徴とする請求項１１または１２に記載の配線内蔵基板。
【請求項１５】
請求項１〜６のいずれか1項に記載の配線内蔵基板をインターポーザとして用いることを特徴とするモジュール。
【請求項１６】
表面と裏面とを有する基板と、
前記基板の内部を部分的に貫通するように形成されたコイル形状を有する溝部と、
前記基板の前記裏面側に形成または配置され、前記溝部と部分的に交差する梁部と、
前記溝部に埋め込まれた配線層と、
前記基板の前記表面側に配置された上面配線層と、
前記上面配線層上に半田層を介して配置された集積回路およびコンデンサと
を備えることを特徴とするモジュール。
【請求項１７】
前記基板の前記表面に配置された上部コアと、
前記基板の前記裏面に配置された下部コアと
を備え、前記上面配線層は、前記上部コア上に配置されると共に、前記基板側とは逆側の前記下部コア上に下面配線層が形成または配置されることを特徴とする請求項１６に記載のモジュール。
【請求項１８】
平面視において前記コイル形状の中心側に配置され、前記基板を貫通し、前記上面配線層と前記下面配線層とを接続する貫通電極を備えることを特徴とする請求項１７に記載のモジュール。
【請求項１９】
前記上部コアおよび前記下部コアは、磁性層と絶縁層の多層構造を備えることを特徴とする請求項１７に記載のモジュール。
【請求項２０】
前記上部コアおよび前記下部コアを複数に分割するスリットを備えることを特徴とする請求項１９に記載のモジュール。
【請求項２１】
前記磁性層は、強磁性体を備えることを特徴とする請求項１９または２０に記載のモジュール。
【請求項２２】
前記絶縁層は、強磁性体、常磁性体、もしくは反磁性体のいずれかを備えることを特徴とする請求項１９〜２１のいずれか1項に記載のモジュール。
【請求項２３】
前記磁性層の厚さおよび前記スリットによる前記磁性層の分割により、前記磁性層内の渦電流半径を制御可能であることを特徴とする請求項２０または２１に記載のモジュール。
【請求項２４】
表面と裏面とを有する基板の内部を部分的に貫通するように溝部を形成する工程と、
前記基板の前記裏面側に前記溝部と部分的に交差する梁部を形成する工程と、
前記溝部に配線層を埋め込む工程と
を有することを特徴とする配線内蔵基板の製造方法。
【請求項２５】
表面と裏面とを有する基板の内部を部分的に貫通するようにコイル形状の溝部を形成する工程と、
前記基板の前記裏面側に前記溝部と部分的に交差する梁部を形成する工程と、
前記溝部に配線層を埋め込む工程と、
前記基板の前記表面に上部コアを形成または配置する工程、および／または前記基板の前記裏面側に下部コアを形成または配置する工程と
を有することを特徴とする配線内蔵基板の製造方法。
【請求項２６】
表面と裏面とを有する基板の内部を部分的に貫通するようにコイル形状の溝部を形成する工程と、
平面視において前記コイル形状の中心部に配置され、前記基板を貫通する貫通溝部を形成する工程と、
前記基板の前記裏面側に前記溝部と部分的に交差する梁部を形成する工程と、
前記溝部に配線層を埋め込むと共に、前記貫通溝部に貫通電極を埋め込む工程と、
前記基板の前記表面に上部コアを形成または配置する工程と、
前記上部コア上に前記貫通電極と接続される上面配線層を形成する工程と、
前記基板の前記裏面に下部コアを形成または配置する工程と、
前記基板側とは逆側の前記下部コア上に前記貫通電極と接続される下面配線層を形成する工程と、
前記上面配線層上に半田層を介して集積回路およびコンデンサを搭載する工程と
を有することを特徴とするモジュールの製造方法。
【請求項２７】
前記溝部を形成する工程と前記貫通溝部を形成する工程は、同時に実施可能であることを特徴とする請求項２６に記載のモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施の形態は、配線内蔵基板およびその製造方法、およびモジュールおよびその製造方法に関する。
【背景技術】
【０００２】
近年のモバイル機器では、薄型化、軽量化、省エネ化、バッテリの長寿命化が要求されている。このためには、特に、電源回路の薄型化・軽量化・省エネ化、バッテリの長寿命化が必要となる。電源回路を構成する部品の内、サイズが大きいものの一つとしてインダクタンス素子が挙げられる。【０００３】
従来のインダクタンス素子に用いられる配線構造には、巻き線型、積層型、薄膜型がある。巻き線型は、強磁性体のコアに銅線を巻きつけたものであり、形状によりトロイダル、ソレノイドなどがある。また、シリコン基板に貫通穴を開けて作成したトロイダル構造のインダクタンス素子も開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１７２３９６号公報
【特許文献２】特開２００７−２１４４２４号公報
【特許文献３】特開平９−１３９３１３号公報
【特許文献４】特開平８−８８１１９号公報
【特許文献５】特開２００９−１３５３２５号公報
【特許文献６】特開２００９−１３５３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本実施の形態は、構造が簡単でライン同士が接触するスティッキングが起きにくく、信頼性の向上可能な配線内蔵基板およびその製造方法、およびこの配線内蔵基板を適用したモジュールおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
本実施の形態の態様によれば、上記の配線内蔵基板を備え、前記溝部および前記配線層は、コイル形状を備える配線内蔵基板が提供される。
【００２１】
本実施の形態の態様によれば、上記の配線内蔵基板をインターポーザとして用いるモジュールが提供される。
【００２２】
本実施の形態の態様によれば、上記の電極内蔵基板を備えるインターポーザが提供される。
【００２６】
本実施の形態の態様によれば、表面と裏面とを有する基板と、前記基板の内部を部分的に貫通するように形成されたコイル形状を有する溝部と、前記基板の前記裏面側に形成または配置され、前記溝部と部分的に交差する梁部と、前記溝部に埋め込まれた配線層と、前記基板の前記表面側に配置された上面配線層と、前記基板の前記裏面側に配置された下面配線層と、前記上面配線層上に半田層を介して配置された集積回路およびコンデンサとを備えるモジュールが提供される。
【００２７】
本実施の形態の態様によれば、表面と裏面とを有する基板の内部を部分的に貫通するように溝部を形成する工程と、前記基板の前記裏面側に前記溝部と部分的に交差する前記梁部を形成する工程と、前記溝部に配線層を埋め込む工程とを有する配線内蔵基板の製造方法が提供される。
【００２８】
本実施の形態の態様によれば、表面と裏面とを有する基板の内部を部分的に貫通するようにコイル形状の溝部を形成する工程と、前記基板の前記裏面側に前記溝部と部分的に交差する梁部を形成する工程と、前記溝部に配線層を埋め込む工程と、前記基板の前記表面に上部コアを形成または配置する工程と、前記基板の前記裏面側に下部コアを形成または配置する工程とを有する配線内蔵基板の製造方法が提供される。
【００３０】
本実施の形態の態様によれば、表面と裏面とを有する基板の内部を部分的に貫通するようにコイル形状の溝部を形成する工程と、平面視において前記コイル形状の中心部に配置され、前記基板を貫通する貫通溝部を形成する工程と、前記基板の前記裏面側に前記溝部と部分的に交差する梁部を形成する工程と、前記溝部に配線層を埋め込むと共に、前記貫通溝部に貫通電極を埋め込む工程と、前記基板の前記表面に上部コアを形成または配置する工程と、前記上部コア上に前記貫通電極と接続される上面配線層を形成する工程と、前記基板の前記裏面に下部コアを形成または配置する工程と、前記下部コア上に前記貫通電極と接続される下面配線層を形成する工程と、前記上面配線層上に半田層を介して集積回路およびコンデンサを搭載する工程とを有するモジュールの製造方法が提供される。
【発明の効果】
【００３３】
さらにまた、本実施の形態によれば、構造が簡単でライン同士が接触するスティッキングが起きにくく、信頼性の向上可能な配線内蔵基板およびその製造方法、およびこの配線内蔵基板を適用したモジュールおよびその製造方法を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】比較例１に係る磁性構造体において、面直方向に磁束を印加した場合に発生する渦電流の模式図。
【図２】比較例２に係る磁性構造体において、面直方向に磁束を印加した場合に発生する渦電流の模式図。
【図３】比較例３に係る磁性構造体において、面直方向に磁束を印加した場合に発生する渦電流の模式図。
【図４】比較例１に係る磁性構造体において、面内方向に磁束を印加した場合に発生する渦電流の模式図。
【図５】比較例２に係る磁性構造体において、面内方向に磁束を印加した場合に発生する渦電流の模式図。
【図６】比較例３に係る磁性構造体において、面内方向に磁束を印加した場合に発生する渦電流の模式図。
【図７】（ａ）第１の実施の形態に係る磁性構造体の模式的平面パターン構成図、（ｂ）図７（ａ）の１Ａ−１Ａ線に沿う模式的断面構造図。
【図８】第１の実施の形態に係る磁性構造体において、（ａ）層内方向と水平に磁束を印加した場合に発生する渦電流の模式図、（ｂ）層内方向と垂直に磁束を印加した場合に発生する渦電流の模式図。
【図９】（ａ）第１の実施の形態の変形例に係る磁性構造体の模式的平面パターン構成図、（ｂ）図９（ａ）の２Ａ−２Ａ線に沿う模式的断面構造図、（ｃ）図９（ａ）の３Ａ−３Ａ線に沿う模式的断面構造図。
【図１０】第１の実施の形態に係る磁性構造体の第１の製造方法において、（ａ）Ｓｉ基板上に第１磁性層を形成する工程の模式的断面構造図、（ｂ）第１磁性層上に絶縁層を形成する工程の模式的断面構造図、（ｃ）第１磁性層に第１スリットを形成する工程の模式的断面構造図、（ｄ）埋め込み層により第１スリットを埋め込む工程の模式的断面構造図。
【図１１】第１の実施の形態に係る磁性構造体の第１の製造方法において、（ａ）絶縁層および埋め込み層上に第２磁性層を形成する工程の模式的断面構造図、（ｂ）第２磁性層に第２スリットを形成する工程の模式的断面構造図。
【図１２】第１の実施の形態に係る磁性構造体の第２の製造方法において、（ａ）第１磁性層に第１スリットを形成する工程の模式的断面構造図、（ｂ）第１磁性層上および第１スリット内に絶縁層を形成する工程の模式的断面構造図、（ｃ）絶縁層上に第２磁性層を形成する工程の模式的断面構造図、(ｄ)第２磁性層に第２スリットを形成する工程の模式的断面構造図。
【図１３】（ａ）第２の実施の形態に係る磁性構造体の模式的平面パターン構成図、（ｂ）図１３（ａ）の４Ａ−４Ａ線に沿う模式的断面構造図。
【図１４】第３の実施の形態に係る磁性構造体の模式的断面構造図。
【図１５】（ａ）比較例４に係るインダクタンス素子の模式的平面パターン構成図、（ｂ）図１５（ａ）の５Ａ−５Ａ線に沿う模式的断面構造図。
【図１６】（ａ）実施の形態に係るインダクタンス素子の模式的平面パターン構成図、（ｂ）図１６（ａ）の６Ａ−６Ａ線に沿う模式的断面構造図。
【図１７】（ａ）実施の形態の変形例１に係るインダクタンス素子の模式的平面パターン構成図、（ｂ）図１７（ａ）の７Ａ−７Ａ線に沿う模式的断面構造図。
【図１８】（ａ）インダクタンスコイルの回路表現、（ｂ）交流抵抗ＲACとインダクタンスＬと関係を示す模式図（スリット構造ＷＳとスリット無し構造ＷＯＳの比較）。
【図１９】（ａ）インダクタンスＬと磁界Ｈの関係を示す模式図、（ｂ）磁束密度Ｂと磁界Ｈとの関係を示す模式図。
【図２０】実施の形態に係る磁性構造体およびインダクタンス素子において、磁束Φは磁気抵抗Ｒmの小さい部分を通過することを説明するための磁気回路の例。
【図２１】実施の形態に係る磁性構造体およびインダクタンス素子において、円柱半径ｒ0を小さくすることで渦電流損Ｐeの抑制が可能であることを説明するための円柱状試料の例。
【図２２】（ａ）実施の形態の変形例２に係るインダクタンス素子の模式的平面パターン構成図、（ｂ）図２２（ａ）の８Ａ−８Ａ線に沿う模式的断面構造図。
【図２３】（ａ）スリットＳＬを備える磁性層上にサーチコイルを配置した実験系の模式的平面パターン構成図、（ｂ）サーチコイルの模式的鳥瞰図。
【図２４】図２３（ａ）の９Ａ−９Ａ線に沿う模式的断面構造図。
【図２５】サーチコイルデバイスの寸法を基準としたスリット間隔の説明図。
【図２６】（ａ）スリットＳＬを備える磁性層上にサーチコイルを配置した実験系の実験条件の説明図、（ｂ）Ｘ軸に対するサーチコイルのＤX軸の角度θ2の説明図、（ｃ）磁性層に形成されるスリットＳＬのスリット幅ΔＳＬおよびスリット間隔（スリットピッチ）ＳＬＰの説明図。
【図２７】直交表を用いて図２６を拡張し、かつ９通りに圧縮した実験条件の説明図。
【図２８】スリットＳＬを備える磁性層上にサーチコイルを配置した実験系において、交流抵抗の抵抗増加量とインダクタンスの関係の実験結果（スリット構造ＷＳとスリット無し構造ＷＯＳの比較）。
【図２９】比較例４に係るインダクタンス素子であって、（ａ）模式的鳥瞰図、（ｂ）図２９（ａ）の１０Ａ−１０Ａ線に沿う模式的断面構造図。
【図３０】実施の形態に係るインダクタンス素子であって、（ａ）模式的鳥瞰図、（ｂ）図３０（ａ）の１１Ａ−１１Ａ線に沿う模式的断面構造図。
【図３１】インダクタンスの周波数特性（スリット構造ＷＳとスリット無し構造ＷＯＳの比較）。
【図３２】交流抵抗の周波数特性（スリット構造ＷＳとスリット無し構造ＷＯＳの比較）。
【図３３】実施の形態に係るインダクタンス素子に適用可能なインダクタンスコイルの製造方法であって、（ａ）磁性金属基板を準備する工程の模式的断面構造図、（ｂ）磁性金属基板をエッチングして溝部を形成後、絶縁層を形成する工程の模式的断面構造図、（ｃ）金属配線層を形成する工程の模式的断面構造図、（ｄ）金属配線層をＣＭＰなどによって研磨し、溝部に金属配線層を残す工程の模式的断面構造図、（ｅ）磁性金属基板を裏面エッチングして、インダクタンスコイルを形成する工程の模式的断面構造図。
【図３４】実施の形態に係るインダクタンス素子に適用可能なインダクタンスコイルの製造方法の一工程を説明する模式的断面構造であって、（ａ）矩形状の溝部を形成した例、（ｂ）台形状の溝部を形成した例、（ｃ）三角形状の溝部を形成した例、（ｄ）Ｕ字形状の溝部を形成した例。
【図３５】（ａ）実施の形態に係るインダクタンス素子において、磁性金属基板に溝部を形成した一例を示す模式的鳥瞰構造図、（ｂ）図３５（ａ）において、溝部に金属配線層を形成した様子を示す模式的鳥瞰構造図。
【図３６】（ａ）実施の形態に係る別のインダクタンス素子であって、磁性金属基板上に形成された円形状の溝部を形成した例の模式的平面パターン構成図、（ｂ）図３６（ａ）の円形状の溝部に金属配線層を形成した様子を示す模式的平面パターン構成図、（ｃ）実施の形態に係る更に別のインダクタンス素子であって、磁性金属基板上に形成された八角形状の溝部に金属配線層を配置した模式的平面パターン構成図、（ｄ）実施の形態に係る更に別のインダクタンス素子であって、磁性金属基板上に形成された対向する２つの三角形状の溝部に金属配線層を配置した模式的平面パターン構成図。
【図３７】実施の形態に係るインダクタンス素子を構成部品として適用する電源回路の構成例。
【図３８】実施の形態に係る磁性構造体を適用したインダクタ（ＥＩコア）の模式的断面構造であって、（ａ）第１の構成例、（ｂ）第２の構成例、（ｃ）第３の構成例、（ｄ）第４の構成例。
【図３９】実施の形態に係る磁性構造体を適用したトランスの模式的断面構造であって、（ａ）第１の構成例、（ｂ）第２の構成例。
【図４０】実施の形態に係る磁性構造体を適用した電磁遮蔽構造体の模式的断面構造図。
【図４１】第４の実施の形態に係るインダクタンス素子の詳細構成であって、（ａ）模式的鳥瞰図、（ｂ）図４１（ａ）の１２Ａ−１２Ａ線に沿う模式的断面構造図。
【図４２】第５の実施の形態に係るインダクタンス素子であって、（ａ）模式的鳥瞰図、（ｂ）図４２（ａ）のＡ方向から観た側面図、（ｃ）上部コイル間の部分拡大構造例１、（ｄ）上部コイル間の部分拡大構造例２、（ｅ）図４２（ａ）のＢ方向から観た側面図。
【図４３】第５の実施の形態に係るインダクタンス素子の内部構造を示す模式的鳥瞰図。
【図４４】（ａ）図４３の上面図、（ｂ）図４３の短辺方向から観た側面図、（ｃ）図４３の下面図。
【図４５】第５の実施の形態に係るインダクタンス素子の内部構造を示す模式的鳥瞰図。
【図４６】（ａ）図４５の上面図、（ｂ）図４５の短辺方向から観た側面図、（ｃ）図４５の下面図。
【図４７】第５の実施の形態に係るインダクタンス素子の内部構造を示す模式的鳥瞰図。
【図４８】（ａ）図４７の上面図、（ｂ）図４７の短辺方向から観た側面図、（ｃ）図４７の下面図。
【図４９】第５の実施の形態に係るインダクタンス素子の内部構造を示す模式的鳥瞰図。
【図５０】（ａ）図４９の上面図、（ｂ）図４９の短辺方向から観た側面図、（ｃ）図４９の下面図。
【図５１】第５の実施の形態に係るインダクタンス素子の内部構造を示す模式的鳥瞰図。
【図５２】（ａ）図５１の上面図、（ｂ）図５１の短辺方向から観た側面図、（ｃ）図５１の下面図。
【図５３】図５１の長辺方向から観た側面図。
【図５４】第５の実施の形態に係るインダクタンス素子であって、インダクタンスコイル端部で、上部コアと下部コアとを結合した構成の模式的鳥瞰図。
【図５５】（ａ）図５４のＣ部分の拡大図、（ｂ）図５５（ａ）の１３Ａ−１３Ａ線に沿う模式的断面構造図。
【図５６】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）シリコン基板の模式的平面図、（ｂ）図５６（ａ）の１４Ａ−１４Ａ線に沿う模式的断面図。
【図５７】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）裏面配線エッチングを実施したシリコン基板の模式的平面図、（ｂ）図５７（ａ）の１５Ａ−１５Ａ線に沿う模式的断面図。
【図５８】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）貫通配線エッチングを実施したシリコン基板の模式的平面図、（ｂ）図５８（ａ）の１６Ａ−１６Ａ線に沿う模式的断面図。
【図５９】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）下部コアエッチングを実施したシリコン基板の模式的平面図、（ｂ）図５９（ａ）の１７Ａ−１７Ａ線に沿う模式的断面図。
【図６０】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）貫通穴・下部コイル形成部・下部コア形成部へのシード形成を実施したシリコン基板の模式的平面図、（ｂ）図６０（ａ）の１８Ａ−１８Ａ線に沿う模式的断面図。
【図６１】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）フォトリソグラフィーおよびメッキ形成を実施し、下部コアを形成したシリコン基板の模式的平面図、（ｂ）図６１（ａ）の１９Ａ−１９Ａ線に沿う模式的断面図。
【図６２】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）貫通穴・下部コイル形成部に対するメッキ形成を実施したシリコン基板の模式的平面図、（ｂ）図６２（ａ）の２０Ａ−２０Ａ線に沿う模式的断面図。
【図６３】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）表裏研磨工程を実施したシリコン基板の模式的平面図、（ｂ）図６３（ａ）の２１Ａ−２１Ａ線に沿う模式的断面図。
【図６４】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）表面側絶縁層形成工程を実施したシリコン基板の模式的平面図、（ｂ）図６４（ａ）の２２Ａ−２２Ａ線に沿う模式的断面図。
【図６５】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）表面側絶縁層に対する開口形成工程を実施したシリコン基板の模式的平面図、（ｂ）図６５（ａ）の２３Ａ−２３Ａ線に沿う模式的断面図。
【図６６】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部配線用シード形成工程を実施したシリコン基板の模式的平面図、（ｂ）図６６（ａ）の２４Ａ−２４Ａ線に沿う模式的断面図。
【図６７】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部配線のためのフォトリソグラフィー工程を実施したシリコン基板の模式的平面図、（ｂ）図６７（ａ）の２５Ａ−２５Ａ線に沿う模式的断面図。
【図６８】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部配線のためのメッキ形成工程を実施したシリコン基板の模式的平面図、（ｂ）図６８（ａ）の２６Ａ−２６Ａ線に沿う模式的断面図。
【図６９】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部配線のためのレジスト剥離工程を実施したシリコン基板の模式的平面図、（ｂ）図６９（ａ）の２７Ａ−２７Ａ線に沿う模式的断面図。
【図７０】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部配線のためのシード除去工程を実施したシリコン基板の模式的平面図、（ｂ）図７０（ａ）の２８Ａ−２８Ａ線に沿う模式的断面図。
【図７１】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部コアのための絶縁層形成工程を実施したシリコン基板の模式的平面図、（ｂ）図７１（ａ）の２９Ａ−２９Ａ線に沿う模式的断面図。
【図７２】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部コアのためのシード成工程を実施したシリコン基板の模式的平面図、（ｂ）図７２（ａ）の３０Ａ−３０Ａ線に沿う模式的断面図。
【図７３】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部コアのためのフォトリソグラフィー工程を実施したシリコン基板の模式的平面図、（ｂ）図７３（ａ）の３１Ａ−３１Ａ線に沿う模式的断面図。
【図７４】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部コアのためのメッキ形成工程を実施したシリコン基板の模式的平面図、（ｂ）図７４（ａ）の３２Ａ−３２Ａ線に沿う模式的断面図。
【図７５】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部コアのためのレジスト除去工程を実施したシリコン基板の模式的平面図、（ｂ）図７５（ａ）の３３Ａ−３３Ａ線に沿う模式的断面図。
【図７６】第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、（ａ）上部コアのためのシード除去工程を実施したシリコン基板の模式的平面図、（ｂ）図７６（ａ）の３４Ａ−３４Ａ線に沿う模式的断面図。
【図７７】図７６（ａ）の３５Ａ−３５Ａ線に沿う模式的断面図。
【図７８】（ａ）第５の実施の形態に係るインダクタンス素子において、シリコン基板に形成された上部コイルおよび下部コイルを示す模式的平面図、（ｂ）図７８（ａ）の３６Ａ−３６Ａ線に沿う模式的断面図。
【図７９】図７８（ａ）の３７Ａ−３７Ａ線に沿う模式的断面図。
【図８０】（ａ）第５の実施の形態に係るインダクタンス素子において、シリコン基板に形成された上部コアおよび下部コアを示す模式的平面図、（ｂ）図８０（ａ）の３８Ａ−３８Ａ線に沿う模式的断面図。
【図８１】図８０（ａ）の３９Ａ−３９Ａ線に沿う模式的断面図。
【図８２】第５の実施の形態に係るインダクタンス素子のインダクタンスＬの周波数特性（ＳＯＬ：第５の実施の形態に係るソレノイド構造、ＳＰＩ：第４の実施の形態に係るスパイラル構造）。
【図８３】第５の実施の形態に係るインダクタンス素子の交流抵抗ＡＣＲの周波数特性（ＳＯＬ：第５の実施の形態に係るソレノイド構造、ＳＰＩ：第４の実施の形態に係るスパイラル構造）。
【図８４】プリント回路基板（ＰＣＢ）上にインダクタンス素子・制御用ＩＣ・キャパシタなどを配置した第４の実施の形態に係るモジュールの平面図。
【図８５】シリコン基板に形成した第５の実施の形態に係るインダクタンス素子およびシリコン基板上にＩＣ・キャパシタなどを配置した第５の実施の形態に係るモジュールの平面図。
【図８６】ＰＣＢ上にインダクタンス素子・ＤＣ／ＤＣコンバータＩＣ・キャパシタなどを配置した第４の実施の形態に係るモジュールの平面図。
【図８７】シリコン基板に形成した第５の実施の形態に係るインダクタンス素子と、シリコン基板上に制御用ＩＣ・ＤＣ／ＤＣコンバータＩＣ・キャパシタなどを配置した第５の実施の形態に係るモジュールの側面図（構成例１）。
【図８８】シリコン基板に形成した第５の実施の形態に係るインダクタンス素子と、シリコン基板上に制御用ＩＣ・キャパシタなどを配置した第５の実施の形態に係るモジュールの側面図（構成例２）。
【図８９】シリコン基板に形成した第５の実施の形態に係るインダクタンス素子と、シリコン基板上に制御用ＩＣ・キャパシタを配置した第５の実施の形態に係るモジュールの側面図（構成例３）。
【図９０】第５の実施の形態に係るインダクタンス素子を出力負荷回路に適用し、全体をシリコン基板に搭載したＤＣ／ＤＣコンバータ（ＤＣＤＣ）と出力負荷回路の接続構成例。
【図９１】第６の実施の形態に係る電極内蔵基板の模式的平面パターン構成図であって、（ａ）梁部が平面視において配線層と直交し、かつ互いに平行なストライプパターンを備える例、（ｂ）梁部が平面視において互いに所定の角度θで交差するストライプパターンを備える例。
【図９２】（ａ）図９１の４０Ａ−４０Ａ線に沿う模式的断面構造図、（ｂ）図９１の４１Ａ−４１Ａ線に沿う模式的断面構造図。
【図９３】第６の実施の形態に係る電極内蔵基板であって、シリコンウェハに形成された相対的に長いラインアンドスペースを有する電極内蔵基板の模式的平面パターン構成図。
【図９４】（ａ）図９３の４２Ａ−４２Ａ線に沿う模式的断面構造図、（ｂ）図９３の４３Ａ−４３Ａ線に沿う模式的断面構造図。
【図９５】（ａ）比較例５に係る電極内蔵基板であって、シリコンウェハに形成された相対的に長いラインアンドスペースを有する電極内蔵基板の模式的平面パターン構成図、（ｂ）第６の実施の形態に係る電極内蔵基板であって、シリコンウェハに形成された相対的に長いラインアンドスペースを有する電極内蔵基板の模式的平面パターン構成図。
【図９６】比較例５に係る電極内蔵基板であって、シリコン基板に形成されたスパイラル形状のインダクタンス素子を有する電極内蔵基板の模式的平面パターン構成図。
【図９７】第６の実施の形態に係る電極内蔵基板であって、（ａ）模式的表面パターン構成図、（ｂ）図９７（ａ）の４４Ａ−４４Ａ線に沿う模式的断面構造図、（ｃ）図９７（ａ）の４５Ａ−４５Ａ線に沿う模式的断面構造図、（ｄ）図９７（ａ）に対応する模式的裏面パターン構成図。
【図９８】第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、（ａ）模式的表面パターン構成図、（ｂ）図９８（ａ）の４６Ａ−４６Ａ線に沿う模式的断面構造図、（ｃ）図９８（ａ）に対応する模式的裏面パターン構成図。
【図９９】第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、（ａ）模式的表面パターン構成図、（ｂ）図９９（ａ）の４７Ａ−４７Ａ線に沿う模式的断面構造図、（ｃ）図９９（ａ）に対応する模式的裏面パターン構成図。
【図１００】第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、（ａ）模式的表面パターン構成図、（ｂ）図１００（ａ）の４８Ａ−４８Ａ線に沿う模式的断面構造図、（ｃ）図１００（ａ）に対応する模式的裏面パターン構成図。
【図１０１】第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、（ａ）模式的表面パターン構成図、（ｂ）図１０１（ａ）の４９Ａ−４９Ａ線に沿う模式的断面構造図、（ｃ）図１０１（ａ）に対応する模式的裏面パターン構成図。
【図１０２】第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、（ａ）模式的表面パターン構成図、（ｂ）図１０２（ａ）の５０Ａ−５０Ａ線に沿う模式的断面構造図、（ｃ）図１０２（ａ）の５１Ａ−５１Ａ線に沿う模式的断面構造図、（ｄ）図１０２（ａ）に対応する模式的裏面パターン構成図。
【図１０３】第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、（ａ）模式的表面パターン構成図、（ｂ）図１０３（ａ）の５２Ａ−５２Ａ線に沿う模式的断面構造図、（ｃ）図１０３（ａ）の５３Ａ−５３線に沿う模式的断面構造図、（ｄ）図１０３（ａ）に対応する模式的裏面パターン構成図。
【図１０４】第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、（ａ）模式的表面パターン構成図、（ｂ）図１０４（ａ）の５４Ａ−５４Ａ線に沿う模式的断面構造図、（ｃ）図１０４（ａ）の５５Ａ−５５Ａ線に沿う模式的断面構造図、（ｄ）図１０４（ａ）に対応する模式的裏面パターン構成図。
【図１０５】第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、（ａ）模式的表面パターン構成図、（ｂ）図１０５（ａ）の５６Ａ−５６Ａ線に沿う模式的断面構造図、（ｃ）図１０５（ａ）の５７Ａ−５７Ａ線に沿う模式的断面構造図、（ｄ）図１０５（ａ）に対応する模式的裏面パターン構成図。
【図１０６】第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、（ａ）模式的表面パターン構成図、（ｂ）図１０６（ａ）の５８Ａ−５８Ａ線に沿う模式的断面構造図、（ｃ）図１０６（ａ）の５９Ａ−５９Ａ線に沿う模式的断面構造図、（ｄ）図１０６（ａ）に対応する模式的裏面パターン構成図。
【図１０７】第６の実施の形態に係る電極内蔵基板を適用して形成されたシリコン基板方式のインダクタンス素子の模式的断面構造図。
【図１０８】（ａ）比較例６に係るパーマロイ基板方式のインダクタンス素子の模式的断面構造図（裏面研磨なしの構造例）、（ｂ）比較例６に係るパーマロイ基板方式のインダクタンス素子の模式的断面構造図（裏面研磨有りの構造例）。
【図１０９】（ａ）第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子の模式的鳥瞰構成図、（ｂ）図１０９（ａ）の６０Ａ−６０Ａ線に沿う模式的断面構造図。
【図１１０】（ａ）第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子であって、配線層部分の模式的鳥瞰構成図、（ｂ）図１１０（ａ）の表面構成図、（ｃ）図１１０（ａ）の裏面構成図。
【図１１１】（ａ）図１１０（ａ）の中央部分の６１Ａ−６１Ａ線に沿う断面鳥瞰構成図、（ｂ）図１１１（ａ）の矢印Ｂ１方向から見た断面構成図、（ｃ）図１１１（ｂ）のＣ１部分の拡大図。
【図１１２】（ａ）図１１０（ａ）の６２Ａ−６２Ａ線に沿う断面鳥瞰構成図、（ｂ）図１１２（ａ）の矢印Ｂ２方向から見た断面構成図、（ｃ）図１１２（ｂ）のＣ２部分の拡大図。
【図１１３】（ａ）図１１０（ａ）のシリコン基板のみの表面側模式的鳥瞰構成図、（ｂ）図１１３（ａ）の裏面側模式的鳥瞰構成図。
【図１１４】第６の実施の形態に係る電極内蔵基板に適用可能な梁部構造の模式的平面図であって、（ａ）十字型構成例、（ｂ）格子型構成例、（ｃ）対角方向クロス型構成例、（ｄ）円形・十字複合型構成例。
【図１１５】第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子のインダクタンスＬの周波数特性のシミュレーション結果。
【図１１６】第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子の交流抵抗ＡＣＲの周波数特性のシミュレーション結果。
【図１１７】比較例７に係るＤＣ／ＤＣコンバータモジュールの実装構成例。
【図１１８】第６の実施の形態に係るＤＣ／ＤＣコンバータモジュールの構成例１の集積回路ブロック構成図。
【図１１９】図１１８に対応した第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子上にＩＣ、コンデンサを搭載するＤＣ／ＤＣコンバータの構成例１の模式的平面パターン構成の積層化合成図。
【図１２０】図１１９の６３Ａ−６３Ａ線に沿う模式的断面構造図。
【図１２１】第６の実施の形態に係るＤＣ／ＤＣコンバータモジュールの構成例１の模式的鳥瞰構成図。
【図１２２】図１１９〜図１２１の下面配線層の模式的平面図。
【図１２３】図１１９〜図１２１のインダクタ層の模式的平面図。
【図１２４】図１１９〜図１２１の上面配線層の模式的平面図。
【図１２５】図１１９〜図１２１のＩＣ・コンデンサ層の模式的平面図。
【図１２６】第６の実施の形態に係るＤＣ／ＤＣコンバータモジュールの構成例２の模式的断面構造図。
【図１２７】第６の実施の形態に係る電極内蔵基板を適用して形成されたシールド基板の模式的鳥瞰構成図。
【図１２８】第６の実施の形態に係る電極内蔵基板を適用して形成されたシールド基板であって、（ａ）図１２７の上面図、（ｂ）図１２８（ａ）の６４Ａ−６４Ａ線に沿う模式的断面構造図、（ｃ）図１２８（ａ）の６５Ａ−６５Ａ線に沿う模式的断面構造図。
【図１２９】(ａ)第６の実施の形態に係る電極内蔵基板を適用して形成されたインターポーザを備えるパッケージ基板の模式的鳥瞰図、（ｂ）図１２９（ａ）の６６Ａ−６６Ａ線に沿う模式的断面構造図、（ｃ）図１２９（ｂ）のＥ部分の拡大図。
【発明を実施するための形態】
【００３５】
次に、図面を参照して、本実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００３６】
又、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００３７】
[比較例１〜３]
比較例１に係る磁性構造体２Ｂは、図１・図４に示すように、単一の磁性層１０を有する単層構造を有する。比較例２に係る磁性構造体２Ｂは、図２・図５に示すように、磁性層１０1・１０2の層間に絶縁層１２を有する多層構造を備える。比較例３に係る磁性構造体２Ｂは、図３・図６に示すように、磁性層１０1・１０2の層間に絶縁層１２を有する多層構造に加え、スリットＳＬにより磁性層１０1・絶縁層１２・１０2を分断した多層スリット構造を備える。
【００３８】
比較例１〜３に係る磁性構造体２Ｂにおいて、磁束Φの向きが磁性層の層内方向と垂直か平行かで異なる特徴を示す。
【００３９】
比較例１に係る磁性構造体２Ｂにおいて、磁束Φの向きが磁性層１０の層内方向と面直方向の場合には、図１に示すように、渦電流Ｉeの渦電流半径は磁性層１０のサイズで決まり、渦電流損Ｐeは相対的に大きくなる。一方、磁気抵抗Ｒmは磁性層１０が単一であるため、相対的に小さくなる。
【００４０】
比較例２に係る磁性構造体２Ｂにおいて、磁束Φの向きが磁性層１０1・１０2の層内方向と面直方向の場合には、図２に示すように、渦電流Ｉe1・Ｉe2の渦電流半径は磁性層１０1・１０2のサイズで決まり、渦電流損Ｐeは相対的に大きくなる。一方、磁気抵抗Ｒmは磁性層１０1・１０2間の絶縁層１２で発生し、比較例１に比べ相対的に大きい。
【００４１】
比較例３に係る磁性構造体２Ｂにおいて、磁束Φの向きが磁性層１０1・１０2の層内方向と面直方向の場合には、図３に示すように、渦電流ｉe1・ｉe2の渦電流半径は磁性層１０1・１０2を分断するスリットＳＬの間隔で制御可能であるため、渦電流損Ｐeは相対的に小さくなる。一方、磁気抵抗Ｒmは磁性層１０1・１０2間の絶縁層１２で発生し、かつスリットＳＬ部分で磁性層１０1・１０2の断面積が減少するため、比較例２に比べ相対的に大きい。
【００４２】
比較例１に係る磁性構造体２Ｂにおいて、磁束Φの向きが磁性層１０の層内方向と平行方向の場合には、図４に示すように、渦電流Ｉeの渦電流半径は磁性層１０の厚さで決まり、渦電流損Ｐeは相対的に大きくなる。一方、磁気抵抗Ｒmは磁性層１０が単一層であるため、相対的に小さくなる。
【００４３】
比較例２に係る磁性構造体２Ｂにおいて、磁束Φの向きが磁性層１０1・１０2の層内方向と平行方向の場合には、図５に示すように、渦電流Ｉe1・Ｉe2の渦電流半径は磁性層１０1・１０2の厚さ・絶縁層１２の間隔で決まり、渦電流損Ｐeは相対的に小さくなる。一方、磁気抵抗Ｒmは磁性層１０1・１０2がそれぞれ単一層であるため、相対的に小さくなる。
【００４４】
比較例３に係る磁性構造体２Ｂにおいて、磁束Φの向きが磁性層１０1・１０2の層内方向と平行方向の場合には、図６に示すように、渦電流ｉe1・ｉe2の渦電流半径は磁性層１０1・１０2の厚さ・絶縁層１２の間隔で決まり、渦電流損Ｐeは相対的に小さくなる。一方、磁気抵抗ＲmはスリットＳＬ部分で発生するため、相対的に大きい。
【００４５】
以上説明したように、比較例に係る磁性構造体２Ｂにおいては、磁性層の層内方向と面直方向・平行方向の２つの方向の磁束Φに対して、相対的に小さな磁気抵抗Ｒmと相対的に小さな渦電流損Ｐeを両立可能な磁気回路を形成することが難しい。
【００４６】
[第１の実施の形態]
（磁性構造体）
第１の実施の形態に係る磁性構造体２の模式的平面パターン構成は、図７（ａ）に示すように表され、図７（ａ）の１Ａ−１Ａ線に沿う模式的断面構造は、図７（ｂ）に示すように表される。
【００４７】
第１の実施の形態に係る磁性構造体２は、図７（ａ）および図７（ｂ）に示すように、第１磁性層１０1と、第１磁性層１０1を複数に分割する第１スリットＳＬ１と、第１スリットＳＬ１および第１磁性層１０1上に配置された第１絶縁層１２と、第１絶縁層１２上に配置された第２磁性層１０2と、第２磁性層１０2を複数に分割する第２スリットＳＬ２と
を備える。
【００４８】
また、第１スリットＳＬ１と第２スリットＳＬ２は、図７（ａ）に示すように、平面視において、互いに平行なストライプパターンを備える。
【００４９】
また、第１スリットＳＬ１と第２スリットＳＬ２は、図７（ａ）に示すように、平面視において、互いに平行でかつ重複しないストライプパターンを備える。
【００５０】
第１の実施の形態に係る磁性構造体２は、図７（ａ）および図７（ｂ）に示すように、磁性層１０1・１０2間に絶縁層１２が形成され、かつ磁性層１０1はスリットＳＬ１を介して互いに分割され、磁性層１０2はスリットＳＬ２を介して互いに分割されている。
【００５１】
ここで、磁性層１０1・１０2は、強磁性体で形成されていても良い。
【００５２】
また、絶縁層１２は、強磁性体、常磁性体若しくは反磁性体で形成されていても良い。特に、絶縁層１２が強磁性体で形成されると、磁気抵抗が小さくなり好都合である。絶縁層１２の代わりに半絶縁性の半導体若しくは高抵抗の半導体層で形成されていても良い。
【００５３】
また、スリットＳＬ１・ＳＬ２は、強磁性体、常磁性体若しくは反磁性体で充填されて形成されていても良い。強磁性体で形成した方が磁気抵抗を低下させることができる。
【００５４】
また、スリットＳＬ１・ＳＬ２は、半導体若しくは絶縁体で充填されて形成されていても良い。
【００５５】
第１の実施の形態に係る磁性構造体２において、磁性層内方向と水平に磁束Φを印加した場合に発生する渦電流Ｉeは、模式的に図８（ａ）に示すように表され、磁性層内方向と垂直に磁束Φを印加した場合に発生する渦電流Ｉeは、模式的に図８（ｂ）に示すように表される。
【００５６】
第１の実施の形態に係る磁性構造体２においては、磁性層内方向と水平に磁束Φを印加した場合、図８（ａ）に示すように、重なり合った磁性層１０1・１０2に沿って磁気回路が形成されている。図６に示す比較例３と比較してスリットＳＬによるギャップがないため、磁気抵抗が小さくなる。また、渦電流Ｉeの半径は、磁性層１０1・１０2の厚さおよびスリットＳＬ１・ＳＬ２のスリット間隔ＳＬＰ１・ＳＬＰ２で制御可能である。ここで、図８（ａ）に示すように、スリットＳＬ１のスリット間隔ＳＬＰ１は、隣接するスリットＳＬ１間のセンターピッチに対応し、スリットＳＬ２のスリット間隔ＳＬＰ２は、隣接するスリットＳＬ２間のセンターピッチに対応する。また、スリットＳＬ１・ＳＬ２のスリット幅は、ΔＳＬ１・ΔＳＬ２で表される。
【００５７】
第１の実施の形態に係る磁性構造体２においては、図８（ｂ）に示すように、磁性層内方向と垂直に磁束Φを印加した場合、スリットＳＬ１・ＳＬ２のスリット間隔ＳＬＰ１・ＳＬＰ２および磁性層１０1・１０2の厚さで渦電流Ｉeの半径を制御可能である。また、図３に示す比較例３の多層スリット構造と比較して、スリットを通過する磁束がないため、磁気抵抗が小さくなる。
【００５８】
スリット間隔ＳＬＰ１・ＳＬＰ２や磁性層の厚さにより、磁束によって発生した渦電流の半径を制御することができる。渦電流半径を低減することで、渦電流損（交流抵抗の主成分）を抑制可能である。
【００５９】
第１の実施の形態に係る磁性構造体２においては、第１スリットＳＬ１および第２スリットＳＬ２の形成位置を隣り合うスリット間で重ならないように配置している。
【００６０】
第１の実施の形態に係る磁性構造体２においては、図８（ａ）に示すように、面内方向の磁束量をスリットＳＬ１・ＳＬ２のスリット間隔ＳＬＰ１・ＳＬＰ２および磁性層１０1・１０2の厚さにより制御可能である。
【００６１】
また、第１の実施の形態に係る磁性構造体２においては、図８（ｂ）に示すように、面直方向の磁束量を磁性層１０1・１０2の厚さおよびスリットＳＬ１・ＳＬ２のスリット間隔ＳＬＰ１・ＳＬＰ２により制御可能である。
【００６２】
第１の実施の形態に係る磁性構造体２においては、図８（ａ）および図８（ｂ）に示すように、スリットＳＬ１・ＳＬ２のスリット幅ΔＳＬ１・ΔＳＬ２は、第１絶縁層１２の厚さよりも大きく設定されている。
【００６３】
（変形例）
第１の実施の形態の変形例に係る磁性構造体２の模式的平面パターン構成は、図９（ａ）に示すように表され、図９（ａ）の２Ａ−２Ａ線に沿う模式的断面構造は、図９（ｂ）に示すように表され、図９（ａ）の３Ａ−３Ａ線に沿う模式的断面構造は、図９（ｃ）に示すように表される。
【００６４】
第１の実施の形態の変形例に係る磁性構造体２は、図９（ａ）〜図９（ｃ）に示すように、第１磁性層１０1と、第１磁性層１０1を複数に分割する第１スリットＳＬ１と、第１スリットＳＬ１および第１磁性層１０1上に配置された第１絶縁層１２と、第１絶縁層１２上に配置された第２磁性層１０2と、第２磁性層１０2を複数に分割する第２スリットＳＬ２とを備える。
【００６５】
また、第１スリットＳＬ１と第２スリットＳＬ２は、図９（ａ）に示すように、平面視において、平行なストライプパターンを備える。
【００６６】
また、第１スリットＳＬ１と第２スリットＳＬ２は、図９（ａ）に示すように、平面視において、所定の角度θで交差する。ここで、角度θは、０度以上９０度以下である。
【００６７】
また、所定の角度θ＝０度の場合には、第１スリットＳＬ１と第２スリットＳＬ２は、平面視において、互いに平行でかつ重複しないストライプパターンを備える。
【００６８】
第１の実施の形態の変形例に係る磁性構造体２は、図９（ａ）および図９（ｂ）に示すように、磁性層１０1・１０2間に絶縁層１２が形成され、かつ磁性層１０1はスリットＳＬ１を介して互いに分割され、磁性層１０2はスリットＳＬ２を介して互いに分割されている。
【００６９】
また、第１の実施の形態の変形例に係る磁性構造体２は、図９（ｃ）に示すように、第１スリットＳＬ１と第２スリットＳＬ２が重なる部分においては、本実施の形態の機能は発現しないが、他の部分においては重複しないため、実施の形態の機能は発現する。その他の構成は、第１の実施の形態と同様である。
【００７０】
なお、第１の実施の形態に係る磁性構造体２においては、上記のストライプパターンに限定されず、第１磁性層１０1、第２磁性層１０2は、平面視において、互いに平行な矩形パターン、互いに平行な三角形パターン、互いに平行な六角形パターン、互いに平行な八角形パターン、互いに平行な多角形パターン、互いに平行な円形パターン、若しくは互いに平行な楕円形パターンのいずれかを備えていても良い。また、第１スリットＳＬ１と第２スリットＳＬ２は、平面視において、互いに一致しては重複しない構成を備えていても良い。
【００７１】
（磁性構造体の第１の製造方法）
第１の実施の形態に係る磁性構造体２の第１の製造方法は、図１０（ａ）〜図１０（ｄ）および図１１（ａ）〜図１１（ｂ）に示すように表される。
【００７２】
第１の実施の形態に係る磁性構造体２の第１の製造方法は、図１０（ａ）〜図１０（ｄ）および図１１（ａ）〜図１１（ｂ）に示すように、基板８上に第１磁性層１０1を形成する工程と、第１磁性層１０1上に絶縁層１２を形成する工程と、絶縁層１２および第１磁性層１０1に第１スリットＳＬ１を形成する工程と、第１スリットＳＬ１を埋め込み層１４により埋め込む工程と、絶縁層１２および埋め込み層１４上に第２磁性層１０2を形成する工程と、第２磁性層１０2に第２スリットＳＬ２を形成する工程とを有する。
（ａ）まず、図１０（ａ）に示すように、例えば、シリコン基板８を準備し、シリコン基板８上に、例えば強磁性体からなる磁性層１０1を形成する。ここで、シリコン基板８の厚さは、例えば約５２５μｍである。磁性層１０1としては、例えば、Ｃｏ−Ｔａ−Ｚｒ層などを適用可能である。磁性層１０1の膜厚は、例えば、約２μｍである。磁性層１０1の形成においては、スパッタリング技術、化学的気相堆積（ＣＶＤ：Chemical Vapor Deposition）技術などを用いることができる。ここで、シリコン基板８の代わりにＳｉＯ2からなる絶縁基板を適用しても良い。
（ｂ）次に、図１０（ｂ）に示すように、磁性層１０1上に絶縁層１２を形成する。絶縁層１２としては、例えば、シリコン酸化膜などを適用可能である。絶縁層１２の形成においては、例えば、プラズマＣＶＤ技術を用いることができる。絶縁層１２は、強磁性体、常磁性体若しくは反磁性体で形成されていても良い。特に、絶縁層１２が強磁性体で形成されると、磁気抵抗が小さくなり好都合である。絶縁層１２の代わりに半絶縁性の半導体若しくは高抵抗の半導体層で形成されていても良い。
（ｃ）次に、図１０（ｃ）に示すように、パターニング工程により、絶縁層１２および磁性層１０1をエッチングして、スリットＳＬ１を形成する。ここで、スリットＳＬ１の幅は、例えば約１０μｍである。
（ｄ）次に、図１０（ｄ）に示すように、スリットＳＬ１を埋め込み層１４により充填する。埋め込み層１４には、絶縁層若しくは磁性体などを適用可能である。絶縁層としては、例えば、シリコン酸化膜、ポリイミド樹脂などを適用可能である。磁性体としては、常磁性体若しくは反磁性体で形成されていても良い。具体的にはフェライトメッキやフェライトペーストなどを用いることができる。また、埋め込み層１４は、半導体で形成されていても良い。さらに、埋め込み層１４には、強磁性体も適用可能である。強磁性体で形成した方が磁気抵抗を低下させることができる。
（ｅ）次に、図１１（ａ）に示すように、絶縁層１２および埋め込み層１４上に、例えば強磁性体からなる磁性層１０2を形成する。ここで、磁性層１０2としては、例えば、Ｃｏ−Ｔａ−Ｚｒ層などを適用可能である。磁性層１０2の膜厚は、例えば、約２μｍである。磁性層１０2の形成においては、スパッタリング技術、ＣＶＤ技術などを用いることができる。
(ｆ) 次に、図１１（ｂ）に示すように、パターニング工程により、磁性層１０2をエッチングして、スリットＳＬ２を形成する。ここで、スリットＳＬ２のスリット幅は、例えば約１０μｍである。なお、スリットＳＬ２はスリットＳＬ１と同様に、埋め込み層１４により充填されても良い。
【００７３】
（磁性構造体の第２の製造方法）
第１の実施の形態に係る磁性構造体の第２の製造方法は、図１２（ａ）〜図１２（ｄ）に示すように表される。
【００７４】
第１の実施の形態に係る磁性構造体の第２の製造方法は、図１２（ａ）〜図１２（ｄ）に示すように、基板上に第１磁性層を形成する工程と、第１磁性層に第１スリットを形成する工程と、第１磁性層および第１スリット上に絶縁層を形成する工程と、絶縁層上に第２磁性層を形成する工程と、第２磁性層に第２スリットを形成する工程とを有する。
（ａ）まず、図１２（ａ）に示すように、例えば、シリコン基板８を準備し、シリコン基板８上に、例えば強磁性体からなる磁性層１０1を形成する。ここで、磁性層１０1としては、例えば、Ｃｏ−Ｔａ−Ｚｒ層などを適用可能である。磁性層１０1の形成においては、スパッタリング技術、ＣＶＤ技術などを用いることができる。ここで、シリコン基板８の代わりにＳｉＯ2からなる絶縁基板を適用しても良い。
（ｂ）次に、パターニング工程により、磁性層１０1をエッチングして、スリットＳＬ１を形成する。
（ｃ）次に、図１２（ｂ）に示すように、磁性層１０1およびスリットＳＬ１上に絶縁層１２を形成する。絶縁層１２としては、例えば、シリコン酸化膜などを適用可能である。絶縁層１２の形成においては、例えば、プラズマＣＶＤ技術を用いることができる。絶縁層１２は、強磁性体、常磁性体若しくは反磁性体で形成されていても良い。特に、絶縁層１２が強磁性体で形成されると、磁気抵抗が小さくなり好都合である。絶縁層１２の代わりに半絶縁性の半導体若しくは高抵抗の半導体層で形成されていても良い。
（ｄ）次に、図１２（ｃ）に示すように、絶縁層１２上に、例えば強磁性体からなる磁性層１０2を形成する。ここで、磁性層１０2としては、例えば、Ｃｏ−Ｔａ−Ｚｒ層などを適用可能である。磁性層１０2の形成においては、スパッタリング技術、ＣＶＤ技術などを用いることができる。
(ｅ) 次に、図１２（ｄ）に示すように、パターニング工程により、磁性層１０2をエッチングして、スリットＳＬ２を形成する。なお、スリットＳＬ２は、埋め込み層により充填されても良い。埋め込み層は、常磁性体若しくは反磁性体で形成されていても良い。また、半導体若しくは絶縁体で形成されていても良い。さらに、埋め込み層には、強磁性体も適用可能である。強磁性体で形成した方が磁気抵抗を低下させることができる。
【００７５】
第１の実施の形態によれば、磁気抵抗および渦電流損を低減化可能な磁性構造体を提供することができる。
【００７６】
[第２の実施の形態]
（磁性構造体）
第２の実施の形態に係る磁性構造体２の模式的平面パターン構成は、図１３（ａ）に示すように表され、図１３（ａ）の４Ａ−４Ａ線に沿う模式的断面構造は、図１３（ｂ）に示すように表される。
【００７７】
第２の実施の形態に係る磁性構造体２は、図１３（ａ）および図１３（ｂ）に示すように、第１磁性層１０1と、第１磁性層１０1を複数に分割する第１スリットＳＬ１と、第１スリットＳＬ１および第１磁性層１０1上に配置された第１絶縁層１２1と、第１絶縁層１２1上に配置された第２磁性層１０2と、第２磁性層１０2を複数に分割する第２スリットＳＬ２と、第２スリットＳＬ２および第２磁性層１０2上に配置された第２絶縁層１２2と、第２絶縁層１２2上に配置された第３磁性層１０3と、第３磁性層を複数に分割する第３スリットＳＬ３とを備える。
【００７８】
第２の実施の形態においては、第１の実施の形態に比べて、磁性構造体２における磁性層を３層構造として、多層化している。磁性構造体２を多層化することで、磁性構造体２の断面積が実質的に増加できるため、磁気抵抗Ｒmを低減可能である。また、多層化することで磁性構造体２の体積が実質的に増加できるため、蓄積可能な磁気エネルギーが増加する。
【００７９】
第１スリットＳＬ１と第２スリットＳＬ２は、図１３（ａ）および図１３（ｂ）に示すように、平面視において、互いに平行な格子状パターンを備え、第２スリットＳＬ２と第３スリットＳＬ３は、平面視において、互いに平行な格子状パターンを備えていても良い。
【００８０】
また、第１スリットＳＬ１と第３スリットＳＬ３は、図１３（ａ）および図１３（ｂ）に示すように、平面視において、互いに重なる格子状パターンを備え、第２スリットＳＬ２と第３スリットＳＬ３は、平面視において、互いに平行な格子状パターンを備えていても良い。
【００８１】
第２の実施の形態に係る磁性構造体２は、図１３（ａ）および図１３（ｂ）に示すように、磁性層１０1・１０2間に絶縁層１２1が形成され、磁性層１０2・１０3間に絶縁層１２2が形成されかつ磁性層１０1はスリットＳＬ１を介して互いに分割され、磁性層１０2はスリットＳＬ２を介して互いに分割され、磁性層１０3はスリットＳＬ３を介して互いに分割されている。
【００８２】
ここで、磁性層１０1・１０2・１０3は、強磁性体で形成されていても良い。
【００８３】
また、絶縁層１２1・１２2は、強磁性体、常磁性体若しくは反磁性体で形成されていても良い。特に、絶縁層１２1・１２2が強磁性体で形成されると、磁気抵抗が小さくなり好都合である。絶縁層１２1・１２2２の代わりに半絶縁性の半導体若しくは高抵抗の半導体層で形成されていても良い。
【００８４】
また、スリットＳＬ１・ＳＬ２・ＳＬ３は、強磁性体、常磁性体若しくは反磁性体で充填されて形成されていても良い。強磁性体で形成した方が磁気抵抗を低下させることができる。
【００８５】
また、スリットＳＬ１・ＳＬ２・ＳＬ３は、半導体若しくは絶縁体で充填されて形成されていても良い。
【００８６】
第２の実施の形態に係る磁性構造体２においては、磁性層内方向と水平に磁束Φを印加した場合、図８（ａ）の２層構造と同様に、３層構造においても、重なり合った磁性層１０1・１０2・１０3に沿って磁気回路が形成される。スリットＳＬによるギャップがないため、磁気抵抗が小さくなる。また、渦電流Ｉeの半径は、磁性層１０1・１０2・１０3の厚さおよびスリットＳＬ１・ＳＬ２・ＳＬ３のスリット間隔ＳＬＰ１・ＳＬＰ２・ＳＬＰ３で制御可能である。ここで、スリット間隔ＳＬＰ１・ＳＬＰ２は図８（ａ）に示す通りである。また、スリット間隔ＳＬＰ３は同様であるため、図示は省略する。
【００８７】
第２の実施の形態に係る磁性構造体２においては、磁性層内方向と垂直に磁束Φを印加した場合、図８（ｂ）の２層構造と同様に、３層構造においても、スリットＳＬ１・ＳＬ２・ＳＬ３のスリット間隔ＳＬＰ１・ＳＬＰ２・ＳＬＰ３および磁性層１０1・１０2・１０3の厚さで渦電流Ｉeの半径を制御可能である。また、多層スリット構造と比較して、スリットを通過する磁束がないため、磁気抵抗が小さくなる。
【００８８】
第２の実施の形態に係る磁性構造体２において、面内方向の磁束量は、スリットＳＬ１・ＳＬ２・ＳＬ３のスリット間隔ＳＬＰ１・ＳＬＰ２・ＳＬＰ３および磁性層１０1・１０2・１０3の厚さにより制御可能である。
【００８９】
また、第２の実施の形態に係る磁性構造体２において、面直方向の磁束量も、磁性層１０1・１０2・１０3の厚さおよびスリットＳＬ１・ＳＬ２・ＳＬ３のスリット間隔ＳＬＰ１・ＳＬＰ２・ＳＬＰ３により制御可能である。
【００９０】
また、第２の実施の形態に係る磁性構造体２において、第１スリットＳＬ１および第２スリットＳＬ２のスリット幅ΔＳＬ１・ΔＳＬ２は、第１絶縁層１２1の厚さよりも大きく、かつ第２スリットＳＬ２および第３スリットＳＬ３のスリット幅ΔＳＬ２・ΔＳＬ３は、第２絶縁層１２2の厚さよりも大きく設定されている。ここで、スリット幅ΔＳＬ１・ΔＳＬ２は図８（ａ）に示す通りである。また、スリット幅ΔＳＬ３は同様であるため、図示は省略する。
【００９１】
また、第２の実施の形態に係る磁性構造体２において、第１スリットＳＬ１と第２スリットＳＬ２は、平面視において、平行かつ互いに所定の角度θで交差するストライプパターンを備え、第２スリットＳＬ２と第３スリットＳＬ３は、平面視において、平行かつ互いに所定の角度θで交差するストライプパターンを備えていても良い。ここで、角度θは、０度以上９０度以下である。また、所定の角度θ＝０度の場合には、各々のスリットの関係は、平面視において、互いに平行でかつ重複しないストライプパターンを備える。
【００９２】
また、第２の実施の形態に係る磁性構造体２において、第１スリットＳＬ１と第３スリットＳＬ３は、平面視において、互いに重なるストライプパターンを備え、第２スリットＳＬ２と第３スリットＳＬ３は、平面視において、平行かつ互いに所定の角度θで交差するストライプパターンを備えていても良い。ここで、角度θは、０度以上９０度以下である。また、所定の角度θ＝０度の場合には、第２スリットＳＬ２と第３スリットＳＬ３は、平面視において、互いに平行でかつ重複しないストライプパターンを備える。
【００９３】
なお、第２の実施の形態に係る磁性構造体２において、上記の格子状パターンに限定されず、第１磁性層１０1、第２磁性層１０2および第３磁性層１０3は、平面視において、互いに平行な矩形パターン、互いに平行な三角形パターン、互いに平行な六角形パターン、互いに平行な八角形パターン、互いに平行な多角形パターン、互いに平行な円形パターン、若しくは互いに平行な楕円形パターンのいずれかを備えていても良い。また、第１スリットＳＬ１と第２スリットＳＬ２および第２スリットＳＬ２と第３スリットＳＬ２は、平面視において、互いに一致しては重複しない構成を備えていても良い。
【００９４】
第２の実施の形態によれば、磁気抵抗および渦電流損を低減化可能な磁性構造体を提供することができる。
【００９５】
[第３の実施の形態]
（磁性構造体）
第３の実施の形態に係る磁性構造体２の模式的断面構造は、図１４に示すように表される。
【００９６】
第３の実施の形態に係る磁性構造体２は、図１４に示すように、第１磁性層１０1と、第１磁性層１０1を複数に分割する第１スリットＳＬ１と、第１スリットＳＬ１および第１磁性層１０1上に配置された第１絶縁層１２1と、第１絶縁層１２1上に配置された第２磁性層１０2と、第２磁性層１０2を複数に分割する第２スリットＳＬ２と、第２スリットＳＬ２および第２磁性層１０2上に配置された第２絶縁層１２2と、第２絶縁層１２2上に配置された第３磁性層１０3と、第３磁性層１０3を複数に分割する第３スリットＳＬ３と、第３スリットＳＬ３および第３磁性層１０3上に配置された第３絶縁層１２3と、…、第ｎ−１絶縁層１２n-1上に配置された第ｎ磁性層１０nと、第ｎ磁性層１０nを複数に分割する第ｎスリットＳＬｎと、第ｎスリットＳＬｎおよび第ｎ磁性層１０n上に配置された第ｎ＋１絶縁層１２n+1と、第ｎ＋１絶縁層１２n+1上に配置された第ｎ＋１磁性層１０n+1と、第ｎ＋１磁性層１０n+1を複数に分割する第ｎ＋１スリットＳＬｎ+1とを備える。
【００９７】
すなわち、第３の実施の形態に係る磁性構造体２は、第１磁性層１０1と、第１磁性層１０1を複数に分割する第１スリットＳＬ１と、第１スリットＳＬ１および第１磁性層１０1上に配置された第１絶縁層１２1と、第１絶縁層１２1上に配置された第２磁性層１０2と、第２磁性層１０2を複数に分割する第２スリットＳＬ２と、第２スリットＳＬ２および第２磁性層１０2上に配置された第２絶縁層１２2とを備える積層構造を複数積層した構成を備える。
【００９８】
第３の実施の形態においては、磁性構造体２における磁性層を多層化している。磁性構造体２を多層化することで、磁性構造体２の断面積が実質的に増加できるため、磁気抵抗Ｒmを低減可能である。また、多層化することで磁性構造体２の体積が実質的に増加できるため、蓄積可能な磁気エネルギーが増加する。
【００９９】
ここで、磁性層１０1・１０2・１０3・…・１０n+1は、強磁性体で形成されていても良い。
【０１００】
また、絶縁層１２1・１２2・…・１２nは、強磁性体、常磁性体若しくは反磁性体で形成されていても良い。特に、絶縁層１２1・１２2・…・１２nが強磁性体で形成されると、磁気抵抗が小さくなり好都合である。絶縁層１２1・１２2・…・１２nの代わりに半絶縁性の半導体若しくは高抵抗の半導体層で形成されていても良い。
【０１０１】
また、スリットＳＬ１・ＳＬ２・ＳＬ３・…・ＳＬｎ＋１は、強磁性体、常磁性体若しくは反磁性体で充填されて形成されていても良い。強磁性体で形成した方が磁気抵抗を低下させることができる。
【０１０２】
また、スリットＳＬ１・ＳＬ２・ＳＬ３・…・ＳＬｎ＋１は、半導体若しくは絶縁体で充填されて形成されていても良い。
【０１０３】
第３の実施の形態に係る磁性構造体２においては、磁性層内方向と水平に磁束Φを印加した場合、多層構造においても、重なり合った磁性層１０1・１０2・１０3・…・１０n+1に沿って磁気回路が形成される。スリットＳＬによるギャップがないため、磁気抵抗が小さくなる。また、渦電流Ｉeの半径は、磁性層１０1・１０2・１０3・…・１０n+1の厚さおよびスリットＳＬ１・ＳＬ２・ＳＬ３・…・ＳＬｎ＋１のスリット間隔ＳＬＰ１・ＳＬＰ２・ＳＬＰ３・…・ＳＬＰｎ＋１で制御可能である。
【０１０４】
第３の実施の形態に係る磁性構造体２においては、磁性層内方向と垂直に磁束Φを印加した場合、多層構造においても、スリットＳＬ１・ＳＬ２・ＳＬ３・…・ＳＬｎ＋１のスリット間隔ＳＬＰ１・ＳＬＰ２・ＳＬＰ３・…・ＳＬＰｎ＋１および磁性層１０1・１０2・１０3・…・１０n+1の厚さで渦電流Ｉeの半径を制御可能である。また、多層スリット構造と比較して、スリットを通過する磁束がないため、磁気抵抗が小さくなる。
【０１０５】
第３の実施の形態に係る磁性構造体２において、面内方向の磁束量は、スリットＳＬ１・ＳＬ２・ＳＬ３・…・ＳＬｎ＋１のスリット間隔ＳＬＰ１・ＳＬＰ２・ＳＬＰ３・…・ＳＬＰｎ＋１および磁性層１０1・１０2・１０3・…・１０n+1の厚さにより制御可能である。
【０１０６】
また、第３の実施の形態に係る磁性構造体２において、面直方向の磁束量は、絶縁層１２1・１２2・…・１２nの厚さおよびスリットＳＬ１・ＳＬ２・ＳＬ３・…・ＳＬｎ＋１のスリット間隔ＳＬＰ１・ＳＬＰ２・ＳＬＰ３・…・ＳＬＰｎ＋１により制御可能である。
【０１０７】
第３の実施の形態によれば、磁気抵抗および渦電流損を低減化可能な磁性構造体を提供することができる。
【０１０８】
[比較例４]
（インダクタンス素子）
比較例４に係るインダクタンス素子４Ｂの模式的平面パターン構成は、図１５（ａ）に示すように表され、図１５（ａ）の５Ａ−５Ａ線に沿う模式的断面構造は、図１５（ｂ）に示すように表される。
【０１０９】
比較例４に係るインダクタンス素子４Ｂは、図１５（ａ）および図１５（ｂ）に示すように、インダクタンスコイル１６と、インダクタンスコイル１６の表面に配置された磁性層１０Ｕと、インダクタンスコイル１６の裏面に配置された磁性層１０Ｄとを備える。
【０１１０】
ここで、磁性層１０Ｄ・１０Ｕは、図１・図４の比較例１と同様に単層構造を有する。
【０１１１】
また、インダクタンスコイル１６は、磁性金属基板２０内に形成された金属配線層２２によって形成される。
【０１１２】
インダクタンスコイル１６の表面には、絶縁層２４を介して磁性層１０Ｕが配置され、インダクタンスコイル１６の裏面にも絶縁層２４を介して磁性層１０Ｄが配置されている。このため、図１５（ａ）に示す模式的平面パターン構成ではインダクタンスコイル１６は破線で示されるべきであるが、磁性層１０Ｄ上におけるインダクタンスコイル１６配置を見やすくするために実線で図示している。
【０１１３】
比較例１に係る磁性構造体と同様に、磁束Φの向きが磁性層１０Ｄ・１０Ｕの層内方向と面直方向の場合には、渦電流Ｉeの渦電流半径は磁性層１０Ｄ・１０Ｕのサイズで決まり、渦電流損Ｐeは相対的に大きくなる。一方、磁気抵抗Ｒmは磁性層１０Ｄ・１０Ｕが単一であるため、相対的に小さくなる。
【０１１４】
比較例１に係る磁性構造体と同様に、磁束Φの向きが磁性層１０Ｄ・１０Ｕの層内方向と平行方向の場合には、渦電流Ｉeの渦電流半径は磁性層１０Ｄ・１０Ｕの厚さで決まり、渦電流損Ｐeは相対的に大きくなる。一方、磁気抵抗Ｒmは磁性層１０が単一層であるため、相対的に小さくなる。
【０１１５】
比較例４においては、磁性層の層内方向と面直方向・平行方向の２つの方向の磁束Φに対して、相対的に小さな磁気抵抗Ｒmと相対的に小さな渦電流損Ｐeを両立可能な磁気回路を形成することが難しい。
【０１１６】
したがって、比較例４に係るインダクタンス素子４Ｂは、磁性層１０Ｄ・１０Ｕ内における渦電流損が相対的に大きいため、交流抵抗ＲACも大きくなる。
【０１１７】
[第４の実施の形態]
（インダクタンス素子）
第４の実施の形態に係るインダクタンス素子４の模式的平面パターン構成は、図１６（ａ）に示すように表され、図１６（ａ）の６Ａ−６Ａ線に沿う模式的断面構造は、図１６（ｂ）に示すように表される。
【０１１８】
第４の実施の形態に係るインダクタンス素子４は、図１６（ａ）および図１６（ｂ）に示すように、インダクタンスコイル１６と、インダクタンスコイル１６の表面に配置された磁性構造体２Ｕと、インダクタンスコイル１６の裏面に配置された磁性層１０Ｄとを備える。
【０１１９】
ここで、磁性構造体２Ｕは、磁性層１０1Ｕ・１０2Ｕ・１０3Ｕの３層構造が積層された構成を備える。すなわち、磁性構造体２Ｕは、第２の実施の形態に係る磁性構造体２に対応している。
【０１２０】
また、磁性層１０Ｄは、図１５の比較例４と同様に単層構造を有する。
【０１２１】
また、インダクタンスコイル１６は、磁性金属基板２０内に形成された金属配線層２２によって形成される。
【０１２２】
ここで、スリットＳＬ１・ＳＬ２・ＳＬ３の幅は、約１０μｍである。絶縁層の膜厚は、約１μｍである。また、各磁性層１０1Ｕ・１０2Ｕ・１０3Ｕの膜厚は、約２μｍであり、磁性金属基板２０の厚さは、約６０μｍである。
【０１２３】
第４の実施の形態に係るインダクタンス素子４においては、スリット幅を絶縁層の厚さよりも広く設定することで、磁束はギャップの小さい部分を通過するため、磁気抵抗Ｒmの低減化を図ることができる。
【０１２４】
また、第４の実施の形態に係るインダクタンス素子４においては、渦電流半径は、磁束が磁性層の面内に並行方向の場合には、スリット間隔および磁性層の厚さで制御され、磁束が磁性層の面内に垂直方向の場合にも、磁性層の厚さおよびスリット間隔で制御可能である。このため、第４の実施の形態に係るインダクタンス素子４においては、多層構造の磁性構造体を備えることから、渦電流半径を低減し、結果として渦電流損を低減化可能である。
【０１２５】
第４の実施の形態に係るインダクタンス素子４においては、図１６（ｂ）の破線で示されるように、相対的に磁気抵抗Ｒmが小さく、かつ相対的に渦電流損Ｐeが小さい磁気回路が形成される。
【０１２６】
第４の実施の形態に係るインダクタンス素子４は、図１６（ａ）および図１６（ｂ）に示すように、磁性構造体２Ｕの渦電流半径を小さくできるため、渦電流損を低減することができる。
【０１２７】
第４の実施の形態に係るインダクタンス素子４は、図１６（ａ）および図１６（ｂ）に示すように、磁気抵抗および渦電流損を低減化可能な磁性構造体２Ｕをインダクタンスコイル１６上に備えるため、比較例４に係るインダクタンス素子４Ｂに比べ、渦電流損が相対的に低減化され、交流抵抗ＲACも低減化可能である。
【０１２８】
第４の実施の形態に係るインダクタンス素子４において、インダクタンスコイル１６に近い磁性層１０1は、磁束Φが相対的に大きいことから磁性層１０1のスリットＳＬ１のスリット間隔ＳＬＰ１を相対的に狭く形成し、インダクタンスコイル１６から離隔するにしたがって、磁束Φが相対的に小さくなることから磁性層１０2のスリットＳＬ２のスリット間隔ＳＬＰ２を相対的に広く形成しても良い。磁性層１０2では、磁性層１０1と比較して、磁束密度が小さく、渦電流も小さい。このため、スリット間隔ＳＬＰ２をスリット間隔ＳＬＰ１ほど細かく設定する必要がなくなる。スリット間隔ＳＬＰ２をスリット間隔ＳＬＰ１よりも広げれば、磁性層１０2における磁気抵抗を低減できる。一方、磁性層１０3はスリットＳＬ３を特に形成せず単層構造として、外部への漏れ磁界を抑制する構成を適用しても良い。
【０１２９】
（変形例１）
第４の実施の形態の変形例１に係るインダクタンス素子４の模式的平面パターン構成は、図１７（ａ）に示すように表され、図１７（ａ）の７Ａ−７Ａ線に沿う模式的断面構造は、図１７（ｂ）に示すように表される。
【０１３０】
第４の実施の形態の変形例１に係るインダクタンス素子４は、図１７（ａ）および図１７（ｂ）に示すように、インダクタンスコイル１６と、インダクタンスコイル１６の表面に配置された磁性構造体２Ｕと、インダクタンスコイル１６の裏面に配置された磁性構造体２Ｄとを備える。
【０１３１】
ここで、磁性構造体２Ｕは、磁性層１０1Ｕ・１０2Ｕ・１０3Ｕの３層構造が積層された構成を備え、磁性構造体２Ｄは、磁性層１０1Ｄ・１０2Ｄ・１０3Ｄの３層構造が積層された構成を備える。すなわち、磁性構造体２Ｕ・２Ｄは、第２の実施の形態に係る磁性構造体２に対応している。
【０１３２】
磁性層１０1Ｕ・１０2Ｕ間に絶縁層が形成され、磁性層１０2Ｕ・１０3Ｕ間に絶縁層が形成されかつ磁性層１０1ＵはスリットＳＬ１を介して互いに分割され、磁性層１０2ＵはスリットＳＬ２を介して互いに分割され、磁性層１０3ＵはスリットＳＬ３を介して互いに分割されている。磁性層１０1Ｄ・１０2Ｄ・１０3Ｄについても同様である。
【０１３３】
スリットＳＬ１とスリットＳＬ３は、図１７（ａ）および図１７（ｂ）に示すように、平面視において、互いに重なる格子状パターンを備え、スリットＳＬ２とスリットＳＬ３は、平面視において、互いに平行な格子状パターンを備える。
【０１３４】
また、インダクタンスコイル１６は、磁性金属基板２０内に形成された金属配線層２２によって形成される。
【０１３５】
ここで、スリットＳＬ１・ＳＬ２・ＳＬ３のスリット幅ΔＳＬ１・ΔＳＬ２・ΔＳＬ３は、約１０μｍである。絶縁層の膜厚は、約１μｍである。また、各磁性層１０1Ｕ・１０2Ｕ・１０3Ｕ・１０1Ｄ・１０2Ｄ・１０3Ｄの膜厚は、約２μｍであり、磁性金属基板２０の厚さは、約６０μｍである。
【０１３６】
第４の実施の形態の変形例１に係るインダクタンス素子４においては、スリット幅ΔＳＬ１・ΔＳＬ２・ΔＳＬ３を絶縁層の厚さよりも広く設定することで、磁束はギャップの小さい部分を通過するため、磁気抵抗Ｒmの低減化を図ることができる。
【０１３７】
また、第４の実施の形態の変形例１に係るインダクタンス素子４においては、渦電流半径は、磁束が磁性層の面内に並行方向の場合には、スリット間隔および磁性層の厚さで制御され、磁束が磁性層の面内に垂直方向の場合にも、磁性層の厚さおよびスリット間隔で制御可能である。このため、第４の実施の形態の変形例１に係るインダクタンス素子４においては、多層構造の磁性構造体を備えることから、渦電流半径を低減し、結果として渦電流損を低減化可能である。
【０１３８】
第４の実施の形態の変形例１に係るインダクタンス素子４においては、図１７（ｂ）の破線で示されるように、相対的に磁気抵抗Ｒmが小さく、かつ相対的に渦電流損Ｐeが小さい磁気回路が形成される。
【０１３９】
第４の実施の形態の変形例１に係るインダクタンス素子４は、図１７（ａ）および図１７（ｂ）に示すように、磁性構造体２Ｕ・２Ｄの渦電流半径を小さくできるため、渦電流損を低減することができる。また、磁性層の面内方向の磁束は、磁性構造体２Ｕ・２Ｄのスリット間隔および各磁性層の膜厚で制御可能であり、磁性層の面直方向の磁束も、各磁性層の膜厚および磁性構造体２Ｕ・２Ｄのスリット間隔で制御可能である。
【０１４０】
第４の実施の形態の変形例１に係るインダクタンス素子４は、図１７（ａ）および図１７（ｂ）に示すように、磁気抵抗および渦電流損を低減化可能な磁性構造体２Ｕ・２Ｄをインダクタンスコイル１６上下に備えるため、第４の実施の形態に係るインダクタンス素子４に比べ、渦電流損がさらに低減化され、交流抵抗ＲACもさらに低減化可能である。
【０１４１】
第４の実施の形態の変形例１に係るインダクタンス素子４においても、インダクタンスコイル１６に近い磁性層１０1は、磁束Φが相対的に大きいことから磁性層１０1のスリットＳＬ１のスリット間隔ＳＬＰ１を相対的に狭く形成し、インダクタンスコイル１６から離隔するにしたがって、磁束Φが相対的に小さくなることから磁性層１０2のスリットＳＬ２のスリット間隔ＳＬＰ２を相対的に広く形成しても良い。磁性層１０2では、磁性層１０1と比較して、磁束密度が小さく、渦電流も小さい。このため、スリット間隔ＳＬＰ２をスリット間隔ＳＬＰ１ほど細かく設定する必要がなくなる。スリット間隔ＳＬＰ２をスリット間隔ＳＬＰ１よりも広げれば、磁性層１０2における磁気抵抗を低減できる。一方、磁性層１０3はスリットＳＬ３を特に形成せず単層構造として、外部への漏れ磁界を抑制する構成を適用しても良い。
【０１４２】
インダクタンス素子の回路表現は、図１８（ａ）に示すように表される。
【０１４３】
インダクタンス素子は、固有のインダクタンスＬと、周波数特性を有する交流抵抗ＲACの直列回路構成により表される。
【０１４４】
また、交流抵抗ＲACとインダクタンスＬと関係は、図１８（ｂ）に示すように模式的に表される。交流抵抗ＲACは、インダクタンスＬの増加と共に増加傾向を示す。ここで、図１８（ｂ）において、ＷＳはインダクタンス素子がスリット構造を備える場合、すなわち、図１５・図１６に示された第４の実施の形態若しくはその変形例に対応し、ＷＯＳはインダクタンス素子がスリット構造を備えない場合、すなわち、図１５に示された比較例４に対応している。交流抵抗ＲACは、インダクタンスＬの増加と共に増加傾向を示すが、第４の実施の形態若しくはその変形例に係るインダクタンス素子では、比較例４に比べて増加傾向は、抑制されている。すなわち、スリット構造を備えることによって、交流抵抗ＲACは、低減可能である。実験結果については、図３２に示す通りである。
【０１４５】
インダクタンス素子において、インダクタンスＬと磁界Ｈの関係は、模式的に図１９（ａ）に示すように表され、磁束密度Ｂと磁界Ｈとの関係は、模式的に図１９（ｂ）に示すように表される。磁界Ｈは、インダクタンス素子を導通する電流に比例する。インダクタンスＬと磁界Ｈの関係は、破線で示されるように、電流すなわち磁界Ｈの増加に対して一定値Ｌ0となることが理想的であるが、実際上は、図１９（ａ）に示すように、閾値の磁界Ｈ1を超えるとＬdで示すように減少傾向を示す。これは、図１９（ｂ）に示すように、ＢＨ曲線において、磁束密度Ｂと磁界Ｈの傾きが閾値の磁界Ｈ1以上で低下し、その結果インダクタンスＬも低下するからである。ここで、飽和磁束密度Ｂsと磁界Ｈの傾きが透磁率μを示す。
【０１４６】
（磁束と磁気抵抗の関係）
第４の実施の形態に係る磁性構造体およびインダクタンス素子において、磁束Φは磁気抵抗Ｒmの小さい部分を通過することを説明するための磁気回路の例は、模式的に図２０に示すように表される。
【０１４７】
透磁率μを有する環状の鉄心６中の磁界Ｈは、Ｎを巻数、Ｉを導通電流とすると、アンペアの周回積分の法則により、
0006514708.tif 000002
で表される。磁気回路の任意の位置の断面積をＳ（ｍ2）、磁束密度をＢとすれば、Φ＝ＢＳ＝μＨＳであるから、磁気回路中の任意の点の磁界Ｈは、次式で表される。
【０１４８】
Ｈ＝Φ／（μＳ）                                      （２）
磁気回路中の断面積Ｓが変化しても磁束Φは磁気回路中のどこでも一定であるから、（１）式および（２）式から、
0006514708.tif 000003
で表される。磁気抵抗Ｒmを用いて、
ＮＩ＝ＲmΦ                                          （４）
Φ＝ＮＩ／Ｒm                                          (５)

が成立する。（５）式より、磁気抵抗Ｒmが小さいほど磁束Φが大きくなり、磁束Φが磁気回路中を通過しやすいことがわかる。したがって、磁束Φは、磁気抵抗Ｒmの小さい部分を通過することがわかる。
【０１４９】
（渦電流損と渦電流半径の関係）
第４の実施の形態に係る磁性構造体およびインダクタンス素子において、円柱半径ｒ0を小さくすることで渦電流損Ｐeの抑制が可能であることを説明するための円柱状試料の例は模式的に図２１に示すように表される。
【０１５０】
渦電流損失（eddy current loss）は、磁化変化に伴って電磁誘導の法則によって、試料内に電流が流れ、そのために磁化変化が制動を受けるという現象である。
【０１５１】
渦電流損Ｐeは、円柱半径をｒ0、抵抗率をρ、導通電流をＩ、その時間変化をｄＩ／ｄｔとすると、
Ｐe＝ｒ02／（８ρ）・（ｄＩ／ｄｔ）2                      （６）
が成立する。（６）式より、円柱半径をｒ0を小さくすることで、渦電流損Ｐeの抑制が可能である。
【０１５２】
（変形例２）
第４の実施の形態の変形例２に係るインダクタンス素子４の模式的平面パターン構成は、図２２（ａ）に示すように表され、図２２（ａ）の８Ａ−８Ａ線に沿う模式的断面構造は、図２２（ｂ）に示すように表される。
【０１５３】
第４の実施の形態の変形例２に係るインダクタンス素子４は、図２２（ａ）および図２２（ｂ）に示すように、インダクタンスコイル１６と、インダクタンスコイル１６の表面に配置された磁性構造体２Ｕと、インダクタンスコイル１６の裏面に配置された磁性構造体２Ｄとを備える。
【０１５４】
ここで、磁性構造体２Ｕは、磁性層１０1Ｕ・１０2Ｕ・１０3Ｕの３層構造が積層された構成を備え、磁性構造体２Ｄは、磁性層１０1Ｄ・１０2Ｄ・１０3Ｄの３層構造が積層された構成を備える。磁性構造体２Ｕ・２Ｄは、第２の実施の形態に係る磁性構造体２に対応している。
【０１５５】
磁性層１０1Ｕ・１０2Ｕ間に絶縁層１２1が形成され、磁性層１０2Ｕ・１０3Ｕ間に絶縁層１２2が形成されかつ磁性層１０1ＵはスリットＳＬ１を介して互いに分割され、磁性層１０2ＵはスリットＳＬ２を介して互いに分割され、磁性層１０3ＵはスリットＳＬ３を介して互いに分割されている。磁性層１０1Ｄ・１０2Ｄ・１０3Ｄについても同様である。
【０１５６】
スリットＳＬ１とスリットＳＬ３は、図２２（ａ）および図２２（ｂ）に示すように、平面視において、互いに重なる格子状パターンを備え、スリットＳＬ２とスリットＳＬ３は、平面視において、互いに平行な格子状パターンを備える。
【０１５７】
ここで、スリットＳＬ１・ＳＬ２・ＳＬ３の幅は、約１０μｍである。絶縁層１２1・１２2の膜厚は、約１μｍである。また、各磁性層１０1Ｕ・１０2Ｕ・１０3Ｕ・１０1Ｄ・１０2Ｄ・１０3Ｄの膜厚は、約２μｍであり、磁性金属基板２０の厚さは、約６０μｍである。
【０１５８】
第４の実施の形態の変形例２に係るインダクタンス素子４においては、スリット幅を絶縁層の厚さよりも広く設定することで、磁束はギャップの小さい部分を通過するため、磁気抵抗Ｒmの低減化を図ることができる。
【０１５９】
また、第４の実施の形態の変形例２に係るインダクタンス素子４においては、渦電流半径は、磁束が磁性層の面内に並行方向の場合には、磁性層の膜厚およびスリット間隔で制御され、磁束が磁性層の面内に垂直方向の場合にも、スリット間隔および磁性層の膜厚で制御可能である。このため、第４の実施の形態の変形例２に係るインダクタンス素子４においては、多層構造の磁性構造体を備えることから、渦電流半径を低減し、結果として渦電流損Ｐeを低減化可能である。
【０１６０】
第４の実施の形態の変形例２に係るインダクタンス素子４においては、図２２の破線で示されるように、相対的に磁気抵抗Ｒmが小さく、かつ相対的に渦電流損Ｐeが小さい磁気回路が形成される。
【０１６１】
第４の実施の形態の変形例２に係るインダクタンス素子４は、磁性構造体２Ｕ・２Ｄが格子状パターンを備える点では第４の実施の形態の変形例１に係るインダクタンス素子４と同様である。
【０１６２】
第４の実施の形態の変形例２では、図２２（ａ）に示すように、磁性構造体２Ｕ・２Ｄの格子状パターンの配置構造が、第４の実施の形態の変形例１と異なっている。その他の構成は、第４の実施の形態の変形例１と同様である。
【０１６３】
第４の実施の形態の変形例２に係るインダクタンス素子４は、図２２（ａ）および図２２（ｂ）に示すように、磁気抵抗および渦電流損を低減化可能な磁性構造体をインダクタンスコイル１６上下に備えるため、第４の実施の形態に係るインダクタンス素子４に比べ、渦電流損がさらに低減化され、交流抵抗ＲACもさらに低減化可能である。
【０１６４】
（サーチコイルを用いた評価）
磁性層にスリットを形成することで、交流抵抗ＲACを低減可能か否かを検証するために、様々な形状にスリットＳＬを形成した磁性層にサーチコイル４０を搭載し、インピ−ダンス測定を行った。
【０１６５】
スリットＳＬを備える磁性層１０3上にサーチコイル４０を配置した実験系の模式的平面パターン構成は、図２３（ａ）に示すように表され、サーチコイル４０の模式的鳥瞰構造は、模式的に図２３（ｂ）に示すように表される。また、図２３（ａ）の９Ａ−９Ａ線に沿う模式的断面構造は、図２４に示すように表される。
【０１６６】
図２３（ａ）に示すように、磁性層の短辺方向をＸ軸方向、長辺方向をＹ軸方向とし、サーチコイルデバイスの短辺方向をＤX軸方向、長辺方向をＤY軸方向とした。
【０１６７】
図２４に示すように、サーチコイル４０と磁性構造体２によって、破線で示すように、閉じた磁気回路（閉磁路）が形成されるため、サーチコイル４０のインピーダンス測定によって、磁性構造体の交流抵抗ＲACを評価可能である。
【０１６８】
サーチコイル４０は、図２３（ａ）・図２３（ｂ）に示すように、サーチコイル用基板４２上に配置され、サーチコイル用電極端子３８1・３８2に接続されている。
【０１６９】
サーチコイル４０は、図２３（ａ）および図２４に示すように、スリットＳＬを備える磁性層上にサーチコイル４０のコイル面が磁性層面に対向するように配置される。したがって、サーチコイル用電極端子３８1・３８2が上部から取り出し可能である。
【０１７０】
また、この実験系では、磁性構造体は、磁性層用基板５０上に配置されている。ここで、磁性構造体は、第２の実施の形態に係る磁性構造体２（図１２）と同様の構造を備える。
【０１７１】
図２３（ａ）に示すように、スリットＳＬのスリット幅はΔＳＬで表され、Ｘ軸方向のスリット間隔（スリットＳＬの配置ピッチ）は、ＷXで表され、Ｙ軸方向のスリット間隔（スリットＳＬの配置ピッチ）は、ＷYで表される。
【０１７２】
スリットＳＬのスリット幅ΔＳＬは狭い方が磁気抵抗Ｒmが低下するため望ましい。また、スリットＳＬのスリット間隔ＷX・ＷYは、長い方が磁気抵抗Ｒmが低下するため望ましい。
【０１７３】
サーチコイルデバイスの寸法ＤＳ×ＤＬを基準としたスリット間隔の説明は、模式的に図２５に示すように表される。
【０１７４】
スリットＳＬを備える磁性層上にサーチコイル４０を配置した実験系の実験条件は、図２６（ａ）に示すように表され、Ｘ軸に対するサーチコイルのＤX軸の角度θ2の説明は、図２６（ｂ）に示すように表される。また、磁性層１０に形成されるスリットＳＬのスリット幅ΔＳＬおよびスリット間隔（スリットピッチ）ＳＬＰの説明は、図２６（ｃ）に示すように表される。さらに、直交表を用いて図２６（ａ）を拡張し、かつ９通りに圧縮した実験条件は、図２７に示すように表される。
【０１７５】
図２６（ａ）において、Ｎｏ.１は、角度θ2が９０°・スリット幅ΔＳＬが２μｍの条件で、スリット間隔ＳＬＰが（ＤX・ＤY）方向で、図２５に示すように（ＤＳ／８）×（ＤＬ／８）のサイズに磁性層を分割することに対応している。Ｎｏ.２は、角度θ2が４５°・スリット幅ΔＳＬが６μｍの条件で、スリット間隔ＳＬＰが（ＤX・ＤY）方向で、図２５に示すように（ＤＳ／４）×（ＤＬ／４）のサイズに磁性層を分割することに対応している。Ｎｏ.３は、角度θ2が０°・スリット幅ΔＳＬが１０μｍの条件で、スリット間隔ＳＬＰが（ＤX・ＤY）方向で、図２５に示すように（ＤＳ／２）×（ＤＬ／２）のサイズに磁性層を分割することに対応している。図２７においても同様であるため、重複説明は省略する。
【０１７６】
図２６（ａ）・２７において、サーチコイルと磁性層の角度θ2が９０°とは、サーチコイルの短辺軸Ｘと磁性層の短辺軸ＤXが垂直である配置関係に対応する。サーチコイルと磁性層の角度θ2が４５°とは、サーチコイルの短辺軸Ｘと磁性層の短辺軸ＤXが４５°の角度を有する配置関係に対応する。サーチコイルと磁性層の角度θ2が０°とは、サーチコイルの短辺軸Ｘと磁性層の短辺軸ＤXが平行である配置関係に対応する。
【０１７７】
なお、図２６（ａ）において、Ｎｏ．１は、磁性層の層数が１層のペアであり、Ｎｏ．２は、磁性層の層数が２層のペアであり、Ｎｏ．３は、磁性層の層数が３層のペアを備えている。
【０１７８】
同様に、図２７において、Ｎｏ．１〜Ｎｏ．３は、磁性層の層数が１層のペアであり、Ｎｏ．４〜Ｎｏ．６は、磁性層の層数が２層のペアであり、Ｎｏ．７〜Ｎｏ．９は、磁性層の層数が３層のペアを備えている。
【０１７９】
図２６（ａ）・２７において、スリット幅２μｍ・６μｍ・１０μｍとは、スリットＳＬのスリット幅ΔＳＬが、２μｍ・６μｍ・１０μｍである条件に対応する。また、図２６（ａ）・２７において、各磁性層の膜厚は、２μｍである。
【０１８０】
上記の実験系において、交流抵抗ＲACの抵抗増加量Ｒ6MHz−Ｒ100kHzとインダクタンスＬの関係の実験結果は、図２８に示すように表される。図２８において、ＷＳはスリット構造に対応し、図２６（ａ）・図２７の実験条件に対応した実験データを白丸プロットおよび破線で示している。交流抵抗ＲACの抵抗増加量Ｒ6MHz−Ｒ100kHzとは、周波数６ＭＨｚと１００ｋＨｚにおける交流抵抗ＲACの差分である。一方、ＷＯＳは、スリット無し構造に対応し、磁性層が単一層構造を有し、磁性層の膜厚を０．２５μｍ、２μｍ、４μｍ、６μｍ、８μｍ、１０μｍ、１４μｍと変化させた場合の実験データを黒丸プロットおよび実線で示している。
【０１８１】
図２８に示すように、交流抵抗ＲACの抵抗増加量Ｒ6MHz−Ｒ100kHzは、インダクタンスＬの増加と共に増加傾向を示すが、磁性層にスリット構造を備える第４の実施の形態若しくはその変形例に係るインダクタンス素子では、磁性層が単一層構造の比較例４に比べて増加傾向は抑制される。すなわち、スリット構造を備えることによって、交流抵抗ＲACの抵抗増加量は、低減可能である。したがって、磁性層にスリット構造を備えることによって、交流抵抗ＲACは低減可能である。
【０１８２】
（交流損失の評価）
第４の実施の形態に係るインダクタンス素子と比較例４に係るインダクタンス素子において、交流損失を比較した。具体的には、磁性層にスリットを形成した磁性構造体を有する第４の実施の形態に係るインダクタンス素子と磁性層が単一層構造の比較例４に係るインダクタンス素子において、インダクタンスＬの周波数特性および交流抵抗ＲACの周波数特性を測定した。
【０１８３】
比較例４に係るインダクタンス素子であって、模式的鳥瞰構成は、図２９（ａ）に示すように表わされ、図２９（ａ）の１０Ａ−１０Ａ線に沿う模式的断面構造は、図２９（ｂ）に示すように表わされる。図２９に示す比較例４では、インダクタンス素子のデバイスサイズは１．９ｍｍ×１．１ｍｍであり、単一層構造の磁性層の厚さは６μｍである。
【０１８４】
第４の実施の形態に係るインダクタンス素子であって、模式的鳥瞰構成は、図３０（ａ）に示すように表わされ、図３０（ａ）の１１Ａ−１１Ａ線に沿う模式的断面構造は、図３０（ｂ）に示すように表わされる。図３０に示す例では、インダクタンス素子のデバイスサイズは１．９ｍｍ×１．１ｍｍであり、３層構造の磁性層１０1Ｕ・１０2Ｕ・１０3Ｕおよび１０1Ｄ・１０2Ｄ・１０3Ｄの厚さは各２μｍである。磁性層間の絶縁層１２の膜厚は、１μｍ、スリット幅ΔＳＬ１・ΔＳＬ２・ΔＳＬ３は、各１０μｍである。スリット間隔は、デバイスサイズの１／４であり、（ＤＬ／４）×（ＤＳ／４）＝４７５μｍ×２７５μｍであり、デバイスサイズを１６分割している。
【０１８５】
第４の実施の形態に係るインダクタンス素子と比較例４に係るインダクタンス素子のインダクタンスＬの周波数特性の実験結果は図３１に示すように表され、交流抵抗ＲACの周波数特性の実験結果は図３２に示すように表される。図３１・図３２において、ＷＳは図３０に示す第４の実施の形態のスリット構造に対応し、ＷＯＳは、図２９に示す比較例４のスリット無し構造に対応する。
【０１８６】
第４の実施の形態に係るインダクタンス素子においては、インダクタンスＬの周波数特性は、図３１に示すように、広い周波数帯域において、フラットな周波数特性が得られる。また、第４の実施の形態に係るインダクタンス素子においては、交流抵抗ＲACの周波数特性は、図３２に示すように、高周波側における交流抵抗の増加を抑制可能である。すなわち、スリット構造を有する磁性構造体は、インダクタンスＬの高周波特性を改善し、かつ交流抵抗の増加を抑制可能である。結果として、第４の実施の形態に係るインダクタンス素子は、交流損失の低減化が可能である。
【０１８７】
（インダクタンスコイルの製造方法）
また、第４の実施の形態に係るインダクタンス素子４に適用可能なインダクタンスコイル１６の製造方法の一工程を説明する模式的断面構造は、図３３（ａ）〜図３３（ｅ）に示すように表される。また、第４の実施の形態に係るインダクタンス素子４に適用可能なインダクタンスコイル１６の製造方法の一工程を説明する模式的断面構造であって、矩形状・台形状・三角形状・Ｕ字形状の溝部１５を形成した例は、それぞれ図３４（ａ）〜図３４（ｄ）に示すように表される。
（ａ）まず、図３３（ａ）に示すように、磁性金属基板２０となる磁性金属フィルムを洗浄後、化学研磨する。ここで、磁性金属フィルムには、例えば、ＰＣパーマロイ（ＮｉＦｅＭｏＣｕ）を適用可能である。
（ｂ）次に、図３３（ｂ）に示すように、磁性金属基板２０の表面に対して、Ｕ字構造の溝部１５を形成した後、絶縁層２５を形成する。溝部１５は、例えば、レジストパターニング後、ウェットエッチング（リン酸を含むエッチング液を使用）、レーザ加工、若しくはプレス加工によって形成可能である。絶縁層２５としては、例えば、ＳｉＯ2などを適用可能である。絶縁層２５の形成においては、スパッタリング技術、ＣＶＤ技術などを用いることができる。絶縁層２５を形成することによって、磁性金属基板２０と金属配線層２２との電気的な絶縁をとることができる。
（ｃ）次に、図３３（ｃ）に示すように、絶縁層２５を介して磁性金属基板２０全面に、電解めっきを実施して、金属配線層２２を形成する。金属配線層２２には、Ｃｕを適用可能である。その他の材料としては、Ｐｔ、Ａｕ、Ａｇなども適用可能である。
（ｄ）次に、図３３（ｄ）に示すように、金属配線層２２および平坦部分の絶縁層２５をエッチングし、溝部１５にのみ充填された金属配線層２２を残す。エッチングには、例えば、ドライエッチング技術、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）技術などを適用可能である。この結果、余分な金属配線層２２を除去することができる。
（ｅ）次に、図３３（ｅ）に示すように、裏面の磁性金属基板２０をエッチングし、薄層化する。裏面エッチングには、例えば、ウェットエッチング技術、ＣＭＰ技術などを適用可能である。この結果、裏面の余分な金属配線層２２を除去することができる。
【０１８８】
以上の工程によって、第４の実施の形態に係るインダクタンス素子４に適用可能なインダクタンスコイル１６が完成する。
【０１８９】
第４の実施の形態に係るインダクタンス素子４に適用可能なインダクタンスコイルにおいて、磁性金属基板２０に溝部１５を形成した様子を示す模式的鳥瞰構造は、図３５（ａ）に示すように表され、溝部１５に金属配線層２２およびインダクタンスコイル用端子電極２３を形成した様子を示す模式的鳥瞰構造は、図３５（ｂ）に示すように表される。
【０１９０】
さらに、第４の実施の形態に係るインダクタンス素子４に適用可能な別のインダクタンスコイルであって、磁性金属基板２０上に形成された円形状の溝部１５の模式的平面パターン構成は、図３６（ａ）に示すように表され、図３６（ａ）の円形状の溝部１５に金属配線層２２およびインダクタンスコイル用端子電極２３を配置した模式的平面パターン構成は、図３６（ｂ）に示すように表される。
【０１９１】
また、第４の実施の形態に係るインダクタンス素子４に適用可能なさらに別のインダクタンスコイルであって、磁性金属基板２０上に形成された八角形状の溝部１５に金属配線層２２およびインダクタンスコイル用端子電極２３を配置した模式的平面パターン構成は、図３６（ｃ）に示すように表され、対向する２つの三角形状の溝部１５に金属配線層２２およびインダクタンスコイル用端子電極２３を配置した模式的平面パターン構成は、図３６（ｄ）に示すように表される。
【０１９２】
第４の実施の形態に係るインダクタンス素子４に適用可能なインダクタンスコイルにおいては、このように、金属配線層２２は、コイル形状を備え、このコイル形状は、矩形、円形、八角形、若しくは三角形の平面パターンのいずれかを有していても良い。また、このコイル形状は、多角形、若しくは任意の平面パターンを有していても良い。
【０１９３】
（電源回路への適用例）
第４の実施の形態に係るインダクタンス素子４を構成部品として適用する電源回路の構成例は、図３７に示すように表される。図３７においては、ＤＣ−ＤＣ降圧コンバータの例が示されている。
【０１９４】
第４の実施の形態に係るインダクタンス素子４を適用するＤＣ−ＤＣ降圧コンバータは、ＤＣ入力電圧ＶIと、ＭＯＳＦＥＴＱと、ダイオードＤと、キャパシタＣと、インダクタＬとを備える。インダクタＬに第４の実施の形態に係るインダクタンス素子４が適用されている。図３７に示されるＤＣ−ＤＣ降圧コンバータでは、ＭＯＳＦＥＴＱのスイッチ動作によって、ＤＣ入力電圧ＶIからインダクタＬに蓄積されるエネルギーをスイッチングさせて、ＤＣ入力電圧ＶIより降圧されたＤＣ出力電圧ＶOをキャパシタＣの両端から得ることができる。尚、第４の実施の形態に係るインダクタンス素子４の適用例は、上述のＤＣ−ＤＣ降圧コンバータに限定されるものではなく、ＤＣ−ＤＣ昇圧コンバータ、ノイズ除去を目的とするチョークコイル用途などにも適用可能である。
【０１９５】
[応用例]
（インダクタ）
第４の実施の形態に係る磁性構造体２４０を適用したインダクタ（ＥＩコア）３００の模式的断面構造であって、第１の構成例は図３８（ａ）に示すように表され、第２の構成例は図３８（ｂ）に示すように表され、第３の構成例は図３８（ｃ）に示すように表され、第４の構成例は図３８（ｄ）に示すように表される。
【０１９６】
第４の実施の形態に係る磁性構造体２４０を適用したインダクタ（ＥＩコア）３００は、図３８（ａ）〜図３８（ｄ）に示すように、コア２００と、コア２００に配置された巻線コイル２２０と、磁性構造体２４０とを備え、磁性構造体２４０は、コア２００と磁気結合が可能である。
【０１９７】
磁性構造体２４０としては、図３８（ａ）〜図３８（ｄ）に示すように、３層構造の第２の実施の形態に係る磁性構造体が適用されている。磁性構造体２４０には、第１若しくは第３の実施の形態に係る磁性構造体も適用可能である。コア２００としては、フェライト若しくはメタル系の磁性材料を用いることができる。Ｆｅ−Ｓｉ系ケイ素剛板リアクトルなどを適用しても良い。
【０１９８】
第４の実施の形態に係る磁性構造体２４０を適用したインダクタ（ＥＩコア）３００においては、磁気抵抗および渦電流損の小さい磁気回路をインダクタに応用することで、インダクタ（ＥＩコア）の全体の磁気抵抗および渦電流損の低減化が可能となる。また漏れ磁束も抑制可能となる。
【０１９９】
（トランス）
第４の実施の形態に係る磁性構造体２４０を適用したトランス３００の模式的断面構造であって、第１の構成例は図３９（ａ）に示すように、コア２００と、コア２００に配置された１次側コイルＬ１と、コア２００に配置された２次側コイルＬ２と、磁性構造体２４０と
を備え、磁性構造体２４０は、コア２００と磁気結合が可能である。
【０２００】
第４の実施の形態に係る磁性構造体２４０1・２４０2を適用したトランス３００の模式的断面構造であって、第２構成例は図３９（ｂ）に示すように、コア２００と、コア２００に配置された１次側コイルＬ１と、コア２００に配置された２次側コイルＬ２と、磁性構造体２４０1・２４０2とを備え、磁性構造体２４０1・２４０2は、コア２００と磁気結合が可能である。
【０２０１】
磁性構造体２４０・２４０1・２４０2としては、図３９（ａ）・図３９（ｂ）に示すように、３層構造の第２の実施の形態に係る磁性構造体が適用されている。磁性構造体２４０・２４０1・２４０2には、第１若しくは第３の実施の形態に係る磁性構造体も適用可能である。コア２００としては、フェライト若しくはメタル系の磁性材料を用いることができる。Ｆｅ−Ｓｉ系ケイ素剛板リアクトルなどを適用しても良い。
【０２０２】
第４の実施の形態に係る磁性構造体２４０を適用したトランス３００においては、磁気抵抗および渦電流損の小さい磁気回路をトランス３００に応用することで、トランス全体の磁気抵抗および渦電流損の低減化が可能となる。また漏れ磁束も抑制可能となる。
【０２０３】
（電磁遮蔽構造体）
第４の実施の形態に係る磁性構造体２４０を適用した電磁遮蔽構造体４００の模式的断面構造は、図４０に示すように、電磁遮蔽対象物体２５０と、電磁遮蔽対象物体２５０を取り囲む空洞部２６０と、磁性構造体２４０とを備え、磁性構造体２４０は、空洞部２６０を介して電磁遮蔽対象物体２５０を取り囲む。電磁遮蔽対象物体２５０は、センサ部品などの電磁場（Ｅ，Ｈ）を与えたくない物体である。
【０２０４】
第４の実施の形態に係る磁性構造体２４０を適用した電磁遮蔽構造体４００においては、磁気抵抗および渦電流損の小さい磁気回路を電磁遮蔽構造体４００に応用することで、電磁遮蔽構造体４００全体の磁気抵抗および渦電流損の低減化が可能となる。また漏れ磁束も抑制可能となる。
【０２０５】
以上説明したように、第１〜４の実施の形態によれば、磁気抵抗および渦電流損を低減化可能な磁性構造体、および上記の磁性構造体を適用し、交流抵抗が低減され、高周波特性に優れたインダクタンス素子を提供することができる。
【０２０６】
第１〜４の実施の形態によれば、上記の磁性構造体を適用可能なインダクタ、トランス、電磁遮蔽構造体を提供することができる。
【０２０７】
（インダクタンス素子の詳細構成）
第４の実施の形態に係るインダクタンス素子４Ｂの詳細構成であって、模式的鳥瞰構成は、図４１（ａ）に示すように表わされ、図４１（ａ）の１２Ａ−１２Ａ線に沿う模式的断面構造は、図４１（ｂ）に示すように表わされる。
【０２０８】
第４の実施の形態に係るインダクタンス素子４Ｂは、図４１（ａ）および図４１（ｂ）に示すように、インダクタンスコイル１６０と、インダクタンスコイル１６０の表面に配置された磁性構造体２Ｕと、インダクタンスコイル１６０の裏面に配置された磁性構造体２Ｄとを備える。
【０２０９】
ここで、磁性構造体２Ｕは、磁性層１０1Ｕ・１０2Ｕ・１０3Ｕの３層構造が積層された構成を備え、磁性構造体２Ｄは、磁性層１０1Ｄ・１０2Ｄ・１０3Ｄの３層構造が積層された構成を備える。
【０２１０】
磁性層１０1Ｕ・１０2Ｕ間に絶縁層１２２1が形成され、磁性層１０2Ｕ・１０3Ｕ間に絶縁層１２２2が形成されかつ磁性層１０1ＵはスリットＳＬを介して互いに分割され、磁性層１０2ＵもスリットＳＬを介して互いに分割され、磁性層１０3ＵもスリットＳＬを介して互いに分割されている。磁性層１０1Ｄ・１０2Ｄ・１０3Ｄについても同様である。
【０２１１】
磁性金属基板２９０は、例えば、パーマロイによって形成される。
【０２１２】
また、インダクタンスコイル１６０は、磁性金属基板２９０内に形成された金属配線層によって形成される。例えば、パーマロイに対してエッチングを実施して形成されたスパイラル形状の溝部に金属配線層を埋め込むことで形成される。
【０２１３】
第４の実施の形態に係るインダクタンス素子４Ｂにおいては、コアとして、スリットを有する磁性構造体２Ｕ・２Ｄを形成し、閉磁路構造を形成している。
【０２１４】
第４の実施の形態に係るインダクタンス素子４Ｂは、図４１（ａ）および図４１（ｂ）に示すように、磁気抵抗および渦電流損を低減化可能な磁性構造体２Ｕ・２Ｄをインダクタンスコイル１６０上下に備えるため、渦電流損が低減化され、交流抵抗も低減化可能である。
【０２１５】
[第５の実施の形態]
（インダクタンス素子の構成）
第５の実施の形態に係るインダクタンス素子４であって、模式的鳥瞰構成は、図４２（ａ）に示すように表され、図４２（ａ）のＡ方向から観た側面構成は、図４２（ｂ）に示すように表される。上部コイル間の部分拡大構造例１は、図４２（ｃ）に示すように表され、上部コイル間の部分拡大構造例２は、図４２（ｄ）に示すように表される。また、図４２（ａ）のＢ方向から観た側面構成は、図４２（ｅ）に示すように表される。
【０２１６】
第５の実施の形態に係るインダクタンス素子４は、基板１１２と、基板１１２の表面に配置された上部コイル１２６と、基板１１２の表面に対向する裏面に配置された下部コイル１２２と、基板１１２の表面から裏面に貫通し、上部コイル１２６と下部コイル１２２とを接続する上下コイル接続部１２０とを備える。
【０２１７】
図４２（ｂ）・図４２（ｄ）に示すように、上部コイル１２６間は、絶縁層１２８を介して、相対的に厚い絶縁層１２８Ｂが埋め込まれていても良い。或いは、図４２（ｃ）に示すように、上部コイル１２６間は、絶縁層１２８を介して、上部コア１３０の磁性層が埋め込まれていても良い。
【０２１８】
上部コイル１２６間に相対的に厚い絶縁層１２８Ｂを備える構造例２は、図４２（ｄ）に示すように、コイル間の幅Ｗ２が上部コア１３０の磁性層の厚さＤの２倍以上の場合に適用される。一方、上部コイル１２６間に上部コア１３０の磁性層を備える構造例１は、図４２（ｃ）に示すように、コイル間の幅Ｗ１が上部コア１３０の磁性層の厚さＤの２倍より小である場合に適用可能である。
【０２１９】
第５の実施の形態に係るインダクタンス素子４は、上部コイル１２６と下部コイル１２２は、基板１１２を挟み、ソレノイドコイルを構成する。
【０２２０】
また、上部コイル１２６と下部コイル１２２の間の基板１１２に配置された下部コア１２４を備えていても良い。
【０２２１】
また、上部コイル１２６の表面に配置された上部コア１３０と、上部コイル１２６と下部コイル１２２の間の基板１１２に配置された下部コア１２４とを備え、上部コア１３０と下部コア１２４は、上部コイル１２６および下部コイル１２２の端部で磁気結合する構成を備えていても良い。
【０２２２】
また、第５の実施の形態に係るインダクタンス素子４は、基板１１２と、基板１１２の表面に配置された上部コイル１２６と、基板１１２の表面に対向する裏面に配置された下部コイル１２２と、基板１１２の表面から裏面に貫通し、上部コイル１２６と下部コイル１２２とを接続する上下コイル接続部１２０と、上部コイル１２６の表面に配置された上部コア１３０と、上部コイル１２６と下部コイル１２２の間の基板１１２に配置された下部コア１２４とを備えても良い。ここで、上部コイル１２６と下部コイル１２２は、基板１１２を挟み、ソレノイドコイルを構成すると共に、上部コア１３０と下部コア１２４は、上部コイル１２６および下部コイル１２２の端部で磁気結合して、ソレノイドコイルを貫通する閉磁路を備えていても良い。
【０２２３】
また、基板は、シリコン基板、若しくはガラス基板・フェライト基板などの絶縁基板のいずれかを備えていても良い。
【０２２４】
第５の実施の形態に係るインダクタンス素子４は、図４２（ａ）〜図４２（ｅ）に示すように、シリコン基板１１２と、シリコン基板の表面および裏面とシリコン基板１１２に対して深堀エッチングを実施して形成されたソレノイド形状の溝部に配置された金属配線層で形成される上部コイル１２６および下部コイル１２２とを備える。
【０２２５】
また、第５の実施の形態に係るインダクタンス素子４は、図４２（ａ）〜図４２（ｅ）に示すように、上部コイル１２６の表面に配置される上部コア１３０を備えていても良い。上部コア１３０は、磁性層と絶縁層の多層構造を備えていても良い。ここで、上部コア１３０を構成する磁性層は、メッキ形成技術、スパッタリング技術、真空蒸着技術などで形成可能である。
【０２２６】
また、第５の実施の形態に係るインダクタンス素子４は、図４２（ａ）〜図４２（ｅ）に示すように、シリコン基板１１２の表面に配置され、上部コイル１２６および下部コイル１２２からなる
ソレノイドコイルに内蔵される下部コア１２４を備えていても良い。下部コア１２４は、磁性層と絶縁層の多層構造を備えていても良い。ここで、下部コア１２４を構成する磁性層も、メッキ形成技術、スパッタリング技術、真空蒸着技術などで形成可能である。
【０２２７】
ここで、上部コア１３０および下部コア１２４を構成する磁性層は、強磁性体を備えていても良い。
【０２２８】
また、上部コア１３０および下部コア１２４を構成する絶縁層は、強磁性体、常磁性体、もしくは反磁性体のいずれかを備え、抵抗率が１０Ω・ｃｍ以上を有していても良い。
【０２２９】
また、上部コア１３０および下部コア１２４を構成する磁性層の厚さにより、磁性層内の渦電流半径を制御可能である。磁性層の厚さを薄く形成することによって、渦電流半径を小さくすることができ、渦電流損を低減可能である。
【０２３０】
また、第５の実施の形態に係るインダクタンス素子４は、図４２（ａ）〜図４２（ｅ）に示すように、上部コイル１２６および下部コイル１２２の端部で、上部コア１３０と下部コア１２４とを結合した構成を備えていても良い。
【０２３１】
上部コア１３０および下部コア１２４は、磁性層と絶縁層の多層構造とすることによって、渦電流半径を小さくすることができ、渦電流損を低減し、磁気抵抗を低減化可能である。
【０２３２】
また、上部コイル１２６および下部コイル１２２の端部で、上部コア１３０と下部コア１２４とを結合することで、上部コイル１２６および下部コイル１２２からなるソレノイド構造を貫通する閉磁路を形成することができ、インダクタンス値を相対的に高くすることができる。
【０２３３】
第５の実施の形態に係るインダクタンス素子において、簡単な構成としては、上部コア、下部コアを省略し、上記のソレノイド構造を備えていてもよい。
【０２３４】
また、第５の実施の形態に係るインダクタンス素子において、簡単な構成としては、下部コアを省略し、上部コアとソレノイド構造の組み合わせ構造を備えていてもよい。
【０２３５】
また、第５の実施の形態に係るインダクタンス素子において、簡単な構成としては、上部コアを省略し、下部コアとソレノイド構造の組み合わせ構造を備えていてもよい。
【０２３６】
第５の実施の形態は、磁気抵抗、渦電流損、交流抵抗が低減され、インダクタンスが高く、高周波特性に優れたインダクタンス素子を提供することができる。
【０２３７】
第５の実施の形態によれば、第４の実施の形態に係るインダクタンス素子と同等の交流抵抗のままで、インダクタンスが高いインダクタンス素子を提供することができる。
【０２３８】
（シリコン基板の加工構造）
第５の実施の形態に係るインダクタンス素子４の内部構造を示す模式的鳥瞰図は図４３に示すように表され、図４３の上面図は図４４（ａ）に示すように表され、図４３の短辺方向の側面図は図４４（ｂ）に示すように表され、図４３の下面図は図４４（ｃ）に示すように表される。
【０２３９】
第５の実施の形態に係るインダクタンス素子４は、図４３および図４４（ａ）〜図４４（ｃ）に示すように、シリコン基板１１２に対して深堀エッチングを実施してシリコン基板１１２の表面から裏面に貫通した貫通穴１１４と、シリコン基板１１２の表面に形成された下部コア形成部１１６と、シリコン基板の裏面に形成された下部コイル形成部１１８とを備える。
【０２４０】
（下部コイルおよび上下コイル接続部の構造）
第５の実施の形態に係るインダクタンス素子４の内部構造を示す模式的鳥瞰図は図４５に示すように表され、図４５の上面図は図４６（ａ）に示すように表され、図４５の短辺方向の側面図は図４６（ｂ）に示すように表され、図４５の下面図は図４６（ｃ）に示すように表される。
【０２４１】
第５の実施の形態に係るインダクタンス素子４は、図４５および図４６（ａ）〜図４６（ｃ）に示すように、貫通穴１１４と下部コイル形成部１１８に対してメッキ工程を実施して形成される上下コイル接続部１２０と下部コイル１２２とを備える。
【０２４２】
（下部コアの構造）
第５の実施の形態に係るインダクタンス素子４の内部構造を示す模式的鳥瞰図は図４７に示すように表され、図４７の上面図は図４８（ａ）に示すように表され、図４７の短辺方向の側面図は図４８（ｂ）に示すように表され、図４７の下面図は図４８（ｃ）に示すように表される。
【０２４３】
第５の実施の形態に係るインダクタンス素子４は、図４７および図４８（ａ）〜図４８（ｃ）に示すように、下部コア形成部１１６に対してメッキ工程を実施して形成される下部コア１２４を備える。
【０２４４】
（上部コイルの構造）
第５の実施の形態に係るインダクタンス素子４の内部構造を示す模式的鳥瞰図は図４９に示すように表され、図４９の上面図は図５０（ａ）に示すように表され、図４９の短辺方向の側面図は図５０（ｂ）に示すように表され、図４９の下面図は図５０（ｃ）に示すように表される。
【０２４５】
第５の実施の形態に係るインダクタンス素子４は、図４９および図５０（ａ）〜図５０（ｃ）に示すように、下部コア１２４上に絶縁層１２８を介して、長辺両端の上下コイル接続部１２０間を接続する上部コイル１２６を備える。上部コイル１２６の形成工程では、厚膜レジストのフォトリソグラフィーおよびメッキ工程を適用可能である。
【０２４６】
（上部コアの構造）
第５の実施の形態に係るインダクタンス素子４の内部構造を示す模式的鳥瞰図は図５１に示すように表され、図５１の上面図は図５２（ａ）に示すように表され、図５１の短辺方向の側面図は図５２（ｂ）に示すように表され、図５１の下面図は図５２（ｃ）に示すように表される。また、図５１の長辺方向から観た側面図は、図５３に示すように表される。
【０２４７】
第５の実施の形態に係るインダクタンス素子４は、図５１、図５２（ａ）〜図５２（ｃ）および図５３に示すように、上部コイル１２６上に配置される上部コア１３０を備える。
【０２４８】
（上部コアと下部コアの結合構造）
第５の実施の形態に係るインダクタンス素子４であって、上部コイル１２６の端部で、上部コア１３０と下部コア１２４とを結合した構成は、図５４に示すように表される。
【０２４９】
第５の実施の形態に係るインダクタンス素子４において、上部コア１３０と下部コア１２４とを結合することによって、上部コア１３０・下部コア１２４間には、図５４に示すように、閉磁路３２Ｒが形成される。
【０２５０】
図５４のＣ部分の拡大図は、図５５（ａ）に示すように表される。図５５（ａ）に示すように、上部コア１３０は、例えば３ペア（３Ｐ）の磁性層と絶縁層の多層構造を備え、下部コア１２４は、例えば８ペア（８Ｐ）の磁性層と絶縁層の多層構造を備える。
【０２５１】
図５５（ａ）の１３Ａ−１３Ａ線に沿う模式的断面構造は、図５５（ｂ）に示すように表される。上部コア１３０および下部コア１２４は、磁性層と絶縁層の多層構造を備えていても良い。
【０２５２】
また、第５の実施の形態に係るインダクタンス素子４は、基板１１２の表面に配置された絶縁層１２８を備え、下部コア１２４と上部コア１３０は、絶縁層１２８を介して積層されていても良い。
【０２５３】
上部コアと下部コアの結合構造は、図５５（ｂ）に示すように、基板１１２の下部コア形成部１１６に配置され、磁性層と絶縁層の多層構造を備える下部コア１２４と、下部コア１２４上に配置された絶縁層１２８と、絶縁層１２８上に配置された上部コイル１２６と、上部コイル１２６の上面および側面と絶縁層１２８上に配置され、磁性層と絶縁層の多層構造を備える上部コア１３０とを備える。
【０２５４】
（製造方法）
第５の実施の形態に係るインダクタンス素子の製造方法は、基板１１２と、基板１１２の表面に配置された上部コイル１２６と、基板１１２の表面に対向する裏面に配置された下部コイル１２２と、基板１１２の表面から裏面に貫通し、上部コイル１２６と下部コイル１２２とを接続する上下コイル接続部１２０と、上部コイル１２６の表面に配置された上部コア１３０と、上部コイル１２６と下部コイル１２２の間の基板１１２に配置された下部コア１２４とを備えるインダクタンス素子において、基板１１２を加工する工程と、下部コア１２４と下部コイル１２６および上下コイル接続部１２０を形成する工程と、上部コイル１２６を形成する工程と、上部コア１３０を形成する工程とを有する。
【０２５５】
（シリコン基板の加工工程）
図５６〜図５９を参照して、シリコン基板１１２の加工工程を説明する。
【０２５６】
シリコン基板の加工工程は、基板１１２の裏面において、裏面配線エッチングを実施し、下部コイル形成部１１８および貫通穴１１４の一部を形成する工程と、基板１１２の表面において、貫通配線エッチングを実施し、貫通穴１１４を形成する工程と、基板１１２の表面において、下部コアエッチングを実施し、下部コア形成部１１６を形成する工程と有する。
【０２５７】
第５の実施の形態に係るインダクタンス素子４の製造方法の一工程であって、シリコン基板１１２の模式的平面図は、図５６（ａ）に示すように表され、図５６（ａ）の１４Ａ−１４Ａ線に沿う模式的断面図は、図５６（ｂ）に示すように表される。
【０２５８】
また、裏面配線エッチングを実施したシリコン基板１１２の模式的平面図は、図５７（ａ）に示すように表され、図５７（ａ）の１５Ａ−１５Ａ線に沿う模式的断面図は、図５７（ｂ）に示すように表される。
【０２５９】
また、貫通配線エッチングを実施したシリコン基板１１２の模式的平面図は、図５８（ａ）に示すように表され、図５８（ａ）の１６Ａ−１６Ａ線に沿う模式的断面図は、図５８（ｂ）に示すように表される。
【０２６０】
また、下部コアエッチングを実施したシリコン基板１１２の模式的平面図は、図５９（ａ）に示すように表され、図５９（ａ）の１７Ａ−１７Ａ線に沿う模式的断面図は、図５９（ｂ）に示すように表される。
（Ａ１）まず、図５６（ａ）および図５６（ｂ）に示すように、シリコン基板１１２を準備する。
（Ａ２）次に、図５７（ａ）および図５７（ｂ）に示すように、シリコン基板１１２の裏面において、裏面配線エッチングを実施し、下部コイル形成部１１８および貫通穴１１４の一部を形成する。
（Ａ３）次に、図５８（ａ）および図５８（ｂ）に示すように、シリコン基板１１２の表面において、貫通配線エッチングを実施し、貫通穴１１４を形成する。
（Ａ４）次に、図５９（ａ）および図５９（ｂ）に示すように、シリコン基板１１２の表面において、下部コアエッチングを実施し、下部コア形成部１１６を形成する。
【０２６１】
ここで、基板として１０Ω・ｃｍ以上のシリコン基板１１２若しくはガラスやフェライトなどの絶縁基板を適用する場合には、上記の工程のままで良いが、基板として１０Ω・ｃｍ以下のシリコン基板１１２を適用する場合には、下部コイル形成部１１８・貫通穴１１４・下部コア形成部１１６を形成した後、熱酸化やＣＶＤで絶縁層を形成する必要がある。
【０２６２】
（下部コア、下部コイルおよび上下コイル接続部の製造工程）
図６０〜図６２を参照して、下部コア、下部コイルおよび上下コイル接続部の製造工程を説明する。
【０２６３】
下部コア１２４と下部コイル１２２および上下コイル接続部１２０を形成する工程は、基板１１２の加工工程後、貫通穴１１４、下部コイル形成部１１８および下部コア形成部１１６に対して、メッキ工程のための第１シード１１３を形成する工程と、基板１１２表面に第１レジスト１２５を塗布若しくはドライフィルムをラミネートし、フォトリソグラフィーによってパターニングして、下部コア形成部１１６にメッキ形成工程を実施し、下部コア１２４を形成する工程と、第１レジスト１２５若しくはドライフィルムを除去後、貫通穴１１４および下部コイル形成部１１８に対するメッキ形成を実施し、上下コイル接続部１２０および下部コイル１２２を形成する工程とを有する。
【０２６４】
第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、貫通穴１１４・下部コイル形成部１１８・下部コア形成部１１６へのシード形成を実施したシリコン基板１１２の模式的平面図は、図６０（ａ）に示すように表され、図６０（ａ）の１８Ａ−１８Ａ線に沿う模式的断面図は、図６０（ｂ）に示すように表される。
【０２６５】
また、フォトリソグラフィーおよびメッキ形成を実施し、下部コア１２４を形成したシリコン基板の模式的平面図は、図６１（ａ）に示すように表され、図６１（ａ）の１９Ａ−１９Ａ線に沿う模式的断面図は、図６１（ｂ）に示すように表される。
【０２６６】
また、貫通穴１１４・下部コイル形成部１１８に対するメッキ形成を実施したシリコン基板の模式的平面図は、図６２（ａ）に示すように表され、図６２（ａ）の２０Ａ−２０Ａ線に沿う模式的断面図は、図６２（ｂ）に示すように表される。
（Ｂ１）上記のシリコン基板１１２の加工工程後、まず、図６０（ａ）および図６０（ｂ）に示すように、貫通穴１１４・下部コイル形成部１１８・下部コア形成部１１６に対して、メッキ工程のためのシード１１３の形成工程を実施する。
（Ｂ２）次に、図６１（ａ）および図６１（ｂ）に示すように、シリコン基板表面に第１レジスト１２５を塗布若しくはドライフィルムをラミネートし、フォトリソグラフィーによってパターニングして、下部コア形成部１１６にメッキ形成工程を実施し、下部コア１２４を形成する。下部コア１２４の形成においては、磁性層と絶縁層の多層構造を形成しても良い。ここで、磁性層は、メッキ形成技術以外にスパッタリング技術、真空蒸着技術などでも形成可能である。
(Ｂ３)次に、図６２（ａ）および図６２（ｂ）に示すように、レジスト１２５若しくはドライフィルムを除去後、貫通穴１１４・下部コイル形成部１１８に対するメッキ形成を実施し、上下コイル接続部１２０および下部コイル１２２を形成する。
【０２６７】
また、下部コア１２４を形成する工程は、磁性層と絶縁層の多層構造を形成する工程を有していても良い。
【０２６８】
（上部コイルの製造工程）
図６３〜図７０を参照して、上部コイルの製造工程を説明する。
【０２６９】
上部コイル１２６を形成する工程は、基板１１２の表面側に第１絶縁層１２８を形成する工程と、第１絶縁層１２８に対する第１開口部１２８Ａを形成する工程と、第１開口部１２８Ａを含む基板１１２表面全面に第２シード１２９を形成する工程と、第２シード１２９に第２レジスト１３１を塗布し、フォトリソグラフィーによってパターニングして、第２開口部を形成する工程と、第２シード１２９上にメッキ工程を実施して、上部コイル１２６を形成する工程とを有する。
【０２７０】
第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、表裏研磨工程を実施したシリコン基板の模式的平面図は、図６３（ａ）に示すように表され、図６３（ａ）の２１Ａ−２１Ａ線に沿う模式的断面図は、図６３（ｂ）に示すように表される。
【０２７１】
また、表面側絶縁層形成工程を実施したシリコン基板の模式的平面図は、図６４（ａ）に示すように表され、図６４（ａ）の２２Ａ−２２Ａ線に沿う模式的断面図は、図６４（ｂ）に示すように表される。
【０２７２】
また、表面側絶縁層に対する開口形成工程を実施したシリコン基板の模式的平面図は、図６５（ａ）に示すように表され、図６５（ａ）の２３Ａ−２３Ａ線に沿う模式的断面図は、図６５（ｂ）に示すように表される。
【０２７３】
上部コイル用シード形成工程を実施したシリコン基板の模式的平面図は、図６６（ａ）に示すように表され、図６６（ａ）の２４Ａ−２４Ａ線に沿う模式的断面図は、図６６（ｂ）に示すように表される。
【０２７４】
また、上部コイルのためのフォトリソグラフィー工程を実施したシリコン基板の模式的平面図は、図６７（ａ）に示すように表され、図６７（ａ）の２５Ａ−２５Ａ線に沿う模式的断面図は、図６７（ｂ）に示すように表される。
【０２７５】
また、上部コイルのためのメッキ形成工程を実施したシリコン基板の模式的平面図は、図６８（ａ）に示すように表され、図６８（ａ）の２６Ａ−２６Ａ線に沿う模式的断面図は、図６８（ｂ）に示すように表される。
【０２７６】
また、上部コイルのためのレジスト剥離工程を実施したシリコン基板の模式的平面図は、図６９（ａ）に示すように表され、図６９（ａ）の２７Ａ−２７Ａ線に沿う模式的断面図は、図６９（ｂ）に示すように表される。
【０２７７】
また、上部コイルのためのシード除去工程を実施したシリコン基板の模式的平面図は、図７０（ａ）に示すように表され、図７０（ａ）の２８Ａ−２８Ａ線に沿う模式的断面図は、図７０（ｂ）に示すように表される。
（Ｃ１）上記の下部コア１２４、下部コイル１２２および上下コイル接続部１２０の製造工程後、図６３（ａ）および図６３（ｂ）に示すように、表裏研磨工程を実施して、余分なメッキ層２２Ｍを除去する。
（Ｃ２）次に、図６４（ａ）および図６４（ｂ）に示すように、シリコン基板１１２の表面側に絶縁層１２８を形成する。
（Ｃ３）次に、図６５（ａ）および図６５（ｂ）に示すように、絶縁層１２８に対する開口部１２８Ａの形成工程を実施する。
（Ｃ４）次に、図６６（ａ）および図６６（ｂ）に示すように、上部コイル用のメッキ工程のためのシード１２９の形成工程を実施する。ここで、シード１２９は、絶縁層１２８に対する開口部１２８Ａを含むシリコン基板表面全面に形成する。
（Ｃ５）次に、図６７（ａ）および図６７（ｂ）に示すように、シード１２９上にレジスト１３１を塗布し、フォトリソグラフィーによってパターニングして、上部コイル１２６のメッキ工程のための開口部を形成する。
（Ｃ６）次に、図６８（ａ）および図６８（ｂ）に示すように、シード１２９上にメッキ工程を実施して、上部コイル１２６を形成する。
（Ｃ７）次に、図６９（ａ）および図６９（ｂ）に示すように、レジスト１３１を剥離する。
（Ｃ８）次に、図７０（ａ）および図７０（ｂ）に示すように、上部コイル１２６のメッキ工程で使用したシード１２９を除去し、絶縁層１２８を露出する。
【０２７８】
（上部コアの製造工程）
図７１〜図７７を参照して、上部コイルの製造工程を説明する。
【０２７９】
上部コア１３０の形成工程は、上部コイル１２６の形成工程後、上部コイル１２６および基板１１２表面上に、第２絶縁層１２８Ｃを形成する工程と、第２絶縁層１２８Ｃ上に、第３シード１３０Ｓを形成する工程と、第３シード１３０Ｓ上に第３レジスト１３３を塗布し、フォトリソグラフィーによってパターニングして、第３開口部を形成する工程と、第３シード１３０Ｓ上にメッキ工程を実施して、上部コア１３０を形成する工程とを有する。
【０２８０】
第５の実施の形態に係るインダクタンス素子の製造方法の一工程であって、上部コアのための絶縁層形成工程を実施したシリコン基板の模式的平面図は、図７１（ａ）に示すように表され、図７１（ａ）の２９Ａ−２９Ａ線に沿う模式的断面図は、図７１（ｂ）に示すように表される。
【０２８１】
また、上部コアのためのシード成工程を実施したシリコン基板の模式的平面図は、図７２（ａ）に示すように表され、図７２（ａ）の３０Ａ−３０Ａ線に沿う模式的断面図は、図７２（ｂ）に示すように表される。
【０２８２】
また、上部コアのためのフォトリソグラフィー工程を実施したシリコン基板の模式的平面図は、図７３（ａ）に示すように表され、図７３（ａ）の３１Ａ−３１Ａ線に沿う模式的断面図は、図７３（ｂ）に示すように表される。
【０２８３】
また、上部コアのためのメッキ形成工程を実施したシリコン基板の模式的平面図は、図７４（ａ）に示すように表され、図７４（ａ）の３２Ａ−３２Ａ線に沿う模式的断面図は、図７４（ｂ）に示すように表される。
【０２８４】
また、上部コアのためのレジスト除去工程を実施したシリコン基板の模式的平面図は、図７５（ａ）に示すように表され、図７５（ａ）の３３Ａ−３３Ａ線に沿う模式的断面図は、図７５（ｂ）に示すように表される。
【０２８５】
また、上部コアのためのシード除去工程を実施したシリコン基板の模式的平面図は、図７６（ａ）に示すように表され、図７６（ａ）の３４Ａ−３４Ａ線に沿う模式的断面図は、図７６（ｂ）に示すように表され、図７６（ａ）の３５Ａ−３５Ａ線に沿う模式的断面図は、図７７に示すように表される。
（Ｄ１）上記の上部コイル１２６の製造工程の後、図７１（ａ）および図７１（ｂ）に示すように、上部コイル１２６およびシリコン基板１１２表面上に、上部コア（１３０）のための絶縁層１２８Ｃを形成する。ここで、絶縁層１２８Ｃは、図４２（ｂ）に示された上部コイル１２６間に埋め込まれる相対的に厚い絶縁層１２８Ｂと同じものである。
（Ｄ２）次に、図７２（ａ）および図７２（ｂ）に示すように、絶縁層１２８Ｃ上に、上部コア（１３０）のためのシード１３０Ｓを形成する。
（Ｄ３）次に、図７３（ａ）および図７３（ｂ）に示すように、シード１３０Ｓ上にレジスト１３３を塗布し、フォトリソグラフィーによってパターニングして、上部コア１３０のメッキ工程のための開口部を形成する。
（Ｄ４）次に、図７４（ａ）および図７４（ｂ）に示すように、シード１３０Ｓ上にメッキ工程を実施して、上部コア１３０を形成する。上部コア１３０の形成においては、磁性層と絶縁層の多層構造を形成しても良い。
（Ｄ５）次に、図７５（ａ）および図７５（ｂ）に示すように、レジスト１３３を剥離する。
（Ｄ６）次に、図７６（ａ）、図７６（ｂ）および図７７に示すように、上部コア１３０のメッキ工程で使用したシード１３０Ｓを除去し、絶縁層１２８Ｃを露出する。上記の工程によって、結果として、シリコン基板１１２に埋め込まれたソレノイド構造が形成される。
【０２８６】
また、上部コア１３０を形成する工程は、磁性層と絶縁層の多層構造を形成する工程を有していても良い。
【０２８７】
（コイル構成）
第５の実施の形態に係るインダクタンス素子において、シリコン基板に形成された上部コイル１２６および下部コイル１２２を示す模式的平面図は、図７８（ａ）に示すように表され、図７８（ａ）の３６Ａ−３６Ａ線に沿う模式的断面図は、図７８（ｂ）に示すように表され、図７８（ａ）の３７Ａ−３７Ａ線に沿う模式的断面図は、図７９に示すように表される。
【０２８８】
シリコン基板１１２の表面・裏面に配置された上部コイル１２６・下部コイル１２２は、図７８（ａ）、図７８（ｂ）および図７９に示すように、シリコン基板の端部に形成された上下コイル接続部１２０を介して接続される。このため、第５の実施の形態に係るインダクタンス素子は、ソレノイド構造を備えている。
【０２８９】
(コア構成)
第５の実施の形態に係るインダクタンス素子において、シリコン基板１１２に形成された上部コア１３０および下部コア１２４を示す模式的平面図は、図８０（ａ）に示すように表され、図８０（ａ）の３８Ａ−３８Ａ線に沿う模式的断面図は、図８０（ｂ）に示すように表され、図８０（ａ）の３９Ａ−３９Ａ線に沿う模式的断面図は、図８１に示すように表される。
【０２９０】
シリコン基板１１２表面に配置された下部コア１２４と、上部コイル１２６上に配置された上部コア１３０は、シリコン基板１１２の端部において磁気結合されるため、閉磁路が形成されている。このため、第５の実施の形態に係るインダクタンス素子のインダクタンスは、相対的に高い値を示すことになる。
【０２９１】
（インダクタンスの周波数特性）
第５の実施の形態に係るインダクタンス素子のインダクタンスＬの周波数特性は、図８２に示すように表される。図８２において、曲線ＳＯＬは、第５の実施の形態に係るソレノイド構造に対応し、曲線ＳＰＩは、第４の実施の形態に係るスパイラル構造に対応する。
【０２９２】
第５の実施の形態に係るインダクタンス素子のインダクタンスＬの周波数特性は、１００ｋＨｚ〜１０ＭＨｚの測定範囲で、略一定値を示し、しかもインダクタンス値は、第４の実施の形態に係るスパイラル構造に比べ、約２倍の値を示す。
【０２９３】
インダクタンスＬは、コイル巻数Ｎの２乗に比例する。このため、単位面積当たりのコイル巻数が多いソレノイド構造は、インダクタンス値の増加に有利である。
【０２９４】
（交流抵抗の周波数特性）
第５の実施の形態に係るインダクタンス素子の交流抵抗ＡＣＲの周波数特性は、図８３に示すように表される。図８３において、曲線ＳＯＬは、第５の実施の形態に係るソレノイド構造に対応し、曲線ＳＰＩは、第４の実施の形態に係るスパイラル構造に対応する。
【０２９５】
第５の実施の形態に係るインダクタンス素子の交流抵抗ＡＣＲの周波数特性は、１００ｋＨｚ〜１０ＭＨｚの測定範囲で、第４の実施の形態に係るスパイラル構造と略同等の特性を示す。
【０２９６】
交流抵抗の大部分は、高周波磁束がコアに侵入することで発生する渦電流損に起因する。渦電流損は渦電流半径を狭くすることで低減可能である。ソレノイド構造では、コアを多層化することで渦電流半径を制御できるため、交流抵抗ＡＣＲの抑制に有利である。
【０２９７】
第５の実施の形態に係るインダクタンス素子においては、第４の実施の形態に係るスパイラル構造と略同等の交流抵抗ＡＣＲのままで、インダクタンス値を増加可能である。
【０２９８】
（モジュール）
プリント回路基板（ＰＣＢ：Printed Circuit Board）１００上にインダクタンス素子（Ｌ１）１３０・制御用集積回路（ＩＣ：Integrated Circuit）１４０Ａ・負荷キャパシタ（Ｃ１）１５０・スナバキャパシタ（ＣＢ）１８０を配置した第４の実施の形態に係るモジュールは、模式的に図８４に示すように表される。
【０２９９】
一方、第５の実施の形態に係るインダクタンス素子Ｌ１と、シリコン基板１１０上に制御用ＩＣ１４０Ａ・負荷キャパシタ（Ｃ１）１５０・スナバキャパシタ（ＣＢ）１８０などを配置した第５の実施の形態に係るモジュールは、模式的に図８５に示すように表される。ここで、第５の実施の形態に係るインダクタンス素子Ｌ１は、シリコン基板１１０（Ｓｉ）に形成され、ソレノイド構造を備える。
【０３００】
ＰＣＢ１００上にインダクタンス素子（Ｌ１）１３０・ＤＣ／ＤＣコンバータＩＣ１４０Ｂ・負荷キャパシタ（Ｃ１）１５０・スナバキャパシタ（ＣＢ）１８０を配置した第４の実施の形態に係るモジュールは、模式的に図８６示すように表される。
【０３０１】
一方、シリコン基板に形成した第５の実施の形態に係るインダクタンス素子Ｌ１と、シリコン基板１１０上にＤＣ／ＤＣコンバータＩＣ１４０Ｂ・負荷キャパシタ（Ｃ１）１５０・スナバキャパシタ（ＣＢ）１８０を配置した第５の実施の形態に係るモジュールの模式的側面図（構成例１）は、図８７に示すように表される。
【０３０２】
第５の実施の形態に係るインダクタンス素子Ｌ１は、シリコン基板１１０（Ｓｉ）に形成され、ソレノイド構造を備える。また、図８７に示すように、第５の実施の形態に係るインダクタンス素子Ｌ１は基板厚さＴ１を有するシリコン基板１１０内に形成され、ＤＣ／ＤＣコンバータＩＣ１４０Ｂ・負荷キャパシタ（Ｃ１）１５０・スナバキャパシタ（ＣＢ）１８０は基板厚さＴ２を有する相対的に薄いシリコン基板１１０上に配置である。このため、第５の実施の形態に係るインダクタンス素子を適用したモジュールは、低背化に有利な構成を備えている。
【０３０３】
シリコン基板１１０に形成した第５の実施の形態に係るインダクタンス素子Ｌ１と、シリコン基板１１０上に制御用ＩＣ１４０Ａ・負荷キャパシタ（Ｃ１）１５０・スナバキャパシタ（ＣＢ）１８０を配置した第５の実施の形態に係るモジュールの模式的側面図（構成例２）は、図８８に示すように表される。図８８の構成例２は、相対的に薄いシリコン基板１１０を適用し、低背化に有利な構成を備えている。図８８の構成例２は、インダクタンス素子Ｌ１をシリコン基板１１０に内蔵したため、モジュールの低背化に加え、面積の低減化も可能である。
【０３０４】
また、シリコン基板１１０に形成した第５の実施の形態に係るインダクタンス素子Ｌ１と、シリコン基板１１０上に制御用ＩＣ１４０Ａ・負荷キャパシタ（Ｃ１）１５０を配置した第５の実施の形態に係るモジュールの模式的側面図（構成例３）は、図８９に示すように表される。図８９の構成例３では、スナバキャパシタ（ＣＢ）が省略されている。同様に、図８９の構成例３も、相対的に薄いシリコン基板１１０を適用し、低背化に有利な構成を備えている。図８９の構成例３は、インダクタンス素子Ｌ１をシリコン基板１１０に内蔵したため、モジュールの低背化に加え、面積の低減化も可能である。
【０３０５】
（ＤＣ／ＤＣコンバータと出力負荷回路）
また、第５の実施の形態に係るインダクタンス素子を出力負荷回路に適用し、全体をシリコン基板１１０に搭載したＤＣ／ＤＣコンバータ（ＤＣＤＣ）と出力負荷回路の接続構成は、図９０に示すように表わされる。
【０３０６】
ＤＣ／ＤＣコンバータ（ＤＣＤＣ）の出力回路の一例は、図９０に示すように、ｐチャネルＭＯＳＦＥＴＱp１・ｎチャネルＭＯＳＦＥＴＱn１からなる相補型回路構成を備える。ｐチャネルＭＯＳＦＥＴＱp１のソースは電源ピンＰに接続され、ｎチャネルＭＯＳＦＥＴＱn１のソースは、ＧＮＤピンＮに接続される。ｐチャネルＭＯＳＦＥＴＱp１のドレインおよびｎチャネルＭＯＳＦＥＴＱn１のドレインからは、ＤＣ／ＤＣコンバータの出力が取り出される。
【０３０７】
ＤＣ／ＤＣコンバータの出力は、外部リードピンＰ１に接続され、さらに外部リードピンＰ１は、パワー用配線ＬＸ１を介して、インダクタンスＬ１の一方の電極に接続される。さらに、インダクタンスＬ１の他方の電極は、接地電位との間に負荷キャパシタＣ１が接続されると共に、負荷キャパシタＣ１の両端からは出力電圧Ｖout１が取り出される。
【０３０８】
また、図９０に示すように、ＤＣ／ＤＣコンバータの電源ピンＰとＧＮＤピンＮ間には、スナバキャパシタＣＢ１が接続される。また、図９０に示すように、外部リードピンＰ１に接続されるパワー用配線ＬＸ１には、寄生的な配線インダクタンスＬp１・配線抵抗Ｒp１が存在する。したがって、ＤＣ／ＤＣコンバータの外部リードピンＰ１に接続される出力負荷回路は、図９０に示すように、配線インダクタンスＬp１・配線抵抗Ｒp１・インダクタンスＬ１・負荷キャパシタＣ１によって構成される。
【０３０９】
第５の実施の形態に係るインダクタンス素子は、出力負荷回路を構成するインダクタンスＬ１に適用可能であり、シリコン基板１１０に形成される。
【０３１０】
また、ＤＣ／ＤＣコンバータ（ＤＣＤＣ）は、図９０に示すように、シリコン基板１１０上に搭載可能である。
【０３１１】
負荷キャパシタＣ１・スナバキャパシタＣＢ１も、図９０に示すように、シリコン基板１１０上に搭載可能である。
【０３１２】
本第５の実施の形態によれば、磁気抵抗、渦電流損、交流抵抗が低減され、インダクタンスが高く、高周波特性に優れたインダクタンス素子およびその製造方法、および上記のインダクタンス素子を適用したモジュールを提供することができる。
【０３１３】
[第６の実施の形態]
(電極内蔵基板の構成)
第６の実施の形態に係る電極内蔵基板の模式的平面パターン構成図であって、梁部が平面視において互いに平行なストライプパターンを備える例は、図９１（ａ）に示すように表され、梁部が平面視において互いに所定の角度θで交差するストライプパターンを備える例は、図９１（ｂ）に示すように表される。
【０３１４】
また、図９１（ａ）の４０Ａ−４０Ａ線に沿う模式的断面構造は、図９２（ａ）に示すように表され、図９１（ａ）の４１Ａ−４１Ａ線に沿う模式的断面構造は、図９２（ｂ）に示すように表される。
【０３１５】
第６の実施の形態に係る電極内蔵基板１は、図９１〜図９２に示すように、基板２１２と、基板２１２の内部に形成された溝部２２５1・２２５2・２２５3と、基板２１２の表面に対向する裏面に配置された梁部２２８1・２２８2・２２８3と、溝部２２５1・２２５2・２２５3に埋め込まれた配線層２２６1・２２６2・２２６3とを備える。ここで、基板２１２の内部に形成された溝部２２５1・２２５2・２２５3には、銅（Ｃｕ）などの金属を埋め込むことによって、配線層２２６1・２２６2・２２６3が形成される。
【０３１６】
また、梁部２２８1・２２８2・２２８3は、図９１（ａ）に示すように、平面視において配線層２２６1・２２６2・２２６3と直交し、互いに平行なストライプパターンを備えている。
【０３１７】
また、梁部２２８1・２２８2は、図９１（ｂ）に示すように、平面視において互いに所定の角度θで交差するストライプパターンを備えていても良い。
【０３１８】
また、図９２（ａ）に示すように、梁部２２８1・２２８2・２２８3の厚さＴＢは、溝部の深さＴＤよりも薄く形成されている。また、梁部２２８1・２２８2・２２８3は、図９１〜図９２に示すように、それぞれ幅Ｗ１・Ｗ２・Ｗ３を備えている。
【０３１９】
また、溝部２２５1・２２５2・２２５3、梁部２２８1・２２８2・２２８3または配線層２２６1・２２６2・２２６3は、平面視において、矩形、円形、楕円形、八角形、三角形、若しくは多角形のいずれかのパターンを有していても良い。
【０３２０】
また、例えば、溝部および配線層が、平面視において平行かつ互いに９０°で交差するストライプパターンを備えている場合には、後述する図１１０に示すようなインダクタンス素子用の電極内蔵基板を形成することができる。
【０３２１】
また、第６の実施の形態に係る電極内蔵基板１において、基板２１２は、シリコン基板もしくはガラス基板を備えていても良い。
【０３２２】
また、第６の実施の形態に係る電極内蔵基板１であって、シリコンウェハ２２２に形成された相対的に長いラインアンドスペース（Ｌ&Ｓ:Line and Space）を有する電極内蔵基板１の模式的平面パターン構成は、図９３に示すように表され、図９３の４２Ａ−４２Ａ線に沿う模式的断面構造は、図９４（ａ）に示すように表され、図９３の４３Ａ−４３Ａ線に沿う模式的断面構造は、図９４（ｂ）に示すように表される。
【０３２３】
第６の実施の形態に係る電極内蔵基板１は、図９３〜図９４に示すように、シリコンウェハ２２２と、シリコンウェハ２２２の内部に形成された溝部２２５1・２２５2・２２５3・…・２２５nと、シリコンウェハ２２２の表面に対向する裏面に配置された梁部２２８1・２２８2と、溝部２２５1・２２５2・２２５3・…・２２５nに埋め込まれた配線層２２６1・２２６2・２２６3・…・２２６nとを備える。ここで、シリコンウェハ２２２の内部に形成された溝部２２５1・２２５2・２２５3・…・２２５nには、銅（Ｃｕ）などの金属を埋め込むことによって、配線層２２６1・２２６2・２２６3・…・２２６nが形成される。
【０３２４】
また、梁部２２８1・２２８2は、図９３に示すように、平面視において平行なストライプパターンを備えている。
【０３２５】
また、図９４（ａ）に示すように、梁部２２８1の厚さＴＢは、溝部の深さＴＤよりも薄く形成されている。
【０３２６】
第４の実施の形態に係る電極内蔵基板１Ｂであって、シリコンウェハ２２２に形成された相対的に長いラインアンドスペース（Ｌ&Ｓ:Line and Space）を有する電極内蔵基板１Ｂの模式的平面パターン構成は、図９５（ａ）に示すように表される。
【０３２７】
比較例５に係る電極内蔵基板１Ｂは、シリコンウェハ２２２と、シリコンウェハ２２２の内部に形成された貫通孔に埋め込まれた配線層２２６1・２２６2・２２６3・…・２２６nを備えるが、梁部構造を備えていないため、図９５（ａ）の破線ＳＴ部分に示すように、配線層２２６1・２２６2・２２６3・…・２２６nのライン同士が接触するスティッキングが起きやすい。
【０３２８】
一方、第６の実施の形態に係る電極内蔵基板１であって、シリコンウェハ２２２に形成された相対的に長いラインアンドスペースを有する電極内蔵基板１の模式的平面パターン構成は、図９５（ｂ）に示すように表される。
【０３２９】
第６の実施の形態に係る電極内蔵基板１は、シリコンウェハ２２２と、シリコンウェハ２２２の内部に形成された貫通孔に埋め込まれた配線層２２６1・２２６2・２２６3・…・２２６nと、平面視において互いに所定の角度θで交差するストライプパターンを備える梁部２２８1・２２８2とを備えるため、図９５（ｂ）に示すように、配線層２２６1・２２６2・２２６3・…・２２６nのライン同士が接触するスティッキングの発生を抑制可能である。
【０３３０】
また、比較例５に係る電極内蔵基板１Ｂであって、シリコン基板２１２に形成されたスパイラル形状のインダクタンス素子を有する電極内蔵基板１Ｂの模式的平面パターン構成は、図９６に示すように表される。
【０３３１】
比較例５に係る電極内蔵基板１Ｂは、図９６に示すように、貫通孔に埋め込まれた配線層２２６がコイル状に形成されるため、貫通孔の溝部を形成した状態では、シリコン基板２１２を支えるのは、図９６中の破線で示された丸印のＡ部分のみであるため、製造信頼性が低下し易い。
【０３３２】
第６の実施の形態に係る電極内蔵基板は、例えば、シリコン基板に溝部を形成し、銅を溝部に埋め込むことによって形成可能であるため、シリコン基板内部にスパイラルコイルの構造を容易に実現可能である。
【０３３３】
第６の実施の形態に係る電極内蔵基板は、後述するように、 ＬＳＩの積層化モジュール、インターポーザ、インダクタンス素子、シールド基板などに適用可能である。
【０３３４】
第６の実施の形態に係る電極内蔵基板は、基板の２段階エッチングにより電極内蔵基板構造を形成可能である。また、裏面に例えば、格子状の梁部構造を備えるため、電極配線層のラインアンドスペース（Ｌ&Ｓ:Line and Space）を長くしてもライン同士が接触するスティッキングが起きにくい。
【０３３５】
また、第６の実施の形態に係る電極内蔵基板は、梁部以外の部分は貫通構造を有するため、銅などの金属めっきを充填し易い。
【０３３６】
第６の実施の形態においては、構造が簡単でライン同士が接触するスティッキングが起きにくく、信頼性の向上可能な電極内蔵基板を提供することができる。
【０３３７】
（電極内蔵基板の製造方法）
第６の実施の形態に係る電極内蔵基板１であって、模式的表面パターン構成は、図９７（ａ）に示すように表され、図９７（ａ）の４４Ａ−４４Ａ線に沿う模式的断面構造は、図９７（ｂ）に示すように表され、図９７（ａ）の４５Ａ−４５Ａ線に沿う模式的断面構造図は、図９７（ｃ）に示すように表され、図９７（ａ）に対応する模式的裏面パターン構成は、図９７（ｄ）に示すように表される。図９７（ｂ）は、図９７（ｄ）の４４Ａ−４４Ａ線に沿う模式的断面構造にも対応している。図９７（ｃ）は、図９７（ｄ）の４５Ａ−４５Ａ線に沿う模式的断面構造にも対応している。
【０３３８】
第６の実施の形態に係る電極内蔵基板１は、図９７（ａ）〜図９７（ｄ）に示すように、基板２１２と、基板２１２の内部に形成された溝部２２５1・２２５2・２２５3・２２５4・２２５5と、基板２１２の表面に対向する裏面に配置された梁部２２８1・２２８2・２２８3と、溝部２２５1・２２５2・２２５3・２２５4・２２５5に埋め込まれた配線層２２６1・２２６2・２２６3・２２６4・２２６5とを備える。ここで、基板２１２の内部に形成された溝部２２５1・２２５2・２２５3・２２５4・２２５5には、銅（Ｃｕ）などの金属を埋め込むことによって、配線層２２６1・２２６2・２２６3・２２６4・２２６5が形成される。
【０３３９】
また、梁部２２８1・２２８2・２２８3は、図９７（ａ）・図９７（ｄ）に示すように、平面視において配線層２２６1・２２６2・２２６3・２２６4・２２６5と直交し、かつ互いに平行なストライプパターンを備えている。なお、梁部は、図示は省略するが、図９１（ｂ）と同様に、平面視において互いに所定の角度θで交差するストライプパターンを備えていても良い。
【０３４０】
また、図９７（ｂ）に示すように、梁部２２８1・２２８2・２２８3の厚さＴＢは、溝部の深さＴＤよりも薄く形成されている。また、基板２１２の厚さＴは、ＴＢ＋ＴＤに等しい。
【０３４１】
また、図９７（ｄ）に示すように、配線層２２６1・２２６2・２２６3・２２６4・２２６5のライン幅はＹに等しく、スペース幅は、Ｘに等しい。
【０３４２】
図９８〜図１０６を参照して、図９７に示された第６の実施の形態に係る電極内蔵基板の製造方法を説明する。
【０３４３】
第６の実施の形態に係る電極内蔵基板の製造方法は、基板２１２の内部に溝部２２５1・２２５2・２２５3・２２５4・２２５5を形成する工程と、基板２１２の表面に対向する裏面に梁部２２８1・２２８2・２２８3を形成する工程と、溝部２２５1・２２５2・２２５3・２２５4・２２５5に配線層２２６1・２２６2・２２６3・２２６4・２２６5を埋め込み形成する工程とを有する。
【０３４４】
第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、プロセス開始時における模式的表面パターン構成は、図９８（ａ）に示すように表され、図９８（ａ）の４６Ａ−４６Ａ線に沿う模式的断面構造は、図９８（ｂ）に示すように表され、図９８（ａ）に対応する模式的裏面パターン構成は、図９８（ｃ）に示すように表される。図９８（ｂ）は、図９８（ｃ）の４６Ａ−４６Ａ線に沿う模式的断面構造にも対応している。
【０３４５】
第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、上面のフォトリソグラフィー工程における模式的表面パターン構成は、図９９（ａ）に示すように表され、図９９（ａ）の４７Ａ−４７Ａ線に沿う模式的断面構造は、図９９（ｂ）に示すように表され、図９９（ａ）に対応する模式的裏面パターン構成は、図９９（ｃ）に示すように表される。図９９（ｂ）は、図９９（ｃ）の４７Ａ−４７Ａ線に沿う模式的断面構造にも対応している。
【０３４６】
第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、上面のエッチング工程における模式的表面パターン構成は、図１００（ａ）に示すように表され、図１００（ａ）の４８Ａ−４８Ａ線に沿う模式的断面構造は、図１００（ｂ）に示すように表され、図１００（ａ）に対応する模式的裏面パターン構成は、図１００（ｃ）に示すように表される。図１００（ｂ）は、図１００（ｃ）の４８Ａ−４８Ａ線に沿う模式的断面構造にも対応している。
【０３４７】
第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、上面のレジスト剥離工程における模式的表面パターン構成は、図１０１（ａ）に示すように表され、図１０１（ａ）の４９Ａ−４９Ａ線に沿う模式的断面構造は、図１０１（ｂ）に示すように表され、図１０１（ａ）に対応する模式的裏面パターン構成は、図１０１（ｃ）に示すように表される。図１０１（ｂ）は、図１０１（ｃ）の４９Ａ−４９Ａ線に沿う模式的断面構造にも対応している。
【０３４８】
（溝部の形成工程）
（Ａ１）まず、図９８（ａ）〜図９８（ｃ）に示すように、基板２１２を準備する。基板２１２は、シリコン基板もしくはガラス基板を備えていても良い。
（Ａ２）次に、図９９（ａ）〜図９９（ｃ）に示すように、シリコン基板２１２の表面において、レジスト２１４を塗布し、フォトリソグラフィー工程によって、パターニングする。
（Ａ３）次に、図１００（ａ）〜図１００（ｃ）に示すように、シリコン基板２１２の表面においてエッチングを実施し、溝部２２５1・２２５2・２２５3・２２５4・２２５5を形成する。
（Ａ４）次に、図１０１（ａ）〜図１０１（ｃ）に示すように、基板２１２の表面のレジスト２１４を剥離する。ここで、図１００（ｂ）・図１０１（ｂ）に示すように、溝部２２５1・２２５2・２２５3・２２５4・２２５5の幅はＹで表され、溝部２２５1・２２５2・２２５3・２２５4・２２５5間の幅はＸで表される。また、溝部２２５1・２２５2・２２５3・２２５4・２２５5の深さは、ＴＤで表される。また、薄層化された梁部となる基板２１２の厚さはＴＢで表される。厚さＴＢは、溝部の深さＴＤよりも薄く形成されている。
【０３４９】
ここで、基板２１２としてガラス基板などの絶縁基板を適用する場合には、上記の工程のままで良いが、基板２１２としてシリコン基板を適用する場合には、溝部２２５1・２２５2・２２５3・２２５4・２２５5を形成した後、熱酸化や化学的気相堆積（ＣＶＤ:Chemical Vapor Deposition）法により絶縁層を形成する必要がある。
【０３５０】
（梁部の形成工程）
第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、下面のフォトリソグラフィー工程における模式的表面パターン構成は、図１０２（ａ）に示すように表され、図１０２（ａ）の５０Ａ−５０Ａ線に沿う模式的断面構造は、図１０２（ｂ）に示すように表され、図１０２（ａ）の５１Ａ−５１Ａ線に沿う模式的断面構造は、図１０２（ｃ）に示すように表され、図１０２（ａ）に対応する模式的裏面パターン構成は、図１０２（ｄ）に示すように表される。図１０２（ｂ）は、図１０２（ｄ）の５０Ａ−５０Ａ線に沿う模式的断面構造にも対応している。図１０２（ｃ）は、図１０２（ｄ）の５１Ａ−５１Ａ線に沿う模式的断面構造にも対応している。
【０３５１】
第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、下面のエッチング工程における模式的表面パターン構成は、図１０３（ａ）に示すように表され、図１０３（ａ）の５２Ａ−５２Ａ線に沿う模式的断面構造は、図１０３（ｂ）に示すように表され、図１０３（ａ）の５３Ａ−５３線に沿う模式的断面構造は、図１０３（ｃ）に示すように表され、図、図１０３（ａ）に対応する模式的裏面パターン構成は、図１０３（ｄ）に示すように表される。図１０３（ｂ）は、図１０３（ｄ）の５２Ａ−５２Ａ線に沿う模式的断面構造にも対応している。図１０３（ｃ）は、図１０３（ｄ）の５３Ａ−５３線に沿う模式的断面構造にも対応している。
【０３５２】
第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、下面のレジスト除去工程における模式的表面パターン構成は、図１０４（ａ）に示すように表され、図１０４（ａ）の５４Ａ−５４Ａ線に沿う模式的断面構造は、図１０４（ｂ）に示すように表され、図１０４（ａ）の５５Ａ−５５Ａ線に沿う模式的断面構造は、図１０４（ｃ）に示すように表され、図１０４（ａ）に対応する模式的裏面パターン構成は、図１０４（ｄ）に示すように表される。図１０４（ｂ）は、図１０４（ｄ）の５４Ａ−５４Ａ線に沿う模式的断面構造にも対応している。図１０４（ｃ）は、図１０４（ｄ）の５５Ａ−５５Ａ線に沿う模式的断面構造にも対応している。
（Ｂ１）次に、図１０２（ａ）〜図１０２（ｄ）に示すように、基板２１２の裏面において、レジスト２１６を塗布し、フォトリソグラフィー工程によって、パターニングする。ここで、図１０２（ｃ）に示すように、上部のレジスト２１４の開口幅（図１０２（ｃ）のＹ1に対応）に比べて、下部のレジスト２１６の開口幅Ｙ2は、相対的に狭く設定することが望ましい。例えば、開口幅Ｙ1・Ｙ2は、５０μｍ・３０μｍとしている。アライメントずれに伴う段差の発生を抑制するためである。
（Ｂ２）次に、図１０３（ａ）〜図１０３（ｄ）に示すように、基板２１２の裏面においてエッチングを実施し、貫通溝部２２７1・２２７2・２２７3・２２７4・２２７5を形成して、梁部２２８1・２２８2・２２８3を形成する。下部のレジスト２１６の開口幅Ｙ2を相対的に狭く設定することによって、基板２１２には、図１０３（ｃ）に示すような段差構造が形成されている。以下の工程において、同様の構造が保持される。
（Ｂ３）次に、図１０４（ａ）〜図１０４（ｄ）に示すように、基板２１２の裏面のレジスト２１６を除去する。ここで、図１０４（ｂ）・図１０４（ｃ）に示すように、溝部２２５1・２２５2・２２５3・２２５4・２２５5の幅はＹで表され、溝部２２５1・２２５2・２２５3・２２５4・２２５5間の幅はＸで表される。また、溝部２２５1・２２５2・２２５3・２２５4・２２５5の深さは、ＴＤで表される。また、梁部２２８1・２２８2・２２８3となるシリコン基板２１２部分の厚さはＴＢで表される。厚さＴＢは、溝部の深さＴＤよりも薄く形成されている。なお、シリコン基板の場合、さらに、熱酸化工程を実施することによって、基板全体に絶縁層を形成することができる。
【０３５３】
（配線層の埋め込み形成工程）
第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、金属（Ｃｕ）メッキ埋め込み工程における模式的表面パターン構成は、図１０５（ａ）に示すように表され、図１０５（ａ）の５６Ａ−５６Ａ線に沿う模式的断面構造は、図１０５（ｂ）に示すように表され、図１０５（ａ）の５７Ａ−５７Ａ線に沿う模式的断面構造は、図１０５（ｃ）に示すように表され、図１０５（ａ）に対応する模式的裏面パターン構成は、図１０５（ｄ）に示すように表される。図１０５（ｂ）は、図１０５（ｄ）の５６Ａ−５６Ａ線に沿う模式的断面構造にも対応している。図１０５（ｃ）は、図１０５（ｄ）の５７Ａ−５７Ａ線に沿う模式的断面構造にも対応している。
【０３５４】
第６の実施の形態に係る電極内蔵基板の製造方法の一工程であって、上面および下面の金属（Ｃｕ）メッキ研磨工程における模式的表面パターン構成は、図１０６（ａ）に示すように表され、図１０６（ａ）の５８Ａ−５８Ａ線に沿う模式的断面構造は、図１０６（ｂ）に示すように表され、図１０６（ａ）の５９Ａ−５９Ａ線に沿う模式的断面構造は、図１０６（ｃ）に示すように表され、図１０６（ａ）に対応する模式的裏面パターン構成は、図１０６（ｄ）に示すように表される。図１０６（ｂ）は、図１０６（ｄ）の５８Ａ−５８Ａ線に沿う模式的断面構造にも対応している。図１０６（ｃ）は、図１０６（ｄ）の５９Ａ−５９Ａ線に沿う模式的断面構造にも対応している。
（Ｃ１）次に、図１０５（ａ）〜図１０５（ｄ）に示すように、溝部２２５1・２２５2・２２５3・２２５4・２２５5に対して基板２１２の表面側から金属メッキ層２２６Ｕを形成し、貫通溝部２２７1・２２７2・２２７3・２２７4・２２７5に対して基板２１２の表面側および裏面側から金属メッキ層２２６Ｕ・２２６Ｄを形成する。金属メッキ層２２６Ｕ・２２６Ｄは、例えばＣｕメッキ層を備えていても良い。なお、図示は省略するが、金属メッキ層２２６Ｕ・２２６Ｄを形成する工程の前工程として、いずれもメッキ層の形成のためのシード層を形成する工程を実施する。シード層の形成工程では、ＣＶＤ技術、スパッタリング技術、蒸着技術、無電解メッキ技術などを適用可能である。
【０３５５】
ここで、基板２１２としてガラス基板などの絶縁基板を適用する場合には、上記の工程のままで良いが、基板２１２としてシリコン基板を適用する場合には、溝部２２５1・２２５2・２２５3・２２５4・２２５5および貫通溝部２２７1・２２７2・２２７3・２２７4・２２７5を形成した後、熱酸化やＣＶＤで絶縁層を形成した後、上記の金属メッキ層２２６Ｕ・２２６Ｄの形成工程を実施する。
（Ｃ２）次に、図１０６（ａ）〜図１０６（ｄ）に示すように、基板２１２の表面および裏面において金属メッキ層２２６Ｕ・２２６Ｄの研磨工程を実施して、溝部２２５1・２２５2・２２５3・２２５4・２２５5および貫通溝部２２７1・２２７2・２２７3・２２７4・２２７5内に埋め込まれた配線層２２６1・２２６2・２２６3・２２６4・２２６5を形成する。ここで、研磨工程としては、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）技術を適用しても良い。
【０３５６】
(シリコン基板方式とパーマロイ基板方式のインダクタンス素子の比較)
第６の実施の形態に係る電極内蔵基板を適用して形成されたシリコン基板方式のインダクタンス素子の模式的断面構造は、図１０７に示すように表される。また、比較例６に係るパーマロイ基板方式のインダクタンス素子の模式的断面構造（裏面研磨なしの構造例）は、図１０８（ａ）に示すように表され、裏面研磨有りの構造例は、図１０８（ｂ）に示すように表されえる。なお、図１０７においては、梁部構造については、図１２０などを参照して後述する。
【０３５７】
第６の実施の形態に係る電極内蔵基板を適用して形成されたシリコン基板方式のインダクタンス素子２３２は、図１０７に示すように、基板２１２と、基板２１２の内部に形成された溝部に埋め込まれた配線層２２６と、配線層２２６の側面に配置された絶縁層２３０Ｓ・配線層２２６の表面に配置された絶縁層２３０Ｕ・配線層２２６の裏面に配置された絶縁層２３０Ｄと、絶縁層２３０Ｕ上に配置された磁性層１０Ｕと、絶縁層２３０Ｄ下に配置された磁性層１０Ｄとを備える。破線は、インダクタンス素子２３２の動作状態における磁束が通過する経路を模式的に表している。
【０３５８】
シリコン基板方式では、深堀エッチングとシリコン貫通電極（ＴＳＶ：Through Silicon Via）技術により、高密度かつ大断面積のコイルを形成可能である。シリコン基板は、非磁性の基板であるため、磁気抵抗が大きくインダクタンス値はパーマロイ方式に比べて相対的に小さいが、磁気飽和は起きにくいため、大電流化に有利である。
【０３５９】
比較例６に係るパーマロイ基板方式のインダクタンス素子の模式的断面構造（裏面研磨なしの構造例）は、図１０８（ａ）に示すように、パーマロイ基板１２０Ｐと、パーマロイ基板１２０Ｐの内部に形成された溝部に埋め込まれた配線層２６２と、配線層２６２の側面・底面に配置された絶縁層３２０Ｓ・配線層２６２の表面に配置された絶縁層３２０Ｕと、絶縁層３２０Ｕ上に配置された磁性層１０２Ｕとを備える。破線は、インダクタンス素子２３２の動作状態における磁束が通過する経路を模式的に表している。
【０３６０】
比較例６に係るパーマロイ基板方式のインダクタンス素子の模式的断面構造（裏面研磨有りの構造例）は、図１０８（ｂ）に示すように、パーマロイ基板１２０Ｐと、パーマロイ基板１２０Ｐの内部に形成された溝部に埋め込まれた配線層２６２と、配線層２６２の側面に配置された絶縁層３２０Ｓ・配線層２６２底面に配置された絶縁層３２０Ｄ・配線層２６２の表面に配置された絶縁層３２０Ｕと、絶縁層３２０Ｕ上に配置された磁性層１０２Ｕ・絶縁層３２０Ｄ下に配置された磁性層１０２Ｄとを備える。破線は、インダクタンス素子の動作状態における磁束が通過する経路を模式的に表している。
【０３６１】
パーマロイ基板方式では、ウェットエッチングを適用してパーマロイを加工するため、コイルの高密度化、大断面積化には不利である。一方、パーマロイ基板は、磁性基板であるため、磁気抵抗が小さく、インダクタンス値が大きい。
【０３６２】
（インダクタンス素子の構成）
第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子２３２の模式的鳥瞰構成は、図１０９（ａ）に示すように表わされ、図１０９（ａ）の６０Ａ−６０Ａ線に沿う模式的断面構造は、図１０９（ｂ）に示すように表わされる。
【０３６３】
第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子２３２は、図１０９に示すように、基板２１２と、基板２１２の内部に形成された溝部に埋め込まれた配線層２２６と、配線層２２６の側面に配置された絶縁層２３０Ｓ・配線層２２６の表面に配置された絶縁層２３０Ｕ・配線層２２６の裏面に配置された絶縁層２３０Ｄと、絶縁層２３０Ｕ上に配置された磁性層１０Ｕと、絶縁層２３０Ｄ下に配置された磁性層１０Ｄとを備える。
【０３６４】
第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子２３２において、溝部に埋め込まれた配線層２２６は、図１０９に示すように、コイル形状を備えていても良い。
【０３６５】
また、図１０９に示すように、基板２１２の表面に配置された上部コア（２３０Ｕ・１０Ｕ）を備えていても良い。
【０３６６】
また、図１０９に示すように、基板２１２の裏面に配置された下部コア（２３０Ｄ・１０Ｄ）を備えていても良い。
【０３６７】
また、上部コア（２３０Ｕ・１０Ｕ）および下部コア（２３０Ｄ・１０Ｄ）は、磁性層１０Ｕ・１０Ｄと絶縁層２３０Ｕ・２３０Ｄの多層構造を備えていても良い。
【０３６８】
さらに、図１０９に示すように、上部コア（２３０Ｕ・１０Ｕ）および下部コア（２３０Ｄ・１０Ｄ）を複数に分割するスリットＳＬを備えていても良い。このスリット構造により、渦電流損を低減可能である。磁性層１０Ｕ・１０Ｄは、パーマロイ、フェライトなどの強磁性体を備えていても良い。
【０３６９】
また、絶縁層２３０Ｕ・２３０Ｄは、強磁性体、常磁性体、もしくは反磁性体のいずれかを備えていても良い。また、磁性層１０Ｕ・１０Ｄの厚さおよびスリットＳＬによる磁性層１０Ｕ・１０Ｄの分割により、磁性層１０Ｕ・１０Ｄ内の渦電流半径を制御可能である。
【０３７０】
（インダクタンス素子の製造方法：上部コア・下部コアの形成工程）
また、第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子の製造方法は、上記の第６の実施の形態に係る電極内蔵基板１の製造工程に加えて、図１０７・図１０９（ｂ）に示すように、基板２１２の表面に上部コア（２３０Ｕ・１０Ｕ）を形成する工程と、基板２１２の表面に対向する裏面に下部コア（２３０Ｄ・１０Ｄ）を形成する工程とを有していても良い。
（Ｄ１）上記の第６の実施の形態に係る電極内蔵基板１の製造工程を実施して形成された電極内蔵基板１に対して、図１０７・図１０９（ｂ）に示すように、基板２１２の表面および裏面に絶縁層２３０Ｕ・２３０Ｄを形成する。
（Ｄ２）次に、図１０７・図１０９（ｂ）に示すように、絶縁層２３０Ｕ上に磁性層１０Ｕを形成して、上部コア（２３０Ｕ・１０Ｕ）を形成する。
（Ｄ３）次に、図１０７・図１０９（ｂ）に示すように、絶縁層２３０Ｄ下に磁性層１０Ｄを形成して、下部コア（２３０Ｄ・１０Ｄ）を形成する。
【０３７１】
上部コア（２３０Ｕ・１０Ｕ）および下部コア（２３０Ｄ・１０Ｄ）の形成においては、磁性層と絶縁層の多層構造を形成しても良い。ここで、磁性層は、メッキ形成技術、スパッタリング技術、真空蒸着技術などで形成可能である。
【０３７２】
第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子２３２であって、配線層部分の模式的鳥瞰構成は、図１１０（ａ）に示すように表わされ、図１１０（ａ）の表面構成は、図１１０（ｂ）に示すように表わされ、図１１０（ａ）の裏面構成は、図１１０（ｃ）に示すように表わされる。
【０３７３】
さらに、図１１０（ａ）の中央部分の６１Ａ−６１Ａ線に沿う断面鳥瞰構成は、図１１１（ａ）に示すように表わされ、図１１１（ａ）の矢印Ｂ１方向から見た断面構成は、２１（ｂ）に示すように表わされ、図１１１（ｂ）のＣ１部分の拡大図は、図１１１（ｃ）に示すように表わされる。
【０３７４】
また、図１１０（ａ）の６２Ａ−６２Ａ線に沿う断面鳥瞰構成は、図１１２（ａ）に示すように表され、図１１２（ａ）の矢印Ｂ２方向から見た断面構成は、図１１２（ｂ）に示すように表され、図１１２（ｂ）のＣ２部分の拡大図は、図１１２（ｃ）に示すように表わされる。
【０３７５】
さらに、図１１０（ａ）のシリコン基板のみの表面側模式的鳥瞰構成は、図１１３（ａ）に示すように表され、図１１３（ａ）の裏面側模式的鳥瞰構成は、図１１３（ｂ）に示すように表わされる。
【０３７６】
第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子２３２は、シリコン基板２１２に２段エッチングとＣｕメッキ技術を実施して形成される。図１１０（ａ）・図１１３（ａ）に示すように、シリコン基板２１２のサイズは、ＬＸ・ＬＹで表される。具体的な数値例としては、ＬＸ・ＬＹは、共に約４．２ｍｍである。
【０３７７】
また、第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子２３２は図１１０（ｃ）・図１１３（ｂ）に示すように、シリコン基板２１２の裏面に格子構造の梁部２２８を備える。ここで、梁部２２８の格子の十字部分の幅はΔＢ、格子の枠部分の幅はΔＥＸ・ΔＥＹで表される。具体的な数値例としては、ΔＢ・ΔＥＸ・ΔＥＹは、いずれも約１００μｍである。
【０３７８】
また、図１１１（ｃ）に示すように、配線層２２６パターンのラインアンドスペースはＹおよびＸで表され、配線層２２６の深さはＴＤで表され、梁部２２８の厚さはＴＢで表される。具体的な数値例としては、配線層２２６の線幅Ｙは約５０μｍ、間隔Ｘは約１５μｍ、配線層２２６の深さＴＤは約３００μｍ、梁部２２８の厚さＴＢは約５０μｍである。
【０３７９】
また、図１１２（ｃ）に示すように、基板２１２の中央部の梁部２２８の幅はＷＢで表される。このＷＢは、図１１０（ｃ）・図１１３（ｂ）におけるΔＢに等しく、約１００μｍである。
【０３８０】
第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子２３２においては、シリコン基板内蔵のインダクタンス素子が形成されるため、電極内蔵基板上にＩＣやコンデンサを配置したＤＣ／ＤＣコンバータなどに適用可能である。また、電極内蔵基板の上下に磁性層１０Ｕ・１０Ｄを形成することでＩＣやコンデンサに与えるノイズの影響を低減可能である。
【０３８１】
（梁部構造）
第６の実施の形態に係る電極内蔵基板に適用可能な梁部２２８の構造の模式的平面図であって、十字型構成例は、図１１４（ａ）に示すように表され、格子型構成例は、図１１４（ｂ）に示すように表され、対角方向クロス型構成例は、図１１４（ｃ）に示すように表され、円形・十字複合型構成例は、図１１４（ｄ）に示すように表される。
【０３８２】
第６の実施の形態に係る電極内蔵基板に適用可能な梁部２２８の構造は、図１１４に示すように、平面視において、十字型、格子型、対角方向クロス型、円形・十字複合型のいずれかのパターンを有していても良い。さらに、矩形、円形、楕円形、八角形、三角形、若しくは多角形などのいずれかのパターンを有していても良い。
【０３８３】
また、第６の実施の形態に係る電極内蔵基板において、溝部または配線層も梁部の形状と動揺に、十字型、格子型、対角方向クロス型、円形・十字複合型、矩形、円形、楕円形、八角形、三角形、若しくは多角形などのいずれかのパターンを有していても良い。
【０３８４】
（インダクタンスの周波数特性）
第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子のインダクタンスＬの周波数特性のシミュレーション結果は、図１１５に示すように表される。
【０３８５】
また、第６の実施の形態に係る電極内蔵基板を適用して形成されたインダクタンス素子の交流抵抗ＡＣＲの周波数特性のシミュレーション結果は、図１１６に示すように表される。
【０３８６】
図１１５・図１１６において、●プロットで表される「空芯」の曲線は、電極内蔵基板の上下に絶縁層２３０Ｕ・２３０Ｄを備える構造に対応し、▲プロットで表される「磁性層」の曲線は、絶縁層２３０Ｕ・２３０Ｄの上下に磁性層１０Ｕ・１０Ｄを備える構造に対応し、■プロットで表される「磁性層＆スリット」の曲線は、磁性層１０Ｕ・１０ＤにさらにスリットＳＬを形成した構造に対応している。
【０３８７】
第６の実施の形態に係るインダクタンス素子のインダクタンスＬの周波数特性は、１００ｋＨｚ〜１０ＭＨｚの測定範囲で、略一定値を示す。磁性層１０Ｕ・１０Ｄを形成することによって、インダクタンスＬを増大可能である。
【０３８８】
第６の実施の形態に係るインダクタンス素子の交流抵抗ＡＣＲの周波数特性は、１００ｋＨｚ〜１０ＭＨｚの測定範囲で、相対的に低い交流抵抗ＡＣＲの値を示している。特に、スリットＳＬを形成することによって、磁性層１０Ｕ・１０Ｄのみの場合に比べて、相対的に低い交流抵抗ＡＣＲが得られる。
【０３８９】
（モジュール）
―比較例７―
比較例７に係るＤＣ／ＤＣコンバータモジュールの実装構成例は、図１１７に示すように表される。比較例７に係るＤＣ／ＤＣコンバータモジュールにおいては、プリント回路基板２３８上にインダクタンス素子２３４、ＩＣ２３６、コンデンサ３４０1・３４０2を搭載するため、実装面積の低減は困難である。
【０３９０】
―構成例１―
第６の実施の形態に係るＤＣ／ＤＣコンバータモジュール３の構成例１の集積回路ブロック構成は、図１１８に示すように表わされる。図１１８において、端子Ａ１：ＶＩＮは、電圧ＥのＤＣ／ＤＣコンバータ入力電圧ＶＩＮが入力される電源端子、端子Ａ２：ＥＮは、イネーブル端子、端子Ａ３：ＧＮＤは、接地端子を表す。また、端子Ｂ１：ＬＸは、インダクタ接続端子、端子Ｂ２：ＦＢは、出力電圧フィードバック入力端子、端子Ｂ３：ＭＯＤＥは、ＤＥ／ＰＦＭ−ＰＷＭモード切り替え用端子を表す。電圧Ｅには、並列に入力コンデンサＣｉが接続される。また、端子Ｂ１：ＬＸにはリアクトルＬを介して出力コンデンサＣｏが接続され、出力コンデンサＣｏの両端からＤＣ／ＤＣコンバータ出力電圧ＶＯＵＴを得ることができる。
【０３９１】
また、図１１８に対応したＤＣ／ＤＣコンバータモジュール３の構成例１の模式的平面パターン構成の積層化合成図は、図１１９に示すように表され、図１１９の６３Ａ−６３Ａ線に沿う模式的断面構造は、図１２０に示すように表される。
【０３９２】
第６の実施の形態に係るＤＣ／ＤＣコンバータモジュール３は、図１２０に示すように、基板２１２と、基板２１２の内部に形成された溝部に埋め込まれた配線層２２６と、配線層２２６の表面に配置された絶縁層２３０Ｕ1／磁性層１０Ｕ／絶縁層２３０Ｕ2と、配線層２２６の裏面に配置された絶縁層２３０Ｄ1／磁性層１０Ｄ／絶縁層２３０Ｄ2と、絶縁層２３０Ｕ2上に上面配線層２４４・半田層２４５を介して配置されたＩＣ２３６・コンデンサ３４０と、絶縁層２３０Ｄ2の下面に配置された下面配線層２４６・半田層２４７とを備える。ここで、配線層２２６の側面に配置された絶縁層２３０Ｓ、磁性層１０Ｕ・１０Ｄに形成されたスリットＳＬおよび基板２１２に形成された梁部２２８は、図示を省略している。
【０３９３】
第６の実施の形態に係るＤＣ／ＤＣコンバータモジュール３の構成例１においては、図１１９・１２０に示すように、ＩＣ２３６、コンデンサ３４０を搭載することができる。このため、積層技術により、実装面積を低減可能である。
【０３９４】
図１１９・１２０に対応する第６の実施の形態に係るＤＣ／ＤＣコンバータモジュール３の構成例１の鳥瞰構成は、図１２１に示すように表される。
【０３９５】
図１２１に示すように、電極内蔵基板を適用して形成されたインダクタンス素子２３２上にＩＣ２３６、コンデンサ３４０を搭載することができる。このため、積層技術により、実装面積を比較例７に比べて低減可能である。
【０３９６】
図１１９〜図１２１の下面配線層２４６の模式的平面構成は、図１２２に示すように表される。下面配線層２４６には、端子Ａ１用のＶＩＮ電極パターン、端子Ａ２用のＥＮ電極パターン、端子Ａ３用のＧＮＤ電極パターン、端子Ｂ１用のＶＯＵＴ電極パターン、端子Ｂ３用のＭＯＤＥ電極パターンなどが配置されている。
【０３９７】
図１１９〜図１２１のインダクタ層の模式的平面構成は、図１２３に示すように表される。図１２３に示すように、基板２１２内部に形成された溝部に埋め込まれた配線層２２６がコイル状に配置されている。図１２３の中央部には、配線層２２６の電極取出し用の貫通電極２２６Ｔが形成されている。ここで、貫通電極２２６Ｔは、上面配線層２４４・下面配線層２４６を接続している。
【０３９８】
図１１９〜図１２１の上面配線層２４４の模式的平面構成は、図１２４に示すように表される。図１２４に示すように、電圧ＥのＤＣ／ＤＣコンバータ入力電圧ＶＩＮが入力される電源端子Ａ１：ＶＩＮの電極パターン、イネーブル端子Ａ２：ＥＮの電極パターン、接地端子Ａ３：ＧＮＤの電極パターン、インダクタ接続端子Ｂ１：ＬＸの電極パターン、出力電圧フィードバック入力端子Ｂ２：ＦＢの電極パターン、ＤＥ／ＰＦＭ−ＰＷＭモード切り替え用端子Ｂ３：ＭＯＤＥの電極パターンなどが配置されている。
【０３９９】
図１１９〜図１２１のＩＣ・コンデンサ層の模式的平面構成は、図１２５に示すように表される。図１２５に示すように、ＩＣ２３６・入力コンデンサＣｉ・出力コンデンサＣｏが配置されている。
【０４００】
―構成例２―
第６の実施の形態に係るＤＣ／ＤＣコンバータモジュール３の構成例２の模式的断面構造は、図１２６に示すように表される。
【０４０１】
第６の実施の形態に係るＤＣ／ＤＣコンバータモジュール３の構成例２は、図１２６に示すように、基板２１２と、基板２１２の内部に形成された溝部に埋め込まれた配線層２２６と、配線層２２６の表面に配置された絶縁層２３０Ｕ1／磁性層１０Ｕ／絶縁層２３０Ｕ2と、配線層２２６の裏面に配置された絶縁層２３０Ｄ1／磁性層１０Ｄ／絶縁層２３０Ｄ2と、絶縁層２３０Ｕ2上に上面配線層２４４・半田層２４５を介して配置されたＩＣ２３６・コンデンサ３４０と、絶縁層２３０Ｄ2の下面に配置された下面配線層２４６・半田層２４７とを備える。ここで、配線層２２６の側面に配置された絶縁層２３０Ｓ、磁性層１０Ｕ・１０Ｄに形成されたスリットＳＬおよび基板２１２に形成された梁部２２８は、図示を省略している。
【０４０２】
第６の実施の形態に係るＤＣ／ＤＣコンバータモジュール３の構成例２においては、図１２６に示すように、基板２１２を船形に加工した構造を備える。基板２１２を船形に加工した底部に構成例１と同様に、ＩＣ２３６、コンデンサ３４０を搭載することができる。このため、積層技術により、実装面積を低減し、かつ低背化可能である。
【０４０３】
第６の実施の形態に係るＤＣ／ＤＣコンバータモジュール３は、積層構造により面積を低減可能である。また、ＩＣ内蔵基板やフェライト基板などを用いないため安価に形成可能である。
【０４０４】
第６の実施の形態に係るＤＣ／ＤＣコンバータモジュール３は、上記の電極内蔵基板の製造方法において説明したように、シリコン基板の深堀エッチングと銅めっき技術を利用して形成可能である。
【０４０５】
（シールド基板）
第６の実施の形態に係る電極内蔵基板を適用して形成されたシールド基板２０２の模式的鳥瞰構成は、図１２７に示すように表される。また、図１２７の上面図は、図１２８（ａ）に示すように表され、図１２８（ａ）の６４Ａ−６４Ａ線に沿う模式的断面構造は、図１２８（ｂ）に示すように表され、図１２８（ａ）の６５Ａ−６５Ａ線に沿う模式的断面構造は、図１２８（ｃ）に示すように表される。
【０４０６】
第６の実施の形態に係る電極内蔵基板を適用して形成されたシールド基板２０２は、図１２７・図１２８（ａ）〜図１２８（ｃ）に示すように、基板２１２と、基板２１２の内部に形成され、平面視において矩形形状のストライプパターンを有する溝部に埋め込まれた配線層２２６Ｃと、基板２１２の表面に対向する裏面に配置された梁部２２８と、基板２１２の表面に対向する裏面に配置された裏面電極２２６Ｂとを備える。ここで、基板２１２の内部に形成された溝部に、銅（Ｃｕ）などの金属を埋め込むことによって、配線層２２６Ｃが形成される。
【０４０７】
また、梁部２２８は、図１２８（ａ）〜図１２８（ｃ）平面視において十字型のパターンを備えている。
【０４０８】
なお、上記の構成では、平面視において矩形状のパターンを有する溝部に埋め込まれた配線層２２６Ｃの構造を示したが、これに限定されるものではなく、円形、楕円形、八角形、三角形、若しくは多角形などのいずれかのパターンを有していても良い。シールド効果を発揮できる形状であれば良く、閉回路を形成していればいかなる形状パターンを備えていても良い。
【０４０９】
梁部２２８の構造は、図１１４と同様に、平面視において、十字型、格子型、対角方向クロス型、円形・十字複合型のいずれかのパターンを有していても良い。さらに、矩形、円形、楕円形、八角形、三角形、若しくは多角形などのいずれかのパターンを有していても良い。
【０４１０】
基板２１２の内、平面視において矩形状のストライプパターンを有する溝部に埋め込まれた配線層２２６Ｃに囲まれた基板２１２Ｉは、配線層２２６Ｃおよび裏面電極２２６Ｂで囲われているため、例えば、図１２８（ｃ）に示すような電磁界ＥＭの環境下に配置されたとしてもノイズの影響を抑制可能である。例えば、基板２１２Ｉを掘り込んで部品を配置ことで電磁シールド効果が得られる。さらに、配線層２２６Ｃおよび基板２１２Ｉの上面にメタルを形成すると、上面からのノイズの影響も抑制可能である。
【０４１１】
（インターポーザ）
第６の実施の形態に係る電極内蔵基板を適用して形成されたシリコンインターポーザ２５１をパッケージ基板２５２上に配置した模式的鳥瞰構成は、図１２９（ａ）に示すように表され、図１２９（ａ）の６６Ａ−６６Ａ線に沿う模式的断面構造は、図１２９（ｂ）に示すように表され、図１２９（ｂ）のＥ部分の拡大図は、図１２９（ｃ）に示すように表される。
【０４１２】
パッケージ基板２５２に複数の半導体集積回路チップ２４８1・２４８2・２４８3・２４８4を搭載する際、中間層としてシリコンインターポーザ２５１が使用される。
【０４１３】
シリコンインターポーザ２５１には、第６の実施の形態に係る電極内蔵基板を適用可能である。
【０４１４】
第６の実施の形態に係る電極内蔵基板を適用して形成されたシリコンインターポーザ２５１は、シリコン基板と、シリコン基板の内部に形成された溝部に埋め込まれた配線層とを備える。また、第６の実施の形態に係る電極内蔵基板と同様に、梁部を備える。シリコン基板と配線層との境界には、絶縁層を形成しても良い点は前述の通りである。
【０４１５】
パッケージ基板２５２の裏面上に配置されたＢＧＡ半田ボール２５４は、貫通ビアを介して、パッケージ基板２５２の表面上に配置されたバンプ２６１と接続可能である。また、バンプ２６１は、シリコン貫通ビア（ＣＵＴＳＶ）２５８およびインターポーザ内蔵電極２２６Ｉを介してシリコンインターポーザ２５１上に配置されるマイクロバンプ２５６と接続可能である。マイクロバンプ２５６は、半導体集積回路チップ２４８1・２４８2・２４８3・２４８4と接続されている。
【０４１６】
シリコン基板に対して、第６の実施の形態に係る電極内蔵基板と同様に、梁部を設けることによって、貫通溝も形成できるため、シリコンインターポーザ２５１は、設計の自由度が増す。
【０４１７】
本第６の実施の形態に係る電極内蔵基板を適用したシリコンインターポーザによれば、構造が簡単でライン同士が接触するスティッキングが起きにくく、信頼性が高いインターポーザを提供することができる。
【０４１８】
以上説明したように、本第６の実施の形態によれば、構造が簡単でライン同士が接触するスティッキングが起きにくく、信頼性の向上可能な電極内蔵基板およびその製造方法、およびこの電極内蔵基板を適用したインダクタンス素子、インターポーザ、シールド基板およびモジュールを提供することができる。
【０４１９】
（その他の実施の形態）
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【０４２０】
このように、本実施の形態はここでは記載していない様々な実施の形態等を含む。
【産業上の利用可能性】
【０４２１】
第１〜４の実施の形態の磁性構造体は、磁束を用いる素子全般に適用可能であり、インダクタやトランスのコア、磁束遮蔽体、渦電流を用いるセンサなどに適用可能である。また、この第１〜４の実施の形態磁性構造体を適用したインダクタンス素子は、インダクタ・トランス・ノイズフィルタ・アイソレータなどインダクタンスを利用する電子部品全般、磁気センサ・位置センサなどのセンサ部品、その他ワイヤレス給電用のコイルなどに適用可能であり、特にモバイル機器向けインダクタおよびインダクタを内蔵したＤＣ−ＤＣコンバータなどの電子機器に適用可能である。【０４２２】
第５の実施の形態に係るインダクタンス素子は、インダクタ・トランス・ノイズフィルタ・アイソレータなどインダクタンスを利用する電子部品全般、磁気センサ・位置センサなどのセンサ部品、その他ワイヤレス給電用のコイルなどに適用可能であり、特にモバイル機器向けインダクタおよびインダクタを内蔵したＤＣ−ＤＣコンバータなどの電子機器に適用可能である。【０４２３】
第６の実施の形態に係る電極内蔵基板は、インダクタ・トランス・ノイズフィルタ・アイソレータなどインダクタンスを利用する電子部品全般、磁気センサ・位置センサなどのセンサ部品、その他ワイヤレス給電用のコイルなどに適用可能であり、さらにインターポーザ、シールド基板などに適用可能であり、特にモバイル機器向けインダクタおよびインダクタを内蔵したＤＣ／ＤＣコンバータモジュールなどの電子機器に適用可能である。
【符号の説明】
【０４２４】
１…電極内蔵基板
２、２Ｂ、２Ｕ、２Ｄ、２４０、２４０1、２４０2…磁性構造体
３…モジュール
４、４Ｂ…インダクタンス素子
６…鉄心
１０、１０1、１０2、１０3、…、１０n、１０n+1、１０1Ｕ、１０2Ｕ、１０3Ｕ、１０1Ｄ、１０2Ｄ、１０3Ｄ、１０Ｕ、１０Ｄ、１０２Ｕ、１０２Ｄ…磁性層
１２、１２1、１２2、…、１２n、２４、２５…絶縁層
１４…埋め込み層
１５…溝部
１６…インダクタンスコイル
２０…磁性金属基板
２２…金属配線層
２３…インダクタンスコイル用端子電極
３８1、３８2…サーチコイル用電極端子
４０…サーチコイル
４２…サーチコイル用基板
５０…磁性層用基板
１００…プリント回路基板（ＰＣＢ）
１１２…基板
１１３、１２９、１３０Ｓ…シード
１１４…貫通穴
１１６…下部コア形成部
１１８…下部コイル形成部
１２０…上下コイル接続部
１２０Ｐ…パーマロイ基板
１２２…下部コイル
１２４…下部コア
１２５、１３１、１３３…レジスト
１２６…上部コイル
１２８、１２８Ｂ、１２８Ｃ、１２２1、１２２2、２４２…絶縁層
１２８Ａ…開口部
１３０…上部コア
１４０Ａ…制御用集積回路（制御用ＩＣ）
１４０Ｂ…ＤＣ／ＤＣコンバータＩＣ
１５０…負荷キャパシタ（Ｃ１）
１６０…インダクタンスコイル
１８０…スナバキャパシタ（ＣＢ）
２００…コア
２０２…シールド基板
２２０…巻線コイル
２１２、２１２Ｉ、１２０…基板（シリコン基板、シリコンウェハ）
２１４、２１６…レジスト
２２５1、２２５2、２２５3、…、２２５n…溝部
２２６、２２６1、２２６2、２２６3、…、２２６n、２６２…電極層（配線層）
２２６Ｂ…裏面電極
２２６Ｃ…シールド電極
２２６Ｉ…インターポーザ内蔵電極
２２６Ｔ…貫通電極
２２６Ｕ、２２６Ｄ…Ｃｕメッキ層
２２７1、２２７2、２２７3、…、２２７n…貫通溝部
２２８、２２８1、２２８2、２２８3、…、２２８…梁部
２３０、２３０Ｕ、２３０Ｕ1、２３０Ｕ2、２３０Ｓ、２３０Ｄ、２３０Ｄ1、２３０Ｄ2、３２０Ｕ、３２０Ｓ、３２０Ｄ…絶縁層
２３２、２３４…インダクタンス素子
２３６…ＩＣ（集積回路）
２３８…プリント回路基板（ＰＣＢ）
２４４…上面配線層
２４５、２４７…半田層
２４６…下面配線層
２４８1、２４８2、２４８3、２４８4…半導体集積回路チップ
２５１…シリコンインターポーザ
２５２…パッケージ基板
２５４…ＢＧＡ半田ボール
２５６…マイクロバンプ
２５８…ＣＵＴＳＶ（シリコン貫通ビア）
２６１…バンプ
２５０…電磁遮蔽対象物体
２６０…空洞部
２９０…磁性金属基板
３００…トランス（変圧器）
３４０、３４０1、３４０2…コンデンサ
４００…電磁場シールド構造
Ｌ１…１次側インダクタンス
Ｌ２…２次側インダクタンス
Ｂ…磁束密度
Ｈ…磁界
ＳＬ、ＳＬ１、ＳＬ２、ＳＬ３…スリット
ΔＳＬ…スリット幅
ＳＬＰ…スリット間隔（スリットピッチ）
Ｉe、Ｉe1、Ｉe2、ｉe1、ｉe2…渦電流
Φ…磁束
θ…角度
【図１】
0006514708.tif 000004
【図２】
0006514708.tif 000005
【図３】
0006514708.tif 000006
【図４】
0006514708.tif 000007
【図５】
0006514708.tif 000008
【図６】
0006514708.tif 000009
【図７】
0006514708.tif 000010
【図８】
0006514708.tif 000011
【図９】
0006514708.tif 000012
【図１０】
0006514708.tif 000013
【図１１】
0006514708.tif 000014
【図１２】
0006514708.tif 000015
【図１３】
0006514708.tif 000016
【図１４】
0006514708.tif 000017
【図１５】
0006514708.tif 000018
【図１６】
0006514708.tif 000019
【図１７】
0006514708.tif 000020
【図１８】
0006514708.tif 000021
【図１９】
0006514708.tif 000022
【図２０】
0006514708.tif 000023
【図２１】
0006514708.tif 000024
【図２２】
0006514708.tif 000025
【図２３】
0006514708.tif 000026
【図２４】
0006514708.tif 000027
【図２５】
0006514708.tif 000028
【図２６】
0006514708.tif 000029
【図２７】
0006514708.tif 000030
【図２８】
0006514708.tif 000031
【図２９】
0006514708.tif 000032
【図３０】
0006514708.tif 000033
【図３１】
0006514708.tif 000034
【図３２】
0006514708.tif 000035
【図３３】
0006514708.tif 000036
【図３４】
0006514708.tif 000037
【図３５】
0006514708.tif 000038
【図３６】
0006514708.tif 000039
【図３７】
0006514708.tif 000040
【図３８】
0006514708.tif 000041
【図３９】
0006514708.tif 000042
【図４０】
0006514708.tif 000043
【図４１】
0006514708.tif 000044
【図４２】
0006514708.tif 000045
【図４３】
0006514708.tif 000046
【図４４】
0006514708.tif 000047
【図４５】
0006514708.tif 000048
【図４６】
0006514708.tif 000049
【図４７】
0006514708.tif 000050
【図４８】
0006514708.tif 000051
【図４９】
0006514708.tif 000052
【図５０】
0006514708.tif 000053
【図５１】
0006514708.tif 000054
【図５２】
0006514708.tif 000055
【図５３】
0006514708.tif 000056
【図５４】
0006514708.tif 000057
【図５５】
0006514708.tif 000058
【図５６】
0006514708.tif 000059
【図５７】
0006514708.tif 000060
【図５８】
0006514708.tif 000061
【図５９】
0006514708.tif 000062
【図６０】
0006514708.tif 000063
【図６１】
0006514708.tif 000064
【図６２】
0006514708.tif 000065
【図６３】
0006514708.tif 000066
【図６４】
0006514708.tif 000067
【図６５】
0006514708.tif 000068
【図６６】
0006514708.tif 000069
【図６７】
0006514708.tif 000070
【図６８】
0006514708.tif 000071
【図６９】
0006514708.tif 000072
【図７０】
0006514708.tif 000073
【図７１】
0006514708.tif 000074
【図７２】
0006514708.tif 000075
【図７３】
0006514708.tif 000076
【図７４】
0006514708.tif 000077
【図７５】
0006514708.tif 000078
【図７６】
0006514708.tif 000079
【図７７】
0006514708.tif 000080
【図７８】
0006514708.tif 000081
【図７９】
0006514708.tif 000082
【図８０】
0006514708.tif 000083
【図８１】
0006514708.tif 000084
【図８２】
0006514708.tif 000085
【図８３】
0006514708.tif 000086
【図８４】
0006514708.tif 000087
【図８５】
0006514708.tif 000088
【図８６】
0006514708.tif 000089
【図８７】
0006514708.tif 000090
【図８８】
0006514708.tif 000091
【図８９】
0006514708.tif 000092
【図９０】
0006514708.tif 000093
【図９１】
0006514708.tif 000094
【図９２】
0006514708.tif 000095
【図９３】
0006514708.tif 000096
【図９４】
0006514708.tif 000097
【図９５】
0006514708.tif 000098
【図９６】
0006514708.tif 000099
【図９７】
0006514708.tif 000100
【図９８】
0006514708.tif 000101
【図９９】
0006514708.tif 000102
【図１００】
0006514708.tif 000103
【図１０１】
0006514708.tif 000104
【図１０２】
0006514708.tif 000105
【図１０３】
0006514708.tif 000106
【図１０４】
0006514708.tif 000107
【図１０５】
0006514708.tif 000108
【図１０６】
0006514708.tif 000109
【図１０７】
0006514708.tif 000110
【図１０８】
0006514708.tif 000111
【図１０９】
0006514708.tif 000112
【図１１０】
0006514708.tif 000113
【図１１１】
0006514708.tif 000114
【図１１２】
0006514708.tif 000115
【図１１３】
0006514708.tif 000116
【図１１４】
0006514708.tif 000117
【図１１５】
0006514708.tif 000118
【図１１６】
0006514708.tif 000119
【図１１７】
0006514708.tif 000120
【図１１８】
0006514708.tif 000121
【図１１９】
0006514708.tif 000122
【図１２０】
0006514708.tif 000123
【図１２１】
0006514708.tif 000124
【図１２２】
0006514708.tif 000125
【図１２３】
0006514708.tif 000126
【図１２４】
0006514708.tif 000127
【図１２５】
0006514708.tif 000128
【図１２６】
0006514708.tif 000129
【図１２７】
0006514708.tif 000130
【図１２８】
0006514708.tif 000131
【図１２９】
0006514708.tif 000132