(57)【特許請求の範囲】
【請求項１】
スイッチング素子を備え、このスイッチング素子のスイッチングにより商用交流電源からの入力の力率を改善する昇圧チョッパ回路と；
互いに電気的に直列に接続された検出抵抗を複数備え、これら検出抵抗により分圧された電圧によって前記昇圧チョッパ回路の入力電圧を検出する入力電圧検出部と；
前記昇圧チョッパ回路の出力電圧を検出する出力電圧検出部と；
この出力電圧検出部により検出した電圧に対応する電圧と所定の基準電圧との差分を増幅する誤差増幅器と；
この誤差増幅器からの出力電圧と前記入力電圧検出部により検出した電圧とを乗算する乗算器と；
前記昇圧チョッパ回路のスイッチング素子に流れる電流をこの電流に対応する電圧として検出する電流検出端子、および、この電流検出端子により検出された電圧が前記乗算器の出力電圧以上となったときに前記スイッチング素子のスイッチングを停止させる信号を出力するコンパレータを備えた電流検出部と；
前記入力電圧検出部の複数の検出抵抗の中点と前記電流検出端子との間に電気的に接続され、前記電流検出端子に対して前記入力電圧に対応して変動するとともに前記コンパレータのオフセット電圧を低減するバイアス電圧を印加する抵抗と；を具備し、
前記バイアス電圧により、前記商用交流電源の入力電圧の山部分では出力電流を抑制し谷部分では出力電流を流れやすくする
ことを特徴とする電源装置。
【請求項２】
前記昇圧チョッパ回路は、電流臨界型である
ことを特徴とする請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、スイッチング素子のスイッチングにより直流電源部からの入力の力率を改善する昇圧チョッパ回路を備えた電源装置に関する。
【背景技術】
【０００２】
従来、半導体スイッチング素子を制御して力率改善する電流臨界型昇圧チョッパ回路で、入力電圧と、出力電圧のフィードバックである誤差増幅器出力とを乗算器(マルチプライヤ)によって乗算した電圧とスイッチング素子のドレイン電流とを比較することでスイッチング電流を制御する、乗算器制御方式を取るものがある。このような昇圧チョッパ回路では、負荷が軽くなっていくと、スイッチング素子のオン幅の絞り込み限界によりオン幅が絞り込めず、制御限界により出力電圧が上昇していく。出力電圧の上昇は、例えば過電圧検出手段などを用い、過電圧を検出したときにスイッチング素子の発振を停止させて出力電圧の上昇を抑えるのが一般的である。しかしながら、過電圧検出手段が検出する過電圧は、レギュレーション電圧のおよそ＋１０％程度に設定されるのが通常であるため、軽負荷時に昇圧チョッパ回路の出力電圧が常時１０％増しで動作する状態は、負荷側回路や、昇圧チョッパ回路の出力電解コンデンサにとっては負荷が大きく、好ましくない。さらに、過電圧検出手段は保護機能であるため、前述誤差増幅器の様に、位相補正により応答を遅らせるようなことがないので、過電圧検出手段による間欠動作はランダムなものとなりやすく、偶数次の高調波が増加するという問題も起こる可能性が高い。
【０００３】
また、上記の乗算器制御方式の場合、電圧制御といわれる、スイッチング素子のオン幅を制御する方式と比較すると、ノイズ成分を含むスイッチング電流を制御する方式上、ノイズを避けて制御するために、例えば一定時間トリガ信号を受け付けないリーディングエッジブランクやＣＲフィルタを用いて、波形をマスクしたり鈍らせたりして検出しなくてはならない分、スイッチング素子のオン幅が絞り込みにくく、上述の軽負荷出力電圧上昇は顕著に現れる傾向がある。
【０００４】
したがって、このような出力電圧上昇を抑制するために、スイッチング素子の電流検出端子に補正を掛ける手法が用いられることがある。この方法では、電流検出端子にオフセットを掛けることにより、歯抜け発振をする(オントリガが掛かっても発振しない期間を作る)ことで、出力電圧を抑制する。
【０００５】
しかしながら、単に電流検出端子に直流的な定電圧を加えて補正すると、商用入力電圧の谷点でも電流が流れにくくなるため、力率が低下したり高調波歪み(特に３次高調波)が増加したりすることがあり、調整が容易でない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第６９４６８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、出力電圧の上昇を抑制しつつ、力率の低下や高調波歪みの増加を抑制できる電源装置を提供することである。
【課題を解決するための手段】
【０００８】
実施形態の電源装置は、昇圧チョッパ回路と、入力電圧検出部と、出力電圧検出部と、誤差増幅器と、乗算器と、電流検出部と、抵抗とを有する。昇圧チョッパ回路は、スイッチング素子を備え、このスイッチング素子のスイッチングにより商用交流電源からの入力の力率を改善する。入力電圧検出部は、互いに電気的に直列に接続された検出抵抗を複数備え、これら検出抵抗により分圧された電圧によって昇圧チョッパ回路の入力電圧を検出する。出力電圧検出部は、昇圧チョッパ回路の出力電圧を検出する。誤差増幅器は、出力電圧検出部により検出した電圧に対応する電圧と所定の基準電圧との差を増幅する。乗算器は、誤差増幅器からの出力電圧と入力電圧検出部により検出した電圧とを乗算する。電流検出部は、電流検出端子、および、コンパレータを備える。電流検出端子は、昇圧チョッパ回路のスイッチング素子に流れる電流をこの電流に対応する電圧として検出する。コンパレータは、電流検出端子により検出された電圧が乗算器の出力電圧以上となったときにスイッチング素子のスイッチングを停止させる信号を出力する。抵抗は、入力電圧検出部の複数の検出抵抗の中点と電流検出端子との間に電気的に接続され、電流検出端子に対して入力電圧に対応して変動するとともにコンパレータのオフセット電圧を低減するバイアス電圧を印加する。バイアス電圧は、商用交流電源の入力電圧の山部分では出力電流を抑制し谷部分では出力電流を流れやすくする。
【発明の効果】
【０００９】
本発明によれば、昇圧チョッパ回路のスイッチング素子に流れる電流をこの電流に対応する電圧として検出する電流検出端子に対して、入力電圧検出部の複数の検出抵抗の中点と電流検出端子との間を電気的に接続した抵抗によりバイアス電圧を印加するので、コンパレータのオフセット電圧を低減し、スイッチング素子を発振させない期間を作って出力電圧の上昇を抑制できるとともに、この抵抗から電流検出端子に印加されるバイアス電圧は、入力電圧に対応した電圧として変動することで、商用交流電源の入力電圧の山部分では電流を抑制し、入力電圧の谷部分では電流を流れやすくして、力率の低下や高調波歪みの増加を抑制することが期待できる。
【図面の簡単な説明】
【００１０】
【図１】一実施形態の電源装置を示す回路図である。
【図２】(a)は同上電源装置の昇圧チョッパ回路のスイッチング素子の電圧、昇圧チョッパ回路の出力電圧、誤差増幅器の出力電圧、および、負荷電流の変化を示すタイミングチャート、(b)は比較例としての従来例の昇圧チョッパ回路のスイッチング素子の電圧、昇圧チョッパ回路の出力電圧、誤差増幅器の出力電圧、および、負荷電流の変化を示すタイミングチャートである。
【図３】(a)は昇圧チョッパ回路の入力電圧が相対的に小さいときの入力電力と全高調波歪率との関係を示すグラフ、(b)は昇圧チョッパ回路の入力電圧が相対的に大きいときの入力電力と全高調波歪率との関係を示すグラフである。
【発明を実施するための形態】
【００１１】
以下、一実施形態の構成を、図面を参照して説明する。
【００１２】
図１において、11は電源装置であり、この電源装置11は、例えば負荷としてＬＥＤなどの発光素子である光源を点灯させる点灯装置用のものである。
【００１３】
そして、この電源装置11は、外部電源(交流電源部)である商用交流電源ｅに接続された電源部15と、直流電圧を出力する昇圧チョッパ回路16と、この昇圧チョッパ回路16に電気的に接続された図示しない負荷制御回路(点灯回路)と、昇圧チョッパ回路16を制御する制御回路18とを有している。
【００１４】
電源部15は、ノイズフィルタ回路21と、このノイズフィルタ回路21に接続された整流素子22および整流素子22からの出力に接続される入力コンデンサC1とを備えている。
【００１５】
ノイズフィルタ回路21は、ヒューズFU、コンデンサC2、コモンモードチョークL1およびコンデンサC3によって構成されたラインフィルタである。このノイズフィルタ回路21は、昇圧チョッパ回路16および負荷制御回路などから発生する高周波ノイズを商用交流電源ｅ側へと出力させないためのものである。
【００１６】
整流素子22は、ノイズフィルタ回路21の出力側に接続されたブリッジダイオードなどの全波整流素子である。
【００１７】
昇圧チョッパ回路16は、電源部15からの出力電圧を所望の電圧に変換する電流臨界型の力率改善回路(以下、「ＰＦＣ」という)であり、交流正弦波または交流矩形波の交流電力を直流変換する。この昇圧チョッパ回路16は、電源部15に対して、昇圧用のトランス(チョッパチョーク)であるインダクタL2と逆阻止用のダイオードD1との直列回路が電気的に接続されているとともに、インダクタL2とダイオードD1のアノードとの接続点に、ＭＯＳＦＥＴなどの(チョッピング用)スイッチング素子Ｑが接続され、出力側であるダイオードD1のカソード側に電解コンデンサなどの出力コンデンサC4が接続されている。
【００１８】
インダクタL2は、一次巻線L2aが整流素子22の出力側とダイオードD1のアノードとの間に接続されているとともに、二次巻線(補助巻線)L2bが抵抗R1を介して制御回路18の端子T1と接続されている。すなわち、この端子T1は、電流臨界点を検出するためのゼロ電流検出端子である。
【００１９】
スイッチング素子Ｑは、ドレイン端子がインダクタL2(一次巻線L2a)とダイオードD1のアノードとの接続点に接続されているとともに、出力側であるソース端子が抵抗R2を介してグランド電位に接続されている。また、このスイッチング素子Ｑには、ドレイン端子とソース端子との間に、フィルタ用のコンデンサC5が接続されている。スイッチング素子Ｑのソース端子は、抵抗R3を介して制御回路18の端子T2と接続されているとともに、コンデンサC6を介してグランド電位と接続されている。すなわち、この端子T2は、スイッチング素子Ｑに流れる電流を検出する電流検出端子である。そして、このスイッチング素子Ｑの制御端子であるゲート端子は、抵抗R4を介してグランド電位と接続されているとともに、直列接続された抵抗R5，R6を介して制御回路18の端子T3と接続されている。なお、抵抗R6の両端には、ダイオードD2が並列接続されている。すなわち、この端子T3は、スイッチング素子Ｑのスイッチングを制御するための制御端子である。
【００２０】
負荷制御回路は、例えば降圧チョッパ回路などのダウンコンバータであり、単数、あるいは複数のスイッチング素子を備え、これらスイッチング素子のスイッチングによって所定の定電流を負荷(光源)出力するようになっている。
【００２１】
制御回路18は、昇圧チョッパ回路16の入力電圧Vinと出力電圧Voutとに基づいてスイッチング素子Ｑのオン時間およびオフ時間を設定する制御ＩＣであり、本実施形態では、いわゆる乗算器(マルチプライヤ)制御方式のものが用いられる。この制御回路18は、昇圧チョッパ回路16の入力電圧Vinを検出する入力電圧検出部25、および、昇圧チョッパ回路16の出力電圧Voutを検出する出力電圧検出部26と電気的に接続されている。また、この制御回路18は、誤差増幅器31と、乗算器32と、コンパレータ33，34と、ＯＲゲート35と、ドライバ回路36とを備えている。そして、この制御回路18は、端子T4を介してグランド電位と接続されている。すなわち、この端子T4は、制御回路18のグランド電位を設定する接地端子である。
【００２２】
入力電圧検出部25は、整流素子22と入力コンデンサC1との間に接続されている。この入力電圧検出部25は、複数の(入力電圧)検出抵抗R7〜R10が直列に接続されて構成され、これら検出抵抗R7〜R10の分圧によって昇圧チョッパ回路16の入力電圧Vin(電源部15の出力電圧)を検出するようになっている。そして、検出抵抗R9，R10の接続点(中点)が制御回路18の端子T5と接続されているとともに、コンデンサC7を介してグランド電位と接続されている。すなわち、この端子T5は、昇圧チョッパ回路16の入力電圧Vinを検出する入力電圧検出端子である。
【００２３】
出力電圧検出部26は、ダイオードD1のカソードと出力コンデンサC4との間に接続されている。この出力電圧検出部26は、複数の(出力電圧)検出抵抗R11〜R15が直列に接続されて構成され、これら検出抵抗R11〜R15の分圧によって昇圧チョッパ回路16の出力電圧Vout(負荷制御回路の入力電圧)を検出するようになっている。そして、検出抵抗R13，R14の接続点(中点)が制御回路18の端子T6と接続されているとともに、コンデンサC8を介してグランド電位と接続されている。すなわち、この端子T6は、昇圧チョッパ回路16の出力電圧Voutを検出する出力電圧検出端子である。
【００２４】
誤差増幅器31は、例えばトランスコンダクタンスタイプのもので、非反転入力端子に基準電圧Vth1が接続され、反転入力端子に端子T6を介して出力電圧検出部26の検出抵抗R13，R14の接続点(中点)が接続され、昇圧チョッパ回路16の出力電圧Vout(出力電圧Voutに対応(比例)する出力検出電圧)と基準電圧Vth1とを比較しその誤差を増幅するものである。また、この誤差増幅器31の出力端子には、制御回路18の端子T7と接続され、この端子T7には、コンデンサC9と、抵抗R16およびコンデンサC10との並列回路が接続されている。コンデンサC9と抵抗R16は、制御回路18の応答時間を設定するもので、昇圧チョッパ回路16の出力電圧Voutの僅かな変化に応答して入力電流が歪まないようにするために、一般的には、昇圧チョッパ回路16の出力電圧制御を、外部電源(商用交流電源ｅ)周期の半波間で制御が掛からないように容量が選択されている。すなわち、端子T7は、制御回路18の応答時間を設定するための設定端子である。
【００２５】
乗算器32は、誤差増幅器31の出力信号(電圧Vcomp)と、端子T5を介して入力電圧検出部25の検出抵抗R9，R10の接続点(中点)と接続され、これら出力信号と昇圧チョッパ回路16の入力電圧Vin(入力電圧Vinに対応(比例)する入力検出電圧)とを乗算するものである。
【００２６】
コンパレータ33は、非反転入力端子に乗算器32の出力側が接続され、反転入力端子にスイッチング素子Ｑと抵抗R2との接続点が抵抗R3および端子T2を介して接続され、乗算器32の出力信号と、昇圧チョッパ回路16のスイッチング素子Ｑのドレイン電流(電源電流)に対応(比例)する電圧とを比較するものである。そして、このコンパレータ33は、端子T2を介して検出したスイッチング素子Ｑのドレイン電流に比例した電圧である抵抗R2の両端電圧が乗算器32の出力電圧以上となったときにスイッチング素子Ｑのスイッチングを停止させるオフ信号をＯＲゲート35に出力するようになっている。ここで、この端子T2には、入力電圧検出部25の検出抵抗R8，R9の接続点(中点)との間に、この端子T2に対してコンパレータ33のバイアス電圧を印加する抵抗R17が接続されている。したがって、この抵抗R17により、コンパレータ33に対して、昇圧チョッパ回路16の入力電圧Vinに対応して変動するバイアス電圧が印加されるようになっている。そして、このコンパレータ33と抵抗R17および端子T2とにより、電流検出部38が構成されている。
【００２７】
コンパレータ34は、過電圧保護用のものであり、反転入力端子に端子T6を介して出力電圧検出部26の検出抵抗R13，R14の接続点(中点)が接続され、非反転入力端子に基準電圧Vth2が接続され、昇圧チョッパ回路16の出力電圧Vout(出力電圧Voutに対応(比例)する出力検出電圧)と基準電圧Vth2とを比較するものである。そして、このコンパレータ34は、端子T6を介して検出した昇圧チョッパ回路16の出力電圧Voutが基準電圧Vth2以上となったときにスイッチング素子Ｑのスイッチングを停止させるオフ信号をＯＲゲート35に出力するものである。基準電圧Vth2は、例えば昇圧チョッパ回路16の出力レギュレーション電圧の＋１０％(１０％増し)程度に設定されている。
【００２８】
ＯＲゲート35は、入力端子にコンパレータ33，34の出力端子が接続され、出力端子がドライバ回路36と接続されている。したがって、このＯＲゲート35は、コンパレータ33とコンパレータ34とのいずれかからオフ信号が入力された際に、ドライバ回路36へとオフ信号を出力するようになっている。
【００２９】
ドライバ回路36は、端子T3を介してスイッチング素子Ｑのゲート端子と接続されているとともに、端子T1を介してインダクタL2の二次巻線(補助巻線)L2bと接続され、かつ、ＯＲゲート35の出力端子と接続されて、二次巻線L2bに誘起された一次巻線L2aの誘起電圧に比例した電圧に基づいてインダクタL2に流れる電流の臨界点を検出している。そして、このドライバ回路36は、二次巻線L2bからの電圧に基づいてインダクタL2の電流がゼロになったことを検出すると、スイッチング素子Ｑをオン状態にするようになっているとともに、ＯＲゲート35からオフ信号が入力されたときにスイッチング素子Ｑをオフ状態にするようになっている。
【００３０】
次に、上記一実施形態の動作を説明する。
【００３１】
電源装置11を起動すると、商用交流電源ｅが整流素子22で全波整流された電圧が昇圧チョッパ回路16に入力される。なお、入力コンデンサC1は、ＰＦＣのため、ＰＦＣの動作中は平滑化されないように小さな容量値が使用される。昇圧チョッパ回路16では、制御回路18のドライバ回路36によりスイッチング素子Ｑがスイッチング動作され、整流素子22で全波整流された電源電圧を所定の電源電圧に昇圧し、出力コンデンサC4により平滑された電圧を負荷制御回路に供給する。そして、この負荷制御回路により所定の電圧に降圧して負荷(光源)に供給する。
【００３２】
制御回路18では、誤差増幅器31が、昇圧チョッパ回路16の出力電圧Vout(出力電圧Voutに対応(比例)する出力検出電圧)と基準電圧Vth1とを比較しその誤差を増幅して出力信号として出力し、この出力信号と昇圧チョッパ回路16の入力電圧Vin(入力電圧Vinに対応(比例)する入力検出電圧)とが乗算器32で乗算されてコンパレータ33の非反転入力端子に入力される。このコンパレータ33では、非反転入力端子に入力された乗算器32の出力信号と、反転入力端子に入力されたスイッチング素子Ｑのドレイン電流に対応する電圧とを比較し、その比較結果に基づいてＯＲゲート35に信号を出力する。また、コンパレータ34は、反転入力端子に入力された昇圧チョッパ回路16の出力電圧Vout(出力電圧Voutに対応(比例)する出力検出電圧)と非反転入力端子に入力された基準電圧Vth2とを比較し、その比較結果に基づいてＯＲゲート35に信号を出力する。そして、ＯＲゲート35を介して信号が入力されたドライバ回路36では、コンパレータ33，34からの出力信号、および、二次巻線L2bを介して検出したインダクタL2に流れる電流がゼロになるタイミング信号に基づき、スイッチング素子Ｑのゲート信号を生成する。この結果、昇圧チョッパ回路16の出力電圧Voutに対応(比例)する出力検出電圧が基準電圧Vth1に近づくように、すなわち力率を改善しながら、昇圧チョッパ回路16の出力電圧Voutが設定電圧に近づくようにフィードバック制御されるとともに、昇圧チョッパ回路16の出力電圧Voutが基準電圧Vth2以上にならないようにする。
【００３３】
ここで、ＰＦＣの負荷電力が微小になり、誤差増幅器31の出力信号(電圧Vcomp)が制御範囲以下となった場合、乗算器32の出力に残留した僅かな電圧とコンパレータ33自体のオフセット電圧とがプラス側であると、誤差増幅器31の出力信号(電圧Vcomp)が制御範囲下限以下であってもコンパレータ33からオフ信号が出力されず、二次巻線L2bまたはリスタートタイマ(電源起動時１発目、保護機能停止後の１発目などでのオンを補償するタイマ)からのオン信号が入ると、毎サイクルオンし、スイッチング素子Ｑのスイッチングが停止している期間をつくることができず、昇圧チョッパ回路16の出力電圧Voutが上昇してしまう。そこで、本実施形態では、電流検出部38の端子T2を介して、コンパレータ33の反転入力端子に抵抗R17によるバイアス電圧が印加している。このため、コンパレータ33のオフセット電圧をバイアス電圧によって低減し、誤差増幅器31の出力信号(Vcomp)が制御範囲以下となった場合、乗算器32の出力に残留した僅かな電圧とコンパレータ33自体のオフセット電圧とがプラス側であったとしても、スイッチング素子Ｑを発振させない期間を作って(歯抜け発振)、昇圧チョッパ回路16の出力電圧Voutの上昇を抑制できる。
【００３４】
例えば、コンパレータ33に対してバイアス電圧を印加しない従来例に対応する比較例では、図２(b)に示すように、例えば負荷である光源を全光状態から５％調光状態に切り換えるなど、負荷電流ILを減少させた軽負荷の場合、出力電圧Voutが基準電圧Vth2まで上昇するのに対して、本実施形態に対応する実施例では、図２(a)に示すように、負荷電流ILを減少させた軽負荷の場合でも、出力電圧Voutが上昇しない。なお、図２において、VGSはスイッチング素子Ｑをオンオフさせる電圧である。
【００３５】
しかも、本実施形態では、抵抗R17により端子T2を介してコンパレータ33に印加されるバイアス電圧が商用交流電源ｅの入力電圧の山部分では、バイアス電圧によるオフセット量が多くなり、逆に谷部分ではオフセット量が小さくなる。したがって、より多くの電力を出力側に送ることができる商用交流電源ｅの入力電圧の山部分では電流を抑制し、電流が流れにくくなり力率や全高調波歪率などを悪化させている谷部分の期間では電流を流れやすくすることで、力率および全高調波歪率の悪化(力率の低下や高調波歪みの増加)を抑制できる。
【００３６】
例えば、図３(a)に示すように、昇圧チョッパ回路16の入力電圧Vinが小さい場合でも、図３(b)に示すように、昇圧チョッパ回路16の入力電圧Vinが大きい場合でも、本実施形態に対応する実施例では、バイアス電圧を印加しない従来例に対応する比較例１に対して全高調波歪率が悪化しておらず、単なる直流的な定電圧であるバイアス電圧を印加した従来例に対応する比較例２と比較して全高調波歪率が小さい。
【００３７】
なお、上記一実施形態において、昇圧チョッパ回路16としては、電流臨界型以外でも、電流連続型、あるいは電流不連続型などでもよい。
【００３８】
本発明の一実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３９】
11    電源装置
16    昇圧チョッパ回路である力率改善回路
25    入力電圧検出部
26    出力電圧検出部
31    誤差増幅器
32    乗算器
33    コンパレータ
38    電流検出部
Ｑ    スイッチング素子
R7〜R10   検出抵抗
R17   抵抗
T2    電流検出端子である端子
【図１】
0006557460.tif 000002
【図２】
0006557460.tif 000003
【図３】
0006557460.tif 000004