(57)【特許請求の範囲】
【請求項１】
ベースバンド信号を生成するベースバンド信号生成部と、
前記ベースバンド信号に対して０から１、または１から０へ信号が切り替わる過渡状態の部分を多値の信号の正弦波へと置換する正弦波置換部と、
前記正弦波置換部で置換された多値の信号を２値の信号へと変調するデルタシグマ型変調部と、
を備える
ことを特徴とする無線機。
【請求項２】
請求項１において、
さらに、
搬送波を生成する搬送波生成部と、
前記搬送波に前記デルタシグマ型変調部の出力信号を変調する搬送波変調部と、
を備える
ことを特徴とする無線機。
【請求項３】
請求項２において、
さらに、
前記搬送波変調部からの送信信号を増幅する電力増幅器と、
増幅された前記送信信号の帯域制限をする帯域制限フィルタと、
該帯域制限フィルタを通過した送信信号を電波として出力するアンテナと、
を備える
ことを特徴とする無線機。
【請求項４】
請求項２または請求項３において、
前記搬送波変調部の変調がＢＰＳＫ変調方式である
ことを特徴とする無線機。
【請求項５】
請求項２または請求項３において、
前記正弦波置換部および前記デルタシグマ型変調部をそれぞれ二つ有し、前記搬送波変調部の変調がＱＰＳＫ変調方式である
ことを特徴とする無線機。
【請求項６】
請求項１において、
前記ベースバンド信号生成部、前記正弦波置換部、および前記デルタシグマ型変調部がデジタル回路で構成されている
ことを特徴とする無線機。
【請求項７】
請求項６において、
前記ベースバンド信号生成部、前記正弦波置換部、および前記デルタシグマ型変調部がＦＰＧＡに実装されている
ことを特徴とする無線機。
【請求項８】
ベースバンド信号を生成するベースバンド信号生成部と、
ベースバンド信号に対して０から１、または１から０へ信号が切り替わる過渡状態の部分を多値の信号のシグモイド関数で置換する推移箇所置換部と、
前記推移箇所置換部で置換された多値の信号を２値の信号へと変調するデルタシグマ型変調部と、
搬送波を生成する搬送波生成部と、
前記搬送波に前記デルタシグマ型変調部の出力信号を変調する搬送波変調部と、
を備える
ことを特徴とする無線機。
【請求項９】
請求項８において、
さらに、
前記搬送波変調部からの送信信号を増幅する電力増幅器と、
増幅された前記送信信号の帯域制限をする帯域制限フィルタと、
該帯域制限フィルタを通過した送信信号を電波として出力するアンテナと、
を備える
ことを特徴とする無線機。
【請求項１０】
ベースバンド信号を生成するベースバンド信号生成部と、
前記ベースバンド信号に対して０から１、または１から０へ信号が切り替わる過渡状態の部分を多値の信号の正弦波へと置換する正弦波置換部と、
搬送波の生成および搬送波に前記正弦波置換部から出力されるベースバンド信号を変調するデジタル回路で構成された搬送波変調部と、
前記搬送波変調部の出力の多値の信号を２値の信号へと変調するデルタシグマ型変調部と、
を備える
ことを特徴とする無線機。
【請求項１１】
請求項１０において、
前記ベースバンド信号生成部、前記正弦波置換部、前記搬送波変調部、および前記デルタシグマ型変調部がＦＰＧＡに実装されている
ことを特徴とする無線機。
【請求項１２】
請求項１０または請求項１１において、
さらに、
前記デルタシグマ型変調部からの送信信号を増幅する電力増幅器と、
増幅された前記送信信号の帯域制限をする帯域制限フィルタと、
該帯域制限フィルタを通過した送信信号を電波として出力するアンテナと、
を備える
ことを特徴とする無線機。
【請求項１３】
ベースバンド信号を生成するベースバンド信号生成部と、
ベースバンド信号を送信データに変換する信号処理を事前に計算して保持した送信データテーブルを有し、前記ベースバンド信号から前記送信データテーブルに基づき送信データを生成する送信データ生成部と、
を備える
ことを特徴とする無線機。
【請求項１４】
請求項１３において、
前記ベースバンド信号生成部と前記送信データ生成部とがＦＰＧＡに実装されている
ことを特徴とする無線機。
【請求項１５】
請求項１３または請求項１４において、
さらに、
前記送信データ生成部からの送信信号を増幅する電力増幅器と、
増幅された前記送信信号の帯域制限する帯域制限フィルタと、
該帯域制限フィルタを通過した送信信号を電波として出力するアンテナと、
を備える
ことを特徴とする無線機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線機に関する。
【背景技術】
【０００２】
本技術分野の背景技術として、特許文献１および特許文献２がある。
特許文献１には、「変調信号が入力され、時間平均したときに所定のアナログ信号となるディジタルの選択信号に変換する信号変換手段と、前記選択信号に基づき周波数が等しく位相または振幅が異なる信号のうち１つを選択して出力する選択手段とを具備することを特徴とする変調器（［特許請求の範囲］請求項１参照）。」と記載され、変調器の技術が開示されている。
また、特許文献２には、「低次高調波除去器２０は、ベースバンド信号とベースバンド信号の周期より短い周期を有する基準クロック信号とが供給され、ベースバンド信号の符号の変化に応じて基準クロック信号に同期して正弦波信号を近似した電圧を出力する。アナログフィルタ２２は、低次高調波除去器２０の出力信号より、高調波成分を除去する（［要約］［解決手段］参照）。」と記載され、無線装置の技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許３４１９４８４号明細書
【特許文献２】特開２００５−３４１２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記特許文献１、特許文献２には、次のような各課題がある。
特許文献１には、ΔΣ型変調回路を用いてベースバンド信号を帯域制限する方法について記載されている。しかしこの方法では、搬送波の周波数に近い周波数を制限することはできず、隣接チャンネル漏洩電力を制限するためのフィルタが追加で必要となって回路規模が増大するという課題がある。
また、特許文献２にはアナログスイッチを用いてベースバンド信号の高周波成分を除去する方法が記載されている。しかしこの方法では振幅変調が必要であり、またデジタル回路外部にアナログスイッチが必要となって回路規模が増大するという課題がある。
【０００５】
本発明は、前記した課題に鑑みて創案されたものであり、ベースバンド信号の帯域制限を、小さな回路規模で満たす無線機を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明の無線機は、ベースバンド信号を生成するベースバンド信号生成部と、前記ベースバンド信号に対して０から１、または１から０へ信号が切り替わる過渡状態の部分を多値の信号の正弦波へと置換する正弦波置換部と、前記正弦波置換部で置換された多値の信号を２値の信号へと変調するデルタシグマ型変調回路と、を備える。
また、その他の手段は、発明を実施するための形態のなかで説明する。
【発明の効果】
【０００７】
本発明によれば、ベースバンド信号の帯域制限を、小さな回路規模で満たす無線機を提供できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る無線機として、送信機の構成例を示すブロック図である。
【図２】本発明の第１実施形態に係る正弦波置換部の構成を示すブロック図である。
【図３】本発明の第１実施形態に係るデルタシグマ型変調部の構成例を示す図である。
【図４】本発明の第１実施形態に係るベースバンド信号生成部のベースバンド信号の信号波形を示す図である。
【図５】本発明の第１実施形態に係る正弦波置換部の出力の信号波形を示す図である。
【図６】本発明の第１実施形態に係るデルタシグマ型変調回路の出力の信号波形を示す図である。
【図７Ａ】本発明の第１実施形態に係るベースバンド信号生成部の出力波形の周波数スペクトルを示す図である。
【図７Ｂ】本発明の第１実施形態に係るデルタシグマ型変調部の出力波形の周波数スペクトルを示す図である。
【図８】本発明の第１実施形態に係る無線機として、受信機の構成例を示すブロック図である。
【図９】本発明の第２実施形態に係る無線機として、送信機の構成例を示すブロック図である。
【図１０】本発明の第３実施形態に係る無線機として、送信機の構成例を示すブロック図である。
【図１１】本発明の第３実施形態に係る推移箇所置換部の構成例を示すブロック図である。
【図１２】正弦波と標準シグモイド関数との比較を示す図である。
【図１３】本発明の第４実施形態に係る無線機として、送信機の構成例を示すブロック図である。
【図１４】本発明の第４実施形態に係る搬送波変調部の構成例を示すブロック図である。
【図１５】本発明の第５実施形態に係る無線機として、送信機の構成例を示すブロック図である。
【図１６】本発明の第５実施形態に係る送信データ生成部の回路構成である。
【図１７】比較例としての送信機の構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態（以下においては「実施形態」と表記する）を、図面を参照して説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、重複する説明は、適宜、省略する。
【００１０】
≪第１実施形態≫
本発明の第１実施形態に係る無線機として、外付けのフィルタを用いることなくベースバンド信号を帯域制限する無線の通信機の例を説明する。なお、本実施形態では使用する無線周波数帯として４２０ＭＨｚ帯、ベースバンド信号の周波数として４ｋＨｚを用いる。
図１は、本発明の第１実施形態に係る無線機として、送信機１００の構成例を示すブロック図である。
図１において、ベースバンド信号生成部１０１で、送信する信号のベースバンド信号（１０１２）が生成される。
ベースバンド信号生成部１０１で生成されたベースバンド信号（１０１２）は、正弦波置換部１０２に入力される。また、それと併せて、ベースバンド信号の周波数の情報（１０１３）も、ベースバンド信号生成部１０１から正弦波置換部１０２へと入力される。
【００１１】
正弦波置換部１０２では、ベースバンド信号（１０１２）が１（あるいはＨｉｇｈ）の状態から０（あるいはＬｏｗ）の状態へと遷移する部分、及び０の状態から１の状態へと遷移する部分（信号が切り替わる過渡状態の部分）を多値の信号（例えば８ビット）の正弦波へと置換する。前者の場合はπ／２〜３π／２（π／２〜−π／２）の範囲の正弦波、後者は３π／２〜π／２（−π／２〜π／２）の範囲の正弦波へと置換する。
ベースバンド信号（１０１２）が１の状態から０の状態へ、あるいは０の状態から１の状態へ遷移する際に正弦波へ置換するのは、遷移の際の高周波成分（ノイズ源）を低減するためである。
この正弦波置換部１０２の機能、構成は、本（第１）実施形態の大きな特徴であるので、詳細な構成と動作について、再度、後記する。
【００１２】
正弦波置換部１０２により置換された信号（１２０５）は、デルタシグマ型変調部（ΔΣ変調部、ΔΣ変調回路）１０３に入力される。デルタシグマ型変調部１０３は、正弦波置換部１０２により置換され多値信号化（例えば８ビット）されたベースバンド信号（１２０５）を再び２値信号（１ビット）へと変調する。
このデルタシグマ型変調部１０３の詳細な構成と動作については、再度、後記する。
【００１３】
以上のベースバンド信号生成部１０１、正弦波置換部１０２、およびデルタシグマ型変調部１０３は、すべてＦＰＧＡ（Field Programmable Gate Array）１０９のデジタル回路として実装（搭載）される。
そしてデルタシグマ型変調部１０３の出力は、例えばＬＶＤＳ（Low voltage differential signaling）のようなデジタル信号規格を用いてＦＰＧＡ１０９から出力される。
【００１４】
ＦＰＧＡ１０９から出力された信号（１３０５）は、乗算器（搬送波変調部）１０４で搬送波生成部１０８により生成された搬送波と乗算される。
この搬送波生成部１０８と乗算器１０４により、搬送波にベースバンド信号（１３０５）をＢＰＳＫ（Binary Phase Shift Keying）で変調することができる。
すなわち、乗算器１０４は、搬送波生成部１０８の搬送波に、デルタシグマ型変調部１０３の出力のベースバンド信号（１３０５）を変調する搬送波変調部の機能を有している。
搬送波生成部１０８は、例えばＰＬＬ（Phase Locked Loop）などの回路によって構成される。
乗算器（搬送波変調部）１０４で変調された搬送波の信号（１４０５）は、電力増幅器（ＰＡ：Power Amplifier）１０５で増幅され、帯域制限フィルタ（ＢＰＦ：Band-pass filter）１０６によって帯域制限された後、アンテナ（送信アンテナ）１０７から電波として出力される。
【００１５】
なお、図１における乗算器１０４、搬送波生成部１０８、電力増幅器１０５、および帯域制限フィルタ１０６は、すべてアナログ回路である。また、ＦＰＧＡ１０９の内部はすべてデジタル回路である。
また、正弦波置換部１０２によってベースバンド信号の高調波は、十分に低減されているため、帯域制限フィルタ１０６では帯域外の放射を制限するだけでよい。４２０ＭＨｚ帯の無線機の場合、１０ＭＨｚ程度の帯域幅を持つフィルタで十分である。
なお、正弦波置換部１０２については、次に、詳細に説明する。
【００１６】
＜正弦波置換部の詳細＞
正弦波置換部１０２については、前記のように概略の機能・構成を説明したが、正弦波置換部１０２を用いることが、本（第１）実施形態の大きな特徴であるので、構成と動作について、以下に詳しく説明する。
図２は、本発明の第１実施形態に係る正弦波置換部１０２の構成を示すブロック図である。
図２において、正弦波置換部１０２は、第１正弦波置換部１１３、第２正弦波置換部１２３、正弦波周波数決定部１２２、遅延器１２１、およびスイッチ（ＳＷ）１２５を備えて構成される。
また、正弦波置換部１０２には、ベースバンド信号１０１２とベースバンド周波数情報１０１３が入力される。
【００１７】
正弦波置換部１０２に入力されたベースバンド信号１０１２は、まず三つの信号（１０１２Ａ，１０１２Ｂ，１０１２Ｃ）に分配される。
信号１０１２Ａは、そのままスイッチ（ＳＷ）１２５へと第１の切替信号として入力される。
信号１０１２Ｂは、遅延器１２１によってベースバンド信号の１周期分、遅延された後、信号１０１２Ｄとして、スイッチ（ＳＷ）１２５に第２の切替信号として入力される。
【００１８】
信号１０１２Ｃは、さらに四つの信号（Ｃ００，Ｃ１１，Ｃ０１，Ｃ１０）に分配される。
四つの信号（Ｃ００，Ｃ１１，Ｃ０１，Ｃ１０）のうち二つの信号（Ｃ００，Ｃ１１）は、スイッチ２０５にそれぞれ直接、入力される。
信号Ｃ００は、Ｌｏｗの信号、信号Ｃ１１は、Ｈｉｇｈの信号である。後記する図４、図５では、信号Ｃ００は、Ｌｏｗの信号、すなわち「−１」の信号である。
また、信号Ｃ１１は、Ｈｉｇｈの信号、すなわち「１」の信号である。
残りの二つの信号（Ｃ０１，Ｃ１０）は、信号Ｃ０１が０から１へ変化する信号であり、信号Ｃ１０が１から０へ変化する信号である。
信号Ｃ０１、および信号Ｃ１０は、それぞれ第１正弦波置換部１１３、第２正弦波置換部１２３に入力し、その変化する過渡状態を、それぞれ緩やかに変化する正弦波に置換される。
【００１９】
なお、第１正弦波置換部１１３は、（−π／２〜π／２）の範囲で、第２正弦波置換部１２３は、（π／２〜−π／２）の範囲で、それぞれ正弦波に置換する。
これらの第１正弦波置換部１１３、第２正弦波置換部１２３は、正弦波のデータテーブルを持ち、そのデータテーブルと入力信号を置換する。このデータテーブルは、次に説明するベースバンド周波数情報１０１３に基づき、正弦波周波数決定部１２２において生成される。
とくに周波数上の制約がない場合は、置換する正弦波の周波数として、ベースバンド信号の周波数と同じものを用いるのが望ましい。
【００２０】
また、正弦波置換部１０２に入力されたベースバンド周波数情報１０１３は、二つの信号（１０１３Ａ，１０１３Ｂ）に分配される。
信号１０１３Ａは、前記の遅延器１２１の遅延量（ベースバンド信号の１周期分）を決定する。例えばベースバンド信号の周波数が４ｋＨｚの場合、遅延量は２５０μｓとなる。
信号１０１３Ｂは、正弦波周波数決定部１２２に入力する。そして前記したように、正弦波周波数決定部１２２で、ベースバンド周波数情報１０１３である信号１０１３Ｂに基づき、正弦波のデータテーブルを生成する。
正弦波周波数決定部１２２で生成された正弦波のデータテーブルは、信号１１２２で第１正弦波置換部１１３、第２正弦波置換部１２３に送られる。
【００２１】
スイッチ１２５は、前記した入力信号（Ｃ００，Ｃ１１）と、入力信号（Ｃ０１，Ｃ１０）とを、それぞれ第１正弦波置換部１１３と第２正弦波置換部１２３で置換した合計四つの信号を、適宜、二つの信号（１０１２Ａ，１０１２Ｄ）で切り替えることにより、所定の信号波形を形成するものである。
それら四つの信号から１つの信号が、スイッチ１２５により選択されて、出力の信号１２０５となる。
【００２２】
このスイッチ１２５により選択される出力の信号１２０５では、正弦波置換部１０２（第１正弦波置換部１１３、第２正弦波置換部１２３）によって、デジタル信号の急峻な遷移部が緩やかな正弦波へと置換され、周波数スペクトルに含まれる２倍波以上の高周波成分を低減することが可能である。
なお、以上において、「正弦波置換部１０２（第１正弦波置換部１１３、第２正弦波置換部１２３）によって、デジタル信号の急峻な遷移部が緩やかな正弦波へと置換され」と表記したが、正弦波形を含む正弦波置換部１０２の信号は、デジタル信号であって、アナログ信号ではない。すなわち、正弦波形を多値（例えば８ビット）のデジタル（０，１）信号の組み合わせによって扱われる。
【００２３】
＜デルタシグマ型変調部の詳細＞
次に、デルタシグマ型変調部１０３の詳細について説明する。
図３は、本発明の第１実施形態に係るデルタシグマ型変調部（ΔΣ変調部、ΔΣ変調回路）１０３の構成例を示す図である。
図３において、入力された信号１２０５は、減算器３０１、加算器３０２を介して、フリップフロップ３０３，３０４で２クロック遅延された後、量子化器３０５で量子化され２値の信号１３０５となる。
量子化器３０５の閾値は、入力信号の振幅１に対して、中間の値の０．５とする。
フリップフロップ３０４の出力は、フィードバック線（１３０４）を通り、加算器３０２で入力信号と加算される。また、量子化器３０５の出力（１３０５）は、フィードバック線（１３０５Ｂ）を通り、減算器３０１で入力信号から減算される。
なお、図３に示すデルタシグマ型変調部１０３は、一般的に知られた回路構成であるので、動作の詳細については、説明を省略する。
【００２４】
以上の構成のデルタシグマ型変調部１０３において、入力信号は多値（例えば８ビット）であるのに対して、出力信号は１ビットの２値（０，１）に変換される。
デルタシグマ型変調部１０３を用いることにより、入力信号のスペクトル（周波数スペクトル）を維持したまま、多値（例えば８ビット）の入力信号を２値（１ビット）の出力信号へと変調できる。
この変調の際には、デルタシグマ型変調部１０３の動作周波数（フリップフロップ３０３，３０４のクロック周波数で定まる）は、入力信号の周波数に対して十分高いことが望ましい。本実施形態では入力信号４ｋＨｚに対して、動作周波数１０ＭＨｚを用いている。
【００２５】
＜波形のシミュレーション結果＞
次に、本（第１）実施形態の回路中の波形のシミュレーション結果を示す。
【００２６】
《ベースバンド信号生成部の出力波形》
図４は、本発明の第１実施形態に係るベースバンド信号生成部１０１（図１）のベースバンド信号の信号波形を示す図である。
図４において、横軸は時間の推移であり、単位は秒である。また縦軸は電圧であって、ＨｉｇｈとＬｏｗをそれぞれ１と−１のデジタル値に正規化するとともに、その中間値を例示している。
図４におけるベースバンド信号の信号波形は、１と−１から構成されているので、信号が変化する過渡期において、非常に高い高周波成分を有することになる。
【００２７】
《正弦波置換部の出力波形》
図５は、本発明の第１実施形態に係る正弦波置換部１０２（図１）の出力の信号波形を示す図である。
図５において、横軸は時間の推移であり、単位は秒である。また縦軸は電圧であって、ＨｉｇｈとＬｏｗを、それぞれ１と−１のデジタル値に正規化するとともに、その中間値を示している。
図５においては、１から−１、および、−１から１へ変化する過渡期において、正弦波形となっている。このため高周波成分が低減されている。
なお、図５において、信号が１から−１、および、−１から１へ変化する過渡期において、正弦波形であるとして、わかりやすくするために模式的にアナログ波形として描いているが、実際には、アナログ信号に相当する中間値を複数ビット（例えば８ビット）の０，１のデジタル信号である。すなわち、前記したように正弦波置換部１０２、ベースバンド信号生成部１０１、およびデルタシグマ型変調部（ΔΣ変調部）１０３の実際の構成は、すべてデジタル信号によるデジタル回路である。
【００２８】
《デルタシグマ型変調部の出力波形》
図６は、本発明の第１実施形態に係るデルタシグマ型変調部１０３の出力の信号波形を示す図である。
図６において、横軸は時間の推移であり、単位は秒である。また縦軸は電圧であって、ＨｉｇｈとＬｏｗを、それぞれ１と−１のデジタル値に正規化するとともに、その中間値を例示している。
図６において、黒く塗りつぶされて表記されている箇所は、細いパルス（１０ＭＨｚ）の集合である。また、１または−１を表す最小の単位時間は、４ＫＨｚの逆数の２５０μｓである。
また、図６においては、図５で表されていた多値の複数ビット（例えば８ビット）の信号が２値（０，１：１ビット）の信号に変換されている。
【００２９】
次に、図７Ａおよび図７Ｂを参照して、ベースバンド信号生成部１０１（図１）とデルタシグマ型変調部１０３（図１）のそれぞれの出力波形の周波数スペクトルについて示す。
【００３０】
《ベースバンド信号生成部の出力波形の周波数スペクトル》
図７Ａは、本発明の第１実施形態に係るベースバンド信号生成部１０１（図１）の出力波形の周波数スペクトルを示す図である。
図７Ａにおいて、横軸は周波数で、中心を０として、右端が２×１０４Ｈｚである。また、縦軸はパワースペクトル密度(振幅の２乗)であり、対数で相対的に表記している。
横軸の中心を０とするスペクトルの山から、隣の山は、無線として隣接するチャンネルであって、この図７Ａで計測した隣接チャンネル漏洩電力は約−２０ｄＢである。
【００３１】
《デルタシグマ型変調回路の出力波形の周波数スペクトル》
図７Ｂは、本発明の第１実施形態に係るデルタシグマ型変調部１０３（図１）の出力波形の周波数スペクトルを示す図である。
図７Ｂにおいて、横軸は周波数で、中心を０として、右端が２×１０４Ｈｚである。また、縦軸はパワースペクトル密度(振幅の２乗)であり、対数で相対的に表記している。
横軸の中心を０とする周波数スペクトルの山から、隣の山は、無線として隣接するチャンネルであって、この図７Ｂで計測した隣接チャンネル漏洩電力は約−５０ｄＢである。
【００３２】
《図７Ａと図７Ｂの周波数スペクトルの比較》
図７Ａに示すベースバンド信号生成部１０１（図１）の出力波形の周波数スペクトル（適宜、「スペクトル」と簡易的に表記する）に対し、図７Ｂに示すデルタシグマ型変調部１０３（図１）の出力波形のスペクトルは、横軸の中心を０とするスペクトルの山から、隣の山の高さは、小さくなっている。
無線機、あるいは送信機としては、中心を０とするスペクトルの山から、隣の山は、前記したように隣接チャネルに相当することがある。
図７Ａ、図７Ｂにおいて、この隣の山への信号への影響、すなわち隣接チャンネル漏洩電力は、前記したように図７Ａでは、約−２０ｄＢであり、図７Ｂでは、約−５０ｄＢである。
【００３３】
図１において、ベースバンド信号生成部１０１の出力とデルタシグマ型変調部１０３の出力との間には、正弦波置換部１０２とデルタシグマ型変調部１０３がある。
前記したように、デルタシグマ型変調部１０３は、入力信号のスペクトルを維持したまま、多値の入力信号を２値の出力信号へと変調する機能・特性を有している。
したがって、スペクトルの特性を反映した隣接チャンネル漏洩電力が、図７Ａでは、約−２０ｄＢであって、図７Ｂでは、約−５０ｄＢとなって、隣接チャンネル漏洩電力が低減されたことの大半は、正弦波置換部１０２（図１）を設けたことの効果である。
すなわち、正弦波置換部１０２で、０から１もしくは１から０の信号変化の遷移箇所を正弦波に置換した効果である。
【００３４】
４２０ＭＨｚ帯特定小電力の無線規格が−４０ｄＢであることを考慮すると、正弦波置換部１０２を入れない場合には、前記の図７Ａで説明したように隣接チャンネル漏洩電力が約−２０ｄＢとなって、そのままでは、規格外となる。
しかし、図１のように、正弦波置換部１０２を備えることにより、デルタシグマ型変調部（ΔΣ変調部、ΔΣ変調回路）１０３の出力において、前記の図７Ｂで説明したように、隣接チャンネル漏洩電力が約−５０ｄＢとなっている。すなわち、４２０ＭＨｚ帯特定小電力の無線規格の−４０ｄＢを満足するので、格別なフィルタを用いることなくベースバンド信号への帯域制限が満たされるようになる。
なお、図１における帯域制限フィルタ（ＢＰＦ）１０６の帯域は、図７Ａ、図７Ｂで示した横軸の周波数のさらに外側にあるので、帯域制限フィルタ（ＢＰＦ）１０６は、図７Ａ、図７Ｂに示した範囲の周波数には、影響を及ぼさない。
【００３５】
＜受信機＞
次に、無線の受信機の構成例について説明する。
図８は、本発明の第１実施形態に係る無線機として、受信機８００の構成例を示すブロック図である。
図８において、受信信号はアンテナ（受信アンテナ）８０７で受信された後、帯域制限フィルタ（ＢＰＦ）８０１で帯域制限され、低雑音増幅器（ＬＮＡ：Low Noise Amplifier）８０２で増幅される。
増幅された信号は二つの信号に分けられる。一方の信号は検波回路８０３に入力され、搬送波の再生に使用される。
また、他方の信号と、前記検波回路８０３で再生された搬送波とが、乗算器８０４で乗算される。
更に復調回路８０５で復調された後、データ取得部８０６で受信信号に含まれる送信されたベースバンド信号を取得することができる。
【００３６】
図８で示した受信機と、前記した本（第１）実施形態の送信機とを組み合わせれば、送受信可能な無線機が構成できる。前記した本（第１）実施形態の送信機を用いることによって、より小さな回路規模の無線機を提供できる。
なお、前記の検波回路８０３の代わりに例えば同期検波回路などを用いることもできる。
【００３７】
［比較例］
図１７は、比較例としての送信機９００の構成を示すブロック図である。なお、図９〜図１６については、後記する。
図１７において、送信機９００は、ベースバンド信号生成部１０１、デルタシグマ型変調部（ΔΣ変調部）１０３、乗算器１０４、搬送波生成部１０８、電力増幅器（ＰＡ）１０５、帯域制限フィルタ（ＢＰＦ）１０６、アンテナ１０７を備えて構成されている。
図１７で示した比較例としての送信機９００と、図１で示した本発明の第１実施形態に係る送信機１００との差は、図１における正弦波置換部１０２が、図１７の送信機９００には備えられていないことになる。
すなわち、比較例としての送信機９００では、図４で示した波形のベースバンド信号を直接、デルタシグマ型変調部１０３に入力している。
【００３８】
図１で示した本発明の第１実施形態に係る送信機１００では、図５で示した信号がＨｉｇｈからＬｏｗ、もしくはその逆の変化においては、変化の際の波形を正弦波に置き換えて、デルタシグマ型変調部（ΔΣ変調部）１０３に入力している。
したがって、比較例の図１７の送信機９００は、本発明の第１実施形態に係る図１の送信機１００に比較して、高周波成分が多く、また隣接チャンネル漏洩電力が大きく、図１７のそのまま回路構成では、実用的ではないという課題がある。
この図１７に示す比較例の送信機９００の課題を、解決するために、本発明の第１実施形態に係る送信機１００では、図１における正弦波置換部１０２を設けている。
【００３９】
≪第２実施形態≫
本発明の第２実施形態に係る無線機として、送信機２００の構成例を第１実施形態で用いたＢＰＳＫ（Binary Phase Shift Keying）でなく、ＱＰＳＫ（Quadrature Phase Shift Keying：４位相偏移変調）を用いることでベースバンド信号の周波数を上げずに通信データ量を増加させる例を説明する。
図９は、本発明の第２実施形態に係る無線機として、送信機の構成例を示すブロック図である。
図９において、図１ではそれぞれ一つであった正弦波置換部１０２とデルタシグマ型変調部（ΔΣ変調部、ΔΣ変調回路）１０３が、二つの正弦波置換部１０２Ｉ，１０２Ｑと二つのデルタシグマ型変調部（ΔΣ変調部、ΔΣ変調回路）１０３Ｉ，１０３Ｑで構成されている。
また、図９において、図１ではそれぞれ一つであった搬送波生成部１０８と乗算器（搬送波変調部）１０４が、二つの搬送波生成部１０８Ｉ，１０８Ｑと二つの乗算器（搬送波変調部）１０４Ｉ，１０４Ｑで構成されている。
また、図９において、乗算器（搬送波変調部）１０４Ｉ，１０４Ｑとで、それぞれ変調された二つの搬送波を合成する加算器２０４が設けられている。
【００４０】
なお、図９における電力増幅器（ＰＡ）１０５、帯域制限フィルタ（ＢＰＦ）１０６、およびアンテナ（送信アンテナ）１０７の構成は、図１と同様である。
また、正弦波置換部１０２Ｉ，１０２Ｑの具体的な回路構成は、図２に示した正弦波置換部１０２と同じ回路構成である。
また、デルタシグマ型変調部１０３Ｉ，１０３Ｑの具体的な回路構成は、図３に示したデルタシグマ型変調部１０３と同じ回路構成である。
また、ベースバンド信号生成部２０１、正弦波置換部１０２Ｉ，１０２Ｑ、デルタシグマ型変調部１０３Ｉ，１０３Ｑは、デジタル回路としてＦＰＧＡ１０９Ｂに実装（搭載）され構成されている。
【００４１】
図９において、ベースバンド信号生成部２０１では、ＱＰＳＫのＩ相、Ｑ相の２つのベースバンド信号が生成される。そして、ベースバンド信号生成部２０１は、正弦波置換部１０２Ｉと正弦波置換部１０２Ｑに、ベースバンド信号２１２Ｉ，２１２Ｑとベースバンド周波数情報２１３Ｉ，２１３Ｑとを、それぞれ送っている。
ベースバンド信号２１２Ｉ，２１２Ｑは、前記したように、図２と同じ構成の正弦波置換部１０２Ｉ，１０２Ｑによって、それぞれ０から１もしくは１から０の変化点で正弦波に置換される。
正弦波置換部１０２Ｉ，１０２Ｑの出力信号２０５Ｉ，２０５Ｑ（例えば８ビットの信号）は、デルタシグマ型変調部１０３Ｉ，１０３Ｑにそれぞれ入力し、それぞれ２値（１ビット）の信号（１３０５Ｉ，１３０５Ｑ）に変調されて出力される。
【００４２】
デルタシグマ型変調部１０３Ｉ，１０３Ｑからそれぞれ出力された信号（１３０５Ｉ，１３０５Ｑ）は、それぞれ乗算器（搬送波変調部）１０４Ｉ，１０４Ｑで搬送波に変調されて、二つの変調された搬送波（１４０５Ｉ，１４０５Ｑ）となる。
このとき、Ｉ相の搬送波生成部１０８Ｉでは正弦波が、Ｑ相の搬送波生成部１０８Ｑでは余弦波が生成される。正弦波と余弦波とは位相が異なるだけであるので、搬送波生成部１０８Ｉと搬送波生成部１０８Ｑとは同一の回路構成でよい。
このＩ相とＱ相の二つの変調された搬送波（１４０５Ｉ，１４０５Ｑ）は、加算器２０４で合成されて、一つの変調された搬送波（１４５５）となる。
この変調された搬送波（１４５５）は、電力増幅器１０５で増幅され、帯域制限フィルタ１０６で帯域制限され、アンテナ（送信アンテナ）１０７から電波として出力される。
【００４３】
図９で示した本発明の第２実施形態に係る無線機として、送信機２００の構成を用いることにより、ベースバンド信号に対するフィルタを用いることなく、ＱＰＳＫを用いた通信を実現できる。
このＱＰＳＫを用いることで、ベースバンド信号の周波数を上げずに、通信データ量を増加させることができる。
すなわち、小さな回路規模で通信データ量の大きい送信機、無線機を提供できる。
【００４４】
≪第３実施形態≫
本発明の第３実施形態に係る無線機として、第１実施形態で用いた正弦波でなく、シグモイド関数を用いた例を示す。
図１０は、本発明の第３実施形態に係る無線機として、送信機３００の構成例を示すブロック図である。
図１０において、図１の正弦波置換部１０２の代わりに推移箇所置換部１１２を備えている。推移箇所置換部１１２においては、０から１、もしくは１から０の変化点において、正弦波ではなく、シグモイド関数を用いて置換する。
また、図１１は、本発明の第３実施形態に係る推移箇所置換部１１２の構成例を示すブロック図である。
図１１において、第１推移箇所置換部２１３、第２推移箇所置換部２２３、置換周波数決定部２２２が、図２における第１正弦波置換部１１３、第２正弦波置換部１２３、正弦波周波数決定部１２２にそれぞれ置き換わったものである。
なお、図１０において、正弦波置換部１０２が推移箇所置換部１１２に置き換わる箇所、および図１１において、前記した箇所を除く、他の共通部分については、同様の機能と構成である。この共通部分の説明は、重複するので省略する。
【００４５】
＜シグモイド関数＞
まず、シグモイド関数について説明する。
シグモイド関数とは、次に示す式１によって、表わされる関数である。
【００４６】
【数１】
0006454596.tif 000002
【００４７】
式１において、ｘは変数であり、ａは定数である。
本（第３）実施形態では、標準形であるａ＝１の関数形を用いる。なお、ａ＝１の場合を「標準シグモイド関数」あるいは「標準型のシグモイド関数」とも適宜、表記するものとする。
第１実施形態と同様に、ベースバンド信号の周波数情報（１０１３，１０１３Ｂ：図１１）から置換周波数決定部２２２（図１１）によって、シグモイド関数（標準シグモイド関数）の置換テーブルを生成する。
その際に、ｘの範囲を（−６＜ｘ＜６）に制限して、ベースバンド信号（１０１２：図１１）の周期に合わせる。
例えば、ベースバンド信号の周波数を４ｋＨｚとした場合、時間をtとすると、次に示す式２を用いて、ｘとｔを変換する。
【００４８】
【数２】
0006454596.tif 000003
【００４９】
このように変換することによりシグモイド関数の立ち上がり時間が、ベースバンド信号の周期と一致する。なお、４ｋＨｚの１周期は２５０×１０−６［秒］である。また、（−６＜ｘ＜６）の範囲の間隔は１２である。
また、シグモイド関数のy軸の範囲は（０＜ｙ＜１）のため、次に示す式３として、変換することで、変数であるｚの範囲を（−１＜ｚ＜１）とできる。
【００５０】
【数３】
0006454596.tif 000004
【００５１】
次に、第１実施形態で正弦波置換部１０２（図１）において、正弦波を用いた場合と、第３実施形態で推移箇所置換部１１２（図１０）において、正弦波の代わりに標準型のシグモイド関数（標準シグモイド関数）を用いた場合と、の比較を示す。
図１２は、正弦波（１２０３）と標準シグモイド関数（１２１３）との比較を示す図である。
図１２において、横軸は、時間であり、縦軸は、１から−１の関数値を示す。なお、１から−１の関数値は、電圧のＨｉｇｈからＬｏｗに対応する。
図１２に示すように、正弦波（１２０３）は、単一周波数であるのに対し、標準シグモイド関数（１２１３）は、複数（もしくは無数）の周波数を含んで、もしくは合成されて構成されている。
そのため、置換した関数のスペクトルが、正弦波（１２０３）に比べて広く分布するので、本来のベースバンド信号のスペクトルに与える影響が、より低減される。
また、本（第３）実施形態では、シグモイド関数の標準形（標準シグモイド関数）を用いたが、異なるaの値や他の関数(例えば累積分布関数)等でも同様の効果が得られる。
【００５２】
≪第４実施形態：その１≫
本発明の第４実施形態に係る無線機として、第１実施形態でＦＰＧＡの外部にあった搬送波生成部、及び乗算器をＦＰＧＡ内部に実装し、部品点数を削減する例を示す。
【００５３】
図１３は、本発明の第４実施形態に係る無線機として、送信機４００の構成例を示すブロック図である。
図１３において、ベースバンド信号生成部１０１、正弦波置換部１０２、搬送波変調部４８４、およびデルタシグマ型変調部（ΔΣ変調部、ΔΣ変調回路）４０３が、すべてデジタル回路として、ＦＰＧＡ１０９Ｄに実装（搭載）されている。
すなわち、図１において、アナログ回路としてＦＰＧＡ１０９の外部に備えられていた搬送波生成部１０８と乗算器１０４が、図１３においては、削減されて、その代わりの機能を果たすものとして、搬送波変調部４８４がデジタル回路で設けられている。
搬送波変調部４８４は、デジタル回路として、ＦＰＧＡ１０９Ｄに実装されている。
このように、図１３に示した本発明の第４実施形態に係る送信機４００の特徴は、搬送波変調部４８４である。そのため、次に搬送波変調部４８４について詳しく説明する。
【００５４】
《搬送波変調部》
図１４は、本発明の第４実施形態に係る搬送波変調部４８４の構成例を示すブロック図である。
図１４において、搬送波変調部４８４は、４入力を切り替えるスイッチ（ＳＷ）４９１と、反転器４９２と、ＰＬＬ４９３とを備えて構成されている。
正弦波置換部１０２（図１３）から出力された信号１２０５は、二つの信号（１２０５Ａ，１２０５Ｂ）に分けられる。片方の信号（１２０５Ａ）は、スイッチ４９１の第１入力に直接、入力される。また、他方の信号（１２０５Ｂ）は、反転器４９２によって信号（電圧）を反転された後、スイッチ４９１の第３入力に入力される。
スイッチ４９１の第２入力と第４入力には、定数０（Ｌｏｗ）の信号が入力される。
スイッチ４９１は、ＰＬＬ４９３で生成されたクロック信号によって、第１入力から第４入力を順番に切り替えられて、信号１３１５を出力する。
すなわち、信号１２０５、０、信号１２０５の反転信号、０の各信号の電位（電圧）が順番に出力される。
【００５５】
なお、ＰＬＬ４９３の周波数は、所望の搬送波周波数の４倍とする。この動作によってスイッチ４９１の出力（１３１５）は、４倍サンプリングされた搬送波に、正弦波置換されたベースバンド信号が乗算されたものと同等となる。
また、図１に示した第１実施形態における乗算器１０４を搬送波変調部（１０４）と表記した。そして、図１４に示した第４実施形態における搬送波変調部４８４も「搬送波変調部」と表記しているが、構成や動作は異なっている。
【００５６】
≪第４実施形態：その２≫
図１３に戻って、第４実施形態の送信機４００の説明を続ける。
図１３において、搬送波変調部４８４によって変調された搬送波は、デルタシグマ型変調部４０３に入力される。
図１３のデルタシグマ型変調部４０３は、図１、図３で示したデルタシグマ型変調部１０３と、同一の構成である。
なお、デルタシグマ型変調部４０３の動作周波数は、搬送波周波数の４倍以上であることが望ましい。
デルタシグマ型変調部４０３で２値に変調された出力（１４１５）は、ＦＰＧＡ１０９Ｄからデジタル信号（１４１５）として出力される。
【００５７】
ＦＰＧＡ１０９Ｄの出力信号（１４１５）は、電力増幅器（ＰＡ）１０５、帯域制限フィルタ（ＢＰＦ）１０６、アンテナ１０７を通り送信される。電力増幅器１０５以降の信号の流れと構成は、図１で示した第１実施形態と同様であるので重複する説明は省略する。
ただし、デルタシグマ型変調部４０３の出力は、フィルタ（帯域制限フィルタ１０６）を通すことで、正弦波へと戻るという重要な特性がある。
つまりデルタシグマ型変調部４０３から出力されたデジタル信号（１４１５）は、デジタルアナログ変換器等を用いることなく、既存のフィルタ（帯域制限フィルタ１０６）を通すだけで送信信号が生成できるということである。
以上の第４実施形態の構成例によって、より部品点数を削減した無線機、送信機４００を提供できる。
【００５８】
≪第５実施形態≫
本発明の第５実施形態に係る無線機として、ベースバンド信号及び搬送波の周波数を固定することで、回路構成を簡潔にできる構成例を図１５、図１６を参照して示す。
図１５は、本発明の第５実施形態に係る無線機として、送信機５００の構成例を示すブロック図である。
図１５において、デジタル回路としてＦＰＧＡ１０９Ｅに実装（搭載）されるのは、ベースバンド信号生成部５０１と、送信データ生成部５０２である。
第５実施形態を示す図１５を、第４実施形態を示す図１３と比較すると、図１３における正弦波置換部１０２、搬送波変調部４８４、デルタシグマ型変調部（ΔΣ変調部）４０３の機能を、図１５では、送信データ生成部５０２の一つに置き換えている。
【００５９】
図１５において、ベースバンド信号生成部５０１からは、送信データが０または１の２値で出力される。
この送信データの信号１５１２は、送信データ生成部５０２に入力される。
送信データ生成部５０２では、事前に送信データテーブルを保持しており、この送信データテーブルに基づき、入力信号を送信データに変換して、この送信データが出力される（信号１５２５）。
なお、送信データ生成部５０２の具体的な回路構成については、次に説明する。
【００６０】
《送信データ生成部》
図１６は、本発明の第５実施形態に係る送信データ生成部５０２の回路構成である。
図１６において、送信データ生成部５０２は、二つの送信データテーブル５２１，５２２と、スイッチ（ＳＷ）５２３とを備えて構成される。
送信データテーブル５２１，５２２には、ベースバンド信号を送信データに変換する信号処理を事前に計算した送信データがテーブルとして保持されている。そして、スイッチ（ＳＷ）５２３に入力された２値の信号（１５１２）によって、切り替えられて、送信データテーブル５２１，５２２のどちらかの値が選択され、スイッチ５２３の出力信号（１５２５）となる。
【００６１】
第４実施形態の回路構成を示す図１３において、ベースバンド信号及び搬送波の周波数が事前に決定されている場合には、正弦波置換部１０２、搬送波変調部４８４、デルタシグマ型変調部（ΔΣ変調部）４０３の各回路の内部動作は、ベースバンド信号生成部１０１で生成されるベースバンド信号にのみ依存する。
ＢＰＳＫの場合には、ベースバンド信号生成部１０１の出力は０か１のみである。そのため、ＦＰＧＡ１０９Ｄからの出力は事前に計算することができる。
【００６２】
以上の理由から、図１６における送信データテーブル５２１には、ベースバンド信号が０の場合の出力を事前に計算できて、その計算結果をデータとして保持しておく。
また、送信データテーブル５２２には１の場合の出力を事前に計算できて、その計算結果をデータとして保持しておく。
そして、ベースバンド信号生成部５０１（図１５）の出力（１５１２：図１５、図１６）によって、スイッチ５２３（図１６）を切り替えることで、前記の第４実施形態の図１３の出力信号１４１５と同等の出力信号（１５２５）を図１５および図１６の送信データ生成部５０２の出力（１５２５）で得ることができる。
【００６３】
≪第５実施形態：その２≫
図１５の説明に戻る。
図１５において、ＦＰＧＡ１０９Ｅから出力された信号（１５２５）は、電力増幅器（ＰＡ）１０５、帯域制限フィルタ（ＢＰＦ）１０６、アンテナ（送信アンテナ）１０７を通って送信される。
電力増幅器（ＰＡ）１０５以降の信号の流れと構成は、図１で示した第１実施形態、および図１３で示した第４実施形態と同様であるので重複する説明は省略する。
本（第５）実施形態により、ベースバンド信号及び搬送波の周波数が固定されている場合は、より簡潔な回路構成で第４実施形態と同等の効果を得ることが出きる。
また、ベースバンド信号の周波数のみが固定されている場合にも、第１実施形態の回路を同様に送信データ生成部５０２（図１５、図１６）に置き換えることで、回路構成を簡潔にすることができる。つまり小型化や低コスト化、あるいは信頼性の向上に効果がある。
【００６４】
≪その他の実施形態≫
以上、本発明は、前記した各実施形態に基づき具体的に説明したが、本発明は前記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々、変更可能である。
以下に、その他の実施形態や変形例について、さらに説明する。
【００６５】
《変調回路、搬送波変調回路》
第１〜第５実施形態では、無線機または送信機として、例えば図１において、乗算器１０４、搬送波生成部１０８、電力増幅器１０５、帯域制限フィルタ１０６、アンテナ１０７を構成要素として説明したが、ベースバンド信号生成部１０１、正弦波置換部１０２、デルタシグマ型変調部１０３を備えた変調回路（変調部）としても有用である。
また、ベースバンド信号生成部１０１、正弦波置換部１０２、デルタシグマ型変調部１０３、搬送波生成部１０８、乗算器１０４を備えた変調された搬送波を生成する搬送波変調回路（搬送波変調部）としても有用である。
例えば、用途によっては、電力増幅器１０５、帯域制限フィルタ１０６、アンテナ１０７を必要としない、あるいは他の構成で代替することも可能である。
【００６６】
《推移箇所置換部》
第２実施形態で示した図９、第４実施形態で示した図１３において、正弦波置換部（１０２Ｉ，１０２Ｑ，１０２）として、０から１、および１から０の変化点において、正弦波に置換するものとして説明したが、シグモイド関数（標準シグモイド関数を含む）や累積分布関数に置換してもよい。
【００６７】
《送信データ生成部》
第５実施形態で示した図１５において、送信データ生成部５０２は、第４実施形態で示した図１３における正弦波置換部１０２、搬送波変調部４８４、デルタシグマ型変調部（ΔΣ変調部）４０３の機能を置き換えたものと説明した。さらに、正弦波置換部１０２の代わりに第３実施形態で示した図１０における推移箇所置換部１１２に置き換えてもよい。すなわち正弦波の代わりにシグモイド関数（標準シグモイド関数を含む）や累積分布関数に置換してもよい。
【００６８】
《ＦＰＧＡ》
第１〜第５実施形態において、ＦＰＧＡ（１０９，１０９Ｂ，１０９Ｃ，１０９Ｄ，１０９Ｅ）は、すべてデジタル回路で構成されると説明したが、このＦＰＧＡに相当する、あるいは代替する半導体素子は、必ずしもすべての回路がデジタル回路を構成するものに限定されない。
例えば、ＦＰＧＡの一部に、ＡＤ変換器（Analog-to-digital converter）や発振回路等のアナログ回路、あるいはＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）等の記憶回路が、併せて備えられている半導体素子であってもよい。この場合には、さらに様々な機能を併せ持つことが可能となる。
また、ＦＰＧＡのフィールド・プログラミングの機能に拘らず、配線層の設計・変更によって、デジタル回路を構成するＧＡ（Gate Array）でもよい。この場合には、大量生産をする際に大幅なコストダウンが可能となる。
【００６９】
《周波数》
第１実施形態においては、無線機が４２０ＭＨｚ帯、ベースバンド信号の周波数が４ＫＨｚ、デルタシグマ型変調部１０３の動作周波数１０ＭＨｚの場合で説明したが、本発明の各実施形態は、前記の周波数には限定されない。他の周波数においても適用可能である。
【符号の説明】
【００７０】
１００，２００，３００，４００，５００，９００    送信機
１０１，２０１，５０１    ベースバンド信号生成部
１０２，１０２Ｉ，１０２Ｑ    正弦波置換部
１０３，１０３Ｉ，１０３Ｑ，４０３    デルタシグマ型変調部、ΔΣ変調部（ΔΣ変調回路）
１０４，１０４Ｉ，１０４Ｑ    乗算器、搬送波変調部
１０５    電力増幅器、ＰＡ
１０６，８０１    帯域制限フィルタ、ＢＰＦ
１０７    アンテナ（送信アンテナ）
１０８，１０８Ｉ，１０８Ｑ    搬送波生成部
１０９，１０９Ｂ，１０９Ｃ，１０９Ｄ，１０９Ｅ    ＦＰＧＡ
１１２    推移箇所置換部
１１３    第１正弦波置換部
１２１    遅延器
１２２    正弦波周波数決定部
１２３    第２正弦波置換部
１２５，４９１，５２３    スイッチ、ＳＷ
２０４，３０２    加算器
２１３    第１推移箇所置換部
２２２    置換周波数決定部
２２３    第２推移箇所置換部
３０１    減算器
３０３，３０４    フリップフロップ、ＦＦ
３０５    量子化器
４８４    搬送波変調部
４９２    反転器
４９３    ＰＬＬ
５０２    送信データ生成部
５２１，５２２    送信データテーブル
８００    受信機
８０２    低雑音増幅器、ＬＮＡ
８０３    検波回路
８０４    乗算器
８０５    復調回路
８０６    データ取得部
８０７    アンテナ（受信アンテナ）
【図１】
0006454596.tif 000005
【図２】
0006454596.tif 000006
【図３】
0006454596.tif 000007
【図４】
0006454596.tif 000008
【図５】
0006454596.tif 000009
【図６】
0006454596.tif 000010
【図７Ａ】
0006454596.tif 000011
【図７Ｂ】
0006454596.tif 000012
【図８】
0006454596.tif 000013
【図９】
0006454596.tif 000014
【図１０】
0006454596.tif 000015
【図１１】
0006454596.tif 000016
【図１２】
0006454596.tif 000017
【図１３】
0006454596.tif 000018
【図１４】
0006454596.tif 000019
【図１５】
0006454596.tif 000020
【図１６】
0006454596.tif 000021
【図１７】
0006454596.tif 000022