(57)【特許請求の範囲】
【請求項１】
受光する色毎に一方向に配列されて露光により電荷を蓄積する複数の受光素子と、
前記受光素子に対し、外部からの光が通って入射可能なように開口する複数の開口部と、
複数の前記受光素子が蓄積した電荷をそれぞれ電圧に変換する複数の電荷電圧変換回路と、
を有し、
少なくとも２色の異なる色の光を受光する複数の前記受光素子は、
共通の前記開口部を通った光の一部をそれぞれ受光して、それぞれ電荷を蓄積すること
を特徴とする光電変換素子。
【請求項２】
共通の前記開口部を通った光の一部をそれぞれ受光して、それぞれ電荷を蓄積する複数の前記受光素子、又は前記電荷電圧変換回路は、複数の前記受光素子が受光する色毎に配列された方向に対して直交する方向に向けて配列されていること
を特徴とする請求項１に記載の光電変換素子。
【請求項３】
共通の前記開口部を通った光を、前記受光素子が受光する色の光に分離する色分離部材をさらに有し、
前記受光素子の少なくともいずれかは、
前記色分離部材が分離させた色の光を受光して、電荷を蓄積すること
を特徴とする請求項１又は２に記載の光電変換素子。
【請求項４】
共通の前記開口部が占める領域の下層に、少なくとも２色の異なる色の光をそれぞれ受光する複数の前記受光素子が配置されていること
を特徴とする請求項１乃至３のいずれか１項に記載の光電変換素子。
【請求項５】
前記受光素子は、
少なくともいずれかが有機光電変換薄膜であること
を特徴とする請求項１乃至４のいずれか１項に記載の光電変換素子。
【請求項６】
請求項１乃至５のいずれか１項に記載の光電変換素子
を有することを特徴とする画像読取装置。
【請求項７】
請求項６に記載の画像読取装置と、
前記画像読取装置の出力に基づいて画像を形成する画像形成部と
を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子、画像読取装置及び画像形成装置に関する。
【背景技術】
【０００２】
カラースキャナは、原稿を走査することによって画像を読み取るが、走査時の振動や原稿搬送時の挙動等によっては色ずれ（本来の色に対する色相のずれ）が発生するという問題がある。これは、カラーリニアセンサが色毎に異なる画素で画像を読み取っているためである。つまり、同じ原稿の位置を異なる画素で読取っていて、その読み取りタイミングが色毎に異なっていることに起因する。
【０００３】
上記の問題に対して、例えば特許文献１には、主走査方向に並んだ感光画素列を副走査方向に複数列隣接配置し、その外側に水平転送レジスタを備えたイメージセンサの感光画素列と水平転送レジスタとの間に画素毎の信号電荷を退避させる蓄積手段を配置したイメージセンサが開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された技術は、ＣＣＤ特有の技術であり、ＣＭＯＳリニアセンサには適用できないという問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、読取画像の色ずれを低減することを可能にする光電変換素子、画像読取装置及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、受光する色毎に一方向に配列されて露光により電荷を蓄積する複数の受光素子と、前記受光素子に対し、外部からの光が通って入射可能なように開口する複数の開口部と、複数の前記受光素子が蓄積した電荷をそれぞれ電圧に変換する複数の電荷電圧変換回路と、を有し、少なくとも２色の異なる色の光を受光する複数の前記受光素子は、共通の前記開口部を通った光の一部をそれぞれ受光して、それぞれ電荷を蓄積することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、読取画像の色ずれを低減することを可能にすることができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、光電変換素子の全体構成を例示する図である。
【図２】図２は、光電変換素子が有する画素、画素回路及び記憶部の構成を示す図である。
【図３】図３は、光電変換素子が有する画素列周辺の構成を模式的に示す図である。
【図４】図４は、原稿全体の色ずれの影響を示す図である。
【図５】図５は、原稿に書かれた黒文字上部における色ずれの影響を示す図である。
【図６】図６は、第１実施形態にかかる光電変換素子が有する画素列周辺の構成を模式的に示す図である。
【図７】図７は、図６に示した構成によって原稿全体の色ずれが低減される効果を示す図である。
【図８】図８は、原稿に書かれた黒文字上部において、色ずれが低減された効果を示す図である。
【図９】図９は、第２実施形態にかかる光電変換素子が有する画素列周辺の構成を模式的に示す図である。
【図１０】図１０は、第３実施形態にかかる光電変換素子が有する画素列周辺の構成を模式的に示す図である。
【図１１】図１１は、第４実施形態にかかる光電変換素子が有する画素列周辺の構成を模式的に示す図である。
【図１２】図１２は、図１１に示した構成によって原稿全体の色ずれが低減される効果を示す図である。
【図１３】図１３は、原稿に書かれた黒文字上部において、色ずれが低減された効果を示す図である。
【図１４】図１４は、第５実施形態にかかる光電変換素子が有する画素列周辺の構成を模式的に示す図である。
【図１５】図１５は、第５実施形態にかかる光電変換素子の変形例が有する画素列周辺の構成を模式的に示す図である。
【図１６】図１６は、光電変換素子を有する画像読取装置を備えた画像形成装置の概要を示す図である。
【発明を実施するための形態】
【０００９】
まず、本発明をするに至った背景について説明する。スキャナに用いられる光電変換素子は、従来ＣＣＤが多く使われていたが、近年では高速化の要求によりＣＭＯＳリニアセンサが注目されている。ＣＭＯＳリニアセンサは、入射光をフォトダイオード（ＰＤ）で光電変換する点はＣＣＤと同じであるが、画素の近くで電荷−電圧変換を行った後段に出力する点が異なる。
【００１０】
図１は、ＣＭＯＳカラーリニアイメージセンサ（光電変換素子）１０の全体構成を例示する図である。ＰＩＸ（Ｒ）２０、ＰＩＸ（Ｇ）２２、及びＰＩＸ（Ｂ）２４は、それぞれ約７０００個のＰＤ（フォトダイオード：受光素子）を有し、ＲＧＢの色毎に構成されている。ＰＤは、受光する光の色毎に一方向に配列され、受光量に応じて電荷を発生させる。また、ＰＩＸ＿ＢＬＫ（Ｒ）２１、ＰＩＸ＿ＢＬＫ（Ｇ）２３、及びＰＩＸ＿ＢＬＫ（Ｂ）２５は、それぞれ約７０００個の画素回路（ＰＩＸ＿ＢＬＫ）を有し、ＲＧＢの色毎に構成されている。つまり、各ＰＤには画素回路（ＰＩＸ＿ＢＬＫ）がそれぞれ設けられている。
【００１１】
各画素回路（ＰＩＸ＿ＢＬＫ）は、ＰＤが蓄積した電荷をそれぞれ電圧信号に変換し、読出線を通してアナログメモリに信号を出力する。ＰＩＸ＿ＢＬＫには、ＰＤの電荷をフローティングディフュージョン（ＦＤ）に転送する転送トランジスタ、ＦＤをリセットするリセットトランジスタ、及びＦＤ電圧をバッファリングして読出線に出力するソースフォロワトランジスタが構成されている。リニアセンサは、エリアセンサとは異なり、ＲＧＢ各画素から独立に信号が読み出されるため、読出線が画素毎に独立に存在する。
【００１２】
ＡＭＥＭ２６は、例えばＲＧＢの色毎にそれぞれ約７０００個のアナログメモリ（後述するＣｓなど）を有し、画素毎に信号を保持して、ＲＧＢの３画素を１つの画素群としたカラム単位で画像信号を順次に出力する。このＡＭＥＭ２６が信号を保持することにより、ＰＩＸ及びＰＩＸ＿ＢＬＫの動作タイミング、つまり露光タイミングがＲＧＢで同時となるグローバルシャッタ方式が実現される。なお、図１に示した光電変換素子１０はＲＧＢの３画素を１つの画素群としたカラムで構成されているが、カラムは複数画素が１つの画素群を形成していればよく、ＲＧＢの３画素には限定されない。
【００１３】
ＡＤＣ２７は、カラム数と同じ数のＡＤ変換器を有し、カラム単位で画像信号を順次にＡＤ変換する。ＡＤＣ２７は、カラム数と同じ数のＡＤ変換器を有して並列処理を行うことにより、ＡＤ変換器の動作速度を抑えつつ、光電変換素子としての高速化を実現している。
【００１４】
ＡＤＣ２７がＡＤ変換した信号は、パラレル−シリアル変換部（Ｐ／Ｓ）２８によって画素毎に保持され、保持された信号がＬＶＤＳ２９に順次出力される。光電変換素子１０は、Ｐ／Ｓ２８よりも上流側では、主走査方向の各画素に対して並列処理したパラレルデータを処理するが、Ｐ／Ｓ２８から下流側ではＲＧＢ色毎のシリアルデータを処理する。Ｐ／Ｓ２８が出力した信号は、ＬＶＤＳ２９が低電圧差動シリアル信号に変換し、後段に対して出力する。タイミング制御部（ＴＧ）３０は、光電変換素子１０を構成する各部を制御する。
【００１５】
図２は、光電変換素子１０が有する画素２００、画素回路（ＰＩＸ＿ＢＬＫ）２１０、及び記憶部２６１の構成を示す図である。画素２００、画素回路２１０及び記憶部２６１は、光電変換素子１０内で画素部を構成する。光電変換素子１０は、各色それぞれに例えば約７０００個の画素部を有する。具体的には、光電変換素子１０は、例えばＰＩＸ（Ｒ）２０が約７０００個の画素２００を具備し、ＰＩＸ＿ＢＬＫ（Ｒ）２１が約７０００個の画素回路２１０を具備し、ＡＭＥＭ２６が約７０００個の記憶部２６１を有する。他の色（ＧＢ）についても同様である。
【００１６】
画素２００は、入射光を光電変換するＰＤ（フォトダイオード：受光素子）を有する。ＰＤは、蓄積した電荷を画素回路２１０に対して出力する。画素回路２１０は、電荷−電圧変換を行うフローティングディフュージョン（ＦＤ：電荷電圧変換回路）、ＦＤをリセットするリセットトランジスタ、ＰＤの電荷をＦＤに転送する転送トランジスタ、後段に信号をバッファリングして出力するソースフォロワ（ＳＦ）を有する。ＳＦからの信号は読出配線を介して後段に読み出される。つまり、ＳＦは、ＰＤが発生させた電荷に応じた電圧信号をバッファリングして出力するバッファ部となっている。また、画素回路２１０の後段には記憶部２６１が接続されている。
【００１７】
記憶部２６１は、画素２００を選択する選択スイッチ（ＳＬ）、ＳＦにバイアス電流を供給する電流源（Ｉｓ）、当該記憶部２６１を選択する選択スイッチ（Ｓ）、メモリ容量（アナログメモリ：Ｃｓ）を有する。記憶部２６１は、上述したＡＤ変換器に対して信号を出力する。電流源（Ｉｓ）は、バッファ部が電圧信号を出力する場合に、バッファ部に流れる電流を所定の電流量とするように制御する電流制御回路である。
【００１８】
なお、光電変換素子１０は、メモリ容量（Ｃｓ）への書き込み動作がＲＧＢ全画素に対して一斉に動作するグローバルシャッタであるが、メモリ容量（Ｃｓ）からの読み出し動作以降についてはＲＧＢ３画素が順次後段に読み出されるシリアル処理となっている。
【００１９】
図３は、光電変換素子１０が有する画素列周辺の構成を模式的に示す図である。なお、光電変換素子１０において、異なるカラーフィルタが設けられて受光する色が異なる画素２００などは、それぞれ画素２００ｒ、画素２００ｇ、画素２００ｂなどと区別する。また、画素２００ｒ、画素２００ｇ、画素２００ｂなどのいずれかを特定しない場合には、単に画素２００などと記す。
【００２０】
光電変換素子１０は、画素２００がＲＧＢの色毎にそれぞれ一方向に配列されている。画素２００は、受光する色が異なる他の画素２００との間隔が、撮像対象を撮像した場合の画像の２画素間隔（２ラインピッチ：１ラインギャップ）に相当するように配置されている。これは各色のＰＤ間に画素回路２１０が配置されているためである。
【００２１】
このように、光電変換素子１０は、ＲＧＢで同じ原稿（被写体）を読み取るが、ＲＧＢの画素２００は色毎に独立した構成となっている。言い換えれば、ＲＧＢ画素列が色毎に独立した構成となっているために、ＲＧＢで同じ原稿位置を読み取る時間（タイミング）をずらすことにより、ＲＧＢを独立に読み取ることを実現している。
【００２２】
しかし、上述したように、同時刻にＲＧＢで異なる原稿位置を読んでいることは、読取画像の色ずれの原因になる。これは、原稿読取時に、スキャン動作に伴う振動や原稿のたわみなどの時間的な変動要素があるためである。すなわち、ＲＧＢ各色で同じ原稿位置を読んでいるときの読取条件が完全に等価ではないためであり、これによってＲＧＢの色ずれや色付きといった問題が発生する。特に、ＲＧＢ画素列のラインピッチが広いほどその影響は顕著となる。
【００２３】
なお、上述した色ずれは、被写体と光電変換素子１０を相対的にスキャンさせることを前提としているリニアセンサに特有であり、エリアセンサで問題となることはない。これはエリアセンサがその構造上、ＲＧＢで異なる被写体位置を読み取るのが通常であるためである。すなわち、エリアセンサでは、構造上元々色ずれがあることを前提として、後段で画像補正を行うのが通常だからである。
【００２４】
図４は、原稿全体の色ずれの影響を示す図である。図５は、原稿に書かれた黒文字上部における色ずれの影響を示す図である。図３に示したように、光電変換素子１０では、同じ原稿位置を読み取っている時刻がＲＧＢで異なる。図３に示した構成では、ＲＧＢの画素列は２ラインピッチであるため、ＲＧＢの画素２００は各々２ラインずれた位置を順次読み取ることになり、図４に示すように、読取時刻の差も各々２ライン分異なることになる。
【００２５】
ここで、スキャナではこのＲＧＢ間の読取ラインの違いを後段のライン間補正部などによって補正を行い、ＲＧＢを合成することが一般的である。例えば、図４の黒文字上部（点線丸枠内）に注目すると、スキャン時にまずＲ画素列で読み取られ、次いで２ライン後にＧ画素列で読み取られ、さらに２ライン後にＢ画素列で読み取られる。このとき、特に何の変動もない場合には、ＲＧＢは通常通りに原稿を読み取ることができる（図５（ａ））。
【００２６】
しかし、例えばＲ画素列で読み取っているｔ１、及びＢ画素列で読み取っているｔ７のタイミングでスキャン時の振動が発生した場合、Ｒ／Ｂの読取レベルは変化する。したがって、ＲＧＢ合成後はＲ／Ｂのレベルが変化した箇所が色付くことになり、図５（ｂ）ではもはや黒文字を再現できていない。
【００２７】
以上のように、光電変換素子１０ではＲＧＢで同じ原稿位置を読み取っているタイミングが異なることに起因した色ずれが問題となる。特に、色ずれの影響は画素列のラインピッチが大きくなるほど顕著となるため、ＲＧＢ画素列を狭ピッチにすることが重要となる。なお、図４及び図５においては、Ｒ→Ｇ→Ｂの順に原稿を読み取る例を示しているが、逆の場合はＲとＢを逆に考えればよい。
【００２８】
（第１実施形態）
図６は、第１実施形態にかかる光電変換素子が有する画素列周辺の構成を模式的に示す図である。なお、図６等に示した構成部分のうち、図３等に示した構成部分と実質的に同じものには、同一の符号が付してある。また、以下の実施形態にかかる光電変換素子を、光電変換素子１０ａと記すことがある。光電変換素子１０ａは、以下に示す構成以外について、図１に示した光電変換素子１０と同じ構成を備えていてもよい。
【００２９】
光電変換素子１０ａは、図６に示すように、図３に示された画素２００及び画素回路２１０の配置とは異なり、各画素２００が占める領域とは異なる領域に各画素回路２１０が形成されている。具体的には、光電変換素子１０ａは、光電変換部４０及び回路部４２を有する。
【００３０】
光電変換部４０は、受光する色毎に一方向に配列されて露光により電荷を蓄積する複数の画素２００を有する。回路部４２は、光電変換部４０が占める領域とは異なる領域に形成されて、各画素２００が蓄積した電荷をそれぞれ電圧に変換するＦＤをそれぞれ備えた複数の画素回路２１０を有する。より具体的には、回路部４２は、光電変換部４０に対して二次元方向に並ぶ領域に形成されている。また、各画素２００のＰＤは、受光する色が異なる他のＰＤとの間隔が、撮像対象を撮像した場合の画像の画素間隔（１ライン）に相当するように配置されている。
【００３１】
つまり、図６に示した構成によれば、光電変換素子１０ａは、ＲＧＢ画素列を隣接配置した１ラインギャップ構成となり、色ずれの影響を低減することができる。
【００３２】
なお、一般に、画素回路２１０はＰＤに近接して配置される。これは、ＰＤと画素回路の距離が離れると、その配線容量等によりＦＤ容量が大きくなり、感度が低下するためである。しかし、リニアセンサは、エリアセンサとは異なり、せいぜい数ラインの画素列しか配置されないため（エリアセンサは数千ラインが配置される）、画素列の外側に画素回路２１０が設けられたとしてもその距離は短く感度低下の影響は小さい。
【００３３】
また、リニアセンサでは、例えば画素列がＲＧＢの３本程度しかないため、画素列の方向と直交する副走査方向に任意の領域を設けることが可能である。エリアセンサでは、画素が２次元に敷き詰められているため、図６に示したような構成を採ることができない。
【００３４】
したがって、画素列の方向に直交する方向にある画素領域外に画素回路２１０を設けることにより、図６に示した画素２００の隣接配置が容易に実現可能となる。さらに、リニアセンサでは、後段の処理回路が画素列の方向と直交する方向に配置されることにより、効率的にチップのスペースを使うことが可能となるため、画素回路２１０からの出力信号は、例えば画素列の方向に直交する方向に出力される。
【００３５】
図７は、図６に示した構成によって原稿全体の色ずれが低減される効果を示す図である。図８は、原稿に書かれた黒文字上部において、色ずれが低減された効果を示す図である。上述したように、図６に示した構成では、各色の画素列が隣接配置されているため、色ずれの影響が低減される。
【００３６】
図７では、ＲＧＢ画像の読み取りタイミングを示しているが、図４で２ラインずれていた画像のずれが１ラインとなっている。また、図５（ｂ）ではｔ１／ｔ７のタイミングでレベル変動があった場合を示したが、図８（ｂ）では画素列のラインピッチが２→１ラインになったことにより、ｔ７でのレベル変動、つまりＢ画素列での影響は発生しない。そのため、レベル変動の影響はｔ１、つまりＲ画素列でのみ残り、ＲＧＢ合成後は図８（ｂ）に示すように最上部のみ色付くだけで済むことになる。
【００３７】
（第２実施形態）
図９は、第２実施形態にかかる光電変換素子１０ａが有する画素列周辺の構成を模式的に示す図である。図９に示すように、第２実施形態にかかる光電変換素子１０ａは、例えばマイクロレンズなど集光部４４を有し、集光部４４が隣接するように設けられている。集光部４４は、画素２００毎に設けられた開口部４４０を通る光を画素２００に集光する。図９に示した構成では、図３に示した画素２００の領域内に、画素２００及び画素回路２１０が配置されている。
【００３８】
図６に示した構成では、感度低下が僅かに発生する。通常はほぼ問題とならないが、低光量の場合などに所望の検出精度が得られない可能性がある。第２実施形態においては、開口部４４０を通る光を集光部４４が集光するので、画素２００及び画素回路２１０がそれぞれ画素毎に隣接するように配置されている。これにより、感度低下を抑えて色ずれの影響が低減されている。なお、集光部４４は、マイクロレンズに限定されることなく、画素２００に集光する他の構成であってもよい。
【００３９】
（第３実施形態）
図１０は、第３実施形態にかかる光電変換素子１０ａが有する画素列周辺の構成を模式的に示す図である。第３実施形態において、回路部４２は、図１０（ｂ）に示すように、光電変換部４６に対して積層方向に重なる領域に形成されている。
【００４０】
図１０（ａ）は、第３実施形態にかかる光電変換素子１０ａが有する画素列周辺のＸＹ平面（二次元方向）で見た構成を示している。光電変換部４６は、例えば複数の有機光電変換薄膜（ＯＰＦ；Organic-Photoelectric-conversion-Film）２０２を有する。
【００４１】
ＯＰＦ２０２は、一般に太陽電池の材料となっており、原理はＰＤとは異なるものの、ＰＤと同じように光電変換を行うことができる。具体的には、ＯＰＦ２０２は、電極が接続されて電荷を取り出すことにより画像信号を生成することができる。そのため、ＰＤに変わる次世代の光電変換素子として現在注目されている。
【００４２】
また、ＯＰＦ２０２の最大の特徴は、有機材料であるため、カラーフィルタと同様に半導体チップ上にスピンコートで塗布することができる点にある。これは、従来のＰＤのように回路の一部としてＳｉ基板上に生成する必要がないことを意味しており、Ｓｉ基板上（回路）には画素回路２１０を形成し、その上部にＯＰＦ２０２を配置するというようなことが可能である。すなわち、光電変換部４０と回路部４２を深さ方向に積層することができ、３次元方向の配置が可能である。
【００４３】
さらに、光電変換素子１０ａの光電変換部４０にＯＰＦ２０２が用いられれば、上述したように半導体チップ上、つまりＳｉ基板や配線よりも上層の最上層に光電変換部４０を配置することができるため、広画角の光学系の場合に問題となる光ケラレによるシェーディングが抑制できる。
【００４４】
（第４実施形態）
図１１は、第４実施形態にかかる光電変換素子１０ａが有する画素列周辺の構成を模式的に示す図である。第４実施形態においては、光の入射領域である画素２００の開口をＲＧＢで共通とし、１つの画素２００の領域に入射された光からＲＧＢ３色の光を検出可能にされており、色ずれの影響が原理的に抑制されている。
【００４５】
第４実施形態にかかる光電変換素子１０ａは、ＲＧＢの色毎に画素２００及び画素回路２１０が設けられているが、各画素２００ｇ及び各画素２００ｂが遮光部材４８によって遮光されており、各画素２００ｒの開口部を通った光のみが入射されるようになっている。つまり、遮光部材４８によって遮光されない領域が開口部となっている。
【００４６】
また、図１１（ｂ）は、ｙ方向の断面を示しており、画素２００ｒの上方にはＲとＧ／Ｂの分離を行う色分離素子４８０ｒが形成され、画素２００ｇの上方にはＧとＢの分離を行う色分離素子４８０ｇが形成され、画素２００ｂの上方には完全反射面となる層内ミラー４８０ｂが形成されている。なお、色分離素子４８０ｒ、色分離素子４８０ｇ及び層内ミラー４８０ｂなど、光から特定の色の光を分離する部材を色分離部材と記すことがある。
【００４７】
また、図１１（ｂ）には、光が入射される様子が示されている。Ｒ画素列（画素２００ｒ）上に開けられた開口部を通って入射された光は、まずＲの色分離素子４８０ｒによってＲとＧ／Ｂに分けられる。ここでは透過成分がＲ、反射成分がＧ／Ｂである。分離されたＲはそのまま画素２００ｒのＰＤに入射される。分離されたＧ／Ｂ成分は、さらに別の色分離素子４８０ｇにより、Ｇ／Ｂに分離される。ここでは透過成分がＢ、反射成分がＧである。分離されたＧ成分は画素２００ｇのＰＤに入射され、Ｂ成分は層内ミラー４８０ｂを介して画素２００ｂのＰＤに入射される。
【００４８】
以上のように、共通の画素の開口部から入射された光をＲＧＢに色分離することにより、同じ原稿位置からの反射光からＲＧＢの光を同時に検出することが可能になる。すなわち、第４実施形態においては、同じ原稿位置をＲＧＢで異なるタイミングで読み取ることがないため、原理的に色ずれの影響を抑えることが可能となる。
【００４９】
また、リニアセンサでは画素列がＲＧＢの３本程度しかないため、画素列の方向と直交する副走査方向にＲＧＢのＰＤが配置されることにより、同一画素の開口部を通った光からＲＧＢ同時検出を容易に実現することができる。なお、図１１においては、Ｒ画素列（画素２００ｒ）の上方に開口部が設けられてＲＧＢに色分離をしているが、開口部を設けられる位置はＧ画素列でもＢ画素列でもよい。また、第４実施例では、色分離素子４８０ｒ、色分離素子４８０ｇと層内ミラー４８０ｂを用いた場合を例にしているが、色分離は、プリズムや屈折率分布を変えることによって行われてもよい。
【００５０】
図１２は、図１１に示した構成によって原稿全体の色ずれが低減される効果を示す図である。図１３は、原稿に書かれた黒文字上部において、色ずれが低減された効果を示す図である。図１２では、ＲＧＢ画像の読み取りタイミングが示されているが、図４において２ラインずれていた画像のずれは０ラインとなっている。すなわち画像のずれはなくなる。
【００５１】
具体的には、ｔ１／ｔ７のタイミングでレベル変動があった場合、図５（ｂ）に示した色ずれは、図１３（ｂ）では画素列のラインピッチが２→０ラインになったことにより、ｔ７でのレベル変動、つまりＢ画素列での影響は発生しない。そのため、レベル変動の影響はｔ１でのみ残ることになるが、ｔ１のタイミングではＲＧＢ画素列全てで読み取っているため、その影響はＲＧＢ全てに現れる。したがって、ＲＧＢ合成後は図８（ｂ）に示したように最上部のみレベル変動が発生するが、ＲＧＢ全てが同じ変化をしているため、色付きは抑えることができる。
【００５２】
（第５実施形態）
図１４は、第５実施形態にかかる光電変換素子１０ａが有する画素列周辺の構成を模式的に示す図である。第５実施形態にかかる光電変換素子１０ａは、吸収・透過型の有機光電変換薄膜（ＯＰＦ）が積層されており、ＲＧＢの同時検出を行い、色ずれを原理的に抑制する。
【００５３】
図１４に示した構成では、ＯＰＦ２０２ｇ、ＯＰＦ２０２ｂ、ＯＰＦ２０２ｒ及び画素回路２１０ｇは同じ位置に積層され、画素回路２１０ｂ及び画素回路２１０ｒは画素回路２１０ｇに並べられている。
【００５４】
ここでは、色素増感型のＯＰＦには任意の分光特性を持たせることができることを利用し、ＯＰＦ２０２にＲＧＢの色分離機能を持たせている。また、ＯＰＦは、光電変換する光を吸収し、それ以外の光を透過する吸収・透過型の色分離特性を持つため、図１４に示したような積層構造が可能となっている。各ＯＰＦ２０２は、色毎にそれぞれ画素回路２１０に接続されている。また、ＯＰＦ２０２によって光電変換を行う場合、広画角の光学系の場合に問題となる光ケラレによるシェーディングが抑制できる。
【００５５】
このように、図１４に示した構成では、吸収・透過型のＯＰＦを積層することにより、同じ原稿位置からの光からＲＧＢを同時に検出することができるため、原理的に色ずれの影響を抑えることが可能となっている。
【００５６】
なお、ＲＧＢを検出するＯＰＦ２０２を積層する配置では、画像読取装置において厳密には撮像レンズとの位置関係がＲＧＢで異なるため、倍率やピント位置が色毎に変わることになる。しかし、ＯＰＦ２０２は、数百ｎｍ〜数ｕｍの厚さであるため、実使用上は特に問題とならない。また、図１４（ｂ）では色再現性を考慮してＯＰＦ２０２ｇが最上部に配置されているが、最上部に配置されるのはＯＰＦ２０２ｒでもＯＰＦ２０２ｂでもよい。また、各画素回路２１０の配置も図１４に示した位置に限定されない。
【００５７】
（第５実施形態の変形例）
図１５は、第５実施形態にかかる光電変換素子１０ａの変形例が有する画素列周辺の構成を模式的に示す図である。第５実施形態にかかる光電変換素子１０ａは、ＲＧＢ３色ともＯＰＦ２０２によって光電変換を行う構成とされているが、第５実施形態にかかる光電変換素子１０ａの変形例では、図１５に示すようにＯＰＦ２０２ｒがＰＤを有する画素２００ｒに代えられ、ＯＰＦ２０２ｇ、ＯＰＦ２０２ｂと併用されている。この場合でもＲＧＢの積層配置は可能である。なお、ＯＰＦ２０２ｇ及びＯＰＦ２０２ｂは、画素２００ｒに接続されているわけではなく、対応する画素回路２１０ｇ及び画素回路２１０ｂにそれぞれ接続されている。画素２００ｒは画素回路２１０ｒに接続されている。
【００５８】
次に、各実施形態のいずれかの光電変換素子１０ａを有する画像読取装置を備えた画像形成装置について説明する。図１６は、光電変換素子１０ａを有する画像読取装置６０を備えた画像形成装置５０の概要を示す図である。画像形成装置５０は、画像読取装置６０と画像形成部７０とを有する例えば複写機やＭＦＰ（Multifunction  Peripheral）などである。
【００５９】
画像読取装置６０は、例えば光電変換素子１０ａ、ＬＥＤドライバ（ＬＥＤ＿ＤＲＶ）６００及びＬＥＤ６０２を有する。ＬＥＤドライバ６００は、タイミング制御部（ＴＧ）３０が出力するライン同期信号などに同期して、ＬＥＤ６０２を駆動する。ＬＥＤ６０２は、原稿に対して光を照射する。光電変換素子１０ａは、ライン同期信号などに同期して、原稿からの反射光を受光して複数の受光素子（ＰＤ）が電荷を発生させて蓄積を開始する。そして、光電変換素子１０ａは、ＡＤ変換及びパラレルシリアル変換等を行った後に、ＬＶＤＳ２９によって画像データを画像形成部７０に対して出力する。
【００６０】
画像形成部７０は、処理部８０とプリンタエンジン８２とを有し、処理部８０とプリンタエンジン８２とがインターフェイス（Ｉ／Ｆ）８４を介して接続されている。
【００６１】
処理部８０は、ＬＶＤＳ８００、画像処理部８０２及びＣＰＵ８０４を有する。ＣＰＵ８０４は、光電変換素子１０ａなどの画像形成装置５０を構成する各部を制御する。また、ＣＰＵ８０４（又はタイミング制御部３０）は、各ＰＤが受光量に応じて電荷を発生させることを略同時に開始するよう制御する。
【００６２】
ＬＶＤＳ２９は、後段となるＬＶＤＳ８００に対して例えば画像読取装置６０が読取った画像の画像データ、ライン同期信号及び伝送クロックなどを出力する。ＬＶＤＳ８００は、受入れた画像データ、ライン同期信号及び伝送クロックなどをパラレル１０ビットデータに変換する。画像処理部８０２は、変換された１０ビットデータを用いて画像処理を行い、画像データなどをプリンタエンジン８２に対して出力する。プリンタエンジン８２は、受入れた画像データを用いて印刷を行う。
【符号の説明】
【００６３】
１０，１０ａ  光電変換素子
２０  ＰＩＸ（Ｒ）
２１  ＰＩＸ＿ＢＬＫ（Ｒ）
２２  ＰＩＸ（Ｇ）
２３  ＰＩＸ＿ＢＬＫ（Ｇ）
２４  ＰＩＸ（Ｂ）
２５  ＰＩＸ＿ＢＬＫ（Ｂ）
２６  ＡＭＥＭ
２７  ＡＤＣ
２８  Ｐ／Ｓ
２９  ＬＶＤＳ
３０  ＴＧ
４０，４６  光電変換部
４２  回路部
４４  集光部
４８  遮光部材
５０  画像形成装置
６０  画像読取装置
７０  画像形成部
２００  画素
２０２  ＯＰＦ
２１０  画素回路
４４０  開口部
４８０ｒ，４８０ｇ  色分離素子
４８０ｂ  層内ミラー
【先行技術文献】
【特許文献】
【００６４】
【特許文献１】特開平０８−２９３９６７号公報
【図１】
0006511855.tif 000002
【図２】
0006511855.tif 000003
【図３】
0006511855.tif 000004
【図４】
0006511855.tif 000005
【図５】
0006511855.tif 000006
【図６】
0006511855.tif 000007
【図７】
0006511855.tif 000008
【図８】
0006511855.tif 000009
【図９】
0006511855.tif 000010
【図１０】
0006511855.tif 000011
【図１１】
0006511855.tif 000012
【図１２】
0006511855.tif 000013
【図１３】
0006511855.tif 000014
【図１４】
0006511855.tif 000015
【図１５】
0006511855.tif 000016
【図１６】
0006511855.tif 000017