(57)【特許請求の範囲】
【請求項１】
内部導体が埋設された部品本体と、
前記部品本体の外表面に設けられた外部電極とを備え、
前記部品本体は、前記内部導体が露出した端面と、前記端面に連続しかつ前記端面と交差する主面とを含み、
前記外部電極は、前記内部導体の前記端面において露出した部分を少なくとも覆うことで前記内部導体に接続した端面被覆部と、前記主面の少なくとも一部を覆う主面被覆部とを含み、
前記主面被覆部の露出表面の少なくとも一部が、Ｓｎめっき層であり、
前記端面被覆部の露出表面の少なくとも一部が、ＳｎとＮｉとの金属間化合物を含有するＳｎ−Ｎｉ層であり、
前記主面被覆部のうち、前記主面と交差する部分である端部の露出表面が、ＳｎとＮｉとの金属間化合物を含有するＳｎ−Ｎｉ層である、電子部品。
【請求項２】
前記端面被覆部の露出表面の前記Ｓｎ−Ｎｉ層は、表面に複数の突起を有している、請求項１に記載の電子部品。
【請求項３】
前記突起は、平板片状の形状を有している、請求項２に記載の電子部品。
【請求項４】
前記端面被覆部は、Ｎｉめっき層と、当該Ｎｉめっき層上に設けられた、前記端面被覆部の露出表面の前記Ｓｎ−Ｎｉ層とを含んでいる、請求項１から３のいずれかに記載の電子部品。
【請求項５】
前記主面被覆部は、Ｎｉめっき層と、当該Ｎｉめっき層上に設けられたＳｎ−Ｎｉ層と、当該Ｓｎ−Ｎｉ層上に設けられた、前記主面被覆部の露出表面の前記Ｓｎめっき層とを含んでいる、請求項１から４のいずれかに記載の電子部品。
【請求項６】
前記端面被覆部および／または前記主面被覆部は、Ｃｕを含有するＣｕ含有層と、当該Ｃｕ含有層上に設けられた、前記Ｎｉめっき層とを含んでいる、請求項４または５に記載の電子部品。
【請求項７】
前記主面被覆部の露出表面の前記Ｓｎめっき層が、前記主面被覆部から前記端面被覆部のうちの一部にまで延びている、請求項１から６のいずれかに記載の電子部品。
【請求項８】
前記主面被覆部から前記端面被覆部の一部にまで延びる前記Ｓｎめっき層の前記端面被覆部上の縁部と前記主面被覆部上の縁部とを最短距離で結ぶ仮想面上に、前記内部導体が位置していない、請求項７に記載の電子部品。
【請求項９】
請求項１から８のいずれかに記載の複数の電子部品と、
複数の凹部が間隔を隔てて設けられた長尺状のキャリアテープ、および、前記複数の凹部を塞ぐように前記キャリアテープに貼り付けられたカバーテープを含む包装体とを備え、
前記複数の電子部品の各々の前記主面が前記複数の凹部の各々の底部側を向いた状態となるように、前記複数の電子部品が前記複数の凹部内にそれぞれ収納されている、電子部品連。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品およびこれを備えた電子部品連に関し、特に、半田によって実装される電子部品およびこれを備えた電子部品連に関する。
【背景技術】
【０００２】
半田フィレットの熱収縮に起因して発生するクラックによって内部電極層が短絡してしまうことが抑制された積層セラミックコンデンサが開示された文献として、たとえば特開２００３−２２９２９号公報（特許文献１）がある。
【０００３】
特許文献１に記載された積層セラミックコンデンサにおいては、半田フィレットの熱収縮による引張応力によって一対の外部電極のうちの一方の近傍部分の素体にクラックが発生した場合に、当該クラックが一対の外部電極のうちの他方に接続されている内部電極層にまで達しないように当該内部電極層と上記外部電極との位置関係が規定されている。これにより、クラックの内部に水分が進入した場合において生じる内部電極層の短絡が抑制されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２２９２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、半田フィレットの熱収縮による引張応力によって一対の外部電極のうちの一方の近傍部分の素体にクラックが発生した場合において、当該クラックが当該一方の外部電極に接続されている内部電極層に達してこれが分断されると、積層セラミックコンデンサの静電容量が低下してしまう問題が発生する。
【０００６】
このように、電子部品の部品本体にクラックが生じた場合には、電子部品の電気的な特性に様々な影響が生じてしまう場合があるため、そもそも半田フィレットの熱収縮に起因して部品本体にクラックが発生すること自体を抑制することが重要である。
【０００７】
したがって、本発明は、上述した問題に鑑みてなされたものであり、半田フィレットの熱収縮に起因して部品本体にクラックが発生することが抑制できる電子部品およびこれを備えた電子部品連を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に基づく電子部品は、内部導体が埋設された部品本体と、上記部品本体の外表面に設けられた外部電極とを備えている。上記部品本体は、上記内部導体が露出した端面と、上記端面に連続しかつ上記端面と交差する主面とを含んでいる。上記外部電極は、上記内部導体の上記端面において露出した部分を少なくとも覆うことで上記内部導体に接続した端面被覆部と、上記主面の少なくとも一部を覆う主面被覆部とを含んでいる。上記本発明に基づく電子部品にあっては、上記主面被覆部の露出表面の少なくとも一部が、Ｓｎめっき層であり、上記端面被覆部の露出表面の少なくとも一部が、ＳｎとＮｉとの金属間化合物を含有するＳｎ−Ｎｉ層であり、上記主面被覆部のうち、上記主面と交差する部分である端部の露出表面が、ＳｎとＮｉとの金属間化合物を含有するＳｎ−Ｎｉ層である。
【０００９】
上記本発明に基づく電子部品にあっては、上記端面被覆部の露出表面の上記Ｓｎ−Ｎｉ層が、表面に複数の突起を有していることが好ましい。
【００１０】
上記本発明に基づく電子部品にあっては、上記突起が、平板片状の形状を有していることが好ましい。
【００１１】
上記本発明に基づく電子部品にあっては、上記端面被覆部が、Ｎｉめっき層と、当該Ｎｉめっき層上に設けられた、上記端面被覆部の露出表面の上記Ｓｎ−Ｎｉ層とを含んでいることが好ましい。
【００１２】
上記本発明に基づく電子部品にあっては、上記主面被覆部が、Ｎｉめっき層と、当該Ｎｉめっき層上に設けられたＳｎ−Ｎｉ層と、当該Ｓｎ−Ｎｉ層上に設けられた、上記主面被覆部の露出表面の上記Ｓｎめっき層とを含んでいることが好ましい。
【００１３】
上記本発明に基づく電子部品にあっては、上記端面被覆部および／または上記主面被覆部が、Ｃｕを含有するＣｕ含有層と、当該Ｃｕ含有層上に設けられた、上記Ｎｉめっき層とを含んでいることが好ましい。
【００１５】
上記本発明に基づく電子部品にあっては、上記主面被覆部の露出表面の上記Ｓｎめっき層が、上記主面被覆部から上記端面被覆部のうちの一部にまで延びていてもよい。
【００１６】
上記本発明に基づく電子部品にあっては、上記主面被覆部から上記端面被覆部の一部にまで延びる上記Ｓｎめっき層の上記端面被覆部上の縁部と上記主面被覆部上の縁部とを最短距離で結ぶ仮想面上に、上記内部導体が位置していないことが好ましい。
【００１７】
本発明に基づく電子部品連は、上記本発明に基づく電子部品を複数備えているとともに、複数の凹部が間隔を隔てて設けられた長尺状のキャリアテープ、および、上記複数の凹部を塞ぐように上記キャリアテープに貼り付けられたカバーテープを含む包装体をさらに備えている。上記本発明に基づく電子部品連においては、上記複数の電子部品の各々の上記主面が上記複数の凹部の各々の底部側を向いた状態となるように、上記複数の電子部品が上記複数の凹部内にそれぞれ収納されている。
【発明の効果】
【００１８】
本発明によれば、半田フィレットの熱収縮に起因して部品本体にクラックが発生することが抑制できる電子部品およびこれを備えた電子部品連とすることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１における積層セラミックコンデンサの斜視図である。
【図２】図１中に示すＩＩＡ−ＩＩＡ線およびＩＩＢ−ＩＩＢ線に沿った模式断面図である。
【図３】図２中に示すＩＩＩ−ＩＩＩ線に沿った模式断面図である。
【図４】本発明の実施の形態１における積層セラミックコンデンサおよび変形例に係る積層セラミックコンデンサの製造方法を示すフロー図である。
【図５】図４に示すＳｎめっき層を一部除去する工程を説明するための模式図である。
【図６】本発明の実施の形態１における積層セラミックコンデンサを含む実装構造体の模式断面図である。
【図７】Ｓｎ−Ｎｉ層およびＮｉめっき層の各々表面の顕微鏡写真である。
【図８】本発明の実施の形態１における積層セラミックコンデンサの要部拡大断面図である。
【図９】本発明の実施の形態１における積層セラミックコンデンサ連の平面図および断面図である。
【図１０】本発明の実施の形態２における積層セラミックコンデンサの模式断面図である。
【図１１】本発明の実施の形態３における積層セラミックコンデンサの模式断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について、図を参照して詳細に説明する。以下に示す実施の形態においては、本発明が適用された電子部品およびこれを備えた電子部品連として、積層セラミックコンデンサおよびこれを備えた積層セラミックコンデンサ連を例示して説明を行なう。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
【００２１】
（実施の形態１）
図１（Ａ）および図１（Ｂ）は、本発明の実施の形態１における積層セラミックコンデンサの斜視図である。図２（Ａ）および図２（Ｂ）は、図１中に示すＩＩＡ−ＩＩＡ線およびＩＩＢ−ＩＩＢ線に沿った模式断面図である。また、図３は、図２中に示すＩＩＩ−ＩＩＩ線に沿った模式断面図である。まず、これら図１ないし図３を参照して、本実施の形態における積層セラミックコンデンサ１Ａの構成について説明する。
【００２２】
図１ないし図３に示すように、積層セラミックコンデンサ１Ａは、全体として直方体形状を有する電子部品であり、部品本体としての素体１０Ａと、外部電極としての第１および第２外部電極２０Ａ１，２０Ａ２とを備えている。素体１０Ａは、細長の直方体形状を有しており、その外表面に膜状に形成された第１および第２外部電極２０Ａ１，２０Ａ２は、互いに離隔している。
【００２３】
ここで言う直方体形状には、積層セラミックコンデンサ１Ａおよび素体１０Ａの角部および稜部に丸みが付けられたものや、積層セラミックコンデンサ１Ａおよび素体１０Ａの外表面に段差や凹凸が設けられたもの等が含まれる。
【００２４】
図２に示すように、素体１０Ａは、所定の方向に沿って交互に積層された複数の誘電体層１１および複数の導電体層１２にて構成されている。誘電体層１１は、たとえばチタン酸バリウムを主成分とするセラミック材料にて形成されている。また、誘電体層１１は、副成分としてのＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等を含んでいてもよい。一方、導電体層１２は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等に代表される金属材料にて形成されている。
【００２５】
素体１０Ａは、誘電体層１１となるセラミックスシート（いわゆるグリーンシート）の表面に導電体層１２となる導電性ペーストが印刷された素材シートを複数準備し、これら複数の素材シートを積層して圧着および焼成することによって製作される。
【００２６】
なお、誘電体層１１の材質は、上述したチタン酸バリウムを主成分とするセラミック材料に限られず、他のセラミック材料（たとえば、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等を主成分とするもの）を誘電体層１１の材質として選択してもよい。また、導電体層１２の材質も、上述した金属材料に限られず、他の導電材料を導電体層１２の材質として選択してもよい。
【００２７】
第１および第２外部電極２０Ａ１，２０Ａ２は、焼結金属層とめっき層とが積層された導電膜にて構成されている。焼結金属層は、めっき層の下地層となるものであり、Ｃｕを含有するＣｕ含有層２１にて構成されている。めっき層は、Ｃｕ含有層２１上に形成されることでＣｕ含有層２１を覆うＮｉめっき層２２と、Ｎｉめっき層２２上に形成されることでＮｉめっき層２２を覆う、ＳｎとＮｉとの金属間化合物を含有するＳｎ−Ｎｉ層２３と、Ｓｎ−Ｎｉ層２３上の一部に形成されることで当該一部を覆うＳｎめっき層２４とを含んでいる。
【００２８】
Ｃｕ含有層２１は、たとえばＣｕペーストを素体１０Ａの所定部位に塗布してこれを焼き付けることで形成される。ここで、焼結金属層としては、たとえばＮｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等のペーストを焼き付けることで形成されてもよい。Ｎｉめっき層２２およびＳｎめっき層２４は、いずれも焼結金属層が形成された素体１０Ａをめっき処理することで形成される。また、Ｓｎ−Ｎｉ層２３は、Ｎｉめっき層２２およびＳｎめっき層２４が形成された素体１０Ａをたとえば熱処理すること等でＮｉめっき層２２とＳｎめっき層２４との境界部において形成される。
【００２９】
なお、第１および第２外部電極２０Ａ１，２０Ａ２のさらなる詳細については、後述することとする。
【００３０】
ここで、図１および図２に示すように、第１および第２外部電極２０Ａ１，２０Ａ２が並ぶ方向を積層セラミックコンデンサ１Ａの長さ方向Ｌとして定義し、被実装体としての配線基板等に対して実装される当該積層セラミックコンデンサ１Ａの実装面と直交する方向を高さ方向Ｈとして定義し、これら長さ方向Ｌおよび高さ方向Ｈのいずれにも直交する方向を幅方向Ｗとして定義し、以降の説明においては当該用語を使用する。
【００３１】
その場合、図１ないし図３に示すように、素体１０Ａは、高さ方向Ｈにおいて相対する第１および第２主面１０ａ１，１０ａ２と、長さ方向Ｌにおいて相対する第１および第２端面１０ｂ１，１０ｂ２と、幅方向Ｗにおいて相対する第１および第２側面１０ｃ１，１０ｃ２とを有することになり、このうちの第１主面１０ａ１が、上述した実装面に該当することになる。また、本実施の形態においては、複数の誘電体層１１および複数の導電体層１２の積層方向は、高さ方向Ｈに合致している。
【００３２】
図１ないし図３に示すように、第１外部電極２０Ａ１は、素体１０Ａの第１端面１０ｂ１と、当該第１端面１０ｂ１に隣接する第１および第２主面１０ａ１，１０ａ２ならびに第１および第２側面１０ｃ１，１０ｃ２の各部分とに連なって設けられている。これにより、図２に示すように、第１外部電極２０Ａ１は、素体１０Ａの第１端面１０ｂ１を覆う端面被覆部２０ｂと、素体１０Ａの上記実装面である第１主面１０ａ１の第１端面１０ｂ１寄りの部分を覆う主面被覆部２０ａとを少なくとも含んでいる。
【００３３】
一方、図１ないし図３に示すように、第２外部電極２０Ａ２は、素体１０Ａの第２端面１０ｂ２と、当該第２端面１０ｂ２に隣接する第１および第２主面１０ａ１，１０ａ２ならびに第１および第２側面１０ｃ１，１０ｃ２の各部分とに連なって設けられている。これにより、図２に示すように、第２外部電極２０Ａ２は、素体１０Ａの第２端面１０ｂ２を覆う端面被覆部２０ｂと、素体１０Ａの上記実装面である第１主面１０ａ１の第２端面１０ｂ２寄りの部分を覆う主面被覆部２０ａとを少なくとも含んでいる。
【００３４】
図２および図３を参照して、複数の導電体層１２の各々は、素体１０Ａの内部に埋設された内部導体に該当し、長さ方向Ｌおよび幅方向Ｗに沿って延びる矩形状の形状を有している。高さ方向Ｈに沿って誘電体層１１を挟んで隣り合う一対の導電体層１２のうちの一方は、素体１０Ａの第１端面１０ｂ１に引き出されることで当該第１端面１０ｂ１において露出している（特に、図３参照）。また、高さ方向Ｈに沿って誘電体層１１を挟んで隣り合う一対の導電体層１２のうちの他方は、素体１０Ａの第２端面１０ｂ２に引き出されることで当該第２端面１０ｂ２において露出している。
【００３５】
これにより、複数の導電体層１２のうちの上記一方は、上記第１端面１０ｂ１において第１外部電極２０Ａ１の端面被覆部２０ｂに接続されることになり、複数の導電体層１２のうちの上記他方は、上記第２端面１０ｂ２において第２外部電極２０Ａ２の端面被覆部２０ｂに接続されることになる。これにより、積層セラミックコンデンサ１Ａの内部に位置する複数の導電体層１２が内部電極層として機能することになり、第１および第２外部電極２０Ａ１，２０Ａ２間は、複数のコンデンサ要素が電気的に並列に接続された状態とされている。
【００３６】
図１ないし図３に示すように、本実施の形態における積層セラミックコンデンサ１Ａにあっては、第１および第２外部電極２０Ａ１，２０Ａ２の主面被覆部２０ａの露出表面の一部と端面被覆部２０ｂの露出表面の一部とが、Ｓｎめっき層２４にて構成されており、第１および第２外部電極２０Ａ１，２０Ａ２のその余の部分の露出表面がＳｎ−Ｎｉ層２３にて構成されている。
【００３７】
より詳細には、第１および第２外部電極２０Ａ１，２０Ａ２は、その全域にわたって上述したＣｕ含有層２１、Ｎｉめっき層２２およびＳｎ−Ｎｉ層２３の３層の膜を含んでおり、当該３層の膜の最外層に位置するＳｎ−Ｎｉ層２３の一部がＳｎめっき層２４によってさらに覆われている。したがって、第１および第２外部電極２０Ａ１，２０Ａ２の一部が、Ｃｕ含有層２１、Ｎｉめっき層２２、Ｓｎ−Ｎｉ層２３およびＳｎめっき層の４層の膜を含んでいる。
【００３８】
ここで、Ｓｎ−Ｎｉ層２３のＳｎめっき層２４によって覆われた部分は、主として、主面被覆部２０ａのうちの端面被覆部２０ｂとは反対側に位置する端部を除く部分と、端面被覆部２０ｂのうちの主面被覆部２０ａ側の端部とが該当する。すなわち、Ｓｎめっき層２４は、主面被覆部２０ａから端面被覆部２０ｂのうちの主面被覆部２０ａ側の端部にまで延びており、主面被覆部２０ａのほぼ全域と端面被覆部２０ｂのうちの主面被覆部２０ａ側の端部とに連なっている。
【００３９】
これにより、積層セラミックコンデンサ１Ａにおいては、上述した実装面である素体１０Ａの第１主面１０ａ１に位置する第１および第２外部電極２０Ａ１，２０Ａ２の露出表面の大部分がＳｎめっき層２４にて構成されているとともに、その余の露出表面の大部分がＳｎ−Ｎｉ層２３にて構成されている。
【００４０】
図４（Ａ）は、本実施の形態における積層セラミックコンデンサの製造方法を示すフロー図であり、図４（Ｂ）は、本実施の形態に基づいた変形例に係る積層セラミックコンデンサの製造方法を示すフロー図である。また、図５（Ａ）および図５（Ｂ）は、図４に示すＳｎめっき層を一部除去する工程を説明するための模式図である。以下、これら図４および図５を参照して、上述した積層セラミックコンデンサ１Ａの製造方法について説明する。
【００４１】
図４（Ａ）に示すように、本実施の形態における積層セラミックコンデンサ１Ａを製造するに際しては、まず、ステップＳＴ１において素体１０Ａが製作され、その後、ステップＳＴ２Ａにおいて第１および第２外部電極２０Ａ１，２０Ａ２が形成される。
【００４２】
より詳細には、ステップＳＴ１においては、上述したように、誘電体層１１となるセラミックスシートの表面に導電体層１２となる導電性ペーストが印刷された素材シートが複数準備され、これら複数の素材シートが積層されて圧着および焼成されることにより、素体１０Ａが製作される。ここで、複数の素体１０Ａが一体化された集合体を予め準備し、当該集合体を切り離すことで複数の素体１０Ａを一括して製作することとしてもよい。
【００４３】
素体１０Ａの大きさは、特にこれが制限されるものではないが、一例としては、その長さ方向Ｌの寸法が０．６［ｍｍ］とされ、幅方向Ｗおよび高さ方向Ｈの寸法がいずれも０．３［ｍｍ］とされる。
【００４４】
ステップＳＴ２Ａにおいては、まず、素体１０Ａの第１および第２端面１０ｂ１，１０ｂ２を含む部分にＣｕペーストが塗布される（ステップＳＴ２１）。次に、Ｃｕペーストが焼成されることにより（ステップＳＴ２２）、焼結金属層としてのＣｕ含有層２１が形成される。
【００４５】
Ｃｕ含有層２１の厚みは、特にこれが制限されるものではないが、一例としては、端面被覆部２０ｂに該当する部分においてその最大厚みが２５［μｍ］とされ、主面被覆部２０ａに該当する部分においてその最大厚みが１５［μｍ］とされる。
【００４６】
次に、Ｃｕ含有層２１が形成された素体１０ＡをＮｉめっき処理用のめっき浴中に浸漬することにより、Ｃｕ含有層２１上にＮｉめっき層２２が形成され（ステップＳＴ２３）、つづいて、Ｎｉめっき層２２が形成された素体１０ＡをＳｎめっき処理用のめっき浴中に浸漬することにより、Ｎｉめっき層２２上にＳｎめっき層２４が形成される（ステップＳＴ２４）。なお、この時点においては、Ｎｉめっき層２２の表面の全域が、Ｓｎめっき層２４によって覆われている。
【００４７】
Ｎｉめっき層２２およびＳｎめっき層２４の厚みは、特にこれらが制限されるものではないが、一例としては、Ｎｉめっき層２２の厚みが２［μｍ］以上４［μｍ］以下とされ、Ｓｎめっき層２４の厚みが３［μｍ］以上５［μｍ］以下とされる。
【００４８】
この後、Ｓｎめっき層２４が形成された素体１０Ａの熱処理が行なわれる（ステップＳＴ２５）。当該熱処理は、Ｎｉめっき層２２とＳｎめっき層２４との境界部においてＳｎ元素および／またはＮｉ元素の拡散を促進させ、ＳｎとＮｉとの金属間化合物を形成してＳｎ−Ｎｉ層２３を形成する処理である。
【００４９】
当該熱処理は、その条件が特に制限されるものではないが、１００［℃］以上２００［℃］以下の大気下で１０［ｍｉｎ］以上にわたって行なうことが好ましい。なお、当該熱処理を行なうことでＳｎ−Ｎｉ層２３が確実に形成されることになるが、当該熱処理を省いた場合にも、Ｓｎ−Ｎｉ層２３は、ある程度形成されることになる。
【００５０】
次に、Ｓｎ−Ｎｉ層２３が形成された後の素体１０ＡからＳｎめっき層２４の一部が除去される（ステップＳＴ２６）。当該Ｓｎめっき層２４の一部を選択的に除去する方法としては、たとえば以下の方法を用いることができる。
【００５１】
図５（Ａ）に示すように、まず、Ｓｎ−Ｎｉ層２３が形成された後の素体１０Ａ（すなわち、製造途中品としての積層セラミックコンデンサ１Ａ’）が粘着シート２００に貼り付けられる。このとき、粘着シート２００に対しては、上述した実装面である素体１０Ａの第１主面１０ａ１側が貼り付けられる。粘着シート２００としては、適度に弾性を有しているものを利用することが好ましく、たとえば発泡剥離シートが好適に利用できる。
【００５２】
その際、粘着シート２００によって、積層セラミックコンデンサ１Ａ’の主面被覆部２０ａが覆われた状態とする。ここで、一対の主面被覆部２０ａ間に位置する素体１０Ａの露出表面（すなわち、素体１０Ａの第１主面１０ａ１）についても、これが粘着シート２００によって覆われるようにしてもよいし、これが覆われないようにしてもよい。
【００５３】
本実施の形態においては、粘着シート２００の弾性を適切に調節するとともに、粘着シート２００に対する積層セラミックコンデンサ１Ａ’の押し付け強さを適切に調節することにより、上記素体１０Ａの露出表面が粘着シート２００によって覆われないようにしている。このようにすれば、Ｓｎめっき層２４の一部を選択的に除去した後において、主面被覆部２０ａのうち、第１主面１０ａ１と交差する部分である端部の露出表面（特に、主面被覆部２０ａの端面被覆部２０ｂとは反対側に位置する端部）の露出表面をＳｎ−Ｎｉ層２３にて構成することが可能になる。
【００５４】
次に、図５（Ｂ）に示すように、積層セラミックコンデンサ１Ａ’が粘着シート２００に貼り付けられた状態が維持されつつ、粘着シート２００ごと積層セラミックコンデンサ１Ａ’が剥離液２１０に浸漬される。剥離液２１０としては、Ｓｎを選択的に溶解させることができるエッチング液が利用でき、たとえばメルテックス社製エンストリップＴＬ−１０５が好適に利用できる。
【００５５】
当該剥離液２１０に所定時間にわたって積層セラミックコンデンサ１Ａ’が浸漬されることにより、粘着シート２００によって覆われていない部分のＳｎめっき層２４が選択的に除去され、当該Ｓｎめっき層２４が除去された部分においてＳｎ−Ｎｉ層２３が露出することになる。これにより、Ｓｎ−Ｎｉ層２３が形成された後の素体１０ＡからＳｎめっき層２４の一部が選択的に除去されることになる。なお、複数の積層セラミックコンデンサ１Ａ’のＳｎめっき層２４を同時に除去する場合においては、粘着シート２００に貼り付ける複数の積層セラミックコンデンサ１Ａ’のそれぞれの間に所定の間隔を設けることが好ましい。
【００５６】
なお、Ｓｎ−Ｎｉ層２３は、Ｓｎめっき層２４よりも色が濃く、比較的灰色または黒色に近い色を呈する。そのため、第１および第２外部電極２０Ａ１，２０Ａ２の露出表面の色を確認することにより、積層セラミックコンデンサ１Ａの向きを容易に判別することが可能である。
【００５７】
以上により、上述した本実施の形態における積層セラミックコンデンサ１Ａが容易に製造できることになる。
【００５８】
また、図４（Ｂ）に示す製造方法を採用した場合にも、上述した本実施の形態における積層セラミックコンデンサ１Ａに準じた構成の変形例に係る積層セラミックコンデンサを製造することが可能である。当該変形例に係る積層セラミックコンデンサは、焼結金属層としてＣｕを含有するＣｕ含有層に代えて、Ｎｉを含有するＮｉ含有層にてこれを構成し、当該Ｎｉ含有層上にＣｕめっき層が形成され、当該Ｃｕめっき層上にＮｉめっき層２２、Ｓｎ−Ｎｉ層２３およびＳｎめっき層２４が形成された（ただし、Ｓｎめっき層２４については、部分的に形成された）ものである。
【００５９】
具体的には、変形例に係る製造方法においては、まず、ステップＳＴ１において素体１０Ａが製作され、その後、ステップＳＴ２Ｂにおいて第１および第２外部電極２０Ａ１，２０Ａ２が形成される。
【００６０】
ステップＳＴ２Ｂにおいては、まず、素体１０Ａの第１および第２端面１０ｂ１，１０ｂ２を含む部分にＮｉペーストが塗布される（ステップＳＴ２１’）。次に、Ｎｉペーストが素体１０Ａごと焼成されることにより（ステップＳＴ２２）、焼結金属層としてのＮｉ含有層が形成される。
【００６１】
次に、Ｎｉ含有層が形成された素体１０ＡをＣｕめっき処理用のめっき浴中に浸漬することにより、Ｎｉ含有層上にＣｕめっき層が形成される（ステップＳＴ２２’）。その後、Ｃｕめっき層が形成された素体１０ＡをＮｉめっき処理用のめっき浴中に浸漬することにより、Ｃｕめっき層上にＮｉめっき層２２が形成され（ステップＳＴ２３）、つづいて、Ｎｉめっき層２２が形成された素体１０ＡをＳｎめっき処理用のめっき浴中に浸漬することにより、Ｎｉめっき層２２上にＳｎめっき層２４が形成される（ステップＳＴ２４）。
【００６２】
次に、Ｓｎめっき層２４が形成された素体１０Ａの熱処理が行なわれ（ステップＳＴ２５）、ＳｎとＮｉとの金属間化合物を形成してＳｎ−Ｎｉ層２３が形成され、その後、Ｓｎ−Ｎｉ層２３が形成された後の素体１０ＡからＳｎめっき層２４の一部が除去される（ステップＳＴ２６）。
【００６３】
以上により、上述した変形例に係る積層セラミックコンデンサが容易に製造できることになる。
【００６４】
なお、上述した本発明の実施の形態における積層セラミックコンデンサの製造方法および変形例に係る積層セラミックコンデンサの製造方法を要約すると、以下のとおりとなる。
【００６５】
上述した製造方法は、電子部品としての積層セラミックコンデンサを製造するための製造方法であって、埋設された内部導体としての導電体層が露出した端面および当該端面に連続しかつ当該端面と交差する主面を含む部品本体としての素体を製作する工程と、上記素体の上記導電体層の上記端面において露出した部分を少なくとも覆うことで当該導電体層に接続した端面被覆部および上記主面の少なくとも一部を覆う主面被覆部が含まれることとなるように、上記素体の外表面に外部電極を設ける工程とを備えている。
【００６６】
上述した製造方法においては、上記外部電極を設ける工程が、Ｎｉめっき層を形成する工程と、上記Ｎｉめっき層上にＳｎめっき層を形成する工程と、上記Ｎｉめっき層と上記Ｓｎめっき層との境界部においてＳｎとＮｉとの金属間化合物を含有するＳｎ−Ｎｉ層を形成する工程と、上記Ｓｎ−Ｎｉ層の形成後において、上記主面被覆部の露出表面の少なくとも一部が上記Ｓｎめっき層にて構成され、かつ、上記端面被覆部の露出表面の少なくとも一部が上記Ｓｎ−Ｎｉ層にて構成されることとなるように、上記Ｓｎめっき層の一部を選択的に除去する工程とを含んでいる。
【００６７】
当該製造方法を採用することにより、上述した本発明の実施の形態における積層セラミックコンデンサおよび変形例に係る積層セラミックコンデンサを容易に製造することが可能になり、当該製造方法に従って製造された電子部品としての積層セラミックコンデンサにおいては、後述する効果が得られることになる。
【００６８】
図６は、本実施の形態における積層セラミックコンデンサを含む実装構造体の模式断面図である。また、図７（Ａ）および図７（Ｂ）は、Ｓｎ−Ｎｉ層およびＮｉめっき層の各々表面の顕微鏡写真である。次に、これら図６および図７を参照して、本実施の形態における積層セラミックコンデンサ１Ａを含む実装構造体の構成ならびに本実施の形態における積層セラミックコンデンサ１Ａとすることによる効果について説明する。
【００６９】
図６に示すように、本実施の形態における積層セラミックコンデンサ１Ａは、上述した実装面である素体１０Ａの第１主面１０ａ１が被実装体としての配線基板１００の主面と対向するように配置され、この状態において半田を用いて実装される。これにより、積層セラミックコンデンサ１Ａおよび配線基板１００を含む実装構造体が構成される。
【００７０】
配線基板１００は、積層セラミックコンデンサ１Ａに対向する主面に導電パターンが形成された絶縁性の基板である。配線基板１００の材質としては、エポキシ樹脂等の樹脂材料やアルミナ等のセラミックス材料からなるもの、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等を用いることができる。一般的には、配線基板１００としては、エポキシ樹脂からなる基材にガラス製の織布が添加されたガラスエポキシ基板が好適に利用される。
【００７１】
配線基板１００の上記主面には、積層セラミックコンデンサ１Ａに対応して第１および第２ランド１０１，１０２が設けられる。これら第１および第２ランド１０１，１０２は、いずれも上述した導電パターンの一部に該当し、互いに離隔している。
【００７２】
また、これら第１および第２ランド１０１，１０２の各々は、積層セラミックコンデンサ１Ａが有する第１および第２外部電極２０Ａ１，２０Ａ２に対応した大きさに形成されており、第１および第２外部電極２０Ａ１，２０Ａ２に対して、配線基板１００の上記主面の法線方向に沿って対向する部分を含んでいる。なお、第１および第２ランド１０１，１０２の材質としては、各種の導電材料が利用できるが、一般的にはＣｕ等の金属材料が好適に利用される。
【００７３】
積層セラミックコンデンサ１Ａが有する第１および第２外部電極２０Ａ１，２０Ａ２と、配線基板１００に設けられた第１および第２ランド１０１，１０２とは、それぞれ半田１１１，１１２によって接合される。
【００７４】
ここで、上述したように、積層セラミックコンデンサ１Ａにおいては、上述した実装面である素体１０Ａの第１主面１０ａ１側に位置する部分の第１および第２外部電極２０Ａ１，２０Ａ２の露出表面の大部分がＳｎめっき層２４にて構成されているとともに、その余の露出表面の大部分がＳｎ−Ｎｉ層２３にて構成されている。
【００７５】
一般に、Ｓｎ−Ｎｉ層は、半田濡れ性が良好であるＳｎめっき層に比べて、その半田濡れ性が大幅に劣っており、また、比較的半田濡れ性が良好であるＮｉめっき層に比べても、その半田濡れ性が劣っている。そのため、当該積層セラミックコンデンサ１Ａの実装時においては、第１および第２外部電極２０Ａ１，２０Ａ２のうちのＳｎ−Ｎｉ層２３にてその露出表面が構成された部分において、溶融した半田が濡れ広がり難くなり、第１および第２外部電極２０Ａ１，２０Ａ２のうちのＳｎめっき層２４にてその露出表面が構成された部分において、溶融した半田が濡れ広がることになる。
【００７６】
ここで、ＳｎとＮｉとの金属間化合物は、Ｓｎに比べて半田濡れ性に劣るが、さらに、Ｓｎ−Ｎｉ層の半田濡れ性が劣る別の理由として、その表面の微視的な形状が影響しているものと推察される。すなわち、図７（Ａ）を参照して、Ｓｎめっき層が剥離液によって除去された後のＳｎ−Ｎｉ層の表面には、複数の微小な突起が存在しており、当該突起は、平板片状の形状を有している。これに対し、図７（Ｂ）を参照して、Ｓｎめっき層が形成される前のＮｉめっき層は、その表面が比較的滑らかである。したがって、この平板片状の突起の存在により、Ｓｎ−Ｎｉ層の半田濡れ性が劣っているものと推察される。
【００７７】
このため、実装後の状態においては、図６に示すように、第１および第２外部電極２０Ａ１，２０Ａ２のうちの主面被覆部２０ａの大部分が第１および第２ランド１０１，１０２にそれぞれ半田１１１，１１２によって接合された状態となる反面、端面被覆部２０ｂの大部分は、半田１１１，１１２によって第１および第２ランド１０１，１０２に接合されずに露出した状態が維持されることになる。
【００７８】
したがって、半田１１１，１１２からなる接合部（すなわち半田フィレット）の大きさを適切に制御することが可能になり、半田フィレットの熱収縮に伴って発生する引張応力を適切に低減することができ、その結果、素体１０Ａにクラックが発生することを抑制することができる。
【００７９】
以上により、本実施の形態における積層セラミックコンデンサ１Ａにおいては、半田フィレットの熱収縮に起因して素体１０Ａにクラックが発生することが抑制できることになり、内部電極層の短絡や静電容量の低下といった電気的な特性の劣化を従来に比して大幅に抑制することが可能になる。
【００８０】
ここで、従来、樹脂材料やガラス材料、セラミック材料等からなる被膜によって外部電極の端面被覆部の一部または全部を覆うことで半田フィレットの大きさを適切に制御する技術が存在している。しかしながら、当該技術を採用した場合には、当該被膜が剥がれてしまうといった問題や、追加的な被膜を形成することで製造が極端に煩雑化したり、積層セラミックコンデンサが大型化したりするといった問題があった。
【００８１】
これに対し、本実施の形態の如くの構成を採用することにより、上述した剥がれの問題が発生する余地はなく、また製造が極端に煩雑化するといった問題や積層セラミックコンデンサが大型化するといった問題も生じ得ないことになる。
【００８２】
なお、上述したように、本実施の形態における積層セラミックコンデンサ１Ａにあっては、主面被覆部２０ａのうちの端面被覆部２０ｂとは反対側に位置する端部の露出表面がＳｎ−Ｎｉ層２３にて構成されているとともに、端面被覆部２０ｂのうちの主面被覆部２０ａ側の端部の露出表面がＳｎめっき層２４にて構成されている。
【００８３】
このように構成することにより、主面被覆部２０ａのうちの端面被覆部２０ｂとは反対側に位置する端部においては、実装後において素体１０Ａの露出表面から半田１１１，１１２が後退して位置することになり、素体１０Ａと第１および第２外部電極２０Ａ１，２０Ａ２との境界部に応力集中が発生することが回避可能になり、この意味においても、半田フィレットの熱収縮に起因して素体１０Ａにクラックが発生することが抑制できることになる。
【００８４】
また、端面被覆部２０ｂのうちの主面被覆部２０ａ側の端部においては、実装後において素体１０Ａが適切に濡れ広がることにより、適切な大きさの半田フィレットが形成されることとなって積層セラミックコンデンサ１Ａの実装安定性が増すことになる。
【００８５】
図８は、本実施の形態における積層セラミックコンデンサの要部拡大断面図である。図８に示すように、本実施の形態における積層セラミックコンデンサ１Ａにおいては、好適には、主面被覆部２０ａから端面被覆部２０ｂのうちの主面被覆部２０ａ側の端部にまで延びるＳｎめっき層２４の端面被覆部２０ｂ上の縁部（この縁部のうちの一点を図中において点Ｐ１にて示している）と主面被覆部２０ａ上の縁部（この縁部のうちの一点を図中において点Ｐ２にて示している）とを最短距離で結ぶ仮想面ＶＰ上に、導電体層１２が位置しないように構成される。
【００８６】
このように構成した場合には、万が一、素体１０Ａにクラックが発生した場合にも、当該クラックが導電体層１２に達するおそれを大幅に低減することが可能になり、内部電極層の短絡や静電容量の低下といった電気的な特性の劣化をさらに顕著に抑制することができる。なお、図８においては、第１外部電極２０Ａ１が位置する側のみを図示しているが、第２外部電極２０Ａ２が位置する側においても同様の構成とすることが好ましい。
【００８７】
ここで、外部電極の露出表面の構造分析には、ＳＥＭ（走査型電子顕微鏡）を用いることができる。また、外部電極の表層部分の組成分析には、ＳＥＭに付帯されたＥＤＸを用いることができる。当該ＥＤＸを用いることにより、外部電極の表層部分にＮｉが存在するか、またＳｉが存在するかの確認が行なえる。さらに、外部電極の表層部分の組成分析には、ＸＲＤ（Ｘ線回折装置）を用いることもできる。当該ＸＲＤを用いることにより、外部電極の表層部分にＳｎとＮｉとの金属間化合物が存在するかの確認が行なえる。
【００８８】
図９（Ａ）および図９（Ｂ）は、本実施の形態における積層セラミックコンデンサ連の平面図および断面図である。なお、図９（Ｂ）に示す断面は、図９（Ａ）中に示すＩＸＢ−ＩＸＢ線に沿った断面である。以下、この図９を参照して、本実施の形態における積層セラミックコンデンサ連３００について説明する。
【００８９】
図９に示すように、本実施の形態における積層セラミックコンデンサ連３００は、複数の上述した本実施の形態における積層セラミックコンデンサ１Ａと、これら複数の積層セラミックコンデンサ１Ａを一括して包装する包装体３０１とを備えている。包装体３０１は、複数の積層セラミックコンデンサ１Ａをそれぞれ収納する複数の凹部３０２ａが間隔を隔てて設けられた長尺状のキャリアテープ３０２と、複数の凹部３０２ａを塞ぐように当該キャリアテープ３０２に貼り付けられたカバーテープ３０３とを含んでいる。複数の積層セラミックコンデンサ１Ａの各々は、それらの素体１０Ａの第１主面１０ａ１がそれぞれ複数の凹部３０２ａの底部３０２ｂ側を向いた状態となるように、複数の凹部３０２ａ内にそれぞれ収納されている。
【００９０】
積層セラミックコンデンサ連３００に含まれる複数の積層セラミックコンデンサ１Ａは、包装体３０１から１つずつ取り出されて上述した配線基板１００に実装される。具体的には、キャリアテープ３０２からカバーテープ３０３を剥がした状態で、積層セラミックコンデンサ１Ａは、その素体１０Ａの第２主面１０ａ２側からチップマウンター等の吸着ヘッドによって吸着保持され、これによりキャリアテープ３０２から取り出されて配線基板１００に実装される。
【００９１】
そのため、上記のように、キャリアテープ３０２の凹部３０２ａ内に収納された積層セラミックコンデンサ１Ａが、その素体１０Ａの第１主面１０ａ１が凹部３０２ａの底部３０２ｂ側を向いた状態とされていることにより、チップマウンター等による実装作業がスムーズに行なえることになる。したがって、本実施の形態における積層セラミックコンデンサ連３００とすることにより、上述した積層セラミックコンデンサ１Ａを含む実装構造体を容易に製造することができる。
【００９２】
（実施の形態２）
図１０（Ａ）および図１０（Ｂ）は、本発明の実施の形態２における積層セラミックコンデンサの模式断面図である。以下、この図１０を参照して、本実施の形態における積層セラミックコンデンサ１Ｂについて説明する。
【００９３】
図１０に示すように、本実施の形態における積層セラミックコンデンサ１Ｂは、上述した積層セラミックコンデンサ１Ａと比較した場合に、異なる構成の第１および第２外部電極２０Ｂ１，２０Ｂ２を備えている点においてのみ相違している。
【００９４】
具体的には、上述した積層セラミックコンデンサ１Ａに具備された第１および第２外部電極２０Ａ１，２０Ａ２は、素体１０Ａの第１主面１０ａ１側に位置する主面被覆部２０ａのみが、その露出表面が主としてＳｎめっき層２４にて覆われてなる構成のものであったが、本実施の形態における積層セラミックコンデンサ１Ｂに具備された第１および第２外部電極２０Ｂ１，２０Ｂ２は、素体１０Ａの第１主面１０ａ１側に位置する主面被覆部２０ａのみならず、第２主面１０ａ２側に位置する主面被覆部２０ａについても、その露出表面が主としてＳｎめっき層２４にて覆われてなる構成のものとされている。
【００９５】
このように構成した場合には、素体１０Ａの第１主面１０ａ１側のみならず素体１０Ｂの第２主面１０ａ２側の面についても、これを被実装体に対する実装面とすることができるため、上述した実施の形態１において説明した効果が得られることに加え、高さ方向Ｈにおける積層セラミックコンデンサ１Ｂの向きの如何を問わずに積層セラミックコンデンサ１Ｂを被実装体に実装することが可能になる効果も得られる。
【００９６】
（実施の形態３）
図１１（Ａ）および図１１（Ｂ）は、本発明の実施の形態３における積層セラミックコンデンサの模式断面図である。以下、この図１１を参照して、本実施の形態における積層セラミックコンデンサ１Ｃについて説明する。
【００９７】
図１１に示すように、本実施の形態における積層セラミックコンデンサ１Ｃは、上述した積層セラミックコンデンサ１Ａと比較した場合に、異なる構成の素体１０Ｂを備えている点においてのみ相違している。
【００９８】
具体的には、上述した積層セラミックコンデンサ１Ａに具備された素体１０Ａは、誘電体層１１および導電体層１２の積層方向が積層セラミックコンデンサ１Ａの高さ方向Ｈに合致するように構成されたものであったが、本実施の形態における積層セラミックコンデンサ１Ｃに具備された素体１０Ｂは、誘電体層１１および導電体層１２の積層方向が積層セラミックコンデンサ１Ｃの幅方向Ｗに合致するように構成されたものである。
【００９９】
このように構成した場合にも、上述した実施の形態１において説明した効果と同様の効果を得ることができる。
【０１００】
上述した本発明の実施の形態１ないし３においては、積層セラミックコンデンサの実装面に該当する側に設けられた主面被覆部の端面被覆部とは反対側に位置する端部の露出表面をＳｎ−Ｎｉ層にて構成するとともに、主面被覆部のその余の部分の露出表面をＳｎめっき層にて構成した場合を例示して説明を行なったが、当該主面被覆部の全域の露出表面をＳｎめっき層にて構成してもよいし、当該主面被覆部の端面被覆部とは反対側に位置する端部以外の部分のさらに他の一部の露出表面をＳｎ−Ｎｉ層にて構成してもよい。すなわち、主面被覆部の露出表面の少なくとも一部が、Ｓｎめっき層にて構成されていれば、相当程度に上述した効果を得ることができる。
【０１０１】
また、上述した本発明の実施の形態１ないし３においては、積層セラミックコンデンサの端面被覆部のうちの主面被覆部側に位置する端部をＳｎめっき層にて構成するとともに、端面被覆部のその余の部分の露出表面をＳｎ−Ｎｉ層にて構成した場合を例示して説明を行なったが、当該端面被覆部の全域の露出表面をＳｎ−Ｎｉ層にて構成してもよいし、当該端面被覆部の主面被覆部側に位置する端部以外の部分のさらに他の一部の露出表面をＳｎめっき層にて構成してもよい。すなわち、端面被覆部の露出表面の少なくとも一部が、Ｓｎ−Ｎｉ層にて構成されていれば、相当程度に上述した効果を得ることができる。
【０１０２】
さらには、上述した本発明の実施の形態１ないし３においては、本発明が適用された電子部品およびこれを備えた電子部品連として、積層セラミックコンデンサおよびこれを備えた積層セラミックコンデンサ連を例示して説明を行なったが、半田を用いて被実装体に対して実装される電子部品およびこれを備えた電子部品連であれば、どのようなものにも本発明の適用が可能である。その場合、被実装体に対して接合される外部電極の数は、２個に限定されるものではなく、これが１個であってもよいし、３個以上の複数個であってもよい。さらには、２個以上の外部電極を有する場合においても、そのうちの少なくとも１つに本発明が適用されていれば、相当程度の効果を得ることができる。
【０１０３】
加えて、上述した本発明の実施の形態１ないし３において示した特徴的な構成は、本発明の趣旨を逸脱しない限りにおいて、当然に相互にその組み合わせが可能である。
【０１０４】
このように、今回開示した上記実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【符号の説明】
【０１０５】
１Ａ〜１Ｃ  積層セラミックコンデンサ、１０Ａ，１０Ｂ  素体、１０ａ１  第１主面、１０ａ２  第２主面、１０ｂ１  第１端面、１０ｂ２  第２端面、１０ｃ１  第１側面、１０ｃ２  第２側面、１１  誘電体層、１２  導電体層、２０Ａ１，２０Ｂ１  第１外部電極、２０Ａ２，２０Ｂ２  第２外部電極、２０ａ  主面被覆部、２０ｂ  端面被覆部、２１  Ｃｕ含有層、２２  Ｎｉめっき層、２３  Ｓｎ−Ｎｉ層、２４  Ｓｎめっき層、１００  配線基板、１０１  第１ランド、１０２  第２ランド、１１１，１１２  半田、２００  粘着シート、２１０  剥離液、３００  積層セラミックコンデンサ連、３０１  包装体、３０２  キャリアテープ、３０２ａ  凹部、３０２ｂ  底部、３０３  カバーテープ。
【図１】
0006524734.tif 000002
【図２】
0006524734.tif 000003
【図３】
0006524734.tif 000004
【図４】
0006524734.tif 000005
【図５】
0006524734.tif 000006
【図６】
0006524734.tif 000007
【図７】
0006524734.tif 000008
【図８】
0006524734.tif 000009
【図９】
0006524734.tif 000010
【図１０】
0006524734.tif 000011
【図１１】
0006524734.tif 000012