(57)【特許請求の範囲】
【請求項１】
直流電源の電圧を半導体スイッチ素子のスイッチングにより昇圧して出力する直流昇圧回路であって、
第１の半導体スイッチ素子と前記半導体スイッチ素子の一端に逆直列に接続された第１のダイオードとを有する第１のアーム対と、
前記第１のアーム対の接続点に一方の端子が接続され、他方の端子が前記直流電源に接続された第１のリアクトルと、
前記第１のアーム対に並列接続された第１のコンデンサと、
前記第１のアーム対の一端に直列に接続された第２のダイオードと第３のダイオードとの直列回路を有する第２のアーム対と、
前記第１のアーム対の接続点と前記第２のアーム対の接続点の間に接続された第２のコンデンサと、
を有し、
前記第１のダイオードと第２のダイオードと第３のダイオードとに並列に接続された半導体スイッチ素子をさらに備え、
前記第１のダイオードに並列に接続された半導体スイッチ素子及び前記第３のダイオードに並列に接続された半導体スイッチ素子と、前記半導体スイッチ素子及び前記第２のダイオードに並列に接続された半導体スイッチ素子とを、交互にオン・オフ動作させることにより、出力側から前記直流電源側への電力の回生が可能な直流昇圧回路。
【請求項２】
前記半導体スイッチ素子、前記第１のコンデンサ、前記第２のコンデンサ及び前記第２のダイオードを有する閉回路の中に第２のリアクトルを新たに備えた請求項１に記載の直流昇圧回路。
【請求項３】
第１のリアクトルと第２のリアクトルを同一鉄心上の巻線により構成し、磁気的に結合したリアクトルとしたことを特徴とする請求項２に記載の直流昇圧回路。
【請求項４】
直流電源の電圧を半導体スイッチ素子のスイッチングにより昇圧して出力する直流昇圧回路であって、
第１の半導体スイッチ素子と前記半導体スイッチ素子の一端に逆直列に接続された第１のダイオードとを有する第１のアーム対と、
前記第１のアーム対の接続点に一方の端子が接続され、他方の端子が前記直流電源に接続された第１のリアクトルと、
前記第１のアーム対に並列接続された第１のコンデンサと、
前記第１のアーム対の一端に直列に接続された第２のダイオードと第３のダイオードとの直列回路を有する第２のアーム対と、
前記第１のアーム対の接続点と前記第２のアーム対の接続点の間に接続された第２のコンデンサと、
を有する直流昇圧回路
を複数個有し、それぞれの前記直流昇圧回路の前記第１のコンデンサを共通化した直流昇圧回路であって、
それぞれの前記直流昇圧回路をインターリーブ動作させる直流昇圧回路。
【請求項５】
それぞれの前記直流昇圧回路は、前記第１のダイオードと第２のダイオードと第３のダイオードとに並列に接続された半導体スイッチ素子をさらに備える請求項４に記載の直流昇圧回路。
【請求項６】
それぞれの前記直流昇圧回路は、前記半導体スイッチ素子、前記第１のコンデンサ、前記第２のコンデンサ及び前記第２のダイオードを有する閉回路の中に第２のリアクトルを新たに備える請求項４又は請求項５に記載の直流昇圧回路。
【請求項７】
それぞれの前記直流昇圧回路の前記第２のリアクトルを共通化した請求項６に記載の直流昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流昇圧回路に関する。
【背景技術】
【０００２】
従来、直流昇圧回路として、半導体スイッチング素子とリアクトルとを含むいわゆる昇圧チョッパ回路が知られている（例えば、特許文献１及び特許文献２参照）。
図１６は、従来の直流昇圧回路９００である昇圧チョッパ回路の概略構成図である。図に示す通り、直流昇圧回路９００は、直流電源９１０、リアクトル９２０、アーム対９３０、コンデンサ９４０及び負荷９５０を備えている。
アーム対９３０は、ダイオードＤ２と半導体スイッチ素子（例えば、ＭＯＳＦＥＴ）Ｔ２とを有している。リアクトル９２０は、ダイオードＤ２及び半導体スイッチ素子Ｔ２の接続点（接続点）と、直流電源２の正極との間に接続されている。直流電源９１０の負極は、アーム対９３０の外側端子（ＭＯＳＦＥＴのソース）に接続されている。また、アーム対９３０の両端には、コンデンサ９４０及び負荷９５０が並列に接続されている。
【０００３】
直流昇圧回路９００は、スイッチ素子Ｔ２をオン状態にすると、直流電源９１０→リアクトル９２０→スイッチ素子Ｔ２→直流電源９１０の経路に電流が流れ、リアクトル９２０にエネルギーが蓄積される。次に、スイッチ素子Ｔ２をオフ状態にすると、スイッチ素子Ｔ２に流れていた電流は、ダイオードＤ２→コンデンサ９４０の経路に転流し、リアクトル９２０に蓄えられていたエネルギーによりコンデンサ９４０を直流電源９１０より高い電圧に充電する。このように直流昇圧回路９００は、スイッチ素子Ｔ２のオン状態、又はオフ状態を繰り返すことで昇圧し、負荷９５０に直流電源９１０の電圧より高い電圧を供給している。
【０００４】
直流電源９１０の電圧Ｖｉ、電流Ｉｉと負荷９５０に供給する電圧Ｖ０、電流Ｉ０との関係は、変換回路が理想的なものであるとすれば、
Ｖｉ×Ｉｉ＝Ｖ０×Ｉ０（＝変換電力）
の関係が成り立つ。また、Ｖｉ：Ｖ０＝Ｉ０：Ｉｉと表すことができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１４６０４８号公報
【特許文献２】特開２００１−３０９６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の直流昇圧回路では、スイッチ素子Ｔ２及びダイオードＤ２は、直流電源９１０の電流Ｉｉをスイッチングし、かつ負荷９５０の電圧Ｖ０が印加される。したがって、昇圧比（Ｖ０／Ｖｉ）を高くした場合、変換電力が一定であっても電圧Ｖ０、電流Ｉiが大きくなる。そのためスイッチ素子Ｔ２及びダイオードＤ２を昇圧比を高くすることにより高圧・電流容量（電力）に対応させる必要がある。そのため、実際の装置を構成するにあっては、装置の大形化や高価格化を招く不都合があった。
【０００７】
本発明は、このような事情に鑑みてなされたもので、その目的は、昇圧比が高い場合でも装置の小型化が可能な直流昇圧回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一態様は、直流電源の電圧を半導体スイッチ素子のスイッチングにより昇圧して出力する直流昇圧回路であって、第１の半導体スイッチ素子と前記半導体スイッチ素子の一端に逆直列接続された第１のダイオードとを有する第１のアーム対と、前記第１のアーム対の接続点に一方の端子が接続され、他方の端子が前記直流電源に接続された第１のリアクトルと、前記第１のアーム対に並列接続された第１のコンデンサと、前記第１のアーム対の一端に直列に接続された第２のダイオードと第３のダイオードとの直列回路を有する第２のアーム対と、前記第１のアーム対の接続点と前記第２のアーム対の接続点の間に接続された第２のコンデンサと、を有する直流昇圧回路である。
【０００９】
また、本発明の一態様は、上述の直流昇圧回路であって、前記第１のダイオードと第２のダイオードと第３のダイオードとに並列に接続された半導体スイッチ素子をさらに備える。
【００１０】
また、本発明の一態様は、上述の直流昇圧回路であって、前記半導体スイッチ素子、前記第１のコンデンサ、前記第２のコンデンサ及び前記第２のダイオードを有する閉回路の中に第２のリアクトルを新たに備える。
【００１１】
また、本発明の一態様は、上述の直流昇圧回路であって、第１のリアクトルと第２のリアクトルを同一鉄心上の巻線により構成し、磁気的に結合したリアクトルとする。
【００１２】
また、本発明の一態様は、上述の直流昇圧回路であって、直流昇圧回路を複数個有し、それぞれの前記直流昇圧回路の前記第１のコンデンサを共通化した直流昇圧回路であって、それぞれの前記直流昇圧回路をインターリーブ動作させる。
【００１３】
また、本発明の一態様は、上述の直流昇圧回路であって、直流昇圧回路を複数個有し、それぞれの前記直流昇圧回路の前記第１のコンデンサ及び前記第２のリアクトルを共通化した直流昇圧回路であって、それぞれの前記直流昇圧回路をインターリーブ動作させる。
【発明の効果】
【００１４】
以上説明したように、本発明によれば、昇圧比が高い場合でも装置の小型化が可能な直流昇圧回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態における直流昇圧回路の構成例を示す図である。
【図２】本発明の第１の実施形態における直流昇圧回路の昇圧動作を説明する図である。
【図３】本発明の第２の実施形態における直流昇圧回路の構成例を示す図である。
【図４】本発明の第３の実施形態における直流昇圧回路の構成例を示す図である。
【図５】本発明の第４の実施形態における直流昇圧回路の構成例を示す図である。
【図６】本発明の第５の実施形態における直流昇圧回路の構成例を示す図である。
【図７】本発明の第５の実施形態における直流昇圧回路の昇圧動作を説明する図である。
【図８】本発明の第６の実施形態における直流昇圧回路の構成例を示す図である。
【図９】本発明の第６の実施形態における直流昇圧回路の回生動作を説明する図である。
【図１０】本発明の第７の実施形態における直流昇圧回路の構成例を示す図である。
【図１１】本発明の第８の実施形態における直流昇圧回路の構成例を示す図である。
【図１２】本発明の第９の実施形態における直流昇圧回路の構成例を示す図である。
【図１３】本発明の第１０の実施形態における直流昇圧回路の構成例を示す図である。
【図１４】本発明の第１１の実施形態における直流昇圧回路の構成例を示す図である。
【図１５】本発明の第１２の実施形態における直流昇圧回路の構成例を示す図である。
【図１６】従来の直流昇圧回路の構成例を示す図である。
【発明を実施するための形態】
【００１６】
以下に、実施形態における直流昇圧回路を、図面を用いて説明する。
（第１の実施形態）
以下、第１の実施形態における直流昇圧回路１について、図面を用いて説明する。図１は、本発明の第１の実施形態における直流昇圧回路１の構成例を示す図である。
【００１７】
図１に示すように、直流昇圧回路１は、直流電源２と負荷３との間に並列に接続されている。本発明の第１の実施形態の直流昇圧回路１は、第１のアーム対１１、第２のアーム対１２、リアクトル１３、コンデンサ１４、コンデンサ１５及びコンデンサ１６を備えている。
【００１８】
第１のアーム対１１は、半導体スイッチ素子１１２（第１の半導体スイッチ素子）及びダイオード１１１（第１のダイオード）を備えている。半導体スイッチ素子１１２は、スイッチ素子１１２＿１及びダイオード１１２＿２を有している。スイッチ素子１１２＿１は、例えばバイポーラトランジスタ、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等である。スイッチ素子１１２＿１は、ダイオード１１２＿２に対して並列に接続されている。スイッチ素子１１２＿１は、一端がダイオード１１１のアノードに接続され、他端が直流電源２の負極端子に接続されている。例えば、一端はドレインであり、他端がソースであり、制御端子がゲートである。
【００１９】
ダイオード１１１は、アノードがスイッチ素子１１２＿１の一端に接続され、カソードがコンデンサ１４の一端に接続されている。
【００２０】
第２のアーム対１２は、ダイオード１２１（第３のダイオード）及びダイオード１２２（第２のダイオード）を備えている。ダイオード１２２は、アノードがダイオード１１１のカソードに接続され、カソードがダイオード１２１のアノードに接続されている。したがって、第２のアーム対１２は、ダイオード１２１とダイオード１２２との直列回路を備えている。ダイオード１２１は、カソードが、コンデンサ１６の一端に接続されている。
【００２１】
リアクトル１３（第１のリアクトル）は、一端が直流電源２の正極端子に接続され、他端が第１のアーム対１１の接続点に接続されている。第１のアーム対１１の接続点は、ダイオード１１１のアノードと半導体スイッチ素子１１２の一端（ダイオード１１２＿２）との接続点である。
【００２２】
コンデンサ１４（第１のコンデンサ）は、第１のアーム対１１に対して並列に接続されている。すなわち、コンデンサ１４は、一端がダイオード１１１のカソードに接続され、他端がスイッチ素子１１２＿１の一端及び直流電源２の負極端子に接続されている。
【００２３】
コンデンサ１５（第２のコンデンサ）は、一端が第２のアーム対１２の接続点に接続され、他端が第１のアーム対１１の接続点に接続されている。第２のアーム対１２の接続点は、ダイオード１２１のアノードとダイオード１２２のカソードとの接続点である。
【００２４】
コンデンサ１６は、負荷３に対して並列に接続されている。コンデンサ１６は、一端がダイオード１２１のカソードに接続され、他端がスイッチ素子１１２＿１の他端及び直流電源２の負極端子に接続されている。
【００２５】
次に、本実施形態の直流昇圧回路１の昇圧動作について説明する。図２は、本実施形態の直流昇圧回路１の昇圧動作を説明する図である。なお、直流電源２が出力する電圧を出力電圧Ｖｉとする。
【００２６】
図２（ａ）は、スイッチ素子１１２＿１がオン状態である場合の直流昇圧回路１に流れる電流経路を示す図である。図２（ａ）に示すように、スイッチ素子１１２＿１をオン状態にすると、直流電源２から供給される電流Ｉｉは、直流電源２→リアクトル１３→スイッチ素子１１２＿１→直流電源２の経路２００に流れる。その際、リアクトル１３にはエネルギーが蓄積される。
【００２７】
また、スイッチ素子１１２＿１がオン状態になると、コンデンサ１４に蓄えられていたエネルギーは、コンデンサ１４→ダイオード１２２→コンデンサ１５→スイッチ素子１１２＿１→コンデンサ１４の経路２０１で一部放出される。したがって、スイッチ素子１１２＿１がオン状態になると、コンデンサ１５は、コンデンサ１４に蓄えられたエネルギーにより充電され、コンデンサ１４と同じ電位となる。
【００２８】
次に、スイッチ素子１１２＿１がオフ状態である場合の直流昇圧回路１の昇圧動作について説明する。図２（ｂ）は、スイッチ素子１１２＿１がオフ状態である場合の直流昇圧回路１に流れる電流経路を示す図である。図２（ｂ）に示すように、スイッチ素子１１２＿１がオフ状態になると、リアクトル１３に流れていた電流Ｉｉは、リアクトル１３→ダイオード１１１→コンデンサ１４→直流電源２→リアクトル１３の経路２０２に転流する。したがって、直流電源２の電圧Ｖｉとリアクトル１３に蓄積されたエネルギーとにより、コンデンサ１４は、直流電源２の電圧Ｖｉより高い電圧Ｖ１に充電される。
【００２９】
また、スイッチ素子１１２＿１がオフ状態である場合、リアクトル１３に流れる電流は、リアクトル１３→コンデンサ１５→ダイオード１２１→コンデンサ１６→直流電源２→リアクトル１３の経路２０３にも転流する。したがって、直流電源２の電圧Ｖｉとリアクトル１３に蓄積されたエネルギーとコンデンサ１５に充電されたエネルギーとによりコンデンサ１６を電圧Ｖ１よりも高い電圧Ｖ２に充電する。
【００３０】
このように、スイッチ素子１１２＿１のオン状態とオフ状態とを一定の時間比率で繰り返すことにより、負荷３に安定した高い電圧を供給することができる。ここで、コンデンサ１６の電圧Ｖ２について説明する。
【００３１】
コンデンサ１４の電圧及びコンデンサ１５の電圧は、スイッチ素子１１２＿１の通電率、すなわち、デューティ比に基づいて変化する。スイッチ素子１１２＿１の通電率は、オン状態及びオフ状態の１周期に占めるオン状態の期間の割合である。したがって、スイッチ素子１１２＿１の通電率が０．５、すなわちスイッチ素子１１２＿１の制御端子（ゲート）にデューティ５０％のＰＷＭ信号を供給した場合、コンデンサ１４の電圧及びコンデンサ１５の電圧は、それぞれ直流電源２の電圧Ｖｉの約２倍となる。したがって、コンデンサ１６の電圧Ｖ２は、コンデンサ１４の電圧とコンデンサ１５の電圧とが直列加算された電圧となるため、直流電源２の電圧Ｖiの約４倍の電圧となる。この時、第１のアーム対１１を構成するダイオード１１１及び半導体スイッチ素子１１２に必要な素子耐圧は、コンデンサ１４の電圧Ｖ１であり、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１の出力電圧の約１／２となる。
【００３２】
上述したように、本実施形態の直流昇圧回路１は、直流電源２の電圧をスイッチ素子１１２＿１のスイッチングにより昇圧して出力する直流昇圧回路であって、第１のアーム対１１と、リアクトル１３と、コンデンサ１４と、第２のアーム対１２と、コンデンサ１５とを有する。第１のアーム対１１は、スイッチ素子１１２＿１と、スイッチ素子１１２＿１の一端にアノードが接続（以下、「逆直列接続」という。）されたダイオード１１１とを有する。ここで、リアクトル１３は、第１のアーム対１１の接続点に一方の端子が接続され、他方の端子が直流電源２に接続されている。コンデンサ１４は、第１のアーム対１１に並列接続されている。第２のアーム対１２は、第１のアーム対１１の一端に直列に接続されたダイオード１２２とダイオード１２１との直列回路を有する。コンデンサ１５は、第１のアーム対１１の接続点と第２のアーム対１２の接続点の間に接続されている。このため、第１のアーム対１１及び第２のアーム対１２に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１の出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。
【００３３】
（第２の実施形態）
以下、第２の実施形態における直流昇圧回路１Ａについて、図面を用いて説明する。図３は、本発明の第２の実施形態における直流昇圧回路１Ａの構成例を示す図である。第２の実施形態の直流昇圧回路１Ａは、第１の実施形態からリアクトル１７を新たに備えた構成である。なお、第１の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【００３４】
図３に示すように、直流昇圧回路１Ａは、直流電源２と負荷３との間に並列に接続されている。本発明の第２の実施形態の直流昇圧回路１Ａは、第１のアーム対１１、第２のアーム対１２、リアクトル１３、コンデンサ１４、コンデンサ１５、コンデンサ１６及びリアクトル１７を備えている。
【００３５】
リアクトル１７（第２のリアクトル）は、一端がコンデンサ１５の他端に接続され、他端が第１のアーム対１１の接続点に接続されている。
スイッチ素子１１２＿１がオン状態の場合において、リアクトル１７は、コンデンサ１４に蓄えられたエネルギーをコンデンサ１５に充電する際の突入電流を抑制する。さらに、スイッチ素子１１２＿１がオン状態の場合に、コンデンサ１４に蓄えられたエネルギーが放出され、コンデンサ１５に充電される経路２０１Ａ（コンデンサ１４→ダイオード１２２→コンデンサ１５→リアクトル１７→スイッチ素子１１２＿１→コンデンサ１４）において、リアクトル１７とコンデンサ１４とコンデンサ１５とは、ＬＣ直列共振回路を構成する。したがって、そのＬＣ直列共振回路の共振周波数を適宜選定することでダイオード１２２の逆回復動作を回避することができる。なお、上記以外の昇圧動作については、第１の実施形態と同様のため省略する。
【００３６】
上述したように、本実施形態の直流昇圧回路１Ａは、直流電源２の電圧をスイッチ素子１１２＿１のスイッチングにより昇圧して出力する直流昇圧回路であって、第１のアーム対１１と、リアクトル１３と、コンデンサ１４と、第２のアーム対１２と、コンデンサ１５と、リアクトル１７とを有する。第１のアーム対１１は、スイッチ素子１１２＿１とスイッチ素子１１２＿１の一端に逆直列接続されたダイオード１１１とを有する。リアクトル１３は、第１のアーム対１１の接続点に一方の端子が接続され、他方の端子が直流電源２に接続されている。コンデンサ１４は、第１のアーム対１１に並列接続されている。第２のアーム対１２は、第１のアーム対１１の一端に直列に接続されたダイオード１２２とダイオード１２１との直列回路を有する。コンデンサ１５は、第１のアーム対１１の接続点と第２のアーム対１２の接続点の間に接続されている。リアクトル１７は、一端がコンデンサ１５の他端に接続され、他端が第１のアーム対１１の接続点に接続されている。このため、第１のアーム対１１及び第２のアーム対１２に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ａの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。また、本実施形態の直流昇圧回路１Ａは、リアクトル１７によりコンデンサ１４に蓄えられたエネルギーをコンデンサ１５に充電する際の突入電流を抑制し、且つダイオード１２２の逆回復動作を回避することができる。
【００３７】
（第３の実施形態）
以下、第３の実施形態における直流昇圧回路１Ｂについて、図面を用いて説明する。図４は、本発明の第３の実施形態における直流昇圧回路１Ｂの構成例を示す図である。第３の実施形態の直流昇圧回路１Ｂは、第２の実施形態のリアクトル１７の接続位置を変更したリアクトル１７を備えた構成である。すなわち、第３の実施形態の直流昇圧回路１Ｂは、第１実施形態のダイオード１１１のカソード及びコンデンサ１４の一端の接続点と、ダイオード１２２のアノードとの間にリアクトル１７が挿入されている。なお、第１の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【００３８】
図４に示すように、直流昇圧回路１Ｂは、直流電源２と負荷３との間に並列に接続されている。本発明の第３の実施形態の直流昇圧回路１Ｂは、第１のアーム対１１、第２のアーム対１２、リアクトル１３、コンデンサ１４、コンデンサ１５、コンデンサ１６及びリアクトル１７を備えている。
【００３９】
第１のアーム対１１は、半導体スイッチ素子１１２及びダイオード１１１を備えている。ダイオード１１１は、アノードがスイッチ素子１１２＿１の一端に接続され、カソードがコンデンサ１４の一端及びリアクトル１７の他端に接続されている。
【００４０】
第２のアーム対１２は、ダイオード１２１及びダイオード１２２を備えている。ダイオード１２２のアノードがリアクトル１７の一端に接続され、カソードがダイオード１２１のアノードに接続されている。したがって、第２のアーム対１２は、ダイオード１２１とダイオード１２２との直列回路を備えている。ダイオード１２１は、カソードは、コンデンサ１６の一端に接続されている。
【００４１】
リアクトル１７は、一端がダイオード１２２のアノードに接続され、他端がダイオード１１１のカソード及びコンデンサ１４に接続されている。
【００４２】
スイッチ素子１１２＿１がオン状態の場合において、リアクトル１７は、コンデンサ１４に蓄えられたエネルギーをコンデンサ１５に充電する際の突入電流を抑制する。さらに、スイッチ素子１１２＿１がオン状態の場合に、コンデンサ１４に蓄えられたエネルギーが放出され、コンデンサ１５に充電される経路２０１Ｂ（コンデンサ１４→リアクトル１７→ダイオード１２２→コンデンサ１５→スイッチ素子１１２＿１→コンデンサ１４）において、リアクトル１７とコンデンサ１４とコンデンサ１５とは、ＬＣ直列共振回路を構成する。したがって、そのＬＣ直列共振回路の共振周波数を適宜選定することでダイオード１２２の逆回復動作を回避することができる。なお、上記以外の昇圧動作については、第１の実施形態と同様のため省略する。
【００４３】
上述したように、本実施形態の直流昇圧回路１Ｂは、直流電源２の電圧をスイッチ素子１１２＿１のスイッチングにより昇圧して出力する直流昇圧回路であって、第１のアーム対１１と、リアクトル１３と、コンデンサ１４と、第２のアーム対１２と、コンデンサ１５と、リアクトル１７とを有する。第１のアーム対１１は、スイッチ素子１１２＿１とスイッチ素子１１２＿１の一端に逆直列接続されたダイオード１１１とを有する。リアクトル１３は、第１のアーム対１１の接続点に一方の端子が接続され、他方の端子が直流電源２に接続されている。コンデンサ１４は、第１のアーム対１１に並列接続されている。第２のアーム対１２は、第１のアーム対１１の一端に直列に接続されたダイオード１２２とダイオード１２１との直列回路を有する。コンデンサ１５は、第１のアーム対１１の接続点と第２のアーム対１２の接続点の間に接続されている。リアクトル１７は、一端がダイオード１２２のアノードに接続され、他端がダイオード１１１のカソード及びコンデンサ１４に接続されている。このため、第１のアーム対１１及び第２のアーム対１２に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｂの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。また、本実施形態の直流昇圧回路１Ｂは、リアクトル１７によりコンデンサ１４に蓄えられたエネルギーをコンデンサ１５に充電する際の突入電流を抑制し、且つダイオード１２２の逆回復動作を回避することができる。
【００４４】
（第４の実施形態）
以下、第４の実施形態における直流昇圧回路１Ｃについて、図面を用いて説明する。図５は、本発明の第４の実施形態における直流昇圧回路１Ｃの構成例を示す図である。第４の実施形態の直流昇圧回路１Ｃは、第２の実施形態のリアクトル１７の接続位置を変更したリアクトル１７を備えた構成である。すなわち、第４の実施形態の直流昇圧回路１Ｃは、第１実施形態のダイオード１１１のカソードとコンデンサ１４の一端との間にリアクトル１７が挿入されている。なお、第１の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【００４５】
図５に示すように、直流昇圧回路１Ｃは、直流電源２と負荷３との間に並列に接続されている。本発明の第４の実施形態の直流昇圧回路１Ｃは、第１のアーム対１１、第２のアーム対１２、リアクトル１３、コンデンサ１４、コンデンサ１５、コンデンサ１６及びリアクトル１７を備えている。
【００４６】
リアクトル１７は、一端がダイオード１１１のカソード及びダイオード１２２のアノードに接続され、他端がコンデンサ１４の一端に接続されている。
【００４７】
コンデンサ１４は、他端がスイッチ素子１１２＿１の他端及び直流電源２の負極端子に接続されている。
【００４８】
スイッチ素子１１２＿１がオン状態の場合において、リアクトル１７は、コンデンサ１４に蓄えられたエネルギーをコンデンサ１５に充電する際の突入電流を抑制する。さらに、スイッチ素子１１２＿１がオン状態の場合に、コンデンサ１４に蓄えられたエネルギーが放出され、コンデンサ１５に充電される経路２０１Ｃ（コンデンサ１４→リアクトル１７→ダイオード１２２→コンデンサ１５→スイッチ素子１１２＿１→コンデンサ１４）において、リアクトル１７とコンデンサ１４とコンデンサ１５とは、ＬＣ直列共振回路を構成する。したがって、そのＬＣ直列共振回路の共振周波数を適宜選定することでダイオード１２２の逆回復動作を回避することができる。なお、上記以外の昇圧動作については、第１の実施形態と同様のため省略する。
【００４９】
上述したように、本実施形態の直流昇圧回路１Ｃは、直流電源２の電圧をスイッチ素子１１２＿１のスイッチングにより昇圧して出力する直流昇圧回路であって、第１のアーム対１１と、リアクトル１３と、コンデンサ１４と、第２のアーム対１２と、コンデンサ１５と、リアクトル１７とを有する。第１のアーム対１１は、スイッチ素子１１２＿１とスイッチ素子１１２＿１の一端に逆直列接続されたダイオード１１１とを有する。リアクトル１３は、第１のアーム対１１の接続点に一方の端子が接続され、他方の端子が直流電源２に接続されている。コンデンサ１４は、第１のアーム対１１に並列接続されている。第２のアーム対１２は、第１のアーム対１１の一端に直列に接続されたダイオード１２２とダイオード１２１との直列回路を有する。コンデンサ１５は、第１のアーム対１１の接続点と第２のアーム対１２の接続点の間に接続されている。一端がダイオード１１１のカソード及びダイオード１２２のアノードに接続され、他端がコンデンサ１４の一端に接続されている。リアクトル１７は、一端がダイオード１１１のカソード及びダイオード１２２のアノードに接続され、他端がコンデンサ１４の一端に接続されている。このため、第１のアーム対１１及び第２のアーム対１２に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｃの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。また、本実施形態の直流昇圧回路１Ｃは、リアクトル１７によりコンデンサ１４に蓄えられたエネルギーをコンデンサ１５に充電する際の突入電流を抑制し、且つダイオード１２２の逆回復動作を回避することができる。
【００５０】
（第５の実施形態）
以下、第５の実施形態における直流昇圧回路１Ｄについて、図面を用いて説明する。図６は、本発明の第５の実施形態における直流昇圧回路１Ｄの構成例を示す図である。第５の実施形態の直流昇圧回路１Ｄは、第２の実施形態のリアクトル１３及びリアクトル１７の代わりに、２つの巻線（リアクトル１３０Ｄ及びリアクトル１３１Ｄ）を備える１つのリアクトル１３Ｄに変更した構成である。なお、第２の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【００５１】
図６に示すように、直流昇圧回路１Ｄは、直流電源２と負荷３との間に並列に接続されている。本発明の第５の実施形態の直流昇圧回路１Ｄは、第１のアーム対１１、第２のアーム対１２、リアクトル１３Ｄ、コンデンサ１４、コンデンサ１５及びコンデンサ１６を備えている。
【００５２】
リアクトル１３Ｄは、リアクトル１３０Ｄ及びリアクトル１３１Ｄを備えている。リアクトル１３Ｄは、リアクトル１３０Ｄ及びリアクトル１３１Ｄの鉄心を共通化したリアクトルである。すなわち、リアクトル１３Ｄは、リアクトル１３０Ｄ及びリアクトル１３１Ｄを同一鉄心上の巻線により構成し、磁気的に結合したリアクトルである。
リアクトル１３０Ｄは、一端が直流電源２の正極端子に接続され、他端がリアクトル１３１Ｄの一端に接続されている。
リアクトル１３１Ｄは、他端がコンデンサ１５の他端に接続されている。また、リアクトル１３０Ｄとリアクトル１３１Ｄとの接続点は、第１のアーム対１１の接続点に接続されている。
【００５３】
次に、本実施形態の直流昇圧回路１Ｄの昇圧動作について説明する。図７は、本実施形態の直流昇圧回路１Ｄの昇圧動作を説明する図である。なお、直流電源２が出力する電圧を電圧Ｖｉとする。
【００５４】
図７（ａ）は、スイッチ素子１１２＿１がオン状態である場合の直流昇圧回路１Ｄに流れる電流経路を示す図である。図７（ａ）に示すように、スイッチ素子１１２＿１をオン状態にすると、直流電源２から供給される電流Ｉｉは、直流電源２→リアクトル１３０Ｄ→スイッチ素子１１２＿１→直流電源２の経路２００Ｄに流れる。その際、リアクトル１３０Ｄが励磁され、リアクトル１３０Ｄに励磁エネルギーが蓄えられるのと同時にリアクトル１３１Ｄに誘起電圧が生じる。この誘起電圧とコンデンサ１４の電圧とにより、コンデンサ１４→ダイオード１２２→コンデンサ１５→リアクトル１３１Ｄ→スイッチ素子１１２＿１→コンデンサ１４の経路２０１Ｄで電流が流れ、コンデンサ１５がその誘起電圧とコンデンサ１４の電圧とを加算した電圧に充電される。したがって、本実施形態の直流昇圧回路１Ｄは、第１の実施形態と比べて、スイッチ素子１１２＿１の通電率が同一の場合に、コンデンサ１５に対してリアクトル１３１Ｄの誘起電圧の分だけ高い電圧に充電する。
【００５５】
次に、スイッチ素子１１２＿１がオフ状態である場合の直流昇圧回路１Ｄの昇圧動作について説明する。図７（ｂ）は、スイッチ素子１１２＿１がオフ状態である場合の直流昇圧回路１Ｄに流れる電流経路を示す図である。図７（ｂ）に示すように、スイッチ素子１１２＿１をオフ状態にすると、リアクトル１３０Ｄに流れていた電流は、リアクトル１３０Ｄ→ダイオード１１１→コンデンサ１４→直流電源２→リアクトル１３０Ｄの経路２０２Ｄに転流する。その際、直流電源２の電圧Ｖｉとリアクトル１３０Ｄに蓄積された励起エネルギーとによりコンデンサ１４を直流電源２の電圧Ｖｉより高い電圧Ｖ１に充電する。さらにリアクトル１３０Ｄの励起エネルギーは、リアクトル１３０Ｄ→リアクトル１３１Ｄ→コンデンサ１５→ダイオード１２１→コンデンサ１６→直流電源２→リアクトル１３０Ｄの経路２０３Ｄにも転流する。したがって、コンデンサ１６は、直流電源２とリアクトル１３Ｄとコンデンサ１５のエネルギーにより、コンデンサ１４の電圧とコンデンサ１５の電圧との加算した電圧Ｖ２に充電される。
【００５６】
このように、スイッチ素子１１２＿１のオン状態とオフ状態とを一定の時間比率で繰り返すことにより、負荷３に安定した高い電圧Ｖ２を供給することができる。ここで、コンデンサ１６の電圧Ｖ２について説明する。
【００５７】
コンデンサ１４の電圧及びコンデンサ１５の電圧は、スイッチ素子１１２＿１の通電率、すなわち、デューティ比に基づいて変化する。また、コンデンサ１５の電圧は、リアクトル１３０Ｄとリアクトル１３１Ｄとの巻き数比に基づいて変化する。例えば、通電率が０．５、かつリアクトル１３０Ｄとリアクトル１３１Ｄとの巻き数比が１：１である場合、コンデンサ１４の電圧は、直流電源２の約２倍となる。一方、コンデンサ１５の電圧は、直流電源の約３倍となる。したがって、コンデンサ１６の電圧Ｖ２は、コンデンサ１５の電圧とコンデンサ１４の電圧とを直列加算した電圧となるため、直流電源２の約５倍の電圧が得られる。この時、第１のアーム対１１を構成するダイオード１１１及び半導体スイッチ素子１１２に必要な素子耐圧は、コンデンサ１４の電圧であり、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｄの出力電圧の半分以下となる。
【００５８】
上述したように、本実施形態の直流昇圧回路１Ｄは、直流電源２の電圧をスイッチ素子１１２＿１のスイッチングにより昇圧して出力する直流昇圧回路であって、第１のアーム対１１と、リアクトル１３Ｄと、コンデンサ１４と、第２のアーム対１２と、コンデンサ１５とを有する。第１のアーム対１１は、スイッチ素子１１２＿１とスイッチ素子１１２＿１の一端に逆直列接続されたダイオード１１１とを有する。リアクトル１３は、第１のアーム対１１の接続点に一方の端子が接続され、他方の端子が直流電源２に接続されている。コンデンサ１４は、第１のアーム対１１に並列接続されている。第２のアーム対１２は、第１のアーム対１１の一端に直列に接続されたダイオード１２２とダイオード１２１との直列回路を有する。コンデンサ１５は、第１のアーム対１１の接続点と第２のアーム対１２の接続点の間に接続されている。リアクトル１３Ｄは、リアクトル１３０Ｄ及びリアクトル１３１Ｄを備えている。リアクトル１３Ｄは、リアクトル１３０Ｄ及びリアクトル１３１Ｄの鉄心を共通化したリアクトルである。このため、第１のアーム対１１及び第２のアーム対１２に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｄの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。また、本実施形態の直流昇圧回路１Ｄは、リアクトル１３Ｄによりコンデンサ１４に蓄えられたエネルギーをコンデンサ１５に充電する際の突入電流を抑制し、且つダイオード１２２の逆回復動作を回避することができる。
また、本実施形態の直流昇圧回路１Ｄは、リアクトル１３０Ｄ及びリアクトル１３１Ｄの鉄心を共通化したリアクトル１３Ｄを用いるため、第２の実施形態から第４の実施形態と比較して、より装置の小型軽量化、高効率化及び低コスト化を図ることができる。
【００５９】
（第６の実施形態）
以下、第６の実施形態における直流昇圧回路１Ｅについて、図面を用いて説明する。図８は、本発明の第６の実施形態における直流昇圧回路１Ｅの構成例を示す図である。第６の実施形態の直流昇圧回路１Ｅは、第１の実施形態のダイオード１１１、１２１、１２２に対して並列にスイッチ素子を追加した構成である。なお、第１の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【００６０】
図８に示すように、直流昇圧回路１Ｅは、直流電源２と負荷３との間に並列に接続されている。本発明の第６の実施形態の直流昇圧回路１Ｅは、第１のアーム対２１、第２のアーム対２２、リアクトル１３、コンデンサ１４、コンデンサ１５及びコンデンサ１６を備えている。
【００６１】
第１のアーム対２１は、半導体スイッチ素子１１２及び半導体スイッチ素子２１１を備えている。半導体スイッチ素子２１１は、スイッチ素子２１１＿１及びダイオード１１１を有している。スイッチ素子２１１＿１は、例えばバイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等である。スイッチ素子２１１＿１は、ダイオード１１１に対して並列に接続されている。スイッチ素子２１１＿１の他端は、スイッチ素子１１２＿１の一端及びダイオード１１２＿２のカソードに接続されている。なお、スイッチ素子２１１＿１がｎ型のＭＯＳＦＥＴである場合、スイッチ素子２１１＿１の他端は、ソース側である。また、スイッチ素子２１１＿１の一端は、ドレイン側である。スイッチ素子２１１＿１の一端は、第２のアーム対２２に接続されている。
【００６２】
第２のアーム対２２は、半導体スイッチ素子２２１及び半導体スイッチ素子２２２を備えている。半導体スイッチ素子２２１は、スイッチ素子２２１＿１及びダイオード１２１を有している。半導体スイッチ素子２２２は、スイッチ素子２２２＿１及びダイオード１２２を有している。スイッチ素子２２１＿１及びスイッチ素子２２２＿１は、例えばバイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等である。
【００６３】
スイッチ素子２２１＿１は、ダイオード１２１に対して並列に接続されている。スイッチ素子２２１＿１は、一端がコンデンサ１６の一端に接続され、他端がスイッチ素子２２２＿１の一端及びダイオード１２２のカソードに接続されている。例えば、一端はドレインであり、他端がソースであり、制御端子がゲートである。
【００６４】
スイッチ素子２２２＿１は、ダイオード１２２に対して並列に接続されている。スイッチ素子２２２＿１は、一端がスイッチ素子２２１＿１の他端に接続され、他端がスイッチ素子２１１＿１の一端及びダイオード１１１のカソードに接続されている。例えば、一端はドレインであり、他端がソースであり、制御端子がゲートである。
【００６５】
リアクトル１３は、一端が直流電源２の正極端子に接続され、他端が第１のアーム対２１の接続点に接続されている。第１のアーム対２１の接続点は、半導体スイッチ素子２１１と半導体スイッチ素子１１２との接続点である。
【００６６】
コンデンサ１５は、一端が第２のアーム対２２の接続点に接続され、他端が第１のアーム対２１の接続点に接続されている。第２のアーム対２２の接続点は、半導体スイッチ素子２２１と半導体スイッチ素子２２２との接続点である。
【００６７】
コンデンサ１６は、負荷３に対して並列に接続されている。コンデンサ１６は、一端がダイオード１２１のカソードに接続され、他端がスイッチ素子１１２＿１の他端及び直流電源２の負極端子に接続されている。
【００６８】
本実施形態の直流昇圧回路１Ｅにおける昇圧動作は、第１の実施形態の昇圧動作と同様であるため、説明を省略する。
次に、負荷３側の高い電圧から低い電圧の直流電源２側に電力を回生する回生動作について、図９に基づいて説明する。図９は、本実施形態の直流昇圧回路１Ｅの回生動作を説明する図である。
【００６９】
図９（ａ）は、スイッチ素子２２１＿１及びスイッチ素子２１１＿１がオン状態である場合の直流昇圧回路１Ｅに流れる電流経路を示す図である。
まず、スイッチ素子２２１＿１及びスイッチ素子２１１＿１をオン状態にすると、負荷３側からの回生電力は、コンデンサ１６→スイッチ素子２２１＿１→コンデンサ１５→リアクトル１３→直流電源２→コンデンサ１６の経路３００Ｅに電流が流れる。そして、その回生電力は、直流電源２に回生される分を除くと、主にコンデンサ１５とリアクトル１３とに蓄えられる。
この時、スイッチ素子２１１＿１もオンしているため、コンデンサ１４のエネルギーにより、コンデンサ１４→スイッチ素子２１１＿１→リアクトル１３→直流電源２→コンデンサ１４の経路３０１Ｅで電流が流れコンデンサ１４のエネルギーをリアクトル１３と直流電源２とに転嫁しコンデンサ１４の電圧は低下しエネルギーも減少する。
【００７０】
図９（ｂ）は、スイッチ素子２１１＿１及びスイッチ素子２２１＿１がオフ状態である場合の直流昇圧回路１Ｅに流れる電流経路を示す図である。
次に、スイッチ素子２１１＿１及びスイッチ素子２２１＿１をオフ状態し、スイッチ素子２２２＿１及びスイッチ素子１１２＿１をオン状態にする。すると、コンデンサ１５に蓄えられていたエネルギーにより、コンデンサ１５→スイッチ素子２２２＿１→コンデンサ１４→スイッチ素子１１２＿１→コンデンサ１５の経路３０２Ｅで電流が流れる。そのため、コンデンサ１４はコンデンサ１５に蓄えられていたエネルギーにより充電され、電圧が回復する。
【００７１】
また、リアクトル１３に蓄えられていたエネルギーにより、リアクトル１３→直流電源２→スイッチ素子１１２＿１→リアクトル１３の経路３０３Ｅにも電流が流れ、リアクトル１３に蓄えられていたエネルギーが直流電源２に回生される。このスイッチ素子２２１＿１とスイッチ素子２１１＿１及びスイッチ素子２２２＿１とスイッチ素子１１２＿１のオン・オフ動作を一定の通電率で繰り返すことにより、高い電圧の負荷３側からの低い電圧の直流電源２側に電力の回生が可能となる。
【００７２】
上述したように、本実施形態の直流昇圧回路１Ｅは、直流電源２の電圧をスイッチ素子１１２＿１のスイッチングにより昇圧して出力する直流昇圧回路であって、第１のアーム対２１と、リアクトル１３と、コンデンサ１４と、第２のアーム対２２と、コンデンサ１５とを有する。第１のアーム対２１は、半導体スイッチ素子１１２と半導体スイッチ素子２１１とを有する。リアクトル１３は、第１のアーム対２１の接続点に一方の端子が接続され、他方の端子が直流電源２に接続されている。コンデンサ１４は、第１のアーム対２１に並列接続されている。第２のアーム対２２は、第１のアーム対２１の一端に直列に接続された半導体スイッチ素子２２２と半導体スイッチ素子２２１との直列回路を有する。コンデンサ１５は、第１のアーム対２１の接続点と第２のアーム対２２の接続点の間に接続されている。このため、第１のアーム対２１及び第２のアーム対２２に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｅの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。
【００７３】
また、上述したように、本実施形態の直流昇圧回路１Ｅは、スイッチ素子２２１＿１とスイッチ素子２１１＿１及びスイッチ素子２２２＿１とスイッチ素子１１２＿１のオン・オフ動作を一定の通電率で繰り返すことにより、高い電圧の負荷３側からの低い電圧の直流電源２側に電力の回生が可能となる。
【００７４】
（第７の実施形態）
以下、第７の実施形態における直流昇圧回路１Ｆについて、図面を用いて説明する。図１０は、本発明の第７の実施形態における直流昇圧回路１Ｆの構成例を示す図である。第７の実施形態の直流昇圧回路１Ｆは、第２の実施形態のダイオード１１１、１２１、１２２に対して並列にスイッチ素子を追加した構成である。なお、第２の実施形態及び第６の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【００７５】
本発明の第７の実施形態の直流昇圧回路１Ｆは、第１のアーム対２１、第２のアーム対２２、リアクトル１３、コンデンサ１４、コンデンサ１５、コンデンサ１６及びリアクトル１７を備えている。
【００７６】
リアクトル１７は、コンデンサ１５の他端と他端が第１のアーム対２１の接続点との間に挿入されている。すなわち、リアクトル１７は、一端がリアクトル１３の一端に接続され、他端がコンデンサ１５の他端に接続されている。
【００７７】
本実施形態の直流昇圧回路１Ｆの昇圧動作は、第２の実施形態と同様であるため、説明は省略する。また、本実施形態の直流昇圧回路１Ｆの回生動作は、第６の実施形態と同様であるため、説明は省略する。
【００７８】
上述したように、本実施形態の直流昇圧回路１Ｆは、直流電源２の電圧をスイッチ素子１１２＿１のスイッチングにより昇圧して出力する直流昇圧回路であって、第１のアーム対２１と、リアクトル１３と、コンデンサ１４と、第２のアーム対２２と、コンデンサ１５と、リアクトル１７を有する。第１のアーム対２１は、半導体スイッチ素子１１２と半導体スイッチ素子２１１とを有する。リアクトル１３は、第１のアーム対２１の接続点に一方の端子が接続され、他方の端子が直流電源２に接続されている。コンデンサ１４は、第１のアーム対２１に並列接続されている。第２のアーム対１２は、第１のアーム対２１の一端に直列に接続された半導体スイッチ素子２２２と半導体スイッチ素子２２１との直列回路を有する。コンデンサ１５は、第１のアーム対２１の接続点と第２のアーム対２２の接続点の間に接続されている。リアクトル１７は、一端がコンデンサ１５の他端に接続され、他端が第１のアーム対２１の接続点に接続されている。このため、第１のアーム対２１及び第２のアーム対２２に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｆの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。
【００７９】
また、本実施形態の直流昇圧回路１Ｆは、リアクトル１７によりコンデンサ１４に蓄えられたエネルギーをコンデンサ１５に充電する際の突入電流を抑制し、且つダイオード１２２の逆回復動作を回避することができる。
【００８０】
また、本実施形態の直流昇圧回路１Ｆは、スイッチ素子２２１＿１とスイッチ素子２１１＿１及びスイッチ素子２２２＿１とスイッチ素子１１２＿１のオン・オフ動作を一定の通電率で繰り返すことにより、高い電圧の負荷３側からの低い電圧の直流電源２側に電力の回生が可能となる。
【００８１】
（第８の実施形態）
以下、第８の実施形態における直流昇圧回路１Ｇについて、図面を用いて説明する。図１１は、本発明の第８の実施形態における直流昇圧回路１Ｇの構成例を示す図である。第８の実施形態の直流昇圧回路１Ｇは、第４の実施形態のダイオード１１１、１２１、１２２に対して並列にスイッチ素子を追加した構成である。なお、第４の実施形態及び第６の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【００８２】
本発明の第８の実施形態の直流昇圧回路１Ｇは、第１のアーム対２１、第２のアーム対２２、リアクトル１３、コンデンサ１４、コンデンサ１５、コンデンサ１６及びリアクトル１７を備えている。
【００８３】
本実施形態のリアクトル１７は、半導体スイッチ素子２２２と半導体スイッチ素子２１１との接続点と、コンデンサ１４の一端との間に挿入されている。
【００８４】
本実施形態の直流昇圧回路１Ｇの昇圧動作は、第４の実施形態と同様であるため、説明であるため、説明を省略する。また、本実施形態の直流昇圧回路１Ｇの回生動作は、第６の実施形態と同様であるため、説明を省略する。
【００８５】
上述したように、本実施形態の直流昇圧回路１Ｇは、直流電源２の電圧をスイッチ素子１１２＿１のスイッチングにより昇圧して出力する直流昇圧回路であって、第１のアーム対２１と、リアクトル１３と、コンデンサ１４と、第２のアーム対２２と、コンデンサ１５と、リアクトル１７を有する。第１のアーム対２１は、半導体スイッチ素子１１２と半導体スイッチ素子２１１とを有する。リアクトル１３は、第１のアーム対１１の接続点に一方の端子が接続され、他方の端子が直流電源２に接続されている。コンデンサ１４は、第１のアーム対２１に並列接続されている。第２のアーム対２２は、第１のアーム対２１の一端に直列に接続された半導体スイッチ素子２２２と半導体スイッチ素子２２１との直列回路を有する。コンデンサ１５は、第１のアーム対２１の接続点と第２のアーム対１２の接続点の間に接続されている。リアクトル１７は、一端がダイオード１２２のアノードに接続され、他端がダイオード１１１のカソード及びコンデンサ１４に接続されている。このため、第１のアーム対２１及び第２のアーム対２２に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｇの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。
【００８６】
また、本実施形態の直流昇圧回路１Ｇは、リアクトル１７によりコンデンサ１４に蓄えられたエネルギーをコンデンサ１５に充電する際の突入電流を抑制し、且つダイオード１２２の逆回復動作を回避することができる。
【００８７】
また、本実施形態の直流昇圧回路１Ｇは、スイッチ素子２２１＿１とスイッチ素子２１１＿１及びスイッチ素子２２２＿１とスイッチ素子１１２＿１のオン・オフ動作を一定の通電率で繰り返すことにより、高い電圧の負荷３側からの低い電圧の直流電源２側に電力の回生が可能となる。
【００８８】
（第９の実施形態）
以下、第９の実施形態における直流昇圧回路１Ｈについて、図面を用いて説明する。図１２は、本発明の第９の実施形態における直流昇圧回路１Ｈの構成例を示す図である。第９の実施形態の直流昇圧回路１Ｈは、直流昇圧回路１を２つ備え、それぞれのコンデンサ１４を１つのコンデンサ１４０に集約した構成である。なお、第１の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【００８９】
図１２に示すように、直流昇圧回路１Ｈは、直流電源２と負荷３との間に並列に接続されている。直流昇圧回路１Ｈは、負荷３に印加する電圧、すなわち昇圧した電圧Ｖ２のリプル電流の低減及び損失の改善を目的としてインターリーブ方式が採用された構成を備えている。
【００９０】
直流昇圧回路１Ｈは、昇圧部１０、昇圧部１０ａ、コンデンサ１４０及びコンデンサ１６を有する。
昇圧部１０は、直流電源２及び負荷３の間に並列に接続されている。
昇圧部１０は、第１のアーム対１１、第２のアーム対１２、リアクトル１３及びコンデンサ１５を備えている。
【００９１】
昇圧部１０ａは、直流電源２及び負荷３の間に並列に接続されている。また、昇圧部１０ａは、昇圧部１０に対して並列に接続されている。
昇圧部１０ａは、第１のアーム対１１ａ、第２のアーム対１２ａ、リアクトル１３ａ及びコンデンサ１５ａを備えている。なお、昇圧部１０ａは、昇圧部１０と同様の構成であるため、説明は省略する。
【００９２】
コンデンサ１４０は、昇圧部１０及び昇圧部１０ａの間に並列に接続されている。具体的には、コンデンサ１４０は、一端がダイオード１１１のカソード及びダイオード１１１ａのカソードに接続され、他端がスイッチ素子１１２＿１の他端及びスイッチ素子１１２ａ＿１の他端に接続されている。これにより、直流昇圧回路１Ｈは、複数の直流昇圧回路１を使用する場合において、複数のコンデンサ１４の役割を１つコンデンサ１４０で併用することができる。
【００９３】
本実施形態の直流昇圧回路１Ｈの昇圧動作について説明する。直流昇圧回路１Ｈの昇圧動作は、スイッチ素子１１２＿１とスイッチ素子１１２ａ＿１のオン状態、又はオフ状態の位相をずらすインターリーブ動作を実施する。したがって、直流昇圧回路１Ｈのスイッチング周期の間に、昇圧部１０で昇圧した電圧と昇圧部１０ａで昇圧した電圧とが負荷３に交互に印加される。すなわち、直流昇圧回路１Ｈのスイッチング周波数に対して見かけ上リプル電流の周波数が倍になり、リプル電流が低減される。なお、直流昇圧回路１Ｈの昇圧部１０及び昇圧部１０ａの昇圧動作は、第１の実施形態と同様であるため、説明を省略する。
【００９４】
上述したように、本実施形態の直流昇圧回路１Ｈは、第１の実施形態の直流昇圧回路を複数個有し、それぞれの直流昇圧回路のコンデンサ１４を共通化したコンデンサ１４０を有する。そして、本実施形態の直流昇圧回路１Ｈは、それぞれの直流昇圧回路をインターリーブ動作させる。このため、第１のアーム対及び第２のアーム対に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｈの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。
【００９５】
また、本実施形態の直流昇圧回路１Ｈは、複数の直流昇圧回路を用いてインターリーブ動作を実施する際に、それぞれの直流昇圧回路のコンデンサ１４を共通化したコンデンサ１４０を有することで、従来の直流昇圧回路と比較して更なる装置の小型化及び低コスト化を図ることができる。
【００９６】
（第１０の実施形態）
以下、第１０の実施形態における直流昇圧回路１Ｉについて、図面を用いて説明する。図１３は、本発明の第１０の実施形態における直流昇圧回路１Ｉの構成例を示す図である。第１０の実施形態の直流昇圧回路１Ｉは、直流昇圧回路１Ａを２つ備え、２つの直流昇圧回路１Ａのコンデンサ１４を１つのコンデンサ１４０に集約した構成である。なお、第２の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【００９７】
図１３に示すように、直流昇圧回路１Ｉは、直流電源２と負荷３との間に並列に接続されている。直流昇圧回路１Ｉは、負荷３に印加する電圧、すなわち昇圧した電圧Ｖ２のリプル電流の低減及び損失の改善を目的としてインターリーブ方式が採用された構成を備えている。
【００９８】
直流昇圧回路１Ｉは、昇圧部１０Ｉ、昇圧部１０Ｉａ、コンデンサ１４０及びコンデンサ１６を有する。
昇圧部１０Ｉは、直流電源２及び負荷３の間に並列に接続されている。
昇圧部１０Ｉは、第１のアーム対１１、第２のアーム対１２、リアクトル１３、コンデンサ１５及びリアクトル１７を備えている。
【００９９】
昇圧部１０Ｉａは、直流電源２及び負荷３の間に並列に接続されている。また、昇圧部１０Ｉａは、昇圧部１０Ｉに対して並列に接続されている。
昇圧部１０Ｉａは、第１のアーム対１１ａ、第２のアーム対１２ａ、リアクトル１３ａ、コンデンサ１５ａ及びリアクトル１７ａを備えている。なお、昇圧部１０Ｉａは、昇圧部１０Ｉと同様の構成であるため、説明は省略する。
【０１００】
本実施形態の直流昇圧回路１Ｉの昇圧動作について説明する。直流昇圧回路１Ｉの昇圧動作は、スイッチ素子１１２＿１とスイッチ素子１１２ａ＿１のオン状態、又はオフ状態の位相をずらすインターリーブ動作を実施する。したがって、直流昇圧回路１Ｉのスイッチング周期の間に、昇圧部１０で昇圧した電圧と昇圧部１０ａで昇圧した電圧とが負荷３に交互に印加される。すなわち、直流昇圧回路１Ｉのスイッチング周波数に対して見かけ上リプル電流の周波数が倍になり、リプル電流が低減される。なお、直流昇圧回路１Ｉの昇圧部１０及び昇圧部１０ａの昇圧動作は、第１の実施形態と同様であるため、説明を省略する。
【０１０１】
上述したように、本実施形態の直流昇圧回路１Ｉは、第２の実施形態の直流昇圧回路を複数個有し、それぞれの直流昇圧回路のコンデンサ１４を共通化したコンデンサ１４０を有する。そして、本実施形態の直流昇圧回路１Ｉは、それぞれの直流昇圧回路をインターリーブ動作させる。このため、第１のアーム対及び第２のアーム対に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｈの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。
【０１０２】
また、本実施形態の直流昇圧回路１Ｉは、複数の直流昇圧回路を用いてインターリーブ動作を実施する際に、それぞれの直流昇圧回路のコンデンサ１４を共通化したコンデンサ１４０を有することで、従来の直流昇圧回路と比較して更なる装置の小型化及び低コスト化を図ることができる。
【０１０３】
（第１１の実施形態）
以下、第１１の実施形態における直流昇圧回路１Ｊについて、図面を用いて説明する。図１４は、本発明の第１１の実施形態における直流昇圧回路１Ｊの構成例を示す図である。第１１の実施形態の直流昇圧回路１Ｊは、第３の実施形態の直流昇圧回路１Ｂを２つ備え、その２つの直流昇圧回路１Ｂのコンデンサ１４を１つのコンデンサ１４０に集約し、かつ２つの直流昇圧回路１Ｂのリアクトル１７を１つのリアクトル１７０に集約した構成である。なお、第３の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【０１０４】
図１４に示すように、直流昇圧回路１Ｊは、直流電源２と負荷３との間に並列に接続されている。直流昇圧回路１Ｊは、負荷３に印加する電圧、すなわち昇圧した電圧Ｖ２のリプル電流の低減及び損失の改善を目的としてインターリーブ方式が採用された構成を備えている。
【０１０５】
直流昇圧回路１Ｊは、昇圧部１０Ｊ、昇圧部１０Ｊａ、コンデンサ１４０、リアクトル１７０及びコンデンサ１６を有する。
昇圧部１０Ｊは、直流電源２及び負荷３の間に並列に接続されている。
昇圧部１０Ｊは、第１のアーム対１１、第２のアーム対１２、リアクトル１３及びコンデンサ１５を備えている。
【０１０６】
昇圧部１０Ｊａは、直流電源２及び負荷３の間に並列に接続されている。また、昇圧部１０Ｊａは、昇圧部１０Ｊに対して並列に接続されている。
昇圧部１０Ｊａは、第１のアーム対１１ａ、第２のアーム対１２ａ、リアクトル１３ａ及びコンデンサ１５ａを備えている。なお、昇圧部１０Ｊａは、昇圧部１０Ｊと同様の構成であるため、説明は省略する。
【０１０７】
リアクトル１７０は、昇圧部１０Ｊ及び昇圧部１０Ｊａの間に並列に接続されている。具体的には、リアクトル１７０は、一端がダイオード１２２のアノード及びダイオード１２２ａのアノードに接続され、他端がダイオード１１１のカソード及びダイオード１１１ａのカソードに接続される。これにより、直流昇圧回路１Ｊは、複数の直流昇圧回路１Ｂを使用する場合において、複数のコンデンサ１４の役割を１つコンデンサ１４０で併用することができる。また、複数のリアクトル１７の役割を１つのリアクトル１７０で併用することができる。
【０１０８】
本実施形態の直流昇圧回路１Ｊの昇圧動作について説明する。直流昇圧回路１Ｊの昇圧動作は、スイッチ素子１１２＿１とスイッチ素子１１２ａ＿１のオン状態、又はオフ状態の位相をずらすインターリーブ動作を実施する。したがって、直流昇圧回路１Ｊのスイッチング周期の間に、昇圧部１０Ｊで昇圧した電圧と昇圧部１０Ｊａで昇圧した電圧とが負荷３に交互に印加される。すなわち、直流昇圧回路１Ｊのスイッチング周波数に対して見かけ上リプル電流の周波数が倍になり、リプル電流が低減される。なお、直流昇圧回路１Ｊの昇圧部１０Ｊ及び昇圧部１０Ｊａの昇圧動作は、第３の実施形態と同様であるため、説明を省略する。
【０１０９】
上述したように、本実施形態の直流昇圧回路１Ｊは、第３の実施形態の直流昇圧回路を複数個有し、それぞれの直流昇圧回路のコンデンサ１４を共通化したコンデンサ１４０を有する。また、本実施形態の直流昇圧回路１Ｊは、それぞれの直流昇圧回路のリアクトル１７を共通化したリアクトル１７０を有する。そして、本実施形態の直流昇圧回路１Ｊは、それぞれの直流昇圧回路をインターリーブ動作させる。このため、第１のアーム対及び第２のアーム対に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｊの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。
【０１１０】
また、本実施形態の直流昇圧回路１Ｉは、複数の直流昇圧回路を用いてインターリーブ動作を実施する際に、それぞれの直流昇圧回路のコンデンサ１４、リアクトル１７を共通化したコンデンサ１４０、リアクトル１７０を有することで、従来の直流昇圧回路と比較して更なる装置の小型化及び低コスト化を図ることができる。
【０１１１】
（第１２の実施形態）
以下、第１２の実施形態における直流昇圧回路１Ｋについて、図面を用いて説明する。図１５は、本発明の第１２の実施形態における直流昇圧回路１Ｋの構成例を示す図である。第１２の実施形態の直流昇圧回路１Ｋは、第４の実施形態の直流昇圧回路１Ｃを２つ備え、その２つの直流昇圧回路１Ｃのコンデンサ１４を１つのコンデンサ１４０に集約し、２つの直流昇圧回路１Ｃのリアクトル１７を１つのリアクトル１７０に集約した構成である。なお、第４の実施形態と同じ構成には、同じ符号を付してその説明を省略する。
【０１１２】
図１５に示すように、直流昇圧回路１Ｋは、直流電源２と負荷３との間に並列に接続されている。直流昇圧回路１Ｋは、負荷３に印加する電圧、すなわち昇圧した電圧Ｖ２のリプル電流の低減及び損失の改善を目的としてインターリーブ方式が採用された構成を備えている。
【０１１３】
直流昇圧回路１Ｋは、昇圧部１０Ｋ、昇圧部１０Ｋａ、コンデンサ１４０、リアクトル１７０及びコンデンサ１６を有する。
昇圧部１０Ｋは、直流電源２及び負荷３の間に並列に接続されている。
昇圧部１０Ｋは、第１のアーム対１１、第２のアーム対１２、リアクトル１３及びコンデンサ１５を備えている。
【０１１４】
昇圧部１０Ｋａは、直流電源２及び負荷３の間に並列に接続されている。また、昇圧部１０Ｋａは、昇圧部１０Ｋに対して並列に接続されている。
昇圧部１０Ｋａは、第１のアーム対１１ａ、第２のアーム対１２ａ、リアクトル１３ａ及びコンデンサ１５ａを備えている。なお、昇圧部１０Ｋａは、昇圧部１０Ｋと同様の構成であるため、説明は省略する。
【０１１５】
リアクトル１７０は、昇圧部１０Ｋ及び昇圧部１０Ｋａの間に並列に接続されている。具体的には、リアクトル１７０は、一端がダイオード１２２のアノード及びダイオード１２２ａのアノードに接続され、他端がコンデンサ１４０の一端に接続される。これにより、直流昇圧回路１Ｋは、複数の直流昇圧回路１Ｂを使用する場合において、複数のコンデンサ１４の役割を１つコンデンサ１４０で併用することができる。また、複数のリアクトル１７の役割を１つのリアクトル１７０で併用することができる。
【０１１６】
本実施形態の直流昇圧回路１Ｋの昇圧動作について説明する。直流昇圧回路１Ｋの昇圧動作は、スイッチ素子１１２＿１とスイッチ素子１１２ａ＿１のオン状態、又はオフ状態の位相をずらすインターリーブ動作を実施する。したがって、直流昇圧回路１Ｋのスイッチング周期の間に、昇圧部１０Ｋで昇圧した電圧と昇圧部１０Ｋａで昇圧した電圧とが負荷３に交互に印加される。すなわち、直流昇圧回路１Ｋのスイッチング周波数に対して見かけ上リプル電流の周波数が倍になり、リプル電流が低減される。なお、直流昇圧回路１Ｊの昇圧部１０Ｋ及び昇圧部１０Ｋａの昇圧動作は、第３の実施形態と同様であるため、説明を省略する。
【０１１７】
上述したように、本実施形態の直流昇圧回路１Ｋは、第４の実施形態の直流昇圧回路を複数個有し、それぞれの直流昇圧回路のコンデンサ１４を共通化したコンデンサ１４０を有する。また、本実施形態の直流昇圧回路１Ｋは、それぞれの直流昇圧回路のリアクトル１７を共通化したリアクトル１７０を有する。そして、本実施形態の直流昇圧回路１Ｋは、それぞれの直流昇圧回路をインターリーブ動作させる。このため、第１のアーム対及び第２のアーム対に印加される電圧を、コンデンサ１６の電圧Ｖ２、すなわち直流昇圧回路１Ｋの出力電圧より低い電圧にすることができる。したがって、スイッチ素子やダイオード等の半導導体素子の責務の軽減が可能になり、電力容量や耐電圧の低い素子を用いることができる。したがって、昇圧比の高い用途において装置の小型軽量化、低コスト化を図ることができる。また、半導体スイッチ素子として、ＦＥＴを用いる場合、ＦＥＴは、耐電圧が高くなるほど、オン抵抗が指数関数的に高くなる。そのため、耐電圧が高くなるほど、ＦＥＴ自体の消費電力が増大するため、直流昇圧回路に流す電流が制限されることになる。したがって、本実施形態では、より低いオン抵抗の半導体スイッチ素子を用いることができる。
【０１１８】
また、本実施形態の直流昇圧回路１Ｋは、複数の直流昇圧回路を用いてインターリーブ動作を実施する際に、それぞれの直流昇圧回路のコンデンサ１４、リアクトル１７を共通化したコンデンサ１４０、リアクトル１７０を有することで、従来の直流昇圧回路と比較して更なる装置の小型化及び低コスト化を図ることができる。
【０１１９】
以上述べた実施形態は全て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。
【符号の説明】
【０１２０】
１…直流昇圧回路、２…直流電源、３…負荷、１１…第１のアーム対、１２…第１のアーム対、１３…リアクトル、１４…コンデンサ、１５…コンデンサ、１７…リアクトル
【図１】
0006511248.tif 000002
【図２】
0006511248.tif 000003
【図３】
0006511248.tif 000004
【図４】
0006511248.tif 000005
【図５】
0006511248.tif 000006
【図６】
0006511248.tif 000007
【図７】
0006511248.tif 000008
【図８】
0006511248.tif 000009
【図９】
0006511248.tif 000010
【図１０】
0006511248.tif 000011
【図１１】
0006511248.tif 000012
【図１２】
0006511248.tif 000013
【図１３】
0006511248.tif 000014
【図１４】
0006511248.tif 000015
【図１５】
0006511248.tif 000016
【図１６】
0006511248.tif 000017