(57)【特許請求の範囲】
【請求項１】
絶縁層と導体層とが交互に複数層積層されて成り、最上層の絶縁層の上面に、前記導体層から成る複数の半導体素子接続パッドが形成されているとともに該半導体素子接続パッドが形成された領域を取り囲むようにして前記導体層から成るキャップ接続パターンが形成されており、かつ前記半導体素子接続パッドから前記キャップ接続パターンの前記領域側の端部よりも外側の領域に延在する前記導体層から成る帯状パターンを有する配線基板において、前記キャップ接続パターンは、互いに間隔をあけて配置された複数の島状パターンにより形成されており、前記帯状パターンは、前記最上層の絶縁層の上面を、前記島状パターン同士の間に端部を有するか、あるいは前記島状パターン同士の間を通るように延在しており、前記島状パターンの間およびその近傍部分が幅広に形成されていることを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路素子などの半導体素子を搭載するための配線基板に関するものである。
【背景技術】
【０００２】
従来、半導体集積回路素子等の半導体素子を搭載するための配線基板として、ビルドアップ法により形成された配線基板が知られている。図５（ａ）は、ビルドアップ法により形成された従来の配線基板４０に半導体素子Ｅを搭載するとともに金属キャップＣを接合した状態を示す概略断面図である。図５（ｂ）は、従来の配線基板４０の上面図である。図５（ａ），（ｂ）に示すように、従来の配線基板４０は、コア用の導体層２２を有するコア用の絶縁層２１の上下面にビルドアップ用の絶縁層２３とビルドアップ用の導体層２４とを積層して成る。さらに、最表層の絶縁層２３および導体層２４の上には、ソルダーレジスト層３２が被着されている。この配線基板４０には、上面に半導体素子Ｅが搭載されるとともに、その半導体素子Ｅを覆うようにして金属キャップＣが接合される。また、下面が外部の電気回路基板と接続するための接続面となっている。なお、図５（ｂ）においては、上面側の最表層の導体層２４のうち、ソルダーレジスト層３２で覆われた部分を破線で示している。
【０００３】
コア用の絶縁層２１は、例えばガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層２１の上面から下面にかけては、複数のスルーホール２５が形成されている。
【０００４】
コア用の導体層２２は、絶縁層２１の上下面およびスルーホール２５内に被着されている。導体層２２は、例えば銅箔や銅めっき層等の良導電性の金属材料から成る。導体層２２が被着されたスルーホール２５の内部は、孔埋樹脂２６により充填されている。
【０００５】
ビルドアップ用の絶縁層２３は、エポキシ樹脂等の熱硬化性樹脂から成る。絶縁層２３の上面から下面にかけては、複数のビアホール２７が形成されている。
【０００６】
ビルドアップ用の導体層２４は、絶縁層２３の表面およびビアホール２７内に被着されている。導体層２４は、銅めっき層等の良導電性の金属材料から成る。
【０００７】
上面側における最表層の導体層２４の一部は、半導体素子Ｅの電極端子に電気的に接続される円形の半導体素子接続パッド２８を形成している。これらの半導体素子接続パッド２８は、半導体素子Ｅの電極端子に対応した並びに形成されている。半導体素子Ｅの電極と半導体素子接続パッド２８とは、半田Ｓ１を介して接続される。
【０００８】
さらに、上面側における最表層の導体層２４の一部は、金属キャップＣに接続される枠状のキャップ接続パターン２９を形成している。キャップ接続パターン２９は、半導体素子接続パッド２８が形成された領域を取り囲むように形成されている。金属キャップＣとキャップ接続パターン２９とは、半田Ｓ２を介して接合される。
【０００９】
なお、キャップ接続パターン２９は、接地電位に接続されている。そのため、このキャップ接続パターン２９に半田Ｓ２を介して接続される金属キャップＣも接地電位に接続されることとなる。これにより、金属キャップＣが半導体素子Ｅに対するシールドとして機能することになる。
【００１０】
下面側における最表層の導体層２４の一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド３０を形成している。これらの外部接続パッド３０は、例えば格子状の並びに複数並んで形成されている。
【００１１】
また、導体層２４は、接地用と電源用と信号用の配線導体を含んでいる。接地用の配線導体は、キャップ接続用パターン２９に電気的に接続されている。信号用の配線導体は、上面側の絶縁層２３の間を半導体素子接続パッド２８の下からキャップ接続パターン２９の外側まで延びる帯状パターン３１を有している。
【００１２】
さらに、上面側および下面側の絶縁層２３および導体層２４の表面にはソルダーレジスト層３２が被着されている。ソルダーレジスト層３２は、エポキシ樹脂等の熱硬化性樹脂から成る。ソルダーレジスト層３２には、半導体素子接続パッド２８やキャップ接続パターン２９や外部接続パッド３０を露出させる開口部が形成されている。
【００１３】
しかしながら、従来の配線基板４０においては、キャップ接続パターン２９が枠状をしていることから、キャップ接続パターン２９よりも外側に信号用の帯状パターン３１を延出させようとすると、キャップ接続用パターン２９の下を、絶縁層２３の少なくとも一つを間に挟んで延在させる必要がある。そのため、従来の配線基板４０では、必要となる絶縁層２３の層数が多くなり、配線基板４０の厚みがその分厚くなってしまうという問題点があった。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００６−２１０５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、信号用の帯状パターンを、キャップ接続パターンの下を通すことなく、少なくともキャップ接続用パターンの内側の端部よりも外側まで延在させ、それにより、必要とされる絶縁層の層数を少なくし、その分、薄型の配線基板を提供することを課題とする。
【課題を解決するための手段】
【００１６】
本発明の複合配線基板は、絶縁層と導体層とが交互に複数層積層されて成り、最上層の絶縁層の上面に、前記導体層から成る複数の半導体素子接続パッドが形成されているとともに該半導体素子接続パッドが形成された領域を取り囲むようにして前記導体層から成るキャップ接続パターンが形成されており、かつ前記半導体素子接続パッドから前記キャップ接続パターンの前記領域側の端部よりも外側の領域に延在する前記導体層から成る帯状パターンを有する配線基板において、前記キャップ接続パターンは、互いに間隔をあけて配置された複数の島状パターンにより形成されており、前記帯状パターンは、前記最上層の絶縁層の上面を、前記島状パターン同士の間に端部を有するか、あるいは前記島状パターン同士の間を通るように延在しており、前記島状パターンの間およびその近傍部分が幅広に形成されていることを特徴とするものである。
【発明の効果】
【００１７】
本発明の配線基板によれば、キャップ接続パターンは、互いに間隔をあけて配置された複数の島状パターンにより形成されており、帯状パターンは、キャップ接続パターンが形成された最上層の絶縁層の上面を、キャップ接続パターンを形成する島状パターン同士の間に端部を有するか、あるいは島状パターン同士の間を通るように延在していることから、帯状パターンを設けるために必要な絶縁層の層数を減らすことができる。その結果、薄型の配線基板を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】図１（ａ）は、本発明の配線基板の一実施形態例を示す概略断面図である。図１（ｂ）は、本発明の一実施形態例を示す上面図である。
【図２】図２（ａ）は、本発明の配線基板の他の実施形態例を示す概略断面図である。図２（ｂ）は、本発明の他の実施形態例を示す上面図である。
【図３】図３は、図１（ｂ）に示す実施形態の変形例である。
【図４】図４は、図２（ｂ）に示す実施形態の変形例である。
【図５】図５（ａ）は、従来の配線基板を示す概略断面図である。図５（ｂ）は従来の配線基板を示す上面図である。
【発明を実施するための形態】
【００１９】
次に、本発明の配線基板における一実施形態例を添付の図１を基にして説明する。図１は、ビルドアップ法により形成された本例の配線基板２０に半導体素子Ｅを搭載するとともに金属キャップＣを接合した状態を示す概略断面図である。図１（ｂ）は、本例の配線基板２０の上面図である。
【００２０】
図１（ａ），（ｂ）に示すように、本例の配線基板２０は、コア用の導体層２を有するコア用の絶縁層１の上下面にビルドアップ用の絶縁層３とビルドアップ用の導体層４とを積層して成る。さらに、最表層の絶縁層３および導体層４の上には、ソルダーレジスト層１２が被着されている。この配線基板２０は、上面に半導体素子Ｅが搭載されるとともに、その半導体素子Ｅを覆うようにして金属キャップＣが接合される。また下面が外部の電気回路基板と接続するための接続面となっている。なお、図１（ｂ）においては、上面側の最表層の導体層４のうち、ソルダーレジスト層１２で覆われた部分を破線で示している。
【００２１】
コア用の絶縁層１は、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層１の厚みは１００〜１０００μｍ程度である。絶縁層１の上面から下面にかけては、直径が１００〜３００μｍ程度のスルーホール５が形成されている。
【００２２】
コア用の導体層２は、絶縁層１の上下面およびスルーホール５内に被着されている。導体層２は、例えば厚みが５〜２５μｍ程度の銅箔や銅めっき層等の良導電性の金属材料から成る。導体層２は、絶縁層１を挟んだ上下の導体層４を電気的に接続する。導体層２が被着されたスルーホール５の内部はエポキシ樹脂等の熱硬化性樹脂から成る孔埋め樹脂６で充填されている。
【００２３】
ビルドアップ用の絶縁層３は、エポキシ樹脂等の熱硬化性樹脂を含む絶縁材料から成る。絶縁層３の厚みは１０〜５０μｍ程度である。各絶縁層３の上面から下面にかけては、直径が５０〜１００μｍ程度のビアホール７が形成されている。
【００２４】
ビルドアップ用の導体層４は、絶縁層３の表面およびビアホール７内に被着されている。導体層４は、厚みが５〜２５μｍ程度の銅めっき層等の良導電性の金属材料から成る。
【００２５】
上面側の絶縁層３に被着された導体層４の一部は、半導体素子Ｅの電極端子に半田Ｓ１を介して電気的に接続される円形の半導体素子接続パッド８を形成している。これらの半導体素子接続パッド８は、半導体素子Ｅの電極端子に対応した並びに形成されている。半導体素子接続パッド８の直径は、５０〜１００μｍ程度である。
【００２６】
さらに、上面側における最表層の導体層２４の一部は、金属キャップＣに半田Ｓ２を介して電気的に接続されるキャップ接続パターン９を形成している。キャップ接続用パターン９は、互いに間隔をあけて配置された複数の島状パターン９ａにより形成されており、半導体素子接続パッド８が形成された領域を取り囲むように配置されている。
【００２７】
なお、キャップ接続パターン９は、接地電位に接続されている。そのため、このキャップ接続パターン９に半田Ｓ２を介して接続される金属キャップＣも接地電位に接続されることとなる。これにより、金属キャップＣが半導体素子Ｅに対するシールドとして機能することになる。
【００２８】
下面側の絶縁層３上に被着された導体層４一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１０を形成している。これら外部接続パッド１０は、格子状の並びに複数並んで形成されている。外部接続パッド１０の直径は、２５０〜１０００μｍ程度である。
【００２９】
また、導体層４は、接地用と電源用と信号用の配線導体を含んでいる。接地用の配線導体は、キャップ接続用パターン９に電気的に接続されている。信号用の配線導体は、最上層の絶縁層３の上面を半導体素子接続パッド８からキャップ接続パターン９の島状パターン９ａ同士の間を通ってキャップ接続パターン９の外側まで延びる帯状パターン１１を有している。
【００３０】
このように、本例の配線基板２０によれば、キャップ接続パターン９は、互いに間隔をあけて配置された複数の島状パターン９ａにより形成されており、帯状パターン１１は、キャップ接続パターン９が形成された最上層の絶縁層３の上面を、キャップ接続パターン９を形成する島状パターン９ａ同士の間を通って延在していることから、帯状パターン１１を設けるために必要な絶縁層３の層数を減らすことができる。その結果、薄型の配線基板２０を提供することができる。
【００３１】
さらに、上面側および下面側の絶縁層３および導体層４の表面にはソルダーレジスト層１２が被着されている。ソルダーレジスト層１２は、エポキシ樹脂等の熱硬化性樹脂から成り、１０〜３０μｍ程度の厚みである。ソルダーレジスト層１２は、最上層の絶縁層３上面の帯状パターン１１を被覆しているとともに、半導体素子接続パッド８やキャップ接続パターン９や外部接続パッド１０を露出させる開口部を有している。これにより、キャップ接続パターン９に金属キャップＣを半田Ｓ２を介して接続したとしても、帯状パターン１１と金属キャップＣとの電気的絶縁が確保される。
【００３２】
なお、本発明は、上述の一実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の一実施形態例では、帯状パターン１１は、キャップ接続パターン９を形成する島状パターン９ａ同士の間を通って延在していたが、図２（ａ），（ｂ）に示すように、島状パターン同士の間に端部を有するように延在していても良い。
【００３３】
また、図３や図４に示すように、帯状パターン１１の幅を島状パターン９ａの間およびその近傍部分で幅広に形成してもよい。このようにすることで、キャップ接続パッド９に金属キャップＣを接続した後、金属キャップＣと配線基板２０’’，２０’’’との熱膨張係数の相違に起因してキャップ接続パッド９近傍の帯状パターン１１に大きな熱応力が加わったとしても、帯状パターン１１に断線が発生することを有効に防止することができる。
【符号の説明】
【００３４】
３・・・・・・・・・・・絶縁層
４・・・・・・・・・・・導体層
８・・・・・・・・・・・半導体素子接続パッド
９・・・・・・・・・・・キャップ接続パッド
９ａ・・・・・・・・・・島状パターン
１０・・・・・・・・・・・帯状パターン
２０，２０’’，２０’’’・・・配線基板
【図１】
0006470095.tif 000002
【図２】
0006470095.tif 000003
【図３】
0006470095.tif 000004
【図４】
0006470095.tif 000005
【図５】
0006470095.tif 000006