(57)【特許請求の範囲】
【請求項１】
基板上に、半導体素子と、前記半導体素子を駆動する信号が入力される第１端子及び第２端子とを少なくとも有する半導体装置であって、
前記第１端子と前記第２端子とは、前記基板上で間隙をもって並置され、
前記第１端子及び第２端子のそれぞれは、チタン又はモリブデンを含む第１導電層と、前記第１導電層上に設けられアルミニウムを含む第２導電層と、前記第２導電層上に設けられチタン又はモリブデンを含む第３導電層と、
前記間隙の領域に設けられた第１絶縁層と、
前記第１端子の側面部に接し、前記第１絶縁層との間に設けられた第２絶縁層と、
前記第１端子の上面及び前記第２絶縁層の上面に達する第４導電層と、を有することを特徴とする半導体装置。
【請求項２】
前記第４導電層は、前記第１端子の上面及び前記第２絶縁層の上面を覆い、前記第１絶縁層に達する、請求項１に記載の半導体装置。
【請求項３】
前記第４導電層は、導電性の金属酸化物である、請求項１に記載の半導体装置。
【請求項４】
前記第１絶縁層は、無機絶縁材料である、請求項１に記載の半導体装置。
【請求項５】
前記第２絶縁層は、有機絶縁材料である、請求項１に記載の半導体装置。
【請求項６】
前記第２絶縁層は、前記第１端子及び前記第２端子の上面を、平面的に見て５０％未満の割合で覆う、請求項１に記載の半導体装置。
【請求項７】
前記第２絶縁層は、前記第１絶縁層の上面を、平面的に見て５０％未満の割合で覆う、請求項１に記載の半導体装置。
【請求項８】
複数の画素が配列した画素部をさらに有する、請求項１に記載の半導体装置。
【請求項９】
前記画素部は、前記第１絶縁層と前記第２絶縁層とが積層された領域を含み、前記第１端子及び第２端子における前記第２絶縁層の厚みは、前記画素部における前記第２絶縁層の厚みの５０％以下である、請求項８に記載の半導体装置。
【請求項１０】
前記画素部は、前記複数の半導体素子によって駆動される発光素子が設けられた画素を含み、
前記発光素子は、画素電極と、対向電極と、前記画素電極及び前記対向電極とで挟まれた有機層を有し、
前記画素電極は、少なくとも２層の透明導電膜と、前記２層の透明導電膜に挟まれた金属膜とを有する、請求項８に記載の半導体装置。
【請求項１１】
基板上に、半導体素子と、前記半導体素子を駆動する信号が入力される第１端子及び第２端子とを少なくとも有する半導体装置の製造方法であって、
第１絶縁層を形成し、
チタン又はモリブデンを含む第１導電層と、アルミニウムを含む第２導電層と、チタン又はモリブデンを含む第３導電層と、を積層して、前記第１絶縁層を挟む位置に、前記第１端子及び前記第２端子を形成し、
前記第１端子と前記第１絶縁層との間、及び前記第２端子と前記第１絶縁層との間に、前記第１端子及び前記第２端子との側壁を覆う第２絶縁層を形成し、
前記第１端子の上面及び前記第１絶縁層の上面に達する第４導電層を形成することを特徴とする半導体装置の製造方法。
【請求項１２】
前記第４導電層は、前記第１端子の上面及び前記第２絶縁層の上面を覆い、前記第１絶縁層に達するように形成する、請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第４導電層は、導電性の金属酸化物で形成する、請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記第１絶縁層は、無機絶縁材料で形成する、請求項１１に記載の半導体装置の製造方法。
【請求項１５】
前記第２絶縁層は、有機絶縁材料で形成する、請求項１１に記載の半導体装置の製造方法。
【請求項１６】
前記第２絶縁層は、前記第１端子及び前記第２端子の上面を平面的に見て５０％未満の割合で覆うように形成する、請求項１１に記載の半導体装置の製造方法。
【請求項１７】
前記第２絶縁層は、前記第１絶縁層の上面を平面的に見て５０％未満の割合で覆うように形成する、請求項１１に記載の半導体装置の製造方法。
【請求項１８】
前記第２絶縁層は、前記第１端子、前記第２端子及び前記第１絶縁層を埋設する膜厚で形成した後、少なくとも前記第１端子及び前記第２端子の上面が露出するように、前記膜厚を減じる処理を行う、請求項１１に記載の半導体装置の製造方法。
【請求項１９】
前記第２絶縁層は、感光性有機膜を形成し、
前記膜厚を減じる処理は、前記感光性有機膜に対する、ハーフトーンマスクを用いた露光処理と、現像処理により行う、請求項１８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。本明細書で開示される発明の一実施形態は、半導体装置における端子部の構成に関する。
【背景技術】
【０００２】
半導体素子を含む機能回路により信号処理が行われ、所定の機能を実現する半導体装置は、外部回路から信号が入力され、または外部回路に信号を出力する端子部が設けられている。例えば、ガラス基板上に設けられた薄膜トランジスタにより、画素回路等の機能回路が設けられた半導体装置は、ガラス基板の端部に信号を入力する端子部が設けられている。ガラス基板の端部に設けられた端子部は、異方性導電性接着剤によってプラスチック基板に形成された配線基板（フレキシブルプリント回路（Flexible printed circuits：ＦＰＣ）基板ともいう）と接続される。
【０００３】
端子部は、下地面に対する密着性（接着力）が弱いと、フレキシブル配線基板を異方性導電性接着剤で接着しても、端子部もろともガラス基板から剥離してしまう。そのため、端子部の下地面に対する密着性は高いことが望まれている。例えば、端子部の密着性を高めるために、ガラス基板上に設けられた有機樹脂で形成された平坦化膜を除去する構造が開示されている（特許文献１，２）。また、複数の導電膜を積層して形成される端子部の密着性を向上させるために、密着性の低い領域を密着性の高い領域で挟み込んだ構造が開示されている（特許文献３）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１４５０２４号公報
【特許文献２】特開２０１３−１９０８１６号公報
【特許文献２】特開２０００−２７５６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１乃至３によれば、端子部における端子は、アルミニウム（Ａｌ）等の金属層の上に、酸化インジウムスズ等の透明導電層を設けた構造を有している。端子部において金属層は、透明導電層に覆われることで酸等による腐食が防止される。しかし、端子部の構造は複雑であるため、金属層が透明導電層によって十分に被覆されないことが問題となる。
【０００６】
例えば、金属層がアルミニウム（Ａｌ）層と、その上下をチタン（Ｔｉ）層で挟んだ構造を有する場合、アルミニウム（Ａｌ）層の側面を透明導電層で被覆できない問題が生じる。アルミニウム（Ａｌ）層とチタン（Ｔｉ）層とエッチングレートの違いにより、金属層の断面形状において、チタン（Ｔｉ）層が、庇のようにアルミニウム層の外側に突出した形状となってしまう。この場合、チタン（Ｔｉ）による庇の下のアルミニウム（Ａｌ）層は、透明導電膜によって十分に被覆されない形状となる。そのため、端子部を形成した後の行程において、端子部のアルミニウム（Ａｌ）層がダメージを受けることが問題となる。
【０００７】
この対策として有機樹脂による平坦化膜によって端子部の側面を覆うことが検討される。しかし、有機樹脂による平坦化膜は密着性が悪いため剥離しやすいという問題がある。
【０００８】
このような問題に鑑み、本発明の一実施形態は、半導体装置の端子部の密着性の向上を図ることを目的の一つとする。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によれば、基板上に、半導体素子と、半導体素子を駆動する信号が入力される第１端子及び第２端子とを少なくとも有する半導体装置であって、第１端子と前記第２端子とは、前記基板上で間隙をもって並置され、第１端子及び第２端子のそれぞれは、チタン又はモリブデンを含む第１導電層と、第１導電層上に設けられアルミニウムを含む第２導電層と、第２導電層上に設けられチタン又はモリブデンを含む第３導電層と、間隙の領域に設けられた第１絶縁層と、第１端子の側面部に接し、第１絶縁層との間に設けられた第２絶縁層と、第１端子の上面及び第２絶縁層の上面に達する第４導電層と、を有する半導体装置が提供される。
【００１０】
本発明の一実施形態によれば、基板上に、半導体素子と、半導体素子を駆動する信号が入力される第１端子及び第２端子とを少なくとも有する半導体装置の製造方法であって、第１絶縁層を形成し、チタン又はモリブデンを含む第１導電層と、アルミニウムを含む第２導電層と、チタン又はモリブデンを含む第３導電層と、を積層して、第１絶縁層を挟む位置に、第１端子及び第２端子を形成し、第１端子と第１絶縁層との間、及び第２端子と第１絶縁層との間に、第１端子及び第２端子との側壁を覆う第２絶縁層を形成し、第１端子の上面及び第２絶縁層の上面に達する第４導電層を形成することを特徴とする半導体装置の製造方法が提供される。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る半導体装置の構成を示す図である。
【図２】本発明の一実施形態に係る半導体装置の構成を示す図である。
【図３】本発明の一実施形態に係る半導体装置の端子部の構成を示す平面図である。
【図４】本発明の一実施形態に係る半導体装置の端子部の構成を示す断面図である。
【図５】本発明の一実施形態に係る半導体装置の画素のレイアウトを示す平面図である。
【図６】本発明の一実施形態に係る半導体装置の画素の構成を示す断面図である。
【図７】本発明の一実施形態に係る半導体装置の画素の等価回路を示す図である
【図８】本発明の一実施形態に係る半導体装置の端子部の構成を示す断面図である。
【図９】本発明の一実施形態に係る半導体装置の端子部の構成を示す断面図である。
【図１０】発明の一実施形態に係る半導体装置の製造工程を示す断面図である。
【図１１】発明の一実施形態に係る半導体装置の製造工程を示す断面図である。
【図１２】発明の一実施形態に係る半導体装置の製造工程を示す断面図である。
【図１３】発明の一実施形態に係る半導体装置の製造工程を示す断面図である。
【図１４】発明の一実施形態に係る半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（又は数字の後にａ、ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。
【００１３】
本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。なお、以下の説明では、特に断りのない限り、断面視においては、第１基板に対して第２基板が配置される側を「上」又は「上方」といい、その逆を「下」又は「下方」として説明する。
【００１４】
＜半導体装置の概要＞
本発明の一実施形態に係る半導体装置は、基板上に、半導体素子と、この半導体素子を駆動する信号が入力される第１端子及び第２端子とを少なくとも含む。図１は、半導体装置１００の構成を示す。半導体装置１００は、第１基板１０２に駆動回路部１１０（図１では、駆動回路部１１０として、第１駆動回路１２０、第２駆動回路１２２、第３駆動回路１２４が含まれる態様を示す。）、画素部１０８、端子部１０６が設けられている。駆動回路部１１０、画素部１０８は半導体素子を含む回路により構成される。第２基板１０４は、画素部１０８を封止するように、第１基板１０２に対向して設けられている。第１基板１０２と第２基板１０４とは、画素部１０８を囲むシール材１１２により固定されている。
【００１５】
端子部１０６は、第１基板１０２の側端部であって、第２基板１０４で封止されない領域に設けられている。端子部１０６は複数の端子１１６により構成されている。端子部１０６には異方性導電フィルム（Anisotropic Conductive Film）によって配線基板１１４と接続される。配線基板１１４は他の機能回路又は外部機器と半導体装置１００との接続を図り、信号の送受信に使用される。
【００１６】
半導体装置１００は、配線基板１１４が装着された状態で動作する。通常はこのままで支障ないが、半導体装置１００の修理、点検が必要となる場合（所謂「リペア」と呼ばれる作業が必要となる場合）、配線基板１１４を端子部１０６から取り外さなければならない場合が生じ得る。配線基板１１４は異方性導電フィルムによって端子部１０６と接着されているので、配線基板１１４を剥離するとき、端子部１０６は剥離に耐えうる接着強度が要求される。本発明の一実施形態によれば、このような要求に耐えうる端子部１０６を有する半導体装置１００が提供される。
【００１７】
図２は、半導体装置１００における第１基板１０２の一態様を示す。端子部１０６に設けられる複数の端子１１６は、所定の間隔が空けられて配列している。なお、端子部１０６の配置は、図２に示すものに限定されない。例えば、端子部１０６は第１基板１０２の複数の箇所に分割して設けられていてもよし、第１基板１０２の端部ではなく内側領域に設けられていてもよい。
【００１８】
画素部１０８には複数の画素１１８が設けられている。画素１１８は、行方向及び列方向に配列されている。画素１１８の配列数は任意であるが、例えば、行方向（Ｘ方向）にｍ個、列方向（Ｙ方向）にｎ個の画素１１８が配列される。画素部１０８は、行方向に第１走査信号線１２６及び第２走査信号線１２８が設けられ列方向に映像信号線１３０が設けられる。また、画素部１０８には電源線１３２が設けられている。なお、図２は、画素１１８が正方配列する例を示すが、本発明はこれに限定されず、デルタ配列等、他の配列形式も適用可能である。
【００１９】
駆動回路部１１０は、第１駆動回路１２０、第２駆動回路１２２及び第３駆動回路１２４を含んでいる。第１駆動回路１２０は第１走査信号線１２６に信号を出力し、第２駆動回路１２２は第２走査信号線１２８に信号を出力し、第３駆動回路１２４は映像信号線１３０に信号を出力する。端子部１０６におけるそれぞれの端子１１６には、第１駆動回路１２０、第２駆動回路１２２、第３駆動回路１２４を動作させる制御信号が入力される。また、端子部１０６には、画素部１０８に延設される電源線１３２と接続する端子が含まれる。なお、図２で示す第１基板１０２の構成は一例であり、駆動回路部の構成、走査線、映像信号線、電源線は任意であり、他の構成を有していてもよい。
【００２０】
＜端子部の構成１＞
図３及び図４（Ａ）及び（Ｂ）を参照して、端子部１０６の構造を説明する。図３は、端子部１０６に含まれる２つの端子（第１端子１１６ａ、第２端子１１６ｂ）の平面図を示す。また、図３中に示すＡ−Ｂ線、Ｃ−Ｄ線に対応する縦断面構造を、図４（Ａ）及び図４（Ｂ）に示す。
【００２１】
図３は、端子部１０６に含まれる第１端子１１６ａと第２端子１１６ｂとを示す。第１端子１１６ａと第２端子１１６ｂは、間隙をもって並置されている。第１端子１１６ａと第２端子１１６ｂとの間隙部には複数の絶縁層が設けられている。具体的には、第１端子１１６ａと第２端子１１６ｂとの間隙部には第１絶縁層１４４ａが設けられている。さらに、第１端子１１６ａと第２端子１１６ｂとの間隙部には第２絶縁層１４６ａが設けられている。第２絶縁層１４６ａは、第１端子１１６ａ及び第２端子１１６ｂの側面に設けられている。すなわち、第１端子１１６ａと第２端子１１６ｂとの間隙部に、少なくとも一つの第１絶縁層１４４ａと二つの第２絶縁層が設けられている。別言すれば、第１端子１１６ａと第２端子１１６ｂとの間には、第１絶縁層１４４ａが設けられ、この第１絶縁層１４４ａの両側に第２絶縁層１４６ａが設けられている。
【００２２】
図４（Ａ）は、第１端子１１６ａ、第２端子１１６ｂ、第１絶縁層１４４ａ、第２絶縁層１４６ａの詳細を断面構造で示す。第１端子１１６ａ及び第２端子１１６ｂは、複数の導電層が積層された構造を有する。図４（Ａ）は、第１端子１１６ａ及び第２端子１１６ｂとして、第１導電層１３４、第２導電層１３６及び第３導電層１３８が積層され、さらに第４導電層１４０が設けられた構造を示す。第１導電層１３４は、端子が剥離するのを防ぐために下地面との密着性（接着性）が良い導電性材料によって形成される。第２導電層１３６は、端子における電気抵抗を低減するために導電性材料の中でも電気抵抗がより低い材料が選択され、他の層を比較して相対的に肉厚に形成されている。第３導電層１３８は、第２導電層１３６の上層に設けられ、第２導電層１３６を保護するために設けられる。第４導電層１４０は、第３導電層を覆うように設けられている。第４導電層１４０は、異方性導電フィルム（Anisotropic Conductive Film）、またはプローブ等の触針との接触面となり、第２導電層１３６よりも硬質な導電性材料で形成される。
【００２３】
第１導電層１３４及び第３導電層１３８は、融点の高いチタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）等の金属材料が選択される。また、第１導電層１３４及び第３導電層１３８は、モリブデン（Ｍｏ）−タングステン（Ｗ）のような、前述の金属元素を用いた合金材料で形成されてもよい。例えば、第１導電層１３４及び第３導電層１３８は、チタン（Ｔｉ）、モリブデン（Ｍｏ）のような金属材料で形成される。第１導電層１３４、第３導電層１３８として、このような金属材料を用いることで、端子の密着性を高め、また熱的安定性を高めることができる。
【００２４】
第２導電層１３６は、アルミニウム（Ａｌ）又は銅（Ｃｕ）等の金属材料、またはこれらの金属元素に他の元素を所定量添加された金属材料（例えば、チタンが添加されたアルミニウム等）を用いて形成される。アルミニウム（Ａｌ）又は銅（Ｃｕ）等の金属材料は、前述の高融点金属材料に比べて比抵抗が低いので、端子１１６及びこれに連接する配線の電気抵抗を低くすることができる。一方、アルミニウム膜や銅膜は表面が酸化されやすいため、これのみで端子１１６を形成すると接触抵抗が高くなってしまう恐れがある。そのため、第２導電層１３６の上面に第３導電層１３８を設けることで酸化膜が形成されるのを防ぎ、端子の接触面が絶縁化することを防いでいる。
【００２５】
第４導電層１４０は、透明導電膜としても用いられる、酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）、酸化インジウム酸化亜鉛（ＩＺＯ：Indium Zinc Oxide）等の金属酸化物が用いられる。このような金属酸化物による透明導電膜は、アルミニウム、銅と比べて硬質であり、端子１１６を異方性導電膜やプローブと接触させた場合においても、端子表面に傷や変形（陥没）が形成されるのを防ぐことができる。
【００２６】
なお、本実施形態では端子１１６の構造として４層が積層された構造を有するが、本発明はこの構造に限定されない。端子１１６は、さらに導電層が付加されて構成されていてもよい。また、第１導電層１３４が省略されていてもよい。あるいは、第１導電層１３４及び第３導電層１３８が省略されていてもよい。
【００２７】
端子１１６は、駆動回路部１１０及び画素部１０８に形成される配線と同じ工程で形成され、同様の構造を有するものであってもよい。図４（Ｂ）に示すように、端子１１６は、第１絶縁層１４４ｂの上に設けられた配線層が延長されて形成されたものであってもよい。このような構造によれば、端子１１６とこれに接続される配線とのコンタクト部を省略することができるため好ましい。
【００２８】
第１端子１１６ａ及び第２端子１１６ｂとの間には第１絶縁層１４４ａが設けられる。第１絶縁層１４４ａは、第１端子１１６ａと第２端子１１６ｂとが並置される間隙部に設けられている。第１絶縁層１４４ａは、第１端子１１６ａ及び第２端子１１６ｂの双方と直接接触していない。第１絶縁層１４４ａは無機絶縁材料で形成されている。無機絶縁材料としては、酸化シリコン、窒化シリコン、酸窒化シリコン等が挙げられる。
【００２９】
第１絶縁層１４４ａは、第１端子１１６ａと第２端子１１６ｂとの間の領域において、端子の一辺に沿って設けられていることが好ましい。第１絶縁層１４４ａは、端子間の領域に孤立して設けられていてもよい。また、第１絶縁層１４４ａは、第１基板１０２の略全面に設けられていて、端子部１０６において第１端子１１６ａ及び第２端子１１６ｂに挟まれる突出部を有するように形状が加工されていてもよい。すなわち、第１基板１０２の端子部１０６において、第１絶縁層１４４ａを選択的に除去し、第１絶縁層１４４ａが第１端子１１６ａと第２端子１１６ｂとの間に残存するように加工されていてもよい。端子部１０６に設けられる第１絶縁層１４４ａが、第１基板１０２上に形成された絶縁層（層間絶縁層）から形成されることで、製造工程が簡略化され、製造コストが低減される。
【００３０】
第１端子１１６ａと第１絶縁層１４４ａとの間、および第２端子１１６ｂと第１絶縁層１４４ａとの間には第２絶縁層１４６ａが設けられる。第２絶縁層１４６ａは、第１端子１１６ａと第１絶縁層１４４ａとの間、第２端子１１６ｂと第１絶縁層１４４ａとの間の空間を充填するように設けられる。第２絶縁層１４６ａは、第１端子１１６ａ及び第２端子１１６ｂの側面と接して設けられる。別言すれば、第２絶縁層１４６ａによって第１端子１１６ａ及び第２端子１１６ｂの側面が覆われる。第２絶縁層１４６ａは、少なくとも第２導電層１３６の側面を覆っていることが好ましい。このように、第２絶縁層１４６ａが設けられることで、第１端子１１６ａ及び第２端子１１６ｂの側面を保護することができる。すなわち、端子部１０６が形成された後の工程において、第２導電層１３６を腐食するガスや薬液に第１基板１０２が晒されたとしても、第１端子１１６ａ及び第２端子１１６ｂを腐食から保護することができる。
【００３１】
第２絶縁層１４６ａは、第１端子１１６ａ及び第２端子１１６ｂにおける第２導電層１３６が、アルミニウム（Ａｌ）又はアルミニウムを主成分とする金属材料である場合に有益である。アルミニウム（Ａｌ）は、混酸（リン酸、酢酸、硝酸等を含む混合液）によりエッチングされる。従って、第２導電層１３６の上面がチタン（Ｔｉ）、モリブデン（Ｍｏ）等の金属である第３導電層１３８で覆われていても、側面が露出していると混酸によってエッチングされてしまう。これに対し、第２絶縁層１４６ａで第１端子１１６ａ及び第２端子１１６ｂの側面を覆う構造とすることで、第２導電層１３６を保護することができる。
【００３２】
第２絶縁層１４６ａは、第１端子１１６ａ、第２端子１１６ｂの側面を覆うために有機絶縁材料で形成されることが好ましい。第２絶縁層１４６は、有機絶縁材料の前駆体を含む溶液を塗布することで作製することができる。第２絶縁層１４６を形成するに際し、流動性のある有機絶縁材料の前駆体溶液を用いることで、第１端子１１６ａ及び第２端子１１６ｂの側面を覆う形状が得られる。有機絶縁材料としては、ポリイミド、アクリル等の材料を用いることができる。例えば、ポリイミドであれば、ポリアミド酸の溶液を用い、当該溶液を塗布し乾燥させた後に、熱処理でイミド化させて第２絶縁層１４６ａとしてのポリイミド層を形成することができる。
【００３３】
第４導電層１４０は、第１端子１１６ａ及び第２端子１１６ｂにおける、それぞれの第３導電層１３８上に設けられている。第４導電層１４０は、第３導電層１３８の上面から第２絶縁層１４６ａの上面に沿って延伸されている。第４導電層は、さらに、第１絶縁層１４４ａの上面に達するように設けられていることが好ましい。別言すれば、それぞれの端子において、第３導電層１３８と電気的に接続される第４導電層１４０は、第１絶縁層１４４ａ上で分割され、隣接するもの同士が電気的に分離されている。
【００３４】
端子部１０６には、端子１１６、第１絶縁層１４４ａ、第２絶縁層１４６ａが設けられる。これらはそれぞれ材質が異なる部材で設けられている。第１絶縁層１４４ａは第１基板１０２との密着性に優れている。一方、第２絶縁層１４６ａは、端子１１６の側面部を被覆するのに有用であるが、下地面との密着性が第１絶縁層１４４ａに比較して低い場合がある。一方、ＩＴＯ、ＩＺＯ等の透明導電膜による第４導電層１４０は、チタン（Ｔｉ）やモリブデン（Ｍｏ）等の金属材料で形成される第３導電層１３８との密着性に優れている。また、第４導電層１４０は、酸化シリコンや窒化シリコン等の無機絶縁材料で形成される第１絶縁層１４４ａとの密着性に優れている。第３導電層１３８及び第１絶縁層１４４ａと密着性に優れる第４導電層１４０で第２絶縁層１４６ａを被覆することで、端子部１０６の密着性を高めることができる。すなわち、第２絶縁層１４６ａの密着性が低い場合でも、第１絶縁層１４４ａ、第２絶縁層１４６ａ及び第３導電層１３８を覆う第４導電層１４０を設けることで、端子部１０６の剥離を防ぐことができる。それにより、端子部１０６と配線基板とを異方性導電膜を介して接続する場合であっても、確実に電気的接続を図ることができる。
【００３５】
図４（Ａ）及び（Ｂ）で示すように、第１端子１１６ａ及び第２端子１１６ｂの下地面には、半導体層１６６ａが設けられていてもよい。第１導電層１３４の下地面に相当する領域に半導体層１６６ａが設けられることで、密着性を向上させることができる。端子部１０６に設けられる半導体層１６６ａは、下地層として用いられ、端子１１６の密着性向上に利用することができる。半導体層１６６ａは、導電性を有するので、端子ごとに分割されて設けられるが、第２絶縁層１４６ａ、第１絶縁層１４４ａの一部にまで広がっていてもよい。
【００３６】
本実施形態によれば、端子部１０６における有機絶縁層が占める面積を小さくし、かつ、下地面との密着性が低い有機絶縁材料で形成される第２絶縁層１４６ａの領域を、密着性が高い端子１１６と無機絶縁層で形成される第１絶縁層１４４ａで挟み込み、さらにこれらの上面部を透明導電膜で形成される第４導電層１４０で覆う構造を得ることができる。
【００３７】
本実施形態における端子部１０６は、第１端子１１６ａと第２端子１１６ｂとの間を全て第２絶縁層１４６ａのような有機絶縁材料で充填する場合に比べ、無機絶縁材料で形成される第１絶縁層１４４ａが設けられていることで、密着性が低い第２絶縁層１４６ａの面積を低減している。そのため、端子部１０６の密着性を向上させることができる。そして、第４導電層１４０で第２絶縁層１４６ａの上面を覆うと共に、密着性に優れる第４導電層１４０と第３導電層１３８とが接する領域、および第４導電層１４０と第１絶縁層１４４ａが接する領域とで挟み込むことで、第２絶縁層１４６ａが剥離を防ぎ、端子部１０６の信頼性を高めることができる。これにより、半導体装置１００を各種機器に実装した後において、修理、補修、手直し等のリペアを行うことが可能となる。
【００３８】
＜画素部の構成１＞
図５は、半導体装置１００に設けられる画素部１０８の一例を示す。図５は、画素１１８の平面レイアウトを示し、Ｅ−Ｆ線に沿った断面構造を、図６に示す。以下、図５及び図６を参照して画素１１８の構成を説明する。
【００３９】
画素１１８は、第１基板１０２と第２基板１０４とが対向配置された空隙部に形成される。第１基板１０２には駆動トランジスタ１５４、発光素子１５６、保持容量素子１５８、補助容量素子１６０等の素子が設けられている。第２基板１０４には、カラーフィルタ１８８、遮光層１９０等の光学部材が設けられている。
【００４０】
駆動トランジスタ１５４は、半導体層１６６ａ、ゲート絶縁層１６８、ゲート電極１７０を含んで構成される。駆動トランジスタ１５４は、ドレインがドレイン配線１８０によって第２トランジスタ１６４と電気的に接続され、ソースがソース配線１７８と電気的に接続されている。ソース配線１７８は、画素電極１８２と電気的に接続される。また、ソース配線１７８は、第１絶縁層１４４ｂを介して第１容量電極１７２と積層される領域を含む。ソース配線１７８と第１容量電極１７２とが重なる領域によって保持容量素子１５８が形成される。第１容量電極１７２はゲート電極１７０と同層で形成される。駆動トランジスタ１５４のゲート電極１７０は、ゲート配線１７６により、第１トランジスタ１６２と電気的に接続されている。第１トランジスタ１６２は、ゲート電極が第１走査信号線１２６と電気的に接続され、ソース及びドレインの一方が映像信号線１３０と電気的に接続されている。第２トランジスタ１６４は、第２走査信号線１２８と電気的に接続するようにゲート電極が設けられ、ソース及びドレインの一方が電源線１３２と電気的に接続されている。
【００４１】
図６で示す断面構造において、ゲート電極１７０とソース配線１７８及びドレイン配線１８０との間には第１絶縁層１４４ｂが設けられている。ソース配線１７８及びドレイン配線１８０と画素電極１８２との間には、第２絶縁層１４６ｂが設けられている。第１絶縁層１４４ｂ及び第２絶縁層１４６ｂは、配線間を絶縁する層間絶縁膜としての機能を有する。第１絶縁層１４４ｂは無機絶縁材料で形成されている。一方、第２絶縁層１４６ｂは有機絶縁材料で形成されている。第２絶縁層１４６ｂは画素電極１８２が設けられる側の上面を平坦化する平坦化膜として用いられる。
【００４２】
第１絶縁層１４４ｂの上層に設けられるソース配線１７８及びドレイン配線１８０は、図６に挿入される拡大図で示すように、第１導電層１３４、第２導電層１３６及び第３導電層１３８が積層された構造を有している。図６で示す画素１１８の断面構造と、図４（Ａ）及び（Ｂ）で示す端子部１０６の断面構造を対比すると、第１端子１１６ａ及び第２端子１１６ｂは、ソース配線１７８及びドレイン配線１８０と同じ部材が用いられている。また、第１絶縁層１４４、第２絶縁層１４６が共通する部材として用いられている。
【００４３】
発光素子１５６は、画素電極１８２、有機層１８４、対向電極１８６によって構成される。発光素子１５６の上面にはパッシベーションとしての第５絶縁層１５２が設けられる。補助容量素子１６０は、画素電極１８２、第３絶縁層１４８及び第２容量電極１７４が積層された構造を有する。画素電極１８２は第４絶縁層１５０で囲まれている。第４絶縁層１５０の開口部を有し、当該開口部で画素電極１８２が露出される。画素電極１８２上には有機層１８４が設けられる。有機層１８４は、一つ又は複数の層で構成され、有機エレクトロルミネセンス材料を含む。発光素子１５６は画素電極１８２と対向電極１８６との間に発光しきい値電圧以上の電圧が印加されたとき発光する。本実施形態において、画素電極１８２は、透明導電膜と金属膜との積層構造により有機層１８４で発光した光を反射する構成が採用される。例えば、画素電極１８２は、少なくとも２層の透明導電膜と、その２層の透明導電膜に挟まれた金属膜（例えば、銀（Ａｇ）、アルミニウム（Ａｌ）等の反射率の高い材料が好ましい。）と、を有する。対向電極１８６は透明導電膜で形成され、有機層１８４で発光した光を透過するので、発光素子１５６は第２基板１０４側に光を出射する。
【００４４】
図５で例示される画素の等価回路を図７に示す。駆動トランジスタ１５４は、制御端子としてのゲートと、入出力端子としてのソース及びドレインを有する。駆動トランジスタ１５４のソース及びドレインに相当する入出力端子の一方が、第２トランジスタ１６４を介して電源線１３２と電気的に接続される。また、駆動トランジスタ１５４のソース及びドレインに相当する入出力端子の他方が、発光素子１５６の一方の端子と電気的に接続される。なお、図７の等価回路において、駆動トランジスタ１５４はｎチャネル型であるものとする。駆動トランジスタ１５４において、電源線１３２と電気的に接続される側の入出力端子をドレイン、発光素子１５６に電気的に接続される側の入出力端子がソースであるものとする。
【００４５】
駆動トランジスタ１５４のゲートは、第１トランジスタ１６２を介して映像信号線１３０と電気的に接続される。第１トランジスタ１６２は、第１走査信号線１２６に与えられる制御信号ＳＧ（振幅ＶＧＨ／ＶＧＬを有する）によってオンオフ（ＯＮ／ＯＦＦ）の動作が制御される。制御信号ＶＧＨは第１トランジスタ１６２をオンにする高電位の信号であり、制御信号ＶＧＬは第１トランジスタ１６２をオフにする低電位の信号である。第１トランジスタ１６２がオンのとき、映像信号線１３０の電位が駆動トランジスタ１５４のゲートに与えられる。
【００４６】
駆動トランジスタ１５４のソースとゲートとの間には、保持容量素子１５８が設けられる。保持容量素子１５８によって駆動トランジスタ１５４のゲート電位が制御される。発光素子１５６の発光強度は、駆動トランジスタ１５４のドレイン電流によって制御される。また、駆動トランジスタ１５４のドレインとには補助容量素子１６０が接続されている。補助容量素子１６０は、駆動トランジスタ１５４のドレイン電流によって充電され、発光素子１５６の発光電流量を調整する。駆動トランジスタ１５４のゲートに映像信号に基づく電圧が与えられ、第２トランジスタ１６４がオンになると、発光素子１５６へドレイン電流が流れ発光する。また、駆動トランジスタ１５４のドレイン側には、第３トランジスタ１６５を介してリセット電位が与えられるリセット信号線１３３が接続されている。
【００４７】
本実施形態によれば、画素１１８を構成する配線や絶縁層と、端子部１０６を構成する導電層及び絶縁層とは、それぞれ共通する膜によって形成される。したがって、画素部１０８と端子部１０６とは共通する工程で半導体装置１００に作り込むことができるため、製造工程並びに製造コストを特段増加させないという利点を有する。なお、図５で示す画素のレイアウト、図７で示す画素の等価回路は一例であり、本発明はこれに限定されず、他の構成を適用することができる。
【００４８】
＜端子部の構成２＞
図８は、端子部１０６の構造についての一形態を示す。端子１１６の構造、及び第１絶縁層１４４ａ並びに第２絶縁層１４６ａは、図４（Ａ）を参照して説明されるものと同様である。しかし、図８で示す端子部１０６は、第２絶縁層１４６ａが、端子部の側面に接して設けられていることに加え、端子１１６の上面（第３導電層１３８の上面）の一部を覆って設けられている。
【００４９】
第１導電層１３４と第３導電層１３８は同一又は同種の導電性材料で形成される。例えば、第１導電層１３４と第３導電層１３８とがチタン（Ｔｉ）又はモリブデン（Ｍｏ）であり、第２導電層１３６はアルミニウム（Ａｌ）で形成される。このような端子１１６の構造において、第２導電層１３６のエッチングレートが第１導電層１３４及び第３導電層１３８のエッチングレートよりも高いと、第１導電層１３４と第３導電層１３８の端部が第２導電層１３６の端部よりも外側に突出した形状となる。少なくとも第３導電層１３８の側端部に対して、第２導電層１３６の側端部が後退した形状となる。第２導電層１３６に対し第３導電層１３８の側端部が外側に突き出た庇形状において、庇部分の突出の程度は端子１１６を形成するエッチング条件により変化し得る。端子１１６は、第１導電層１３４、第２導電層１３６及び第３導電層１３８の端部が揃った形状が理想的であるが、図８で示すように、第３導電層１３８による庇形状が形成されたとしても、第２絶縁層１４６ａがこの庇形状を埋め込むことで、第３導電層１３８の上層に設ける第４導電層１４０の段差被覆性の欠如を補うことができる。
【００５０】
第４導電層１４０の破断を防止するために、第３導電層１３８と第２絶縁層１４６ａの上端面の高さは一致していることが理想的である。この理想的形状は高度の加工精度が要求される。しかし、第２絶縁層１４６ａの一部が端子１１６における第３導電層１３８の上面側端部と重なる構造とすることで、加工精度に余裕を持たせることができる。図８で示すように、第２絶縁層１４６ａが、第３導電層１３８の上面部にかかる場合、階段状の段差を形成するのではなく、テーパ状の断面形状を有していることが好ましい。第３導電層１３８の上面部において、第２絶縁層１４６ａが端部から徐々に膜厚が増加するテーパ形状を有することにより、第４導電層１４０の破断を防止するのに有効に作用する。
【００５１】
第２絶縁層１４６ａが端子１１６の上面と重なる構造において、第３導電層１３８と第４導電層１４０とに挟まれる第２絶縁層１４６ａの被覆領域の割合は、端子１１６上面積の５０％未満、好ましくは２５％未満、理想的には０％であることが望まれる。第２絶縁層１４６ａによる被覆領域が５０％以上であると、端子１１６の両側面に設けた第２絶縁層１４６ａによって、端子１１６上面が被覆されてしまうので好ましくない。第３導電層１３８と第２絶縁層１４６ａとの上端部が一致する構造（被覆領域の割合が０％）が理想的であるが、被覆領域の割合が０％より大きく、５０％未満、好ましくは２５％未満であれば、実用的に端子１１６の上面で配線基板等の部材と電気的な接続を図ることができる。
【００５２】
第４導電層１４０は、端子１１６の上面から、第１絶縁層１４４ａの一部にかかるように設けられることで、第２絶縁層１４６ａを被覆する。第４導電層１４０は、第３導電層１３８との密着性、および第１絶縁層１４４ａとの密着性に優れるので、このような構造により、第２絶縁層１４６ａの剥離を防止することができる。
【００５３】
なお、第２絶縁層１４６ａは、第１絶縁層１４４ａと接する側において、上記と同様に、第１絶縁層１４４ａの上面部とが重なるように設けられていてもよい。すなわち、第２絶縁層１４６ａが第１絶縁層１４４ａの上面（テーパー形状の側壁面を除く）と重なる構造において、第１絶縁層１４４ａと第４導電層１４０とに挟まれる第２絶縁層１４６ａの被覆領域の割合は、第１絶縁層１４４ａの上面積の５０％未満、好ましくは２５％未満、理想的には０％であることが望まれる。それにより、端子１１６の上面における場合と同様の作用効果を得ることができる。また、図８に示すように、第２絶縁層１４６ａの上端部が、第１絶縁層１４４ａの側面部と接するように設けられていてもよい。第１絶縁層１４４ａの側面が傾斜している場合（テーパ状の側壁面を有する場合）、第４導電層１４０は、第２絶縁層１４６ａから第１絶縁層１４４ａの表面に沿って設けられていてもよい。第１絶縁層１４４ａの側壁が緩テーパ状に傾斜していることで、第２導電層１３６と第１導電層１３４との境界部の段差が急峻にならないように緩和することができる。
【００５４】
図８で参照される端子部１０６の形態によれば、第２絶縁層１４６ａを端子１１６の上面部でオーバーラップするように設けることで、第２導電層１３６を第２絶縁層１４６ａで確実に被覆することができ、第４導電層１４０を破断しないように設けることができる。これにより、端子１１６の剥離を防止することができる。この効果が得られる限りにおいては、例えば第２絶縁層１４６ａにより、第１絶縁層１４４ａの側壁および半導体層１６６ａの上面の一部が被覆されていなくても良い。つまり、少なくとも、第２導電層１３６の側壁が、第２絶縁層１４６ａによって被覆されていれば良い。
【００５５】
＜画素部の構成２＞
図９は、画素１１８の構成について、図６と異なる態様を示す。図９で示す画素は、ソース配線１７８と画素電極１８２とのコンタクト部に、透明導電膜による第５導電層１４２が設けられている。コンタクト部に第５導電層１４２を設けることで、コンタクトホールの形状を安定化させ、ソース配線１７８と画素電極１８２との電気的な接続を確実にとることができる。
【００５６】
第５導電層１４２は、第２絶縁層１４６ｂにコンタクトホールを形成し、ソース配線１７８を露出させた後に形成される。第５導電層１４２は、端子部１０６において第３導電層の上面に設ける第４導電層１４０と同じ工程で作製することができる。すなわち、同じ透明導電膜を用いて第４導電層１４０及び第５導電層１４２を形成することができる。
【００５７】
このように、図９で例示される実施形態によれば、製造工程を増やすことなく、端子部１０６の剥離防止と、画素１１８における画素電極１８２のコンタクトを確実に形成することができ、半導体装置１００の信頼性を高めることができる。
【００５８】
＜製造工程＞
本発明の一実施形態に係る半導体装置１００の製造工程を図１０、図１１、図１２を参照して説明する。なお、これらの図面において、（Ａ）は端子部１０６の断面構造、（Ｂ）は画素部１０８の断面構造を模式的に示す。
【００５９】
図１０（Ａ）は、端子部１０６において第１端子１１６ａ及び第２端子１１６ｂを形成する段階を示し、図１０（Ｂ）は、駆動トランジスタ１５４に接続するソース配線１７８及びドレイン配線１８０を形成する段階を示す。端子部１０６においては、第１端子１１６ａと第２端子１１６ｂとの間に第１絶縁層１４４ａが形成されている。端子部における第１絶縁層１４４ａは無機絶縁材料で形成され、画素部１０８においてソース配線１７８及びドレイン配線１８０を半導体層１６６ｂに接続するコンタクトホールを第１絶縁層１４４ｂに形成する工程で同時に加工される。第１絶縁層１４４ｂに形成されるコンタクトホールは、開口側壁面をテーパ状にエッチングするため、端子部１０６の第１絶縁層１４４ａにおいても側壁がテーパ状に傾斜している。ソース配線１７８及びドレイン配線１８０は、第１導電層１３４及び第３導電層１３８としてチタン（Ｔｉ）又はモリブデン（Ｍｏ）が用いられ、第２導電層１３６としてアルミニウム（Ａｌ）が用いられる。第１端子１１６ａ及び第２端子１１６ｂも同じ構造で作製される。
【００６０】
図１１（Ａ）及び（Ｂ）は、第２絶縁層１４６を形成する段階を示す。第２絶縁層１４６は有機絶縁材料を用いて形成する。有機絶縁材料としては、ポリイミド、アクリル等の材料を用いることができる。例えば、ポリイミドであれば、ポリアミド酸の溶液を用い、塗布乾燥後に露光、現像を行ってコンタクトホール等を形成し、その後熱処理でイミド化させて第２絶縁層１４６を形成する。このような有機絶縁材料で形成される層は、スピンコータ、バーコータで塗布するために、第１基板１０２の略全面に形成される。そのため、第１端子１１６ａ及び第２端子１１６ｂ、ソース配線１７８及びドレイン配線は、有機絶縁材料の層によって埋設される。
【００６１】
図１２（Ａ）及び（Ｂ）は、第４導電層１４０、及び第５導電層１４２を加工する段階を示す。図１２（Ａ）で示すように、端子部１０６においては、第１端子上面に露出する第３導電層１３８を覆い、かつ第２絶縁層１４６ｂ、及び第１絶縁層１４４ｂの一部を覆うように、第４導電層１４０を形成する。同時に、第２端子上面に露出する第３導電層１３８を覆い、かつ第２絶縁層１４６ｂ、及び第１絶縁層１４４ｂの一部を覆うように、第４導電層１４０を形成する。一方、画素部１０８においては、先に開口したコンタクトホールから露出するソース配線１７８を覆うように、第４導電層１４０を形成する。
【００６２】
上記工程においては、端子部１０６に形成される第２絶縁層１４６ａのパターニングと、画素部１０８に形成されるコンタクトホールの開口について説明したが、第２絶縁層１４６に対するこれらの加工は、フォトレジストによるマスクパターンの形成と、エッチング加工によって行うことが可能である。しかし、画素部１０８におけるコンタクトホールの加工深さと、端子部１０６における第２絶縁層１４６の加工深さは異なるため（端子部１０６では第２絶縁層１４６ａを残存させる必要がある）、同じマスクパターンではエッチング加工が困難であり、２段階に分けて加工する必要がある。
【００６３】
一方、感光性の有機樹脂材料と、フォトリソグラフィー工程で用いるハーフトーンマスク１９２とを組み合わせると、端子部１０６における第２絶縁層１４６の加工と、画素部１０８におけるコンタクトホールの形成を同時に行うことができる。図１４（Ａ）乃至（Ｃ）は、端子部１０６における加工の態様を示す。
【００６４】
図１４（Ａ）は、第２絶縁層１４６を、第１端子１１６ａ、第２端子１１６ｂ及び第１絶縁層１４４ａを埋設する膜厚で形成する段階を示す。この段階では、第２絶縁層１４６を形成するために、感光性有機材料を塗布して仮硬化させる。
【００６５】
図１４（Ｂ）は、ハーフトーンマスク１９２用いて露光処理を行う段階を示す。感光性有機膜がポジ型である場合、感光されたところは現像によって除去される。端子部１０６において、第２絶縁層１４６として残存させたい領域は、他の領域に比べて照射される光量が小さくなるように、ハーフトーンマスク１９２によって減光し露光する。ハーフトーンマスク１９２は、第２絶縁層１４６に対応する位置に照射光を減光させる半透過性のパターンが設けられている。
【００６６】
図１４（Ｃ）は、露光された感光性有機膜を現像し第２絶縁層１４６が形成された後の状態を示す。第１端子１１６ａと第１絶縁層１４４ａの間の領域、第２端子１１６ｂと第１絶縁層１４４ａの間の領域は、十分に感光されていないので現像後も残存する。残存する膜の厚さは、照射光強度及び照射時間により調整することができる。この段階では、有機樹脂層を露光する時の光量を調整して、少なくとも第１端子１１６ａ及び第２端子１１６ｂの上面の一部が露出するように、感光性有機膜の膜厚を減じる処理を行う。例えば、第２絶縁層１４６ａの膜厚は、下地にある半導体層１６６ａの表面を基準として、画素部における第２絶縁層１４６ｂの膜厚に対して５０％以下とすることができる。第２絶縁層１４６ａをこのような厚さとすることで、端子１１６の側面を十分に覆うことができる。この場合、図８を参照して説明したように、第２絶縁層１４６ａの一部が第３導電層１３８の上面部の一部を覆うように設けてもよい。また、図８を参照して説明したように、第２絶縁層１４６ａの一部が第１絶縁層１４４ａの上面部の一部を覆うように設けてもよい。いずれにしても、端子部１０６において、第２絶縁層１４６ａの膜厚を薄くしつつ、画素部１０８においては、コンタクトホールの加工をすることができる。
【００６７】
なお、端子部１０６における第２絶縁層１４６ａの下地面（半導体層１６６ａ表面）からの厚さは、画素部１０８における第２絶縁層１４６ｂの厚さの（ソース配線１７８又はドレイン配線１８０の最上面からの厚さの）５０％以下であることが好ましい。このような膜厚とすることで、端子１１６の側壁（特に、第２導電層１３６の側壁）を被覆することができる。
【００６８】
その後、図１３（Ｂ）で示すように、画素電極１８２の加工を行う。画素電極１８２は、反射電極として銀（Ａｇ）膜を用い、銀（Ａｇ）膜の上層と下層をＩＴＯで挟んだ積層構造により形成される。このような画素電極１８２に対しては、混酸溶液によるエッチングが行われる。この場合、図１３（Ａ）で示すように、第１端子１１６ａ及び第２端子１１６ｂにおける第２導電層１３６は、少なくとも側面が第２絶縁層１４６ａで覆われているため、混酸によるエッチングを行ってもダメージを受けない。このように、端子部において第２絶縁層１４６ａを設けることで、第１端子１１６ａ及び第２端子１１６ｂを保護することができる。
【００６９】
以降、図９に示すように、画素電極１８２を囲む第４絶縁層１５０、有機層１８４、対向電極１８６、パッシベーションとしての第５絶縁層１５２を設けることで、第１基板に画素１１８を構成する各素子と、端子部１０６が作り込まれる。
【００７０】
本実施形態によれば、端子部１０６と画素部１０８とを、別々の工程で製造するのではなく、同じ工程内で作製することができる。すなわち、半導体装置１００における端子部１０６の信頼性を高めた構造を、画素部１０８と共に半導体装置１００に作製することができる。
【産業上の利用可能性】
【００７１】
本発明の一実施形態に係る半導体装置の構成は、映像を表示する画面領域を有する装置（表示装置）に適用することができる。例えば、各画素にエレクトロルミネセンス材料を用いた発光素子が設けられた表示装置、液晶の電気光学効果を利用して映像を表示する表示装置に適用することができる。
【符号の説明】
【００７２】
１００・・・半導体装置、１０２・・・第１基板、１０４・・・第２基板、１０６・・・端子部、１０８・・・画素部、１１０・・・駆動回路部、１１２・・・シール材、１１４・・・配線基板、１１６・・・端子、１１８・・・画素、１２０・・・第１駆動回路、１２２・・・第２駆動回路、１２４・・・第３駆動回路、１２６・・・第１走査信号線、１２８・・・第２走査信号線、１３０・・・映像信号線、１３２・・・電源線、１３３・・・リセット信号線、１３４・・・第１導電層、１３６・・・第２導電層、１３８・・・第３導電層、１４０・・・第４導電層、１４２・・・第５導電層、１４４・・・第１絶縁層、１４６・・・第２絶縁層、１４８・・・第３絶縁層、１５０・・・第４絶縁層、１５２・・・第５絶縁層、１５４・・・駆動トランジスタ、１５６・・・発光素子、１５８・・・保持容量素子、１６０・・・補助容量素子、１６２・・・第１トランジスタ、１６４・・・第２トランジスタ、１６５・・・第３トランジスタ、１６６・・・半導体層、１６８・・・ゲート絶縁層、１７０・・・ゲート電極、１７２・・・第１容量電極、１７４・・・第２容量電極、１７６・・・ゲート配線、１７８・・・ソース配線、１８０・・・ドレイン配線、１８２・・・画素電極、１８４・・・有機層、
１８６・・・対向電極、１８８・・・カラーフィルタ、１９０・・・遮光層、１９２・・・ハーフトーンマスク
【図１】
0006454250.tif 000002
【図２】
0006454250.tif 000003
【図３】
0006454250.tif 000004
【図４】
0006454250.tif 000005
【図５】
0006454250.tif 000006
【図６】
0006454250.tif 000007
【図７】
0006454250.tif 000008
【図８】
0006454250.tif 000009
【図９】
0006454250.tif 000010
【図１０】
0006454250.tif 000011
【図１１】
0006454250.tif 000012
【図１２】
0006454250.tif 000013
【図１３】
0006454250.tif 000014
【図１４】
0006454250.tif 000015