(57)【特許請求の範囲】
【請求項１】
光電変換部と、
前記光電変換部で発生した電荷を転送する第１電荷転送経路と、
前記第１電荷転送経路の途中から分岐する第２電荷転送経路と、
前記第１電荷転送経路の途中であって、前記電荷の転送方向に沿った、前記第２電荷転送経路とは異なる位置から分岐する第３電荷転送経路と、
前記電荷のうち、前記第２電荷転送経路を経由して転送された電荷を蓄積する第１電荷蓄積部と、
前記電荷のうち、前記第３電荷転送経路を経由して転送された電荷を蓄積する第２電荷蓄積部と、
前記第２電荷転送経路を経由した、電荷の転送および遮断を切り替える第１ゲートと、
前記第３電荷転送経路を経由した、電荷の転送および遮断を切り替える第２ゲートと
を備え、
前記第１電荷転送経路は、単一の経路である、撮像素子。
【請求項２】
前記第１電荷転送経路は、前記光電変換部で発生した電荷を連続的に転送する、
請求項１に記載の撮像素子。
【請求項３】
前記第１電荷転送経路の終端にドレインをさらに備えた、請求項１または２に記載の撮像素子。
【請求項４】
前記第１電荷転送経路の終端に設けられ、前記第１電荷転送経路を経由して転送された電荷を蓄積する第２電荷蓄積部をさらに備えた、請求項１または２に記載の撮像素子。
【請求項５】
前記第１電荷転送経路には、前記電荷を転送させる電位勾配が始端から終端にかけて形成されている、
請求項１から４のいずれかに記載の撮像素子。
【請求項６】
前記第１ゲートと前記第２ゲートとは単一のゲートである、
請求項１から５のいずれかに記載の撮像素子。
【請求項７】
前記第１電荷転送経路上に位置し、前記第１電荷転送経路に沿って延びる制御電極を備え、
前記制御電極は、前記光電変換部側の第１端と、前記光電変換部とは反対側の第２端とを有し、前記第１端に第１電圧が、前記第２端に第２電圧が供給される、
請求項１から６のいずれかに記載の撮像素子。
【請求項８】
前記第１電圧と前記第２電圧とは異なる、
請求項７に記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像素子に関する。
【背景技術】
【０００２】
蛍光寿命イメージング（Fluorescence-Lifetime Imaging Microscopy（FLIM））、飛行時間法（Time-of-flight method）を利用した距離計測、超高速撮影などにおいて、高速動作が可能な撮像素子の要求がある。例えば蛍光寿命イメージングにおいては、試料に光パルスを照射し、試料から発せられる蛍光を数ナノ秒程度の極めて短い時間間隔で繰り返し検出する。測定における時間分解能を向上させることができれば、観察対象に関する新たな知見が得られると期待されている。
【０００３】
撮像素子を利用した測定における時間分解能は、各画素の動作速度に依存する。例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の撮像素子を利用した検出においては、フォトダイオード中の電荷の排出（フォトダイオードのリセット）、露光による電荷の蓄積、および、フローティングディフュージョンへの電荷の転送を１サイクルとする動作が繰り返し実行される。つまり、測定における時間分解能は、このサイクルに要する時間に依存する。上述のサイクルのうち、特に、画素内からの電荷の排出およびフローティングディフュージョンへの電荷の転送に要する時間は、撮像素子における高速動作に大きく影響する。
【０００４】
下記の非特許文献１は、フォトダイオードと、電荷排出のためのドレインとの間に排出ゲートを設けた構造を提案している。非特許文献１では、このような構造を有する画素をＤＯＭ（draining-only modulation）画素と呼んでいる。ＤＯＭ画素では、排出ゲートがオープンの状態においてフォトダイオード内の電荷が排出される。一方、排出ゲートをクローズの状態とすれば、フォトダイオード内の電荷をフローティングディフュージョンに転送することができる。ＤＯＭ画素では、リセットに要する時間を実質的に０とすることによって、時間分解能の向上が図られている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】K. Yasutomi, et. al.,“A 0.3mm-resolution Time-of-Flight CMOS range imager with column-gating clock-skew calibration”, ISSCC2014, Dig. ｐp. １32-133
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述のＤＯＭ画素では、排出ゲートをクローズとするごとに、フォトダイオードによって生成された電荷をフローティングディフュージョンまで移動させる必要がある。そのため、ＤＯＭ画素を適用した撮像素子における時間分解能は、排出ゲートの応答速度およびフォトダイオードからフローティングディフュージョンへの電荷の転送速度に依存する。フォトダイオードからフローティングディフュージョンへの電荷の転送速度は、シリコン（Ｓｉ）基板中の移動度によって制限を受ける。したがって、リセットごとに電荷をフローティングディフュージョンに転送して、フローティングディフュージョンに蓄積された電荷を読み出す従来の方式によっては、時間分解能のさらなる向上は困難である。
【課題を解決するための手段】
【０００７】
本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。
【０００８】
撮像素子は、光電変換部と、前記光電変換部で発生した電荷を転送する第１電荷転送経路と、前記第１電荷転送経路の途中から分岐する少なくとも１つの第２電荷転送経路と、前記電荷のうち、前記少なくとも１つの第２電荷転送経路を経由して転送された電荷を蓄積する少なくとも１つの第１電荷蓄積部と、前記少なくとも１つの第２転送経路を経由した、電荷の転送および遮断を切り替える少なくとも１つのゲートとを備える。
【発明の効果】
【０００９】
本開示の一態様によれば、より高い時間分解能を実現し得る。
【図面の簡単な説明】
【００１０】
【図１】図１は、本開示の第１の実施形態による撮像素子の模式的な平面図である。
【図２】図２は、図１に示すＡ−Ａ’線断面図である。
【図３】図３は、図１に示すＢ−Ｂ’線断面図である。
【図４】図４は、本開示の第１の実施形態による撮像素子の例示的な回路構成の概略図である。
【図５】図５は、フォトダイオード１２に入射する光の強度Ｉの時間的変化の一例を示す図である。
【図６】図６は、画素１０Ａの平面図と、ある時刻における、電荷転送経路Ｃｈ１内の信号電荷の分布の一例と、半導体基板２内における電位の一例とをあわせて示す図である。
【図７】図７は、本開示の第１の実施形態による他の例の撮像素子の模式的な平面図である。
【図８】図８は、本開示の第２の実施形態による撮像素子の模式的な平面図である。
【図９】図９は、第２の実施形態における、画素１０Ｃの平面図と、ある時刻における、電荷転送経路Ｃｈ１内の信号電荷の分布の一例とをあわせて示す図である。
【図１０】図１０は、第２の実施形態における、制御電極Ｔｃに印加する第１の電圧Ｖ１および第２の電圧Ｖ２、ならびに、転送ゲート電極Ｔｘに印加するゲート制御電圧Ｖｔの一例を示すタイミングチャートである。
【図１１Ａ】図１１Ａは、図１０に示す時刻Ｔ１における、半導体基板２内のＸ方向に沿った電位の変化の一例を示す図である。
【図１１Ｂ】図１１Ｂは、図１０に示す時刻Ｔ１における、半導体基板２内のＹ方向に沿った電位の変化の一例を示す図である。
【図１２Ａ】図１２Ａは、図１０に示す時刻Ｔ２における、半導体基板２内のＸ方向に沿った電位の変化の一例を示す図である。
【図１２Ｂ】図１２Ｂは、図１０に示す時刻Ｔ２における、半導体基板２内のＹ方向に沿った電位の変化の一例を示す図である。
【図１３Ａ】図１３Ａは、図１０に示す時刻Ｔ３における、半導体基板２内のＸ方向に沿った電位の変化の一例を示す図である。
【図１３Ｂ】図１３Ｂは、図１０に示す時刻Ｔ３における、半導体基板２内のＹ方向に沿った電位の変化の一例を示す図である。
【図１４】図１４は、本開示の第２の実施形態による他の例の撮像素子示す模式的な平面図である。
【図１５】図１５は、本開示の第２の実施形態による他の例の撮像素子の模式的な平面図である。
【図１６】図１６は、本開示の第３の実施形態による撮像素子の模式的な平面図である。
【図１７】図１７は、本開示の第３の実施形態による他の例の撮像素子の模式的な平面図である。
【図１８】図１８は、本開示の第４の実施形態による撮像素子の模式的な平面図である。
【図１９】図１９は、第４の実施形態の電荷転送経路Ｃｈ１における、Ｘ方向に沿った電位の変化の一例を示すグラフである。
【図２０】図２０は、本開示の第４の実施形態による他の例の撮像素子の模式的な平面図である。
【図２１】図２１は、図２０に示すＡ−Ａ’線断面図である。
【図２２】図２２は、第４の実施形態による他の例の電荷転送経路Ｃｈ１における、Ｘ方向に沿った電位の変化の一例を示すグラフである。
【図２３】図２３は、第４の実施形態による他の例の電荷転送経路Ｃｈ１における、Ｘ方向に沿った電位の変化の他の例を示すグラフである。
【発明を実施するための形態】
【００１１】
本開示の実施形態を詳細に説明する前に、本開示の一態様の概要を説明する。本開示の一態様の概要は以下のとおりである。
【００１２】
［項目１］
光電変換部と、
光電変換部で発生した電荷を転送する第１電荷転送経路と、
第１電荷転送経路の途中から分岐する少なくとも１つの第２電荷転送経路と、
電荷のうち、少なくとも１つの第２電荷転送経路を経由して転送された電荷を蓄積する少なくとも１つの第１電荷蓄積部と、
少なくとも１つの第２転送経路を経由した、電荷の転送および遮断を切り替える少なくとも１つのゲートと
を備えた、撮像素子。
【００１３】
項目１の構成によれば、より高速な動作が可能な撮像素子を提供し得る。また、任意の時間窓での検出を実現し得る。
【００１４】
［項目２］
少なくとも１つの第２電荷転送経路は、複数の第２電荷転送経路を含み、
少なくとも１つの第１電荷蓄積部は、それぞれが、複数の第２電荷転送経路のうち対応する１つを経由して転送された電荷を蓄積する複数の第１電荷蓄積部を含む、項目１に記載の撮像素子。
【００１５】
項目２の構成によれば、第１電荷転送経路における移動距離に応じて電荷を各第１電荷蓄積部に分配することが可能である。
【００１６】
［項目３］
少なくとも１つのゲートは、複数の第２転送経路に対してそれぞれ設けられた複数のゲートを含む、項目２に記載の撮像素子。
【００１７】
項目３の構成によれば、各第１電荷蓄積部への電荷の転送を独立して制御し得る。
【００１８】
［項目４］
第１電荷転送経路の終端にドレインをさらに備えた、項目1から３のいずれかに記載の撮像素子。
【００１９】
項目４の構成によれば、光電変換部で発生した電荷をドレインに移動させることによって第１電荷転送経路を介した電荷の転送を実行し得る。
【００２０】
［項目５］
第１電荷転送経路の終端に設けられ、第１電荷転送経路を経由して転送された電荷を蓄積する第２電荷蓄積部をさらに備えた、項目1から３のいずれかに記載の撮像素子。
【００２１】
項目５の構成によれば、ゲートをオープンする時間の制御により、２つの電荷蓄積部に任意の比率で電荷を分配し得る。
【００２２】
［項目６］
光電変換部と、
ドレインと、
光電変換部とドレインとを結ぶ第１の電荷転送経路と、
第１の電荷転送経路に沿って配置された少なくとも１つの電荷蓄積部と、
第１の電荷転送経路から少なくとも１つの電荷蓄積部に向けて電荷を転送する少なくとも１つの第２の電荷転送経路と、
第１の電荷転送経路と少なくとも１つの電荷蓄積部との間に位置する少なくとも１つのゲートと
を備える、撮像素子。
【００２３】
項目６の構成によれば、より高速な動作が可能な撮像素子を提供し得る。また、任意の時間窓での検出を実現し得る。
【００２４】
［項目７］
少なくとも１つの電荷蓄積部は、複数の電荷蓄積部を含む、項目６に記載の撮像素子。
【００２５】
項目７の構成によれば、電荷の飽和速度によらない時間分解能を実現し得る。
【００２６】
［項目８］
少なくとも１つのゲートは、複数のゲートを含む、項目７に記載の撮像素子。
【００２７】
項目８の構成によれば、複数のゲートにおけるオープンのタイミングを独立して制御し得る。
【００２８】
［項目９］
複数のゲートは、複数の電荷蓄積部と同数のゲートを含み、
複数のゲートの各々は、複数の電荷蓄積部に対応して複数の電荷蓄積部の各々と第１の電荷転送経路との間に配置されている、項目８に記載の撮像素子。
【００２９】
項目９の構成によれば、ゲートがオープン状態にある２つの電荷蓄積部の間において良好に信号電荷を分離し得る。
【００３０】
［項目１０］
第１の電荷転送経路上に設けられ、かつ、第１の電荷転送経路に沿って延びる制御電極と、
制御電極の一端に第１の電圧を供給する第１電源線と、
制御電極の他端に第２の電圧を供給する第２電源線と
をさらに備える、項目６から９のいずれかに記載の撮像素子。
【００３１】
項目１０の構成によれば、制御電極Ｔｃの両端に独立して互いに異なる電圧を印加可能であるので、第１の電荷転送経路における電位勾配を制御し得る。第１の電荷転送経路における電位勾配を制御することにより、第１の電荷転送経路における信号電荷の転送速度を電気的に制御し得る。
【００３２】
［項目１１］
第１の電荷転送経路上に配置された第１の制御電極と、
第１の電荷転送経路上であって第１の制御電極よりもドレインの近くに配置された第２の制御電極と、
第１の制御電極に第１の電圧を供給する第１電源線と、
第２の制御電極に第２の電圧を供給する第２電源線と
をさらに備える、項目６から９のいずれかに記載の撮像素子。
【００３３】
項目１１の構成によれば、第１制御電極Ｔｃ１の電位と第２制御電極Ｔｃ２の電位とを独立して制御することが可能であるので、電荷転送経路Ｃｈ１における電位勾配をより高速に制御し得る。
【００３４】
［項目１２］
複数の電荷蓄積部に対応して第１の電荷転送経路上に配置された複数の制御電極と、
複数の制御電極に対応して設けられ、複数の制御電極の各々に独立して電圧を供給する複数の電源線と
をさらに備える、項目７から９のいずれかに記載の撮像素子。
【００３５】
項目１２の構成によれば、第２の電荷転送経路における転送速度に依存しない検出動作を実現し得る。
【００３６】
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
【００３７】
（第１の実施形態）
図１〜図３は、本開示の第１の実施形態による撮像素子における画素構造の一例を模式的に示す。図１は、撮像面の法線方向から見たときの、画素を構成する各部の配置を模式的に示している。図２および図３は、それぞれ、図１に示すＡ−Ａ’線断面およびＢ−Ｂ’線断面を模式的に示している。図１〜図３では、参考のために、互いに直交するＸ方向、Ｙ方向およびＺ方向を示す矢印を図示している。Ｚ方向は、撮像面の法線方向である。他の図面においても、Ｘ方向、Ｙ方向またはＺ方向を示す矢印を図示することがある。
【００３８】
図１〜図３に示す画素１０Ａは、光電変換部１２と、ドレイン１４と、電荷蓄積部ＦＤとを含む。なお、図１〜図３は、あくまでも説明のための模式的な図であり、図面中における各部のサイズは、必ずしも現実のサイズを反映していない。他の図面についても同様に、図面中に示される要素のサイズと、その要素の現実のサイズとが一致しないことがある。
【００３９】
光電変換部１２は、入射した光を受けて電荷（以下、「信号電荷」ということがある。）を生成可能な光電変換素子を含む。ここでは、光電変換素子としてフォトダイオードを例示する。以下では、光電変換部１２を便宜的にフォトダイオード１２と呼ぶ。
【００４０】
図２および図３に示すように、この例では、フォトダイオード１２、ドレイン１４および電荷蓄積部ＦＤは、シリコン（Ｓｉ）基板などの半導体基板２内に形成されている。半導体基板２は、その全体が半導体である基板に限定されず、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。以下では、半導体基板２としてｐ型シリコン基板を例示する。この例では、ｐ型シリコン基板に不純物領域（ここではＮ型領域）を形成することにより、フォトダイオード１２が形成されている。また、この例では、ドレイン１４および電荷蓄積部ＦＤは、ｐ型シリコン基板に形成された不純物領域（ここではＮ型領域）である。
【００４１】
図１〜図３においては図示が省略されているが、画素１０Ａのうち、フォトダイオード１２以外の部分は、遮光層によって覆われている。この遮光層は、例えば、ドレイン１４および電荷蓄積部ＦＤを覆うように半導体基板２上に形成された層間絶縁層上に設けられ得る。遮光層は、半導体基板２よりも上層に設けられた配線層であり得る。後述する制御電極Ｔｃおよび転送ゲート電極Ｔｘが遮光層の一部を構成していてもよい。
【００４２】
ドレイン１４は、不図示の電源に接続された電源線２４との接続を有する。撮像素子の動作時、ドレイン１４の電位は、電源線２４を介して所定の電圧Ｖｄｒの供給を受けることによって固定される。なお、以下では、図面が煩雑となることを避けるため、平面図以外の図において、電源線２４などの配線の図示を省略することがある。
【００４３】
図１〜図３に例示する構成において、フォトダイオード１２およびドレイン１４は、Ｘ方向に沿って間隔をあけて配置されている。後に詳しく説明するように、撮像素子の動作時、フォトダイオード１２によって生成された信号電荷は、例えばドレイン１４の電位が所定の電位に固定されることにより、フォトダイオード１２からドレイン１４に向かって半導体基板２の内部を移動する。すなわち、半導体基板２のうち、フォトダイオード１２とドレイン１４との間にある領域は、フォトダイオード１２で発生した電荷を転送する電荷転送経路Ｃｈ１としての機能を有する。このように、画素１０Ａは、フォトダイオード１２とドレイン１４とを結ぶ電荷転送経路Ｃｈ１を含む。ここでは、電荷転送経路Ｃｈ１は、直線状であるが、電荷転送経路Ｃｈ１の形状は、この例に限定されない。電荷転送経路Ｃｈ１が、例えば、屈曲および／または曲線部分を含んでいてもよい。
【００４４】
図２に示すように、この例では、半導体基板２におけるフォトダイオード１２とドレイン１４との間の領域上に、絶縁層１６および制御電極Ｔｃが積層されている。すなわち、この例では、画素１０Ａは、電荷転送経路Ｃｈ１に沿って延びる制御電極Ｔｃを電荷転送経路Ｃｈ１上に有する。制御電極Ｔｃは、典型的には、不純物がドープされることにより導電性が付与されたポリシリコンから形成される。絶縁層１６は、例えば、二酸化シリコン層である。
【００４５】
図１に示すように、制御電極Ｔｃにおけるフォトダイオード１２側の端部の近傍およびドレイン１４側の端部の近傍には、それぞれ、不図示の電源との接続を有する電源線２１および２２が接続されている。電源線２１および２２を介して制御電極Ｔｃの電位を制御することにより、フォトダイオード１２とドレイン１４との間の領域に反転層を形成することが可能である。この反転層は、フォトダイオード１２によって生成された信号電荷をドレイン１４に転送するためのチャネルとして機能する。つまり、電荷転送経路Ｃｈ１は、半導体基板２に形成される反転層であってもよい。
【００４６】
この例では、制御電極Ｔｃは、電源線２１および２２との接続を有することにより、フォトダイオード１２側の端部およびドレイン１４側の端部にそれぞれ第１の電圧Ｖ１および第２の電圧Ｖ２を供給可能に構成されている。第１の電圧Ｖ１および第２の電圧Ｖ２は、典型的には、互いに異なる電圧である。制御電極Ｔｃの両端に、電源線２１および２２を介して独立して第１の電圧Ｖ１および第２の電圧Ｖ２を印加することにより、電荷転送経路Ｃｈ１におけるポテンシャルの勾配を制御することが可能である。後に詳しく説明するように、画素１０Ａでは、電荷転送経路Ｃｈ１におけるポテンシャルの勾配を制御することにより、フォトダイオード１２によって生成された信号電荷をドレイン１４に向かって移動させる。フォトダイオード１２によって生成された信号電荷をドレイン１４に向かって移動させることができれば、第１の電圧Ｖ１および第２の電圧Ｖ２は、共通の電圧であってもよい。
【００４７】
図１および図３に示すように、電荷蓄積部ＦＤは、電荷転送経路Ｃｈ１からＹ方向に沿って間隔をあけて形成されている。電荷蓄積部ＦＤは、信号電荷を一時的に蓄積するストレージとしての機能を有する。図示するように、この例では、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤとの間に、転送ゲート電極Ｔｘが配置されている。転送ゲート電極Ｔｘは、アルミニウム、銅などの金属、金属窒化物、または、ポリシリコンから形成される。図３に示すように、転送ゲート電極Ｔｘは、半導体基板２上に形成された絶縁層１６上に形成されている。
【００４８】
転送ゲート電極Ｔｘには、後述する電圧供給回路との接続を有するゲート制御線２６が接続されている。ゲート制御線２６を介して電圧供給回路から供給されるゲート制御電圧Ｖｔによって、転送ゲート電極Ｔｘの電位が制御される。例えば転送ゲート電極Ｔｘに供給するゲート制御電圧Ｖｔをハイレベルとすることにより、半導体基板２のうち、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤとの間の領域に反転層を形成することが可能である。電荷転送経路Ｃｈ１と電荷蓄積部ＦＤとの間の領域に反転層を形成することにより、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤとの間に電荷移動のためのチャネルを形成することが可能である。電荷転送経路Ｃｈ１と電荷蓄積部ＦＤとの間にチャネルを形成することにより、電荷転送経路Ｃｈ１中を移動する信号電荷の少なくとも一部を電荷蓄積部ＦＤに向けて転送することができる。
【００４９】
すなわち、画素１０Ａは、電荷転送経路Ｃｈ１中の電荷を電荷蓄積部ＦＤに転送するための電荷転送経路Ｃｈ２を含む。この電荷転送経路Ｃｈ２は、電荷転送経路Ｃｈ１から分岐する経路であるということができる。前述の電荷蓄積部ＦＤは、電荷転送経路Ｃｈ２を経由して転送された電荷を蓄積する。
【００５０】
転送ゲート電極Ｔｘに供給するゲート制御電圧Ｖｔをローレベルとすれば、電荷転送経路Ｃｈ１からの電荷蓄積部ＦＤへの電荷の転送が停止される。この例では、半導体基板２のうち、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤとの間の領域、および、その領域上の絶縁層１６および転送ゲート電極Ｔｘが、電荷転送経路Ｃｈ２を経由した、電荷蓄積部ＦＤへの電荷の転送／非転送を切り替えるゲートＧｔを構成する。上述したように、ゲートＧｔの開閉は、ゲート制御電圧Ｖｔを用いて制御される。すなわち、この例では、電荷転送経路Ｃｈ２の開閉は、電気的に制御される。
【００５１】
電荷蓄積部ＦＤは、電荷転送経路Ｃｈ１から転送された信号電荷を一時的に蓄積する機能を有する。図１に示すように、電荷蓄積部ＦＤは、読み出し線２８との接続を有する。後述するように、読み出し線２８は、増幅トランジスタなどを含む信号検出回路に接続されており、電荷蓄積部ＦＤに蓄積された電荷の量に応じた信号が、信号検出回路を介して読み出される。
【００５２】
上述の画素１０Ａは、公知の半導体プロセスを用いて製造することが可能である。なお、半導体基板２の表面のうち、絶縁層１６が形成される側の表面がシリサイド化されていないことが有益である。特に、半導体基板２において電荷転送経路Ｃｈ１に対応する領域および電荷転送経路Ｃｈ２に対応する領域（典型的には拡散層）がシリサイド化されていないことが有益である。半導体基板２において電荷転送経路Ｃｈ１に対応する領域および電荷転送経路Ｃｈ２に対応する領域をシリサイド化しないことにより、金属の存在に起因するノイズの混入を抑制し得る。また、信号電荷が優先的にシリサイドを移動することによる移動度のバラつきを抑制して、チャネルにおける抵抗を均一化し得る。
【００５３】
図４を参照する。図４は、本開示の第１の実施形態による撮像素子の例示的な回路構成の概略を示す。図４に示す撮像素子１００は、図１〜図３を参照して説明した画素１０Ａおよび周辺回路を含む。図４では、２行２列のマトリクス状に配列された４つの画素１０Ａが示されている。しかしながら、これはあくまでも説明のための例示であり、画素１０Ａの数および配置は、図４に示す構成に限定されない。これらの画素１０Ａは、例えば２次元に配列されることにより、感光領域（画素領域）を形成する。隣接する２つの画素１０Ａの間は、半導体基板２に形成された素子分離領域（ここではＰ型領域、不図示）によって電気的に分離される。画素１０Ａは、１次元に配列されていてもよい。
【００５４】
図４に例示する構成では、撮像素子１００は、周辺回路として、垂直走査回路（「行走査回路」とも呼ばれる）５０、電圧供給回路５２、カラム信号処理回路（「行信号蓄積回路」とも呼ばれる）５４、負荷回路５６および水平信号読み出し回路（「列走査回路」とも呼ばれる）５８を有する。カラム信号処理回路５４および負荷回路５６は、画素アレイの列ごとに設けられている。
【００５５】
この例では、電荷転送経路Ｃｈ１におけるポテンシャルの勾配の制御に用いる第１の電圧Ｖ１および第２の電圧Ｖ２が、それぞれ、電源線２１および２２を介して電圧供給回路５２から供給される。また、この例では、電荷転送経路Ｃｈ２を介した、電荷転送経路Ｃｈ１から電荷蓄積部ＦＤへの信号電荷の転送の開始および停止の制御に用いるゲート制御電圧Ｖｔも電圧供給回路５２から供給される。電圧供給回路５２の構成は、特定の回路構成に限定されない。所定の電圧を所定のタイミングで供給できればよい。電圧供給回路５２は、垂直走査回路５０の一部であってもよい。すなわち、第１の電圧Ｖ１、第２の電圧Ｖ２およびゲート制御電圧Ｖｔの少なくとも１つが、垂直走査回路５０から画素１０Ａに供給されてもよい。
【００５６】
画素１０Ａの各々は、電源電圧ＶＤＤを供給する電源線３２との接続を有する。また、画素１０Ａの各々は、電荷蓄積部ＦＤのリセットにおける基準電圧Ｖｒｓを供給するリセット電圧線３４、および、ドレイン１４に一定の電圧を供給する電源線２４との接続も有する。
【００５７】
図４に例示する構成において、画素１０Ａの各々は、光電変換部１２、ドレイン１４、電荷蓄積部ＦＤに加えて、増幅トランジスタ４２、アドレストランジスタ４４およびリセットトランジスタ４６を有している。増幅トランジスタ４２、アドレストランジスタ４４およびリセットトランジスタ４６は、典型的には、電界効果トランジスタ（ＦＥＴ）である。以下では、増幅トランジスタ４２、アドレストランジスタ４４およびリセットトランジスタ４６がＮチャンネルＭＯＳである構成を例示する。
【００５８】
図４に例示する構成において、増幅トランジスタ４２の制御端子（ここではゲート）は、電荷蓄積部ＦＤに接続された読み出し線２８との接続を有する。増幅トランジスタ４２の入力端子および出力端子の一方（ここではドレイン）は、電源線３２に接続されている。増幅トランジスタ４２の入力端子および出力端子の他方（ここではソース）は、アドレストランジスタ４４の入力端子および出力端子の一方（ここではドレイン）に接続されている。アドレストランジスタ４４の入力端子および出力端子の他方（ここではソース）は、垂直信号線３６に接続されている。
【００５９】
アドレストランジスタ４４の制御端子（ここではゲート）は、アドレス信号線３８に接続されている。この例では、アドレス信号線３８は、垂直走査回路５０に接続されており、アドレストランジスタ４４のオンおよびオフを制御するための行選択信号が、アドレス信号線３８を介して垂直走査回路５０からアドレストランジスタ４４のゲートに供給される。アドレス信号線３８ごとに行選択信号が送出されることにより、読み出し対象の行が走査および選択される。選択された行の画素１０Ａから垂直信号線３６に信号電圧が読み出される。つまり、この例では、増幅トランジスタ４２とアドレストランジスタ４４とによって信号検出回路ＳＣが形成されている。信号検出回路ＳＣは、容量素子などの他の要素を含んでいてもよい。
【００６０】
図示するように、この例では、垂直走査回路５０は、リセット信号線３９との接続も有している。このリセット信号線３９は、リセットトランジスタ４６の制御端子（ここではゲート）との接続を有する。リセットトランジスタ４６の入力端子および出力端子の一方（ここではドレイン）は、所定の基準電圧Ｖｒｓを供給するリセット電圧線３４に接続されており、他方は、電荷蓄積部ＦＤに接続された読み出し線２８に接続されている。垂直走査回路５０は、リセット信号線３９を介して、リセットトランジスタ４６のオンおよびオフを制御するためのリセット信号をリセットトランジスタ４６に供給する。垂直走査回路５０は、リセット信号線３９を介してリセット信号を画素１０Ａに供給することにより、画素１０Ａを行単位で選択して電荷蓄積部ＦＤの電位のリセットを行うことができる。
【００６１】
画素１０Ａは、各列に対応して設けられた垂直信号線３６との接続を有する。垂直信号線３６には、負荷回路５６が電気的に接続されており、負荷回路５６と増幅トランジスタ４２とによってソースフォロア回路が形成される。垂直信号線３６は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換（ＡＤ変換）などを行うカラム信号処理回路５４に電気的に接続されている。カラム信号処理回路５４には、水平信号読み出し回路５８が電気的に接続されている。水平信号読み出し回路５８は、複数のカラム信号処理回路５４から水平共通信号線５９に信号を順次読み出す。
【００６２】
上述の増幅トランジスタ４２、アドレストランジスタ４４およびリセットトランジスタ４６の各々は、ＮチャンネルＭＯＳであってもよいし、ＰチャンネルＭＯＳであってもよい。これらの全てがＮチャンネルＭＯＳまたはＰチャンネルＭＯＳのいずれかに統一されている必要もない。
【００６３】
（画素１０Ａにおける信号検出動作）
次に、図５および図６を参照しながら、画素１０Ａにおける信号検出動作の一例を説明する。図５は、フォトダイオード１２に入射する光の強度Ｉの時間的変化の一例を示す。図５中、横軸は時間ｔを示し、矢印Ｅｘは、フォトダイオード１２に対する露光期間を模式的に示す。図６は、画素１０Ａの平面図と、ある時刻における、電荷転送経路Ｃｈ１内の信号電荷の分布の一例と、半導体基板２内における電位の一例とをあわせて示す。図６における上側に示すグラフの縦軸は、電荷量Ｃを表している。
【００６４】
図６では、フォトダイオード１２とドレイン１４を結ぶ電荷転送経路Ｃｈ１が、太い破線矢印によって図示されている。また、図６では、電荷転送経路Ｃｈ２が、Ｙ方向に沿って延びる太い破線矢印によって図示されている。他の図面においても、太い破線矢印によって電荷転送経路Ｃｈ１または電荷転送経路Ｃｈ２を図示することがある。
【００６５】
以下では、信号電荷として電子を利用する例を説明する。信号電荷として正孔を利用することももちろん可能である。
【００６６】
光の検出に先立ち、リセットトランジスタ４６をオン状態とした後、オフ状態とすることにより、電荷蓄積部ＦＤをリセットする。また、ドレイン１４に、電源線２４を介して比較的高い電圧Ｖｄｒを印加する。さらに、ここでは、電源２１および２２を介して、制御電極Ｔｃの端部のうち、フォトダイオード１２に近い側に第１の電圧Ｖ１を、ドレイン１４に近い側に第２の電圧Ｖ２をそれぞれ印加する。ここでは、Ｖｄｒ＞Ｖ２＞Ｖ１の関係を満たすような第１の電圧Ｖ１および第２の電圧Ｖ２を制御電極Ｔｃに印加する。
【００６７】
図６における下側に、電圧Ｖｄｒ、第１の電圧Ｖ１および第２の電圧Ｖ２を印加した状態における、半導体基板２内のＸ方向に沿った電位の変化の一例を示す。また、図６における右側に、半導体基板２内のＹ方向に沿った電位の変化の一例を示す。これらのグラフにおける白丸Ｓｃは、信号電荷を模式的に表している。図６における右側のグラフでは、実線により、電圧Ｖｄｒ、第１の電圧Ｖ１および第２の電圧Ｖ２を印加した状態における、半導体基板２内のＹ方向に沿った電位の変化が図示されている。
【００６８】
Ｘ方向に沿った、信号電荷（ここでは電子）のエネルギの変化に着目すると、この例では、信号電荷（ここでは電子）のエネルギは、フォトダイオード１２付近において最も高く、ドレイン１４に近づくにつれて低下する。そのため、電圧Ｖｄｒ、第１の電圧Ｖ１および第２の電圧Ｖ２が印加された状態では、フォトダイオード１２において生成された信号電荷（ここでは電子）は、電荷転送経路Ｃｈ１中をドレイン１４に向かって移動する。ドレイン１４に到達した信号電荷は、画素１０Ａの外部に排出される。電圧Ｖｄｒ、第１の電圧Ｖ１および第２の電圧Ｖ２が印加された状態は、フォトダイオード１２をリセットしている状態であるといえる。
【００６９】
ここで、図５に示すような時間変化を示す光がフォトダイオード１２に入射したとする。上述したように、電圧Ｖｄｒ、第１の電圧Ｖ１および第２の電圧Ｖ２が印加された状態においては、電荷転送経路Ｃｈ１において電位勾配が生じている。したがって、フォトダイオード１２において信号電荷が生成されると、生成された信号電荷は、ドレイン１４に向かって移動する。
【００７０】
ここでは、フォトダイオード１２に入射する光の強度Ｉが時間的に変化しているので、フォトダイオード１２において生成される信号電荷の量も入射光の強度Ｉの時間変化に応じて時間的に変化する。そのため、電荷転送経路Ｃｈ１に流れ込む信号電荷の量も入射光の強度Ｉの時間変化に応じた変化を示す。すなわち、電荷転送経路Ｃｈ１のある地点を通過する信号電荷の量は、入射光の強度Ｉの時間変化に応じて時間的に変化する。別の言い方をすれば、フォトダイオード１２に対する光入射の開始からある時間Ｔｄが経過したときにおける電荷転送経路Ｃｈ１中の信号電荷の量は、図６において上側に模式的に示すように、入射光の強度Ｉの時間変化に対応した分布を示す。これは、大局的に見たとき、ある時刻に電荷転送経路Ｃｈ１に流れ込んだ信号電荷の電荷転送経路Ｃｈ１中における移動距離が、その時刻よりも後の時刻に電荷転送経路Ｃｈ１に流れ込んだ信号電荷における移動距離よりも大きいからである。
【００７１】
このように、時刻Ｔｄにおいては、電荷転送経路Ｃｈ１中の信号電荷の量は、図６において上側に模式的に示すグラフのような分布を示す。ここで、時刻Ｔｄにおいて、転送ゲート電極Ｔｘに印加するゲート制御電圧Ｖｔをハイレベルとする。ゲート制御電圧Ｖｔをハイレベルとすることにより、図６の右側のグラフ中に破線で示すように、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤとの間のポテンシャル障壁が低下し、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤとの間のゲートＧｔ（図３参照）がオープンの状態となる。
【００７２】
ゲートＧｔをオープンすることより、電荷転送経路Ｃｈ１を走る信号電荷のうち、Ｙ方向において転送ゲート電極Ｔｘと重なる領域Ｒｇ付近を走る信号電荷が、電荷転送経路Ｃｈ２を介して選択的に電荷蓄積部ＦＤに転送される。その後、時刻Ｔｄから時間Ｔｓ（図５参照）の経過後に、ゲート制御電圧Ｖｔをローレベルとし、ゲートＧｔをクローズする。ゲートＧｔをクローズすることにより、電荷蓄積部ＦＤへの信号電荷の転送が終了する。
【００７３】
このように、電荷転送経路Ｃｈ１の途中に電荷蓄積部ＦＤを配置し、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤとの間のゲートＧｔにおけるオープンおよびクローズを制御することによって、電荷転送経路Ｃｈ１中を移動する信号電荷の一部を電荷蓄積部ＦＤに選択的に引き抜くことが可能である。電荷蓄積部ＦＤに転送および蓄積された電荷量は、フォトダイオード１２に対する露光期間（図５中、矢印Ｅｘにより示す期間）全体のうち、上述の時間Ｔｓにフォトダイオード１２に入射した光の量に相当する情報を有している。すなわち、電荷蓄積部ＦＤに蓄積された電荷の読み出しを行えば、時刻Ｔｄを起点とする、時間Ｔｓに相当する時間窓Ｔｗでの検出が実現する。
【００７４】
フォトダイオードによって生成された信号電荷を全てフローティングディフュージョンに転送し、転送された信号電荷を読み出す従来の方式に対して、上述の例示的な動作においては、電荷転送経路Ｃｈ１をドレイン１４に向かって移動する信号電荷の一部を抜き出して電荷蓄積部ＦＤに蓄積している。そのため、フォトダイオード１２のリセットのための期間が実質的に０であり、また、信号電荷の蓄積のための期間が露光期間全体ではなくその一部であるので、より高速な動作を実現し得る。
【００７５】
また、本開示の実施形態では、例えばゲート制御電圧Ｖｔを用いて、ゲートＧｔにおけるオープンおよびクローズを電気的に制御可能である。ゲートＧｔにおけるオープンおよびクローズのタイミングを制御することにより、電荷転送経路Ｃｈ１をドレイン１４に向かって移動する信号電荷の一部を、任意の開始時刻および期間で抜き出し、電荷蓄積部ＦＤに蓄積することが可能である。すなわち、信号電荷の一部を所望の時間窓でサンプリングすることが可能である。検出における時間窓は、例えば、フォトダイオード１２から電荷蓄積部ＦＤまたは転送ゲート電極Ｔｘまでの、電荷転送経路Ｃｈ１に沿った方向における距離Ｌｄ、電荷蓄積部ＦＤまたは転送ゲート電極Ｔｘの電荷転送経路Ｃｈ１に沿った方向における長さ（幅）Ｌｗなどによっても調整可能である（図１参照）。
【００７６】
上述の動作例では、制御電極Ｔｃの両端に、互いに異なる電圧を印加している。しかしながら、信号電荷として電子を利用する場合であれば、ドレイン１４の電位がフォトダイオード１２の電位よりも高ければ信号電荷がフォトダイオード１２からドレイン１４に向かって移動し得るので、制御電極Ｔｃの両端に共通の電圧を印加してもよい。ただし、制御電極Ｔｃの両端に独立して互いに異なる電圧を印加することにより、制御電極Ｔｃ下の絶縁層１６を介して、電荷転送経路Ｃｈ１におけるフォトダイオード１２ードレイン１４間の電位勾配の大きさを制御することができる。したがって、フォトダイオード１２からドレイン１４への信号電荷の転送速度を電気的に制御し得る。例えば、上述した検出動作を繰り返して実行する場合、フォトダイオード１２のリセットごとに電荷転送経路Ｃｈ１における電位勾配を変更して、異なる転送速度のもとでの信号電荷を電荷蓄積部ＦＤに抜き出してもよい。制御電極Ｔｃに印加する第１の電圧Ｖ１および第２の電圧Ｖ２として、ハイレベルおよびローレベルのようなデジタル信号を用いてもよいし、任意の大きさのアナログ電圧を用いてもよい。
【００７７】
なお、ドレイン１４に他の電荷蓄積部を設けてもよいし、あるいは、図７に示す画素１０Ｂのように、ドレイン１４に代えて第２の電荷蓄積部ＦＤ２を電荷転送経路Ｃｈ１の終端に配置してもよい。第２の電荷蓄積部ＦＤ２は、電荷転送経路Ｃｈ１を経由して転送される電荷の少なくとも一部を蓄積する。図７に例示する構成では、電荷蓄積部ＦＤ２に読み出し線２９が接続されている。この読み出し線２９は、読み出し線２８を介して電荷蓄積部ＦＤに接続された信号検出回路とは独立した信号検出回路に接続され得る。
【００７８】
図７に示すような、電荷転送経路Ｃｈ１の終端と、終端以外の部分とに電荷蓄積部を配置した構成において、電荷転送経路Ｃｈ１の終端以外の部分に配置された電荷蓄積部（図７においては電荷蓄積部ＦＤ）と電荷転送経路Ｃｈ１との間に設けられたゲートにおけるオープンおよびクローズを制御してもよい。そのゲートのオープンの期間を制御することにより、２つの電荷蓄積部（図７においては電荷蓄積部ＦＤおよびＦＤ２）に任意の比率で電荷を分配することが可能である。
【００７９】
（第２の実施形態）
図８は、本開示の第２の実施形態による撮像素子における画素構造の一例を模式的に示す。図８に示す画素１０Ｃと、図１に示す画素１０Ａとの相違点は、画素１０Ｃが、電荷転送経路Ｃｈ１に沿って配置された複数の電荷蓄積部を有する点である。
【００８０】
図８に例示する構成では、Ｘ方向における長さがＬｗの４つの電荷蓄積部ＦＤａ〜ＦＤｄが、間隔ｇをあけてＸ方向に沿って配列されている。図８に示す電荷蓄積部の数、電荷転送経路Ｃｈ１に沿った方向における長さ（幅）、および、隣接する２つの電荷蓄積部の間隔は、あくまでも例示である。例えば、各画素が有する電荷蓄積部の数は、４つに限定されないし、複数の電荷蓄積部の間で幅または間隔が異なっていてもよい。
【００８１】
図８に例示する構成において、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａ〜ＦＤｄとの間には、単一の転送ゲート電極Ｔｘが配置されている。この例では、転送ゲート電極Ｔｘは、Ｘ方向に沿って電荷蓄積部ＦＤａの左端から電荷蓄積部ＦＤｄの右端にまで延びている。つまり、ここでは、転送ゲート電極ＴｘのＸ方向における長さ（幅）は、（４Ｌｗ＋３ｇ）である。
【００８２】
後述するように、転送ゲート電極Ｔｘの電位をハイレベルとすることにより、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａ〜ＦＤｄの各々との間のゲートをオープンの状態とすることができる。電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａ〜ＦＤｄの各々との間のゲートをオープンとすることにより、電荷転送経路Ｃｈ１中を移動する信号電荷を電荷蓄積部ＦＤａ〜ＦＤｄに転送することができる。すなわち、画素１０Ｃは、４つの電荷蓄積部ＦＤａ〜ＦＤｄを有することに対応して、電荷転送経路Ｃｈ１から電荷蓄積部に向けて電荷を転送する電荷転送経路Ｃｈ２も４つ有している。
【００８３】
電荷蓄積部ＦＤａ〜ＦＤｄには、それぞれ、読み出し線２８ａ〜２８ｄが接続されている。読み出し線２８ａ〜２８ｄの各々は、増幅トランジスタ４２などを含む信号検出回路ＳＣ（図４参照）との接続を有する。したがって、電荷蓄積部ＦＤａ〜ＦＤｄに蓄積された信号電荷をそれぞれ独立して読み出すことが可能である。
【００８４】
（画素１０Ｂにおける信号検出動作）
次に、図９〜図１３Ｂを参照しながら、画素１０Ｃにおける信号検出動作の一例を説明する。図９は、画素１０Ｃの平面図と、ある時刻における、電荷転送経路Ｃｈ１内の信号電荷の分布の一例とをあわせて示す。図１０は、制御電極Ｔｃに印加する第１の電圧Ｖ１および第２の電圧Ｖ２、ならびに、転送ゲート電極Ｔｘに印加するゲート制御電圧Ｖｔの一例を示すタイミングチャートである。図１１Ａは、図１０に示す時刻Ｔ１における、半導体基板２内のＸ方向に沿った電位の変化の一例を示し、図１１Ｂは、図１０に示す時刻Ｔ１における、半導体基板２内のＹ方向に沿った電位の変化の一例を示す。図１２Ａは、図１０に示す時刻Ｔ２における、半導体基板２内のＸ方向に沿った電位の変化の一例を示し、図１２Ｂは、図１０に示す時刻Ｔ２における、半導体基板２内のＹ方向に沿った電位の変化の一例を示す。図１３Ａは、図１０に示す時刻Ｔ３における、半導体基板２内のＸ方向に沿った電位の変化の一例を示し、図１３Ｂは、図１０に示す時刻Ｔ３における、半導体基板２内のＹ方向に沿った電位の変化の一例を示す。
【００８５】
光の検出に先立ち、電荷蓄積部ＦＤａ〜ＦＤｄのそれぞれをリセットする。例えば、読み出し線２８ａ〜２８ｄにそれぞれ接続された信号読み出し回路中のリセットトランジスタをオン状態とした後、リセットトランジスタをオフ状態とする。この時点では、第１の電圧Ｖ１、第２の電圧Ｖ２およびゲート制御電圧Ｖｔは、いずれもローレベルである（図１０における時刻Ｔ１）。
【００８６】
次に、第１の電圧Ｖ１および第２の電圧Ｖ２をハイレベルとする。ここでは、電源線２４、２１および２２に、それぞれ、Ｖｄｒ＞Ｖ２＞Ｖ１の関係を満たす電圧Ｖｄｒ、Ｖ１およびＶ２を印加する。これにより、図１２Ａにおいて下側に示すような電位勾配が電荷転送経路Ｃｈ１に形成される。この状態において、フォトダイオード１２に光が入射すると、フォトダイオード１２において生成された信号電荷は、電荷転送経路Ｃｈ１中をドレイン１４に向かって移動する。このとき、電位勾配の大きさを制御することにより、ドレイン１４への転送速度を調整可能である。
【００８７】
ここでは、図５に示すような時間変化を示す光がフォトダイオード１２に入射した場合を想定する。図５および図６を参照して既に説明したように、フォトダイオード１２に入射する光の強度が時間的に変化していると、電荷転送経路Ｃｈ１のある地点を通過する信号電荷の量は、入射光の強度の時間変化に応じた時間的な変化を示す。そのため、フォトダイオード１２に対する光入射の開始からある時間Ｔｄが経過したときにおける電荷転送経路Ｃｈ１中の信号電荷の量は、図９において上側に模式的に示すように、入射光の強度Ｉの時間変化に対応した分布を示す。
【００８８】
時刻Ｔｄにおいて、転送ゲート電極Ｔｘに印加するゲート制御電圧Ｖｔをハイレベルとする。ゲート制御電圧Ｖｔをハイレベルとすると、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａ〜ＦＤｄの各々との間のポテンシャル障壁が、図１３Ｂに示すように低下する。すなわち、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａ〜ＦＤｄの各々との間のゲートがオープンの状態となる。
【００８９】
ゲートがオープンすると、電荷転送経路Ｃｈ１中を移動する信号電荷が、電荷転送経路Ｃｈ２を介して電荷蓄積部ＦＤａ〜ＦＤｄに転送される。このとき、電荷転送経路Ｃｈ１中を移動する信号電荷は、電荷蓄積部ＦＤａ〜ＦＤｄのいずれかに転送される。電荷蓄積部ＦＤａ〜ＦＤｄのどの電荷蓄積部に転送されるかは、着目する信号電荷の時刻Ｔｄ時点の走行距離に応じて異なる。例えば、時刻Ｔｄにおいて、Ｙ方向において電荷蓄積部ＦＤａと重なる領域Ｒｇａ付近に位置する信号電荷は、電荷蓄積部ＦＤａに転送され、Ｙ方向において電荷蓄積部ＦＤｄと重なる領域Ｒｇｄ付近に位置する信号電荷は、電荷蓄積部ＦＤｄに転送される（図９参照）。このように、電荷転送経路Ｃｈ１に沿って複数の電荷蓄積部ＦＤａ〜ＦＤｄを配置することにより、電荷転送経路Ｃｈ１中を移動する信号電荷を、ゲートをオープンした時点における移動距離に応じて電荷蓄積部ＦＤａ〜ＦＤｄに分配することが可能である。
【００９０】
図９において上側に模式的に示すように、ある時刻（例えば時刻Ｔｄ）における、電荷転送経路Ｃｈ１中の信号電荷の量は、ある分布を示す。そのため、電荷蓄積部ＦＤａ〜ＦＤｄに蓄積される電荷量は、その時刻における、電荷転送経路Ｃｈ１中の信号電荷の分布に応じた分布を示す。このことは、光入射によって生成された信号電荷を、図９における上側のグラフ中に破線で示す時間窓Ｔｗ１〜Ｔｗ４で時間分解して検出することを意味する。
【００９１】
例えば、信号電荷（例えば電子）が、飽和速度が０．０４μｍ／ｐｓとなるような強度の電場が印加された長さ４μｍの電荷転送経路を通って電荷蓄積部に移動するには、１００ｐｓを要する。したがって、長さ４μｍの電荷転送経路を介して信号電荷を電荷蓄積部に直接に転送するような構成では、信号電荷の転送だけでも１００ｐｓを要する。これに対し、図８および図９に示すように、終端にドレインを配置した電荷転送経路に沿って複数の電荷蓄積部を配置し、電荷転送経路中を移動する電子を複数の電荷蓄積部に分配するような構成によれば、時間分解能を向上することが可能である。例えば、４μｍの電荷転送経路に沿って４つの電荷蓄積部を配置すれば、同じ電場強度のもとでも、およそ２５ｐｓの時間分解能を実現し得る。
【００９２】
このように、本開示の第２の実施形態では、光電変換部によって生成された信号電荷をドレインに転送する途中で、信号電荷の移動距離に応じて信号電荷を複数の電荷蓄積部に分配する。これにより、信号電荷（例えば電子）の飽和速度の制限を受けることなく、検出における時間分解能を向上させることが可能である。電荷転送経路における移動距離に応じて信号電荷を複数の電荷蓄積部に分配する、上述の例のような構成を例えば近赤外光を利用したイメージングに応用すれば、測定対象における深さ方向の情報を得ることが可能である。このとき、光パルスの入射と、図９を参照して説明した信号電荷の転送および蓄積とのサイクルを繰り返し、各電荷蓄積部における電荷量を積算することにより、ＳＨ比を向上することが可能である。電荷蓄積部に電荷を転送するための電荷転送経路に設けられたゲートのオープンは、光パルスの照射ごとに所定のタイミングで実行されればよい。
【００９３】
なお、検出における時間窓は、電荷蓄積部の電荷転送経路Ｃｈ１に沿った方向における長さ（幅）、隣接する２つの電荷蓄積部の間隔を調整することによっても制御可能である。例えば、電荷蓄積部の各々における、電荷転送経路Ｃｈ１に沿った方向における長さ（幅）を、時間分解したい比率に応じた比率としてもよい。
【００９４】
信号電荷として、電子に代えて正孔を利用してもよい。相対的に移動度の低い正孔を利用することにより、隣接する電荷蓄積部間において良好に信号電荷を分離し得る。すなわち、本来転送されるべき電荷蓄積部に隣接する他の電荷蓄積部への信号電荷の混入を抑制し得る。
【００９５】
（第２の実施形態の第１の変形例）
図１４は、本開示の第２の実施形態による画素の他の一例を示す。図１４に示す画素１０Ｄと、図８を参照して説明した画素１０Ｃとの相違点は、画素１０Ｄが、電源線２１および２２にそれぞれ接続された第１制御電極Ｔｃ１および第２制御電極Ｔｃ２を有する点である。
【００９６】
図１４に例示する構成では、半導体基板２におけるフォトダイオード１２とドレイン１４との間の領域上に、単一の制御電極は配置されておらず、電源線２１との接続を有する第１制御電極Ｔｃ１と、電源線２２との接続を有する第２制御電極Ｔｃ２とが、電荷転送経路Ｃｈ１に沿って間隔をあけて配置されている。図示するように、第１制御電極Ｔｃ１は、第２制御電極Ｔｃ２よりもフォトダイオード１２の近くに配置されており、第２制御電極Ｔｃ２は、第１制御電極Ｔｃ１よりもドレイン１４の近くに配置されている。
【００９７】
このように、第１の電圧Ｖ１の供給を受ける制御電極（ここでは第１制御電極Ｔｃ１）と、第２の電圧Ｖ２の供給を受ける制御電極（ここでは第２制御電極Ｔｃ２）とを電荷転送経路Ｃｈ１上に別個に設けてもよい。第１の電圧Ｖ１を供給する電源線２１に接続された電極と、第２の電圧Ｖ２を供給する電源線２２に接続された電極とを別個に設けることにより、第１制御電極Ｔｃ１の電位と第２制御電極Ｔｃ２の電位とを独立して制御することが可能である。第１制御電極Ｔｃ１の電位と第２制御電極Ｔｃ２の電位とを独立して制御することにより、電荷転送経路Ｃｈ１の両端における電位をより高速に制御し得る。なお、図１４に示す構成では、フォトダイオード１２とドレイン１４との間の領域のうち、第１制御電極Ｔｃ１と第２制御電極Ｔｃ２との間にある領域上には、電極は存在していない。しかしながら、電荷転送経路Ｃｈ１の両端における電位を制御できれば、信号電荷をドレイン１４に向けて移動させることは可能である。また、第１制御電極Ｔｃ１と第２制御電極Ｔｃ２との間にある領域の遮光は、その領域の上層に配線層などを設けることにより可能である。
【００９８】
図１４に示すように、電荷転送経路Ｃｈ１上に第１制御電極Ｔｃ１および第２制御電極Ｔｃ２を配置する構成では、第１制御電極Ｔｃ１および第２制御電極Ｔｃ２の少なくとも一方がシリサイド化されていてもよい。例えば図１に示す構成では、電荷転送経路Ｃｈ１に沿って延びる制御電極Ｔｃの両端付近に電源線２１および２２を接続している。このような構成では、制御電極Ｔｃをシリサイド化すると、必要な抵抗値が得られず、制御電極Ｔｃにおいて電荷転送経路Ｃｈ１に沿って延びる方向に所望の大きさの電位勾配を生じさせられない可能性がある。
【００９９】
これに対し、図１４に示すような構成によれば、第１制御電極Ｔｃ１および第２制御電極Ｔｃ２の少なくとも一方をシリサイド化したとしても、電荷転送経路Ｃｈ１に沿って所望の大きさの電位勾配を形成可能である。第１制御電極Ｔｃ１および第２制御電極Ｔｃ２の少なくとも一方をシリサイド化することにより、電気抵抗を低減して、電源線の電位の変化に対する応答速度を向上させ得る。第１制御電極Ｔｃ１および第２制御電極Ｔｃ２の少なくとも一方を金属または金属窒化物から形成してもよい。
【０１００】
（第２の実施形態の第２の変形例）
図１５は、本開示の第２の実施形態による画素のさらに他の一例を示す。図１５に示す画素１０Ｅと、図８を参照して説明した画素１０Ｃとの相違点は、画素１０Ｅが、電荷転送経路Ｃｈ１に関して電荷蓄積部ＦＤａ〜ＦＤｄとは反対側に、電荷転送経路Ｃｈ１に沿って配置された４つの電荷蓄積部ＦＤｅ〜ＦＤｈをさらに有する点である。
【０１０１】
図１５に例示する構成において、電荷蓄積部ＦＤｅ〜ＦＤｈは、それぞれ、読み出し線２８ｅ〜２８ｈとの接続を有する。読み出し線２８ｅ〜２８ｈの各々には、増幅トランジスタなどを含む信号検出回路が接続されている。電荷蓄積部ＦＤｅ〜ＦＤｈの各々は、読み出し線２８ｅ〜２８ｈとの接続を有することにより、蓄積された信号電荷を独立して読み出し可能に構成されている。
【０１０２】
図示するように、電荷転送経路Ｃｈ１と電荷積部ＦＤａ〜ＦＤｄとの間には、ゲート制御線２６との接続を有する転送ゲート電極Ｔｘ１が配置されている。ゲート制御線２６に供給するゲート制御電圧Ｖｔ１をハイレベルとすることにより、電荷転送経路Ｃｈ２を介して電荷転送経路Ｃｈ１中の信号電荷を電荷蓄積部ＦＤａ〜ＦＤｄに転送することができる。他方、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤｅ〜ＦＤｈとの間には、ゲート制御線２７との接続を有する転送ゲート電極Ｔｘ２が配置されている。ゲート制御線２７に供給するゲート制御電圧Ｖｔ２をハイレベルとすることにより、電荷転送経路Ｃｈ３を介して電荷転送経路Ｃｈ１中の信号電荷を電荷蓄積部ＦＤｅ〜ＦＤｈに転送することができる。
【０１０３】
図１５に例示する構成において、典型的には、ゲート制御電圧Ｖｔ１およびゲート制御電圧Ｖｔ２は、同時にはハイレベルとはされず、交互にハイレベルとなるように制御される。すなわち、ある時刻においてゲート制御電圧Ｖｔ１をハイレベルとし、ゲート制御電圧Ｖｔ１をローレベルとした後に、ゲート制御電圧Ｖｔ２をハイレベルとする。ゲート制御電圧Ｖｔ１およびゲート制御電圧Ｖｔ２を交互にハイレベルとすることにより、電荷転送経路Ｃｈ１に沿って８つの電荷蓄積部ＦＤａ〜ＦＤｈを一列に並べた構成と同様の検出を実現することが可能である。すなわち、連続する８つの時間窓（８位相）での検出が可能である。
【０１０４】
図１５に示すように、複数の電荷蓄積部を電荷転送経路Ｃｈ１の両側に配置することにより、電荷転送経路Ｃｈ１の長さの増大を抑制しながら、より多くの時間窓での検出が可能になる。また、電荷転送経路Ｃｈ１の長さの増大が抑制されるので、電荷転送経路Ｃｈ１が延びることに起因する感度差のバラつきを低減し、より精度よく画素を形成し得る。
【０１０５】
（第３の実施形態）
図１６は、本開示の第３の実施形態による撮像素子における画素構造の一例を模式的に示す。図１６に示す画素１０Ｆと、図８に示す画素１０Ｃとの相違点は、画素１０Ｆが複数の転送ゲート電極を有する点である。
【０１０６】
図１６に例示する構成では、電荷蓄積部ＦＤａ〜ＦＤｄにそれぞれ対応するように、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａ〜ＦＤｄとの間に、転送ゲート電極Ｔｘａ〜Ｔｘｄが配置されている。図示するように、転送ゲート電極Ｔｘａ〜Ｔｘｄには、ゲート制御線２６ａ〜２６ｄがそれぞれ接続されており、したがって、転送ゲート電極Ｔｘａ〜Ｔｘｄの各々は、独立してゲート制御電圧Ｖｔａ〜Ｖｔｄを印加可能に構成されている。すなわち、画素１０Ｆは、電荷転送経路Ｃｈ１に沿って配置された電荷蓄積部と同数（ここでは４つ）のゲートを有する。これらのゲートは、４つの電荷転送経路Ｃｈ２にそれぞれ対応して設けられている。
【０１０７】
図１６に例示するような構成において、例えば、ある時刻においてゲート制御電圧ＶｔｂおよびＶｔｄを選択的にハイレベルとすることにより、図示するように、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤｂおよび電荷蓄積部ＦＤｄとの間の２つのゲートを選択的にオープンする制御が可能である。電荷転送経路Ｃｈ１にそって設けられた複数のゲートのうちの一部を選択的にオープンとすることにより、例えば、電荷転送経路Ｃｈ１中を移動する信号電荷のうち、Ｙ方向において電荷蓄積部ＦＤｃと重なる領域Ｒｇｃ付近に位置する信号電荷を電荷蓄積部ＦＤｄに向けて転送し得る。すなわち、ゲートがオープン状態にある２つの電荷蓄積部（この例では電荷蓄積部ＦＤｂおよび電荷蓄積部ＦＤｄ）の間において良好に信号電荷を分離し得る。
【０１０８】
なお、複数の電荷蓄積部に対応するようにして複数の転送ゲート電極を画素内に配置した構成においては、フォトダイオード１２に最も近い電荷蓄積部をドレインとして利用することも可能である。例えば、図１６に例示する構成において、ある時刻以降においてゲート制御電圧Ｖｔａをハイレベルとし、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａとの間のゲートをオープンとすれば、その時刻以降に電荷転送経路Ｃｈ１に流れ込んだ信号電荷は、優先的に電荷蓄積部ＦＤａに転送される。そのため、ゲート制御電圧Ｖｔｂ〜Ｖｔｄをハイレベルとし、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤｂ〜ＦＤｄとの間のゲートをオープンとした時刻以降もゲート制御電圧Ｖｔａをハイレベルとすれば、電荷蓄積部ＦＤｂ〜ＦＤｄへの余分な電荷の混入を抑制することが可能である。
【０１０９】
このように、複数の電荷蓄積部に対応するようにして複数の転送ゲート電極を画素内に配置し、複数の転送ゲート電極の間でハイレベルのゲート制御電圧を印加するタイミングを異ならせてもよい。なお、複数の転送ゲート電極を同時にハイレベルとすれば、第２の実施形態と同様の検出動作も可能である。
【０１１０】
（第３の実施形態の第１の変形例）
図１７は、本開示の第３の実施形態による画素の他の一例を示す。図１７に示す画素１０Ｇと、図１６を参照して説明した画素１０Ｆとの相違点は、画素１０Ｇが、２つのドレイン１４を有することにより、２つの電荷転送経路Ｃｈ１を含む点である。
【０１１１】
図１７では、画素アレイにおけるある１つの画素１０Ｇと、その画素１０Ｇの右側および左側に位置する２つの画素１０Ｇの一部とが図示されている。図１７の中央に示す画素１０Ｇは、フォトダイオード１２と、フォトダイオード１２の右側および左側に、間隔をあけて配置された２つのドレイン１４を有している。すなわち、この例では、画素アレイにおける画素１０Ｇの各々は、フォトダイオード１２から左右に延びる２つの電荷転送経路Ｃｈ１を含んでいる。
【０１１２】
図１７では、電荷転送経路Ｃｈ１上の制御電極の図示を省略している。なお、既に説明したように、フォトダイオード１２とドレイン１４との間に適切な電位差を形成できれば、制御電極自体を省略してもよい。図１７では、図面が煩雑となることを避けるため、ドレイン１４に接続される電源線、ゲート制御線、読み出し線などの配線の図示を省略している。他の図面においても、配線の図示を省略することがある。
【０１１３】
図１７に例示する構成において、図の中央に位置するフォトダイオード１２の右側に延びる電荷転送経路Ｃｈ１の上側には、電荷転送経路Ｃｈ１に沿って電荷蓄積部ＦＤａ〜ＦＤｃが配置されている。電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａ〜ＦＤｃの各々との間には、それぞれ、転送ゲート電極Ｔｘａ〜Ｔｘｃが配置されている。この電荷転送経路Ｃｈ１の下側には、隣接する画素１０Ｇのフォトダイオード１２から図の左側に向かって延びる電荷転送経路Ｃｈ１が配置されている。他方、図の中央に位置するフォトダイオード１２の左側に延びる電荷転送経路Ｃｈ１の下側には、電荷転送経路Ｃｈ１に沿って電荷蓄積部ＦＤｄ〜ＦＤｆが配置されている。電荷転送経路Ｃｈ１と電荷蓄積部ＦＤｄ〜ＦＤｆの各々との間には、それぞれ、転送ゲート電極Ｔｘｄ〜Ｔｘｆが配置されている。この電荷転送経路Ｃｈ１の上側には、隣接する画素１０Ｇのフォトダイオード１２から図の右側に向かって延びる電荷転送経路Ｃｈ１が配置されている。
【０１１４】
このように、画素が、終端にドレインが位置する複数の電荷転送経路Ｃｈ１を有していてもよい。例えば図１７に示すように各画素の電荷転送経路Ｃｈ１を配置すれば、より密な画素配置を実現し得る。図１７に例示する構成において、例えば、２つのドレイン１４のそれぞれに印加する電圧を交互にハイレベルとすることにより、２つの電荷転送経路Ｃｈ１を交互に利用することができる。フォトダイオード１２で生成された信号電荷を交互に２つのドレイン１４に向けて移動させることにより、一方の電荷転送経路Ｃｈ１に沿って配置された電荷蓄積部に対しては電荷転送経路Ｃｈ２を介した信号電荷の転送を実行しながら、他方の電荷転送経路Ｃｈ１に沿って配置された電荷蓄積部からの電荷の読み出しを実行することが可能である。すなわち、より高速な検出動作を実現し得る。
【０１１５】
（第４の実施形態）
図１８は、本開示の第４の実施形態による撮像素子における画素構造の一例を模式的に示す。図１８に示す画素１０Ｈと、図８に示す画素１０Ｃとの主な相違点は、画素１０Ｈが電荷転送経路Ｃｈ１上に複数の制御電極を有する点である。
【０１１６】
図１８に例示する構成において、画素１０Ｈは、電荷転送経路Ｃｈ１上に配置された制御電極Ｔｃａ〜Ｔｃｄを含む。図示するように、制御電極Ｔｃａ〜Ｔｃｄは、電荷転送経路Ｃｈ１に沿って配置された４つの電荷蓄積部ＦＤａ〜ＦＤｄに対応して電荷転送経路Ｃｈ１上に配置されている。制御電極Ｔｃａは、ここでは、電荷蓄積部ＦＤａの電荷転送経路Ｃｈ１に沿った方向における長さ（幅）と同様の幅を有している。また、ここでは、転送ゲート電極Ｔｘａも、電荷蓄積部ＦＤａの電荷転送経路Ｃｈ１に沿った方向における長さ（幅）と同様の幅を有している。
【０１１７】
この例では、電荷転送経路Ｃｈ１上の制御電極Ｔｃａと電荷蓄積部ＦＤａとの間に、ゲート制御線２６ａとの接続を有する転送ゲート電極Ｔｘａが配置されている。電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａとの間のゲートにおけるオープンおよびクローズは、ゲート制御線２６ａに印加されるゲート制御電圧Ｖｔａのレベルによって制御される。また、この例では、電荷転送経路Ｃｈ１上の制御電極Ｔｃｂ〜Ｔｃｄと電荷蓄積部ＦＤｂ〜ＦＤｄとの間に、単一の転送ゲート電極Ｔｘｍが配置されている。転送ゲート電極Ｔｘｍは、ゲート制御線２６ｍとの接続を有し、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤｂとの間、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤｃとの間、および、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤｄとの間のゲートにおけるオープンおよびクローズは、ゲート制御線２６ｍに印加されるゲート制御電圧Ｖｔｍのレベルによって一括して制御される。
【０１１８】
図示するように、この例では、制御電極Ｔｃａ〜Ｔｃｄに、それぞれ、電源線２３ａ〜２３ｄが接続されている。すなわち、制御電極Ｔｃａ〜Ｔｃｄの各々は、電源線２３ａ〜２３ｄを介して独立して第１〜第４の電圧Ｖ１〜Ｖ４を印加可能に構成されている。
【０１１９】
図１８および図１９を参照しながら、画素１０Ｈにおける動作の一例を説明する。図１９は、電荷転送経路Ｃｈ１における、Ｘ方向に沿った電位の変化の一例を示すグラフである。以下では、電荷転送経路Ｃｈ１中を移動する信号電荷のうち、Ｙ方向において電荷蓄積部ＦＤｃと重なる領域Ｒｇｃ（前述の図１６を参照）付近に位置する信号電荷を電荷蓄積部ＦＤｃに向けて転送する例を説明する。
【０１２０】
光の検出に先立ち、電荷蓄積部ＦＤａ〜ＦＤｄのそれぞれをリセットする点は、既に説明した実施形態における動作と同様である。電荷蓄積部ＦＤａ〜ＦＤｄのリセット後、電源線２３ａおよび２３ｄを介して制御電極ＴｃａおよびＴｃｄにそれぞれ電圧Ｖ１およびＶ４を印加する。また、電源線２４を介してドレイン１４に一定の電圧Ｖｄｒを印加する。ここでは、Ｖｄｒ＞Ｖ４＞Ｖ１の関係を満たすような電圧Ｖ１、Ｖ４およびＶｄｒを用いる。図１９では、このときの電荷転送経路Ｃｈ１におけるＸ方向に沿った電位のグラフを実線で模式的に示している。
【０１２１】
この例では、制御電極ＴｃｂおよびＴｃｃには、画素１０Ｈの外部から電圧の印加はされていない。つまり、この時点では、制御電極ＴｃｂおよびＴｃｃは、フローティングの状態である。電荷転送経路Ｃｈ１中、制御電極Ｔｃｃの下に位置する部分のこのときの電位は、例えばＶ４＞Ｖｘ＞Ｖ１の関係を満たすような電位Ｖｘである。
【０１２２】
電荷蓄積部ＦＤａ〜ＦＤｄのリセットならびに制御電極Ｔｃａ、Ｔｃｄおよびドレイン１４への電圧印加の後、フォトダイオード１２に対する露光を開始する。図１９に実線により模式的に示すように、露光開始時、電荷転送経路Ｃｈ１にはフォトダイオード１２からドレイン１４に向けて電位が上昇するような電位勾配が形成されている。そのため、フォトダイオード１２において生成された信号電荷は、電荷転送経路Ｃｈ１中をドレイン１４に向かって移動する。
【０１２３】
フォトダイオード１２に対する露光の開始から時間Ｔｄの経過後、電源線２３ｃを介して制御電極Ｔｃｃに、Ｖｘよりも高い電圧Ｖｙを印加する。ここでは、さらに、電源線２３ａを介して制御電極Ｔｃａに、Ｖ１よりも高い電圧Ｖｚを印加する。制御電極ＴｃａおよびＴｃｃに印加する電圧を上昇させることにより、電荷転送経路Ｃｈ１の電位は、図１９のグラフにおいて破線で模式的に示すように変化する。
【０１２４】
電荷転送経路Ｃｈ１中の電位の変化により、電荷転送経路Ｃｈ１中を移動する信号電荷のうち、時刻Ｔｄにおいて制御電極Ｔｃｃの下に位置する部分を走る信号電荷は、制御電極Ｔｃｃの下に位置する部分およびその近傍に一時的に捕捉される。その後、ゲート制御線の電位Ｖｔｍをハイレベルとすれば、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤｃとの間のゲートがオープンの状態となり、電荷転送経路Ｃｈ１のうち制御電極Ｔｃｃ付近に一時的に保持された信号電荷を、電荷転送経路Ｃｈ２を介して電荷蓄積部ＦＤｃに転送することができる。なお、この例では、時刻Ｔｄにおいて制御電極Ｔｃａに印加する電圧をＶｚに上昇させている。そのため、時刻Ｔｄ以後にフォトダイオード１２において生成された電荷は、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａとの間の電荷転送経路Ｃｈ２を介して電荷蓄積部ＦＤａに掃き出される。したがって、時刻Ｔｄ以後に電荷転送経路Ｃｈ１に流れ込んだ信号電荷の電荷蓄積部ＦＤｃへの混入が抑制される。
【０１２５】
第１〜第３の実施形態において説明したように、例えば制御電極Ｔｃａに印加する電圧Ｖ１と制御電極Ｔｃｄに印加する電圧Ｖ４とを制御することにより、電荷転送経路Ｃｈ１における電位勾配を制御して、フォトダイオード１２からドレイン１４への信号電荷の転送速度を調整し得る。例えば電圧Ｖ１および電圧Ｖ４の電位差を大きくすれば、ドレイン１４への信号電荷の転送速度を増大させ得る。ただし、時間分解能を向上させようとして電荷転送経路Ｃｈ１における電位勾配を極端に急峻にし過ぎると、電荷転送経路Ｃｈ２を介した信号電荷の転送速度が不十分なために、正確な検出が行えないおそれがある。
【０１２６】
本開示の第４の実施形態によれば、電荷転送経路Ｃｈ１を移動する信号電荷のうち、ある時刻においてある領域を移動中の信号電荷を選択的に捕捉した後、電荷転送経路Ｃｈ２を介して電荷蓄積部に転送することが可能である。例えば、図１８および図１９を参照して説明した動作によれば、電荷蓄積部への電荷転送経路Ｃｈ２を介しての信号電荷の転送を、電荷転送経路Ｃｈ１において信号電荷を選択的に捕捉した時刻よりも後の所望の時刻において行うことが可能である。つまり、光入射によって生成された信号電荷を、所望の時刻を起点とする時間窓で時間分解して捕捉した後、その時刻とは異なる時刻において、補足した信号電荷を電荷蓄積部に転送可能である。このように、本開示の第４の実施形態によれば、電荷転送経路Ｃｈ２における転送速度によらない、より高速な検出動作を実現し得る。
【０１２７】
ここでは、信号電荷を制御電極Ｔｃｃの下に位置する部分およびその近傍に一時的に捕捉する例を説明したが、制御電極Ｔｃｃ以外の制御電極の下に位置する部分およびその近傍に信号電荷を一時的に捕捉してもよい。２以上の制御電極の下に位置する部分およびその近傍に信号電荷を一時的に捕捉してもよい。
【０１２８】
なお、電荷転送経路Ｃｈ１に沿って配置された複数の電荷蓄積部のうち、フォトダイオード１２に最も近い電荷蓄積部（ここでは電荷蓄積部ＦＤａ）の電位を固定し、その電荷蓄積部と電荷転送経路Ｃｈ１との間のゲートをオープンの状態とすれば、その電荷蓄積部をドレインとして利用することも可能である。電荷蓄積部をドレインとして利用する場合、その電荷蓄積部における、光の検出前のリセットは不要である。
【０１２９】
（第４の実施形態の第１の変形例）
図２０は、本開示の第４の実施形態による画素の他の一例を示す。図２１は、図２０に示すＡ−Ａ’線断面を模式的に示している。図２０および図２１に示す画素１０Ｉと、図１８を参照して説明した画素１０Ｈとの相違点は、画素１０Ｉが、電荷転送経路Ｃｈ１と電荷蓄積部との間に転送ゲート電極を有しない点である。
【０１３０】
図２０および図２１に示すように、画素１０Ｉは、電荷転送経路Ｃｈ１に沿って配置された複数の制御電極Ｔｃａ〜Ｔｃｄを電荷転送経路Ｃｈ１上に有する。これらの制御電極Ｔｃａ〜Ｔｃｄは、半導体基板２上に形成された絶縁層１６上に設けられており、図１８を参照して説明した画素１０Ｈと同様に、電源線２３ａ〜２３ｄを介して独立して第１〜第４の電圧Ｖ１〜Ｖ４を印加可能に構成されている。なお、図２０および図２１に例示する構成では、隣接する２つの制御電極間には、絶縁層１６が形成されていない。しかしながら、例えば、制御電極Ｔｃａから制御電極Ｔｃｄまで連続した絶縁層１６が形成されていても構わない。
【０１３１】
図２０に示すように、画素１０Ｉは、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａ〜ＦＤｄとの間に転送ゲート電極を有しない。後述するように、画素１０Ｉにおいては、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａ〜ＦＤｄとの間に電位差を形成することによって、電荷転送経路Ｃｈ１中の信号電荷を電荷蓄積部ＦＤａ〜ＦＤｄに転送する。したがって、画素１０Ｉは、フォトダイオード１２とドレイン１４とを結ぶ電荷転送経路Ｃｈ１から電荷蓄積部に向かって信号電荷を転送する電荷転送経路Ｃｈ２を有する点において、これまでに説明した画素１０Ａ〜１０Ｈと共通している。
【０１３２】
図２２および図２３を参照しながら、画素１０Ｉにおける動作の一例を説明する。図２２および図２３は、電荷転送経路Ｃｈ１における、Ｘ方向に沿った電位の変化の一例を示すグラフである。
【０１３３】
光の検出に先立ち、電荷蓄積部ＦＤａ〜ＦＤｄのそれぞれをリセットする点は、既に説明した実施形態における動作と同様である。電荷蓄積部ＦＤａ〜ＦＤｄのリセット後、例えば、電源線２３ｂおよび２３ｄを介して制御電極ＴｃｂおよびＴｃｄにそれぞれ電圧Ｖ２およびＶ４を印加する。また、電源線２４を介してドレイン１４に一定の電圧Ｖｄｒを印加する。ここでは、Ｖｄｒ＞Ｖ４＞Ｖ２の関係を満たすような電圧Ｖ２、Ｖ４およびＶｄｒを用いる。制御電極ＴｃａおよびＴｃｃは、フローティングの状態である。図２２は、このときの電荷転送経路Ｃｈ１におけるＸ方向に沿った電位のグラフを模式的に示している。
【０１３４】
電荷蓄積部ＦＤａ〜ＦＤｄのリセットならびに制御電極Ｔｃｂ、Ｔｃｄおよびドレイン１４への電圧印加の後、フォトダイオード１２に対する露光を開始する。図２２に示すように、露光開始時、電荷転送経路Ｃｈ１にはフォトダイオード１２からドレイン１４に向けて電位が上昇するような電位勾配が形成されているので、フォトダイオード１２において生成された信号電荷は、電荷転送経路Ｃｈ１中をドレイン１４に向かって移動する。
【０１３５】
フォトダイオード１２に対する露光の開始から時間Ｔｄの経過後、電源線２３ｂ〜２３ｄを介して、制御電極Ｔｃｂ〜Ｔｃｄのそれぞれに、Ｖ４よりも高いハイレベルの電圧を一斉に印加する。制御電極Ｔｃｂ〜Ｔｃｄに一斉にハイレベルの電圧を印加することによって、電荷転送経路Ｃｈ１における電位が図２３に示すように変化する。ここでは、制御電極Ｔｃｂ〜Ｔｃｄ下において信号電荷のエネルギが低下するような電位の変化が生じる。そのため、電荷転送経路Ｃｈ１中を移動する信号電荷のうち、時刻Ｔｄにおいて制御電極Ｔｃｂの下に位置する部分を走る信号電荷は、制御電極Ｔｃｂの下に位置する部分およびその近傍に捕捉される。同様に、時刻Ｔｄにおいて制御電極Ｔｃｃの下に位置する部分を走る信号電荷は、制御電極Ｔｃｃの下に位置する部分およびその近傍に捕捉され、制御電極Ｔｃｄの下に位置する部分を走る信号電荷は、制御電極Ｔｃｄの下に位置する部分およびその近傍に捕捉される。
【０１３６】
ただし、このままでは、時刻Ｔｄ以降にフォトダイオード１２において生成された信号電荷が、時刻Ｔｄにおいて捕捉された信号電荷に混入してしまうので、ここでは、時刻Ｔｄにおいて制御電極Ｔｃａにもハイレベルの電圧を印加する。制御電極Ｔｃａにハイレベルの電圧を印加することにより、電荷転送経路Ｃｈ１における電位が、図２３において破線で模式的に示すように変化する。制御電極Ｔｃａにハイレベルの電圧を印加することにより、制御電極Ｔｃａ下において信号電荷のエネルギが低下し、電荷転送経路Ｃｈ１中を移動する信号電荷のうち、時刻Ｔｄにおいて制御電極Ｔｃａの下に位置する部分を走る信号電荷が、制御電極Ｔｃａの下に位置する部分およびその近傍に捕捉される。すなわち、時刻Ｔｄ以降にフォトダイオード１２において生成された信号電荷を捕捉することができる。これにより、ノイズの混入を抑制することが可能である。
【０１３７】
制御電極下に信号電荷を一時的に捕捉した後、補足した信号電荷を電荷転送経路Ｃｈ２を介して電荷蓄積部ＦＤａ〜ＦＤｄに転送する。例えば、制御電極Ｔｃａ〜Ｔｃｄの各々と、高電圧を供給する電圧源とを容量素子を介して接続することにより、電荷蓄積部ＦＤａ〜ＦＤｄにおける電位を、電荷転送経路Ｃｈ１のうち、制御電極Ｔｃａ〜Ｔｃｄ下に位置する部分の電位よりも高くする。これにより、電荷転送経路Ｃｈ１と電荷蓄積部ＦＤａ〜ＦＤｄとの間に電位勾配を形成して、電荷転送経路Ｃｈ１において一時的に捕捉した信号電荷を電荷蓄積部ＦＤａ〜ＦＤｄに転送することができる。その後、電荷蓄積部ＦＤｂ〜ＦＤｄに転送された電荷量を読み出す。なお、時刻Ｔｄ以後において電荷蓄積部ＦＤａをドレインとして機能させる場合には、容量素子を介さずに、高電圧を供給する電圧源と電荷蓄積部ＦＤａとを接続してもよい。
【０１３８】
以上に説明したように、本開示の実施形態では、光電変換部から電荷蓄積部に信号電荷を直接転送して、転送された電荷を読み出すのではなく、光電変換部からドレインに向かって移動する信号電荷を、その移動経路から電荷蓄積部に向けて転送している。したがって、信号電荷の光電変換部からの移動距離に応じた時間分解が可能であり、検出における時間分解能を向上させ得る。
【０１３９】
本開示の技術は、上述した実施形態に限定されず、種々の改変が可能である。例えば、フォトダイオード１２として、感度を有する波長域の異なる複数のセンサが基板の厚さ方向に積層された構造を有するダイオード（例えばフォベオン社の提供するFoveon X3（登録商標）など）を使用してもよい。本開示における光電変換部は、フォトダイオードに限定されない。フォトダイオード１２に代えて、半導体基板に積層された光電変換膜も用い得る。光電変換膜は、有機材料またはアモルファスシリコンなどの無機材料から形成され得る。
【産業上の利用可能性】
【０１４０】
本開示の撮像素子は、デジタルスチルカメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラ等、様々なカメラシステム及びセンサシステムへの利用が可能である。
【符号の説明】
【０１４１】
２    半導体基板
１０A〜１０Ｉ            画素
１２    光電変換部
１４    ドレイン
１６    絶縁層
２１、２２、２３ａ〜２３ｄ、２４、３２    電源線
２６、２６ａ〜２６ｄ、２６ｍ、２７    ゲート制御線
２８、２８ａ〜２８ｈ、２９    読み出し線
３４    リセット電圧線
３６    垂直信号線
３８    アドレス信号線
３９    リセット信号線
４２    増幅トランジスタ
４４    アドレストランジスタ
４６    リセットトランジスタ
５０    垂直走査回路
５２    電圧供給回路
５４    カラム信号処理回路
５６    負荷回路
５８    水平信号読み出し回路
５９    水平共通信号線
１００    撮像素子
ＦＤ、ＦＤ２、ＦＤａ〜ＦＤｈ    電荷蓄積部
Ｇｔ    ゲート
Ｒｇ、Ｒｇａ、Ｒｇｃ、Ｒｇｄ    領域
Ｔｃ、Ｔｃ１、Ｔｃ２、Ｔｃａ〜Ｔｃｄ    制御電極
Ｔｘ、Ｔｘ１、Ｔｘ２、Ｔｘａ〜Ｔｘｄ、Ｔｘｍ    転送ゲート電極
【図１】
0006524502.tif 000002
【図２】
0006524502.tif 000003
【図３】
0006524502.tif 000004
【図４】
0006524502.tif 000005
【図５】
0006524502.tif 000006
【図６】
0006524502.tif 000007
【図７】
0006524502.tif 000008
【図８】
0006524502.tif 000009
【図９】
0006524502.tif 000010
【図１０】
0006524502.tif 000011
【図１１Ａ】
0006524502.tif 000012
【図１１Ｂ】
0006524502.tif 000013
【図１２Ａ】
0006524502.tif 000014
【図１２Ｂ】
0006524502.tif 000015
【図１３Ａ】
0006524502.tif 000016
【図１３Ｂ】
0006524502.tif 000017
【図１４】
0006524502.tif 000018
【図１５】
0006524502.tif 000019
【図１６】
0006524502.tif 000020
【図１７】
0006524502.tif 000021
【図１８】
0006524502.tif 000022
【図１９】
0006524502.tif 000023
【図２０】
0006524502.tif 000024
【図２１】
0006524502.tif 000025
【図２２】
0006524502.tif 000026
【図２３】
0006524502.tif 000027