(57)【特許請求の範囲】
【請求項１】
電源及び負荷とバッテリとの間に接続されたスイッチ出力段と；
前記電源から前記負荷への電流供給が足りているときには、前記スイッチ出力段を降圧動作させて前記電源から前記バッテリへの充電を行い、前記電源から前記負荷への電流供給が足りなくなったときには、前記スイッチ出力段を昇圧動作させて前記バッテリから前記負荷への放電を行うスイッチ駆動装置と；
を有し、
前記スイッチ駆動装置は、
前記バッテリの充放電状態に応じた第１電圧を生成する第１電圧生成回路と、
スロープ波形の第２電圧を生成する第２電圧生成回路と、
前記第１電圧と前記第２電圧とを比較してパルス幅変調信号を生成する比較回路と、
前記パルス幅変調信号に応じて前記スイッチ出力段を駆動する駆動回路と、
前記バッテリに流れるバッテリ電流がゼロ値となったことを検出して前記スイッチ出力段を強制的に停止させるゼロクロス検出回路と、
を含み、
前記第１電圧生成回路は、前記バッテリの放電時において、前記バッテリから前記負荷にバッテリ電流が流れ始めると、その電流値に応じて前記第１電圧を調整して、前記第１電圧と前記第２電圧とをより早いタイミングで交差させることにより、前記スイッチ出力段のデューティを迅速に高めることを特徴とする充放電制御装置。
【請求項２】
前記スイッチ駆動装置は、前記バッテリの充電時と放電時のいずれにおいても、前記電源から供給される入力電流が上限値を上回らないように前記スイッチ出力段を駆動することを特徴とする請求項１に記載の充放電制御装置。
【請求項３】
前記スイッチ駆動装置は、前記バッテリの放電時において、前記バッテリから前記負荷に流れるバッテリ電流が上限値を上回らないように前記スイッチ出力段を駆動することを特徴とする請求項１または請求項２に記載の充放電制御装置。
【請求項４】
前記スイッチ駆動装置は、前記バッテリの充電時において、前記電源から前記バッテリに流れるバッテリ電流が上限値を上回らないように前記スイッチ出力段を駆動することを特徴とする請求項１〜請求項３のいずれか一項に記載の充放電制御装置。
【請求項５】
前記スイッチ駆動装置は、前記バッテリの充電時において、バッテリ電圧が上限値を上回らないように前記スイッチ出力段を駆動することを特徴とする請求項１〜請求項４のいずれか一項に記載の充放電制御装置。
【請求項６】
前記スイッチ駆動装置は、前記電源から供給される入力電流の実測値、ないしは、前記バッテリから前記負荷に流れるバッテリ電流の実測値を装置外部に出力することを特徴とする請求項１〜請求項５のいずれか一項に記載の充放電制御装置。
【請求項７】
前記スイッチ出力段は、
前記電源と接地端との間に直列接続された上下一対のスイッチ素子から成るハーフブリッジ出力回路と、
前記ハーフブリッジ出力回路と前記バッテリとの間に接続されたＬＣフィルタ回路と、
を含むことを特徴とする請求項１〜請求項６のいずれか一項に記載の充放電制御装置。
【請求項８】
請求項１〜請求項７のいずれか一項に記載の充放電制御装置と、
前記充放電制御装置によって充放電されるバッテリと、
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、充放電制御装置に関する。
【背景技術】
【０００２】
従来より、電源から負荷への電流供給が足りているときには、スイッチ出力段を降圧動作させて電源からバッテリへの充電を行い、電源から負荷への電流供給が足りなくなったときには、スイッチ出力段を昇圧動作させてバッテリから負荷への放電（電流補填）を行う充放電制御装置が提案されている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１４９８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の充放電制御装置では、充放電切替動作について更なる改善（例えば、負荷急変時における過渡応答性の改善）の余地があった。
【０００６】
本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、バッテリの充電動作と放電動作を適切に切り替えることのできる充放電制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
そこで、本明細書中に開示されている充放電制御装置は、電源及び負荷とバッテリとの間に接続されたスイッチ出力段と；前記電源から前記負荷への電流供給が足りているときには、前記スイッチ出力段を降圧動作させて前記電源から前記バッテリへの充電を行い、前記電源から前記負荷への電流供給が足りなくなったときには、前記スイッチ出力段を昇圧動作させて前記バッテリから前記負荷への放電を行うスイッチ駆動装置と；を有し、前記スイッチ駆動装置は、前記バッテリの放電時において、前記バッテリから前記負荷にバッテリ電流が流れ始めるとその増大を促すように前記スイッチ出力段を駆動する構成（第１の構成）とされている。
【０００８】
第１の構成から成る充放電制御装置において、前記スイッチ駆動装置は、前記バッテリの充電時と放電時のいずれにおいても、前記電源から供給される入力電流が上限値を上回らないように前記スイッチ出力段を駆動する構成（第２の構成）にするとよい。
【０００９】
第１または第２の構成から成る充放電制御装置において、前記スイッチ駆動装置は、前記バッテリの放電時において、前記バッテリから前記負荷に流れるバッテリ電流が上限値を上回らないように前記スイッチ出力段を駆動する構成（第３の構成）にするとよい。
【００１０】
上記第１〜第３いずれかの構成から成る充放電制御装置において、前記スイッチ駆動装置は、前記バッテリの充電時において、前記電源から前記バッテリに流れるバッテリ電流が上限値を上回らないように前記スイッチ出力段を駆動する構成（第４の構成）にするとよい。
【００１１】
上記第１〜第４いずれかの構成から成る充放電制御装置において、前記スイッチ駆動装置は、前記バッテリの充電時において、バッテリ電圧が上限値を上回らないように前記スイッチ出力段を駆動する構成（第５の構成）にするとよい。
【００１２】
上記第１〜第５いずれかの構成から成る充放電制御装置において、前記スイッチ駆動装置は、前記電源から供給される入力電流の実測値、ないしは、前記バッテリから前記負荷に流れるバッテリ電流の実測値を装置外部に出力する構成（第６の構成）にするとよい。
【００１３】
上記第１〜第６いずれかの構成から成る充放電制御装置において、前記スイッチ駆動装置は、前記バッテリの充放電状態に応じた第１電圧を生成する第１電圧生成回路と、スロープ波形の第２電圧を生成する第２電圧生成回路と、前記第１電圧と前記第２電圧とを比較してパルス幅変調信号を生成する比較回路と、前記パルス幅変調信号に応じて前記スイッチ出力段を駆動する駆動回路と、を含む構成（第７の構成）にするとよい。
【００１４】
上記第７の構成から成る充放電制御装置において、前記スイッチ駆動装置は、前記バッテリ電流がゼロ値となったことを検出して前記スイッチ出力段を強制的に停止させるゼロクロス検出回路をさらに含む構成（第８の構成）にするとよい。
【００１５】
上記第１〜第８いずれかの構成から成る充放電制御装置において、前記スイッチ出力段は、前記電源と接地端との間に直列接続された上下一対のスイッチ素子から成るハーフブリッジ出力回路と、前記ハーフブリッジ出力回路と前記バッテリとの間に接続されたＬＣフィルタ回路と、を含む構成（第９の構成）にするとよい。
【００１６】
また、本明細書中に開示されている電子機器は、上記第１〜第９いずれかの構成から成る充放電制御装置と、前記充放電制御装置によって充放電されるバッテリと、を有する構成（第１０の構成）とされている。
【発明の効果】
【００１７】
本明細書中に開示されている発明によれば、バッテリの充電動作と放電動作を適切に切り替えることのできる充放電制御装置を提供することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】電子機器の全体構成例を示すアプリケーション図
【図２】バッテリの充電時における電流経路図
【図３】バッテリの放電時における電流経路図
【図４】半導体装置の要部構成例を示すブロック図
【図５】駆動回路の一構成例を示すブロック図
【図６】第１電圧生成回路の第１実施形態を示す回路図
【図７】充放電切替動作の一例を示すタイミングチャート
【図８】充電動作の第１例（高デューティ）を示すタイミングチャート
【図９】充電動作の第２例（低デューティ）を示すタイミングチャート
【図１０】放電動作の第１例（低デューティ）を示すタイミングチャート
【図１１】放電動作の第２例（高デューティ）を示すタイミングチャート
【図１２】第１電圧生成回路の第２実施形態を示す回路図
【図１３】過渡応答性の向上効果を示すタイミングチャート
【図１４】ノートパソコンの外観図
【発明を実施するための形態】
【００１９】
＜電子機器＞
図１は、電子機器の全体構成例を示すアプリケーション図である。本構成例の電子機器Ｘは、充放電制御装置１０と、バッテリ２０と、ホスト３０と、を有する。
【００２０】
充放電制御装置１０は、アダプタＡＤＰからバッテリ２０への充電動作や、バッテリ２０からシステムＳＹＳへの放電動作を制御する主体である。アダプタＡＤＰは、電子機器Ｘの電源であり、例えば、交流電圧から直流電圧を生成するＡＣアダプタなどがこれに相当する。システムＳＹＳは、アダプタＡＤＰやバッテリ２０から電力供給を受けて動作する負荷であり、例えば、ＣＰＵ［central processing unit］に種々の駆動電圧を供給するパワーマネジメントＩＣなどがこれに相当する。
【００２１】
バッテリ２０は、充放電制御装置１０によって充放電される二次電池である。バッテリ２０としては、リチウムイオン電池、ニッケル水素電池、ないしは、ニッケルカドミウム電池などを用いることができる。
【００２２】
ホスト３０は、充放電制御装置１０との間で相互に情報のやり取りを行い、バッテリ２０の充放電動作を統括制御する。充放電制御装置１０からホスト３０への伝達情報としては、アダプタ電流Ｉ１の実測値やバッテリ電流Ｉ２（例えば放電電流）の実測値などを挙げることができる。一方、ホスト３０から充放電制御装置１０への伝達情報としては、アダプタ電流Ｉ１の上限値、バッテリ電流Ｉ２の上限値、バッテリ電圧Ｖ２０の上限値、ないしは、スイッチング周波数の設定値などを挙げることができる。例えば、バッテリ電圧Ｖ２０の上限値を適宜変更することにより、バッテリ２０のセル数が変化した場合にも柔軟に対応することができる。なお、充放電制御装置１０とホスト３０との通信手段としては、各種の通信信号毎に設けられた専用の通信端子を用いてもよいしは、或いは、汎用的な通信インタフェイス（例えばＳＭＢ［system management bus］）を用いてもよい。
【００２３】
＜充放電制御装置＞
引き続き、図１を参照しながら、充放電制御装置１０の構成と動作について説明する。本構成例の充放電制御装置１０は、半導体装置１１と、これに外付けされた種々のディスクリート部品（Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタＮ１〜Ｎ３、コイルＬ１、キャパシタＣ１及びＣ２、並びに、抵抗Ｒ１及びＲ２）と、を有する。
【００２４】
半導体装置１１は、バッテリ２０の充放電を行うためにスイッチ出力段（Ｎ１、Ｎ２、Ｌ１、Ｃ１）の駆動制御を行うスイッチ駆動装置である。なお、半導体装置１１は、装置外部との電気的な接続を確立するための手段として、複数の外部端子（ＡＣＰ、ＡＣＮ、ＢＧＡＴＥ、ＢＯＯＴ、ＨＤＲＶ、ＰＨＡＳＥ、ＬＤＲＶ、ＳＲＰ、ＳＲＮ）を有する。
【００２５】
ＡＣＰピンは、アダプタＡＤＰとセンス抵抗Ｒ１の第１端に接続されている。ＡＣＮピンは、センス抵抗Ｒ１の第２端と、システムＳＹＳと、トランジスタＮ１のドレインと、トランジスタＮ３のドレインに接続されている。センス抵抗Ｒ１は、アダプタＡＤＰから供給されるアダプタ電流Ｉ１（＝入力電流に相当）を電圧信号（＝センス電圧ＶＩ１）として検出するための電流／電圧変換素子である。
【００２６】
ＢＧＡＴＥピンは、トランジスタＮ３のゲートに接続されている。ＢＯＯＴピンは、キャパシタＣ２の第１端に接続されている。ＨＤＲＶピンは、トランジスタＮ１のゲートに接続されている。ＰＨＡＳＥピンは、キャパシタＣ２の第２端と、トランジスタＮ１のソースと、トランジスタＮ２のドレインと、コイルＬ１の第１端に接続されている。ＬＤＲＶピンは、トランジスタＮ２のゲートに接続されている。トランジスタＮ２のソースは、接地端に接続されている。
【００２７】
ＳＲＰピンは、トランジスタＮ３のソースと、コイルＬ１の第２端と、センス抵抗Ｒ２の第１端に接続されている。ＳＲＮピンは、センス抵抗Ｒ２の第２端と、キャパシタＣ１の第１端と、バッテリ２０の正極端に接続されている。キャパシタＣ１の第２端とバッテリ２０の負極端は、接地端に接続されている。センス抵抗Ｒ２は、バッテリ２０に流れるバッテリ電流Ｉ２（充電電流ないしは放電電流）を電圧信号（＝センス電圧ＶＩ２）として検出するための電流／電圧変換素子である。センス電圧ＶＩ２は、バッテリ２０の充電時に正となり、バッテリ２０の放電時に負となる。
【００２８】
上記ディスクリート部品のうち、トランジスタＮ１及びＮ２、コイルＬ１、並びに、キャパシタＣ１は、電源端（＝電源電圧Ｖｘの印加端）とバッテリ２０との間に接続されたスイッチ出力段として機能する。より具体的に述べると、トランジスタＮ１及びＮ２は、電源端と接地端との間に直列接続された上下一対のスイッチ素子であり、その相補的なオン／オフ動作により矩形波状のスイッチ電圧Ｖｓｗを生成するハーフブリッジ出力回路を形成している。また、コイルＬ１とキャパシタＣ１は、ハーフブリッジ出力回路（Ｎ１及びＮ２）とバッテリ２０との間に接続されたＬＣフィルタ回路を形成している。
【００２９】
なお、トランジスタＮ１及びＮ２の役割について機能的に述べると、バッテリ２０の充電時（＝スイッチ出力段の降圧動作時）には、トランジスタＮ１が出力トランジスタとして機能し、トランジスタＮ２が同期整流トランジスタとして機能する。一方、バッテリ２０の放電時（＝スイッチ出力段の昇圧動作時）には、トランジスタＮ２が出力トランジスタとして機能し、トランジスタＮ１が同期整流トランジスタとして機能する。
【００３０】
また、上記ディスクリート部品のうち、キャパシタＣ２は、半導体装置１１に内蔵されたダイオードＤ１（図４を参照）とともにブートストラップ回路を形成している。
【００３１】
また、上記ディスクリート部品のうち、トランジスタＮ３は、システムＳＹＳとバッテリ２０との間を直結するためのショートスイッチとして機能する。
【００３２】
なお、本構成例の充放電制御装置１０において、半導体装置１１は、アダプタＡＤＰからシステムＳＹＳへの電流供給が足りているときには、スイッチ出力段を降圧動作させてアダプタＡＤＰからバッテリ２０への充電を行う一方、アダプタＡＤＰからシステムＳＹＳへの電流供給が足りなくなったときには、スイッチ出力段を昇圧動作させてバッテリ２０からシステムＳＹＳへの放電（電流補填）を行う機能を備えている。
【００３３】
図２は、バッテリ２０の充電時（＝スイッチ出力段の降圧動作時）における電流経路図である。この場合には、アダプタＡＤＰからシステムＳＹＳへの電流供給とともに、アダプタＡＤＰからバッテリ２０への充電が並行して行われる。
【００３４】
図３は、バッテリ２０の放電時（＝スイッチ出力段の昇圧動作時）における電流経路図である。この場合には、アダプタＡＤＰからシステムＳＹＳへの電流供給とともに、バッテリ２０からシステムＳＹＳへの放電が並行して行われる。
【００３５】
＜半導体装置＞
図４は、半導体装置１１の要部構成例を示すブロック図である。本構成例の半導体装置１１は、主要な回路ブロックとして、第１電圧生成回路１００と、第２電圧生成回路２００と、比較回路３００と、駆動回路４００と、内部電源回路５００と、ゼロクロス検出回路６００と、を集積化して成る。
【００３６】
第１電圧生成回路１００は、ＡＣＰピンとＡＣＮピンとの間に現れるセンス電圧ＶＩ１と、ＳＲＰピンとＳＲＮピンとの間に現れるセンス電圧ＶＩ２とをそれぞれ監視し、バッテリ２０の充放電状態に応じた第１電圧Ｖａを生成する。また、第１電圧生成回路１００は、センス電圧ＶＩ１の監視結果に応じたターボ信号Ｓｔを生成してゼロクロス検出回路６００に出力する。ターボ信号Ｓｔは、充電モード時（降圧モード時）にハイレベルとなり、放電モード時（昇圧モード時）にローレベルとなる２値信号である。
【００３７】
第２電圧生成回路２００は、所定のスイッチング周波数ｆｓｗでスロープ波形（ランプ波形、三角波形、または、ＲＣ波形など）の第２電圧Ｖｂを生成する。
【００３８】
比較回路３００は、非反転入力端（＋）に入力される第１電圧Ｖａと反転入力端（−）に入力される第２電圧Ｖｂとを比較してパルス幅変調信号ＰＷＭを生成する。パルス幅変調信号ＰＷＭは、第１電圧Ｖａが第２電圧Ｖｂよりも低いときにローレベルとなり、第１電圧Ｖａが第２電圧Ｖｂよりも高いときにハイレベルとなる。
【００３９】
駆動回路４００は、内部電源電圧Ｖｒｅｇとブースト電圧ＶＢの供給を受けて動作し、パルス幅変調信号ＰＷＭに応じてゲート信号ＧＨ及びＧＬを生成する。
【００４０】
内部電源回路５００は、所定の内部電源電圧Ｖｒｅｇを生成して駆動回路４００に供給する。内部電源電圧Ｖｒｅｇは、ダイオードＤ１（順方向降下電圧：Ｖｆ）のアノードにも印加されている。ダイオードＤ１のカソードは、ＢＯＯＴピンに接続されており、外付けのキャパシタＣ２（図１〜図３を参照）と共にブートストラップ回路を形成している。従って、ＢＯＯＴピンでは、ＰＨＡＳＥピンに現れるスイッチ電圧ＶｓｗよりもキャパシタＣ２の充電電圧（≒Ｖｒｅｇ−Ｖｆ）だけ高いブースト電圧ＶＢを得ることができる。
【００４１】
ゼロクロス検出回路６００は、センス電圧ＶＩ２の監視結果に応じたゼロクロス信号Ｓｚを生成して駆動回路４００に出力する。ゼロクロス信号Ｓｚには、バッテリ電流Ｉ２が流れているときにローレベルとなり、バッテリ電流Ｉ２が流れていないとき（＝バッテリ電流Ｉ２がゼロ値となったとき）にハイレベルとなる。駆動回路４００は、ゼロクロス信号Ｓｚがハイレベルである間、スイッチ出力段を強制的に停止させる機能を備えている。
【００４２】
なお、ゼロクロス検出回路６００の検出極性は、ターボ信号Ｓｔに応じて切り替わる。例えば、充電モード時（降圧モード時）には、バッテリ電流Ｉ２がアダプタＡＤＰからバッテリ２０に向けて流れ込むので、センス電圧ＶＩ２が正領域で変動する。そこで、ゼロクロス検出回路６００は、ターボ信号Ｓｔがハイレベル（＝充電モード時の論理レベル）である場合、センス電圧ＶＩ２が正値からゼロ値に至った時点で、ゼロクロス信号Ｓｚをハイレベルに立ち上げる。
【００４３】
一方、放電モード時（昇圧モード時）には、バッテリ２０からシステムＳＹＳに向けてバッテリ電流Ｉ２が流れ出るので、センス電圧ＶＩ２が負領域で変動する。そこで、ゼロクロス検出回路６００は、ターボ信号Ｓｔがローレベル（＝放電モード時の論理レベル）である場合、センス電圧ＶＩ２が負値からゼロ値に至った時点で、ゼロクロス信号Ｓｚをハイレベルに立ち上げる。
【００４４】
＜駆動回路＞
図５は、駆動回路４００の一構成例を示すブロック図である。本構成例の駆動回路４００は、駆動部４１０及び４２０と、制御部４３０と、を含む。
【００４５】
駆動部４１０は、制御信号ＳＨの電流能力を高めてゲート信号ＧＨを生成する。ゲート信号ＧＨは、制御信号ＳＨがハイレベルであるときにハイレベルとなり、制御信号ＳＨがローレベルであるときにローレベルとなる。なお、駆動部４１０の上側電源端は、ブースト電圧ＶＢの印加端に接続されており、駆動部４１０の下側電源端は、スイッチ電圧Ｖｓｗの印加端に接続されている。従って、ゲート信号ＧＨは、ブースト電圧ＶＢとスイッチ電圧Ｖｓｗとの間でパルス駆動される２値信号となる。
【００４６】
駆動部４２０は、制御信号ＳＬの電流能力を高めてゲート信号ＧＬを生成する。ゲート信号ＧＬは、制御信号ＳＬがハイレベルであるときにハイレベルとなり、制御信号ＳＨがローレベルであるときにローレベルとなる。なお、駆動部４２０の上側電源端は、内部電源電圧Ｖｒｅｇの印加端に接続されており、駆動部４２０の下側電源端は、接地電圧ＧＮＤの印加端に接続されている。従って、ゲート信号ＧＬは、内部電源電圧Ｖｒｅｇと接地電圧ＧＮＤとの間でパルス駆動される２値信号となる。
【００４７】
制御部４３０は、内部電源電圧Ｖｒｅｇの供給を受けて動作し、パルス幅変調信号ＰＷＭに応じて制御信号ＳＨ及びＳＬを生成する。より具体的に述べると、パルス幅変調信号ＰＷＭがハイレベルであるときには、基本的に制御信号ＳＨがハイレベルとされて制御信号ＳＬがローレベルとされる。一方、パルス幅変調信号ＰＷＭがローレベルであるときには、基本的に制御信号ＳＨがローレベルとされて制御信号ＳＬがハイレベルとされる。
【００４８】
すなわち、パルス幅変調信号ＰＷＭがハイレベルであるときには、基本的にトランジスタＮ１がオンされてトランジスタＮ２がオフされる。一方、パルス幅変調信号ＰＷＭがローレベルであるときには、基本的にトランジスタＮ１がオフされてトランジスタＮ２がオンされる。このように、スイッチ出力段を形成するトランジスタＮ１及びＮ２は、相補的にオン／オフされる。
【００４９】
ただし、トランジスタＮ１及びＮ２のオン／オフ切替タイミングが完全に逆転していると、トランジスタＮ１及びＮ２が意図に反して同時にオンしてしまい、過大な貫通電流を生じるおそれがある。そこで、制御部４３０は、トランジスタＮ１及びＮ２のオン／オフ切替タイミングにおいて、双方の同時オフ期間（いわゆるデッドタイム）を設ける機能を備えている。
【００５０】
より具体的に述べると、制御部４３０は、パルス幅変調信号ＰＷＭがローレベルからハイレベルに立ち上がる際には、トランジスタＮ２をオフしてからトランジスタＮ１をオンするように、逆に、パルス幅変調信号ＰＷＭがハイレベルからローレベルに立ち下がる際には、トランジスタＮ１をオフしてからトランジスタＮ２をオンするように、それぞれのオン／オフ切替タイミングを適切に制御する。
【００５１】
また、制御部４３０は、ゼロクロス信号Ｓｚがハイレベルである間、スイッチ出力段を強制的に停止させる機能も備えている。なお、スイッチ出力段の強制停止中、制御信号ＳＨ及びＳＬはいずれもローレベルとされる。
【００５２】
＜第１電圧生成回路（第１実施形態）＞
図６は、第１電圧生成回路１００の第１実施形態を示す回路図である。本実施形態の第１電圧生成回路１００は、差動アンプ１１１〜１１３と、誤差アンプ１２１〜１２４と、分圧部１３０と、第１電圧生成部１４０と、充放電切替部１５０と、を含む。
【００５３】
差動アンプ１１１は、ＡＣＰピンに接続された非反転入力端（＋）と、ＡＣＮピンに接続された反転入力端（−）との間に入力されるセンス電圧ＶＩ１を増幅して、増幅電圧Ｖ１１１及びＶ１１１ｘ（＝Ｖ１１１／α、ただしα＞１）を生成する。従って、増幅電圧Ｖ１１１及びＶ１１１ｘは、ＡＣＰピンからＡＣＮピンに流れるアダプタ電流Ｉ１が大きいほど高くなる。つまり、差動アンプ１１１は、アダプタ電流監視手段として機能する。
【００５４】
差動アンプ１１２は、ＳＲＮピンに接続された非反転入力端（＋）と、ＳＲＰピンに接続された反転入力端（−）との間に入力されるセンス電圧ＶＩ２を増幅して、増幅電圧Ｖ１１２を生成する。従って、増幅電圧Ｖ１１２は、ＳＲＮピンからＳＲＰピンに流れるバッテリ電流Ｉ２（便宜上、以下では、バッテリ放電電流Ｉ２ｄと呼んで区別する）が大きいほど高くなる。すなわち、差動アンプ１１２は、放電電流監視手段として機能する。
【００５５】
差動アンプ１１３は、ＳＲＰピンに接続された非反転入力端（＋）と、ＳＲＮピンに接続された反転入力端（−）との間に入力されるセンス電圧ＶＩ２を増幅して、増幅電圧Ｖ１１３を生成する。従って、増幅電圧Ｖ１１３は、ＳＲＰピンからＳＲＮピンに流れるバッテリ電流Ｉ２（便宜上、以下では、バッテリ充電電流Ｉ２ｃと呼んで区別する）が大きいほど高くなる。すなわち、差動アンプ１１３は、充電電流監視手段として機能する。
【００５６】
誤差アンプ１２１は、非反転入力端（＋）に入力される所定の基準電圧Ｖ１と、反転入力端（−）に入力される増幅電圧Ｖ１１１との差分に応じて、誤差電流Ｉ１２１を生成する電流出力アンプ（いわゆるｇｍアンプまたはトランスコンダクタンスアンプ）である。増幅電圧Ｖ１１１が基準電圧Ｖ１よりも低いときには、その差分に応じた大きさの誤差電流Ｉ１２１が正方向（＝誤差アンプ１２１から流れ出る方向）に流れる。一方、増幅電圧Ｖ１１１が基準電圧Ｖ１よりも高いときには、その差分に応じた誤差電流Ｉ１２１が負方向（＝誤差アンプ１２１に流れ込む方向）に流れる。なお、基準電圧Ｖ１は、アダプタ電流Ｉ１の上限値に相当する。すなわち、誤差アンプ１２１は、アダプタ電流Ｉ１を上限値以下に制限するための帰還ループを形成している。
【００５７】
誤差アンプ１２２は、反転入力端（−）に入力される所定の基準電圧Ｖ２と、非反転入力端（＋）に入力される増幅電圧Ｖ１１２との差分に応じて、誤差電流Ｉ１２２を生成する電流出力アンプである。増幅電圧Ｖ１１２が基準電圧Ｖ２よりも高いときには、その差分に応じた大きさの誤差電流Ｉ１２２が正方向（＝誤差アンプ１２２から流れ出る方向）に流れる。一方、増幅電圧Ｖ１１２が基準電圧Ｖ２よりも低いときには、その差分に応じた誤差電流Ｉ１２２が負方向（＝誤差アンプ１２２に流れ込む方向）に流れる。なお、基準電圧Ｖ２は、放電電流の上限値に相当する。すなわち、誤差アンプ１２２は、バッテリ放電電流Ｉ２ｄを上限値以下に制限するための帰還ループを形成している。
【００５８】
誤差アンプ１２３は、非反転入力端（＋）に入力される所定の基準電圧Ｖ３と、反転入力端（−）に入力される増幅電圧Ｖ１１３との差分に応じて、誤差電流Ｉ１２３を生成する電流出力アンプである。増幅電圧Ｖ１１３が基準電圧Ｖ３よりも低いときには、その差分に応じた大きさの誤差電流Ｉ１２３が正方向（＝誤差アンプ１２３から流れ出る方向）に流れる。一方、増幅電圧Ｖ１１３が基準電圧Ｖ３よりも高いときには、その差分に応じた誤差電流Ｉ１２３が負方向（＝誤差アンプ１２３に流れ込む方向）に流れる。なお、基準電圧Ｖ３は、充電電流の上限値に相当する。すなわち、誤差アンプ１２３は、バッテリ充電電流Ｉ２ｃを上限値以下に制限するための帰還ループを形成している。
【００５９】
誤差アンプ１２４は、非反転入力端（＋）に入力される所定の基準電圧Ｖ４と、反転入力端（−）に入力される分圧電圧Ｖ１３０との差分に応じて、誤差電流Ｉ１２４を生成する電流出力アンプである。分圧電圧Ｖ１３０が基準電圧Ｖ４よりも低いときには、その差分に応じた大きさの誤差電流Ｉ１２４が正方向（＝誤差アンプ１２４から流れ出る方向）に流れる。一方、分圧電圧Ｖ１３０が基準電圧Ｖ４よりも高いときには、その差分に応じた誤差電流Ｉ１２４が負方向（＝誤差アンプ１２４に流れ込む方向）に流れる。なお、基準電圧Ｖ４は、バッテリ電圧Ｖ２０の上限値に相当する。つまり、誤差アンプ１２４は、バッテリ電圧Ｖ２０を上限値以下に制限するための帰還ループを形成している。
【００６０】
分圧部１３０は、ＳＲＮピン（＝バッテリ電圧Ｖ２０の印加端）と接地端との間に直列接続された抵抗１３１及び１３２を含み、バッテリ電圧Ｖ２０を分圧することにより、分圧電圧Ｖ１３０を生成する。
【００６１】
第１電圧生成部１４０は、誤差電流Ｉ１２１〜Ｉ１２４の入力を受け付けて第１電圧Ｖａを生成する。
【００６２】
充放電切替部１５０は、増幅電圧Ｖ１１１ｘ（延いてはアダプタ電流Ｉ１）を監視して充電モード（降圧モード）から放電モード（昇圧モード）への切替制御を行う。
【００６３】
＜第１電圧生成部＞
引き続き、図６を参照しながら、第１電圧生成部１４０の構成及び動作について説明する。本構成例の第１電圧生成部１４０は、ｎｐｎ型バイポーラトランジスタｎ１及びｎ２と、ｐｎｐ型バイポーラトランジスタｐ１〜ｐ３と、電流源ＣＳ０〜ＣＳ２とを含む。
【００６４】
トランジスタｎ１のコレクタは、内部電源端に接続されている。トランジスタｎ１のエミッタは、誤差アンプ１２１の出力端に接続されている。トランジスタｎ１のベースは、誤差アンプ１２２の出力端に接続されている。トランジスタｐ１のベースは、誤差アンプ１２１の出力端に接続されている。トランジスタｐ２のベースは、誤差アンプ１２４の出力端に接続されている。トランジスタｐ１のコレクタとトランジスタｐ２のコレクタは、いずれも接地端に接続されている。トランジスタｐ３のベースは、誤差アンプ１２３の出力端に接続されるとともに、トランジスタｐ１のエミッタとトランジスタｐ２のエミッタにも接続されている。トランジスタｐ３のコレクタは、接地端に接続されている。トランジスタｐ３のエミッタは、トランジスタｎ２のベースに接続されている。トランジスタｎ２のコレクタは、内部電源端に接続されている。トランジスタｎ２のエミッタは、第１電圧Ｖａの出力端に接続されている。電流源ＣＳ０は、内部電源端とトランジスタｐ３のベースとの間に接続されている。電流源ＣＳ１は、内部電源端とトランジスタｐ３のエミッタとの間に接続されている。電流源ＣＳ２は、トランジスタｎ２のエミッタと接地端との間に接続されている。
【００６５】
まず、誤差電流Ｉ１２１に基づく帰還制御（＝アダプタ電流Ｉ１の上限制御）について説明する。例えば、システム電流Ｉ０（＝システムＳＹＳに流れる負荷電流に相当）の増大に伴ってアダプタ電流Ｉ１が増大すると、増幅電圧Ｖ１１１が上昇していく。ここで、増幅電圧Ｖ１１１が基準電圧Ｖ１よりも低い間は、アダプタ電流Ｉ１の増大に伴い、正方向の誤差電流Ｉ１２１が減少していく。さらに、増幅電圧Ｖ１１１が基準電圧Ｖ１よりも高くなると、負方向の誤差電流Ｉ１２１が流れ始める。当該挙動により、トランジスタｐ１の導通度が大きくなり、トランジスタｐ３のベース電圧が引き下げられるので、第１電圧Ｖａが低下する。
【００６６】
すなわち、誤差電流Ｉ１２１に基づく帰還制御では、アダプタ電流Ｉ１が大きいほど第１電圧Ｖａが引き下げられて、パルス幅変調信号ＰＷＭのデューティ（＝スイッチング周期に占めるハイレベル期間の割合）が引き下げられる。その結果、充電モード（降圧モード）では、スイッチ出力段のデューティが低下するので、バッテリ充電電流Ｉ２ｃが減少し、アダプタ電流Ｉ１が減少する。一方、放電モード（昇圧モード）では、スイッチ出力段のデューティが高くなるので、バッテリ放電電流Ｉ２ｄが増大し、アダプタ電流Ｉ１が減少する。
【００６７】
このように、半導体装置１１は、バッテリ２０の充電時と放電時のいずれにおいても、アダプタ電流Ｉ１が所定の上限値を上回らないように、スイッチ出力段（Ｎ１、Ｎ２、Ｌ１、Ｃ１）を駆動する機能を備えている。
【００６８】
次に、誤差電流Ｉ１２２に基づく帰還制御（＝バッテリ放電電流Ｉ２ｄの上限制御）について説明する。バッテリ放電電流Ｉ２ｄが増大すると、増幅電圧Ｖ１１２が上昇する。ここで、増幅電圧Ｖ１１２が基準電圧Ｖ２よりも低い間は、バッテリ放電電流Ｉ２ｄの増大に伴い、負方向の誤差電流Ｉ１２２が減少していく。さらに、増幅電圧Ｖ１１２が基準電圧Ｖ２よりも高くなると、正方向の誤差電流Ｉ１２２が流れ始める。当該挙動により、トランジスタｎ１の導通度が大きくなり、トランジスタｐ１のベース電圧が引き上げられる。従って、トランジスタｐ１の導通度が小さくなり、トランジスタｐ３のベース電圧が引き上げられるので、第１電圧Ｖａが上昇する。
【００６９】
すなわち、誤差電流Ｉ１２２に基づく帰還制御では、バッテリ放電電流Ｉ２ｄが大きいほど第１電圧Ｖａが引き上げられて、パルス幅変調信号ＰＷＭのデューティが引き上げられる。その結果、スイッチ出力段のデューティが低下して、バッテリ放電電流Ｉ２ｄが減少する。
【００７０】
このように、半導体装置１１は、バッテリ２０の放電時において、バッテリ放電電流Ｉ２ｄが所定の上限値を上回らないように、スイッチ出力段（Ｎ１、Ｎ２、Ｌ１、Ｃ１）を駆動する機能を備えている。
【００７１】
次に、誤差電流Ｉ１２３に基づく帰還制御（＝バッテリ充電電流Ｉ２ｃの上限制御）について説明する。バッテリ充電電流Ｉ２ｃが増大すると、増幅電圧Ｖ１１３が上昇していく。ここで、増幅電圧Ｖ１１３が基準電圧Ｖ３よりも低い間は、バッテリ充電電流Ｉ２ｃの増大に伴い、正方向の誤差電流Ｉ１２３が減少していく。さらに、増幅電圧Ｖ１１３が基準電圧Ｖ３よりも高くなると、負方向の誤差電流Ｉ１２３が流れ始める。当該挙動により、トランジスタｐ３のベース電圧が引き下げられるので、第１電圧Ｖａが低下する。
【００７２】
すなわち、誤差電流Ｉ１２３に基づく帰還制御では、バッテリ充電電流Ｉ２ｃが大きいほど第１電圧Ｖａが引き下げられて、パルス幅変調信号ＰＷＭのデューティが引き下げられる。その結果、スイッチ出力段のデューティが低下して、バッテリ充電電流Ｉ２ｃが減少する。
【００７３】
このように、半導体装置１１は、バッテリ２０の充電時において、バッテリ充電電流Ｉ２ｃが所定の上限値を上回らないように、スイッチ出力段（Ｎ１、Ｎ２、Ｌ１、Ｃ１）を駆動する機能を備えている。
【００７４】
なお、誤差アンプ１２３を用いた帰還ループが有効となる状況としては、例えば、アダプタ電流Ｉ１が所定の上限値よりも小さく、かつ、バッテリ電圧Ｖ２０が所定の上限値に達していない状況を挙げることができる。
【００７５】
次に、誤差電流Ｉ１２４に基づく帰還制御（＝バッテリ電圧Ｖ２０の上限制御）について説明する。バッテリ２０の充電に伴いバッテリ電圧Ｖ２０が上昇すると、分圧電圧Ｖ１３０が上昇していく。ここで、分圧電圧Ｖ１３０が基準電圧Ｖ４よりも低い間は、バッテリ電圧Ｖ２０の上昇に伴い、正方向の誤差電流Ｉ１２４が減少していく。さらに、分圧電圧Ｖ１３０が基準電圧Ｖ４よりも高くなると、負方向の誤差電流Ｉ１２４が流れ始める。当該挙動により、トランジスタｎ１の導通度が大きくなり、トランジスタｐ１のベース電圧が引き上げられる。従って、トランジスタｐ１の導通度が小さくなり、トランジスタｐ３のベース電圧が引き上げられるので、第１電圧Ｖａが上昇する。
【００７６】
すなわち、誤差電流Ｉ１２４に基づく帰還制御では、バッテリ電圧Ｖ２０が高いほど第１電圧Ｖａが引き下げられ、パルス幅変調信号ＰＷＭのデューティが引き下げられる。その結果、スイッチ出力段のデューティが低下して、バッテリ電圧Ｖ２０が低下する。
【００７７】
このように、半導体装置１１は、バッテリ２０の充電時において、バッテリ電圧Ｖ２０が所定の上限値を上回らないように、スイッチ出力段（Ｎ１、Ｎ２、Ｌ１、Ｃ１）を駆動する機能を備えている。
【００７８】
なお、誤差アンプ１２４を用いた帰還ループが有効となる状況としては、例えば、アダプタ電流Ｉ１が所定の上限値よりも小さく、かつ、バッテリ２０の充電が進んでバッテリ電圧Ｖ２０が所定の上限値近傍に達した状況を挙げることができる。
【００７９】
＜充放電切替部＞
引き続き、図６を参照しながら、充放電切替部１５０の構成と動作について説明する。本構成例の充放電切替部１５０は、コンパレータ１５１と、ロジック部１５２と、インバータ１５３と、Ｐチャネル型ＭＯＳ電界効果トランジスタ１５４と、を含む。
【００８０】
コンパレータ１５１は、非反転入力端（＋）に入力される増幅電圧Ｖ１１１ｘと、反転入力端（−）に入力される基準電圧Ｖ１とを比較して、比較信号Ｓ１５１を生成する。比較信号Ｓ１５１は、増幅電圧Ｖ１１１ｘが基準電圧Ｖ１よりも低いときにローレベルとなり、増幅電圧Ｖ１１１ｘが基準電圧Ｖ１よりも高いときにハイレベルとなる。なお、先述のように、増幅電圧Ｖ１１１ｘは、増幅電圧Ｖ１１１を所定の係数α（＞１）で除した電圧値（＝Ｖ１１１／α）を持つ。従って、コンパレータ１５１は、アダプタ電流Ｉ１が所定の上限値（＝Ｖ１相当）よりもさらに高い閾値（＝α×Ｖ１相当）を上回っているか否かを検出するアダプタ電流監視手段として機能する。
【００８１】
ロジック部１５２は、比較信号Ｓ１５１の立上りエッジをトリガとして、充放電切替信号Ｓ１５２にハイレベルのワンショットパルスを生成すると共に、ターボ信号Ｓｔをハイレベル（＝充電モード時の論理レベル）からローレベル（＝放電モード時の論理レベル）に立ち下げる。
【００８２】
インバータ１５３は、充放電切替信号Ｓ１５２を論理反転することにより、ゲート信号Ｓ１５３を生成する。
【００８３】
トランジスタ１５４は、内部電源端とトランジスタｐ１のベースとの間に接続されており、ゲート信号Ｓ１５３に応じてオン／オフされる。より具体的に述べると、トランジスタ１５４は、ゲート信号Ｓ１５３がハイレベルであるときにオフし、ゲート信号Ｓ１５３がローレベルであるときにオンする。
【００８４】
比較信号Ｓ１５１がハイレベルに立ち上がり、充放電切替信号Ｓ１５２にワンショットパルスが生成されると、ゲート信号Ｓ１５３がハイレベルからローレベルに立ち下がるので、トランジスタ１５４がオンする。その結果、トランジスタｐ１のベースが内部電源端にプルアップされるので、第１電圧Ｖａが急峻に引き上げられる。以下では、このような充放電切替動作について詳細に説明する。
【００８５】
＜充放電切替動作＞
図７は、充放電切替動作の一例を示すタイミングチャートであり、上から順に、ゲート信号ＧＨ及びＧＬ、システム電流Ｉ０（実線）、アダプタ電流Ｉ１（大破線）、バッテリ電流Ｉ２（小破線）、第１電圧Ｖａ（小破線）、第２電圧Ｖｂ（実線）、並びに、ターボ信号Ｓｔの挙動が描写されている。なお、本図では、バッテリ充電電流Ｉ２ｃを正値（＞０）のバッテリ電流Ｉ２とし、バッテリ放電電流Ｉ２ｄを負値（＜０）のバッテリ電流Ｉ２としている。
【００８６】
時刻ｔ１以前には、システム電流Ｉ０がほとんど要求されておらず、アダプタ電流Ｉ１は、その上限値よりも十分に小さい電流値に維持されている。このような状況下では、先に述べたバッテリ充電電流Ｉ２ｃの上限制御（＝定電流制御）、ないしは、バッテリ電圧Ｖ２０の上限制御（＝定電圧制御）により、適切なデューティでゲート信号ＧＨ及びＧＬが生成され、バッテリ２０の充電動作が行われる。
【００８７】
時刻ｔ１において、システム電流Ｉ０が急増すると、これに伴いアダプタ電流Ｉ１も増大する。このような状況下では、先に述べたアダプタ電流Ｉ１の上限制御により、第１電圧Ｖａが引き下げられて、スイッチ出力段のデューティが低下するので、バッテリ充電電流Ｉ２ｃが減少し始める。
【００８８】
時刻ｔ１以降も、アダプタ電流Ｉ１の増大が続き、第１電圧Ｖａが第２電圧Ｖｂの下端値を下回る電圧値まで低下すると、スイッチ出力段のデューティがゼロとなり、アダプタＡＤＰからバッテリ２０への充電動作が停止される。従って、アダプタＡＤＰからシステムＳＹＳへの電力供給が優先される。
【００８９】
それでもなお、アダプタ電流Ｉ１の増大が続き、時刻ｔ２において、アダプタ電流Ｉ１が所定の上限値（＝Ｖ１相当）よりもさらに高い閾値（＝α×Ｖ１相当）を上回ると、先述した充放電切替部１５０の働きにより、第１電圧Ｖａが第２電圧Ｖ２の上端値を上回る電圧値まで一気に引き上げられるとともに、ターボ信号Ｓｔがハイレベル（＝充電モード時の論理レベル）からローレベル（＝放電モード時の論理レベル）に立ち下げられる。このように、アダプタ電流Ｉ１が所定の閾値を上回るような状況下では、バッテリ２０からシステムＳＹＳへの給電（＝システム電流Ｉ０の補填）が必要であると考えられるので、充放電制御装置１０の動作モードが降圧モードから昇圧モードへ切り替えられる。
【００９０】
なお、時刻ｔ２の時点では、それ以前におけるバッテリ充電電流Ｉ２ｃのゼロクロス検出（詳細は後述）により、スイッチ出力段が強制的にオフされた状態（＝トランジスタＮ１及びＮ２がいずれもオフされた状態）となっている。
【００９１】
時刻ｔ３において、第１電圧Ｖａが第２電圧Ｖｂを下回ると、スイッチ出力段の強制オフ状態が解除されて昇圧動作が開始される。その結果、バッテリ２０からシステムＳＹＳに向けてバッテリ放電電流Ｉ２ｄが流れ始めるので、アダプタ電流Ｉ１が減少に転じる。その後、アダプタ電流Ｉ１とバッテリ放電電流Ｉ２ｄは、それぞれの上限値に合わせ込まれ、昇圧モードが定常状態に至る。
【００９２】
次に、本図中の動作状態（ａ）〜（ｄ）について、図８〜図１１を参照しながら、それぞれ詳細に説明する。
【００９３】
図８は、充電動作の第１例（高デューティ）を示すタイミングチャートであり、上から順に、ゲート信号ＧＨ及びＧＬ、バッテリ電流Ｉ２（＝バッテリ充電電流Ｉ２ｃ）、ゼロクロス信号Ｓｚ、第１電圧Ｖａ（小破線）、並びに、第２電圧Ｖｂ（実線）の挙動が描写されている。なお、本図は、図７の動作状態（ａ）（＝時刻ｔ１以前）に相当する。
【００９４】
時刻ｔ１０〜ｔ１１では、第２電圧Ｖｂが第２電圧Ｖａよりも低いので、ゲート信号ＧＨがハイレベルとなり、ゲート信号ＧＬがローレベルとなる。従って、トランジスタＮ１がオンし、トランジスタＮ２がオフするので、バッテリ電流Ｉ２が増大していく。
【００９５】
時刻ｔ１１において、第２電圧Ｖｂが第１電圧Ｖａよりも高くなると、ゲート信号ＧＨがローレベルとなり、ゲート信号ＧＬがハイレベルとなる。従って、トランジスタＮ１がオフし、トランジスタＮ２がオンするので、バッテリ電流Ｉ２が減少に転じる。
【００９６】
時刻ｔ１２において、第２電圧Ｖｂが下端値にリセットされると、再び第２電圧Ｖｂが第１電圧Ｖａよりも低くなるので、ゲート信号ＧＨがハイレベルとなり、ゲート信号ＧＬがローレベルとなる。従って、トランジスタＮ１がオンし、トランジスタＮ２がオフするので、バッテリ電流Ｉ２が再び増大に転じる。
【００９７】
時刻ｔ１２以降も、上記と同様に、トランジスタＮ１及びＮ２のオン／オフが繰り返されることにより、バッテリ２０の充電動作（＝スイッチ出力段の降圧動作）が行われる。
【００９８】
なお、本図の例では、スイッチ出力段のデューティが高く、トランジスタＮ１のオン期間（時刻ｔ１０〜ｔ１１、時刻ｔ１２〜ｔ１３、時刻ｔ１４〜ｔ１５）において、コイルＬ１に十分なエネルギが蓄えられている。そのため、トランジスタＮ２のオン期間（時刻ｔ１１〜ｔ１２、時刻ｔ１３〜ｔ１４、時刻ｔ１５〜ｔ１６）の途中で、コイルＬ１に励起されるバッテリ電流Ｉ２がゼロ値を下回ることはない。その結果、ゼロクロス信号Ｓｚは、ローレベルに維持されたままとなる。
【００９９】
図９は、充電動作の第２例（低デューティ）を示すタイミングチャートであり、上から順に、ゲート信号ＧＨ及びＧＬ、バッテリ電流Ｉ２（＝バッテリ充電電流Ｉ２ｃ）、ゼロクロス信号Ｓｚ、第１電圧Ｖａ（小破線）、並びに、第２電圧Ｖｂ（実線）の挙動が描写されている。なお、本図は、図７の動作状態（ｂ）（＝時刻ｔ２直前）に相当する。
【０１００】
時刻ｔ２０〜ｔ２１では、第２電圧Ｖｂが第２電圧Ｖａよりも低く、バッテリ電流Ｉ２が増大していく。時刻ｔ２１において、第２電圧Ｖｂが第１電圧Ｖａよりも高くなると、バッテリ電流Ｉ２が減少に転じる。ここまでは図８の時刻ｔ１０〜ｔ１１と同様である。
【０１０１】
ただし、本図の例では、スイッチ出力段のデューティが低いので、トランジスタＮ１のオン期間（時刻ｔ２０〜ｔ２１）において、コイルＬ１に十分なエネルギが蓄えられていない。そのため、トランジスタＮ２のオン期間（時刻ｔ２１〜ｔ２３）の途中で、コイルＬ１に励起されるバッテリ電流Ｉ２がゼロ値を下回る（時刻ｔ２２を参照）。その結果、ゼロクロス信号Ｓｚがハイレベルとなるので、ゲート信号ＧＬがローレベルに立ち下げられて、トランジスタＮ２が強制的にオフされる。
【０１０２】
時刻ｔ２３において、第２電圧Ｖｂが下端値にリセットされると、再び第２電圧Ｖｂが第１電圧Ｖａよりも低くなるので、ゲート信号ＧＨがハイレベルとなり、ゲート信号ＧＬがローレベルとなる。従って、トランジスタＮ１がオンし、トランジスタＮ２がオフするので、バッテリ電流Ｉ２が再び増大に転じる。この時点で、ゼロクロス信号Ｓｚがローレベルに立ち下がる。
【０１０３】
なお、時刻ｔ２３以降も、上記と同様に、トランジスタＮ２のオン期間（時刻ｔ２４〜ｔ２６や時刻ｔ２７〜ｔ２９）の途中で、コイルＬ１に励起されるバッテリ電流Ｉ２がゼロ値を下回る（時刻ｔ２５や時刻ｔ２８を参照）。そして、その度にゼロクロス信号Ｓｚがハイレベルに立ち上がり、スイッチ出力段の強制停止が繰り返される。
【０１０４】
また、アダプタ電流Ｉ１の増大が続き、第１電圧Ｖａが第２電圧Ｖｂの下端値を下回る電圧値まで低下すると、スイッチ出力段のデューティがゼロとなり、アダプタＡＤＰからバッテリ２０への充電動作が停止される（時刻ｔ２９以降を参照）。
【０１０５】
図１０は、放電動作の第１例（低デューティ）を示すタイミングチャートであり、上から順に、ゲート信号ＧＨ及びＧＬ、バッテリ電流Ｉ２（＝バッテリ放電電流Ｉ２ｄ）、ゼロクロス信号Ｓｚ、第１電圧Ｖａ（小破線）、並びに、第２電圧Ｖｂ（実線）の挙動が描写されている。なお、本図は、図７の動作状態（ｃ）（＝時刻ｔ３前後）に相当する。
【０１０６】
時刻ｔ３０〜ｔ３１では、第１電圧Ｖａが第２電圧Ｖｂの上端値を上回っている。従って、スイッチ出力段のデューティはゼロであり、バッテリ２０からシステムＳＹＳへの放電動作が停止されている。なお、この時点では、ゼロクロス信号Ｓｚがハイレベルに維持されているので、トランジスタＮ１及びＮ２はいずれもオフとなっている。
【０１０７】
第１電圧Ｖａが低下し、時刻ｔ３２において、第２電圧Ｖｂが第１電圧Ｖａよりも高くなると、ゲート信号ＧＨがローレベルとなり、ゲート信号ＧＬがハイレベルとなる。従って、トランジスタＮ１がオフし、トランジスタＮ２がオンするので、バッテリ電流Ｉ２が増大していく。この時点で、ゼロクロス信号Ｓｚがローレベルに立ち下がる。
【０１０８】
時刻ｔ３３において、第２電圧Ｖｂが下端値にリセットされると、再び第２電圧Ｖｂが第１電圧Ｖａよりも低くなるので、ゲート信号ＧＨがハイレベルとなり、ゲート信号ＧＬがローレベルとなる。従って、トランジスタＮ１がオンし、トランジスタＮ２がオフするので、バッテリ電流Ｉ２が再び減少に転じる。
【０１０９】
ここで、本図の例では、スイッチ出力段のデューティが低いので、トランジスタＮ２のオン期間（時刻ｔ３２〜ｔ３３）において、コイルＬ１に十分なエネルギが蓄えられていない。そのため、トランジスタＮ１のオン期間（時刻ｔ３３〜ｔ３５）の途中で、コイルＬ１に励起されるバッテリ電流Ｉ２がゼロ値を下回る（時刻ｔ３４を参照）。その結果、ゼロクロス信号Ｓｚがハイレベルとなるので、ゲート信号ＧＨがローレベルに立ち下げられて、トランジスタＮ１が強制的にオフされる。
【０１１０】
なお、時刻ｔ３５以降も、上記と同様に、トランジスタＮ１のオン期間の途中で、コイルＬ１に励起されるバッテリ電流Ｉ２がゼロ値を下回る（時刻ｔ３７を参照）。そして、その度にゼロクロス信号Ｓｚがハイレベルに立ち上がり、スイッチ出力段の強制停止が繰り返される。
【０１１１】
図１１は、放電動作の第２例（高デューティ）を示すタイミングチャートであり、上から順に、ゲート信号ＧＨ及びＧＬ、バッテリ電流Ｉ２（＝バッテリ放電電流Ｉ２ｄ）、ゼロクロス信号Ｓｚ、第１電圧Ｖａ（小破線）、並びに、第２電圧Ｖｂ（実線）の挙動が描写されている。なお、本図は、図７の動作状態（ｄ）（＝時刻ｔ３以降）に相当する。
【０１１２】
時刻ｔ４０〜ｔ４１では、第２電圧Ｖｂが第２電圧Ｖａよりも低いので、ゲート信号ＧＨがハイレベルとなり、ゲート信号ＧＬがローレベルとなる。従って、トランジスタＮ１がオンし、トランジスタＮ２がオフするので、バッテリ電流Ｉ１が減少していく。
【０１１３】
時刻ｔ４１において、第２電圧Ｖｂが第１電圧Ｖａよりも高くなると、ゲート信号ＧＨがローレベルとなり、ゲート信号ＧＬがハイレベルとなる。従って、トランジスタＮ１がオフし、トランジスタＮ２がオンするので、バッテリ電流Ｉ２が増大に転じる。
【０１１４】
時刻ｔ４２において、第２電圧Ｖｂが下端値にリセットされると、再び第２電圧Ｖｂが第１電圧Ｖａよりも低くなるので、ゲート信号ＧＨがハイレベルとなり、ゲート信号ＧＬがローレベルとなる。従って、トランジスタＮ１がオンし、トランジスタＮ２がオフするので、バッテリ電流Ｉ２が再び減少に転じる。
【０１１５】
時刻ｔ４２以降も、上記と同様に、トランジスタＮ１及びＮ２のオン／オフが繰り返されることにより、バッテリ２０の放電動作（＝スイッチ出力段の昇圧動作）が行われる。
【０１１６】
なお、本図の例では、スイッチ出力段のデューティが高く、トランジスタＮ２のオン期間（時刻ｔ４１〜ｔ４２、時刻ｔ４３〜ｔ４４、時刻ｔ４５〜ｔ４６）において、コイルＬ１に十分なエネルギが蓄えられている。そのため、トランジスタＮ１のオン期間（時刻ｔ４０〜ｔ４１、時刻ｔ４２〜ｔ４３、時刻ｔ４４〜ｔ４５）の途中で、コイルＬ１に励起されるバッテリ電流Ｉ２がゼロ値を下回ることはない。その結果、ゼロクロス信号Ｓｚは、ローレベルに維持されたままとなる。
【０１１７】
＜第１電圧生成回路（第２実施形態）＞
図１２は、第１電圧生成回路１００の第２実施形態を示す回路図である。本実施形態の第１電圧生成回路１００は、先の第１実施形態（図６）をベースとしつつ、さらに、第１電圧調整部１６０を追加した点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図６と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。
【０１１８】
第１電圧調整部１６０は、ｎｐｎ型バイポーラトランジスタｎ３〜ｎ５と、ｐｎｐ型バイポーラトランジスタｐ４〜ｐ７と、電流源ＣＳ３と、抵抗Ｒｘ及びＲｙと、を含む。
【０１１９】
トランジスタｐ４のベースは、差動アンプ１１２の出力端に接続されている。トランジスタｐ４のエミッタは、トランジスタｎ３のベースに接続されている。トランジスタｐ４のコレクタは、接地端に接続されている。トランジスタｎ３のエミッタは、抵抗Ｒｘの第１端に接続されている。抵抗Ｒｘの第２端は、接地端に接続されている。トランジスタｎ３のコレクタは、トランジスタｐ５のコレクタに接続されている。トランジスタｐ５〜ｐ７の各エミッタは、いずれも内部電源端に接続されている。トランジスタｐ５〜ｐ７の各ベースは、いずれもトランジスタｐ５のコレクタに接続されている。トランジスタｐ６のコレクタは、トランジスタｎ２のベースに接続されている。トランジスタｐ７のコレクタは、トランジスタｎ４のコレクタに接続されている。トランジスタｎ４及びｎ５の各ベースは、いずれもトランジスタｎ４のコレクタに接続されている。トランジスタｎ４及びｎ５の各エミッタは、いずれも接地端に接続されている。トランジスタｎ５のコレクタは、第１電圧Ｖａの出力端に接続されている。電流源ＣＳ３は、内部電源端とトランジスタｐ４のエミッタとの間に接続されている。抵抗Ｒｙは、トランジスタｎ２のエミッタと第１電圧Ｖａの出力端との間に接続されている。
【０１２０】
ＳＲＮピンからＳＲＰピンに向けてバッテリ放電電流Ｉ２ｄが流れているときには、その電流値に応じた増幅電圧Ｖ１１２が出力される。ここで、抵抗Ｒｘには、トランジスタｐ４及びｎ３を介して、増幅電圧Ｖ１１２と同等の電圧が印加される。従って、抵抗Ｒｘには、増幅電圧Ｖ１１２に応じた調整電流Ｉｘ（＝Ｖ１１２／Ｒｘ）が流れる。
【０１２１】
調整電流Ｉｘは、トランジスタｐ５とトランジスタｐ６から成る第１カレントミラーにより、トランジスタｎ２のベースを介して抵抗Ｒｙの高電位側から流し込まれる。また、調整電流Ｉｘは、トランジスタｐ５とトランジスタｐ７から成る第２カレントミラーと、トランジスタｎ４及びｎ５から成る第３カレントミラーにより、抵抗Ｒｙの定電位側へ引き込まれる。
【０１２２】
従って、抵抗Ｒｙの両端間には、調整電流Ｉｘに応じた降下電圧ΔＶ（＝Ｉｘ×Ｒｙ）が発生する。すなわち、本実施形態の第１電圧生成回路１００から出力される第１電圧Ｖａは、先の第１実施形態（図６）と比べて、上記の降下電圧ΔＶだけ引き下げられる。
【０１２３】
なお、バッテリ放電電流Ｉ２ｄが流れていないときには、増幅電圧Ｖ１１２がゼロ値となる。上記の調整電流Ｉｘもゼロ値となるので、第１電圧Ｖａの引き下げは行われない。
【０１２４】
図１３は、第２実施形態における過渡応答性の向上効果を示すタイミングチャートであり、上から順に、ゲート信号ＧＨ及びＧＬ、バッテリ電流Ｉ２（＝バッテリ放電電流Ｉ２ｄ）、ゼロクロス信号Ｓｚ、第１電圧Ｖａ（小破線）、並びに、第２電圧Ｖｂ（実線）の挙動が描写されている。なお、本図では、先の図１０と同じく、放電動作（昇圧動作）の開始時における低デューティ状態が描写されている。また、本図中の細破線は、第１実施形態の挙動（＝第１電圧調整部１６０を具備しないときの挙動）を示している。
【０１２５】
本図の例では、先の図１０と同じく、スイッチ出力段のデューティが低いので、バッテリ放電電流Ｉ２ｄの電流不連続モードが生じており、ゼロクロス検出によるスイッチ出力段の強制停止が繰り返されている。
【０１２６】
ただし、本実施形態では、第１電圧調整部１６０の働きにより、バッテリ放電電流Ｉ２ｄが流れ始めると、その電流値に応じて第１電圧Ｖａが引き下げられる。その結果、第１実施形態の挙動と比べて、第１電圧Ｖａと第２電圧Ｖｂとをより早いタイミングで交差させることができるので、トランジスタＮ２のオン期間を延長することが可能となる。
【０１２７】
すなわち、半導体装置１１は、バッテリ２０の放電時において、バッテリ放電電流Ｉ２ｄが流れ始めると、その増大を促すようにスイッチ出力段を駆動する機能を備えている。このような構成を採用すれば、アダプタ電流Ｉ１の減少速度を引き上げて、スイッチ出力段のデューティを迅速に高めることが可能となる。従って、バッテリ放電電流Ｉ２ｄの電流不連続モードをいち早く解消し、システム電流Ｉ０の急増時における過渡応答性を高めることが可能となる。
【０１２８】
＜ノートパソコンへの適用＞
図１４は、ノートパソコンＸ１の外観図である。ノートパソコンＸ１は、充放電制御装置１０を搭載する電子機器Ｘの一例である。ただし、充放電制御装置１０は、これ以外の電子機器にも好適に搭載することが可能である。
【０１２９】
＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１３０】
本明細書中に開示されている充放電制御装置は、携帯パソコン（ウルトラブックＰＣ、ノートブックＰＣ、ウルトラモバイルＰＣ、タブレットＰＣなど）、携帯電話（スマートフォンを含む）、デジタルスチルカメラ、デジタルビデオカメラ、及び、携帯ゲーム機など、充電式のバッテリを有する電子機器全般に利用することが可能である。
【符号の説明】
【０１３１】
１０    充放電制御装置
１１    半導体装置（スイッチ駆動装置）
２０    バッテリ
３０    ホスト
１００    第１電圧生成回路
１１１〜１１３    差動アンプ
１２１〜１２４    誤差アンプ
１３０    分圧部
１３１、１３２    抵抗
１４０    第１電圧生成部
１５０    充放電切替部
１５１    コンパレータ
１５２    ロジック部
１５３    インバータ
１５４    Ｐチャネル型ＭＯＳ電界効果トランジスタ
１６０    第１電圧調整部
２００    第２電圧生成回路
３００    比較回路
４００    駆動回路
４１０、４２０    駆動部
４３０    制御部
５００    内部電源回路
６００    ゼロクロス検出回路
Ｎ１〜Ｎ３    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｌ１    コイル
Ｃ１、Ｃ２    キャパシタ
Ｒ１、Ｒ２    センス抵抗
Ｒｘ、Ｒｙ    抵抗
Ｄ１    ダイオード
ｎ１〜ｎ５    ｎｐｎ型バイポーラトランジスタ
ｐ１〜ｐ７    ｐｎｐ型バイポーラトランジスタ
ＣＳ０〜ＣＳ３    電流源
ＡＤＰ    アダプタ（電源）
ＳＹＳ    システム（負荷）
Ｘ    電子機器
Ｘ１    ノートパソコン
【図１】
0006557567.tif 000002
【図２】
0006557567.tif 000003
【図３】
0006557567.tif 000004
【図４】
0006557567.tif 000005
【図５】
0006557567.tif 000006
【図６】
0006557567.tif 000007
【図７】
0006557567.tif 000008
【図８】
0006557567.tif 000009
【図９】
0006557567.tif 000010
【図１０】
0006557567.tif 000011
【図１１】
0006557567.tif 000012
【図１２】
0006557567.tif 000013
【図１３】
0006557567.tif 000014
【図１４】
0006557567.tif 000015