(57)【特許請求の範囲】
【請求項１】
入力画像と該入力画像についての予測画像との差分を符号化する符号化部と、
前記符号化部から出力される符号化データを復号し、該復号の結果と前記予測画像とに基づいて局部復号画像を得る局部復号部と、
前記局部復号画像に対して画像処理を行う画像処理部と、
前記画像処理後の前記局部復号画像に基づいて前記予測画像を得る予測部と、
を備える動画像符号化装置であって、
前記画像処理部は、第１モジュールと第２モジュールとを備え、
前記第１モジュールは、
複数の矩形のブロックに分割されている前記局部復号画像の画面における各ブロックに対する第１フィルタ処理を、該各ブロックに含まれる画素及び該各ブロックに隣接するブロックに含まれる画素の画素値に基づいて行う第１フィルタ処理部と、
前記第１フィルタ処理が行われた後の各ブロックに対する第２フィルタ処理を、該各ブロックに含まれる画素及び該各ブロックに隣接する画素の画素値に基づいて行う第２フィルタ処理部と、
前記複数の矩形のブロックのうちの特定の境界線に接する特定ブロックに該境界線とは反対側で隣接する特定隣接ブロックに含まれる画素のうちの前記特定ブロックに隣接する画素に対する前記第１フィルタ処理が行われた後の画素の画素値を前記第２モジュールに受け渡す転送部と、
を備え、
前記第２モジュールは、前記特定ブロックに対する前記第１フィルタ処理を行った後、前記第２フィルタ処理を、前記第１モジュールから受け取った、前記特定隣接ブロック内の画素のうちの前記特定ブロックに隣接する画素であって且つ前記特定隣接ブロックに対する前記第１フィルタ処理が行われた後の画素の画素値を用いて行い、
前記動画像符号化装置は、前記第１フィルタ処理が、前記特定ブロックに含まれる画素のうちの、前記特定隣接ブロックと隣接する特定隣接画素の画素値を変化させる可能性を有しているか否かを判定し、変化させる可能性を有していると判定した場合には、前記第２フィルタ処理部を制御して、前記特定隣接ブロックに対する前記第２フィルタ処理を、前記特定隣接画素以外の画素に基づくものに制限して行わせ、変化させないと判定した場合には、前記特定隣接ブロックに対する前記第２フィルタ処理への前記制限を行わないように前記第２フィルタ処理部を制御する制御部を更に備える、
ことを特徴とする動画像符号化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画像符号化技術に関するものである。
【背景技術】
【０００２】
動画像符号化・動画像復号の規格化された技術として、H.264|MPEG-4 Advanced Video Coding標準（以下、「ＡＶＣ」と称することとする。）やH.265|MPEG-H High Efficiency Video Coding標準（以下、「ＨＥＶＣ」と称することとする。）が知られている。これらの技術では、符号化によるブロック歪み等による画質の劣化を低減するために、符号化ループ内にフィルタを設ける技術が採用されている。このループ内フィルタに関し、幾つかの技術が知られている。
【０００３】
例えば、ループ内フィルタ処理で用いるメモリのメモリ容量を削減するという技術が知られている。この技術は、右側ブロック境界に対して直交する水平方向のタップ数が最小であるフィルタサイズで右側ブロック境界から所定範囲内の画像のフィルタ演算を行う場合を前提としている。この技術では、メモリが、フィルタ演算に用いられる所定範囲に含まれていない領域の画像データを記憶する。ここで、水平方向のタップ数が最小でないフィルタサイズが選択されている場合、フィルタ制御部が、フィルタ処理対象画素の位置に基づき所定範囲内に位置するタップおよびメモリに画像データが記憶されていないタップを判別する。そして、所定範囲内およびメモリに記憶されていない画像データを用いることなくフィルタ演算を行うように、フィルタ制御部が、判別されたタップに対して画像データの複写またはフィルタ演算で用いる係数セットの変更を行う。
【０００４】
また、低速動作のフィルタ処理手段でループ内フィルタ処理を可能にするという技術が知られている。この技術は、フィルタ処理を施した画像を参照して符号化する動画像符号化および復号化方法を前提としている。この技術では、フィルタ処理を行う際に、画像を２以上の部分領域に分けて部分領域毎に独立に処理し、当該部分領域のうち隣接する部分領域のフィルタ処理結果の影響を受ける範囲については当該隣接する部分領域のフィルタ処理終了後にフィルタ処理を行う。
【０００５】
更に、ループ内フィルタ処理として実行されるデブロッキングフィルタ処理を、符号化処理を並列に実施したときにも実施し、且つ、符号化処理を並列に実施する際の処理遅延を小さくするという技術が知られている。この技術は、ＡＶＣの動画像符号化装置を前提としている。この技術では、互いに隣接するスライスの境界エッジのデブロッキングフィルタ処理を含む第１フィルタ処理と第１フィルタ処理以外のデブロッキングフィルタ処理である第２フィルタ処理とにデブロッキングフィルタ処理を分割する。そして、少なくとも第２フィルタ処理を並列に実施可能な複数の画像符号化部を備える。この技術では、更に、画像符号化部により生成されたデータを可変長符号化する少なくとも１つの可変長符号化部を備える。なお、画像符号化部は、第２フィルタ処理を実施するフィルタ部を有している。ここで、少なくとも１つの画像符号化部のフィルタ部は、第２フィルタ処理を実施してから第１フィルタ処理を実施する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−９８８７３号公報
【特許文献２】特開２００７−２３５８８６号公報
【特許文献３】特開２０１２−１１４６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＨＥＶＣでは、ループ内フィルタ処理として、ＡＶＣにおいても採用されていたデブロッキングフィルタ（以下、「ＤＦ」と称する。）の処理に加えて、サンプルアダプティブオフセット（以下、「ＳＡＯ」と称する。）の処理が新たに追加される。このＳＡＯ処理は、ＤＦ処理に後続して処理される。このような、２段階のフィルタ処理では、多くの画素がフィルタ処理に関与するようになる。このため、画面を複数の領域に分割して各分割領域を複数の処理装置の各々に分担させるようにしてループ内フィルタを処理する場合には、処理装置間でのデータ転送量が非常に多くなってしまう。
【０００８】
本発明の１つの側面に係わる目的は、画面を分割して符号化処理を行う場合のＳＡＯ処理のために隣接した分割領域を処理する処理装置より受け取るデータ量を減らすことである。
【課題を解決するための手段】
【０００９】
本明細書で後述する動画像符号化装置のひとつに、符号化部、局部復号部、画像処理部、及び予測部を備えるというものがある。ここで、符号化部は、入力画像と当該入力画像についての予測画像との差分を符号化する。局部復号部は、符号化部から出力される符号化データを復号し、当該復号の結果と前述の予測画像とに基づいて局部復号画像を得る。画像処理部は、局部復号画像に対して画像処理を行う。予測部は、当該画像処理後の局部復号画像に基づいて前述の予測画像を得る。この構成において、画像処理部は、第１モジュールと第２モジュールとを備えている。第１モジュールは、第１フィルタ処理部と、第２フィルタ処理部と、転送部とを備えている。第１フィルタ処理部は、複数の矩形のブロックに分割されている局部復号画像の画面における各ブロックに対する第１フィルタ処理を、当該各ブロックに含まれる画素及び当該各ブロックに隣接するブロックに含まれる画素の画素値に基づいて行う。第２フィルタ処理部は、第１フィルタ処理が行われた後の各ブロックに対する第２フィルタ処理を、当該各ブロックに含まれる画素及び当該各ブロックに隣接する画素の画素値に基づいて行う。転送部は、複数の矩形のブロックのうちの特定の境界線に接する特定ブロックに当該境界線とは反対側で隣接する特定隣接ブロックに含まれる画素のうちの当該特定ブロックに隣接する画素対する第１フィルタ処理が行われた後の画素の画素値を格納する。第２モジュールは、特定ブロックに対する第１フィルタ処理を行った後、第２フィルタ処理を、第１モジュールから受け取った、特定隣接ブロック内の画素のうちの特定ブロックに隣接する画素であって且つ特定隣接ブロックに対する第１フィルタ処理が行われた後の画素の画素値を用いて行う。当該動画像符号化装置は、第１フィルタ処理が、特定ブロックに含まれる画素のうちの、特定隣接ブロックと隣接する特定隣接画素の画素値を変化させる可能性を有しているか否かを判定し、変化させる可能性を有していると判定した場合には、第２フィルタ処理部を制御して、特定隣接ブロックに対する第２フィルタ処理を、特定隣接画素以外の画素に基づくものに制限して行わせ、変化させないと判定した場合には、特定隣接ブロックに対する第２フィルタ処理への当該制限を行わないように第２フィルタ処理部を制御する制御部を更に備えている。
【発明の効果】
【００１０】
上述の態様によれば、画面を分割して符号化処理を行う場合のＳＡＯ処理のために隣接した分割領域を処理する処理装置より受け取るデータ量が削減される。
【図面の簡単な説明】
【００１１】
【図１】動画像符号化装置の一例の構成図である。
【図２Ａ】デブロッキングフィルタの説明図（その１）である。
【図２Ｂ】デブロッキングフィルタの説明図（その２）である。
【図３】デブロッキングフィルタ処理の処理内容を表したフローチャートである。
【図４Ａ】ループ内フィルタ処理に関与する画素の説明図（その１）である。
【図４Ｂ】ループ内フィルタ処理に関与する画素の説明図（その２）である。
【図５Ａ】水平方向のＣｈｉｐ分割境界におけるループ内フィルタの処理においてのデータ転送量の削減手法を説明する図（その１）である。
【図５Ｂ】水平方向のＣｈｉｐ分割境界におけるループ内フィルタの処理においてのデータ転送量の削減手法を説明する図（その２）である。
【図６Ａ】垂直方向のＣｈｉｐ分割境界におけるループ内フィルタの処理においてのデータ転送量の削減手法を説明する図（その１）である。
【図６Ｂ】垂直方向のＣｈｉｐ分割境界におけるループ内フィルタの処理においてのデータ転送量の削減手法を説明する図（その２）である。
【図７】ループ内フィルタの構成の一例である。
【図８】ＳＡＯ処理制御処理の第１の例の処理内容を図解したフローチャートである。
【図９】エッジオフセット処理におけるエッジオフセットクラスの説明図である。
【図１０】ＳＡＯ処理制御処理の第２の例の説明図である。
【図１１】ＳＡＯ処理制御処理の第２の例の処理内容を図解したフローチャートである。
【図１２】動画像符号化処理を行う大規模集積回路装置の一例の機能ブロック図である。
【図１３】分割境界領域フィルタ処理のためのデータ転送の手順の説明図である。
【図１４】コンピュータのハードウェア構成例である。
【図１５】動画像符号化処理の処理内容を図解したフローチャートである。
【発明を実施するための形態】
【００１２】
図１は動画像符号化装置の一例の構成図である。この動画像符号化装置１００はＨＥＶＣに準拠した装置である。この動画像符号化装置１００の各部の動作を簡単に説明する。
【００１３】
ブロック分割部１０１は、入力された動画像における各ピクチャを、符号化ツリーユニット（Coding Tree Unit、ＣＴＵ）と称されている正方の画素ブロックに分割する。
【００１４】
減算器１０２は、ブロック分割部１０１から出力されるピクチャと、当該ピクチャについての予測値との差分である予測誤差を求める。
【００１５】
変換及び量子化部１０３は、減算器１０２から出力される予測誤差を直交変換すると共に、変換により得られた値を量子化し、量子化により得られた量子化データを出力する。
【００１６】
以上の減算器１０２並びに変換及び量子化部１０３は、入力画像と当該入力画像についての予測画像との差分を符号化する符号化部の一例である。
【００１７】
逆量子化及び逆変換部１０４は、変換及び量子化部１０３から出力される量子化データに対して逆量子化及び逆直交変換を施して予測誤差を求める。
【００１８】
加算器１０５は、逆量子化及び逆変換部１０４から出力される予測誤差に、減算器１０２に入力された予測値を加算してピクチャの画素値を求めてピクチャの画像を再構成する。この加算器１０５から出力される、再構成されたピクチャの画像は局部復号画像などと称される。
【００１９】
以上の逆量子化及び逆変換部１０４並びに加算器１０５は、符号化部から出力される符号化データを復号し、該復号の結果と予測画像とに基づいて局部復号画像を得る局部復号部の一例である。
【００２０】
ループ内フィルタ１０６は、局部復号画像に発生する、ブロック歪みやリンギングを低減させる。フィルタ制御部１０７は、ループ内フィルタ１０６で行われるフィルタリング処理の制御を行う。ループ内フィルタ１０６及びフィルタ制御部１０７は、局部復号画像に対して画像処理を行う画像処理部の一例である。なお、このループ内フィルタ１０６については後で更に説明する。
【００２１】
フレームメモリ１０８は、ループ内フィルタ１０６によってフィルタリング処理が施されたピクチャの画像を格納する。
【００２２】
画面内予測部１０９は、ピクチャ内の画素の相関関係に基づいて画素の画素値を予測する画面内予測によりピクチャの予測を行う。画面内評価部１１０は、予測対象のピクチャを評価して、画面内予測部１０９による予測の処理の制御を行う。
【００２３】
動き評価部１１１は、フレームメモリ１０８に格納されているピクチャ群に映っている被写体の動きベクトルを求める。動き補償部１１２は、フレームメモリ１０８に格納されているピクチャ群と動き評価部１１１が求めた動きベクトルとに基づいて動き補償を施し、ピクチャの予測を行う。
【００２４】
スイッチ１１３は、画面内予測部１０９による予測結果と動き補償部１１２による予測結果とのうちの一方をピクチャの予測結果として選択して減算器１０２及び加算器１０５へ出力する。
【００２５】
以上の画面内予測部１０９、画面内評価部１１０、動き評価部１１１、動き補償部１１２、及びスイッチ１１３は、前述の画像処理後の局部復号画像に基づいて予測画像を得る予測部の一例である。
【００２６】
制御部１１４は、動画像符号化装置１００の各部の動作を制御する。
エントロピー符号化部１１５は、変換及び量子化部１０３から出力される量子化値に対してエントロピー符号化を施して得られたデータに、動画像符号化装置１００の各部から得られる各種の情報を所定のフォーマットで付加して符号化データを生成して出力する。
【００２７】
次に、ループ内フィルタ１０６について更に説明する。ＨＥＶＣでは、ループ内フィルタ１０６は、前述したＤＦとＳＡＯとにより構成される。
【００２８】
まず、ＤＦについて、図２Ａ及び図２Ｂ並びに図３を用いて説明する。
ＤＦは局部復号画像に発生するブロック歪みを低減させるフィルタである。ＤＦは、図２Ａにおいて「フィルタ対象境界」として表した、ブロックの境界の近傍の８画素を対象とするものである。より具体的には、図２Ｂに表されているように、ＤＦは、フィルタ対象境界から最大４画素の範囲までに位置している画素の画素値を参照して、フィルタ対象境界から最大３画素の範囲までに位置している画素の画素値を変更する処理である。
【００２９】
ＤＦ処理は、局部復号画像を分割した４画素×４画素の矩形のブロックを単位として処理が行われる。従って、ＤＦ処理は、複数の矩形のブロックに分割されている局部復号画像の画面における各ブロックに対して行われる、各ブロックの画素及びフィルタ対象境界を挟んで各ブロックに隣接するブロックに含まれる画素の画素値に基づいたフィルタ処理といえる。つまり、ＤＦ処理は第１フィルタ処理の一例である。
【００３０】
なお、図２Ａにおいて「ＣＴＢ」と表示されている１６画素×１６画素のブロックは、符号化ツリーブロック（Coding Tree Block）と称されるブロックであり、前述したＣＴＵを構成するブロックである。フィルタ対象境界は８画素×８画素単位のブロックであり、ＣＴＢの境界線はフィルタ対象境界となる。
【００３１】
図３は、ＤＦ処理の処理内容を表したフローチャートである。この処理は、例えば演算処理装置によって実行される。
【００３２】
図３において、まず、Ｓ１０１では、フィルタパラメータ算出処理が行われる。この処理は、ＤＦの制御のための各種のパラメータを算出する処理である。このフィルタパラメータとしては、例えば、フィルタ対象境界を挟む両側のブロックに関する情報から算出されるブロック境界強度（Boundary Strength、Ｂｓ）値や、ブロック境界領域の画素値の変動量などがある。
【００３３】
Ｓ１０２では、Ｓ１０１の処理で算出されたパラメータに基づいて、画面における垂直エッジのフィルタ対象境界におけるＤＦの処理方式を決定する処理が行われる。この処理では、輝度信号に対するＤＦ処理の適用・非適用、色差信号に対するＤＦ処理の適用・非適用、及び、輝度信号に適用する場合におけるＤＦ処理の種類の選択（強フィルタ処理若しくは弱フィルタ処理）についての決定が行われる。
【００３４】
Ｓ１０３では、Ｓ１０２の処理による決定の内容が判定され、決定内容がＤＦ処理の適用と判定された場合には、Ｓ１０４において、垂直エッジのフィルタ対象境界におけるＤＦの処理が行われる。一方、決定内容がＤＦ処理の非適用と判定された場合には、Ｓ１０４の処理を行うことなく、Ｓ１０５に処理が進む。なお、Ｓ１０３の判定処理は、輝度信号と色差信号とで別々に行われる。また、輝度信号についてのＳ１０４の処理では、輝度信号についてのＤＦ処理のうちＳ１０２の処理で選択された種類のものが行われ、色差信号についてのＳ１０４の処理では、色差信号についてのＤＦ処理が行われる。
【００３５】
Ｓ１０５では、Ｓ１０１の処理で算出されたパラメータに基づいて、画面における水平エッジのフィルタ対象境界におけるＤＦの処理方式を決定する処理が行われる。この処理では、輝度信号に対するＤＦ処理の適用・非適用、色差信号に対するＤＦ処理の適用・非適用、及び、輝度信号に適用する場合におけるＤＦ処理の種類の選択（強フィルタ処理若しくは弱フィルタ処理）についての決定が行われる。
【００３６】
Ｓ１０６では、Ｓ１０５の処理による決定の内容が判定され、決定内容がＤＦ処理の適用と判定された場合には、Ｓ１０７において、水平エッジのフィルタ対象境界におけるＤＦの処理が行われ、その後、処理が終了する。一方、決定内容がＤＦ処理の非適用と判定された場合には、Ｓ１０７の処理を行うことなく、処理が終了する。なお、Ｓ１０６の判定処理は、輝度信号と色差信号とで別々に行われる。また、輝度信号についてのＳ１０７の処理では、輝度信号についてのＤＦ処理のうちＳ１０５の処理で選択された種類のものが行われ、色差信号についてのＳ１０７の処理では、色差信号についてのＤＦ処理が行われる。
【００３７】
以上までの処理がＤＦ処理である。このように、ＤＦ処理は、画面における垂直エッジのフィルタ対象境界における処理が先に行われ、その後で、画面における水平エッジのフィルタ対象境界における処理が行われる。
【００３８】
次にＳＡＯについて説明する。ＳＡＯ処理は、局部復号画像におけるエッジの周辺に発生するリンギングを低減させるエッジオフセット処理と、局部復号画像における特定の階調の劣化を低減させるバンドオフセット処理とを含む。
【００３９】
エッジオフセット処理は、処理対象の画素と、当該処理対象の画素を囲む８個の隣接画素のうちの２個との相対的な位置関係及び画素値の大小関係に基づいて、当該処理対象の画素にオフセットを与えるというものである。従って、エッジオフセット処理は、処理対象画素から１画素の範囲に位置している画素に基づいて、処理対象画素の画素値を変更する。
【００４０】
一方、バンドオフセット処理は、処理対象の画素の画素値が、特定の範囲の画素値のバンドに含まれる場合にのみ、そのバンドに応じたオフセットを当該処理対象の画素の画素値に与えるというものである。従って、バンドオフセット処理は、処理対象画素に基づいて、当該処理対象画素自身の画素値を変更するものである。
【００４１】
以上のエッジオフセット処理とバンドオフセット処理とをまとめると、ＳＡＯ処理は、処理対象画素から１画素の範囲までに位置している画素を参照し、これらの画素に基づいて当該処理対象画素の画素値を変更する処理であるといえる。ここで、ＤＦ処理の処理単位である矩形のブロックを考慮する。この場合、ＳＡＯ処理は、第１フィルタ処理の一例であるＤＦ処理が行われた後の各ブロックに対して行われる、当該各ブロックに含まれる画素及び当該各ブロックに隣接する画素の画素値に基づいて行うフィルタ処理といえる。つまり、ＳＡＯ処理は第２フィルタ処理の一例である。
【００４２】
ところで、画面を複数の領域に分割して各分割領域を複数の処理装置の各々に分担させるようにして図１の動画像符号化装置１００を構成する場合を想定する。この場合において、分割領域の境界に対してループ内フィルタ１０６の処理を行うには、当該境界に隣接している分割領域の処理を担う処理装置から、当該境界近傍の、ループ内フィルタ１０６の処理に関与する画素の画素値の情報を転送してもらうことになる。ところが、前述したように、図１の動画像符号化装置１００は、ループ内フィルタ１０６として、ＤＦとＳＡＯという２段階のフィルタ処理を行うため、フィルタ対象境界から遠く離れた画素までもがループ内フィルタ１０６の処理に関与する。このため、ループ内フィルタ１０６の処理に関与する画素の画素値の情報の処理装置間での転送量が非常に多くなってしまう。
【００４３】
ここで、ループ内フィルタ１０６の処理に関与する画素について、図４Ａ及び図４Ｂを用いて説明する。
【００４４】
図４Ａ及び図４Ｂでは、フィルタ対象境界のうちの「Ｃｈｉｐ分割境界」として表されているフィルタ対象境界についてのＤＦ処理及びＳＡＯ処理を行う場合を想定している。
【００４５】
図４Ａの場合はＣｈｉｐ分割境界が画面における水平方向の場合を想定しており、図４ＢはＣｈｉｐ分割境界が画面における垂直方向の場合を想定している。このＣｈｉｐ分割境界を、画面を複数の領域に分割して各分割領域を複数の処理装置の各々に分担させるようにして図１の動画像符号化装置１００を構成する場合における、画面分割領域の境界とする。
【００４６】
なお、図４Ａ及び図４Ｂにおいて丸印で表されている画素のうち、黒丸印で表されている画素は、Ｃｈｉｐ分割境界に対してＤＦ処理及びＳＡＯ処理を行った場合に画素値が変更される可能性のある画素を表している。
【００４７】
まず、水平方向であるＣｈｉｐ分割境界を対象としてループ内フィルタ１０６の処理を行う場合について説明する。
【００４８】
図２を用いて説明したように、ＤＦ処理は、フィルタ対象境界から最大３画素の範囲までに位置している画素の画素値を変更する。図４Ａに表されている矢印［Ａ］は、Ｃｈｉｐ分割境界から３画素以内の範囲を表しており、水平方向のＣｈｉｐ分割境界に対してＤＦ処理を行った場合に画素値が変更される可能性を有している画素の存在範囲を表している。
【００４９】
一方、前述したように、ＳＡＯ処理は、処理対象画素から１画素の範囲までに位置している画素を参照し、これらの画素に基づいて当該処理対象画素の画素値を変更する処理であるといえる。従って、水平方向のＣｈｉｐ分割境界に対してＤＦ処理に続いてＳＡＯ処理を行った場合には、画素値が変更される可能性がある画素の範囲は、当該Ｃｈｉｐ分割境界から最大４画素の範囲へと拡大する。
【００５０】
図４Ａに表されている矢印［Ｂ］は、水平方向のＣｈｉｐ分割境界から４画素以内の範囲を表している。つまり、矢印［Ｂ］で表されている範囲は、水平方向のＣｈｉｐ分割境界に対してＤＦ処理に続いてＳＡＯ処理を行った場合に画素値がＤＦ処理前のものから変更される可能性を有している画素の存在範囲を表している。
【００５１】
また、図４Ａに表されている矢印［Ｃ］は水平方向のＣｈｉｐ分割境界から５画素以内の範囲を表している。この範囲は、水平方向のＣｈｉｐ分割境界から４画素以内の範囲（すなわち矢印［Ｂ］の範囲）に位置している画素の各々を処理対象画素としてＳＡＯ処理が行われる場合に参照される画素の存在範囲を表している。
【００５２】
なお、以下の説明では、ある処理が行われる場合に参照される画素を「参照対象画素」と称することとする。
【００５３】
ここで、矢印［Ｃ］の範囲に含まれる、水平方向のＣｈｉｐ分割境界から５画素目の位置の画素に注目する。この位置の画素は、水平方向のＣｈｉｐ分割境界に対してのＤＦ処理においての処理対象画素ではないが、他の、水平方向及び垂直方向のフィルタ対象境界に対してのＤＦ処理においての処理対象画素となっている画素を含んでいる。つまり、これらの画素の画素値は、これらの画素を処理対象画素とする、他のフィルタ対象境界に対してのＤＦ処理を行った結果の画素値である。
【００５４】
図４Ａに表されているように、ＤＦ処理はフィルタ対象境界を基準の境界とする４画素×４画素の画像ブロック単位で処理が行われる。従って、水平方向のＣｈｉｐ分割境界から５画素目の位置の画素を処理対象画素とする、他のフィルタ対象境界に対してのＤＦ処理では、当該Ｃｈｉｐ分割境界から８画素までの範囲の画素が参照対象画素となる。以上のことから、水平方向のＣｈｉｐ分割境界に対してＤＦ処理に続いてＳＡＯ処理を行う場合には、当該Ｃｈｉｐ分割境界から８画素以内の範囲の画素がこの組み合わせの処理における参照対象画素となる。
【００５５】
図４Ａにおける矢印［Ｄ］は水平方向のＣｈｉｐ分割境界から８画素以内の範囲を表しており、当該Ｃｈｉｐ分割境界に対してＤＦ処理に続いてＳＡＯ処理を行う場合における参照対象画素の存在範囲を表している。これらの参照対象画素が、水平方向のＣｈｉｐ分割境界におけるループ内フィルタ１０６の処理に関与することとなる。
【００５６】
次に、垂直方向であるＣｈｉｐ分割境界を対象としてループ内フィルタ１０６の処理を行う場合について説明する。
【００５７】
図２を用いて説明したように、ＤＦ処理は、フィルタ対象境界から最大３画素の範囲までに位置している画素の画素値を変更する。また、図３を用いて説明したように、ＤＦ処理は、垂直方向のフィルタ対象境界における処理が先に行われ、その後で、水平方向のフィルタ対象境界における処理が行われる。従って、垂直方向であるＣｈｉｐ分割境界を対象としてＤＦ処理を行う場合には、フィルタ対象境界から最大４画素の範囲までに位置している画素の画素値が変更される可能性を有している。
【００５８】
図４Ｂに表されている矢印［Ａ］は、Ｃｈｉｐ分割境界から４画素以内の範囲を表しており、垂直方向のＣｈｉｐ分割境界に対してＤＦ処理を行った場合に画素値が変更される可能性を有している画素の存在範囲を表している。
【００５９】
また、前述したように、ＳＡＯ処理は、処理対象画素から１画素の範囲までに位置している画素を参照し、これらの画素に基づいて当該処理対象画素の画素値を変更する処理であるといえる。従って、垂直方向のＣｈｉｐ分割境界に対してＤＦ処理に続いてＳＡＯ処理を行った場合には、画素値が変更される可能性がある画素の範囲は、当該Ｃｈｉｐ分割境界から最大５画素の範囲へと拡大する。
【００６０】
図４Ｂに表されている矢印［Ｂ］は、垂直方向のＣｈｉｐ分割境界から５画素以内の範囲を表している。つまり、矢印［Ｂ］で表されている範囲は、垂直方向のＣｈｉｐ分割境界に対してＤＦ処理に続いてＳＡＯ処理を行った場合に画素値がＤＦ処理前のものから変更される可能性を有している画素の存在範囲を表している。
【００６１】
また、矢印［Ｃ］は垂直方向のＣｈｉｐ分割境界から６画素以内の範囲を表している。この範囲は、垂直方向のＣｈｉｐ分割境界から５画素以内の範囲（すなわち矢印［Ｂ］の範囲）に位置している画素の各々を処理対象画素としてＳＡＯ処理が行われる場合における参照対象画素の存在範囲を表している。
【００６２】
ここで、矢印［Ｃ］の範囲に含まれる、水平方向のＣｈｉｐ分割境界から６画素目の位置の画素に注目する。これらの画素の画素値は、これらの画素を処理対象画素とする、他のフィルタ対象境界に対してのＤＦ処理を行った結果の画素値であることは、図４Ａにおける水平方向のＣｈｉｐ分割境界から５画素目の位置の画素と同様である。
【００６３】
図４Ｂに表されているように、ＤＦ処理はフィルタ対象境界を基準の境界とする４画素×４画素のブロック単位で処理が行われる。また、ＤＦ処理は、フィルタ対象境界から最大３画素の範囲までに位置している画素の画素値を変更する可能性がある。従って、垂直方向のＣｈｉｐ分割境界から６画素目の位置の画素を処理対象画素とする、他のフィルタ対象境界に対してのＤＦ処理では、Ｃｈｉｐ分割境界から８画素内側のフィルタ対象境界のＤＦ処理結果も必要となるため、当該Ｃｈｉｐ分割境界から１２画素までの範囲の画素が参照対象画素となる。つまり、垂直方向のＣｈｉｐ分割境界に対してＤＦ処理に続いてＳＡＯ処理を行う場合では、当該Ｃｈｉｐ分割境界から１２画素以内の範囲の画素がこの組み合わせの処理における参照対象画素となる。
【００６４】
図４Ｂにおける矢印［Ｄ］は垂直方向のＣｈｉｐ分割境界から１２画素以内の範囲を表しており、当該Ｃｈｉｐ分割境界に対してＤＦ処理に続いてＳＡＯ処理を行う場合における参照対象画素の存在範囲を表している。これらの参照対象画素が、垂直方向のＣｈｉｐ分割境界におけるループ内フィルタ１０６の処理に関与することとなる。
【００６５】
以上のように、Ｃｈｉｐ分割境界が水平方向、垂直方向の場合、それぞれＣｈｉｐ分割境界から８画素、１２画素以内の広い範囲に位置する画素が、Ｃｈｉｐ分割境界におけるループ内フィルタ１０６の処理における参照対象画素として関与するのである。
【００６６】
ところで、画面を分割して各分割領域を複数の処理装置に各々分担させて画面全体の動画像符号化処理を実現する場合、各処理装置は、自身が処理を担当する分割領域外の画素についての画素値データの管理は通常は行っていない。従って、各処理装置は、Ｃｈｉｐ分割境界におけるループ内フィルタ１０６の処理を行うには、処理担当の分割領域に隣接する分割領域を担当する処理装置から、Ｃｈｉｐ分割境界から８画素または１２画素以内の範囲に位置する画素の画素値データを転送してもらう必要がある。
【００６７】
そこで、ループ内フィルタ１０６をこれより説明するように構成することによって、Ｃｈｉｐ分割境界のループ内フィルタ１０６の処理のために隣接の分割領域を担当する処理装置から受け取るデータ転送量を削減する。
【００６８】
まず、水平方向であるＣｈｉｐ分割境界におけるループ内フィルタ１０６の処理においてのデータ転送量の削減手法について、図５Ａ及び図５Ｂを用いて説明する。
【００６９】
図５Ａは、画素の位置とＤＦ処理による画素値の変化との関係を表している。
図５Ａにおいて、黒丸印の位置の画素及び網掛けが付されている丸印の位置の画素は、どちらも、水平方向であるＣｈｉｐ分割境界におけるＤＦ処理を行った場合に画素値が変更される可能性のある画素を表している。このうち、黒丸印の位置の画素は、水平エッジであるＣｈｉｐ分割境界におけるＤＦ処理を行った場合に画素値が変更される可能性のある画素を表している。
【００７０】
一方、図５Ａにおいて、斜線が付されている丸印の位置の画素及び白丸印の位置の画素は、どちらも、水平方向エッジのフィルタ対象境界におけるＤＦ処理を行っても画素値が変更されない画素を表している。このうち、斜線が付されている丸印の位置の画素は、垂直エッジのフィルタ対象境界におけるＤＦ処理を行った場合には画素値が変更される可能性のある画素を表している。そして、白丸印の位置の画素は、垂直エッジのフィルタ対象境界におけるＤＦ処理を行っても画素値が変更されない画素を表している。
【００７１】
ここで、以下の説明で用いる用語を定義しておく。
前述したように、ＤＦ処理は、画面におけるブロックに対して行われる、フィルタ対象境界を挟んで当該ブロックに隣接するブロックに含まれる画素の画素値に基づいたフィルタ処理である。そこで、Ｃｈｉｐ分割境界についてのＤＦ処理における処理対象のブロックを「特定ブロック」と称することとし、特定ブロックにＣｈｉｐ分割境界とは反対側で隣接するブロックを「特定隣接ブロック」称することとする。図５Ａにおいて、［Ａ］の範囲に含まれるブロックが特定ブロックであり、［Ｂ］の範囲に含まれるブロックが特定隣接ブロックである。
【００７２】
図５Ａを参照すると、水平方向のＣｈｉｐ分割境界から４画素以上離れている画素は、当該Ｃｈｉｐ分割境界である水平エッジにおけるＤＦ処理による影響を受けないことが分かる。また、前述したように、ループ内フィルタ１０６の処理においてＤＦ処理後に行われるＳＡＯ処理は、処理対象画素から１画素の範囲までに位置している画素を参照し、これらの画素に基づいて当該処理対象画素の画素値を変更する処理である。
【００７３】
そこで、特定隣接ブロック内の画素を含む、水平方向のＣｈｉｐ分割境界から５画素以上の範囲の画素については、図５Ａに表されているＤＦ処理の後に通常のＳＡＯ処理を行ってループ内フィルタ１０６の処理を完了させる。
【００７４】
一方、特定ブロックに含まれる、水平方向のＣｈｉｐ分割境界から４画素までの範囲の画素についてのループ内フィルタ１０６の処理については、以下のようにして行う。
【００７５】
まず、特定ブロックに含まれる、水平方向のＣｈｉｐ分割境界から４画素までの範囲の画素について、ＤＦ処理を施す。このＤＦ処理においては、参照対象画素として、当該Ｃｈｉｐ分割境界に接する分割領域の処理を担当する他の処理装置より、当該Ｃｈｉｐ分割境界から４画素までの範囲の画素についてのＤＦ処理前の画素値データの転送を受ける。
【００７６】
なお、このＤＦ処理は、水平方向のＣｈｉｐ分割境界に接する特定ブロックに対し、特定ブロックに含まれる画素及び当該Ｃｈｉｐ分割境界を挟んで当該特定ブロックに対向するブロックに含まれる画素の画素値に基づいて行われるフィルタ処理であるといえる。つまり、このＤＦ処理においては、参照対象画素として、当該対向するブロックを含む画像領域の処理を担当する他の処理装置より、当該対向するブロックに含まれる画素についてのＤＦ処理前の画素値データの転送を受ける。以降、水平方向であるＣｈｉｐ分割境界においてのＤＦ処理を「水平境界ＤＦ処理」と称することとする。
【００７７】
次に、受け取った画素値データを用いて水平境界ＤＦ処理を施した後の画素に対してＳＡＯ処理を施す。このＳＡＯ処理においては、参照対象画素として、当該Ｃｈｉｐ分割境界に接する分割領域の処理を担当する他の処理装置より、当該Ｃｈｉｐ分割境界から５画素目の範囲の画素についてのＤＦ処理後の画素値データの転送を受ける。つまり、このＳＡＯ処理においては、参照対象画素として、前述の対向するブロックを含む領域の処理を担当する他の処理装置より、当該対向するブロックにＣｈｉｐ分割境界とは反対側で隣接する画素についてのＤＦ処理後の画素値データの転送を受ける。
【００７８】
図５Ｂは、水平方向のＣｈｉｐ分割境界から４画素までの範囲の画素についてのループ内フィルタ１０６の処理を上述のようにして行う場合に、当該Ｃｈｉｐ分割境界に接する分割領域の処理を担当する処理装置から転送を受ける画素の位置を表したものである。
【００７９】
図５Ｂにおいて、［Ａ］の範囲に位置する画素、すなわち、水平方向のＣｈｉｐ分割境界から４画素までの範囲に位置する画素（前述の対向するブロックに含まれる画素）は、水平境界ＤＦ処理のための参照対象画素として転送を受ける画素である。これらの画素についてはＤＦ処理前の画素値データを転送対象のデータとする。また、図５Ｂにおいて、［Ｂ］の範囲に位置する画素、すなわち、水平方向のＣｈｉｐ分割境界から５画素目の画素（当該Ｃｈｉｐ分割境界とは反対側で前述の対向するブロックに隣接する画素）は、ＳＡＯのための参照対象画素として転送を受ける画素である。これらの画素についてはＤＦ処理後の画素値データを転送対象のデータとする。
【００８０】
水平方向のＣｈｉｐ分割境界に対してのループ内フィルタ１０６の処理をこのようにすることで、画素値データの転送対象となる画素する範囲が、Ｃｈｉｐ分割境界から８画素までの範囲から５画素までの範囲へと狭くなり、結果としてデータ転送量が削減される。
【００８１】
次に、垂直方向であるＣｈｉｐ分割境界においてのループ内フィルタ１０６の処理におけるデータ転送量の削減手法について、図６Ａ及び図６Ｂを用いて説明する。
【００８２】
図６Ａは、画素の位置とＤＦ処理による画素値の変化との関係を表している。
図６Ａにおいて、黒丸印の位置の画素は、垂直方向であるＣｈｉｐ分割境界におけるＤＦ処理を行った場合に画素値が変更される可能性のある画素を表している。
【００８３】
一方、また、網掛けが付されている丸印の位置の画素、斜線が付されている丸印の位置の画素、及び白丸印の位置の画素は、いずれも、垂直方向であるＣｈｉｐ分割境界におけるＤＦ処理を行っても画素値が変更されない画素を表している。このうち、網掛けが付されている丸印の位置の画素は、水平エッジのフィルタ対象境界におけるＤＦ処理を行った場合に画素値が変更される可能性のある画素を表している。また、斜線が付されている丸印の位置の画素及び白丸印の位置の画素は、どちらも、水平エッジのフィルタ対象境界におけるＤＦ処理を行っても画素値が変更されない画素を表している。このうち、斜線が付されている丸印の位置の画素は、垂直エッジであるフィルタ対象境界におけるＤＦ処理を行った場合には画素値が変更される可能性のある画素を表している。そして、白丸印の位置の画素は、垂直エッジであるフィルタ対象境界におけるＤＦ処理を行っても画素値が変更されない画素を表している。
【００８４】
図６Ａを参照すると、垂直方向のＣｈｉｐ分割境界から５画素以上離れている画素は、Ｃｈｉｐ分割境界におけるＤＦ処理による影響を受けないことが分かる。但し、前述したように、ループ内フィルタ１０６の処理においてＤＦ処理後に行われるＳＡＯ処理は、処理対象画素から１画素の範囲までに位置している画素を参照し、これらの画素に基づいて当該処理対象画素の画素値を変更する処理である。このため、垂直方向のＣｈｉｐ分割境界から５画素目の位置の画素を処理対象画素とするＳＡＯ処理では、当該Ｃｈｉｐ分割境界から４画素目の位置の画素が参照される。この４画素目の位置の画素には、図６Ａにおいて黒丸印で表されている画素、すなわち、垂直方向であるＣｈｉｐ分割境界におけるＤＦ処理を行った場合に画素値が変更される可能性のある画素が含まれている。
【００８５】
そこで、まず、特定隣接ブロック内の画素を含む、垂直方向のＣｈｉｐ分割境界から５画素以上の範囲の画素については、ＤＦ処理の後にＳＡＯ処理を行うようにする。但し、特定隣接ブロックに含まれる画素へのＳＡＯ処理については処理モードを制限し、当該Ｃｈｉｐ分割境界から４画素目の位置を参照する処理モードのＳＡＯ処理を行わないようにする。
【００８６】
なお、垂直方向のＣｈｉｐ分割境界から４画素目の位置の画素とは、言い換えれば、特定ブロックに含まれる画素のうちの、特定隣接ブロックに隣接する画素といえる。この画素を「特定隣接画素」と称することとする。つまり、特定隣接ブロックに含まれる画素へのＳＡＯ処理については処理モードを制限し、特定隣接画素以外の画素を参照対象画素とするＳＡＯ処理を行うようにする。
【００８７】
但し、特定隣接画素は、垂直方向であるフィルタ対象境界におけるＤＦ処理を行った場合には画素値が変更される可能性はあるものの、実際には当該ＤＦ処理によって変更されないこともある。そこで、特定隣接画素の画素値がＤＦ処理によって変更されない場合には、上述したＳＡＯ処理における処理モードの制限を行わないようにしてもよい。
【００８８】
一方、特定ブロックに含まれる、垂直方向のＣｈｉｐ分割境界から４画素までの範囲の画素についてのループ内フィルタ１０６の処理については、以下のようにして行う。
【００８９】
まず、特定ブロックに含まれる、垂直方向のＣｈｉｐ分割境界から４画素までの範囲の画素について、ＤＦ処理を施す。このＤＦ処理においては、参照対象画素として、当該Ｃｈｉｐ分割境界に接する分割領域の処理を担当する他の処理装置より、当該Ｃｈｉｐ分割境界から４画素までの範囲の画素についてのＤＦ処理前の画素値データの転送を受ける。
【００９０】
なお、このＤＦ処理は、垂直方向のＣｈｉｐ分割境界に接する特定ブロックに対し、当該特定ブロックに含まれる画素及び当該Ｃｈｉｐ分割境界を挟んで当該特定ブロックに対向するブロックに含まれる画素の画素値に基づいて行われるフィルタ処理であるといえる。つまり、このＤＦ処理においては、参照対象画素として、当該対向するブロックを含む画像領域の処理を担当する他の処理装置より、当該対向するブロックに含まれる画素についてのＤＦ処理前の画素値データの転送を受ける。以降、垂直方向であるＣｈｉｐ分割境界においてのＤＦ処理を「垂直境界ＤＦ処理」と称することとする。
【００９１】
次に、受け取った画素値データを用いて垂直境界ＤＦ処理を施した後の画素に対してＳＡＯ処理を施す。このＳＡＯ処理においては、参照対象画素として、当該Ｃｈｉｐ分割境界に接する分割領域の処理を担当する他の処理装置より、Ｃｈｉｐ分割境界から５画素目の範囲の画素についてのＤＦ処理後の画素値データの転送を受ける。つまり、このＳＡＯ処理においても、参照対象画素として、特定隣接ブロックを含む領域の処理を担当する他の処理装置より、当該Ｃｈｉｐ分割境界とは反対側で特定隣接ブロックに隣接する画素についてのＤＦ処理後の画素値データの転送を受ける。
【００９２】
図６Ｂは、垂直方向のＣｈｉｐ分割境界から４画素までの範囲の画素についてのループ内フィルタ１０６の処理を上述のようにして行う場合に、当該Ｃｈｉｐ分割境界に接する分割領域の処理を担当する処理装置から転送を受ける画素の位置を表したものである。
【００９３】
図６Ｂにおいて、［Ａ］の範囲に位置する画素、すなわち、垂直方向のＣｈｉｐ分割境界から４画素までの範囲に位置する画素（前述の対向するブロックに含まれる画素）は、垂直境界ＤＦ処理のための参照対象画素として転送を受ける画素である。これらの画素についてはＤＦ処理前の画素値データを転送対象のデータとする。また、図６Ｂにおいて、［Ｂ］の範囲に位置する画素、すなわち、垂直方向のＣｈｉｐ分割境界から５画素目の画素（当該Ｃｈｉｐ分割境界とは反対側で前述の対向するブロックに隣接する画素）は、ＳＡＯ処理のための参照対象画素として転送を受ける画素である。これらの画素についてはＤＦ処理後の画素値データを転送対象のデータとする。
【００９４】
垂直方向のＣｈｉｐ分割境界に対してのループ内フィルタ１０６の処理をこのようにすることで、画素値データの転送対象となる画素する範囲が、Ｃｈｉｐ分割境界から８画素までの範囲から５画素までの範囲へと狭くなり、結果としてデータ転送量が削減される。
【００９５】
なお、以下の説明では、水平境界ＤＦ処理と垂直境界ＤＦ処理との区別が不要の場合には、単に「境界ＤＦ処理」と称することとする。つまり、境界ＤＦ処理は、特定の境界線（Ｃｈｉｐ分割境界）に接する特定ブロックに対して行われる、当該境界線を挟んで当該特定ブロックに隣接する対向ブロックに含まれる画素の画素値に基づいたＤＦ処理であるといえる。
【００９６】
次に図７について説明する。図７は、図１におけるループ内フィルタ１０６の構成の一例である。
【００９７】
図７のループ内フィルタ１０６は、フィルタ処理部２００−１及び２００−２を有している。フィルタ処理部２００−１及び２００−２は、画像をＣｈｉｐ分割境界で２つに分割した分割領域のうちの１つを各々が担当する。
【００９８】
フィルタ処理部２００−１及び２００−２の各々には、ループ内フィルタ１０６に入力される、図１の動画像符号化装置１００における局部復号画像のうち、自身が処理を担当する分割領域の画像が入力される。この分割領域の画像は、複数の矩形のブロックに分割されている。
【００９９】
フィルタ処理部２００−１とフィルタ処理部２００−２とは同一の構成を有している。以下、フィルタ処理部２００−１の構成について説明する。
【０１００】
フィルタ処理部２００−１は、ＤＦ処理部２０１、ＳＡＯ処理部２０２、ＳＡＯ処理制御部２０３、及びメモリ２０４を有している。
【０１０１】
ＤＦ処理部２０１には分割領域の画像が入力される。この画像を「ＤＦ前画像」と称することとする。ＤＦ処理部２０１は、ＤＦ前画像に対し、フィルタ制御部１０７から送られてくるＤＦ処理用パラメータに基づいてＤＦ処理を施す。ＤＦ処理用パラメータは、例えば、ブロック境界を挟む両側のブロックについての符号化情報である。ＤＦ前画像に対してＤＦ処理が施されてＤＦ処理部２０１から出力される画像を「ＤＦ後画像」と称することとする。
【０１０２】
前述したようにＤＦ処理は第１フィルタ処理の一例である。従って、ＤＦ処理部２０１では、複数の矩形のブロックに分割されている局部復号画像の画面における各ブロックに対して、当該各ブロックに含まれる画素及び当該各ブロックに隣接するブロックに含まれる画素の画素に基づいた第１フィルタ処理が行われる。このＤＦ処理部２０１は第１フィルタ処理部の一例である。
【０１０３】
ＳＡＯ処理部２０２には、ＤＦ後画像に対し、フィルタ制御部１０７から送られてくるＳＡＯ処理用パラメータに基づいてＳＡＯ処理を施す。ＳＡＯ処理用パラメータは、例えばオフセット量などである。ＤＦ後画像に対してＳＡＯ処理が施されてＳＡＯ処理部２０２から出力される画像を「ＳＡＯ後画像」と称することとする。
【０１０４】
フィルタ処理部２００−１のＳＡＯ処理部２０２から出力されるＳＡＯ後画像はフレームメモリ２１０−１に格納される。また、フィルタ処理部２００−２のＳＡＯ処理部２０２から出力されるＳＡＯ後画像はフレームメモリ２１０−２に格納される。
【０１０５】
前述したように、ＳＡＯ処理は第２フィルタ処理の一例である。従って、ＳＡＯ処理部２０２では、第１フィルタ処理が行われた後の各ブロックに対して、当該各ブロックに含まれる画素及び当該各ブロックに隣接する画素の画素値に基づいた第２フィルタ処理が行われる。このＳＡＯ処理部２０２は第２フィルタ処理部の一例である。
【０１０６】
ＳＡＯ処理制御部２０３は、ＤＦ処理部によるＤＦ処理が、Ｃｈｉｐ分割境界に接する特定ブロックに含まれる画素のうちの、特定隣接ブロックと隣接する特定隣接画素の画素値を変化させる可能性を有している場合に、ＳＡＯ処理部２０２を制御する。この制御では、当該特定隣接ブロックに対するＳＡＯ処理を、特定隣接画素以外の画素に基づくものに制限して行わせるようにする。この制御により、特定ブロックに含まれる画素を常に用いることなく特定隣接ブロックに対するＳＡＯ処理が行われる。従って、特定ブロックに含まれる画素のＤＦ処理後の画素値の算出に必要な画素の画素値データの転送を他の処理装置から受けなくて済むようになり、処理装置間で転送されるデータ量が減る。
【０１０７】
なお、ＳＡＯ処理制御部２０３は、特定ブロックに対するＤＦ処理が特定隣接画素の画素値を変化させるか否かを判定するようにしてもよい。この場合において、ＳＡＯ処理制御部２０３は、ＤＦ処理が特定隣接画素の画素値を変化させないと判定した場合には、特定隣接ブロックに対するＳＡＯ処理への上述の制限を行わないようにＳＡＯ処理部２０２を制御する。
【０１０８】
メモリ２０４は、フィルタ処理部２００−１から転送するデータを一時的に格納する記憶装置である。このメモリ２０４には、ＤＦ後画像の画素のうち、特定隣接ブロックに含まれる画素であって特定隣接画素に隣接する画素の画素値データが格納される。また、メモリ２０４には、ＤＦ前画像の画素のうちの特定ブロックに含まれる画素の画素値データ、並びに、Ｃｈｉｐ分割境界についてのＤＦ処理及びＳＡＯ処理にそれぞれ用いられるＤＦ処理用パラメータ及びＳＡＯ処理用パラメータのデータも格納される。
【０１０９】
フィルタ処理部２００−１のメモリに一旦格納された上述のデータは、その後、境界処理用データメモリ２２０−１に転送される。また、フィルタ処理部２００−２のメモリに一旦格納された上述のデータは、その後、境界処理用データメモリ２２０−２に転送される。
【０１１０】
分割境界フィルタ処理部２３０はＣｈｉｐ分割境界についてのＤＦ処理及びＳＡＯ処理を行う。分割境界フィルタ処理部２３０は、境界ＤＦ処理部２３１及び境界ＳＡＯ処理部２３２を備えている。
【０１１１】
境界ＤＦ処理部２３１は、境界処理用データメモリ２２０−１及び２２０−２の各々に格納されている、Ｃｈｉｐ分割境界を挟む一対の特定ブロックの各々に含まれる画素値に基づいたＤＦ処理を、当該一対の特定ブロックの各々に対して行う。このＤＦ処理では、Ｃｈｉｐ分割境界についてのＤＦ処理のためのＤＦ処理用パラメータが境界処理用データメモリ２２０−１及び２２０−２から読み出されて用いられる。この境界ＤＦ処理部２３１も第１フィルタ処理部の一例である。
【０１１２】
境界ＳＡＯ処理部２３２は、境界ＤＦ処理部２３１によるＤＦ処理後の上記一対の特定ブロックの各々に対してＳＡＯ処理を行う。このＳＡＯ処理は、当該ＤＦ処理後の一対の特定ブロックに含まれる画素と、境界処理用データメモリ２２０−１及び２２０−２に格納されている、ＤＦ後画像の画素のうち特定隣接ブロックに含まれる画素であって特定隣接画素に隣接する画素との画素値に基づく。また、このＳＡＯ処理では、Ｃｈｉｐ分割境界についてのＳＡＯ処理のためのＳＡＯ処理用パラメータが分割境界処理用データメモリ２２０−１及び２２０−２から読み出されて用いられる。この境界ＳＡＯ処理部２３２も第２フィルタ処理部の一例である。
【０１１３】
境界ＳＡＯ処理部２３２によりＳＡＯ処理が行われた後の上記一対の特定ブロックに含まれる画素の画素値データは、フレームメモリ２１０−１及び２１０−２に格納される。
【０１１４】
フレームメモリ２１０−１には、フィルタ処理部２００−１による処理後のＳＡＯ後画像が格納されているので、このうちの特定ブロックの部分を、分割境界フィルタ処理部２３０による処理後の一対の特定ブロックのうちの対応するものに置き換えて格納する。また、フレームメモリ２１０−２には、フィルタ処理部２００−２による処理後のＳＡＯ後画像が格納されており、このうちの特定ブロックの部分を、分割境界フィルタ処理部２３０による処理後の一対の特定ブロックのうちの対応するものに置き換えて格納する。このフレームメモリ２１０−１及び２１０−２は、図１におけるフレームメモリ１０８に相当するものである。つまり、フレームメモリ２１０−１及び２１０−２に各々格納されている画像を結合することで、ループ内フィルタ１０６によるフィルタリング処理後の画像が得られる。
【０１１５】
次に、ＳＡＯ処理制御部２０３による制御処理について説明する。図８は、ＳＡＯ処理制御部２０３が行うＳＡＯ処理制御処理の第１の例の処理内容を図解したフローチャートである。
【０１１６】
この図８の処理は、ＳＡＯ処理部２０２によるＳＡＯ処理の対象である、ＤＦ後画像を構成する各画素について行われる。
【０１１７】
図８において、まず、Ｓ２０１において、ＳＡＯ処理制御部２０３は、処理対象のブロックが、前述した特定隣接ブロック（特定ブロックにＣｈｉｐ分割境界とは反対側で隣接するブロック）の画素を含むブロックであるか否かを判定する処理を行う。ここで、ＳＡＯ処理制御部２０３は、特定隣接ブロックの画素を含むブロックであるとの判定を下したとき（判定結果がＹｅｓのとき）にはＳ２０２に処理を進める。一方、ＳＡＯ処理制御部２０３は、特定隣接ブロックの画素を含むブロックではないとの判定を下したとき（判定結果がＮｏのとき）にはＳ２０４に処理を進める。
【０１１８】
次に、Ｓ２０２において、ＳＡＯ処理制御部２０３は、処理対象の画素を含む特定隣接ブロックに隣接している特定ブロックが接しているＣｈｉｐ分割境界が、画面における垂直方向であるか否かを判定する処理を行う。ここで、ここで、ＳＡＯ処理制御部２０３は、Ｃｈｉｐ分割境界が画面における垂直方向であるとの判定を下したとき（判定結果がＹｅｓのとき）にはＳ２０３に処理を進める。一方、ＳＡＯ処理制御部２０３は、Ｃｈｉｐ分割境界が画面における垂直方向ではない（すなわち画面における水平方向である）との判定を下したとき（判定結果がＮｏのとき）にはＳ２０４に処理を進める。
【０１１９】
Ｓ２０２の判定処理の判定結果がＹｅｓとなる場合は、特定ブロックに対するＤＦ処理が特定隣接画素の画素値を変化させる可能性を有している場合である。そこで、ＳＡＯ処理制御部２０３は、Ｓ２０３において、ＳＡＯ処理部２０２を制御して、特定隣接ブロックに対するＳＡＯ処理を、特定隣接画素以外の画素に基づくものに制限して行う処理モードで処理させるようにする処理を行う。そして、その後、ＳＡＯ処理制御部２０３はこの図８の処理を終了する。
【０１２０】
一方、Ｓ２０２判定処理の判定結果がＮｏとなる場合は、特定ブロックに対するＤＦ処理では特定隣接画素の画素値が変化しないことが確実である場合である。Ｓ２０４では、ＳＡＯ処理制御部２０３は、ＳＡＯ処理部２０２を制御して、ＳＡＯ処理における処理モードに対する上述した制限を解除して、ＳＡＯ処理における当該制限を行わないようにする処理を行い、この後はこの図８の処理を終了する。
【０１２１】
以上までの処理がＳＡＯ処理制御処理の第１の例である。
ここで、図８のＳ２０３の処理における、ＳＡＯ処理に対する処理モードの制限について説明する。
【０１２２】
前述したように、ＳＡＯ処理は、エッジオフセット処理とバンドオフセット処理とを含む処理である。このうちのバンドオフセット処理は、処理対象画素に基づいて当該処理対象画素自身の画素値を変更するものであるから、特定隣接ブロックに対するバンドオフセット処理が、特定隣接画素に基づいて行われることはない。一方、エッジオフセット処理は、処理対象の画素と、当該処理対象の画素を囲む８個の隣接画素のうちの２個との相対的な位置関係及び画素値の大小関係に基づいて、当該処理対象の画素にオフセットを与えるというものである。従って、特定隣接ブロックに対するエッジオフセット処理では、特定隣接画素に基づいて行われることがある。
【０１２３】
ここで、図９を用いて、エッジオフセット処理におけるクラスを説明する。ＨＥＶＣでは、エッジオフセット処理において対象画素に与えるオフセット量の決定のために参照される、処理対象の画素と２個の隣接画素との相対位置関係について、４種類のエッジオフセットクラスが定義されている。このクラスで定義されている画素の配列を図解したものが図９である。
【０１２４】
図９において、クラス０は、処理対象画素と当該処理対象画素の両側で対向して隣接する一対の隣接画素とが画面における水平方向（０度の方向）に配列されているクラスである。また、クラス１は、処理対象画素と当該処理対象画素の両側で対向して隣接する一対の隣接画素とが画面における垂直方向（９０度の方向）に配列されているクラスである。更に、クラス２は、処理対象画素と当該処理対象画素の両側で対向して隣接する一対の隣接画素とが画面における左上から右下の方向（斜め４５度の方向）に配列されているクラスである。そして、クラス３は、処理対象画素と当該処理対象画素の両側で対向して隣接する一対の隣接画素とが画面における左下から右上の方向（斜め１３５度の方向）に配列されているクラスである。
【０１２５】
図９に示したエッジオフセットクラスのうち、クラス０、２、及び３は、処理対象の画素に対して水平方向若しくは斜め方向の隣接画素がエッジオフセット処理において参照される。このため、Ｃｈｉｐ分割境界が画面における垂直方向である場合における特定隣接ブロックに対するエッジオフセット処理においてこれらのクラスを選択すると、処理のために特定隣接画素が参照されてしまう。
【０１２６】
そこで、ＳＡＯ処理制御部２０３は、図８のＳ２０３の処理において、ＳＡＯ処理部２０２を制御して、エッジオフセット処理を実行する場合には、クラス１での処理を行わせるようにする。クラス１は処理対象画素と隣接画素とが画面における垂直方向に配列されているので、このようにすることで、Ｃｈｉｐ分割境界が画面における垂直方向である場合における特定隣接ブロックに対するエッジオフセット処理において、特定隣接画素が参照されない。
【０１２７】
次に、ＳＡＯ処理制御部２０３が行うＳＡＯ処理制御処理の第２の例について、図１０を用いて説明する。
【０１２８】
前述した第１の例では、特定隣接ブロックに隣接している特定ブロックが接しているＣｈｉｐ分割境界が画面における垂直方向である場合に、特定ブロックに対するＤＦ処理が特定隣接画素の画素値を変化させる可能性を有しているとの判定が下される。しかし、この場合に該当しても、実際には特定ブロックに対するＤＦ処理が適用されない場合がある。これより説明する第２の例では、この特定ブロックに対するＤＦ処理が適用されない場合を特定し、この場合には、ＳＡＯ処理における処理モードに対する前述した制限を行わないようにするものである。
【０１２９】
図２Ｂを用いて説明したように、ＤＦ処理は、フィルタ対象境界から最大４画素の範囲までに位置している画素の画素値を参照して、フィルタ対象境界から最大３画素の範囲までに位置している画素の画素値を変更する処理である。また、図３を用いて説明したように、ＤＦ処理は、画面における垂直エッジのフィルタ対象境界におけるＤＦ処理が先に行われ、その後で、画面における水平エッジのフィルタ対象境界におけるＤＦ処理が行われる。従って、Ｃｈｉｐ分割境界が画面における垂直方向である場合における特定ブロックに対するＤＦ処理のうちの垂直エッジのフィルタ対象境界におけるＤＦ処理では、特定隣接画素の画素値は変化しない。つまり、この場合において特定隣接画素の画素値を変化させるのは、水平エッジのフィルタ対象境界における特定ブロックに対するＤＦ処理である。
【０１３０】
ＨＥＶＣでは、フィルタ対象境界は、８画素×８画素のブロックの境界であって、且つ、予測ユニット（Prediction Unit：ＰＵ）又は変換ユニット（Transform Unit：ＴＵ）の境界であると定められている。ここで、ＰＵは、動画像符号化装置１００での画面予測の処理における単位ブロックである。また、ＴＵは、動画像符号化装置１００での直交変換の処理における単位ブロックである。ここでは、このフィルタ対象境界を「判定対象フィルタ境界」と称することとする。
【０１３１】
ここで、後の説明のため、判定対象フィルタ境界を挟んで隣接している一対の特定ブロック内の画素のうち、特定隣接画素とＣｈｉｐ分割境界に隣接している画素の各々について、図１０に図解しているように、配置に応じた識別名を付しておく。
【０１３２】
すなわち、一対の特定ブロックのうちの一方である特定ブロックＰに含まれている画素のうちＣｈｉｐ分割境界に隣接している画素については、判定対象フィルタ境界から近い順に、p_0,0、p_1,0、p_2,0、及びp_3,0と名称を付す。また、当該特定ブロックＰに含まれている画素のうち特定隣接画素については、判定対象フィルタ境界から近い順に、p_0,3、p_1,3、p_2,3、及びp_3,3と名称を付す。更に、一対の特定ブロックのうちの他方である特定ブロックＱに含まれている画素のうちＣｈｉｐ分割境界に隣接している画素については、判定対象フィルタ境界から近い順に、q_0,0、q_1,0、q_2,0、及びq_3,0と名称を付す。そして、当該特定ブロックＱに含まれている画素のうち特定隣接画素については、判定対象フィルタ境界から近い順に、q_0,3、q_1,3、q_2,3、及びq_3,3と名称を付す。
【０１３３】
ＨＥＶＣでは、以下の２つの条件のどちらかが成立する場合には、判定対象フィルタ境界を挟んで隣接している一対の特定ブロックＰ及びＱに対するＤＦ処理は行われない。
［１］判定対象フィルタ境界についての境界強度値Ｂｓが１以上でない（０である）こと。
［２］特定ブロックＰ及びＱに含まれる画素の画素値について、下記の［式１］が成立しないこと。
【０１３４】
|p_2.0-2*p_1.0+p_0.0|+|p_2.3-2*p_1.3+p_0.3|+
|q_2.0-2*q_1.0+q_0.0|+|q_2.3-2*q_1.3+q_0.3|<β  …………  ［式１］
【０１３５】
なお、境界強度値Ｂｓは、判定対象フィルタ境界におけるブロック歪みの強さを表す指標であり、この値が０である場合とは、判定対象フィルタ境界にはブロック歪みが無いと判定する場合である。より具体的には、特定ブロックＰ及びＱの少なくとも一方のブロックが画面内予測のブロックである場合にはＢｓは２に設定される。また、特定ブロックＰ及びＱの両方のブロックが画面間予測のブロックである場合には、下記の３つの条件［ａ］、［ｂ］、及び［ｃ］のうちの少なくとも１つを充たす場合にはＢｓは１に設定される。そして、この他の場合にはＢｓは０に設定される。
［ａ］少なくとも一方の特定ブロックに０ではない直交変換係数含まれている。
［ｂ］特定ブロックＰと特定ブロックＱとの動きベクトルの差分が１画素以上である。
［ｃ］特定ブロックＰと特定ブロックＱとで、動き補償における参照画像が異なるか、若しくは、動きベクトルの本数が異なる。
【０１３６】
また、上記の［式１］の左辺は、元の画像（原画）の平坦度を表す指標を計算するためのものであり、「*」印は乗算を表している。右辺のβは閾値である。つまり、［式１］が成立する場合とは、元々の画像が平坦であると判定する場合である。なお、閾値βの値は、特定ブロックＰ及びＱの各々の量子化パラメータの平均値に所定のオフセットを与えて得られる値に基づいて定められる。
【０１３７】
ＳＡＯ処理制御処理の第２の例では、第１の例では特定隣接画素の画素値を変化させる可能性を有しているとの判定が下される場合であっても、上記の［１］及び［２］のどちらかの条件が成立しない場合には、特定隣接画素の画素値は変化しないとの判定を下す。そして、この判定が下された場合には、ＳＡＯ処理における処理モードに対する前述した制限を行わないようにする。但し、Ｃｈｉｐ分割境界の垂直エッジに対するＤＦ処理の影響を排除するために、上記の［２］の条件については、［式１］を［式２］に改めて特定隣接画素についての画素値のみで条件判定を行えるようにする。
【０１３８】
|p_2.3-2*p_1.3+p_0.3|+|q_2.3-2*q_1.3+q_0.3|<β  ………………  ［式２］
【０１３９】
ここで図１１について説明する。図１０は、ＳＡＯ処理制御部２０３が行うＳＡＯ処理制御処理の第２の例の処理内容を図解したフローチャートである。
【０１４０】
図１１において、図８に図解した第１の例のフローチャートにおけるものと同一の処理ステップには同一の処理ステップ番号を付しており、これらの処理ステップについては説明を省略する。
【０１４１】
図１１において、Ｓ２０２の判定結果がＹｅｓのときには、ＳＡＯ処理制御部２０３はＳ２１１に処理を進める。ＳＡＯ処理制御部２０３は、Ｓ２１１において、画面における垂直方向のＣｈｉｐ分割境界に接する特定ブロックについての全ての判定対象フィルタ境界の境界強度値Ｂｓを求め、そのいずれかが１以上であるか否かを判定する処理を行う。なお、境界強度値Ｂｓを求めるために使用される各種のパラメータは、フィルタ制御部１０７（図１）から受け取る。
【０１４２】
ＳＡＯ処理制御部２０３は、このＳ２１１の判定処理において、境界強度値Ｂｓが１以上である判定対象フィルタ境界が存在すると判定したとき（判定結果がＹｅｓのとき）には、Ｓ２１２に処理を進める。一方、ＳＡＯ処理制御部２０３は、境界強度値Ｂｓが１以上である判定対象フィルタ境界が存在しない（境界強度値Ｂｓが全て０である）と判定したとき（判定結果がＮｏのとき）には、前述したＳ２０４に処理を進める。
【０１４３】
次に、ＳＡＯ処理制御部２０３は、Ｓ２１２において、上述の全ての判定対象フィルタ境界のいずれかに、前掲した［式２］が成立するものが存在するか否かを判定する処理を行う。なお、式１に使用される各種のパラメータは、フィルタ制御部１０７（図１）から受け取る。
【０１４４】
ＳＡＯ処理制御部２０３は、このＳ２１２の判定処理において、前掲した［式２］が成立する判定対象フィルタ境界が存在すると判定したとき（判定結果がＹｅｓのとき）には、前述したＳ２０３に処理を進める。一方、ＳＡＯ処理制御部２０３は、前掲した［式２］が成立する判定対象フィルタ境界が存在しないと判定したとき（判定結果がＮｏのとき）には、前述したＳ２０４に処理を進める。
【０１４５】
上述した処理制御処理の第２の例をＳＡＯ処理制御部２０３が行うようにしてもよい。
次に、図１２について説明する。図１２は、動画像符号化処理を行う大規模集積回路装置の一例の機能ブロック図である。
【０１４６】
Large Scale Integration（ＬＳＩ）１０００は、ＨＥＶＣに準拠した動画像符号化処理を行う大規模集積回路装置である。なお、このＬＳＩ１０００は、画面を複数の領域に分割したときの分割領域のひとつに対する動画像符号化処理を担当する機能を有している。ＬＳＩ１０００は、Synchronous Dynamic Random Access Memory（ＳＤＲＡＭ）２０００が接続されて称される。
【０１４７】
ＬＳＩ１０００は、画像入力部１１００、符号化処理部１３００、分割境界領域フィルタ処理部１４００、チップ間データ転送ＩＦ１５００、メモリ制御部１６００、及び全体制御部１７００を備えている。
【０１４８】
画像入力部１１００は、入力画像である動画像を受信する。受信された入力画像は、メモリ制御部１６００を介してＳＤＲＡＭ２０００に格納される。
【０１４９】
ストリーム出力部１２００は、ＳＤＲＡＭ２０００に格納されている、動画像符号化処理によって得られた符号化データストリームを、メモリ制御部１６００を介して読み出して出力する。
【０１５０】
符号化処理部１３００は、入力画像である動画像に対して符号化処理を施して符号化データストリームを生成する。入力画像はＳＤＲＡＭ２０００からメモリ制御部１６００を介して読み出され、生成された符号化データストリームは、メモリ制御部１６００を介してＳＤＲＡＭ２０００へ格納される。
【０１５１】
分割境界領域フィルタ処理部１４００は、ＬＳＩ１０００が担当している分割領域における分割境界に接する特定ブロックについてのＤＦ処理及びＳＡＯ処理を行うものである。分割境界領域フィルタ処理部１４００は、処理に必要な各種のデータを、ＳＤＲＡＭ２０００における分割境界フィルタ用データ格納メモリ領域２１００からメモリ制御部１６００を介して取得する。また、分割境界領域フィルタ処理部１４００は、処理後のデータを、メモリ制御部１６００を介して、ＳＤＲＡＭ２０００におけるローカルデコード画像格納用フレームメモリ領域２２００へ格納する。つまり、分割境界領域フィルタ処理部１４００は図７における分割境界フィルタ処理部２３０の機能を提供する。また、ＳＤＲＡＭ２０００における分割境界フィルタ用データ格納メモリ領域２１００及びローカルデコード画像格納用フレームメモリ領域２２００は、それぞれ図７における境界処理用データメモリ２２０及びフレームメモリ２１０として機能する。
【０１５２】
チップ間データ転送ＩＦ１５００は、このＬＳＩ１０００が処理を担当している分割領域に隣接している分割領域の動画像符号化処理を担当する他の処理装置との間で各種のデータの授受を行う。
【０１５３】
メモリ制御部１６００は、画像入力部１１００、符号化処理部１３００、分割境界領域フィルタ処理部１４００、及びチップ間データ転送ＩＦ１５００と、ＳＤＲＡＭ２０００との間での各種のデータの授受の制御を行う。
【０１５４】
全体制御部１７００は、ＬＳＩ１０００に備えられている、画像入力部１１００、符号化処理部１３００、分割境界領域フィルタ処理部１４００、チップ間データ転送ＩＦ１５００、及びメモリ制御部１６００の各部の動作の制御を行う。
【０１５５】
次に、符号化処理部１３００の詳細構成について説明する。符号化処理部１３００は、データ転送インタフェース部１３１０、画像前処理部１３２０、画像符号化処理部１３３０、可変長符号化処理部１３４０、隣接画素／隣接情報バッファ１３５０、及びコーデック制御部１３６０を備えている。
【０１５６】
データ転送インタフェース部１３１０は、メモリ制御部１６００を介して、ＳＤＲＡＭ２０００との間で各種のデータの授受を行う。
【０１５７】
画像前処理部１３２０はイントラ予測部１３２１及び動きベクトル前段検索部１３２２を備えている。イントラ予測部１３２１は、入力画像に基づいて、画面内予測における予測モードの選択を行う。動きベクトル前段検索部１３２２は、画像符号化処理部１３３０で行われる動きベクトルの探索の前に動きベクトルの候補の絞込みを行う。
【０１５８】
画像符号化処理部１３３０は、ＳＤＲＡＭ２０００に格納されている入力画像を、メモリ制御部１６００を介して取得し、当該入力画像に対して符号化処理を施して符号化データを出力する。この画像符号化処理部１３３０の詳細構成について説明する。
【０１５９】
減算器（ＤＩＦＦ）１３３１は、入力画像と、当該入力画像についての予測画像との差分である予測誤差を求める。
【０１６０】
変換部（Ｔ）１３３２は、減算器１３３１から出力される予測誤差を直交変換し、得られた変換係数を出力する。
【０１６１】
量子化部（Ｑ）１３３３は、変換部１３３２から出力される変換係数を量子化して量子化データを得る。
【０１６２】
逆量子化部（ＩＱ）１３３４は、量子化部１３３３から出力される量子化データを逆量子化して変換係数を得る。
【０１６３】
逆変換部（ＩＴ）１３３５は、逆量子化部１３３４から出力される変換係数を逆直交変換して予測誤差を求める。
【０１６４】
動きベクトル探索部１３３６は、画像前処理部１３２０での処理結果を用いて動きベクトルの探索を行って動きベクトルを決定する。
【０１６５】
予測画生成部１３３７は、画像前処理部１３２０での処理結果を用いて画面内予測を行って予測画像を生成する。
【０１６６】
動き補償部１３３９は、逆変換部１３３５から出力される変換係数、動きベクトル探索部１３３６によって決定された動きベクトル、予測画生成部１３３７によって生成された予測画像を用いて局部復号画像を生成する。
【０１６７】
ループ内フィルタ（ＬＦ）１３３９は、局部復号画像に発生する、ブロック歪みやリンギングを低減させ、処理後の画像を、メモリ制御部１６００を介して、ＳＤＲＡＭ２０００におけるローカルデコード画像格納用フレームメモリ領域２２００に格納する。ループ内フィルタ１３３９は、図７におけるフィルタ処理部２００の機能を提供する。
【０１６８】
可変長符号化処理部１３４０は、Context Adaptive Binary Arithmetic Coding（ＣＡＢＡＣ）処理部１３４１を備えている。ＣＡＢＡＣ処理部１３４１は、量子化部１３３３から出力される量子化データに対しエントロピー符号化処理を行い、得られたデータを符号化データとして、メモリ制御部１６００を介してＳＤＲＡＭ２０００に格納する。
【０１６９】
隣接画素/隣接情報バッファ１３５０は、符号化処理部１３００内の処理で使用される隣接画素の情報などを格納しておくバッファである。
【０１７０】
ＣＯＤＥＣ制御部１３６０は、画像符号化処理部１３３０に備えられている各部の動作の制御を行う。
【０１７１】
図１２のＬＳＩ１０００は以上のような構成を有している。
次に、画面を分割したときの各分割領域を図１２のＬＳＩ１０００で分担して動画像符号化処理を行う場合における、隣接した分割領域を各々担当するＬＳＩ１０００での分割境界領域フィルタ処理のためのデータ転送の手順について、図１３を用いて説明する。
【０１７２】
図１３において、ＬＳＩ１０００−１及び１０００−２は、画面を分割したときの各分割領域を分担して動画像符号化処理を行う場合における、Ｃｈｉｐ分割領域を挟んで隣接している一対の分割領域を各々担当する大規模集積回路装置である。なお、ＬＳＩ１０００−１及び１０００−２は、どちらも、図１２に図解したＬＳＩ１０００と同一の構成を備えている。なお、チップ間データ転送ブリッジ３０００は、ＬＳＩ１０００−１とＬＳＩ１０００−２との間での各種データの授受の管理を行う。
【０１７３】
まず、ＬＳＩ１０００−１及び１０００−２は、それぞれ自身が備えているＬＦ１３３９−１及び１３３９−２を使用して、自身が担当している分割領域についてのＤＦ処理及びＳＡＯ処理を並行して実行する。ＬＳＩ１０００−１及び１０００−２は、これらの処理後の各分割領域の画像（ＳＡＯ処理後画像）を、ＳＤＲＡＭ２０００−１及び２０００−２におけるローカルデコード画像格納用フレームメモリ領域２２００−１及び２２００−２に各々格納する。（図１３における矢印［１］）
【０１７４】
次に、ＬＳＩ１０００−２は、Ｃｈｉｐ分割境界から４画素までの範囲の画素についてのＤＦ処理前の画素値データと、Ｃｈｉｐ分割境界から５画素目の範囲の画素についてのＤＦ処理後の画素値データとを、ＬＳＩ１０００−１へ転送する。これらの画素値データは、チップ間データ転送ブリッジ３０００を介してＬＳＩ１０００−１で受信され、ＳＤＲＡＭ２０００−１における分割境界フィルタ用データ格納メモリ領域２１００−１に格納される。（図１３における矢印［２］）また、ＬＳＩ１０００−２は、これらの転送データを、ＳＤＲＡＭ２０００−２における分割境界フィルタ用データ格納メモリ領域２１００−２に格納しておく。
【０１７５】
次に、ＬＳＩ１０００−１は、Ｃｈｉｐ分割境界から４画素までの範囲の画素についてのＤＦ処理前の画素値データと、Ｃｈｉｐ分割境界から５画素目の範囲の画素についてのＤＦ処理後の画素値データとを、ＬＳＩ１０００−２へ転送する。これらの画素値データは、チップ間データ転送ブリッジ３０００を介して、ＬＳＩ１０００−２で受信される。（図１３における矢印［３］）また、ＬＳＩ１０００−１は、これらの転送データを、ＳＤＲＡＭ２０００−１における分割境界フィルタ用データ格納メモリ領域２１００−１に格納しておく。
【０１７６】
次に、ＬＳＩ１０００−１及び１０００−２は、Ｃｈｉｐ分割境界についての特定ブロックに対するＤＦ処理を各々実行する。このＤＦ処理では、自身が有しているＣｈｉｐ分割境界から４画素までの範囲の画素のＤＦ処理前の画素値データと、転送されてきたＣｈｉｐ分割境界から４画素までの範囲の画素とのＤＦ処理前の画素値データとが用いられる。その後、ＬＳＩ１０００−１及び１０００−２は、このＤＦ処理後の特定ブロックに対するＳＡＯ処理を各々実行する。この処理では、このＤＦ処理後の特定ブロックに含まれる画素の画素値データと、自身が有しているＣｈｉｐ分割境界から５画素目の画素及び転送されてきたＣｈｉｐ分割境界から５画素目の画素のＤＦ処理後の画素値データとが用いられる。ＬＳＩ１０００−１及び１０００−２は、このＤＦ処理及びＳＡＯ処理に用いられる画素値データを、それぞれ、ＳＤＲＡＭ２０００−１及び２０００−２における分割境界フィルタ用データ格納メモリ領域２１００−１及び２１００−２から読み出して用いる。（図１３における矢印［４］）
【０１７７】
その後、ＬＳＩ１０００−１は、上述のＳＡＯ処理が実行された後の画素値データを、ＳＤＲＡＭ２０００−１におけるローカルデコード画像格納用フレームメモリ領域２２００−１における特定ブロックの画素についての格納位置に格納する。また、ＬＳＩ１０００−２も、上述のＳＡＯ処理が実行された後の画素値データを、ＳＤＲＡＭ２０００−２におけるローカルデコード画像格納用フレームメモリ領域２２００−２における特定ブロックの画素についての格納位置に格納する。（図１３における矢印［５］）
以上のようにして処理を行うことにより、ＬＳＩ１０００−１とＬＳＩ１０００−２との間でループ内フィルタ処理のために転送されるデータ量が少なくなる。
【０１７８】
一例として、Ｃｈｉｐ分割境界におけるループ内フィルタ処理を行うときの境界８画素当たりのデータ転送量の削減効果について説明する。
【０１７９】
Ｃｈｉｐ分割境界から８画素以内の範囲に位置する画素のＤＦ処理前の画素値データを転送して行う場合は、８画素×８画素＝６４画素分の画素値データが転送される。これに対し、Ｃｈｉｐ分割境界から８画素以内の範囲に位置する画素のＤＦ処理前の画素値データと当該境界から５画素目に位置するＤＦ処理後の画素値データとを転送する場合は、（４＋１）画素×８画素＝４０画素分となる。従って画素値データの転送量は３７．５パーセント削減される。これに加え、前者の場合にはＤＦ処理用のパラメータを４ブロック分転送するのに対し、後者の場合には２ブロック分のＤＦ処理用のパラメータの転送で済むので、ＤＦ処理用のパラメータの転送量が５０パーセント削減される。（なお、ＤＦ処理用パラメータ（予測モード（画面内・画面間）フラグ、動きベクトル、参照画像識別情報、係数有無フラグ、ＴＵエッジフラグ、量子化パラメータ等）は、１ブロック当たり約１４Byteである。）なお、ＳＡＯ処理パラメータについては、前者の場合と後者の場合とで転送量は変わらない。（なお、ＳＡＯ処理パラメータ（ＳＡＯオフセット値等）は、ＣＴＢ当たり約１４Byteである。）以上を纏めると、前者の場合と後者の場合とで、データ転送量が全体として約４０パーセント削減される。
【０１８０】
次に動画像符号化処理をコンピュータで実行する場合について説明する。図１４は、コンピュータ３０００のハードウェア構成例を図解したものである。
【０１８１】
Micro Processing Unit（ＭＰＵ）３００１は、コンピュータ３０００全体の動作を制御する演算処理装置である。
【０１８２】
Read Only Memory（ＲＯＭ）３００２は、所定の基本制御プログラムが予め記録されている読み出し専用半導体メモリである。ＭＰＵ３００１は、この基本制御プログラムをコンピュータ３０００の起動時に読み出して実行することによって、コンピュータ３０００の各構成要素の動作制御を行うようになる。
【０１８３】
Random Access Memory（ＲＡＭ）３００３は、ＭＰＵ３００１が各種の制御プログラムを実行する際に、必要に応じて作業用記憶領域として使用する、随時書き込み読み出し可能な半導体メモリである。
【０１８４】
ハードディスク装置３００４は、ＭＰＵ３００１によって実行される各種の制御プログラムや各種のデータを記憶しておく記憶装置である。ＭＰＵ３００１は、ハードディスク装置３４に記憶されている所定の制御プログラムを読み出して実行することによって、各種の制御処理を行うようになる。なお、ハードディスク装置３００４は、例えば、半導体メモリを用いたSolid State Drive（ＳＳＤ）であってもよい。
【０１８５】
入力装置３００５は、例えばキーボード装置やマウス装置であり、例えば使用者により操作されると、その操作内容に対応付けられている使用者からの各種情報の入力を取得し、取得した入力情報をＭＰＵ３００１に送付する。
【０１８６】
表示装置３００６は例えば液晶ディスプレイであり、ＭＰＵ３００１から送付される表示データに応じて各種のテキストや画像を表示する。
【０１８７】
インタフェース装置３００７は、このコンピュータ３０００に接続される各種機器との間での各種情報の授受の管理を行う。
【０１８８】
記録媒体駆動装置３００８は、可搬型記録媒体３０１０に記録されている各種の制御プログラムやデータの読み出しを行う装置である。ＭＰＵ３００１は、可搬型記録媒体３０１０に記録されている所定の制御プログラムを、記録媒体駆動装置３００８を介して読み出して実行することによって、後述する各種の制御処理を行うようにしてもよい。なお、可搬型記録媒体３０１０としては、例えばCompact Disc Read Only Memory（ＣＤ−ＲＯＭ）やDigital Versatile Disc Read Only Memory（ＤＶＤ−ＲＯＭ）などがある。また、可搬型記録媒体３０１０として、例えば、Universal Serial Bus（ＵＳＢ）規格のコネクタが備えられているフラッシュメモリなどでもよい。
【０１８９】
なお、コンピュータ３０００が備えている各構成要素はバスライン３００９を介して接続されており、ＭＰＵ３００１の管理の下で各種のデータの授受が相互に行われる。
【０１９０】
このようなコンピュータ３０００に動画像符号化処理を行わせるには、例えば、これより説明する動画像符号化処理をＭＰＵ３００１に行わせるための制御プログラムを作成する。作成された制御プログラムはハードディスク装置３００４若しくは可搬型記録媒体３０１０に予め格納しておき、ＭＰＵ３００１に所定の指示を与えてこの制御プログラムを読み出させて実行させるようにしておく。こうすることで、コンピュータ３０００による動画像符号化処理が実現される。
【０１９１】
次に図１５について説明する。図１５は、動画像符号化処理の処理内容を図解したフローチャートである。
【０１９２】
図１５の処理が開始されると、ＭＰＵ３００１は、まず、Ｓ３０１において入力画像取得処理を行う。この処理は、動画像である入力画像を取得してＲＡＭ３００３に一時的に格納する処理である。
【０１９３】
次に、ＭＰＵ３００１は、Ｓ３０２において符号化処理を行う。この処理は、ＲＡＭ３００３に格納しておいた入力画像を読み出し、当該入力画像と該入力画像についての予測画像との差分を符号化して符号化データを生成してＲＡＭ３００３に一時的に格納する処理である。なお、このＳ３０２の処理は、図１の動画像符号化装置１００では画面内予測部１０９と、画面内評価部１１０と、動き評価部１１１と、動き補償部１１２と、スイッチ１１３、減算器１０２と変換及び量子化部１０３とによって行われる処理である。
【０１９４】
次に、ＭＰＵ３００１は、Ｓ３０３において局部復号処理を行う。この処理は、ＲＡＭ３００３に格納しておいた符号化データを読み出して復号し、当該復号の結果と前述の予測画像とに基づいて局部復号画像を形成する処理である。なお、このＳ３０３の処理は、図１の動画像符号化装置１００では逆量子化及び逆変換部１０４と加算器１０５とにより行われる処理である。
【０１９５】
次に、ＭＰＵ３００１は、Ｓ３０４においてＤＦ処理を行う。このＤＦ処理は、局部復号画像の画面における各ブロックに対して、当該各ブロックに含まれる画素及び当該各ブロックに隣接するブロックに含まれる画素の画素に基づいて行う処理である。なお、ＭＰＵ３００１は、処理後の画素値データをＲＡＭ３００３に格納する処理も行う。なお、このＳ３０４の処理は図７の構成におけるＤＦ処理部２０１により行われる処理である。
【０１９６】
次に、ＭＰＵ３００１は、Ｓ３０５においてＳＡＯ処理制御処理を行う。この制御処理は、Ｓ３０４による処理が、Ｃｈｉｐ分割境界に接する特定ブロックに含まれる画素のうちの、特定隣接ブロックと隣接する特定隣接画素の画素値を変化させる可能性を有している場合に、Ｓ３０６のＳＡＯ処理の処理内容を制御する処理である。この制御では、当該特定隣接ブロックに対するＳＡＯ処理を、特定隣接画素以外の画素に基づくものに制限して行わせるようにする。より具体的には、ＭＰＵ３００１は、このＳ３０５の処理として、図８及び図１１に図解したＳＡＯ処理制御処理の第１の例及び第２の例のどちらかの処理を行う。なお、このＳ３０５の処理は図７の構成におけるＳＡＯ処理制御部２０３により行われる処理である。
【０１９７】
次に、ＭＰＵ３００１は、Ｓ３０６においてＳＡＯ処理を行う。このＳＡＯ処理は、Ｓ３０４のＤＦ処理が行われた後の各ブロックに対して、当該各ブロックに含まれる画素及び当該各ブロックに隣接する画素の画素値に基づいて行う処理であり、Ｓ３０５のＳＡＯ処理制御処理による制御の下で行われる処理である。なお、ＭＰＵ３００１は、処理後の画素値データをＲＡＭ３００３に格納する処理も行う。なお、このＳ３０６の処理は図７の構成におけるＳＡＯ処理部２０２により行われる処理である。
【０１９８】
次に、ＭＰＵ３００１は、Ｓ３０７において符号化データ出力処理を行う。この処理は、ＲＡＭ３００３に格納しておいた符号化データを読み出してエントロピー符号化を施し、得られたデータに各種の情報を所定のフォーマットで付加して符号化データストリームを生成して出力する処理である。なお、このＳ３０７の処理は、図１の動画像符号化装置１００ではエントロピー符号化部１１５によって行われる処理である。
【０１９９】
次に、ＭＰＵ３００１は、Ｓ３０８において分割境界処理用データ送信処理を行う。この処理は、Ｃｈｉｐ分割境界から４画素までの範囲の画素についてのＳ３０４のＤＦ処理前の画素値データと、Ｃｈｉｐ分割境界から５画素目の範囲の画素についてのＳ３０４のＤＦ処理後の画素値データとをＲＡＭ３００３から読み出して送信する処理である。これらのデータの送信先は、入力画像における、コンピュータ３０００が処理を担当している分割領域と、Ｃｈｉｐ分割境界を挟んで隣接している分割領域の動画像符号化処理を担当している他の処理装置である。
【０２００】
次に、ＭＰＵ３００１は、Ｓ３０９において分割境界処理用データ送信処理を行う。この処理は、Ｃｈｉｐ分割境界から４画素までの範囲の画素についてのＳ３０４のＤＦ処理前の画素値データと、Ｃｈｉｐ分割境界から５画素目の範囲の画素についてのＳ３０４のＤＦ処理後の画素値データとを受信してＲＡＭ３００３に格納する処理である。なお、これらのデータの送信元は、Ｓ３０８の処理におけるデータの送信先の処理装置である。
【０２０１】
次に、ＭＰＵ３００１は、Ｓ３１０において分割境界ＤＦ処理を行う。この処理は、ＲＡＭ３００３に格納されている、Ｃｈｉｐ分割境界を挟む一対の特定ブロックの各々に含まれる画素値に基づいたＤＦ処理を、当該一対の特定ブロックの各々に対して行う処理である。なお、このＳ３１０の処理は図７の構成における境界ＤＦ処理部２３１により行われる処理である。
【０２０２】
次に、ＭＰＵ３００１は、Ｓ３１１において分割境界ＳＡＯ処理を行う。この処理は、Ｓ３１０の境界ＤＦ処理後の上記一対の特定ブロックの各々に対して行われるＳＡＯ処理である。この分割境界ＳＡＯ処理は、Ｓ３１０の境界ＤＦ処理後の一対の特定ブロックに含まれる画素と、ＲＡＭ３００３に格納されている、ＤＦ後画像の画素のうち特定隣接ブロックに含まれる画素であって特定隣接画素に隣接する画素との画素値に基づく処理である。なお、このＳ３１１の処理は図７の構成における境界ＳＡＯ処理部２３２により行われる処理である。
【０２０３】
ＭＰＵ３００１は、このＳ３１１の処理を終えた後には、Ｓ３０１へ処理を戻して上述した処理を繰り返す。
【０２０４】
以上までの処理が図１５にフローチャートで図解した動画像符号化処理である。この処理がコンピュータ３０００で実行されることにより、コンピュータ３０００を用いての動画像符号化が実現される。
【０２０５】
以上記載した各実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
入力画像と該入力画像についての予測画像との差分を符号化する符号化部と、
前記符号化部から出力される符号化データを復号し、該復号の結果と前記予測画像とに基づいて局部復号画像を得る局部復号部と、
前記局部復号画像に対して画像処理を行う画像処理部と、
前記画像処理後の前記局部復号画像に基づいて前記予測画像を得る予測部と、
を備え、
前記画像処理部は、
複数の矩形のブロックに分割されている前記局部復号画像の画面における各ブロックに対する第１フィルタ処理を、該各ブロックに含まれる画素及び該各ブロックに隣接するブロックに含まれる画素の画素値に基づいて行う第１フィルタ処理部と、
前記第１フィルタ処理が行われた後の各ブロックに対する第２フィルタ処理を、該各ブロックに含まれる画素及び該各ブロックに隣接する画素の画素値に基づいて行う第２フィルタ処理部と、
前記複数の矩形のブロックのうちの特定の境界線に接する特定ブロックに該境界線とは反対側で隣接する特定隣接ブロックに含まれる画素のうちの前記特定ブロックに隣接する画素に対する前記第１フィルタ処理が行われた後の画素の画素値を格納するメモリと、
を備え、
前記第２フィルタ処理部は、前記第１フィルタ処理が行われた後の前記特定ブロックに対する前記第２フィルタ処理を、前記メモリに格納されている、前記特定隣接ブロック内の画素のうちの前記特定ブロックに隣接する画素であって且つ前記特定隣接ブロックに対する前記第１フィルタ処理が行われた後の画素の画素値を用いて行う、
ことを特徴とする動画像符号化装置。
（付記２）
前記第１フィルタ処理が、前記特定ブロックに含まれる画素のうちの、前記特定隣接ブロックと隣接する特定隣接画素の画素値を変化させる可能性を有している場合に、前記第２フィルタ処理部を制御して、該特定隣接ブロックに対する前記第２フィルタ処理を、前記特定隣接画素以外の画素に基づくものに制限して行わせる制御部を更に備えることを特徴とする付記１に記載の動画像符号化装置。
（付記３）
前記制御部は、前記特定ブロックに対する前記第１フィルタ処理が前記特定隣接画素の画素値を変化させるか否かを判定し、前記第１フィルタ処理が前記特定隣接画素の画素値を変化させないと判定した場合には、前記特定隣接ブロックに対する前記第２フィルタ処理への前記制限を行わないように前記第２フィルタ処理部を制御することを特徴とする付記２に記載の動画像符号化装置。
（付記４）
前記第１フィルタ処理は、H.265|MPEG-H High Efficiency Video Coding（ＨＥＶＣ）標準におけるデブロッキングフィルタ処理であり、
前記第２フィルタ処理は、前記ＨＥＶＣ標準におけるサンプルアダプティブオフセット（ＳＡＯ）処理である、
ことを特徴する付記１から３のうちのいずれか一項に記載の動画像符号化装置。
（付記５）
前記第１フィルタ処理は、H.265|MPEG-H High Efficiency Video Coding（ＨＥＶＣ）標準におけるデブロッキングフィルタ処理であり、
前記第２フィルタ処理は、前記ＨＥＶＣ標準におけるサンプルアダプティブオフセット（ＳＡＯ）処理であり、
前記制御部は、前記ＳＡＯ処理におけるエッジオフセットクラスとして、垂直方向に隣接する画素配列のクラスを選択することによって、前記特定隣接ブロックに対する前記第２フィルタ処理への前記制限を行うことを特徴とする付記２又は３に記載の動画像符号化装置。
（付記６）
前記第１フィルタ処理は、H.265|MPEG-H High Efficiency Video Coding（ＨＥＶＣ）標準におけるデブロッキングフィルタ処理であり、
前記制御部は、前記境界線の向きが前記画面における垂直方向でない場合には、前記特定ブロックに対する前記第１フィルタ処理が前記特定隣接画素の画素値を変化させないとの判定を下す、
ことを特徴とする付記３に記載の動画像符号化装置。
（付記７）
前記制御部は、前記境界線の向きが前記画面における垂直方向である場合であっても、前記境界線に接する特定ブロックが互いに隣接する境界についての境界強度値に、１以上であるものが存在しない場合には、前記特定ブロックに対する前記第１フィルタ処理が前記特定隣接画素の画素値を変化させないとの判定を下すことを特徴とする付記６に記載の動画像符号化装置。
（付記８）
前記制御部は、前記境界線の向きが前記画面における垂直方向である場合であって、且つ、前記境界線に接する特定ブロックが互いに隣接する境界についての境界強度値に１以上であるものが存在する場合において、該境界を挟んで隣接する一対の特定ブロックの一方に含まれる特定隣接画素のうちの該境界から近い順の３つの画素の画素値をそれぞれp_0,3、p_1,3、p_2,3とし、該一対の特定ブロックの他方に含まれる特定隣接画素のうちの該境界から近い順の３つの画素の画素値をq_0,3、q_1,3、q_2,3とし、βを所定の閾値とした場合における下記の式、
|p_2.3-2*p_1.3+p_0.3|+|q_2.3-2*q_1.3+q_0.3|<β
が成立するか否かを判定し、成立しないと判定した場合に、前記特定ブロックに対する前記第１フィルタ処理が前記特定隣接画素の画素値を変化させないとの判定を下すことを特徴とする付記７に記載の動画像符号化装置。
（付記９）
動画像符号化装置が行う動画像符号化方法であって、
入力画像と該入力画像についての予測画像との差分を符号化して符号化データを生成し、
前記符号化データを復号し、該復号の結果と前記予測画像とに基づいて局部復号画像を形成し、
前記局部復号画像に対して画像処理を行い、
前記画像処理後の前記局部復号画像に基づいて前記予測画像を生成し、
前記画像処理では、
複数の矩形のブロックに分割されている前記局部復号画像の画面における各ブロックに対する第１フィルタ処理を、該各ブロックに含まれる画素及び該各ブロックに隣接するブロックに含まれる画素の画素値に基づいて行い、
前記複数の矩形のブロックのうちの特定の境界線に接する特定ブロックに該境界線とは反対側で隣接する特定隣接ブロックに含まれる画素のうちの前記特定ブロックに隣接する画素に対する前記第１フィルタ処理が行われた後の画素の画素値を、前記動画像符号化装置が備えているメモリに格納し、
前記第１フィルタ処理が行われた後の各ブロックに対する第２フィルタ処理を、該各ブロックに含まれる画素及び該各ブロックに隣接する画素の画素値に基づいて行い、
前記第１フィルタ処理が行われた後の前記特定ブロックに対する前記第２フィルタ処理については、前記メモリに格納されている、前記特定隣接ブロック内の画素のうちの前記特定ブロックに隣接する画素であって且つ前記特定隣接ブロックに対する前記第１フィルタ処理が行われた後の画素の画素値を用いて行う、
ことを特徴とする動画像符号化方法。
（付記１０）
動画像符号化処理をコンピュータに実行させるプログラムであって、
入力画像と該入力画像についての予測画像との差分を符号化して符号化データを生成し、
前記符号化データを復号し、該復号の結果と前記予測画像とに基づいて局部復号画像を形成し、
前記局部復号画像に対して画像処理を行い、
前記画像処理後の前記局部復号画像に基づいて前記予測画像を生成する
処理をコンピュータに実行させ、
前記画像処理では、
複数の矩形のブロックに分割されている前記局部復号画像の画面における各ブロックに対する第１フィルタ処理を、該各ブロックに含まれる画素及び該各ブロックに隣接するブロックに含まれる画素の画素値に基づいて行い、
前記複数の矩形のブロックのうちの特定の境界線に接する特定ブロックに該境界線とは反対側で隣接する特定隣接ブロックに含まれる画素のうちの前記特定ブロックに隣接する画素に対する前記第１フィルタ処理が行われた後の画素の画素値を、前記コンピュータが備えているメモリに格納し、
前記第１フィルタ処理が行われた後の各ブロックに対する第２フィルタ処理を、該各ブロックに含まれる画素及び該各ブロックに隣接する画素の画素値に基づいて行い、
前記第１フィルタ処理が行われた後の前記特定ブロックに対する前記第２フィルタ処理については、前記メモリに格納されている、前記特定隣接ブロック内の画素のうちの前記特定ブロックに隣接する画素であって且つ前記特定隣接ブロックに対する前記第１フィルタ処理が行われた後の画素の画素値を用いて行う、
ことを特徴とするプログラム。
【符号の説明】
【０２０６】
１００  動画像符号化装置
１０１  ブロック分割部
１０２  減算器
１０３  変換及び量子化部
１０４  逆量子化及び逆変換部
１０５  加算器
１０６  ループ内フィルタ
１０７  フィルタ制御部
１０８、２１０−１、２１０−２  フレームメモリ
１０９  画面内予測部
１１０  画面内評価部
１１１  動き評価部
１１２  動き補償部
１１３  スイッチ
１１４  制御部
１１５  エントロピー符号化部
２００−１、２００−２  フィルタ処理部
２０１  ＤＦ処理部
２０２  ＳＡＯ処理部
２０３  ＳＡＯ処理制御部
２０４  メモリ
２２０−１、２２０−２  境界処理用データメモリ
２３０  分割境界フィルタ処理部
２３１  境界ＤＦ処理部
２３２  境界ＡＳＯ処理部
１０００  ＬＳＩ
１１００  画像入力部
１２００  ストリーム出力部
１３００  符号化処理部
１４００  分割境界領域フィルタ処理部
１５００  チップ間データ転送ＩＦ
１６００  メモリ制御部
１７００  全体制御部
２０００  ＳＤＲＡＭ
２１００  分割境界フィルタ用データ格納メモリ領域
２２００  ローカルデコード画像格納用フレームメモリ領域
３０００  コンピュータ
３００１  ＭＰＵ
３００２  ＲＯＭ
３００３  ＲＡＭ
３００４  ハードディスク装置
３００５  入力装置
３００６  表示装置
３００７  インタフェース装置
３００８  記録媒体駆動装置
３００９  バスライン
３０１０  可搬型記録媒体
【図１】
0006519185.tif 000002
【図２Ａ】
0006519185.tif 000003
【図２Ｂ】
0006519185.tif 000004
【図３】
0006519185.tif 000005
【図４Ａ】
0006519185.tif 000006
【図４Ｂ】
0006519185.tif 000007
【図５Ａ】
0006519185.tif 000008
【図５Ｂ】
0006519185.tif 000009
【図６Ａ】
0006519185.tif 000010
【図６Ｂ】
0006519185.tif 000011
【図７】
0006519185.tif 000012
【図８】
0006519185.tif 000013
【図９】
0006519185.tif 000014
【図１０】
0006519185.tif 000015
【図１１】
0006519185.tif 000016
【図１２】
0006519185.tif 000017
【図１３】
0006519185.tif 000018
【図１４】
0006519185.tif 000019
【図１５】
0006519185.tif 000020