(57)【特許請求の範囲】
【請求項１】
コンダクタと、
前記コンダクタを覆う絶縁層と、
前記絶縁層を覆うシールド層と、
を有するケーブルと、
表面以外の内部にグランド層と、表面上にコンダクタパッドと、
を有する回路基板と、
を備え、
前記コンダクタの露出部は、前記絶縁層の端面から前記ケーブルの長手方向に延び、その端部が、前記コンダクタパッド上に配置され、
前記コンダクタは、前記コンダクタパッドと電気的に接続され、
前記絶縁層と前記シールド層の端部には、段差部が形成されており、
前記ケーブルの長手方向における前記シールド層の端面と前記コンダクタパッドとの間の間隔が０．５ｍｍ以下となるように、前記段差部の底面が前記回路基板の表面上に配置され、
前記コンダクタの半径をｒ、前記シールド層の外半径をＲ、前記コンダクタパッドの膜厚をｈとしたときに、前記ケーブルの長手方向に直交する断面における前記段差部の最大深さＤが以下の関係を満たすように設定されている、ケーブルアセンブリ。
０．９・（Ｒ−ｒ−ｈ）＜Ｄ＜１．１・（Ｒ−ｒ−ｈ）かつＤ＜Ｒ−ｒ
【請求項２】
前記回路基板はグランドパッドをさらに有し、
前記グランドパッドは、前記ケーブルの長手方向において前記コンダクタパッドと重ならないように前記回路基板の表面上に配置され、前記グランド層及び前記シールド層が前記グランドパッドに電気的に接続されている、請求項１に記載のケーブルアセンブリ。
【請求項３】
前記ケーブルは、ツイナックスケーブルであり、前記シールド層に電気的に接続されたドレイン線をさらに有しており、
前記回路基板はグランドパッドをさらに有し、
前記グランドパッドは、前記ケーブルの幅方向において前記コンダクタパッドと重ならないように前記回路基板の表面上に配置され、前記グランド層及び前記ドレイン線が前記グランドパッドに電気的に接続されている、請求項１に記載のケーブルアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ケーブルアセンブリに関する。
【背景技術】
【０００２】
コンダクタと絶縁層とシールド層からなる電線を回路基板上に形成されたコンタクトパッドに電気的に接続する接続構造が特許文献１に開示されている。
【０００３】
特許文献１に開示された接続構造では、コンダクタとコンタクトパッドを電気的に接続するために、絶縁層及びシールド層から外部に露出したコンダクタの露出長を長くする必要がある。さらに、コンダクタの中心軸とコンタクトパッドの高さ（レベル）が違うため、当該露出したコンダクタをコンタクトパッド上に配置させるためには、当該コンダクタを曲げる必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１３／０２６４１０７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、コンダクタの露出長が長くなると、露出したコンダクタとグランド面との間に生じる電気的相互作用（キャパシタンス）により、絶縁層端部とコンタクトパッド間においてケーブルのインピーダンスが大きく変化する。さらに、コンダクタの曲げ量が大きい場合、スタブの発生により所定の周波数においてケーブルの伝送損失が大きくなる。
【０００６】
本発明は、ケーブルの電気的特性を向上させることが可能なケーブルアセンブリを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様のケーブルアセンブリは、
コンダクタと、
前記コンダクタを覆う絶縁層と、
前記絶縁層を覆うシールド層と、
を有するケーブルと、
表面以外の内部にグランド層と、表面上にコンダクタパッドと、
を有する回路基板と、
を備え、
前記コンダクタの露出部は、前記絶縁層及び前記シールド層の端面から前記ケーブルの長手方向に延び、その端部が、前記コンダクタパッド上に配置され、
前記コンダクタは、前記コンダクタパッドと電気的に接続され、
前記絶縁層と前記シールド層の端部には、段差部が形成されており、
前記ケーブルの長手方向における前記シールド層の端面と前記コンダクタパッドとの間の間隔が０．５ｍｍ以下となるように、前記段差部の底面が前記回路基板の表面上に配置され、
前記コンダクタの半径をｒ、前記シールド層の外半径をＲ、前記コンダクタパッドの膜厚をｈとしたときに、前記ケーブルの長手方向に直交する断面における前記段差部の最大深さＤが以下の関係を満たすように設定されている、ケーブルアセンブリ。
０．９・（Ｒ−ｒ−ｈ）＜Ｄ＜１．１・（Ｒ−ｒ−ｈ）かつＤ＜Ｒ−ｒ
【発明の効果】
【０００８】
本発明によれば、ケーブルの電気的特性を向上させることが可能なケーブルアセンブリを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係るケーブルアセンブリを示す上面図である。
【図２】（ａ）図１に示すケーブルアセンブリのＩＩＡ−ＩＩＡ断面図である。（ｂ）図１に示す回路基板のＩＩＢ−ＩＩＢ断面図である。
【図３】（ａ）ケーブルの側面図を示す。（ｂ）図３（ａ）に示すケーブルのＩＩＩＢ−ＩＩＩＢ断面図を示す。
【図４】ケーブルの段差部の形成方法を説明する図であって、（ａ）ケーブルが治具に固定されている様子を示す図であり、（ｂ）ケーブルの絶縁層とシールド層の端部がグラインダにより切削される様子を示す図である。
【図５】（ａ）ケーブルの長手方向に垂直な断面図を示す。（ｂ）変形例に係るケーブルアセンブリの上面図を示す。
【図６】実施例と比較例１，２についてのケーブルアセンブリのＹ軸方向位置とインピーダンスとの関係を示すグラフである。
【図７】（ａ）比較例１のケーブルアセンブリを示す上面図である。（ｂ）本発明の実施例のケーブルアセンブリを示す上面図である。（ｃ）比較例２のケーブルアセンブリを示す上面図である。
【発明を実施するための形態】
【００１０】
［本発明の実施形態の説明］
本発明の実施形態の概要を説明する。
（１）コンダクタと、
前記コンダクタを覆う絶縁層と、
前記絶縁層を覆うシールド層と、
を有するケーブルと、
表面以外の内部にグランド層と、表面上にコンダクタパッドと、
を有する回路基板と、
を備え、
前記コンダクタの露出部は、前記絶縁層及び前記シールド層の端面から前記ケーブルの長手方向に延び、その端部が、前記コンダクタパッド上に配置され、
前記コンダクタは、前記コンダクタパッドと電気的に接続され、
前記絶縁層と前記シールド層の端部には、段差部が形成されており、
前記ケーブルの長手方向における前記シールド層の端面と前記コンダクタパッドとの間の間隔が０．５ｍｍ以下となるように、前記段差部の底面が前記回路基板の表面上に配置され、
前記コンダクタの半径をｒ、前記シールド層の外半径をＲ、前記コンダクタパッドの膜厚をｈとしたときに、前記ケーブルの長手方向に直交する断面における前記段差部の最大深さＤが以下の関係を満たすように設定されている、ケーブルアセンブリ。
０．９・（Ｒ−ｒ−ｈ）＜Ｄ＜１．１・（Ｒ−ｒ−ｈ）かつＤ＜Ｒ−ｒ
【００１１】
上記によれば、ケーブルの長手方向におけるシールド層の端面とコンダクタパッドとの間の間隔が０．５ｍｍ以下となるように、段差部の底面が回路基板の表面上に配置される。このため、外部に露出したコンダクタの露出長を抑えることが可能となり、ケーブルとコンダクタパッドとの接続箇所近傍においてインピーダンスが大きく変化することが抑制される。この結果、ケーブル内を進む信号の反射が抑制される。
さらに、コンダクタの半径をｒ、シールド層の外半径をＲ、コンダクタパッドの膜厚をｈとしたとき、段差部の最大深さＤは、０．９・（Ｒ−ｒ−ｈ）＜Ｄ＜１．１・（Ｒ−ｒ−ｈ）かつＤ＜Ｒ−ｒの関係を満たすように設定されている。このため、コンダクタパッドの表面に垂直な方向におけるコンダクタとコンダクタパッドとの間の間隔が小さくなり、外部に露出したコンダクタの曲げ量を低減する（コンダクタをほぼ直線状に配置する）ことが可能となる。従って、所定の周波数においてケーブルの伝送損失が大きくなることが防止される。
上記より、ケーブルの電気的特性を向上させることが可能なケーブルアセンブリを提供することができる。
【００１２】
（２）前記回路基板はグランドパッドをさらに有し、
前記グランドパッドは、前記ケーブルの長手方向において前記コンダクタパッドと重ならないように前記回路基板の表面上に配置され、前記グランド層及び前記シールド層が前記グランドパッドに電気的に接続されている、項目（１）に記載のケーブルアセンブリ。
【００１３】
上記によれば、シールド層をそのままグランドパッドに接続できる。その状態でグランドパッドは、ケーブルの長手方向において（換言すれば、ケーブルの長手方向から見て）コンダクタパッドと重ならないように回路基板の表面上に配置されている。このため、グランドパッドとコンダクタパッドとの間に生じる電気的相互作用の影響を低減させることができる。
【００１４】
（３）前記ケーブルは、ツイナックスケーブルであり、前記シールド層に電気的に接続されたドレイン線をさらに有しており、
前記回路基板はグランドパッドをさらに有し、
前記グランドパッドは、前記ケーブルの幅方向において前記コンダクタパッドと重ならないように前記回路基板の表面上に配置され、前記グランド層及び前記ドレイン線が前記グランドパッドに電気的に接続されている、項目（１）に記載のケーブルアセンブリ。
【００１５】
上記によれば、ドレイン線が折り返された状態でドレイン線はグランドパッドに電気的に接続されると共に、グランドパッドとコンダクタパッドは、ケーブルの幅方向に並列しないように回路基板の表面上に配置されている。このため、グランドパッドに電気的に接続されるドレイン線とコンダクタパッドに電気的に接続されるコンダクタとの間に生じる電気的相互作用の影響を低減させることができる。
【００１６】
［本発明の実施形態の詳細］
以下、本発明の実施形態について図面を参照しながら説明する。尚、本実施形態の説明において既に説明された部材と同一の参照番号を有する部材については、説明の便宜上、その説明は省略する。また、本図面に示された各部材の寸法は、説明の便宜上、実際の各部材の寸法とは異なる場合がある。
【００１７】
また、本実施形態の説明では、本実施形態の理解を容易にするために、適宜、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向について言及する。以下の説明において、これらの方向は、図１に示されたケーブルアセンブリ１に設定された相対的な方向である。
【００１８】
図１は、本発明の実施形態に係るケーブルアセンブリ１を示す上面図である。図２（ａ）は、図１に示すケーブルアセンブリ１のＩＩＡ−ＩＩＡ断面図である。図２（ｂ）は、図１に示す回路基板３のＩＩＢ−ＩＩＢ断面図である。図３（ａ）は、ケーブル２の側面図を示し、図３（ｂ）は、図３（ａ）に示すケーブル２のＩＩＩＢ−ＩＩＩＢ断面図と参照用として基板本体３１の断面図を示している。
【００１９】
図１に示すように、ケーブルアセンブリ１は、複数（本図では４つ）のケーブル２と回路基板３とを備える。Ｙ軸方向に延びる複数のケーブル２は、Ｘ軸方向に配列されており、各ケーブル２の端部が回路基板３上に配置されている。図１及び図３に示すように、ケーブル２は、同軸ケーブルであって、コンダクタ２３と、絶縁層２５と、シールド層２２と、外被２１と、段差部２４とを有する。コンダクタ２３は、金属材料より構成されている。
【００２０】
コンダクタ２３は、外部に露出する露出部２３ａを有する。露出部２３ａは、絶縁層２５およびシールド層２２の端面からケーブル２の長手方向（Ｙ軸方向）に延びている。露出部２３ａの端部がコンダクタパッド３２上に配置されている。
【００２１】
絶縁層２５は、絶縁材料から構成され、コンダクタ２３の外周を覆うように配置されている。シールド層２２は、絶縁層２５の外周を覆うように配置されている。シールド層２２は、例えば、横巻き又は編組された金属細線または金属樹脂テープにより構成される。
【００２２】
外被２１は、ポリオレフィン、ポリエステル、フッ素樹脂等の樹脂材料から構成され、シールド層２２の外周を覆うように配置されている。また、図１に示すように、シールド層２２の端部は、外被２１から露出している。図３（ｂ）に示すように、コンダクタ２３、絶縁層２５、シールド層２２、外被２１の中心軸はそれぞれ一致している。段差部２４は、絶縁層２５とシールド層２２の端部に形成されている。段差部２４では、シールド層２２の一部と絶縁層２５の一部がその周方向の同一箇所で存在しない。
【００２３】
図１及び図２に示すように、回路基板３は、基板本体３１と、複数のコンダクタパッド３２と、複数のグランドパッド３３と、グランド層３４とを有する。基板本体３１は、上面３５と下面３６を有し、絶縁材料により構成されている。複数のコンダクタパッド３２は、Ｘ軸方向に配列された状態で基板本体３１の上面３５（回路基板３の表面）上に配置されている。各コンダクタパッド３２は、金属材料により構成されており、対応するコンダクタ２３の露出部２３ａと電気的に接続されている。ここで、露出部２３ａは、コンダクタパッド３２と接触してもよいし、ハンダ等の導電性接着剤によってコンダクタパッド３２に接着されてもよい。
【００２４】
複数のグランドパッド３３は、Ｘ軸方向に配列された状態で基板本体３１の上面３５上に配置されている。複数のグランドパッド３３の各々は、金属材料により構成されており、第１グランドパッド３３ａと第２グランドパッド３３ｂを有している。第１グランドパッド３３ａと第２グランドパッド３３ｂは、その間に所定の間隔を設けて配置されている。第１グランドパッド３３ａと第２グランドパッド３３ｂは、外被２１から露出したシールド層２２と電気的に接続されている。また、第１グランドパッド３３ａは、基板本体３１に形成された貫通電極３９ａを介してグランド層３４に電気的に接続されている。また、第２グランドパッド３３ｂは、基板本体３１に形成された貫通電極３９ｂを介してグランド層３４に電気的に接続されている。
【００２５】
また、複数のグランドパッド３３の各々は、ケーブル２の長手方向（Ｙ軸方向）において（換言すれば、ケーブル２の長手方向を見込むように見て）対応するコンダクタパッド３２と重ならないように基板本体３１の上面３５上に配置されている。このような配置により、グランドパッド３３とコンダクタパッド３２との間に生じる電気的相互作用（キャパシタンス等）の影響を低減させることができる。
【００２６】
グランド層３４は、金属材料により構成されており、回路基板３の表面と並行に延びるように基板本体３１の内部（回路基板３の内部）に配置されている。グランド層３４は、上記した貫通電極及びグランドパッド３３を介してシールド層２２に電気的に接続されている。尚、グランド層３４は、基板本体３１の下面（表面と反対側の面）３６上に形成されてもよい。
【００２７】
図２に示すように、段差部２４の底面２４ａが基板本体３１の上面３５上に配置されている。この状態で、ケーブル２の長手方向（Ｙ軸方向）におけるシールド層２２の端面２２１とコンダクタパッド３２（より詳細には、コンダクタパッド３２のケーブルに近い側の端部３２１）との間の間隔ｄ１は、０．５ｍｍ以下となるように設定されている。Ｙ軸方向における基板本体３１の端面３７とコンダクタパッド３２の端部３２１との間の間隔が固定されているとき、段差部２４の底面２４ａのＹ軸方向の長さを調整することで、間隔ｄ１を適宜変更することが可能となる。
【００２８】
また、図２に示すように、基板本体３１の上面３５（又は、コンダクタパッド３２の表面）に直交する上下方向（Ｚ軸方向）において露出部２３ａの底部とコンダクタパッド３２の上面３２０との間の空隙が小さければ（換言すれば、Ｚ軸方向における露出部２３ａの底部の高さ（レベル）とコンダクタパッド３２の上面３２０の高さ（レベル）が近ければ）、露出部２３ａの曲げ量を低減した状態で露出部２３ａとコンダクタパッド３２を電気的に接続することができる。この観点より段差部２４の最大深さＤが設定される。
【００２９】
具体的には、図３（ｂ）に示すように、コンダクタ２３の半径をｒ、シールド層２２の外半径をＲ、コンダクタパッド３２の膜厚（または、基板本体３１の上面３５からの高さ）をｈとしたときに、ケーブル２の長手方向に直交する断面における段差部２４の最大深さＤは以下の式（１）を満たすように設定される。
０．９・（Ｒ−ｒ−ｈ）＜Ｄ＜１．１・（Ｒ−ｒ−ｈ）・・・（１）
【００３０】
ここで、最大深さＤとは、Ｚ軸方向における段差部２４の底面２４ａからシールド層２２の外面までの最大距離を意味している。ここで、段差部２４の深さがＸ軸方向において変化するため、最大深さＤが段差部２４の深さとして規定されている。段差部２４が最大深さＤとなるときの底面２４ａのＸ軸方向の位置は、ケーブル２の中心軸のＸ軸方向の位置と一致する。
【００３１】
また、最大深さＤ＝Ｒ−ｒ−ｈのとき、Ｚ軸方向における露出部２３ａの底部のレベルとコンダクタパッド３２の上面３２０のレベルが一致するため、露出部２３ａの曲げ量が最も小さくなる。このように、上記式（１）に示すように最大深さＤ＝Ｒ−ｒ−ｈを基準として±１０％の範囲内に収まるように最大深さＤを設定できれば、露出部２３ａの曲げに起因するスタブの発生等の悪影響を抑制することが可能となる。ここで、上記式（１）における留意点としては、最大深さＤは（Ｒ−ｒ）以上とはならない点である。Ｄ＝Ｒ−ｒのとき、コンダクタ２３の底部が絶縁層２５から露出するからである。従って、最大深さＤは以下の式（２）を満たすように設定される。
Ｄ＜（Ｒ−ｒ）・・・（２）
【００３２】
従って、上記式（１）のうちＤ＜１．１・（Ｒ−ｒ−ｈ）は１．１・（Ｒ−ｒ−ｈ）が（Ｒ−ｒ）以下の場合である。この場合、１．１（Ｒ−ｒ−ｈ）≦Ｒ−ｒとなる条件を考えると、コンダクタパッド３２の膜厚ｈは以下の式（３）を満たすこととなる。
ｈ≧１／１１（Ｒ−ｒ）・・・（３）
【００３３】
一方、膜厚ｈ＜１／１１（Ｒ−ｒ）である場合は、最大深さＤは以下の式（４）を満たすように設定される。
０．９・（Ｒ−ｒ−ｈ）＜Ｄ＜（Ｒ−ｒ）・・・（４）
【００３４】
尚、上記式（１）、（４）は、グランドパッド３３の膜厚ｈ２を考慮しない場合（つまり、グランドパッド３３の膜厚ｈ１が非常に小さい場合やシールド層２２がグランドパッド３３に跨って配置されていない場合等）における、最大深さＤの数値範囲である。例えば、図５（ｂ）に示すように、ケーブルがグランドパッド３３ｃに跨って配置されていない場合は、最大深さＤは上記式（１）、（４）を満たすように設定される。
【００３５】
一方、グランドパッド３３の膜厚ｈ２を考慮した場合、最大深さＤは下記式（５）を満たすように設定される。
０．９・（Ｒ−ｒ−ｈ＋ｈ２）＜Ｄ＜１．１・（Ｒ−ｒ−ｈ＋ｈ２）・・・（５）
【００３６】
また、上記式（５）のうち１．１・（Ｒ−ｒ−ｈ＋ｈ２）は（Ｒ−ｒ）以下となることから、１．１・（Ｒ−ｒ−ｈ＋ｈ２）≦（Ｒ−ｒ）となる条件を考えると、コンダクタパッド３２の膜厚ｈとグランドパッド３３の膜厚ｈ２は以下の式（６）を満たすこととなる。
ｈ−ｈ２≧１／１１（Ｒ−ｒ）・・・（６）
【００３７】
従って、式（５）は膜厚ｈ，ｈ１が式（６）を満たすことを前提としている。一方、ｈ−ｈ２＜１／１１（Ｒ−ｒ）である場合は、最大深さＤは以下の式（７）を満たすように設定される。
０．９・（Ｒ−ｒ−ｈ＋ｈ２）＜Ｄ＜（Ｒ−ｒ）・・・（７）
【００３８】
本実施形態によれば、Ｙ軸方向におけるシールド層２２の端面２２１とコンダクタパッド３２の端部３２１との間の間隔ｄ１が０．５ｍｍ以下となるように、段差部２４の底面２４ａが基板本体３１の上面３５上に配置される。このため、外部に露出したコンダクタ２３の露出長を抑えることが可能となり、ケーブル２とコンダクタパッド３２との接続箇所近傍においてインピーダンスが大きく変化することが抑制される。この結果、ケーブル２内を進む信号の反射が抑制される。
【００３９】
さらに、コンダクタ２３の半径をｒ、シールド層２２の外半径をＲ、コンダクタパッド３２の膜厚をｈとしたとき、段差部２４の最大深さＤは、０．９・（Ｒ−ｒ−ｈ）＜Ｄ＜１．１・（Ｒ−ｒ−ｈ）の関係を満たすように設定されている。このため、ケーブル２の上下方向（Ｚ軸方向）におけるコンダクタ２３とコンダクタパッド３２との間の間隔が小さくなり、外部に露出したコンダクタ２３の曲げ量を低減する（コンダクタをほぼ直線状に配置する）ことが可能となる。従って、所定の周波数においてケーブル２の伝送損失が大きくなることが防止される。上記より、ケーブル２の電気的特性を向上させることが可能なケーブルアセンブリ１を提供することができる。
【００４０】
次に、図４を参照してケーブル２の段差部２４の形成方法について説明する。図４（ａ）は、ケーブル２が治具４４に固定されている様子を示す図であり、図４（ｂ）は、ケーブル２の絶縁層２５とシールド層２２の端部がグラインダ４３により切削される様子を示した図である。
【００４１】
図４（ａ）に示すように、ケーブル２の段差部２４は、段差部形成機構４を用いて形成される。段差部形成機構４は、支持体４１と、スライダ４２と、グラインダ４３と、治具４４とを有する。支持体４１は、スライダ４２と治具４４を支持している。スライダ４２は、Ｘ軸方向に摺動可能なように構成されている。グラインダ４３は、スライダ４２に取り付けられている。また、グラインダ４３のＺ軸方向の位置を調整することで、段差部２４の深さを調整可能であると共に、グラインダ４３のＹ軸方向の位置を調整することで、段差部２４のＹ軸方向における長さを調整可能である。
【００４２】
治具４４は、下部治具４４ａと上部治具４４ｂを有する。図４（ｂ）に示すように、下部治具４４ａは、複数のケーブル２を収容するための複数の溝４４０を有する。同様に、上部治具４４ｂは、複数のケーブル２を収容するための複数の溝（図示なし）を有する。
【００４３】
ここで、ケーブル２の段差部２４の形成方法について説明する。最初に、複数のケーブル２を下部治具４４ａの複数の溝４４０に収容する。次に、上部治具４４ｂの複数の溝の各々に対応するケーブル２の上部が収容されるように、上部治具４４ｂを下部治具４４ａ上に配置する。このとき、Ｙ軸方向においてケーブル２の一部が上部治具４４ｂから露出する。そして、グラインダ４３のＹ軸方向及びＺ軸方向の位置を調整した後に、スライダ４２をＸ軸方向に摺動させることで、ケーブル２の絶縁層２５とシールド層２２の一部をグラインダ４３により切削する。このように、ケーブル２の段差部２４が形成される。
【００４４】
次に、図５を参照して変形例に係るケーブルアセンブリ１０について説明する。図５（ａ）は、ケーブル２００の端部付近におけるケーブル２００の長手方向に垂直な断面図を示す。図５（ｂ）は、変形例に係るケーブルアセンブリ１０の上面図を示す。尚、図５（ｂ）では、説明の便宜上、一つのケーブル２００とその周辺の回路基板３０のみが示されている。
【００４５】
図５に示すように、ケーブルアセンブリ１０は、ケーブル２００と回路基板３０とを備える。ケーブル２００は、ツイナックスケーブルであって、第１コンダクタ２３０ａと、第２コンダクタ２３０ｂと、第１コンダクタ２３０ａを覆うように配置された第１絶縁層２５０ａと、第２コンダクタ２３０ｂを覆うように配置された第２絶縁層２５０ｂと、第１絶縁層２５０ａと第２絶縁層２５０ｂを覆うように配置されたシールド層２２０と、ドレイン線２６０と、シールド層２２０とドレイン線２６０を覆う外被２１０とを有する。
【００４６】
ドレイン線２６０は、金属材料により構成されており、シールド層２２０に電気的に接続されている。第１絶縁層２５０ａとシールド層２２０の端部には、第１段差部２４０ａが形成されていると共に、第２絶縁層２５０ｂとシールド層２２０の端部には、第２段差部２４０ｂが形成されている。また、ケーブル２００の端部では、外被２１０の一部が切削されており、外被２１０の切削された一部は、第１段差部２４０ａ及び第２段差部２４０ｂと連通している。
【００４７】
回路基板３０は、基板本体３１と、コンダクタパッド３２ａ，３２ｂと、グランドパッド３３ｃと、グランド層（図示せず）とを有する。第１コンダクタ２３０ａの露出部２３０ａＡは、コンダクタパッド３２ａに電気的に接続されていると共に、第２コンダクタ２３０ｂの露出部２３０ｂＢは、コンダクタパッド３２ｂに電気的に接続されている。
【００４８】
外被２１０から露出したドレイン線２６０は、グランドパッド３３ｃに電気的に接続されている。また、グランドパッド３３ｃは図示しないグランド層に電気的に接続されている。また、グランドパッド３３ｃは、ケーブル２００の幅方向（Ｘ軸方向）において（換言すれば、ケーブル２００の幅方向から見て）コンダクタパッド３２ａ，３２ｂと重ならないように基板本体３１の上面３５（回路基板３０の第一面）上に配置されている。
【００４９】
このように、ドレイン線２６０が折り返された状態でドレイン線２６０はグランドパッド３３ｃに電気的に接続されると共に、グランドパッド３３ｃとコンダクタパッド３２ａ，３２ｂは、Ｘ軸方向に並列しないように基板本体３１の上面３５上に配置される。このため、グランドパッド３３ｃに電気的に接続されるドレイン線２６０とコンダクタパッド３２ｂに電気的に接続される第２コンダクタ２３０ｂとの間に生じる電気的相互作用（キャパシタンス等）の影響を低減させることができる。
【００５０】
次に、図６及び図７を参照して３種類のケーブルアセンブリ（実施例、比較例１、比較例２）の各々のインピーダンスの解析結果について説明する。図６は、実施例、比較例１、比較例２についてのケーブルアセンブリのＹ軸方向位置とインピーダンスとの関係を示すグラフである。図７（ａ）は、比較例１のケーブルアセンブリを示す上面図である。図７（ｂ）は、本発明に係る実施例のケーブルアセンブリを示す上面図である。図７（ｃ）は、比較例２のケーブルアセンブリを示す上面図である。図７では、説明の便宜上、単一のケーブルとその周辺の回路基板３のみが図示されている。
【００５１】
図７に示す各ケーブルアセンブリの各種条件について以下に示す。
＜ケーブル２ａ，２，２ｃ＞
ケーブル２，２ａ，２ｃにおける共通条件
・コンダクタの径：０．２５ｍｍ
・絶縁層の径：０．８ｍｍ
・シールド層の径：０．９ｍｍ
・外被の径：１．０ｍｍ
＜回路基板３Ａ＞
回路基板３Ａは、基板本体３１と、コンダクタパッド３２Ａと、グランドパッド３３Ａ，３３Ｂと、図示しないグランド層とを有する。実施例、比較例１，２で共通の回路基板３Ａが使用されている。
・基板本体の厚さ：０．２ｍｍ
・基板本体の端部とコンダクタパッド３２Ａの端部との間の間隔ｄ１：０．５ｍｍ
・コンダクタパッドの基板本体３１の上面からの高さｈ：０．０５ｍｍ
＜比較例１のケーブルアセンブリ＞
・コンダクタの露出部２３Ａの露出長は１ｍｍである。
・ケーブル２ａのシールド層の端面と絶縁層の端面はＹ軸方向において同じ位置である。
・ケーブル２ａのシールド層の端面と絶縁層の端面は、Ｙ軸方向において基板本体３１の端部と一致している。
・露出部２３Ａがコンダクタパッド３２Ａにハンダを介して固定されている。
＜本発明に係る実施例１のケーブルアセンブリ＞
・コンダクタの露出部２３ａの露出長は０．５ｍｍである。
・ケーブル２のシールド層の端面と絶縁層の端面はＹ軸方向において同じ位置である。
・絶縁層とシールド層の端部には図３に示すような段差部が形成されており、当該段差部のＹ軸方向における長さが０．５ｍｍであって、最大深さＤは０．２７５ｍｍである。
・段差部の底面が基板本体３１の上面に配置されており、露出部２３ａがコンダクタパッド３２Ａに接続されている。
＜比較例２のケーブルアセンブリ＞
・比較例２のケーブルアセンブリは、比較例１のケーブルアセンブリにシールド接続部材２６が取付けられている構造を有する。シールド接続部材２６はシールド層に電気的に接続されている。シールド接続部材２６の第１腕部２６Ａがグランドパッド３３Ａに電気的に接続されていると共に、シールド接続部材２６の第２腕部２６Ｂがグランドパッド３３Ｂに電気的に接続されている。
【００５２】
図６に示すグラフにおいて、横軸は、図７に示す各ケーブルアセンブリのＹ軸方向における位置を示している。図中に示す基板端Ｘ１、電極端Ｘ２は、図７に示す基板端Ｘ１、電極端Ｘ２にそれぞれ対応している。縦軸はインピーダンス（Ω）を示している。尚、縦軸のインピーダンスの値は、ケーブルの特性インピーダンスである５０Ωの付近の値である。実施例及び比較例１，２において、コンダクタパッド側（＋Ｙ方向）に進むにつれて、インピーダンスの値は５０Ωに収束することが確認できる。
【００５３】
図６に示すように、実施例のケーブルアセンブリでは、比較例１，２のケーブルアセンブリと比較して、網掛け部分で示す領域におけるインピーダンスの変化が小さいことが確認される。つまり、段差部を備える実施例のケーブルアセンブリでは、ケーブル２とコンダクタパッド３２Ａとの接続箇所近傍においてインピーダンスが大きく変化することが抑制されることが確認される。このように、実施例のケーブルアセンブリでは、比較例１，２と比べてケーブル２内を進む信号の反射が抑制される。
【００５４】
以上、本発明の実施形態について説明をしたが、本発明の技術的範囲が本実施形態の説明によって限定的に解釈されるべきではないのは言うまでもない。本実施形態はあくまでも一例であって、特許請求の範囲に記載された発明の範囲内において、様々な実施形態の変更が可能であることが当業者によって理解される。このように、本発明の技術的範囲は特許請求の範囲に記載された発明の範囲及びその均等の範囲に基づいて定められるべきである。
【符号の説明】
【００５５】
１，１０：ケーブルアセンブリ
２，２ａ，２ｃ，２００：ケーブル
３，３Ａ：回路基板
４：段差部形成機構
２１，２１０：外被
２２，２２０：シールド層
２３：コンダクタ
２３ａ，２３Ａ，２３０ａＡ，２３０ｂＢ：露出部
２４：段差部
２４ａ：底面
２５：絶縁層
２６：シールド接続部材
２６Ａ：第１腕部
２６Ｂ：第２腕部
３０：回路基板
３１：基板本体
３２，３２ａ，３２ｂ，３２Ａ：コンダクタパッド
３３，３３Ａ，３３Ｂ，３３ｃ：グランドパッド
３３ａ：第１グランドパッド
３３ｂ：第２グランドパッド
３４：グランド層
３５：上面（表面）
３６：下面
３７：端面
３９ａ：貫通電極
３９ｂ：貫通電極
４１：支持体
４２：スライダ
４３：グラインダ
４４：治具
４４ａ：下部治具
４４ｂ：上部治具
２２１：端面
２３０ａ：第１コンダクタ
２３０ｂ：第２コンダクタ
２４０ａ：第１段差部
２４０ｂ：第２段差部
２５０ａ：第１絶縁層
２５０ｂ：第２絶縁層
２６０：ドレイン線
３２０：上面
３２１：端部
４４０：溝
【図１】
0006519462.tif 000002
【図２】
0006519462.tif 000003
【図３】
0006519462.tif 000004
【図４】
0006519462.tif 000005
【図５】
0006519462.tif 000006
【図６】
0006519462.tif 000007
【図７】
0006519462.tif 000008