(57)【特許請求の範囲】
【請求項１】
第１回路基板と、
前記第１回路基板の上方に配設された半導体素子と、
前記第１回路基板の上方に一端部が配設された第２回路基板と、
前記一端部及び前記半導体素子の上方に配設され、前記半導体素子と熱的に接続された冷却部材と、
前記冷却部材と前記一端部との間に介在され、前記一端部を前記第１回路基板側に押圧する押圧部材と、
前記第１回路基板の下方に配設された基板と
を含み、
前記冷却部材は、前記基板に対して固定され、
前記押圧部材は、前記基板に対して固定される前記冷却部材によって押され、前記一端部を前記第１回路基板側に押圧することを特徴とする電子装置。
【請求項２】
前記基板は、第３回路基板であり、
前記第３回路基板の上方に配設された第４回路基板を更に含み、
前記第２回路基板の、前記一端部とは反対の他端部は、前記第４回路基板に接続されることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記基板は、第３回路基板であり、
前記第２回路基板の、前記一端部とは反対の他端部は、前記第３回路基板に接続されることを特徴とする請求項１に記載の電子装置。
【請求項４】
前記第１回路基板は、前記一端部が配設される領域に、信号配線又はグランド配線と接続される第１端子を有し、
前記第２回路基板は、前記一端部の、前記第１端子と対応する位置に、前記第１端子と接続される第２端子を有することを特徴とする請求項１乃至３のいずれかに記載の電子装置。
【請求項５】
前記第１回路基板及び前記一端部の、一方には凸部が設けられ、他方には前記凸部が挿入される凹部が設けられることを特徴とする請求項１乃至４のいずれかに記載の電子装置。
【請求項６】
前記第１回路基板の、前記一端部が配設される領域の外側に、前記一端部の縁の位置を規制する部品が設けられることを特徴とする請求項１乃至５のいずれかに記載の電子装置。
【請求項７】
半導体素子が配設された第１回路基板の、前記半導体素子の配設面側に、第２回路基板の一端部を配設する工程と、
前記一端部及び前記半導体素子の上方に、前記一端部との間に押圧部材を介在させて冷却部材を配設し、前記冷却部材を前記半導体素子と熱的に接続する工程と、
前記押圧部材によって前記一端部を前記第１回路基板側に押圧する工程と、
前記第１回路基板の下方に、基板を配設する工程と、
前記一端部及び前記半導体素子の上方に配設された前記冷却部材を、前記基板に対して固定する工程と
を含み、
前記押圧部材は、前記基板に固定される前記冷却部材によって押され、前記一端部を前記第１回路基板側に押圧することを特徴とする電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置及び電子装置の製造方法に関する。
【背景技術】
【０００２】
コネクタを用いて回路基板間を接続する技術が知られている。また、回路基板の１種として、柔軟性を有するフレキシブル基板が知られている。例えば、半導体素子が実装されるパッケージ基板上にコネクタを設け、そのコネクタにフレキシブル基板の一端部を挿入し固定することで、パッケージ基板とフレキシブル基板とを電気的に接続する電子装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１３４７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
回路基板間の接続にコネクタを用いる場合、コネクタの構造上、内部に配置可能な端子数が制限され、近年の高性能化、多機能化に伴う端子数の増大に対応できない恐れがある。内部に配置する端子数を増大させることでコネクタが大型になると、コネクタを設ける回路基板上の実装密度の低下、コネクタを設ける回路基板を含む電子装置の大型化等を招く恐れがある。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、第１回路基板と、前記第１回路基板の上方に配設された半導体素子と、前記第１回路基板の上方に一端部が配設された第２回路基板と、前記一端部及び前記半導体素子の上方に配設され、前記半導体素子と熱的に接続された冷却部材と、前記冷却部材と前記一端部との間に介在され、前記一端部を前記第１回路基板側に押圧する押圧部材と、前記第１回路基板の下方に配設された基板とを含み、前記冷却部材は、前記基板に対して固定され、前記押圧部材は、前記基板に対して固定される前記冷却部材によって押され、前記一端部を前記第１回路基板側に押圧する電子装置が提供される。
【０００６】
また、本発明の一観点によれば、半導体素子が配設された第１回路基板の、前記半導体素子の配設面側に、第２回路基板の一端部を配設する工程と、前記一端部及び前記半導体素子の上方に、前記一端部との間に押圧部材を介在させて冷却部材を配設し、前記冷却部材を前記半導体素子と熱的に接続する工程と、前記押圧部材によって前記一端部を前記第１回路基板側に押圧する工程と、前記第１回路基板の下方に、基板を配設する工程と、前記一端部及び前記半導体素子の上方に配設された前記冷却部材を、前記基板に対して固定する工程とを含み、前記押圧部材は、前記基板に固定される前記冷却部材によって押され、前記一端部を前記第１回路基板側に押圧する電子装置の製造方法が提供される。
【発明の効果】
【０００７】
開示の技術によれば、コネクタを用いずに着脱が可能な回路基板間の接続を実現し、回路基板上の実装密度の低下、大型化等を抑えて、優れた性能、機能を有する電子装置を実現することが可能になる。
【図面の簡単な説明】
【０００８】
【図１】電子装置の第１構成例を示す図である。
【図２】電子装置の第２構成例を示す図である。
【図３】電子装置の第３構成例を示す図である。
【図４】電子装置の第４構成例を示す図である。
【図５】コネクタを含む電子装置の一例を示す図である。
【図６】第１の実施の形態に係る電子装置の一例を示す図である。
【図７】第２の実施の形態に係る電子装置の一例を示す図である。
【図８】第２の実施の形態に係る基板間の接続の説明図（その１）である。
【図９】第２の実施の形態に係る基板間の接続の説明図（その２）である。
【図１０】第２の実施の形態に係るフレキシブル基板の説明図（その１）である。
【図１１】第２の実施の形態に係るフレキシブル基板の説明図（その２）である。
【図１２】第２の実施の形態に係る基板の端子の説明図である。
【図１３】第２の実施の形態に係る押圧部材の説明図である。
【図１４】第２の実施の形態に係る電子装置の形成方法の説明図である。
【図１５】第３の実施の形態に係る位置合わせ機構の第１例の説明図である。
【図１６】第３の実施の形態に係る位置合わせ機構の第２例の説明図である。
【図１７】第３の実施の形態に係る位置合わせ機構の第３例の説明図である。
【図１８】第４の実施の形態に係るフレキシブル基板の第１接続形態の説明図である。
【図１９】第４の実施の形態に係るフレキシブル基板の第２接続形態の説明図である。
【図２０】第４の実施の形態に係るフレキシブル基板の第３接続形態の説明図である。
【図２１】第４の実施の形態に係るフレキシブル基板の第４接続形態の説明図である。
【発明を実施するための形態】
【０００９】
まず、電子装置のいくつかの構成について説明する。
図１は電子装置の第１構成例を示す図、図２は電子装置の第２構成例を示す図である。図１及び図２はそれぞれ、第１構成例及び第２構成例に係る電子装置の要部断面模式図である。
【００１０】
図１に示す電子装置１００は、マザーボード１１０、並びに、マザーボード１１０上に搭載された半導体装置１２０及び半導体装置１３０を有する。
半導体装置１２０は、パッケージ基板１２１、及び、パッケージ基板１２１上にバンプ１２２を介して搭載された半導体素子１２３を含む。パッケージ基板１２１と半導体素子１２３は、バンプ１２２を通じて電気的に接続される。このような半導体装置１２０が、マザーボード１１０上にバンプ１２４を介して搭載され、バンプ１２４を通じてマザーボード１１０と電気的に接続される。
【００１１】
半導体装置１３０は、パッケージ基板１３１、及び、パッケージ基板１３１上にバンプ１３２を介して搭載された半導体素子１３３を含む。パッケージ基板１３１と半導体素子１３３は、バンプ１３２を通じて電気的に接続される。このような半導体装置１３０が、マザーボード１１０上にバンプ１３４を介して搭載され、バンプ１３４を通じてマザーボード１１０と電気的に接続される。
【００１２】
図１に示す電子装置１００のマザーボード１１０、パッケージ基板１２１及びパッケージ基板１３１は、いずれも回路基板であって、その表層や内層に設けられる配線層、異なる配線層間を接続するスルーホールビア等の導体部を含む。導体部には、信号伝送用の配線経路（信号配線）、グランド（ＧＮＤ）電位とされる配線経路（ＧＮＤ配線）、電源電位とされる配線経路（電源供給配線）が含まれる。導体部には、銅（Ｃｕ）等の導体材料が用いられる。
【００１３】
また、図２に示す電子装置２００は、マザーボード２１０、並びに、マザーボード２１０上に搭載された半導体装置２２０及びコネクタ２３０を有する。
半導体装置２２０は、パッケージ基板２２１、及び、パッケージ基板２２１上にバンプ２２２を介して搭載された半導体素子２２３を含み、バンプ２２２を通じてパッケージ基板２２１と半導体素子２２３が電気的に接続される。このような半導体装置２２０が、マザーボード２１０上にバンプ２２４を介して搭載され、バンプ２２４を通じてマザーボード２１０と電気的に接続される。コネクタ２３０は、マザーボード２１０に設けられた端子２１１に電気的に接続される。
【００１４】
図２に示す電子装置２００のマザーボード２１０及びパッケージ基板２２１は、いずれも回路基板であって、その表層や内層に設けられる配線層、異なる配線層間を接続するスルーホールビア等の導体部を含む。導体部には、信号配線、ＧＮＤ配線、電源供給配線が含まれる。導体部には、銅等の導体材料が用いられる。
【００１５】
ここで、上記のような構成を有する電子装置１００（図１）及び電子装置２００（図２）における信号伝送について述べる。
図１に示す電子装置１００において、例えば、一方の半導体装置１２０の半導体素子１２３から出力される信号が、マザーボード１１０を経由して、もう一方の半導体装置１３０の半導体素子１３３に入力されるものとする。この場合、半導体素子１２３から出力される信号は、バンプ１２２、パッケージ基板１２１、バンプ１２４、マザーボード１１０、バンプ１３４、パッケージ基板１３１、バンプ１３２を経由する信号配線１４０を伝送され、半導体素子１３３に入力される。
【００１６】
また、図２に示す電子装置２００において、例えば、半導体装置２２０の半導体素子２２３から出力される信号が、マザーボード１１０を経由して、コネクタ２３０に入力されるものとする。この場合は、半導体素子２２３から出力される信号が、バンプ２２２、パッケージ基板２２１、バンプ２２４、マザーボード２１０、端子２１１を経由する信号配線２４０を伝送され、コネクタ２３０に入力される。
【００１７】
電子装置１００（図１）のパッケージ基板１２１、マザーボード１１０及びパッケージ基板１３１、並びに、電子装置２００（図２）のパッケージ基板２２１及びマザーボード２１０には、それぞれ内部にスルーホールビアが存在し得る。このようなスルーホールビアが上記の信号配線１４０及び信号配線２４０に含まれる場合、信号は、スルーホールビアを経由して伝送されるが、スルーホールビアの通過時に生じる特性インピーダンスの不整合により、伝送特性が劣化してしまうことがある。
【００１８】
このようなスルーホールビアに起因した信号伝送特性の劣化を抑える手法の１つとして、半導体素子１２３或いは半導体素子２２３から出力される信号を、パッケージ基板１２１の表面或いはパッケージ基板２２１の表面から引き出すことが考えられる。
【００１９】
図３は電子装置の第３構成例を示す図、図４は電子装置の第４構成例を示す図である。図３及び図４はそれぞれ、第３構成例及び第４構成例に係る電子装置の要部断面模式図である。
【００２０】
図３に示す電子装置１００Ａは、一方の半導体装置１２０のパッケージ基板１２１上に設けられたコネクタ１６０、及び、他方の半導体装置１３０のパッケージ基板１３１上に設けられたコネクタ１７０を有する。コネクタ１６０は、パッケージ基板１２１の、半導体素子１２３の搭載面に設けられた端子１２５に電気的に接続される。コネクタ１７０は、パッケージ基板１３１の、半導体素子１３３の搭載面に設けられた端子１３５に電気的に接続される。電子装置１００Ａは更に、一端部が一方のコネクタ１６０に接続され、他端部が他方のコネクタ１７０に接続されたフレキシブル基板１８０を有する。
【００２１】
この電子装置１００Ａでは、例えば、半導体素子１２３から出力される信号が、パッケージ基板１２１の表面の端子１２５からフレキシブル基板１８０を通じてパッケージ基板１３１の表面の端子１３５へと伝送され、半導体素子１３３に入力される。電子装置１００Ａでは、パッケージ基板１２１、マザーボード１１０及びパッケージ基板１３１にスルーホールビアが存在する場合でも、それらのスルーホールビアを通過させない信号伝送を行うことが可能になる。
【００２２】
また、図４に示す電子装置２００Ａは、半導体装置２２０のパッケージ基板２２１上に設けられたコネクタ２５０、及び、マザーボード２１０上に設けられたコネクタ２６０を有する。コネクタ２５０は、パッケージ基板２２１の、半導体素子２２３の搭載面に設けられた端子２２５に電気的に接続される。コネクタ２６０は、マザーボード２１０の、半導体装置２２０の搭載面に設けられた端子２１１に電気的に接続される。電子装置２００Ａは更に、一端部が一方のコネクタ２５０に接続され、他端部がマザーボード２１０上のコネクタ２６０に接続されたフレキシブル基板２７０を有する。
【００２３】
この電子装置２００Ａでは、例えば、半導体素子２２３から出力される信号が、パッケージ基板２２１の表面の端子２２５からフレキシブル基板２７０を通じてマザーボード２１０上のコネクタ２６０へと伝送される。電子装置２００Ａでは、パッケージ基板２２１及びマザーボード２１０にスルーホールビアが存在する場合でも、それらのスルーホールビアを通過させない信号伝送を行うことが可能になる。
【００２４】
このようなフレキシブル基板１８０、コネクタ１６０及びコネクタ１７０を用いた信号伝送（図３）、フレキシブル基板２７０、コネクタ２５０及びコネクタ２６０を用いた信号伝送（図４）によれば、スルーホールビアに起因した伝送特性の劣化が抑えられる。
【００２５】
また、フレキシブル基板１８０（図３）は、コネクタ１６０及びコネクタ１７０との間で着脱が行えるようにすることができ、フレキシブル基板２７０（図４）も同様に、コネクタ２５０及びコネクタ２６０との間で着脱が行えるようにすることができる。例えば、パッケージ基板１２１に搭載された半導体素子１２３（図３）、パッケージ基板１３１に搭載された半導体素子１３３（図３）、パッケージ基板２２１に搭載された半導体素子２２３（図４）のテスト工程では、不良品となるものが生じ得る。このような場合でも、フレキシブル基板１８０やフレキシブル基板２７０を着脱可能にしておくと、不良品を比較的容易に排除することができる。フレキシブル基板１８０やフレキシブル基板２７０を着脱可能にすると、実際に使用された電子装置１００Ａの半導体装置１２０や半導体装置１３０（図３）、或いは電子装置２００Ａの半導体装置２２０（図４）をリペアする際も、比較的容易に行うことができる。
【００２６】
しかしながら、上記のようなコネクタを用いる場合には、以下に述べるような問題が生じる恐れがある。
図５はコネクタを含む電子装置の一例を示す図である。図５は電子装置の一例の要部斜視模式図である。
【００２７】
図５に示す電子装置３００は、パッケージ基板３１０、並びに、パッケージ基板３１０上に搭載された半導体素子３２０及びコネクタ３３０を有する。コネクタ３３０には、フレキシブル基板３４０を、図中太矢印方向に挿抜することにより着脱できるようになっている。フレキシブル基板３４０の一端部３４１には、端子３４２が設けられる。コネクタ３３０には、フレキシブル基板３４０の端子３４２と対応する位置に、端子が設けられる。フレキシブル基板３４０をコネクタ３３０に挿入した時に、フレキシブル基板３４０の端子３４２が、コネクタ３３０の端子に接続される。
【００２８】
フレキシブル基板３４０の挿抜によって着脱が可能なコネクタ３３０では、フレキシブル基板３４０の挿抜方向に配置可能な端子３４２の数や配置がコネクタ３３０の構造に大きく制約されてしまい、端子数や端子密度の増大が困難な場合がある。コネクタ３３０を大型化し、コネクタ３３０の端子及びフレキシブル基板３４０の端子３４２の数を増大させると、コネクタ３３０の大型化によって、パッケージ基板３１０上の実装密度の低下、電子装置の大型化が起こり得る。パッケージ基板３１０上に、端子数の多い大型のコネクタ３３０を搭載することで、パッケージ基板３１０内における配線レイアウトの自由度の低下を招き、その結果として、コネクタ３３０の搭載領域が信号配線の狭ピッチ化や高密度化を阻害する要因となり得る。
【００２９】
以上のような点に鑑み、以下に実施の形態として示すような構成を採用することにより、回路基板上へのコネクタの搭載を不要にすると共に、当該回路基板に対して別の回路基板を着脱可能に接続することのできる電子装置を実現する。
【００３０】
まず、第１の実施の形態について説明する。
図６は第１の実施の形態に係る電子装置の一例を示す図である。図６は第１の実施の形態に係る電子装置の一例の要部断面模式図である。
【００３１】
図６に示す電子装置１Ａは、回路基板１０Ａ、半導体素子２０Ａ、回路基板３０Ａ、熱伝導部材４０Ａ、冷却部材５０Ａ及び押圧部材６０Ａを含む。
回路基板１０Ａは、例えば、パッケージ基板として用いられるプリント基板である。回路基板１０Ａには、その表面１０Ａａの、半導体素子２０Ａが搭載される領域に、一例として複数の端子１１Ａが設けられ、その表面１０Ａａの、回路基板３０Ａの一端部３１Ａが搭載される領域に、一例として複数の端子１２Ａが設けられる。端子１１Ａ及び端子１２Ａは、回路基板１０Ａの表層や内層に設けられる図示しない導体部（配線層及びスルーホールビア等）に電気的に接続される。導体部には、信号配線、ＧＮＤ配線、電源供給配線が含まれる。導体部には、銅等の導体材料が用いられる。
【００３２】
回路基板１０Ａの、回路基板３０Ａの一端部３１Ａが搭載される領域には、例えば、信号配線及びＧＮＤ配線に電気的に接続される端子１２Ａのみを設け、電源供給配線に電気的に接続される端子を設けないようにすることができる。また、端子１１Ａと端子１２Ａの間の接続は、例えば、回路基板１０Ａの表層又はそれに近い層に設けられる配線層で行い、端子１１Ａと端子１２Ａの間の配線経路にスルーホールビアを含めないか又は含まれるスルーホールビアが少なくなるようにすることができる。
【００３３】
半導体素子２０Ａは、例えば、ＬＳＩ（Large Scale Integration）等の半導体チップである。半導体素子２０Ａには、半導体基板と、半導体基板を用いて形成されたトランジスタ等の素子と、半導体基板上に設けられトランジスタ等の素子に電気的に接続された導体部（銅等が用いられた配線層及びビア等）とを含む多層配線構造が含まれる。半導体素子２０Ａは、例えばそのような多層配線構造上に設けられた半田等のバンプ２１Ａを介して、回路基板１０Ａの表面１０Ａａ上に搭載される。回路基板１０Ａの表面１０Ａａの、半導体素子２０Ａが搭載される領域の端子１１Ａは、半導体素子２０Ａのバンプ２１Ａと対応する位置に設けられる。バンプ２１Ａと端子１１Ａとが接続されることで、半導体素子２０Ａと回路基板１０Ａとが電気的に接続される。
【００３４】
ここでは１つの半導体素子２０Ａを例示するが、回路基板１０Ａ上には、同種又は異種の複数の半導体素子２０Ａが搭載されてもよく、また、半導体素子２０Ａ（群）に加えて、コンデンサ等のチップ部品（群）が搭載されてもよい。
【００３５】
回路基板３０Ａは、例えば、フレキシブル基板である。フレキシブル基板は、柔軟性や屈曲性を有し、変形を伴う実装構造を可能にする。回路基板３０Ａは、その一端部３１Ａが、回路基板１０Ａの表面１０Ａａ上に搭載されるように、配置される。回路基板３０Ａの一端部３１Ａには、端子３２Ａが設けられる。回路基板３０Ａの一端部３１Ａの端子３２Ａと、回路基板１０Ａの表面１０Ａａの、一端部３１Ａが搭載される領域の端子１２Ａとは、互いに対応する位置に設けられる。互いの対応する位置の端子３２Ａと端子１２Ａとが物理的に接触することで、回路基板３０Ａと回路基板１０Ａとが電気的に接続される。
【００３６】
回路基板１０Ａ、半導体素子２０Ａ、及び回路基板３０Ａの一端部３１Ａの上方には、冷却部材５０Ａが設けられる。半導体素子２０Ａと冷却部材５０Ａとの間には、熱伝導部材４０Ａが介在される。
【００３７】
熱伝導部材４０Ａは、一定の熱伝導性を示す半田等の熱伝導性材料、そのような熱伝導性材料をフィラーとして樹脂材料内に含有するペースト材料或いはシート状若しくはテープ状の熱界面材料（Thermal Interface Material；ＴＩＭ）である。或いはまた、熱伝導部材４０Ａは、半導体素子２０Ａに被せられるリッド又はその一部である。
【００３８】
冷却部材５０Ａは、このような熱伝導部材４０Ａを介して、半導体素子２０Ａの上方に配置される。冷却部材５０Ａと半導体素子２０Ａとは、熱伝導部材４０Ａを通じて熱的に接続される。冷却部材５０Ａには、例えば、銅やアルミニウム（Ａｌ）等、良好な熱伝導性を示す金属が用いられる。動作に伴って半導体素子２０Ａで発生した熱は、熱伝導部材４０Ａに伝熱され、更に熱伝導部材４０Ａから冷却部材５０Ａへと伝熱されて、冷却部材５０Ａから電子装置１Ａの外部に放熱される。電子装置１Ａでは、このような冷却部材５０Ａが用いられることで、動作時の半導体素子２０Ａの過熱が抑制される。
【００３９】
尚、半導体素子２０Ａで発生した熱の伝熱及び放熱経路は、ここで述べた例に限定されるものではない。また、冷却部材５０Ａには、半導体素子２０Ａ側と反対の面側に、針状や板状のフィン（図示せず）が設けられてもよい。
【００４０】
押圧部材６０Ａは、冷却部材５０Ａと、その下方に設けられる回路基板３０Ａの一端部３１Ａとの間に介在される。押圧部材６０Ａは、例えば、少なくとも回路基板１０Ａの平面方向と直交する方向に弾性を有する。例えば、コイル状や板状のバネ等の弾性体、樹脂等の弾性体が用いられ、弾性を有する押圧部材６０Ａが実現される。押圧部材６０Ａは、例えば、その一部にバネや樹脂等の弾性体が用いられて形成されていてもよく、また、その全体がバネや樹脂等の弾性体で形成されていてもよい。
【００４１】
押圧部材６０Ａは、半導体素子２０Ａの上方に熱伝導部材４０Ａを介して配置される冷却部材５０Ａによって押さえられ、回路基板３０Ａの一端部３１Ａを回路基板１０Ａ側に押圧する。この押圧により、回路基板３０Ａと回路基板１０Ａとは、互いの対応する位置の端子３２Ａと端子１２Ａとが物理的に接触し、電気的に接続される。
【００４２】
端子３２Ａと端子１２Ａの少なくとも一方には、弾性を持たせてもよい。端子３２Ａ又は端子１２Ａに弾性を持たせることで、押圧部材６０Ａによる押圧に伴う端子３２Ａ及び端子１２Ａの破損、高さばらつきによる接触不良等を抑えることができる。このように端子３２Ａ又は端子１２Ａに弾性を持たせる場合は、必ずしも押圧部材６０Ａが弾性を有することを要しない。
【００４３】
冷却部材５０Ａと回路基板３０Ａの一端部３１Ａとの間には、複数の押圧部材６０Ａを介在させてよい。複数の押圧部材６０Ａによって回路基板３０Ａの一端部３１Ａの複数個所を回路基板１０Ａ側に押圧することで、端子３２Ａと端子１２Ａとを安定的に接触させて、回路基板３０Ａと回路基板１０Ａとを電気的に接続することができる。
【００４４】
押圧部材６０Ａは、例えば、冷却部材５０Ａとは別部品として準備しておくことができ、このように別部品として準備された押圧部材６０Ａを冷却部材５０Ａの所定部位に取り付けることで、冷却部材５０Ａと一体化することができる。また、予め押圧部材６０Ａを一部として含む冷却部材５０Ａを準備しておくこともできる。
【００４５】
上記の電子装置１Ａは、例えば、次のようにして形成される。
半導体素子２０Ａが搭載された回路基板１０Ａが準備される。例えば、端子１１Ａ及び端子１２Ａが設けられた回路基板１０Ａ、並びに、バンプ２１Ａが設けられた半導体素子２０Ａが準備され、半導体素子２０Ａが、そのバンプ２１Ａを用いて、回路基板１０Ａ上にフリップチップ実装される。
【００４６】
回路基板１０Ａ上には、半導体素子２０Ａと共に、回路基板３０Ａの一端部３１Ａが、その端子３２Ａを、回路基板１０Ａの端子１２Ａの位置に合わせて、搭載される。尚、この時点では、対応する位置の端子３２Ａと端子１２Ａとが、必ずしも接触或いは十分に接触されていることを要しない。
【００４７】
半導体素子２０Ａ上に、熱伝導部材４０Ａが配置され、その熱伝導部材４０Ａ上に、冷却部材５０Ａが配置される。冷却部材５０Ａが配置される際には、冷却部材５０Ａと、その下方の回路基板３０Ａの一端部３１Ａとの間に、冷却部材５０Ａと一体の又は別体の押圧部材６０Ａが介在される。
【００４８】
このように回路基板３０Ａの一端部３１Ａとの間に押圧部材６０Ａが介在された状態で、冷却部材５０Ａが所定の位置（回路基板１０Ａの表面１０Ａａから所定の高さ）に固定される。固定される冷却部材５０Ａで押圧部材６０Ａが押さえられ、回路基板３０Ａの一端部３１Ａが回路基板１０Ａ側に押圧される。この押圧により、回路基板３０Ａの一端部３１Ａの端子３２Ａが、回路基板１０Ａの端子１２Ａに物理的に十分に接触された状態となり、それにより、回路基板３０Ａと回路基板１０Ａとが電気的に接続される。
【００４９】
上記の電子装置１Ａでは、コネクタを用いず、冷却部材５０Ａを用いて、それと回路基板３０Ａの一端部３１Ａとの間に介在させる押圧部材６０Ａで当該一端部３１Ａを回路基板１０Ａ側に押圧し、回路基板３０Ａを回路基板１０Ａに電気的に接続する。従って、コネクタの構造上生じ得る、端子の数や配置の制約を回避することが可能になる。電子装置１Ａでは、回路基板１０Ａと回路基板３０Ａとの間の端子数や端子密度の増大を図ることが可能になり、電子装置１Ａの高性能化、多機能化を図ることが可能になる。また、電子装置１Ａでは、端子数の多い大型のコネクタを搭載した場合に生じ得る、回路基板１０Ａ上の実装密度の低下、電子装置１Ａの大型化を抑えることが可能になる。
【００５０】
電子装置１Ａでは、端子１２Ａと端子３２Ａとの間の接続を、例えば、回路基板１０Ａの表層又はそれに近い層に設ける配線層によって行うことができる。この場合、回路基板１０Ａにおける、回路基板３０Ａの搭載領域の下部を、端子１２Ａと端子３２Ａとの間の接続に用いる配線層以外の配線層の形成に利用することが可能になり、配線レイアウトの自由度を高めることが可能になる。配線レイアウトの自由度が高まることで、回路基板１０Ａに設ける信号配線の狭ピッチ化や高密度化を図ることも可能になる。
【００５１】
また、電子装置１Ａでは、一旦回路基板１０Ａに接続（装着）した回路基板３０Ａを、回路基板１０Ａから分離（脱離）することもできる。回路基板３０Ａを回路基板１０Ａから分離する際には、冷却部材５０Ａが取り外され、それにより、押圧部材６０Ａによる回路基板３０Ａの一端部３１Ａに対する押圧が解除される。この押圧の解除により、回路基板３０Ａは回路基板１０Ａから分離可能となる。
【００５２】
このように回路基板３０Ａが回路基板１０Ａに対して着脱可能な構成は、例えば、半導体素子２０Ａ又は回路基板１０Ａのテスト、リペアの際に有効となる。即ち、回路基板３０Ａを回路基板１０Ａに対して着脱可能にすると、他端部が電気テスト装置に接続された一枚の回路基板３０Ａを使用し、その一端部３１Ａに接続される回路基板１０Ａ及びその上に搭載される半導体素子２０Ａを順次変更し、テストできる。回路基板１０Ａ又はその上に搭載される半導体素子２０Ａが不良品と判定される場合には、それらを排除し、良品（製品）への混入を回避することができる。また、回路基板３０Ａを回路基板１０Ａに対して着脱可能にすると、実際に一定期間使用されたような電子装置１Ａについて、回路基板３０Ａを分離し、回路基板１０Ａ及びその上に搭載される半導体素子２０Ａを新しいものにリペアすることが可能になる。
【００５３】
以上述べた第１の実施の形態に係る電子装置１Ａによれば、回路基板１０Ａと回路基板３０Ａを、コネクタを用いずに着脱可能にし、回路基板１０Ａの実装密度の低下、配線レイアウト自由度の低下、大型化を抑えて、高性能化、多機能化を図ることが可能になる。
【００５４】
次に、第２の実施の形態について説明する。
図７は第２の実施の形態に係る電子装置の一例を示す図である。図７（Ａ）及び図７（Ｂ）には、第２の実施の形態に係る電子装置の一例の異なる要部断面をそれぞれ模式的に図示している。
【００５５】
図７に示す電子装置１は、パッケージ基板１０、半導体素子２０、フレキシブル基板３０、リッド４０、冷却部材５０及び押圧部材６０を含む。電子装置１は更に、マザーボード７０、プレート８０及びバネ付きネジ９０を含む。
【００５６】
パッケージ基板１０は、プリント基板等の回路基板であって、その表面１０ａの、半導体素子２０が搭載される領域に端子１１が設けられ、その表面１０ａの、フレキシブル基板３０の一端部３１が搭載される領域に端子１２が設けられる。端子１１及び端子１２は、パッケージ基板１０の表層や内層に設けられる図示しない導体部（配線層及びスルーホールビア等）に電気的に接続される。導体部には、信号配線、ＧＮＤ配線、電源供給配線が含まれる。導体部には、銅等の導体材料が用いられる。
【００５７】
半導体素子２０は、例えば、ＬＳＩ等の半導体チップである。半導体素子２０には、半導体基板と、半導体基板を用いて形成されたトランジスタ等の素子と、半導体基板上に設けられトランジスタ等の素子に電気的に接続された導体部（銅等が用いられた配線層及びビア等）とを含む多層配線構造が含まれる。半導体素子２０は、例えばそのような多層配線構造上に設けられた半田等のバンプ２１を介して、パッケージ基板１０の表面１０ａ上に搭載される。パッケージ基板１０の表面１０ａの、半導体素子２０が搭載される領域の端子１１は、半導体素子２０のバンプ２１に対応する位置に設けられる。バンプ２１と端子１１とが接続されることで、半導体素子２０とパッケージ基板１０とが電気的に接続される。
【００５８】
パッケージ基板１０上には、同種又は異種の複数の半導体素子２０が搭載されてもよく、また、半導体素子２０（群）に加えて、コンデンサ等のチップ部品（群）が搭載されてもよい。
【００５９】
リッド４０は、半導体素子２０が搭載されたパッケージ基板１０上に配置される。リッド４０には、半導体素子２０が搭載されたパッケージ基板１０上に配置された時にその半導体素子２０が収容されるような凹部４１が予め設けられる。リッド４０には、例えば、銅やアルミニウム等の金属が用いられる。パッケージ基板１０上に配置されるリッド４０の凹部４１の内面と、半導体素子２０の上面との間には、図示しない半田や熱界面材料等の熱伝導部材が介在されてよい。リッド４０は、例えば接着剤が用いられて、パッケージ基板１０上に固定される。リッド４０は、半導体素子２０の上面に直接的又は間接的に接触されることで、半導体素子２０と熱的に接続される。
【００６０】
半導体素子２０が搭載されたパッケージ基板１０は、マザーボード７０の表面７０ａ上に搭載される。パッケージ基板１０の裏面１０ｂには、バンプ１３が設けられる。バンプ１３は、パッケージ基板１０の表層や内層に設けられる、配線層及びスルーホールビア等を含む導体部（信号配線、ＧＮＤ配線、電源供給配線）に電気的に接続される。マザーボード７０の表面７０ａには、パッケージ基板１０のバンプ１３に対応する位置に、端子７３が設けられる。端子７３は、マザーボード７０の表層や内層に設けられる、銅等が用いられた配線層及びスルーホールビア等を含む導体部（信号配線、ＧＮＤ配線、電源供給配線）に電気的に接続される。パッケージ基板１０のバンプ１３と、マザーボード７０の端子７３とが接続されることで、半導体素子２０が搭載されたパッケージ基板１０と、マザーボード７０とが電気的に接続される。
【００６１】
フレキシブル基板３０は、柔軟性や屈曲性を有する。フレキシブル基板３０は、その一端部３１が、パッケージ基板１０の表面１０ａ上に搭載されるように、配置される。フレキシブル基板３０の一端部３１には、端子３２が設けられる。フレキシブル基板３０の一端部３１の端子３２と、パッケージ基板１０の表面１０ａの、一端部３１が搭載される領域の端子１２とは、互いに対応する位置に設けられる。互いに対応する位置の端子３２と端子１２が物理的に接触することで、フレキシブル基板３０とパッケージ基板１０が電気的に接続される。
【００６２】
冷却部材５０は、パッケージ基板１０、半導体素子２０、及びフレキシブル基板３０の一端部３１の上方に配置される。冷却部材５０は、平面視で、これらのパッケージ基板１０、半導体素子２０及び一端部３１が包含されるサイズを有する。冷却部材５０には、例えば、銅やアルミニウム等の金属が用いられる。冷却部材５０とリッド４０との間に、図示しない熱界面材料等の熱伝導部材が介在されてよい。冷却部材５０は、リッド４０の上面に直接的又は間接的に接触されることで、リッド４０、更にその下方の半導体素子２０と熱的に接続される。動作に伴って半導体素子２０で発生した熱は、リッド４０に伝熱され、更にリッド４０から冷却部材５０へと伝熱されて、冷却部材５０から電子装置１の外部に放熱される。これにより、動作時の半導体素子２０の過熱が抑制される。
【００６３】
尚、半導体素子２０で発生した熱の伝熱及び放熱経路は、ここで述べた例に限定されるものではない。また、冷却部材５０には、半導体素子２０側と反対の面側に、針状や板状のフィン（図示せず）が設けられてもよい。
【００６４】
冷却部材５０には、バネ付きネジ９０が挿通可能な貫通孔５１が設けられる。リッド４０上の冷却部材５０に対向するマザーボード７０には、冷却部材５０の貫通孔５１と対応する位置に、バネ付きネジ９０が挿通可能な貫通孔７１が設けられる。マザーボード７０の裏面７０ｂには、マザーボード７０の貫通孔７１及び冷却部材５０の貫通孔５１と対応する位置に貫通孔８１が設けられたプレート８０が配置される。貫通孔８１、貫通孔７１及び貫通孔５１にバネ付きネジ９０が挿通されてネジ止めされることで、冷却部材５０が、プレート８０及びマザーボード７０に対して固定される。
【００６５】
このように固定される冷却部材５０と、パッケージ基板１０上に配置されるフレキシブル基板３０の一端部３１との間に、押圧部材６０が介在される。押圧部材６０は、パッケージ基板１０の平面方向と直交する方向に弾性を有する。ここでは一例として、パッケージ基板１０の平面方向と直交する方向に弾性変形可能なバネ６０ａを備える押圧部材６０を図示している。押圧部材６０は、冷却部材５０とは別部品でもよいし、冷却部材５０の一部でもよい。冷却部材５０とフレキシブル基板３０の一端部３１との間には、例えば、複数の押圧部材６０が介在される（図７（Ｂ））。
【００６６】
押圧部材６０は、上記のようにプレート８０及びマザーボード７０に対して固定される冷却部材５０によって押さえられ、フレキシブル基板３０の一端部３１をパッケージ基板１０側に押圧する。この押圧により、フレキシブル基板３０とパッケージ基板１０とは、互いの対応する位置の端子３２と端子１２とが物理的に接触し、電気的に接続される。
【００６７】
上記の電子装置１に用いられるマザーボード７０、パッケージ基板１０及びフレキシブル基板３０の基板間の接続について、次の図８及び図９を参照して説明する。
図８及び図９は第２の実施の形態に係る基板間の接続の説明図である。図８はマザーボード７０、パッケージ基板１０及びフレキシブル基板３０の要部斜視模式図である。図９はマザーボード７０、パッケージ基板１０及びフレキシブル基板３０の要部断面模式図である。尚、図８及び図９には便宜上、パッケージ基板１０に搭載される半導体素子２０を併せて図示している。
【００６８】
図８及び図９に示すように、半導体素子２０が搭載されたパッケージ基板１０がマザーボード７０に搭載され、そのパッケージ基板１０に、フレキシブル基板３０の一端部３１が搭載される。図８及び図９には共に、フレキシブル基板３０をパッケージ基板１０に接続する前の状態を図示している。
【００６９】
図９に示すように、パッケージ基板１０には、信号配線１４（ＳＩＧ）、ＧＮＤ配線１５（ＧＮＤ）及び電源供給配線１６（ＶＤＤ）が含まれる。
パッケージ基板１０の表面１０ａの、半導体素子２０の搭載領域に設けられる端子１１は、信号配線１４、ＧＮＤ配線１５及び電源供給配線１６に電気的に接続される。信号配線１４は、パッケージ基板１０の表層又はそれに近い層に設けられるものを含み、ＧＮＤ配線１５及び電源供給配線１６は、パッケージ基板１０の表層及び内層に設けられるものを含む。このような信号配線１４、ＧＮＤ配線１５及び電源供給配線１６に電気的に接続された端子１１に、半導体素子２０のバンプ２１が電気的に接続される。
【００７０】
パッケージ基板１０の表面１０ａの端子１１に電気的に接続されるＧＮＤ配線１５及び電源供給配線１６は、その裏面１０ｂに設けられるバンプ１３に電気的に接続される。このようなバンプ１３が、マザーボード７０の端子７３に電気的に接続される。
【００７１】
パッケージ基板１０の表面１０ａの、フレキシブル基板３０の一端部３１の搭載領域に設けられる端子１２は、信号配線１４、ＧＮＤ配線１５及び電源供給配線１６のうち、信号配線１４及びＧＮＤ配線１５のみに電気的に接続される。端子１２には、パッケージ基板１０の表層又はそれに近い層に設けられる信号配線１４が電気的に接続され、パッケージ基板１０の表層又はそれに近い層或いは内層に設けられるＧＮＤ配線１５が電気的に接続される。このような端子１２に、フレキシブル基板３０の一端部３１の端子３２が電気的に接続される。
【００７２】
半導体素子２０を駆動させる電源は、マザーボード７０（端子７３）からパッケージ基板１０（バンプ１３）に供給され、パッケージ基板１０の電源供給配線１６を通じて、半導体素子２０（バンプ２１）に供給される。
【００７３】
半導体素子２０からの又は半導体素子２０への信号伝送は、端子１１と端子１２との間を接続する、パッケージ基板１０の信号配線１４を通じて、行われる。信号配線１４をパッケージ基板１０の表層又はそれに近い層に設け、端子１１と端子１２の間の配線経路にスルーホールビアを含めないか又は含まれるスルーホールビアが少なくなるようにすると、信号伝送特性の劣化を抑えることができる。
【００７４】
パッケージ基板１０の信号配線１４及びＧＮＤ配線１５に繋がる端子１２に電気的に接続されるフレキシブル基板３０は、信号配線及びＧＮＤ配線のみを備える構成とすることができる。
【００７５】
図１０及び図１１は第２の実施の形態に係るフレキシブル基板の説明図である。図１０はフレキシブル基板３０の要部平面模式図である。図１１（Ａ）はフレキシブル基板３０の第１例の要部断面模式図、図１１（Ｂ）はフレキシブル基板３０の第２例の要部断面模式図である。尚、図１１（Ａ）及び図１１（Ｂ）は、図１０のＬ１−Ｌ１線の位置に相当する要部断面模式図である。
【００７６】
図１０に示すように、フレキシブル基板３０には、パッケージ基板１０と接続される一端部３１の、パッケージ基板１０との対向面に、パッケージ基板１０の端子１２に対応する端子３２が設けられる。フレキシブル基板３０には、各端子３２に電気的に接続される配線３３が、他端部３４に向かって延在される。配線３３には、銅等の導体材料が用いられる。他端部３４には、各配線３３に電気的に接続される端子３５が所定の配置、即ちフレキシブル基板３０が接続される相手側の電子部品や電子装置の端子に対応する配置で、設けられる。一端部３１の端子３２と他端部３４の端子３５とを接続する配線３３には、信号配線及びＧＮＤ配線のみが含まれる。
【００７７】
配線３３の構造は、例えば、図１１（Ａ）に示すようなマイクロストリップライン型、或いは、図１１（Ｂ）に示すようなコプレナー型とすることができる。
図１１（Ａ）に示すようなマイクロストリップライン型の配線３３の場合は、ポリイミド等の絶縁層３３ａの一面にライン状の信号配線３３ｂが設けられ、他面にプレーン状のＧＮＤ配線３３ｃが設けられる。信号配線３３ｂ及びＧＮＤ配線３３ｃは、ポリイミド等のカバー膜３３ｄで覆われる。
【００７８】
図１１（Ｂ）に示すようなコプレナー型の配線３３の場合は、ポリイミド等の絶縁層３３ａの一面にライン状の信号配線３３ｂ及びＧＮＤ配線３３ｃが設けられ、それらがポリイミド等のカバー膜３３ｄで覆われる。
【００７９】
フレキシブル基板３０とパッケージ基板１０との電気的な接続は、互いの端子３２と端子１２との接触により行われる。
図１２は第２の実施の形態に係る基板の端子の説明図である。図１２（Ａ）〜（Ｃ）はそれぞれ、フレキシブル基板３０及びパッケージ基板１０の要部断面模式図である。
【００８０】
例えば、図１２（Ａ），図１２（Ｂ），図１２（Ｃ）に示すように、パッケージ基板１０の端子１２をパッドとし、フレキシブル基板３０の端子３２をバンプとする。フレキシブル基板３０の端子３２には、例えば、図１２（Ａ）に示すようなボールバンプ３２ａ、図１２（Ｂ）に示すようなポスト３２ｂ、或いは、図１２（Ｃ）に示すようなスタッドバンプ３２ｃが採用される。
【００８１】
パッケージ基板１０の端子１２は、例えば、ソルダーレジスト層でパターニングされた銅配線（導体部）の表面に、ニッケル（Ｎｉ）、金（Ａｕ）の順に無電解メッキ処理を施した金パッド構造とすることができる。ニッケル、金の無電解メッキ処理に替えて、酸化防止膜を薄く塗布した銅パッド構造とすることもできる。
【００８２】
フレキシブル基板３０の端子３２は、例えば、ソルダーレジスト層でパターニングされた銅配線（配線３３）の表面に、ニッケル、半田の順に無電解メッキ処理を施した半田バンプ構造とすることができる。これをポスト３２ｂ（図１２（Ｂ））とするか、或いは熱処理によって半田をボール状にしてボールバンプ３２ａ（図１２（Ａ））とする。半田に替えて金の無電解メッキ処理を施して金パッドを形成し、その上に半田ボールを搭載することで、ボールバンプ３２ａ（図１２（Ａ））を得てもよい。また、銅の電解メッキ処理を施して銅ポストを形成し、ポスト３２ｂ（図１２（Ｂ））を得てもよい。スタッドバンプ３２ｃ（図１２（Ｃ））は、銅配線（配線３３）の表面にワイヤをボンディングし、そのボンディング部分からワイヤを引きちぎることで、得ることができる。
【００８３】
尚、パッケージ基板１０の端子１２をバンプとし、フレキシブル基板３０の端子３２をパッドとしてもよい。
また、バンプ及びパッドの少なくとも一方には、樹脂等の弾性体が用いられてもよい。例えば、樹脂等の弾性体の表面を金属等の導体層で覆ったものや、樹脂等の弾性体中に導体フィラーを含有したものを、バンプ又はパッドに用いてもよい。
【００８４】
ここではフレキシブル基板３０の一端部３１の端子３２と、パッケージ基板１０の端子１２について述べた。フレキシブル基板３０の他端部３４の端子３５（図１０）と、それが接続（接触）される相手側端子についても、上記同様のバンプ及びパッドの構造を採用することができる。
【００８５】
続いて、フレキシブル基板３０の一端部３１を押圧する押圧部材６０について説明する。
図１３は第２の実施の形態に係る押圧部材の説明図である。図１３（Ａ）〜図１３（Ｃ）にはそれぞれ、押圧部材６０の第１〜第３例を示している。
【００８６】
押圧部材６０は、例えば図１３（Ａ）に示すように、上側のベース６１と下側のベース６２との間に、上下方向に弾性変形可能なコイルバネ６３（図７（Ａ）及び図７（Ｂ）のバネ６０ａに相当）が設けられた構造を有する。例えば、このような押圧部材６０の上側のベース６１が冷却部材５０に固定されて冷却部材５０と一体化され、下側のベース６２がフレキシブル基板３０の一端部３１に当接される。
【００８７】
このほか、押圧部材６０は、例えば図１３（Ｂ）に示すような、上側のベース６１と下側のベース６２との間に、上下方向に弾性変形可能な板バネ６４を設けた構造としてもよい。
【００８８】
また、押圧部材６０は、例えば図１３（Ｃ）に示すような、上側のベース６１と下側のベース６２との間に、上下方向に弾性変形可能な樹脂６５を設けた構造とすることもできる。
【００８９】
コイルバネ６３、板バネ６４及び樹脂６５の弾性力（バネ定数、弾性率等）は、電子装置１の形態に応じて適宜設定される。例えば、押圧部材６０が後述のようにマザーボード７０に対して固定される冷却部材５０で押されてフレキシブル基板３０の一端部３１を押圧する時に、端子３２及び端子１２の破壊を抑えながらそれらを十分に接触させることのできるような範囲とする。
【００９０】
上記図７（Ａ）及び図７（Ｂ）に示したような電子装置１は、例えば、次のようにして形成される。
図１４は第２の実施の形態に係る電子装置の形成方法の説明図である。図１４（Ａ）は電子装置１の第１形成工程の要部断面模式図、図１４（Ｂ）は電子装置１の第２工程の要部断面模式図である。
【００９１】
図１４（Ａ）に示すように、半導体素子２０が搭載されたパッケージ基板１０が、マザーボード７０上に搭載される。
例えば、まずパッケージ基板１０と半導体素子２０が、互いの端子１１とバンプ２１の位置を合わせて対向配置され、リフロー処理により、端子１１とバンプ２１が接合される。これにより、パッケージ基板１０上に半導体素子２０が搭載された構造が得られる。パッケージ基板１０上には更に、半導体素子２０を覆うようにリッド４０が搭載される。
【００９２】
次いで、半導体素子２０及びリッド４０が搭載されたパッケージ基板１０と、マザーボード７０が、互いのバンプ１３と端子７３の位置を合わせて対向配置され、リフロー処理により、バンプ１３と端子７３が接合される。これにより、半導体素子２０等を搭載したパッケージ基板１０が、マザーボード７０上に搭載された構造が得られる。
【００９３】
更に、図１４（Ａ）に示すように、マザーボード７０上に搭載されたパッケージ基板１０の上に、フレキシブル基板３０が搭載される。その際は、フレキシブル基板３０の一端部３１が、パッケージ基板１０上に、互いの端子３２と端子１２の位置を合わせて対向配置される。
【００９４】
そして、リッド４０上にサーマルシート等の熱伝導部材（図示せず）が設けられ、半導体素子２０、リッド４０及びフレキシブル基板３０（その一端部３１）が搭載されたパッケージ基板１０の上方に、冷却部材５０が配置される。配置される冷却部材５０には、例えば図１４（Ａ）に示すように、パッケージ基板１０上のフレキシブル基板３０の一端部３１に対応する位置に、予め押圧部材６０が取り付けられる。押圧部材６０が取り付けられた冷却部材５０が、その貫通孔５１の位置がマザーボード７０の貫通孔７１の位置に合わせられて配置される。
【００９５】
その後、図１４（Ｂ）に示すように、マザーボード７０の裏面７０ｂに設けられたプレート８０の貫通孔８１、マザーボード７０の貫通孔７１、及び冷却部材５０の貫通孔５１に、バネ付きネジ９０が挿通され、締め付けが行われる。このバネ付きネジ９０の締め付けに伴い、冷却部材５０とリッド４０との距離が縮み、冷却部材５０がリッド４０（その上に設けた熱伝導部材）と接触し、リッド４０及びその下方の半導体素子２０に熱的に接続されるようになる。
【００９６】
また、このバネ付きネジ９０の締め付けの際には、冷却部材５０に取り付けられた押圧部材６０が、パッケージ基板１０上のフレキシブル基板３０の一端部３１に当接される。バネ付きネジ９０の締め付けが進むと、冷却部材５０とパッケージ基板１０との距離が縮み、押圧部材６０がパッケージ基板１０側に押されていく。この時の押圧部材６０のパッケージ基板１０側への接近と、押圧部材６０が備える弾性体即ちこの例ではバネ６０ａの弾性変形（付勢力）とにより、フレキシブル基板３０の一端部３１がパッケージ基板１０に、徐々に強く押し付けられていく。
【００９７】
バネ付きネジ９０の所定量の締め付けにより、冷却部材５０がマザーボード７０及びプレート８０に対して固定され、それにより、上記図７（Ａ）及び図７（Ｂ）に示したような電子装置１が得られる。
【００９８】
このように、バネ付きネジ９０の締め付けによる冷却部材５０の固定に伴う、押圧部材６０の押圧によって、フレキシブル基板３０の一端部３１がパッケージ基板１０に押し付けられて固定され、端子３２が端子１２に十分に接触される。これにより、フレキシブル基板３０とパッケージ基板１０とが電気的に接続される。
【００９９】
フレキシブル基板３０を取り外す際は、例えば取り付け時と逆に、図１４（Ｂ）のようにバネ付きネジ９０を緩め、図１４（Ａ）のように冷却部材５０を取り外すことで、押圧部材６０による一端部３１の押圧を解除する。このようにして押圧部材６０による押圧が解除されたフレキシブル基板３０を、パッケージ基板１０から取り外せばよい。
【０１００】
第２の実施の形態に係る電子装置１によれば、フレキシブル基板３０とパッケージ基板１０を、コネクタを用いずに着脱可能とすることができる。
次に、第３の実施の形態について説明する。
【０１０１】
ここでは、上記第２の実施の形態で述べたパッケージ基板１０とフレキシブル基板３０の位置合わせ機構の例を、第３の実施の形態として説明する。
図１５は第３の実施の形態に係る位置合わせ機構の第１例の説明図である。図１５（Ａ）及び図１５（Ｂ）はそれぞれ、パッケージ基板１０及びフレキシブル基板３０の要部斜視模式図である。尚、図１５（Ａ）及び図１５（Ｂ）には便宜上、パッケージ基板１０に搭載される半導体素子２０を併せて図示している。
【０１０２】
図１５（Ａ）の例では、パッケージ基板１０の、フレキシブル基板３０の一端部３１が搭載される領域（端子１２の配設領域）の四隅に、ピン１７ａが設けられる。パッケージ基板１０に搭載されるフレキシブル基板３０の一端部３１には、パッケージ基板１０のピン１７ａに対応する位置に、ピン孔３７ａが設けられる。ピン孔３７ａは、有底の孔とすることができるほか、貫通した孔とすることもできる。フレキシブル基板３０をパッケージ基板１０上に搭載する際には、ピン１７ａをピン孔３７ａに挿入する。これにより、端子３２と端子１２の位置合わせを行うと共に、その後のフレキシブル基板３０の位置ずれ（例えば押圧部材６０による押圧時の位置ずれ）を抑える。
【０１０３】
図１５（Ｂ）の例では、パッケージ基板１０の、フレキシブル基板３０の一端部３１が搭載される領域（端子１２の配設領域）の四隅に、ピン孔１７ｂが設けられる。ピン孔１７ｂは、有底の孔とすることができるほか、貫通した孔とすることもできる。パッケージ基板１０に搭載されるフレキシブル基板３０の一端部３１には、パッケージ基板１０のピン孔１７ｂに対応する位置に、ピン３７ｂが設けられる。フレキシブル基板３０をパッケージ基板１０上に搭載する際には、ピン３７ｂをピン孔１７ｂに挿入する。これにより、端子３２と端子１２の位置合わせを行うと共に、その後のフレキシブル基板３０の位置ずれを抑える。
【０１０４】
このほか、パッケージ基板１０とフレキシブル基板３０の双方の、所定の対応位置に貫通孔を設け、それら双方の貫通孔にピンを挿通させることで、パッケージ基板１０とフレキシブル基板３０の位置合わせを行うようにしてもよい。
【０１０５】
図１６は第３の実施の形態に係る位置合わせ機構の第２例の説明図である。図１６（Ａ）及び図１６（Ｂ）はそれぞれ、パッケージ基板１０及びフレキシブル基板３０の要部斜視模式図である。尚、図１６（Ａ）及び図１６（Ｂ）には便宜上、パッケージ基板１０に搭載される半導体素子２０を併せて図示している。
【０１０６】
図１６（Ａ）に示す例では、パッケージ基板１０上の、フレキシブル基板３０の一端部３１が搭載される領域（端子１２の配設領域）を挟む位置に、平面Ｉ字形状の一対のガイド部品１８ａ及びガイド部品１８ｂが設けられる。フレキシブル基板３０をパッケージ基板１０上に搭載する際には、フレキシブル基板３０を、その一端部３１の側縁３８ａ及び側縁３８ｂがそれぞれガイド部品１８ａ及びガイド部品１８ｂにガイドされるように、太矢印方向にスライドさせる。これにより、端子３２と端子１２の位置合わせを行うと共に、その後のフレキシブル基板３０の位置ずれ（例えば押圧部材６０による押圧時の位置ずれ）を抑える。尚、スライド時には、端子３２と端子１２の衝突によってそれらが破損しないように留意する。
【０１０７】
図１６（Ｂ）に示す例では、パッケージ基板１０上に、上記のガイド部品１８ａ及びガイド部品１８ｂに加えて、太矢印方向にスライドされるフレキシブル基板３０の先端３８ｃを当接させる、平面Ｉ字形状のガイド部品１８ｃが設けられる。フレキシブル基板３０をパッケージ基板１０上に搭載する際には、フレキシブル基板３０を、その一端部３１の側縁３８ａ及び側縁３８ｂがガイド部品１８ａ及びガイド部品１８ｂにガイドされるようにスライドさせ、先端３８ｃをガイド部品１８ｃに当接させる。これにより、端子３２と端子１２の位置合わせを行うと共に、その後のフレキシブル基板３０の位置ずれを抑える。尚、スライド時には、端子３２と端子１２の衝突によってそれらが破損しないように留意する。
【０１０８】
図１７は第３の実施の形態に係る位置合わせ機構の第３例の説明図である。図１７（Ａ）及び図１７（Ｂ）はそれぞれ、パッケージ基板１０及びフレキシブル基板３０の要部斜視模式図である。図１７（Ａ）及び図１７（Ｂ）には便宜上、パッケージ基板１０に搭載される半導体素子２０を併せて図示している。
【０１０９】
図１７（Ａ）に示す例では、パッケージ基板１０上に、フレキシブル基板３０の角３８ｄを当接させる、平面Ｌ字形状のコーナー部品１８ｄが設けられる。フレキシブル基板３０をパッケージ基板１０上に搭載する際には、フレキシブル基板３０の角３８ｄを、コーナー部品１８ｄに当接させる。これにより、端子３２と端子１２の位置合わせを行うと共に、その後のフレキシブル基板３０の位置ずれ（例えば押圧部材６０による押圧時の位置ずれ）を抑える。
【０１１０】
図１７（Ｂ）に示す例では、パッケージ基板１０上に、上記のコーナー部品１８ｄの上面に蓋が形成された形態のコーナー部品１８ｅが設けられる。フレキシブル基板３０をパッケージ基板１０上に搭載する際には、フレキシブル基板３０の角３８ｄを、コーナー部品１８ｅの蓋とパッケージ基板１０の間の空間に挿入し、コーナー部品１８ｅの内面に当接させる。これにより、端子３２と端子１２の位置合わせを行うと共に、その後のフレキシブル基板３０の位置ずれを抑える。
【０１１１】
尚、図１６（Ａ）及び図１６（Ｂ）並びに図１７（Ａ）及び図１７（Ｂ）のパッケージ基板１０とフレキシブル基板３０にそれぞれ、図１５（Ａ）のようなピン１７ａとピン孔３７ａ、或いは図１５（Ｂ）のようなピン孔１７ｂとピン３７ｂを設けてもよい。
【０１１２】
上記第２の実施の形態で述べた電子装置１のパッケージ基板１０とフレキシブル基板３０には、この第３の実施の形態で述べたような位置合わせ機構（図１５〜図１７）を採用してもよい。
【０１１３】
次に、第４の実施の形態について説明する。
ここでは、上記のようなフレキシブル基板３０の接続形態の例を、第４の実施の形態として説明する。
【０１１４】
図１８は第４の実施の形態に係るフレキシブル基板の第１接続形態の説明図である。図１８（Ａ）及び図１８（Ｂ）にはそれぞれ、第１接続形態が適用された電子装置の一例の要部断面を模式的に図示している。
【０１１５】
図１８（Ａ）に示す電子装置１Ｂａ及び図１８（Ｂ）に示す電子装置１Ｂｂでは、上記電子装置１と同様に、半導体素子２０及びリッド４０を搭載したパッケージ基板１０が、マザーボード７０上に搭載される。電子装置１Ｂａ及び電子装置１Ｂｂでは更に、半導体素子２０Ｂ及びリッド４０Ｂを搭載したパッケージ基板１０Ｂが、同じマザーボード７０上に搭載される。半導体素子２０Ｂは、バンプ２１Ｂ及び端子１１Ｂを通じてパッケージ基板１０Ｂと電気的に接続される。リッド４０Ｂは、半導体素子２０Ｂを覆うようにパッケージ基板１０Ｂ上に配置される。パッケージ基板１０Ｂは、バンプ１３Ｂ及び端子７３Ｂを通じてマザーボード７０と電気的に接続される。パッケージ基板１０Ｂは、表層又はそれに近い層に設けられた信号配線、及びＧＮＤ配線のみに電気的に接続された端子１２Ｂを有する。フレキシブル基板３０は、一端部３１（その端子３２）がパッケージ基板１０（その端子１２）に接続され、他端部３４（その端子３５）がパッケージ基板１０Ｂ（その端子１２Ｂ）に接続される。このように電子装置１Ｂａ及び電子装置１Ｂｂでは、フレキシブル基板３０が、パッケージ基板１０とパッケージ基板１０Ｂとの間の接続（信号伝送）に用いられる。
【０１１６】
図１８（Ａ）の電子装置１Ｂａでは、パッケージ基板１０の上方に冷却部材５０が配置され、冷却部材５０とフレキシブル基板３０の一端部３１との間に押圧部材６０が配置される。冷却部材５０がバネ付きネジ９０でマザーボード７０及びプレート８０に対して固定されることで、押圧部材６０がフレキシブル基板３０の一端部３１を押圧し、一端部３１とパッケージ基板１０とが電気的に接続される。これと同様に、電子装置１Ｂａでは、パッケージ基板１０Ｂの上方に冷却部材５０Ｂが配置され、冷却部材５０Ｂとフレキシブル基板３０の他端部３４との間に押圧部材６０Ｂが配置される。押圧部材６０Ｂは、押圧部材６０と同様の構成とすることができる。冷却部材５０Ｂがバネ付きネジ９０Ｂでマザーボード７０及びプレート８０Ｂに対して固定されることで、押圧部材６０Ｂがフレキシブル基板３０の他端部３４を押圧し、他端部３４とパッケージ基板１０Ｂとが電気的に接続される。
【０１１７】
図１８（Ａ）の電子装置１Ｂａでは、冷却部材５０，５０Ｂが取り外され、押圧部材６０，６０Ｂの押圧が解除されることで、パッケージ基板１０，１０Ｂからフレキシブル基板３０が分離可能となる。
【０１１８】
一方、図１８（Ｂ）の電子装置１Ｂｂでは、冷却部材５０及びプレート８０が共用される。共用の冷却部材５０がバネ付きネジ９０，９０Ｂでマザーボード７０及び共用のプレート８０に対して固定されることで、押圧部材６０がフレキシブル基板３０の一端部３１を押圧し、押圧部材６０Ｂがフレキシブル基板３０の他端部３４を押圧する。一端部３１とパッケージ基板１０とが電気的に接続され、他端部３４とパッケージ基板１０Ｂとが電気的に接続される。
【０１１９】
図１８（Ｂ）の電子装置１Ｂｂでは、冷却部材５０が取り外され、押圧部材６０，６０Ｂの押圧が解除されることで、パッケージ基板１０，１０Ｂからフレキシブル基板３０が分離可能となる。
【０１２０】
図１９は第４の実施の形態に係るフレキシブル基板の第２接続形態の説明図である。図１９（Ａ）及び図１９（Ｂ）にはそれぞれ、第２接続形態が適用された電子装置の一例の要部断面を模式的に図示している。
【０１２１】
図１９（Ａ）に示す電子装置１Ｃａ及び図１９（Ｂ）に示す電子装置１Ｃｂでは、半導体素子２０及びリッド４０を搭載したパッケージ基板１０が、マザーボード７０上に搭載される。電子装置１Ｃａ及び電子装置１Ｃｂでは、パッケージ基板１０が、２枚のフレキシブル基板３０及びフレキシブル基板３０Ｃで、マザーボード７０に接続される。フレキシブル基板３０は、一端部３１の端子３２がパッケージ基板１０の端子１２に接続され、他端部３４の端子３５がマザーボード７０の端子７５に接続される。フレキシブル基板３０Ｃは、一端部３１Ｃの端子３２Ｃがパッケージ基板１０の端子１２Ｃに接続され、他端部３４Ｃの端子３５Ｃがマザーボード７０の端子７５Ｃに接続される。
【０１２２】
図１９（Ａ）の電子装置１Ｃａでは、パッケージ基板１０の上方に冷却部材５０が配置される。冷却部材５０とフレキシブル基板３０の一端部３１との間、及び冷却部材５０とフレキシブル基板３０Ｃの一端部３１Ｃとの間に、押圧部材６０が配置される。電子装置１Ｃａでは更に、冷却部材５０とフレキシブル基板３０の他端部３４との間、及び冷却部材５０とフレキシブル基板３０Ｃの他端部３４Ｃとの間に、押圧部材６０Ｃが配置される。押圧部材６０，６０Ｃは、各々の高さや含まれる弾性体の弾性力が、冷却部材５０からフレキシブル基板３０，３０Ｃまでの距離、フレキシブル基板３０，３０Ｃとパッケージ基板１０との電気的な接続に要する押圧力等に基づき、適宜調整される。冷却部材５０がバネ付きネジ９０でマザーボード７０及びプレート８０に対して固定され、押圧部材６０がフレキシブル基板３０，３０Ｃの一端部３１，３１Ｃを押圧し、一端部３１，３１Ｃとパッケージ基板１０とが電気的に接続される。更に、押圧部材６０Ｃがフレキシブル基板３０，３０Ｃの他端部３４，３４Ｃを押圧し、他端部３４，３４Ｃとマザーボード７０とが電気的に接続される。
【０１２３】
図１９（Ａ）の電子装置１Ｃａでは、冷却部材５０が取り外され、押圧部材６０，６０Ｃの押圧が解除されることで、パッケージ基板１０及びマザーボード７０からフレキシブル基板３０，３０Ｃが分離可能となる。
【０１２４】
一方、図１９（Ｂ）の電子装置１Ｃｂでは、フレキシブル基板３０の他端部３４がプレート８０，８１Ｃに挟まれてネジ９１Ｃで固定され、フレキシブル基板３０Ｃの他端部３４Ｃがプレート８０，８２Ｃに挟まれてネジ９２Ｃで固定される。これにより、フレキシブル基板３０の他端部３４が押圧部材６０Ｃで押圧され、その端子３５がマザーボード７０の端子７５に電気的に接続される。同様に、フレキシブル基板３０Ｃの他端部３４Ｃが押圧部材６０Ｃで押圧され、その端子３５Ｃがマザーボード７０の端子７５Ｃに電気的に接続される。
【０１２５】
図１９（Ｂ）の電子装置１Ｃｂでは、冷却部材５０及びプレート８１Ｃ，８２Ｃが取り外され、押圧部材６０，６０Ｃの押圧が解除されることで、パッケージ基板１０及びマザーボード７０からフレキシブル基板３０，３０Ｃが分離可能となる。
【０１２６】
尚、マザーボード７０上に２つのコネクタを設け、それらのコネクタに、フレキシブル基板３０，３０Ｃの他端部３４，３４Ｃをそれぞれ挿入することで、フレキシブル基板３０，３０Ｃとマザーボード７０とを電気的に接続してもよい。
【０１２７】
図２０は第４の実施の形態に係るフレキシブル基板の第３接続形態の説明図である。図２０（Ａ）及び図２０（Ｂ）にはそれぞれ、第３接続形態が適用された電子装置の一例の要部断面を模式的に図示している。
【０１２８】
図２０（Ａ）に示す電子装置１Ｄａ及び図２０（Ｂ）に示す電子装置１Ｄｂでは、マザーボード７０に、パッケージ基板１０が収容されるサイズの凹部７６Ｄが設けられる。パッケージ基板１０は、凹部７６Ｄ内に設けられた端子７３に、バンプ１３を通じて電気的に接続される。電子装置１Ｄａ及び電子装置１Ｄｂでは、パッケージ基板１０が、２枚のフレキシブル基板３０及びフレキシブル基板３０Ｄで、マザーボード７０に接続される。フレキシブル基板３０は、一端部３１の端子３２がパッケージ基板１０の端子１２に接続され、他端部３４の端子３５がマザーボード７０の表面７０ａ（凹部７６Ｄの外側の上面）に設けられた端子７５に接続される。フレキシブル基板３０Ｄは、一端部３１Ｄの端子３２Ｄがパッケージ基板１０の端子１２Ｄに接続され、他端部３４Ｄの端子３５Ｄがマザーボード７０の表面７０ａ（凹部７６Ｄの外側の上面）に設けられた端子７５Ｄに接続される。
【０１２９】
図２０（Ａ）の電子装置１Ｄａでは、パッケージ基板１０の上方に冷却部材５０が配置される。冷却部材５０とフレキシブル基板３０の一端部３１との間、及び冷却部材５０とフレキシブル基板３０Ｄの一端部３１Ｄとの間に、押圧部材６０が配置される。電子装置１Ｄａでは更に、冷却部材５０とフレキシブル基板３０の他端部３４との間、及び冷却部材５０とフレキシブル基板３０Ｄの他端部３４Ｄとの間に、押圧部材６０Ｄが配置される。凹部７６Ｄに収容されるパッケージ基板１０の表面１０ａ（上面）と、マザーボード７０の表面７０ａ（凹部７６Ｄの外側の上面）の位置（高さ）を揃えると、押圧部材６０，６０Ｄに同じ構成のものを使用することができる。冷却部材５０がバネ付きネジ９０でマザーボード７０及びプレート８０に対して固定され、押圧部材６０がフレキシブル基板３０，３０Ｄの一端部３１，３１Ｄを押圧し、一端部３１，３１Ｄとパッケージ基板１０とが電気的に接続される。更に、押圧部材６０Ｄがフレキシブル基板３０，３０Ｄの他端部３４，３４Ｄを押圧し、他端部３４，３４Ｄとマザーボード７０とが電気的に接続される。
【０１３０】
図２０（Ａ）の電子装置１Ｄａでは、冷却部材５０が取り外され、押圧部材６０，６０Ｄの押圧が解除されることで、パッケージ基板１０及びマザーボード７０からフレキシブル基板３０，３０Ｄが分離可能となる。
【０１３１】
一方、図２０（Ｂ）の電子装置１Ｄｂでは、フレキシブル基板３０の他端部３４がプレート８０，８１Ｄに挟まれてネジ９１Ｄで固定され、フレキシブル基板３０Ｄの他端部３４Ｄがプレート８０，８２Ｄに挟まれてネジ９２Ｄで固定される。これにより、フレキシブル基板３０の他端部３４が押圧部材６０Ｄで押圧され、その端子３５がマザーボード７０の端子７５に電気的に接続される。同様に、フレキシブル基板３０Ｄの他端部３４Ｄが押圧部材６０Ｄで押圧され、その端子３５Ｄがマザーボード７０の端子７５Ｄに電気的に接続される。
【０１３２】
図２０（Ｂ）の電子装置１Ｄｂでは、冷却部材５０及びプレート８１Ｄ，８２Ｄが取り外され、押圧部材６０，６０Ｄの押圧が解除されることで、パッケージ基板１０及びマザーボード７０からフレキシブル基板３０，３０Ｄが分離可能となる。
【０１３３】
尚、マザーボード７０の、凹部７６Ｄの外側の上面に、２つのコネクタを設け、それらのコネクタに、フレキシブル基板３０，３０Ｄの他端部３４，３４Ｄをそれぞれ挿入することで、フレキシブル基板３０，３０Ｄとマザーボード７０とを電気的に接続してもよい。
【０１３４】
図２１は第４の実施の形態に係るフレキシブル基板の第４接続形態の説明図である。図２１（Ａ）及び図２１（Ｂ）にはそれぞれ、第４接続形態が適用された電子装置の一例の要部断面を模式的に図示している。
【０１３５】
図２１（Ａ）に示す電子装置１Ｅａ及び図２１（Ｂ）に示す電子装置１Ｅｂでは、上記の電子装置１Ｄａ及び電子装置１Ｄｂと同様に、パッケージ基板１０が、２枚のフレキシブル基板３０及びフレキシブル基板３０Ｄで、マザーボード７０に接続される。電子装置１Ｅａ及び電子装置１Ｅｂでは、フレキシブル基板３０の他端部３４の端子３５がマザーボード７０の表面７０ａ（凹部７６Ｄの外側の上面）よりも内層に設けられた端子７５に接続される。電子装置１Ｅａ及び電子装置１Ｅｂでは、フレキシブル基板３０Ｄの他端部３４Ｄの端子３５Ｄがマザーボード７０の表面７０ａ（凹部７６Ｄの外側の上面）よりも内層に設けられた端子７５Ｄに接続される。電子装置１Ｅａ及び電子装置１Ｅｂは、このような点で、上記の電子装置１Ｄａ及び電子装置１Ｄｂと相違する。押圧部材６０，６０Ｄの各々の高さや含まれる弾性体の弾性力は、冷却部材５０からフレキシブル基板３０，３０Ｄまでの距離、フレキシブル基板３０，３０Ｄとパッケージ基板１０との電気的な接続に要する押圧力等に基づき、適宜調整される。
【０１３６】
電子装置１Ｅａ及び電子装置１Ｅｂのように、パッケージ基板１０の表面１０ａに設けられた端子１２，１２Ｄと、マザーボード７０の表面７０ａよりも内層に設けられた端子７５，７５Ｄを、フレキシブル基板３０，３０Ｄで接続することもできる。
【０１３７】
尚、図２１（Ａ）の電子装置１Ｅａでは、冷却部材５０が取り外され、押圧部材６０，６０Ｄの押圧が解除されることで、パッケージ基板１０及びマザーボード７０からフレキシブル基板３０，３０Ｄが分離可能となる。図２１（Ｂ）の電子装置１Ｅｂでは、冷却部材５０及びプレート８１Ｄ，８２Ｄが取り外され、押圧部材６０，６０Ｄの押圧が解除されることで、パッケージ基板１０及びマザーボード７０からフレキシブル基板３０，３０Ｄが分離可能となる。
【０１３８】
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１）  第１回路基板と、
前記第１回路基板の上方に配設された半導体素子と、
前記第１回路基板の上方に一端部が配設された第２回路基板と、
前記一端部及び前記半導体素子の上方に配設され、前記半導体素子と熱的に接続された冷却部材と、
前記冷却部材と前記一端部との間に介在され、前記一端部を前記第１回路基板側に押圧する押圧部材と
を含むことを特徴とする電子装置。
【０１３９】
（付記２）  前記第１回路基板の下方に配設された第３回路基板を更に含み、
前記冷却部材は、前記第３回路基板に対して固定され、
前記押圧部材は、前記第３回路基板に対して固定される前記冷却部材によって押され、前記一端部を前記第１回路基板側に押圧することを特徴とする付記１に記載の電子装置。
【０１４０】
（付記３）  前記第３回路基板の上方に配設された第４回路基板を更に含み、
前記第２回路基板の、前記一端部とは反対の他端部は、前記第４回路基板に接続されることを特徴とする付記２に記載の電子装置。
【０１４１】
（付記４）  前記第２回路基板の、前記一端部とは反対の他端部は、前記第３回路基板に接続されることを特徴とする付記２に記載の電子装置。
（付記５）  前記押圧部材は、押圧方向に弾性を有する弾性体を含むことを特徴とする付記１乃至４のいずれかに記載の電子装置。
【０１４２】
（付記６）  前記押圧部材は、前記冷却部材と一体化されていることを特徴とする付記１乃至５のいずれかに記載の電子装置。
（付記７）  前記第１回路基板は、前記一端部が配設される領域に設けられる端子群として、信号配線及びグランド配線に電気的に接続される第１端子群のみを有し、
前記第２回路基板は、前記一端部の、前記第１端子群と対応する位置に、前記第１端子群とそれぞれ電気的に接続される第２端子群を有することを特徴とする付記１乃至６のいずれかに記載の電子装置。
【０１４３】
（付記８）  前記第１端子群又は前記第２端子群が弾性を有することを特徴とする付記７に記載の電子装置。
（付記９）  前記第１端子群と前記第２端子群とは、前記押圧部材による押圧の際、当該押圧が解除された時に分離可能なように、電気的に接続されることを特徴とする付記７又は８に記載の電子装置。
【０１４４】
（付記１０）  前記第２回路基板は、フレキシブル基板であることを特徴とする付記１乃至９のいずれかに記載の電子装置。
（付記１１）  前記第１回路基板及び前記一端部の、一方には凸部が設けられ、他方には前記凸部が挿入される凹部が設けられることを特徴とする付記１乃至１０のいずれかに記載の電子装置。
【０１４５】
（付記１２）  前記第１回路基板の、前記一端部が配設される領域の外側に、前記一端部の縁の位置を規制する部品が設けられることを特徴とする付記１乃至１１のいずれかに記載の電子装置。
【０１４６】
（付記１３）  半導体素子が配設された第１回路基板の、前記半導体素子の配設面側に、第２回路基板の一端部を配設する工程と、
前記一端部及び前記半導体素子の上方に、前記一端部との間に押圧部材を介在させて冷却部材を配設し、前記冷却部材を前記半導体素子と熱的に接続する工程と、
前記押圧部材によって前記一端部を前記第１回路基板側に押圧する工程と
を含むことを特徴とする電子装置の製造方法。
【０１４７】
（付記１４）  前記半導体素子が配設された前記第１回路基板の下方に、第３回路基板を配設する工程と、
前記一端部及び前記半導体素子の上方に配設された前記冷却部材を、前記第３回路基板に対して固定する工程と
を更に含み、
前記押圧部材は、前記第３回路基板に固定される前記冷却部材によって押され、前記一端部を前記第１回路基板側に押圧することを特徴とする付記１３に記載の電子装置の製造方法。
【０１４８】
（付記１５）  前記一端部を前記第１回路基板側に押圧する前記押圧部材の、当該押圧を解除する工程と、
前記一端部を前記第１回路基板から分離する工程と
を含むことを特徴とする付記１３又は１４に記載の電子装置の製造方法。
【符号の説明】
【０１４９】
１Ａ，１，１Ｂａ，１Ｂｂ，１Ｃａ，１Ｃｂ，１Ｄａ，１Ｄｂ，１Ｅａ，１Ｅｂ，１００，１００Ａ，２００，２００Ａ，３００  電子装置
１０Ａ，３０Ａ  回路基板
１０，１０Ｂ，１２１，１３１，２２１，３１０  パッケージ基板
１０Ａａ，１０ａ，７０ａ  表面
１０ｂ，７０ｂ  裏面
１１Ａ，１１，１１Ｂ，１２Ａ，１２，１２Ｂ，１２Ｃ，１２Ｄ，３２Ａ，３２，３２Ｃ，３２Ｄ，３５，３５Ｃ，３５Ｄ，７３，７３Ｂ，７５，７５Ｃ，７５Ｄ，１２５，１３５，２１１，２２５，３４２  端子
１３，１３Ｂ，２１Ａ，２１，２１Ｂ，１２２，１２４，１３２，１３４，２２２，２２４  バンプ
１４，３３ｂ，１４０，２４０  信号配線
１５，３３ｃ  ＧＮＤ配線
１６  電源供給配線
１７ａ，３７ｂ  ピン
１７ｂ，３７ａ  ピン孔
１８ａ，１８ｂ，１８ｃ  ガイド部品
１８ｄ，１８ｅ  コーナー部品
２０Ａ，２０，２０Ｂ，１２３，１３３，２２３，３２０  半導体素子
３０，３０Ｃ，３０Ｄ，１８０，２７０，３４０  フレキシブル基板
３１Ａ，３１，３１Ｃ，３１Ｄ，３４１  一端部
３２ａ  ボールバンプ
３２ｂ  ポスト
３２ｃ  スタッドバンプ
３３  配線
３３ａ  絶縁層
３３ｄ  カバー膜
３４，３４Ｃ，３４Ｄ  他端部
３８ａ，３８ｂ  側縁
３８ｃ  先端
３８ｄ  角
４０Ａ  熱伝導部材
４０，４０Ｂ  リッド
４１，７６Ｄ  凹部
５０Ａ，５０，５０Ｂ  冷却部材
５１，７１，８１  貫通孔
６０Ａ，６０，６０Ｂ，６０Ｃ，６０Ｄ  押圧部材
６０ａ  バネ
６１，６２  ベース
６３  コイルバネ
６４  板バネ
６５  樹脂
７０，１１０，２１０  マザーボード
８０，８０Ｂ，８１Ｃ，８１Ｄ，８２Ｃ，８２Ｄ  プレート
９０，９０Ｂ  バネ付きネジ
９１Ｃ，９１Ｄ，９２Ｃ，９２Ｄ  ネジ
１２０，１３０，２２０  半導体装置
１６０，１７０，２３０，２５０，２６０，３３０  コネクタ
【図１】
0006468065.tif 000002
【図２】
0006468065.tif 000003
【図３】
0006468065.tif 000004
【図４】
0006468065.tif 000005
【図５】
0006468065.tif 000006
【図６】
0006468065.tif 000007
【図７】
0006468065.tif 000008
【図８】
0006468065.tif 000009
【図９】
0006468065.tif 000010
【図１０】
0006468065.tif 000011
【図１１】
0006468065.tif 000012
【図１２】
0006468065.tif 000013
【図１３】
0006468065.tif 000014
【図１４】
0006468065.tif 000015
【図１５】
0006468065.tif 000016
【図１６】
0006468065.tif 000017
【図１７】
0006468065.tif 000018
【図１８】
0006468065.tif 000019
【図１９】
0006468065.tif 000020
【図２０】
0006468065.tif 000021
【図２１】
0006468065.tif 000022