(57)【特許請求の範囲】
【請求項１】
ｎ型又はｐ型の第一半導体層、前記第一半導体層の上層に形成された活性層、及び前記活性層の上層に形成され前記第一半導体層とは導電型の異なる第二半導体層を含む半導体層が、基板上に形成されてなる半導体発光素子であって、
前記第一半導体層の面のうちの前記基板に近い側の面に、接触して形成された電流遮断層と、
前記第一半導体層の面のうちの前記基板に近い側の面であって、前記電流遮断層が形成されていない領域内の面に接触して形成された第一電極と、
前記第二半導体層に接触し、前記基板の面に直交する方向に関して前記電流遮断層と対向する位置に形成された第二電極と、
前記第一電極とは接触せず、前記電流遮断層の面のうちの前記基板に近い側の面の全面に接触して形成された保護層とを備え、
前記第一半導体層と前記電流遮断層との接触抵抗が、前記第一半導体層と前記第一電極との接触抵抗よりも高く、
前記第二半導体層の面のうちの前記基板に遠い側の面は、前記第二電極が接触していない領域の少なくとも一部が凹凸面で構成されており、前記第二電極が接触している領域が平坦面で構成されており、
前記電流遮断層は、前記第一電極の面のうち、前記第一半導体層に接触していない面を覆うように形成されていることを特徴とする半導体発光素子。
【請求項２】
前記第一電極は、Ａｇを含む材料で構成されており、
前記電流遮断層は、Ａｇを含まない材料で構成されていることを特徴とする、請求項１に記載の半導体発光素子。
【請求項３】
前記第一電極及び前記電流遮断層は、Ａｇを含む同一の材料で構成されていることを特徴とする、請求項１に記載の半導体発光素子。
【請求項４】
前記第一半導体層の端部の領域において、前記第一半導体層の面のうちの前記基板に近い側の面に接触して形成された絶縁層を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関する。
【背景技術】
【０００２】
近年、窒化物半導体を用いた発光素子の開発が進められている。この発光素子は、ｎ型半導体層と、ｐ型半導体層と、これらｎ型半導体層及びｐ型半導体層に挟まれるように形成された活性層とを含んで構成される。ｎ型半導体層とｐ型半導体層の間に電位差が設けられることで両者間に電流が流れ、活性層内で電子と正孔が再結合して発光する。活性層内で生成されたこの光を有効に利用すべく、種々の研究開発が進められている。
【０００３】
例えば、下記特許文献１には、いわゆる「縦型構造」を有する発光素子が開示されている。縦型構造の素子とは、活性層に対して基板に直交する方向に電圧が印加されることで、活性層が発光する素子を指す。
【０００４】
図５は、特許文献１に開示された発光素子の断面図を模式的に示したものである。従来の発光素子９０は、基板９１上に導電層９２、反射膜９３、絶縁層９４、反射電極９５、半導体層９９、及びｎ側電極１００を備えて構成される。半導体層９９は、ｐ型半導体層９６、活性層９７、及びｎ型半導体層９８が基板９１側から順に積層されて構成される。
【０００５】
絶縁層９４の下層には金属材料からなる反射膜９３が形成されているが、この反射膜９３はオーミック性を有さず電極としての機能を奏さない。一方、反射電極９５は金属材料からなり、ｐ型半導体層９６の間でオーミック接触が実現されることで電極（ｐ側電極）として機能している。
【０００６】
反射電極９５は、活性層９７で生成された光のうち、基板９１に向かう方向（図面下向き）に放射された光を反射させてｎ側半導体層９８側（図面上向き）に取り出すことで、光の取り出し効率を高める目的を兼ねている。反射膜９３も同様の目的で形成されており、反射電極９５が形成されていない箇所を通過して下向きに進行した光を反射させてｎ側半導体層９８側に進行方向を変えることで、光の取り出し効率が高められる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４２０７７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、活性層９７から下向きに放射された光が反射膜９３によって反射されて上向きに取り出されるに際し、この光は、反射膜９３で反射される前と反射した後の２回にわたって、絶縁層９４内を通過することになる。絶縁層９４は透明膜として構成されるものの、この絶縁層９４内を光が通過する際に数％の光が絶縁層９４によって吸収されてしまう。より詳細には、活性層９７から絶縁層９４を通過して反射膜９３に達するまでに３−４％程度の光が吸収され、更に反射膜９３で反射された光が絶縁層９４を通過してｎ型半導体層９８側の外部に取り出されるまでに更に３−４％の光が吸収される。
【０００９】
つまり、従来の構成では、活性層９７から放射された光のうち、下向きに放射された光を反射させて取り出し効率を高めてはいるものの、一部の光が絶縁層９４内に吸収されてしまっているため、取り出し効率を十分に高められているとはいえない。
【００１０】
本発明は、上記の課題に鑑み、従来よりも光取り出し効率の向上した半導体発光素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、ｎ型又はｐ型の第一半導体層、前記第一半導体層の上層に形成された活性層、及び前記活性層の上層に形成され前記第一半導体層とは導電型の異なる第二半導体層を含む半導体層が、基板上に形成されてなる半導体発光素子であって、
前記第一半導体層の面のうちの前記基板に近い側の面に、接触して形成された電流遮断層と、
前記第一半導体層の面のうちの前記基板に近い側の面であって、前記電流遮断層が形成されていない領域内の面に接触して形成された第一電極と、
前記第二半導体層に接触し、前記基板の面に直交する方向に関して前記電流遮断層と対向する位置に形成された第二電極とを備え、
前記第一半導体層と前記電流遮断層との接触抵抗が、前記第一半導体層と前記第一電極との接触抵抗よりも高く、
前記第二半導体層の面のうちの前記基板に遠い側の面は、前記第二電極が接触していない領域の少なくとも一部が凹凸面で構成されており、前記第二電極が接触している領域が平坦面で構成されていることを特徴とする。
【００１２】
上記構成によれば、電流遮断層と第二電極の間を基板の面に直交する方向に電流が流れにくくなり、半導体層内に流れる電流を、基板の面に平行な方向に拡げる効果が得られる。この結果、活性層内の広い範囲に発光領域を設けることができ、発光効率が高められる。また、図５に示す半導体発光素子９０のように、電流を拡げる目的で絶縁層を設ける必要がないため、絶縁層内で光が吸収されるという事態が生じない。この結果、従来の発光素子９０よりも光取り出し効率が高められる。
【００１３】
更に、上記の構成では、第二半導体層の面の一部、より詳細には、第二電極が接触していない領域内が凹凸面で構成されている。これにより、活性層から第二半導体層へ向かう光が、第二半導体層の表面に対して臨界角以上の角度で入射される光の量が大幅に低減され、光取り出し効率が更に向上する。また、第二半導体層の面のうち、第二電極が接触している領域内は、平坦面で構成されている。これにより、第二半導体層と第二電極の接触面積が低下する現象が回避されるため、動作電圧の上昇や第二半導体層と第二電極の接触不良といった課題を招来することなく、光取り出し効率を高めることができる。
【００１４】
前記電流遮断層及び前記第一電極は、活性層から射出された光に対する反射率が８０％以上の材料で構成されるのが好ましく、９０％以上の材料で構成されるのがより好ましい。一例として、前記電流遮断層及び前記第一電極は、Ａｇ又はＡｌを含む材料で構成されることができる。
【００１５】
電流遮断層及び第一電極を上記材料で構成することで、活性層から射出された光のうち、基板側に進行した光を、高効率で第二半導体層側へと反射させることができるため、光取り出し効率の高い半導体発光素子が実現される。
【００１６】
なお、前記第一半導体層の端部の領域において、前記第一半導体層の面のうちの前記基板に近い側の面に接触して形成された絶縁層を有するものとしても構わない。この絶縁層を、半導体発光素子の製造時においてエッチングストッパとして機能させることができる。すなわち、特に素子分離に係るエッチング工程において、半導体層が必要以上にエッチングされることを防止できる。
【発明の効果】
【００１７】
本発明によれば、動作電圧の上昇を招くことなく、従来よりも光取り出し効率の高い半導体発光素子が実現される。
【図面の簡単な説明】
【００１８】
【図１Ａ】半導体発光素子の一実施形態の構成を模式的に示す図面である。
【図１Ｂ】半導体発光素子の一実施形態の構成を模式的に示す図面である。
【図２Ａ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｂ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｃ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｄ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｅ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｆ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｇ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｈ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｉ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｊ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｋ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｌ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図３】半導体発光素子の別実施形態の構成を模式的に示す図面である。
【図４】半導体発光素子の別実施形態の構成を模式的に示す図面である。
【図５】従来の発光素子の構成を模式的に示す図面である。
【発明を実施するための形態】
【００１９】
本発明の窒化物半導体発光素子につき、図面を参照して説明する。なお、各図において、図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下において、「ＡｌＧａＮ」という記述は、ＡｌｍＧａ１−ｍＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。「ＩｎＧａＮ」という記述についても同様である。
【００２０】
［構成］
図１Ａ及び図１Ｂは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図１Ｂは光取り出し方向から見たときの平面図に対応し、図１Ａは図１Ｂ内におけるＸ−Ｘ線で切断したときの断面図に対応する。半導体発光素子１は、基板３、半導体層５、第一電極１３、電流遮断層１４、及び第二電極１５を含んで構成される。以下では、半導体発光素子１を単に「発光素子１」と適宜略記する。
【００２１】
（基板３）
基板３は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
【００２２】
（半導体層５）
本実施形態では、半導体層５は、基板３に近い側からｐ型半導体層１１、活性層９及びｎ型半導体層７が順に積層されて形成されている。本実施形態では、ｐ型半導体層１１が「第一半導体層」に対応し、ｎ型半導体層７が「第二半導体層」に対応する。
【００２３】
ｐ型半導体層１１は、例えばＭｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされた窒化物半導体層で構成される。窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。
【００２４】
活性層９は、例えばＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返されてなる半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。活性層９は、少なくともエネルギーバンドギャップの異なる２種類の材料からなる層が積層されて構成されていればよい。活性層９の構成材料は、生成したい光の波長に応じて適宜選択される。
【００２５】
ｎ型半導体層７は、例えばＳｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされた窒化物半導体層で構成される。この窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。なお、ｎ型半導体層７は、ｐ型半導体層１１と異なる組成の材料で構成されているものとしても構わない。
【００２６】
ｎ型半導体層７の上面のうち、第二電極１５が形成されていない領域７ｂ内においては、凹凸面が形成されている。一方、ｎ型半導体層７の上面のうち、第二電極１５が形成されている領域７ａ内においては、平坦面が形成されている。
【００２７】
（第一電極１３）
第一電極１３は、ｐ型半導体層１１に接触して形成されており、ｐ型半導体層１１との間でオーミック接触が形成されている。本実施形態では、第一電極１３はｐ側電極を構成する。
【００２８】
本実施形態において、第一電極１３は、活性層９から射出される光に対して高い反射率（例えば８０％以上であり、より好ましくは９０％以上）を示す導電性の材料で構成される。より具体的には、、例えばＡｇ、Ａｌ、又はＲｈを含む材料で構成される。
【００２９】
（第二電極１５）
第二電極１５は、ｎ型半導体層７の上面に形成されており、例えばＣｒ−Ａｕで構成される。本実施形態では、第二電極１５はｎ側電極を構成する。
【００３０】
図１Ｂに示すように、本実施形態の発光素子１では、基板３とは反対側から、すなわち光取り出し方向から見たときに、第二電極１５がｎ型半導体層７の周囲を取り囲むように形成されている。より詳細には、第二電極１５は、離間した３箇所において、所定の方向に延伸するように構成されている。ただし、この第二電極１５の延伸する本数については、３本に限られるものではなく４本以上であっても構わない。
【００３１】
なお、図１Ｂに示す例では、第二電極１５が、一部の箇所において光取り出し方向から見て幅広な領域１５ａを有している。この領域１５ａは、例えばＡｕ、Ｃｕなどで構成されるワイヤ（不図示）が連絡されることで、パッド電極を構成するものとしても構わない。このとき、ワイヤの他端はパッケージ基板の給電パターンなどに接続されるものとして構わない。
【００３２】
前述したように、第二電極１５は、ｎ型半導体層７の上面のうち、平坦面で構成されている領域７ａ内に形成されている。一方、ｎ型半導体層７の上面のうち、第二電極１５で囲まれる領域７ｂについては、凹凸面で形成されている。この領域７ｂ内のｎ型半導体層７の面が光取り出し面を構成する。
【００３３】
第一電極１３と第二電極１５の間に電圧を印加することで、活性層９内を電流が流れ、活性層９が発光する。
【００３４】
第一電極１３は、上述したように、活性層９で生成される光に対して高い反射率を示す材料で構成される。発光素子１は、活性層９から射出された光をｎ型半導体層７側に取り出すことが想定されている。第一電極１３は、活性層９から基板３側に向けて射出された光をｎ型半導体層７側に向けて反射させることで、光取り出し効率を高める機能を果たしている。
【００３５】
（導電層２０）
導電層２０は、基板３の上層に形成されている。本実施形態では、導電層２０は、保護層２３、接合層２１、接合層１９及び保護層１７の多層構造で構成されている。
【００３６】
接合層１９及び接合層２１は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。後述するように、これらの接合層１９と接合層２１は、基板３上に形成された接合層２１と、別の基板（後述する成長基板２５）上に形成された接合層１９を対向させた後に、両者を貼り合わせることで形成されたものである。これらの接合層１９及び接合層２１は、単一の層として一体化されているものとしても構わない。
【００３７】
保護層１７は、例えばＮｉ／Ｔｉ／Ｐｔの多層構造で構成される。このうち、Ｔｉ／Ｐｔ層は、接合層（１９，２１）を構成する材料が第一電極１３側に拡散して、第一電極１３の反射率が低下することを抑制する目的で設けられている。また、Ｎｉ層は、Ｔｉ／Ｐｔ層に含まれる材料、特にＴｉが第一電極１３側に拡散し、第一電極１３の反射率が低下することを抑制する目的で設けられている。ただし、保護層１７は、少なくとも接合層（１９，２１）を構成する材料が拡散するのを抑制する機能を有する材料で構成されていればよい。
【００３８】
保護層２３は、例えば保護層１７と同一の材料で構成され、接合層（１９，２１）を構成する材料が基板３側に拡散するのを抑制する目的で設けられている。ただし、保護層２３は必ずしも備えられていなくても構わない。
【００３９】
（電流遮断層１４）
発光素子１は、電流遮断層１４を備える。この電流遮断層１４は、ｐ型半導体層１１と接触する箇所であって、第一電極１３が形成されていない領域の少なくとも一部に形成されている。本実施形態では、電流遮断層１４は、第一電極１３と同一の材料で構成されている。すなわち、電流遮断層１４は、第一電極１３と同様に、活性層９から射出される光に対して高い反射率を示す材料で構成されている。
【００４０】
図１Ａに示すように、第一電極１３及び電流遮断層１４は、いずれもｐ型半導体層１１と接触して形成されている。前述したように、第一電極１３は、ｐ型半導体層１１との間でオーミック接触が形成されている。一方で、電流遮断層１４は、ｐ型半導体層１１との間でショットキー接触が形成されており、第一電極１３に比べてｐ型半導体層１１との接触抵抗が高い。
【００４１】
電流遮断層１４は、基板３の面に直交する方向（以下、一例として「鉛直方向」と記載する。）に関して、第二電極１５に対向する位置に形成されている。仮に、鉛直方向に第二電極１５と対向する位置において、ｐ型半導体層１１との接触抵抗が低い層が形成されている場合、発光素子１に対して電圧を印加すると、鉛直方向に第二電極１５と対向する領域内に大部分の電流が流れてしまう。この結果、活性層９の特定の領域のみが発光してしまい、発光効率が低下する。電流遮断層１４は、活性層９を流れる電流を基板３の面に平行な方向に拡げることで、活性層９の発光効率を高める機能を有している。
【００４２】
また、本実施形態のように、電流遮断層１４が、活性層９で生成された光に対して高い反射率を示す材料で形成されることで、第一電極１３と同様の理由により、光取り出し効率を向上させることができる。
【００４３】
（絶縁層２４）
本実施形態において、発光素子１は、半導体層５の端部領域において、ｐ型半導体層１１の一部と接触して形成された絶縁層２４を備えている。絶縁層２４は、例えばＳｉＯ2、ＳｉＮ、Ｚｒ2Ｏ3、ＡｌＮ、Ａｌ2Ｏ3などで構成される。この絶縁層２４は、製造方法の項で後述するように、素子分離時におけるエッチングストッパとして機能させる目的で設けられている。
【００４４】
なお、図１Ａでは図示していないが、半導体層５の側面に保護膜としての絶縁層を形成しても構わない。
【００４５】
［作用］
図１に示す発光素子１によれば、前述したように、電流遮断層１４が設けられることで、活性層９内の広い範囲に電流を流すことができ、発光効率が高められる。そして、この電流遮断層１４によって電流を拡げる効果が実現できるため、図５に示す発光素子９０のように、電流を拡げる目的で絶縁層９４を設ける必要がない。
【００４６】
この結果、第一電極１３及び電流遮断層１４を、活性層９から射出される光に対する反射率の高い材料で構成することで、活性層９から基板３に向けて射出された光を、絶縁層内を透過させることなく光取り出し面（ｎ型半導体層７）に向けて反射させることができる。この結果、従来よりも光取り出し効率が向上する。
【００４７】
更に、発光素子１は、領域７ｂ内におけるｎ型半導体層７の面、すなわち光取り出し面が凹凸面で構成されている。これにより、活性層９からｎ型半導体層７へ向かう光が、ｎ型半導体層７の表面に対して臨界角以上の角度で入射される光の量が大幅に低減され、光取り出し効率が更に向上する。
【００４８】
また、領域７ａ内におけるｎ型半導体層７の面、すなわち第二電極１５と接触しているｎ型半導体層７の面については平坦面で構成されている。仮に、第二電極１５が接触するｎ型半導体層７の面を凹凸面とした場合、第二電極１５とｎ型半導体層７の接触面積が低下することで、抵抗が高まって動作電圧が上昇したり、第二電極１５とｎ型半導体層７の接触不良を引き起こすおそれがある。発光素子１のように、第二電極１５と接触しているｎ型半導体層７の面については平坦面とすることで、ｎ型半導体層７と第二電極１５の接触面積の低下を招くことがないため、前述した課題を招来することなく光取り出し効率の向上を図ることができる。
【００４９】
［製造方法］
次に、発光素子１の製造方法の一例につき、図２Ａ〜図２Ｌに模式的に示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。
【００５０】
（ステップＳ１）
図２Ａに示すように、成長基板２５を準備する。成長基板２５としては、一例としてＣ面を有するサファイア基板を用いることができる。
【００５１】
準備工程として、成長基板２５のクリーニングを行う。このクリーニングは、より具体的な一例としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板２５を配置し、処理炉内に流量が例えば１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
【００５２】
（ステップＳ２）
図２Ｂに示すように、成長基板２５の上層に、アンドープ層２７、ｎ型半導体層７、活性層９、及びｐ型半導体層１１を順に形成する。このステップＳ２は、例えば以下の手順で行われる。
【００５３】
まず、成長基板２５の上面に、ＧａＮよりなる低温バッファ層を形成し、その上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層２７に対応する。具体的なアンドープ層２７の形成方法は、例えば以下の通りである
【００５４】
まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、成長基板２５の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
【００５５】
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。
【００５６】
次に、アンドープ層２７の上層にｎ型半導体層７を形成する。ｎ型半導体層７の具体的な形成方法は、例えば以下の通りである。
【００５７】
まず、引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０１３μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ0.06Ｇａ0.94Ｎの組成を有し、厚みが２μｍのｎ型半導体層７がアンドープ層２７の上層に形成される。
【００５８】
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に、厚みが５ｎｍ程度のｎ型ＧａＮよりなる保護層を有してなるｎ型半導体層７を実現してもよい。
【００５９】
上記の説明では、ｎ型半導体層７に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。
【００６０】
次に、ｎ型半導体層７の上層に活性層９を形成する。活性層９の具体的な形成方法は、例えば以下の通りである。
【００６１】
まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層、及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層が１５周期積層されてなる活性層９が、ｎ型半導体層７の上層に形成される。
【００６２】
次に、活性層９の上層にｐ型半導体層１１を形成する。ｐ型半導体層１１の具体的な形成方法は、例えば以下の通りである。
【００６３】
具体的には、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を処理炉内に６０秒間供給する。これにより、活性層９の表面に、厚みが２０ｎｍのＡｌ0.3Ｇａ0.7Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ0.13Ｇａ0.87Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層１１が形成される。
【００６４】
なお、この工程の後、ＴＭＡの供給を停止すると共に、Ｃｐ2Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０20／ｃｍ3程度のｐ型ＧａＮ層を有してなるｐ型半導体層１１を実現してもよい。
【００６５】
（ステップＳ３）
ステップＳ２で得られたウェハに対して活性化処理を行う。具体的な一例としては、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【００６６】
（ステップＳ４）
ｐ型半導体層１１の上面の所定箇所に絶縁層２４を形成する（図２Ｃ参照）。
【００６７】
より具体的には、隣接する素子との境界となる領域内におけるｐ型半導体層１１の上面に、例えばＡｌ2Ｏ3をスパッタリング法によって２００ｎｍ程度の膜厚で成膜することで絶縁層２４を形成する。なお、成膜する材料は絶縁性材料であればよく、Ａｌ2Ｏ3の他、ＳｉＮやＳｉＯ2でも構わない。
【００６８】
（ステップＳ５）
ｐ型半導体層１１の上面の所定領域に第一電極１３を形成する（図２Ｃ参照）。第一電極１３の具体的な形成方法は、例えば以下の通りである。
【００６９】
ｐ型半導体層１１の上面の所定領域に、導電性材料で構成された材料膜を成膜する。一例としては、スパッタリング法によってｐ型半導体層１１の上面の所定の領域に、膜厚１２０ｎｍ程度のＡｇ及び膜厚１０ｎｍ程度のＮｉを成膜する。
【００７０】
ここで、材料膜に含まれるＡｇは、発光素子１が備える活性層９から射出される光に対して高い反射率（９０％以上）を示す材料の例である。活性層９から射出される光に対して高い反射率を示す材料であれば、Ａｇ以外の材料（例えばＡｌやＲｈなど）が含まれるものとしても構わない。また、これらの高反射率を示す材料を含む合金で構成されていても構わない。
【００７１】
また、材料膜に含まれるＮｉは、他の層との密着性を高める目的で成膜されているものであるが、十分な密着性が確保されていればこの材料膜にＮｉを含めなくても構わない。また、密着性を確保するための他の材料が含まれるものとしても構わない。
【００７２】
上記の材料膜を成膜した後に、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で例えば４００℃〜５５０℃、６０秒〜３００秒間のコンタクトアニール処理を行う。これにより、ｐ型半導体層１１との間でオーミック接触が形成された、第一電極１３が形成される。
【００７３】
なお、本ステップＳ５を、ステップＳ４の前に行っても構わない。
【００７４】
（ステップＳ６）
ｐ型半導体層１１が露出している領域に電流遮断層１４を形成する（図２Ｄ参照）。
【００７５】
より具体的な一例としては、ステップＳ５と同様に、スパッタリング法によって膜厚１７０ｎｍ程度のＡｇ及び膜厚１０ｎｍ程度のＮｉを成膜する。本実施形態では、ステップＳ５と同じ材料膜を成膜する場合について説明するが、成膜材料を異ならせても構わない。なお、この場合においても、本ステップＳ６で成膜される材料膜は、ステップＳ５で成膜される材料膜と同様に、活性層９から射出される光に対して高い反射率を示す材料を含んで構成されるのが好ましい。
【００７６】
そして、ステップＳ５よりも低温でアニール処理をするか、又はアニール処理を行わない。これにより、本ステップで成膜された材料膜は、ｐ型半導体層１１との間でショットキー接触が形成される。これにより電流遮断層１４が形成される。
【００７７】
（ステップＳ７）
第一電極１３及び電流遮断層１４の上面を覆うように、全面に保護層１７を形成する。その後、保護層１７の上面に接合層１９を形成する（図２Ｅ参照）。具体的な方法の一例は以下のとおりである。
【００７８】
まず、電子線蒸着装置（ＥＢ装置）を用いて、膜厚１００ｎｍのＴｉと膜厚２００ｎｍのＰｔを３周期成膜することで保護層１７を形成する。更にその後、保護層１７の上面（Ｐｔ表面）に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで接合層１９を形成する。
【００７９】
（ステップＳ８）
成長基板２５とは別に準備された基板３の上面に、ステップＳ７と同様の方法で、保護層２３及び接合層２１を形成する（図２Ｆ参照）。基板３としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板を利用することができる。なお、保護層２３については形成しないものとしても構わない。
【００８０】
（ステップＳ９）
図２Ｇに示すように、成長基板２５の上層に形成された接合層１９と、基板３の上層に形成された接合層２１を貼り合わせることで、成長基板２５と基板３の貼り合わせを行う。具体的な一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、貼り合わせ処理が行われる。
【００８１】
この工程により、接合層１９及び接合層２１が溶融して接合されることで、基板３と成長基板２５が表裏面に貼り合わされた構造が形成される。つまり、接合層１９と接合層２１は、本ステップ以後においては一体化されているものとして構わない。そして、本ステップＳ９の実行前の段階で保護層２３及び保護層１７が形成されていることで、接合層（１９，２１）の構成材料の拡散が抑制されている。
【００８２】
（ステップＳ１０）
次に、成長基板２５を剥離する（図２Ｈ参照）。より具体的には、成長基板２５を上に向け、基板３を下に向けた状態で、成長基板２５側からレーザを照射する。ここで、照射するレーザを、成長基板２５の構成材料（本実施形態ではサファイア）を透過し、アンドープ層２７の構成材料（本実施形態ではＧａＮ）によって吸収されるような波長の光とする。これにより、アンドープ層２７でレーザ光が吸収されるため、成長基板２５とアンドープ層２７の界面が高温化してＧａＮが分解され、成長基板２５が剥離される。
【００８３】
その後、ウェハ上に残存しているＧａＮ（アンドープ層２７）を、塩酸等を用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層７を露出させる。なお、本ステップＳ１０においてアンドープ層２７が除去されて、ｐ型半導体層１１、活性層９、及びｎ型半導体層７が、基板３側からこの順に積層されてなる半導体層５が残存する（図２Ｉ参照）。
【００８４】
（ステップＳ１１）
次に、図２Ｊに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層２４の上面が露出するまで半導体層５をエッチングする。このとき、上述したように絶縁層２４はエッチングストッパーとして機能する。
【００８５】
なお、図２Ｊでは、半導体層５の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。
【００８６】
（ステップＳ１２）
次に、図２Ｋに示すように、ｎ型半導体層７の上面の所定の領域、より詳細には、ｎ型半導体層７の上面のうち、第一電極１３に対して鉛直方向に対向しない領域の一部、すなわち電流遮断層１４に対して鉛直方向に対向する領域の一部に、レジスト３１でマスクをする。なお、マスクをする材料はレジストには限られない。
【００８７】
そして、レジスト３１が形成された状態のウェハを例えばＫＯＨ等のアルカリ溶液に浸すことで、露出されたｎ型半導体層７をウェットエッチングする。その後、レジスト３１を剥離する。このステップにより、ｎ型半導体層７の上面を、平坦面で構成された領域７ａと、凹凸面で構成された領域７ｂを有する構成とすることができる（図２Ｌ参照）。領域７ｂ内に形成された凹凸面の、各凹凸の高さは例えば０．２〜０．５μｍとすることができる。この凹凸の高さは、ウェットエッチングに利用される溶液の材料や、浸漬させる時間によって制御することができる。
【００８８】
（ステップＳ１３）
次に、ｎ型半導体層７の上面のうち、平坦面で構成された領域７ａ内に、第二電極１５を形成する。具体的な方法の一例としては、領域７ａ以外をレジスト等でマスクした状態で、ｎ型半導体層７の上面に膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕを蒸着する。その後、マスクを剥離して、窒素雰囲気中で２５０℃、１分間程度のアニール処理を行う。
【００８９】
（ステップＳ１４）
次に、各素子同士を例えばレーザダイシング装置によって分離し、基板３の裏面を例えばＡｇペーストにてパッケージと接合する。その後は、第二電極１５の一部領域に対してワイヤボンディングを行う。以上の工程を経て、図１に示す発光素子１が製造される。
【００９０】
［別実施形態］
以下、別実施形態につき説明する。
【００９１】
〈１〉上記の実施形態では、第一電極１３が、電流遮断層１４及び絶縁層２４の膜厚よりも薄く、第一電極１３の下層に電流遮断層１４の一部が潜り込む構成を例示して説明した。しかし、第一電極１３、電流遮断層１４、及び絶縁層２４の層の厚みの関係は設計に応じて適宜設定されるものとして構わない。
【００９２】
例えば、図３に示される構造のように、第一電極１３及び電流遮断層１４がほぼ同等の厚みで構成され、絶縁層２４の厚みが電流遮断層１４よりも薄く、電流遮断層１４の一部が絶縁層２４の下層に潜り込む構成であっても構わない。また、図４に示される構造のように、第一電極１３、電流遮断層１４及び絶縁層２４の厚みがほぼ同等であり、いずれの層も、基板３の面に平行な方向にのみ隣接して、基板３の面に直交する方向には隣接しない構成であっても構わない。
【００９３】
〈２〉  上記の実施形態では、半導体層５を構成する層のうち、基板３に近い側をｐ型半導体層１１、基板３から遠い側をｎ型半導体層７として説明したが、これらの導電型を反転させても構わない。
【００９４】
〈３〉  上記の実施形態では、発光素子１が保護層１７を備えているものとして説明したが、保護層１７を必ずしも備えなければならないものではない。ただし、保護層１７を備えることで、第一電極１３及び電流遮断層１４の反射率が低下されるのを抑制することができるため、高い光取り出し効率を持続的に実現させるためには保護層１７を備えるのが好ましい。
【符号の説明】
【００９５】
１      ：    半導体発光素子
３      ：    基板
７      ：    ｎ型半導体層
７ａ    ：    ｎ型半導体層の上面が平坦面で構成されている領域
７ｂ    ：    ｎ型半導体層の上面が凹凸面で構成されている領域
９      ：    活性層
１１      ：    ｐ型半導体層
１３      ：    第一電極
１４      ：    電流遮断層
１５      ：    第二電極
１５ａ    ：    パッド電極
１７      ：    保護層
１９      ：    接合層
２０      ：    導電層
２１      ：    接合層
２３      ：    保護層
２５      ：    成長基板
２７      ：    アンドープ層
３１      ：    レジスト
９０      ：    従来の発光素子
９１      ：    基板
９２      ：    導電層
９３      ：    反射膜
９４      ：    絶縁層
９５      ：    反射電極
９６      ：    ｐ型半導体層
９７      ：    活性層
９８      ：    ｎ型半導体層
９９      ：    半導体層
１００      ：    ｎ側電極
【図１Ａ】
0006468459.tif 000002
【図１Ｂ】
0006468459.tif 000003
【図２Ａ】
0006468459.tif 000004
【図２Ｂ】
0006468459.tif 000005
【図２Ｃ】
0006468459.tif 000006
【図２Ｄ】
0006468459.tif 000007
【図２Ｅ】
0006468459.tif 000008
【図２Ｆ】
0006468459.tif 000009
【図２Ｇ】
0006468459.tif 000010
【図２Ｈ】
0006468459.tif 000011
【図２Ｉ】
0006468459.tif 000012
【図２Ｊ】
0006468459.tif 000013
【図２Ｋ】
0006468459.tif 000014
【図２Ｌ】
0006468459.tif 000015
【図３】
0006468459.tif 000016
【図４】
0006468459.tif 000017
【図５】
0006468459.tif 000018