(57)【特許請求の範囲】
【請求項１】
基板の上に設けられた入力導波路と、
前記入力導波路に光接続し、対象とする光の回折限界以下の幅および厚さとされた細線構造のシリコンから構成された電子だめと、
前記電子だめの両方の側面に接して形成された第１金属層，第２金属層と、
前記電子だめの他端に接続してシリコンから構成された電子箱と、
前記電子箱の手前の一部の前記電子だめの上に形成された制御電極と、
前記電子箱をゲート電極とする単電子トランジスタと
を備え、
前記電子だめ、前記第１金属層、前記第２金属層によりプラズモニクス導波路が構成され、
前記第１金属層，前記第２金属層は、前記電子だめにショットキ接続していることを特徴とする光検出器。
【請求項２】
請求項１記載の光検出器において、
前記入力導波路を構成する前記基板の上に形成されたコアと、
前記基板の上で前記コアの一端と前記電子だめの一端とを連結してシリコンから形成され、前記コアから前記電子だめにかけて暫時細くなるモード変換部と
を備えることを特徴とする光検出器。
【請求項３】
請求項１記載の光検出器において、
前記電子だめと平行に延在する部分を備えて前記電子だめの上に離間して配置されたコアを備え、
前記コアにより前記入力導波路が構成されている
ことを特徴とする光検出器。
【請求項４】
請求項１〜３のいずれか１項に記載の光検出器において、
前記第１金属層，前記第２金属層に負バイアスを印加する手段を備えることを特徴とする光検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単電子トランジスタを用いた光検出器に関する。
【背景技術】
【０００２】
単電子トランジスタ（ＳＥＴ）を用いた光検出器が提案されている。この光検出器は、電磁波によって励起されたキャリアを、単電子トランジスタのゲート電極における電荷量変化として検出する。この光検出器は、一般的なフォトダイオードと異なり、吸収媒質のバンドギャップによらず様々なエネルギーの電磁波を検出できるという優れた特長を有する。
【０００３】
単電子トランジスタの中でも、微細加工技術に優れるＳｉを用いたＳｉ−ＳＥＴは、室温での単一電荷検出が可能という、他の単電子トランジスタに無い優れた特長を有している。このような特徴を有するＳｉ−ＳＥＴを用いた光検出器として、既に通信波長帯での光検出器が実現されている（非特許文献１参照）。
【０００４】
以下、非特許文献１に開示されたＳｉ−ＳＥＴを用いた光検出器について、図５を用いて簡単に説明する。この光検出器では、基板３０１の上に、電子だめ３０２，転送部３０３，下部ゲート電極３０４，電子箱３０５、単電子島３１１，トンネル接合３１２，ソース３１３，ドレイン３１４を備える。電子だめ３０２，転送部３０３，下部ゲート電極３０４，電子箱３０５、単電子島３１１，トンネル接合３１２，ソース３１３，ドレイン３１４は、シリコンから構成されている。単電子島３１１，トンネル接合３１２，ソース３１３，ドレイン３１４により、よく知られた単電子トランジスタが構成されている。
【０００５】
この光検出器は、電子だめ３０２には、図示しない電子供給部より電子が供給されて伝導帯に電子を蓄積している。この状態の電子だめ３０２に光が入射すると、入射した光の波長に対応して蓄積している電子が励起し、励起した電子は、印加されているバイアス電圧により転送部３０３を電子箱３０５の方向に移動する。このように励起して移動する電子の中で、下部ゲート電極３０４によって形成されるポテンシャルバリアを超えた励起電子が、電子箱３０５にまで到達してトラップされる。電子箱３０５は、単電子トランジスタのゲート電極として機能し、電子箱３０５で電子がトラップされたことが、単電子トランジスタにより検出される。
【０００６】
下部ゲート電極３０４によって形成されるポテンシャル障壁高さは可変であり、これによって、下部ゲート電極３０４の下を通過できる電子の励起エネルギーが制限され、結果として検出波長が可変となる。また、上記光検出器は、入射光子とのエネルギー交換によって励起されるキャリアを、個数分解能をもって検出することが可能である。光子−電子変換効率を高くすることで、上述した光検出器は、室温動作可能で光子数分解能を有する単一光子検出器が実現できるという、優れた特長を有する。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】K. Nishiguchi et al., "Infrared detection with silicon nano-field-effect transistors", Applied Physics Letters, vol.90, 223108, 2007.
【非特許文献２】A. Melikyan et al., "Photonic-to-plasmonic mode converter", Optics Letters, vol.39, no.12, pp.3488-3491, 2014.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した光検出器では、電子だめ３０２に上方から垂直に光を入射させているが、電子だめ３０２が薄いため、吸収長が十分確保できず、量子効率が低いことが問題となっている。光検出器を構成している単電子トランジスタは、数十ｎｍという薄いシリコン層に形成するため、モノリシックに形成する電子だめ３０２も、単純には薄いものとなり、上述したように十分な吸収長が確保できない。
【０００９】
この問題を解決する手段として、一般的なフォトダイオードで良く知られているように、面入射型から光導波路型への光入射方法の変更が挙げられる。しかしながら、上述したように、転送部３０３およびこれに続く電子箱３０５は、厚さ数十ｎｍのＳｉにより形成されるために非常に薄く、Ｓｉが光導波路コアとして機能する波長（λ＝１．１μｍ以上）に対しては、光導波路として十分な光閉じこめが困難である。このように、従来では、単電子トランジスタを用いた光検出器において、電子だめにおける高い量子効率が実現できないという問題があった。
【００１０】
本発明は、以上のような問題点を解消するためになされたものであり、単電子トランジスタを用いた光検出器において、電子だめにおける高い量子効率が実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る光検出器は、基板の上に設けられた入力導波路と、入力導波路に光接続して対象とする光の回折限界以下の幅および厚さとされた細線構造のシリコンから構成された電子だめと、電子だめの両方の側面に接して形成された第１金属層，第２金属層と、電子だめの他端に接続してシリコンから構成された電子箱と、電子箱の手前の一部の電子だめの上に形成された制御電極と、電子箱をゲート電極とする単電子トランジスタとを備え、電子だめ、第１金属層、第２金属層によりプラズモニクス導波路が構成され、第１金属層，第２金属層は、電子だめにショットキ接続している。
【００１２】
上記光検出器において、入力導波路を構成する基板の上に形成されたコアと、基板の上でコアの一端と電子だめの一端とを連結してシリコンから形成され、コアから電子だめにかけて暫時細くなるモード変換部とを備えるようにすれば良い。
【００１３】
上記光検出器において、電子だめと平行に延在する部分を備えて電子だめの上に離間して配置されたコアを備え、このコアにより入力導波路が構成されているようにしても良い。
【発明の効果】
【００１４】
以上説明したように、本発明によれば、細線構造のシリコンから構成された電子だめをプラズモニクス導波路としたので、単電子トランジスタを用いた光検出器において、電子だめにおいて高い量子効率が実現できるという優れた効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態１における光検出器の構成を示す斜視図である。
【図２】図２は、本発明の実施の形態１における光検出器の一部構成を示す斜視図である。
【図３】図３は、本発明の実施の形態２における光検出器の構成を示す斜視図である。
【図４】図４は、本発明の実施の形態２における光検出器の一部構成を示す断面図である。
【図５】図５は、非特許文献１に開示されたＳｉ−ＳＥＴを用いた光検出器の一部構成を示す斜視図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図を参照して説明する。
【００１７】
［実施の形態１］
はじめに、本発明の実施の形態１について図１，図２を用いて説明する。図１は、本発明の実施の形態１における光検出器の構成を示す斜視図である。また、図２は、本発明の実施の形態１における光検出器の一部構成を示す斜視図である。
【００１８】
この光検出器は、基板１０１の上に設けられた入力導波路１０２と、入力導波路１０２に光接続して対象とする光の回折限界以下の幅および厚さとされた細線構造のシリコンから構成された電子だめ１０４とを備える。細線コア形状とされている電子だめ１０４の両方の側面には、第１金属層１０５，第２金属層１０６が接して形成され、これらで、プラズモニクス導波路が構成されている。プラズモニクス導波路は、第１金属層１０５，第２金属層１０６による金属表面プラズモンポラリトンを利用し、電子だめ１０４内の回折限界以下のサイズに光を閉じ込める光導波路である。
【００１９】
実施の形態１では、入力導波路１０２は、基板１０１の上に形成されたコア１０２ａから構成されている。また、基板１０１の上のコア１０２ａの一端と電子だめ１０４の一端とは、シリコンから構成されたモード変換部１０３により連結されている。モード変換部１０３は、コア１０２ａから電子だめ１０４にかけて暫時に細くなっている。
【００２０】
また、この光検出器は、電子だめ１０４の他端に接続してシリコンから構成された電子箱１０８と、電子箱１０８の手前の一部の電子だめ１０４の上に形成された制御電極１０７と、電子箱１０８をゲート電極とする単電子トランジスタ１１０とを備える。電子箱１０８は、電子だめ１０４と一体に形成されている。実施の形態１において、単電子トランジスタ１１０は、単電子島１１１，単電子島１１１を挾む２つのトンネル接合１１２，各々のトンネル接合１１２を介して接続するソース１１３，ドレイン１１４を備える。
【００２１】
例えば、よく知られたＳＯＩ（Silicon on Insulator）基板を用いて実施の形態における光検出器が構成できる。ＳＯＩ基板の表面シリコン層をパターニングすることなどにより、電子だめ１０４，電子箱１０８，単電子島１１１，ソース１１３，ドレイン１１４が形成できる。ＳＯＩ基板の埋め込み絶縁層は、入力導波路１０２の下部クラッドとして機能する。また、第１金属層１０５，第２金属層１０６，制御電極１０７，単電子トランジスタ１１０は、埋め込み絶縁層の上に各々絶縁分離して形成される。また、第１金属層１０５，第２金属層１０６は、Ａｌなどの金属から構成し、よく知られたリフトオフ法により形成すれば良い。また、制御電極１０７は、高濃度に不純物を添加氏らポリシリコンから構成すればよい。なお、制御電極１０７と電子だめ１０４との間は、絶縁分離されている。
【００２２】
例えば、コア１０２ａの断面形状は、４００ｎｍ×２００ｎｍとされている。このような寸法とされているコア１０２ａによる入力導波路１０２は、コア幅が暫時細くなるモード変換部１０３により、プラズモニクス導波路の電子だめ１０４に高効率に光接続されている。これらは直接接続されている。電子だめ１０４は、断面の寸法が６０ｎｍ×６０ｎｍとされている。
【００２３】
なお、プラズモニクス導波路において、電子だめ１０４に蓄積されるキャリア（電子）が、第１金属層１０５，第２金属層１０６へ流出しないようにするため、これら金属層がシリコンからなる電子だめ１０４にショットキ接続する構成とし、これらの間にショットキバリアが形成される状態にするとよい。さらに例えば、第１金属層１０５，第２金属層１０６に負バイアスを印加し、電気的に電子だめ１０４内部のキャリアが流出しないようにするとよりよい。
【００２４】
制御電極１０７は、電子だめ１０４を跨ぐように形成されている。制御電極１０７に負バイアスを印加することで、電子だめ１０４と電子箱１０８との間にポテンシャルバリアを形成する。
【００２５】
この光検出器において、電子だめ１０４には、図示しない電子供給部より電子が供給されて伝導帯に電子を蓄積している。このように電子が蓄積されてプラズモニクス導波路とされている電子だめ１０４には、入力導波路１０２を導波してきた光がモード変換部１０３を介して入射する。このようにして電子だめ１０４に光が入射すると、入射した光の波長に対応して蓄積している電子が励起し、励起した電子は、印加されているバイアス電圧により電子箱１０８の方向に移動する。このように励起して移動する電子の中で、制御電極１０７によって形成されるポテンシャルバリアを超えた励起電子が、電子箱１０８にまで到達してトラップされる。電子箱１０８は、単電子トランジスタ１１０のゲート電極として機能し、電子箱１０８で電子がトラップされたことが、単電子トランジスタ１１０により検出される。
【００２６】
制御電極１０７によって形成されるポテンシャル障壁高さは可変であり、これによって、制御電極１０７の下を通過できる電子の励起エネルギーが制限され、結果として検出波長が可変となる。また、この光検出器は、入射光子とのエネルギー交換によって励起されるキャリアを、個数分解能をもって検出することが可能である。
【００２７】
上述したように、実施の形態１によれば、入力導波路１０２のコア１０２ａと、電子だめ１０４との間のサイズ不整合の問題を、モード変換部１０３およびプラズモニクス導波路によって解決することで、入力導波路１０２から供給される光を効率よく電子だめ１０４に導くことができ、光検出器の量子効率を従来以上に大きく高めることが可能となる。
【００２８】
例えば、よく知られた「Ｄｒｕｄｅ」モデルによってＳｉより構成されるコア形状内部の電子密度を１０20［ｃｍ-3］とした際、Ｓｉの吸収係数αは２６．９［ｃｍ-1］となる。１０20［ｃｍ-3］の電子密度を有する厚さｄ＝６０ｎｍのＳｉ層に面入射した場合に比較し、実施の形態１における長さ２００ｎｍの電子だめ１０４によるプラズモニクス導波路内に入射させると、透過率Ｉ／Ｉ0＝ｅｘｐ（−αｄ）を約１／３にすることができ、すなわち量子効率を約３倍とすることができる。
【００２９】
また、プラズモニクス導波路のコアとなる電子だめ１０４内部に蓄積されたキャリアによって自由キャリア吸収が生じる確率は、コア幅によって変化する。これは、コア幅によってプラズモニクス導波路のコア（電子だめ１０４）内部の電界強度が変化し、光子存在確率が変化するためと解釈できる。プラズモニクス導波路としている電子だめ１０４内部にキャリアが存在する場合と存在しない場合とでの、プラズモニクス導波路の実効的吸収係数差が大きい方が、入射光子によって自由キャリアをエネルギー励起する確率、すなわち量子効率がより高い。
【００３０】
例えば、電子の有無による上記構成のプラズモニクス導波路の実効的吸収係数差を、モードソルバーを用いて計算すると、電子だめ１０４のコア幅６０ｎｍであれば２６．４［ｃｍ-1］であるが、電子だめ１０４のコア幅５０ｎｍであれば２８．１［ｃｍ-1］とでき、さらに量子効率を高められる。
【００３１】
このように、実施の形態１によれば、電子だめをプラズモニクス導波路としたので、単電子トランジスタを用いた光検出器において、電子だめにおける高い量子効率が実現できるようになる。
【００３２】
［実施の形態２］
次に、本発明の実施の形態２について図３，図４を用いて説明する。図３は、本発明の実施の形態２における光検出器の構成を示す斜視図である。また、図４は、本発明の実施の形態２における光検出器の一部構成を示す断面図である。
【００３３】
この光検出器は、基板２０１の上に設けられた入力導波路２０２と、入力導波路２０２に光接続して対象とする光の回折限界以下の幅および厚さとされた細線構造のシリコンから構成された電子だめ２０３とを備える。コア形状とされている電子だめ２０３の両方の側面には、第１金属層２０４，第２金属層２０５が接して形成され、これらで、プラズモニクス導波路が構成されている。プラズモニクス導波路は、第１金属層２０４，第２金属層２０５による金属表面プラズモンポラリトンを利用し、電子だめ２０３内の回折限界以下のサイズに光を閉じ込める光導波路である。
【００３４】
実施の形態２では、入力導波路２０２は、基板２０１の上に配置されたコア２０２ａから構成されている。コア２０２ａの一部は、電子だめ２０３と平行に延在する部分を備えて電子だめ２０３の上に離間して配置されている。また、コア２０２ａと電子だめ２０３との距離（間隔）は、光結合可能な範囲とされている。実施の形態２では、上記構成とした電子だめ２０３とコア２０２ａとが平行に重なる領域によるモード変換器（非特許文献２参照）によって、入力導波路２０２と電子だめ２０３によるプラズモニクス導波路との間を光結合している。
【００３５】
また、この光検出器は、電子だめ２０３の他端に接続してシリコンから構成された電子箱２０７と、電子箱２０７の手前の一部の電子だめ２０３の上に形成された制御電極２０６と、電子箱２０７をゲート電極とする単電子トランジスタ２１０とを備える。電子箱２０７は、電子だめ２０３と一体に形成されている。実施の形態２において、単電子トランジスタ２１０は、単電子島２１１，単電子島２１１を挾む２つのトンネル接合２１２，各々のトンネル接合２１２を介して接続するソース２１３，ドレイン２１４を備える。
【００３６】
例えば、よく知られたＳＯＩ基板を用いて実施の形態における光検出器が構成できる。ＳＯＩ基板の表面シリコン層をパターニングすることなどにより、電子だめ２０３，電子箱２０７，単電子島２１１，ソース２１３，ドレイン２１４が形成できる。また、第１金属層２０４，第２金属層２０５，制御電極２０６，単電子トランジスタ２１０は、埋め込み絶縁層の上に各々絶縁分離して形成される。また、第１金属層２０４，第２金属層２０５は、Ａｌなどの金属から構成し、よく知られたリフトオフ法により形成すれば良い。また、制御電極２０６は、高濃度に不純物を添加氏らポリシリコンから構成すればよい。なお、制御電極２０６と電子だめ２０３との間は、絶縁分離されている。
【００３７】
例えば、コア２０２ａの断面形状は、４００ｎｍ×２００ｎｍとされている。このような寸法とされているコア２０２ａによる入力導波路２０２は、電子だめ２０３とコア２０２ａとが平行に重なる領域によるモード変換器により、プラズモニクス導波路の電子だめ２０３に高効率に光接続されている。電子だめ２０３は、断面の寸法が６０ｎｍ×６０ｎｍとされている。
【００３８】
なお、プラズモニクス導波路において、電子だめ２０３に蓄積されるキャリア（電子）が、第１金属層２０４，第２金属層２０５へ流出しないようにするため、これら金属層がシリコンからなる電子だめ２０３にショットキ接続する構成とし、これらの間にショットキバリアが形成される状態にするとよい。さらに例えば、第１金属層２０４，第２金属層２０５に負バイアスを印加し、電気的に電子だめ２０３内部のキャリアが流出しないようにするとよりよい。
【００３９】
制御電極２０６は、電子だめ２０３を跨ぐように形成されている。制御電極２０６に負バイアスを印加することで、電子だめ２０３と電子箱２０７との間にポテンシャルバリアを形成する。
【００４０】
この光検出器においても、電子だめ２０３には、図示しない電子供給部より電子が供給されて伝導帯に電子を蓄積している。このように電子が蓄積されてプラズモニクス導波路とされている電子だめ２０３には、入力導波路２０２を導波してきた光が、電子だめ２０３とコア２０２ａとが平行に重なる領域で電子だめ２０３に結合することで入射する。このようにして電子だめ２０３に光が入射すると、入射した光の波長に対応して蓄積している電子が励起し、励起した電子は、印加されているバイアス電圧により電子箱２０７の方向に移動する。このように励起して移動する電子の中で、制御電極２０６によって形成されるポテンシャルバリアを超えた励起電子が、電子箱２０７にまで到達してトラップされる。電子箱２０７は、単電子トランジスタ２１０のゲート電極として機能し、電子箱２０７で電子がトラップされたことが、単電子トランジスタ２１０により検出される。
【００４１】
制御電極２０６によって形成されるポテンシャル障壁高さは可変であり、これによって、制御電極２０６の下を通過できる電子の励起エネルギーが制限され、結果として検出波長が可変となる。また、この光検出器は、入射光子とのエネルギー交換によって励起されるキャリアを、個数分解能をもって検出することが可能である。
【００４２】
上述したように、実施の形態２においても、入力導波路２０２のコア２０２ａと、電子だめ２０３との間のサイズ不整合の問題を、電子だめ２０３とコア２０２ａとが平行に重なる領域によるモード変換部、およびプラズモニクス導波路によって解決している。これにより、入力導波路２０２から供給される光を効率よく電子だめ２０３に導くことができ、光検出器の量子効率を従来以上に大きく高めることが可能となる。
【００４３】
また、実施の形態２によれば、入力導波路２０２を、電子だめ２０３，電子箱２０７，単電子トランジスタ２１０などとは個別に形成できる。例えば、電子だめ２０３，電子箱２０７，制御電極２０６，単電子トランジスタ２１０などを基板２０１の上に形成した後、入力導波路２０２を形成することができる。このように、実施の形態２によれば、電子側と光側の製造プロセスを切り分けることが可能となるという、優れた効果が得られる。
【００４４】
以上に説明したように、本発明によれば、細線構造のシリコンから構成された電子だめをプラズモニクス導波路としたので、単電子トランジスタを用いた光検出器において、電子だめにおいて高い量子効率が得られるようになる。
【００４５】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、金属層は、Ａｌに限らず、Ａｕ、Ａｇ、Ｒｕ、Ｔｉ、ＴｉＮ、Ｔａ、Ｃｒから構成しても良い。
【符号の説明】
【００４６】
１０１…基板、１０２…入力導波路、１０２ａ…コア、１０３…モード変換部、１０４…電子だめ、１０５…第１金属層、１０６…第２金属層、１０７…制御電極、１０８…電子箱、１１０…単電子トランジスタ、１１１…単電子島、１１２…トンネル接合、１１３…ソース、１１４…ドレイン。
【図１】
0006470122.tif 000002
【図２】
0006470122.tif 000003
【図３】
0006470122.tif 000004
【図４】
0006470122.tif 000005
【図５】
0006470122.tif 000006