(57)【特許請求の範囲】
【請求項１】
縦方向に離隔した第１および第２の基板端縁、横断方向に離隔した基板上面および下面、ならびに横方向に離隔した第１および第２の基板側縁を有する実質的に平面状の基板であり、前記基板上面および下面の選択された少なくとも一方が、横方向に並んで縦方向に延びた第１、第２、および第３の基板領域を有し、前記第１の基板領域が、前記第１の基板側縁の横方向に直接隣接し、前記第３の基板領域が、前記第２の基板側縁の横方向に直接隣接し、前記第２の基板領域が、前記第１および第３の基板領域間で横方向に位置付けられた基板と、
選択された基板面上に位置付けられ、前記第１の基板領域に位置付けられた部分が第１の材料のみで構成され、前記第３の基板領域に位置付けられた部分が第２の材料のみで構成され、前記第２の基板領域に位置付けられた部分が前記第１および第２の両材料で構成された、少なくとも１つの回路トレースとを備え、
前記回路トレースは、前記第１の基板領域、前記第２の基板領域及び前記第３の基板領域を横切るように連続して延びており、前記第２の基板領域では、前記第１の材料で構成される前記回路トレースの部分が、前記第２の材料で構成される前記回路トレースの部分と重なるように、前記第２の材料で構成される前記回路トレースの部分の上、下、又は脇に横たわっている、回路カードアセンブリ。
【請求項２】
前記第１の基板領域が、前記回路カードアセンブリの動作中に第１の温度に維持され、前記第３の基板領域が、前記回路カードアセンブリの動作中に前記第１の温度より大幅に高い第２の温度に維持される、請求項１に記載の回路カードアセンブリ。
【請求項３】
前記第１の材料が銅であり、前記第２の材料がニオブである、請求項１又は２に記載の回路カードアセンブリ。
【請求項４】
前記第２の基板領域において、前記第１の材料で構成された前記回路トレースの部分が、前記第２の材料で構成された前記回路トレースの部分と少なくとも部分的に伝熱接触している、請求項１〜３のうちいずれか一項に記載の回路カードアセンブリ。
【請求項５】
前記第２の基板領域において、前記第１の材料で構成された前記回路トレースの部分が、前記第２の材料で構成された前記回路トレースの少なくとも部分と横断方向に直接接触して少なくとも部分的に配置されている、請求項１〜４のうちいずれか一項に記載の回路カードアセンブリ。
【請求項６】
前記第２の基板領域において、前記第１の材料で構成された前記回路トレースの部分が、前記第２の材料で構成された前記回路トレースの少なくとも部分と縦方向に直接接触して少なくとも部分的に配置されている、請求項１〜４のうちいずれか一項に記載の回路カードアセンブリ。
【請求項７】
使用時、前記第１の基板領域が、前記第３の基板領域の動作温度よりも大幅に低い動作温度に保たれている、請求項１〜６のうちいずれか一項に記載の回路カードアセンブリ。
【請求項８】
前記第１の基板領域に位置付けられ、前記第１の基板領域における前記少なくとも１つの回路トレースの少なくとも一部に伝熱接触した少なくとも１つの第１の演算チップを備えるとともに、前記第３の基板領域に位置付けられ、前記第３の基板領域における前記少なくとも１つの回路トレースの少なくとも一部に伝熱接触した少なくとも１つの第２の演算チップを備える、請求項１〜７のうちいずれか一項に記載の回路カードアセンブリ。
【請求項９】
前記第１の演算チップが、前記第２の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を介して、前記第２の演算チップと間接的に伝熱接触させられている、請求項８に記載の回路カードアセンブリ。
【請求項１０】
縦方向に離隔した第１および第２の基板端縁、横断方向に離隔した基板上面および下面、ならびに横方向に離隔した第１および第２の基板側縁を有する実質的に平面状の基板を用意するステップと、
前記基板上面および下面の選択された少なくとも一方に、横方向に並んで縦方向に延びた第１、第２、および第３の基板領域を画定するステップであり、前記第１の基板領域が、前記第１の基板側縁の横方向に直接隣接し、前記第３の基板領域が、前記第２の基板側縁の横方向に直接隣接し、前記第２の基板領域が、前記第１および第３の基板領域間で横方向に位置付けられた、ステップと、
選択された基板面に少なくとも１つの回路トレースを設けるステップであって、前記回路トレースは、前記第１の基板領域、前記第２の基板領域及び前記第３の基板領域を横切るように連続して延びているステップと、
選択された基板面の前記第１の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を第１の材料のみで構成するステップと、
選択された基板面の前記第３の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を第２の材料のみで構成するステップと、
選択された基板面の前記第２の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を前記第１および第２の両材料で構成するステップであって、前記第２の基板領域では、前記第１の材料で構成される前記回路トレースの部分が、前記第２の材料で構成される前記回路トレースの部分と重なるように、前記第２の材料で構成される前記回路トレースの部分の上、下、又は脇に横たわっているステップと
を含む、回路カードを提供する方法。
【請求項１１】
選択された基板面の前記第２の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を前記第１および第２の両材料で構成するステップが、前記第１の材料で構成された回路トレースの少なくとも一部を前記第２の材料で構成された回路トレースの少なくとも一部と伝熱接触させることを含む、請求項１０に記載の方法。
【請求項１２】
選択された基板面の前記第２の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を前記第１および第２の両材料で構成するステップが、前記第１の材料で構成された回路トレースの少なくとも一部を前記第２の材料で構成された回路トレースの少なくとも一部と横断方向に直接接触させることを含む、請求項１０に記載の方法。
【請求項１３】
選択された基板面の前記第２の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を前記第１および第２の両材料で構成するステップが、前記第１の材料で構成された回路トレースの少なくとも一部を前記第２の材料で構成された回路トレースの少なくとも一部と縦方向に直接接触させることを含む、請求項１０〜１２のうちいずれか一項に記載の方法。
【請求項１４】
選択された基板面に少なくとも１つの回路トレースを設けるステップが、積層造形プロセスによって、選択された基板面に前記回路トレースの少なくとも一部を形成することを含む、請求項１０〜１２のうちいずれか一項に記載の方法。
【請求項１５】
前記第１の基板領域に位置付けられた少なくとも１つの第１の演算チップを用意するステップと、
前記第１の演算チップを前記第１の基板領域における回路トレースと伝熱接触させるステップと、
前記第３の基板領域に位置付けられた少なくとも１つの第２の演算チップを用意するステップと、
前記第２の演算チップを前記第３の基板領域における回路トレースと伝熱接触させるステップと、
前記第２の基板領域に少なくとも部分的に位置付けられた少なくとも１つの回路トレースを介して、前記第１および第２の演算チップを間接的に伝熱接触させるステップと
を含む、請求項１０〜１２のうちいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、回路カードアセンブリの装置および回路カードアセンブリを提供する方法に関し、より詳細には、回路カードアセンブリを提供する方法ならびに第１および第２の材料で構成された回路カードアセンブリ装置に関する。
【背景技術】
【０００２】
回路カードは、複数の集積回路（「チップ」）を含む電子機器のアセンブリを構築する最先端技術である。これらのアセンブリは、有機多層積層プリント配線板（「ＰＷＢ」）、低温同時焼成セラミック（「ＬＴＣＣ」）、および高温同時焼成セラミック（「ＨＴＣＣ」）といった複数の種類に分けることができる。これらの技術を用いることにより、回路カードアセンブリが製作されてきた。
【０００３】
超伝導スーパーコンピュータでは、動作中の処理用集積回路（「チップ」）の多くが、およそ４Ｋに冷却されている。しかしながら、メモリチップのいくつかは、およそ７７Ｋというはるかに高い動作温度を有している。４Ｋで冷却することはコストが掛かるため、あらゆる努力が、超伝導スーパーコンピュータの設計において熱的な寄生負荷を低減するためになされている。これには、アセンブリを真空（無対流）中に配置することや、被膜および多層断熱材の使用により放射を抑えることや、アセンブリ全体の「高温側」と「低温側」との間の伝熱性の熱負荷を制限することがある。
【０００４】
熱的な寄生負荷を回避しつつ超伝導スーパーコンピュータの所望の動作温度を実現する既知の方法として、別個の容器（たとえば、真空容器またはデュワー）で温度が異なるチップを完全に隔離することがある。そして、処理タスクは、「高温側」容器と「低温側」容器との間に数フィート延びた膨大な数の配線を介して実行する必要がある。これにより、機器の費用が大幅に増大し、信号の伝搬に要する距離のために処理速度が目に見えて遅くなる。
【０００５】
一般的に利用可能な回路カードは、最小基板厚が０．７６ｍｍ（０．０３０インチ）であり、溶着金属層の厚さがおよそ０．０３５ｍｍ（０．００１４インチ）であり、回路カードに搭載されたチップを相互接続する回路トレースを与えている。４Ｋおよび７７Ｋのすべてのチップを適正に接続するため、基板は、「標準的」な０．０３０インチ厚よりも厚くすることが必要となる。しかしながら、厚さが増すほど、伝熱寄生負荷も大きくなる。極低温度での次の問題は、熱膨張の不整合である。金属層および誘電体層が同じオーダの厚さであるため、回路カードの両側間の温度変化による応力によって、回路カードが損傷したり反ったりする可能性がある。反りは、ヒートシンクからの分離および機器損傷（リード分離）という２つの大きな問題の原因となる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一実施形態においては、回路カードアセンブリが開示される。
【課題を解決するための手段】
【０００７】
実質的に平面状の基板は、縦方向に離隔した第１および第２の基板端縁、横断方向に離隔した基板上面および下面、ならびに横方向に離隔した第１および第２の基板側縁を有する。基板上面および下面の選択された少なくとも一方は、横方向に並んで縦方向に延びた第１、第２、および第３の基板領域を有する。第１の基板領域は、第１の基板側縁の横方向に直接隣接している。第３の基板領域は、第２の基板側縁の横方向に直接隣接している。第２の基板領域は、第１および第３の基板領域間で横方向に位置付けられている。少なくとも１つの回路トレースは、選択された基板面上に位置付けられている。第１の基板領域に位置付けられた回路トレースの部分は、第１の材料のみで構成されている。第３の基板領域に位置付けられた回路トレースの部分は、第２の材料のみで構成されている。第２の基板領域に位置付けられた回路トレースの部分は、第１および第２の両材料で構成されている。
【０００８】
一実施形態においては、回路カードを提供する方法が開示される。縦方向に離隔した第１および第２の基板端縁、横断方向に離隔した基板上面および下面、ならびに横方向に離隔した第１および第２の基板側縁を有する実質的に平面状の基板を用意する。基板上面および下面の選択された少なくとも一方に、横方向に並んで縦方向に延びた第１、第２、および第３の基板領域を画定する。第１の基板領域は、第１の基板側縁の横方向に直接隣接している。第３の基板領域は、第２の基板側縁の横方向に直接隣接している。第２の基板領域は、第１および第３の基板領域間で横方向に位置付けられている。選択された基板面に少なくとも１つの回路トレースを設ける。選択された基板面の第１の基板領域における少なくとも１つの回路トレースの少なくとも一部を第１の材料のみで構成する。選択された基板面の第３の基板領域における少なくとも１つの回路トレースの少なくとも一部を第２の材料のみで構成する。選択された基板面の第２の基板領域における少なくとも１つの回路トレースの少なくとも一部を第１および第２の両材料で構成する。
【０００９】
一実施形態においては、２温度回路カードアセンブリが開示される。基板は、横方向寸法を画定する少なくとも１つの実質的に平面状の基板面を有する。第１の基板領域は、基板面の第１の横方向部に画定されている。第１の基板領域は、回路カードアセンブリの動作中に第１の温度に維持される。第３の基板領域は、基板面の第２の横方向部に画定され、第１の側面から横方向に離隔している。第３の基板領域は、回路カードアセンブリの動作中に第１の温度より大幅に高い第２の温度に維持される。第２の基板領域は、第１および第３の基板領域間で横方向に、基板面に画定されている。少なくとも１つの回路トレースは、基板面上に位置付けられている。第１の基板領域に位置付けられた少なくとも１つの回路トレースの任意の部分は、第１の材料のみで構成されている。第３の基板領域に位置付けられた少なくとも１つの回路トレースの任意の部分は、第２の材料のみで構成されている。第２の基板領域に位置付けられた少なくとも１つの回路トレースの任意の部分は、第１および第２の両材料で少なくとも部分的に構成されている。
【００１０】
添付の図面の参照によって、より深い理解が得られる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一態様の上面斜視図。
【図２】図１の態様の上面模式図。
【図３】図２のエリア「３」の詳細図。
【図４】第１の構成における図１の態様の部分側面模式図。
【図５Ａ】第２の構成における図１の態様の部分側面模式図。
【図５Ｂ】図５Ａの第２の構成における図１の態様の部分上面模式図。
【図６】図１の態様の上面模式図。
【発明を実施するための形態】
【００１２】
本技術は、任意の組み合わせにおいて、以下の特徴を含むか、以下の特徴から成るか、または本質的に以下の特徴から成る。
図１は、「高温側」／「低温側」環境下で使用可能な回路カードアセンブリ１００装置を示す。本明細書に記載の通り、（図１の要素番号１０４で大略示される）「高温側」は、およそ７５〜７９Ｋの範囲、より詳細には、およそ７７Ｋとすることも可能であり、（図１の要素番号１０２で大略示される）「低温側」は、およそ２〜６Ｋの範囲、より詳細には、およそ４Ｋとすることも可能であるが、回路カードアセンブリ１００は、任意所望の温度差に対応可能である。たとえば、当業者であれば、所望の温度を与えることにより、特定の集積回路チップ１０６の所望の動作に対応することも可能である。さらに、回路カードアセンブリ１００は、必要に応じて等温環境で使用することも可能である。
【００１３】
図２に示すように、回路カードアセンブリ１００は、縦方向に離隔した第１および第２の基板端縁２１０および２１２、横断方向に離隔した（すなわち、非ゼロ厚さの）基板上面および下面２１４および２１６、ならびに横方向に離隔した第１および第２の基板側縁２１８および２２０をそれぞれ有する実質的に平面状の基板２０８を備える（図２の配向において、縦方向Ｌｏは水平方向として規定され、図示のように、横方向Ｌａおよび横断方向Ｔはともに縦方向と直交する）。図示および本明細書に記載の通り、基板２０８は、実質的には矩形の角柱であるが、特定の使用環境に対しては、任意所望の設置面積または形状因子を有することも可能である。
【００１４】
多層プリント配線板（「ＰＷＢ」）等の一般的に用いられる基板材料の追加または代替として、基板２０８は、実質的には（回路カードアセンブリ１００に対して望ましい耐久性および伝熱性を与え得る）ホウケイ酸ガラス等のガラス、シリコン、サファイア、石英、セラミック、ポリイミド、液晶ポリマー等の低損失有機基板、またはその他任意の適当な材料で構成されてもよい。
【００１５】
基板上面および下面２１４および２１６（描写の簡単化のため、本明細書においては基板上面２１４として図示および記載）のうち選択された少なくとも一方は、横方向に並んで縦方向に延びた第１、第２、および第３の基板領域２２２、２２４、および２２６をそれぞれ有する。第１の基板領域２２２は、第１の基板側縁２１０の横方向に直接隣接している。第３の基板領域２２６は、第２の基板側縁２１２の横方向に直接隣接している。図２に示すように、第２の基板領域２２４は、第１および第３の基板領域２２２および２２４間で横方向に位置付けられている。
【００１６】
回路カードアセンブリ１００の使用時、第１の基板領域２２２は、第３の基板領域２２６（「高温側」）の動作温度よりも大幅に低い動作温度（「低温側」）に保たれてもよい。第２の基板領域２２４の動作温度は、高温側および低温側の動作温度の間でもよい。高温側および低温側の所望の動作温度は、伝熱またはフロースルーヒートシンク、熱サイフォン冷却低温プレート、冷却流体浸漬槽、噴霧冷却、インピンジメントジェット冷却、またはその他任意の所望の温度調節もしくは熱制御メカニズムによって等、任意の望ましい様態で実現されてもよい。
【００１７】
換言すれば、２温度回路カードアセンブリ１００は、横方向寸法Ｌａを画定する少なくとも１つの実質的に平面状の基板面２１４および２１６を有する基板２０８を備えてもよい。第１の基板領域２２２は、基板面２１４および２１６の第１の横方向部に画定可能である。第１の基板領域２２２は、回路カードアセンブリ１００の動作中に第１の温度に維持される。第３の基板領域２２６は、基板面２１４および２１６の第２の横方向部に画定され、第１の側面から横方向に離隔している。第３の基板領域２２６は、回路カードアセンブリ１００の動作中に第１の温度より大幅に高い第２の温度に維持される。第２の基板領域２２４は、第１および第３の基板領域２２２および２２６間で横方向に、基板面２１４および２１６上に画定されている。
【００１８】
図３を参照して、選択された基板上面および下面２１４および２１６の両方またはいずれか（ここでは、基板上面２１４を示す）の上には、少なくとも１つの回路トレース３２８が位置付けられている。図面中、回路トレース３２８は、描写および説明の簡単化のため、基板上面２１４上の一般エリア（図２では、幾分梯子状の領域、図３では、実質的にｌ字状の領域）として模式的に示している。ただし、当業者であれば、図面中に「回路トレース」３２８として示すエリア／領域が、実際には、選択された基板面上にレイアウトされた何千もの極低分解能の導電性経路で構成することも可能であり、回路カードアセンブリ１００の複数のチップ１０６のうちの種々チップの異なるコンタクト対の間に各経路がつながっていることを認識するであろう。たとえば、個々のチップ１０６は、個々のチップ１０６当たり１万を超える個々の接続を介して、他のチップ１０６への連結および他のチップ１０６からの連結も可能である。さらに、回路トレース３２８を有するものまたは有さないものとして図面に示す基板上面２１４のエリアは、限定的なものではない。当業者であれば、本明細書でかなり簡素化された描写に制限されることなく、回路カードアセンブリ１００の特定の使用環境に対して、回路トレース３２８を容易に与えることも可能である。回路トレース３２８は、リソグラフィ、積層造形、またはその他任意の所望の様態で設けることも可能である。
【００１９】
第１の基板領域２２２に位置付けられた回路トレース３２８の部分は、第１の材料のみで構成されている。第３の基板領域２２６に位置付けられた回路トレース３２８の部分は、第２の材料のみで構成されている。第２の基板領域２２４に位置付けられた回路トレース３２８の部分は、第１および第２の両材料で構成されている。言い換えると、基板面２１４上には、少なくとも１つの回路トレース３２８が位置付けられ、第１の基板領域２２２に位置付けられた少なくとも１つの回路トレース３２８の任意の部分が第１の材料のみで構成され、第３の基板領域２２６に位置付けられた少なくとも１つの回路トレース３２８の任意の部分が第２の材料のみで構成され、第２の基板領域２２４に位置付けられた少なくとも１つの回路トレース３２８の任意の部分が第１および第２の両材料で少なくとも部分的に構成されている。
【００２０】
たとえば、（「低温側」の第１の基板領域２２２における）第１の材料は、一部または全部がニオブであってもよく、（「高温側」の第３の基板領域２２６における）第２の材料は、一部または全部が銅であってもよい。これら第１および第２の材料は、回路カードアセンブリ１００の特定の構成について所望の性能結果を実現するのに有用な所定の例として与えられるものの、何ら限定的なものではない。たとえば、金の費用が伝熱結果によって正当化される場合等には、必要に応じて、第１および第２の材料の両方またはいずれかに金を使用することも可能である。ここでは、回路カードアセンブリの特定の例示的な使用環境について、４Ｋにおけるニオブの超伝導特性および７７Ｋにおいて銅に利用可能な一般的プロセスから、銅およびニオブを例として挙げている。すなわち、およそ４Ｋでは、ニオブが超伝導体であるため、回路カードアセンブリ１００の設計に望ましいとも考えられる。ただし、およそ９Ｋというニオブの遷移温度を上回ると、ニオブが不良導体となるため、回路トレース３２８は、この例のように銅に遷移することになるか、または、その他任意の高温超伝導体に遷移することも可能である。
【００２１】
回路トレース３２８またはその一部は、選択的レーザ焼結（ＳＬＳ）、熱溶解積層法（ＦＤＭ）、直接金属レーザ焼結（ＤＭＬＳ）、ステレオリソグラフィ（ＳＬＡ）、クラッディング、電子ビーム溶解、電子ビーム直接造形、エアロゾルジェット、インクジェット、半固体自由形状製作、デジタル光処理、２光子光重合、積層物体造形（ＬＯＭ）、３次元プリント（３ＤＰ）等の積層造形プロセスを介して、選択された基板上面および下面２１４および２１６の両方またはいずれかに少なくとも部分的に形成されてもよいが、これらに限定されない。
【００２２】
回路トレース３２８を形成する積層造形プロセスは、使用時に、金属および誘電体層の厚さの厳密な制御に役立つ可能性がある。このプロセスでは、０．００００５０ｍｍ（０．０００００２インチ）／秒（５オングストローム／秒）のオーダの堆積速度を使用するため、金属トレースおよび誘電体層の所定厚さの実現に役立つ。厳しくプロセス管理されたこれらのパラメータにより、回路カードアセンブリ１００のＲＦ性能は所望のレベルを実現できる。回路トレース３２８のいくつかの例示的な層厚は、約１９９．８９×１０−６ｍｍ（約７．８７×１０−６インチ）（２０００オングストローム）である。積層造形により促進されたこれら極薄トレースにより、断面が非常に小さくなるため、層が厚く構成された場合よりも熱的な寄生損失が少なくなる。
【００２３】
また、積層造形プロセスには、危険で反応性に富むと考えられるエッチングの使用および使用試薬の取り扱い関連コストを必要としない。回路トレース３２８に必要な材料のみをプリントすることにより、材料の浪費が抑えられる。また、積層造形プロセスは、オープンリール式処理を含むエッチングよりもはるかに大きなパネルサイズに対応するため、大きな部分を小さなサイズへと切断する場合であっても、製造コストをさらに抑えることができる。
【００２４】
図３において、「回路トレース」領域３２８全体に包含し得る無数の個々の接続経路を表す個々の回路トレース３２８’は、２つの個々のチップ１０６ａおよび１０６ｂ間で伝熱的に延びた一点鎖線で示している。すなわち、少なくとも１つの第１の演算チップ１０６ａが第１の基板領域２２２に位置付けられ、第１の基板領域２２２における少なくとも１つの回路トレース３２８’の少なくとも一部と伝熱接触している。そして、図３に示すように、少なくとも１つの第２の演算チップ１０６ｂが第３の基板領域２２６に位置付けられ、第３の基板領域２２６における同じ少なくとも１つの回路トレース３２８’の少なくとも一部と伝熱接触している。したがって、第１の演算チップ１０６ａは、第２の基板領域２２４に位置付けられた少なくとも１つの回路トレース３２８’の少なくとも一部を介して、第２の演算チップ１０６ｂと間接的に伝熱接触させられている。ここで、用語「間接的」は、この電気的接続を参照した使用により、「間接的」な回路トレースにより補助された接続を「直接的」なチップ間接触から識別している。
【００２５】
図３をさらに参照して、（αで大略示される）第１の基板領域２２２に位置付けられた個々の回路トレース３２８’の部分は、第１の材料のみで構成されてもよく、（γで大略示される）第３の基板領域２２６に位置付けられた個々の回路トレース３２８’の部分は、第２の材料のみで構成されてもよく、（βで大略示される）第２の「遷移」基板領域２２４に位置付けられた個々の回路トレース３２８’の部分は、第１および第２の両材料で構成されてもよく、「高温側」と「低温側」との間の中間温度領域を通る電気的接続の遷移に役立つ。
【００２６】
図４〜図５Ｂは、第２の「遷移」基板領域２２４における第１および第２の材料４３０および４３２それぞれの側面視（図４および図５Ａ）および上面視（図５Ｂ）での相対的な位置決めの詳細を示している。これらの図面に示すように、第２の基板領域２２４において、第１の材料４３０で構成された回路トレース３２８の部分は、第２の材料４３２で構成された回路トレース３２８の部分と少なくとも部分的に伝熱接触している。より具体的に、図４の配置において、第１の材料４３０で構成された回路トレース３２８の部分は、第２の材料４３２で構成された回路トレース３２８の少なくとも一部と横断方向（図４の配向において上下方向）に直接接触して少なくとも部分的に配置されている。すなわち、第２の材料４３２は、第１の材料４３０の上（または、その逆）に横たわって、所望の相互伝熱接触を実現することも可能である。
【００２７】
そして、図５Ａおよび図５Ｂに移り、第２の基板領域２２４において、第１の材料４３０で構成された回路トレース３２８の部分は、第２の材料４３２で構成された回路トレース３２８の少なくとも一部と縦方向（図５Ａの配向において紙面に出入りする方向および図５Ｂの配向において上下方向）に直接接触して少なくとも部分的に配置されもよい。すなわち、第２の材料４３２は、第１の基板面２１４上で第１の材料４３０の脇に横たわることも可能である。第１および第２の材料４３０および４３２は、回路トレース３２８のこれら部分間が十分電気的に接触している限り、図５Ａおよび図５Ｂの縦方向配置にて物理的に直接接触している必要はない。
【００２８】
図４〜図５Ｂは、第１、第２、および第３の基板領域２２２、２２４、および２２６を左右に模式的に示しているが、これら３つの領域の順序を反転し、これに応じて第１および第２の材料４３０および４３２の符号を入れ替えることも可能と考えられる。すなわち、回路カードアセンブリ１００は、第１および第２の材料４３０および４３２のいずれが他方の上に位置付けられるか（図４）、または、他方の特定の縦方向側に位置付けられるか（図５Ａおよび図５Ｂ）について、不可知論的かつ無関心であり、当業者であれば、特定の使用環境の必要に応じて、所望の第１／第２材料４３０／４３２構成の回路トレース３２８を容易に与え得る。また、本明細書における具体的な図示および説明の有無に関わりなく、横断方向および縦方向に配置された第１および第２の材料４３０および４３２のさまざまな組み合わせを単一の回路カードアセンブリ１００で使用することも可能であるし、第１および第２の材料４３０および４３２を互いに任意所望の伝熱構成で配置することも可能であると考えられる。
【００２９】
第２の基板領域２２４において単一の回路トレース３２８を構成する第１および第２の材料４３０および４３２の任意の配置に関して、これらの材料は、いかなる次元においても対称的または一様な配置が求められない。当業者であれば、第２の「遷移」基板領域２２４において、回路トレース３２８の任意所望のレイアウトを必要に応じて容易に与えることができる。第２の基板領域２２４に位置付けられた回路トレース３２８の部分は単に、第１および第２の両材料４３０および４３２で構成されるものと考えられる。すなわち、第２の基板領域２２４に広がる回路トレース３２８の部分においては、（おそらく、基板面上のさまざまな位置にさまざまな割合で）第１および第２の両材料４３０および４３２が見られるものと考えられる。ただし、第２の基板領域２２４であっても、第１の基板領域２２２への遷移の近くに位置付けられた回路トレース３２８の部分の大部分または全部が第１の材料４３０で構成されてもよく、第３の基板領域２２６への遷移の近くに位置付けられた回路トレース３２８の部分の大部分または全部が第２の材料４３２で構成されてもよいとも考えられる。
【００３０】
最後に、基板２０８自体は、（図２に示すように）実質的に一様／一律で特徴がないものとすることも可能であるし、図６に示すように、複数のスロット６３４を含むことも可能である。基板２０８は、回路カードアセンブリ１００の熱的な寄生負荷に対して有意となり得る。基板２０８の熱伝達を抑えて全体の熱的な寄生負荷を低減する１つの方法として、横断方向で基板２０８を相対的に薄くすることが挙げられる。厚さがわずか０．０１０ｍｍ（０．００４インチ）の基板２０８を構成するのに、ガラス材料を使用することができる。また、図６に示すようなスロット６３４またはその他何らかの貫通開口部もしくはブラインドキャビティを基板２０８に含めることにより、縦方向に切断した断面における材料の量がさらに抑えられ、熱的な寄生負荷の制御にも役立ち得る。回路カードアセンブリ１００のほとんどの使用環境について、第２の基板領域２２４にはチップ１０６が存在しないため、スロット６３４を含むのに望ましいエリアと考えられる。ただし、当業者であれば、（スロット６３４のように）材料の少ない任意所望のエリアを適当に与えて位置決めすることにより、所望の熱伝達効果を実現することができる。
【００３１】
基板２０８のガラス等の適当な材料は、極薄断面を促進するほか、回路カードアセンブリ１００の高温側１０４と低温側１０２との間に適合性の熱膨張係数（ＣＴＥ）を与えるのにも役立ち得る。回路カードアセンブリ１００のさまざまな構造のＣＴＥを調整することにより、チップ１０６と基板２０８との間の熱応力を抑えられるため、反り、リード剥離、または熱膨張／収縮に関連する他の望ましくない影響を回避するのに役立ち得る。
【００３２】
また、薄い銅被膜（図示せず）等の他のさらなる材料を基板２０８（特に、伝熱性の回路トレース３２８も含まない基板２０８の表面上）に設けることにより、熱伝達の必要に応じた制御に役立つ可能性があるとも考えられる。
【００３３】
上記例示的な実施形態を参照して本開示の態様を詳細に図示および説明したが、当業者であれば、さらなる種々の実施形態も考え得ることが了解される。たとえば、装置を使用する上述の具体的な方法は、ほんの一例に過ぎず、当業者であれば、上記装置またはその構成要素を本明細書の図示および説明と実質的に同様の位置に配置する任意数のツール、一連のステップ、または他の手段／選択肢を容易に決定することも可能である。上記構造および構成要素のいずれも、単一のユニタリまたはモノリシック片として一体形成することも可能であるし、別個の副構成要素で構成することも可能であり、これらの形成にはそれぞれ、任意適当な手持ちもしくは特注の構成要素ならびに／または任意適当な材料もしくは材料の組み合わせを伴う。上記構造および構成要素のいずれも、特定の使用環境の場合に、必要に応じて使い捨てすることも可能であるし、再利用することも可能である。ユーザが認識可能なマーキングを任意の構成要素に設けて、構成要素に関する材料、構成、少なくとも１つの寸法等を示すことも可能であり、このユーザが認識可能なマーキングは、特定の使用環境の場合に各種の類似構成要素からユーザが１つの構成要素を選択するのに役立つ。操作されている構造が実際に達する前のいつでも、「所定」の状態が決定されるようになっていてもよく、この「所定」とは、構造が所定状態を実現する直前になってようやく定まるものである。本明細書に記載の特定の構成要素は、特定の幾何学的形状を有するものとして示しているが、本開示のすべての構造は、特定の用途に望ましい任意適当な形状、サイズ、構成、相対的関係、断面積、またはその他任意の物理的特性を有していてもよい。一実施形態または構成を参照して説明したいかなる構造または特徴も、単一または他の構造もしくは特徴との組み合わせにて、その他任意の実施形態または構成に与えることも可能である。本明細書に記載の実施形態および構成をそれぞれ、その他の実施形態および構成のすべてに関して記載の選択肢をすべて有するものとして説明するのが非現実的なためである。これら特徴のいずれかを包含する機器または方法は、以下の特許請求の範囲およびその任意の均等物に基づいて決定される本開示の範囲に含まれることが了解されるものとする。
【００３４】
図面、本開示、および添付の特許請求の範囲の研究によって、他の態様、目的、および利点が得られる。
以下に、上記実施形態から把握できる技術的思想を記載する。
（付記１）
縦方向に離隔した第１および第２の基板端縁、横断方向に離隔した基板上面および下面、ならびに横方向に離隔した第１および第２の基板側縁を有する実質的に平面状の基板であり、前記基板上面および下面の選択された少なくとも一方が、横方向に並んで縦方向に延びた第１、第２、および第３の基板領域を有し、前記第１の基板領域が、前記第１の基板側縁の横方向に直接隣接し、前記第３の基板領域が、前記第２の基板側縁の横方向に直接隣接し、前記第２の基板領域が、前記第１および第３の基板領域間で横方向に位置付けられた基板と、
選択された基板面上に位置付けられ、前記第１の基板領域に位置付けられた部分が第１の材料のみで構成され、前記第３の基板領域に位置付けられた部分が第２の材料のみで構成され、前記第２の基板領域に位置付けられた部分が前記第１および第２の両材料で構成された、少なくとも１つの回路トレースと
を備える、回路カードアセンブリ。
（付記２）
前記基板が、実質的にガラスで構成されている、請求項１に記載の回路カードアセンブリ。
（付記３）
前記第１の材料が銅であり、前記第２の材料がニオブである、請求項１に記載の回路カードアセンブリ。
（付記４）
前記第２の基板領域において、前記第１の材料で構成された前記回路トレースの部分が、前記第２の材料で構成された前記回路トレースの部分と少なくとも部分的に伝熱接触している、請求項１に記載の回路カードアセンブリ。
（付記５）
前記第２の基板領域において、前記第１の材料で構成された前記回路トレースの部分が、前記第２の材料で構成された前記回路トレースの少なくとも部分と横断方向に直接接触して少なくとも部分的に配置されている、請求項４に記載の回路カードアセンブリ。
（付記６）
前記第２の基板領域において、前記第１の材料で構成された前記回路トレースの部分が、前記第２の材料で構成された前記回路トレースの少なくとも部分と縦方向に直接接触して少なくとも部分的に配置されている、請求項４に記載の回路カードアセンブリ。
（付記７）
前記回路トレースが、積層造形プロセスによって、選択された基板面に少なくとも部分的に形成されている、請求項１に記載の回路カードアセンブリ。
（付記８）
使用時、前記第１の基板領域が、前記第３の基板領域の動作温度よりも大幅に低い動作温度に保たれている、請求項１に記載の回路カードアセンブリ。
（付記９）
前記第１の基板領域に位置付けられ、前記第１の基板領域における前記少なくとも１つの回路トレースの少なくとも一部に伝熱接触した少なくとも１つの第１の演算チップを備えるとともに、前記第３の基板領域に位置付けられ、前記第３の基板領域における前記少なくとも１つの回路トレースの少なくとも一部に伝熱接触した少なくとも１つの第２の演算チップを備える、請求項１に記載の回路カードアセンブリ。
（付記１０）
前記第１の演算チップが、前記第２の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を介して、前記第２の演算チップと間接的に伝熱接触させられている、請求項９に記載の回路カードアセンブリ。
（付記１１）
縦方向に離隔した第１および第２の基板端縁、横断方向に離隔した基板上面および下面、ならびに横方向に離隔した第１および第２の基板側縁を有する実質的に平面状の基板を用意するステップと、
前記基板上面および下面の選択された少なくとも一方に、横方向に並んで縦方向に延びた第１、第２、および第３の基板領域を画定するステップであり、前記第１の基板領域が、前記第１の基板側縁の横方向に直接隣接し、前記第３の基板領域が、前記第２の基板側縁の横方向に直接隣接し、前記第２の基板領域が、前記第１および第３の基板領域間で横方向に位置付けられた、ステップと、
選択された基板面に少なくとも１つの回路トレースを設けるステップと、
選択された基板面の前記第１の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を第１の材料のみで構成するステップと、
選択された基板面の前記第３の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を第２の材料のみで構成するステップと、
選択された基板面の前記第２の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を前記第１および第２の両材料で構成するステップと
を含む、回路カードを提供する方法。
（付記１２）
選択された基板面の前記第２の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を前記第１および第２の両材料で構成するステップが、前記第１の材料で構成された回路トレースの少なくとも一部を前記第２の材料で構成された回路トレースの少なくとも一部と伝熱接触させることを含む、請求項１１に記載の方法。
（付記１３）
選択された基板面の前記第２の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を前記第１および第２の両材料で構成するステップが、前記第１の材料で構成された回路トレースの少なくとも一部を前記第２の材料で構成された回路トレースの少なくとも一部と横断方向に直接接触させることを含む、請求項１１に記載の方法。
（付記１４）
選択された基板面の前記第２の基板領域における前記少なくとも１つの回路トレースの少なくとも一部を前記第１および第２の両材料で構成するステップが、前記第１の材料で構成された回路トレースの少なくとも一部を前記第２の材料で構成された回路トレースの少なくとも一部と縦方向に直接接触させることを含む、請求項１１に記載の方法。
（付記１５）
選択された基板面に少なくとも１つの回路トレースを設けるステップが、積層造形プロセスによって、選択された基板面に前記回路トレースの少なくとも一部を形成することを含む、請求項１１に記載の方法。
（付記１６）
前記第１の基板領域に位置付けられた少なくとも１つの第１の演算チップを用意するステップと、
前記第１の演算チップを前記第１の基板領域における回路トレースと伝熱接触させるステップと、
前記第３の基板領域に位置付けられた少なくとも１つの第２の演算チップを用意するステップと、
前記第２の演算チップを前記第３の基板領域における回路トレースと伝熱接触させるステップと、
前記第２の基板領域に少なくとも部分的に位置付けられた少なくとも１つの回路トレースを介して、前記第１および第２の演算チップを間接的に伝熱接触させるステップと
を含む、請求項１１に記載の方法。
（付記１７）
横方向寸法を画定する少なくとも１つの実質的に平面状の基板面を有する基板と、
前記基板面の第１の横方向部に画定され、回路カードアセンブリの動作中に第１の温度に維持される第１の基板領域と、
前記基板面の第２の横方向部に画定され、前記第１の側面から横方向に離隔し、回路カードアセンブリの動作中に前記第１の温度より大幅に高い第２の温度に維持される第３の基板領域と、
前記第１および第３の基板領域間で横方向に、前記基板面に画定された第２の基板領域と、
前記基板面上に位置付けられた少なくとも１つの回路トレースとを備え、
前記第１の基板領域に位置付けられた前記少なくとも１つの回路トレースの任意の部分が、第１の材料のみで構成され、
前記第３の基板領域に位置付けられた前記少なくとも１つの回路トレースの任意の部分が、第２の材料のみで構成され、
前記第２の基板領域に位置付けられた前記少なくとも１つの回路トレースの任意の部分が、前記第１および第２の両材料で少なくとも部分的に構成されている、２温度回路カードアセンブリ。
（付記１８）
前記第２の基板領域において、前記第１の材料で構成された前記回路トレースの部分が、前記第２の材料で構成された前記回路トレースの部分と横断方向直接接触および縦方向直接接触の選ばれた少なくとも一方で少なくとも部分的に配置されている、請求項１７に記載の２温度回路カードアセンブリ。
（付記１９）
前記回路トレースが、積層造形プロセスによって、前記基板面に少なくとも部分的に形成されている、請求項１７に記載の２温度回路カードアセンブリ。
（付記２０）
前記第１の基板領域に位置付けられ、前記第１の基板領域における前記少なくとも１つの回路トレースの少なくとも一部と伝熱接触した少なくとも１つの第１の演算チップと、
前記第３の基板領域に位置付けられ、前記第３の基板領域における前記少なくとも１つの回路トレースの少なくとも一部と伝熱接触した少なくとも１つの第２の演算チップとを備え、
前記第１の演算チップが、前記第２の基板領域に位置付けられた前記少なくとも１つの回路トレースの少なくとも一部を介して、前記第２の演算チップと間接的に伝熱接触させられている、請求項１７に記載の２温度回路カードアセンブリ。
【図１】
0006612449.tif 000002
【図２】
0006612449.tif 000003
【図３】
0006612449.tif 000004
【図４】
0006612449.tif 000005
【図５Ａ】
0006612449.tif 000006
【図５Ｂ】
0006612449.tif 000007
【図６】
0006612449.tif 000008