(57)【特許請求の範囲】
【請求項１】
第１のスイッチング素子と、
前記第１のスイッチング素子と並列に接続される第２のスイッチング素子と、
前記第１のスイッチング素子を駆動する第１の駆動回路と、
前記第２のスイッチング素子を駆動する第２の駆動回路と、
前記第１のスイッチング素子を、前記第１の駆動回路を介してスイッチングさせると共に、前記第２のスイッチング素子を、前記第２の駆動回路を介して前記第１のスイッチング素子と異なる位相でスイッチングさせる制御回路と、
前記制御回路から送出されると共に、所定の周波数のパルス信号である第３の制御信号を、前記第３の制御信号よりも低い周波数のパルス信号である第４の制御信号および第５の制御信号に分離する分離回路と、を備え、
前記第１の駆動回路は、前記第４の制御信号に基づいて、前記第１のスイッチング素子を駆動する駆動電圧を前記第１のスイッチング素子に印加し、
前記第２の駆動回路は、前記第５の制御信号に基づいて、前記第２のスイッチング素子を駆動する駆動電圧を前記第２のスイッチング素子に印加するインバータ装置。
【請求項２】
請求項１に記載のインバータ装置であって、更に
前記第４の制御信号および前記第５の制御信号が入力されると共に、前記第４の制御信号および前記第５の制御信号のＯＲ出力を出力するＯＲ回路を備え、
前記制御回路は、前記ＯＲ出力のＯＮ時間が所定時間を経過した場合、前記第３の制御信号の出力を停止するインバータ装置。
【請求項３】
請求項１に記載のインバータ装置であって、更に、
前記第４の制御信号および前記第５の制御信号が入力されると共に、前記第４の制御信号および前記第５の制御信号のＡＮＤ出力を出力するＡＮＤ回路と、
前記分離回路と前記第１の駆動回路の間に設けられると共に、前記ＡＮＤ出力が入力される第３のスイッチング素子と、
前記分離回路と前記第２の駆動回路の間に設けられると共に、前記ＡＮＤ出力が入力される第４のスイッチング素子と、
を備えるインバータ装置。
【請求項４】
請求項１から３のいずれか一項に記載のインバータ装置であって、
前記制御回路は、前記第１のスイッチング素子および前記第２のスイッチング素子のスイッチング周波数に応じて、前記第３の制御信号のＯＮデューティ比を変化させるインバータ装置。
【請求項５】
第１のスイッチング素子と、
前記第１のスイッチング素子と並列に接続される第２のスイッチング素子と、
前記第１のスイッチング素子を駆動する第１の駆動回路と、
前記第２のスイッチング素子を駆動する第２の駆動回路と、
前記第１のスイッチング素子を、前記第１の駆動回路を介してスイッチングさせると共に、前記第２のスイッチング素子を、前記第２の駆動回路を介して前記第１のスイッチング素子と異なる位相でスイッチングさせる制御回路と、を備え、
前記制御回路は、前記第１の駆動回路へ第１の制御信号を送信すると共に、前記第２の駆動回路へ第２の制御信号を送信し、
前記第１の駆動回路は、前記第１の制御信号に基づいて、前記第１のスイッチング素子を駆動する駆動電圧を前記第１のスイッチング素子に印加し、
前記第２の駆動回路は、前記第２の制御信号に基づいて、前記第２のスイッチング素子を駆動する駆動電圧を前記第２のスイッチング素子に印加し、
更に、
前記第１の制御信号および前記第２の制御信号が入力されると共に、前記第１の制御信号および前記第２の制御信号のＡＮＤ出力を出力するＡＮＤ回路と、
前記制御回路と前記第１の駆動回路の間に設けられると共に、前記ＡＮＤ出力が入力される第３のスイッチング素子と、
前記制御回路と前記第２の駆動回路の間に設けられると共に、前記ＡＮＤ出力が入力される第４のスイッチング素子と、
を備えたインバータ装置。
【請求項６】
請求項１から５のいずれか一項に記載のインバータ装置と、
前記インバータ装置から出力された高周波電流を用いて磁界を発生させるコイルと、を有する電磁誘導加熱装置。
【請求項７】
請求項６に記載の電磁誘導加熱装置と、
前記コイルから発生した磁界によって加熱される被加熱体と、を備える画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタ等の画像形成装置の定着器の電磁誘導加熱に使用されるインバータ装置、電磁誘導加熱装置及びそれを備えた画像形成装置に関する。
【背景技術】
【０００２】
特許文献１は、インバータ装置のスイッチング回路として、第１のスイッチング素子と第２のスイッチング素子を並列に接続すると共に、第２のスイッチング素子を第１のスイッチング素子よりも遅れてオン動作させ、第１のスイッチング素子を第２のスイッチング素子よりも遅れてオフ動作させる回路を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１１５８５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
プリンタなどの画像形成装置に搭載される定着器を過熱する技術として、コイルに高周波電流を流して定着器を過熱する電磁誘導過熱方式がある。従来の電磁誘導加熱方式では２０ｋＨｚ〜５０ｋＨｚ程度の高周波電流を用いて定着器を加熱していたが、加熱される定着器の種類によっては、２０ｋＨｚ〜５０ｋＨｚより高い周波数の電流を用いて加熱した方が効率的な場合がある。しかしながら、従来のインバータ装置のスイッチング回路では、スイッチング素子の特性によっては、スイッチング周波数を高くするにつれてスイッチングに追従できなくなるという課題があった。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、より高いスイッチング周波数に追従可能なインバータ装置、電磁誘導加熱装置およびそれを用いた画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明は、第１のスイッチング素子と、前記第１のスイッチング素子と並列に接続される第２のスイッチング素子と、前記第１のスイッチング素子を駆動する第１の駆動回路と、前記第２のスイッチング素子を駆動する第２の駆動回路と、前記第１のスイッチング素子を、前記第１の駆動回路を介してスイッチングさせると共に、前記第２のスイッチング素子を、前記第２の駆動回路を介して前記第１のスイッチング素子と異なる位相でスイッチングさせる制御回路と、を備えたインバータ装置とした。
【発明の効果】
【０００７】
本発明によれば、第１のスイッチング素子のスイッチングの位相と第２のスイッチング素子のスイッチングの位相を異ならせているので、第１および第２のスイッチング素子の個別のスイッチング周波数よりも高い周波数を有する合成した電流を用いて定着器を加熱するためのコイルを駆動させることができる。
【図面の簡単な説明】
【０００８】
【図１】インバータ装置のブロック図
【図２】インバータ装置のブロック図
【図３】インバータ装置のブロック図
【図４】ＯＲ回路へ入力される制御信号を示す図
【図５】インバータ装置のＣＰＵの動作フローチャート
【図６】インバータ装置のブロック図
【図７】インバータ装置のブロック図
【図８】ＡＮＤ回路へ入力される制御信号を示す図
【図９】スイッチング周波数とＯＮデューティ比の関係図
【発明を実施するための形態】
【０００９】
以下、図面に基づいて、本発明に係る実施の形態について説明する。
【００１０】
図１は、インバータ装置１００のブロック図である。インバータ装置１００は、主として、被加熱体１１５（ベルトやローラーなど）の加熱に用いられる磁界を発生させるコイル１０１、コイル１０１に供給する高周波電流を発生させるスイッチング素子１０３Ａ、１０３Ｂおよびスイッチング素子１０３Ａ、１０３Ｂを制御する制御部１１０を有する。コイル１０１は、共振用のコンデンサ１０２が並列接続されておりＬＣ共振回路を構成している。
【００１１】
整流回路１０６は、ＡＣ（Alternative Current）電源１０９からの交流電流を直流電流に整流する。スイッチング素子１０３Ａおよびスイッチング素子１０３Ｂは並列に接続されており、整流回路１０６で整流された後にスイッチングを行ってコイル１０１へ供給する高周波電流を発生させる。駆動回路１０４Ａ、１０４Ｂは、それぞれＣＰＵ（Central Processing Unit）１１２から制御信号１、２に基づいて、スイッチング素子１０３Ａ、１０３Ｂをスイッチングさせる駆動電圧（パルス信号）を発生させる。ＣＰＵ１１２によるスイッチング素子１０３Ａ、１０３Ｂのスイッチング制御の詳細については後述する。なお、スイッチング素子１０３Ａ、１０３Ｂとしては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の素子を用いることができる。ダイオード１０５Ａ、１０５Ｂは、共振電流の流れを作るために設けられる。
【００１２】
電流検出部１０７は、インバータ装置１００へ入力される電流値を検出する。電圧検出部１０８は、インバータ装置１００へ入力される電圧値を検出する。制御部１１０は、電流検出部１０７および電圧検出部１０８からのアナログ出力（検出された電流値および電圧値）をそれぞれデジタル量に変換してＣＰＵ１１２へ伝えるＡ／Ｄ変換部１１１と、所定の処理プログラムおよびデータを用いてインバータ装置１００の動作を統括的に制御するＣＰＵ１１２と、ＣＰＵ１１２が実行する処理プログラムや処理に必要なデータを記憶するＲＯＭ（Read Only Memory）１１３と、ＣＰＵ１１２のデータ処理においてワークエリアとして機能するＲＡＭ（Random Access Memory）１１４を有する。
【００１３】
ＣＰＵ１１２は、コイル１０１に供給すべき電力（電流検出部１０７によって検出された電流値および電圧検出部１０８によって検出された電圧値からの算出値に基づく）に応じてスイッチング素子１０３Ａ、１０３Ｂの動作を制御する。
【００１４】
次に、ＣＰＵ１１２によるスイッチング素子１０３Ａ、１０３Ｂのスイッチング制御の詳細について説明を行う。ＣＰＵ１１２から送出される制御信号１、２は、図１に示す様に、所定の周波数（例えば、３０ｋＨｚ）を有するパルス信号である。また、制御信号１，２は互いに位相が１８０°シフトしている。すなわち、制御信号１は、制御信号２のパルスがＯＦＦになる区間内においてパルスがＯＮになり、制御信号２は、制御信号１のパルスがＯＦＦになる区間内においてパルスがＯＮになる。
【００１５】
駆動回路１０４Ａは、制御信号１を受信すると、制御信号１のパルスがＯＮになるタイミングでスイッチング動作のための駆動電圧をスイッチング素子１０３Ａへ出力する。したがって、制御信号１が周波数３０ｋＨｚのパルス信号の場合、駆動回路１０４Ａは３０ｋＨｚの周波数でスイッチング素子１０３ＡをＯＮ／ＯＦＦ動作させることになる。
【００１６】
同様に、駆動回路１０４Ｂは、制御信号２を受信すると、制御信号２のパルスがＯＮになるタイミングでスイッチング動作のための駆動電圧をスイッチング素子１０３Ｂへ出力する。したがって、制御信号２が周波数３０ｋＨｚのパルス信号の場合、駆動回路１０４Ｂは３０ｋＨｚの周波数でスイッチング素子１０３ＢをＯＮ／ＯＦＦ動作させることになる。ただし、制御信号２は、制御信号１に対して位相が１８０°シフトしたパルスを有するので、スイッチング素子１０３Ｂのスイッチングの位相もスイッチング素子１０３Ａのスイッチングに対して１８０°シフトしている。すなわち、スイッチング素子１０３Ａとスイッチング素子１０３Ｂは、交互にＯＮ／ＯＦＦを繰り返す。
【００１７】
整流回路１０６で整流後は、スイッチング素子１０３Ａおよびスイッチング素子１０３Ｂのスイッチングによって、３０ｋＨｚの周波数を有する高周波電流となる。ただし、スイッチング素子１０３Ａとスイッチング素子１０３Ｂのスイッチングの位相は１８０°シフトしているので、スイッチング素子１０３Ｂによってスイッチングされた高周波電流の位相は、スイッチング素子１０３Ａによってスイッチングされた高周波電流に比べて１８０°シフトしている。
【００１８】
スイッチング素子１０３Ａ、１０３Ｂから出力された２つの高周波電流は、コイル１０１およびコンデンサ１０２から構成されるＬＣ共振回路の手前にある結線において合成される。このとき、２つの高周波電流は互いに位相が１８０°シフトしているので、合成されると６０ｋＨｚの周波数を有する高周波電流となる。
【００１９】
このように、スイッチング素子１０３Ａ、１０３Ｂを並列に接続し、スイッチングの位相を互いにずらすことによって、スイッチング素子１０３Ａ、１０３Ｂのスイッチング周波数よりも高い周波数を有する高周波電流を生成することが可能になる。
【００２０】
したがって、実施の形態１のインバータ装置１００によれば、高いスイッチング周波数（例えば、６０ｋＨｚ）で駆動可能な高価なスイッチング素子を使用しなくても、ＩＧＢＴ等の安価なスイッチング素子を組み合わせて使用することによって、スイッチング周波数よりも高い周波数を有する高周波電流を生成することが可能となり、製品コスト上の利点がある。
【００２１】
図２は、インバータ装置２００のブロック図である。図２において、図１と共通する部分については、図１と同じ符号を付している。インバータ装置２００とインバータ装置１００との主な相違点は、インバータ装置２００が論理回路２０１を有する点である。なお、インバータ装置２００において、ＣＰＵ１１２および論理回路２０１以外の部分については、インバータ装置１００と機能および動作が共通するので、基本的には説明を省略する。
【００２２】
ＣＰＵ１１２は、論理回路２０１に対して制御信号３を送信する。この制御信号３は、所定の周波数（例えば、６０ｋＨｚ）を有するパルス信号である。論理回路２０１は、６０ｋＨｚの制御信号を３０ｋＨｚの周波数を有する２つの制御信号４、５（いずれもパルス信号）に分離する。また、制御信号４，５は互いに位相が１８０°シフトしている。すなわち、制御信号４は、制御信号５のパルスがＯＦＦになる区間内においてパルスがＯＮになり、制御信号５は、制御信号４のパルスがＯＦＦになる区間内においてパルスがＯＮになる。
【００２３】
駆動回路１０４Ａは、制御信号４を受信すると、制御信号４のパルスがＯＮになるタイミングでスイッチング動作のための駆動電圧をスイッチング素子１０３Ａへ出力する。したがって、制御信号４が周波数３０ｋＨｚのパルス信号の場合、駆動回路１０４Ａは３０ｋＨｚの周波数でスイッチング素子１０３ＡをＯＮ／ＯＦＦ動作させることになる。
【００２４】
同様に、駆動回路１０４Ｂは、制御信号５を受信すると、制御信号５のパルスがＯＮになるタイミングでスイッチング動作のための駆動電圧をスイッチング素子１０３Ｂへ出力する。したがって、制御信号５が周波数３０ｋＨｚのパルス信号の場合、駆動回路１０４Ｂは３０ｋＨｚの周波数でスイッチング素子１０３ＢをＯＮ／ＯＦＦ動作させることになる。ただし、制御信号５は、制御信号４に対して位相が１８０°シフトしたパルスを有するので、スイッチング素子１０３Ｂのスイッチングの位相もスイッチング素子１０３Ａのスイッチングに対して１８０°シフトしている。すなわち、スイッチング素子１０３Ａとスイッチング素子１０３Ｂは、交互にＯＮ／ＯＦＦを繰り返す。
【００２５】
整流回路１０６で整流後は、スイッチング素子１０３Ａおよびスイッチング素子１０３Ｂのスイッチングによって、３０ｋＨｚの周波数を有する高周波電流となる。ただし、スイッチング素子１０３Ａとスイッチング素子１０３Ｂのスイッチングの位相は１８０°シフトしているので、スイッチング素子１０３Ｂによってスイッチングされた高周波電流の位相は、スイッチング素子１０３Ａによってスイッチングされた高周波電流に比べて１８０°シフトしている。
【００２６】
スイッチング素子１０３Ａ、１０３Ｂから出力された２つの高周波電流は、コイル１０１およびコンデンサ１０２から構成されるＬＣ共振回路の手前にある結線において合成される。このとき、２つの高周波電流は互いに位相が１８０°シフトしているので、合成されると６０ｋＨｚの周波数を有する高周波電流となる。
【００２７】
このように、スイッチング素子１０３Ａ、１０３Ｂを並列に接続し、スイッチングの位相を互いにずらすことによって、スイッチング素子１０３Ａ、１０３Ｂのスイッチング周波数よりも高い周波数を有する高周波電流を生成することが可能になる。
【００２８】
また、論理回路２０１を用いて制御信号３を制御信号３よりも周波数の低い２つの制御信号４、５に分離することによって、ＣＰＵ１１２で周波数の高い制御信号を出力する場合でも、ＩＧＢＴ等の安価なスイッチング素子を用いて、スイッチング周波数よりも高い周波数を有する高周波電流を生成することが可能となり、製品コスト上の利点がある。
【００２９】
図３は、インバータ装置３００のブロック図である。図３において、図１、２と共通する部分については、図１、２と同じ符号を付している。インバータ装置３００は、ＯＲ回路３０１を有する点を除いてはインバータ装置２００と同じ構成を有する。よって、インバータ装置３００において、インバータ装置２００と動作および機能が共通する部分については基本的に説明を省略する。
【００３０】
ＯＲ回路３０１は、論理回路２０１から駆動回路１０４Ａへ送出される制御信号４と論理回路２０１から駆動回路１０４Ｂへ送出される制御信号５のＯＲ出力をＣＰＵ１１２へ送信する。図３に示す様に、制御信号４は分岐１からＯＲ回路３０１へ入力され、制御信号５は分岐２からＯＲ回路３０１へ入力される。
【００３１】
図４は、ＯＲ回路３０１へ入力される制御信号４、５を示す図である。ＯＲ回路３０１からのＯＲ出力の時間が長い場合は、スイッチング素子１０３Ａ、１０３ＢのスイッチングのＯＮタイミングが何らかの要因により重なっていることを意味している。２つのスイッチング素子１０３Ａ、１０３ＢのＯＮタイミングの重複が規定時間を超えると、スイッチング素子１０３Ａ、１０３ＢをＯＦＦにした直後に、スイッチング素子１０３Ａ、１０３Ｂにかかる電圧がスイッチング素子１０３Ａ、１０３Ｂの耐圧を超えて、スイッチング素子１０３Ａ、１０３Ｂが破壊するおそれがある。
【００３２】
そこで、ＣＰＵ１１２は、ＯＲ回路３０１から送出されたＯＲ出力についてＯＮ時間の計測を行い、ＯＮ時間の計測値が規定時間（例えば、４０〜５０μｓｅｃ）を超えた場合は、ＣＰＵ１１２から制御信号３の送出を停止させ、論理回路２０１を経て制御信号４、５も停止させてスイッチング素子１０３Ａ、１０３Ｂのスイッチング動作を停止させ、スイッチング素子１０３Ａ、１０３Ｂを保護している。このように、ＯＲ回路３０１およびＣＰＵ１１２は、スイッチング素子１０３Ａ、１０３Ｂの保護回路として機能する。なお、ＯＮ時間の規定時間は、スイッチング素子１０３Ａ、１０３Ｂのスイッチング周波数に応じて変化する。
【００３３】
図５は、スイッチング素子１０３Ａ、１０３Ｂの保護を行う際のインバータ装置３００のＣＰＵ１１２の動作フローチャートを示す。まず、ＣＰＵ１１２は、ＯＲ回路３０１からのＯＲ出力がＯＮか否かを判断する（ステップＳ１０１）。ＯＲ出力がＯＦＦの場合（ステップＳ１０１：ＮＯ）、ＣＰＵ１１２はＯＲ出力のＯＮ時間の計測時間をゼロに設定する（ステップＳ１０３）。一方、ＯＲ出力がＯＮと判断された場合（ステップＳ１０１：ＹＥＳ）、ＣＰＵ１１２はＯＲ出力のＯＮ時間の計測を行う（ステップＳ１０２）。
【００３４】
次に、ＣＰＵ１１２は、計測されたＯＲ出力のＯＮ時間が規定時間以上か否かを確認する（ステップＳ１０４）。計測されたＯＮ時間が規定時間未満の場合（ステップＳ１０４：ＮＯ）、ＣＰＵ１１２の動作フローはエンドに移行する。
【００３５】
一方、計測されたＯＮ時間が規定時間以上の場合（ステップＳ１０４：ＹＥＳ）、ＣＰＵ１１２は、制御信号３の送出を停止して論理回路２０１を経て制御信号４、５の送出を停止する（ステップＳ１０５）。これにより、ＣＰＵ１１２は、スイッチング素子１０３Ａ、１０３ＢのＯＮタイミングが何らかの理由により重なった場合でも、ＯＮタイミングが規定時間を超える前にスイッチング素子１０３Ａ、１０３Ｂを停止することができるので、スイッチング素子１０３Ａ、１０３Ｂを保護することが可能になる。
【００３６】
次に、ＣＰＵ１１２は、インバータ装置３００のエラー処理を行う（ステップＳ１０６）。ここで、エラー処理とは、インバータ装置３００への電力の印加処理を停止させ、インバータ装置３００およびインバータ装置３００を搭載するプリンタ等の画像形成装置を停止状態に移行させる処理のことである。
【００３７】
図６は、インバータ装置４００のブロック図を示す。図６において、図１〜３と共通する部分については、図１〜３と同じ符号を付している。インバータ装置４００は、ＡＮＤ回路４０１、スイッチング素子４０２Ａ、４０２Ｂおよび抵抗４０３Ａ、４０３Ｂを有する点を除いてはインバータ装置１００と同じ構成を有する。よって、インバータ装置４００において、インバータ装置１００と動作および機能が共通する部分については基本的に説明を省略する。
【００３８】
ＡＮＤ回路４０１は、ＣＰＵ１１２から駆動回路１０４Ａへ送出される制御信号１とＣＰＵ１１２から駆動回路１０４Ｂへ送出される制御信号２のＡＮＤ出力をスイッチング素子４０２Ａ、４０２Ｂへ送信する。抵抗４０３Ａ、４０３Ｂは、ＡＮＤ回路４０１への入力信号をＨｉｇｈ状態に維持し、スイッチング素子４０２Ａ、４０２Ｂからの出力信号をＬｏｗ状態に維持する。これにより、ＡＮＤ回路４０１が自身のＡＮＤ出力によってショートすることを防ぐことができる。ＡＮＤ回路４０１、スイッチング素子４０２Ａおよび４０２Ｂによる信号処理の詳細については、図７に示すインバータ装置５００の説明と併せて後述する。
【００３９】
図７は、インバータ装置５００のブロック図を示す。図７において、図１〜３および６と共通する部分については、図１〜３および６と同じ符号を付している。インバータ装置５００は、ＡＮＤ回路４０１、スイッチング素子４０２Ａ、４０２Ｂおよび抵抗４０３Ａ、４０３Ｂを有する点を除いてはインバータ装置２００と同じ構成を有する。よって、インバータ装置５００において、インバータ装置２００と動作および機能が共通する部分については基本的に説明を省略する。
【００４０】
ＡＮＤ回路４０１は、論理回路２０１から駆動回路１０４Ａへ送出される制御信号４と論理回路２０１から駆動回路１０４Ｂへ送出される制御信号５のＡＮＤ出力をスイッチング素子４０２Ａ、４０２Ｂへ送信する。抵抗４０３Ａ、４０３Ｂは、ＡＮＤ回路４０１への入力信号をＨｉｇｈ状態に維持し、スイッチング素子４０２Ａ、４０２Ｂからの出力信号をＬｏｗ状態に維持する。これにより、ＡＮＤ回路４０１が自身のＡＮＤ出力によってショートすることを防ぐことができる。図６と図７を比較すると、インバータ装置５００は、論理回路２０１から出力される制御信号４、５についてのＡＮＤ出力をスイッチング素子４０２Ａおよび４０２Ｂへ入力する点でインバータ装置４００と異なる。
【００４１】
以下、制御信号１と制御信号４は、同じ周波数および同じ位相を有するパルス信号として説明を行う。また、制御信号２と制御信号５についても、同じ周波数および同じ位相（制御信号１、４とは１８０°異なる位相）を有するパルス信号として説明を行う。
【００４２】
図８は、ＡＮＤ回路４０１へ入力される制御信号１または４、および制御信号２または５を示す図である。ＡＮＤ回路４０１からのＡＮＤ出力がＯＮである場合は、スイッチング素子１０３Ａ、１０３ＢのスイッチングのＯＮタイミングが何らかの要因により重なっていることを意味している。２つのスイッチング素子１０３Ａ、１０３ＢのＯＮタイミングが重複し、その後もＯＮ時間が長く継続した場合、スイッチング素子１０３Ａ、１０３ＢをＯＦＦにした直後に、スイッチング素子１０３Ａ、１０３Ｂにかかる電圧がスイッチング素子１０３Ａ、１０３Ｂの耐圧を超えて、スイッチング素子１０３Ａ、１０３Ｂを破壊するおそれがある。
【００４３】
図６、７に示すインバータ装置４００、５００においては、駆動回路１０４Ａ、１０４Ｂに制御信号１または４、および制御信号２または５が入力される手前に分岐を設けてスイッチング素子４０２Ａ、４０２Ｂを配置している。したがって、スイッチング素子１０３Ａ、１０３ＢのスイッチングのＯＮタイミングが何らかの要因により重なってＡＮＤ回路４０１からＡＮＤ出力が送出された場合は、スイッチング素子４０２Ａおよび４０２ＢがＯＮになり、駆動回路１０４Ａ、１０４Ｂに制御信号１または４、制御信号２または５が入力されるのを防ぐことができる。したがって、インバータ装置４００、５００は、スイッチング素子１０３Ａ、１０３ＢのスイッチングのＯＮタイミングが重なった場合は、スイッチング素子１０３Ａ、１０３Ｂのスイッチング動作を停止することができ、その後に予見されるスイッチング素子１０３Ａ、１０３Ｂの破壊を未然に防止することができる。
【００４４】
インバータ装置４００、５００においては、スイッチング素子４０２Ａおよび４０２Ｂとして、ＦＥＴ（Field Effect Transistor）等の素子が用いられる。
【００４５】
図９は、スイッチング周波数とＯＮデューティ比の関係図である。ＯＮデューティ比とは、制御信号１、２、４または５における、パルスがＯＮになっている時間とスイッチング周期の比である。インバータ装置１００〜５００において、ＲＯＭ１１３は図９の関係図に対応する表データを記憶している。コイル１０１へ供給する高周波電流を変更する場合はスイッチング素子１０３Ａ、１０３Ｂのスイッチング周波数を変更するが、その際にコイルの特性に併せて共振が最適な状態で行われるように、ＣＰＵ１１２は、ＲＯＭ１１３に記憶された表データを参照して、変更したスイッチング周波数に対応するＯＮデューティ比となるように制御信号１〜５のパルス信号のパルス幅を制御する。
【００４６】
コイル１０１は、インバータ装置１００、２００、３００、４００および５００から出力された高周波電流が流れることによって磁界を発生する。画像形成装置のベルトやローラ等の被加熱体には、コイル１０１から発生した磁界によって渦電流が発生して、印刷に必要な発熱を行うことが可能になる。
【００４７】
なお、インバータ装置１００、２００、３００、４００および５００において、高周波電流を発生させるためのスイッチング素子の数は３つ以上でも良い。例えば、３つのスイッチング素子を用いて高周波電流を生成する場合、第２のスイッチング素子のスイッチング位相を第１のスイッチング素子のスイッチング位相に対して１２０°シフトさせ、第３のスイッチング素子のスイッチング位相を第２のスイッチング素子のスイッチング位相に対して１２０°シフトさせれば、各スイッチング素子のスイッチング周波数よりも高い周波数を有する高周波電流を生成することが可能である。
【産業上の利用可能性】
【００４８】
インバータ装置１００、２００、３００、４００および５００は、電磁誘導加熱装置や電磁誘導加熱方式を用いる画像形成装置に利用可能である。
【符号の説明】
【００４９】
１００、２００、３００、４００、５００  インバータ装置
１０１  コイル
１０２  コンデンサ
１０３Ａ、１０３Ｂ、４０２Ａ、４０２Ｂ  スイッチング素子
１０４Ａ、１０４Ｂ  駆動回路
１０５Ａ、１０５Ｂ  ダイオード
１０６  整流回路
１０７  電流検出部
１０８  電圧検出部
１０９  ＡＣ電源
１１０  制御部
１１１  Ａ／Ｄ変換部
１１２  ＣＰＵ
１１３  ＲＯＭ
１１４  ＲＡＭ
２０１  論理回路
３０１  ＯＲ回路
４０１  ＡＮＤ回路
【図１】
0006473997.tif 000002
【図２】
0006473997.tif 000003
【図３】
0006473997.tif 000004
【図４】
0006473997.tif 000005
【図５】
0006473997.tif 000006
【図６】
0006473997.tif 000007
【図７】
0006473997.tif 000008
【図８】
0006473997.tif 000009
【図９】
0006473997.tif 000010