(57)【特許請求の範囲】
【請求項１】
差動信号をシングルエンド信号に変換するよう構成される信号コンバータと、
前記シングルエンド信号の電圧レベルが目標電圧レベルにあるように、前記シングルエンド信号のフィードバックに基づき前記信号コンバータのバイアスを設定するよう構成されるバイアシング回路と
を有し、
前記バイアシング回路は、
時間インターバルにわたって前記シングルエンド信号における論理１の数をカウントするよう構成される第１カウンタと、
前記時間インターバルにわたって前記シングルエンド信号における論理０の数をカウントするよう構成される第２カウンタと、
前記第１カウンタから論理１の第１カウントを受け取り、前記第２カウンタから論理０の第２カウントを受け取り、前記第１カウント及び前記第２カウントに基づき前記信号コンバータのバイアスを設定するよう構成されるエラー検出部と
を有する、回路。
【請求項２】
前記エラー検出部は、前記第１カウント及び前記第２カウントが前記時間インターバルにわたって等しいように、前記信号コンバータのバイアスを設定するよう構成される、
請求項１に記載の回路。
【請求項３】
前記シングルエンド信号を出力するよう構成される出力端子と、
前記信号コンバータと前記出力端子との間に結合されるバッファと
を更に有し、
前記第１カウンタは、前記出力端子と前記エラー検出部の第１入力端子との間に結合され、
前記第２カウンタは、前記出力端子と前記エラー検出部の第２入力端子との間に結合される、
請求項１又は２に記載の回路。
【請求項４】
前記時間インターバルは、目標データバランシングレートに基づく、
請求項１乃至３のうちいずれか一項に記載の回路。
【請求項５】
前記信号コンバータは、変換増幅器を有する、
請求項１乃至４のうちいずれか一項に記載の回路。
【請求項６】
差動信号を受信し、
前記差動信号をシングルエンド信号に変換し、
前記シングルエンド信号のフィードバックに基づき、前記差動信号を前記シングルエンド信号に変換するよう構成される信号コンバータのバイアスを設定して、前記シングルエンド信号の電圧レベルが目標電圧レベルにあるようにする
ことを有し、
前記バイアスを設定することは、
第１カウントとして、時間インターバルにわたって前記シングルエンド信号における論理１の数をカウントし、
第２カウントして、前記時間インターバルにわたって前記シングルエンド信号における論理０の数をカウントし、
前記第１カウントと前記第２カウントとの比較に基づき前記信号コンバータのバイアスを設定する
ことを有する、方法。
【請求項７】
前記第１カウント及び前記第２カウントが前記時間インターバルにわたって等しいように、前記信号コンバータのバイアスを設定する
ことを更に有する請求項６に記載の方法。
【請求項８】
前記時間インターバルは、目標データバランシングレートに基づく、
請求項６又は７に記載の方法。
【請求項９】
コンピュータによって実行される回路設計方法であって、
差動信号をシングルエンド信号に変換するよう構成される信号コンバータを選択し、
前記シングルエンド信号の電圧レベルが目標電圧レベルにあるように、前記シングルエンド信号のフィードバックに基づき前記信号コンバータのバイアスを設定するようバイアシング回路をモデリングする
ことを有し、
前記バイアシング回路をモデリングすることは、
時間インターバルにわたって前記シングルエンド信号における論理１の数をカウントするよう構成される第１カウンタを設けることと、
前記時間インターバルにわたって前記シングルエンド信号における論理０の数をカウントするよう構成される第２カウンタを設けることと、
前記第１カウンタから論理１の第１カウントを受け取り、前記第２カウンタから論理０の第２カウントを受け取り、前記第１カウント及び前記第２カウントに基づき前記信号コンバータのバイアスを設定するよう構成されるエラー検出部を設けることと
を有する、回路設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
ここで論じられる実施形態は、差動信号からシングルエンド信号への変換に関する。
【背景技術】
【０００２】
高速データ通信は、差動信号の使用をしばしば含む。加えて、差動信号は、様々な用途のために、シングルエンド信号に変換されることがある。差動信号及びシングルエンド信号は、それらの信号が関連付けられ得る部品の異なった電圧要件に起因して、異なった電圧レベルを持つことがある。多くの従来システムによって使用される変換プロセスは、例えばデューティサイクルひずみ及びプロセス変動（例えば、圧力（pressure）、体積（volume）、及び温度（temperature）（ＰＶＴ）変動）などの問題を引き起こし得る。
【０００３】
ここで請求される対象は、上述のような欠点を解消したり、あるいは、上述のような環境でのみ動作したりする実施形態に制限されない。むしろ、この背景は、ここで記載される実施形態が実施され得る一例としての技術分野を説明するために与えられているにすぎない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、例えばデューティサイクルひずみ及びプロセス変動などの問題に対処すべく、差動信号をシングルエンド信号に変換するための改善された回路及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態は、差動信号をシングルエンド信号に変換するよう構成される信号コンバータと、前記シングルエンド信号の電圧レベルが目標電圧レベルにあるように、前記シングルエンド信号のフィードバックに基づき前記信号コンバータのバイアスを設定するよう構成されるバイアシング回路とを有する回路を提供する。
【０００６】
本発明の他の実施形態は、差動信号を受信し、前記差動信号をシングルエンド信号に変換し、前記シングルエンド信号のフィードバックに基づき、前記差動信号を前記シングルエンド信号に変換するよう構成される信号コンバータのバイアスを設定して、前記シングルエンド信号の電圧レベルが目標電圧レベルにあるようにすることを有する方法を提供する。
【０００７】
本発明の更なる実施形態は、差動信号をシングルエンド信号に変換するよう構成される信号コンバータを選択し、前記シングルエンド信号の電圧レベルが目標電圧レベルにあるように、前記シングルエンド信号のフィードバックに基づき前記信号コンバータのバイアスを設定するようバイアシング回路をモデリングすることを有する方法を提供する。
【発明の効果】
【０００８】
本発明の実施形態によれば、例えばデューティサイクルひずみ及びプロセス変動などの問題に対処することが可能な、差動信号をシングルエンド信号に変換するための改善された回路及び方法を提供することができる
【図面の簡単な説明】
【０００９】
例となる実施形態は、添付の図面の使用を通じて、更なる特定及び詳細をもって記載及び説明される。
【００１０】
【図１】差動−シングルエンド信号変換回路の例を表す。
【図２】差動−シングルエンド信号変換回路の他の例を表す。
【図３】差動−シングルエンド信号変換回路の他の例を表す。
【図４】差動−シングルエンド信号変換回路の他の例を表す。
【図５】差動信号から変換されたシングルエンド信号の電圧レベルを設定する方法の例のフローチャートである。
【図６】差動信号から変換されたシングルエンド信号の電圧レベルを設定する方法の他の例のフローチャートである。
【図７】差動信号から変換されたシングルエンド信号の電圧レベルを設定する方法の他の例のフローチャートである。
【図８】差動−シングルエンド信号変換回路を設計する方法の例のフローチャートである。
【発明を実施するための形態】
【００１１】
［概要］
実施形態の態様に従って、回路は、差動信号をシングルエンド信号に変換するよう構成される信号コンバータを有してよい。回路は、前記シングルエンド信号の電圧レベルが目標電圧レベルにあるように、前記シングルエンド信号のフィードバックに基づき前記信号コンバータのバイアスを設定するよう構成されるバイアシング回路を更に有してよい。
【００１２】
実施形態の目的及び利点は、特許請求の範囲で特定に指し示されている要素、特徴、及び組み合わせによって少なくとも実現及び達成される。
【００１３】
前述の概要及び以下の詳細な説明はいずれも、例示及び説明であり、請求される発明の限定でない点が理解されるべきである。
【００１４】
高速データ通信は、シングルエンド信号と比較した差動信号のノイズ及び電力の有意性により、データの分配のために差動信号をしばしば含む。
【００１５】
しかし、多くの場合、信号源は、動作のために差動信号ではなくシングルエンド信号を使用するよう構成される電気回路へ送信され得る差動信号を生成するよう構成されることがある。そのようなものとして、差動信号は、差動−シングルエンド信号変換回路（以降、「信号変換回路」と呼ばれる。）を用いて、しばしばシングルエンド信号に変換される。
【００１６】
シングルエンド信号と比較して、差動信号と関連付けられる電圧レベル（例えば、電圧振幅、最大電圧、最小電圧、など）は、しばしば異なる。そのようなものとして、信号変換回路は、シングルエンド信号の電圧レベルが目標レベルにあることができるように、変換プロセスの間にゲイン及び／又はバイアスを適用するようしばしば構成される。目標レベルは、シングルエンド信号に変換され得る差動信号の電圧レベルとは異なってよい。
【００１７】
しかし、多くの従来の信号変換回路及び技術は、例えばデューティサイクルひずみ（ＤＣＤ）及びプロセス変動（例えば、圧力、体積、及び温度（ＰＶＴ）変動）などの問題に悩まされ得る。
【００１８】
以下で詳細に開示されるように、信号変換回路は、差動信号を受信して、該差動信号をシングルエンド信号に変換するよう構成される信号コンバータを有してよい。前記シングルエンド信号は、信号変換回路の出力端子で出力されてよい。信号変換回路は、シングルエンド信号のフィードバックに基づき信号コンバータのバイアスを設定及び／又は調整するよう構成されるバイアシング回路を更に有してよい。バイアシングは、信号コンバータによって出力されるシングルエンド信号が目標電圧レベルにあるように設定又は調整されてよい。フィードバックに基づきバイアシングを設定することによって、ＤＣＤ及びプロセス変動は、他の変換技術と比べて低減され得る。
【００１９】
本開示の実施形態は、添付の図面を参照して説明される。
【００２０】
図１は、ここで記載される少なくとも１つの実施形態に従って配置される、差動信号からシングルエンド信号への変換のための回路１００（“回路１００”）の例を表す。回路１００は、信号コンバータ１０２、バイアシング回路１０４、入力端子１０６、及び出力端子１１０を有してよい。
【００２１】
入力端子１０６は、差動信号を受信するよう構成される差動入力端子として構成されてよい。例えば、入力端子１０６は、第１入力端子１０８ａ及び第２入力端子１０８ｂを有してよい。第１入力端子１０８ａは、差動信号の第１信号（例えば、正信号）を受信するよう構成されてよく、第２入力端子１０８ｂは、差動信号の第２信号（例えば、負信号）を受信するよう構成されてよい。差動信号に関して使用される語「正」及び「負」は、互い反対である信号を指し、必ずしも、それらが正又は負であることを示すわけではない。
【００２２】
信号コンバータ１０２は、差動信号を受信して、該差動信号をシングルエンド信号に変換するよう構成されるあらゆる適切なシステム、装置、又はデバイスを有してもよい。例えば、信号コンバータ１０２は、差動信号をシングルエンド信号に変換し、シングルエンド信号の電圧レベルが差動信号の電圧レベルとは異なるようにゲイン及び／又はバイアスを適用するよう構成される差動−シングルエンド増幅器を有してよい。信号コンバータ１０２は、シングルエンド信号を、その夫々の電圧レベルが目標電圧レベルにあるように生成するよう構成されてよい。例えば、幾つかの実施形態において、信号コンバータ１０２は、差動信号を、コモンモードロジック（ＣＭＬ）システムから相補型金属酸化膜半導体（ＣＭＯＳ）ロジックファミリーシステムへの変換に対応する差動信号及びシングルエンド信号の各電圧レベルを持ったシングルエンド信号に変換するよう構成されてよい。シングルエンド信号は、関連する負荷回路へ出力端子１１０を介して出力されてよい。
【００２３】
バイアシング回路１０４は、バイアシング回路１０４がシングルエンド信号のフィードバックを受け取ることができるように出力端子１１０へ結合されてよい。以下で詳述されるように、バイアシング回路１０４は、シングルエンド信号の電圧レベルが目標電圧レベルにあるように、シングルエンド信号のフィードバックに基づき信号コンバータ１０２のバイアスを設定するよう構成されてよい。
【００２４】
変更、追加、又は省略は、本開示の適用範囲から逸脱することなしに、回路１００に対してなされてよい。例えば、回路１００の種々の回路の間の分化は、単に記載を助けるものにすぎず、限定であるように意図されない。加えて、回路１００は、信号コンバータ１０２と出力端子１１０との間に結合され得る１つ以上のバッファなどの、明示的に開示又は議論されていないコンポーネントを幾つでも有してよい。
【００２５】
図２は、ここで記載される少なくとも１つの実施形態に従って配置される、差動信号からシングルエンド信号への変換のための回路２００（“回路２００”）の例を表す。回路２００は、信号コンバータ２０２、バイアシング回路２０４、入力端子２０６、出力端子２１０、及び１つ以上のバッファ２１２を有してよい。
【００２６】
入力端子２０６は、図１の入力端子１０６と同じであってよい。例えば、入力端子２０６は、差動信号の第１信号（例えば、正信号）を受信するよう構成される第１入力端子２０８ａを有する差動入力端子として構成されてよい。入力端子２０６は、差動信号の第２信号（例えば、負信号）を受信するよう構成される第２入力端子２０８ｂを更に有してよい。
【００２７】
信号コンバータ２０２は、図１の信号コンバータ１０２と同じであってよく、入力端子２０６で受信された差動信号をシングルエンド信号に変換するよう構成されてよい。幾つかの実施形態において（例えば、図示されるように）、信号コンバータ２０２は、変換を実行するよう構成される増幅器を有してよい。加えて、差動信号に対するシングルエンド信号のバイアス及び／又はゲインに作用し得る信号コンバータ２０２のバイアスは、信号コンバータ２０２の調整可能な電流源２１８によって生成される電流の設定又は調整に基づき設定又は調整されてよい。そのようなものとして、シングルエンド信号の電圧レベルは、調整可能な電流源２１８の電流を設定又は調整することによって設定又は調整されてよい。
【００２８】
回路２００は、信号コンバータ２０２と出力端子２１０との間に結合される１つ以上のバッファ２１２を更に有してよい。バッファ２１２は、信号コンバータ２０２の出力端子によって出力され得るシングルエンド信号を受信するよう構成されてよい。バッファ２１２は、シングルエンド信号をバッファリングしてよく、バッファリングされたシングルエンド信号を、それが出力端子２１０で受信されて、関連する負荷回路へ伝播するように出力してよい。バッファ２１２は、シングルエンド信号を受信するよう構成され得る負荷回路に基づき構成されてよい。例えば、幾つかの実施形態において、バッファ２１２は、シングルエンド信号が最適に負荷回路を駆動し得るような様態で、シングルエンド信号をバッファリングするよう構成されてよい。バッファ２１２の構成は、あらゆる適切な技術又はメカニズムに基づいてもよい。
【００２９】
バイアシング回路２０４は、図１のバイアシング回路１０４の例となる実施である。表されている例では、バイアシング回路２０４は、エラー検出部２１４及びリファレンス生成部２１６を有してよい。
【００３０】
リファレンス生成部２１６は、リファレンス電圧を生成するよう構成されるあらゆる適切なシステム、装置、又はデバイスを有してもよい。リファレンス電圧は、シングルエンド信号の目標電圧レベルに関連する目標平均ＤＣ電圧であってよい。例えば、幾つかの実施形態において、シングルエンド信号の目標電圧レベルは、ＣＭＯＳシステムに関連してよい。リファレンス電圧は、ＣＭＯＳベースの回路による信号の正確な認識に必要とされる平均ＤＣ電圧に然るべく表してよい。幾つかの実施形態において、リファレンス電圧は、必要とされ得る最適な平均ＤＣ電圧を表してよい。
【００３１】
エラー検出部２１４は、信号コンバータ２０２とバッファ２１２との間に結合され得る第１入力端子２１９ａを有してよい。従って、エラー検出部２１４は、信号コンバータ２０２によって出力され得るシングルエンド信号のフィードバックを受信するよう構成されてよい。エラー検出部２１４は、リファレンス生成部２１６からリファレンス電圧を受けるよう構成され得る第２入力端子２１９ｂを更に有してよい。エラー検出部２１４の出力端子２２０は、出力端子２２０でエラー検出部によって出力され得る制御信号が、調整可能な電流源２１８の電流を設定又は調整し得るように、調整可能な電流源２１８へ結合されてよい。
【００３２】
エラー検出部２１４は、第１入力端子２１９ａで受け取られ得るシングルエンド信号の平均電圧レベルを、第２入力端子２１９ｂで受け取られ得るリファレンス電圧と比較するよう構成されるあらゆる適切なシステム、装置、又はデバイスを有してもよい。エラー検出部２１４は、シングルエンド信号の平均電圧レベルとリファレンス電圧との間の比較に基づき制御信号を生成するよう構成されてよい。
【００３３】
例えば、幾つかの実施形態（例えば、図２の図示されている例）において、エラー検出部２１４は、リファレンス電圧とシングルエンド信号の平均電圧とが等しくない場合に、出力端子２２０で制御信号を生成するよう構成されるエラー増幅器を有してよい。
【００３４】
調整可能な電流源２１８は、シングルエンド信号の電圧レベルが設定され得るように信号コンバータ２０２のバイアス及び／又はゲインを設定する様態において、制御信号が調整可能な電流源２１８を駆動し得るように構成されてよい。例えば、幾つかの実施形態において、エラー検出部２１４は、制御信号の電圧がシングルエンド信号の平均電圧レベルとリファレンス電圧との間の差の関数であるように構成されてよい。特に、幾つかの実施形態において、エラー検出部２１４は、制御信号の電圧がその差に適用されるゲイン係数（例えば、１よりも大きい定数）の乗算に等しくなり得るように構成されてよい。電流の設定は、シングルエンド信号の平均電圧がリファレンス電圧と等しく又は略等しくなり得るように、あるいは、そのようになるまで、行われてよい。従って、信号コンバータ２０２のバイアスは、シングルエンド信号の平均電圧がシングルエンド信号の目標電圧であるか又はそれに近くなり得るように設定又は調整されてよい。
【００３５】
変更、追加、又は省略は、本開示の適用範囲から逸脱することなしに、回路２００に対してなされてよい。例えば、回路２００の種々の回路及びコンポーネントの間の分化は、単に記載を助けるものにすぎず、限定であるように意図されない。加えて、回路２００は、明示的に開示又は議論されていないコンポーネントを幾つでも有してよい。
【００３６】
図３は、ここで記載される少なくとも１つの実施形態に従って配置される、差動信号からシングルエンド信号への変換のための回路３００（“回路３００”）の例を表す。回路３００は、信号コンバータ２０２、入力端子２０６、出力端子２１０、１つ以上のバッファ２１２、及びバイアシング回路３０４を有してよい。信号コンバータ２０２、入力端子２０６、出力端子２１０、及び１つ以上のバッファ２１２は、図２に関して上述されたように構成されてよい。
【００３７】
バイアシング回路３０４は、図２に関して上述されたように構成されるエラー検出部２１４を有してよい。加えて、バイアシング回路３０４は、図２のリファレンス生成部２１６の例となる実施であり得るリファレンス生成部３１６を有してよい。リファレンス生成部３１６は、バッファ２１２のうちの１つ以上と略同じであるバッファ３１２を有してよい。そのような及び他の実施形態において、バッファ３１２は、バッファ２１２のうちの１つ以上と同一であってよい。バッファ２１２のうちの１つ以上と略同じ又は同一であるバッファ３１２を有することによって、バッファ３１２におけるＰＶＴ変動は、バッファ２１２におけるＰＶＴ変動と略同じであり得る。従って、シングルエンド信号に対する及びリファレンス電圧に対するＰＶＴ効果は略同じであることができ、それにより、ＰＶＴ変動に関する問題は低減され得る。リファレンス生成部３１６は単一のバッファ３１２を有するものとして表されているが、リファレンス生成部３１６は、同じくバッファ２１２と略同じ又は同一であってよいバッファ３１２を幾つでも有してよい。
【００３８】
幾つかの実施形態において、バッファ３１２の入力部は、バッファ３１２の出力部へ結合されてよい。この構成では、バッファ３１２は、リファレンス電圧が、バッファ３１２のコンポーネントに関連し得る電圧に関して中心にあることができるように、電圧漏れに基づきリファレンス電圧を生成してよい。結果として、バッファ３１２はバッファ２１２と略同じ又は同一であり得るので、リファレンス電圧は、負荷回路と同じロジックファミリー（例えば、ＣＭＯＳ）に基づいてよいバッファ２１２に関連する電圧に関して中心にあることができる。そのようなものとして、リファレンス電圧は、対応するロジックファミリーに関連する信号の認識に必要とされる平均ＤＣ電圧にあってよい。
【００３９】
幾つかの実施形態において、リファレンス生成部３１６は、第１の調整可能な電流源３２０ａ及び第２の調整可能な電流源３２０ｂを更に有してよい。図示される構成では、リファレンス電圧は、それらの調整可能な電流源３２０の電流に基づいてよい。そのようなものとして、それらの調整可能な電流源３２０の電流は、リファレンス電圧が目標電圧レベルへと更に調整され得るように設定又は調整されてよい。例えば、幾つかの実施形態において、それらの調整可能な電流源３２０の電流は、バッファ２１２及び３１２にあり得る絶対ＰＶＴ変動を補償するよう調整されてよく、それにより、絶対ＰＶＴ変動はまた、リファレンス電圧の生成においても少なくとも部分的に補償され得る。
【００４０】
変更、追加、又は省略は、本開示の適用範囲から逸脱することなしに、回路３００に対してなされてよい。例えば、回路３００の種々の回路及びコンポーネントの間の分化は、単に記載を助けるものにすぎず、限定であるように意図されない。加えて、回路３００は、明示的に開示又は議論されていないコンポーネントを幾つでも有してよい。
【００４１】
図４は、ここで記載される少なくとも１つの実施形態に従って配置される、差動信号からシングルエンド信号への変換のための回路４００（“回路４００”）の例を表す。回路４００は、信号コンバータ２０２、入力端子２０６、出力端子２１０、１つ以上のバッファ２１２、及びバイアシング回路４０４を有してよい。信号コンバータ２０２、入力端子２０６、出力端子２１０、及び１つ以上のバッファ２１２は、図２に関して上述されたように構成されてよい。
【００４２】
バイアシング回路４０４は、エラー検出部４１４を有してよい。加えて、バイアシング回路４０４は、第１カウンタ４０５ａ及び第２カウンタ４０５ｂを有してよい。それらのカウンタ４０５は、それらのカウンタ４０５がシングルエンド信号のフィードバックを夫々受信し得るように、出力端子２１０へ結合されてよい。
【００４３】
第１カウンタ４０５ａは、ある時間インターバルにわたってシングルエンド信号に含まれ得る論理“１”の数をカウントするよう構成されてよい。そのようなものとして、第１カウンタ４０５ａは「１カウンタ」とも呼ばれてよい。第２カウンタ４０５ｂは、同じ時間インターバルにわたってシングルエンド信号に含まれ得る論理“０”の数をカウントするよう構成されてよい。そのようなものとして、第２カウンタ４０５ｂは「０カウンタ」とも呼ばれてよい。本開示において、語「時間インターバル」は、時間の存続期間（例えば、数マイクロ秒）を指し得るが、その時間の存続期間を特定の時点に制限しない。例えば、１０マイクロ秒の時間インターバルにわたって論理１及び０の数をカウントすることへの言及は、特定の１０マイクロ秒の時間スパンだけでなく、あらゆる１０マイクロ秒の時間スパンにわたって論理１及び０の数をカウントすることを指してよい。
【００４４】
多くのシグナリング標準は、ある期間にわたる論理１及び０の数が同じであることを指示するデータバランスレートを含む。従って、幾つかの実施形態において、時間インターバルは、シングルエンド信号に対応し得るシグナリング標準のデータバランスレートに基づいてよい。そのようなものとして、時間インターバルにわたるシングルエンド信号に含まれる論理１及び０の数は、対応するシグナリング標準によって指示されるように同じであるべきである。しかし、シングルエンド信号の電圧レベルが目標電圧レベルにない場合に、時間インターバルにわたる論理１及び０の数は、電圧レベルが目標電圧レベルにないことによって引き起こされ得るエラーに起因して異なることがある。
【００４５】
然るに、カウンタ４０５ａ及び４０５ｂは、カウントを開始するよう構成されてよく、時間インターバルに対応し得る信号周期の数にわたって論理１及び０を夫々カウントしてよい。時間インターバルが過ぎた後、それらのカウンタ４０５は、各自のカウントを出力するよう構成されてよい。
【００４６】
第１カウンタ４０５ａは、エラー検出部４１４が第１入力端子４１９ａで論理１の数を受け取ることができるように、エラー検出部４１４の第１入力端子４１９ｂへ結合されてよい。加えて、第２カウンタ４０５ｂは、エラー検出部４１４が第２入力端子４１９ｂで論理０の数を受け取ることができるように、エラー検出部４１４の第２入力端子４１９ｂへ結合されてよい。
【００４７】
エラー検出部４１４は、第１入力端子４１９ａで受け取られ得るカウントを、第２入力端子４１９ｂで受け取られ得るカウントと比較するよう構成されるあらゆる適切なシステム、装置、又はデバイスを有してもよい。エラー検出部４１４は、時間インターバルにわたる論理１及び０の数が同じ又は略同じであるかどうかに基づき、出力信号を生成するよう構成されてよい。
【００４８】
例えば、幾つかの実施形態（例えば、図４の図示される例）において、エラー検出部４１４は、第１カウンタ４０５ａ及び第２カウンタ４０５ｂからのカウントが等しくない場合に、出力端子４２０で出力信号を生成するよう構成されるエラー増幅器を有してよい。調整可能な電流源２１８は、シングルエンド信号の電圧レベルが設定され得るように信号コンバータ２０２のバイアス及び／又はゲインを設定する様態において、出力信号が調整可能な電流源２１８を駆動し得るように構成されてよい。例えば、幾つかの実施形態において、エラー検出部４１４は、エラー検出部４１４によって出力される出力信号の電圧が論理１及び０の数の間の差の関数であるように構成されてよい。特に、幾つかの実施形態において、エラー検出部４１４は、出力信号の電圧がその差に適用されるゲイン係数（例えば、１よりも大きい定数）の乗算に等しくなり得るように構成されてよい。シングルエンド信号が目標電圧レベルにある場合に、時間インターバルにわたる論理１及び０の数は、対応する標準によって指示されるように、等しく又は略等しくなる可能性があるので、調整は、第１カウンタ４０５ａ及び第２カウンタ４０５ｂからのカウントが時間インターバルにわたって等しくなり得るように、あるいは、そのようになるまで、行われてよい。
【００４９】
例えば、図示されるように、シングルエンド信号がバッファ２１２を通った後に、カウンタ４０５にシングルエンド信号をフィードバックとして受け取らせることによって、バッファ２１２におけるＰＶＴ変動の影響は、カウンタ４０５によって受信されるシングルエンド信号において明らかであり得る。従って、ＰＶＴ変動によって引き起こされ得る、等しくないカウントによって明らかであり得るシングルエンド信号内のエラーは、エラー検出部４１４によって、それが調整可能な電流源２１８を調整する制御信号を生成する場合に、少なくとも部分的に補償されてよい。
【００５０】
変更、追加、又は省略は、本開示の適用範囲から逸脱することなしに、回路４００に対してなされてよい。例えば、回路４００の種々の回路及びコンポーネントの間の分化は、単に記載を助けるものにすぎず、限定であるように意図されない。加えて、回路４００は、明示的に開示又は議論されていないコンポーネントを幾つでも有してよい。
【００５１】
図５は、ここで記載される少なくとも１つの実施形態に従って配置される、差動信号から変換されたシングルエンド信号の電圧レベルを設定する方法５００の例のフローチャートである。方法５００は、幾つかの実施形態において、例えば、上記の信号変換回路１００、２００、３００及び４００のような、差動信号からシングルエンド信号への変換のための回路によって、実装及び実行されてよい。たとえ別個のブロックとして表されているとしても、様々なブロックは、所望の実施に応じて、追加のブロックに分けられても、より少ないブロックへとまとめられても、あるいは、削除されてもよい。
【００５２】
方法５００は、差動信号が受信され得るブロック５０２から開始してよい。差動信号は、あらゆる適切な差動シグナリングスキームに基づいてもよい第１電圧レベルを有してよい。例えば、幾つかの実施形態において、差動信号は、ＣＭＬドライバから得られてよい。幾つかの実施形態において、変換は、例えば、上記の信号コンバータ２０２のような、信号コンバータによって実行されてよい。
【００５３】
ブロック５０４で、差動信号はシングルエンド信号に変換されてよい。ブロック５０６で、信号コンバータのバイアスは、シングルエンド信号のフィードバックに基づき設定されてよい。バイアスは、シングルエンド信号が、差動信号の第１電圧レベルとは異なる第２電圧レベルを有し得るように、設定されてよい。そのような及び他の実施形態において、バイアスは、第２電圧レベルが目標電圧レベルにあり得るように設定されてよい。目標電圧レベルは、シングルエンド信号を受信し得る関連する負荷回路のいずれかの適切なロジックファミリーに対応する。例えば、幾つかの実施形態において、負荷回路はＣＭＯＳロジックファミリー回路であってよく、バイアスは、第２電圧レベルがＣＭＯＳ電圧レベルにあるように設定されてよい。
【００５４】
然るに、方法５００は、差動信号から変換され得るシングルエンド信号の電圧レベルを設定するよう実行されてよい。当業者に明らかなように、ここで開示される方法５００並びに他のプロセス及び方法に関して、それらのプロセス及び方法において実行される機能は、異なる順序で実装されてよい。更に、説明されているステップ及び動作は、単に例として与えられているにすぎず、それらのステップ及び動作の一部は、開示される実施形態の本質を損なうことなしに、任意であっても、より少ないステップ及び動作にまとめられても、あるいは、追加のステップ及び動作に拡張されてもよい。例えば、図６及び７は、以下で、差動信号から変換されたシングルエンド信号のフィードバックに基づき変換回路のバイアスを設定する例を記載する。
【００５５】
図６は、ここで記載される少なくとも１つの実施形態に従って配置される、差動信号から変換されたシングルエンド信号の電圧レベルを設定する方法６００の例のフローチャートである。方法６００は、幾つかの実施形態において、例えば、上記の信号変換回路１００、２００及び３００のような、差動信号からシングルエンド信号への変換のための回路によって、実装及び実行されてよい。たとえ別個のブロックとして表されているとしても、様々なブロックは、所望の実施に応じて、追加のブロックに分けられても、より少ないブロックへとまとめられても、あるいは、削除されてもよい。
【００５６】
方法６００は、差動信号が受信され得るブロック６０２から開始してよい。差動信号は、あらゆる適切な差動シグナリングスキームに基づいてもよい第１電圧レベルを有してよい。例えば、幾つかの実施形態において、差動信号は、ＣＭＬドライバから得られてよい。幾つかの実施形態において、変換は、例えば、上記の信号コンバータ２０２のような、信号コンバータによって実行されてよい。
【００５７】
ブロック６０４で、差動信号はシングルエンド信号に変換されてよい。ブロック６０６で、リファレンス信号は生成されてよい。リファレンス信号は、シングルエンド信号の目標電圧レベル基づき得るリファレンス電圧を有してよい。例えば、リファレンス電圧は、差動信号の第１電圧レベルとは異なる第２電圧レベルに基づいてよい。そのような及び他の実施形態において、リファレンス電圧は、シングルエンド信号を受信し得る関連する負荷回路のいずれかの適切なロジックファミリーに対応する目標電圧レベルにあってよい。例えば、幾つかの実施形態において、負荷回路はＣＭＯＳロジックファミリー回路であってよく、リファレンス電圧はＣＭＯＳ電圧レベルにあってよい。
【００５８】
幾つかの実施形態において、リファレンス電圧は、例えば、図３に関して上述されたもののような、信号コンバータと、シングルエンド信号を負荷回路へ出力するよう構成される出力端子との間に結合され得る負荷バッファと同じ又は略同じであるリファレンスバッファによって、生成されてよい。更に、幾つかの実施形態において、リファレンス電圧は、例えば、図３に関して上述されたもののような、調整可能な電流源を用いて、設定又は調整されてよい。
【００５９】
ブロック６０８で、リファレンス信号のリファレンス電圧は、シングルエンド信号の平均ＤＣ電圧と比較されてよい。ブロック６１０で、リファレンス電圧がシングルエンド信号の平均ＤＣ電圧と等しい又は略等しいかどうかが決定されてよい。リファレンス電圧が平均ＤＣ電圧と等しい又は略等しい場合に、方法６００はブロック６０８に戻ってよい。リファレンス電圧が平均ＤＣ電圧と等しくも又は略等しくもない場合に、方法６００はブロック６１２へ進んでよい。
【００６０】
ブロック６１２で、信号コンバータのバイアスは、シングルエンド信号の平均ＤＣ電圧がリファレンス電圧と等しくも又は略等しくもないことに基づき、調整されてよい。ブロック６１２に続いて、方法６００はブロック６０８に戻ってよい。ブロック６０８、６１０及び６１２の比較及びバイアス調整は、シングルエンド信号の平均ＤＣ電圧がリファレンス電圧と等しく又は略等しくなるまで、一回以上実行されてよい。幾つかの実施形態において、ブロック６０８、６１０及び６１２に関連する動作は、例えば、図２及び３に関して上述されたエラー検出部２１４のような、エラー検出部によって実行されてよい。
【００６１】
然るに、方法６００は、差動信号から変換され得るシングルエンド信号の電圧レベルを設定するよう実行されてよい。当業者に明らかなように、ここで開示される方法６００並びに他のプロセス及び方法に関して、それらのプロセス及び方法において実行される機能は、異なる順序で実装されてよい。更に、説明されているステップ及び動作は、単に例として与えられているにすぎず、それらのステップ及び動作の一部は、開示される実施形態の本質を損なうことなしに、任意であっても、より少ないステップ及び動作にまとめられても、あるいは、追加のステップ及び動作に拡張されてもよい。
【００６２】
図７は、ここで記載される少なくとも１つの実施形態に従って配置される、差動信号から変換されたシングルエンド信号の電圧レベルを設定する方法７００の例のフローチャートである。方法７００は、幾つかの実施形態において、例えば、上記の信号変換回路１００及び４００のような、差動信号からシングルエンド信号への変換のための回路によって、実装及び実行されてよい。たとえ別個のブロックとして表されているとしても、様々なブロックは、所望の実施に応じて、追加のブロックに分けられても、より少ないブロックへとまとめられても、あるいは、削除されてもよい。
【００６３】
方法７００は、差動信号が受信され得るブロック７０２から開始してよい。差動信号は、あらゆる適切な差動シグナリングスキームに基づいてもよい第１電圧レベルを有してよい。例えば、幾つかの実施形態において、差動信号は、ＣＭＬドライバから得られてよい。幾つかの実施形態において、変換は、例えば、上記の信号コンバータ２０２のような、信号コンバータによって実行されてよい。
【００６４】
ブロック７０４で、差動信号はシングルエンド信号に変換されてよい。ブロック７０６で、シングルエンド信号の論理１及び０の数は時間インターバルにわたってカウントされてよい。上述されたように、幾つかの実施形態において、時間インターバルはデータバランスレートに基づいてよく、論理１及び０は、時間インターバルに対応し得る信号周期の数にわたってカウントされてよい。幾つかの実施形態において、ブロック７０６に関連する動作は、例えば、図４の夫々カウンタ４０５ａ及び４０５ｂのような、論理１をカウントするよう構成される第１カウンタによって、及び論理０をカウントするよう構成される第２カウンタによって、実行されてよい。
【００６５】
ブロック７０８で、時間インターバルにわたる論理１の数が論理０の数と等しいかどうかが決定されてよい。論理１の数が論理０の数と等しい場合に、方法７００はブロック７０６に戻ってよい。論理１の数が論理０の数と等しくない場合に、方法７００はブロック７１０へ進んでよい。
【００６６】
ブロック７１０で、信号コンバータのバイアスは、時間インターバルにわたってカウントされた論理１及び０の数が等しくないことに基づき、調整されてよい。ブロック７１０に続いて、方法７００はブロック７０６に戻ってよい。ブロック７０８及び７１０の比較及びバイアス調整は、時間インターバルにわたってカウントされる論理１及び０の数が等しくなるまで、一回以上実行されてよい。例えば、幾つかの実施形態において、信号コンバータのバイアスは、ブロック７１０で調整されてよく、次いで、補正が決着をつける機会を得た後に、論理１及び０の数は再度ブロック７０６で時間インターバルにわたってカウントされてよい。新しいカウントは、他の補正がブロック７１０でなされるべきかどうか、又は方法７００がブロック７０６に戻る可能性がある場合に補正がなされるべきでないどうかを決定するために、ブロック７０８で比較されてよい。幾つかの実施形態において、ブロック７０８及び７１０に関連する動作は、例えば、図４に関して上述されたエラー検出部４１４のような、エラー検出部によって実行されてよい。
【００６７】
然るに、方法７００は、差動信号から変換され得るシングルエンド信号の電圧レベルを設定するよう実行されてよい。当業者に明らかなように、ここで開示される方法７００並びに他のプロセス及び方法に関して、それらのプロセス及び方法において実行される機能は、異なる順序で実装されてよい。更に、説明されているステップ及び動作は、単に例として与えられているにすぎず、それらのステップ及び動作の一部は、開示される実施形態の本質を損なうことなしに、任意であっても、より少ないステップ及び動作にまとめられても、あるいは、追加のステップ及び動作に拡張されてもよい。
【００６８】
図８は、ここで記載される少なくとも１つの実施形態に従って配置される、差動信号からシングルエンド信号への変換のための回路（以降、「変換回路」と呼ばれる。）を設計する方法８００の例のフローチャートである。方法８００は、幾つかの実施形態において、コンピュータ可読記憶媒体に記憶されているあらゆる適用可能な設計ソフトウェアを用いても、実装されてよい。更に、方法８００は、設計される変換回路が、図１乃至４の回路１００、２００、３００及び４００のうちの１つ以上に従って動作し得るように、夫々上記の原理のうちの１つ以上に基づいてよい。たとえ別個のブロックとして表されているとしても、様々なブロックは、所望の実施に応じて、追加のブロックに分けられても、より少ないブロックへとまとめられても、あるいは、削除されてもよい。
【００６９】
方法８００は、信号コンバータが選択され得るステップ８０２から開始してよい。信号コンバータは、信号コンバータが差動信号を受信し、差動信号をシングルエンド信号に変換し、シングルエンド信号を出力するよう構成される構成に基づき、選択されてよい。例えば、選択された信号コンバータは、上記の信号コンバータ１０２及び２０２のうちのいずれか１つを有してよい。
【００７０】
ブロック８０４で、バイアシング回路は、信号コンバータによって出力され得るシングルエンド信号のフィードバックに基づき信号コンバータのバイアスを設定するものとしてモデリングされてよい。バイアシング回路は、シングルエンド信号の電圧レベルが目標電圧レベルにあり得るように、信号コンバータのバイアスを設定するようモデリングされてよい。幾つかの実施形態において、バイアシング回路は、図１、２、３及び４のバイアシング回路１０４、２０４、３０４及び４０４のうちの１つ以上に従って、モデリングされてよい。
【００７１】
当業者に明らかなように、ここで開示される方法８００並びに他のプロセス及び方法に関して、それらのプロセス及び方法において実行される機能は、異なる順序で実装されてよい。更に、説明されているステップ及び動作は、単に例として与えられているにすぎず、それらのステップ及び動作の一部は、開示される実施形態の本質を損なうことなしに、任意であっても、より少ないステップ及び動作にまとめられても、あるいは、追加のステップ及び動作に拡張されてもよい。例えば、方法８００は、図２乃至４に関して上述されたバッファ２１２のうちの１つ以上と同じように構成され得る１つ以上のバッファを有するよう変換回路をモデリングすることを更に有してよい。
【００７２】
ここで記載される方法８００は、様々なコンピュータハードウェア又はソフトウェアモジュールを有するあらゆる適切な特別目的の又は汎用のコンピュータ、コンピューティングエンティティ、又はプロセッシング装置を用いても実装されてよく、あらゆる適用可能なコンピュータ可読媒体においても記憶されるコンピュータ実行可能な命令を実行するよう構成されてよい。例えば、方法８００は、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、あるいは、プログラム命令を解釈及び／若しくは実行するよう並びに／又はデータを処理するよう構成されるあらゆる他のデジタル又はアナログ回路を有してもよいプロセッサによって実行されてよい。
【００７３】
コンピュータ可読媒体は、汎用の又は特別目的のコンピュータ（例えば、プロセッサ）によってアクセスされ得るあらゆる利用可能な媒体であってもよい。一例として、制限なしに、そのようなコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読出専用メモリ（ＲＯＭ）、電気的消去可能なプログラム可能読出専用メモリ（ＥＥＰＲＯＭ）、コンパクトディスク型読出専用メモリ（ＣＤ−ＲＯＭ）若しくは他の光ディスクストレージ、磁気ディスクストレージ若しくは他の磁気ストレージ装置、あるいは、コンピュータ実行可能な命令又はデータ構造の形でプログラムコードを搬送又は記憶するのに使用され得且つ汎用の又は特別目的のコンピュータによってアクセスされ得るあらゆる他の記憶媒体も含む非一時的な又は有形なコンピュータ可読記憶媒体を有してよい。上記の組み合わせもコンピュータ可読媒体の適用範囲内に含まれてよい。コンピュータ可読媒体は、例えば、汎用のコンピュータ、特別目的のコンピュータ、又は特別目的のプロセッシング装置にある機能又は機能群を実行させる命令及びデータを含み得るコンピュータ実行可能な命令を有してよい。
【００７４】
対象は、構造的な特徴及び／又は方法論的な動作に特有の言語において記載されてきたが、添付の特許請求の範囲で定義される対象は、必ずしも、上記の特定の特徴又は動作に制限されない点が理解されるべきである。むしろ、上記の特定の特徴又は動作は、特許請求の範囲の実装する例となる形態として開示されている。
【００７５】
ここで挙げられている全ての例及び条件付き言語は、当該技術を促進させることに発明者によって寄与される概念及び発明を読者が理解するのを助ける教育的な目的を意図され、そのような具体的に挙げられている例及び条件に制限されないものとして解釈されるべきである。本発明の実施形態が詳細に記載されてきたが、様々な変更、置換及び代替は、発明の主旨及び適用範囲から逸脱することなしにそれらに対してなされてよい点が理解されるべきである。
【００７６】
上記の実施形態に加えて、以下の付記を開示する。
（付記１）
差動信号をシングルエンド信号に変換するよう構成される信号コンバータと、
前記シングルエンド信号の電圧レベルが目標電圧レベルにあるように、前記シングルエンド信号のフィードバックに基づき前記信号コンバータのバイアスを設定するよう構成されるバイアシング回路と
を有する回路。
（付記２）
前記バイアシング回路は、
前記シングルエンド信号の前記目標電圧レベルに基づき、リファレンス電圧を持ったリファレンス信号を生成するよう構成されるリファレンス生成部と、
前記シングルエンド信号及び前記リファレンス信号を受信し、前記リファレンス電圧を前記シングルエンド信号の平均ＤＣ電圧と比較し、前記リファレンス電圧と前記平均電圧との比較に基づき前記信号コンバータのバイアスを設定するよう構成されるエラー検出部と
を有する、付記１に記載の回路。
（付記３）
前記信号コンバータの出力端子へ結合されるバッファを更に有し、
前記エラー検出部の第１入力端子は、前記バッファと前記信号コンバータの出力端子との間に結合され、
前記エラー検出部の第２入力端子は、前記リファレンス電圧を出力するよう構成される前記リファレンス生成部の出力端子へ結合される、
付記２に記載の回路。
（付記４）
前記シングルエンド信号を出力するよう構成される出力端子と、
前記信号コンバータと前記出力端子との間に結合される負荷バッファと
を更に有し、
前記リファレンス生成部は、前記負荷バッファと略同じであり且つ前記リファレンス信号を生成するよう構成されるリファレンスバッファを有する、
付記２に記載の回路。
（付記５）
前記リファレンスバッファは、前記負荷バッファと同じである、
付記４に記載の回路。
（付記６）
前記リファレンス生成部は、前記リファレンス電圧が基づく電流を生成するよう構成される調整可能な電流源を更に有する、
付記２に記載の回路。
（付記７）
前記バイアシング回路は、
時間インターバルにわたって前記シングルエンド信号における論理１の数をカウントするよう構成される第１カウンタと、
前記時間インターバルにわたって前記シングルエンド信号における論理０の数をカウントするよう構成される第２カウンタと、
前記第１カウンタから論理１の第１カウントを受け取り、前記第２カウンタから論理０の第２カウントを受け取り、前記第１カウント及び前記第２カウントに基づき前記信号コンバータのバイアスを設定するよう構成されるエラー検出部と
を有する、付記１に記載の回路。
（付記８）
前記エラー検出部は、前記第１カウント及び前記第２カウントが前記時間インターバルにわたって等しいように、前記信号コンバータのバイアスを設定するよう構成される、
付記７に記載の回路。
（付記９）
前記シングルエンド信号を出力するよう構成される出力端子と、
前記信号コンバータと前記出力端子との間に結合されるバッファと
を更に有し、
前記第１カウンタは、前記出力端子と前記エラー検出部の第１入力端子との間に結合され、
前記第２カウンタは、前記出力端子と前記エラー検出部の第２入力端子との間に結合される、
付記７に記載の回路。
（付記１０）
前記時間インターバルは、目標データバランシングレートに基づく、
付記７に記載の回路。
（付記１１）
前記信号コンバータは、変換増幅器を有する、
付記１に記載の回路。
（付記１２）
差動信号を受信し、
前記差動信号をシングルエンド信号に変換し、
前記シングルエンド信号のフィードバックに基づき、前記差動信号を前記シングルエンド信号に変換するよう構成される信号コンバータのバイアスを設定して、前記シングルエンド信号の電圧レベルが目標電圧レベルにあるようにする
ことを有する方法。
（付記１３）
前記シングルエンド信号の前記目標電圧レベルに基づき、リファレンス電圧を持ったリファレンス信号を生成し、
前記リファレンス電圧を前記シングルエンド信号の平均ＤＣ電圧と比較し、
前記リファレンス電圧と前記平均電圧との比較に基づき前記信号コンバータのバイアスを設定する
ことを更に有する付記１２に記載の方法。
（付記１４）
前記シングルエンド信号を負荷回路へ出力するよう構成される出力端子と前記信号コンバータとの間に結合される負荷バッファと略同じであるリファレンスバッファを用いて、前記リファレンス信号を生成する
ことを更に有する付記１３に記載の方法。
（付記１５）
前記リファレンスバッファは、前記負荷バッファと同じである、
付記１４に記載の方法。
（付記１６）
調整可能な電流源を用いて前記リファレンス電圧を設定すること
を更に有する付記１３に記載の方法。
（付記１７）
第１カウントとして、時間インターバルにわたって前記シングルエンド信号における論理１の数をカウントし、
第２カウントして、前記時間インターバルにわたって前記シングルエンド信号における論理０の数をカウントし、
前記第１カウントと前記第２カウントとの比較に基づき前記信号コンバータのバイアスを設定する
ことを更に有する付記１２に記載の方法。
（付記１８）
前記第１カウント及び前記第２カウントが前記時間インターバルにわたって等しいように、前記信号コンバータのバイアスを設定する
ことを更に有する付記１７に記載の方法。
（付記１９）
前記時間インターバルは、目標データバランシングレートに基づく、
付記１７に記載の方法。
（付記２０）
差動信号をシングルエンド信号に変換するよう構成される信号コンバータを選択し、
前記シングルエンド信号の電圧レベルが目標電圧レベルにあるように、前記シングルエンド信号のフィードバックに基づき前記信号コンバータのバイアスを設定するようバイアシング回路をモデリングする
ことを有する方法。
【符号の説明】
【００７７】
１００，２００，３００，４００  差動−シングルエンド信号変換回路
１０２，２０２  信号コンバータ
１０４，２０４，３０４，４０４  バイアシング回路
１０６，２０６  入力端子
１１０，２１０  出力端子
２１２，３１２          バッファ
２１４，４１４          エラー検出部
２１６，３１６          リファレンス生成部
２１８，３２０ａ，３２０ｂ          電流源
４０５ａ，４０５ｂ  カウンタ
【図１】
0006565488.tif 000002
【図２】
0006565488.tif 000003
【図３】
0006565488.tif 000004
【図４】
0006565488.tif 000005
【図５】
0006565488.tif 000006
【図６】
0006565488.tif 000007
【図７】
0006565488.tif 000008
【図８】
0006565488.tif 000009