(57)【特許請求の範囲】
【請求項１】
入力電圧信号が入力され、出力が可変利得増幅器の出力端子に接続された増幅用のトランジスタと、
電源電圧と前記出力端子との間に接続された可変抵抗と、
前記電源電圧と前記出力端子との間に接続された、抵抗と第１のインダクタからなる直列回路とを備えることを特徴とする可変利得増幅器。
【請求項２】
請求項１記載の可変利得増幅器において、
さらに、可変利得増幅器の出力端子と、前記直列回路の前記出力端子側の端子および前記可変抵抗の前記出力端子側の端子との間に、第２のインダクタを備えることを特徴とする可変利得増幅器。
【請求項３】
正相入力電圧信号が入力され、出力が可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、
逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、
電源電圧と前記逆相出力端子との間に接続された第１の可変抵抗と、
前記電源電圧と前記正相出力端子との間に接続された第２の可変抵抗と、
前記電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、
前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とする可変利得増幅器。
【請求項４】
請求項３記載の可変利得増幅器において、
さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子および前記第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタを備え、
可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子および前記第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とする可変利得増幅器。
【請求項５】
正相入力電圧信号が入力され、出力が可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、
逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、
前記逆相出力端子と前記正相出力端子との間に接続された可変抵抗と、
電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、
前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とする可変利得増幅器。
【請求項６】
請求項５記載の可変利得増幅器において、
さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子との間に、第３のインダクタを備え、
可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とする可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信システムの受信器で利用される増幅器の中で、入力信号強度の異なるシステムでの使用に対応するための可変利得増幅器に関するものである。特に利得を変化させた際に生じる増幅器の利得−周波数の曲線の形状変動を小さく抑える技術に関する。
【背景技術】
【０００２】
従来、増幅器の出力抵抗として定抵抗と可変抵抗を並列接続した回路を用いることで、可変利得増幅器を実現する回路例が報告されている（非特許文献１参照）。非特許文献１で報告されている可変利得増幅器は、出力抵抗として電源端子と接続される定抵抗と差動出力端子間に接続される可変抵抗とを用いることによって構成されている。
【０００３】
図９は単相化した従来の可変利得増幅器の構成例を示す回路図である。ここでは、説明を簡単にするため、ソース接地したトランジスタを有する構成を用いて説明する。可変利得増幅器は、ゲートが可変利得増幅器の入力端子に接続され、ドレインが可変利得増幅器の出力端子に接続され、ソースが負側電源電圧ＶSSに接続されたトランジスタＭ１と、可変利得増幅器の出力端子と正側電源電圧ＶDD間に接続された抵抗Ｒ1および可変抵抗Ｒvで構成されている。
【０００４】
図９の回路の入力端子に入力電圧信号Ｖinが与えられると、出力端子に現れる出力電圧信号Ｖoutは、次式で表すことができる。
【０００５】
【数１】
0006470213.tif 000002
【０００６】
ここで、ｇm1はトランジスタＭ１の相互コンダクタンス、ｒo1はトランジスタＭ１のドレイン抵抗であり、//は並列接続時の抵抗値を意味する。式（１）より、可変抵抗Ｒvの値が変化すると、増幅器の利得Ｖout／Ｖinが変化するため、可変利得機能が実現できることが分かる。
図９の回路中に用いられている可変抵抗Ｒvは、実際の電子回路では例えば図１０に示されるように、ゲイン制御電圧ＶGAINがゲートに入力されたトランジスタＭ２で実現できる。
【０００７】
図１０の例では、ゲイン制御電圧ＶGAINの電位が下がるほどトランジスタＭ２のソース−ドレイン間抵抗が小さくなる（ＶGAINを下げるにつれて、オフ動作→飽和動作→線形動作と変化し、数十ｋΩ超〜数Ω程度の範囲で抵抗値が可変可能である）ことを利用し、可変抵抗を実現している。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】N.A.Quadir et al.，“An Inductorless linear optical receiver for 20Gbaud/s (40Gb/s) PAM-4 modulation using 28nm CMOS”，ISCAS 2014
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１１は図１０に示した従来の可変利得増幅器を差動化した回路構成を示す図である。この可変利得増幅器は、ゲートが可変利得増幅器の正相入力端子に接続され、ドレインが可変利得増幅器の逆相出力端子に接続されたトランジスタＭ３と、ゲートが可変利得増幅器の逆相入力端子に接続され、ドレインが可変利得増幅器の正相出力端子に接続されたトランジスタＭ４と、可変利得増幅器の逆相出力端子と正側電源電圧ＶDD間に接続される抵抗Ｒ1および可変抵抗であるトランジスタＭ５と、可変利得増幅器の正相出力端子と正側電源電圧ＶDD間に接続される抵抗Ｒ2および可変抵抗であるトランジスタＭ６と、トランジスタＭ３，Ｍ４のソースと負側電源電圧ＶSS間に接続された電流源Ｉとから構成される。図１１におけるＶinpは正相入力電圧信号、Ｖinnは逆相入力電圧信号、Ｖoutpは正相出力電圧信号、Ｖoutnは逆相出力電圧信号、Ａ１は次段増幅器である。
【００１０】
ここでは、可変利得増幅器の出力端子（Ｖoutn，Ｖoutp）に次段増幅器Ａ１の入力容量Ｃ1，Ｃ2を想定した容量負荷を設けている。出力端子（Ｖoutn，Ｖoutp）に接続される容量負荷について次段増幅器Ａ１の入力容量Ｃ1，Ｃ2が支配的である場合を想定すると、例えば出力端子（Ｖoutn）に見えるインピーダンスＺoutn（ω）は、次式で表される。
【００１１】
【数２】
0006470213.tif 000003
【００１２】
式（２）におけるｒo3，ｒo5はそれぞれトランジスタＭ３，Ｍ５のドレイン抵抗である。可変利得増幅器では、利得変化時に周波数依存性を維持したまま、利得のみが変化することが望ましい。言い換えると、利得−周波数特性が、利得軸方向に平行移動するように変化することが望ましい。しかしながら、従来の可変利得増幅器では、出力端子の時定数が式（２）よりＣ1Ｒで決定され、この時定数の値がトランジスタＭ５のドレイン抵抗ｒo5が小さくなるほど小さくなるため、利得変化時に利得−周波数特性の形状が変化し、−３ｄＢ帯域（最大利得よりも３ｄＢ利得が低くなるところまでの周波数範囲）が大きく変化してしまうという課題があった。
【００１３】
図１２は６５ｎｍＣＭＯＳプロセスパラメタを用いて図１１の回路において、ゲイン制御電圧ＶGAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧ＶDDを１．５Ｖ、負側電源電圧ＶSSを０Ｖ、抵抗Ｒ1，Ｒ2の値を７０Ω、Ｐ型ＭＯＳトランジスタＭ５，Ｍ６のサイズＷpを２８μｍ、Ｎ型ＭＯＳトランジスタＭ３，Ｍ４のサイズＷnを４８μｍ、電流源Ｉの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ1，Ｃ2を２０ｆＦとしている。
【００１４】
図１２におけるＧ08はＶGAIN＝０．８Ｖのときの利得−周波数特性、Ｇ10はＶGAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ08’はＶGAIN＝０．８Ｖのときの利得−周波数特性を、直流利得（周波数０）がＶGAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。
図１２より、直流利得が低下するほど（ゲイン制御電圧ＶGAINが小さくなるほど）、利得−周波数の曲線の傾きが緩やかになり、−３ｄＢ帯域が大きくなっていることが確認される。
【００１５】
また、ＶGAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ10と、ＶGAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ08を平行移動させて直流利得をＶGAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ08’とを比較すると、曲線Ｇ08’に対し、曲線Ｇ10の形状が維持されているのは周波数範囲が１０ＧＨｚ以下と非常に狭く、広い周波数範囲において２つの曲線Ｇ08’，Ｇ10に乖離が見られ、周波数２０ＧＨｚにおいては０．５ｄＢ程度の乖離が見られる。
【００１６】
本発明は、上記課題を解決するためになされたもので、利得変化時の−３ｄＢ帯域の変化を抑えることができる可変利得増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の可変利得増幅器は、入力電圧信号が入力され、出力が可変利得増幅器の出力端子に接続された増幅用のトランジスタと、電源電圧と前記出力端子との間に接続された可変抵抗と、前記電源電圧と前記出力端子との間に接続された、抵抗と第１のインダクタからなる直列回路とを備えることを特徴とするものである。
また、本発明の可変利得増幅器の１構成例は、さらに、可変利得増幅器の出力端子と、前記直列回路の前記出力端子側の端子および前記可変抵抗の前記出力端子側の端子との間に、第２のインダクタを備えることを特徴とするものである。
【００１８】
また、本発明の可変利得増幅器は、正相入力電圧信号が入力され、出力が可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、電源電圧と前記逆相出力端子との間に接続された第１の可変抵抗と、前記電源電圧と前記正相出力端子との間に接続された第２の可変抵抗と、前記電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とするものである。
また、本発明の可変利得増幅器の１構成例は、さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子および前記第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタを備え、可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子および前記第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とするものである。
【００１９】
また、本発明の可変利得増幅器は、正相入力電圧信号が入力され、出力が可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、逆相入力電圧信号が入力され、出力が可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、前記逆相出力端子と前記正相出力端子との間に接続された可変抵抗と、電源電圧と前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、前記電源電圧と前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とするものである。
また、本発明の可変利得増幅器の１構成例は、さらに、可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子との間に、第３のインダクタを備え、可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子との間に、第４のインダクタを備えることを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、増幅用のトランジスタを備えた単相入力−単相出力型の可変利得増幅器において、電源電圧と可変利得増幅器の出力端子との間に、抵抗と第１のインダクタからなる直列回路を設けることにより、広い周波数範囲において利得−周波数の曲線形状を維持した状態で利得を制御することができ、利得変化時の−３ｄＢ帯域の変化を抑えることができる。
【００２１】
また、本発明では、単相入力−単相出力型の可変利得増幅器において、可変利得増幅器の出力端子と、直列回路の前記出力端子側の端子および可変抵抗の前記出力端子側の端子との間に、第２のインダクタを設けることにより、エンファシス特性を備えつつ、利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現することができる。
【００２２】
また、本発明では、増幅用の第１、第２のトランジスタを備えた差動入力−差動出力型の可変利得増幅器において、電源電圧と可変利得増幅器の逆相出力端子との間に、第１の抵抗と第１のインダクタからなる第１の直列回路を設け、電源電圧と可変利得増幅器の正相出力端子との間に、第２の抵抗と第２のインダクタからなる第２の直列回路を設けることにより、広い周波数範囲において利得−周波数の曲線形状を維持した状態で利得を制御することができ、利得変化時の−３ｄＢ帯域の変化を抑えることができる。
【００２３】
また、本発明では、差動入力−差動出力型の可変利得増幅器において、可変利得増幅器の逆相出力端子と、第１の直列回路の前記逆相出力端子側の端子および第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタを設け、可変利得増幅器の正相出力端子と、第２の直列回路の前記正相出力端子側の端子および第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタを設けることにより、エンファシス特性を備えつつ、利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現することができる。
【００２４】
また、本発明では、差動入力−差動出力型の可変利得増幅器において、第１、第２の可変抵抗を設ける代わりに、可変利得増幅器の逆相出力端子と正相出力端子との間に可変抵抗を設けることにより、可変抵抗の値が変化しても、逆相出力端子および正相出力端子の直流動作点が変化することのない可変利得増幅器を実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施の形態に係る可変利得増幅器の構成を示す回路図である。
【図２】本発明の第２の実施の形態に係る可変利得増幅器の構成を示す回路図である。
【図３】本発明の第２の実施の形態に係る可変利得増幅器の利得−周波数特性を示す図である。
【図４】本発明の第３の実施の形態に係る可変利得増幅器の構成を示す回路図である。
【図５】本発明の第４の実施の形態に係る可変利得増幅器の構成を示す回路図である。
【図６】本発明の第４の実施の形態に係る可変利得増幅器の利得−周波数特性を示す図である。
【図７】本発明の第５の実施の形態に係る可変利得増幅器の構成を示す回路図である。
【図８】本発明の第６の実施の形態に係る可変利得増幅器の構成を示す回路図である。
【図９】従来の可変利得増幅器の構成例を示す回路図である。
【図１０】図９の可変利得増幅器の実際の構成例を示す回路図である。
【図１１】図１０の可変利得増幅器を差動化した構成例を示す回路図である。
【図１２】図１１の可変利得増幅器の利得−周波数特性を示す図である。
【発明を実施するための形態】
【００２６】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る可変利得増幅器の構成を示す回路図である。本実施の形態の可変利得増幅器は、図１に示すように、ゲートが可変利得増幅器の入力端子（Ｖin）に接続され、ドレインが可変利得増幅器の出力端子（Ｖout）に接続され、ソースが負側電源電圧ＶSSに接続されたＮ型ＭＯＳトランジスタＭ１と、一端が正側電源電圧ＶDDに接続され、他端が出力端子（Ｖout）に接続された可変抵抗Ｒvと、正側電源電圧ＶDDと出力端子（Ｖout）間に直列に挿入された抵抗Ｒ1とインダクタＬ1とから構成される。
【００２７】
図１におけるＡ２は可変利得増幅器の出力端子（Ｖout）に接続された次段増幅器、Ｃ1は次段増幅器Ａ２の入力容量である。なお、図１０で説明したとおり、可変抵抗Ｒvは、ゲートにゲイン制御電圧ＶGAINが入力されるＰ型ＭＯＳトランジスタによって実現可能である。
【００２８】
図１では、可変利得増幅器の出力端子（Ｖout）に次段増幅器Ａ２の入力容量Ｃ1を想定した容量負荷を設けている。一般的な増幅器では、増幅段のトランジスタ（図１の例ではＭ１）を飽和領域（バイポーラトランジスタの場合は線形領域）で動作させるため、そのトランジスタのドレイン抵抗は非常に大きい値となり、抵抗Ｒ1に比べて充分大きい場合が多い。よって以後は説明を簡単にするため、可変利得増幅器の出力端子（Ｖout）から見えるインピーダンスとして増幅段トランジスタＭ１のドレイン抵抗は無視して考える。
【００２９】
可変抵抗Ｒvの値がＲ1＋ｊωＬ1に比べて充分に大きい場合、可変利得増幅器の出力端子（Ｖout）から見えるインピーダンスとしては、容量Ｃ1、および抵抗Ｒ1とインダクタＬ1との直列回路が支配的となり、Ｌ1によるインダクタピーキング効果による帯域延伸効果が得られる。一方で、可変抵抗Ｒvの値がＲ1＋ｊωＬ1に比べて充分に小さい場合には、可変利得増幅器の出力端子（Ｖout）から見えるインピーダンスは、容量Ｃ1および抵抗Ｒvが支配的となり、インダクタＬ1による帯域延伸効果は得られない。
【００３０】
すなわち、インダクタＬ1は可変利得増幅器の利得が大きいほど、より大きな帯域延伸効果を可変利得増幅器に与えることができ、従来課題であった低利得ほど利得−周波数の曲線の傾きが緩やかになるという現象を解消し、利得−周波数の曲線の形状を維持したままの利得変化が可能な可変利得増幅器を実現することができる。
【００３１】
なお、可変抵抗Ｒvの値を変化させた際に、可変利得増幅器の出力端子（Ｖout）の時定数が変化することに起因する利得−周波数の曲線の傾き変動（可変抵抗ＲVの値が大きくなると傾きが急になる）と、インダクタピーキングによる帯域延伸効果の増減に起因する利得−周波数の曲線の傾き変動（可変抵抗ＲVの値が大きくなると傾きが緩やかになる）が相殺されるような値のＬ1を用いた際に、利得−周波数の曲線の形状変動を最も抑制した利得変化が可能となる。
【００３２】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図２は本発明の第２の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図１に示した可変利得増幅器を差動化した回路構成を示す図である。本実施の形態の可変利得増幅器は、ゲートが可変利得増幅器の正相入力端子（Ｖinp）に接続され、ドレインが可変利得増幅器の逆相出力端子（Ｖoutn）に接続されたＮ型ＭＯＳトランジスタＭ３と、ゲートが可変利得増幅器の逆相入力端子（Ｖinn）に接続され、ドレインが可変利得増幅器の正相出力端子（Ｖoutp）に接続されたＮ型ＭＯＳトランジスタＭ４と、ゲートにゲイン制御電圧ＶGAINが入力され、ソースが正側電源端子ＶDDに接続され、ドレインが逆相出力端子（Ｖoutn）に接続されたＰ型ＭＯＳトランジスタＭ５と、ゲートにゲイン制御電圧ＶGAINが入力され、ソースが正側電源端子ＶDDに接続され、ドレインが正相出力端子（Ｖoutp）に接続されたＰ型ＭＯＳトランジスタＭ６と、正側電源電圧ＶDDと逆相出力端子（Ｖoutn）間に直列に挿入された抵抗Ｒ1とインダクタＬ1と、正側電源電圧ＶDDと正相出力端子（Ｖoutp）間に直列に挿入された抵抗Ｒ2とインダクタＬ2と、トランジスタＭ３，Ｍ４のソースと負側電源電圧ＶSS間に接続された電流源Ｉとから構成される。
【００３３】
本実施の形態では、ゲートにゲイン制御電圧ＶGAINが入力されるトランジスタＭ５，Ｍ６によって可変抵抗を実現している。
図１１と同様に、Ｖinpは正相入力電圧信号、Ｖinnは逆相入力電圧信号、Ｖoutpは正相出力電圧信号、Ｖoutnは逆相出力電圧信号、Ａ１は次段増幅器である。
【００３４】
図３は６５ｎｍＣＭＯＳプロセスパラメタを用いて図２の回路において、ゲイン制御電圧ＶGAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧ＶDDを１．５Ｖ、負側電源電圧ＶSSを０Ｖ、抵抗Ｒ1，Ｒ2の値を７０Ω、インダクタＬ1，Ｌ2の値を２５０ｐＨ、Ｐ型ＭＯＳトランジスタＭ５，Ｍ６のサイズＷpを２８μｍ、Ｎ型ＭＯＳトランジスタＭ３，Ｍ４のサイズＷnを４８μｍ、電流源Ｉの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ1，Ｃ2を２０ｆＦとしている。
【００３５】
図１２と同様に、Ｇ08はＶGAIN＝０．８Ｖのときの利得−周波数特性、Ｇ10はＶGAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ08’はＶGAIN＝０．８Ｖのときの利得−周波数特性を、直流利得がＶGAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。
図１２と図３を比較すると、本実施の形態の構成を用いることで広い周波数範囲において利得−周波数の曲線の形状を維持した状態で利得を制御できていることが確認できる。
【００３６】
また、ＶGAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ10と、ＶGAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ08を平行移動させて直流利得をＶGAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ08’とを比較すると、０〜３０ＧＨｚ程度までの広い周波数帯において曲線Ｇ08’に対して曲線Ｇ10の形状がほぼ一致した理想的な利得変化が実現できていることが分かる。
【００３７】
図１２に示した従来の可変利得増幅器のシミュレーション結果では、ＶGAIN＝０．８Ｖのときの−３ｄＢ帯域４６．０ＧＨｚに対して、ＶGAIN＝１．０Ｖのときの−３ｄＢ帯域が３４．６ＧＨｚとなり、３２．９％変化していた。これに対して、本実施の形態のシミュレーション結果では、ＶGAIN＝０．８Ｖのときの−３ｄＢ帯域７５．７ＧＨｚに対して、ＶGAIN＝１．０Ｖのときの−３ｄＢ帯域が６２．８ＧＨｚとなり、帯域の変化率が２０．５％まで低減され、理想的な利得変化に近付いていることが分かる。
【００３８】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図４は本発明の第３の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図１と同一の構成には同一の符号を付してある。図１に示した第１の実施形態との構成の差分は、可変利得増幅器の出力端子（Ｖout）と、抵抗Ｒ1とインダクタＬ1からなる直列回路の出力端子（Ｖout）側の端子および可変抵抗Ｒvの出力端子（Ｖout）側の端子との間に、インダクタＬ3を更に備えている点である。
【００３９】
第１の実施の形態では、可変抵抗Ｒvが充分に小さくなった場合には、インダクタピーキングによる帯域延伸効果がほぼ無くなる回路構成であったため、利得−周波数特性がほぼ平坦、かつ利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現する回路構成であった。
これに対して、本実施の形態では、インダクタＬ3を設けることで、高周波帯を強調するエンファシス特性を備えつつ、利得−周波数の曲線の形状変動を抑制した可変利得増幅器を実現する。
【００４０】
図４では、可変抵抗Ｒvの値がＲ1＋ｊωＬ1に比べて充分に小さい場合には、インダクタＬ3による帯域延伸効果が得られ、可変抵抗Ｒvの値がＲ1＋ｊωＬ1に比べて充分に大きい場合には、インダクタＬ1およびＬ3による帯域延伸効果が得られる。つまり、インダクタＬ3による帯域延伸効果は可変抵抗Ｒvの値に寄らず常に得られるため、可変抵抗Ｒvが充分に小さい場合の可変利得増幅器の利得−周波数特性に高周波帯を強調するエンファシス特性を与えることが可能となる。
【００４１】
また、第１の実施の形態と同様に、可変抵抗Ｒvの値を変化させた際に出力端子（Ｖout）の時定数が変化することに起因する利得−周波数の曲線の傾き変動（可変抵抗ＲVの値が大きくなると傾きが急になる）と、インダクタピーキングによる帯域延伸効果の増減に起因する利得−周波数の曲線の傾き変動（可変抵抗ＲVの値が大きくなると傾きが緩やかになる）が相殺されるような値のインダクタＬ1を用いることで、利得−周波数の曲線の形状変動を最も抑制した可変利得増幅器を実現することができる。
【００４２】
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図５は本発明の第４の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図４に示した可変利得増幅器を差動化した回路構成を示す図である。図２に示した第２の実施形態との構成の差分は、可変利得増幅器の逆相出力端子（Ｖoutn）と、抵抗Ｒ1とインダクタＬ1からなる直列回路の逆相出力端子（Ｖoutn）側の端子およびＰ型ＭＯＳトランジスタＭ５のドレイン（第１の可変抵抗の逆相出力端子（Ｖoutn）側の端子）との間に、インダクタＬ3を備え、可変利得増幅器の正相出力端子（Ｖoutp）と、抵抗Ｒ2とインダクタＬ2からなる直列回路の正相出力端子（Ｖoutp）側の端子およびＰ型ＭＯＳトランジスタＭ６のドレイン（第２の可変抵抗の正相出力端子（Ｖoutp）側の端子）との間に、インダクタＬ4を備えている点である。
【００４３】
図６は６５ｎｍＣＭＯＳプロセスパラメタを用いて図５の回路において、ゲイン制御電圧ＶGAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧ＶDDを１．５Ｖ、負側電源電圧ＶSSを０Ｖ、抵抗Ｒ1，Ｒ2の値を７０Ω、インダクタＬ1，Ｌ2の値を４００ｐＨ、インダクタＬ3，Ｌ4の値を１００ｐＨ、Ｐ型ＭＯＳトランジスタＭ５，Ｍ６のサイズＷpを２８μｍ、Ｎ型ＭＯＳトランジスタＭ３，Ｍ４のサイズＷnを４８μｍ、電流源Ｉの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ1，Ｃ2を２０ｆＦとしている。
【００４４】
図１２と同様に、Ｇ08はＶGAIN＝０．８Ｖのときの利得−周波数特性、Ｇ10はＶGAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ08’はＶGAIN＝０．８Ｖのときの利得−周波数特性を、直流利得がＶGAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。
【００４５】
図１２と図６を比較すると、本実施の形態の可変利得増幅器を用いることによって、エンファシス特性を備えつつ、広い周波数範囲において利得−周波数の曲線形状を維持した状態で利得を制御できていることが分かる。本実施の形態におけるエンファシス量は、ＶGAIN＝１．０Ｖのときで２．８ｄＢ、ＶGAIN＝０．８Ｖのときで２．９ｄＢであった。
【００４６】
また、ＶGAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ10と、ＶGAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ08を平行移動させて直流利得をＶGAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ08’とを比較すると、０〜２５ＧＨｚ程度までの広い周波数帯において曲線Ｇ08’に対して曲線Ｇ10の形状がほぼ一致した理想的な利得変化が実現できていることが分かる。
【００４７】
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図７は本発明の第５の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図２と同一の構成には同一の符号を付してある。図２に示した第２の実施形態との構成の差分は、差動回路の差動対トランジスタＭ３，Ｍ４の出力抵抗の一部として可変抵抗（トランジスタＭ５，Ｍ６）を設ける代わりに、可変抵抗Ｒvaを差動回路の差動抵抗として設けている点である。すなわち、可変抵抗Ｒvaは、可変利得増幅器の逆相出力端子（Ｖoutn）と正相出力端子（Ｖoutp）間に設けられる。
【００４８】
第１〜第４の実施の形態の構成では、可変抵抗に直流電流が流れる接続形態であったため、可変抵抗の抵抗値が変化することでＩＲドロップによる電圧降下量が変化し、結果として出力端子（Ｖout，Ｖoutn，Ｖoutp）の直流動作点が変化するという課題があった。
これに対して、本実施の形態では、可変抵抗Ｒvaに直流電流が流れないため、可変抵抗Ｒvaの抵抗値が変化しても、逆相出力端子（Ｖoutn）および正相出力端子（Ｖoutp）の直流動作点が変化することは無い。
【００４９】
一方で、可変抵抗Ｒvaは逆相出力端子（Ｖoutn）および正相出力端子（Ｖoutp）から見て差動抵抗として見えるため、可変抵抗Ｒvaの抵抗値を変化させることで交流的には増幅器の出力抵抗の値が変化し、これまでの実施の形態と同様に可変利得機能を実現することができる。
【００５０】
他の実施の形態と同様に、可変抵抗Ｒvaは、例えばゲートにゲイン制御電圧ＶGAINが入力され、ソースが逆相出力端子（Ｖoutn）に接続され、ドレインが正相出力端子（Ｖoutp）に接続されたＰ型ＭＯＳトランジスタによって実現することができる。
【００５１】
［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。図８は本発明の第６の実施の形態に係る可変利得増幅器の構成を示す回路図であり、図２、図７と同一の構成には同一の符号を付してある。図７に示した第５の実施形態との構成の差分は、可変利得増幅器の逆相出力端子（Ｖoutn）と、抵抗Ｒ1とインダクタＬ1からなる直列回路の逆相出力端子（Ｖoutn）側の端子との間に、インダクタＬ3を備え、可変利得増幅器の正相出力端子（Ｖoutp）と、抵抗Ｒ2とインダクタＬ2からなる直列回路の正相出力端子（Ｖoutp）側の端子との間に、インダクタＬ4を備えている点である。
このような構成により、本実施の形態では、第４の実施の形態で説明した効果を得ると共に、第５の実施の形態で説明した効果を得ることができる。
【００５２】
なお、第１〜第６の実施の形態では、Ｐ型ＭＯＳトランジスタを用いて可変抵抗を実現する構成例を示したが、Ｎ型ＭＯＳトランジスタ、Ｐ型またはＮ型ＭＯＳトランジスタと定抵抗の直列接続など、抵抗値が可変できる回路であれば、Ｐ型ＭＯＳトランジスタに限るものではない。
【００５３】
また、第１〜第６の実施の形態では、増幅用のトランジスタ（Ｍ１，Ｍ３，Ｍ４）および可変抵抗用のトランジスタ（Ｍ５，Ｍ６）としてＭＯＳトランジスタを用いた構成を示したが、これに限るものではなく、バイポーラトランジスタを用いてもよい。
【００５４】
また、第１〜第６の実施の形態では、増幅用のトランジスタについて全てソース端子を接地した構成を示したが、これに限るものではなく、抵抗を介して接地する、あるいは抵抗と容量の並列回路を介して接地する構成も考え得る。
【産業上の利用可能性】
【００５５】
本発明は、可変利得増幅器に適用することができる。
【符号の説明】
【００５６】
Ｍ１，Ｍ３〜Ｍ６…トランジスタ、Ｒ1，Ｒ2…抵抗、Ｒv，Ｒva…可変抵抗、Ｌ1〜Ｌ4…インダクタ、Ｉ…電流源。
【図１】
0006470213.tif 000004
【図２】
0006470213.tif 000005
【図３】
0006470213.tif 000006
【図４】
0006470213.tif 000007
【図５】
0006470213.tif 000008
【図６】
0006470213.tif 000009
【図７】
0006470213.tif 000010
【図８】
0006470213.tif 000011
【図９】
0006470213.tif 000012
【図１０】
0006470213.tif 000013
【図１１】
0006470213.tif 000014
【図１２】
0006470213.tif 000015