(57)【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
（ａ）前記半導体装置内にドリフト層（２）を形成する第１の導電型の低濃度ドープ層を有するワイドバンドギャップ基板製品（１０）を準備する工程であって、前記基板製品（１０）は、第１の面（１２）および前記第１の面（１２）に対向する第２の面（１４）を有し、前記低濃度ドープ層は、前記第１の面（１２）上に配置される工程と、
（ｂ）次いで、前記第１の面（１２）上に、前記ドリフト層（２）より高いドーピング濃度を有する前記第１の導電型のソース領域（３）をソース領域深さ（３０）にまで形成し、チャネル層深さ（４０）を有し、前記ソース領域（３）を前記第１の面（１２）に平行な横方向に取り囲み、それによって前記ソース領域（３）を前記ドリフト層（２）から前記横方向に分離する、前記第１の導電型とは異なる第２の導電型の少なくとも１つのチャネル層（４，４’）を形成し、かつ少なくとも前記チャネル層深さ（４０）と同じ深さの井戸層深さ（５０）を有し、前記少なくとも１つのチャネル層（４，４’）よりも高いドーピング濃度を有し、前記第１の面（１２）に対向する井戸層の面上の前記ドリフト層（２）から前記ソース領域（３）を分離する、前記第２の導電型の井戸層（５）を形成する工程と、
（ｃ）工程（ｂ）後に、前記第１の面（１２）上に連続マスク層を適用し、次いで、前記連続マスク層を介して材料を除去し、それによって前記井戸層（５）およびソース領域（３）の中心エリアにプラグマスク開口部を有するプラグマスクを、前記ソース層深さ（３０）と少なくとも同じ深さであって、前記井戸層深さ（５０）ほど深くない深さに形成し、それによって前記ソース領域（３）を２つのソース領域（３，３’）に分割し、前記プラグマスク開口部に前記第２の導電型のプラグ（６）を形成するように、前記第１の面（１２）上に前記第２の導電型のドーパントを適用し、前記プラグ（６）は、前記井戸層深さ（５０）と少なくとも同じ深さであるプラグ深さ（６０）に延在し、前記井戸層（５，５’）よりも高いドーピング濃度を有し、それによって前記プラグ（６）を形成することによって前記井戸層（５）を２つの井戸層（５，５’）に分割する工程と、
（ｄ）工程（ｃ）後に、前記第１の面（１２）上に２つのゲート電極（７）を形成し、２つのゲート電極（７）のそれぞれが絶縁層によって任意のドープ層から分離される工程と、
（ｅ）工程（ｃ）後に、前記第１の面（１２）上にオーミック接点として第１の主電極（９）を形成して、前記ソース領域（３，３’）、前記井戸層（５，５’）、および前記プラグ（６）に接触する工程とを含み、
工程（ｂ）において、最初に、チャネル層（４）を形成するための開口部を有する第１のマスク（４２）を適用し、
次いで、前記チャネル層（４）を形成するための前記第２の導電型の第１のドーパント（４１）を前記チャネル層深さ（４０）にまで適用し、
次いで、前記第１のマスク（４２）の前記側面上に更なる層を適用し、更なる層によって前記開口部を狭くし、それによって第２のマスク（３２）を形成し、
次いで、前記ソース領域（３）を形成するための前記第１の導電型の第２のドーパント（３１）を前記ソース領域深さ（３０）にまで適用し、
次いで、前記少なくとも１つの井戸層（５，５’）を形成するための前記第２の導電型の第３のドーパント（５１）を前記井戸層深さ（５０）にまで適用することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、工程（ｂ）において、
多結晶シリコン層（４４）を含む層の連続スタックを形成する前記第１のマスク（４２）を形成し、チャネル層（４）を形成するための開口部を有する前記第１のマスク（４２）を形成するように、前記層のスタックから材料を除去し、
狭い開口部を有する前記第２のマスクを形成するように前記開口部で前記上面および前記側面で前記多結晶シリコン層（４４）を覆う更なる酸化物層（４５）を形成する前記第２のマスク（３２）を形成することを特徴とする方法。
【請求項３】
請求項１に記載の半導体装置の製造方法であって、工程（ｂ）において、
多結晶シリコン層（４４）を含む層の連続スタックを形成する前記第１のマスク（４２）を形成し、チャネル層（４）を形成するための開口部を有する前記第１のマスク（４２）を形成するように前記層のスタックから材料を除去し、
連続層としてトップマスク層（４９）を適用する前記第２のマスク（３２）を形成し、保護マスクなしでエッチング工程を行い、それによって前記第１のマスク（４２）上および前記基板製品（１０）との界面の開口部内で前記トップマスク層（４９）を除去し、トップマスク層（４９）材料は、狭い開口部を有する前記第２のマスクを形成するように前記開口部の側面に残ることを特徴とする方法。
【請求項４】
半導体装置の製造方法であって、
（ａ）前記半導体装置内にドリフト層（２）を形成する第１の導電型の低濃度ドープ層を有するワイドバンドギャップ基板製品（１０）を準備する工程であって、前記基板製品（１０）は、第１の面（１２）および前記第１の面（１２）に対向する第２の面（１４）を有し、前記低濃度ドープ層は、前記第１の面（１２）上に配置される工程と、
（ｂ）次いで、前記第１の面（１２）上に、前記ドリフト層（２）より高いドーピング濃度を有する前記第１の導電型のソース領域（３）をソース領域深さ（３０）にまで形成し、チャネル層深さ（４０）を有し、前記ソース領域（３）を前記第１の面（１２）に平行な横方向に取り囲み、それによって前記ソース領域（３）を前記ドリフト層（２）から前記横方向に分離する、前記第１の導電型とは異なる第２の導電型の少なくとも１つのチャネル層（４，４’）を形成し、かつ少なくとも前記チャネル層深さ（４０）と同じ深さの井戸層深さ（５０）を有し、前記少なくとも１つのチャネル層（４，４’）よりも高いドーピング濃度を有し、前記第１の面（１２）に対向する井戸層の面上の前記ドリフト層（２）から前記ソース領域（３）を分離する、前記第２の導電型の井戸層（５）を形成する工程と、
（ｃ）工程（ｂ）後に、前記第１の面（１２）上に連続マスク層を適用し、次いで、前記連続マスク層を介して材料を除去し、それによって前記井戸層（５）およびソース領域（３）の中心エリアにプラグマスク開口部を有するプラグマスクを、前記ソース層深さ（３０）と少なくとも同じ深さであって、前記井戸層深さ（５０）ほど深くない深さに形成し、それによって前記ソース領域（３）を２つのソース領域（３，３’）に分割し、前記プラグマスク開口部に前記第２の導電型のプラグ（６）を形成するように、前記第１の面（１２）上に前記第２の導電型のドーパントを適用し、前記プラグ（６）は、前記井戸層深さ（５０）と少なくとも同じ深さであるプラグ深さ（６０）に延在し、前記井戸層（５，５’）よりも高いドーピング濃度を有し、それによって前記プラグ（６）を形成することによって前記井戸層（５）を２つの井戸層（５，５’）に分割する工程と、
（ｄ）工程（ｃ）後に、前記第１の面（１２）上に２つのゲート電極（７）を形成し、２つのゲート電極（７）のそれぞれが絶縁層によって任意のドープ層から分離される工程と、
（ｅ）工程（ｃ）後に、前記第１の面（１２）上にオーミック接点として第１の主電極（９）を形成して、前記ソース領域（３，３’）、前記井戸層（５，５’）、および前記プラグ（６）に接触する工程とを含み、
工程（ｂ）において、前記ソース領域（３）を形成するための開口部を有する前記第１の面（１２）上にソース領域マスク（３４）を適用し、ソース領域マスク（３４）は、第１のマスク層（３５）および前記第１のマスク層（３５）上の第２のマスク層（３６）を含み、前記第１のマスク層（３５）は、前記第２のマスク層（３６）より高いエッチング選択性を有し、
次いで、前記ソース領域（３）を形成するために前記第１の導電型の第２のドーパント（３１）を、前記ソース領域深さ（３０）にまで適用し、
次いで、前記井戸層（５）を形成するための前記第２の導電型の第３のドーパント（５１）を前記井戸層深さ（５０）にまで適用し、
前記第１の面（１２）上にエッチング工程を行って、エッチングによって前記第１のマスク層（３５）は、前記開口部で前記第２のマスク層（３６）よりもさらに除去され、
前記第２のマスク層（３６）を除去し、前記残留する第１のマスク層（３５’）は、チャネル層マスク（４６）を形成し、
次いで、２つのチャネル層（４，４’）を形成するための前記第２の導電型の第１のドーパント（４１）を前記チャネル層深さ（４０）にまで適用することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置の製造方法であって、
工程（ｃ）において、前記少なくとも１つの井戸層（５，５’）のドーピング濃度の少なくとも１０倍であるドーピング濃度を有する前記プラグ（６）を形成することを特徴とする方法。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体装置の製造方法であって、
前記少なくとも１つの井戸層（５，５’）のドーピング濃度の１０倍から１００倍であるドーピング濃度を有する前記プラグ（６）を形成することを特徴とする方法。
【請求項７】
請求項１乃至６のいずれか１項に記載の半導体装置の製造方法であって、
工程（ｃ）において、前記プラグマスク開口部は、開口サイズが前記基板製品（１０）に向かって減少するように、０°〜６０°の前記第１の面（１２）に垂直な平面からの角度αを有することを特徴とする方法。
【請求項８】
請求項１乃至７のいずれか１項に記載の半導体装置の製造方法であって、
工程（ｂ）において、前記少なくとも１つのチャネル層（４，４’）のドーピング濃度の少なくとも１０倍であるドーピング濃度を有する前記井戸層（５）を形成することを特徴とする方法。
【請求項９】
請求項１乃至８のいずれか１項に記載の半導体装置の製造方法であって、
工程（ｂ）において、前記少なくとも１つのチャネル層（４，４’）のドーピング濃度の１０倍から１００倍であるドーピング濃度を有する前記井戸層（５）を形成することを特徴とする方法。
【請求項１０】
請求項１乃至９のいずれか１項に記載の半導体装置の製造方法であって、
工程（ｂ）において、１×１０１７〜１×１０２１ｃｍ−３のドーピング濃度を有する前記井戸層（５）を形成することを特徴とする方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法であって、
工程（ｂ）において、１×１０１８〜１×１０２０ｃｍ−３のドーピング濃度を有する前記井戸層（５）を形成することを特徴とする方法。
【請求項１２】
請求項１〜１１のいずれか１項に記載の半導体装置の製造方法であって、
工程（ｂ）において、１×１０１６〜１×１０１８ｃｍ−３のドーピング濃度を有する前記少なくとも１つのチャネル層（４，４’）を形成することを特徴とする方法。
【請求項１３】
請求項１〜１２のいずれか１項に記載の半導体装置の製造方法であって、
工程（ｃ）において、２×１０１７〜２×１０２１ｃｍ−３または１×１０１９〜２×１０２１ｃｍ−３のドーピング濃度を有する前記プラグ（６）を形成することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーエレクトロニクスの分野に関し、より特定的には、半導体装置を製造する方法に関する。
【背景技術】
【０００２】
図２１では、従来技術のＭＯＳＦＥＴ１００が、ＵＳ７０７４６４３Ｂ２から知られているように示されている。従来技術のＭＯＳＦＥＴ１００は、ｎ＋シリコンカーバイド（ＳｉＣ）基板８０からなり、第１の主面２０と第２の主面２２との間にｎ−ドープドリフト層２を含む。第１の主面２０上には、２つのｎ＋＋ドープソース領域３，３’が配置されており、２つのｎ＋＋ドープソース領域のそれぞれは、ｐドープチャネル層４，４’によって横方向（すなわち、第１の主面２０に平行な方向）にドリフト層２から分離されており、ｐ＋井戸層５，５’によって第１の主面２０と対向する面上に形成されており、チャネル層４，４’よりも高濃度でドープされている。チャネル層４，４’および井戸層５，５’で囲まれたこのような２つのソース領域３，３’間には、ｐ＋＋ドープコンタクト層６５が配置されており、ソース領域に横方向に延在する。ドーピング濃度が高いため、ｐ＋＋ドープコンタクト層は、第１の主電極９（ソース電極）に良好なオーミック接点をもたらす。コンタクト層６５は、井戸層５，５’ほど深さが深くないコンタクト層深さ６７まで空間的に（即ち、第１の主面２０に対して垂直な深さ方向に）延在するが、井戸層５，５’をソース電極９に接続するために井戸層５，５’に電気的および機械的に接触する浅い層である。コンタクト層６５は、ソース領域３，３’およびチャネル層４，４’と重なり、その結果、コンタクト層６５が第１の主電極９と接する唯一のｐドープ層となる。
【０００３】
同様の従来技術の装置は、ＵＳ２０１０／２００９３１Ａ１から知られており、この文献は、ｐ井戸構造およびｐ＋プラグを有するＳｉＣ  ＭＯＳＦＥＴを示す。プラグがｎソース領域と重ならないようにｎソース領域、井戸層、およびプラグの間に三重点があり、さらに、プラグは第１の主電極と接触する唯一のｐドープ層である。
【０００４】
ＵＳ２０１２／２０５６７０Ａ１は、ソース領域よりも深いところに配置されているが、ｐチャネル層に埋め込まれた、高濃度Ｐドーププラグを有するＳｉＣ  ＭＩＳＦＥＴを開示している。さらに、エミッタ電極は、ソース領域および高濃度ドーププラグのみに接触する。ＪＰ２０１０−２６７７６２は、高濃度ドーププラグを有するシリコンカーバイドＭＯＳＦＥＴの他の製造方法を開示する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発明の開示
本発明の目的は、改善された電気的特性を有するパワー半導体装置を製造する方法を提供することである。
【課題を解決するための手段】
【０００６】
パワー半導体装置を製造する方法は、
（ａ）半導体装置内にドリフト層を形成する第１の導電型の低濃度ドープ層を有するワイドバンドギャップ基板を準備する工程であって、基板は、第１の面および第１の面に対向する第２の面を有し、低濃度ドープ層は、第１の面上に配置される工程と、
（ｂ）次いで、第１の面上に、ドリフト層より高いドーピング濃度を有する第１の導電型のソース領域をソース領域深さにまで形成し、チャネル層深さを有し、ソース領域を第１の面に平行な横方向に取り囲み、それによってソース領域をドリフト層から横方向に分離する、第１の導電型とは異なる第２の導電型の少なくとも１つのチャネル層を形成し、かつ少なくともチャネル層深さと同じ深さの井戸層深さを有し、少なくとも１つのチャネル層よりも高いドーピング濃度を有し、第１の面に対向する井戸層の面上のドリフト層からソース領域を分離する、第２の導電型の井戸層を形成する工程と、
（ｃ）工程（ｂ）後に、第１の面上に連続マスク層を適用し、次いで、連続マスク層を介して材料を除去し、それによって井戸層およびソース領域の中心エリアにプラグマスク開口部を有するプラグマスクを、ソース層深さと少なくとも同じ深さであって、井戸層深さほど深くない深さに形成し、それによってソース領域を２つのソース領域に分割し、プラグマスク開口部に第２の導電型のプラグを形成するように、第１の面上に第２の導電型のドーパントを適用し、プラグは、井戸層深さと少なくとも同じ深さであるプラグ深さに延在し、井戸層よりも高いドーピング濃度を有し、それによってプラグを形成することによって井戸層を２つの井戸層に分割する工程と、
（ｄ）工程（ｃ）後に、第１の面上に２つのゲート電極を形成し、２つのゲート電極のそれぞれが絶縁層によって任意のドープ層から分離される工程と、
（ｅ）工程（ｃ）後に、第１の面上にオーミック接点として第１の主電極を形成して、ソース領域、井戸層、およびプラグに接触する工程とを含む。
【０００７】
工程（ｂ）において、最初にチャネル層を形成するための開口部を有する第１のマスクを適用することができる。次いで、チャネル層を形成するための第２の導電型の第１のドーパントをチャネル層深さに適用する。次いで、第１のマスクの側面上に更なる層を適用し、更なる層によって開口部を狭くし、それによって第２のマスクを形成する。次いで、ソース領域を形成するための第１の導電型の第２のドーパントをソース領域深さに適用する。次いで、少なくとも１つの井戸層を形成するための第２の導電型の第３のドーパントを井戸層深さにまで適用する。
【０００８】
代替的な実施形態では、工程（ｂ）において、ソース領域を形成するための開口部を有する第１の面にソース領域マスクを適用してもよく、ソース領域マスクは、第１のマスク層および第１のマスク層上の第２のマスク層を含み、第１のマスク層は、第２のマスク層よりも高いエッチング選択性を有する。次いで、ソース領域を形成するために第１の導電型の第２のドーパントをソース領域深さにまで適用する。次いで、第２の導電型の第３のドーパントが、井戸層深さにまで井戸層を形成するために適用される。その後、第１の面上でエッチング工程が行われ、エッチングによって、第１のマスク層は、開口部で第２のマスク層よりもさらに除去される。次いで、第２のマスク層を除去し、ここで、残りの第１のマスク層がチャネル層マスクを形成する。次いで、第２の導電型の第１のドーパントをチャネル層深さにまで２つのチャネル層を形成するために適用する。
【０００９】
このような製造方法の利点は、２つの第１の側面層、すなわちソース領域および井戸層を同じマスクを介して製造することができることである。さらに、ソース領域および井戸層は、チャネル層を形成するために使用されるマスクに自己整合されるマスクを介して製造されてもよく、またはその逆に、すなわち、チャネル層は、マスクを介して製造されてもよく、ソース領域および井戸層を形成するために使用されるマスクに自己整合され、その結果、すべての第１の側面層が同じマスクまたは自己整合マスクを介して製造可能であり、これらの層の位置決め精度が高くなり、製造方法を単純化し、第１の側面層を互いに整列させるための任意の特別な整列手順の重複のためである。自己整合層の形成と共に、方法は、両方が同一の導電型を有するチャネルおよび井戸層を、別個の注入／堆積工程で形成することを可能にするので、その結果、同じ導電型のこれらの層のドーピング濃度は、別個に最適化され、より多くの設計自由度を付与する。
【００１０】
ＭＯＳ（金属酸化物半導体）セルは、予め領域によって形成される。深い高濃度ドーププラグは、井戸層への接触を向上する。その深さは、少なくとも井戸層深さと同じであり、ＭＯＳセルのチャネル層を電界のピークから保護し、ＭＯＳセルの中心の下、すなわちプラグの位置の下で最も高い。これは、望ましくない寄生動作（ＭＯＳＦＥＴの場合には寄生トランジスタおよびＩＧＢＴの場合には寄生サイリスタ）を回避し、短チャネル効果（図２６参照）を減少させる。この図２６では、３００ｎｍ幅のチャネル（ソース領域とドリフト層との間のチャネル層の延長部である）に対して、漏れ電流がアバランシェ降伏電圧よりも小さい順方向ブロッキング電圧に対して急激に上昇し、装置の早期の故障を引き起こす。同じチャネル幅を有する本発明のＭＯＳＦＥＴにおいては、ブレークダウンをより高い順方向ブロッキング電圧にシフトさせることができる。
【００１１】
加えて、ゲート絶縁体における電界の強さは、プラグによって低減され、その影響はより深いプラグにおいて顕著である。図２２〜図２５は、装置のＭＯＳセルの異なる面を通る電界を示す。図２２〜図２５において、プラグ深さはｐ井戸層の深さに対して付与されている。“従来技術”は、プラグがｐ−井戸層ほど深くないことを意味する。“Ｄ１”はプラグおよびｐ−井戸層が同じ深さを有することを意味する。“Ｄ２”はプラグ深さが井戸層深さの１．５倍であることを意味し、“Ｄ３”はプラグ深さが井戸層深さの２倍であることを意味する。
【００１２】
図２２は、２つのＭＯＳセルの間の第１の主面から第２の主面への電界を示す（図２の線Ａ−Ａに沿った切断部）。図２３は、ゲート電極７の第１の絶縁層７２とドリフト層２（図２２の点線領域）との界面における図２２からの詳細図である。この図から明らかなように、広いバンドギャップ材料およびゲート電極の絶縁層（例えばゲート酸化物）において電界が低減される。図２４は、第１の主面に平行な面（図２の線Ｂ−Ｂに沿って切断部）における電界を示し、チャネル層の非空乏領域４７およびチャネル層の空乏領域４８における電界を示す。図２５は、図２の線Ｃ−Ｃに沿った電界を示し、この面は線Ａ−Ａに平行でチャネル層を通る。全ての平面について、電場の大幅な減少が明らかであり、この効果はさらに大きく、これは、井戸層深さと比較してより小さいプラグ深さを有する従来技術の装置におけるプラグのためである。
【００１３】
プラグのドーピング濃度が高いため、第１の主電極に対して良好なオーミック接点が確立される。低濃度ドープｎ−ドリフト層のドーパントおよび井戸層のｐ＋ドーパントのみが存在するエリアにプラグが形成されるので、ｐ＋＋ドーパントの過補償は不要であり、完全なｐ＋＋ドーパントは、効果的なドーピングに寄与する（ｎ−ドリフト層のドーピングを過補償する必要性はほとんどない）。
【００１４】
本発明の主題のさらに好ましい実施形態は、従属請求項に開示されている。
本発明の主題は、添付図面を参照して、以下の本文においてより詳細に説明される。
【図面の簡単な説明】
【００１５】
【図１】本発明のＩＧＢＴを示す。
【図２】本発明のＭＯＳＦＥＴを示す。
【図３】ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図４】別の製造工程（ａ）を示す。
【図５】ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図６】ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図７】ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図８】ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図９】ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図１０】ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図１１】図１０の破線円からの詳細を示す。
【図１２】ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図１３】図１２の半製造装置の代替例を示す。
【図１４】別の製造方法の製造工程（工程（ｂ））を示す。
【図１５】別の製造方法の製造工程（工程（ｂ））を示す。
【図１６】ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図１７】ワイドバンドギャップ半導体装置（ＩＧＢＴ／ＭＯＳＦＥＴ）の本発明の製造方法の工程を示す。
【図１８】さらに別の製造方法の製造工程（工程（ｂ））を示す。
【図１９】さらに別の製造方法の製造工程（工程（ｂ））を示す。
【図２０】さらに別の製造方法の製造工程（工程（ｂ））を示す。
【図２１】従来技術の炭化ケイ素ＭＯＳＦＥＴを示す。
【図２２】図２に例示されたＭＯＳセル構造を通る異なる切断部に沿った電界を示す。
【図２３】図２に例示されたＭＯＳセル構造を通る異なる切断部に沿った電界を示す。
【図２４】図２に例示されたＭＯＳセル構造を通る異なる切断部に沿った電界を示す。
【図２５】図２に例示されたＭＯＳセル構造を通る異なる切断部に沿った電界を示す。
【図２６】早期破壊を引き起こす短チャネル効果の減少を示す。
【発明を実施するための形態】
【００１６】
図面に使用される参照記号およびそれらの意味は、参照記号のリストに要約されている。一般的に、同様または同様の機能を有する部品には同じ参照記号が付されている。記載された実施形態は例として意味され、本発明を限定するものではない。
【００１７】
発明を実施するための形態
図１は、本発明の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）１を示す。ＩＧＢＴ１は、ワイドバンドギャップ装置、すなわち、第１の主面２０と第１の主面２０に対向する装置の第２の主面２２との間に低濃度（ｎ−）ドープドリフト層２を含む炭化ケイ素装置である。ワイドバンドギャップ材料は、他のワイドバンドギャップ材料を除外しない炭化ケイ素、窒化ガリウムまたはダイヤモンドのような少なくとも２ｅＶのバンドギャップを有する材料とする。電圧クラスに応じて、ドリフト層２のドーピング濃度および厚さが選択される。例示的には、ドリフト層２は、１×１０１２〜１×１０１７ｃｍ−３のドーピング濃度および１〜５００μｍの厚さを有する。厚さは、深さ方向、すなわち、第１の主面２０に垂直な方向に測定される。
【００１８】
本発明のＩＧＢＴについて、ｐ＋ドープコレクタ層８が第２の主面２２上に配置され、例示的には１×１０１８〜１×１０２０ｃｍ−３のドーピング濃度を有する。コレクタ層８は、第２の主電極９０に接触しており、ＩＧＢＴ用のコレクタ電極である。ドリフト層２とコレクタ層８との間に、ドリフト層２（図１に破線で示す）よりも高いドーピング濃度を有するｎドープバッファ層２５を配置してもよい。バッファ層は、１×１０１７〜１×１０１９ｃｍ−３の間の例示的なドーピング濃度および３μｍまでの厚さを有してもよい。
【００１９】
図２に示す本発明のＭＯＳＦＥＴについて、第２の主面２２上に、ｎ＋ドープドレイン層８０が配置され、これは、例示的には１×１０１８〜１×１０２０ｃｍ−３のドーピング濃度を有する。ドレイン層８０は、第２の主電極９０に接触し、ＭＯＳＦＥＴ用のドレイン電極である。
【００２０】
以下では、ＩＧＢＴの例について第１の主面２０の設計をさらに説明するが（図１）、ＭＯＳＦＥＴにも適用可能である（図２）。
【００２１】
第１の主面２０上には、ソース領域深さ３０を有する２つのｎ＋＋ドープソース領域３，３’が配置されており、ドリフト層２よりも高いドーピング濃度を有する。すべての深さは、第１の主面２０から測定されるものとし、すなわち、深さは、層／領域が延在する深さ方向の最大距離とする。第１の主面は、基板／半導体材料が第１の主電極が配置される装置のそのような面上で利用可能な最外面である平面とする。例示的には、ソース領域深さ３０は０．５μｍまでの深さである。ドーピング濃度は、１×１０１８〜１×１０２１ｃｍ−３または１×１０１９〜１×１０２１ｃｍ−３の間で変動し得る。例示的には、１つのＭＯＳセルに属するソース領域３，３’は互いに７μｍまでの横方向の距離を有する。
【００２２】
ソース領域３，３’の外側両面（互いに対向していないｎ＋＋ソース領域の外側面、すなわち、それらの間に共通の開口を形成せず、ゲート電極７の下に位置する）上に、ｐドープチャネル層４，４’が配置されている。このように、ｐチャネル層４，４’は、外側側面上、すなわち、第１の主面２０に平行でかつゲート電極７の下方のｎソース領域３，３’の面上のｎソース領域３，３’を囲む。例示的には、チャネル層４，４’は、ソース領域深さ３０よりも大きいチャネル層深さ４０を有する。各ソース領域３，３’は、第１の主面２０に平行な方向にチャネル層４，４’によって横方向にドリフト層２から分離されている。チャネル層４，４’は、１×１０１６〜１×１０１８ｃｍ−３のドーピング濃度を有することができる。
【００２３】
チャネル層４，４’よりも高いドーピング濃度を有するＰ＋ドープ井戸層５，５’は、第１の主面２０と対向する井戸層の面上のドリフト層２から２つのソース領域３，３’を分離する。
【００２４】
例示的には、井戸層５，５’のドーピング濃度は、チャネル層４，４’のドーピング濃度の少なくとも１０倍であってもよく、または井戸層５，５’のドーピング濃度は、チャネル層４，４’のドーピング濃度の１０倍から１００倍であってもよい。井戸層５，５’は、１×１０１７〜１×１０２１ｃｍ−３または１×１０１８〜１×１０２０ｃｍ−３のドーピング濃度を有することができる。
【００２５】
井戸層５，５’は、井戸層深さ５０を有し、これは少なくともチャネル層深さ４０と同じ深さである。このように、井戸層５，５’は、チャネル層４，４’と同じ深さに延在していてもよく、またはチャネル層４，４’よりも深くてもよい。井戸層５，５’および／またはチャネル層４，４’の深さは、例示的には３μｍまでであってもよい。
【００２６】
チャネル層４，４’では、ソース領域３，３’からドリフト層２までＭＯＳチャネルが形成されていてもよい。チャネルは、基板製品１０内で、表面近傍のソース領域３，３’からドリフト層２まで延在している。このように、チャネル層４，４’のドーピング濃度は、井戸層５，５’のドーピング濃度よりも低くなければならず、第１の主面２０から最大でソース領域３，３’の深さ、すなわち、チャネルが形成可能な深さにまでのドーピング濃度である。
【００２７】
２つのソース領域３，３’の間には、井戸層５，５’よりも高いドーピング濃度を有するｐ＋＋ドーププラグ６が配置されている。例示的な実施形態では、プラグ６のドーピング濃度は、井戸層５，５’のドーピング濃度の少なくとも１０倍である。別の例示的な実施形態では、プラグ６のドーピング濃度は、井戸層５，５’のドーピング濃度の１０倍から１００倍である。プラグ６は、２×１０１７〜２×１０２１ｃｍ−３または１×１０１９〜２×１０２１ｃｍ−３のドーピング濃度を有することができる。
【００２８】
プラグ６は、ソース層深さ３０と少なくとも同じ深さから、井戸層深さ５０と少なくとも同じ深さ、例示的には井戸層深さ５０よりも深いプラグ深さ６０まで延在している。プラグ６と２つのソース領域３，３’との間には、井戸層５，５’が第１の主面２０上で、基板製品１０の表面まで延在し、第１の主電極９と接触する。このように、井戸層５，５’は、ソース領域３，３’からプラグ６を分離する。プラグ６がソース領域３，３’よりも深い面（第１の主面２０に平行な面）に完全に配置されているので、ソース領域３，３’は、井戸層５，５’によって常にプラグ６から分離される。このような配置により、ソース領域３，３’がプラグ６と重ならないことが保証される。ワイドバンドギャップ半導体材料の真性ドーピングレベルは、低バンドギャップ半導体材料（例えば、シリコン）と比較して無視でき、プラグ６およびソース領域３，３’のドーピング濃度がｎおよびｐドープ層の重なりによって、同じオーダーの大きさ内であるので、ドーパントが電子的に活性でない領域を形成することができ、すなわち、そのような領域が絶縁性である。このような効果は、本発明の構造によって回避される。
【００２９】
ソース領域３，３’は、井戸層５，５’およびチャネル層４，４’によってドリフト層２から分離されている。
【００３０】
プラグ６は、第１の主面２０からの凹部に配置され、この凹部は、例示的には、０°と６０°との間の開口角αを有する。図１１に示すように、０°の開口角αは、第１の主面２０に対して９０°の角度とする。４５°までの開口角αは、凹部の深さが増加するにつれて、直径が減少する開口部をもたらす角度とする。このような開口角αは、ソース領域３，３’と井戸層５，５’とのより大きい接触をもたらし、ドーパントとしてプラグを形成するためのドーパントの注入を向上し得、第１の主面２０に対して垂直以外の他の角度で適用され、注入に寄与し得る。さらに、ソース領域３，３’と第１の主電極９との接触面積は、プラグ６の幅から後退するゲート電極７、すなわち、２つのゲート電極７を形成することによって向上することができ、それらの間で、第１の主電極９への接触が確立され、第１の主電極９が側方傾斜面上および上部からソース領域３，３’に接触するように、プラグ６の幅よりも大きい距離をおいて配置されている。
【００３１】
開口角αは、一定の角度（即ち、直線状の側壁を有する凹部）であってもよく、角度は例示的には画定する湾曲（Ｕ字形）側壁または複数の角度のある側壁を変化し得る。
【００３２】
第１の主面２０上には、２つのゲート電極７が配置され、２つのゲート電極７のそれぞれは、第１の絶縁層７２、第２の絶縁層７４、および第１の絶縁層７２によって任意のドープ層から分離されたゲート層７０を含む。ソース領域３，３’、チャネル層４，４’、およびドリフト層２は、ゲート電極、すなわち第１の絶縁層７２まで延在している。ゲート電極７は、平面ゲート電極として形成されており（図１および図２に示すように）、ここで、ゲート電極７は、ＭＯＳ界面のしきい値電圧よりも大きいゲート電圧の印加によりチャネル層ｐを反転させることによって、ソース領域３，３’とドリフト層２との間のゲート電極７の下のチャネル層４，４’に、ＭＯＳチャネルが生成され得るように、ソース領域３，３’、チャネル層４，４’、およびドリフト層２上に配置されている。
【００３３】
第１の絶縁層７２が酸化物層であり、ゲート層７０が金属である場合、反転チャネルはＭＯＳチャネル（金属酸化物／絶縁体半導体）と呼ばれ、一方、そうでなければ（絶縁層７２，７４は、任意の絶縁材料、例えば、ｈｉｇｈ−ｋ材料などの誘電体、または他の絶縁体を除外しないＰＳＧまたはＢＰＳＧなどのシリケートガラスからなる場合）、チャネルは、ＭＩＳチャネル（金属−絶縁体−半導体）と呼ぶこともできる。ゲート層７０の材料としては、金属またはドープ多結晶シリコンなどの任意の適切な導電性材料を使用することができる。ＭＯＳ装置／ＭＯＳＦＥＴという用語は、このようなＭＩＳ装置／ＭＩＳＦＥＴをカバーし、ＭＯＳ／ＭＩＳ制御されるＩＧＢＴにも適用される。
【００３４】
第１の主面２０上に、第１の主電極９がオーミック接点として形成されており、２つのソース領域３，３’およびプラグ６および２つの井戸層５，５’に接触する。図１に示すＩＧＢＴ１について、第１の主電極９がエミッタ電極として機能し、図２に示すＭＯＳＦＥＴについて、第１の主電極９がソース電極として機能する。第１の主電極９は、まず、２つのゲート電極７間の開口部に金属層を形成してプラグ６、井戸層５，５’およびソース領域３，３’とのオーミック接点を形成することによって形成することができる。次いで、オーミック接点を形成する金属層上に、第１の金属層に接触する別の金属層が生成される。さらに、第２の金属層は、ゲート電極７上のエリアも覆い、すなわち、それは第２の絶縁層７４を覆い、それによってゲート層７０から絶縁されている。
【００３５】
予め開示された構造は、ＭＯＳセルを形成して、ＩＧＢＴおよび／またはＭＯＳＦＥＴを制御する。ＭＯＳセルは、１つの第１の主電極コンタクト開口部と第２の電極９０との間に形成され、すなわち、ＭＯＳは、プラグ６、プラグ６の両面上の井戸層４，４’、ソース領域３，３’、チャネル層４，４’、ドリフト層２、およびコレクタ層８またはドレイン層８０を含む。
【００３６】
セル、すなわち、セル内の領域は、ストライプ、六角形、三角形または正方形のデザインなどの規則的なパターンの形態に設計することができる。パワー半導体装置では、このようなＭＯＳセルのうちの１つ以上が配置されていてもよい。このようなＭＯＳセルは、相互に接続されていてもよい。
【００３７】
これらの装置は、図１および図２に示すように垂直装置として設計することができるが、それらをソースおよびドレイン（ＭＯＳＦＥＴ）またはエミッタおよびコレクタ（ＩＧＢＴ）が装置の同じ面上に配置される側方装置として設計することも可能である。本発明のＩＧＢＴについては、本発明の深いプラグ６は、第２の主面２２上に配置されたｐ＋コレクタ領域およびｎ＋短領域を交互に有する逆導通ＩＧＢＴ、例えば、交互のより小さいｐ＋およびｎ＋の短領域によって取り囲まれた第２の主面２２上の装置の中央部に大きなパイロットｐ＋コレクタ領域をさらに有する例示的にはＢｉモード絶縁ゲートトランジスタ（ＢＩＧＴ）などのすべての種々のＩＧＢＴに適用可能である。パイロット領域と短領域が接続され得る。このようなＢＩＧＴは、ＵＳ８２１２２８３Ｂ２に開示されている。
【００３８】
本発明のＩＧＢＴは、ｎ−ドープドリフト層２とｐ＋ドープコレクタ層８との間に配置されたバッファ層２５を有する非パンチスルーＩＧＢＴまたはパンチスルー／ソフトパンチスルーＩＧＢＴとして設計されてもよい。ノンパンチスルー設計の場合、Ｅ電界はアバランシェ降伏まで三角形である。他の場合には、ドリフト層２とバッファ層２５との間の界面にＥ−電界が通り、それはバッファ層の高いドーピング濃度により停止する。
【００３９】
スーパージャンクション設計は、あらゆる種類の発明装置で可能である。スーパージャンクションについての例示的な技術的アプローチは、トレンチエッチング、続いてエピタキシャルリフィルまたは逐次エピタキシャル成長、続いて多重注入に基づくが、他の技術を排除するものではない。
【００４０】
本発明のワイドバンドギャップ半導体装置を製造するために、以下の製造工程が行われる。工程（ａ）において、半導体装置内にドリフト層２を形成する第１の導電型の低濃度ドープ層を有するワイドバンドギャップ基板製品１０が提供される。基板製品１０は、第１の面１２、および第１の面１２に対向する第２の面１４を有し、ここで、低濃度ドープ層は、第１の面１２上に配置される。第２の面１４において、基板製品１０は、垂直ＩＧＢＴの場合、完成したＩＧＢＴ装置内のコレクタ層８を形成するまたはその一部を形成するｐ＋ドープ基板を含む。層８は、製造プロセスの終わりに薄くすることができる。
【００４１】
工程（ｂ）において、第１の面１２上に、ドリフト層２より高いドーピング濃度を有するｎドープソース領域３，３’がソース領域深さ３０にまで形成される。チャネル層深さ４０を有する少なくとも１つのｐドープチャネル層４，４’が形成される。ソース領域３，３’は、第１の面１２に垂直な方向にチャネル層４，４’によってドリフト層２から分離されている。チャネル層深さ４０は、ソース領域深さ３０よりも大きい。井戸層深さ５０を有するｐ＋ドープ井戸層５，５’が形成されており、ｐ＋ドープ井戸層５，５’は、少なくともチャネル層深さ４０と同じ深さで、少なくとも１つのチャネル層４，４’よりも高いドーピング濃度を有する。井戸層５，５’は、ソース領域３とドリフト層２とを第１の面１２と対向する井戸層の面上で分離している。
【００４２】
工程（ｂ）後の工程（ｃ）において、井戸層深さ５０よりも深いプラグ深さ６０を有するｐ＋＋ドーププラグ６が形成されている。プラグ６を形成するために、第１の面１２上に連続マスク層を適用し、次いで、連続マスク層およびその下の層、すなわちソース領域３および井戸層５から材料を除去し、それによってプラグマスク開口部を有するプラグマスク６２を形成する（図１１は、図１０の破線円からの詳細である）。プラグマスクは、井戸層５およびソース領域３の中央エリアに、少なくともソース層深さ３０と同じ深さ（またはソース層深さ３０よりも深く）かつ井戸層深さ５０ほど深くない深さ（すなわち、プラグマスク６２がドリフト層２まで延在しない）に形成され、それによってソース領域３を２つのソース領域３，３’に分割する。「中央エリア」とは、プラグマスク開口部を形成した後、ソース領域３および井戸層５が開口部の２つの対向面上に存在するように、ソース領域３および井戸層５の中央エリアにプラグマスク開口部が形成されることを意味するものとする（すなわち、ソース領域３および３’および井戸層５および５’）。
【００４３】
ソース領域深さ３０と少なくとも同じ深さのプラグマスク開口部により、ソース領域３，３’からのｎ＋＋ドーパントが存在しないエリアにプラグ６が形成され、すなわちプラグ６が過補償領域ではないことが確保される。プラグ６は、井戸層５からのｐ＋ドーパントのみが存在するエリアに形成され、プラグが井戸層５よりも深くまで延在する場合、ドリフト層２からのｎ−ドーパントもまた、ドリフト層２が低濃度ｎドープされ、プラグ６が高濃度ｐドープされているので、容易に過補償される。
【００４４】
ｐ＋＋ドーププラグ６がプラグマスク開口内に形成されるように、ｐドーパントが、例示的には、注入または堆積によって、第１の面１２上に適用される。
【００４５】
プラグは、２つのソース領域３，３’間に配置される。プラグ６のドーピング濃度は、井戸層５，５’のドーピング濃度よりも大きい。プラグのドーピング濃度は、井戸層５，５’のドーピング濃度の少なくとも１０倍であってもよい。別の例示的な実施形態では、プラグ６は、井戸層５のドーピング濃度の１０倍から１００倍であるドーピング濃度で形成されてもよい。プラグ６は、２×１０１７〜２×１０２１ｃｍ−３または１×１０１９〜２×１０２１ｃｍ−３のドーピング濃度で形成することができる。プラグは、最大５μｍまたは最大３μｍの幅を有することができる。
【００４６】
工程（ｃ）後の工程（ｄ）において、ゲート電極７が第１の面１２上に形成される。各ゲート電極７は、薄い第１の絶縁層７２の形態の絶縁層によって任意のドープ層から分離された導電性ゲート層７０を含む。例示的には、第１の絶縁層７２よりも厚い第２の絶縁層７４が、ゲート層７０上に形成されている。
【００４７】
工程（ｃ）後の工程（ｅ）において、第１の主電極９が、第１の面１２上にオーミック接点として形成されており、２つのソース領域３，３’、２つの井戸層５，５’およびプラグ６に接触する。
【００４８】
図３および図６〜図１２および図１６には、ワイドバンドギャップノンパンチスルーパワーＩＧＢＴの製造方法が示されている。図３には、工程（ａ）の基板製品が示されている。基板製品１０は、装置内にドリフト層２を形成する低濃度ドープ層を含む。第２の面１４上において、基板製品１０は、コレクタ層８を形成するより高いｐ＋ドープ層を含む。例示的には、基板製品１０は、最終ＩＧＢＴ内にコレクタ層８を形成するｐ＋ドープ基板を提供することによって形成され、その上にドリフト層２として低濃度（ｎ−）ドープ層が例示的にはエピタキシャル成長によって形成される。層８は、製造プロセスの終わりに薄くすることができる。
【００４９】
あるいは、図４に示すように、ドリフト層２とコレクタ層８との間にバッファ層２５を配置したパンチスルーＩＧＢＴについて、ｐ＋ドープ基板を設けてもよい。ｐ＋ドープ基板上に、まずｎドープバッファ層２５、次いでｎ−ドープドリフト層２が、例示的にはエピタキシャル成長によって形成される。層８は、製造プロセスの終わりに薄くすることができる。
【００５０】
このようなエピタキシャル成長によって、例示的には、一定のドーピング濃度の層が形成されるが、もちろんドーピング濃度の変化も可能であり、例えば、第１の面１２から第２の面１４への方向のドーピング濃度が減少する。上記ドーピング濃度の値は、一定のドーピング濃度（製造方法の不完全性に起因するドーピング濃度の変動を排除しない）の場合の平均ドーピング濃度または変動するドーピング濃度の場合の最大ドーピング濃度として理解されるものとする。異なるエネルギーと線量で複数のカスケードによって定義され、いくつかのガウスプロファイル、各カスケードについての１つのガウスファイルの重ね合わせによって任意の種類の傾斜プロファイルを形成し得る注入プロファイルについても同様である。
【００５１】
本発明のＭＯＳＦＥＴを形成するために、最終ＭＯＳＦＥＴ装置内にドレイン層８０を形成するｎ＋ドープ基板またはその一部を設けることによって形成される基板製品１０（図５）を提供することができる。ｎ＋ドープ基板上に、ドリフト層２を、例えばエピタキシャル成長によって形成することができる。層８０は、製造プロセスの終わりに薄くすることができる。
【００５２】
例示的な実施形態では、工程（ｂ）において、まず、図６に示すように、チャネル層４を形成するための開口部を有する多結晶シリコン層４４を有する第１のマスク４２を適用する。例示的には、第１のマスク４２を形成するために、薄い酸化物（ＳｉＯ２）、多結晶シリコンおよび酸化物層を含む層の連続スタックがまず形成され、次いでこれがエッチングされ、チャネル層４用の開口部を有する第１のマスク４２を形成する。例示的には、開口部は、２０μｍまでの幅を有する（幅は、第１の面１２に平行な平面内の領域／開口部に置かれ得る円の最大直径とする）。全マスクスタックは、ドーパントが、マスクによって覆われているエリアで基板製品１０への侵入を妨げられるような厚さを有するものとする。ドーパントは、マスク開口部の位置で基板製品１０に侵入するものとする。
【００５３】
次いで、第１のドーパント４１（ｐドーパント）が、例えば、チャネル層４を形成するための注入または堆積によって基板の第１の面上に適用される。ドーパントが注入された場合、ドーパントは第１の面上および基板内に適用され、ドーパントが堆積された場合、ドーパントが第１の面および基板上に適用される。
【００５４】
例示的な実施形態では、第１のドーパント４１としてアルミニウムまたはホウ素が適用される。このプロセスは、高温、例示的には７００°Ｃまでの温度で行うことができる。全てのドーパント３１，４１，５１，６１は、第１の主面２０に任意の適切な角度で適用される。それらは、第１の主面２０に垂直に適用されてもよいが、所望であれば、他の任意の入射角を使用してもよい。
【００５５】
注入（堆積）について、１×１０１１〜１×１０１６ｃｍ−２の線量および／または１ｋｅＶ〜１ＭｅＶのエネルギーが適用され得る。このように、１×１０１６〜１×１０１８ｃｍ−３のドーピング濃度を有するチャネル層４を形成することができる。第１のドーパント４１は、最大２μｍのチャネル層深さ４０に適用することができる。
【００５６】
次いで、他の酸化物層をさらなる層として（例えば、多結晶シリコン層を酸化して他の酸化物層を形成することによって）生成し、残りの多結晶シリコン層４４の上面および側面を覆い、その結果、開口部が狭くなり（図７）、それによって第１のマスク４２に自己整合された第２のマスク３２を形成する。例示的に記載されたプロセスは、多結晶シリコンの酸化による自己整合プロセスと呼ばれ得る。さらに、マスクスタック全体は、マスクによって覆われているエリアにおいて基板製品１０に侵入することからドーパントが妨害されるような厚さを有するものとする。
【００５７】
次いで、第２のｎドーパント３１が、ソース領域３を形成するために適用（注入／堆積）される。このソース領域３は浅いが、チャネル層４よりも高濃度にドープされており、その結果、チャネル層４はソース領域３とドリフト層２とを分離する。第２のドーパント３１は、例示的には１×１０１３〜１×１０１６ｃｍ−２の線量および／または１ｋｅＶ〜５００ｋｅＶのエネルギーをソース領域深さ３０まで、例示的には最大０．５μｍに適用される。
【００５８】
代替的な方法では、第１のマスク４２を形成するために、前に説明したような層の連続スタック（すなわち、酸化物層、多結晶シリコン層、および被覆マスク層であってもよいベースマスク層）は、酸化物層であってもよい。さらに、これらの層をエッチングして開口部を形成し、第１のドーパント４１を適用する（図６）。次いで、トップマスク層４９が連続層として、例示的には蒸着によって適用され、被覆マスク層が酸化物層である場合に、第１のマスク４２の被覆マスク層、例示的には窒化シリコンまたは多結晶シリコン（図１４）とは異なる材料からなる。その後、保護マスクなしでエッチング工程（例示的にはドライエッチング）を行う。この工程により、トップマスク層４９は、第１のマスク４２上、および第１のマスク開口部、すなわち開口部の底面である、基板製品１０（図１５）との界面で除去される。しかし、第２のマスク３２が第１のマスク４２よりも狭い開口部を有するように、トップマスク層４９の材料は開口部の側面に残る。エッチングプロセスは、第１のマスク４２の被覆マスク層で停止する。しかし、トップマスク層材料またはトップマスク層材料の少なくとも一部は、第１のマスク４２および残りのトップマスク層４９’が第２のマスク３２を形成するように、開口部の側面に残る（それによって残りのトップマスク層４９’を形成する）。エッチング工程は、トップマスク層がエッチングに対して敏感である（すなわち、トップマスク層が第１のマスク４２上および第１のマスク開口部の底部で除去される）が、それが第１のマスク４２の側壁上に残っており、被覆マスク層がエッチング停止として作用する方向に行われる。これは、上述した多結晶シリコンの熱酸化の場合と同様に自己整合的に、トップマスク層（例えば、ＳｉＮ、多結晶シリコンまたはＳｉＯ２）によっていわゆる「スペーサ」が生成されることを意味する。この技術的アプローチは、スペーサによる自己整合プロセスと呼ばれてもよい。
【００５９】
上記いずれかのプロセス（多結晶シリコンの酸化による自己整合プロセスまたはスペーサによる自己整合プロセス）を行った後、井戸層深さ５０まで井戸層５を形成するために第３のドーパント５１（ｐドーパント）を適用（注入／堆積）する（図８）。第３のドーパント５１、例えば、アルミニウムまたはホウ素は、１×１０１１〜１×１０１６ｃｍ−２の線量および／または１ｋｅＶ〜１ＭｅＶのエネルギーで、井戸層深さ５０まで、例示的には最大２μｍまで適用される。井戸層５は、チャネル層４，４’のドーピング濃度の少なくとも１０倍であるドーピング濃度を有するように、または例示的にはチャネル層４，４’のドーピング濃度の１０倍から１００倍のドーピング濃度を有するように形成される。井戸層５のドーピング濃度は、１×１０１８〜１×１０２０ｃｍ−３または１×１０１７〜１×１０２１ｃｍ−３であってもよい。
【００６０】
井戸層５，５’は、逆行性プロファイルで形成されてもよく、これは、井戸層５の最大ドーピング濃度がドリフト層２へのｐ／ｎ接合に近接して配置され、一方、局所ドーピング濃度は、第１の主面２０に向けて減少する。層／領域のドーピング濃度は、別段の記載がない限り、層／領域の最大ドーピング濃度として理解されるものとする。
【００６１】
さらに、注入／堆積は、室温より高い温度、例示的には７００°Ｃまでの温度で行うことができる。井戸層深さ５０は、少なくともチャネル層深さ４０と同じ深さである。井戸層がブロッキング状態中に枯渇せず、それによって第１および第２の主電極間の短絡を防止することが保証されるものとする。
【００６２】
ソース領域３は過補償された層であり、この層では他の導電型のドーパントも存在すること、例えば、ソース領域３においても、チャネル層４用の第１のドーパント４１および井戸層５用の第３のドーパント５１が適用されるが、第２のｎドーパント３１が支配的であるので、この層はｎ型（より高いｎドーピング濃度）であることを意味する。
【００６３】
図９に示すように、ソース領域３、チャネル層４、および井戸層５を形成した後、第２のマスク３２を次いで除去する。酸化物からなり得る新しい連続マスク材料層が、ソース領域３および井戸層５の中央領域に開口部を有するように適用、エッチングされ、それによってプラグマスク６２を形成する。プラグマスク開口部は、プラグマスク６２、ソース領域３を介して、井戸層５内の領域、または少なくともソース領域３と井戸層５との間の界面まで延在し、それによってソース領域を２つのソース領域３，３’に分割し、井戸層５を２つの井戸層５，５’に分割する。第４のドーパント６１（ｐドーパント、例えばＡｌまたはＢ）を、例えば、１×１０１１〜１×１０１６ｃｍ−２の線量および／または１ｋｅＶ〜１ＭｅＶのエネルギーで、少なくとも井戸深さ５０と同じまたはより深いプラグ深さ６０まで適用し得る。例示的には、プラグ深さ６０は、井戸層深さ５０の１．０５〜１．５倍（すなわち、５〜５０％）または最大２倍または最大４倍でさえある（図１０）。高温、例えば、１５００°Ｃ〜１９００°Ｃでの活性化アニール工程をその後行うことができる。その後、犠牲酸化工程を行うことができる。プラグ用のｐドーパントを０°よりも大きい開口部に注入する場合、ｐドーパントをソース領域３，３’に導入することができる。有効なｎドーピングが低減されるこのような望ましくないｐドーピングを低減または除去するために、ソース領域３，３’におけるｐドーパントは、犠牲酸化によって低減または除去されることができる。
【００６４】
プラグ６の導入により、ソース領域３および井戸層５は、２つのソース領域３，３’および２つの井戸層５，５’に分割される。
【００６５】
プラグ６上の開口部（すなわち、井戸層５，５’、ソース領域３，３’およびプラグマスク６２によって形成される）は、例示的には、０°〜６０°または０°〜４５°の開口角αを有する。図１１に示すように、０°の開口角αは、第１の主面２０に対して９０°の角度とする。６０°までの開口角αは、深さが深くなるにつれて開口部の直径が小さくなる角度とする。このようなより広い開口角αは、プラグ６を形成するためのドーパントの注入を向上することができ、それは、第１の主面２０に対して垂直以外の角度で適用されるドーパントも注入に寄与し得るからである。０°の開口角αは、ドーパントが開口部の底部にのみ適用されることを確実にすることができる。
【００６６】
次に、プラグマスク６２を除去する（図１２）。図１２は、開口角αが０°より大きい場合を示し（図では約４５°）、図１３は、開口角αが０°の場合を示している。次に、第１の絶縁層７２を適用することによってゲート電極７を形成し（図１６）、第１の面１２の表面、チャネル層４，４’およびソース領域３，３’の外側部まで延在する部分でドリフト層２を覆う。外側部は、互いに対向していない２つのソース領域３，３’の部分を意味するものとする。導電性ゲート層７０が適用され、その上に、第２の絶縁層７４が適用されて、第１の主電極９からゲート層７０を電子的に絶縁する。プラグ６および井戸層５，５’を介してゲート電極７で覆われていないソース領域３，３’上の開口部には、ＩＧＢＴ１用エミッタ電極またはＭＯＳＦＥＴ１’（金属酸化膜半導体電界効果トランジスタ）用のソース電極の形態でのオーミック接点としての第１の主電極９が形成される。例示的には、第１の主電極９は、開口部に金属層を最初に適用してｐ＋＋プラグ６、井戸層５，５’およびソース領域３，３’に接触させることによって形成し、次いでゲート層７０上の第２の絶縁層７４をさらに覆う別の金属層を適用する（図１７）。
【００６７】
第２の面１４上には、ＩＧＢＴ１用コレクタ電極またはＭＯＳＦＥＴ１’用ドレイン電極の形態でオーミック接点としての第２の主電極９０が形成される。
【００６８】
図６〜図１０に示すプロセスでは、まず、共通、すなわち、連続層３，５としての１つのＭＯＳセルにｐ＋井戸層５，５’およびソース領域３，３’を形成し、ｐ＋＋プラグ６の導入によって、井戸層５およびソース領域３は、プラグ６の側面上の２つの別個の井戸層５，５’およびソース領域３，３’に分割される。したがって、井戸層という用語は、プラグ６によって互いに分離された２つの井戸層５，５’を含み、ソース領域という用語は２つのソース領域３，３’を含むものとする。また、チャネル層４，４’は、共通層として最初に形成され、その後、井戸層５，５’および／またはソース領域３，３’の導入によって２つの別個のチャネル層４，４’に分割される。
【００６９】
図１８〜図２０には、工程（ｂ）の別の製造方法が示されている。工程（ａ）において低濃度でドープされた基板製品１０（図３，４または５）を提供した後、第１のマスク層３５が第１の面１２に適用され、その上に第２のマスク層３６が適用される。第１のマスク層３５は、第２のマスク層３６よりも高いエッチング選択性を有し、以下のエッチングプロセスにおいて、第１のマスク層３５の材料は、第２のマスク層３６の材料よりエッチングプロセスにより敏感であることを意味するものとする。第１および第２のマスク層３５，３６を介して基板製品１０（すなわちドリフト層２）まで開口部が形成され、それによって第１の面１２上にソース領域マスク３４が形成される。第２のドーパント３１（ｎドーパント）は、ソース領域３をソース領域深さ３０まで形成するために適用される。線量、エネルギー、ドーピング濃度、ドーパントタイプなどのソース領域３，３’、チャネル層４，４’、井戸層５，５’およびプラグ６についてのすべての値は、製造プロセスに関するセクションに開示された前述のものと同じ例示的な範囲を有するものとする。
【００７０】
全マスクスタックは、ドーパントが、マスクによって覆われているエリアで基板製品１０への侵入を妨げられるような厚さを有するものとする。ドーパントは、マスク開口部の位置で基板製品１０に侵入するものとする。
【００７１】
次いで、第３のドーパント５１（ｐドーパント）が、井戸層５を井戸層深さ５０まで形成するために適用される。
【００７２】
ここで、第１の面１２に対してエッチング工程を行い、エッチングによって、開口部が自己整合的に大きくなるように、第１のマスク層３５のエッチング選択性が高いため、開口部で第１のマスク層３５が第２のマスク層３６よりもさらに取り除かれる。第２のマスク層３６をすぐに除去し得、それによって残りの第１のマスク層３５’によって形成されるチャネル層マスク４６を形成する。次いで、第１のドーパント４１（ｐドーパント）を、チャネル層４，４’をチャネル層深さ４０まで形成するために適用する（図２０）。
【００７３】
プラグ６、ゲート電極７および主電極９，９０を形成するための以下の工程は、前に開示したものと同じである。
【００７４】
このプロセスでは、図１８〜図２０に示すように、ｐチャネル層４，４’は、１つのＭＯＳセル内に別個の領域として形成され（井戸層５，５’のより高いドーピング濃度によって中央エリアを占める領域によるチャネル層４，４’）、ここで、ソース領域３，３’および井戸層５，５’が最初に共通層３および５（図１８および図１９）として形成され、ｐ＋＋プラグ６の導入によって、ソース領域３および井戸層５は、プラグ６の側面上の２つの別個のソース領域３，３’および井戸層５，５’に分割される。
【００７５】
プラグ６は、浅い深さにおいてより低いドーピング濃度を有し、より深いところで最高ドーピング濃度まで高濃度を有する逆行性層として形成され得、その深さは、例示的には井戸層５，５’の最大ドーピング濃度の深さと同じまたはそれより深くに位置し得る。
【００７６】
深いｐ＋＋プラグを有する本発明の構造および製造方法は、ＭＯＳＦＥＴおよびＭＯＳ制御ＩＧＢＴなどのＭＯＳセル構造を有する異なる半導体装置に適用することができる。
【００７７】
別の実施形態では、層の導電型が切り替えられ、すなわち、第１の導電型のすべての層がｐ型（例えば、ドリフト層２およびソース領域３）であり、第２の導電型のすべての層がｎ型（例えば、チャネル層４、井戸層５およびプラグ６）である。
【符号の説明】
【００７８】
１  ＩＧＢＴ、１’  ＭＯＳＦＥＴ、１０  ワイドバンドギャップ基板製品、１２  第１の面、１４  第２の面、２  ドリフト層、２０  第１の主面、２２  第２の主面、２５  バッファ層、３，３’  ソース領域、３１  第２のドーパント、３０  ソース領域深さ、３２  第２のマスク、３４  ソース領域マスク、３５  第１のマスク層、３５’  残りの第１のマスク層、３６  第２のマスク層、４，４’  チャネル層、４１  第１のドーパント、４０  チャネル層深さ、４１  第１のドーパント、４２  第１のマスク、４４  多結晶シリコン層、４５  酸化物層、  ４６  チャネル層マスク、４７  チャネル層の非空乏領域、４８  チャネル層の空乏領域、４９  トップマスク層、４９’  残りのトップマスク層、５，５’  井戸層、５０  井戸層深さ、５１  第３のドーパント、６  プラグ、６０  プラグ深さ、６１  第４のドーパント、６２  プラグマスク、６５  コンタクト層、６７  コンタクト層深さ、７  ゲート電極、７０  ゲート層、７２  第１の絶縁層、７４  第２の絶縁層、８  コレクタ層、８０  ドレイン層、９  第１の主電極、９０  第２の主電極。
【図１】
0006454447.tif 000002
【図２】
0006454447.tif 000003
【図３】
0006454447.tif 000004
【図４】
0006454447.tif 000005
【図５】
0006454447.tif 000006
【図６】
0006454447.tif 000007
【図７】
0006454447.tif 000008
【図８】
0006454447.tif 000009
【図９】
0006454447.tif 000010
【図１０】
0006454447.tif 000011
【図１１】
0006454447.tif 000012
【図１２】
0006454447.tif 000013
【図１３】
0006454447.tif 000014
【図１４】
0006454447.tif 000015
【図１５】
0006454447.tif 000016
【図１６】
0006454447.tif 000017
【図１７】
0006454447.tif 000018
【図１８】
0006454447.tif 000019
【図１９】
0006454447.tif 000020
【図２０】
0006454447.tif 000021
【図２１】
0006454447.tif 000022
【図２２】
0006454447.tif 000023
【図２３】
0006454447.tif 000024
【図２４】
0006454447.tif 000025
【図２５】
0006454447.tif 000026
【図２６】
0006454447.tif 000027