(57)【特許請求の範囲】
【請求項１】
目標値と制御対象からのフィードバック値との偏差の比例値を第１の出力値として算出する比例制御手段と、
前記偏差を累積し、その累積の結果取得される累積値に基づいて第２の出力値を算出する積分制御手段と、
前記第１の出力値と前記第２の出力値とに基づいて前記制御対象に出力する操作量を算出する出力手段と、を備え、
前記積分制御手段は、前記累積値と上限値、及び、前記累積値と下限値を比較した結果に基づいて、前記累積値または前記上限値または前記下限値のいずれかを出力する抑制手段、を備え、
前記積分制御手段は、前記抑制手段が出力したいずれかの値に前記偏差を加算し、前記累積値に基づいて前記第２の出力値として算出する、
制御装置。
【請求項２】
前記抑制手段は、
前記累積値が上限値より大きい場合には前記累積値を前記上限値に変更し、
前記累積値が下限値より小さい場合には前記累積値を前記下限値に変更する、
請求項１に記載の制御装置。
【請求項３】
前記抑制手段は、
フィードバック値が前記目標値より大きく、かつ、前記累積値が上限値より大きい場合には、前記累積値を前記上限値に変更し、
フィードバック値が前記目標値より小さく、かつ、前記累積値が下限値より小さい場合には前記累積値を前記下限値に変更する、
請求項１に記載の制御装置。
【請求項４】
前回の前記偏差と今回の前記偏差との差に基づいて第３の出力値を算出する微分制御手段、を備え、
前記出力手段は、前記第１の出力値と前記第２の出力値と前記第３の出力値とに基づいて前記操作量を算出する、
請求項１乃至３のいずれか１項に記載の制御装置。
【請求項５】
前記抑制手段は、
前記目標値に予め設定した第１係数を乗じて得られた値と前記目標値との和を前記第２の出力値の上限値として設定する上限値出力手段と、
前記目標値に予め設定した第２係数を乗じて得られた値と前記目標値との和を前記第２の出力値の下限値として設定する下限値出力手段と、
を備える、請求項１乃至４のいずれか１項に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施態様は、制御装置に関する。
【背景技術】
【０００２】
フィードバック制御の１つとして、ＰＩＤ制御が知られている。ＰＩＤ制御とは、比例動作(Proportional Operation)を行う比例要素、積分動作（Integral Operation）を行う積分要素、及び微分動作（Differential Operation）を行う微分要素の少なくとも１つの制御要素を含む制御である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２９１２７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＰＩＤ制御を理論そのままに装置に実装した場合、オーバーシュート及びアンダーシュートが発生する。システムによっては、シュートの発生が大きな問題となる。
【０００５】
本発明が解決しようとする課題は、シュートを発生し難くすることである。
【課題を解決するための手段】
【０００６】
実施形態の制御装置は、目標値と制御対象からのフィードバック値との偏差の比例値を第１の出力値として算出する比例制御手段と、前記偏差を累積し、その累積の結果取得される累積値に基づいて第２の出力値を算出する積分制御手段と、前記第１の出力値と前記第２の出力値とに基づいて前記制御対象に出力する操作量を算出する出力手段と、を備える。前記積分制御手段は、前記累積値と上限値、及び、前記累積値と下限値を比較した結果に基づいて、前記累積値または前記上限値または前記下限値のいずれかを出力する抑制手段、を備え、前記積分制御手段は、前記抑制手段が出力したいずれかの値に前記偏差を加算し、前記累積値に基づいて前記第２の出力値として算出する。
【図面の簡単な説明】
【０００７】
【図１】実施形態１の制御装置のブロック図である。
【図２】実施形態１の制御装置が備える抑制部のブロック図である。
【図３】シュートが抑制された様子を示す図である。
【図４】実施形態２の制御装置のブロック図である。
【図５】実施形態２の制御装置が備える抑制部のブロック図である。
【図６】実施形態３の制御装置のブロック図である。
【図７】実施形態３の制御装置が備える抑制部のブロック図である。
【図８】実施形態３の制御装置が備える抑制部の変形例を示す図である。
【図９】実施形態３の制御装置が備える抑制部の変形例を示す図である。
【発明を実施するための形態】
【０００８】
以下、発明を実施するための形態について図面を参照しながら説明する。なお、図中、同一または同等の部分には同一の符号を付す。
【０００９】
（実施形態１）  
図１は、実施形態１の制御装置１００のブロック図である。制御装置１００は、ＰＩＤ制御装置である。ＰＩＤ制御とは、比例動作を行う比例要素（Ｐ要素）、積分動作を行う積分要素（Ｉ要素）、及び微分動作を行う微分要素（Ｄ要素）の少なくとも１つの制御要素を含む。Ｐ要素、Ｉ要素、及びＤ要素の全てを含む制御のみならず、一部の制御要素のみを含む制御もＰＩＤ制御に含まれる。以下、ＰＩ制御を行う制御装置１００について説明する。
【００１０】
制御装置１００は、例えばモーターである制御対象２００に接続されている。制御装置１００は、制御出力ＰＶが目標値ＳＶとなるように、操作量ＭＶを変更する。操作量ＭＶは制御対象２００の入力であり、制御出力ＰＶは制御対象２００の出力である。例えば、操作量ＭＶはモーターに印加する電圧値であり、制御出力ＰＶはモーターの回転数である。制御出力ＰＶは、制御装置１００にフィードバックされる。目標値ＳＶは、制御対象２００の出力目標となる指示値であり、制御装置１００に外部から入力される。
【００１１】
制御装置１００は、差分器１１０と、比例制御部１２０と、積分制御部１３０と、出力部１４０と、を備える。  
差分器１１０は、フィードバックされた制御出力ＰＶ（以下、フィードバック値ＦＢという。）と目標値ＳＶとの差分（以下、偏差という。）を算出する。そして、差分器１１０は、偏差を比例制御部１２０及び積分制御部１３０に出力する。
【００１２】
比例制御部１２０は、比例動作を行う。比例制御部１２０は、アンプ１２１を備える。アンプ１２１は、偏差を増幅し、出力部１４０に出力する。アンプ１２１の増幅率は、ユーザにより予め設定される。増幅率は、１より小さくてもよいし、大きくてもよい。
【００１３】
積分制御部１３０は、積分動作を行う。積分制御部１３０は、加算器１３１と、レジスタ１３２と、抑制部１３３−１と、アンプ１３４と、を備える。  
加算器１３１は、抑制部１３３−１の出力と偏差とを加算する。加算値が、偏差の累積値である。加算器１３１は、累積値をレジスタ１３２及びアンプ１３４に出力する。
【００１４】
レジスタ１３２は、偏差の累積値を記憶する。レジスタ１３２は、例えば、フリップフロップから構成される。レジスタ１３２には、一定周期のクロック信号が入力される。レジスタ１３２は、例えば、クロック信号の立ち上がりエッジで入力データを取り込む。なお、以下の説明では、レジスタ１３２の動作周期（例えば、レジスタ１３２に入力されるクロック信号の周期）をＰＩＤ周期という。
【００１５】
抑制部１３３−１は、累積値の累積を抑制する。抑制部１３３−１は、入力端子Ａと、出力端子Ｚと、イネーブル信号入力端子ＥＮとを備える。入力端子Ａには、レジスタ１３２から出力された累積値が入力される。また、出力端子Ｚからは、入力端子Ａから入力された累積値、或いは、予め設定された基準に従って抑制された累積値が出力される。イネーブル信号入力端子ＥＮには、外部から供給されるイネーブル信号が入力される。イネーブル信号は、目的値ＳＶが制御装置１００に入力されたときに入力される。
【００１６】
図２は、抑制部１３３−１の一例を示すブロック図である。抑制部１３３−１は、上限値出力回路１３３ａと、レジスタ１３３ｂと、下限値出力回路１３３ｃと、レジスタ１３３ｄと、リミッタ回路１３３ｅと、を備える。
【００１７】
上限値出力回路１３３ａは、累積値の上側のリミット値である上限値をレジスタ１３３ｂに出力する。上限値は、制御対象２００に取り付けられた不図示のセンサーの検出値等に基づいて変化する値であってもよいし、固定値であってもよい。ここで、上限値はプラスの固定値であり、ユーザ等により予め設定されるとする。
【００１８】
レジスタ１３３ｂは、例えばフリップフロップから構成され、上限値出力回路１３３ａが出力した上限値を記憶する。レジスタ１３３ｂには、イネーブル信号が入力される。レジスタ１３３ｂは、例えば、イネーブル信号がアクティブになると上限値を取り込む。レジスタ１３３ｂは、取り込んだ上限値を、リミッタ回路１３３ｅに出力する。
【００１９】
下限値出力回路１３３ｃは、累積値の下側のリミット値となる下限値をレジスタ１３３ｄに出力する。下限値は、制御対象２００に取り付けられた不図示のセンサーの検出値等に基づいて変化する値であってもよいし、固定値であってもよい。ここで、下限値はマイナスの固定値であり、ユーザ等により予め設定されるとする。
【００２０】
レジスタ１３３ｄは、例えばフリップフロップから構成され、下限値を記憶する。レジスタ１３３ｄには、イネーブル信号が入力される。レジスタ１３３ｄは、例えば、イネーブル信号がアクティブになると下限値を取り込む。
【００２１】
リミッタ回路１３３ｅは、例えばマルチプレクサから構成され、累積値の累積にリミッタをかける。リミッタ回路１３３ｅは、３つの入力端子Ｄ、Ｌ１、Ｌ２と、出力端子Ｙと、を備える。入力端子Ｄには、レジスタ１３２から累積値が入力される。また、入力端子Ｌ１には、レジスタ１３３ｂから上限値が入力され、入力端子Ｌ２には、レジスタ１３３ｄから下限値が入力される。
【００２２】
リミッタ回路１３３ｅは、累積値と上限値、累積値と下限値を比較する。比較した結果、リミッタ回路１３３ｅは、例えば次のように動作する。累積値が上限値より大きければ、リミッタ回路１３３ｅは上限値を新たな累積値として出力端子Ｙから出力する。累積値が下限値より小さければ、リミッタ回路１３３ｅは下限値を新たな累積値として出力端子Ｙから出力する。また、累積値が上限値以下、下限値以上の場合は、リミッタ回路１３３ｅは累積値を出力端子Ｙから出力する。出力端子Ｙからの累積値は、出力端子Ｚから出力される。
【００２３】
アンプ１３４は、加算器１３１の出力（累積値）を増幅し、出力部１４０に出力する。アンプ１３４の増幅率は、ユーザにより予め設定される。増幅率は、１より小さくてもよいし、大きくてもよい。
【００２４】
出力部１４０は、比例制御部１２０の出力値と積分制御部１３０の出力値とに基づいて、操作量ＭＶを生成する。出力部１４０は、加算器１４１と、レジスタ１４２と、を備える。
【００２５】
加算器１４１は、比例制御部１２０の出力値と積分制御部１３０の出力値と加算した値を、レジスタ１４２に出力する。  
レジスタ１４２は、例えばフリップフロップから構成され、加算器１４１が出力した値を記憶する。レジスタ１４２は、レジスタ１３２と同期したタイミングでデータを取り込む。レジスタ１４２は、取り込んだ値を操作量ＭＶとして制御対象２００に出力する。
【００２６】
次に、制御装置１００の動作について説明する。  
最初に制御装置１００がオーバーシュートを抑制する動作について説明する。  
現在の制御出力ＰＶより大きい目標値ＳＶが制御装置１００に入力されると、目標値ＳＶとフィードバック値ＦＢとの間に開きがあるため、操作量ＭＶは比例制御部１２０の出力値が支配的となる。フィードバック値ＦＢが目標値ＳＶに近づいてくると、操作量ＭＶに占める比例制御部１２０の出力値は小さくなり、積分制御部１３０の出力値が大きくなる。
【００２７】
積分制御部１３０が抑制部１３３−１を備えない場合、フィードバック値ＦＢが目標値ＳＶに達しても、積分制御部１３０の出力値は即座に０にならない。そのため、制御出力ＰＶはオーバーシュートすることになる。しかしながら、本実施形態の積分制御部１３０は、抑制部１３３−１によりオーバーシュートは抑制される。
【００２８】
積分制御部１３０は、目標値ＳＶとフィードバック値ＦＢとの偏差を加算器１３１で累積する。累積値はレジスタ１３２に記憶され、ＰＩＤ周期経過後に抑制部１３３−１を介し加算器１３１にフィードバックされる。抑制部１３３−１は、入力端子Ａに入力された累積値と上限値とを比較する。累積値が上限値より大きければ、上限値を新たな累積値として出力端子Ｚから出力する。一方、累積値が上限値より小さければ、抑制部１３３−１は、累積値を出力端子Ｚから出力する。これにより、積分制御部１３０の出力値は、上限値で制限されたものとなり、オーバーシュートは抑制される。
【００２９】
次に制御装置１００がアンダーシュートを抑制する動作について説明する。  
現在の制御出力ＰＶより小さい目標値ＳＶが制御装置１００に入力されると、目標値ＳＶとフィードバック値ＦＢとの間に開きがあるため、操作量ＭＶは比例制御部１２０の出力値が支配的となる。フィードバック値ＦＢが小さくなり目標値ＳＶに近づいてくると、比例制御部１２０の出力値は０に近づいていき、積分制御部１３０の出力値がマイナス方向に大きくなる。
【００３０】
積分制御部１３０が抑制部１３３−１を備えない場合、フィードバック値ＦＢが目標値ＳＶに達しても、積分制御部１３０の出力値は即座に０にならない。そのため、制御出力ＰＶはアンダーシュートすることになる。しかしながら、本実施形態の積分制御部１３０は、抑制部１３３−１によりアンダーシュートは抑制される。
【００３１】
積分制御部１３０は、目標値ＳＶとフィードバック値ＦＢとの偏差を加算器１３１で累積する。累積値はレジスタ１３２に記憶され、ＰＩＤ周期経過後に抑制部１３３−１を介し加算器１３１にフィードバックされる。抑制部１３３−１は、入力端子Ａに入力された累積値と内部に記憶する下限値とを比較する。累積値が下限値より小されば、下限値を新たな累積値として出力端子Ｚから出力する。一方、累積値が下限値より大きければ、抑制部１３３−１は、累積値を出力端子Ｚから出力する。これにより、積分制御部１３０の出力値は、下限値で制限されたものとなり、アンダーシュートは抑制される。
【００３２】
本実施形態によれば、積分制御部１３０が抑制部１３３−１を備えているので、オーバーシュート及びアンダーシュートは抑制される。図３は、抑制部１３３−１により、オーバーシュート及びアンダーシュートが抑制された様子を示す図である。本実施形態によれば、図中（ａ）に示すオーバーシュートが例えば（ｃ）のように抑制され、（ｂ）に示すアンダーシュートが例えば（ｄ）のように抑制される。
【００３３】
（実施形態２）  
図４は、実施形態２の制御装置１００のブロック図である。実施形態１の制御装置１００とは、目標値ＳＶが抑制部１３３−２にも入力されている点で異なっている。図５は、抑制部１３３−２のブロック図である。目標値ＳＶは、上限値出力回路１３３ａ及び下限値出力回路１３３ｃに入力される。
【００３４】
上限値出力回路１３３ａは、目標値ＳＶに基づき上限値を算出する。上限値出力回路１３３ａは、目標値ＳＶの一定割合、例えば、目標値ＳＶに＋１％（＋０．０１）を乗じた値と目標値ＳＶとの和を上限値として算出する。
同様に、下限値出力回路１３３ｃは、目標値ＳＶに基づき下限値を算出する。下限値出力回路１３３ｃは、目標値ＳＶの一定割合、例えば、目標値ＳＶに−１％（−０．０１）を乗じた値と目標値ＳＶとの和を下限値として算出する。
【００３５】
本実施形態によれば、上限値及び下限値が目標値ＳＶの大きさにより変化するので、上限値及び下限値の絶対値が目標値ＳＶに対して不釣り合な値になることがない。よって、制御装置１００は、より精度の高いオーバーシュート及びアンダーシュートの抑制が可能になる。
【００３６】
（実施形態３）  
図６は、実施形態３の制御装置１００のブロック図である。実施形態１の制御装置１００とは、目標値ＳＶ及びフィードバック値ＦＢが抑制部１３３−３にも入力されている点で異なっている。図７は、抑制部１３３−３のブロック図である。目標値ＳＶは、上限値出力回路１３３ａ、下限値出力回路１３３ｃ、及び比較回路１３３ｆに入力され、フィードバック値ＦＢは、比較回路１３３ｆに入力される。
【００３７】
上限値出力回路１３３ａは、レジスタ１３３ｂに上限値を出力する。レジスタ１３３ｂは上限値を取り込み、リミッタ回路１３３ｅに出力する。下限値出力回路１３３ｃは、レジスタ１３３ｄに下限値を出力する。レジスタ１３３ｄは下限値を取り込み、リミッタ回路１３３ｅに出力する。上限値及び下限値は、固定値であってもよいし、目標値ＳＶ等に基づき変化する値であってもよい。
【００３８】
比較回路１３３ｆは、目標値ＳＶとフィードバック値ＦＢとを比較し、その比較結果（比較値）をレジスタ１３３ｇに出力する。比較値は、例えば、フィードバック値ＦＢが目標値ＳＶより大きいときに“１”、フィードバック値ＦＢが目標値ＳＶより小さいときに“０”である。なお、フィードバック値ＦＢと目標値ＳＶが一致したときは、比較値は、“１”であってもよいし、“０”であってもよい。
【００３９】
レジスタ１３３ｇは、例えばフリップフロップから構成され、比較値を記憶する。レジスタ１３３ｇには、イネーブル信号が入力される。レジスタ１３３ｇは、イネーブル信号がアクティブになると比較値を取り込む。
【００４０】
リミッタ回路１３３ｅは、累積値の累積にリミッタをかける回路である。リミッタ回路１３３ｅは、３つの入力端子Ｄ、Ｌ１、Ｌ２と、出力端子Ｙと、セレクト端子Ｓと、を備える。入力端子Ｄには、レジスタ１３２から累積値が入力される。また、入力端子Ｌ１には、レジスタ１３３ｂから上限値が入力され、入力端子Ｌ２には、レジスタ１３３ｄから下限値が入力される。また、セレクト端子Ｓには、レジスタ１３３ｇから比較値が入力される。
【００４１】
比較値が“１”の場合、すなわち、フィードバック値ＦＢが目標値ＳＶより大きい場合、リミッタ回路１３３ｅは、累積値と上限値とを比較する。そして、累積値が上限値より大きければ、上限値を出力Ｙとする。その他の場合（累積値が上限値以下の場合）、累積値を出力Ｙとする。
【００４２】
一方、比較値が“０”の場合、すなわち、フィードバック値ＦＢが目標値ＳＶより小さい場合、リミッタ回路１３３ｅは、累積値と下限値とを比較する。そして、累積値が下限値より小さければ、下限値を出力Ｙとする。その他の場合（累積値が下限値以上の場合）、累積値を出力Ｙとする。
【００４３】
リミッタ回路１３３ｅの動作をＣ言語（プログラミング言語）で表現すると以下のようになる。下記において、Ｄは累積値であり、Ｌ１は上限値であり、Ｌ２は下限値であり、Ｙは出力値であり、Ｓは比較値である。Ｓが１のとき、フィードバック値ＦＢは目標値ＳＶより大きく、Ｓが０のとき、フィードバック値ＦＢは目標値ＳＶより小さい。
【００４４】
ｉｆ（Ｓ＝＝１）｛  
ｉｆ（Ｄ＞Ｌ１）  
Ｙ＝Ｌ１；  
ｅｌｓｅ  
Ｙ＝Ｄ；  
｝  
ｅｌｓｅ｛  
ｉｆ（Ｄ＜Ｌ２）  
Ｙ＝Ｌ２；  
ｅｌｓｅ  
Ｙ＝Ｄ；  
｝  
本実施形態によれば、抑制部１３３−３は、フィードバック値ＦＢが目標値ＳＶより大きい場合は、累積値が上限値を上回っているか否かのみを判別する。そして、累積値が上限値を上回っている場合、累積値を上限値に置き換えている。すなわち、抑制部１３３−３は、フィードバック値ＦＢが目標値ＳＶより大きいにもかかわらず、積分制御部１３０が制御出力ＰＶを増加させようと動作している場合に、累積値を上限値で制限している。
【００４５】
一方、抑制部１３３−３は、フィードバック値ＦＢが目標値ＳＶより小さい場合は、累積値が下限値を下回っているか否かのみを判別する。そして、累積値が下限値を下回っている場合、累積値を下限値に置き換える。すなわち、抑制部１３３−３は、フィードバック値ＦＢが目標値ＳＶより小さいにもかかわらず、積分制御部１３０が制御出力ＰＶを減少させようと動作している場合に、累積値を下限値で制限している。
【００４６】
これにより、積分制御部１３０は、オーバーシュートおよびアンダーシュートが発生したときは、抑制部１３３−３で累積値が抑制される。制御装置１００は、ＰＩＤ制御の立ち上がり／立ち下り特性に影響を与えることなく、オーバーシュートおよびアンダーシュートを抑制できる。この結果、ユーザは、ＰＩＤ制御のパラメータ（例えば、アンプ１２１、アンプ１３４の増幅率等）を変更する手間を要することなく、従来の制御装置に抑制部１３３−３を加えるだけで、従来の特性を維持したまま、オーバーシュートおよびアンダーシュートを抑制できる。
【００４７】
上述の実施形態は一例であり、種々の変更及び応用が可能である。例えば、抑制部１３３−３は累積値を上限値および下限値のいずれか一方で制限してもよい。
【００４８】
図８は、累積値を上限値のみで抑制する抑制部１３３−３の一例である。より具体的には、図８は、実施形態３の抑制部１３３−３から、下限値出力回路１３３ｃ、及びレジスタ１３３ｄを取り除いたものである。この場合、フィードバック値ＦＢが目標値ＳＶより大きく、かつ、累積値が上限値より大きいとき、抑制部１３３−３は累積値を上限値に変更する。フィードバック値ＦＢが目標値ＳＶより大きく、かつ、累積値が上限値より小さいとき、抑制部１３３−３は累積値を変更しない。また、フィードバック値ＦＢが目標値ＳＶより小さいとき、抑制部１３３−３は累積値を変更しない。
【００４９】
累積値を上限値のみで抑制する動作は、実施形態１、２の抑制部１３３−１、１３３−２にも適用可能である。この場合、抑制部１３３−１、１３３−２は、累積値が上限値より大きいとき、累積値を上限値に変更し、累積値が上限値より小さいとき、累積値を変更しない。
【００５０】
図９は、累積値を下限値のみで抑制する抑制部１３３−３の一例である。より具体的には、図９は、実施形態３の抑制部１３３−３から、上限値出力回路１３３ａ、及びレジスタ１３３ｂを取り除いたものである。この場合、フィードバック値ＦＢが目標値ＳＶより小さく、かつ、累積値が下限値より小さい場合は、抑制部１３３−３は累積値を下限値に変更する。フィードバック値ＦＢが目標値ＳＶより小さく、かつ、累積値が下限値より大きいとき、抑制部１３３−３は累積値を変更しない。また、フィードバック値ＦＢが目標値ＳＶより大きいとき、抑制部１３３−３は累積値を変更しない。
【００５１】
累積値を上限値のみで抑制する動作は、実施形態１、２の抑制部１３３−１、１３３−２にも適用可能である。この場合、抑制部１３３−１、１３３−２は、累積値が下限値より小さいとき、累積値を下限値に変更し、累積値が下限値より大きいとき、累積値を変更しない。
【００５２】
また、上述の実施形態３では、比較回路１３３ｆには、フィードバック値ＦＢと目標値ＳＶとが入力され、フィードバック値ＦＢと目標値ＳＶとの比較結果に基づいて比較値を決定するものとして説明した。しかし、比較回路１３３ｆには、レジスタ１３２の出力値である累積値Ａと目標値ＳＶとが入力され、累積値Ａと目標値ＳＶとの比較結果に基づいて比較値を決定するよう構成されていてもよい。
【００５３】
また、上述の実施形態では、制御装置１００は、Ｐ要素に相当する比例制御部１２０と、Ｉ要素に相当する積分制御部１３０のみを備えるものとして説明したが、制御装置１００は、Ｄ要素に相当し、微分制御手段として機能する微分制御部を備えていてもよい。例えば、微分制御部は、前回の偏差（ＰＩＤ周期前の偏差）と今回の偏差との差に基づいて出力部１４０に出力する値を算出する。微分制御部の構成は、既知の様々な構成を適用可能である。この場合、出力部１４０は、比例制御部１２０の出力値と、積分制御部１３０の出力値と、微分制御部の出力値と、を加算した値を操作量ＭＶとする。抑制部１３３−１、１３３−２、若しくは１３３−３を有する積分制御部１３０を備えるのであれば、制御装置１００の構成は適宜変更可能である。
【００５４】
また、上述の実施形態では、抑制部１３３−１、１３３−２、１３３−３を論理回路で実現するものとしたが、抑制部１３３−１、１３３−２、１３３−３をプロセッサとし、ソフトウェアで各実施形態の抑制部１３３−１、１３３−２、１３３−３の動作を実現してもよい。同様に、制御装置１００をプロセッサとし、ソフトウェアで各実施形態の制御装置１００の動作を実現してもよい。
【００５５】
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５６】
１００…制御装置
１１０…差分器
１２０…比例制御部
１２１、１３４…アンプ
１３０…積分制御部
１３１、１４１…加算器
１３２、１４２、１３３ｂ、１３３ｄ、１３３ｇ…レジスタ
１３３−１、１３３−２、１３３−３…抑制部
１３３ａ…上限値出力回路
１３３ｃ…下限値出力回路
１３３ｅ…リミッタ回路
１３３ｆ…比較回路
１４０…出力部
２００…制御対象
【図１】
0006514045.tif 000002
【図２】
0006514045.tif 000003
【図３】
0006514045.tif 000004
【図４】
0006514045.tif 000005
【図５】
0006514045.tif 000006
【図６】
0006514045.tif 000007
【図７】
0006514045.tif 000008
【図８】
0006514045.tif 000009
【図９】
0006514045.tif 000010