(57)【特許請求の範囲】
【請求項１】
ＭＭＩＣが設けられた半導体チップと、
金属板と、前記半導体チップを囲むように前記金属板上に配置された絶縁体枠部と、前記絶縁体枠部上に設けられた信号端子と、を含むパッケージであって、前記パッケージ信号端子が５０Ωの信号系に接続されたとき前記パッケージ信号端子の内部端からみた負荷インピーダンスが容量性である、パッケージと、
前記半導体チップと前記パッケージ信号端子との間の前記金属板上に配置され、伝送線路を有する中継基板と、
前記半導体チップの第１の電極と、前記伝送線路の第１の端部と、を接続する第１のボンディングワイヤと、
前記伝送線路の前記第１の端部とは反対の側の第２の端部と、前記パッケージ信号端子の前記内部端と、を接続する第２のボンディングワイヤと、
を備え、
前記第２のボンディングワイヤのインダクタンスは、前記第１のボンディングワイヤのインダクタンスよりも大きい、高周波半導体装置。
【請求項２】
前記第２のボンディングワイヤのインダクタンスは前記第１のボンディングワイヤのインダクタンスよりも大きい分だけ、前記信号端子の前記内部端からみた負荷インピーダンスが容量性をもつ請求項１記載の高周波半導体装置。
【請求項３】
前記パッケージ信号端子は、入力端子と、出力端子と、を有し、
前記入力端子には前記負荷として信号源が接続され、
前記出力端子には前記負荷として出力負荷が接続される請求項１または２に記載の高周波半導体装置。
【請求項４】
前記中継基板は、前記入力端子と前記半導体チップとの間に配置された入力中継基板と、
前記出力端子と前記半導体チップとの間に配置された出力中継基板と、を含む、請求項３記載の高周波半導体装置。
【請求項５】
前記ＭＭＩＣは、電界効果トランジスタを含む請求項１〜４のいずれか１つに記載の高周波半導体装置。
【請求項６】
前記ＭＭＩＣは、伝送線路、インダクタ、キャパシタ、抵抗のうちのいずれかを含む１〜５のいずれか１つに記載の高周波半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波半導体装置に関する。
【背景技術】
【０００２】
高周波半導体装置に搭載される半導体チップのサイズが大きくなると、スクラブによりチップを確実にパッケージに接着するために、スクラブのストローク分の隙間を確保する必要がある。このため、パッケージ信号端子の内部端と半導体チップとの間隔が大きくなる。その結果として、ボンディングワイヤが長くなる。
【０００３】
半導体チップに搭載されるマイクロ波集積回路（ＭＭＩＣ:Microwave  Monolythic  Integrated  Circuit)からみた負荷インピーダンスは、たとえば、５０Ω近傍を前提に設計される。
【０００４】
ＭＭＩＣとパッケージ信号端子とをボンディングワイヤで接続すると、ＭＭＩＣからみた負荷インピーダンスが５０Ωからずれる。５０Ωからのインピーダンスにずれは、周波数が高くなるほど大きくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５４３９４１５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＭＭＩＣとパッケージ信号端子との接続が広帯域に整合可能な高周波半導体装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態の高周波半導体装置は、半導体チップと、パッケージと、中継基板と、第１のボンディングワイヤと、第２のボンディングワイヤと、を有する。前記半導体チップには、ＭＭＩＣが設けられる。前記パッケージは、金属板と、前記半導体チップを囲むように前記金属板上に配置された絶縁体枠部と、前記絶縁体枠部上に設けられたパッケージ信号端子と、を含む。前記パッケージ信号端子が５０Ω系に接続されたとき前記パッケージ信号端子の内部端からみた負荷インピーダンスが容量性である。前記中継基板は、前記半導体チップと前記パッケージ信号端子との間の前記金属板上に配置され、伝送線路を有する。前記第１のボンディングワイヤは、前記ＭＭＩＣの第１の電極と、前記伝送線路の第１の端部と、を接続する。前記第２のボンディングワイヤは、前記伝送線路の前記第１の端部とは反対の側の第２の端部と、前記パッケージ信号端子の前記内部端と、を接続する。前記第２のボンディングワイヤのインダクタンスは、前記第１のボンディングワイヤのインダクタンスよりも大きい。
【図面の簡単な説明】
【０００８】
【図１】図１（ａ）は第１の実施形態にかかる高周波半導体装置の模式斜視図、図１（ｂ）は模式平面図、図１（ｃ）はＡ−Ａ線に沿った模式断面図、である。
【図２】第１の実施形態にかかる高周波半導体装置の等価回路図である。
【図３】図３（ａ）は第１の実施形態においてパッケージ信号端子の内部端からみた負荷インピーダンスを表すスミス図、図３（ｂ）は第２のボンディングワイヤと中継基板の伝送線路との接続位置からみた負荷インピーダンスのスミス図、図３（ｃ）は中継基板の伝送線路と第１のボンディングワイヤとの接続位置からみた負荷インピーダンスのスミス図、図３（ｄ）は第１のボンディングワイヤと半導体チップの第１電極との接続位置からみた負荷インピーダンスのスミス図、である。
【図４】図４（ａ）はパッケージ信号端子の導電部の一例を表す模式図、図４（ｂ）はその負荷インピーダンスを表すスミス図、である。
【図５】第１の実施形態の周波数に対する反射損失依存性を表すグラフ図である。
【図６】図６（ａ）は第１比較例にかかる高周波半導体装置の模式断面図、図６（ｂ）はその負荷インピーダンスを表すスミス図、図６（ｃ）はボンディングワイヤを長くした時の負荷インピーダンスを表すスミス図、である。
【図７】図７（ａ）は第２比較例にかかる高周波半導体装置の負荷インピーダンスを表すスミス図、図７（ｂ）はその周波数に対する反射損失依存性を表すグラフ図、である。
【図８】第２の実施形態にかかる高周波半導体装置の模式断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態について説明する。
図１（ａ）は第１の実施形態にかかる高周波半導体装置の模式斜視図、図１（ｂ）は模式平面図、図１（ｃ）はＡ−Ａ線に沿った模式断面図、である。
高周波半導体装置１０は、半導体チップ２０と、パッケージ３０と、中継基板４０と、第１のボンディングワイヤ６０と、第２のボンディングワイヤ７０と、を有する。
【００１０】
半導体チップ２０には、ＭＭＩＣが設けられる。ＭＭＩＣは、ＨＥＭＴ(High  Electron Mobility  Transistor）などを含む電界効果トランジスタと、整合回路などを含む。整合回路は、伝送線路、インダクタ、キャパシタなどを含むことができる。
【００１１】
半導体チップ２０は、基板および基板上に設けられた積層体を含む。たとえば、基板をＳｉＣ、積層体を窒化ガリウム系材料とすると、マイクロ波からミリ波帯ＭＭＩＣ化増幅器などが構成できる。
【００１２】
パッケージ３０は、金属板３２と、半導体チップ２０を囲むように金属板３２上に配置された絶縁体枠部３４と、絶縁体枠部３４上に設けられた（第１の）パッケージ信号端子３６と、を含む。パッケージ信号端子３６は、導電部３６ａと、導電部３６ａの上に設けられたリード３６ｂと、を含む。パッケージ信号端子３６が５０Ωに信号系に接続されたとき、内部端３６ｃからみた負荷インピーダンスは容量性とする。パッケージ信号端子３６が入力端子であるとき、負荷は，内部インピーダンスが５０Ωの高周波信号源と特性インピーダンスが５０Ωの伝送線路などとなる。
【００１３】
絶縁体枠部３４は、たとえば、アルミナ、窒化アルミニウムなどとすることができる。また金属板３２は、ＣｕＭｏ、ＣｕＷなどとすることができる。絶縁体枠部３４と金属板３２とは、銀ロウなどを用いて接合される。
【００１４】
パッケージ信号端子３６の導電部３６ａとリード３６ｂとは、銀ロウなどを用いて確実に接合するために、リード３６ｂの幅を０．２ｍｍ、導電部３６ａの幅を０．４ｍｍなどとする。また、絶縁体枠部３４の厚さは、０．４〜０．６ｍｍなどとする。
【００１５】
中継基板４０は、誘電体４２と、誘電体４２に設けられた伝送線路４４と、を含む。中継基板４０は、絶縁体枠部３４内において、半導体チップ２０とパッケージ信号端子３６との間になるように、金属板３２上に配置される。
【００１６】
半導体チップ２０がＨＥＭＴ多段増幅器の場合、その平面サイズは、たとえば、３ｍｍ×３ｍｍなどと大きくなる。金属板３２に大面積の半導体チップ２０をＡｕＳｂなど半田材を用いて接合する場合、絶縁体枠部３４との間の隙間を１ｍｍ程度に保ちスクラブを行いつつ接合するとボイドを抑制できるので好ましい。
【００１７】
また、半導体チップ２０がＳｉＣ基板とその上の窒化ガリウム積層体とを含む場合、その厚さは５０〜１００μｍなどのように薄い。中継基板４０の厚さを、半導体チップ２０の厚さ以上、絶縁体枠部３４の厚さ以下にすると、ボンディングが容易であるので好ましい。また、中継基板４０の厚さを、半導体チップ２０の厚さと同じか、それよりもわずかに大きくすると、第１のボンディングワイヤ６０を短くできるのでより好ましい。
【００１８】
中継基板４０は、アルミナや窒化アルミニウムなどのセラミック、石英・サファイヤ・高抵抗半導体、などの絶縁体材料とすることができる。中継基板４０の裏面に導電部を設けると、金属板３２の表面にＡｕＳｎなどの半田材で接合できる。信号伝搬方向に沿った中継基板４０の長さは、隙間である１ｍｍ以下とする。中継基板４０の幅はたとえば、０．５ｍｍ〜１ｍｍなどとすることができる。中継基板４０は、発熱を生じないので、金属板３２との接合界面に多少のボイドがあってもよい。
【００１９】
第１のボンディングワイヤ６０は、半導体チップ２０の第１の電極２０ａと、伝送線路４４の第１の端部４４ａと、を接続する。
【００２０】
第２のボンディングワイヤ７０は、伝送線路４４の第１の端部４４ａとは反対の側の第２の端部４４ｂと、パッケージ信号端子３６の内部端３６ｃと、を接続する。
【００２１】
第１の実施形態において、第２のボンディングワイヤ７０のインダクタンスは第１のボンディングワイヤ６０のインダクタンスよりも大きくする。
【００２２】
図２は、第１の実施形態にかかる高周波半導体装置の等価回路図である。
また、図３（ａ）はパッケージ信号端子の内部端からみた負荷インピーダンスを表すスミス図、図３（ｂ）は第２ボンディングワイヤと中継基板の伝送線路との接続位置からみた負荷インピーダンスのスミス図、図３（ｃ）は中継基板の伝送線路と第１ボンディングワイヤとの接続位置からみた負荷インピーダンスのスミス図、図３（ｄ）は第１のボンディングワイヤと半導体チップの第１電極殿接続位置からみた負荷インピーダンスのスミス図、である。
【００２３】
図３（ａ）は、パッケージ信号端子３６の内部端３６ｃ（基準面Ｑ１）からみた負荷インピーダンスｚ１を表すスミス図である。パッケージ信号端子３６には、負荷９０（インピーダンスが５０Ωの信号源とする）が接続される。第１の実施形態の導電部３６ａは、特性インピーダンスが５０Ωである伝送線路としないで、基準面Ｑ１からみた負荷インピーダンスｚ１が容量性となるようにする。
【００２４】
図４（ａ）はパッケージ信号端子の導電部の一例を表す模式図、図４（ｂ）はその負荷インピーダンスを表すスミス図、である。
図４（ｂ）は、特性インピーダンスＺＣ＝５０Ωで規格化されたスミス図である。導電部３６ａは、２つの伝送線路が縦続接続されている。負荷９０の側の伝送線路Ａ１は、５０Ωよりも小さい特性インピーダンスを有し、電気長ＥＬ１は約４分の１波長（９０°）とする。半導体チップ２０の側の伝送線路Ａ２は、５０Ωよりも大きい特性インピーダンスを有し、電気長ＥＬ２は（９０＋α）°とする。
【００２５】
伝送線路Ａ１が４分の１波長変換器として作用するので基準面Ｑ１１からみた正規化負荷インピーダンスｚ１１の実部は、１よりも小さくなる。さらに伝送線路Ａ１よりも特性インピーダンスが小さい伝送線路Ａ２により位相が回転し、ｒ＝１の円と交差する位置の近傍まで（９０＋α）度位相が変化する。伝送線路Ａ１よりも特性インピーダンスが小さい伝送線路で９０°以上位相が回転すると、基準面Ｑ１２からみた負荷インピーダンスｚ１２を容量性にできる。なお、図４（ａ）に表した導電部３６ａは、一例であって、本発明はこれに限定されない。
【００２６】
次に、図３（ｂ）に戻って、第２のボンディングワイヤ７０と中継基板４０の伝送線路４４との接続位置（基準面Ｑ２）からみた負荷インピーダンスｚ２について説明する。第２のボンディングワイヤ７０は、たとえば、絶縁体枠部３４の上面と、それよりも低い位置である中継基板４０の上面と、を接続する。基準面Ｑ２からみた負荷インピーダンスｚ２が誘導性となるように、第２のボンディングワイヤ７０のインダクタンスを決める。インダクタンスを、たとえば、０．３５ｎＨとすると、３０ＧＨｚでの負荷インピーダンスｚ２を誘導性とできる。
【００２７】
次に、基準面Ｑ３からみた負荷インピーダンスｚ３が帯域内でｒ＝１の円と容量性リアクタンス領域内で交差するように、伝送線路４４の特性インピーダンスと、電気長を設定する。たとえば、図３（ｃ）に表すように、中継基板４０の伝送線路４４の幅を０．１８ｍｍ、長さを０．７４ｍｍとする。
【００２８】
次に、ｒ＝１の円近傍にある負荷インピーダンスｚ３に第１のボンディングワイヤ６０によるインダクタンスを加えて、半導体チップ２０の入力インピーダンスと整合をとる。第１のボンディングワイヤ６０のインダクタンスを、たとえば、０．２２ｎＨとすると、基準面Ｑ４からみた３０ＧＨｚでの負荷インピーダンスｚ４を、５０Ω近傍にできる。第２のボンディングワイヤ７０のインダクタンスと第１のボンディングワイヤ６０のインダクタンスの差分は、信号端子３６の端部３６ｃからみた負荷インピーダンスｚ１（＠Ｑ１）の容量分と複素共役である。
【００２９】
図５は、第１の実施形態の高周波半導体装置の入力インピーダンスを信号系のインピーダンスである５０Ωに対して計算した周波数に対する反射損失依存性を表すグラフ図である。
反射損失ＲＬ（ｄＢ）は、Ｓパラメータの入力反射係数Ｓ１１を用いて式（１）で表される。
【００３０】
【数１】
0006462535.tif 000002
【００３１】
中心周波数を３０ＧＨｚとして、反射損失ＲＬが２０ｄＢとなる帯域は、約４ＧＨｚと広い。
【００３２】
第１の実施形態では、信号端子３６の端部３６ｃからみた負荷インピーダンスｚ１（＠Ｑ１）を容量性にし、第２のボンディングワイヤ７０によるインダクタンスを加算することにより負荷インピーダンスｚ２（＠Ｑ２）を誘導性にする。さらに、伝送線路４４により再び負荷インピーダンスｚ３（Ｑ３）を容量性に変換する。このあと、第１のボンディングワイヤ６０によるインダクタンスを加算することにより、半導体チップ２０のインピーダンス（５０Ω）に対して広帯域に亘り整合を取る。信号端子３６の端部３６ｃからみた負荷インピーダンスｚ１（＠Ｑ１）を容量性にしたことにより、第２のボンディングワイヤ７０のインダクタンスは、第１のボンディングワイヤ６０のインダクタンスよりも大きくでき、信号端子３６と半導体チップ間の隙間と段差を半導体チップの厚さに近い中継基板を介して吸収する。第２のボンディングワイヤ７０のインダクタンスは第１のボンディングワイヤ６０のインダクタンスよりも、信号端子３６の端部３６ｃからみた負荷インピーダンスｚ１（＠Ｑ１）の容量分だけ大きい。もしくは第２のボンディングワイヤ７０のインダクタンスが第１のボンディングワイヤ６０のインダクタンスよりも大きい分だけ、信号端子３６の端部３６ｃからみた負荷インピーダンスｚ１（＠Ｑ１）に容量を与えておく。 
【００３３】
図６（ａ）は第１比較例にかかる高周波半導体装置の模式断面図、図６（ｂ）はその負荷インピーダンスを表すスミス図、図６（ｃ）はボンディングワイヤを長くした時の負荷インピーダンスを表すスミス図、である。
第１比較例では、中継基板が設けられていない。また、ボンディングワイヤ１７０のインダクタンスを０．１８ｎＨとする。図６（ｂ）に表すように、パッケージ信号端子１３６の端部１３６ｃからみた負荷インピーダンスは容量性である。ボンディングワイヤ１７０のインダクタンスを加算することにより、中心周波数３０ＧＨｚにおいて、基準面Ｑ１０２からみた負荷インピーダンスを５０Ωに整合できる。
【００３４】
しかしながら、半導体チップ１２０の厚さが５０〜１００μｍであるのに対して、絶縁体枠部１３４の厚さは、たとえば、０．４〜０．６ｍｍなどと大きい。この場合、インダクタンスを０．１８ｎＨと短くすることは容易ではない。他方、ボンディングワイヤ１７０を長く（インダクタンスが０．３ｎＨなどとなる）すると、図６（ｃ）に表すように、中心周波数３０ＧＨｚにおいて基準面１０２からみた負荷インピーダンスが５０Ωからずれる。
【００３５】
図７（ａ）は第２比較例にかかる高周波半導体装置の負荷インピーダンスを表すスミス図、図７（ｂ）は周波数に対する反射損失依存性を表すグラフ図、である。
パッケージ信号端子１３６の端部１３６ｃからみた負荷インピーダンスｚ１０１（＠Ｑ１０１）の容量を、図７（ａ）に表すように大きくすると、ボンディングワイヤ１７０を長くしても中心周波数において整合が取れる。
【００３６】
しかしながら、端部１３６ｃにおける負荷インピーダンスの周波数依存性が大きくなる。このため、中心周波数３０ＧＨｚでは、５０Ωに整合させることができても帯域の上限や下限では５０Ωからのずれが大きくなる。このため、図７（ｂ）に表すように、反射損失ＲＬが２０ｄＢ以上となる帯域が約１．５ｄＢと狭くなる。
【００３７】
これに対して、第１の実施形態では、導電層３６ａと伝送線路４４との段差間を接続するように、第２のボンディングワイヤ７０を長くする。誘導性となった負荷インピーダンスｚ２は、中継基板４０の伝送線路４４により適正な容量値を有する負荷インピーダンスｚ３に変換される。さらに第１のボンディングワイヤ６０によるインダクタンス（段差が小さいので第２のボンディングワイヤ７０のインダクタンスよりも小さくできる）を加算することにより、負荷インピーダンスｚ４（＠Ｑ４）を５０Ω近傍にできる。パッケージ信号端子３６の端部３６ｃからみた負荷インピーダンスｚ１の容量成分を大きくしないので、広帯域にできる。
【００３８】
第１の実施形態は、（第１の）パッケージ信号端子３６を入力端子とし、第２のパッケージ信号端子５６を出力端子とする構造である。中継基板４０は、パッケージ信号端子３６と半導体チップ２０との間にのみ設けられる。半導体チップ２０と絶縁体枠部３４との間隙は、スクラブにより半導体チップ２０を金属板３２に接合するために設けられる。中継基板４０を１つとする場合、半導体チップ２０を、入力端子側に設けても、出力端子側に設けてもよい。
【００３９】
また、中継基板４０を挿入することにより挿入損失が生じることがある。この場合、出力端子側では大電力が伝搬しているので、損失電力が小さい入力端子側に中継基板４０設ける方が損失電力の大きさを低減できる。
【００４０】
図８は、第２の実施形態にかかる半導体装置の模式断面図である。
半導体装置１０は、半導体チップ２０と、パッケージ３０と、中継基板４０、８０と、第１のボンディングワイヤ６０と、第２のボンディングワイヤ７０と、第３のボンディングワイヤ６２と、第４のボンディングワイヤ７２と、を有する。
【００４１】
パッケージ３０は、金属板３２と、半導体チップ１０を囲むように金属板３２上に配置された絶縁体枠部３４と、絶縁体枠部３４上に設けられた第１のパッケージ信号端子３６と、第２のパッケージ信号端子５６と、を含む。第２のパッケージ信号端子５６は、絶縁体枠部３４上に設けられた導電部５６ａと，リード５６ｂと、を含む。パッケージ信号端子５６に負荷が接続されたときパッケージ信号端子５６の内部端５６ｃからみた負荷インピーダンスを容量性とする。パッケージ信号端子３５が出力パッケージ信号端子であるとき、負荷は、たとえば、５０Ω負荷などとなる。
【００４２】
第３のボンディングワイヤ６２は、半導体チップ２０の第２の電極２０ｂと、伝送線路８４の第１の端部８４ａと、を接続する。
【００４３】
第４のボンディングワイヤ７２は、伝送線路８４の第１の端部８４ａとは反対の側の第２の端部８４ｂと、パッケージ信号端子５６の内部端５６ｃと、を接続する。
【００４４】
第２の実施形態において、第２のボンディングワイヤ７０のインダクタンスは第１のボンディングワイヤ６０のインダクタンスよりも大きく、第４のボンディングワイヤ７２のインダクタンスは第３のボンディングワイヤ６２のインダクタンスよりも大きい。
【００４５】
第２の実施形態では、半導体チップ２０の入力電極２０ａとパッケージの入力パッケージ信号端子３６との間、および半導体チップ２０の出力電極２０ｂとパッケージの出力パ信号端子５６との間、でそれぞれ広帯域整合が可能となる。
【００４６】
第１および第２の実施形態によれば、ＭＭＩＣを構成する半導体チップと、パッケージ信号端子と、が広帯域に整合可能な高周波半導体装置が提供される。この高周波半導体装置は、たとえば、３０ＧＨｚ帯の衛星通信地上局などに用いることができる。
【００４７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４８】
１  高周波半導体装置、２０  半導体チップ、３０  パッケージ、３２  金属板、３４  絶縁体枠部、３６  パッケージ信号端子、３６ｃ  （パッケージ信号端子の）内部端、４０  中継基板、４２  誘電体層、４４  伝送線路、４４ａ  第１の端部、４４ｂ  第２の端部、５６  パッケージ信号端子、６０  第１のボンディングワイヤ、７０  第２のボンディングワイヤ、９０、９２  負荷，ｚ１  負荷インピーダンス（＠Ｑ１）、ｚ２  負荷インピーダンス（＠Ｑ２）、ｚ３  負荷インピーダンス（＠Ｑ３）、ｚ４  負荷インピーダンス（＠Ｑ４）
【図１】
0006462535.tif 000003
【図２】
0006462535.tif 000004
【図３】
0006462535.tif 000005
【図４】
0006462535.tif 000006
【図５】
0006462535.tif 000007
【図６】
0006462535.tif 000008
【図７】
0006462535.tif 000009
【図８】
0006462535.tif 000010