(57)【特許請求の範囲】
【請求項１】
インクが充填される圧力室を有する基板と、
前記圧力室上に配置されかつ前記圧力室の天面部を区画する可動膜を含む可動膜形成層と、
前記可動膜の前記圧力室とは反対側の表面に形成された圧電素子とを含み、
前記可動膜には、前記圧電素子が形成されていない領域に、前記可動膜を厚さ方向に貫通し、前記圧力室と連通するインク吐出通路が形成され、
前記可動膜の前記圧力室とは反対側の表面には、前記インク吐出通路の近傍領域に、前記インク吐出通路と連通するインク吐出孔を有するポリイミドからなるノズルが形成されており、
前記インク吐出通路と前記インク吐出孔とは、前記圧力室側から見て位置整合しており、かつそれらの横断面の形状および大きさがほぼ等しく、
前記インク吐出孔は、前記インク吐出通路を有する前記可動膜をハードマスクとした前記圧力室側からのドライエッチングによる加工面である側面を有し、
前記側面は、前記可動膜の表面に対してほぼ垂直に形成されている、インクジェットプリントヘッド。
【請求項２】
前記インク吐出通路および前記インク吐出孔の横断面形状が円形状である、請求項１に記載のインクジェットプリントヘッド。
【請求項３】
前記ノズルは、ポリイミドからなる表面保護膜の一部から構成されている、請求項１または２に記載のインクジェットプリントヘッド。
【請求項４】
前記圧電素子は、前記可動膜の主面に対して法線方向から見た平面視において、前記インク吐出通路を取り囲む環状に形成されている、請求項１〜３のいずれか一項に記載のインクジェットプリントヘッド。
【請求項５】
前記圧電素子は、
前記可動膜形成層の前記圧力室とは反対側の表面に形成された下部電極と、
前記下部電極に対して前記可動膜形成層とは反対側に配置された上部電極と、
前記上部電極と前記下部電極との間に設けられた圧電体膜とを含む、請求項１〜４のいずれか一項に記載のインクジェットプリントヘッド。
【請求項６】
前記可動膜形成層上に形成され、前記圧電素子および前記可動膜形成層を覆う水素バリア膜と、
前記水素バリア膜上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記下部電極に接続された下部配線と、
前記層間絶縁膜上に形成され、前記上部電極に接続された上部配線と、
前記可動膜形成層上に形成され、前記可動膜表面における前記インク吐出通路の周囲領域、前記層間絶縁膜および前記配線を覆うポリイミドからなる表面保護膜とを含み、
前記ノズルは、前記表面保護膜における前記インク吐出通路の近傍領域によって構成されている、請求項１〜５のいずれか一項に記載のインクジェットプリントヘッド。
【請求項７】
前記基板に形成され、前記圧電素子に電圧を印可する駆動回路をさらに含む、請求項１〜６のいずれか一項に記載のインクジェットプリントヘッド。
【請求項８】
前記可動膜形成層は、ＳｉＯ２膜からなる、請求項１〜６のいずれか一項に記載のインクジェットプリントヘッド。
【請求項９】
前記圧電体膜は、ＰＺＴ膜からなる、請求項５に記載のインクジェットプリントヘッド。
【請求項１０】
前記上部電極は、前記圧電体膜上に形成されたＩｒ０２膜と、前記Ｉｒ０２膜上に形成されたＩｒ膜との積層膜からなる、請求項９に記載のインクジェットプリントヘッド。
【請求項１１】
前記下部電極は、前記可動膜側に形成されたＴｉ膜と、前記Ｔｉ膜上に形成されたＰｔ膜との積層膜からなる、請求項１０に記載のインクジェットプリントヘッド。
【請求項１２】
インク吐出通路形成領域を有する可動膜形成領域を含む可動膜形成層を、基板上に形成する工程と、
前記可動膜形成領域上の前記インク吐出通路形成領域を除く領域に、圧電素子を形成する工程と、
前記可動膜形成層上に、前記圧電素子および前記下部電極を覆う水素バリア膜および絶縁膜を順に形成する工程と、
前記水素バリア膜および前記絶縁膜をパターニングして、前記水素バリア膜および前記絶縁膜の積層膜に、前記可動膜形成領域表面における前記インク吐出通路形成領域およびその周囲部を露出させる開口をする工程と、
前記絶縁膜上に、前記圧電素子に接続される配線を形成する工程と、
前記インク吐出通路形成領域に、前記可動膜形成層を厚さ方向に貫通するインク吐出通路を形成する工程と、
前記可動膜形成層上に、前記絶縁膜および前記配線を覆うポリイミドからなる表面保護膜を形成する工程と、
前記基板を下方からエッチングすることにより、前記可動膜形成領域に対向する圧力室を形成する工程と、
前記可動膜形成層をハードマスクとして、前記圧力室側から前記表面保護膜をドライエッチングすることにより、前記インク吐出通路に連通するインク吐出孔を前記表面保護膜に形成する工程とを含む、インクジェットプリントヘッドの製造方法。
【請求項１３】
前記圧電素子を形成する工程は、
前記可動膜形成層上に、下部電極膜、圧電体膜材料膜および上部電極膜を形成する工程と、
前記上部電極膜、圧電体膜材料膜および下部電極膜をパターニングして、上部電極、圧電体膜および下部電極を形成することにより、前記下部電極と前記上部電極とそれらに挟まれた前記圧電体膜とを含む圧電素子を形成する工程とを含む、請求項１２に記載のインクジェットプリントヘッドの製造方法。
【請求項１４】
前記水素バリア膜および前記絶縁膜をパターニングする工程は、前記水素バリア膜および前記絶縁膜に、前記下部電極の一部を露出させる第１コンタクト孔および前記上部電極の一部を露出させる第２コンタクト孔を形成する工程をさらに含み、
前記配線を形成する工程は、前記絶縁膜上に配線膜を形成した後、前記配線膜をパターニングすることにより、前記第１コンタクト孔を介して前記下部電極に接続された下部配線と、前記第２コンタクト孔を介して前記上部電極に接続された上部配線とを形成する工程を含む、請求項１３に記載のインクジェットプリントヘッドの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インクジェットプリントヘッドおよびその製造方法に関する。
【背景技術】
【０００２】
特許文献１は、圧電素子を利用したインクジェットプリントヘッドを開示している。特許文献１のインクジェットプリントヘッドは、半導体基板と、半導体基板上に設けられ、半導体基板との対向方向に可動可能な可動膜（振動膜）と、可動膜上に設けられた圧電素子と、可動膜に対して半導体基板側に可動膜に臨んで形成され、インクが充填される圧力室とを含む。可動膜上および圧電素子の表面はＡｌ２Ｏ３からなる水素バリア膜で覆われている。また、水素バリア膜上には、ＳｉＯ２からなる層間絶縁膜が形成されている。層間絶縁膜上には、圧電素子のための配線が形成されている。層間絶縁膜および配線は、ＳｉＮからなる表面保護膜によって覆われている。
【０００３】
可動膜には、可動膜を貫通して形成され、圧力室と連通する連通室が形成されている。また、水素バリア膜、層間絶縁膜および表面保護膜には、それらを貫通して形成され、連通室と連通する貫通孔（インク吐出孔）が形成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−５６９３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は、インクジェットプリントヘッドの表面保護膜としてポリイミドを用いることを試みた。表面保護膜としてポリイミドを用いた場合には、表面保護膜として酸化膜や窒化膜を用いる場合に比べて、柔軟性が向上する。このため、可動膜の変位量を大きくできると考えられる。
しかしながら、表面保護膜としてポリイミドを用いた場合には、インク吐出孔を表面保護膜に形成する場合に、次のような問題がある。例えば、レジストパターンをマスクとするドライエッチングによって表面保護膜にインク吐出孔を形成する場合には、レジスト除去工程（アッシング工程）においてポリイミドの一部が除去されてしまう。
【０００６】
また、感光性を有するポリイミドを表面保護膜として用い、インク吐出孔に対応するパターンに露光した後、そのポリイミドを現像することにより、表面保護膜にインク吐出孔を形成する場合には、インク吐出孔の側面が可動膜表面に対して垂直とはならず、傾斜面（テーパ面）になってしまう。ウエットエッチングによって表面保護膜にインク吐出孔を形成する場合にも、インク吐出孔の側面が可動膜表面に対して垂直とはならず、傾斜面になってしまう。
【０００７】
ハードマスクを用いたドライエッチングによって表面保護膜にインク吐出孔を形成する場合には、インク吐出孔の側面は可動膜表面に対してほぼ垂直となるが、ハードマスクの製膜工程および除去工程が必要となるため、工程数が増加する。
この発明の目的は、工程数を増加させることなく、インク吐出孔の側面を可動膜表面に対してほぼ垂直にできるインクジェットプリントヘッドおよびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
この発明によるインクジェットプリントヘッドは、インクが充填される圧力室を有する基板と、前記圧力室上に配置されかつ前記圧力室の天面部を区画する可動膜を含む可動膜形成層と、前記可動膜の前記圧力室とは反対側の表面に形成された圧電素子とを含む。前記可動膜には、前記圧電素子が形成されていない領域に、前記可動膜を厚さ方向に貫通し、前記圧力室と連通するインク吐出通路が形成されている。前記可動膜の前記圧力室とは反対側の表面には、前記インク吐出通路の近傍領域に、前記インク吐出通路と連通するインク吐出孔を有するポリイミドからなるノズルが形成されている。前記インク吐出通路と前記インク吐出孔とは、前記圧力室側から見て位置整合しており、かつそれらの横断面の形状および大きさがほぼ等しい。
【０００９】
この構成では、インク吐出孔を、可動膜形成層をハードマスクとして用いたドライエッチングによって形成することが可能となるので、垂直性が良好な側面（加工面）を得ることができる。また、可動膜形成層を除去する必要はない。したがって、この構成によれば、工程数を増加させることなく、インク吐出孔の側面を可動膜の表面に対してほぼ垂直にできる。
【００１０】
この発明の一実施形態では、前記インク吐出孔の側面は、前記可動膜の表面に対してほぼ垂直に形成されている。この構成によれば、高性能のノズルが得られる。
この発明の一実施形態では、前記インク吐出通路および前記インク吐出孔の横断面形状が円形状である。
この発明の一実施形態では、前記インク吐出孔は、前記インク吐出通路を有する前記可動膜をハードマスクとして、前記圧力室側からのドライエッチングによって形成されている。
【００１１】
この発明の一実施形態では、前記ノズルは、ポリイミドからなる表面保護膜の一部から構成されている。この構成では、ノズル専用の部材を設ける必要がないので、構成が簡単となる。
この発明の一実施形態では、前記圧電素子は、前記可動膜の主面に対して法線方向から見た平面視において、前記インク吐出通路を取り囲む環状に形成されている。
【００１２】
この発明の一実施形態では、前記圧電素子は、前記可動膜形成層の前記圧力室とは反対側の表面に形成された下部電極と、前記下部電極に対して前記可動膜形成層とは反対側に配置された上部電極と、前記上部電極と前記下部電極との間に設けられた圧電体膜とを含む。
この発明の一実施形態では、前記可動膜形成層上に形成され、前記圧電素子および前記可動膜形成層を覆う水素バリア膜と、前記水素バリア膜上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記下部電極に接続された下部配線と、前記層間絶縁膜上に形成され、前記上部電極に接続された上部配線と、前記可動膜形成層上に形成され、前記可動膜表面における前記インク吐出通路の周囲領域、前記層間絶縁膜および前記配線を覆うポリイミドからなる表面保護膜とを含み、前記ノズルは、前記表面保護膜における前記インク吐出通路の近傍領域によって構成されている。
【００１３】
この発明の一実施形態では、前記基板に形成され、前記圧電素子に電圧を印可する駆動回路をさらに含む。
この発明の一実施形態では、前記可動膜形成層は、ＳｉＯ２膜からなる。
この発明の一実施形態では、前記圧電体膜は、ＰＺＴ膜からなる。
この発明の一実施形態では、前記上部電極は、前記圧電体膜上に形成されたＩｒ０２膜と、前記Ｉｒ０２膜上に形成されたＩｒ膜との積層膜からなる。
【００１４】
この発明の一実施形態では、前記下部電極は、前記可動膜側に形成されたＴｉ膜と、前記Ｔｉ膜上に形成されたＰｔ膜との積層膜からなる。
この発明によるインクジェットプリントヘッドの製造方法は、インク吐出通路形成領域を有する可動膜形成領域を含む可動膜形成層を、基板上に形成する工程と、前記可動膜形成領域上の前記インク吐出通路形成領域を除く領域に、圧電素子を形成する工程と、前記可動膜形成層上に、前記圧電素子および前記下部電極を覆う水素バリア膜および絶縁膜を順に形成する工程と、前記水素バリア膜および前記絶縁膜をパターニングして、前記水素バリア膜および前記絶縁膜の積層膜に、前記可動膜形成領域表面における前記インク吐出通路形成領域およびその周囲部を露出させる開口をする工程と、前記絶縁膜上に、前記圧電素子に接続される配線を形成する工程と、前記インク吐出通路形成領域に、前記可動膜形成層を厚さ方向に貫通するインク吐出通路を形成する工程と、前記可動膜形成層上に、前記絶縁膜および前記配線を覆うポリイミドからなる表面保護膜を形成する工程と、前記基板を下方からエッチングすることにより、前記可動膜形成領域に対向する圧力室を形成する工程と、前記可動膜形成層をハードマスクとして、前記圧力室側から前記表面保護膜をドライエッチングすることにより、前記インク吐出通路に連通するインク吐出孔を前記表面保護膜に形成する工程とを含む。
【００１５】
この製造方法では、インク吐出孔は、可動膜形成層をハードマスクとして用いたドライエッチングによって形成されるので、垂直性が良好な側面（加工面）を得ることができる。また、ハードマスクとして用いた可動膜形成層を除去する必要はない。したがって、この製造方法によれば、工程数を増加させることなく、インク吐出孔の側面を可動膜の表面に対してほぼ垂直にできる。
【００１６】
前記圧電素子を形成する工程は、前記可動膜形成層上に、下部電極膜、圧電体膜材料膜および上部電極膜を形成する工程と、前記上部電極膜、圧電体膜材料膜および下部電極膜をパターニングして、上部電極、圧電体膜および下部電極を形成することにより、前記下部電極と前記上部電極とそれらに挟まれた前記圧電体膜とを含む圧電素子を形成する工程とを含んでいてもよい。
【００１７】
前記水素バリア膜および前記絶縁膜をパターニングする工程は、前記水素バリア膜および前記絶縁膜に、前記下部電極の一部を露出させる第１コンタクト孔および前記上部電極の一部を露出させる第２コンタクト孔を形成する工程をさらに含んでいてもよい。
前記配線を形成する工程は、前記絶縁膜上に配線膜を形成した後、前記配線膜をパターニングすることにより、前記第１コンタクト孔を介して前記下部電極に接続された下部配線と、前記第２コンタクト孔を介して前記上部電極に接続された上部配線とを形成する工程を含んでいてもよい。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の一実施形態に係るインクジェットプリントヘッドの模式的な平面図である。
【図２】図２は、図１に示す切断線II−IIにおけるインクジェットプリントヘッドの模式的な断面図である。
【図３】図３は、図１に示す回路形成領域に形成される集積回路のブロック図である。
【図４Ａ】図４Ａは、図２に示すインクジェットプリントヘッドの製造方法を説明するための模式的な断面図である。
【図４Ｂ】図４Ｂは、図４Ａの次の工程を示す模式的な断面図である。
【図４Ｃ】図４Ｃは、図４Ｂの次の工程を示す模式的な断面図である。
【図４Ｄ】図４Ｄは、図４Ｃの次の工程を示す模式的な断面図である。
【図４Ｅ】図４Ｅは、図４Ｄの次の工程を示す模式的な断面図である。
【図４Ｆ】図４Ｆは、図４Ｅの次の工程を示す模式的な断面図である。
【図４Ｇ】図４Ｇは、図４Ｆの次の工程を示す模式的な断面図である。
【図４Ｈ】図４Ｈは、図４Ｇの次の工程を示す模式的な断面図である。
【図４Ｉ】図４Ｉは、図４Ｈの次の工程を示す模式的な断面図である。
【図４Ｊ】図４Ｊは、図４Ｉの次の工程を示す模式的な断面図である。
【図４Ｋ】図４Ｋは、図４Ｊの次の工程を示す模式的な断面図である。
【図４Ｌ】図４Ｌは、図４Ｋの次の工程を示す模式的な断面図である。
【図４Ｍ】図４Ｍは、図４Ｌの次の工程を示す模式的な断面図である。
【図４Ｎ】図４Ｎは、図４Ｍの次の工程を示す模式的な断面図である。
【図４Ｏ】図４Ｏは、図４Ｎの次の工程を示す模式的な断面図である。
【図４Ｐ】図４Ｐは、図４Ｏの次の工程を示す模式的な断面図である。
【図４Ｑ】図４Ｑは、図４Ｐの次の工程を示す模式的な断面図である。
【図４Ｒ】図４Ｒは、図４Ｑの次の工程を示す模式的な断面図である。
【図４Ｓ】図４Ｓは、図４Ｒの次の工程を示す模式的な断面図である。
【図４Ｔ】図４Ｔは、図４Ｓの次の工程を示す模式的な断面図である。
【図４Ｕ】図４Ｕは、図４Ｔの次の工程を示す模式的な断面図である。
【発明を実施するための形態】
【００１９】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るインクジェットプリントヘッドの模式的な平面図である。図２は、図１に示す切断線II−IIにおけるインクジェットプリントヘッドの模式的な断面図である。なお、図２では、導電体からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
【００２０】
インクジェットプリントヘッド１は、シリコン基板２を備えている。シリコン基板２には、ノズル形成領域３および回路形成領域４が設定されている。
ノズル形成領域３において、シリコン基板２の表面には、図２に示すように、可動膜形成層５がその全域に形成されている。可動膜形成層５は、ＳｉＯ２（酸化シリコン）からなる。可動膜形成層５の厚さは、たとえば、０．５〜２μｍである。
【００２１】
可動膜形成層５上には、図１に示すように、複数の圧電素子６が行方向および列方向に等間隔を空けたマトリクス状に整列して配置されている。圧電素子６は、下部電極７と、下部電極７上に形成された圧電体膜８と、圧電体膜８上に形成された上部電極９とを備えている。言い換えれば、圧電素子６は、圧電体膜８を上部電極９および下部電極７で上下から挟むことにより形成されている。圧電素子６には、貫通孔１０が厚さ方向に貫通して形成されている。つまり、圧電素子６は、可動膜形成層５の主面に対して法線方向から見た平面視で円環状に形成されている。
【００２２】
下部電極７は、圧電素子６を構成する平面視円環状の主電極部１１と、主電極部１１の周縁から直線状に延びる延長部１２とを一体的に備えている。下部電極７は、Ｔｉ（チタン）層およびＰｔ（プラチナ）層を可動膜形成層５側から順に積層した２層構造を有している。
圧電体膜８は、下部電極７の主電極部１１と平面視同形状の円環板に形成されている。圧電体膜８は、ＰＺＴ（チタン酸ジルコン酸鉛：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）からなる。
【００２３】
上部電極９は、圧電体膜８と平面視同形状の円環状に形成されている。上部電極９は、ＩｒＯ２（酸化イリジウム）層およびＩｒ（イリジウム）層を圧電体膜８側から順に積層した２層構造を有している。
ノズル形成領域３において、可動膜形成層５および圧電素子６の表面は、水素バリア膜１３により覆われている。水素バリア膜１３は、Ａｌ２Ｏ３（アルミナ）からなる。これにより、圧電体膜８の水素還元による特性劣化を防止することができる。
【００２４】
水素バリア膜１３上には、層間絶縁膜１４が積層されている。層間絶縁膜１４は、ＳｉＯ２からなる。水素バリア膜１３と層間絶縁膜１４との積層膜には、各圧電素子６の貫通孔１０の内側領域において、可動膜５Ａ表面におけるインク吐出通路６３の周囲部を露出させる平面視円形の開口１９が形成されている。層間絶縁膜１４上には、下部配線１５および上部配線１６が形成されている。これらの配線１５，１６は、Ａｌ（アルミニウム）を含む金属材料からなる。
【００２５】
下部配線１５の一端部は、下部電極７の延長部１２の先端部の上方に配置されている。下部配線１５の一端部と延長部１２との間において、水素バリア膜１３および層間絶縁膜１４を連続して貫通する第１コンタクト孔１７が形成されている。下部配線１５の一端部は、第１コンタクト孔１７内に入り込み、第１コンタクト孔１７内で延長部１２と接続されている。
【００２６】
上部配線１６の一端部は、上部電極９の周縁部の上方に配置されている。上部配線１６の一端部と上部電極９との間において、水素バリア膜１３および層間絶縁膜１４を連続して貫通する第２コンタクト孔１８が形成されている。上部配線１６の一端部は、第２コンタクト孔１８内に入り込み、第２コンタクト孔１８内で上部電極９と接続されている。下部配線１５および上部配線１６の各他端部は、後述するドライバ７２（図３参照）に接続されている。
【００２７】
回路形成領域４には、たとえば、ＮチャネルＭＯＳＦＥＴ（Negative-channel Metal Oxide Semiconductor Field Effect Transistor）２１およびＰチャネルＭＯＳＦＥＴ（Positive-channel Metal Oxide Semiconductor Field Effect Transistor）２２を含む集積回路が形成されている。
回路形成領域４において、ＮチャネルＭＯＳＦＥＴ２１が形成されるＮＭＯＳ領域２３と、ＰチャネルＭＯＳＦＥＴ２２が形成されるＰＭＯＳ領域２４とは、素子分離部２５により、それぞれ周囲から絶縁分離されている。素子分離部２５は、シリコン基板２の表面から比較的浅く掘り下がった溝（たとえば、深さ０．２〜０．５μｍのシャロートレンチ）２６の内面に形成された熱酸化膜２７と、熱酸化膜２７の内側を埋め尽くす絶縁体２８とを備えている。絶縁体２８は、たとえば、ＳｉＯ２からなる。絶縁体２８の表面は、シリコン基板２の表面と面一をなしている。
【００２８】
ＮＭＯＳ領域２３には、Ｐ型ウェル３１が形成されている。Ｐ型ウェル３１の深さは、溝２６の深さよりも大きい。Ｐ型ウェル３１の表層部には、チャネル領域３２を挟んで、Ｎ型のソース領域３３およびドレイン領域３４が形成されている。ソース領域３３およびドレイン領域３４のチャネル領域３２側の端部は、その深さおよび不純物濃度が小さくされている。すなわち、ＮチャネルＭＯＳＦＥＴ２１では、ＬＤＤ（Lightly Doped Drain）構造が適用されている。
【００２９】
チャネル領域３２上には、ゲート絶縁膜３５が形成されている。ゲート絶縁膜３５は、ＳｉＯ２からなる。ゲート絶縁膜３５上には、ゲート電極３６が形成されている。ゲート電極３６は、Ｎ型ポリシリコンからなる。ゲート絶縁膜３５およびゲート電極３６の周囲には、サイドウォール３７が形成されている。サイドウォール３７は、ＳｉＮからなる。
ソース領域３３、ドレイン領域３４およびゲート電極３６の表面には、それぞれシリサイド３８，３９，４０が形成されている。
【００３０】
ＰＭＯＳ領域２４には、Ｎ型ウェル４１が形成されている。Ｎ型ウェル４１の深さは、溝２６の深さよりも大きい。Ｎ型ウェル４１の表層部には、チャネル領域４２を挟んで、Ｐ型のソース領域４３およびドレイン領域４４が形成されている。ソース領域４３およびドレイン領域４４のチャネル領域４２側の端部は、その深さおよび不純物濃度が小さくされている。すなわち、ＰチャネルＭＯＳＦＥＴ２２では、ＬＤＤ構造が適用されている。
【００３１】
チャネル領域４２上には、ゲート絶縁膜４５が形成されている。ゲート絶縁膜４５は、ＳｉＯ２からなる。ゲート絶縁膜４５上には、ゲート電極４６が形成されている。ゲート電極４６は、Ｐ型ポリシリコンからなる。ゲート絶縁膜４５およびゲート電極４６の周囲には、サイドウォール４７が形成されている。サイドウォール４７は、ＳｉＮからなる。
ソース領域４３、ドレイン領域４４およびゲート電極４６の表面には、それぞれシリサイド４８，４９，５０が形成されている。
【００３２】
回路形成領域４において、シリコン基板２の表面上には、層間絶縁膜５１が形成されている。層間絶縁膜５１は、ＳｉＯ２からなる。層間絶縁膜５１上には、配線５２，５３，５４が形成されている。配線５２，５３，５４は、Ａｌを含む金属材料からなる。
配線５２は、ソース領域３３の上方に形成されている。配線５２とソース領域３３との間において、層間絶縁膜５１には、それらを電気的に接続するためのコンタクトプラグ５５が貫通して設けられている。コンタクトプラグ５５は、Ｗ（タングステン）からなる。
【００３３】
配線５３は、ドレイン領域３４およびドレイン領域４４の上方に、それらに跨るように形成されている。配線５３とドレイン領域３４との間において、層間絶縁膜５１には、それらを電気的に接続するためのコンタクトプラグ５６が貫通して設けられている。また、配線５３とドレイン領域４４との間において、層間絶縁膜５１には、それらを電気的に接続するためのコンタクトプラグ５７が貫通して設けられている。コンタクトプラグ５６，５７は、Ｗからなる。
【００３４】
配線５４は、ソース領域４３の上方に形成されている。配線５４とソース領域４３との間において、層間絶縁膜５１には、それらを電気的に接続するためのコンタクトプラグ５８が貫通して設けられている。コンタクトプラグ５８は、Ｗからなる。
可動膜形成層５上には、層間絶縁膜１４，５１、配線１５，１６，５２，５３，５４および開口１９から露出している可動膜形成層５を覆う表面保護膜６１が形成されている。表面保護膜６１は、ポリイミドからなる。
【００３５】
シリコン基板２には、各圧電素子６と対向する位置に、インク溜りとしての圧力室６２が形成されている。圧力室６２は、この実施形態では、シリコン基板２を貫通して形成されている。圧力室６２は、この実施形態では、平面視円形状に形成されている。シリコン基板２の裏面には、インクを貯留したインクタンク（図示せず）が取り付けられる。圧力室６２には、インクタンクから供給されるインクが充填される。
【００３６】
可動膜形成層５における各圧力室６２の天壁部分は、可動膜５Ａを構成している。この明細書において、可動膜５Ａとは、可動膜形成層５のうち各圧力室６２の天面部を区画している天壁部を意味している。したがって、可動膜形成層５のうち、各圧力室６２の天壁部以外の部分は、可動膜５Ａを構成していない。各可動膜５Ａ上に圧電素子６が設けられている。各可動膜５Ａには、圧電素子６の貫通孔１０の内側領域に、可動膜５Ａを厚さ方向に貫通しかつ圧力室６２と連通するインク吐出通路６３が形成されている。この実施形態では、インク吐出通路６３の横断面形状は円形状である。インク吐出通路６３の側面は、可動膜５Ａの表面に対してほぼ垂直に形成されている。
【００３７】
各圧電素子６の貫通孔１０の内側において、表面保護膜６１には、表面保護膜６１を厚さ方向に貫通し、インク吐出通路６３と連通するインク吐出孔（ノズル孔）６４が形成されている。各圧電素子６の貫通孔１０の内側に形成されたインク吐出通路６３とインク吐出孔６４とは、圧力室６２側から見て位置整合しており、かつそれらの横断面の形状および大きさはほぼ等しい。インク吐出孔６４の側面は、可動膜５Ａの表面に対してほぼ垂直に形成されている。
【００３８】
表面保護膜６１における各インク吐出通路６３の近傍部分が、インク吐出孔６４を有するノズル６１Ａをそれぞれ構成している。言い換えれば、圧電素子６は、下部電極７の延長部１２を除いて、ノズル６１Ａ（インク吐出孔６４）の周囲を取り囲む環状に形成されている。また、圧電素子６は、ノズル６１Ａの側方に配置されてノズル６１Ａ（インク吐出孔６４）の周囲を取り囲む環状に形成されている。側方とは、シリコン基板２の表面に平行な方向における側方のことである。
【００３９】
図３は、図１に示す回路形成領域に形成される集積回路のブロック図である。
回路形成領域４に形成される集積回路としては、圧電素子６の駆動（インクの吐出）を制御する制御回路７１が例示される。この制御回路７１は、各圧電素子６に個別に接続されたドライバ（駆動回路）７２と、複数のドライバ７２が接続された直列入力並列出力形のシフトレジスタ７３とを備えている。図２に示すＮチャネルＭＯＳＦＥＴ２１およびＰチャネルＭＯＳＦＥＴ２２は、たとえば、ドライバ７２に使用されている。
【００４０】
各ドライバ７２は、電源電圧ＶＤＤおよびグランドＧＮＤに接続されている。シフトレジスタ７３は、電源電圧ＶＤＤおよびグランドＧＮＤに接続されている。シフトレジスタ７３には、クロック端子およびデータ端子が備えられている。クロック端子には、クロックＣＬＫが入力される。データ端子には、用紙に形成すべき画像のデータＤＡＴＡが入力される。シフトレジスタ７３では、クロック端子からクロックＣＬＫが入力されるごとに、データ端子から入力されるデータＤＡＴＡが各フリップフロップ間でシフト（転送）される。
【００４１】
シフトレジスタ７３に保持されたデータＤＡＴＡに基づいて、ドライバ７２から圧電素子６に電圧が印加される。ドライバ７２から圧電素子６に電圧が印加されると、圧電素子６とともに可動膜５Ａが変形する。この変形により、圧力室６２内のインクが加圧されて、インク吐出孔６４からインクが吐出される。
図４Ａ〜４Ｕは、図２に示すインクジェットプリントヘッドの製造工程を順に示す模式的な断面図である。図４Ａ〜４Ｕでは、導電体からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
【００４２】
インクジェットプリントヘッド１の製造工程では、まず、図４Ａに示すように、熱酸化法またはＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、シリコン基板２の表面上に、ＳｉＯ２からなる酸化膜８１が形成される。つづいて、ＣＶＤ法により、ＳｉＮ（窒化シリコン）からなる窒化膜８２が形成される。フォトリソグラフィにより、窒化膜８２上に、レジストパターン８３が形成される。レジストパターン８３は、シリコン基板２における溝２６が形成されるべき部分のみを露出させ、その他の部分を覆い隠す。
【００４３】
次に、図４Ｂに示すように、レジストパターン８３をマスクとするエッチングにより、窒化膜８２、酸化膜８１およびシリコン基板２の表層部が順に選択的に除去される。その結果、シリコン基板２の表層部に、溝２６が形成される。溝２６の形成後、レジストパターン８３は除去される。
その後、図４Ｃに示すように、熱酸化法により、溝２６の内面に、熱酸化膜２７が形成される。次いで、ＣＶＤ法により、熱酸化膜２７および窒化膜８２上に、絶縁体２８の材料が堆積される。そして、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、その堆積された材料および窒化膜８２が研磨される。この研磨は、酸化膜８１の表面が露出するまで続けられる。その結果、熱酸化膜２７上に、絶縁体２８が得られる。この時点で、絶縁体２８は、酸化膜８１の表面と面一をなしている。
【００４４】
その後、フォトリソグラフィにより、絶縁体２８および酸化膜８１上に、レジストパターン８４が形成される。レジストパターン８４は、絶縁体２８および酸化膜８１上におけるＰＭＯＳ領域２４以外の全域に形成される。そして、イオン注入法により、レジストパターン８４をマスクとして、ＰＭＯＳ領域２４に、Ｎ型不純物（たとえば、Ｐ（リン））が注入される。その結果、図４Ｄに示すように、ＰＭＯＳ領域２４に、Ｎ型ウェル４１が形成される。Ｎ型不純物の注入後、レジストパターン８４は除去される。
【００４５】
次いで、フォトリソグラフィにより、絶縁体２８および酸化膜８１上に、レジストパターン８５が形成される。レジストパターン８５は、絶縁体２８および酸化膜８１上におけるＮＭＯＳ領域２３以外の全域に形成される。そして、イオン注入法により、レジストパターン８５をマスクとして、ＮＭＯＳ領域２３に、Ｐ型不純物（たとえば、Ｂ（ボロン））が注入される。その結果、図４Ｅに示すように、ＮＭＯＳ領域２３に、Ｐ型ウェル３１が形成される。Ｐ型不純物の注入後、レジストパターン８５は除去される。
【００４６】
その後、ウエットエッチングにより、酸化膜８１が除去される。このとき、絶縁体２８の上端部もエッチングされ、絶縁体２８は、シリコン基板２の表面とほぼ面一になる。この後、熱酸化法またはＣＶＤ法により、シリコン基板２の表面全域に、酸化シリコン膜８６が形成される。
つづいて、図４Ｆに示すように、ＣＶＤ法により、酸化シリコン膜８６上に、ポリシリコン層８７が形成される。
【００４７】
その後、図４Ｇに示すように、フォトリソグラフィにより、ポリシリコン層８７上に、レジストパターン８８が形成される。レジストパターン８８は、ポリシリコン層８７におけるゲート電極３６，４６となるべき部分のみを覆い隠す。
そして、レジストパターン８８をマスクとするエッチングにより、ポリシリコン層８７がパターニングされる。これにより、図４Ｈに示すように、ゲート電極３６，４６が形成される。ポリシリコン層８７のパターニング後、レジストパターン８８は除去される。その後、イオン注入法により、Ｐ型ウェル３１の表層部およびゲート電極３６に、Ｎ型不純物が注入される。また、イオン注入法により、Ｎ型ウェル４１の表層部およびゲート電極４６に、Ｐ型不純物が注入される。
【００４８】
次いで、図４Ｉに示すように、ゲート電極３６，４６をマスクとするエッチングにより、酸化シリコン膜８６が選択的に除去され、シリコン基板２上に、ゲート絶縁膜３５，４５が得られる。その後、ＣＶＤ法により、シリコン基板２上の全域にＳｉＮが堆積される。そして、そのＳｉＮの堆積層がエッチバックされることにより、サイドウォール３７，４７が形成される。
【００４９】
サイドウォール３７，４７の形成後、図４Ｊに示すように、イオン注入法により、Ｐ型ウェル３１の表層部に、Ｎ型不純物が先に注入されたＮ型不純物よりも深い位置まで注入され、ソース領域３３およびドレイン領域３４が形成される。また、イオン注入法により、Ｎ型ウェル４１の表層部に、Ｐ型不純物が先に注入されたＰ型不純物よりも深い位置まで注入され、ソース領域４３およびドレイン領域４４が形成される。その後、シリサイド３８，３９，４０，４８，４９，５０が形成される。
【００５０】
次に、図４Ｋに示すように、ＣＶＤ法により、可動膜形成層５および層間絶縁膜５１が形成される。可動膜形成層５および層間絶縁膜５１は、例えば、ＳｉＯ２からなる。
その後、図４Ｌに示すように、スパッタ法により、可動膜形成層５および層間絶縁膜５１上の全域に、下部電極７と同じ積層構造の下部電極膜８９が形成される。また、スパッタ法またはゾルゲル法により、下部電極膜８９の全域上に、圧電体膜８と同じ材料の圧電体材料膜９０が形成される。さらに、スパッタ法により、圧電体材料膜９０の全域上に、上部電極９と同じ積層構造の上部電極膜９１が形成される。
【００５１】
次いで、図４Ｍに示すように、フォトリソグラフィにより、上部電極膜９１上に、レジストパターン９２が上部電極膜９１における上部電極９となる部分を覆い隠すように形成される。
その後、図４Ｎに示すように、レジストパターン９２をマスクとするエッチングにより、上部電極膜９１がパターニングされ、上部電極９が形成される。つづいて、エッチングにより、圧電体材料膜９０がパターニングされ、圧電体膜８が形成される。圧電体膜８の形成後、レジストパターン９２は除去される。次に、フォトリソグラフィにより、下部電極膜８９上に、新たなレジストパターン（図示せず）が下部電極膜８９における下部電極７となる部分を覆い隠すように形成される。そして、新たなレジストパターンをマスクとするエッチングにより、下部電極膜８９がパターニングされ、下部電極７が形成される。下部電極７の形成後、レジストパターンは除去される。
【００５２】
その後、フォトリソグラフィおよびエッチングにより、層間絶縁膜５１におけるソース領域３３，４３およびドレイン領域３４，４４と対向する部分に、層間絶縁膜５１を厚さ方向に貫通する貫通孔が形成される。そして、ＣＶＤ法により、各貫通孔内にＷが供給され、各貫通孔がＷで埋め尽くされる。これにより、図４Ｏに示すように、コンタクトプラグ５５〜５８が形成される。その後、スパッタ法により、シリコン基板２上の全域に、アルミナ膜９３が形成される。さらに、ＣＶＤ法により、アルミナ膜９３上の全域に、酸化シリコン膜９４が形成される。
【００５３】
次いで、図４Ｐに示すように、フォトリソグラフィおよびエッチングにより、酸化シリコン膜９４およびアルミナ膜９３がパターニングされる。これにより、回路形成領域４上から酸化シリコン膜９４およびアルミナ膜９３が除去される。また、アルミナ膜９３および酸化シリコン膜９４がそれぞれ水素バリア膜１３および層間絶縁膜１４となり、その水素バリア膜１３および層間絶縁膜１４を連続的に貫通するコンタクト孔１７，１８および開口１９が形成される。
【００５４】
その後、スパッタ法により、層間絶縁膜１４，５１上に、Ａｌ膜が形成される。そして、フォトリソグラフィおよびエッチングにより、Ａｌ膜がパターニングされ、図４Ｑに示すように、配線１５，１６，５２，５３，５４が形成される。
その後、図４Ｒに示すように、フォトリソグラフィおよびエッチングにより、可動膜形成層５（可動膜５Ａ）にインク吐出通路６３が形成される。インク吐出通路６３は、平面視において開口１９の中央部に形成される。
【００５５】
その後、図４Ｓに示すように、ＣＶＤ法により、可動膜形成層５上に、可動膜形成層５、層間絶縁膜１４，５１および配線１５，１６，５２，５３，５４を覆う表面保護膜６１が形成される。表面保護膜６１は、ポリイミドからなる。この際、インク吐出通路６３内にも、表面保護膜６１が充填される。
表面保護膜６１の形成後、フォトリソグラフィにより、シリコン基板２の裏面上に、レジストパターン（図示せず）が形成される。このレジストパターンは、シリコン基板２における圧力室６２となる部分を露出させ、その他の部分を覆い隠す。そして、レジストパターンをマスクとするドライエッチングにより、図４Ｔに示すように、シリコン基板２に圧力室６２が形成される。
【００５６】
その後、図４Ｕに示すように、可動膜形成層５をハードマスクとして、圧力室６２側からのドライエッチングにより、インク吐出通路６３に連通するインク吐出孔６４が表面保護膜６１に形成される。これにより、インクジェットプリントヘッド１が得られる。
前述の実施形態では、インク吐出孔６４は可動膜形成層５をハードマスクとして用いたドライエッチングによって形成されているので、垂直性が良好な側面（加工面）が得られる。また、インク吐出孔６４を形成するためにハードマスクとして用いた可動膜形成層５を、インク吐出孔６４形成後に除去する必要はない。したがって、前述の実施形態によれば、工程数を増加させることなく、インク吐出孔６４の側面を可動膜５Ａの表面に対してほぼ垂直にできる。
【００５７】
また、シリコン基板２を利用して、ＮチャネルＭＯＳＦＥＴ２１およびＰチャネルＭＯＳＦＥＴ２２などの半導体素子を形成することができる。また、シリコン基板２上に層間絶縁膜５１を挟んで配線５２，５３，５４が形成され、この配線５２，５３，５４がコンタクトプラグ５５〜５８を介してＮチャネルＭＯＳＦＥＴ２１およびＰチャネルＭＯＳＦＥＴ２２に接続されることにより、インクジェットプリントヘッド１は、集積回路（制御回路７１）を備えることができる。
【００５８】
また、圧電素子６に電圧を印加するドライバ（駆動回路）７２を、可動膜形成層５が設けられたシリコン基板２に形成しているので、インクジェットプリントヘッド１の本体部分と、その駆動回路７２とを１チップで構成すること（１チップ化）が可能となる。
以上、この発明の実施形態について説明したが、この発明はさらに他の実施形態で実施することもできる。
【００５９】
たとえば、前述の実施形態では、圧電素子６は平面視で円環状であるが、平面視矩形状、円形状、平面視Ｃ字状等であってもよい。
また、前記実施形態では、圧電素子６は、平面視において、インク吐出通路６３を取り囲むように形成されているが、圧電素子６はインク吐出通路６３の側方に形成されていてもよい。
【００６０】
また、前述の実施形態では、半導体基板の一例としてシリコン基板２が用いられているが、シリコン基板２に代えて、ＳｉＣ（シリコンカーバイド）などのシリコン以外の半導体材料からなる基板が用いられてもよい。
また、前述の実施形態では、圧電体膜の材料としてＰＺＴを例示したが、そのほかにも、チタン酸鉛（ＰｂＰＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）などに代表される金属酸化物からなる圧電材料が適用されてもよい。
【００６１】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００６２】
２  シリコン基板（半導体基板）
５  可動膜形成層
５Ａ  可動膜
６  圧電素子
７  下部電極
８  圧電体膜
９  上部電極
１１  主電極部
１２  延長部
１３  水素バリア膜
１４  層間絶縁膜
１５  下部配線
１６  上部配線
１７，１８  コンタクト孔
１９  開口
６１  表面保護膜
６１Ａ  ノズル
６２  圧力室
６３  インク吐出通路
６４  インク吐出孔
【図１】
0006587178.tif 000002
【図２】
0006587178.tif 000003
【図３】
0006587178.tif 000004
【図４Ａ】
0006587178.tif 000005
【図４Ｂ】
0006587178.tif 000006
【図４Ｃ】
0006587178.tif 000007
【図４Ｄ】
0006587178.tif 000008
【図４Ｅ】
0006587178.tif 000009
【図４Ｆ】
0006587178.tif 000010
【図４Ｇ】
0006587178.tif 000011
【図４Ｈ】
0006587178.tif 000012
【図４Ｉ】
0006587178.tif 000013
【図４Ｊ】
0006587178.tif 000014
【図４Ｋ】
0006587178.tif 000015
【図４Ｌ】
0006587178.tif 000016
【図４Ｍ】
0006587178.tif 000017
【図４Ｎ】
0006587178.tif 000018
【図４Ｏ】
0006587178.tif 000019
【図４Ｐ】
0006587178.tif 000020
【図４Ｑ】
0006587178.tif 000021
【図４Ｒ】
0006587178.tif 000022
【図４Ｓ】
0006587178.tif 000023
【図４Ｔ】
0006587178.tif 000024
【図４Ｕ】
0006587178.tif 000025