(57)【特許請求の範囲】
【請求項１】
オペアンプと、
重み付きで減算すべき１または複数の第１の入力電圧と前記オペアンプの反転入力端子との間に設けられる１または複数の重み付き減算用の第１の抵抗と、
重み付きで加算すべき１または複数の第２の入力電圧と前記オペアンプの非反転入力端子との間に設けられる１または複数の重み付き加算用の第２の抵抗と、
前記オペアンプの反転入力端子と出力端子との間に設けられる第３の抵抗と、
一端がオフセット用の第３の入力電圧に接続された第４の抵抗と、
一端が接地電圧に接続された第５の抵抗と、
一端が前記第３の入力電圧に接続された第６の抵抗と、
一端が接地電圧に接続された第７の抵抗と、
前記第４の抵抗の他端と前記オペアンプの反転入力端子との間に設けられた第１のスイッチと、
前記第５の抵抗の他端と前記オペアンプの反転入力端子との間に設けられた第２のスイッチと、
前記第６の抵抗の他端と前記オペアンプの非反転入力端子との間に設けられた第３のスイッチと、
前記第７の抵抗の他端と前記オペアンプの非反転入力端子との間に設けられた第４のスイッチとを備えることを特徴とする重み付き加減算回路。
【請求項２】
請求項１記載の重み付き加減算回路において、
さらに、前記第３の入力電圧を出力するレギュレータ回路を備えることを特徴とする重み付き加減算回路。
【請求項３】
請求項１記載の重み付き加減算回路において、
さらに、前記第３の入力電圧を出力するＤ／Ａ変換回路を備えることを特徴とする重み付き加減算回路。
【請求項４】
請求項１記載の重み付き加減算回路において、
前記第４乃至第７の抵抗は、可変抵抗であることを特徴とする重み付き加減算回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のアナログ電圧、あるいは複数の多値の入力電圧を加減算、増幅して出力する重み付き加減算回路に関するものである。
【背景技術】
【０００２】
オペアンプを利用した加算回路は図７に示すとおりである。図７において、オペアンプＡ１の非反転入力端子は接地されており、反転入力端子には入力電圧Ｖｉ１〜Ｖｉｎが各々抵抗Ｒ１〜Ｒｎを介して接続されている。オペアンプＡ１の反転入力端子と出力端子がフィードバック抵抗Ｒｆを介して接続されているので、オペアンプＡ１への入力電流を無視すると、オペアンプＡ１の出力電圧Ｖｏは式（１）のように表すことができる。即ち、Ｒｆ，Ｒ１〜Ｒｎの抵抗値を適宜設定することにより、入力電圧Ｖｉ１〜Ｖｉｎに重みを付けた加算を行うことができる。
【０００３】
【数１】
0006480271.tif 000002
【０００４】
次に、オペアンプを利用した減算回路は図８に示すとおりである。図８において、オペアンプＡ２の反転入力端子には入力電圧Ｖｉ１が抵抗Ｒ１を介して接続され、非反転入力端子には入力電圧Ｖｉ２が抵抗Ｒ２を介して接続されている。また、非反転入力端子は抵抗Ｒ３を介して接地されている。オペアンプＡ２の反転入力端子と出力端子がフィードバック抵抗Ｒｆを介して接続されているので、オペアンプＡ２への入力電流を無視すると、オペアンプＡ２の出力電圧Ｖｏは式（２）のように表すことができる。
【０００５】
【数２】
0006480271.tif 000003
【０００６】
式（２）より、Ｒ１＝Ｒ２、Ｒ３＝Ｒｆのとき、オペアンプＡ２の出力電圧Ｖｏは式（３）のようになることが知られている。
【０００７】
【数３】
0006480271.tif 000004
【０００８】
図７に示した加算回路と図８に示した減算回路の組み合わせにより、例えば図９に示すように、多入力に重みを付けた加減算を行うことが可能である。図９において、オペアンプＡ３の反転入力端子には入力電圧Ｖ１が抵抗Ｒ１を介して接続されている。また、反転入力端子は抵抗Ｒｇを介して接地されている。一方、オペアンプＡ３の非反転入力端子には入力電圧Ｖ２，Ｖ３が各々抵抗Ｒ２，Ｒ３を介して接続されている。
【０００９】
図１０は図９の加減算回路を一般化した構成を示す回路図である。図１０において、オペアンプＡ３の非反転入力端子にはｎ個の入力電圧Ｖｐ１〜Ｖｐｎが各々抵抗Ｒｐ１〜Ｒｐｎを介して接続され、反転入力端子にはｍ個の入力電圧Ｖｎ１〜Ｖｎｍが各々抵抗Ｒｎ１〜Ｒｎｍを介して接続されている。このとき、Ｄａｉｓｙ’ｓ  Ｔｈｅｏｒｅｍにより、各入力電圧に対する利得ｇａｉｎについて、ｇａｉｎ＝ｐ×（Ｒｆ／Ｒｉ）とすると（Ｒｆはフィードバック抵抗、Ｒｉは各入力電圧とオペアンプＡ３を接続する抵抗、ｐは定数）、Σｇａｉｎ＝１、すなわち全ての入力電圧に対する利得ｇａｉｎの総和が１になることが知られている（非特許文献１）。定数ｐは、オペアンプＡ３の反転入力端子側の場合は−１、非反転入力端子側の場合は非反転入力端子に入力される入力電圧に対する利得ｇａｉｎの総和である。
【００１０】
したがって、特に式（４）が成立するとき、図１０のオペアンプＡ３の出力電圧Ｖｏは入力電圧と抵抗を用いて式（５）のようにシンプルな形で表すことができる。
【００１１】
【数４】
0006480271.tif 000005
【００１２】
【数５】
0006480271.tif 000006
【００１３】
つまり、図９に示した加減算回路において、式（６）が成立するとすれば、オペアンプＡ３の出力電圧Ｖｏは式（７）のように表すことができる。
【００１４】
【数６】
0006480271.tif 000007
【００１５】
【数７】
0006480271.tif 000008
【先行技術文献】
【非特許文献】
【００１６】
【非特許文献１】Dieter Knollman，“Designing with op amps: Single-formula technique keeps it simple”，www.edn.com，インターネット（http://www.edn.com/design/analog/4341150/Designing-with-op-amps-Single-formula-technique-keeps-it-simple）
【発明の概要】
【発明が解決しようとする課題】
【００１７】
多入力のアナログ電圧に重みを付けた加減算を行い、ある物理量Ｌを指標する出力電圧Ｖｏを得る、例えばセンサとして加減算回路を使用することを考える。図１１はある物理量Ｌに対して出力電圧Ｖｏが線形に変化するような重みを付けた加減算を行った例である。図１１におけるｍｉｎは物理量Ｌの最小値、ｍａｘは最大値である。このようなオペアンプを使った加減算が成立するのは、出力電圧Ｖｏが、オペアンプの出力可能範囲にある場合に限られる。
【００１８】
したがって、図１２のＣ１に示すように、物理量Ｌの取り得る範囲（ｍｉｎからｍａｘの範囲）で、演算結果がオペアンプの動作範囲の上限を超えてしまう場合には、図１２のＣ２に示すように、物理量Ｌに対する出力電圧Ｖｏの特性の傾きを減らす設計、つまり加減算回路におけるフィードバック抵抗Ｒｆの値を下げることなどが行われる。
【００１９】
しかしながら、傾きを変えるだけでは、Ｖｏ＝０となる点は変わることがない。したがって、図１２のＣ１およびＣ２は何れもＬ＝０ａを通る直線となる。一方、図１２のＣ３に示すような、Ｌ＝０ｂを通る直線の場合、どれだけ傾きを変えても物理量Ｌの取り得る範囲で、演算結果をオペアンプの動作範囲に収めることはできない。さらに、物理量Ｌに対する出力電圧Ｖｏの特性の傾きを減らすということは、物理量Ｌに対する利得を減らすことと同義であり、例えばセンサとしての性能を低下させてしまうことにつながる。
【００２０】
理想的には、図１２のＣ２に示すように、ある物理量Ｌの取り得る範囲で、出力電圧Ｖｏがオペアンプの全動作範囲内で変化することが望ましい。しかし、図９、図１０に示した従来構成では、物理量Ｌに対する出力電圧Ｖｏの特性の傾きを変えることしかできず、図１２のＣ２のような特性を自由に得ることはできない。
【００２１】
本発明は、上記課題を解決するためになされたもので、出力電圧をオペアンプの動作範囲に収めつつ、回路の利得を容易に最大化することができる重み付き加減算回路を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明の重み付き加減算回路は、オペアンプと、重み付きで減算すべき１または複数の第１の入力電圧と前記オペアンプの反転入力端子との間に設けられる１または複数の重み付き減算用の第１の抵抗と、重み付きで加算すべき１または複数の第２の入力電圧と前記オペアンプの非反転入力端子との間に設けられる１または複数の重み付き加算用の第２の抵抗と、前記オペアンプの反転入力端子と出力端子との間に設けられる第３の抵抗と、一端がオフセット用の第３の入力電圧に接続された第４の抵抗と、一端が接地電圧に接続された第５の抵抗と、一端が前記第３の入力電圧に接続された第６の抵抗と、一端が接地電圧に接続された第７の抵抗と、前記第４の抵抗の他端と前記オペアンプの反転入力端子との間に設けられた第１のスイッチと、前記第５の抵抗の他端と前記オペアンプの反転入力端子との間に設けられた第２のスイッチと、前記第６の抵抗の他端と前記オペアンプの非反転入力端子との間に設けられた第３のスイッチと、前記第７の抵抗の他端と前記オペアンプの非反転入力端子との間に設けられた第４のスイッチとを備えることを特徴とするものである。
【００２５】
また、本発明の重み付き加減算回路の１構成例は、さらに、前記第３の入力電圧を出力するレギュレータ回路を備えることを特徴とするものである。
また、本発明の重み付き加減算回路の１構成例は、さらに、前記第３の入力電圧を出力するＤ／Ａ変換回路を備えることを特徴とするものである。
また、本発明の重み付き加減算回路の１構成例において、前記第４乃至第７の抵抗は、可変抵抗である。
【発明の効果】
【００２６】
本発明によれば、接地電圧とオペアンプの反転入力端子との間に第４の抵抗を追加すると共に、オフセット用の第３の入力電圧とオペアンプの非反転入力端子との間に第５の抵抗を追加することにより、加減算回路の出力電圧に一定量のオフセット電圧を、元々の加減算回路のパラメータを変えることなく追加することができる。その結果、本発明では、出力電圧をオペアンプの動作範囲に収めつつ、加減算回路の利得を容易に最大化することができる。
【００２７】
また、本発明では、オフセット用の第３の入力電圧とオペアンプの反転入力端子との間に第４の抵抗を追加すると共に、接地電圧とオペアンプの非反転入力端子との間に第５の抵抗を追加することにより、出力電圧をオペアンプの動作範囲に収めつつ、加減算回路の利得を容易に最大化することができる。
【００２８】
また、本発明では、第４乃至第７の抵抗と、第１乃至第４のスイッチとを追加することにより、出力電圧に付加するオフセットを０にしたり、出力電圧にオフセットを加算したり、出力電圧からオフセットを減算したりすることができ、３とおりの動作の選択を実現することにより、例えば加減算回路の製造バラつきに合わせた調整が可能となる。
【００２９】
また、本発明では、第３の入力電圧を出力するレギュレータ回路を設けることにより、電源電圧変動によらず一定のオフセットを出力電圧に与えることができる。
【００３０】
また、本発明では、第３の入力電圧を出力するＤ／Ａ変換回路を設けることにより、オフセット量を任意に変えることができる。
【００３１】
また、本発明では、追加する抵抗として可変抵抗を用いることにより、広い範囲でオフセット量を任意に変えることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施の形態に係る重み付き加減算回路の構成を示す回路図である。
【図２】本発明の第１の実施の形態に係る重み付き加減算回路の別の構成を示す回路図である。
【図３】本発明の第２の実施の形態に係る重み付き加減算回路の構成を示す回路図である。
【図４】本発明の第３の実施の形態に係る重み付き加減算回路の構成を示す回路図である。
【図５】本発明の第４の実施の形態に係る重み付き加減算回路の構成を示す回路図である。
【図６】本発明の第５の実施の形態に係る重み付き加減算回路の構成を示す回路図である。
【図７】従来の加算回路の構成を示す回路図である。
【図８】従来の減算回路の構成を示す回路図である。
【図９】従来の加減算回路の構成を示す回路図である。
【図１０】図９の加減算回路を一般化した構成を示す回路図である。
【図１１】重み付き加減算の例を説明する図である。
【図１２】従来の問題点を説明する図である。
【発明を実施するための形態】
【００３３】
［発明の原理］
本発明では、多入力のアナログ電圧に重みを付けた加減算を行うと同時に、多入力のアナログ電圧の取り得る範囲に合わせた任意の一定電圧をその加減算に追加する。これにより、本発明では、演算結果の出力範囲を、オペアンプの動作範囲内に収めることができ、また動作範囲内で加減算回路の入出力特性の傾きを最大化することも可能となる。
【００３４】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る重み付き加減算回路の構成を示す回路図である。重み付き加減算回路は、オペアンプＡ３と、重み付きで減算すべき１または複数の第１の入力電圧Ｖ１，ＧＮＤとオペアンプＡ３の反転入力端子との間に設けられる１または複数の重み付き減算用の抵抗Ｒ１，Ｒｇと、重み付きで加算すべき１または複数の第２の入力電圧Ｖ２，Ｖ３とオペアンプＡ３の非反転入力端子との間に設けられる１または複数の重み付き加算用の抵抗Ｒ２，Ｒ３と、オペアンプＡ３の反転入力端子と出力端子との間に設けられるフィードバック抵抗Ｒｆと、接地電圧（ＧＮＤ）とオペアンプＡ３の反転入力端子との間に設けられる抵抗Ｒｏｎと、オフセット用の第３の入力電圧ＶｏｆとオペアンプＡ３の非反転入力端子との間に設けられる抵抗Ｒｏｐとから構成される。
【００３５】
つまり、本実施の形態の加減算回路は、図９に示した加減算回路に対して、オペアンプＡ３の反転入力端子とＧＮＤとを接続する抵抗Ｒｏｎを追加すると共に、非反転入力端子と入力電圧Ｖｏｆとを接続する抵抗Ｒｏｐを追加したものである。
【００３６】
ここで、物理量Ｌと、入力電圧Ｖ１〜Ｖ３との関係について説明する。例えば求めたい物理量Ｌが、ある測定点の電流量で、この測定点から電流が流れ出す１つの経路と、測定点に電流が流れ込む２つの経路とがあった場合、測定点から電流が流れ出す１つの経路に直列に挿入された抵抗の両端の電圧がＶ１、測定点に電流が流れ込む２つの経路にそれぞれ１つずつ直列に挿入された抵抗の両端の電圧がＶ２，Ｖ３であったとすると、求めたい物理量Ｌは、Ｌ＝−αＶ１＋βＶ２＋γＶ３となる（α，β，γは係数）。本実施の形態の加減算回路は、このような物理量Ｌの演算に相当する加減算を行うものであり、加減算回路の出力電圧Ｖｏは、物理量Ｌを示す電圧に一定量のオフセットを与えたものとなる。
【００３７】
図９において式（６）に示した関係が成立するものとすると、Ｒｏｎ＝Ｒｏｐであるとき、式（８）が成立し、図１の加減算回路の出力電圧Ｖｏは式（９）のように表すことができる。
【００３８】
【数８】
0006480271.tif 000009
【００３９】
【数９】
0006480271.tif 000010
【００４０】
したがって、入力電圧Ｖｏｆおよび抵抗Ｒｏｐ（＝Ｒｏｎ）の値を任意に設定することで、図９に示した加減算回路と比較して、他の回路素子のパラメータを変えることなく、加減算回路の出力電圧Ｖｏに一定量のオフセットを付加することが可能となる。式（９）から明らかなように、オフセット量は（Ｒｆ／Ｒｏｐ）×Ｖｏｆである。
【００４１】
また、図２に示すように、オペアンプＡ３の反転入力端子と入力電圧Ｖｏｆとを抵抗Ｒｏｎを介して接続し、非反転入力端子とＧＮＤとを抵抗Ｒｏｐを介して接続してもよい。この場合は、加減算回路の出力電圧Ｖｏは式（１０）のように表すことができ、また式（１１）のように表すことができる。このときのオフセット量は、−（Ｒｆ／Ｒｏｐ）×Ｖｏｆである。
【００４２】
【数１０】
0006480271.tif 000011
【００４３】
【数１１】
0006480271.tif 000012
【００４４】
したがって、本実施の形態では、入力電圧Ｖｏｆおよび抵抗Ｒｏｐ（＝Ｒｏｎ）の値と、フィードバック抵抗Ｒｆの値とを任意に設定することで、入力電圧Ｖ１〜Ｖ３の重み付き加減算の結果である物理量Ｌ（＝Ｖｏ）の取り得る範囲で、出力電圧ＶｏをオペアンプＡ３の動作範囲に収めつつ、加減算回路の入出力特性の傾き（加減算回路の利得）を最大化することが可能となる。
【００４５】
また、回路構成としては図１、図２と同じ形を取るが、式（６）が成立しない場合には、非特許文献１から導出される条件式（１２）が成立するように抵抗ＲｏｐおよびＲｏｎの値を設定することで、式（６）が成立する場合と同様に、加減算回路の出力電圧Ｖｏに一定量のオフセット（Ｒｆ／Ｒｏｐ）×Ｖｏｆを付加することが可能である。
【００４６】
【数１２】
0006480271.tif 000013
【００４７】
また、以下の実施の形態においても、式（６）を一般化した式（１３）が成立する場合について述べるが、式（１３）が成立しない場合にも、抵抗ＲｏｐおよびＲｏｎの値として適切な値を設定することで、同様の効果を得ることができる。
【００４８】
【数１３】
0006480271.tif 000014
【００４９】
式（１３）において、Ｒｐｋ（ｋ＝１〜ｎ）はオペアンプＡ３の非反転入力端子に接続されている抵抗のうち抵抗Ｒｏｐを除く抵抗の値、Ｒｎｊ（ｊ＝１〜ｍ）はオペアンプＡ３の反転入力端子に接続されている抵抗のうち抵抗ＲｏｎおよびＲｆを除く抵抗の値である。
【００５０】
本実施の形態では、重み付きで減算すべき第１の入力電圧をＶ１，ＧＮＤとし、重み付き減算用の第１の抵抗をＲ１，Ｒｇとしているが、（Ｒｆ／Ｒｇ）×ＧＮＤ＝０となるため、式（９）、式（１１）中に（Ｒｆ／Ｒｇ）×ＧＮＤが記述されていないことは言うまでもない。そして、本実施の形態および以下の実施の形態において、第１の入力電圧については、複数の異なる電圧ではなく、１種類の電圧としてもよい。この場合には、重み付き減算用の第１の抵抗も１つになることは言うまでもない。
【００５１】
同様に、本実施の形態では、重み付きで加算すべき第２の入力電圧をＶ２，Ｖ３とし、重み付き加算用の第２の抵抗をＲ２，Ｒ３としているが、本実施の形態および以下の実施の形態において、第２の入力電圧を複数の異なる電圧ではなく、１種類の電圧としてもよい。この場合には、重み付き加算用の第２の抵抗も１つになることは言うまでもない。また、本実施の形態および以下の実施の形態においては、上記のようにＲｏｐ＝Ｒｏｎとなる場合もあれば、Ｒｏｐ≠Ｒｏｎとなる場合もあることは言うまでもない。
【００５２】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図３は本発明の第２の実施の形態に係る重み付き加減算回路の構成を示す回路図であり、図１、図２と同一の構成には同一の符号を付してある。本実施の形態は、第１の実施の形態の加減算回路において、入力電圧Ｖｏｆをレギュレータ回路１０から出力するようにしたものである。
【００５３】
第１の実施の形態で述べたように、加減算回路の出力電圧Ｖｏにオフセットとして与えられる電圧は入力電圧Ｖｏｆに比例する。このため、電源電圧から抵抗分割などで入力電圧Ｖｏｆを生成する場合、出力電圧Ｖｏに与えるオフセットが電源電圧変動の影響を大きく受けてしまう。
【００５４】
これに対して、本実施の形態では、図３に示したようにレギュレータ回路１０の出力をそのまま入力電圧Ｖｏｆとして与えるか、あるいはレギュレータ回路１０の出力から抵抗分割などで入力電圧Ｖｏｆを生成することにより、電源電圧変動によらず一定のオフセットを加減算回路の出力電圧Ｖｏに与えることが可能である。
【００５５】
本実施の形態においても、図２と同様に、オペアンプＡ３の反転入力端子に抵抗Ｒｏｎを介してレギュレータ回路１０からの入力電圧Ｖｏｆを入力し、非反転入力端子とＧＮＤとを抵抗Ｒｏｐを介して接続してもよい。
【００５６】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図４は本発明の第３の実施の形態に係る重み付き加減算回路の構成を示す回路図であり、図１、図２と同一の構成には同一の符号を付してある。本実施の形態は、第１の実施の形態の加減算回路において、入力電圧ＶｏｆをＤ／Ａ変換回路（ＤＡＣ）１１から出力するようにしたものである。
【００５７】
第１の実施の形態で述べたように、加減算回路の出力電圧Ｖｏにオフセットとして与えられる電圧は入力電圧Ｖｏｆに比例する。本実施の形態では、入力電圧ＶｏｆをＤＡＣ１１を介して制御することで、オフセット量を任意に変えることができる。また、ＤＡＣ１１の基準電圧をＧＮＤおよびレギュレータ回路１２の出力とすることで、第２の実施の形態と同じく電源電圧変動の影響を減ずることができる。
【００５８】
本実施の形態においても、図２と同様に、オペアンプＡ３の反転入力端子に抵抗Ｒｏｎを介してＤＡＣ１１からの入力電圧Ｖｏｆを入力し、非反転入力端子とＧＮＤとを抵抗Ｒｏｐを介して接続してもよい。
【００５９】
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図５は本発明の第４の実施の形態に係る重み付き加減算回路の構成を示す回路図であり、図１、図２と同一の構成には同一の符号を付してある。本実施の形態は、第１の実施の形態の加減算回路において、抵抗Ｒｏｎ，Ｒｏｐを１対の可変抵抗としたものである。
【００６０】
第１の実施の形態で述べたように、加減算回路の出力電圧Ｖｏにオフセットとして与えられる電圧は抵抗Ｒｏｎ，Ｒｏｐの値に反比例する。本実施の形態では、抵抗Ｒｏｎ，Ｒｏｐを可変抵抗とすることにより、入力電圧Ｖｏｆを制御する場合よりも、より広い範囲でオフセット量を任意に変えることができる。
【００６１】
本実施の形態においても、図２と同様に、オペアンプＡ３の反転入力端子に抵抗Ｒｏｎを介して入力電圧Ｖｏｆを入力し、非反転入力端子とＧＮＤとを抵抗Ｒｏｐを介して接続してもよい。
【００６２】
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図６は本発明の第５の実施の形態に係る重み付き加減算回路の構成を示す回路図であり、図１、図２と同一の構成には同一の符号を付してある。本実施の形態は、第１の実施の形態の図１、図２に示した加減算回路において、一端が入力電圧Ｖｏｆに接続された抵抗Ｒｏｎの他端とオペアンプＡ３の反転入力端子との間にスイッチＳＷ１を追加し、一端がＧＮＤに接続された抵抗Ｒｏｎの他端とオペアンプＡ３の反転入力端子との間にスイッチＳＷ２を追加し、一端が入力電圧Ｖｏｆに接続された抵抗Ｒｏｐの他端とオペアンプＡ３の非反転入力端子との間にスイッチＳＷ３を追加し、一端がＧＮＤに接続された抵抗Ｒｏｐの他端とオペアンプＡ３の非反転入力端子との間にスイッチＳＷ４を追加したものである。
【００６３】
本実施の形態では、スイッチＳＷ１〜ＳＷ４のＯＮ／ＯＦＦの組み合わせにより、加減算回路の出力電圧Ｖｏに付加するオフセットを０にしたり、出力電圧Ｖｏにオフセットを加算したり、出力電圧Ｖｏからオフセットを減算したりすることができ、３とおりの動作の選択を実現することにより、例えば加減算回路の製造バラつきに合わせた調整が可能となる。
【００６４】
具体的には、スイッチＳＷ１〜ＳＷ４を全てＯＦＦにした場合には、出力電圧Ｖｏに付加するオフセットを０にすることができる。また、スイッチＳＷ１，ＳＷ４をＯＦＦにし、スイッチＳＷ２，ＳＷ３をＯＮにした場合には、図１の構成と同様に出力電圧Ｖｏに（Ｒｆ／Ｒｏｐ）×Ｖｏｆのオフセットを加算することができる。また、スイッチＳＷ２，ＳＷ３をＯＦＦにし、スイッチＳＷ１，ＳＷ４をＯＮにした場合には、図２の構成と同様に出力電圧Ｖｏから（Ｒｆ／Ｒｏｐ）×Ｖｏｆのオフセットを減算することができる。
【００６５】
なお、本実施の形態に第２の実施の形態を適用し、入力電圧Ｖｏｆをレギュレータ回路１０から出力するようにしてもよいし、本実施の形態に第３の実施の形態を適用し、入力電圧ＶｏｆをＤＡＣ１１から出力するようにしてもよいし、本実施の形態に第４の実施の形態を適用し、抵抗Ｒｏｎ，Ｒｏｐを可変抵抗としてもよい。
【産業上の利用可能性】
【００６６】
本発明は、オペアンプを利用した加減算回路に適用することができる。
【符号の説明】
【００６７】
Ａ３…オペアンプ、Ｒ１〜Ｒ３，Ｒｇ，Ｒｏｎ，Ｒｏｐ…抵抗、Ｒｆ…フィードバック抵抗、ＳＷ１〜ＳＷ４…スイッチ、１０…レギュレータ回路、１１…Ｄ／Ａ変換回路。
【図１】
0006480271.tif 000015
【図２】
0006480271.tif 000016
【図３】
0006480271.tif 000017
【図４】
0006480271.tif 000018
【図５】
0006480271.tif 000019
【図６】
0006480271.tif 000020
【図７】
0006480271.tif 000021
【図８】
0006480271.tif 000022
【図９】
0006480271.tif 000023
【図１０】
0006480271.tif 000024
【図１１】
0006480271.tif 000025
【図１２】
0006480271.tif 000026