(57)【特許請求の範囲】
【請求項１】
デジタル回路とアナログ回路の間の絶縁層上に電源供給路を配置した印刷配線板において、デジタル回路とアナログ回路の境界の電源供給路に一次元または二次元に周期的にＥＢＧ単位セルを配置し、隣接ＥＢＧ単位セルの細線電極との間で交差指状電極を形成し、ＥＢＧ単位セルは他層に接続されるビアがなく、直流電流供給用のブリッジ部を保持していることを特徴とする印刷配線板。
【請求項２】
前記ＥＢＧ単位セルは、デジタル回路の周囲にＥＢＧ単位セルを周期的に配置することを特徴とする請求項１に記載の印刷配線板。
【請求項３】
前記ＥＢＧ単位セルは、アナログ回路の周囲にＥＢＧ単位セルを周期的に配置することを特徴とする請求項１に記載の印刷配線板。
【請求項４】
前記ＥＢＧ単位セルの形状は、正方形、長方形、三角形および正六角形のいずれかであることを特徴とする請求項１〜３のいずれかに記載の印刷配線板。
【請求項５】
磁性体膜を印刷配線板の全面、または、ＥＢＧ単位セル上に部分的に、あるいは、ＥＢＧ単位セル上を避けて形成したことを特徴とする請求項１〜４のいずれかに記載の印刷配線板。
【請求項６】
前記磁性体膜は厚さが０．２〜２０μｍであることを特徴とする請求項５に記載の印刷配線板。
【請求項７】
デジタル回路とアナログ回路の間の絶縁層上に電源供給路を配置し、
デジタル回路とアナログ回路の境界の電源供給路に一次元または二次元に周期的に、他層に接続されるビアがなく、直流電流供給用のブリッジ部を保持したＥＢＧ単位セルを配置し、隣接ＥＢＧ単位セルの細線電極との間で交差指状電極を形成し、
ＥＢＧ単位セル上に磁性体膜を形成することを特徴とする印刷配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁バンドギャップ（ＥＢＧ）構造を有する印刷配線板に関する。
【背景技術】
【０００２】
近年、導体パッチ等を周期的に配列させることで、材料の周波数分散を人工的に制御する構造が提案されている。このうち、電磁バンドギャップ（Electromagnetic Band Gap、以下「ＥＢＧ」）構造は、印刷配線板やデバイスパッケージ基板の特定の周波数帯において、電磁波の伝搬を抑制する特性を持っており、この特性を用いてノイズの抑制や干渉対策などに適用されている。
前記ＥＢＧ構造としては、例えばマッシュルーム状の導体を有するマッシュルームＥＢＧ構造や、ビアを用いないビアレスＥＢＧ構造などが提案されている。
【０００３】
従来の多層の印刷配線板では、電源層とＧＮＤ（グラウンド）層にはベタパターンを用いて低インピーダンスで安定した電圧、電流を供給するように設計している。
しかしながら、同じ電源にデジタル回路とアナログ回路が接続されている場合、従来のベタパターンでは、直流（ＤＣ）的な接続だけでなく、高周波成分についても伝送しやすいため、デジタル回路で発生した高周波ノイズがアナログ回路に伝達することで問題が生じる。具体的には、電源層とＧＮＤ層の形状に応じた共振周波数で定在波が生じ特定の周波数で見かけ上伝送特性が良くなるため、ＩＣ等で発生する高周波ノイズの周波数と一致すると、アナログ回路の動作に大きな影響を及ぼすという問題があった。
【０００４】
このようなノイズを抑制するため、特許文献１〜３には、下記のような提案がされてきた。
【０００５】
特許文献１では、上記した印刷配線板の電源層にスリットを入れる構造にして、ビア等の複雑な構造を必要とせず、電源層のみでＥＢＧ構造を形成している。
【０００６】
特許文献２では、ＧＮＤ層にビアで接続されたオープンスタブ構造の渦巻状配線を接続するＥＢＧ構造が提案されている。この構造の場合、電源層とＧＮＤ層間にビアを介してオープンスタブの入力インピーダンスが接続された構造となる。ノイズ阻止の周波数は、電源層とＧＮＤ層間のインピーダンスが０となるオープンスタブの共振周波数付近となるため、共振周波数を決定するスタブの長さによって阻止域の周波数を制御できる。さらに、渦巻状配線にすることでスタブの占有面積を小さくできる為、小型化に適している。
【０００７】
特許文献３では、電源をパッチ状に分割し、その一部にオープンスタブを接続した構造として、電源層のみでＥＢＧを構成し、小型化を実現する構造にしている。
【０００８】
非特許文献１では、ミアンダ配線付きのＥＢＧパターンによるノイズ対策が提案されている。隣接ＥＢＧ単位セル内のパッチ間をミアンダ配線で接続する構造とすれば、インダクタンスを増加させることができ、小型化を実現できる。
【０００９】
しかしながら、特許文献１では、ベタパターンにスリットを入れることで、スリットによって高周波成分を伝達し難くする効果が期待できるが、完全にスリットで分離してしまうと直流給電ができなくなる。電源層の一部が接続している構造にすると、無線通信などで使われる２．５ＧＨｚ帯域のノイズ阻止では、１６．５ｍｍ×１６．５ｍｍ程度の大きさのＥＢＧ単位セルが必要となり、ノートＰＣ等の携帯可能な大きさの製品へ適用することは困難であった。
【００１０】
特許文献２では、オープンスタブを形成するための層を追加する必要がある。また、オープンスタブ部分の配線とＧＮＤ層との接続にはビアが必要となる為に、印刷配線板製造工程にて専用のビアを用意する為の工数が増加してコストアップの要因となる問題があった。
【００１１】
特許文献３では、周期的に配置されたパッチ部にオープンスタブを形成することで、特定の周波数帯において電磁波伝播を抑制する阻止帯域を有する電磁バンドギャップ構造を提案している。この手法ではスタブの電気長に依存して阻止域を得るため、阻止域を低周波に設定するにはスタブ長を長くしなければならない問題があった。スタブを渦巻状配線などにすることで占有面積を小さくし小型化が図れるが、パッチ部が残っていることで小型化が十分でなかったり、パッチ間をつなぐブランチを細くして小型化を図ると直流給電が困難になったりする問題があった。
【００１２】
非特許文献１では、ＥＢＧ単位セル間の接続をミアンダ配線とすることで、インダクタンス成分を大きくしてＥＢＧ単位セルの小型化を実現した。ただし、２．５ＧＨｚ帯のノイズ対策には、実施例から７ｍｍ×７ｍｍ程度の大きさのＥＢＧ単位セルが必要である。ただし、許容電流値がミアンダ配線部分の太さによって決まるため、大きな電流を供給する場合には、ミアンダ配線を太くする必要があり、ＥＢＧ単位セルの小型化の妨げとなる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−１３１５０９号公報
【特許文献２】特開２０１０−１９９８８１号公報
【特許文献３】特開２０１３−１８３０８２号公報
【非特許文献】
【００１４】
【非特許文献１】岡山大学  豊田啓孝  2014年3月5日、第28回エレクトロニクス実装学会春季講演大会  講演論文集「フェライト膜付プレーナＥＢＧ構造の実用化のための検討」
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明の課題は、デジタル回路とアナログ回路の混載回路において、デジタル回路で発生する高周波ノイズが、アナログ回路に混入することを防ぐことができるＥＢＧ構造およびその小型化とＥＢＧ構造を有する電源層を備えた印刷配線板およびその製造方法を提供することである。
【課題を解決するための手段】
【００１６】
本発明者らは、上記課題を解決するべく検討を行った結果、以下の構成からなる解決手段を見出し、本発明を完成するに至った。
（１）デジタル回路とアナログ回路の間の絶縁層上に電源供給路を配置した印刷配線板において、デジタル回路とアナログ回路の境界に一次元または二次元に周期的にＥＢＧ単位セルを配置し、交差指状電極を形成することを特徴とする印刷配線板。
（２）前記ＥＢＧ単位セルは、ビアがないことを特徴とする（１）に記載の印刷配線板。
（３）前記ＥＢＧ単位セルは、直流電流供給用のブリッジ部を保持していることを特徴とする（１）または（２）に記載の印刷配線板。
（４）前記ＥＢＧ単位セルは、デジタル回路の周囲にＥＢＧ単位セルを周期的に配置することを特徴とする（１）〜（３）のいずれかに記載の印刷配線板。
（５）前記ＥＢＧ単位セルは、アナログ回路の周囲にＥＢＧ単位セルを周期的に配置することを特徴とする（１）〜（３）のいずれかに記載の印刷配線板。
（６）前記ＥＢＧ単位セルの形状は、正方形、長方形、三角形および正六角形のいずれかであることを特徴とする（１）〜（５）のいずれかに記載の印刷配線板。
（７）磁性体膜を印刷配線板上の全面、または、ＥＢＧ単位セル上に部分的に、あるいは、ＥＢＧ単位セル上を避けて形成したことを特徴とする（１）〜（６）のいずれかに記載の印刷配線板。
（８）前記磁性体膜は厚さが０．２〜２０μｍであることを特徴とする（７）に記載の印刷配線板。
（９）デジタル回路とアナログ回路の間の絶縁層上に電源供給路を配置し、デジタル回路とアナログ回路の境界に一次元または二次元に周期的にＥＢＧ単位セルを配置し、交差指状電極を形成し、ＥＢＧ単位セル上に磁性体膜を形成することを特徴とする印刷配線板の製造方法。
【発明の効果】
【００１７】
本発明の印刷配線板は、隣接ＥＢＧ単位セル間に交差指状電極を形成したことでＥＢＧ単位セルを小型化し、そのＥＢＧ単位セルを一次元または二次元に周期的に配置したことでデジタル回路において発生する高周波ノイズを反射または吸収し、アナログ回路への混入を防ぐことができるという効果がある。
更に、磁性体膜を形成することで、高周波ノイズの混入をより確実に阻止できる。
【図面の簡単な説明】
【００１８】
【図１】（ａ）は本発明に係る印刷配線板の一実施形態を示しており、デジタル回路とアナログ回路間に、二次元ＩＤＥ-ＥＢＧ単位セルを二次元配置した説明図である。（ｂ）は（ａ）の部分拡大図である。
【図２】（ａ）は図１の二次元ＩＤＥ-ＥＢＧ単位セルを横に４個、縦に３個配置した説明図である。（ｂ）は（ａ）の部分拡大図であるが、隣接ＥＢＧ単位セルは表記していない。
【図３】（ａ）は本発明におけるＩＤＥ-ＥＢＧ単位セルの原理説明のための等価回路図である。（ｂ）は従来の隣接ＥＢＧ単位セル間のキャパシタンスの説明図である。（ｃ）は隣接ＥＢＧ単位セル間に交差指状電極を形成した場合のキャパシタンスの説明図である。
【図４】隣接ＥＢＧ単位セル間に交差指状電極を形成した二次元ＩＤＥ-ＥＢＧ単位セルを無限に配置した場合を想定して電磁界シミュレーションにより得られた分散関係のグラフである。
【図５】（ａ）は本発明に係る印刷配線板の他の実施形態を示しており、デジタル回路とアナログ回路間に、一次元ＩＤＥ-ＥＢＧ単位セルを二次元配置した説明図である。（ｂ）は（ａ）の部分拡大図である。
【図６】隣接ＥＢＧ単位セル間に交差指状電極を形成した一次元ＩＤＥ-ＥＢＧ単位セルを無限に配置した場合を想定して電磁界シミュレーションにより得られた分散関係のグラフである。
【図７】（ａ）〜（ｆ）は、本発明に係る印刷配線板の製造方法を示す断面図である。
【発明を実施するための形態】
【００１９】
本発明の一実施形態に係る印刷配線板において、図１（ａ）に示すように、デジタル回路２とアナログ回路３との境界の電源層１上に、ＩＤＥ-ＥＢＧ４を配置する。
【００２０】
印刷配線板上に形成したＩＤＥ-ＥＢＧ４は、図１（ｂ）に示した二次元ＩＤＥ-ＥＢＧ単位セル４１を周期的に二次元配置した構成とする。
【００２１】
二次元ＩＤＥ-ＥＢＧ単位セル４１は、ブリッジ部４２と細線電極４３から構成され四方の隣接ＥＢＧ単位セルの細線電極４４との間で交差指状電極を構成する。
【００２２】
図１（ａ）において、スイッチングノイズ（高周波ノイズ）の伝播経路が図中の矢印Ａで示される場合に、デジタル回路２のスイッチングノイズ（高周波ノイズ）がＩＤＥ-ＥＢＧ４で阻止され、アナログ回路３への混入を防ぐ。
【００２３】
ブリッジ部４２は直流給電用の配線であり、配線幅を変えることで給電電流を調整することが可能である。
【００２４】
図２（ａ）は、二次元ＩＤＥ-ＥＢＧ単位セル４１が、横に４個、縦に３個配置された構造を示している。二次元ＩＤＥ-ＥＢＧ単位セルのより詳細は、図２（ｂ）に示すように、交差指状電極を形成する隣接ＥＢＧ単位セルの細線電極４４を含まない二次元ＩＤＥ-ＥＢＧ単位セル４１１である。二次元ＩＤＥ-ＥＢＧ単位セル４１は、このように印刷配線板上に二次元配置して、隣接する別の二次元ＩＤＥ-ＥＢＧ単位セル４１の境界で交差指状電極を構成することで、隣接したＥＢＧ単位セル間で形成される交差指状電極のキャパシタンス（図３（ａ）のＣ２）を増加させることができ、従来型のプレーナＥＢＧ構造の印刷配線板と比べて小型化が可能となる。
【００２５】
【数１】
0006497649.tif 000002
【００２６】
上記の数式１は、阻止域の低域側周波数ｆを示す式である。
図３（ａ）に示すように、従来型のプレーナＥＢＧ構造のＥＢＧ単位セルは、ＥＢＧ単位セル内のブランチを渦巻形状やミアンダ形状にするなどして細長くすることで、図３（ａ）のインダクタンスＬを増加させ、小型化によって減少した図３（ａ）に示すキャパシタンスＣ１を補償することで、上記の数式１の阻止域の低域側周波数ｆを所望の周波数に維持するものである。本発明は隣接ＥＢＧ単位セル間に交差指状電極を形成しＥＢＧ単位セルの電源層とＧＮＤ層間のキャパシタンスＣ１に比べて、図３（ａ）のキャパシタンスＣ２を、十分大きくすることで、ＥＢＧ単位セルサイズに関わらず、前記阻止域の低域側周波数ｆを所望の周波数に設定し、小型化を実現することができる。
【００２７】
図３（ｂ）に示すように、ＥＢＧ単位セルが交差指状電極を含まない、渦巻配線またはミアンダ配線の場合の隣接ＥＢＧ単位セル間のキャパシタンスＣ２に比べ、図３（ｃ）に示す交差指状電極の隣接ＥＢＧ単位セル間のキャパシタンスＣ２は、ＥＢＧ単位セルの細線電極と隣接ＥＢＧ単位セルの細線電極間のキャパシタンスＣが複数追加される交差指状構造とすることで、その値をＣ１に比べて極めて大きくすることができ、Ｃ１に無関係に阻止域の低域側周波数ｆを設定することが可能となる。
【００２８】
交差指状電極を形成したＩＤＥ-ＥＢＧ単位セル４１を二次元配置したＩＤＥ-ＥＢＧ４の形状は、必ずしも正方形や長方形でなくても良く、どのような形でも構わない。
阻止域の周波数はＩＤＥ-ＥＢＧ単位セル４１によって決まるが形状には依存しないため、正方形や長方形でなくても良く、三角形や正六角形でも同様の抑制効果を得ることができる。
【００２９】
印刷配線板における、二次元ＩＤＥ-ＥＢＧ単位セル４１の配置方法としては、例えば、アナログブロック（アナログ回路３）の周囲に配置して、アナログブロックの動作を妨げるスイッチングノイズ（高周波ノイズ）が外部から入り込まない構造や、デジタルブロック（デジタル回路２）の周囲に配置して、電磁干渉を引き起こす原因となる高周波のデジタルノイズが流出しない構造などがあげられる。
【００３０】
ＩＤＥ-ＥＢＧ単位セル４１の分散関係のシミュレーション結果を図４に示す。シミュレーションに用いたＩＤＥ-ＥＢＧ単位セルサイズは、図１（ｂ）に示す二次元ＩＤＥ-ＥＢＧ単位セル４１の一辺がそれぞれ５．０ｍｍであり、ブリッジ部４２の幅が０．２５ｍｍ、細線電極４３の幅が０．１ｍｍ、細線電極４３と隣接二次元ＩＤＥ-ＥＢＧ単位セルの細線電極４４との幅が０．１ｍｍで構成されたものである。
図４に示す分散関係のグラフから２．５ＧＨｚから３．８ＧＨｚの範囲が阻止域となることが分かる。印刷配線板において、図１（ａ）に示すように、デジタル回路２とアナログ回路３との境界の電源層１上に、ＩＤＥ-ＥＢＧ４を配置した事例では、２．５ＧＨｚから３．８ＧＨｚの帯域でデジタル回路２からアナログ回路３へのスイッチングノイズ（高周波ノイズ）の阻止が可能である。
【００３１】
＜他の実施形態＞
本発明に係る印刷配線板の他の実施形態を、図５および図６に基づいて説明する。
図５（ａ）に示すのは、隣接ＥＢＧ単位セルの細線電極との間で構成される交差指状電極を含む一次元ＩＤＥ-ＥＢＧ単位セル１２１をデジタル回路とアナログ回路の間に二次元配置した別のＩＤＥ-ＥＢＧ１２の実施形態における印刷配線板である。
【００３２】
図５（ｂ）に示すのは、隣接ＥＢＧ単位セル間に交差指状電極を形成した一次元ＩＤＥ-ＥＢＧ単位セルで、ブリッジ部１２２は隣接ＥＢＧ単位セルをつなぐように配線し、細線電極１２３はこれに平行に配線された一次元ＩＤＥ-ＥＢＧ単位セル１２１である。
【００３３】
図５（ｂ）に示すブリッジ部１２２は直流給電用の配線であり、配線幅を変えることで給電電流量を調整することが可能である。細線電極１２３は隣接一次元ＩＤＥ-ＥＢＧ単位セルの細線電極１２４により交差指状電極を形成し、隣接したＥＢＧ単位セル間で形成される交差指状電極のキャパシタンス（図３（ａ）の静電容量Ｃ２）を増加させることが可能である。
【００３４】
図６に示すのは、図５（ａ）のＩＤＥ-ＥＢＧ１２の分散関係のシミュレーション結果である。シミュレーションに用いたＩＤＥ-ＥＢＧ単位セルサイズは、図５（ｂ）に示す一次元ＩＤＥ-ＥＢＧ単位セル１２１の一辺がそれぞれ５．０ｍｍであり、ブリッジ部１２２の幅が０．２５ｍｍ、細線電極１２３の幅が０．１ｍｍで構成されたものである。
図５（ａ）に示したデジタル回路１０とアナログ回路１１との境界の電源層１３上に、ＩＤＥ-ＥＢＧ１２を配置した場合の阻止域は、図６に示す分散関係のグラフから１．４ＧＨｚから２．２ＧＨｚの範囲と読み取れ、この帯域でＩＤＥ-ＥＢＧ１２によるノイズ阻止効果によりデジタル回路１０からアナログ回路１１へのスイッチングノイズ（高周波ノイズ）の伝播抑制が可能である。
【００３５】
＜磁性体との組み合わせ構造＞
本発明による印刷配線板において、塗布や成膜等の手段により磁性体を配置することで、磁性体の誘電率、透磁率を利用した効果がある。波長短縮効果による小型化、阻止域におけるノイズ阻止量の向上、阻止域の広帯域化に貢献する。
【００３６】
磁性体配置方法としては、印刷配線板の少なくとも一部に配置されていればよく、例えば、（ａ）交差指状電極と同じ形状で、部分的に磁性体を配置する。（ｂ）交差指状電極をさけて磁性体を配置する。（ｃ）印刷配線板全面に磁性体を配置するなどがある。
【００３７】
磁性体の組成は１種、膜厚１種であるのが良い。
【００３８】
本実施形態に用いる磁性体としては、高い複素透磁率成分を有することが好ましい。これは、高い複素透磁率成分を有するほど、阻止域を広帯域化するために必要な磁性体の体積が少なくて済むからである。また、本実施の形態による磁性体としては、高い表面抵抗率（好ましくは１０２Ω／ｓｑ以上）を有することが好ましい。これは、高い表面抵抗率を有する磁性体ほど、磁性体周辺の電気回路定数を変化させるなどの不具合を少なくすることができるからである。
【００３９】
本実施形態による磁性体は、塗布や成膜等の手段により交差指状電極に接触するように配置しても良いし、例えば粘着層等を介して交差指状電極の近傍に配置させても良い。本実施形態による磁性体の例としては、例えばフェライト薄膜等の軟磁性を有する薄膜、例えば金属やフェライト等の軟磁性を有する粉末を樹脂等の媒体に分散させてなる磁性ペースト、フェライト焼結体等が挙げられるが、フェライトめっき薄膜が最も好ましい。
【００４０】
フェライトめっき薄膜は、組成ＭＦｅ２Ｏ４からなるスピネルフェライト材料を基体上に成膜する方法である。ここで、Ｍは金属元素であり、例えばＮｉ、Ｚｎ、Ｃｏ、Ｍｎ、Ｆｅなどが用いられる。フェライトめっき法では、基体表面に、Ｎｉ２＋、Ｚｎ２＋、Ｃｏ２＋、Ｍｎ２＋、Ｆｅ２＋イオンなどを含む水溶液を接触させることで金属イオンを吸着した後、Ｆｅ２＋イオンを酸化剤等により酸化させ（Ｆｅ２＋→Ｆｅ３＋）、さらに水溶液中の水酸化金属イオンとフェライト結晶化反応させることにより、基体表面上にフェライト膜を形成するものである。フェライトめっきは水溶液プロセスを用いた無電解めっきであり、樹脂フィルムや印刷配線板等に直接成膜することができ、熱処理しなくても比較的高い表面抵抗率と優れた磁気特性を併せ持つ膜が得られるという特長がある。フェライトめっき薄膜は、バルクのフェライトや磁性粉末と樹脂の複合体に比べて高周波数帯域でも高い透磁率を保つ。また、組成を変えることにより、透磁率の周波数特性を容易に変えることができる。フェライト膜の組成としては、定在波が生じる周波数に合わせて選択されるが、例えば、Ｎｉ０．０〜０．４Ｚｎ０．０〜０．５Ｃｏ０．０〜０．４Ｍｎ０．０〜０．４Ｆｅ２．０〜２．８Ｏ４の組成（ただし、金属元素Ｎｉ、Ｚｎ、Ｃｏ、Ｍｎのうち少なくとも１つは０ではない）で優れた高周波透磁率特性と高い表面抵抗率が得られる。フェライト膜の膜厚はその値が大きいほど阻止域を広帯域化する効果が高いが、阻止域を広帯域化する効果を発揮し、かつフェライト膜と本体部との密着性を強く保つためには、フェライト膜厚は０．２〜２０μｍの範囲が好ましい。
【００４１】
次に、磁性体を塗布した印刷配線板の製造方法を説明する。この製造方法は、下記の工程（ｉ）〜（ｖｉ）を含む。
（ｉ）絶縁板の一方の面に電源層、他方の面に導体層を形成してコア基板を得る工程。
（ｉｉ）コア基板の表面の電源層に構成したＥＢＧ構造の領域全体に磁性体を塗布する工程。
（ｉｉｉ）電源層を貫通するスルーホール形成部分の磁性体に、クリアランスを形成する工程。
（ｉｖ）コア基板の表面に絶縁樹脂層を積層し、さらに絶縁樹脂層にコア基板を積層する工程。
（ｖ）コア基板部分と絶縁樹脂層部分とをレーザ加工またはドリル加工して、貫通したスルーホール下孔を形成する工程。
（ｖｉ）スルーホール下孔内壁面の表面をめっき層で被覆する工程。
【００４２】
本発明に係る印刷配線板の製造方法を図７（ａ）〜（ｆ）に基づいて説明する。
図７（ａ）に示すコア基板１８は、絶縁板１４の一方の面に電源層１５、他方の面に配線パターン１６を形成するものである。
【００４３】
絶縁板１４は、絶縁性を有する素材で形成されていれば特に限定されない。このような絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂などの有機樹脂が挙げられる。これらの有機樹脂は２種以上を混合して用いてもよい。絶縁板１４として有機樹脂を使用する場合、有機樹脂に補強材を配合して使用するのが好ましい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などが挙げられる。これらの補強材は２種以上を併用してもよい。絶縁板１４は、好ましくはガラス繊維などのガラス材入り有機樹脂から形成される。さらに、絶縁板１４には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機充填材が含まれていてもよい。絶縁板１４の厚みは特に限定せず、好ましくは０．０２〜１０ｍｍの厚みを有する。
【００４４】
電源層１５にＥＢＧ構造を構成し、電源層とＧＮＤ層間に磁性体を入れることで、磁気損失を増加させる。また、貫通スルーホールが必要となる場合にはスルーホール形成部分の磁性体は削除または非形成とする。
【００４５】
前記配線パターン１６は、感光性レジスト（例えば、ドライフィルムのエッチングレジスト）をロールラミネートで貼り付け、露光および現像して回路パターン以外の部分を露出させる。露出部分の銅をエッチングにより除去する。エッチング液としては、例えば塩化第二鉄水溶液などが挙げられる。ドライフィルムのエッチングレジストを剥離して、配線パターン１６が形成される。このようにして、絶縁板１４の表面に配線パターン１６が形成されたコア基板１８が得られる。
【００４６】
次に、図７（ｂ）に示すように、後述するスルーホールのために電源層１５のＥＢＧ構造（ＩＤＥ-ＥＢＧ単位セル）の領域の一部を除去して磁性体膜１７を塗布する。なお、磁性体膜１７は、前述したフェライトめっき薄膜であるのが好ましく、その膜厚は０．２〜２０μｍであるのが好ましい。
【００４７】
次に、図７（ｃ）に示すように、銅めっき液やデスミア処理液に磁性体膜１７が溶出しないように、電源層を貫通するスルーホール形成部分の磁性体１７にクリアランス１９を形成する。
【００４８】
次に、図７（ｄ）に示すように、前記磁性体１７上に絶縁樹脂層２０を積層し、さらに、コア基板１８と同様の構成を持つコア基板１８’を配線パターン１６’が外部になるよう積層する。
前記絶縁樹脂層２０の形成方法は、コア基板１８と１８’の間にプリプレグを挟み込み、積層プレスで熱圧着し溶融・硬化させて形成する。
【００４９】
次に、図７（ｅ）に示すように、上部の配線パターン１６’から絶縁樹脂層
２０を経由して下部の配線パターン１６までを貫通するスルーホール下孔２１をドリルあるいはレーザー等で形成する。このスルーホール下孔２１は上部の配線パターン１６’からコア基板１８を経由して下部の配線パターン１６を電気的に接続し、コア基板１８、１８’の電源層１５、１５’にも電気的に接続するスルーホール２３を形成するためである。
スルーホール下孔２１を形成すると、その壁面等に薄い樹脂膜が残存する場合がある。この場合、デスミア処理が行われる。デスミア処理は、強アルカリによって樹脂を膨潤させ、次いで酸化剤（例えば、クロム酸、過マンガン酸塩水溶液など）を用いて樹脂を分解除去する。あるいは、研磨材によるウェットブラスト処理やプラズマ処理によって、樹脂膜を除去してもよい。
【００５０】
次に、図７（ｆ）に示すように、スルーホール下孔２１の壁面にめっき２２が施されてスルーホール２３が形成される。めっき２２は無電解銅めっきあるいは電解銅めっきのどちらかが好ましい。特にめっき２２の厚付けを行うには電解銅めっきが好ましく、例えば１〜３０μｍ程度の厚みを有する銅めっきが形成される。
【００５１】
最後に、コア基板１８、１８’の表面の所定の位置にソルダーレジスト（図示せず）を形成してもよい。ソルダーレジストの形成方法は、まず、スプレーコート、ロールコート、カーテンコート、スクリーン法などを用い、感光性液状ソルダーレジストを１０〜８０μｍ程度の厚みで塗布して乾燥する、あるいは感光性ドライフィルム・ソルダーレジストをロールラミネートで貼り付ける。その後、露光および現像してパッド部分などを開口させて加熱硬化させる。外形加工を施し、本発明の印刷配線板が得られる。
通常の多層印刷配線板の例で説明したが、多層印刷配線板に限定するものではなく、ビルドアップ多層印刷配線板などでも可能である。
【００５２】
以上述べたように、電源層の一部にＩＤＥ-ＥＢＧ構造を入れることで、従来の電源層が役割としている直流電流をＩＣへ供給することができ、且つ、ＩＤＥ-ＥＢＧ部分に高周波成分の電流が流れるとＩＤＥ-ＥＢＧの形状で決定される周波数での共振により高周波ノイズを反射させ、ノイズ伝播を抑制することができる。
特にデジタル回路とアナログ回路の混載基板において電源層を共有した場合、ＩＤＥ-ＥＢＧが配置されたブリッジ部を介してアナログ回路に電源供給を行うと、デジタル回路で発生した高周波ノイズは伝搬せずに、必要な直流電流のみの供給が可能になる。
また、デジタル回路ブロックが複数あっても、ノイズが入らないようにしたいアナログ回路を囲むようにＩＤＥ-ＥＢＧ構造を配置することでノイズ対策が可能になる。
また、隣接したＥＢＧ単位セルとの間で形成する交差指状電極の形状によって、阻止域の低域側周波数が決まる。
さらに、ノイズを抑制したい周波数に応じてＩＤＥ-ＥＢＧ単位セルを複数並べることで、阻止量を大きくしたりすることが可能になる。
また、阻止域は交差指状電極の形状で個別設定できる為、阻止域の異なったＩＤＥ-ＥＢＧ単位セルを複数併用することで、複数の阻止域を持ったＩＤＥ-ＥＢＧを配置することができる。たとえば、無線通信機器などにおいて、複数の通信周波数が利用されている印刷配線板において、複数の周波数に対して一括したノイズ対策が可能である。
【符号の説明】
【００５３】
１      電源層
２      デジタル回路
３      アナログ回路
４      ＩＤＥ-ＥＢＧ
４１    二次元ＩＤＥ-ＥＢＧ単位セル
４１１  二次元ＩＤＥ-ＥＢＧ単位セル
４２    ブリッジ部
４３    細線電極
４４    隣接二次元ＩＤＥ-ＥＢＧ単位セルの細線電極
１０    デジタル回路
１１    アナログ回路
１２    ＩＤＥ-ＥＢＧ
１３    電源層
１２１    一次元ＩＤＥ-ＥＢＧ単位セル
１２２    ブリッジ部
１２３    細線電極
１２４    隣接一次元ＩＤＥ-ＥＢＧ単位セルの細線電極
１４、１４’  絶縁板
１５、１５’  電源層
１６、１６’  配線パターン
１７    磁性体膜
１８、１８’  コア基板
１９    クリアランス
２０    絶縁樹脂層
２１    スルーホール下孔
２２    めっき
２３    スルーホール
【図１】
0006497649.tif 000003
【図２】
0006497649.tif 000004
【図３】
0006497649.tif 000005
【図４】
0006497649.tif 000006
【図５】
0006497649.tif 000007
【図６】
0006497649.tif 000008
【図７】
0006497649.tif 000009