(57)【特許請求の範囲】
【請求項１】
制御対象（１）をフィードバック制御するための制御装置であって、
前方ノード（２）、後方ノード（３）、調節器（４）および補償回路（５）を有し、
制御対象（１）の出力側で測定装置（６）により検出された実際値（ｘ）と、これに対応する目標値（ｘ＊）が前記前方ノード（２）に供給され、前記前方ノード（２）が前記目標値（ｘ＊）と前記実際値（ｘ）との差を形成することによって制御偏差（δｘ）を求め、
前記検出された実際値（ｘ）が周期（Ｔ）を有する外乱（ｚ）に影響されており、
前記制御偏差（δｘ）および補償信号（Ｋ）が前記後方ノード（３）に供給され、前記後方ノード（３）が、前記制御偏差（δｘ）と前記補償信号（Ｋ）との加算によって形成された外部和信号を調節器（４）に供給し、
前記調節器（４）が、前記外部和信号に基づいて制御対象（１）のための操作信号（Ｓ）を求め、前記操作信号（Ｓ）を制御対象（１）に出力し、
前記前方ノード（２）と前記後方ノード（３）との間に外部タップ（７）が配置されており、この外部タップ（７）から前記制御偏差（δｘ）が取り出されて前記補償回路（５）に供給され、
前記補償回路（５）が、前記補償信号（Ｋ）を求め、前記補償信号（Ｋ）を後方ノード（３）に供給し、
前記補償回路（５）が、内部ノード（８）、周波数フィルタ（９）、前方バッファメモリ（１０）および後方バッファメモリ（１１）を有し、
第１の重み係数（γ）により重み付けされた前記制御偏差（δｘ）と、第２の重み係数（β）により重み付けされたフィードバック信号（Ｒ）が、前記内部ノード（８）に供給され、
前記内部ノード（８）が、重み付けされた前記制御偏差（δｘ）と重み付けされたフィードバック信号（Ｒ）との加算によって形成された内部和信号を前記周波数フィルタ（９）に供給し、
前記周波数フィルタ（９）が、周波数フィルタ処理を行い、そのフィルタ処理された信号を前記前方バッファメモリ（１０）に供給し、
前記前方バッファメモリ（１０）が、第１の動作時間遅延（Ｔ１）を実行して、相応に遅延された信号を前記後方バッファメモリ（１１）に供給し、
前記後方バッファメモリ（１１）が、第２の動作時間遅延（Ｔ２）を実行して、相応に遅延された信号をフィードバック信号（Ｒ）として出力し、
前記前方バッファメモリ（１０）と前記後方バッファメモリ（１１）との間に内部タップ（１４）が配置されており、前記内部タップ（１４）から前記補償信号（Ｋ）が取り出されて前記後方ノード（３）に供給され、
前記周波数フィルタ（９）および前記前方及び後方バッファメモリ（１０，１１）の遅延時間（ＴＦ，Ｔ１，Ｔ２）の和が、前記外乱（ｚ）の周期（Ｔ）の整数倍であり、前記周波数フィルタ（９）および前記前方バッファメモリ（１０）の遅延時間（ＴＦ，Ｔ１）の和が、前記外乱（ｚ）の周期（Ｔ）の整数倍から、前記前方ノード（２）に供給される信号が実際値（ｘ）の変化を生じるまでに経過する動作時間（ＴＬ）を減算した時間であるように、前記周波数フィルタ（９）および前記前方及び後方バッファメモリ（１０，１１）が構成されている、
制御装置。
【請求項２】
前記周波数フィルタ（９）が、非再帰型ディジタルフィルタとして構成されていることを特徴とする請求項１記載の制御装置。
【請求項３】
前記周波数フィルタ（９）が、ローパスフィルタとして構成されていることを特徴とする請求項２記載の制御装置。
【請求項４】
前記周波数フィルタ（９）のフィルタ次数が、調整可能であることを特徴とする請求項２又は３記載の制御装置。
【請求項５】
前記第１の重み係数（γ）および前記第２の重み係数（β）が、調整可能であることを特徴とする請求項１乃至４の１つに記載の制御装置。
【請求項６】
前記周波数フィルタ（９）の出力（１６）が、前記内部タップ（１４）によって切り離し可能であることを特徴とする請求項１乃至５の１つに記載の制御装置。
【請求項７】
前記周波数フィルタ（９）の出力（１６）が前記内部タップ（１４）から切り離された際に、
前記内部タップ（１４）から前記周波数フィルタ（９）の出力（１６）までの増幅度が、
前記内部タップ（１４）に存在している信号（ｕ）の周波数に関係なく１よりも小さいか又は最大で１に等しくなるように、前記第１の重み係数（γ）、前記第２の重み係数（β）および前記周波数フィルタ（９）が設定されていることを特徴とする請求項６記載の制御装置。
【請求項８】
前記増幅度が、周波数の関数として、出力装置（１７）を介して使用者（１５）に対して出力可能であることを特徴とする請求項７記載の制御装置。
【請求項９】
前記調節器（４）の下位に、少なくとも１つの他の調節器（１８，１９）が置かれ、前記調節器（１８，１９）に、前記前方バッファメモリ（１０）に保存された信号から導き出されたフィードフォワード信号（Ｖ１，Ｖ２）が供給されることを特徴とする請求項１乃至８の１つに記載の制御装置。
【請求項１０】
前記周期（Ｔ）が時間（ｔ）の経過中に変化し、少なくとも前記前方バッファメモリ（１０）の遅延時間（Ｔ１）が前記周期（Ｔ）に応じて動的に更新されることを特徴とする請求項１乃至９の１つに記載の制御装置。
【請求項１１】
前記制御対象（１）が回転軸として構成され、前記調節器（４）が位置調節器として構成され、前記前方および後方バッファメモリ（１０，１１）に記憶された信号に、それぞれ１つの付属の位置値（ｐ）が割り当てられおり、前記周期（Ｔ）が変化する際に、前記前方および後方バッファメモリ（１０，１１）に記憶された信号に割り当てられた位置値（ｐ）を考慮して、前記補償回路（５）が前記補償信号（ｋ）を求めることを特徴とする請求項１０記載の制御装置。
【請求項１２】
ソフトウェアプログラマブル制御装置として構成されて、ソフトウェアモジュール（３９）によりプログラミングされており、前記ソフトウェアモジュール（３９）によるプログラミングに基づいて実施されることを特徴とする請求項１乃至１１の１つに記載の制御装置。
【請求項１３】
機械コード（４０）を含むソフトウェアモジュールであって、
前記機械コード（４０）の実行がソフトウェアプログラマブル制御装置によって生じさせられ、その制御装置が請求項１乃至１１の１つにより構成されているソフトウェアモジュール。
【請求項１４】
データ媒体（４１）に機械読取可能な形態で記憶されていることを特徴とする請求項１３記載のソフトウェアモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、
制御装置が前方ノード、後方ノード、調節器および補償回路を有し、
前方ノードに、制御対象の出力側で測定装置により検出された実際値と、これに対応した目標値とが供給され、前方ノードが目標値と実際値との間の差を形成することによって制御偏差を求め、
後方ノードに制御偏差が供給され、後方ノードが制御偏差を調節器に供給し、
調節器が該調節器に供給される信号に基づいて制御対象のための操作信号を求めて制御対象に出力する、
制御対象をフィードバック制御するための制御装置に関する。
【０００２】
さらに、本発明は、機械コードを含むソフトウェアモジュールであって、その機械コードの実行がソフトウェアプログラミング可能な制御装置によって生じさせられ、その制御装置が相応に構成されている、ソフトウェアモジュールに関する。
【背景技術】
【０００３】
この種の制御装置およびそれに付属したソフトウェアモジュールは、一般に知られている。
【０００４】
フィードバック制御される多くの技術的量、特に回転軸における位置値の場合に、しばしば周期的な外乱が発生する。この種の外乱は、例えば工作機械又はその他の生産機械における慣性力又は加工力によって発生する。この種の外乱の抑制は、フィードバック制御の質を著しく、時には１桁よりも大きく改善する。
【０００５】
この種の周期的な外乱を抑制するために、学習能力のあるフィードバック制御が知られている。この種の学習能力のあるフィードバック制御に関連する専門用語は繰返し制御である。しかし、この種の学習能力のあるフィードバック制御の詳細な実現手段は、一般にこの種の制御装置の製造元からは公表されない。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、検出された実際値が周期を有する外乱に影響されている冒頭に述べた如き制御装置において、周期的な誤差を高精度に補償することを可能にするべく信頼性の高い動作をする簡単な制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
この課題は、請求項１の特徴事項を有する制御装置によって解決される。この制御装置の有利な実施形態は従属請求項２乃至１３に記載されている。
【０００８】
本発明によれば、冒頭に述べた如き制御装置が、次によって構成される。
後方ノードに制御偏差に加えて補償信号が供給され、後方ノードが調節器に、制御偏差と補償信号との加算によって形成された外部和信号を供給し、
調節器が、この調節器に供給される外部和信号に基づいて操作信号を求め、
前方ノードと後方ノードとの間に外部タップが配置され、この外部タップから前記制御偏差が取り出されて補償回路に供給され、
補償回路が前記補償信号を求めて後方ノードに供給し、
補償回路が内部ノード、周波数フィルタ、前方バッファメモリおよび後方バッファメモリを有し、
内部ノードに、第１の重み係数により重み付けされて制御偏差が供給されると共に、第２の重み係数により重み付けされてフィードバック信号が供給され、
内部ノードが、重み付けされた制御偏差と重み付けされたフィードバック信号との加算によって形成された内部和信号を周波数フィルタに供給し、
周波数フィルタが周波数フィルタ処理を行い、そのフィルタ処理された信号を前方バッファメモリに供給し、
前方バッファメモリが第１の動作時間遅延を行い、相応に遅延された信号を後方バッファメモリに供給し、
後方バッファメモリが第２の動作時間遅延を行い、相応に遅延された信号を前記フィードバック信号として出力し、
前方バッファメモリと後方バッファメモリとの間に内部タップが配置され、その内部タップから前記補償信号が取り出されて後方ノードに供給され、
周波数フィルタおよび両バッファメモリが次のように設計されている。即ち、周波数フィルタおよび両バッファメモリの遅延時間の和が外乱の周期の整数倍であり、周波数フィルタおよび前方バッファメモリの遅延時間の和が、前方ノードに供給される信号が実際値の変化を生じさせるまでに経過する動作時間を除いた外乱の周期の整数倍であるように設計されている。
【０００９】
補償回路は、制御対象の所謂内部モデルに相当する。内部モデルはフィードバック制御技術の分野では公知である。
【００１０】
周波数フィルタは、要求に応じて構成することができる。例えば、周波数フィルタは、線形非再帰型ディジタルフィルタ（ＦＩＲフィルタ）として構成されているとよい（英語：finite impulse response = FIR、有限インパルス応答）。この種のフィルタは全周波数に対して同一の動作時間を有する。
【００１１】
周波数フィルタは、特にローパスフィルタとして構成されているとよい。周波数フィルタのフィルタ次数は予め与えられているか、又は調整可能であるとよい。
【００１２】
非再帰型ディジタルフィルタにより、制御偏差の特定周波数範囲のフィルタ処理をすることができる。しかし、多くのケースでは、具体的に特定された唯一又はほんのわずかの周波数をフィルタ処理して当該周波数の外乱を補償するだけでよい。この種のケースでは、周波数フィルタを非再帰型ディジタルフィルタとして構成する代わりに、周波数フィルタを複数の直交相関フィルタで構成し、当該直交相関フィルタにより、それぞれ個別の周波数成分をフィルタ処理するようにしてもよい。直交相関フィルタの個数は、この種のケースにおいて最小限１である。しかし、それよりも多い個数であってもよい。
【００１３】
第１の重み係数は、発生する外乱を補償回路がどのくらい速く覚えるかを決定する。第２の重み係数は、一度覚えた外乱を補償回路がどのくらいよく覚えておくかを決定する。これらの重み係数は固定的に与えられていてよい。しかし、特に調整可能であるとよい。
【００１４】
周波数フィルタの出力が内部タップから切り離し可能であるとよい。特に、周波数フィルタの出力を内部タップから切り離した際に、簡単な方法で、補償回路の安定性を検査することができ、それと共に全体としての制御構造の安定性も検査することができ、場合によっては、補償回路を閉じた際にも、即ち周波数フィルタの出力を内部タップに接続した際にも、補償回路と共に全体のフィードバック制御を安定に保つように、補償回路のパラメータ（特に、非再帰型ディジタルフィルタのフィルタ次数および／又は重み係数）を調整することができる。
【００１５】
特に、第１の重み係数、第２の重み係数および周波数フィルタは、周波数フィルタの出力を内部タップから切り離した際に、内部タップから周波数フィルタの出力までの増幅度が、内部タップに存在している信号の周波数に関係なく、１より小さいか又は最大で１に等しくなるように調整されているとよい。この調整は、（本来の制御ループがそれ自体として安定であるかぎり）全体としての制御構造の安定性を補償する。
【００１６】
増幅度は、周波数の関数として出力装置を介して制御装置の使用者に対して出力可能であることが好ましい。それによって、使用者は、使用者が行った補償回路の調整が全体として制御構造の安定性を脅かすか否かに関して反応を受け取る。
【００１７】
調節器の下位に、少なくとも１つの他の調節器が置かれるとよい。この場合に、下位に置かれた調節器に、前方バッファメモリに保存された信号から導き出されたフィードフォワード信号が供給されるとよい。それによってフィードバック制御の質をさらに一層高めることができる。
【００１８】
外乱の周期は多くの場合に時間の経過中に変化し得る。特に回転軸の場合に外乱の周期はしばしば間接的に回転軸の回転数に比例する。このようなケースでは、少なくとも前方バッファメモリの遅延時間が周期に動的に追従させられる。
【００１９】
既に述べたように、制御対象が回転軸として構成されているとよい。この種のケースにいて調節器が位置調節器として構成されている場合には、前方バッファメモリおよび後方バッファメモリに記憶される信号に、それぞれ１つの付属の位置値が割り当てられているとよい。それによって、周期が変化した際に、前方バッファメモリおよび後方バッファメモリに記憶される信号に割り当てられた位置値を考慮して、補償回路の補償信号を求めることができる。
【００２０】
多くの場合に、制御装置がソフトウェアプログラマブル制御装置として構成され、ソフトウェアモジュールによりプログラミングされており、それによって制御装置がソフトウェアモジュールによるプログラミングに基づいて本発明に従って構成されている。
【００２１】
さらに、前記課題は、請求項１４の特徴事項を有するソフトウェアモジュールによって解決される。本発明によれば、ソフトウェアプログラマブル制御装置によってソフトウェアモジュールの機械コードが実行され、制御装置が本発明に従って構成されている。ソフトウェアモジュールは、特にデータ媒体に機械読取可能な形態で記憶されているとよい。
【００２２】
図面を参照して詳細に説明する実施例の以下の記載に基づいて、本発明の上述の特性、特徴および利点ならびにこれらを達成する方法をさらに分りやすく明確にする。図面には概略図が示されている。
【図面の簡単な説明】
【００２３】
【図１】図１は制御対象をフィードバック制御するための制御装置を示すブロック図である。
【図２】図２は外乱を示すタイムチャートである。
【図３】図３は補償回路がオープン状態にある図１の制御装置を示すブロック図である。
【図４】図４は周波数応答を示す特性図である。
【図５】図５は図１の制御装置の部分変更を示すブロック図である。
【図６】図６はバッファメモリの構成例を示すブロック図である。
【図７】図７は図１の制御装置の他の部分変更を示すブロック図である。
【図８】図８は図１の制御装置のさらに別の部分変更を示すブロック図である。
【図９】図９はフローチャートである。
【図１０】図１０は周波数フィルタの構成例を示すブロック図である。
【図１１】図１１は制御対象をフィードバック制御するための制御装置のブロック図である。
【発明を実施するための形態】
【００２４】
図１によれば、制御対象１をフィードバック制御する制御装置が、前方ノード２と、後方ノード３と、調節器４と、補償回路５とを有する。前方ノード２には、実際値ｘおよび対応する目標値ｘ＊が供給される。実際値ｘは、制御対象１の出力側において測定装置６により測定技術的に検出される。前方ノード２は、目標値ｘ＊と実際値ｘとの差を形成することによって制御偏差δｘを求める。後方ノード３には、制御偏差δｘおよび補償信号Ｋが供給される。後方ノード３は、制御偏差δｘと補償信号Ｋとを加算し、それによって和信号を形成し、この和信号は以下において外部和信号と呼ぶ。後方ノード３はその外部和信号を調節器４に供給する。調節器４は、該調節器に供給された外部和信号に基づいて制御対象１のための操作信号Ｓを求める。調節器４は操作信号Ｓを制御対象１に出力する。
【００２５】
検出された実際値ｘは外乱ｚに影響されている。外乱ｚは、図２に示すように、時間ｔの周期関数である。従って、外乱ｚは周期Ｔを有する。外乱ｚの補償に、補償回路５と、この補償回路５によって求められる補償信号Ｋとが役立つ。
【００２６】
補償信号Ｋの算定を可能にするため、前方ノード２と後方ノード３との間に外部タップ７が配置されている。外部タップ７から制御偏差δｘが取り出され、補償回路５に供給される。補償回路５は補償信号Ｋを求めて、これを後方ノード３に供給する。  
【００２７】
補償回路５は、内部ノード８、周波数フィルタ９、前方ノード１０および後方ノード１１を有する。内部ノード８には、２つの乗算器１２，１３が前置されている。乗算器１２には制御偏差δｘが供給され、乗算器１３にはフィードバック信号Ｒが供給される。乗算器１２，１３は、それぞれに供給される信号δｘ，Ｒとそれぞれの重み係数γ，βとを乗算し、それらの積を内部ノード８に供給する。内部ノード８は、重み係数γで重み付けされた制御偏差δｘと、重み係数βで重み付けされたフィードバック信号Ｒとを加算して、別の和信号を形成する。この和信号は以下において内部和信号と呼ぶ。その内部和信号を内部ノード８が周波数フィルタ９に供給する。
【００２８】
周波数フィルタ９は周波数フィルタ処理を行う。この目的ために周波数フィルタ９は、図１に示すように、例えば非再帰型ディジタルフィルタとして、特にローパスフィルタとして構成されているとよい。周波数フィルタ９のフィルタ次数は、適切なパラメータＰの設定によって調整可能である。周波数フィルタ９は、相応にフィルタ処理された信号を前方バッファメモリ１０に供給する。
【００２９】
前方バッファメモリ１０は、これに供給される信号の第１の動作時間遅延Ｔ１を実施する。前方バッファメモリ１０は、相応に遅延された信号を後方バッファメモリ１１に供給する。同様にして後方バッファメモリ１１が第２の動作時間遅延Ｔ２を実施する。後方バッファメモリ１１は、相応に遅延された信号をフィードバック信号Ｒとして出力する。
【００３０】
前方バッファメモリ１０と後方バッファメモリ１１との間には、内部タップ１４が配置されている。内部タップ１４から補償信号Ｋが取り出されて後方ノード３に供給される。
【００３１】
周波数フィルタ９は、既に述べたように、１つのフィルタ次数を有する。そのフィルタ次数は遅延時間ＴＦに対応する。本発明によれば、周波数フィルタ９および両バッファメモリ１０，１１は、
式（１）：ＴＦ＋Ｔ１＋Ｔ２＝ｎ・Ｔ
なる関係が当てはまるように設計されている。ｎは整数である。一般に数値ｎはできるだけ小さい値である。しばしば数値ｎは値１又は値２を有する。
【００３２】
制御対象１は、通常のフィードバック制御（即ち、補償回路５なし）との関連で、動作時間ＴＬを有する。動作時間ＴＬは、前方ノード２に供給される信号が実際値ｘの変化を生じさせるまでの時間である。後方バッファメモリ１１は、本発明によれば、
式（２）:Ｔ２−ＴＬ＝ｍ・Ｔ
なる関係が当てはまるように設計されている。ｍは整数である。一般に数値ｍはできるだけ小さい値である。しばしば数値ｍは値０を有する。特殊なケースでは、数値ｍは値１を有し得る。好ましくは、それより大きい値を数値ｍが有するべきではない。従って、周波数フィルタ９および前方バッファメモリの遅延時間ＴＦ，Ｔ１の和は、外乱ｚの周期Ｔの整数倍から動作時間ＴＬを差し引いた時間である。
【００３３】
第１の重み係数γおよび第２の重み係数βは、好ましくは、図１によれば、制御装置の使用者１５によって調整可能である。これと同じことが、周波数９のパラメータＰについても当てはまることが好ましい。それによって、制御対象１の安定なフィードバック制御が補償されるように、補償回路５を使用者１５によって調整することができる。重み係数γ，βは周波数に依存することが好ましい。
【００３４】
補償回路５の調整のために、先ず、（従来技術におけると同様に）制御装置は、それ自体として、即ち補償回路５およびそれのパラメータ設定可能な構成要素９，１０，１１なしで、制御装置自体が制御対象１を安定にフィードバック制御するように、パラメータ設定される。このやり方は当業者において周知であり、従って、これ以上の詳細な説明を必要としない。しかる後に補償回路５が活性化され、即ち、内部タップ１４と後方ノード３との制御技術的接続が形成される。
【００３５】
さらに、重み係数γ，βおよび周波数フィルタ９のパラメータＰの適切な調整を決定するために、図３によれば、先ず周波数フィルタ９の出力１６が内部タップ１４から切り離される。以下において、補償回路５のこの状態をオープン状態の補償回路５と呼ぶ。それから、この状態で（従って、オープン状態の補償回路５にて）、信号ｕが内部タップ１４に印加され、周波数フィルタ９の出力１６において生じる増幅度が求められる。  
【００３６】
図４は、その増幅度を周波数の関数として例示する。図４において右向きに対数目盛で周波数が取られ、上向きに増幅度がデシベルで取られている。図４から明らかのように、増幅度は、信号ｕの周波数と、重み係数γ，βおよび周波数フィルタ９のパラメータＰの設定とに依存する。例えば、重み係数γおよびβが両方とも値１を有し、周波数フィルタ９がどんな種類のフィルタ処理も行わず、むしろ純粋なバッファメモリとして作用する場合には、図４にＩで示された曲線から分るように、増幅度は、かなり多くの周波数において１よりも大きい。これに対して、重み係数γおよび／又はβが小さな値（例えば０．６から０．８までの間にある値）を取り、および／又は周波数フィルタ９がローパスフィルタとしてパラメータ設定されている場合には、図４にＩＩで示された曲線から分るように、増幅度が信号ｕの周波数に関係なく常に１よりも小さいか、又は最大で１に等しい。このようなパラメータ設定により、制御装置は、周波数フィルタ９の出力１６に存在している信号が前方バッファメモリ１０を介して内部タップ１４（そして、そこから後方バッファメモリ１１）に供給される場合にも安定のままである。
【００３７】
信号ｕの周波数の関数としての増幅度は、しばしば伝達関数とも呼ばれる。その伝達関数は、図３によれば表示装置１７を介して制御装置の使用者１５に対して出力可能である。従って、使用者１５は、オープン状態の補償回路５において重み係数γ，βおよび周波数フィルタ９のパラメータＰを設定し、生じた伝達関数を認識し、それから必要に応じて、増幅度が信号ｕの周波数に関係なく常に１よりも小さくなるまで、又は最大で１に等しくなるまで、重み係数γ，βおよび周波数フィルタ９のパラメータＰを変更することができる。
【００３８】
特殊なケースでは、周波数フィルタ９が、全くフィルタ処理を行わずに、むしろ単に（他の）バッファメモリとしてのみ作用するようにパラメータ設定されているにもかかわらず、伝達関数が全ての周波数について１よりも小さいことがあり得る。このケースでは、周波数フィルタ９が退化している。しかし、一般的には、（真の）フィルタ処理が必要である。特に、周波数フィルタ９が、さもなければ伝達関数が１よりも大きくなったであろう周波数領域において、増幅度を弱めるようにパラメータ設定されるとよい。
【００３９】
周波数フィルタ９のパラメータ設定は、フィルタ次数ができるだけ低くなるように行われることが好ましい。というのは、それによって、補償回路５の特性が外乱ｚの高い周波数において改善されるからである。さらに、一般に、周波数フィルタ９の所謂カットオフ周波数をできるだけ高く設定する試みがなされる。
【００４０】
多くの場合において制御装置はカスケード接続された制御装置として構成されている。例えば調節器４を速度調節器（又は回転数調節器）として構成する場合には、調節器４の下位に電流調節器（又は加速度調節器、又はトルク調節器）を配置するとよい。同様にして、調節器４を位置調節器として構成する場合には、調節器４の下位に速度調節器（又は回転数調節器）、又は電流調節器（又は加速度調節器、又はトルク調節器）を置くとよい。図５は、調節器４が位置調節器として構成されていて、この調節器４の下位に速度調節器（又は回転数調節器）１８が置かれている実施形態を示す。その速度調節器（又は回転数調節器）１８の下位には、電流調節器（又は加速度調節器、又はトルク調節器）１９が置かれている。
【００４１】
下位に置かれた調節器１８，１９が存在する場合に、下位に置かれた調節器１８，１９の各々には、それぞれノード２０，２１が前置されている。各ノード２０，２１には、一方では、それぞれ上位に置かれた調節器４，１８の出力信号が目標値として供給され、かつ付属の実際値が供給される。例えば、速度調節器（又は回転数調節器）１８のための実際値は、微分器２２により位置実際値ｘから導き出される。電流調節器（又は加速度調節器、又はトルク調節器）１９のための実際値は、例えば相応の測定装置２３により検出される。
【００４２】
制御装置をカスケード接続された制御装置として構成する場合には、図５における描写に従って、図１と同様に補償信号Ｋにより補償が行われるとよい。しかし、付加的に、下位に置かれた調節器１８にフィードフォワード信号Ｖ１を供給し、又は下位に置かれた調節器１９にフィードフォワード信号Ｖ２を供給し、又は下位に置かれた両調節器１８，１９にそれぞれフィードフォワード信号Ｖ１，Ｖ２を供給することができる。下位に置かれた調節器１８，１９のためのフィードフォワード信号Ｖ１，Ｖ２は、図５によれば、前方バッファメモリ１０に記憶されている信号から導き出される。
【００４３】
特に、図５の描写に応じて、バッファメモリ１０，１１が図１の描写に対して部分的に変更されている。さらに、補償回路５は付加的なバッファメモリ２４，２５を有する。さらに、補償回路５は算定要素２６，２７を有する。
【００４４】
バッファメモリ１０，１１の部分変更は、前方バッファメモリ１０がほんの僅か、一般に１つのメモリセルだけ、短縮されている点にある。この短縮は、制御装置全体が一般にクロック同期で動作することから、１クロック周期だけの短縮に相当する。
【００４５】
後方バッファメモリ１１は同じ程度だけ延長される。従って、前方および後方バッファメモリ１０，１１の動作時間遅延Ｔ１，Ｔ２の和は変更されない。
【００４６】
付加的なバッファメモリ２４は、正確に前方バッファメモリ１０が短縮されているだけの長さを有する。従って、図５による実施形態の場合には、補償信号Ｋの印加が正確に図１の実施形態の場合と同じ時点で行われる。
【００４７】
算定要素２６は、フィードフォワード信号Ｖ１を求めるために必要である算定を行う。このためには、一般に算定時間が必要となる。付加的なバッファメモリ２５は、算定要素２６によって生じさせられる遅延と結合して付加的なバッファメモリ２４の長さに相当する遅延を生じさせるように設計されている。
【００４８】
算定要素２７は、フィードフォワード信号Ｖ２を求めるために必要である算定を行う。このために一般には同様に算定時間が必要となる。この算定時間は一般に算定要素２６の算定時間よりも長い。
【００４９】
算定要素２７にはバッファメモリが前置又は後置されていない。これは、付加的な算定要素２４の遅延が算定要素２７の算定時間に対応するように、その算定要素２４を設計することによって可能である。
【００５０】
算定要素２６，２７の算定時間が、具体的な事例において、クロック周期の整数倍と一致するとよい。しかし、しばしば、それらの算定時間は、半クロック周期の整数倍と一致するにすぎない。特に、算定要素２６の算定時間が半クロック周期と一致し、算定要素２７の算定時間が全クロック周期と一致するとよい。このような事例では、付加的なバッファメモリ２５は半クロック周期だけの遅延を実現しなければならない。この種の遅延を（又は全クロック周期からずれた異なった遅延も）実現することを可能にするために、付加的なバッファメモリ２５は、図６を参照して以下において詳述するように構成されている。ここでは、結果として０と全クロック周期との間の遅延を実現することができるためにはバッファメモリ２５をどのように構成しなければならないかを、図６を参照して説明する。これで十分である。というのは、全クロック周期自体がバッファメモリ２５の適切な個数のメモリセルによって実現できるからである。さらに、バッファメモリ２５とは異なるバッファメモリも、図６に類似した構成によって、０と全クロック周期との間の遅延を実現できることは自明である。
【００５１】
図６によれば、バッファメモリ２５は、ノード２８、単一のメモリセル２９、２つの乗算器３０，３１およびノード３２を有する。ノード２８では、バッファメモリ２５に供給される信号が２つの分岐に供給され、両分岐のうち一方はメモリセル２９および乗算器３０を含んでおり、他方は異なる乗算器３１を含んでいる。メモリセル２９は全クロック周期だけ遅延を生じさせる。乗算器３０，３１には重み係数αおよび１−αが供給される。ノード３２では重み付けされた両信号の加算が行われる。結果として、図６による構成は１クロック周期の一部分αだけの遅延を生じさせる。
【００５２】
多くのケースにいて周期Ｔは一定である。異なるケースでは周期Ｔが時間ｔの経過中に変化する。周期Ｔが時間ｔの経過中に変化する場合には、図１の制御装置が図７による構成に応じて変更されることが好ましい。類似の変更は図５の制御装置に関しても可能である。
【００５３】
図７によれば、測定装置３３により、周期Ｔにとって特徴的な量Ｇが検出される。その量Ｇは算定装置３４に供給され、算定装置３４は、その量Ｇから前方バッファメモリ１０の第１の遅延時間Ｔ１を求め、前方バッファメモリ１０を動的に相応に構成する。従って第１の遅延時間Ｔ１は動的に更新される。量Ｇ自体は、必要に応じて特定することができる。制御対象１が、例えば駆動装置として構成されている場合には、多くのケースにおいて、外乱ｚの周波数がその駆動装置の回転数に比例する。このケースでは、周期Ｔが回転数の逆関数である。この種のケースにおいては、測定装置３３により回転数を検出する場合に、それによって周期Ｔを推定することができる。
【００５４】
多くのケースにおいて制御対象１は、回転軸として、即ち、回転して各全回転により物理的な状態を繰り返す軸として、構成されている。さらに、この種のケースでは調節器４がしばしば位置調節器として構成されている。この種のケースにおいて回転軸の回転数が変化する、従って周期Ｔが変化する場合に、図１の制御装置は、以下において図８を参照して詳細に説明するように、部分的に変更されることが好ましい。類似の変更が、図５および図７の制御装置に関しても可能である。
【００５５】
図８によれば、補償回路５には、制御偏差δｘに加えて、そのたびに付属の位置値ｐも供給される。位置値ｐは、目標値ｘ＊、実際値ｘ、又は両値ｘ＊，ｘの組み合わせと一致してよい。補償回路５は付加的にシフトレジスタ３５を有し、そのシフトレジスタに位置値ｐが登録される。位置値ｐの登録は周波数フィルタ９への制御偏差δｘの受け入れと同期して行われる。従って、特に、前方バッファメモリ１１および後方バッファメモリ１１に記憶された信号に（厳密に言えば、周波数フィルタ９の内部において処理された信号にも）それぞれ１つの付属の位置値ｐが割り当てられている。
【００５６】
図８による実施形態では、補償回路５の制御ユニット３６が、図９に従って、ステップＳ１において、外乱ｚの周期Ｔが変化したかどうかをチェックする。そうでない（変化しない）場合には、制御ユニット３６はステップＳ２へ移行する。ステップＳ２では、上記において図１に関連して説明したように処理が行われる。これに対して、外乱ｚの周期Ｔが変化した、従って周期Ｔが変更された場合には、制御ユニット３６はステップＳ３へ移行する。ステップＳ３において、制御ユニット３６は、シフトレジスタ３５に記憶された位置値ｐを考慮して、前方又は後方バッファメモリ１０，１１内の次の場所、即ち、補償信号Ｋとして後方ノード３に供給されなければならない信号が記憶されている場所を決定する。当該信号がステップＳ４において後方ノード３に供給される。
【００５７】
図９の方法は、一般に、周期Ｔが比較的速やかに変化する場合にも良好な結果をもたらす。これは、特に前方および後方バッファメモリ１０，１１における正しい場所がほんのわずかな繰返し（例えば３〜５回の繰返し）の範囲内で決定される場合に当てはまる。
【００５８】
上記においては、非再帰型ディジタルフィルタとして構成されている周波数フィルタ９に関連して本発明を説明した。しかし、周波数フィルタ９は、代替として図１０に示すように、それぞれ１つの個別の周波数成分をフィルタ処理する複数の直交相関フィルタ３７を有することもできる。直交相関フィルタ３７は、直交相関によってフーリエ級数の係数を算定して、単一周波数の位相正しい信号を発生する。直交相関フィルタ３７の構成および動作態様は当業者にとって周知であり、従ってこれ以上の詳細な説明と必要しない。
【００５９】
直交相関フィルタ３７の個数は必要に応じて決定することができる。最小限ならば、場合によっては、唯一の直交相関フィルタ３７だけが存在する。複数の直交相関フィルタ３７が存在する場合に、これらは図１０の描写に従って並列接続されている。
【００６０】
制御装置は、図１１の描写に従って、ソフトウェアプログラマブル制御装置として構成されていることが好ましい。従って、制御装置はマイクロプロセッサ３８を含む。制御装置は、この例ではソフトウェアモジュール３９によりプログラミングされている。ソフトウェアモジュール３９によるプログラミングに基づいて、制御装置は本発明に従って構成されている。ソフトウェアモジュール３９は機械コード４０を含む。機械コード４０の実行は、制御装置が本発明に従って構成されていることにより、制御装置によって生じさせられる。
【００６１】
ソフトウェアモジュール３９は、原理的に任意の方法で制御装置に供給することができる。特に、ソフトウェアモジュール３９は、データ媒体４１に機械読取可能な形態で記憶されているとよい。しかし、データ媒体４１がＵＳＢメモリスティックとして示されている図１１の描写は、まさに例示であって、限定的に解釈するべきではない。
【００６２】
それゆえ、本発明は、要約するならば次のとおりである。
【００６３】
制御装置は、制御対象１のフィードバック制御のために、前方ノード２、後方ノード３、調節器４および補償回路５を有する。前方ノード２には、制御対象１の出力側で検出された実際値ｘと、これに対応する目標値ｘ＊とが供給される。前方ノード２は制御偏差δｘを求める。検出された実際値ｘは外乱ｚに影響されている。後方ノード３には、制御偏差δｘおよび補償信号Ｋが供給される。後方ノード３は、制御偏差δｘと補償信号Ｋとから形成された外部和信号を調節器４に供給する。調節器４は制御対象１のための操作信号Ｓを求め、これを制御対象１に出力する。前方ノード２と後方ノード３との間に外部タップ７が配置されており、この外部タップ７から制御偏差δｘが取り出されて補償回路５に供給される。補償回路５は補償信号Ｋを求めてこれを後方ノード３に供給する。補償回路５は内部ノード８、周波数フィルタ９、前方バッファメモリ１０および後方バッファメモリ１１を有する。内部ノード８には、重み係数γ，βにより重み付けされて制御偏差δｘおよびフィードバック信号Ｒが供給される。内部ノード８はそれにより形成された内部和信号を周波数フィルタ９に供給する。周波数フィルタ９は周波数フィルタ処理を行い、そのフィルタ処理された信号を前方バッファメモリ１０に供給する。バッファメモリ１０，１１は、各々の動作時間遅延Ｔ１，Ｔ２を行い、相応に遅延された信号を後方バッファメモリ１１に供給し、もしくは相応に遅延された信号をフィードバック信号Ｒとして出力する。バッファメモリ１０，１１間に内部タップ１４が配置されていて、その内部タップから補償信号Ｋが取り出される。周波数フィルタ９および両バッファメモリ１０，１１の遅延時間ＴＦ，Ｔ１，Ｔ２の和は、外乱ｚの周期Ｔの整数倍である。周波数フィルタ９および前方バッファメモリ１０の遅延時間ＴＦ，Ｔ１の和は、前方ノード２に供給される信号が実際値ｘの変化を生じさせるまでに経過する動作時間ＴＬを除いた外乱ｚの周期Ｔの整数倍である。
【００６４】
本発明は多くの利点を有する。特に周期的な外乱をほぼ完全に補償することができる。周波数フィルタ９の設計には、ディジタル信号処理から知られているように、古典的な窓関数を使用することができる。さらに、オープン状態の補償回路において伝達関数を検査することによって、フィードバック制御の安定性を予め検査することができる。
【００６５】
本発明を細部において好ましい実施例によって詳しく図解して説明したが、本発明は開示した例によって限定されることはなく、それから当業者によってその他の変形を、本発明の保護範囲を逸脱することなく導き出すことができる。
【符号の説明】
【００６６】
１          制御対象
２          前方ノード
３          後方ノード
４          調節器
５          補償回路
６          測定装置
７          外部タップ
８          内部ノード
９          周波数フィルタ
１０        前方バッファメモリ
１１        後方バッファメモリ
１２        乗算器
１３        乗算器
１４        内部タップ
１５        使用者
１６        出力
１７        表示装置
１８        速度調節器（又は回転数調節器）
１９        電流調節器（又は加速度調節器、又はトルク調節器）
２０        ノード
２１        ノード
２４        バッファメモリ
２５        バッファメモリ
２６        算定要素
２７        算定要素
２８        ノード
２９        メモリセル
３０        乗算器
３１        乗算器
３２        ノード
３３        測定装置
３４        算定装置
３５        シフトレジスタ
３６        制御ユニット
３７        直交相関フィルタ
３８        マイクロプロセッサ
３９        ソフトウェアモジュール
４０        機械コード
４１        データ媒体
δｘ        制御偏差
Ｇ          周期Ｔに特徴的な量
Ｋ          補償信号
Ｐ          パラメータ
ｐ          位置値
Ｒ          フィードバック信号
Ｓ          操作信号
Ｓ１〜Ｓ４  ステップ
Ｔ          周期
Ｔ１，Ｔ２  動作時間遅延
ＴＦ        遅延時間
ＴＬ        動作時間
ｕ          信号
Ｖ１，Ｖ２  フィードフォワード信号
ｘ          実際値
ｘ＊        目標値
ｚ          外乱
【図１】
0006448499.tif 000002
【図２】
0006448499.tif 000003
【図３】
0006448499.tif 000004
【図４】
0006448499.tif 000005
【図５】
0006448499.tif 000006
【図６】
0006448499.tif 000007
【図７】
0006448499.tif 000008
【図８】
0006448499.tif 000009
【図９】
0006448499.tif 000010
【図１０】
0006448499.tif 000011
【図１１】
0006448499.tif 000012