(57)【特許請求の範囲】
【請求項１】
直流（ＤＣ）電圧源から入力される電圧を受信する直流端キャパシタと、複数の電力用半導体で構成されるスイッチング部を含む系統連系型インバータを制御するための装置において、
前記系統連系型インバータの出力電圧と出力電流から有効電力及び無効電力を決定する電力決定部と、
有効電力指令及び無効電力指令と、前記電力決定部で決定された有効電力及び無効電力を利用して、電流指令を生成する電力制御部と、
前記電流指令から３相の出力電圧を生成する電流制御部と、
前記電流制御部により生成された３相の出力電圧から電圧指令を生成し、生成された電圧指令を所定の大きさに制限する電圧生成部と、
前記所定の大きさに制限された電圧指令を利用して前記系統連系型インバータの前記スイッチング部を制御するパルス幅変調（ＰＷＭ）信号を生成する制御部と、を含み、
前記電圧生成部は、
前記３相の出力電圧の電圧の大きさを決定する電圧大きさ決定部と、
前記電力決定部で決定された有効電力及び無効電力を利用して皮相電力を決定する皮相電力決定部と、
前記３相の出力電圧の電圧の大きさ、前記直流端キャパシタの電圧、及び前記皮相電力を用いて、前記３相の出力電圧から電圧指令を算出する印加部と、
前記算出された電圧指令を所定の大きさに制限して、前記制御部に出力する過変調部と、を含み、
前記電圧生成部は、前記３相の出力電圧の電圧の大きさと前記直流端キャパシタの電圧に基づいて電圧変調指数を算出し、
前記印加部は、
前記３相の出力電圧の最大値と最小値を利用して第１オフセット電圧を決定する第１オフセット電圧決定部と、
前記直流端キャパシタの電圧及び前記３相の出力電圧のバウンド関数を利用して第２オフセット電圧を決定する第２オフセット電圧決定部と、
前記皮相電力と前記電圧変調指数に基づき、前記第１オフセット電圧及び前記第２オフセット電圧のいずれか一つを選択して、オフセット電圧を決定する選択部と、
前記決定されたオフセット電圧を前記電流制御部により生成された３相の出力電圧に加算して電圧指令を決定する電圧指令決定部と、を含む、制御装置。
【請求項２】
前記過変調部が制限する所定の大きさは、前記直流端キャパシタの電圧の１／２である、請求項１に記載の制御装置。
【請求項３】
前記電圧大きさ決定部は、前記３相の出力電圧を同期座標系上のｄ軸及びｑ軸電圧に変換して、前記３相の出力電圧の電圧の大きさを決定する、請求項１に記載の制御装置。
【請求項４】
前記選択部は、前記電圧変調指数が予め選定された可変変数より大きく、前記皮相電力が予め選定された基準より大きい場合には、前記第２オフセット電圧を選択する、請求項１に記載の制御装置。
【請求項５】
前記制御部は、前記選択部が前記第２オフセット電圧を選択した場合、不連続ＰＷＭ制御を行う、請求項４に記載の制御装置。
【請求項６】
前記選択部は、前記電圧変調指数が予め選定された可変変数より小さいか、前記皮相電力が予め選定された基準より小さい場合には、前記第１オフセット電圧を選択する、請求項１に記載の制御装置。
【請求項７】
前記制御部は、前記選択部が前記第１オフセット電圧を選択した場合、空間ベクターＰＷＭ制御を行う、請求項６に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、系統連系型インバータ制御装置に関する。
【背景技術】
【０００２】
系統連系型インバータは、風力、太陽光、エネルギー保存装置などの分野で広く使用される電力変換装置であり、その使用が次第に増大している傾向にある。特に、数十ｋＷ以上の中容量または大容量電力変換装置は、新再生エネルギーの使用増大により次第に系統安定化などの用途にその領域を拡大している。
【０００３】
従来系統連系型インバータは、オフセット（ｏｆｆｓｅｔ）電圧を利用して空間ベクターパルス幅変調（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ、ＰＷＭ）方式で制御され、このような方式は、出力電流の全高調波歪率（ｔｏｔａｌ  ｈａｒｍｏｎｉｃ  ｄｉｓｔｏｒｔｉｏｎ、ＴＨＤ）を改善する長所がある。
【０００４】
しかし、この場合、オフセット電圧を一定に維持しながら電力用半導体の全スイッチがスイッチングされるので、スイッチング損失が増加して、システムの効率が低下する問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、出力電圧の大きさに応じてオフセット電圧を変更して、システムの効率増加を図る系統連系型インバータ制御装置を提供することである。
【課題を解決するための手段】
【０００６】
前記のような技術的課題を解決するために、直流（ＤＣ）電圧源から入力される電圧を受信する直流端キャパシタと、複数の電力用半導体で構成されるスイッチング部を含む系統連系型インバータを制御するための本発明の一実施形態の装置は、前記インバータの出力電圧と出力電流から有効電力及び無効電力を決定する第１決定部と、有効電力指令及び無効電力指令と、前記第１決定部で決定された有効電力及び無効電力を利用して電流指令を生成する電力制御部と、前記電流指令から前記インバータが合成する電圧を生成する電流制御部と、前記電流制御部から受信した電圧から、前記インバータに印加する電圧指令を生成する電圧生成部と、前記電圧指令を利用して前記インバータの前記スイッチング部を制御するパルス幅変調（ＰＷＭ）信号を生成する制御部と、を含んでもよい。
【０００７】
本発明の一実施形態において、前記電圧生成部は、前記電流制御部の出力電圧の大きさを決定する第２決定部と、前記第１決定部で決定された有効電力及び無効電力を利用して皮相電力を決定する第３決定部と、前記第２決定部が決定した出力電圧の大きさと前記直流端キャパシタの電圧、前記皮相電力を利用して、前記電流制御部の出力電圧にオフセット電圧を印加して電圧指令を出力する印加部と、を含んでもよい。
【０００８】
本発明の一実施形態において、前記電圧生成部は、前記印加部の出力である電圧指令を所定の大きさに制限する過変調部をさらに含んでもよい。
【０００９】
本発明の一実施形態において、前記過変調部が制限する所定の大きさは、前記直流端キャパシタの電圧の１／２であってもよい。
【００１０】
本発明の一実施形態において、前記第２決定部は、３相である前記電流制御部の出力電圧を同期座標系上のｄ軸及びｑ軸電圧に変換して、前記電流制御部の出力電圧の大きさを決定することができる。
【００１１】
本発明の一実施形態において、前記印加部は、３相である前記電流制御部の出力電圧の最大値と最小値を利用して第１オフセット電圧を決定する第４決定部と、前記直流端キャパシタの電圧を利用して第２オフセット電圧を決定する第５決定部と、前記皮相電力と電圧変調指数を利用して、前記第１及び第２オフセット電圧のうち一つを選択する選択部と、前記選択部の選択により選択されたオフセット電圧を前記前記電流制御部の出力電圧の大きさに印加して電圧指令を決定する第６決定部と、を含んでもよい。
【００１２】
本発明の一実施形態において、前記選択部は、前記電圧変調指数が予め選定された可変変数より大きく、前記皮相電力が予め選定された基準より大きい場合には、前記第２オフセット電圧を選択することができ、この時、前記制御部は、不連続ＰＷＭ制御を行うことができる。
【００１３】
本発明の一実施形態において、前記選択部は、前記電圧変調指数が、予め選定された可変変数より小さいか、前記皮相電力が、予め選定された基準より小さい場合には、前記第１オフセット電圧を選択することができ、この時、前記制御部は、空間ベクターＰＷＭ制御を行うことができる。
【発明の効果】
【００１４】
前記のような本発明は、直流端電源電圧の大きさと皮相電力の大きさに応じてオフセット電圧を変更して、電圧指令を生成することによって、系統連系型インバータシステムの効率を増大させる効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明が適用される系統連系型インバータシステムを説明するための一実施形態構成図である。
【図２】本発明の一実施形態の制御装置を説明するための詳細構成図である。
【図３】従来電圧生成部の詳細構成図である。
【図４】本発明の一実施形態の制御装置の電圧生成部の一実施形態詳細構成図である。
【図５】図４のオフセット電圧印加部の一実施形態詳細構成図である。
【発明を実施するための形態】
【００１６】
本発明は、多様な変更を加えることができ、多様な実施形態を有することができるが、特定実施形態を図面に例示して詳細な説明にて詳細に説明する。しかし、これは本発明を特定の実施形態に限定しようとするのではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物乃至代替物を含むものと理解されなければならない。
【００１７】
以下、添付図面を参照して本発明に係る好ましい一実施形態を詳細に説明する。
【００１８】
図１は、本発明が適用される系統連系型インバータシステムを説明するための一実施形態構成図である。
【００１９】
図面に示したように、本発明が適用される系統連系型インバータシステムは、系統連系型インバータ１と制御装置２で構成され、インバータ１は、直流（ｄｉｒｅｃｔ  ｃｕｒｒｅｎｔ、ＤＣ）電圧源１１、直流端（ＤＣリンク）キャパシタ１２、スイッチング部１３、出力フィルター１４、変圧器１５、第１乃至第３電圧検出部１７、１９、２０、及び電流検出部１８を含み、本発明の制御装置２は、第１乃至第３電圧検出部１７、１９、２０と電流検出部１８から信号を受信して、インバータ１を制御することができる。但し、本発明の一実施形態において、説明の便宜のために制御装置２がインバータ１の外部に配置されることを図示して説明しているが、本発明がこれに限定されず、インバータ１の内部に設置されてもよい。
【００２０】
ＤＣ電圧源１１は、バッテリーまたは太陽光アレイ（ｐｈｏｔｏｖｏｌｔａｉｃ  ａｒｒａｙ）のような電圧源である。本発明の一実施形態のＤＣ電圧源１１は、ＤＣ昇圧装置（ＤＣ  ｂｏｏｓｔ  ｃｏｎｖｅｒｔｅｒ）を含んでもよい。
【００２１】
直流端キャパシタ１２は、ＤＣ電圧源１１から印加されるＤＣ電圧の脈動を低減し、電圧を蓄積して瞬間的な停電時電源を供給することができる。
【００２２】
スイッチング部１３は、供給されるＤＣ電圧をＡＣ電圧に変換する装置であり、複数の電力用半導体（１３ａ乃至１３ｆ）を含んでもよい。電力用半導体（１３ａ乃至１３ｆ）は、例えば、絶縁ゲートバイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｍｏｄｅ  ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）、金属酸化膜半導体電界効果トランジスタ（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｉｌｉｃｏｎ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｅｒ、ＭＯＳＦＥＴ）等であってもよいが、これに限定されず、種々の電力用半導体が使用されてもよい。
【００２３】
出力フィルター１４は、スイッチング部１３から出力される電流のＴＨＤを低減して、例えば、ＬＣ（インダクター−キャパシタ）フィルターであてもよく、ＬＣＬ（インダクター−キャパシタ−インダクター）フィルターであってもよい。
【００２４】
変圧器１５は、系統と本発明のインバータシステムの電気的絶縁（ｇａｌｖａｎｉｃ  ｉｓｏｌａｔｉｏｎ）を提供して、３相電源１６を系統に提供することができる。また、系統の電源をスイッチング部１３の入力電源として提供するために変換することができる。但し、変圧器１５の配置は選択的であってもよい。
【００２５】
第１電圧測定部１７は、直流端キャパシタ１２の両端の電圧を測定することができる。第１電圧測定部１７は、直流端キャパシタ１２の電圧を測定するように配置されるが、ＤＣ電圧源１１の両端電圧を測定するように配置されてもよく、両者共に配置されてもよい。
【００２６】
電流測定部１８は、スイッチング部１３の出力である相電流を測定するためのものであり、出力フィルター１４と変圧器１５との間に配置されるが、スイッチング部１３と出力フィルター１４との間に配置されてもよく、両者共に配置されてもよい。
【００２７】
第２及び第３電圧測定部１９、２０は、出力電圧を測定するためのものであり、スイッチング部１３の３相電圧を全部測定することもでき、２相電圧を測定することもできる。この時、第２及び第３電圧測定部１９、２０は、出力フィルター１４と変圧器１５の出力電圧を共に測定することを図示して説明しているが、これは例示的なもので、このうちいずれか一つに選択的に配置されて出力電圧を測定してもよい。
【００２８】
本発明の制御装置２は、前記のように構成される系統連系型インバータシステムを制御するためのものであり、第１電圧測定部１７と電流測定部１８、第２及び第３電圧測定部１９、２０からインバータシステムの現在の状態を受信して、スイッチング部１３を制御するための信号を出力することができる。
【００２９】
図２は、本発明の一実施形態の制御装置２を説明するための詳細構成図である。
【００３０】
図面に示したように、本発明の制御装置２は、電力制御部２１、電流制御部２２、電圧生成部２３及び電力決定部２４と、ＰＷＭ制御部２５を含んでもよい。
【００３１】
電力制御部２１は、有効電力（Ａｃｔｉｖｅ  ｐｏｗｅｒ、Ｐ）指令と無効電力（ｒｅａｃｔｉｖｅ  ｐｏｗｅｒ、Ｑ）指令を受信し、電力決定部２４で決定された有効及び無効電力を受信して、電流制御部２２の電流指令を生成することができる。
【００３２】
電流制御部２２は、電力制御部２１で生成された電流指令と測定された実際の電流からインバータ１が合成すべき３相電圧を生成することができる。
【００３３】
電圧生成部２３は、電流制御部２２の出力である電圧を受信して、合成可能な（ｓｙｎｔｈｅｓｉｚａｂｌｅ）電圧を生成するもので、実際の系統連系型インバータ１に印加する電圧指令を生成することができる。
【００３４】
ＰＷＭ制御部２５は、電圧生成部２３から電圧指令を受信してＰＷＭ信号をインバータ１のスイッチング部１３に提供し、該当ＰＷＭ信号によってスイッチング部１３の電力用半導体がスイッチングされてもよい。
【００３５】
電力決定部２４は、系統連系型インバータ１の出力電圧と出力電流から現在出力されている有効及び無効電力を決定して、電力制御部２１に伝達することができる。
【００３６】
以下、前記のような構成の制御装置２で従来電圧生成部の構成を説明した後、これと対比して本発明の電圧生成部２３の動作を詳細に説明する。
【００３７】
図３は、従来電圧生成部の詳細構成図である。
【００３８】
図面に示したように、従来の電圧生成部２３０は、オフセット電圧印加部２３１と過変調部２３２を含んでもよい。
【００３９】
オフセット電圧印加部２３１は、電流制御部２２から３相の指令電圧（Ｖａｓ．ｒｅｆ、Ｖｂｓ．ｒｅｆ、Ｖｃｓ．ｒｅｆ）からオフセット電圧（ｏｆｆｓｅｔ  ｖｏｌｔａｇｅ）を決定して、３相の指令電圧にオフセット電圧を加えて修正された指令電圧（Ｖａｎ．ｒｅｆ、Ｖｂｎ．ｒｅｆ、Ｖｃｎ．ｒｅｆ）を出力することができる。
【００４０】
オフセット電圧を利用した空間ベクターＰＷＭを利用する場合、オフセット電圧は次の数学式１のように決定されてもよい。
【数１】
0006449807.tif 000002
【００４１】
この時、Ｖｍａｘは、３相の指令電圧（Ｖａｓ．ｒｅｆ、Ｖｂｓ．ｒｅｆ、Ｖｃｓ．ｒｅｆ）のうち最大値であり、Ｖｍｉｎは３相の指令電圧（Ｖａｓ．ｒｅｆ、Ｖｂｓ．ｒｅｆ、Ｖｃｓ．ｒｅｆ）のうち最小値である。このように決定されたオフセット電圧から、オプション電圧印加部２３１の出力は次の数学式２乃至４のように決定されてもよい。
【数２】
0006449807.tif 000003
【数３】
0006449807.tif 000004
【数４】
0006449807.tif 000005
【００４２】
相電圧にオフセット電圧が印加されても、最終出力される線間電圧は変化しない。このようなオフセット電圧の印加によってインバータ１に印加される出力電流のＴＨＤを改善できる長所がある。
【００４３】
過変調部２３２は、Ｖａｎ．ｒｅｆが０．５×Ｖｄｃより大きい場合、Ｖａｎ．ｒｅｆの代わりに０．５×Ｖｄｃを出力し、−０．５×Ｖｄｃより小さい場合−０．５×Ｖｄｃを出力し、Ｖａｎ．ｒｅｆが０．５×Ｖｄｃと−０．５×Ｖｄｃとの間である場合Ｖａｎ．ｒｅｆをそのまま出力するようにする。これは、Ｖｂｎ．ｒｅｆとＶｃｎ．ｒｅｆにも同様に適用することができる。この時、Ｖｄｃは直流端キャパシタ１２の電圧である。
【００４４】
前記のような従来の電圧生成部２３０は、オフセット電圧を利用した空間ベクターＰＷＭ方式を採用して、オフセット電圧を一定に印加して電圧指令を生成することによって出力電流のＴＨＤを改善できるが、常にスイッチング部１３のすべてのスイッチがスイッチングをしなければならないため、スイッチング損失が増加して、システムの効率が低下する短所があった。
【００４５】
本発明は、このような問題点を解決するためのものであり、出力電圧の大きさに応じてオフセット電圧を変更することによって、スイッチング損失を改善することができる。
【００４６】
図４は、本発明の一実施形態の制御装置の電圧生成部２３の一実施形態詳細構成図である。
【００４７】
図面に示したように、本発明の一実施形態の電圧生成部２３は、電圧大きさ決定部４１、オフセット電圧印加部４２、過変調部４３、及び皮相電力決定部４４を含んでもよい。
【００４８】
電圧大きさ決定部４１は、電流制御部２２の出力電圧の大きさを決定することができる。過変調部４３は、オフセット電圧印加部４２の出力を直流端キャパシタ１２の電圧の半分に該当する大きさに制限するもので、図３の過変調部２３２の動作と同様である。すなわち、過変調部４３は、オフセット電圧印加部４２の出力が０．５×Ｖｄｃより大きい場合、オフセット電圧印加部４２の出力の代わりに０．５×Ｖｄｃを出力し、−０．５×Ｖｄｃより小さい場合−０．５×Ｖｄｃを出力し、オフセット電圧印加部４２の出力が０．５×Ｖｄｃと−０．５×Ｖｄｃとの間の場合、オフセット電圧印加部４２の出力をそのまま出力するようにすることができる。この時、Ｖｄｃは、直流端キャパシタ１２の電圧である。
【００４９】
オフセット電圧印加部４２は、電圧大きさ決定部４１から受信した電流制御部２２の出力電圧の大きさと、直流端キャパシタ１２の電圧（Ｖｄｃ）、系統連系型インバータ１に要求される皮相電力（Ｓｒｅｆ）と３相の出力電圧を受信して、オフセット電圧を新たに決定して、これを電流制御部２２の３相の出力電圧に印加することができる。
【００５０】
また、皮相電力決定部４４は、電力決定部２４から受信する有効電力及び無効電力から皮相電力を決定することができる。
【００５１】
以下、図２及び図４を参照で本発明の電圧生成部２３の構成を具体的に説明する。
電流制御部２２の３相出力電圧は次の数学式５乃至７のように示すことができる。
【数５】
0006449807.tif 000006
【数６】
0006449807.tif 000007
【数７】
0006449807.tif 000008
【００５２】
この時、ωは、系統周波数（ｇｒｉｄ  ｆｒｅｑｕｅｎｃｙ）を意味し、電圧大きさ決定部４１は、数学式５乃至７の正弦波の大きさであるＶｍを求めるものである。
【００５３】
電圧大きさ決定部４１は、３相出力電圧を次の数学式によって停止座標系（ｓｔａｔｉｏｎａｒｙ  ｒｅｆｅｒｅｎｃｅ  ｆｒａｍｅ）上のｄ軸及びｑ軸電圧に変換することができる。
【数８】
0006449807.tif 000009
【数９】
0006449807.tif 000010
【００５４】
また、電圧大きさ決定部４１は数学式８及び９の停止座標系上の電圧を同期座標系（ｓｙｎｃｈｒｏｎｏｕｓ  ｒｅｆｅｒｅｎｃｅ  ｆｒａｍｅ）上のｄ軸及びｑ軸電圧に変換することができる。このように変換された同期座標系上のｄ軸及びＱ軸電圧は、３相交流成分が互いに直交した直流と表現されるので、システム解釈が簡単になる長所がある。
【数１０】
0006449807.tif 000011
【数１１】
0006449807.tif 000012
【００５５】
前記から、電圧の大きさは次の数学式１２のように求められる。
【数１２】
0006449807.tif 000013
【００５６】
一方、図２の電力決定部２４が決定する有効電力及び無効電力は次の通りである。
【数１３】
0006449807.tif 000014
【数１４】
0006449807.tif 000015
【００５７】
前記数学式１３と数学式１４から皮相電力決定部４４は、皮相電力を数学式１５によって決定することができる。
【数１５】
0006449807.tif 000016
【００５８】
図５は、図４のオフセット電圧印加部４２の一実施形態詳細構成図である。
【００５９】
図面に示したように、オフセット電圧印加部４２は、第１及び第２オフセット電圧決定部５１、５２、オフセット電圧選択部５３及び電圧指令決定部５４を含んでもよい。
【００６０】
第１及び第２オフセット電圧決定部５１、５２が各々求めたオフセット電圧を、オフセット電圧選択部５３が選択して、電流制御部２２から印加される電圧に選択したオフセットを印加して最終電圧指令を出力するものである。以下、第１オフセット電圧決定部５１が決定したオフセット電圧を「第１オフセット電圧」とし、第２オフセット電圧決定部５２が決定したオフセット電圧を「第２オフセット電圧」とする。
【００６１】
第１オフセット電圧決定部５１は、次の数学式１６によって第１オフセット電圧を決定することができる。
【数１６】
0006449807.tif 000017
【００６２】
この時、Ｖｍａｘは、Ｖａｓ．ｒｅｆ、Ｖｂｓ．ｒｅｆ、Ｖｃｓ．ｒｅｆの最大値であり、Ｖｍｉｎは、Ｖａｓ．ｒｅｆ、Ｖｂｓ．ｒｅｆ、Ｖｃｓ．ｒｅｆの最小値である。
【００６３】
また、第２オフセット電圧決定部５２は、次の数学式１７によって第２オフセット電圧を決定することができる。
【数１７】
0006449807.tif 000018
【００６４】
この時、Ｖａｓ．ｒｅａｌ、Ｖｂｓ．ｒｅａｌ、Ｖｃｓ．ｒｅａｌは、次の数学式１８乃至２０によって定義される。
【数１８】
0006449807.tif 000019
【数１９】
0006449807.tif 000020
【数２０】
0006449807.tif 000021
【００６５】
この時、ｂｏｕｎｄ関数は次の通り定義されるものである。
【数２１】
0006449807.tif 000022
【００６６】
また、数学式１８乃至２０のｋ２は、ユーザによって設定される値であり、次の数学式２２の範囲を有することができる。
【数２２】
0006449807.tif 000023
【００６７】
前記数学式２２のＭＩは、電圧変調指数（ｍｏｄｕｌａｔｉｏｎ  ｉｎｄｅｘ、ＭＩ）であり、次の数学式２３のように定義されてもよい。
【数２３】
0006449807.tif 000024
【００６８】
オフセット電圧選択部５３は、第１及び第２オフセット電圧のうちいずれか一つを選択するもので、電圧変調指数と皮相電力の大きさに応じて第１及び第２オフセット電圧のうちいずれか一つを選択することができる。
【００６９】
すなわち、オフセット電圧選択部５３は、電圧変調指数がユーザが選定した可変変数であるｋ１より大きく、皮相電力が予め選定したＳｍｉｎより大きい場合には、数学式１７の第２オフセット電圧を選択でき、その他の場合（すなわち、電圧変調指数がｋ１より小さいか、または皮相電力がＳｍｉｎより小さい場合）には第１オフセット電圧を選択することができる。これをまとめると次の数学式２４の通りである。
【数２４】
0006449807.tif 000025
【００７０】
従って、電圧指令決定部５４が出力する電圧指令は、次の数学式２５乃至２７によって決定されることができる。
【数２５】
0006449807.tif 000026
【数２６】
0006449807.tif 000027
【数２７】
0006449807.tif 000028
【００７１】
ＰＷＭ制御部２５は、このように決定された電圧指令を利用してＰＷＭ信号を生成することができる。
【００７２】
本発明の一実施形態においては、電圧変調指数がｋ１より小さいか要求される皮相電力が小さい場合、数学式１６のように従来使用された最大値と最小値を利用するオフセット電圧を利用して空間ベクターＰＷＭで電圧を合成するようにインバータ１に提供することができ、要求される皮相電力が一程値より大きい場合、オフセット電圧を数学式１７のように変更して不連続ＰＷＭ（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ ＰＷＭ、ＤＰＷＭ）に切り替えることができる。
【００７３】
この時、数学式２２を満たすｋ２は、不連続ＰＷＭ値を決定することになるので、ｋ２が小さくなるほど６０度ＤＰＷＭに近くなることがわかる。
【００７４】
従来のオフセット電圧を利用した空間ベクターＰＷＭ制御は、系統連系型インバータの出力電流のＴＨＤを減少させる一方、インバータのスイッチング部のスイッチング損失が増加してシステム効率が低減される短所が存在した。
【００７５】
数学式１７のオフセット電圧を利用してＤＰＷＭを行う場合、ＤＰＷＭの特性上スイッチング損失が減って全システム効率が増加する効果が期待できるが、出力電流のＴＨＤが増加する問題が発生する。
【００７６】
従って、本発明で提案するＰＷＭ制御部２５は、要求される皮相電力が大きい場合には、相対的にＴＨＤが改善されて皮相電力が大きくなるほど損失の絶対値が大きくなることを考慮して、皮相電力が大きい場合には、提案されたオフセット電圧を利用して一定区間の間スイッチング部１３の電力用半導体の一部スイッチがスイッチングをしないＤＰＷＭ制御を行い、また要求される皮相電力が小さい場合には、ＴＨＤによる歪曲を防止するために既存のオフセット電圧を利用した空間ベクターＰＷＭ制御を行う。ＰＷＭ制御部２５の空間ベクターＰＷＭ及びＤＰＷＭ制御方式に対しては、すでに本発明が属する技術分野で通常の知識を有する者にとっては自明な事項であり、本発明と大きな関係がないので、その詳細な説明は省略する。
【００７７】
また、系統連系型インバータ１の場合、系統電圧が一定に維持される条件で出力電圧の大きさは変動がないが、バッテリー、太陽光モジュールのようなＤＣ電圧源１１が連結された直流端キャパシタ１２の電圧の可変によって電圧変調指数（ＭＩ）が変動できる。
【００７８】
本発明の制御装置は、このような点を考慮したもので、電圧変調指数（ＭＩ）が小さい場合には、直流端キャパシタ１２の電圧が相対的に高いので、電流に高調波成分が含まれやすい。従って、電圧変調指数（ＭＩ）が小さい場合には、ＴＨＤ指数が良い従来オフセット電圧を利用して空間ベクターＰＷＭ制御を行い、電圧変調指数（ＭＩ）が高まる場合には、新たなオフセット電圧を利用してＤＰＷＭ制御を行て、効率の側面で改善されるようにする。
【００７９】
以上、本発明に係る実施形態を説明したが、これは例示的なものに過ぎず、当分野で通常の知識を有する者であれば、これらから多様な変形及び均等な範囲の実施形態が可能である点を理解すべきである。従って、本発明の真の技術的保護範囲は、次の特許請求範囲によって決まらなければならない。
【符号の説明】
【００８０】
４１    電圧大きさ決定部
４２    オフセット電圧印加部
４３    過変調部
４４    皮相電力決定部
【図１】
0006449807.tif 000029
【図２】
0006449807.tif 000030
【図３】
0006449807.tif 000031
【図４】
0006449807.tif 000032
【図５】
0006449807.tif 000033