(57)【特許請求の範囲】
【請求項１】
基準信号に同期して第１の出力信号を出力する第１の信号源と、
前記基準信号に同期して前記第１の出力信号と周波数が異なる第２の出力信号を出力する第２の信号源と、
前記基準信号と同期信号との位相差に応じた制御信号を出力する位相比較回路と、
前記制御信号に応じた周波数の発振信号を生成する発振器と、
前記発振信号と、前記第１の出力信号及び前記第２の出力信号とを混合することにより前記発振信号を周波数変換し、周波数変換した前記発振信号を前記同期信号として出力する混合器と、
を備え、
前記混合器は、前記第１の出力信号と前記第２の出力信号とのうち少なくとも一方が選択的に入力されることにより、前記発振信号を周波数変換する周波数範囲を切り替え、
前記第１の出力信号の周波数ｆ１１、前記第２の出力信号の周波数ｆ１２、及び前記発振信号の周波数ｆ０は、前記基準信号の周波数ｆｒを用いて、ｆ１１＝Ａ・ｆｒ、ｆ１２＝Ｂ・ｆｒ、ｆ０＝Ｃ・ｆｒ（Ａ、Ｂ、Ｃは自然数）を満たすことを特徴とする周波数シンセサイザ。
【請求項２】
前記第２の信号源は、前記第１の出力信号に同期して前記第２の出力信号を出力することを特徴とする請求項１に記載の周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置またはレーダシステムに用いられる周波数シンセサイザに関するものである。
【背景技術】
【０００２】
従来の周波数シンセサイザとして、非特許文献１に位相同期ループの帰還路にミクサを配置する周波数シンセサイザが開示されている。
【０００３】
従来の周波数シンセサイザは、位相比較回路、分周器、ループフィルタ、電圧制御発振器（ＶＣＯ）、ミクサ、及び局部発振信号生成回路からなる。局部発振信号生成回路は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路であり、内部に発振器を備える。
【０００４】
従来の周波数シンセサイザは、外部から基準信号（周波数ｆｒ）が位相比較回路と局部発振信号生成回路とに入力される。局部発振信号生成回路は、基準信号に同期して局部発振信号（局発信号）を生成し、ミクサに出力する。ＶＣＯは、制御電圧に応じた周波数（周波数ｆ０）の発振信号をミクサに出力する。ミクサは、局部発振信号生成回路の局発信号とＶＣＯの発振信号とを乗算することにより発振信号の周波数変換を行ない、周波数変換した発振信号を分周器に出力する。分周器は、ミクサから出力される発振信号の周波数を分周し、分周した発振信号を同期信号として位相比較回路に出力する。位相比較回路は、基準信号と同期信号との位相比較を行い、位相差に応じた制御電圧をループフィルタに出力する。ループフィルタは、位相比較回路の出力である制御電圧の平滑化を行い、平滑化した制御電圧をＶＣＯに出力する。このように、ＶＣＯの発振信号を周波数変換した同期信号と基準信号とを比較し、比較結果をＶＣＯにフィードバックさせることで、ＶＣＯの発振信号を制御する。ここで、ＶＣＯの発振信号がミクサ及び分周器を介して位相同期回路に戻る経路を帰還路という。
【０００５】
従来の周波数シンセサイザでは、位相同期ループの帰還路にミクサを配置し、出力信号の周波数ｆ０を低周波に変換してから基準信号との位相比較を行うことで、帰還路における分周器の周波数分周数を小さくし、位相雑音を低減する。
【先行技術文献】
【特許文献】
【０００６】
【非特許文献１】Ｖ．Ｍａｎａｓｓｅｗｉｔｓｃｈ、Ｆｒｅｑｕｅｎｃｙ  ＳｙｎｔｈｅｓｉｚｅｒｓＴｈｅｏｒｙ  ａｎｄ  Ｄｅｓｉｇｎ  Ｔｈｉｒｄ  Ｅｄｉｔｉｏｎ、  Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ、  １９８７．
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の周波数シンセサイザを広帯域化するためには、広帯域な局部発振信号生成回路を用いる必要がある。そのためには、局部発振信号生成回路に広帯域な発振器を用いる必要がある。しかし、一般的に発振器の帯域と位相雑音とはトレードオフの関係にあり、広帯域な発振器は、位相雑音が悪い。したがって、従来の周波数シンセサイザは、広帯域化を図ると位相雑音が劣化するという課題があった。
【０００８】
本発明は、上記の問題点を解決するためのもので、広帯域特性及び低位相雑音特性を両立する周波数シンセサイザを得ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明の周波数シンセサイザは、基準信号に同期して第１の出力信号を出力する第１の信号源と、基準信号に同期して第１の出力信号と周波数が異なる第２の出力信号を出力する第２の信号源と、基準信号と同期信号との位相差に応じた制御信号を出力する位相比較回路と、制御信号に応じた周波数の発振信号を生成する発振器と、発振信号と、第１の出力信号及び第２の出力信号とを混合することにより発振信号を周波数変換し、周波数変換した発振信号を同期信号として出力する混合器とを備える。混合器は、第１の出力信号と第２の出力信号とのうち少なくとも一方が選択的に入力されることにより、発振信号を周波数変換する周波数範囲を切り替える。前記第１の出力信号の周波数ｆ１１、前記第２の出力信号の周波数ｆ１２、及び前記発振信号の周波数ｆ０は、基準信号の周波数ｆｒを用いて、ｆ１１＝Ａ・ｆｒ、ｆ１２＝Ｂ・ｆｒ、ｆ０＝Ｃ・ｆｒ（Ａ、Ｂ、Ｃは自然数）を満たす。
【発明の効果】
【００１０】
本発明によれば、位相同期ループにおけるミクサに複数の局発信号を入力し、入力した複数の局発信号を利用して同期信号の周波数変換を行なうので、広帯域特性及び低位相雑音特性を両立することができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１に係る周波数シンセサイザの一構成例を示す構成図である。
【図２】この発明の実施の形態１に係る周波数シンセサイザの周波数範囲、信号源１１の周波数範囲、及び信号源１２の周波数範囲を示す周波数関係図である。
【図３】この発明の実施の形態１に係る図２の周波数範囲ＢにおけるＶＣＯの出力信号と局発信号との周波数関係を示す周波数関係図である。
【図４】この発明の実施の形態１に係る図２の周波数範囲ＣにおけるＶＣＯの出力信号と局発信号との周波数関係を示す周波数関係図である。
【図５】この発明の実施の形態１に係る図２の周波数範囲ＤにおけるＶＣＯの出力信号と局発信号との周波数関係を示す周波数関係図である。
【図６】この発明の実施の形態１に係るＶＣＯの出力信号の周波数範囲と、局発信号を構成する信号源１１及び信号源１２の周波数範囲との周波数関係を示す周波数関係図である。
【図７】この発明の実施の形態２に係る周波数シンセサイザの一構成例を示す構成図である。
【図８】この発明の実施の形態３に係る周波数シンセサイザの一構成例を示す構成図である。
【図９】この発明の実施の形態３に係るＶＣＯの出力信号と第１の局発信号との周波数関係を示す周波数関係図である。
【図１０】この発明の実施の形態４に係る周波数シンセサイザの一構成例を示す構成図である。
【図１１】この発明の実施の形態４に係るＶＣＯの出力信号と第２の局発信号との周波数関係を示す周波数関係図である。
【図１２】この発明の実施の形態４に係るフィルタの出力信号と第１の局発信号との周波数関係を示す周波数関係図である。
【発明を実施するための形態】
【００１２】
実施の形態１.
図１は、この発明の実施の形態1に係る周波数シンセサイザの一構成例を示す構成図である。
本周波数シンセサイザは、位相比較回路１（位相比較回路の一例）、ループフィルタ２、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）３（発振器の一例）、ミクサ４（混合器の一例）、フィルタ５、局部発振信号生成回路１０を備える。局部発振信号生成回路１０は、信号源１１（第１の信号源の一例）、信号源１２（第２の信号源の一例）、合成回路２１を備える。
【００１３】
位相比較回路１は、基準信号と同期信号とを比較し、その比較結果を出力する位相比較回路である。位相比較回路１は、外部の基準信号源（図示していない）、フィルタ５、及びループフィルタ２に接続される。位相比較回路１は、外部から入力される基準信号の位相と、フィルタ５が出力する同期信号の位相とを比較し、その位相差に対応する制御信号をループフィルタ２に出力する。例えば、位相比較回路１には、フリップフロップ回路やエクスクルーシブＯＲ回路を用いたディジタル位相比較器やミクサを用いたアナログ位相比較器などが用いられる。
【００１４】
ループフィルタ２は、位相比較回路１の出力信号を平滑化するループフィルタである。ループフィルタ２は、位相比較回路１及びＶＣＯ３に接続される。ループフィルタ２は、位相比較回路１の出力信号から不要信号を遮断し、位相比較回路１の出力信号を平滑化し、平滑化した信号をＶＣＯ３に出力する。例えば、ループフィルタ２は、ローパスフィルタなどが用いられる。
【００１５】
ＶＣＯ３は、電圧により発振周波数を制御する電圧制御発振器である。ＶＣＯ３は、ループフィルタ２及びミクサ４に接続される。ＶＣＯ３は、ループフィルタ２の出力する平滑化された制御信号に応じて発振周波数を変化させ、発振信号を外部機器（図示していない）及びミクサ４に出力する。例えば、ＶＣＯ３は、コルピッツ型ＶＣＯ、クロスカップル型ＶＣＯ、リングオシレータ型ＶＣＯなどが用いられる。また、ＶＣＯ３には、電圧制御発振器ではなく、電流制御発振器を用いても良い。
【００１６】
ミクサ４は、局発信号と発振信号とを混合し、その混合信号を出力するミクサである。ミクサ４は、ＶＣＯ３、局部発振信号生成回路１０、及びフィルタ５に接続される。ミクサ４は、局部発振信号生成回路１０が出力する局発信号と、ＶＣＯ３が出力する発振信号とを混合し、その混合信号を同期信号としてフィルタ５に出力する。例えば、ミクサ４は、ダイオードミクサ、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）ミクサ、ギルバートセルミクサなどが用いられる。
【００１７】
フィルタ５は、入力信号のなかの不要信号を抑圧するフィルタである。フィルタ５は、ミクサ４及び位相比較回路１に接続される。フィルタ５は、基準信号の周波数帯を通過させる通過帯域を有し、ミクサ４が出力する複数の混合信号のなかで不要信号を抑圧し、不要信号を抑圧した混合信号を位相比較回路１に出力する。例えば、フィルタ５には、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、バンドストップフィルタなどが用いられる。なお、フィルタ５は可変フィルタであっても良い。
【００１８】
局部発振信号生成回路１０は、基準信号に同期して局発信号を生成する信号生成回路である。局部発振信号生成回路１０は、外部の基準信号源及びミクサ４に接続される。局部発振信号生成回路１０は、例えば、信号源１１、信号源１２、及び合成回路２１を備える。外部から入力される基準信号に同期して、信号源１１及び信号源１２は、信号を出力する。合成回路２１は、信号源１１の出力信号（第１の出力信号の一例）と信号源１２の出力信号（第２の出力信号の一例）とを合成して、合成信号を局発信号としてミクサ４に出力する。
【００１９】
制御回路２２は、信号源１１及び信号源１２を制御する制御回路である。制御回路２２は、信号源１１及び信号源１２に接続され、信号源１１及び信号源１２の出力または電源のオン／オフ、出力周波数を制御する。具体的には、制御回路２２は、ミクサ４が出力する混合波の周波数がｆｒになるｆ１１及びｆ１２を演算し、その演算結果に基づき、アナログもしくはディジタル信号を生成し、信号源１１の出力のオン／オフ及び出力周波数、信号源１２の出力のオン／オフ及び出力周波数を制御する。例えば、制御回路２２は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、論理演算回路などで構成される。なお、制御回路２２は、上記の要素に加えて、フィルタ５の通過帯域、ＶＣＯ３の発振周波数、及び基準信号の周波数を制御しても良い。
【００２０】
例えば、信号源１１及び信号源１２は、出力周波数が可変となる位相同期ループ回路もしくはディジタル信号回路、出力周波数が固定である発振回路、入力信号を逓倍もしくは分周する回路、またはこれらの回路を組み合わせた周波数シンセサイザなどが用いられる。信号源１１及び信号源１２は、制御回路２２により、出力のオン／オフ、出力周波数などが制御される。
【００２１】
次に、この発明の実施の形態１に係る周波数シンセサイザの動作を説明する。本周波数シンセサイザは、外部から、基準信号（周波数ｆｒ）が位相比較回路１と局部発振信号生成回路１０とに入力される。局部発振信号生成回路１０は、基準信号に同期した局発信号を生成し、ミクサ４に出力する。ＶＣＯ３は、制御電圧に応じた周波数ｆ０の正弦波を外部機器とミクサ４に出力する。ミクサ４では、局部発振信号生成回路１０とＶＣＯ３の出力信号とを乗算し、複数の混合波を生成し、フィルタ５に出力する。フィルタ５は、ミクサ４から出力される複数の混合波のなかで、不要波を抑圧するとともに所望波を通過させ、この所望波を同期信号（周波数ｆｖ）として位相比較回路１に出力する。フィルタ５は、基準信号の周波数帯を通過させる通過帯域を有し、後述する式（１）におけるｍ及びｎの組み合わせに対応する周波数をもつ信号の中から、通過帯域内の周波数の信号を通過させ、他の信号を不要波として抑圧する。所望波は、基準信号と同じ周波数帯の信号であり、定常状態において基準信号と同じ周波数をもつ。位相比較回路１は、基準信号と同期信号との位相を比較し、その位相差に対応する制御信号をループフィルタ２に出力する。ループフィルタ２は、位相比較回路１が出力した制御信号の平滑化を行い、平滑化した制御信号をＶＣＯ３に出力する。
【００２２】
局部発振信号生成回路１０における信号源１１及び信号源１２は、基準信号に同期した出力信号（周波数ｆ１１、ｆ１２）をそれぞれ生成し、合成回路２１に出力する。合成回路２１は、信号源１１の出力信号と信号源１２の出力信号とを合波し、合波した出力信号を局発信号としてミクサ４に出力する。ここで、局発信号は、第１の出力信号（周波数ｆ１１）または第２の出力信号（周波数ｆ１２）の少なくとも一方を含む信号である。
【００２３】
位相同期後の同期信号の周波数ｆｖは次式で与えられる。式（１）において、ｍ及びｎは自然数であり、ミクサ４で発生する混合波の次数を表している。
【００２４】
【数１】
0006584330.tif 000002
【００２５】
式（１）に示すｆｖは、ＶＣＯ３の出力信号（周波数ｆ０）の周波数範囲によって、ｍ及びｎの値が異なる。ｍ及びｎがどのように異なるかを図２から図５を用いて説明する。
【００２６】
図２は、この発明の実施の形態１に係る周波数シンセサイザの周波数範囲、信号源１１の周波数範囲、及び信号源１２の周波数範囲を示す周波数関係図である。
ここでは、出力信号の帯域を４分割し、信号源１１の周波数範囲をＶＣＯ３の出力信号の周波数範囲Ａに対応させ、信号源１２の周波数範囲をＶＣＯ３の出力信号の周波数範囲Ｃに対応させる。
【００２７】
ｍ＝１及びｎ＝０の組み合わせを適用すると、ＶＣＯ３の出力信号の周波数範囲Ａでのｆｖは次式となる。制御回路２２は、信号源１２の出力オフもしくは電源オフを制御することにより、ｎ＝０を実現する。また、制御回路２２は、ｆ１１が次式を満たすように信号源１１の出力周波数を制御する。
【００２８】
【数２】
0006584330.tif 000003
【００２９】
式（２）より、信号源１１の出力周波数ｆ１１を適切に設定することで、所望のｆｖが得られる。例えば、ｆ０＝２ＧＨｚ、ｆｒ＝０．１ＧＨｚの周波数シンセサイザでは、ｆ１１を２．１ＧＨｚにすれば、ｆｖ＝０．１ＧＨｚが得られる。
【００３０】
周波数範囲Ａでは、式（１）におけるｍ＝１とｎ＝０以外の組み合わせは、不要な混合波成分となる。ｆ１２の設定は任意であるが、適切な値にするとｆｖ近傍に高レベルの混合波は存在しなくなり、周波数シンセサイザの低雑音化を図ることができる。具体的には、周波数がｆｖに最も近い混合波（｜ｆ０−（ｍ・ｆ１１＋ｎ・ｆ１２）｜）の次数の和が５以下になるように（｜ｍ｜＋｜ｎ｜≦５）、ｆ１２を決定することにより、ｆｖ近傍の混合波のレベルを−６０〜−４０ｄＢｃに抑えることができる。例えば、上記に示した周波数関係（ｆ０＝２ＧＨｚ、ｆｒ＝０．１ＧＨｚ）では、ｆ１２＝６．６ＧＨｚとすると、ｆｖ（０．１ＧＨｚ）に対して０．２ＧＨｚに混合波成分が表れるが、混合波の次数の和が５次以上となり、低レベルとなる。
【００３１】
図３は、この発明の実施の形態１に係る図２の周波数範囲ＢにおけるＶＣＯの出力信号と局発信号との周波数関係を示す周波数関係図である。
この範囲では、２つの基準信号源の差周波成分を利用して周波数変換を行う。ｍ＝−１及びｎ＝１の組み合わせを適用すると、出力信号の周波数範囲Ｂでのｆｖは次式となる。このとき、制御回路２２は、ｆ１１及びｆ１２が次式を満たすように、信号源１１の及び信号源１２の出力周波数を制御する。
【００３２】
【数３】
0006584330.tif 000004
【００３３】
式（３）より、信号源１１の出力周波数ｆ１１と信号源１２の出力周波数ｆ１２を適切に設定することで、所望のｆｖが得られる。例えば、ｆ０＝４ＧＨｚ、ｆｒ＝０．１ＧＨｚの周波数シンセサイザでは、ｆ１１を２．１ＧＨｚ、ｆ１２を６．２ＧＨｚにすると、ｆｖ＝０．１ＧＨｚが得られる。
【００３４】
周波数範囲Ｂでは、式（１）におけるｍ＝−１及びｎ＝１以外の組み合わせは、不要な混合波成分となる。ｆ１１及びｆ１２を適切な値にすると、ｆｖ近傍に高レベルの混合波は存在しなくなり、周波数シンセサイザの低雑音化を図ることができる。例えば、上記に示した周波数関係（ｆ０＝４ＧＨｚ、ｆ１１＝２．１ＧＨｚ、ｆ１２＝６．２ＧＨｚ）では、ｆｖ（０．１ＧＨｚ）に対して０．２ＧＨｚに混合波成分が表れるが、混合波の次数の和が８次以上となり、低レベルとなる。
【００３５】
図４は、この発明の実施の形態１に係る図２の周波数範囲ＣにおけるＶＣＯの出力信号と局発信号との周波数関係を示す周波数関係図である。
ｍ＝０及びｎ＝１の組み合わせを適用すると、出力信号の周波数範囲Ｃでのｆｖは次式となる。このとき、制御回路２２は、信号源１１の出力オフもしくは電源オフを制御することにより、ｍ＝０を実現する。また、制御回路２２は、ｆ１２が次式を満たすように、信号源１２の出力周波数を制御する。
【００３６】
【数４】
0006584330.tif 000005
【００３７】
式（４）より、信号源１２の出力周波数ｆ１２を適切に設定することで、所望のｆｖが得られる。例えば、ｆ０＝６ＧＨｚ、ｆｒ＝０．１ＧＨｚの周波数シンセサイザでは、ｆ１２を６．１ＧＨｚにすれば、ｆｖ＝０．１ＧＨｚが得られる。
【００３８】
周波数範囲Ｃでは、式（１）におけるｍ＝０及びｎ＝１以外の組み合わせは、不要な混合波成分となる。ｆ１１の設定は任意であるが、適切な値にすると、ｆｖ近傍に高レベルの混合波は存在しなくなり、周波数シンセサイザの低雑音化を図ることができる。例えば、上記に示した周波数関係（ｆ０＝６ＧＨｚ、ｆ１２＝６．１ＧＨｚ）では、ｆ１１を２．２ＧＨｚにすると、ｆｖ（０．１ＧＨｚ）に対して０．２ＧＨｚに混合波成分が表れるが、混合波の次数の和が１５次以上となり、低レベルとなる。
【００３９】
図５は、この発明の実施の形態１に係る図２の周波数範囲ＤにおけるＶＣＯの出力信号と局発信号との周波数関係を示す周波数関係図である。
この範囲では、２つの基準信号源の差周波成分を利用して周波数変換を行う。ｍ＝１及びｎ＝１の組み合わせを適用すると、出力信号の周波数範囲Ｄでのｆｖは次式となる。このとき、制御回路２２は、ｆ１１及びｆ１２が次式を満たすように、信号源１１の及び信号源１２の出力周波数を制御する。
【００４０】
【数５】
0006584330.tif 000006
【００４１】
式（５）より、信号源１１の出力周波数ｆ１１及び信号源１２の出力周波数ｆ１２を適切に設定することで、所望のｆｖが得られる。例えば、ｆ０＝８ＧＨｚ、ｆｒ＝０．１ＧＨｚの周波数シンセサイザでは、ｆ１１を１．９ＧＨｚ、ｆ１２を６．２ＧＨｚにすれば、ｆｖ＝０．１ＧＨｚが得られる。
【００４２】
周波数範囲Ｄでは、式（１）におけるｍ＝１及びｎ＝１以外の組み合わせは、不要な混合波成分となる。ｆ１１とｆ１２を適切な値にすると、ｆｖ近傍に高レベルの混合波は存在しなくなり、周波数シンセサイザの低雑音化を図ることができる。例えば、上記に示した周波数関係（ｆ０＝８ＧＨｚ、ｆ１１＝１．９ＧＨｚ、ｆ１２＝６．２ＧＨｚ）では、ｆｖ（０．１ＧＨｚ）に対して０．３ＧＨｚに混合波成分が表れるが、混合波の次数の和が１３次以上となり、低レベルとなる。
【００４３】
以上のように、実施の形態１によれば、信号源１１の出力信号及び信号源１２の出力信号を局発信号としてミクサ４に入力し、複数の局発信号と発振信号との混合信号を同期信号として用いるので、狭帯域かつ低位相雑音特性を有する複数の信号源を用いても、周波数シンセサイザとして広帯域な特性を得ることができる。
【００４４】
なお、以上の説明では、ｍは−１、０、１、ｎは０、１と低次の次数を用いたが、ｍ及びｎは高次の次数でも良い。例えば、ｆ０＝２ＧＨｚ、ｆｒ＝０．１ＧＨｚの周波数シンセサイザでは、ｆ１１を２．１ＧＨｚ、ｆ１２を６．２ＧＨｚとし、ｍ＝−３、ｎ＝１にすれば、ｆｖ＝０．１ＧＨｚが得られる。
【００４５】
信号源の周波数設定によっては、ｆｖ近傍に高レベルの混合波が存在するが、不要な混合波をｆｖ近傍に生じさせない方法の１つとして、ｆ１１＝Ａ・ｆｒ、ｆ１２＝Ｂ・ｆｒ、ｆ０＝Ｃ・ｆｒ（Ａ、Ｂ、Ｃ：自然数）となるようにｆｒを含めて周波数を設定する方法がある。この周波数設定により、同期信号に含まれる不要な混合波の周波数は、Ｄ・ｆｖ（Ｄ：１を除く自然数）となる。これにより、不要な混合波は、ｆｖに対して最低でもｆｖ以上の離調周波数をもつため、位相同期ループの閉ループ伝達特性で十分抑圧できる。よって、周波数シンセサイザの低雑音化を図ることができる。
【００４６】
上記の説明では、信号源１１の周波数範囲及び信号源１２の周波数範囲は、ＶＣＯの出力信号の周波数範囲内としたが、信号源１１の周波数範囲及び信号源１２の周波数範囲はＶＣＯの出力信号の周波数範囲の外であっても良い。
図６は、この発明の実施の形態１に係るＶＣＯ３の出力信号の周波数範囲と局発信号を構成する信号源１１及び信号源１２の周波数範囲との周波数関係を示す周波数関係図である。
図６に示すように、信号源１１の周波数範囲及び信号源１２の周波数範囲はＶＣＯの出力信号の周波数範囲の外であっても、式（１）に示す関係式で所望のｆｖが得られれば、信号源１１の周波数範囲及び信号源１２の周波数範囲がＶＣＯの出力信号の周波数範囲内にある場合と同様の効果が得られる。
【００４７】
また、局部発振信号生成回路１０に２つの信号源（信号源１１及び信号源１２）を用いる構成について説明したが、使用する信号源の数は２つ以上であっても同様の効果を奏する。
【００４８】
なお、ｆｖが可変の場合、フィルタ５を可変フィルタにしておき、制御回路２２は、通過帯域の中心周波数がｆｖとなるようにフィルタ５の通過帯域を制御することで、不要波を遮断し、所望のｆｖを得るようにしても良い。また、通過帯域の異なる複数のフィルタ５を用意しておき、制御回路２２は、ｆｖまたはｆ１１及びｆ１２に応じて、フィルタ５を切り替えるようにしても良い。また、制御回路２２は、外部の基準信号源が出力する基準信号の周波数ｆｒを変化させる構成にして、ｆ１１及びｆ１２の組み合わせに自由度を持たせるようにしても良い。
【００４９】
実施の形態２．
実施の形態１では、並列に配置した２つの信号源を用いた周波数シンセサイザについて述べた。実施の形態２では、２つの信号源を縦続的に配置する場合、つまり第１の信号源の出力信号を第２の信号源の入力信号として用いる周波数シンセサイザを述べる。
【００５０】
図７は、この発明の実施の形態２に係る周波数シンセサイザの一構成例を示す構成図である。
図７において、図１と同一符号は、同一または相当部分を示している。
【００５１】
次に、この発明の実施の形態２に係る周波数シンセサイザの動作を説明する。実施の形態１と同様の動作については説明を省略する。局部発振信号生成回路１０における信号源１１は、基準信号に同期した出力信号（周波数ｆ１１）を生成し、信号源１２と合成回路２１に出力する。信号源１２は、信号源１１の出力信号に同期した出力信号（周波数ｆ１２）を生成し、合成回路２１に出力する。合成回路２１では、信号源１１及び信号源１２の出力信号を合波し、局発信号としてミクサ４に出力する。
【００５２】
位相同期後の同期信号の周波数ｆｖは、次式で与えられる。ここで、αは、信号源１２の出力周波数と信号源１１の出力周波数との比である。
【００５３】
【数６】
0006584330.tif 000007
【００５４】
以上のように実施の形態２によれば、式（６）より、ｆ０に対して所望のｆｖが得られるように、制御回路２２がｆ１１、ｍ、ｎ、αを制御することで、実施の形態１と同様の効果を奏する。
【００５５】
実施の形態３．
実施の形態１及び２では、位相同期ループの帰還路にミクサを１つ配置する周波数シンセサイザについて述べた。帰還路に設けるミクサの数は１以上であっても良く、ここでは、帰還路にミクサを２つ設ける構成について示す。
【００５６】
図８は、この発明の実施の形態３に係る周波数シンセサイザの一構成例を示す構成図である。
図８において、図１と同一符号は、同一または相当部分を示している。本構成の周波数シンセサイザは、図１と比較して、さらにミクサ６（第２の混合器の一例）、フィルタ７、信号源１３（第３の信号源の一例）を備える。
【００５７】
次に、この発明の実施の形態３に係る周波数シンセサイザの動作を説明する。実施の形態１と同様の動作については、説明を省略する。局部発振信号生成回路１０は、基準信号に同期して第１の局発信号及び第２の局発信号を生成し、第１の局発信号をミクサ４に、第２の局発信号をミクサ６に出力する。ミクサ４は、局部発振信号生成回路１０からの第１の局発信号とＶＣＯ３の出力信号（周波数ｆ０）とを乗算し、複数の混合波を生成し、フィルタ５に出力する。フィルタ５は、ミクサ４から出力される複数の混合波のなかで、不要波を抑圧するとともに所望波を通過させ、ミクサ６に出力する。フィルタ５は、基準信号の周波数帯を通過させる通過帯域を有し、式（１）におけるｍ及びｎの組み合わせに対応する周波数をもつ信号の中から、通過帯域内の周波数の信号を通過させ、他の信号を不要波として抑圧する。ミクサ６は、局部発振信号生成回路１０からの第２の局発信号（周波数ｆ２）とフィルタ５の出力信号（周波数ｆｍ）とを乗算し、複数の混合波を生成し、フィルタ７に出力する。フィルタ７では、ミクサ６から出力される複数の混合波のなかで、不要波を抑圧するとともに所望波を通過させ、この所望波を同期信号（周波数ｆｖ）として位相比較回路１に出力する。所望波は、基準信号と同じ周波数帯の信号であり、定常状態において基準信号と同じ周波数をもつ。ここで、第１の局発信号は、第１の出力信号（周波数ｆ１１）または第２の出力信号（周波数ｆ１２）の少なくとも一方を含む信号である。
【００５８】
局部発振信号生成回路１０において、信号源１３は、基準信号に同期した出力信号（第３の出力信号の一例、周波数ｆ２）を生成し、第２の局発信号としてミクサ６に出力する。信号源１３には、例えば、出力周波数が可変となる位相同期ループ回路もしくはディジタル信号回路、出力周波数が固定である発振回路、入力信号を逓倍もしくは分周する回路、またはこれら回路を組み合わせた周波数シンセサイザなどが用いられる。信号源１３は、制御回路２２により、出力のオン／オフ、出力周波数などが制御される。
【００５９】
ミクサ４の出力信号の周波数ｆｍは、次式で与えられる。ミクサ６は、ミクサ４の出力信号（ｆｍ）と信号源１３の出力信号（ｆ２）とを混合することによりｆｍを周波数変換し、周波数変換により得られたｆｖを同期信号として出力するので、ｆｍは、実施の形態１及び２に示すｆｖよりもｆ２分高い周波数となる。
【００６０】
【数７】
0006584330.tif 000008
【００６１】
図９は、この発明の実施の形態４に係るＶＣＯ３の出力信号と第１の局発信号との周波数関係を示す周波数関係図である。
本構成では、ミクサ６によりミクサ４の出力信号をさらに周波数変換するので、ミクサ４の出力信号の周波数をｆｖからｆｍに高くすることができる。このため、実施の形態１の場合より第１の局発信号の周波数範囲をｆ２分、狭くすることができる。信号源は、周波数範囲が狭帯域の方が低位相雑音であるので、本構成により、より高いＱ値の発振回路を信号源に用いることができ、信号源の低位相雑音化を実現できる。
【００６２】
以上のように、実施の形態３によれば、第１の局発信号の周波数範囲を狭くすることができるので、実施の形態１と同様の効果に加えて、低位相雑音化を図ることができる。
【００６３】
なお、ここでは、２つのミクサを位相同期ループの帰還路に配置する周波数シンセサイザについて述べたが、ミクサの数は２以上であっても同様の効果を奏する。
【００６４】
実施の形態４．
実施の形態３では、位相同期ループの帰還路にミクサを２つ配置する周波数シンセサイザについて述べた。ここでは、位相同期ループの帰還路にミクサを２つ配置する別の構成の周波数シンセサイザについて示す。
【００６５】
図１０は、この発明の実施の形態４に係る周波数シンセサイザの一構成例を示す構成図である。
図１０において、図８と同一符号は、同一または相当部分を示している。
【００６６】
次に、この発明の実施の形態４に係る周波数シンセサイザの動作を説明する。実施の形態１および３と同様の動作については説明を省略する。局部発振信号生成回路１０では、基準信号に同期して第１の局発信号及び第２の局発信号を生成し、第１の局発信号をミクサ６に、第２の局発信号をミクサ４に出力する。ミクサ４では、局部発振信号生成回路１０からの第２の局発信号（周波数ｆ２）とＶＣＯ３の出力信号（周波数ｆ０）とを乗算し、複数の混合波を生成し、フィルタ５に出力する。ミクサ６では、局部発振信号生成回路１０からの第１の局発信号とフィルタ５の出力信号とを乗算し、複数の混合波を生成し、生成した複数の混合波をフィルタ７に出力する。
【００６７】
図１１は、この発明の実施の形態４に係るＶＣＯ３の出力信号と第２の局発信号との周波数関係を示す周波数関係図である。
図１１に示すように、本構成では、ミクサ４により１回目の周波数変換をするので、周波数変換後のＶＣＯ３の出力信号帯域幅（フィルタ５の出力信号の帯域幅）を第２の局発信号の周波数範囲分、狭くすることができる。これは、ＶＣＯ３からフィルタ５までを１つのＶＣＯと見なすと、ＶＣＯの出力信号の周波数範囲が狭くなることを意味する。ＶＣＯの出力信号の周波数範囲が狭くなることは、ＶＣＯの出力信号を周波数変換する際に必要な局発信号の帯域が狭くなることを意味する。
【００６８】
図１２は、この発明の実施の形態１に係るフィルタ５の出力信号と第１の局発信号との周波数関係を示す周波数関係図である。
ミクサ４により１回目の周波数変換を行ない、ミクサ６により２回目の周波数変換を行なうので、実質的にＶＣＯ３の出力信号の周波数範囲を狭くでき、実施の形態１の場合と比べて所望のｆｖを得るために必要な第１の局発信号の周波数範囲を狭くすることができる。
【００６９】
以上のように、実施の形態４によれば、周波数変換を複数回行うことで、実施の形態１の場合より第１の局発信号または第２の局発信号を生成する信号源の周波数範囲を狭くできる。これにより、第１の局発信号または第２の局発信号を生成する信号源として狭帯域で低位相雑音特性を有する信号源を用いることができるので、実施の形態１と同様の効果に加えて、低位相雑音化を図ることができる。
【００７０】
実施の形態１から４までの説明において、複数波を局発信号として用いたが、複数波を高周波信号もしくは中間信号として用いても同様の効果を奏する。図１、７，８、１０に示す周波数シンセサイザにおいて、ミクサの入出力端子の接続を変えることで実現できる。例えば、複数波を高周波信号端子に入力し、ＶＣＯの出力信号を局部発振信号端子に入力し、混合波を中間信号端子から出力させても良い。または複数波を中間信号端子に入力し、ＶＣＯの出力を局部発振信号端子に入力し、混合波を高周波信号端子から出力させても良い。
【００７１】
また、実施の形態１から４までの説明において、ＶＣＯ３から位相比較回路１までの帰還路には、分周回路や逓倍回路を配置していないが、ミクサの前段または後段に、これらの回路を配置しても良く、同様の効果を奏する。
【符号の説明】
【００７２】
１  位相比較回路、２  ループフィルタ、３  ＶＣＯ、４  ミクサ、５  フィルタ、６  ミクサ、７  フィルタ、１０  局部発振信号生成回路、１１  信号源、１２  信号源、１３  信号源、２１  合成回路  ２２  制御回路。
【図１】
0006584330.tif 000009
【図２】
0006584330.tif 000010
【図３】
0006584330.tif 000011
【図４】
0006584330.tif 000012
【図５】
0006584330.tif 000013
【図６】
0006584330.tif 000014
【図７】
0006584330.tif 000015
【図８】
0006584330.tif 000016
【図９】
0006584330.tif 000017
【図１０】
0006584330.tif 000018
【図１１】
0006584330.tif 000019
【図１２】
0006584330.tif 000020