(57)【特許請求の範囲】
【請求項１】
半導体素子が載置される載置領域を含む主面を有する板状の基体と、
前記載置領域を囲むように前記基体の前記主面に設けられて枠状を成す周壁体とを含み、
前記周壁体は、
前記主面に垂直に立設された矩形板状の第１壁体であって、前記主面に平行な方向の一方端部に第１凸部が設けられ、かつ他方端部に第２凸部が設けられるとともに、厚み方向に貫通した貫通開口が設けられた第１壁体と、
前記主面に垂直に立設された、前記第１壁体に対向する矩形板状の第２壁体であって、前記主面に平行な方向の一方端部に第３凸部が設けられ、かつ他方端部に第４凸部が設けられた第２壁体と、
前記主面に垂直に立設された、前記第１壁体および前記第２壁体に隣接する矩形板状の第３壁体であって、前記主面に平行な方向の一方端部に前記第１凸部と嵌合する第１凹部が設けられ、かつ他方端部に前記第３凸部と嵌合する第２凹部が設けられた、前記第１壁体および前記第２壁体よりも高さが高い第３壁体と、
前記主面に垂直に立設された、前記第１壁体および前記第２壁体に隣接する矩形板状の第４壁体であって、前記主面に平行な方向の一方端部に前記第２凸部と嵌合する第３凹部が設けられ、かつ他方端部に前記第４凸部と嵌合する第４凹部が設けられた、前記第１壁体および前記第２壁体よりも高さが高い第４壁体と、から成ることを特徴とする半導体素子収納用パッケージ。
【請求項２】
前記第３壁体は、前記主面に平行な方向の一方端部の内側の角部が上端から下端にわたって切り欠かれた第１切欠き部と、他方端部の内側の角部が上端から下端にわたって切り欠かれた第２切欠き部とを有し、
前記第４壁体は、前記主面に平行な方向の一方端部の内側の角部が上端から下端にわたって切り欠かれた第３切欠き部と、他方端部の内側の角部が上端から下端にわたって切り欠かれた第４切欠き部とを有し、
前記第１壁体は、前記主面に平行な方向の一方端部の内側の角部が前記第１切欠き部に嵌合するとともに、他方端部の内側の角部が前記第３切欠き部に嵌合し、
前記第２壁体は、前記主面に平行な方向の一方端部の内側の角部が前記第２切欠き部に嵌合するとともに、他方端部の内側の角部が前記第４切欠き部に嵌合する、ことを特徴とする請求項１に記載の半導体素子収納用パッケージ。
【請求項３】
前記第１壁体において、前記貫通開口は、前記主面に垂直な方向に関して、前記第１凸部および前記第２凸部よりも上方側に位置することを特徴とする請求項１または２に記載の半導体素子収納用パッケージ。
【請求項４】
請求項１〜３のいずれか１つに記載の半導体素子収納用パッケージと、
前記基体における前記主面の載置領域に載置された半導体素子と、を含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を収納する半導体素子収納用パッケージおよびこれを備えた半導体装置に関する。
【背景技術】
【０００２】
発光素子、受光素子などの光半導体素子や信号処理用演算素子などの半導体素子は、半導体素子を保護するとともに、半導体素子と外部の配線とを接続するために半導体素子収納用パッケージに収納される。
【０００３】
半導体素子収納用パッケージとしては、たとえば、複数の矩形板状の壁体が互いに嵌合されて枠状を成す周壁体によって構成されたものがある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１４／０６９４３２号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の従来技術の半導体素子収納用パッケージでは、壁体に反りや変形が生じる場合があり、このような場合には、複数の壁体を互いに嵌合させ、その嵌合部をろう材などの接合材によって接合して周壁体を形成する際に、各壁体に位置ずれが生じるおそれがある。
【０００６】
本発明の目的は、複数の矩形板状の壁体が互いに嵌合されて枠状を成す周壁体を備えた半導体素子収納用パッケージであって、周壁体において各壁体に位置ずれが生じることが抑制された半導体素子収納用パッケージ、およびこれを備えた半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体素子収納用パッケージは、半導体素子が載置される載置領域を含む主面を有する板状の基体と、前記載置領域を囲むように前記基体の前記主面に設けられて枠状を成す周壁体とを含み、前記周壁体は、前記主面に垂直に立設された矩形板状の第１壁体であって、前記主面に平行な方向の一方端部に第１凸部が設けられ、かつ他方端部に第２凸部が設けられるとともに、厚み方向に貫通した貫通開口が設けられた第１壁体と、前記主面に垂直に立設された、前記第１壁体に対向する矩形板状の第２壁体であって、前記主面に平行な方向の一方端部に第３凸部が設けられ、かつ他方端部に第４凸部が設けられた第２壁体と、前記主面に垂直に立設された、前記第１壁体および前記第２壁体に隣接する矩形板状の第３壁体であって、前記主面に平行な方向の一方端部に前記第１凸部と嵌合する第１凹部が設けられ、かつ他方端部に前記第３凸部と嵌合する第２凹部が設けられた、前記第１壁体および前記第２壁体よりも高さが高い第３壁体と、前記主面に垂直に立設された、前記第１壁体および前記第２壁体に隣接する矩形板状の第４壁体であって、前記主面に平行な方向の一方端部に前記第２凸部と嵌合する第３凹部が設けられ、かつ他方端部に前記第４凸部と嵌合する第４凹部が設けられた、前記第１壁体および前記第２壁体よりも高さが高い第４壁体と、から成ることを特徴とするものである。
【０００８】
また本発明の一態様の半導体装置は、前記半導体素子収納用パッケージと、前記基体における前記主面の載置領域に載置された半導体素子と、を含むことを特徴とするものである。
【発明の効果】
【０００９】
本発明の一態様の半導体素子収納用パッケージによれば、半導体素子が載置される載置領域を囲むように基体の主面に設けられて枠状を成す周壁体は、第１凸部、第２凸部および貫通開口が設けられた第１壁体と、該第１壁体に対向する、第３凸部および第４凸部が設けられた第２壁体と、第１壁体および第２壁体に隣接する第３壁体と第４壁体とから成る。第３壁体および第４壁体は、第１壁体および第２壁体よりも高さが高い。第３壁体は、基体の主面に平行な方向の一方端部に第１凸部と嵌合する第１凹部が設けられ、他方端部に第３凸部と嵌合する第２凹部が設けられる。第４壁体は、基体の主面に平行な方向の一方端部に第２凸部と嵌合する第３凹部が設けられ、他方端部に第４凸部と嵌合する第４凹部が設けられる。
【００１０】
上記のように構成される半導体素子収納用パッケージの周壁体において、貫通開口が設けられた第１壁体と該第１壁体に対向する第２壁体とに、第３壁体および第４壁体が嵌合され、その第３壁体および第４壁体は、第１壁体および第２壁体よりも高さが高いので、第１壁体の上端と第３壁体および第４壁体の上端との間に段差が形成されるとともに、第２壁体の上端と第３壁体および第４壁体の上端との間にも段差が形成されることになる。第１壁体と第３壁体および第４壁体との間の嵌合構造、第２壁体と第３壁体および第４壁体との間の嵌合構造において、ろう材などの接合材によって接合して周壁体を形成する際に、前記段差に接合材の液溜まりを形成させることができるので、各壁体が強固に接合された周壁体とすることができ、周壁体において各壁体に位置ずれが生じることが抑制される。
【００１１】
本発明の一態様の半導体装置によれば、各壁体に位置ずれが生じることが抑制された周壁体を備えた半導体素子収納用パッケージと、該半導体素子収納用パッケージに収納された半導体素子とによって実現される。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態である半導体素子収納用パッケージ２を備えた半導体装置１の構成を示す分解斜視図である。
【図２】半導体装置１において、半導体素子３が半導体素子収納用パッケージ２に収納された状態を示す分解斜視図である。
【図３】半導体素子収納用パッケージ２の構成を示す斜視図である。
【図４】半導体素子収納用パッケージ２の構成を示す分解斜視図である。
【図５】半導体素子収納用パッケージ２を、基体２１の主面２１ａに垂直な上方側から見た平面図である。
【図６】半導体素子収納用パッケージ２を、第２壁体２２２に垂直な背面側から見た背面図である。
【図７】半導体素子収納用パッケージ２を、第１壁体２２１に垂直な正面側から見た正面図である。
【図８】半導体素子収納用パッケージ２を、第４壁体２２４に垂直な側方側から見た側面図である。
【図９】図５に示す半導体素子収納用パッケージ２を切断面線Ａ−Ａで切断した断面図である。
【図１０】半導体素子収納用パッケージ２の第１壁体２２１の近傍を拡大して示す斜視図である。
【発明を実施するための形態】
【００１３】
以下、本発明を添付の図面を参照して詳細に説明する。図１は本発明の一実施形態である半導体素子収納用パッケージ２を備えた半導体装置１の構成を示す分解斜視図であり、
図２は半導体装置１において、半導体素子３が半導体素子収納用パッケージ２に収納された状態を示す分解斜視図である。図３は半導体素子収納用パッケージ２の構成を示す斜視図であり、図４は半導体素子収納用パッケージ２の構成を示す分解斜視図である。また、図５は半導体素子収納用パッケージ２を基体２１の主面２１ａに垂直な上方側から見た平面図であり、図６は半導体素子収納用パッケージ２を第２壁体２２２に垂直な背面側から見た背面図であり、図７は半導体素子収納用パッケージ２を第１壁体２２１に垂直な正面側から見た正面図であり、図８は半導体素子収納用パッケージ２を、第４壁体２２４に垂直な側方側から見た側面図である。また、図９は図５に示す半導体素子収納用パッケージ２を切断面線Ａ−Ａで切断した断面図であり、図１０は半導体素子収納用パッケージ２の第１壁体２２１の近傍を拡大して示す斜視図である。
【００１４】
半導体装置１は、半導体素子収納用パッケージ２と、該半導体素子収納用パッケージ２に収納される半導体素子３と、蓋体５とを含んで構成される。半導体素子収納用パッケージ２は、半導体素子３を収納するためのパッケージであり、図３〜図１０に示すように、基体２１と、周壁体２２と、端子部材２３と、シールリング２４とを含んで構成される。
【００１５】
基体２１は、板状に形成されており、半導体素子３が素子載置用基台４を介して載置される載置領域Ｒを含む主面２１ａを有する。基体２１は、たとえば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、もしくはこれらの金属材料を含有する合金材料、またはこれらの複合材料から成る。基体２１の熱伝導率は、たとえば、７Ｗ／（ｍ・Ｋ）〜３９８Ｗ／（ｍ・Ｋ）に設定される。基体２１のヤング率は、たとえば、１１０ＧＰａ〜３４５ＧＰａに設定される。基体２１の熱膨張係数は、たとえば、４×１０−６／℃〜２２×１０−６／℃に設定される。
【００１６】
本実施形態では、基体２１は矩形板状に形成されており、基体２１の大きさは、たとえば、長辺の長さが１０ｍｍ〜５０ｍｍに設定され、短辺の長さが５ｍｍ〜２０ｍｍに設定され、厚みが０．２ｍｍ〜５ｍｍに設定される。
【００１７】
また、基体２１は、溶融した金属材料、合金材料または複合材料を型枠に鋳込んで固化させたインゴットを、従来周知の圧延加工または打ち抜き加工などの金属加工によって作製することができる。
【００１８】
また、基体２１の酸化腐食を抑制するために、電気めっき法または無電解めっき法によって、基体２１の外表面に、ニッケルまたは金などの金属層を形成しておいてもよい。
【００１９】
周壁体２２は、半導体素子３が素子載置用基台４を介して載置される載置領域Ｒを囲むように、矩形板状の基体２１の外周縁に沿って基体２１の主面２１ａに設けられて枠状を成す、上端が開口した部材である。周壁体２２は、ろう材などの接合材を介して基体２１の主面２１ａに接合される。なお、ろう材は、たとえば、銀、銅、金、亜鉛、アルミニウムまたはマグネシウムなどから成り、ニッケル、カドミウムまたはリンなどの添加物を含有させたものであってもよい。
【００２０】
周壁体２２は、たとえば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、もしくはこれらの金属材料を含有する合金材料、またはこれらの複合材料から成る。周壁体２２の熱伝導率は、たとえば、７Ｗ／（ｍ・Ｋ）〜３９８Ｗ／（ｍ・Ｋ）に設定される。周壁体２２のヤング率は、たとえば、１１０ＧＰａ〜３４５ＧＰａに設定される。周壁体２２の熱膨張係数は、たとえば、４×１０−６／℃〜２２×１０−６／℃に設定される。
【００２１】
周壁体２２は、基体２１の主面２１ａに垂直な上方側から見たときの形状が矩形環状で
あり、その外形の大きさは、たとえば、長辺の長さが１０ｍｍ〜５０ｍｍに設定され、短辺の長さが５ｍｍ〜２０ｍｍに設定される。また、基体２１の主面２１ａに垂直な上方側から見たときの、周壁体２２の内周縁から外周縁までの長さ（厚み）は、たとえば、０．５ｍｍ〜３ｍｍに設定される。さらに、周壁体２２の上端から下端までの長さ（高さ）は、たとえば、５ｍｍ〜２０ｍｍに設定される。
【００２２】
周壁体２２は、矩形板状の基体２１の一方の短辺に沿って主面２１ａに垂直に立設された矩形板状の第１壁体２２１と、基体２１の他方の短辺に沿って主面２１ａに垂直に立設された、第１壁体２２１に対向する矩形板状の第２壁体２２２と、基体２１の一方の長辺に沿って主面２１ａに垂直に立設された、第１壁体２２１および第２壁体２２２に隣接する矩形板状の第３壁体２２３と、基体２１の他方の長辺に沿って主面２１ａに垂直に立設された、第１壁体２２１および第２壁体２２２に隣接する矩形板状の第４壁体２２４と、から成る。
【００２３】
第１壁体２２１は、対向する短辺が基体２１の主面２１ａに垂直となるように、主面２１ａに立設されており、主面２１ａに平行な方向の一方端部２２１ａの下端部に第１凸部２２１ｃが設けられ、かつ他方端部２２１ｂの下端部に第２凸部２２１ｄが設けられるとともに、厚み方向に貫通した貫通開口２２１ｅが設けられている。なお、第１壁体２２１において、第１凸部２２１ｃおよび第２凸部２２１ｄは、第１壁体２２１に垂直な方向から見たときに、主面２１ａに垂直な方向に関して、後述の端子部材２３よりも下方側に位置している。
【００２４】
本実施形態では、第１壁体２２１の第１凸部２２１ｃおよび第２凸部２２１ｄは、それぞれ、貫通開口２２１ｅから離反する方向に突出して形成される。第１壁体２２１において、第１凸部２２１ｃと第２凸部２２１ｄとは同じ形状であり、第１壁体２２１に垂直な方向から見たときの形状が、矩形状である。第１壁体２２１に垂直な方向から見たときの、第１凸部２２１ｃの一方端部２２１ａに沿った長さ、および、第２凸部２２１ｄの他方端部２２１ｂに沿った長さは、たとえば、０．５ｍｍ〜５ｍｍに設定され、第１凸部２２１ｃおよび第２凸部２２１ｄの突出長さは、たとえば、０．５ｍｍ〜３ｍｍに設定される。
【００２５】
また、本実施形態では、第１壁体２２１の貫通開口２２１ｅは円形状であり、その直径は、たとえば、１ｍｍ〜１０ｍｍに設定される。
【００２６】
また、第１壁体２２１において、貫通開口２２１ｅは、第１壁体２２１に垂直な方向から見たときに、主面２１ａに垂直な方向に関して、第１凸部２２１ｃおよび第２凸部２２１ｄよりも上方側に位置し、主面２１ａに平行な方向に関して、中央に位置している。
【００２７】
第２壁体２２２は、対向する短辺が基体２１の主面２１ａに垂直となるように、第１壁体２２１に対向して主面２１ａに立設されており、主面２１ａに平行な方向の一方端部２２２ａの下端部に第３凸部２２２ｃが設けられ、かつ他方端部２２２ｂの下端部に第４凸部２２２ｄが設けられている。なお、第２壁体２２２において、第３凸部２２２ｃおよび第４凸部２２２ｄは、第２壁体２２２に垂直な方向から見たときに、主面２１ａに垂直な方向に関して、後述の端子部材２３よりも下方側に位置している。
【００２８】
本実施形態では、第２壁体２２２の第３凸部２２２ｃおよび第４凸部２２２ｄは、それぞれ、外方側に突出して形成される。第２壁体２２２において、第３凸部２２２ｃと第４凸部２２２ｄとは同じ形状であり、第２壁体２２２に垂直な方向から見たときの形状が、矩形状である。第２壁体２２２に垂直な方向から見たときの、第３凸部２２２ｃの一方端部２２２ａに沿った長さ、および、第４凸部２２２ｄの他方端部２２２ｂに沿った長さは
、たとえば、０．５ｍｍ〜５ｍｍに設定され、第３凸部２２２ｃおよび第４凸部２２２ｄの突出長さは、たとえば、０．５ｍｍ〜３ｍｍに設定される。
【００２９】
第３壁体２２３は、対向する短辺が基体２１の主面２１ａに垂直となるように、第１壁体２２１および第２壁体２２２に隣接して主面２１ａに立設されており、主面２１ａに平行な方向の一方端部２２３ａの下端部に第１壁体２２１の第１凸部２２１ｃと嵌合する第１凹部２２３ｃが設けられ、他方端部２２３ｂの下端部に第２壁体２２２の第３凸部２２２ｃと嵌合する第２凹部２２３ｄが設けられている。なお、第３壁体２２３の上端部は、厚み方向に貫通して一部が切り欠かれており、後述の端子部材２３が嵌合される端子嵌合用切欠き部２２３ｈが形成されている。
【００３０】
第３壁体２２３は、第１壁体２２１および第２壁体２２２よりも高さが高い。すなわち、第３壁体２２３の上端２２３ｅが、第１壁体２２１の上端２２１ｆおよび第２壁体２２２の上端２２２ｅよりも上方側に位置している。
【００３１】
本実施形態では、第３壁体２２３に垂直な方向から見たときの、第１凹部２２３ｃの一方端部２２３ａに沿った長さ、および、第２凹部２２３ｄの他方端部２２３ｂに沿った長さは、たとえば、０．５ｍｍ〜５ｍｍに設定され、第１凹部２２３ｃおよび第２凹部２２３ｄの凹み長さ（凹部の開口縁端から凹部の底面までの長さ）は、たとえば、０．５ｍｍ〜３ｍｍに設定される。
【００３２】
第４壁体２２４は、対向する短辺が基体２１の主面２１ａに垂直となるように、第１壁体２２１および第２壁体２２２に隣接して主面２１ａに立設されており、主面２１ａに平行な方向の一方端部２２４ａの下端部に第１壁体２２１の第２凸部２２１ｄと嵌合する第３凹部２２４ｃが設けられ、他方端部２２４ｂの下端部に第２壁体２２２の第４凸部２２２ｄと嵌合する第４凹部２２４ｄが設けられている。なお、第４壁体２２４の上端部は、厚み方向に貫通して一部が切り欠かれており、後述の端子部材２３が嵌合される端子嵌合用切欠き部２２４ｈが形成されている。
【００３３】
第４壁体２２４は、第１壁体２２１および第２壁体２２２よりも高さが高い。すなわち、第４壁体２２４の上端２２４ｅが、第１壁体２２１の上端２２１ｆおよび第２壁体２２２の上端２２２ｅよりも上方側に位置している。
【００３４】
本実施形態では、第４壁体２２４に垂直な方向から見たときの、第３凹部２２４ｃの一方端部２２４ａに沿った長さ、および、第４凹部２２４ｄの他方端部２２４ｂに沿った長さは、たとえば、０．５ｍｍ〜３ｍｍに設定され、第３凹部２２４ｃおよび第４凹部２２４ｄの凹み長さ（凹部の開口縁端から凹部の底面までの長さ）は、たとえば、０．５ｍｍ〜３ｍｍに設定される。
【００３５】
上記のように構成された周壁体２２の上面には、シールリング２４が、ろう材などの接合材２５によって接合されている。シールリング２４は、基体２１の主面２１ａに垂直な方向から見たときに、主面２１ａに設けられた周壁体２２と重なる矩形環状の部材である。シールリング２４は、たとえば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの熱伝導性の優れた金属材料から成る。
【００３６】
第１壁体２２１の第１凸部２２１ｃと第３壁体２２３の第１凹部２２３ｃとが嵌合し、第１壁体２２１の第２凸部２２１ｄと第４壁体２２４の第３凹部２２４ｃとが嵌合し、第２壁体２２２の第３凸部２２２ｃと第３壁体２２３の第２凹部２２３ｄとが嵌合し、第２壁体２２２の第４凸部２２２ｄと第４壁体２２４の第４凹部２２４ｄとが嵌合した状態で周壁体２２を形成し、その周壁体２２の上面に沿って接合材２５を配置する。そして、接
合材２５上にシールリング２４を重ねて配置した状態で、シールリング２４に熱を加えることで、接合材２５が溶融して、シールリング２４と接続される。さらに、溶融した接合材２５が冷却されて固化することで、シールリング２４が接合材２５を介して周壁体２２に固定される。
【００３７】
ここで、本実施形態の周壁体２２において、第３壁体２２３および第４壁体２２４は、第１壁体２２１および第２壁体２２２よりも高さが高いので、第１壁体２２１の上端２２１ｆと、第３壁体２２３の上端２２３ｅおよび第４壁体２２４の上端２２４ｅとの間に段差が形成されるとともに、第２壁体２２２の上端２２２ｅと、第３壁体２２３の上端２２３ｅおよび第４壁体２２４の上端２２４ｅとの間にも段差が形成されることになる。したがって、第１壁体２２１と第３壁体２２３および第４壁体２２４との間の嵌合構造、第２壁体２２２と第３壁体２２３および第４壁体２２４との間の嵌合構造において、接合材２５によって接合して周壁体２２を形成する際に、前記段差に、周壁体２２の上面とシールリング２４との間で溶融した接合材２５の液溜まりを形成させることができる。
【００３８】
そして、周壁体２２の上面とシールリング２４との間で溶融した接合材２５の一部は、第１凸部２２１ｃと第１凹部２２３ｃとの間を含む、第１壁体２２１の一方端部２２１ａと第３壁体２２３の一方端部２２３ａとの間、第２凸部２２１ｄと第３凹部２２４ｃとの間を含む、第１壁体２２１の他方端部２２１ｂと第４壁体２２４の一方端部２２４ａとの間、第３凸部２２２ｃと第２凹部２２３ｄとの間を含む、第２壁体２２２の一方端部２２２ａと第３壁体２２３の他方端部２２３ｂとの間、第４凸部２２２ｄと第４凹部２２４ｄとの間を含む、第２壁体２２２の他方端部２２２ｂと第４壁体２２４の他方端部２２４ｂとの間、に流れ込んで、前記各端部間が接続される。さらに、流れ込んだ接合材２５が冷却固化されることで、前記各端部間が嵌合された状態で、第１壁体２２１、第２壁体２２２、第３壁体２２３および第４壁体２２４の各壁体が接合材２５によって接合される。
【００３９】
上記のように、第１壁体２２１と第３壁体２２３および第４壁体２２４との間の嵌合構造、第２壁体２２２と第３壁体２２３および第４壁体２２４との間の嵌合構造において、接合材２５によって接合して周壁体２２を形成する際に、前記段差に、周壁体２２の上面とシールリング２４との間で溶融した接合材２５の液溜まりを形成させることができるので、各壁体が強固に接合された周壁体２２とすることができ、周壁体２２において各壁体に位置ずれが生じることが抑制される。
【００４０】
第１壁体２２１、第２壁体２２２、第３壁体２２３および第４壁体２２４の各壁体を接合する接合材２５は、基体２１および周壁体２２のヤング率よりも小さいヤング率を有する材料により構成されるのがよい。
【００４１】
半導体素子収納用パッケージ２に収納される半導体素子３から熱が発生することがあるが、この熱によって基体２１および周壁体２２が熱膨張することがある。そこで、接合材２５のヤング率が基体２１および周壁体２２のヤング率よりも小さいことによって、基体２１および周壁体２２の熱膨張による応力を接合材２５が変形することで緩和することができる。なお、接合材２５のヤング率は、たとえば、３０ＧＰａ〜１００ＧＰａに設定される。
【００４２】
また、接合材２５は、周壁体２２の熱伝導率よりも高い熱伝導率を有する材料により構成されるのがよい。このような接合材２５として、例えば、銀−銅共晶組成をベースとする銀ろう（例えば、71〜73質量％銀−27〜29質量％銅、ＪＩＳ名称：ＢＡｇ−８）等を用いればよい。
【００４３】
半導体素子収納用パッケージ２に収納される半導体素子３から発生する熱は、周壁体２
２の内側に籠りやすい。熱が周壁体２２の内側に籠ると半導体素子３が高温になり、半導体素子３が誤動作したり、破損したりする可能性がある。そこで、接合材２５の熱伝導率が周壁体２２の熱伝導率よりも高いことによって、周壁体２２の内側に籠った熱が接合材２５を介して外部に放散されやすくなり、周壁体２２の内側の温度を低下させることで、半導体素子３が誤動作したり、破損したりすることを抑制することができる。なお、接合材２５の熱伝導率は、たとえば、１００Ｗ／（ｍ・Ｋ）〜４００Ｗ／（ｍ・Ｋ）に設定される。
【００４４】
また、第１壁体２２１の第１凸部２２１ｃと第３壁体２２３の第１凹部２２３ｃとが嵌合し、第１壁体２２１の第２凸部２２１ｄと第４壁体２２４の第３凹部２２４ｃとが嵌合し、第２壁体２２２の第３凸部２２２ｃと第３壁体２２３の第２凹部２２３ｄとが嵌合し、第２壁体２２２の第４凸部２２２ｄと第４壁体２２４の第４凹部２２４ｄとが嵌合した状態で、第１壁体２２１の一方端部２２１ａと第３壁体２２３の一方端部２２３ａとの間、第１壁体２２１の他方端部２２１ｂと第４壁体２２４の一方端部２２４ａとの間、第２壁体２２２の一方端部２２２ａと第３壁体２２３の他方端部２２３ｂとの間、第２壁体２２２の他方端部２２２ｂと第４壁体２２４の他方端部２２４ｂとの間に、図１０の例に示すような段差Ｄが形成されていてもよい。
【００４５】
すなわち、第１壁体２２１の一部が、第３壁体２２３の一方端部２２３ａおよび第４壁体２２４の一方端部２２４ａよりも外方側に突出していてもよいし、第３壁体２２３の一方端部２２３ａおよび第４壁体２２４の一方端部２２４ａよりも内方側に退避していてもよい。また、第２壁体２２２の一部が、第３壁体２２３の他方端部２２３ｂおよび第４壁体２２４の他方端部２２４ｂよりも外方側に突出していてもよいし、第３壁体２２３の他方端部２２３ｂおよび第４壁体２２４の他方端部２２４ｂよりも内方側に退避していてもよい。このようにして、前記段差Ｄが形成されることによって、段差Ｄに沿って連続的に接合材２５のメニスカスが形成されるので、接合面積が増加して接合強度を向上することができる。
【００４６】
また、本実施形態の半導体素子収納用パッケージ２は、第１壁体２２１、第２壁体２２２、第３壁体２２３および第４壁体２２４から成る周壁体２２において、第３壁体２２３および第４壁体２２４が切欠き部による嵌合構造を有するように、構成されてもよい。具体的には、図４に示すように、周壁体２２において、第３壁体２２３は、基体２１の主面２１ａに平行な方向の一方端部２２３ａの内側の角部が上端から下端にわたって切り欠かれた第１切欠き部２２３ｆと、他方端部２２３ｂの内側の角部が上端から下端にわたって切り欠かれた第２切欠き部２２３ｇとを有する。第４壁体２２４は、基体２１の主面２１ａに平行な方向の一方端部２２４ａの内側の角部が上端から下端にわたって切り欠かれた第３切欠き部２２４ｆと、他方端部２２４ｂの内側の角部が上端から下端にわたって切り欠かれた第４切欠き部２２４ｇとを有する。
【００４７】
そして、第１壁体２２１は、基体２１の主面２１ａに平行な方向の一方端部２２１ａの内側の角部が第３壁体２２３の第１切欠き部２２３ｆに嵌合するとともに、他方端部２２１ｂの内側の角部が第４壁体２２４の第３切欠き部２２４ｆに嵌合する。第２壁体２２２は、基体２１の主面２１ａに平行な方向の一方端部２２２ａの内側の角部が第３壁体２２３の第２切欠き部２２３ｇに嵌合するとともに、他方端部２２２ｂの内側の角部が第４壁体２２４の第４切欠き部２２４ｇに嵌合する。
【００４８】
第１壁体２２１、第２壁体２２２、第３壁体２２３および第４壁体２２４の各壁体の嵌合構造において、第１切欠き部２２３ｆおよび第２切欠き部２２３ｇが第３壁体２２３の上端から下端にわたって設けられ、第３切欠き部２２４ｆおよび第４切欠き部２２４ｇが第４壁体２２４の上端から下端にわたって設けられていることによって、第１壁体２２１
および第２壁体２２２に垂直な方向に、第１壁体２２１および第２壁体２２２が補強されるため、第１壁体２２１および第２壁体２２２の反りや変形を抑制することができる。すなわち、第１壁体２２１および第２壁体２２２は、第１切欠き部２２３ｆ、第２切欠き部２２３ｇ、第３切欠き部２２４ｆおよび第４切欠き部２２４ｇの各切欠き部の延在方向（第３壁体２２３および第４壁体２２４の上端から下端に向かう方向）に垂直な方向の反りや変形によって生じる位置ずれが抑制される。
【００４９】
また、本実施形態の周壁体２２において、第１壁体２２１の第１凸部２２１ｃおよび第２凸部２２１ｄ、第２壁体２２２の第３凸部２２２ｃおよび第４凸部２２２ｄは、凸状の先端部の角部が曲線状になっていてもよい。これによって、第１凸部２２１ｃおよび第２凸部２２１ｄと、第３凸部２２２ｃおよび第４凸部２２２ｄとにおける、角部での応力の集中を緩和することができる。なお、第１凸部２２１ｃと嵌合する第１凹部２２３ｃ、第２凸部２２１ｄと嵌合する第３凹部２２４ｃ、第３凸部２２２ｃと嵌合する第２凹部２２３ｄ、第４凸部２２２ｄと嵌合する第４凹部２２４ｄの、各凹部の形状は、嵌合対象の各凸部の形状に対応して形成される。たとえば、第１凹部２２３ｃ、第２凹部２２３ｄ、第３凹部２２４ｃ、第４凹部２２４ｄの形状は、嵌合対象の各凸部の先端部の角部が曲線状である場合には、その曲線に合致した形状であればよい。
【００５０】
また、前述したように、本実施形態の周壁体２２において、第３壁体２２３の上端部に端子嵌合用切欠き部２２３ｈが形成され、第４壁体２２４の上端部に端子嵌合用切欠き部２２４ｈが形成されている。端子嵌合用切欠き部２２３ｈ，２２４ｈには、端子部材２３が嵌合される。
【００５１】
端子部材２３は、上面に信号配線導体２３ａａが形成された平坦部２３ａと、平坦部２３ａの上面に信号配線導体２３ａａを挟んで接合された立壁部２３ｂとから成る。端子部材２３は、周壁体２２の端子嵌合用切欠き部２２３ｈ，２２４ｈに嵌合された状態で、周壁体２２とシールリング２４とに、ろう材などの接合材２５によって接合される。
【００５２】
信号配線導体２３ａａは、端子部材２３の平坦部２３ａの上面に、周壁体２２の内外を導通するように形成されている。周壁体２２の内側に位置している信号配線導体２３ａａは、半導体素子３にボンディングワイヤなどで電気的に接続される。また、周壁体２２の外側に位置している信号配線導体２３ａａは、外部リード端子（不図示）に電気的に接続される。
【００５３】
端子部材２３において平坦部２３ａおよび立壁部２３ｂは、たとえば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体などのセラミック材料から成る。また、信号配線導体２３ａａは、タングステン、モリブデンまたはマンガンなどから成る。なお、信号配線導体２３ａａの外表面には、電気めっき法または無電解めっき法によって、ニッケルまたは金などの金属層が形成されていてもよい。
【００５４】
図１および図２に示すように、本実施形態の半導体装置１において、上記のように構成される半導体素子収納用パッケージ２には、素子載置用基台４に載置された半導体素子３が収納され、半導体素子収納用パッケージ２における周壁体２２の上面に接合されたシールリング２４上には、蓋体５が配置されている。
【００５５】
半導体素子３は、素子載置用基台４を介して基体２１の主面２１ａにおける載置領域Ｒに載置される。本実施形態では、半導体素子３は、発光素子、受光素子などの光半導体素子であるが、半導体素子収納用パッケージ２に収納可能な半導体素子であれば、センサ素子や撮像素子などその他の半導体素子であってもよい。
【００５６】
半導体装置１を使用する場合には、周壁体２２における第１壁体２２１に設けられた貫通開口２２１ｅに光ファイバ固定部材を介して光ファイバが接続され固定される。半導体素子３が、たとえばＬＤなどの発光素子であれば、端子部材２３の信号配線導体２３ａａを介して外部から入力された電気信号に応じて発光素子から光が出射され、出射された光が光ファイバに入射する。半導体素子３が、たとえばＰＤなどの受光素子であれば、光ファイバから出射された光が受光素子に照射され、受光量に応じた電気信号が、端子部材２３の信号配線導体２３ａａを介して外部に出力される。
【００５７】
素子載置用基台４は、基体２１の主面２１ａにおける載置領域Ｒに載置される。その素子載置用基台４の上面に、半導体素子３が載置される。素子載置用基台４は、たとえば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体などのセラミック材料から成る。また、素子載置用基台４は、たとえば、銅−タングステン合金、銅−モリブデン合金などの材料から成る台座に絶縁性の基板を接合して構成してもよい。素子載置用基台４は、半導体素子３を載置固定することができるものであればよく、たとえば、ペルチェ素子などの電子冷却素子であってもよい。
【００５８】
蓋体５は、周壁体２２の上面に接合されたシールリング２４上に、ろう材などの接合材または溶接によって接合され、基体２１および周壁体２２によって囲まれた空間を封止する。蓋体５は、たとえば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、あるいはこれらの金属材料を含有する合金材料から成る。
【００５９】
上記のように構成される半導体装置１では、各壁体に位置ずれが生じることが抑制された周壁体２２を備えた半導体素子収納用パッケージ２に、素子載置用基台４に載置された半導体素子３が収納されているので、半導体素子３と、周壁体２２における第１壁体２２１に設けられた貫通開口２２１ｅに固定される光ファイバとの位置ずれによって発生する光軸ずれを抑制することができ、光伝送効率を向上させることができる。
【００６０】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を加えることは何ら差し支えない。
【符号の説明】
【００６１】
１  半導体装置
２  半導体素子収納用パッケージ
３  半導体素子
４  素子載置用基台
５  蓋体
２１  基体
２１ａ  主面
２２  周壁体
２３  端子部材
２３ａａ  信号配線導体
２４  シールリング
２５  接合材
２２１  第１壁体
２２１ｃ  第１凸部
２２１ｄ  第２凸部
２２１ｅ  貫通開口
２２２  第２壁体
２２２ｃ  第３凸部
２２２ｄ  第４凸部
２２３  第３壁体
２２３ｃ  第１凹部
２２３ｄ  第２凹部
２２３ｆ  第１切欠き部
２２３ｇ  第２切欠き部
２２４  第４壁体
２２４ｃ  第３凹部
２２４ｄ  第４凹部
２２４ｆ  第３切欠き部
２２４ｇ  第４切欠き部
【図１】
0006462532.tif 000002
【図２】
0006462532.tif 000003
【図３】
0006462532.tif 000004
【図４】
0006462532.tif 000005
【図５】
0006462532.tif 000006
【図６】
0006462532.tif 000007
【図７】
0006462532.tif 000008
【図８】
0006462532.tif 000009
【図９】
0006462532.tif 000010
【図１０】
0006462532.tif 000011