(57)【特許請求の範囲】
【請求項１】
ｎ型のＳｉＣ領域と、
金属層と、
前記ｎ型のＳｉＣ領域と前記金属層との間に設けられ、チタン（Ｔｉ）と、酸素（Ｏ）と、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）と、を含み、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む導電膜と、
を備え、
前記導電膜中の前記元素の濃度が１×１０１９ｃｍ−３以上である半導体装置。
【請求項２】
前記導電膜中のチタンとジルコニウムとハフニウムに対するチタンの原子比（Ｔｉ／（Ｔｉ＋Ｚｒ＋Ｈｆ））が、０．５以上０．８以下である請求項１記載の半導体装置。
【請求項３】
前記導電膜が金属酸化物を含む請求項１又は請求項２記載の半導体装置。
【請求項４】
前記ｎ型のＳｉＣ領域のｎ型不純物の濃度が１×１０１９ｃｍ−３以上である請求項１乃至請求項３いずれか一項記載の半導体装置。
【請求項５】
ｐ型のＳｉＣ領域を更に備え、前記金属層が前記ｐ型のＳｉＣ領域と前記導電膜とに接する請求項１乃至請求項４いずれか一項記載の半導体装置。
【請求項６】
ｎ型のＳｉＣ領域と、
金属層と、
前記ｎ型のＳｉＣ領域と前記金属層との間に設けられ、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素と、チタン（Ｔｉ）と、酸素（Ｏ）と、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）と、を含み、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素を含む導電膜と、
を備え、
前記導電膜中の前記元素の濃度が１×１０１９ｃｍ−３以上である半導体装置。
【請求項７】
前記導電膜中のチタンとジルコニウムとハフニウムに対するチタンの原子比（Ｔｉ／（Ｔｉ＋Ｚｒ＋Ｈｆ））が、０．５以上０．８以下である請求項６記載の半導体装置。
【請求項８】
前記導電膜が金属酸化物を含む請求項６又は請求項７記載の半導体装置。
【請求項９】
前記導電膜がチタン酸カルシウム、チタン酸ストロンチウム又はチタン酸バリウムを含む請求項６乃至請求項８いずれか一項記載の半導体装置。
【請求項１０】
前記ｎ型のＳｉＣ領域のｎ型不純物の濃度が１×１０１９ｃｍ−３以上である請求項６乃至請求項９いずれか一項記載の半導体装置。
【請求項１１】
ｐ型のＳｉＣ領域を更に備え、前記金属層が前記ｐ型のＳｉＣ領域と前記導電膜とに接する請求項６乃至請求項１０いずれか一項記載の半導体装置。
【請求項１２】
前記導電膜が鉛（Ｐｂ）を含む請求項６乃至請求項１１いずれか一項記載の半導体装置。
【請求項１３】
前記導電膜の電気抵抗の温度依存性が１５０℃以上２００℃以下の温度で負の依存性から正の依存性に転ずる請求項６乃至請求項１２いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
【０００３】
しかし、ＳｉＣを用いた半導体デバイスでは、Ｓｉを用いた半導体デバイスと比較して、半導体領域と金属電極との間のコンタクト抵抗が高くなるという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−３０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、コンタクト抵抗の低い半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、ｎ型のＳｉＣ領域と、金属層と、前記ｎ型のＳｉＣ領域と前記金属層との間に設けられ、チタン（Ｔｉ）と、酸素（Ｏ）と、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）と、を含み、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む導電膜と、を備え、前記導電膜中の前記元素の濃度が１×１０１９ｃｍ−３以上である。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置を示す模式断面図。
【図２】第１の実施形態の半導体装置の作用及び効果の説明図。
【図３】第１の実施形態の半導体装置の作用及び効果の説明図。
【図４】第２の実施形態の半導体装置の作用及び効果の説明図。
【図５】第３の実施形態の半導体装置を示す模式断面図。
【図６】第５の実施形態の半導体装置を示す模式断面図。
【図７】第７の実施形態の半導体装置を示す模式断面図。
【図８】第９の実施形態の半導体装置を示す模式断面図。
【図９】第１１の実施形態の半導体装置を示す模式断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【００１０】
（第１の実施形態）
本実施形態の半導体装置は、ｎ型のＳｉＣ領域と、金属層と、ｎ型のＳｉＣ領域と金属層との間に設けられ、チタン（Ｔｉ）と、酸素（Ｏ）と、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）と、を含み、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む導電膜と、を備える。
【００１１】
図１は、本実施形態の半導体装置であるＰＩＮダイオードの構成を示す模式断面図である。
【００１２】
このＰＩＮダイオード１００は、ＳｉＣ層１０、アノード電極１２、カソード電極（金属層）１４、導電膜１６を備えている。ＳｉＣ層１０は、カソード領域（ｎ型のＳｉＣ領域）１８、ドリフト領域２０、アノード領域２２を備えている。
【００１３】
ＳｉＣ層１０は、結晶構造が４Ｈ−ＳｉＣのＳｉＣである。４Ｈ−ＳｉＣは六方晶系である。
【００１４】
ＳｉＣ層１０は、第１の面と第２の面を有する。図１において、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。第１の面を表面、第２の面を裏面と称する。
【００１５】
第１の面が（０００１）面に対し０度以上８度以下傾斜した面、第２の面が（０００−１）面に対し０度以上８度以下傾斜した面である場合を例に説明する。（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。
【００１６】
カソード領域（ｎ型のＳｉＣ領域）１８は、ｎ型のＳｉＣである。カソード領域１８は、例えば、窒素（Ｎ）をｎ型不純物として含む。カソード領域１８のｎ型不純物の濃度は、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【００１７】
カソード電極（金属層）１４とカソード領域１８との間のコンタクト抵抗を低減する観点から、カソード領域１８の第２の面におけるｎ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
【００１８】
ドリフト領域２０は、カソード領域１８上に設けられる。ドリフト領域２０は、例えば、カソード領域１８上にエピタキシャル成長により形成されたｎ−型のＳｉＣである。ドリフト領域２０の厚さは、例えば、５μｍ以上１５０μｍ以下である。
【００１９】
ドリフト領域２０は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２０のｎ型不純物の濃度は、例えば、５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。
【００２０】
アノード領域２２は、ドリフト領域２０上に設けられる。アノード領域２２は、例えば、ドリフト領域２０上にエピタキシャル成長により形成されたｐ型のＳｉＣである。アノード領域２２の厚さは、例えば、０．２μｍ以上０．６μｍ以下である。
【００２１】
アノード領域２２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。アノード領域２２の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【００２２】
アノード電極１２とアノード領域２２との間のコンタクト抵抗を低減する観点から、カソード領域１８の第２の面におけるｎ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
【００２３】
アノード電極１２は、ＳｉＣ層１０の表面に設けられる。アノード電極１２は、アノード領域２２上に設けられる。アノード電極１２は、アノード領域２２と電気的に接続される。
【００２４】
アノード電極１２は、金属である。アノード電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。アノード電極１２を形成する金属は、ＳｉＣ層１０と反応して金属シリサイドや金属カーバイドを形成しても構わない。
【００２５】
カソード電極（金属層）１４は、ＳｉＣ層１０の裏面に設けられる。カソード電極１４は、カソード領域１８と電気的に接続される。
【００２６】
カソード電極１４は、金属である。カソード電極１４を形成する金属は、例えば、窒化チタン（ＴｉＮ）である。
【００２７】
導電膜１６は、カソード領域（ｎ型のＳｉＣ領域）１８とカソード電極（金属層）１４との間に設けられる。導電膜１６は、カソード領域１８に接する。導電膜１６は、カソード電極１４に接する。
【００２８】
導電膜１６は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１６は、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含む。また、導電膜１６は、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素を含む。
【００２９】
導電膜１６は、金属酸化物である。導電膜１６は、例えば、酸化チタンである。導電膜１６は、例えば、（Ｔｉ，Ｚｒ，Ｈｆ）Ｏ３である。導電膜１６は、多結晶又は非晶質である。
【００３０】
導電膜１６の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
【００３１】
導電膜１６中のチタンとジルコニウムとハフニウムに対するチタンの原子比（Ｔｉ／（Ｔｉ＋Ｚｒ＋Ｈｆ））が、０．５以上０．８以下であることが望ましく、０．６以上０．７以下であることがより望ましい。
【００３２】
金属酸化物に元素が添加されていることにより、金属酸化物は導電性を備える。例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を置換し、ｎ型不純物となるバナジウム（Ｖ）、ニオブ（Ｎｂ）又はタンタル（Ｔａ）が金属酸化物に添加されることにより、金属酸化物は電子をキャリアとするｎ型の導電性を備える。
【００３３】
導電膜１６中の元素の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。導電膜１６中の元素の濃度は、導電膜１６の電気抵抗を低減する観点から、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
【００３４】
導電膜１６中に含有される元素の種類、元素の量、元素の原子比は、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により同定することが可能である。
【００３５】
導電膜１６は、例えば、４００℃以下のスパッタ法により形成することが可能である。この状態では、非晶質となる。その後、結晶化アニール（６００℃〜８００℃）を行っても良い。また、ＣＶＤ法により、カバレッジ良く膜を成長させ、結晶化アニールを行うことで多結晶膜を形成しても良い。その際、膜厚方向にコラムナーに出来るが、コラムの大きさを変えた、二層以上の多結晶膜の積層構造とすると、膜の電気特性の膜面内一様性が増す。コラムの大きさの違う積層構造は、成膜、結晶化、成膜（温度の異なる条件）結晶化のように成膜を複数回、行えば実現する。この点は、以下の実施形態でも同様である。
【００３６】
以下、本実施形態の半導体装置の作用及び効果について説明する。
【００３７】
ＰＩＮダイオード１００のオン電流を増加させるには、アノード電極１２とアノード領域２２、又は、カソード電極１４とカソード領域１８との間のコンタクト抵抗を低減することが望ましい。コンタクト抵抗を低減するためには、オーミックコンタクトを実現することが望ましい。
【００３８】
カソード領域１８はｎ型のＳｉＣである。カソード電極１４とカソード領域１８との間にオーミックコンタクトを実現するためには、カソード電極１４を形成する金属の仕事関数が、ＳｉＣの電子親和力と一致することが望ましい。この場合、カソード電極１４とカソード領域１８との間のエネルギー障壁がなくなり、オーミックコンタクトが実現できる。
【００３９】
なお、仕事関数とは、真空準位（真空のエネルギーレベル）と、対象となる物質のフェルミ準位（フェルミレベル）とのエネルギー差である。また電子親和力とは、真空準位（真空のエネルギーレベル）と、対象となる物質の伝導帯下端のエネルギー準位（エネルギーレベル）との差である。
【００４０】
４Ｈ−ＳｉＣの場合、電子親和力は３．６０ｅＶである。したがって、カソード電極１４を形成する金属に、仕事関数が３．６０ｅＶ近傍の金属を適用することにより、オーミックコンタクトが実現できる。
【００４１】
もっとも、仕事関数が３．６０ｅＶ近傍の金属には、耐酸化性、耐湿性などの観点からコンタクト用の電極として適切な金属がない。また、カソード電極１４は、ＳｉＣ層１０の表面にアノード電極１２を形成した後、ＳｉＣ層１０裏面に形成される。このため、カソード電極１４とカソード領域１８とのオーミックコンタクトは低温のプロセスで形成できることが望ましい。
【００４２】
図２、図３は、本実施形態の半導体装置の作用及び効果の説明図である。
【００４３】
図２は、酸化チタンにジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を加えた場合の、酸化チタンの電子親和力の変化を示す図である。電子親和力は、第１原理計算を用いて計算している。なお、酸化チタンのような金属酸化物にｎ型不純物を導入して金属化させる場合、酸化チタンのフェルミレベルが伝導帯下端のエネルギーレベルに一致するとみなせる。このため、金属酸化物の仕事関数が電子親和力と一致すると見なすことが可能である。
【００４４】
図３は、シリコン（Ｓｉ）、４Ｈ−ＳｉＣ、酸化ジルコニウム（ＺｒＯ３）、酸化ハフニウム（ＨｆＯ３）、酸化チタン（ＴｉＯ３）のエネルギーバンド構造を示す図である。それぞれの材料の真空準位と伝導帯下端とのエネルギー差（電子親和力）、真空準位と価電子帯上端とのエネルギー差、バンドギャップエネルギーを示す。図中、括弧内の数値がバンドギャップエネルギーである。
【００４５】
図２に示すように、発明者による第１原理計算の結果、酸化チタンにジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を加えることにより、電子親和力が低減する方向に変化することが明らかになった。ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を加えない場合、すなわち酸化チタンの場合は、電子親和力が４．１５ｅＶである。これに対し、酸化チタンのチタン（Ｔｉ）を、全て、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）で置換した場合、すなわち、酸化ジルコニウム又は酸化ハフニウムの場合は、電子親和力は２．５５ｅＶまで低下する。
【００４６】
図３に示すように、酸化チタンにジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を加えることにより、電子親和力を白矢印で示す２．５５ｅＶから４．１５ｅＶの間の任意の値に設定することが出来る。言い換えれば、（Ｔｉ，Ｚｒ，Ｈｆ）Ｏ３の、チタンとジルコニウムとハフニウムに対するチタンの原子比（Ｔｉ／（Ｔｉ＋Ｚｒ＋Ｈｆ））を変化させることにより、電子親和力を白矢印で示す２．５５ｅＶから４．１５ｅＶの間の任意の値に設定することが出来る。特に、Ｔｉ／（Ｔｉ＋Ｚｒ＋Ｈｆ）＝０．６４とすることにより、電子親和力を４Ｈ−ＳｉＣの電子親和力である３．６０ｅＶに一致させることが出来る。
【００４７】
本実施形態では、カソード電極１４とカソード領域１８との間に、導電膜１６を設ける。導電膜１６は、チタンを含む金属酸化物にジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を加えられている。これにより仕事関数が、金属酸化物がジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含まない場合と比較して低減している。したがって、導電膜１６の仕事関数を、４Ｈ−ＳｉＣの電子親和力である３．６０ｅＶに近づけることが出来る。したがって、カソード領域１８と導電膜１６の間の障壁が低下し、カソード領域１８と導電膜１６の間のコンタクト抵抗が低減する。
【００４８】
導電膜１６とカソード電極１４との間は、金属と金属との接触となるため、低いコンタクト抵抗が実現される。導電膜１６とカソード電極１４との間はオーミックコンタクトとなる。導電膜１６とカソード電極１４との間は、金属と金属との接触となるため、カソード電極１４を形成する金属の材料は、カソード領域１８とのコンタクト抵抗を考慮せず選択することが出来る。
【００４９】
カソード領域１８と導電膜１６との間のコンタクト抵抗を低減し、オーミックコンタクトを実現する観点から、導電膜１６中のチタンとジルコニウムとハフニウムに対するチタンの原子比（Ｔｉ／（Ｔｉ＋Ｚｒ＋Ｈｆ））が、０．５以上０．８以下であることが望ましく、０．６以上０．７以下であることがより望ましい。原子比（Ｔｉ／（Ｔｉ＋Ｚｒ＋Ｈｆ））が、０．５以上０．８以下であれば、導電膜１６の仕事関数を３．６０ｅＶ±１０％の範囲に納めることが可能である。
【００５０】
また、カソード領域１８と導電膜１６との間のコンタクト抵抗を低減し、オーミックコンタクトを実現する観点から、カソード領域１８の第２の面におけるｎ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０１０ｃｍ−３以上であることがより望ましい。
【００５１】
以上、本実施形態によれば、カソード電極１４とカソード領域１８との間のコンタクト抵抗の低いＰＩＮダイオード１００が実現される。
【００５２】
また、本実施形態の導電膜１６は、例えば、４００℃以下のスパッタ法により成膜することが可能である。この状態では、非晶質となる。その後、結晶化アニール（６００℃〜８００℃）を行っても良い。また、ＣＶＤ法により、カバレッジ良く膜を成長させ、結晶化アニールを行うことで多結晶膜を形成しても良い。その際、膜厚方向にコラムナーに出来るが、コラムの大きさを変えた、二層以上の多結晶膜の積層構造とすると、膜の電気特性の膜面内一様性が増す。特にＰＴＣＲ効果については、多結晶界面が一様に存在することが重要であり、コラムの大きさを変えた二層以上の多結晶膜の積層構造にすることは有効である。この点は、以下の実施形態でも同様である。したがって、比較的、温度の低いプロセスでコンタクト抵抗の低いＰＩＮダイオード１００が実現される。
【００５３】
（第２の実施形態）
本実施形態の半導体装置は、ｎ型のＳｉＣ領域と、金属層と、ｎ型のＳｉＣ領域と金属層との間に設けられ、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素と、チタン（Ｔｉ）と、酸素（Ｏ）と、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）と、を含み、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素を含む導電膜と、を備える。
【００５４】
本実施形態の半導体装置は、導電膜にカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素が含まれる点、導電膜に含まれ得る元素が異なる点、以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００５５】
本実施形態の半導体装置はＰＩＮダイオードである。本実施形態のＰＩＮダイオードについて図１を参照しつつ説明する。
【００５６】
導電膜１６は、カソード領域（ｎ型のＳｉＣ領域）１８とカソード電極（金属層）１４との間に設けられる。導電膜１６は、カソード領域１８に接する。導電膜１６は、カソード電極１４に接する。
【００５７】
導電膜１６は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素を含む。また、導電膜１６は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１６は、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含む。また、導電膜１６は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素と、を含む。
【００５８】
導電膜１６は、金属酸化物である。導電膜１６は、例えば、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、又は、それらの複合物である。導電膜１６は、例えば、ぺロブスカイト構造を備える（Ｃａ,Ｓｒ，Ｂａ）（Ｔｉ，Ｚｒ，Ｈｆ）Ｏ３である。導電膜１６は、多結晶又は非晶質である。
【００５９】
導電膜１６の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下である。
【００６０】
導電膜１６中のチタンとジルコニウムとハフニウムに対するチタンの原子比（Ｔｉ／（Ｔｉ＋Ｚｒ＋Ｈｆ））が、０．５以上０．８以下であることが望ましく、０．６以上０．７以下であることがより望ましい。
【００６１】
金属酸化物に元素が添加されていることにより、金属酸化物は導電性を備える。例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を置換し、ｎ型不純物となるバナジウム（Ｖ）、ニオブ（Ｎｂ）又はタンタル（Ｔａ）が金属酸化物に添加されることにより、金属酸化物は電子をキャリアとするｎ型の導電性を備える。また、例えば、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）又はバリウム（Ｂａ）を置換し、ｎ型不純物となるスカンジウム（Ｓｃ）、イットリウム（Ｙ）又はランタノイドが金属酸化物に添加されることにより、金属酸化物は電子をキャリアとするｎ型の導電性を備える。なお、ランタノイドとは、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、ネオジウム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）である。
【００６２】
導電膜１６中の元素の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。導電膜１６中の元素の濃度は、導電膜１６の電気抵抗を低減する観点から、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
【００６３】
導電膜１６中に含有される元素の種類、元素の量、元素の原子比は、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により同定することが可能である。
【００６４】
導電膜１６は、例えば、４００℃以下のスパッタ法により形成することが可能である。この状態では、非晶質となる。その後、結晶化アニール（６００℃〜８００℃）を行っても良い。また、ＣＶＤ法により、カバレッジ良く膜を成長させ、結晶化アニールを行うことで多結晶膜を形成しても良い。その際、膜厚方向にコラムナーに出来るが、コラムの大きさを変えた、二層以上の多結晶膜の積層構造とすると、膜の電気特性の膜面内一様性が増す。特にＰＴＣＲ効果については、多結晶界面が一様に存在することが重要であり、コラムの大きさを変えた二層以上の多結晶膜の積層構造にすることは有効である。以下の実施例でも同様である。
【００６５】
以下、本実施形態の半導体装置の作用及び効果について説明する。
【００６６】
本実施形態のＰＩＮダイオードでは、第１の実施形態同様、導電膜１６は、チタンを含む金属酸化物にジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）が加えられている。これにより金属酸化物の仕事関数が、金属酸化物がジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含まない場合と比較して低減している。仕事関数が低減する効果は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）又はバリウム（Ｂａ）が金属酸化物中に含まれる場合でも、同様に実現される。したがって、カソード電極１４とカソード領域１８との間のコンタクト抵抗の低いＰＩＮダイオードが実現される。
【００６７】
図４は、本実施形態の半導体装置の作用及び効果を説明する図である。図４は、本実施形態の導電膜１６の電気抵抗の温度依存性を示す図である。
【００６８】
本実施形態の導電膜１６は、例えば、チタン酸カルシウム、チタン酸ストロンチウム又はチタン酸バリウムである。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、図４に示すように、電気抵抗の温度依存性が、負の依存性から正の依存性に転ずる性質を備える。言い換えれば、本実施形態の導電膜１６は、高温領域では、正の温度係数を備える抵抗体（Ｐｏｓｉｔｉｖｅ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ  Ｒｅｓｉｓｔｏｒ：ＰＴＣＲ）である。
【００６９】
例えば、ＰＩＮダイオードに過電流が流れたような場合、過電流による発熱でＰＩＮダイオードが破壊する恐れがある。本実施形態のＰＩＮダイオードは、導電膜１６が、ＰＴＣＲである。したがって、過電流が流れて発熱すると、導電膜１６の電気抵抗が上昇する。よって、ＰＩＮダイオードを流れる電流が抑制され、ＰＩＮダイオードの過電流による破壊が抑制される。
【００７０】
ＰＩＮダイオードの動作温度領域内では、ＰＩＮダイオードのオン電流が減少しないよう導電膜１６の電気抵抗は、温度依存性が無いか、又は、負の温度依存性を備えることが望ましい。また、ＰＩＮダイオードが温度上昇により破壊する前に、導電膜１６の電気抵抗の温度依存性が正の依存性に転ずることが望ましい。上記観点から、導電膜１６の電気抵抗の温度依存性が１５０℃以上２００℃以下の温度で負の依存性から正の依存性に転ずることが望ましい。
【００７１】
導電膜１６は、鉛（Ｐｂ）を含むことが望ましい。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、鉛（Ｐｂ）を含むことで、正の温度係数を備える領域を高温側にシフトさせることが可能となる。
【００７２】
以上、本実施形態によれば、カソード電極１４とカソード領域１８との間のコンタクト抵抗の低いＰＩＮダイオードが実現される。また、比較的、温度の低いプロセスでコンタクト抵抗の低いＰＩＮダイオードが実現される。更に、導電膜１６がＰＴＣＲであることにより、ＰＩＮダイオードの過電流による破壊が抑制される。
【００７３】
（第３の実施形態）
本実施形態の半導体装置は、ＭＯＳＦＥＴである点で第１の実施形態と異なる。導電膜の構成、作用等、第１の実施形態と重複する内容については記述を省略する。
【００７４】
図５は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。このＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）２００は、例えば、ウェル領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔａｔｉｏｎ  ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
【００７５】
ＭＯＳＦＥＴ２００は、ＳｉＣ層１０、ソース電極（第２の金属層）３２、ドレイン電極（第１の金属層）３４、ゲート絶縁膜３６、ゲート電極３８、層間絶縁膜４０、第１の導電膜４２、第２の導電膜４４を備えている。ＳｉＣ層１０は、ドレイン領域（ｎ型の第１のＳｉＣ領域）４６、ドリフト領域４８、ウェル領域５０、ソース領域（ｎ型の第２のＳｉＣ領域）５２、ウェルコンタクト領域（ｐ型のＳｉＣ領域）５４を備えている。
【００７６】
ＳｉＣ層１０は、結晶構造が４Ｈ−ＳｉＣのＳｉＣである。４Ｈ−ＳｉＣは六方晶系である。
【００７７】
ＳｉＣ層１０は、第１の面と第２の面を有する。図５においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。以下、第１の面を表面、第２の面を裏面と称する。
【００７８】
第１の面が（０００１）面に対し０度以上８度以下傾斜した面、第２の面が（０００−１）面に対し０度以上８度以下傾斜した面である場合を例に説明する。（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。
【００７９】
ドレイン領域（ｎ型のＳｉＣ領域）４６は、ｎ型のＳｉＣである。ドレイン領域４６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域４６のｎ型不純物の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【００８０】
ドレイン電極３４とドレイン領域４６との間のコンタクト抵抗を低減する観点から、ドレイン領域４６の第２の面におけるｎ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
【００８１】
ドリフト領域４８は、ドレイン領域４６上に設けられる。ドリフト領域４８は、例えば、ドレイン領域４６上にエピタキシャル成長により形成されたｎ−型のＳｉＣである。ドリフト領域４８の厚さは、例えば、５μｍ以上１５０μｍ以下である。
【００８２】
ドリフト領域４８は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域４８のｎ型不純物の濃度は、例えば、５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。
【００８３】
ウェル領域５０は、ドリフト領域４８上に設けられる。ウェル領域５０は、ｐ型のＳｉＣである。ウェル領域５０は、ＭＯＳＦＥＴ２００のチャネル領域として機能する。
【００８４】
ウェル領域５０は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ウェル領域５０のｐ型不純物の濃度は、５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下である。ウェル領域５０の深さは、例えば、０．４μｍ以上０．８μｍ以下である。
【００８５】
ソース領域５２は、ウェル領域５０内に設けられる。ソース領域５２は、ｎ＋型のＳｉＣである。ソース領域５２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域４６のｎ型不純物の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【００８６】
ソース電極３２とソース領域５２との間のコンタクト抵抗を低減する観点から、ソース領域５２の第１の面におけるｎ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
【００８７】
ソース領域５２の深さは、ウェル領域５０の深さよりも浅く、例えば、０．２μｍ以上０．４μｍ以下である。
【００８８】
ウェルコンタクト領域５４は、ウェル領域５０内に設けられる。ウェルコンタクト領域５４は、ソース領域５２の側方に設けられる。
【００８９】
ウェルコンタクト領域５４は、ｐ＋型のＳｉＣである。ウェルコンタクト領域５４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ウェルコンタクト領域５４のｐ型不純物の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【００９０】
ウェルコンタクト領域５４の深さは、ウェル領域５０の深さよりも浅く、例えば、０．２μｍ以上０．４μｍ以下である。
【００９１】
ゲート絶縁膜３６は、ドリフト領域４８及びウェル領域５０の表面に形成される。ゲート絶縁膜３６には、例えばシリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
【００９２】
ゲート電極３８は、ゲート絶縁膜３６上に設けられる。ゲート電極４０には、例えば、不純物がドープされた多結晶シリコン等が適用可能である。
【００９３】
層間絶縁膜４０は、ゲート電極３８上に設けられる。層間絶縁膜４０は、例えば、シリコン酸化膜である。
【００９４】
ゲート電極３８下のソース領域５２とドリフト領域４８とに挟まれるウェル領域５０が、ＭＯＳＦＥＴ２００のチャネル領域として機能する。
【００９５】
ソース電極３２は、ＳｉＣ層１０の表面に設けられる。ソース電極３２は、ソース領域５２とウェルコンタクト領域５４とに電気的に接続される。ソース電極３２は、ウェルコンタクト領域５４と第２の導電膜４４に接する。ソース電極３２は、ウェル領域５０に電位を与える機能も備える。
【００９６】
ソース電極３２は、金属である。ソース電極３２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極３２を形成する金属は、ＳｉＣ層１０と反応して金属シリサイドや金属カーバイドを形成しても構わない。
【００９７】
ドレイン電極３４は、ＳｉＣ層１０の裏面に設けられる。ドレイン電極３４は、ドレイン領域４６と電気的に接続される。
【００９８】
ドレイン電極３４は、金属である。ドレイン電極３４を形成する金属は、例えば、窒化チタン（ＴｉＮ）である。
【００９９】
第１の導電膜４２は、ドレイン領域（ｎ型の第１のＳｉＣ領域）４６とドレイン電極（第１の金属層）３４との間に設けられる。第１の導電膜４２は、ドレイン領域４６に接する。第１の導電膜４２は、ドレイン電極３４に接する。
【０１００】
第２の導電膜４４は、ソース領域（ｎ型の第２のＳｉＣ領域）５２とソース電極（第２の金属層）３２との間に設けられる。第２の導電膜４４は、ソース領域５２に接する。第２の導電膜４４は、ソース電極３２に接する。
【０１０１】
第１の導電膜４２及び第２の導電膜４４は、チタン（Ｔｉ）と、酸素（Ｏ）と、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）と、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素と、を含む。
【０１０２】
以上、本実施形態によれば、ドレイン電極３４とドレイン領域４６との間のコンタクト抵抗の低いＭＯＳＦＥＴ２００が実現される。また、ソース電極３２とソース領域５２との間のコンタクト抵抗の低いＭＯＳＦＥＴ２００が実現される。そして、比較的、温度の低いプロセスでコンタクト抵抗の低いＭＯＳＦＥＴ２００が実現される。
【０１０３】
更に、ｎ＋型のソース領域５２とｐ＋型のウェルコンタクト領域５４に対し、同時にコンタクト抵抗の低いコンタクトがソース電極３２により実現できる。第２の導電膜４４とソース電極３２との間は、金属と金属との接触となるため、ソース電極３２を形成する金属の材料は、コンタクト抵抗を考慮せず選択することが出来る。したがって、ソース電極３２の金属の材料として、ウェルコンタクト領域５４とのコンタクト抵抗を下げる金属の材料を選択すれば良い。
【０１０４】
（第４の実施形態）
本実施形態の半導体装置は、第１及び第２の導電膜にカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素が含まれる点、第１及び第２の導電膜に含まれ得る元素が異なる点、以外は、第３の実施形態と同様である。したがって、第３の実施形態と重複する内容については記述を省略する。また、導電膜の構成、作用等で、第１又は第２の実施形態と重複する内容については記述を省略する。
【０１０５】
本実施形態の半導体装置はＭＯＳＦＥＴである。本実施形態のＭＯＳＦＥＴについて図５を参照しつつ説明する。
【０１０６】
第１の導電膜４２及び第２の導電膜４４は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素を含む。また、第１の導電膜４２及び第２の導電膜４４は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、第１の導電膜４２及び第２の導電膜４４は、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含む。また、第１の導電膜４２及び第２の導電膜４４は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素と、を含む。
【０１０７】
第１の導電膜４２及び第２の導電膜４４は、金属酸化物である。第１の導電膜４２及び第２の導電膜４４は、例えば、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、又は、それらの複合物である。第１の導電膜４２及び第２の導電膜４４は、例えば、ぺロブスカイト構造を備える（Ｃａ,Ｓｒ，Ｂａ）（Ｔｉ，Ｚｒ，Ｈｆ）Ｏ３である。第１の導電膜４２及び第２の導電膜４４は、多結晶又は非晶質である。
【０１０８】
第１の導電膜４２及び第２の導電膜４４は、ＰＴＣＲである。
【０１０９】
以上、本実施形態によれば、ドレイン電極３４とドレイン領域４６との間のコンタクト抵抗の低いＭＯＳＦＥＴが実現される。また、ソース電極３２とソース領域５２との間のコンタクト抵抗の低いＭＯＳＦＥＴが実現される。そして、比較的、温度の低いプロセスでコンタクト抵抗の低いＭＯＳＦＥＴが実現される。
【０１１０】
更に、ｎ＋型のソース領域５２とｐ＋型のウェルコンタクト領域５４に対し、同時にコンタクト抵抗の低いコンタクトがソース電極３２により実現できる。更に、第１の導電膜４２及び第２の導電膜４４がＰＴＣＲであることにより、ＭＯＳＦＥＴの過電流による破壊が抑制される。
【０１１１】
（第５の実施形態）
本実施形態の半導体装置は、トレンチゲート構造のＭＯＳＦＥＴである点で第３の実施形態と異なる。第３の実施形態と重複する内容については記述を省略する。
【０１１２】
図６は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。このＭＯＳＦＥＴ３００は、ゲート電極がトレンチ内に設けられたトレンチゲート構造のＭＯＳＦＥＴである。
【０１１３】
ＭＯＳＦＥＴ３００は、ＳｉＣ層１０、ソース電極（第２の金属層）３２、ドレイン電極（第１の金属層）３４、ゲート絶縁膜３６、ゲート電極３８、層間絶縁膜４０、第１の導電膜４２、第２の導電膜４４を備えている。ＳｉＣ層１０は、ドレイン領域（ｎ型の第１のＳｉＣ領域）４６、ドリフト領域４８、ウェル領域５０、ソース領域（ｎ型の第２のＳｉＣ領域）５２、ウェルコンタクト領域（ｐ型のＳｉＣ領域）５４を備えている。
【０１１４】
ゲート絶縁膜３６及びゲート電極３８は、ＳｉＣ層１０に設けられたトレンチ６０内に形成されている。
【０１１５】
第１の導電膜４２及び第２の導電膜４４は、チタン（Ｔｉ）と、酸素（Ｏ）と、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）と、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素と、を含む。
【０１１６】
本実施形態によれば、第３の実施形態同様、ドレイン電極３４とドレイン領域４６との間のコンタクト抵抗の低いＭＯＳＦＥＴ３００が実現される。また、第３の実施形態同様、ソース電極３２とソース領域５２との間のコンタクト抵抗の低いＭＯＳＦＥＴ３００が実現される。そして、第３の実施形態同様、比較的、温度の低いプロセスでコンタクト抵抗の低いＭＯＳＦＥＴ３００が実現される。
【０１１７】
更に、第３の実施形態同様、ｎ＋型のソース領域５２とｐ＋型のウェルコンタクト領域５４に対し、同時にコンタクト抵抗の低いコンタクトがソース電極３２により実現できる。
【０１１８】
更に、トレンチゲート構造とすることにより、オン電流の大きい、ＭＯＳＦＥＴ３００が実現される。
【０１１９】
（第６の実施形態）
本実施形態の半導体装置は、第１及び第２の導電膜にカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素が含まれる点、第１及び第２の導電膜に含まれ得る元素が異なる点、以外は、第５の実施形態と同様である。したがって、第５の実施形態と重複する内容については記述を省略する。また、導電膜の構成、作用等で、第１又は第２の実施形態と重複する内容については記述を省略する。
【０１２０】
本実施形態の半導体装置はＭＯＳＦＥＴである。本実施形態のＭＯＳＦＥＴについて図６を参照しつつ説明する。
【０１２１】
第１の導電膜４２及び第２の導電膜４４は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素を含む。また、第１の導電膜４２及び第２の導電膜４４は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、第１の導電膜４２及び第２の導電膜４４は、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含む。また、第１の導電膜４２及び第２の導電膜４４は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素と、を含む。
【０１２２】
第１の導電膜４２及び第２の導電膜４４は、金属酸化物である。第１の導電膜４２及び第２の導電膜４４は、例えば、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、又は、それらの複合物である。第１の導電膜４２及び第２の導電膜４４は、例えば、ぺロブスカイト構造を備える（Ｃａ,Ｓｒ，Ｂａ）（Ｔｉ，Ｚｒ，Ｈｆ）Ｏ３である。第１の導電膜４２及び第２の導電膜４４は、多結晶又は非晶質である。
【０１２３】
第１の導電膜４２及び第２の導電膜４４は、ＰＴＣＲである。
【０１２４】
第１の導電膜４２及び第２の導電膜４４は、鉛（Ｐｂ）を含むことが望ましい。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、鉛（Ｐｂ）を含むことで、正の温度係数を備える領域を高温側にシフトさせることが可能となる。
【０１２５】
以上、本実施形態によれば、第５の実施形態と同様、ドレイン電極３４とドレイン領域４６との間のコンタクト抵抗の低いＭＯＳＦＥＴが実現される。また、第５の実施形態と同様、ソース電極３２とソース領域５２との間のコンタクト抵抗の低いＭＯＳＦＥＴが実現される。そして、第５の実施形態と同様、比較的、温度の低いプロセスでコンタクト抵抗の低いＭＯＳＦＥＴが実現される。
【０１２６】
更に、第５の実施形態と同様、ｎ＋型のソース領域５２とｐ＋型のウェルコンタクト領域５４に対し、同時にコンタクト抵抗の低いコンタクトがソース電極３２により実現できる。更に、第５の実施形態と同様、トレンチゲート構造とすることにより、オン電流の大きい、ＭＯＳＦＥＴが実現される。
【０１２７】
更に、第１の導電膜４２及び第２の導電膜４４がＰＴＣＲであることにより、ＭＯＳＦＥＴの過電流による破壊が抑制される。特に、本実施形態のＭＯＳＦＥＴはトレンチゲート構造であるため、オン電流が大きい。したがって、過電流によるＭＯＳＦＥＴの破壊防止効果は特に有用である。
【０１２８】
（第７の実施形態）
本実施形態の半導体装置は、スーパージャンクション構造のＭＯＳＦＥＴである点で第３の実施形態と異なる。第３の実施形態と重複する内容については記述を省略する。
【０１２９】
図７は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。このＭＯＳＦＥＴ４００は、ドリフト領域内にｐ型のピラー領域を設けたスーパージャンクション構造のＭＯＳＦＥＴである。
【０１３０】
ＭＯＳＦＥＴ４００は、ＳｉＣ層１０、ソース電極（第２の金属層）３２、ドレイン電極（第１の金属層）３４、ゲート絶縁膜３６、ゲート電極３８、層間絶縁膜４０、第１の導電膜４２、第２の導電膜４４を備えている。ＳｉＣ層１０は、ドレイン領域（ｎ型の第１のＳｉＣ領域）４６、ドリフト領域４８、ウェル領域５０、ソース領域（ｎ型の第２のＳｉＣ領域）５２、ウェルコンタクト領域（ｐ型のＳｉＣ領域）５４、ピラー領域６２を備えている。
【０１３１】
ピラー領域６２は、ドリフト領域４８内に設けられる。ピラー領域６２は、ｐ型のＳｉＣである。
【０１３２】
ピラー領域６２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ピラー領域６２のｐ型不純物の濃度は、例えば、５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下である。
【０１３３】
ＳｉＣ層１０内に、横方向にｎ−型のドリフト領域４８とｐ型のピラー領域６２とが交互に配列し、スーパージャンクション構造を形成する。スーパージャンクション構造を形成することにより、ＭＯＳＦＥＴ４００のオフ状態での電界が緩和され、ＭＯＳＦＥＴ４００の絶縁破壊耐圧が向上する。
【０１３４】
第１の導電膜４２及び第２の導電膜４４は、チタン（Ｔｉ）と、酸素（Ｏ）と、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）と、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素と、を含む。
【０１３５】
本実施形態によれば、第３の実施形態同様、ドレイン電極３４とドレイン領域４６との間のコンタクト抵抗の低いＭＯＳＦＥＴ４００が実現される。また、第３の実施形態同様、ソース電極３２とソース領域５２との間のコンタクト抵抗の低いＭＯＳＦＥＴ４００が実現される。そして、第３の実施形態同様、比較的、温度の低いプロセスでコンタクト抵抗の低いＭＯＳＦＥＴ４００が実現される。
【０１３６】
更に、第３の実施形態同様、ｎ＋型のソース領域５２とｐ＋型のウェルコンタクト領域５４に対し、同時にコンタクト抵抗の低いコンタクトがソース電極３２により実現できる。
【０１３７】
更に、スーパージャンクション構造とすることにより、絶縁破壊耐圧が向上したＭＯＳＦＥＴ４００が実現される。
【０１３８】
（第８の実施形態）
本実施形態の半導体装置は、第１及び第２の導電膜にカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素が含まれる点、第１及び第２の導電膜に含まれ得る元素が異なる点、以外は、第７の実施形態と同様である。したがって、第７の実施形態と重複する内容については記述を省略する。また、導電膜の構成、作用等で、第１又は第２の実施形態と重複する内容については記述を省略する。
【０１３９】
本実施形態の半導体装置はＭＯＳＦＥＴである。本実施形態のＭＯＳＦＥＴについて図７を参照しつつ説明する。
【０１４０】
第１の導電膜４２及び第２の導電膜４４は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素を含む。また、第１の導電膜４２及び第２の導電膜４４は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、第１の導電膜４２及び第２の導電膜４４は、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含む。また、第１の導電膜４２及び第２の導電膜４４は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素と、を含む。
【０１４１】
第１の導電膜４２及び第２の導電膜４４は、金属酸化物である。第１の導電膜４２及び第２の導電膜４４は、例えば、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、又は、それらの複合物である。第１の導電膜４２及び第２の導電膜４４は、例えば、ペロブスカイト構造を備える（Ｃａ,Ｓｒ，Ｂａ）（Ｔｉ，Ｚｒ，Ｈｆ）Ｏ３である。第１の導電膜４２及び第２の導電膜４４は、多結晶又は非晶質である。
【０１４２】
第１の導電膜４２及び第２の導電膜４４は、ＰＴＣＲである。
【０１４３】
第１の導電膜４２及び第２の導電膜４４は、鉛（Ｐｂ）を含むことが望ましい。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、鉛（Ｐｂ）を含むことで、正の温度係数を備える領域を高温側にシフトさせることが可能となる。
【０１４４】
以上、本実施形態によれば、ドレイン電極３４とドレイン領域４６との間のコンタクト抵抗の低いＭＯＳＦＥＴが実現される。また、ソース電極３２とソース領域５２との間のコンタクト抵抗の低いＭＯＳＦＥＴが実現される。そして、比較的、温度の低いプロセスでコンタクト抵抗の低いＭＯＳＦＥＴが実現される。
【０１４５】
更に、ｎ＋型のソース領域５２とｐ＋型のウェルコンタクト領域５４に対し、同時にコンタクト抵抗の低いコンタクトがソース電極３２により実現できる。更に、第１の導電膜４２及び第２の導電膜４４がＰＴＣＲであることにより、ＭＯＳＦＥＴの過電流による破壊が抑制される。更に、スーパージャンクション構造とすることにより、絶縁破壊耐圧が向上したＭＯＳＦＥＴが実現される。
【０１４６】
（第９の実施形態）
本実施形態の半導体装置は、スーパージャンクション構造のＭＯＳＦＥＴである点で第５の実施形態と異なる。第５の実施形態と重複する内容については記述を省略する。
【０１４７】
図８は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。このＭＯＳＦＥＴ５００は、ゲート電極がトレンチ内に設けられたトレンチゲート構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ５００は、ドリフト領域内にｐ型のピラー領域を設けたスーパージャンクション構造のＭＯＳＦＥＴである。
【０１４８】
ＭＯＳＦＥＴ５００は、ＳｉＣ層１０、ソース電極（第２の金属層）３２、ドレイン電極（第１の金属層）３４、ゲート絶縁膜３６、ゲート電極３８、層間絶縁膜４０、第１の導電膜４２、第２の導電膜４４を備えている。ＳｉＣ層１０は、ドレイン領域（ｎ型の第１のＳｉＣ領域）４６、ドリフト領域４８、ウェル領域５０、ソース領域（ｎ型の第２のＳｉＣ領域）５２、ウェルコンタクト領域（ｐ型のＳｉＣ領域）５４、ピラー領域６２を備えている。
【０１４９】
ゲート絶縁膜３６及びゲート電極３８は、ＳｉＣ層１０に設けられたトレンチ６０内に形成されている。
【０１５０】
ピラー領域６２は、ドリフト領域４８内に設けられる。ピラー領域６２は、ｐ型のＳｉＣである。
【０１５１】
ピラー領域６２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ピラー領域６２のｐ型不純物の濃度は、例えば、５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下である。
【０１５２】
ＳｉＣ層１０内に、横方向にｎ−型のドリフト領域４８とｐ型のピラー領域６２とが交互に配列し、スーパージャンクション構造を形成する。スーパージャンクション構造を形成することにより、ＭＯＳＦＥＴ５００のオフ状態での電界が緩和され、ＭＯＳＦＥＴ５００の絶縁破壊耐圧が向上する。
【０１５３】
第１の導電膜４２及び第２の導電膜４４は、チタン（Ｔｉ）と、酸素（Ｏ）と、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）と、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素と、を含む。
【０１５４】
本実施形態によれば、第５の実施形態同様、ドレイン電極３４とドレイン領域４６との間のコンタクト抵抗の低いＭＯＳＦＥＴ５００が実現される。また、第５の実施形態同様、ソース電極３２とソース領域５２との間のコンタクト抵抗の低いＭＯＳＦＥＴ５００が実現される。そして、第５の実施形態同様、比較的、温度の低いプロセスでコンタクト抵抗の低いＭＯＳＦＥＴ５００が実現される。
【０１５５】
更に、第５の実施形態同様、ｎ＋型のソース領域５２とｐ＋型のウェルコンタクト領域５４に対し、同時にコンタクト抵抗の低いコンタクトがソース電極３２により実現できる。更に、トレンチゲート構造とすることにより、オン電流の大きい、ＭＯＳＦＥＴ５００が実現される。
【０１５６】
更に、スーパージャンクション構造とすることにより、絶縁破壊耐圧が向上したＭＯＳＦＥＴ５００が実現される。
【０１５７】
（第１０の実施形態）
本実施形態の半導体装置は、第１及び第２の導電膜にカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素が含まれる点、第１及び第２の導電膜に含まれ得る元素が異なる点、以外は、第９の実施形態と同様である。したがって、第９の実施形態と重複する内容については記述を省略する。また、導電膜の構成、作用等で、第１又は第２の実施形態と重複する内容については記述を省略する。
【０１５８】
本実施形態の半導体装置はＭＯＳＦＥＴである。本実施形態のＭＯＳＦＥＴについて図８を参照しつつ説明する。
【０１５９】
第１の導電膜４２及び第２の導電膜４４は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素を含む。また、  第１の導電膜４２及び第２の導電膜４４は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、  第１の導電膜４２及び第２の導電膜４４は、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含む。また、  第１の導電膜４２及び第２の導電膜４４は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素と、を含む。
【０１６０】
第１の導電膜４２及び第２の導電膜４４は、金属酸化物である。第１の導電膜４２及び第２の導電膜４４は、例えば、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、又は、それらの複合物である。第１の導電膜４２及び第２の導電膜４４は、例えば、ぺロブスカイト構造を備える（Ｃａ,Ｓｒ，Ｂａ）（Ｔｉ，Ｚｒ，Ｈｆ）Ｏ３である。第１の導電膜４２及び第２の導電膜４４は、多結晶又は非晶質である。
【０１６１】
第１の導電膜４２及び第２の導電膜４４は、ＰＴＣＲである。
【０１６２】
第１の導電膜４２及び第２の導電膜４４は、鉛（Ｐｂ）を含むことが望ましい。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、鉛（Ｐｂ）を含むことで、正の温度係数を備える領域を高温側にシフトさせることが可能となる。
【０１６３】
以上、本実施形態によれば、第９の実施形態と同様、ドレイン電極３４とドレイン領域４６との間のコンタクト抵抗の低いＭＯＳＦＥＴが実現される。また、第９の実施形態と同様、ソース電極３２とソース領域５２との間のコンタクト抵抗の低いＭＯＳＦＥＴが実現される。そして、第９の実施形態と同様、比較的、温度の低いプロセスでコンタクト抵抗の低いＭＯＳＦＥＴが実現される。
【０１６４】
更に、第９の実施形態と同様、ｎ＋型のソース領域５２とｐ＋型のウェルコンタクト領域５４に対し、同時にコンタクト抵抗の低いコンタクトがソース電極３２により実現できる。更に、第９の実施形態と同様、トレンチゲート構造とすることにより、オン電流の大きい、ＭＯＳＦＥＴが実現される。更に、第９の実施形態と同様、スーパージャンクション構造とすることにより、絶縁破壊耐圧が向上したＭＯＳＦＥＴが実現される。
【０１６５】
更に、第１の導電膜４２及び第２の導電膜４４がＰＴＣＲであることにより、ＭＯＳＦＥＴの過電流による破壊が抑制される。特に、本実施形態のＭＯＳＦＥＴはトレンチゲート構造であるため、オン電流が大きい。したがって、過電流によるＭＯＳＦＥＴの破壊防止効果は特に有用である。
【０１６６】
（第１１の実施形態）
本実施形態の半導体装置は、ＩＧＢＴ（Ｉｎｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）である点で第３の実施形態と異なる。第３の実施形態と重複する内容については記述を省略する。
【０１６７】
図９は、本実施形態の半導体装置であるＩＧＢＴの構成を示す模式断面図である。
【０１６８】
ＩＧＢＴ６００は、ＳｉＣ層１１０、エミッタ電極（金属層）１３２、コレクタ電極１３４、ゲート絶縁膜１３６、ゲート電極１３８、層間絶縁膜１４０、導電膜１４４を備えている。ＳｉＣ層１１０は、コレクタ領域１４６、ドリフト領域１４８、ベース領域１５０、エミッタ領域（ｎ型のＳｉＣ領域）１５２、ベースコンタクト領域（ｐ型のＳｉＣ領域）１５４を備えている。
【０１６９】
ＳｉＣ層１１０は、結晶構造が４Ｈ−ＳｉＣのＳｉＣである。４Ｈ−ＳｉＣは六方晶系である。
【０１７０】
ＳｉＣ層１１０は、第１の面と第２の面を有する。図９においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。以下、第１の面を表面、第２の面を裏面と称する。
【０１７１】
以下、第１の面が（０００１）面に対し０度以上８度以下傾斜した面、第２の面が（０００−１）面に対し０度以上８度以下傾斜した面である場合を例に説明する。（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。
【０１７２】
コレクタ領域１４６は、ｐ型のＳｉＣである。コレクタ領域１４６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。コレクタ領域１４６のｐ型不純物の濃度は、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【０１７３】
コレクタ電極１３４とコレクタ領域１４６との間のコンタクト抵抗を低減する観点から、コレクタ領域１４６の第２の面におけるｐ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
【０１７４】
ドリフト領域１４８は、コレクタ領域１４６上に設けられる。ドリフト領域１４８は、例えば、コレクタ領域１４６上にエピタキシャル成長により形成されたｎ−型のＳｉＣである。ドリフト領域１４８の厚さは、例えば、５μｍ以上１５０μｍ以下である。
【０１７５】
ドリフト領域１４８は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域１４８のｎ型不純物の濃度は、５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。
【０１７６】
ベース領域１５０は、ドリフト領域１４８上に設けられる。ベース領域１５０は、ｐ型のＳｉＣである。ベース領域１５０は、ＩＧＢＴ６００のチャネル領域として機能する。
【０１７７】
ベース領域１５０は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ベース領域１５０のｐ型不純物の濃度は、５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下である。ベース領域１５０の深さは、例えば、０．４μｍ以上０．８μｍ以下である。
【０１７８】
エミッタ領域１５２は、ベース領域１５０内に設けられる。エミッタ領域１５２は、ｎ＋型のＳｉＣである。エミッタ領域１５２は、例えば、窒素（Ｎ）をｎ型不純物として含む。エミッタ領域１５２のｎ型不純物の濃度は、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【０１７９】
エミッタ電極（金属層）１３２とエミッタ領域１５２との間のコンタクト抵抗を低減する観点から、エミッタ領域１５２の第１の面におけるｎ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
【０１８０】
エミッタ領域１５２の深さは、ベース領域１５０の深さよりも浅く、例えば、０．２μｍ以上０．４μｍ以下である。
【０１８１】
ベースコンタクト領域１５４は、ベース領域１５０内に設けられる。ベースコンタクト領域１５４は、エミッタ領域１５２の側方に設けられる。
【０１８２】
ベースコンタクト領域１５４は、ｐ＋型のＳｉＣである。ベースコンタクト領域１５４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ベースコンタクト領域１５４のｐ型不純物の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【０１８３】
ベースコンタクト領域１５４の深さは、ベース領域１５０の深さよりも浅く、例えば、０．２μｍ以上０．４μｍ以下である。
【０１８４】
ゲート絶縁膜１３６は、ドリフト領域１４８及びベース領域１５０の表面に形成される。ゲート絶縁膜１３６には、例えばシリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
【０１８５】
ゲート電極１３８は、ゲート絶縁膜１３６上に設けられる。ゲート電極１４０には、例えば、不純物がドープされた多結晶シリコン等が適用可能である。
【０１８６】
層間絶縁膜１４０は、ゲート電極１３８上に設けられる。層間絶縁膜１４０は、例えば、シリコン酸化膜である。
【０１８７】
ゲート電極１３８下のエミッタ領域１５２とドリフト領域１４８とに挟まれるベース領域１５０が、ＩＧＢＴ６００のチャネル領域として機能する。
【０１８８】
エミッタ電極１３２は、ＳｉＣ層１１０の表面に設けられる。エミッタ電極１３２は、エミッタ領域１５２とベースコンタクト領域１５４とに電気的に接続される。エミッタ電極１３２は、ベースコンタクト領域１５４と導電膜１４４に接する。エミッタ電極１３２は、ベース領域１５０に電位を与える機能も備える。
【０１８９】
エミッタ電極（金属層）１３２は、金属である。エミッタ電極１３２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。エミッタ電極１３２を形成する金属は、ＳｉＣ層１１０と反応して金属シリサイドや金属カーバイドを形成しても構わない。
【０１９０】
コレクタ電極１３４は、ＳｉＣ層１１０の裏面に設けられる。コレクタ電極１３４は、コレクタ領域１４６と電気的に接続される。
【０１９１】
コレクタ電極１３４は、金属である。コレクタ電極１３４を形成する金属は、例えば、窒化チタン（ＴｉＮ）である。
【０１９２】
導電膜１４４は、エミッタ領域（ｎ型のＳｉＣ領域）１５２とエミッタ電極（金属層）１３２との間に設けられる。導電膜１４４は、エミッタ領域１５２に接する。導電膜１４４は、エミッタ電極１３２に接する。
【０１９３】
導電膜１４４は、チタン（Ｔｉ）と、酸素（Ｏ）と、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）と、バナジウム（Ｖ）、ニオブ（Ｎｂ）及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素と、を含む。
【０１９４】
以上、本実施形態によれば、エミッタ電極１３２とエミッタ領域１５２との間のコンタクト抵抗の低いＩＧＢＴ６００が実現される。そして、比較的、温度の低いプロセスでコンタクト抵抗の低いＩＧＢＴ６００が実現される。
【０１９５】
更に、ｎ＋型のエミッタ領域１５２とｐ＋型のベースコンタクト領域１５４に対し、同時にコンタクト抵抗の低いコンタクトがエミッタ電極１３２により実現できる。導電膜１４４とエミッタ電極１３２との間は、金属と金属との接触となるため、エミッタ電極１３２を形成する金属の材料は、コンタクト抵抗を考慮せず選択することが出来る。したがって、エミッタ電極１３２の金属の材料として、ベースコンタクト領域１５４とのコンタクト抵抗を下げる金属の材料を選択すれば良い。
【０１９６】
（第１２の実施形態）
本実施形態の半導体装置は、導電膜にカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素が含まれる点、導電膜に含まれ得る元素が異なる点、以外は、第１１の実施形態と同様である。したがって、第１１の実施形態と重複する内容については記述を省略する。また、導電膜の構成、作用等で、第１又は第２の実施形態と重複する内容については記述を省略する。
【０１９７】
本実施形態の半導体装置はＩＧＢＴである。本実施形態のＩＧＢＴについて図９を参照しつつ説明する。
【０１９８】
導電膜１４４は、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）から成る群から選ばれる少なくとも一つの金属元素を含む。また、導電膜１４４は、チタン（Ｔｉ）と酸素（Ｏ）を含む。また、導電膜１４４は、ジルコニウム（Ｚｒ）又はハフニウム（Ｈｆ）を含む。また、導電膜１４４は、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイドから成る群から選ばれる少なくとも一つの元素と、を含む。
【０１９９】
導電膜１４４は、金属酸化物である。導電膜１４４は、例えば、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、又は、それらの複合物である。導電膜１４４は、例えば、ぺロブスカイト構造を備える（Ｃａ,Ｓｒ，Ｂａ）（Ｔｉ，Ｚｒ，Ｈｆ）Ｏ３である。導電膜１４４は、多結晶又は非晶質である。
【０２００】
導電膜１４４は、ＰＴＣＲである。
【０２０１】
導電膜１４４は、鉛（Ｐｂ）を含むことが望ましい。チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、及び、それらの複合物は、鉛（Ｐｂ）を含むことで、正の温度係数を備える領域を高温側にシフトさせることが可能となる。
【０２０２】
以上、本実施形態によれば、第１１の実施形態と同様、エミッタ電極１３２とエミッタ領域１５２との間のコンタクト抵抗の低いＩＧＢＴが実現される。そして、第１１の実施形態と同様、比較的、温度の低いプロセスでコンタクト抵抗の低いＩＧＢＴが実現される。
【０２０３】
更に、第１１の実施形態と同様、ｎ＋型のエミッタ領域１５２とｐ＋型のベースコンタクト領域１５４に対し、同時にコンタクト抵抗の低いコンタクトがエミッタ電極１３２により実現できる。
【０２０４】
更に、導電膜１４４がＰＴＣＲであることにより、ＩＧＢＴの過電流による破壊が抑制される。
【０２０５】
第１乃至第１２の実施形態では、ｎ型不純物として窒素（Ｎ）を例示したが、窒素（Ｎ）にかえて、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）等を適用することも可能である。また、ｐ型不純物としてアルミニウム（Ａｌ）を例示したが、アルミニウム（Ａｌ）にかえて、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【０２０６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０２０７】
１４      カソード電極（金属層）
１６      導電膜
１８      カソード領域（ｎ型のＳｉＣ領域）
３２      ソース電極（第２の金属層）
３４      ドレイン電極（第１の金属層）
４２      第１の導電膜
４４      第２の導電膜
４６      ドレイン領域（ｎ型の第１のＳｉＣ領域）
５２      ソース領域（ｎ型の第２のＳｉＣ領域）
５４      ウェルコンタクト領域（ｐ型のＳｉＣ領域）
１００    ＰＩＮダイオード（半導体装置）
１３２    エミッタ電極（金属層）
１４４    導電膜
１５２    エミッタ領域（ｎ型のＳｉＣ領域）
１５４    ベースコンタクト領域（ｐ型のＳｉＣ領域）
２００    ＭＯＳＦＥＴ（半導体装置）
３００    ＭＯＳＦＥＴ（半導体装置）
４００    ＭＯＳＦＥＴ（半導体装置）
５００    ＭＯＳＦＥＴ（半導体装置）
６００    ＩＧＢＴ（半導体装置）
【図１】
0006584879.tif 000002
【図２】
0006584879.tif 000003
【図３】
0006584879.tif 000004
【図４】
0006584879.tif 000005
【図５】
0006584879.tif 000006
【図６】
0006584879.tif 000007
【図７】
0006584879.tif 000008
【図８】
0006584879.tif 000009
【図９】
0006584879.tif 000010