(57)【特許請求の範囲】
【請求項１】
高周波電圧をパルス出力する高周波電力生成手段と、
前記高周波電力生成手段に入力される直流電圧を調整することで、前記高周波電力生成手段から負荷へ出力される高周波電力を制御する出力制御手段と、
を備えた高周波電源であって、
前記高周波電力生成手段は、
相互の位相差が変更可能な複数の高周波電圧を生成する高周波生成手段と、
前記高周波生成手段から出力される複数の高周波電圧を合成することで前記相互の位相差に応じたレベルの高周波電圧として前記負荷に出力する高周波合成手段と、
を含み、
前記出力制御手段は、
前記高周波合成手段から前記負荷に出力される高周波電圧の出力停止タイミングになると、前記高周波生成手段に対して、前記相互の位相差を第１の所定値から第２の所定値まで変化させることで、前記高周波合成手段が出力する高周波電圧のレベルを小さくする位相差制御を開始した後、前記複数の高周波電圧の振幅をゼロに減少させるレベル制御を開始し、前記出力停止タイミングから所定の時間の経過後に前記負荷に出力される高周波電圧を停止させる、
ことを特徴とする、高周波電源。
【請求項２】
前記第１の所定値は、前記高周波合成手段が出力する高周波電圧のレベルを最大にする位相差であり、
前記第２の所定値は、前記高周波合成手段が出力する高周波電圧のレベルを最小にする位相差である、請求項１に記載の高周波電源。
【請求項３】
前記第１の所定値は０であり、
前記第２の所定値はπまたは−πである、請求項２に記載の高周波電源。
【請求項４】
前記出力制御手段は、前記位相差制御を終了した後、所定の遅延時間が経過してから前記レベル制御を開始する、請求項１乃至３のいずれかに記載の高周波電源。
【請求項５】
パルス信号に基づいて前記複数の高周波電圧を当該パルス信号のハイレベル期間若しくはローレベル期間にパルス出力させるパルス出力手段を更に備え、
前記出力制御手段は、前記パルス信号のパルス出力停止に対応するレベル反転のタイミングで前記位相差制御を開始する、請求項１乃至４のいずれかに記載の高周波電源。
【請求項６】
前記高周波生成手段は、第１の高周波電圧と第２の高周波電圧を生成し、
前記相互の位相差は、前記第１の高周波電圧に対する前記第２の高周波電圧の位相差である、請求項１乃至５のいずれかに記載の高周波電源。
【請求項７】
複数の前記高周波電力生成手段を備えるとともに、各高周波電力生成手段から出力される複数の高周波電圧を合成する第２の高周波合成手段を備え、
前記出力制御手段は、前記出力停止タイミングになると、複数の前記高周波生成手段に対して、前記位相差制御を開始した後、前記レベル制御を開始し、前記出力停止タイミングから所定の時間の経過後に前記負荷に出力される高周波電圧を停止させる、請求項６に記載の高周波電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ処理システムに用いられる高周波電源に関する。
【背景技術】
【０００２】
プラズマ処理システムは、例えば、フッ素系のガスと半導体ウェハや液晶基板等の被加工物をプラズマ処理装置のチャンバー内に封入し、そのチャンバー内の一対の電極に高周波電源から高周波電力を供給して放電させ、その放電によりガスのプラズマを発生させて被加工物に薄膜形成処理やエッチング処理を行うシステムである。
【０００３】
従来、プラズマ処理システム用の高周波電源として、高周波の出力周波数よりも低周波のパルス変調制御信号により高周波電源の出力をパルス変調して高周波をパルス出力する高周波電源が知られている。この高周波電源では、図１２に示すように、例えば、パルス変調制御信号ＰＳのハイレベルの期間だけ高周波ｖが出力されるように高周波電源の出力がパルス変調される。
【０００４】
例えば、特開２０１３−１３５１５９号公報には、図１３に示す高周波電源が開示されている。
【０００５】
図１３に示す高周波電源１００は、直流電源（図示省略）の直流出力を高周波に変換するフル・ブリッジ型の正弦波インバータ１０２を備える。正弦波インバータ１０２からトランス１０３を介して出力される高周波は、ローパスフィルタ１０４によって高調波が除去されて負荷に出力される。図１３では、高周波電源１００と負荷との間に整合器２００が設けられているので、高周波電源１００から出力される高周波は、整合器２００を介して負荷に出力される。
【０００６】
正弦波インバータ１０２には発振器１０１からパルス信号（１３．５６ＭＨｚの２相スイッチングパルス）が入力され、正弦波インバータ１０２は、そのパルス信号により正弦波インバータ１０２内の２組のスイッチング素子が交互にオン・オフ動作することによって直流を高周波に変換する。
【０００７】
高周波電源１００から出力される高周波の特性（振幅や周波数等）とその高周波のパルス出力は、電源制御部１０５によって制御される。電源制御部１０５は、発振器１０１のパルス信号の生成動作を制御することによって正弦波インバータ１０２で生成される高周波の特性を制御する。また、電源制御部１０５は、主制御部１０８から入力されるパルス変調制御信号ＰＳに基づいて、正弦波インバータ１０２内の各スイッチング素子へのパルス信号の入力を制御することにより正弦波インバータ１０２の高周波のパルス出力を制御する。
【０００８】
なお、ＲＦパワーモニタ１０６は、トランス１０３の二次側に生じる進行波電力（トランス１０３から出力端側に進行する電力）と反射波電力（出力端からトランス１０３側に進行する電力）をモニタするためのものである。ＲＦパワーモニタ１０６で検出された進行波電力と反射波電力は電源制御部１０５に入力され、パルス信号の生成制御に利用される。また、ＲＦパワーモニタ１０６で検出された進行波電力と反射波電力は主制御部１０８に入力され、モニタ表示に利用される。
【０００９】
高周波電源１００からはパルス変調制御信号ＰＳのハイレベル期間にだけ高周波ｖが出力される。高周波電源１００は、一般に特性インピーダンス（例えば、５０Ω）に対して効率良く電力が供給できるように設計されるため、負荷のインピーダンス変動により高周波電源１００の出力端から負荷側を見たインピーダンス（以下、「負荷インピーダンス」という。）が特性インピーダンスに整合しない値になっている状態では、パルス変調制御信号ＰＳがハイレベルからローレベルに反転したタイミングで高周波ｖは直ちにゼロにならず、振動しながら減衰していく現象が生じる。
【００１０】
図１４は、図１５に示す回路構成で高周波電源Ｇからパルス出力される進行波電圧ｖfを計測した出力停止時の波形を示す図である。図１５に示す回路構成は、高周波電源Ｇに方向性結合器ＤＣ（特性インピーダンス５０Ωで設計されている）を介して反射係数Γが０．９９で位相ψが０°の負荷ＤＬを接続し、高周波電源Ｇから周波数１３．５６ＭＨｚの高周波電圧ｖoutをデューティ比５０％、周波数１０ｋＨｚ（周期１００μｓ）のパルス信号でパルス出力させる構成である。図１４の例では、パルス出力停止時に高周波電圧ｖoutの振動が凡そ２８μｓ持続することが分かる。
【００１１】
高周波ｖの出力停止時に高周波ｖが直ちにゼロにならず、振動状態が発生すると、プラズマ処理装置におけるプラズマ処理に悪影響を与えるので、図１３に示す高周波電源１００には、残留高周波除去回路１０７が設けられている。残留高周波除去回路１０７は、抵抗Ｒとスイッチング素子１０７ａの直列回路で構成され、ローパスフィルタ１０４の出力端に並列に接続されている。
【００１２】
主制御部１０８は、パルス変調制御信号ＰＳのローレベル期間にスイッチング素子１０７ａをオン動作させる制御信号を出力し、パルス変調制御信号ＰＳがローレベルになると、ローパスフィルタ１０４の出力端に流れている高周波ｖ（進行波と反射波の合成波）を、抵抗Ｒを介してグランドにバイパスさせ、負荷（プラズマ処理装置）に出力させないようにする。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１３−１３５１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
図１３に示される従来の高周波電源１００は、パルス出力制御で高周波ｖの出力を停止させるときに生じる振動を抑制するために、抵抗Ｒとスイッチング素子１０７ａの直列回路で構成される残留高周波除去回路１０７を設けているので、回路構成が複雑になっている。
【００１５】
また、パルス変調制御信号ＰＳのローレベルに同期して残留高周波除去回路１０７を高周波ｖのグランドへのバイパス回路として機能させる制御を必要とするので、主制御部１０８の制御も複雑である。
【００１６】
本発明は、上記の課題に鑑みてなされたものであって、従来の残留高周波除去回路のような回路を追加することなく、簡単な構成でパルス出力停止時における高周波電圧の振動を抑制することができる高周波電源を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明に係る高周波電源は、高周波電力を生成する高周波電力生成手段と、前記高周波電力生成手段で生成した前記高周波電力の負荷への出力を制御する出力制御手段と、を備えた高周波電源であって、前記高周波電力生成手段は、相互の位相差が変更可能な複数の高周波を生成する高周波生成手段と、前記高周波生成手段から出力される複数の高周波を、相互の位相差に基づく所定の割合で合成して負荷に出力する高周波合成手段と、を含み、前記出力制御手段は、前記高周波電力の前記負荷への出力停止タイミングになると、前記高周波生成手段に対して、前記位相差を第１の所定値から第２の所定値まで変化させる位相差制御を開始した後、前記複数の高周波の振幅をゼロに減少させるレベル制御を行って、前記出力停止タイミングから所定の時間の経過後に前記負荷に出力される高周波を停止させる、ことを特徴とする（請求項１）。
【００１８】
上記の高周波電源において、前記第１の所定値は、前記所定の割合を最大にする位相差であり、前記第２の所定値は、前記所定の割合を最小にする位相差であるとよい（請求項２）。
【００１９】
上記の高周波電源において、前記第１の所定値は０であり、前記第２の所定値はπまたは−πであるとよい（請求項３）。
【００２０】
上記の高周波電源において、前記出力制御手段は、前記位相差制御をした後、所定の遅延時間が経過してから前記レベル制御を開始するとよい（請求項４）。
【００２１】
上記の高周波電源において、パルス信号に基づいて前記複数の高周波を当該パルス信号のハイレベル期間若しくはローレベル期間にパルス出力させるパルス出力手段を更に備え、前記出力制御手段は、前記パルス信号のパルス出力停止に対応するレベル反転のタイミングで前記位相差制御を開始するとよい（請求項５）。
【００２２】
上記の高周波電源において、前記高周波生成手段は、第１の高周波と第２の高周波を生成し、前記出力制御手段は、前記位相差制御で前記第１の高周波に対する前記第２の高周波の位相差を０からπまで変化させるとよい（請求項６）。
【００２３】
上記の高周波電源において、複数の前記高周波生成手段を備えるとともに、各高周波電力生成手段から出力される複数の高周波電力を合成する第２の高周波合成手段を備え、前記出力制御手段は、前記出力停止タイミングになると、複数の前記高周波生成手段に対して、前記位相差制御を開始した後、前記レベル制御を行って、前記出力停止タイミングから所定の時間の経過後に前記負荷に出力される高周波を停止させるとよい（請求項７）。
【発明の効果】
【００２４】
本発明によれば、相互の位相差が変更可能な複数の高周波を生成する高周波生成手段と、高周波生成手段から出力される複数の高周波を、相互の位相差に基づく所定の割合で合成して負荷に出力する高周波合成手段とを設け、高周波合成手段から負荷に出力される高周波を停止する出力停止タイミングになると、複数の高周波の位相差をゼロからπまで変化させる位相差制御を開始した後、複数の高周波の振幅をゼロに減少させるレベル制御をするようにしたので、出力停止時に、負荷に出力されている高周波が振動しながら減衰するという現象を好適に抑制することができる。
【００２５】
特に、パルス信号に基づいて高周波合成手段から高周波をパルス出力する場合、各パルスのパルス出力停止に対応するレベル反転のタイミングで位相差制御を開始し、その位相差制御が終了した後、レベル制御を行うようにしたので、高周波の各パルス出力のパルス出力停止時に生じる振動現象を好適に抑制若しくは防止することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る高周波電源の内部構成を示すブロック図である。
【図２】ＤＣ−ＤＣ変換部を構成するＤＣ−ＤＣコンバータの回路例を示す図である。
【図３】ＤＣ−ＲＦ変換部の回路例を示す図である。
【図４】ＲＦ合成部を構成するハイブリッドの回路例を示す図である。
【図５】高周波信号生成部の内部構成と高周波信号の生成方法を示す図である。
【図６】高周波信号生成部から出力される２つの高周波信号を示す図である。
【図７】出力停止時の位相差制御に用いる特性とレベル制御に用いる特性の一例を示す図である。
【図８】本発明に係る高周波電源に接続される負荷が全反射のインピーダンスの場合に高周波電源からパルス出力される高周波電圧の出力停止時の波形を示す図である。
【図９】高周波生成部を２Ｎ個設け、各高周波生成部の出力を合成して負荷に出力する他の回路構成例を示す図である。
【図１０】高周波生成部を２Ｎ個設け、隣り合う２つの高周波生成部の出力を合成する構成を繰り返して１つの出力電力を負荷に出力する回路構成例を示す図である。
【図１１】高周波生成部を２個設け、両高周波生成部の出力を合成して負荷に出力する回路構成例を示す図である。
【図１２】高周波のパルス出力を示す波形図である。
【図１３】従来の高周波をパルス出力する高周波電源の回路ブロックの一例を示す図である。
【図１４】高周波電源からパルス出力される進行波電圧を計測した出力停止時の波形を示す図である。
【図１５】図１４の計測をするための測定系の構成を示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。特に、プラズマ処理システムに適用される高周波電源を例に説明する。
【００２８】
図１は、本発明に係る高周波電源の内部構成を示すブロック図である。
【００２９】
図１に示す高周波電源１は、後述するように、パルス出力停止時に高周波電圧のレベルを制御して当該高周波電圧が振動しながら停止する現象を抑制する機能を備える。高周波電源１は、高周波信号を生成し、その高周波信号をＤ級アンプからなるパワーアンプで増幅して出力する構成である。１個のパワーアンプではパルス出力停止時から数μｓの間に出力電圧のレベルを制御することは困難であるから、高周波電源１では、２個のパワーアンプと両パワーアンプの出力電力を合成する電力合成回路を設け、パルス出力停止時に２個のパワーアンプに入力される２つの高周波電圧ｖa，ｖbの位相差θと各高周波電圧ｖa，ｖbの各振幅Ａの２つのパラメータを制御することにより負荷に出力される高周波電圧ｖoutの振動を抑制するようにしている。
【００３０】
高周波電源１は、ＡＣ−ＤＣ変換部２、ＤＣ−ＤＣ変換部３、ＤＣ−ＲＦ変換部４、ＲＦ合成部５、フィルタ回路６、電力検出部１０、ＰＷＭ信号生成部７、高周波信号生成部８及び制御部９を含む構成である。ＤＣ−ＲＦ変換部４とＲＦ合成部５を含む部分は負荷に高周波電力を出力する高周波生成部Ｕを構成している。ＤＣ−ＲＦ変換部４には同一構成の２つのＤＣ−ＲＦ変換部４Ａ，４Ｂが設けられ、第１のＤＣ−ＲＦ変換部４Ａから出力される電力ＰAと第２のＤＣ−ＲＦ変換部４Ｂから出力される電力ＰBがＲＦ合成部５で合成されて高周波電源１の出力端に接続される負荷（プラズマ処理装置。図示省略）に出力される。
【００３１】
ＡＣ−ＤＣ変換部２は、商用電源からＤＣ−ＤＣ変換部３への入力電圧（直流電圧）Ｖccを生成する回路ブロックである。ＡＣ−ＤＣ変換部２は、例えば、４個の半導体整流素子をブリッジ接続した整流回路で商用電源から入力される商用電圧を整流し、平滑回路で整流後のレベルを平滑化して直流電圧Ｖccを生成する周知の電源回路で構成される。
【００３２】
ＤＣ−ＤＣ変換部３は、ＡＣ−ＤＣ変換部２から入力される直流電圧Ｖccを任意の電圧値の直流電圧Ｖdcに変換してＤＣ−ＲＦ変換部４に入力する回路ブロックである。ＤＣ−ＤＣ変換部３は、出力電圧Ｖdcを変化させることにより高周波電源１が出力する進行波電力Ｐfを制御する機能を果たす。
【００３３】
ＤＣ−ＤＣ変換部３は、例えば、図２に示す、インバータに整流回路を組み合わせた周知のＤＣ−ＤＣコンバータで構成される。図２の回路例は、４個の半導体スイッチ素子ＱAをブリッジ接続したブリッジ回路からなるインバータ３０１にトランスＴ１を介して整流回路３０２を接続した回路である。整流回路３０２は、４個の半導体整流素子ＤAをブリッジ接続し、その一対の出力端に平滑用のコンデンサＣを並列に接続した回路である。整流回路３０２の一対の出力端は、ＤＣ−ＤＣ変換部３の出力端ａ，ａ’にそれぞれ接続されている。半導体スイッチ素子ＱAには、バイポーラトランジスタ、電界効果型トランジスタ、ＩＧＢＴ等が用いられ、半導体整流素子ＤAにはダイオードが用いられる。
【００３４】
ＤＣ−ＤＣ変換部３では、ＰＷＭ信号生成部７によって生成されるＰＷＭ信号ＳPWMでインバータ３０１の４個の半導体スイッチ素子ＱAのオン・オフ動作が制御されることにより、ＤＣ−ＤＣ変換部３の出力端ａ，ａ’から出力される直流電圧Ｖdcのレベルが制御される。
【００３５】
ＤＣ−ＲＦ変換部４は、ＤＣ−ＤＣ変換部３から入力される直流電力を予め設定された高周波電力に変換する回路ブロックである。高周波電力の周波数は、２．０ＭＨｚや１３．５６ＭＨｚなどのプラズマ処理用に規定された周波数である。ＤＣ−ＲＦ変換部４内には同一構成の２つのＤＣ−ＲＦ変換部４Ａ，４Ｂが設けられている。
【００３６】
第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂは、図３に示すハーフ・ブリッジ型のＤ級アンプで構成される。同図に示すＤ級アンプは、一対の電源端子ｂ，ｂ’の間に２つの同一タイプの半導体スイッチ素子ＱBの直列回路を接続し、２つの半導体スイッチ素子ＱBの接続点ｎと出力端子ｃとの間に出力回路４０１を接続した構成である。出力回路４０１は、直流カット用のコンデンサと、コンデンサとリアクトルのＬ型回路とを縦属接続したフィルタ回路である。トランスＴ２は、一対の半導体スイッチ素子ＱBの駆動を行うドライブ回路を構成している。トランスＴ２は、一次巻線に高周波電圧ｖが入力され、一方の二次巻線（図３では上側の二次巻線）から高周波電圧ｖと同相の高周波電圧ｖ’を出力し、他方の二次巻線（図３では下側の二次巻線）から高周波電圧ｖと逆相の高周波電圧−ｖ’を出力する。高周波電圧ｖ’は一方の半導体スイッチ素子ＱB（図３では上側の半導体スイッチ素子ＱB）に入力され、高周波電圧−ｖ’は他方の半導体スイッチ素子ＱB（図３では下側の半導体スイッチ素子ＱB）に入力される。トランスＴ２の一次巻線に入力される高周波電圧ｖは、２．０ＭＨｚや１３．５６ＭＨｚなどのプラズマ処理用に規定された周波数ｆの正弦波電圧である。
【００３７】
第１のＤＣ−ＲＦ変換部４Ａの電源端子ｂと電源端子ｂ'は、それぞれ第２のＤＣ−ＲＦ変換部４Ｂの電源端子ｂと電源端子ｂ'に接続され、電源端子ｂと電源端子ｂ’の間にＤＣ−ＤＣ変換部３の出力端子ａ，ａ'から出力される直流電圧Ｖdcが供給される。一対の半導体スイッチ素子ＱBにはＮチャネル型のＭＯＳＦＥＴが用いられるが、バイポーラトランジスタ等の他の種類のトランジスタを用いることができる。また、一対の半導体スイッチ素子ＱBをＮチャネル型とＰチャネル型を組み合わせたコンプリメンタリ型にしてもよい。この場合は、トランスＴ２の二次巻線は一つでよく、高周波電圧ｖ’をそれぞれＮチャネル型のＭＯＳＦＥＴとＰチャネル型のＭＯＳＦＥＴのゲートに入力すればよい。
【００３８】
第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの各トランスＴ２の一次巻線に入力される高周波電圧ｖa，ｖb（添え字のａ，ｂはそれぞれ第１ＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂに対応することを示す。以下、同じ。）は、高周波信号生成部８で生成される。高周波信号生成部８は、ｖa＝Ａ・sin(２πｆ・ｔ＋φa)、ｖb＝Ａ・sin(２πｆ・ｔ＋φb)で表わされる高周波電圧ｖa，ｖbを生成する。高周波電圧ｖaの初期位相φaはゼロに固定されており、高周波電圧ｖbの初期位相φbは可変である。高周波信号生成部８は、制御部９から入力される位相差θ=φb−φaの情報に基づいて高周波電圧ｖbの初期位相φb（＝θ）を変化させる。位相差θの変化のさせ方については後述する。なお、初期位相φbをゼロに固定して、初期位相φaを可変としてもよいし、初期位相φa、φbとも可変としてもよい。例えば、初期位相φaを０°から−９０°まで変更可能とし、初期位相φbを０°から９０°まで変更可能として、位相差θ＝９０°の場合はφa＝−４５°、φb＝４５°を設定するようにしてもよい。
【００３９】
第１のＤＣ−ＲＦ変換部４Ａでは、高周波電圧ｖa＝Ａ・sin(ω・ｔ)がトランスＴ２の一次巻線に入力されると、トランスＴ２の一方の二次巻線から同相の高周波電圧ｖa’＝Ａ’・sin(ω・ｔ)が出力され、トランスＴ２の他方の二次巻線から逆相の高周波電圧−ｖa’＝−Ａ’・sin(ω・ｔ)が出力される。同相の高周波電圧ｖa’は、一方の半導体スイッチ素子ＱB（図３では上側の半導体スイッチ素子ＱB）に入力され、逆相の高周波電圧−ｖa’は、他方の半導体スイッチ素子ＱB（図３では下側の半導体スイッチ素子ＱB）に入力される。２つの半導体スイッチ素子ＱBは、Ｎチャネル型ＭＯＳＦＥＴであるから、一方の半導体スイッチ素子ＱBは、高周波電圧ｖa’のハイレベル期間にオン動作をし、他方の半導体スイッチ素子ＱBは、高周波電圧−ｖa’のハイレベル期間にオン動作をする。すなわち、２つの半導体スイッチ素子ＱBは、高周波電圧ｖa’の半周期毎に交互にオン・オフ動作を繰り返す。
【００４０】
２つの半導体スイッチ素子ＱBが交互にオン・オフ動作を繰り返すことによって接続点ｎの電圧ｖnはｖa’＞０の期間に「Ｖdc」となり、ｖa’≦０の期間に接地レベルとなるように矩形波状に変化し、その矩形波が出力回路４０１で直流分とスイッチングノイズが除去されて出力端子ｃ，ｃ’から高周波電圧ｖaを増幅した高周波電圧ｖPA＝Ｖ・sin(ω・ｔ)が出力される。
【００４１】
第２のＤＣ−ＲＦ変換部４Ｂでは、入力される高周波電圧ｖbが高周波電圧ｖaに対して位相差θを有する高周波電圧ｖPB＝Ｖ・sin(ω・ｔ＋θ)となる点が異なるだけで、上述した第１のＤＣ−ＲＦ変換部４Ａと同様の動作を行う。
【００４２】
なお、本実施形態では、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂをハーフ・ブリッジ型のアンプで構成しているが、フル・ブリッジ型やプッシュ・プル型のアンプで構成してもよい。
【００４３】
ＲＦ合成部５は、ＤＣ−ＲＦ変換部４から出力される２つの高周波電力ＰA，ＰBを合成する回路ブロックである。ＲＦ合成部５は、例えば、図４に示す伝送トランスＴ３と抵抗Ｒとからなるハイブリッド回路によって構成される。ハイブリッド回路は、１つのサム・ポートＮSと２つの入力ポートＮA，ＮBを有し、入力ポートＮAに入力される交流電圧と入力ポートＮBに入力される交流電圧に位相差があると、入力電力のうち位相差に応じた一部の電力を抵抗Ｒで熱消費し、残りの電力を出力する機能を有する。
【００４４】
図４に示すように、第１のＤＣ−ＲＦ変換部４Ａから出力される高周波電圧ｖPAは、一方の入力ポートＮAに入力され、第２のＤＣ−ＲＦ変換部４Ｂから出力される高周波電圧ｖPBは、他方の入力ポートＮBに入力され、サム・ポートＮSから高周波電圧ｖPCが出力される。
【００４５】
サム・ポートＮSに接続される負荷のインピーダンスが「Ｒo／２」の場合（ＲＦ合成部５と負荷とがインピーダンス整合をしている場合）のサム・ポートＮSから出力される高周波電流ｉPCと高周波電圧ｖPCは、高周波電圧ｖPA，ｖPBをそれぞれｖPA＝Ｖ・sin(ω・ｔ)、ｖPB＝Ｖ・sin(ω・ｔ＋θ)とすると、下記のようになる。
【００４６】
抵抗Ｒの両端の電圧ｖRは、
ｖR＝ｖPA−ｖPB＝Ｖ・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]  …（１）
であり、入力ポートＮA，ＮBから伝送トランスＴ３に流れ込む電流ｉA，ｉBと抵抗Ｒを流れる電流ｉRは、
ｉA＝ｖPA／Ｒo＝Ｖ・sin(ω・ｔ)／Ｒo…（２）
ｉB＝ｖPB／Ｒo＝Ｖ・sin(ω・ｔ＋θ)／Ｒo…（３）
ｉR＝ｖR／（２・Ｒo）
＝Ｖ・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]／（２・Ｒo）…（４）
である。
【００４７】
従って、伝送トランスＴ３の一次巻線と二次巻線に流れる電流ｉLA，ｉLBは、
ｉLA＝ｉA−ｉR＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／（２・Ｒo）…（５）
ｉLB＝ｉB＋ｉR＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／（２・Ｒo）…（６）
で表わされ、サム・ポートＮSから出力される高周波電流ｉPCと高周波電圧ｖPCは、
ｉPC＝ｉLA＋ｉL2＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／Ｒo…（７）
ｖPC＝ｉPC・（Ｒo／２）
＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／２
＝Ｖ・[sin｛(ω・ｔ＋θ／２)−θ／２｝＋sin｛(ω・ｔ＋θ／２)＋θ／２｝]／２
＝Ｖ・[sin(ω・ｔ＋θ／２)・cos(θ／２)−cos(ω・ｔ＋θ／２)・sin(θ／２)
＋sin(ω・ｔ＋θ／２)・cos(θ／２)＋cos(ω・ｔ＋θ／２)・sin(θ／２)]／２
＝Ｖ・cos(θ／２)・sin(ω・ｔ+θ／２)…（８）
となる。
【００４８】
（８）式で示されるように、ＲＦ合成部５から出力される高周波電圧ｖPCのレベルは、位相差θによって変化する。その変化はcos(θ／２)の関数で表わされるから、位相差θをゼロから±π（±１８０［deg］）まで単調に変化させると、高周波電圧ｖPCのレベルが単調減少することが分かる。なお、θ＝０では、ｖPC＝Ｖ・sin(ω・ｔ)＝ｖPA＝ｖPBとなり、θ＝±１８０［deg］では、ｖPC＝０となる。
【００４９】
なお、上記の説明は、サム・ポートＮSに接続される負荷のインピーダンスが「Ｒo／２」の場合の例であるが、サム・ポートＮSに接続される負荷のインピーダンスが「Ｒo／２」ではない場合でも同様の傾向があり、位相差θをゼロから±π（±１８０［deg］）の範囲で変化させることにより、出力電圧ｖPCのレベルを「Ｖ」からゼロまで単調に減少させることができる。
【００５０】
ＲＦ合成部５は、ハイブリッド回路と同様の機能を果たすものであれば、他の回路であってもよい。例えば、特開２００８−２８９２３号公報に記載の高周波電力合成器や実開平４−４８７１５号公報に記載の出力合成回路を用いることができる。
【００５１】
フィルタ回路６は、例えば、２つのコンデンサと１つのリアクトルのπ型回路で構成されるローパスフィルタ（ＬＰＦ）である。フィルタ回路６は、ＲＦ合成部５から出力される高周波電圧ｖPC及び高周波電流ｉPCの高調波を除去して基本波成分を負荷側に出力する機能を果たす。なお、フィルタ回路６は、ローパスフィルタ（ＬＰＦ）であれば、コンデンサとリアクトルのπ型回路に限定されるものではない。
【００５２】
電力検出部１０は、高周波電源１が出力する進行波電力Ｐfを検出するものである。電力検出部１０は、方向性結合器を含み、その方向性結合器から高周波電圧ｖoutに含まれる進行波電圧ｖfと反射波電圧ｖrを検出する。そして、電力検出部１０は、進行波電圧ｖfを進行波電力Ｐfに変換して制御部９に出力する。
【００５３】
ＰＷＭ信号生成部７は、三角波比較法によりＤＣ−ＤＣ変換部３の駆動を制御するＰＷＭ信号ＳPWMを生成し、そのＰＷＭ信号ＳPWMをＤＣ−ＤＣ変換部３に出力する。ＰＷＭ信号生成部７は、例えば、ダイレクト・ディジタル・シンセサイザー（Direct Digital Synthesizer）で構成されるキャリア信号発生回路と、コンパレータ等のレベル比較器で構成されるＰＷＭ信号生成回路を含む。ＰＷＭ信号生成部７は、例えば、キャリア信号発生回路で発生した鋸波のキャリア信号Ｃcと制御部９から入力される制御指令値Ｃoのレベルをレベル比較器で比較してＣc≦Ｃoの期間をパルス幅とするＰＷＭ信号ＳPWMを生成する。
【００５４】
高周波信号生成部８は、第１のＤＣ−ＲＦ変換部４Ａ内の半導体スイッチ素子ＱBの駆動を制御する高周波電圧ｖaと第２のＤＣ−ＲＦ変換部４Ｂ内の半導体スイッチ素子ＱBの駆動を制御する高周波電圧ｖbを生成し、高周波電圧ｖaを第１のＤＣ−ＲＦ変換部４Ａに出力し、高周波電圧ｖbを第２のＤＣ−ＲＦ変換部４Ｂに出力する。
【００５５】
高周波信号生成部８は、制御部９から入力される振幅Ａ、周波数ｆ、位相差θに基づいて高周波電圧ｖa，ｖbを生成して出力する。後述する制御部９は、出力制御信号Ｓcに基づいて、位相差θおよび振幅Ａを変化させる。出力制御信号Ｓcは、高周波電圧ｖa，ｖbよりも周波数の低い（周期の長い）所定の周波数でデューティ比が５０％のパルス信号であり、高周波信号生成部８が生成する高周波電圧ｖa，ｖbをパルス出力させるためのものである。制御部９は、出力制御信号Ｓcのハイレベル期間に振幅Ａを所定の値とし、ローレベル期間に振幅Ａを０にする。出力制御信号Ｓcのローレベル期間に振幅Ａが０になるので、高周波信号生成部８から出力される高周波電圧ｖa，ｖbは０になり、パルス出力になる。ただし、本実施形態では、後述する様に、出力制御信号Ｓcがハイレベル期間からローレベル期間に切り替わるときにすぐに振幅Ａを０にするのではなく、高周波電圧ｖa，ｖbの位相差を制御する位相差制御を行った後に、振幅Ａを０にするレベル制御を行う。出力制御信号Ｓcの周波数が、例えば、１０ｋＨｚの場合、高周波信号生成部８は、高周波電圧ｖa，ｖbを１００μ秒間隔で５０μ秒間だけパルス出力する。なお、出力制御信号Ｓcのデューティ比は５０％に限定されるものではなく、任意の値に設定することができる。
【００５６】
高周波信号生成部８には、図５に示すように、正弦波の高周波電圧ｖaを発生する第１の高周波発生回路８ａと、制御部９から入力される位相差θを用いて高周波電圧ｖaに対して位相差θを有する正弦波の高周波電圧ｖbを発生する第２の高周波発生回路８ｂと、が含まれる。第１の高周波発生回路８ａ及び第２の高周波発生回路８ｂもダイレクト・ディジタル・シンセサイザーで構成される。
【００５７】
第１の高周波発生回路８ａには、高周波電圧ｖaの振幅Ａ、周波数ｆ及び初期位相φa（＝０）の情報が制御部９から入力される。周波数ｆは、上述したようにプラズマ処理システムに規定された２．０ＭＨｚ、１３．５６ＭＨｚ等の周波数である。初期位相φaは任意の値に設定可能であるが、本実施形態では、「０」に設定されている。第２の高周波発生回路８ｂにも高周波電圧ｖbの振幅Ａ、周波数ｆ及び初期位相φbの情報が入力されるが、θ＝φb−φa、φa＝０より、制御部９から出力される位相値θが初期位相φbの情報として入力される。φa≠０に設定した場合は、制御部９から出力される位相差θに初期位相φaを加算した値（θ＋φa）が初期位相φbの情報として入力される。振幅Ａ及び周波数ｆの情報は、第１の高周波発生回路８ａに入力される振幅Ａ及び周波数ｆの情報と同一である。
【００５８】
第１の高周波発生回路８ａは、振幅Ａ、周波数ｆ及び初期位相φaの情報を用いてＡ・sin(２πｆ・ｔ)で表わされる高周波電圧ｖa（ディジタル信号。図６のｖa参照）を発生する。同様に、第２の正弦波発生回路８ｂは、振幅Ａ、周波数ｆ及び制御指令値θの情報を用いてＡ・sin(２πｆ・ｔ＋θ)で表わされる高周波電圧ｖb（ディジタル信号。図６のｖb参照）を発生する。
【００５９】
制御部９は、高周波電源１が出力する進行波電力Ｐfと、第１，第２の高周波発生回路８ａ，８ｂで生成される２つの高周波電圧ｖa，ｖbを制御するとともに、高周波電圧ｖPA，ｖPBのパルス出力を制御する回路ブロックである。制御部９は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を備えるマイクロコンピュータによって構成される。ＣＰＵがＲＯＭに記憶された所定の制御プログラムを実行することにより、高周波電源１が出力する進行波電力Ｐf、２つの高周波電圧ｖa，ｖbの位相差θおよび振幅Ａ、出力制御信号Ｓcの周期等が制御される。
【００６０】
制御部９は、高周波電源１から負荷に出力される高周波電力（進行波電力Ｐf）を制御する。従って、制御部９には、制御目標の目標出力電力Ｐfsが入力される。ユーザは、目標出力電力Ｐfsを、入力装置（図示省略）を操作して手動で入力したり、予め設定したプログラムにより自動で入力させたりすることができる。
【００６１】
制御部９は、電力検出部１０から入力される進行波電力Ｐfの検出値と目標出力電力Ｐfsの偏差ΔＰ（＝Ｐfs−Ｐf）を演算し、その偏差ΔＰに基づいて当該偏差ΔＰをゼロにするための制御指令値Ｃoを生成して、ＰＷＭ信号生成部７に出力する。ＰＷＭ信号生成部７は、制御指令値Ｃoに基づいてＰＷＭ信号ＳPWMを生成し、ＤＣ−ＤＣ変換部３に出力する。ＤＣ−ＤＣ変換部３は、ＰＷＭ信号ＳPWMに基づいて出力電圧Ｖdcを調整することで、進行波電力Ｐfを制御する。これにより、進行波電力Ｐfが目標出力電力Ｐfsになるように、フィードバック制御される。
【００６２】
本実施形態に係る高周波電源１は、ＲＦ合成部５からパルス出力される高周波電圧ｖPCの出力停止時の制御方法に特徴を有する。以下では、高周波電圧ｖPCの出力停止時の制御内容について説明する。
【００６３】
本発明に係る高周波電源１では、出力制御信号ＳCの各パルスの立下りタイミングｔLに同期して直ちに第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの駆動を停止してＲＦ合成部５から出力される高周波電圧ｖPCを停止させるのではなく、位相差θを０から−１８０［ｄｅｇ］まで単調に減少させる位相差制御を行ってＲＦ合成部５から出力されている高周波電圧ｖPCのレベルを減少させた後、高周波信号生成部８から出力される高周波電圧ｖa，ｖbの各振幅Ａを減少させることで、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂから出力される高周波電圧ｖPA，ｖPBの各レベルＶを０まで単調に減少させるレベル制御を行って、高周波電圧ｖPCの出力を停止させる。
【００６４】
図７は、出力停止時の位相差制御に用いる特性とレベル制御に用いる特性の一例を示す図である。
【００６５】
図７の横軸は経過時間を示し、左側の縦軸は高周波電圧ｖa，ｖbの各振幅Ａを示し、右側の縦軸は位相差θを示している。タイミングｔLは、出力制御信号ＳCの各パルスの立下りタイミングであり、横軸の経過時間の基準時点（時刻０の時点）となっている。実線で示す特性（イ）は位相差θの制御特性であり、点線で示す特性（ロ）は、高周波電圧ｖa，ｖbの各振幅Ａの制御特性である。
【００６６】
実線で示す位相差制御特性（イ）は、出力制御信号ＳCの立下りタイミングｔLから数μ秒以内の時間（図７では凡そ２μ秒）で位相差θを０［deg］から−１８０［deg］まで単調に減少させる場合の特性である。点線で示すレベル制御特性（ロ）は、位相差制御が終了した後の数μ秒（図７では凡そ２μ秒）遅れた所定のタイミングｔDで高周波電圧ｖa，ｖbの各振幅Ａを急速に(図７では凡そ１μ秒経過後に）ゼロに減少させる特性である。なお、位相差制御特性（イ）では位相差θを０［deg］から−１８０［deg］まで単調に減少させているが、位相差制御特性を０［deg］から＋１８０［deg］まで単調に増加させる特性としてもよい。
【００６７】
上述したように、位相差θを０［deg］から−１８０［deg］まで単調に減少させると、ＲＦ合成部５から出力されている高周波電圧ｖPCのレベルは、「Ｖ」から０に単調に減少する。従って、図７に示す特性によれば、出力制御信号ＳCの各パルスの立下りタイミングｔLに同期して所定の時間だけ（図７の例では凡そ２μ秒だけ）位相差制御により高周波電圧ｖPCのレベルを「Ｖ」から０に減少させた後、所定のタイミングｔD（図７の例では凡そ２μ秒遅れたタイミング）でレベル制御により第１，第２の高周波信号発生回路８ａ，８ｂでの高周波電圧ｖa，ｖbの出力を停止させて（すなわち、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂでの高周波電圧ｖPA，ｖPBの出力を停止させて）、立下りタイミングｔLから所定の時間ＴE（図７の例では、凡そ５μ秒）が経過した時点ｔEで高周波電圧ｖPCの出力を完全に停止させる制御が行われる。
【００６８】
図７の位相差制御特性（イ）とレベル制御特性（ロ）は、一例であって、高周波電圧ｖa，ｖbの各振幅Ａと位相差θを減少させる時間や波形は、それぞれ単調に減少する波形で、位相差制御を開始した後にレベル制御を開始する関係を満たすものであれば、任意に設定することができる。また、図７では、高周波電圧ｖa，ｖbの各振幅Ａと位相差θを連続的に減少させているが、ステップ状に多段階に減少させるものでもよい。
【００６９】
制御部９は、高周波信号生成部８に出力する出力制御信号Ｓcがローレベルに反転するタイミングｔLに同期して、高周波信号生成部８に出力する位相差θの情報を図７の実線で示す位相差制御特性（イ）で０から−１８０［deg］まで減少させ、その後は、出力制御信号Ｓcが次にハイレベルになるまで、θ＝−１８０［deg］を保持する。そして、出力制御信号Ｓcが次にハイレベルになると、高周波信号生成部８に出力する位相差θをθ＝０［deg］に変更する。
【００７０】
また、制御部９は、タイミングｔLから予め設定された時間ＴDだけ遅れたタイミングｔDで高周波信号生成部８に出力する高周波電圧ｖa，ｖbの振幅Ａの情報を図７の点線で示すレベル制御特性（ロ）で０になるまで減少させ、その後は、出力制御信号Ｓcが次にハイレベルになるまで、Ａ＝０を保持する。そして、出力制御信号Ｓcが次にハイレベルになると、高周波信号生成部８に出力する振幅Ａを所定の値に変更する。
【００７１】
図８は、図１５に示す回路構成の高周波電源Ｇに本実施形態に係る高周波電源１を用いた場合の進行波電圧を計測した波形を示す図である。測定条件は、図１４の場合と同様で、負荷ＤＬは反射係数Γが０．９９で位相ψが０°の全反射負荷であり、高周波電源Ｇの出力周波数は１３．５６ＭＨｚ、出力制御信号Ｓcはデューティ比５０％、周波数１０ｋＨｚ（周期１００μｓ）のパルス信号である。
【００７２】
従来の高周波電源（上記の位相差制御とレベル制御をしない場合）では、図１４に示したように、高周波電源Ｇから出力される高周波電圧ｖoutには、出力制御信号Ｓcの各パルスがローレベルに反転するタイミングｔLから凡そ２８μｓに亘って振動しながら減衰する現象が生じたが、本実施形態に係る高周波電源１を用いた場合（上記の位相差制御とレベル制御をした場合）は、図８に示されるように、タイミングｔLからの振動現象を凡そ８μｓに大幅に短縮できることが分かった。
【００７３】
また、従来の高周波電源では、タイミングｔLから高周波電圧ｖoutが振動しながら減衰する包絡線の波形が先窄まりに湾曲した三角形状となるが、本実施形態に係る高周波電源１では、タイミングｔLから凡そ２μｓ後に高周波電圧ｖoutのレベルが凡そ１／１０に急減した後、そのレベルで振動が凡そ６μｓ生じる波形となっており、包絡線の波形で見れば、振動現象は生じないと見なせるレベルになることが分かった。
【００７４】
以上のように、本実施形態に係る高周波電源１によれば、ＤＣ−ＲＦ変換部４に第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂを設けるとともに、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの高周波電力ＰA，ＰBを合成するＲＦ合成部５を設け、ＲＦ合成部５からパルス出力される高周波ＰCを停止するとき、各パルス出力の出力停止時（ｔ＝０）から所定の時間が経過するまで第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂに入力される高周波電圧ｖa，ｖbの位相差θを０［deg］から−１８０［deg］まで単調減少させてＲＦ合成部５から出力される高周波電圧ｖPCのレベルを減少させた後、高周波電圧ｖa，ｖbの各振幅Ａを単調に減少させてＲＦ合成部５からの高周波電圧ｖPCの出力を完全に停止させるようにしたので、各パルス出力の出力停止時に、負荷に出力されている高周波電圧ｖout及び高周波電流ｉoutが振動しながら減衰するという現象を好適に抑制することができる。
【００７５】
上記実施形態では、図７で位相差制御が終了すると、その状態を数μｓ保持した後にレベル制御を開始していたが、位相差制御が終了すると同時に、または、終了する直前にレベル制御を開始するようにしてもよい。これらの場合でも、レベル制御を開始するときには、位相差制御によって出力が低下しているので、パルス出力停止時における振動現象の抑制効果を奏することができる。
【００７６】
上記実施形態では、位相差制御において、位相差θを０［deg］から−１８０［deg］まで減少（または、１８０［deg］まで増加）させる場合について説明したが、これに限られない。位相差θが±１８０［deg］に近づけば出力は低下する。出力が例えば１０％に低下（９０％減）したところで位相差制御を停止して、レベル制御を行うようにしてもよい。つまり、位相差θを±１８０［deg］に変化させることに限定されず、所定の値（例えば、±１７０［deg］）まで変化させるようにしてもよい。
【００７７】
上記実施形態では、ＲＦ合成部５を図４に示すハイブリッド回路とした場合について説明したので、位相差制御において、位相差θをゼロから±π（±１８０［deg］）に変化させているが、これに限られない。位相差制御における位相差θの変化は、ＲＦ合成部５の構成によって異なる。位相差制御においては、高周波電圧ｖPCが減少するように位相差θを変化させればよい。
【００７８】
上記実施形態では、高周波生成部Ｕを１個だけ設ける構成だったが、図９に示すように、高周波生成部Ｕを複数個設け、各高周波生成部Ｕの出力電力を１つのＲＦ合成部５’で合成する構成にしてもよい。高周波生成部Ｕを２Ｎ個設ける構成では、図１０に示すように、（２Ｎ−１）個のＲＦ合成部５’を、隣り合う２つの高周波生成部Ｕの出力電力を合成し、更に隣り合う２つの出力電力を合成する構成を繰り返して１つの出力電圧ｖPCFを出力するように結合する構成でもよい。
【００７９】
図１１は、高周波生成部Ｕを２個設け、各高周波生成部Ｕの出力電力をＲＦ合成部で合成する構成にした場合の構成例を示す図である。
【００８０】
図１１の回路構成では、各高周波生成部Ｕ内の第１のＤＣ−ＲＦ変換部４Ａに高周波信号生成部８からそれぞれ高周波電圧ｖa＝Ａ・sin(ω・t)が入力され、各高周波生成部Ｕ内の第２のＤＣ−ＲＦ変換部４Ｂに高周波信号生成部８からそれぞれ高周波電圧ｖb＝Ａ・sin(ω・t＋θ)が入力される。一方の高周波生成部Ｕ（図１１では上段の高周波生成部Ｕ）から出力される出力電圧と他方の高周波生成部Ｕ（図１１では下段の高周波生成部Ｕ）から出力される出力電圧とは同一（位相およびレベルが同一）となり、両出力電圧を「ｖPC」とし、ＲＦ合成部５’の回路構成をＲＦ合成部５と同じ構成（図４）にした場合、ＲＦ合成部５’の出力電圧を「ｖPCF」と表記すると、出力電圧ｖPCFは、（８）式より、
ｖPCF＝ｖPC＝Ｖ・cos(θ／２)・sin(ω・ｔ+θ／２)
で表され、位相差θを０［deg］から−１８０［deg］まで減少させると、出力電圧ｖPCFのレベルが「Ｖ」からゼロに単調に減少する。
【００８１】
図１１に示す構成でも図１に示す構成と同様に、出力電圧ｖoutの出力停止時に発生する振動現象を防止若しくは抑制する効果を奏する。高周波生成部Ｕを３個以上設ける場合も同様である。
【００８２】
上記のように、本発明は、２つの高周波電力を合成する高周波生成部Ｕを備え、負荷にパルス出力している高周波電圧を停止するときに、高周波生成部Ｕに入力する２つの高周波電圧の位相差を０［deg］から−１８０［deg］に変化させた後、２つの高周波電圧のレベルをゼロに漸減させる処理をすることによってパルス出力の各出力停止時に発生する振動現象を抑制若しくは防止することを要旨とするから、プラズマ処理システム用の高周波電源に限定されるものではない。
【００８３】
また、本発明は、高周波電圧をパルス出力させる場合だけでなく、連続出力させる場合の出力停止時にも適用でき、周波数帯もプラズマ処理システムに適用される周波数帯に限定されるものではなく任意の周波数帯に適用できる。
【００８４】
また、上記実施形態では、ＤＣ−ＲＦ変換部４Ａ，４Ｂとしてフル・ブリッジ回路構成のパワーアンプについて説明したが、ハーフ・ブリッジ回路やプッシュ・プル回路や１個の半導体スイッチ素子でスイッチングを行う回路構成等の他のタイプのスイッチングアンプを用いることができる。また、本発明は、リニアアンプを用いて高周波電力を生成する回路構成でも適用することができる。
【００８５】
上記実施形態では、負荷に出力される高周波電圧ｖoutの波形を正弦波形としたが、台形波やデッドタイムを有する矩形波でもよい。
【符号の説明】
【００８６】
１  高周波電源
２  ＡＣ−ＤＣ変換部
３  ＤＣ−ＤＣ変換部
４  ＤＣ−ＲＦ変換部（高周波生成手段）
４Ａ  第１のＤＣ−ＲＦ変換部（高周波生成手段）
４Ｂ  第２のＤＣ−ＲＦ変換部（高周波生成手段）
４０１  ローパスフィルタ
５  ＲＦ合成部（高周波合成手段）
５’  ＲＦ合成部（第２の高周波合成手段）
６  フィルタ回路
７  ＰＷＭ信号生成部
８  高周波信号生成部（高周波生成手段）
８ａ  第１の高周波発生回路
８ｂ  第２の高周波発生回路
９  制御部（出力制御手段、パルス出力手段）
Ｔ１，Ｔ２  トランス
Ｒ  抵抗
Ｕ  高周波生成部（高周波電力生成手段）
【図１】
0006474985.tif 000002
【図２】
0006474985.tif 000003
【図３】
0006474985.tif 000004
【図４】
0006474985.tif 000005
【図５】
0006474985.tif 000006
【図６】
0006474985.tif 000007
【図７】
0006474985.tif 000008
【図８】
0006474985.tif 000009
【図９】
0006474985.tif 000010
【図１０】
0006474985.tif 000011
【図１１】
0006474985.tif 000012
【図１２】
0006474985.tif 000013
【図１３】
0006474985.tif 000014
【図１４】
0006474985.tif 000015
【図１５】
0006474985.tif 000016