(57)【特許請求の範囲】
【請求項１】
半導体素子であって、
第１の面及び第２の面を有する基板と、
前記基板の前記第１の面の上に配設される第１の活性層と、
前記第１の活性層上に配設される第２の活性層であって、２次元電子ガス層が前記第１の活性層と前記第２の活性層との間に生じるように、前記第１の活性層よりも高いバンドギャップを有する、第２の活性層と、
前記第１の活性層及び前記第２の活性層並びに前記２次元電子ガス層を通り、前記基板へと延在する少なくとも１つのトレンチと、
前記トレンチを裏張りする導電材料と、
前記第２の活性層上に配設される第１の電極と、
前記基板の前記第２の面上に配設される第２の電極と、を備え、
前記第１の活性層及び前記第２の活性層並びに前記２次元電子ガス層を通り、前記基板へと延在する一対のトレンチを更に備え、前記トレンチの各々が、導電材料で裏張りされる、半導体素子。
【請求項２】
前記第１の活性層が、エピタキシャル層を含む、請求項１に記載の半導体素子。
【請求項３】
前記第２の活性層上に配設される第３の電極を更に備え、前記第１の電極、前記第２の電極、及び前記第３の電極が、それぞれ、ソース、ドレイン、及びゲート電極である、請求項１に記載の半導体素子。
【請求項４】
前記第１の電極が、ショットキー接触である、請求項１に記載の半導体素子。
【請求項５】
前記第２の電極が、オーミック接触である、請求項４に記載の半導体素子。
【請求項６】
前記第１の活性層が、ＩＩＩ族窒化物半導体材料を含む、請求項１に記載の半導体素子。
【請求項７】
前記第１の活性層が、ＧａＮを含む、請求項６に記載の半導体素子。
【請求項８】
前記第２の活性層が、ＩＩＩ族窒化物半導体材料を含む、請求項１に記載の半導体素子。
【請求項９】
前記第２の活性層がＡｌＸＧａ１−ＸＮを含み、式中、０＜Ｘ＜１である、請求項８に記載の半導体素子。
【請求項１０】
前記第２の活性層の上に配設される一対の第３の電極を更に備え、前記第１の電極が、前記第３の電極の各々の間に位置する、請求項１に記載の半導体素子。
【請求項１１】
前記第３の電極の各々と前記第２の活性層との間に配設される誘電体層を更に備える、請求項１０に記載の半導体素子。
【請求項１２】
前記第３の電極が、ショットキー電極である、請求項１０に記載の半導体素子。
【請求項１３】
前記トレンチを充填するパッシベーション材料を更に含む、請求項１に記載の半導体素子。
【請求項１４】
前記トレンチを充填し、かつ前記ショットキー電極を被覆するパッシベーション材料を更に含む、請求項１２に記載の半導体素子。
【請求項１５】
半導体素子を形成する方法であって、
第１の活性層を基板上に形成することと、
前記第１の活性層の上に第２の活性層を形成することであって、２次元電子ガス層が前記第１の活性層と前記第２の活性層との間に生じるように、前記第２の活性層が前記第１の活性層よりも高いバンドギャップを有する、形成することと、
前記第１の活性層及び前記第２の活性層並びに前記２次元電子ガス層を通り、前記基板へと延在する少なくとも１つのトレンチを形成することと、
前記トレンチを導電材料で裏張りすることと、
前記トレンチをパッシベーション材料で充填することと、
第１の電極を前記第２の活性層上に形成することと、
第２の電極を前記基板の第２の面上に形成することと、を含み、
前記第１の活性層及び前記第２の活性層並びに前記２次元電子ガス層を通り、前記基板へと延在する一対のトレンチを形成することを更に含み、前記トレンチの各々が、導電材料で裏張りされ、パッシベーション材料で充填される、方法。
【請求項１６】
前記第２の活性層上に配設される第３の電極を形成することを更に含み、前記第１の電極、前記第２の電極、及び前記第３の電極が、それぞれ、ソース、ドレイン、及びゲート電極である、請求項１５に記載の方法。
【請求項１７】
前記第１の電極が、ショットキー接触である、請求項１５に記載の方法。
【請求項１８】
前記第２の電極が、オーミック接触である、請求項１７に記載の方法。
【請求項１９】
前記第１の活性層が、ＩＩＩ族窒化物半導体材料を含む、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
窒化ガリウム（ＧａＮ）は、高出力の用途において、ケイ素（Ｓｉ）を置き換える可能性のある材料である。ＧａＮは、高い降伏電圧、優れた輸送特性、速いスイッチング速度、及び良好な耐熱性を有する。窒化ガリウムはまた、炭化ケイ素よりも費用効率が高い。別の利点は、窒化アルミニウムガリウム（ＡｌＧａＮ）及び窒化ガリウムから形成されるヘテロ構造が、高移動度電子の２次元チャネルを生じさせ、このことにより、ＧａＮ素子が、ケイ素及び炭化ケイ素よりも、同一の逆バイアスにてより低いオン抵抗を達成するのを可能にすることである。
【背景技術】
【０００２】
ＧａＮはまた、例えばダイオード及びトランジスタを含む、多種多様な異なる半導体素子のための技術基盤を提供し得る。ダイオードは、広範な電子回路において使用される。高電圧スイッチング用途のための回路において使用されるダイオードは、以下の特徴を要することが理想である。逆方向にバイアスを受ける（即ち、陰極が陽極よりも高い電圧にある）とき、ダイオードは、大電圧を支持しながら、可能な限り小さい電流の通過を許すことができる必要がある。支持しなければならない電圧の量は用途により、例えば、多くの高出力スイッチング用途は、相当量の電流を通過させることなく少なくとも６００Ｖの逆バイアスを支持することができるダイオードを必要とする。最後に、逆バイアスを受けるときにダイオード中に蓄えられる電荷の量は、ダイオード全体で電圧が変化するときに回路中の過渡電流を減少させ、それによりスイッチング損失を減少させるために、可能な限り少なくある必要がある。
【０００３】
図１は、従来のＧａＮ系ダイオードの例を示す。ダイオード１００は、基板１１０、ＧａＮ緩衝層１２０、ＧａＮエピタキシャル（「ｅｐｉ」）層１３０、及び窒化アルミニウムガリウムバリア層１３５を含む。第１の金属層は、窒化アルミニウムガリウムバリア層１３５へのショットキー接触１４０を形成し、第２の金属層は、窒化アルミニウムガリウムバリア層１３５へのオーミック接触１５０を形成する。ショットキー接触１４０は、素子陽極として働き、オーミック接触１５０は素子陰極として働く。パッシベーション層１６０は、ショットキー接触１４０とオーミック接触１５０との間に位置する。
【０００４】
量子井戸は、バンドギャップの大きいＡｌＧａＮ層と、バンドギャップのより狭いＧａＮ層との間のヘテロ接合界面にて形成される。結果、電子が量子井戸の中に捕獲される。捕獲された電子は、ＧａＮ  ｅｐｉ層において２次元（２ＤＥＧ）電子ガス１７０と同等であり、結果として、電子は陽極と陰極との間のチャネルに沿って流れる。故に、その操作が２次元電子ガスに基づくため、チャネル中の電荷担体は横方向の電流を確立する。
【０００５】
図１に示すダイオードの１つの問題は、ＧａＮ系材料へのオーミック接触抵抗がケイ素と比較して概して著しく高い陰極１５０に達するためには、２ＤＥＧ電子ガスの順方向電流がＡｌＧａＮバリア層１３５を通過してチャネルを通す必要があるため、そのオン抵抗が、合計した全接触抵抗に起因して比較的大きいことである。加えて、陽極と陰極とが素子の同一面上に位置するため、求められるダイ面積も比較的大きい。更に、ダイオードの熱性能は、放熱がダイの１つの面のみに限定されるため、比較的不良である。
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明に従い、半導体素子は、第１及び第２の面を有する基板と、基板の第１の面の上に配設される第１の活性層とを含む。第２の活性層は、第１の活性層上に配設される。第２の活性層は、２次元電子ガス層が第１の活性層と第２の活性層との間に生じるように、第１の活性層よりも高いバンドギャップを有する。少なくとも１つのトレンチは、第１及び第２の活性層並びに２次元電子ガス層を通り、基板へと延在する。導電材料はトレンチを裏張りする。第１の電極は第２の活性層上に配設され、第２の電極は基板の第２の面上に配設される。
【図面の簡単な説明】
【０００７】
【図１】従来のＧａＮ系ダイオードの例を示す。
【図２】本発明に従って構築したＧａＮ系ダイオードの例を示す。
【図３】図２に示すＧａＮ系ダイオードを製造するために採用し得る一連の加工工程の一例を示す。
【図４】図２に示すＧａＮ系ダイオードを製造するために採用し得る一連の加工工程の一例を示す。
【図５】図２に示すＧａＮ系ダイオードを製造するために採用し得る一連の加工工程の一例を示す。
【図６】図２に示すＧａＮ系ダイオードを製造するために採用し得る一連の加工工程の一例を示す。
【図７】図２に示すＧａＮ系ダイオードを製造するために採用し得る一連の加工工程の一例を示す。
【図８】本発明に従って構築したＧａＮ系の金属−絶縁体−半導体（ＭＩＳ）トランジスタの例を示す。
【図９】本発明に従って構築したＧａＮ系の金属−絶縁体−半導体（ＭＩＳ）トランジスタの例を示す。
【図１０】本発明に従って構築したＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ）の例を示す。
【図１１】本発明に従って構築したＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ）の例を示す。
【発明を実施するための形態】
【０００８】
「一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」又は「実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」に対する本明細書におけるいずれの言及も、その実施形態に関連して記載され、本発明の少なくとも１つの実施形態に含まれる、特定の機構、構造、又は特徴を意味することを特筆する。明細書中の様々な場所における「一実施形態では」という語句の出現は、必ずしも全て同一の実施形態を指すとは限らない。更に、様々な実施形態を多数の方法で組み合わせて、本明細書で明示されていない追加的な実施形態をもたらしてもよい。
【０００９】
以下で詳述するように、比較的低いオン抵抗を有する、例えばダイオード又はトランジスタなどのＧａＮ系パワー素子が提供される。上述のように、図１に示すものなどの横方向のＧａＮ系素子の使用により、多数の不利益が生じる。これらの不利益としては、オン抵抗の増加、素子が占める面積の増加、及び放熱の不良が挙げられる。
【００１０】
対照的に、以下に記載するように、ダイオード又はトランジスタなどの縦方向のＧａＮ系パワー素子は、これらの問題を克服することができる。かかる素子は、陰極を、図１の従来の素子において示すように、素子の上部から、それが低抵抗性基板２１０と接触する素子の後部へと移動させることによって達成することができる。このようにして、電流は、陽極と陰極との間で、横方向（２Ｄチャネルを通して）と縦方向との両方に伝導される。結果として、上部電極から流れる電流は、２Ｄチャネル中を移動し、次に底部電極へと流れることで、全抵抗を減少させることができる。導電路は、電流を陰極へと伝導するために、２Ｄチャネルと陰極との間に提供される。一実施形態では、導電路は、１つ又は２つ以上のトレンチを導電材料で裏張りすることによって提供される。
【００１１】
図２は、本発明に従って構築したＧａＮ系ダイオードの例を示す。ダイオードは、低抵抗性基板２１０、ＧａＮ緩衝層２２０、ＧａＮ  ｅｐｉ層２３０などの第１の活性層、及び窒化アルミニウムガリウム（ＡｌＸＧａ１−ＸＮ、０＜Ｘ＜１）バリア層２３５などの第２の活性層を含む。一対のトレンチ２４０は、バリア層２３５、ＧａＮ  ｅｐｉ層２３０、及びＧａＮ緩衝層２２０を通してエッチングされ、低抵抗性基板２１０へと延在する。トレンチ２４０は、チタン、アルミニウム、又は金などの導電材料２４５で裏張りされる。第１の金属層は、窒化アルミニウムガリウムバリア層２３５とのショットキー接触２５０を形成し、陽極として働く。第２の金属層は、基板２１０の背面とのオーミック接触２６０を形成し、陰極として働く。パッシベーション層２７０は、トレンチ２４０を充填し、バリア層２３５の露出部分を被覆する。
【００１２】
図２に示すように、これで、連続した導電路が、２Ｄチャネル２２５を通して横方向に、及びトレンチ２４０を裏張りする導電材料２４５を通して縦方向に提供される。このようにして、電圧差が陽極と陰極との間に適用されるとき、その間に電流が生成される。有利にも、図２に示す素子において電流が２次元チャネルを通って移動しなければならない横方向距離は、図１の素子と比較して減少する。更に、電流は、低抵抗性基板を通して陰極に伝導されることにより、全抵抗を減少させることができる。
【００１３】
ＧａＮ系ダイオードは、エピタキシャル成長プロセスを使用して製造し得る。例えば、ガリウム、アルミニウム、及び／又はインジウムなどの半導体の金属構成要素が、基板にごく接近して配設される金属ターゲットから除去され、同時に、ターゲットと基板との両方が、窒素及び１つ又は２つ以上のドーパントを含む気体雰囲気中にある場合には、反応スパッタプロセスを使用してもよい。あるいは、有機金属化学蒸着（ＭＯＣＶＤ）を採用してもよく、これは、基板を典型的には約７００〜１１００℃の昇温に維持しながら、基板を、金属の有機化合物を含有する雰囲気、並びにアンモニアなどの反応性窒素含有気体、及びドーパント含有気体に露出させることである。気体化合物は分解し、基板の表面上に結晶性物質の膜の形態にあるドープ半導体を形成する。次に、基板及び成長した膜を冷却する。更なる代替形態としては、分子線エピタキシー（ＭＢＥ）又は原子層エピタキシーなどの他のエピタキシャル成長法を使用してもよい。採用し得る更に追加の技法としては、流量変調有機金属気相エピタキシー（ＦＭ−ＯＭＶＰＥ）、有機金属気相エピタキシー（ＯＭＶＰＥ）、ハイドライド気相エピタキシー（ＨＶＰＥ）、及び物理蒸着（ＰＶＤ）が挙げられるが、これらに限定されない。
【００１４】
図３〜５は、図２に示すＧａＮ系ダイオードを製造するために採用され得る一連の加工工程の一例を示す。構造の成長を開始するために、任意選択の核形成層２１２を基板２１０（図３）上に配設してもよい。基板２１０は、ＧａＮの蒸着に好適な低抵抗性基板である。好適な基板の例示の実施例は、例えば、高濃度にドープしたケイ素又は高濃度にドープした炭化ケイ素から形成してもよい。核形成層２１２は、例えば、ＡｌＸＧａ１−ＸＮなどのアルミニウムに富んだ層であってもよく、式中、Ｘは０〜１の範囲内である。核形成層２１２は、基板２１０の結晶性構造とＧａＮ緩衝層２２０の結晶性構造との間に界面を創出することによって、ＧａＮ緩衝層２２０と基板２１０との間の格子不整合を修正するように動作する。
【００１５】
核形成層２１２を配設した後、採用する場合には、ＧａＮ緩衝層２２０を核形成層２１２上に配設し、ＧａＮ  ｅｐｉ層２３０を緩衝層２２０上に形成し、ＡｌＸＧａ１−ＸＮバリア層２３５をＧａＮ  ｅｐｉ層２３０上に配設する（図４）。薄く、高移動度のチャネルである２次元導電チャネル２２５は、担体を、ＧａＮ  ｅｐｉ層２３０とＡｌＸＧａ１−ＸＮバリア層２３５との間の界面領域に留める。
【００１６】
基板２１０へと延在するトレンチ２４０は、エッチングプロセスによって形成してもよい（図５）。例えば、フォトリソグラフィー技法を採用してもよく、これにおいては、バリア層２３５上に形成される酸化物層上にフォトレジストを塗膜してトレンチ２４０を画定し、このトレンチ２４０は、例えば、反応性イオンエッチング（ＲＩＥ）又は誘導結合プラズマエッチング（ＩＣＰ）などのプラズマエッチングプロセスを使用してエッチングする。トレンチ底部が、例えば、Ｖ字形、曲線的なＵ字形、及び正方形外形を含む、様々な外形を有し得ることに注目されたい。
【００１７】
トレンチを裏張りする導電性層２４５（図６を参照されたい）は、低抵抗性導電性金属のスパッタリング、蒸着、又は真空蒸発によって形成し、リソグラフィ及び後続のエッチング工程を使用してパターン付けしてもよい。パッシベーション層２７０は、物理蒸着（ＰＶＤ）、プラズマ励起化学蒸着（ＰＥＣＶＤ）、減圧化学蒸着（ＬＰＣＶＤ）、又は原子層蒸着（ＡＬＤ）などの技法を使用して、１つ又は２つ以上の高品質の誘電材料層を成長させることによって製造し得る。
【００１８】
図７は、陽極２５０及び陰極２６０を形成した後の最終素子構造を示す。陽極２５０は、最初のパッシベーション層２７０のプロファイル成形、及び続くスパッタリング、蒸着、又は真空蒸発によるショットキー金属の蒸着によって、形成され得る。次に、リソグラフィ及び後続のエッチング工程を使用して、陽極２５０をパターン付けする。陰極２６０は、例えば、スパッタリング、蒸着、又は真空蒸発などの技法を使用して、オーミック金属の蒸着によって製造してもよい。
【００１９】
図８及び９は、２次元チャネル３２５を通した横方向の導電路と、縦方向の導電路との両方で提供され得るＧａＮ系素子の他の実施例を示す。より具体的には、トランジスタ又はスイッチを示し、これらは、それらがＡｌＸＧａ１−ＸＮバリア層と接触する場所である基板の上面に位置するそのソース及びゲートと、基板の底面に位置するそのドレインとを有する。
【００２０】
図８は、基板３１０、ＧａＮ緩衝層３２０、ＧａＮ  ｅｐｉ層３３０などの第１の活性層、及び窒化アルミニウムガリウム（ＡｌＸＧａ１−ＸＮ、０＜Ｘ＜１）バリア層３３５などの第２の活性層を含む、金属−絶縁体−半導体（ＭＩＳ）トランジスタを例解する。一対のトレンチ３４０は、バリア層３３０を通してエッチングされ、基板３１０へと延在する。トレンチ３４０は、チタン、アルミニウム、又は金などの導電材料３４５で裏張りされる。一対のショットキー接触３５５は、誘電材料３６５上で形成され、これは、二酸化ケイ素、窒化ケイ素、酸化アルミニウム、窒化アルミニウムなどであってもよい。誘電材料３６５は、トレンチ３４０に隣接して窒化アルミニウムガリウムバリア層３３５上に形成され、ゲートとして働く。オーミック電極３５０は、窒化アルミニウムガリウムバリア層３３５上に直接形成され、ゲート電極３５同士の間に位置する。オーミック電極３５０はソースとして働く。オーミックドレイン電極３６０は、基板３１０の背面に形成され、ドレインとして働く。パッシベーション層３７０は、トレンチ３４０を充填し、ゲート電極３５５を被覆する。図９に示す代替的な実施形態では、ゲート電極３５５は露出している。
【００２１】
図１０は、基板４１０、ＧａＮ緩衝層４２０、ＧａＮ  ｅｐｉ層４３０などの第１の活性層、及び窒化アルミニウムガリウム（ＡｌＸＧａ１−ＸＮ、０＜Ｘ＜１）バリア層４３５などの第２の活性層を含む、高電子移動度トランジスタ（ＨＥＭＴ）を示す。一対のトレンチ４４０は、バリア層４３０及び２Ｄチャネル４２５を通してエッチングされ、基板４１０へと延在する。トレンチ４４０は、チタン、アルミニウム、又は金などの導電材料４４５で裏張りされる。一対のショットキー接触４５５は、トレンチ４４０に隣接して窒化アルミニウムガリウムバリア層４３５上に形成され、ゲートとして働く。オーミック電極４５０は、ゲート電極４５５両方の間で窒化アルミニウムガリウムバリア層４３５上に直接形成され、ソースとして働く。オーミックドレイン電極４６０は、基板４１０の背面に形成され、ドレインとして働く。パッシベーション層４７０は、トレンチ４４０を充填し、ゲート電極４５５を被覆する。図１１に示す代替的な実施形態では、ゲート電極４５５は露出している。
【００２２】
その他の利点の中でも、上記のパワー半導体素子は、低抵抗性導電路を通した減少した全抵抗を有する。加えて、ダイオードの場合、陽極と陰極とが素子の対向面上に位置するため、求められるダイ面積は減少し得る（一部の実施形態では約２０％減少）。故に、素子は、減少したオン抵抗も有する。更に、放熱がダイの両面で発生するため、熱性能素子が強化される。
【図１】
0006448637.tif 000002
【図２】
0006448637.tif 000003
【図３】
0006448637.tif 000004
【図４】
0006448637.tif 000005
【図５】
0006448637.tif 000006
【図６】
0006448637.tif 000007
【図７】
0006448637.tif 000008
【図８】
0006448637.tif 000009
【図９】
0006448637.tif 000010
【図１０】
0006448637.tif 000011
【図１１】
0006448637.tif 000012