(57)【特許請求の範囲】
【請求項１】
積層されたセラミックシートと、前記セラミックシートの間に配置された内部電極と、を有する積層シートを準備し、
前記積層シートを切断することにより、前記内部電極が露出する側面を有する積層チップを作製し、
前記積層チップの前記側面を平滑化し、
平滑化された前記積層チップの前記側面にサイドマージン部を設ける
積層セラミック電子部品の製造方法。
【請求項２】
請求項１に記載の積層セラミック電子部品の製造方法であって、
前記サイドマージン部を設けることは、サイドマージンシートを貼り付けることを含む
積層セラミック電子部品の製造方法。
【請求項３】
請求項２に記載の積層セラミック電子部品の製造方法であって、
前記積層チップの前記側面で前記サイドマージンシートを打ち抜く
積層セラミック電子部品の製造方法。
【請求項４】
請求項２又は３に記載の積層セラミック電子部品の製造方法であって、
前記サイドマージンシートの厚さが２５μｍ以下である
積層セラミック電子部品の製造方法。
【請求項５】
請求項２から４のいずれか１項に記載の積層セラミック電子部品の製造方法であって、
平滑化された前記積層チップの前記側面の凹凸高さが、前記サイドマージンシートの厚さの２０％以下である
積層セラミック電子部品の製造方法。
【請求項６】
請求項２から５のいずれか１項に記載の積層セラミック電子部品の製造方法であって、
前記積層チップの前記側面は、相互に対向する一対の側面を含み、
前記積層チップの前記側面を平滑化することは、前記一対の側面の平行度を高めることを含む
積層セラミック電子部品の製造方法。
【請求項７】
請求項６に記載の積層セラミック電子部品の製造方法であって、
平滑化された前記一対の側面の平行度が、前記サイドマージンシートの厚さの１００％以下である
積層セラミック電子部品の製造方法。
【請求項８】
請求項１から７のいずれか１項に記載の積層セラミック電子部品の製造方法であって、
前記積層チップの前記側面を研削することにより、前記側面を平滑化する
積層セラミック電子部品の製造方法。
【請求項９】
請求項１から７のいずれか１項に記載の積層セラミック電子部品の製造方法であって、
前記積層チップの前記側面にレーザを照射することにより、前記側面を平滑化する
積層セラミック電子部品の製造方法。
【請求項１０】
請求項１から７のいずれか１項に記載の積層セラミック電子部品の製造方法であって、
前記積層チップの前記側面にブラスト処理を施すことにより、前記側面を平滑化する
積層セラミック電子部品の製造方法。
【請求項１１】
積層セラミック電子部品を製造するための未焼成のセラミック素体であって、
一軸方向に積層されたセラミック層と、前記セラミック層の間に配置された内部電極と、前記一軸方向に相互に対向する一対の主面と、前記内部電極が露出し、前記一対の主面と直交しない相互に対向する一対の側面と、を有する積層チップと、
前記積層チップの前記一対の側面に設けられたサイドマージン部と、
を具備し、
前記一対の側面の平行度が、前記サイドマージン部の厚さの１００％以下である
セラミック素体。
【請求項１２】
請求項１１に記載のセラミック素体であって、
前記サイドマージン部の厚さが２５μｍ以下である
セラミック素体。
【請求項１３】
請求項１１又は１２に記載のセラミック素体の焼結体を具備する
積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サイドマージン部が後付けされる積層セラミック電子部品及びその製造方法、並びにセラミック素体に関する。
【背景技術】
【０００２】
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサの内部電極を拡大することが有効である。内部電極を拡大するためには、内部電極の周囲の絶縁性を確保するためのサイドマージン部を薄くする必要がある。
【０００３】
この一方で、一般的な積層セラミックコンデンサの製造方法では、各工程（例えば、内部電極のパターニング、積層シートの切断など）の精度により、均一な厚さのサイドマージン部を形成することが難しい。したがって、このような積層セラミックコンデンサの製造方法では、サイドマージン部を薄くするほど、内部電極の周囲の絶縁性を確保することが難しくなる。
【０００４】
特許文献１には、サイドマージン部を後付けする技術が開示されている。つまり、この技術では、積層シートを切断することにより、側面に内部電極が露出した積層チップが作製され、この積層チップの側面にサイドマージン部が設けられる。これにより、均一な厚さのサイドマージン部を形成可能となるため、サイドマージン部を薄くする場合にも、内部電極の周囲の絶縁性を確保することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２０９５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
積層シートの切断には押し切り刃や回転刃などによる切断方法が広く利用される。この場合、切断後の積層チップの側面には、微細な凹凸が生じてしまう。このような積層チップの側面にサイドマージン部が形成されると、積層チップの側面とサイドマージン部との間に隙間が発生する。これにより、サイドマージン部の積層チップに対する接合強度が不足し、サイドマージン部が積層チップから剥離しやすくなる。
【０００７】
以上のような事情に鑑み、本発明の目的は、後付けされるサイドマージン部の剥離を防止可能な積層セラミック電子部品及びその製造方法、並びにセラミック素体を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、積層されたセラミックシートと、上記セラミックシートの間に配置された内部電極と、を有する積層シートが準備される。
上記積層シートを切断することにより、上記内部電極が露出する側面を有する積層チップが作製される。
上記積層チップの上記側面が平滑化される。
平滑化された上記積層チップの上記側面にサイドマージン部が設けられる。
【０００９】
この構成では、サイドマージン部が設けられる積層チップの側面が予め平滑化される。これにより、積層シートの切断時に生じる積層チップの側面の微細な凹凸が解消されるため、サイドマージン部が積層チップの側面に隙間なく密着する。このため、サイドマージン部の積層チップの側面に対する高い接合強度が得られる。
【００１０】
上記サイドマージン部を設けることは、サイドマージンシートを貼り付けることを含んでもよい。
上記積層チップの上記側面で上記サイドマージンシートを打ち抜いてもよい。
この構成では、サイドマージンシートの積層チップの側面に対する高い接合強度が得られる。
【００１１】
上記サイドマージンシートの厚さが２５μｍ以下であってもよい。
薄いサイドマージンシートを用いて、サイドマージン部の積層チップの側面に対する高い接合強度が得られる。したがって、積層セラミックコンデンサの小型化及び大容量化に有利である。
【００１２】
平滑化された上記積層チップの上記側面の凹凸高さが、上記サイドマージンシートの厚さの２０％以下であってもよい。
この構成では、サイドマージン部の積層チップに対する高い接合強度がより確実に得られる。
【００１３】
上記積層チップの上記側面は、相互に対向する一対の側面を含んでもよい。
上記積層チップの上記側面を平滑化することは、上記一対の側面の平行度を高めることを含んでもよい。
平滑化された上記一対の側面の平行度が、上記サイドマージンシートの厚さの１００％以下であってもよい。
これらの構成では、サイドマージンシートが積層チップの側面に対して均一な押圧力で貼り付けられる。これにより、サイドマージン部が積層チップの側面から剥離しにくくなる。
【００１４】
上記積層チップの上記側面を研削することにより、上記側面を平滑化してもよい。
上記積層チップの上記側面にレーザを照射することにより、上記側面を平滑化してもよい。
上記積層チップの上記側面にブラスト処理を施すことにより、上記側面を平滑化してもよい。
これらの構成によれば、サイドマージン部の積層チップの側面に対する接合強度を効果的に向上させることができる。
【００１５】
本発明の一形態に係るセラミック素体は、積層セラミック電子部品を製造するために用いられ、積層チップと、サイドマージン部と、を具備する。
上記積層チップは、積層されたセラミック層と、上記セラミック層の間に配置された内部電極と、上記内部電極が露出する側面と、を有する。
上記サイドマージン部は、上記積層チップの上記側面に設けられている。
上記積層チップの上記側面の凹凸高さが、上記サイドマージン部の厚さの２０％以下である。
【００１６】
上記積層チップの上記側面は、相互に対向する一対の側面を含んでもよい。
上記一対の側面の平行度が、上記サイドマージン部の厚さの１００％以下であってもよい。
【００１７】
上記サイドマージン部の厚さが２５μｍ以下であってもよい。
この構成では、サイドマージン部の積層チップに対する接合強度を更に効果的に向上させることができる。
【００１８】
本発明の一形態に係る積層セラミック電子部品は、上記セラミック素体の焼結体を具備する。
【発明の効果】
【００１９】
後付けされるサイドマージン部の剥離を防止可能な積層セラミック電子部品及びその製造方法、並びにセラミック素体を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。
【図２】上記積層セラミックコンデンサのＡ−Ａ'線に沿った断面図である。
【図３】上記積層セラミックコンデンサのＢ−Ｂ'線に沿った断面図である。
【図４】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
【図５】上記製造方法のステップＳ０１で準備される積層シートの平面図である。
【図６】上記製造方法のステップＳ０２を示す積層シートの斜視図である。
【図７】上記製造方法のステップＳ０３を示す積層シートの平面図である。
【図８】上記製造方法のステップＳ０３を示す積層シートの断面図である。
【図９】上記製造方法のステップＳ０４の前の積層チップの断面図である。
【図１０】上記製造方法のステップＳ０４で用いる平滑化装置の斜視図である。
【図１１】上記製造方法のステップＳ０４で用いる平滑化装置の斜視図である。
【図１２】上記製造方法のステップＳ０４の後の積層チップの断面図である。
【図１３】上記製造方法のステップＳ０５を示す積層チップの断面図である。
【図１４】参考例に係る積層チップの断面図である。
【図１５】上記製造方法のステップＳ０６を示す積層チップの断面図である。
【図１６】上記製造方法のステップＳ０７の後の未焼成の素体の斜視図である。
【図１７】上記製造方法に係る未焼成の積層チップの断面図である。
【図１８】上記平滑化装置の変形例の斜視図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
【００２２】
［積層セラミックコンデンサ１０の構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０のＢ−Ｂ'線に沿った断面図である。
【００２３】
積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。外部電極１４，１５は、相互に離間し、素体１１を挟んでＸ軸方向に対向している。
【００２４】
素体１１は、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。素体１１の各面を接続する稜部は面取りされている。素体１１において、例えば、Ｘ軸方向の寸法を１．０ｍｍとし、Ｙ軸及びＺ軸方向の寸法を０．５ｍｍとすることができる。
なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
【００２５】
外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続するＹ軸方向両側面及びＺ軸方向両主面に延出している。これにより、外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。
【００２６】
外部電極１４，１５はそれぞれ、良導体により形成され、積層セラミックコンデンサ１０の端子として機能する。外部電極１４，１５を形成する良導体としては、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金を用いることができる。
外部電極１４，１５は、単層構造であっても複層構造であってもよい。
【００２７】
複層構造の外部電極１４，１５は、例えば、下地膜と表面膜との２層構造や、下地膜と中間膜と表面膜との３層構造として構成されていてもよい。
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。
【００２８】
素体１１は、積層チップ１６と、サイドマージン部１７と、を有する。
サイドマージン部１７は、Ｘ−Ｚ平面に沿って延びる平板状であり、積層チップ１６のＹ軸方向両側面をそれぞれ覆っている。
積層チップ１６は、容量形成部１８と、カバー部１９と、を有する。カバー部１９は、Ｘ−Ｙ平面に沿って延びる平板状であり、容量形成部１８のＺ軸方向両主面をそれぞれ覆っている。
サイドマージン部１７及びカバー部１９は、主に、容量形成部１８を保護するとともに、容量形成部１８の周囲の絶縁性を確保する機能を有する。
【００２９】
容量形成部１８は、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。内部電極１２，１３は、いずれもＸ−Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から離間している。これとは反対に、第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から離間している。
【００３０】
内部電極１２，１３はそれぞれ、良導体により形成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を形成する良導体としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料が用いられる。
【００３１】
容量形成部１８は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各誘電体セラミック層の容量を大きくするため、容量形成部１８を形成する材料として高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。
【００３２】
サイドマージン部１７及びカバー部１９も、誘電体セラミックスによって形成されている。サイドマージン部１７及びカバー部１９を形成する材料は、絶縁性セラミックスであればよいが、容量形成部１８と同様の材料を用いることより、製造効率が向上するとともに、素体１１における内部応力が抑制される。
【００３３】
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
【００３４】
なお、積層セラミックコンデンサ１０の構成は、特定の構成に限定されず、積層セラミックコンデンサ１０に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、容量形成部１８における各内部電極１２，１３の枚数は、適宜決定可能である。
【００３５】
［積層セラミックコンデンサ１０の製造方法］
図４は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図５〜１７は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図４に沿って、図５〜１７を適宜参照しながら説明する。
【００３６】
（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。
【００３７】
図５はセラミックシート１０１，１０２，１０３の平面図である。図５（Ａ）はセラミックシート１０１を示し、図５（Ｂ）はセラミックシート１０２を示し、図５（Ｃ）はセラミックシート１０３を示している。セラミックシート１０１，１０２，１０３は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
【００３８】
ステップＳ０１の段階では、セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図５には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。
【００３９】
図５に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。
【００４０】
内部電極１１２，１１３は、任意の導電性ペーストを用いて形成することができる。導電性ペーストによる内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
【００４１】
内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。
【００４２】
（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
【００４３】
図６は、ステップＳ０２で得られる積層シート１０４の斜視図である。図６では、説明の便宜上、セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。
【００４４】
積層シート１０４では、容量形成部１８に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向最上面及び最下面にそれぞれカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図７に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
【００４５】
（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を切断することにより未焼成の積層チップ１１６を作製する。ステップＳ０３では、積層シート１０４を押し切りにより切断する。
【００４６】
図７は、ステップＳ０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材としてのテープＴ１に貼り付けられた状態で、切断線Ｌｘ，Ｌｙに沿って切断される。これにより、積層シート１０４が個片化され、積層チップ１１６が得られる。
【００４７】
図８は、ステップＳ０３のプロセスを示す積層シート１０４の断面図である。ステップＳ０３では、押し切り刃２００を備える切断装置を用いる。
【００４８】
まず、図８（Ａ）に示すように、Ｚ軸方向下方に向けられた押し切り刃２００を積層シート１０４のＺ軸方向上方に配置させる。
次に、図８（Ｂ）に示すように、押し切り刃２００がテープＴ１に到達するまで、押し切り刃２００をＺ軸方向下方に移動させて、積層シート１０４を切断する。このとき、テープＴ１には押し切り刃２００を貫通させず、テープＴ１が切断されないようにする。
そして、図８（Ｃ）に示すように、押し切り刃２００をＺ軸方向上方に移動させて、積層シート１０４から押し切り刃２００を引き抜く。
【００４９】
これにより、積層シート１０４が複数の積層チップ１１６に個片化される。このとき、テープＴ１は、切断されずに、各積層チップ１１６を接続している。これにより、以降のステップにおいて複数の積層チップ１１６を一括して扱うことが可能となり、製造効率が向上する。
ステップＳ０３により形成される積層シート１０４の切断面は、積層チップ１１６のＹ軸方向側面Ｐ１，Ｑ１及びＸ軸方向端面となる。
【００５０】
図８に示すように、押し切り刃２００は、切断後の積層シート１０４からの引き抜きやすさなどの理由により、Ｚ軸方向下方に向けて幅狭になるテーパ状に形成されている。このため、ステップＳ０３の後の各積層チップ１１６の側面Ｐ１，Ｑ１は、Ｚ軸方向下方に向けて相互に離間するように傾いている。つまり、図８（Ｃ）に示す積層チップ１１６の断面は、Ｚ軸方向下方に向けて幅広な台形状である。
【００５１】
なお、積層シート１０４の切断には、押し切りとは異なるブレードを利用した技術を用いてもよく、例えば回転刃を用いてもよい。更に、積層シート１０４の切断には、ブレードを利用しない技術を用いてもよく、例えばレーザ切断やウォータージェット切断を用いてもよい。
【００５２】
いずれの場合であっても、ステップＳ０３では、積層チップ１１６の側面Ｐ１，Ｑ１が、ステップＳ０５，Ｓ０７（サイドマージン部形成）を行う上で好ましくない形状となる場合がある。
本実施形態では、以下に説明するステップＳ０４，Ｓ０６（平滑化）によって、積層チップ１１６の側面Ｐ１，Ｑ１を、ステップＳ０５，Ｓ０７を行う上で好ましい形状の側面Ｐ２，Ｑ２に加工する。
【００５３】
（ステップＳ０４：平滑化１）
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６の側面Ｐ１を加工して側面Ｐ２を形成する。
【００５４】
図９は、ステップＳ０４の前の積層チップ１１６を示す図である。図９（Ａ）は積層チップ１１６の断面図であり、図９（Ｂ）は積層チップ１１６の側面Ｐ１を含む領域を拡大して示す部分断面図である。
図９（Ｂ）に示すように積層チップ１１６の側面Ｐ１には、ステップＳ０３において微細な凹凸が形成されている。
ステップＳ０４では、積層チップ１１６の側面Ｐ１を研削することにより、側面Ｑ１に平行で平坦な側面Ｐ２を形成する。これに伴い、側面Ｐ１における微細な凹凸が除去され、平滑な側面Ｐ２が得られる。
【００５５】
図９（Ａ）に示すように、ステップＳ０４では、積層チップ１１６がテープＴ１からテープＴ２に貼り替えられ、側面Ｑ１がテープＴ２によって保持されている。そして、側面Ｐ１に対向するように、側面Ｐ１を平滑化するための平滑化装置３００が配置されている。
【００５６】
本実施形態では、平滑化装置３００として、図１０に示すグラインダ３００ａが用いられる。図１０に示す例では、テープＴ２に複数の積層チップ１１６が配列され、複数の積層チップ１１６に対して一括してステップＳ０４が行われる。これにより、積層セラミックコンデンサ１０の製造効率が向上する。
【００５７】
グラインダ３００ａは、テープＴ２の表面に平行な中心軸を有する円柱体を備える。この円柱体では、外周面が研削面として構成される。グラインダ３００ａは、円柱体を中心軸を中心に回転させ、円柱体の外周面を積層チップ１１６の側面Ｐ１に接触させて、積層チップ１１６の側面Ｐ１を研削する。
【００５８】
その際、積層チップ１１６の温度がバインダの転移点Ｔｇより充分に低く保たれるように、流水などにより積層チップ１１６を冷却することが好ましい。
【００５９】
適宜、テープＴ２を矢印Ｖ１方向や矢印Ｖ２方向にスライド移動させることにより、テープＴ２に配列されたすべての積層チップ１１６において、側面Ｐ１を研削することができる。なお、テープＴ２を移動させずに、グラインダ３００ａの円柱体を移動させても構わない。
【００６０】
平滑化装置３００として、図１０に示すグラインダ３００ａに代えて、図１１に示すグラインダ３００ｂを用いることも可能である。
グラインダ３００ｂは、テープＴ２の表面に垂直な中心軸を有する円盤体を備える。この円盤体では、平坦面が研削面として構成される。グラインダ３００ｂは、円盤体を中心軸を中心に回転させ、円盤体の平坦面を積層チップ１１６の側面Ｐ１に接触させて、積層チップ１１６の側面Ｐ１を研削する。
【００６１】
図１２は、ステップＳ０４の後の積層チップ１１６を示す図である。図１２（Ａ）は積層チップ１１６の断面図であり、図１２（Ｂ）は積層チップ１１６の側面Ｐ２を含む領域を拡大して示す部分断面図である。
ステップＳ０４の後の積層チップ１１６では、側面Ｐ１が研削されることにより、側面Ｑ１に平行で平坦な側面Ｐ２が形成されている。また、図１２（Ｂ）に示すように、積層チップ１１６の側面Ｐ２は、微細な凹凸のない平滑な面となっている。
【００６２】
その後、必要に応じ、積層チップ１１６を洗浄し、側面Ｐ２などに付着した研削屑などを除去する。
【００６３】
（ステップＳ０５：サイドマージン部形成１）
ステップＳ０５では、ステップＳ０４で得られた積層チップ１１６の側面Ｐ２に、未焼成のサイドマージン部１１７を形成する。
【００６４】
ステップＳ０５では、サイドマージン部１１７を形成するためのサイドマージンシート１１７ｓが準備される。サイドマージンシート１１７ｓは、ステップＳ０１で準備されるセラミックシート１０１，１０２，１０３と同様に、未焼成の誘電体グリーンシートとして構成される。サイドマージンシート１１７ｓは、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
【００６５】
図１３は、ステップＳ０５のプロセスを示す積層チップ１１６の断面図である。
まず、図１３（Ａ）に示すように、平板状の弾性体４００の上に、サイドマージンシート１１７ｓが配置される。積層チップ１１６は、側面Ｐ２をサイドマージンシート１１７ｓに対向させて配置される。
そして、積層チップ１１６の側面Ｐ２をサイドマージンシート１１７ｓに押し当てる。これにより、積層チップ１１６の側面Ｐ２によってサイドマージンシート１１７ｓが打ち抜かれる。
【００６６】
その後に、積層チップ１１６をサイドマージンシート１１７ｓから引き上げると、図１３（Ｂ）に示すように、サイドマージンシート１１７ｓから打ち抜かれ、側面Ｐ２に貼り付いたサイドマージン部１１７のみが、弾性体４００から離れて積層チップ１１６側に残る。これにより、側面Ｐ２にサイドマージン部１１７が形成された積層チップ１１６が得られる。
【００６７】
図１４（Ａ）は、ステップＳ０４を行うことなく、ステップＳ０５で積層チップ１１６の側面Ｐ１にサイドマージン部１１７が形成された場合の積層チップ１１６を示す断面図である。
【００６８】
積層チップ１１６の側面Ｐ１には、図９（Ｂ）に示すような微細な凹凸があるため、サイドマージン部１１７と積層チップ１１６の側面Ｐ１との間に隙間が形成される。
【００６９】
また、図１４（Ａ）に示す積層チップ１１６の側面Ｐ１では、Ｚ軸方向下方の領域ａ１が張り出し、Ｚ軸方向上方の領域ａ２が引っ込んでいる。このため、領域ａ１からサイドマージンシート１１７ｓに加わる押圧力が大きい反面、領域ａ２からサイドマージンシート１１７ｓに加わる押圧力は小さくなる。
このため、積層チップ１１６の側面Ｐ１では、サイドマージン部１１７との密着性にムラが発生しやすい。また、サイドマージン部１１７の密度にもムラが発生しやすい。
【００７０】
これらにより、ステップＳ０４を行っていない積層チップ１１６では、サイドマージン部１１７の側面Ｐ１に対する充分な接合強度が得られない場合がある。
【００７１】
特に、ステップＳ０５において薄いサイドマージンシート１１７ｓを用いる場合に、サイドマージン部１１７の積層チップ１１６の側面Ｐ１に対する接合強度が低くなりやすい。つまり、薄いサイドマージンシート１１７ｓほど、積層チップ１１６の側面Ｐ１に沿って変形しにくくなるため、積層チップ１１６の側面Ｐ１に密着しにくくなる。
【００７２】
この点、ステップＳ０４を行った積層チップ１１６の側面Ｐ２では、微細な凹凸が除去されて平滑になっているため、サイドマージン部１１７が積層チップ１１６の側面Ｐ２に沿って隙間なく密着することができる。
【００７３】
また、側面Ｑ１に平行な積層チップ１１６の側面Ｐ２では、張り出した領域や引っ込んだ領域が存在せず、ステップＳ０５においてサイドマージンシート１１７ｓに加わる押圧力が均一になる。これにより、サイドマージンシート１１７ｓは、積層チップ１１６の側面Ｐ２の全領域にわたって密着するとともに、均一な密度になる。
【００７４】
これらにより、本実施形態では、積層チップ１１６の側面Ｐ２に対する高い接合強度が高く、かつ均一な密度のサイドマージン部１１７が得られる。また、積層チップ１１６とサイドマージン部１１７との間に隙間が発生しにくいため、ステップＳ０９（外部電極形成）などにおけるメッキ液の進入を抑制できるとともに、耐湿性の高い積層セラミックコンデンサ１０が得られる。
【００７５】
更に、上記のとおり、サイドマージンシート１１７ｓは、ロールコーターやドクターブレードなどによって形成される。これらの方法では、サイドマージンシート１１７ｓを薄く形成するほど、表面が平滑なサイドマージンシート１１７ｓが得られる。表面が平滑なサイドマージンシート１１７ｓは、積層チップ１１６の平滑な側面Ｐ２に対して特に良好に密着する。
【００７６】
このような観点から、本実施形態では、むしろ厚さ２５μｍ以下の薄いサイドマージンシート１１７ｓを利用することにより、サイドマージン部１１７の積層チップ１１６に対する接合強度を更に効果的に向上させることができる。これにより、サイドマージン部１１７の剥離を防止しつつ、積層セラミックコンデンサ１０の小型化及び大容量化を図ることができる。
【００７７】
また、ステップＳ０３における積層シート１０４の切断方法によっては、図１４（Ｂ）に示すように、積層チップ１１６の側面Ｐ１が波打った形状となる場合がある。
このような積層チップ１１６の側面Ｐ１には、突出している領域ｂ１と窪んでいる領域ｂ２とが形成される。このため、領域ｂ１からサイドマージンシート１１７ｓに加わる押圧力が大きい反面、領域ｂ２からサイドマージンシート１１７ｓに加わる押圧力は小さくなる。
この場合にも、ステップＳ０４で積層チップ１１６の側面Ｐ１を研削して、平坦な側面Ｐ２を形成することにより、側面Ｐ２からサイドマージンシート１１７ｓに加わる押圧力を均一にすることができる。
【００７８】
なお、積層チップ１１６の側面Ｐ２にサイドマージン部１１７を形成する方法は、サイドマージンシート１１７ｓを打ち抜く方法に限らない。
例えば、予め切断されたサイドマージンシート１１７ｓを積層チップ１１６の側面Ｐ２に貼り付けても構わない。
【００７９】
更に、サイドマージンシート１１７ｓを用いずに、セラミックペーストを積層チップ１１６の側面Ｐ２に塗布することにより、サイドマージン部１１７を形成してもよい。セラミックペーストの塗布方法としては、例えば、ディップ法などを用いることができる。このような場合にも、セラミックペーストは、平滑化されて微細な凹凸のない積層チップ１１６の側面Ｐ２に密着しやすい。
【００８０】
したがって、セラミックペーストの塗布によっても、サイドマージンシート１１７ｓの貼り付けと同様の効果が得られる。
つまり、サイドマージン部１１７の積層チップ１１６の側面Ｐ２に対する高い接合強度が得られる。また、積層チップ１１６とサイドマージン部１１７との間に隙間が発生しにくいため、耐湿性の高い積層セラミックコンデンサ１０が得られる。更に、セラミックペーストは、側面Ｑ１に平行な側面Ｐ２において厚さにムラが生じにくいため、均一な厚さのサイドマージン部１１７が得られる。
【００８１】
（ステップＳ０６：平滑化２）
ステップＳ０６では、ステップＳ０５で得られた積層チップ１１６の側面Ｑ１を加工して側面Ｑ２を形成する。
【００８２】
より具体的に、ステップＳ０６では、積層チップ１１６の側面Ｑ１を研削することにより、側面Ｐ２に平行で平坦な側面Ｑ２を形成する。本実施形態では、積層チップ１１６の側面Ｑ１が既に側面Ｐ２に平行になっているため、ステップＳ０６では側面Ｑ１の全面にわたって均一に研削することにより側面Ｑ２を形成する。これにより、側面Ｑ１における微細な凹凸が除去される。
【００８３】
ステップＳ０６における側面Ｑ１の平滑化は、ステップＳ０４における側面Ｐ１の平滑化と同様に行うことができる。
【００８４】
図１５は、ステップＳ０６のプロセスを示す積層チップ１１６の断面図である。
図１５（Ａ）に示すように、ステップＳ０６では、積層チップ１１６がテープＴ２からテープＴ３に貼り替えられ、側面Ｐ２に設けられたサイドマージン部１１７がテープＴ３によって保持されている。これにより、積層チップ１１６の向きがステップＳ０４とは上下反対になっている。
【００８５】
このため、ステップＳ０６では、ステップＳ０４で加工した側面Ｐ１とは反対の側面Ｑ１について、ステップＳ０４と同様の要領で加工することができる。ステップＳ０６では、ステップＳ０４と同様の平滑化装置３００を利用することができる。
これにより、積層チップ１１６に、図１５（Ｂ）に示す側面Ｑ２が形成される。
【００８６】
（ステップＳ０７：サイドマージン部形成２）
ステップＳ０７では、ステップＳ０６で得られた積層チップ１１６の側面Ｑ２に、未焼成のサイドマージン部１１７を形成する。ステップＳ０７における側面Ｑ２へのサイドマージン部１１７の形成は、ステップＳ０５における側面Ｐ２へのサイドマージン部１１７の形成と同様に行うことができる。
【００８７】
以上により、図１６に示す未焼成の素体１１１が得られる。
素体１１１の形状は、焼成後の素体１１の形状に応じて決定可能である。例えば、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの素体１１を得るために、１．２ｍｍ×０．６ｍｍ×０．６ｍｍの素体１１１を作製することができる。
【００８８】
（ステップＳ０８：焼成）
ステップＳ０８では、ステップＳ０７で得られた未焼成の素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０の素体１１を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
【００８９】
（ステップＳ０９：外部電極形成）
ステップＳ０９では、ステップＳ０８で得られた素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。
【００９０】
ステップＳ０９では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。素体１１に塗布された未焼成の電極材料に、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電界メッキなどのメッキ処理で形成して、外部電極１４，１５が完成する。
【００９１】
なお、上記のステップＳ０９における処理の一部を、ステップＳ０８の前に行ってもよい。例えば、ステップＳ０８の前に未焼成の素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０８において、未焼成の素体１１１を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極１４，１５の下地層を形成してもよい。
【００９２】
［積層チップ１１６の変形例］
図１７は、未焼成の積層チップ１１６の変形例を示す断面図である。なお、図１７では、説明の便宜上、サイドマージン部１１７を省略して示している。
【００９３】
上記実施形態では積層チップ１１６の側面Ｐ２，Ｑ２が平行であるが、積層チップ１１６の側面Ｐ２，Ｑ２は必ずしも平行でなくてもよい。
ただし、積層チップ１１６の側面Ｐ２，Ｑ２におけるサイドマージン部１１７の接合強度を向上させるために、積層チップ１１６における側面Ｐ２，Ｑ２の平行度は高いことが好ましい。
【００９４】
ここで、図１７（Ａ）を参照して、積層チップ１１６の側面Ｐ２，Ｑ２の平行度ｄについて説明する。
まず、側面Ｑ２を基準面Ｍ０とする。そして、側面Ｐ２を通る基準面Ｍ０に平行な面のうち、基準面Ｍ０から最も近い面を平行面Ｍ１とし、基準面Ｍ０から最も遠い面を平行面Ｍ２とする。このとき、側面Ｐ２，Ｑ２の平行度ｄは、平行面Ｍ１，Ｍ２の距離として規定される。
勿論、側面Ｐ２を基準面Ｍ０とし、平行面Ｍ１，Ｍ２として側面Ｑ２を通る面を用いてもよい。
【００９５】
積層チップ１１６で許容される側面Ｐ２，Ｑ２の平行度ｄは、ステップＳ０５，Ｓ０７で用いられるサイドマージンシート１１７ｓの厚さなどに応じて決定可能である。
具体的には、積層チップ１１６の側面Ｐ２，Ｑ２の平行度ｄは、サイドマージンシート１１７ｓの厚さの１００％以下であることが好ましい。また、積層チップ１１６の側面Ｐ２，Ｑ２の平行度ｄは、１０μｍ以下であることが更に好ましい。
【００９６】
また、図１７（Ｂ）に示すように、側面Ｐ２，Ｑ２には多少の微細な凹凸が残っていてもよい。
ただし、積層チップ１１６の側面Ｐ２，Ｑ２におけるサイドマージン部１１７の接合強度を向上させるためには、積層チップ１１６の側面Ｐ２，Ｑ２がなるべく平滑であることが好ましい。
【００９７】
積層チップ１１６で許容される側面Ｐ２，Ｑ２の平滑さの度合いは、ステップＳ０５，Ｓ０７で用いられるサイドマージンシート１１７ｓの厚さなどに応じて決定可能である。
具体的に、図１５（Ｂ）に示す積層チップ１１６の側面Ｐ２，Ｑ２の凹凸高さtは、サイドマージンシート１１７ｓの厚さの２０％以下であることが好ましい。また、積層チップ１１６の側面Ｐ２，Ｑ２の表面粗さは、１μｍ以下であることが好ましく、３００ｎｍ以下であることが更に好ましい。
なお、ＪＩＳ  Ｂ  ０６０１−１９９４に準拠し、上記の凹凸高さtを最大高さＲｙと規定することができ、上記の表面粗さを十点平均粗さＲｚとして規定することができる。また、凹凸高さｔ及び表面粗さは、一例として、側面Ｐ２，Ｑ２における２００μｍ×２００μｍの矩形の測定領域を５１２ピクセル×５１２ピクセルの解像度で測定した表面形状データから得ることができる。
【００９８】
［平滑化装置３００の変形例］
ステップＳ０４，Ｓ０６で用いる平滑化装置３００は、積層チップ１１６の側面Ｐ１，Ｑ１から側面Ｐ２，Ｑ２を形成可能であればよく、図１０，１１に示すグラインダ３００ａ，３００ｂに限定されない。
【００９９】
図１８は、平滑化装置３００の変形例を示す図である。
【０１００】
図１８（Ａ）に示すように、平滑化装置３００としてレーザ照射装置３００ｃを用いることができる。レーザ照射装置３００ｃは、積層チップ１１６の側面Ｐ１，Ｑ１にレーザを照射することにより、側面Ｐ２，Ｑ２を形成する。
【０１０１】
レーザ照射装置３００ｃは、特定の構成に限定されないが、パルス幅の短いパルスレーザ装置であることが好ましい。これにより、例えば、積層チップ１１６の側面Ｐ１，Ｑ１の昇温に伴う異物の発生を抑制することができる。パルス幅の短いパルスレーザ装置としては、例えば、パルス幅がピコ秒領域であるピコ秒レーザ装置や、パルス幅がフェムト秒領域であるフェムト秒レーザ装置などが挙げられる。
【０１０２】
なお、レーザ照射装置３００ｃによって照射するレーザの種類、スポット径、強度、照射時間、照射回数などの条件は、適宜決定可能である。
レーザの種類としては、例えば、ＹＡＧレーザやファイバレーザなどが挙げられる。
また、レーザのスポット径が小さい場合には、レーザ照射装置３００ｃを矢印Ｗ１方向及び矢印Ｗ２方向に走査させることにより、すべての積層チップ１１６の側面Ｐ１，Ｑ１の全領域にレーザを照射することが可能である。なお、レーザ照射装置３００ｃを移動させずに、テープＴ２をスライド移動させても構わない。
【０１０３】
また、積層チップ１１６の側面Ｐ２，Ｑ２を形成するために、レーザ以外の高エネルギ線を用いることもできる。例えば、高エネルギ線として電子線を用いる場合には、平滑化装置３００として電子銃を備える高エネルギ線照射装置を用いることができる。
【０１０４】
更に、図１８（Ｂ）に示すように、平滑化装置３００としてブラスト処理装置３００ｄを用いることもできる。ブラスト処理装置３００ｄは、積層チップ１１６の側面Ｐ１，Ｑ１に砥粒を吹き付けることにより、側面Ｐ２，Ｑ２を形成する。砥粒のサイズは、適宜決定可能であり、例えば、３μｍ以下とすることができる。
【０１０５】
ブラスト処理装置３００ｄによるブラスト処理は、ウェットブラストであってもドライブラスト（サンドブラストやドライアイスブラスト等）であってもよい。ウェットブラストやサンドブラストで用いる砥粒は、適宜選択可能であり、例えば、セラミックス（アルミナ等）、金属、ガラス、プラスチックのものを用いることができる。なお、ブラスト処理装置３００ｄによるブラスト処理の条件は、適宜決定可能である。
【０１０６】
これらに加え、平滑化装置３００は、エッチングなどの上記以外の方法により積層チップ１１６の側面Ｐ２，Ｑ２を形成可能に構成されていてもよい。
また、ステップＳ０４，Ｓ０６では、必ずしも平滑化装置３００を利用しなくてもよく、上記の平滑化装置３００による処理の一部又は全部を、手作業で行ってもよく、他の装置を用いて行ってもよい。例えば、グラインダ３００ａ，３００ｂに代えて、平面研磨板を用いてもよい。
【０１０７】
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【０１０８】
例えば、ステップＳ０４，Ｓ０６では、積層チップ１１６の側面Ｐ１，Ｑ１から側面Ｐ２，Ｑ２を形成する際に、微細な凹凸を除去するとともに、相互の平行度を高める。しかし、側面Ｐ１，Ｑ１の平行度が許容範囲内にある場合には、ステップＳ０４，Ｓ０６で微細な凹凸の除去のみを行えばよい。また、側面Ｐ１，Ｑ１の平滑さが許容範囲内にある場合には、ステップＳ０４で側面Ｑ１に平行な側面Ｐ２を形成し、ステップＳ０６を省略してもよい。
【０１０９】
また、図４に示す各ステップは、必要に応じて、順番を入れ替えてもよい。
一例として、ステップＳ０３で個片化した未焼成の積層チップ１１６を焼成し、焼成後の積層チップ１６にサイドマージン部１１７を設けてもよい。この場合、焼成後の積層チップ１６に対して、上記と同様のステップＳ０４〜Ｓ０９を行うことができる。
【０１１０】
更に、上記実施形態では、ステップＳ０４で積層チップ１１６の側面Ｐ２を形成し、ステップＳ０６で積層チップ１１６の側面Ｑ２を形成したが、積層チップ１１６の側面Ｐ２，Ｑ２を同時に形成してもよい。この場合、例えば、積層チップ１１６のＺ軸方向両主面を保持した状態で、積層チップ１１６の側面Ｐ１，Ｑ１に対して同時にレーザを照射することができる。
【０１１１】
加えて、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、インダクタ、バリスタ、圧電素子などが挙げられる。
【符号の説明】
【０１１２】
１０…積層セラミックコンデンサ
１１…素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層チップ
１７…サイドマージン部
１８…容量形成部
１９…カバー部
１０４…積層シート
１１１…未焼成の素体
１１２，１１３…未焼成の内部電極
１１６…未焼成の積層チップ
１１７…未焼成のサイドマージン部
２００…押し切り刃
３００…平滑化装置
Ｐ１，Ｐ２，Ｑ１，Ｑ２…側面
Ｔ１〜Ｔ３…テープ
【図１】
0006449798.tif 000002
【図２】
0006449798.tif 000003
【図３】
0006449798.tif 000004
【図４】
0006449798.tif 000005
【図５】
0006449798.tif 000006
【図６】
0006449798.tif 000007
【図７】
0006449798.tif 000008
【図８】
0006449798.tif 000009
【図９】
0006449798.tif 000010
【図１０】
0006449798.tif 000011
【図１１】
0006449798.tif 000012
【図１２】
0006449798.tif 000013
【図１３】
0006449798.tif 000014
【図１４】
0006449798.tif 000015
【図１５】
0006449798.tif 000016
【図１６】
0006449798.tif 000017
【図１７】
0006449798.tif 000018
【図１８】
0006449798.tif 000019