(57)【特許請求の範囲】
【請求項１】
飛行時間測定を行うために動作可能であるハイダイナミックレンジ（ＨＤＲ）画素（４０）であって、
−  積分時間の間に入射放射線に応答して多数キャリアおよび少数キャリアを発生させるための埋込フォトダイオードと、
−  前記埋込フォトダイオードに接続された検知器ノード（ＦＤ）と、
−  前記埋込フォトダイオードを空にしながら所定の電圧に前記検知器ノード（ＦＤ）をリセットするように動作可能であるリセットスイッチ（ＭＲＳＴ）と、
−  前記検知器ノード（ＦＤ）に接続された入力を有するバッファ増幅器（ＭＳＦ）と、
−  読出し処理の間に前記画素を選択するように動作可能である選択トランジスタ（ＭＳＥＬ）と、
−  前記埋込フォトダイオード、前記検知器ノード（ＦＤ）、前記リセットスイッチ（ＭＲＳＴ）、前記バッファ増幅器（ＭＳＦ）、前記選択トランジスタ（ＭＳＥＬ）のうちの少なくとも１つに由来し、前記埋込フォトダイオードによって発生させられた前記少数キャリアを格納するように動作可能である固有の寄生静電容量（ＣＰ）と、
を備えており、
前記画素（４０）は、前記検知器ノード（ＦＤ）に接続された入力を有し、格納モードおよびデストアモードであって、前記格納モードである間に前記発生させられた少数キャリアを格納し、前記デストアモードの間に前記寄生静電容量の中に前記格納された少数キャリアをデストアするための、格納モードおよびデストアモードにおいて動作可能であるデュアルモード静電容量（ＣＨＤＲ）をさらに備えることを特徴とし、
前記画素（４０）は、一回だけの積分時間で、低変換利得および高変換利得の両方のデータを得るために、前記低変換利得の場合には前記寄生静電容量（ＣＰ）と前記デュアルモード静電容量（ＣＨＤＲ）との合計に格納された前記少数キャリアに対応する画素データ、または高変換利得の場合には前記寄生静電容量（ＣＰ）だけに格納された前記少数キャリアに対応する画素データを処理することによって飛行時間測定を行うように動作可能である、ハイダイナミックレンジ（ＨＤＲ）画素（４０）。
【請求項２】
前記デュアルモード静電容量（ＣＨＤＲ）は、反転モードにおいて前記少数キャリアを格納し、集積モードにおいて前記少数キャリアをデストアするように動作可能であるＭＯＳ静電容量である、請求項１に記載のＨＤＲ画素（４０）。
【請求項３】
前記埋込フォトダイオードと前記検知器ノード（ＦＤ）との間で接続された移動ゲートをさらに備える、請求項１または２に記載のＨＤＲ画素（４０）。
【請求項４】
請求項１〜３のいずれか一項に記載のＨＤＲ画素（４０）のアレイ（９０１）を備え、
前記画素データを読出すための読出しモジュール（９０２）と、画素のアレイ（９０１）と読出しモジュール（９０２）との両方を制御するためのタイミングモジュール（９０３）とをさらに備える飛行時間撮像システム（９００）。
【請求項５】
請求項１〜４のうちのいずれか一項に記載の飛行時間測定を行うための前記ＨＤＲ画素（４０）を動作させるための方法であって、前記方法は、
−  デストアモードにおいて前記デュアルモード静電容量（ＣＨＤＲ）を維持しながら、前記埋込フォトダイオードをリセットする工程と、
−  前記寄生静電容量（ＣＰ）と前記デュアルモード静電容量（ＣＨＤＲ）との両方において少数キャリアを格納するために格納モードにおいて前記デュアルモード静電容量（ＣＨＤＲ）を維持しながら、入射放射線に応答して電荷を統合する工程と、
−  前記寄生静電容量（ＣＰ）と前記デュアルモード静電容量（ＣＨＤＲ）との両方において格納された前記少数キャリアに対応する画素データを読出す工程と、
−  前記寄生静電容量（ＣＰ）の中に前記少数キャリアをデストアするためのデストアモードにおいて前記デュアルモード静電容量（ＣＨＤＲ）を切替える工程と、
−  前記寄生静電容量（ＣＰ）だけに格納された前記少数キャリアに対応する画素データを読出す工程とを包含する、方法。
【請求項６】
デストアモードにおいて前記デュアルモード静電容量（ＣＨＤＲ）を切替える工程は、突発的には行われない、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイダイナミックレンジ（ＨＤＲ）画素およびそれを動作させるための方法に関する。さらに詳細には、本発明は、電荷情報を破壊することなく、飛行時間測定を行い、異なる変換利得を使用することを可能にするためのＨＤＲ画素に関する。
【背景技術】
【０００２】
画像センサは、光束などの衝突電磁放射を捕獲し、それを電子信号に変換する装置である。デジタル撮像において、能動画素センサ（ＡＰＳ）が最も使用されている。ＡＰＳは、画素センサのアレイを含む集積回路からなる画像センサであり、ここで、各画素は、フォトダイオードと能動増幅器とを含む。
【０００３】
ＡＰＳにおいて、フォトダイオードは、入射光に対して高感度である。さらに正確には、フォトダイオードは、入射光を電荷に変換し、それらの電荷は、所与の露光時間の間に集積（ａｃｃｕｍｕｌａｔｅ、蓄積）され、それから画素の内側で、増幅された電圧に変換される。この電圧は、アナログ−デジタルコンバータによって、電圧振幅を表すデジタル数字に変換されることができる連続的なアナログの物理量である。
【０００４】
標準的な画素の主な問題のうちの１つは、非常に強い入射光および／または非常に長い露光が生じたときに現れる画素の飽和の可能性である。制御された光源１８によって放出され１６、場面１５由来の物体によって跳ね返された１７パルス光信号の飛行時間および位相を解析することによって距離情報を提供する、例えば、図１に例示されたような飛行時間カメラシステム３などの飛行時間技術（ＴоＦ）を使用するレンジ撮像システムにおいて、標準的な反射特性を有する物体が、撮像システム３が較正される距離範囲に近いときに、飽和は生じ得る。そのときに、物体は、放出された光から非常に多く反射し、センサの少なくとも一部の画素を最大値で反応させる。物体が、画素が高感度であるように設計された波長ドメインにおいて正反射特性を示すとき、例えば、ある場面における鏡が、その場面を撮像するセンサで受光する全入射光を反射するとき、または物体が、センサの一部分で入射光を反射して集中させるとき、もしくはＴоＦカメラが設計されたものと同じ波長ドメインで強い照明を放出する外部光源がセンサを照明しているときに、飽和はまた生じ得る。
【０００５】
画素が飽和されたときに、その場面に関する有意義な情報は失われる。なぜならば、提供される応答が、提供されることができる最大電圧値において平坦化されるからであり、このことが、画像における、焼けた範囲、ブルーミング効果などの画像のアーチファクトまたは欠陥をもたらす。さらに、例えば、ＴｏＦ技術における奥行き情報の計算などの特定の用途は、距離の測定値を導き出すために複数のキャプチャ由来の位相シフトを基にした計算を使用する。画素の飽和が積分時間の間に生じた場合には、検知器ノードにおける電圧が、対応するキャプチャを破損する飽和レベルに到達する。
【０００６】
標準的な画素の別の主な問題は、ノイズが非常に強いことがあり得るという事実である。信号／ノイズ比が小さい場合には、ノイズは、キャプチャの間、優位であり、有用な情報が失われる。
【０００７】
撮像センサの利点に関する重要な形態は、飽和パラメータとノイズパラメータとの両方を考慮に入れると、図２に例示される、いわゆるダイナミックレンジ（ＤＲ）である。ダイナミックレンジは、デシベル単位で以下の比によって定義されることができる。
【０００８】
【数１】
0006596029.tif 000002
【０００９】
画像センサのダイナミックレンジを増加させる目的のために、いくつかの技術が実装されてきた。画像センサのダイナミックレンジを増加させるための最初の解決策は、例えば、センサのサイズを小さくすることによってノイズフロアのレベルを低下させることである。この戦略は、同時にセンサの飽和レベルを低下させるという欠点をこうむる。これは、図２に例示された事例Ａである。
【００１０】
センサのダイナミックレンジを増加させるための別の手法は、センサの飽和レベルを増加させることである。ハイダイナミックレンジ（ＨＤＲ）システムまたはワイドダイナミックレンジ（ＷＤＲ）システムに関するいくつかの解決策が、ラッチおよび／またはメモリ点を追加したいくつかの電子回路を使用する標準的な画像センサで提案されている。センサはまた、ウェル調節、複数のキャプチャ、または空間的に変化する露光などの技術を用いて設計されている。さらに、追加の論理回路が、ＣＭＯＳ、ＡＰＳごとに追加されてきたが、これは、センサの有効高感度領域を減少させ、実効ＴｏＦ撮像要件を満たさない非常に低い曲線因子となる。別の解決策は、対数画素を有する回路を使用することからなる。こうした画素回路は、画素に達する光の量の対数関数である電圧レベルを発生させる。これは、線形の画素を使用する大部分のＣＭＯＳ型画像センサまたはＣＣＤ型画像センサとは異なる。しかしながら、対数画素の使用は、例えば、奥行き情報などの要求されるデータを計算するための後処理を非常に複雑にする。なぜならば、対数関数の使用は、周知の圧縮問題をもたらし、追加の処理計算も要求するからである。
【００１１】
飽和レベルの増加に基づいたこれらの解決策の１つが、図３に例示される。追加のコンデンサＣＰＡが使用され、そのコンデンサＣＰＡにおいて、フォトダイオードＰＤにおいて積分時間の間に発生した電荷を移動することができる。この方法の主な欠点は、追加のコンデンサにおいて移動させられると、読出しサイクルは一回だけ可能であることである。追加のコンデンサに含まれたデータを数回読出し、使用される変換利得を適応させることは可能ではない。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
異なる変換利得を使用して同じ電荷情報を破壊することなく複数回読出すことを可能にしながら、飛行時間センサのダイナミックレンジを増加させるために提案されるべき解決策が残っている。
【課題を解決するための手段】
【００１３】
本発明は、請求項１に記載のハイダイナミックレンジ画素に関する。
【００１４】
固有静電容量によって、寄生静電容量ＣＰでもあるこの固有静電容量は、回路に追加された追加の静電容量ではなく、回路の電子複合物（ｅｌｅｃｔｒｏｎｉｃ  ｃｏｍｐｏｕｎｄｓ）に関連付けられる全寄生静電容量の合計、すなわち、感光性素子、検知器ノード、リセットスイッチ、緩衝増幅器、および選択トランジスタのうちの少なくとも１つに由来する静電容量の合計であることが意味される。定義によると、この固有静電容量を単独で抑制することはできない。
【００１５】
本発明によって、使用される最も良い変換利得を選択することも可能である。最初に、電荷が、大きい静電容量で格納された場合であっても、高い変換利得を得るためにそれらの電荷を寄生静電容量に移動させることが可能である。
【００１６】
好適には、デュアルモード静電容量（ＣＨＤＲ）は、反転モードにおいて少数キャリアを格納し、集積モード（ａｃｃｕｍｕｌａｔｉｏｎ  ｍｏｄｅ、蓄積モード）において少数キャリアをデストアする（ｄｅｓｔｏｒｅ）ように動作可能であるＭＯＳ静電容量である。ＭＯＳ静電容量を使用するという事実は、寄生静電容量からＭＯＳ静電容量の方向とＭＯＳ静電容量から寄生静電容量の方向との両方向に電荷を移動させることを可能にする。これは、標準的な１モード静電容量を使用する時には可能ではない。
【００１７】
有利なことに、感光性素子は、埋込フォトダイオードであり、その埋込フォトダイオードは、電荷移動ステップの間にそのフォトダイオードを完全に空にすることにより読出しノイズを減少させることを可能にする。
【００１８】
さらに有利なことに、ＨＤＲ画素が飛行時間測定を行うために使用される。一回だけの積分時間で、低い変換利得と高い変換利得との両方を有するデータを得るという事実は、飛行時間測定にとって非常に興味深い。なぜならば、同じ電荷情報が、破壊することのない方法で二回出力されることができるからである。これは飛行時間測定にとって有利であり、飛行時間測定では、いくつかの相関関係が、距離を計算するために数学的に組合される必要がある。異なる相関関係が、同じ露光の間に並行して、または連続した露光を使用して連続的に取得されることができる。本発明は、電荷情報を破壊することなく異なる変換利得を使用して複数回にわたってそれぞれの露光の相関関係を測定する方法を提供する。
【００１９】
本発明はまた、請求項７に記載のハイダイナミックレンジ画素を動作させるための方法に関する。
【００２０】
有利なことに、その方法は、低いリセットノイズで測定を行うことを可能にする。なぜならば、感光性素子のリセットは、デュアルモード静電容量が集積モード（蓄積モード）である間に実行されるからである。
【００２１】
方法は、飛行時間用途のために特に有利である。複数の矛盾がないデータセットが利用可能であるので、飛行時間情報が異なる変換利得に由来する相関関係データを用いて計算されることを必要とする状況ではない。したがって、互いに対して異なる変換利得を較正する必要はなく、このことは、例えば、対数の実装、線形対数の実装、または区分的線形画素の実装に関して本発明の巨大な利点である。
【００２２】
本発明の他の利点および新たな特徴は、添付の図面と共に考慮したときに、以下の詳細な記載からさらに明らかになる。
【図面の簡単な説明】
【００２３】
本発明は、以下の記載および添付の図面を考慮してさらに良く理解される。
【００２４】
【図１】ＴＯＦカメラシステムの基本動作原理を例示する。
【図２】ハイダイナミックレンジの精細度を例示する。
【図３】先行技術において実装されたような標準的な３Ｔ−画素構成を例示する。
【図４】本発明の実施形態に従った画素構成を例示する。
【図５】本発明の別の実施形態に従った画素構成を例示する。
【図６】ＭＯＳコンデンサの周知のデバイス物理を例示し、ここで、半導体層は、ｐドープ層である。
【図７】ゲートバイアスの関数としてＭＯＳコンデンサの容量性挙動を示す。
【図８】本発明の実施形態に従ったＭＯＳコンデンサＣＨＤＲの平面図である。
【図９】本発明の実施形態に従った、画素を制御するための典型的な波形を示す。
【図１０】本発明の実施形態に従った飛行時間撮像システムの実装を示す。
【００２５】
本発明の利点および新たな特徴は、添付の図面と共に考慮したときに、以下の詳細な記載からさらに明らかになる。
【発明を実施するための形態】
【００２６】
図４は、本発明の実施形態に従った画素構成を例示する。
【００２７】
画素４０は、
−入射光に応答して電荷を発生させるための、例えば、フォトダイオードなどの感光性素子ＰＤであって、埋込フォトダイオードをも使用することができる、感光性素子ＰＤと、
−移動ゲートがない場合にフォトダイオードのカソードに取付けられるノードである検知器ノードＦＤまたは、移動ゲートによってＰＤ素子に接続されることができる、表示されていない検知器ノードＦＤと、
−制御信号ＲＳＴに対して応答するリセットトランジスタＭＲＳＴであって、そのリセットトランジスタは、既知の電圧（ＶＲＳＴ）まで感光性素子ＰＤを初期化するように動作可能であるか、または、埋込フォトダイオードが使用された場合に、埋込フォトダイオードを完全に空にしながら、既知の電圧に素子ＦＤをリセットするように動作可能である、リセットトランジスタＭＲＳＴと、
−ＶＤＤ信号に対して応答し、画素電圧を集積された電荷（ａｃｃｕｍｕｌａｔｅｄ  ｃｈａｒｇｅ、蓄積された電荷）を除去することなく観察できるように動作可能である、例えば、ソースフォロワなどの増幅器トランジスタＭＳＦであって、検知器ノードＦＤにおける電圧は、増幅器として使用されるこのトランジスタを経由して出力される画素に向かって移動させられる、増幅器トランジスタＭＳＦと、
−ＳＥＬ信号に応答し、読出し処理の間に画素を選択するように動作可能である選択トランジスタＭＳＥＬと、
−回路の全寄生静電容量、主に、固有フォトダイオード静電容量と、増幅器およびリセットトランジスタと関連付けられる静電容量との合計に対応する小さい固有静電容量または小さい寄生静電容量ＣＰと、
−例えば、金属酸化物半導体（ＭＯＳ）コンデンサＣＨＤＲなどのデュアルモード静電容量と
を備える。
【００２８】
考えられる１つの実施形態において、追加のスイッチＳ２が、画素に追加され、図５に例示されるように、ＣＭＯＳコンデンサＣＨＤＲと検知器ノードＦＤとの間で接続される。
【００２９】
寄生固有静電容量ＣＰの値は、典型的には約１０ｆＦである。この小さい静電容量が、少ない量の電荷を統合することを可能にするが、飽和レベルが低くなる。その変換利得、すなわち、「発生した電子の数によって発生した電圧／発生した電子の数」の比は高く、暗闇という条件において高感度を達成することを可能にする。
【００３０】
ＭＯＳコンデンサＣＨＤＲは、半導体本体、すなわち基板と、絶縁体膜と、ゲートと呼ばれる金属製電極と、半導体本体を接触させるための１つまたは２つのオーム性接点とで作られる。標準的なＣＭＯＳトランジスタは、典型的には、半導体本体を接触させる、ソースおよびドレインと呼ばれる２つのオーム性領域を備えることが理解されるべきである。本発明において、図４および図５に表示されるように、ソースとドレインとを接続することができるか、または、図８におけるように、１つの区域だけを設計することができる。本発明において、２つのオーム性接点を設計する場合には、ＭＯＳコンデンサＣＨＤＲは、半導体側、すなわち、ＭＯＳコンデンサのソースおよびドレインが光検知器ＰＤの検知ノードＦＤに接続されるように構成される。
【００３１】
ＭＯＳコンデンサＣＨＤＲの変換利得は比較的に小さい。この大きい静電容量は、飽和レベルが高いので、明るい条件において特に有用である。
【００３２】
図６は、ＭＯＳコンデンサの周知のデバイス物理を例示し、ここで、半導体層はｐドープ層である。
−ゲートに印加される電圧Ｖｇが、いわゆるフラットバンド電圧Ｖｆｂよりも小さい場合には、表面の半導体／酸化物において、またはその近くにおいて、多数のホールが存在する。それらは、集積層（ａｃｃｕｍｕｌａｔｉｏｎ  ｌａｙｅｒ，蓄積層）を形成し、静電容量が集積モード（蓄積モード）におけるものである。
−ゲートに印加される電圧Ｖｇが、いわゆるしきい値電圧ＶＴよりも大きい場合には、反転電子で満たされる反転層が存在する。反転層は反転モードである。
【００３３】
本発明はｐドープされたＭＯＳ静電容量と共に提示されることと、次に、少数キャリアが電子であることとが理解されるべきであるが、本発明は、それらには限定されず、本発明は、ｎドープされた静電容量と、ホールである少数キャリアとを伴って当業者によって実装されることができる。
【００３４】
図７は、ゲートバイアスの関数としてＭＯＳコンデンサＣＨＤＲの容量性挙動を示す。線（ａ）は、バイアス条件に対して低周波数においてゲートで見られる静電容量を描くが、線（ｂ）は、ＭＯＳの反転層と同じ極性でドープされた半導体接点から見られる静電容量を描く。ゲートから見ると、ＭＯＳコンデンサは同調性を制限されている。なぜならば、低周波数においては、反転におけるゲートの静電容量と、集積（蓄積）におけるゲートの静電容量とが等しいからである（図７、ａ）。しかしながら、反転においては、コンデンサの反対側上、すなわち半導体側上において使用される電荷は、少数キャリアであるが、集積（蓄積）においては、電荷は多数キャリアである。これは、少数キャリア、すなわち、フォトダイオードＰＤによって積分時間の間に統合された少数キャリアだけを見たときに、集積（蓄積）においてコンデンサに電荷が集積（蓄積）されることができないことを意味する。これは、少数キャリアに関して、ＭＯＳコンデンサが集積（蓄積）であるときには、コンデンサがないことを意味する（図７、ｂ）。
【００３５】
図４または図５の構造のゲート電圧がコンデンサの反転モードに対応するときには、コンデンサはここで、半導体接点から少数キャリアを受入れることができ、それらの電荷、この場合、電子のためのコンデンサとして働くことができる。ゲート電圧が集積モード（蓄積モード）に対応するときには、チャネルに存在した少数キャリアはここで、再び半導体領域の中に押され、電荷情報を修正することなく、このノードにおいて静電容量を変化させる。この方法で、少数キャリアのための高静電容量と低変換利得とを有するモード（反転におけるＭＯＳ）と、低静電容量と高変換利得とを有するモード（蓄積におけるＭＯＳ）との間で切替えることが可能である。
【００３６】
デュアルモード静電容量ＭＯＳ  ＣＨＤＲの使用は、
−静電容量ＣＨＤＲが反転モードで動作するように、そして少数キャリアによって見られる総静電容量ＣＴがＣＰとＣＨＤＲとの合計であるように、スイッチＳ２を開き、ゲート電圧Ｖｇを印加することによって、大きい静電容量ＣＨＤＲに寄生静電容量ＣＰから電荷を移動させることを可能にし、そして
−少数キャリアによって見られる総静電容量ＣＴがＣＰだけであるように、ゲート電圧Ｖｇを印加すること、例えば、静電容量ＣＨＤＲが集積モード（蓄積モード）で動作し、寄生静電容量に向かって離れるように少数キャリアを押すことによって寄生静電容量ＣＰに大きい静電容量ＣＨＤＲから電荷を移動させることを可能にする。
【００３７】
このデュアルモードＭＯＳ静電容量を備える本発明の画素４０は、飛行時間カメラシステムにおいて特に興味深い。好適には、本発明の画素４０は、飛行時間測定を行うために動作可能である。画素４０は、例えば、飛行時間の相関関係の測定を行うための電流支援光復調器の画素であり得るが、本発明は、それには限定されない。デュアルモードＭＯＳ静電容量によって、同じ電荷情報が、破壊されない方法で二度出力されることができ、これは、いくつかの相関関係が距離を計算するために数学的に組合される必要がある飛行時間測定にとって有利である。異なる相関関係が、同じ露光の間に並行して、または連続的な露光を使用して連続的に取得されることができる。本発明は、電荷情報を破壊することなく、異なる変換利得を使用して複数回にわたって各露光の相関関係を測定する方法を提供する。これは飛行時間にとって重要である。なぜならば、相関関係データを数学的に組合せることができるために、相関関係データセットは、矛盾がなく、同じ変換利得を使用して測定される必要があるからである。ここで、本発明を用いて、矛盾がなく複数のデータベースが利用可能である。セット内の各相関関係データ点は、同じ変換利得を使用して測定され、いくつかのセットが利用可能であり、それによって、それらのセットは異なる変換利得を用いて測定される。これは、収集された電荷が小さい低強度の測定に関して、高変換利得を有するデータセット（すなわち、寄生静電容量ＣＰ）を使用することができるが、高強度の測定に関して、低変換利得を有するデータセット（すなわち、ＭＯＳ静電容量ＣＨＤＲ）が使用されることができることを意味する。なぜならば、高変換利得で測定されたときの情報は飽和するからである。
【００３８】
ＭＯＳコンデンサＣＨＤＲの平面図が図８に提供される。領域７２は、ＣＭＯＳ静電容量のゲートの平面図であり、そのゲートの下に、絶縁層および半導体層が存在する。領域７１は、少数キャリアがＭＯＳコンデンサに出入りすることを可能にするための、半導体層を接触させるオーム性接点である。図８において、１つのオーム性接点７１だけが表示されているが、本発明は、２つのオーム性接点を備えることができる。標準的なＣＭＯＳトランジスタは、典型的には、ソースおよびドレインと呼ばれる２つのオーム性領域を備えることが理解されるべきである。本発明において、ソースとドレインとは、図４および図５に表示されるように接続されることができるか、または、図８におけるように、１つの区域だけが設計されることができる。少数キャリアがＭＯＳコンデンサに出入りすることを可能にするためには、１つのオーム性接点だけが必要とされる。
【００３９】
スイッチを入れたり切ったりすることができる追加の静電容量ＣＨＤＲの値は、典型的には約４ｆＦ／μｍ２である、ゲートの単位静電容量に比例し、ＭＯＳコンデンサの幅７５およびＭＯＳコンデンサの長さ７４に比例する。しかしながら、構造の追加はまた、寄生静電容量を追加し、その寄生静電容量は、幅７５と、技術に依存し、最小化されなければならない接点の長さ７３と、やはり技術に依存するこの能動領域７１の接合静電容量とに比例する。ノードＦＤにおいて静電容量の高変調を有するために、ＭＯＳ構造の幅７５を最小化することによって（切り替えられることができない）寄生静電容量ＣＰを最小化し、ＭＯＳ構造の長さ７４を最大化しなければならない。６：１から１０：１までの変調比が、長さ７４と幅７５とのそれぞれを最適化することによって達成され、約２０ｄＢのダイナミックレンジの改善を提供することができる。ＭＯＳ構造の他のさらに新たな実装、例えば、円形のゲートに囲まれた単一のドレイン／ソース接点などもまた可能である。
【００４０】
図９は、画素を制御するための典型的な波形を示し、これは、本発明の方法を例示する。
【００４１】
時間Ｔ１において、ソースフォロワＭＳＦはＶＤＤ値にリセットされる。次に、リセットパルスが、時間Ｔ２までトランジスタのゲートＭＲＳＴに与えられる。リセットの間、ＭＯＳコンデンサＣＨＤＲは、集積（蓄積）において維持され、ＶＨＤＲは低く、少数キャリアに関して、寄生静電容量ＣＰだけが存在することを意味する。したがって、リセットによって形成されるｋＴＣノイズは、寄生静電容量ＣＰによって定義されるだけであり、ノードＦＤに残っている寄生静電容量（例えば、増幅器ＭＳＦの入力静電容量）と並行する、検知ダイオードＰＤの寄生静電容量の合計である。
【００４２】
リセットの後、ＭＯＳは、時間Ｔ３において弱い反転でバイアスをかけられ、積分時間が開始する。ノードＦＤにおいて集積（蓄積）された任意の電荷に関して、追加のＭＯＳコンデンサＣＨＤＲが見られるので、電荷情報の統合は、ＣＰとＣＨＤＲとの合計である総静電容量ＣＴにおいて、露光の間に生じる。
【００４３】
時間Ｔ４において、露光時間が終了され、情報がサンプリングされる。電荷情報が全静電容量ＣＴにおいて読出され、低変換利得が使用されることを意味する。
【００４４】
最初の読出し動作の後、ＭＯＳコンデンサＣＨＤＲは、集積（蓄積、または、少なくともフラットバンド）において切替えられ、時間Ｔ５と時間Ｔ６との間でＶＨＤＲは低く、反転層において先に提示された少数キャリアは、ノードＦＤに接続された半導体接点７１の中に押し戻される。好適には、時間Ｔ５および時間Ｔ６は、反転モードと集積モード（蓄積モード）との間の電荷が、より良好な電荷移動を確実にするために、遅く突発的ではないように選択される。時間Ｔ５および時間Ｔ６は、一回に融合されることもできる。次に、同じ電荷情報が低静電容量ＣＰで読まれることができ、高変換利得が、この２番目の読出し動作の間に使用されることを意味する。
【００４５】
この高変換利得モードで読出されたデータが飽和された場合には、飛行時間計算を時間Ｔ３において、低変換利得モードで取得されたデータを使用して行うことができ、選択を行うことができる。
【００４６】
一実施形態において、図５に表示されるように、スイッチＳ２が使用されたときに、スイッチは、時間Ｔ４まで閉じて維持されることができる（信号ＳＷ）。次に、最初の読出し工程の間に電荷を完全に移動できるように、スイッチは開かれることができる。
【００４７】
本発明はまた、ＰＤ素子とＦＤ素子との間で移動ゲートを実装することによってグローバルシャッタ画素アプローチにおいて使用されることができる。デュアルモード静電容量が再びＦＤ素子に接続される。ＰＤ素子が埋込フォトダイオードでない場合において、移動ゲートが伝導しているときに、制御されたキャリアはＰＤノードとＦＤノードとの両方において等しい電位を有するように、ＰＤとＦＤとの間で分布させられる。したがって、ＦＤにおいて大きい静電容量を有することが有利であり、その結果、収集されたキャリアの大部分が、ＦＤ側に格納される。移動ゲートが解放されたときに、状況は固定される。ここで、ＦＤノードにおける電子は、蓄積においてＭＯＳ構造を戻すことによって、最初、低変換利得モードで、次に、高変換利得モードで読まれることができる。そうする際に、本発明者らは、通常のグローバルシャッタモードに関して、ＰＤからＦＤへの電荷の移動をより良く達成した。失われた電荷の量は、典型的には１／２に近づくデュアルモード静電容量（ＣＰＤ／（ＣＰＤ＋ＣＦＤ））を伴わないものであるが、本発明においては、グローバルシャッタ動作において失われた電荷の量は、高変換利得モードにおける当初のＦＤ変換利得をほぼ維持しながら、（ＣＰＤ／（ＣＰＤ＋ＣＦＤ＋ＣＨＤＲ））に低下される。
【００４８】
図１０は、本発明に由来するダイナミックレンジの改善を使用した、飛行時間撮像システム９００の実装を示す。本発明に由来する実施形態のうちの任意のものに従った画素４０のアレイを備える画素のアレイ９０１は、ＡＤＣ、アナログ出力バッファ、一組のパラレルＡＤＣなどであり得る読出しモジュール９０２と、複数のモードにおける各画素を読出すために画素のアレイ９０１と読出しモジュール９０２との両方を制御するタイミングモジュール９０３とに接続される。
【図１】
0006596029.tif 000003
【図２】
0006596029.tif 000004
【図３】
0006596029.tif 000005
【図４】
0006596029.tif 000006
【図５】
0006596029.tif 000007
【図６】
0006596029.tif 000008
【図７】
0006596029.tif 000009
【図８】
0006596029.tif 000010
【図９】
0006596029.tif 000011
【図１０】
0006596029.tif 000012