(57)【特許請求の範囲】
【請求項１】
ｐ型半導体領域、ｎ型半導体領域、および増倍領域を有する半導体層と、
前記増倍領域の上に形成されたｐ型の光吸収層とを有し、
前記ｐ型半導体領域と前記ｎ型半導体領域とは、前記半導体層の平面方向に前記増倍領域を挟んで形成され、
前記光吸収層は、バンドギャップが前記増倍領域に向かって小さくなっている
ことを特徴とする受光素子。
【請求項２】
請求項１に記載の受光素子において、
前記光吸収層上に形成され、伝導帯端のエネルギーが前記光吸収層の伝導帯端のエネルギーよりも高いバリア層を更に有する
ことを特徴とする受光素子。
【請求項３】
請求項１または２に記載の受光素子において、
前記光吸収層は、ｐ型の不純物濃度が前記増倍領域に向かって小さくなっている
ことを特徴とする受光素子。
【請求項４】
請求項１に記載の受光素子において、
前記増倍領域は、Ｓｉから構成され、
前記光吸収層は、ＧｅxＳi1-xから構成され、
前記光吸収層は、ＧｅxＳi1-xの組成比ｘが前記増倍領域に向かって大きくなっていることを特徴とする受光素子。
【請求項５】
請求項１に記載の受光素子において、
前記増倍領域は、Ｓｉから構成され、
前記光吸収層は、ＧｅxＳｎ1-xから構成され、
前記光吸収層は、ＧｅxＳｎ1-xの組成比ｘが前記増倍領域に向かって小さくなっている
ことを特徴とする受光素子。
【請求項６】
請求項３に記載の受光素子において、
前記増倍領域は、ＩＩＩ−Ｖ族化合物半導体から構成され、
前記光吸収層は、ＩＩＩ−Ｖ族化合物半導体から構成され、
前記光吸収層を構成するＩＩＩ−Ｖ族化合物半導体の組成比は、前記増倍領域に向かって小さくなっている
ことを特徴とする受光素子。
【請求項７】
請求項１に記載の受光素子において、
前記増倍領域は、Ｓｉから構成され、
前記光吸収層は、ＩＩＩ−Ｖ族化合物半導体から構成されている
ことを特徴とする受光素子。
【請求項８】
請求項１乃至７の何れか一項に記載の受光素子と、
前記半導体層上に形成され、前記光吸収層と光結合されるコアと、
前記コア上に形成されたクラッド層とを備える
ことを特徴とする光集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を電気信号に変換する受光素子および当該受光素子を含む光集積回路に関し、例えば、アバランシェフォトダイオードとしての機能を発揮する受光素子に関する。
【背景技術】
【０００２】
光通信における一般的な光レシーバは、通常、受光素子と、受光素子により生じる光電流を増幅するトランスインピーダンスアンプ（Ｔｒａｎｓｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ，以下「ＴＩＡ」とも称する。）とにより構成されている。
光レシーバに用いられる受光素子としては、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ，以下「ＰＤ」とも称する。）やアバランシェフォトダイオード（ａｖａｌａｎｃｈｅ  ｐｈｏｔｏｄｉｏｄｅ、以下「ＡＰＤ」とも称する。）がある。【０００３】
ＰＤは、入射した光を電流に変換する機能を有しており、その光電変換効率は量子効率として１００％が上限となる。ＰＤとしては、ＩｎＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体を用いた一般的な素子の他に、単一走行キャリアフォトダイオード（ＵＴＣ−ＰＤ）などが知られている（例えば、非特許文献１参照）。【０００４】
一方、ＡＰＤは、素子内において生じた光電子を高電界下で加速することにより格子と衝突させ、イオン化させることによりキャリアを増幅させる機能をもつ受光素子である。ＡＰＤは、１つの光子に対して複数のキャリアが出力されるため、量子変換効率として１００％を上回る感度を得ることが可能である。このような理由から、ＡＰＤは高感度の光レシーバに広く利用されている（例えば、非特許文献２参照）。【０００５】
近年、光レシーバの小型化や低コスト化を目的として、光合波器や光分波器を含む光導波路、受光素子、およびＴＩＡ等を１つのＩＣチップに集積するモノリシック集積の研究開発が注目されている。特に、シリコン（Ｓｉ）系のＩＣと作製プロセスを共有化し、受光素子等の光能動素子を作製する「シリコンフォトニクス」の研究開発が盛んに行われている（例えば、非特許文献３参照）。【０００６】
シリコンフォトニクスの技術を光レシーバに適用することにより、シリコン（Ｓｉ）またはＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）上に、受光素子とＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路とを一体集積して形成できるようになるので、光レシーバの量産性、作製プロセスの安定性、パッケージング、および検査の観点から低コスト化が可能となる。【０００７】
また、近年のシリコンフォトニクスによる光レシーバの研究開発においては、１．３μｍ帯に感度を有し、かつシリコンとの格子定数差が比較的小さいゲルマニウム（Ｇｅ）をシリコン基板上へ結晶成長する手法や、光吸収層として機能するＩｎＧａＡｓをＩｎＰ基板上へ成長したのち、当該ＩｎＧａＡｓをＳｉ基板上へ貼り合わせ等により転写する手法等が用いられている。また、受光素子の高感度化を目的として、シリコン（Ｓｉ）を増倍層としたＡＰＤの研究開発も行われている。【０００８】
ところで、シリコンフォトニクスによるＡＰＤとしては、ＳｉまたはＳＯＩ基板上に光吸収層を積層し、電圧印加および光注入を積層方向に対して平行に行う構造を有する「垂直入射型」のＡＰＤや、「ｎｏｒｍａｌ  ｉｎｃｉｄｅｎｔ型」のＡＰＤが知られている。【０００９】
また、上記ＡＰＤの他に、シリコンフォトニクスによる導波路型のＡＰＤも知られている。導波路型のＡＰＤは、光導波路と受光部とを集積化することができ、実装の際に空間光学系を用いる必要がないことが特徴である。導波路型のＡＰＤとしては、例えば非特許文献４に、Ｓｉ基板に導波路形成するとともに上記導波路内に欠陥を注入することにより光吸収を促し、導波路内に電界を与えてそのまま増倍をさせる材料をＳｉのみで構成することにより、デバイスの集積度を向上させたＡＰＤが開示されている。
また、非特許文献５には、Ｇｅ光吸収層とＳｉ増倍層としての機能を有する導波路の夫々にコンタクト層を設け、Ｇｅ光吸収層と導波路の光結合にエバネッセント結合を用いた導波路型のＡＰＤが開示されている。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】T. Ishibashi et al., “Uni-Traveling-Carrier Photodiodes” in proceedings of Ultrafast Electronics and Optoelectronics, Vol.13, Optical Society of America, 1997.
【非特許文献２】J. C. Campbell, “Recent Advances in Telecommunications Avalanche Photodiodes” IEEE JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL.25, NO.1, January 2007.
【非特許文献３】B. Jalali et al.,“Silicon Photonics” IEEE JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL.24, NO.12, December 2006.
【非特許文献４】J. J. Ackert et al., “10 Gbps silicon waveguide-integrated infrared avalanche photodiode”, OPTICS EXPRESS, Vol.21, 19530, August, 2013.
【非特許文献５】N. Duan et al., “High Speed Waveguide-Integrated Ge/Si Avalanche Photodetector” in proceedings of OFC/NFOEC Technical Digest, OSA, 2013.
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した従来のＡＰＤには以下に示す課題がある。
例えば、垂直入射型のＡＰＤでは、ＣＭＯＳプロセスと整合はするものの、層構成が複雑になるため多大な工数の追加が必要となり、作製プロセスが複雑になる。また、導波路型のＡＰＤでは、光結合効率や光吸収層の光吸収係数の問題により感度が低くなることや、Ｓｉ増倍層に対する電界のかかり方の不均一性により高利得性能と帯域性能の両立ができず、動作の高速化に限界がある。【００１２】
すなわち、ＡＰＤとして垂直入射構造を適用した場合には、高感度化および高速化が可能である一方、ＡＰＤの作製プロセスが非常に複雑になるという課題があり、ＡＰＤとして導波路構造を適用した場合には、ＡＰＤをＣＭＯＳ−ＩＣの製造プロセスに適合させて作製することによりＣＭＯＳ−ＩＣとの高密度の集積化が比較的容易に実現できる一方、ＡＰＤとしての機能、すなわち高感度性能および高速性能が、不十分となるという課題がある。【００１３】
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、ＡＰＤとしての性能を有する受光素子をモノリシックの作製プロセスによって容易に実現することにある。
【課題を解決するための手段】
【００１４】
本発明に係る受光素子は、ｐ型半導体領域、ｎ型半導体領域、および増倍領域を有する半導体層と、増倍領域の上に形成されたｐ型の光吸収層とを有し、ｐ型半導体領域とｎ型半導体領域とは、半導体層の平面方向に増倍領域を挟んで形成されていることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ＡＰＤとしての性能を有する受光素子をモノリシックの作製プロセスによって容易に実現することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施の形態１に係る受光素子の断面を模式的に示す図である。
【図２】図２は、実施の形態１に係る受光素子の動作原理を説明するための図である。
【図３】図３は、実施の形態２に係る受光素子の断面を模式的に示す図である。
【図４】図４は、実施の形態２に係る受光素子の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
【図５】図５は、実施の形態３に係る受光素子の断面を模式的に示す図である。
【図６】図６は、実施の形態３に係る受光素子の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
【図７】図７は、実施の形態４に係る受光素子の断面を模式的に示す図である。
【図８】図８は、実施の形態４に係る受光素子の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
【図９】図９は、本発明に係る受光素子と光導波路とを含む光集積回路の平面を模式的に示す図である。
【図１０】図１０は、図９に示す光集積回路のＡ−Ａ’断面を模式的に示す図である。
【図１１】図１１は、図９に示す光集積回路のＢ−Ｂ’断面を模式的に示す図である。実施の形態３に係る振動検出装置の構成を示す図である。
【図１２】図１２は、実施の形態６に係る受光素子の断面を模式的に示す図である。
【発明を実施するための形態】
【００１７】
１．本発明に係る受光素子および光集積回路の概要
【００１８】
（１）本発明に係る受光素子（１０〜１４）は、ｐ型半導体領域（１０１）、ｎ型半導体領域（１０２）、および増倍領域（１０３）を有する半導体層（１００）と、増倍領域の上に形成されたｐ型の光吸収層（１０４，１１４，１２４，１３４）とを有し、ｐ型半導体領域とｎ型半導体領域とは、半導体層の平面方向に増倍領域を挟んで形成されていることを特徴とする。
【００１９】
（２）上記受光素子（１１）において、光吸収層（１１４）は、バンドギャップが増倍領域に向かって小さくなっていてもよい。
【００２０】
（３）上記受光素子（１２）において、光吸収層上に形成され、伝導帯端のエネルギーが光吸収層の伝導帯端のエネルギーよりも高いバリア層（１０７）を更に有していてもよい。
【００２１】
（４）上記受光素子（１３）において、光吸収層（１２４）は、ｐ型の不純物濃度が増倍領域に向かって小さくなっていてもよい。
【００２２】
（５）上記受光素子において、増倍領域は、Ｓｉから構成され、光吸収層は、ＧｅxＳi1-xから構成され、光吸収層は、ＧｅxＳi1-xの組成比ｘが増倍領域に向かって大きくなっていてもよい。
【００２３】
（６）上記受光素子（１１）において、増倍領域はＳｉから構成され、光吸収層（１１４）は、ＧｅxＳｎ1-xから構成され、光吸収層は、ＧｅxＳｎ1-xの組成比ｘが増倍領域に向かって小さくなっていてもよい。
【００２４】
（７）上記受光素子（１３）において、増倍領域はＩＩＩ−Ｖ族化合物半導体から構成され、光吸収層（１２４）はＩＩＩ−Ｖ族化合物半導体から構成され、光吸収層を構成するＩＩＩ−Ｖ族化合物半導体の組成比は、増倍領域に向かって小さくなっていてもよい。
【００２５】
（８）上記受光素子（１４）において、増倍領域はＳｉから構成され、光吸収層（１３４）はＩＩＩ−Ｖ族化合物半導体（ＩｎＧａＡｓ）から構成されていてもよい。
【００２６】
（９）本発明に係る光集積回路（２０）は、上記受光素子（１０〜１４）と、半導体層上に形成され、光吸収層と光結合されるコア（１４０）と、コア上に形成されたクラッド層（１４１）とを備えることを特徴とする。
【００２７】
なお、上記説明では、一例として、発明の構成要素に対応する図面上の構成要素を、括弧を付した参照符号によって表している。
【００２８】
２．実施の形態
以下、本発明に係る受光素子および光集積回路の実施の形態について図を参照して説明する。
【００２９】
≪実施の形態１≫
図１は、実施の形態１に係る受光素子の断面を模式的に示す図である。
同図に示される受光素子１０は、半導体層１００におけるｐ型半導体領域１０１とｎ型半導体領域１０２との間に形成された増倍領域１０３上に光吸収層１０４が積層された構造を有している。
受光素子１０は、光の照射によって光吸収層１０４で生成され、増倍領域１０３に拡散した光電子を、ｐ型半導体領域１０１とｎ型半導体領域１０２との間に印加した逆バイアスに基づく高電界によって加速させることにより、増倍領域１０３内の格子と衝突させ、イオン化させることにより、キャリアを増幅させるＡＰＤとして機能する。以下、受光素子１０について詳細に説明する。
【００３０】
図１に示されるように、受光素子１０は、半導体層１００、光吸収層１０４、電極層１０６、および絶縁層１０５を有している。
半導体層１００は、ｐ型半導体領域１０１、ｎ型半導体領域１０２、および増倍領域１０３を有している。半導体層１００としては、例えば、シリコン（Ｓｉ）基板やＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を例示することができる。
【００３１】
ｐ型半導体領域１０１およびｎ型半導体領域１０２は、半導体層１００に夫々形成されている。ｐ型半導体領域１０１は、半導体層１００としてのＳｉ基板またはＳＯＩ基板の表面Ｓｉ層に、例えばホウ素（Ｂ）をイオン注入すること等により形成され、ｎ型半導体領域１０２は、半導体層１００としてのＳｉ基板またはＳＯＩ基板の表面Ｓｉ層に、例えばヒ素（Ａｓ）をイオン注入すること等により形成される。
また、図１に示されるように、ｐ型半導体領域１０１とｎ型半導体領域１０２とは、半導体層１００の平面方向（例えば図１の方向Ｘ）に増倍領域１０３を挟んで形成されている。
【００３２】
増倍領域１０３は、光吸収層１０４から移動してきた光電子を高電界によって加速させることによりキャリアを増幅させるための領域である。具体的に、増倍領域１０３は、半導体層１００において、ｐ型半導体領域１０１やｎ型半導体領域１０２を形成するための不純物が導入されていない領域である。例えば、半導体層１００がＳｉ基板またはＳＯＩ基板から構成されている場合には、増倍領域１０３は、Ｓｉから成る領域である。
【００３３】
増倍層１０３のＸ方向の長さ（ｐ型半導体領域１０１とｎ型半導体領域１０２との間のＸ方向の距離）は、ＣＭＯＳプロセスの場合、例えば２０ｎｍ〜２００ｎｍの間で適宜設定可能である。
【００３４】
光吸収層１０４は、光の照射により電子正孔対を発生させるための層であり、半導体層１００の増倍領域１０３に接して形成されている。光吸収層１０４は、ｐ型の半導体材料から構成されている。上記ｐ型の半導体材料としては、Ｇｅを例示することができる。また、光吸収層１０４に導入する不純物としては、Ｂを例示することができる。
【００３５】
電極層１０６は、ｐ型半導体領域１０１とｎ型半導体領域１０２に夫々電圧を印加するための電極を構成するものであり、半導体層１００におけるｐ型半導体領域１０１上およびｎ型半導体領域１０２上に夫々形成されている。電極層１０６は、例えばタングステン（Ｗ）または銅（Ｃｕ）を主成分とする金属材料によって構成されている。
【００３６】
絶縁層１０５は、光吸収層１０４と電極層１０６とを絶縁するためのものである。絶縁層１０５は、例えば酸化シリコン（例えばＳｉＯ2）から構成されている。
【００３７】
ここで、本実施の形態に係る受光素子１０の製造方法について簡単に説明する。
先ず、半導体層１００としてのＳｉ基板またはＳＯＩ基板の表面Ｓｉ層に、ｐ型半導体領域１０１およびｎ型半導体領域１０２を形成する。具体的には、Ｓｉ基板またはＳＯＩ基板の表面Ｓｉ層にＢを導入することにより、ｐ型半導体領域１０１を形成するとともに、半導体層１００の平面方向にｐ型半導体領域１０１と所定の間隔をあけてＡｓを導入することにより、ｎ型半導体領域１０２を形成する。上記不純物の導入は、例えば、よく知られたイオン注入法等により行えばよい。
これにより、ｐ型半導体領域１０１およびｎ型半導体領域１０２が形成され、ｐ型半導体領域１０１とｎ型半導体領域１０２との間の不純物がドーピングされていない領域が増倍領域１０３として形成される。
【００３８】
なお、平面視におけるｐ型半導体領域１０１とｎ型半導体領域１０２との間隔は、ｐ型半導体領域１０１とｎ型半導体領域１０２との間の領域が増倍領域１０３として機能するのに十分な距離を確保していればよい。
【００３９】
次に、半導体層１００上に絶縁膜を形成する。例えば、プラズマＣＶＤ法により、半導体層１００上に酸化シリコン層（ＳｉＯ2）を形成する。次に、上記酸化シリコン層における増倍領域１０３の上部の領域に開口部を形成する。例えば、よく知られたフォトリソグラフィー技術とドライエッチング技術によって、酸化シリコン層における増倍領域１０３の上部の領域を選択的に除去する。
【００４０】
次に、上記開口部が形成された酸化シリコン層を選択成長マスクとして、半導体層１００における増倍領域１０３上にＧｅを選択的に成長させることにより、光吸収層１０４を形成する。例えば、ＧｅＨ4をソースガスとしたＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法により、例えば基板温度条件６００℃でＧｅを堆積することにより、半導体層１００における増倍領域１０３上にＧｅを選択的に成長させることができる。また、Ｓｉ層とＧｅ光吸収層との間の大きな格子不整合を緩和するため、ＧｅxＳｉ1-xをＳｉ層とＧｅ光吸収層間に成長してもよい。この選択成長では、上記選択成長マスクの上には、Ｇｅが堆積しない。
なお、光吸収層１０４のｐ型の発現は、上記ソースガスとともにホウ素の化合物（例えばＢ2Ｈ6）を添加することによって実現してもよいし、Ｇｅを選択成長させた後に、例えばイオン注入により不純物としてＢを導入することによって実現してもよい。
【００４１】
次に、電極層１０６を形成する。先ず、例えばよく知られたフォトリソグラフィー技術とドライエッチング技術によって、半導体層１００におけるｐ型半導体領域１０１およびｎ型半導体領域１０２の上に堆積している酸化シリコン層（絶縁膜）を選択的に除去する。次に、例えばよく知られたリフトオフ法により、ｐ型半導体領域１０１およびｎ型半導体領域１０２上に、例えばタングステン（Ｗ）や銅（Ｃｕ）を含む金属材料から成る電極層１０６を形成する。具体的には、上記酸化シリコン層を選択的に除去する際に利用したレジストパターンを残しておき、ＷやＣｕを含む金属材料を半導体層１００およびレジストパターンの上に堆積させた後、上記レジストパターンを除去する。これにより、ｐ型半導体領域１０１およびｎ型半導体領域１０２の上に電極層１０６が形成される。ここで、Ｗの堆積には、例えばよく知られた蒸着法を用い、Ｃｕの堆積には、例えばよく知られためっき法を用いればよい。
また、電極層１０６と光吸収層１０４との間の酸化シリコン層（絶縁膜）は、絶縁層１０５となる。
【００４２】
以上の工程を経ることにより、実施の形態１に係る受光素子１０を作製することができる。
【００４３】
次に、実施の形態１に係る受光素子１０がＡＰＤとして動作する原理について説明する。
図２は、実施の形態１に係る受光素子の動作原理を説明するための図である。
【００４４】
ｐ型半導体領域１０１とｎ型半導体領域１０２との間に逆バイアス電圧を印加し、ｐ型半導体領域１０１とｎ型半導体領域１０２との間の増倍領域１０３の電界強度がアバランシェ増倍に十分な強度に達すると、増倍領域１０３は増倍機能を発現する。
【００４５】
一方、光吸収層１０４に光が注入されると、図２に示されるように、光吸収層１０４内に電子正孔対が生成される。光吸収層１０４はｐ型にドーピングされていることから電気的に中性であり、電界は生じていない。そのため、生成された電子正孔対は、拡散によって光吸収層１０４内を夫々移動する。すなわち、光吸収層１０４内の電子は、増倍領域１０３へ拡散過程を経て移動し、光吸収層１０４内の正孔は、誘電緩和時間を経て増倍領域１０３へと移動する。
【００４６】
ここで、光吸収層１０４の膜厚（半導体層１００の平面に垂直な方向における光吸収層１０４の長さ）が大きい場合、光吸収層１０４内で生成された電子および正孔は一定のキャリアライフタイムを経て再結合するため、増倍領域１０３には到達できない。一方、導波路型の受光素子に用いられるように、光吸収層１０４の膜厚を小さくした場合、光吸収層１０４内で生成された電子を増倍領域１０３へ拡散移動させ、また、正孔を誘電緩和時間を経て増倍領域１０３に移動させることが可能となる。そこで、本実施の形態に係る受光素子１０では、光吸収層１０４の膜厚を光吸収層１０４内で生成された電子および正孔が増倍領域１０３へ拡散移動できる大きさにする。具体的には、光吸収層１０４の膜厚を数百ｎｍ程度にする。これにより、光吸収層１０４内で生成された電子および正孔を増倍領域１０３に移動させることができる。すなわち、本実施の形態に係る受光素子１０において、光吸収層１０４内での電子正孔対は、単一走行キャリアフォトダイオード（ＵＴＣ−ＰＤ）と同様の振る舞いを示し、光吸収層１０４のキャリア輸送時間は電子が支配的となる。
【００４７】
増倍領域１０３に注入された電子および正孔は、増倍領域１０３内の高電界によりアバランシェ増倍を繰り返す。これにより、正孔はｐ型半導体領域１０１へ、電子はｎ型半導体領域１０２へ夫々移動し、受光素子１０はＡＰＤとして機能することになる。
【００４８】
以上、実施の形態１に係る受光素子１０によれば、半導体層１００におけるｐ型半導体領域１０１とｎ型半導体領域１０２との間に形成した増倍領域１０３上に光吸収層１０４が積層された構造を有していることから、電界制御層が不要となり、従来の垂直入射型のＡＰＤ等に比べて層構成が単純となる。
【００４９】
例えば、光吸収層と増倍層とを電極によって挟む構造を有する従来の垂直入射型のＡＰＤでは、増倍層にのみ選択的に高い電界強度を与えるため電界制御層が必要となる。また、光吸収層に与える電界は、キャリアが飽和速度に達しながらも光吸収層自身がアバランシェ降伏またはツェナー降伏しない程度に抑える必要があることから、電界制御層には、光吸収層および増倍層の夫々の材料および膜厚に応じた精密なドーピングコントロールが必要になる。これに対し、実施の形態１に係る受光素子１０は、従来のＡＰＤのように光吸収層１０４が電極間（ｐ型半導体領域１０１とｎ型半導体領域１０２との間）に挟まれる構造ではないため、電界制御層が不要となり、従来の垂直入射型のＡＰＤ等に比べて作製プロセスが単純になる。
【００５０】
また、上述したように、実施の形態１に係る受光素子１０の作製プロセスは、よく知られたＳｉ／ＧｅのＣＭＯＳプロセスを適用することができる。
したがって、実施の形態１に係る受光素子１０によれば、従来の垂直入射型のＡＰＤに比べて簡易なプロセスで作製することができ、且つＣＭＯＳ−ＩＣと高密度で集積化することができる。
【００５１】
また、実施の形態１に係る受光素子１０は、半導体層１００においてｐ型半導体領域１０１、増倍領域１０３、およびｎ型半導体領域１０２からなるｐｉｎ接合が形成される方向（図１の方向Ｘ）と、増倍領域１０３に対する光吸収層１０４の積層方向（図１の方向Ｙ）とが相違する構造を有するため、ｐ型半導体領域１０１とｎ型半導体領域１０２との間に電圧を印加したときの電界は、ほぼ増倍領域１０３にのみ作用する。これにより、増倍領域１０３に対して均一に電界をかけることができる。
【００５２】
また、半導体層１００上の材料の誘電率次第では上記電界の一部が光吸収層１０４にも及ぶが、光吸収層１０４はｐ型にドーピングされているため、若干の電界に対しては光吸収層１０４は電気的中性を維持する。したがって、実施の形態１に係る受光素子１０では、原理的に光吸収層１０４への電界がほとんど生じないので、光吸収層１０４の空乏化を抑制することができ、ＡＰＤの動作速度の低下を抑えることができる。
【００５３】
したがって、実施の形態１に係る受光素子１０によれば、従来の導波路型ＡＰＤのように、増倍領域１０３に対する電界のかかり方が不均一とならず、また、光吸収層１０４の空乏化を抑制することができるので、ＡＰＤとしての高感度性能および高速性能を確保することが可能となる。例えば、ｐ型半導体領域１０１とｎ型半導体領域１０２との間の平面方向の距離（増倍領域１０３の幅）が１００〜５００ｎｍ程度となるようにｐ型半導体領域１０１およびｎ型半導体領域１０２を形成することにより、３００ＧＨｚ以上の高い利得帯域幅積（ＧＢＰ）を実現することができる。
【００５４】
以上のことから、実施の形態１に係る受光素子１０によれば、ＡＰＤとしての性能を有する受光素子をモノリシックの作製プロセスによって容易に実現することができる。
【００５５】
また、実施の形態１に係る受光素子１０によれば、上述したように光吸収層１０４がｐ型にドーピングされているため、光吸収層１０４への電界がほとんど生じない。これにより、アンドープのＧｅ光吸収層を用いた従来のＡＰＤと比較して、Ｓｉとの格子不整合に伴う欠陥に起因した暗電流を低減でき、長期信頼性の向上に資する。
【００５６】
≪実施の形態２≫
図３は、実施の形態２に係る受光素子の断面を模式的に示す図である。
同図に示される受光素子１１は、光吸収層のバンドギャップが増倍領域に向かって小さくなっている点において、実施の形態１に係る受光素子１０と相違する一方、その他の構成は受光素子１０と同様である。以下の説明においては、実施の形態１に係る受光素子１０と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
【００５７】
受光素子１１における光吸収層１１４は、例えばｐ型のＧｅＳｎから構成されており、バンドギャップが増倍領域１０３に向かって小さくなるように構成されている。例えば、光吸収層１０４のバンドギャップが、半導体層１００の平面と垂直な方向（図３の方向Ｙ）に向かって小さくなっている。
【００５８】
図４は、実施の形態２に係る受光素子の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
図４に示されるように、受光素子１１における光吸収層１１４のバンドギャップは、増倍領域１０３を構成する半導体層との界面に向かって連続的または段階的に小さくなっている。このような光吸収層１１４を実現するためには、例えば、光吸収層１１４をＧｅxＳｎ1-xによって構成し、そのＧｅ組成比ｘを半導体層１００の平面と垂直な方向（図３の方向Ｙ）に増倍領域１０３に向かって小さくすればよい。また、光吸収層１１４にドープする不純物としては、Ｂを例示することができる。
なお、実施の形態２に係る受光素子１１を作製する際のプロセスとしては、実施の形態１に係る受光素子１０と同様に、よく知られたＳｉ／ＧｅのＣＭＯＳプロセスを適用すればよい。
【００５９】
これによれば、実施の形態２に係る受光素子１１は、以下に示すように、ＡＰＤとしてより高速に動作することができる。
上述したように、光吸収層１０４内のキャリア輸送は電子の拡散速度により律速される。そこで、実施の形態２に係る受光素子１１のように、光吸収層１１４のバンドギャップを、増倍領域１０３に向かって連続的（または段階的）に小さくすることにより、伝導帯端が増倍領域１０３の方向に向かって低エネルギー側にシフトするバンド構造となるので、光吸収層１１４内の電子は疑似的に電界を感じることになり、拡散のみならず一定のドリフト効果が得られる。これにより、光吸収層１１４中のキャリア走行時間を更に短縮することができるので、ＡＰＤとして更なる高速動作が期待できる。
【００６０】
≪実施の形態３≫
図５は、実施の形態３に係る受光素子の断面を模式的に示す図である。
同図に示される受光素子１２は、光吸収層上にバリア層を有する点において、実施の形態２に係る受光素子１１と相違する一方、その他の構成は受光素子１１と同様である。以下の説明においては、実施の形態２に係る受光素子１１と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
【００６１】
図５に示すように、受光素子１２は、光吸収層１１４上に形成され、伝導帯端のエネルギーが光吸収層の伝導帯端のエネルギーよりも高いバリア層１０７を更に有する。具体的に、バリア層１０７は、伝導帯端が光吸収層１１４を構成する半導体層よりも高エネルギー側にあり、ｐ型にドーピングされた半導体層から構成されている。
【００６２】
図６は、実施の形態３に係る受光素子１２の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
図６に示すように、伝導帯端が光吸収層１１４を構成する半導体層よりも高エネルギー側にあり、ｐ型にドーピングされた半導体層をバリア層１０７として光吸収層１１４の表面に形成する。光吸収層１１４は、例えば実施の形態２に係る受光素子１１と同様に、ＳｉｘＧｅ１−ｘによって構成されている。バリア層１０７は、例えばＳｉによって構成されている。また、バリア層１０７にドープする不純物としては、Ｂを例示することができる。
【００６３】
なお、実施の形態３に係る受光素子１２を作製する際のプロセスとしては、実施例１および２と同様に、よく知られたＳｉ／ＧｅのＣＭＯＳプロセスを適用することができる。
【００６４】
これによれば、実施の形態３に係る受光素子１２は、以下に示すように、ＡＰＤとしての感度を更に高めることができる。
上述の実施の形態２で述べたように、光吸収層１１４のバンドギャップは、増倍領域１０３を構成する半導体層との界面に向かって連続的または段階的に小さくなっているため、光吸収層１１４中のキャリア輸送は、電子の拡散速度およびドリフト速度により律速される。このとき、光吸収層１１４に対する光注入により生じた電子の全てが増倍領域１０３へと移動することが理想的であるが、上記電子が増倍領域１０３と反対方向（図５における方向Ｙと反対の方向）に拡散する可能性がある。特に、光吸収層１１４はｐ型にドーピングされているため、特別なパッシベーションを施さない限り、電子が光吸収層１１４の表面側（方向Ｙと反対の方向）に漏れるようなバンドベンディングが起こり、光電変換効率の低下を招くおそれがある。
【００６５】
そこで、実施の形態３に係る受光素子１２のように、伝導帯端が光吸収層１１４よりも高エネルギー側にあり、ｐ型にドーピングされた半導体層をバリア層１０７として光吸収層１１４の表面に形成することにより、光吸収層１１４の表面側（方向Ｙと反対の方向）への電子拡散を抑制することができる。これにより、光吸収層１１４における量子効率を向上させることができるので、ＡＰＤとしての感度を向上させることができる。
【００６６】
また、光吸収層１１４とバリア層１０７との間の伝導帯端のオフセットは、３０ｍｅＶ以上であることが望ましい。これによれば、例えば受光素子１２が室温で動作することを仮定した場合に、熱エネルギーにより、電子が光吸収層１１４とバリア層１０７との間の伝導帯端のオフセットを乗り越えることを抑制することができ、更なる高感度化に資する。
【００６７】
≪実施の形態４≫
図７は、実施の形態４に係る受光素子の断面を模式的に示す図である。
同図に示される受光素子１３は、ｐ型の光吸収層の不純物濃度が増倍領域１０３に向かって小さくなっている点、および受光素子の半導体層（基板）がＩＩＩ−Ｖ族化合物半導体から成る点において、実施の形態３に係る受光素子１２と相違する一方、その他の構成は受光素子１２と同様である。以下の説明においては、実施の形態３に係る受光素子１２と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
【００６８】
受光素子１３において、半導体層１００は、ＩＩＩ−Ｖ族化合物半導体から構成されている。例えば、半導体層１００はＩｎＰ基板であり、増倍領域１０３は、ＩｎＰ基板における不純物がドープされていない領域である。また、ｐ型半導体領域１０１は、例えばＩｎＰ基板からなる半導体層１００に不純物として亜鉛（Ｚｎ）をイオン注入することにより形成され、ｎ型半導体領域１０２は、例えばＩｎＰ基板からなる半導体層１００に不純物としてＳｉをイオン注入することにより形成されている。
【００６９】
ここで、増倍層１０３のＸ方向の長さ（ｐ型半導体領域１０１とｎ型半導体領域１０２との間のＸ方向の距離）は、半導体層１００がＩｎＰ基板の場合、例えば１００ｎｍ〜２００ｎｍの間で適宜設定可能である。
【００７０】
電極層１０６は、例えばチタン（Ｔｉ）または金（Ａｕ）を主成分とする金属材料から構成されている。また、バリア層１０７は、例えばＩｎＡｌＡｓから構成されている。
【００７１】
光吸収層１２４は、ＩＩＩ−Ｖ族化合物半導体から構成されている。また、光吸収層１２４は、そのバンドギャップが増倍領域１０３に向かって連続的または段階的に小さくなるように形成され、且つｐ型の不純物濃度が増倍領域１０３に向かって小さくなるように形成されている。以下、光吸収層１２４について図８を用いて詳細に説明する。
【００７２】
図８は、実施の形態４に係る受光素子の各層の積層方向のバンドギャップエネルギーの変化を示すバンド図である。
例えば、光吸収層１２４をＩｎＡｌＧａＡｓによって構成し、ＩｎＡｌＧａＡｓの“Ａｌ”の組成比を半導体層１００の平面と垂直な方向（方向Ｙ）に向かって小さくする。これによれば、実施の形態２に係る受光素子１１等と同様に、図８に示すように、光吸収層１２４のバンドギャップを増倍領域１０３に向かって連続的または段階的に小さくすることができる。
【００７３】
また、光吸収層１２４に対する不純物のドーピング濃度を、増倍領域１０３に向かって小さくする。具体的には、光吸収層１２４における増倍領域１０３との界面近傍において、例えば１０20〜１０18ｃｍ-3の範囲で不純物のドーピング濃度を小さくする。これによれば、図８に示すように、光吸収層１２４と増倍領域１０３との界面近傍において、実効的にバンドベンディングが生じるので、光吸収層１２４中の電子が増倍領域１０３へと加速され、ＡＰＤとしてより高速な動作が期待できる。
光吸収層１０４にドープする不純物としては、ベリリウム（Ｂｅ）や亜鉛（Ｚｎ）を例示することができる。
【００７４】
なお、図７に示されるように、ｐ型半導体領域１０１とｎ型半導体領域１０２との間の電界の一部が光吸収層１２４にもわずかに及ぶため、光吸収層１２４の不純物のドーピング濃度を小さくした場合、光吸収層１２４内に部分的な空乏化が生じ、正孔の誘電緩和による増倍領域１０３への注入が抑制されるおそれがある。これを防止するために、光吸収層１２４は、ＡＰＤとして動作しているときに光吸収層１２４の部分的な空乏化が起こらない程度の不純物のドーピング濃度を確保しておくことが望ましい。
【００７５】
≪実施の形態５≫
図９は、本発明に係る受光素子と光導波路とを含む光集積回路の平面を模式的に示す図である。
図１０は、図９に示す光集積回路のＡ−Ａ’断面を模式的に示す図である。また、図１１は、図９に示す光集積回路のＢ−Ｂ’断面を模式的に示す図である。
図９乃至１１に示される光集積回路２０は、モノリシックの作製プロセスによって、本発明に係る受光素子と光導波路とを同一の半導体層（基板）１００上に形成したものである。
【００７６】
具体的に、光集積回路２０は、受光素子１２と、受光素子１２の光吸収層１１４と光結合されるコア１４０と、コア１４０上に形成されたクラッド層１４１とを含む。
なお、図９乃至１１に示される光集積回路２０を構成する受光素子の一例として、実施の形態３に係る受光素子１２を図示しているが、これに限られず、実施の形態１、２、４に係る受光素子１０、１１、１３の何れであってもよい。また、以下の説明においては、実施の形態３に係る受光素子１２と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
【００７７】
図９および図１０に示されるように、受光素子１２は、半導体層１００上に形成されている。ここでは、一例として、増倍領域１０３を有する半導体層１００がＳｉ基板またはＳＯＩ基板であり、ｐ型半導体領域１０１が半導体層１００にＢをイオン注入することによって形成され、ｎ型半導体領域１０２が半導体層１００にＡｓをイオン注入することによって形成されているものとする。また、光吸収層１１４はｐ型のＳｉxＧｅ1-xから構成され、電極層１０６はＷやＣｕを主成分とする金属材料から構成されているものとする。
【００７８】
図９および図１１に示されるように、コア１４０は、半導体層１００上に形成されている。コア１４０は、例えばＳｉＮから構成されている。また、クラッド層１４１は、コア１４０を覆って、半導体層１００上に形成されている。クラッド層１４１は、例えばＳｉＯ2から構成されている。コア１４０とクラッド層１４１とは、光導波路を形成している。図９に示されるように、コア１４０とクラッド層１４１とから成る光導波路は、受光素子１２の光吸収層１１４と光結合するように形成されている。
【００７９】
ここで、光集積回路２０の製造方法について簡単に説明する。
先ず、半導体層１００に、受光素子１２のためのｐ型半導体領域１０１、ｎ型半導体領域１０２、および増倍領域１０３を形成した上で、半導体層１００上に光導波路を構成するコア１４０を形成する。例えば、半導体層１００上にＳｉＮ層を堆積させた後に、そのＳｉＮ層をパターニングすることにより、コア１４０を形成する。
次に、コア１４０上に、クラッド層１４１を形成する。例えば、半導体層１００およびクラッド層１４１を覆って半導体層１００上に酸化シリコン層（例えばＳｉＯ2）を形成する。例えば、プラズマＣＶＤ法により、酸化シリコン層を形成すればよい。次に、上記酸化シリコン層における増倍領域１０３の上部の領域に開口部を形成する。例えば、よく知られたフォトリソグラフィー技術とドライエッチング技術によって、酸化シリコン層における増倍領域１０３の上部の領域を選択的に除去する。
【００８０】
次に、上記開口部が形成された酸化シリコン層を選択成長マスクとして、半導体層１００における増倍領域１０３上に例えばＳｉxＧｅ1-xを選択的に成長させることにより、光吸収層１１４を形成する。例えば、実施の形態１に係る受光素子の製造プロセスと同様に、よく知られたＣＶＤ法等によって半導体層１００における増倍領域１０３上にＳｉxＧｅ1-xを選択的に成長させる。
【００８１】
次に、電極層１０６を形成する。先ず、例えばよく知られたフォトリソグラフィー技術とドライエッチング技術によって半導体層１００におけるｐ型半導体領域１０１およびｎ型半導体領域１０２の上に堆積している酸化シリコン層（クラッド層１４１）を選択的に除去する。次に、例えば、よく知られたリフトオフ法により、例えばＷやＣｕを含む金属材料から成る電極層１０６をｐ型半導体領域１０１およびｎ型半導体領域１０２の上に形成する。具体的には、上記酸化シリコン層を選択的に除去する際に利用したレジストパターンを残しておき、ＷやＣｕを含む金属材料を半導体層１００およびレジストパターンの上に堆積させた後、上記レジストパターンを除去する。これにより、ｐ型半導体領域１０１およびｎ型半導体領域１０２の上に電極層１０６が形成される。ここで、Ｗの堆積には、例えばよく知られた蒸着法を用い、Ｃｕの堆積には、例えばよく知られためっき法を用いればよい。
以上の工程により、光集積回路２０を作製することができる。
【００８２】
本実施の形態に係る光集積回路２０によれば、通常のＣＭＯＳプロセスから逸脱することなく、光導波路と受光素子の光吸収層との間の高品質な光結合を実現することができる。例えば、従来の導波路型のＡＰＤの多くは、ＡＰＤの光吸収層と光導波路とがエバネッセント結合により光結合されているため、光結合効率が十分ではなく、ＡＰＤの受光感度が低い。これに対し、本実施の形態に係る光集積回路２０によれば、ＡＰＤとしての受光素子を形成する工程（例えば絶縁層を形成する工程）の一環として光導波路を形成するので、光導波路と光吸収層とをバットジョイントにより光結合させることができる。これにより、光集積回路２０における受光素子の光吸収層と光導波路との間の光結合効率を高めることができ、受光素子のＡＰＤとしての受光感度を向上させることができる。
【００８３】
≪実施の形態６≫
図１２は、実施の形態６に係る受光素子の断面を模式的に示す図である。
同図に示される受光素子１４は、光吸収層をｐ型のＩＩＩ−Ｖ族化合物半導体によって構成する点において、実施の形態１に係る受光素子１０と相違する一方、その他の構成は受光素子１０と同様である。以下の説明においては、実施の形態１に係る受光素子１０と共通する構成要素については同一の符号を用いて表し、その詳細な説明は省略する。
【００８４】
受光素子１４において、例えば、半導体層１００はＳｉ基板またはＳＩＯ基板であり、増倍領域１０３は、Ｓｉ基板またはＳＩＯ基板における表面Ｓｉ層の不純物がドープされていない領域である。また、ｐ型半導体領域１０１は、Ｓｉ基板またはＳＩＯ基板から成る半導体層１００の表面Ｓｉ層に不純物としてＢをイオン注入することにより形成され、ｎ型半導体領域１０２は、Ｓｉ基板またはＳＩＯ基板から成る半導体層１００の表面Ｓｉ層に不純物としてＡｓをイオン注入することにより形成されている。
【００８５】
光吸収層１３４は、例えばＩＩＩ−Ｖ族化合物半導体から構成されている。光吸収層１３４は、Ｓｉ基板またはＳＯＩ基板上に、ＩＩＩ−Ｖ族化合物半導体をウエハレベルまたはチップレベルで接合させる所謂“ＩＩＩ−Ｖ  ｏｎ  Ｓｉ技術”によって形成される。具体的には、例えばＩｎｐ等の結晶基板上にｐ型のＩｎＧａＡｓをエピタキシャル成長させ、そのＩｎＧａＡｓと半導体層１００（Ｓｉ基板またはＳＩＯ基板）とを、増倍領域１０３の接合面４００においてウエハ接合させる。上記ウエハ接合としては、よく知られた表面活性化法を用いればよい。
【００８６】
上記ウエハ接合は、受光素子の製造プロセスの初期段階で行われる。例えば、半導体層１００としてのＳｉ基板またはＳＯＩ基板にｐ型半導体領域１０１とｎ型半導体領域１０２を形成した後に、結晶成長させたＩｎＧａＡｓを半導体層１００に接合させる。接合後は、実施の形態１に係る受光素子１０の場合と同様に、通常のＣＭＯＳプロセスで用いられる、よく知られたフォトリソグラフィー技術とドライエッチング技術等によって受光素子を構成する各層の形成を行えばよい。これにより、実施の形態６に係る受光素子においても製造プロセスの容易性は損なわれない。
【００８７】
以上、実施の形態６に係る受光素子によれば、より高速且つ高感度なＡＰＤを実現することができる。例えば、ＳｉをＡＰＤの増倍領域に用いた場合、高密度集積および高利得帯域積（ＧＢＰ）の観点から有利である。この場合には、増倍領域を構成するＳｉと格子定数が比較的近いＧｅまたはＧｅＳｎ等を、光吸収層に用いることが一般的である。しかしながら、光吸収層にＧｅまたはＧｅＳｎを用いたＡＰＤは、ＩＩＩ−Ｖ族化合物半導体（ＩｎＧａＡｓ）を用いたＡＰＤと比較して、電子移動度および光吸収係数の点で不利である。
これに対し、実施の形態６に係る受光素子によれば、異種材料のウエハ接合により、受光素子１４の増倍領域１０３としてＳｉを用い、光吸収層１３４としてＩＩＩ−Ｖ族化合物半導体（例えばＩｎＧａＡｓ）を用いるので、ＡＰＤとしての更なる高速化および高感度化を図ることができる。
【００８８】
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８９】
例えば、実施の形態３に係る受光素子１２において、バンドギャップが増倍領域１０３に向かって小さくなるように構成された光吸収層１１４の表面にバリア層１０７を形成する場合を例示したが、その他の実施の形態に係る受光素子においても同様に、光吸収層の表面にバリア層を設けることができる。
【００９０】
また、実施の形態２において、光吸収層１１４をｐ型のＧｅxＳｎ1-xによって構成し、そのＧｅ組成比ｘを半導体層１００の平面と垂直な方向に増倍領域１０３に向かって小さくする場合を例示したが、これに限られない。例えば、光吸収層１１４をｐ型のＧｅxＳｉ1-xによって構成し、そのＧｅ組成比ｘを半導体層１００の平面と垂直な方向に増倍領域１０３に向かって大きくしてもよい。これによれば、実施の形態２に係る受光素子１２と同様に、光吸収層中のキャリア走行時間を更に短縮することができるので、ＡＰＤとして更なる高速動作が期待できる。
【００９１】
また、上記実施の形態において、ＡＰＤとしての増倍領域と光吸収層の材料系の組み合わせとして、Ｓｉ／ＳｉＧｅ、ＩｎＰ／ＩｎＡｌＧａＡｓ、Ｓｉ／ＩｎＧａＡｓを例示したが、これらに限定されるものではなく、その他の材料系を組み合わせてもよい。
【００９２】
また、実施の形態５において、光導波路を構成するコア１４０およびクラッド層１４１の組み合わせとしてＳｉＮおよびＳｉＯ2を例示したが、これに限定されるものではなく、その他の材料系を組み合わせて光導波路を構成してもよい。
【００９３】
また、上記実施の形態において、受光素子１０〜１３における光吸収層１０４〜１２４の端部に反射膜や反射防止膜を形成してもよい。また、光集積回路２０において、光吸収層１３４と光導波路（コア１４０およびクラッド層１４１）との接合部分や上記光導波路への入射部に反射膜や反射防止膜を形成してもよい。また、オーミック抵抗の低減やバンドアライメントの観点等から、ｐ型半導体領域１０１およびｎ型半導体領域１０２と電極層１０６との間や増倍領域１０３と光吸収層１０４〜１２４との間に、適宜中間層を形成してもよい。なお、これらの追加の要素は、よく知られた半導体製造プロセスを適用することによって実現することができる。
【００９４】
また、実施の形態１乃至５において、光吸収層を増倍領域１０３上に選択成長させることによって形成する方法を例示したが、増倍領域１０３上に光吸収層を形成することができれば、上記の方法に限定されるものではない。例えば、ウエハ接合やチップボンディング等により増倍領域１０３上に光吸収層を形成してもよい。
【産業上の利用可能性】
【００９５】
本発明に係る受光素子および光集積回路は、例えば、光通信における光レシーバ等に広く用いることができる。
【符号の説明】
【００９６】
１０，１１，１２，１３…受光素子、２０…光集積回路、１００…半導体層、１０１…ｐ型半導体領域、１０２…ｎ型半導体領域、１０３…増倍領域、１０４，１１４，１２４，１３４…光吸収層、１０５…絶縁層、１０６…電極層、１０７…バリア層、１４０…コア、１４１…クラッド層、４００…接合面。
【図１】
0006480577.tif 000002
【図２】
0006480577.tif 000003
【図３】
0006480577.tif 000004
【図４】
0006480577.tif 000005
【図５】
0006480577.tif 000006
【図６】
0006480577.tif 000007
【図７】
0006480577.tif 000008
【図８】
0006480577.tif 000009
【図９】
0006480577.tif 000010
【図１０】
0006480577.tif 000011
【図１１】
0006480577.tif 000012
【図１２】
0006480577.tif 000013