(57)【特許請求の範囲】
【請求項１】
基板と、
低バンドギャップ活性チャネルと、
前記基板と前記低バンドギャップ活性チャネルとの間に配置され、前記低バンドギャップ活性チャネルに隣接し、ドーパントを含むサブ構造体と、
前記基板上に形成される分離構造体であり、前記低バンドギャップ活性チャネルの一部及び前記サブ構造体が前記分離構造体のトレンチ内に埋設され、前記低バンドギャップ活性チャネルの残りの部分が前記分離構造体の上まで延在する、前記分離構造体と、
を備えるマイクロエレクトロニクス構造体。
【請求項２】
前記低バンドギャップ活性チャネルは、前記ドーパントの無い前記サブ構造体と同じ材料組成である、請求項１に記載のマイクロエレクトロニクス構造体。
【請求項３】
前記サブ構造体は、インジウムガリウム砒素、砒化インジウム、アンチモン化インジウム、インジウムアルミニウム砒素、リン化インジウム、リン化ガリウム、砒化ガリウム、ガリウム砒素アンチモン、アルミニウム砒素アンチモン、インジウムアルミニウムガリウム砒素、インジウムアルミニウムガリウムリン、アルミニウムガリウム砒素からなるグループから選択される材料を備える、請求項１に記載のマイクロエレクトロニクス構造体。
【請求項４】
前記ドーパントはｐ型ドーパントを備える、請求項３に記載のマイクロエレクトロニクス構造体。
【請求項５】
前記ｐ型ドーパントは、マグネシウム、亜鉛、炭素、及びベリリウムからなるグループから選択される材料から選択される、請求項４に記載のマイクロエレクトロニクス構造体。
【請求項６】
前記低バンドギャップ活性チャネルは、インジウムガリウム砒素、砒化インジウム、及びアンチモン化インジウムからなるグループから選択される材料を備える、請求項１〜５の何れか一項に記載のマイクロエレクトロニクス構造体。
【請求項７】
前記基板の中に延在する核形成トレンチ及び前記核形成トレンチに隣接する核形成層を更に含む、請求項１〜５の何れか一項に記載のマイクロエレクトロニクス構造体。
【請求項８】
前記核形成トレンチは（１１１）ファセットを有する核形成トレンチを備える、請求項７に記載のマイクロエレクトロニクス構造体。
【請求項９】
前記核形成層は、リン化インジウム、リン化ガリウム、及び砒化ガリウムからなるグループから選択される材料を備える、請求項７に記載のマイクロエレクトロニクス構造体。
【請求項１０】
前記核形成層はドープされている、請求項７に記載のマイクロエレクトロニクス構造体。
【請求項１１】
前記低バンドギャップ活性チャネルの前記残りの部分の上方に形成されるゲートを更に備える、請求項１から１０の何れか一項に記載のマイクロエレクトロニクス構造体。
【請求項１２】
基板と、
低バンドギャップ活性チャネルと、
前記基板と前記低バンドギャップ活性チャネルとの間に配置され、前記低バンドギャップ活性チャネルに隣接し、ドーパントを含むサブ構造体と、
前記基板の中に延在する核形成トレンチに隣接する核形成層であり、リン化インジウム、リン化ガリウム、及び砒化ガリウムからなるグループから選択される材料を含む前記核形成層と、
を備えるマイクロエレクトロニクス構造体。
【請求項１３】
基板と、
低バンドギャップ活性チャネルと、
前記基板と前記低バンドギャップ活性チャネルとの間に配置され、前記低バンドギャップ活性チャネルに隣接し、ドーパントを含むサブ構造体と、
前記基板の中に延在する核形成トレンチに隣接するドープされた核形成層と、
を備えるマイクロエレクトロニクス構造体。
【請求項１４】
マイクロエレクトロニクス構造体を製造する方法であって、
基板上に少なくとも１つのフィンを形成することであって、前記少なくとも１つのフィンは前記基板から延在する一対の対向する側壁を備える、形成することと、
前記フィンの側壁の各々に隣接する分離構造体を形成することと、
前記少なくとも１つのフィンを除去することによってトレンチを形成することと、
前記トレンチにドーパントを含むサブ構造体を形成することと、
ドープされた前記サブ構造体に隣接する低バンドギャップ活性チャネルを前記トレンチに形成することと、を備える方法。
【請求項１５】
前記低バンドギャップ活性チャネルを前記形成することは、前記ドーパントの無い前記サブ構造体と同じ材料組成から前記低バンドギャップ活性チャネルを形成することを備える、請求項１４に記載の方法。
【請求項１６】
前記サブ構造体を形成することは、インジウムガリウム砒素、砒化インジウム、アンチモン化インジウム、インジウムアルミニウム砒素、リン化インジウム、リン化ガリウム、砒化ガリウム、ガリウム砒素アンチモン、アルミニウム砒素アンチモン、インジウムアルミニウムガリウム砒素、インジウムアルミニウムガリウムリン、アルミニウムガリウム砒素からなるグループから選択される材料から前記サブ構造体を形成することを備える、請求項１５に記載の方法。
【請求項１７】
前記ドーパントを含む前記サブ構造体を形成することは、ｐ型ドーパントを含む前記ドープされたサブ構造体を形成することを備える、請求項１６に記載の方法。
【請求項１８】
前記ｐ型ドーパントを含む前記サブ構造体を形成することは、マグネシウム、亜鉛、炭素、及びベリリウムからなるグループから選択されるｐ型ドーパントを含む前記サブ構造体を形成することを備える、請求項１７に記載の方法。
【請求項１９】
前記低バンドギャップ活性チャネルを形成することは、インジウムガリウム砒素、砒化インジウム、及びアンチモン化インジウムからなるグループから選択される材料から前記低バンドギャップ活性チャネルを形成することを備える、請求項１４から１８の何れか一項に記載の方法。
【請求項２０】
前記基板の中に延在する核形成トレンチを形成することと、前記核形成トレンチに隣接する核形成層を形成することとを更に含む、請求項１４から１８の何れか一項に記載の方法。
【請求項２１】
前記核形成トレンチを形成することは、（１１１）ファセットを有する核形成トレンチを形成することを備える、請求項２０に記載の方法。
【請求項２２】
前記核形成層を形成することは、リン化インジウム、リン化ガリウム、及び砒化ガリウムからなるグループから選択される材料から前記核形成層を形成することを備える、請求項２０に記載の方法。
【請求項２３】
前記核形成層をドープすることを更に含む請求項２０に記載の方法。
【請求項２４】
前記分離構造体の上に延在する前記低バンドギャップ活性チャネルの部分を形成することと、前記分離構造体の上に延在する前記低バンドギャップ活性チャネルの前記部分の上方にゲートを形成すること、を更に備える請求項１４から２３の何れか一項に記載の方法。
【請求項２５】
ボードと、
前記ボードに取り付けられるマイクロエレクトロニクスデバイスとを備え、
前記マイクロエレクトロニクスデバイスは、
基板と、
低バンドギャップ活性チャネルと、
前記基板と前記低バンドギャップ活性チャネルとの間に配置され、前記低バンドギャップ活性チャネルに隣接し、ドーパントを含むサブ構造体と、
前記基板上に形成される分離構造体であり、前記低バンドギャップ活性チャネルの一部及び前記サブ構造体が前記分離構造体のトレンチ内に埋設され、前記低バンドギャップ活性チャネルの残りの部分が前記分離構造体の上まで延在する、前記分離構造体と、を含む少なくとも１つのトランジスタを有する、電子システム。
【請求項２６】
前記低バンドギャップ活性チャネルは、前記ドーパントの無い前記サブ構造体と同じ材料組成である、請求項２５に記載の電子システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書の実施形態は、一般に、マイクロエレクトロニクスデバイスの分野、より具体的には、電流リークを低減するために、マイクロエレクトロニクストランジスタにおける活性チャネルに隣接するドープされたサブ構造体を形成することに関連する。
【背景技術】
【０００２】
集積回路の更なる高性能化、更なる低価格化、集積回路部品の更なる小型化、及び更なる高実装密度化は、マイクロエレクトロニクスデバイスの製造に対する、マイクロエレクトロニクス産業の現在進行中の目標である。これらの目標を達成するために、マイクロエレクトロニクスデバイス内のトランジスタは縮小する必要がある、すなわち、より小さくなる必要がある。トランジスタのサイズの縮小に伴い、トランジスタの設計、使用する材料、及び／又はトランジスタの製造処理の向上でトランジスタの効率を向上させる動機も存在していた。そのような設計の向上には、トライゲートトランジスタ、ＦｉｎＦＥＴ、ＴＦＥＴＳ、オメガＦＥＴ、及びダブルゲートトランジスタを含む、非平面トランジスタのような独特な構造の開発が含まれる。
【０００３】
本開示の主題は、本明細書の結論部分において具体的に指摘され、且つ明確に特許請求される。本開示の上記及び他の特徴は、添付の図面と併せて、以下の説明及び添付の特許請求の範囲から、より十分に明らかとなるであろう。添付の図面は、本開示による幾つかの実施形態のみを示しており、従って、その範囲を限定するものと見なされないことが理解される。本開示の利点がより容易に確認され得るように、本開示を、添付の図面を使用して更に具体的に且つ詳細に説明する。
【図面の簡単な説明】
【０００４】
【図１】本明細書の実施形態による、トランジスタ用にｐ型にドープされたバッファを形成する製造に関する斜視断面図である。
【図２】本明細書の実施形態による、トランジスタ用にｐ型にドープされたバッファを形成する製造に関する斜視断面図である。
【図３】本明細書の実施形態による、トランジスタ用にｐ型にドープされたバッファを形成する製造に関する斜視断面図である。
【図４】本明細書の実施形態による、トランジスタ用にｐ型にドープされたバッファを形成する製造に関する斜視断面図である。
【図５】本明細書の実施形態による、トランジスタ用にｐ型にドープされたバッファを形成する製造に関する斜視断面図である。
【図６】本明細書の実施形態による、トランジスタ用にｐ型にドープされたバッファを形成する製造に関する斜視断面図である。
【図７】本明細書の実施形態による、トランジスタ用にｐ型にドープされたバッファを形成する製造に関する斜視断面図である。
【図８】本明細書の実施形態による、トランジスタ用にｐ型にドープされたバッファを形成する製造に関する斜視断面図である。
【図９】本明細書の実施形態による、トランジスタ用にｐ型にドープされた又は絶縁性のバッファを形成することに関する斜視断面図及び側断面図である。
【図１０】本明細書の実施形態による、トランジスタ用にｐ型にドープされた又は絶縁性のバッファを形成することに関する斜視断面図及び側断面図である。
【図１１】本明細書の実施形態による、トランジスタ用にｐ型にドープされた又は絶縁性のバッファを形成することに関する斜視断面図及び側断面図である。
【図１２】本明細書の実施形態による、トランジスタ用にｐ型にドープされた又は絶縁性のバッファを形成することに関する斜視断面図及び側断面図である。
【図１３】本明細書の実施形態による、トランジスタ用にｐ型にドープされた又は絶縁性のバッファを形成することに関する斜視断面図及び側断面図である。
【図１４】本明細書の実施形態による、トランジスタ用にｐ型にドープされた又は絶縁性のバッファを形成することに関する斜視断面図及び側断面図である。
【図１５】本明細書の実施形態による、トランジスタ用にｐ型にドープされた又は絶縁性のバッファを形成することに関する斜視断面図及び側断面図である。
【図１６】本明細書の実施形態による、トランジスタ用にｐ型にドープされた又は絶縁性のバッファを形成することに関する斜視断面図及び側断面図である。
【図１７】本明細書の１つの実施形態によるコンピューティングデバイスを示す。
【発明を実施するための形態】
【０００５】
以下の詳細な説明において、特許請求される主題が実施され得る特定の実施形態を例として示す添付図面が参照される。これらの実施形態は、当業者が本主題を実施できるように十分詳細に記載されている。様々な実施形態は、異なるが、必ずしも相互に排他的ではないことが理解されるべきである。例えば、１つの実施形態に関連して本明細書に記載されている特定の機能、構造又は特性は、特許請求される主題の精神及び範囲を逸脱することなく、他の実施形態内で実装されることができる。「１つの実施形態」又は「実施形態」への本明細書内の参照は、その実施形態に関連して説明される特定の機能、構造又は特性が、本明細書に包含される少なくとも１つの実装に含まれることを意味する。それ故、「１つの実施形態」又は「実施形態において」という語句の使用は、必ずしも同じ実施形態を指すものではない。更に、各開示された実施形態内の個々の要素の位置又は配置は、特許請求される主題の精神及び範囲を逸脱することなく変更され得ることが理解されるべきである。従って、以下の詳細な説明は限定的な意味で解されるべきではなく、本主題の範囲は、添付の特許請求の範囲が権利を有する等価物の全範囲と共に、適切に解釈される添付の特許請求の範囲によってのみ定義される。図面において、同様の数字は、幾つかの図を通して同一又は同様の要素又は機能を指し、図面に示されている要素は、必ずしも互いに一定の縮尺であるとは限らず、むしろ、個々の要素は、本明細書の文脈においてその要素をより容易に理解するために、拡大又は縮小されている可能性がある。
【０００６】
本明細書で使用される場合、用語「の上方の（ｏｖｅｒ）」、「に（ｔｏ）」、「の間の（ｂｅｔｗｅｅｎ）」、及び「上の（ｏｎ）」は、１つの層の他の層に対する相対的位置を指すことができる。別の層「の上方の」あるいは「上の」１つの層又は別の層「に」接着される１つの層は、別の層に直接接触してもよいし、１つ以上の介在層を有してもよい。複数の層「の間の」１つの層は、複数の層と直接接触してもよいし、１つ以上の介在層を有してもよい。
【０００７】
当業者には理解されるように、活性チャネルの下のサブ構造体の中を通る、ソースからドレインへのリークを制御することは、如何なるトランジスタの設計においても重要な検討事項である。非平面トランジスタデバイスにおいて、サブ構造体の電流リークはいっそう難しい課題を提示する。平面トランジスタデバイスにおいて、高バンドギャップ材料は、活性チャネル材料より低いキャリア濃度を有し、従ってリーク電流を事実上阻止するので、高バンドギャップ材料を、オフ状態の電流リークを低減するために活性チャネルの下に配置することができる。しかしながら、高バンドギャップ材料は、歪による結晶欠陥を最小にするために活性チャネルと同じ格子定数とする必要があるので、高バンドギャップ材料の選択は限定的となる。それでも、ドメイン境界及び表面エネルギー制約に関連する他の欠陥モードは、歩留まりの良い材料系の選択を制限する。当業者には理解されるように、活性チャネルの直下の結晶欠陥（すなわち、転移及び／又は双晶）を有するヘテロ接合は、トランジスタデバイスの性能を劣化させるであろう。従って、従来の平面デバイスでは、この高バンドギャップ材料は、結晶欠陥を軽減するために十分厚くする必要がある。しかしながら、厚い高バンドギャップ材料層は、幾つかの平面トランジスタデバイスの設計ルール内で収めるのは困難であり、非平面トランジスタデバイスにおいて収めるのは非常に困難である。
【０００８】
本明細書の実施形態は、活性チャネルと基板との間にドープされたサブ構造体を有するトランジスタデバイスの製造に関する。本明細書の少なくとも１つの実施形態では、当業者には理解されるように、マグネシウム、亜鉛、炭素、ベリリウム等のようなｐ型ドーパントを、サブ構造体の形成において導入することができ、ドーパントは、ソース及びドレイン界面に対して活性チャネルのところでｐ／ｎ接合として作用し、オフ状態のリーク経路を低減させることができる。別の実施形態では、ドープされたサブ構造体の形成に使用される材料は、活性チャネルの形成に使用されるドーパントの無い材料と実質的に同一とすることができる。従って、結晶欠陥をもたらす可能性のあるヘテロ接合は形成されないであろう。更なる実施形態では、空隙又は絶縁材料が絶縁バッファを形成するように、サブ構造体が活性チャネルと基板との間に空隙を形成するように取り除かれることができる、又は絶縁材料が活性チャネルと基板との間に配置されることができる、の何れかである。
【０００９】
図１に示すように、少なくとも１つのフィン１１２が基板１０２上に形成されることができ、フィン１１２は、基板１０２の第１の表面１０４から延在する対向する側壁１１４を含むことができ、側壁１１４は、上面１１６で終端する。明確さと簡潔さのために、２つのフィンのみが図１に図示されているが、任意の適切な数のフィン１１２が製造され得ることが理解される。１つの実施形態では、当業者には理解されるように、エッチマスク（図示せず）を基板１０２上でパターニングした後、基板１０２をエッチングすることができ、エッチマスク（図示せず）によって保護された基板１０２の部分がフィン１１２となり、その後エッチマスク（図示せず）は除去されることができる。本開示の実施形態では、基板１０２及びフィン１１２は、単結晶シリコンのようなシリコン含有材料を含むがそれに限定されない任意の適切な材料とすることができる。しかしながら、基板１０２及びフィン１１２は、必ずしも、シリコン含有材料から製作される必要はなく、当該分野で公知の他の種類の材料とすることができる。更なる実施形態では、基板１０２は、シリコンオンインシュレータ（ＳＯＩ：ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板、シリコンオンナッシング（ＳＯＮ：ｓｉｌｉｃｏｎ−ｏｎ−ｎｏｔｈｉｎｇ）、ゲルマニウム基板、ゲルマニウムオンインシュレータ（ＧｅＯＩ：ｇｅｒｍａｎｉｕｍ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板、又はゲルマニウムオンナッシング（ＧｅＯＮ：ｇｅｒｍａｎｉｕｍ−ｏｎ−ｎｏｔｈｉｎｇ）を備えることができる。
【００１０】
図２に示すように、誘電材料を、任意の適切な堆積処理により基板１０２及びフィン１１２の上方に堆積させることができ、誘電体材料をフィン上面１１６を露出するように平坦化し、それによって、浅いトレンチ構造体として知られ、対向するフィンの側壁１１４に隣接する分離構造体１２２を形成することができる。分離構造体１２２は、酸化ケイ素（ＳｉＯ２：ｓｉｌｉｃｏｎ  ｏｘｉｄｅ）を含むがそれに限定されない任意の適切な誘電材料から形成されることができる。
【００１１】
図３に示すように、フィン１１２を除去し、それによってトレンチ１２４を形成することができる。フィン１１２は、ドライエッチング、ウェットエッチング、又はそれらの組み合わせを含むがそれらに限定されない任意の公知のエッチング技術によって除去されることができる。１つの実施形態では、各トレンチ１２４の部分は、フィン１１２の除去中又はその後の何れかにおいて、基板１０２の中に延在するように形成されることができる。トレンチ１２４のこの部分は、以下、核生成トレンチ１３２と呼ぶことにする。１つの実施形態では、核生成トレンチ１３２は、後述するように、ＩＩＩ−Ｖ族材料の成長を容易にすることができる（１１１）ファセットを有することができる。核生成トレンチ１３２の代替の形状が利用され得ることが理解される。
【００１２】
図４に示すように、核生成層１４２は核生成トレンチ１３２に形成されることができる。核生成層１４２は、任意の形成処理で形成されることができ、リン化インジウム、リン化ガリウム、砒化ガリウム等を含むがそれらに限定されないＩＩＩ−Ｖ族エピタキシャル材料のような任意の適切な材料とすることができる。核生成層１４２はドープされてもドープされていなくてもよい。
【００１３】
図４に更に示すように、ドープされたサブ構造１４４は、トレンチ１２４（図３参照）内の核形成層１４２上に形成されることができる。ドープされたサブ構造体１４４は任意の公知の形成処理で形成されることができる。本明細書の１つの実施形態では、ドープされたサブ構造体１４４は、インジウムガリウム砒素、砒化ガリウム、リン化インジウム等を含むがそれらに限定されない低バンドギャップ材料から作られることができ、ドープされたサブ構造体１４４は、マグネシウム、亜鉛、炭素、ベリリウム等を含むがそれらに限定されないｐ型ドーパントのようなドーパントでドープされる。本明細書の１つの実施形態では、ドーパント濃度は、約１Ｅ１７〜１Ｅ１９原子／ｃｍ３の間とすることができる。１つの実施形態では、ドープされたサブ構造体１４４は核生成層１４２と同じ材料とすることができる。他の実施形態では、当業者には理解されるように、核生成層１４２は、サブ構造体１４４に徐々に移行することができる、又はそれらの材料組成は、一方から他方へ濃度がステップ状であることができる。
【００１４】
図４に更に示すように、活性チャネル１４６は、トレンチ１２４（図３参照）内のドープされたサブ構造体１４４上に形成されることができる。活性チャネルは任意の公知の形成処理によって形成されることができ、砒化ガリウムインジウム、砒化インジウム、アンチモン化インジウム等を含むがそれらに限定されない低バンドギャップＩＩＩ−Ｖ族材料のような任意の適切な高移動度材料とすることができる。本明細書の目的のために、低バンドギャップ材料は、シリコンより小さいバンドギャップを有する材料であると定義されることができる。１つの実施形態では、活性チャネル１４６は、実質的にドープされていない（電気的に中性／真性である又はｐ型ドーパントで非常に軽くドープされている）とすることができる。
【００１５】
幾つかの例示的実施形態では、核生成層１４２、ドープされたサブ構造体１４４、及び／又は活性チャネル１４６をエピタキシャルに堆積することができる。ドープされたサブ構造体１４４（図５参照）の厚さＴｓ（図５参照）及び活性チャネル１４６の厚さＴａは、本開示に照らして明らかなように、幾つかの特定の例示的実施形態に従って、例えば、５００から５０００Åの範囲とすることができるが、他の実施形態は他の層の厚さを有することができる。具体的には、トレンチ充填の実施形態はこの厚さの範囲内であろうが、一方、ブランケット堆積及びその後のパターニングの実施形態は、最大１００倍大きい厚さの値を有することができる。幾つかの実施形態では、化学蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）処理又は他の適切な堆積技術を、核生成層１４２、ドープされたサブ構造体１４４、及び／又は活性チャネル１４６を堆積する又は他の方法で形成するために使用することができる。例えば、インジウム、アルミニウム、砒素、リン、ガリウム、アンチモン、及び／又はそれらの前駆体の組み合わせのようなＩＩＩ−Ｖ族材料化合物を使用して、ＣＶＤ、又は急速熱ＣＶＤ（ＲＴ−ＣＶＤ：ｒａｐｉｄ  ｔｈｅｒｍａｌ  ＣＶＤ）、又は低圧ＣＶＤ（ＬＰ−ＣＶＤ：ｌｏｗ  ｐｒｅｓｓｕｒｅ  ＣＶＤ）、又は超高真空ＣＶＤ（ＵＨＶ−ＣＶＤ：ｕｌｔｒａ−ｈｉｇｈ  ｖａｃｕｕｍ  ＣＶＤ）、又はガスソース分子線エピタキシー（ＧＳ−ＭＢＥ：ｇａｓ  ｓｏｕｒｃｅ  ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ）ツールによって、堆積を実行することができる。１つの特定のそのような例示的実施形態では、活性チャネル１４６はドープされていない砒化ガリウムインジウムとすることができ、核生成層１４２及びドープされたサブ構造体１４４はリン化インジウムとすることができる。別の実施形態では、活性チャネル１４６はドープされていない砒化ガリウムとすることができ、ドープされたサブ構造体１４４は、約５Ｅ−３オームｃｍ（又は最大２００モー／ｃｍの対応する導電率）の抵抗率をもたらし得る最大約１Ｅ１９原子／ｃｍ３の亜鉛濃度を提供するために、亜鉛でドープされた砒化ガリウムとすることができる。如何なるこのような実施形態でも、水素、窒素、又は希ガス等のようなキャリアガスを有する前駆体バブラーが存在し得る（例えば、前駆体は、約０．１〜２０％の濃度、その残りはキャリアガス、に希釈されることができる）。幾つかの例では、アルシン又は第３ブチルアルシンのような砒素前駆体、第３ブチルホスフィンのようなリン前駆体、トリメチルガリウムのようなガリウム前駆体、及び／又はトリメチルインジウムのようなインジウム前駆体が存在し得る。例えば、塩化水素（ＨＣｌ：ｈｙｄｒｏｇｅｎ  ｃｈｌｏｒｉｄｅ）、塩素（Ｃｌ：ｃｈｌｏｒｉｎｅ）、又は臭化水素（ＨＢｒ：ｈｙｄｒｏｇｅｎ  ｂｒｏｍｉｄｅ）のようなハロゲン系ガスのようなエッチャントガスも存在し得る。核形成層１４２、ドープされたサブ構造体１４４、及び／又は活性チャネル１４６の基本的な堆積は、例えば約３００℃と６５０℃と間の、又はより具体的な例では、約４００と５００℃との間の範囲内の堆積温度及び、例えば約１トールから��６０トールの範囲内の反応器圧力を使用して、広範囲の条件にわたって可能であり得る。キャリア及びエッチャントの各々は、約１０と３００ＳＣＣＭとの間の範囲の流量を有することができる（典型的には、１００ＳＣＣＭ以下の流量が必要であるが、幾つかの実施形態は、より高い流量から恩恵を受けることができる）。１つの特定の例示的な実施形態では、ドープされたサブ構造体１４４及び／又は活性チャネル１４６の堆積を、約１００と１０００ＳＣＣＭとの間の範囲にある流量で実行することができる。亜鉛のその場でのドーピングのために、例えば、ジエチル亜鉛（ＤＥＺ：ｄｉ−ｅｔｈｙｌ  ｚｉｎｃ）を使用するバブラー源（例えば、液体ＤＥＺ中でバブリングされた、約１０と１００ＳＣＣＭとの間の範囲にある流量の水素ガス）を使用することができる。
【００１６】
核生成層１４２、サブ構造体１４４、及び活性チャネル１４６の形成は、比較的狭いトレンチ１２４内に生じることができる。１つの実施形態では、狭いトレンチ１２４は、約５０から５００ｎｍの範囲の高さＨ（図３参照）及び約２５ｎｍ未満（好ましくは１０ｎｍ未満）の幅Ｗ（図３参照）を有することができる。１つの実施形態では、ドープされたサブ構造体１４４は、約５０ｎｍより大きい深さＤ（例えば、基板１０２と活性チャネル１４６との間の距離）及び約２５ｎｍ未満の幅（すなわち、トレンチ幅Ｗ）を有することができる。
【００１７】
活性チャネル１４６の形成の後の製造処理は、ドープされたサブ構造体１４４からのドーパント原子が活性チャネル１４６の中に拡散し、その電子移動度に影響を及ぼすことを防止するために、比較的低い温度（例えば、低い熱収支）で行われるべきである。しかしながら、当業者には理解されるように、ドープされたサブ構造体１４４から活性チャネル１４６へのｐ型ドーパントのより軽い（約１×１Ｅ１７原子／ｃｍ３より低い）拡散は、活性チャネル１４６がＩＩＩ−Ｖ族材料から製造される場合、活性チャネル１４６の堆積された状態が軽いｎ型であり、従って補償するために軽いｐ型カウンタードーピングを必要とする可能性があるので、問題にはならない可能性がある。
【００１８】
本明細書の別の実施形態では、ドープされたサブ構造体１４４は、インジウムアルミニウム砒素、リン化インジウム、リン化ガリウム、砒化ガリウム、ガリウム砒素アンチモン、アルミニウム砒素アンチモン、インジウムアルミニウムガリウム砒素、インジウムアルミニウムガリウムリン、アルミニウムガリウム砒素等を含むがこれらに限定されない高バンドギャップＩＩＩ−Ｖ族材料であって、マグネシウム、亜鉛、炭素、ベリリウム等を含むがこれらに限定されないｐ型ドーパントのようなドーパントでドープされる高バンドギャップＩＩＩ−Ｖ族材料から製作されることができる。このような高バンドギャップ材料とドーパントとの組み合わせは、当業者に理解されるように、製造処理が許容可能な低い結晶濃度をもたらす限り、リークを低減するためにドーパント単独よりも効果的である可能性がある。本明細書の目的のために、高バンドギャップ材料は、シリコンよりも大きいバンドギャップを有する材料であると定義することができる。
【００１９】
更に図４に示すように、活性チャネル１４６の部分１４８は、特にエピタキシャル成長処理が利用される場合、トレンチ（図３参照）の外に延在することができる。従って、図５に示すように、活性チャネル１４６の部分１４８は、化学的機械的平坦化によって等で除去されることができる。図６に示すように、分離構造体１２２は、エッチング処理によって等で、活性チャネル１４６の少なくとも部分が分離構造体１２２の上部平面１２６の上に延在するように、窪んでいることができる。１つの実施形態では、分離構造体上部平面１２６の上に延在する活性チャネル１４６の高さＦｈは、約４５ｎｍとすることができる。活性チャネル１４６とサブ構造体１４４との間のインターセクションＩは、分離構造体上部平面１２６に対して深さＦｄに存在することができる。実施形態では、インターセクションＩは、分離構造体上部平面１２６のわずかに上又はわずかに下、例えば約１０ｎｍ上又は下とすることができる。
【００２０】
図７に示すように、少なくとも１つのゲート１５０が、分離構造体１２２の上に延在する活性チャネル１４６の部分の上方に形成されることができる。当業者には理解されるように、ゲート１５０は、ゲート誘電体層１５２をフィン上面１１６の上に又は隣接して且つ一対の横方向に対向するフィンの側壁１１４の上に又は隣接して形成することによって、且つ、ゲート電極１５４をゲート最初プロセスフロー又はゲート最後プロセスフローの何れかによってゲート誘電体層１５２の上に又は隣接して形成することによって、製造されることができる。
【００２１】
ゲート誘電体層１５２は、二酸化ケイ素（ＳｉＯ２：ｓｉｌｉｃｏｎ  ｄｉｏｘｉｄｅ）、酸窒化ケイ素（ＳｉＯｘＮｙ：ｓｉｌｉｃｏｎ  ｏｘｙｎｉｔｒｉｄｅ）、窒化ケイ素（Ｓｉ３Ｎ４：ｓｉｌｉｃｏｎ  ｎｉｔｒｉｄｅ）を含むがこれらに限定されない任意の公知のゲート誘電体材料及び酸化ハフニウム、ハフニウムシリコン酸化物、酸化ランタン、ランタンアルミニウム酸化物、酸化ジルコニウム、ジルコニウム酸化ケイ素、酸化タンタル、酸化チタン、バリウムストロンチウムチタン酸化物、バリウムチタン酸化物、ストロンチウムチタン酸化物、イットリウム酸化物、アルミニウム酸化物、鉛スカンジウム酸化タンタル、及び鉛亜鉛ニオブ酸塩等の高ｋ誘電体材料から形成されることができる。当業者には理解されるように、ゲート誘電体層１５２は、化学蒸着（「ＣＶＤ」）、物理蒸着（「ＰＶＤ」：ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、又は原子層堆積（「ＡＬＤ」：ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）のようにゲート電極材料を堆積させ、次いで、公知のフォトリソグラフィ及びエッチング技術を用いてゲート電極材料をパターニングすることによってのように、公知の技術によって形成されることができる。
【００２２】
ゲート電極１５４は、任意の適切なゲート電極材料から形成されることができる。本開示の実施形態では、ゲート電極１５４は、ポリシリコン、タングステン、ルテニウム、パラジウム、白金、コバルト、ニッケル、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、炭化チタン、炭化ジルコニウム、炭化タンタル、炭化ハフニウム、炭化アルミニウム、他の金属炭化物、金属窒化物、及び金属酸化物を含むがこれらに限定されない材料から形成されることができる。ゲート電極１５４は、当業者には理解されるように、ゲート電極材料をブランケット堆積し、次いで公知のフォトリソグラフィ及びエッチング技術でゲート電極材料をパターニングすることによってのように、公知の技術によって形成されることができる。
【００２３】
図８に示すように、ゲートスペーサ１５６を、公知の堆積及びエッチング技術を用いて、ゲート電極１５４上に堆積し、パターニングすることができる。ゲートスペーサ１５６は、酸化ケイ素、窒化ケイ素等を含むがこれらに限定されない任意の適切な誘電材料から形成されることができる。
【００２４】
ソース領域及びドレイン領域（図示せず）を、ゲート１５０の両側の活性チャネル１４６に形成することができる、又は、活性チャネル１４６の部分がゲート１５０の両側で除去され、ソース領域及びドレイン領域がその場所に形成され得ることが理解される。ソース領域及びドレイン領域は、ｐ型導電性のような同じ導電型で形成されることができる。本開示の実施形態の幾つかの実装では、ソース及びドレイン領域は、実質的に同じドーピング濃度及びプロファイルを有することができ、一方、他の実装では、それらは異なり得る。ｎ−ＭＯＳのみが示されており、ｐ−ＭＯＳ領域は別々にパターニングされ、処理されるであろうことが理解される。
【００２５】
図９〜図１５は、本明細書の追加の実施形態を示す。置換ゲート処理は、図７から始まり、後に続くことができ、ここでゲート誘電体１５２及びゲート電極１５４を犠牲材料から形成することができる。図９に示すように、誘電体層１６２を、図８の構造体の上に堆積し、犠牲ゲート電極１５４を露出させるために平坦化することができる。図１０及び図１１（図１０の線１１−１１に沿った、断面構造のみを示す断面図）に示すように、犠牲ゲート電極１５４及びゲート誘電体１５２を除去して、ゲートスペーサ１５６の残りの部分の間の活性チャネル１４６を露出させて、露出された活性チャネル領域１４６を形成することができる。
【００２６】
図１３に示すように、選択的エッチング（例えば、ウェットエッチング、ドライエッチング、又はそれらの組み合わせ）が、ドープされたサブ構造体１４４に入り込んで、核形成層１４２を含むドープされたサブ構造体１４４を除去することができるように、図１２に示すように、分離構造体１２２を、ドープされたサブ構造体１４４の部分を露出させるために、エッチングによって等で、露出された活性チャネル領域１４６内で窪ませることができる。
【００２７】
図１４に示すようにドープされたサブ構造体１４４（図１２参照）及び核形成層１４２（図１２参照）の除去により残された空間を充填する、又は図１５に示すように空隙１６８を形成するように、誘電材料１６６を堆積することができる。その後、当業者には理解されるように、トランジスタの残りの構成要素を、３ゲート処理フローのような既知の処理フローに従って形成することができる。図１６に示すように、別の実施形態では、当業者には理解されるように、ゲート酸化層１７２が露出された活性チャネル１４６を取り囲むように形成され、ゲート電極層１７４が、ゲート酸化層１７２を取り囲むように形成されることができ、トランジスタの残りの構成要素は、単一又は複数のワイヤ構成における既知のゲートオールアラウンド処理フローに従うことができる。
【００２８】
詳細な説明では非平面トランジスタが記述されているが、当業者には理解されるように、本主題は非平面トランジスタに実装され得ることに留意されたい。
【００２９】
図１７は、本明細書の１つの実装形態によるコンピューティングデバイス２００を示す。コンピューティングデバイス２００はボード２０２を収容する。ボード２０２は、プロセッサ２０４及び少なくとも１つの通信チップ２０６Ａ、２０６Ｂを含むがこれらに限定されない多数の構成要素を含むことができる。プロセッサ２０４はボード２０２に物理的に且つ電気的に結合される。幾つかの実装では、少なくとも１つの通信チップ２０６Ａ、２０６Ｂもボード２０２に物理的に且つ電気的に結合される。更なる実装では、通信チップ２０６Ａ、２０６Ｂはプロセッサ２０４の一部である。
【００３０】
その用途に応じて、コンピューティングデバイス２００は、ボード２０２に物理的に且つ電気的に結合されてもよいし、されなくてもよい他の構成要素を含むことができる。これらの他の構成要素は、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ：ｇｌｏｂａｌ  ｐｏｓｉｔｉｏｎｉｎｇ  ｓｙｓｔｅｍ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び（ハードディスクドライブ、コンパクトディスク（ＣＤ：ｃｏｍｐａｃｔ  ｄｉｓｋ）、デジタル多用途ディスク（ＤＶＤ：ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｋ）等のような）大容量記憶装置を含むがそれらに限定されない。
【００３１】
通信チップ２０６Ａ、２０６Ｂは、コンピューティングデバイス２００への及びからのデータの転送のための無線通信を可能にする。用語「無線」及びその派生語は、非固体媒体を介して変調された電磁放射線を使用してデータを通信することができる回路、デバイス、システム、方法、技術、通信チャネル等を記述するために使用されることができる。この用語は、関連するデバイスがワイヤを全く含まないことを意味するものではないが、幾つかの実施形態では、全く含まない可能性がある。通信チップ２０６は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ：ｌｏｎｇ  ｔｅｒｍ  ｅｖｏｌｕｔｉｏｎ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋，ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）、それらの派生物、並びに３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定される任意の他の無線プロトコルを含むがこれらに限定されない多数の無線規格又はプロトコルの中の何れかを実装することができる。コンピューティングデバイス２００は、複数の通信チップ２０６Ａ、２０６Ｂを含むことができる。例えば、第１の通信チップ２０６Ａを、Ｗｉ−Ｆｉ及びブルートゥース（登録商標）等のより短距離の無線通信専用とし、第２の通信チップ２０６Ｂを、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ、及びその他のようなより長距離の無線通信専用とすることができる。
【００３２】
コンピューティングデバイス２００のプロセッサ２０４は、上述のようなマイクロエレクトロニクストランジスタを含むことができる。用語「プロセッサ」は、レジスタ及び／又はメモリからの電子データを処理して、その電子データをレジスタ及び／又はメモリに格納され得る他の電子データに変換する任意のデバイス又はデバイスの部分を指すことができる。更に、通信チップ２０６Ａ、２０６Ｂは、上述のように製造されるマイクロエレクトロニクストランジスタを含むことができる。
【００３３】
様々な実装では、コンピューティングデバイス２００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ：ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、ポータブルミュージックプレーヤ、又はデジタルビデオレコーダとすることができる。更なる実装では、コンピューティングデバイス２００は、データを処理する任意の他の電子デバイスとすることができる。
【００３４】
本明細書の主題は、必ずしも図１〜図１７に示す特定の用途に限定されないことが理解される。本主題は、当業者には理解されるように、他のマイクロエレクトロニクスデバイス及びアセンブリ用途並びに任意の他の適切なトランジスタの用途に適用されることができる。
【００３５】
以下の具体例は更なる実施形態に関連し、具体例１は、基板と、低バンドギャップ活性チャネルと、基板と低バンドギャップ活性チャネルとの間に配置されるサブ構造体とを備えるマイクロエレクトロニクス構造体であり、サブ構造体は低バンドギャップ活性チャネルに隣接し、サブ構造体はドーパントを含む。
【００３６】
具体例２において、具体例１の主題は、ドーパントの無いサブ構造体と実質的に同じ材料組成である低バンドギャップ活性チャネルを任意選択的に含むことができる。
【００３７】
具体例３において、具体例１及び２の何れかの主題は、インジウムガリウム砒素、砒化インジウム、及びアンチモン化インジウムからなるグループから選択される材料を備えるサブ構造体を任意選択的に含むことができ、材料はドーパントでドープされる。
【００３８】
具体例４において、具体例１〜３の何れかの主題は、ｐ型ドーパントを備えるドーパントを任意選択的に含むことができる。
【００３９】
具体例５において、具体例４の主題は、マグネシウム、亜鉛、炭素、及びベリリウムからなるグループから選択される材料から選択されるｐ型ドーパントを任意選択的に含むことができる。
【００４０】
具体例６において、具体例１の主題は、インジウムアルミニウム砒素、リン化インジウム、リン化ガリウム、砒化ガリウム、ガリウム砒素アンチモン、アルミニウム砒素アンチモン、インジウムアルミニウムガリウム砒素、インジウムアルミニウムガリウムリン、アルミニウムガリウム砒素からなるグループから選択される材料を備えるサブ構造体を任意選択的に含むことができる。
【００４１】
具体例７において、具体例６の主題は、ｐ型ドーパントを備えるドーパントを任意選択的に含むことができる。
【００４２】
具体例８において、具体例７の主題は、マグネシウム、亜鉛、炭素、及びベリリウムからなるグループから選択される材料から選択されるｐ型ドーパントを任意選択的に含むことができる。
【００４３】
具体例９において、具体例１〜８の何れかの主題は、インジウムガリウム砒素、砒化インジウム、及びアンチモン化インジウムからなるグループから選択される材料を備える低バンドギャップ活性チャネルを任意選択的に含むことができる。
【００４４】
具体例１０において、具体例１〜９の何れかの主題は、基板の中に延在する核形成トレンチ及び核形成トレンチに隣接する核形成層を任意選択的に含むことができる。
【００４５】
具体例１１において、具体例１０の主題は、（１１１）ファセットを有する核形成トレンチを備える核形成トレンチを任意選択的に含むことができる。
【００４６】
具体例１２において、具体例１０及び１１の何れかの主題は、リン化インジウム、リン化ガリウム、及び砒化ガリウムからなるグループから選択される材料を備える核形成層を任意選択的に含むことができる。
【００４７】
具体例１３において、具体例１２の主題は、ドープされた核形成層を任意選択的に含むことができる。
【００４８】
具体例１４において、具体例１〜１２の何れかの主題は、分離構造体の上に延在する活性チャネルの部分及び分離構造体の上に延在する活性チャネルの部分の上方に形成されるゲートを任意選択的に含むことができる。
【００４９】
以下の具体例は更なる実施形態に関するものであり、具体例１５はマイクロエレクトロニクス構造体を製造する方法であり、その方法は、基板上に少なくとも１つのフィンを形成する、ここで少なくとも１つのフィンは基板から延在する一対の対向する側壁を備える、ことと、フィンの側壁の各々に隣接する分離構造体を形成することと、少なくとも１つのフィンを除去することによってトレンチを形成することと、トレンチ内にドーパントを含むサブ構造体を形成することと、ドープされたサブ構造体に隣接する低バンドギャップ活性チャネルをトレンチ内に形成することと、を備える。
【００５０】
具体例１６において、具体例１５の主題は、ドーパントの無いサブ構造体と実質的に同じ材料組成から低バンドギャップ活性チャネルを形成することを任意選択的に含むことができる。
【００５１】
具体例１７において、具体例１５及び１６の何れかの主題は、インジウムガリウム砒素、砒化インジウム、及びアンチモン化インジウムからなるグループから選択される材料からサブ構造体を形成することを任意選択的に含むことができる。
【００５２】
具体例１８において、具体例１５〜１７の何れかの主題は、ｐ型ドーパントを含むドープされたサブ構造体を形成することを備える、ドーパントを含むサブ構造体を形成することを任意選択的に含むことができる。
【００５３】
具体例１９において、具体例１８の主題は、マグネシウム、亜鉛、炭素、及びベリリウムからなるグループから選択される材料から選択されるｐ型ドーパントを含むドープされたサブ構造体を形成することを任意選択的に含むことができる。
【００５４】
具体例２０において、具体例１５の主題は、インジウムアルミニウム砒素、リン化インジウム、リン化ガリウム、砒化ガリウム、ガリウム砒素アンチモン、アルミニウム砒素アンチモン、インジウムアルミニウムガリウム砒素、インジウムアルミニウムガリウムリン、アルミニウムガリウム砒素からなるグループから選択される材料からサブ構造体を形成することを任意選択的に含むことができる。
【００５５】
具体例２１において、具体例２０の主題は、ｐ型ドーパントを有するサブ構造体を形成することを任意選択的に含むことができる。
【００５６】
具体例２２において、具体例２１の主題は、マグネシウム、亜鉛、炭素、及びベリリウムからなるグループから選択されるｐ型ドーパントを有するサブ構造体を形成することを任意選択的に含むことができる。
【００５７】
具体例２３において、具体例１５〜２２の何れかの主題は、インジウムガリウム砒素、砒化インジウム、及びアンチモン化インジウムからなるグループから選択される材料から低バンドギャップ活性チャネルを形成することを任意選択的に含むことができる。
【００５８】
具体例２４において、具体例１５〜２３の何れかの主題は、基板の中に延在する核形成トレンチを形成することと、核形成トレンチに隣接する核形成層を形成することとを任意選択的に含むことができる。
【００５９】
具体例２５において、具体例２４の主題は、（１１１）ファセットを有する核形成トレンチを形成することを備える、核形成トレンチを形成することを任意選択的に含むことができる。
【００６０】
具体例２６において、具体例２４及び２５の何れかの主題は、リン化インジウム、リン化ガリウム、及び砒化ガリウムからなるグループから選択される材料から核形成層を形成することを任意選択的に含むことができる。
【００６１】
具体例２７において、具体例２６の主題は、核形成層をドープすることを任意選択的に含むことができる。
【００６２】
具体例２８において、具体例１５〜２７の何れかの主題は、分離構造体の上に延在する活性チャネルの部分を形成することと、分離構造体の上に延在する活性チャネルの部分の上方にゲートを形成することとを任意選択的に含むことができる。
【００６３】
以下の具体例は更なる実施形態に関するものであり、具体例２９は、ボードと、ボードに取り付けられるマイクロエレクトロニクスデバイスを備える電子システムであり、ここで、マイクロエレクトロニクスデバイスは、基板と、低バンドギャップ活性チャネルと、基板と低バンドギャップ活性チャネルとの間に配置されるサブ構造体とを備える少なくとも１つのトランジスタを含み、ドープされたサブ構造体は低バンドギャップ活性チャネルに隣接し、サブ構造体はドーパントを含む。
【００６４】
具体例３０において、具体例２９の主題は、ドーパントの無いサブ構造体と実質的に同じ材料組成である低バンドギャップ活性チャネルを任意選択的に含むことができる。
【００６５】
ここまで、本明細書の実施形態を詳細に説明してきたが、添付の特許請求の範囲によって定義される本明細書は、実施形態の多くの変形が明細書の精神又は範囲から逸脱することなく明らかに可能であるので、上記の記述に記載された特定の詳細によって限定されるものではないことが理解される。
【図１】
0006449432.tif 000002
【図２】
0006449432.tif 000003
【図３】
0006449432.tif 000004
【図４】
0006449432.tif 000005
【図５】
0006449432.tif 000006
【図６】
0006449432.tif 000007
【図７】
0006449432.tif 000008
【図８】
0006449432.tif 000009
【図９】
0006449432.tif 000010
【図１０】
0006449432.tif 000011
【図１１】
0006449432.tif 000012
【図１２】
0006449432.tif 000013
【図１３】
0006449432.tif 000014
【図１４】
0006449432.tif 000015
【図１５】
0006449432.tif 000016
【図１６】
0006449432.tif 000017
【図１７】
0006449432.tif 000018