(57)【特許請求の範囲】
【請求項１】
表面（１０ａ）がＳｉ面とされると共に裏面（１０ｂ）がＣ面とされ、半導体素子が形成されていると共に、前記裏面のうち少なくとも前記半導体素子が形成された部分が裏面電極（１１）によって覆われた半導体ウェハ（１０）を用意することと、
前記表面より、スクライブラインに沿った目安線（１２、１３）を形成することと、
前記半導体ウェハのうち、前記半導体素子が形成された部分をダイシングカットにて前記スクライブラインに沿ってチップ単位に分割する有効領域（ＲＡ）とし、前記有効領域の外側を無効領域（ＲＢ）として、前記裏面電極が形成された状態で、前記目安線を基準として前記裏面側からダイシングブレード（２０）によるダイシングカットを行って前記有効領域をチップ単位に分割することと、を含んでいる炭化珪素半導体装置の製造方法。
【請求項２】
前記目安線を形成することでは、前記無効領域内において、前記表面からダイシングカットすることで、前記有効領域から離れた位置に前記目安線を形成する請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記チップ単位に分割することでは、前記ダイシングブレードとしてブレード幅が４０μｍ以下のものを用いる請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記チップ単位に分割することでは、前記ダイシングブレードの送り速度を１０ｍｍ／ｓｅｃ以上とする請求項３に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記チップ単位に分割することでは、前記半導体ウェハの切断部において、前記ダイシングブレードの刃が上から下に向かうダウンカットにより前記チップ単位に分割する請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記半導体ウェハを用意することにおいて、前記半導体ウェハとして前記スクライブラインの一方向と平行なオリエンテーションフラット（１４）が形成されているものを用意し、
前記目安線を形成することでは、前記目安線として、前記オリエンテーションフラットに対して垂直な方向のものを第１目安線として前記ダイシングカットによって形成し、
前記チップ単位に分割することでは、前記オリエンテーションフラットを第２目安線として、前記第１目安線と前記第２目安線を基準として前記チップ単位に分割する請求項１ないし５のいずれか１つに記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型半導体素子を形成した炭化珪素（以下、ＳｉＣという）半導体ウェハをチップ単位に分割してＳｉＣ半導体装置を製造するＳｉＣ半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来より、ＳｉＣ半導体ウェハに対してデバイス形成を行ったのち、ダイシングブレードによるダイシングカットによってＳｉＣ半導体ウェハをチップ単位に分割し、ＳｉＣ半導体装置を製造している。このとき、より低抵抗なデバイスとするために、ＳｉＣ半導体ウェハを薄く研削などで加工してから、チップ単位に分割を行っているが、ＳｉＣ半導体ウェハを薄くしているために、チップにチッピングと呼ばれる欠けが発生し易くなる。特に、ダイヤモンドに近い硬度を有するＳｉＣ単結晶では、劈開性を併せ持ち、加工条件によっては、チップの表裏面や側面のチッピングを誘発させる。このチッピングがのちの組み付けなどにおいて異種材料との応力差によるチップの欠けや割れに繋がり得るため、ダイシングカット時のチッピングを低減することが重要である。
【０００３】
そこで、特許文献１において、ＳｉＣ半導体ウェハをチップ単位に分割する際のチッピングの発生を抑制する方法が提案されている。具体的には、ダイシングブレードの回転方向をＳｉＣ半導体ウェハにおけるＣ面側からＳｉ面側に向かう方向とすることで、チッピングを抑制している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−０１３８１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＳｉＣ半導体ウェハに対して縦型半導体素子を形成する場合、表面側がＳｉ面とされ、裏面側がＣ面とされることがあり、その場合には、裏面の全面に裏面電極が形成されて、ダイシングカットを行うスクライブラインを認識することができない。このため、的確にチップ単位に分割することができないという問題が発生する。
【０００６】
本発明は上記点に鑑みて、ＳｉＣ半導体ウェハのＣ面側が電極で覆われる場合であっても、的確にチップ単位に分割することができるＳｉＣ半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の炭化珪素半導体装置の製造方法は、表面（１０ａ）がＳｉ面とされると共に裏面（１０ｂ）がＣ面とされ、半導体素子が形成されていると共に、裏面のうち少なくとも半導体素子が形成された部分が裏面電極（１１）によって覆われた半導体ウェハ（１０）を用意することと、半導体ウェハの表面より、スクライブラインに沿った目安線（１２、１３）を形成することと、半導体ウェハのうち、半導体素子が形成された部分をダイシングカットにてスクライブラインに沿ってチップ単位に分割する有効領域（ＲＡ）とし、有効領域の外側を無効領域（ＲＢ）として、裏面電極が形成された状態で、目安線を基準として裏面側からダイシングブレード（２０）によるダイシングカットを行って有効領域をチップ単位に分割することと、を含んでいる。
【０００８】
このように、ＳｉＣ半導体ウェハのうちＣ面とされる裏面が裏面電極で覆われてスクライブラインが確認できない場合において、ダイシングカット前に目安線を形成するようにしている。このため、ダイシングカットの加工上面をＣ面とする場合であっても、目安線を基準としてスクライブラインを推定してダイシングカットを行うことが可能となる。これにより、的確にチップ単位に分割することができる。
【０００９】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態にかかる半導体ウェハをダイシングブレードによって切断してチップを取り出すときの様子を示した斜視図である。
【図２】ダイシングブレードによるカット方向および送り方向を示した断面図である。
【図３Ａ】ダイシングカットを行う前の半導体ウェハの正面図である。
【図３Ｂ】目安線を形成した半導体ウェハのた正面図である。
【図３Ｃ】目安線を基準として裏面側からダイシングカットする様子を示した半導体ウェハの裏面図である。
【図４】ノッチが形成された半導体ウェハに対して目安線を形成するときの様子を示した半導体ウェハの正面図である。
【図５】ダイシングカットの加工条件を示した図表である。
【図６】ダイシングカットを行うワークを説明した正面図である。
【図７Ａ】ダイシングカット後のワークから取り出した１チップの正面図である。
【図７Ｂ】ダイシングカット後のワークから取り出した１チップの裏面図である。
【図８】ダイシングカットの結果を示した図表である。
【図９】チッピングに形成されたチッピングの大きさを表すチッピング量を示した図である。
【図１０】ダイシングブレードの幅および移動方向への送り速度を変えてチッピング量を調べたときの結果を示した図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１２】
（第１実施形態）
第１実施形態にかかるＳｉＣ半導体装置の製造方法について説明する。なお、ＳｉＣ半導体装置を製造する際には、ＳｉＣ半導体ウェハに対してデバイス製造プロセスを施したのち、チップ単位に分割するというプロセスを経るが、デバイス製造プロセスについては従来と同様であるため、チップ単位に分割するプロセスについて説明する。
【００１３】
図１に示すように、デバイス製造プロセスを経たＳｉＣ半導体ウェハ１０を用意する。このＳｉＣ半導体ウェハ１０は、表面１０ａ側がＳｉ面、裏面１０ｂ側がＣ面とされている。ＳｉＣ半導体ウェハ１０には、デバイスとして縦型半導体素子、例えばＭＯＳＦＥＴやショットキーダイオードなどが形成されており、裏面１０ｂの全面が裏面電極１１によって覆われている。
【００１４】
このような縦型半導体素子が形成されたＳｉＣ半導体ウェハ１０をダイシングブレード２０にて切断することで、チップ単位に分割し、ＳｉＣ半導体装置のチップ３０を製造する。具体的には、ＳｉＣ半導体ウェハ１０の表面１０ａ上における一方向をＸ方向、Ｘ方向に対して垂直な方向をＹ方向とするＸＹ平面上において、ダイシングブレード２０を走査し、所定のサイズの半導体チップを製造している。例えば、ＳｉＣ半導体ウェハ１０として、表面１０ａが（０００１）面、裏面１０ｂが（０００−１）面のものを用い、Ｘ方向を（１−１００）、Ｙ方向を（１１−２０）として、Ｘ方向およびＹ方向にダイシングカットを行う。
【００１５】
このとき、ＳｉＣ半導体ウェハ１０にチッピングが発生することを抑制するために、Ｃ面とされた裏面１０ｂ側にダイシングブレード２０を配置し、ダイシングブレード２０の刃を裏面１０ｂ側から表面１０ａ側に向かう方向に入れるようにしてダイシングカットを行う。つまり、裏面１０ｂ側にダイシングブレード２０を配置し、Ｃ面側からＳｉ面側に向かう方向に刃を入れるようにしている。
【００１６】
ダイシングブレード２０によるダイシングカットについては、図２に示すようにＳｉＣ半導体ウェハ１０を保持して、分割後にチップがズレたりしないように、ダイシングテープ４０を貼り付けた状態で行っている。また、ダイシングブレード２０の回転方向については２方向ある。具体的には、図２の紙面右方向がダイシングブレード２０の進行方向とした場合において、矢印Ａ１のようにダイシングブレード２０の刃が上から下に向かうダウンカットと、矢印Ａ２のようにダイシングブレード２０の刃が下から上に向かうアップカットがある。いずれの回転方向のダイシングカットであっても良いが、後述するようにチッピング低減に加えて、ダイシングカット後の残留応力やブレード摩耗量の低減などを加味すると、ダウンカットの方が好ましい。
【００１７】
ただし、Ｃ面となる裏面１０ｂ側よりダイシングブレード２０にてダイシングカットを行うようにすることから、裏面１０ｂの全面が裏面電極１１によって覆われており、スクライブラインを確認することができない。
【００１８】
このため、チップ単位にダイシングカットを行う前に、スクライブラインを確認できるようにするための処理を行う。
【００１９】
具体的には、図３Ａに示すように、デバイス形成を行ってスクライブラインが決まった状態のＳｉＣ半導体ウェハ１０を用意する。そして、図３Ｂに示すように、表面１０ａ側からスクライブラインに沿ってダイシングカットを行い、Ｘ方向とＹ方向それぞれの目安線１２、１３を形成する。目安線１２、１３については、チップとして取り出される有効領域ＲＡの最も外側のラインとしても良いが、ここではチップとされない無効領域ＲＢ内において、チップとされる有効領域ＲＡから所定距離離れた位置に形成されるようにしている。目安線１２、１３から有効領域ＲＡまでの距離は同じであっても良いし、異なっていても良い。なお、有効領域ＲＡは、ＳｉＣ半導体ウェハ１０のうち円弧状となる外縁部を避けた内側の領域であり、無効領域ＲＢは、有効領域ＲＡの外側に位置する部分である。
【００２０】
目安線１２、１３については、スクライブラインが確認できる状態で形成しており、ＳｉＣ半導体ウェハ１０を表面１０ａ側からダイシングカットすることによって形成している。このため、目安線１２、１３を形成する際には、Ｓｉ面側からＣ面側に向かう方向にダイシングブレード２０の刃が入れられることになり、チッピングの発生が懸念される。したがって、目安線１２、１３を有効領域ＲＡの最も外側のラインとしても良いが、チッピングの発生を考慮すると、無効領域ＲＢ内に目安線１２、１３を形成することが好ましい。このように、目安線１２、１３を有効領域ＲＡから所定距離離れた位置に形成されるようにすることで、目安線１２、１３の形成時にチッピングが発生したとしても、最終的に形成されるチップの端面でのチッピングの発生を抑制できるようにしている。
【００２１】
なお、ここでは目安線１２、１３の２本、つまり直交するＸ方向とＹ方向それぞれに平行な線を形成するようにした。しかしながら、図３Ａに示すように、ＳｉＣ半導体ウェハ１０にオリエンテーションフラット（以下、オリフラと言う）１４が形成される場合、オリフラ１４を目安線１２、１３の一方、本実施形態の場合は目安線１３として用いることもできる。すなわち、オリフラ１４がＸ方向もしくはＹ方向に形成されているのであれば、当該方向について、目安線１２、１３の代わりとすることができる。
【００２２】
また、図４に示すように、オリフラ１４ではなく、ＳｉＣ半導体ウェハ１０として、切り欠きであるノッチ１５が形成されているものもある。この場合には、図中破線で示したように、ノッチ１５が形成された位置などにおいて、Ｘ方向もしくはＹ方向に沿って目安線１２、１３を形成すれば良い。
【００２３】
このようにして目安線１２、１３を形成したら、その後に、上記したようにＳｉＣ半導体ウェハ１０の表面１０ａ側にダイシングテープ４０を貼り付け、裏面１０ｂ側からダイシングブレード２０によってダイシングカットを行う。このとき、ＳｉＣ半導体ウェハ１０に対して目安線１２、１３を形成してあるため、目安線１２、１３を基準としてスクライブラインを認識し、スクライブラインに沿ってＸ方向およびＹ方向にダイシングブレード２０を走査することでダイシングカットを行う。すなわち、目安線１２、１３の形成位置が有効領域ＲＡから所定距離の位置としているため、目安線１２、１３を基準としてスクライブラインを推定することができる。これにより、裏面電極１１によってスクライブラインを視認することができなくても、目安線１２、１３を基準として的確にスクライブラインに沿ってダイシングカットを行うことが可能となり、的確にチップ単位に分割することができる。
【００２４】
また、上記したように、目安線１２、１３を無効領域ＲＢ内、具体的には有効領域ＲＡから所定距離離れた位置に形成するようにしている。このため、仮に目安線１２、１３を形成する際にチッピングが発生していたとしても、新たにスクライブラインでダイシングカットを行ったときに、チッピングが発生した部分を除去することが可能となる。したがって、製造後のチップは、チッピングが抑制されたものとすることができる。
【００２５】
続いて、ダイシングカットの加工条件について説明する。
【００２６】
ダイシングカットが行われるＳｉＣ半導体ウェハ１０については、縦型半導体素子の低抵抗化、つまりオン抵抗低減のために、裏面１０ｂを研削などで加工して薄くしてから裏面電極１１を形成するようにしている。このため、ＳｉＣ半導体ウェハ１０の厚みは、例えば１２５μｍ以下とされ、好ましくは１００μｍ以下とされる。そして、このように薄いＳｉＣ半導体ウェハ１０をダイシングカットすることから、チッピングの発生を抑制すべく、ダイシングブレード２０の幅（以下、ブレード幅という）や進行方向への送り速度、回転方向を規定している。
【００２７】
図５は、加工条件を示した図表である。ＳｉＣ半導体ウェハ１０で構成されるワークを複数用意し、各ワークに対して条件を変えてダイシングカットを行った。
【００２８】
ワークとしては、図６に示すように、有効領域ＲＡの寸法を３０ｍｍ□とするものを用意し、Ｉｎｄｅｘが２ｍｍ×２ｍｍとなるチップを作製するようにした。また、ダイシングカットの方向としては、（１−１００）方向となるＣＨ１の方向を行った後、（１１−２０）方向となるＣＨ２の方向を行うようにしたが、順序を逆としても良いし、交互に行ってもよい。
【００２９】
ダイシングブレード２０のブレード幅については４０μｍとしており、回転数を３００００回転／ｍｉｎとし、ダイシングカットの方向についてはアップカットとダウンカットの両方について行った。さらに、ダイシングブレード２０の移動方向への送り速度を１０、２０、３０ｍｍ／Ｓの３段階で切替えてダイシングカットを行った。すなわち、アップカットにおいて送り速度を切替えて３つのワークに対してダイシングカットを行うとともに、ダウンカットにおいて送り速度を切替えて３つのワークに対してダイシングカットを行った。切削水量や冷却水量、すなわちダイシングブレード２０の切断面側への供給水量やダイシングブレード２０の両端面側への供給水量については、共に、１Ｌ／ｍｉｎとした。そして、このようなダイシングカットを、ダイシングするワークの加工上面をＳｉ面とする場合とＣ面とする場合それぞれについて行った。
【００３０】
このようなダイシングカットを行った後、各ワークについて、図６中にハッチングで示したように、分割した複数のチップの中の任意の４つを抜き出して、チッピングの様子を調べた。ここでは、ワーク中心を中心とした対称位置に配置されている４つをサンプルとした。
【００３１】
チッピングの様子については、図７Ａに示すようにチップの表面１０ａ側と、図７Ｂに示すようにチップの裏面１０ｂ側と、４つの断面（１）〜（４）のそれぞれ、つまり合計１２箇所について確認したところ、図８に示す結果となった。図中に示したチッピング量とは、チッピングの大きさ表しており、図９に示すように深さが変化しているチッピングの場合、チッピング量が最大となる値をチッピング量Ｍａｘとして記載してある。図９は断面図ではないが、チッピング箇所にハッチングを示してある。また、４辺それぞれにおけるチッピング量Ｍａｘの平均値をチッピング量Ａｖｅとして記載してある。さらに、チッピング量Ｍａｘとなっていた位置をＭａｘ位置として記載してある。
【００３２】
さらに、残留応力とは、ダイシングカット後におけるサンプル中の残留応力のことであり、サンプルについて光学顕微鏡画像に基づいてラマン分光分析を行うことで確認を行った。ブレード摩耗量については、ダイシングカット前後でのダイシングブレード２０の外径の変化量を調べた。
【００３３】
その結果、図８に示すように、ダイシングカットを行う加工面の上面をＳｉ面とする場合には、カット方向がダウンカット、アップカットいずれの場合にも、チッピング量Ｍａｘが１７０μｍ、７９μｍと大きな値となり、平均のチッピング量Ａｖｅについても１０８．２μｍ、４０．５μｍと大きな値となっていた。残留応力についても、カット方向を変えても最大値Ｍａｘが９０．２Ｍｐａ、８５．７Ｍｐａとなり、平均値Ａｖｅも７８．１Ｍｐａ、７８．２Ｍｐａと大きな値となった。ブレード摩耗量については、ダウンカットの場合は平均値Ａｖｅが１．９μｍ／ｍとさほど多くなかったが、アップカットの場合には平均値Ａｖｅが３．７μｍ／ｍと多くなった。
【００３４】
これに対して、ダイシングカットを行う加工面の上面をＣ面とする場合には、カット方向がダウンカット、アップカットいずれの場合にも、チッピング量Ｍａｘが２９μｍ、３６μｍと小さな値となり、平均のチッピング量Ａｖｅについても１８．２μｍ、２５．８μｍと小さな値となっていた。残留応力についても、ダウンカット、アップカットいずれの場合にも最大値Ｍａｘが５７．２Ｍｐａ、５３．５Ｍｐａとなり、平均値Ａｖｅも４９．２Ｍｐａ、４８．９Ｍｐａと小さな値となった。ブレード摩耗量については、アップカットの場合にも、平均値Ａｖｅが１．８μｍ／ｍとさほど多くなかったが、ダウンカットの場合には、平均値Ａｖｅが１．０μｍ／ｍと小さな値であった。
【００３５】
これらの実験結果に基づき、ダイシングカットを行う加工上面をＣ面とすることで、Ｓｉ面とする場合と比較して、チッピング量を減少させることが可能になるし、残留応力についても低減することが可能になることが判る。また、ブレード摩耗量についても、ダイシングカットを行う加工上面をＣ面とすることで低減することが可能となり、特にカット方向をダウンカットとすることで、顕著にブレード摩耗量を低減することが可能となる。
【００３６】
ここで、上記実験では、ブレード摩耗量についても確認したが、これはチッピング量とダイシングブレード２０のブレード幅との間に相関関係があるためである。すなわち、ブレード幅が厚くなるほどブレード摩耗量を減らすことができるものの、ブレード幅を厚くするとチッピング量が大きくなるため、ブレード幅をある程度の幅以下にする必要がある。ブレード幅を厚くしたとしても、ダイシングカット時におけるダイシングブレード２０の移動方向への送り速度を遅くすればチッピング量を少さくできるが、スループットの観点からは送り速度を早くすることが望ましい。このため、送り速度を早くしつつ、ダイシングブレード２０の摩耗量を少なく抑えるには、ブレード幅をある程度の幅以下にしつつも、カット方向や加工上面をＳｉ面とＣ面のいずれにするかなどに基づき摩耗量の低減を図ることが必要になる。
【００３７】
図１０は、ブレード幅ｔを４０μｍ、７０μｍ、１００μｍとしたダイシングブレード２０を用い、ダイシングブレード２０の移動方向への送り速度を変えてチッピング量を調べたときの結果を示している。ここでは、ＳｉＣ半導体ウェハ１０で構成されるワークのＣ面を加工上面として、Ｃ面側からダウンカットでワークをダイシングカットし、ワークの表面と裏面それぞれでのチッピング量を調べている。
【００３８】
この図に示されるように、ブレード幅を４０μｍとした場合には、送り速度が１０ｍｍ／ｓｅｃ、１５ｍｍ／ｓｅｃいずれの場合であっても、チッピング量を小さく抑えることができていた。これに対して、ブレード幅を７０μｍ、１００μｍとした場合には、送り速度を１０ｍｍ／ｓｅｃとした場合のワークの表面側のチッピング量についてのみ抑えられていたが、それ以外の場合にはチッピング量を抑えることができていなかった。特に、送り速度が早くなるほど、チッピング量が増大していた。
【００３９】
従来では、一般的にダイシングカット時におけるブレードの送り速度が３〜５ｍｍ／ｓｅｃとされ、この速度域ではブレード幅が広かったとしてもチッピング量は小さく抑えることができるが、高いスループットが得られない。高いスループットが得られるようにするためには、例えば送り速度を１０ｍｍ／ｓｅｃ以上とするのが好ましく、より好ましくは１５ｍｍ／ｓｅｃ以上にすると良い。このような送り速度としてもチッピング量を低減できるブレード幅は４０μｍ以下とすることが好ましい。そして、ダイシングブレード２０の摩耗量をより低減するために、カット方向をダウンカットにすると良い。
【００４０】
以上説明したように、ＳｉＣ半導体ウェハ１０のうちＣ面とされる裏面１０ｂが裏面電極１１で覆われてスクライブラインが確認できない場合において、ダイシングカット前に目安線１２、１３を形成するようにしている。このため、ダイシングカットの加工上面をＣ面とする場合であっても、目安線１２、１３を基準としてスクライブラインを推定してダイシングカットを行うことが可能となる。これにより、的確にチップ単位に分割することができる。
【００４１】
また、ＳｉＣ半導体ウェハ１０の厚みを薄く、具体的には１２５μｍ以下とするような場合にはチッピングが発生し易くなるが、Ｃ面側からダイシングカットできることから、チッピングを抑制することや残留応力を低減することが可能となる。特に、ダイシングブレード２０のブレード幅を４０μｍ以下とすることで、ダイシングカット時の送り速度を高くしてもチッピングを抑制することが可能となる。さらに、ダイシングカットのカット方向をダウンカットとすることで、ダイシングブレード２０の摩耗量を低減することが可能となる。
【００４２】
また、残留応力の観点から言えば、ダイシングカットの加工上面をＣ面とし、カット方向をアップカットとする場合に最も残留応力が小さくなる。このため、デバイスのパターン構成やダイシングカットを行う切断ピッチによっては、カット方向をアップカットとすることで、残留応力を小さくすることも可能となる。
【００４３】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４４】
例えば、上記実施形態では、ＳｉＣ半導体ウェハ１０に形成される半導体素子として縦型半導体素子を例として挙げたが、ダイシングカットの加工上面となるＣ面が沿面電極によって覆われる構造の一例を挙げたに過ぎない。すなわち、Ｃ面側が電極によって全面覆われるような構造とされる場合のダイシングカットの際に上記と同様の問題が発生するため、縦型半導体素子以外であっても同様の構造が適用される半導体素子についても上記実施形態を適用できる。例えば、Ｃ面側を接地電位に固定するために裏面電極を形成するような構造とされる場合が挙げられる。
【００４５】
また、Ｃ面の全面が裏面電極１１によって覆われる場合について説明したが、少なくともチップ化される半導体素子が形成された部分が裏面電極１１によって覆われて、スクライブラインが確認し難くなる構造について、上記実施形態と適用できる。
【００４６】
また、上記実施形態では、目安線１２、１３として、直線状に無効領域ＲＢの一部の円弧部分を切断したものを形成したが、表面１０ａ側からダイシングカットすることで、裏面１０ｂからも確認できる印となる目安線１２、１３が形成されていれば良い。このため、無効領域ＲＢの一部の円弧部分を除去するように切断していなくても、一部を切り欠くことで目安線１２、１３を形成しても良い。
【００４７】
さらに、目安線１２、１３の形成については、様々なダイシング方法を含む様々な加工方法もしくは切断方法によって行える。例えば、切れ目線を入れて分割するブレーキング、レーザダイシング、ダイシングブレードもしくはレーザダイシングでハーフカットを行ってからのブレーキングなど、様々な加工方法もしくは切断方法によって目安線１２、１３を形成できる。
【００４８】
なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（−）を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。
【符号の説明】
【００４９】
１０        半導体ウェハ
１１        裏面電極
１２、１３  目安線
１４        オリフラ
１５        ノッチ
２０        ダイシングブレード
３０        チップ
４０        ダイシングテープ
ＲＡ        有効領域
ＲＢ        無効領域
【図１】
0006497358.tif 000002
【図２】
0006497358.tif 000003
【図３Ａ】
0006497358.tif 000004
【図３Ｂ】
0006497358.tif 000005
【図３Ｃ】
0006497358.tif 000006
【図４】
0006497358.tif 000007
【図５】
0006497358.tif 000008
【図６】
0006497358.tif 000009
【図７Ａ】
0006497358.tif 000010
【図７Ｂ】
0006497358.tif 000011
【図８】
0006497358.tif 000012
【図９】
0006497358.tif 000013
【図１０】
0006497358.tif 000014