(57)【特許請求の範囲】
【請求項１】
光源に駆動電流を供給する駆動回路の制御回路であって、
前記光源の目標光量に応じた入力デューティ比を有するパルス幅変調（ＰＷＭ）された入力調光パルスを受けるＰＷＭ入力端子と、
前記入力調光パルスの周期およびパルス幅をデジタル値に変換し、前記入力デューティ比と同一または異なる出力デューティ比を有する出力調光パルスに再変換し、前記出力調光パルスに応じて、前記駆動電流のオン、オフを制御する調光コントローラと、
を備え、
前記調光コントローラは、
前記入力調光パルスの周期およびパルス幅を測定し、前記周期を示す周期データと前記パルス幅を示す入力デューティ比データを生成する測定部と、
前記入力デューティ比データにもとづいて、出力デューティ比データを生成する補正部と、
前記周期データおよび前記出力デューティ比データにもとづいて前記出力調光パルスを生成する再変換部と、
を備え、
前記出力デューティ比データは、（i）過去の出力デューティ比データおよび（ii）前記入力デューティ比データの中から一方が選択され、
前記補正部は、前記過去の出力デューティ比データを基準デューティ比データとして保持するメモリを含み、前記入力デューティ比データと前記基準デューティ比データとの比較結果にもとづいて前記出力デューティ比データを生成し、
前記補正部は、（i）前記基準デューティ比データに対して所定の条件を満たす前記入力デューティ比データの発生回数が、所定回数より小さい間、前記出力デューティ比データを維持し、（ii）前記発生回数が前記所定回数を超えると、前記入力デューティ比データを新たな前記出力デューティ比データとし、前記メモリを、前記入力デューティ比データにより更新することを特徴とする制御回路。
【請求項２】
前記所定の条件は、前記入力デューティ比データが前記基準デューティ比データより小さいことであることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記所定の条件は、前記入力デューティ比データが前記基準デューティ比データより所定値以上、小さいことであることを特徴とする請求項１に記載の制御回路。
【請求項４】
前記補正部は、（iii）前記入力デューティ比データが前記基準デューティ比データより大きいとき、前記入力デューティ比データを新たな前記出力デューティ比データとすることを特徴とする請求項２または３に記載の制御回路。
【請求項５】
前記補正部は、（iii-1）前記入力デューティ比データが前記基準デューティ比データより大きく、かつ前記基準デューティ比データと前記入力デューティ比データの差分が第１しきい値より大きいとき、前記入力デューティ比データを新たな前記出力デューティ比データとし、（iii-2）前記入力デューティ比データが前記基準デューティ比データより大きく、かつ前記差分が前記第１しきい値より小さいとき、前記出力デューティ比データを維持することを特徴とする請求項２または３に記載の制御回路。
【請求項６】
前記所定の条件は、前記入力デューティ比データが前記基準デューティ比データより大きいことであることを特徴とする請求項１に記載の制御回路。
【請求項７】
前記所定の条件は、前記入力デューティ比データが前記基準デューティ比データより所定値以上、大きいことであることを特徴とする請求項１に記載の制御回路。
【請求項８】
前記補正部は、（iii）前記入力デューティ比データが前記基準デューティ比データより小さいとき、前記入力デューティ比データを新たな前記出力デューティ比データとすることを特徴とする請求項６または７に記載の制御回路。
【請求項９】
前記補正部は、（iii-1）前記入力デューティ比データが前記基準デューティ比データより小さく、かつ前記基準デューティ比データと前記入力デューティ比データの差分が第１しきい値より大きいとき、前記入力デューティ比データを新たな前記出力デューティ比データとし、（iii-2）前記入力デューティ比データが前記基準デューティ比データより小さく、かつ前記差分が前記第１しきい値より小さいとき、前記出力デューティ比データを維持することを特徴とする請求項６または７に記載の制御回路。
【請求項１０】
前記所定回数を設定する第１データを格納する第１レジスタをさらに備えることを特徴とする請求項１から９のいずれかに記載の制御回路。
【請求項１１】
前記第１しきい値を設定する第２データを格納する第２レジスタをさらに備えることを特徴とする請求項５または９に記載の制御回路。
【請求項１２】
前記調光コントローラは、前記入力調光パルスのデューティ比が所定の第２しきい値より大きいときに、補正を行わないことを特徴とする請求項１から１１のいずれかに記載の制御回路。
【請求項１３】
光源に駆動電流を供給する駆動回路の制御回路であって、
前記光源の目標光量に応じた入力デューティ比を有するパルス幅変調（ＰＷＭ）された入力調光パルスを受けるＰＷＭ入力端子と、
前記入力調光パルスの周期およびパルス幅をデジタル値に変換し、前記入力デューティ比と同一または異なる出力デューティ比を有する出力調光パルスに再変換し、前記出力調光パルスに応じて、前記駆動電流のオン、オフを制御する調光コントローラと、
を備え、
前記調光コントローラは、前記入力調光パルスのデューティ比が所定の第２しきい値より大きいときに、補正を行わないことを特徴とする制御回路。
【請求項１４】
前記第２しきい値を設定する第３データを格納する第３レジスタをさらに備えることを特徴とする請求項１２または１３に記載の制御回路。
【請求項１５】
前記駆動回路は、定電流コンバータを含み、
前記制御回路は、前記定電流コンバータを制御するフィードバックコントローラをさらに備えることを特徴とする請求項１から１４のいずれかに記載の制御回路。
【請求項１６】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１５のいずれかに記載の制御回路。
【請求項１７】
定電流コンバータと、
請求項１から１６のいずれかに記載の制御回路と、
を備えることを特徴とする光源の駆動回路。
【請求項１８】
直列に接続された複数のＬＥＤ（発光ダイオード）を含むＬＥＤ光源と、
商用交流電圧を平滑整流する整流回路と、
前記整流回路により平滑整流された直流電圧を入力電圧として受け、前記ＬＥＤ光源を負荷とする定電流コンバータと、
請求項１から１６のいずれかに記載の制御回路と、
を備えることを特徴とする照明装置。
【請求項１９】
液晶パネルと、
前記液晶パネルを裏面から照射するバックライトである請求項１８に記載の照明装置と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光源の駆動回路に関する。
【背景技術】
【０００２】
液晶のバックライトや照明器具として、ＬＥＤ（発光ダイオード）などの半導体光源の普及が進んでいる。図１は、ＬＥＤの駆動回路の回路図である。駆動回路（ＬＥＤドライバ９０Ｒ）は、定電流コンバータ１００Ｒと制御回路３００Ｒを備える。定電流コンバータ１００Ｒは、入力ライン１０４に図示しない電源から入力電圧ＶＩＮを受け、それを昇圧することにより、出力ライン１０６に接続される負荷であるＬＥＤ光源５０２に出力電圧ＶＯＵＴを供給するとともに、ＬＥＤ光源５０２に流れる電流（負荷電流あるいは駆動電流という）ＩＬＥＤを目標値ＩＲＥＦに安定化させる。たとえばＬＥＤ光源５０２は発光ダイオード（ＬＥＤ）ストリングである。
【０００３】
定電流コンバータ１００Ｒは、たとえばＢｏｏｓｔコンバータであり、平滑キャパシタＣ１、整流ダイオードＤ１、スイッチングトランジスタＭ１、インダクタＬ１、検出抵抗ＲＣＳを備える。
【０００４】
ＬＥＤ光源５０２の光量（輝度）を変化させる方法として、アナログ調光とＰＷＭ（Pulse Width Modulation）調光が知られている。図２は、アナログ調光およびＰＷＭ調光を説明する波形図である。
【０００５】
アナログ調光は、駆動電流ＩＬＥＤの振幅（電流量）を変化させる。アナログ調光に関連して、エラーアンプ３０４、デューティコントローラ３０６が設けられる。ＬＥＤ光源５０２に流れる電流ＩＬＥＤは、検出抵抗ＲＣＳに流れ、検出抵抗ＲＣＳに、電流ＩＬＥＤに比例した電圧降下を発生させる。電圧降下は、検出電圧ＶＣＳとして制御回路３００Ｒの電流検出（ＣＳ）端子に入力される。制御回路３００Ｒのアナログ調光（ＡＤＩＭ）端子には、外部のホストプロセッサ４００から、負荷電流ＩＬＥＤの目標値ＩＲＥＦを示すアナログ調光電圧ＶＡＤＩＭが入力される。制御回路３００Ｒは、検出電圧ＶＣＳがアナログ調光電圧ＶＡＤＩＭと一致するようにデューティ比が調節される駆動パルスＳＤＲＶを生成し、スイッチングトランジスタＭ１を駆動する。
【０００６】
エラーアンプ３０４は、検出電圧ＶＣＳとアナログ調光電圧ＶＡＤＩＭの誤差を増幅し、誤差に応じたフィードバック信号ＶＦＢを生成する。たとえばエラーアンプ３０４は、トランスコンダクタンスアンプ（ｇｍアンプ）と、その出力に接続される位相補償用の抵抗ＲＦＢおよびキャパシタＣＦＢを含む。デューティコントローラ３０６は、いわゆるパルス変調器であり、フィードバック信号ＶＦＢに応じたデューティ比を有する駆動パルスＳＤＲＶを生成する。ドライバ３０８は、駆動信号ＳＤＲＶに応じてスイッチングトランジスタＭ１をスイッチングする。
【０００７】
この定電流コンバータ１００Ｒでは以下の関係式が成り立つようにフィードバックがかかる。
ＩＬＥＤ×ＲＣＳ＝ＶＡＤＩＭ
したがって負荷電流ＩＬＥＤは、アナログ調光電圧ＶＡＤＩＭに比例する目標電流量ＩＲＥＦに安定化される。
【０００８】
続いてＰＷＭ調光を説明する。ＰＷＭ調光では、ＬＥＤ光源５０２の発光時間を変化させることで、実効的な光量を変化させる。ＰＷＭＩＮ端子には、ホストプロセッサ４００からの調光パルスＳＰＷＭＩＮが入力される。調光パルスＳＰＷＭＩＮは、ＬＥＤ光源５０２の目標光量に応じたデューティ比を有する。ドライバ３３０は、調光パルスＳＰＷＭＩＮに応じてＰＷＭ調光用スイッチＭ２をスイッチングする。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１５３５２９号公報
【特許文献２】特開２００４−４７５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ホストプロセッサ４００が生成する調光パルスＳＰＷＭＩＮにはジッタが重畳される。図２に示すように、ジッタにより、調光パルスＳＰＷＭＩＮのポジティブエッジ／ネガティブエッジのタイミングがランダムあるいは周期的に時間軸上で変動し、デューティ比（パルス幅）の誤差となる。デューティ比が大きく、したがってＬＥＤ光源５０２の輝度が高いときにはジッタの影響は無視できる。ところがデューティ比が小さく、したがってＬＥＤ光源５０２の輝度が低いときには、ジッタに起因する輝度変動つまりちらつきが、人間に知覚される。特に人間の目は対数の感度を有するため、低輝度となるほど、わずかな輝度変動が認識されやすくなる。
【００１１】
なおこの問題を解決するためには、調光パルスＳＰＷＭＩＮを生成するホストプロセッサ４００のクロック精度を高める必要があるが、コストが高くなるという問題が生ずる。ここではちらつきの要因としてジッタを例としたが、他の要因、たとえばノイズによってもちらつきは生じうる。この課題を本発明の分野における共通の一般知識の範囲として捉えてはならず、さらに言えば本発明者が独自に認識したものである。
【００１２】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＰＷＭ調光におけるちらつきの低減にある。
【課題を解決するための手段】
【００１３】
本発明のある態様は、光源に駆動電流を供給する駆動回路の制御回路に関する。制御回路は、光源に駆動電流を供給する駆動回路の制御回路であって、光源の目標光量に応じた入力デューティ比を有するパルス幅変調（ＰＷＭ）された入力調光パルスを受けるＰＷＭ入力端子と、入力調光パルスの周期およびパルス幅をデジタル値に変換し、入力デューティ比と同一または異なる出力デューティ比を有する出力調光パルスに再変換し、出力調光パルスに応じて、駆動電流のオン、オフを制御する調光コントローラと、を備える。
【００１４】
この態様によると、外部からの入力調光パルスを、一旦、周期およびパルス幅をデジタル値に変換し、必要に応じて出力デューティ比を補正することで、ＰＷＭ調光のデューティ比の変動を抑制でき、ちらつきを低減できる。
【００１５】
ある態様において調光コントローラは、入力調光パルスの周期およびパルス幅を測定し、周期を示す周期データとパルス幅を示す入力デューティ比データを生成する測定部と、入力デューティ比データにもとづいて、出力デューティ比データを生成する補正部と、周期データおよび出力デューティ比データにもとづいて出力調光パルスを生成する再変換部と、を備えてもよい。
パルス幅は、ハイレベルの区間であってもよいし、ローレベルの区間であってもよい。
【００１６】
ある態様において出力デューティ比データは、（i）過去の出力デューティ比データおよび（ii）入力デューティ比データの中から一方が選択されてもよい。
入力デューティ比の変化が、ジッタやノイズに起因する可能性が高い場合には、出力デューティ比データを過去の出力デューティ比データとすることで、現在の入力デューティ比データが無視され、したがって出力デューティ比データの変動を抑制できる。
【００１７】
ある態様において補正部は、過去の出力デューティ比データを基準デューティ比データとして保持するメモリを含み、入力デューティ比データと基準デューティ比データとの比較結果にもとづいて出力デューティ比データを生成してもよい。
これにより、入力デューティ比データの変化が、意図的な制御に起因したものであるのか、ジッタやノイズなどの影響によるものであるかを判定できる。
【００１８】
補正部は、（i）基準デューティ比データに対して所定の条件を満たす入力デューティ比データの発生回数が、所定回数より小さい間、出力デューティ比データを維持し、（ii）発生回数が所定回数を超えると、入力デューティ比データを新たな出力デューティ比データとし、メモリを、入力デューティ比データにより更新してもよい。
【００１９】
ある態様において、所定の条件は、入力デューティ比データが前記基準デューティ比データより小さいことであることであってもよい。あるいは所定の条件は、入力デューティ比データが基準デューティ比データより所定値以上、小さいことであってもよい。
【００２０】
補正部は、（iii）入力デューティ比データが基準デューティ比データより大きいとき、入力デューティ比データを新たな出力デューティ比データとしてもよい。
【００２１】
補正部は、（iii-1）入力デューティ比データが基準デューティ比データより大きく、かつ基準デューティ比データと入力デューティ比データの差分が第１しきい値より大きいとき、入力デューティ比データを新たな出力デューティ比データとし、（iii-2）入力デューティ比データが基準デューティ比データより大きく、かつ差分が第１しきい値より小さいとき、出力デューティ比データを維持してもよい。
第１しきい値により、ジッタやノイズに対する感度を調節できる。
【００２２】
ある態様において、所定の条件は、入力デューティ比データが基準デューティ比データより大きいことであってもよい。あるいは所定の条件は、入力デューティ比データが基準デューティ比データより所定値以上、大きいことであってもよい。
【００２３】
補正部は、（iii）入力デューティ比データが基準デューティ比データより小さいとき、入力デューティ比データを新たな出力デューティ比データとしてもよい。
【００２４】
補正部は、（iii-1）入力デューティ比データが基準デューティ比データより小さく、かつ基準デューティ比データと入力デューティ比データの差分が第１しきい値より大きいとき、入力デューティ比データを新たな出力デューティ比データとし、（iii-2）入力デューティ比データが基準デューティ比データより小さく、かつ差分が第１しきい値より小さいとき、出力デューティ比データを維持してもよい。
第１しきい値により、ジッタやノイズに対する感度を調節できる。
【００２５】
ある態様において制御回路は、所定回数を設定する第１データを格納する第１レジスタをさらに備えてもよい。これにより、制御回路が使用されるプラットフォームごとに、最適な数値を設定できる。
【００２６】
制御回路は、第１しきい値を設定する第２データを格納する第２レジスタをさらに備えてもよい。これにより、制御回路が使用されるプラットフォームごとに、最適な数値を設定できる。
【００２７】
デューティ比がある程度大きく、したがって光源が明るく発光するときには、ＰＷＭ調光のデューティ比の変動は、ちらつきとして認識されにくい。そこで調光コントローラは、入力調光パルスのデューティ比が所定の第２しきい値より大きいときに、補正を行わなくてもよい。
【００２８】
制御回路は、第２しきい値を設定する第３データを格納する第３レジスタをさらに備えてもよい。これにより、制御回路が使用されるプラットフォームごとに、最適な数値を設定できる。
【００２９】
駆動回路は、定電流コンバータを含んでもよい。制御回路は、定電流コンバータを制御するフィードバックコントローラをさらに備えてもよい。
【００３０】
ある態様において制御回路はひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００３１】
本発明の別の態様は、光源の駆動回路に関する。駆動回路は、定電流コンバータと、上述のいずれかの制御回路と、を備える。
【００３２】
本発明の別の態様は、照明装置に関する。照明装置は、直列に接続された複数のＬＥＤ（発光ダイオード）を含むＬＥＤ光源と、商用交流電圧を平滑整流する整流回路と、整流回路により平滑整流された直流電圧を入力電圧として受け、ＬＥＤ光源を負荷とする定電流コンバータと、上述のいずれかの制御回路と、を備えてもよい。
【００３３】
本発明の別の態様は電子機器に関する。電子機器は、液晶パネルと、液晶パネルを裏面から照射するバックライトである上述の照明装置と、を備えてもよい。
【００３４】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３５】
本発明のある態様によれば、ちらつきを低減できる。
【図面の簡単な説明】
【００３６】
【図１】ＬＥＤの駆動回路の回路図である。
【図２】アナログ調光およびＰＷＭ調光を説明する波形図である。
【図３】実施の形態に係る光源の駆動回路のブロック図である。
【図４】図４（ａ）、（ｂ）は、制御回路の動作波形図である。
【図５】調光コントローラを示すブロック図である。
【図６】デューティ比の補正処理のフローチャートである。
【図７】改良された補正処理のフローチャートである。
【図８】図６あるいは図７の補正処理を実行可能な補正部のブロック図である。
【図９】第１構成例に係る定電流コンバータの回路図である。
【図１０】第２構成例に係る定電流コンバータの回路図である。
【図１１】第２変形例に係る補正処理のフローチャートである。
【図１２】ＬＥＤドライバを用いた照明装置のブロック図である。
【図１３】図１３（ａ）〜（ｃ）は、照明装置の具体例を示す図である。
【発明を実施するための形態】
【００３７】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３８】
本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３９】
図３は、実施の形態に係る光源の駆動回路のブロック図である。駆動回路（以下、ＬＥＤドライバと称する）９０は、主として、ＬＥＤ光源５０２に駆動電流ＩＬＥＤを供給する定電流コンバータ１００と、制御回路３００を備える。
【００４０】
ＬＥＤ光源５０２は、直列に接続された複数の発光素子（ＬＥＤ）を含むＬＥＤストリングであってもよい。定電流コンバータ１００は、ＬＥＤ光源５０２に対して、目標輝度に応じた目標電流ＩＲＥＦに安定化された駆動電流ＩＬＥＤを供給する。
【００４１】
定電流コンバータ１００は、昇圧コンバータ、降圧コンバータ、昇降圧コンバータ、フライバックコンバータ、フォワードコンバータなどで構成することができ、その構成は特に限定されない。
【００４２】
定電流コンバータ１００は、入力ライン１０４の入力電圧ＶＩＮを昇圧、あるいは降圧し、ＬＥＤ光源５０２の両端間に、出力電圧ＶＯＵＴを発生させる。
【００４３】
制御回路３００は、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）であり、定電流コンバータ１００をフィードバック制御するとともに、駆動電流ＩＬＥＤのオン、オフをスイッチングし、ＰＷＭ調光を行う。
【００４４】
制御回路３００は、出力（ＯＵＴ）端子、ＰＷＭ入力端子（ＰＷＭＩＮ）、ＰＷＭ出力端子（ＰＷＭＯＵＴ）を有する。ＯＵＴ端子は、定電流コンバータ１００のスイッチングトランジスタＭ１と接続される。
【００４５】
制御回路３００は、主として、フィードバックコントローラ３０２と調光コントローラ３４０を備える。フィードバックコントローラ３０２は、ＬＥＤ光源５０２に供給される駆動電流ＩＬＥＤが一定となるようにデューティ比が調節される駆動パルスＳＤＲＶを生成し、駆動パルスＳＤＲＶに応じてスイッチングトランジスタＭ１をスイッチングする。
【００４６】
フィードバックコントローラ３０２の制御方式は特に限定されず、電圧モード、ピーク電流モード、平均電流モード、ヒステリシス（Bang-Bang）制御など公知の別の方式を用いることができる。またフィードバックコントローラ３０２の構成も限定されず、制御方式に応じた構成とすればよい。
【００４７】
ＰＷＭＩＮ端子には、ホストプロセッサ４００から、ＬＥＤ光源５０２の目標光量に応じた入力デューティ比ＤＩＮを有する入力調光パルスＳＰＷＭＩＮが入力される。調光コントローラ３４０は、入力調光パルスＳＰＷＭＩＮに応じて、駆動電流ＩＬＥＤのオン、オフを制御し、ＬＥＤ光源５０２を高速に点消灯させる。
【００４８】
調光コントローラ３４０は、入力調光パルスＳＰＷＭＩＮの周期ＴＰおよびパルス幅ＴＯＮをデジタル値に変換し、入力デューティ比ＤＩＮと同一または異なる出力デューティ比ＤＯＵＴを有する出力調光パルスＳＰＷＭＯＵＴに再変換する。
【００４９】
調光コントローラ３４０は、出力調光パルスＳＰＷＭＯＵＴに応じて、ＰＷＭ調光用スイッチＭ２を制御してもよい。なおＰＷＭ調光用スイッチＭ２は必ずしも必須ではなく、いわゆる降圧タイプのＬＥＤドライバでは、スイッチングトランジスタＭ１を、ＰＷＭ調光用スイッチＭ２として機能させる場合もある。
【００５０】
以上が制御回路２００の構成である。続いてその動作を説明する。図４（ａ）、（ｂ）は、制御回路２００の動作波形図である。図４（ａ）は、入力調光パルスＳＰＷＭＩＮにジッタやノイズが含まれないときの動作である。この場合、出力調光パルスＳＰＷＭＯＵＴのパルス幅（デューティ比）は、入力調光パルスＳＰＷＭＩＮのそれと等しい。
【００５１】
図４（ｂ）は、入力調光パルスＳＰＷＭＩＮにジッタやノイズが含まれるときの動作である。この場合、出力調光パルスＳＰＷＭＯＵＴのパルス幅（デューティ比）は、入力調光パルスＳＰＷＭＩＮのそれとは無関係の値ＴＯＮ０となる。つまり出力デューティ比ＤＯＵＴが補正されている。値ＴＯＮ０は、過去に測定されたパルス幅を用いることができ、多くのケースでそれが好ましい。
【００５２】
以上が制御回路２００の動作である。この制御回路２００によれば、外部からの入力調光パルスＳＰＷＭＩＮを、一旦、周期ＴＰおよびパルス幅ＴＯＮをデジタル値に変換し、必要に応じて出力デューティ比ＤＯＵＴ（パルス幅）を補正することで、ＰＷＭ調光のデューティ比の変動を抑制でき、ちらつきを低減できる。
【００５３】
本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を容易、明確化するために、より具体的な構成例を説明する。
【００５４】
図５は、調光コントローラ３４０を示すブロック図である。調光コントローラ３４０は、測定部３４２、補正部３４８、再変換部３５０およびドライバ３３０を備える。
【００５５】
測定部３４２は、入力調光パルスＳＰＷＭＩＮの周期ＴＰおよびパルス幅ＴＯＮを測定し、周期ＴＰを示す周期データＳ１とパルス幅ＴＯＮを示す入力デューティ比データＳ２を生成する。
【００５６】
デューティ比検出器３４４は、オシレータ３５１が生成する十分に高速なクロックＣＫを用いて、入力調光パルスＳＰＷＭＩＮのパルス幅ＴＯＮ、言い換えればデューティ比を測定するデジタルカウンタで構成してもよい。この場合、入力デューティ比データＳ２はカウント値であり、Ｓ２＝ＴＯＮ／ＴＣＫとなる。ＴＣＫはクロックの周期である。
【００５７】
同様に周期検出器３４６は、クロックＣＫを用いて入力調光パルスＳＰＷＭＩＮの周期ＴＰを測定するデジタルカウンタで構成してもよい。周期データＳ１はカウント値であり、Ｓ１＝ＴＰ／ＴＣＫとなる。
【００５８】
デューティ比検出器３４４、周期検出器３４６は、同一のカウンタを共有してもよい。
【００５９】
補正部３４８は、入力デューティ比データＳ２にもとづいて、出力調光パルスＳＰＷＭＯＵＴのパルス幅ＴＯＮ’（デューティ比ＤＯＵＴ）を指示する出力デューティ比データＳ３を生成する。
【００６０】
再変換部３５０は、周期データＳ１および出力デューティ比データＳ３にもとづいて、出力調光パルスＳＰＷＭＯＵＴを生成する。出力調光パルスＳＰＷＭＯＵＴは、周期データＳ１が示す周期ＴＰを有し、かつ出力デューティ比データＳ３が示すパルス幅ＴＯＮ’を有する。再変換部３５０は、デジタルカウンタで構成してもよい。再変換部３５０は、出力デューティ比データＳ３が示すカウント数、クロックＣＫをカウントする期間、出力調光パルスＳＰＷＭＯＵＴを第１レベル（たとえばハイレベル）とする。それに続き、（Ｓ１−Ｓ２）のカウント数、クロックＣＫをカウントする期間、出力調光パルスＳＰＷＭＯＵＴを第２レベル（たとえばローレベル）とする。
【００６１】
なお測定部３４２、再変換部３５０の構成は特に限定されず、別の構成としてもよい。以上が調光コントローラ３４０の構成例である。
【００６２】
続いて、補正部３４８による処理を説明する。
補正部３４８は、（i）過去の出力デューティ比データ（基準デューティ比データという）Ｓ４または（ii）入力デューティ比データＳ２のいずれかを選択し、出力デューティ比データＳ３として出力することができる。基準デューティ比データＳ４は、図４のパルス幅ＴＯＮ０に相当し、その値を基準デューティ比ＤＲＥＦと称する。
【００６３】
入力デューティ比ＤＩＮの変化が、ジッタやノイズに起因する可能性が高い場合には、現在の入力デューティ比データＳ２を無視し、基準デューティ比データＳ４を出力デューティ比データＳ３として選択する。これにより、過去の出力デューティ比が維持され、したがって出力デューティ比データＤ３からジッタやノイズの影響を除去できる。
【００６４】
補正部３４８は、基準デューティ比データＳ４の値ＤＥＲＦを保持するメモリを含んでもよい。補正部３４８は、現在の入力デューティ比データＳ２の値ＤＩＮと基準デューティ比データＳ４の値ＤＲＥＦとの比較結果にもとづいて、出力デューティ比データＳ３の値ＤＯＵＴを決定する。
【００６５】
補正部３４８は、（i）基準デューティ比データＳ４の値ＤＲＥＦに対して所定の条件を満たす値ＤＩＮを有する入力デューティ比データＳ２の発生回数が、所定回数Ｂより小さい間、出力デューティ比データＳ３の値ＤＯＵＴを維持する。そして（ii）発生回数が所定回数Ｂを超えると、入力デューティ比データＳ２の値ＤＩＮを、新たな出力デューティ比データＳ３の値ＤＯＵＴとする。またメモリの値ＤＲＥＦを入力デューティ比データＳ２の値ＤＩＮに更新する。
【００６６】
本実施の形態において、所定の条件は、入力デューティ比データＳ２の値ＤＩＮが基準デューティ比データＳ４の値ＤＲＥＦより小さいことである。
ＤＩＮ＜ＤＲＥＦ
【００６７】
デューティ比がある程度大きく、したがって光源が明るく発光するときには、ＰＷＭ調光のデューティ比の変動は、ちらつきとして認識されにくい。そこでこのような状況では、補正を行う必要がない。そこで調光コントローラ３４０は、入力調光パルスＳＰＷＭＩＮのデューティ比ＤＩＮが所定のしきい値Ａより大きいときには、補正を行わないこととしてもよい。
【００６８】
図６は、デューティ比の補正処理のフローチャートである。図６には、入力調光パルスＳＰＷＭＩＮの１サイクルの処理が示される。はじめに入力調光パルスＳＰＷＭＩＮのパルス幅ＴＯＮが測定され、入力デューティ比データＳ２の値ＤＩＮが更新される。続いて、値ＤＩＮとしきい値Ａの大小関係が比較され（Ｓ１０２）、値ＤＩＮの方が大きい場合（Ｓ１０２のＮ）、現在の入力デューティ比データＳ２の値ＤＩＮが、新たな出力デューティ比データＳ３の値ＤＯＵＴとなる（Ｓ１０６）。
【００６９】
値ＤＩＮの方が小さい場合（Ｓ１０２のＹ）、現在の入力デューティ比データＳ２の値ＤＩＮがメモリに格納される基準デューティ比データＳ４の値ＤＲＥＦと比較され、所定の条件（ＤＩＮ＜ＤＲＥＦ）を満たすか否かが判定される（Ｓ１０４）。そして、所定の条件を満たさない場合（ＤＩＮ＞ＤＲＥＦ、Ｓ１０４のＮ）、現在の入力デューティ比データＳ２の値ＤＩＮが、新たな出力デューティ比データＳ３の値ＤＯＵＴとなる（Ｓ１０６）。
【００７０】
ステップＳ１０４において、所定の条件（ＤＩＮ＜ＤＲＥＦ）を満たすとき（Ｓ１０４のＹ）、その発生回数を示すデータｔｈ＿ｃｏｕｎｔがインクリメントされる（Ｓ１０８）。そして、発生回数ｔｈ＿ｃｏｕｎｔが、しきい値Ｂより小さい間（Ｓ１１０のＮ）、出力デューティ比データＳ３の値ＤＯＵＴは更新されず、したがって過去の値が維持される。
【００７１】
発生数ｔｈ＿ｃｏｕｎｔが、しきい値Ｂを超えると、（Ｓ１１０のＹ）、出力デューティ比データＳ３の値ＤＯＵＴが、入力デューティ比データＳ２の値ＤＩＮとなる（Ｓ１１２）。そして、メモリの基準デューティ比データＳ４の値ＤＲＥＦが、入力デューティ比データＳ２の値ＤＩＮで更新され、発生回数ｔｈ＿ｃｏｕｎｔがリセットされる（Ｓ１１４）。
【００７２】
この処理によれば、現在の出力デューティ比ＤＯＵＴより小さい入力デューティ比ＤＩＮが発生した場合に、その回数が所定回数Ｂを超えると、ジッタやノイズではなく、制御により、デューティ比が低下したものと推定することができる。
【００７３】
ジッタやノイズによるちらつきは、特にデューティ比が小さい領域で顕著である。そこで、入力デューティ比ＤＩＮがそれまでより小さくなる場合に、回数をカウントすることで、ちらつきを好適に抑制できる。
【００７４】
図７は、改良された補正処理のフローチャートである。この補正処理は、ステップＳ１２０をさらに備える。
【００７５】
図７では、所定の条件を満たさない場合（ＤＩＮ＞ＤＲＥＦ）の処理が異なる。値ＤＩＮと値ＤＲＥＦの比較の結果、値ＤＩＮの方が大きい場合（Ｓ１０４のＮ）、ステップＳ１２０に移行する。そしてそれらの差分（増加幅）ＤＩＮ−ＤＲＥＦが第１しきい値ＵＰ＿ＴＨより大きい場合（Ｓ１２０のＹ）、ステップＳ１１２に移行し、入力デューティ比データＳ２の値ＤＩＮが、出力デューティ比データＤ３の値ＤＯＵＴとされる。
【００７６】
差分（増加幅）ＤＩＮ−ＤＲＥＦが第１しきい値ＵＰ＿ＴＨより小さい場合（Ｓ１２０のＮ）、出力デューティ比データＳ３の値ＤＯＵＴは更新されず、したがって過去の値が維持される。
【００７７】
図８は、図６あるいは図７の補正処理を実行可能な補正部３４８のブロック図である。補正部３４８は、メモリ３５２、セレクタ３５４、補正制御部３５６を備える。メモリ３５２は、基準デューティ比データＳ４の値ＤＲＥＦを保持する。セレクタ３５４は、入力デューティ比データＳ２の値ＤＩＮと、基準デューティ比データＳ４の値ＤＲＥＦの一方を選択し、出力デューティ比データＳ３の値ＤＯＵＴとする。
【００７８】
補正制御部３５６は、メモリ３５２およびセレクタ３５４を制御する。比較器３５８は、ＤＩＮとＤＲＥＦの大小関係の比較（Ｓ１０２，Ｓ１０４，Ｓ１２０）を行う。ステートマシン３６０は、比較器３５８の比較結果にもとづいて、セレクタ３５４を制御し、またメモリ３５２への書き込みを制御する。
【００７９】
第１レジスタ３６２は、所定回数Ｂを設定する第１データを格納する。第２レジスタ３６４は、第１しきい値ＵＰ＿ＴＨを設定する第２データを格納する。第３レジスタ３６６は、第２しきい値Ａを設定する第３データを格納する。
レジスタにより、各種パラメータを設定可能とすることで、制御回路２００が使用されるプラットフォームごとに、最適な数値を設定できる。
【００８０】
図９は、第１構成例に係る定電流コンバータ１００ａの回路図である。定電流コンバータ１００ａは、昇圧コンバータ（Ｂｏｏｓｔコンバータ）であり、インダクタＬ１、スイッチングトランジスタＭ１、整流ダイオードＤ１、平滑キャパシタＣ１を含む。整流ダイオードＤ１は、同期整流トランジスタであってもよい。
【００８１】
ＰＷＭ調光用スイッチＭ２および検出抵抗ＲＣＳは、駆動電流ＩＬＥＤの経路上に設けられる。制御回路３００の電流検出（ＣＳ）端子には、検出抵抗ＲＣＳの電圧降下が入力される。フィードバックコントローラ３０２は、エラーアンプ３０４、デューティコントローラ３０６、ドライバ３０８を備える。エラーアンプ３０４は、検出電圧ＶＣＳと、アナログ調光電圧ＶＡＤＩＭの誤差を増幅し、フィードバック信号ＶＦＢを生成する。エラーアンプ３０４は、トランスコンダクタンスアンプと、位相補償用のキャパシタＣＦＢおよび抵抗ＲＦＢを含んでもよい。デューティコントローラ３０６は、フィードバック信号ＶＦＢに応じたデューティ比の駆動パルスＳＤＲＶを生成する。ドライバ３０８は、駆動パルスＳＤＲＶにもとづいてスイッチングトランジスタＭ１をスイッチングする。
【００８２】
検出抵抗ＲＣＳに代えて、定電流源を設けてもよい。この場合、フィードバックコントローラ３０２は、定電流源の両端間の電圧が、所定の基準電圧ＶＲＥＦと一致するように、スイッチングトランジスタＭ１をスイッチングする。ＰＷＭ調光用スイッチＭ２は、定電流源に組み込まれてもよい。
【００８３】
図１０は、第２構成例に係る定電流コンバータ１００ｂの回路図である。定電流コンバータ１００ｂは、入力ライン１０４の入力電圧ＶＩＮを降圧し、降圧された出力電圧ＶＯＵＴを出力ライン１０６から出力する降圧コンバータ（Ｂｕｃｋコンバータ）である。ＬＥＤ光源５０２の一端（アノード）は入力ライン１０４と接続され、その他端（カソード）は出力ライン１０６と接続される。ＬＥＤ光源５０２の両端間には、駆動電圧ＶＩＮ−ＶＯＵＴが供給される。
【００８４】
ＬＥＤ光源５０２は、定電流駆動すべきデバイスであり、たとえば直列に接続された複数の発光素子（ＬＥＤ）を含むＬＥＤストリングであってもよい。定電流コンバータ１００は、ＬＥＤ光源５０２に流れる駆動電流ＩＬＥＤを、目標輝度に応じた目標電流ＩＲＥＦに安定化する。
【００８５】
出力回路１０２は、平滑キャパシタＣ１、入力キャパシタＣ２、整流ダイオードＤ１、スイッチングトランジスタＭ１、インダクタＬ１、検出抵抗ＲＣＳを備える。平滑キャパシタＣ１の一端は入力ライン１０４と接続され、その他端は出力ライン１０６と接続される。
【００８６】
インダクタＬ１の一端は出力ライン１０６と接続され、その他端はスイッチングトランジスタＭ１のドレインと接続される。検出抵抗ＲＣＳは、スイッチングトランジスタＭ１がオンの期間に、スイッチングトランジスタＭ１およびインダクタＬ１に流れる電流（インダクタ電流）ＩＬの経路上に配置される。整流ダイオードＤ１のカソードは入力ライン１０４と接続され、そのアノードは、インダクタＬ１とスイッチングトランジスタＭ１の接続点Ｎ１（ドレイン）と接続される。
【００８７】
制御回路２００は、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）であり、出力（ＯＵＴ）端子、電流検出（ＣＳ）端子、ゼロクロス検出（ＺＴ）端子、接地（ＧＮＤ）端子、パルス調光入力（ＰＷＭＩＮ）端子、アナログ調光（ＡＤＩＭ）端子を有する。ＧＮＤ端子は接地される。ＯＵＴ端子は、スイッチングトランジスタＭ１のゲートと接続され、ＣＳ端子には、検出抵抗ＲＣＳの電圧降下に応じた検出電圧ＶＣＳが入力される。スイッチングトランジスタＭ１は、制御回路２００に内蔵されてもよい。ＡＤＩＭ端子には、図示しないホストプロセッサ４００から、インダクタ電流ＩＬひいては駆動電流ＩＬＥＤの目標量ＩＲＥＦを指示するアナログ調光電圧ＶＡＤＩＭが入力される。
【００８８】
制御回路２００は、フィードバックコントローラ２０２および調光コントローラ３４０を備える。フィードバックコントローラ２０２は、パルス変調器２０１、ドライバ２０８を含む。パルス変調器２０１は、検出電圧ＶＣＳに応じた電流検出信号ＩＳが、アナログ調光電圧ＶＡＤＩＭに応じた電流設定信号ＩＲＥＦに近づくように、デューティ比が調節される駆動パルスＳＤＲＶを生成する。ドライバ２０８は、駆動パルスＳＤＲＶに応じて定電流コンバータ１００ａのスイッチングトランジスタＭ１を駆動する。
【００８９】
ＰＷＭＩＮ端子には、入力デューティ比ＤＩＮを有する入力調光パルスＳＰＷＭＩＮが入力される。調光コントローラ３４０は、入力調光パルスＳＰＷＭＩＮを受け、出力調光パルスＳＰＷＭＯＵＴを生成する。調光コントローラ３４０については上述した通りである。
【００９０】
この定電流コンバータ１００ｂでは、スイッチングトランジスタＭ１が、ＰＷＭ調光用のスイッチとして機能する。ドライバ２０８は、出力調光パルスＳＰＷＭＯＵＴがオンレベル（たとえばハイレベル）の期間、スイッチングトランジスタＭ１をスイッチングし、オフレベル（ローレベル）の期間、スイッチングを停止する。出力調光パルスＳＰＷＭＯＵＴは、パルス変調器２０１に入力されてもよい。この場合、パルス変調器２０１は、出力調光パルスＳＰＷＭＯＵＴがオフレベルの区間、駆動パルスＳＤＲＶをローレベルに固定すればよい。
【００９１】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例を説明する。
【００９２】
（第１変形例）
実施の形態では、図６あるいは図７に示す補正部３４８の補正処理に関して、所定条件をＤＩＮ＜ＤＲＥＦとして定めたが、本発明はそれには限定されない。所定値Ｄを規定し、ステップＳ１０４で判定される所定条件を
ＤＩＮ＜ＤＲＥＦ−Ｄ
としてもよい。
この場合、所定値Ｄに応じてジッタ・ノイズに対する感度を調節できる。
【００９３】
（第２変形例）
図１１は、第２変形例に係る補正処理のフローチャートである。ステップＳ１０４の所定条件は、
ＤＩＮ＞ＤＲＥＦ＋Ｄ
であり、第１変形例とは大小関係が反対であり、入力デューティ比データＳ２の値ＤＩＮが基準デューティ比データＳ４の値ＤＲＥＦより所定値Ｅ以上、大きいことが条件となる。
またステップＳ１２０においては、（iii-1）入力デューティ比データＳ２の値ＤＩＮが基準デューティ比データＳ４の値ＤＲＥＦより小さく、かつ基準デューティ比データＳ４の値ＤＲＥＦと入力デューティ比データＳ２の値ＤＩＮの差分ＤＲＥＦ−ＤＩＮが第１しきい値ＤＮ＿ＴＨより大きいとき（Ｓ１２０のＹ）、入力デューティ比データＳ２を新たな出力デューティ比データＳ３
とし、（iii-2）差分ＤＲＥＦ−ＤＩＮが第１しきい値ＤＮ＿ＴＨより小さいとき（Ｓ１２０のＮ）、出力デューティ比データが維持される。
【００９４】
（第３変形例）
あるいは、図１１のフローチャートのステップＳ１０４で判定する所定の条件を、以下のように簡略化してもよい。
ＤＩＮ＞ＤＲＥＦ
【００９５】
（第４変形例）
実施の形態では、ＬＥＤ光源５０２がＬＥＤストリングである場合を説明したが、負荷の種類は特に限定されず、本発明は、光源に限らず、そのほかの定電流駆動すべきさまざまな負荷に適用できる。
【００９６】
（第５変形例）
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００９７】
（用途）
最後に、定電流コンバータ１００の用途を説明する。図１２は、ＬＥＤドライバ９０を用いた照明装置５００のブロック図である。照明装置５００は、ＬＥＤ光源５０２である発光部、ＬＥＤドライバ９０に加えて、整流回路５０４、平滑コンデンサ５０６、マイコン５０８を備える。整流回路５０４および平滑コンデンサ５０６は、商用交流電圧ＶＡＣを整流平滑化し、直流電圧ＶＤＣに変換する。マイコン５０８は、ＬＥＤ光源５０２の輝度を指示する制御信号ＳＤＩＭを生成する。ＬＥＤドライバ９０は、直流電圧ＶＤＣを入力電圧ＶＩＮとして受け、制御信号ＳＤＩＭに応じた駆動電流ＩＬＥＤをＬＥＤ光源５０２に供給する。制御信号ＳＤＩＭは、上述のアナログ調光電圧ＶＡＤＩＭおよび調光パルスＳＰＷＭＩＮを含む。
【００９８】
図１３（ａ）〜（ｃ）は、照明装置５００の具体例を示す図である。図１３（ａ）〜（ｃ）にはすべての構成要素が示されているわけではなく、一部は省略されている。図１３（ａ）の照明装置５００ａは、直管型ＬＥＤ照明である。ＬＥＤ光源５０２であるＬＥＤストリングを構成する複数のＬＥＤ素子は、基板５１０上にレイアウトされる。基板５１０には、整流回路５０４や制御回路２００、定電流コンバータ１００の出力回路１０２などが実装される。出力回路１０２は、インダクタＬ１やスイッチングトランジスタＭ１、整流ダイオードＤ１、平滑キャパシタＣ１、等を含む。
【００９９】
図１３（ｂ）の照明装置５００ｂは、電球型ＬＥＤ照明である。ＬＥＤ光源５０２であるＬＥＤモジュールは、基板５１０上に実装される。制御回路２００や整流回路５０４は、照明装置５００ｂの筐体の内部に実装される。
【０１００】
図１３（ｃ）の照明装置５００ｃは、液晶ディスプレイ装置６００に内蔵されるバックライトである。照明装置５００ｃは、液晶パネル６０２の背面を照射する。
【０１０１】
あるいは照明装置５００は、シーリングライトに利用することも可能である。このように、図１２の照明装置５００はさまざまな用途に利用可能である。
【０１０２】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められることはいうまでもない。
【符号の説明】
【０１０３】
９０…ＬＥＤドライバ、１００…定電流コンバータ、１０２…出力回路、１０４…入力ライン、１０６…出力ライン、Ｃ１…平滑キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、Ｌ１…インダクタ、Ｍ２…ＰＷＭ調光用スイッチ、ＲＣＳ…検出抵抗、２００…制御回路、２０１…パルス変調器、２０２…フィードバックコントローラ、２０８…ドライバ、Ｓ１…周期データ、Ｓ２…入力デューティ比データ、Ｓ３，Ｓ４…基準デューティ比データ、３００…制御回路、３０２…フィードバックコントローラ、３０４…エラーアンプ、３０６…デューティコントローラ、３０８，３３０…ドライバ、３４０…調光コントローラ、３４２…測定部、３４４…デューティ比検出器、３４６…周期検出器、３４８…補正部、３５０…再変換部、３５２…メモリ、３５４…セレクタ、３５６…補正制御部、３５８…比較器、３６０…ステートマシン、３６２…第１レジスタ、３６４…第２レジスタ、３６６…第３レジスタ、４００…ホストプロセッサ、５００…照明装置、５０２…ＬＥＤ光源、５０４…整流回路、５０６…平滑コンデンサ、５０８…マイコン、５１０…基板。
【図１】
0006578126.tif 000002
【図２】
0006578126.tif 000003
【図３】
0006578126.tif 000004
【図４】
0006578126.tif 000005
【図５】
0006578126.tif 000006
【図６】
0006578126.tif 000007
【図７】
0006578126.tif 000008
【図８】
0006578126.tif 000009
【図９】
0006578126.tif 000010
【図１０】
0006578126.tif 000011
【図１１】
0006578126.tif 000012
【図１２】
0006578126.tif 000013
【図１３】
0006578126.tif 000014