(57)【特許請求の範囲】
【請求項１】
直流電源と、
電源スイッチを介して前記直流電源に接続され、前記直流電源の直流電圧を平滑する平滑コンデンサと、
前記平滑コンデンサに並列接続され、第１スイッチング素子および第２スイッチング素子を含む少なくとも１つの直列回路と、
前記平滑コンデンサの端子間電圧を取得する電圧取得手段と、
前記直流電源が前記電源スイッチにより遮断された状態で、前記少なくとも１つの直列回路において、前記第１スイッチング素子および前記第２スイッチング素子を、デッドタイムを介してそれらが交互にオンするように制御する制御手段とを含み、
前記制御手段は、前記電圧取得手段により取得された前記平滑コンデンサの端子間電圧に基づいて、前記第１スイッチング素子および前記第２スイッチング素子が同時に短絡する短絡期間が発生するように、前記デッドタイムを制御する、電気回路。
【請求項２】
直流電源と、
電源スイッチを介して前記直流電源に接続され、前記直流電源の直流電圧を平滑する平滑コンデンサと、
前記平滑コンデンサに並列接続され、第１スイッチング素子および第２スイッチング素子を含む少なくとも１つの直列回路と、
前記直流電源が前記電源スイッチにより遮断された状態で、前記少なくとも１つの直列回路において、前記第１スイッチング素子および前記第２スイッチング素子を、デッドタイムを介してそれらが交互にオンするように制御する制御手段とを含み、
前記制御手段は、前記第１スイッチング素子および前記第２スイッチング素子が同時に短絡する短絡期間が発生するように、前記デッドタイムを制御するものであり、
前記短絡期間が発生するまでは、前記デッドタイムを所定量ずつ漸減し、
前記短絡期間が発生した後は、前記平滑コンデンサの端子間電圧に基づいて、前記デッドタイムを漸減する、電気回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータ回路等の電気回路に関する。
【背景技術】
【０００２】
特許文献１は、メインバッテリと、システムメインリレーを介してメインバッテリに接続されたインバータ回路と、インバータ回路に並列接続され、当該インバータ回路に入力される電圧を平滑する平滑コンデンサと、平滑コンデンサに並列接続された放電装置とを含む、電気自動車を開示している。放電装置は、スイッチングトランジスタおよび放電抵抗の直列回路で構成されている。
【０００３】
メインバッテリが遮断された状態で、スイッチングトランジスタがオンすると、平滑コンデンサ、スイッチングトランジスタおよび放電抵抗からなる閉回路が構成される。この閉回路では、スイッチングトランジスタのスイッチング動作に応じて平滑コンデンサに蓄積された残留電荷が放電抵抗に流れ込み、熱エネルギーとして消費される。これにより、平滑コンデンサに蓄積された残留電荷が放電される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１８３７００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述のように、スイッチングトランジスタおよび放電抵抗を使用して平滑コンデンサに蓄積された残留電荷を放電させる方式では、電気回路を構成する部品点数が増加し、それに伴い電気回路の故障率が上昇するおそれがある。
そこで、この発明は、少ない部品点数で平滑コンデンサに蓄積された残留電荷を放電させることができ、故障率を低減できる電気回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、直流電源（３）と、電源スイッチ（４）を介して前記直流電源に接続され、前記直流電源の直流電圧を平滑する平滑コンデンサ（５）と、前記平滑コンデンサに並列接続され、第１スイッチング素子（８Ｕ，８Ｖ，８Ｗ）および第２スイッチング素子（９Ｕ，９Ｖ，９Ｗ）を含む少なくとも１つの直列回路と、前記平滑コンデンサの端子間電圧（ＶＣ）を取得する電圧取得手段（１２）と、前記直流電源が前記電源スイッチにより遮断された状態で、前記少なくとも１つの直列回路において、前記第１スイッチング素子および前記第２スイッチング素子を、デッドタイム（ＤＴ）を介してそれらが交互にオンするように制御する制御手段（１３）とを含み、前記制御手段は、前記電圧取得手段により取得された前記平滑コンデンサの端子間電圧に基づいて、前記第１スイッチング素子および前記第２スイッチング素子が同時に短絡する短絡期間（ＴＳ１，ＴＳ２）が発生するように、前記デッドタイムを制御する、電気回路（１）である。なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表すが、特許請求の範囲を実施形態に限定する趣旨ではない。以下、この項において同じ。
【０００７】
請求項２に記載の発明は、直流電源（３）と、電源スイッチ（４）を介して前記直流電源に接続され、前記直流電源の直流電圧を平滑する平滑コンデンサ（５）と、前記平滑コンデンサに並列接続され、第１スイッチング素子（８Ｕ，８Ｖ，８Ｗ）および第２スイッチング素子（９Ｕ，９Ｖ，９Ｗ）を含む少なくとも１つの直列回路と、前記直流電源が前記電源スイッチにより遮断された状態で、前記少なくとも１つの直列回路において、前記第１スイッチング素子および前記第２スイッチング素子を、デッドタイム（ＤＴ）を介してそれらが交互にオンするように制御する制御手段（１３）とを含み、前記制御手段は、前記第１スイッチング素子および前記第２スイッチング素子が同時に短絡する短絡期間（ＴＳ１，ＴＳ２）が発生するように、前記デッドタイムを制御するものであり、前記短絡期間が発生するまでは、前記デッドタイムを所定量ずつ漸減し、前記短絡期間が発生した後は、前記平滑コンデンサの端子間電圧（ＶＣ）に基づいて、前記デッドタイムを漸減する、電気回路である。
この発明によれば、直流電源が電源スイッチにより遮断されると、平滑コンデンサと、第１スイッチング素子および第２スイッチング素子を含む少なくとも１つの直列回路とによって、閉回路が構成される。制御手段は、この閉回路において、第１スイッチング素子および第２スイッチング素子を、デッドタイムを介してそれらが交互にオンするように制御する。制御手段は、第１スイッチング素子および第２スイッチング素子が同時に短絡する短絡期間が発生するように、デッドタイムを制御する。この短絡期間では、平滑コンデンサに蓄積された残留電荷が、短絡電流となって第１スイッチング素子および第２スイッ
チング素子に流れ込み、熱エネルギーとして消費される。これにより、平滑コンデンサに蓄積された残留電荷が放電される。
【０００８】
このように、第１スイッチング素子および第２スイッチング素子を利用して平滑コンデンサに蓄積された残留電荷を放電させることができるので、残留電荷の放電のみに使用される部品を必要としない。これにより、少ない部品点数で平滑コンデンサに蓄積された残留電荷を放電させることができ、故障率を低減できる電気回路を提供することができる。
【０００９】
また上記の構成によれば、第１スイッチング素子および第２スイッチング素子が同時に短絡する短絡期間が発生するまで、デッドタイムが所定量ずつ漸減される。これにより、放電開始時に比較的に長い短絡期間が設定されることを抑制できるので、比較的大きな短絡電流が第１スイッチング素子および第２スイッチング素子に流れ込むことを抑制できる。その結果、放電開始時における短絡電流による第１スイッチング素子および第２スイッチング素子の故障率を低減することができる。
【００１０】
そして、短絡期間が発生した後は、平滑コンデンサの端子間電圧に応じて、さらにデッドタイムが漸減される。これにより、短絡期間が漸増すると共に、平滑コンデンサに蓄積された残留電荷を速やかに放電させることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、この発明の一実施形態に係る電気回路を示す回路図である。
【図２】図２は、電源スイッチがオフされた場合に、放電制御部から第１スイッチング素子および第２スイッチング素子に出力される各ゲート駆動信号の波形を示すタイムチャートである。
【図３】図３は、第１スイッチング素子および第２スイッチング素子の各ゲート・ソース間電圧の波形を示すタイムチャートである。
【図４】図４は、第１スイッチング素子および第２スイッチング素子の各ゲート・ソース間電圧の波形を示すタイムチャートであって、デッドタイムおよび短絡期間を説明するためのタイムチャートである。
【図５】図５は、放電制御部の動作を説明するためのフローチャートである。
【図６】図６は、電源スイッチがオフ状態にされてから短絡期間が発生するまでの期間における、平滑コンデンサの端子間電圧およびデッドタイムの変化を示すグラフである。
【図７】図７は、デッドタイムの設定例を示すグラフである。
【発明を実施するための形態】
【００１２】
以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る電気回路１を示す回路図である。
電気回路１は、三相モータ２に電力を供給する三相インバータ回路である。電気回路１は、直流電源３と、電源スイッチ４と、電源スイッチ４を介して直流電源３に接続され、直流電源３の直流電圧を平滑する平滑コンデンサ５と、平滑コンデンサ５に並列接続されたインバータ部６とを含む。
【００１３】
インバータ部６は、平滑コンデンサ５により平滑された直流電圧を交流電圧に変換する。インバータ部６は、三相モータ２のＵ相、Ｖ相およびＷ相の各相に対応した第１アーム７Ｕ、第２アーム７Ｖおよび第３アーム７Ｗを含む。
第１アーム７Ｕは、平滑コンデンサ５に並列接続され、ハイサイド側の第１スイッチング素子８Ｕおよびローサイド側の第２スイッチング素子９Ｕの直列回路を含む。第２アーム７Ｖは、第１アーム７Ｕに並列接続され、ハイサイド側の第１スイッチング素子８Ｖおよびローサイド側の第２スイッチング素子９Ｖの直列回路を含む。第３アーム７Ｗは、第２アーム７Ｖに並列接続され、ハイサイド側の第１スイッチング素子８Ｗおよびローサイド側の第２スイッチング素子９Ｗの直列回路を含む。
【００１４】
第１スイッチング素子８Ｕ，８Ｖ，８Ｗおよび第２スイッチング素子９Ｕ，９Ｖ，９Ｗは、たとえばＳｉＣ−ＭＯＳＦＥＴ、ＧａＮ−ＭＯＳＦＥＴ、ＳｉＣ−ＩＧＢＴ、ＧａＮ−ＩＧＢＴ等の半導体スイッチング素子であってもよい。図１では、第１スイッチング素子８Ｕ，８Ｖ，８Ｗおよび第２スイッチング素子９Ｕ，９Ｖ，９Ｗの一例としてＭＯＳＦＥＴが採用された例を示している。
【００１５】
第１スイッチング素子８Ｕ，８Ｖ，８Ｗおよび第２スイッチング素子９Ｕ，９Ｖ，９Ｗには、それぞれ、回生ダイオード１０が逆並列接続されている。第１〜第３アーム７Ｕ，７Ｖ，７Ｗにおける第１スイッチング素子８Ｕ，８Ｖ，８Ｗと第２スイッチング素子９Ｕ，９Ｖ，９Ｗとの各接続部は、第１配線１１Ｕ、第２配線１１Ｖまたは第３配線１１Ｗを介して対応する三相モータ２のＵ相、Ｖ相またはＷ相に接続されている。
【００１６】
電気回路１は、さらに、平滑コンデンサ５に並列接続され、平滑コンデンサ５の端子間電圧ＶＣを取得する電圧モニタ回路１２（電圧取得手段）と、電源スイッチ４、電圧モニタ回路１２およびインバータ部６に接続された制御装置１３（制御手段）とを含む。
制御装置１３は、メモリに格納された所定の動作プログラムを実行することによって、複数の機能処理部として機能する。この複数の機能処理部は、三相モータ２を正弦波駆動するための正弦波駆動制御部１４と、平滑コンデンサ５に蓄積された残留電荷を放電させるための放電制御部１５とを含む。正弦波駆動制御部１４および放電制御部１５には、第１スイッチング素子８Ｕ，８Ｖ，８Ｗの各ゲートおよび第２スイッチング素子９Ｕ，９Ｖ，９Ｗの各ゲートがそれぞれ接続されている。
【００１７】
イグニションキー（図示略）のオン操作により電源スイッチ４がオン状態になると、制御装置１３は、正弦波駆動制御部１４を作動状態にさせる。正弦波駆動制御部１４は、第１スイッチング素子８Ｕ，８Ｖ，８Ｗと第２スイッチング素子９Ｕ，９Ｖ，９Ｗとを所定のスイッチングパターンでオン／オフ制御することにより、三相モータ２を正弦波駆動する。
【００１８】
一方、イグニションキー（図示略）のオフ操作により電源スイッチ４がオフ状態になると、制御装置１３は、正弦波駆動制御部１４の作動を停止させると共に、電源スイッチ４をオフ状態にさせる。また、制御装置１３は、放電制御部１５を作動状態にさせる。放電制御部１５は、平滑コンデンサ５に蓄積された残留電荷を、たとえば、第１スイッチング素子８Ｕ，８Ｖ，８Ｗと第２スイッチング素子９Ｕ，９Ｖ，９Ｗとの直列回路を通して放電させるように、第１スイッチング素子８Ｕ，８Ｖ，８Ｗと第２スイッチング素子９Ｕ，９Ｖ，９Ｗとをオン／オフ制御する。
【００１９】
平滑コンデンサ５に蓄積された残留電荷を、第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕの直列回路を通して放電させる場合を例にとって、放電制御部１５の動作を説明する。
図２は、電源スイッチ４がオフ状態で、放電制御部１５から第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕに出力される各ゲート駆動信号の波形を示すタイムチャートである。図３は、第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕの各ゲート・ソース間電圧の波形を示すタイムチャートである。
【００２０】
図２に示すように、放電制御部１５は、第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕを、デッドタイムＤＴを介して交互にオンさせるためのゲート駆動信号を出力する。これらのゲート駆動信号は、第１スイッチング素子８Ｕのゲートおよび第２スイッチング素子９Ｕのゲートにそれぞれ入力される。デッドタイムＤＴは、第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕの一方にオフ指令が与えられてから他方にオン指令が与えられるまでの期間である。
【００２１】
図３に示すように、第１スイッチング素子８Ｕは、オン指令が入力されると、ターンオン遅延期間である第１移行期間ＴＰ１１を介してオフ状態からオン状態に移行し、オフ指令が入力されると、ターンオフ遅延期間である第２移行期間ＴＰ１２を介してオン状態からオフ状態に移行する。同様に、第２スイッチング素子９Ｕは、オン指令が入力されると、ターンオン遅延期間である第１移行期間ＴＰ２１を介してオフ状態からオン状態に移行し、オフ指令が入力されると、ターンオフ遅延期間である第２移行期間ＴＰ２２を介してオン状態からオフ状態に移行する。
【００２２】
図４は、第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕの各ゲート・ソース間電圧の波形を示すタイムチャートであって、デッドタイムＤＴならびに第１短絡期間ＴＳ１および第２短絡期間ＴＳ２を説明するためのタイムチャートである。図４では、明瞭化のため、第１スイッチング素子８Ｕのゲート・ソース間電圧の波形を太線で示し、第２スイッチング素子９Ｕのゲート・ソース間電圧の波形を細線で示している。
【００２３】
デッドタイムＤＴを短くしていくと、図４に示すように、第１アーム７Ｕが短絡状態となる第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が交互に発生する。第１短絡期間ＴＳ１は、第１スイッチング素子８Ｕの第１移行期間ＴＰ１１と第２スイッチング素子９Ｕの第２移行期間ＴＰ２２とが重なって共にオン状態となる時間である。同様に、第２短絡期間ＴＳ２は、第１スイッチング素子８Ｕの第２移行期間ＴＰ１２と第２スイッチング素子９Ｕの第１移行期間ＴＰ２１とが重なって共にオン状態となる時間である。
【００２４】
図１を再度参照して、電源スイッチ４のオフ状態では、平滑コンデンサ５およびインバータ部６からなる閉回路が構成される。したがって、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２では、第１アーム７Ｕの第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕが共に短絡するので、平滑コンデンサ５に蓄積された残留電荷は、短絡電流として第１アーム７Ｕに流れ込み、熱エネルギーとして消費される。これにより、平滑コンデンサ５に蓄積された残留電荷が放電される。
【００２５】
図５は、放電制御部１５の動作を説明するためのフローチャートである。ここでは、放電制御部１５は、第１アーム７Ｕの第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕのみをオン／オフ制御する場合について説明する。
電源スイッチ４がオフ状態にされると、放電制御部１５は、第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕを、所定のデッドタイムＤＴを介してそれらが交互にオンするように制御する（ステップＳ１）。初期のデッドタイムＤＴは、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が発生しない長さに設定される。次いで、放電制御部１５は、電圧モニタ回路１２から平滑コンデンサ５の端子間電圧ＶＣを取得する（ステップＳ２）。
【００２６】
次いで、放電制御部１５は、デッドタイムＤＴが所定時間だけ短くなるように、デッドタイムＤＴを調整する（ステップＳ３）。所定時間は、ＰＷＭ信号の最小分解能に相当する時間であってもよい。
次いで、放電制御部１５は、平滑コンデンサ５の端子間電圧ＶＣを取得する（ステップＳ４）。そして、放電制御部１５は、今回取得した端子間電圧ＶＣおよび前回取得した端子間電圧ＶＣから、その変化量ΔＶＣを算出し、当該変化量ΔＶＣが所定の第１閾値Ｔｈ１よりも大きいか否かを判別する（ステップＳ５）。第１閾値Ｔｈ１は、平滑コンデンサ５の端子間電圧ＶＣの自然放電や電気回路の放電等による変化量ΔＶα（以下、単に「自然放電等による変化量ΔＶα」という。）よりも大きい値に設定される。
【００２７】
端子間電圧ＶＣの変化量ΔＶＣが第１閾値Ｔｈ１以下（変化量ΔＶＣ≦Ｔｈ１）であると判定された場合（ステップＳ５：ＮＯ）、放電制御部１５は、ステップＳ３に戻る。これにより、デッドタイムＤＴが所定値だけ短くされる。そして、ステップＳ３〜ステップＳ５の処理が繰り返され、デッドタイムＤＴが漸減される。デッドタイムＤＴが、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２（図４参照）が発生するような長さになると、第１アーム７Ｕに短絡電流が流れるので、平滑コンデンサ５の放電が開始される。
【００２８】
図６は、電源スイッチ４がオフ状態にされてから第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が発生するまでの期間における、平滑コンデンサ５の端子間電圧ＶＣおよびデッドタイムＤＴの変化を示すグラフである。図６において、横軸は、経過時間を示し、縦軸は、平滑コンデンサ５の端子間電圧ＶＣおよびデッドタイムＤＴを示している。図６では、平滑コンデンサ５の端子間電圧ＶＣが実線で示され、デッドタイムＤＴが破線で示されている。
【００２９】
図６に示すように、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が発生するまでは、デッドタイムＤＴを漸減しても第１アーム７Ｕの短絡による平滑コンデンサ５の放電が開始されないので、自然放電等による変化量ΔＶαで平滑コンデンサ５の端子間電圧ＶＣが減少する。放電制御部１５は、ステップＳ３〜ステップＳ５の処理を繰り返し、端子間電圧ＶＣの変化量ΔＶＣ（＝ＶＣ（ｎ−１）−ＶＣｎ）が、第１閾値Ｔｈ１よりも大きくなる時点まで、デッドタイムＤＴを漸減する。
【００３０】
第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が発生すると、第１アーム７Ｕの短絡による平滑コンデンサ５の放電が開始されるので、それに応じて端子間電圧ＶＣの変化量ΔＶＣが、自然放電等による変化量ΔＶαよりも大きくなる。そして、端子間電圧ＶＣの変化量ΔＶＣが、第１閾値Ｔｈ１よりも大きくなると（ΔＶＣ＞Ｔｈ１）（ステップＳ５：ＹＥＳ）、放電制御部１５はステップＳ６に移行する。
【００３１】
ステップＳ６では、放電制御部１５は、最新に取得された平滑コンデンサ５の端子間電圧ＶＣに基づいて、デッドタイムＤＴを調整（漸減）する。より具体的には、放電制御部１５は、最新に取得された端子間電圧ＶＣと、端子間電圧ＶＣおよびデッドタイムＤＴが対応づけられたマップとに基づいて、デッドタイムＤＴを設定する。図７は、デッドタイムＤＴの設定例を示している。デッドタイムＤＴは、端子間電圧ＶＣが小さくなるにしたがって、小さくなるように設定される。
【００３２】
次いで、放電制御部１５は、平滑コンデンサ５の端子間電圧ＶＣを取得する（ステップＳ７）。そして、放電制御部１５は、取得した端子間電圧ＶＣが第２閾値Ｔｈ２よりも小さいか否かを判別する（ステップＳ８）。第２閾値Ｔｈ２は、０よりも少し大な所定値に設定される。
端子間電圧ＶＣが第２閾値Ｔｈ２以上である場合（ＶＣ≧Ｔｈ２）には（ステップＳ８：ＮＯ）、放電制御部１５は、ステップＳ６に戻る。放電制御部１５は、最新に取得された平滑コンデンサ５の端子間電圧ＶＣに基づいて、デッドタイムＤＴを設定する。これにより、デッドタイムＤＴが短くされる。このようにして、ステップＳ６〜ステップＳ８の処理が繰り返され、デッドタイムＤＴが漸減される。平滑コンデンサ５の端子間電圧ＶＣが第２閾値Ｔｈ２よりも小さくなる（ＶＣ＜Ｔｈ２）と、ステップＳ８で肯定判定されるので（ステップＳ８：ＹＥＳ）、放電制御部１５は、今回の処理を終了する。
【００３３】
放電処理において、第１短絡期間ＴＳ１が、第１スイッチング素子８Ｕの短絡耐久時間ＴＤＳ１および第２スイッチング素子９Ｕの短絡耐久時間ＴＤＳ２よりも長いと、第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕが故障するおそれがある。同様に、第２短絡期間ＴＳ２が、第１スイッチング素子８Ｕの短絡耐久時間ＴＤＳ１および第２スイッチング素子９Ｕの短絡耐久時間ＴＤＳ２よりも長いと、第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕが故障するおそれがある。したがって、放電制御部１５は、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２のそれぞれが、第１スイッチング素子８Ｕの短絡耐久時間ＴＤＳ１および第２スイッチング素子９Ｕの短絡耐久時間ＴＤＳ２よりも長くならないように、デッドタイムＤＴを制御する。
【００３４】
この実施形態によれば、直流電源３が電源スイッチ４により遮断されると、平滑コンデンサ５およびインバータ部６からなる閉回路が構成される。放電制御部１５は、この閉回路において、第１アーム７Ｕの第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕが同時に短絡する第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が発生するように、デッドタイムＤＴを制御する。この第１短絡期間ＴＳ１および第２短絡期間ＴＳ２では、平滑コンデンサ５に蓄積された残留電荷が、短絡電流となって第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕに流れ込み、熱エネルギーとして消費される。これにより、平滑コンデンサ５に蓄積された残留電荷が放電される。
【００３５】
このように、インバータ部６を構成する既存の第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕを利用して平滑コンデンサ５に蓄積された残留電荷を放電することができるので、残留電荷の放電のみに使用される部品を必要としない。これにより、少ない部品点数で平滑コンデンサ５に蓄積された残留電荷を放電させることができ、故障率を低減できる電気回路１を提供することができる。
【００３６】
また、この実施形態によれば、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が発生するまで、ＰＷＭ信号の最小分解能に応じた単位時間でデッドタイムＤＴが漸減される（ステップＳ１〜ステップＳ５参照）。これにより、放電開始時に比較的に長い第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が発生することを抑制できるので、比較的大きな短絡電流が第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕに流れ込むことを抑制できる。その結果、放電開始時における第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕの故障率を低減することができる。
【００３７】
そして、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が発生した後は、平滑コンデンサ５の端子間電圧ＶＣに応じて、さらにデッドタイムＤＴが漸減される（ステップＳ６〜ステップＳ８参照）。これにより、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２（図４参照）が漸増すると共に、平滑コンデンサ５に蓄積された残留電荷を速やかに放電させることができる。
【００３８】
さらに、この実施形態によれば、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が、第１スイッチング素子８Ｕの短絡耐久時間ＴＤＳ１および第２スイッチング素子９Ｕの短絡耐久時間ＴＤＳ１よりも短い時間に設定される。これにより、短絡電流による第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕの故障率を低減することができる。
以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。
【００３９】
たとえば、前述の実施形態では、第１アーム７Ｕのみを使用して、第１スイッチング素子８Ｕおよび第２スイッチング素子９Ｕをオン／オフ制御する例について説明したが、放電処理においては、第１〜第３アーム７Ｕ，７Ｖ，７Ｗのうちの少なくとも１つを使用すればよい。
したがって、放電制御部１５は、第１〜第３アーム７Ｕ，７Ｖ，７Ｗの全てを同時に使用して、対応する第１スイッチング素子８Ｕ，８Ｖ，８Ｗおよび第２スイッチング素子９Ｕ，９Ｖ，９Ｗをオン／オフ制御することにより放電処理を実行してもよい。第１〜第３アーム７Ｕ，７Ｖ，７Ｗを使用すると、平滑コンデンサ５に蓄積された残留電荷をより速やかに放電させることができる。また、放電制御部１５は、第１〜第３アーム７Ｕ，７Ｖ，７Ｗを順に使用して、対応する第１スイッチング素子８Ｕ，８Ｖ，８Ｗおよび第２スイッチング素子９Ｕ，９Ｖ，９Ｗを順にオン／オフ制御（ローテーション駆動制御）することにより放電処理を実行してもよい。第１〜第３アーム７Ｕ，７Ｖ，７Ｗを順に使用することにより、短絡電流による負荷を第１〜第３アーム７Ｕ，７Ｖ，７Ｗに分散させることができる。
【００４０】
また、前述の実施形態において、放電制御部１５は、平滑コンデンサ５の端子間電圧ＶＣの変化量ΔＶＣが、自然放電等による変化量ΔＶαよりも大きい値の第１閾値Ｔｈ１よりも大きいか否かを判別している（図５のステップＳ５参照）。しかし、放電制御部１５は、平滑コンデンサ５の端子間電圧ＶＣが所与の閾値電圧Ｖｔｈよりも小さいか否かを判別し、小さいと判別した場合にステップＳ６に移行するようにしてもよい。この場合、閾値電圧Ｖｔｈは、ステップＳ２で取得される初期の端子間電圧ＶＣよりも所定値だけ小さい値に設定されてもよい。
【００４１】
また、前述の実施形態において、放電制御部１５は、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２が交互に発生するようにデッドタイムＤＴを調整している（図４等参照）。しかし、放電制御部１５は、第１スイッチング素子８Ｕ，８Ｖ，８Ｗおよび第２スイッチング素子９Ｕ，９Ｖ，９Ｗに入力される各ゲート駆動信号のデューティ比や周波数等を変更して、第１短絡期間ＴＳ１および第２短絡期間ＴＳ２のいずれか一方のみが発生するようにデッドタイムＤＴを調整してもよい。
【００４２】
また、前述の実施形態において、放電制御部１５は、三相モータ２の正弦波駆動時に用いるゲート駆動信号の周波数よりも高い周波数のゲート駆動信号で、第１スイッチング素子８Ｕ，８Ｖ，８Ｗおよび第２スイッチング素子９Ｕ，９Ｖ，９Ｗをオン／オフ制御してもよい。比較的に高い周波数のゲート駆動信号を使用することにより、平滑コンデンサ５に蓄積された残留電荷を速やかに放電させることができる。したがって、比較的に高い周波数のゲート駆動信号で第１〜第３アーム７Ｕ，７Ｖ，７Ｗを同時に駆動することにより、平滑コンデンサ５に蓄積された残留電荷をより一層速やかに放電させることができる。
【００４３】
この発明は、電動モータを備えた電動パワーステアリング装置のインバータ回路に採用できる他、自動車（ハイブリッド車等の電気自動車を含む）、自動二輪車、電車、産業用ロボット等に使用される各種モータのインバータ回路にも採用できる。さらに、この発明は、これらのインバータ回路に限らず、コンデンサ（平滑コンデンサを含む）と、当該コンデンサに並列接続され、ハイサイド側の第１スイッチング素子およびローサイド側の第２スイッチング素子を含む少なくとも１つの直列回路とを備えたスイッチング回路や電力変換回路等の種々の電気回路にも採用できる。
【００４４】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００４５】
１…電気回路、３…直流電源、４…電源スイッチ、５…平滑コンデンサ、８Ｕ，８Ｖ，８Ｗ…第１スイッチング素子、９Ｕ，９Ｖ，９Ｗ…第２スイッチング素子、１３…電圧モニタ回路、１４…制御装置、ＤＴ…デッドタイム、ＴＳ１…第１短絡期間、ＴＳ２…第２短絡期間、ＶＣ…端子間電圧
【図１】
0006497547.tif 000002
【図２】
0006497547.tif 000003
【図３】
0006497547.tif 000004
【図４】
0006497547.tif 000005
【図５】
0006497547.tif 000006
【図６】
0006497547.tif 000007
【図７】
0006497547.tif 000008