(57)【特許請求の範囲】
【請求項１】
映像信号を生成する画素部と、
前記画素部で生成された前記映像信号を読み出す読み出し回路と、
前記読み出し回路で読み出された前記映像信号を信号処理装置に出力する出力回路と、
前記画素部、前記読み出し回路及び前記出力回路を駆動するための第１のクロックを生成するクロック生成回路と、
前記第１のクロックと前記信号処理装置で生成された同期信号とに従って、前記映像信号を前記出力回路から前記信号処理装置に出力させる第１の制御回路と、
を有する撮像素子と、
前記撮像素子の外部に設けられ、前記出力回路から出力された前記映像信号と前記信号処理装置で生成された第２のクロックとの位相を比較し、位相の比較結果を表す位相差信号を出力する位相比較回路と、
を具備し、
前記クロック生成回路は、前記位相差信号に応じた電源電圧に基づいて前記第１のクロックを生成し、
前記出力回路は、前記映像信号とともに前記第１のクロックの位相信号を前記撮像素子から出力する撮像装置。
【請求項２】
映像信号を生成する画素部と、
前記画素部で生成された前記映像信号を読み出す読み出し回路と、
前記読み出し回路で読み出された前記映像信号を信号処理装置に出力する出力回路と、
前記画素部、前記読み出し回路及び前記出力回路を駆動するための第１のクロックを生成するクロック生成回路と、
前記第１のクロックとリセット信号とに従って、前記映像信号を前記出力回路から前記信号処理装置に出力させる第１の制御回路と、
を有する撮像素子と、
前記撮像素子の外部に設けられ、前記出力回路から出力された前記映像信号と前記信号処理装置で生成された第２のクロックとの位相を比較し、位相の比較結果を表す位相差信号を出力する位相比較回路と、
を具備し、
前記クロック生成回路は、前記位相差信号に応じた電源電圧に基づいて前記第１のクロックを生成し、
前記出力回路は、前記映像信号とともに前記第１のクロックの位相信号を前記撮像素子から出力する撮像装置。
【請求項３】
前記リセット信号は、前記信号処理装置の制御回路から前記第１の制御回路に供給される請求項２に記載の撮像装置。
【請求項４】
電源投入時に前記リセット信号を前記第１の制御回路に出力するパワーオンリセット回路をさらに具備する請求項２に記載の撮像装置。
【請求項５】
映像信号を生成する画素部と、
前記画素部で生成された前記映像信号を読み出す読み出し回路と、
前記読み出し回路で読み出された前記映像信号を信号処理装置に出力する出力回路と、
前記画素部、前記読み出し回路及び前記出力回路を駆動するための第１のクロックを生成するクロック生成回路と、
前記第１のクロックと前記信号処理装置で生成された同期信号とに従って、前記映像信号を前記出力回路から前記信号処理装置に出力させる第１の制御回路と、
を有する撮像素子が設けられた挿入部と、
前記撮像素子の外部に設けられ、前記出力回路から出力された前記映像信号と前記信号処理装置で生成された第２のクロックとの位相を比較し、位相の比較結果を表す位相差信号を出力する位相比較回路と、
を具備し、
前記クロック生成回路は、前記位相差信号に応じた電源電圧に基づいて前記第１のクロックを生成し、
前記出力回路は、前記映像信号とともに前記第１のクロックの位相信号を前記撮像素子から出力する内視鏡システム。
【請求項６】
映像信号を生成する画素部と、
前記画素部で生成された前記映像信号を読み出す読み出し回路と、
前記読み出し回路で読み出された前記映像信号を信号処理装置に出力する出力回路と、
前記画素部、前記読み出し回路及び前記出力回路を駆動するための第１のクロックを生成するクロック生成回路と、
前記第１のクロックとリセット信号とに従って、前記映像信号を前記出力回路から前記信号処理装置に出力させる第１の制御回路と、
を有する撮像素子が設けられた挿入部と、
前記撮像素子の外部に設けられ、前記出力回路から出力された前記映像信号と前記信号処理装置で生成された第２のクロックとの位相を比較し、位相の比較結果を表す位相差信号を出力する位相比較回路と、
を具備し、
前記クロック生成回路は、前記位相差信号に応じた電源電圧に基づいて前記第１のクロックを生成し、
前記出力回路は、前記映像信号とともに前記第１のクロックの位相信号を前記撮像素子から出力する内視鏡システム。
【請求項７】
前記リセット信号は、前記信号処理装置の制御回路から前記第１の制御回路に供給される請求項６に記載の内視鏡システム。
【請求項８】
電源投入時に前記リセット信号を前記第１の制御回路に出力するパワーオンリセット回路をさらに具備する請求項６に記載の内視鏡システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及びそれを備えた内視鏡システムに関する。
【背景技術】
【０００２】
近年の内視鏡等の撮像装置においては、スコープ径の細径化の要望がある。細径化を実現するための手段として、撮像素子に接続される信号線の本数を削減することが考えられる。撮像素子に接続される信号線としては、最低限、映像信号線、電源線、グランド線の３本が必要である。ただし、この場合には、日本国特開２０１３−１３２３８５号公報で説明されている構成等のように、撮像素子を駆動するためのクロックを撮像素子の内部で生成する必要がある。
【発明の概要】
【０００３】
ここで、撮像素子を駆動するためのクロックを撮像素子の内部で生成する場合、撮像素子の外部の装置との同期を取れなくなる可能性が生じる。
【０００４】
本発明は、前記の事情に鑑みてなされたもので、撮像素子の内部でクロックを生成する構成において、撮像素子とその外部装置との同期を保つことができる撮像装置及びそれを備えた内視鏡システムを提供することを目的とする。
【０００５】
本発明の一態様の撮像装置は、映像信号を生成する画素部と、前記画素部で生成された前記映像信号を読み出す読み出し回路と、前記読み出し回路で読み出された前記映像信号を信号処理装置に出力する出力回路と、前記画素部、前記読み出し回路及び前記出力回路を駆動するための第１のクロックを生成するクロック生成回路と、前記第１のクロックと前記信号処理装置で生成された同期信号とに従って、前記映像信号を前記出力回路から前記信号処理装置に出力させる第１の制御回路とを有する撮像素子と、前記撮像素子の外部に設けられ、前記出力回路から出力された前記映像信号と前記信号処理装置で生成された第２のクロックとの位相を比較し、位相の比較結果を表す位相差信号を出力する位相比較回路とを具備し、前記クロック生成回路は、前記位相差信号に応じた電源電圧に基づいて前記第１のクロックを生成し、前記出力回路は、前記映像信号とともに前記第１のクロックの位相信号を前記撮像素子から出力する。
【０００６】
本発明の一態様の内視鏡システムは、映像信号を生成する画素部と、前記画素部で生成された前記映像信号を読み出す読み出し回路と、前記読み出し回路で読み出された前記映像信号を信号処理装置に出力する出力回路と、前記画素部、前記読み出し回路及び前記出力回路を駆動するための第１のクロックを生成するクロック生成回路と、前記第１のクロックと前記信号処理装置で生成された同期信号とに従って、前記映像信号を前記出力回路から前記信号処理装置に出力させる第１の制御回路とを有する撮像素子が設けられた挿入部と、前記撮像素子の外部に設けられ、前記出力回路から出力された前記映像信号と前記信号処理装置で生成された第２のクロックとの位相を比較し、位相の比較結果を表す位相差信号を出力する位相比較回路とを具備し、前記クロック生成回路は、前記位相差信号に応じた電源電圧に基づいて前記第１のクロックを生成し、前記出力回路は、前記映像信号とともに前記第１のクロックの位相信号を前記撮像素子から出力する。
【０００７】
本発明によれば、撮像素子の内部でクロックを生成する構成において、撮像素子とその外部装置との同期を保つことができる撮像装置及びそれを備えた内視鏡システムを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の一実施形態に係る撮像装置を含む内視鏡システムの概略の構成を示す図である。
【図２】図２は、本発明の一実施形態における撮像素子及びコネクタの詳細な構成を示す図である。
【図３】図３は、変形例１の撮像素子及びコネクタの詳細な構成を示す図である。
【図４】図４は、変形例２の撮像素子及びコネクタの詳細な構成を示す図である。
【図５】図５は、変形例３の撮像素子及びコネクタの詳細な構成を示す図である。
【図６】図６は、変形例４の撮像素子及びコネクタの詳細な構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施形態を説明する。図１は、本発明の一実施形態に係る撮像装置を含む内視鏡システムの概略の構成を示す図である。図１に示す内視鏡システム１は、スコープ１０と、コントローラ２０と、モニタ３０とを有している。スコープ１０は、被検体の体内の映像信号をコントローラ２０の画像プロセッサ２２に伝送する。画像プロセッサ２２は、スコープ１０から伝送された映像信号を処理する。モニタ３０は、コントローラ２０で処理された映像信号に基づいて映像を表示する。
【００１０】
本実施形態における撮像装置として機能するスコープ１０は、挿入部１１と、操作部１４と、ケーブル１５と、コネクタ１６と、コネクタ１７とを有している。
【００１１】
挿入部１１は、被検体の体内に挿入される部分である。挿入部１１の先端の内部には、撮像素子１２が設けられている。撮像素子１２は、ＣＭＯＳセンサ又はＣＣＤセンサであり、コネクタ１７から入力される同期信号に同期して被検体の体内を撮像して被検体に係る映像信号を生成する。また、挿入部１１は、先端から照明光を射出可能に構成されている。
【００１２】
また、挿入部１１は、医師等の操作者による操作部１４の操作ノブの操作を受けて湾曲するように構成された部分と、操作部１４の操作によらずに外力によって受動的に湾曲するような部分とを有するように構成されている。
【００１３】
操作部１４は、挿入部１１とケーブル１５とを接続している。操作部１４は、挿入部１１を右左方向に湾曲させる操作を行うためのＲＬノブと、挿入部１１を上下方向に湾曲させる操作を行うためのＵＤノブとを操作ノブとして有している。また、操作部１４は、各種のスイッチを有している。
【００１４】
挿入部１１、操作部１４及びケーブル１５の内部には、ライトガイドが形成されている。このライトガイドは、ケーブル１５の基端に設けられたコネクタ１６を介してコントローラ２０の光源装置２１に接続されている。また、挿入部１１、操作部１４及びケーブル１５の内部には、各種の信号線が形成されている。この信号線は、コネクタ１６に接続されるコネクタ１７を介してコントローラ２０の画像プロセッサ２２に接続されている。
【００１５】
光源装置２１は、白色ＬＥＤ等の光源を有しており、照明光を射出する。光源装置２１から射出された照明光は、ライトガイドを介して挿入部１１の先端まで伝達され、挿入部１１の先端から射出される。これにより、被検体内は照明される。
【００１６】
撮像素子１２の外部の信号処理装置としての画像プロセッサ２２は、挿入部１１の撮像素子１２で得られた映像信号を処理する。この処理は、階調補正処理等の映像信号をモニタ３０で表示可能な形式に変換する処理を含む。また、画像プロセッサ２２は、撮像素子１２の動作を制御するための制御信号と所定の周波数を有する基準クロック（第２のクロック）とを生成し、生成した制御信号と第２のクロックとをコネクタ１７に入力する。
【００１７】
図１では、コントローラ２０に画像プロセッサ２２と光源装置２１がそれぞれ独立して存在するものとして説明したが、１つの筐体として構成されていてもよい。
【００１８】
モニタ３０は、例えば液晶モニタである。モニタ３０は、画像プロセッサ２２で生成された第２のクロックに同期して、画像プロセッサ２２で処理された映像信号に基づく映像や各種の情報を表示する。
【００１９】
図２は、本実施形態における撮像素子１２及びコネクタ１７の詳細な構成を示す図である。
【００２０】
図２に示すように、撮像素子１２は、画素部２０１と、読み出し回路２０２と、出力回路２０３と、駆動回路２０４と、制御回路２０５と、クロック生成回路２０６と、電源回路２０７と、カウンタ２０８と、位相信号生成回路２０９とを有している。ここで、撮像素子１２の各ブロックは、例えばハードウェアによって構成されている。しかしながら、制御回路２０５等の一部のブロックは必ずしもハードウェアによって構成されている必要はなく、ソフトウェアによって構成されていてもよい。また、撮像素子１２の各ブロックは、単一のハードウェア又はソフトウェアによって構成されていなくてもよく、複数のハードウェア又はソフトウェアによって構成されていてもよい。
【００２１】
画素部２０１は、２次元状に配置された複数の画素を有する。それぞれの画素は、例えばフォトダイオードにより構成され、入射光に応じたアナログの電気信号（映像信号）を出力する。それぞれの画素の電荷蓄積時間（露光時間）は、駆動回路２０４で生成される駆動信号に従って制御される。
【００２２】
読み出し回路２０２は、駆動回路２０４で生成される駆動信号に従って画素部２０１の各画素から映像信号を読み出し、読み出した映像信号に対してリセットノイズの除去、増幅処理等の必要なアナログ処理を施してから映像信号を出力回路２０３に出力する。ここで、読み出し回路２０２は、画素部２０１におけるオプティカルブラック領域の信号も併せて読み出すように構成されていてもよい。
【００２３】
出力回路２０３は、駆動回路２０４で生成される駆動信号に従って、読み出し回路２０２に保持していた映像信号と位相信号生成回路２０９から入力された第１のクロックの位相を反映した位相信号とを異なる期間でアナログ信号の状態でケーブル１５の内部に設けられた映像信号線を介してコネクタ１７に出力する。
【００２４】
駆動回路２０４は、制御回路２０５からの制御信号に基づいて画素部２０１、読み出し回路２０２、出力回路２０３のそれぞれに駆動信号を出力する。
【００２５】
第１の制御回路としての制御回路２０５は、ケーブル１５を介してコネクタ１７から入力される同期信号（垂直同期信号及び水平同期信号）の入力に応じてクロック生成回路２０６で生成されるクロックをカウントして画素部２０１、読み出し回路２０２、出力回路２０３の駆動パターンを示す制御信号を出力する。
【００２６】
クロック生成回路２０６は、電圧制御発振回路（ＶＣＯ）を含み、電源回路２０７から入力される電源電圧に基づいて所定の周波数の基準クロック（第１のクロック）を生成する。また、クロック生成回路２０６は、所定の周波数のクロックを生成できるものであれば、その構成は特に限定されない。ただし、クロック生成回路２０６は撮像素子１２に搭載されるものであるので、リング発振器を用いた構成等の可能な限り小型に構成できるものが望ましい。
【００２７】
電源回路２０７は、ケーブル１５を介してコネクタ１７から供給される電源電圧を必要に応じて昇圧または降圧して撮像素子１２の各ブロックに供給する。また、電源回路２０７は、ケーブル１５を介してコネクタ１７から供給される電源電圧をクロック生成回路２０６に出力する。
【００２８】
カウンタ２０８は、制御回路２０５とクロック生成回路２０６とに接続されている。このカウンタ２０８は、コネクタ１７からの同期信号の入力に応じてクロック生成回路２０６で生成された第１のクロックをカウントし、第１のクロックのカウント値が所定カウント値になったときに制御回路２０５に対してその旨を通知する信号を出力する。
【００２９】
位相信号生成回路２０９は、出力回路２０３とクロック生成回路２０６とに接続されている。この位相信号生成回路２０９は、クロック生成回路２０６で生成された第１のクロックの位相を反映した位相信号を出力回路２０３に出力する。
【００３０】
コネクタ１７は、ＡＤ変換回路（ＡＤＣ）３０１と、制御回路３０３と、電源回路３０４と、クロック生成回路３０６と、位相比較回路３０７と、ＬＰＦ３０８とを有している。ここで、コネクタ１７の各ブロックの機能は、スコープ１０の内部における撮像素子１２とは別個に設けられていてもよい。例えば、コネクタ１７の各ブロックの機能は、コネクタ１７以外の例えば挿入部１１、コネクタ１６又は操作部１４に配置されていてもよい。
【００３１】
ＡＤＣ３０１は、クロック生成回路３０６で生成されたＡＤ駆動クロックに同期して映像信号をサンプリングしてデジタル信号に変換する。
【００３２】
第２の制御回路としての制御回路３０３は、画像プロセッサ２２からの制御信号の入力を受けて、画像プロセッサ２２から入力されるクロック（第２のクロック）をカウントして同期信号を生成する。そして、制御回路３０３は、同期信号を撮像素子１２に入力する。前述したように、撮像素子１２は、この同期信号に応じてクロック生成回路２０６で生成されたクロックをカウントすることによって動作する。
【００３３】
電源回路３０４は、例えば画像プロセッサ２２から供給される電源電圧を必要に応じて昇圧または降圧してコネクタ１７の各ブロックに供給する。また、電源回路３０４は、例えば画像プロセッサ２２から供給される電源電圧及びグランド信号をケーブル１５の内部に設けられた電源線及びグランド線を介して撮像素子１２に出力する。撮像素子１２は、これらの電源電圧に基づいて動作する。また、電源回路３０４は、ＬＰＦ３０８から入力される直流電圧を反映した電源電圧をケーブル１５の内部に設けられた電源線を介して撮像素子１２に出力する。
【００３４】
クロック生成回路３０６には、画像プロセッサ２２で生成された第２のクロックが入力される。このクロック生成回路３０６は、第２のクロックからＡＤＣ３０１を動作させるためのＡＤ駆動クロックを生成する。
【００３５】
位相比較回路３０７は、コネクタ１７の映像信号の入力端に接続されており、映像信号とともに撮像素子１２の出力回路２０３から送られてくる第１のクロックの位相を反映した位相信号と第２のクロックとの位相比較をし、第１のクロックと第２のクロックとの位相差を示す位相差信号を出力する。
【００３６】
ＬＰＦ３０８は、位相比較回路３０７から入力される位相差信号を積分して直流電圧化するループフィルタである。
【００３７】
以下、本実施形態の内視鏡システム１の動作を説明する。まず、内視鏡システム１の光源装置２１及び画像プロセッサ２２の電源がオンされる。このとき、例えば光源装置２１からスコープ１０の撮像素子１２に対して電源電圧が供給され、撮像素子１２の電源もオンされる。また、内視鏡画像の表示のために、画像プロセッサ２２からコネクタ１７の制御回路３０３に対して撮像素子１２の動作を開始させる旨の制御信号及び第２のクロックが入力される。
【００３８】
制御回路３０３は、制御信号と第２のクロックとの入力に応じて同期信号（垂直同期信号及び水平同期信号）を生成する。垂直同期信号は、モニタ３０における内視鏡画像の更新期間である１フレームの始まりを示す同期信号である。水平同期信号は、それぞれのフレームにおける１行（１ライン）分の出力の始まりを示す同期信号である。制御回路３０３は、第２のクロックをカウントしながら垂直同期信号を出力すべきタイミングとなったときには垂直同期信号を出力し、その後に水平同期信号を出力すべきタイミングとなったときには水平同期信号を出力する。
【００３９】
撮像素子１２の制御回路２０５は、カウンタ２０８からの同期信号のカウント結果の信号の入力を受けて画素部２０１の読み出し画素行の選択と、画素読み出し動作のための制御信号を生成する。すなわち、制御回路２０５は、水平同期信号を受ける毎に対応する画素行における映像信号を読み出すように駆動回路２０４に制御信号を出力する。
【００４０】
駆動回路２０４は、制御回路２０５からの制御信号を受けて、画素部２０１の選択された行の画素からの映像信号を読み出し回路２０２に転送するよう画素駆動を行うと同時に、リセットノイズの除去などを行うように読み出し回路２０２を駆動する。さらに、駆動回路２０４は、読み出し回路２０２に読み出された映像信号及び位相信号生成回路２０９からの第１のクロックの位相を反映した位相信号を出力回路２０３から出力させるように出力回路２０３を駆動する。すなわち、撮像素子１２の制御回路２０５に水平同期信号が入力される毎に、１行分の映像信号及び第１のクロックの位相を反映した位相信号が出力回路２０３から出力される。
【００４１】
出力回路２０３から出力された映像信号は、クロック生成回路３０６において生成されるＡＤ駆動クロックに同期してコネクタ１７のＡＤＣ３０１においてデジタル信号に変換される。このデジタル映像信号は画像プロセッサ２２に出力される。
【００４２】
一方、出力回路２０３から出力された第１のクロックの位相を反映した位相信号は、位相比較回路３０７に入力される。位相比較回路３０７は、第１のクロックの位相を反映した位相信号と第２のクロックとの位相比較をし、第１のクロックと第２のクロックとの位相差を示す位相差信号を出力する。ＬＰＦ３０８は、位相差信号を積分して直流電圧化して電源回路３０４に出力する。電源回路３０４は、ＬＰＦ３０８の出力を受けて撮像素子１２の電源回路２０７に出力する電源電圧を制御する。電源回路２０７は、電源回路３０４から入力される電源電圧に応じた電源電圧をクロック生成回路２０６に出力する。クロック生成回路２０６から出力される所定の周波数の基準クロック（第１のクロック）は第２のクロックと周波数が等しくなるように調整される。
【００４３】
制御回路２０５はカウンタ２０８の出力に従って１行分の映像信号を順次繰り返し出力するように動作し、1フレーム分の映像信号を出力する。この制御回路２０５は、一定の蓄積時間を経て、第２の制御回路としての制御回路３０３からの垂直同期信号を受けて、次のフレームの映像信号出力動作を開始する。
【００４４】
前述したように、撮像素子１２のクロック生成回路２０６には可能な限りに小型なものが用いられることが望ましい。ここで、水晶発振器のような比較的に大型のクロック発振器は、クロック生成回路２０６として撮像素子１２に搭載できない可能性がある。これに対し、リング発振器は撮像素子１２に搭載することができる可能性が高い。しかしながら、リング発振器は電源電圧の依存性がある。このため、クロック生成回路２０６としてリング発振器が用いられた場合、温度変動等の影響によって電源電圧が変動してしまうと、クロック生成回路２０６で生成される第１のクロックの周波数変動が生じてしまう可能性がある。しかしながら、クロック生成回路２０６は、第１のクロックの周波数が第２のクロックの周波数と等しくなるようなフィードバック制御がなされるので、撮像素子１２からの映像信号の出力と画像プロセッサ２２による映像の表示とを同期させることができる。
【００４５】
以上説明したように本実施形態によれば、撮像素子１２の内部にクロック生成回路を搭載することにより、撮像素子１２に対してクロックを伝送する必要がない。このため、クロックを伝送するための信号線をケーブル１５に設ける必要がなく、その分だけケーブル１５の細径化を図ることができる。
【００４６】
また、撮像素子１２にクロック生成回路を搭載することにより、撮像素子１２の撮像動作と画像プロセッサ２２の表示動作との同期がとれなくなるおそれがある。これに対し、本実施形態では、撮像素子１２とコネクタ１７との間で１つのＰＬＬを構成し、このＰＬＬによって周波数が画像プロセッサ２２で生成された第２のクロックに等しくなるよう調整制御された第１のクロックを生成する。これにより、第２のクロックとの同期がとられた第１のクロックを撮像素子１２において生成することができ、結果として、撮像素子１２の撮像動作と画像プロセッサ２２の表示動作との同期をとることができる。
【００４７】
以下、本実施形態の変形例を説明する。
【００４８】
［変形例１］
まず、変形例１について説明する。前述した実施形態は、撮像素子１２からコネクタ１７へ伝送される映像信号がアナログ信号の場合の構成例である。これに対し、変形例１は、撮像素子１２からコネクタ１７へ伝送される映像信号がデジタル信号の場合の構成例である。
【００４９】
図３は、変形例１の撮像素子１２及びコネクタ１７の詳細な構成を示す図である。なお、図３において、図２と同一の構成については図２と同様の参照符号を付すことで説明を省略する。
【００５０】
変形例１のコネクタ１７は、ＡＤＣ３０１及びクロック生成回路３０６に代えてＬＶＤＳレシーバ３０１ａを有している。ＬＶＤＳレシーバ３０１ａは、後で説明するように撮像素子１２のＬＶＤＳドライバ２０３ｃから伝送されてくるＬＶＤＳ信号を第１のクロックと映像信号とに分離する。そして、ＬＶＤＳレシーバ３０１ａは、映像信号を画像プロセッサ２２に出力するとともに、クロックを位相比較回路３０７に出力する。
【００５１】
変形例１の撮像素子１２においては、クロック生成回路２０６で生成された第１のクロックが分周器２１０に入力される。分周器２１０は、入力された第１のクロックを所定の分周比で分周する。例えば、分周器２１０は、クロック生成回路２０６で生成された第１のクロックの周波数を１／１０にする。なお、分周器２１０における分周比は適宜に設定することができる。
【００５２】
変形例１のカウンタ２０８は、同期信号の入力に応じて分周器２１０で分周されたクロックをカウントし、クロックのカウント値が所定カウント値になったときに制御回路２０５に対してその旨を通知する信号を出力する。
【００５３】
変形例１の制御回路２０５は、分周器２１０で分周されたクロックに同期して制御信号を画素部２０１及び読み出し回路２０２に出力する。すなわち、変形例１においては、画素部２０１及び読み出し回路２０２は、分周されたクロックに同期して駆動される。
【００５４】
変形例１の撮像素子１２は、出力回路２０３の代わりにＡＤＣ２０３ａと、伝送信号生成回路２０３ｂと、ＬＶＤＳドライバ２０３ｃとを有している。
【００５５】
ＡＤＣ２０３ａには、クロック生成回路２０６で生成された第１のクロックが入力され、第１のクロックをＡＤ駆動クロックとして映像信号をサンプリングしてデジタル信号に変換する。すなわち、変形例１では、ＡＤ変換は分周されていない第１のクロックに同期して行われる。
【００５６】
伝送信号生成回路２０３ｂは、デジタル化された映像信号にクロック生成回路２０６で生成された第１のクロックの位相を反映した位相信号を付加したシリアル信号を生成し、ＬＶＤＳドライバ２０３ｃに出力する。
【００５７】
ＬＶＤＳドライバ２０３ｃは、伝送信号生成回路２０３ｂで生成されたシリアル信号を小振幅差動信号（ＬＶＤＳ信号）に変換して、ケーブル１５の内部に設けられた映像信号線を介してコネクタ１７に出力する。
【００５８】
以上説明したように変形例１ではＬＶＤＳ方式を用いて映像信号と位相信号を転送することにより、信号転送の高速化及び信号転送の際の低消費電力化を図ることが可能である。また、前述した実施形態と同様にして撮像素子１２とコネクタ１７との間で全体としてＰＬＬを構成することにより、仮に周波数変動があったとしても第２のクロックとの同期がとられた第１のクロックを撮像素子１２の内部において生成することができる。
【００５９】
また、第１のクロックを分周器２１０において分周することによって画素部２０１を駆動するためのクロックの周波数とＡＤＣ２０３ａを駆動するクロックの周波数とを個別に生成することもできる。
【００６０】
［変形例２］
次に、変形例２について説明する。変形例２は、変形例１の変形例であり、図４に示すように、カウンタ２０８の代わりにデコーダ２０８ａを用いる例である。変形例２においては、制御回路３０３は、同期信号ではなく、画像プロセッサ２２からの制御信号がそのまま入力される。デコーダ２０８ａは、この制御信号を解読して、解読結果を制御回路２０５に出力する。制御回路２０５は、デコーダ２０８ａからの解読結果の信号を受けて、画素部２０１及び読み出し回路２０２の駆動パターンを示す制御信号を出力する。
【００６１】
以上説明したような変形例２においても変形例１と同様にして第２のクロックとの同期がとられた第１のクロックを撮像素子１２の内部において生成することができる。
【００６２】
［変形例３］
次に、変形例３について説明する。図５は、変形例３の撮像素子１２及びコネクタ１７の詳細な構成を示す図である。なお、図５において、図２と同一の構成については図２と同様の参照符号を付すことで説明を省略する。
【００６３】
図５に示すように、変形例３では、コネクタ１７の制御回路３０３は、制御信号と第２のクロックとの入力に応じて同期信号ではなく、リセット信号を生成する。そして、制御回路３０３は、リセット信号を撮像素子１２のカウンタ２０８に入力する。
【００６４】
変形例３におけるカウンタ２０８も、第１のクロックのカウント値を制御回路２０５に入力する。ここで、変形例３におけるカウンタ２０８は、制御回路３０３からのリセット信号を受けて第１のクロックのカウント値をリセットして第１のクロックのカウントをし直す。
【００６５】
変形例３における制御回路２０５は、カウンタ２０８からの第１のクロックのカウント値の入力を受けて画素部２０１の読み出し画素行の選択と、画素読み出し動作のための制御信号を生成する。
【００６６】
以上説明したように変形例３においても、撮像素子１２の内部にクロック生成回路を搭載することにより、撮像素子１２に対してクロックを伝送する必要がない。このため、クロックを伝送するための信号線をケーブル１５に設ける必要がなく、その分だけケーブル１５の細径化を図ることができる。
【００６７】
また、カウンタ２０８のカウント値をリセットするリセット信号は、予期しない動作をした場合の撮像素子１２を初期状態に戻すように働く。これにより、撮像素子１２の撮像動作をリセットすることができる。
【００６８】
ここで、図５は、図２に対する変形例であるが、図５と同様のカウンタは図３の構成においても適用され得る。
【００６９】
［変形例４］
次に、変形例４について説明する。図６は、変形例４の撮像素子１２及びコネクタ１７の詳細な構成を示す図である。なお、図６において、図２と同一の構成については図２と同様の参照符号を付すことで説明を省略する。
【００７０】
図６に示すように、変形例４では、撮像素子１２は、パワーオンリセット回路２１１をさらに有している。このパワーオンリセット回路２１１は、電源回路２０７と電源回路３０４との間の電源線及びグランド線に接続されている。そして、パワーオンリセット回路２１１は、内視鏡システム１の電源投入時にリセット信号をカウンタ２０８に入力する。この他、パワーオンリセット回路２１１は、電源電圧が所定電圧以下となった場合等の予期しない電源電圧変動があったときにもリセット信号を入力する。
【００７１】
変形例４におけるカウンタ２０８も、第１のクロックのカウント値を制御回路２０５に入力する。ここで、変形例４におけるカウンタ２０８は、パワーオンリセット回路２１１からのリセット信号を受けて第１のクロックのカウント値をリセットして第１のクロックのカウントをし直す。
【００７２】
変形例４における制御回路２０５は、カウンタ２０８からの第１のクロックのカウント値の入力を受けて画素部２０１の読み出し画素行の選択と、画素読み出し動作のための制御信号を生成する。
【００７３】
以上説明したように変形例４においても、撮像素子１２の内部にクロック生成回路を搭載することにより、撮像素子１２に対してクロックを伝送する必要がない。このため、クロックを伝送するための信号線をケーブル１５に設ける必要がなく、その分だけケーブル１５の細径化を図ることができる。
【００７４】
また、カウンタ２０８のカウント値をリセットするリセット信号は、予期しない動作をした場合の撮像素子１２を初期状態に戻すように働く。これにより、撮像素子１２の撮像動作を電源の再投入によりリセットすることができる。さらに、変形例４では、リセット信号は撮像素子１２の内部で生成される。このため、変形例４ではリセット信号を伝送するための信号線が不要であり、その分だけケーブル１５の細径化を図ることができる。
【００７５】
ここで、図６は、図２に対する変形例であるが、図６と同様のカウンタは図３の構成においても適用され得る。
【００７６】
［その他の変形例］
以上の一実施形態及びその変形例においては、内視鏡システムが例に挙げられている。これに対し、本実施形態における撮像装置（スコープ１０）は、必ずしも被検体の体内に挿入されるものである必要はない。例えば、本実施形態における撮像装置は、被検体の体外から撮像を行う体外カメラであってもよい。
【００７７】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【図１】
0006482745.tif 000002
【図２】
0006482745.tif 000003
【図３】
0006482745.tif 000004
【図４】
0006482745.tif 000005
【図５】
0006482745.tif 000006
【図６】
0006482745.tif 000007