(57)【特許請求の範囲】
【請求項１】
入力信号を増幅して出力する増幅回路において、
前記増幅回路は、信号増幅回路部と、直列接続された抵抗と容量を有し前記信号増幅回路部に接続されたピーキング補償回路部とを備え、
前記信号増幅回路部は、
ベースが第１の入力端子に接続され、コレクタが第１の出力端子に接続されている第１の入力トランジスタと、
ベースが第２の入力端子に接続され、コレクタが第２の出力端子に接続されている第２の入力トランジスタと、
一端が前記第１の入力トランジスタ及び第２の入力トランジスタのエミッタに接続され、他端が第１の電源に接続されているテール電流源と、
一端が第１の出力端子に接続され、他端が第２の電源に接続された第１のコレクタ抵抗と、
一端が第２の出力端子に接続され、他端が第２の電源に接続された第２のコレクタ抵抗とを有し、
前記ピーキング補償回路部は、
一端が第１の出力端子に接続された第１の補償抵抗と、一端が第１の補償抵抗の他端に接続された補償容量と、一端が前記補償容量の他端に接続され他端が第２の出力端子に接続された第２の補償抵抗とを備えることを特徴とする増幅回路。
【請求項２】
請求項１に記載の増幅回路において、
前記補償抵抗及び前記補償容量は、その値を可変にできることを特徴とする増幅回路。
【請求項３】
請求項１又は請求項２に記載の増幅回路において、
前記の各トランジスタをMOSトランジスタに置き換え、ベース端子をゲート端子に、コレクタ端子をドレイン端子に、エミッタ端子をソース端子に、それぞれ置き換えたことを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広帯域特性が要求される高速通信分野で利用される増幅回路に用いられる技術である。
【背景技術】
【０００２】
集積回路内で用いられる増幅回路は非特許文献１に示されるような回路が用いられる。
この回路を図４に示す。図４に示す増幅回路１は、ベースが入力端子TINに接続されコレクタが出力端子TOUTに接続された入力トランジスタQ1と、一端が入力トランジスタQ1のエミッタに接続され他端が負電源電圧VEEに接続されたエミッタ抵抗R1と、一端が入力トランジスタQ1のコレクタに接続され他端が正電源電圧VCCに接続されたコレクタ抵抗R2とで構成される。
この増幅回路１では、入力端子TINには入力電圧信号VINが入力され、出力端子TOUTからは増幅された出力電圧信号VOUTが出力される。
【０００３】
この回路の周波数特性（理想特性）は図５の実線に示すような特性となり、ランダムパターンを入力した時には図６で示す出力アイパターン（理想特性におけるアイパターン）が得られる。
【０００４】
一方で、集積回路が用いられる際にはワイヤボンディングによるパッケージへの実装が行われることが多いが、高周波回路では実装時のボンディングワイヤの寄生インダクタンスが周波数特性に影響を及ぼし、図５の破線に示すようにピーキングが生じてしまう。つまり高周波域においてゲインが大きく上昇してしまう。ピーキングが生じると、ひずみや発振が発生しやすくなる。その結果、従来特性時のアイパターンを表す図７に示すように、出力波形が大きく乱れ、信号品質は大きく劣化してしまう。
【０００５】
この現象（ピーキング現象）が発生する原因は、ワイヤボンディングの寄生インダクタンスに限定されるものではない。
例えば他の原因としては、プリアンプを介して信号が入力される際に、プリアンプの特性によっては、上記の様なピーキング特性が生じ、品質が大きく劣化した信号が入力されることもある。また、基板上にスタブが生じることにより、同様のピーキング特性が生じることもある。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】グレイ／メイヤー「アナログ集積回路設計技術」永田穣監訳,培風館、1990年、p．170−173
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のようにワイヤボンディングによって実装を行う集積回路では、ボンディングワイヤの寄生インダクタンスの影響により増幅回路の周波数特性にピーキングが生じてしまう。これにより出力波形が乱れ、信号品質が劣化してしまう。また、プリアンプや基板の特性によっては、同様の品質劣化が生じる。
【０００８】
本発明は、上記従来技術に鑑み、ピーキング現象を抑制して信号を増幅することができる増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
【００１０】
【００１１】
上記課題を解決する本発明は、
入力信号を増幅して出力する増幅回路において、
前記増幅回路は、信号増幅回路部と、直列接続された抵抗と容量を有し前記信号増幅回路部に接続されたピーキング補償回路部とを備え、  
前記信号増幅回路部は、
ベースが第１の入力端子に接続され、コレクタが第１の出力端子に接続されている第１の入力トランジスタと、
ベースが第２の入力端子に接続され、コレクタが第２の出力端子に接続されている第２の入力トランジスタと、
一端が前記第１の入力トランジスタ及び第２の入力トランジスタのエミッタに接続され、他端が第１の電源に接続されているテール電流源と、
一端が第１の出力端子に接続され、他端が第２の電源に接続された第１のコレクタ抵抗と、
一端が第２の出力端子に接続され、他端が第２の電源に接続された第２のコレクタ抵抗とを有し、
前記ピーキング補償回路部は、
一端が第１の出力端子に接続された第１の補償抵抗と、一端が第１の補償抵抗の他端に接続された補償容量と、一端が前記補償容量の他端に接続され他端が第２の出力端子に接続された第２の補償抵抗とを備えることを特徴とする。
【００１２】
【００１３】
また本発明は、
前記補償抵抗及び前記補償容量は、その値を可変にできることを特徴とする。
【００１４】
また本発明は、
前記の各トランジスタをMOSトランジスタに置き換え、ベース端子をゲート端子に、コレクタ端子をドレイン端子に、エミッタ端子をソース端子に、それぞれ置き換えたことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ピーキング補償回路部を備えることにより、ピーキングを効果的に抑制して、高周波域においても信号を高品質に増幅することができる増幅回路を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の参考例１に係る増幅回路を示す回路図である。
【図２】本発明の実施例１に係る増幅回路を示す回路図である。
【図３】本発明の参考例２に係る増幅回路を示す回路図である。
【図４】基本的な増幅回路を示す回路図である。
【図５】本発明と従来技術と理想技術の周波数特性を比較して示す特性図である。
【図６】理想特性における出力信号のアイパターンを示す特性図である。
【図７】従来特性における出力信号のアイパターンを示す特性図である。
【図８】本発明における出力信号のアイパターンを示す特性図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係る増幅回路を、実施例及び参考例に基づき詳細に説明する。
【００１８】
［参考例１］
図１は本発明の参考例１に係る増幅回路１００を示す。この増幅回路１００は、入力電圧信号VINを増幅して出力電圧信号VOUTを出力する信号増幅回路部１０と、信号増幅回路部１０の出力端子TOUTに接続されて特性の補償を行うピーキング補償回路部２０により構成されている。
【００１９】
信号増幅回路部１０は、入力トランジスタQ1と、エミッタ抵抗Reと、コレクタ抵抗Rc1を有しており、入力端子TINに入力された入力電圧信号VINを増幅して、出力端子TOUTから出力電圧信号VOUTを出力する。
【００２０】
入力トランジスタQ1は、ベースが入力端子TINに接続され、コレクタが出力端子TOUTに接続されている。エミッタ抵抗Reは、一端が入力トランジスタQ1のエミッタに接続され、他端が負電源電圧VEEに接続されている。コレクタ抵抗Rc1は、一端が出力端子TOUT及び入力トランジスタQ1のコレクタに接続され、他端が正電源電圧VCCに接続されている。
【００２１】
ピーキング補償回路部２０は、補償抵抗Rc2と補償容量Ccとを直列接続した回路であり、ピーキング発生を低減するものである。
補償抵抗Rc2は、一端が出力端子TOUTに接続されている。補償容量Ccは、一端が補償抵抗Rc2の他端に接続され、他端が負電源電圧VEEに接続されている。なお、補償容量Ccの他端を正電源電圧VCCに接続してもよい。
【００２２】
従来回路では、ボンディングワイヤやプリアンプの影響により、周波数特性に大きなピーキングが生じた際の波形劣化を防ぐことが困難であった。
これに対して本参考例では、ピーキング補償回路部２０により、寄生インダクタンスの影響により生じる周波数特性のピーキングやプリアンプの特性によって生じる周波数特性のピーキングを低減し、出力のアイパターンのオーバーシュートを抑えることで信号品質の劣化を防ぐことができる。
即ち、ピーキングが生じている場合には、補償容量Ccの容量値を大きくするか、補償抵抗Rc2の抵抗値を小さくすることでピーキングを低減することができる。
【００２３】
なお、容量のみでピーキングを低減しようとすると、ピーキングを抑えると同時に増幅回路１００の帯域を狭くしてしまい、高周波特性を悪化させてしまうことがある。
このため本参考例では、補償容量Ccに対して補償抵抗Rc2を直列に接続して、補償容量Ccの容量値と補償抵抗Rc2の抵抗値の２つのパラメータを調整することで最適な周波数特性を実現することができる。
つまり、本参考例では、補償容量Ccと補償抵抗Rc2の２つの素子があることで特性の柔軟な調整が可能となり理想的な特性により近づけることができる。
【００２４】
また、補償抵抗Rc2や補償容量Ccを、MOSトランジスタ等を用いて可変抵抗や可変容量とし、ピーキング特性に応じて最適な制御を行うことで、実装条件が異なる場合や、温度や電源電圧が変わることでピーキング特性に変化が生じる場合でもピーキングを抑え出力の信号品質の劣化を防ぐことができる。
【００２５】
また、本参考例ではバイポーラトランジスタである入力トランジスタQ1を用いて説明したが、それに限定されず、MOSトランジスタを用いて構成しても良い。
つまり、入力トランジスタQ1をMOSトランジスタに置き換え、ベース端子をゲート端子に、コレクタ端子をドレイン端子に、エミッタ端子をソース端子に、それぞれ置き換えた構成を採用することもできる。
【００２６】
［実施例１］
図２は、本発明の実施例１に係る増幅回路１１０を示す。この増幅回路１１０は差動入力信号を増幅して差動出力信号を出力するものであり、信号増幅回路部１１と、ピーキング補償回路部２１により構成されている。
【００２７】
信号増幅回路部１１は、第１及び第２の入力トランジスタQ1,Q2と、第１及び第２のコレクタ抵抗Rc1p,Rc1nと、テール電流源Iを有しており、第１及び第２の入力端子TINp, TINnに入力された第１及び第２の入力電圧信号VINp, VINnを差動増幅して、第１及び第２の出力端子TOUTp, TOUTnから第１及び第２の出力電圧信号VOUTp, VOUTnを出力する。
【００２８】
入力トランジスタQ1は、ベースが入力端子TINpに接続され、コレクタが出力端子TOUTpに接続されている。コレクタ抵抗Rc1pは、一端が出力端子TOUTp及び入力トランジスタQ1のコレクタに接続され、他端が正電源電圧VCCに接続されている。
入力トランジスタQ2は、ベースが入力端子TINnに接続され、コレクタが出力端子TOUTnに接続されている。コレクタ抵抗Rc1nは、一端が出力端子TOUTn及び入力トランジスタQ2のコレクタに接続され、他端が正電源電圧VCCに接続されている。
テール電流源Iは、一端が入力トランジスタQ1，Q2のエミッタに接続され、他端が負電源電圧VEEに接続されている。
【００２９】
ピーキング補償回路部２１は、補償抵抗Rc2pと補償容量Ccと補償抵抗Rc2nとを直列接続した回路であり、ピーキング発生を低減するものである。
補償抵抗Rc2pは、一端が出力端子TOUTpに接続され、他端が補償容量Ccの一端に接続されている。補償抵抗Rc2nは、一端が出力端子TOUTnに接続され、他端が補償容量Ccの他端に接続されている。このため、出力端子TOUTpと出力端子TOUTnは、直列接続された補償抵抗Rc2pと補償容量Ccと補償抵抗Rc2nを介して接続されている。
【００３０】
本実施例では、ピーキング補償回路部２１により、寄生インダクタンスの影響により生じる周波数特性のピーキングやプリアンプの特性によって生じる周波数特性のピーキングを低減し、出力のアイパターンのオーバーシュートを抑えることで信号品質の劣化を防ぐことができる。
即ち、ピーキングが生じている場合には、補償容量Ccの容量値を大きくするか、補償抵抗Rc2p, Rc2nの抵抗値を小さくすることでピーキングを低減して、信号品質の劣化を防ぐことができる。
【００３１】
また、補償抵抗Rc2p, Rc2nや補償容量Ccを、MOSトランジスタ等を用いて可変抵抗や可変容量とし、ピーキング特性に応じて最適な制御を行うことで、実装条件が異なる場合や、温度や電源電圧が変わることでピーキング特性に変化が生じる場合でもピーキングを抑え出力の信号品質の劣化を防ぐことができる。
【００３２】
また、本実施例ではバイポーラトランジスタである入力トランジスタQ1,Q2を用いて説明したが、それに限定されず、MOSトランジスタを用いて構成しても良い。
つまり、入力トランジスタQ1,Q2をMOSトランジスタに置き換え、ベース端子をゲート端子に、コレクタ端子をドレイン端子に、エミッタ端子をソース端子に、それぞれ置き換えた構成を採用することもできる。
【００３３】
［参考例２］
図３は、本発明の参考例２に係る増幅回路１２０を示す。この増幅回路１２０はトランスインピーダンスアンプ回路であり、信号増幅回路部１２と、ピーキング補償回路部２２により構成されている。
【００３４】
信号増幅回路部１２は、入力トランジスタQ21と、エミッタ抵抗Reと、コレクタ抵抗Rc1と、出力トランジスタQ22と、負荷抵抗Roと、帰還抵抗Rfを有しており、入力端子TINに入力された入力電流信号IINを増幅して、出力端子TOUTから出力電圧信号VOUTを出力する。
【００３５】
入力トランジスタQ21は、ベースが入力端子TINに接続されている。エミッタ抵抗Reは、一端が入力トランジスタQ21のエミッタに接続され、他端が負電源電圧VEEに接続されている。コレクタ抵抗Rc1は、一端が入力トランジスタQ21のコレクタに接続され、他端が正電源電圧VCCに接続されている。
出力トランジスタQ22は、ベースが入力トランジスタQ21のコレクタに接続され、コレクタが正電源電圧VCCに接続され、エミッタが出力端子TOUTに接続されている。負荷抵抗Roは、一端が出力端子TOUT及び出力トランジスタQ22のエミッタに接続され、他端が負電源電圧VEEに接続されている。
帰還抵抗Rfは、一端が入力端子TIN及び入力トランジスタQ21のベースに接続され、他端が出力端子TOUT及び出力トランジスタQ22のエミッタに接続されている。
【００３６】
ピーキング補償回路部２２は、補償抵抗Rc2と補償容量Ccとを直列接続した回路であり、ピーキング発生を低減するものである。
補償抵抗Rc2は、一端が入力トランジスタQ21のコレクタに接続されている。補償容量Ccは、一端が補償抵抗Rc2の他端に接続され、他端が負電源電圧VEEに接続されている。なお、補償容量Ccの他端を正電源電圧VCCに接続してもよい。
【００３７】
本参考例では、ピーキング補償回路部２２により、寄生インダクタンスの影響により生じる周波数特性のピーキングやプリアンプの特性によって生じる周波数特性のピーキングを低減し、出力のアイパターンのオーバーシュートを抑えることで信号品質の劣化を防ぐことができる。
即ち、ピーキングが生じている場合には、補償容量Ccの容量値を大きくするか、補償抵抗Rc2の抵抗値を小さくすることでピーキングを低減することができる。
【００３８】
また補償抵抗Rc2や補償容量Ccを、MOSトランジスタ等を用いて抵抗値や容量値を変化させることのできる可変抵抗や可変容量として、寄生インダクタンスの値が異なる、即ちピーキングの特性が異なる場合であっても、抵抗値と容量値を最適な値に制御することで理想の特性に近づけることができる。
【００３９】
また参考例２は実施例１と同じく入出力が差動信号である場合にも適用することが可能である。
また、参考例２ではバイポーラトランジスタを用いて説明したが、それに限定されず、ＭＯＳトランジスタを用いて構成しても良い。
つまり、トランジスタQ21,Q22をMOSトランジスタに置き換え、ベース端子をゲート端子に、コレクタ端子をドレイン端子に、エミッタ端子をソース端子に、それぞれ置き換えた構成を採用することもできる。
【００４０】
上記の実施例１、参考例１及び参考例２の効果を次に説明する。
本発明を用いた場合の周波数特性を図５の一点鎖線で示す。破線で示したピーキングは抑えられ、実線で示す理想特性（寄生インダクタンスのない特性）に近い周波数特性が実現できている。
【００４１】
また、本発明を用いた場合にランダムパターンを入力した時の出力のアイパターンを図８に示す。図７に示すピーキングがある場合のアイパターンと比べて、波形のオーバーシュートが抑えられており、図６に示す理想状態のアイパターンに近い波形が得られている。
以上より、寄生インダクタンスによる増幅回路の出力波形の乱れを抑えることができるため、信号品質の劣化を防ぐことができる。
【００４２】
本発明は、シングルエンド入出力の増幅回路に限定するものではなく、入出力が差動信号の増幅回路や、入力が電流信号であるトランスインピーダンスアンプ回路などでも同様に用いることができ、寄生インダクタンスによる増幅回路の出力波形の乱れを抑えることができるため、信号品質の劣化を防ぐことができる。
【産業上の利用可能性】
【００４３】
本発明は、広域特性が要求される増幅回路に利用することができる。
【符号の説明】
【００４４】
１０、１１、１２  信号増幅回路部
２０、２１、２２  ピーキング補償回路部
１００、１１０、１２０  増幅回路
Q1、Q2、Q21  入力トランジスタ
Q22  出力トランジスタ
Re  エミッタ抵抗
Rc1、Rc1p、Rc1n  コレクタ抵抗
Ro  負荷抵抗
Rf  帰還抵抗
Rc2、  補償抵抗
Cc  補償容量
TIN、TINp、TINn  入力端子
TOUT、TOUTp、TOUTn、  出力端子
VIN、VINp、VINn  入力電圧信号
VOUT、VOUTp、VOUTn  出力電圧信号
IIN  入力電流信号
VCC  正電源電圧
VEE  負電源電圧
I  テール電流源
【図１】
0006480259.tif 000002
【図２】
0006480259.tif 000003
【図３】
0006480259.tif 000004
【図４】
0006480259.tif 000005
【図５】
0006480259.tif 000006
【図６】
0006480259.tif 000007
【図７】
0006480259.tif 000008
【図８】
0006480259.tif 000009