(57)【特許請求の範囲】
【請求項１】
チャンバーと、
前記チャンバー内に配置され、正面に電極面を有するアノードと、
前記チャンバー内に配置されたカソードと、
前記チャンバー内に配置され、前記アノードの前記電極面及び前記カソードに対向するように配置される被成膜基板を保持する保持部と、
前記チャンバー内に配置され、前記保持部に保持された前記被成膜基板と前記アノードの前記電極面及び前記カソードそれぞれとの間の空間を覆うように設けられたプラズマウォールと、
前記プラズマウォールと対向する前記チャンバーの内面に位置する第１内面と、
前記アノードの背面と対向する前記チャンバーの内面に位置する第２内面と、
前記カソードと対向する前記チャンバーの内面に位置する第３内面と、
前記アノードと前記プラズマウォールとの間の第１隙間と前記チャンバーの前記第１内面との間に配置され、前記チャンバーの前記第１内面に接する防着部材と、
前記防着部材と前記アノードの背面との間で且つ前記アノードの背面と前記チャンバーの前記第２内面との間に配置され、前記アノードに電気的に接続された台座と、
前記アノードの前記背面と前記チャンバーの前記第３内面との間に配置され、前記第３内面に接するスペーサと、
前記台座に電気的に接続された第１の直流電源と、
前記カソードに電気的に接続された交流電源と、
前記保持部に保持された前記被成膜基板に電気的に接続された第２の直流電源と、
前記チャンバー内に原料ガスを供給するガス供給機構と、
前記チャンバー内を排気する排気機構と、
を具備し、
前記第１隙間の最大径、前記アノードと前記防着部材との間の第２隙間の最大径、前記アノードの前記背面と前記スペーサとの間の第３隙間の最大径、前記プラズマウォールと前記防着部材との間の第４隙間の最大径、前記防着部材と前記台座との間の第５隙間の最大径、及び前記台座と前記スペーサとの間の第６隙間の最大径それぞれが４ｍｍ以下であることを特徴とするプラズマＣＶＤ装置。
【請求項２】
請求項１において、
前記アノードの前記第１隙間及び前記第２隙間それぞれと対向する表面、前記スペーサの前記第３隙間及び前記第６隙間それぞれと対向する表面、前記防着部材の前記第２隙間、前記第４隙間及び前記第５隙間それぞれと対向する表面、前記台座の前記第５隙間、前記第６隙間及び前記第２内面それぞれと対向する表面、及び前記プラズマウォールの前記第１隙間及び前記第４隙間それぞれと対向する表面それぞれには絶縁物が形成されていることを特徴とするプラズマＣＶＤ装置。
【請求項３】
請求項２において、
前記防着部材の前記第１内面と対向する表面、及び前記スペーサの前記第３内面と対向する表面それぞれには絶縁物が形成されていることを特徴とするプラズマＣＶＤ装置。
【請求項４】
請求項１において、
前記スペーサ、前記防着部材及び前記プラズマウォールそれぞれは絶縁物からなり、
前記アノードの前記第１隙間及び前記第２隙間それぞれと対向する表面、及び前記台座の前記第５隙間、前記第６隙間及び前記第２内面それぞれと対向する表面それぞれには絶縁物が形成されていることを特徴とするプラズマＣＶＤ装置。
【請求項５】
請求項２乃至４のいずれか一項において、
前記アノードの前記背面の前記第３隙間と対向する表面には絶縁物が形成されていることを特徴とするプラズマＣＶＤ装置。
【請求項６】
請求項２乃至５のいずれか一項において、
前記アノードの前記電極面以外の表面には絶縁物が形成されていることを特徴とするプラズマＣＶＤ装置。
【請求項７】
請求項２乃至６のいずれか一項において、
前記絶縁物は、２０℃における体積抵抗率が１×１０１０Ωｃｍ以上で且つ１００℃に対する耐熱性を有する物質であることを特徴とするプラズマＣＶＤ装置。
【請求項８】
請求項２乃至７のいずれか一項において、
前記絶縁物それぞれは、ガラス、石英、樹脂、セラミックス、溶射された絶縁物、アルマイト処理された絶縁物及びセラミックめっきのいずれかであることを特徴とするプラズマＣＶＤ装置。
【請求項９】
請求項１において、
前記アノードの表面には溶射された導電膜が形成されていることを特徴とするプラズマＣＶＤ装置。
【請求項１０】
請求項２乃至８のいずれか一項において、
前記アノードの前記絶縁物が形成されていない表面または前記アノードの前記電極面には溶射された導電膜が形成されていることを特徴とするプラズマＣＶＤ装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載のプラズマＣＶＤ装置を用いた磁気記録媒体の製造方法において、
非磁性基板上に少なくとも磁性層を形成した被成膜基板を前記保持部に保持し、
前記チャンバー内で前記カソードと前記アノードの前記電極面との間の放電により前記原料ガスをプラズマ状態とし、このプラズマを前記保持部に保持された前記被成膜基板の表面に加速衝突させて炭素が主成分である保護層を形成することを特徴とする磁気記録媒体の製造方法。
【請求項１２】
非磁性基板上に少なくとも磁性層を形成した後に炭素が主成分である保護層を形成する磁気記録媒体の製造方法において、
請求項１乃至１０のいずれか一項に記載のプラズマＣＶＤ装置を用いて前記保護層を形成することを特徴とする磁気記録媒体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマＣＶＤ装置及び磁気記録媒体の製造方法に関する。
【背景技術】
【０００２】
図１２は、従来のプラズマＣＶＤ装置を模式的に示す断面図である。図１３は、図１２に示すプラズマＣＶＤ装置の一部を拡大した断面図である。このプラズマＣＶＤ装置は、被成膜基板１０１の両面に薄膜を成膜する装置であり、被成膜基板１０１に対して左右対称に構成されているが、図１２では左側のみを示している。【０００３】
プラズマＣＶＤ装置はチャンバー１０２を有しており、チャンバー１０２はアース（図示せず）に電気的に接続されている。このチャンバー１０２内には、例えばタンタルからなるフィラメント状のカソード電極１０３が形成されている。カソード電極１０３の両端はカソード電源１０５に電気的に接続されており、カソード電源１０５はアース１０６に電気的に接続されている。カソード電極１０３の周囲を囲むようにロート状の形状を有するアノード１０４が配置されている。アノード１０４は、その正面に電極面１０４ａを有している。【０００４】
チャンバー１０２内には被成膜基板１０１が配置されており、この被成膜基板１０１はカソード電極１０３及びアノード１０４の電極面１０４ａに対向するように配置されている。被成膜基板１０１はイオン加速用電源としてのバイアス電源（ＤＣ電源）１１２のマイナス電位側に電気的に接続されており、ＤＣ電源１１２のプラス電位側がアース１０６に電気的に接続されている。【０００５】
チャンバー１０２内には、カソード電極１０３及びアノード１０４それぞれと被成膜基板１０１との間の空間を覆うようにプラズマウォール１０８が配置されている。プラズマウォール１０８及びアノード１０４それぞれとチャンバー１０２の内面との間には円筒形状の防着部材９１が配置されており、防着部材９１はチャンバー１０２の内面に接している。【０００６】
防着部材９１とアノード１０４との間で且つアノード１０４の背面とチャンバー１０２の内面との間には台座９２が配置されており、台座９２はアノード１０４に電気的に接続されている。台座９２はＤＣ（直流）電源１０７のプラス電位側に電気的に接続されており、ＤＣ電源１０７のマイナス電位側がアース１０６に電気的に接続されている。これにより、ＤＣ電源１０７は台座９２を介してアノード１０４に電気的に接続される。【０００７】
また、プラズマＣＶＤ装置はチャンバー１０２内を真空排気する真空排気機構（図示せず）を有している。また、プラズマＣＶＤ装置はチャンバー内に成膜原料ガスを供給するガス供給機構（図示せず）を有している（例えば特許文献１参照）。【０００８】
上記従来のプラズマＣＶＤ装置では、アノード１０４と防着部材９１との間に隙間があるため、被成膜基板にＣＶＤ膜を成膜している間にその隙間で異常放電が発生することがある。そのような異常放電が発生すると成膜されたＣＶＤ膜が不良となることがある。ＣＶＤ膜の不良を減少させるためには異常放電の発生を抑制するこいとが求められる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１４−２５１１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の一態様は、ＣＶＤ膜の成膜中に異常放電の発生を抑制することを課題とする。
【課題を解決するための手段】
【００１１】
以下に、本発明の種々の態様について説明する。
［１］チャンバーと、
前記チャンバー内に配置され、正面に電極面を有するアノードと、
前記チャンバー内に配置されたカソードと、
前記チャンバー内に配置され、前記アノードの前記電極面及び前記カソードに対向するように配置される被成膜基板を保持する保持部と、
前記チャンバー内に配置され、前記保持部に保持された前記被成膜基板と前記アノードの前記電極面及び前記カソードそれぞれとの間の空間を覆うように設けられたプラズマウォールと、
前記アノードと前記プラズマウォールとの間の第１隙間と前記チャンバーの第１内面との間に配置され、前記チャンバーの前記第１内面に接する防着部材と、
前記防着部材と前記アノードの背面との間で且つ前記アノードの背面と前記チャンバーの第２内面との間に配置され、前記アノードに電気的に接続された台座と、
前記アノードの前記背面と前記チャンバーの第３内面との間に配置され、前記第３内面に接するスペーサと、
前記台座に電気的に接続された第１の直流電源と、
前記カソードに電気的に接続された交流電源と、
前記保持部に保持された前記被成膜基板に電気的に接続された第２の直流電源と、
前記チャンバー内に原料ガスを供給するガス供給機構と、
前記チャンバー内を排気する排気機構と、
を具備し、
前記第１隙間の最大径、前記アノードと前記防着部材との間の第２隙間の最大径、前記アノードの前記背面と前記スペーサとの間の第３隙間の最大径、前記プラズマウォールと前記防着部材との間の第４隙間の最大径、前記防着部材と前記台座との間の第５隙間の最大径、及び前記台座と前記スペーサとの間の第６隙間の最大径それぞれが４ｍｍ以下（好ましくは３ｍｍ以下）であることを特徴とするプラズマＣＶＤ装置。【００１２】
［２］上記［１］において、
前記アノードの前記第１隙間及び前記第２隙間それぞれと対向する表面、前記スペーサの前記第３隙間及び前記第６隙間それぞれと対向する表面、前記防着部材の前記第２隙間、前記第４隙間及び前記第５隙間それぞれと対向する表面、前記台座の前記第５隙間、前記第６隙間及び前記第２内面それぞれと対向する表面、及び前記プラズマウォールの前記第１隙間及び前記第４隙間それぞれと対向する表面それぞれには絶縁物が形成されていることを特徴とするプラズマＣＶＤ装置。
なお、上記の最大径が４ｍｍ以下（好ましくは３ｍｍ以下）であることは、前記アノードの前記第１隙間及び前記第２隙間それぞれと対向する表面等に絶縁物が形成されている場合、その絶縁物の表面からの最大径を４ｍｍ以下（好ましくは３ｍｍ以下）とする。【００１３】
［３］上記［２］において、
前記防着部材の前記第１内面と対向する表面、及び前記スペーサの前記第３内面と対向する表面それぞれには絶縁物が形成されていることを特徴とするプラズマＣＶＤ装置。【００１４】
［４］上記［１］において、
前記スペーサ、前記防着部材及び前記プラズマウォールそれぞれは絶縁物からなり、
前記アノードの前記第１隙間及び前記第２隙間それぞれと対向する表面、及び前記台座の前記第５隙間、前記第６隙間及び前記第２内面それぞれと対向する表面それぞれには絶縁物が形成されていることを特徴とするプラズマＣＶＤ装置。【００１５】
［５］上記［２］乃至［４］のいずれか一項において、
前記アノードの前記背面の前記第３隙間と対向する表面には絶縁物が形成されていることを特徴とするプラズマＣＶＤ装置。【００１６】
［６］上記［２］乃至［５］のいずれか一項において、
前記アノードの前記電極面以外の表面には絶縁物が形成されていることを特徴とするプラズマＣＶＤ装置。【００１７】
［７］上記［２］乃至［６］のいずれか一項において、
前記絶縁物は、２０℃における体積抵抗率が１×１０１０Ωｃｍ以上（好ましくは１×１０１２Ωｃｍ以上）で且つ１００℃に対する耐熱性を有する物質であることを特徴とするプラズマＣＶＤ装置。【００１８】
［８］上記［２］乃至［７］のいずれか一項において、
前記絶縁物それぞれは、ガラス、石英、樹脂、セラミックス、溶射された絶縁物、アルマイト処理された絶縁物及びセラミックめっきのいずれかであることを特徴とするプラズマＣＶＤ装置。
なお、前記絶縁物は全て同一の材質であってもよいし、異なる材質であってもよい。【００１９】
［９］上記［１］において、
前記アノードの表面には溶射された導電膜が形成されていることを特徴とするプラズマＣＶＤ装置。【００２０】
［１０］上記［２］乃至［８］のいずれか一項において、
前記アノードの前記絶縁物が形成されていない表面または前記アノードの前記電極面には溶射された導電膜が形成されていることを特徴とするプラズマＣＶＤ装置。【００２１】
［１１］上記［１］乃至［１０］のいずれか一項に記載のプラズマＣＶＤ装置を用いた磁気記録媒体の製造方法において、
非磁性基板上に少なくとも磁性層を形成した被成膜基板を前記保持部に保持し、
前記チャンバー内で前記カソードと前記アノードの前記電極面との間の放電により前記原料ガスをプラズマ状態とし、このプラズマを前記保持部に保持された前記被成膜基板の表面に加速衝突させて炭素が主成分である保護層を形成することを特徴とする磁気記録媒体の製造方法。【００２２】
［１２］非磁性基板上に少なくとも磁性層を形成した後に炭素が主成分である保護層を形成する磁気記録媒体の製造方法において、
上記［１］乃至［１０］のいずれか一項に記載のプラズマＣＶＤ装置を用いて前記保護層を形成することを特徴とする磁気記録媒体の製造方法。
【発明の効果】
【００２３】
本発明の一態様によれば、ＣＶＤ膜の成膜中に異常放電の発生を抑制することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一態様に係るプラズマＣＶＤ装置を模式的に示す断面図である。
【図２】図１に示すプラズマＣＶＤ装置の一部を拡大した断面図である。
【図３】本発明の一態様に係るプラズマＣＶＤ装置を模式的に示す断面図である。
【図４】図３に示すプラズマＣＶＤ装置の一部を拡大した断面図である。
【図５】本発明の一態様に係るプラズマＣＶＤ装置を模式的に示す断面図である。
【図６】図５に示すプラズマＣＶＤ装置の一部を拡大した断面図である。
【図７】図５に示すプラズマＣＶＤ装置の変形例を模式的に示す断面図である。
【図８】図７に示すプラズマＣＶＤ装置の一部を拡大した断面図である。
【図９】図５に示すプラズマＣＶＤ装置の変形例を模式的に示す断面図である。
【図１０】図９に示すプラズマＣＶＤ装置の一部を拡大した断面図である。
【図１１】実施例によるＤＬＣ膜の成膜レートと電圧Ｖｐとの関係を示すグラフである。
【図１２】従来のプラズマＣＶＤ装置を模式的に示す断面図である。
【図１３】図１２に示すプラズマＣＶＤ装置の一部を拡大した断面図である。
【発明を実施するための形態】
【００２５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２６】
［実施の形態１］
＜プラズマＣＶＤ装置＞
図１は、本発明の一態様に係るプラズマＣＶＤ装置を模式的に示す断面図である。図２は、図１に示すプラズマＣＶＤ装置の一部を拡大した断面図である。このプラズマＣＶＤ装置は被成膜基板（例えばディスク基板）１に対して左右対称の構造を有しており、被成膜基板１の両面に同時に成膜可能な装置であるが、図１では左側のみを示している。
【００２７】
プラズマＣＶＤ装置はチャンバー１０２を有しており、チャンバー１０２はアース（図示せず）に電気的に接続されている。このチャンバー１０２内には、例えばタンタルからなるフィラメント状のカソード電極１０３が形成されている。
【００２８】
チャンバー１０２内には、カソード電極１０３の周囲を囲むようにロート状の形状を有するアノード１０４が配置されており、アノード１０４はスピーカーのような形状とされている。アノード１０４は、その正面に電極面１０４ａを有している。
【００２９】
チャンバー１０２内には被成膜基板１０１が配置されており、この被成膜基板１０１はカソード電極１０３及びアノード１０４の電極面１０４ａに対向するように配置されている。詳細には、カソード電極１０３はアノード１０４の電極面１０４ａの中央部付近で包囲されており、アノード１０４は、その最大内径側を被成膜基板１０１に向けて配置されている。
【００３０】
被成膜基板１０１は、図示しないホルダー（保持部）および図示しないトランスファー装置（ハンドリングロボットあるいはロータリインデックスデーブル）により、図示の位置に、順次供給されるようになっている。
【００３１】
チャンバー１０２内には、ホルダーに保持された被成膜基板１０１とアノード１０４の電極面１０４ａ及びカソード電極１０３それぞれとの間の空間８７を覆うように円筒形状又は多角形状のプラズマウォール８８が配置されている。プラズマウォール８８は絶縁体７２によってチャンバー１０２に対して絶縁された状態で配置されている。プラズマウォール８８はフロート電位（図示せず）に電気的に接続されている。
【００３２】
プラズマウォール８８とアノード１０４との間には第１隙間８１が形成されており、この第１隙間８１とチャンバー１０２の第１内面１０２ａとの間には円筒形状の防着部材９１が配置されており、防着部材９１はチャンバー１０２の第１内面１０２ａに接している。この第１隙間８１は、プラズマウォール８８によって覆われる空間８７と接続されている。
【００３３】
防着部材９１とアノード１０４の背面１０４ｂとの間で且つアノード１０４の背面１０４ｂとチャンバー１０２の第２内面１０２ｂとの間には台座９２が配置されており、台座９２は絶縁体７１によってチャンバー１０２と電気的に絶縁されている。台座９２はアノード１０４の背面１０４ｂに電気的に接続されている。
【００３４】
アノード１０４の背面１０４ｂとチャンバー１０２の第３内面１０２ｃとの間にはスペーサ９３が配置され、スペーサ９３はチャンバー１０２の第３内面１０２ｃと接している。
【００３５】
アノード１０４と防着部材９１との間には第２隙間８２が形成されており、アノード１０４の背面１０４ｂとスペーサ９３との間には第３隙間８３が形成されている。プラズマウォール８８と防着部材９１との間には第４隙間８４が形成されており、防着部材９１と台座９２との間には第５隙間８５が形成されている。台座９２とスペーサ９３との間には第６隙間８６が形成されている。
【００３６】
第１隙間８１は第２隙間８２及び第４隙間８４それぞれに空間的に接続されており、第２隙間８２は第５隙間８５に空間的に接続されている。第５隙間８５は第６隙間８６に空間的に接続されており、第６隙間８６は第３隙間８３に空間的に接続されている。第１隙間８１、第２隙間８２、第３隙間８３、第４隙間８４、第５隙間８５及び第６隙間８６それぞれの最大径は、４ｍｍ以下（好ましくは３ｍｍ以下）である。
【００３７】
プラズマウォール８８の被成膜基板１０１側の端部には膜厚補正板１１８が設けられている。膜厚補正板１１８はフロート電位に電気的に接続されている。膜厚補正板１１８により被成膜基板１０１の外周部分に成膜される膜の厚さを制御することができる。
【００３８】
カソード電極１０３の両端はチャンバー１０２の外部に位置するカソード電源１０５に電気的に接続されており、カソード電源１０５はチャンバー１０２に対して絶縁された状態で配置されている。カソード電源１０５は、図示せぬ制御部によって制御される。これにより、カソード電極１０３に印加される電圧が制御される。なお、カソード電源１０５としては例えば０〜５０Ｖ、１０〜５０Ａ（アンペア）の電源を用いることができる。カソード電源１０５はアース１０６に電気的に接続されている。
【００３９】
台座９２はＤＣ（直流）電源１０７のプラス電位側に電気的に接続されており、ＤＣ電源１０７のマイナス電位側がアース１０６に電気的に接続されている。これにより、ＤＣ電源１０７は台座９２を介してアノード１０４の背面１０４ｂに電気的に接続される。
【００４０】
ＤＣ電源１０７はチャンバー１０２に対して絶縁された状態で配置されている。ＤＣ電源１０７は、前記制御部によって制御される。これにより、アノード１０４の電極面１０４ａに印加される電圧が制御される。なお、ＤＣ電源１０７としては例えば０〜５００Ｖ、０〜７．５Ａ（アンペア）の電源を用いることができる。
【００４１】
被成膜基板１０１はイオン加速用電源としてのバイアス電源（ＤＣ電源，直流電源）１１２に電気的に接続されており、このＤＣ電源１１２はチャンバー１０２に対して絶縁された状態で配置されている。このＤＣ電源１１２のマイナス電位側が被成膜基板１０１に電気的に接続されており、ＤＣ電源１１２のプラス電位側がアース１０６に電気的に接続されている。ＤＣ電源１１２は、前記制御部によって制御される。これにより、被成膜基板１０１に印加される電圧が制御される。なお、ＤＣ電源１１２としては例えば０〜１５００Ｖ、０〜１００ｍＡ（ミリアンペア）の電源を用いることができる。
【００４２】
また、プラズマＣＶＤ装置はチャンバー１０２内を真空排気する真空排気機構（図示せず）を有している。また、プラズマＣＶＤ装置はチャンバー１０２内に成膜原料ガスを供給するガス供給機構（図示せず）を有している。
【００４３】
＜成膜方法＞
図１及び図２に示すプラズマＣＶＤ装置を用いて被成膜基板１０１にＤＬＣ（Diamond Like Carbon）を成膜する方法について説明する。
【００４４】
まず、前記真空排気機構を起動させ、チャンバー１０２の内部を所定の真空状態とし、チャンバー１０２の内部に前記ガス導入機構によって成膜原料ガスとして例えばトルエン（Ｃ７Ｈ８）ガスを導入する。チャンバー１０２内が所定の圧力になった後、カソード電極１０３にカソード電源１０５によって交流電流を供給することによりカソード電極１０３が加熱される。
【００４５】
また、被成膜基板１０１にＤＣ電源１１２によって直流電流を供給する。また、ＤＣ電源１０７からアノード１０４に直流電流を供給する。この際、アノード１０４の電極面１０４ａに印加される電圧は、制御部によって制御される。
【００４６】
カソード電極１０３の加熱によって、カソード電極１０３のフィラメントからアノード１０４の電極面１０４ａに向けて多量の電子が放出され、カソード電極１０３とアノード１０４の電極面１０４ａとの間でグロー放電が開始される。多量の電子によってチャンバー１０２の内部の成膜原料ガスとしてのトルエンガスがイオン化され、プラズマ状態とされる。そして、プラズマ状態の成膜原料分子は、被成膜基板１０１のマイナス電位によって直接に加速されて、被成膜基板１０１の方向に向かって飛走して、被成膜基板１０１の表面に付着される。これにより、被成膜基板１０１には薄いＤＬＣ膜が形成される。
【００４７】
本実施の形態によれば、プラズマウォール８８とアノード１０４との間の第１隙間８１、アノード１０４と防着部材９１との間の第２隙間８２、アノード１０４の背面１０４ｂとスペーサ９３との間の第３隙間８３、プラズマウォール８８と防着部材９１との間の第４隙間８４、防着部材９１と台座９２との間の第５隙間８５、及び台座９２とスペーサ９３との間の第６隙間８６それぞれの最大径を４ｍｍ以下（好ましくは３ｍｍ以下）としている。これにより、異常放電が起こる可能性の高い隙間の最大径を４ｍｍ以下（好ましくは３ｍｍ以下）とすることができる。隙間の最大径が４ｍｍ以下であると、その隙間では放電することができないため、被成膜基板１０１にＤＬＣ膜を成膜しているときに異常放電の発生を抑制することができる。これにより、ＤＬＣ膜が不良となることを抑制でき、ＤＬＣ膜の不良を減少させることができる。
【００４８】
また、異常放電が発生すると、その異常放電によって被成膜基板１０１以外の部分にＤＬＣ膜が成膜されてしまうことがあるが、異常放電を抑制することで、被成膜基板１０１以外の部分（例えば原料ガスのガス吹き出し口等）にＤＬＣ膜が堆積されるのを抑制できる。
【００４９】
また、アノード１０４の電極面１０４ａに高電圧を印加するほど異常放電が起こりやすくなるが、本実施の形態では異常放電の発生を抑制できるため、アノード１０４の電極面１０４ａに高電圧を印加することが可能となる。これにより、ＤＬＣ膜の成膜レートを高くすることができ、成膜時間を短縮できる。また、アノード１０４の電極面１０４ａに高電圧を印加することで、カソード電極１０３に供給される電力を減少させることができる。
【００５０】
なお、本実施の形態では、アノード１０４の表面に導電膜を形成していないが、これに限定されるものではなく、アノード１０４の表面に溶射された導電膜（図示せず）を形成してもよい。この溶射された導電膜としては、以下の第１〜第４の導電膜を用いることができる。なお、溶射とは、加熱することで溶融またはそれに近い状態にした粒子を、物体表面に吹き付けて被膜を形成する表面処理方法である。
【００５１】
溶射された第１の導電膜は、Ｃｒ、Ｗ及びＭｏの少なくとも一つを１０重量％以上含有する材料からなる膜であってもよい。
【００５２】
また、溶射された第２の導電膜は、Ｃｒを１重量％以上５０重量％以下（好ましくは５重量％以上５０重量％以下、より好ましくは１重量％以上２０重量％以下、より一層好ましくは５重量％以上１５重量％以下、または９重量％以上２０重量％以下、さらに好ましくは９．５０重量％以上１６．２重量％以下、または１重量％以上１０重量％以下、より好ましくは５重量％以上１０重量％以下）含有し、ＷＣを０重量％以上４９重量％以下（好ましくは０．０１重量％以上４９重量％以下、より好ましくは２０重量％以上４９重量％以下、より一層好ましくは３０重量％以上４０重量％以下、さらに好ましくは３０重量％以上３５重量％以下、または２０重量％以上３５重量％以下）含有し、Ｍｏを０重量％以上４９重量％以下（好ましくは１重量％以上２０重量％以下、より好ましくは１重量％以上１０重量％以下、より一層好ましくは３重量％以上１０重量％以下、さらに好ましくは３重量％以上６重量％以下、さらに一層好ましくは３．８３重量％以上６重量％以下）含有し、且つＣｒとＷＣとＭｏを合計で５０重量％以下含有し、不純物を０重量％以上５０重量％以下含有し、残部がＮｉおよび不可避的不純物からなる材料からなる膜である。
【００５３】
ここでいう不純物は、Ｆｅ、Ｓｉ、Ｃ、Ｂ、Ａｌ及びＣｕである。第２の導電膜には、Ｆｅが０重量％以上１０重量％以下（または０．０１重量％以上１０重量％以下、または０．０１重量％以上７重量％以下、または２．９０重量％以上７重量％以下）含有されていてもよく、Ｓｉが０重量％以上１０重量％以下（または０．０１重量％以上１０重量％以下、または０重量％以上５重量％以下、または０．０１重量％以上５重量％以下、または３．８９重量％以下、または０．０１重量％以上３．８９重量％以下、または１重量％以上３．８９重量％以下、または２．９重量％以下、または０．０１重量％以上２．９重量％以下、または１重量％以上２．９重量％以下）含有されていてもよく、Ｃが０重量％以上３重量％以下（または１．５重量％以下、または０．７５重量％以下、または０．５重量％以下）含有されていてもよく、Ｂが０重量％以上７重量％以下（または０．０１重量％以上７重量％以下、または４．５重量％以下、または０．０１重量％以上４．５重量％以下、または３．２８重量％以下、または０．０１重量％以上３．２８重量％以下、または２．３重量％以下）含有されていてもよく、Ａｌが０重量％以上１５重量％以下（または９重量％以下、または０．０１重量％以上９重量％以下）含有されていてもよく、Ｃｕが０重量％以上５重量％以下（または０．０１重量％以上５重量％以下、または１．９重量％以下、または０．０１重量％以上１．９重量％以下）含有されていてもよい。
【００５４】
また、溶射された第３の導電膜は、Ｍｏを含有し、残部が不可避的不純物からなる材料からなる膜である。
【００５５】
また、溶射された第４の導電膜は、Ｍｏを８０重量％以上含有し、残部が不純物および不可避的不純物からなる材料からなる膜である。ここで、不純物とは、Ｆe、Ｓｉ、Ｃである。
【００５６】
上記のようにアノード１０４の表面に溶射された導電膜を形成することで、異常放電を抑制することができる。つまり、前述した第１隙間８１、第２隙間８２、第３隙間８３、第４隙間８４、第５隙間８５、及び第６隙間８６それぞれの最大径を４ｍｍ以下（好ましくは３ｍｍ以下）とする構造に加えて、アノード１０４の表面に溶射された導電膜を形成することで、より一層、異常放電の発生を抑制することができる。
【００５７】
＜磁気記録媒体の製造方法＞
図１及び図２に示すプラズマＣＶＤ装置を用いた磁気記録媒体の製造方法について説明する。
【００５８】
まず、非磁性基板上に少なくとも磁性層を形成した被成膜基板を用意し、この被成膜基板を保持部に保持させる。次いで、チャンバー１０２内で所定の真空条件下に加熱されたカソード電極１０３とアノード１０４の電極面１０４ａとの間の放電により原料ガスをプラズマ状態とし、このプラズマを前記保持部に保持された被成膜基板の表面に加速衝突させる。これにより、この被成膜基板の表面には炭素が主成分である保護層が形成される。
【００５９】
上記の磁気記録媒体の製造方法によれば、第１〜第６隙間８１〜８６それぞれの最大径を４ｍｍ以下とすることで、異常放電の発生を抑制でき、その結果、保護膜の不良を減少させることができる。
【００６０】
［実施の形態２］
図３は、本発明の一態様に係るプラズマＣＶＤ装置を模式的に示す断面図であり、図４は、図３に示すプラズマＣＶＤ装置の一部を拡大した断面図である。図３及び図４では、図１及び図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００６１】
アノード１０４の第１隙間８１及び第２隙間８２それぞれと対向する表面、スペーサ９３の第３隙間８３及び第６隙間８６それぞれと対向する表面、防着部材９１の第２隙間８２、第４隙間８４及び第５隙間８５それぞれと対向する表面、台座９２の第５隙間８５、第６隙間８６及びチャンバーの第２内面１０２ｂそれぞれと対向する表面、及びプラズマウォール８８の第１隙間８１及び第４隙間８４それぞれと対向する表面それぞれには絶縁物９４が形成されている。また、防着部材９１の第１内面１０２ａと対向する表面、及びスペーサ９３の第３内面１０２ｃと対向する表面それぞれには絶縁物９４が形成されている。絶縁物９４は図３及び図４に示す黒色の部分である。
【００６２】
第１隙間８１、第２隙間８２、第３隙間８３、第４隙間８４、第５隙間８５及び第６隙間８６それぞれの最大径は、実施の形態１と同様に４ｍｍ以下（好ましくは３ｍｍ以下）であるが、第１隙間８１、第２隙間８２、第３隙間８３、第４隙間８４、第５隙間８５及び第６隙間８６それぞれと対向する表面に絶縁物９４が形成されている場合は、その絶縁物９４の表面からの最大径を４ｍｍ以下（好ましくは３ｍｍ以下）とする。
【００６３】
絶縁物９４は、２０℃における体積抵抗率が１×１０１０Ωｃｍ以上（好ましくは１×１０１２Ωｃｍ以上）で且つ１００℃に対する耐熱性を有する物質であるとよい。例えば、絶縁物９４は、ガラス、石英、樹脂及びセラミックスのいずれかの絶縁物（例えばアルミナ、ステアタイト、マシナブルセラミックス等）であるとよい。また、絶縁物９４は、溶射された絶縁物、アルマイト処理された絶縁物及びセラミックめっきのいずれかによって形成されていてもよい。
【００６４】
図３及び図４に示すプラズマＣＶＤ装置では、絶縁物９４が複数の箇所に形成されているが、絶縁物９４が全て同一の材質であってもよいし、異なる材質であってもよい。
【００６５】
本実施の形態においても実施の形態１と同様の効果を得ることができる。
また、本実施の形態では、上述したように絶縁物９４をアノード１０４の第１隙間８１及び第２隙間８２それぞれと対向する表面等に形成するため、４ｍｍ以下の隙間にカーボンパーティクルが溜まっても短絡することを防止できる。
【００６６】
なお、本実施の形態では、スペーサ９３、防着部材９１及びプラズマウォール８８それぞれを導電体で形成し、スペーサ９３、防着部材９１及びプラズマウォール８８それぞれの表面に絶縁物９４を形成しているが、スペーサ９３、防着部材９１及びプラズマウォール８８それぞれを絶縁物によって形成してもよい。その場合の絶縁物は、２０℃における体積抵抗率が１×１０１０Ωｃｍ以上（好ましくは１×１０１２Ωｃｍ以上）で且つ１００℃に対する耐熱性を有する物質であるとよい。例えば、絶縁物は、ガラス、石英、樹脂及びセラミックスのいずれかの絶縁物（例えばアルミナ、ステアタイト、マシナブルセラミックス等）であるとよい。
【００６７】
また、本実施の形態では、アノード１０４の表面に導電膜を形成していないが、これに限定されるものではなく、アノード１０４の絶縁物９４が形成されていない表面に溶射された導電膜（図示せず）を形成してもよい。これにより、実施の形態１で説明した導電膜の効果と同様の効果を得ることができる。この溶射された導電膜としては、実施の形態１と同様の第１〜第４の導電膜を用いることができる。
【００６８】
［実施の形態３］
図５は、本発明の一態様に係るプラズマＣＶＤ装置を模式的に示す断面図であり、図６は、図５に示すプラズマＣＶＤ装置の一部を拡大した断面図である。図５及び図６では、図３及び図４と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００６９】
アノード１０４の電極面１０４ａ以外の表面には絶縁物９４が形成されている。即ち、アノード１０４の背面１０４ｂには絶縁物９４が形成されている。
【００７０】
本実施の形態においても実施の形態２と同様の効果を得ることができる。
【００７１】
なお、本実施の形態では、アノード１０４の電極面１０４aに導電膜を形成していないが、これに限定されるものではなく、アノード１０４の電極面１０４aに溶射された導電膜（図示せず）を形成してもよい。これにより、実施の形態１で説明した導電膜の効果と同様の効果を得ることができる。この溶射された導電膜としては、実施の形態１と同様の第１〜第４の導電膜を用いることができる。
【００７２】
（変形例）
図７及び図９は、図５に示すプラズマＣＶＤ装置の変形例を模式的に示す断面図であり、図８は、図７に示すプラズマＣＶＤ装置の一部を拡大した断面図であり、図１０は、図９に示すプラズマＣＶＤ装置の一部を拡大した断面図である。図７〜図１０では、図５及び図６と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００７３】
図７乃至図１０に示すプラズマＣＶＤ装置は、アノード１０４の背面１０４ｂの一部に絶縁物９４が形成されている。詳細には、図７及び図８に示すプラズマＣＶＤ装置では、アノード１０４の背面１０４ｂの台座９２側に絶縁物９４が形成されているのに対し、図９及び図１０に示すプラズマＣＶＤ装置では、アノード１０４の背面１０４ｂのカソード電極１０３側に絶縁物９４が形成されている。
【００７４】
上記の変形例においても実施の形態２と同様の効果を得ることができる。
【００７５】
また、本変形例では、アノード１０４の表面に導電膜を形成していないが、これに限定されるものではなく、アノード１０４の絶縁物９４が形成されていない表面に溶射された導電膜（図示せず）を形成してもよい。これにより、実施の形態１で説明した導電膜の効果と同様の効果を得ることができる。この溶射された導電膜としては、実施の形態１と同様の第１〜第４の導電膜を用いることができる。
【実施例】
【００７６】
【表１】
0006497709.tif 000002
【００７７】
表１は、図１２及び図１３に示す従来のプラズマＣＶＤ装置を用いて放電実験を行った結果を示している。この放電実験の条件は以下のとおりである。【００７８】
原料ガス  ：  Ｃ７Ｈ８
原料ガス流量  ：  ３．２５ｓｃｃｍ
Ａｒ流量  ：  ２．００ｓｃｃｍ
カソード電源（交流電源１０５）の出力Ｐｆ  ：  ２３０Ｗ
アノード電源（ＤＣ電源１０７）の電圧Ｖｐ  ：  １００Ｖ
アノード電源（ＤＣ電源１０７）の電流Ｉｐ  ：  １６５０ｍＡ
Ｉｐ制御幅  ：  １０ｍＡ
変化電力  ：  ０．５Ｗ
圧力    ：  ０．２Ｐａ
カソード電極１０３  ：  タンタルフィラメント
被成膜基板１０１  ：  ＮｉＰメッキ／Ａｌディスク（Ａｌ製ディスク表面にＮｉＰメッキされた基板）
被成膜基板１０１の大きさ  ：  φ２．５インチ
バイアス電源（ＤＣ電源１１２）の電圧  ：  ２５０Ｖ【００７９】
表１には、６０分間の放電状態を１０分間隔でアノード電源の電圧Ｖｐが０Ｖになった回数を上段に記載し、電流Ｉｐが１８５０ｍＡ以上になった回数を下段に記載した。ただし、１０秒に１回放電させて実験を行ったので、１０分間では６０回放電させた。また、アノード電源の電圧Ｖｐが０Ｖになるのは、異常放電で電流が流れ過ぎて保護回路が働くことで、アノード電源の電圧Ｖｐを一旦０Ｖに落とすためである。また、電流Ｉｐが１８５０ｍＡ以上になった回数は、電流Ｉｐが１８５０ｍＡ以上になっても保護回路が働かなかった場合である。【００８０】
また、表１に示す結果は、放電開始から６０分経過後である。放電開始から６０分程度は放電が安定しないため、その後のデータを放電開始後１０分として表１には記載している。つまり、最初の６０分を含めると放電開始から７０分に相当するものを表１では「１０分」と記載している。【００８１】
【表２】
0006497709.tif 000003
【００８２】
表２は、図７及び図８に示すプラズマＣＶＤ装置を用いて放電実験を行った結果を示している。この放電実験の条件は表１に示す放電実験の条件と同様であるので説明を省略する。なお、本実験で用いたプラズマＣＶＤ装置の絶縁物は溶射された絶縁物を用いた。【００８３】
【表３】
0006497709.tif 000004
【００８４】
表３は、図３及び図４に示すプラズマＣＶＤ装置を用いて放電実験を行った結果を示している。この放電実験の条件は表１に示す放電実験の条件と同様であるので説明を省略する。なお、本実験で用いたプラズマＣＶＤ装置の絶縁物は溶射された絶縁物を用いた。【００８５】
表１、表２及び表３によれば、隙間を４ｍｍ以下にしておらず絶縁物も形成していないプラズマＣＶＤ装置（図１２及び図１３）に比べて、隙間を４ｍｍ以下にして絶縁物を形成したプラズマＣＶＤ装置（図３、図４、図７及び図８）の方が異常放電を抑制できることが確認された。【００８６】
次に、表２に示す放電実験の条件でアノード電源の電圧Ｖｐと原料ガス流量（３．２５ｓｃｃｍ、２．５０ｓｃｃｍ、１．７５ｓｃｃｍ）を変化させて被成膜基板にＤＬＣ膜を成膜する実験を行った結果を図１１に示す。
図１１は、ＤＬＣ膜の成膜レートと電圧Ｖｐとの関係を示すグラフである。【００８７】
成膜レートの測定においては、図１１に示すようにＶｐを上昇させることにより、全ての原料ガス流量で増加することが確認された。
【符号の説明】
【００８８】
７１，７２    絶縁体
８１    第１隙間
８２    第２隙間
８３    第３隙間
８４    第４隙間
８５    第５隙間
８６    第６隙間
８７    空間
８８    プラズマウォール
９１    防着部材
９２    台座
９３    スペーサ
９４    絶縁物
１０１    被成膜基板
１０２    チャンバー
１０２ａ  第１内面
１０２ｂ  第２内面
１０２ｃ  第３内面
１０３    カソード電極
１０４    アノード
１０４ａ  電極面
１０４ｂ  アノードの背面
１０５    カソード電源（交流電源）
１０６    アース電源
１０７    アノード電源（ＤＣ（直流）電源）
１０８    プラズマウォール
１１２    バイアス電源（ＤＣ電源，直流電源）
１１８    膜厚補正板
【図１】
0006497709.tif 000005
【図２】
0006497709.tif 000006
【図３】
0006497709.tif 000007
【図４】
0006497709.tif 000008
【図５】
0006497709.tif 000009
【図６】
0006497709.tif 000010
【図７】
0006497709.tif 000011
【図８】
0006497709.tif 000012
【図９】
0006497709.tif 000013
【図１０】
0006497709.tif 000014
【図１１】
0006497709.tif 000015
【図１２】
0006497709.tif 000016
【図１３】
0006497709.tif 000017