(57)【特許請求の範囲】
【請求項１】
電源チップと、前記電源チップに電気的に接続された電流制限回路とを備える電流制限保護回路であって、前記電源チップは、出力ピンとフィードバックピンとを備え、
前記電流制限回路は、電流サンプリング抵抗と、少なくとも1つの電圧変換抵抗と、第1のオペアンプと、三極素子と、第1の分圧抵抗と、第2の分圧抵抗と、ダイオードとを備え、
前記出力ピンは、前記電流サンプリング抵抗の一端に接続されており、前記第1のオペアンプの負入力端は、第1の電圧変換抵抗の一端に接続されており、前記第1の電圧変換抵抗の他端は、前記電流サンプリング抵抗の前記一端に接続されており、前記第1のオペアンプの正入力端は、第2の電圧変換抵抗の一端に接続されており、前記第2の電圧変換抵抗の他端は、前記電流サンプリング抵抗の他端に接続されており、前記第1のオペアンプの出力端は、前記三極素子のベースに接続されており、前記三極素子のエミッタは、前記第1のオペアンプの前記負入力端に接続されており、前記三極素子のコレクタは、第3の電圧変換抵抗の一端に接続されており、前記第3の電圧変換抵抗の他端は接地されており、
前記第1の分圧抵抗は、前記第2の分圧抵抗に直列に接続されており、前記第1の分圧抵抗の一端は、前記電流サンプリング抵抗の前記他端に接続されており、前記第2の分圧抵抗の一端は、接地されており、
前記ダイオードの陽極は、前記第3の電圧変換抵抗の前記一端に接続されており、前記ダイオードの陰極は、前記第2の分圧抵抗の前記他端と前記フィードバックピンとにそれぞれ接続されており、
前記電源チップは、具体的には、第1の入力電圧を第2の電圧に変換し、前記出力ピンを使用して前記第2の電圧を前記電流制限回路に出力するように構成されており、
前記電流制限回路は、具体的には、前記電流サンプリング抵抗を通過する第1の電流を検出し、前記電圧変換抵抗、前記第1のオペアンプ、および前記三極素子を使用して前記第1の電流を第3の電圧に変換し、前記第1の分圧抵抗と前記第2の分圧抵抗とを使用して第1の基準電圧を出力し、前記第3の電圧および前記第1の基準電圧に従ってフィードバック電圧を前記フィードバックピンに出力するように構成されており、
前記電源チップは、さらに、前記フィードバック電圧が第2の基準電圧よりも大きいとき、前記第1の電流が予め設定された値に達するまで前記第2の電圧を低下させるように構成されており、前記第2の基準電圧は、前記電源チップの予め設定された内部電圧である、電流制限保護回路。
【請求項２】
電源チップと、前記電源チップに電気的に接続された電流制限回路とを備える電流制限保護回路であって、前記電源チップは、出力ピンとフィードバックピンとを備え、
前記電流制限回路は、電流サンプリング抵抗と、少なくとも1つの電圧変換抵抗と、第1のオペアンプと、三極素子と、第1の分圧抵抗と、第2の分圧抵抗と、ダイオードと、第2のオペアンプとを備え、
前記出力ピンは、前記電流サンプリング抵抗の一端に接続されており、前記第1のオペアンプの負入力端は、第1の電圧変換抵抗の一端に接続されており、前記第1の電圧変換抵抗の他端は、前記電流サンプリング抵抗の前記一端に接続されており、前記第1のオペアンプの正入力端は、第2の電圧変換抵抗の一端に接続されており、前記第2の電圧変換抵抗の他端は、前記電流サンプリング抵抗の他端に接続されており、前記第1のオペアンプの出力端は、前記三極素子のベースに接続されており、前記三極素子のエミッタは、前記第1のオペアンプの前記負入力端に接続されており、前記三極素子のコレクタは、第3の電圧変換抵抗の一端に接続されており、前記第3の電圧変換抵抗の他端は接地されており、
前記第1の分圧抵抗は、前記第2の分圧抵抗に直列に接続されており、前記第1の分圧抵抗の一端は、前記電流サンプリング抵抗の前記他端に接続されており、前記第2の分圧抵抗の一端は、接地されており、
前記第2のオペアンプの正入力端は、前記第2の分圧抵抗の前記他端に接続されており、前記第2のオペアンプの負入力端は、前記第3の電圧変換抵抗の前記一端に接続されており、前記第2のオペアンプの出力端は、前記ダイオードの陽極に接続されており、前記ダイオードの陰極は、前記第2のオペアンプの負入力端および前記フィードバックピンにそれぞれ接続されており、
前記電源チップは、具体的には、第1の入力電圧を第2の電圧に変換し、前記出力ピンを使用して前記第2の電圧を前記電流制限回路に出力するように構成されており、
前記電流制限回路は、具体的には、前記電流サンプリング抵抗を通過する第1の電流を検出し、前記電圧変換抵抗、前記第1のオペアンプ、および前記三極素子を使用して前記第1の電流を第3の電圧に変換し、前記第1の分圧抵抗と前記第2の分圧抵抗とを使用して第1の基準電圧を出力し、前記第3の電圧および前記第1の基準電圧に従ってフィードバック電圧を前記フィードバックピンに出力するように構成されており、
前記電源チップは、さらに、前記フィードバック電圧が第2の基準電圧よりも大きいとき、前記第1の電流が予め設定された値に達するまで前記第2の電圧を低下させるように構成されており、前記第2の基準電圧は、前記電源チップの予め設定された内部電圧である、電流制限保護回路。
【請求項３】
前記第3の電圧および前記第1の基準電圧に従ってフィードバック電圧を前記フィードバックピンに出力する構成は、
前記第3の電圧が前記第1の基準電圧と前記ダイオードの正のブレークオーバ電圧との和よりも大きい場合、前記フィードバック電圧は、前記第3の電圧と前記ダイオードの前記正のブレークオーバ電圧との間の差である構成、  または、前記第3の電圧が前記第1の基準電圧と前記ダイオードの正のブレークオーバ電圧との和以下である場合、前記フィードバック電圧は、前記第1の基準電圧である構成、を備える、
請求項１に記載の電流制限保護回路。
【請求項４】
前記第3の電圧および前記第1の基準電圧に従って前記フィードバック電圧を前記フィードバックピンに出力する構成は、
前記第3の電圧が前記第1の基準電圧よりも大きい場合、前記フィードバック電圧は前記第3の電圧である構成、  または、前記第3の電圧が前記第1の基準電圧以下である場合、前記フィードバック電圧は前記第1の基準電圧である構成、を備える、
請求項2に記載の電流制限保護回路。
【請求項５】
電流制限保護回路と、前記電流制限保護回路に接続された電源インターフェースとを備える電子デバイスであって、前記電源インターフェースは、前記電子デバイスが負荷に電力を供給するように、前記負荷に接続するように構成されており、
前記電流制限保護回路は、電源チップと、前記電源チップに電気的に接続された電流制限回路とを備え、
前記電源チップは、出力ピンとフィードバックピンとを備え、
前記電流制限回路は、電流サンプリング抵抗と、少なくとも1つの電圧変換抵抗と、第1のオペアンプと、三極素子と、第1の分圧抵抗と、第2の分圧抵抗と、ダイオードとを備え、
前記出力ピンは、前記電流サンプリング抵抗の一端に接続されており、前記第1のオペアンプの負入力端は、第1の電圧変換抵抗の一端に接続されており、前記第1の電圧変換抵抗の他端は、前記電流サンプリング抵抗の前記一端に接続されており、前記第1のオペアンプの正入力端は、第2の電圧変換抵抗の一端に接続されており、前記第2の電圧変換抵抗の他端は、前記電流サンプリング抵抗の他端に接続されており、前記第1のオペアンプの出力端は、前記三極素子のベースに接続されており、前記三極素子のエミッタは、前記第1のオペアンプの前記負入力端に接続されており、前記三極素子のコレクタは、第3の電圧変換抵抗の一端に接続されており、前記第3の電圧変換抵抗の他端は接地されており、
前記第1の分圧抵抗は、前記第2の分圧抵抗に直列に接続されており、前記第1の分圧抵抗の一端は、前記電流サンプリング抵抗の前記他端に接続されており、前記第2の分圧抵抗の一端は、接地されており、
前記ダイオードの陽極は、前記第3の電圧変換抵抗の前記一端に接続されており、前記ダイオードの陰極は、前記第2の分圧抵抗の前記他端と前記フィードバックピンとにそれぞれ接続されており、
前記電源チップは、具体的には、第1の入力電圧を第2の電圧に変換し、前記出力ピンを使用して前記第2の電圧を前記電流制限回路に出力するように構成されており、
前記電流制限回路は、具体的には、前記電流サンプリング抵抗を通過する第1の電流を検出し、前記電圧変換抵抗、前記第1のオペアンプ、および前記三極素子を使用して前記第1の電流を第3の電圧に変換し、前記第1の分圧抵抗と前記第2の分圧抵抗とを使用して第1の基準電圧を出力し、前記第3の電圧および前記第1の基準電圧に従ってフィードバック電圧を前記フィードバックピンに出力するように構成されており、
前記電源チップは、さらに、前記フィードバック電圧が第2の基準電圧よりも大きいとき、前記第1の電流が予め設定された値に達するまで前記第2の電圧を低下させるように構成されており、前記第2の基準電圧は、前記電源チップの予め設定された内部電圧である、電子デバイス。
【請求項６】
電流制限保護回路と、前記電流制限保護回路に接続された電源インターフェースとを備える電子デバイスであって、前記電源インターフェースは、前記電子デバイスが負荷に電力を供給するように、前記負荷に接続するように構成されており、
前記電流制限保護回路は、電源チップと、前記電源チップに電気的に接続された電流制限回路とを備え、
前記電源チップは、出力ピンとフィードバックピンとを備え、
前記電流制限回路は、電流サンプリング抵抗と、少なくとも1つの電圧変換抵抗と、第1のオペアンプと、三極素子と、第1の分圧抵抗と、第2の分圧抵抗と、ダイオードと、第2のオペアンプとを備え、
前記出力ピンは、前記電流サンプリング抵抗の一端に接続されており、前記第1のオペアンプの負入力端は、第1の電圧変換抵抗の一端に接続されており、前記第1の電圧変換抵抗の他端は、前記電流サンプリング抵抗の前記一端に接続されており、前記第1のオペアンプの正入力端は、第2の電圧変換抵抗の一端に接続されており、前記第2の電圧変換抵抗の他端は、前記電流サンプリング抵抗の他端に接続されており、前記第1のオペアンプの出力端は、前記三極素子のベースに接続されており、前記三極素子のエミッタは、前記第1のオペアンプの前記負入力端に接続されており、前記三極素子のコレクタは、第3の電圧変換抵抗の一端に接続されており、前記第3の電圧変換抵抗の他端は接地されており、
前記第1の分圧抵抗は、前記第2の分圧抵抗に直列に接続されており、前記第1の分圧抵抗の一端は、前記電流サンプリング抵抗の前記他端に接続されており、前記第2の分圧抵抗の一端は、接地されており、
前記第2のオペアンプの正入力端は、前記第2の分圧抵抗の前記他端に接続されており、前記第2のオペアンプの負入力端は、前記第3の電圧変換抵抗の前記一端に接続されており、前記第2のオペアンプの出力端は、前記ダイオードの陽極に接続されており、前記ダイオードの陰極は、前記第2のオペアンプの負入力端および前記フィードバックピンにそれぞれ接続されており、
前記電源チップは、具体的には、第1の入力電圧を第2の電圧に変換し、前記出力ピンを使用して前記第2の電圧を前記電流制限回路に出力するように構成されており、
前記電流制限回路は、具体的には、前記電流サンプリング抵抗を通過する第1の電流を検出し、前記電圧変換抵抗、前記第1のオペアンプ、および前記三極素子を使用して前記第1の電流を第3の電圧に変換し、前記第1の分圧抵抗と前記第2の分圧抵抗とを使用して第1の基準電圧を出力し、前記第3の電圧および前記第1の基準電圧に従ってフィードバック電圧を前記フィードバックピンに出力するように構成されており、
前記電源チップは、さらに、前記フィードバック電圧が第2の基準電圧よりも大きいとき、前記第1の電流が予め設定された値に達するまで前記第2の電圧を低下させるように構成されており、前記第2の基準電圧は、前記電源チップの予め設定された内部電圧である、電子デバイス。
【請求項７】
前記第3の電圧および前記第1の基準電圧に従って前記フィードバック電圧を前記フィードバックピンに出力する構成は、
前記第3の電圧が前記第1の基準電圧と前記ダイオードの正のブレークオーバ電圧との和よりも大きい場合、前記フィードバック電圧は、前記第3の電圧と前記ダイオードの前記正のブレークオーバ電圧との間の差である構成、  または、前記第3の電圧が前記第1の基準電圧と前記ダイオードの正のブレークオーバ電圧との和以下である場合、前記フィードバック電圧は、前記第1の基準電圧である構成、を備える、
請求項５に記載の電子デバイス。
【請求項８】
前記第3の電圧および前記第1の基準電圧に従って前記フィードバック電圧を前記フィードバックピンに出力する構成は、
前記第3の電圧が前記第1の基準電圧よりも大きい場合、前記フィードバック電圧は前記第3の電圧である構成、  または、前記第3の電圧が前記第1の基準電圧以下である場合、前記フィードバック電圧は前記第1の基準電圧である構成、を備える、
請求項6に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、回路分野に関し、特に、電流制限保護回路および電子デバイスに関する。
【背景技術】
【０００２】
スマートフォンおよびタブレットコンピュータなどの携帯用端末を携帯して使用することは便利である。さらに、携帯用端末が多機能化および高効率化に向けて開発されるにつれて、ユーザは、ビデオ視聴、オンライン読書、オンラインゲーム、またはインスタント・メッセージングなど、アクティビティをいつでも実行できる。携帯用端末は、ユーザにますます普及している。携帯用端末の使用上の利便性と比較して、携帯用端末のバッテリ・スタンバイ時間はユーザの要求を満たすことができない。したがって、モバイル充電器などの外部充電機能を備えた電子製品が出現している。デバイスの安全性を確保するために、これらの電子製品は、外部充電中に充電電流に対して適切な電流制限設定を実行する。
【０００３】
図１は、従来技術における電流制限手段の概略構成図である。図１に示されているように、電源チップ11のポスト増幅器に専用のリニア電流制限チップ12を配置して電流制限機能を実現する具体的な原理は、充電電流が設定された電流閾値よりも大きいとき、充電電流が設定された電流閾値に等しくなるまで、リニア電流制限チップ12の導電性インピーダンスを直線的に増加させて充電電流を減少させる。これらにより、充電電流の制限が実行される。
【０００４】
しかしながら、従来技術には以下のような欠点がある。過電流状態では、導電性インピーダンスが上昇したときに発生する熱のために外部充電デバイスによって開始される熱保護が発生し易く、すなわち、経路損失が増加し、外部充電機能が無効にされ、資源が浪費されるため、充電効率が低下する。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明の実施形態は、電流制限保護回路および電子デバイスを提供する。充電電流がリミットを超えたとき、定電圧出力が定電流出力に変更され、充電電流が制限され、資源が削減され、充電効率が向上する。
【０００６】
第1の態様によれば、本発明の実施形態は、電源チップと、電源チップに電気的に接続された電流制限回路とを備える電流制限保護回路を提供し、
電源チップは、出力ピンとフィードバックピンとを備え、
電流制限回路は、電流サンプリング抵抗と、少なくとも1つの電圧変換抵抗と、第1のオペアンプと、三極素子と、第1の分圧抵抗と、第2の分圧抵抗と、ダイオードとを備え、
出力ピンは、電流サンプリング抵抗の一端に接続されており、第1のオペアンプの負入力端は、第1の電圧変換抵抗の一端に接続されており、第1の電圧変換抵抗の他端は、電流サンプリング抵抗の一端に接続されており、第1のオペアンプの正入力端は、第2の電圧変換抵抗の一端に接続されており、第2の電圧変換抵抗の他端は、電流サンプリング抵抗の他端に接続されており、第1のオペアンプの出力端は、三極素子のベースに接続されており、三極素子のエミッタは、第1のオペアンプの負入力端に接続されており、三極素子のコレクタは、第3の電圧変換抵抗の一端に接続されており、第3の電圧変換抵抗の他端は接地されており、
第1の分圧抵抗は、第2の分圧抵抗に直列に接続されており、第1の分圧抵抗の一端は、電流サンプリング抵抗の他端に接続されており、第2の分圧抵抗の一端は、接地されており、
ダイオードの陽極は、第3の電圧変換抵抗の一端に接続されており、ダイオードの陰極は、第2の分圧抵抗の他端とフィードバックピンとにそれぞれ接続されており、
電源チップは、具体的には、第1の入力電圧を第2の電圧に変換し、出力ピンを使用して第2の電圧を電流制限回路に出力するように構成されており、
電流制限回路は、具体的には、電流サンプリング抵抗を通過する第1の電流を検出し、電圧変換抵抗、第1のオペアンプ、および三極素子を使用して第1の電流を第3の電圧に変換し、第1の分圧抵抗と第2の分圧抵抗とを使用して第1の基準電圧を出力し、第3の電圧および第1の基準電圧に従ってフィードバック電圧をフィードバックピンに出力するように構成されており、
電源チップは、さらに、フィードバック電圧が第2の基準電圧よりも大きいとき、第1の電流が予め設定された値に達するまで第2の電圧を低下させるように構成されており、第2の基準電圧は、電源チップの予め設定された内部電圧である。
【０００７】
第1の態様に関して、第1の態様の第1の可能な実施形態において、電流制限回路は第2のオペアンプをさらに含み、電流制限回路は、第2のオペアンプをさらに備え、
ダイオードの陽極は、第3の電圧変換抵抗の一端に接続されており、ダイオードの陰極は、第2の分圧抵抗の他端と対応するフィードバックピンとに個別に接続されており、
第2のオペアンプの正入力端は、第2の分圧抵抗の他端に接続されており、第2のオペアンプの負入力端は、第3の電圧変換抵抗の一端に接続されており、第2のオペアンプの出力端は、ダイオードの陽極に接続されており、ダイオードの陰極は、第2のオペアンプの負入力端およびフィードバックピンにそれぞれ接続されている。
【０００８】
第1の態様に関して、第1の態様の第2の可能な実施形態において、第3の電圧および第1の基準電圧に従ってフィードバック電圧をフィードバックピンに出力する構成は、
第3の電圧が第1の基準電圧とダイオードの正のブレークオーバ電圧との和よりも大きい場合、フィードバック電圧は、第3の電圧とダイオードの正のブレークオーバ電圧との間の差である構成、  または、第3の電圧が第1の基準電圧とダイオードの正のブレークオーバ電圧との和以下である場合、フィードバック電圧は、第1の基準電圧である構成、を備える。
【０００９】
第1の態様の第1の可能な実施形態に関して、第1の態様の第3の可能な実施形態において、第3の電圧および第1の基準電圧に従ってフィードバック電圧をフィードバックピンに出力する構成は、
第3の電圧が第1の基準電圧よりも大きい場合、フィードバック電圧は第3の電圧である構成、  または、第3の電圧が第1の基準電圧以下である場合、フィードバック電圧は第1の基準電圧である構成、を備える。
【００１０】
第2の態様によれば、本発明の実施形態は、電流制限保護回路と、電流制限保護回路に接続された電源インターフェースとを含む電子デバイスを提供し、電源インターフェースは、電子デバイスが負荷に電力を供給するように、負荷に接続するように構成されており、
電流制限保護回路は、電源チップと、電源チップに電気的に接続された電流制限回路とを備え、
電源チップは、出力ピンとフィードバックピンとを備え、
電流制限回路は、電流サンプリング抵抗と、少なくとも1つの電圧変換抵抗と、第1のオペアンプと、三極素子と、第1の分圧抵抗と、第2の分圧抵抗と、ダイオードとを備え、
出力ピンは、電流サンプリング抵抗の一端に接続されており、第1のオペアンプの負入力端は、第1の電圧変換抵抗の一端に接続されており、第1の電圧変換抵抗の他端は、電流サンプリング抵抗の一端に接続されており、第1のオペアンプの正入力端は、第2の電圧変換抵抗の一端に接続されており、第2の電圧変換抵抗の他端は、電流サンプリング抵抗の他端に接続されており、第1のオペアンプの出力端は、三極素子のベースに接続されており、三極素子のエミッタは、第1のオペアンプの負入力端に接続されており、三極素子のコレクタは、第3の電圧変換抵抗の一端に接続されており、第3の電圧変換抵抗の他端は接地されており、
第1の分圧抵抗は、第2の分圧抵抗に直列に接続されており、第1の分圧抵抗の一端は、電流サンプリング抵抗の他端に接続されており、第2の分圧抵抗の一端は、接地されており、
ダイオードの陽極は、第3の電圧変換抵抗の一端に接続されており、ダイオードの陰極は、第2の分圧抵抗の他端とフィードバックピンとにそれぞれ接続されており、
電源チップは、具体的には、第1の入力電圧を第2の電圧に変換し、出力ピンを使用して第2の電圧を電流制限回路に出力するように構成されており、
電流制限回路は、具体的には、電流サンプリング抵抗を通過する第1の電流を検出し、電圧変換抵抗、第1のオペアンプ、および三極素子を使用して第1の電流を第3の電圧に変換し、第1の分圧抵抗と第2の分圧抵抗とを使用して第1の基準電圧を出力し、第3の電圧および第1の基準電圧に従ってフィードバック電圧をフィードバックピンに出力するように構成されており、
電源チップは、さらに、フィードバック電圧が第2の基準電圧よりも大きいとき、第1の電流が予め設定された値に達するまで第2の電圧を低下させるように構成されており、第2の基準電圧は、電源チップの予め設定された内部電圧である。
【００１１】
第2の態様に関して、第2の態様の第1の可能な実施形態において、電流制限回路は第2のオペアンプをさらに含み、
ダイオードの陽極は、第3の電圧変換抵抗の一端に接続されており、ダイオードの陰極は、第2の分圧抵抗の他端と対応するフィードバックピンとに個別に接続されており、
第2のオペアンプの正入力端は、第2の分圧抵抗の他端に接続されており、第2のオペアンプの負入力端は、第3の電圧変換抵抗の一端に接続されており、第2のオペアンプの出力端は、ダイオードの陽極に接続されており、ダイオードの陰極は、第2のオペアンプの負入力端およびフィードバックピンにそれぞれ接続されている。
【００１２】
第2の態様に関して、第2の態様の第2の可能な実施形態において、第3の電圧および第1の基準電圧に従ってフィードバック電圧をフィードバックピンに出力する構成は、
第3の電圧が第1の基準電圧とダイオードの正のブレークオーバ電圧との和よりも大きい場合、フィードバック電圧は、第3の電圧とダイオードの正のブレークオーバ電圧との間の差である構成、  または、第3の電圧が第1の基準電圧とダイオードの正のブレークオーバ電圧との和以下である場合、フィードバック電圧は、第1の基準電圧である構成、を備える。
【００１３】
第2の態様の第1の可能な実施形態に関して、第2の態様の第3の可能な実施形態において、第3の電圧および第1の基準電圧に従ってフィードバック電圧をフィードバックピンに出力する構成は、
第3の電圧が第1の基準電圧よりも大きい場合、フィードバック電圧は第3の電圧である構成、  または、第3の電圧が第1の基準電圧以下である場合、フィードバック電圧は第1の基準電圧である構成、を備える。
【００１４】
本発明の実施形態は、電流制限保護回路及び電子デバイスを提供する。電流制限保護回路は、電源チップと、電源チップに電気的に接続された電流制限回路とを備える。電源チップは、出力ピンとフィードバックピンを備える。電源チップは、第1の入力電圧を第2の電圧に変換し、出力ピンを使用して第2の電圧を電流制限回路に出力する。電流制限回路は、電流サンプリング抵抗を通過する第1の電流を検出し、フィードバックピンにフィードバック電圧を出力する。電源チップは、さらに、フィードバック電圧が第2の基準電圧よりも大きいとき、第1の電流が予め設定された値に達するまで第2の電圧を低下させるように構成されており、第2の基準電圧は、電源チップの予め設定された内部電圧である。本発明の電流制限保護回路によれば、充電電流がリミットを超えたとき、電源チップが出力電圧を低下させて、充電電流を減少させる。したがって、充電電流がリミットを超えたとき、定電圧出力が定電流出力に変更されるので、電流制限の目的が達成され、さらに経路損失による余分な発熱が増加せず、外部充電が持続されることができ、資源が削減され、 充電効率が向上する。
【００１５】
本発明の実施形態における技術的解決手段または従来技術をより明確に説明するために、前記実施形態または従来技術を説明するために必要な添付図面を簡単に説明する。明らかに、以下の説明において添付図面は、本発明のいくつかの実施形態を示しており、当業者は創造的な努力なしにこれらの添付図面から他の図面を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】従来技術における電流制限手段の概略構造図である。
【図２】本発明に係る電流制限保護回路の実施形態1の概略構成図である。
【図３】本発明に係る電流制限保護回路の実施形態2の概略構成図である。
【図４】本発明に係る電子デバイスの実施形態1の概略構成図である。
【発明を実施するための形態】
【００１７】
本発明の実施形態の目的、技術的解決手段、および効果をより明確にするために、本発明の実施形態における技術的解決手段を、本発明の実施形態における添付図面を参照して、以下に明確にかつ完全に説明する。明らかに、説明された実施形態は、本発明の実施形態の一部ではあるが、全てではない。本発明の実施形態に基づいて創作的努力なしに当業者によって得られる他の全ての実施形態は、本発明の保護範囲内に入るものとする。
【００１８】
図2は、本発明に係る電流制限保護回路の実施形態1の概略構成図である。図2に示すように、電流制限保護回路は、電源チップ21と、電源チップ21に電気的に接続された電流制限回路とを含むことができる。
【００１９】
電源チップ21は、出力ピンVOUTとフィードバックピンFBとを備える。
【００２０】
電流制限回路は、電流サンプリング抵抗R6と、少なくとも1つの電圧変換抵抗と、第1のオペアンプU2と、三極素子T1と、第1の分圧抵抗R7と、第2の分圧抵抗R8と、ダイオードD1とを含む。
【００２１】
出力ピンVOUTは、電流サンプリング抵抗R6の一端に接続されている。第1のオペアンプU2の負入力端2は第1の電圧変換抵抗R4の一端に接続されており、第1の電圧変換抵抗R4の他端は電流サンプリング抵抗R6の一端に接続されている。第1のオペアンプU2の正入力端3は第2の電圧変換抵抗R3の一端に接続されており、第2の電圧変換抵抗R3の他端は電流サンプリング抵抗R6の他端に接続されている。第1のオペアンプU2の出力端1は三極素子T1のベースに接続されており、三極素子T1のエミッタは第1のオペアンプU2の負入力端2に接続されており、三極素子T1のコレクタは第3の電圧変換抵抗R5の一端に接続されており、第3の電圧変換抵抗R5の他端は接地されている。
【００２２】
第1の分圧抵抗R7は第2の分圧抵抗R8に直列に接続されており、第1の分圧抵抗R7の一端は電流サンプリング抵抗R6の他端に接続されており、第2の分圧抵抗R8の一端は接地されている。
【００２３】
ダイオードD1の陽極は第3の電圧変換抵抗R5の一端に接続されており、ダイオードD1の陰極は第2の分圧抵抗R8の他端とフィードバックピンFBにそれぞれ接続されている。
【００２４】
電源チップ21は、具体的には、第1の入力電圧Vinを第2の出力電圧Voutに変換し、出力ピンVOUTを使用して第2の出力電圧Voutを電流制限回路に出力するように構成されている。
【００２５】
電流制限回路は、具体的には、電流サンプリング抵抗R6を通過する第1の電流Iを検出し、電圧変換抵抗、第1のオペアンプU2、および三極素子T1を使用して第1の電流Iを第3の電圧Vcovに変換し、第1の分圧抵抗R7および第2の分圧抵抗R8を使用して第1の基準電圧Vthを出力し、第3の電圧Vcovおよび第1の基準電圧Vthに従ってフィードバック電圧FBをフィードバックピンFBに出力するように構成されている。
【００２６】
電源チップは、さらに、フィードバック電圧VFBが第2の基準電圧VFB_thよりも大きいとき、第1の電流Iが予め設定された値に達するまで第2の電圧Voutを低下させるように構成されている。第2の基準電圧VFB_thは、電源チップ21の予め設定された内部電圧である。
【００２７】
この実施形態で提供される電流制限保護回路の動作原理は、以下の通りである。
【００２８】
電源チップ21は、入力電圧を一定出力のために必要な電圧に変換することができ、すなわち、出力ピンVOUTを使用して第1の入力電圧Vinを一定出力のための第2の電圧Voutに変換することができる。この実施形態では、電源チップ21のエネルギー入力源はバッテリVbatである。インダクタL1とコンデンサC1は、電源チップ21と協働して入力電圧を出力電圧へ変換することを実行する。電源チップ21のエネルギー入力源は、バッテリであってもよく、また、他のエネルギー入力源であってもよい、ことに留意すべきである。本発明はこれに限定されるものではない。
【００２９】
電源チップ21は、フィードバックピンFBによって受信されるフィードバック電圧VFBと第2の基準電圧VFB_thとに従って第2の出力電圧Voutをさらに調整することができる。第2の基準電圧VFB_thは、電源チップ21の予め設定された内部電圧である。具体的には、フィードバック電圧VFBが第2の基準電圧VFB_th未満であるとき、電源モジュール21は第2の出力電圧Voutを増加させる。フィードバック電圧VFBが第2の基準電圧VFB_thよりも大きいとき、電源モジュール21は第2の出力電圧Voutを減少させる。フィードバック電圧VFBが第2の基準電圧VFB_thに等しいとき、電源モジュール21は未調整の第2の出力電圧Voutを維持する。これらにより、電源チップ21が安定して動作しているとき、フィードバック電圧VFBは第2の基準電圧VFB_thに等しいことが分かる。
【００３０】
電源チップ21は、第2の電圧Voutを電流制限回路に入力する。電流サンプリング抵抗器6は該抵抗を通過する第1の電流Iを検出し、第1の電流Iは充電電流である。
【００３１】
第1の電圧変換抵抗R4、第2の電圧変換抵抗R3、第3の電圧変換抵抗R5、第1のオペアンプU2、および三極素子T1を使用して第1の電流Iを第3の電圧Vcovに変換する。具体的には、第3の電圧変換抵抗R5の一端の電圧が第3の電圧Vcovである。第1のオペアンプU2の仮想的な短絡によって、第1の電圧変換抵抗R4の一端の電圧と第2の電圧変換抵抗R3の一端の電圧が等しくなることがわかる。第1のオペアンプU2の仮想的な開放回路によって、入力端に電流が流れないことを知ることができ、第2の電圧変換抵抗R3の一端の電圧が電流サンプリング抵抗R6の他端の電圧と等しくなり、すなわち、第1の電圧変換抵抗R4の一端の電圧は、電流サンプリング抵抗R6の他端の電圧と等しくなる。
換言すれば、第1の電圧変換抵抗R4の両端の電圧差は、電流サンプリング抵抗R6の両端の電圧差と等しくなり、すなわち、 IR4*R4=I*R6 となる。第1のオペアンプU2の仮想的な開放回路によって、入力端に電流が流れないことがわかり、第1の電圧変換抵抗R4を通過する電流は、第3の電圧変換抵抗R5を通過する電流にほぼ等しく、すなわち、IR4 = IR5になる。したがって、第3の電圧変換抵抗R5を流れる電流は、IR5 = IR4 =（I×R6）/ R4となり、第3の電圧変換抵抗R5の一端の電圧はVR5 = IR5×R5 =（I * R6 * R5）/ R4となり、すなわち、第3の電圧はVcov = VR5 =（I * R6 * R5）/ R4となる。三極素子T1はオペアンプの負帰還を形成するように構成されており、第2の電圧変換抵抗R3は第1のオペアンプU2の入力端のバイアス電流を補償するように構成されている。
【００３２】
第1の基準電圧Vthは、第1の分圧抵抗R7と第2の分圧抵抗R8を使用して出力される。具体的には、第2の分圧抵抗R8の他端の電圧は第1の基準電圧Vthであり、第1の分圧抵抗R7の一端の電圧がVout_1であり、第1の分圧抵抗R7は第2の分圧抵抗R8に直列に接続されている。したがって、第2の分圧抵抗R8の他端の電圧は、VR8=IR8*R8=(Vout_1*R8)/(R7+R8)となり、すなわち、第1基準電圧はVth=VR8=(Vout_1*R8)/(R7+R8)となる。
【００３３】
フィードバック電圧VFBは、第3の電圧Vcovおよび第1の基準電圧Vthに従ってフィードバックピンFBに出力される。具体的には、ダイオードD1の陰極の電圧は第1の基準電圧Vthであり、ダイオードD1の陽極の電圧は第3の電圧Vcovである。さらに、ダイオードD1の陰極はフィードバックピンFBに接続されており、フィードバック電圧VFBはフィードバックピンFBに出力される。第1の電流Iがリミットを超えないとき、第3の電圧Vcovが第1の基準電圧VthとダイオードD1の正のブレークオーバ電圧VD1との和以下であれば、ダイオードD1は遮断され、フィードバック電圧VFBは第1の基準電圧Vthとなり、すなわちVFB = Vthとなる。この場合、安定した動作状態では電源チップ21は定電圧出力を維持し、フィードバック電圧VFBは、第1の基準電圧Vthであるとともに、第2の基準電圧VFB_thと等しい。第1の電流Iがリミットを超えるとき、第3の電圧Vcovは、第1の基準電圧VthとダイオードD1の正のブレークオーバ電圧VD1との和より大きくなり、ダイオードD1が導通し、フィードバック電圧VFBが第3の電圧Vcovとダイオードの正のブレークオーバ電圧VD1との差となり、すなわちVFB = Vcov-VD1となる。この場合、フィードバック電圧VFBが第2の基準電圧VFB_thより大きく、電源チップ21は、フィードバック電圧VFBが第2の基準電圧VFB_thと等しくなるまで第2の電圧Voutを低下させ、すなわち、VFB_th =VFB=Vcov-VD1=(I*R6*R5/R4)-VD1となり, すなわち、I=(VFB_th +VD1)*R4/(R5*R6) となる。この場合、電源チップ21は定電流を出力し、すなわち、電流がリミットを超えるとき、電源チップ21によって定電圧出力から定電流出力に変更されて、電流制限の目的が達成される。電源チップ21は、出力電圧を動的に調整して電流制限を行うため、充電電流がリミットを超えたとき、出力電圧を低下させて充電電流を減少させるので、経路損失による余分な発熱が増加せず、外部充電が持続されることができ、資源が削減され、充電効率が向上する。
【００３４】
図2に示された電源チップ、バッテリ、抵抗、コンデンサ、およびインダクタのパラメータは単なる例示であることに留意されたい。特定のモデルおよび特定のパラメータは、電源チップおよび製品要件に従って調整することができる。
【００３５】
本発明の本実施形態で提供される電流制限保護回路によれば、バックエンドは負荷に接続されることができ、負荷に電力を供給するように構成される、点に留意すべきである。負荷は、外部負荷であってもよく、または、電子デバイスの内部負荷であってもよい。本発明はこれに限定されるものではない。
【００３６】
本発明のこの実施形態は、電源チップと、電源チップに電気的に接続された電流制限回路とを含む電流制限保護回路を提供する。電源チップは、出力ピンとフィードバックピンとを備える。電源チップは、第1の入力電圧を第2の電圧に変換し、出力ピンを使用して第2の電圧を電流制限回路に出力する。電流制限回路は、電流サンプリング抵抗を通過する第1の電流を検出し、フィードバックピンにフィードバック電圧を出力する。電源チップは、さらに、フィードバック電圧が第2の基準電圧よりも大きいとき、第1の電流が予め設定された値に達するまで第2の電圧を低下させる、ように構成されており、ここで、第2の基準電圧は、電源チップの予め設定された内部電圧である。本発明の本実施形態における電流制限保護回路によれば、充電電流がリミットを超えるとき、電源チップが出力電圧を低下させて、充電電流を減少させる。したがって、充電電流がリミットを超えたとき、定電圧出力が定電流出力に変更されるので、電流制限の目的が達成され、さらに経路損失による余分な発熱が増加せず、外部充電が持続されることができ、資源が削減され、 充電効率が向上する。
【００３７】
図3は、本発明に係る電流保護回路の実施形態2の概略構成図である。実施形態1に基づいて、この実施形態は、電流制限回路の他の実現可能な構成を提供する。図３に示されているように、電流制限保護回路は、電源チップ21と、電源チップ21に電気的に接続された電流制限回路とを備えることができる。
【００３８】
電源チップ21は、出力ピンVOUTとフィードバックピンFBとを備える。
【００３９】
電流制限回路は、電流サンプリング抵抗R6、少なくとも1つの電圧変換抵抗、第1のオペアンプU2、三極素子T1、第1の分圧抵抗R7、第2の分圧抵抗R8、およびダイオードD1を備える。
【００４０】
出力ピンVOUTは、電流サンプリング抵抗R6の一端に接続されている。第1オペアンプU2の負入力端2は第1の電圧変換抵抗R4の一端に接続されており、第1の電圧変換抵抗R4の他端は電流サンプリング抵抗R6の一端に接続されている。第1のオペアンプU2の正入力端3は第2の電圧変換抵抗R3の一端に接続されており、第2の電圧変換抵抗R3の他端は電流サンプリング抵抗R6の他端に接続されている。第1のオペアンプU2の出力端1は、三極素子T1のベースに接続されており、三極素子T1のエミッタは第1のオペアンプU2の負入力端2に接続されており、三極素子T1のコレクタは第3の電圧変換抵抗R5の一端に接続されており、第3の電圧変換抵抗R5の他端は接地されている。
【００４１】
第1の分圧抵抗R7は第2の分圧抵抗R8に直列に接続されており、第1の分圧抵抗R7の一端は電流サンプリング抵抗R6の他端に接続されており、第2の分圧抵抗R8の一端 接地されている。
【００４２】
第2のオペアンプU3の正入力端3は第2の分圧抵抗R8の他端が接続されており、第2のオペアンプU3の負入力端2は第3の電圧変換抵抗R5の一端が接続されており、第2のオペアンプU3の出力端1はダイオードD1の陽極に接続されており、ダイオードD1の陰極は第2のオペアンプU3の負入力端3とフィードバックピンFBにそれぞれ接続されている。
【００４３】
本実施形態における電源チップ21および対応する構成要素の機能は、実施形態1のものと同様であるので、ここでは詳細な説明を省略する。
【００４４】
この実施形態では、電流制限回路は、第2のオペアンプU3をさらに備える。フィードバック電圧VFBは、第3の電圧Vcovおよび第1の基準電圧Vthに従ってフィードバックピンFBに出力される。具体的には、第2のオペアンプU3の正入力端3の電圧が第1の基準電圧Vthであり、第2のオペアンプU3の負入力端2の電圧が第3の電圧Vcovである。さらに、ダイオードD1の陰極がフィードバックピンFBに接続されており、フィードバック電圧VFBがフィードバックピンFBに出力される。第1の電流Iがリミットを超えないとき、第3の電圧Vcovは第1の基準電圧Vth以下であり、すなわち、第2のオペアンプU3の負入力端2の電圧が第2のオペアンプU3の正入力端3の電圧以下であり、従って、ダイオードD1の陰極の電圧VFBは、第2のオペアンプU3の正の入力端3の電圧に等しく、すなわちVFB = Vthである。この場合、安定した動作状態では電源チップ21は定電圧出力を維持し、フィードバック電圧VFBは、第1の基準電圧Vthであり、第2の基準電圧VFB_thと等しい。
【００４５】
第1の電流Iがリミットを超えたとき、第3の電圧Vcovは第1の基準電圧Vthよりも大きく、すなわち、第2のオペアンプU3の負入力端2の電圧は第2のオペアンプU3の正入力端3の電圧よりも大きく、従って、ダイオードD1の陰極の電圧VFBは、第2のオペアンプU3の負入力端2の電圧に等しく、すなわち、VFB = Vcovである。この場合、フィードバック電圧VFBが第2の基準電圧VFB_thより大きく、電源チップ21は、フィードバック電圧VFBが第2の基準電圧VFB_thに等しくなるまで第2の電圧Voutを低下させ、すなわち、VFB_th =VFB=Vcov=(I*R6*R5)/R4となり、すなわり、I=(VFB_th *R4)/(R5*R6)となる。この場合、電源チップ21は定電流を出力し、すなわち、電流がリミットを超えたとき、電源チップ21によって定電圧出力が定電流出力に変更されて、電流制限の目的が達成される。電源チップ21は、出力電圧を動的に調整して電流制限を実行するため、充電電流がリミットを超えたとき、出力電圧を低下させることで充電電流が低減されるため、経路損失による余分な発熱が増加せず、 外部充電が持続されることができ、資源が削減され、充電効率が向上する。
【００４６】
本発明のこの実施形態は、電源チップと、電源チップに電気的に接続された電流制限回路とを備える電流制限保護回路を提供する。電源チップには、出力ピンとフィードバックピンを備える。電源チップは、第1の入力電圧を第2の電圧に変換し、出力ピンを使用して第2の電圧を電流制限回路に出力する。電流制限回路は、電流サンプリング抵抗を通過する第1の電流を検出し、フィードバックピンにフィードバック電圧を出力する。電源チップは、フィードバック電圧が第2の基準電圧よりも大きいとき、第1の電流が設定値に達するまで第2の電圧を低下させるようにさらに構成され、第2の基準電圧は電源チップの予め設定された内部電圧である。本発明のこの実施形態における電流制限保護回路によれば、充電電流がリミットを超えたとき、電源チップが出力電圧を低下させて、充電電流を減少させる。したがって、充電電流がリミットを超えたとき、定電圧出力が定電流出力に変更されるので、電流制限の目的が達成され、さらに経路損失による余分な発熱が増加せず、外部充電が持続されることができ、 資源が削減され、充電効率が向上する。
【００４７】
図4は、本発明に係る電子デバイスの実施形態1の概略構成図である。さらに、図2から図4を参照する。電子デバイス100は、電流制限保護回路101と、電流制限保護回路101に接続された電源インターフェース102とを備えることができる。電源インターフェース102は、負荷200に接続するように構成されており、これにより電子デバイス100が負荷200に電力を供給する。
【００４８】
電流制限保護回路101は、図2に示す電流制限保護回路であってもよい。電流制限保護回路101は、電源チップ21と、電源チップ21に電気的に接続された電流制限回路とを備える。
【００４９】
電源チップ21は、出力ピンVOUTとフィードバックピンFBとを備える。
【００５０】
電流制限回路は、電流サンプリング抵抗R6、少なくとも1つの電圧変換抵抗、第1のオペアンプU2、三極素子T1、第1の分圧抵抗R7、第2の電圧分圧抵抗R8、およびダイオードD1を備える。
【００５１】
出力ピンVOUTは、電流サンプリング抵抗R6の一端に接続されている。第1のオペアンプU2の負入力端2は第1の電圧変換抵抗R4の一端に接続されており、第1の電圧変換抵抗R4の他端は電流サンプリング抵抗R6の一端に接続されている。第1のオペアンプU2の正入力端3は第2の電圧変換抵抗R3の一端に接続されており、第2の電圧変換抵抗R3の他端は電流サンプリング抵抗R6の他端に接続されている。第1のオペアンプU2の出力端1は三極素子T1のベースに接続されており、三極素子T1のエミッタは第1のオペアンプU2の負入力端2に接続されており、三極素子T1のコレクタは第3の電圧変換抵抗R5の一端に接続されており、第3の電圧変換抵抗R5の他端は接地されている。
【００５２】
第1の分圧抵抗R7は第2の分圧抵抗R8に直列に接続されており、第1の分圧抵抗R7の一端は電流サンプリング抵抗R6の他端に接続されており、第2の分圧抵抗R8の一端 接地されている。
【００５３】
ダイオードD1の陽極は第3の電圧変換抵抗R5の一端に接続されており、ダイオードD1の陰極は第2の分圧抵抗R8の他端とフィードバックピンFBとにそれぞれ接続されている。
【００５４】
電源チップ21は、具体的には、第1の入力電圧Vinを第2の電圧Voutに変換し、出力ピンVOUTを使用して第2の電圧Voutを電流制限回路に出力するように構成されている。
【００５５】
電流制限回路は、具体的には、電流サンプリング抵抗R6を通過する第1の電流Iを検出し、電圧変換抵抗、第1のオペアンプU2、および三極素子T1を使用して、第1の電流Iを第3の電圧Vcovに変換し、第1の分圧抵抗R7および第2の分圧抵抗R8を使用して第1の基準電圧Vthを出力し、第3の電圧Vcovおよび第1の基準電圧Vthに従ってフィードバック電圧FBをフィードバックピンFBに出力するように構成されている。
【００５６】
電源チップは、さらに、フィードバック電圧VFBが第2の基準電圧VFB_thよりも大きいとき、第1の電流Iが予め設定された値に達するまで第2の電圧Voutを低下させるように構成されている。第2の基準電圧VFB_thは、電源チップ21の予め設定された内部電圧である。
【００５７】
任意選択的に、第3の電圧Vcovおよび第1の基準電圧Vthに従ってフィードバック電圧VFBをフィードバックピンFBに出力することは、
第3の電圧Vcovが第1の基準電圧VthとダイオードD1の正のブレークオーバ電圧VD1との和より大きい場合、フィードバック電圧は第3の電圧VcovとダイオードD1の正のブレークオーバ電圧VD1との差であり；  または、第3の電圧Vcovが第1の基準電圧VthとダイオードD1の正のブレークオーバ電圧VD1との和以下である場合、フィードバック電圧は第1の基準電圧Vthとなる、ことを含み得る。
【００５８】
任意選択的に、電流制限保護回路101は、図3に示す電流制限保護回路であってもよい。電流制限保護回路101は、第2のオペアンプU2をさらに備え得る。
【００５９】
ダイオードD1の陽極は第3の電圧変換抵抗R5の一端に接続されており、ダイオードD1の陰極は第2の分圧抵抗R8の他端と対応するフィードバックピンFBとに個別に接続されており；
第2のオペアンプU3の正入力端3は第2の分圧抵抗R8の他端に接続されており、第2のオペアンプU3の負入力端2は第3の電圧変換抵抗R5の一端に接続されており、第2のオペアンプU3の出力端1はダイオードD1の陽極に接続されており、ダイオードD1の陰極は第2のオペアンプU3の負入力端3とフィードバックピンFBにそれぞれ接続されている。
【００６０】
任意選択的に、第3の電圧Vcovおよび第1の基準電圧Vthに従ってフィードバック電圧をフィードバックピンに出力することは、
第3の電圧Vcovが第1の基準電圧Vthより大きい場合、フィードバック電圧は第3の電圧Vcovとなり；  または、第3の電圧Vcovが第1の基準電圧Vth以下である場合、フィードバック電圧は第1の基準電圧Vthとなる、ことを含み得る。
【００６１】
電流制限保護回路101の具体的な動作原理および技術的効果は、前述した実施形態と同様であり、その詳細な説明は省略する。
【００６２】
本発明のこの実施形態は、電流制限保護回路と、電流制限保護回路に接続された電源インターフェースとを備える電子デバイスを提供する。電源インターフェースは、電子デバイスが負荷に電力を供給するように、負荷に対して構成されている。電流制限保護回路は、電源チップと、電源チップに電気的に接続された電流制限回路とを備える。電源チップは、出力ピンとフィードバックピンとを備える。電源チップは、第1の入力電圧を第2の電圧に変換し、出力ピンを使用して第2の電圧を電流制限回路に出力する。電流制限回路は、電流サンプリング抵抗を通過する第1の電流を検出し、フィードバックピンにフィードバック電圧を出力する。電源チップは、フィードバック電圧が第2の基準電圧よりも大きいとき、第1の電流が設定値に達するまで第2の電圧を低下させるようにさらに構成されており、第2の基準電圧は電源チップの予め設定された内部電圧である。本発明のこの実施形態で提供された電子デバイスによれば、充電電流がリミットを超えたとき、電源チップが出力電圧を低下させて充電電流を減少させる。したがって、充電電流がリミットを超えるとき、定電圧出力が定電流出力に変更されるので、電流制限の目的が達成され、さらに経路損失による余分な発熱が増加せず、外部充電が持続されることができ、 資源が削減され、充電効率が向上する。
【００６３】
最後に、前述の実施形態は、本発明の技術的解決手段を説明するためのものに過ぎず、本発明を限定するものではないことに留意すべきである。本発明は、前述の実施形態を参照して詳細に説明されているが、当業者であれば、それらの実施形態の技術的解決手段の範囲から逸脱することなく、本発明の前述の実施形態に記載された技術的解決手段を変形することができ、またはその一部または全部の技術的特徴を等価なものに置換することができる。
【符号の説明】
【００６４】
11 電源チップ
12 リニア電流制限チップ
100電子デバイス
101電流制限保護回路
102電源インターフェース
200負荷
【図１】
0006474907.tif 000002
【図２】
0006474907.tif 000003
【図３】
0006474907.tif 000004
【図４】
0006474907.tif 000005