(57)【特許請求の範囲】
【請求項１】
ワイヤレス通信において送信するための波形を生成するための方法であって、
複数のビットを取得することと、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングすることと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行することと、ここで、Ｎ＝８であり、前記トレリスコーディングを実行することは、前記複数のＮ位相シフトキーングコンスタレーションポイントを生成するために、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることを備える、
前記複数のＮ位相シフトキーングコンスタレーションポイントに少なくとも部分的に基づいて、波形の複数のセグメントを生成することと、
前記波形を生成するために、前記複数のセグメント間の１つ以上の境界において少なくとも信号位相領域中で重畳加算を実行することと、
前記波形を送信することと
を備える、方法。
【請求項２】
前記重畳加算を実行することは、前記複数のセグメント間の前記１つ以上の境界において信号位相に窓関数を適用することを備える、請求項１に記載の方法。
【請求項３】
前記波形の前記複数のセグメントを生成することは、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることを備える、請求項１に記載の方法。
【請求項４】
前記波形の前記複数のセグメントを生成することは、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することを備える、請求項３に記載の方法。
【請求項５】
前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することは、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することを備える、請求項４に記載の方法。
【請求項６】
トレリスコーディングを実行することは、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットの前記オフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することをさらに備える、請求項１に記載の方法。
【請求項７】
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、請求項１に記載の方法。
【請求項８】
前記波形をアナログ信号に変換することをさらに備え、前記波形を送信することは、前記アナログ信号を送信することを備える、請求項１に記載の方法。
【請求項９】
前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算を実行することをさらに備える、請求項１に記載の方法。
【請求項１０】
ワイヤレス通信において送信するための波形を生成するための装置であって、
トランシーバと、
ワイヤレスネットワークにおいて信号を前記トランシーバを介して通信するためのバスを介して前記トランシーバと通信可能に結合された少なくとも１つのプロセッサと、
前記バスを介して前記トランシーバおよび／または前記少なくとも１つのプロセッサに通信可能に結合されたメモリとを備え、
前記少なくとも１つのプロセッサは、
複数のビットを取得することと、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングすることと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行することと、ここで、Ｎ＝８であり、前記少なくとも１つのプロセッサは、前記複数のＮ位相シフトキーングコンスタレーションポイントを生成するために、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、少なくとも部分的に、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによって前記トレリスコーディングを実行するように動作可能である、
前記複数のＮ位相シフトキーングコンスタレーションポイントに少なくとも部分的に基づいて、波形の複数のセグメントを生成することと、
前記波形を生成するために、前記複数のセグメント間の１つ以上の境界において少なくとも信号位相領域中で重畳加算を実行することと、
前記トランシーバを介して前記波形を送信することと
を行うように動作可能である、装置。
【請求項１１】
前記少なくとも１つのプロセッサは、前記複数のセグメント間の前記１つ以上の境界において信号位相に窓関数を適用することによって前記重畳加算を実行するように動作可能である、請求項１０に記載の装置。
【請求項１２】
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることよって前記波形の前記複数のセグメントを生成するように動作可能である、請求項１０に記載の装置。
【請求項１３】
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成するように動作可能である、請求項１２に記載の装置。
【請求項１４】
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形するように動作可能である、請求項１３に記載の装置。
【請求項１５】
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットの前記オフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによって、トレリスコーディングを実行するようにさらに動作可能である、請求項１０に記載の装置。
【請求項１６】
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、請求項１０に記載の装置。
【請求項１７】
前記少なくとも１つのプロセッサは、前記波形をアナログ信号に変換するようにさらに動作可能であり、前記少なくとも１つのプロセッサは、前記アナログ信号を送信することによって前記波形を送信するように動作可能である、請求項１０に記載の装置。
【請求項１８】
前記少なくとも１つのプロセッサは、前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算を実行するようにさらに動作可能である、請求項１０に記載の装置。
【請求項１９】
ワイヤレス通信において送信するための波形を生成するための装置であって、
複数のビットを取得するための手段と、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングするための手段と、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行するための手段と、ここで、Ｎ＝８であり、前記トレリスコーディングを実行するための前記手段は、前記複数のＮ位相シフトキーングコンスタレーションポイントを生成するために、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、少なくとも部分的に、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによって前記トレリスコーディングを実行する、
前記複数のＮ位相シフトキーングコンスタレーションポイントに少なくとも部分的に基づいて、波形の複数のセグメントを生成するための手段と、
前記波形を生成するために、前記複数のセグメント間の１つ以上の境界において少なくとも信号位相領域中で重畳加算を実行するための手段と、
前記波形を送信するための手段と
を備える、装置。
【請求項２０】
前記重畳加算を実行するための前記手段は、前記複数のセグメント間の前記１つ以上の境界において信号位相に窓関数を適用することによって前記重畳加算を実行する、請求項１９に記載の装置。
【請求項２１】
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることによって前記波形の前記複数のセグメントを生成する、請求項１９に記載の装置。
【請求項２２】
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成する、請求項２１に記載の装置。
【請求項２３】
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形する、請求項２２に記載の装置。
【請求項２４】
前記トレリスコーディングを実行するための前記手段は、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットの前記オフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによって、トレリスコーディングをさらに実行する、請求項１９に記載の装置。
【請求項２５】
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、請求項１９に記載の装置。
【請求項２６】
前記波形をアナログ信号に変換するための手段をさらに備え、送信するための前記手段は、前記波形を前記アナログ信号として送信する、請求項１９に記載の装置。
【請求項２７】
前記重畳加算を実行するための前記手段は、前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算をさらに実行する、請求項１９に記載の装置。
【請求項２８】
ワイヤレス通信において送信するための波形を生成するためのコンピュータ実行可能なコードを備える非一時的なコンピュータ可読記憶媒体であって、前記コードは、
複数のビットを取得するためのコードと、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングするためのコードと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行するためのコードと、ここで、Ｎ＝８であり、前記トレリスコーディングを実行するための前記コードは、前記複数のＮ位相シフトキーングコンスタレーションポイントを生成するために、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、少なくとも部分的に、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによって前記トレリスコーディングを実行する、
前記複数のＮ位相シフトキーングコンスタレーションポイントに少なくとも部分的に基づいて、波形の複数のセグメントを生成するためのコードと、
前記波形を生成するために、前記複数のセグメント間の１つ以上の境界において少なくとも信号位相領域中で重畳加算を実行するためのコードと、
前記波形を送信するためのコードと
を備える、非一時的なコンピュータ可読記憶媒体。
【請求項２９】
前記重畳加算を実行するための前記コードは、前記複数のセグメント間の前記１つ以上の境界において信号位相に窓関数を適用することによって前記重畳加算を実行する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３０】
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることによって前記波形の前記複数のセグメントを生成する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３１】
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成する、請求項３０に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３２】
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形する、請求項３１に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３３】
前記トレリスコーディングを実行するための前記コードは、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットの前記オフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによってトレリスコーディングをさらに実行する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３４】
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３５】
前記波形をアナログ信号に変換するためのコードをさらに備え、送信するための前記コードは、前記波形を前記アナログ信号として送信する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【請求項３６】
前記重畳加算を実行するための前記コードは、前記パルス成形されたＮ位相シフトキーイングコンスタレーションポイント上の少なくとも信号強度領域中で別の重畳加算をさらに実行する、請求項２８に記載の非一時的なコンピュータ可読記憶媒体。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]  本願は、２０１４年１２月２３日に出願された、「WAVEFORM FOR TRANSMITTING WIRELESS COMMUNICATIONS」と題された、米国仮出願番号第６２／０９６，４０７号、および、２０１５年１２月２２日に出願された、「WAVEFORM FOR TRANSMITTING WIRELESS COMMUNICATIONS」と題された、米国特許出願第１４／９７９，３３２号の利益を主張し、それらの全内容は、参照により本明細書に明示的に組み込まれる。
【背景技術】
【０００２】
[0002]  ワイヤレス通信システムは、電話通信、ビデオ、データ、メッセージング、およびブロードキャストのような、様々な電気通信サービスを提供するために広く展開されている。典型的なワイヤレス通信システムは、利用可能なシステムリソース（例えば、帯域幅、送信電力）を共有することによって複数のユーザとの通信をサポートすることができる多元接続技術を用い得る。そのような多元接続技術の例は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システム、および時分割同期符号分割多元接続（ＴＤ−ＳＣＤＭＡ）システムを含む。
【０００３】
[0003]  これらの多元接続技術は、異なるワイヤレスデバイスが都市、国家、地域、さらには地球規模で通信することを可能にする共通プロトコルを提供するために、様々な電気通信規格において採用されてきた。電気通信規格の一例は、ロングタームエボリューション（ＬＴＥ（登録商標））である。ＬＴＥは、第３世代パートナーシッププロジェクト（３ＧＰＰ（登録商標））によって公表されたユニバーサルモバイル電気通信システム（ＵＭＴＳ）のモバイル規格の拡張セットである。一般的に、ワイヤレス多元接続通信システムは、複数のワイヤレス端末（例えば、ユーザ機器（ＵＥ））のための通信を同時にサポートすることができ、それらの各々は、ダウンリンクまたはアップリンクリソース上で１つ以上の基地局と通信することができる。
【０００４】
[0004]  現在のデバイスは、高いピーク対平均比（peak-to-average ratios）を有する信号を生成することができるアップリンク波形を生成し、それは、無線周波数（ＲＦ）リソースの利用にとって負担となる可能性がある、予測不可能なシンボル干渉をもたらす可能性がある、および／または同様となり得る。
【発明の概要】
【０００５】
[0005]  以下は、１つ以上の態様の基本的な理解を提供するために、そのような態様の簡略化された概要を提示する。この概要は、意図された全ての態様の広範な概観ではなく、全ての態様の重要なまたは決定的な要素を特定することも、任意のまたは全ての態様の範囲を詳細に説明することも意図していない。その唯一の目的は、１つ以上の態様のいくつかの概念を、後に提示されるより詳細な説明への前置きとして、簡略化された形態で提示することである。
【０００６】
[0006]  一例において、ワイヤレス通信において送信するための波形を生成するための方法が提供される。方法は、波形の複数のセグメントを生成することと、複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算（overlap-and-add）を実行することと、波形を送信することを含む。
【０００７】
[0007]  別の例において、ワイヤレス通信において送信するための波形を生成するための装置が提供される。装置は、トランシーバと、ワイヤレスネットワークにおいて信号を通信するためにバスを介してトランシーバと通信可能に結合される少なくとも１つのプロセッサと、バスを介してトランシーバおよび／または少なくとも１つのプロセッサに通信可能に結合されたメモリを含む。少なくとも１つのプロセッサは、波形の複数のセグメントを生成することと、複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行することと、トランシーバを介して波形を送信することを行うように動作可能である。
【０００８】
[0008]  さらに別の例において、ワイヤレス通信において送信するための波形を生成するための装置が提供される。装置は、波形の複数のセグメントを生成するための手段と、複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行するための手段と、波形を送信するための手段を含む。
【０００９】
[0009]  さらなる例において、ワイヤレス通信において送信するための波形を生成するためのコンピュータ実行可能なコードを含むコンピュータ可読記憶媒体が提供される。コードは、波形の複数のセグメントを生成するためのコードと、複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行するためのコードと、波形を送信するためのコードを含む。
【００１０】
[0010]  前述した目的および関連する目的を達成するために、１つ以上の態様は、以下に十分に説明され、特許請求の範囲において具体的に示される特徴を備える。以下の説明および添付図面は、１つ以上の態様のある特定の例示的な特徴を詳細に説明する。しかしながら、これらの特徴は、様々な態様の原理が用いられ得る様々な手法のほんの一部を示すものであり、この説明は、そのような全ての態様およびそれらの同等物を含むことを意図する。
【００１１】
[0011]  本明細書に説明される態様のより完全な理解を可能にするために、次に添付の図面を参照し、そこにおいて、同様の数字を用いて同様の要素が参照される。これらの図面は、本開示を限定するものとして解釈すべきではなく、例示的なものにすぎない。
【図面の簡単な説明】
【００１２】
【図１】[0012]  図１は、本明細書で説明される態様に従って、波形を生成するための例示的なワイヤレス通信システムを例示するブロック図である。
【図２】[0013]  図２は、本明細書で説明される態様に従って、波形を生成するための例示的な方法を表す複数の機能ブロックを備えるフロー図である。
【図３】[0014]  図３は、本明細書で説明される態様に従って、波形を生成するための例示的な方法を表す複数の機能ブロックを備えるフロー図である。
【図４】[0015]  図４は、本明細書で説明される態様に従って、トレリスコーディング（trellis coding）を実行するための一例を例示する図である。
【図５】[0016]  図５は、本明細書で説明される態様に従って、例示的な送信機を概念的に例示するブロック図である。
【図６】[0017]  図６は、本明細書で説明される態様に従って、波形からデータを復号するための例示的な方法を表す複数の機能ブロックを備えるフロー図である。
【図７】[0018]  図７は、本明細書で説明される態様に従って、トレリスデコーディングを実行する一例を例示する図である。
【図８】[0019]  図８は、アクセスネットワークにおける発展型ノードＢおよびユーザ機器の一例を例示する図である。
【詳細な説明】
【００１３】
[0020]  添付の図面に関連して以下に述べられる詳細な説明は、様々な構成の説明として意図したものであり、本明細書に説明される概念が実施され得る唯一の構成を表すように意図したものではない。詳細な説明は、様々な概念の完全な理解を提供する目的で、具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実施され得ることが当業者には明らかになるであろう。いくつかの例では、そのような概念をあいまいにすることを避けるために、周知のコンポーネントがブロック図の形式で示される。さらに、一態様において、コンポーネントは、一般的にはシステムを構成するパーツのうちの１つであると理解され得る、ハードウェアまたはソフトウェアであり得る、および／または他のコンポーネントへ分割され得る。
【００１４】
[0021]  本明細書ではワイヤレス通信を送信するための波形を生成することに関する様々な態様が説明され、ここで、波形は、複数のビットのうちの１つの入力ストリーム、基準信号、または他の定義された信号、等を表す。波形を生成するために、波形の複数のセグメントが生成されることができ、それは、１つ以上のシンボルのシングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボル、直交周波数分割多重化（ＯＦＤＭ）シンボル、等）を含み得る。セグメント間の遷移を円滑にするために、セグメント間の境界において少なくとも位相領域中で重畳加算（overlap-and-add）が実行されることができる。位相領域中で重畳加算を実行することによって、信号の振幅をセグメント間で実質的に一定に保つことができ、それは、信号の他の領域上で重畳加算を実行する場合に比べて、より低いピーク対平均電力比（ＰＡＰＲ）をもたらすことができる。
【００１５】
[0022]  他の例において、入力ストリームが複数のビットに対応する場合、複数のビットがオフセットバイナリ位相シフトキーイング（ＢＰＳＫ）コンスタレーションポイント（offset binary phase shift keying (BPSK) constellation points）にマッピングされる。その後、トレリスコーディングは、少なくとも部分的に、値の１つ以上の先行および／または後行ビットに基づいて所与のビットのために高次位相ＰＳＬコンスタレーションポイントを選択することによって、ＢＰＳＫコンスタレーションポイントから複数の高次位相シフトキーイング（ＰＳＫ）（例えば、Ｎ−ＰＳＫ、ここで、Ｎは２よりも大きい整数である）コンスタレーションポイントを生成するために、ＢＰＳＫコンスタレーションポイント上で実行される。その後、波形は、１つ以上のデバイスに送信するためのＮ−ＰＳＫコンスタレーションポイントに基づいて生成されることができ、それは、ＢＰＳＫコンスタレーションポイントから生成されたものよりも平滑化された波形をさらにもたらす。さらに、波形は、送信のためのアナログ信号に変換する前に、スケーリングされる、電力増幅される、および／またはパルス成形される（pulse-shaped）ことができる。一例において、ビットは、送信のための波形を生成するために、下位層（lower layer）（例えば、物理（ＰＨＹ）層）において、デバイスの上位層（higher layer）（例えば、メディアアクセス制御（ＭＡＣ）、無線リンク制御（ＲＬＣ）、パケットデータコンバージェンスプロトコル（ＰＤＣＰ）またはより高い層）から、受信されることができる。
【００１６】
[0023]  図１−７を参照すると、態様は、本明細書で説明されるアクションまたは機能を実行し得る１つ以上のコンポーネントおよび１つ以上の方法を参照して描かれる。図２、３および６において以下に説明される動作は特定の順序で、および／またはコンポーネントの例によって実行されているとして示されるが、アクションを実行するコンポーネントおよびアクションの順序は、実現に応じて変化され得ると理解されるべきである。さらに、以下のアクションまたは機能は、特別にプログラムされたプロセッサ、特別にプログラムされたソフトウェアまたはコンピュータ可読媒体を実行するプロセッサ、または、説明されるアクションまたは機能を実行することができるハードウェアコンポーネントおよび／またはソフトウェアコンポーネントの任意の他の組み合わせによって実行され得ると理解されるべきである。
【００１７】
[0024]  図１は、例示的な構成に従って、ワイヤレス通信のためのシステム１００を例示する概略図である。システム１００は、信号を受信エンティティ１０４に送信する送信エンティティ１０２を含む。一例において、送信エンティティ１０２は、ワイヤレスネットワークにアクセスするための、発展型ノードＢ（ｅＮＢ）の少なくとも一部分であり得る、またはそれを含み得る、受信エンティティ１０４に信号を送信するユーザ機器（ＵＥ）の少なくとも一部分であり得る、またはそれを含み得る（および／または逆もまた同様）。よって、一例において、送信エンティティ１０２および受信エンティティ１０４は、（例えば、トランシーバ１０６を介して）送信エンティティ１０２によって送信され、（例えば、トランシーバ１５６を介して）受信エンティティ１０４によって受信されることができる、１つ以上の信号１０９を介して通信する１つ以上のチャネルを確立している可能性がある。さらに、１つの送信エンティティ１０２および１つの受信エンティティ１０４が示されているが、複数の送信エンティティ１０２が１つの受信エンティティ１０４と通信することができること、１つの送信エンティティ１０２が複数の受信エンティティ１０４と通信することができること、および／または同様のことが理解されるべきである。さらに、受信エンティティ１０４がまた、一例において、通信を送信するための以下に記載される送信エンティティ１０２の機能を実行するためのコンポーネントを含み得ることが理解されるべきである。
【００１８】
[0025]  一態様において、送信エンティティ１０２は、１つ以上のプロセッサ１０３および／または例えば、１つ以上のバス１０７を介して通信可能に結合され得るメモリ１０５を含み、受信エンティティ１０４との通信を管理するための通信コンポーネントと共に動作し得る、あるいはそれを実現し得る。例えば、通信コンポーネント１１０に関連する様々な動作は、１つ以上のプロセッサ１０３によって実現あるいは実行され、一態様では、単一プロセッサによって実行されることができ、その一方で他の態様では、動作のうちの異なる１つが２つ以上の異なるプロセッサの組み合わせによって実行され得る。例えば、一態様において、１つ以上のプロセッサ１０３は、モデムプロセッサ、またはベースバンドプロセッサ、またはデジタルシグナルプロセッサ、または特定用途向け集積回路（ＡＳＩＣ）、または送信プロセッサ、受信プロセッサ、またはトランシーバ１０６に関連付けられたトランシーバプロセッサのうちのいずれか１つまたはそれらの任意の組合せを含み得る。さらに、例えば、メモリ１０５は、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能なＰＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なＰＲＯＭ（ＥＥＰＲＯＭ（登録商標））、磁気記憶デバイス（例えば、ハードディスク、フロッピー（登録商標）ディスク、磁気ストリップ）、光ディスク（例えば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ））、スマートカード、フラッシュメモリデバイス（例えば、カード、スティック、キードライブ）、レジスタ、リムーバブルディスク、および、コンピュータまたは１つ以上のプロセッサ１０３によってアクセスされ、読み取られ得る命令またはコンピュータ可読コードおよび／またはソフトウェアを記憶するための任意の他の適切な媒体を含むが、それらに限定はされない非一時的なコンピュータ可読媒体であり得る。また、メモリ１０５またはコンピュータ可読記憶媒体は、１つ以上のプロセッサ１０３内に常駐する、１つ以上のプロセッサ１０３の外側にある、１つ以上のプロセッサ１０３を含む複数のエンティティにわたって分布され得る、等。
【００１９】
[0026]  特に、１つ以上のプロセッサ１０３および／またはメモリ１０５は、通信コンポーネント１１０またはそれのサブコンポーネントによって定義されるアクションまたは動作を実行し得る。例えば、１つ以上のプロセッサ１０３および／またはメモリ１０５は、受信エンティティと通信するための上位層からビットの入力ストリームを受信するための入力ストリーム取得コンポーネント１１２によって定義されるアクションまたは動作を実行し得る。一態様において、例えば、入力ストリーム取得コンポーネント１１２は、メモリ１０５に記憶されたコンピュータ可読コードまたは命令および／またはハードウェア（例えば、１つ以上のプロセッサ１０３のうちの１つ以上のプロセッサモジュール）を含み、本明細書で説明される特別に構成された入力ストリーム取得動作を実行するように１つ以上のプロセッサ１０３のうちの少なくとも１つによって実行可能である。さらに、例えば、１つ以上のプロセッサ１０３および／またはメモリ１０５は、ビットの入力ストリームに基づいて受信エンティティに信号を送信するための波形を生成するための波形生成コンポーネント１１４によって定義されるアクションまたは動作を実行し得る。一態様において、例えば、波形生成コンポーネント１１４は、メモリ１０５に記憶されたコンピュータ可読コードまたは命令および／またはハードウェア（例えば、１つ以上のプロセッサ１０３のうちの１つ以上のプロセッサモジュール）を含み、本明細書で説明される特別に構成された波形生成動作を実行するように１つ以上のプロセッサ１０３のうちの少なくとも１つによって実行可能である。
【００２０】
[0027]  さらに、例えば、１つ以上のプロセッサ１０３および／またはメモリ１０５は、所定のシンボルにおけるオフセットＢＰＳＫコンスタレーションポイントにビットの入力ストリームをマッピングするためのオプションのＢＰＳＫマッピングコンポーネント１１６によって定義されるアクションまたは動作をオプションとして実行し得る。一態様において、例えば、ＢＰＳＫマッピングコンポーネント１１６は、メモリ１０５に記憶されたコンピュータ可読コードまたは命令および／またはハードウェア（例えば、１つ以上のプロセッサ１０３のうちの１つ以上のプロセッサモジュール）を含み、本明細書で説明される特別に構成されたＢＰＳＫマッピング動作を実行するように１つ以上のプロセッサ１０３のうちの少なくとも１つによって実行可能である。さらに、例えば、１つ以上のプロセッサ１０３および／またはメモリ１０５は、Ｎ−ＰＳＫコンスタレーションポイントを生成するためにオフセットＢＰＳＫコンスタレーションポイント上でトレリスコーディングを実行するためのオプションのトレリスコーディングコンポーネント１１８によって定義されるアクションまたは動作をオプションとして実行し、ここで、Ｎは、２よりも大きい整数である。一態様において、例えば、トレリスコーディングコンポーネント１１８は、メモリ１０５に記憶されたコンピュータ可読コードまたは命令および／またはハードウェア（例えば、１つ以上のプロセッサ１０３のうちの１つ以上のプロセッサモジュール）を含み、本明細書で説明される特別に構成されたトレリスコーディング動作を実行するように１つ以上のプロセッサ１０３のうちの少なくとも１つによって実行可能である。さらに、例えば、１つ以上のプロセッサ１０３および／またはメモリ１０５は、１つ以上のセグメント間の遷移を円滑にするために入力ストリームの１つ以上のセグメントに対して重畳加算演算（operation）を実行するためのオプションの重畳加算コンポーネント１１９によって定義されるアクションまたは動作をオプションとして実行し得る。一態様において、例えば、重畳加算コンポーネント１１９は、メモリ１０５に記憶されたコンピュータ可読コードまたは命令および／またはハードウェア（例えば、１つ以上のプロセッサ１０３のうちの１つ以上のプロセッサモジュール）を含み、本明細書で説明される特別に構成された重畳加算演算を実行するように１つ以上のプロセッサ１０３のうちの少なくとも１つによって実行可能である。
【００２１】
[0028]  同様に、一態様において、受信エンティティ１０４は、例えば、１つ以上のバス１５７を介して通信可能に結合され得るメモリ１５５および／または１つ以上のプロセッサ１０３を含み、送信エンティティ１０２との通信を管理するための通信コンポーネントと共に動作し得る、あるいはそれを実現し得る。例えば、通信コンポーネント１２０に関連する様々な機能は、１つ以上のプロセッサ１５３によって実現あるいは実行され、一態様では、単一プロセッサによって実行されることができ、その一方で他の態様では、上述したように、機能のうちの異なる１つが２つ以上の異なるプロセッサの組み合わせによって実行され得る。一例において、１つ以上のプロセッサ１５３および／またはメモリ１５５は、送信エンティティ１０２の１つ以上のプロセッサ１０３および／またはメモリ１０５に関して上記例において説明されたように構成され得ることが理解されるべきである。
【００２２】
[0029]  一例において、１つ以上のプロセッサ１５３および／またはメモリ１５５は、通信コンポーネント１２０またはそれのサブコンポーネントによって定義されるアクションまたは動作を実行し得る。例えば、１つ以上のプロセッサ１５３および／またはメモリ１５５は、送信エンティティ１０２から受信された信号からのデータストリームを取得するためのデータストリーム取得コンポーネント１２２によって定義されるアクションまたは動作を実行し、それは、処理のために上位層に提供されることができる。一態様において、例えば、データストリーム取得コンポーネント１２２は、メモリ１５５に記憶されたコンピュータ可読コードまたは命令および／またはハードウェア（例えば、１つ以上のプロセッサ１５３のうちの１つ以上のプロセッサモジュール）を含み、本明細書で説明される特別に構成されたデータストリーム取得動作を実行するように１つ以上のプロセッサ１５３のうちの少なくとも１つによって実行可能である。さらに、例えば、１つ以上のプロセッサ１５３および／またはメモリ１５５は、復調された信号における複数のＮ−ＰＳＫコンスタレーションポイントから複数のオフセットＢＰＳＫコンスタレーションポイントを生成するために送信エンティティ１０２から受信された復調された信号に対してトレリスデコーディングを実行するためのオプションのトレリスデコーディングコンポーネント１２４によって定義されるアクションまたは動作を実行し得る。一態様において、例えば、トレリスデコーディングコンポーネント１２４は、メモリ１５５に記憶されたコンピュータ可読コードまたは命令および／またはハードウェア（例えば、１つ以上のプロセッサ１５３のうちの１つ以上のプロセッサモジュール）を含み、本明細書で説明される特別に構成されたトレリスコーディング動作を実行するように１つ以上のプロセッサ１５３のうちの少なくとも１つによって実行可能である。さらに、例えば、１つ以上のプロセッサ１５３および／またはメモリ１５５は、受信された信号のビットのストリーム中の複数のビットを生成するためにオフセットＢＰＳＫコンスタレーションポイントをデマッピングするためのオプションのＢＰＳＫデマッピングコンポーネント１２６によって定義されるアクションまたは動作を実行し得る。一態様において、例えば、ＢＰＳＫデマッピングコンポーネント１２６は、メモリ１５５に記憶されたコンピュータ可読コードまたは命令および／またはハードウェア（例えば、１つ以上のプロセッサ１５３のうちの１つ以上のプロセッサモジュール）を含み、本明細書で説明される特別に構成されたＢＰＳＫデマッピング動作を実行するように１つ以上のプロセッサ１５３のうちの少なくとも１つによって実行可能である。
【００２３】
[0030]  トランシーバ１０６、１５６は、１つ以上のアンテナ、ＲＦフロントエンド、１つ以上の送信機、および１つ以上の受信機を通してワイヤレス信号を送信および受信するように構成され得ることが理解されるべきである。一態様において、トランシーバ１０６、１５６は、送信エンティティ１０２および受信エンティティ１０４がある特定の周波数で通信することができるように、特定の周波数で動作するようにチューニングされ得る。一態様において、信号１０９を通信するための構成、通信プロトコル、等に基づいて特定の周波数および電力レベルで動作するよう、１つ以上のプロセッサ１０３はトランシーバ１０６を構成し得る、および／または１つ以上のプロセッサ１５３はトランシーバ１５６を構成し得る。
【００２４】
[0031]  一態様において、トランシーバ１０６、１５６は、例えば、トランシーバ１０６、１５６を使用して送信および受信されたデジタルデータを処理するために、（例えば、図示されていないマルチバンド−マルチモードモデムを使用して）複数の帯域において動作することができる。一態様において、トランシーバ１０６、１５６は、マルチバンドであることができ、特定の通信プロトコルのための複数の周波数帯域をサポートするように構成されることができる。一態様において、トランシーバ１０６、１５６は、複数のオペレーティングネットワーク（operating networks）および通信プロトコルをサポートするように構成されることができる。よって、例えば、トランシーバ１０６、１５６は、特定のモデム構成に基づいて信号の送信および／または受信を可能にし得る。
【００２５】
[0032]  送信エンティティ１０２または受信エンティティ１０４がＵＥである場合、ＵＥは、例えば、スマートフォン、セルラ電話、携帯電話、ラップトップコンピュータ、タブレットコンピュータ、または腕時計、携帯情報端末、パーソナルモニタリングデバイス、マシンモニタリングデバイス、マシンツーマシン通信デバイス、等、別のデバイス（例えば、コンピュータに接続されたモデム）にテザリングされた、スタンドアロンデバイスであることができる他のポータブルネットワーク化されたデバイスのような任意のタイプの移動体デバイスを備え得るが、それらに限定されない。加えて、ＵＥはまた、当業者によって、モバイル局、加入者局、モバイルユニット、加入者ユニット、ワイヤレスユニット、リモートユニット、モバイルデバイス、モバイル通信デバイス、ワイヤレスデバイス、ワイヤレス通信デバイス、リモートデバイス、モバイル加入者局、アクセス端末、モバイル端末、ワイヤレス端末、リモート端末、ハンドセット、端末、ユーザエージェント、モバイルクライアント、クライアント、または何らかの他の適切な専門用語で称され得る。一般に、ＵＥは、持ち運び可能であると考えられるのに十分に軽量かつ小型であり、本明細書で説明される１つ以上のオーバージエアー（ＯＴＡ：over-the-air）通信プロトコルを使用するＯＴＡ通信リンクを介して、ワイヤレスに通信するように構成され得る。さらに、いくつかの例では、ＵＥは、複数の別個の加入者、複数の無線リンク、および／または同様のものを介した複数の別個のネットワーク上で通信を容易にするように構成され得る。
【００２６】
[0033]  さらに、送信エンティティ１０２または受信エンティティ１０４がネットワークエンティティである場合、ネットワークエンティティは、基地局（ＢＳ）、ノードＢ、ｅノードＢ（ｅＮＢ）、リレー、ピアツーピアデバイス、認証、認可、アカウンティング（ＡＡＡ）サーバ、移動交換局（ＭＳＣ）、移動管理エンティティ（ＭＭＥ）、無線ネットワークコントローラ（ＲＮＣ）、小さなセル、等を含めて、マクロセル、アクセスポイントのような１つ以上の任意のタイプのネットワークモジュールを備え得る。本明細書で使用される場合、用語「小さなセル」は、アクセスポイントまたはアクセスポイントの対応するカバレッジエリアを指し、ここで、このケースにおけるアクセスポイントは、例えば、マクロセルまたはマクロネットワークアクセスポイントのカバレッジエリアまたは送信電力と比べて、比較的小さいカバレッジまたは比較的低い送信電力を有する。例えば、マクロセルは、例えば、半径数キロメートルのような、比較的大きい地理的エリアをカバーし得るが、それに限定されない。対照的に、小さなセルは、例えば、家庭（home）、ビル、またはビルのフロアのような、比較的狭い地理的エリアをカバーし得るが、それに限定されない。よって、小さなセルは、例えば、ＢＳ、アクセスポイント、フェムトノード、フェムトセル、ピコセル、マイクロノード、ノードＢ、ｅＮＢ、ホームノードＢ（ＨＮＢ）、ホーム発展型ノードＢ（ＨｅＮＢ）のような、装置を含み得るが、それに限定されない。従って、本明細書で使用されるような用語「小さなセル」は、マクロセルと比較して、比較的低い送信電力および／または比較的狭いカバレッジエリアのセルを指す。さらに、ネットワークエンティティは、ワイヤレスおよび／またはコアネットワークの１つ以上の他のネットワークエンティティと通信し得る。
【００２７】
[0034]  さらに、システム１００は、ワイドエリアネットワーク（ＷＡＮ）、ワイヤレスネットワーク（例えば、８０２. １１またはセルラネットワーク）、公衆交換電話ネットワーク（ＰＳＴＮ）ネットワーク、アドホックネットワーク、パーソナルエリアネットワーク（例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標））、または、ネットワークプロトコルおよびネットワークタイプの他の組み合わせまたは置換（permutations）のような、任意のネットワークタイプを含み得るが、それに限定されない。そのようなネットワーク（複数を含む）は、単一のローカルエリアネットワーク（ＬＡＮ）またはワイドエリアネットワーク（ＷＡＮ）、または、インターネットのような、ＬＡＮまたはＷＡＮの組み合わせを含み得る。そのようなネットワークは、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ（登録商標））システムを備え、この規格に従って、１つ以上のＵＥと通信し得る。当業者は、本明細書で説明される様々な態様が他の電気通信システム、ネットワークアーキテクチャ、および通信規格に拡大され得ることを容易に認識するであろう。例として、様々な態様は、時分割同期符号分割多元接続（ＴＤ−ＳＣＤＭＡ）、高速ダウンリンクパケット接続（ＨＳＤＰＡ）、高速アップリンクパケット接続（ＨＳＵＰＡ）、高速パケット接続プラス（ＨＳＰＡ＋）、および時分割ＣＤＭＡ（ＴＤ−ＣＤＭＡ）のような、他のユニバーサルモバイル電気通信システム（ＵＭＴＳ）システムに拡大され得る。様々な態様はまた、（周波数分割二重（ＦＤＤ）、時分割二重（ＴＤＤ）、または両方のモードにおける）ロングタームエボリューション（ＬＴＥ）、（ＦＤＤ、ＴＤＤ、または両方のモードにおける）ＬＴＥ−アドバンスト（ＬＴＥ−Ａ）、ＣＤＭＡ ２０００、エボリューションデータオプティマイズド（ＥＶ−ＤＯ）、ウルトラモバイルブロードバンド（ＵＭＢ）、アメリカ電気電子通信学会（ＩＥＥＥ）８０２. １１（Ｗｉ−Ｆｉ）、ＩＥＥＥ ８０２. １６（ＷｉＭＡＸ（登録商標））、ＩＥＥＥ８０２. ２０、ウルトラワイドバンド（ＵＷＢ）、Ｂｌｕｅｔｏｏｔｈ、および／または他の適切なシステムを用いるシステムに拡大され得る。用いられる実際の電気通信規格、ネットワークアーキテクチャ、および／または通信規格は、システムに課された全体的な設計制約および特定のアプリケーションに依存するだろう。ネットワーク（複数を含む）に結合される様々なデバイス（例えば、送信エンティティ１０２および／または受信エンティティ１０４）が、１つ以上のワイヤードまたはワイヤレス接続を介してコアネットワークに結合され得る。
【００２８】
[0035]  図２は、ワイヤレス通信における波形をＵＥが生成するための例示的な方法２００を例示する。方法２００は、ブロック２０２において、波形の複数のセグメントを生成することを含む。一態様において、波形生成コンポーネント１１４は、例えば、プロセッサ（複数を含む）１０３および／またはメモリ１０５と連携して、波形の複数のセグメントを生成することができる。例えば、入力ストリーム取得コンポーネント１１２は、波形が生成されるべき入力ストリームを受信することができ、波形生成コンポーネント１１４は、入力ストリームに基づいて波形の、連続したセグメントであり得る、１つ以上のセグメントを生成することができる。
【００２９】
[0036]  一例において、セグメントは、一連の連続的なシンボル（例えば、ＳＣ−ＦＤＭシンボル、ＯＦＤＭシンボル、等）に対応し得る。いくつかの例において、入力ストリームは、本明細書でさらに説明されるように、上位層から受信されたデータの複数のビットに対応し、波形生成コンポーネント１１４は、データビットに基づいて１つ以上のシンボルとして１つ以上のセグメントを生成することができる。同様に、一例において、入力ストリームは、基準信号（例えば、パイロット信号、同期信号、等）または他の定義された信号に対応し、波形生成コンポーネント１１４は、基準信号または他の信号に対応する１つ以上のシンボルとして１つ以上のセグメントを生成することができる。一例において、波形生成コンポーネント１１４は、ワイヤレス通信における信号として送信されるべき任意のタイプの入力ストリームに基づいて波形の１つ以上のセグメントを生成し得る。
【００３０】
[0037]  １つ以上のセグメント（例えば、シンボル）が波形を生成するために連続したセグメントとして組み合わされる場合、１つ以上のセグメントの各々が組み合わされる境界において、これらセグメントが独立して処理されるときに、不連続性があり得る。これに関連して、例えば、方法２００は、ブロック２０４において、複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行することを含み得る。一態様において、重畳加算コンポーネント１１９は、例えば、プロセッサ（複数を含む）１１３および／またはメモリ１０５と連携して、複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行することができる。位相領域中で重畳加算を実行することによって、ほぼ一定の振幅プロパティが維持されることができ、それは、低ＰＡＰＲを獲得すること（またはＰＡＰＲの大幅な増加を少なくとも防ぐこと）ができる。
【００３１】
[0038]  例えば、重畳加算コンポーネント１１９は、連続したセグメント間の時間分離を減らすこと、または、（例えば、サイクリックプリフィックスを伴う）１つまたは両方のセグメントの冗長拡張のいずれかによって、入力ストリームの２つの連続したセグメント間のオーバーラップの期間を作成することで重畳加算を実行することができる。オーバーラップの期間は、セグメントの持続時間と比べて短くなり得る。重畳加算コンポーネント１１９は、オーバーラップの期間に窓関数を適用することができる。波形を生成する際に１つのセグメントから次のセグメントへの円滑な遷移を容易にするために、同じまたは同様の時間に第２のセグメントに適用された窓関数が上昇（rise）（例えば、開始）し得る間に、第１のオーバーラップされたセグメントに適用された窓関数がロールオフ（roll off）（例えば、終了）し得る。適切な窓関数は、例えば、二乗余弦または平方根二乗余弦を含み得る。重畳加算コンポーネント１１９は、本明細書で説明されるワイヤレス通信を送信するための波形を生成することに関連する様々な態様と共にそのような重畳加算関数を有利に適用することができる。位相領域中で重畳加算を実行した場合、例えば、窓関数は信号位相に適用される。
【００３２】
[0039]  重畳加算関数の既存の実現では、窓関数は、実数値または複素数値信号への実数スケーリングとして適用されるが、重畳加算コンポーネント１１９は、例えば、著しく低いピーク対平均電力比値を保持するために信号位相に窓関数を適用し得る。よって、例えば、窓関数の後の信号は、オーバーラップされたサンプル、またはオーバーラップされたサンプルの適切な平均のいずれかとほぼ同じ振幅を有し、その一方で、説明されたように、窓関数の後の信号の位相は、オーバーラップされた信号の位相の加重平均（weighted average）であり得る。重畳加算コンポーネント１１９は、結合重み（combining weights）を決定するために、これに関しては窓関数を使用し得る。
【００３３】
[0040]  別の例において、重畳加算コンポーネント１１９は、オーバーラップされた信号の位相およびオーバーラップされた信号の信号強度領域および／または信号振幅領域に独立して重畳加算窓関数を適用し得る。振幅／強度および位相に適用された窓関数は、同じまたは異なり得る。
【００３４】
[0041]  方法２００はまた、ブロック２０６において、波形を送信することを含み得る。一態様において、通信コンポーネント１１０は、例えば、プロセッサ（複数を含む）１０３、メモリ１０５、および／またはトランシーバ１０６と連携して、生成されると波形を送信することができる。例えば、本明細書でさらに説明されるように、これは、波形をアナログ信号に変換し、そのアナログ信号を無線周波数（ＲＦ）コンポーネントを使用して送信することを含み得る。
【００３５】
[0042]  図３は、１つ以上のワイヤレスデバイスへの送信のためのビットの入力ストリームのための波形を、例えば、送信エンティティが、生成するための例示的な方法３００を例示する。方法３００は、ブロック３０２において、信号で送信するための複数のビットを取得することを含む。一態様において、入力ストリーム取得コンポーネント１１２は、例えば、プロセッサ（複数を含む）１０３および／またはメモリ１０５と連携して、信号で送信するための複数のビットを取得することができる。例えば、入力ストリーム取得コンポーネント１１２は、通信スタック内の下位層（例えば、ＰＨＹ層）における複数のビットに対応する波形に基づいて、信号で送信するための層のためのデータユニット（例えば、ＭＡＣプロトコルデータユニット（ＰＤＵ））に対応するものとして、ＭＡＣ層またはより高い層のような、上位層から複数のビットを取得することができる。
【００３６】
[0043]  方法３００はまた、ブロック３０４において、複数のオフセットＢＰＳＫコンスタレーションポイントに複数のビットをマッピングすることを含む。一態様において、ＢＰＳＫマッピングコンポーネント１１６は、例えば、プロセッサ（複数を含む）１０３および／またはメモリ１０５と連携して、複数のオフセットＢＰＳＫコンスタレーションポイントに複数のビットをマッピングすることができる。一例は、図４に図示され、ここで、シンボルインデックスごとに、２つのオフセットＢＰＳＫ（ＯＢＰＳＫ）コンスタレーションポイントのうちの１つがビット値に基づいて対応するデータを表すように選択される。例えば、シンボルインデックスｎ−１について、コンスタレーションポイント４０２および４０４のうちの１つが（例えば、シンボルのためのビット値が０であるか１であるかに基づいて）ビットデータを表すように選択される。この例において、コンスタレーションポイント４０２は、ＢＰＳＫマッピングコンポーネント１１６によって選択される。次のシンボル、ｎ、について、オフセットＢＰＳＫにおける２つの利用可能なコンスタレーションポイントは、同じコンスタレーションポイントが連続したシンボルのために選択されることができないように、コンスタレーションに対して変更される。したがって、２つコンスタレーションポイント４０６および４０８は、データのためのビット値に基づく選択に利用可能であり、シンボルｎでは、ＢＰＳＫマッピングコンポーネント１１６は、図示された例においてコンスタレーションポイント４０８を選択する。後続のシンボルｎ＋１では、オフセットＢＰＳＫにおける２つの利用可能なコンスタレーションポイントは、再度変更される（そして、シンボルｎ−１の場合と同じである）。ＢＰＳＫマッピングコンポーネント１１６は、図示された例において、このシンボルではコンスタレーション４１０を、シンボルｎ＋２ではコンスタレーションポイント４１２を、シンボルｎ＋３ではコンスタレーションポイント４１４を選択する。一連の選択されたオフセットＢＰＳＫコンスタレーションポイントは、送信のためのコンスタレーションポイントを表す波形を生成するために使用されることができ、それは、本明細書で説明されるように、ＢＰＳＫコンスタレーションポイントによって表されるデータを決定するために受信エンティティによって復号されることができることが理解されるべきである。
【００３７】
[0044]  方法３００はまた、ブロック３０６において、複数のＮ−ＰＳＫコンスタレーションポイントを生成するために複数のオフセットＢＰＳＫコンスタレーションポイント上でトレリスコーディングを実行することを含む。一態様において、トレリスコーディングコンポーネント１１８は、例えば、プロセッサ（複数を含む）１０３および／またはメモリ１０５と連携して、複数のＮ−ＰＳＫコンスタレーションポイントを生成するために複数のオフセットＢＰＳＫコンスタレーションポイント上でトレリスコーディングを実行することができる。以下にさらに説明されるように、トレリスコーディングコンポーネント１１８は、３つの可能なＮ−ＰＳＫコンスタレーションポイントのうちの１つに複数のＢＰＳＫコンスタレーションポイントの各々をマッピングすることによってトレリスコーディングを実行することができ、ここで、３つの可能なＮ−ＰＳＫコンスタレーションポイントのうちの１つの選択は、３つの連続したＢＰＳＫコンスタレーションポイント（例えば、入力ビットに対応する入力ＢＰＳＫコンスタレーションポイント、先行入力ビットに対応する先行ＢＰＳＫコンスタレーションポイント、および後続入力ビットに対応する後続ＢＰＳＫコンスタレーションポイント）に少なくとも部分的に基づく。一例は、図４に図示され、ここで、シンボルインデックスｎごとに、ＢＰＳＫコンスタレーションポイントが複数の追加のＢＰＳＫコンスタレーションポイントのうちの１つ（例えば、図４ではＮ＝８である、Ｎ個のＢＰＳＫコンスタレーションポイントのうちの１つ）にマッピングされる。例えば、所定のシンボルインデックスについて、トレリスコーディングコンポーネント１１８は、先行および後続シンボルにおけるＢＰＳＫコンスタレーションポイントに基づいて（例えば、シンボルｍ−１およびｍ＋１に対してＸｍ−１およびＸｍ＋１とそれぞれ表される先行／後続ビット入力値に基づいて）、次または以前のＮ−ＰＳＫコンスタレーションポイントにＢＰＳＫコンスタレーションポイントを移動すること、またはＢＰＳＫコンスタレーションポイント、シンボルｍ＝ｎに対してＸｍと表される、を維持することのいずれかによって出力シンボル（シンボルｍに対してＹｍと表される）を決定する。
【００３８】
[0045]  特定の例において、トレリスコーディングコンポーネント１１８は、トレリスコーディングにおいてＮ−ＰＳＫコンスタレーションポイントとして入力ＢＰＳＫコンスタレーションポイントを維持することができ、ここで、入力ＢＰＳＫコンスタレーションポイントに先行する先行ＢＰＳＫコンスタレーションポイント（例えば、以前のＢＰＳＫコンスタレーションポイント）は、入力ＢＰＳＫコンスタレーションポイントに後続する後続ＢＰＳＫコンスタレーションポイント（例えば、次のシンボルにおけるＢＰＳＫコンスタレーションポイント）と、コンスタレーションにおいて同じポイントではない（例えば、それと同じ値を有さない）。この例において、トレリスコーディングコンポーネント１１８は、トレリスコーディングにおいて入力ＢＰＳＫコンスタレーションポイントに対して異なるＮ−ＰＳＫコンスタレーションポイントを選択することができ、ここで、入力ＢＰＳＫコンスタレーションポイントに先行する先行ＢＰＳＫコンスタレーションポイントが、入力ＢＰＳＫコンスタレーションポイントに後続する後続ＢＰＳＫコンスタレーションポイントとコンスタレーションにおいて同じポイントである（例えば、それと同じ値を有する）。例えば、この例において異なるＮ−ＰＳＫコンスタレーションポイントは、入力ＢＰＳＫコンスタレーションポイントと先行／後続ＢＰＳＫコンスタレーションポイントとの間のＮ−ＰＳＫコンスタレーションポイントであることができる。
【００３９】
[0046]  よって、例えば、シンボルｎにおいて、トレリスコーディングコンポーネント１１８は、シンボルｎ−１およびｎ＋１におけるオフセットＢＰＳＫコンスタレーションポイント４０２および４１０が、それぞれ異なるため、トレリスコーディングされたＮ−ＰＳＫコンスタレーションポイント４２０のためにオフセットＢＰＳＫコンスタレーションポイント４０８を維持する。シンボルｎ＋１において、トレリスコーディングコンポーネント１１８は、シンボルｎおよびｎ＋２におけるオフセットＢＰＳＫコンスタレーションポイント４０８および４１２が、それぞれ同じであるため、オフセットＢＰＳＫコンスタレーションポイント４１０をトレリスコーディングされたＮ−ＰＳＫコンスタレーションポイント４２２にシフトする。この例において、トレリスコーディングコンポーネント１１８は、コンスタレーションにおいてＢＰＳＫコンスタレーションポイント４０８および４１２により近い１つのポイントであるトレリスコーディングされたＮ−ＰＳＫコンスタレーションポイント４２２にシフトする。シンボルｎ＋２において、トレリスコーディングコンポーネント１１８は、シンボルｎ＋１およびｎ＋３におけるオフセットＢＰＳＫコンスタレーションポイント４１０および４１４が、それぞれ同じであるため、オフセットＢＰＳＫコンスタレーションポイント４１２をトレリスコーディングされたＮ−ＰＳＫコンスタレーションポイント４２４にシフトする。この例において、トレリスコーディングコンポーネント１１８は、ＢＰＳＫコンスタレーションポイント４１０および４１４により近い１つのポイントであるトレリスコーディングされたＮ−ＰＳＫコンスタレーションポイント４２４にシフトする。シンボルｎ＋３において、トレリスコーディングコンポーネント１１８は、シンボルｎ＋２およびｎ＋４におけるオフセットＢＰＳＫコンスタレーションポイント４１２および４１６が、それぞれ異なるため、トレリスコーディングされたＮ−ＰＳＫコンスタレーションポイント４２６のためにオフセットＢＰＳＫコンスタレーションポイント４１４を維持する。トレリスコーディングされた８−ＰＳＫコンスタレーションポイントから波形を生成することは、オフセットＢＰＳＫを使用することよりもより円滑な波形をもたらすことができ、それは、結果として生じる信号のピークを最小限にする（よって、ピーク対平均比を最小限にする）。さらに、トレリスコーディングに対して８−ＰＳＫが明確に描写されているが、実質的には、任意のＮ−ＰＳＫの値が、所望のピーク対平均比とオフセットＢＰＳＫをＮ−ＰＳＫに変換することの処理効率とのバランスを取るために使用され得ることが理解されるべきである。
【００４０】
[0047]  さらに、トレリスコーディングを実行する際の特定の例において、トレリスコーディングコンポーネント１１８は、所定のＳＣ−ＦＤＭシンボル内で円形テールバイティングエンコーディング（circular tail-biting encoding）を使用し得る。この特定の例において、（例えば、ＳＣ−ＦＤＭシンボルにおける）最後のビットに対応するトレリスコーディングされたＮ−ＰＳＫの最後のコンスタレーションポイントを決定するために、トレリスコーディングコンポーネント１１８は、ｎ＋１コンスタレーションポイント（および／または、より多くのオフセットＢＰＳＫコンスタレーションポイントがＮの他の値のためにトレリスコーディングに使用される場合、さらなるコンスタレーションポイント）として第１のビットのオフセットＢＰＳＫコンスタレーションポイントを利用することができる。これは、ＳＣ−ＦＤＭシンボルの開始または終了において不連続性はないことを保証し得る。そのような不連続性が存在した場合、ＤＦＴおよびＩＦＦＴベースの処理後に増加する望ましくないピーク対平均電力比を引き起こす可能性がある。
【００４１】
[0048]  方法３００は、ブロック３０８において、複数のＮ−ＰＳＫコンスタレーションポイントに少なくとも部分的に基づいて、信号を送信するための波形を生成することをさらに含む。一態様において、波形生成コンポーネント１１４は、例えば、プロセッサ（複数を含む）１０３および／またはメモリ１０５と連携して、複数のＮ−ＰＳＫコンスタレーションポイントに少なくとも部分的に基づいて信号を送信するための波形を生成することができる。例えば、トランシーバ１０６またはそれの一部分は、本明細書でさらに説明されるように、信号を変調および送信するためにＮ−ＰＳＫコンスタレーションポイントを利用することができる。さらに、一例において、ブロック３０８において波形を生成することは、ブロック３１０において、複数のＮ−ＰＳＫコンスタレーションポイントをスケーリングすることをオプションとして含み得る。例えば、波形生成コンポーネント１１４は、ポイント値の所望の範囲を獲得するために波形を生成する際にＮ−ＰＳＫコンスタレーションポイントをスケーリングする（例えば、電力増幅する）ことができる。これは、送信電力を制御する（例えば、増加させるおよび／または低下させる）ために受信エンティティ１０４から受信された１つ以上の電力コマンドに基づき得る。さらに、例えば、ブロック３０８において波形を生成することは、ブロック３１２において、複数のＮ−ＰＳＫコンスタレーションポイントをパルス成形することをオプションとして含み得る。例えば、波形生成コンポーネント１１４は、波形を生成する際に複数のＮ−ＰＳＫコンスタレーションポイントをパルス成形することができ、それは、波形に離散フーリエ変換（ＤＦＴ）または逆高速フーリエ変換（ＩＦＦＴ）を適用することを含み得る。一態様において、図２のブロック２０２において複数のセグメントを生成することは、複数のセグメントが生成される入力ストリームが複数のビット、複数のオフセットＢＰＳＫコンスタレーションポイント、複数のＮ−ＰＳＫコンスタレーションポイント、ブロック３０８において生成された波形のセグメント、スケーリングされたＮ−ＰＳＫコンスタレーションポイント、パルス成形されたＮ−ＰＳＫコンスタレーションポイント、等であり得るような、ブロック３０２、３０４、３０６、３０８、３１０、３１２、等のうちの１つ以上を含み得る。さらに、説明されるように、複数のセグメントが生成される入力スリトームは、ある特定の基準信号または他の信号を含み得る。
【００４２】
[0049]  さらに、一例において、ブロック３０８において波形を生成することは、ブロック３１４において、パルス成形されたＮ−ＰＳＫコンスタレーションポイント上で重畳加算を実行することをオプションとして含み得る。一例において、重畳加算コンポーネント１１９は、説明されるように、ビットのストリームの異なるセグメントに関連するパルス成形されたＮ−ＰＳＫコンスタレーションポイント上で重畳加算演算を実行することができる。さらに、説明されるように、重畳加算コンポーネント１１９は、少なくとも、オーバーラップされた信号の信号強度領域および／または信号振幅領域および／または位相領域中で重畳加算を実行することができる。振幅／強度および位相に適用された窓関数は、同じまたは異なり得る。
【００４３】
[0050]  方法３００はまた、ブロック３１６において、波形をアナログ信号に変換し、そのアナログ信号を送信することをオプションとして含み得る。一態様において、通信コンポーネント１１０は、例えば、プロセッサ（複数を含む）１０３、メモリ１０５、および／またはトランシーバ１０６と連携して、波形をアナログ信号に変換し、そのアナログ信号（例えば、信号１０９）を送信し得る。図５は、低ピーク対平均比を有する信号を生成するために本明細書で説明された概念を利用することができる送信機５００および５５０の例示的な構成を例示する。例えば、送信機５００は、上述したように、チャネルビットを受信する波形生成コンポーネント１１４、ＢＰＳＫマッピングコンポーネント１１６、およびチャネルビットに対応するオフセットＢＰＳＫコンスタレーションポイントからトレリスコーディングされたコンスタレーションポイントを生成するためのトレリスコーディングコンポーネント１１８を含むことができる。波形生成コンポーネント１１４はまた、トレリスコーディングされたＮ−ＰＳＫコンスタレーションポイントから生成された波形をスケーリングするためのスケーラ５０２、および送信する前に信号をパルス成形するためのＤＦＴ５０４およびＩＦＦＴ５０６を含む。送信機５５０は、示されるようにチャネルビットを受信し、送信のための対応する波形においてトレリスコーディングされたコンスタレーションポイントを生成するために記載された波形生成コンポーネント１１４を同様に含むことができる。
【００４４】
[0051]  図６は、受信された信号のためのビットのストリーム中の複数のビットを（例えば、受信エンティティ１０４が）決定するための例示的な方法６００を例示する。方法６００は、ブロック６０２において、信号の複数のＮ−ＰＳＫコンスタレーションポイントを取得するために受信された信号を復調することを含む。一態様において、データストリーム取得コンポーネント１２２は、例えば、プロセッサ（複数を含む）１５３、メモリ１５５、および／またはトランシーバ１５６と連携して、信号の複数のＮ−ＰＳＫコンスタレーションポイントを取得するために受信された信号（例えば、信号１０９）を復調することができる。例えば、通信コンポーネント１２０は、説明されたように、送信エンティティ１０２から信号を受信することができ、それは、本明細書で説明される波形生成の態様に従って（例えば、波形生成コンポーネント１１４によって、図３の方法３００を使用して、等）送信された信号であることができる。例えば、データストリーム取得コンポーネント１２２は、Ｎ−ＰＳＫ復調を使用することで通信コンポーネント１２０によって受信された信号を復調することができる。
【００４５】
[0052]  方法６００はまた、ブロック６０４において、複数のＮ−ＰＳＫコンスタレーションポイントを複数のオフセットＢＰＳＫコンスタレーションポイントにマッピングするためのトレリスデコーディングを実行することを含む。一態様において、トレリスデコーディングコンポーネント１２４は、例えば、プロセッサ（複数を含む）１５３および／またはメモリ１５５と連携して、複数のＮ−ＰＳＫコンスタレーションポイントを複数のオフセットＢＰＳＫコンスタレーションポイントにマッピングするためのトレリスデコーディングを実行することができる。例えば、トレリスデコーディングコンポーネント１２４は、トレリスコーディングコンポーネント１１８によって使用されたエンコーディング機構と同様のデコーディング機構を利用することができる。例えば、ブロック６０４においてトレリスデコーディングを実行することは、ブロック６０６において、複数のＮ−ＰＳＫコンスタレーションポイントの各々に対して最小限の距離損失（a least distance loss）を有するオフセットＢＰＳＫコンスタレーションポイントを決定することをオプションとして含み得る。
【００４６】
[0053]  例えば、図７を参照すると、トレリスデコーディングコンポーネント１２４は、Ｎ−ＰＳＫコンスタレーションポイント７０２が、対応するシンボルｎについて可能なオフセットＢＰＳＫコンスタレーションポイント７０４に対応するのか７０６に対応するのかを決定することができる。Ｎ−ＰＳＫコンスタレーションポイント７０２がシンボルｎについて２つの可能なオフセットＢＰＳＫコンスタレーションポイント７０４、７０６のうちの１つであるため、トレリスデコーディングコンポーネント１２４は、シンボルｎについてＢＰＳＫコンスタレーションポイント７０４にマッピングすることができる。次のシンボルｎ＋１では、トレリスデコーディングコンポーネント１２４は、Ｎ−ＰＳＫコンスタレーションポイント７０８が、シンボルについて可能なオフセットＢＰＳＫコンスタレーションポイント７１０に対応するか７１２に対応するかを決定することができる。ＢＰＳＫコンスタレーションポイント７１２は、ＢＰＳＫコンスタレーションポイント７１０よりも少ないＮ−ＰＳＫコンスタレーションポイント７０８からの距離損失を有するので、トレリスデコーディングコンポーネント１２４は、図７に図示されるように、シンボルｎ＋１についてＮ−ＰＳＫコンスタレーションポイント７０８をＢＰＳＫコンスタレーションポイント７１２にマッピングすることができ、および残りのシンボルについても同様である。
【００４７】
[0054]  本明細書に説明されるトレリスエンコーディングは、例えば、オフセットＢＰＳＫ信号と比べてコンスタレーションポイント間の最小距離を短縮し得る。これは、図４で観測されることができ、ここで、コンスタレーションポイント４２２を選択することは、コンスタレーションポイント４１０と比較して短縮された最小距離をもたらす。さらなる例において、受信エンティティ１０４は、複数のシンボルを一緒に処理することで短縮された最小距離から生じる損失を克服（overcome）し得る。例えば、受信されたビットが「０」または「１」である可能性が高いと決定する場合、トレリスデコーディングコンポーネント１２４は、他のビットについての推定値（estimates）を考慮し得る。例えば、シンボルｎに対するビットを決定するために、トレリスデコーディングコンポーネント１２４は、シンボルｎ−１およびｎ＋１を考慮し得る。
【００４８】
[0055]  受信された信号が分散チャネルを伝播する場合、マルチパスは、受信エンティティ１０４が同じ変調シンボルの複数の遅延バージョンを観測することをもたらし得る。一例において、トレリスデコーディングコンポーネント１２４は、マルチパスの影響を緩和するためにチャネル等化技法をさらに用い得る。トレリスデコーディングコンポーネント１２４によって用いられ得る高度な等化技法の一例は、トレリス判定帰還形等化（ＤＦＥ：trellis decision feedback equalizer）である。この例において、トレリスデコーディングコンポーネント１２４は、トレリスエンコーディングおよび／またはマルチパスの影響の両方（またはそれらのうちのいずれか）に起因してシンボル間の相関関係を考慮することによって他のシンボルについての決定を高める（enhance）ためにある特定の信号に対するビット値の尤度を決定することができる。
【００４９】
[0056]  方法６００はまた、ブロック６０８において、受信された信号のビットのストリーム中の複数のビットを決定するために複数のオフセットＢＰＳＫコンスタレーションポイントをデマッピングすることを含む。ＢＰＳＫデマッピングコンポーネント１２６は、受信された信号のビットのストリーム中の複数のビットを決定するために複数のオフセットＢＰＳＫコンスタレーションポイントをデマッピングすることができる。例えば、波形を生成すること関して上述したように、シンボルにおける各オフセットＢＰＳＫビットは、ビットに対応することができ、それは、受信された信号によって通信されたデータを表すことができる。よって、受信エンティティ１０４は、送信エンティティ１０２から受信された信号を受信および復号することができ、これに関してトレリスエンコーディング／デコーディングを利用することは、低減されたピーク対平均の獲得を可能にする。
【００５０】
[0057]  図８は、ＭＩＭＯシステム８００におけるｅＮＢ８１０およびＵＥ８５０の実施形態のブロック図である。例えば、ｅＮＢ８１０は、本明細書で説明されたように、受信エンティティ１０４および／または通信コンポーネント１２０のような、それの１つ以上のコンポーネントを含み得る。同様に、ＵＥ８５０は、本明細書で説明されたように、送信エンティティ１０２および／または通信コンポーネント１１０のような、それの１つ以上のコンポーネントを含み得る。ｅＮＢシステム８１０において、いくつかのデータストリームのためのトラフィックデータが、データソース８１２から送信（ＴＸ）データプロセッサ８１４に提供される。
【００５１】
[0058]  一実施形態において、各データストリームは、それぞれの送信アンテナを介して送信される。ＴＸデータプロセッサ８１４は、コード化されたデータを提供するために、各データストリームのために選択された特定のコード化方式に基づいて、そのデータストリームに関するトラフィックデータをフォーマット化、コード化、およびインタリーブする。
【００５２】
[0059]  データストリームごとのコード化されたデータは、ＯＦＤＭ技法を使用してパイロットデータと多重化され得る。パイロットデータは、典型的には、既知の方法で処理される既知のデータパターンであり、チャネル応答を推定するために受信機システムにおいて使用され得る。データストリームごとの多重化されたパイロットおよびコード化されたデータは、その後、そのデータストリームのために選択された特定の変調方式（例えば、ＢＰＳＫ、ＱＳＰＫ、Ｍ−ＰＳＫ、または、Ｍ−ＱＡＭ）に基づいて変調（すなわち、シンボルマッピング）されて、変調シンボルを提供する。データストリームごとのデータレート、コード化、および変調は、プロセッサ８３０によって実行される命令によって決定され得る。
【００５３】
[0060]  すべてのデータストリームに関する変調シンボルは、その後、ＴＸ ＭＩＭＯプロセッサ８２０へ提供され、それは、さらに（例えば、ＯＦＤＭのための）変調シンボルを処理し得る。ＴＸ ＭＩＭＯプロセッサ８２０は、その後、ＮＴ個の変調シンボルストリームをＮＴ個の送信機（ＴＭＴＲ）８２２ａ〜８２２ｔへ提供する。ある特定の実施形態において、ＴＸ ＭＩＭＯプロセッサ８２０は、データストリームのシンボルと、そのシンボルが送信されるアンテナとにビームフォーミング重みを適用する。
【００５４】
[0061]  各送信機８２２は、それぞれのシンボルストリームを受信および処理して、１つ以上のアナログ信号を提供し、そのアナログ信号をさらに調整（例えば、増幅、フィルタ処理、およびアップコンバート）して、ＭＩＭＯチャネルを介して送信に適した変調された信号を提供する。送信機８２２ａ〜８２２ｔからのＮＴ個の変調された信号は、その後、ＮＴ個のアンテナ８２４ａ〜８２４ｔからそれぞれ送信される。
【００５５】
[0062]  ＵＥ８５０において、送信された変調された信号は、ＮＲ個のアンテナ８５２ａ〜８５２ｒによって受信され、各アンテナ８５２から受信された信号は、それぞれの受信機（ＲＣＶＲ）８５４ａ〜８５４ｒに提供される。各受信機８５４は、それぞれの受信された信号を調整（例えば、フィルタ処理、増幅、およびダウンコンバート）し、調整された信号をデジタル化してサンプルを提供し、このサンプルをさらに処理して、対応する「受信された」シンボルストリームを提供する。
【００５６】
[0063]  その後、ＲＸデータプロセッサ８６０は、特定の受信機処理技法に基づいて、ＮＲ個の受信機８５４からＮＲ個の受信されたシンボルストリームを受信および処理して、ＮＴ個の「検出された」シンボルストリームを提供する。その後、ＲＸデータプロセッサ８６０は、各検出されたシンボルストリームを復調し、デインターリーブし、復号して、データストリームのためのトラフィックデータを復元する。ＲＸデータプロセッサ８６０による処理は、ｅＮＢ８１０においてＴＸ ＭＩＭＯプロセッサ８２０およびＴＸデータプロセッサ８１４によって実行されるものと相補的である。
【００５７】
[0064]  プロセッサ８７０は、どのプリコーディング行列を使用するかを定期的に決定する（以下に説明される）。プロセッサ８７０は、マトリックスインデックスの部分およびランク値の部分を備える逆方向リンクメッセージを形成する。プロセッサ８７０は、本明細書で説明された機能（例えば、通信コンポーネント１１０の機能）を実行することに関連した他のデータ、パラメータ、および／または命令を記憶し得るメモリ８７２にさらに結合される。
【００５８】
[0065]  逆方向リンクメッセージは、通信リンクおよび／または受信されたデータストリームに関する様々なタイプの情報を備え得る。逆方向リンクメッセージは、その後、ＴＸデータプロセッサ８３８によって処理され、それは、データソース８３６からのいくつかのデータストリームに関するトラフィックデータも受信もし、変調器８８０によって変調され、送信機８５４ａ〜８５４ｒによって調整され、ｅＮＢ８１０へ送り返される。
【００５９】
[0066]  ｅＮＢ８１０において、ＵＥ８５０からの変調された信号は、アンテナ８２４によって受信され、受信機８２２によって調整され、復調器８４０によって復調され、ＵＥ８５０によって送信された逆方向リンクメッセージを抽出するためにＲＸデータプロセッサ８４２によって処理される。その後、プロセッサ８３０は、ビームフォーミング重みを決定するためにどのプリコーディング行列を使用するかを決定し、その後、抽出されたメッセージを処理する。プロセッサ８３０は、本明細書で説明された機能（例えば、通信コンポーネント１２０の機能）を実行することに関連した他のデータ、パラメータ、および／または命令を記憶し得るメモリ８３２にさらに結合される。
【００６０】
[0067]  電気通信システムのいくつかの態様は、Ｗ−ＣＤＭＡシステムを参照して提示されている。当業者は、本明細書で説明された様々な態様が他の電気通信システム、ネットワークアーキテクチャ、および通信規格に拡大され得ることを容易に認識するであろう。
【００６１】
[0068]  例として、本明細書で説明された様々な態様は、Ｗ−ＣＤＭＡ、ＴＤ−ＳＣＤＭＡ、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）、高速アップリンクパケットアクセス（ＨＳＵＰＡ）、高速パケットアクセスプラス（ＨＳＰＡ＋）およびＴＤ−ＣＤＭＡのような、他のＵＭＴＳシステムに拡大され得る。様々な態様はまた、（ＦＤＤ、ＴＤＤ、または両方のモードにおける）ロングタームエボリューション（ＬＴＥ）、（ＦＤＤ、ＴＤＤ、または両方のモードにおける）ＬＴＥアドバンスド（ＬＴＥ−Ａ）、ＣＤＭＡ２０００、Ｅｖｏｌｕｔｉｏｎ−Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、ウルトラモバイルブロードバンド（ＵＭＢ）、ＩＥＥＥ ８０２．１１（Ｗｉ−Ｆｉ）、ＩＥＥＥ ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ ８０２．２０、ウルトラワイドバンド（ＵＷＢ）、Ｂｌｕｅｔｏｏｔｈ、および／または他の適切なシステムを用いるシステムに拡大され得る。用いられる実際の電気通信規格、ネットワークアーキテクチャ、および／または通信規格は、システムに課された全体的な設計制約および特定のアプリケーションに依存するだろう。
【００６２】
[0069]  本明細書で説明された様々な開示の態様に従って、要素、または要素の任意の一部、または要素の任意の組み合わせは、１つ以上のプロセッサを含む「処理システム」で実現され得る。プロセッサの例は、マイクロプロセッサ、マイクロコントローラ、デジタルシグナルプロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、ステートマシン、ゲート論理、離散ハードウェア回路、および本明細書で説明された様々な機能を実行するように構成された他の適切なハードウェアを含む。処理システムにおける１つ以上のプロセッサは、ソフトウェアを実行し得る。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはその他の名称で呼ばれるかどうかにかかわらず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行ファイル、実行スレッド、プロシージャ、関数、等を意味するように広く解釈されるべきである。ソフトウェアは、コンピュータ可読媒体に存在し得る。コンピュータ可読媒体は、非一時的なコンピュータ可読媒体であり得る。非一時的なコンピュータ可読媒体は、例として、コンピュータによってアクセスおよび読み取られ得るソフトウェアおよび／または命令を記憶するための、磁気記憶デバイス（例えば、ハードディスク、フロッピーディスク、磁気ストリップ）、光学ディスク（例えば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ））、スマートカード、フラッシュメモリデバイス（例えば、カード、スティック、キードライブ）、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能なＰＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なＰＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、リムーバブルディスク、および任意の他の適切な媒体を含む。コンピュータ可読媒体はまた、例として、コンピュータによってアクセスおよび読み取られ得るソフトウェアおよび／または命令を送信するための、搬送波、伝送回線、および任意の他の適切な媒体を含み得る。コンピュータ可読媒体は、処理システム内に、処理システムの外部に存在し、または処理システムを含む複数のエンティティにわたって分散され得る。コンピュータ可読媒体は、コンピュータプログラム製品において具体化され得る。例として、コンピュータプログラム製品は、パッケージング材料内のコンピュータ可読媒体を含み得る。当業者は、システム全体に課された特定の用途および全体的な設計の制約に依存して、本明細書で説明された機能をどのように実現することが最善かを認識するだろう。
【００６３】
[0070]  開示された方法におけるステップの特定の順序または階層は、例示的なプロセスの例示であると理解されるべきである。設計の優先性に基づいて、本明細書で説明された方法または方法論におけるステップの特定の順序または階層は、並べ替えられ得るということが理解される。付随する方法の請求項は、サンプルの順序で様々なステップの要素を提示し、本明細書に明確に記載されていない限り、提示された特定の順序または階層に限定されるように意図されるものではない。
【００６４】
[0071]  先の説明は、いかなる当業者であっても、本明細書で説明された様々な態様を実現することを可能にするように提供される。これらの態様への様々な修正は、当業者にとって容易に明らかとなり、本明細書で定義された一般的な原理は、他の態様に適用され得る。従って、請求項は、本明細書に示される態様に限定されるように意図されておらず、請求項の文言と一貫する全範囲であると認められるべきであり、ここで、単数の要素への参照は、そのように明確に述べられていない限りは「１つおよび１つのみ」を意味するように意図されず、むしろ「１つ以上」を意味するように意図される。そうではないと明確に記載されていない限り、用語「いくつかの」は、１つ以上を意味する。項目のリスト「のうちの少なくとも１つ」に関する表現は、単一の要素を含む、それらの項目のうちの任意の組み合わせを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ；ｂ；ｃ；ａおよびｂ；ａおよびｃ；ｂおよびｃ；およびａ、ｂおよびｃをカバーすることを意図する。当業者には既知の、または後に既知となる本明細書に説明された様々な態様の要素に対する全ての構造的および機能的な均等物は、参照により本明細書に明確に組み込まれ、特許請求の範囲により包含されるように意図されている。さらに、本明細書で開示されたものはいずれも、特許請求の範囲において明示的に記載されているかどうかにかかわらず、公共に捧げられるように意図されていない。特許請求の範囲の要素はいずれも、その要素が「〜のための手段」というフレーズを使用して明示的に記載されていない限り、または、方法の請求項の場合には、その要素が「〜するためのステップ」というフレーズを使用して記載されていない限り、米国特許法第１１２条（ｆ）の規定の下に解釈されるものではない。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
ワイヤレス通信において送信するための波形を生成するための方法であって、
波形の複数のセグメントを生成することと、
前記複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行することと、
前記波形を送信することと
を備える、方法。
［Ｃ２］
前記複数のセグメントは、基準信号または複数のビットのうちの少なくとも１つに対応する、Ｃ１に記載の方法。
［Ｃ３］
複数のビットを取得することと、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングすることと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行することと、ここで、Ｎは、２よりも大きい、
をさらに備え、前記波形の前記複数のセグメントを生成することは、前記複数のＮ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づく、Ｃ１に記載の方法。
［Ｃ４］
前記波形の前記複数のセグメントを生成することは、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることを備える、Ｃ３に記載の方法。
［Ｃ５］
前記波形の前記複数のセグメントを生成することは、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することを備える、Ｃ４に記載の方法。
［Ｃ６］
前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することは、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することを備える、Ｃ５に記載の方法。
［Ｃ７］
トレリスコーディングを実行することは、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることを備える、Ｃ３に記載の方法。
［Ｃ８］
Ｎ＝８である、Ｃ７に記載の方法。
［Ｃ９］
トレリスコーディングを実行することは、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットのオフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することを備える、Ｃ３に記載の方法。
［Ｃ１０］
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、Ｃ３に記載の方法。
［Ｃ１１］
前記波形をアナログ信号に変換することをさらに備え、前記波形を送信することは、前記アナログ信号を送信することを備える、Ｃ１に記載の方法。
［Ｃ１２］
前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算を実行することをさらに備える、Ｃ１に記載の方法。
［Ｃ１３］
ワイヤレス通信において送信するための波形を生成するための装置であって、
トランシーバと、
ワイヤレスネットワークにおいて信号を通信するためのバスを介して前記トランシーバと通信可能に結合された少なくとも１つのプロセッサと、
前記バスを介して前記トランシーバおよび／または前記少なくとも１つのプロセッサに通信可能に結合されたメモリとを備え、
前記少なくとも１つのプロセッサは、
波形の複数のセグメントを生成することと、
前記複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行することと、
前記トランシーバを介して前記波形を送信することと
を行うように動作可能である、装置。
［Ｃ１４］
前記複数のセグメントは、基準信号または複数のビットのうちの少なくとも１つに対応する、Ｃ１３に記載の装置。
［Ｃ１５］
前記少なくとも１つのプロセッサは、
複数のビットを取得することと、
複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントに前記複数のビットをマッピングすることと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行することと、ここで、Ｎは、２よりも大きい、
を行うようにさらに動作可能であり、
前記少なくとも１つのプロセッサは、前記複数のＮ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて前記波形の前記複数のセグメントを生成するように構成される、Ｃ１３に記載の装置。
［Ｃ１６］
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることよって前記波形の前記複数のセグメントを生成するように動作可能である、Ｃ１５に記載の装置。
［Ｃ１７］
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成するように動作可能である、Ｃ１６に記載の装置。
［Ｃ１８］
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形するように動作可能である、Ｃ１７に記載の装置。
［Ｃ１９］
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによってトレリスコーディングを実行するように動作可能である、Ｃ１５に記載の装置。
［Ｃ２０］
Ｎ＝８である、Ｃ１９に記載の装置。
［Ｃ２１］
前記少なくとも１つのプロセッサは、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットのオフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによって、トレリスコーディングを実行するように動作可能である、Ｃ１５に記載の装置。
［Ｃ２２］
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、Ｃ１５に記載の装置。
［Ｃ２３］
前記少なくとも１つのプロセッサは、前記波形をアナログ信号に変換するようにさらに動作可能であり、前記少なくとも１つのプロセッサは、前記アナログ信号を送信することによって前記波形を送信するように動作可能である、Ｃ１３に記載の装置。
［Ｃ２４］
前記少なくとも１つのプロセッサは、前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算を実行するようにさらに動作可能である、Ｃ１３に記載の装置。
［Ｃ２５］
ワイヤレス通信において送信するための波形を生成するための装置であって、
波形の複数のセグメントを生成するための手段と、
前記複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行するための手段と、
前記波形を送信するための手段と
を備える、装置。
［Ｃ２６］
前記複数のセグメントは、基準信号または複数のビットのうちの少なくとも１つに対応する、Ｃ２５に記載の装置。
［Ｃ２７］
複数のビットを取得するための手段と、
複数のオフセットバイナリ位相シフトキーングコンスタレーションポイントに前記複数のビットをマッピングするための手段と、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行するための手段と、ここで、Ｎは、２よりも大きい、
をさらに備え、生成するための前記手段は、前記複数のＮ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて前記波形の前記複数のセグメントを生成する、Ｃ２５に記載の装置。
［Ｃ２８］
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることによって前記波形の前記複数のセグメントを生成する、Ｃ２７に記載の装置。
［Ｃ２９］
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成する、Ｃ２７に記載の装置。
［Ｃ３０］
生成するための前記手段は、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形する、Ｃ２９に記載の装置。
［Ｃ３１］
実行するための前記手段は、少なくとも部分的に、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによってトレリスコーディングを実行する、Ｃ２７に記載の装置。
［Ｃ３２］
Ｎ＝８である、Ｃ３１に記載の装置。
［Ｃ３３］
実行するための前記手段は、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットのオフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによって、トレリスコーディングを実行する、Ｃ２７に記載の装置。
［Ｃ３４］
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、Ｃ２７に記載の装置。
［Ｃ３５］
前記波形をアナログ信号に変換するための手段を更に備え、送信するための前記手段は、前記波形を前記アナログ信号として送信する、Ｃ２５に記載の装置。
［Ｃ３６］
実行するための前記手段は、前記複数のセグメント間の前記１つ以上の境界において少なくとも信号強度領域中で別の重畳加算をさらに実行する、Ｃ２５に記載の装置。
［Ｃ３７］
ワイヤレス通信において送信するための波形を生成するためのコンピュータ実行可能なコードを備えるコンピュータ可読記憶媒体であって、前記コードは、
波形の複数のセグメントを生成するためのコードと、
前記複数のセグメント間の１つ以上の境界において少なくとも位相領域中で重畳加算を実行するためのコードと、
前記波形を送信するためのコードと
を備える、コンピュータ可読記憶媒体。
［Ｃ３８］
前記複数のセグメントは、基準信号または複数のビットのうちの少なくとも１つに対応する、Ｃ３７に記載のコンピュータ可読記憶媒体。
［Ｃ３９］
複数のビットを取得するためのコードと、
複数のオフセットバイナリ位相シフトキーングコンスタレーションポイントに前記複数のビットをマッピングするためのコードと、
複数のＮ位相シフトキーイングコンスタレーションポイントを生成するために前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイント上でトレリスコーディングを実行するためのコードと、ここで、Ｎは、２よりも大きい、
をさらに備え、生成するための前記コードは、前記複数のＮ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて前記波形の前記複数のセグメントを生成する、Ｃ３７に記載のコンピュータ可読記憶媒体。
［Ｃ４０］
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをスケーリングすることによって前記波形の前記複数のセグメントを生成する、Ｃ３９に記載のコンピュータ可読記憶媒体。
［Ｃ４１］
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形することによって前記波形の前記複数のセグメントを生成する、Ｃ３９に記載のコンピュータ可読記憶媒体。
［Ｃ４２］
生成するための前記コードは、少なくとも部分的に、前記複数のＮ位相シフトキーイングコンスタレーションポイント上で離散フーリエ変換または逆高速フーリエ変換のうちの少なくとも１つを実行することによって前記複数のＮ位相シフトキーイングコンスタレーションポイントをパルス成形する、Ｃ４１に記載のコンピュータ可読記憶媒体。
［Ｃ４３］
実行するための前記コードは、少なくとも部分的に、前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントの中の３つの連続したオフセットバイナリ位相シフトキーイングコンスタレーションポイントに少なくとも部分的に基づいて、３つの可能なＮ位相シフトキーイングコンスタレーションポイントのうちの１つに前記複数のオフセットバイナリ位相シフトキーイングコンスタレーションポイントをマッピングすることによってトレリスコーディングを実行する、Ｃ３９に記載のコンピュータ可読記憶媒体。
［Ｃ４４］
Ｎ＝８である、Ｃ４３に記載のコンピュータ可読記憶媒体。
［Ｃ４５］
実行するための前記コードは、少なくとも部分的に、前記複数のビット中の最後のビットのためにＮ位相シフトキーイングコンスタレーションポイントを生成する際に、前記複数のビット中の最初のビットのオフセットバイナリ位相シフトキーイングコンスタレーションポイントを使用することによってトレリスコーディングを実行する、Ｃ３９に記載のコンピュータ可読記憶媒体。
［Ｃ４６］
前記複数のビットは、シングルキャリア周波数分割多重化（ＳＣ−ＦＤＭ）シンボルに対応する、Ｃ３９に記載のコンピュータ可読記憶媒体。
［Ｃ４７］
前記波形をアナログ信号に変換するためのコードをさらに備え、送信するための前記コードは、前記波形を前記アナログ信号として送信する、Ｃ３７に記載のコンピュータ可読記憶媒体。
［Ｃ４８］
実行するための前記コードは、前記パルス成形されたＮ位相シフトキーイングコンスタレーションポイント上の少なくとも信号強度領域中で別の重畳加算をさらに実行する、Ｃ３７に記載のコンピュータ可読記憶媒体。
【図１】
0006462133.tif 000002
【図２】
0006462133.tif 000003
【図３】
0006462133.tif 000004
【図４】
0006462133.tif 000005
【図５】
0006462133.tif 000006
【図６】
0006462133.tif 000007
【図７】
0006462133.tif 000008
【図８】
0006462133.tif 000009