(57)【特許請求の範囲】
【請求項１】
III族窒化物半導体からなる層と、
前記層の中に存在し、前記層の厚さ方向に延伸し、他の領域よりも不純物濃度が高いピット埋込領域と、
を有し、
前記層の露出面における前記ピット埋込領域の密度は、０．９個／ｃｍ２以下である自立基板。
【請求項２】
請求項１に記載の自立基板において、
前記層の前記露出面における前記ピット埋込領域の密度は、１．０×１０−２個／ｃｍ２以上である自立基板。
【請求項３】
請求項１又は２に記載の自立基板において、
前記層の前記露出面において開口を有するピットの密度は、０．１個／ｃｍ２以下である自立基板。
【請求項４】
下地基板の上にIII族窒化物半導体からなる積層膜を形成する第１形成工程と、
前記積層膜の上にIII族窒化物半導体層を形成する第２形成工程と、
前記第２形成工程の後、少なくとも前記下地基板を除去して、前記III族窒化物半導体層を含む自立基板を得る加工工程と、
を有し、
前記第１形成工程では、
第１の成長条件でIII族窒化物半導体を成長させることで第１のIII族窒化物半導体層を形成した後、前記第１の成長条件と異なる第２の成長条件でIII族窒化物半導体を成長させることで、前記第１のIII族窒化物半導体層の上に第２のIII族窒化物半導体層を形成した第１の積層構造を得る処理を複数回繰り返し行うことで、複数の前記第１の積層構造が積層した前記積層膜を形成する自立基板の製造方法。
【請求項５】
下地基板の上にIII族窒化物半導体からなる積層膜を形成する第１形成工程と、
前記積層膜の上にIII族窒化物半導体層を形成する第２形成工程と、
前記第２形成工程の後、少なくとも前記下地基板を除去して、前記III族窒化物半導体層を含む自立基板を得る加工工程と、
を有し、
前記第１形成工程では、
III族窒化物半導体を成長させることで第３のIII族窒化物半導体層を形成した後、一度III族窒化物半導体の成長を停止し、その後、再びIII族窒化物半導体を成長させることで前記第３のIII族窒化物半導体層の上に第４のIII族窒化物半導体層を形成した第２の積層構造を得る処理を複数回繰り返し行うことで、複数の前記第２の積層構造が積層した前記積層膜を形成する自立基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自立基板、及び、自立基板の製造方法に関する。
【背景技術】
【０００２】
下地基板（例：サファイア基板）上にIII族窒化物半導体層を形成し、その後、下地基板からIII族窒化物半導体層を剥離することで自立基板（III族窒化物半導体の層）を製造する技術がある。
【０００３】
当該技術の場合、非特許文献１に記載のように、自立基板の成長面（露出面）に開口を有するピット（貫通穴、窪み等）が形成され得る。また、ピットの内部の斜面から成長してできた、他の領域よりも不純物濃度（例：Ｏ濃度）が高いピット埋込領域が形成され得る。ピット内部の斜面からのIII族窒化物半導体結晶の成長速度は、他の領域からの成長速度よりも遅いため、環境中の不純物の取り込み効率が高くなる。結果、ピット内部の斜面からIII族窒化物半導体結晶が成長してできた領域は、他の領域に比べて不純物濃度が高くなる。
【０００４】
自立基板の成長面（露出面）にピット埋込領域が存在すると、自立基板の上に形成するデバイス（例：光デバイス、電子デバイス等）の特性に悪影響を及ぼし得る。
【０００５】
非特許文献１には、従来のＨＶＰＥ（Hydride Vapor Phase Epitaxy）装置よりも格段に精密な成長条件制御を可能とする独自構造のＨＶＰＥ装置を用い、自立基板の成長面（露出面）におけるピット埋込領域を減らすことで、上記課題を解決する手段を開示している。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】藤倉序章、他４名、"高品質ＧａＮ単結晶基板の開発"、［online］、日立電線  Ｎｏ．３１（２０１２−１）、［平成２６年４月１１日検索］、インターネット<URL: http://www.hitachi-cable.co.jp/about/publish/kenkyu/__icsFiles/afieldfile/2012/07/17/r06.pdf >
【発明の概要】
【発明が解決しようとする課題】
【０００７】
非特許文献１に記載の技術の場合、独自構造のＨＶＰＥ装置を新たに用意する必要があり、費用負担が大きい。また、独自構造のＨＶＰＥ装置を利用しなければならない、すなわち、従来の成長装置を利用できないという点で、汎用性に欠ける技術であるといえる。
【０００８】
本発明は、自立基板の上に形成するデバイス（例：光デバイス、電子デバイス等）の特性への悪影響を軽減するための新たな技術を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明によれば、
III族窒化物半導体からなる層と、
前記層の中に存在し、前記層の厚さ方向に延伸し、他の領域よりも不純物濃度が高いピット埋込領域と、
を有し、
前記層の露出面における前記ピット埋込領域の密度は、０．９個／ｃｍ２以下である自立基板が提供される。
【００１０】
また、本発明によれば、
下地基板の上にIII族窒化物半導体からなる積層膜を形成する第１形成工程と、
前記積層膜の上にIII族窒化物半導体層を形成する第２形成工程と、
前記第２形成工程の後、少なくとも前記下地基板を除去して、前記III族窒化物半導体層を含む自立基板を得る加工工程と、
を有し、
前記第１形成工程では、
第１の成長条件でIII族窒化物半導体を成長させることで第１のIII族窒化物半導体層を形成した後、前記第１の成長条件と異なる第２の成長条件でIII族窒化物半導体を成長させることで、前記第１のIII族窒化物半導体層の上に第２のIII族窒化物半導体層を形成した第１の積層構造を得る処理を複数回繰り返し行うことで、複数の前記第１の積層構造が積層した前記積層膜を形成する自立基板の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、自立基板の上に形成するデバイス（例：光デバイス、電子デバイス等）の特性への悪影響を軽減することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態の自立基板の製造方法の処理の流れの一例を示すフローチャートである。
【図２】本実施形態の自立基板の製造方法の一例を説明するための製造工程図である。
【図３】本実施形態の自立基板の製造方法の一例を説明するための製造工程図である。
【図４】本実施形態の自立基板の製造方法の一例を説明するための製造工程図である。
【図５】本実施形態の自立基板の製造方法の一例を説明するための製造工程図である。
【図６】本実施形態の自立基板の製造方法の一例を説明するための製造工程図である。
【図７】本実施形態の自立基板の製造に用いる装置の一例を示す模式図である。
【図８】本実施形態の自立基板の一例を示す模式図である。
【図９】本実施形態の自立基板の一例を示す模式図である。
【図１０】本実施形態の自立基板の一例を示す模式図である。
【図１１】本実施形態の効果を説明するための図である。
【図１２】本実施形態の効果を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
まず、本実施形態の概要について説明する。本発明者らは、成長面（露出面）におけるピット埋込領域の数を従来に比べて低減した自立基板により、自立基板の上に形成するデバイス（例：光デバイス、電子デバイス等）の特性への悪影響を軽減することを検討した。
【００１５】
非特許文献１に開示のように、従来の成長方法でIII族窒化物半導体の結晶からなる層を形成した場合、III族窒化物半導体の成長過程で成長面（露出面）に開口を有するピットが形成される。ピットは、当該層を貫通する貫通ピットのほか、非貫通であり、かつ、内部が逆六角錐、又は、逆六角錐台となりやすいクボミを含む。そして、その後にこのクボミの内部の斜面からIII族窒化物半導体結晶が成長して、他の領域よりも不純物濃度（例：Ｏ濃度）が高いピット埋込領域が形成され得る。
【００１６】
なお、非特許文献１には、従来のＨＶＰＥ装置よりも格段に精密な成長条件制御を可能とする独自構造のＨＶＰＥ装置を用いることで、自立基板の成長面（露出面）におけるピット埋込領域の数を低減できることが開示されているが、どの程度低減されたのかは不明である。
【００１７】
本実施形態の自立基板は、従来ない本実施形態の自立基板の製造方法で製造される。本発明者らは、理由は不明であるが、以下の実施例で示すように、下地基板の上にIII族窒化物半導体からなる積層膜を形成した後、当該積層膜の上に自立基板とするためのIII族窒化物半導体層を形成すれば、当該III族窒化物半導体層の成長面（露出面）におけるピット埋込領域の数を低減できることを新たに見出した。また、当該技術によれば、さらに、III族窒化物半導体層の成長面（露出面）におけるピットの数を低減できることも新たに見出した。ピット埋込領域及びピットの詳細な定義については、以下で述べる。
【００１８】
本実施形態の自立基板は、上記技術を用いて形成されたものであり、成長面（露出面）におけるピット埋込領域の密度が従来にないほど低減されている点を特徴とする。また、本実施形態の自立基板は、当該特徴に加えて、成長面（露出面）におけるピットの密度が従来に比べて低減されているという特徴をさらに備えることもできる。このような本実施形態の自立基板によれば、自立基板の成長面（露出面）上における、ピット埋込領域やピットが存在しない領域を広くすることができる。このようなピット埋込領域やピットが存在しない領域の上にデバイス（例：光デバイス、電子デバイス等）を形成することで、デバイスの特性への悪影響を軽減することができる。
【００１９】
まず、本実施形態の自立基板の製造方法について説明する。図１は、本実施形態の自立基板の製造方法の処理の流れの一例を示すフローチャートである。図示するように、本実施形態の自立基板の製造方法は、第１形成工程Ｓ１１と、第２形成工程Ｓ１２と、加工工程Ｓ１３とを有する。
【００２０】
第１形成工程Ｓ１１では、下地基板の上にIII族窒化物半導体からなる積層膜を形成する。なお、第１形成工程Ｓ１１では、以下の（１）及び（２）の処理の少なくとも一方を所定回数実行することで、III族窒化物半導体からなる積層膜を形成する。
【００２１】
（１） 第１の成長条件でIII族窒化物半導体結晶を成長させることで第１のIII族窒化物半導体層を形成した後、第１の成長条件と異なる第２の成長条件でIII族窒化物半導体結晶を成長させることで、第１のIII族窒化物半導体層の上に第２のIII族窒化物半導体層を形成した積層構造を得る処理。なお、第１のIII族窒化物半導体層及び第２のIII族窒化物半導体層は、積層膜の一部となる。
（２） III族窒化物半導体結晶を成長させることで第３のIII族窒化物半導体層を形成した後、一度III族窒化物半導体の成長を停止し、その後、再びIII族窒化物半導体結晶を成長させることで、第３のIII族窒化物半導体層の上に第４のIII族窒化物半導体層を形成した積層構造を得る処理。なお、第３のIII族窒化物半導体層及び第４のIII族窒化物半導体層は、積層膜の一部となる。
【００２２】
このような手段で積層膜を形成した場合、連続する層間における層の組成（以下、「層組成」）が完全には一致しない状態となる。例えば、不純物濃度が異なったりし得る。結果、ＳＥＭ（走査電子顕微鏡）で積層膜の断面を観察した際、連続する層間に界面ができる。本発明者らは、このような界面を有する積層膜を下地基板の上に形成した後、当該積層膜の上に、自立基板となるIII族窒化物半導体層を形成した場合、自立基板となるIII族窒化物半導体層に形成されるピット埋込領域を低減できることを確認している。
【００２３】
ここで、（１）の処理について説明する。（１）の処理では、成長条件を異なるせることで、連続する層間における層組成を異ならせる。
【００２４】
例えば、第１の成長条件は「所定の不純物（例：Ｓｉ）をドーピングする成長条件」とし、第２の成長条件は「当該所定の不純物をアンドープとする成長条件」としてもよい。または、当該所定の不純物のドーピング量が互いに異なるように第１及び第２の成長条件を異ならせてもよい。その他、成長温度、原料ガスの種類、原料ガスの流量、キャリアガスの種類、キャリアガスの流量、成長圧力等を互いに異ならせてもよい。
【００２５】
なお、第１のIII族窒化物半導体層を形成した後、III族窒化物半導体の成長を停止することなく、成長装置を操作して成長条件を切り替えることで、第２のIII族窒化物半導体層を連続的に形成してもよい。
【００２６】
次に、（２）の処理について説明する。（２）の処理では、第３のIII族窒化物半導体層を形成する処理、及び、第４のIII族窒化物半導体層を形成する処理を連続的に行うのでなく、これらの層を形成する処理の間に、一度III族窒化物半導体の成長を停止する工程を入れることで、連続する層間における層組成を異ならせる。
【００２７】
III族窒化物半導体の成長を停止する工程では、例えば、原料ガスやキャリアガスの供給を停止する処理、成長装置内の加熱を停止する処理、第３のIII族窒化物半導体層が形成された下地基板を一度成長装置内から取り出す処理、エッチングガス（ＨＣｌ、Ｃｌ２等）を適量導入することで「成長速度＝エッチング速度」を実現し、見かけ上成長を停止する処理等が実行される。このようにすれば、第３のIII族窒化物半導体層の中の第４のIII族窒化物半導体層と近接する部分を形成する際の成長装置内の雰囲気と、第４のIII族窒化物半導体層の中の第３のIII族窒化物半導体層と近接する部分を形成する際の成長装置内の雰囲気とが互いに完全には一致しない状態となる。結果、雰囲気中から層内にドープされる不純物（例、Ｏ）のドーピング量が互いに異なる等の事象が起こり、これらの層の間に界面が形成される。
【００２８】
なお、（２）の処理において、第３のIII族窒化物半導体層を形成する際の第３の成長条件と、第４のIII族窒化物半導体層を形成する際の第４の成長条件とは、同じであってもよいし、互いに異なっていてもよい。
【００２９】
上記（１）及び（２）の処理の少なくとも一方を所定回数実行することで得られる積層膜の積層パターンは特段制限されず、規則正しいパターンであってもよいし、不規則なパターンであってもよい。
【００３０】
例えば、積層膜は、同様の処理を規則正しく所定回数繰り返すことで、同様の積層パターンが所定回数規則正しく繰り返し積層された積層膜であってもよい。一例として、第１の成長条件で形成した第１のIII族窒化物半導体層と、第２の成長条件で第１のIII族窒化物半導体層の上に形成した第２のIII族窒化物半導体層との積層体が、所定回数連続的に繰り返した積層膜（第１のIII族窒化物半導体層／第２のIII族窒化物半導体層／第１のIII族窒化物半導体層／第２のIII族窒化物半導体層／・・・）が考えられる。
【００３１】
不規則な積層パターンの一例としては、第１の成長条件で形成した第１のIII族窒化物半導体層と、第２の成長条件で第１のIII族窒化物半導体層の上に形成した第２のIII族窒化物半導体層との積層体の上に、（２）の処理により第２の成長条件で第２´のIII族窒化物半導体層が形成され、その上に、第１及び第２の成長条件と異なる第１´の成長条件で第１´のIII族窒化物半導体層が形成された積層膜（第１のIII族窒化物半導体層／第２のIII族窒化物半導体層／第２´のIII族窒化物半導体層／第１´のIII族窒化物半導体層／・・・）が考えられる。
【００３２】
なお、ここで例示した積層パターンは、規則正しいパターン及び不規則なパターンを説明するために示したものに過ぎず、これらに限定されない。しかし、上述のような規則正しいパターンとした場合、不規則なパターンとする場合に比べて製造処理がシンプルになるという利点がある。
【００３３】
積層膜の層の数は、５以上１００以下、好ましくは１０以上３０以下である。ピット埋込領域を低減する観点では、積層膜の層の数は多いのが好ましい。しかし、積層膜の層の数が多すぎると、製造時間が長くなったり、また、多くの原料を要する等の問題が発生し得る。
【００３４】
本実施形態では、積層膜の層の数を５以上１００以下、好ましくは１０以上３０以下とすることで、製造時間が長くなったり、また、多くの原料を要する等の問題のレベルを抑制しつつ、十分なピット埋込領域の低減効果を実現することができる。
【００３５】
また、積層膜を構成する各層の厚さは例えば５０ｎｍ以上１００μｍ以下であり、積層膜の厚さは例えば２５０ｎｍ以上１０００μｍ以下である。本発明者らは、積層膜を構成する各層の厚さを５０ｎｍ以上１００μｍ以下とし、積層膜の厚さを２５０ｎｍ以上１０００μｍ以下とした場合、ピット埋込領域の問題を十分に低減することを確認している。
【００３６】
なお、積層膜の形成においては従来のあらゆる方法を採用でき、例えば、ＨＶＰＥ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）、ＭＯＶＰＥ（Ｍｅｔａｌｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）等のあらゆるエピタキシャル成長法を利用できる。
【００３７】
次に、第２形成工程Ｓ１２では、第１形成工程Ｓ１１で形成した積層膜の上に、III族窒化物半導体層を形成する。当該III族窒化物半導体層が、自立基板の少なくとも一部となる。III族窒化物半導体層の形成は、従来のあらゆる方法を採用でき、例えば、ＨＶＰＥ、ＭＯＶＰＥ等のあらゆるエピタキシャル成長法を利用できる。当該工程で形成するIII族窒化物半導体層の厚さは、例えば１５０μｍ以上３０ｍｍ以下である。
【００３８】
加工工程Ｓ１３では、第２形成工程Ｓ１２の後、少なくとも下地基板を除去して、第２形成工程Ｓ１２で形成したIII族窒化物半導体層を含む自立基板を得る。なお、当該工程では、さらに、第１形成工程Ｓ１１で形成した積層膜の少なくとも一部を除去してもよい。下地基板や積層膜の除去方法は特段制限されず、従来のあらゆる技術を採用できる。また、加工工程Ｓ１３では、第２形成工程Ｓ１２で形成したIII族窒化物半導体層の成長面（露出面）を研磨（例、ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等により加工し、成長面（露出面）側から一部を除去して平坦化してもよい。
【００３９】
ここで、図２乃至図７を用いて、第１形成工程Ｓ１１で、Ｓｉをドーピングした第１のIII族窒化物半導体層、アンドープである第２のIII族窒化物半導体層からなる積層膜を形成する場合の自立基板の製造方法の具体例を説明する。
【００４０】
まず、下地基板１０２を準備する。下地基板１０２は、例えば、サファイア基板等の異種基板であってもよいし、III族窒化物半導体の自立基板であってもよい。下地基板１０２はこれに限られず、例えば、III族窒化物半導体が表面に堆積されたサファイア基板またはIII族窒化物半導体が表面に堆積されたＳｉＣ基板としてもよい。表面に堆積されるIII族窒化物半導体の例には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）および窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）が含まれる。なお、下地基板１０２に用いられるＩＩＩ族窒化物半導体は単結晶である。下地基板１０２に用いられるIII族窒化物半導体の導電型は特に限定されず、ｐ型であってもよいし、ｎ型であってもよい。他の例として、下地基板１０２に用いられるIII族窒化物半導体は、真性半導体であってもよい。
【００４１】
次に、図２に示すように、下地基板１０２の上に積層膜１０４を形成する。積層膜１０４は、第１のIII族窒化物半導体層１０４ａと、第２のIII族窒化物半導体層１０４ｂと、が交互に積層されてなる。当該例では、ＨＶＰＥにより、第１のIII族窒化物半導体層１０４ａおよび第２のIII族窒化物半導体層１０４ｂを形成する。ただし、第１のIII族窒化物半導体層１０４ａおよび第２のIII族窒化物半導体層１０４ｂの形成方法はＨＶＰＥに限られず、他の方法（例えば、ＭＯＶＰＥ）を用いてもよい。
【００４２】
なお、図２に示す例では、積層膜１０４の最下層には第１のIII族窒化物半導体層１０４ａが形成され、積層膜１０４の最上層には第２のIII族窒化物半導体層１０４ｂが形成されている。ただし、積層膜１０４の最下層および最上層は図１の例に限られず、積層膜１０４の最下層に第２のIII族窒化物半導体層１０４ｂが形成されていてもよいし、積層膜１０４の最上層に第１のIII族窒化物半導体層１０４ａが形成されていてもよい。
【００４３】
図２に示す例では、第１のIII族窒化物半導体層１０４ａは、ｎ型III族窒化物半導体層である。一方、第２のIII族窒化物半導体層１０４ｂは、アンドープIII族窒化物半導体層である。第１のIII族窒化物半導体層１０４ａおよび第２のIII族窒化物半導体層１０４ｂに用いられるIII族窒化物半導体の例には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）および窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）が含まれる。また第１のIII族窒化物半導体層１０４ａおよび第２のIII族窒化物半導体層１０４ｂに用いられるIII族窒化物半導体は単結晶である。
【００４４】
図２に示す例では、第１のIII族窒化物半導体層１０４ａには、シリコン（Ｓｉ）がｎ型不純物としてドープされている。この場合、シリコンのドープは、ＨＶＰＥまたはＭＯＶＰＥにおいてシリコンを含むガス（例えば、モノシラン（ＳｉＨ４）またはジクロロシラン（ＳｉＨ２Ｃｌ２））を供給して実施してもよい。第１のIII族窒化物半導体層１０４ａのｎ型不純物濃度は、例えば、５Ｅ１７ａｔｏｍｓ／ｃｍ３以上５Ｅ２０ａｔｏｍｓ／ｃｍ３以下である。
【００４５】
なお、互いに接する第１のIII族窒化物半導体層１０４ａおよび第２のIII族窒化物半導体層１０４ｂの間において、第１のIII族窒化物半導体層１０４ａおよび第２のIII族窒化物半導体層１０４ｂのｎ型不純物濃度をステップ状に近い態様で変化させることで、これらの層間に界面を形成することができる。
【００４６】
積層膜１０４では、第１のIII族窒化物半導体層１０４ａと第２のIII族窒化物半導体層１０４ｂとの積層のサイクルが所定回数繰り返されている。当該回数は特に限定されるものではないが、例えば、１０回以上としてもよい。すなわち、この場合、第１のIII族窒化物半導体層１０４ａの１層および第２のIII族窒化物半導体層１０４ｂの１層の１組からなる層が、１０層以上積層されることになる。
【００４７】
図２に示す例では、積層膜１０４において、第１のIII族窒化物半導体層１０４ａおよび第２のIII族窒化物半導体層１０４ｂは、それぞれある程度の膜厚を有することが好ましい。これらの膜厚は、超格子を形成するような薄膜とするよりも、たとえば５０ｎｍ以上とし、好ましくは２００ｎｍ以上である。さらに積層膜１０４に含まれる第１のIII族窒化物半導体層１０４ａのいずれの膜厚も、積層膜１０４に含まれる第２のIII族窒化物半導体層１０４ｂのいずれの膜厚よりも厚くしてもよい。例えば、第１のIII族窒化物半導体層１０４ａの膜厚は７００ｎｍ以上１０００ｎｍ以下とし、第２のIII族窒化物半導体層１０４ｂの膜厚は３５０ｎｍ以上５００ｎｍ以下としてもよい。
【００４８】
次に、図３に示すように、積層膜１０４の上に、III族窒化物半導体層１０６を形成する。III族窒化物半導体層１０６の膜厚は、積層膜１０４に含まれるいずれの第１のIII族窒化物半導体層１０４ａまたは第２のIII族窒化物半導体層１０４ｂよりも厚い。なお、III族窒化物半導体層１０６の膜厚は、積層膜１０４の全体の膜厚よりも厚くしてもよい。例えば、III族窒化物半導体層１０６は、ＨＶＰＥによって形成される。ただし、III族窒化物半導体層１０６の形成方法はＨＶＰＥに限られず、他の方法（例えば、ＭＯＶＰＥ）を用いてもよい。III族窒化物半導体層１０６に用いられるIII族窒化物半導体の例には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）および窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）が含まれる。またIII族窒化物半導体層１０６に用いられるIII族窒化物半導体は単結晶である。図３に示す例では、III族窒化物半導体層１０６は、アンドープIII族窒化物半導体層である。
【００４９】
次に、図４に示すように、III族窒化物半導体層１０６の上に、ｎ型III族窒化物半導体層１０８を形成する。例えば、ｎ型III族窒化物半導体層１０８は、ＨＶＰＥによって形成される。ただし、ｎ型III族窒化物半導体層１０８の形成方法はＨＶＰＥに限られず、他の方法（例えば、ＭＯＶＰＥ）を用いてもよい。ｎ型III族窒化物半導体層１０８に用いられるIII族窒化物半導体の例には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）および窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）が含まれる。またｎ型III族窒化物半導体層１０８に用いられるIII族窒化物半導体は単結晶である。図４に示す例では、ｎ型III族窒化物半導体層１０８には、シリコン（Ｓｉ）がｎ型不純物としてドープされている。この場合、シリコンのドープは、ＨＶＰＥまたはＭＯＶＰＥにおいてシリコンを含むガス（例えば、モノシランまたはジクロロシラン）を供給して実施してもよい。ｎ型III族窒化物半導体層１０８のｎ型不純物濃度は、例えば、５Ｅ１７ａｔｏｍｓ／ｃｍ３以上５Ｅ２０ａｔｏｍｓ／ｃｍ３以下である。
【００５０】
次に、図５に示すように、積層体１００から、下地基板１０２と、積層膜１０４と、III族窒化物半導体層１０６と、を除去する。このようにして、積層体１００を、ｎ型III族窒化物半導体層１０８を含む基体２００に加工する。なお、基体２００の表面をＣＭＰ等により研磨し、平坦化する加工をさらに行ってもよい。
【００５１】
積層体１００を基体２００に加工する方法は特に限定されないが、例えば、研磨により、積層体１００から、下地基板１０２と、積層膜１０４と、III族窒化物半導体層１０６と、を除去してもよい。さらに積層体１００を、III族窒化物半導体層１０６とｎ型III族窒化物半導体層１０８との間で切断することで、積層体１００を基体２００に加工してもよい。このようにして得られた基体２００がIII族窒化物半導体からなる本実施形態の自立基板となる。
【００５２】
なお、積層体１００は、図６に示すように加工してもよい。図６は、図５の変形例を示す図である。図６に示す例では、積層体１００から、下地基板１０２のみを除去している。結果、基体２００は、積層膜１０４と、III族窒化物半導体層１０６と、ｎ型III族窒化物半導体層１０８と、を含んでいる。なお、図６に示す例では、積層体１００から下地基板１０２を除去する際に、積層膜１０４の一部が除去されてもよい。また、図５及び図６に示す例において、ｎ型III族窒化物半導体層１０８の成長面（露出面）側から一部が、研磨などにより除去され、平坦化されてもよい。
【００５３】
図７は、図２から図４に示す工程に用いることができるＨＶＰＥ装置３００の一例を示す図である。ＨＶＰＥ装置３００は、積層膜１０４、III族窒化物半導体層１０６およびｎ型III族窒化物半導体層１０８を形成するために用いられる。ＨＶＰＥ装置３００において、下地基板１０２は、チャンバ３０２の内部に設けられたステージ３０４に載置される。なおステージ３０４は、図７に示すように回転可能である。さらにチャンバ３０２の温度は、ヒータ３０６によって調整することができる。チャンバ３０２には、導入路３２０、導入路３２２および導入路３２４が取り付けられている。そして導入路３２０、導入路３２２および導入路３２４には、それぞれ、ガスライン３１４、ガスライン３１６およびガスライン３１８を介して、ボンベ３０８、ボンベ３１０およびボンベ３１２に含まれるガスが供給される。
【００５４】
ボンベ３０８は、塩化水素（ＨＣｌ）ガスを含んでいる。当該ＨＣｌガスとＧａ（ガリウム）ソース３２６とが反応すると、Ｇａ（ガリウム）原料ガス（例えば、塩化ガリウム（ＧａＣｌ））が導入路３２０からチャンバ３０２の内部に導入される。他方、ボンベ３１０は、窒素含有ガス（例えば、窒素（Ｎ２）ガスまたはアンモニア（ＮＨ３）ガス）を含んでいる。この窒素含有ガスは導入路３２２を介してチャンバ３０２の内部に導入される。またボンベ３１２は、ドナーガス（例えば、モノシラン（ＳｉＨ４）またはジクロロシラン（ＳｉＨ２Ｃｌ２）といったシリコン含有ガス）を含んでいる。このドナーガスは導入路３２４を介してチャンバ３０２の内部に導入される。Ｇａ原料ガス、窒素含有ガスおよびドナーガスは積層体１００の形成に寄与するが、積層体１００の形成に寄与しないガスは、排出管３２８を介してチャンバ３０２の外部に排出される。
【００５５】
第１のIII族窒化物半導体層１０４ａが形成される場合は、導入路３２０、導入路３２２および導入路３２４から、ぞれぞれ、Ｇａ原料ガス、窒素含有ガスおよびドナーガスが供給される。一方、第２のIII族窒化物半導体層１０４ｂが形成される場合は、導入路３２０および導入路３２２から、それぞれ、Ｇａ原料ガスおよび窒素含有ガスが供給されるが、ドナーガスは供給されない。
【００５６】
III族窒化物半導体層１０６が形成される場合は、第２のIII族窒化物半導体層１０４ｂと同様、導入路３２０および導入路３２２から、それぞれ、Ｇａ原料ガスおよび窒素含有ガスが供給されるが、ドナーガスは供給されない。ただし、III族窒化物半導体層１０６を形成する場合におけるチャンバ３０２の内部におけるＧａ原料ガスおよび窒素含有ガスの分圧は、第２のIII族窒化物半導体層１０４ｂを形成する場合におけるチャンバ３０２の内部におけるチャンバ３０２の内部におけるＧａ原料ガスおよび窒素含有ガスの分圧よりもそれぞれ高くしてもよい。このようにして、III族窒化物半導体層１０６を、第２のIII族窒化物半導体層１０４ｂよりも速い成長速度で形成することができる。さらにこの場合、チャンバ３０２の内部の不純物量が常にほぼ一定であることに起因して、III族窒化物半導体層１０６のｎ型不純物濃度は、積層膜１０４に含まれる第２のIII族窒化物半導体層１０４ｂのいずれのｎ型不純物濃度よりも低いものとなる。
【００５７】
ｎ型III族窒化物半導体層１０８が形成される場合は、第１のIII族窒化物半導体層１０４ａと同様、導入路３２０、導入路３２２および導入路３２４から、ぞれぞれ、Ｇａ原料ガス、窒素含有ガスおよびドナーガスが供給される。
【００５８】
なお、下地基板１０２は、積層膜１０４が形成されてからｎ型III族窒化物半導体層１０８が形成されるまでの間、チャンバ３０２から取り出されることなく、ステージ３０４に載置されたままであってもよいし、途中の所定のタイミング（所定の層が形成された後）でＨＶＰＥ装置３００から取り出されてもよい。
【００５９】
次に、当該例の変形例について説明する。
【００６０】
図２から図４に示す例では、第２のIII族窒化物半導体層１０４ｂは、アンドープIII族窒化物半導体層であったが、ｎ型不純物濃度が相対的に低いIII族窒化物半導体層であれば、アンドープIII族窒化物半導体層に限られない。具体的には、第２のIII族窒化物半導体層１０４ｂのｎ型不純物濃度は、第１のIII族窒化物半導体層１０４ａのｎ型不純物濃度よりも低いものとすることができる。より具体的には、第２のIII族窒化物半導体層１０４ｂは、５Ｅ１７ａｔｏｍｓ／ｃｍ３未満のｎ型不純物濃度を含む半導体層となる。第２のIII族窒化物半導体層１０４ｂのｎ型不純物濃度がこの値未満である場合、第２のIII族窒化物半導体層１０４ｂは、通常、ｎ型半導体として機能することはない。本変形例においても、本実施形態と同様の効果を得ることができる。
【００６１】
図３および図４に示す例では、積層膜１０４とｎ型III族窒化物半導体層１０８との間にIII族窒化物半導体層１０６が設けられているが、III族窒化物半導体層１０６は設けられていなくてもよい。この場合、積層膜１０４の最上層に接してｎ型III族窒化物半導体層１０８が設けられることになる。本変形例においても、本実施形態と同様の効果を得ることができる。
【００６２】
図３および図４に示す例では、III族窒化物半導体層１０６は、アンドープIII族窒化物半導体層であったが、ｎ型不純物濃度が相対的に低いIII族窒化物半導体層であれば、アンドープIII族窒化物半導体層に限られない。具体的には、III族窒化物半導体層１０６のｎ型不純物濃度は、第１のIII族窒化物半導体層１０４ａのｎ型不純物濃度よりも低いものとすることができる。より具体的には、III族窒化物半導体層１０６は、５Ｅ１７ａｔｏｍｓ／ｃｍ３未満のｎ型不純物濃度を含む半導体層となる。III族窒化物半導体層１０６のｎ型不純物濃度がこの値未満である場合、III族窒化物半導体層１０６は、通常、ｎ型半導体として機能することはない。本変形例においても、本実施形態と同様の効果を得ることができる。
【００６３】
次に、上述した本実施形態の自立基板の製造方法により得られる本実施形態の自立基板について説明する。
【００６４】
本実施形態の自立基板は、III族窒化物半導体からなる層と、当該層の中に存在するピット埋込領域とを有する。III族窒化物半導体からなる層は、第２形成工程Ｓ１２で形成されるIII族窒化物半導体層の少なくとも一部で構成される層である。以下、当該III族窒化物半導体からなる層を、メイン層という。なお、自立基板は、メイン層以外の層（第１形成工程Ｓ１１で形成される積層膜の少なくとも一部等）を有してもよい。自立基板の厚さは、例えば、１５０μｍ以上２ｍｍ以下である。また、自立基板の径は、例えば、１５ｍｍ以上２００ｍｍ以下である。
【００６５】
ここで、図８乃至図１０に、本実施形態の自立基板１０の断面模式図の一例を示す。図８及び図１０は、メイン層のみからなる自立基板１０である。図９は、メイン層１４と他の層１５とからなる自立基板１０である。
【００６６】
ピット埋込領域は、図８乃至図１０中、１１及び１３の符号で示されている。ピット埋込領域は、III族窒化物半導体の成長過程で成長面（露出面）に形成されたピットの内部、特に、非貫通であり、かつ、内部が逆六角錐、又は、逆六角錐台となりやすいクボミの内部の斜面からIII族窒化物半導体結晶がエピタキシャル成長することで形成される。クボミの内部の斜面は、例えば、（１０−１２）面、（１１−２２）面、これらが混合したもの等が観察されている。また、メイン層の成長面（露出面）におけるクボミの径は、０μｍより大３０００μｍ以下となる。
【００６７】
このように形成されるピット埋込領域は、メイン層の厚さ方向に延伸し、メイン層の成長面（露出面）まで到達し得る。また、他の領域よりもIII族窒化物半導体の成長速度が遅いピットの内部から成長してできたピット埋込領域は、他の領域よりも不純物濃度（例：Ｏ濃度）が高くなる。そして、メイン層の成長面（露出面）におけるピット埋込領域の径（Ｄ１、Ｄ３）は、０μｍより大３０００μｍ以下となる。
【００６８】
ピット埋込領域は、メイン層の成長面（露出面）において開口を有する場合と、有さない場合とがある。図８及び図９に示す自立基板のピット埋込領域１３は、メイン層の成長面１６（露出面）においてクボミ１３´を有する。しかし、例えば、図８に示す自立基板１０の成長面（図中上側の面）を研磨し、クボミ１３´を除去すると、図１０に示すような状態となる。図１０においては、メイン層の成長面１６（露出面）においてクボミを有さないピット埋込領域１１が示されている。このように、メイン層の成長面１６（露出面）におけるピット埋込領域１１及び１３の状態は、その後の加工などにより、変化し得る。
【００６９】
本実施形態の自立基板１０は、メイン層の成長面１６（露出面）におけるピット埋込領域１１及び１３の密度が、０．９個／ｃｍ２以下、さらに好ましくは０．５個／ｃｍ２以下、さらに好ましくは０．１個／ｃｍ２以下であるという特徴を有する。このように、メイン層の成長面１６（露出面）におけるピット埋込領域１１及び１３の数を従来に比べて低減した自立基板１０によれば、自立基板１０の上に形成するデバイス（例：光デバイス、電子デバイス等）の特性への悪影響を軽減することが可能となる。
【００７０】
なお、上記メイン層の成長面１６（露出面）におけるピット埋込領域１１及び１３の密度は、１．０×１０−２個／ｃｍ２以上であってもよい。上記積層膜内における層の数を増やし、界面の数を増やすほど、ピット埋込領域１１及び１３の密度を低減できることを確認しているが、積層膜内における層の数を増やすほど、製造時間が長くなり、また、多くの原料を要する等の問題が発生し得る。ピット埋込領域１１及び１３の密度が、１．０×１０−２個／ｃｍ２以上０．９個／ｃｍ２以下となる程度にコントロールすることで、製造時間が長くなったり、また、多くの原料を要する等の問題のレベルを抑制しつつ、デバイス（例：光デバイス、電子デバイス等）の特性への悪影響を十分に軽減することができる。
【００７１】
なお、本実施形態の自立基板１０は、上記メイン層の成長面１６（露出面）におけるピットの密度が、０．１個／ｃｍ２以下、好ましくは０．７×１０−１個／ｃｍ２以下であってもよい。すなわち、本実施形態の製造方法によれば、上記メイン層の成長面１６（露出面）におけるピットの密度をこのようにコントロールすることができる。なお、ピットの径（Ｄ２、Ｄ３）は、０μｍより大３０００μｍ以下である。
【００７２】
ピットは、成長面１６（露出面）に形成された開口を有する部分である。ピットは、メイン層の成長面１６（露出面）から、当該メイン層の裏面１７まで貫通する貫通穴、及び、当該裏面１７まで貫通していない非貫通のクボミを含む。図８及び図９に示す例の場合、貫通穴１２と、クボミ１３´がピットに該当する。図１０に示す例の場合、貫通穴１２のみが、ピットに該当する。
【００７３】
ここで、ピット埋込領域１１及び１３の密度及びピット１２及び１３´の密度を測定する方法を説明する。
【００７４】
自立基板１０の裏面からＵＶを照射すると、不純物濃度が相対的に高いピット埋込領域１１及び１３は黒く見え、他の領域は黄緑色に見える。このため、目視観察によりウエハー全面での、ピット埋込領域１１及び１３を特定できる。また、ピット１２及び１３´は、成長面１６に開口を有する。このため、観察画像を目視で確認すれば、ピット１２及び１３´を特定できる。本実施形態では、自立基板１０の露出面（成長面）全面を観察エリアとする。そして、当該観察エリア内のピット埋め込み領域及びピットの数を上述のようにして観察する。そして、（カウント数）／（観察エリアの面積）の式により、密度を算出する。
【００７５】
以上説明した本実施形態によれば、成長面（露出面）におけるピット埋込領域の密度が従来にないほど低減されたIII族窒化物半導体からなる自立基板が実現される。また、本実施形態によれば、当該特徴に加えて、成長面（露出面）におけるピットの密度が従来に比べて低減されたIII族窒化物半導体からなる自立基板が実現される。
【００７６】
自立基板の成長面（露出面）にピット埋込領域やピットが存在すると、自立基板の上に成長させるIII族窒化物半導体の結晶性や、その上に形成するデバイス特性に悪影響を及ぼし得る。このため、ピット埋込領域やピットが存在しない領域を選択して、デバイスを製造する、ピット埋込領域やピットが存在する領域上に製造したデバイスは不良品として除去するなどの対応が必要となり、製造効率の問題や、歩留まりの問題が発生し得る。
【００７７】
本実施形態によれば、自立基板の成長面（露出面）におけるピット埋込領域やピットを低減できるので、自立基板の上に成長させるIII族窒化物半導体の結晶性や、その上に形成するデバイス特性への悪影響を低減することができる。結果、上記製造効率の問題や、歩留まりの問題などを改善することができる。
【実施例】
【００７８】
＜実施例１＞
実施例１として、図２乃至図７を用いて説明した方法を用いて、図５の基体２００を製造した。
【００７９】
具体的には、下地基板１０２には、窒化ガリウム（ＧａＮ）基板を使用した。第１のIII属窒化物半導体層１０４ａおよび第２のIII属窒化物半導体層１０４ｂには、シリコンドープ窒化ガリウム（ＧａＮ）およびアンドープ窒化ガリウム（ＧａＮ）をそれぞれ使用した。第１のIII属窒化物半導体層１０４ａの膜厚および第２のIII属窒化物半導体層１０４ｂの膜厚は、それぞれ、７００ｎｍおよび５００ｎｍである。積層膜１０４では、第１のIII属窒化物半導体層１０４ａと第２のIII属窒化物半導体層１０４ｂとのサイクルが２０回繰り返されている。III族窒化物半導体層１０６には、アンドープ窒化ガリウム（ＧａＮ）を使用した。III族窒化物半導体層１０６の膜厚は、０．２ｍｍである。ｎ型III族窒化物半導体層１０８には、シリコンドープ窒化ガリウム（ＧａＮ）を使用した。ｎ型III族窒化物半導体層１０８の膜厚は、２ｍｍである。その後、ＣＭＰにより、下地基板１０２、積層膜１０４、III族窒化物半導体層１０６を除去するとともに、ｎ型III族窒化物半導体層１０８の成長面（露出面）を平坦化し、直径２インチの基体２００を得た。この基体２００を、実施例１の自立基板とした。
【００８０】
＜比較例１＞
比較例１として、下地基板１０２の第１面の上にｎ型III族窒化物半導体層１０８が直接形成された積層体を製造した。その後、ＣＭＰにより、下地基板１０２を除去するとともに、ｎ型III族窒化物半導体層１０８の成長面（露出面）を平坦化し、直径２インチの基体を得た。この基体を、比較例１の自立基板とした。なお、比較例１の製造方法は、積層膜１０４とIII族窒化物半導体層１０６とを形成しない点を除いて、実施例１と同様である。
【００８１】
＜ピット埋込領域及びピットの数の測定＞
比較例１の自立基板を１８個製造し、これらにサンプル番号１乃至１８を付した。また、実施例１の自立基板を２０個製造し、これらにサンプル番号１９乃至３８を付した。そして、基体の露出面（成長面）全面を観察エリアとし、サンプルごとに、観察エリア内におけるピット埋込領域及びピットの数をカウントした。
【００８２】
図１１にピット埋込領域の数、図１２にピットの数の結果を示す。横軸は、サンプル番号を示し、縦軸はピット埋込領域の数（図１１）、及び、ピットの数（図１２）を示す。また、表１及び表２に、各サンプルのピット埋込領域の数及びピットの数及び密度をまとめた。
【００８３】
【表１】
0006497886.tif 000002
【００８４】
【表２】
0006497886.tif 000003
【００８５】
図１１に示すように、比較例１に比べて、実施例１のピット埋込領域の数は明らかに少ない。
【００８６】
実施例１のピット埋込領域の密度は、２．４×１０−２個／ｃｍ２以上４．９×１０−１個／ｃｍ２以下であった。一方、比較例１のピット埋込領域の密度は、１．０個／ｃｍ２以上１．９個／ｃｍ２以下であった。
【００８７】
また、実施例１のピット埋込領域の数の平均は１２．４個であった。一方、比較例１のピット埋込領域の数の平均は１０５．６個であった。
【００８８】
以上、図１１の結果によれば、本実施形態の自立基板の製造方法により、成長面（露出面）におけるピット埋込領域の密度が１．０×１０−２個／ｃｍ２以上０．９個／ｃｍ２以下であり、従来にないほど低減されたIII族窒化物半導体からなる自立基板が実現されることが分かる。
【００８９】
次に、図１２に示す結果によれば、比較例１に比べて、実施例１のピットの数が少なくなる傾向が読み取れる。
【００９０】
実施例１のピットの密度は、０個／ｃｍ２以上８．６×１０−２個／ｃｍ２以下であった。一方、比較例１のピットの密度は、０個／ｃｍ２以上２．５×１０−１個／ｃｍ２以下であった。
【００９１】
また、実施例１のピットの数の平均は１．９個であった。一方、比較例１のピットの数の平均は５．８個であった。
【００９２】
なお、図１２に示すように、比較例１のサンプルの中に、ピットの密度が実施例１のサンプルと同程度、また、実施例１より低減されたものが存在する。しかし、そのような比較例１のサンプルのいずれも、ピット埋込領域の密度は実施例１のいずれのサンプルよりも明らかに劣る。
【００９３】
図１１及び図１２の結果によれば、本実施形態の自立基板の製造方法により、成長面（露出面）におけるピット埋込領域の密度が従来にないほど低減され、なおかつ、成長面（露出面）におけるピットの密度が従来に比べて低減されたIII族窒化物半導体からなる自立基板が実現されることが分かる。
【００９４】
なお、ここでは示さないが、本発明者らは、その他の手段で積層膜を形成した場合も、同様の作用効果が得られることを確認している。
【００９５】
以下、参考形態の例を付記する。
１．  III族窒化物半導体からなる層と、
前記層の中に存在し、III族窒化物半導体の成長過程で成長面に形成されたピットの内部からIII族窒化物半導体がエピタキシャル成長することで形成され、前記層の厚さ方向に延伸し、他の領域よりも不純物濃度が高いピット埋込領域と、
を有し、
前記層の露出面における前記ピット埋込領域の密度は、０．９個／ｃｍ２以下である自立基板。
２．  １に記載の自立基板において、
前記層の前記露出面における前記ピット埋込領域の密度は、１．０×１０−２個／ｃｍ２以上である自立基板。
３．  １又は２に記載の自立基板において、
前記層の前記露出面において開口を有するピットの密度は、０．１個／ｃｍ２以下である自立基板。
４．  下地基板の上にIII族窒化物半導体からなる積層膜を形成する第１形成工程と、
前記積層膜の上にIII族窒化物半導体層を形成する第２形成工程と、
前記第２形成工程の後、少なくとも前記下地基板を除去して、前記III族窒化物半導体層を含む自立基板を得る加工工程と、
を有し、
前記第１形成工程では、
第１の成長条件でIII族窒化物半導体を成長させることで第１のIII族窒化物半導体層を形成した後、前記第１の成長条件と異なる第２の成長条件でIII族窒化物半導体を成長させることで、前記第１のIII族窒化物半導体層の上に第２のIII族窒化物半導体層を形成した積層構造を得る処理、及び、III族窒化物半導体を成長させることで第３のIII族窒化物半導体層を形成した後、一度III族窒化物半導体の成長を停止し、その後、再びIII族窒化物半導体を成長させることで前記第３のIII族窒化物半導体層の上に第４のIII族窒化物半導体層を形成した積層構造を得る処理の少なくとも一方を所定回数実行することで、前記積層膜を形成する自立基板の製造方法。
【符号の説明】
【００９６】
１０        自立基板
１１        ピット埋込領域
１２        貫通穴
１３        ピット埋込領域
１３´      クボミ
１４        メイン層
１５        他の層
１６        成長面
１７        裏面
１００      積層体
１０２      下地基板
１０４      積層膜
１０４ａ    第１のIII族窒化物半導体層
１０４ｂ    第２のIII族窒化物半導体層
１０６      ＩＩＩ族窒化物半導体層
１０８      ｎ型ＩＩＩ族窒化物半導体層
２００      基体
３００      ＨＶＰＥ装置
３０２      チャンバ
３０４      ステージ
３０６      ヒータ
３０８      ボンベ
３１０      ボンベ
３１２      ボンベ
３１４      ガスライン
３１６      ガスライン
３１８      ガスライン
３２０      導入路
３２２      導入路
３２４      導入路
３２６      Ｇａソース
３２８      排出管
【図１】
0006497886.tif 000004
【図２】
0006497886.tif 000005
【図３】
0006497886.tif 000006
【図４】
0006497886.tif 000007
【図５】
0006497886.tif 000008
【図６】
0006497886.tif 000009
【図７】
0006497886.tif 000010
【図８】
0006497886.tif 000011
【図９】
0006497886.tif 000012
【図１０】
0006497886.tif 000013
【図１１】
0006497886.tif 000014
【図１２】
0006497886.tif 000015