(57)【特許請求の範囲】
【請求項１】
入力電圧に接続されたスイッチング素子をスイッチングすることにより所定の直流電圧を生成して負荷に出力するように制御するときに、前記負荷が重負荷から軽負荷に移行するに従ってスイッチング周波数を低減するように制御するスイッチング電源装置の制御回路において、
前記負荷が小さくなるに従って前記スイッチング周波数を低下させる周波数低減領域と、前記周波数低減領域よりも前記負荷が小さくなると前記スイッチング周波数を最小の固定周波数とする固定周波数領域と、を含む発振手段と、
前記発振手段に設けられて前記スイッチング周波数に周波数拡散を与えるジッタ制御手段と、
を備え、
前記ジッタ制御手段は、前記固定周波数領域における拡散幅（％）を前記周波数低減領域よりも拡大するように制御することを特徴とするスイッチング電源装置の制御回路。
【請求項２】
前記発振手段は、前記負荷の大きさに応じた所定の電流をコンデンサに充電または前記コンデンサを放電するように切り換えることにより前記負荷の大きさに応じた前記スイッチング周波数を決定することを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項３】
前記ジッタ制御手段は、前記負荷が重負荷から軽負荷に移行するに従って前記コンデンサを充電する前記電流の変化範囲を増やすことにより、前記スイッチング周波数の前記拡散幅（％）を拡大することを特徴とする請求項２記載のスイッチング電源装置の制御回路。
【請求項４】
前記ジッタ制御手段は、前記負荷が重負荷から軽負荷に移行するに従って前記コンデンサの容量の変化範囲を増やすことにより、前記スイッチング周波数の前記拡散幅（％）を拡大することを特徴とする請求項２記載のスイッチング電源装置の制御回路。
【請求項５】
前記ジッタ制御手段は、前記負荷が重負荷から軽負荷に移行するに従って前記コンデンサの充電完了時から放電開始までの時間の変化範囲を増やすように可変設定することを特徴とする請求項２記載のスイッチング電源装置の制御回路。
【請求項６】
前記ジッタ制御手段は、前記周波数低減領域において、前記負荷が重負荷から軽負荷に移行するに従って前記スイッチング周波数の拡散幅（％）を段階的に大きくしたことを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項７】
前記ジッタ制御手段は、それぞれ値の異なる基準電圧と前記負荷の大きさを表すフィードバック電圧とを比較する複数のコンパレータを用いて前記負荷の重負荷から軽負荷への移行を段階的に検出することを特徴とする請求項３から６のいずれか１項に記載のスイッチング電源装置の制御回路。
【請求項８】
入力電圧に接続されたスイッチング素子をスイッチングすることにより所定の直流電圧を生成して負荷に出力するように制御するときに、前記負荷が重負荷から軽負荷に移行するに従ってスイッチング周波数を低減するように制御する制御回路を備えたスイッチング電源装置において、
前記制御回路は、
前記負荷が小さくなるに従って前記スイッチング周波数を低下させる周波数低減領域と、前記周波数低減領域よりも前記負荷が小さくなると前記スイッチング周波数を最小の固定周波数とする固定周波数領域と、を含む発振手段と、
前記発振手段に設けられて前記スイッチング周波数に周波数拡散を与えるジッタ制御手段と、
を備え、
前記ジッタ制御手段は、前記固定周波数領域における拡散幅（％）を前記周波数低減領域よりも拡大するように制御することを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源装置の制御回路およびスイッチング電源装置に関し、特にスイッチング周波数にジッタ（周波数拡散）を与えてノイズの発生を低減したスイッチング電源装置の制御回路およびスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置は、商用の交流電圧を任意の直流電圧に変換して出力することができ、部品点数が少なく、広い入力電圧範囲に対しても対応可能である。例えば、出力電圧が商用電源とは絶縁されている方式のフライバック式のものが知られている。
【０００３】
図１０はフライバック式のスイッチング電源装置の代表的な構成例を示す回路図である。
このフライバック式のスイッチング電源装置１００は、ＰＷＭ（Pulse Width Modulation）制御用の制御回路である制御ＩＣ８を有し、少なくとも図中のトランスＴ、ダイオード１９、コンデンサ２０およびスイッチング素子を備えている。スイッチング素子としては、ここでは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１７を用いている。
【０００４】
商用の交流電源１は、入力のノイズフィルタを構成するコモンモードチョークコイル２およびＸコンデンサ３を介して、ダイオードブリッジ４に供給され、このダイオードブリッジ４によって全波整流される。
【０００５】
コンデンサ５は、ダイオードブリッジ４と接地との間に設けられて、出力に安定にエネルギを供給するための入力電圧を保持する機能、およびＭＯＳＦＥＴ１７によるスイッチング動作によって発生されるスイッチングノイズを吸収する機能を有している。また、ダイオード６は、交流電源１を半波整流し、電流制限抵抗７を介して制御ＩＣ８のＶＨ端子に供給している。この電流制限抵抗７によって、ＶＨ端子への入力電流が制限されている。
【０００６】
制御ＩＣ８には、そのＬＡＴ端子にサーミスタ９が接続され、制御ＩＣ８に過熱ラッチ保護をかけるようにしている。また、制御ＩＣ８のＣＳ端子には、コンデンサ１０および抵抗１１からなるノイズフィルタを介してセンス抵抗１２の電圧が入力されている。
【０００７】
制御ＩＣ８のＶＣＣ端子は、コンデンサ１３の一端と接続されるとともに、ダイオード１４を介してトランスＴの補助巻き線１５と接続されている。このコンデンサ１３は、ＰＷＭ制御動作時に制御ＩＣ８へ供給される電源電圧を保持する。また、ダイオード１４は、起動後に補助巻き線１５からＶＣＣ端子に電圧を供給するためのものである。
【０００８】
トランスＴの一次巻き線１６は、一端がコンデンサ５に接続され、他端がＭＯＳＦＥＴ１７のドレイン端子に接続される。また、ＭＯＳＦＥＴ１７のソース端子は、センス抵抗１２を介して接地され、センス抵抗１２によってＭＯＳＦＥＴ１７を流れるドレイン電流Ｉｄｓが検出される。すなわち、センス抵抗１２では、ＭＯＳＦＥＴ１７のオン電流が、それに比例した大きさの電圧信号に変換され、この電圧信号（電流検出信号）がノイズフィルタを介して制御ＩＣ８のＣＳ端子に入力される。
【０００９】
トランスＴの二次巻き線１８は、一端がダイオード１９と接続され、さらにコンデンサ２０を介して接地されている。コンデンサ２０の電圧は負荷２５に供給される出力電圧であり、この電圧に関する情報がフォトカプラ２１によって二次側から一次側へ送られる。フォトカプラ２１は、シャントレギュレータ２２と直列に接続され、シャントレギュレータ２２には、出力電圧を分圧する抵抗２３，２４の接続点が接続され、シャントレギュレータ２２により出力電圧の分圧値と図示しない基準電圧とが比較される。その結果、二次側の出力電圧の基準電圧に対する誤差情報がシャントレギュレータ２２により電流信号に変換され、この電流信号がフォトカプラ２１を構成するＬＥＤに流れて光信号に変換され、この光信号がフォトカプラ２１を構成するフォトトランジスタに伝えられることにより、負荷情報が一次側へ送られる。
【００１０】
ＰＷＭ制御用の制御ＩＣ８を用いて構成されたスイッチング電源装置１００では、ＭＯＳＦＥＴ１７のスイッチング動作を制御することにより、交流入力電圧の整流電圧がトランスＴを介して所定の直流電圧に変換される。
【００１１】
ＩＣ回路により構成される制御ＩＣ８では、トランスＴの二次側の負荷２５に出力される負荷情報を、上記のようにシャントレギュレータ２２、フォトカプラ２１を介して制御ＩＣ８のＦＢ端子にフィードバックして検出している。
【００１２】
また、ＭＯＳＦＥＴ１７のドレイン電流Ｉｄｓをセンス抵抗１２で電圧変換して、この電圧を制御ＩＣ８のＣＳ端子で検出する。ＦＢ端子電圧とＣＳ端子電圧とを直接または間接的に比較してＯＵＴ端子からの出力信号を決定することにより、ＭＯＳＦＥＴ１７のオン幅を可変制御することで、スイッチング電源をＰＷＭ制御することができ、これにより二次側の負荷２５への供給電力を調整することができる。
【００１３】
図１１は制御ＩＣの回路構成の例を示すブロック図である。
制御ＩＣ８において、起動回路３１は、起動時にＶＨ端子からＶＣＣ端子へ電流を供給するものであって、交流電源１が印加されると、制御ＩＣ８では、ＶＨ端子から起動回路３１を通してＶＣＣ端子へ電流が流れる。これにより、ＶＣＣ端子に外部接続されたコンデンサ１３が充電されて、その電圧値が上昇する。
【００１４】
低電圧誤動作防止回路（ＵＶＬＯ）３２は、ＶＣＣ端子と基準電源Ｖ１とに接続されている。この低電圧誤動作防止回路３２では、ＶＣＣ端子の電圧値が基準電源Ｖ１以上になると、低電圧誤動作防止回路３２の出力であるＵＶＬＯ信号がＬ（Ｌｏｗ）レベルとなり、内部電源回路３３が起動して、制御ＩＣ８内の各回路に電源供給が行われる。反対にＶＣＣ端子電圧が低い間は、低電圧誤動作防止回路３２は、ＵＶＬＯ信号をＨ（Ｈｉｇｈ）レベルにして制御ＩＣ８の動作を停止する。
【００１５】
発振器（ＯＳＣ）３４は、ＦＢ端子と接続され、ＭＯＳＦＥＴ１７のスイッチング動作で発生するＥＭＩ（Electromagnetic Interference：電磁妨害）ノイズ低減のために周波数拡散を行う周波数変調機能が内蔵されている。この発振器３４は、制御ＩＣ８によるＭＯＳＦＥＴ１７のスイッチング周波数を決めるものであって、上記の周波数変調機能とは別に軽負荷時には発振周波数を低下させる機能も有し、発振信号（デューティマックス信号）Ｄｍａｘを出力する。
【００１６】
この発振信号Ｄｍａｘは、Ｈレベルの時間が長く、周期毎に短時間だけＬレベルになる信号であって、その周期がスイッチング電源のスイッチング周期となり、その周期と周期中のＨレベルの時間との比がスイッチング電源の最大時比率（デューティマックス）を与える。また、スロープ補償回路３５は、ＣＳ端子と接続され、後述のサブハーモニック発振を防止する機能を備えている。
【００１７】
ＦＢコンパレータ３６の入力端子は、ＦＢ端子と基準電源Ｖ２とに接続されている。ＦＢ端子電圧が基準電源Ｖ２より低下したとき、ＦＢコンパレータ３６は、負荷電力が小さいと判断して、ＦＢコンパレータ３６から後段のワンショット回路３７にクリア信号ＣＬＲを出力し、スイッチング動作を停止させる。また、ＦＢ端子電圧が基準電源Ｖ２より高くなったとき、ＦＢコンパレータ３６は、スイッチング動作を開始させる。これにより、ＦＢコンパレータ３６は、軽負荷時にスイッチング動作を一時的に停止させるバースト動作を実現させている。
【００１８】
ワンショット回路３７は、発振器３４の発振信号Ｄｍａｘの立ち上がりでトリガされて後段のＲＳフリップフロップ３８に対するセットパルスを生成する。また、このセットパルスは、ＭＯＳＦＥＴ１７のターンオン時にＣＳ端子に発生するノイズにより、ＭＯＳＦＥＴ１７が誤ってターンオフしてしまうことを防ぐブランキング信号ともなっている。ワンショット回路３７は、Ｈレベルのクリア信号ＣＬＲが入力されている間は、ＲＳフリップフロップ３８に対するセットパルスを出力しない。
【００１９】
ＲＳフリップフロップ３８は、オアゲート３９およびアンドゲート４０とともにＰＷＭ信号を生成している。すなわち、オアゲート３９では、入力されているワンショット回路３７の出力信号とＲＳフリップフロップ３８の出力信号より、２つの出力信号の論理和（ＯＲ）信号を生成する。
【００２０】
基本的には、このオアゲート３９の出力信号がＰＷＭ信号となるが、さらに、発振器３４の発振信号Ｄｍａｘに基づきアンドゲート４０でＰＷＭ信号の最大デューティを決めている。
【００２１】
低電圧誤動作防止回路３２から出力されたＵＶＬＯ信号は、オアゲート４１を介してドライブ回路（ＯＵＴＰＵＴ）４２に供給されてドライブ回路４２の動作を許可するか否かを制御する。ドライブ回路４２は、ドライブ回路４２からＯＵＴ端子を介して出力されるスイッチ信号Ｓｏｕｔにより、ＭＯＳＦＥＴ１７のゲートをスイッチ制御している。すなわち、ＶＣＣ端子電圧が低くてＵＶＬＯ信号がＨレベルとなっているときは、ドライブ回路４２の出力をオフさせる（ＭＯＳＦＥＴ１７をオフさせる信号を出力する）。反対に、ＶＣＣ端子電圧が高くてＵＶＬＯ信号がＬレベル、かつラッチ回路４９の出力信号がＬレベルとなっているときは、アンドゲート４０の出力信号に従い、ドライブ回路４２がＭＯＳＦＥＴ１７のゲートをスイッチ制御する。
【００２２】
レベルシフト回路４３は、ＦＢ端子の電圧をＣＳコンパレータ４４に入力可能な電圧範囲にレベルシフトする機能を有し、その出力信号がＣＳコンパレータ４４の反転入力端子（−）に供給される。ＣＳコンパレータ４４には、その非反転入力端子（＋）にスロープ補償回路３５の出力信号が供給されている。なお、ＦＢ端子には、内部電源電圧が抵抗Ｒ０を介して接続され、この抵抗Ｒ０がフォトカプラ２１を構成するフォトトランジスタの負荷抵抗（プルアップ抵抗）となっている。これにより、抵抗Ｒ０による内部電源回路３３からの電圧ドロップにより、スイッチング電源装置１００に接続されている負荷２５に印加されている電圧と基準電圧との差を増幅した誤差信号の大きさが検知される。なお、誤差信号は、その値が大きいほど負荷がより重いことを示している信号である。
【００２３】
ＣＳコンパレータ４４では、後述のサブハーモニック発振を防ぐためのスロープ補償が施されたＣＳ端子電圧とレベルシフトされたＦＢ端子電圧とが比較され、ＭＯＳＦＥＴ１７のオフのタイミングを決めている。
【００２４】
また、制御ＩＣ８のＣＳ端子には、ＭＯＳＦＥＴ１７の過電流検出レベルを決めるＯＣＰコンパレータ４５が接続されている。ＯＣＰコンパレータ４５では、その非反転入力端子（＋）がＣＳ端子に、反転入力端子（−）が基準電源Ｖ３にそれぞれ接続され、ＭＯＳＦＥＴ１７の過電流検出レベルを決めている。
【００２５】
そして、ＣＳコンパレータ４４からのオフ信号と、遅延時間制御回路５０によって遅延時間が調整された後のＯＣＰコンパレータ４５からのオフ信号とは、いずれもオアゲート４６を介してＲＳフリップフロップ３８のリセット端子に供給されている。
【００２６】
なお、サーミスタ９には、ＬＡＴ端子を介して電流源４７から電流が供給される。ＬＡＴコンパレータ４８は、ＬＡＴ端子と基準電源Ｖ４とに接続され、ＬＡＴ端子の電圧（すなわち、サーミスタ９の電圧）が基準電源Ｖ４の電圧以下に低下したことを検出すると、過熱状態であると判断してラッチ回路４９に対するセット信号を出力する。
【００２７】
ラッチ回路４９は、ＬＡＴコンパレータ４８のセット信号を受けて、Ｈレベルのラッチ信号Ｌａｔｃｈをオアゲート４１およびオアゲート５１に出力する。これにより、ドライブ回路４２がオフ、起動回路３１がオンにされる。また、ラッチ回路４９のリセット端子には、低電圧誤動作防止回路３２のＵＶＬＯ信号が供給されていて、ＶＣＣ端子の電位が低下するとラッチ状態が解除される。
【００２８】
内部電源回路３３が起動して内部回路に電源が供給されると、抵抗Ｒ０およびＦＢ端子を介してフォトカプラ２１を構成するフォトトランジスタに電圧が印加されて、ＦＢ端子電圧が上昇する。
【００２９】
ＦＢ端子の電圧信号が一定電圧値以上になると、発振器３４から発振信号Ｄｍａｘが出力され、発振信号Ｄｍａｘの立ち上がりでトリガされるワンショット回路３７からＲＳフリップフロップ３８に対するセットパルスが出力される。
【００３０】
このセットパルスは、ＲＳフリップフロップ３８の出力信号とともにオアゲート３９に入力される。そして、オアゲート３９の出力信号がＰＷＭ信号としてアンドゲート４０およびドライブ回路４２を通じて、ＯＵＴ端子からＭＯＳＦＥＴ１７のゲート端子に出力され、スイッチ信号ＳｏｕｔとなってＭＯＳＦＥＴ１７を駆動する。
【００３１】
これにより、発振信号Ｄｍａｘの立ち上がりでＭＯＳＦＥＴ１７がターンオンすることになる。なお、ＲＳフリップフロップ３８の出力信号と、ワンショット回路３７からのセットパルスとの論理和をとるのは、ＭＯＳＦＥＴ１７のターンオン時にＣＳ端子に発生するノイズによりＲＳフリップフロップ３８がリセットされてＭＯＳＦＥＴ１７がターンオン直後にターンオフすることを防ぐためである。
【００３２】
ＭＯＳＦＥＴ１７がターンオンすると、センス抵抗１２にドレイン電流Ｉｄｓが流れるから、制御ＩＣ８のＣＳ端子の電圧が上昇する。そして、制御ＩＣ８のスロープ補償回路３５によってスロープ補償されたＣＳ端子の電圧が、ＦＢ端子電圧をレベルシフト回路４３によってレベルシフトした電圧に達すると、ＣＳコンパレータ４４からオアゲート４６を介してＲＳフリップフロップ３８にリセット信号が出力される。
【００３３】
ＲＳフリップフロップ３８がリセットされることで、オアゲート３９の出力がＬレベルとなり（通常動作では、この時点でワンショット回路３７からのセットパルスはＬレベルになっている。）、これによりアンドゲート４０の出力もＬレベルとなるため、スイッチ信号ＳｏｕｔによりＭＯＳＦＥＴ１７はターンオフする。
【００３４】
また、スイッチング電源装置に接続される負荷２５が極端に重くなり、制御ＩＣ８のＦＢ端子にフィードバックされる電圧値が（高電圧側の）制御範囲外になっても、ＯＣＰコンパレータ４５でＣＳ端子の電圧値を基準電源Ｖ３の値と比較することにより、ＣＳ端子の電圧値が基準電源Ｖ３の値以上になった場合には、ＭＯＳＦＥＴ１７をターンオフすることができる。
【００３５】
ＣＳコンパレータ４４でＦＢ端子電圧をレベルシフトした電圧を、ＣＳ端子の電圧と比
較する前に、ＣＳ端子の電圧に対し、スロープ補償回路３５によってＭＯＳＦＥＴ１７のオン幅に比例したスロープ補償電圧を加算するスロープ補償がなされている。
【００３６】
一般に、定常状態でＭＯＳＦＥＴ１７が動作していれば、それぞれのスイッチング周期の最初にＭＯＳＦＥＴ１７に流れる電流の大きさが一定となる。ところが、ＭＯＳＦＥＴ１７のデューティ（オン時比率＝オン幅／スイッチング周期）が大きくなりすぎると、電流の大きさが一定ではなくなって、スイッチング周期毎にＭＯＳＦＥＴ１７に流れる電流の状態が変動する。この現象が生じると、ＭＯＳＦＥＴ１７に流れる電流は、スイッチング周波数の信号に低周波の信号が重畳した状態となる。
【００３７】
こうした低周波数での発振は、サブハーモニック発振として知られているものであるが、このサブハーモニック発振にはそれが生じる条件がある。サブハーモニック発振は、ＣＳ端子の電圧に単調増加する信号を重畳するスロープ補償によりこの条件が成立しないようにして防止できる。
【００３８】
ここで、スイッチング電源装置１００では、制御ＩＣ８の発振器３４がＭＯＳＦＥＴ１７をスイッチング動作させるための発振信号Ｄｍａｘを生成しており、代表的には、６５ｋＨｚ、２５ｋＨｚおよびこれらの間の周波数が用いられている。すなわち、負荷２５が重負荷のとき、スイッチング周波数は、６５ｋＨｚ固定で動作し、負荷２５が軽負荷になるに従って周波数を６５ｋＨｚから２５ｋＨｚまで可変する。周波数が２５ｋＨｚまで低下すると、周波数を２５ｋＨｚに固定し、トランスＴの音鳴りの原因となる可聴周波数まで低下しないようにしている。このように、軽負荷になるに従って、動作周波数を低減させることで、スイッチング電源装置１００の効率を上げることができる。
【００３９】
ここで、スイッチング周波数がたとえば６５ｋＨｚで固定されている場合、６５ｋＨｚを基本波とする高次の高調波が同時に発生し、この高次の高調波が放射ＥＭＩおよび伝導ＥＭＩとしてスイッチング電源装置１００の外に放出される。このようなＥＭＩノイズは、他の電子機器の動作に悪影響を与えるために一定量以上出さないように要求リミットの基準が定められている。以下、伝導ＥＭＩノイズについて議論する。
【００４０】
スイッチング電源装置１００のようなパワーエレクトロニクスの分野では、伝導ＥＭＩノイズを低減する方法としてジッタ（周波数拡散）が用いられている（たとえば、特許文献１参照）。
【００４１】
図１２はジッタの有無によるノイズエネルギの違いを示す図であって、横軸はスイッチング周波数、縦軸がノイズエネルギを示す。また、図１２の（ａ）はジッタなしの場合を示し、（ｂ）はジッタありの場合を示している。この図１２の（ｂ）では、ジッタなしの周波数ｆｓを中心として周波数を±Δｆの範囲に拡散したセンタ拡散の場合を示している。
【００４２】
ジッタなしの場合、周波数ｆｓの位置にてノイズエネルギが集中して高いピークとなるが、周波数ｆｓを中心として±Δｆの範囲に周波数を拡散することによってノイズエネルギが分散し、ノイズエネルギの平均値が低減する。これにより、ジッタなしでピークが要求リミットを超えていたとしても、ジッタありでは、ピークを要求リミット以下にすることができる。
【００４３】
図１３はスイッチング周波数を拡散させたときのノイズレベルの減衰効果を示す図である。この図１３において、横軸は拡散幅を、縦軸は減衰量をそれぞれ示しており、基本波の周波数ｆｓが６５ｋＨｚで、測定周波数幅である分解能帯域幅ＲＢＷが９ｋＨｚのときのノイズの減衰量を示している。
【００４４】
この図１３によれば、減衰量Ｓは、拡散幅を広げれば広げるほど大きくなって、ノイズレベルの減衰効果が大きくなることを示している。また、このときの減衰量Ｓは、以下の数式で表すことができる（たとえば、特許文献２参照）。
Ｓ＝１０×ｌｏｇ（２×δ×ｆｓ／ＲＢＷ）＝１０×ｌｏｇ（２Δｆ／ＲＢＷ）
ここで、δは拡散率（％）、ｆｓは動作周波数（Ｈｚ）、Δｆは片側拡散幅（＝ｆｓ×δ）（Ｈｚ）、ＲＢＷは分解能帯域幅（Ｈｚ）である。この減衰量Ｓの数式によれば、拡散幅（２Δｆ）と分解能帯域幅ＲＢＷとの比が大きくなればなるほど減衰効果が大きくなることを表している。
【００４５】
ところで、現状の伝導ＥＭＩの規格では、ＥＭＩノイズの測定周波数範囲は、１５０ｋＨｚから３０ＭＨｚまでと決められているので、減衰効果は、１５０ｋＨｚ以上の高調波について考慮する必要がある。図１３からは、３ｄＢ以上の減衰量を得るには、拡散幅（２Δｆ）として２０ｋＨｚ以上を確保することが必要になる。ここで、基本となるスイッチング動作の周波数ｆｓが６５ｋＨｚおよび２５ｋＨｚに対して拡散幅が一定の比率（ここでは、±７％）で決まっている場合について説明する。つまり、スイッチング電源装置１００は、重負荷のとき、６５ｋＨｚ±４．５５ｋＨｚで動作し、軽負荷のときは、２５ｋＨｚ±１．７５ｋＨｚで動作する。
【００４６】
６５ｋＨｚ±４．５５ｋＨｚの１５０ｋＨｚ以上の高調波は、次数ｎ＝３が該当し、この第３次高調波の周波数は、３×（６５ｋＨｚ±４．５５ｋＨｚ）＝１９５ｋＨｚ±１３．６５ｋＨｚで、拡散幅は、２７．３ｋＨｚとなる。なお、高調波は、次数が高くなればなるほどエネルギが小さくなるので、第３次高調波がＥＭＩリミットを下回っていれば、第４次以上の高調波の減衰量については、考慮する必要はない。
【００４７】
２５ｋＨｚ±１．７５ｋＨｚの１５０ｋＨｚ以上の高調波は、次数ｎ＝６が該当し、この第６次高調波の周波数は、６×（２５ｋＨｚ±１．７５ｋＨｚ）＝１５０ｋＨｚ±１０．５ｋＨｚで、拡散幅は、２１ｋＨｚとなる。
【００４８】
このことから、スイッチング動作の周波数ｆｓが６５ｋＨｚおよび２５ｋＨｚに対して拡散幅を±７％にすることで、ＥＭＩノイズの測定周波数範囲では、２０ｋＨｚ以上の拡散幅を確保でき、３ｄＢ以上の減衰量を得ることができる。
【００４９】
図１４は周波数拡散を行うジッタ制御回路を有する発振器の構成例を示す回路図、図１５はジッタ制御回路の構成例を示す回路図である。
発振器３４は、図１４に示したように、フィードバック電圧ＦＢを検出するバッファアンプ６１と、このバッファアンプ６１の出力に応じてトランジスタ（ｎチャネル型のＭＯＳ−ＦＥＴ）Ｎ１に流れる電流を制御する増幅器６２とを備える。トランジスタＮ１は、トランジスタ（ｐチャネル型のＭＯＳ−ＦＥＴ）Ｐ１，Ｐ２からなるカレントミラー回路に接続されて、トランジスタＮ１に流れる電流がこのカレントミラー回路の入力電流となる。このカレントミラー回路の出力電流は、カレントミラー回路の出力端であるトランジスタＰ２のドレイン端子に接続されるトランジスタＮ２に与えられ、トランジスタＮ５に流れる電流の制御に用いられる。さらには、カレントミラー回路の出力電流は、トランジスタＮ３およびトランジスタＰ３を介してトランジスタＰ４に流れる電流の制御に用いられる。
【００５０】
なお、トランジスタＰ４，Ｎ５は、相補的にオン・オフ制御されるトランジスタＰ５，Ｎ４を介して直列に接続されている。そしてトランジスタＰ５，Ｎ４の直列接続点には、コンデンサＣが接続されている。トランジスタＰ５は、そのオン動作時にトランジスタＰ４に流れる電流にてコンデンサＣを充電する役割を担う。またトランジスタＮ４は、そのオン動作時にトランジスタＮ５に流れる電流にてコンデンサＣを放電する役割を担う。
【００５１】
ヒステリシスコンパレータ６３は、コンデンサＣの充放電電圧と所定の基準電圧Ｖｒｅｆ（ヒステリシスコンパレータなので、実際はハイ側の基準電圧ＶｒｅｆＨとロー側の基準電圧ＶｒｅｆＬの２つの基準電圧からなっている）とを比較し、インバータ６４はヒステリシスコンパレータ６３の出力を反転してＭＯＳＦＥＴ１７をオン・オフ駆動するための発振信号Ｄｍａｘを生成する。また同時に、ヒステリシスコンパレータ６３の出力は、トランジスタＰ５，Ｎ４を相補的にオン・オフ駆動する制御信号、およびジッタ制御回路７０の動作を規定するクロック信号として用いられる。
【００５２】
ジッタ制御回路７０は、図１５に示したように、トランジスタＰ１との間で並列的にカレントミラー回路を形成する複数（４個）のトランジスタＰ１１，Ｐ１２，Ｐ１３，Ｐ１４と、これらのトランジスタＰ１１，Ｐ１２，Ｐ１３，Ｐ１４にそれぞれ直列に接続されたトランジスタＰ１５，Ｐ１６，Ｐ１７，Ｐ１８とを備える。トランジスタＰ１５，Ｐ１６，Ｐ１７，Ｐ１８は、分周器兼カウンタ７１の出力Ｑ０，Ｑ１，Ｑ２，Ｑ３を受けてオン・オフ制御され、トランジスタＰ１１，Ｐ１２，Ｐ１３，Ｐ１４に流れる電流を選択的に取り出してトランジスタＮ２のドレイン電流に加える役割を担う。
【００５３】
なお、各トランジスタＰ１１，Ｐ１２，Ｐ１３，Ｐ１４にそれぞれ流れる電流は、たとえば、Ｉ１，Ｉ２（＝２・Ｉ１），Ｉ３（＝２・Ｉ２＝４・Ｉ１），Ｉ４（＝２・Ｉ３＝４・Ｉ２＝８・Ｉ１）として設定される。これらの電流比は、トランジスタＰ１との間でそれぞれカレントミラー回路を形成するトランジスタＰ１１，Ｐ１２，Ｐ１３，Ｐ１４のゲート幅／ゲート長を変えることにより設定される。
【００５４】
ちなみに分周器兼カウンタ７１は、ヒステリシスコンパレータ６３の出力を分周して計数動作する。そして分周器兼カウンタ７１は、その計数値をカウントし、その出力Ｑ０，Ｑ１，Ｑ２，Ｑ３を、たとえば［００００］−［１１１１］の範囲で順に変化させる。これにより、トランジスタＰ１５，Ｐ１６，Ｐ１７，Ｐ１８が選択的にオン・オフ制御される。そしてトランジスタＰ１５，Ｐ１６，Ｐ１７，Ｐ１８の選択的なオン動作により、トランジスタＰ１１，Ｐ１２，Ｐ１３，Ｐ１４に流れる電流が選択的に出力される。
【００５５】
この結果、ジッタ制御回路７０の出力電流ｂが階段状に変化し、この出力電流ｂがトランジスタＮ２に加えられる。そしてコンデンサＣを充電する電流に階段状の変化が与えられ、コンデンサＣを基準電圧Ｖｒｅｆまで充電する時間に周期的な変化が与えられる。この結果、ヒステリシスコンパレータ６３を介して出力されるパルス信号の周波数に、一定幅の周期的な揺らぎが与えられる。このような発振周波数の制御が、ＭＯＳＦＥＴ１７を駆動するスイッチング周波数のジッタ制御である。そしてこのジッタ制御により、ＭＯＳＦＥＴ１７のスイッチングに伴って発生するＥＭＩノイズが周波数拡散され、これによってＥＭＩノイズが低減される。
【先行技術文献】
【特許文献】
【００５６】
【特許文献１】特開２０１４−２０４５４４号公報
【特許文献２】特開２００８−５６８２号公報（数２）
【発明の概要】
【発明が解決しようとする課題】
【００５７】
ところで、現状の伝導ＥＭＩ規格（測定周波数範囲は１５０ｋＨｚ超）に対し、ＥＭＩノイズの測定周波数範囲を１５０ｋＨｚ以下の低域に拡大して、より低い測定周波数範囲においても伝導ＥＭＩノイズを発生しないように規定することが検討されている。測定周波数範囲が拡がると、スイッチング動作の周波数、すなわち、ノイズエネルギの最も大きな基本波の周波数が測定周波数範囲に入ってしまい、スイッチング周波数の基本波（例：６５ｋＨｚ）からノイズ対策をすることが必要になる。これをＥＭＩフィルタで抑えようとすると、低域であるためにインダクタおよびコンデンサの定数が大きくなり、これに伴い、部品サイズも大きくなり、スイッチング電源装置のサイズが大きくなり、ひいてはコストが高くなるおそれがあるという問題点がある。
【００５８】
本発明はこのような点に鑑みてなされたものであり、パワーエレクトロニクスの分野の伝導ＥＭＩ規格の改定により拡大される低周波領域においてもノイズ対策が可能なスイッチング電源装置の制御回路およびスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００５９】
本発明では、上記の課題を解決するために、入力電圧に接続されたスイッチング素子をスイッチングすることにより所定の直流電圧を生成して負荷に出力するように制御するときに、前記負荷が重負荷から軽負荷に移行するに従ってスイッチング周波数を低減するように制御するスイッチング電源装置の制御回路が提供される。このスイッチング電源装置の制御回路は、前記負荷が小さくなるに従って前記スイッチング周波数を低下させる周波数低減領域と、前記周波数低減領域よりも前記負荷が小さくなると前記スイッチング周波数を最小の固定周波数とする固定周波数領域と、を含む発振手段と、前記発振手段に設けられて前記スイッチング周波数に周波数拡散を与えるジッタ制御手段と、を備え、前記ジッタ制御手段は、前記固定周波数領域における拡散幅（％）を前記周波数低減領域よりも拡大するように制御することを特徴とする。
【００６０】
また、本発明では、入力電圧に接続されたスイッチング素子をスイッチングすることにより所定の直流電圧を生成して負荷に出力するように制御するときに、前記負荷が重負荷から軽負荷に移行するに従ってスイッチング周波数を低減するように制御する制御回路を備えたスイッチング電源装置が提供される。このスイッチング電源装置によれば、前記制御回路は、前記負荷が小さくなるに従って前記スイッチング周波数を低下させる周波数低減領域と、前記周波数低減領域よりも前記負荷が小さくなると前記スイッチング周波数を最小の固定周波数とする固定周波数領域と、を含む発振手段と、前記発振手段に設けられて前記スイッチング周波数に周波数拡散を与えるジッタ制御手段と、を備え、前記ジッタ制御手段は、前記固定周波数領域における拡散幅（％）を前記周波数低減領域よりも拡大するように制御することを特徴とする。
【発明の効果】
【００６１】
上記構成のスイッチング電源装置の制御回路およびスイッチング電源装置は、可変制御されるスイッチング周波数の全域にわたって与える周波数拡散を負荷が重負荷から軽負荷に移行するに従って拡大するように制御している。これにより、特に、ＥＭＩノイズの測定周波数範囲が低域に拡大されても、最小発振周波数に起因するノイズを低減することができるという利点がある。
【図面の簡単な説明】
【００６２】
【図１】本発明のジッタ制御の概念を示す図である。
【図２】ノイズの低減効果を示す図である。
【図３】第１の実施の形態に係るスイッチング電源装置の制御ＩＣに設けられる発振器の概略構成を示す図である。
【図４】図３の発振器に設けられるジッタ制御回路の概略構成を示す図である。
【図５】第２の実施の形態に係るスイッチング電源装置の制御ＩＣに設けられる発振器の概略構成を示す図である。
【図６】図５の発振器に設けられるジッタ制御回路の概略構成を示す図である。
【図７】第３の実施の形態に係るスイッチング電源装置の制御ＩＣに設けられる発振器の概略構成を示す図である。
【図８】図７の発振器に設けられるジッタ制御回路の概略構成を示す図である。
【図９】本発明の別のジッタ制御の概念を示す図である。
【図１０】フライバック式のスイッチング電源装置の代表的な構成例を示す回路図である。
【図１１】制御ＩＣの回路構成の例を示すブロック図である。
【図１２】ジッタの有無によるノイズエネルギの違いを示す図であって、（ａ）はジッタなしの場合を示し、（ｂ）はジッタありの場合を示している。
【図１３】スイッチング周波数を拡散させたときのノイズレベルの減衰効果を示す図である。
【図１４】周波数拡散を行うジッタ制御回路を有する発振器の構成例を示す回路図である。
【図１５】ジッタ制御回路の構成例を示す回路図である。
【発明を実施するための形態】
【００６３】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下の説明において、スイッチング電源装置の全体的な構成は、上述の図１０と同じであり、制御ＩＣの全体的な回路構成は、上述の図１１と同じであるので、それらの説明では、図１０および図１１を参照し、対応する構成要素は同じ参照符号を用いる。また、以下の説明では、端子名とその端子における電圧、信号等は、同じ符号を用いることがある。
【００６４】
図１は本発明のジッタ制御の概念を示す図、図２はノイズの低減効果を示す図である。図１において、横軸は、トランスＴの二次側からフォトカプラ２１によって一次側へ送られるフィードバック電圧（ＦＢ電圧）を示し、縦軸は、制御ＩＣ８の発振器３４の発振周波数であるＭＯＳＦＥＴ１７のスイッチング周波数を示している。
【００６５】
スイッチング電源装置１００の制御ＩＣ８は、発振器３４が負荷の大きさに対応するフィードバック電圧（負荷が重いほどフィードバック電圧は大きくなる）に応じてスイッチング周波数を変化させる機能を備える。具体的には、発振器３４は、フィードバック電圧が第１の値（Ｖｒｅｆ１）以上となる負荷のときには、最大発振周波数（６５ｋＨｚの固定周波数の領域）でＭＯＳＦＥＴ１７を駆動する。フィードバック電圧が第１の値以下となると、発振器３４は、負荷が小さくなるに従ってスイッチング周波数を低下させて効率を向上させる（周波数低減の領域）。さらに、フィードバック電圧が第３の値（Ｖｒｅｆ３）以下の軽負荷となると、発振器３４は、最小発振周波数（２５ｋＨｚの固定周波数の領域）でＭＯＳＦＥＴ１７を駆動する。
【００６６】
一方、発振器３４は、また、そのジッタ制御回路によりスイッチング周波数に対して周波数を拡散させている。ここで、ジッタ制御回路によるスイッチング周波数の拡散幅は、図１に示したように、６５ｋＨｚの固定周波数の領域（ＦＢ電圧がＶｒｅｆ１以上の範囲）では、±７％に設定されている。周波数低減の領域の拡散幅は、６５ｋＨｚの固定周波数の領域に近い側（ＦＢ電圧がＶｒｅｆ１〜Ｖｒｅｆ２の範囲）では、±１４％に設定され、２５ｋＨｚの固定周波数の領域に近い側（ＦＢ電圧がＶｒｅｆ２〜Ｖｒｅｆ３の範囲）では、±１７．５％に設定されている。そして、２５ｋＨｚの固定周波数の領域（ＦＢ電圧がＶｒｅｆ３以下の範囲）の拡散幅は、±２１％に設定されている。
【００６７】
すなわち、スイッチング周波数の拡散幅は、フィードバック電圧ＦＢが高い（重負荷）領域から低い（軽負荷）領域に移行するに従って、段階的に拡大するようにしている。しかも、測定周波数範囲が拡大されるとする範囲（≦１５０ｋＨｚ）では、分解能帯域幅ＲＢＷが２００Ｈｚになることから、拡散幅（２Δｆ）と分解能帯域幅ＲＢＷとの比が大きくなる（現状の測定周波数＞１５０ｋＨｚの規格では、ＲＢＷが９ｋＨｚ）。このため、上述の減衰量Ｓの式の（２Δｆ／ＲＢＷ）が拡大することを有効に活用し、最適な制御を行うことでＥＭＩノイズの低減効果を大きくすることができる。
【００６８】
このスイッチング周波数が６５ｋＨｚから２５ｋＨｚに移行するに従って拡散幅を拡大することによるノイズの低減効果は、図２に示したようになる。すなわち、このスイッチング周波数が６５ｋＨｚの場合、減衰量は、計算値で１６ｄＢとなり、スイッチング周波数がそれより低い場合には、いずれも、減衰量は、計算値で１７ｄＢ以上となっていることが分かる。なお、測定周波数範囲９ｋＨｚ−１５０ｋＨｚの分解能帯域幅ＲＢＷを２００Ｈｚとして試算した。
〔第１の実施の形態〕
図３は第１の実施の形態に係るスイッチング電源装置の制御ＩＣに設けられる発振器の概略構成を示す図、図４は図３の発振器に設けられるジッタ制御回路の概略構成を示す図である。
【００６９】
発振器３４は、図３に示したように、内部電源回路３３から出力された電圧を受ける端子Ｖｄｄ（２．５Ｖ）およびＶｄｄ（５Ｖ）、負荷の重さを電圧に変換した誤差信号に相当するフィードバック電圧を受けるフィードバック端子ＦＢ、およびタイミング抵抗接続端子ＲＴを有している。タイミング抵抗接続端子ＲＴは、この制御ＩＣ８の外付け部品となっているタイミング抵抗Ｒ＿ＲＴが接続されている。
【００７０】
フィードバック端子ＦＢは、増幅器ＦＢ＿Ａに接続されている。この増幅器ＦＢ＿Ａの出力電圧は（ＦＢ＋（ＦＢ−１．０６Ｖ）×Ｒ１２／Ｒ１１）となり、抵抗Ｒ１１，Ｒ１２によって増幅率＝Ｒ１２／Ｒ１１が決められ、たとえば増幅率が１０の増幅器を構成している。なお、フィードバック端子ＦＢの電圧ＦＢが１．０６Ｖより小さくなると増幅器ＦＢ＿Ａの出力はＦＢより小さくなるが、増幅器ＦＢ＿Ａの低電位側電源電圧が接地電位であるので、増幅器ＦＢ＿Ａの最小出力はゼロとなる。
【００７１】
多入力増幅器ＲＴ＿Ａは、２つの反転入力端子のうち低い方の電圧を出力するアンプである。たとえば非軽負荷時は、フィードバック電圧ＦＢが高く、増幅器ＦＢ＿Ａの出力がＶｄｄ（２．５Ｖ）の２．５Ｖ以上であるとき、多入力増幅器ＲＴ＿Ａの出力は、２．５Ｖとなる。
【００７２】
一方、軽負荷時には、フィードバック電圧ＦＢの変化量の１０倍の変化が増幅器ＦＢ＿Ａの出力であるため、Ｖｄｄ（２．５Ｖ）以下になる。したがって、多入力増幅器ＲＴ＿Ａの出力は、増幅器ＦＢ＿Ａの出力と等しくなり、Ｖｄｄ（２．５Ｖ）以下になる。
【００７３】
多入力増幅器ＲＴ＿Ａの出力は、トランジスタＰ２１，Ｐ２２のゲートに接続される。トランジスタＰ２２とＰ２１、トランジスタＮ２１とＮ２２、トランジスタＰ２３とＰ２４、トランジスタＮ２３とＮ２４とＮ２６、およびトランジスタＰ２５とＰ２６は、それぞれカレントミラー回路を構成している。トランジスタＰ２２とＰ２１からなるカレントミラー回路の出力電流は、トランジスタＮ２１とＮ２２からなるカレントミラー回路の入力電流となり、トランジスタＮ２１とＮ２２からなるカレントミラー回路の出力電流は、トランジスタＰ２３とＰ２４からなるカレントミラー回路の入力電流となり、トランジスタＰ２３とＰ２４からなるカレントミラー回路の出力電流は、トランジスタＮ２３とＮ２２４とＮ２６からなるカレントミラー回路の入力電流となり、トランジスタＮ２３とＮ２２４とＮ２６からなるカレントミラー回路の出力電流（トランジスタＮ２４のドレイン電流）は、トランジスタＰ２５とＰ２６からなるカレントミラー回路の入力電流となっている。
【００７４】
また、トランジスタＰ２５，Ｎ２４の後段に接続されるトランジスタＰ２６，Ｎ２６は、電流源を構成し、トランジスタＰ２７，Ｎ２５は、コンデンサＣに対する充放電の切り換えを行うスイッチを構成している。このスイッチを構成するトランジスタＰ２７，Ｎ２５のゲートは、三角波発振波形の上下限値を設定する抵抗Ｒ１，Ｒ２，Ｒ３と、コンパレータＣＰ１，ＣＰ２と、ＲＳフリップフロップＲＳＦＦとからなる回路に接続されている。なお、この場合、前述のＶｒｅｆＨはＶｒｅｆＨ＝５×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）となり、ＶｒｅｆＬはＶｒｅｆＬ＝５×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）となる。また、ＲＳフリップフロップＲＳＦＦから発振信号Ｄｍａｘが出力される。なお、トランジスタＰ２１には、これと並列に定電流源Ｉ０が接続されており、フィードバック電圧ＦＢが小さくなって増幅器ＦＢ＿Ａの出力がゼロになると、コンデンサＣの充放電がなくなり、発振が停止するのを防止するようにしている。
【００７５】
また、多入力増幅器ＲＴ＿Ａの出力は、トランジスタＰ２２のゲートへの入力なので、タイミング抵抗Ｒ＿ＲＴに流れる電流を制御する。このとき、タイミング抵抗接続端子ＲＴに現われる端子電圧をＶｒｔとする。この多入力増幅器ＲＴ＿Ａはオペアンプにより構成されているので、オペアンプの入力端子間の仮想短絡によりタイミング抵抗接続端子ＲＴの電圧Ｖｒｔの値は、Ｖｄｄ（２．５Ｖ）か増幅器ＦＢ＿Ａの出力電圧のうち、低い方と同じ電圧になる。したがい、トランジスタＰ２２を流れる電流＝（電圧Ｖｒｔ／タイミング抵抗Ｒ＿ＲＴの抵抗値）となる。そして、トランジスタＰ２２，Ｐ２１がカレントミラー回路を構成しているので、トランジスタＰ２１に流れる電流はトランジスタＰ２２に流れる電流に等しいもしくは比例したものになる。
【００７６】
後述のジッタ制御回路７０がない場合の発振器３４の基本動作は以下のとおりである。すなわち、トランジスタＰ２１を流れる電流と定電流源Ｉ０を加算した電流が複数のカレントミラー回路で折り返されて、トランジスタＰ２５，Ｐ２６，Ｎ２４，Ｎ２６にこの加算した電流と同じ電流もしくは比例した電流を生じさせる。ここで、トランジスタＰ２７，Ｎ２５は、ＲＳフリップフロップＲＳＦＦの電圧により切り換えられ、コンデンサＣに対する充放電の切り換えを行う。
【００７７】
以上の動作により、フィードバック端子ＦＢの端子電圧が高い重負荷のとき、多入力増幅器ＲＴ＿Ａは、固定値のＶｄｄ（２．５Ｖ）を出力し、Ｖｒｔ＝２．５Ｖとなるよう制御するため、発振周波数は一定に保たれることになる。一方、フィードバック端子ＦＢの端子電圧が低下して２．５Ｖ以下に下がると、増幅器ＦＢ＿Ａの出力が負荷レベルに応じてリニアに変化し、多入力増幅器ＲＴ＿Ａの出力も同様に変化する。フィードバック端子ＦＢの端子電圧が２．５Ｖ以下に下がると、コンデンサＣを充放電する電流が減ることになり、この結果、発振周波数が下がる。このように、軽負荷時に、多入力増幅器ＲＴ＿Ａの出力を負荷に対して上記の様に変化させることで、負荷に応じて発振周波数を下げることが実現されるのである。
【００７８】
発振器３４は、さらに、上記基本動作によるコンデンサＣの充放電による三角波発振波形に対して揺らぎを与えるジッタ制御回路７０を有している。このジッタ制御回路７０は、図４に示したように、分周器兼カウンタ７１と、並列接続のトランジスタＰ３１−Ｐ３７と、分周器兼カウンタ７１の出力Ｑ０−Ｑ３、および分周器兼カウンタ７１の上位ビットＱ４−Ｑ６に相当するＡｄ＿Ｑ０−Ａｄ＿Ｑ２に接続されたトランジスタＰ４１−Ｐ４７とを備えている。ジッタ制御回路７０は、さらに、コンパレータＣＰ１１−ＣＰ１３と、このコンパレータＣＰ１１−ＣＰ１３の出力に接続されたトランジスタＰ５１−Ｐ５３とを備えている。
【００７９】
トランジスタＰ４１−Ｐ４７のドレイン端子は共通接続されて、図３のトランジスタＮ２３に出力電流ｂを供給する。トランジスタＮ２３には、トランジスタＰ２３からの電流にこの出力電流ｂが加算された電流が流れる。その結果、トランジスタＰ２６、Ｎ２６には、トランジスタＰ２３の電流と出力電流ｂが加算された電流に等しい、もしくは比例する電流が流れる。これにより、出力電流ｂによって揺らぎを与えられた発振周波数の周波数拡散がなされる。なお、途中のカレントミラーを構成するトランジスタのサイズを変えて、トランジスタＮ２６の電流＞トランジスタＰ２６の電流とすることが多い。
【００８０】
分周器兼カウンタ７１のクロック端子ＣＬＫには発振信号Ｄｍａｘの反転信号が入力されていて、分周器兼カウンタ７１は発振信号Ｄｍａｘの反転信号のパルスが入力されるたびにカウントアップし、最大値になったら０に戻って再びカウントアップを続けるという動作を行う。
【００８１】
トランジスタＰ３１−Ｐ３７は、ゲートがトランジスタＰ２３のゲートに接続され、トランジスタＰ２３との間でカレントミラー回路を構成している。トランジスタＰ３１−Ｐ３７のサイズは同一ではなく、トランジスタＰ３１の電流＜トランジスタＰ３２の電流＜・・＜トランジスタＰ３６の電流＜トランジスタＰ３７の電流、となるようにしている。トランジスタＰ３１−Ｐ３４は、トランジスタＰ４１−Ｐ４４と直列に接続されている。トランジスタＰ３５は、トランジスタＰ５１，Ｐ４５と直列に接続され、トランジスタＰ３６は、トランジスタＰ５２，Ｐ４６と直列に接続され、トランジスタＰ３７は、トランジスタＰ５３，Ｐ４７と直列に接続されている。
【００８２】
コンパレータＣＰ１１−ＣＰ１３は、その非反転入力にフィードバック電圧ＦＢもしくはフィードバック電圧ＦＢを増幅する増幅器ＦＢ＿Ａの出力が接続され（図４は増幅器ＦＢ＿Ａの出力を適用した例を示す。）、反転入力に基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３が入力されている。基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３は、図１にてスイッチング周波数が６５ｋＨｚから周波数低減の領域に移行するＦＢ電圧、周波数低減の領域から２５ｋＨｚに移行するＦＢ電圧、および周波数低減の領域内のＦＢ電圧にそれぞれ対応する。
【００８３】
ここで、トランジスタＰ３１−Ｐ３４は、スイッチング周波数が６５ｋＨｚで固定であるときの拡散幅（±７％）を規定している。それ以外の拡散幅（±１４％、±１７．５％、±２１％）については、トランジスタＰ３５−Ｐ３７の組み合わせで規定している。その拡散幅の切り換えは、フィードバック電圧ＦＢに応じてコンパレータＣＰ１１−ＣＰ１３がトランジスタＰ５１−Ｐ５３をオン・オフ制御することにより行われる。
【００８４】
すなわち、増幅器ＦＢ＿Ａの出力電圧をＶｆｂとしたとき、Ｖｒｅｆ１＜Ｖｆｂの場合、すべてのコンパレータＣＰ１１−ＣＰ１３の出力は、Ｈレベルとなり、トランジスタＰ５１−Ｐ５３は、オフ制御される。ここで、分周器兼カウンタ７１による制御により、出力電流ｂは、トランジスタＰ３１−Ｐ３４によって規定される拡散幅（±７％）に相当する値にすることができるようになる。
【００８５】
Ｖｒｅｆ２＜Ｖｆｂ＜Ｖｒｅｆ１の場合、コンパレータＣＰ１１の出力は、Ｌレベル、コンパレータＣＰ１２，ＣＰ１３の出力は、Ｈレベルとなって、トランジスタＰ５１のみがオン制御され、トランジスタＰ５２，Ｐ５３は、オフ制御される。ここで、分周器兼カウンタ７１による制御により、出力電流ｂは、トランジスタＰ３１−Ｐ３５によって規定される拡散幅（±１４％）に相当する値にすることができるようになる。
【００８６】
Ｖｒｅｆ３＜Ｖｆｂ＜Ｖｒｅｆ２の場合、コンパレータＣＰ１１，ＣＰ１２の出力は、Ｌレベル、コンパレータＣＰ１３の出力は、Ｈレベルとなって、トランジスタＰ５１，Ｐ５２がオン制御され、トランジスタＰ５３は、オフ制御される。ここで、分周器兼カウンタ７１による制御により、出力電流ｂは、トランジスタＰ３１−Ｐ３６によって規定される拡散幅（±１７．５％）に相当する値にすることができるようになる。
【００８７】
Ｖｆｂ＜Ｖｒｅｆ３の場合、コンパレータＣＰ１１−ＣＰ１３の出力は、Ｌレベルとなり、トランジスタＰ５１−Ｐ５３がオン制御される。ここで、分周器兼カウンタ７１による制御により、出力電流ｂは、トランジスタＰ３１−Ｐ３７によって規定される拡散幅（±２１％）に相当する値にすることができるようになる。
〔第２の実施の形態〕
図５は第２の実施の形態に係るスイッチング電源装置の制御ＩＣに設けられる発振器の概略構成を示す図、図６は図５の発振器に設けられるジッタ制御回路の概略構成を示す図である。図５および図６において、図３および図４に示した構成要素と同じまたは均等の構成要素については、同じ符号を付して詳細な説明は省略する。
【００８８】
この第２の実施の形態では、第１の実施の形態がコンデンサＣを充電する電流をフィードバック電圧ＦＢもしくはフィードバック電圧ＦＢを増幅する増幅器ＦＢ＿Ａの出力に応じて変更するようにしているのに対し、コンデンサＣの容量をフィードバック電圧ＦＢもしくはフィードバック電圧ＦＢを増幅する増幅器ＦＢ＿Ａの出力に応じて変更するようにしている。なお、図６は、フィードバック電圧ＦＢを適用する例を示している。
【００８９】
そのため、発振器３４ａは、トランジスタＰ２２とＰ２１、トランジスタＮ２１とＮ２４とＮ２６、トランジスタＰ２５とＰ２６がそれぞれにカレントミラー回路を構成している。トランジスタＰ２６，Ｎ２６の間に接続されるトランジスタＰ２７，Ｎ２５の共通の接続点は、容量可変の機能を有するジッタ制御回路７０ａの端子Ｃに接続されている。
【００９０】
ジッタ制御回路７０ａは、分周器兼カウンタ７１の出力Ｑ０−Ｑ３，Ａｄ＿Ｑ０−Ａｄ＿Ｑ２に接続されたトランジスタＰ４１−Ｐ４７とコンパレータＣＰ１１−ＣＰ１３の出力に接続されたトランジスタＰ５１−Ｐ５３とを備えている。トランジスタＰ４１−Ｐ４４，Ｐ５１−Ｐ５３のソースは、端子Ｃを介してトランジスタＰ２７，Ｎ２５の共通の接続点に接続されている。トランジスタＰ４１−Ｐ４７のドレインは、それぞれコンデンサＣ１−Ｃ７の一端に接続され、コンデンサＣ１−Ｃ７の他端は接地されている。なお、端子Ｃには、コンデンサＣ０が接続されている。このコンデンサＣ０は、分周器兼カウンタ７１の出力がすべてＨレベルとなってすべてのコンデンサＣ１−Ｃ７が端子Ｃから外れると、コンデンサＣ１−Ｃ７の充放電がなくなることで発振が停止するのを防止するものである。なお、コンデンサＣ１−Ｃ７の容量値もＣ１−Ｃ７で表すと、Ｃ１＜Ｃ２＜・・＜Ｃ６＜Ｃ７である。
【００９１】
ジッタ制御回路７０ａは、定負荷状態でスイッチング周波数が最大発振周波数（６５ｋＨｚ）に設定されている周波数固定の領域では、分周器兼カウンタ７１は、トランジスタＰ４１−Ｐ４４だけを選択的にオン・オフ制御する。この結果、コンデンサＣ０，Ｃ１−Ｃ４だけを選択的に用いてその充放電が制御される。
【００９２】
これに対し、負荷変動に伴ってスイッチング周波数が変化している周波数低減の領域および最小発振周波数（２５ｋＨｚ）に設定されている場合、フィードバック電圧ＦＢに応じてコンデンサＣ０，Ｃ１−Ｃ７の組み合わせが切り替えられる。これにより、端子Ｃと接地との間の容量が可変設定されて、フィードバック電圧ＦＢに応じた拡散幅が得られる。
〔第３の実施の形態〕
図７は第３の実施の形態に係るスイッチング電源装置の制御ＩＣに設けられる発振器の概略構成を示す図、図８は図７の発振器に設けられるジッタ制御回路の概略構成を示す図である。図７および図８において、図３および図４に示した構成要素と同じまたは均等の構成要素については、同じ符号を付して詳細な説明は省略する。
【００９３】
この第３の実施の形態の発振器３４ｂは、トランジスタＮ２３に加える出力電流ｂを制御する第１の実施の形態のジッタ制御回路７０に代えて、図８に示すようなジッタ制御回路７０ｂを備える。さらに、この発振器３４ｂは、トランジスタＰ２７，Ｎ２５の間に介装された放電制御用のトランジスタＮ２７を備える。なお、ジッタ制御回路を除く部分の各カレントミラー回路の構成は、第２の実施の形態に係る図５と同様である。
【００９４】
発振器３４ｂは、基本的には、フィードバック電圧ＦＢに応じて設定される電流、すなわち、トランジスタＰ２６，Ｎ２６に設定された電流にてコンデンサＣを充放電する。この際、トランジスタＮ２７は、ジッタ制御回路７０ｂの出力信号ｏによりオン・オフ制御されてコンデンサＣの放電を制御する。特に、ジッタ制御回路７０ｂは、トランジスタＮ２７をオン・オフ制御することで、コンデンサＣの充電が完了してから放電が開始されるまでの時間を可変設定する役割を担う。
【００９５】
すなわち、ジッタ制御回路７０ｂは、図８に示すように、図４に示すジッタ制御回路７０の構成に加えて、トランジスタＰ４１−Ｐ４７を選択的に介する出力電流によって充電される補助コンデンサＣａを備える。さらに、ジッタ制御回路７０ｂは、ＲＳフリップフロップＲＳＦＦの出力（クロック信号ＣＬＫ＝発振信号Ｄｍａｘの反転信号）を論理反転するインバータ７３と、補助コンデンサＣａを放電制御するトランジスタＮ３１と、コンパレータＣＰ１４とを備える。コンパレータＣＰ１４は、補助コンデンサＣａの充電電圧が基準電圧Ｖｒｅｆ４を上回ったとき、トランジスタＮ２７をオンさせる。
【００９６】
このように構成されたジッタ制御回路７０ｂは、クロック信号ＣＬＫに同期させて補助コンデンサＣａの充放電を制御する。すなわち、コンデンサＣが充電中でクロック信号ＣＬＫがＬレベルとなっている期間はトランジスタＮ３１がオンして補助コンデンサＣａを放電し、コンデンサＣの充電が終了してクロック信号ＣＬＫがＨレベルになるとトランジスタＮ３１がオフして補助コンデンサＣａの充電が開始される。
【００９７】
コンパレータＣＰ１４は、補助コンデンサＣａの充電電圧が基準電圧Ｖｒｅｆ４に達したとき、トランジスタＮ２７をオン動作させることでコンデンサＣの放電を許可する。換言すれば、コンパレータＣＰ１４は、補助コンデンサＣａの充電電圧が基準電圧Ｖｒｅｆ４に達するまでの期間、トランジスタＮ２７をオフ状態に保ってコンデンサＣの放電を禁止する。
【００９８】
したがって、コンデンサＣは、トランジスタＰ２６からの電流を受けて充電され、その充電電圧がＶｄｄ（５Ｖ）および抵抗Ｒ１−Ｒ３で決まる基準電圧に達した後、トランジスタＮ２７がオフ状態に保たれている期間を経過した後に、トランジスタＮ２６により引き出される電流によって放電される。この結果、ジッタ制御回路７０ｂによってその充放電の休止期間が可変設定される。この休止期間の可変設定により、ＭＯＳＦＥＴ１７をオン・オフ駆動するパルス信号の周期が可変設定され、これによってスイッチング周波数が制御される。
【００９９】
ちなみに、スイッチング周波数が最大発振周波数（６５ｋＨｚ）に設定されている場合、補助コンデンサＣａを充電する電流が小さい範囲で選択的に設定される。したがって、補助コンデンサＣａの充電に長い時間を要し、休止期間が長く設定される。故に、スイッチング周波数に対するスイッチング振幅は、トランジスタＰ３１−Ｐ３４からの電流に支配されて小さく設定される。
【０１００】
これに対し、負荷変動に伴ってスイッチング周波数が変化している周波数低減の領域および最小発振周波数（２５ｋＨｚ）に設定されている場合、補助コンデンサＣａを充電する電流が大きい範囲まで選択的に拡大される。したがって、この場合には、補助コンデンサＣａの最小充電時間が短くなり、この結果、最小休止期間が短く設定される。そして休止期間が短くなった分だけ、コンデンサＣの最小充放電周期が短くなり、ＭＯＳＦＥＴ１７をオン・オフ駆動するパルス信号の最小周期が短くなる。故に、スイッチング周波数に対する拡散幅は、トランジスタＰ３１−Ｐ３７からの電流に支配されて大きく設定される。したがって、周波数低減の領域および最小発振周波数の周波数固定の領域では、スイッチング周波数に対するジッタ周波数の拡散幅が順次拡大される。
〔その他の実施の形態〕
図９は本発明の別のジッタ制御の概念を示す図である。
【０１０１】
上述の図１に示したジッタ制御では、スイッチング周波数の拡散幅の切り換えを３段階で行っているのに対し、この図９に示したジッタ制御では、スイッチング周波数の拡散幅の切り換えを２段階にしている。
【０１０２】
このジッタ制御によれば、スイッチング周波数が最大発振周波数（６５ｋＨｚ）とする固定周波数の領域では、スイッチング周波数の拡散幅は、±７％に設定されている。周波数低減の領域では、スイッチング周波数の拡散幅は、±１４％に設定され、最小発振周波数（２５ｋＨｚ）固定周波数の領域では、スイッチング周波数の拡散幅は、±２１％に設定されている。
【０１０３】
スイッチング周波数の拡散幅を以上のような値に設定するには、第１ないし第３の実施の形態のジッタ制御回路７０，７０ａ，７０ｂにおいて、フィードバック電圧ＦＢを基準電圧Ｖｒｅｆ１，Ｖｒｅｆ３とだけ比較するようにすればよい。すなわち、第１および第３の実施の形態のジッタ制御回路７０，７０ｂからは、コンパレータＣＰ１２およびその基準電圧Ｖｒｅｆ２と、コンパレータＣＰ１２の動作に関連するトランジスタＰ３６，Ｐ４６，Ｐ５２とを削除するとともに、トランジスタＰ４７のゲートをＡｄ＿Ｑ１に接続するようにすればよい。また、第２の実施の形態のジッタ制御回路７０ａからは、コンパレータＣＰ１２およびその基準電圧Ｖｒｅｆ２と、このコンパレータＣＰ１２の動作に関連するトランジスタＰ４６，Ｐ５２およびコンデンサＣ６とを削除するとともに、コンデンサＣ６の容量値をコンデンサＣ７と同じにし、さらにトランジスタＰ４７のゲートをＡｄ＿Ｑ１に接続するようにすればよい。
【０１０４】
なお、上記の実施の形態において、商用の交流電源を入力とするフライバック式のスイッチング電源装置を例に説明を行ってきたが、本発明はこの方式のスイッチング電源装置に限定されるものではなく、入力がバッテリーなどの直流電源であってもよいし、トランスではなく単独のインダクタンスを用いるスイッチング電源にも適用できることは言うまでもないことである。
【符号の説明】
【０１０５】
１  交流電源
２  コモンモードチョークコイル
３  Ｘコンデンサ
４  ダイオードブリッジ
５  コンデンサ
６  ダイオード
７  電流制限抵抗
８  制御ＩＣ
９  サーミスタ
１０  コンデンサ
１１  抵抗
１２  センス抵抗
１３  コンデンサ
１４  ダイオード
１５  補助巻き線
１６  一次巻き線
１７  ＭＯＳＦＥＴ
１８  二次巻き線
１９  ダイオード
２０  コンデンサ
２１  フォトカプラ
２２  シャントレギュレータ
２３，２４  抵抗
２５  負荷
３１  起動回路
３２  低電圧誤動作防止回路
３３  内部電源回路
３４，３４ａ，３４ｂ  発振器
３５  スロープ補償回路
３６  ＦＢコンパレータ
３７  ワンショット回路
３８  ＲＳフリップフロップ
３９  オアゲート
４０  アンドゲート
４１  オアゲート
４２  ドライブ回路
４３  レベルシフト回路
４４  ＣＳコンパレータ
４５  ＯＣＰコンパレータ
４６  オアゲート
４７  電流源
４８  ＬＡＴコンパレータ
４９  ラッチ回路
５０  遅延時間制御回路
５１  オアゲート
６１  バッファアンプ
６２  増幅器
６３  ヒステリシスコンパレータ
６４  インバータ
７０，７０ａ，７０ｂ  ジッタ制御回路
７１  分周器兼カウンタ
７３  インバータ
１００  スイッチング電源装置
Ｃ０，Ｃ，Ｃ１−Ｃ７  コンデンサ
ＣＰ１，ＣＰ２，ＣＰ１１−ＣＰ１４  コンパレータ
Ｃａ  補助コンデンサ
ＦＢ＿Ａ  増幅器
Ｉ０  定電流源
Ｎ１−Ｎ５，Ｎ２１−Ｎ２７，Ｎ３１，Ｐ１−Ｐ５，Ｐ１１−Ｐ１８，Ｐ２１−Ｐ２７，Ｐ３１−Ｐ３７，Ｐ４１−Ｐ４７，Ｐ５１−Ｐ５３  トランジスタ
Ｒ＿ＲＴ  タイミング抵抗
Ｒ０，Ｒ１，Ｒ２，Ｒ３，Ｒ１１，Ｒ１２  抵抗
ＲＳＦＦ  ＲＳフリップフロップ
ＲＴ＿Ａ  多入力増幅器
Ｔ  トランス
Ｖ１，Ｖ２，Ｖ３，Ｖ４  基準電源
Ｖｒｅｆ，ＶｒｅｆＨ，ＶｒｅｆＬ，Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３  基準電圧
【図１】
0006497144.tif 000002
【図２】
0006497144.tif 000003
【図３】
0006497144.tif 000004
【図４】
0006497144.tif 000005
【図５】
0006497144.tif 000006
【図６】
0006497144.tif 000007
【図７】
0006497144.tif 000008
【図８】
0006497144.tif 000009
【図９】
0006497144.tif 000010
【図１０】
0006497144.tif 000011
【図１１】
0006497144.tif 000012
【図１２】
0006497144.tif 000013
【図１３】
0006497144.tif 000014
【図１４】
0006497144.tif 000015
【図１５】
0006497144.tif 000016