(57)【特許請求の範囲】
【請求項１】
入力されたアナログ信号に対して所定の演算処理を行う演算手段を備え、演算処理結果を外部に出力する、複数の系統で構成される多重系構成のアナログ信号処理装置であって、
各系統で実行される演算処理及び処理結果の系間照合を行い、一致しているか又は許容範囲内にある場合に、前記演算手段が正常と診断する診断手段を設けた、アナログ信号処理装置。
【請求項２】
前記診断手段は、更にディジタル化された前記アナログ信号を診断する、ことを特徴とする請求項１に記載のアナログ信号処理装置。
【請求項３】
信号を選択して前記診断手段に入力する信号入力切換手段を更に具備する、ことを特徴とする請求項１または２に記載のアナログ信号処理装置。
【請求項４】
前記診断手段は、前記信号入力切換手段で選択した信号のアナログ／ディジタル変換を行うＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力に基づき前記所定の処理を行う処理装置と、該処理装置の出力をディジタル／アナログ変換するＤ／Ａ変換器とを含み、
前記信号入力切換手段は、前記処理装置により切り換え制御されるマルチプレクサを含む、ことを特徴とする請求項３に記載のアナログ信号処理装置。
【請求項５】
前記マルチプレクサは、入力された複数チャンネルのアナログ信号の１つを選択して前記Ａ／Ｄ変換器に供給する第１の動作モードと、入力された前記複数チャンネルのアナログ信号のうち非選択の１つのアナログ信号を選択して前記Ａ／Ｄ変換器に供給する第２の動作モードと、前記演算手段から出力される２つのアナログ信号に対する演算処理結果を選択して前記Ａ／Ｄ変換器に供給する第３の動作モードと、前記演算手段に前記診断用信号を入力したときの演算出力を選択して前記Ａ／Ｄ変換器に供給する第４の動作モードと、前記処理装置から出力され前記Ｄ／Ａ変換器でアナログ化された別の診断用信号を選択して前記Ａ／Ｄ変換器に供給する第５の動作モードとを有する、ことを特徴とする請求項４に記載のアナログ信号処理装置。
【請求項６】
前記処理装置は、前記マルチプレクサの第１の動作モードでディジタル化された前記アナログ信号を取得し、前記第２の動作モードでディジタル化された前記アナログ信号を取得し、前記第３の動作モードで前記演算手段による演算処理結果を取得し、前記第４の動作モードで前記診断用信号の演算出力を取得して、演算処理結果が所定の範囲内の場合に、前記演算手段が正常動作していると判断し、前記第５の動作モードでディジタル化された別の診断用信号を取得して当該処理装置から出力した別の診断用信号と比較し、演算処理結果が所定の範囲内の場合に、前記Ａ／Ｄ変換器が正常動作していると判断する、ことを特徴とする請求項５に記載のアナログ信号処理装置。
【請求項７】
前記演算手段は、ディジタル化された複数チャンネルのアナログ信号を受け、これらの信号の位相差、レベル差及び演算データの少なくともいずれか１つを算出する演算回路を含む、ことを特徴とする請求項１、５または６に記載のアナログ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数チャンネルのアナログ信号が入力され、これらの信号に基づき所定の処理を行い、処理結果を外部に出力するアナログ信号処理装置に関する。
【背景技術】
【０００２】
特許文献１には、外部から取り込んだアナログ信号に応じて制御出力（制御信号）を演算し、演算結果としての制御出力を外部に出力することで、外部機器を制御するアナログ信号入力装置が開示されている。このアナログ信号入力装置は診断機能を有し、アナログ入力回路及びＡ／Ｄ変換器を含む故障を、高精度且つ汎用性をもって診断できるようになっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−３９４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術は、単一のアナログ信号を入力して処理することを前提にしており、複数チャンネルのアナログ信号を入力し、これらの信号に基づく所定の演算処理を行う必要がある場合には対応できない。このため、複数チャンネルのアナログ信号間の位相差、レベル差及び演算データなどを求め、その演算結果を外部機器に出力して制御することはできない。
【０００５】
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、複数チャンネルのアナログ信号を入力して演算処理を行うことができ、且つこの演算結果を診断できるアナログ信号処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のアナログ信号処理装置は、入力されたアナログ信号に対して所定の演算処理を行う演算手段を備え、演算処理結果を外部に出力する、複数の系統で構成される多重系構成のアナログ信号処理装置であって、各系統で実行される演算処理及び処理結果の系間照合を行い、一致しているか又は許容範囲内にある場合に、前記演算手段が正常と診断する診断手段を設けた、ことを特徴とする。
【発明の効果】
【０００７】
本発明では、複数の系統で構成される多重系構成のアナログ信号処理装置において、各系統で実行される演算処理及び処理結果の系間照合を行い、一致しているか又は許容範囲内にある場合に、演算手段が正常に動作していることを診断できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係るアナログ信号入力装置を示すブロック図である。
【図２】図１に示したアナログ信号入力装置に入力される２つのアナログ信号と、ＣＰＵから出力されるディジタル信号の波形図である。
【図３】図１に示したアナログ信号入力装置における２つのアナログ信号のレベル検出動作を示すフローチャートである。
【図４】図１に示したアナログ信号入力装置における２つのアナログ信号の位相差検出動作を示すフローチャートである。
【図５】図１に示したアナログ信号入力装置における演算回路の診断動作を示すフローチャートである。
【図６】図１に示したアナログ信号入力装置におけるＡ／Ｄ変換器の診断動作を示すフローチャートである。
【図７】図１に示したアナログ信号入力装置におけるシステム電源の診断動作を示すフローチャートである。
【図８】図１に示したアナログ信号入力装置における系間レベル差の診断動作を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
図１に示すアナログ信号入力装置は、アナログ信号処理装置の具体例を示しており、２チャンネルのアナログ入力に対応し、Ａ系とＢ系の二重系構成になっている。そして、アナログ信号Ａ１，Ａ２のレベルと、これらアナログ信号Ａ１，Ａ２間の位相差を算出して外部機器に出力する。当該アナログ信号入力装置には、各種の診断機能が付与されており、例えば軌道回路において列車の在線検知を行う際にも使用できるように高いフェールセーフ性が確保されている。
【００１０】
Ａ系の回路部１００は、アナログ入力回路１ａ，２ａ、マルチプレクサ３ａ、電源ＩＣ４ａ、ＭＣＵ（Micro Controller Unit）５ａ及び演算回路６ａなどを備えている。ＭＣＵ５ａは、判定制御部として働くもので、Ａ／Ｄ変換器７ａ、ＣＰＵ（Central Processing Unit）８ａ、バッファ９ａ，１０ａ及びＤ／Ａ変換器１１ａを含んでいる。Ｂ系の回路部２００も同様な回路構成になっており、アナログ入力回路１ｂ，２ｂ、マルチプレクサ３ｂ、電源ＩＣ４ｂ、ＭＣＵ５ｂ及び演算回路６ｂなどを備えている。ＭＣＵ５ｂは、判定制御部として働くもので、Ａ／Ｄ変換器７ｂ、ＣＰＵ８ｂ、バッファ９ｂ，１０ｂ及びＤ／Ａ変換器１１ｂを含んでいる。
【００１１】
アナログ入力信号Ａ１，Ａ２はそれぞれ、Ａ系の回路部１００のアナログ入力回路１ａ，２ａとＢ系の回路部２００のアナログ入力回路１ｂ，２ｂに入力される。アナログ入力回路１ａ，２ａにそれぞれ入力されたアナログ入力信号Ａ１，Ａ２はマルチプレクサ３ａに供給され、アナログ入力回路１ｂ，２ｂにそれぞれ入力されたアナログ入力信号Ａ１，Ａ２はマルチプレクサ３ｂに供給される。
【００１２】
マルチプレクサ３ａには、アナログ入力回路１ａ，２ａから出力されるアナログ信号Ａ１，Ａ２に加えて、演算回路６ａの出力信号、Ｄ／Ａ変換器１１ａから出力されるＡ／Ｄ変換器７ａの診断信号、及びシステム電源診断信号（電源電圧Ｖｃｃ）が供給され、ＣＰＵ８ａの制御によりいずれか１つが選択されてＡ／Ｄ変換器７ａに供給される。Ａ／Ｄ変換器７ａには、電源ＩＣ４ａから基準電圧ＶＲＥＦａが供給され、この基準電圧ＶＲＥＦａに基づき、入力をアナログ／ディジタル変換してＣＰＵ８ａに供給する。これによって、ＣＰＵ８ａはマルチプレクサ３ａで選択された各信号をアナログ／ディジタル変換した信号を時分割に取得する。
【００１３】
同様に、マルチプレクサ３ｂには、アナログ入力回路１ｂ，２ｂから出力されるアナログ信号Ａ１，Ａ２に加えて、演算回路６ｂの出力信号、Ｄ／Ａ変換器１１ｂから出力されるＡ／Ｄ変換器７ｂの診断信号、及びシステム電源診断信号（電源電圧Ｖｃｃ）が供給され、ＣＰＵ８ｂの制御によりいずれか１つが選択されてＡ／Ｄ変換器７ｂに供給される。Ａ／Ｄ変換器７ｂには、電源ＩＣ４ｂから基準電圧ＶＲＥＦｂが供給され、この基準電圧ＶＲＥＦｂに基づき、入力をアナログ／ディジタル変換してＣＰＵ８ｂに供給する。これによって、ＣＰＵ８ｂはマルチプレクサ３ｂで選択された各信号をアナログ／ディジタル変換した信号を時分割に取得する。
【００１４】
ＣＰＵ８ａは、Ａ／Ｄ変換器７ａから出力されるディジタル信号Ｄ１，Ｄ２（アナログ信号Ａ１，Ａ２をディジタル化した信号、図２（ａ），（ｂ）参照）をそれぞれ、バッファ９ａ，１０ａを介して演算回路６ａに供給する。演算回路６ａは、例えば入力されたディジタル信号Ｄ１，Ｄ２の位相を比較し、比較結果をマルチプレクサ３ａに供給する。あるいは、必要に応じてディジタル信号Ｄ１，Ｄ２のレベル差や演算データなどを求め、演算結果をマルチプレクサ３ａに供給する。また、ＣＰＵ８ａは、既知の診断用信号（ディジタル信号）をＤ／Ａ変換器１１ａに供給する。このＤ／Ａ変換器１１ａには、電源ＩＣ４ａから基準電圧ＶＲＥＦａが供給されており、診断用信号をディジタル／アナログ変換してマルチプレクサ３ａに供給するようになっている。
【００１５】
一方、ＣＰＵ８ｂは、Ａ／Ｄ変換器７ｂから出力されるディジタル信号Ｄ１，Ｄ２（アナログ信号Ａ１，Ａ２をディジタル化した信号）をそれぞれ、バッファ９ｂ，１０ｂを介して演算回路６ｂに供給する。演算回路６ｂは、例えば入力されたディジタル信号Ｄ１，Ｄ２の位相を比較し、比較結果をマルチプレクサ３ｂに供給する。あるいは、必要に応じてディジタル信号Ｄ１，Ｄ２のレベル差や演算データなどを求め、演算結果をマルチプレクサ３ｂに供給する。また、ＣＰＵ８ｂは、既知の診断用信号（ディジタル信号）をＤ／Ａ変換器１１ｂに供給する。このＤ／Ａ変換器１１ｂには、電源ＩＣ４ｂから基準電圧ＶＲＥＦｂが供給されており、診断用信号をディジタル／アナログ変換してマルチプレクサ３ｂに供給する。そして、ＣＰＵ８ａ，８ｂからそれぞれ出力信号ＯＵＴａ，ＯＵＴｂを出力するようになっている。
【００１６】
次に、上記のような構成において、図３及び図４のフローチャートにより検出動作を説明する。
［２つのアナログ信号のレベル検出］
アナログ信号Ａ１，Ａ２のレベルを検出する場合には、図３に示すように行う。まず、ＣＰＵ８ａ，８ｂの制御によりマルチプレクサ３ａ，３ｂでそれぞれアナログ入力回路１ａ，１ｂの出力、すなわちアナログ信号Ａ１をそれぞれ選択する（ステップＳ１）。これによって、アナログ信号Ａ１がＡ／Ｄ変換器７ａ，７ｂにそれぞれ入力され、アナログ／ディジタル変換される（ステップＳ２）。Ａ／Ｄ変換器７ａ，７ｂの出力はそれぞれ、ＣＰＵ８ａ，８ｂに供給されて読み取られ、Ａ／Ｄ変換結果が取得される（ステップＳ３）。このステップＳ３においてＣＰＵ８ａ，８ｂで取得された値がアナログ信号Ａ１の電圧レベルである。
【００１７】
続いて、ＣＰＵ８ａ，８ｂの制御によりマルチプレクサ３ａ，３ｂでそれぞれアナログ入力回路２ａ，２ｂの出力、すなわちアナログ信号Ａ２をそれぞれ選択する（ステップＳ４）。これによって、アナログ信号Ａ２がＡ／Ｄ変換器７ａ，７ｂにそれぞれ入力され、アナログ／ディジタル変換される（ステップＳ５）。Ａ／Ｄ変換器７ａ，７ｂの出力はそれぞれ、ＣＰＵ８ａ，８ｂに供給されて読み取られ、Ａ／Ｄ変換結果が取得される（ステップＳ６）。このステップＳ６においてＣＰＵ８ａ，８ｂで取得された値がアナログ信号Ａ２の電圧レベルである。
このようにして、アナログ信号Ａ１，Ａ２の電圧レベルを得ることができる。
【００１８】
［２つのアナログ信号の位相差検出］
アナログ信号Ａ１，Ａ２の位相差を検出する場合には、上述したアナログ信号Ａ１，Ａ２のレベル取得時に、所定レベルを上回った（または下回った）情報をＣＰＵ８ａ，８ｂから出力して、ＭＣＵ５ａ，５ｂ外部の演算回路（位相比較）６ａ，６ｂに入力する。すなわち、図４のフローチャートに示すように、ＣＰＵ８ａ，８ｂの制御によりマルチプレクサ３ａ，３ｂでそれぞれアナログ入力回路１ａ，１ｂの出力、すなわちアナログ信号Ａ１をそれぞれ選択する（ステップＳ１１）。
【００１９】
これによって、アナログ信号Ａ１がＡ／Ｄ変換器７ａ，７ｂにそれぞれ入力され、アナログ／ディジタル変換される（ステップＳ１２）。Ａ／Ｄ変換器７ａ，７ｂの出力はそれぞれ、ＣＰＵ８ａ，８ｂに供給されて読み取られ、Ａ／Ｄ変換結果が取得される（ステップＳ１３）。ＣＰＵ８ａ，８ｂでは、取得したＡ／Ｄ変換結果が所定レベルを上回ったか否か判定し、電圧レベルに応じた結果を演算回路に出力する（ステップＳ１４）。
【００２０】
次に、ＣＰＵ８ａ，８ｂの制御によりマルチプレクサ３ａ，３ｂでそれぞれアナログ入力回路２ａ，２ｂの出力、すなわちアナログ信号Ａ２をそれぞれ選択する（ステップＳ１５）。これによって、アナログ信号Ａ２がＡ／Ｄ変換器７ａ，７ｂにそれぞれ入力され、アナログ／ディジタル変換される（ステップＳ１６）。Ａ／Ｄ変換器７ａ，７ｂの出力はそれぞれ、ＣＰＵ８ａ，８ｂに供給されて読み取られ、Ａ／Ｄ変換結果が取得される（ステップＳ１７）。ＣＰＵ８ａ，８ｂでは、取得したＡ／Ｄ変換結果が所定レベルを上回ったか否か判定し、電圧レベルに応じた結果を演算回路に出力する（ステップＳ１８）。
【００２１】
続いて、ＣＰＵ８ａ，８ｂの制御により、マルチプレクサ３ａ，３ｂでそれぞれ演算回路６ａ，６ｂの出力をそれぞれ選択する（ステップＳ１９）。そして、演算回路６ａ，６ｂからアナログ信号Ａ１，Ａ２の位相差に応じて出力される電圧レベルを、それぞれＡ／Ｄ変換器７ａ，７ｂを経由して（スルーして）ＣＰＵ８ａ，８ｂに入力することで位相差を取得する（ステップＳ２０）。
【００２２】
このとき、ＣＰＵ８ａ，８ｂは、演算回路６ａ，６ｂに対してレベルのしきい値判定に応じた出力のみを行い、位相差そのものを演算する必要がないことから、処理負荷を少なく抑えることができる。
ＣＰＵ８ａ，８ｂは、以上により取得したアナログ信号Ａ１，Ａ２のレベルと、これらの信号の位相差の情報に応じて外部機器を制御する。
【００２３】
例えば、軌道回路において列車の在線、非在線を検出する際には、機器室の基準電源と列車が在線しているか否かで位相と振幅が変化する電源の位相と振幅（電圧レベル）が正しい範囲に入っているか否かをチェックして在線、非在線を判断する。
【００２４】
なお、本アナログ信号入力装置は、基準となるアナログ信号に対して、検出したアナログ信号がどうなっているのか比較することで、軌道回路に限らず様々な用途に用いることができる。
また、上述した実施形態では、アナログ信号Ａ１，Ａ２のそれぞれのレベルと、これらの信号Ａ１，Ａ２間の位相差を検出する場合を例に取って説明したが、演算回路６ａ，６ｂにより信号Ａ１，Ａ２のレベル差、信号Ａ１，Ａ２間の相関、及び信号Ａ１，Ａ２の演算データなどを求めることもできる。
【００２５】
次に、図１に示したアナログ信号入力装置における様々な診断機能について、図５乃至図８のフローチャートにより説明する。これらの診断動作は、所定の時間間隔で実施しても良いし、必要なタイミングで適宜実施しても良い。
＜演算回路の診断＞
演算回路６ａ，６ｂの診断では、演算結果が一定値に固着する陰モード故障を検出する。図５のフローチャートに示すように、ＣＰＵ８ａ，８ｂから演算回路６ａ，６ｂに対して一定周期で診断用信号を入力する（ステップＳ３１）。そして、ＣＰＵ８ａ，８ｂの制御によりマルチプレクサ３ａ，３ｂで演算回路６ａ，６ｂの出力をそれぞれ選択する（ステップＳ３２）。選択した演算回路６ａ，６ｂの出力は、Ａ／Ｄ変換器７ａ，７ｂを経由して（スルーして）、ＣＰＵ８ａ，８ｂに供給する（ステップＳ３３）。このようにして得られた処理値と、ＣＰＵ８ａ，８ｂから出力した診断用信号の出力値を比較し、妥当性をＣＰＵ８ａ，８ｂにより確認する（ステップＳ３４）。このように、演算処理結果を検証することで演算回路６ａ，６ｂが正常動作しているか否かを診断できる。
【００２６】
＜Ａ／Ｄ変換器の診断＞
Ａ／Ｄ変換器７ａ，７ｂの診断は、図６のフローチャートに示すように、まずＣＰＵ８ａ，８ｂからＤ／Ａ変換器１１ａ，１１ｂにそれぞれ診断用信号を出力し、ディジタル／アナログ変換する（ステップＳ４１）。診断用信号は、既知の電圧レベルに対応するディジタル信号であり、この信号に対応するアナログ電圧が得られる。次に、ＣＰＵ８ａ，８ｂの制御によりマルチプレクサ３ａ，３ｂでそれぞれＤ／Ａ変換器１１ａ，１１ｂの出力をそれぞれ選択する（ステップＳ４２）。診断用信号がＡ／Ｄ変換器７ａ，７ｂに入力されてアナログ／ディジタル変換され（ステップＳ４３）、ＣＰＵ８ａ，８ｂに供給される（ステップＳ４４）。そして、ＣＰＵ８ａ，８ｂで読み取った処理値と、ＣＰＵ８ａ，８ｂから出力した診断用信号（出力値）とを比較して妥当性を確認する（ステップＳ４５）。具体的には、処理値と出力値の比較結果が所定値よりも小さいか否か判定し、小さい場合にＡ／Ｄ変換器７ａ，７ｂが正常動作していると判断する。このような診断を行うことで、Ａ／Ｄ変換系の異常による不当な変換結果の採用を防止することができる。
【００２７】
＜システム電源の診断＞
システム電源の診断は、図７のフローチャートに示すように、ＣＰＵ８ａ，８ｂの制御により、マルチプレクサ３ａ，３ｂで電源診断用信号（電源電圧Ｖｃｃ）を選択して行う（ステップＳ５１）。Ａ／Ｄ変換器７ａ，７ｂで電源診断用信号をアナログ／ディジタル変換し（ステップＳ５２）、ＣＰＵ８ａ，８ｂで取得して基準電圧ＶＲＥＦａ，ＶＲＥＦｂと電源電圧Ｖｃｃとの関係性を確認する（ステップＳ５３）。
このように、システム電源の診断を行うことで、電源電圧Ｖｃｃの異常によって基準電圧ＶＲＥＦａ，ＶＲＥＦｂが変動し、不当なアナログ／ディジタル変換結果となることを防止できる。
【００２８】
＜２系統の各種処理結果の診断＞
本実施形態は、二重系構成になっているので、異常発生時にはＡ系の回路部１００のＣＰＵ８ａとＢ系の回路部２００のＣＰＵ８ｂの処理結果に不一致が発生する。よって、ＣＰＵ８ａの各種処理結果と、ＣＰＵ８ｂの各種処理結果を比較することで、アナログ入力回路１ａ，１ｂ，２ａ，２ｂ、マルチプレクサ３ａ，３ｂ、ＭＣＵ（Ａ／Ｄ変換器７ａ，７ｂ、ＣＰＵ８ａ，８ｂ、Ｄ／Ａ変換器１１ａ，１１ｂ等）５ａ，５ｂ、及び電源ＩＣ４ａ，４ｂの単一系異常を検出可能である。
【００２９】
すなわち、２系統の各種処理結果に対して系間照合を行う。図８のフローチャートに示すように、自系の処理結果を他系に渡し（ステップＳ６１）、他系の処理結果を受け取る（ステップＳ６２）。そして、両者を比較して一致しているか否か、あるいは相違が許容範囲内にあるか否か確認する（ステップＳ６３）。このようにＡ系の回路部１００とＢ系の回路部２００の各種処理結果を比較することで様々な故障、例えばＣＰＵ８ａ，８ｂの固定故障、すなわち出力レベルが固定された状態になる故障を診断できる。従って、判定結果に誤りがある場合に、系間照合を行うことによって判定の誤りを検出することができる。
【００３０】
上述したように、本発明では、複数チャンネルのアナログ信号の入力に対応できるだけでなく、これらのアナログ信号に基づく処理を診断してフェールセーフ性を確保できる。また、ＭＣＵ５ａ，５ｂの外部に演算回路６ａ，６ｂを設けたことにより、少ないＭＣＵ５ａ，５ｂの処理負荷で種々の演算を施したデータを得ることができる。ＭＣＵ５ａ，５ｂの処理負荷が少ないため、高性能なＭＣＵを用意する必要がなく、コストの削減も図れる。更に、二重系構成にしてＡ系の回路部１００とＢ系の回路部２００の演算結果同士を比較して正しい判断が行われたか診断するので、より信頼度を高くできる。これによって、例えば軌道回路における列車の在線検知をする際にも適用できる。
【００３１】
なお、本発明は、上述した実施形態及びその変形例に限定されるものではなく、種々変形して実施することが可能である。例えば、２つのアナログ信号を入力して、信号間の位相差、レベル差及び演算データなどを求める場合を説明したが、３つ以上のアナログ信号を入力しても良いのはもちろんである。
また、検出動作と診断動作をそれぞれ独立して説明したが、各検出動作と各診断動作が所定の順序で連続的に実施されるようにしても良く、例えば検出動作と、この検出動作に対応する回路部の診断動作を交互に行うなどすることで、より信頼性を高めることができる。
更に、Ａ系とＢ系の二重系構成を例に取ったが、高い信頼性が要求されない場合には一重系構成でも良い。
【００３２】
以上の実施形態で説明された回路構成や動作手順等については、本発明が理解・実施できる程度に概略的に示したものに過ぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【符号の説明】
【００３３】
３ａ，３ｂ…マルチプレクサ（信号入力切換手段）、５ａ，５ｂ…ＭＣＵ（診断手段）、６ａ，６ｂ…演算回路（演算手段）、７ａ，７ｂ…Ａ／Ｄ変換器、８ａ，８ｂ…ＣＰＵ、９ａ，９ｂ，１０ａ，１０ｂ…バッファ、１１ａ，１１ｂ…Ｄ／Ａ変換器、１００…Ａ系の回路部、２００…Ｂ系の回路部
【図１】
0006584802.tif 000002
【図２】
0006584802.tif 000003
【図３】
0006584802.tif 000004
【図４】
0006584802.tif 000005
【図５】
0006584802.tif 000006
【図６】
0006584802.tif 000007
【図７】
0006584802.tif 000008
【図８】
0006584802.tif 000009