(57)【特許請求の範囲】
【請求項１】
ＵＳＢ（Universal Serial Bus）−ＰＤ（Power Delivery）規格に準拠した給電装置であって、
バス電圧を伝送するバスラインと、
第１電圧レベルを有する第１バス電圧を生成する第１電源回路と、
前記第１電圧レベルよりも高い第２電圧レベルを有する第２バス電圧を生成する第２電源回路と、
前記バスラインと前記第１電源回路の出力端子の間に設けられた第１スイッチと、
前記バスラインと前記第２電源回路の出力端子の間に設けられた第２スイッチと、
給電対象の受電装置から、前記バスラインを介して制御信号を受け、当該制御信号にもとづいて前記第１スイッチおよび前記第２スイッチを制御するよう構成された制御回路と、
を備え、
前記第１スイッチは、直列に接続された第１トランジスタおよび第２トランジスタを含み、
前記第２スイッチは、直列に接続された第３トランジスタおよび第４トランジスタを含み、
前記第１トランジスタのバックゲートは、そのボディダイオードのカソードが前記第１電源回路の出力端子側となるように結線され、
前記第２トランジスタのバックゲートは、そのボディダイオードのカソードが前記バスライン側となるように結線され、
前記第３トランジスタのバックゲートは、そのボディダイオードのカソードが前記第２電源回路の出力端子側となるように結線され、
前記第４トランジスタのバックゲートは、そのボディダイオードのカソードが前記バスライン側となるように結線されることを特徴とする給電装置。
【請求項２】
前記制御回路は、前記第１トランジスタおよび前記第３トランジスタがオン、前記第２トランジスタがオンおよび第４トランジスタがオフとなる状態を経て、前記バス電圧の電圧レベルを切りかえることを特徴とする請求項１に記載の給電装置。
【請求項３】
前記バスラインと接地の間に設けられたキャパシタと、
前記バスラインと接地の間に設けられた放電スイッチと、
をさらに備え、
前記制御回路は、前記放電スイッチを制御するよう構成されることを特徴とする請求項１または２に記載の給電装置。
【請求項４】
前記制御回路は、前記バス電圧を前記第２電圧レベルから前記第１電圧レベルに低下させる際に、前記放電スイッチをオンすることを特徴とする請求項３に記載の給電装置。
【請求項５】
前記制御回路は、前記放電スイッチをオンした後、前記バスラインの電圧が、前記第１電圧レベルに応じたしきい値電圧まで低下すると、前記放電スイッチをオフすることを特徴とする請求項４に記載の給電装置。
【請求項６】
前記キャパシタは、前記バスラインと直列に設けられたインダクタとともに、ＬＣフィルタを形成することを特徴とする請求項３から５のいずれかに記載の給電装置。
【請求項７】
前記放電スイッチと直列に設けられた放電抵抗をさらに備えることを特徴とする請求項３から６のいずれかに記載の給電装置。
【請求項８】
前記制御回路は、
前記バス電圧を前記第１電圧レベルから前記第２電圧レベルに切りかえる際に、
前記第１トランジスタ、前記第２トランジスタがオン、前記第３トランジスタ、前記第４トランジスタがオフである第１状態、
前記第１トランジスタがオン、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタがオフである第２状態、
前記第１トランジスタ、前記第３トランジスタがオン、前記第２トランジスタ、前記第４トランジスタがオフである第３状態、
前記第３トランジスタがオン、前記第１トランジスタ、前記第２トランジスタ、前記第４トランジスタがオフである第４状態、
前記第３トランジスタ、前記第４トランジスタがオン、前記第１トランジスタ、前記第２トランジスタがオフである第５状態、
の順で遷移することを特徴とする請求項１に記載の給電装置。
【請求項９】
前記バスラインと接地の間に設けられた放電スイッチをさらに備え、
前記制御回路は、
前記放電スイッチを制御するよう構成され、
前記バス電圧を前記第２電圧レベルから前記第１電圧レベルに切りかえる際に、
前記第３トランジスタ、前記第４トランジスタがオン、前記第１トランジスタ、前記第２トランジスタ、前記放電スイッチがオフである第５状態、
前記第３トランジスタがオン、前記第１トランジスタ、前記第２トランジスタ、前記第４トランジスタ、前記放電スイッチがオフである第６状態、
前記第１トランジスタ、前記第３トランジスタがオン、前記第２トランジスタ、前記第４トランジスタ、前記放電スイッチがオフである第７状態、
前記第１トランジスタがオン、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ、前記放電スイッチがオフである第８状態、
前記第１トランジスタ、前記第２トランジスタ、前記放電スイッチがオン、前記第３トランジスタ、前記第４トランジスタがオフである第９状態、
前記第１トランジスタ、前記第２トランジスタがオン、前記第３トランジスタ、前記第４トランジスタ、前記放電スイッチがオフである第１０状態、
の順で遷移することを特徴とする請求項１に記載の給電装置。
【請求項１０】
前記第１電圧レベルは５Ｖであり、前記第２電圧レベルは、１２Ｖまたは２０Ｖであることを特徴とする請求項１から９のいずれかに記載の給電装置。
【請求項１１】
ＵＳＢ（Universal Serial Bus）−ＰＤ（Power Delivery）規格に準拠した給電装置に使用される制御回路であって、
前記給電装置は、
給電すべきバス電圧を伝送するバスラインと、
第１電圧レベルを有する第１バス電圧を生成する第１電源回路と、
前記第１電圧レベルよりも高い第２電圧レベルを有する第２バス電圧を生成する第２電源回路と、
前記バスラインと前記第１電源回路の出力端子の間に設けられた第１スイッチと、
前記バスラインと前記第２電源回路の出力端子の間に設けられた第２スイッチと、
を備え、
前記制御回路は、給電対象の受電装置から、前記バスラインを介して制御信号を受け、当該制御信号にもとづいて前記第１スイッチおよび前記第２スイッチを制御するよう構成され、
前記制御回路は、
前記バスラインとＤＣブロックキャパシタを介して接続される通信端子と、
前記バスラインと接続される放電端子と、
前記放電端子と接地の間に設けられた放電スイッチと、
前記通信端子と接続される通信部と、
前記通信部が受信した信号にもとづいて、前記第１スイッチ、前記第２スイッチおよび前記放電スイッチの状態を指示する指示信号を生成するロジック回路と、
前記第１スイッチ、前記第２スイッチの状態を指示する制御信号にもとづいて、前記第１スイッチおよび前記第２スイッチのオン、オフ状態を切りかえるドライバと、
を備え
前記第１スイッチは、直列に接続された第１トランジスタおよび第２トランジスタを含み、
前記第２スイッチは、直列に接続された第３トランジスタおよび第４トランジスタを含み、
前記第１トランジスタのバックゲートは、そのボディダイオードのカソードが前記第１電源回路の出力端子側となるように結線され、
前記第２トランジスタのバックゲートは、そのボディダイオードのカソードが前記バスライン側となるように結線され、
前記第３トランジスタのバックゲートは、そのボディダイオードのカソードが前記第２電源回路の出力端子側となるように結線され、
前記第４トランジスタのバックゲートは、そのボディダイオードのカソードが前記バスライン側となるように結線されることを特徴とする制御回路。
【請求項１２】
前記第１スイッチおよび前記第２スイッチは、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含み、
前記ドライバは、前記ＮチャンネルＭＯＳＦＥＴのゲート電圧を生成する昇圧回路を含むことを特徴とする請求項１１に記載の制御回路。
【請求項１３】
前記ロジック回路は、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタおよび前記放電スイッチそれぞれに対する指示信号を生成することを特徴とする請求項１１に記載の制御回路。
【請求項１４】
前記バス電圧を前記第１電圧レベルに応じたしきい値電圧と比較するコンパレータをさらに備え、
前記ロジック回路は、前記コンパレータの出力にもとづいて、前記放電スイッチを制御することを特徴とする請求項１１に記載の制御回路。
【請求項１５】
前記第１電圧レベルは５Ｖであり、前記第２電圧レベルは、１２Ｖまたは２０Ｖであることを特徴とする請求項１１から１４のいずれかに記載の制御回路。
【請求項１６】
ＵＳＢ（Universal Serial Bus）−ＰＤ（Power Delivery）規格に準拠した受電装置であって、
ＵＳＢケーブルが接続されるコネクタと、
前記コネクタと接続され、バス電圧を伝送するバスラインと、
前記バスライン上に設けられたスイッチと、
前記バス電圧を受け、二次電池を充電する充電回路と、
前記バスラインを介して、給電装置との間で通信し、前記スイッチを制御し、前記ＵＳＢケーブルの異常を検出可能に構成された制御回路と、
を備え、
前記制御回路は、
前記給電装置との通信により前記バス電圧の電圧レベルを決定し、
前記給電装置が決定された前記電圧レベルの前記バス電圧の供給を開始後、前記スイッチをオフした状態で、前記バスラインに供給された前記バス電圧の電圧レベルを記憶し、
その後、前記スイッチをオンした状態で、前記バス電圧の電圧レベルが、記憶された前記バス電圧の電圧レベルに応じたしきい値より低くなると、異常検出信号をアサートする
ように構成されることを特徴とする受電装置。
【請求項１７】
前記制御回路は、
前記バスラインを介して前記給電装置と通信する通信部と、
前記バスラインと接続され、前記バスラインに供給される前記バス電圧をデジタル値に変換するＡ／Ｄコンバータと、
前記スイッチのオン、オフを制御するドライバと、
（１）前記バス電圧の電圧レベルを決定し、（２）前記スイッチをオフした状態で取得された前記デジタル値を保持し、（３）前記スイッチをオンし、（４）その後取得されるデジタル値を保持された前記デジタル値と比較するように構成されたロジック回路と、
を備えることを特徴とする請求項１６に記載の受電装置。
【請求項１８】
前記バスラインと直列に接続されたインダクタと、
一端が前記バスラインと接続され、他端が前記制御回路の前記通信部と接続されたＤＣブロックキャパシタと、
を備えることを特徴とする請求項１７に記載の受電装置。
【請求項１９】
前記スイッチは、直列に接続された第１トランジスタおよび第２トランジスタを含み、
前記第１トランジスタおよび前記第２トランジスタそれぞれのバックゲートは、それぞれのボディダイオードが逆向きとなるように結線されることを特徴とする請求項１６から１８のいずれかに記載の受電装置。
【請求項２０】
前記ドライバは、昇圧回路を含むことを特徴とする請求項１７に記載の受電装置。
【請求項２１】
前記二次電池は多セルであることを特徴とする請求項１６から２０のいずれかに記載の受電装置。
【請求項２２】
請求項１６から２１のいずれかに記載の受電装置を備えることを特徴とする電子機器。
【請求項２３】
請求項１６から２１のいずれかに記載の受電装置を備えることを特徴とする充電アダプタ。
【請求項２４】
ＵＳＢ（Universal Serial Bus）−ＰＤ（Power Delivery）規格に準拠した受電装置に使用される制御回路であって、
前記受電装置は、
ＵＳＢケーブルが接続されるコネクタと、
前記コネクタと接続され、バス電圧を伝送するバスラインと、
前記バスライン上に設けられたスイッチと、
前記バス電圧を受け、二次電池を充電する充電回路と、
を備え、
前記制御回路は、
前記バスラインを介した給電装置との通信により前記バス電圧の電圧レベルを決定し、
前記給電装置が決定された前記電圧レベルの前記バス電圧の供給を開始後、前記スイッチをオフした状態で、前記バスラインに供給された前記バス電圧の電圧レベルを記憶し、
その後、前記スイッチをオンした状態で、前記バス電圧の電圧レベルが、記憶された前記バス電圧の電圧レベルに応じたしきい値より低くなると、異常検出信号をアサートする
ように構成されることを特徴とする制御回路。
【請求項２５】
前記制御回路は、
前記バスラインを介して前記給電装置と通信する通信部と、
前記バスラインと接続され、前記バスラインに供給される前記バス電圧をデジタル値に変換するＡ／Ｄコンバータと、
前記スイッチのオン、オフを制御するドライバと、
（１）前記バス電圧の電圧レベルを決定し、（２）前記スイッチをオフした状態で取得された前記デジタル値を保持し、（３）前記スイッチをオンし、（４）その後取得されるデジタル値を保持された前記デジタル値と比較するように構成されたロジック回路と、
を備えることを特徴とする請求項２４に記載の制御回路。
【請求項２６】
前記受電装置は、
前記バスラインと直列に接続されたインダクタと、
一端が前記バスラインと接続され、他端が前記制御回路の前記通信部と接続されたＤＣブロックキャパシタと、
をさらに備えることを特徴とする請求項２５に記載の制御回路。
【請求項２７】
前記スイッチは、直列に接続された第１トランジスタおよび第２トランジスタを含み、
前記第１トランジスタおよび前記第２トランジスタそれぞれのバックゲートは、それぞれのボディダイオードが逆向きとなるように結線されることを特徴とする請求項２４から２６のいずれかに記載の制御回路。
【請求項２８】
前記ドライバは、昇圧回路を含むことを特徴とする請求項２５に記載の制御回路。
【請求項２９】
前記二次電池は多セルであることを特徴とする請求項２４から２８のいずれかに記載の制御回路。
【請求項３０】
ひとつの半導体基板に一体集積化されることを特徴とする請求項２４から２９のいずれかに記載の制御回路。
【請求項３１】
ＵＳＢ（Universal Serial Bus）−ＰＤ（Power Delivery）規格に準拠した給電システムにおける異常検出方法であって、
前記給電システムは、
給電装置と、
受電装置と、
前記給電装置と前記受電装置の間を接続し、前記給電装置が生成したバス電圧を前記受電装置に供給するＵＳＢケーブルと、
を備え、
前記受電装置は、
前記バス電圧が入力されるバスラインと、
前記バスライン上に設けられたスイッチと、
を備え、
前記異常検出方法は、
前記バスラインを介した前記給電装置と前記受電装置の間の通信により前記バス電圧の電圧レベルを決定するステップと、
前記給電装置が決定された前記電圧レベルの前記バス電圧の供給を開始後、前記スイッチをオフした状態で、前記バスラインに供給された前記バス電圧の電圧レベルを記憶するステップと、
前記スイッチをオンした状態で、前記バス電圧の電圧レベルが、記憶された前記バス電圧の電圧レベルに応じたしきい値より低くなると、異常検出信号をアサートするステップと、
を備えることを特徴とする異常検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＵＳＢ給電に関する。
【背景技術】
【０００２】
携帯電話、タブレット端末、ノート型パーソナルコンピュータ、ポータブルオーディオプレイヤをはじめとする電池駆動デバイスは、充電可能な二次電池とともに、それを充電するための充電回路を内蔵する。充電回路には、ＵＳＢ（Universal Serial Bus）ホストアダプタからＵＳＢケーブルを介して供給された直流電圧にもとづいて二次電池を充電するものが存在する。【０００３】
現在、モバイル機器に搭載される充電回路は、USB Battery Charging Specificationと呼ばれる規格（以下、ＢＣ規格という）に準拠したものとなっている。ホストアダプタには、いくつかの種類が存在する。ＢＣ revision 1.2規格においては、チャージャの種類として、ＳＤＰ（Standard Downstream Port）、ＤＣＰ（Dedicated Charging Port）、ＣＤＰ（Charging Downstream Port）が定義されている。そしてホストアダプタが供給できる電流（電流容量）は、チャージャの種類に応じて規定されている。具体的には、ＤＣＰ、ＣＤＰでは１５００ｍＡ、ＳＤＰでは、ＵＳＢのバージョンに応じて１００ｍＡ、５００ｍＡ、９００ｍＡのように規定されている。【０００４】
ＵＳＢを利用した次世代の二次電池充電の方式、システムとして、USB Power Deliveryと呼ばれる規格（以下、ＰＤ規格という）が策定されている。ＰＤ規格では、供給可能な電力がＢＣ規格の７．５Ｗから、最大１００Ｗまで大幅に増大する。具体的にはＰＤ規格では、ＵＳＢバス電圧として、５Ｖより高い電圧（具体的には、１２Ｖ、２０Ｖ）の供給が許容されており、充電電流も、ＢＣ規格よりも大きな量（具体的には、２Ａ，３Ａ、５Ａ）の供給が許容される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１９８２６２号公報
【特許文献２】特開２００６−６０９７７号公報
【特許文献３】特開２００６−３０４５００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
１．  ＰＤ規格では、電力供給源となる給電装置は、複数のバス電圧ＶＢＵＳを切りかえて生成することになる。ここでは、給電装置が、バス電圧ＶＢＵＳを、５Ｖと２０Ｖとで切りかえるケースを考える。図１は、本発明者が検討した給電装置３００の回路図である。【０００７】
給電装置３００は、ＤＣ／ＤＣコンバータ３０２、抵抗Ｒ１、Ｒ２、制御ＩＣ（Integrated Circuit）３０４、バスライン３０６、コネクタ３０８を備える。コネクタ３０８には、ＵＳＢケーブル３１０を介して図示しない受電装置が接続される。【０００８】
ＤＣ／ＤＣコンバータ３０２は、ＯＵＴ（出力）端子とＦＢ（フィードバック）端子を有する。ＯＵＴ端子にはバスライン３０６が接続される。ＤＣ／ＤＣコンバータ３０２は、ＦＢ端子にフィードバックされたフィードバック電圧ＶＦＢが所定の基準電圧ＶＲＥＦと一致するように、その出力電圧ＶＢＵＳを安定化させる。【０００９】
抵抗Ｒ１、Ｒ２は、バスライン３０６と接地の間に直列に設けられ、バス電圧ＶＢＵＳを分圧し、バス電圧ＶＢＵＳに比例したフィードバック電圧ＶＦＢを生成する。分圧比をＫとすれば、式（１）が成り立つ。抵抗Ｒ２は可変抵抗であり、したがって分圧比Ｋも可変である。
ＶＦＢ＝ＶＢＵＳ×Ｋ      …（１）【００１０】
上述のように、フィードバックの結果、ＶＦＢ＝ＶＲＥＦが成り立つから、バス電圧ＶＢＵＳは式（２）の電圧レベルに安定化される。
ＶＢＵＳ＝ＶＲＥＦ／Ｋ      …（２）【００１１】
制御ＩＣ３０４は、バスライン３０６を介して、図示しない受電装置との間で信号を送受信し、ネゴシエーションによりバス電圧ＶＢＵＳの電圧レベルを決定する。そして決定された電圧レベルに応じて分圧比Ｋを切りかえることにより、受電装置が要求するバス電圧ＶＢＵＳを生成することができる。【００１２】
図１の給電装置３００では、単一のＤＣ／ＤＣコンバータ３０２によって、異なる電圧レベルのバス電圧ＶＢＵＳを生成することになるため、ＤＣ／ＤＣコンバータ３０２のコストが高くなるという問題がある。【００１３】
２．  充電に使用されるケーブルの部分的な断線、コネクタの接触不良などにより、充電経路のインピーダンスが高くなる場合が想定される。ＰＤ規格では、数Ａもの大電流を流すことができ、急速な充電が可能となる反面、こうした大電流がインピーダンスの高い充電経路に流れると発熱などの問題が生ずる。【００１４】
従来のＢＣ規格では、バス電圧ＶＢＵＳは５Ｖで一定であったため、それよりも低いしきい値電圧ＶＴＨを設定すれば、システムの異常を検出することが可能であった。この機能はＵＶＬＯ（Under Voltage LockOut）とも称され、さまざまな機器で広く利用されていた。ところがＰＤ規格では、バス電圧ＶＢＵＳが機器に応じてさまざまであるため、しきい値電圧ＶＴＨを定めることができず、従来と同様の手法により異常を検出することが困難となっている。【００１５】
本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、安価な構成で、複数のバス電圧ＶＢＵＳを生成可能な給電装置の提供にある。【００１６】
また本発明の別の態様の例示的な目的のひとつは、ＰＤ規格において異常を検出可能な受電装置の提供にある。
【課題を解決するための手段】
【００１７】
１．  本発明のある態様は、ＵＳＢ（Universal Serial Bus）−ＰＤ（Power Delivery）規格に準拠した給電装置に関する。給電装置は、給電すべきバス電圧を伝送するバスラインと、第１電圧レベルを有する第１バス電圧を生成する第１電源回路と、第１電圧レベルよりも高い第２電圧レベルを有する第２バス電圧を生成する第２電源回路と、バスラインと第１電源回路の出力端子の間に設けられた第１スイッチと、バスラインと第２電源回路の出力端子の間に設けられた第２スイッチと、給電対象の受電装置から、バスラインを介して制御信号を受け、当該制御信号にもとづいて第１スイッチおよび第２スイッチを制御するよう構成された制御回路と、を備える。【００１８】
この態様によると、第１電源回路、第２電源回路それぞれの出力電圧を切りかえる必要がないため、第１電源回路、第２電源回路を安価に構成することができる。【００１９】
第１スイッチは、直列に接続された第１トランジスタおよび第２トランジスタを含んでもよい。第２スイッチは、直列に接続された第３トランジスタおよび第４トランジスタを含んでもよい。第１トランジスタのバックゲートは、そのボディダイオードのカソードが第１電源回路の出力端子側となるように結線され、第２トランジスタのバックゲートは、そのボディダイオードのカソードがバスライン側となるように結線され、第３トランジスタのバックゲートは、そのボディダイオードのカソードが第２電源回路の出力端子側となるように結線され、第４トランジスタのバックゲートは、そのボディダイオードのカソードがバスライン側となるように結線されてもよい。
この構成によれば、電流の逆流を防止しつつ、複数の電源回路の出力電圧を選択的に使用できる。また、ボディダイオードを利用したダイオードＯＲ回路を形成できる。【００２０】
制御回路は、第１トランジスタおよび第３トランジスタがオン、第２トランジスタおよび第４トランジスタがオフとなる状態を経て、バス電圧の電圧レベルを切りかえてもよい。
この状態では、第２トランジスタと第４トランジスタのボディダイオードが、複数の電源回路の出力電圧のうち高い方を選択するＯＲ回路を形成する。したがって、複数の電源回路の出力電圧を切りかえる際に、バス電圧が不安定になるのを抑制できる。【００２１】
ある態様の給電装置は、バスラインと接地の間に設けられたキャパシタと、バスラインと接地の間に設けられた放電スイッチと、をさらに備えてもよい。制御回路は、放電スイッチを制御するよう構成されてもよい。
この態様によれば、放電スイッチによって、キャパシタの電荷を引き抜くことができるため、バス電圧を速やかに低下させることができる。【００２２】
制御回路は、バス電圧を第２電圧レベルから第１電圧レベルに低下させる際に、放電スイッチをオンしてもよい。【００２３】
制御回路は、放電スイッチをオンした後、バスラインの電圧が、第１電圧レベルに応じたしきい値電圧まで低下すると、放電スイッチをオフしてもよい。【００２４】
キャパシタは、バスラインと直列に設けられたインダクタとともに、ＬＣフィルタを形成してもよい。【００２５】
制御回路は、バス電圧を第１電圧レベルから第２電圧レベルに切りかえる際に、第１トランジスタ、第２トランジスタがオン、第３トランジスタ、第４トランジスタがオフである第１状態、第１トランジスタがオン、第２トランジスタ、第３トランジスタ、第４トランジスタがオフである第２状態、第１トランジスタ、第３トランジスタがオン、第２トランジスタ、第４トランジスタがオフである第３状態、第３トランジスタがオン、第１トランジスタ、第２トランジスタ、第４トランジスタがオフである第４状態、第３トランジスタ、第４トランジスタがオン、第１トランジスタ、第２トランジスタがオフである第５状態、の順で遷移してもよい。【００２６】
給電装置は、バスラインと接地の間に設けられた放電スイッチをさらに備えてもよい。制御回路は、放電スイッチを制御するよう構成され、バス電圧を第２電圧レベルから第１電圧レベルに切りかえる際に、第３トランジスタ、第４トランジスタがオン、第１トランジスタ、第２トランジスタ、放電スイッチがオフである第５状態、第３トランジスタがオン、第１トランジスタ、第２トランジスタ、第４トランジスタ、放電スイッチがオフである第６状態、第１トランジスタ、第３トランジスタがオン、第２トランジスタ、第４トランジスタ、放電スイッチがオフである第７状態、第１トランジスタがオン、第２トランジスタ、第３トランジスタ、第４トランジスタ、放電スイッチがオフである第８状態、第１トランジスタ、第２トランジスタ、放電スイッチがオン、第３トランジスタ、第４トランジスタがオフである第９状態、第１トランジスタ、第２トランジスタがオン、第３トランジスタ、第４トランジスタ、放電スイッチがオフである第１０状態、の順で遷移してもよい。【００２７】
第１電圧レベルは５Ｖであり、第２電圧レベルは、１２Ｖまたは２０Ｖであってもよい。【００２８】
本発明の別の態様は、ＵＳＢ（Universal Serial Bus）−ＰＤ（Power Delivery）規格に準拠した給電装置に使用される制御回路に関する。給電装置は、給電すべきバス電圧を伝送するバスラインと、第１電圧レベルを有する第１バス電圧を生成する第１電源回路と、第１電圧レベルよりも高い第２電圧レベルを有する第２バス電圧を生成する第２電源回路と、バスラインと第１電源回路の出力端子の間に設けられた第１スイッチと、バスラインと第２電源回路の出力端子の間に設けられた第２スイッチと、を備える。制御回路は、給電対象の受電装置から、バスラインを介して制御信号を受け、当該制御信号にもとづいて第１スイッチおよび第２スイッチを制御するよう構成される。【００２９】
この態様によると、第１電源回路、第２電源回路それぞれの出力電圧を切りかえる必要がないため、第１電源回路、第２電源回路を安価に構成することができる。【００３０】
制御回路は、バスラインとＤＣブロックキャパシタを介して接続される通信端子と、バスラインと接続される放電端子と、放電端子と接地の間に設けられた放電スイッチと、通信端子と接続される通信部と、通信部が受信した信号にもとづいて、第１スイッチ、第２スイッチおよび放電スイッチの状態を指示する指示信号を生成するロジック回路と、第１スイッチ、第２スイッチの状態を指示する制御信号にもとづいて、第１スイッチおよび第２スイッチのオン、オフ状態を切りかえるドライバと、を備えてもよい。【００３１】
第１スイッチおよび第２スイッチは、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含んでもよい。ドライバは、ＮチャンネルＭＯＳＦＥＴのゲート電圧を生成する昇圧回路を含んでもよい。【００３２】
第１スイッチは、直列に接続された第１トランジスタおよび第２トランジスタを含んでもよい。第２スイッチは、直列に接続された第３トランジスタおよび第４トランジスタを含んでもよい。第１トランジスタのバックゲートは、そのボディダイオードのカソードが第１電源回路の出力端子側となるように結線され、第２トランジスタのバックゲートは、そのボディダイオードのカソードがバスライン側となるように結線され、第３トランジスタのバックゲートは、そのボディダイオードのカソードが第２電源回路の出力端子側となるように結線され、第４トランジスタのバックゲートは、そのボディダイオードのカソードがバスライン側となるように結線されてもよい。【００３３】
ロジック回路は、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタおよび放電スイッチそれぞれに対する指示信号を生成してもよい。【００３４】
制御回路は、バス電圧を第１電圧レベルに応じたしきい値電圧と比較するコンパレータをさらに備えてもよい。ロジック回路は、コンパレータの出力にもとづいて、放電スイッチを制御してもよい。【００３５】
第１電圧レベルは５Ｖであり、第２電圧レベルは、１２Ｖまたは２０Ｖであってもよい。【００３６】
２．  本発明の別の態様は、ＵＳＢ（Universal Serial Bus）−ＰＤ（Power Delivery）規格に準拠した受電装置に関する。受電装置は、ＵＳＢケーブルが接続されるコネクタと、コネクタと接続され、バス電圧を伝送するバスラインと、バスライン上に設けられたスイッチと、バス電圧を受け、二次電池を充電する充電回路と、バスラインを介して、給電装置との間で通信し、スイッチを制御し、ＵＳＢケーブルの異常を検出可能に構成された制御回路と、を備える。制御回路は、給電装置との通信によりバス電圧の電圧レベルを決定し、給電装置が決定された電圧レベルのバス電圧の供給を開始後、スイッチをオフした状態で、バスラインに供給されたバス電圧の電圧レベルを記憶し、その後、スイッチをオンした状態で、バス電圧の電圧レベルが、記憶されたバス電圧の電圧レベルに応じたしきい値より低くなると、異常検出信号をアサートするように構成される。【００３７】
この態様によると、スイッチがオフした状態では、ケーブルやコネクタに流れる電流が実質的にゼロとなるため、電圧降下はゼロとなる。この状態において実際に供給されているバス電圧にもとづいてしきい値電圧を設定することにより、バス電圧が変化するＰＤ規格においても、ケーブルやコネクタ等に起因する異常を検出することができる。【００３８】
制御回路は、バスラインを介して給電装置と通信する通信部と、バスラインと接続され、バスラインに供給されるバス電圧をデジタル値に変換するＡ／Ｄコンバータと、スイッチのオン、オフを制御するドライバと、（１）バス電圧の電圧レベルを決定し、（２）スイッチをオフした状態で取得されたデジタル値を保持し、（３）スイッチをオンし、（４）その後取得されるデジタル値を保持されたデジタル値と比較するように構成されたロジック回路と、を備えてもよい。【００３９】
ある態様の受電装置は、バスラインと直列に接続されたインダクタと、一端がバスラインと接続され、他端が制御回路の通信部と接続されたＤＣブロックキャパシタと、を備えてもよい。
この場合、制御回路によって、インダクタよりも充電回路側のバスライン上のバス電圧を監視することにより、通信部の通信に起因するバスラインの電圧変動の影響を受けずに、しきい値電圧を設定できる。【００４０】
スイッチは、直列に接続された第１トランジスタおよび第２トランジスタを含んでもよい。第１トランジスタおよび第２トランジスタそれぞれのバックゲートは、それぞれのボディダイオードが逆向きとなるように結線されてもよい。これにより、電流の逆流を防止できる。【００４１】
ドライバは、昇圧回路を含んでもよい。【００４２】
二次電池は多セルであってもよい。【００４３】
本発明の別の態様は電子機器に関する。電子機器は、上述のいずれかの受電装置を備えてもよい。【００４４】
本発明の別の態様はＵＳＢ充電器に関する。ＵＳＢ充電器は、受電装置を備えてもよい。【００４５】
本発明の別の態様は、ＵＳＢ（Universal Serial Bus）−ＰＤ（Power Delivery）規格に準拠した受電装置に使用される制御回路に関する。受電装置は、ＵＳＢケーブルが接続されるコネクタと、コネクタと接続され、バス電圧を伝送するバスラインと、バスライン上に設けられたスイッチと、バス電圧を受け二次電池を充電する充電回路と、を備える。制御回路は、バスラインを介した給電装置との通信によりバス電圧の電圧レベルを決定し、給電装置が決定された電圧レベルのバス電圧の供給を開始後、スイッチをオフした状態で、バスラインに供給されたバス電圧の電圧レベルを記憶し、その後、スイッチをオンした状態で、バス電圧の電圧レベルが、記憶されたバス電圧の電圧レベルに応じたしきい値より低くなると、異常検出信号をアサートするように構成される。【００４６】
制御回路は、バスラインを介して給電装置と通信する通信部と、バスラインと接続され、バスラインに供給されるバス電圧をデジタル値に変換するＡ／Ｄコンバータと、スイッチのオン、オフを制御するドライバと、（１）バス電圧の電圧レベルを決定し、（２）スイッチをオフした状態で取得されたデジタル値を保持し、（３）スイッチをオンし、（４）その後取得されるデジタル値を保持されたデジタル値と比較するように構成されたロジック回路と、を備えてもよい。【００４７】
制御回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのＩＣとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。【００４８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００４９】
本発明のある態様によれば、給電装置を安価に構成できる。また本発明のある態様によれば、ＰＤ規格に準拠した受電装置により、異常を検出できる。
【図面の簡単な説明】
【００５０】
【図１】本発明者が検討した給電装置の回路図である。
【図２】第１の実施の形態に係る給電装置を備える給電システムを示すブロック図である。
【図３】第１の実施の形態に係る給電装置の構成を示すブロック図である。
【図４】図３の給電装置の動作を示す波形図である。
【図５】図５（ａ）〜（ｊ）は、図４の各状態に対応する給電装置の等価回路図である。
【図６】第２の実施の形態に係る受電装置を備える給電システムを示すブロック図である。
【図７】図６の受電装置の正常時の動作波形図である。
【図８】図６の受電装置の異常時の動作波形図である。
【図９】図６の受電装置を搭載する電子機器の一例を示す図である。
【発明を実施するための形態】
【００５１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００５２】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００５３】
（第１の実施の形態）
図２は、第１の実施の形態に係る給電装置１００を備える給電システム１を示すブロック図である。給電システム１は、給電装置１００および受電装置２００を備える。給電装置１００および受電装置２００はそれぞれＵＳＢ−ＰＤ規格に準拠している。受電装置２００はたとえば携帯電話端末、タブレット端末、ノート型ＰＣ（Personal Computer）、デジタルカメラ、デジタルビデオカメラなどの電池駆動型の情報端末機器である。
【００５４】
受電装置２００は、二次電池２０２、マイコン２０４、システム電源２０６、ＵＳＢトランシーバ２０８および充電回路２１０を備える。
【００５５】
二次電池２０２は、リチウムイオン電池やニッケル水素電池などの二次電池であり電池電圧ＶＢＡＴを出力する。二次電池２０２のセル数は、受電装置２００の種類に応じてさまざまである。電池電圧ＶＢＡＴは１セルの場合、略４．５Ｖ程度であり、２セルの場合、略９Ｖである。したがって給電装置１００は、１セルの二次電池２０２を内蔵する受電装置２００が接続される場合、５Ｖのバス電圧ＶＢＵＳを供給すれば足りるが、２セル以上の二次電池２０２を内蔵する受電装置２００に対しては、１２Ｖあるいは２０Ｖのバス電圧ＶＢＵＳを供給する必要がある。
【００５６】
受電装置２００のＵＳＢポート２１２には、ＵＳＢケーブル２１４を介してＵＳＢ（Universal Serial Bus）ホストアダプタである給電装置１００が着脱可能となっている。
【００５７】
より具体的には、ＵＳＢポート２１２のＶＢＵＳ端子には、バスライン２２０を介して、給電装置１００からの直流電圧（バス電圧、バスパワーともいう）ＶＢＵＳが供給される。ＤＰ端子、ＤＭ端子は、ＵＳＢケーブルのデータ線Ｄ＋、Ｄ−と接続される。ＩＤ端子は本実施の形態では使用されない。ＧＮＤ端子は、ＧＮＤラインと接続される。
【００５８】
充電回路２１０は、バス電圧ＶＢＵＳを受け、二次電池２０２を充電する。ＰＤ規格では、給電装置１００と受電装置２００の間で通信プロトコルが定められており、バスライン２２０を介して情報の伝達が可能となっている。この通信は、変調信号をバスライン２２０のバス電圧ＶＢＵＳに重畳させる形で行われる。充電回路２１０は、バスライン２２０を介して給電装置１００と通信するための通信部（不図示）を含む。
【００５９】
マイコン２０４は、受電装置２００全体を制御するホストプロセッサである。無線通信端末の場合、ベースバンドプロセッサやアプリケーションプロセッサがマイコン２０４に相当する。
【００６０】
システム電源２０６は、電池電圧ＶＢＡＴを昇圧または降圧し、受電装置２００の各ブロックに対する複数の電源電圧を生成する。マイコン２０４には、システム電源２０６により生成される電源電圧ＶＤＤが供給される。
【００６１】
ＵＳＢトランシーバ２０８は、給電装置１００との間で、信号線Ｄ＋、Ｄ−を介してデータの送受信を行う。
【００６２】
以上が受電装置２００の構成の概要である。続いて、受電装置２００に対してバス電圧ＶＢＵＳを供給する給電装置１００について説明する。
【００６３】
図３は、第１の実施の形態に係る給電装置１００の構成を示すブロック図である。
給電装置１００は、主として、第１電源回路１３０、第２電源回路１３２、フィルタ１３４、ＵＳＢポート１３６、第１スイッチＳＷ１、第２スイッチＳＷ２、放電スイッチＳＷ３、制御回路１４０を備える。ＵＳＢポート１３６には、ＵＳＢケーブル２１４が接続される。
【００６４】
バスライン２２０は、給電対象である受電装置２００に給電すべきバス電圧ＶＢＵＳを伝送する。
【００６５】
第１電源回路１３０は、第１電圧レベルＶ１を有する第１バス電圧ＶＢＵＳ１を生成する。第２電源回路１３２は、第１電圧レベルＶ１よりも高い第２電圧レベルＶ２を有する第２バス電圧ＶＢＵＳ２を生成する。第１電源回路１３０、第２電源回路１３２はそれぞれ、リニアレギュレータ、チャージポンプ回路、ＤＣ／ＤＣコンバータなどで構成することができ、それらの構成は特に限定されない。
【００６６】
第１スイッチＳＷ１は、バスライン２２０と第１電源回路１３０の出力端子の間に設けられる。第２スイッチＳＷ２は、バスライン２２０と第２電源回路１３２の出力端子の間に設けられる。制御回路１４０は、給電対象の受電装置２００から、バスライン２２０を介して制御信号Ｓ１を受け、制御信号Ｓ１にもとづいて電圧レベルを選択し、選択された電圧レベルに応じて第１スイッチＳＷ１および第２スイッチＳＷ２を制御する。
【００６７】
放電スイッチＳＷ３は、バスライン２２０と接地の間に設けられる。放電スイッチＳＷ３は、制御回路１４０に内蔵されてもよいし、第１スイッチＳＷ１、第２スイッチＳＷ２と同様に外付けされてもよい。
【００６８】
ＬＣフィルタ（単にフィルタともいう）１３４は、バスライン２２０を介した通信に使用される制御信号Ｓ１が、ノイズとして第１電源回路１３０や第２電源回路１３２側に混入するのを防止する。フィルタ１３４は、バスライン２２０と接地の間に設けられたキャパシタＣ１１と、バスライン２２０と直列に設けられたインダクタＬ１１と、を含む。
【００６９】
バスライン２２０を介して伝送される制御信号Ｓ１は、ＤＣブロックキャパシタＣ１２を介して制御回路１４０に入力される。
【００７０】
制御回路１４０は、バスライン２２０を介して受電装置２００と通信し、バス電圧ＶＢＵＳの電圧レベルを選択する。本実施の形態では、第１電圧レベルＶ１は５Ｖ、第２電圧レベルＶ２は１２Ｖもしくは２０Ｖである。
【００７１】
制御回路１４０は、第１スイッチＳＷ１、第２スイッチＳＷ２、放電スイッチＳＷ３それぞれのオン、オフ状態を制御するよう構成される。具体的には、第１電圧レベルＶ１が選択されるとき、第１スイッチＳＷ１をオン、第２スイッチＳＷ２をオフし、第２電圧レベルＶ２が選択されるとき、第１スイッチＳＷ１をオフ、第２スイッチＳＷ２をオンする。
【００７２】
また制御回路１４０は、バス電圧ＶＢＵＳを第２電圧レベルＶ２から第１電圧レベルＶ１に低下させる際に、放電スイッチＳＷ３をオンする。
【００７３】
なお、バス電圧ＶＢＵＳの電圧レベルを決定する前の段階においては、デフォルトである第１電圧レベルＶ１のバス電圧ＶＢＵＳが受電装置２００に供給される。この状態では、第１電源回路１３０がイネーブル、第２電源回路１３２がディセーブルとなっており、第１スイッチＳＷ１がオン、第２スイッチＳＷ２がオフ、後述の放電スイッチＳＷ３がオフである。
【００７４】
第１スイッチＳＷ１は、直列に接続された第１トランジスタＳＷ１ａおよび第２トランジスタＳＷ１ｂを含む。第１トランジスタＳＷ１ａと第２トランジスタＳＷ１ｂは入れ替えてもよい。同様に第２スイッチＳＷ２は、直列に接続された第３トランジスタＳＷ２ａおよび第４トランジスタＳＷ２ｂを含む。第１トランジスタＳＷ１ａと第２トランジスタＳＷ１ｂは入れ替えてもよい。これらのトランジスタは、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
【００７５】
第１トランジスタＳＷ１ａのバックゲートは、そのボディダイオードのカソードが第１電源回路１３０の出力端子側となるように結線される。また第２トランジスタＳＷ１ｂのバックゲートは、そのボディダイオードのカソードがバスライン２２０側となるように結線される。第３トランジスタＳＷ２ａのバックゲートは、そのボディダイオードのカソードが第２電源回路１３２の出力端子側となるように結線される。また第４トランジスタＳＷ２ｂのバックゲートは、そのボディダイオードのカソードがバスライン２２０側となるように結線される。
【００７６】
制御回路１４０は、バス電圧ＶＢＵＳの電圧レベルを切りかえる際に、第１トランジスタＳＷ１ａおよび第３トランジスタＳＷ２ａがオン、第２トランジスタＳＷ１ｂおよび第４トランジスタＳＷ２ｂがオフとなる状態を経由する。この状態では、第１スイッチＳＷ１、第２スイッチＳＷ２がダイオードＯＲ回路を形成するため、第１電源回路１３０と第２電源回路１３２の出力電圧のうち高い方に応じた電圧がバスライン２２０に発生する。これにより、電圧レベルの切りかえに際して、バス電圧ＶＢＵＳが不安定となるのを防止できる。
【００７７】
また制御回路１４０は、放電スイッチＳＷ３をオンした後、バスライン２２０の電圧が、第１電圧レベルに応じたしきい値電圧まで低下すると、放電スイッチＳＷ３をオフする。
【００７８】
続いて制御回路１４０の構成を説明する。制御回路１４０は、放電スイッチＳＷ３に加えて、通信部１４２、ロジック回路１４４、ドライバ１４６、コンパレータ１４８を備える。
【００７９】
制御回路１４０の通信端子ＣＯＭは、バスライン２２０とＤＣブロックキャパシタＣ１２を介して接続される。放電端子ＤＩＳは、放電抵抗Ｒ１１を介してバスライン２２０と接続される。放電スイッチＳＷ３は、放電端子ＤＩＳと接地の間に設けられる。通信部１４２は、通信端子ＣＯＭと接続され、制御信号Ｓ１を受ける。ロジック回路１４４は、通信部１４２が受信した信号にもとづいて、第１スイッチＳＷ１、第２スイッチＳＷ２および放電スイッチＳＷ３の状態を指示する指示信号Ｓ２を生成する。
【００８０】
ドライバ１４６は、指示信号Ｓ２にもとづいて、第１スイッチＳＷ１および第２スイッチＳＷ２のオン、オフ状態を切りかえる。上述のように第１スイッチＳＷ１、第２スイッチＳＷ２を構成するＮチャンネルＭＯＳトランジスタのゲート電圧を生成する昇圧回路を含む。
【００８１】
電圧検出端子ＶＳには、バス電圧ＶＢＵＳが入力される。コンパレータ１４８は、バス電圧ＶＢＵＳを第１電圧レベルＶ１に応じたしきい値電圧ＶＴＨと比較する。ＶＴＨ＝Ｖ１としてもよい。ロジック回路１４４は、コンパレータ１４８の出力Ｓ４にもとづいて、放電スイッチＳＷ３を制御する。
【００８２】
以上が給電装置１００の構成である。続いてその動作を説明する。
図４は、給電装置１００の動作を示す波形図である。図４には、バス電圧ＶＢＵＳおよび各トランジスタＳＷ１ａ、ＳＷ１ｂ、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ３の状態が示される。スイッチの波形は、ハイレベルがオンを、ローレベルがオフに対応する。図５（ａ）〜（ｊ）は、図４の各状態に対応する給電装置１００の等価回路図である。
【００８３】
初期の第１状態φ１は、給電装置１００がＶ１＝５Ｖのバス電圧ＶＢＵＳを供給するデフォルトの状態である。第１状態φ１では、第１電源回路１３０がイネーブル、第１トランジスタＳＷ１ａ、第２トランジスタＳＷ１ｂがオン、第３トランジスタＳＷ２ａ、第４トランジスタＳＷ２ｂがオフである。
【００８４】
バス電圧ＶＢＵＳを第１電圧レベルＶ１から第２電圧レベルＶ２に切りかえるとき、給電装置１００は、第１状態φ１〜第５状態φ５を遷移する。
第２状態φ２は、第１トランジスタＳＷ１ａがオン、第２トランジスタＳＷ１ｂ、第３トランジスタＳＷ２ａ、第４トランジスタＳＷ２ｂがオフである。この状態におけるバス電圧ＶＢＵＳは、Ｖ１−Ｖｆである。Ｖｆ＝０．７ＶとするとＶＢＵＳ＝４．３Ｖである。
【００８５】
第３状態φ３では、第１トランジスタＳＷ１ａ、第３トランジスタＳＷ２ａがオン、第２トランジスタＳＷ１ｂ、第４トランジスタＳＷ２ｂがオフである。この状態では、第１スイッチＳＷ１、第２スイッチＳＷ２がダイオードＯＲ回路となり、第１電源回路１３０の出力電圧と第２電源回路１３２の出力電圧Ｖ２のうち、高い方が選択される。したがって、バス電圧ＶＢＵＳが、４．３Ｖより低くなるのを抑制できる。
【００８６】
第４状態φ４では、第３トランジスタＳＷ２ａがオン、第１トランジスタＳＷ１ａ、第２トランジスタＳＷ１ｂ、第４トランジスタＳＷ２ｂがオフである。この状態におけるバス電圧ＶＢＵＳは、Ｖ２−Ｖｆである。
【００８７】
第５状態φ５では、第３トランジスタＳＷ２ａ、第４トランジスタＳＷ２ｂがオン、第１トランジスタＳＷ１ａ、第２トランジスタＳＷ１ｂがオフである。この状態におけるバス電圧ＶＢＵＳはＶ２となり、電圧レベルの切りかえが完了する。
【００８８】
続いて、バス電圧ＶＢＵＳを第２電圧レベルＶ２から第１電圧レベルＶ１に切りかえるときの動作を説明する。このとき給電装置１００は、第５状態φ５〜第１０状態φ１０を遷移する。
【００８９】
初期状態の第５状態φ５では、第３トランジスタＳＷ２ａ、第４トランジスタＳＷ２ｂがオン、第１トランジスタＳＷ１ａ、第２トランジスタＳＷ１ｂ、放電スイッチＳＷ３がオフである。
【００９０】
第６状態φ６では、第３トランジスタＳＷ２ａがオン、第１トランジスタＳＷ１ａ、第２トランジスタＳＷ１ｂ、第４トランジスタＳＷ２ｂ、放電スイッチＳＷ３がオフである。この状態におけるバス電圧ＶＢＵＳは、Ｖ２−Ｖｆである。
【００９１】
第７状態φ７では、第１トランジスタＳＷ１ａ、第３トランジスタＳＷ２ａがオン、第２トランジスタＳＷ１ｂ、第４トランジスタＳＷ２ｂ、放電スイッチＳＷ３がオフである。この状態におけるバス電圧ＶＢＵＳは、引き続きＶ２−Ｖｆである。
【００９２】
第８状態φ８では、第１トランジスタＳＷ１ａがオン、第２トランジスタＳＷ１ｂ、第３トランジスタＳＷ２ａ、第４トランジスタＳＷ２ｂ、放電スイッチＳＷ３がオフである。この状態では、第１スイッチＳＷ１、第２スイッチＳＷ２がダイオードＯＲ回路となり、第１電源回路１３０の出力電圧と第２電源回路１３２の出力電圧Ｖ２のうち、高い方が選択される。したがってバス電圧ＶＢＵＳが、４．３Ｖより低くなるのを抑制しつつ、バス電圧ＶＢＵＳを低下させることができる。
【００９３】
第９状態φ９では、第１トランジスタＳＷ１ａ、第２トランジスタＳＷ１ｂ、放電スイッチＳＷ３がオン、第３トランジスタＳＷ２ａ、第４トランジスタＳＷ２ｂがオフである。放電スイッチＳＷ３がオンすることで、キャパシタＣ１１の放電が促進され、短時間でバス電圧ＶＢＵＳを変化させることができる。このときの放電速度は、放電抵抗Ｒ１１の抵抗値に応じて調節可能である。バス電圧ＶＢＵＳがしきい値電圧ＶＴＨ＝５Ｖまで低下すると、コンパレータ１４８の出力である検出信号Ｓ４がアサートされる。ロジック回路１４４は、検出信号Ｓ４がアサートされると、第１０状態φ１０に遷移する。
【００９４】
第１０状態φ１０では、第１トランジスタＳＷ１ａ、第２トランジスタＳＷ１ｂがオン、第３トランジスタＳＷ２ａ、第４トランジスタＳＷ２ｂ、放電スイッチＳＷ３がオフである。この状態におけるバス電圧ＶＢＵＳはＶ１となり、電圧レベルの切りかえが完了する。
【００９５】
以上が給電装置１００の動作である。
【００９６】
この給電装置１００においては、第１電源回路１３０、第２電源回路１３２それぞれの出力電圧を切りかえる必要がない。したがって、単一の電源回路（ＤＣ／ＤＣコンバータ）の出力を可変とする比較技術と比べて、電源回路を安価に構成することができる。
【００９７】
また、第１スイッチＳＷ１、第２スイッチＳＷ２それぞれを、ＭＯＳＦＥＴの直列接続としたことにより、電流の逆流を防止しつつ、複数の電源回路１３０、１３２の出力電圧を選択的に使用できる。また、ボディダイオードを利用したダイオードＯＲ回路を形成できるため、バス電圧ＶＢＵＳが意図せずに低下するのを防止できる。
【００９８】
特に、制御回路１４０は、第１トランジスタＳＷ１ａおよび第３トランジスタＳＷ２ａがオン、第２トランジスタＳＷ１ｂおよび第４トランジスタＳＷ２ｂがオフとなる状態を経て、バス電圧ＶＢＵＳの電圧レベルを切りかえる。これにより、電圧レベルの切りかえ時に、受電装置２００に供給されるバス電圧ＶＢＵＳが５−Ｖｆ以下に低下するのを抑制できる。
【００９９】
また、ＰＤ規格に準拠した給電装置１００では、フィルタ１３４が挿入される。このキャパシタＣ１１は、定常状態においては、バス電圧ＶＢＵＳの安定化に寄与するが、電圧の切りかえにともなう過渡状態においては、切りかえ速度を低下させる。放電スイッチＳＷ３を設けたことにより、速やかに電圧レベルを低下させることができる。
【０１００】
以上、本発明の第１の側面ついて、第１の実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【０１０１】
第１の実施の形態では、第１スイッチＳＷ１、第２スイッチＳＷ２をＮチャンネルＭＯＳＦＥＴで構成する場合を説明したが、本発明はそれには限定されず、ＰチャンネルＭＯＳＦＥＴを用いてもよい。
【０１０２】
第１の実施の形態では、第９状態φ９で放電スイッチＳＷ３をオンする場合を説明したが本発明はそれには限定されず、第８状態φ８で放電スイッチＳＷ３をオンしてもよい。
【０１０３】
また第１の実施の形態では、バス電圧ＶＢＵＳを２つの電圧レベルで切りかえる場合を説明したが、３つ以上にも拡張可能である。
【０１０４】
（第２の実施の形態）
図６は、第２の実施の形態に係る受電装置６を備える給電システム１を示すブロック図である。給電システム１は、給電装置４および受電装置６を備える。
給電装置４および受電装置６はそれぞれＵＳＢ−ＰＤ規格に準拠している。受電装置６はたとえば携帯電話端末、タブレット端末、ノート型ＰＣ（Personal Computer）、デジタルカメラ、デジタルビデオカメラなどの電池駆動型の情報端末機器に搭載される。
【０１０５】
給電装置４と受電装置６とは、それぞれコネクタ４０、コネクタ６０を備え、両コネクタ間をＵＳＢケーブル８を介して接続可能に構成される。受電装置６は、給電装置４からバス電圧ＶＢＵＳの供給を受け、内蔵する二次電池６４を充電可能に構成される。
【０１０６】
まず、給電装置４の構成を説明する。給電装置４は、コネクタ４０に加えて、バスライン４２、電源回路４４、制御回路４８を備える。コネクタ４０は、ＶＢＳＵ端子、ＧＮＤ（接地）端子、データ端子Ｄ＋、Ｄ−を有する。
【０１０７】
バスライン４２は、電源回路４４の出力とコネクタ４０のＶＢＵＳ端子の間を接続する。ＰＤ規格に準拠した給電装置４および受電装置６の間には、通信プロトコルが定められており、バスライン８０を介して情報の伝達が可能となっている。この通信は、変調された制御信号Ｓ３をバスライン８０のバス電圧ＶＢＵＳに重畳させる形で行われる。給電装置４および受電装置６は、バス電圧ＶＢＵＳの電圧レベルや充電電流量を、制御信号Ｓ３を利用したネゴシエーションにより決定する。この制御信号Ｓ３は、電源の系統からみるとノイズとなる。このノイズを除去するために、バスライン４２の経路上にインダクタＬ１１が設けられる。
【０１０８】
制御回路４８の通信（ＣＯＭ）端子は、ＤＣブロックキャパシタＣ１１を介してバスライン４２とカップリングされる。制御回路４８の通信部４８２は、ＤＣブロックキャパシタＣ１１を介して制御信号Ｓ３を送受信する。ロジック回路４８０は、制御信号Ｓ３にもとづいてバス電圧ＶＢＵＳを選択し、電源回路４４を制御する。かくして電源回路４４は、バスライン４２、バスライン８０を介して、バス電圧ＶＢＵＳを供給する。
【０１０９】
続いて受電装置６の構成を説明する。受電装置６は、コネクタ６０、バスライン６２、二次電池６４、充電回路６６、制御回路７０を備える。
【０１１０】
二次電池６４は、リチウムイオン電池やニッケル水素電池などの二次電池であり電池電圧ＶＢＡＴを出力する。二次電池６４のセル数は、受電装置６の種類に応じてさまざまである。電池電圧ＶＢＡＴは１セルの場合、略４．５Ｖ程度であり、２セルの場合、略９Ｖである。したがって給電装置４は、１セルの二次電池６４を内蔵する受電装置６が接続される場合、５Ｖのバス電圧ＶＢＵＳを供給すれば足りるが、２セル以上の二次電池６４を内蔵する受電装置６に対しては、１２Ｖあるいは２０Ｖのバス電圧ＶＢＵＳを供給する必要がある。
【０１１１】
ＵＳＢポート６０のＶＢＵＳ端子には、給電装置４からのバス電圧ＶＢＵＳが供給される。バスライン６２は、コネクタ６０のＶＢＵＳ端子と充電回路６６の間を接続する。バスライン６２の経路上には、インダクタＬ２１およびスイッチＳＷ４が設けられる。
【０１１２】
スイッチＳＷ４は、バスライン６２の経路上に設けられる。スイッチＳＷ４がオンのときバス電圧ＶＢＵＳが入力され、スイッチＳＷ４がオフのときバス電圧ＶＢＵＳは充電回路６６に供給されない。スイッチＳＷ４は、直列に接続されたＮチャンネルＭＯＳＦＥＴである第１トランジスタＳＷ４ａ、第２トランジスタＳＷ４ｂを含む。第１トランジスタＳＷ４ａ、第２トランジスタＳＷ４ｂそれぞれのバックゲートは、それぞれのボディダイオードＤ１、Ｄ２が逆向きとなるように結線される。これにより、電流の逆流を防止できる。
【０１１３】
充電回路６６は、バス電圧ＶＢＵＳを受け、二次電池６４を充電する。インダクタＬ２１は、ノイズ除去のために設けられる。
【０１１４】
制御回路７０は、ひとつの半導体基板に一体集積化された機能ＩＣである。制御回路７０のＣＯＭ端子は、ＤＣブロックキャパシタＣ２１を介してバスライン６２と接続される。電源（ＶＤＤ１）端子にはバス電圧ＶＢＵＳが供給され、電源（ＶＤＤ２）端子には電池電圧ＶＢＡＴが供給される。制御回路７０は、電池電圧ＶＢＡＴもしくはバス電圧ＶＢＵＳを電源として動作する。電圧検出（ＶＳ）端子は、バスライン６２と接続される。ＶＳ端子は、バスライン６２上の、スイッチＳＷ４よりもコネクタ６０側のノードｎ１と接続される。より好ましくは、ノードｎ１は、インダクタＬ２１よりも充電回路６６側とする。制御回路７０の出力端子（ＯＵＴ１、ＯＵＴ２）は、スイッチＳＷ４のトランジスタＳＷ４ａ、ＳＷ４ｂのゲートと接続される。
【０１１５】
制御回路７０は、バスライン６２、バスライン８０、バスライン４２を介して、給電装置４の制御回路４８との間で通信し、スイッチＳＷ４を制御する。また制御回路７０は、ＵＳＢケーブル８等の異常を検出可能に構成される。
【０１１６】
制御回路７０は以下の処理を実行可能に構成される。
（１）給電装置４との通信によりバス電圧ＶＢＵＳの電圧レベルを決定する。
（２）給電装置４が決定された電圧レベルのバス電圧ＶＢＵＳの供給を開始後、スイッチＳＷ４をオフした状態で、バスライン６２に供給されたバス電圧ＶＢＵＳ＿ＩＮＩＴの電圧レベルを記憶する。
（３）その後、スイッチＳＷ４をオンした状態で、バス電圧ＶＢＵＳの電圧レベルが、記憶されたバス電圧ＶＢＵＳの電圧レベルに応じたしきい値ＶＴＨより低くなると、異常検出信号Ｓ４をアサートする。
【０１１７】
制御回路７０は、通信部７００、Ａ／Ｄコンバータ７０２、ドライバ７０４、ロジック回路７０６を備える。通信部７００は、バスライン６２を介して給電装置４と通信する。Ａ／Ｄコンバータ７０２は、ＶＳ端子を介してバスライン６２のノードｎ１と接続され、バスライン６２に供給されるバス電圧ＶＢＵＳ＿ＩＮＩＴをデジタル値Ｄ１に変換する。このデジタル値（初期値とも称する）Ｄ１は、ロジック回路７０６のレジスタ７０８ａに格納される。またＡ／Ｄコンバータ７０２は、スイッチＳＷ４がオンした後にも周期的にバス電圧ＶＢＵＳをデジタル値Ｄ２に変換し、レジスタ７０８に格納する。
【０１１８】
ドライバ７０４は、スイッチＳＷ４のオン、オフを制御する。上述のようにスイッチＳＷ４をＮチャンネルＭＯＳＦＥＴで構成した場合、ドライバ７０４は、昇圧回路を含む。
【０１１９】
ロジック回路７０６は、（１）バス電圧ＶＢＵＳの電圧レベルを決定し、（２）スイッチＳＷ４をオフした状態で取得されたデジタル値Ｄ１を保持し、（３）スイッチＳＷ４をオンし、（４）その後取得されるデジタル値Ｄ２を、保持されたデジタル値Ｄ１と比較するよう構成される。ロジック回路７０６は、レジスタ７０８、コンパレータ７１０を有する。レジスタ７０８には、初期値Ｄ１と、所定の周期で取り込まれるデジタル値Ｄ２を格納する。コンパレータ７１０は、初期値Ｄ１に応じて定められるしきい値ＤＴＨと、デジタル値Ｄ２を比較する。しきい値ＤＴＨは、初期値Ｄ１よりも所定の電圧幅ΔＶに相当する量、小さな値に設定される。しきい値電圧ＶＴＨと初期電圧ＶＢＵＳの間には以下の関係式が成り立つ。ΔＶは、たとえば１Ｖ程度に設定される。
ＶＴＨ＝ＶＢＵＳ＿ＩＮＩＴ−ΔＶ
【０１２０】
以上が受電装置６の構成の概要である。続いて、受電装置６の動作を説明する。図７および図８は、図６の受電装置６の動作波形図である。図７は、給電系が正常であるときを、図８は、系が異常であるときを示す。異常とは、バスライン８０、バスライン４２、バスライン６２（以下、充電経路と総称する）の部分的な断線、グランドショート、コネクタ４０やコネクタ６０の接続不良などが例示される。
【０１２１】
はじめに図７を参照して正常時の動作を説明する。Ｖｓは、バスライン６２上のノードｎ１の電位を示す。
給電装置４と受電装置６が接続された直後の期間ｔ０〜ｔ１においては、電源回路４４はデフォルトの５Ｖのバス電圧ＶＢＵＳを生成する。続く期間ｔ１〜ｔ２において、給電装置４と受電装置６の間でネゴシエーションが行われ、バス電圧ＶＢＵＳの電圧レベルが決定される。時刻ｔ３以降、電源回路４４は、決定された電圧レベル（たとえば１２Ｖ）のバス電圧ＶＢＵＳを生成する。
【０１２２】
バス電圧ＶＢＵＳが安定化した時刻ｔ３以降の時刻ｔ４に、スイッチＳＷ４がオフした状態で、初期バス電圧ＶＢＵＳ＿ＩＮＩＴが測定され、しきい値電圧ＶＴＨが定められる。スイッチＳＷ４はオフしているため、バスラインに流れる電流は実質的にゼロとなり、したがってバスラインのインピーダンスにかかわらず、Ｖｓ≒ＶＢＵＳとなる。
【０１２３】
時刻ｔ５にスイッチＳＷ４がオンし、充電が開始される。このときの充電経路のインピーダンスをＺ、充電電流をＩとするとき、ノードｎ１の電位Ｖｓは、以下の式で与えられる。ＶＤＲＯＰは、インピーダンスＺの電圧降下である。
Ｖｓ＝ＶＢＵＳ−ＶＤＲＯＰ＝ＶＢＵＳ−Ｚ×Ｉ
【０１２４】
充電経路に部分的な断線等が生じていなければ、Ｚは十分に小さな値であるため、電圧降下ＶＤＲＯＰはΔＶより小さくなり、異常検出信号Ｓ４はアサートされず、したがって系は正常であると判定される。部分的な断線とは、インピーダンスが無限大となる完全な断線ではなく、有限のインピーダンスを維持しつつ断線した状態をいう。
【０１２５】
続いて図８を参照して異常時の動作を説明する。時刻ｔ０〜ｔ４の動作は図７と同様である。
【０１２６】
時刻ｔ５にスイッチＳＷ４がオンし、充電が開始される。バスラインの部分的な断線等が生じている場合、Ｚが非常に大きな値をとるため、電圧降下ＶＤＲＯＰがΔＶより大きくなる。その結果、異常検出信号Ｓ４がアサートされて、系は異常であると判定される。
【０１２７】
以上が受電装置６の動作である。
このように、本実施の形態に係る受電装置６によれば、充電経路上にスイッチＳＷ４を挿入し、スイッチＳＷ４をオフした状態で実際に供給されているバス電圧ＶＢＵＳを測定し、測定されたバス電圧ＶＢＵＳにもとづいてしきい値電圧ＶＴＨを設定することにより、バス電圧ＶＢＵＳが変化するＰＤ規格においても、ケーブルやコネクタ等に起因する異常を検出することができる。
【０１２８】
また受電装置６によれば、充電を開始した後に生ずる地絡等の異常も検出することができる。
【０１２９】
また、制御回路７０が電圧を監視するノードｎ１を、インダクタＬ２１よりも充電回路６６側にとったことにより、通信部７００の通信に起因するバスライン６２の電圧変動の影響を受けずに、しきい値電圧ＶＴＨを設定できる。
【０１３０】
最後に、受電装置６の具体例を説明する。図９は、図６の受電装置６を搭載する電子機器の一例を示す図である。図９の電子機器４００は、ノートＰＣである。電子機器４００は、その筐体４０２の側面に、コネクタ６０を備える。筐体４０２の内部には、制御回路７０、充電回路６６、二次電池６４等が内蔵される。ノートＰＣやタブレットＰＣは、２セル以上の大容量の二次電池６４を搭載する場合が多く、したがって本実施の形態に係る受電装置６の用途として好適である。
【０１３１】
以上、本発明の第２の側面について、第２の実施の形態をもとに説明した。第２の実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【０１３２】
（第１の変形例）
第２の実施の形態では、スイッチＳＷ４をＮチャンネルＭＯＳＦＥＴで構成する場合を説明したが、本発明はそれには限定されず、ＰチャンネルＭＯＳＦＥＴを用いてもよい。
【０１３３】
（第２の変形例）
実施の形態では、受電装置６が、電子機器に内蔵される場合を説明したが、本発明はそれには限定されない。たとえば受電装置６は、ＡＣアダプタやＵＳＢ充電器（充電アダプタと総称する）に搭載することができる。この場合、図６において受電装置６の一部として示される二次電池６４は、受電装置６には含まれない。
【０１３４】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１３５】
１…給電システム、２００…受電装置、２０２…二次電池、２０４…マイコン、２０６…システム電源、２０８…ＵＳＢトランシーバ、２１０…充電回路、２１４…ＵＳＢケーブル、２２０…バスライン、１００…給電装置、１３０…第１電源回路、１３２…第２電源回路、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ１ａ…第１トランジスタ、ＳＷ１ｂ…第２トランジスタ、ＳＷ２ａ…第３トランジスタ、ＳＷ２ｂ…第４トランジスタ、１３４…フィルタ、１３６…ＵＳＢポート、１４０…制御回路、１４２…通信部、１４４…ロジック回路、１４６…ドライバ、１４８…コンパレータ、ＳＷ３…放電スイッチ、Ｃ１２…ＤＣブロックキャパシタ、Ｃ１１…キャパシタ、Ｌ１１…インダクタ、Ｒ１１…放電抵抗、４…給電装置、６…受電装置、８…ＵＳＢケーブル、８０…バスライン、４０…コネクタ、４２…バスライン、４４…電源回路、４８…制御回路、４８０…ロジック回路、４８２…通信部、６０…コネクタ、６２…バスライン、６４…二次電池、６６…充電回路、７０…制御回路、７００…通信部、７０２…Ａ／Ｄコンバータ、７０４…ドライバ、７０６…ロジック回路、７０８…レジスタ、７１０…コンパレータ、ＳＷ４…スイッチ、ＳＷ４ａ…第１トランジスタ、ＳＷ４ｂ…第２トランジスタ、Ｃ１１…ＤＣブロックキャパシタ、Ｌ１１…インダクタ、Ｃ２１…ＤＣブロックキャパシタ、Ｌ２１…インダクタ、Ｓ３…制御信号、Ｓ４…異常検出信号。
【産業上の利用可能性】
【０１３６】
本発明はＵＳＢ給電に使用できる。
【図１】
0006596447.tif 000002
【図２】
0006596447.tif 000003
【図３】
0006596447.tif 000004
【図４】
0006596447.tif 000005
【図５】
0006596447.tif 000006
【図６】
0006596447.tif 000007
【図７】
0006596447.tif 000008
【図８】
0006596447.tif 000009
【図９】
0006596447.tif 000010