(57)【特許請求の範囲】
【請求項１】
外部から供給される第１の電源電位、及び、前記第１の電源電位を安定化して得られる第２の電源電位を含む複数の電源電位の内から１つの電源電位を選択する選択回路と、
前記選択回路によって選択された電源電位と基準電位との間の電圧を、設定された分圧比で分圧する可変分圧回路と、
参照電圧に基づいて比較電圧を生成する比較電圧生成回路と、
前記可変分圧回路によって分圧された電圧を前記比較電圧と比較することにより、比較結果を表す信号を出力するコンパレーターと、
を備え、
前記コンパレーターが、前記比較電圧が入力される第１の入力端子と、前記可変分圧回路によって分圧された電圧が入力される第２の入力端子とを有し、前記可変分圧回路が、基準電位の配線と前記コンパレーターの第２の入力端子との間に接続された第１の抵抗と、前記コンパレーターの第２の入力端子に直列接続された複数の抵抗と、複数の分圧比の内からいずれを設定するかを表す設定信号に従って、前記選択回路によって選択された電源電位を前記複数の抵抗の内の１つの抵抗の一方の端子に印加する複数のスイッチ回路とを含む、電源電圧検出回路。
【請求項２】
前記選択回路が、
前記第１の電源電位が供給される第１のノードに電気的に接続された第１のＮウエルに設けられ、前記第１のノードと第２のノードとの間に接続された第１のＰチャネルＭＯＳトランジスターと、
第３のノードに電気的に接続された第２のＮウエルに設けられ、前記第２のノードと前記第３のノードとの間に接続された第２のＰチャネルＭＯＳトランジスターと、
前記第２の電源電位が供給される第４のノードに電気的に接続された第３のＮウエルに設けられ、前記第４のノードと第５のノードとの間に接続された第３のＰチャネルＭＯＳトランジスターと、
前記第３のノードに電気的に接続された前記第２のＮウエル又は第４のＮウエルに設けられ、前記第５のノードと前記第３のノードとの間に接続された第４のＰチャネルＭＯＳトランジスターと、
を含み、前記第１及び第２の電源電位から１つの電源電位を選択して、選択された電源電位を第３の電源電位として前記第３のノードに供給する、請求項１記載の電源電圧検出回路。
【請求項３】
前記複数の電源電位の内からいずれを選択するかを表す選択信号に従って動作し、前記第１の電源電位を選択するときにローレベルになり前記第１の電源電位を選択しないときに前記第１の電源電位になる制御信号を前記第１のＰチャネルＭＯＳトランジスターのゲートに印加し、前記第１の電源電位を選択するときにローレベルになり前記第１の電源電位を選択しないときに前記第３の電源電位になる制御信号を前記第２のＰチャネルＭＯＳトランジスターのゲートに印加し、前記第２の電源電位を選択するときにローレベルになり前記第２の電源電位を選択しないときに前記第２の電源電位になる制御信号を前記第３のＰチャネルＭＯＳトランジスターのゲートに印加し、前記第２の電源電位を選択するときにローレベルになり前記第２の電源電位を選択しないときに前記第３の電源電位になる制御信号を前記第４のＰチャネルＭＯＳトランジスターのゲートに印加する制御信号生成回路をさらに備える、請求項２記載の電源電圧検出回路。
【請求項４】
外部から供給される第１の電源電位を安定化することにより、第２の電源電位を出力するレギュレーターと、
請求項１〜３のいずれか１項記載の電源電圧検出回路と、
を備える半導体集積回路装置。
【請求項５】
請求項４記載の半導体集積回路装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧の大きさを検出する電源電圧検出回路に関する。さらに、本発明は、そのような電源電圧検出回路を内蔵した半導体集積回路装置、及び、そのような半導体集積回路装置を用いた電子機器等に関する。
【背景技術】
【０００２】
例えば、電池から電源電圧が供給されて動作する電子機器において、電池から供給される電源電圧は、レギュレーターによって安定化された後に、幾つかの回路ブロックに供給される。一般に、電源電圧検出回路は、レギュレーターから出力される電源電圧を所定の電圧と比較することにより、比較結果を表す信号を出力する。
【０００３】
関連する技術として、特許文献１には、使用者が携帯用の電子機器の電池交換の時期を従来よりも確実に確認できるようにした電源電圧検出回路が開示されている。この電源電圧検出回路は、電子機器の正常動作を保証する最低電圧よりも高い第１電圧を検出する第１検出回路と、第１電圧と最低電圧との間の第２電圧を検出する第２検出回路と、電源電圧が第１電圧まで低下した状態を第１検出回路が検出した時にセットされる第１フラグ回路と、電源電圧が第２電圧まで低下した状態を第２検出回路が検出した時にセットされる第２フラグ回路と、第１及び第２フラグ回路の出力が供給され、第１フラグ回路の状態に応じた割り込み処理を第２フラグ回路の状態に応じた割り込み処理よりも優先して実行する割り込み処理回路とを備え、電源電圧が第１電圧まで低下した時に、第１フラグ回路の状態に応じた割り込み処理を実行することにより、電源電圧が最低電圧近傍まで低下していることを警告するための信号を出力する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１１９８７０号公報（段落０００５−０００６、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の電源電圧検出回路も、レギュレーターから出力される電源電圧の大きさを検出するものと考えられる。しかしながら、電池を交換又は充電する時期を推定するために電池の残量を知りたい場合には、レギュレーターから出力される電源電圧の大きさを検出するよりも、電池から供給される電源電圧の大きさを検出する方が、より正確な電池の残量を知ることができる。また、複数の電源電位の内から１つの電源電位を選択するために電子スイッチを用いる場合には、選択されていない電源電位が供給されるノードからの電流の流入が問題になる。
【０００６】
そこで、上記の点に鑑み、本発明の第１の目的は、外部から供給される電源電圧を安定化して得られる電源電圧のみならず、安定化される前の電源電圧の大きさを検出することも可能な電源電圧検出回路を提供することである。また、本発明の第２の目的は、複数の電源電位の内から１つの電源電位を選択する選択回路において、選択されていない電源電位が供給されるノードからの電流の流入を防止できる電源電圧検出回路を提供することである。さらに、本発明の第３の目的は、そのような電源電圧検出回路を内蔵した半導体集積回路装置、及び、そのような半導体集積回路装置を用いた電子機器等を提供することである。
【課題を解決するための手段】
【０００７】
以上の課題の少なくとも一部を解決するため、本発明の１つの観点に係る電源電圧検出回路は、外部から供給される第１の電源電位、及び、第１の電源電位を安定化して得られる第２の電源電位を含む複数の電源電位の内から１つの電源電位を選択する選択回路と、選択回路によって選択された電源電位と基準電位との間の電圧を、設定された分圧比で分圧する可変分圧回路と、参照電圧に基づいて比較電圧を生成する比較電圧生成回路と、可変分圧回路によって分圧された電圧を比較電圧と比較することにより、比較結果を表す信号を出力するコンパレーターとを備える。
【０００８】
本発明の１つの観点によれば、複数の電源電位の内から１つの電源電位を選択する選択回路と、選択回路によって選択された電源電位と基準電位との間の電圧を設定された分圧比で分圧する可変分圧回路とを設けたことにより、外部から供給される第１の電源電位を安定化して得られる第２の電源電位のみならず、安定化される前の第１の電源電位を検出することが可能になる。従って、電池から電源電圧が供給される場合に、安定化される前の第１の電源電位を検出することにより、正確な電池の残量を知ることができる。
【０００９】
ここで、選択回路が、第１の電源電位が供給される第１のノードに電気的に接続された第１のＮウエルに設けられ、第１のノードと第２のノードとの間に接続された第１のＰチャネルＭＯＳトランジスターと、第３のノードに電気的に接続された第２のＮウエルに設けられ、第２のノードと第３のノードとの間に接続された第２のＰチャネルＭＯＳトランジスターと、第２の電源電位が供給される第４のノードに電気的に接続された第３のＮウエルに設けられ、第４のノードと第５のノードとの間に接続された第３のＰチャネルＭＯＳトランジスターと、第３のノードに電気的に接続された第２のＮウエル又は第４のＮウエルに設けられ、第５のノードと第３のノードとの間に接続された第４のＰチャネルＭＯＳトランジスターとを含み、第１及び第２の電源電位から１つの電源電位を選択して、選択された電源電位を第３の電源電位として第３のノードに供給するようにしても良い。
【００１０】
一般に、電源電位が供給されるＰチャネルＭＯＳトランジスターを第３のノードに電気的に接続されたＮウエルに設けると、ＰチャネルＭＯＳトランジスターのソースからＮウエルを介して第３のノードに電流が流れてしまう。一方、上記の構成によれば、第１又は第３のＰチャネルＭＯＳトランジスターが設けられる第１又は第３のＮウエルが、第３のノードに電気的に接続された第２又は第４のＮウエルから電気的に分離されている。そこで、第１又は第３のＮウエルに第１又は第２の電源電位を印加することにより、選択されていない電源電位が供給されるノードから第３のノードへの電流の流入を防止することができる。
【００１１】
その場合に、電源電圧検出回路が、複数の電源電位の内からいずれを選択するかを表す選択信号に従って動作し、第１の電源電位を選択するときにローレベルになり第１の電源電位を選択しないときに第１の電源電位になる制御信号を第１のＰチャネルＭＯＳトランジスターのゲートに印加し、第１の電源電位を選択するときにローレベルになり第１の電源電位を選択しないときに第３の電源電位になる制御信号を第２のＰチャネルＭＯＳトランジスターのゲートに印加し、第２の電源電位を選択するときにローレベルになり第２の電源電位を選択しないときに第２の電源電位になる制御信号を第３のＰチャネルＭＯＳトランジスターのゲートに印加し、第２の電源電位を選択するときにローレベルになり第２の電源電位を選択しないときに第３の電源電位になる制御信号を第４のＰチャネルＭＯＳトランジスターのゲートに印加する制御信号生成回路をさらに備えても良い。
【００１２】
それにより、第１の電源電位を選択しないときに第１及び第２のＰチャネルＭＯＳトランジスターがオフ状態になり、第２の電源電位を選択しないときに第３及び第４のＰチャネルＭＯＳトランジスターがオフ状態になって、選択された電源電位を正確に検出することができる。
【００１３】
以上において、コンパレーターが、比較電圧が入力される第１の入力端子と、可変分圧回路によって分圧された電圧が入力される第２の入力端子とを有し、可変分圧回路が、基準電位の配線とコンパレーターの第２の入力端子との間に接続された第１の抵抗と、コンパレーターの第２の入力端子に直列接続された複数の抵抗と、複数の分圧比の内からいずれを設定するかを表す設定信号に従って、選択回路によって選択された電源電位を複数の抵抗の内の１つの抵抗の一方の端子に印加する複数のスイッチ回路とを含むようにしても良い。このように、選択回路によって選択される電源電位に応じて分圧比を設定することにより、選択された電源電位の範囲を把握することができる。
【００１４】
本発明の１つの観点に係る半導体集積回路装置は、外部から供給される第１の電源電位を安定化することにより、第２の電源電位を出力するレギュレーターと、上記いずれかの電源電圧検出回路とを備える。それにより、半導体集積回路装置の内部において、外部から供給される第１の電源電位を安定化して得られる第２の電源電位のみならず、安定化される前の第１の電源電位を検出することができる。
【００１５】
本発明の１つの観点に係る電子機器は、上記の半導体集積回路装置を備える。半導体集積回路装置に内蔵された電源電圧検出回路は、レギュレーターによって安定化される前の第１の電源電位を検出することにより、電子機器の他の部分に供給される電源電圧の大きさを把握することができる。従って、電池から電源電圧が供給される場合に、電池の残量が電子機器の正常な動作のために十分であるか否かを判断することが可能になる。
【図面の簡単な説明】
【００１６】
【図１】電源電圧検出回路を内蔵した半導体集積回路装置の構成例を示す図。
【図２】図１に示す電源電圧検出回路の具体例を示す回路図。
【図３】図２に示す選択回路のトランジスターが設けられた半導体基板を示す断面図。
【図４】本発明の一実施形態に係る電子機器の構成例を示すブロック図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
＜半導体集積回路装置＞
図１は、本発明の一実施形態に係る電源電圧検出回路を内蔵した半導体集積回路装置の構成例を示す図である。この半導体集積回路装置は、例えば、電池１から電源電圧が供給されて動作する電子機器において用いられる。図１に示すように、半導体集積回路装置は、静電気保護回路１０と、レギュレーター（ＲＥＧ）２０と、マイクロコンピューター（ＭＣＵ）３０と、電源電圧検出回路４０とを含んでいる。
【００１８】
静電気保護回路１０は、ＮチャネルＭＯＳトランジスターＱＮ１と、抵抗Ｒ１とを含んでいる。トランジスターＱＮ１のドレインは、電源端子Ｐ１に接続されており、ゲート及びソースは、電源端子Ｐ２に接続されている。電池１が電源端子Ｐ１及びＰ２に接続されていないときに電源端子Ｐ１と電源端子Ｐ２との間に所定の電圧以上の静電気が印加されると、トランジスターＱＮ１が導通状態になって、電源端子Ｐ１と電源端子Ｐ２との間の電圧を低下させる。また、抵抗Ｒ１は、静電気の印加によって半導体集積回路装置の内部回路に流れる電流を低下させる。
【００１９】
レギュレーター２０は、電池１から供給される電源電位ＶＥＸ（例えば、５Ｖ）を、基準電位ＶＳＳ（例えば、０Ｖ）に対して安定化することにより、安定化された電源電位ＶＤＤ（例えば、２Ｖ）を出力する。レギュレーター２０から出力される電源電位ＶＤＤは、半導体集積回路装置内の幾つかの回路ブロックに供給される。
【００２０】
マイクロコンピューター３０は、レギュレーター（ＲＥＧ）３１と、ＣＰＵ（中央演算装置）３２とを含んでいる。レギュレーター３１は、レギュレーター２０から供給される電源電位ＶＤＤを、基準電位ＶＳＳに対して安定化することにより、安定化された電源電位ＶＤＩ（例えば、１．４Ｖ）を出力する。レギュレーター３１から出力される電源電位ＶＤＩは、ＣＰＵ３２等に供給される。ＣＰＵ３２は、半導体集積回路装置内の各回路ブロックを制御する。
【００２１】
＜電源電圧検出回路＞
電源電圧検出回路４０は、選択回路４１と、制御信号生成回路４２と、比較電圧生成回路４３と、可変分圧回路４４と、コンパレーター４５と、ラッチ回路４６と、レベルシフター４７とを含んでいる。
【００２２】
選択回路４１は、外部から供給される第１の電源電位と、第１の電源電位を安定化して得られる第２の電源電位とを含む複数の電源電位の内から１つの電源電位を選択する。以下においては、一例として、選択回路４１が、電池１から供給される電源電位ＶＥＸと、レギュレーター２０から供給される電源電位ＶＤＤとの内から１つの電源電位を選択する場合について説明する。
【００２３】
ＣＰＵ３２は、複数の電源電位の内からいずれを選択するかを表す選択信号ＳＥＬを、制御信号生成回路４２に出力する。この例において、選択信号ＳＥＬは、電源電位ＶＥＸと電源電位ＶＤＤとの内からいずれを選択するかを表す信号である。制御信号生成回路４２は、選択信号ＳＥＬに従って動作し、選択回路４１を制御するための複数の制御信号を生成する。
【００２４】
比較電圧生成回路４３は、参照電圧ＶＲＥＦに基づいて比較電圧Ｖ１を生成する。例えば、比較電圧生成回路４３は、定電圧生成回路４３１と、オペアンプ４３２と、ラダー抵抗４３３と、トリミング回路４３４とを含んでいる。
【００２５】
定電圧生成回路４３１は、例えば、ディプリーションタイプのトランジスター及びエンハンスメントタイプのトランジスターを含み、参照電圧ＶＲＥＦを生成する。ディプリーションタイプのトランジスターの温度特性とエンハンスメントタイプのトランジスターの温度特性とをバランスさせることにより、参照電圧ＶＲＥＦの温度特性を平坦にすることができる。
【００２６】
参照電圧ＶＲＥＦは、オペアンプ４３２の非反転入力端子に入力される。オペアンプ４３２の出力端子と反転入力端子との間には、ラダー抵抗４３３及びトリミング回路４３４が接続されている。オペアンプ４３２の出力電圧は、ラダー抵抗４３３によって分圧される。ＣＰＵ３２は、ラダー抵抗４３３における分圧比を設定する第１の設定信号を、トリミング回路４３４に出力する。
【００２７】
トリミング回路４３４は、例えば、ラダー抵抗４３３の複数のノードとオペアンプ４３２の反転入力端子との間に接続された複数のスイッチ回路（トランジスター等）を含んでいる。それらのスイッチ回路の内の１つが、ＣＰＵ３２から出力される第１の設定信号に従ってオン状態になる。
【００２８】
それにより、ラダー抵抗４３３の選択されたノードの電圧が、オペアンプ４３２の反転入力端子に入力される。オペアンプ４３２は、反転入力端子に入力される電圧が参照電圧ＶＲＥＦと等しくなるように、出力端子から比較電圧Ｖ１を出力する。比較電圧Ｖ１は、コンパレーター４５の第１の入力端子に入力される。
【００２９】
可変分圧回路４４は、選択回路４１によって選択された電源電位と基準電位ＶＳＳとの間の電圧を、設定された分圧比で分圧して、分圧された電圧Ｖ２を生成する。例えば、可変分圧回路４４は、ラダー抵抗４４１と、検出レベル設定回路４４２とを含んでいる。
【００３０】
選択回路４１によって選択された電源電位と基準電位ＶＳＳとの間の電圧は、ラダー抵抗４４１によって分圧される。ＣＰＵ３２は、選択回路４１によって選択される電源電位に対応して、ラダー抵抗４４１における分圧比を設定する第２の設定信号を、検出レベル設定回路４４２に出力する。
【００３１】
検出レベル設定回路４４２は、例えば、ラダー抵抗４４１の複数のノードとコンパレーター４５の第２の入力端子との間に接続された複数のスイッチ回路（トランジスター等）を含み、それらのスイッチ回路の内の１つが、ＣＰＵ３２から出力される第２の設定信号に従ってオン状態になる。それにより、ラダー抵抗４４１の選択されたノードの電圧Ｖ２が、コンパレーター４５の第２の入力端子に入力される。
【００３２】
コンパレーター４５は、比較電圧Ｖ１が入力される第１の入力端子と、可変分圧回路４４によって分圧された電圧Ｖ２が入力される第２の入力端子とを有している。コンパレーター４５は、可変分圧回路４４によって分圧された電圧Ｖ２を比較電圧Ｖ１と比較することにより、比較結果を表す信号を出力する。
【００３３】
例えば、可変分圧回路４４によって分圧された電圧Ｖ２が比較電圧Ｖ１よりも大きければ、コンパレーター４５の出力信号がローレベルになる。一方、可変分圧回路４４によって分圧された電圧Ｖ２が比較電圧Ｖ１よりも小さければ、コンパレーター４５の出力信号がハイレベルになる。
【００３４】
ラッチ回路４６は、ＣＰＵ３２から出力される検出制御信号が活性化されるタイミングで、コンパレーター４５の出力信号をラッチする。レベルシフター４７には、ＭＣＵ３０から電源電位ＶＤＩが供給される。レベルシフター４７は、ラッチ回路４６の出力信号のハイレベルを電源電位ＶＤＩに合わせてシフトさせて出力信号を生成する。レベルシフター４７の出力信号は、ＣＰＵ３２に供給される。
【００３５】
図２は、図１に示す電源電圧検出回路の具体例を示す回路図である。図２には、選択回路４１と、制御信号生成回路４２と、可変分圧回路４４とが示されている。
＜選択回路＞
選択回路４１は、ＰチャネルＭＯＳトランジスターＱＰ０１〜ＱＰ０４を含み、ノードＮ１に供給される電源電位ＶＥＸとノードＮ４に供給される電源電位ＶＤＤとの内から１つの電源電位を選択して、選択された電源電位を電源電位ＶＰとしてノードＮ３に供給する。
【００３６】
トランジスターＱＰ０１は、電源電位ＶＥＸが供給されるノードＮ１と、ノードＮ２との間に接続されている。トランジスターＱＰ０２は、ノードＮ２とノードＮ３との間に接続されている。トランジスターＱＰ０３は、電源電位ＶＤＤが供給されるノードＮ４と、ノードＮ５との間に接続されている。トランジスターＱＰ０４は、ノードＮ５とノードＮ３との間に接続されている。
【００３７】
図３は、図２に示す選択回路のトランジスターが設けられた半導体基板を示す断面図である。図３に示すように、Ｐ型の半導体基板５０内にＮウエル５１〜５４が形成されている。なお、Ｎウエル５４の替りにＮウエル５２が用いられても良い。また、半導体基板５０に基準電位ＶＳＳを印加するために、半導体基板５０内にＰ型の不純物拡散領域５５及び５６が形成されている。
【００３８】
図３（Ａ）は、トランジスターＱＰ０１及びＱＰ０２が設けられた領域を示している。トランジスターＱＰ０１は、電源電位ＶＥＸが供給されるノードＮ１に電気的に接続されたＮウエル５１に設けられている。即ち、Ｎウエル５１内にトランジスターＱＰ０１のソースＳ及びドレインＤとなるＰ型の不純物拡散領域が形成され、Ｎウエル５１上にゲート絶縁膜を介してトランジスターＱＰ０１のゲート電極Ｇが設けられている。Ｎウエル５１は、トランジスターＱＰ０１のバックゲートに相当し、Ｎウエル５１に電位を印加するために、Ｎウエル５１内にＮ型の不純物拡散領域６１が形成されている。トランジスターＱＰ０１のソース及びバックゲートは、ノードＮ１に接続されて電源電位ＶＥＸが供給される。トランジスターＱＰ０１のドレインは、ノードＮ２に接続されている。
【００３９】
また、トランジスターＱＰ０２は、ノードＮ３に電気的に接続されたＮウエル５２に設けられている。即ち、Ｎウエル５２内にトランジスターＱＰ０２のソースＳ及びドレインＤとなるＰ型の不純物拡散領域が形成され、Ｎウエル５２上にゲート絶縁膜を介してトランジスターＱＰ０２のゲート電極Ｇが設けられている。Ｎウエル５２は、トランジスターＱＰ０２のバックゲートに相当し、Ｎウエル５２に電位を印加するために、Ｎウエル５２内にＮ型の不純物拡散領域６２が形成されている。トランジスターＱＰ０２のソースは、ノードＮ２に接続されている。トランジスターＱＰ０２のドレイン及びバックゲートは、ノードＮ３に接続されている。
【００４０】
ノードＮ１に供給される電源電位ＶＥＸを選択する場合には、トランジスターＱＰ０１のゲート及びトランジスターＱＰ０２のゲートにローレベルの電位（例えば、基準電位ＶＳＳ）を印加すれば、トランジスターＱＰ０１及びＱＰ０２がオン状態になって、電源電位ＶＥＸがノードＮ３に供給される。一方、電源電位ＶＥＸを選択しない場合には、トランジスターＱＰ０１のゲートにハイレベルの電位（例えば、電源電位ＶＥＸ）を印加することによってトランジスターＱＰ０１がオフ状態になり、トランジスターＱＰ０２のゲートにハイレベルの電位（例えば、電源電位ＶＰ）を印加することによってトランジスターＱＰ０２がオフ状態になる。
【００４１】
一般に、電源電位が供給されるＰチャネルＭＯＳトランジスターをノードＮ３に電気的に接続されたＮウエルに設けると、ＰチャネルＭＯＳトランジスターのソースからＮウエルを介してノードＮ３に電流が流れてしまう。一方、図３（Ａ）に示す構成によれば、トランジスターＱＰ０１が設けられるＮウエル５１が、ノードＮ３に電気的に接続されたＮウエル５２から電気的に分離されている。そこで、Ｎウエル５１に電源電位ＶＥＸを印加することにより、電源電位ＶＥＸが選択されていない場合に、電源電位ＶＥＸが供給されるノードＮ１からノードＮ３への電流の流入を防止することができる。
【００４２】
図３（Ｂ）は、トランジスターＱＰ０３及びＱＰ０４が設けられた領域を示している。トランジスターＱＰ０３は、電源電位ＶＤＤが供給されるノードＮ４に電気的に接続されたＮウエル５３に設けられている。即ち、Ｎウエル５３内にトランジスターＱＰ０３のソースＳ及びドレインＤとなるＰ型の不純物拡散領域が形成され、Ｎウエル５３上にゲート絶縁膜を介してトランジスターＱＰ０３のゲート電極Ｇが設けられている。Ｎウエル５３は、トランジスターＱＰ０３のバックゲートに相当し、Ｎウエル５３に電位を印加するために、Ｎウエル５３内にＮ型の不純物拡散領域６３が形成されている。トランジスターＱＰ０３のソース及びバックゲートは、ノードＮ４に接続されて電源電位ＶＤＤが供給される。トランジスターＱＰ０３のドレインは、ノードＮ５に接続されている。
【００４３】
また、トランジスターＱＰ０４は、ノードＮ３に電気的に接続されたＮウエル５４に設けられている。即ち、Ｎウエル５４内にトランジスターＱＰ０４のソースＳ及びドレインＤとなるＰ型の不純物拡散領域が形成され、Ｎウエル５４上にゲート絶縁膜を介してトランジスターＱＰ０４のゲート電極Ｇが設けられている。Ｎウエル５４は、トランジスターＱＰ０４のバックゲートに相当し、Ｎウエル５４に電位を印加するために、Ｎウエル５４内にＮ型の不純物拡散領域６４が形成されている。トランジスターＱＰ０４のソースは、ノードＮ５に接続されている。トランジスターＱＰ０４のドレイン及びバックゲートは、ノードＮ３に接続されている。
【００４４】
ノードＮ４に供給される電源電位ＶＤＤを選択する場合には、トランジスターＱＰ０３のゲート及びトランジスターＱＰ０４のゲートにローレベルの電位（例えば、基準電位ＶＳＳ）を印加すれば、トランジスターＱＰ０３及びＱＰ０４がオン状態になって、電源電位ＶＤＤがノードＮ３に供給される。一方、電源電位ＶＤＤを選択しない場合には、トランジスターＱＰ０３のゲートにハイレベルの電位（例えば、電源電位ＶＤＤ）を印加することによってトランジスターＱＰ０３がオフ状態になり、トランジスターＱＰ０４のゲートにハイレベルの電位（例えば、電源電位ＶＰ）を印加することによってトランジスターＱＰ０４がオフ状態になる。
【００４５】
図３（Ｂ）に示す構成によれば、トランジスターＱＰ０３が設けられるＮウエル５３が、ノードＮ３に電気的に接続されたＮウエル５４から電気的に分離されている。そこで、Ｎウエル５３に電源電位ＶＤＤを印加することにより、電源電位ＶＤＤが選択されていない場合に、電源電位ＶＤＤが供給されるノードＮ４からノードＮ３への電流の流入を防止することができる。
【００４６】
＜制御信号生成回路＞
再び図２を参照すると、制御信号生成回路４２は、インバーター７１〜７７と、レベルシフター８１〜８４とを含んでいる。インバーター７１及び７２は、ＭＣＵ３０（図１）から電源電位ＶＤＩが供給されて動作し、ＣＰＵ３２（図１）から出力される選択信号ＳＥＬをバッファーして出力信号を生成する。選択信号ＳＥＬは、電源電位ＶＥＸを選択するときにハイレベル（電源電位ＶＤＩ）になり、電源電位ＶＤＤを選択するときにローレベル（基準電位ＶＳＳ）になる。
【００４７】
レベルシフター８１は、インバーター７２の出力信号のハイレベルを電源電位ＶＤＤに合わせてシフトさせて出力信号を生成する。インバーター７３は、レベルシフター８１の出力信号を反転して出力信号を生成する。インバーター７４は、インバーター７３の出力信号を反転して制御信号ＳＥＬ３を生成する。制御信号ＳＥＬ３は、電源電位ＶＤＤを選択するときにローレベル（基準電位ＶＳＳ）になり、電源電位ＶＤＤを選択しないときにハイレベル（電源電位ＶＤＤ）になる。
【００４８】
レベルシフター８２は、インバーター７４から出力される制御信号ＳＥＬ３のハイレベルを電源電位ＶＰに合わせてシフトさせると共に反転して反転出力信号を生成する。インバーター７５は、レベルシフター８２の反転出力信号をさらに反転して制御信号ＳＥＬ４を生成する。制御信号ＳＥＬ４は、電源電位ＶＤＤを選択するときにローレベル（基準電位ＶＳＳ）になり、電源電位ＶＤＤを選択しないときにハイレベル（電源電位ＶＰ）になる。
【００４９】
レベルシフター８３は、インバーター７４から出力される制御信号ＳＥＬ３のハイレベルを電源電位ＶＰに合わせてシフトさせて出力信号を生成する。インバーター７６は、レベルシフター８３の出力信号を反転して制御信号ＳＥＬ２を生成する。制御信号ＳＥＬ２は、電源電位ＶＥＸを選択するときにローレベル（基準電位ＶＳＳ）になり、電源電位ＶＥＸを選択しないときにハイレベル（電源電位ＶＰ）になる。
【００５０】
レベルシフター８４は、インバーター７４から出力される制御信号ＳＥＬ３のハイレベルを電源電位ＶＥＸに合わせてシフトさせて出力信号を生成する。インバーター７７は、レベルシフター８４の出力信号を反転して制御信号ＳＥＬ１を生成する。制御信号ＳＥＬ１は、電源電位ＶＥＸを選択するときにローレベル（基準電位ＶＳＳ）になり、電源電位ＶＥＸを選択しないときにハイレベル（電源電位ＶＥＸ）になる。
【００５１】
制御信号生成回路４２は、制御信号ＳＥＬ１をトランジスターＱＰ０１のゲートに印加し、制御信号ＳＥＬ２をトランジスターＱＰ０２のゲートに印加し、制御信号ＳＥＬ３をトランジスターＱＰ０３のゲートに印加し、制御信号ＳＥＬ４をトランジスターＱＰ０４のゲートに印加する。
【００５２】
選択信号ＳＥＬがハイレベルのときに、制御信号ＳＥＬ１及びＳＥＬ２がローレベルになる。それにより、トランジスターＱＰ０１及びＱＰ０２がオン状態になって、電源電位ＶＥＸをノードＮ３に供給する。また、制御信号ＳＥＬ３が電源電位ＶＤＤになり、制御信号ＳＥＬ４が電源電位ＶＰになる。それにより、電源電位ＶＤＤを選択しないときにトランジスターＱＰ０３及びＱＰ０４がオフ状態になって、選択された電源電位ＶＥＸを正確に検出することができる。
【００５３】
一方、選択信号ＳＥＬがローレベルのときに、制御信号ＳＥＬ３及びＳＥＬ４がローレベルになる。それにより、トランジスターＱＰ０３及びＱＰ０４がオン状態になって、電源電位ＶＤＤをノードＮ３に供給する。また、制御信号ＳＥＬ１が電源電位ＶＥＸになり、制御信号ＳＥＬ２が電源電位ＶＰになる。それにより、電源電位ＶＥＸを選択しないときにトランジスターＱＰ０１及びＱＰ０２がオフ状態になって、選択された電源電位ＶＤＤを正確に検出することができる。
【００５４】
＜可変分圧回路＞
可変分圧回路４４は、ラダー抵抗４４１を構成する抵抗Ｒ０〜ＲＮと、例えば、ＰチャネルＭＯＳトランジスターＱＰ１〜ＱＰＮで構成される複数のスイッチ回路と、検出レベル設定回路４４２とを含んでいる。検出レベル設定回路４４２は、ＣＰＵ３２（図１）から出力される第２の設定信号に基づいて、複数の分圧比の内からいずれを設定するかを表す設定信号Ｓ１〜ＳＮを生成する。例えば、検出レベル設定回路４４２は、１．２Ｖ〜５Ｖの電源電位を検出するために、１６通りの分圧比を設定することができる。
【００５５】
抵抗Ｒ０は、基準電位ＶＳＳの配線とコンパレーター４５（図１）の第２の入力端子との間に接続されている。複数の抵抗Ｒ１〜ＲＮは、コンパレーター４５の第２の入力端子に直列接続されている。複数のスイッチ回路は、設定信号Ｓ１〜ＳＮに従って、選択回路４１によって選択された電源電位を複数の抵抗Ｒ１〜ＲＮの内の１つの抵抗の一方の端子に印加する。
【００５６】
例えば、図１に示すＣＰＵ３２は、比較電圧Ｖ１を１Ｖに設定する第１の設定信号を比較電圧生成回路４３に出力すると共に、分圧された電圧Ｖ２が１Ｖ前後となるように分圧比を設定する第２の設定信号を可変分圧回路４４に出力する。即ち、ＣＰＵ３２は、定格値が５Ｖの電源電位ＶＥＸを選択している場合に、分圧比を５：１に設定する第２の設定信号を検出レベル設定回路４４２に出力する。
【００５７】
検出レベル設定回路４４２は、第２の設定信号に従って、設定信号Ｓ１〜Ｓ（Ｎ−１）をハイレベルにすると共に、設定信号ＳＮをローレベルにする。従って、トランジスターＱＰ１〜ＱＰ（Ｎ−１）がオフすると共に、トランジスターＱＰＮがオンして、電源電位ＶＥＸを抵抗ＲＮの一方の端子に印加する。抵抗Ｒ０〜ＲＮは、電源電位ＶＥＸと基準電位ＶＳＳとの間の電圧を分圧比５：１で分圧して、１Ｖ前後の電圧Ｖ２を生成する。コンパレーター４５は、電圧Ｖ２を比較電圧Ｖ１と比較することにより、比較結果を表す信号を出力する。
【００５８】
それにより、ＣＰＵ３２は、電源電位ＶＥＸが定格値５Ｖよりも高いか否かを把握することができる。また、電源電位ＶＥＸが定格値５Ｖよりも低い場合に、ＣＰＵ３２は、分圧比を変更することにより、電源電位ＶＥＸが４．８Ｖよりも高いか否かを把握するようにしても良い。そのようにして、ＣＰＵ３２は、電源電位ＶＥＸの範囲を把握することができる。
【００５９】
同様に、ＣＰＵ３２は、定格値が２Ｖの電源電位ＶＤＤを選択している場合に、分圧比を２：１に設定する第２の設定信号を検出レベル設定回路４４２に供給する。それにより、ＣＰＵ３２は、電源電位ＶＤＤが定格値２Ｖよりも高いか否かを把握することができる。このように、選択回路４１によって選択される電源電位に応じて分圧比を設定することにより、選択された電源電位の範囲を把握することができる。
【００６０】
以上説明したように、本実施形態によれば、複数の電源電位の内から１つの電源電位を選択する選択回路４１と、選択回路４１によって選択された電源電位と基準電位ＶＳＳとの間の電圧を設定された分圧比で分圧する可変分圧回路４４とを設けたことにより、外部から供給される電源電位ＶＥＸを安定化して得られる電源電位ＶＤＤのみならず、安定化される前の電源電位ＶＥＸを検出することが可能になる。従って、電池から電源電圧が供給される場合に、安定化される前の電源電位ＶＥＸを検出することにより、正確な電池の残量を知ることができる。
【００６１】
＜電子機器＞
次に、本発明の一実施形態に係る電子機器について、図４を参照しながら説明する。
図４は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。電子機器１００は、本発明の一実施形態に係る半導体集積回路装置１１０と、操作部１２０と、通信部１３０と、表示部１４０と、音声出力部１５０とを含んでも良い。例えば、半導体集積回路装置１１０及び通信部１３０〜音声出力部１５０は、電池１から電源電圧が供給されて動作する。なお、図４に示す構成要素の一部を省略又は変更しても良いし、あるいは、図４に示す構成要素に他の構成要素を付加しても良い。
【００６２】
半導体集積回路装置１１０は、静電気保護回路１０と、レギュレーター（ＲＥＧ）２０と、マイクロコンピューター（ＭＣＵ）３０と、電源電圧検出回路４０とを含んでいる。また、マイクロコンピューター３０は、レギュレーター３１（図１）と、ＣＰＵ３２と、ＲＯＭ（リードオンリー・メモリー）３３と、ＲＡＭ（ランダムアクセス・メモリー）３４とを含んでいる。
【００６３】
ＣＰＵ３２は、ＲＯＭ３３等に記憶されているプログラムに従って、ＲＯＭ３３等に記憶されているデータ等を用いて各種の演算処理や制御処理を行う。例えば、ＣＰＵ３２は、操作部１２０から出力される操作信号に応じて各種のデータ処理を行ったり、外部との間でデータ通信を行うために通信部１３０を制御したり、表示部１４０に各種の画像を表示させるための画像信号を生成したり、音声出力部１５０に各種の音声を出力させるための音声信号を生成したりする。
【００６４】
ＲＯＭ３３は、ＣＰＵ３２が各種の演算処理や制御処理を行うためのプログラムやデータ等を記憶している。また、ＲＡＭ３４は、ＣＰＵ３２の作業領域として用いられ、ＲＯＭ３３から読み出されたプログラムやデータ、操作部１２０を用いて入力されたデータ、又は、ＣＰＵ３２がプログラムに従って実行した演算結果等を一時的に記憶する。
【００６５】
操作部１２０は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２に出力する。通信部１３０は、例えば、アナログ回路及びデジタル回路で構成され、ＣＰＵ３２と外部装置との間のデータ通信を行う。表示部１４０は、例えば、ＬＣＤ（液晶表示装置）等を含み、ＣＰＵ３２から供給される表示信号に基づいて各種の情報を表示する。また、音声出力部１５０は、例えば、スピーカー等を含み、ＣＰＵ３２から供給される音声信号に基づいて音声を出力する。
【００６６】
電子機器１００としては、例えば、電卓、電子辞書、電子ゲーム機器、携帯電話機等の移動端末、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、カーナビゲーション装置、測定機器、及び、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡）等が該当する。
【００６７】
本実施形態において、半導体集積回路装置１１０に内蔵された電源電圧検出回路４０は、レギュレーター２０によって安定化される前の電源電位ＶＥＸを検出することにより、電子機器の他の部分に供給される電源電圧の大きさを把握することができる。従って、電池１から電源電圧が供給される場合に、電池１の残量が電子機器１００の正常な動作のために十分であるか否かを判断することが可能になる。
【００６８】
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００６９】
１…電池、１０…静電気保護回路、２０、３１…レギュレーター、３０…マイクロコンピューター、３２…ＣＰＵ、３３…ＲＯＭ、３４…ＲＡＭ、４０…電源電圧検出回路、４１…選択回路、４２…制御信号生成回路、４３…比較電圧生成回路、４３１…定電圧生成回路、４３２…オペアンプ、４３３…ラダー抵抗、４３４…トリミング回路、４４…可変分圧回路、４４１…ラダー抵抗、４４２…検出レベル設定回路、４５…コンパレーター、４６…ラッチ回路、４７…レベルシフター、５０…Ｐ型の半導体基板、５１〜５４…Ｎウエル、５５、５６…Ｐ型の不純物拡散領域、６１〜６４…Ｎ型の不純物拡散領域、７１〜７７…インバーター、８１〜８４…レベルシフター、１００…電子機器、１１０…半導体集積回路装置、１２０…操作部、１３０…通信部、１４０…表示部、１５０…音声出力部、Ｐ１、Ｐ２…電源端子、ＱＮ１…ＮチャネルＭＯＳトランジスター、ＱＰ０１〜ＱＰ０４、ＱＰ１〜ＱＰＮ…ＰチャネルＭＯＳトランジスター、Ｒ０〜ＲＮ…抵抗
【図１】
0006578757.tif 000002
【図２】
0006578757.tif 000003
【図３】
0006578757.tif 000004
【図４】
0006578757.tif 000005