(57)【特許請求の範囲】
【請求項１】
電源及び交流負荷に接続され、前記電源から入力された入力電力を、前記入力電力と異なる交流の出力電力に変換し、前記出力電力を前記交流負荷に供給するインバータ回路であって、
前記電源に接続される一対の入力端子と、
前記入力端子の一方に接続された第１アーム部と、
前記第１アーム部と前記入力端子の他方との間に接続された第２アーム部と、
前記入力端子の前記一方に接続された第３アーム部と、
前記第３アーム部と前記入力端子の前記他方との間に接続された第４アーム部と、
を含み、
前記第１アーム部、前記第２アーム部、前記第３アーム部及び前記第４アーム部のそれぞれは、直列に接続された複数台の変換器を含み、
前記複数台の変換器のそれぞれは、
一対の主端子と制御端子とを含む第１スイッチング素子と、
一対の主端子と制御端子とを含み、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、
前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、
前記電荷蓄積素子の電圧を検出する電圧検出部と、
前記第１スイッチング素子と前記第２スイッチング素子との間に接続された第１接続端子と、
前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続された第２接続端子と、
を含む
インバータ回路と、
三角波状のキャリア信号と、前記複数台の変換器毎に設定される正弦波状の電圧基準と、を基に、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御する制御盤であって、
前記複数台の変換器のそれぞれの前記電圧検出部から前記電荷蓄積素子の前記電圧を取得し、
取得した複数の前記電圧のそれぞれについて、閾値以上か否かを判別し、
前記閾値以上と判別した場合に、前記閾値以上と判別された前記変換器の前記キャリア信号の周波数を高くする
制御盤と、
を備えた電力変換装置。
【請求項２】
前記制御盤は、前記複数台の変換器毎に前記キャリア信号を設定し、前記閾値以上と判別した場合に、前記閾値以上と判別された前記変換器の前記キャリア信号の周波数のみを高くする請求項１記載の電力変換装置。
【請求項３】
前記制御盤は、前記第１〜第４アーム部毎に前記キャリア信号を設定し、前記閾値以上と判別した場合に、前記第１〜第４アーム部のうちの前記閾値以上と判別された前記変換器を含むアーム部の前記各変換器の前記キャリア信号の周波数を高くする請求項１記載の電力変換装置。
【請求項４】
前記制御盤は、前記閾値未満と判別した場合、前記キャリア信号の周波数を第１周波数に設定し、前記閾値以上と判別した場合、前記キャリア信号の周波数を前記第１周波数よりも高い第２周波数に設定する請求項１〜３のいずれか１つに記載の電力変換装置。
【請求項５】
前記制御盤は、前記閾値以上と判別した場合、前記電荷蓄積素子の電圧の上昇に応じて前記キャリア信号の周波数を高くする請求項１〜３のいずれか１つに記載の電力変換装置。
【請求項６】
前記複数台の変換器のそれぞれは、
一対の主端子と制御端子とを含む第３スイッチング素子と、
一対の主端子と制御端子とを含み、前記第３スイッチング素子に対して直列に接続された第４スイッチング素子と、
を、さらに含み、
前記第３スイッチング素子及び前記第４スイッチング素子は、前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続され、
前記第２接続端子は、前記第３スイッチング素子と前記第４スイッチング素子との間に接続され、前記第３スイッチング素子を介して前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続され、
前記制御盤は、前記第１〜第４スイッチング素子のそれぞれのオン・オフを制御する請求項１〜５のいずれか１つに記載の電力変換装置。
【請求項７】
電源及び交流負荷に接続され、前記電源から入力された入力電力を、前記入力電力と異なる交流の出力電力に変換し、前記出力電力を前記交流負荷に供給するインバータ回路であって、
前記電源に接続される一対の入力端子と、
前記入力端子の一方に接続された第１アーム部と、
前記第１アーム部と前記入力端子の他方との間に接続された第２アーム部と、
前記入力端子の前記一方に接続された第３アーム部と、
前記第３アーム部と前記入力端子の前記他方との間に接続された第４アーム部と、
を含み、
前記第１アーム部、前記第２アーム部、前記第３アーム部及び前記第４アーム部のそれぞれは、直列に接続された複数台の変換器を含み、
前記複数台の変換器のそれぞれは、
一対の主端子と制御端子とを含む第１スイッチング素子と、
一対の主端子と制御端子とを含み、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、
前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、
前記電荷蓄積素子の電圧を検出する電圧検出部と、
前記第１スイッチング素子と前記第２スイッチング素子との間に接続された第１接続端子と、
前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続された第２接続端子と、
を含む
インバータ回路と、
三角波状のキャリア信号と、前記複数台の変換器毎に設定される正弦波状の電圧基準と、を基に、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御する制御盤と、
を含む電力変換装置の制御方法であって、
前記複数台の変換器のそれぞれの前記電圧検出部から前記電荷蓄積素子の前記電圧を取得する工程と、
取得した複数の前記電圧のそれぞれについて、閾値以上か否かを判別する工程と、
前記閾値以上と判別した場合に、前記閾値以上と判別された前記変換器の前記キャリア信号の周波数を高くする工程と、
を備えた電力変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置及びその制御方法に関する。
【背景技術】
【０００２】
複数台の変換器を直列に接続した多段構成の電力変換装置がある。各変換器は、複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を含む。また、多段構成の電力変換装置は、各スイッチング素子に接続された制御盤を含む。制御盤は、各スイッチング素子に制御信号を入力し、各スイッチング素子のオン・オフを制御することにより、交流又は直流の入力電力を、入力電力と異なる交流電力に変換する。
【０００３】
多段構成の電力変換装置では、直列に接続された変換器の数に応じて、出力電圧のレベルを変化させ、出力電力の高調波成分を抑制することができる。いわゆるマルチレベルの電力変換を実現できる。出力電圧のレベルは、各変換器の電荷蓄積素子の電圧に基づく。このため、多段構成の電力変換装置では、電荷蓄積素子の電圧が、実質的に一定になるように、各スイッチング素子のスイッチングを制御している。
【０００４】
制御盤は、正弦波状の電圧基準と、三角波状のキャリア信号と、を比較し、その比較結果を基に、制御信号を生成する。電圧基準は、変換器毎に設けられる。一方、キャリア信号は、各変換器に共通に用いられる。キャリア信号の周波数を高く設定すると、電荷蓄積素子の電圧の制御性を高めることができる。例えば、電荷蓄積素子の電圧が過電圧になってしまうことを抑制し、電力変換装置の安定性を向上させることができる。
【０００５】
しかしながら、キャリア信号の周波数を高く設定すると、スイッチング損失が増加し、電力変換効率の低下を招いてしまう。このため、多段構成の電力変換装置では、安定性の向上と電力変換効率の向上とを両立させることが望まれる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３３３５７２号公報
【特許文献２】特開２００９−２７８７５３号公報
【特許文献３】特開２０１０−１３０８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の実施形態は、安定性と電力変換効率とを向上させた電力変換装置及びその制御方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の実施形態によれば、インバータ回路と、制御盤と、を備えた電力変換装置が提供される。前記インバータ回路は、電源及び交流負荷に接続され、前記電源から入力された入力電力を、前記入力電力と異なる交流の出力電力に変換し、前記出力電力を前記交流負荷に供給する。前記インバータ回路は、前記電源に接続される一対の入力端子と、前記入力端子の一方に接続された第１アーム部と、前記第１アーム部と前記入力端子の他方との間に接続された第２アーム部と、前記入力端子の前記一方に接続された第３アーム部と、前記第３アーム部と前記入力端子の前記他方との間に接続された第４アーム部と、を含む。前記第１アーム部、前記第２アーム部、前記第３アーム部及び前記第４アーム部のそれぞれは、直列に接続された複数台の変換器を含む。前記複数台の変換器のそれぞれは、一対の主端子と制御端子とを含む第１スイッチング素子と、一対の主端子と制御端子とを含み、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、前記電荷蓄積素子の電圧を検出する電圧検出部と、前記第１スイッチング素子と前記第２スイッチング素子との間に接続された第１接続端子と、前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続された第２接続端子と、を含む。前記制御盤は、三角波状のキャリア信号と、前記複数台の変換器毎に設定される正弦波状の電圧基準と、を基に、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御する。前記制御盤は、前記複数台の変換器のそれぞれの前記電圧検出部から前記電荷蓄積素子の前記電圧を取得し、取得した複数の前記電圧のそれぞれについて、閾値以上か否かを判別し、前記閾値以上と判別した場合に、前記閾値以上と判別された前記変換器の前記キャリア信号の周波数を高くする。
【発明の効果】
【０００９】
安定性と電力変換効率とを向上させた電力変換装置及びその制御方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】電力変換装置を模式的に表すブロック図である。
【図２】変換器を模式的に表すブロック図である。
【図３】制御盤の動作の一例を模式的に表すグラフ図である。
【図４】制御盤の一部を模式的に表す機能ブロック図である。
【図５】図５（ａ）〜図５（ｃ）は、制御盤の動作の一例を模式的に表すグラフ図である。
【図６】制御盤の動作の一例を模式的に表すフローチャートである。
【図７】図７（ａ）〜図７（ｃ）は、制御盤の別の動作の一例を模式的に表すグラフ図である。
【図８】別の変換器を模式的に表すブロック図である。
【図９】制御盤の変形例を模式的に表す機能ブロック図である。
【図１０】制御盤の別の動作の一例を模式的に表すフローチャートである。
【００１１】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１２】
図１は、電力変換装置を模式的に表すブロック図である。  
図１に表したように、電力変換装置１０は、インバータ回路１２と、制御盤１４と、を備える。
【００１３】
インバータ回路１２は、電源２及び交流負荷４に接続される。インバータ回路１２は、電源２から入力された入力電力を、入力電力と異なる交流の出力電力に変換し、出力電力を交流負荷４に供給する。この例において、電源２は、直流電源である。電源２から供給される入力電力は、直流電力である。電源２は、例えば、商用電源などから供給される交流電力を直流電力に変換する整流器である。電源２は、直流電力を供給可能な任意の電源でよい。インバータ回路１２は、例えば、直流の入力電力を三相交流の出力電力に変換する。インバータ回路１２は、例えば、入力電力を交流負荷４に対応した実効値の出力電力に変換する。出力電力は、例えば、単相交流や二相交流でもよい。
【００１４】
交流負荷４は、例えば、三相交流モータなどの電子機器である。この場合、インバータ回路１２は、出力電力を交流負荷４に供給することにより、交流負荷４を駆動する。交流負荷４は、例えば、電力を需要家の受電設備に供給する送電線などの電力系統でもよい。この場合、インバータ回路１２は、出力電力を電力系統に供給する、いわゆる逆潮流を行う。
【００１５】
なお、本願明細書において、「接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して電気的に接続される場合も含むものとする。また、トランスなどを介して磁気的に結合している場合も、「接続」に含むものとする。
【００１６】
制御盤１４は、信号線１６及び信号線１７を介して、インバータ回路１２に接続されている。制御盤１４は、インバータ回路１２による電力の変換を制御する。制御盤１４は、例えば、ＣＰＵやＭＰＵなどのプロセッサを含む。制御盤１４は、例えば、図示を省略したメモリから所定のプログラムを読み出し、そのプログラムを逐次処理することによって、インバータ回路１２の動作を制御する。プログラムを記憶したメモリは、制御盤１４内に設けてもよいし、制御盤１４と別に設け、制御盤１４に接続してもよい。
【００１７】
インバータ回路１２は、一対の入力端子２０ａ、２０ｂと、第１〜第６の６つのアーム部２１ａ〜２１ｆと、を含む。一対の入力端子２０ａ、２０ｂは、電源２に接続される。入力端子２０ａは、直流電源である電源２の正極に接続され、入力端子２０ｂは、電源２の負極に接続される。
【００１８】
第１アーム部２１ａは、入力端子２０ａに接続される。第２アーム部２１ｂは、第１アーム部２１ａと入力端子２０ｂとの間に接続される。すなわち、第１アーム部２１ａ及び第２アーム部２１ｂは、電源２に対して直列に接続される。
【００１９】
第３アーム部２１ｃは、入力端子２０ａに接続される。第４アーム部２１ｄは、第３アーム部２１ｃと入力端子２０ｂとの間に接続される。すなわち、第３アーム部２１ｃ及び第４アーム部２１ｄは、第１アーム部２１ａ及び第２アーム部２１ｂに対して並列に接続される。
【００２０】
第５アーム部２１ｅは、入力端子２０ａに接続される。第６アーム部２１ｆは、第５アーム部２１ｅと入力端子２０ｂとの間に接続される。すなわち、第５アーム部２１ｅ及び第６アーム部２１ｆは、第１アーム部２１ａ及び第２アーム部２１ｂに対して並列に接続されるとともに、第３アーム部２１ｃ及び第４アーム部２１ｄに対して並列に接続される。
【００２１】
インバータ回路１２では、第１アーム部２１ａ及び第２アーム部２１ｂによって第１レグＬＧ１が構成され、第３アーム部２１ｃ及び第４アーム部２１ｄによって第２レグＬＧ２が構成され、第５アーム部２１ｅ及び第６アーム部２１ｆによって第３レグＬＧ３が構成される。すなわち、この例において、インバータ回路１２は、３レグ、６アームの三相インバータである。第１アーム部２１ａ、第３アーム部２１ｃ及び第５アーム部２１ｅは、上側アームである。第２アーム部２１ｂ、第４アーム部２１ｄ及び第６アーム部２１ｆは、下側アームである。インバータ回路１２は、例えば、２レグ、４アームの単相インバータでもよい。すなわち、インバータ回路１２は、第１アーム部２１ａ〜第４アーム部２１ｄを少なくとも含んでいればよい。
【００２２】
各アーム部２１ａ〜２１ｆは、直列に接続された複数台の変換器２２を含む。この例において、電力変換装置１０は、いわゆるＭＭＣ（Modular Multilevel Converter）型の電力変換装置である。
【００２３】
図１では、便宜的に、各アーム部２１ａ〜２１ｆのそれぞれにおいて、直列に接続された３台の変換器２２を図示している。各アーム部２１ａ〜２１ｆにおいて、直列に接続される変換器２２の台数は、実際には、１００台〜１２０台程度である。但し、各アーム部２１ａ〜２１ｆに設けられる変換器２２の台数は、上記に限ることなく、任意の台数でよい。
【００２４】
各アーム部２１ａ〜２１ｆに設けられる変換器２２の台数は、実質的に同じである。例えば、多数の各変換器２２が接続される場合には、インバータ回路１２の動作に影響のない範囲において、各アーム部２１ａ〜２１ｆに設けられる変換器２２の台数が異なってもよい。例えば、１つのアーム部に１００台の変換器２２を直列に接続する場合、別のアーム部に設ける変換器２２の台数は、１〜２台異なってもよい。
【００２５】
インバータ回路１２では、第１アーム部２１ａと第２アーム部２１ｂとの接続点、第３アーム部２１ｃと第４アーム部２１ｄとの接続点、及び、第５アーム部２１ｅと第６アーム部２１ｆとの接続点のそれぞれが、交流出力点となる。従って、インバータ回路１２では、交流負荷４が、各アーム部２１ａ〜２１ｆの各接続点に接続される。
【００２６】
図２は、変換器を模式的に表すブロック図である。  
図２に表したように、変換器２２は、第１接続端子２２ａと、第２接続端子２２ｂと、第１スイッチング素子３１と、第２スイッチング素子３２と、電荷蓄積素子３５と、電圧検出部３６と、を含む。
【００２７】
各スイッチング素子３１、３２のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子３１、３２には、例えば、ＩＧＢＴなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。また、各スイッチング素子３１、３２には、ノーマリオフ型の素子が用いられる。
【００２８】
第２スイッチング素子３２の一対の主端子は、第１スイッチング素子３１の一対の主端子に対して直列に接続される。電荷蓄積素子３５は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続される。第１接続端子２２ａは、第１スイッチング素子３１と第２スイッチング素子３２との間に接続される。第２接続端子２２ｂは、第１スイッチング素子３１の第２スイッチング素子３２に接続された主端子と反対側の主端子に接続される。
【００２９】
また、第１スイッチング素子３１には、一対の主端子に対して逆並列にダイオード３１ｄが接続されている。ダイオード３１ｄの順方向は、第１スイッチング素子３１の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第２スイッチング素子３２には、一対の主端子に対して逆並列にダイオード３２ｄが接続されている。
【００３０】
変換器２２に対する電力の供給は、各接続端子２２ａ、２２ｂを介して行われる。この例において、変換器２２は、いわゆる双方向チョッパである。第１スイッチング素子３１は、いわゆるローサイドスイッチであり、第２スイッチング素子３２は、いわゆるハイサイドスイッチである。
【００３１】
各スイッチング素子３１、３２の制御端子は、信号線１６を介して制御盤１４に接続されている。制御盤１４は、各スイッチング素子３１、３２の制御端子に制御信号を入力し、各スイッチング素子３１、３２のオン・オフを制御する。制御盤１４は、各変換器２２毎に制御信号を生成する。これにより、制御盤１４は、インバータ回路１２による電力の変換を制御する。
【００３２】
この例では、各スイッチング素子３１、３２のそれぞれの制御端子と制御盤１４とを信号線１６を介して直接接続している。このため、変換器２２と制御盤１４との間には、２本の信号線１６が設けられる。これに限ることなく、例えば、各スイッチング素子３１、３２のオン・オフを制御する駆動回路を変換器２２に設け、駆動回路と制御盤１４とを信号線１６を介して接続してもよい。制御盤１４から信号線１６を介して制御信号を各変換器２２の駆動回路に入力し、入力された制御信号に基づいて、駆動回路が各スイッチング素子３１、３２のオン・オフを切り替える。この場合には、変換器２２と制御盤１４との間の信号線１６の本数を１本にすることができる。
【００３３】
電圧検出部３６は、電荷蓄積素子３５に並列に接続されている。電圧検出部３６は、電荷蓄積素子３５の電圧Ｖｃを検出する。電圧検出部３６は、信号線１７を介して制御盤１４に接続されている。電圧検出部３６は、電荷蓄積素子３５の電圧Ｖｃの検出値を制御盤１４に入力する。電圧検出部３６から制御盤１４に入力する情報は、電圧Ｖｃの検出値を表すことができる任意の情報でよい。これにより、制御盤１４は、各変換器２２のそれぞれの電荷蓄積素子３５の電圧Ｖｃを取得する。
【００３４】
図３は、制御盤の動作の一例を模式的に表すグラフ図である。  
図３に表したように、制御盤１４は、電圧基準ＶＲとキャリア信号ＣＷとを基に、各スイッチング素子３１、３２のオン・オフを制御する。制御盤１４は、変換器２２毎に電圧基準ＶＲ及びキャリア信号ＣＷを設定する。１つのアーム部にＮ台の変換器２２が直列に接続されている場合、制御盤１４は、変換器２２毎のＮ個の電圧基準ＶＲ及びキャリア信号ＣＷを設定する。
【００３５】
電圧基準ＶＲは、例えば、正弦波状である。制御盤１４は、変換器２２毎に電圧基準ＶＲの振幅及び位相を調整する。電圧基準ＶＲの周波数は、交流負荷４に印加する交流電圧の周波数に応じて設定される。すなわち、実際の使用状況に応じた周波数に設定される。電圧基準ＶＲの周波数は、例えば、５０Ｈｚまたは６０Ｈｚである。キャリア信号ＣＷは、例えば、三角波状である。キャリア信号ＣＷは、鋸波などでもよい。キャリア信号ＣＷの周波数は、電圧基準ＶＲの周波数よりも高い。
【００３６】
制御盤１４は、各変換器２２の電圧基準ＶＲの位相をずらす。制御盤１４は、例えば、１つのアーム部において、３６０／Ｎ（度）ずつ位相をずらした電圧基準ＶＲを変換器２２毎に設定する。
【００３７】
制御盤１４は、電圧検出部３６で検出された電荷蓄積素子３５の電圧Ｖｃを基に、キャリア信号ＣＷの周波数を変化させる。制御盤１４は、各変換器２２のそれぞれの電圧Ｖｃが閾値未満である場合、各変換器２２に設定されるキャリア信号ＣＷの振幅、位相、及び、周波数を実質的に同じにする。各変換器２２のそれぞれの電圧Ｖｃが閾値未満である場合、各変換器２２に設定されるキャリア信号ＣＷは、実質的に同じである。
【００３８】
制御盤１４は、電圧Ｖｃが閾値以上になった場合、その変換器２２に設定するキャリア信号ＣＷの周波数を高くする。すなわち、制御盤１４は、各変換器２２の電荷蓄積素子３５の電圧Ｖｃが上限値以上になった場合、上限値未満の場合よりもキャリア信号ＣＷの周波数を高くする。
【００３９】
制御盤１４は、電圧基準ＶＲとキャリア信号ＣＷとを比較する。制御盤１４は、電圧基準ＶＲがキャリア信号ＣＷ未満の時に、第１スイッチング素子３１をオンにし、第２スイッチング素子３２をオフにする。この場合、各接続端子２２ａ、２２ｂ間が、第１スイッチング素子３１で短絡され、各接続端子２２ａ、２２ｂ間の電圧は、実質的に０Ｖになる。そして、制御盤１４は、電圧基準ＶＲがキャリア信号ＣＷ以上の時に、第１スイッチング素子３１をオフにし、第２スイッチング素子３２をオンにする。この場合、各接続端子２２ａ、２２ｂ間には、電荷蓄積素子３５の電圧Ｖｃが現れる。
【００４０】
このように、変換器２２は、各スイッチング素子３１、３２のオン・オフによって、＋Ｖｃ、０の２レベルの電力を出力する。変換器２２は、例えば、パワーセルと呼ばれる場合もある。
【００４１】
インバータ回路１２では、直列に接続された各変換器２２の出力電圧の合計が、各アーム部２１ａ〜２１ｄの電圧となる。これにより、インバータ回路１２では、各変換器２２の直列接続の数に応じたマルチレベルの電力変換が可能となる。
【００４２】
図４は、制御盤の一部を模式的に表す機能ブロック図である。  
図４に表したように、制御盤１４は、電圧基準演算部４０と、異常判別部４１と、キャリア周波数決定部４２と、キャリア信号生成部４３と、コンパレータ４４と、ＮＯＴゲート４５と、を有する。キャリア周波数決定部４２、キャリア信号生成部４３、コンパレータ４４、及び、ＮＯＴゲート４５は、各変換器２２のそれぞれに対応して、制御盤１４に複数設けられる。
【００４３】
電圧基準演算部４０は、各変換器２２の電圧基準ＶＲを生成する。電圧基準演算部４０は、例えば、電圧指令値を基に、電圧基準ＶＲを生成する。電圧指令値は、例えば、直列に接続された各変換器２２の数と、必要なアーム電圧と、に応じて設定される。電圧指令値は、例えば、１つのアーム部に１００個の変換器２２が直列接続され、当該アーム部のアーム電圧が１００ｋＶである場合、１ｋＶに設定される。電圧指令値は、予め決められた定数でもよいし、外部から入力される変数でもよい。また、電圧基準演算部４０は、例えば、検出された各変換器２２の電圧Ｖｃなどを基に、電圧基準ＶＲの位相、振幅、及び、直流電圧成分などを補正する。電圧基準演算部４０は、生成した電圧基準ＶＲを対応する各コンパレータ４４の非反転入力端子に入力する。
【００４４】
異常判別部４１には、各変換器２２のそれぞれの電圧検出部３６で検出された電荷蓄積素子３５の電圧Ｖｃが入力される。
【００４５】
図５（ａ）〜図５（ｃ）は、制御盤の動作の一例を模式的に表すグラフ図である。  
図５（ａ）〜図５（ｃ）の横軸は、時間（秒）である。  
図５（ａ）の縦軸は、電荷蓄積素子３５の電圧Ｖｃ（Ｖ）である。  
図５（ｂ）の縦軸は、キャリア周波数（Ｈｚ）である。  
図５（ｃ）の縦軸は、キャリア信号である。
【００４６】
図５（ａ）に表したように、異常判別部４１は、入力された各電圧Ｖｃが閾値Ｖｔｈ以上か否かを判別する。そして、異常判別部４１は、電圧Ｖｃが閾値Ｖｔｈ以上である場合に、その電圧Ｖｃを異常と判別する。すなわち、異常判別部４１は、電圧Ｖｃの過電圧を判別する。閾値Ｖｔｈは、例えば、電圧Ｖｃの指令値の１．２倍程度（１．１倍以上１．５倍以下）に設定される。
【００４７】
異常判別部４１は、各キャリア周波数決定部４２と接続されている。異常判別部４１は、各電圧Ｖｃのそれぞれについて閾値Ｖｔｈ以上か否かの判別を行い、その判別結果を対応する各キャリア周波数決定部４２に入力する。
【００４８】
図５（ｂ）に表したように、各キャリア周波数決定部４２は、異常判別部４１から入力された電圧Ｖｃの判別結果に応じて、キャリア信号ＣＷの周波数（以下、キャリア周波数と称す）を決定する。
【００４９】
各キャリア周波数決定部４２は、例えば、異常判別部４１で閾値Ｖｔｈ未満と判別された場合、キャリア周波数を第１周波数に決定し、閾値Ｖｔｈ以上と判別された場合、キャリア周波数を第１周波数よりも高い第２周波数に決定する。第１周波数は、例えば、１５０Ｈｚ（１００Ｈｚ以上２００Ｈｚ以下）である。第２周波数は、例えば、３００Ｈｚ（２００Ｈｚ以上４００Ｈｚ以下）である。第２周波数は、例えば、第１周波数の１．５倍以上である。各キャリア周波数決定部４２は、決定したキャリア周波数を対応する各キャリア信号生成部４３に入力する。
【００５０】
図５（ｃ）に表したように、各キャリア信号生成部４３は、キャリア周波数決定部４２が決定したキャリア周波数のキャリア信号ＣＷを生成する。これにより、制御盤１４は、電圧Ｖｃが閾値Ｖｔｈ以上になった場合に、その変換器２２に設定するキャリア信号ＣＷのキャリア周波数のみを高くする。各キャリア信号生成部４３は、生成したキャリア信号ＣＷを対応する各コンパレータ４４の反転入力端子に入力する。
【００５１】
各コンパレータ４４の出力端子は、対応する各変換器２２の第２スイッチング素子３２の制御端子と接続されている。また、各コンパレータ４４の出力端子は、ＮＯＴゲート４５を介して、対応する各変換器２２の第１スイッチング素子３１の制御端子と接続されている。これにより、前述のように、電圧基準ＶＲがキャリア信号ＣＷ以上の時に、第１スイッチング素子３１がオフになり、第２スイッチング素子３２がオンになる。
【００５２】
図６は、制御盤の動作の一例を模式的に表すフローチャートである。  
以下では、図６のフローチャートを参照しながら、制御盤１４の動作について説明する。  
制御盤１４は、各変換器２２の電圧検出部３６から電荷蓄積素子３５の電圧Ｖｃを取得する。制御盤１４は、取得した各電圧Ｖｃを異常判別部４１に入力する。
【００５３】
異常判別部４１は、入力された各電圧Ｖｃのそれぞれについて、閾値Ｖｔｈ以上か否かの判別を行う（ステップＳ０１）。異常判別部４１は、各電圧Ｖｃの判別結果を各キャリア周波数決定部４２に入力する。
【００５４】
各キャリア周波数決定部４２は、異常判別部４１から入力された電圧Ｖｃの判別結果に応じて、上述のように、キャリア周波数を決定する。これにより、電圧Ｖｃが閾値Ｖｔｈ以上と判別された変換器２２のキャリア周波数のみが、閾値Ｖｔｈ未満と判別された変換器２２のキャリア周波数よりも高く設定される（ステップＳ０２）。各キャリア周波数決定部４２は、決定したキャリア周波数を対応する各キャリア信号生成部４３に入力する。
【００５５】
各キャリア信号生成部４３は、キャリア周波数決定部４２が決定したキャリア周波数のキャリア信号ＣＷを生成し、生成したキャリア信号ＣＷを対応する各コンパレータ４４の反転入力端子に入力する（ステップＳ０３）。
【００５６】
各コンパレータ４４の非反転入力端子には、電圧基準演算部４０で生成された電圧基準ＶＲが入力される。各コンパレータ４４は、入力された電圧基準ＶＲとキャリア信号ＣＷとを比較し、その比較結果に応じたパルス信号を各変換器２２の各スイッチング素子３１、３２の制御端子に入力する。これにより、各スイッチング素子３１、３２のスイッチングが制御される（ステップＳ０４）。これにより、電源２の直流電力が、三相交流の出力電力に変換され、交流負荷４に供給される。
【００５７】
電力変換装置１０では、各変換器２２の電荷蓄積素子３５の電圧Ｖｃが閾値Ｖｔｈ未満である場合には、各変換器２２のそれぞれのキャリア周波数を低く設定することができる。これにより、各スイッチング素子３１、３２のスイッチングにともなうスイッチング損失を抑制し、電力変換効率を向上させることができる。
【００５８】
そして、電力変換装置１０では、電圧Ｖｃが閾値Ｖｔｈ以上であると判別された場合に、その変換器２２のキャリア周波数のみを高く設定することができる。これにより、電圧Ｖｃが過電圧になりそうな場合に、その電圧Ｖｃを有する変換器２２の制御性を向上させ、電圧Ｖｃの過電圧を抑制することができる。電力変換装置１０の安定性を向上させることができる。
【００５９】
このように、電力変換装置１０では、安定性の向上と電力変換効率の向上とを両立させることができる。
【００６０】
図７（ａ）〜図７（ｃ）は、制御盤の別の動作の一例を模式的に表すグラフ図である。  図７（ａ）及び図７（ｂ）に表したように、キャリア周波数決定部４２は、閾値Ｖｔｈ以上と判別された場合に、電荷蓄積素子３５の電圧Ｖｃの検出値に比例してキャリア周波数を決定してもよい。
【００６１】
図７（ｂ）では、閾値Ｖｔｈ以上の範囲において、電圧Ｖｃに対してキャリア周波数を一次関数的に比例させている。これに限ることなく、例えば、電圧Ｖｃに対してキャリア周波数を二次関数的に比例させてもよい。
【００６２】
図７（ｃ）に表したように、キャリア周波数決定部４２は、閾値Ｖｔｈ以上と判別された場合に、電荷蓄積素子３５の電圧Ｖｃの検出値に応じて、段階的に高くするようにキャリア周波数を決定してもよい。このように、キャリア周波数は、閾値Ｖｔｈ以上と判別された場合に、電圧Ｖｃの上昇に応じて高くなるように決定してもよい。
【００６３】
図８は、別の変換器を模式的に表すブロック図である。  
図８に表したように、変換器６２は、第３スイッチング素子３３と、第４スイッチング素子３４と、をさらに含む。第３スイッチング素子３３、第４スイッチング素子３４には、第１スイッチング素子３１、第２スイッチング素子３２と実質的に同じ素子が用いられる。
【００６４】
第４スイッチング素子３４の一対の主端子は、第３スイッチング素子３３の一対の主端子に対して直列に接続される。また、第３スイッチング素子３３及び第４スイッチング素子３４は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続される。電荷蓄積素子３５は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続されるとともに、第３スイッチング素子３３及び第４スイッチング素子３４に対して並列に接続される。
【００６５】
第３スイッチング素子３３には、一対の主端子に対して逆並列にダイオード３３ｄが接続されている。第４スイッチング素子３４には、一対の主端子に対して逆並列にダイオード３４ｄが接続されている。
【００６６】
変換器６２の第１接続端子６２ａは、第１スイッチング素子３１と第２スイッチング素子３２との間に接続されている。第２接続端子６２ｂは、第３スイッチング素子３３と第４スイッチング素子３４との間に接続されている。この例において、第２接続端子６２ｂは、第３スイッチング素子３３を介して第１スイッチング素子３１の第２スイッチング素子３２に接続された主端子と反対側の主端子に接続される。すなわち、この例において、変換器６２は、フルブリッジ回路である。
【００６７】
変換器６２では、第１スイッチング素子３１と第４スイッチング素子３４とをオン状態にし、第２スイッチング素子３２と第３スイッチング素子３３とをオフ状態にすることにより、各接続端子６２ａ、６２ｂ間に＋Ｖｃの電圧が現れる。
【００６８】
また、第２スイッチング素子３２と第３スイッチング素子３３とをオン状態にし、第１スイッチング素子３１と第４スイッチング素子３４とをオフ状態にすることにより、各接続端子６２ａ、６２ｂ間に−Ｖｃの電圧が現れる。
【００６９】
さらに、ローサイド側の第１スイッチング素子３１及び第３スイッチング素子３３をオン状態にし、ハイサイド側の第２スイッチング素子３２及び第４スイッチング素子３４をオフ状態にする。もしくは、ハイサイド側の第２スイッチング素子３２及び第４スイッチング素子３４をオン状態にし、ローサイド側の第１スイッチング素子３１及び第３スイッチング素子３３をオフ状態にする。これにより、各接続端子６２ａ、６２ｂ間が導通され、各接続端子６２ａ、６２ｂ間に実質的に０Ｖが現れる。
【００７０】
このように、変換器６２では、各接続端子６２ａ、６２ｂ間に、＋Ｖｃ、０、−Ｖｃの３レベルの電圧を出力することができる。制御盤１４は、信号線１６を介して各スイッチング素子３１〜３４のそれぞれの制御端子と接続され、各スイッチング素子３１〜３４のオン・オフを制御する。これにより、制御盤１４は、インバータ回路１２による電力の変換を制御する。
【００７１】
双方向チョッパの変換器２２では、図３に表したように、キャリア信号ＣＷ及び電圧基準ＶＲが、０〜１の範囲で変化する三角波及び正弦波である。一方、フルブリッジ回路の変換器６２では、−１〜１の範囲で変化する三角波及び正弦波が、それぞれキャリア信号ＣＷ及び電圧基準ＶＲとして用いられる。このように、ＭＭＣ型の電力変換装置１０に用いられる変換器は、フルブリッジ回路でもよい。
【００７２】
図９は、制御盤の変形例を模式的に表す機能ブロック図である。  
図９では、１つのアーム部の構成のみを便宜的に図示している。上記実施形態では、各変換器２２のそれぞれに対応させてキャリア周波数決定部４２及びキャリア信号生成部４３を設けている。これに限ることなく、図９に表したように、キャリア周波数決定部４２及びキャリア信号生成部４３は、各アーム部２１ａ〜２１ｆのそれぞれに対応させて設けてもよい。この例では、１つのアーム部２１ａ〜２１ｆのそれぞれに含まれる各変換器２２において、共通のキャリア信号ＣＷが用いられる。
【００７３】
図１０は、制御盤の別の動作の一例を模式的に表すフローチャートである。  
図１０は、上記変形例の制御盤１４の動作の一例を模式的に表す。  
図１０に表したように、キャリア周波数決定部４２は、異常判別部４１の判別結果を基に、対応するアーム部に含まれる各変換器２２のいずれか１つでも閾値Ｖｔｈ以上と判別された場合に、キャリア周波数を高くする。
【００７４】
キャリア信号生成部４３は、キャリア周波数決定部４２が決定したキャリア周波数のキャリア信号ＣＷを生成し、同じアーム部に含まれる各コンパレータ４４のそれぞれの反転入力端子に、生成したキャリア信号ＣＷを入力する。これにより、この例では、閾値Ｖｔｈ以上と判別された変換器２２を含むアーム部の各変換器２２のキャリア周波数が高く設定される。
【００７５】
このように、キャリア周波数は、電圧Ｖｃの異常が判別された場合に、各アーム部２１ａ〜２１ｆの単位で変化させてもよい。これにより、例えば、閾値Ｖｔｈ以上であると判別された場合の電圧Ｖｃの制御性をより向上させることができる。
【００７６】
一方、電圧Ｖｃの異常が判別された変換器２２のキャリア周波数のみを高く設定した場合には、各アーム部２１ａ〜２１ｆ毎に変化させる場合に比べて、異常が判別された場合のスイッチング損失をより抑制することができる。
【００７７】
また、各アーム部２１ａ〜２１ｆの単位でキャリア周波数を変化させる場合に、図９に表したように、キャリア周波数決定部４２及びキャリア信号生成部４３を各アーム部２１ａ〜２１ｆ毎に設ける。これにより、例えば、制御盤１４の構成を簡素にすることができる。制御盤１４の部品点数を削減することができる。制御盤１４の製造コストを抑えることができる。
【００７８】
上記各実施形態では、ＭＭＣ型の電力変換装置１０を示している。電力変換装置は、これに限ることなく、複数台の変換器を直列に接続する他の電力変換装置でもよい。
【００７９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８０】
２…電源、４…交流負荷、１０…電力変換装置、１２…インバータ回路、１４…制御盤、１６、１７…信号線、２０ａ、２０ｂ…入力端子、２１ａ〜２１ｆ…アーム部、２２、６２…変換器、３１〜３４…スイッチング素子、３１ｄ〜３４ｄ…ダイオード、３５…電荷蓄積素子、３６…電圧検出部、４０…電圧基準演算部、４１…異常判別部、４２…キャリア周波数決定部、４３…キャリア信号生成部、４４…コンパレータ、４５…ＮＯＴゲート
【図１】
0006508833.tif 000002
【図２】
0006508833.tif 000003
【図３】
0006508833.tif 000004
【図４】
0006508833.tif 000005
【図５】
0006508833.tif 000006
【図６】
0006508833.tif 000007
【図７】
0006508833.tif 000008
【図８】
0006508833.tif 000009
【図９】
0006508833.tif 000010
【図１０】
0006508833.tif 000011