(57)【特許請求の範囲】
【請求項１】
複数の押弦位置が定められた指板と、
前記押弦位置の夫々に対応付けて設けられ、導電性の複数の弦夫々との間の距離の変化に応じて共振周波数が変化するとともに、前記共振周波数が隣接する前記押弦位置間で夫々異なるように構成された複数の共振回路と、
前記共振周波数の変化を検知する複数のセンサと、
前記複数のセンサ夫々が検知した前記共振周波数の変化に基づいて、押弦位置を検知する押弦位置検知部と、
を備える押弦位置検知装置。
【請求項２】
前記共振回路は、隣接する前記押弦位置間で当該各押弦位置に対応する各前記共振回路に含まれる各キャパシタの容量値が異なる請求項１に記載の押弦位置検知装置。
【請求項３】
前記指板の位置に応じて、前記共振周波数の異なる共振回路の数を変化させる請求項１または２に記載の押弦位置検知装置。
【請求項４】
複数の弦と、
請求項１乃至３のいずれかに記載の前記押弦位置検知装置と、
前記押弦位置検知装置により検知される押弦位置に応じた音高で楽音を発生する音源と、を有する電子弦楽器。
【請求項５】
複数の押圧位置が定められた誘導性の押圧板と、
前記押圧位置の夫々に対応付けて設けられ、夫々が前記押圧板との間の距離の変化に応じて共振周波数が変化し、前記共振周波数が隣接する前記押圧位置間で夫々異なるように構成された複数の共振回路と、
前記共振周波数の変化を検知する複数のセンサと、
前記複数のセンサ夫々が検知する前記共振周波数の変化に基づいて、押圧位置を検知する押圧位置検知部と、
を備える押圧位置検知装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、押弦位置検知装置、電子弦楽器に関する。
【背景技術】
【０００２】
従来より、電子ギター等の電子弦楽器においては、電子式でない弦楽器と同様に、複数のフレットが設けられた指板上に、複数の弦が張設されている。このため、演奏者は、例えば、左手で弦を所定のフレットに押さえつつ右手で弦を弾く、といった弦楽器と同様の演奏をすることができる。
この場合、電子弦楽器は、弦の振動そのもので発音しているのではなく、音源と呼ばれる電子回路で電子音を生成することにより発音している。このため、電子弦楽器の発音を実現するためには、音高の情報が必要になる。弦楽器においては指で弦が押さえられたフレットの位置（以下、押弦位置）で音高が決定されるため、電子弦楽器においても、押弦位置に基づいて音高の情報が生成されることが好ましい。このため、従来より、電子弦楽器において押弦位置を検出する技術が研究開発されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５９−１７６７８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１を含む従来の技術においては、弦に対して電流を印加する必要があり、そのための構成が必要となる。この結果、構造の複雑化・コスト高を招いていた。このため、従来より押弦位置を検出する新たな技術の実現が要望されていた。
【０００５】
そこで、本発明は、電子弦楽器における演奏時の押弦位置または電子楽器における演奏時の押圧位置を精度良く検知することを目的とする。
【課題を解決するための手段】
【０００６】
態様の一例では、複数の押弦位置が定められた指板と、前記押弦位置の夫々に対応付けて設けられ、導電性の複数の弦夫々との間の距離の変化に応じて共振周波数が変化するとともに、前記共振周波数が隣接する前記押弦位置間で夫々異なるように構成された複数の共振回路と、前記共振周波数の変化を検知する複数のセンサと、前記複数のセンサ夫々が検知した前記共振周波数の変化に基づいて、押弦位置を検知する押弦位置検知部と、を備える。
【発明の効果】
【０００７】
本発明によれば、電子弦楽器における演奏時の押弦位置または電子楽器における演奏時の押圧位置を精度良く検知することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】電子弦楽器の外観を示す正面図である。
【図２】ネック部とその内部の機構の一例を示す透視図である。
【図３】センサ基板の一例（全体）を示す図である。
【図４】センサ基板の一例（１フレット）を示す図である。
【図５】センサ基板と制御回路との配線関係を示す図である。
【図６】隣接するコイル間の電磁誘導による発生する問題点を説明する図である。
【図７】本実施形態によるコイルの時分割駆動動作の説明図である。
【図８】制御回路のハードウェア構成例を示す図である。
【図９】制御回路が実行する全体制御処理の例を示すフローチャートである。
【図１０】演奏検知処理の詳細例を示すフローチャートである。
【図１１】押弦位置検知処理の詳細例を示すフローチャートである。
【図１２】先行トリガ処理の詳細例を示すフローチャートである。
【図１３】弦振動処理の詳細例を示すフローチャートである。
【図１４】統合処理の詳細例を示すフローチャートである。
【図１５】センサ基板上に配置される共振回路における、キャパシタとコイルの具体的な設計例を示す図である。
【図１６】フェーズ分割による時分割処理に加えて周波数分割の概念を取り入れた押弦位置検知処理の制御動作の説明図である。
【図１７】電子管楽器の実施形態の説明図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態（以下「本実施形態」という）について図面を参照しながら詳細に説明する。本実施形態は、共振しているコイルに近づいた金属を検知する金属探知の技術を利用して、電子弦楽器のネックの中に埋め込まれたコイルと誘導型近接センサを用いて電子弦楽器の弦の位置を非接触で検知する電子弦楽器である。
【００１０】
図１は電子弦楽器１００の外観を示す正面図、図２はネック部とその内部の機構の一例を示す透視図である。図１に示す如く、電子弦楽器１は、胴部１０１と、ネック部１０２と、ヘッド部１０３とを備える。ヘッド部１０３には、６本の金属製の弦１１１の各一端が巻かれる６個のペグ（糸巻き）１１０が取り付けられている。各ペグ１１０に巻かれた各弦１１１はそれぞれ、ヘッド部１０３のナット（上駒）１０９（図２参照）で支持されながら、ネック部１０２から胴部１０１の上を通り、胴部１０１に取り付けられたブリッジ部１０４の６個の支持部との間に張られている。６本の弦１１１にはそれぞれ弦番号が対応付けられている。図１の図面上側の最も細い弦１１１が、「第１弦」であり、弦１１１の太さが太くなる順番で「第２弦」「第３弦」「第４弦」「第５弦」「第６弦」というように弦番号が大きくなる。
【００１１】
ネック部１０２には、その表面に貼り付けられた指板１０８に、ヘッド部１０３から胴部１０１に向かって＃０〜＃Ｎ−１（Ｎの個数は例えば「２２」個）の複数のフレット１０７が、図２に示されるように、各弦１１１に直行するように埋め込まれている。Ｎ個のフレット１０７は、各々フレット番号と対応付けられている。ヘッド部１０３のナット１０９に最も近いフレット１０７が第１フレット（または＃０フレット）であり、以下順次、第２フレット（＃１フレット）、第３フレット（＃２フレット）、・・・と番号付けされ、胴部１０１に最も近いフレット１０７が第Ｎフレット（＃Ｎ−１フレット）である。
【００１２】
図２に例示されるように、ネック部１０２の内部には、ナット１０９と＃０のフレット１０７間、＃０と＃１のフレット１０７間、・・・、＃Ｎ−２と＃Ｎ−１のフレット１０７間の指板１０８下にそれぞれ、＃０、＃１、・・・＃Ｎ−１の各センサ基板２０１が設置される。また、各センサ基板２０１と接続され、各センサ基板２０１の情報を胴部１０１内に設置されている制御回路１０６（図１参照）へ伝達する配線基板２０２が、ネック部１０２内の長手方向に設置される。
【００１３】
図３および図４は、センサ基板２０１の一例を示す図である。図３に示されるように、＃０、＃１、・・・、＃Ｎ−１の各センサ基板２０１には、各弦１１１の振動を検知するための６個のコイル３０１がプリントされている。また、図４に示されるように、例えば、任意の＃ｎ（０≦ｎ≦Ｎ−１）のセンサ基板２０１（＃ｎ）において、第１弦から第６弦までの各弦１１１に対応して配設されている＃１から＃６の各コイル３０１（＃ｎ／＃１）〜３０１（＃ｎ／＃６）の各両端配線間には、コイル３０１が共振器として動作するための各キャパシタ４０１（＃ｎ／＃１）〜４０１（＃ｎ／＃６）が接続される。各コイル３０１（＃ｎ／＃１）〜３０１（＃ｎ／＃６）の各両端子の組は、コネクタ４０２（＃ｎ）を介して配線基板２０２（図２参照）へ接続され、配線基板２０２上の配線を介して胴部１０１内の制御回路１０６へ接続されている。
なお、コイルの中心位置に対応するセンサ基板２０１には穴があいており、コイルはその穴を通過し、センサ基板２０１の裏側を通り、コネクタ４０２（＃ｎ）を介して配線基板２０２（図２参照）へ接続されている。
【００１４】
図５は、センサ基板２０１と制御回路１０６との配線関係を示す図である。各センサ基板２０１（＃ｎ）（０≦ｎ≦Ｎ−１）上の、各コイル３０１（＃ｎ／＃ｉ）と各キャパシタ４０１（＃ｎ／＃ｉ）（１≦ｉ≦６）とからなる各共振回路５０１（＃ｎ／＃ｉ）は、制御回路１０６内の各センサ５０２（＃ｎ／＃ｉ）の中にある電圧源から供給される各信号によって共振させられる。センサ５０２（＃ｎ／＃ｉ）の中には電圧源、出力信号（周波数）を数えるカウンターが含まれている。コイル（＃ｎ／＃ｉ）に金属の弦１１１（＃ｉ）が近づくと、周波数が変化してカウント値が変化する。この結果、各共振回路５０１（＃ｎ／＃ｉ）は、各コイル３０１（＃ｎ／＃ｉ）のインダクタンス値と各キャパシタ４０１（＃ｎ／＃ｉ）の容量値とで決まる共振周波数で共振させられる。今、ある共振回路５０１（＃ｎ／＃ｉ）がそれに対応するセンサ５０２（＃ｎ／＃ｉ）の中にある電圧源によって共振させられている状態で、演奏者が指で共振回路５０１（＃ｎ／＃ｉ）に対応する金属の弦１１１（＃ｉ）をネック部１０２の＃ｎフレットの手前（＃ｎ−１フレットと＃ｎフレットの間、ｎ＝０の場合は図１または図２のナット１０９と＃０フレットの間）の指板１０８上で押弦することにより、その金属の弦１１１（＃ｉ）が共振回路５０１（＃ｎ／＃ｉ）内のコイル３０１（＃ｎ／＃ｉ）に接近すると（弦１１１（＃ｉ）とコイル３０１（＃ｎ／＃ｉ）との距離が変化すると）、当該コイル３０１（＃ｎ／＃ｉ）とキャパシタ４０１（＃ｎ／＃ｉ）とで決定されるリアクタンスが変化する。この結果、当該コイル３０１（＃ｎ／＃ｉ）の両端の電圧が変化する。そこで、センサ５０２（＃ｎ／＃ｉ）内の出力信号（周波数）を数えるカウンターが周波数をカウントして、カウント値の変化から、電圧変化を検知することにより、弦１１１（＃ｉ）が＃ｎフレットの手前で押弦されたことを検知することが可能となる。
【００１５】
なお、各信号供給回路５０１（＃ｎ／＃ｉ）（０≦ｎ≦Ｎ−１、１≦ｉ≦６）は、上述のように胴部１０１内の制御回路１０６内にまとめて配置されてもよいし、共振回路５０１（＃ｎ／＃ｉ）におけるアナログ信号の劣化を防ぐために、センサ基板２０１（＃ｎ）近傍の配線基板２０２上に配置されてもよい。
【００１６】
ここで、電子弦楽器１００（図１）では、＃０〜＃Ｎ−１の全フレット１０７の手前の指板１０８下で、金属の弦１１１の押弦状態（距離の変化）を検知し続けることが要求される。しかしそのためには、全ての共振回路５０１（＃ｎ／＃ｉ）（０≦ｎ≦Ｎ−１、１≦ｉ≦６）を共振状態にする必要がある。しかし、図６に例示されるように、隣接するコイル３０１（＃ｎ／＃１）、３０１（＃ｎ／＃２）、３０１（＃ｎ／＃３）などが同時に共振すると、例えばコイル３０１（＃ｎ／＃２）が発生した磁界ＡおよびＡ′がそれぞれ別のコイル３０１（＃ｎ／＃１）および３０１（＃ｎ／＃３）に入って電磁誘導を起こす。その逆もあり得る。この結果、各コイル３０１（＃ｎ／＃１）、３０１（＃ｎ／＃２）、３０１（＃ｎ／＃３）同士が干渉して、各共振回路５０１（＃ｎ／＃１）、５０１（＃ｎ／＃２）、５０１（＃ｎ／＃３）でそれぞれノイズが発生し、そのノイズの影響で各弦１１１（＃１）、１１１（＃２）、１１１（＃３）の押弦位置の検知精度が劣化し、場合によっては検知が不可能となってしまう。
【００１７】
これを回避するために、本実施形態では、互いに近くにあるコイル３０１同士を同時に駆動せず、時分割で駆動する。図７は、本実施形態によるコイル３０１の時分割駆動動作の説明図である。図７に示されるように、例えば、各センサ基板２０１上の６個のコイル３０１のうち、互いに２つコイル３０１をはさんで離れたコイル３０１のみが１フェーズの間に同時駆動させられ、他のコイル３０１は共振を停止させられる。また、隣り合うセンサ基板２０１では、ネック部１０２の長手方向にも２つコイル３０１をはさんで離れたコイル３０１のみが駆動させられる。そして、図７に示されるフェーズ０、フェーズ１、およびフェーズ２の３つのフェーズが高速に切り替えられながら時分割で各コイル３０１が共振させられることにより、コイル３０１間の電磁誘導による干渉を抑えつつ、各弦１１１の押弦位置の検知が行われる。
【００１８】
図１の説明に戻り、胴部１０１には、６本の弦１１１の各他端が取り付けられるブリッジ１０４と、各弦１１１の振動を独立して検出するヘキサピックアップ１０５が備えられている。
【００１９】
図８は、図１に示される胴部１０１内の制御回路１０６のハードウェア構成例を示す図である。図８に例示される制御回路１０６のハードウェア構成は、ＣＰＵ（中央演算処理装置）８０１、ＲＯＭ（リードオンリーメモリ）８０２、ＲＡＭ（ランダムアクセスメモリ）８０３、スイッチ部８０４、インタフェース部８０５、および音源部８０６を備え、それらがシステムバス８０９によって相互に接続された構成を有する。また、音源部８０６の出力はサウンドシステム８０７に入力する。
【００２０】
ＣＰＵ８０１は、ＲＡＭ８０３をワークメモリとして使用しながらＲＯＭ８０２に記憶された制御プログラムを実行することにより、図１の電子弦楽器１００の制御動作を実行する。
【００２１】
スイッチ部８０４は、後述する音色スイッチまたはモードスイッチを備え、それらのスイッチの状態を入力して、ＣＰＵ８０１に通知する。
【００２２】
インタフェース部８０５は、図２の配線基板２０２と接続され、図５に示されるセンサ５０２（＃ｎ／＃ｉ）（０≦ｎ≦Ｎ−１、１≦ｉ≦６）の機能に対応するハードウェア（信号共振器と電圧検出器）を実装する。
【００２３】
音源部８０６は、ＣＰＵ８０１から入力する発音制御データに基づいて、デジタル楽音データを生成し、サウンドシステム８０７に出力する。サウンドシステム８０７は、音源部８０６から入力したデジタル楽音データをアナログ楽音信号に変換した後、そのアナログ楽音信号を内蔵又は外部のアンプで増幅して内蔵のスピーカから放音する。
【００２４】
図９は、制御回路１０６が実行する全体制御処理の例を示すフローチャートである。まず、ＣＰＵ８０１は、電源の投入によりイニシャライズを実行する。その後、ＣＰＵ８０１は、電源がオフされるまで、ステップＳ９０２からＳ９０５までの一連の処理を繰り返し実行する。
【００２５】
上記繰返し処理においてまず、ＣＰＵ８０１は、スイッチ処理を実行する（ステップＳ９０２）。ＣＰＵ８０１は、演奏者によりスイッチ部８０４の特には図示しないいずれかの音色スイッチがオンされると、音色スイッチにより指定された音色に対応する音色番号を、ＲＡＭ８０３内の変数ＴＯＮＥに格納する。そして、ＣＰＵ８０１は、変数ＴＯＮＥに基づくイベントを、音源部８０６に供給する。これにより、音源部８０６に、発音されるべき音色が指定される。また、ＣＰＵ８０１は、演奏者によりスイッチ部８０４の特には図示しないいずれかのモードスイッチがオンされると、各種動作モードを設定する。
【００２６】
次に、ＣＰＵ８０１は、演奏検知処理を実行する（ステップＳ９０３）。ここでは、ＣＰＵ８０１は、いずれのフレット位置のいずれの弦１１１が押弦されたか、ヘキサピックアップ１０５（図１参照）によりいずれの弦１１１が弾弦されたかを検知する。
【００２７】
続いて、ＣＰＵ８０１は、発音処理を実行する（ステップＳ９０４）。ここでは、ＣＰＵ８０１は、ステップＳ９０３の演奏検知処理の結果に基づいて、音源部８０６に発音制御データを供給する。この結果、音源部８０６が、デジタル楽音データを生成し、サウンドシステム８０７が、そのデジタル楽音データをアナログ楽音信号に変換することにより、楽音の発音を実行する。
【００２８】
最後に、ＣＰＵ８０１は、その他の処理を実行する（ステップＳ９０５）。ここでは、ＣＰＵ８０１は、ステップＳ９０２、Ｓ９０３，およびＳ９０４で実行しなかった、電子弦楽器１００の制御に必要な各種処理を実行する。その後、ＣＰＵ８０１は、ステップＳ９０２の処理に戻る。
【００２９】
図１０は、図９のステップＳ９０３の演奏検知処理の詳細例を示すフローチャートである。
【００３０】
まず、ＣＰＵ８０１は、演奏者がどのフレット位置のどの弦１１１の押弦を開始したかを検知する押弦位置検知処理（ステップＳ１００１）を実行する。
【００３１】
次に、ＣＰＵ８０１は、ヘキサピックアップ１０５（図１参照）によりいずれの弦１１１が弾弦されたかを検出する弦振動処理（ステップＳ１００２）を実行する。
【００３２】
最後に、ＣＰＵ８０１は、現在の押弦位置および弦振動の状態に、ステップＳ１００１およびＳ１００２で新たに検知された押弦位置および弦振動の状態を統合する統合処理（ステップＳ１００３）を実行する。
【００３３】
図１１は、図１０のステップＳ１００１の押弦位置検知処理の詳細例を示すフローチャートである。
【００３４】
押弦位置検知処理では、ＣＰＵ８０１は、ステップＳ１１０１で現在のフェーズを示すＲＡＭ８０３上の変数ｐｈａｓｅに初期値０をセットした後、ステップＳ１１１７で変数ｐｈａｓｅの値を＋１ずつインクリメントしながら、ステップＳ１１１８で変数ｐｈａｓｅの値が２を越えたと判定するまで、変数ｐｈａｓｅの値＝０，１，２で示される３つのフェーズのそれぞれごとに、以下のステップＳ１１０２からＳ１１１６までの一連の処理を繰り返し実行する。この繰返し処理は、図７の説明で前述したフェーズ０、１、２の時分割処理に対応する。
【００３５】
ステップＳ１１０２からＳ１１１６の一連の処理において、ＣＰＵ８０１は、ステップＳ１１０２で現在のセンサ基板２０１の位置を示すＲＡＭ８０３上の変数ｎに初期値０（図２、図７等のセンサ基板２０１（＃０）の位置に対応する）をセットした後、ステップＳ１１１４で変数ｎの値を＋１ずつインクリメントしながら、ステップＳ１１１５で変数ｎの値が値「Ｎ」に達したと判定するまで、変数ｎの値で示されるセンサ基板２０１の位置（図２、図７等のセンサ基板２０１（＃０）、２０１（＃１）、・・・、２０１（＃Ｎ−１）の各位置に対応する）のそれぞれごとに、以下のステップＳ１１０３からＳ１１１３までの一連の処理を繰り返し実行する。この繰返し処理は、図７において、各フェーズごとに、センサ基板２０１（＃０〜＃Ｎ−１）に対して、駆動する共振回路５０１（＃ｎ／＃１〜＃ｎ／＃６のいずれか）（図５参照）を決定する処理に対応する。
【００３６】
ステップＳ１１０３からＳ１１１３までの一連の処理において、まず、ＣＰＵ８０１は、変数ｐｈａｓｅの値が「０」であるか否かを判定する（ステップＳ１１０３）。
【００３７】
変数ｐｈａｓｅの値が「０」（ステップＳ１１０３の判定がＹＥＳ）である場合、ＣＰＵ８０１は、変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「１」であるか否かを判定する（ステップＳ１１０４）。なお、「％」は剰余を算出する演算子を示す。
【００３８】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「１」（ステップＳ１１０４の判定がＹＥＳ）である場合、ＣＰＵ８０１は、変数ｎの値が示すセンサ基板２０１（＃ｎ）上の２弦と５弦の共振回路５０１（＃ｎ／＃２）と５０１（＃ｎ／＃５）を駆動する（ステップＳ１１１１）。これは例えば図７において、フェーズ＝０の時分割タイミングにおけるセンサ基板２０１（＃１）上で共振させられる共振回路５０１の例である。
【００３９】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「１」ではない（ステップＳ１１０４の判定がＮＯである）場合、ＣＰＵ８０１は、変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「２」であるか否かを判定する（ステップＳ１１０５）。
【００４０】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「２」（ステップＳ１１０５の判定がＹＥＳ）である場合、ＣＰＵ８０１は、変数ｎの値が示すセンサ基板２０１（＃ｎ）上の３弦と６弦の共振回路５０１（＃ｎ／＃３）と５０１（＃ｎ／＃６）を駆動する（ステップＳ１１１２）。これは例えば図７において、フェーズ＝０の時分割タイミングにおけるセンサ基板２０１（＃２）上で共振させられる共振回路５０１の例である。
【００４１】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「２」ではない（ステップＳ１１０５の判定がＮＯである）場合、すなわち、変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「０」である場合、ＣＰＵ８０１は、変数ｎの値が示すセンサ基板２０１（＃ｎ）上の１弦と４弦の共振回路５０１（＃ｎ／＃１）と５０１（＃ｎ／＃４）を駆動する（ステップＳ１１１３）。これは例えば図７において、フェーズ＝０の時分割タイミングにおけるセンサ基板２０１（＃０）または２０１（＃３）上で共振させられる共振回路５０１の例である。
【００４２】
変数ｐｈａｓｅの値が「０」でない（ステップＳ１１０３の判定がＮＯ）場合、ＣＰＵ８０１は、変数ｐｈａｓｅの値が「１」であるか否かを判定する（ステップＳ１１０６）。
【００４３】
変数ｐｈａｓｅの値が「１」（ステップＳ１１０６の判定がＹＥＳ）である場合、ＣＰＵ８０１は、変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「１」であるか否かを判定する（ステップＳ１１０７）。
【００４４】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「１」（ステップＳ１１０７の判定がＹＥＳ）である場合、ＣＰＵ８０１は、変数ｎの値が示すセンサ基板２０１（＃ｎ）上の３弦と６弦の共振回路５０１（＃ｎ／＃３）と５０１（＃ｎ／＃６）を駆動する（ステップＳ１１１２）。これは例えば図７において、フェーズ＝１の時分割タイミングにおけるセンサ基板２０１（＃１）上で共振させられる共振回路５０１の例である。
【００４５】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「１」ではない（ステップＳ１１０７の判定がＮＯである）場合、ＣＰＵ８０１は、変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「２」であるか否かを判定する（ステップＳ１１０８）。
【００４６】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「２」（ステップＳ１１０８の判定がＹＥＳ）である場合、ＣＰＵ８０１は、変数ｎの値が示すセンサ基板２０１（＃ｎ）上の１弦と４弦の共振回路５０１（＃ｎ／＃１）と５０１（＃ｎ／＃４）を駆動する（ステップＳ１１１３）。これは例えば図７において、フェーズ＝１の時分割タイミングにおけるセンサ基板２０１（＃２）上で共振させられる共振回路５０１の例である。
【００４７】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「２」ではない（ステップＳ１１０８の判定がＮＯである）場合、すなわち、変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「０」である場合、ＣＰＵ８０１は、変数ｎの値が示すセンサ基板２０１（＃ｎ）上の２弦と５弦の共振回路５０１（＃ｎ／＃２）と５０１（＃ｎ／＃５）を駆動する（ステップＳ１１１１）。これは例えば図７において、フェーズ＝１の時分割タイミングにおけるセンサ基板２０１（＃０）または２０１（＃３）上で共振させられる共振回路５０１の例である。
【００４８】
変数ｐｈａｓｅの値が「１」でない（ステップＳ１１０６の判定がＮＯ）場合、すなわち、変数ｐｈａｓｅの値が「２」である場合、ＣＰＵ８０１は、変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「１」であるか否かを判定する（ステップＳ１１０９）。
【００４９】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「１」（ステップＳ１１０９の判定がＹＥＳ）である場合、ＣＰＵ８０１は、変数ｎの値が示すセンサ基板２０１（＃ｎ）上の１弦と４弦の共振回路５０１（＃ｎ／＃１）と５０１（＃ｎ／＃４）を駆動する（ステップＳ１１１３）。これは例えば図７において、フェーズ＝２の時分割タイミングにおけるセンサ基板２０１（＃１）上で共振させられる共振回路５０１の例である。
【００５０】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「１」ではない（ステップＳ１１０９の判定がＮＯである）場合、ＣＰＵ８０１は、変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「２」であるか否かを判定する（ステップＳ１１１０）。
【００５１】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「２」（ステップＳ１１１０の判定がＹＥＳ）である場合、ＣＰＵ８０１は、変数ｎの値が示すセンサ基板２０１（＃ｎ）上の２弦と５弦の共振回路５０１（＃ｎ／＃２）と５０１（＃ｎ／＃５）を駆動する（ステップＳ１１１１）。これは例えば図７において、フェーズ＝２の時分割タイミングにおけるセンサ基板２０１（＃２）上で共振させられる共振回路５０１の例である。
【００５２】
変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「２」ではない（ステップＳ１１１０の判定がＮＯである）場合、すなわち、変数ｎの値を「３」で割ったときの剰余「ｎ％３」が「０」である場合、ＣＰＵ８０１は、変数ｎの値が示すセンサ基板２０１（＃ｎ）上の３弦と６弦の共振回路５０１（＃ｎ／＃３）と５０１（＃ｎ／＃６）を駆動する（ステップＳ１１１２）。これは例えば図７において、フェーズ＝１の時分割タイミングにおけるセンサ基板２０１（＃０）または２０１（＃３）上で共振させられる共振回路５０１の例である。
【００５３】
以上のステップＳ１１０３からＳ１１１０までの判定処理によって、図７の説明で前述したように、同一のセンサ基板２０１（＃ｎ）上では互いに２つコイル３０１をはさんで離れたコイル３０１のみが１フェーズの間に同時駆動させられ、隣り合うセンサ基板２０１（＃ｎ−１と＃ｎまたは＃ｎと＃ｎ＋１）では、ネック部１０２の長手方向にも２つコイル３０１をはさんで離れたコイル３０１のみが駆動させられ、フェーズ０、１、２の３つのフェーズ全体で全てのコイル３０１が共振させられる。これにより、コイル３０１間の電磁誘導による干渉を抑えつつ、各弦１１１を精度良く検知することが可能となる。
【００５４】
ステップＳ１１１１、Ｓ１１１２、またはＳ１１１３での共振回路５０１の駆動処理の後、ＣＰＵ８０１は、変数ｎの値を＋１インクリメントし（ステップＳ１１１４）、変数ｎの値が値「Ｎ」に達したか否かを判定する（ステップＳ１１１５）。変数ｎの値が値「Ｎ」に達していない場合（ステップＳ１１１５の判定がＮＯの場合）、ＣＰＵ８０１は、ステップＳ１１０３の処理に戻り、次のセンサ基板２０１（＃ｎ）に対する制御処理を実行する。
【００５５】
変数ｎの値が値「Ｎ」に達した場合（ステップＳ１１１５の判定がＹＥＳの場合）、ＣＰＵ８０１は、変数ｐｈａｓｅの値が示す現在のフェーズにおいて共振させられた共振回路５０１のうち、押弦を検知した共振回路５０１の位置情報（センサ基板２０１の番号とそのセンサ基板２０１内の弦１１１の番号に対応する共振回路５０１の番号）を、押弦位置候補としてＲＡＭ８０３内の所定の記憶領域に記憶する（ステップＳ１１１６）。
【００５６】
その後、ＣＰＵ８０１は、変数ｐｈａｓｅの値を＋１インクリメントし（ステップＳ１１１７）、変数ｐｈａｓｅの値が値「２」を越えたか否かを判定する（ステップＳ１１１８）。変数ｐｈａｓｅの値が値「２」を越えていない場合（ステップＳ１１１８の判定がＮＯの場合）、ＣＰＵ８０１は、ステップＳ１１０２の処理に戻り、次のフェーズ（時分割タイミング）に対する制御処理を実行する。
【００５７】
変数ｐｈａｓｅの値が値「２」を越えた場合（ステップＳ１１１８の判定がＹＥＳの場合）、全てのセンサ基板２０１上の全ての共振回路５０１からの押弦検知処理が完了する。この場合、ＣＰＵ８０１は、１弦から６弦までの弦１１１の番号ごとに、ＲＡＭ８０３の所定の記憶領域に記憶されている当該番号で押弦が検知されている共振回路５０１のうち、最も大きな番号（最大フレット番号）のセンサ基板２０１の当該最大フレット番号を、その弦１１１の番号の押弦位置として検知する（ステップＳ１１１９）。
【００５８】
その後、ＣＰＵ８０１は、先行トリガ処理を実行する（ステップＳ１１２０）。
【００５９】
図１２は、ステップＳ１１２０の先行トリガ処理の詳細例を示すフローチャートである。
【００６０】
まず、ＣＰＵ８０１は、ヘキサピックアップ１０５（図１）の各弦１１１の出力を受信する（ステップＳ１２０１）。
【００６１】
次に、ＣＰＵ８０１は、ステップＳ１２０１で受信した出力のうち振動レベルが所定値以上である弦１１１の番号に対して図１０のステップＳ１００１（図１１のフローチャートの処理）で決定された押弦位置に対応する音高を有するノートを、別途指定されたベロシティと、図９のステップＳ９０２のスイッチ処理において検出された音色スイッチの音色で発音指示する発音制御データを、音源部８０６に出力する（ステップＳ１２０２）。
【００６２】
ステップ１２０２の処理の後、ＣＰＵ８０１は、図１２のフローチャートで示される図１１のステップＳ１１２０の先行トリガ処理を終了し、図１１のフローチャートで示される図１０のステップＳ１００１の押弦位置検知処理を終了する。
【００６３】
図１０において、ステップＳ１００１の押弦位置検知処理の後、ＣＰＵ８０１は、弦振動処理を実行する（ステップＳ１００２）。ここでは、演奏者がヘキサピックアップ１０５（図１）付近のどの弦１１１を弾弦したかおよびどの弦１１１の弾弦を終了したかが検知される。図１３は、図１０のステップＳ１００２の弦振動処理の詳細例を示すフローチャートである。
【００６４】
まず、ＣＰＵ８０１は、ヘキサピックアップ１０５（図１）から各弦１１１の振動信号を受信する（ステップＳ１３０１）。
【００６５】
次に、ＣＰＵ８０１は、各弦１１１の振動信号からその周期を取得し、この周期からピッチ（ピッチ周波数またはピッチ周期）を抽出するピッチ抽出処理を実行する（ステップＳ１３０２）。ここでは、例えば特開平０１−１７７０８２号公報に記載の技術等に基づいて、弦１１１の振動のピッチが抽出される。
【００６６】
最後に、ＣＰＵ８０１は、消音検知処理を実行する（ステップＳ１３０３）。この処理では、ＣＰＵ８０１は、消音が指示されていない弦１１１について、当該弦１１１の振動レベルが所定の閾値より小さくなったか否かを判定し、この判定がＹＥＳの場合に当該弦１１１に対応するＲＡＭ８０３上の変数である消音フラグをオンにする。
【００６７】
ステップＳ１３０３の処理の後、ＣＰＵ８０１は、図１３のフローチャートで示される図１０のステップＳ１００２の弦振動処理を終了する。
【００６８】
図１０において、ステップＳ１００２の弦振動処理の後、ＣＰＵ８０１は、統合処理を実行する（ステップＳ１００３）。ここでは、現在の押弦位置および弦振動の状態に、ステップＳ１００１およびＳ１００２で新たに検知された押弦位置および弦振動の状態が統合される。図１４は、図１０のステップＳ１００３の統合処理の詳細例を示すフローチャートである。
【００６９】
まず、ＣＰＵ８０１は、図１３のステップＳ１３０２のピッチ抽出処理で抽出されたピッチのデータを、音源部８０６（図８参照）に供給する（ステップＳ１４０１）。この結果、音源部８０６は、図１１のステップＳ１１２０（図１２のステップＳ１２０２）の先行トリガ処理で先行して発音を開始している楽音の音高を、ＣＰＵ８０１から新たに供給されたピッチのデータで補正する。これにより、弦１１１の実際の振動によって決定されるピッチが加味された音高で楽音を発音させることが可能となる。
【００７０】
次に、ＣＰＵ８０１は、弦１１１ごとに、ＲＡＭ８０３上の消音フラグがオンに設定されているか否かを判定する（ステップＳ１４０２）。ＣＰＵ８０１は、消音フラグがオン（ステップＳ１４０２の判定がＹＥＳ）である弦１１１について、音源部８０６に、消音指示信号を送信する（ステップＳ１４０３）。この結果、音源部８０６は、消音指示信号を受信した発音中のノートについて、消音を行う。
【００７１】
ステップＳ１４０３の処理の後、またはステップＳ１４０２の判定がＮＯの場合に、ＣＰＵ８０１は、図１４のフローチャートで示される図１０のステップＳ１００３の統合処理を終了する。
【００７２】
図１０のステップＳ１００３の統合処理の後、ＣＰＵ８０１は、図９のステップＳ９０３の演奏検知処理を終了する。
【００７３】
以上説明した実施形態において、弦楽器の高音側では一般に、指板のフレット間の間隔が短くなり、さらに指板から弦までの距離が遠くなる。このため、本実施形態でも、ネック部１０２の胴部１０１に近い側では、指板１０８下に設置されるセンサ基板２０１上のコイル３０１の間隔が狭くなり、さらに検知のためのコイルのインダクタンスも大きくする必要が生じる。この結果、高音側では電磁誘導の干渉が大きくなってしまう。そこで、これを解消するために、センサ基板２０１の位置（胴部１０１側かヘッド部１０３側か）に応じて、フェーズ数を変更する制御を行ってよい。例えば、ヘッド部１０３に近く、ネック部１０２の指板１０８の表面から弦１１１までの垂直距離が小さいセンサ基板２０１の位置では、1フェーズにセンサ基板２０１上で同時に駆動する共振回路５０１は３つとされて、２フェーズで６弦分が検知される。また、ネック部１０２の中央（ヘッド部１０３と胴部１０１の中間付近）では、ネック部１０２の指板１０８の表面から弦１１１までの垂直距離が大きくなるので、１フェーズにセンサ基板２０１上で同時に駆動する共振回路５０１は２つとされて、３フェーズで６弦分が検知される。さらに、胴部１０１に近いセンサ基板２０１の位置では、さらにネック部１０２の指板１０８の表面から弦１１１までの垂直距離が大きくなるので、１フェーズにセンサ基板２０１上で同時に駆動する共振回路５０１は１つとされて、６フェーズで６弦分が検知される。このようにして、ネック部１０２上でのセンサ基板２０１の位置に応じて、押弦位置の検知精度を一定に維持することが可能となる。
【００７４】
図１５は、センサ基板２０１（＃ｎ）（０≦ｎ≦Ｎ−１）上に配置される図５の共振回路５０１（＃ｎ／＃１）〜３０１（＃ｎ／＃６）における、キャパシタ４０１（＃ｎ／＃１）〜４０１（＃ｎ／＃６）とコイル３０１（＃ｎ／＃１）〜３０１（＃ｎ／＃６）の設計例を示す図である。図１５（ａ）の回路構成において、６個のＬは、図５のコイル３０１（＃ｎ／＃１）〜３０１（＃ｎ／＃６）の各インダクタンス値に対応し、Ｃ１、Ｃ２、Ｃ３はそれぞれ図５の、１弦と４弦のキャパシタ４０１（＃ｎ／＃１）と４０１（＃ｎ／＃４）、２弦と５弦のキャパシタ４０１（＃ｎ／＃２）と４０１（＃ｎ／＃５）、３弦と６弦のキャパシタ４０１（＃ｎ／＃３）と４０１（＃ｎ／＃６）の各容量値に対応する。Ｃ１、Ｃ２、Ｃ３の各値を変えることにより、図１５（ｂ）に示されるように、隣り合う共振回路５０１のインピーダンスＺの絶対値が最大となる共振周（角）周波数がずれ（分割され）、隣接するコイル３０１間の電磁誘導による干渉を抑えることが可能となる。図１５は、共振（角）周波数を３分割した例を示したが、ノイズの影響によっては、周波数の分割数を３に固定する必要は無い。例えば、一般的に弦楽器の高音側では指板の間隔が短くなり、さらに指板から弦までの距離が遠くなる。そこで、指板面と金属弦間の垂直距離が近い低音側では周波数分割数を小さくし、高音側では分割数を多くするといった構成が採用されてよい。
【００７５】
図１６は、図７等で前述したフェーズ分割による時分割処理に加えて、図１５で説明した周波数分割の概念を取り入れた、押弦位置検知処理の制御動作の説明図である。各センサ基板２０１（＃ｎ）上の６個のコイル３０１のうち、互いに１つコイル３０１をはさんで離れたコイル３０１のみが１フェーズの間に同時駆動させられ、他のコイル３０１は共振を停止させられる。また、隣り合うセンサ基板２０１では、ネック部１０２の長手方向にも１つコイル３０１をはさんで離れたコイル３０１のみが駆動させられる。２フェーズを高速で切り替えながら押弦位置検知を行うことによって、干渉を抑えつつ精度良く押弦位置を検知することが可能となる。この駆動（周波数３分割以上）の仕方では、同一のセンサ基板２０１（＃ｎ）では、同一の共振周波数をもった共振回路５０１が同時に駆動しないので、共振によって高効率で伝わる干渉ノイズは伝わりにくい。従って、同時に駆動するコイル３０１を増やすことができる、すなわち、フェーズ数を少なくすることができるので、高速なセンシングが可能となる。
【００７６】
本実施例では、電子弦楽器の押弦検出に関して、密接に並んだ共振回路による押弦位置の検知手法を提案したが、この手法は、電子弦楽器に限って応用されるものではない。例えば図１７に示されるように、電子管楽器のマウスピース部１７０２やリード部１７０１に共振回路１７０３を配置し、人間１７０４が電子管楽器のマウスピース部１７０２を吹奏するときの唇の位置や接触具合、リード１７０１の閉じ具合などを検知する手法としても応用することも可能である。
なお、本実施例では、隣接の位置を左右隣として説明したが、これに限られず、上下隣や対角線隣を含んでよい。
なお、センサ５０２（＃ｎ／＃ｉ）は周波数の変化（変化量）を検知しても良いし、周波数が変化する前後の周波数の値を検知しても良い。周波数の値を検知できれば、周波数の変化前と変化後の周波数の値により周波数の変化が分かるため、周波数の値を検知しても良い。
【００７７】
以上の実施形態に関して、更に以下の付記を開示する。
（付記１）
複数の押弦位置が定められた指板と、
前記押弦位置の夫々に対応付けて設けられ、導電性の複数の弦夫々との間の距離の変化に応じて共振周波数が変化するとともに、当該変化した共振周波数が隣接する前記押弦位置間で夫々異なるように構成された複数の共振回路と、
前記複数の共振回路夫々に対応して設けられ、当該対応する共振回路夫々の共振周波数の変化を検知する複数のセンサと、
前記複数のセンサ夫々が検知した前記共振周波数の変化に基づいて、押弦位置を検知する押弦位置検知部と、
を備える押弦位置検知装置。
（付記２）
前記共振回路は、隣接する前記押弦位置間で当該各押弦位置に対応する各前記共振回路に含まれる各キャパシタの容量値が異なる付記１に記載の押弦位置検知装置。
（付記３）
前記指板の位置に応じて、前記共振周波数の異なる共振回路の数を変化させる付記１または２に記載の押弦位置検知装置。
（付記４）
複数の弦と、
付記１乃至３のいずれかに記載の前記押弦位置検知装置と、
前記押弦位置検知装置により検知される押弦位置に応じた音高で楽音を発生する音源と、を有する電子弦楽器。
（付記５）
複数の押圧位置が定められた誘導性の押圧板と、
前記押圧位置の夫々に対応付けて設けられ、夫々が前記押圧板との間の距離の変化に応じて共振周波数が変化し、当該変化した共振周波数が隣接する前記押圧位置間で夫々異なるように構成された複数の共振回路と、
前記複数の共振回路夫々に設けられ、当該共振回路夫々の共振周波数の変化を検知する複数のセンサと、
前記複数のセンサ夫々が検知する前記共振周波数の変化に基づいて、押圧位置を検知する押圧位置検知部と、
を備える押圧位置検知装置。
【符号の説明】
【００７８】
１００  電子弦楽器
１０１  胴部
１０２  ネック部
１０３  ヘッド部
１０４  ブリッジ部
１０５  ヘキサピックアップ
１０６  制御回路
１０７  フレット
１０８  指板
１０９  ナット（上駒）
１１０  ペグ（糸巻き）
１１１  弦
２０１  センサ基板２０１
２０２  配線基板
３０１  コイル
４０１  キャパシタ
４０２  コネクタ
５０１、１７０３  共振回路
５０２  センサ
８０１  ＣＰＵ
８０２  ＲＯＭ
８０３  ＲＡＭ
８０４  スイッチ部
８０５  インタフェース部
８０６  音源部
８０７  サウンドシステム
１７０１  リード
１７０２  マウスピース
１７０４  人間
【図１】
0006507768.tif 000002
【図２】
0006507768.tif 000003
【図３】
0006507768.tif 000004
【図４】
0006507768.tif 000005
【図５】
0006507768.tif 000006
【図６】
0006507768.tif 000007
【図７】
0006507768.tif 000008
【図８】
0006507768.tif 000009
【図９】
0006507768.tif 000010
【図１０】
0006507768.tif 000011
【図１１】
0006507768.tif 000012
【図１２】
0006507768.tif 000013
【図１３】
0006507768.tif 000014
【図１４】
0006507768.tif 000015
【図１５】
0006507768.tif 000016
【図１６】
0006507768.tif 000017
【図１７】
0006507768.tif 000018