(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上の誘電体領域と、前記誘電体領域内の抵抗型加熱器とを含むマイクロホットプレートを製造する方法であって、
前記半導体基板、前記誘電体領域及び前記抵抗型加熱器を、相補型金属酸化膜半導体（ＣＭＯＳ）互換性プロセスステップを使用して形成するステップと、
前記ＣＭＯＳ互換性プロセスステップを使用して前記誘電体領域上にフォトレジスト材料を堆積するステップと、
前記誘電体領域上にパターニングされた領域を形成するべく前記ＣＭＯＳ互換性プロセスステップを使用して前記フォトレジスト材料のパターニングを行うステップと、
誘電体膜を形成するべく前記半導体基板の少なくとも一部分のエッチングを行うステップと
を含み、
前記フォトレジスト材料を堆積するステップ、前記フォトレジスト材料のパターニングを行うステップ、及び前記半導体基板の前記一部分のエッチングを行うステップが連続して行われ、
前記半導体基板の前記一部分のエッチングの後に、前記方法はさらに、ＣＭＯＳ互換性プロセスではないさらなるステップを使用して前記誘電体領域上の前記パターニングが行われた領域に金属構造体を堆積することを含む方法。
【請求項２】
前記半導体基板、前記誘電体領域及び前記抵抗型加熱器を形成するステップと、前記フォトレジスト材料を堆積し及びパターニングするステップとは、前記ＣＭＯＳ互換性プロセスステップの中で行われる請求項１に記載の方法。
【請求項３】
前記半導体基板、前記誘電体領域及び前記抵抗型加熱器を形成するステップが前記ＣＭＯＳ互換性プロセスステップの中で行われ、
前記フォトレジスト材料を堆積し及びパターニングするステップが、前記ＣＭＯＳ互換性プロセスステップとは別個に、前記ＣＭＯＳ互換性プロセスステップにおいて使用可能なプロセス治具を使用して行われる請求項１に記載の方法。
【請求項４】
前記さらなるプロセスは、スパッタリング又は蒸着技術の適用によって前記金属構造体を堆積することを含み、及び／又は前記さらなるプロセスは、前記金属構造体を前記パターニングされた領域の中に及び前記フォトレジスト材料の頂部に堆積することを含む請求項１に記載の方法。
【請求項５】
前記さらなるプロセスは、前記パターニングされた領域に形成された金属構造体が前記誘電体領域上に保持されるように前記フォトレジスト材料と、前記フォトレジスト材料の頂部上の金属構造体と、を除去するステップを含み、
前記フォトレジスト材料と、前記フォトレジスト材料の頂部上の金属構造体の当該部分とが、化学溶液又は化学溶剤を使用して除去され、及び／又は前記フォトレジスト材料と、前記フォトレジスト材料の頂部上の金属構造体の当該部分とが、リフトオフ技術を使用して除去される請求項４に記載の方法。
【請求項６】
前記フォトレジスト材料のパターニングを行うステップは、前記パターニングされた領域を前記誘電体層上に画定するべくマスクを適用することを含み、及び／又は前記フォトレジスト材料のパターニングを行うステップは、前記パターニングされた領域を前記誘電体領域上に画定するべく前記ＣＭＯＳ互換性プロセスステップの中でフォトリソグラフィ技術を使用することを含む請求項１に記載の方法。
【請求項７】
前記半導体基板のエッチングを行うステップは、前記半導体基板のエッチングされる部分を画定するべく前記半導体基板に隣接するようにマスクを適用することを含む請求項１に記載の方法。
【請求項８】
前記半導体基板のエッチングを行うステップは、深掘り反応性イオンエッチング（ＤＲＩＥ）技術を適用することを含み、又は前記半導体基板のエッチングを行うステップは、好ましくは水酸化カリウム（ＫＯＨ）又は水酸化テトラメチルアンモニウム（ＴＭＡＨ）を使用するウェットエッチング技術を適用することを含む請求項１に記載の方法。
【請求項９】
前記抵抗型加熱器は、タングステン、チタン、アルミニウム、ポリシリコン及び単結晶シリコンからなる群から選択された材料を含み、及び／又は前記誘電体領域の中で前記抵抗型加熱器に隣接する第１障壁層を形成するステップをさらに含む請求項１に記載の方法。
【請求項１０】
前記半導体基板のエッチングの後であって前記金属構造体を堆積する前に、前記フォトレジスト材料の頂部に、及び前記誘電体領域上の前記パターニングされた領域に第２拡散障壁層を堆積するステップをさらに含み、
前記第２拡散障壁層又は接着層は、チタン、ニッケル及びクロムからなる群から選択された一以上の材料を含む請求項１に記載の方法。
【請求項１１】
（１）櫛形電極、（２）同心環の形状に配列された電極、（３）渦巻形状の電極、及び（４）互いに隣り合う２つのみの電極からなる群から選択された一以上の形状に前記金属構造体をパターニングすることをさらに含む請求項１に記載の方法。
【請求項１２】
前記金属構造体を一連のドット又は孔にパターニングすること、及び／又はガス感受性層を前記金属構造体上に堆積することをさらに含み、
前記ガス感受性層は、酸化スズ、酸化タングステン及び酸化亜鉛からなる群から選択された金属酸化物材料を含む請求項１に記載の方法。
【請求項１３】
前記ガス感受性層は、ポリマー、ナノワイヤー、ナノロッド、ナノ粒子及びナノプレートからなる群から選択された材料を含む請求項１２に記載の方法。
【請求項１４】
前記ガス感受性層は多孔層及び／又はナノ構造層である請求項１２に記載の方法。
【請求項１５】
前記ガス感受性層は、スクリーン印刷、スパッタリング、化学気相堆積（ＣＶＤ）インクジェット及び液滴コーティングからなる群から選択された一技術を使用して堆積され、及び／又は、前記ガス感受性層は液滴又は等角形状を有する請求項１２に記載の方法。
【請求項１６】
前記マイクロホットプレートは、バルクシリコンウエハ又はシリコン・オン・インシュレータ（ＳＯＩ）ウエハから形成される請求項１に記載の方法。
【請求項１７】
前記ＣＭＯＳ互換性プロセスステップを使用して前記誘電体領域上に不動態層を形成するステップをさらに含み、
前記金属構造体が前記不動態層上に堆積され、前記不動態層は、二酸化ケイ素又は窒化ケイ素を含む材料を含み、及び／又は
前記ＣＭＯＳ互換性プロセスステップを使用して前記誘電体領域の中に温度センサを形成するステップをさらに含み、前記温度センサは、ダイオード温度センサ、及び単結晶シリコン、ポリシリコン又は金属抵抗型温度センサからなる群から選択され、及び／又は
前記ＣＭＯＳ互換性プロセスステップを使用して熱拡散プレートを前記誘電体領域の中に形成するステップをさらに含み、前記熱拡散プレートは、単結晶シリコン、ポリシリコン及び金属からなる群から選択される材料を含み、及び／又は
前記ＣＭＯＳ互換性プロセスステップを使用して前記マイクロホットプレートと同じチップ上にＣＭＯＳ回路を統合するステップをさらに含み、前記誘電体膜の外であって前記同じチップの中に温度センサを統合するステップをさらに含む請求項１に記載の方法。
【請求項１８】
前記マイクロホットプレートは円形又は矩形の形状を有し、及び／又は前記誘電体膜は円形又は矩形の形状を有し、及び／又は前記金属構造体は金又は白金を有する請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロホットプレートに基づいて、特にガスセンサのための、ただしこれに限られない半導体デバイスを製造するデバイス及び方法に関する。本発明はまた、赤外線（ＩＲ）放射源、及びかかる放射源をＣＭＯＳ技術に基づいて製造する方法に関する。
【背景技術】
【０００２】
マイクロホットプレート構造体をシリコン基板上に製作することが知られている。かかる構造体は、典型的には二酸化ケイ素及び／又は窒化ケイ素からなる誘電体薄膜内に埋め込まれたマイクロ加熱器からなる。
【０００３】
かかる構造体は、ガス感受性材料が堆積された電極を頂面に設けることによって抵抗型ガスセンサに使用することができる。例えば、非特許文献１は、酸窒化膜においてＮｉＦｅ合金を加熱器材料として使用するマイクロホットプレートの設計を記載する。デバイスは、頂面に電極を有してガス検知に使用される。同様に、非特許文献２は、酸窒化膜内のポリシリコン加熱器に基づくマイクロホットプレートを記載する。非特許文献３は、白金から作られたマイクロ加熱器によるガスセンサを記載する。
【０００４】
同様に、文献には、ガスセンサ用のマイクロホットプレートデバイスを使用するこのような多くの報告を見出すことができる。これらのいくつかへの参照が、非特許文献４及び５に与えられる。
【０００５】
これらの報告されたデバイスの大部分は、標準のマイクロエレクトロニクス技術において製作されてはいない。マイクロエレクトロニクス技術は今日では、集積回路を製作する技術であるとして、ＣＭＯＳ技術のような一般的な態様で言及される。
【０００６】
ＣＭＯＳとの用語は、マイクロエレクトロニクスの分野では周知である。これは広義には、集積回路を作るためのシリコン技術のことである。ＣＭＯＳは、（数十億までの）同じトランジスタの超高精度プロセス、大量製造、超低コスト、及び異なるレベル（ウエハレベル、ウエハごと、及びロットごと）の高再現性を保証する。ＣＭＯＳは、高い基準の品質及び信頼性を伴う。
【０００７】
ＣＭＯＳを記載する多くの書籍及び記事が存在し、ＣＭＯＳ技術と、ＣＭＯＳ技術を使用して製作可能なデバイスとには多くの変形が存在する。ＣＭＯＳへの極めて基本的な言及は、ウィキペディア（https://en.wikipedia.org/wiki/CMOS）に見出すことができる。
【０００８】
「相補型金属酸化膜半導体（ＣＭＯＳ）は、集積回路を構成するための技術である。ＣＭＯＳ技術は、マイクロプロセッサ、マイクロコントローラ、スタティックＲＡＭ、及び他のデジタル論理回路に使用される。ＣＭＯＳ技術はまた、撮像センサ（ＣＭＯＳセンサ）、データ変換器、及び多くのタイプの通信のための高度集積送受信機のようないくつかのアナログ回路用にも使用される。フランク・ワンレスが１９６３年にＣＭＯＳの特許を受けた（特許文献１）。デジタルアプリケーションに加え、ＣＭＯＳ技術はアナログアプリケーションにも使用される。例えば、市販されているＣＭＯＳ演算増幅器ＩＣが存在する。伝送ゲートを信号リレーの代わりに使用することもできる。ＣＭＯＳ技術はまた、混合信号（アナログ及びデジタル）アプリケーションにおいて、マイクロ波周波数までのすべてのＲＦ回路用に広く使用されている。」
【０００９】
今日のＣＭＯＳプロセスは、大規模マイクロエレクトロニクス工場に存在し、当該工場の大部分は、顧客にとってのアクセスが可能である（すなわち、一つの会社、法人又は個人によるアクセスが可能である）。かかるプロセスは、保証を伴うので、極めて大量に展開することができる。
【００１０】
すべてのシリコン技術がＣＭＯＳ技術というわけではない。非ＣＭＯＳ技術の例を以下に与える。
・（工場技術とは対照的な）研究室技術。これは、量的に展開可能とはいえず、大量のトランジスタ製作に使用されることはないが、（Ｒ＆Ｄ用のもののような）少量で使用されるように特化される。
・スクリーン印刷技術。
・バイオテクノロジ。これは例えば、流体チャネルを作るのに用いられる。
・ＭＥＭＳ技術。例えば、加速度計又はジャイロスコープに使用されるものがある。
・超高電圧縦型パワーデバイス技術。例えば、縦型バイポーラ接合トランジスタ技術である。
・金、白金又は放射性材料のような、ＣＭＯＳ互換性ではない材料を使用する技術。
【００１１】
非ＣＭＯＳとして上に列挙した技術は、いくつかの場合、ＣＭＯＳプロセスに影響を与えることのないポストＣＭＯＳ又はプレＣＭＯＳプロセスにおいて使用することができる。
【００１２】
すでに述べたように、センサのほとんどがＣＭＯＳ技術で製作されるというわけではなく、多くはＣＭＯＳ技術との互換性を有しない。例えば、白金は、前述の報告のいくつかにおいて加熱器として使用されるが、ＣＭＯＳプロセスにおける材料として利用可能なわけではない。ＣＭＯＳ技術は、大量での低い製作コスト、同じチップへの回路集積可能性、デバイスごとの良好な再現性のような多くの利点を与える。これらの利点は、互換性のない材料又はプロセスが使用される場合には利用することができない。
【００１３】
マイクロホットプレートに基づくＣＭＯＳの報告がいくつか存在する。例えば、非特許文献６〜１０すべてが、ＣＭＯＳ技術で製作されたマイクロホットプレートの異なる例を報告する。これらの同じグループによる他の報告は、ポリシリコン、ＭＯＳＦＥＴ、単結晶シリコン及びタングステンを加熱器材料として使用する同様のデバイスについての情報を与える。
【００１４】
抵抗型ガスセンサにとっての一つの重要な側面は、検知用材料の抵抗を測定する電極を、膜の上部に製作することである。理想的には、かかる電極は、金又は白金のような貴金属から作るべきである。しかしながら、これら双方の金属は通常、ＣＭＯＳプロセスにおいて利用可能ではない。その結果、一つのオプションは、ＣＭＯＳにおいて利用可能な、アルミニウムのような金属を使用することである。これは、非特許文献６に報告されている。しかしながら、アルミニウムは、表面に酸化アルミニウムを形成する結果、検知用材料とは良好な電気的接触をなさない。
【００１５】
他のオプションは、別個のポストＣＭＯＳプロセスにおいて金又は白金を堆積することである。これにより、デバイスは、検知用材料との良好な接触をなす一方でＣＭＯＳプロセスを有することができる。しかしながら、このステップは、見かけほど容易なわけではない。一つの可能な方法は、ＣＭＯＳでデバイスを製作し、それをバルクエッチして膜を解放することである。その後、ウエハ上にスピンフォトレジストを行い、適切なマスクを使用してパターニングを行い、それに引き続き、必要な金属のスパッタリング又は蒸着を行う。
【００１６】
しかしながら、これは、低い歩留まりかつ低い生産性となる。フォトレジストのコーティング及びパターニングが膜に損傷を与えるからである。実際のところ、膜は極めて薄く（１０μｍ未満）、フォトレジストが高速でスピンされると、膜が破損する可能性が高い。フォトレジストスピン装置の真空もまた、膜の破損を引き起こし得る。さらに、製作された膜は多くの場合、膜層内の残留応力により、わずかに曲がる。これは、フォトレジストの不均一な分布をもたらし得るので、マスクパターンを良好に画定することができない。
【００１７】
加えて、一般に、ほとんどの工場及びリソグラフィ機器には、標準のウエハで動作するべく設備が整いかつ設計されるので、膜を有するウエハで動作するようには設計されていない。例えば、いくつかのマスク整合装置が、表側からの真空を使用してウエハを拾い上げるが、これは、膜ウエハの場合には、いくつかの膜の破損をもたらし得る。これらの理由すべての結果、この方法で金をマイクロホットプレート上に堆積することは極めて困難となる。
【００１８】
他の堆積方法は、電極のパターニング及び堆積の後にバルクエッチングを行うことによる。例えば非特許文献９は、この方法を使用して白金電極を堆積する。この方法では、パターニング及び金堆積を標準のウエハに対して行われ、その後、エッチバックのステップが行われる。この方法の問題点は、ウエハに堆積された白金が、バルクエッチングに使用される機器を汚染し得ることである。
【００１９】
非特許文献８は、わずかに異なるが同様のプロセスを使用する。そのプロセスでは、ＣＭＯＳプロセスの後、ウエハ全体に金を堆積させ、その後、レジストのスピンを行ってパターニングを行う。ウエハはその後、バルクエッチされて膜（この場合は懸架膜）が解放される。これはその後、金がエッチングされて、不要な領域から除去される。
【００２０】
この方法を使用することの利点は、バルクエッチング後にウエハ上のリソグラフィ又はスピンが不要となることである。したがって、リソグラフィ機械における膜の取り扱いに関する問題は存在しない。しかしながら、非特許文献９が使用する方法と同様、バルクエッチングのために当該機械の中に置かれたウエハはすでに金を含有するので、依然として当該機械を汚染し得ることとなる。さらに、記載されるデバイスは、機械的に安定ではない懸架膜である。
【００２１】
ＩＲ放射器もよく知られている。例えば、非特許文献１１及び１２は、懸架ブリッジ又は膜のいずれかの上のマイクロホットプレートに基づくＩＲ放射器デバイスを記載する。
【００２２】
ＩＲ放射器の放射を改善するべく、頂部に材料が堆積される場合が多い。これは、炭素若しくは金属黒体のような、又はプラズモン構造体ともなり得る高放射性材料のコーティングであり得る。非特許文献１３又は１４に記載されるようなプラズモン構造体は、所定波長のＩＲ放射を改善し得る。これは、特別に繰り返しパターンに設計された頂面上の一以上の層からなる。
【００２３】
かかるプラズモン構造体は、金又は白金から作ることができるので、その堆積方法は、抵抗型ガスセンサ用電極と同じ課題に直面する。
【００２４】
本発明の目的は、上述した問題に対処することにある。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】米国特許第３，３５６，８５８号明細書
【非特許文献】
【００２６】
【非特許文献１】U. Dibbern et. al, “A substrate for thin-film gas sensors in microelectronic technology,” Sensors and Actuators B, 1990
【非特許文献２】M. Stankova et. al, “Detection of SO2 and H2S in CO2 stream by means of WO3 -based micro-hotplate sensors2H” Sensors and Actuators B, 2004
【非特許文献３】M. Baroncini et. al., “Thermal characterization of a microheater for micromachined gas sensors,”
【非特許文献４】I.Simon et.al, “Micromachined metal oxide gas sensors: opportunities to improve sensor performance,” Sensors and Actuators B (2001)
【非特許文献５】S.Z. Ali Et. Al, “Tungsten-Based SOI Microhotplates for Smart Gas Sensors” Journal of MEMS 2008
【非特許文献６】Suehle et. al. “Tin Oxide Gas Sensor Fabricated Using CMOS Micro-hotplates and In-Situ Processing,” IEEE Electron Device Letters 1993
【非特許文献７】F. Udrea et. al. “Design and simulations of SOI CMOS micro-hotplate gas sensors,” Sensors and Actuators B 2001
【非特許文献８】M. Afridi Et. al, “A monolithic CMOS Microhotplate-Based Gas Sensor System,” IEEE Sensors Journal 2002, US patent 5464966
【非特許文献９】M. Graf “CMOS microhotplate sensor system for operating temperature up to 500℃” Sensors and Actuators B 2005
【非特許文献１０】S.Z.Ali Et. Al, “Tungsten-Based SOI Microhotplates for Smart Gas Sensors” Journal of MEMS 2008
【非特許文献１１】Parameswaran et. al. “Micro-machined thermal emitter from a commercial CMOS process,” IEEE EDL 1991
【非特許文献１２】San et. al. “A silicon micromachined infra-red emitter based on SOI wafer” (Proc of SPIE 2007)
【非特許文献１３】J. Daly “Nano-Structured Surfaces for Tuned Infrared Emission for Spectroscopic applications”, Micro- and Nano-photonic Materials and Devices, 2000
【非特許文献１４】Y. Chang “Emission properties of Ag/dielectrid/Ag plasmonic thermal emitter with different lattice type, hole shape, and dielectric material,” Applied Physics letters 213102, 2009
【発明の概要】
【００２７】
本発明の一側面によれば、半導体基板と、半導体基板上の誘電体領域と、誘電体領域内の抵抗型加熱器とを含むマイクロホットプレートを製造する方法が与えられる。この方法は、相補型金属酸化膜半導体（ＣＭＯＳ）互換性プロセスステップを使用して半導体基板、誘電体領域及び抵抗型加熱器を形成するステップと、ＣＭＯＳ互換性プロセスステップを使用して誘電体領域上にフォトレジスト材料を堆積させるステップと、誘電体領域上にパターニング領域を形成するべくＣＭＯＳ互換性プロセスステップを使用してフォトレジスト材料のパターニングを行うステップと、引き続いて誘電体膜を形成するべく半導体基板の少なくとも一部分にエッチングを行うステップと、金属構造体が誘電体領域上のパターニングされた領域に堆積されることを保証するさらなるプロセスを誘電体膜に受けさせるステップとを含み、フォトレジスト材料を堆積するステップ、フォトレジスト材料のパターニングを行うステップ、及び半導体基板の少なくとも一部分にエッチングを行うステップは連続して行われる。
【００２８】
ここに開示されるのは、エッチングされた部分を有する半導体基板と、半導体基板上の誘電体領域と、誘電体領域内に形成された抵抗型加熱器と、誘電体領域上に形成されたパターニングされた金属層とを含むマイクロホットプレートである。半導体基板、誘電体領域、抵抗型加熱器及びパターニングされた金属層は、上述の方法を使用して形成される。
【００２９】
本発明のさらなる側面によれば、エッチングされた部分を有する半導体基板と、半導体基板上の誘電体領域と、誘電体領域内に形成された抵抗型加熱器と、誘電体領域上に形成されたパターニングされた金属層とを含むマイクロホットプレートが与えられる。半導体基板、誘電体領域、抵抗型加熱器は、ＣＭＯＳ互換性技術を使用して形成される。パターニングされた金属層のパターンはＣＭＯＳ互換性技術によって画定され、基板におけるエッチングされた部分はエッチング技術を使用して形成され、パターニングされた金属層はさらなる技術を使用して形成される。
【００３０】
さらなる側面及び好ましい特徴は請求項２以下に記載される。
【００３１】
わかることだが、誘電体領域は一以上の誘電体層を含み得る。抵抗型加熱器は誘電体領域の中に組み入れられ、一つの誘電体層は、抵抗型加熱器の両側に与えられ得る。用語「ＣＭＯＳ互換性プロセス」は、ＣＭＯＳプロセスの中で使用されるプロセスステップをカバーし、ＣＭＯＳプロセスとは別個に行われるがＣＭＯＳプロセスステップにおいて使用可能なプロセス治具を利用する所定のプロセスステップもカバーする。例えば、基板と、誘電体領域と、当該誘電体領域の内側の抵抗型加熱器とを形成するプロセスステップは、ＣＭＯＳプロセスステップの中で行われ、フォトレジスト材料を堆積し当該フォトレジスト材料のパターニングを行うプロセスステップは、ＣＭＯＳプロセスでも使用可能なフォトリソグラフィ治具を使用して別個に（ＣＭＯＳプロセスステップの外で）行うことができる。代替的に、用語「ＣＭＯＳ互換性プロセス」は、基板と、誘電体領域と、誘電体領域の中の抵抗型加熱器と、パターニングされたフォトレジスト材料とが、ＣＭＯＳプロセスを直接使用して（又はＣＭＯＳプロセスステップの中で）形成されるプロセスステップをカバーする。用語「誘電体膜」は、半導体構造がエッチバックされたデバイス構造体を言及する。誘電体膜構造体は一般に、エッチングされた基板と、エッチングされた基板上の誘電体領域と、抵抗型加熱器と、誘電体領域及び当該誘電体領域上にパターニングされたフォトレジストの中の相互接続部とを含む。誘電体膜構造体は、一般にはＣＭＯＳ互換性ではないプロセス（ポストＣＭＯＳプロセス又は非ＣＭＯＳプロセス）において行われる金属堆積ステップを受ける。
【００３２】
本発明は一般に、半導体デバイスと、半導体デバイスを製造する方法とを与える。半導体デバイスは、部分的にＣＭＯＳの又はＣＭＯＳに基づくプロセスステップを使用して作られ、半導体基板及び当該半導体基板上の少なくとも一つの第１誘電体層と、加熱器と、当該加熱器上の少なくとも一つの第２のさらなる誘電体層と、当該少なくとも一つのさらなる誘電体層上の少なくとも一つのパターニングされた貴金属層とを含む。方法は、半導体構造体の当該第２誘電体層上へのフォトレジスト材料の堆積と、パターニングされた領域を誘電体層上に形成するべくフォトレジスト材料をパターニングすることとを含む。フォトレジスト材料を堆積し、フォトレジスト材料をパターニングするステップは、ＣＭＯＳにおいて使用されるものと同様のフォトリソグラフィ及びエッチングステップを使用して連続して行われる。得られた半導体デバイスはその後、誘電体膜と当該膜内の金属構造体とが、第２誘電体層上のパターニングされた領域に形成されることを保証するさらなるプロセスステップを受ける。
【００３３】
膜は、ＣＭＯＳステップ及びＣＭＯＳ類似ステップすべてが完了した後に、裏側エッチングによって、好ましくは深掘り反応性イオンエッチング（ＤＲＩＥ）によって形成される。
【００３４】
貴金属構造体は、金又は白金の層でよく、好ましくは、誘電体膜が形成された後に堆積される。代替的に、金属構造体は、金又は白金から作られた別個の構造体でよい。わかることだが、貴金属構造体は一般に、半導体デバイスがガスセンサとして作用できるように一対の櫛形電極として使用することができる。この場合、さらなる化学感受性層が、当該対の櫛形電極上に形成される。金属構造体は、ＩＲ放射源におけるプラズモン構造体として使用することができる。これら双方のアプリケーションにおいて、抵抗型加熱器は、第１及び第２誘電体層間に（又は誘電体領域の中に）埋め込まれ、誘電体膜の中に配置される。その結果、半導体構造体は、ガスセンサ及び／又はＩＲ放射器として動作することができる。半導体デバイスは、誘電体膜の中に抵抗型加熱器を含むので、マイクロホットプレートとも称される。半導体デバイスとは、ＣＭＯＳプロセスステップ又はＣＭＯＳ類似ステップによって作られる構造体を言及する。これは、貴金属のフォトレジストパターニング、それに引き続いての、膜形成のための、基板の少なくとも一部の深掘りエッチング、貴金属堆積、及び、先にパターニングされたフォトレジストを使用したリフトオフを含む。裏側エッチング、貴金属堆積及びリフトオフは、非ＣＭＯＳ又はポストＣＭＯＳプロセスステップと称する。非ＣＭＯＳ又はポストＣＭＯＳプロセスステップにより、我々は一般に、ＣＭＯＳ制御欠如、ＣＭＯＳステップに関連する耐性及び／又は治具の汚染可能性に起因して最先端のＣＭＯＳプロセスステップにおいては使用されないステップを言及する。例えば、金及び白金は双方とも、半導体バンドギャップにおける深いドーパント又はトラップとして作用し得る。これは、ＣＭＯＳに基づく任意の他のデバイス又は回路の性能に影響を与え得る。
【００３５】
貴金属層は、好ましくはスパッタリング又は蒸着によって堆積される。リフトオフプロセスは、パターニングされた領域に形成された金属構造体が当該第２誘電体層上に保持されるように、フォトレジスト材料と、当該フォトレジスト材料の頂部上の金属層とを除去することを含む。フォトレジスト材料と、当該フォトレジスト材料の頂部上の金属構造体とは、化学溶液及び／又は化学溶剤を使用して除去される。
【００３６】
上述した記載の多くがリフトオフ技術を参照する一方、当業者であれば、リフトオフ技術の一部として通常使用されるもの以外の条件のもとで（フォトレジストと当該フォトレジストの頂部上の材料とを除去するべく）化学溶剤及び／又は溶液を使用することが意図されることがわかる。
【００３７】
好ましい実施形態において開示されるのは、金又は白金から作られた少なくとも一つの金属層を使用する裏側エッチングを使用して形成された誘電体膜上に懸架されたマイクロホットプレートである。金又は白金は、ＣＭＯＳプロセスにおけるフォトリソグラフィをＣＭＯＳプロセスシーケンスの最終ステップの一つとして使用して、又はフォトリソグラフィ及びエッチングのためのＣＭＯＳ類似ステップを使用してパターニングされるが、金属パターンを画定するための、スパッタリング又は蒸着及び引き続いてのリフトオフプロセスによる金属堆積は、ポストＣＭＯＳによって、有利には、裏側エッチングによる誘電体膜形成の後に行われる。すなわち、ＣＭＯＳプロセスにおいて、又はＣＭＯＳプロセスにおいて使用されるものと類似の態様で、フォトレジストは、ウエハ上にスピンされ、ＣＭＯＳプロセス固有の精度及び再現性を与える標準フォトリソグラフィによってパターニングされる。次のステップは、裏側エッチングを行うためのものであり、好ましくは、誘電体膜を解放するべく深掘り反応性イオンエッチング（ＤＲＩＥ）を使用する。その後、上記金属構造体の一以上が、スパッタリング又は蒸着によって堆積され、さらにリフトオフプロセスによって所望パターンにされる。
【００３８】
フォトレジスト材料のパターニングを行うステップは、誘電体層上のパターニングされた領域を画定するべくマスクを適用することを含む。フォトレジスト材料をパターニングするステップは、誘電体層上にパターニングされた領域を画定するべくＣＭＯＳプロセスステップの中でフォトリソグラフィ治具を使用することを含む。半導体基板のエッチングを行うステップは、半導体基板のエッチング予定部分を画定するべく半導体基板の裏側（すなわち、半導体基板の、貴金属構造体が形成される面ではない方）に隣接するようにマスクを適用することを含む。半導体基板のエッチングを行うステップは、深掘り反応性イオンエッチング（ＤＲＩＥ）技術を適用することを含む。
【００３９】
基板のエッチングの後であって金属構造体を堆積する前に、方法はさらに、フォトレジスト層の頂部に及び誘電体層上のパターニングされた領域に一以上の接着層又は拡散障壁層を堆積することを含む。接着層又は拡散障壁層は、接着不足、又は貴金属原子の誘電体層への望ましくない拡散のような問題を回避するべく金属に挟み込まれる。例えば、金層は、クロム及び／若しくはニッケルを下側に有し、又はチタン層を伴って作ることもできる。
【００４０】
さらなる実施形態において、最終的に製作されたデバイスは、バルクシリコン開始ウエハ又はシリコン・オン・インシュレータ（ＳＯＩ）ウエハのいずれかによる部分的にＣＭＯＳ技術によって製作された抵抗型ガスセンサとなり得る。バルクシリコンウエハとＳＯＩウエハとの差異は、バルクシリコンウエハが、デバイス構造体の中に形成された埋め込み酸化物を有しないことにある。一実施形態において加熱器は、ポリシリコン、アルミニウム、単結晶シリコン、ＭＯＳＦＥＴ、又は、例えばタングステン若しくはチタン若しくはこれらの組み合わせのような高温ＣＭＯＳ金属から作られる。
【００４１】
金属構造体又は電極の形状は、円形又は矩形の形状の櫛形としても、互いに隣り合って接触する２つのみの接点としても、渦巻形状としても、又は同心環を含んでもよい。明らかなことだが、多くの異なる電極形状及び設計を、当業者は意図し得る。
【００４２】
電極上には、化学物質又はガス感受性層が、例えば、スクリーン印刷、スパッタリング、化学気相堆積（ＣＶＤ）インクジェット又は液滴コーティングによって堆積される。この層が、加熱器によって制御された特定の温度でガスに曝されると、ガスの反応又は拡散が生じて、化学物質又はガス感受性層の、抵抗（又は容量）のような電気的特性が修正される。この化学物質又はガス感受性層は、酸化スズ、酸化亜鉛、酸化タングステン又はポリマーベースの電導性金属酸化物であり得る。化学物質又はガス感受性層は、電極上の液滴のようにしてもよく、又は、電極に等角となるように十分に薄くしてもよい（例えば２ミクロン未満）。好ましくは、この化学物質又はガス感受性層は、応力とデバイスの電力消費を増加させる熱散逸とを回避するべく、当該電極上の領域に閉じ込めるべきである。
【００４３】
誘電体膜自体は円形、矩形、又は、角における応力を低減するべく角が丸められた矩形でよいが、他の形状も同様に可能である。デバイスの頂部不動態物は、二酸化ケイ素又は窒化ケイ素のいずれかでよい。
【００４４】
方法はさらに、誘電体膜の中に埋め込まれた温度センサを製作することを含む。これは、金属又はポリシリコン若しくは単結晶シリコンから作られた抵抗型温度センサとなり得るか、又はダイオードとなり得る。好ましくは、ダイオードは、チャネル及びｐチャネルＦＥＴのようなトランジスタを作るＣＭＯＳプロセスにおいて使用されるものと同じＣＭＯＳ層によって作られる。この例は、半導体構造体が、ＣＭＯＳプロセスステップを使用して製造されたＭＯＳＦＥＴ構造体を含む場合に特に関連する。したがって、ダイオードのカソードを、ｎチャネルＭＯＳＦＥＴのドレイン層のソースを使用して形成することができる一方、ダイオードのアノードを、ｐチャネルＭＯＳＦＥＴの同じソース層又はドレイン層を使用して形成することができる。
【００４５】
デバイスはまた、金属又はポリシリコンから作られた熱拡散プレートを有し、シリコン・オン・インシュレータ基板の場合、デバイスは単結晶シリコンプレートを有する。拡散プレートの役割は、熱を均一に拡散させ、ひいては加熱器エリアにおける温度の均一性を向上させることにある。
【００４６】
さらなる実施形態において、ＣＭＯＳ互換性ＩＲ放射器を製作するデバイス及び方法が与えられる。これは、抵抗型ガスセンサに類似し、上述の場合のようにマイクロホットプレートを形成するべく誘電体膜内に埋め込まれた加熱器を含み得る。この場合、ガスの存在に起因する抵抗変化を検知するべく感受性層が堆積された電極の代わりに、頂部の貴金属構造体層は、デバイスの赤外線放射を増加させるべくパターニングされてプラズモン構造体とされる。プラズモンパターンとは、必要な放射スペクトルに応じて特定波長のＩＲ放射を高め及び／又は他の望ましくない波長の赤外線放射を低減するべく繰り返された（必ずしも規則的というわけではない）ドット、孔、矩形、台形又は他の構造の特徴部を言及する。したがって、かかるプラズモン構造体は、いくつかの波長に対するＩＲ放射性の増強体及び／又は他の波長に対するフィルタとしての役割を果たし得る。
【００４７】
実施形態において、方法は、同じチップ（抵抗型ガスセンサ又はＩＲ放射器のいずれか）上にアナログ又はデジタルＣＭＯＳ回路を統合することができる。これは、マイクロホットプレートを製作するＣＭＯＳ技術の使用ゆえに達成することができる。回路は、例えば電流ミラー回路を使用した単純な電流供給源、又は定電圧、定電流若しくは定電力回路を介した加熱器駆動若しくはＰＷＭ駆動を許容する複雑な回路からなる加熱器用の駆動回路であり得る。さらに、膜内の温度センサを測定する回路も存在し、付加的には、当該回路を、加熱器の一定温度制御を許容するフィードバックループを有するように使用してもよい。双方向性電流駆動も実装することができる。
【００４８】
他の回路として、温度センサ又は検知層の読み出し回路も存在し得る。これは、増幅器、フィルタ、及びアナログ・デジタル変換器を含み得る。デジタル回路もまた、信号のデジタルプロセスを許容するべく統合することができる。これらの他に、熱ダイオード、抵抗型温度センサ、又はＶｐｔａｔ若しくはＩｐｔａｔ回路に基づく膜外温度センサも統合することができる。
【図面の簡単な説明】
【００４９】
本発明の好ましい実施形態のいくつかが、例示のみにより、かつ、添付図面を参照して、記載される。
【００５０】
【図１】抵抗型ガス検知用のポストプロセスされた電極を備える、ＣＭＯＳのＳＯＩプロセスにおいて作られたマイクロホットプレートの模式的な断面を例示する。
【図２】ＩＲ放射器としての使用を目的としてポストプロセスされたプラズモン構造体を備える、ＳＯＩプロセスにおいて作られた代替的なマイクロホットプレートの模式的な断面を例示する。ここで、プラズモン構造体は、当該放射を高めるべく使用されている。
【図３】ＩＲ放射器としての使用を目的としてＳＯＩプロセスにおいて作られた代替的なマイクロホットプレートの模式的な断面を例示する。当該放射器の放射性を増加させるべく頂部金属が、ポストプロセス中にシートとして堆積されている。
【図４】抵抗型ガス検知用のポストプロセスされた電極を備える、ＳＯＩプロセスにおいて作られた代替的なマイクロホットプレートの模式的な断面を例示する。加熱器は、当該加熱器の接着及び信頼性を向上させるべく加熱器材料に付加されたさらなる接着層を有する。
【図５】ＣＭＯＳプロセスにおいて作られた代替的なマイクロホットプレートの模式的な断面を例示する。開始バルクウエハが、抵抗型ガス検知用のポストプロセスされた電極を備える。
【図６】ＣＭＯＳプロセスにおいて作られた代替的なマイクロホットプレートの模式的な断面を例示する。開始バルクウエハが、抵抗型ガス検知用のポストプロセスされた電極を備える。ここで、頂面への接着を向上させるべく及び／又は頂面への拡散を低減／防止するべく、層が表面金属直下に堆積される。
【図７】ポストプロセスされた電極を備える、ＣＭＯＳプロセスにおいて作られた代替的なマイクロホットプレートの模式的な断面を例示する。ここで、エッチバックはＫＯＨエッチングによって行われ得る。
【図８】提案される方法の、ポストプロセスされた櫛形電極（ＩＤＥ）をＳＯＩマイクロホットプレートの頂部に堆積するステップを示す。
【図９】ポストプロセスされたＩＤＥを備える正方形マイクロホットプレートの上面図を示す。
【図１０】ポストプロセスされたＩＤＥを備える円形マイクロホットプレートの上面図を示す。
【図１１】抵抗型ガスセンサにおける検知材料の抵抗を測定するためのいくつかの可能な設計の電極の上面図を示す。
【図１２】プラズモン構造体が堆積されたＩＲ放射器の上面図を示す。
【図１３】ＣＭＯＳチップの上面図を示す。同チップ上には、マイクロホットプレートに基づくガスセンサ及びインタフェイス回路が存在する。
【図１４】抵抗型ガス検知用のポストプロセスされた電極と、液滴層として堆積された化学物質又はガス検知層とを備える、ＣＭＯＳのＳＯＩプロセスにおいて作られたマイクロホットプレートの模式的な断面を例示する。
【図１５】抵抗型ガス検知用のポストプロセスされた電極と、等角コーティングとして堆積された化学物質又はガス検知層とを備える、ＣＭＯＳのＳＯＩプロセスにおいて作られたマイクロホットプレートの模式的な断面を例示する。
【発明を実施するための形態】
【００５１】
本発明の実施形態は、金又は白金電極がデバイス構造体上に堆積されるように製作された、ＣＭＯＳに基づくマイクロホットプレートの製造方法を記載する。この方法において、デバイスは、最先端のＣＭＯＳプロセスにおいて製作される。プロセスは、バルクのＣＭＯＳ又はＳＯＩのＣＭＯＳのいずれかであり得る。加熱器は、タングステン、ポリシリコン、ＭＯＳＦＥＴ、アルミニウム又は単結晶シリコン（これらの層はすべてＣＭＯＳ互換性である）を使用して作ることができる。
【００５２】
マイクロホットプレートはその後、金電極の堆積を目的として、当該膜の解放前に、ウエハの（抵抗型加熱器近くの）表側にレジストをスピン及びパターニングすることによるさらなるプロセスを受ける。ウエハはその後、深掘り反応性イオンエッチング（ＤＲＩＥ）を介したドライエッチング又はＫＯＨを使用したウェットエッチングのいずれかを使用してエッチバックされる。金又は白金はその後、表側にスパッタリングされて金電極を形成する。かかる金属層の一つが堆積される前に、接着を向上させるべく及び誘電体層又は酸化物層への拡散を最小限にするべく、ニッケル、クロム又はチタンのような他の金属層を形成することもできる。プロセスは、（ＣＭＯＳにおけるフォトリソグラフィステップによって先に画定されていた）所望パターンを達成するリフトオフが行われたときに完了する。
【００５３】
好ましい実施形態によれば、この方法を使用することで、膜なしの標準厚さを有するウエハへのリソグラフィが行われるにもかかわらず、エッチングプロセスの後に金属堆積が行われるので、エッチ機器が汚染されない。白金及び金は双方とも汚染物質であり、ＣＭＯＳ又はエッチ機器におけるその使用は回避するのがベストである。
【００５４】
好ましくは、膜のエッチバックは、深掘り反応性イオンエッチ（ＤＲＩＥ）を使用して行うことができる。これは、垂直壁、ひいては低減されたエリア消費をもたらし、付加的に、膜の最終形状の良好な制御をもたらす。これは、ひいてはウエハ全体の高い再現性を保証する。代替的に、膜は、例えば水酸化カリウム（ＫＯＨ）又は水酸化テトラメチルアンモニウム（ＴＭＡＨ）を使用するウェットエッチングによって形成することもできる。これは、安価なプロセスをもたらす。
【００５５】
一実施形態において、上述されたデバイス及び方法は抵抗型ガスセンサに限られず、他の膜に基づくデバイスにも適用することができる。さらなる実施形態によれば、かかるデバイス及びこれを製造する方法は、ＣＭＯＳに基づくＩＲ放射器に応用することができる。
【００５６】
図１は、抵抗型ガス検知用のポストプロセスされた電極を備える、ＳＯＩプロセスにおいて作られたマイクロホットプレートの模式的な断面を示す。デバイスは、シリコン基板１と、埋め込まれた酸化物４、誘電体層５、及び当該基板により支持された不動態６からなる膜とからなる。抵抗型加熱器２が膜内に埋め込まれ、トラック３が加熱器をパッドに接続するべく使用される。不動態の頂部には、金又は白金いずれかの電極７が形成される。これは、検知材料との接触を図るべく使用することができる。深掘り反応性イオンエッチング（ＤＲＩＥ）によってエッチングが行われ、トレンチのほぼ垂直な側壁が達成される。加熱器２は、ＣＭＯＳシーケンスの中で作られる。電極７のフォトリソグラフィが、ＣＭＯＳシーケンスの最終ステップとして、ＤＲＩＥの前に行われる。電極７の最終パターンは、ＤＲＩＥの後にリフトオフ技術によって（ＣＭＯＳの中で行われるフォトリソグラフィステップを使用して）完成される。わかることだが、ＳＯＩウエハの代わりに標準シリコンウエハを使用することができる。かかる場合、シリコンウエハは、図１の構造体に使用された埋め込まれた酸化物４を有しない。
【００５７】
図２は、本発明の他実施形態を示す。ここで、デバイスはＩＲ放射器であり、金又は白金のいずれかから作られたプラズモン構造体８を、当該デバイスのＩＲ放射を高めるべく頂面に有する。かかる構造体８は、図１に示された電極７と同様の態様でなされる。
【００５８】
図３は、ＩＲ放射器を示す。ここで、金又は白金の頂部金属層は、当該デバイスのＩＲ放射を高めるコーティング９を形成するべく使用される。
【００５９】
図４は、抵抗型ガス検知用のポストプロセスされた電極を備えるマイクロホットプレートを示す。このデバイスでは、加熱器は、当該加熱器の接着及び安定性を向上させるべく金属層の下に付加層１０を有する。明らかなことだが、付加層１０は、ＩＲ放射器デバイスにおいて使用される場合、加熱器にも適用することができる。
【００６０】
図５は、抵抗型ガス検知用のポストプロセスされた電極を備えるマイクロホットプレートを示す。これは、開始基板がバルクシリコン基板であったプロセスを使用して製作される。かかるデバイスには、埋め込まれた酸化物層は存在しない。
【００６１】
図６は、マイクロホットプレートデバイスを示す。ここで、ポストプロセスされた電極は、下に付加層１１を有する。この層は、（金又は白金であり得る）金属の不動態層との接着を向上させる。この層は、任意の材料から作ることができ、クロム、ニッケル若しくはチタンのような金属でよく、一を超える材料層でもよい。
【００６２】
図７は、ポストプロセスされた電極を備えるマイクロホットプレートデバイスを示す。ここで、エッチバックが、ウェットエッチング（例えばＫＯＨ又はＴＭＡＨを使用）によってすでに行われている。これは、ＤＲＩＥによって作られた垂直側壁とは対照的に、トレンチの傾斜側壁をもたらす。
【００６３】
図８は、金又はタングステンの頂部金属層構造体の堆積に関与する主要プロセスを示す。ＣＭＯＳプロセスの後、デバイスは（ａ）に示されるようになる。
【００６４】
（ａ）これは、シリコン基板１、埋め込まれた酸化物層４、加熱器２及びトラック３、誘電体酸化物５及び不動態６からなる。これらの層はすべて、ＣＭＯＳシーケンスにおいて形成される。
【００６５】
（ｂ）その後、表側リソグラフィマスク１３及び裏側リソグラフィマスク１２が、ウエハの表側及び裏側にスピン及びパターニングされる。これは、ＣＭＯＳシーケンスの最終ステップの一つであり、ステップ（ｄ）においてなされる将来の金属７のパターンを画定する。
【００６６】
（ｃ）デバイスは引き続き、好ましくはＤＲＩＥ法を使用してエッチバックされる。
【００６７】
（ｄ）頂部金属層７（金又は白金）がその後、スパッタリング又は蒸着を使用してデバイス上に堆積される。必要に応じ、不動態面への金属接着を向上させ、及び下にある酸化物又は不動態層への拡散を防止するべく、最終金属層（金又は白金）の堆積前に一以上の層が堆積される。
【００６８】
（ｅ）ステップ（ｂ）においてなされたフォトレジストがその後、頂部金属層（金又は白金）の不要部分と一緒に除去される。
【００６９】
理解されることだが、図１（ａ）の半導体構造体は、標準ＣＭＯＳプロセスを使用して製造される。詳細なＣＭＯＳ製造ステップの一例は、以下のように記載される。
【００７０】
単純な金属加熱器を形成するプロセスのＣＭＯＳ部分に対してである（単純なマイクロホットプレートの製作に関連するステップのみが与えられる）。
【００７１】
１．開始基板はシリコン又はＳＯＩウエハである。
２．（開始ＳＯＩウエハの場合のみ）薄いシリコン層をパターニング及び画定し、残りには酸化物を有する。マイクロホットプレートエリアに対しては、設計は典型的に、薄いシリコンを酸化物によって置換する。しかしながら、いくつかの他のパターンも可能である。
３．誘電体５の層（二酸化ケイ素又は窒化ケイ素）が、チップ全体にわたって堆積される（マイクロホットプレートは任意の回路である）。
４．パターニングされた金属層が堆積される。これが、マイクロホットプレートエリア内に加熱器２を形成する。
５．他の誘電体層が、加熱器２の頂部に堆積される。
６．他の金属層が堆積される。これは、加熱器上にプレート又はいくつかの他のパターンを形成するべくオプションとして使用することができる。
７．他の誘電体層が堆積される。
８．他の金属層が堆積される。これは、加熱器上にプレート又はいくつかの他のパターンを形成するべくオプションとして使用することができる。
９．二酸化ケイ素及び／又は窒化ケイ素の不動態層６が堆積される。
【００７２】
わかることだが、これは、ステップの一つのシーケンスを与えるだけであり、多くの他の変形例が可能でありかつ当業者にとって自明である。ＣＭＯＳプロセスは、（ＭＯＳＦＥＴを形成するためのｐウェル及び／又はｎウェルドーピング、ポリシリコン堆積、高ｐ＋及びｎ＋ドーピング等のような）他のステップを含み得る。単純なデバイスにとって、これらはマイクロホットプレート領域において効果を有しないが、同じチップ上に回路を製作するべく使用してよい。プロセスはまた、異なる数の金属層を有し得る。
【００７３】
さらに、異なる層の使用を変えることにより、加熱器を、単結晶シリコン（ｐドープ又はｎドープ）若しくはポリシリコン（ｐドープ又はｎドープ）のいずれかから、又は他の金属層の一つから作ることができる。金属層は、その上又は下に、接着及び信頼性を向上させるべく一以上の層又は異なる材料を有し得る。デバイスはまた、単結晶シリコン、ポリシリコン又は金属層から作られたダイオード又は抵抗型温度センサを有し得る。
【００７４】
図９は、抵抗型ガス検知用の櫛形電極を備えるマイクロホットプレートの上面図を示す。これは矩形膜１４を有し、電極は櫛形にされる。図１０は、同様の構造体を示すが、膜、加熱器及び電極が円形にされる。
【００７５】
図１１は、抵抗型ガス検知用に使用される電極のいくつかの異なる形状を示す。（ａ）は円形櫛形形状を示す。（ｂ）は櫛形同心環を示す。（ｃ）は、渦巻形状の電極を示す。多くの他の異なる形状も可能である。特に、電極は、矩形の形状にすることができ、又は単なる２つの並べた電極としてもよい。この図は、いくつかの可能な例を示すのみであり、当業者にとっては多くの異なる形状が可能である。
【００７６】
図１２は、放射を高めるべく金又は白金から形成されたプラズモン構造体を備えるＩＲ放射器の上面図を示す。この図は、かかる構造体を矩形にしたものを示すが、円形、三角形又は台形の形状としてよく、実際のところ、必要な放射スペクトルプロファイルに応じて任意の形状としてよい。
【００７７】
図１３は、マイクロホットプレートデバイス及び回路１６を同じチップ上に備えるチップ１５の上面図を示す。これは、ＣＭＯＳプロセスを使用して可能となる。センサデバイス及び回路の双方が同じチップ上に許容される。ＣＭＯＳ互換性ポストプロセス法の使用により、金又は白金の頂部金属層を膜上に堆積することができる。
【００７８】
図１４は、抵抗型ガス検知用のポストプロセスされた電極を備える、ＳＯＩプロセスにおいて作られたマイクロホットプレートの模式的な断面を示す。デバイスは、金属電極７上に堆積された化学物質又はガス検知層１７を有する。検知材料は、金属電極上の液滴のようなものである。
【００７９】
図１５は、抵抗型ガス検知用のポストプロセスされた電極を備える、ＳＯＩプロセスにおいて作られたマイクロホットプレートの模式的な断面を示す。デバイスは、金属電極７上に堆積された化学物質又はガス検知層１８を有する。検知材料は、電極上に密着するようにコーティングされる。
【００８０】
わかることだが、本発明のプロセス／方法は、マイクロホットプレートのアレイを製造することに使用してよい。当該アレイは、異なる膜上に作り、又は一を超えるマイクロホットプレートを一つの膜上に有し得る。例えば、提案される方法は、側方に離間された４つの加熱器及び４つの電極を有する一つの膜、又は、１つの加熱器及び１つの電極をそれぞれに有する４つの膜を作ることができる。
【００８１】
当業者であれば、上述した記載及び添付の特許請求の範囲のうち、「上」、「下」、「表」、「裏」、「垂直」、「下側」等の位置関係の用語が、標準の断面斜視図を示すもの、及び添付図面に示されるもののような、半導体デバイスの概念的な例示を参照していることが理解される。これらの用語は、参照の容易のために使用され、制限的性質を意図していない。したがって、これらの用語は、添付図面に示される配向の場合に半導体デバイスを参照するものと理解される。
【００８２】
本発明が、上述された好ましい実施形態の点で記載されたが、かかる実施形態が例示のみであって請求項がかかる実施形態に限定されないことを理解すべきである。当業者であれば、本開示に鑑み、添付の特許請求の範囲内に収まるように意図された修正及び代替をなし得る。本明細書に開示又は例示された各特徴は、単独で又はここに開示又は例示される任意の他の特徴との適切な組み合わせで本発明に組み入れることができる。
【図１】
0006507176.tif 000002
【図２】
0006507176.tif 000003
【図３】
0006507176.tif 000004
【図４】
0006507176.tif 000005
【図５】
0006507176.tif 000006
【図６】
0006507176.tif 000007
【図７】
0006507176.tif 000008
【図８（ａ）】
0006507176.tif 000009
【図８（ｂ）】
0006507176.tif 000010
【図８（ｃ）】
0006507176.tif 000011
【図８（ｄ）】
0006507176.tif 000012
【図８（ｅ）】
0006507176.tif 000013
【図９】
0006507176.tif 000014
【図１０】
0006507176.tif 000015
【図１１（ａ）】
0006507176.tif 000016
【図１１（ｂ）】
0006507176.tif 000017
【図１１（ｃ）】
0006507176.tif 000018
【図１２】
0006507176.tif 000019
【図１３】
0006507176.tif 000020
【図１４】
0006507176.tif 000021
【図１５】
0006507176.tif 000022