(57)【特許請求の範囲】
【請求項１】
映像発生手段（１１）にて生成されるインターレース形式の入力映像を入力して、表示装置（１３）に出力される出力映像を生成する情報処理装置（１２）であって、
前記入力映像に係る垂直同期信号をトリガとして、前記入力映像に所定の処理を実行し、前記出力映像を生成する画像処理手段（１２ａ）と、
前記出力映像に係る垂直同期信号を生成する同期信号生成手段（２１）と、
前記入力映像に係る垂直同期信号と、前記出力映像に係る垂直同期信号と、の発生するタイミングの時間差が所定の時間以下である場合に、前記画像処理手段による処理の開始を遅らせる制御手段（１２ａ）と、を備える
ことを特徴とする情報処理装置。
【請求項２】
前記制御手段は、前記入力映像に係る垂直同期信号と、前記出力映像に係る垂直同期信号と、のうち、周期が長い方の垂直同期信号の発生タイミングから前記所定の時間が経過するまでの間に周期が短い方の垂直同期信号が発生する場合に、前記画像処理手段による処理の実行を遅らせる
ことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記制御手段は、前記入力映像に係る垂直同期信号と、前記出力映像に係る垂直同期信号と、の発生するタイミングの時間差が所定の時間以下である場合に、周期が短い方の垂直同期信号の発生タイミングよりも後のタイミングで前記画像処理手段による処理の実行を開始させる
ことを特徴とする請求項１又は請求項２に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターレース形式の映像情報をキャプチャし、表示装置に出力する装置に関する。
【背景技術】
【０００２】
表示装置に表示される画像の劣化やちらつきの発生を防止して画面品位を向上させることが可能な同期信号生成装置が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２０５２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
インターレース形式の映像情報をキャプチャし、表示装置に出力する情報処理装置において、入力周期と出力周期の同期をとっていない場合、２つのフィールドの交互性が崩れる場合がある。
【０００５】
図５（Ａ）は、３つのフレームバッファを用いた、描画面、次回表示面、表示面のタイミングチャートを示している。これは入力映像をそのまま出力映像とする場合の例であって、入力周期の垂直同期信号に応じて新たなフレームバッファに画像が描画され（描画面）、次の垂直同期信号のタイミングで次回の表示面として設定され、そのフレームバッファの映像は次の出力周期となったときに表示装置にて表示される。
【０００６】
上記の場合、入力周期よりも出力周期が短いため、それぞれの更新タイミングが徐々に近づいていき、長い入力周期に対して短い出力周期が二回入るタイミングが発生し、図中Ａで示すように、２連続片側の表示更新が続く可能性がある。但し、２連続の片側の表示更新であれば、更新周期が十分に早い場合は、視認者が気づくことも稀である。
【０００７】
一方、入力映像を拡大する等の理由で、ソフトウェアにて何らかの処理を実施している場合を図５（Ｂ）に示す。ソフトウェアの処理は入力周期に同期して実行されることが望まれるため、入力の垂直同期信号に応じて割り込み処理などで実行されることが好ましい。しかしながら、割り込み処理はより上位の割り込み処理に待たされる可能性があるため、狙ったタイミングで実行できず、出力周期をまたいでしまう場合がある（図中Ｂ）。
【０００８】
この場合、２つのフィールド（ＯＤＤとＥＶＥＮ）の表示更新の交互性が崩れるが、この現象は前述の入力と出力の更新タイミングが近いほど発生しやすいため、その後、図５（Ａ）と同様に、長い入力周期の間に、短い出力周期が収まる現象が続けて発生する可能性がある（図中Ｃ）。こうなった場合、４回連続片側の更新が続く（図中Ｄ）ため、視認者の目にはちらつきとなって認識されてしまい、映像品質が低下することとなる。
【０００９】
本発明は、映像品質の低下を抑制する技術を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明は、映像発生手段（１１）にて生成される入力映像を入力して、表示装置（１３）に出力される出力映像を生成する情報処理装置（１２）である。この情報処理装置は、画像処理手段（１２ａ）と、同期信号生成手段（２１）と、制御手段（１２ａ）と、を有している。
【００１１】
画像処理手段は、入力映像に係る垂直同期信号をトリガとして、上記入力映像に所定の処理を実行し、上記出力映像を生成する。同期信号生成手段は、出力映像に係る垂直同期信号を生成する。また制御手段は、入力映像に係る垂直同期信号と、出力映像に係る垂直同期信号と、の発生するタイミングの時間差が所定の時間以下である場合に、上記画像処理手段による処理の開始を遅らせる。
【００１２】
このような構成によれば、入力映像に係る垂直同期信号と、出力映像に係る垂直同期信号との発生のタイミングが近い場合には、予め、画像処理手段による処理（割り込み処理）のタイミングを遅らせることにより、表示更新の交互性が極端に低くなることを抑制し、それにより映像品質の低下を抑制することができる。
【００１３】
なお、この欄及び特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
【図面の簡単な説明】
【００１４】
【図１】インターレース映像キャプチャシステムの構成を示すブロック図である。
【図２】メイン処理のフローチャートである。
【図３】（Ａ）は出力時刻取得処理のフローチャートであり、（Ｂ）は割り込み処理のフローチャートである。
【図４】実施形態の構成でのタイミングチャートである。
【図５】（Ａ），（Ｂ）とも、従来の構成でのタイミングチャートである。
【発明を実施するための形態】
【００１５】
以下、本発明が適用された実施形態について、図面を用いて説明する。
［１．実施形態］
［１−１．構成］
図１に示すインターレース映像キャプチャシステム１は、映像発生器１１と、マイクロコンピュータ（マイコン１２）と、表示器１３と、を備える。
【００１６】
映像発生器１１は、いわゆる撮像装置であり、生成した映像信号である入力映像をマイコン１２に出力する。入力映像には、垂直同期信号が含まれる。この垂直同期信号を、以降、入力垂直同期信号とも記載する。入力映像はインターレース形式であり、その周波数（入力垂直同期信号の周波数）は５９．９４Ｈｚである。
【００１７】
マイコン１２は、ＣＰＵ１２ａ、ＲＯＭ１２ｂ、ＲＡＭ１２ｃ、図示しない入出力インターフェース及びこれらの構成を接続するバスライン等からなる周知のコンピュータシステムである。
【００１８】
マイコン１２は、映像発生器１１から出力された入力映像を取り込み、拡大処理を実行した後、表示器１３に出力する。マイコン１２が出力する映像信号を出力映像と記載する。なお、マイコン１２のＣＰＵ１２ａが本発明における画像処理手段の一例である。ただし、マイコン１２がＣＰＵ１２ａ以外の画像処理リソースを備えていてもよい。その場合は、画像処理リソースが本発明における画像処理手段となる。
【００１９】
出力映像は、マイコン１２に具備されている内部同期モードで生成される。内部同期モードとは、マイコン１２に内蔵されたクロック生成回路２１にて生成されたＣＰＵクロックを元に、一定周期の垂直同期信号を生成し、その信号に同期して出力映像を出力するモードである。その周波数は６０．０８Ｈｚである。なお、クロック生成回路２１が本発明における同期信号生成手段の一例である。
【００２０】
また、マイコン１２は、内部リソースとしてタイマーリソース２３を有しており、このタイマーリソース２３を利用して、時刻のチェックをしたり、時間を設定して任意のタイミングで割り込み処理を発生させたりすることができる。
【００２１】
［１−２．処理］
本実施形態におけるマイコン１２のＣＰＵ１２ａが実行する本実施形態の特徴的な処理について、その目的を説明する。入力映像に対して拡大・回転などのソフトウェア処理を実行せずに出力する従来の構成では、図５（Ａ）のように、入力周期と出力周期とのずれに起因して同一フィールドの更新が連続する可能性があるが、視認者には大きなちらつきとは判断されにくい。
【００２２】
一方、入力垂直同期信号の発生時にそのタイミングでソフトウェア処理を実行する別の従来の構成の場合、上位割り込み処理次第では、ソフトウェア処理の実行につき実際の入力垂直同期信号発生時からディレイがある可能性がある。このディレイと、上述した周期のずれと、が発生すると、ＯＤＤ、ＥＶＥＮの交互性が大きく崩れ、図５（Ｂ）のように極端に偏った出力（例えばＯＤＤが４回連続するなど）が発生する危険がある。
【００２３】
そこで、入力周期と出力周期のタイミングが一定時間以上近づいた場合には、強制的にソフトウェア処理を遅らせるモードである遅らせモードに入れる。これにより、図５（Ｂ）のように極端に偏った出力が発生することを抑制する。
【００２４】
なお本実施形態では、上記一定時間を２ｍｓとする。また遅らせモードによるソフトウェア処理の遅延時間は４ｍｓとする。
ＣＰＵ１２ａによるメイン処理の処理手順を図２のフローチャートを用いて説明する。本処理は、入力の垂直同期信号が発生したときに開始される。
【００２５】
Ｓ１では、ＣＰＵ１２ａは、タイマーリソース２３より現在の時刻を取得する。ここで取得される時刻を、時刻Ａとする。その後、処理がＳ２に移行する。
Ｓ２では、ＣＰＵ１２ａは、遅らせモードフラグが成立中か否かを判定する。遅らせモードフラグとは、上述した遅らせモードに入る条件が満たされた場合に成立するフラグであり、後述するＳ４において設定される。遅らせモードフラグが成立中でなければ（Ｓ２：ＮＯ）、処理がＳ３に移行する。一方、遅らせモードフラグが成立中であれば（Ｓ２：ＹＥＳ）、処理がＳ７に移行する。
【００２６】
Ｓ３では、ＣＰＵ１２ａは、時刻Ａと時刻Ｂとを比較し、２ｍｓよりも近づいたか否かを判定する。これは、遅らせモードに入るか否かの判定である。
時刻Ｂについて説明する。時刻Ｂは、図３（Ａ）に示すフローチャートに従う出力時刻取得処理にて取得される時刻である。当該処理は内部同期モードでの出力の垂直同期発生時に開始される。
【００２７】
Ｓ２１では、ＣＰＵ１２ａは、タイマーリソース２３より時刻を取得し、メモリ（ＲＡＭ１２ｃ）に記憶する。ここで取得される時刻（又は、その時刻に内部同期モードの周期を加算した時刻）を、時刻Ｂとする。その後、この出力時刻取得処理は終了する。
【００２８】
説明を図２のＳ３に戻る。上記Ｓ３にて、時刻Ａと時刻Ｂとが２ｍｓより近づいていれば（Ｓ３：ＹＥＳ）、処理がＳ４に移行する。一方、時刻Ａと時刻Ｂとが２ｍｓより近づいていなければ（Ｓ３：ＮＯ）、処理がＳ６に移行する。
【００２９】
Ｓ４では、ＣＰＵ１２ａは、遅らせモードフラグを設定する。すなわち、時刻Ａと時刻Ｂとの時間差が２ｍｓより近づいたことを条件として、遅らせモードに入るためのフラグである遅らせモードフラグを設定する。このＳ４の後、処理がＳ５に移行する。
【００３０】
Ｓ５では、ＣＰＵ１２ａは、４ｍｓ後の割り込み処理を設定する。この割り込み処理は、図３（Ｂ）に示すフローチャートに従って実行される。上記フローチャートに示されるように、当該処理は、設定された４ｍｓ後の割り込みが発生したとき、つまりＳ５の設定から４ｍｓ後に開始される。
【００３１】
Ｓ３１では、ＣＰＵ１２ａは、入力映像を拡大するソフトウェア処理を実行する。このＳ３１の後、本処理を終了する。
説明を図２に戻る。上記Ｓ５の後、本処理は終了する。
【００３２】
Ｓ６は、上記Ｓ３にて、ＣＰＵ１２ａにより時刻Ａと時刻Ｂとが２ｍｓより近づいていないと判断されたときに移行する。このＳ６では、ＣＰＵ１２ａは、入力映像を拡大するソフトウェア処理を実行する。ここでの処理は、Ｓ３１と同様である。つまり、時刻Ａと時刻Ｂとの時間差が２ｍｓ以上であれば、入力垂直同期信号の発生をトリガとして遅延なく拡大処理を実行する。上記Ｓ６の後、本処理は終了する。
【００３３】
Ｓ７は、上記Ｓ２にて遅らせモードフラグが成立中であると判定されたときに移行する。このＳ７では、ＣＰＵ１２ａは、時刻Ａと時刻Ｂとを比較し、２ｍｓよりも離れたか否かを判定する。時刻Ａと時刻Ｂとが２ｍｓより離れていれば（Ｓ７：ＹＥＳ）、処理が８４に移行する。一方、時刻Ａと時刻Ｂとが２ｍｓより離れていなければ（Ｓ７：ＮＯ）、処理がＳ１０に移行する。
【００３４】
Ｓ８では、ＣＰＵ１２ａは、遅らせモードフラグを解除する。
Ｓ９では、ＣＰＵ１２ａは、入力映像を拡大するソフトウェア処理を実行する。具体的な処理はＳ３１と同様である。つまり、Ｓ６と同様に、４ｍｓ待つことなく拡大処理を実行する。その後、本処理を終了する。
【００３５】
Ｓ１０では、ＣＰＵ１２ａは、４ｍｓ後の割り込み処理を設定する。つまり、Ｓ５と同様の処理である。その後、本処理を終了する。
［１−３．効果］
以上詳述した実施形態によれば、以下の効果が得られる。
【００３６】
［１Ａ］本実施形態の構成では、図４に示すようなタイムチャートとなる。図４に示されるように、入力周期と出力周期との時間差が２ｍｓより離れていれば、遅らせモードがオフとなり、ソフトウェア処理は入力垂直同期信号（入力のＶｓｙｎｃ）をトリガとして実行される。しかしながら、上記時間差が２ｍｓよりも近づいていれば、遅らせモードがオンとなり、ソフトウェア処理は４ｍｓ経過後の割り込みをトリガとして実行される。
【００３７】
これにより、より上位の割り込み処理によりディレイが発生した場合に表示更新の交互性が崩れる可能性のある期間中は、ソフトウェア処理が遅延する。そのため、ディレイによる更新の交互性の崩れと、入力周期と出力周期の差に基づく更新の交互性の崩れと、の両方が同時に発生することが抑制され、図５（Ｂ）のＤに示す範囲のように４回続けて一方が更新されるということが抑制される。
【００３８】
なお図４に示すように、本実施形態の構成では、ＯＤＤ，ＥＶＥＮのいずれか一方は２回連続して更新される。しかしながら、交互性が一度崩れるだけでは視認者にはちらつきとして認識されにくい。よって、本実施形態の構成では、映像品質の低下を抑制することができる。
【００３９】
［１Ｂ］本実施形態では、周期が長い入力の垂直同期信号の発生タイミング（時刻Ａ）から所定の時間（２ｍｓ）が経過するまでの間に、周期が短い出力の垂直同期信号が発生する（時刻Ｂ）場合に、ソフトウェア処理の実行を遅らせる。そのため、ディレイによる更新の交互性の崩れと、入力周期と出力周期の差に基づく更新の交互性の崩れと、の両方が同時に発生することを高度に抑制できる。
【００４０】
［１Ｃ］本実施形態では、周期が短い出力の垂直同期信号が発生するタイミングよりも後のタイミングに、ソフトウェア処理の割り込みを設定する。そのため、ディレイによる更新の交互性の崩れと、入力周期と出力周期の差に基づく更新の交互性の崩れと、の両方が同時に発生することを高度に抑制できる。
【００４１】
［２．他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく、種々の形態を採り得る。
【００４２】
［２Ａ］上記実施形態では、映像発生手段として撮像装置である映像発生器１１を例示したが、これ以外の手段であってもよい。例えば、ＤＶＤ等の録画再生機、ＮＴＳＣ方式のＴＶ信号（チューナー出力）など、インターレース方式の信号を出力する様々な手段を採用することができる。入力周期、出力周期は上記実施形態の値に限定されない。また、出力周期の方が周期の大きい構成であってもよい。
【００４３】
［２Ｂ］上記実施形態では、ソフトウェア処理として入力映像を拡大する処理を例示したが、それ以外の処理であってもよい。例えば、入力映像の回転や、輝度や色味の変更などの様々な処理を実行可能である。
【００４４】
［２Ｃ］上記実施形態では、時刻Ａと時刻Ｂとの時間差が２ｍｓより近づいたときにソフトウェア処理を４ｍｓの遅延させる構成を例示したが、これらの時間は一例であって、様々な値に設定することができる。なお、上記の時間差（２ｍｓ）は上位割り込みによるディレイの最大時間以上とすることで、ディレイが発生したときのちらつき防止性能を向上させることができる。
【００４５】
また、遅らせモードフラグを解除するための条件であるＳ７の判断に用いる時間差は２ｍｓ以外に設定されていてもよい。またこの時間差は、Ｓ３の判断に用いる時間差と同じ時間差でなくともよい。また、Ｓ７、Ｓ８では、周期の短い出力垂直同期信号の発生タイミングが入力垂直同期信号の発生タイミングよりも早くなった（時間的に前となった）ことを条件として、遅らせモードフラグを解除するように構成されていてもよい。
【００４６】
［２Ｄ］上記実施形態における１つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を１つの構成要素に統合させたりしてもよい。また、上記実施形態の構成の少なくとも一部を、同様の機能を有する公知の構成に置き換えてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。なお、特許請求の範囲に記載した文言のみによって特定される技術思想に含まれるあらゆる態様が本発明の実施形態である。
【００４７】
［２Ｅ］上述したマイコン１２の他、当該マイコン１２を構成要素とするシステム、当該マイコン１２としてコンピュータを機能させるためのプログラム、このプログラムを記録した媒体、図２、図３で示す各処理を実行する方法など、種々の形態で本発明を実現することもできる。
【符号の説明】
【００４８】
１…インターレース映像キャプチャシステム、１１…映像発生器、１２…マイコン、１２ａ…ＣＰＵ、１３…表示器、２１…クロック生成回路、２３…タイマーリソース
【図１】
0006464902.tif 000002
【図２】
0006464902.tif 000003
【図３】
0006464902.tif 000004
【図４】
0006464902.tif 000005
【図５】
0006464902.tif 000006