(57)【特許請求の範囲】
【請求項１】
複数のセラミック層が積層された多層構造を有するセラミック基板であって、
前記複数のセラミック層のうちの積層方向に隣り合う２つのセラミック層同士の間に形成されている配線層と、
前記配線層に電気的に接続されており、前記セラミック基板が実装される回路基板に接続可能な複数の電極パッドと、
前記セラミック基板の内部に設けられている支持パッド部と、
を備え、
前記支持パッド部は、前記積層方向に見たときに前記電極パッドと重なる領域である電極パッド領域内において、前記積層方向に略垂直な方向に沿って形成されており、
前記複数の電極パッドは、前記セラミック基板の外周に沿って配列されており、
前記支持パッド部は、前記複数の電極パッドのそれぞれに対して設けられている、セラミック基板。
【請求項２】
請求項１記載のセラミック基板であって、
前記支持パッド部は、前記配線層と同じ層に形成されている、セラミック基板。
【請求項３】
請求項２記載のセラミック基板であって、
前記支持パッド部は、前記配線層から離間して形成され、前記配線層と電気的に導通していない非導通支持パッド部を含み、
前記積層方向に見たときに、前記非導通支持パッド部の外周端部は、前記電極パッド領域内に収まっている、セラミック基板。
【請求項４】
請求項２または請求項３記載のセラミック基板であって、
前記支持パッド部は、前記電極パッド領域内において、前記配線層が構成している配線パターンから、前記セラミック層の表面に沿って、広がるように形成されている部位である導通支持パッド部を含む、セラミック基板。
【請求項５】
請求項１から請求項４のうちのいずれか一項に記載のセラミック基板であって、
前記電極パッドが形成されている面とは反対側の面には、電子部品が搭載される領域を囲む枠状のシール部材が接合されており、
前記積層方向に見たときに、前記複数の電極パッドのそれぞれは、前記シール部材と重なり合う位置に形成されている、セラミック基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板に関する。
【背景技術】
【０００２】
セラミック基板としては、多層セラミック基板が知られている（例えば、下記特許文献１）。多層セラミック基板は、積層された複数のセラミック層の間に配線層が設けられた多層構造を有している。多層セラミック基板は、通常、ＩＣチップなどの微小な素子がその表面に搭載された状態で、マザーボード等の回路基板上に配置される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２６７４６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来から、多層セラミック基板に対しては、多層セラミック基板における電子素子の配置安定性や、回路基板に対する多層セラミック基板自体の配置安定性を高めることが望まれている。上記特許文献１の技術では、内部導体の分布密度が低い部分に厚み補正用ダミー電極を配置することによって、多層セラミック基板におけるチップ部品の搭載性を良好にして、その配置安定性を高めている。しかしながら、特許文献１の多層セラミック基板では、補正用ダミー電極を配置した部位において、チップ部品が搭載される面とは反対側の面が凸状に膨らんでしまい、基板に対する多層セラミック基板の配置安定性が損なわれてしまう可能性があった。このように、回路基板に対する多層セラミック基板の配置安定性を高めることについては、依然として改良の余地がある。
【課題を解決するための手段】
【０００５】
本発明は、少なくとも上述の課題を解決するためになされたものであり、以下の形態として実現することが可能である。
【０００６】
［１］本発明の一形態によれば、セラミック基板が提供される。このセラミック基板は、複数のセラミック層が積層された多層構造を有してよい。前記セラミック基板は、配線層と、複数の電極パッドと、支持パッド部と、を備えてよい。前記配線層は、前記複数のセラミック層のうちの積層方向に隣り合う２つのセラミック層同士の間に形成されてよい。前記複数の電極パッドは、前記配線層に電気的に接続されており、前記セラミック基板が実装される回路基板に接続可能であってよい。前記支持パッド部は、前記セラミック基板の内部に設けられてよい。前記支持パッド部は、前記積層方向に見たときに前記電極パッドと重なる領域である電極パッド領域内において、前記積層方向に略垂直な方向に沿って、支持パッド部が形成されていてよい。この形態のセラミック基板によれば、支持パッド部に電極パッドを支持させることができる。そのため、回路基板に実装されたときの配置安定性を高めることができる。
【０００７】
［２］上記形態のセラミック基板において、前記支持パッド部は、前記配線層と同じ層に形成されてよい。この形態のセラミック基板によれば、配線層と支持パッド部とを同じ層に形成できるため、効率的である。
【０００８】
［３］上記形態のセラミック基板において、前記支持パッド部は、前記配線層から離間して形成され、前記配線層と電気的に導通していない非導通支持パッド部を含み、前記積層方向に見たときに、前記非導通支持パッド部の外周端部は、前記電極パッド領域内に収まってよい。この形態のセラミック基板によれば、電極パッド領域内に配線層が含まれない部位における電極パッドの支持性を高めることができる。
【０００９】
［４］上記形態のセラミック基板において、前記支持パッド部は、前記電極パッド領域内において、前記配線層が構成している配線パターンから、前記セラミック層の表面に沿って、広がるように形成されている部位である導通支持パッド部を含んでよい。このセラミック基板によれば、電極パッド領域内に配線層が形成されている部位における電極パッドの支持性を、より高めることができる。
【００１０】
［５］上記形態のセラミック基板において、前記複数の電極パッドは、前記セラミック基板の外周に沿って配列されており、前記支持パッド部は、前記複数の電極パッドのそれぞれに対して設けられてよい。この形態のセラミック基板によれば、回路基板に実装されたときの配置安定性が、さらに高められる。
【００１１】
［６］上記形態のセラミック基板において、前記電極パッドが形成されている面とは反対側の面には、電子部品が搭載される領域を囲む枠状のシール部材が接合されており、前記積層方向に見たときに、前記複数の電極パッドのそれぞれは、前記シール部材と重なり合う位置に形成されてよい。この形態のセラミック基板によれば、シール部材の接合部位が支持パッド部によって支持されるため、シール部材の接合性が高められる。また、シール部材の支持性が高められるため、シール部材に対して接合される部品の接合性が高められる。
【００１２】
上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
【００１３】
本発明は、セラミック基板以外の種々の形態で実現することも可能である。例えば、セラミック基板を備える電子部品や電子機器、セラミック基板の製造方法等の形態で実現することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態におけるセラミック基板の構成を示す概略断面図。
【図２】第１実施形態におけるセラミック基板の各セラミック層の表面構成を示す概略図。
【図３】第１実施形態におけるセラミック基板の製造工程を示す説明図。
【図４】第１実施形態における支持パッドの機能を説明するための概略図。
【図５】第２実施形態におけるセラミック基板の構成を説明するための概略図。
【発明を実施するための形態】
【００１５】
A．第１実施形態：
図１は、本発明の第１実施形態における多層セラミック基板１０（以下、単に「セラミック基板１０」と呼ぶ。）の構成を示す概略断面図である。図１では、セラミック基板１０の厚み方向に沿った任意の切断面における断面が図示されている。図１には、互いに直交する三方向を示す矢印Ｘ，Ｙ，Ｚが、セラミック基板１０を基準として図示されている。矢印Ｘは、セラミック基板１０の短辺に沿った方向を示し、矢印Ｙは長辺に沿った方向を示し、矢印Ｚは、厚み方向に沿った方向を示している。矢印Ｘ，Ｙ，Ｚは、本明細書において参照される各図においても、適宜、図示されている。図１には、便宜上、セラミック基板１０のシール部２５に接合されるメタルリッド３５が図示されている。
【００１６】
本実施形態のセラミック基板１０は、略長方形の板形状を有しており、第１面１１と、その反対側の第２面１２と、を有している。セラミック基板１０は、セラミックパッケージであり、第１面１１に、水晶振動子や、半導体素子、圧電素子などの電子部品が搭載された状態で、第１面１１側を上側とし、第２面１２側を下側として、マザーボードなどの回路基板上に搭載される。セラミック基板１０は、第１セラミック層１３ａと、第２セラミック層１３ｂと、導体層２１と、複数のビア電極２２と、複数の素子電極パッド２３と、複数の基板電極パッド２４と、シール部２５と、を備える。
【００１７】
第１セラミック層１３ａおよび第２セラミック層１３ｂはそれぞれほぼ同一のサイズを有する略長方形形状のセラミック板によって構成される。各セラミック層１３ａ，１３ｂは、例えば、アルミナ（Ａｌ２Ｏ３）を主成分とする高温焼成セラミックや、ガラスを含む低温焼成セラミックによって構成される。なお、本明細書において、「主成分」とは、全成分中において質量割合が最も大きい成分を意味する。
【００１８】
第１セラミック層１３ａは、第２セラミック層１３ｂの第１面１１側の面に積層されている。以下の説明において、「積層方向」と呼ぶときは、第１セラミック層１３ａと第２セラミック層１３ｂの積層方向を意味する。積層方向は、セラミック基板１０の厚み方向に一致し、矢印Ｚの方向に沿った方向である。なお、本実施形態のセラミック基板１０では、積層された状態の第１セラミック層１３ａと第２セラミック層１３ｂの厚みの合計は、０．１３ｍｍ以下である。
【００１９】
導体層２１は、第１セラミック層１３ａと第２セラミック層１３ｂとの間に形成されている。導体層２１は、例えば、タングステン（Ｗ）やモリブデン（Ｍｏ）を主成分とする導体材料によって構成されている。導体層２１は、配線部２１ｐを有している。配線部２１ｐは、素子電極パッド２３と基板電極パッド２４とを電気的に接続する配線パターンを構成する部位である。配線部２１ｐは、本発明における配線層の下位概念に相当する。本実施形態では、導体層２１には、配線部２１ｐに加えて、支持パッド部２９が形成されている。支持パッド部２９については後述する。
【００２０】
ビア電極２２は第１セラミック層１３ａおよび第２セラミック層１３ｂのそれぞれを厚み方向に貫通する貫通孔（ビア）に導体材料が配置されることによって形成される導電経路である。第１セラミック層１３ａのビア電極２２は、導体層２１における配線部２１ｐと、素子電極パッド２３と、を電気的に接続する。第２セラミック層１３ｂのビア電極２２は、導体層２１における配線部２１ｐと、基板電極パッド２４と、を電気的に接続する。各ビア電極２２は、導体層２１と同様な導体材料によって構成されている。
【００２１】
素子電極パッド２３は、セラミック基板１０の第１面１１に形成されている。素子電極パッド２３は、セラミック基板１０に搭載される電子部品との電気的接続部として機能する。本実施形態では、素子電極パッド２３は、導体層２１と同様な導体材料によって構成されている。本実施形態における素子電極パッド２３の形状の詳細については後述する。
【００２２】
基板電極パッド２４は、セラミック基板１０の第２面１２に形成されている。基板電極パッド２４は、セラミック基板１０が搭載される回路基板との電気的接続部として機能するとともに、当該回路基板上におけるセラミック基板１０の支持部として機能する。本実施形態では、基板電極パッド２４は、導体層２１と同様な導体材料によって構成されている。基板電極パッド２４は、本発明における電極パッドの下位概念に相当する。本実施形態における基板電極パッド２４の形状の詳細については後述する。
【００２３】
シール部２５は、メタルリッド３５が接合される部位である。セラミック基板１０の第１面１１上において、素子電極パッド２３を囲むように、セラミック基板１０の外周端に沿って形成されている。セラミック基板１０を積層方向に見たときに、シール部２５は、略四角枠形状を有している。シール部２５は、メタライズ層２６と、ろう材層２７と、シールリング２８と、を有する。
【００２４】
メタライズ層２６は、第１セラミック層１３ａの表面におけるシール部２５の形成領域に形成される。本実施形態では、メタライズ層２６は、素子電極パッド２３と同様な導体材料によって構成されている。メタライズ層２６の中央には、線状に延びる凸部であるリブ２６ｔが形成されている。メタライズ層２６の表面は、めっき層によって被覆されているが、その図示および詳細な説明は省略する。
【００２５】
ろう材層２７は、シールリング２８をメタライズ層２６にろう付け接合するためのろう材によって構成されている層であり、メタライズ層２６の表面に形成されている。ろう材層２７は、例えば、銀ろうによって構成される。
【００２６】
シールリング２８は、金属製の枠状のシール部材である。本実施形態では、シールリング２８は、セラミック基板１０の外周形状に対応する略四角枠形状を有している。シールリング２８は、例えば、４２アロイ（４２Ａｌｌｏｙ）や、コバール（Ｋｏｖａｒ）などの合金によって構成され、プレス加工や鋳造によって作製される。シールリング２８は、本発明におけるシール部材の下位概念に相当する。
【００２７】
セラミック基板１０では、シール部２５の内周側に、矢印Ｚの方向に開口する有底の凹部空間であるキャビティ１８が形成されている。キャビティ１８は、セラミック基板１０に搭載される電子部品の収容空間を構成する。セラミック基板１０が回路基板に実装されるときには、キャビティ１８内の素子電極パッド２３の上に電子部品が搭載される。そして、キャビティ１８は、金属製の蓋部材であるメタルリッド３５が、シール部２５のシールリング２８に対してシーム溶接されることによって気密に封止される。メタルリッド３５は、例えば、コバールやステンレス鋼（ＳＵＳ３０４）によって構成される。
【００２８】
図２を参照して、導体層２１における支持パッド部２９の形成領域を説明する。図２の（ａ）欄には、第１セラミック層１３ａを第１面１１側から第２面１２側に向かう方向、つまり、矢印Ｚの逆方向に見たときの概略平面図が図示されている。第１セラミック層１３ａの第１面１１側の表面には、複数の平板状の素子電極パッド２３が形成されている。本実施形態では、ほぼ同一のサイズを有する略長方形形状の２つの素子電極パッド２３が、セラミック基板１０の一方の短辺に寄った位置において、矢印Ｘの方向に配列されている。また、シール部２５に含まれているメタライズ層２６が、第１セラミック層１３ａの外周端に沿って略四角枠形状に形成されている。
【００２９】
図２の（ｂ）欄には、第２セラミック層１３ｂを、第２面１２側から第１面１１側に向かう方向、つまり、矢印Ｚの方向に見たときの概略平面図が図示されている。上述したように、第２セラミック層１３ｂの第２面１２側の表面には、複数の基板電極パッド２４が形成されている。各基板電極パッド２４は、セラミック基板１０を、矢印Ｚの方向、つまり、積層方向に見たときに、シール部２５のメタライズ層２６の形成領域と重なる位置に形成されている。本実施形態では、ほぼ同一の面積を有する平板状の基板電極パッド２４が、第２セラミック層１３ｂの４つの角部にそれぞれ一つずつ形成されている。
【００３０】
図２の（ｃ）欄には、第２セラミック層１３ｂを、矢印Ｚの逆方向に見たときの概略平面図が図示されている。図２の（ｃ）欄には、セラミック基板１０を積層方向に見たときに、各基板電極パッド２４と重なる領域（以下、「電極パッド領域」とも呼ぶ。）が破線で図示されている。
【００３１】
上述したように、セラミック基板１０では、第１セラミック層１３ａと第２セラミック層１３ｂとの間には導体層２１が形成されている。図２の（ｃ）欄には、導体層２１において、配線部２１ｐが構成している配線パターンの一例が図示されている。導体層２１には、支持パッド部２９が含まれる。
【００３２】
支持パッド部２９は、電極パッド領域において、導体材料が、各セラミック層１３ａ，１３ｂの積層方向に略垂直な方向に沿って平板状に成形された金属薄膜である。本明細書において、「略垂直」とは、垂直（９０°）に対して、例えば±５％程度の公差を含む角度を意味する。本実施形態では、積層方向に略垂直な方向は、各セラミック層１３ａ，１３ｂの表面に沿った方向でもある。
【００３３】
支持パッド部２９は、非導通支持パッド部２９ａと導通支持パッド部２９ｂとを含む。非導通支持パッド部２９ａは、配線部２１ｐから離間した位置に形成されており、配線部２１ｐとは電気的に接続されていない。導通支持パッド部２９ｂは、配線部２１ｐから、第２セラミック層１３ｂの表面に沿って広がるように形成されており、配線部２１ｐと電気的に接続されている。導通支持パッド部２９ｂは、配線部２１ｐの一部を構成しているとの解釈も可能である。また、電極パッド領域において、導体材料が、他の層に接続されているビア電極２２に接続する目的でなく、配線部２１ｐから第２セラミック層１３ｂの表面に沿って広がっている、あるいは、延びている部位は、導通支持パッド部２９ｂであると解釈できる。
【００３４】
本実施形態のセラミック基板１０では、非導通支持パッド部２９ａと導通支持パッド部２９ｂのうちのいずれか一方が、４つの基板電極パッド領域のそれぞれに形成されている。また、本実施形態のセラミック基板１０では、各支持パッド部２９は、セラミック基板１０を積層方向に見たときに、シール部２５の形成領域と重なる位置に配列されている。支持パッド部２９の機能については後述する。
【００３５】
図３は、本発明のセラミック基板１０の製造工程を示す工程フロー図である。工程１では、焼成後に各セラミック層１３ａ，１３ｂを構成するグリーンシートが準備される。各グリーンシートは、アルミナ粉末など、セラミック層１３ａ，１３ｂの主成分となる粉末材料と、バインダ樹脂と、溶剤と、を配合したセラミックスラリーを、ドクターブレード法によってシート状に成形することによって作製される。各グリーンシートには、パンチ加工などによって、ビア電極２２を構成するための貫通孔が形成される。
【００３６】
工程２では、焼成後に、配線部２１ｐや、ビア電極２２、電極パッド２３，２４、シール部２５のメタライズ層２６、支持パッド部２９となる部位に、未焼成の導体ペーストが配置される。具体的には、ビア電極２２のための貫通孔に導体ペーストが充填され、スクリーン印刷などによって、各グリーンシートの表面に導体ペーストが塗布される。このように、本実施形態のセラミック基板１０では、支持パッド部２９が他の導体材料が配置される部位と同じ工程で形成されるため、効率的である。
【００３７】
工程３では、導体ペーストが配置されたグリーンシートを積層して圧着することによって未焼成積層体が構成される。工程４では、グリーンシートが焼結する所定の温度（１０００〜１８００℃程度）で、当該未焼成積層体が焼成される。工程５では、メタライズ層２６の上にろう材層２７が形成され、シールリング２８がろう付け接合される。工程５では、必要に応じて、導体材料の表面をめっきするめっき処理がおこなわれてもよい。以上の工程によって、本実施形態のセラミック基板１０が得られる。
【００３８】
図４を参照して、支持パッド部２９の機能を説明する。図４の（ａ）欄の左側には、本実施形態のセラミック基板１０の第２面１２が図示され、図４の（ｂ）欄の左側には、比較例のセラミック基板１０の第２面１２が図示されている。図４の（ａ）欄および（ｂ）欄では、導体層２１の形成領域が破線で図示されている。比較例のセラミック基板１０ｃは、導体層２１に支持パッド部２９が設けられていない点以外は、本実施形態のセラミック基板１０とほぼ同じ構成を有している。
【００３９】
また、図４の（ａ）欄の右側の吹き出しには、本実施形態のセラミック基板１０の第２面１２を矢印Ｙの方向に沿って走査することによって得られる表面形状の解析結果を示すグラフの一例が図示されている。このグラフは、走査位置に対する任意の基準面からのセラミック基板１０の厚み方向における第２面１２の表面の高さ位置を示している。図４の（ｂ）欄の右側の吹き出しには、比較例のセラミック基板１０についての図４の（ａ）欄と同様な解析結果を示すグラフの一例が図示されている。なお、図４の（ａ）欄および（ｂ）欄では、第２面１２の走査位置が矢印ＳＬによって図示されている。
【００４０】
比較例のセラミック基板１０ｃでは、基板電極パッド２４が形成されている電極パッド領域内において、外周端部に近い部位ほど、第２面１２の表面の高さ位置が低くなっており、表面の凹凸による高低差ＤＨが著しく大きくなっている。これに対して、本実施形態のセラミック基板１０では、比較例のセラミック基板１０ｃよりも、電極パッド領域内における表面の高低差ＤＨが増大してしまうことが抑制されている。これは、本実施形態のセラミック基板１０では、電極パッド領域内において、配線部２１ｐが形成されていない部位が支持パッド部２９によって支持されているためである。
【００４１】
比較例のセラミック基板１０ｃでは、２つの電極パッド領域に挟まれた部位において、電極パッド領域とほぼ同程度の高さを有する部位が生じてしまっている。これに対して、本実施形態のセラミック基板１０では、電極パッド領域の外の領域に、電極パッド領域よりも突出して高くなってしまう部位が生じてしまうことが抑制されている。これは、支持パッド部２９によって基板電極パッド２４が支持されていることによって、グリーンシートを積層する際の押圧力や、焼成工程における積層方向への収縮などによって、基板電極パッド２４の高さが低くなってしまうことが抑制されているためである。また、本実施形態のセラミック基板１０では、電極パッド領域の外の領域に、配線部２１ｐ以外の余分な導体材料が配置されていないためもである。
【００４２】
ここで、上述したように、本実施形態のセラミック基板１０では、厚み方向においてシール部２５と重なる位置に基板電極パッド２４が形成されており、支持パッド部２９に支持されている基板電極パッド２４によって、シール部２５の支持性が高められている。特に、本実施形態のセラミック基板１０では、支持パッド部２９が、厚み方向においてシール部２５と重なる位置に形成されており、シール部２５の支持性が、支持パッド部２９によって直接的に高められている。このように、本実施形態のセラミック基板１０では、支持パッド部２９によって、シール部２５の変形が抑制されており、シール部２５に対するメタルリッド３５の接合性が高められるとともに、シール部２５とメタルリッド３５との間の気密性が高められている。
【００４３】
以上のように、本実施形態のセラミック基板１０によれば、基板電極パッド２４が、支持パッド部２９によって支持されていることによって、回路基板に対するセラミック基板１０の配置安定性が高められている。その他に、上記実施形態中で説明した種々の効果を奏することができる。
【００４４】
B．第２実施形態：
図５は、本発明の第２実施形態におけるセラミック基板１０Ａを説明するための概略図である。図５の（ａ）欄には、第２実施形態のセラミック基板１０Ａにおける第２セラミック層１３ｂを、矢印Ｚの方向に見たときの概略平面図が図示されている。図５の（ａ）欄では、基板電極パッド２４が形成されている電極パッド領域が破線で図示されている。図５の（ｂ）欄の左側には、第２実施形態のセラミック基板１０Ａの第２面１２が図示されている。また、図５の（ｂ）欄の右側の吹き出しには、第２実施形態のセラミック基板１０Ａにおける第２面１２の表面形状の解析結果を示すグラフの一例が図示されている。図５の（ｂ）欄に示されているグラフは、図４において示されているグラフと同様なものである。
【００４５】
第２実施形態のセラミック基板１０Ａは、支持パッド部２９の面積が第１実施形態よりも大きく構成されている点以外は、第１実施形態のセラミック基板１０とほぼ同じ構成を有している。電極パッド領域において占める支持パッド部２９の面積が大きいほど、支持パッド部２９による基板電極パッド２４の支持性が高められる。第２実施形態のセラミック基板１０Ａでは、配線部２１ｐにおいて導体材料が配置されないように構成されている部位を除く電極パッド領域のほぼ全体を覆うように、支持パッド部２９が形成されている。第２実施形態のセラミック基板１０Ａであれば、第１実施形態のセラミック基板１０よりも基板電極パッド２４の支持性が高められており、回路基板に対するセラミック基板１０Ａの配置安定性が高められている。その他に、第２実施形態のセラミック基板１０Ａであれば、上記の第１実施形態で説明したのと同様な種々の作用効果を奏することができる。
【００４６】
C．変形例：
C1．変形例１：
上記各実施形態では、支持パッド部２９は、基板電極パッド２４が形成されている電極パッド領域内に収まるように形成されている。これに対して、支持パッド部２９は、電極パッド領域から延出して形成されていてもよい。ただし、支持パッド部２９が電極パッド領域内に収められている方が、電極パッド領域外の領域におけるセラミック基板１０，１０Ａの厚みが、支持パッド部２９によって増大してしまうことが抑制される。
【００４７】
C2．変形例２：
上記各実施形態では、支持パッド部２９は、複数の基板電極パッド２４のそれぞれに対応して１つずつ設けられている。これに対して、支持パッド部２９は、複数の基板電極パッド２４のうちの一部のみに設けられていてもよいし、１つの基板電極パッド２４に対して複数個が設けられていてもよい。
【００４８】
C3．変形例３：
上記各実施形態では、基板電極パッド２４は、セラミック基板１０，１０Ａを積層方向に見たときに、シール部２５と重なる位置に形成されている。これに対して、基板電極パッド２４は、セラミック基板１０，１０Ａを積層方向に見たときに、シール部２５と重なる位置に形成されていなくてもよい。基板電極パッド２４は、例えば、セラミック基板１０の中央領域に形成されていてもよい。また、上記各実施形態では、支持パッド部２９は、セラミック基板１０，１０Ａを積層方向に見たときに、シール部２５と重なる位置に形成されている。これに対して、支持パッド部２９は、セラミック基板１０，１０Ａを積層方向に見たときに、シール部２５と重なる位置に形成されていなくてもよい。支持パッド部２９は、電極パッド領域内に設けられていればよい。
【００４９】
C4．変形例４：
上記第１実施形態のセラミック基板１０では、支持パッド部２９は、非導通支持パッド部２９ａと、導通支持パッド部２９ｂと、を含んでいる。これに対して、支持パッド部２９は、非導通支持パッド部２９ａのみによって構成されていてもよいし、導通支持パッド部２９ｂのみによって構成されていてもよい。
【００５０】
C5．変形例５：
上記各実施形態では、支持パッド部２９は、配線部２１ｐや、電極パッド２３，２４などと同じ導体材料によって構成されている。これに対して、支持パッド部２９は、配線部２１ｐや、電極パッド２３，２４などと異なる導体材料によって構成されてもよい。また、支持パッド部２９は、導体材料によって構成されていなくてもよく、絶縁体によって構成されていてもよい。ただし、支持パッド部２９は、配線部２１ｐに近い強度、あるいは、それ以上の強度を有するように構成されていることが望ましい。
【００５１】
C6．変形例６：
上記各実施形態では、セラミック基板１０，１０Ａは２つのセラミック層１３ａ，１３ｂを有している。これに対して、セラミック基板１０，１０Ａは、さらに複数のセラミック層を有していてもよい。また、セラミック基板１０，１０Ａは、平板状のセラミック層に加えて、シール部２５が上面に形成される枠状のセラミック層を有していてもよい。２つ以上のセラミック層が積層されている場合には、支持パッド部２９は、導体層２１とは異なる層に形成されていてもよい。
【００５２】
C7．変形例７：
上記各実施形態において、セラミック基板１０，１０Ａは、メタルリッド３５を接合するためのシール部２５を有している。これに対して、セラミック基板１０，１０Ａは、シール部２５を有していなくてもよい。上記各実施形態において、セラミック基板１０，１０Ａは、２つの素子電極パッド２３を有している。これに対して、セラミック基板１０，１０Ａは、さらに複数の素子電極パッド２３を有していてもよい。
【００５３】
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【符号の説明】
【００５４】
１０，１０Ａ，１０ｃ…セラミック基板
１１…第１面
１２…第２面
１３ａ…第１セラミック層
１３ｂ…第２セラミック層
１８…キャビティ
２１…導体層
２１ｐ…配線部
２２…ビア電極
２３…素子電極パッド
２４…基板電極パッド
２５…シール部
２６…メタライズ層
２７…ろう材層
２８…シールリング
２９…支持パッド部
２９ａ…非導通支持パッド部
２９ｂ…導通支持パッド部
３５…メタルリッド
【図１】
0006573515.tif 000002
【図２】
0006573515.tif 000003
【図３】
0006573515.tif 000004
【図４】
0006573515.tif 000005
【図５】
0006573515.tif 000006