(57)【特許請求の範囲】
【請求項１】
半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成された半導体ウエーハの分割方法であって、
前記ストリートの一端側に金属パターンと、他端側にスペースが配設されている半導体ウエーハを準備する準備工程と、
前記表面側の前記スペースに対応する領域に開口を有するエッチングマスクを形成する工程と、
前記エッチングマスクを介してストリートに沿って該半導体基板のみをデバイスの仕上がり厚さまでエッチングするエッチング工程と、
前記エッチング工程の後に、前記半導体ウエーハの前記表面側を保持して、裏面を研削し個々のデバイスに分割する工程と、
を備える半導体ウエーハの分割方法。
【請求項２】
半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成されている半導体ウエーハの分割方法であって、
前記ストリートの一端側に金属パターンと、他端側にスペースが配設されている半導体ウエーハを準備する工程と、
前記半導体ウエーハの裏面を仕上がり厚さ分残して研削する研削工程と、
前記裏面の前記スペースに対応する領域に開口を有するエッチングマスクを形成する工程と、
該エッチングマスクを介して前記ストリートに沿って該半導体基板のみをエッチングして加工溝を形成し個々のデバイスに分割するエッチング工程と、
を備える半導体ウエーハの分割方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエーハの分割方法に関する。
【背景技術】
【０００２】
従来、シリコンなどで構成される半導体基板等の板状物を、切断、分割するためにプラズマエッチングが用いられている（例えば、特許文献１参照）。特許文献１に記載された方法は、ストリートに対応する領域以外にレジスト膜を被覆し、表面に保護部材を貼着した状態で裏面を研削して、半導体基板を仕上がり厚さに形成する。その後、特許文献１に記載された方法は、裏面に支持部材を貼着すると共に表面から保護部材を取り外して、レジスト膜を露出させる。特許文献１に記載された方法は、ストリートに対応する領域の表面から裏面にかけてプラズマエッチングして、半導体基板を個々のデバイスに分割する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１１４８２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体基板のストリートには、金属等からなるパターン、例えば、ＴＥＧ（Test  Element  Group）やＣＭＰ（Chemical  Mechanical  Polishing）用のダミーパターンなどが形成されている場合がある。通常、ＴＥＧやダミーパターンは、ストリートの中心線に沿って線対称に形成されている。金属などからなるＴＥＧやダミーパターンは、ドライエッチングすることが困難であるため、ＴＥＧやダミーパターンがストリートに形成された半導体基板を分割する際には、ＴＥＧやダミーパターンにドライエッチング前にレーザーを照射したり、切削ブレードにより切削が施されて、除去される。ＴＥＧやダミーパターンがストリートに形成された半導体基板を分割する際には、レーザーによる入熱や切削ブレードによるダメージが加わる。
【０００５】
この問題を解決するために、ストリートに沿って形成された金属等からなるパターンのストリートの両側の空きスペースをドライエッチングして分割溝を形成する方法が提案されている。しかしながら、この方法は、ドライエッチングする空きスペースがプラズマから見て小さくなるので、エッチングレートが小さくなってしまい生産性を向上できないという問題がある。
【０００６】
そこで、本発明は、このような点に鑑みてなされたものであり、エッチングレートの低下を抑制しつつ、加工品質を向上できる半導体ウエーハの分割方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明の半導体ウエーハの分割方法は、半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成された半導体ウエーハの分割方法であって、前記ストリートの一端側に金属パターンと、他端側にスペースが配設されている半導体ウエーハを準備する準備工程と、前記表面側の前記スペースに対応する領域に開口を有するエッチングマスクを形成する工程と、前記エッチングマスクを介してストリートに沿って該半導体基板のみをデバイスの仕上がり厚さまでエッチングするエッチング工程と、前記エッチング工程の後に、前記半導体ウエーハの前記表面側を保持して、裏面を研削し個々のデバイスに分割する工程と、を備えることを特徴とする。
【０００８】
本発明の半導体ウエーハの分割方法は、半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成されている半導体ウエーハの分割方法であって、前記ストリートの一端側に金属パターンと、他端側にスペースが配設されている半導体ウエーハを準備する工程と、前記半導体ウエーハの裏面を仕上がり厚さ分残して研削する研削工程と、前記裏面の前記スペースに対応する領域に開口を有するエッチングマスクを形成する工程と、該エッチングマスクを介して前記ストリートに沿って該半導体基板のみをエッチングして加工溝を形成し個々のデバイスに分割するエッチング工程と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明の半導体ウエーハの分割方法は、ストリートの他端側に配設されたスペースをエッチングするため、エッチングレートの低下を抑制しつつ、加工品質を向上することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施形態に係る半導体ウエーハの分割方法の加工対象である半導体ウエーハの斜視図である。
【図２】図２は、図１に示された半導体ウエーハの要部の平面図である。
【図３】図３は、図２中のＩＩＩ部を拡大して示す平面図である。
【図４】図４は、図３中のＩＶ−ＩＶ線に沿う断面図である。
【図５】図５は、実施形態１に係る半導体ウエーハの分割方法のフローチャートである。
【図６】図６は、実施形態１に係る半導体ウエーハの分割方法のエッチング工程で用いられるエッチング装置の一例を示す断面図である。
【図７】図７は、実施形態１に係る半導体ウエーハの分割方法のマスク工程の概要を示す断面図である。
【図８】図８は、実施形態１に係る半導体ウエーハの分割方法のエッチング工程の概要を示す断面図である。
【図９】図９は、実施形態１に係る半導体ウエーハの分割方法の分割工程前の断面図である。
【図１０】図１０は、実施形態１に係る半導体ウエーハの分割方法の分割工程後の断面図である。
【図１１】図１１は、実施形態２に係る半導体ウエーハの分割方法のフローチャートである。
【図１２】図１２は、実施形態２に係る半導体ウエーハの分割方法の研削工程前の断面図である。
【図１３】図１３は、実施形態２に係る半導体ウエーハの分割方法のマスク工程の概要を示す断面図である。
【図１４】図１４は、実施形態２に係る半導体ウエーハの分割方法のエッチング工程の概要を示す断面図である。
【図１５】図１５は、実施形態３に係る半導体ウエーハの分割方法のフローチャートである。
【図１６】図１６は、実施形態３に係る半導体ウエーハの分割方法の研削工程前の断面図である。
【図１７】図１７は、実施形態３に係る半導体ウエーハの分割方法のマスク工程の概要を示す断面図である。
【図１８】図１８は、実施形態３に係る半導体ウエーハの分割方法のエッチング工程の概要を示す断面図である。
【図１９】図１９は、本発明品と比較例のエッチング工程のエッチング領域の幅に対するエッチングレートの変化を示す図である。
【発明を実施するための形態】
【００１１】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
【００１２】
〔実施形態１〕
実施形態１に係る半導体ウエーハの分割方法を図面を参照して説明する。図１は、実施形態に係る半導体ウエーハの分割方法の加工対象である半導体ウエーハの斜視図であり、図２は、図１に示された半導体ウエーハの要部の平面図であり、図３は、図２中のＩＩＩ部を拡大して示す平面図であり、図４は、図３中のＩＶ−ＩＶ線に沿う断面図である。
【００１３】
実施形態１に係る半導体ウエーハの分割方法（以下、単に分割方法と記す）は、図１に示す半導体ウエーハＷの加工方法であって、半導体ウエーハＷを個々のデバイスＤに分割する分割方法である。なお、実施形態に係る加工方法により個々のデバイスＤに分割される加工対象としての半導体ウエーハＷは、例えば、シリコン、サファイア、ガリウムなどを母材とする円板状の半導体ウエーハや光デバイスウエーハである。半導体ウエーハＷは、図１及び図２に示すように、半導体基板ＷＡの表面ＷＳに格子状に形成されたストリートＳによって複数の領域が区画され、この区画された領域に複数のデバイスＤが形成されたものである。デバイスＤは、半導体基板ＷＡの表面ＷＳにＳｉＮ、ＳｉＯ２等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）が積層されることで、形成されている。
【００１４】
デバイスＤは、トランジスタやＬＳＩ（Large  Scale  Integration）などの能動デバイス、又は、電気抵抗やキャパシタなどの受動デバイスなどである。また、実施形態１において、デバイスＤは、図４に示すように、半導体基板ＷＡの表面ＷＳに低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）から構成される第１層Ｌ１と、ＳｉＯ２から構成される第２層Ｌ２と、ＳｉＮから構成される第３層Ｌ３とが順に積層されて、形成されている。各層Ｌ１，Ｌ２，Ｌ３には、デバイスＤの外側、即ちストリートＳの外縁部に設けられ、デバイスＤの外縁に沿ったガードリングＧＲが設けられている。ガードリングＧＲは、金属により構成され、デバイスＤを保護するためのものである。
【００１５】
また、実施形態１において、半導体ウエーハＷは、デバイスＤの設計、製造上の問題を見つけ出すための金属パターンであるＴＥＧ１００（Test  Element  Group）がストリートＳに設けられている。ＴＥＧ１００は、図３に示すように、各デバイスＤに対応して設けられ、かつデバイスＤの設計、製造上の問題を見つけ出すための金属により構成された検査用パッド１０１と、検査用パッド１０１の周りに複数設けられかつ金属により構成されたダミーパッド１０２とを備える。検査用パッド１０１の大きさは、デバイスＤにより一義的に定まる。実施形態１において、ダミーパッド１０２は、第１層Ｌ１及び第２層Ｌ２内に埋設されるとともに、第２層Ｌ２上に設けられる。ダミーパッド１０２は、半導体ウエーハＷの表面ＷＳの裏側の裏面ＷＲを研削、研磨する際に、半導体ウエーハＷの厚みを均一にするためのものである。
【００１６】
さらに、半導体ウエーハＷは、ＴＥＧ１００を互いに隣り合うデバイスＤ間のストリートＳの一方のデバイスＤ寄りに配置している。実施形態１において、ＴＥＧ１００は、スリートＳの幅方向の中心線Ｐ（図２及び図３中に一点鎖線で示す）上を跨って配設され、かつ一方のデバイスＤ寄りに設けられる。また、半導体ウエーハＷは、ＴＥＧ１００と他方のデバイスＤのガードリングＧＲとの間に幅が５μｍ以上でかつ３０μｍ以下のスペースであるエッチング領域ＥＲを設けている。また、エッチング領域ＥＲの幅は、１０μｍ以上でかつ２０μｍ以下であることが望ましい。エッチング領域ＥＲは、ＴＥＧ１００が形成されていない半導体基板ＷＡの表面ＷＳが露出した領域である。こうして、半導体ウエーハＷは、ストリートＳの幅方向の一端側に金属パターンであるＴＥＧ１００が配設され、他端側にスペースであるエッチング領域ＥＲが配設されている。
【００１７】
実施形態１に係る分割方法を図面を参照して説明する。図５は、実施形態１に係る半導体ウエーハの分割方法のフローチャートであり、図６は、実施形態１に係る半導体ウエーハの分割方法のエッチング工程で用いられるエッチング装置の一例を示す断面図であり、図７は、実施形態１に係る半導体ウエーハの分割方法のマスク工程の概要を示す断面図であり、図８は、実施形態１に係る半導体ウエーハの分割方法のエッチング工程の概要を示す断面図であり、図９は、実施形態１に係る半導体ウエーハの分割方法の分割工程前の断面図であり、図１０は、実施形態１に係る半導体ウエーハの分割方法の分割工程後の断面図である。
【００１８】
実施形態１に係る分割方法は、図５に示すように、準備工程ＳＴ１と、マスク工程ＳＴ２と、エッチング工程ＳＴ３と、分割工程ＳＴ４とを備える。
【００１９】
準備工程ＳＴ１は、前述した構成の半導体ウエーハＷを準備する工程である。準備工程ＳＴ１において、半導体ウエーハＷを準備する。準備工程ＳＴ１の後は、マスク工程ＳＴ２に進む。
【００２０】
マスク工程ＳＴ２は、半導体ウエーハＷの半導体基板ＷＡの表面ＷＳ側のエッチング領域ＥＲに対応する領域に開口を有するエッチングマスクＥＭを形成する工程である。エッチングマスクＥＭは、エッチング工程におけるエッチングガスなどに対する耐食性を有するレジストにより構成されている。マスク工程ＳＴ２は、例えば、半導体ウエーハＷの表面ＷＳ側全体にエッチングマスクＥＭを薄膜形成した後、ストリートＳのエッチング領域ＥＲに対応するネガ型又はポジ型のマスクを介して露光し現像して、エッチング領域ＥＲ上からレジストの不要部分を除去する。露光する際には、ｇ線（波長λ＝４３６ｎｍ）を用いてもよく、ｈ線（λ＝４０５ｎｍ）やｉ線（λ＝３６５ｎｍ）を用いてもよいし、ＬＥＤ光源を用いてもよい。マスク工程ＳＴ２の後では、半導体ウエーハＷの表面ＷＳ側では、図７に示すように、エッチング領域ＥＲが露出し、エッチング領域ＥＲを除く領域（即ち、デバイスＤ及びＴＥＧ１００等）がエッチングマスクＥＭにより被覆されている。エッチングマスクＥＭは、フェノールノボラック系のレジストや、カーボン系のレジストにより構成される。エッチングマスクＥＭは、エッチングマスクＥＭに対する半導体基板ＷＡの表面ＷＳのエッチング領域ＥＲのエッチング選択比を向上させるために、レジストを多層に形成してもよい。マスク工程ＳＴ２の後は、エッチング工程ＳＴ３に進む。
【００２１】
エッチング工程ＳＴ３は、エッチングマスクＥＭを介してストリートＳに沿ってデバイスＤの仕上がり厚さＴ（図８に示す）まで半導体ウエーハＷをエッチングする工程である。エッチング工程ＳＴ３では、例えば、図６に示すエッチング装置２０のハウジング２１の開口２２を通して、半導体ウエーハＷをハウジング２１内に収容し、開口２２をゲート２６により閉じる。そして、半導体ウエーハＷの半導体基板ＷＡの裏面ＷＲを高周波電源２３に接続された下部電極２４の吸着保持部材２５に静電気力で吸着、保持する。次に、図示しない冷媒供給手段から下部電極２４内の図示しない冷却通路内に冷媒を循環させ、排気装置２７を作動してハウジング２１内の雰囲気を排気口２８を通して真空排気し、ガス供給手段２９から高周波電源３２に接続された上部電極３０の噴出口３１を通してハウジング２１内にエッチングガスを半導体ウエーハＷの表面ＷＳ側に向けて噴射する。なお、この際、ハウジング２１内を所定の圧力に維持する。そして、エッチングガスを噴射した状態で、高周波電源３２から上部電極３０に高周波電力を印加する。これにより、下部電極２４と上部電極３０との間にプラズマ放電が発生し、下部電極２４に高周波電源２３から高周波電力を供給してプラズマ中のイオンを引き込み、図８に示すように、半導体ウエーハＷの表面ＷＳのエッチング領域ＥＲをエッチングして、半導体ウエーハＷの半導体基板ＷＡの表面ＷＳにエッチング領域ＥＲに沿って、デバイスＤの表面ＷＳから仕上がり厚さＴに至る溝Ｒを形成する。
【００２２】
なお、エッチング工程ＳＴ３で用いられるエッチングガスは、半導体ウエーハＷの材質に応じて適宜選択される。例えば、エッチングガスは、ハロゲン元素を含むガスや塩基性ガス、およびこれらの混合ガス、またはＣｘＦｙ系ガス、ＣｘＨｙＦｚ系ガスを用いてよい。エッチング工程ＳＴ３において、ガス供給手段２９からプラズマ支援ガスとして、Ａｒ、Ｈｅ等の希ガスを供給してもよい。
【００２３】
実施形態１では、エッチング工程ＳＴ３において、半導体ウエーハＷが所謂３００ｍｍウエーハであるとき、周波数１３．５６ＭＨｚでかつ３ｋＷの高周波電力を上部電極３０に印加可能な高周波電源３２と、周波数２ＭＨｚでかつ３００Ｗの高周波電力を下部電極２４に印加可能な高周波電源２３を用いる。
【００２４】
また、実施形態１では、エッチング工程ＳＴ３において、エッチングガスとしてＳＦ６を１５００（ｃｃ／ｍｉｎ）、Ａｒ（アルゴン）を１０００（ｃｃ／ｍｉｎ）の流量で供給し、上部電極３０に３ｋＷの高周波電力を印加し、下部電極２４に３００Ｗの高周波電力を印加するエッチングステップと、エッチングガスとしてＣ４Ｆ８を１０００（ｃｃ／ｍｉｎ）、Ａｒ（アルゴン）を５００（ｃｃ／ｍｉｎ）の流量で供給し、上部電極３０に３ｋＷの高周波電力を印加し、下部電極２４に０Ｗの高周波電力を印加する保護膜堆積ステップとを交互に繰り返す。エッチング工程ＳＴ３では、エッチングステップと、保護膜堆積（デポジション）ステップを、交互に繰り返して、半導体ウエーハＷの半導体基板ＷＡの表面ＷＳのエッチング領域ＥＲをエッチングして、エッチング領域ＥＲに沿って幅が一定の溝Ｒを形成する。
【００２５】
こうして、エッチング工程ＳＴ３では、ストリートＳのエッチング領域ＥＲにデバイスＤの表面ＷＳから半導体ウエーハＷの仕上がり厚さＴに至る幅が一定の溝Ｒを形成する。エッチング工程ＳＴ３では、保護膜堆積ステップにおいて、溝Ｒの内面に保護膜を形成するので、デバイスＤの側面などが露出してもエッチングされることを抑制できる。そして、溝Ｒを形成した後、酸素や窒素プラズマを用いてエッチングマスクＥＭをアッシングして除去する。また、実施形態１において、エッチング工程ＳＴ３では、図示しない支持基板を半導体ウエーハＷの裏面ＷＲに貼り付け、半導体ウエーハＷの表面ＷＳをエッチングしてもよい。エッチング工程ＳＴ３の後は、分割工程ＳＴ４に進む。
【００２６】
分割工程ＳＴ４は、エッチング工程ＳＴ３の後に、半導体ウエーハＷの表面ＷＳ側を保持して、裏面ＷＲを研削し、半導体ウエーハＷを個々のデバイスＤに分割する工程である。分割工程では、まず、図９に示すように、半導体ウエーハＷの表面ＷＳ側、即ち、デバイスＤの表面ＷＳにデバイスＤを保護するための保護テープＴＧを貼着する。そして、保護テープＴＧを下にして、半導体ウエーハＷの表面ＷＳを図示しない研削装置のチャックテーブルに載置し、半導体ウエーハＷの半導体基板ＷＡの裏面ＷＲを露出させてチャックテーブルに吸引保持する。その後、研削装置の軸心回りに回転する研削ホイールを、軸心回りに回転するチャックテーブル上に位置付ける。そして、研削ホイール内の図示しないノズルを通して研削水を半導体ウエーハＷの裏面ＷＲに供給しつつ、研削ホイールを徐々に下降していき、半導体ウエーハＷの裏面ＷＲに研削送りする。
【００２７】
半導体ウエーハＷの裏面ＷＲを研削ホイールで研削して、半導体ウエーハＷを仕上がり厚さＴへと薄化する。半導体ウエーハＷの厚さが仕上がり厚さＴになると、研削ホイールをチャックテーブルから離間させて、チャックテーブルの半導体ウエーハＷの吸引保持を解除する。なお、半導体ウエーハＷの厚さが仕上がり厚さＴになると、溝Ｒの深さが仕上がり厚さＴに至っていたので、溝Ｒを半導体ウエーハＷの裏面ＷＲに露出させることとなる。分割工程ＳＴ４は、図１０に示すように、溝Ｒを半導体ウエーハＷの裏面ＷＲに露出させることで、半導体ウエーハＷを個々のデバイスＤに分割することとなる。そして、分割されたデバイスＤは、保護テープＴＧが拡張されて、デバイスＤ間の間隔を３０μｍ程度に広げられた後、周知のコレットにより保護テープＴＧからピックアップされる。
【００２８】
実施形態１に係る分割方法によれば、半導体ウエーハＷの各ストリートＳに設けられたＴＥＧ１００が互いに隣り合うデバイスＤのうち一方のデバイスＤ寄りに配置されて、各ストリートＳに他方のデバイスＤとの間にＴＥＧ１００が形成されていない半導体基板ＷＡの表面ＷＳが露出したエッチング領域ＥＲが設けられている。また、エッチング領域ＥＲの幅が、５μｍ以上でかつ１０μｍ以下に形成され、ＴＥＧ１００がストリートＳの中心線Ｐ上を跨って配設されている。このために、分割方法は、エッチング工程ＳＴ３においてエッチング領域ＥＲをエッチングレートが低下することなく、エッチングすることができ、分割工程ＳＴ４においてストリートＳの中心部分の厚みが厚くなることなく、半導体ウエーハＷを均一の仕上がり厚さＴまで薄化することができる。したがって、実施形態１に係る分割方法は、エッチングレートの低下を抑制しつつ、加工品質を向上することができる。
【００２９】
また、実施形態１に係る分割方法によれば、半導体ウエーハＷの各ストリートＳに設けられたＴＥＧ１００がストリートＳの中心線Ｐ上を跨って配設されているので、エッチング領域ＥＲの幅をエッチング工程ＳＴ３のエッチングレートの低下を抑制することを可能とする幅にしながらも、ストリートＳの幅が拡大することを抑制することができる。その結果、実施形態１に係る分割方法によれば、エッチングレートの低下を抑制することを可能としながらも、半導体ウエーハＷに形成されるデバイスＤの数が減少することを抑制することができる。
【００３０】
〔実施形態２〕
実施形態２に係る半導体ウエーハの分割方法を図面を参照して説明する。図１１は、実施形態２に係る半導体ウエーハの分割方法のフローチャートであり、図１２は、実施形態２に係る半導体ウエーハの分割方法の研削工程前の断面図であり、図１３は、実施形態２に係る半導体ウエーハの分割方法のマスク工程の概要を示す断面図であり、図１４は、実施形態２に係る半導体ウエーハの分割方法のエッチング工程の概要を示す断面図である。なお、図１１から図１４において、実施形態１と同一部分には、同一符号を付して説明を省略する。
【００３１】
実施形態２に係る半導体ウエーハの分割方法は、実施形態１と同様に、半導体ウエーハＷの加工方法であって、半導体ウエーハＷを個々のデバイスＤに分割する分割方法である。実施形態２に係る分割方法は、図１１に示すように、準備工程ＳＴ１と、研削工程ＳＴ１０と、マスク工程ＳＴ２−２と、エッチング工程ＳＴ３−２とを備える。
【００３２】
準備工程ＳＴ１は、実施形態１と同様に、半導体ウエーハＷを準備する工程である。準備工程ＳＴ１の後は、研削工程ＳＴ１０に進む。
【００３３】
研削工程ＳＴ１０は、半導体ウエーハＷの裏面ＷＲを、仕上がり厚さＴ分残して研削する工程である。研削工程ＳＴ１０では、まず、図１２に示すように、半導体ウエーハＷの表面ＷＳ側、即ち、デバイスＤの表面ＷＳにデバイスＤを保護するための支持基板ＳＳを貼着する。そして、支持基板ＳＳを下にして、半導体ウエーハＷの表面ＷＳを図示しない研削装置のチャックテーブルに載置し、半導体ウエーハＷの半導体基板ＷＡの裏面ＷＲを露出させてチャックテーブルに吸引保持する。その後、研削装置の軸心回りに回転する研削ホイールを、軸心回りに回転するチャックテーブル上に位置付ける。そして、研削ホイール内の図示しないノズルを通して研削水を半導体ウエーハＷの裏面ＷＲに供給しつつ、研削ホイールを徐々に下降していき、半導体ウエーハＷの裏面ＷＲに研削送りする。
【００３４】
半導体ウエーハＷの裏面ＷＲを研削ホイールで研削して、半導体ウエーハＷを仕上がり厚さＴへと薄化する。半導体ウエーハＷの厚さが仕上がり厚さＴになると、研削ホイールをチャックテーブルから離間させて、チャックテーブルの半導体ウエーハＷの吸引保持を解除する。研削工程ＳＴ１０の後は、マスク工程ＳＴ２−２に進む。
【００３５】
マスク工程ＳＴ２−２は、半導体基板ＷＡの裏面ＷＲのエッチング領域ＥＲに対応する領域に開口を有するエッチングマスクＥＭを形成する工程である。エッチングマスクＥＭは、エッチング工程におけるエッチングガスなどに対する耐食性を有するレジストで構成されている。マスク工程ＳＴ２−２は、図１３に示すように、実施形態１と同様に、半導体基板ＷＡの裏面ＷＲのエッチング領域ＥＲに対応する領域に開口を有するエッチングマスクＥＭを形成する。マスク工程ＳＴ２−２の後は、エッチング工程ＳＴ３−２に進む。
【００３６】
エッチング工程ＳＴ３−２は、エッチングマスクＥＭを介してストリートＳに沿って半導体基板ＷＡを貫通する加工溝ＰＲ（図１４に示す）を形成し、半導体ウエーハＷを個々のデバイスＤに分割する工程である。エッチング工程ＳＴ３−２では、半導体ウエーハＷの表面ＷＳ側、即ち、デバイスＤの表面ＷＳに貼着された支持基板ＳＳを下部電極２４の吸着保持部材２５に吸引、保持して、半導体ウエーハＷの裏面ＷＲを上部電極３０に対向させる。エッチング工程ＳＴ３−２は、実施形態１と同様に、高周波電源２３，３２から下部電極２４と上部電極３０とに高周波電力を印加して、半導体ウエーハＷの裏面ＷＲのエッチング領域ＥＲに対応する領域をエッチングして、図１４に示すように、半導体ウエーハＷの半導体基板ＷＡを貫通する加工溝ＰＲを形成する。エッチング工程ＳＴ３−２は、図１４に示すように、加工溝ＰＲに半導体ウエーハＷの半導体基板ＷＡを貫通させることで、半導体ウエーハＷを個々のデバイスＤに分割することとなる。そして、エッチングマスクＥＭをアッシングにより除去し、分割されたデバイスＤは、周知のコレットによりピックアップされる。
【００３７】
実施形態２に係る分割方法によれば、実施形態１と同様に、半導体ウエーハＷの各ストリートＳにＴＥＧ１００が形成されていない幅が５μｍ以上でかつ１０μｍ以下のエッチング領域ＥＲが形成され、ＴＥＧ１００がストリートＳの中心線Ｐ上を跨って配設されている。このために、分割方法は、エッチング工程ＳＴ３−２におけるエッチングレートが低下することを抑制でき、加工品質が低下することを抑制することができる。また、実施形態２に係る分割方法によれば、実施形態１と同様に、ＴＥＧ１００がストリートＳの中心線Ｐ上を跨って配設されているので、半導体ウエーハＷに形成されるデバイスＤの数が減少することを抑制することができる。
【００３８】
〔実施形態３〕
実施形態３に係る半導体ウエーハの分割方法を図面を参照して説明する。図１５は、実施形態３に係る半導体ウエーハの分割方法のフローチャートであり、図１６は、実施形態３に係る半導体ウエーハの分割方法の研削工程前の断面図であり、図１７は、実施形態３に係る半導体ウエーハの分割方法のマスク工程の概要を示す断面図であり、図１８は、実施形態３に係る半導体ウエーハの分割方法のエッチング工程の概要を示す断面図である。なお、図１５から図１８において、実施形態１と同一部分には、同一符号を付して説明を省略する。
【００３９】
実施形態３に係る半導体ウエーハの分割方法は、実施形態１及び実施形態２と同様に、半導体ウエーハＷの加工方法であって、半導体ウエーハＷを個々のデバイスＤに分割する分割方法である。実施形態３に係る分割方法は、図１５に示すように、準備工程ＳＴ１と、研削工程ＳＴ１０と、マスク工程ＳＴ２−３と、エッチング工程ＳＴ３−３とを備える。
【００４０】
準備工程ＳＴ１は、実施形態１及び実施形態２と同様に、半導体ウエーハＷを準備する工程である。準備工程ＳＴ１の後は、研削工程ＳＴ１０に進む。研削工程ＳＴ１０は、実施形態２と同様に、半導体ウエーハＷの裏面ＷＲを、仕上がり厚さＴ分残して研削する工程である。研削工程ＳＴ１０の後は、マスク工程ＳＴ２−３に進む。
【００４１】
マスク工程ＳＴ２−３は、実施形態１と同様に、半導体ウエーハＷの半導体基板ＷＡの表面ＷＳ側のエッチング領域ＥＲに対応する領域に開口を有するエッチングマスクＥＭを形成する工程である。マスク工程ＳＴ２−３は、半導体ウエーハＷの半導体基板ＷＡの裏面ＷＲに支持基板ＳＳを貼着し、半導体ウエーハＷの半導体基板ＷＡの表面ＷＳ側に貼着された支持基板ＳＳを取り外す。マスク工程ＳＴ２−３は、図１７に示すように、実施形態１と同様に、半導体ウエーハＷの半導体基板ＷＡの表面ＷＳ側のエッチング領域ＥＲに対応する領域に開口を有するエッチングマスクＥＭを形成する。マスク工程ＳＴ２−３の後は、エッチング工程ＳＴ３−３に進む。
【００４２】
エッチング工程ＳＴ３−３は、エッチングマスクＥＭを介してストリートＳに沿って半導体基板ＷＡを貫通する加工溝ＰＲ（図１８に示す）を形成し、半導体ウエーハＷを個々のデバイスＤに分割する工程である。エッチング工程ＳＴ３−３では、半導体ウエーハＷの半導体基板ＷＡの裏面ＷＲに貼着された支持基板ＳＳを下部電極２４の吸着保持部材２５に吸引、保持して、半導体ウエーハＷの表面ＷＳを上部電極３０に対向させる。エッチング工程ＳＴ３−３は、実施形態１と同様に、高周波電源２３，３２から下部電極２４と上部電極３０とに高周波電力を印加して、半導体ウエーハＷの表面ＷＳのエッチング領域ＥＲをエッチングして、図１８に示すように、半導体ウエーハＷの半導体基板ＷＡを貫通する加工溝ＰＲを形成する。エッチング工程ＳＴ３−３は、図１８に示すように、加工溝ＰＲに半導体ウエーハＷの半導体基板ＷＡを貫通させることで、半導体ウエーハＷを個々のデバイスＤに分割することとなる。そして、エッチングマスクＥＭをアッシングにより除去し、分割されたデバイスＤは、周知のコレットによりピックアップされる。
【００４３】
実施形態３に係る分割方法によれば、実施形態１及び実施形態２と同様に、半導体ウエーハＷの各ストリートＳにＴＥＧ１００が形成されていない幅が５μｍ以上でかつ１０μｍ以下のエッチング領域ＥＲが形成され、ＴＥＧ１００がストリートＳの中心線Ｐ上を跨って配設されている。このために、分割方法は、エッチング工程ＳＴ３−３におけるエッチングレートが低下することを抑制でき、加工品質が低下することを抑制することができる。また、実施形態３に係る分割方法によれば、実施形態１及び実施形態２と同様に、ＴＥＧ１００がストリートＳの中心線Ｐ上を跨って配設されているので、半導体ウエーハＷに形成されるデバイスＤの数が減少することを抑制することができる。
【００４４】
次に、本発明の発明者らは本発明の効果を確認した。結果を表１及び図１９に示す。図１９は、本発明品と比較例のエッチング工程のエッチング領域の幅に対するエッチングレートの変化を示す図である。
【００４５】
【表１】
0006573803.tif 000002
【００４６】
表１の比較例１は、エッチング領域ＥＲの幅が３μｍの半導体ウエーハＷを実施形態１に係る分割方法により個々のデバイスＤに分割し、比較例２は、エッチング領域ＥＲの幅が５０μｍの半導体ウエーハＷを実施形態１に係る分割方法により個々のデバイスＤに分割し、本発明品１は、エッチング領域ＥＲの幅が５μｍの半導体ウエーハＷを実施形態１に係る分割方法により個々のデバイスＤに分割し、本発明品２は、エッチング領域ＥＲの幅が２０μｍの半導体ウエーハＷを実施形態１に係る分割方法により個々のデバイスＤに分割し、本発明品３は、エッチング領域ＥＲの幅が３０μｍの半導体ウエーハＷを実施形態１に係る分割方法により個々のデバイスＤに分割した。表１では、比較例１、比較例２、本発明品１及び本発明品２のエッチング工程ＳＴ３のエッチングレート、半導体ウエーハＷに形成できるデバイスＤの数を示している。図１９は、半導体基板ＷＡがシリコンにより構成された半導体ウエーハＷのエッチング領域ＥＲの幅を変化させた時の実施形態１に係る分割方法のエッチング工程ＳＴ３のエッチングレートを示している。
【００４７】
表１及び図１９によれば、比較例１は、デバイスＤの数が多いが、エッチング工程ＳＴ３のエッチングレートが遅く、比較例２は、エッチング工程ＳＴ３のエッチングレートが早いが、デバイスＤの数が少なかった。これらの比較例１及び比較例２に対して、本発明品１、本発明品２及び本発明品３は、エッチング工程ＳＴ３のエッチングレートが早く、デバイスＤの数が多いことが明らかとなった。さらに、図１９に示すように、エッチング領域ＥＲの幅が広くなるにしたがってエッチングレートが早くなるが、図１９によると本発明品２と本発明品３のエッチングレードが殆ど変化しないために、本発明品２が、最も望ましいことが明らかとなった。したがって、本発明品１〜本発明品３は、エッチング領域ＥＲの幅を５μｍ以上でかつ３０μｍ以下とすることで、半導体ウエーハＷに形成されるデバイスＤの数が減少することを抑制することを可能としながらも、エッチング工程ＳＴ３におけるエッチングレートが低下することを抑制でき、加工品質が低下することを抑制することができることが明らかとなった。さらに、本発明品２は、エッチング領域ＥＲの幅を１０μｍ以上でかつ２０μｍ以下とすることで、半導体ウエーハＷに形成されるデバイスＤの数が減少することを抑制することを可能としながらも、エッチング工程ＳＴ３におけるエッチングレートが低下することを抑制でき、加工品質が低下することを抑制することができることが明らかとなった。
【００４８】
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００４９】
Ｗ  半導体ウエーハ
ＷＡ  半導体基板
ＷＳ  表面
ＷＲ  裏面
Ｓ  ストリート
Ｄ  デバイス
Ｔ  仕上がり厚さ
ＥＭ  エッチングマスク
ＥＲ  エッチング領域（スペース）
ＰＲ  加工溝
１００  ＴＥＧ（金属パターン）
ＳＴ１  準備工程
ＳＴ２，ＳＴ２−２，ＳＴ２−３  マスク工程
ＳＴ３，ＳＴ３−２，ＳＴ３−３  エッチング工程
ＳＴ４  分割工程
ＳＴ１０  研削工程
【図１】
0006573803.tif 000003
【図２】
0006573803.tif 000004
【図３】
0006573803.tif 000005
【図４】
0006573803.tif 000006
【図５】
0006573803.tif 000007
【図６】
0006573803.tif 000008
【図７】
0006573803.tif 000009
【図８】
0006573803.tif 000010
【図９】
0006573803.tif 000011
【図１０】
0006573803.tif 000012
【図１１】
0006573803.tif 000013
【図１２】
0006573803.tif 000014
【図１３】
0006573803.tif 000015
【図１４】
0006573803.tif 000016
【図１５】
0006573803.tif 000017
【図１６】
0006573803.tif 000018
【図１７】
0006573803.tif 000019
【図１８】
0006573803.tif 000020
【図１９】
0006573803.tif 000021