(57)【特許請求の範囲】
【請求項１】
集積回路に構成要素を配置する方法であって、
デジタルアナログ変換器（ＤＡＣ）回路セルを２つ以上設け、各ＤＡＣ回路セルを、デジタル信号をアナログ信号に変換するように構成することと、
参照回路セルを２つ以上設け、各参照回路セルは少なくとも２つのＤＡＣ回路セルに参照信号を供給するように構成し、前記ＤＡＣ回路セルは前記参照回路セルと連携して電気的に動作するよう構成することと、
前記２つ以上のＤＡＣ回路セルと前記２つ以上の参照回路セルを、前記集積回路の予め決められた数の回路セルの全部と結合することと、
前記２つ以上のＤＡＣ回路セルと前記２つ以上の参照回路セルを、前記集積回路上に２次元方向に分散された交互パターンに形成し、この交互パターンを、前記ＤＡＣ回路セルが前記参照回路セルの少なくとも１つの回路セルに隣接するように構成することと、を含む方法。
【請求項２】
請求項１に記載の方法において、
前記交互パターンを行および列の配置に沿って構成している、方法。
【請求項３】
請求項２に記載の方法において、
前記交互パターンは、前記列のそれぞれにおいて、前記参照回路セルの１つのセルと前記ＤＡＣ回路セルの１つのセルとの繰り返しパターンを含む、
方法。
【請求項４】
請求項２に記載の方法において、
前記交互パターンは、前記列のそれぞれにおいて、前記参照回路セルの１つのセルと前記ＤＡＣ回路セルの２つのセルとの繰り返しパターンを含む、
方法。
【請求項５】
請求項１に記載の方法において、
前記参照回路セルは前記ＤＡＣ回路セルに参照を提供する、方法。
【請求項６】
請求項５に記載の方法において、
前記参照は電圧の参照である、方法。
【請求項７】
請求項５に記載の方法において、
前記参照は電流の参照である、方法。
【請求項８】
請求項１に記載の方法において、
前記参照回路セルは参照セルを含み、前記ＤＡＣ回路セルはビデオＤＡＣセルを含む、方法。
【請求項９】
デジタル信号をアナログ信号に変換するデジタルアナログ変換器（ＤＡＣ）回路セルを２つ以上と、
少なくとも２つのＤＡＣ回路セルに参照信号を供給する参照回路セルを２つ以上とを含み、
前記ＤＡＣ回路セルは前記参照回路セルと連携して電気的に動作するよう構成されて、
前記２つ以上のＤＡＣ回路セルと前記２つ以上の参照回路セルが、集積回路の予め決められた数の回路セルの全部と結合されており、
前記２つ以上のＤＡＣ回路セルと前記２つ以上の参照回路セルは前記集積回路上に２次元方向に分散された交互パターンに形成されており、この交互パターンが、前記ＤＡＣ回路セルが前記参照回路セルの少なくとも１つの回路セルに隣接するように構成されている、
集積回路。
【請求項１０】
請求項９に記載の集積回路において、
前記交互パターンは行および列のアレイである、集積回路。
【請求項１１】
請求項１０に記載の集積回路において、
前記交互パターンは、前記列のそれぞれにおいて、前参照回路セルの１つのセルと前記ＤＡＣ回路セルの１つのセルとの繰り返しパターンを含む、
集積回路。
【請求項１２】
請求項１０に記載の集積回路において、
前記交互パターンは、前記列のそれぞれにおいて、前記参照回路セルの１つのセルと前記ＤＡＣ回路セルの２つのセルとの繰り返しパターンを含む、
集積回路。
【請求項１３】
請求項９に記載の集積回路において、
前記参照回路セルは前記ＤＡＣ回路セルに参照電圧を提供する、
集積回路。
【請求項１４】
請求項９に記載の集積回路において、
前記参照回路セルは参照セルを含み、前記ＤＡＣ回路セルはビデオＤＡＣセルを含む、
集積回路。
【請求項１５】
集積回路に構成要素を配置する方法であって、
ランプ電圧出力を生成するよう構成されたデジタルアナログ変換器（ＤＡＣ）を設けることと、
前記ランプ電圧出力をそれぞれが受信する２つの増幅器を設けることと、
前記２つの増幅器が、それぞれ画素アレイの１つ以上の列を駆動することと、
を含む方法。
【請求項１６】
請求項１５に記載の方法において、
前記２つの増幅器は、前記画素アレイの２つの側から前記画素アレイの前記列を駆動するように配置することを更に含む、方法。
【請求項１７】
請求項１５に記載の方法において、
前記増幅器は共通ターミネータ要素を更に駆動する、方法。
【請求項１８】
ランプ電圧出力を生成するよう構成されたデジタルアナログ変換器（ＤＡＣ）と、
前記ランプ電圧出力を受信するよう構成された第１の増幅器と、
前記ランプ電圧出力を受信するよう構成された第２の増幅器と
を含み、
前記第１および第２の増幅器は、それぞれがビデオディスプレイの画素列の１つ以上の列を駆動するよう構成されている、
集積回路。
【請求項１９】
請求項１８に記載の集積回路において、
前記第１および第２の増幅器は、画素アレイの２つの側から前記画素アレイの前記列を駆動するように配置されている、
集積回路。
【請求項２０】
請求項１８に記載の集積回路において、
前記第１および第２の増幅器はターミネータ要素を駆動するよう構成されている、集積回路。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本出願は、２０１４年９月１２日に出願された米国仮出願第６２／０４９，６１２号、および２０１４年２月６日に出願された米国仮出願第６１／９３６，５５３号の利益を請求する。上記出願の全教示は参照により本願に援用される。
【背景技術】
【０００２】
ノートブックＰＣ、スマートフォン、タブレットコンピューティングデバイス等のモバイルコンピューティングデバイスは、現在、ビジネスと私生活の両方においてデータを生成、分析、通信、および消費するために使用される一般的なツールとなっている。高速無線通信技術のユビキタス化とともにデジタル情報へのアクセスの容易さが増すため、消費者はモバイルデジタルライフスタイルを享受し続けている。モバイルコンピューティングデバイスの一般的な用途には、しばしばワイヤレスでデバイスにストリーム配信される大量で高解像度のコンピュータグラフィックス情報およびビデオコンテンツの表示が含まれる。
【０００３】
これらのデバイスは典型的には表示スクリーンを含むが、そのようなデバイスの物理的大きさが可動性向上のために制限されるため、高解像度の大型ディスプレイの好ましい視覚体験は、そのようなモバイルデバイスでは容易に再現できない。上述のデバイスのタイプにおける別の欠点は、ユーザインターフェースがヒトの手に依存するものであり、典型的には、ユーザが物理的もしくは仮想的なキーボードまたはタッチスクリーンディスプレイを用いてデータ入力や選択を行う必要があることである。
【０００４】
その結果、消費者は、現在、手に依存するモバイルデバイスを拡張するまたはこれに取って代わる、ハンズフリーの高品質で携帯可能なカラーディスプレイの解決策（ソリューション）を求めている。
【０００５】
そのようなカラーディスプレイのソリューションに使用される集積回路は、当該集積回路が製造される際に生じる不可避の処理の変動を受ける可能性がある。この処理の変動は、製造の複数のバッチにわたってまたは同一のバッチにおいて生じる可能性があり、その結果、集積回路の性能劣化を招きかねない。
【発明の概要】
【０００６】
最近開発されたマイクロディスプレイは、非常に小さな形状因子において大型で高解像度のカラー画像およびストリーム映像を提供できる。そのようなディスプレイのための１つの用途として、めがね、オーディオヘッドセット、またはビデオアイウェアに類似の形式で、ディスプレイがユーザの視野内に収まるように、ユーザの頭部に装着されるワイヤレスヘッドセットコンピュータへの組込みを挙げることができる。「ワイヤレスコンピューティングヘッドセット」デバイスは、１つ以上の小型高解像度マイクロディスプレイと、画像を拡大する光学系を含む。ＷＶＧＡマイクロディスプレイは、スーパービデオグラフィックスアレイ（ＳＶＧＡ）（８００×６００）解像度、エクステンデッドグラフィックスアレイ（ＸＧＡ）（１０２４×７６８）解像度、またはそれ以上の解像度を提供できる。ワイヤレスコンピューティングヘッドセットが、１つ以上のワイヤレスコンピューティング／通信インターフェースを含んで、データ機能およびストリーミング映像機能を可能にし、ヒトの手に依存するデバイスを介してより大きな利便性および可動性を提供する。そのようなデバイスに関する更なる情報としては、同時係属中の２００９年１月５日に出願された米国特許出願第１２／３４８，６４８号「Mobile Wireless Display Software Platform for Controlling Other Systems and Devices」、２００９年３月２７日に出願されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ０９／３８６０１号「Handheld Wireless Display Devices Having High Resolution Display Suitable For Use as a Mobile Internet Device」、および２０１３年３月１３日に出願された米国特許出願第１３／７９９，５７０号「Headset Computer (HSC) As Auxiliary Display With ASR and HT Input」を参照されたい。これらの全ては参照により本願に援用される。
【０００７】
本明細書では、「ＨＳＣ」ヘッドセットコンピュータ、「ＨＭＤ」ヘッドマウントディスプレイデバイス、および「ワイヤレスコンピューティングヘッドセット」という用語は、互いに交換可能に使用され得る。
【０００８】
ＨＳＣと連携して使用されるマイクロディスプレイには、画像を実際に生成する画素アレイをサポートする高集積回路が必要である。このサポート回路は、回路トポロジーやレイアウトジオメトリにおける変動に非常に敏感である機能を実施することが多い。集積回路の製造中に起こる僅かな処理の変動でも、これらの敏感な機能に影響する（exploit）には十分であり得る。一定の構成要素に対して均一に起こる処理の変動であれば、変動に対する感受性を低減するのに役立つ可能性がある。本明細書で説明する実施形態は、処理の変動に対する感受性を低減するための技法に関するものである。
【０００９】
本発明を具現化する方法は、第１のタイプの回路セルを２つ以上設けることと、第２のタイプの回路セルを２つ以上設けることとによって、集積回路に構成要素を配置する。前記第１のタイプの前記回路セルは、前記第２のタイプの前記回路セルと連携して動作するよう構成されている。前記方法は、前記第１のタイプの各回路セルが前記第２のタイプの少なくとも１つの回路セルに隣接するように、前記第１および第２のタイプの前記回路セルを交互パターンで配置することを更に含む。前記交互パターンは、行および列のアレイであってもよく、前記列のそれぞれにおいて、第１のタイプの１つのセルと第２のタイプの１つのセルとの繰り返しパターンを含んでもよい。
【００１０】
他の実施形態では、前記交互パターンは、前記列のそれぞれにおいて、前記第１のタイプの１つのセルと前記第２のタイプの２つのセルとの繰り返しパターンを含んでもよい。
【００１１】
一構成において、本発明は、第１のタイプの回路セルを２つ以上設けることと、第２のタイプの回路セルを２つ以上設けることとを含む、集積回路に構成要素を配置する方法であってもよい。前記第１のタイプの前記回路セルは、前記第２のタイプの前記回路セルと連携して動作するよう構成されている。前記方法は、前記第１のタイプの各回路セルが前記第２のタイプの少なくとも１つの回路セルに隣接するように、前記第１のタイプの前記回路セルと前記第２のタイプの前記回路セルとを交互パターンで配置することを更に含んでもよい。
【００１２】
一実施形態において、前記交互パターンは行および列のアレイである。他の実施形態において、前記交互パターンは、前記列のそれぞれにおいて、前記第１のタイプの１つのセルと前記第２のタイプの１つのセルとの繰り返しパターンを含む。他の実施形態において、前記交互パターンは、前記列のそれぞれにおいて、前記第１のタイプの１つのセルと前記第２のタイプの２つのセルとの繰り返しパターンを含む。
【００１３】
一実施形態において、前記第１のタイプの前記回路セルは、前記第２のタイプの前記回路セルに参照を提供する。一実施形態において、前記参照は電圧の参照である。他の実施形態において、前記参照は電流の参照である。
【００１４】
一実施形態において、前記第１のタイプの前記回路セルは参照セルを含み、前記第２のタイプの前記回路セルはビデオＤＡＣセルを含む。
【００１５】
他の構成において、本発明は、第１のタイプの回路セルを２つ以上と第２のタイプの回路セルを２つ以上とを含む、集積回路であってもよい。前記第１のタイプの前記回路セルは、前記第２のタイプの前記回路セルと連携して動作するよう構成されている。例えば前記第１および第２のタイプの前記回路セルは、一定の機能を達成するために共に動作してもよい。前記第１のタイプの各回路セルが前記第２のタイプの少なくとも１つの回路セルに隣接するように、前記第１のタイプの前記回路セルと前記第２のタイプの前記回路セルとは交互パターンで配置されている。
【００１６】
一実施形態において、前記交互パターンは行および列のアレイである。他の実施形態において、前記交互パターンは、前記列のそれぞれにおいて、前記第１のタイプの１つのセルと前記第２のタイプの１つのセルとの繰り返しパターンを含む。
【００１７】
他の実施形態において、前記交互パターンは、前記列のそれぞれにおいて、前記第１のタイプの１つのセルと前記第２のタイプの２つのセルとの繰り返しパターンを含む。一実施形態において、前記第１のタイプの前記回路セルは、前記第２のタイプの前記回路セルに参照電圧を提供する。一実施形態において、前記第１のタイプの前記回路セルは参照セルを含み、前記第２のタイプの前記回路セルはビデオＤＡＣセルを含む。
【００１８】
他の構成において、本発明は、ランプ電圧出力を生成するよう構成されたデジタルアナログ変換器（ＤＡＣ）を設けることと、前記ランプ電圧出力をそれぞれが受信する２つの増幅器を設けることとを含む、集積回路に構成要素を配置する方法であってもよい。前記方法は、前記２つの増幅器を、それぞれが画素アレイの１つ以上の列を駆動するように配置することを更に含む。
【００１９】
一実施形態は、前記２つの増幅器を前記画素アレイの２つの側から前記画素アレイの前記列を駆動するように配置することを更に含む。一実施形態では、前記増幅器は共通ターミネータ要素を更に駆動する。
【００２０】
他の構成において、本発明は、ランプ電圧出力を生成するよう構成されたデジタルアナログ変換器（ＤＡＣ）と、前記ランプ電圧出力を受信するよう構成された第１の増幅器と、前記ランプ電圧出力を受信するよう構成された第２の増幅器とを含む、集積回路であってもよい。前記第１および第２の増幅器は、それぞれがビデオディスプレイの画素列の１つ以上の列を駆動するように配置されている。
【００２１】
一実施形態において、前記第１および第２の増幅器は、前記画素アレイの２つの側から前記画素アレイの前記列を駆動するよう構成されている。他の実施形態において、前記第１および第２の増幅器は、ターミネータ要素を駆動するよう構成されている。
【図面の簡単な説明】
【００２２】
上記は、以下の発明の例示的な実施形態の更に具体的な説明から明らかになるであろう。添付図面において、異なる図全体にわたり、同様の部分は同様の参照符号で示す。図面は必ずしも原寸に比例しておらず、本発明の実施形態の説明に重点が置かれている。
【図１】本実施形態によるマイクロディスプレイの単純な構成の例を示す。
【図２】図１に示す列ドライバの拡大図を示す。
【図３】図１の列ドライバにおけるデジタルアナログ変換器の例を示す。
【図４】参照セルのマトリクスアレイとビデオＤＡＣセルのマトリクスアレイとを使用するＤＡＣアーキテクチャの例を示す。
【図５】参照セルアレイおよびビデオＤＡＣセルアレイのレイアウトの一例を示す。
【図６】参照セルアレイおよびビデオＤＡＣセルアレイのレイアウトの他の例を示す。
【図７】上述した実施形態による参照セルおよびビデオＤＡＣセルの配置の一例を示す。
【図８】上述した実施形態による参照セルおよびビデオＤＡＣセルの配置の他の例を示す。
【図９】上述した実施形態による画素アレイに統合されたランプＤＡＣの配置を示す。
【発明を実施するための形態】
【００２３】
本発明の例示的な実施形態を以下に説明する。
【００２４】
図１の単純な構成の例に示すように、本明細書で説明するマイクロディスプレイは、一般に多数のデータおよび制御信号によって駆動される画素アレイ１０２を含む。この例示的なマイクロディスプレイ１００は、２０列×１６行で合計３２０画素を含むが、上述したように、実際のマイクロディスプレイは典型的には更に多くの画素（例えば１０２４列×７６８行のＸＧＡ）を有する。
【００２５】
マイクロディスプレイは、共に画素アレイ１０２へ各情報を提供する、列ドライバ１０４と行ドライバ１０６とを含む。列ドライバ１０４は、一般には、画像情報を画素に提供し、行ドライバ１０６は制御情報を画素に提供する。特定の画素列１１０用の列ドライバ信号１０８は、複数の信号を含んでもよい。
【００２６】
図２は、赤緑青（ＲＧＢ）画素アレイ用の列ドライバ１０４の拡大図を示す。図２は、上記アレイの単一の列２０４の最初の２つの画素２０２を示す。各画素２０２は、赤成分２０６、緑成分２０８、および青成分２１０を含む。各列について、列ドライバ１０４は、３つの情報信号、すなわち赤信号２１２、緑信号２１４、青信号２１６、を駆動する。これらの情報信号は列２０４内の画素全てに及ぶ。
【００２７】
画素を駆動する情報信号は一般には、デジタルアナログ変換器（ＤＡＣ）を経由してデジタル信号から生成されたアナログ信号である。図３は、１つの画素列についてのそのような変換の例を示す。デジタルバッファ３０２は、３０ビットの情報（１０ビットの赤情報、１０ビットの緑情報、および１０ビットの青情報）を駆動し、この３０ビットを３チャネルＤＡＣ３０４へ提供する。３チャネルＤＡＣ３０４内の各チャネルは、１０ビットの情報をアナログ信号へ変換する。換言すれば、３チャネルＤＡＣ３０４は、１０ビット赤ＤＡＣ３０６と、１０ビット緑ＤＡＣ３０８と、１０ビット青ＤＡＣ３１０とを含む。
【００２８】
図３のＤＡＣ３０４のようなビデオＤＡＣは、参照セルのマトリクスアレイと、ビデオＤＡＣセルのマトリクスアレイとを含んでもよい。図４は、参照セル４０２のマトリクスアレイとビデオＤＡＣセル４０４のマトリクスアレイとを使用するＤＡＣアーキテクチャの例を示す。参照セル４０２は一般には、例えば参照電圧または参照電流などの参照標準を、ビデオＤＡＣセル４０４に提供する。参照セルアレイとビデオＤＡＣセルアレイとを注意深くレイアウトすれば、製造処理の変動の影響を最小限にとどめるのに役立つ可能性がある。
【００２９】
図５は、参照セルアレイおよびビデオＤＡＣセルアレイのレイアウトの一例を示す。この例では、参照セル５０２が第１のブロック内に配置され、ビデオＤＡＣセル５０４が第２のブロック内に配置されている。第２のブロックは第１のブロックから物理的に離間している。図５に示す配置では、参照セル５０２に影響を与える処理の変動は、参照セル５０２には影響を与えるがビデオＤＡＣセル５０４には影響を与えないように、局所化され得る。参照セルの物理的特性とビデオＤＡＣセルの物理的特性との間におけるそのような差異は、関連付けられたＤＡＣの性能を低下し得る。
【００３０】
図６は、参照セルアレイとビデオＤＡＣアレイのレイアウトの他の例を示す。この例では、参照セル６０２は、リング状のビデオＤＡＣセル６０４に囲まれたブロック内に配置されている。この配置では、参照セル６０２の多くがビデオＤＡＣセル６０４に隣接している。処理の変動は一般に、互いに近接する構成要素に対して同様に影響を与えるものであるから、その結果、セルがより広範囲にわたって分散している配置と比べると、処理の変動の影響が低減され得る。しかし、参照セルのいくつかはビデオＤＡＣセルに隣接しておらず、そのため、潜在的に処理の変動による劣化が依然として存在する可能性がある。
【００３１】
図７は、上述した実施形態のうちの１つによる参照セルおよびビデオＤＡＣセルの配置の一例を示す。この例では、参照セル７０２およびビデオＤＡＣセル７０４は、１対１でミックスされており、いわゆる「チェッカーボード」パターンとなっている。参照セルをビデオＤＡＣセルから見分けるために図４〜図６に使用されたのと同様の視覚表現が、図７および図８でも使用されている。（すなわち、参照セルには薄く影がつけられており、ビデオＤＡＣセルにはより濃く影がつけられている）。明確化のために、セルの全てに参照番号を付しているわけではない。
【００３２】
図７の例示的な実施形態の配置では、各参照セル７０２を少なくとも１つのビデオＤＡＣセル７０４に隣接させている。本明細書の他の箇所で記述したように、処理の変動は一般に、互いに近接する構成要素に対して同様に影響を与えるものであるから、その結果、セルがより広範囲にわたって分散している配置と比べると、処理の変動の影響が低減され得る。
【００３３】
図８は、上述した実施形態による配置の他の例を示す。この例では、参照セル８０２は「１対２」でミックスされており、ここでも、各参照セル８０２を少なくとも１つのビデオＤＡＣセル８０４に隣接させている。この例示的な実施形態は、図７に示した配置と似ているが、参照セルに対するビデオＤＡＣセルの分散の仕方が異なっている。このように分散させると、処理の変動の一定のタイプに対し、改善された対応を提供できる。
【００３４】
図７および図８にそれぞれ例示される実施形態は、一定の処理の変動については、図６に示した配置に関する劣化を緩和し得る。更に、図６に示した配置は、一定のレイアウトトポロジーに限定してもよい。例えば、リング状のビデオＤＡＣセル６０４は、長方形や他の形の場合と比較して、より良い性能のために正方形の外形に限定してもよい。図７および図８に示した実施形態の配置では、受け入れ可能な性能を実現しつつ、多くのアスペクト比が可能である。この柔軟性によって、レイアウト設計および回路集積化がより良くかつより容易になる。
【００３５】
図７および図８の配置は例であって、限定を意図するものではない。参照セルとＤＡＣセルとを近接させて置く他の配置もまた本発明の実施形態の範囲内である。
【００３６】
いくつかの実施形態では、例えばＬＣｏＳ（Liquid Crystal on Silicon）ディスプレイデバイス用に、図１に示した列ドライバは、波形が傾斜状である電圧ランプ（ramp）を共に生成するランプＤＡＣおよび増幅器を含んでもよい。電圧ランプは、特定時間にサンプリングされて、かつ保持され、当該関連付けられた画素の列が使用できるように、所望の固定電圧出力を生成することができる。サンプリング時間を変えれば、固定電圧出力が変わる。
【００３７】
列方向の画素に供給される列電圧を正確に制御するという要求のため、ランプＤＡＣは一般に、高性能デバイスである必要がある。埋め込み式ランプＤＡＣはそのような正確な制御を提供できない可能性がある。したがって、ＬＣｏＳディスプレイシステムは、ＬＣｏＳデバイスの外部にあるランプＤＡＣを利用してもよい。外部ランプＤＡＣには、ＬＣｏＳアーキテクチャのサイズ制約および電力制約がなく、その結果、より良い性能がもたらされる可能性がある。しかし、この配置のために必要となる外部ローディングによって、ＬＣｏＳデバイスの電力消費が増加する可能性がある。
【００３８】
外部ランプＤＡＣの一例は、ローパスフィルタを駆動するＤＡＣを含んでもよく、このローパスフィルタの出力は増幅器に供給される。増幅器は、ＬＣｏＳデバイスの外部ポートを駆動する。この配置は、電力消費を増加させるが、より良い性能を提供する。
【００３９】
図９は、本発明の一実施形態による、ＬＣｏＳデバイス内に統合されたランプＤＡＣの配置の一例を示す。この配置は、第１の増幅器９０４と第２の増幅器９０６とを駆動する単一のランプＤＡＣを含む。本実施形態では、増幅器９０４、９０６はアレイ９０８の２つの側から画素アレイ９０８を駆動するように配置されている。この例では、上記２つの側は、該アレイの頂部と底部であるが、他の配置も使用できる。この配置では、従来の埋め込み式ランプＤＡＣと比べて性能が向上する。
【００４０】
上記増幅器はまた、増幅器９０４、９０６のオフセットを緩和または除去するように機能する共通ターミネータ要素９１０を駆動する。このターミネータ要素９１０は、実抵抗または複素インピーダンスであってもよい。
【００４１】
本明細書で説明した１つ以上の実施形態が、多くの異なる形式のソフトウェアおよびハードウェアにおいて実装され得ることは明らかであろう。本明細書で説明した実施形態を実装するために使用されるソフトウェアコードおよび／または専用ハードウェアは、本発明を限定するものではない。したがって、実施形態の動作および挙動の説明では、特定のソフトウェアコードおよび／または専用ハードウェアを参照することなく説明した。本明細書の記述に基づいて実施形態を実装するようにソフトウェアおよび／またはハードウェアを設計できるであろうことが理解される。
【００４２】
更に、本発明の一定の実施形態が、１つ以上の機能を実行する論理として実施され得る。この論理は、ハードウェアベース、ソフトウェアベース、またはハードウェアベースとソフトウェアベースとの組み合わせでもよい。この論理の一部または全部が、１つ以上の有形のコンピュータ読取り可能な記憶媒体に記憶されてもよく、コントローラまたはプロセッサによって実行され得るコンピュータ実行可能な命令を含んでもよい。上記コンピュータ実行可能な命令は、本発明の１つ以上の実施形態を実施する命令を含んでもよい。有形のコンピュータ読取り可能な記憶媒体は、揮発性であっても不揮発性であってもよく、例えば、フラッシュメモリ、ダイナミックメモリ、取り外し可能ディスク、および取り外し不可ディスクを含んでもよい。
【００４３】
本発明をその例示的な実施形態を参照して詳細に説明してきたが、添付の請求の範囲に包含される本発明の範囲を逸脱することなく、様々な形および詳細の変更がなされ得ることが当業者によって理解されるであろう。
なお、本発明は、実施の態様として、以下の内容を含む。
［態様１］
集積回路に構成要素を配置する方法であって、
第１のタイプの回路セルを２つ以上設けることと、
第２のタイプの回路セルを２つ以上設け、前記第１のタイプの前記回路セルは前記第２のタイプの前記回路セルと連携して動作するよう構成することと、
前記第１のタイプの各回路セルが前記第２のタイプの少なくとも１つの回路セルに隣接するように、前記第１のタイプの前記回路セルと前記第２のタイプの回路セルとを交互パターンで配置することとを、
を含む方法。
［態様２］
態様１に記載の方法において、
前記交互パターンは行および列である、方法。
［態様３］
態様２に記載の方法において、
前記交互パターンは、前記列のそれぞれにおいて、前記第１のタイプの１つのセルと前記第２のタイプの１つのセルとの繰り返しパターンを含む、
方法。
［態様４］
態様２に記載の方法において、
前記交互パターンは、前記列のそれぞれにおいて、前記第１のタイプの１つのセルと前記第２のタイプの２つのセルとの繰り返しパターンを含む、
方法。
［態様５］
態様１に記載の方法において、
前記第１のタイプの前記回路セルは前記第２のタイプの前記回路セルに参照を提供する、方法。
［態様６］
態様５に記載の方法において、
前記参照は電圧の参照である、方法。
［態様７］
態様５に記載の方法において、
前記参照は電流の参照である、方法。
［態様８］
態様１に記載の方法において、
前記第１のタイプの前記回路セルは参照セルを含み、前記第２のタイプの前記回路セルはビデオＤＡＣセルを含む、方法。
［態様９］
第１のタイプの回路セルを２つ以上と、
第２のタイプの回路セルを２つ以上とを含み、
前記第１のタイプの前記回路セルは前記第２のタイプの前記回路セルと連携して動作するよう構成されており、
前記第１のタイプの各回路セルが前記第２のタイプの少なくとも１つの回路セルに隣接するように、前記第１のタイプの前記回路セルと前記第２のタイプの回路セルとは交互パターンで配置されている、
集積回路。
［態様１０］
態様９に記載の集積回路において、
前記交互パターンは行および列のアレイである、集積回路。
［態様１１］
態様１０に記載の集積回路において、
前記交互パターンは、前記列のそれぞれにおいて、前記第１のタイプの１つのセルと前記第２のタイプの１つのセルとの繰り返しパターンを含む、
集積回路。
［態様１２］
態様１０に記載の集積回路において、
前記交互パターンは、前記列のそれぞれにおいて、前記第１のタイプの１つのセルと前記第２のタイプの２つのセルとの繰り返しパターンを含む、
集積回路。
［態様１３］
態様９に記載の集積回路において、
前記第１のタイプの前記回路セルは前記第２のタイプの前記回路セルに参照電圧を提供する、
集積回路。
［態様１４］
態様９に記載の集積回路において、
前記第１のタイプの前記回路セルは参照セルを含み、前記第２のタイプの前記回路セルはビデオＤＡＣセルを含む、
集積回路。
［態様１５］
集積回路に構成要素を配置する方法であって、
ランプ電圧出力を生成するよう構成されたデジタルアナログ変換器（ＤＡＣ）を設けることと、
前記ランプ電圧出力をそれぞれが受信する２つの増幅器を設けることと、
前記２つの増幅器を、それぞれが画素アレイの１つ以上の列を駆動することと、
を含む方法。
［態様１６］
態様１５に記載の方法において、
前記２つの増幅器を、前記画素アレイの２つの側から前記画素アレイの前記列を駆動するように配置することを更に含む、方法。
［態様１７］
態様１５に記載の方法において、
前記増幅器は共通ターミネータ要素を更に駆動する、方法。
［態様１８］
ランプ電圧出力を生成するよう構成されたデジタルアナログ変換器（ＤＡＣ）と、
前記ランプ電圧出力を受信するよう構成された第１の増幅器と、
前記ランプ電圧出力を受信するよう構成された第２の増幅器と
を含み、
前記第１および第２の増幅器は、それぞれがビデオディスプレイの画素列のいつ以上の列を駆動するよう構成されている、
集積回路。
［態様１９］
態様１８に記載の集積回路において、
前記第１および第２の増幅器は、前記画素アレイの２つの側から前記画素アレイの前記列を駆動するように配置されている、
集積回路。
［態様２０］
態様１８に記載の集積回路において、
前記第１および第２の増幅器はターミネータ要素を駆動するよう構成されている、集積回路。
【図１】
0006573622.tif 000002
【図２】
0006573622.tif 000003
【図３】
0006573622.tif 000004
【図４】
0006573622.tif 000005
【図５】
0006573622.tif 000006
【図６】
0006573622.tif 000007
【図７】
0006573622.tif 000008
【図８】
0006573622.tif 000009
【図９】
0006573622.tif 000010