(57)【特許請求の範囲】
【請求項１】
第１Ｎウェル、第１Ｐウェル及びチャネル領域シャロートレンチアイソレーション構造が形成されたウェハを提供するステップと、
前記ウェハの表面に高温酸化膜を成長させるステップと、
前記高温酸化膜に対してフォトリソグラフィー及びドライエッチングを行い、エッチングで除去される厚みを前記高温酸化膜の厚みより小さくすることにより、フォトレジストで被覆されていない領域に、エッチングバッファ層として一層の高温酸化膜を残すステップと、
ウェットエッチングを行い、前記エッチングバッファ層を除去し、残った高温酸化膜を、前記フォトレジストの下方にミニ酸化層を形成するステップと、
第１Ｎウェル及び第１Ｐウェルに対してフォトリソグラフィー及びイオン注入を行うことにより、前記第１Ｎウェル内に第２Ｎウェルを形成するとともに、前記第１Ｐウェル内に第２Ｐウェルを形成し、前記チャネル領域シャロートレンチアイソレーション構造が前記第２Ｎウェルの表面から内部まで下へ延伸し、前記ミニ酸化層が前記第２Ｎウェルに位置し、且つ前記ミニ酸化層の一端を前記第２Ｐウェルに近い前記チャネル領域シャロートレンチアイソレーション構造の第１端に接続するステップと、
前記ウェハの表面にポリシリコンゲート及びゲート酸化層を形成し、前記ポリシリコンゲート及びゲート酸化層は、前記ポリシリコンゲート及びゲート酸化層の一端が前記第２Ｐウェルに接続され、前記ポリシリコンゲート及びゲート酸化層の他端が前記チャネル領域シャロートレンチアイソレーション構造の第１端まで延伸するとともに前記ミニ酸化層を覆うステップと、
フォトリソグラフィー及びＮ型イオンの注入を行うことにより、前記第２Ｎウェル内において前記チャネル領域シャロートレンチアイソレーション構造に近く、第１端と対向する第２端の隣の位置にドレインを形成するとともに、前記第２Ｐウェル内にソースを形成するステップと、
を含むことを特徴とする横方向拡散金属酸化物半導体電界効果トランジスタの製造方法。
【請求項２】
前記高温酸化膜に対してフォトリソグラフィー及びドライエッチングを行う前記ステップにおいて、残されたエッチングバッファ層の厚みは、７０〜１５０Åであることを特徴とする請求項１に記載の横方向拡散金属酸化物半導体電界効果トランジスタの製造方法。
【請求項３】
ウェットエッチングを行う前記ステップの後に、前記チャネル領域シャロートレンチアイソレーション構造のエッジは、前記第１Ｎウェルの表面より２００〜４００Å高くなることを特徴とする請求項１又は２に記載の横方向拡散金属酸化物半導体電界効果トランジスタの製造方法。
【請求項４】
ウェハの表面に高温酸化膜を成長させる前記ステップは、７５０〜８５０℃で二酸化ケイ素を成長させることを特徴とする請求項１に記載の横方向拡散金属酸化物半導体電界効果トランジスタの製造方法。
【請求項５】
前記ウェハの表面に高温酸化膜を成長させる前記ステップに使用される反応ガスは、Ｎ２Ｏ及びＳｉＨ２Ｃｌ２であることを特徴とする請求項４に記載の横方向拡散金属酸化物半導体電界効果トランジスタの製造方法。
【請求項６】
前記ウェハの表面に高温酸化膜を成長させる前記ステップの後、且つウェットエッチングを行う前記ステップの前に、さらにウェハに対してドライブイン熱処理を行うステップを含むことを特徴とする請求項１に記載の横方向拡散金属酸化物半導体電界効果トランジスタの製造方法。
【請求項７】
ウェットエッチングを行う前記ステップは、エッチング時間固定の方式を採用してエッチングを行うものであることを特徴とする請求項１に記載の横方向拡散金属酸化物半導体電界効果トランジスタの製造方法。
【請求項８】
ウェハの表面に高温酸化膜を成長させる前記ステップの前に、さらにウェハの表面に対して化学機械研磨を行うステップを含むことを特徴とする請求項１に記載の横方向拡散金属酸化物半導体電界効果トランジスタの製造方法。
【請求項９】
ウェハに対してドライブイン熱処理を行う前記ステップは、温度が１０００℃以上、時間が６０分間以上の条件で行われることを特徴とする請求項６に記載の横方向拡散金属酸化物半導体電界効果トランジスタの製造方法。
【請求項１０】
基板と、前記基板内に位置する第１Ｎウェル、第１Ｐウェルと、前記第１Ｎウェルの表面に位置する第２Ｎウェルと、前記第１Ｐウェルの表面に位置する第２Ｐウェルと、前記基板上に位置するチャネル領域シャロートレンチアイソレーション構造とを有し、前記チャネル領域シャロートレンチアイソレーション構造は、第２Ｎウェルの表面から内部まで下へ延伸し、
前記第２Ｐウェルの表面に設けられるソースと、
前記第２Ｎウェルの表面に設けられ、前記第２Ｐウェルから遠いチャネル領域シャロートレンチアイソレーション構造の一端の隣に位置するドレインと、
ポリシリコンゲートとゲート酸化層を有し、前記ポリシリコンゲートとゲート酸化層の一端が前記第２Ｐウェルに接続され、前記ポリシリコンゲートとゲート酸化層の他端が前記チャネル領域シャロートレンチアイソレーション構造まで延伸するゲートと、
を有する横方向拡散金属酸化物半導体電界効果トランジスタであって、
ミニ酸化層を有し、
前記ミニ酸化層の一端が、前記第２Ｐウェルに近い前記チャネル領域シャロートレンチアイソレーション構造の一端に接続され、前記ミニ酸化層の他端が前記第２Ｎウェルまで延伸し、
前記ミニ酸化層が前記ポリシリコンゲートで被覆されていることを特徴とする横方向拡散金属酸化物半導体電界効果トランジスタ。
【請求項１１】
前記横方向拡散金属酸化物半導体電界効果トランジスタは、Ｎチャネル横方向拡散金属酸化物半導体電界効果トランジスタであることを特徴とする請求項１０に記載の横方向拡散金属酸化物半導体電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセスに関し、特に横方向拡散金属酸化物半導体電界効果トランジスタ及び横方向拡散金属酸化物半導体電界効果トランジスタの製造方法に関する。
【背景技術】
【０００２】
横方向拡散金属酸化物半導体電界効果トランジスタ（ＬＤＭＯＳＦＥＴ）の１つの構造として、ＳＴＩ構造横方向拡散金属酸化物半導体電界効果トランジスタと呼ばれ、ドレインとソースとの間にシャロートレンチアイソレーション構造（ＳＴＩ）が形成されたものが存在する。当該素子の一部の適用において、比較的高い降伏電圧（ｏｆｆ−ＢＶ）が必要なため、如何にＬＤＭＯＳ面積を増加せずに素子の降伏電圧を向上させるかが、解決すべき問題である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
このため、高降伏電圧を有するＳＴＩ構造横方向拡散金属酸化物半導体電界効果トランジスタを提供することが必要である。
【課題を解決するための手段】
【０００４】
横方向拡散金属酸化物半導体電界効果トランジスタの製造方法は、第１Ｎウェル、第１Ｐウェル及びチャネル領域シャロートレンチアイソレーション構造が形成されたウェハを提供するステップと、前記ウェハの表面に高温酸化膜を成長させるステップと、前記高温酸化膜に対してフォトリソグラフィー及びドライエッチングを行い、エッチングで除去される厚みを前記高温酸化膜の厚みより小さくすることにより、フォトレジストで被覆されていない領域に、エッチングバッファ層として一層の高温酸化膜を残すステップと、ウェットエッチングを行い、前記エッチングバッファ層を除去し、残った高温酸化膜を、前記フォトレジストの下方にミニ酸化層を形成するステップと、第２Ｎウェル及び第２Ｐウェルに対してフォトリソグラフィー及びイオン注入を行うことにより、前記第１Ｎウェル内に第２Ｎウェルを形成するとともに、前記第１Ｐウェル内に第２Ｐウェルを形成し、前記チャネル領域シャロートレンチアイソレーション構造が前記第２Ｎウェルの表面から内部まで下へ延伸し、前記ミニ酸化層が前記第２Ｎウェルに位置し、且つその一端を前記第１Ｐウェルに近い前記チャネル領域シャロートレンチアイソレーション構造の第１端に接続するステップと、前記ウェハの表面にポリシリコンゲート及びゲート酸化層を形成し、前記ポリシリコンゲート及びゲート酸化層は、その一端が前記第２Ｐウェルに接続され、他端が前記チャネル領域シャロートレンチアイソレーション構造の第１端まで延伸するとともに前記ミニ酸化層を覆うステップと、フォトリソグラフィー及びＮ型イオンの注入を行うことにより、前記第２Ｎウェル内において前記チャネル領域シャロートレンチアイソレーション構造に近く、第１端と対向する第２端の隣の位置にドレインを形成するとともに、前記第２Ｐウェル内にソースを形成するステップと、を含む。
【０００５】
高降伏電圧を有するＳＴＩ構造横方向拡散金属酸化物半導体電界効果トランジスタは、基板と、基板内に位置する第１Ｎウェル、第１Ｐウェルと、第１Ｎウェルの表面における第２Ｎウェルと、第１Ｐウェルの表面に位置する第２Ｐウェルと、基板上に位置するチャネル領域シャロートレンチアイソレーション構造とを有し、前記チャネル領域シャロートレンチアイソレーション構造は、第２Ｎウェルの表面から内部まで下へ延伸し、前記第２Ｐウェルの表面に設けられるソースと、前記第２Ｎウェルの表面に設けられ、前記第２Ｐウェルから遠いチャネル領域シャロートレンチアイソレーション構造の一端の隣に位置するドレインと、ポリシリコンゲートとゲート酸化層を有し、その一端が前記第２Ｐウェルに接続され、他端が前記チャネル領域シャロートレンチアイソレーション構造まで延伸するゲートと、を有し、ミニ酸化層を有し、前記ミニ酸化層の一端が前記第２Ｐウェルに近い前記チャネル領域シャロートレンチアイソレーション構造の一端に接続され、他端が前記第２Ｎウェルまで延伸し、前記ミニ酸化層が前記ポリシリコンゲートで被覆されている。
【０００６】
上記の横方向拡散金属酸化物半導体電界効果トランジスタ及びその製造方法は、ドリフト領域に近いＳＴＩ構造ＬＤＭＯＳのチャネル領域側に一層のミニ酸化層を増加することにより、ＬＤＭＯＳの面積を増加せず、ＬＤＭＯＳの降伏電圧を大幅に向上させることができる。
【０００７】
以下、本発明の実施例又は従来技術の技術方案をより明瞭に説明するために、実施例の説明に必要な図面を簡単に説明する。無論、下記の図面は、本発明の一部の実施例を示したものに過ぎず、当業者は、創造的な労働をしなくても、これらの図面からその他の実施例の図面を得られる。
【図面の簡単な説明】
【０００８】
【図１】一実施例に係る横方向拡散金属酸化物半導体電界効果トランジスタの断面模式図である。
【図２】一実施例に係る横方向拡散金属酸化物半導体電界効果トランジスタの製造方法の流れ図である。
【発明を実施するための形態】
【０００９】
以下、本発明を理解し易くするために、図面を参照して本発明をより全面的に説明する。図面は本発明の好ましい実施例を示した。しかし、本発明は、数多くの異なる形態で実施でき、本明細書に記載された実施例に限るものではない。逆に、これらの実施例を提供することは、本発明の開示内容をより明瞭且つ完全なものとするためである。
【００１０】
説明が必要なところとして、素子がその他の素子に固定されると説明する場合、当該素子が直接その他の素子に固定されてもよいし、介在素子が存在してもよい。素子がその他の素子に接続されると説明する場合、当該素子が直接その他の素子に接続されてもよいし、介在素子が存在してもよい。本明細書に使用される用語である「鉛直」、「水平」、「上」、「下」、「左」、「右」及び類似の表現は、説明するためだけのものである。
【００１１】
特に断りがない限り、本明細書に使用される全ての技術及び科学用語は、当業者の通常の理解と同一である。本明細書に使用される用語は、具体的な実施例を説明するためのものであり、本発明を限定する主旨のものではない。本明細書に使用される用語である「及び／又は」は、１つ又は複数の関連要素に係る任意及び全ての組合せを含む。
【００１２】
図１は一実施例に係る横方向拡散金属酸化物半導体電界効果トランジスタの断面模式図である。示されたものは、ＮチャネルＬＤＭＯＳであり、基板１０と、基板１０内の第１Ｎウェル２２、第１Ｐウェル２４と、第１Ｎウェル２２の表面における第２Ｎウェル３２と、第１Ｐウェル２４の表面における第２Ｐウェル３４と、第２Ｎウェル３２の表面から内部まで下へ延伸するチャネル領域シャロートレンチアイソレーション構造４２を備える基板１０上のシャロートレンチアイソレーション構造とを有する。横方向拡散金属酸化物半導体電界効果トランジスタは、さらに第２Ｐウェル３４の表面に設けられるソース７４と、第２Ｎウェル３２の表面に設けられ、第２Ｐウェル３４から遠いチャネル領域シャロートレンチアイソレーション構造４２の一端の隣に位置するドレイン７２と、ポリシリコンゲート６２とゲート酸化層（図１に図示せず）を有し、その一端が第２Ｐウェル３４に接続され、他端がチャネル領域シャロートレンチアイソレーション構造４２まで延伸するゲートとを有する。横方向拡散金属酸化物半導体電界効果トランジスタは、さらにミニ酸化層５２（ｍｉｎｉ−ｏｘｉｄｅ）を有する。ミニ酸化層５２は、その一端が、第２Ｐウェル３４に近いチャネル領域シャロートレンチアイソレーション構造４２の一端（即ちドレイン７２から遠い一端）に接続され、その他端が、第２Ｎウェル３２まで延伸するように構成されている。そして、ミニ酸化層５２は、ポリシリコンゲート５２により被覆されている。図１に示す横方向拡散金属酸化物半導体電界効果トランジスタは、左右対称の構造である。横方向拡散金属酸化物半導体電界効果トランジスタは、さらに第２Ｐウェル３４内に位置するとともにゲートより遠いソース７４の一端側に位置するＰ型高濃度ドープ領域７６を有する。
【００１３】
上記の横方向拡散金属酸化物半導体電界効果トランジスタは、ドリフト領域に近いＳＴＩ構造ＬＤＭＯＳのチャネル領域に一層のミニ酸化層５２を追加することにより、ＬＤＭＯＳの面積を増加せず、ＬＤＭＯＳの降伏電圧を大幅に向上させることができる。
【００１４】
さらに、上記のＬＤＭＯＳＦＥＴの製造方法を提供する。図２は、一実施例に係る横方向拡散金属酸化物半導体電界効果トランジスタの製造方法の流れ図である。当該製造方法は、以下のステップを含む。
【００１５】
Ｓ２１０において、第１Ｎウェル、第１Ｐウェル及びシャロートレンチアイソレーション構造が形成されたウェハを提供する。
【００１６】
本実施例において、シリコン基板ウェハを提供し、当業者の通常知識のプロセスによって、シャロートレンチアイソレーション構造を形成してから、フォトリソグラフィー及びイオン注入により、第１Ｎウェル及び第１Ｐウェルを形成する。横方向拡散金属酸化物半導体電界効果トランジスタは、ＳＴＩ構造ＬＤＭＯＳであるため、シャロートレンチアイソレーション構造がソースとドレインとの間に設けられるチャネル領域シャロートレンチアイソレーション構造を含む。第１Ｎウェル及び第１Ｐウェルは、それぞれ高圧Ｎウェル（ＨＶ  Ｎｗｅｌｌ）及び高圧Ｐウェル（ＨＶ  Ｐｗｅｌｌ）である。
【００１７】
Ｓ２２０において、ウェハの表面に高温酸化膜を成長させる。
【００１８】
本実施例において、高温酸化膜（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ、ＨＴＯ）は、ＳｉＨ２Ｃｌ２とＮ２Ｏを反応ガスとして、低温炉管により７５０〜８５０℃で成長させた二酸化ケイ素（同時に他の価数状態のシリコン酸化物が生成される可能性がある）である。
【００１９】
本実施例において、ステップＳ２２０を実行する前に、さらにウェハの表面に対して平坦化処理を行うステップを含む。具体的には、化学機械研磨（ＣＭＰ）を行うことができる。ＣＭＰによって、チャネル領域シャロートレンチアイソレーション構造のエッジが周りの基板（活性領域）より２００〜４００Å高いことを確保する。
【００２０】
Ｓ２３０において、高温酸化膜に対してフォトリソグラフィー及びドライエッチングを行い、エッチングバッファ層として一層の薄い層を残す。
【００２１】
２つのステップのエッチング手段を利用し、ステップＳ２３０において、先ず、ドライエッチングを行って、エッチングにより除去された厚みが高温酸化膜の厚みより小さくする。フォトレジストで被覆されていない領域に残された高温酸化膜をエッチングバッファ層とし、第２ステップのエッチングであるウェットエッチングまで残し、このとき完全に除去する。本実施例において、残留したエッチングバッファ層の厚みは７０〜１５０Åである。
【００２２】
Ｓ２４０において、ウェットエッチングを行い、フォトレジストで被覆されていない領域のエッチングバッファ層を除去することにより、ミニ酸化層を形成する。
【００２３】
ウェットエッチングを行った後、チャネル領域シャロートレンチアイソレーション構造のエッジがその周りの活性領域の表面より２００〜４００Å高くなることを確保すべきであり、そうでなければ、低圧素子の性能に対して悪影響を与えやすい。
【００２４】
本実施例において、ウェットエッチングはエッチング時間固定（ｂｙ−ｔｉｍｅ）の方式を採用してエッチングを行うことによって、ＳＴＩも除去される過剰エッチングを防止する。
【００２５】
Ｓ２５０において、フォトリソグラフィー及びイオン注入を行うことにより、第１Ｎウェル内に第２Ｎウェルを形成するとともに、第１Ｐウェル内に第２Ｐウェルを形成する。
【００２６】
チャンネル領域シャロートレンチアイソレーション構造は、第２Ｎウェルの表面から内部まで下へ延伸する。ミニ酸化層は、第２Ｎウェルに位置し、その一端が第１Ｐウェルに近いチャネル領域シャロートレンチアイソレーション構造の第１端に接続されている。
【００２７】
Ｓ２６０において、ウェハの表面にポリシリコンゲート６２及びゲート酸化層を形成する。
【００２８】
ポリシリコンゲート６２及びゲート酸化層は、その一端が第２Ｐウェルに接続され、他端がチャネル領域シャロートレンチアイソレーション構造の第１端まで延伸するとともにミニ酸化層を覆う。
【００２９】
Ｓ２７０において、フォトリソグラフィー及びＮ型のイオンの注入を行うことにより、ドレイン及びソースを形成する。
【００３０】
第２Ｎウェル内においてチャネル領域シャロートレンチアイソレーション構造に近く第１端と対向する第２端の隣の位置にドレインを形成するとともに、第２Ｐウェル内にソースを形成する。注入する際に、ポリシリコンゲートがイオンを阻止するので、ソースがポリシリコンゲートの下方のエッジまで延伸する。
【００３１】
本実施例において、注入によって形成されたドレイン及びソースはＮ＋領域である。
【００３２】
ステップＳ２７０が完了した後、さらにフォトリソグラフィーを行い、Ｐ型イオンを注入し、第２Ｐウェル内に、ゲートに遠いソースの一方側にＰ型の高濃度ドープ領域を形成する。
【００３３】
上記横方向拡散金属酸化物半導体電界効果トランジスタの製造方法は、２つのステップのエッチング方式を採用し、ドライエッチングにより大部分の高温酸化膜を除去してから、ウェットエッチングにより残った高温酸化膜を除去する。単独のウェットエッチングを採用する場合に比べて、ドライエッチングが異方性エッチングであるため、等方性のウェットエッチングに比べて、ＨＴＯのエッチング量に対する制御は、比較的安定し、正確に行うことができる。ドライエッチングが行われた後の残留ＨＴＯは、軽いウェットエッチングで除去され、軽いウェットエッチングの横方向ＨＴＯに対するエッチング量は、無視してもよい。単独のドライエッチングに比べて、過剰エッチングでチャネル領域シャロートレンチアイソレーション構造の一部も除去されることはないので、低圧素子に対する悪影響を防止することができる。
【００３４】
その１つの実施例において、第１Ｐウェル及び第１Ｎウェルに対するドライブイン熱処理は、ステップＳ２２０の後且つＳ２４０の前に行ってもよい。高温により高温酸化膜が緻密になり、高温酸化膜のウェットエッチング速度を下降させることができる。これによって、高温酸化膜をエッチングした後に残されたミニ酸化層に対する後の洗浄過程におけるエッチング量を安定して制御することを保証でき、量産化の安定性を確保できる。その１つの実施例において、ドライブイン熱処理の温度が１０００℃以上であり、時間が６０分間以上である。
【００３５】
以上の実施例は、本発明の幾つかの実施形態のみを示し、その説明が比較的具体的及び詳細なものであるが、本発明の保護範囲を制限するものではないと理解すべきである。無論、当業者は、本発明の思想を脱離しない限り、幾つかの変形及び変更を実施でき、これらも本発明の保護範囲に該当する。このため、本発明の保護範囲は、付する特許請求の範囲に準じる。
【図１】
0006464313.tif 000002
【図２】
0006464313.tif 000003