(57)【特許請求の範囲】
【請求項１】
入射光を電気信号に変換する画素（２６）を複数有する撮像素子（２２）と、
前記撮像素子を駆動して、前記画素の前記電気信号を読み出す駆動部（３４）と、
前記駆動部が読み出した前記電気信号に基づき画像処理を行う画像処理部（３６）と、
を備え、
前記撮像素子は、複数の前記画素を含んで形成された画素領域（２８）を複数有し、
前記画像処理部は、前記画素領域に対応して形成された分割処理部（５０）を複数有し、
各分割処理部が、互いに並列に画像処理を行う撮像装置であって、
前記駆動部は、各画素領域を並列に駆動し、
前記分割処理部は、対応する前記画素領域における前記画素と、対応する前記画素領域と隣り合う全ての前記画素領域のそれぞれにおける対応する前記画素領域側の一部の前記画素とが接続されており、対応する前記画素領域の画像処理を行う際に、対応する前記画素領域における前記画素の前記電気信号に加え、対応する前記画素領域と隣り合う全ての前記画素領域における前記分割処理部に接続された前記画素の前記電気信号に基づき画像処理を行うことを特徴とする撮像装置。
【請求項２】
前記分割処理部の個数は、前記画素領域の個数より少なくされ、
前記分割処理部が対応する複数の前記画素領域を順次選択する選択部（６４）をさらに備え、
前記分割処理部は、対応する複数の前記画素領域のうち、前記選択部により選択された前記画素領域の前記電気信号に基づき画像処理を行うことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記分割処理部の画像処理により生成された処理信号を格納する記憶部（４０）をさらに備え、
各分割処理部は、共通の前記記憶部に前記処理信号を出力し、
前記記憶部は、各分割処理部の前記処理信号を互いに異なる記憶領域（５４）に格納することを特徴とする請求項１又は請求項２に記載の撮像装置。
【請求項４】
各分割処理部は、互いに異なる信号線（７０）を介して前記記憶部と接続され、前記記憶部に対して互いに並列に前記処理信号を出力することを特徴とする請求項３に記載の撮像装置。
【請求項５】
各分割処理部は、共通の信号線（５２）を介して前記記憶部と接続されていることを特徴とする請求項３に記載の撮像装置。
【請求項６】
前記信号線の使用権を調停するバスアービタ（３８）を備えていることを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記画像処理部及び前記駆動部を有する処理デバイス（２４）をさらに備え、
前記撮像素子は、前記電気信号を出力するための第１電極（５６）を一面（２２ａ）に有し、
前記処理デバイスは、前記電気信号を入力するための第２電極（５８）を前記一面との対向面（２４ａ）に有し、
前記第１電極及び前記第２電極は、互いにはんだ接合されていることを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光を電気信号に変換する複数の画素を有する撮像素子と、撮像素子を駆動する駆動部と、電気信号に基づき画像処理を行う画像処理部と、を備える撮像装置に関する。
【背景技術】
【０００２】
従来、特許文献１に記載のように、被写体を撮影するＣＣＤと、ＣＣＤを駆動するアナログフロントエンドと、デジタル演算処理部と、を備えるデジタルカメラが知られている。ＣＣＤは、受光量に応じて電荷を蓄積するとともに蓄積した電荷をアナログ画像信号として出力する多数個の光電変換セルを有している。デジタル演算処理部は、ＣＣＤの撮影によって得られた画像データに対して並列処理する複数のプロセッサを有している。画像データは複数に分割され、各プロセッサは画像データのうち担当領域に対して画像処理を施す。複数のプロセッサが並列処理することにより、画像処理に掛かる時間が長くなることを抑制することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２８９６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら上記構成では、アナログフロントエンドが、画像データの分割に関わらず、電荷の読み出しを全ての光電変換セルについて順番に行う。これによれば、電荷の読み出しに掛かる時間が長くなる虞がある。
【０００５】
そこで、本発明は、上記問題点に鑑み、画像処理に掛かる時間が長くなることを抑制しつつ、電気信号の読み出しに掛かる時間が長くなることを抑制する撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として下記の実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【０００７】
開示された発明のひとつは、入射光を電気信号に変換する画素（２６）を複数有する撮像素子（２２）と、撮像素子を駆動して、画素の電気信号を読み出す駆動部（３４）と、駆動部が読み出した電気信号に基づき画像処理を行う画像処理部（３６）と、を備え、撮像素子は、複数の画素を含んで形成された画素領域（２８）を複数有し、画像処理部は、画素領域に対応して形成された分割処理部（５０）を複数有し、各分割処理部が、互いに並列に画像処理を行う撮像装置であって、駆動部は、各画素領域を並列に駆動し、分割処理部は、対応する画素領域における画素と、対応する画素領域と隣り合う全ての画素領域のそれぞれにおける対応する画素領域側の一部の画素とが接続されており、対応する画素領域の画像処理を行う際に、対応する画素領域における画素の電気信号に加え、対応する画素領域と隣り合う全ての画素領域における分割処理部に接続された画素の電気信号に基づき画像処理を行うことを特徴とする。
【０００８】
上記構成では、各分割処理部が互いに並列に画像処理を行う。そのため、画像処理に掛かる時間が長くなることを抑制することができる。また、上記構成では、駆動部が各画素領域を並列に駆動する。これによれば、駆動部が電気信号の読み出しを全ての画素について順次行う従来構成に較べて、電気信号の読み出しに掛かる時間が長くなることを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係る接近物検知装置の概略構成を示すブロック図である。
【図２】撮像素子及び処理デバイスの詳細構造を示す斜視図である。
【図３】電気信号の読み出しについて説明するための回路図である。
【図４】撮像素子及び処理デバイスの詳細構造を示す斜視図である。
【図５】第２実施形態に係る撮像装置における撮像素子及び処理デバイスの詳細構造を示す斜視図である。
【図６】接近物検知装置の概略構成を示すブロック図である。
【図７】第３実施形態に係る接近物検知装置の概略構成を示すブロック図である。
【図８】第４実施形態に係る撮像装置における画素領域の詳細構造を示す平面図であって、分割処理部の画像処理を説明するための図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。撮像素子の一面に直交する方向をＺ方向、Ｚ方向に直交する特定の方向をＸ方向、Ｚ方向及びＸ方向に直交する方向をＹ方向と示す。また、Ｘ方向及びＹ方向により規定される平面をＸＹ平面と示す。ＸＹ平面に沿う形状を平面形状と示す。
【００１１】
（第１実施形態）
先ず、図１〜図３に基づき、本実施形態に係る撮像装置２０が適用された接近物検知装置１００の概略構成について説明する。なお、図２では、画素領域２８と分割処理部５０との対応関係を明確にするために、撮像素子２２を処理デバイス２４とＺ方向に離して示している。また、図２では、画素領域２８の範囲を明確にするために各画素領域２８の境界を破線で示し、分割処理部５０の範囲を明確にするために各分割処理部５０の境界を破線で示している。
【００１２】
接近物検知装置１００は、車両用の装置であって、自車両に接近する他車両、歩行者等の接近物を検知して運転者に報知する装置である。接近物検知装置１００は、撮像装置制御部１０と、撮像装置２０と、接近物検出部８０と、表示部９０と、を備えている。撮像装置制御部１０、撮像装置２０、接近物検出部８０、表示部９０は、共通の信号線１２を介して接続されている。撮像装置制御部１０は、撮像装置２０を駆動する部分である。撮像装置制御部１０は、信号線１２を介して撮像装置２０に対して駆動信号を出力する。
【００１３】
撮像装置２０は、自車両の周辺領域から入射される入射光に基づき、周辺領域の画像を生成する装置である。撮像装置２０は、撮像装置制御部１０からの駆動信号に基づき、撮影開始を開始する。さらに、撮像装置２０の撮影時間は、撮像装置制御部１０からの駆動信号に基づき決定される。図２に示すように、撮像装置２０は、撮像素子２２と処理デバイス２４とを備えている。
【００１４】
撮像素子２２は、入射光を電気信号に変換する画素２６を複数有している。撮像素子２２は、処理デバイス２４と対向する一面２２ａと、一面２２ａと反対の裏面２２ｂと、を有している。画素２６は、裏面２２ｂにおいて、マトリクス状に形成されている。
【００１５】
撮像素子２２は、複数の画素２６を含んで形成された画素領域２８を複数有している。本実施形態において、撮像素子２２が６つの画素領域２８を有している。各画素領域２８は、互いに同じ個数の画素２６を含んで形成されている。詳しくは、撮像素子２２が、画素領域２８として、第１画素領域２８ａ、第２画素領域２８ｂ、第３画素領域２８ｃ、第４画素領域２８ｄ、第５画素領域２８ｅ、第６画素領域２８ｆを有している。
【００１６】
各画素領域２８では、互いに同じ個数の画素２６が、互いに同じ配列で形成されている。すなわち、各画素領域２８は、ＸＹ平面において互いに同じ形状とされている。各画素領域２８の平面形状は、矩形状とされている。裏面２２ｂにおいて、Ｘ方向に３つ、Ｙ方向に２つの画素領域２８が並んでいる。本実施形態では、撮像素子２２としてＣＭＯＳイメージセンサを採用している。撮像素子２２は、処理デバイス２４により駆動される。
【００１７】
図３に示すように、複数の画素２６は、入射光を電気信号に変換するフォトダイオード２６ａと、画素２６が選択されるためのＭＯＳトランジスタ２６ｂと、を有している。フォトダイオード２６ａのアノードは接地され、カソードはＭＯＳトランジスタ２６ｂのソースに接続されている。ＭＯＳトランジスタ２６ｂのゲートは信号線３０ａに接続され、ドレインは信号線３０ｂに接続されている。
【００１８】
複数の画素２６が、Ｘ方向において信号線３０ａを介して接続され、Ｙ方向において信号線３０ｂを介して接続されている。以下、各画素領域２８において、Ｘ方向に並ぶ複数の画素２６を画素行と示し、Ｙ方向に並ぶ複数の画素２６を画素列と示す。信号線３０ｂには、画素列を選択するためのＭＯＳトランジスタ３２が配置されている。ＭＯＳトランジスタ３２のソースは信号線３０ｂに接続され、ドレインは画素２６の電気信号を処理デバイス２４に出力するための信号線３０ｃに接続されている。
【００１９】
処理デバイス２４は、駆動部３４と、画像処理部３６と、バスアービタ３８と、共通記憶部４０と、を有している。処理デバイス２４は、撮像素子２２と接続されている。処理デバイス２４としては、例えば複数の電子回路が形成された半導体チップを採用することができる。撮像素子２２及び処理デバイス２４の接続構造については、下記で詳細に説明する。
【００２０】
駆動部３４は、撮像素子２２を駆動して、画素２６の電気信号を読み出す。駆動部３４は、制御信号を生成する制御信号生成部４２と、各画素領域２８の読み出しを行う複数の読出部４４と、を有している。
【００２１】
制御信号生成部４２は、撮像装置制御部１０からの信号に基づき、制御信号を生成する。制御信号生成部４２は、生成した制御信号を各読出部４４に出力する。本実施形態では、制御信号生成部４２が、全ての読出部４４に対して同時に制御信号を出力する。
【００２２】
読出部４４は分割処理部５０に対応して形成され、読出部４４の個数が分割処理部５０の個数と同じとされている。詳しくは、駆動部３４が、読出部４４として、第１読出部４４ａ、第２読出部４４ｂ、第３読出部４４ｃ、第４読出部４４ｄ、第５読出部４４ｅ、第６読出部４４ｆを有している。第１読出部４４ａが第１画素領域２８ａ、第２読出部４４ｂが第２画素領域２８ｂ、第３読出部４４ｃが第３画素領域２８ｃ、第４読出部４４ｄが第４画素領域２８ｄ、第５読出部４４ｅが第５画素領域２８ｅ、第６読出部４４ｆが第６画素領域２８ｆに対応する。
【００２３】
各読出部４４は、垂直レジスタ４６と水平レジスタ４８とを有している。垂直レジスタ４６は、制御信号に応じて、特定の画素行を選択する。詳しくは、垂直レジスタ４６が、信号線３０ａを介して特定の画素行に含まれる画素２６のＭＯＳトランジスタ２６ｂをオンにする。これにより、フォトダイオード２６ａが変換した電気信号が信号線３０ｂに出力される。
【００２４】
水平レジスタ４８は、制御信号に応じて、特定の画素列を選択する。水平レジスタ４８は、ＭＯＳトランジスタ３２のゲートに接続されている。水平レジスタ４８は、制御信号に応じて、特定のＭＯＳトランジスタ３２をオンする。垂直レジスタ４６及び水平レジスタ４８により選択された特定の画素２６の電気信号は、信号線３０ｃを介して画像処理部３６に入力される。各読出部４４は、画素２６の電気信号の読み出しを、対応する画素領域２８に含まれる全ての画素２６について行う。
【００２５】
画像処理部３６は、駆動部３４が読み出した電気信号に基づき画像処理を行う。本実施形態では、画像処理部３６が、電気信号に基づきエッジ強調処理を行う。画像処理部３６は、画素領域２８に対応して形成された分割処理部５０を複数有している。各分割処理部５０は、互いに並列に画像処理を行う。
【００２６】
本実施形態において、分割処理部５０の個数は、画素領域２８の個数と同じとされている。すなわち、画像処理部３６は、６つの分割処理部５０を有している。詳しくは、画像処理部３６が、分割処理部５０として、第１処理部５０ａ、第２処理部５０ｂ、第３処理部５０ｃ、第４処理部５０ｄ、第５処理部５０ｅ、第６処理部５０ｆを有している。第１処理部５０ａが第１画素領域２８ａ、第２処理部５０ｂが第２画素領域２８ｂ、第３処理部５０ｃが第３画素領域２８ｃ、第４処理部５０ｄが第４画素領域２８ｄ、第５処理部５０ｅが第５画素領域２８ｅ、第６処理部５０ｆが第６画素領域２８ｆに対応する。
【００２７】
各分割処理部５０は、図示しない簡易的な記憶部を有している。各分割処理部５０は、駆動部３４の駆動により、対応する画素領域２８から順次読み出された電気信号を記憶する。各分割処理部５０は、記憶した電気信号に対して画像処理を行う。分割処理部５０が、対象の画素２６の電気信号について画像処理するとき、対象の画素２６に対して周辺の画素２６における電気信号を用いて画像処理を行う。分割処理部５０は、電気信号を画像処理することにより処理信号を生成する。以下、処理信号を処理画像とも示す。
【００２８】
各分割処理部５０は、共通の信号線５２を介して共通記憶部４０に対して接続されている。各分割処理部５０は、信号線５２を介して処理信号を共通記憶部４０に出力する。信号線５２には、バスアービタ３８が設けられている。
【００２９】
バスアービタ３８は、信号線５２の使用権を調停する。信号線５２の使用権を獲得した分割処理部５０のみが、信号線５２を介して共通記憶部４０に処理信号を出力することができる。
【００３０】
共通記憶部４０は、各分割処理部５０の処理信号を格納する。共通記憶部４０は、各分割処理部５０の処理信号を互いに異なる記憶領域５４に格納する。共通記憶部４０は、特許請求の範囲に記載の記憶部に相当する。共通記憶部４０は、記憶領域５４として、第１記憶領域５４ａ、第２記憶領域５４ｂ、第３記憶領域５４ｃ、第４記憶領域５４ｄ、第５記憶領域５４ｅ、第６記憶領域５４ｆを有している。第１処理部５０ａの処理信号が第１記憶領域５４ａ、第２処理部５０ｂの処理信号が第２記憶領域５４ｂ、第３処理部５０ｃの処理信号が第３記憶領域５４ｃに記憶される。また、第４処理部５０ｄの処理信号が第４記憶領域５４ｄ、第５処理部５０ｅの処理信号が第５記憶領域５４ｅ、第６処理部５０ｆの処理信号が第６記憶領域５４ｆに記憶される。
【００３１】
接近物検出部８０は、共通記憶部４０に格納された処理画像に基づき、自車両に対する接近物を検出する。接近物検出部８０は、接近物が有ると判定した場合、表示部９０に対して検出信号を出力する。
【００３２】
表示部９０は、接近物検出部８０から検出信号が入力された場合、自車両に接近物が有ることを運転者に対して表示する。表示部９０としては、例えば、ヘッドアップディスプレイ、カーナビゲーション装置を採用することができる。
【００３３】
次に、図２及び図４に基づき、撮像素子２２及び処理デバイス２４の接続構造について説明する。
【００３４】
図４に示すように、撮像素子２２は、電気信号を出力するための第１電極５６を一面２２ａに有している。画素領域２８毎に複数の第１電極５６が形成されている。図２に示すように、各分割処理部５０は、処理デバイス２４において、対応する画素領域２８と対向する部分に形成されている。同様に、各読出部４４は、処理デバイス２４において、対応する画素領域２８と対向する部分に形成されている。
【００３５】
処理デバイス２４は、電気信号を入力するための第２電極５８を、撮像素子２２との対向面２４ａに有している。第２電極５８は、第１電極５６に対応して形成されている。詳しくは、第１電極５６の数と第２電極５８の数は、互いに同じとされている。さらに、ＸＹ平面において、第１電極５６と同じ箇所に第２電極５８が形成されている。
【００３６】
第１電極５６及び第２電極５８は、互いにはんだ接合されている。これにより、撮像素子２２及び処理デバイス２４がはんだ６０を介して電気的に接続されている。また、一面２２ａ及び対向面２４ａの間には、第１電極５６、第２電極５８、及びはんだ６０を保護するための封止材６２が充填されている。
【００３７】
次に、上記した撮像装置２０の効果について説明する。
【００３８】
本実施形態では、各分割処理部５０が互いに並列に画像処理を行う。そのため、画像処理部３６が、分割処理部５０を複数有さず、全ての画素２６の電気信号に対して順次画像処理を行う構成に較べて、画像処理に掛かる時間が長くなることを抑制することができる。また、本実施形態では、駆動部３４が各画素領域２８を並列に駆動する。これによれば、駆動部３４が電気信号の読み出しを全ての画素２６について順次行う従来構成に較べて、電気信号の読み出しに掛かる時間が長くなることを抑制することができる。
【００３９】
本実施形態では、複数の分割処理部５０に対して１つの共通記憶部４０が設けられ、各分割処理部５０が生成した処理信号が共通記憶部４０に記憶される。これによれば、分割処理部５０に対応して複数の記憶部が設けられる構成に較べて、記憶部のコストを抑制することができる。
【００４０】
本実施形態では、各分割処理部５０は、共通の信号線５２を介して共通記憶部４０と接続されている。これによれば、各分割処理部５０が互いに異なる信号線を介して共通記憶部４０と接続されている構成に較べ、信号線のコストを抑制することができる。
【００４１】
本実施形態では、撮像素子２２の第１電極５６と、処理デバイス２４の第２電極５８と、が互いにはんだ接合されている。これによれば、撮像素子２２と処理デバイス２４との間にワイヤ等の配線が介在される構成に較べ、撮像素子２２と処理デバイス２４との距離を短くすることができる。そのため、各画素領域２８から分割処理部５０への電気信号の出力時間を短縮することができる。また、本実施形態では、ワイヤ等の配線を用いることなく撮像素子２２と処理デバイス２４とを接続でき、部品点数を削減することができる。
【００４２】
（第２実施形態）
本実施形態において、第１実施形態に示した撮像装置２０と共通する部分についての説明は割愛する。
【００４３】
図５及び図６に示すように、分割処理部５０の個数は、画素領域２８の個数より少なくされている。本実施形態では、分割処理部５０の数が２つとされ、画素領域２８の数が６つとされている。撮像装置２０は、分割処理部５０として、第１処理部５０ａと第２処理部５０ｂとを有している。第１処理部５０ａは、第１画素領域２８ａ、第２画素領域２８ｂ、及び第３画素領域２８ｃの電気信号を処理する。第２処理部５０ｂは、第４画素領域２８ｄ、第５画素領域２８ｅ、及び第６画素領域２８ｆの電気信号を処理する。
【００４４】
撮像装置２０は、分割処理部５０が対応する複数の画素領域２８を順次選択する選択部６４を有している。本実施形態において、選択部６４は、各分割処理部５０に対応して設けられている。選択部６４は、第１処理部５０ａに対応する第１選択部６４ａと、第２処理部５０ｂに対応する第２選択部６４ｂと、を有している。第１選択部６４ａは、第１画素領域２８ａ、第２画素領域２８ｂ、及び第３画素領域２８ｃと、第１処理部５０ａと、に接続されている。第２選択部６４ｂは、第４画素領域２８ｄ、第５画素領域２８ｅ、及び第６画素領域２８ｆと、第２処理部５０ｂと、に接続されている。
【００４５】
本実施形態では、選択部６４としてマルチプレクサを採用する。各選択部６４は、制御信号生成部４２とも接続されている。各選択部６４は、制御信号生成部４２からの信号に基づき、駆動部３４が駆動している画素領域２８を選択する。
【００４６】
画像処理部３６は、第１記憶部６６ａと第２記憶部６６ｂとを有している。第１記憶部６６ａは、信号線６８ａを介して第１処理部５０ａと接続されている。信号線６８ａは、第１選択部６４ａ及び信号線５２とも接続されている。第１記憶部６６ａは、第１選択部６４ａが選択した画素領域２８の電気信号を記憶する。
【００４７】
第２記憶部６６ｂは、信号線６８ｂを介して第２処理部５０ｂと接続されている。信号線６８ｂは、第２記憶部６６ｂ及び信号線５２とも接続されている。第２記憶部６６ｂは、第２選択部６４ｂが選択した画素領域２８の電気信号を記憶する。
【００４８】
駆動部３４は、先ず、第１画素領域２８ａと第４画素領域２８ｄとを駆動する。詳しくは、制御信号生成部４２が、第１読出部４４ａ及び第４読出部４４ｄに制御信号を出力する。これにより、第１読出部４４ａが第１画素領域２８ａに含まれる画素２６の電気信号を読み出し、第４読出部４４ｄが第４画素領域２８ｄに含まれる画素２６の電気信号を読み出す。
【００４９】
また、制御信号生成部４２は、第１選択部６４ａに対して第１画素領域２８ａを選択するための信号を出力し、第２選択部６４ｂに対して第４画素領域２８ｄを選択するための信号を出力する。これにより、第１選択部６４ａが第１画素領域２８ａを選択し、第２選択部６４ｂが第４画素領域２８ｄを選択する。これらの選択により、第１画素領域２８ａの電気信号が第１記憶部６６ａに記憶され、第４画素領域２８ｄの電気信号が第２記憶部６６ｂに記憶される。
【００５０】
駆動部３４は、第１画素領域２８ａと第４画素領域２８ｄとの駆動が終わると、第２画素領域２８ｂと第５画素領域２８ｅとを駆動する。これにより、第２画素領域２８ｂの電気信号が第１記憶部６６ａに記憶され、第５画素領域２８ｅの電気信号が第２記憶部６６ｂに記憶される。
【００５１】
駆動部３４は、第２画素領域２８ｂと第５画素領域２８ｅとの駆動が終わると、第３画素領域２８ｃと第６画素領域２８ｆとを駆動する。これにより、第３画素領域２８ｃの電気信号が第１記憶部６６ａに記憶され、第６画素領域２８ｆの電気信号が第２記憶部６６ｂに記憶される。
【００５２】
第１処理部５０ａは、第１記憶部６６ａに格納された各画素領域２８の電気信号に対して画像処理を行う。第２処理部５０ｂは、第２記憶部６６ｂに格納された各画素領域２８の電気信号に対して画像処理を行う。各分割処理部５０は、画像処理により生成した処理信号を順次共通記憶部４０に出力する。
【００５３】
本実施形態において、選択部６４は、分割処理部５０が対応する複数の画素領域２８を順次選択する。さらに、分割処理部５０は、対応する複数の画素領域２８のうち、選択部６４により選択された画素領域２８の電気信号に基づき画像処理を行う。これによれば、分割処理部５０の個数が画素領域２８の個数よりも少ない構成であっても、画像処理部３６が全ての画素領域２８に対して処理を行うことができる。したがって、分割処理部５０と画素領域２８の個数が同じ構成に較べ、画像処理部３６の規模を小さくすることができ、コストを抑制することができる。
【００５４】
なお、本実施形態では、画素領域２８の個数を６つ、分割処理部５０の個数を２つとする例を示したが、これに限定するものではない。分割処理部５０の個数が画素領域２８の個数より少ない構成であれば、採用することができる。
【００５５】
（第３実施形態）
本実施形態において、第１実施形態に示した撮像装置２０と共通する部分についての説明は割愛する。
【００５６】
図７に示すように、各分割処理部５０は、互いに異なる信号線７０を介して共通記憶部４０と接続されている。信号線７０は分割処理部５０に対応して形成され、信号線７０の個数が分割処理部５０の個数と同じとされている。信号線７０は、第１信号線７０ａ、第２信号線７０ｂ、第３信号線７０ｃ、第４信号線７０ｄ、第５信号線７０ｅ、第６信号線７０ｆを有している。
【００５７】
各信号線７０は、対応する分割処理部５０と共通記憶部４０とを接続している。第１信号線７０ａは第１処理部５０ａ、第２信号線７０ｂは第２処理部５０ｂ、第３信号線７０ｃは第３処理部５０ｃ、第４信号線７０ｄは第４処理部５０ｄ、第５信号線７０ｅは第５処理部５０ｅ、第６信号線７０ｆは第６処理部５０ｆに対応する。
【００５８】
各分割処理部５０は、共通記憶部４０に対して、互いに並列に処理信号を出力する。本実施形態において、共通記憶部４０はマルチポートメモリである。そのため、共通記憶部４０は、複数の分割処理部５０の格納要求に対して、同時に複数の処理信号を格納することができる。
【００５９】
本実施形態において、各分割処理部５０は、互いに異なる信号線７０を介して共通記憶部４０と接続され、共通記憶部４０に対して互いに並列に処理信号を出力する。これによれば、画像処理部３６が複数の分割処理部５０の処理信号を共通記憶部４０に対して順次出力する構成に較べ、画像処理部３６から共通記憶部４０への処理信号の出力時間を短縮することができる。
【００６０】
（第４実施形態）
本実施形態において、第１実施形態に示した撮像装置２０と共通する部分についての説明は割愛する。
【００６１】
分割処理部５０は、対応する画素領域２８の電気信号に加え、対応する画素領域２８と隣り合う画素領域２８の電気信号に基づき画像処理を行う。以下、第１処理部５０ａが第１画素領域２８ａについて処理する場合について説明する。
【００６２】
第１実施形態と同様に、第１処理部５０ａは第１画素領域２８ａの電気信号について画像処理を行う。図８に示すように、第１画素領域２８ａは、第２画素領域２８ｂ、第４画素領域２８ｄ、及び第５画素領域２８ｅと隣り合っている。
【００６３】
第２画素領域２８ｂ、第４画素領域２８ｄ、及び第５画素領域２８ｅに含まれる画素２６のうち、第１画素領域２８ａとの境界付近に位置する画素２６は、第１処理部５０ａと接続されている。第２画素領域２８ｂ、第４画素領域２８ｄ、及び第５画素領域２８ｅにおいて第１画素領域２８ａと接続された画素２６の電気信号が、第１処理部５０ａに出力される。図８では、第１処理部５０ａに電気信号が出力される画素２６が含まれる範囲に対して、ハッチングを施している。
【００６４】
第２画素領域２８ｂに含まれる全ての画素２６のうち、Ｘ方向において第１画素領域２８ａ側に位置する画素２６の電気信号が第１処理部５０ａに出力される。第４画素領域２８ｄに含まれる全ての画素２６のうち、Ｙ方向において第１画素領域２８ａ側に位置する画素２６の電気信号が第１処理部５０ａに出力される。第５画素領域２８ｅに含まれる全ての画素２６のうち、Ｚ方向に直交する方向おいて第１画素領域２８ａ側に位置する画素２６の電気信号が第１処理部５０ａに出力される。
【００６５】
撮像素子２２において、第１処理部５０ａに電気信号が出力される画素２６が含まれる範囲の平面形状は、正方形状とされている。第２画素領域２８ｂに含まれる全ての画素２６うち、半分の画素２６が第１処理部５０ａに電気信号を出力する。第５画素領域２８ｅに含まれる全ての画素２６うち、半分の画素２６が第１処理部５０ａに電気信号を出力する。第５画素領域２８ｅに含まれる全ての画素２６うち、４分の１の画素２６が第１処理部５０ａに電気信号を出力する。
【００６６】
第１処理部５０ａは、第１画素領域２８ａ、第２画素領域２８ｂ、第４画素領域２８ｄ、及び第５画素領域２８ｅに含まれる画素２６の電気信号に基づき、第１画素領域２８ａに対する画像処理を行う。第１処理部５０ａは、第１画素領域２８ａにおける他の画素領域２８との境界付近に位置する画素２６の電気信号を処理する際、第２画素領域２８ｂ、第４画素領域２８ｄ、又は第５画素領域２８ｅに含まれる画素２６の電気信号を用いる。
【００６７】
以上、第１処理部５０ａが第１画素領域２８ａについて画像処理する場合についてのみ説明したが、第１処理部５０ａ以外の分割処理部５０についても同様である。つまり、全ての分割処理部５０は、対応する画素領域２８の電気信号に加え、対応する画素領域２８と隣り合う画素領域２８の電気信号に基づき画像処理を行う。
【００６８】
一般に、画像処理部３６は、ある画素２６の電気信号を画像処理する場合、処理対象の画素２６における周辺の画素２６の電気信号を用いて画像処理を行う。そのため、対応する画素領域２８に含まれる画素２６の電気信号のみに基づき分割処理部５０が処理する構成では、画素領域２８間の境界付近に位置する画素２６の電気信号を画像処理し難い。
【００６９】
詳しくは、画素領域２８間の境界付近に位置する画素２６の電気信号に対して、画素領域２８間の境界付近と異なる部分に位置する画素２６の電気信号と同様の方法により画像処理できない虞がある。これによれば、画像処理部３６が、画素領域２８間の境界付近に位置する画素２６の電気信号に対して、画像処理することができない虞や、画像処理した場合であっても処理精度が低下する虞がある。
【００７０】
これに対し、上記構成では、分割処理部５０が、対応する画素領域２８の電気信号に加え、対応する画素領域２８と隣り合う画素領域２８の電気信号に基づき画像処理を行う。よって、分割処理部５０が、画素領域２８間の境界付近に位置する画素２６に対し、画素領域２８間の境界付近と異なる部分に位置する画素２６と同様に電気信号の処理を行うことができる。したがって、分割処理部５０が画素領域２８間の境界付近に位置する画素２６の電気信号を処理し易く、処理精度の低下を抑制することができる。
【００７１】
なお、本実施形態では、分割処理部５０と、対応する画素領域２８と隣り合う画素領域２８に含まれる画素２６と、が接続されている例を示したが、これに限定するものではない。分割処理部５０は対応する画素領域２８のみと接続され、複数の分割処理部５０が互いに接続されている構成を採用することもできる。この構成において、分割処理部５０には、対応する画素領域２８と隣り合う画素領域２８に含まれる画素２６の電気信号が、他の分割処理部５０から入力される。
【００７２】
以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００７３】
上記実施形態では、撮像装置２０が接近物検知装置１００の構成要素である例を示したが、これに限定されるものではない。例えば、撮像装置２０として、デジタルカメラを採用することもできる。
【００７４】
上記実施形態では、駆動部３４が制御信号生成部４２と複数の読出部４４とを有する例を示したが、これに限定するものではない。駆動部３４は、撮像素子２２を駆動して、画素２６の電気信号を読み出すものであって、各画素領域２８を並列に駆動する構成であれば採用することができる。
【００７５】
上記実施形態では、画素領域２８の個数を６つとする例を示したが、これに限定するものではない。画素領域２８の個数は複数であれば採用することができる。また、読出部４４の個数を６つとする例を示したが、これに限定するものではない。
【００７６】
上記実施形態では、画像処理部３６が電気信号に対してエッジ強調処理を行う例を示したが、これに限定するものではない。例えば、画像処理部３６が行う画像処理として、色のバランス調整を行うゲイン補正処理を採用することもできる。
【００７７】
上記実施形態では、各画素領域２８の平面形状が互いに同じとされた例を示したが、これに限定するものではない。各画素領域２８の平面形状が互いに異なる例を採用することもできる。
【００７８】
上記実施形態では、一面２２ａ及び対向面２４ａの間に封止材６２が充填されている例を示したが、これに限定するものではない。封止材６２が充填されていない例を採用することもできる。
【符号の説明】
【００７９】
２０…撮像装置、２２…撮像素子、２２ａ…一面、２２ｂ…裏面、２４…処理デバイス、２４ａ…対向面、２６…画素、２６ａ…フォトダイオード、２８…画素領域、３４…駆動部、３６…画像処理部、４０…共通記憶部、４２…制御信号生成部、４４…読出部、５０…分割処理部、５２…信号線、５６…第１電極、５８…第２電極、６４…選択部、７０…信号線
【図１】
0006507627.tif 000002
【図２】
0006507627.tif 000003
【図３】
0006507627.tif 000004
【図４】
0006507627.tif 000005
【図５】
0006507627.tif 000006
【図６】
0006507627.tif 000007
【図７】
0006507627.tif 000008
【図８】
0006507627.tif 000009