(57)【特許請求の範囲】
【請求項１】
第１駆動電圧に応じて接地電圧を出力ラインに印加するローサイドスイッチ素子、及び第２駆動電圧に応じて電源電圧を前記出力ラインに印加するハイサイドスイッチ素子を含み、前記出力ラインの電圧を平滑化した電圧を出力する同期整流回路と、
前記第１駆動電圧を生成すると共に、自身の駆動電圧入力端子が受けた電圧に基づき前記第２駆動電圧を生成する同期整流制御部と、を含む電源装置の電源駆動回路であって、
前記駆動電圧入力端子に一端が接続されたコンデンサと、
前記コンデンサの他端にカソード端が接続されており、且つ前記出力ラインにアノード端が接続されているダイオードと、
前記ローサイドスイッチ素子及び前記ハイサイドスイッチ素子が共にオフ状態にある間は前記コンデンサを介して電流を前記出力ラインに送出し、前記ローサイドスイッチ素子がオフ状態にあり且つ前記ハイサイドスイッチ素子がオン状態にある間は前記出力ライン、前記ダイオード及び前記コンデンサを介して電流を前記駆動電圧入力端子に送出する電流経路切替部と、を含むことを特徴とする電源装置の電源駆動回路。
【請求項２】
前記電流経路切替部は、
前記コンデンサの前記他端にエミッタ端が接続されており、且つコレクタ端に前記接地電圧が印加されているトランジスタと、
前記出力ラインに一端が接続されており他端が前記トランジスタのベース端に接続されている抵抗と、を有することを特徴とする請求項１記載の電源装置の電源駆動回路。
【請求項３】
前記電源電圧がアノード端に印加されており且つ前記コンデンサの前記一端にカソード端が接続されている電源供給ダイオードを含むことを特徴とする請求項１又は２記載の電源装置の電源駆動回路。
【請求項４】
前記ローサイドスイッチ素子及び前記ハイサイドスイッチ素子はｎチャネル型のＭＯＳトランジスタであることを特徴とする請求項１〜３のいずれか１に記載の電源装置の電源駆動回路。
【請求項５】
前記トランジスタは、ＰＮＰ型のバイポーラトランジスタであることを特徴とする請求項２記載の電源装置の電源駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、特に同期整流方式のスイッチングレギュレータの電源駆動回路に関する。
【背景技術】
【０００２】
現在、電源装置として、電源ラインに接続されているハイサイドスイッチ素子と、接地ラインに接続されているローサイドスイッチ素子との接続点の電圧を平滑化することにより直流の電圧を生成する同期整流方式のスイッチングレギュレータが知られている。
【０００３】
また、上記したハイサイドスイッチ素子及びローサイドスイッチ素子をスイッチング動作させる為の制御電圧を生成する半導体製品として、同期整流バックコントローラ又はドライバＩＣが知られている（例えば、非特許文献１及び特許文献１参照）。同期整流バックコントローラは、ハイサイド制御電圧をハイサイドスイッチ素子のゲート端に供給することにより当該ハイサイドスイッチ素子をオンオフ制御しつつ、ローサイド制御電圧をローサイドスイッチ素子のゲート端に供給することにより当該ローサイドスイッチ素子をハイサイドスイッチ素子とは逆位相でオンオフ制御する。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】参考資料：ＴＰＳ４０３０３，ＴＰＳ４０３０４，ＴＰＳ４０３０５：３Ｖ〜２０Ｖ入力、同期整流バック・コントローラ（テキサス・インストゥルメンツ（TEXAS INSTRUMENTS）社）
【特許文献】
【０００５】
【特許文献１】特開２０１３−６２７１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記したローサイドスイッチ素子及びハイサイドスイッチ素子として、例えばＭＯＳ（metal oxide semiconductor）型のトランジスタを採用した場合、そのドレイン・ソース間には寄生ダイオードが存在する。
【０００７】
よって、ローサイドスイッチ素子がオフ状態にあっても、実際にはこの寄生ダイオードを介して電流が流れ、それに伴いローサイドスイッチ素子のドレイン・ソース間には、寄生ダイオードによる順方向降下電圧が生じる。これにより、ローサイドスイッチ素子及びハイサイドスイッチ素子同士を接続する接続点の電圧が、寄生ダイオードによる順方向降下電圧の分だけ低下する。よって、ハイサイドスイッチ素子のゲート・ソース間の電圧は、同期整流バックコントローラが生成したハイサイド制御電圧よりも、寄生ダイオードの順方向降下電圧の分だけ高い電圧となる。
【０００８】
従って、寄生ダイオードの順方向降下電圧の分だけハイサイドスイッチ素子を駆動する際の駆動損失が増加し、消費電力が増加するという問題が生じた。
【０００９】
本発明は、上記問題点に鑑みてなされたものであり、電力消費量を抑えることが可能な電源装置の電源駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る電源装置の電源駆動回路は、第１駆動電圧に応じて接地電圧を出力ラインに印加するローサイドスイッチ素子、及び第２駆動電圧に応じて電源電圧を前記出力ラインに印加するハイサイドスイッチ素子を含み、前記出力ラインの電圧を平滑化した電圧を出力する同期整流回路と、前記第１駆動電圧を生成すると共に、自身の駆動電圧入力端子が受けた電圧に基づき前記第２駆動電圧を生成する同期整流制御部と、を含む電源装置の電源駆動回路であって、前記駆動電圧入力端子に一端が接続されたコンデンサと、前記コンデンサの他端にカソード端が接続されており、且つ前記出力ラインにアノード端が接続されているダイオードと、前記ローサイドスイッチ素子及び前記ハイサイドスイッチ素子が共にオフ状態にある間は前記コンデンサを介して電流を前記出力ラインに送出し、前記ローサイドスイッチ素子がオフ状態にあり且つ前記ハイサイドスイッチ素子がオン状態にある間は前記出力ライン、前記ダイオード及び前記コンデンサを介して電流を前記駆動電圧入力端子に送出する電流経路切替部と、を含む。
【発明の効果】
【００１１】
本発明によれば、ローサイドスイッチ素子の寄生ダイオードの影響に拘わらず、ハイサイドスイッチ素子をオン状態に設定する駆動電圧の電圧値を、電源電圧よりもダイオードの順方向降下電圧分だけ低い電圧値に設定することができる。これにより、ハイサイドスイッチ素子を駆動する際の駆動損失を抑制することが可能となり、それに伴い消費電力の低減が図られる。
【図面の簡単な説明】
【００１２】
【図１】電源装置１００の構成を示す回路図である。
【図２】第１駆動電圧ＶＬ及び第２駆動電圧ＶＨに対応したトランジスタＱ１及びＱ２各々のオン・オフ状態を表すタイムチャートである。
【図３】トランジスタＱ１及びＱ２が共にオフ状態にある場合において、電源駆動回路３０内に流れる電流経路を表す回路図である。
【図４】トランジスタＱ１がオフ状態、トランジスタＱ２がオン態にある場合において、電源駆動回路３０内に流れる電流経路を表す回路図である。
【図５】電源装置１００の他の構成を示す回路図である。
【図６】同期整流制御部１０内においてブート端子ＢＯＯＴに電圧を印加するダイオードＤ３を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１４】
図１は、非絶縁の降圧型電源装置としての電源装置１００の構成を示す回路図である。電源装置１００は、電源ラインＰＬ及び接地ラインＧＬに夫々接続されている同期整流制御部１０、同期整流回路２０及び電源駆動回路３０を含む。外部電源ＥＶは電源電圧Ｖｉｎを生成し、これを電源ラインＰＬを介して同期整流制御部１０、同期整流回路２０、及び電源駆動回路３０の各々に供給する。更に、外部電源ＥＶは、接地電圧を接地ラインＧＬを介して同期整流制御部１０、同期整流回路２０及び電源駆動回路３０の各々に供給する。
【００１５】
同期整流制御部１０は、ローサイド駆動端子ＬＤＲＶ、ハイサイド駆動端子ＨＤＲＶ、ブート端子ＢＯＯＴ、センス端子ＳＷ、フィードバック端子ＦＢを有する。
【００１６】
同期整流制御部１０は、所定の電圧Ｖｂｐの電圧値を有する高電圧状態と、接地電圧値（例えばゼロボルト）を有する低電圧状態とを図２に示すように周期的に交互に繰り返す第１駆動電圧ＶＬを生成し、これをローサイド駆動端子ＬＤＲＶを介して同期整流回路２０に供給する。
【００１７】
また、同期整流制御部１０は、駆動電圧入力端子としてのブート端子ＢＯＯＴに供給された電圧Ｖｄの電圧値を有する高電圧状態と、センス端子ＳＷが受けたスイッチング電圧ＳＶの電圧値を有する低電圧状態とを図２に示すように周期的に交互に繰り返す第２駆動電圧ＶＨを生成する。同期整流制御部１０は、かかる第２駆動電圧ＶＨを、ハイサイド駆動端子ＨＤＲＶを介して同期整流回路２０に供給する。同期整流制御部１０のセンス端子ＳＷは、出力ラインＳＬを介して同期整流回路２０及び電源駆動回路３０に接続されている。
【００１８】
尚、同期整流制御部１０は、図２に示すように、第１駆動電圧ＶＬ及び第２駆動電圧ＶＨが交互に高電圧状態となるように、第１駆動電圧ＶＬ及び第２駆動電圧ＶＨ各々の電圧値を周期的に変更する。
【００１９】
この際、同期整流制御部１０は、図２に示すように、第１駆動電圧ＶＬの電圧値をＶｂｐからゼロボルトに遷移させた時点から、所定期間ｔ１の経過後に、第２駆動電圧ＶＨの電圧値をスイッチング電圧ＳＶの状態からＶｄに遷移させる。よって、図２に示すように、第１駆動電圧ＶＬの電圧値がＶｂｐからゼロボルトに遷移した時点から、第２駆動電圧ＶＨの電圧値がＳＶからＶｄに遷移した時点までの区間Ｔ０では、第１駆動電圧ＶＬ及び第２駆動電圧ＶＨが共に低電圧状態となる。その後、同期整流制御部１０は、図２に示すように、第２駆動電圧ＶＨの電圧値をＶｄからＳＶに遷移させた時点から、所定期間ｔ１の経過後に、第１駆動電圧ＶＬの電圧値をゼロボルトからＶｂｐに遷移させる。よって、図２に示すように、第２駆動電圧ＶＨの電圧値がＶｄからＳＶに遷移した時点から、第１駆動電圧ＶＬの電圧値がゼロボルトから電圧Ｖｂｐに遷移した時点までの区間Ｔ１でも、第１駆動電圧ＶＬ及び第２駆動電圧ＶＨが共に低電圧状態となる。
【００２０】
また、同期整流制御部１０は、フィードバック端子ＦＢが受けた電圧に応じて、第１駆動電圧ＶＬ及び第２駆動電圧ＶＨ各々における高電圧状態の期間長を調整する。
【００２１】
同期整流回路２０は、ローサイドスイッチ素子としてのｎチャネルＭＯＳ型のトランジスタＱ１、ハイサイドスイッチ素子としてのｎチャネルＭＯＳ型のトランジスタＱ２、コイルＬ１、コンデンサＣａ、抵抗ＲＡ及びＲＢを含む。
【００２２】
トランジスタＱ１のソース端は接地ラインＧＬに接続されておりそのゲート端は、同期整流制御部１０のローサイド駆動端子ＬＤＲＶと接続されている。トランジスタＱ１のドレイン端は、出力ラインＳＬ、コイルＬ１の一端及びトランジスタＱ２のドレイン端に接続されている。トランジスタＱ１は、同期整流制御部１０のローサイド駆動端子ＬＤＲＶを介して供給された第１駆動電圧ＶＬが低電圧状態にある間はオフ状態となる。一方、当該第１駆動電圧ＶＬが高電圧状態にある間は、トランジスタＱ１はオン状態となり、接地ラインＧＬを介して供給された接地電圧に対応した低電圧を、出力ラインＳＬ及びコイルＬ１の一端に印加する。
【００２３】
トランジスタＱ２のソース端は電源ラインＰＬに接続されておりそのゲート端は、同期整流制御部１０のハイサイド駆動端子ＨＤＲＶと接続されている。トランジスタＱ２は、同期整流制御部１０のハイサイド駆動端子ＨＤＲＶを介して供給された第２駆動電圧ＶＨが低電圧状態にある間はオフ状態となる。一方、当該第２駆動電圧ＶＨが高電圧状態にある間は、トランジスタＱ２はオン状態となり、電源ラインＰＬを介して供給された電源電圧Ｖｉｎに対応した高電圧を、出力ラインＳＬ及びコイルＬ１の一端に印加する。
【００２４】
かかる構成により、トランジスタＱ１及びＱ２は、同期整流制御部１０から送出された第１駆動電圧ＶＬ及び第２駆動電圧ＶＨに応じて、図２に示すように、周期的に且つ交互にオン状態となる。ただし、図２に示すように、区間Ｔ０及びＴ１では、トランジスタＱ１及びＱ２は共にオフ状態となる。すなわち、トランジスタＱ１及びＱ２を同時にオン状態からオフ状態（又はオフ状態からオン状態）に切り替えると、両者が共にオン状態となる場合があり、この際、電源ラインＰＬ及び接地ラインＧＬが短絡して短絡電流が流れてしまう。そこで、このような短絡電流を防止するために、同期整流制御部１０は、図２に示すように、区間Ｔ０又はＴ１にて一時的にトランジスタＱ１及びＱ２が共にオフ状態となるように制御している。
【００２５】
以上の動作により、トランジスタＱ１及びＱ２は、電源電圧Ｖｉｎに対応した高電圧の状態及び接地電圧に対応した低電圧の状態を交互に繰り返すスイッチング電圧ＳＶを生成し、当該スイッチング電圧ＳＶを出力ラインＳＬ及びコイルＬ１の一端に供給する。
【００２６】
コイルＬ１の他端はコンデンサＣａの一端、抵抗ＲＡの一端及び負荷駆動ラインＬＬに接続されている。抵抗ＲＡの他端は、抵抗ＲＢの一端及び同期整流制御部１０のフィードバック端子ＦＢに接続されている。抵抗ＲＢ及びコンデンサＣａ各々の他端は、接地ラインＧＬに接続されている。
【００２７】
上記したコイルＬ１、コンデンサＣａ、抵抗ＲＡ及びＲＢからなる平滑化回路は、スイッチング電圧ＳＶの電圧値を平滑化して得た電圧を負荷駆動電圧として負荷駆動ラインＬＬを介して負荷回路ＬＤに供給する。
【００２８】
図１において、電源駆動回路３０は、ダイオードＤ１、Ｄ２、コンデンサＣ１、及び電流経路切替部ＣＲＳを有する。電流経路切替部ＣＲＳは、抵抗Ｒ２と、ＰＮＰ型のバイポーラトランジスタとしてのトランジスタＱ３を有する。
【００２９】
ダイオードＤ１のアノード端子は電源ラインＰＬに接続されており、そのカソード端子は同期整流制御部１０のブート端子ＢＯＯＴ及びコンデンサＣ１の一端に接続されている。すなわち、電源供給ダイオードとしてのダイオードＤ１は、電源ラインＰＬに印加されている電源電圧Ｖｉｎから自身の順方向降下電圧を差し引いた電圧を、コンデンサＣ１の一端及び同期整流制御部１０のブート端子ＢＯＯＴに供給する。
【００３０】
コンデンサＣ１の他端は、ダイオードＤ２のカソード端子と、トランジスタＱ３のエミッタ端子に接続されている。ダイオードＤ２のアノード端子は出力ラインＳＬに接続されている。トランジスタＱ３のコレクタ端子は接地ラインＧＬに接続されており、そのベース端子は抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は出力ラインＳＬに接続されている。
【００３１】
以下に、電源駆動回路３０の動作について、図３及び図４を参照しつつ説明する。
【００３２】
図３は、トランジスタＱ１及びＱ２が共にオフ状態にある場合、例えば図２に示す区間Ｔ０又はＴ１において、電源駆動回路３０内に流れる電流の経路を太線の矢印にて示した回路図である。
【００３３】
このようにトランジスタＱ１及びＱ２が共にオフ状態となる場合には、トランジスタＱ１の寄生ダイオードを介して、図３の太線矢印にて示すように、当該トランジスタＱ１のソース・ドレイン間に電流Ｉｐが流れる。よって、出力ラインＳＬの電位は、この寄生ダイオードの順方向降下電圧分だけ低くなる。つまり、出力ラインＳＬの電位は、接地電圧に対してマイナス電位となる。これにより、ＰＮＰ型のトランジスタＱ３がオン状態となり、図３の太線矢印にて示すように、電源ラインＰＬから、ダイオードＤ１、コンデンサＣ１、トランジスタＱ３及び抵抗Ｒ２なる経路を介して、出力ラインＳＬに電流Ｉｓが送出される。出力ラインＳＬに電流Ｉｓが流れ込むことにより、出力ラインＳＬの電圧が増加、つまりスイッチング電圧ＳＶの電圧値が増加する。この際、コンデンサＣ１に電流が流れることにより、当該コンデンサＣ１が充電される。
【００３４】
尚、当該コンデンサＣ１の充電電圧Ｖｃは、
Ｖｃ＝Ｖｉｎ−ＶＦｄ１
ＶＦｄ１：ダイオードＤ１の順方向降下電圧
となる。
【００３５】
図４は、図３に示す状態からトランジスタＱ１がオフ状態、トランジスタＱ２がオン状態に遷移した場合、例えば図２に示す区間Ｔ２において、電源駆動回路３０内に流れる電流の経路を太線の矢印にて示した回路図である。
【００３６】
このようにトランジスタＱ１及びＱ２のうちのトランジスタＱ２がオン状態に遷移した場合には、当該トランジスタＱ２を介して電源電圧Ｖｉｎに対応した高電圧が出力ラインＳＬに印加される。これにより、ＰＮＰ型のトランジスタＱ３がオフ状態になり、それに伴い、出力ラインＳＬの電圧がダイオードＤ２を介してコンデンサＣ１の他端に印加される。すると、コンデンサＣ１が放電し、当該コンデンサＣ１に充電された電荷に伴う電流Ｉｂが、出力ラインＳＬ、ダイオードＤ２、コンデンサＣ１なる経路を介して、同期整流制御部１０のブート端子ＢＯＯＴに送出される。これにより、以下の電圧値を有する電圧Ｖｄが同期整流制御部１０のブート端子ＢＯＯＴに供給される。
【００３７】
Ｖｄ＝Ｖｃ−ＶＦｄ２
＝Ｖｉｎ−ＶＦｄ１−ＶＦｄ２
ＶＦｄ２：ダイオードＤ２の順方向降下電圧
よって、同期整流制御部１０は、図２に示す区間Ｔ２において、（Ｖｉｎ−ＶＦｄ１−ＶＦｄ２）なる電圧値の電圧Ｖｄを有する第２駆動電圧ＶＨをトランジスタＱ２のゲート端に印加することにより、ハイサイドスイッチ素子としてのトランジスタＱ２をオン状態に設定する。
【００３８】
例えば、ダイオードＤ１及びＤ２として一般的なショットキーバリアダイオードを採用した場合には順方向降下電圧ＶＦｄ１及びＶＦｄ２は共に０．４ボルトとなる。よって、電源電圧Ｖｉｎを５ボルトとすると、第２駆動電圧ＶＨの電圧Ｖｄは４．２ボルトとなる。
【００３９】
従って、電源駆動回路３０によれば、トランジスタＱ１の寄生ダイオードの影響に拘わらず、トランジスタＱ２をオン状態に設定する第２駆動電圧ＶＨの電圧Ｖｄを、電源電圧Ｖｉｎよりもダイオードの順方向降下電圧（ＶＦｄ１＋ＶＦｄ２）の分だけ低い電圧値に設定することができる。
【００４０】
これにより、ローサイドスイッチ素子としてのトランジスタＱ１を駆動する際の駆動損失を抑制することができるので、消費電力の低減が図られるようになる。また、電源駆動回路３０によれば、トランジスタＱ１をオン状態に設定するための電圧Ｖｄの電圧値が電源電圧Ｖｉｎよりも低いので、トランジスタＱ１としてゲート・ソース間耐圧が低い素子を用いることが可能となる。更に、ダイオードＤ１、Ｄ２、抵抗Ｒ２及びコンデンサＣ１として、耐圧の低い素子を用いることができるので、電源装置全体の規模増大を抑えることが可能となる。
【００４１】
図５は、電源装置１００の他の構成を示す回路図である。尚、図５に示す電源装置１００は、図１に示される同期整流制御部１０及び電源駆動回路３０に代えて、同期整流制御部１０ａ及び電源駆動回路３０ａを採用した点を除き、図１に示されるものと同一構成を有する。
【００４２】
同期整流制御部１０ａは、同期整流制御部１０と同様に、ローサイド駆動端子ＬＤＲＶ、ハイサイド駆動端子ＨＤＲＶ、ブート端子ＢＯＯＴ、センス端子ＳＷ、及びフィードバック端子ＦＢを有する。この際、同期整流制御部１０ａにおける各端子（ＬＤＲＶ、ＨＤＲＶ、ＢＯＯＴ、ＳＷ、ＦＢ）での機能は、同期整流制御部１０における各端子での機能と同一である。
【００４３】
ただし、同期整流制御部１０ａの内部において、ブート端子ＢＯＯＴには、図６に示すように、当該ブート端子ＢＯＯＴと内部回路とを接続するラインＴＬ及びダイオードＤ３を介して電圧Ｖｂｐが印加されている。
【００４４】
電源駆動回路３０ａは、図１に示される電源駆動回路３０からダイオードＤ１を削除した点を除き、図１に示されるものと同一構成を有する。電源駆動回路３０ａでは、ブート端子ＢＯＯＴの電圧、つまり、同期整流制御部１０ａの内部でダイオードＤ３を介して印加された電圧、つまり電圧ＶｂｐからダイオードＤ３の順方向降下電圧ＶＦｄ３を引いた電圧により、コンデンサＣ１が充電される。
【００４５】
よって、図５に示す構成を採用した場合にも、トランジスタＱ１の寄生ダイオードの影響に拘わらず、トランジスタＱ２をオン状態に設定する第２駆動電圧ＶＨの電圧Ｖｄを、電圧ＶｂｐよりもダイオードＤ２及びＤ３の順方向降下電圧（ＶＦｄ２＋ＶＦｄ３）の分だけ低い電圧値に設定することができる。
【００４６】
これにより、ローサイドスイッチ素子としてのトランジスタＱ１を駆動する際の駆動損失が抑制され、それに伴い消費電力の低減が図られるようになる。
【００４７】
尚、図１又は図５に示す実施例では、一般的な非絶縁の降圧型電源装置に電源駆動回路３０を設けた場合の構成について説明したが、スイッチノードのように電位が切り替わるノードを利用して一対のスイッチ素子を相補的にオン・オフ駆動するようにした電源装置にも同様に、当該電源駆動回路３０を適用することが可能である。
【００４８】
また、図１又は図５に示す実施例では、相補的にオン・オフ動作するハイサイドスイッチ素子及びローサイドスイッチ素子としてＭＯＳ型のトランジスタを採用しているが、供給される電圧に応じてオン・オフ動作する素子であれば、トランジスタ以外の素子を用いることも可能である。
【００４９】
また、上記実施例では、電源駆動回路３０に含まれる電流経路切替部ＣＲＳを、ＰＮＰ型のトランジスタＱ３及び抵抗Ｒ２にて実現しているが、かかる構成に限定されない。つまり、電流経路切替部ＣＲＳとしては、トランジスタＱ１及びＱ２が共にオフ状態にある場合と、トランジスタＱ１及びＱ２のうちのハイサイドスイッチ素子としてのＱ２だけがオン状態にある場合とで、図３及び図４に示すように電源駆動回路３０内を流れる電流の経路を切り替えられるものであれば良いのである。
【００５０】
要するに、本発明においては、同期整流制御部（１０）及び同期整流回路（２０）を含む電源装置（１００）に、以下の構成を有する電源駆動回路（３０）を設ければ良いのである。尚、同期整流回路（２０）は、第１駆動電圧（ＶＬ）に応じて接地電圧を出力ライン（ＳＬ）に印加するローサイドスイッチ素子（Ｑ１）と、第２駆動電圧（ＶＨ）に応じて電源電圧を出力ラインに印加するハイサイドスイッチ素子（Ｑ２）とを含み、出力ラインの電圧を平滑化した電圧を負荷を駆動する負荷駆動電圧として出力する。また、同期整流制御部（１０）は、上記した第１駆動電圧を生成すると共に、自身の駆動電圧入力端子（ＢＯＯＴ）が受けた電圧（Ｖｄ）に基づき上記した第２駆動電圧を生成する。
【００５１】
電源駆動回路（３０）は、駆動電圧入力端子（ＢＯＯＴ）に一端が接続されたコンデンサ（Ｃ１）と、このコンデンサの他端にカソード端が接続されており、且つ出力ライン（ＳＬ）にアノード端が接続されているダイオード（Ｄ２）と、電流経路切替部（ＣＲＳ）と、を含む。そして、電流経路切替部は、ローサイドスイッチ素子及びハイサイドスイッチ素子が共にオフ状態にある間はコンデンサ（Ｃ１）を介して電流を出力ライン（ＳＬ）に送出する。また、ローサイドスイッチ素子がオフ状態にあり且つハイサイドスイッチ素子がオン状態にある間は、電流経路切替部は、出力ライン、ダイオード（Ｄ２）及びコンデンサ（Ｃ１）を介して電流を同期整流制御部（１０）の駆動電圧入力端子（ＢＯＯＴ）に送出する。
【符号の説明】
【００５２】
１０          同期整流制御部
２０          同期整流回路
３０          電源駆動回路
１００        電源装置
Ｃ１          コンデンサ
ＣＲＳ        電流経路切替部
Ｄ１、Ｄ２    ダイオード
Ｑ１〜Ｑ３    トランジスタ
Ｒ２          抵抗
【図１】
0006607068.tif 000002
【図２】
0006607068.tif 000003
【図３】
0006607068.tif 000004
【図４】
0006607068.tif 000005
【図５】
0006607068.tif 000006
【図６】
0006607068.tif 000007