(57)【特許請求の範囲】
【請求項１】
パッケージ基板の主面に複数の半導体装置を搭載する工程と、
モールド樹脂中に金属磁性体が分散されてなるモールド部材を、前記複数の半導体装置を覆うように前記パッケージ基板の前記主面に形成する工程と、
前記パッケージ基板の前記主面と平行な前記モールド部材の上面を研削することにより、研削により一部が除去された前記金属磁性体と前記モールド部材の前記上面が同一平面を構成するよう、前記モールド部材の前記上面に前記金属磁性体を露出させる工程と、
前記モールド部材の前記上面を電磁波シールドで覆うことにより、研削により一部が除去された前記金属磁性体と前記電磁波シールドを接触させる工程と、を備えることを特徴とする半導体パッケージの製造方法。
【請求項２】
前記モールド部材をダイシングすることにより、ダイシングにより一部が除去された前記金属磁性体と前記パッケージ基板の前記主面に対して垂直な前記モールド部材の側面が同一平面を構成するよう、前記モールド部材の前記側面に前記金属磁性体を露出させる工程をさらに備え、
前記電磁波シールドで覆う工程は、前記モールド部材の前記側面をさらに覆うことにより、ダイシングにより一部が除去された前記金属磁性体と前記電磁波シールドを接触させることを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項３】
前記電磁波シールドで覆う工程は、無電解メッキにより行うことを特徴とする請求項１又は２に記載の半導体パッケージの製造方法。
【請求項４】
前記無電解メッキは、前記モールド部材から露出した前記金属磁性体を触媒として行うことを特徴とする請求項３に記載の半導体パッケージの製造方法。
【請求項５】
前記無電解メッキは、触媒を含まないメッキ液を用いて行うことを特徴とする請求項４に記載の半導体パッケージの製造方法。
【請求項６】
前記金属磁性体は、パーマロイ（Ｆｅ−Ｎｉ合金）、スーパーパーマロイ（Ｆｅ−Ｎｉ−Ｍｏ合金）、センダスト（Ｆｅ−Ｓｉ−Ａｌ合金）、Ｆｅ−Ｓｉ合金、Ｆｅ−Ｃｏ合金、Ｆｅ−Ｃｒ合金またはＦｅ−Ｃｒ−Ｓｉ合金からなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体パッケージの製造方法。
【請求項７】
前記金属磁性体は球形であり、その径は２０μｍ〜４０μｍであることを特徴とする請求項１乃至６のいずれか一項に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ及びその製造方法に関し、特に、ＩＣなどの半導体装置を覆うモールド樹脂に金属磁性体が分散されてなる半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
近年、スマートフォンなどの携帯型情報端末においては、１つの半導体パッケージにＩＣおよび多数の電子部品を実装することによって１つの機能ブロックとして動作する、いわゆるシステムインパッケージ（ＳｉＰ）と呼ばれる半導体パッケージが広く用いられている。このような半導体パッケージは、外来ノイズによる誤動作を防止するとともに、自らがノイズ源とならないよう、電磁波ノイズ対策が施される。例えば、システムインパッケージに関するものではないが、特許文献１にはフェライト粉末をモールド樹脂に分散させた半導体パッケージが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−１２６２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、近年における通信速度の向上に伴ってより高いノイズ遮蔽効果が求められており、フェライト粉末をモールド樹脂に分散させるのみでは、十分なノイズ遮蔽効果を得ることは困難である。しかも、スマートフォンなどの携帯型情報端末においては、高機能化だけでなく低背化の要請も大きいため、モールド樹脂の厚さを薄くする必要もあり、この場合、ノイズ遮蔽効果が低下するという問題もあった。
【０００５】
したがって、本発明は、低背化しつつ高いノイズ遮蔽効果を得ることが可能な半導体パッケージ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者らは、半導体パッケージのノイズ遮蔽効果を高めるべく、モールド樹脂に透磁率の高い金属磁性体を分散させる方法について検討を行った。これによれば、より高いノイズ遮蔽効果が得られるものの、半導体パッケージを低背化するためにモールド樹脂をラッピングする工程を追加すると、金属磁性体がモールド樹脂から露出し、脱落するおそれが生じることが分かった。金属磁性体は導電性の高い材料であることから、半導体パッケージから脱落すると、プリント基板上の配線をショートさせるなど信頼性を低下させる原因となる。
【０００７】
本発明者らは、金属磁性体が分散されたモールド樹脂をラッピングにより薄型化した場合、金属磁性体の露出したモールド表面を何らかの部材で覆うことにより、金属磁性体の脱落を防止する必要があるという結論に達した。そして、モールド表面を覆う材料として電磁波シールドとして機能する材料を選択すれば、金属磁性体の脱落を防止できるだけでなく、より高いノイズ遮蔽効果を達成できることを見いだした。
【０００８】
本発明はこのような技術的知見に基づき成されたものであって、本発明による半導体パッケージは、パッケージ基板と、前記パッケージ基板の主面に搭載された複数の半導体装置と、前記複数の半導体装置を覆うように前記パッケージ基板の前記主面に形成され、前記パッケージ基板の前記主面と平行な上面を有するモールド部材と、前記モールド部材の前記上面に形成された電磁波シールドとを備え、前記モールド部材は、モールド樹脂中に金属磁性体が分散されてなり、前記金属磁性体は、前記モールド部材の前記上面に露出していることを特徴とする。
【０００９】
本発明によれば、金属磁性体が露出しているモールド表面が電磁波シールドによって覆われていることから、低背化により露出した金属磁性体の脱落が防止されるとともに、より高いノイズ遮蔽効果を得ることができる。特に、半導体装置から放射される電磁波ノイズは、金属磁性体が分散されたモールド樹脂を経由した後、電磁波シールドに到達することから、高いノイズ遮蔽効果を得ることができる。また、電磁波シールドの材料として金属を選択すれば、露出した金属磁性体との密着により、電磁波シールドが剥離しにくくなるという副次的効果も得られる。
【００１０】
本発明において、前記モールド部材は前記パッケージ基板の前記主面に対して垂直な側面をさらに有し、前記金属磁性体は、前記モールド部材の前記側面にも露出しており、前記電磁波シールドは、前記モールド部材の前記側面にも形成されていることが好ましい。これによれば、半導体パッケージの側面からの金属磁性体の脱落を防止することができるとともに、半導体パッケージの側面においても高いノイズ遮蔽効果を得ることができる。
【００１１】
本発明において、前記複数の半導体装置は、電磁波ノイズ源となる第１の機能ブロックを構成する半導体装置と、電磁波ノイズによって信号処理特性が低下するアナログ系回路を含む第２の機能ブロックを構成する半導体装置とを備えることが好ましい。前記第１及び第２の機能ブロックはいずれもパワーアンプであっても構わないし、前記第１の機能ブロックがメモリであり、前記第２の機能ブロックがパワーアンプであっても構わない。半導体パッケージに複数の機能ブロックを集積させればより多くの機能を持たせることが可能となる反面、ある機能ブロックから放射される電磁波ノイズが別の機能ブロックに影響を与えるという問題が発生しうる。しかしながら、本発明によれば、モールド部材自体が高い電磁波吸収能力を有していることから、電磁波シールドによって反射した電磁波ノイズを十分に減衰させることが可能となる。
【００１２】
本発明において、前記金属磁性体は扁平形状であり、面方向が前記パッケージ基板の前記主面と平行となるよう前記モールド樹脂中に分散されていることが好ましい。これによれば、水平方向における透磁率が小さくなることから、放射された電磁波ノイズを水平方向に導き、減衰させることができる。或いは、前記金属磁性体が球形であっても構わない。この場合、金属磁性体が磁気飽和しにくくなるという効果を得ることができる。
【００１３】
本発明において、前記電磁波シールドはメッキ形成された金属膜であることが好ましい。これによれば、触媒を含まないメッキ液を用いた無電解メッキによって電磁波シールドを形成することが可能となる。
【００１４】
本発明による半導体パッケージの製造方法は、パッケージ基板の主面に複数の半導体装置を搭載する工程と、モールド樹脂中に金属磁性体が分散されてなるモールド部材を、前記複数の半導体装置を覆うように前記パッケージ基板の前記主面に形成する工程と、前記パッケージ基板の前記主面と平行な前記モールド部材の上面を研削することにより、前記モールド部材の前記上面に前記金属磁性体を露出させる工程と、前記モールド部材の前記上面を電磁波シールドで覆う工程と、を備えることを特徴とする。
【００１５】
本発明によれば、半導体パッケージを低背化することができるとともに、低背化する工程で露出した金属磁性体が電磁波シールドで覆われるため、金属磁性体の脱落を防止することができる。
【００１６】
本発明による半導体パッケージの製造方法は、前記モールド部材をダイシングすることにより、前記パッケージ基板の前記主面に対して垂直な前記モールド部材の側面に前記金属磁性体を露出させる工程をさらに備え、前記電磁波シールドで覆う工程は、前記モールド部材の前記側面をさらに覆うことが好ましい。これによれば、半導体パッケージの側面からの金属磁性体の脱落を防止することができるとともに、半導体パッケージの側面においても高いノイズ遮蔽効果を得ることができる。
【００１７】
本発明において、前記電磁波シールドで覆う工程は無電解メッキにより行うことが好ましい。これによれば、モールド部材の表面を均一な金属膜で覆うことが可能となる。この場合、前記無電解メッキは、触媒を含まないメッキ液を用いて行うことができる。これは、モールド表面に露出した金属磁性体が触媒の役割を果たすからである。
【発明の効果】
【００１８】
このように、本発明によれば、低背化を実現しつつ高いノイズ遮蔽効果を有する半導体パッケージ及びその製造方法を提供することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の好ましい実施形態による半導体パッケージ１０の構造を説明するための断面図である。
【図２】図２は半導体パッケージ１０の内部における電磁波ノイズを説明するための模式図であり、（ａ）は半導体装置３１がメモリ系ＩＣであり、半導体装置３２がアナログ系ＩＣである例を示し、（ｂ）は半導体装置３１，３２がアナログ系ＩＣである例を示す。
【図３】図３は図１に示す領域Ａの拡大図であり、（ａ）は球形の金属磁性体を用いた例を示し、（ｂ）は扁平形状の金属磁性体を用いた例を示している。
【図４】図４は、半導体パッケージ１０の製造方法を説明するためのフローチャートである。
【図５】図５は、半導体パッケージ１０の一製造工程（集合基板２０ａの準備）を示す断面図である。
【図６】図６は、半導体パッケージ１０の一製造工程（実装部品３１〜３４の実装）を示す断面図である。
【図７】図７は、半導体パッケージ１０の一製造工程（モールド部材４０の形成）を示す断面図である。
【図８】図８は、半導体パッケージ１０の一製造工程（ラッピング）を示す断面図である。
【図９】図９は、半導体パッケージ１０の一製造工程（マスキングテープ７０への貼り付け）を示す断面図である。
【図１０】図１０は、半導体パッケージ１０の一製造工程（ダイシング）を示す断面図である。
【図１１】図１１は、半導体パッケージ１０の一製造工程（電磁波シールド５０の形成）を示す断面図である。
【図１２】図１２は、図７に示す領域Ｂの拡大図であり、（ａ）はモールド成形した直後の状態、（ｂ）はラッピング後の状態をそれぞれ示している。
【図１３】図１３は、図１０に示す領域Ｃの拡大図である。
【発明を実施するための形態】
【００２０】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００２１】
図１は、本発明の好ましい実施形態による半導体パッケージ１０の構造を説明するための断面図である。
【００２２】
図１に示すように、本実施形態による半導体パッケージ１０は、パッケージ基板２０と、パッケージ基板２０の主面２１に搭載された半導体装置３１，３２およびチップ部品３３，３４と、これら半導体装置３１，３２およびチップ部品３３，３４を覆うようパッケージ基板２０の主面２１に形成されたモールド部材４０と、モールド部材４０の表面及びパッケージ基板２０の側面２３に形成された電磁波シールド５０とを備える。尚、特に区別する必要がないときには、半導体装置３１，３２およびチップ部品３３，３４を実装部品３１〜３４と総称することがある。
【００２３】
パッケージ基板２０は、ガラスエポキシ、ＢＴレジンやアルミナなどの絶縁材料からなる単層又は多層の回路基板であり、その主面２１には実装部品３１〜３４と接続するためのランドパターン２４が形成され、その裏面２２には外部端子２５が形成されている。ランドパターン２４と外部端子２５は、パッケージ基板２０を貫通して設けられた図示しないスルーホール導体を介して接続されている。
【００２４】
半導体装置３１，３２はベアチップ状態またはパッケージングされたＩＣである。ＩＣの種類については特に限定されず、パワーアンプのように受信信号の増幅、変調、復調などを行うアナログ系ＩＣであっても構わないし、ＣＰＵやＤＳＰのようなプロセッサ系ＩＣであっても構わないし、ＤＲＡＭやフラッシュメモリのようなメモリ系ＩＣであっても構わない。また、プロセッサ系ＩＣとメモリ系ＩＣは、互いに積層されることもある。チップ部品３３，３４は、トランジスタなどのディスクリート半導体デバイス、或いは、キャパシタやコイルなどの受動素子などである。
【００２５】
モールド部材４０は、モールド樹脂に金属磁性体が分散されてなり、パッケージ基板２０の主面２１と平行な上面４１と、パッケージ基板２０の主面２１に対して垂直な側面４２を有している。詳細については後述するが、モールド部材４０の上面４１および側面４２においては、金属磁性体が露出している。モールド部材４０を構成するモールド樹脂は、熱硬化性エポキシ系樹脂などを用いることができる。
【００２６】
電磁波シールド５０は、モールド部材４０の上面４１および側面４２、並びに、パッケージ基板２０の側面２３を覆うように形成されている。電磁波シールド５０の材料については特に限定されるものではないが、金属膜であることが好ましく、Ｃｕ（銅）やＮｉ（ニッケル）の単層膜、またはＮｉ（ニッケル）とＣｕ（銅）の積層膜であることがより好ましい。
【００２７】
図２は、半導体パッケージ１０の内部における電磁波ノイズを説明するための模式図である。
【００２８】
図２（ａ）に示す例では、一方の半導体装置３１がメモリ系ＩＣ（例えばＤＲＡＭ）であり、他方の半導体装置３２がアナログ系ＩＣ（例えばパワーアンプ）である。メモリ系ＩＣ、特にクロック周波数の高いＤＲＡＭは電磁波ノイズの放射源となることがあり、放射されたノイズ（Ｎ１）の一部は電磁波シールド５０によって反射し、アナログ系ＩＣに到達することがある（Ｎ２）。アナログ系ＩＣは、電磁波ノイズによって信号処理特性が低下するアナログ系回路を含むことから、例えばパワーアンプである場合、受信感度の低下を招くことがある。一方、アナログ系ＩＣも電磁波ノイズを放射するが、メモリ系ＩＣが電磁波ノイズの影響を受けることはほとんどない。
【００２９】
図２（ｂ）に示す例では、両方の半導体装置３１，３２がアナログ系ＩＣ（例えばパワーアンプ）である。この場合、半導体装置３１，３２が放射する電磁波ノイズが互いに影響を与えてしまう。つまり、半導体装置３１（パワーアンプ１）から放射されたノイズ（Ｎ１）の一部は電磁波シールド５０によって反射し、半導体装置３２（パワーアンプ２）に到達するとともに（Ｎ２）、半導体装置３２（パワーアンプ２）から放射されたノイズ（Ｎ１）の一部も電磁波シールド５０によって反射し、半導体装置３１（パワーアンプ１）に到達する（Ｎ２）。
【００３０】
このように、複数の機能ブロックを１つの半導体パッケージ１０に集積すると、機能ブロック間における電磁波ノイズの相互干渉が発生してしまう。ここで、機能ブロックとは、パワーアンプやメモリなど、通常は１つの半導体パッケージに集約される単位機能を実現するための回路群を指す。
【００３１】
本実施形態による半導体パッケージ１０では、電磁波ノイズの相互干渉を抑制すべく、上述の通りモールド部材４０に金属磁性体を含有させている。これにより、放射された電磁波ノイズ（Ｎ１）および反射した電磁波ノイズ（Ｎ２）がモールド部材４０を通過する途中で大きく減衰することから、電磁波ノイズの相互干渉を効果的に抑制することが可能となる。
【００３２】
さらに、本実施形態による半導体パッケージ１０では、低背化を実現すべく、モールド部材４０を形成した後、その上面４１を研削することによってモールド部材４０を薄型化している。
【００３３】
図３は図１に示す領域Ａの拡大図であり、（ａ）は球形の金属磁性体を用いた例を示し、（ｂ）は扁平形状の金属磁性体を用いた例を示している。
【００３４】
図３（ａ），（ｂ）に示すように、モールド部材４０の上面４１には、研削により一部が除去された金属磁性体６０が露出している。このため、モールド部材４０の上面４１を覆う電磁波シールド５０は、露出する金属磁性体６０と接触した状態となっている。特に限定されるものではないが、金属磁性体６０の材料としては、パーマロイ（Ｆｅ−Ｎｉ合金）、スーパーパーマロイ（Ｆｅ−Ｎｉ−Ｍｏ合金）、センダスト（Ｆｅ−Ｓｉ−Ａｌ合金）、Ｆｅ−Ｓｉ合金、Ｆｅ−Ｃｏ合金、Ｆｅ−Ｃｒ合金、Ｆｅ−Ｃｒ−Ｓｉ合金等を用いることが好ましい。
【００３５】
本実施形態では、モールド部材４０の上面４１に金属磁性体６０が露出していることから、電磁波シールド５０が存在しない場合、露出した金属磁性体６０がモールド部材４０から脱落するおそれがある。金属磁性体６０は高い導電性を有していることから、これが脱落すると、プリント基板上の配線をショートさせるなど信頼性を低下させる原因となる。しかしながら、本実施形態ではモールド部材４０の上面４１が電磁波シールド５０で覆われていることから、金属磁性体６０の脱落を確実に防止することができる。しかも、金属磁性体６０は電磁波シールド５０との密着性が高いことから、電磁波シールド５０の剥離防止効果も高められる。
【００３６】
金属磁性体６０の形状については特に限定されるものではないが、図３（ａ）に示すように球形であっても構わないし、図３（ｂ）に示すように扁平形状であっても構わない。球形の金属磁性体６０を用いれば、高い磁気飽和特性を得ることが可能となる。球形の金属磁性体６０の径については特に限定されないが、磁気飽和特性と透磁率を両立させるためには、２０μｍ〜４０μｍ程度とすることが好ましく、３０μｍ程度であることがより好ましい。
【００３７】
また、扁平形状の金属磁性体６０を用いる場合、面方向がパッケージ基板２０の主面２１と平行となるよう、モールド樹脂中に分散させることが好ましい。これによれば、半導体装置３１，３２から放射される電磁波ノイズが水平方向に導かれるため、電磁波ノイズが垂直方向に透過しにくくなる。つまり、電磁波シールド５０に達する前に多くの電磁波ノイズを減衰させることが可能となる。
【００３８】
このように、モールド部材４０には金属磁性体６０が含まれていることから、半導体装置３１，３２から放射される電磁波ノイズは、モールド部材４０によって吸収され、大きく減衰する。そして、モールド部材４０を透過した電磁波ノイズの多くは、電磁波シールド５０によって遮蔽される。このため、半導体パッケージ１０の外部に放射される電磁波ノイズは僅かとなる。
【００３９】
また、電磁波シールド５０によって反射した電磁波ノイズ（図２の符号Ｎ２参照）は、再び金属磁性体６０によって吸収されることから、半導体装置３１，３２に到達する電磁波ノイズも僅かとなる。例えば、図２（ａ）に示す例では、メモリ系の半導体装置３１から放射され、電磁波シールド５０によって反射した電磁波ノイズは、再び金属磁性体６０によって減衰されるため、アナログ系の半導体装置３２に到達する電磁波ノイズは僅かとなる。図２（ｂ）に示す例においても同様であり、半導体装置３１，３２が放射する電磁波ノイズの相互干渉が大幅に抑制される。
【００４０】
次に、本実施形態による半導体パッケージ１０の製造方法について説明する。
【００４１】
図４は半導体パッケージ１０の製造方法を説明するためのフローチャートであり、図５〜図１１は各工程における断面図である。
【００４２】
まず、図５に示すように、集合基板２０ａを用意し、その主面２１ａ及び裏面２２ａにそれぞれランドパターン２４及び外部端子２５を形成する。集合基板２０ａは、複数の半導体パッケージ１０を多数個取りするための大面積の基板である。なお、外部端子２５の形成についてはこの段階で行う必要はなく、以降の任意の工程で形成することができる。次に、図６に示すように、所定のランドパターン２４と電気的に接続されるよう、実装部品３１〜３４を集合基板２０ａ上に実装する（ステップＳ１）。実装部品３１〜３４の実装は、ランドパターン２４にハンダを供給した後、マウンタを用いて実装部品３１〜３４を配置し、その後一括リフローすることによって行うことができる。
【００４３】
次に、図７に示すように、実装部品３１〜３４が覆われるよう、集合基板２０ａの主面２１ａにモールド部材４０を形成する（ステップＳ２）。モールド部材４０の形成は、熱硬化性エポキシ系樹脂などからなる絶縁樹脂に金属磁性体６０が含有されてなるタブレットを金型に供給することによって行うことができる。金属磁性体６０が扁平形状である場合、重力の作用により、その面方向は自然に主面２１ａと平行となる。
【００４４】
図１２（ａ）は、図７に示す領域Ｂを拡大した断面図であり、球形の金属磁性体６０を用いた場合を示している。図１２（ａ）に示すように、モールド直後におけるモールド部材４０の表層４３には金属磁性体６０がほとんど存在せず、表層４３はモールド樹脂のみによって構成される。したがって、この段階では表面４０ａに露出する金属磁性体６０はほとんど無い。
【００４５】
次に、図８に示すように、モールド部材４０の表面４０ａをラッピング（研削）することにより、仕様などによって定められた厚さとなるよう、モールド部材４０を薄型化する（ステップＳ３）。この工程により、図１２（ｂ）に示すように表層４３が除去され、モールド部材４０の表面４１からは多数の金属磁性体６０が露出した状態となる。また、ラッピングによりモールド部材４０の表面４１はある程度粗面化されるため、電磁波シールド５０との密着性が改善された状態となる。
【００４６】
次に、図９に示すように、集合基板２０ａの裏面２２ａ側にマスキングテープ７０を貼り付けた後（ステップＳ４）、図１０に示すように、モールド部材４０及び集合基板２０ａを垂直方向からダイシングすることによって、個片化された複数の半導体パッケージ１０に分離する（ステップＳ５）。
【００４７】
図１３は、図１０に示す領域Ｃを拡大した断面図であり、球形の金属磁性体６０を用いた場合を示している。図１３に示すように、ダイシング後におけるモールド部材４０の側面４２は、上面４１と同様、金属磁性体６０が露出している。
【００４８】
次に、図１１に示すように、マスキングテープ７０上に複数の半導体パッケージ１０が保持された状態で無電解メッキを施すことにより、金属膜からなる電磁波シールド５０を形成する（ステップＳ６）。これにより、モールド部材４０の表面４１，４２及びパッケージ基板２０の側面２３が電磁波シールド５０で覆われた状態となる。
【００４９】
通常、無電解メッキを行う場合には、メッキ液にパラジウムなどの触媒を添加する必要があるが、本実施形態においてはモールド部材４０の表面４１，４２に金属磁性体６０が露出しており、これが触媒の役割を果たすことから、触媒の添加されていないメッキ液あるいは触媒の添加量が大幅に少ないメッキ液を用いて無電解メッキを行うことができる。また、無電解メッキによって形成された電磁波シールド５０は、モールド部材４０の表面４１，４２に露出した金属磁性体６０と接触するため、高い密着性を得ることも可能となる。
【００５０】
そして、マスキングテープ７０を除去すれば、図１に示した半導体パッケージ１０を得ることができる（ステップＳ７）。
【００５１】
このように、本実施形態においては、ラッピング及びダイシングによって金属磁性体６０が露出した表面に電磁波シールド５０を形成していることから、高いノイズ遮蔽効果が得られるだけでなく、金属磁性体６０の脱落を防止することも可能となる。
【００５２】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００５３】
例えば、上記実施形態では、モールド部材４０の上面４１および側面４２を電磁波シールド５０で覆っているが、本発明において側面４２を電磁波シールド５０で覆うことは必須でなく、少なくとも上面４１を電磁波シールド５０で覆えば足りる。一例として、集合基板を用いるのではなく、半導体パッケージを個々に作製する場合には、モールド部材４０の側面４２からは必ずしも金属磁性体６０が露出しないため、この場合は金属磁性体６０の側面４２からの脱落を考慮する必要はない。
【符号の説明】
【００５４】
１０      半導体パッケージ
２０      パッケージ基板
２０ａ    集合基板
２１      パッケージ基板の主面
２１ａ    集合基板の主面
２２      パッケージ基板の裏面
２２ａ    集合基板の裏面
２３      パッケージ基板の側面
２４      ランドパターン
２５      外部端子
３１，３２    半導体装置
３３，３４    チップ部品
４０      モールド部材
４０ａ    モールド部材の表面
４１      モールド部材の上面
４２      モールド部材の側面
４３      モールド部材の表層
５０      電磁波シールド
６０      金属磁性体
７０      マスキングテープ
Ｎ１，Ｎ２    電磁波ノイズ
【図１】
0006617497.tif 000002
【図２】
0006617497.tif 000003
【図３】
0006617497.tif 000004
【図４】
0006617497.tif 000005
【図５】
0006617497.tif 000006
【図６】
0006617497.tif 000007
【図７】
0006617497.tif 000008
【図８】
0006617497.tif 000009
【図９】
0006617497.tif 000010
【図１０】
0006617497.tif 000011
【図１１】
0006617497.tif 000012
【図１２】
0006617497.tif 000013
【図１３】
0006617497.tif 000014