(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に絶縁性樹脂により形成された絶縁樹脂層と、
前記絶縁樹脂層上に導電材料により形成された配線層と、
前記配線層の一部を露出させる開口部を有し前記配線層上に絶縁性樹脂により形成された外部絶縁樹脂層とを含み、
前記配線層は、線状の配線パターンであり、前記開口部内において前記外部絶縁樹脂層により被覆されない露出部と、前記配線パターンの長さ方向における両端部を含む領域であって前記外部絶縁樹脂層により被覆される被覆部とを備え、
前記開口部内の前記配線層は、前記配線層直下の絶縁樹脂層から一部もしくは全て剥離している、配線基板。
【請求項２】
前記露出部（Ｄ１）と、前記被覆部（Ｄ２）との配線パターン幅の比（Ｄ２の幅／Ｄ１の幅）が１．１倍以上１．５倍以下である、請求項１に記載の配線基板。
【請求項３】
基板上に絶縁性樹脂により絶縁樹脂層を形成する工程と、
前記絶縁樹脂層上に銅スパッタ膜を形成する工程と、
前記銅スパッタ膜上に電解銅めっきで配線層を形成する工程と、
エッチングで前記配線層に覆われていない前記銅スパッタ膜を除去する工程と、
前記絶縁樹脂層及び前記配線層上に絶縁性樹脂により外部絶縁樹脂層を形成する工程と、
前記外部絶縁樹脂層に開口部を形成する工程と、
前記銅スパッタ膜を選択的にエッチングすることで前記開口部内の前記配線層を前記配線層直下の前記絶縁樹脂層から一部もしくは全て剥離する工程を含む、配線基板の製造方法。
【請求項４】
基板上に絶縁性樹脂により絶縁樹脂層を形成する工程と、
前記絶縁樹脂層上の少なくとも一部にチタンスパッタ膜を形成する工程と、
前記絶縁樹脂層及び前記チタンスパッタ膜上に銅スパッタ膜を形成する工程と、
前記銅スパッタ膜上に電解銅めっきで配線層を形成する工程と、
エッチングで前記配線層に覆われていない前記銅スパッタ膜及び前記チタンスパッタ膜を除去する工程と、
前記絶縁樹脂層及び前記配線層上に絶縁性樹脂により外部絶縁樹脂層を形成する工程と、
前記外部絶縁樹脂層に開口部を形成する工程と、
前記絶縁樹脂層直上に形成されたチタンスパッタ膜を選択的にエッチングすることで前記開口部内の前記配線層を前記配線層直下の絶縁樹脂層から一部もしくは全て剥離する工程とを含む、配線基板の製造方法。
【請求項５】
基板上に絶縁性樹脂により絶縁樹脂層を形成する工程と、
前記絶縁樹脂層の粗度をＲａ２００ｎｍ以下に制御し、前記絶縁樹脂層上に無電解銅めっき膜を形成する工程と、
前記無電解銅めっき膜上に電解銅めっきで配線層を形成する工程と、
エッチングで前記配線層に覆われていない前記無電解銅めっき膜を除去する工程と、
前記絶縁樹脂層及び前記配線層上に絶縁性樹脂により外部絶縁樹脂層を形成する工程と、
前記外部絶縁樹脂層に開口部を形成する工程と、
前記無電解銅めっき膜を選択的にエッチングことで前記開口部内の前記配線層と前記配線層直下の前記絶縁樹脂層とから一部もしくは全て剥離する工程を含む、配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装用の配線基板及びその製造方法に関し、特に、実装状態において半導体チップとの間に樹脂が充填される構造の配線基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置は種々の電子機器に組み込まれており、よって半導体装置に要求される信頼性は益々増大する傾向にある。
【０００３】
一般に、半導体装置は半導体チップを基板に実装した構造を有している。また半導体チップの小型化及び高密度化に伴い、実装方法としては半導体チップに突起電極を形成し、これを基板に表面実装するフリップチップ実装方法が用いられるようになってきている。
【０００４】
よって、半導体装置の信頼性を向上させるには、このフリップチップ実装を高い信頼性をもって行なう必要がある。
【０００５】
図９には、実装パッド１０９がペリフェラルに配置されている従来技術に係るフリップチップ実装用配線基板１００Ａ（以下、配線基板１００Ａという）の断面図（図９の（ａ））および平面図（図９の（ｂ））を示す。図１０には、半導体チップ１０２を配線基板１００Ａに搭載した状態を示す断面図を示す。以下では、配線基板１００Ａ上に実装する実装部品として、半導体チップ１０２を例に挙げて説明する。
【０００６】
配線基板１００Ａは、大略すると基板本体１０６とソルダーレジスト１１０とにより構成されている。基板本体１０６は例えば多層プリント配線基板であり、その下面には外部接続用バンプ１１４が形成されている。また、基板本体１０６の上面には、所定の配線パターンで配線層１０８が形成されている。この配線層１０８と外部接続用バンプ１１４とは、基板本体１０６の内部に形成された層間配線（図示せず）により接続されている。
【０００７】
ソルダーレジスト１１０は絶縁性樹脂により構成されており、その所定位置には開口部１１２Ａが形成されている。この開口部１１２Ａの形成位置は、半導体チップ１０２に形成されたバンプ１０４の形成位置と対応する。
【０００８】
尚、ソルダーレジスト１１０に形成された開口部１１２Ａは、ソルダーレジスト１１０の機能上、個々の配線層１０８毎に開口形成することが望ましいが、半導体チップ１０２の多ピン化に伴いバンプ１０４のピッチが１３０μｍ以下と狭ピッチになると、これに対応してソルダーレジスト１１０に微細な開口部を形成することが困難となる。そこで、個々のバンプ１０４に対応して配線層１０８に開口部を形成するのではなく、半導体チップ１０２の１辺に沿って形成された１列のバンプ１０４に対応した配線層１０８を一括的に１個の開口部１１２Ａで露出させる構成としている。
【０００９】
また、開口部１１２Ａが形成されることにより、開口部１１２Ａと重なる配線層１０８の一部が外部に露出された状態となる。この配線層１０８の開口部１１２Ａから露出した部位は、半導体チップ１０２のバンプ１０４と接続される部位であり、以下この部位を実装パッド１０９という。
【００１０】
このように、ソルダーレジスト１１０に開口部１１２Ａを形成することにより、配線基板１００Ａにバンプ１０４との接続部位となる実装パッド１０９を設け、バンプ１０４と実装パッド１０９とを電気的に接続することができる。
【００１１】
図１０に示されるように、半導体チップ１０２が配線基板１００Ａに実装された状態において、半導体チップ１０２に設けられたバンプ１０４は、はんだ１１６を介して実装パッド１０９に接合される。また、半導体チップ１０２と配線基板１００Ａとの間には、アンダーフィルレジン１１８が充填される。
【００１２】
このアンダーフィルレジン１１８は、半導体チップ１０２と配線基板１００Ａとの熱膨張率の差に起因して発生する応力を緩和させると共に、バンプ１０４と実装パッド１０９との接合部位を保護するために設けられている。
【００１３】
このようなペリフェラルに配置されている配線基板には、近年の小型化、高機能化要求に伴い、実装パッドの狭ピッチ化が進められており、今後も狭ピッチ化への対応が求められる。ペリフェラルに配置されている実装基板の実装パッドを狭ピッチ化するにあたり、いくつかの克服すべき課題がある。その課題の１つとして、実装パッドおよびバンプの寸法を小さくしたときに、実装パッドとバンプとの接合部の信頼性を確保する事が難しく、チップのＯＮ／ＯＦＦなどによる温度サイクルにより接合部が破断してしまうという問題が挙げられる。
【００１４】
これらの現象への対策として、特許文献１や特許文献２に記載の配線基板構造により応力緩和を達成する方法が検討されている。しかしながら特許文献１に記載の方法では、緩衝層間をフィルドビアめっきで形成しており、この部分が故障する可能性がある。また、特許文献２に記載の方法は製造プロセスが複雑であり、例えば、はんだの充填不良が発生しやすいなどの製造プロセスにおける課題がある。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００６−６６５９７号公報
【特許文献２】特開２０１１−７７１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、実装パッドとバンプとの接合部の信頼性を向上することができる配線基板を提供することである。
【課題を解決するための手段】
【００１７】
上記課題を解決するための本発明の一局面は、基板と、基板上に絶縁性樹脂により形成された絶縁樹脂層と、絶縁樹脂層上に導電材料により形成された配線層と、配線層の一部を露出させる開口部を有し配線層上に絶縁性樹脂により形成された外部絶縁性樹脂層と含み、配線層は、線状の配線パターンであり、開口部内において外部絶縁樹脂層により被覆されない露出部と、配線パターンの長さ方向における両端部を含む領域であって外部絶縁樹脂層により被覆される被覆部とを備え、開口部内の配線層は、配線層直下の絶縁樹脂層から一部もしくは全て剥離している、配線基板である。
【発明の効果】
【００１８】
本発明によれば、実装パッドとバンプとの接合部の信頼性が高い配線基板を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係る基板を示す断面図及び上面図
【図２】本発明の実施形態に係る樹脂粗化工程を説明する図
【図３】本発明の実施形態に係るシード層形成工程を説明する図
【図４】本発明の実施形態に係る配線層形成工程を説明する図
【図５】本発明の実施形態に係るシード層除去工程を説明する図
【図６】本発明の実施形態に係るソルダーレジスト形成工程を説明する図
【図７】本発明の実施形態に係るエッチング工程を説明する図
【図８】本発明の実施形態に係る配線基板に半導体チップを搭載した状態を示す図
【図９】従来技術に係る配線基板の断面図及び上面図
【図１０】従来技術に係る配線基板に半導体チップを搭載した状態を示す断面図
【発明を実施するための形態】
【００２０】
以下、図１〜８を参照しながら、本発明の実施形態に係る配線基板及びこの製造方法を説明する。
【００２１】
図１は、本実施形態に係る基板を示す断面図である。
まず、図１に示す基板１００を準備する。基板１００は、大略すると絶縁層１４０と配線層１０８とにより構成されている。基板１００の最外層には、絶縁性樹脂により外層絶縁層１２１（絶縁樹脂層）が形成される。各層には、各層間の導通を得る為、ビアおよび層間配線が設けられている。基板１００は、例えば多層プリント配線基板である。また、単層のプリント基板、ビルドアップ配線基板でもかまわない。
【００２２】
図２は、本実施形態に係る樹脂粗化工程を説明する図である。
次に、図２に示すように外層絶縁層１２１を粗化する。図では粗化した部分を１２２で示している。粗化の方法としては過マンガン酸ナトリウム溶液などを用いたウエットプロセスによる粗化、プラズマ処理装置やスパッタ装置を用いたドライプロセスによる粗化などが用いられ、どの方法を採用してもよい。ウエットプロセスによる粗化では処理条件を制御し、次に形成するシード層の密着強度を所望のものとする。
【００２３】
図３は、本実施形態に係るシード層形成工程を説明する図である。
次に、図３の（ａ）に示すように、粗化した外層絶縁層１２２及び配線層１０８上にシード層１３０を形成する。シード層１３０には銅スパッタ膜、Ｔｉ（チタン）／Ｃｕ（銅）スパッタ膜もしくは無電解銅めっきを用いる。Ｔｉ／Ｃｕスパッタ膜を形成する場合は、図３の（ｂ）に示すようにＴｉスパッタ膜１３１を、部分的に蒸着してもよい。そうすることで面内にＴｉ／Ｃｕスパッタ膜が形成される箇所とＣｕスパッタ膜１３２が形成される箇所ができる。Ｔｉ／Ｃｕスパッタ膜はＣｕスパッタ膜１３２よりも高強度の密着膜を得る事ができるので、後述する開口部１１２Ｂ内の配線層１０８１直下の外層絶縁層１２１直上にＣｕスパッタ膜１３２を形成することにより、後に記載するエッチングプロセスにおいて、実装パッド１０９に対応する箇所のシード層１３０だけを剥離することができる。無電解銅めっきをシード層１３０として用いる場合は、粗化プロセスで外層絶縁層１２１をＲａ２００ｎｍ以下となるよう制御することで、後に記載するエッチングプロセスにおいて、樹脂−無電解銅めっき界面にエッチング液が浸透し、実装パッド１０９部だけシード層１３０を剥離することができる。
【００２４】
図４は、本実施形態に係る配線層形成工程を説明する図である。
次に、図４の（ａ）に示すように、シード層１３０上に新たに配線層１０８１を形成する。配線層１０８１は、導電材料を用い電解銅めっき等で形成する。配線層１０８１の形成パターンの一例を図４の（ｂ）の平面図に示す。この場合、配線層１０８１は、線状の配線パターンである。
ここで、図４の（ｃ）には、配線パターンの変形例を示す。図４の（ｃ）に示すように、配線層１０８１のうち、後述するソルダーレジスト１１０の開口部１１２Ｂ内に位置してソルダーレジスト１１０形成後に被覆されない露出部（Ｄ１）と、被覆される被覆部（Ｄ２）との配線パターン幅の比（Ｄ２の幅／Ｄ１の幅）を１．１以上１．５以下としてもよい。そうすることで、より信頼性が高い半導体装置に適した配線基板が得られる。
【００２５】
図５は、本実施形態に係るシード層除去工程を説明する図である。
次に、図５に示すように、配線層１０８１に覆われていないシード層１３０を除去して基板本体１０６を得る。シード層除去には、エッチング等、膜ごとに適した方法を用いることができる。
【００２６】
図６は、本実施形態に係るソルダーレジスト形成工程を説明する図である。
次に、図６に示すように、粗化した外層絶縁層１２１及び配線層１０８１上にソルダーレジスト１１０（外部絶縁樹脂層）を形成する。ソルダーレジスト１１０は感光性の絶縁性樹脂を用いて形成される。その後、フォトリソプロセスで実装パッド１０９部を開口する。図では開口部を１１２Ｂで示した。
【００２７】
図７は、本実施形態に係るエッチング工程を説明する図である。
次に、図７に示すようにエッチングプロセスで、開口部１１２Ｂ内の配線層１０８１を配線層１０８１直下の外層絶縁層１２１から一部もしくは全て剥離する。具体的には銅スパッタ膜をシード層１３０に用いた場合は硫酸と過酸化水素水とを混合したソフトエッチング液を用いると選択的にシード層１３０がエッチングされ、配線形状を保ったまま密着強度を低下することができる。また、Ｔｉ／Ｃｕスパッタ膜をシード層１３０として用いた場合はＴｉを選択的にエッチングするエッチング液、例えばメルテックス社製メルストリップＴＩ−３９９１を用いるとよい。また、無電解銅めっきをシード層１３０として用いる場合においては外層絶縁層１２１の粗化プロセスにおいて外層絶縁層１２１と無電解銅めっきとの密着強度を制御する、もしくは外層絶縁層１２１の選択により無電解銅めっきの密着強度を制御することができる。
上記製造方法にて所望の密着強度の実装パッド１０９を有した、配線基板１００Ｂを提供できる。
【００２８】
図８は、本実施形態に係る配線基板に半導体チップを搭載した状態を示す図である。
このようにして製造された配線基板１００Ｂを用いてフリップチップ実装をする。実装方法としてはマスリフローによる実装後にキャピラリーフローアンダーフィルで接合部を封止する方法、ＴＣボンダーとＮＣＰ（ノンコンダクティブペースト）、ＮＣＦ（ノンコンダクティブフィルム）を用いた方法どちらでもかまわない。実装パッド１０９と外層絶縁層１２１との密着強度が低い為、実装時に用いるアンダーフィルレジン１１８が、流動し図８に示すように配線層１０８１と外層絶縁層１２１との間に浸透する。これにより接合部が繰返し熱負荷を受けた時に、配線層１０８１がある程度変形することができるようになる。このことにより接合部に集中する応力を配線層１０８１側に分散することができ、高い信頼性を得ることができる。
このように、信頼性が高い半導体装置に適した配線基板を提供できる。
【実施例】
【００２９】
まず、図１に示す基板１００を準備する。基板１００は、大略すると絶縁層１４０と配線層１０８とにより構成されている。外層絶縁層１２１には味の素社製のＡＢＦ樹脂を用いた。
【００３０】
次に、図２に示すように外層絶縁層１２１を粗化した。図では粗化した部分を１２２で示している。粗化の方法としては過マンガン酸ナトリウム溶液を用いたウエットプロセスによる粗化を行った。ウエットプロセスによる粗化では処理条件を制御し、Ｒａが２００ｎｍとなるようにした。
【００３１】
次に、図３の（ａ）に示すように、粗化した外層絶縁層１２２及び配線層１０８上にシード層１３０を形成した。シード層１３０としてＣｕスパッタ膜を用いた、Ｃｕスパッタ膜の厚みは２０００Åとした。
【００３２】
次に、図４に示すように、シード層１３０上に新たに配線層１０８１を形成した。配線層１０８１は電解銅めっきで形成した。
【００３３】
次に、図５に示すように、配線層１０８１に覆われていないシード層１３０を除去した。シード層除去にはＪＣＵ社製のファインエッチＳＡＣシリーズを用いた。
【００３４】
次に、図６に示すように、粗化した外層絶縁層１２２及び配線層１０８１上にソルダーレジスト１１０を形成した。ソルダーレジスト１１０は感光性のものを用い、フォトリソプロセスで実装パッド１０９部を開口した。
【００３５】
次に、図７に示すように、エッチングプロセスで、開口部１１２Ｂ内の実装パッド１０９直下に位置するシード層１３０を外層絶縁層１２１から一部剥離させた。具体的には硫酸と過酸化水素と水を混合したソフトエッチング液を用いると選択的にシード層１３０がエッチングされ、配線形状を保ったまま外層絶縁層１２１から一部剥離することができた。
【００３６】
上記方法にて所望の密着強度の実装パッド１０９を有した、配線基板１００Ｂを製造できた。
【００３７】
上記配線基板１００Ｂを用いてフリップチップ実装を行った。実装方法としてはＴＣボンダーとＮＣＰとを用いた方法とした。
【００３８】
実装した配線基板１００Ｂを評価するためにＴＣＴ試験を行った。ＴＣＴ試験条件としてはＪＥＤＥＣ規格に準拠し、プリコンディショニング条件ＬＥＶＥＬ３、温度サイクルは−５５℃から１２５℃とした。また、比較例として実装パッドの外層絶縁層への密着強度が十分に高い配線基板を同時に試験した。評価方法としては、実施例及び比較例の配線基板をそれぞれ５台ずつ準備し、それぞれ接合部を通るデイジーチェーンを形成し導通を常時測定するという方法で実施した。表１には、５００サイクルごとでの導通が確認できた配線基板の台数を示す。表１に示すとおり、実施例に係る配線基板では、２０００サイクル終了時点において５台中４台の導通が確認できたが、比較例に係る配線基板では、２０００サイクル終了時点において５台すべての導通が失われた。この結果、本実施形態に係る配線基板の製造方法により接合部の信頼性の高い配線基板及び半導体装置を提供できることが確認できた。
【００３９】
【表１】
0006464774.tif 000002
【産業上の利用可能性】
【００４０】
本発明は、半導体チップを実装した半導体装置等に有用である。
【符号の説明】
【００４１】
１００    基板
１００Ａ、１００Ｂ    配線基板
１０２    半導体チップ
１０４    バンプ
１０６    基板本体
１０８、１０８１    配線層
１０９    実装パッド
１１０    ソルダーレジスト
１１２Ａ、１１２Ｂ    開口部
１１４    外部接続用バンプ
１１６    はんだ
１１８    アンダーフィルレジン
１２１    外層絶縁層
１２２    最外層１２１の粗化した部分
１３０    シード層
１３１    Ｔｉスパッタ膜
１３２    Ｃｕスパッタ膜
１４０    絶縁層
【図１】
0006464774.tif 000003
【図２】
0006464774.tif 000004
【図３】
0006464774.tif 000005
【図４】
0006464774.tif 000006
【図５】
0006464774.tif 000007
【図６】
0006464774.tif 000008
【図７】
0006464774.tif 000009
【図８】
0006464774.tif 000010
【図９】
0006464774.tif 000011
【図１０】
0006464774.tif 000012