(57)【特許請求の範囲】
【請求項１】
ベース基板にアレイ状に配置される複数の画素を備える有機発光ダイオード（ＯＬＥＤ）アレイ基板において、
各画素は、異なる色を表示する第１のサブ画素と第２のサブ画素を備え、
各サブ画素は、発光ユニットと制御回路を備え、前記ベース基板における前記制御回路の直交投影は、前記ベース基板における前記発光ユニットの直交投影と重なっておらず、
前記ベース基板における前記第１のサブ画素の前記発光ユニットの直交投影は、前記ベース基板における前記第２のサブ画素の前記制御回路の直交投影と重なる
ことを特徴とするＯＬＥＤアレイ基板。
【請求項２】
前記ベース基板における前記第２のサブ画素の前記制御回路の直交投影は、前記ベース基板における前記第１のサブ画素の直交投影を覆うことを特徴とする請求項１に記載のＯＬＥＤアレイ基板。
【請求項３】
発光の方向において、前記第１のサブ画素が前記第２のサブ画素の上方に位置することを特徴とする請求項１又は２に記載のＯＬＥＤアレイ基板。
【請求項４】
前記第１のサブ画素は白色発光サブ画素であることを特徴とする請求項１に記載のＯＬＥＤアレイ基板。
【請求項５】
前記第２のサブ画素は、緑色発光サブ画素、赤色発光サブ画素又は青色発光サブ画素のうちの少なくとも１つを備えることを特徴とする請求項１に記載のＯＬＥＤアレイ基板。
【請求項６】
前記画素内において、
前記緑色発光サブ画素と前記赤色発光サブ画素が前記画素の中心線に関して鏡映位置に並べて配置され、
前記青色発光サブ画素の領域は前記緑色発光サブ画素の領域又は前記赤色発光サブ画素の領域より大きく、
前記緑色発光サブ画素、前記赤色発光サブ画素及び前記青色発光サブ画素の制御回路は前記画素の中央にあることを特徴とする請求項５に記載のＯＬＥＤアレイ基板。
【請求項７】
前記画素内において、
前記緑色発光サブ画素と前記赤色発光サブ画素が前記画素の中心線に関して鏡映位置に並べて配置され、
前記青色発光サブ画素は、隣接する画素の前記赤色発光サブ画素と、前記画素と前記隣接する画素との間の中心線に関して鏡映位置に並べて配置されることを特徴とする請求項５に記載のＯＬＥＤアレイ基板。
【請求項８】
前記第１のサブ画素の前記制御回路は、ボトムゲート薄膜トランジスタ（ＴＦＴ）を備え、
前記第２のサブ画素の前記発光ユニットは、反射層、透明電極層、発光層、及び陰極層を順に備え、
前記ボトムゲートＴＦＴのゲート層は、前記第２のサブ画素の前記発光ユニットの前記反射層と同じ材料で形成されることを特徴とする請求項３に記載のＯＬＥＤアレイ基板。
【請求項９】
前記第２のサブ画素の前記発光ユニットは、前記反射層と前記透明電極層との間にある半導体層を更に備え、
前記半導体層と前記ボトムゲートＴＦＴの活性層は同じ材料で形成されることを特徴とする請求項８に記載のＯＬＥＤアレイ基板。
【請求項１０】
前記半導体層は酸化物層であることを特徴とする請求項９に記載のＯＬＥＤアレイ基板。
【請求項１１】
請求項１から１０のいずれか一項に記載のＯＬＥＤアレイ基板を備える表示パネル。
【請求項１２】
請求項１から１０のいずれか一項に記載のＯＬＥＤアレイ基板の製造方法において、順に
前記ベース基板に前記第２のサブ画素の前記制御回路を形成する手順と、
前記第１のサブ画素を形成する手順を含み、
前記ベース基板における前記第１のサブ画素の前記発光ユニットの直交投影は、前記ベース基板における前記第２のサブ画素の前記制御回路の直交投影と重なることを特徴とするＯＬＥＤアレイ基板の製造方法。
【請求項１３】
前記ベース基板に前記第２のサブ画素の前記制御回路を形成してから、前記第１のサブ画素を形成し、
前記ベース基板における前記第２のサブ画素の前記制御回路の直交投影は、前記ベース基板における前記第１のサブ画素の直交投影を覆うことを特徴とする請求項１２に記載のＯＬＥＤアレイ基板の製造方法。
【請求項１４】
前記第１のサブ画素の前記制御回路となるボトムゲート薄膜トランジスタ（ＴＦＴ）を形成する手順と、
前記第２のサブ画素の前記発光ユニットを作るための反射層、透明電極層、発光層、陰極層を順に形成する手順を更に含み、前記ボトムゲートＴＦＴのゲート層と前記第２のサブ画素の前記発光ユニットの前記反射層が同じ成膜処理によって形成されることを特徴とする請求項１３に記載のＯＬＥＤアレイ基板の製造方法。
【請求項１５】
前記第２のサブ画素の前記発光ユニットの前記反射層と前記透明電極層との間に位置される半導体層を形成する手順を更に含むことを特徴とする請求項１４に記載のＯＬＥＤアレイ基板の製造方法。
【請求項１６】
前記第１のサブ画素の前記発光ユニットの透明電極層を形成する手順を更に含むことを特徴とする請求項１３に記載のＯＬＥＤアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１５年４月１３日に提出した中国特許出願Ｎｏ．２０１５１０１７３２９８．０の優先権を主張し、その全体が参照により本出願に援用される。
【０００２】
本発明は全般的には表示技術分野に関し、特に有機発光ダイオード（ＯＬＥＤ、Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）アレイ基板、その製造方法、及び関連表示装置に関する。
【背景技術】
【０００３】
今日、ＯＬＥＤデバイスは表示分野の主流となりつつある。ＯＬＥＤデバイスは、例えば電力消費が少なく、彩度が高く、視野角が広く、厚さが薄く、フレキシブルディスプレイへの応用が可能などの優れた特徴を有する。
【０００４】
一般に、ＯＬＥＤデバイスのカラーディスプレイは、赤、緑及び青（ＲＧＢ）の光をそれぞれ発するサブ画素、又は色フィルターとともに使用される白色発光ＯＬＥＤにより実現される。現在、多くのＯＬＥＤデバイスではカラーディスプレイ設計としてそれぞれＲＧＢ光を発するサブ画素が一般に用いられている。
【０００５】
ＯＬＥＤは駆動電流によって電力を供給される。通常、複数の薄膜トランジスタ（ＴＦＴ）とコンデンサーを備える制御回路がサブ画素ごとに対して設けられる。制御回路は、サブ画素の発光ユニットに電流を安定的に提供して発光を制御するように設けられる。制御回路がかなり大きい画素領域を占めるので、制御回路と発光ユニットとの間の断線リスクを低減するために画素定義層材料を利用して画素のビアホールを充填する。制御回路の保持容量を更に確保するために金属層を更に追加することもできる。しかしながら、上記の改善及び他の要因により、画素の開口率が低下してＯＬＥＤ表示パネルの解像度が低下してしまう恐れがある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上記課題の１つ以上を少なくとも部分的に解決することを目的とする。本発明の開示する実施例は、ＯＬＥＤデバイス、該ＯＬＥＤデバイスを製造する方法、及び関連表示装置を提供する。本開示の実施例はＯＬＥＤ表示装置における画素の開口率を改善する。
【課題を解決するための手段】
【０００７】
本発明の１つの態様は、有機発光ダイオード（ＯＬＥＤ）表示アレイ基板、該ＯＬＥＤ構造の製造方法、及び表示装置を提供する。ＯＬＥＤアレイ基板はベース基板にアレイ状に配置された複数の画素を備える。更に、各画素は異なる色を表示する第１のサブ画素と第２のサブ画素を備える。各サブ画素は発光ユニットと制御回路を備える。また、ベース基板における第１のサブ画素の発光ユニットの直交投影は、ベース基板における第２のサブ画素の制御回路の直交投影と重なる。
【０００８】
更に、ベース基板における第２のサブ画素の制御回路の直交投影は、ベース基板における第１のサブ画素の直交投影を覆う。第１のサブ画素は白色発光サブ画素であり、第１のサブ画素は第２のサブ画素の上方に位置される。
【０００９】
更に、第２のサブ画素は、緑色発光サブ画素、赤色発光サブ画素及び青色発光サブ画素のうちの少なくとも１つを備える。緑色発光サブ画素と赤色発光サブ画素は鏡映位置に並べて配置される。
【００１０】
更に、青色発光サブ画素の領域は、緑色発光サブ画素の領域又は赤色発光サブ画素の領域より大きい。緑色発光サブ画素、赤色発光サブ画素及び青色発光サブ画素の制御回路は、画素の中央にある。
【００１１】
更に、画素内において、緑色発光サブ画素と赤色発光サブ画素は鏡映位置に並べて配置され、青色発光サブ画素は隣接する画素の赤色発光サブ画素と鏡映位置に並べて配置される。第１のサブ画素は第２のサブ画素の上方に位置される。
【００１２】
更に、第１のサブ画素の制御回路はボトムゲート薄膜トランジスター（ＴＦＴ）を備える。第２のサブ画素の発光ユニットは反射層、透明電極層、発光層及び陰極層を順に備える。ボトムゲートＴＦＴのゲート層は第２のサブ画素の発光ユニットの反射層と同じ材料で形成される。
【００１３】
更に、第２のサブ画素の発光ユニットは、反射層と透明電極層との間に半導体層を更に備える。半導体層とボトムゲートＴＦＴの活性層は同じ材料で形成される。半導体層は酸化物層である。
【００１４】
本開示の別の態様は上記ＯＬＥＤアレイ基板を備える表示パネルを提供する。
【００１５】
本開示の他の態様はＯＬＥＤアレイ基板を製造するための方法を提供する。該方法は、ベース基板に第２のサブ画素の制御回路を形成する手順と、第１のサブ画素を形成する手順を順に含む。また、ベース基板における第１のサブ画素の発光ユニットの直交投影がベース基板における第２のサブ画素の制御回路の直交投影と重なる。
【００１６】
更に、該方法は、ベース基板に第２のサブ画素の制御回路を形成する手順と、第１のサブ画素を形成する手順を順に含む。また、ベース基板における第２のサブ画素の制御回路の直交投影がベース基板における第１のサブ画素の直交投影を覆う。
【００１７】
更に、該方法は、第１のサブ画素の制御回路となるボトムゲートＴＦＴを形成する手順と、第２のサブ画素の発光ユニットを構築するために反射層、透明電極層、発光層及び陰極層を順に形成する手順を含む。また、ボトムゲートＴＦＴのゲート層及び第２のサブ画素の発光ユニットの反射層が同じ成膜処理によって形成される。
【００１８】
更に、該方法は、第２のサブ画素の発光ユニットの反射層と透明電極層との間に位置する半導体層を形成する手順を含む。
【００１９】
更に、該方法は、第１のサブ画素の発光ユニットの透明電極層を形成する手順を含む。  
【００２０】
本開示の他の態様は、本開示の明細書、請求の範囲及び図面を参照して当業者が理解できるものである。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施例に係る例示的なＯＬＥＤ構造の概略上面図を示す。
【図２】本発明の他の実施例に係る例示的なＯＬＥＤ構造の概略上面図を示す。
【図３】本発明の他の実施例に係る例示的なＯＬＥＤ構造の概略上面図を示す。
【図４】本発明の他の実施例に係る例示的なＯＬＥＤ構造の概略上面図を示す。
【図５】本発明の一実施例に係る例示的なＯＬＥＤ構造の概略側面図を示す。
【図６】本発明の実施例に係る例示的なＯＬＥＤ構造の他の概略側面図を示す。
【図７ａ】本発明の一実施例に係る製造処理の各処理ステップを経た後の、図６に示す例示的なＯＬＥＤ構造の概略側面図を示す。
【図７ｂ】本発明の一実施例に係る製造処理の各処理ステップを経た後の、図６に示す例示的なＯＬＥＤ構造の概略側面図を示す。
【図７ｃ】本発明の一実施例に係る製造処理の各処理ステップを経た後の、図６に示す例示的なＯＬＥＤ構造の概略側面図を示す。
【図７ｄ】本発明の一実施例に係る製造処理の各処理ステップを経た後の、図６に示す例示的なＯＬＥＤ構造の概略側面図を示す。
【図７ｅ】本発明の一実施例に係る製造処理の各処理ステップを経た後の、図６に示す例示的なＯＬＥＤ構造の概略側面図を示す。
【図７ｆ】本発明の一実施例に係る製造処理の各処理ステップを経た後の、図６に示す例示的なＯＬＥＤ構造の概略側面図を示す。
【図７ｇ】本発明の一実施例に係る製造処理の各処理ステップを経た後の、図６に示す例示的なＯＬＥＤ構造の概略側面図を示す。
【図８】開示したいくつかの実施例を組み込んだ例示的な表示装置の概略ブロック図を示す。
【発明を実施するための形態】
【００２２】
以下、本発明の技術案を当業者がより理解し易いよう、添付図面を参照しつつ、具体的な実施例によって本発明を詳細に説明する。
【００２３】
本発明はＯＬＥＤデバイスを提供する。図１は本発明の一実施例に係る例示的なＯＬＥＤアレイ基板の概略上面図を示す。図１に示すように、ＯＬＥＤアレイ基板はベース基板１００にアレイ状に配置された複数の画素２００を備える。各画素２００は、異なる色を表示する第１のサブ画素２１０ａと第２のサブ画素２１０ｂを備える。
【００２４】
図１に示すように、各画素２００はそれぞれ異なる色を表示する３つの第２のサブ画素２１０を備える。各サブ画素２１０は、更に発光ユニット２１１と、発光ユニット２１１を制御して発光させるための制御回路２１２とを備える。各画素２００内において、各サブ画素２１０の発光ユニット２１１の占める領域は互いに重ならない。
【００２５】
また、図１に示すように、ベース基板１００における第１のサブ画素２１０ａの直交投影は、少なくとも１つの第２のサブ画素２１０ｂの制御回路２１２ｂの直交投影領域内に位置される。
【００２６】
本発明の実施例によれば、第１のサブ画素２１０ａの発光ユニット２１１ａは、少なくとも１つの第２のサブ画素２１０ｂの制御回路２１２ｂが位置する領域内に位置される。従って、各画素２００における発光ユニット２１１の領域の割合を増やして各画素の開口率を改善でき、ＯＬＥＤ表示パネルの表示解像度を向上するに有用である。
【００２７】
図１に示す本発明の実施例によるＯＬＥＤアレイ基板では、各画素２００内において、ベース基板における第１のサブ画素２１０ａの発光ユニット２１１ａの直交投影が、少なくとも１つの第２のサブ画素２１０ｂの制御回路２１２ｂの位置する領域内に位置される。また、第１のサブ画素２１０ａの制御回路２１２ａの直交投影も、少なくとも１つの第２のサブ画素２１０ｂの制御回路２１２ｂが位置する領域内に位置される。このようにすれば、各画素２００内の空間を十分に利用できる。
【００２８】
図１に示すＯＬＥＤデバイスの一実施例では、第１のサブ画素２１０ａの発光ユニット２１１ａは第２のサブ画素２１０ｂの制御回路２１２ｂが位置する領域内にのみ位置されてもよい。しかしながら、第２のサブ画素２１０ｂの制御回路２１２ｂによって占められた限定領域は、第１のサブ画素２１０ａの発光ユニット２１１ａによって占められる領域を制限することもできる。
【００２９】
図２に示すＯＬＥＤデバイスの他の実施例では、全ての第２のサブ画素２１０ｂの制御回路２１２ｂが隣接し、画素２００の中央に位置するように、各画素２００内において各第２のサブ画素２１０ｂの発光ユニット２１１ｂと制御回路２１２ｂの向きを変更している。第１のサブ画素２１０ａの発光ユニット２１１ａが十分な発光領域を確保できるよう、第１のサブ画素の発光ユニット２１１ａを画素２００の中央に設置する。
【００３０】
ＯＬＥＤデバイスでは、各サブ画素の発光ユニットは駆動電流に駆動されて光を発するため、電力消費が比較的大きい。ＯＬＥＤデバイスの全体的な電力消費を低減するために、白色発光サブ画素を各画素に追加することができる。
【００３１】
白色発光サブ画素から発する白色光は、元の単色サブ画素から発する光のうち割合の最も低い色光に完全に取り替わる。さらに、白色光は他の色光の一部に取り替わる。白色フィルターの透過率が高いため、白色発光サブ画素は電力消費を効果的に低減するだけでなく、各サブ画素から発する光の色彩比を維持する。これによって、色域の劣化が避けられる。
【００３２】
しかしながら、白色発光サブ画素を追加することによって、画素において他のサブ画素の発光領域が奪われ、ＯＬＥＤ表示パネルの表示解像度が低下する恐れがある。
【００３３】
本発明のＯＬＥＤアレイ基板には、例えば、図２に示すように、第１のサブ画素２１０ａを白色発光サブ画素として設置することができる。このようにすれば、他の単色サブ画素の発光領域は影響を受けない。従って、ＯＬＥＤデバイスの開示された実施例は、電力消費を低減しつつ表示解像度を維持する。
【００３４】
白色発光サブ画素として第１のサブ画素２１０ａを設置することによって、画素はさまざまな構造を有することになる。
【００３５】
図３に示すある実施例では、第２のサブ画素２１０ｂは、各画素２００において緑色発光Ｇサブ画素と、赤色発光Ｒサブ画素と、青色発光Ｂサブ画素として構成される。ここで、緑色発光Ｇサブ画素と赤色発光Ｒサブ画素は鏡映位置に並べて設置される。
【００３６】
青色発光材料は発光効率が低いため、青色発光サブ画素を比較的大きい領域、例えば緑色発光サブ画素と赤色発光サブ画素の領域の和と等しい領域（Ｂ）を占めるように構成することができる。緑色発光サブ画素、赤色発光サブ画素及び青色発光サブ画素の制御回路２１２を画素２００の中央に位置するように構成することができる。従って、白色を発光する第１のサブ画素の発光表面は比較的大きい領域（Ｗ）を占めることができる。
【００３７】
図４に示す他の実施例では、第２のサブ画素２１０ｂは各画素２００において緑色発光Ｇサブ画素、赤色発光Ｒサブ画素及び青色発光Ｂサブ画素として構成してもよい。二つの第２のサブ画素２１０ｂ（ＲとＧ）は鏡映位置に並べて構成される。他の第２のサブ画素２１０ｂ（Ｂ）は隣接する画素２００の第２のサブ画素２１０ｂ（Ｒ）と鏡映位置に並べて構成される。
【００３８】
例えば、図４に示すように、緑色発光Ｇサブ画素と赤色発光Ｒサブ画素は鏡映位置に並べて構成される。従って、白光を発する第１のサブ画素の発光ユニットの発光表面は、緑色発光Ｇサブ画素と赤色発光Ｒサブ画素との間の領域Ｗを占めることができる。
【００３９】
更に、青色発光Ｂサブ画素は、隣接する画素の赤色発光Ｒサブ画素と鏡映位置に並べて構成される。従って、白光を発する第１のサブ画素の発光ユニットの発光表面は、青色発光Ｂサブ画素と赤色発光Ｒサブ画素との間の領域を占めることができる。
【００４０】
便宜上、図３及び図４では各サブ画素の制御回路を図示しない。図３及び図４では発光ユニットのおおまかな概略上面図のみを示した。
【００４１】
本発明によるＯＬＥＤアレイ基板の実施例では、第１のサブ画素２１０ａの発光ユニット２１１ａが少なくとも１つの第２サブ画素の制御回路２１２ｂの位置する領域内に配置されるよう、第１のサブ画素２１０ａと第２のサブ画素２１０ｂの製造にはトップエミッション構造を使用することができる。従って、図５及び図６に示すように、第１のサブ画素２１０ａの制御回路２１２ａと発光ユニット２１１ａは、第２のサブ画素２１０ｂの制御回路２１２ｂが位置する膜層の上方になるように構成される。その結果、第１のサブ画素２１０ａの発光ユニット２１１ａから発する光は上からデバイスを出ることができる。
【００４２】
具体的には、各画素において各サブ画素２１０の制御回路２１２は、通常、複数のＴＦＴ及びコンデンサーを備える。便宜上、図５及び図６では一つのＴＦＴのみ図示する。
【００４３】
更に、図５及び図６に示すように、第１のサブ画素の制御回路２１２ａ及び第２のサブ画素の制御回路２１２ｂには、通常、ボトムゲートＴＦＴ構造を採用する。他の実施例では、第１のサブ画素の制御回路２１２ａ及び第２のサブ画素の制御回路２１２ｂの両方にトップゲートＴＦＴ構造、又はボトムゲートＴＦＴ構造とトップゲートＴＦＴ構造の組み合わせを採用することができる。
【００４４】
以下、一例として、第１のサブ画素の制御回路２１２ａ及び第２のサブ画素の制御回路２１２ｂの両方に図５及び図６に示すボトムゲートＴＦＴ構造を採用する実施例について説明する。第１のサブ画素の制御回路２１２ａが備えるボトムゲートＴＦＴは、順に積層されたゲート層２１２１ａと、活性層２１２２ａと、ソース／ドレイン層２１２３ａとを更に備える。第２のサブ画素の制御回路２１２ｂが備えるボトムゲートＴＦＴは、順に積層されたゲート層２１２１ｂと、活性層２１２２ｂと、ソース／ドレイン層２１２３ｂとを更に備える。
【００４５】
更に、第１のサブ画素と第２のサブ画素の両方にトップエミッション構造を採用するため、第１と第２のサブ画素の発光ユニットは、通常、順に積層された反射層、透明電極層、発光層及び陰極層を備える。反射層と透明電極層は合わせて陽極層と呼ばれる場合がある。図５及び図６には、第１のサブ画素における発光ユニット２１１ａの透明電極層２１１１ａ、第２のサブ画素における発光ユニット２１１ｂの反射層２１１１ｂ及び透明電極層２１１３ｂのみを図示する。
【００４６】
更に、第２のサブ画素の制御回路２１２ｂ及び第１のサブ画素の制御回路２１２ａの両方が第１のサブ画素の発光ユニット２１１ａの下方にあるように構成される。第１のサブ画素の制御回路２１２ａにおけるソース／ドレイン層２１２３ａ及び第２のサブ画素の制御回路２１２ｂにおけるソース／ドレイン層２１２３ｂは全て不透明な薄膜である。第１のサブ画素の発光層２１１ａのために追加の反射層を構成する代りに、ソース／ドレイン層２１２３ａと２１２３ｂを第１のサブ画素の発光層２１１ａ用の反射層として構成し使用してもよい。
【００４７】
更に、第１のサブ画素２１０ａの制御回路２１２ａ及び第２のサブ画素２１０ｂの発光ユニット２１１ｂは、全て第２のサブ画素２１０ｂの制御回路２１２ｂの膜層の上方に位置される。第１のサブ画素の制御回路２１２ａにおけるボトムゲートＴＦＴのゲート層２１２１ａと第２のサブ画素２１０ｂの発光層２１１ｂにおける反射層２１１１ｂは、同じ材料で形成し、及び／又は同じ成膜処理で形成することができる。従って、第１のサブ画素の制御回路２１２ａにおけるトップＴＦＴのゲート層２１２１ａ用のパターンと、第２のサブ画素２１０ｂの発光層２１１ｂの反射層２１１１ｂ用のパターンを、１つのパターニング処理によって同時に形成することができる。このようにすれば、製造処理のステップ数を減らすことができる。
【００４８】
更に、第１のサブ画素２１０ａの発光ユニット２１１ａにおける透明電極２１１１ａ及び第２のサブ画素２１０ｂの発光ユニット２１１ｂにおける透明電極２１１３ｂを同じ材料、及び／又は同じ成膜ステップによって形成することができる。図５及び図６に示すように、第１のサブ画素２１０ａの発光ユニット２１１ａにおける透明電極２１１１ａ用のパターン及び第２のサブ画素２１０ｂの発光ユニット２１１ｂにおける透明電極２１１３ｂ用のパターンは１つのパターニングステップによって同時に形成することができる。このようにすれば、製造処理のステップ数を減らすことができる。
【００４９】
更に、第２のサブ画素２１０ｂの発光ユニット２１１ｂは、図６に示すように、反射層２１１１ｂと透明電極層２１１３ｂとの間に位置する半導体層２１１２ｂを更に備えることができる。半導体層２１１２ｂは、第１のサブ画素２１０ａのボトムゲートＴＦＴの活性層２１２２ａと同じ材料、及び／又は同じ成膜ステップで形成することができる。半導体層２１１２ｂは酸化物層であってよい。
【００５０】
半導体層２１１２ｂの厚さを調整することによって、本発明の実施例によるＯＬＥＤデバイスは、第２のサブ画素２１０ｂの発光ユニット２１１ｂのマイクロキャビティの長さを制御することができる。このようにすれば、第２のサブ画素２１０ｂの発光ユニット２１１ｂの色域の微調整が可能になる。
【００５１】
本発明は上記ＯＬＥＤデバイスを製造する方法も提供する。製造方法は次のステップを含む。
【００５２】
まず、アレイに配置される複数の画素をベース基板に形成する。各画素は複数のサブ画素を備える。各サブ画素は異なる色を表示する。各サブ画素は発光ユニットと、発光ユニットを制御して発光させるための制御回路とを備える。
【００５３】
各画素内において、各サブ画素の発光ユニットが位置する領域は互いに重ならない。ベース基板における第１のサブ画素の発光ユニットの直交投影は、少なくとも１つの第２のサブ画素の制御回路の直交投影内に位置する。
【００５４】
第１のサブ画素の発光ユニットを少なくとも１つの第２のサブ画素の制御回路が位置される直交投影領域内に設置するために、通常、第１のサブ画素と第２のサブ画素両方にトップエミッション構造を採用できる。従って、第１のサブ画素の制御回路と発光ユニットを、第２のサブ画素の制御回路がベース基板に形成された後で形成することができる。
【００５５】
具体的には、本発明の製造方法は、第２のサブ画素の制御回路をベース基板に形成した後、第１のサブ画素の制御回路を構築するためにボトムゲートＴＦＴを形成する手順を更に含む。該方法は、反射層、透明電極層、発光層及び陰極層を順に形成して第２のサブ画素の発光ユニットを形成する手順を更に含む。ボトムゲートＴＦＴのゲート層及び第２のサブ画素の発光ユニットの反射層は同じ成膜処理によって形成することができる。
【００５６】
更に、第２のサブ画素の発光ユニットの透明電極層及び第１のサブ画素の発光ユニットの透明電極層を同じステップによって形成することができる。
【００５７】
更に、ボトムゲートＴＦＴの活性層と、第２のサブ画素の発光ユニットの反射層と透明電極層との間に位置する半導体層を同じステップによって形成することができる。
【００５８】
以下、ＯＬＥＤ製造方法のステップについて詳細に説明する。
【００５９】
ステップ１。第２のサブ画素２１０ｂの制御回路２１２ｂをベース基板１００に形成する。具体的には、図７ａに示すように、ベース基板１００（図示せず）に、ゲート層２１２１ｂ、活性層２１２２ｂ及びソース／ドレイン層２１２３ｂを順に形成して第２のサブ画素２１０ｂの制御回路２１２ｂにおけるボトムゲートＴＦＴを作る。
【００６０】
ステップ２。次に、図７ｂに示すように、第２のサブ画素の発光ユニット２１１ｂの反射層２１１１ｂ及び第１のサブ画素２１０ａの制御回路２１２ａにおけるボトムゲートＴＦＴのゲート層２１２１ａを、第２のサブ画素の制御回路２１２ｂが位置するのと同じ膜層に形成する。
【００６１】
ステップ３。図７ｃに示すように、第１のサブ画素の画素定義層３１０を、反射層２１１１ｂ及びゲート層２１２１ａが位置する膜層に形成する。第１のサブ画素の画素定義層３１０の開口領域は、第２のサブ画素２１０ｂの発光ユニット２１１ｂの発光領域を定義する。第１のサブ画素の画素定義層３１０は、ゲート層２１２１ａと後に形成される活性層２１２２ａとの間の絶縁物質としても機能する。
【００６２】
ステップ４。図７ｄに示すように、第１のサブ画素の画素定義層３１０には、第１のサブ画素２１０ａの制御回路２１２ａにおけるボトムゲートＴＦＴの活性層２１２２ａと、第２のサブ画素２１０ｂの発光ユニット２１１ｂにおける反射層２１１１ｂの上方に位置する半導体層２１１２ｂとが同時に形成される。半導体層２１１２ｂは発光ユニット２１１ｂのマイクロキャビティのキャビティ長さ制御手段として機能させることができる。
【００６３】
ステップ５。図７ｅに示すように、第１のサブ画素２１０ａの制御回路２１２ａにおけるボトムゲートＴＦＴのソース／ドレイン層２１２３ａを形成する。
【００６４】
ステップ６。図７ｆに示すように、第１のサブ画素２１０ａの発光ユニット２１１ａの透明電極２１１１ａ及び第２のサブ画素２１０ｂの発光ユニット２１１ｂの透明電極２１１３ｂをベース基板に同時に形成する。
【００６５】
ステップ７。図７ｇに示すように、第２の画素の画素定義層３２０を基板に形成する。第２のサブ画素の画素定義層３２０の開口領域は、第１のサブ画素の発光ユニット２１０ａ及び第２のサブ画素２１０ｂの発光ユニット２１１ｂ両方の発光領域を定義する。
【００６６】
更に、２つの開口領域に対応するように発光層をそれぞれ形成する。最後に、陰極層を形成する。これによって、ＯＬＥＤ製造処理は完了する。
【００６７】
本発明は表示装置も提供する。図８は開示したいくつかの実施例を組み込んだ例示的な表示装置８００を示す。表示装置８００は所定の表示機能がある任意の適切な装置又は部品、例えば携帯電話、スマートフォン、タブレット、ＴＶ、モニター、ラップトップ、デジタル写真フレーム、或いはナビゲーションシステム、又は表示機能がある任意の製品又は部品等であってよい。図８に示すように、表示装置８００はコントローラー８０２、駆動回路８０４、メモリ８０６、周辺部分８０８、及び表示パネル８１０を備える。
【００６８】
コントローラー８０２は１つ以上の任意の適切なプロセッサ、例えば集積マイクロプロセッサ、デジタル信号プロセッサ、及び／又はグラフィックプロセッサを備えることができる。更に、コントローラー８０２はマルチスレッド又は並行処理用の複数のコアを備えることができる。メモリ８０６は任意の適切な記憶モジュール、例えば読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリモジュール、消去・書換可能なメモリ、及びＣＤ−ＲＯＭ、Ｕディスク、ハードディスク等のような他の記憶媒体を備えることができる。メモリ８０６は、コントローラー８０２によって実行されるとき各種処理を実現するためのコンピュータープログラムを記憶することができる。
【００６９】
周辺部分８０８は、ＵＳＢ、ＨＤＭＩ（登録商標）、ＶＧＡ、ＤＶＩ等のような各種信号インターフェイスを提供するための任意のインターフェイス装置を備えることができる。更に、周辺部分８０８は任意の入出力（Ｉ／Ｏ）装置、例えばキーボード、マウス、及び／又は遠隔のコントローラー装置を備えることができる。周辺部分８０８は、有線又はワイヤーレス通信ネットワークによって接続を確立するための任意の適切な通信モジュールを更に備えてもよい。
【００７０】
駆動回路８０４は、表示パネル８１０に電源を供給するために任意の適切な駆動回路を備えることができる。表示パネル８１０は任意の適切なＯＬＥＤディスプレイを備えることができる。動作中、ディスプレイ８１０には、コントローラー８０２及び駆動回路８０４によって画像信号又は他のソースデータ信号を与えて表示することができる。
【００７１】
本開示はＯＬＥＤデバイス、ＯＬＥＤデバイスの製造方法、及び表示装置の実施例を提供する。具体的には、本開示によれば、複数の画素はベース基板にアレイ状に配置され、各画素は異なる色を表示する複数のサブ画素を備える。各サブ画素は発光ユニットと、発光ユニットを制御して発光させるための制御回路とからなる。各画素内において、各サブ画素が位置する領域は互いに重ならない。ベース基板における第１のサブ画素の発光ユニットの直交投影は少なくとも１つの第２のサブ画素の制御回路の直交投影内に位置させる。
【００７２】
本発明のＯＬＥＤデバイスによれば、第１のサブ画素の発光ユニットは少なくとも１つの第２のサブ画素の制御回路が位置する領域に構成・設置されている。従って、各画素において発光ユニットが占有する領域の割合が増加して各画素の開口率が改善される。従って、本開示の実施例はＯＬＥＤデバイスの解像度向上に有用である。
【００７３】
ここで開示した実施例は例示に過ぎず、本開示の範囲を制限するものではない。開示した実施例の技術案に対するさまざまな変形、変更又は同等物が本開示に含まれることは当業者にとって明らかである。これら開示した実施例に対する変更、同等物又は改善は、本発明の趣旨と範囲を逸脱することなく、本開示の範囲内にあると意図される。
【図１】
0006573635.tif 000002
【図２】
0006573635.tif 000003
【図３】
0006573635.tif 000004
【図４】
0006573635.tif 000005
【図５】
0006573635.tif 000006
【図６】
0006573635.tif 000007
【図７ａ】
0006573635.tif 000008
【図７ｂ】
0006573635.tif 000009
【図７ｃ】
0006573635.tif 000010
【図７ｄ】
0006573635.tif 000011
【図７ｅ】
0006573635.tif 000012
【図７ｆ】
0006573635.tif 000013
【図７ｇ】
0006573635.tif 000014
【図８】
0006573635.tif 000015