(57)【特許請求の範囲】
【請求項１】
ドライバと、前記ドライバに加えられるパルス幅変調された入力信号を制御するための制御装置と、を備える回路であって、前記入力信号が、オンタイム及びオフタイムを含む周期を有し、前記周期が第１の周波数で反復し、前記制御装置が、前記周期又は前記オフタイムに対する前記オンタイムの比である前記入力信号のデューティサイクルを制御し、
前記ドライバが、前記入力信号に基づいて負荷に電流を供給し、各周期の前記オフタイムにわたって、前記ドライバが、電源から前記負荷への電流の供給を抑制し、各周期の前記オンタイムにわたって、前記ドライバが、前記電源から前記負荷に電流を供給するが、前記第１の周波数よりも高い第２の周波数で供給して、前記負荷が、前記デューティサイクルに依存するレベルで出力を発生し、
前記制御装置が、前記負荷の前記出力を所望の出力レベルに設定するように前記デューティサイクルを制御し、前記所望の出力レベルに対応する点の周りで前記デューティサイクルをディザリングし、
前記回路が、前記第２の周波数を測定するための、前記ドライバから前記制御装置へのフィードバックチャネルを更に備え、前記制御装置が、前記フィードバックチャネルを介して測定された前記第２の周波数に依存して、前記デューティサイクルの前記ディザリングを適応させる、
回路。
【請求項２】
前記制御装置が、前記負荷の前記出力を複数の異なる出力レベルに切り替えるために前記デューティサイクルを制御し、前記ディザリングが、前記異なる出力レベルにそれぞれ対応する複数の点それぞれの周りで前記デューティサイクルをディザリングすることを含む、請求項１に記載の回路。
【請求項３】
前記負荷が光源を含み、前記出力が、前記光源によって放出される光を含む、請求項１又は２に記載の回路。
【請求項４】
前記制御装置が、前記負荷によって放出される光を複数の異なる光出力レベルに切り替えるために前記デューティサイクルを制御する、請求項３に記載の回路。
【請求項５】
前記制御装置が、データ信号のシンボルを信号伝送するために、前記異なる出力レベルを使用することによって前記データ信号を光に符号化する、請求項４に記載の回路。
【請求項６】
前記制御装置が、前記異なる光出力レベルにそれぞれ対応する複数の点それぞれの周りで前記デューティサイクルをディザリングすることによって前記ディザリングを行う、請求項４又は５に記載の回路。
【請求項７】
前記負荷の前記出力が、前記デューティサイクルと前記出力レベルとの関係に従って変化し、
前記第１と第２の周波数が合わさって、前記デューティサイクルの規則的なインターバルで反復する前記デューティサイクルと前記出力レベルとの関係のパターンを生み出す、
請求項１乃至６の何れか一項に記載の回路。
【請求項８】
前記負荷が光源を備え、前記出力が、前記光源によって放出される光を含み、前記関係が、前記デューティサイクルと前記光のレベルとの関係である、請求項７に記載の回路。
【請求項９】
前記デューティサイクルが、前記１点の周り又は前記複数の点それぞれの周りで、複数であるｎ個の離散ステップでディザリングされる、請求項１乃至８の何れか一項に記載の回路。
【請求項１０】
前記デューティサイクルが、前記１点の周り又は前記複数の点それぞれの周りで、Ｐ／ｎのｎ個のステップでディザリングされ、ここで、Ｐは前記デューティサイクルの前記規則的なインターバルの周期である、請求項７又は８に従属する請求項９に記載の回路。
【請求項１１】
前記ディザリングがランダムであり、前記ｎ個のステップはそれぞれ、１周期当たりに選択される確率が１／ｎである、請求項９又は１０に記載の回路。
【請求項１２】
前記ドライバが降圧コンバータである、請求項１乃至１１の何れか一項に記載の回路。
【請求項１３】
前記フィードバックチャネルが、分圧器又は差動回路を備える、請求項１乃至１２の何れか一項に記載の回路。
【請求項１４】
コードを含むコンピュータプログラムであって、前記コードが、コンピュータ可読記憶媒体上で具現化され、１つ又は複数のプロセッサ上で実行されるときに、
入力信号に基づいて負荷に電流を供給するドライバに、パルス幅変調された入力信号が提供されるようにする操作であって、前記入力信号が、オンタイム及びオフタイムを含む周期を有し、前記周期が第１の周波数で反復し、各周期の前記オフタイムにわたって、前記ドライバが、電源から負荷への電流の供給を抑制し、各周期の前記オンタイムにわたって、前記ドライバが、前記第１の周波数よりも高い第２の周波数で、前記電源から前記負荷に電流を供給する操作と、
前記負荷の出力を所望の出力レベルに設定するために、前記周期又は前記オフタイムに対する前記オンタイムの比である前記入力信号のデューティサイクルを制御する操作と、
前記ドライバからのフィードバックチャネルを介して前記第２の周波数を測定する操作と、
前記フィードバックチャネルを介して測定された前記第２の周波数に依存して、前記所望の出力レベルに対応する点の周りで前記デューティサイクルをディザリングする操作と
を行う、コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、負荷をドライブするためにドライバに加えられるパルス幅変調された入力信号の制御に関する。
【背景技術】
【０００２】
パルス幅変調（ＰＷＭ）は、負荷に供給される電力を制御するための技法である。マイクロプロセッサ等の制御装置は、周期的な制御信号を生成し、この制御信号は、各周期中、特定の時間（オンタイム）にわたってアサートされ、周期の残りの時間（オフタイム）にわたってアサート停止されるように変調される。デューティサイクルは、変調周期に対するオンタイムの比（又はより全般的には、周期若しくはオフタイムに対するオンタイムの比）を表す。「オン」及び「オフ」は公称のものでよいことに留意されたい。即ち、それらは、絶対的にオンであること、絶対的にオフであること、又は「バックグラウンド」ＤＣレベルに対するハイレベルとローレベルとの間のスイッチングを意味することができる。
【０００３】
制御装置は、このパルス幅変調された制御信号を、降圧コンバータ又は他のタイプのドライバ等、ドライバの入力に加え、ドライバは、制御信号の変調に基づいて負荷をドライブする。各周期のオンタイム中、ドライバは、電源から負荷に電流を供給し、各周期のオフタイム中、ドライバは、電源から負荷に電流を供給しない。従って、負荷に供給される平均電力は、デューティサイクルに依存する。即ち、より高いデューティサイクルは、電流がより長い時間にわたってオンであることを意味し、従って平均出力はより高い。逆に、より低いデューティサイクルは、電流がより短い時間にわたって供給されることを意味し、従って平均出力はより低い。
【０００４】
従って、デューティサイクルを制御することによって（即ちＰＷＭ周期又はオフタイムに対するオンタイムを変えることによって）、制御装置は、負荷がドライブされる平均出力を制御することが可能である。
【０００５】
図１は、パルス幅変調に基づいて負荷への出力を制御するという目的で採用される、典型的な降圧コンバータ４を備える回路の概略図である。降圧コンバータ４に加えて、回路は、電源８と、負荷６と、制御装置２、例えば適切にプログラムされたマイクロプロセッサとを備える。降圧コンバータ４は、スイッチ１２と、インダクタ１４と、ダイオード１０とを備える。スイッチ１２は、電源８の第２の端子（例えば正の端子）に接続される第１の接点と、インダクタ１４の第１の端子に接続される第２の接点とを有する。インダクタ１４は、負荷６の第１の端子に接続された第２の端子を有し、負荷６は、電源８の第１の端子に接続された第２の端子を有する。ダイオード１０は、インダクタ８の第１の端子（及びスイッチ１２の第２の接点）に接続されたカソードと、負荷６の第２の端子（及び電源８の第１の端子）に接続されたアノードとを有する。従って、スイッチ１２と電源８が互いに直列に接続され、またインダクタ１４と負荷が互いに直列に接続され、インダクタ１４と負荷６との直列構成は、電源８とスイッチ１２との直列構成に並列に接続され、ダイオード１０も、（電源８と逆バイアスで）電源８とスイッチ１２との直列構成に並列に接続される。
【０００６】
図１は、ハイサイドスイッチを有する降圧コンバータを示すことに留意されたい。ローサイドスイッチを備える代替構成が、図２に示されている。この回路は同様であるが、ただし、スイッチ１２は、電源の他方の（第１の）端子と、負荷６の第２の端子（及びダイオード１０のアノード）との間に接続され、電源８の第２の（例えば正の）端子が、インダクタ１４の第１の端子（及びダイオード１０のカソード）に接続される。
【０００７】
何れの変形形態でも、制御装置２は、パルス幅変調された制御信号をスイッチ１２の入力に加えるように構成され、それにより、パルス幅変調された入力信号を電圧信号Ｖｉｎの形態で発生する。制御信号がオン（アサート。例えば、論理１）であるとき、スイッチ１２は閉じており、入力電圧Ｖｉｎを電源８に接続する。制御信号がオフである（アサート停止。例えば、論理０）であるとき、スイッチ１２は開いており、Ｖｉｎが電源８から切断される。図３に示されるように、これは、矩形のパルス幅変調された入力電圧Ｖｉｎを生じ、この入力電圧Ｖｉｎは、制御装置２によって発生されたパルス幅変調制御信号に対応する。この矩形のＰＷＭ入力波形は、ハイサイドスイッチ（図１）の場合にはダイオード１０のアノードで生じ、ローサイドスイッチ（図２）の場合にはカソードで生じる。Ｖｉｎが電源８に接続されているオンタイム中、これは、電流が電源８からインダクタ１４及び負荷６を通って流れるようにする。Ｖｉｎが電源から切断されているオフタイム中、これは、（インダクタが通電停止されるときに、幾らかの電流がインダクタ１４から負荷６を通って一時的に流れることはあるが）電流が電源８からインダクタ１４及び負荷６に供給されないことを意味する。
【０００８】
しかし、降圧コンバータは単なる一例に過ぎないことに留意されたい。一般に、ＬＥＤランプ又は他のランプのドライバに関して、他の形態のスイッチモード電源、例えばフライバックコンバータも使用され得る。
【０００９】
制御装置２は、パルス幅変調のデューティサイクルを調整して、負荷に供給される電流又は電力、従って負荷の出力を制御する。電流は、ＬＥＤドライバの場合に制御される特性であるが、ＬＥＤにわたる電圧降下がほぼ一定であるので、電流は電力に（ほぼ）比例して対応する。例えば、光源の場合には、パルス幅変調は、放出される光の出力パワー若しくは強度を制御し、又はモータの場合には、パルス幅変調はモータの速度を制御する。現在の技術水準の多くのＬＥＤドライバは、ＬＥＤを通る電流、従ってＬＥＤによって放出される光のレベルを制御するための降圧コンバータを利用する。ＰＷＭ波形の周波数は、典型的には４〜１６ｋＨｚ程度である。また、現在の技術水準の符号化光制御装置は、ＬＥＤによって放出される可視光のＤＣフリー振幅変調を生成するために、デューティサイクルを変えることによってデータをＰＷＭ波形に符号化することもできる。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、上記のように、パルス幅変調された制御信号は、負荷に直接は加えられず、降圧コンバータ等のドライバを介して加えられる。ＰＷＭ波形の各周期のオフ状態では、降圧コンバータはＬＥＤに電流を供給しないが、オン状態では、降圧コンバータは、典型的には、高周波数（典型的には１００〜８００ｋＨｚの間）での「電流パケット」をそのコイルの二次側、従ってＬＥＤにプッシュする。これは、本明細書では、（ＰＷＭスイッチング周波数とは異なる）「降圧スイッチング周波数」と称され得る。例えば、図４を参照されたい。
【００１１】
これら２つの異なる周波数でのスイッチングの組合せは、問題を引き起こすことがある。ＰＷＭ信号のスイッチングエッジが第２のより高い周波数の立上りエッジ又は立下りエッジと一致するかどうかにより、これは、ＰＷＭ波形デューティサイクルと負荷に加えられる電流との関係が必ずしも完全には線形ではないことを意味する。例えば、ＰＷＭ入力信号Ｖｉｎの立下りエッジが、降圧コンバータのより高周波数の「ウィッグ」の１つの立下りエッジと一致する場合、ＰＷＭ入力信号Ｖｉｎの正確なスイッチング時間は、負荷に供給される電流Ｉｏｕｔに影響を及ぼさず、従ってデューティサイクルと負荷電流との関係は線形でない。
【００１２】
負荷がＬＥＤ等の光源の場合、この非線形性により、制御装置２によって発生されるＰＷＭ波形のＤＣフリー符号化にも関わらず、降圧スイッチング周波数とＰＷＭデューティサイクルとの特定の組合せが、ＬＥＤによって放出される光における目に見える明滅を引き起こすことを本発明者等は認識している。より全般的には、他の負荷をドライブするための他の種類のドライバも高周波振動又は高調波を受けることがあり、そのような周波数とＰＷＭスイッチング周波数との相互作用が、やはり非線形性等の望ましくない効果を引き起こすことがある。実際には、周波数のそのような組合せを回避することは難しいことがあり、不可能なことさえある。従って、よりロバストなソリューションが望まれ得る。
【課題を解決するための手段】
【００１３】
本明細書で開示される一態様によれば、パルス幅変調された入力信号を制御するための制御装置と、入力信号に基づいて負荷に電流を供給するように構成されたドライバとを備える回路が提供される。パルス幅変調されたときに、入力信号は、オンタイム及びオフタイムを含む周期を有し、この周期は第１の周波数で反復し、制御装置は、入力信号のデューティサイクルを制御するように構成され、このデューティサイクルは、周期又はオフタイムに対するオンタイムの比である。各周期のオフタイムにわたって、ドライバは、電源から負荷への電流の供給を抑制し、各周期のオンタイムにわたって、ドライバは、電源から負荷に電流を供給するが、第１の周波数よりも高い第２の周波数である。従って、このパルス幅変調に基づいて、負荷は、デューティサイクルに応じたレベルで出力を発生する。更に、本開示によれば、制御装置は、デューティサイクルに「ディザリング」を施すように構成される。即ち、制御装置は、負荷の出力を所望の出力レベルに設定するためにデューティサイクルを使用するが、また、所望の出力レベルに対応する点の周りでデューティサイクルをディザリングする。
【００１４】
ディザリングは、有利には、第２の周波数（例えば降圧スイッチング周波数）と第１の周波数（ＰＷＭ周波数）との相互作用によって引き起こされる、デューティサイクルと負荷の出力との関係における望ましくないアーチファクトを制御装置が回避又は少なくとも緩和することができるようにする。
【００１５】
好ましい実施形態では、回路は、第２の周波数を測定するための、ドライバから制御装置へのフィードバックチャネルを更に備え、制御装置は、前記フィードバックチャネルを介して測定された第２の周波数に依存してディザリングを適応させるように構成される。
【００１６】
幾つかの実施形態では、制御装置は、負荷の出力を複数の異なる出力レベルに切り替えるためにデューティサイクルを制御するように構成されてよく、前記ディザリングは、前記異なる出力レベルにそれぞれ対応する複数の点それぞれの周りでデューティサイクルをディザリングすることを含んでいてよい。
【００１７】
幾つかの実施形態では、負荷は光源を含み、出力は、光源によって放出される光を含む。制御装置は、負荷によって放出される光を複数の異なる光出力レベルに切り替えるためにデューティサイクルを制御するように構成されてよい。符号化光技法によれば、制御装置は、データ信号のシンボルを信号伝送するために、異なる出力レベルを使用することによってデータ信号を光に符号化するように構成されてよい。そのような実施形態では、制御装置は、異なる光出力レベルにそれぞれ対応する複数の点それぞれの周りでデューティサイクルをディザリングするように構成されてよい。デューティサイクルが（符号化された情報に対応する）実質的にランダムな変数である符号化光の用途において、幾つかの実施形態では、このディザリングは、目に見える明滅の現象を緩和することができる。
【００１８】
幾つかの実施形態では、負荷の出力は、デューティサイクルと出力レベルとの関係に従って変化し、第１と第２の周波数が合わさって、デューティサイクルの規則的なインターバルで反復するこの関係のパターンを生じ得る（例えば図５参照）。負荷は光源を備えていてよく、出力は、光源によって放出される光を含んでいてよく、前記関係は、デューティサイクルと光のレベルとの関係である。
【００１９】
幾つかの実施形態では、デューティサイクルは、前記１点の周り又は前記複数の点それぞれの周りで、複数（ｎ個）の離散ステップでディザリングされてよい。デューティサイクルは、前記１点の周り又は前記複数の点それぞれの周りで、Ｐ／ｎのｎ個のステップでディザリングされてよく、ここで、Ｐは、前記インターバルである。ディザリングはランダムでよく、ｎ個のステップはそれぞれ、１周期当たりに選択される確率が１／ｎである。
【００２０】
幾つかの実施形態では、フィードバックチャネルは、分圧器又は差動回路を備えていてよい。
【００２１】
本明細書で開示する別の態様によれば、コードを含むコンピュータプログラム製品であって、コードが、コンピュータ可読記憶媒体上で具現化され、１つ又は複数のプロセッサ上で実行されるときに、入力信号に基づいて負荷に電流を供給するドライバに、パルス幅変調された入力信号が提供されるようにする操作であって、入力信号が、オンタイム及びオフタイムを含む周期を有し、周期が第１の周波数で反復し、各周期のオフタイムにわたって、ドライバが、電源から負荷への電流の供給を抑制し、各周期のオンタイムにわたって、ドライバが、第１の周波数よりも高い第２の周波数で、電源から負荷に電流を供給する操作と、負荷の出力を所望の出力レベルに設定するために、周期又はオフタイムに対するオンタイムの比である入力信号のデューティサイクルを制御する操作と、所望の出力レベルに対応する点の周りでデューティサイクルをディザリングする操作とを行うように適合されるコンピュータプログラム製品が提供され得る。
【００２２】
幾つかの実施形態では、コンピュータプログラム製品が、本明細書で開示される制御装置の特徴の任意のものに従って更に構成され得る。
【００２３】
本開示の理解を助けるため、及び実施形態が実行され得る方法を示すために、例として添付図面を参照する。
【図面の簡単な説明】
【００２４】
【図１】負荷及び制御装置を有する降圧コンバータの概略図である。
【図２】負荷及び制御装置を有する別の降圧コンバータの概略図である。
【図３】降圧コンバータの入力電圧の概略図である。
【図４】降圧コンバータの出力電流を示すタイミング図である。
【図５】降圧コンバータ入力のデューティサイクルに対する出力レベルを示すグラフである。
【図６】デューティサイクルに対する出力レベルを示す別のグラフである。
【図７】デューティサイクルに対する出力レベルを示す別のグラフである。
【図８】負荷及び制御装置を有する別の降圧コンバータの概略図である。
【図９】負荷及び制御装置を有する別の降圧コンバータの概略図である。
【図１０】デューティサイクルに対する出力レベルを示す別のグラフである。
【図１１】デューティサイクルに対する出力レベルを示す別のグラフである。
【図１２】位相に対する降圧コンバータの出力でのＤＣ成分を示すグラフである。
【図１３】位相に対するＤＣ成分を示す別のグラフである。
【図１４】位相に対するＤＣ成分を示す別のグラフである。
【図１５】位相に対するＤＣ成分を示す別のグラフである。
【図１６】位相に対するＤＣ成分を示す別のグラフである。
【図１７】位相に対するＤＣ成分を示す別のグラフである。
【発明を実施するための形態】
【００２５】
論じられるように、現在の技術水準のＬＥＤ照光用ドライバは、入力ＰＷＭデューティサイクルと、発生される出力光レベルとの不規則な（非線形の）マッピングによって特徴付けられる。符号化光伝送の場合、これは、変調システムのＤＣフリー特性をなくして、目に見える明滅を生じることがある。以下により詳細に説明するように、この明滅は、ドライバの入力にディザを加えることによって、可視性閾値未満のレベルに緩和され得ることが判明した。
【００２６】
現在の技術水準のＬＥＤドライバは、所望の光出力を得るために、ＬＥＤを通る電流を制御するための降圧コンバータを利用することが多い。ＰＷＭ制御式ドライバの場合、制御装置２（例えば、適切にプログラムされたマイクロプロセッサ）が、ＰＷＭ（０，１）波形のデューティサイクルを調整する。このＰＷＭ波形の周波数は、典型的には、４〜１６ｋＨｚ程度である（又は更に高い）。各ＰＷＭ周期の「０」状態では、電流はＬＥＤに供給されず、「１」状態では、降圧コンバータは、典型的には、高周波数（典型的には１００〜８００ｋＨｚの間）での「電流パケット」をそのコイル１４の二次側にプッシュし、それによりＬＥＤを通電する。このより高い「降圧スイッチング周波数」は、入力で見られるインピーダンスを介して負荷に依存する。通常、この第２のはるかに高い周波数での電流は、実際に負荷に送られる前に（コンデンサによって）幾らかはローパスフィルタリングされるが、それにも関わらず存在する。典型的には、この周波数は、ＰＷＭ周波数よりも少なくとも１桁高い（１０倍）。
【００２７】
パルス幅変調のデューティサイクルは、ＬＥＤ６に供給される平均電流、従ってＬＥＤによって出力される光のレベルを制御する。
【００２８】
そのような構成は、符号化光を発生するために使用され得て、それにより、ＬＥＤ又はＬＥＤのアレイ等の光源から放出される可視光にデータが埋め込まれる。これを行う１つのやり方は、放出される光のレベルを変調することであり、これは、異なるシンボルを表現するために複数の離散値の間で入力デューティサイクル（従って出力光レベル）を変えることによって実現され得る。例えば、本出願人によって開発され、「Ternary Manchester」と称されている１つの方式では、データシンボルを符号化するために５つの異なるレベルが使用される。Ternary Manchesterは、国際公開第２０１２０５２９３５号で述べられている。
【００２９】
図４は、ＰＷＭ制御式の降圧コンバータ４の出力電流を示す。左側では、制御装置２（例えばマイクロプロセッサ）によって調整されている、単一のＰＷＭ周期における「１」状態の開始が見て取れる。右側では、「Ternary Manchester」符号化光の５つの変調レベルに対応する５つの異なるＰＷＭ持続時間に関して、「０」状態へのスイッチが見て取れる。軌跡の上のウィグルは、ＰＷＭ周期の「１」状態中の、降圧コンバータ４のより高周波数のオン／オフスイッチングに対応する。
【００３０】
図５は、（制御装置２によって加えられる）入力デューティサイクルＤと、電流又は電力に関するＬＥＤの平均出力光レベルＬとの得られるマッピングを示し、これはまた、ドライバ４の伝達関数とも称され得る。ＬＥＤに関して、（ＬＥＤにわたる電圧降下がほぼ一定であるので）光出力パワーは電流に（ほぼ）比例する。デューティサイクルが増加する一方で平均の光出力が増加しない水平プラトー部分に留意されたい。これらのプラトー部分は、ＰＷＭ入力信号の「０」状態へのスイッチングに対応し、図４での降圧コンバータによって引き起こされる「ウィグル」の１つの立下りエッジの位置にある。降圧コンバータ４が、各ウィグルの立下りエッジ中に「オフ」に切り替えられるので、立下りエッジ内でのＰＷＭ入力信号の正確なスイッチング時間は、降圧コンバータ４の二次側に「プッシュ」される電流に対して影響を及ぼさず、従って一定の光出力をもたらす。通常であれば線形であるこの関係において現れるこれらの異形状（凹凸又は不整）は、デューティサイクルインターバルと共に規則的なインターバルで反復し、即ち（デューティサイクルスケールでの）デューティサイクル空間内で循環的である。図５（並びに図６、図７、図１０、及び図１１）の例では、降圧コンバータ「周期」は、デューティサイクルでの０．０５のインターバルである。
【００３１】
符号化光の発生のために前述のＬＥＤドライバを使用する際、問題が生じ得る。
【００３２】
符号化光に関して使用される波形（実際には、平均の所要の照光からの偏差）は、明滅を発生しないように注意深く選択され得て、即ち低周波数を含まない。典型的な例は、Ternary Manchester（ＴＭ）であり、これは、５つの異なるレベル（この場合にはＰＷＭデューティサイクル）、例えば集合｛０．２，０．３，０．４，０．５，０．６｝を使用する。図６を参照されたい。この例での平均光レベルは、０．４である。０．４からの偏差が低周波数成分を有さない、即ち明滅を引き起こさないように、情報を伝送するために異なるレベルが順次に使用される。図６の例では、出力光レベルが等間隔にされていることも見て取れ、即ち、バランスの取れた入力が、やはりバランスの取れた出力を生み出す。この場合、これが生じるのは、任意の２つの連続するレベル間でデューティサイクル空間において降圧コンバータのちょうど２つの「周期」（即ち図４のパターンでの２つのインターバル）を有するように、ＰＷＭ周波数とデューティサイクルレベルとが注意深く選択されているからである。しかし、一般にはこれは当て嵌まらない。
【００３３】
図７は、符号化光Ternary Manchesterシンボルの変調振幅を２０％大きくして同じドライバ４が使用される場合を示す。この場合、Ternary Manchester符号化光の伝送中の平均光レベルが、Ternary Manchester伝送がない場合の平均光レベル（図７の例では０．４）に等しくないので、入力ＰＷＭデューティサイクルの等距離間隔が、得られる出力光レベルの非等距離間隔をもたらし、これが更にコードのＤＣフリー特性を破壊し、即ち明滅が発生されることに留意されたい。シンボルの他の集合に基づく他の符号化方式でも同様の問題が生じ得ることを理解されたい。
【００３４】
これに対処するために、本開示は、「ディザリング」の一形態を提供し、ここで、符号化ＰＷＭ波形のデューティサイクルが、降圧スイッチング周波数に依存して適応される。降圧コンバータ４から制御装置２（例えばマイクロプロセッサ）へのフィードバックチャネルが追加され、それにより、制御装置２は、ＰＷＭ波形のデューティサイクルを適切に適応し得る。光出力とデューティサイクルとのマッピングが、幾つかの周期的な「変形部」を上に有する線形関数のような形であること（図５）が、ディザリング手法を特に効果的にする。
【００３５】
図８及び図９は、フィードバックチャネル１６を組み込む２つの降圧コンバータ実装形態を示す。図８は、ハイサイドスイッチに基づく実装形態を示し、図９は、ローサイドスイッチに基づく実装形態を示し、それぞれ図１及び２と同様であるが、フィードバックチャネル１６を組み込む。
【００３６】
図８（ハイサイドスイッチ）では、ダイオード１０のカソードで大きな電位変化を測定することによって降圧スイッチング周波数が得られる。従って、フィードバックチャネル１６は、ダイオード１０のカソードと、制御装置２の入力との間に接続される。
【００３７】
図９（ローサイドスイッチ）では、スイッチング周波数を測定するために、接地に対するアノードでの電圧が使用され得る。従って、フィードバックチャネルは、ダイオード１０のアノードと制御装置２の入力との間に接続される。
【００３８】
フィードバックチャネル１６は、ダイオード１０のアノード又はカソードとマイクロコントローラとの間に追加の測定回路構成１８を備えていてよい。これは、アノード又はカソードに現れ得る大きな電圧（＞３．３Ｖ）により、望ましいことがある。例えば、測定回路１８は、供給及び負荷電圧が比較的一定である場合には分圧器でよく、又はＬＥＤを通る漏れ電流の回避も行う差動回路でよい（漏れ電流は、降圧コンバータ４がオフに切り替えられる場合でさえＬＥＤ６を点灯したままにする）。
【００３９】
以下により詳細に論じられるように、ディザリングは、ヒステリシス電流モードで動作する降圧コンバータ４の局所非線形性を減少するために使用され得る。このヒステリシス電流モードでは、パルス幅変調（ＰＷＭ）を使用してコンバータ全体をイネーブル及びディスエーブルにすることによって出力電流が変調される。
【００４０】
ディザリングは、フィードバックに基づいて制御装置２によって実施される。制御装置は、コードの形態で実装され、コードは、記憶媒体（メモリ）に記憶され、マイクロコントローラ又はより全般的にはプロセッサ上で実行されるように構成される。代替として、制御装置２の幾つか又は全てが、専用ハードウェア回路構成、又はＰＧＡやＦＰＧＡ等の設定可能若しくは再設定可能なハードウェア回路構成で実装され得ることも除外されない。
【００４１】
入力レベルにディザ（小さな偏差）を加えることによって、出力光レベルの不均一な間隔によって引き起こされる明滅が軽減され得る。例示的な用途では、各Ternary Manchesterシンボルが１ｍｓの持続時間を有し、ＰＷＭ周波数が１６ｋＨｚであり、即ち、特定の変調デューティサイクル入力が選択されると、１６個の連続するＰＷＭ周期に関して同じデューティサイクル入力が使用される（ディザがない場合）。これら１６個のデューティサイクル入力を、全てのTernary Manchesterシンボルに関してディザリングすることによって、各シンボルに関して平均光出力が生成され、この光出力は、ディザなしのバージョンよりもはるかに規則的に間隔を空けられ、従って明滅を緩和する。同様の手法が、他の符号化方式に関しても使用され得る。
【００４２】
論じられるように、マイクロプロセッサによって制御された入力と平均光レベル出力との間の実際の伝達関数は、例えば図４におけるように、局所的な小規模の異形状によって特徴付けられる。以下では、マイクロプロセッサによって制御された入力と光出力との間の「線形化平均」伝達関数を生成するためにディザを使用する。
【００４３】
例えば、図１０の例を参照する。ここでは、デューティサイクルにおける水平方向広がりの長さ（即ちディザの幅）が、Ｐｂｃの半分であり、ここで、Ｐｂｃは、「降圧サイクルインターバル」の「周期」である。各入力デューティサイクルｄｃｉｎは、一方がＰｂｃの１／４だけ右にシフトされ、他方がＰｂｃの１／４だけ左にシフトされた２つの入力の平均によって置き換えられ得る（図１０において、各中央の点線を挟んで両側にある２つの鉛直な点線を参照されたい。それらは、２つのシフトされた位置と、それらの間の概念上の中央位置とを表す）。この場合、各対の平均が、図１０での５つの太い水平線によって表される出力を生成し、これらは、各連続する対の間で等しい間隔を有し、即ち明滅がないことが示され得る。ここで、これは、あらゆる平均光出力及び任意の妥当な変調深さに関して当てはまる。
【００４４】
図１０の例では、降圧サイクル周期Ｐｂｃ＝０．０５であり、変調深さ＝０．２４であり、ディザ間隔は０．０２５である。２レベルディザを用いない場合のＤＣ成分は、０．１９９であると判明し、２レベルディザを用いた場合のＤＣ成分は、−８．８８１８ｘ１０−１６と判明した。従って、周期的な非線形性の乱れを線形化するための更に単純なディザの効果を見ることができる。
【００４５】
しかし、２レベルディザリングを使用する上述の実施形態では、ＰＷＭデューティサイクルを制御する（及びディザを発生する）制御装置２でＰｂｃが分かっている場合、且つ水平方向広がりの長さがＰｂｃの半分に等しい場合にのみ、残留する明滅がないという結果が得られる。
【００４６】
これらの条件の任意のものが当て嵌まらない場合、通常、伝達関数の完全な線形化は得られず、減少された残留する明滅があり得る。この場合、ｎレベルディザが役立つ。
【００４７】
図１１は、ｎレベルディザに関する状況を示し、ｎ＝４である。Ｐｂｃが正確には分かっていないときでさえ、又は水平方向広がりの長さ（ディザ幅）がＰｂｃの半分でない場合でさえ、やはり明滅の大幅な減少が得られることが分かる。
【００４８】
図１１の例では、降圧サイクル周期Ｐｂｃ＝０．０５であり、変調幅＝０．２４であり、ディザ間隔は０．０２５である。４レベルディザを用いない場合のＤＣ成分は、０．１９９であると判明し、４レベルディザを用いた場合のＤＣ成分は、実質的に０と判明した。
【００４９】
幾つかの実施形態では、制御装置２は、以下のものの１つ、幾つか、又は全てに従ってディザリングを実施するように構成される。
−  符号化光の伝送される変調シンボルそれぞれに対応する入力デューティサイクルにｎレベルディザリングを施す；
−  ディザ振幅の各連続する対の間隔は、Ｐｂｃ／ｎにできるだけ近く、ここで、Ｐｂｃは、デューティサイクル入力と光出力とのマッピングにおける循環的な異形状に対応する（例えば、図４参照）；
−  単一のシンボルに属するｎ個のディザ振幅の集合の各要素は、均一な確率１／ｎで使用される；
−  一般に、より大きなｎは、より小さなｎに比べて良い成果をもたらす傾向がある；
−  Ｐｂｃに対する水平方向広がり長さ（全体のディザ幅）の比が分かっている場合、ｋ／ｎがその比に近くなるようなｋ（１≦ｋ≦ｎ−１）が存在するようにｎを選択することが有利である；
−  ｎ＝４の場合、４つの連続するＰＷＭシンボルからなるグループが存在し、各グループは、４つの異なるディザリングされたＰＷＭ振幅を有する；及び／又は
−  ｎ＝４の場合、振幅（又はデューティサイクル）の小さい方から順に、「０」、「１」、「２」、及び「３」が、単一のシンボルに属する４つの異なるディザリングされたＰＷＭ振幅に対応する場合、これらのディザリングがグループ内で一時的に現れるべき順序は、「０」、「３」、「２」、「１」である。
【００５０】
図１２〜図１７は、パラメータの様々な設定に関する（オールゼロのパターン、即ち９個の「０」からなる）Ｖ２フォーマットの所与のパケットのＤＣアンバランス（発生される明滅を反映する）を示す。パラメータの各集合に関して、「０」入力の値（図６参照）は、１周期Ｐｂｃにわたって変えられる。太い実線（ｉ）は、ディザがない場合を表し、太くない実線（ｉｉ）は、２レベルディザを表し、点線（ｉｉｉ）は、４レベルディザを表す。
【００５１】
図１２は、水平方向広がり＝０．５Ｐｂｃを有する例を示し、Ｐｂｃは正確に推定されており、変調深さは０．２４である。
【００５２】
図１３は、水平方向広がり＝０．５Ｐｂｃを有する例を示し、Ｐｂｃは正確に推定されており、変調深さは０．２８である。
【００５３】
図１２において、既に２レベルディザがＤＣ成分を０に減少していることに留意されたい。これは、Ｐｂｃが正確に推定されており、ディザの水平方向広がりが正確にＰｂｃの半分であるからである。また、図１２において、変調深さは、整数の降圧周期を含まないように選択されることに留意されたい。図１３での変調深さ（０．２８）は、ディザリングが使用されない場合の、生じ得る最悪のＤＣ成分を与えるように選択されている。
【００５４】
図１４は、水平方向広がり＝０．２５Ｐｂｃを有する例を示し、Ｐｂｃは正確に推定されており、変調深さは０．２８である。
【００５５】
図１５は、水平方向広がり＝０．３３Ｐｂｃを有する例を示し、Ｐｂｃは正確に推定されており、変調深さは０．２８である。
【００５６】
図１６は、水平方向広がり＝０．３３Ｐｂｃを有する例を示し、Ｐｂｃは２０％減で推定されており、変調深さは０．２４である。
【００５７】
図１７は、水平方向広がり＝０．３３Ｐｂｃを有する例を示し、Ｐｂｃは２０％減で推定されており、変調深さは０．２８である。
【００５８】
注：上記のことは、Ｐｂｃに基づいてディザリングが適応され得る態様の様々な例を提示している。Ｐｂｃは、降圧サイクル「周期」であり、即ち、デューティサイクルＤと出力レベルＬとの関係における循環的な不整（又は「凹凸」）の、デューティサイクル領域での規則的な反復のインターバルである（例えば図５〜図７参照）。上でも述べたように、幾つかの実施形態では、ディザリングは、降圧周波数ｆｂｕｃｋ（又は第２の周波数）、即ち時間領域におけるより高周波数の変調（又は「ウィグル」）の周波数のフィードバックに基づいて適応される（図４参照）。更に、デューティサイクル領域内の規則的なインターバルＰｂｃが時間領域内の降圧周波数ｆｂｕｃｋ（又は第２の周波数）に関係付けられる方法が説明されており、従って、ｆｂｕｃｋを知ることが、Ｐｂｃに関して表された例に基づくディザリングインターバルの適応を可能にすることが分かる。
【００５９】
特に、幾つかのデューティサイクル値では、ＰＷＭ波形の立下りエッジがより高周波数の降圧周波数「ウィグル」のトラフと一致し（図４参照）、他のデューティサイクル値では、ＰＷＭ波形の立下りエッジが降圧周波数のピークと一致するので、図５〜図７で示される規則的な不整が生じることを上で説明した。従って、デューティサイクル値を０％から１００％までスイープし、それによりＰＷＭ波形の立下りエッジが図４で左から右にスイープすることを考える場合、ＰＷＭ波形の立下りエッジは、規則的に、降圧周波数のトラフに当たり、次いで降圧周波数のピーク、次いで降圧周波数の別のトラフ、次いで降圧周波数の別のピークに当たり、以下同様である。従って、デューティサイクルを水平軸としてデューティサイクルと出力レベルとの関係がプロットされるとき、図５〜図７の規則的な「凹凸」が現れる。
【００６０】
Ｐｂｃとｆｂｕｃｋとの関係は、この説明から当業者によって容易に理解されよう。デューティサイクルを再び０％から１００％へスイープすることを考えると、これは、ＰＷＭ波形の立下りエッジを、１つのＰＷＭサイクルＴ（これも図４を参照されたい）の範囲にわたって左から右にスイープすることに対応する。このプロセス中、降圧周波数波形のＴｂｕｃｋピークが見られ、ここで、Ｔｂｕｃｋは、時間領域内の降圧周波数ｆｂｕｃｋの周期１／ｆｂｕｃｋである。即ち、デューティサイクルが変化するとき、１つのＰＷＭ周期Ｔにつき幾つかのＴｂｕｃｋピークが見られ、従って、デューティサイクル軸（図５〜図７）に沿って、凹凸のパターンがインターバルＰｂｃ＝Ｔｂｕｃｋ／Ｔで反復する。
【００６１】
従って、上記のＰｂｃに基づいてディザを設定する例と合わせて、ディザリングを適応させるために降圧周波数（又は第２の周波数）のフィードバックが使用され得る様が理解されよう。
【００６２】
上記の実施形態は、例として述べられているにすぎないことを理解されたい。
【００６３】
例えば、上の説明は降圧コンバータに関して述べられているが、パルス幅変調のオンフェーズ中にＰＷＭ周波数よりも高い周波数で電流が供給される任意のドライバで同様の問題が生じ得る。即ち、フライバックコンバータ等の他のドライバが高調波又は振動を受けることがあり、これは、パルス幅変調周波数でのスイッチングと相まって、非線形性等の問題を生じ得る。更に、本明細書で開示される技法は、符号化光以外の他の用途、又はＬＥＤ若しくは光源以外の他の負荷に適用可能であり得る。例えば、照明器具によって放出される照光をより線形に減光すること、又は、モータの速度若しくは幾つかの他の負荷の出力をより線形に制御することが望まれることがある。更に、全ての実施形態において、フィードバックチャネルを介する周波数のフィードバックを作動させる必要は必ずしもなく、更にはそもそも何らかのフィードバックを作動させる必要は必ずしもない。ディザリングは、降圧スイッチング周波数が大まかに（例えば５０％の誤差で）しか分かっていない場合でさえ、それでも線形性を改良する良い成果をもたらすことができ、実際、ディザソリューションは十分にロバストであり、従って、フィードバックがない場合でさえ小さな変化に対処することができる。
【００６４】
開示される実施形態に対する他の変形は、図面、本開示、及び添付の特許請求の範囲の検討から当業者によって理解され、特許請求される発明を実践する際に実施され得る。特許請求の範囲において、用語「備える」は、他の要素又はステップを除外せず、不定冠詞「a」又は「an」は、複数を除外しない。単一のプロセッサ又は他のユニットが、特許請求の範囲に記載される幾つかの要素の機能を実現することができる。特定の手段が相互に異なる従属請求項に記載されていることだけでは、これらの手段の組合せが有利に使用され得ないことを示さない。コンピュータプログラムは、他のハードウェアと共に供給される、又は他のハードウェアの一部として供給される光記憶媒体やソリッドステート媒体等の適切な媒体に記憶／分散されてよいが、インターネット又は他の有線若しくは無線電気通信システムを介する形態等、他の形態で分散されてもよい。特許請求の範囲内の任意の参照符号は、範囲を限定するものとみなされるべきではない。
【図１】
0006617109.tif 000002
【図２】
0006617109.tif 000003
【図３】
0006617109.tif 000004
【図４】
0006617109.tif 000005
【図５】
0006617109.tif 000006
【図６】
0006617109.tif 000007
【図７】
0006617109.tif 000008
【図８】
0006617109.tif 000009
【図９】
0006617109.tif 000010
【図１０】
0006617109.tif 000011
【図１１】
0006617109.tif 000012
【図１２】
0006617109.tif 000013
【図１３】
0006617109.tif 000014
【図１４】
0006617109.tif 000015
【図１５】
0006617109.tif 000016
【図１６】
0006617109.tif 000017
【図１７】
0006617109.tif 000018