(57)【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板に搭載された半導体チップと、
前記第１基板における前記半導体チップが搭載された面の反対面に形成された第１はんだボール及び第２はんだボールと、
前記第１基板と対向するように配置された第２基板と、
前記第２基板を貫通する第１スルーホール及び第２スルーホールと、
前記第１スルーホールに挿入されたピンと、
を備え、
前記ピンは、前記第１はんだボールに接合されており、
前記半導体チップは、前記第１基板の中央部分に配置されており、
前記第１スルーホールは、前記第１基板の前記中央部分の周辺部分の下方に配置されており、
前記第２スルーホールは、前記第１基板の前記中央部分の下方に配置されており、
前記第２基板は、前記第１基板と対向する第１面と、前記第１面に形成されたランドパターンとを有し、
前記第２はんだボールは、前記第２スルーホール上の前記ランドパターンに接合されていることを特徴とする電子装置。
【請求項２】
前記第２基板における前記第１基板と対向する面側に、前記第１スルーホールと繋がり、前記第１スルーホールの径よりも大きい径の凹部が形成されていることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記第２基板は、前記第１面の反対面の第２面を有し、
前記ピンの一方の端部は、前記第２面に繋がる前記第１スルーホールから突出し、かつ、台座に接続され、
前記台座は、前記第２面にはんだ接合されていることを特徴とする請求項１又は２に記載の電子装置。
【請求項４】
前記ピンの中央部に、はんだとの濡れ性が悪いメッキが施されていることを特徴とする
請求項１から３の何れか一項に記載の電子装置。
【請求項５】
第１基板を貫通する第１スルーホールにピンを挿入する工程と、
前記第１基板に、第１はんだボール及び第２はんだボールが形成された半導体パッケージを搭載する工程と、
加熱して、前記第１はんだボールと前記ピンとを接合し、かつ、前記第２はんだボールと、前記第１基板における前記半導体パッケージと対向する第１面に形成されたランドパターンとを接合する工程と、
を備え、
前記第１基板は、前記第１基板を貫通する第２スルーホールを有し、
前記半導体パッケージは、第２基板と、前記第２基板に搭載された半導体チップとを有し、
前記半導体チップは、前記第２基板の中央部分に配置されており、
前記第１スルーホールは、前記第２基板の前記中央部分の周辺部分の下方に配置されており、
前記第２スルーホールは、前記第２基板の前記中央部分の下方に配置されていることを特徴とするはんだ実装方法。
【請求項６】
前記ピンを挿入する工程の前に、前記第１基板における前記半導体パッケージと対向する面側に、前記第１スルーホールと繋がり、前記第１スルーホールの径よりも大きい径の凹部を形成する工程を備えることを特徴とする請求項５に記載のはんだ実装方法。
【請求項７】
前記第１基板は、前記第１面の反対面である第２面を有し、
前記ピンの一方の端部は、前記第２面に繋がる前記第１スルーホールから突出し、かつ、台座に接続され、
前記台座を前記第２面にはんだ接合する工程を備えることを特徴とする請求項５又は６に記載のはんだ実装方法。
【請求項８】
前記ピンの中央部に、はんだとの濡れ性が悪いメッキが施されていることを特徴とする請求項５から７の何れか一項に記載のはんだ実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及びはんだ実装方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integration）等の半導体チップを備える半導体パッケージの構
造の一例として、ＢＧＡ（Ball Grid Array）パッケージがある。ＢＧＡパッケージは、
パッケージ基板の底面に半球状の外部入出力端子（はんだボール）がアレイ状に配設されている。図１８は、ＢＧＡパッケージの一例を示す断面図である。図１８に示すように、ＢＧＡパッケージ１０１は、パッケージ基板１０２と、パッケージ基板１０２上に搭載されたＬＳＩチップ１０３と、ＬＳＩチップ１０３と電気的に接続されたはんだボール１０４とを備える。また、パッケージ基板１０２上には、ＬＳＩチップ１０３の熱を放熱するヒートスプレッダ１０５が搭載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−２９１４３２号公報
【特許文献２】特開平７−２０２３７８号公報
【特許文献３】特開２００１−４４３２６号公報
【特許文献４】特開２００８−１３５６５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、半導体パッケージのパッケージサイズの大型化により、パッケージ基板の反りが大きくなってきている。このため、マザーボードへの半導体パッケージの実装が困難となり、半導体パッケージの実装歩留まりが低下する。また、マザーボードへの半導体パッケージの実装におけるリフロー処理の際、半導体パッケージ及びマザーボードが反る。リフロー処理の加熱が終わると、パッケージ基板とマザーボードとを接合するはんだボールが固まって、半導体パッケージ及びマザーボードの反りが元に戻る。このとき、半導体パッケージの基板の熱膨張係数とマザーボードのプリント基板の熱膨張係数とが異なることから、半導体パッケージとマザーボードの反りが元に戻る（縮む）量が、それぞれ異なる。そのため、はんだボールに発生する応力が増加する。例えば、パッケージ基板の熱膨張係数は８〜１２ｐｐｍ／℃であり、マザーボードの熱膨張係数は１５〜１８ｐｐｍ／℃である。その結果、パッケージ基板とマザーボードとを接合するはんだボールにクラックが発生し、半導体パッケージの実装歩留まりが低下する。
【０００５】
本願は、基板同士を接合するはんだボールに発生する応力を低減することを目的とする。
【課題を解決するための手段】
【０００６】
本願の一観点による半導体パッケージは、半導体チップが搭載された第１基板と、前記第１基板に形成されたはんだボールと、前記第１基板と対向するように配置された第２基板を貫通するスルーホールに挿入されたピンと、を備え、前記ピンは、前記はんだボールに接合されている。
【発明の効果】
【０００７】
本願によれば、ピンが基板の反りを吸収し、基板同士を接合するはんだボールに発生する応力を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施例１に係る電子装置の断面図である。
【図２】図２は、マザーボードの部分断面図である。
【図３】図３は、実施例１に係る電子装置の製造工程図である。
【図４】図４は、実施例１に係る電子装置の製造工程図である。
【図５】図５は、実施例１に係る電子装置の製造工程図である。
【図６】図６は、実施例１に係る電子装置の製造工程図である。
【図７】図７は、マザーボードの部分断面図である。
【図８】図８は、実施例１に係る電子装置の断面図である。
【図９】図９は、実施例２に係る電子装置の断面図である。
【図１０】図１０は、実施例２に係る電子装置の製造工程図である。
【図１１】図１１は、実施例２に係る電子装置の製造工程図である。
【図１２】図１２は、実施例２に係る電子装置の製造工程図である。
【図１３】図１３は、実施例２に係る電子装置の製造工程図である。
【図１４】図１４は、実施例３に係る電子装置の断面図である。
【図１５】図１５は、実施例３に係る電子装置の製造工程図である。
【図１６】図１６は、実施例３に係る電子装置の製造工程図である。
【図１７】図１７は、実施例４に係る電子装置の部分断面図である。
【図１８】図１８は、ＢＧＡパッケージの一例を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施形態について説明する。以下に示す各実施例の構成は例示であり、実施形態に係る構成は、以下に示す各実施例の構成に限定されない。また、実施形態に係る構成は、各実施例を組み合わせた構成であってもよい。
【００１０】
〈実施例１〉
実施例１に係る電子装置１について説明する。図１は、実施例１に係る電子装置１の断面図である。電子装置１は、マザーボード２と、半導体パッケージ３とを備える。半導体パッケージ３は、マザーボード２に実装されている。マザーボード２は、例えば、プリント基板である。半導体パッケージ３は、例えば、ＢＧＡパッケージである。
【００１１】
マザーボード２は、マザーボード２を貫通する複数のメッキスルーホール（ＰＴＨ）１１、１２を有する。図２は、マザーボード２の部分断面図である。メッキスルーホール１１は、マザーボード２を貫通する孔２１と、孔２１の側壁に形成された金属膜（導電膜）２２とを含む。メッキスルーホール１１は、スルーホールの一例である。メッキスルーホール１２は、マザーボード２を貫通する孔２３と、孔２３の側壁に形成された金属膜（導電膜）２４とを含む。金属膜２４は、ランドパターン２５に接続される。例えば、ドリルを用いて、マザーボード２に孔２１、２３を形成する。金属膜２２、２４及びランドパターン２５の材料は、例えば、Ｃｕ（銅）である。
【００１２】
半導体パッケージ３は、パッケージ基板３１と、半導体チップ３２と、ヒートスプレッダ３３とを備える。パッケージ基板３１として、例えば、ビルドアップ基板、セラミック基板、ガラスセラミック基板、コアレス基板等が挙げられる。パッケージ基板３１は、第１基板の一例である。マザーボード２及びパッケージ基板３１は、互いに対向するように配置されている。マザーボード２は、第２基板の一例である。パッケージ基板３１の第１面に半導体チップ３２及びヒートスプレッダ３３が搭載されている。パッケージ基板３１の第２面に複数の電極パッド３４、複数のはんだボール３５及び複数のはんだボール３６が形成されている。パッケージ基板３１の第２面は、マザーボード２と対向する面であって、パッケージ基板３１の第１面の反対面である。したがって、マザーボード２は、パッ
ケージ基板３１の第２面と対向するように配置されている。はんだボール３５、３６は、マザーボード２及びパッケージ基板３１同士を接合する。はんだボール３５、３６の材料は、例えば、Ｓｎ（スズ）又はＳｎを含む合金である。
【００１３】
半導体チップ３２は、例えば、ＬＳＩ（Large Scale Integration）等のロジックチッ
プである。半導体チップ３２は、パッケージ基板３１にフリップチップ接合されている。半導体チップ３２の回路が形成されている面（以下、回路面という）をパッケージ基板３１に向けた状態（フェースダウン）で、半導体チップ３２の回路面に形成された電極と、パッケージ基板３１に形成された電極とが、はんだボール３７を介して接合されている。はんだボール３７の材料は、例えば、Ｓｎ又はＳｎを含む合金である。
【００１４】
ヒートスプレッダ３３が半導体チップ３２を覆っている。ヒートスプレッダ３３は、半導体チップ３２の回路面の反対面と接触している。ヒートスプレッダ３３は、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）等の金属部材や、ＳｉＣ（炭化ケイ素）、ＡｌＮ（窒化アルミニウム）等の高熱伝導セラミックス部材を用いて形成されている。ヒートスプレッダ３３は、半導体チップ３２から伝わる熱を放熱する。半導体チップ３２とヒートスプレッダ３３との間にＴＩＭ（Thermal Interface Material）を形成してもよい。ＴＩＭは、例えば、金属ペースト、シリコンゴム、グラファイトシート、熱伝導グリス、接着剤等の熱伝導材料である。
【００１５】
メッキスルーホール１１にピン１３が挿入されている。ピン１３は、円柱形状である。ピン１３の材料は、例えば、Ｃｕ又はＡｕ（金）である。ピン１３は、マザーボード２の第１面から突出した状態となっている。マザーボード２の第１面は、パッケージ基板３１と対向する面である。ピン１３の第１端部（上端部）は、マザーボード２の第１面に繋がるメッキスルーホール１１から突出し、はんだボール３５と接合されている。したがって、ピン１３は、はんだボール３５を介して電極パッド３４にはんだ接合されている。ピン１３の第２端部（下端部）及び中央部は、メッキスルーホール１１に挿入されている。ピン１３の挿入部分は、メッキスルーホール１１内に埋め込まれたはんだ１４を介して、メッキスルーホール１１とはんだ接合されている。
【００１６】
図２に示すように、メッキスルーホール１２上にランドパターン２５が形成されている。ランドパターン２５は、はんだボール３６と接合されている。したがって、ランドパターン２５は、はんだボール３６を介して電極パッド３４にはんだ接合されている。
【００１７】
マザーボード２上に半導体パッケージ３を搭載した後、リフロー処理を行うことにより、マザーボード２上に半導体パッケージ３が実装される。リフロー処理が行われることにより、マザーボード２及びパッケージ基板３１に反りが発生する。図１に示すように、マザーボード２とパッケージ基板３１との接合部として、はんだボール３５、３６が用いられている。メッキスルーホール１１に挿入されたピン１３は、パッケージ基板３１に向けてメッキスルーホール１１から突出し、ピン１３とはんだボール３５とが接合している。リフロー処理の過熱が終わった後、メッキスルーホール１１に挿入されたピン１３が、マザーボード２の反りやパッケージ基板３１の反りの戻り（縮む）際に発生する応力を吸収し、はんだボール３５に発生する応力が低減される。その結果、はんだボール３５におけるクラックの発生が抑止される。したがって、マザーボード２及びパッケージ基板３１に反りが発生しても、マザーボード２に半導体パッケージ３を実装することが可能となり、半導体パッケージ３の実装歩留まりが向上する。なお、リフロー処理時のマザーボード２の反りやパッケージ基板３１の反りが大きい箇所のメッキスルーホール１１に、ピン１３を挿入するのが望ましい。反りが大きい箇所は、例えば、図１のように、パッケージ基板３１の中央に半導体チップ３２が置かれている場合、半導体チップ３２から離れたパッケージ基板３１の周辺部が挙げられる。
【００１８】
ピン１３とはんだボール３５とが接合しているため、マザーボード２の熱膨張係数とパッケージ基板３１の熱膨張係数とが異なる場合でも、はんだボール３５に発生する応力を低減することができる。したがって、マザーボード２の熱膨張係数とパッケージ基板３１の熱膨張係数とが異なる場合でも、マザーボード２とパッケージ基板３１との接合部の信頼性が向上し、半導体パッケージ３の実装歩留まりが向上する。例えば、有機マザーボードにセラミックパッケージを実装する場合のように、熱膨張係数の差が大きな組み合わせでも、はんだボール３５に発生する応力が低減される。
【００１９】
〈製造方法及びはんだ実装方法〉
実施例１に係る電子装置１の製造方法及びはんだ実装方法について説明する。図３から図６は、実施例１に係る電子装置１の製造工程図である。まず、マザーボード２を用意する。マザーボード２には、マザーボード２を貫通する複数のメッキスルーホール１１、１２が形成されている。次に、図３に示すように、複数のメッキスルーホール１１の内部のそれぞれにはんだペースト４１を充填する。例えば、ディスペンサ又はスキージを用いて、はんだペースト４１の充填を行う。はんだペースト４１は、はんだ粉末及びフラックスを含んでいる。はんだ粉末は、例えば、Ｓｎ又はＳｎを含む合金である。次いで、図４に示すように、複数のメッキスルーホール１１にピン１３をそれぞれ挿入し、各ピン１３の第１端部をマザーボード２の第１面に繋がるメッキスルーホール１１から突出させる。
【００２０】
次に、図５に示すように、マザーボード２上に半導体パッケージ３を搭載する。マザーボード２の第１面に半導体パッケージ３を搭載する。これにより、マザーボード２及びパッケージ基板３１が、互いに対向するように配置される。パッケージ基板３１の第１面に複数の電極パッド３４、複数のはんだボール３５及び複数のはんだボール３６が形成されている。複数のはんだボール３５、３６にはフラックスが塗布されている。
【００２１】
次いで、図６に示すように、リフロー処理を行うことにより、ピン１３とはんだボール３５とを接合し、ランドパターン２５とはんだボール３６とを接合する。例えば、マザーボード２及び半導体パッケージ３をリフロー炉に導入し、加熱を行う。リフロー処理が行われることで、はんだペースト４１のはんだ粉末が溶融し、はんだペースト４１のフラックスが気化して、メッキスルーホール１１内にはんだ１４が形成される。これにより、ピン１３の挿入部分が、メッキスルーホール１１内に形成されたはんだ１４を介して、メッキスルーホール１１とはんだ接合される。
【００２２】
リフロー処理により、ピン１３とはんだ１４とが接合され、ピン１３とはんだボール３５とが接合される。ピン１３とはんだ１４との接合が完了するまで、はんだ１４は溶融した状態となる。ピン１３とはんだボール３５との接合が完了するまではんだボール３５は溶融した状態となる。そのため、リフロー処理が行われている間、ピン１３はメッキスルーホール１１内で上下方向（マザーボード２の厚み方向）に移動可能である。なお、はんだボール３５の表面張力により、ピン１３が抜け落ちることはない。
【００２３】
図７は、マザーボード２に反りが発生した場合のマザーボード２の部分断面図である。リフロー処理の際、マザーボード２が反る。リフロー処理の加熱が終わって冷えると、はんだボール３５とはんだ１４が固まりピン１３が固定されて、マザーボード２の反りが元に戻る。メッキスルーホール１１に挿入されたピン１３が、リフロー処理の加熱が終わってマザーボード２の反りが元に戻る（縮む）際に発生する応力を吸収し、はんだボール３５に発生する応力を低減する。したがって、マザーボード２とパッケージ基板３１との接合部の信頼性が向上し、半導体パッケージ３の実装歩留まりが向上する。
【００２４】
図８は、実施例１に係る電子装置１の断面図である。図８に示すように、メッキスルー
ホール１１内に空間４２を形成してもよい。メッキスルーホール１１内に充填するはんだペースト４１の量を調整し、メッキスルーホール１１内にはんだペースト４１の未充填の領域を形成した後、リフロー処理を行うことにより、メッキスルーホール１１内に空間４２が形成される。図８に示す構造例では、はんだ１４とはんだボール３５との間に空間４２が形成されており、はんだ１４とはんだボール３５とが接合されていない。はんだ１４とはんだボール３５とが離れることにより、はんだボール３５に発生する応力を低減することができる。
【００２５】
〈実施例２〉
実施例２に係る電子装置１について説明する。実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。図９は、実施例２に係る電子装置１の断面図である。マザーボード２の第１面側に、メッキスルーホール１１と繋がり、メッキスルーホール１１の径よりも大きい径の凹部（ザグリ穴）５１が形成されている。凹部５１は、平面視で、円形であってもよいし、矩形であってもよい。凹部５１の側壁には、はんだ１４及び金属膜２２が形成されていない。
【００２６】
ピン１３は、マザーボード２の第１面から突出した状態となっている。ピン１３の第１端部及び中央部は、凹部５１の底面から上方に突出し、ピン１３の第１端部は、凹部５１の開口から上方に突出している。ピン１３の第２端部は、メッキスルーホール１１に挿入されている。はんだ１４とはんだボール３５とは接合されていない。すなわち、凹部５１内におけるピン１３の側面の一部が露出している。
【００２７】
図９に示す構造例では、凹部５１内におけるピン１３の側面の一部が露出している。図９に示す構造例に限定されず、凹部５１内におけるピン１３の側面を樹脂が覆うようにしてもよい。ピン１３の側面を覆う樹脂は、例えば、エポキシ樹脂である。凹部５１内におけるピン１３の側面を樹脂が覆うことにより、ピン１３の耐性が向上する。
【００２８】
〈製造方法及びはんだ実装方法〉
実施例２に係る電子装置１の製造方法及びはんだ実装方法について説明する。図１０から図１３は、実施例２に係る電子装置１の製造工程図である。まず、マザーボード２を用意する。マザーボード２には、マザーボード２を貫通する複数のメッキスルーホール１１、１２が形成されている。次に、図１０に示すように、ドリルを用いて、マザーボード２の第１面に複数の凹部５１を形成する。この場合、マザーボード２の第１面に、メッキスルーホール１１と重なる領域及びメッキスルーホール１１の周囲の領域に凹部５１を形成する。したがって、マザーボード２の第１面側のメッキスルーホール１１が部分的に除去され、マザーボード２の第２面側にメッキスルーホール１１が残存した状態となる。マザーボード２の第２面は、マザーボード２の第１面の反対面である。
【００２９】
次いで、図１１に示すように、複数のメッキスルーホール１１の内部のそれぞれにはんだペースト５２を充填する。この場合、凹部５１の内部にはんだペースト５２を充填しない。はんだペースト５２は、はんだ粉末及びフラックスを含んでいる。次に、図１２に示すように、複数のメッキスルーホール１１にピン１３をそれぞれ挿入し、ピン１３の第１端部及び中央部をメッキスルーホール１１から突出させる。したがって、ピン１３の第１端部及び中央部は、はんだペースト５２と接触しない状態となる。
【００３０】
次に、マザーボード２上に半導体パッケージ３を搭載する。マザーボード２上に半導体パッケージ３を搭載する処理は、実施例１と同様である。次いで、図１３に示すように、リフロー処理を行うことにより、ピン１３とはんだボール３５とを接合し、ランドパターン２５とはんだボール３６とを接合する。例えば、マザーボード２及び半導体パッケージ３をリフロー炉に導入し、加熱を行う。リフロー処理が行われることで、はんだペースト
５２のはんだ粉末が溶融し、はんだペースト５２のフラックスが気化して、メッキスルーホール１１内にはんだ１４が形成される。これにより、ピン１３の挿入部分が、メッキスルーホール１１内に形成されたはんだ１４を介して、メッキスルーホール１１とはんだ接合される。
【００３１】
リフロー処理により、ピン１３とはんだ１４とが接合され、ピン１３とはんだボール３５とが接合される。リフロー処理が行われている間、はんだ１４及びはんだボール３５は溶融状態となっている。そのため、リフロー処理が行われている間、ピン１３はメッキスルーホール１１内で上下に移動可能である。すなわち、リフロー処理が行われている間、ピン１３はマザーボード２の厚み方向で移動可能である。
【００３２】
リフロー処理が行われている間、はんだボール３５が溶融し、はんだボール３５がピン１３に沿って変形する。はんだボール３５の直下に凹部５１が形成されているため、はんだボール３５が凹部５１内に入り込む。はんだ１４とはんだボール３５とは、ピン１３の中央部分の長さに相当する距離離れている。したがって、リフロー処理により、はんだボール３５がピン１３に沿って変形しても、はんだ１４とはんだボール３５とは接合されない。メッキスルーホール１１とはんだボール３５とは、ピン１３の中央部分の長さに相当する距離離れている。したがって、リフロー処理により、はんだボール３５がピン１３に沿って変形しても、メッキスルーホール１１とはんだボール３５とは接合されない。このため、はんだボール３５に発生する応力が低減される。その結果、マザーボード２とパッケージ基板３１との接合部の信頼性が向上し、半導体パッケージ３の実装歩留まりが向上する。
【００３３】
〈実施例３〉
実施例３に係る電子装置１について説明する。実施例１及び実施例２と同一の構成要素については、実施例１及び実施例２と同一の符号を付し、その説明を省略する。図１４は、実施例３に係る電子装置１の断面図である。マザーボード２は、マザーボード２を貫通する複数の孔６１を有する。例えば、ドリルを用いて、マザーボード２に孔６１を形成する。マザーボード２の第２面であって、孔６１の開口の周囲に電極パッド６２が形成されている。孔６１は、スルーホールの一例である。
【００３４】
孔６１にピン１３が挿入されている。ピン１３は、マザーボード２の第１面から突出した状態となっている。ピン１３の第１端部は、マザーボード２の第１面に繋がる孔６１から突出し、はんだボール３５と接合されている。したがって、ピン１３は、はんだボール３５を介して電極パッド３４にはんだ接合されている。ピン１３の中央部は、孔６１に挿入されている。ピン１３の第２端部は、マザーボード２の第２面に繋がる孔６１から突出し、かつ、台座（支持板）６３に接続されている。台座６３の材料は、ピン１３の材料と同じである。ピン１３と台座６３とが一体的に形成されていてもよい。ピン１３が台座６３に溶接されていてもよい。台座６３の径は、孔６１の径よりも大きい。
【００３５】
電極パッド６２は、電極パッド６２と台座６３との間に形成されたはんだ６４に接合されている。台座６３は、電極パッド６２と台座６３との間に形成されたはんだ６４に接合されている。したがって、電極パッド６２及び台座６３は、はんだ６４を介してはんだ接合されている。すなわち、台座６３は、マザーボード２の第２面にはんだ接合されている。リフロー処理において、はんだボール３５と孔６１内のはんだペーストとが接触し、はんだボール３５の過剰な濡れ広がりが発生する場合、はんだボール３５の強度が低下する。孔６１内にはんだペーストが充填されていないため、リフロー処理において、はんだボール３５の過剰な濡れ広がりが抑制される。この結果、はんだボール３５の強度の低下が抑止され、はんだボール３５におけるクラックの発生が抑止される。したがって、マザーボード２とパッケージ基板３１との接合部の信頼性が向上し、半導体パッケージ３の実装
歩留まりが向上する。また、図１、図８及び図９に示す構造例におけるピン１３の第２端部に台座６３を接続してもよい。
【００３６】
〈製造方法及びはんだ実装方法〉
実施例３に係る電子装置１の製造方法及びはんだ実装方法について説明する。図１５及び図１６は、実施例３に係る電子装置１の製造工程図である。まず、図１５に示すように、マザーボード２を用意する。マザーボード２には、マザーボード２を貫通する複数の孔６１が形成されている。マザーボード２の第２面であって、孔６１の開口の周囲に電極パッド６２が形成されている。次に、電極パッド６２上にはんだペースト６５を形成する。次いで、マザーボード２の第２面側から孔６１にピン１３を挿入する。
【００３７】
次いで、図１６に示すように、マザーボード２上に半導体パッケージ３を搭載する。マザーボード２の第１面に半導体パッケージ３が搭載される。これにより、マザーボード２及びパッケージ基板３１が、互いに対向するように配置される。パッケージ基板３１の第１面に複数の電極パッド３４、複数のはんだボール３５及び複数のはんだボール３６が形成されている。複数のはんだボール３５、３６にはフラックスが塗布されている。
【００３８】
次いで、リフロー処理を行うことにより、ピン１３とはんだボール３５とを接合し、ランドパターン２５とはんだボール３６とを接合する。例えば、マザーボード２及び半導体パッケージ３をリフロー炉に導入し、加熱を行う。リフロー処理が行われることで、はんだペースト６５のはんだ粉末が溶融し、はんだペースト６５のフラックスが気化して、電極パッド６２と台座６３との間にはんだ６４が形成される。これにより、台座６３が、はんだ６４を介して、電極パッド６２とはんだ接合される。すなわち、台座６３が、マザーボード２の第２面にはんだ接合される。
【００３９】
〈実施例４〉
実施例４に係る電子装置１について説明する。実施例１〜実施例３と同一の構成要素については、実施例１〜実施例３と同一の符号を付し、その説明を省略する。図１７は、実施例４に係る電子装置１の部分断面図である。マザーボード２は、マザーボード２の第１面に凹部５１を有する。ピン１３の第１端部及び中央部は、凹部５１の底面から突出し、ピン１３の第１端部は、凹部５１の開口から突出している。ピン１３の第２端部は、メッキスルーホール１１に挿入されている。ピン１３の中央部は、金属メッキ７１が施されている。金属メッキ７１は、はんだとの濡れ性が悪い。金属メッキ７１は、例えば、Ｎｉ（ニッケル）メッキ、Ｔｉ（チタン）メッキ、Ｗ（タングステン）メッキ、Ｔａ（タンタル）メッキ及びＣｒ（クロム）メッキ等である。ピン１３をメッキスルーホール１１に挿入する前に、例えば、スパッタリングによりピン１３の中央部に金属メッキ７１を形成する。また、図８及び図１４に示す構造例におけるピン１３の中央部に金属メッキ７１を施してもよい。
【００４０】
リフロー処理が行われている間、はんだボール３５が溶融し、はんだボール３５がピン１３に沿って変形する。ピン１３の中央部に金属メッキ７１が形成されている。金属メッキ７１ははんだとの濡れ性が悪いため、リフロー処理において、はんだボール３５の過剰な濡れ広がりが抑制される。その結果、はんだボール３５の強度の低下が抑止され、はんだボール３５におけるクラックの発生が抑止される。したがって、マザーボード２とパッケージ基板３１との接合部の信頼性が向上し、半導体パッケージ３の実装歩留まりが向上する。
【００４１】
実施例１から実施例４において、マザーボード２とパッケージ基板３１との接合部の全てについて、ピン１３及びはんだボール３５を用いてもよい。実施例１から実施例４において、マザーボード２の反り、半導体パッケージ３の反り、パッケージ基板３１の反り及
びはんだボール３５に発生する応力をシミュレーションにより事前に予測してもよい。予測結果に基づいて、ピン１３及びはんだボール３５の接合箇所を決定してもよい。例えば、マザーボード２の反りが大きい箇所について、ピン１３及びはんだボール３５の接合を行うようにしてもよい。
【符号の説明】
【００４２】
１  電子装置
２  マザーボード
３  半導体パッケージ
１１、１２  メッキスルーホール
１３  ピン
１４、６４  はんだ
２１、２３、６１  孔
２２、２４  金属膜
２５  ランドパターン
３１  パッケージ基板
３２  半導体チップ
３３  ヒートスプレッダ
３４、６２  電極パッド
３５、３６、３７  はんだボール
４１、５２、６５  はんだペースト
４２  空間
５１  凹部
６３  台座
【図１】
0006492768.tif 000002
【図２】
0006492768.tif 000003
【図３】
0006492768.tif 000004
【図４】
0006492768.tif 000005
【図５】
0006492768.tif 000006
【図６】
0006492768.tif 000007
【図７】
0006492768.tif 000008
【図８】
0006492768.tif 000009
【図９】
0006492768.tif 000010
【図１０】
0006492768.tif 000011
【図１１】
0006492768.tif 000012
【図１２】
0006492768.tif 000013
【図１３】
0006492768.tif 000014
【図１４】
0006492768.tif 000015
【図１５】
0006492768.tif 000016
【図１６】
0006492768.tif 000017
【図１７】
0006492768.tif 000018
【図１８】
0006492768.tif 000019