(57)【特許請求の範囲】
【請求項１】
画素を縦および横の二次元に配列した構成を有する画素配列部と、
前記画素配列部に含まれる画素のうち、特定の第１画素と、平面視において前記第１画素の右下または左下のいずれか一方に配置された第２画素とに接続され、前記第１画素および前記第２画素から受光量に応じた電荷を読み出すとともに、読み出した電荷量に応じた信号値を出力する電荷読出回路と、
前記電荷読出回路が前記第１画素と前記第２画素の各々から異なるタイミングで電荷の読み出しを行うか、前記電荷読出回路が前記第１画素と前記第２画素の両方から同じタイミングで電荷の読み出しを行うか、を制御するための制御信号を出力する読出制御信号出力部と、
前記電荷読出回路から出力される前記信号値を読み出す読出部と、
前記画素配列部に入射する入射光を前記画素配列部に含まれる画素単位で所定の色で変調するカラーフィルターであって、特定の前記電荷読出回路に接続された前記第１画素と前記第２画素とを同じ色で変調するカラーフィルターと、
を具備する撮像素子であって、
前記撮像素子は、通常速撮影モードと、前記通常速撮影モードの２倍の速度でフレームを走査する２倍速撮影モードとの各モードで動作し得るものであり、
前記撮像素子が前記通常速撮影モードで動作する場合には、前記読出制御信号出力部は、前記電荷読出回路が前記第１画素と前記第２画素の各々から異なるタイミングで電荷の読み出しを行うよう前記制御信号を出力し、
前記撮像素子が前記２倍速撮影モードで動作する場合には、前記読出制御信号出力部は、前記電荷読出回路が前記第１画素と前記第２画素の両方から同じタイミングで電荷の読み出しを行うよう前記制御信号を出力する、
ことを特徴とする撮像素子。
【請求項２】
請求項１に記載の撮像素子と、
前記読出制御信号出力部に対して、前記電荷読出回路が前記第１画素と前記第２画素の各々から異なるタイミングで電荷の読み出しを行うか、前記電荷読出回路が前記第１画素と前記第２画素の両方から同じタイミングで電荷の読み出しを行うか、を制御するための画素加算駆動信号を供給する画素加算切替判断部と、
を具備することを特徴とする撮像装置。
【請求項３】
前記画素加算切替判断部は、前記撮像素子から出力される画像の信号に基づく判断を行うことによって、前記画素加算駆動信号を供給する、
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記撮像素子への入射光の光量を検出する光量検出部、をさらに具備し、
前記画素加算切替判断部は、前記光量検出部から出力される光量の信号に基づく判断を行うことによって、前記画素加算駆動信号を供給する、
ことを特徴とする請求項２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【０００２】
単板カラー撮像素子を構成する従来の技術として、ベイヤー配列によるカラーフィルターの構成例がある。一方、ＣＭＯＳセンサの読み出し回路例として画素の各行を上から順次読み出していく、順次走査読み出し方式がある。
【０００３】
特許文献１には、感度の異なる２種類の受光素子を配置して、これら２種類の受光素子における信号電荷の読み出しのタイミングを制御する構成が記載されている（請求項１など）。また、特許文献１には、これら感度の異なる２種類の受光素子からの信号電荷の読み出しを異なるフィールで行う構成が記載されている（請求項２など）。
【０００４】
特許文献２には、受光画素の一部を間引きつつ信号を読み出し間引き読み出しと、複数受光画素の出力信号を加算する加算読み出しとを切り替える制御を行う構成が記載されている（請求項１など）。これは、加算読み出しを行った場合に解像度が低下するのに対して、折り返し歪みを除去するためである（明細書の０００５−０００７などの記載）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１１０４９６号公報
【特許文献２】特開２０１１−０９７５６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載された技術では、感度のダイナミックレンジを広くするために、感度の異なる２種類の受光素子を配置する必要があり、回路規模が大きくなってしまうという問題がある。
また、特許文献２に記載された技術では、被写体の明るさが比較的低い場合に、解像度の低下を本質的に解決しないという問題がある。
【０００７】
本発明は、上記の課題認識に基づいて行なわれたものであり、より簡単な回路構成で、高感度と低感度とを切り替えることができ、また、加算読み出しを行った場合にも、全体としての極端な解像度の低下を防ぎつつ、特定の方向（縦（垂直方向）または横（水平方向））のみの解像度の低下を回避することのできる、撮像素子および撮像装置を提供しようとするものである。
また、本発明は、２画素共有読み出し構造を備えた単板カラー撮像素子において、２画素同時読み出しを行った場合にも色画素信号を混合させずに読み出すことのできる撮像素子および撮像装置を提供しようとするものである。
【課題を解決するための手段】
【０００８】
［１］上記の課題を解決するため、本発明の一態様による撮像素子は、画素を縦および横の二次元に配列した構成を有する画素配列部と、前記画素配列部に含まれる画素のうち、特定の第１画素と、平面視において前記第１画素の右下または左下のいずれか一方に配置された第２画素とに接続され、前記第１画素および前記第２画素から受光量に応じた電荷を読み出すとともに、読み出した電荷量に応じた信号値を出力する電荷読出回路と、前記電荷読出回路が前記第１画素と前記第２画素の各々から異なるタイミングで電荷の読み出しを行うか、前記電荷読出回路が前記第１画素と前記第２画素の両方から同じタイミングで電荷の読み出しを行うか、を制御するための制御信号を出力する読出制御信号出力部と、前記電荷読出回路から出力される前記信号値を読み出す読出部と、前記画素配列部に入射する入射光を前記画素配列部に含まれる画素単位で所定の色で変調するカラーフィルターであって、特定の前記電荷読出回路に接続された前記第１画素と前記第２画素とを同じ色で変調するカラーフィルターと、を具備することを特徴とする。
【０００９】
上記の構成によれば、カラーフィルターは、特定の前記電荷読出回路に接続された前記第１画素と前記第２画素とを同じ色で変調する。よって、単板カラー撮像素子においても、異なる色の画素の信号が混合されることがない。
また、上記の構成によれば、加算読出によって縦・横いずれかの方向のみに解像度が低下することがない。つまり、縦と横の解像度にバランスが取れている。
また、上記の構成によれば、
また、読出制御信号出力部に対する制御信号を撮像素子の外部から入力できるようにしてよい。これにより、画素の加算読出を行うか否かを、撮像素子の外部から制御することが可能となる。
また、オンチップカラーフィルター（ＣＦＡ）の色の配置の一例として、三原色（赤、緑、青）の斜め方向のストライプ構造としてよい。
【００１０】
［２］また、本発明の一態様は、上記の撮像素子と、前記読出制御信号出力部に対して、前記第１画素と前記第２画素の各々から異なるタイミングで電荷の読み出しを行うか、前記電荷読出回路が前記第１画素と前記第２画素の両方から同じタイミングで電荷の読み出しを行うか、を制御するための画素加算駆動信号を供給する画素加算切替判断部と、を具備する撮像装置である。
【００１１】
このとき、画素加算切替判断部は、ユーザーからの操作に基づいて、前記第１画素と前記第２画素の各々から異なるタイミングで電荷の読み出しを行うか、前記電荷読出回路が前記第１画素と前記第２画素の両方から同じタイミングで電荷の読み出しを行うか、を制御するようにして良い。また、画素加算切替判断部は、光量を示す信号に基づいて、前記第１画素と前記第２画素の各々から異なるタイミングで電荷の読み出しを行うか、前記電荷読出回路が前記第１画素と前記第２画素の両方から同じタイミングで電荷の読み出しを行うか、を制御するようにして良い。
【００１２】
［３］また、本発明の一態様は、上の［２］に記載の撮像装置において、前記画素加算切替判断部は、前記撮像素子から出力される画像の信号に基づく判断を行うことによって、前記画素加算駆動信号を供給する、ことを特徴とする。
【００１３】
このとき、画素加算切替判断部は、撮像素子から出力される画像の信号に基づき、撮像素子に入射される光量が所定値よりも多い時には、前記第１画素と前記第２画素の各々から異なるタイミングで電荷の読み出しを行うように制御する。また、画素加算切替判断部は、撮像素子に入射される光量が所定値よりも少ない時には、前記電荷読出回路が前記第１画素と前記第２画素の両方から同じタイミングで電荷の読み出しを行う、即ち、加算読出を行うように制御する。
【００１４】
［４］また、本発明の一態様は、上の［２］に記載の撮像装置において、前記撮像素子への入射光の光量を検出する光量検出部、をさらに具備し、前記画素加算切替判断部は、前記光量検出部から出力される光量の信号に基づく判断を行うことによって、前記画素加算駆動信号を供給する、ことを特徴とする。
【００１５】
このとき、画素加算切替判断部は、光量検出部から出力される光量の信号に基づき、撮像素子に入射される光量が所定値よりも多い時には、前記第１画素と前記第２画素の各々から異なるタイミングで電荷の読み出しを行うように制御する。また、画素加算切替判断部は、撮像素子に入射される光量が所定値よりも少ない時には、前記電荷読出回路が前記第１画素と前記第２画素の両方から同じタイミングで電荷の読み出しを行う、即ち、加算読出を行うように制御する。
【発明の効果】
【００１６】
本発明によれば、比較的シンプルな回路構成で、低感度と高感度の両方を切り替えることのできる撮像素子を提供できる。また、加算読出を行ったときに、異なる色が混合されることがない。また、加算読出を行ったときに、垂直方向または水平方向の一方のみに解像度が低下することがない。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態による単板カラー撮像素子の画素の構成および回路の概略を示す概略回路図である。
【図２】同実施形態による単板カラー撮像素子における電荷読出回路の部分のより詳細な構成を示した回路図である。
【図３】同実施形態による単板カラー撮像素子において、１画素ずつ画素値を読み出す場合（つまり、加算読出を行わない場合）の、各スイッチを制御するための制御信号のタイミングを示すタイミングチャートである。
【図４】同実施形態による単板カラー撮像素子において、加算読出を行う場合の、各スイッチを制御するための制御信号のタイミングを示すタイミングチャートである。
【図５】同実施形態により、単板カラー撮像素子を用いた撮像装置の概略機能構成を示すブロック図である。
【図６】単板カラー撮像素子を用いた、本発明の第２実施形態による撮像装置の概略機能構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
［第１実施形態］
以下では、図面を参照しながら、本発明の第１実施形態について説明する。
図１は、同実施形態による単板カラー撮像素子の画素の構成および回路の概略を示す概略回路図である。同図は、撮像素子における画素の配置を平面視して示しているものであり、撮像素子全体の中のごく一部の画素のマトリックスを拡大して示している。つまり、実際の単板カラー撮像素子は、縦横それぞれ数千個ないしはそれ以上の数の画素のマトリックスを備えているが、同図は、そのうちの一部、即ち縦４画素×横６画素の、計２４画素のみの部分を示している。
【００１９】
この単板カラー撮像素子は、撮像素子の各画素の上に微小な色フィルタ（オンチップカラーフィルター、ＣＦＡ：ｏｎ−ｃｈｉｐ  Ｃｏｌｏｒ  Ｆｉｌｔｅｒ  Ａｒｒａｙ）を形成し、１枚の撮像素子で、３原色のカラー信号を取得する構造となっている。同図において示す、画素ごとの「Ｒ」、「Ｇ」、「Ｂ」の文字は、それぞれ、赤、緑、青の画素に対応している。本実施形態におけるＣＦＡは、斜め方向にストライプ状にカラーフィルターを配列したものである（斜めストライプ配列）。ある画素と、その画素の右上（水平方向に１画素右で、且つ垂直方向に１画素上）の画素とは、同色の画素である。具体的には、例えば、同図における、第４行第１列の画素は「Ｒ」の画素であり、また、第３行第２列の画素もまた「Ｒ」の画素である。同様に、第２行第３列の画素も、第１行第４列の画素もまた「Ｒ」の画素である。言い換えれば、これらの画素が正方画素配置である場合に、斜め４５度（左下から右上へ）の「Ｒ」、「Ｇ」、「Ｂ」の順のストライプ（縞）が繰り返して配置されている。つまり、カラーフィルターの色の配置の一例として、三原色（赤、緑、青）の斜め方向のストライプ構造としている。
なお、撮像素子は、ＣＭＯＳ（相補性金属酸化膜半導体）などにより実現する。
後述するように、画素の受光部の上に設けられるオンチップカラーフィルターは、画素１１の配列に入射する入射光を画素単位で所定の色で変調するものであって、特定の電荷読出回路１２に接続された第１画素と第２画素とを同じ色で変調する。
【００２０】
図示するように、この単板カラー撮像素子１は、画素１１Ｂ，１１Ｇ，１１Ｒと、電荷読出回路（フローティング・ディフュージョン，ＦＤ）１２と、電荷読出線２１と、読出制御線２２−０，２２−１と、垂直読出線２４と、読出制御信号出力部３１と、読出部３３と、加算読出制御部３５とを含んで構成される。
【００２１】
画素１１Ｂ，１１Ｇ，１１Ｒは、単板カラー撮像素子１によって撮像する画像（映像）の要素に対応するものであり、受光した光の量に応じて電荷を蓄積し、出力する。画素１１Ｂ，１１Ｇ，１１Ｒは、それぞれ、青色、緑色、赤色に対応する。各画素の上の色フィルタの色に応じて、その画素がどの色に対応するものであるかが決まる。
なお、以下において、画素１１Ｂ，１１Ｇ，１１Ｒを総称して、画素１１と呼ぶ場合がある。画素１１の配列全体が画素配列部である。つまり、この画素配列部は、画素を縦および横の二次元に配列した構成を有する。
【００２２】
電荷読出回路１２は、画素に蓄積された電荷を読み出すとともに、読み出された電荷量に応じた電圧の信号を出力する。本実施形態では、各々の電荷読出回路１２が一対の画素から電荷の読み出しを行うように構成される。また、その一対の画素とは、読出制御線２２−０，２２−１を挟んで、また垂直読出線２４を挟んで相互に斜め方向に配置された画素である。同図では、相互に、右上と左下の位置関係にある一対の画素１１が、一つの電荷読出回路１２に接続される。なお、電荷読出回路１２は、読出制御線２２−０および２２−１からの制御信号に基づくタイミングで、それぞれ対応する画素１１からの電荷の読み出しを行う。後で詳述するように、電荷読出回路１２は、接続されている一対の画素１１の１つのみから電荷を読み出す場合もあり、その一対の画素１１の両方から同時に電荷を読み出す場合もある。そして、電荷読出回路１２は、垂直読出線２４を通して、出力信号（電圧値）を出力する。この出力信号は、画素値に対応する。
【００２３】
つまり、電荷読出回路１２は、画素配列部に含まれる画素のうち、特定の第１画素と、平面視において第１画素の右下または左下のいずれか一方に配置された第２画素とに接続され、この第１画素および第２画素から受光量に応じた電荷を読み出すとともに、読み出した電荷量に応じた信号値を出力するものである。
【００２４】
電荷読出線２１は、電荷読出回路１２と、一対の画素１１のそれぞれとを電気的に接続する線である。
垂直読出線２４は、  電荷読出回路１２からの出力電気信号を読出部３３に伝えるための線である。垂直読出線２４は、画素と画素の間に、垂直方向に引かれている。
【００２５】
読出制御線２２−０，２２−１は、電荷読出回路１２が画素１１から電荷を読み出すタイミングを制御するための制御信号を伝える線である。読出制御線２２−０と２２−１とが対となり、水平方向（図における左右の方向）に読出制御線２２−０，２２−１が引かれている。読出制御線２２−０，２２−１の対は、垂直方向（図における上下の方向）の２画素ごとに、画素と画素の間に引かれている。読出制御線２２−０は、その読出制御線２２−０の上側に位置する画素からの電荷の読み出しを制御するための線である。また、読出制御線２２−１は、その読出制御線２２−１の下側に位置する画素からの電荷の読み出しを制御するための線である。つまり、奇数行目と偶数行目の２行分の画素からの電荷の読み出しのタイミングを一対の読出制御線２２−０と２２−１が制御する。
【００２６】
なお、便宜上、単板カラー撮像素子１を構成する全画素のうちの最初の行を、第０行と呼ぶ。そして、以下、順次、第１行、第２行、・・・と呼ぶ。この場合、第０行と第１行とが対である。また、第２行と第３行とが対であり、以下同様である。第０行、第２行、第４行、・・・を便宜上、偶数行と呼ぶ。また、第１行、第３行、第５行、・・・を、奇数行と呼ぶ。つまり、一対の画素の行のうちの上側の行が偶数行であり、この偶数行は、読出制御線２２−０によって制御される。また、一対の画素の行のうちの下側の行が奇数行であり、この奇数行は、読出制御線２２−１によって制御される。
【００２７】
読出制御信号出力部３１は、読出制御線２２−０，２２−１に対して、読み出しのタイミングを示す制御信号を出力する。読み出しのタイミングを示す制御信号は、パルス電圧信号である。読出制御信号出力部３１は、出力する制御信号によって、各々の電荷読出回路１２が、１つの画素から電荷を読み出すか、対となっている２つの画素から電荷を読み出すかを制御する。対となっている２つの画素から同時に電荷を読み出す方法を、「加算読出」と呼ぶ。これは、対となっている２つの画素の電荷量が加算されるような読み出し方であるためである。読出制御信号出力部３１は、いずれの読み出し方をするかを、後述する加算読出制御部３５からの信号に基づいて決定する。
また、読出制御信号出力部３１は、画素の１行ずつ、または２行ずつ、垂直方向の走査を行うように、画素からの電荷の読み出しを制御する。つまり、読出制御信号出力部３１は、垂直方向の走査を行う垂直走査部の機能を兼ね備える。なお、垂直走査を行うタイミングを制御するための信号については、後述する。
【００２８】
つまり、読出制御信号出力部３１は、電荷読出回路１２が第１画素と第２画素の各々から異なるタイミングで電荷の読み出しを行うか、電荷読出回路１２が第１画素と第２画素の両方から同じタイミングで電荷の読み出しを行うか、を制御するための制御信号を出力する。
【００２９】
読出部３３は、電荷読出回路１２から出力される電圧信号（信号値）を読み取るとともに、画像を形成するために画素値を一時的に記憶する。なお、読出部３３は、電荷読出回路１２からの信号を読み取る際に、水平方向の走査を行う。つまり、読出部３３は、水平方向の走査を行う水平走査部の機能を兼ね備える。
【００３０】
加算読出制御部３５は、画素から加算読み出しを行うか否かを制御するための信号を、読出制御信号出力部３１に対して供給する。この信号は二値の電圧信号であり、それら二値は、加算読み出しを行うか否かに対応する。
【００３１】
図２は、単板カラー撮像素子１における電荷読出回路１２の部分のより詳細な構成を示した回路図である。同図に示す２つの画素１１が対を成し、その各々が共通の電荷読出回路１２に接続されている。同図において、符号４１−０，４１−１は、それぞれ、画素読出スイッチである。また、４３は、垂直読出線スイッチである。
【００３２】
画素読出スイッチ４１−０，４１−１は、それぞれ、画素１１に蓄積される電荷を電荷読出回路１２に転送するか否かを制御するためのスイッチである。つまり、画素１１の電荷を読み出すか否かを制御するためのスイッチである。画素読出スイッチ４１−０，４１−１は、それぞれ、読出制御線２２−０，２２−１からの制御信号によりｏｎ／ｏｆｆの切り替えを行う。画素読出スイッチ（４１−０または４１−１）がｏｎのときには、対応する画素の電荷は電荷読出回路１２に転送される。画素読出スイッチ（４１−０または４１−１）がｏｆｆのときには、対応する画素の電荷は電荷読出回路１２に転送されない。画素読出スイッチ４１−０のみがｏｎのときには、図における右上の画素１１のみから、電荷が電荷読出回路１２に転送される。画素読出スイッチ４１−１のみがｏｎのときには、図における左下の画素１１のみから、電荷が電荷読出回路１２に転送される。
【００３３】
画素読出スイッチ４１−０と４１−１の両方がｏｎのときには、図における右上と左下の両方の画素１１から、電荷が電荷読出回路１２に転送される。既に述べたように、画素読出スイッチ４１−０と４１−１の両方がｏｎのときには、対を成す２つの画素の電荷量が加算される（加算読出）。言い換えれば、この場合、これら２つの画素１１の、画素読出スイッチ４１−０および４１−１を同時にｏｎにすることにより、これら２つの画素の電荷が電荷読出回路１２に転送される。つまり、電荷読出回路１２は、これら２つの画素信号を混合して同時に読み出す。
なお、図１で説明したように、対を成す２つの画素は、同色（Ｒ，Ｇ，またはＢ）の画素である。
【００３４】
垂直読出線スイッチ４３は、電荷読出回路１２から出力される電圧信号を垂直読出線２４に接続するか否か、を切り替えるためのスイッチである。垂直読出線スイッチ４３のゲートに入力される信号により、垂直読出線スイッチ４３のｏｎ／ｏｆｆを切り替える。垂直読出線スイッチ４３のゲートに入力される信号は、垂直走査および水平走査のタイミングに応じて、ｏｎとｏｆｆとの切り替えを行う。つまり、その画素または画素対から画素信号を読み出すべきタイミングのときのみに、垂直読出線スイッチ４３がｏｎになる。この垂直読出線スイッチ４３のｏｎ／ｏｆｆの制御は、単板カラー撮像素子１における画素値の読み出しのための垂直走査および水平走査のタイミングに基づくものである。垂直読出線スイッチ４３には、読出制御線２２−０，２２−１の信号と同期しながら、また水平走査のためのタイミング信号（不図示）と同期しながら、適切なタイミングの信号が入力される。
【００３５】
図３は、本実施形態の単板カラー撮像素子１において、１ラインずつ画素値を読み出す場合（つまり、加算読出ではない場合）の、読み出しを制御するための制御信号のタイミングを示すタイミングチャートである。同図において、「ＲＯＷ  ０」、「ＲＯＷ  １」、「ＲＯＷ  ２」、・・・で示す期間は、それぞれ、画素配列の第０行、第１行、第２行、・・・からの読み出しのための期間である。「ＲＯＷ  ０」、「ＲＯＷ  １」、「ＲＯＷ  ２」、・・・の各々の長さは、Ｈ（水平走査周期）である。「ＲＯＷ  ０」、「ＲＯＷ  １」、「ＲＯＷ  ２」、・・・の各々の期間は、さらに１３２個の副期間に当分割されており、０、１、・・・、１３１と付番されている。同図では、第２行以後について、記載を省略している。「ＲＯＷ  ０」の開始時点から、次の「ＲＯＷ  ０」の開始時点までの長さは、Ｖ（垂直走査周期）である。
【００３６】
同図において、（Ａ）〜（Ｄ）は、いずれも、ｏｎ／ｏｆｆの二値を表す電圧パルス信号である。ｏｎ／ｏｆｆとＨＩＧＨ（ハイレベル）／ＬＯＷ（ローレベル）の割当の仕方は任意である。
【００３７】
（Ａ）は、垂直走査の開始のためのタイミングを表す信号である（便宜上、ＶＴＲＩＧと呼ぶ）。言い換えれば、このＶＴＲＩＧがＨＩＧＨのとき、垂直走査が開始される。このＶＴＲＩＧの周期はＶである。ＶＴＲＩＧは、「ＲＯＷ  ０」の直前の副期間１３１番（前の垂直走査周期における最後の副期間）の開始時にＬＯＷからＨＩＧＨに立ち上がり、「ＲＯＷ  ０」内の副期間１３０番の終了時にＨＩＧＨからＬＯＷに立ち下がる。
また、（Ｂ）は、２行１組での走査の開始のタイミングを表す信号である（便宜上、ＶＳＣＫと呼ぶ）。言い換えれば、このＶＳＣＫがＨＩＧＨのとき、対を成す２行の読み出しを開始する。このＶＳＣＫの周期は２Ｈである。ＶＳＣＫは、偶数行（つまり、「ＲＯＷ  ０」、「ＲＯＷ  ２」・・・）における副期間０番のときだけＨＩＧＨであり、その他の期間にはＬＯＷである。つまり、単板カラー撮像素子１は、ＶＳＣＫが示すタイミングに基づいて、２行ずつ垂直走査していく。
【００３８】
（Ｃ）は、偶数行目の側の読出制御線２２−０で読み出しを制御するためのタイミングを示す信号である（便宜上、ＴＸ０と呼ぶ）。一方、（Ｄ）は、奇数行目の側の読出制御線２２−１で読み出しを制御するためのタイミングを示す信号である（便宜上、ＴＸ１と呼ぶ）。言い換えれば、ＴＸ０は、読出制御線２２−０により読み出し制御を行うタイミングに対応する。また、ＴＸ１は、読出制御線２２−１により読み出し制御を行うタイミングに対応する。これらＴＸ０およびＴＸ１の周期は２Ｈであり、行ごとに交互にＨＩＧＨになる。具体的には、同図では、ＴＸ０は、「ＲＯＷ  ０」の副期間６８番の直前でＬＯＷからＨＩＧＨに立ち上がり、「ＲＯＷ  ０」の副期間８６番の直前でＨＩＧＨからＬＯＷに立ち下がる。また、ＴＸ１は、「ＲＯＷ  １」の副期間６８番の直前でＬＯＷからＨＩＧＨに立ち上がり、「ＲＯＷ  １」の副期間８６番の直前でＨＩＧＨからＬＯＷに立ち下がる。「ＲＯＷ  ２」以後においても同様に、偶数行と奇数行とで交互にＴＸ０およびＴＸ１がＨＩＧＨになる。つまり、単板カラー撮像素子１に設けられた電荷読出回路１２は、現在走査している行の対のうち、ＴＸ０およびＴＸ１に従って、それぞれ、偶数行および奇数行から画素値を読み出す。
【００３９】
同図において、「ＲＯＷ  ０」の読み出し期間の中でＴＸ０がＨＩＧＨになると、第０行（ＲＯＷ  ０）に対応する読出制御線２２−０がｏｎになる。これにより、その読出制御線２２−０によって制御される画素の行（第０行、対を成す２行のうちの上側の行）に属する各画素の電荷が、電荷読出回路１２に転送される。この電荷量は、前回の読み出しの後の期間における当該画素の受光量に対応する。そして、その読出制御線２２−０がｏｆｆになった後、読出部３３による水平走査で垂直読出線スイッチ４３へのゲート入力が左側の列から右側の列へ順次ｏｎとなる。これにより、読出部３３が、各列に対応する垂直読出線２４を通して、その行の電荷読出回路１２からの出力信号値を読み取る。
【００４０】
その後、「ＲＯＷ  １」の読み出し期間の中でＴＸ１がＨＩＧＨになると、第１行（ＲＯＷ  １）に対応する読出制御線２２−１がｏｎになる。これにより、その読出制御線２２−１によって制御される画素の行（第１行、対を成す２行のうちの下側の行）に属する各画素の電荷が、電荷読出回路１２に転送される。そして、読出制御線２２−１がｏｆｆになった後、読出部３３による水平走査で垂直読出線スイッチ４３へのゲート入力が左側の列から右側の列へ順次ｏｎとなる。これにより、読出部３３が、各列に対応する垂直読出線２４を通して、その行の電荷読出回路１２からの出力信号値を読み取る。
以上、「ＲＯＷ  ０」と「ＲＯＷ  １」の対の例について述べたが、「ＲＯＷ  ２」と「ＲＯＷ  ３」の対や、それ以後の行の対についても同様の動作が繰り返される。単板カラー撮像素子１を動画撮影用に用いる場合、Ｖは、例えば１／３０（三十分の一）秒、１／６０秒、１／１２０秒などである。
【００４１】
図４は、本実施形態の単板カラー撮像素子１において、加算読出を行う場合の、読み出しを制御するための制御信号のタイミングを示すタイミングチャートである。同図において（Ａ）および（Ｂ）は、図３におけるそれぞれ（Ａ）および（Ｂ）と同様の信号である。（Ｃ）および（Ｄ）が、それぞれ、偶数行目および奇数行目の側の読出制御線で読み出しを行うためのタイミングを示す信号である（それぞれ、ＴＸ０およびＴＸ１と呼ぶ）点も、図３で説明した内容と同様である。また、図３における「ＲＯＷ  ０」、「ＲＯＷ  １」、・・・の期間の長さと、図４における「ＲＯＷ  ０」、「ＲＯＷ  １」、・・・の期間の長さは、同一であり、Ｈである。
【００４２】
図４に示す制御では、加算読出を行うため、ＴＸ０とＴＸ１との間の関係が、図３で説明した制御とは異なる。図４に示す制御の場合、ＴＸ０とＴＸ１の両方が、「ＲＯＷ  １」の期間における副期間６８番の直前でＬＯＷからＨＩＧＨに立ち上がり、「ＲＯＷ  １」の期間における副期間８６番の直前でＨＩＧＨからＬＯＷに立ち下がる。つまり、ＴＸ０とＴＸ１とが同時にＨＩＧＨになる。「ＲＯＷ  ２」以後においても同様に、偶数行と奇数行とで同時にＴＸ０およびＴＸ１がＨＩＧＨになる。つまり、単板カラー撮像素子１は、現在走査している行の対に関して、ＴＸ０およびＴＸ１に従って、偶数行と奇数行の両方から同時に画素値を読み出す。
【００４３】
図４に示す加算読出を行う場合、「ＲＯＷ  １」の読み出し期間の中でＴＸ０およびＴＸ１がともにＨＩＧＨになると、これに応じて、第０行目に対応する読出制御線２２−０がｏｎになるとともに、第１行目に対応する読出制御線２２−１もｏｎになる。これにより、これら読出制御線２２−０および２２−１によって制御される画素の行の対に属する各画素の電荷が、電荷読出回路１２に転送される。電荷読出回路１２に転送される電荷量の合計は、当該電荷読出回路１２に接続された２画素が前回の読み出しの後の期間において受光した受光量に対応する。つまり、対を成す両画素の受光量が加算されて、電荷読出回路１２に転送されるそして、読出制御線２２−０および２２−１がｏｆｆになった後、読出部３３による水平走査で垂直読出線スイッチ４３へのゲート入力が左側の列から右側の列へ順次ｏｎとなる。これにより、読出部３３が、各列に対応する垂直読出線２４を通して、その行の電荷読出回路１２からの出力信号値を読み取る。つまり、読出部３３は、上記の加算された受光量に対応する画素値を読み取る。そして、読出部３３による水平走査が完了した後、次の画素対の読み取りが順次行われる。
【００４４】
単板カラー撮像素子１は、以後も、第２行目以後について同様の動作を繰り返し、垂直走査を行う。また、単板カラー撮像素子１は、周期Ｖで同様の動作を繰り返す。
【００４５】
以上、加算読出を行う場合と行わない場合とのそれぞれのタイミングチャートについて説明した。これらのタイミングチャートに示した通り、電荷読出回路１２が画素から電荷の読み出す際に、対を成す行（およびそれらの行に含まれて対を成す画素）に関して、読出制御信号出力部３１は、偶数行目と奇数行目の読み出しを、同じタイミングで行うか異なるタイミングで行うかを制御する。加算読出を行う場合（図４の場合）は、加算読出を行わない場合（図３の場合）に比べて、対となる２画素の電荷量を加算して画素信号量を２倍にすることにより、画素対としての感度を２倍にすることができる。これは、対となる画素が同じ色（Ｒ，Ｇ，Ｂのいずれか）に対応しているためである。一方で、加算読出をした場合には、画素の解像度が半分になる。ただし、縦方向のみまたは横方向のみのいずれか一方に解像度が半減するのではなく、斜め方向に解像度が半分になる。
【００４６】
この本実施形態のような画素構造とすることの利点は次の通りである。
即ち、第１に、撮影被写体が暗い場合に、共通画素の加算読出をすることにより、単板カラー撮像素子でも混色なく増感が可能となる。
第２に、加算される２画素の空間位置は、垂直方向でも水平方向でもなく、斜め方向である。仮に垂直方向に画素加算した場合は、単純に垂直解像度が半分に低下する一方で水平解像度は変わらないため、水平・垂直方向の解像度のバランスが崩れるとともに、例えば縦横の細かい縞模様を撮影した場合に偽色が発生しやすくなる。これに対して、本実施形態では斜め方向に画素加算するため、空間的には水平方向と垂直方向にバランスよく混合（加算）が行われ、偽色が発生しにくくなるという利点がある。なお、一般に自然界に存在する被写体は、斜め方向よりも水平・垂直方向に相関を持った縞模様を多く持っている。このことからも、本実施形態の構成が、一般的な被写体とって好ましいものであることは多い。
【００４７】
第３に、本実施形態の画素構造をとる場合には、加算読出を行わずに対となる２画素を１画素ずつ順次読み出すときにも、電荷読出回路１２は、同じ色の信号を読み取る。したがって、読み出しアンプのゲインを、一定に設定したまま使用することが可能となる。
なお、赤（Ｒ）および青（Ｂ）においては、水平走査毎にＲチャンネル、Ｂチャンネルの読み出しが切り替わるが、このとき、アンプのゲインを切り替える事により、読み出し回路の先に接続されているＡＤＣ回路のアナログ入力信号範囲をある程度一定の大きさに制限することができ、ＡＤＣ回路動作範囲が有効に活用できるようになるが、このような動作を行う場合にも、この水平走査毎にアンプゲインを切り替える頻度を通常の１Ｈ毎から２Ｈ毎に低減させることができるため、アンプ回路の動作がより安定するという利点がある。
【００４８】
なお、加算読出を行うか否かは、読出制御信号出力部３１（図１）が読出制御線２２−０および２２−１に出力する読出制御信号によって決まる。読出制御信号出力部３１は、加算読出制御部３５からの制御信号（加算読出を行うか、行わないか、のいずれか）に基づいて、読出制御線２２−０および２２−１への信号の出力を行う。
【００４９】
なお、読出部３３が水平走査部の機能を兼ね備えること、および読出制御信号出力部３１が垂直走査部の機能を兼ね備えることは既に述べた通りである。つまり、図３と図４に示したタイミング制御信号に基づき、水平方向および垂直方向の画素の走査が行われる。具体的には、読出制御信号出力部３１は、信号ＶＴＲＩＧに基づいて、垂直走査の位置をリセットし、一番上の行（第０行）からの走査を行うようにする。また、読出制御信号出力部３１は、信号ＶＳＣＫに基づいて、２行一組での垂直走査の位置を順次下に進めていく。また、読出制御信号出力部３１は、信号ＴＸ０およびＴＸ１に基づいて、現位置の対に含まれる各行からの信号の読み出しを制御する。また、読出部３３は、不図示の走査信号により、水平方向の走査を行う。
【００５０】
＜２倍速撮影モードについて＞
なお、本実施形態による単板カラー撮像素子が、２倍速撮影モードを有するようにしても良い。この２倍速撮影モードにおける動作を、図４に示した動作と対比して説明する。即ち、図４に示したタイミングチャート（通常速モード）では、「ＲＯＷ  １」，「ＲＯＷ  ３」，「ＲＯＷ  ５」，・・・の期間において、ＴＸ０とＴＸ１の両方が、副期間６８番の直前でＬＯＷからＨＩＧＨに立ち上がり、「ＲＯＷ  １」の期間における副期間８６番の直前でＨＩＧＨからＬＯＷに立ち下がっていた。これに対して、２倍速撮影モードでは、「ＲＯＷ  １」，「ＲＯＷ  ２」，「ＲＯＷ  ３」，・・・の期間において、ＴＸ０とＴＸ１の両方が、副期間６８番の直前でＬＯＷからＨＩＧＨに立ち上がり、「ＲＯＷ  １」の期間における副期間８６番の直前でＨＩＧＨからＬＯＷに立ち下がる。これと同時に、垂直走査タイミングも通常の2倍速のタイミングで走査パルスを発生する。これにより、単板カラー撮像素子は、２倍速撮影モードでは、通常速撮影モードに比べて、２倍の速度でフレームを走査する。つまり、２倍速撮影モードでは、フレーム周波数が通常速モードのときの２倍になる。また、２倍速撮影モードでは、通常速モードでの読み出しの場合に比べて、１フレームあたりの電荷蓄積時間は半分となる。一般に、蓄積時間が半分になると、同じ強さの光による蓄積電荷発生量も半分となるため、信号量は半分となる。しかし、このとき２画素加算読み出しを行う事により、２倍速フレーム周波数で半減する電荷量が２画素加算されて、撮影しても信号量が減らずに読み出せる事になる。すなわち、通常の駆動と、２画素加算して２倍速撮影したときで、信号出力強度を同等のレベルに維持できる。
【００５１】
図５は、単板カラー撮像素子１を用いた撮像装置の概略機能構成を示すブロック図である。図示するように、撮像装置８１は、単板カラー撮像素子１に加えて、画素加算切替判断部６１と、レンズ７１とを含んで構成される。なお、撮像装置８１が備える機能のうち、本発明の実施形態と直接の関係を持たない部分については、図示および説明を省略する。
【００５２】
なお、レンズ７１は、撮像のための集光手段であり、レンズ７１を通して入射する光の像を、単板カラー撮像素子１が撮像する。
【００５３】
画素加算切替判断部６１は、単板カラー撮像素子１内において画素の加算読出を行うか否かを切り替える判断を行う。そして、画素加算切替判断部６１は、画素の加算読出を行うか否かのいずれかを示す画素加算駆動信号を出力する。この画素加算駆動信号は、単板カラー撮像素子１に供給され、単板カラー撮像素子１内の加算読出制御部３５から読出制御信号出力部３１への出力に影響する。画素加算切替判断部６１は、２通りの方法に基づいて、画素加算駆動信号の値を決定する。
【００５４】
その第１の方法は、ユーザーが操作する切替設定スイッチに基づいて、加算読出（２画素混合）を行うか否かを制御するものである。これにより、例えば、暗いシーンの映像を撮像する場合などにおいて、ユーザー（撮影者）が、解像度を優先したいか、感度を優先したいかに応じて、切替設定スイッチを切り替える。感度が優先される場合には、画素加算切替判断部６１は、単板カラー撮像素子１が加算読出を行うように制御する。解像度が優先される場合には、画素加算切替判断部６１は、単板カラー撮像素子１が加算読出を行わないように制御する。また、第２の方法は、単板カラー撮像素子１からの出力信号に含まれる画素値に基づいて、画素加算切替判断部６１が、加算読出を行うか否かを判断する。具体的には、画素加算切替判断部６１は、単板カラー撮像素子１において受光した光の量が所定の閾値（ヒステリシスを有していても良い）よりも大きいか否かに基づいて、加算読出を行うか否かを判断する。つまり、画素加算切替判断部６１は、受光量が相対的に小さい場合には単板カラー撮像素子１が加算読出を行うように制御し、受光量が相対的に大きい場合には単板カラー撮像素子１が加算読出を行わないように制御する。
【００５５】
つまり、画素加算切替判断部６１は、加算読出制御部３５に対して、ひいては読出制御信号出力部３１に対して、第１画素と第２画素の各々から異なるタイミングで電荷の読み出しを行うか、電荷読出回路１２が第１画素と第２画素の両方から同じタイミングで電荷の読み出しを行うか、を制御するための画素加算駆動信号を供給する。
【００５６】
このような制御により、撮像装置８１は、必要に応じて画素の加算読出を行い、感度を向上させることができる。
【００５７】
本実施形態によれば、撮影被写体が暗い場合に共通画素の加算読出を行うことにより、単板カラー撮像素子でも混色なく増感が可能となるという利点がある。また、画素加算をした場合に、加算される画素の空間位置は垂直方向ではなく、斜め方向となる。垂直方向に画素加算した場合は単純に垂直解像度が半分に低下する一方水平解像度は変わらないため、水平・垂直方向の解像度のバランスが崩れるとともに、例えば縦横の細かい縞模様を撮影した場合に偽色が発生しやすくなる。一方、斜め方向に画素加算した場合は、空間的には水平、垂直方向にバランスよく混合されるため、偽色が発生しにくくなるという利点がある。なお、一般に自然界の被写体は、斜め方向よりも水平・垂直方向に相関を持った縞模様が多く存在する。また、通常動作時でも、画素切替スイッチを切り替えても同じ色信号が読み出されるので、読み出しアンプのゲインを、緑色（Ｇ）においては同じアンプゲインに設定したまま使用が可能となる。一方、赤色（Ｒ）、青色（Ｂ）においては、水平走査毎にＲチャンネル、Ｂチャンネルの読み出しが切り替わるが、このとき、アンプのゲインを切り替える事により、読み出し回路の先に接続されているＡＤＣ回路のアナログ入力信号範囲をある程度一定の大きさに制限することができ、ADC回路動作範囲が有効に活用できるようになるが、このような動作を行う場合にも、この水平走査毎にアンプゲインを切り替える頻度を通常の１Ｈ毎から２Ｈ毎に低減させる事ができるため、アンプ回路の動作がより安定する利点がある。
【００５８】
［第２実施形態］
次に、第２実施形態について説明する。
図６は、本実施形態による撮像装置の概略機能構成を示すブロック図である。この撮像装置８２が用いる単板カラー撮像素子１は、第１実施形態における単板カラー撮像素子と同一である。本実施形態による撮像装置８２は、単板カラー撮像素子１に加えて、画素加算切替判断部６２と、光量検出部６５と、レンズ７１とを含んで構成される。なお、撮像装置８２が備える機能のうち、本発明の実施形態と直接の関係を持たない部分については、図示および説明を省略する。
【００５９】
画素加算切替判断部６２は、単板カラー撮像素子１内において画素の加算読出を行うか否かを切り替える判断を行う。そして、画素加算切替判断部６２は、画素の加算読出を行うか否かのいずれかを示す画素加算駆動信号を出力する。本実施形態における特徴は、画素加算切替判断部６２が、光量検出部６５からの出力信号に基づいて画素の加算読出を行うか否かを判断する点である。
【００６０】
光量検出部６５は、レンズ７１を通して入射した光の光路付近に設けられ、入射光の光量を検出するものである。光量検出部６５は、光電効果を有する素子を用いて実現され、検出した光量に対応する電気信号を出力するものである。なお、レンズ７１の絞りが可変である場合に、絞りを所定の一定の値にした状況で光量検出部６５が光量を検出するようにしても良いし、絞りを開放した状況で光量検出部６５が光量を検出するようにしても良い。
【００６１】
光量検出部６５からの出力信号に基づいて、画素加算切替判断部６２は、光量が所定の閾値（前実施形態と同様に、ヒステリシスを有していても良い）より少ないときには、単板カラー撮像素子１が、対を成す２つの画素からの加算読出を行うように制御する。そして、画素加算切替判断部６２は、光量が閾値より多いときには、単板カラー撮像素子１が、対を成す２つの画素からの加算読出を行わないように制御する。画素加算切替判断部６２から出力される画素加算駆動信号は、単板カラー撮像素子１に供給され、単板カラー撮像素子１内の加算読出制御部３５から読出制御信号出力部３１への出力の制御に用いられる。
【００６２】
以上、述べたように、本実施形態では、オンチップカラーフィルター（ＣＦＡ）の構造を斜めストライプ方式とし（図１）、且つ、読み出し回路を斜め方向２画素共有読み出し方式とし（図２）、且つ、加算読出制御部３５（図１）を設けることによって加算読み出しを行うか否かを外部から制御可能な構成とする。
本実施形態では、２画素共有読み出し回路を１画素毎に個別に読み出し動作させる場合は、通常通り斜め画素ストライプ構造の画素信号がそのまま順次走査で読み出すことができる。一方、２画素共有読み出し回路の画素切替スイッチを同時にオンとした場合は、同じ色の画素を同時に読み出す動作が行われる。
【００６３】
なお、上述した実施形態における撮像装置による制御機能の一部をコンピューターで実現するようにしても良い。その場合、この制御機能を実現するためのプログラムをコンピューター読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピューターシステムに読み込ませ、実行することによって実現しても良い。なお、ここでいう「コンピューターシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピューター読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピューターシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピューター読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバーやクライアントとなるコンピューターシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでも良い。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピューターシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
【００６４】
以上、複数の実施形態を説明したが、本発明はさらに次のような変形例でも実施することが可能である。
図１は、画素の色の配置例を示している。この色の配置を、次のような変形例で置き換えても良い。次に示す変形例は、オンチップカラーフィルターの色の配置のパターンを示す。実際には、このようなパターンの繰り返しで、縦・横それぞれ、数百から数千の数の画素を配置する。なお、下に示す配置のパターンにおいて、「上：」はその行が偶数行であることを示し、「下：」はその行が奇数行であることを示す。「上：」と表示された行と、その直下の「下：」と表示された行とが対を成す。
【００６５】
［変形例１］
上：ＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢ
下：ＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲ
上：ＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧ
下：ＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢ
上：ＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲ
下：ＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧ
【００６６】
上記の変形例１では、水平方向の色の並びが「ＲＧＢ」の繰り返しであり、対となる画素は、右上と左下である。つまり、右上から左下への方向の斜めストライプが並ぶ。
【００６７】
［変形例２］
上：ＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧ
下：ＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲ
上：ＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢ
下：ＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧ
上：ＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲ
下：ＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢ
【００６８】
上記の変形例２では、水平方向の色の並びが「ＲＢＧ」の繰り返しであり、対となる画素は、右上と左下である。つまり、右上から左下への方向の斜めストライプが並ぶ。
【００６９】
［変形例３］
上：ＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢ
下：ＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧ
上：ＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲ
下：ＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢ
上：ＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧ
下：ＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲＧＢＲ
【００７０】
上記の変形例３では、水平方向の色の並びが「ＲＧＢ」の繰り返しであり、
右下と左上が対  ＲＧＢ
【００７１】
［変形例４］
上：ＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧ
下：ＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢ
上：ＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲ
下：ＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧ
上：ＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢ
下：ＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲＢＧＲ
【００７２】
上記の変形例４では、水平方向の色の並びが「ＲＢＧ」の繰り返しであり、対となる画素は、左上と右下である。つまり、左上から右下への方向の斜めストライプが並ぶ。
【００７３】
［変形例５］
上：ＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧ
下：ＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢ
上：ＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧ
下：ＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲ
上：ＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧ
下：ＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢ
上記の変形例５では、水平方向の色の並びが「ＲＧＢＧ」の繰り返しであり、対となる画素は、左上と右下である。つまり、左上から右下への方向の斜めストライプが並ぶ。
【００７４】
［変形例６］
上：ＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧ
下：ＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲ
上：ＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧ
下：ＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢ
上：ＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧ
下：ＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲＧＢＧＲ
上記の変形例６では、水平方向の色の並びが「ＲＧＢＧ」の繰り返しであり、対となる画素は、右上と左下である。つまり、右上から左下への方向の斜めストライプが並ぶ。
【００７５】
上記の変形例１〜６のいずれの場合においても、電荷読出回路は、特定の第１画素と、平面視において前記第１画素の右下または左下のいずれか一方に配置された第２画素とに接続され、前記第１画素および前記第２画素から受光量に応じた電荷を読み出すとともに、読み出した電荷量に応じた信号値を出力する。また、カラーフィルターは、特定の電荷読出回路に接続された前記第１画素と前記第２画素とを同じ色で変調する。
【００７６】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【産業上の利用可能性】
【００７７】
本発明は、静止画あるいは動画を撮影するための撮像装置などに利用することができる。
【符号の説明】
【００７８】
１  単板カラー撮像素子
１１，１１Ｂ，１１Ｇ，１１Ｒ  画素
１２  電荷読出回路（フローティング・ディフュージョン，ＦＤ）
２１  電荷読出線
２２−０，２２−１  読出制御線
２４  垂直読出線
３１  読出制御信号出力部
３３  読出部
３５  加算読出制御部
４１−０，４１−１  画素読出スイッチ
４３  垂直読出線スイッチ
６１，６２  画素加算切替判断部
６５  光量検出部
７１  レンズ
８１，８２  撮像装置
【図１】
0006508805.tif 000002
【図２】
0006508805.tif 000003
【図３】
0006508805.tif 000004
【図４】
0006508805.tif 000005
【図５】
0006508805.tif 000006
【図６】
0006508805.tif 000007