(57)【特許請求の範囲】
【請求項１】
直流電力または交流電力を入力して直流電圧を出力する電力変換装置であって、
出力する直流電圧値と前記直流電圧値の目標値である直流電圧指令値との偏差を入力して、比例積分演算を行う比例積分演算制御器と、
前記比例積分演算制御器から出力された制御量を補正する第１補正回路と、
を備え、
前記第１補正回路は、
前記直流電圧値をあらかじめ設定されたしきい値と比較する比較回路と、
前記比較回路の出力に応じて、あらかじめ設定された加算値に切替えて補正値を出力するスイッチと、
を含む電力変換装置。
【請求項２】
前記第１補正回路は、入力する前記比較回路の出力に遅れ時間を付加して出力する遅延回路をさらに含む請求項１記載の電力変換装置。
【請求項３】
前記直流電圧指令値を補正する第２補正回路をさらに備え、
前記第２補正回路は、
前記加算値が前記スイッチから出力されたときから前記加算値を積分して出力する積分器と、
前記直流電圧指令値から前記積分器の出力を加算して新たな直流電圧指令値を出力する加算器と、
をさらに備えた請求項１または２に記載の電力変換装置。
【請求項４】
前記第２補正回路は、前記積分器と前記加算器との間に接続され、前記積分器が無出力になったときに、所定の時定数で出力を減衰させる一次遅れ回路を含む請求項３記載の電力変換装置。
【請求項５】
直流電力または交流電力を入力して直流電圧を出力する電力変換装置の前記出力する直流電圧を制御する直流電圧制御装置であって、
前記電力変換装置が出力する直流電圧値と前記直流電圧値の目標値である直流電圧指令値との偏差を入力して、比例積分演算を行う比例積分演算制御器と、
前記比例積分演算制御器から出力された制御量を補正する第１補正回路と、
を備え、
前記第１補正回路は、
前記直流電圧値をあらかじめ設定されたしきい値と比較する比較回路と、
前記比較回路の出力に応じて、あらかじめ設定された加算値に切替えて補正値を出力するスイッチと、
を含む直流電圧制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置および直流電圧制御装置に関する。
【背景技術】
【０００２】
交流電圧を入力して直流電圧に変換し、あるいは、直流電圧を入力して異なる電圧値の直流電圧に変換して出力する電力変換装置が電力系統に連系され、あるいは送配電システムその他の電力システムで用いられている。
【０００３】
電力変換装置に入力される電圧や電流、温度等の変動要因に対して、電力変換装置は、これらに対して直流電圧を安定化するように動作する。これらの変動要因が所定よりも大きい場合には、電力変換装置は、電力システムや自身を保護するために出力のシャットダウン等の保護動作をする。
【０００４】
一方、電力変換装置の制御回路には種々の理由から応答の遅れが存在し、たとえば入力される交流電圧の側に擾乱が生じた場合等には、直流電圧が大きく上昇することがある。このような場合に、制御回路の応答が追い付かず、過大な直流電圧であるとして出力をシャットダウンしてしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１５０９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、外部に擾乱が生じた場合であっても、直流電圧の上昇を抑制する電力変換装置および直流電圧制御装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態に係る電力変換装置は、直流電力または交流電力を入力して直流電圧を出力する電力変換装置である。出力する直流電圧値と前記直流電圧値の目標値である直流電圧指令値との偏差を入力して、比例積分演算を行う比例積分演算制御器と、前記比例積分演算制御器から出力された制御量を補正する第１補正回路と、を備える。前記第１補正回路は、前記直流電圧値をあらかじめ設定されたしきい値と比較する比較回路と、前記比較回路の出力に応じて、あらかじめ設定された加算値に切替えて補正値を出力するスイッチと、を含む。
【発明の効果】
【０００８】
本実施形態では、直流電圧値をしきい値と比較する比較回路の出力に応じて、あらかじめ設定された加算値に切替えて出力するスイッチを備え、比例積分演算制御器から出力された制御量に、スイッチから出力された加算値を加算するので、補正された制御量を生成することができる。そのため、比例積分演算制御器の応答遅れにかかわらず、出力電圧の上昇を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係る電力変換装置を例示するブロック図である。
【図２】実施形態に係る制御回路を例示するブロック図である。
【図３】実施形態の制御回路の動作を説明するためのタイミングチャートの例である。
【図４】実施形態の制御回路の動作を説明するためのタイミングチャートの例である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
【００１１】
図１は、本実施形態に係る電力変換装置を例示するブロック図である。
図２は、本実施形態に係る制御回路を例示するブロック図である。
図１に示すように、本実施形態の電力変換装置１０は、電力変換部２０と、制御回路３０と、を備える。電力変換装置１０は、入力端子１１ａ〜１１ｃと、出力端子１１ｄ，１１ｅとを含む。電力変換装置１０は、入力端子１１ａ〜１１ｃを介して交流電源１に接続される。交流電源１は、たとえば三相交流の電力系統である。電力変換装置１０は、出力端子１１ｄ，１１ｅを介して、図示しないが、たとえば直流負荷や直流電源、コンデンサによるエネルギ蓄積回路等に接続される。交流電源１は、三相交流に限らず、単相交流であってももちろんよい。
【００１２】
電力変換装置１０は、交流電源１から供給される交流電圧を所定の直流電圧に変換して出力する。
【００１３】
電力変換部２０は、交流電圧を直流電圧に変換する。電力変換部２０は、スイッチング回路を含む。スイッチング回路は、交流電源１の周波数よりも十分高い周波数で交流電圧をスイッチングし、高周波フィルタ等を介して所定の直流電圧に変換する。
【００１４】
制御回路３０は、電力変換部２０の入力および出力に接続されている。制御回路３０は、電力変換部２０に入力される入力電圧（交流電圧や全波整流された脈流電圧等）および出力電圧等を入力して、所定の入力電流および出力電圧になるように、ゲート駆動信号を電力変換部２０に供給する。制御回路３０は、制御対象によっては、入力の電流や出力の電流、あるいは系統側の電流（有効電流、無効電流）を検出して、入力するようにしてもよい。
【００１５】
なお、制御回路３０は、電力変換部２０と同一の筐体内に設けられてもよく、電力変換部２０とは別筐体に制御装置（直流電圧制御装置）として設けられてもよい。
【００１６】
図２には、制御回路３０の一部の構成が示されている。図２に示すように、制御回路３０は、ＰＩ制御器３２と、制御出力補正回路４０と、直流電圧指令値補正回路５０と、を含む。
【００１７】
ＰＩ制御器３２には、直流電圧指令値ＶＤＣ＊と直流電圧値ＶＤＣとから、加減算器３１によって、これらの偏差ΔＶＤＣが入力される。なお、ＰＩ制御器３２は、制御出力が演算器が取り扱える数値を超過する程度まで過大にならないようにクランプするための出力のクランプ回路またはクランプ機能を設けてもよい。
【００１８】
ＰＩ制御器３２は、比例ゲインｋｐおよび積分ゲインｋｉ１を有する。比例ゲインｋｐおよび積分ゲインｋｉ１は、あらかじめ設定されている。
【００１９】
ＰＩ制御器３２は、直流出力電圧の偏差ΔＶＤＣをＰＩ制御して直流電圧制御出力を出力する。ＰＩ制御器３２は、偏差ΔＶＤＣを縮小するように直流電圧制御出力を生成する。
【００２０】
制御出力補正回路４０は、直流電圧ＶＤＣを入力する。制御出力補正回路４０の出力は、加算器３３によってＰＩ制御器３２の出力に加算される。制御出力補正回路４０は、判定回路４１と、オンディレイ回路４２と、オフディレイ回路４３と、スイッチ４４と、を含む。
【００２１】
判定回路４１は、直流電圧ＶＤＣを入力する。判定回路４１には、あらかじめ検出レベルＶｄが設定されている。判定回路４１は、直流電圧ＶＤＣが検出レベルＶｄ以上となった場合に、たとえばハイレベルの信号を出力する。判定回路４１は、直流電圧ＶＤＣが検出レベルＶｄよりも低い場合には、たとえばローレベルの信号を出力する。
【００２２】
オンディレイ回路４２は、判定回路４１の出力に接続されている。オンディレイ回路４２には、オンディレイ時間ＤＬＹｏｎが設定されている。オンディレイ回路４２は、入力されたハイレベルの信号がオンディレイ時間ＤＬＹｏｎを超えた後に、ハイレベルの信号を出力する。オンディレイ回路４２は、入力されたハイレベルの信号がオンディレイ時間ＤＬＹｏｎよりも短いときには、ハイレベルの信号の入力にかかわらず、ローレベルの信号を出力する。
【００２３】
オンディレイ時間ＤＬＹｏｎは、たとえば数μｓ〜１００μｓ程度に設定される。オンディレイ回路４２は、ノイズ等の短いパルス幅の電圧変化によって判定回路４１の出力が反転した場合であっても、ノイズ等による誤動作として判定し、そのノイズ等を出力しないように設けられている。
【００２４】
オフディレイ回路４３は、オンディレイ回路４２の出力に接続されている。オフディレイ回路４３は、オフディレイ時間ＤＬＹｏｆｆが設定されている。オフディレイ回路４３は、入力されたハイレベルの信号が反転してローレベルになった場合、ローレベルの期間がオフディレイ時間ＤＬＹｏｆｆよりも長いときに、出力をローレベルに反転する。オフディレイ回路４３は、入力されたハイレベルの信号が反転してローレベルになったときに、ローレベルの期間がオフディレイ時間ＤＬＹｏｆｆよりも短いときには、ローレベルの入力にかかわらず、ハイレベルの出力を維持する。
【００２５】
オフディレイ回路４３は、たとえば、交流電源１の交流電圧を全波整流した脈流電圧の周期（交流電圧の１／２の周期）程度の時間に設定される。これにより、脈流電圧が重畳された直流電圧ＶＤＣを検出したときに、脈流電圧のリップルによって意図せずローレベルの信号を出力することを防止することができる。後に詳述するように、オフディレイ時間ＤＬＹｏｆｆの値は、制御出力加算値Ａに応じて設定することができる。
【００２６】
なお、制御出力補正回路４０では、上述のような意図しない信号を出力しなければよく、オフディレイ回路４３に代えて、ヒステリシス回路を用いてもよい。また、オフディレイ回路４３とヒステリシス回路とを同時に用いるようにしてもよい。
【００２７】
スイッチ４４は、一方の入力に、制御出力加算値Ａが入力される。スイッチ４４は、他方の入力には、ゼロ（またはローレベル）の信号が入力される。スイッチ４４の出力は、加算器３３に入力されている。ＰＩ制御器３２から出力された制御出力は、加算器３３によって、スイッチ４４の出力と加算される。
【００２８】
スイッチ４４の制御端子は、オフディレイ回路４３の出力に接続されている。スイッチ４４は、オフディレイ回路４３の出力がハイレベルのときには、制御出力加算値Ａが入力されている側を出力に接続する。スイッチ４４は、オフディレイ回路４３の出力がローレベルのときには、ゼロレベルの信号の側を出力に接続する。
【００２９】
つまり、制御出力補正回路４０は、オフディレイ回路４３の出力がハイレベルのときには、スイッチ４４を介して、制御出力加算値Ａを出力する。そのため、ＰＩ制御器３２の出力には、制御出力加算値Ａが加算されるので、制御回路３０から出力される直流電圧制御出力は、制御出力加算値Ａで補正される。制御出力補正回路４０は、オフディレイ回路４３の出力がローレベルのときには、制御出力の補正を行わない。
【００３０】
直流電圧指令値補正回路５０は、制御出力加算値Ａが入力される。直流電圧指令値補正回路５０は、制御出力補正回路４０のオフディレイ回路４３の出力が、インバータ回路３６を介して入力される。直流電圧指令値補正回路５０の出力は、加算器３５によって、直流電圧指令値ＶＤＣ＊を補正する。直流電圧指令値補正回路５０は、積分器５１と、一次遅れ回路５２と、含む。
【００３１】
積分器５１には、制御出力加算値Ａが入力される。積分器５１のリセット入力Ｒには、インバータ回路３６を介して、オフディレイ回路４３の出力が入力されている。積分器５１は、リセット入力Ｒがハイレベルのときには、入力信号のレベルにかかわらずゼロを出力する。積分器５１は、リセット入力Ｒがローレベルのときには、入力信号に応じた積分値を出力する。積分器５１に直流値が入力されているときには、リセット入力Ｒがローレベルに変化したタイミングで、積分動作を開始し、直線的に変化する信号を出力する。積分器５１の積分ゲインｋｉ２は、あらかじめ設定されている。
【００３２】
一次遅れ回路５２は、積分器５１の出力に接続されている。一次遅れ回路５２は、出力をクランプする機能を有する。一次遅れ回路５２の一方のクランプ電圧は、積分器５１が出力する電圧によって設定されている。なお、他方のクランプ電圧は、積分器５１とともに、あらかじめ設定された値とされる。あらかじめ設定されている値は、例外的な大きな外乱により、長期間にわたって直流電圧指令値補正回路５０が積分値を蓄積して、直流電圧指令値補正回路５０の出力が過剰となった場合にもとづいて設定される。この場合において、クランプ電圧の設定値は、直流電圧指令値ＶＤＣ＊が過剰に定常値から変化しない値に設定される。
【００３３】
一次遅れ回路５２は、入力された信号に、一次遅れ定数に応じた時定数Ｔを付加して出力する。後に詳述するが、一次遅れ回路５２は、入力に接続されている積分器５１からの信号が遮断されたときに、時定数Ｔに応じて徐々にゼロに復帰する信号を出力する。
【００３４】
本実施形態の電力変換装置１０では、入力の擾乱等の際に、ＰＩ制御器３２の応答よりも短い時間で出力の直流電圧ＶＤＣが上昇したときに、制御出力補正回路４０が、直流電圧制御出力を強制的に引き下げるように動作する。このときに、ＰＩ制御器３２への入力（直流電圧ＶＤＣ）が過剰に引き下げられるので、これを適切に補正する必要がある。直流電圧指令値補正回路５０は、直流電圧ＶＤＣが過剰に引き下げられたときに、直流電圧指令値ＶＤＣ＊を補正することによって、適切な入力をＰＩ制御器３２に供給する。これによって、ＰＩ制御器３２の応答が開始された際に、適切な出力を生成するので、直流電圧制御出力は、過剰に振動的になること等を抑制することができる。
【００３５】
なお、本明細書では、擾乱とは、入力される交流電圧ＶＡＣの上昇、下降を含む急変、交流電源１の位相の急変等を含むものとする。
【００３６】
上述した制御回路３０の論理構成等は、上述のような正論理に限らず、負論理であってももちろんよい。また、上述の機能を有する構成であれば、他の論理構成であってもよい。
【００３７】
なお、制御回路３０から出力される直流電圧制御出力は、たとえば図示しない直流電流制御回路等によって、入力され、直交変換等された交流電流の実効値と加算された後、座標の逆変換や空間ベクトル変換等によって信号が生成される。生成された信号は、ゲート駆動信号として、電力変換部２０に供給される。電力変換部２０は、生成されたゲート駆動信号にしたがって、各スイッチング素子を駆動する。
【００３８】
本実施形態の電力変換装置１０の動作について説明する。
図３は、本実施形態の制御回路の動作を説明するためのタイミングチャートの例である。
図３において、最上段の図は、交流電源の実効値の電圧である交流電圧ＶＡＣの時間変化の例を表している。
２段目の図は、電力変換装置１０の出力の直流電圧ＶＤＣの時間変化の例を表している。
３段目の図は、制御回路３０から出力される直流電圧制御出力の時間変化の例を表している。
４段目の図は、制御出力補正回路４０から出力される信号（スイッチ４４の出力信号）を表している。
５段目の図は、直流電圧指令値補正回路５０の積分器５１の出力信号Ｂを表している。
最下段の図は、直流電圧指令値補正回路５０の一次遅れ回路５２の出力信号Ｃを表している。
【００３９】
この例では、時刻ｔ０までは交流電圧ＶＡＣは規定のレベルであり、時刻ｔ０において、擾乱が発生したものとする。なお、図３の例としては、交流電圧ＶＡＣの上昇を挙げているが、交流電源の実効値の上昇、下降を含む急変、および交流電源の位相の急変等によって直流電圧が変動する場合も同様である。
【００４０】
時刻ｔ０において生じた交流電圧ＶＡＣの擾乱によって、電力変換装置１０の出力の直流電圧ＶＤＣが上昇を開始する。
【００４１】
時刻ｔ１において、直流電圧ＶＤＣは、検出レベルＶｄに達する。制御出力補正回路４０は、時刻ｔ１からオンディレイ時間ＤＬＹｏｎが経過した後（時刻ｔ２）、制御出力加算値Ａを出力する。制御出力加算値Ａは、負の値を有する。ＰＩ制御器３２が応答するまでの間に、直流電圧ＶＤＣを引き下げるために、直流電圧制御出力を負の電圧とするためである。
【００４２】
オフディレイ回路４３は、直流電圧ＶＤＣが検出レベルＶｄ以下になる期間がオフディレイ時間ＤＬＹｏｆｆを超えるまでハイレベルの信号を出力する。スイッチ４４は、オフディレイ回路４３からハイレベルの信号を供給され、オフディレイ時間ＤＬＹｏｆｆが経過するまで制御出力加算値Ａを出力する。
【００４３】
ここで、オンディレイ時間ＤＬＹｏｎおよびオフディレイ時間ＤＬＹｏｆｆについて説明する。
図４は、本実施形態の制御回路の動作を説明するためのタイミングチャートの例である。
図４には、オンディレイ時間ＤＬＹｏｎおよびオフディレイ時間ＤＬＹｏｆｆについて説明するためのタイミングチャートが示されている。
図４の最上段の図は、直流電圧ＶＤＣの電圧波形の例である。直流電圧ＶＤＣにリップルが重畳しており、リップルの部分が拡大されている。直流電圧ＶＤＣは、時刻ｔａにおいて検出レベルＶｄ以上となり、時刻ｔｂにおいて検出レベルＶｄを下回る。時刻ｔｂ以降は、ＶＡＣは、検出レベルＶｄを下回っている。
【００４４】
図４の２段目の図は、判定回路４１の出力波形の例を示している。判定回路４１は、直流電圧ＶＤＣが検出電圧Ｖｄ以上のときにハイレベルを出力するので、時刻ｔａ〜時刻ｔｂでは、ハイレベルの出力を示している。判定回路４１は、直流電圧ＶＤＣが検出電圧Ｖｄを下回ったときにローレベルを出力するので、時刻ｔａ以前および時刻ｔｂ以降は、ローレベルを出力している。
【００４５】
図４の３段目の図は、オンディレイ回路４２の出力波形の例を示している。オンディレイ回路４２は、判定回路４１の出力のハイレベルが、オンディレイ時間ＤＬＹｏｎよりも長い時間継続したときに、ハイレベルの信号を出力する。オンディレイ回路４２は、判定回路４１の出力がローレベルに遷移した後に、ローレベルに反転する。
【００４６】
図４の４段目の図は、オフディレイ回路４３の出力波形の例を示している。オフディレイ回路４３は、オンディレイ回路４２の出力がハイレベルなるとともにハイレベルの信号を出力する。オンディレイ回路４２の出力のローレベルの状態が、オフディレイ時間ＤＬＹｏｆｆ以上継続したときに、オフディレイ回路４３の出力は、ローレベルに反転する。
【００４７】
この例のように、オフディレイ時間ＤＬＹｏｆｆは、リップル周期程度に設定されている場合には、制御出力補正回路４０は、ハイレベルの状態をリップル周期程度に維持することができる。リップル周期は、商用電源５０Ｈｚの場合には、１／（５０Ｈｚ×２）＝１０ｍｓであり、オフディレイ時間ＤＬＹｏｆｆは、１０ｍｓ前後に設定される。
【００４８】
図３に戻って説明する。
時刻ｔ０から時刻ｔ３では、ＰＩ制御器３２の応答速度よりも十分に短い時間内での現象であるため、ＰＩ制御器３２の出力はほぼゼロである。一方、制御出力補正回路４０を備えていない場合には、直流電圧ＶＤＣは、破線のようにさらに上昇し、過電圧保護のしきい値Ｖｏｖを超えてしまう。過電圧保護が動作すると、電力変換装置１０は、シャットダウンされるので、直流電圧ＶＤＣはその後ゼロに向かって降下する。
【００４９】
そこで、本実施形態の電力変換装置１０では、時刻ｔ２において、制御出力加算値ＡをＰＩ制御器３２の出力に加算する。制御出力加算値Ａは、上述したとおり負の値を有するので、ＰＩ制御器３２が十分に応答しない時刻ｔ２から時刻ｔ３の期間において、制御回路３０は、負の値の直流電圧制御出力を出力することができる。
【００５０】
時刻ｔ２から時刻ｔ３では、直流電圧制御出力が負の値となるため、上昇していた直流電圧ＶＤＣは、急速に下降する。
【００５１】
なお、制御出力加算値Ａは、オフディレイ時間ＤＬＹｏｆｆにおいて、直流電圧が設定値Ｖｄや過電圧保護のしきい値Ｖｏｖよりも十分低くなるような値に、事前に実験やシミュレーション等を用いて設定される。
【００５２】
時刻ｔ４以降では、直流電圧ＶＤＣは、直流電圧指令値ＶＤＣ＊の値に収れんする。
【００５３】
直流電圧指令値補正回路５０の動作について説明する。本実施形態の電力変換装置１０は、ＰＩ制御器３２の応答遅れに対して、制御出力補正回路４０によって、ＰＩ制御器３２の出力に制御出力加算値Ａを強制的に印加する。これによって、直流電圧ＶＤＣを強制的に引き下げて、直流電圧ＶＤＣが過大な電圧に上昇することを防止する。一方で、強制的に直流電圧ＶＤＣを引き下げることによって、ＰＩ制御器３２は、引き下げられた直流電圧ＶＤＣによる偏差ΔＶＤＣを積分するように動作するため、ＰＩ制御器３２が出力する直流電圧制御出力は、増加し過ぎるおそれがある。そこで、これを補正するために、直流電圧指令値補正回路５０は、直流電圧指令値ＶＤＣ＊に対して補償を行い、ＰＩ制御器３２の出力が増加し過ぎないように補正する。
【００５４】
まず、積分器５１の動作について説明する。
積分器５１のリセット入力には、インバータ回路３６を介して、制御出力補正回路４０のオフディレイ回路４３の出力が接続されている。時刻ｔ０から時刻ｔ２では、積分器５１のリセット入力には、ハイレベルの電圧が入力されており、積分器５１は、入力にかかわらず、ゼロを出力している（無出力）。
【００５５】
時刻ｔ２から時刻ｔ３では、積分器５１のリセット入力には、ローレベルの電圧が入力されるので、積分器５１は、入力に応じた信号を出力する。積分器５１には、制御出力加算値Ａが入力されているので、積分器５１は、時刻ｔ２におけるステップ応答を出力する（図３の動作波形Ｂ）。時刻ｔ３以降では、積分器５１のリセット入力がハイレベルに反転するので、積分器５１の出力もゼロとなる。
【００５６】
後述するように、積分器５１の時刻ｔ２から時刻ｔ３における積分出力Ｂは、一次遅れ回路５２を介してそのまま直流電圧指令値ＶＤＣ＊に加算される。そのため、過剰に引き下げられた直流電圧ＶＤＣに対して、その過剰分を補償するような値に補正された直流電圧指令値によって、補正される。補正レベルは、積分器５１の比例定数ｋｉ２を適切に設定することによって調整される。
【００５７】
一次遅れ回路５２は、積分器５１の出力に接続され、一次遅れ回路５２の出力上限リミット電圧は、入力に応じて設定されるように接続されている。そのため、時刻ｔ２から時刻ｔ３では、一次遅れ回路５２は、積分器５１の積分出力Ｂをほぼそのまま出力する。
【００５８】
一次遅れ回路５２は、入力がゼロになると、入力に対する一次遅れの信号を出力する。時刻ｔ３において、一次遅れ回路５２は、復帰時の時定数Ｔに応じて出力信号が徐々にゼロになる。
【００５９】
時刻ｔ２から時刻ｔ３における余剰積分値を補償するための積分出力Ｂは、加算器５３によって出力電圧指令値ＶＤＣ＊に加算される。積分器５１の出力は負の値を有するので、補正された出力電圧指令値は、積分出力Ｂに応じて低い値となる。これによって、ＰＩ制御器３２に入力される偏差ΔＶＤＣの絶対値は減少し、直流電圧制御出力は適正な値となる。
【００６０】
一方で、出力波形Ｂのように補正値を急速に遮断すると、ＰＩ制御器３２の積分器によって出力が振動することがある。この振動を抑制するために、一次遅れ回路５２によって、直流電圧指令値ＶＤＣ＊に対する補正値を徐々にゼロにする。補正復帰時の時定数Ｔは、たとえばリップル周期程度、あるいはリップル周期よりも十分長く設定され、たとえばリップル周期の５倍から１０倍程度に設定されることによって直流電圧制御出力は、振動せず安定に出力される。
【００６１】
本実施形態の電力変換装置１０の作用および効果について説明する。
本実施形態の電力変換装置１０では、制御出力補正回路４０を備えているので、ＰＩ制御器３２の応答遅れにかかわらず、入力電圧の擾乱等によって、出力の直流電圧ＶＤＣが過剰に上昇することを防止することができる。制御出力補正回路４０は、検出レベルＶｄを検出する判定回路４１等を追加することによって構成することができるので、既存のＰＩ制御器３２による直流電圧ＶＤＣの安定機構に容易に追加することができる。
【００６２】
電力変換装置１０は、直流電圧指令値補正回路５０を備えているので、直流電圧指令値ＶＤＣ＊に対して補償を行い、制御出力補正回路４０によって補正された制御出力を適切に調整することができる。直流電圧指令値補正回路５０は、積分器５１と一次遅れ回路５２とを含むので、制御出力の調整には、積分器５１の積分ゲインｋｉ２および一次遅れ回路５２の時定数Ｔをそれぞれ設定することによって容易に行うことができる。
【００６３】
本実施形態の電力変換装置１０では、上述の機能を備えることによって、意図しない過電圧保護による機器の停止を防止することができるので、停止時のバックアップシステムが不要になる等、電力システム構築時のコスト低減に寄与することができる。また、電力変換装置１０の意図しない停止からの再起動動作を行う頻度を低減させることによって、システムの稼働率の向上等はかることができる。
【００６４】
上述では、交流電圧から直流電圧に変換して出力する電力変換装置、たとえば整流器や電力順変換器（電力コンバータ）について説明したが、電力変換部２０から整流平滑回路２１を省略して、直流電圧を入力する電力コンバータとしてもよい。また、電力変換装置の出力は、安定化された直流電圧に限らず、安定化された直流電流であってもよく、負荷条件によってこれらが切替えられてもよい。
【００６５】
以上説明した実施形態によれば、入力等に擾乱が生じた場合であっても、出力電圧の上昇を抑えた電力変換装置および直流電圧制御装置を実現することができる。
【００６６】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００６７】
１  交流電源、１０  電力変換装置、２０  電力変換部、３０  制御回路、３１  加減算器、３２  ＰＩ制御器、３３，３５  加算器、３６  インバータ回路、４０  制御出力補正回路、４１  判定回路、４２  オンディレイ回路、４３  オフディレイ回路、４４  スイッチ、５０  直流電圧指令値補正回路、５１  積分器、５２  一次遅れ回路
【図１】
0006508782.tif 000002
【図２】
0006508782.tif 000003
【図３】
0006508782.tif 000004
【図４】
0006508782.tif 000005