(57)【特許請求の範囲】
【請求項１】
第１パッド、
前記第１パッド上に形成され、前記第１パッドを選択的に露出する第１開口部を備えた第１ソルダーレジスト層、
及び、前記第１ソルダーレジスト層上に形成され、前記第１開口部を介して前記第１パッドと電気的に接続された接続パッド、を備えた第１基板と、
第２パッド、
及び、前記第２パッド上に形成され、前記第２パッドを選択的に露出する第２開口部を備えた第２ソルダーレジスト層、を備えた第２基板と、
前記第１基板の前記第１ソルダーレジスト層上に実装された電子部品と、を有し、
前記第２基板は、前記第２パッドを前記接続パッド側に向け、前記電子部品を挟んで前記第１基板上に積層され、
前記接続パッドと前記第２パッドとは、基板接続部材を介して電気的に接続され、
前記第１パッドの直径は、前記第２パッドの直径よりも小さく、
前記接続パッドの直径は、前記第１パッドの直径及び前記第２開口部の直径よりも大きい電子部品内蔵基板。
【請求項２】
前記第２開口部の直径は、前記第１パッドの直径よりも大きい請求項１に記載の電子部品内蔵基板。
【請求項３】
前記基板接続部材及び前記電子部品を封止して、前記第１基板と前記第２基板との間に充填された樹脂を有し、
前記樹脂は、前記接続パッドの側面を被覆している請求項１又は２に記載の電子部品内蔵基板。
【請求項４】
前記第１パッドを複数個備え、
隣接する前記第１パッド間に配線パターンが配置されている請求項１乃至３の何れか一項に記載の電子部品内蔵基板。
【請求項５】
前記第１パッドと同一配線層に電子部品接続用パッドを有し、
前記第１ソルダーレジスト層は、前記電子部品接続用パッドを選択的に露出する第３開口部を備え、
前記電子部品は、前記第３開口部を介して前記電子部品接続用パッドと電気的に接続されている請求項１乃至４の何れか一項に記載の電子部品内蔵基板。
【請求項６】
前記基板接続部材は、コアと、前記コアの外周面を被覆する導電材料と、を備えたコア付きのはんだボールである請求項１乃至５の何れか一項に記載の電子部品内蔵基板。
【請求項７】
前記基板接続部材は、直径の寸法より高さが高い柱状の金属ポストである請求項１乃至５の何れか一項に記載の電子部品内蔵基板。
【請求項８】
前記電子部品は半導体チップであり、
前記半導体チップは、回路形成面を前記第１基板側に向けてフリップチップ実装されている請求項１乃至７の何れか一項に記載の電子部品内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品内蔵基板に関する。
【背景技術】
【０００２】
近年、半導体チップ等の電子部品を有した基板の小型化や省スペース化等のため、半導体チップ等の電子部品が埋め込まれた所謂電子部品内蔵型の配線基板（以降、電子部品内蔵基板とする）が提案されている。
【０００３】
電子部品内蔵基板の一例としては、半導体チップ等の電子部品が実装された第１基板上に、はんだボール等の基板接続部材を介して第２基板を積層し、第１基板と第２基板との間を樹脂封止した構造を挙げることができる。基板接続部材は、第１基板に形成されたソルダーレジスト層の開口部内に露出するパッドと、第２基板に形成されたソルダーレジスト層の開口部内に露出するパッドとの間に配置される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第０７／０６９６０６号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、最近では基板接続部材の狭ピッチ化が進んでおり、これに伴い、第１基板のパッド間のクリアランスが小さくなり、第１基板のパッド間に配線パターンを通すことが困難となっていた。
【０００６】
本発明は、上記に鑑みてなされたもので、第１基板のパッド間のクリアランスを確保することが可能な電子部品内蔵基板を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本電子部品内蔵基板は、第１パッド、前記第１パッド上に形成され、前記第１パッドを選択的に露出する第１開口部を備えた第１ソルダーレジスト層、及び、前記第１ソルダーレジスト層上に形成され、前記第１開口部を介して前記第１パッドと電気的に接続された接続パッド、を備えた第１基板と、第２パッド、及び、前記第２パッド上に形成され、前記第２パッドを選択的に露出する第２開口部を備えた第２ソルダーレジスト層、を備えた第２基板と、前記第１基板の前記第１ソルダーレジスト層上に実装された電子部品と、を有し、前記第２基板は、前記第２パッドを前記接続パッド側に向け、前記電子部品を挟んで前記第１基板上に積層され、前記接続パッドと前記第２パッドとは、基板接続部材を介して電気的に接続され、前記第１パッドの直径は、前記第２パッドの直径よりも小さく、前記接続パッドの直径は、前記第１パッドの直径及び前記第２開口部の直径よりも大きいことを要件とする。
【発明の効果】
【０００８】
開示の技術によれば、第１基板のパッド間のクリアランスを確保することが可能な電子部品内蔵基板を提供できる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施の形態に係る電子部品内蔵基板を例示する断面図である。
【図２】基板接続部１７を設ける効果について説明する図である。
【図３】第１の実施の形態に係る電子部品内蔵基板の製造工程を例示する図（その１）である。
【図４】第１の実施の形態に係る電子部品内蔵基板の製造工程を例示する図（その２）である。
【図５】第２の実施の形態に係る電子部品内蔵基板を例示する断面図である。
【図６】第２の実施の形態に係る電子部品内蔵基板の製造工程を例示する図である。
【図７】第１の実施の形態の応用例に係る電子部品装置を例示する断面図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１１】
〈第１の実施の形態〉
［第１の実施の形態に係る電子部品内蔵基板の構造］
まず、第１の実施の形態に係る電子部品内蔵基板の構造について説明する。図１は、第１の実施の形態に係る電子部品内蔵基板を例示する断面図であり、（ｂ）は（ａ）のＡ部を拡大したものである。
【００１２】
図１を参照するに、電子部品内蔵基板１は、第１基板１０と、基板接続部材２０と、第２基板３０と、半導体チップ４０と、アンダーフィル樹脂５０と、モールド樹脂６０とを有している。電子部品内蔵基板１において、第１基板１０と第２基板３０とが、第１基板１０と第２基板３０とを電気的に接続する基板接続部材２０を介して積層されている。
【００１３】
なお、本実施の形態では、便宜上、電子部品内蔵基板１において、第２基板３０のソルダーレジスト層３４側を上側又は一方の側、第１基板１０のソルダーレジスト層１６側を下側又は他方の側とする。又、各部位のソルダーレジスト層３４側の面を上面又は一方の面、ソルダーレジスト層１６側の面を下面又は他方の面とする。但し、電子部品内蔵基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をソルダーレジスト層３４の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層３４の一方の面の法線方向から視た形状を指すものとする。
【００１４】
第１基板１０は、絶縁層１１と、配線層１２及び１３と、貫通配線１４と、ソルダーレジスト層１５及び１６と、基板接続部１７とを有している。
【００１５】
第１基板１０において、絶縁層１１としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。絶縁層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。絶縁層１１の厚さは、例えば、３０〜２００μｍ程度とすることができる。なお、各図において、ガラスクロス等の図示は省略されている。
【００１６】
配線層１２は、絶縁層１１の一方の面に形成されている。配線層１２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２の厚さは、例えば、５〜２０μｍ程度とすることができる。配線層１２は、第１パッド１２ａと、電子部品接続用パッド１２ｂと、配線パターン１２ｃとを有している。第１パッド１２ａの平面形状は、例えば、直径が６０〜８０μｍ程度の円形とすることができる。電子部品接続用パッド１２ｂの平面形状は、例えば、直径が２０〜１２０μｍ程度の円形とすることができる。
【００１７】
配線パターン１２ｃは、例えば、隣接する第１パッド１２ａ間に配置することができる。配線パターン１２ｃのライン／スペースは、例えば、１０μｍ／１０μｍ〜１０μｍ／９０μｍ程度とすることができる。なお、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが１０μｍ／１０μｍと記載されていた場合、配線幅が１０μｍ、隣り合う配線同士の間隔が１０μｍであることを表す。
【００１８】
配線層１３は、絶縁層１１の他方の面に形成されている。配線層１２と配線層１３とは、絶縁層１１を貫通する貫通配線１４を介して電気的に接続されている。なお、貫通配線１４の一端は、第１パッド１２ａ、電子部品接続用パッド１２ｂ、及び配線パターン１２ｃの何れと接続しても構わない。配線層１３及び貫通配線１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１３の厚さは、例えば、５〜２０μｍ程度とすることができる。
【００１９】
ソルダーレジスト層１５は、絶縁層１１の一方の面に、配線層１２を覆うように形成されている。ソルダーレジスト層１５は、第１パッド１２ａを選択的に露出する開口部１５ｘと、電子部品接続用パッド１２ｂを選択的に露出する開口部１５ｙとを備えている。ソルダーレジスト層１５は、本発明に係る第１ソルダーレジスト層の代表的な一例である。又、開口部１５ｘは本発明に係る第１開口部の代表的な一例であり、開口部１５ｙは本発明に係る第３開口部の代表的な一例である。
【００２０】
ソルダーレジスト層１６は、絶縁層１１の他方の面に、配線層１３を覆うように形成されている。ソルダーレジスト層１６は、配線層１３を選択的に露出する開口部１６ｘを備えている。開口部１６ｘ内に露出する配線層１３は、マザーボード等の実装基板等（図示せず）と電気的に接続されるパッドとして機能する。
【００２１】
ソルダーレジスト層１５及び１６の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。ソルダーレジスト層１５及び１６の夫々の厚さは、例えば、１０〜４０μｍ程度とすることができる。開口部１５ｘの平面形状は、例えば、直径が４０〜６０μｍ程度の円形とすることができる。開口部１５ｘの深さは、例えば、５〜２０μｍ程度とすることができる。
【００２２】
必要に応じ、開口部１６ｘ内に露出する配線層１３に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理によりアゾール化合物やイミダゾール化合物等からなる有機被膜を形成したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、開口部１６ｘ内に露出する配線層１３に、はんだボール等の外部接続端子９０を形成してもよい。
【００２３】
基板接続部１７は、ソルダーレジスト層１５の一方の面に形成された接続パッド１７ａ、及び接続パッド１７ａと一体に形成され開口部１５ｘ内に充填されたビア配線１７ｂを含んで構成されている。接続パッド１７ａの下面はソルダーレジスト層１５に接し、接続パッド１７ａの上面と側面がソルダーレジスト層１５から露出している。接続パッド１７ａは、開口部１５ｘ内に形成されたビア配線１７ｂを介して、第１パッド１２ａと電気的に接続されている。接続パッド１７ａ、ビア配線１７ｂ、第１パッド１２ａは、平面視で重複して設けられている。接続パッド１７ａと配線パターン１２ｃの一部又は全部とを、平面視で重複して設けてもよい。
【００２４】
接続パッド１７ａの平面形状は、例えば、直径が８０〜２４０μｍ程度の円形とすることができる。接続パッド１７ａの厚さは、例えば、５〜１０５μｍ程度とすることができる。なお、接続パッド１７ａを第１パッド１２ａよりも厚さの厚い柱状（金属ポスト）としてもよい。この場合には、より小径の基板接続部材２０を用いても、第１基板１０と第２基板３０との間隔を確保することができる。
【００２５】
ビア配線１７ｂの平面形状（＝開口部１５ｘの平面形状）は、例えば、直径が４０〜６０μｍ程度の円形とすることができる。ビア配線１７ｂの厚さ（＝開口部１５ｘの深さ）は、例えば、５〜２０μｍ程度とすることができる。
【００２６】
なお、電子部品内蔵基板１では、接続パッド１７ａの直径は、第１パッド１２ａの直径よりも大きく設計されている。又、接続パッド１７ａの直径は、後述の開口部３５ｘの直径よりも大きく設計されている。
【００２７】
第１基板１０のソルダーレジスト層１５上には、半導体チップ４０がフェイスダウン状態で（回路形成面を第１基板１０の一方の面側に向けて）フリップチップ実装されている。より詳しくは、半導体チップ４０は、半導体集積回路を備えたチップ本体４１と、接続端子である突起電極４２とを有している。そして、半導体チップ４０の突起電極４２は、開口部１５ｙを介して、第１基板１０の電子部品接続用パッド１２ｂと、はんだ等（図示せず）により電気的に接続されている。突起電極４２としては、例えば、金バンプやはんだ付き銅ポスト等を用いることができる。突起電極４２の高さは、例えば、２０〜３０μｍ程度とすることができる。半導体チップ４０の厚さは、例えば、５０〜１００μｍ程度とすることができる。
【００２８】
なお、電子部品内蔵基板１に内蔵される電子部品は半導体チップには限定されず、半導体チップに代えて、キャパシタ、インダクタ、抵抗等の受動素子を内蔵してもよい。又、半導体チップに再配線を形成した所謂ＣＳＰ（chip size package）を内蔵してもよい。或いは、これらが混在してもよい。
【００２９】
半導体チップ４０の回路形成面（突起電極４２側の面）と第１基板１０の一方の面との間にはアンダーフィル樹脂５０が充填されており、アンダーフィル樹脂５０は半導体チップ４０の各側面にも延在している。半導体チップ４０の背面（回路形成面の反対側の面であり、第２基板３０と対向する面）は、アンダーフィル樹脂５０から露出している。アンダーフィル樹脂５０の材料としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。アンダーフィル樹脂５０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
【００３０】
第２基板３０は、絶縁層３１と、配線層３２及び３３と、ソルダーレジスト層３４及び３５とを有している。
【００３１】
第２基板３０において、絶縁層３１には、ビアホール３１ｘが形成されている。ビアホール３１ｘは、例えば、ソルダーレジスト層３５側に開口されていると共に、配線層３２の他方の面によって底面が形成された、開口の面積が底面の面積よりも大となる円錐台状の凹部とすることができる。絶縁層３１の材料は、例えば、絶縁層１１と同様とすることができる。
【００３２】
配線層３２は、絶縁層３１の一方の面に形成されている。配線層３２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３２の厚さは、例えば、１０〜２５μｍ程度とすることができる。
【００３３】
配線層３３は、絶縁層３１の他方の側に形成されている。配線層３３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３３は、基板接続部材接続用の第２パッド３３ａと、配線パターン３３ｃとを有している。第２パッド３３ａ及び配線パターン３３ｃの厚さは、例えば、１０〜２５μｍ程度とすることができる。第２パッド３３ａの平面形状は、例えば、直径が９０〜１４０μｍ程度の円形とすることができる。第２パッド３３ａ及び配線パターン３３ｃの全部又は一部は、第２パッド３３ａ又は配線パターン３３ｃと一体に形成されビアホール３１ｘ内に充填されたビア配線３３ｂを介して配線層３２と電気的に接続されている。
【００３４】
ソルダーレジスト層３４は、絶縁層３１の一方の面に、配線層３２を覆うように形成されている。ソルダーレジスト層３４は、配線層３２を選択的に露出する開口部３４ｘを備えている。開口部３４ｘ内に露出する配線層３２は、半導体チップや半導体パッケージ等の電子部品（図示せず）と電気的に接続されるパッドとして機能する。
【００３５】
ソルダーレジスト層３５は、絶縁層３１の他方の面に、配線層３３を覆うように形成されている。ソルダーレジスト層３５は、第２パッド３３ａを選択的に露出する開口部３５ｘを備えている。ソルダーレジスト層３５は、本発明に係る第２ソルダーレジスト層の代表的な一例である。又、開口部３５ｘは本発明に係る第２開口部の代表的な一例である。
【００３６】
ソルダーレジスト層３４及び３５の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。ソルダーレジスト層３４及び３５の夫々の厚さは、例えば、２０〜５０μｍ程度とすることができる。開口部３５ｘの平面形状は、例えば、直径が７０〜１２０μｍ程度の円形とすることができる。開口部３５ｘの深さは、例えば、１０〜２５μｍ程度とすることができる。
【００３７】
必要に応じ、開口部３４ｘ内に露出する配線層３２に、開口部１６ｘ内に露出する配線層１３と同様の金属層や有機被膜を形成してもよい。
【００３８】
基板接続部材２０は、略球状に形成された導電性部材である。第２基板３０が、第２パッド３３ａを接続パッド１７ａ側に向け、半導体チップ４０を挟んで第１基板１０上に積層され、接続パッド１７ａと第２パッド３３ａとが、基板接続部材２０を介して電気的に接続されている。
【００３９】
第１基板１０と第２基板３０とが平面視において略矩形状である場合には、基板接続部材２０は、例えば、第１基板１０及び第２基板３０の周縁にペリフェラル状に配置することができる。基板接続部材２０は、一列としてもよいし、複数列としてもよい。基板接続部材２０は、第１基板１０と第２基板３０とを電気的に接続すると共に、第１基板１０と第２基板３０との間に所定の間隔（ギャップ）を確保する機能を有する。
【００４０】
本実施の形態では、一例として、基板接続部材２０としてコア付きのはんだボールを用いている。基板接続部材２０は、略球状のコア２１及びコア２１の外周面を被覆する導電材料２２を備えており、コア２１が接続パッド１７ａの上面及び第２パッド３３ａの下面と接するように配置されている。従って、接続パッド１７ａの上面と第２パッド３３ａの下面との間隔が、コア２１の直径と同等になる。
【００４１】
コア２１としては、例えば、銅等の金属からなる金属コアや樹脂からなる樹脂コア等を用いることができる。導電材料２２としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。コア２１の直径は、例えば、６０〜１６０μｍ程度とすることができる。又、溶融前の導電材料２２の直径は、例えば、９０〜２００μｍ程度とすることができる。
【００４２】
なお、基板接続部材２０は、コア２１及びコア２１の外周面を被覆する導電材料２２を備えたコア付きのはんだボールには限定されず、例えば、コアを有していない、はんだボール等を用いても構わない。コアを有していない、はんだボール等を用いた場合には、電子部品内蔵基板１の製造時に、所定の治具を用いて、第１基板１０と第２基板３０との間隔を制御できる。
【００４３】
モールド樹脂６０は、基板接続部材２０、半導体チップ４０、アンダーフィル樹脂５０を封止するように、第１基板１０と第２基板３０の夫々の対向する面の間に充填されている。モールド樹脂６０は、接続パッド１７ａの側面を被覆している。モールド樹脂６０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。
【００４４】
電子部品内蔵基板１では、ソルダーレジスト層１５上に接続パッド１７ａを形成し、開口部１５ｘを介して第１パッド１２ａと電気的に接続している。そして、接続パッド１７ａの直径は、第１パッド１２ａの直径よりも大きく設計されている。接続パッド１７ａの直径を大きくすることにより、比較的直径の大きな基板接続部材２０を用いることが可能となり、半導体チップ４０上にモールド樹脂６０を充填するための間隔を容易に確保できる。これにより、半導体チップ４０と第２基板３０との間隔が狭くてモールド樹脂６０の充填不良が生じるおそれを低減できる。但し、接続パッド１７ａによる嵩上げにより、従来よりも直径の小さな基板接続部材２０を用いても、半導体チップ４０と第２基板３０との間隔を十分に確保することができる。又、基板接続部材２０の狭ピッチ化が可能となる。
【００４５】
又、接続パッド１７ａの直径を大きくすることにより、第１基板１０上に第２基板３０を搭載する際の位置ずれの許容量を拡大することができる。又、接続パッド１７ａ上にはソルダーレジスト層が形成されていないため、従来のように、基板接続部材２０がソルダーレジスト層に乗り上げる問題も発生しない。
【００４６】
又、図２（ａ）（図１（ａ）の部分拡大図）に示すように、電子部品内蔵基板１では、ソルダーレジスト層１５上に接続パッド１７ａを形成し、開口部１５ｘ内のビア配線１７ｂを介して第１パッド１２ａと電気的に接続している。そのため、接続パッド１７ａの直径と第１パッド１２ａの直径とを独立して設計できる点で好適である。この点について、比較例を交えて説明する。
【００４７】
図２（ｂ）は、比較例に係る電子部品内蔵基板を示している。比較例では、ソルダーレジスト層１５上に接続パッド１７ａが形成されていないため、ソルダーレジスト層１５の開口部１５ｘ内に露出する第１パッド１２ａが、第２基板３０との接続パッドとなる。この場合、基板接続部材２０が大径化された場合、基板接続部材２０の直径に合わせ、第１パッド１２ａの直径を拡大する必要がある。よって、隣接する第１パッド１２ａ間のクリアランスを確保することが困難となり、隣接する第１パッド１２ａ間に配線パターン１２ｃを引き回すことができなくなる。
【００４８】
これに対して、図２（ａ）の電子部品内蔵基板１では、接続パッド１７ａの直径と第１パッド１２ａの直径とは独立して設計できるため、接続パッド１７ａの直径を大きくしても、第１パッド１２ａの直径は小さくすることができる。これにより、基板接続部材２０が大径化された場合に接続パッド１７ａの直径を大きくしても、第１パッド１２ａの直径は小さいままでよい。よって、隣接する第１パッド１２ａ間のクリアランスを確保することが可能となり、隣接する第１パッド１２ａ間に配線パターン１２ｃを引き回すことができる。
【００４９】
なお、第１パッド１２ａの直径は、開口部３５ｘの直径よりも小さくすることができる。又、第１パッド１２ａの直径は、第２パッド３３ａの直径よりも小さくすることができる。又、第１パッド１２ａの直径は、基板接続部材２０の直径よりも小さくすることができる。又、第１パッド１２ａの直径は、コア２１の直径よりも小さくすることができる。このように、接続パッド１７ａを設けることにより、第１パッド１２ａの直径を第１基板１０と第２基板３０との接続に係るどの部分よりも小径化できるため、隣接する第１パッド１２ａ間に配線パターン１２ｃを引き回すことが容易となる。
【００５０】
又、電子部品内蔵基板１では、接続パッド１７ａの直径は、開口部３５ｘの直径よりも大きく設計されている。後述のように、基板接続部材２０は、先に第２基板３０に接合され、その後第１基板１０に接合される。開口部３５ｘの直径を大きくしておくと、基板接続部材２０を第２基板３０に接合する際に、導電材料２２が第２パッド３３ａ側に多く接合してしまい、基板接続部材２０を第１基板１０に接合する際に、接続パッド１７ａ側に接合する導電材料２２の量が減ってしまう。その結果、基板接続部材２０と接続パッド１７ａとの接続信頼性が低下する。開口部３５ｘの直径をある程度絞り、接続パッド１７ａの直径を大きくすることで、導電材料２２が接続パッド１７ａ側にも十分に接合するため、基板接続部材２０と接続パッド１７ａとの接続信頼性を向上できる。
【００５１】
又、開口部３５ｘの直径より基板接続部材２０の直径を大きくすると、接続信頼性の面で好適である。この場合、第１基板１０と第２基板３０との接合の際に、接続パッド１７ａ側に接合する導電材料２２の量がより増加するため、接続信頼性が向上する。
【００５２】
又、開口部３５ｘの直径より、基板接続部材２０のコア２１の直径を大きくすると、接続信頼性の面で好適である。この場合、導電材料２２を溶融させ基板接続部材２０を第２基板３０に搭載する際に、コア２１が開口部３５ｘの縁に接触することで、第２パッド３３ａに対する基板接続部材２０の位置ずれを防止できる。よって、第１基板１０と第２基板３０との接合の際に、接続パッド１７ａと基板接続部材２０との位置ずれも防止され、第１基板１０と第２基板３０との接続信頼性が向上する。
【００５３】
［第１の実施の形態に係る電子部品内蔵基板の製造方法］
次に、第１の実施の形態に係る電子部品内蔵基板の製造方法について説明する。図３及び図４は、第１の実施の形態に係る電子部品内蔵基板の製造工程を例示する図である。
【００５４】
図３（ａ）〜図３（ｄ）に示す工程では、第１基板１０を作製する。まず、図３（ａ）に示す工程では、基板接続部１７を除く部分を作製する。例えば、両面銅箔付きガラスエポキシ基板（絶縁層１１の両面に銅箔を設けた基板）を準備し、レーザ加工やドリル加工等で両面銅箔付きガラスエポキシ基板を貫通する貫通孔を形成する。そして、貫通孔内壁や両面の銅箔表面にめっき層（無電解めっき層及び電解銅めっき層）を形成する。次に、銅箔及びめっき層をエッチングでパターニングし、配線層１２、配線層１３、及び貫通配線１４を形成する。配線層１２、配線層１３、及び貫通配線１４の材料や厚さは、前述の通りである。
【００５５】
次に、絶縁層１１の一方の面に配線層１２を被覆するソルダーレジスト層１５を、絶縁層１１の他方の面に配線層１３を被覆するソルダーレジスト層１６を形成する。ソルダーレジスト層１５及び１６は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、絶縁層１１の一方の面及び他方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、液状又はペースト状の樹脂の塗布に代えて、例えば、フィルム状の感光性のエポキシ系樹脂等の絶縁性樹脂をラミネートしてもよい。
【００５６】
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層１５及び１６に開口部１５ｘ及び１５ｙ並びに開口部１６ｘを形成する（フォトリソグラフィ法）。なお、開口部１５ｘ及び１５ｙ並びに開口部１６ｘは、レーザ加工法やブラスト処理により形成してもよい。ソルダーレジスト層１５及び１６の厚さや各開口部の形状等は、前述の通りである。
【００５７】
次に、図３（ｂ）〜図３（ｄ）に示す工程では、基板接続部１７を形成する。基板接続部１７を形成するには、まず、開口部１５ｘ内及び開口部１５ｙ内を含むソルダーレジスト層１５上の全面に、スパッタ法等により、シード層を形成する。シード層としては、例えば、チタン膜上に銅膜が積層された積層膜を用いることができる。
【００５８】
次に、図３（ｂ）に示すように、シード層（図示せず）上の全面に感光性のレジスト層３００を形成する。又、ソルダーレジスト層１６上の全面に、レジスト層３１０を形成する。そして、露光及び現像によりレジスト層３００に開口部３００ｘを形成し、基板接続部１７の接続パッド１７ａを形成する部分のシード層を開口部３００ｘ内に露出させる。レジスト層３１０には開口部は設けない。
【００５９】
次に、図３（ｃ）に示すように、シード層を給電層に利用した電解めっき法により、開口部３００ｘに露出するシード層上に銅（Ｃｕ）等からなる電解めっきを析出させ、電解めっき層を形成する。
【００６０】
次に、図３（ｄ）に示すように、レジスト層３００を除去し、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された基板接続部１７が形成される。必要に応じ、基板接続部１７の接続パッド１７ａの上面をＣＭＰ法（Chemical Mechanical Polishing）等により平坦化してもよい。なお、以上の製造工程で形成された基板接続部１７は、シード層上に電解めっき層が積層された構造となるが、各図において、シード層の図示は省略されている。
【００６１】
次に、図４（ａ）に示す工程では、第１基板１０上に半導体チップ４０をフリップチップ実装し、アンダーフィル樹脂５０を形成する。具体的には、半導体集積回路を備えたチップ本体４１と、接続端子である突起電極４２とを有する半導体チップ４０を準備する。そして、半導体チップ４０を第１基板１０上にフェイスダウンで配置する。そして、電子部品接続用パッド１２ｂに、はんだにより半導体チップ４０の突起電極４２を接続する。その後、半導体チップ４０の回路形成面と第１基板１０の一方の面との間にアンダーフィル樹脂５０を充填する。
【００６２】
なお、第１基板１０上に、先にフィルム状のアンダーフィル樹脂５０を形成後、アンダーフィル樹脂５０に対し半導体チップ４０を押圧し、電子部品接続用パッド１２ｂに突起電極４２を接続してもよい。
【００６３】
次に、図４（ｂ）に示す工程では、第２基板３０を作製し、第２基板３０の第２パッド３３ａ上に基板接続部材２０を搭載する。具体的には、所謂ガラスエポキシ基板等を用いた絶縁層３１を準備し、絶縁層３１の一方の面に配線層３２を形成する。次に、レーザ加工法等により、絶縁層３１に配線層３２の他方の面を露出するビアホール３１ｘを形成し、更に絶縁層３１の他方の面に配線層３３を形成する。配線層３２と配線層３３とは、ビアホール３１ｘ内に配線層３３の一部が充填されて形成されたビア配線により電気的に接続される。
【００６４】
ビアホール３１ｘを形成後、デスミア処理を行い、ビアホール３１ｘの底部に露出する配線層３２の表面に付着した樹脂残渣を除去することが好ましい。配線層３２及び３３は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。次に、図３（ａ）に示す工程と同様にして、ソルダーレジスト層３４及び３５を形成し、更に開口部３４ｘ及び３５ｘを形成する。以上で、第２基板３０が完成する。
【００６５】
次に、第２基板３０のソルダーレジスト層３５の開口部３５ｘ内に露出する第２パッド３３ａ上に基板接続部材２０を載置する。そして、所定の温度に加熱し、基板接続部材２０を構成する導電材料２２を溶融させ、その後硬化させて、第２パッド３３ａと接合する。基板接続部材２０を構成するコア２１は、第２パッド３３ａと接する。第２パッド３３ａ及び基板接続部材２０は、例えば、ペリフェラル状に配置することができる。
【００６６】
次に、図４（ｃ）に示す工程では、図４（ａ）の工程で作製した、半導体チップ４０を搭載した第１基板１０と、図４（ｂ）に示す工程で作製した、基板接続部材２０を搭載した第２基板３０を準備する。そして、基板接続部材２０の導電材料２２が、基板接続部１７の接続パッド１７ａの上面に接するように、第１基板１０上に第２基板３０を積層する。つまり、半導体チップ４０及びアンダーフィル樹脂５０と、基板接続部材２０とが内側に向くように、第１基板１０上に第２基板３０を積層する。
【００６７】
そして、導電材料２２を加熱しながら、第２基板３０を第１基板１０側に押圧する。これにより、基板接続部材２０を構成するコア２１の上側は第２基板３０の第２パッド３３ａの下面と接し、下側は第１基板１０の接続パッド１７ａの上面と接した状態で、第１基板１０と第２基板３０とが基板接続部材２０を介して電気的に接続される。又、基板接続部材２０のコア２１により、第１基板１０と第２基板３０との間に所定の間隔が確保される。
【００６８】
接続パッド１７ａの直径を第１パッド１２ａの直径や開口部３５ｘの直径より大きくすることにより、第１基板１０上に第２基板３０を搭載する際の位置ずれの許容量が拡大されているため、第１基板１０上に容易に第２基板３０を積層できる。
【００６９】
次に、図４（ｄ）に示す工程では、導電材料２２が硬化後、基板接続部材２０、半導体チップ４０、及びアンダーフィル樹脂５０を封止するように、第１基板１０と第２基板３０との間にモールド樹脂６０を充填する。モールド樹脂６０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。モールド樹脂６０は、例えば、封止金型を用いたトランスファーモールド法により形成できる。
【００７０】
図４（ｄ）に示す工程の後、必要に応じて、開口部１６ｘ内に露出する配線層１３に、はんだボール等の外部接続端子９０を形成することにより、図１に示す電子部品内蔵基板１が完成する。
【００７１】
なお、以上の工程では、１つの第１基板１０上に１つの第２基板３０を実装する例を示したが、第１基板１０となる複数の領域を備えたシート状第１基板を準備し、シート状第１基板の各領域に第２基板３０を実装し、モールド樹脂６０で封止後に個片化する工程としてもよい。或いは、シート状第１基板よりも少ない個数の第２基板３０となる領域を備えたシート状第２基板を準備し、１枚のシート状第１基板上に複数のシート状第２基板を実装し、モールド樹脂６０で封止後に個片化する工程としてもよい。これらの場合も、接続パッド１７ａの直径を大きくすることにより、各第１基板１０と各第２基板３０との位置ずれの許容量を拡大することができる。
【００７２】
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態とは異なる基板接続部材を用いる例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
【００７３】
図５は、第２の実施の形態に係る電子部品内蔵基板を例示する断面図であり、（ｂ）は（ａ）のＢ部を拡大したものである。図５を参照するに、第２の実施の形態に係る電子部品内蔵基板２は、基板接続部材２０が基板接続部材７０に置換された点が、第１の実施の形態に係る電子部品内蔵基板１（図１参照）と相違する。
【００７４】
基板接続部材７０は、柱状（例えば、円柱状）に形成された導電性部材であり、例えば、銅ポスト等の金属ポストを用いることができる。基板接続部材７０は、直径の寸法より高さが高い柱状である。又、基板接続部材７０は、接続パッド１７ａ、第１パッド１２ａ、及び第２パッド３３ａの厚さより高く形成されている。又、半導体チップ４０の搭載工程で支障とならないように、接続パッド１７ａの高さは制限されるが、基板接続部材７０にはそのような制限がないため、接続パッド１７ａより高さを高くできる。
【００７５】
基板接続部材７０の一端は、ソルダーレジスト層３５の開口部３５ｘ内に露出する第２パッド３３ａと直接接合されている。又、基板接続部材７０の他端は、接続層８０を介して、接続パッド１７ａと接合されている。接続層８０としては、例えば、導電材料２２と同様のはんだ材料を用いることができる。
【００７６】
基板接続部材７０の直径は、例えば、５０〜１３５μｍ程度とすることができる。基板接続部材７０の高さは、例えば、７５〜２００μｍ程度とすることができる。基板接続部材７０は柱状であるため、基板接続部材２０と同じ高さを得る場合、略球状である基板接続部材２０よりも直径を小さくすることが可能である。それに伴って、第２パッド３３ａや開口部３５ｘも、第１の実施の形態よりも小径化することができる。第２パッド３３ａの直径は、例えば、６０〜８０μｍ程度とすることができる。又、開口部３５ｘの直径は、例えば、４０〜６０μｍ程度とすることができる。
【００７７】
開口部３５ｘの直径より、基板接続部材７０の直径を大きくすると好適である。又、開口部１５ｘの直径より、基板接続部材７０の直径を大きくすると好適である。これらの関係により、基板接続部材７０と接続パッド１７ａとの接続面積が増加する。又、基板接続部材７０の直径より、接続パッド１７ａの直径を大きくすると好適である。これにより、第１基板１０上に第２基板３０を搭載する際の位置ずれの許容量を増大できる。これらにより、第１基板１０と第２基板３０との接続信頼性が向上する。
【００７８】
基板接続部材７０は、第１の実施の形態の図４（ｂ）に示す工程において、第２基板３０のソルダーレジスト層３５の開口部３５ｘ内に露出する第２パッド３３ａ上に形成することができる。
【００７９】
具体的には、まず、開口部３５ｘ内を含むソルダーレジスト層３５上の全面に、スパッタ法等により、シード層を形成する。シード層としては、例えば、チタン膜上に銅膜が積層された積層膜を用いることができる。
【００８０】
次に、図６に示すように、シード層（図示せず）上の全面に感光性のレジスト層４００を形成する。又、ソルダーレジスト層３４上の全面に、レジスト層４１０を形成する。そして、露光及び現像によりレジスト層４００に開口部４００ｘを形成し、基板接続部材７０を形成する部分のシード層を開口部４００ｘ内に露出させる。なお、レジスト層４１０には開口部は設けない。次に、シード層を給電層に利用した電解めっき法により、開口部４００ｘに露出するシード層上に銅（Ｃｕ）等からなる電解めっきを析出させ、電解めっき層を形成する。
【００８１】
図６に示す工程の後、レジスト層４００を除去し、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された基板接続部材７０が形成される。必要に応じ、基板接続部材７０の上面をＣＭＰ法（Chemical Mechanical Polishing）等により平坦化してもよい。なお、以上の製造工程で形成された基板接続部材７０は、シード層上に電解めっき層が積層された構造となるが、各図において、シード層の図示は省略されている。
【００８２】
第１基板１０に第２基板３０を積層するには、最初に、第１基板１０の基板接続部１７の接続パッド１７ａ上に接続層８０となるペースト状のはんだ材料を塗布する。次いで、基板接続部材７０の下端部が、接続パッド１７ａの上面に接するように、第１基板１０上に第２基板３０を積層する。つまり、半導体チップ４０及びアンダーフィル樹脂５０と、基板接続部材７０とが内側に向くように、第１基板１０上に第２基板３０を積層する。
【００８３】
そして、接続層８０となるはんだ材料を加熱しながら、第２基板３０を第１基板１０側に押圧する。これにより、基板接続部材７０の下端部が第１基板１０の接続パッド１７ａの上面と接した状態で、第１基板１０と第２基板３０とが基板接続部材７０を介して電気的に接続される。又、基板接続部材７０により、第１基板１０と第２基板３０との間に所定の間隔が確保される。この後、第１基板１０と第２基板３０との間にモールド樹脂６０を充填する。
【００８４】
このように、第２の実施の形態に係る電子部品内蔵基板２では、基板接続部材７０は柱状であるため、電子部品内蔵基板１の略球状である基板接続部材２０よりも直径を小さくすることが可能である。これにより、隣接する基板接続部材７０を狭ピッチ化することができる。
【００８５】
又、基板接続部材７０が第２パッド３３ａ及び接続パッド１７ａと接する部分の面積を、基板接続部材２０のコア２１が第２パッド３３ａ及び接続パッド１７ａと接する面積よりも大きくできる。これにより、第１基板１０と第２基板３０とを低抵抗で接続可能となり、電気的な接続の信頼性を向上することができる。その他の効果については、第１の実施の形態と同様である。
【００８６】
〈第１の実施の形態の応用例〉
第１の実施の形態の応用例では、第１の実施の形態に係る電子部品内蔵基板に半導体パッケージが搭載された電子部品装置の例を示す。なお、第１の実施の形態の応用例において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
【００８７】
図７は、第１の実施の形態の応用例に係る電子部品装置を例示する断面図である。図７を参照するに、電子部品装置３は、図１に示す電子部品内蔵基板１と、半導体パッケージ（配線基板１００、半導体チップ１５１、バンプ１５２、及びアンダーフィル樹脂１５３を含む）と、バンプ２００とを有する。
【００８８】
配線基板１００は、絶縁層１０１と、配線層１０２及び１０３と、ソルダーレジスト層１０４及び１０５とを有している。配線層１０２と配線層１０３とは、絶縁層１０１に形成されたビア配線により電気的に接続されている。半導体チップ１５１は、バンプ１５２を介して、配線層１０２のソルダーレジスト層１０４から露出する部分（パッド）と接続（フリップチップ実装）されている。アンダーフィル樹脂１５３は、半導体チップ１５１と配線基板１００の上面との間に充填されている。
【００８９】
半導体チップ１５１がフリップチップ実装された配線基板１００の、配線層１０３のソルダーレジスト層１０５から露出する部分（パッド）は、バンプ２００を介して、電子部品内蔵基板１のソルダーレジスト層３４の開口部３４ｘ内に露出する配線層３２（パッド）と接続されている。
【００９０】
このように、第１の実施の形態に係る電子部品内蔵基板に半導体パッケージを搭載することにより、電子部品装置を実現できる。
【００９１】
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【００９２】
例えば、第１基板や第２基板として、より多層の配線層や絶縁層が形成されたビルドアップ基板等を用いても構わない。その際、コアレスのビルドアップ基板等を用いても構わない。或いは、第１基板や第２基板として、シリコン基板やセラミック基板等を用いても構わない。
【符号の説明】
【００９３】
１、２  電子部品内蔵基板
３  電子部品装置
１０  第１基板
１１、３１、１０１  絶縁層
１２、１３、３２、３３、１０２、１０３  配線層
１２ａ  第１パッド
１２ｂ  電子部品接続用パッド
１２ｃ  配線パターン
１４  貫通配線
１５、１６、３４、３５、１０４、１０５  ソルダーレジスト層
１５ｘ、１５ｙ、１６ｘ、３４ｘ、３５ｘ  開口部
１７  基板接続部
１７ａ  接続パッド
１７ｂ、３３ｂ  ビア配線
２０、７０  基板接続部材
２１  コア
２２  導電材料
３０  第２基板
３３ａ  第２パッド
３３ｃ  配線パターン
３１ｘ  ビアホール
４０、１５１  半導体チップ
４１  チップ本体
４２  突起電極
５０、１５３  アンダーフィル樹脂
６０  モールド樹脂
８０  接続層
９０  外部接続端子
１００  配線基板
１５２、２００  バンプ
【図１】
0006566879.tif 000002
【図２】
0006566879.tif 000003
【図３】
0006566879.tif 000004
【図４】
0006566879.tif 000005
【図５】
0006566879.tif 000006
【図６】
0006566879.tif 000007
【図７】
0006566879.tif 000008