(57)【特許請求の範囲】
【請求項１】
複数の周波数帯域に対応した複数の入力端子、第１出力端子及び第２出力端子を有し、前記第１出力端子を前記複数の入力端子のいずれかに選択的に接続状態にしながら、前記第２出力端子を前記複数の入力端子のいずれに対しても開放状態にするか、前記第１出力端子を前記複数の入力端子のいずれに対しても開放状態にしながら、前記第２出力端子を前記複数の入力端子のいずれかに選択的に接続状態にする第１切替回路と、
前記第１出力端子に接続された整合回路と、
前記整合回路の出力側に接続された増幅器と、
前記増幅器の出力側に接続され、前記第１切替回路が前記第１出力端子を開放状態にするとともに前記第２出力端子を前記複数の入力端子のいずれかに選択的に接続した場合に非導通状態になる第２切替回路と、
前記第２出力端子と前記第２切替回路の出力端子とを電気的に接続するバイパス経路と
を備える増幅回路。
【請求項２】
前記第１切替回路及び前記第２切替回路は、一つの半導体基板上に形成されている
請求項１記載の増幅回路。
【請求項３】
入力端子及び複数の出力端子を有し、前記入力端子を前記複数の出力端子のいずれかに選択的に接続する第３切替回路と、
前記第３切替回路が有する前記複数の出力端子に１対１対応で接続された複数のフィルタとをさらに備え、
前記第１切替回路が有する前記複数の入力端子は、前記複数のフィルタの出力端子に１対１対応で接続されている
請求項１記載の増幅回路。
【請求項４】
前記第１切替回路及び前記第２切替回路は、一つの半導体基板上に形成されている
請求項３記載の増幅回路。
【請求項５】
前記一つの半導体基板上には、さらに、前記第３切替回路も形成されている
請求項４記載の増幅回路。
【請求項６】
前記第３切替回路は、前記一つの半導体基板とは別の半導体基板上に形成されている
請求項４記載の増幅回路。
【請求項７】
前記増幅器は、前記第１切替回路及び前記第２切替回路が形成された前記一つの半導体基板上に形成されている
請求項２、４〜６のいずれか１項に記載の増幅回路。
【請求項８】
前記第１切替回路及び前記第２切替回路を制御する制御回路をさらに備え、
前記制御回路は、
前記第１切替回路が有する前記複数の入力端子の一つに入力された信号を増幅する場合には、前記第１切替回路において、前記第１出力端子を前記信号が入力されている前記複数の入力端子の一つに接続するとともに、前記第２出力端子を開放状態にするように、前記第１切替回路を制御し、かつ、前記第２切替回路を導通状態に制御し、
前記第１切替回路が有する前記複数の入力端子の一つに入力された信号を増幅しない場合には、前記第１切替回路において、前記第１出力端子を開放状態にするとともに、前記第２出力端子を前記複数の入力端子の一つに接続するように、前記第１切替回路を制御し、かつ、前記第２切替回路を非導通状態に制御する
請求項１〜７のいずれか１項に記載の増幅回路。
【請求項９】
前記第１切替回路は、前記複数の入力端子に入力された信号を当該信号の周波数帯域に応じて選択的に出力するダイプレクサ又はトリプレクサを有する
請求項１〜８のいずれか１項に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関し、特に、入力信号を増幅器に入力させることと増幅器をバイパスさせることとを選択的に行う増幅回路に関する。
【背景技術】
【０００２】
アンテナ等で受信された入力信号の増幅回路として、入力信号が小電力の信号である場合には信号を低雑音増幅器に入力させて増幅し、入力信号が大電力の信号である場合には低雑音増幅器をバイパスさせる処理が行われるものがある。
【０００３】
従来、このような低雑音増幅とバイパスとを選択的に行うバイパス回路付き増幅回路として、様々なものが提案されている（例えば、特許文献１）。
【０００４】
特許文献１には、低雑音増幅性能を維持しつつ、利得制御状態の如何にかかわらず入出力のインピーダンスの整合を図るために、入力整合回路と出力整合回路との間に接続された低雑音増幅器（以下「増幅器」と記す）と、増幅器に並列に接続されたバイパス回路とを含む可変利得増幅回路が開示されている。この可変利得増幅回路では、高利得モードの選択時において出力整合回路が増幅器の出力側のインピーダンスを整合させ、低利得モードの選択時において整合補正回路が出力整合回路に並列に接続され、バイパス回路の出力側のインピーダンスを整合させる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−２７５０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の可変利得増幅回路によって、入力信号が低電力の信号である場合には入力信号を増幅器に入力させて増幅し、入力信号が大電力の信号である場合には増幅器をバイパスさせることもできる。
【０００７】
しかしながら、特許文献１の可変利得増幅回路では、バイパス時には、入力信号は入力整合回路の周波数特性の影響を受けるために、広い周波数帯域にわたる入力信号（つまり、複数の周波数帯域の入力信号）を扱うには、通過特性の周波数依存性が大きいという問題がある。つまり、入力整合回路は、可変利得増幅回路の入力側のインピーダンスを整合させるために設けられるが、バイパス時には、入力信号は、入力整合回路を通った後に、増幅器に入力されずにバイパス回路に入力される。そのために、バイパス時には、入力整合回路の通過帯域から外れた周波数の入力信号については、その周波数に対応する通過損失が発生する。その結果、入力信号の周波数に依存して、発生する通過損失が異なり、複数の周波数帯域の入力信号を扱う受信回路として使用するのが困難となる。
【０００８】
また、特許文献１の可変利得増幅回路では、バイパス時には、増幅器の動作がオフしているものの、バイパス回路と増幅器の入力端子とが並列に接続されているので、入力信号は増幅器の入力インピーダンスによる周波数特性の影響も受ける。そのために、入力信号の周波数に依存して、通過損失の違いがさらに大きくなるという問題もある。
【０００９】
ここで、バイパス時における通過特性の周波数依存性を改善するために入力整合回路を変更することも考えられる（例えば、入力整合回路そのものを変更したり、入力回路を構成する素子の数を変更したり、素子自体を変更したり、素子の定数値を変更したりなど）。しかしながら、そのような変更をしたのでは、入力整合回路は、増幅器に対する最適な入力整合回路ではなくなる。その結果、入力信号を増幅器で増幅する場合における特性（通過特性の周波数依存性）が確保されなくなる。
【００１０】
そこで、本発明は、従来よりもバイパス時の周波数依存性が抑制されたバイパス経路付き増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る増幅回路の一形態は、複数の周波数帯域に対応した複数の入力端子、第１出力端子及び第２出力端子を有し、前記第１出力端子を前記複数の入力端子のいずれかに選択的に接続状態にしながら、前記第２出力端子を前記複数の入力端子のいずれに対しても開放状態にするか、前記第１出力端子を前記複数の入力端子のいずれに対しても開放状態にしながら、前記第２出力端子を前記複数の入力端子のいずれかに選択的に接続状態にする第１切替回路と、前記第１出力端子に接続された整合回路と、前記整合回路の出力側に接続された増幅器と、前記増幅器の出力側に接続され、前記第１切替回路が前記第１出力端子を開放状態にするとともに前記第２出力端子を前記複数の入力端子のいずれかに選択的に接続した場合に非導通状態になる第２切替回路と、前記第２出力端子と前記第２切替回路の出力端子とを電気的に接続するバイパス経路とを備える。
【００１２】
これにより、第１切替回路に入力された信号は、バイパス時（第１切替回路において、第１出力端子を開放状態にするとともに第２出力端子を複数の入力端子のいずれかに選択的に接続した時）には、整合回路とは切り離された第２出力端子及びバイパス経路を経て出力される。つまり、バイパス時には、入力信号は、増幅器の入力側に接続された整合回路を通過しないので、整合回路の周波数特性の影響を受けることが抑制される。
【００１３】
また、増幅器の出力側には、第２切替回路が設けられ、バイパス時に第２切替回路がオフ（非導通状態）になるので、バイパス経路を通過する入力信号は、増幅器の出力インピーダンスの周波数特性の影響を受けることも抑制される。
【００１４】
さらに、整合回路は、増幅器に接続されており、バイパス経路に接続されることがないので、増幅器に対して最適な整合回路となるように設計すれば済む。
【００１５】
以上のことから、従来よりもバイパス時における周波数依存性が抑制されたバイパス経路付き増幅回路が実現される。
【００１６】
ここで、前記第１切替回路及び前記第２切替回路は、一つの半導体基板上に形成されてもよい。
【００１７】
これにより、第１切替回路及び第２切替回路が一つのＩＣパッケージに組み込まれるので、部品の実装面積が削減され、低コスト化がはかられる。
【００１８】
また、前記増幅回路はさらに、入力端子及び複数の出力端子を有し、前記入力端子を前記複数の出力端子のいずれかに選択的に接続する第３切替回路と、前記第３切替回路が有する前記複数の出力端子に１対１対応で接続された複数のフィルタとを備え、前記第１切替回路が有する前記複数の入力端子は、前記複数のフィルタの出力端子に１対１対応で接続されてもよい。
【００１９】
これにより、第１切替回路と第３切替回路とを連動させて切り替えることで、入力信号を複数のフィルタのいずれかに選択的に通過させ、必要な周波数帯域の信号だけを取り出して増幅又はバイパス経路を通過させることを選択的に行うことができる。
【００２０】
また、前記第１切替回路及び前記第２切替回路は、一つの半導体基板上に形成されてもよい。
【００２１】
これにより、第１切替回路及び第２切替回路が一つのＩＣパッケージに組み込まれるので、部品の実装面積が削減され、低コスト化がはかられる。
【００２２】
また、前記一つの半導体基板上には、さらに、前記第３切替回路も形成されてもよい。
【００２３】
これにより、第１切替回路及び第２切替回路に加えて、第３切替回路も同じＩＣパッケージに組み込まれるので、さらに、部品の実装面積が削減され、低コスト化がはかられる。
【００２４】
あるいは、前記第３切替回路は、前記一つの半導体基板とは別の半導体基板上に形成されてもよい。
【００２５】
これにより、第３切替回路は、第１切替回路及び第２切替回路が形成される半導体基板とは別の半導体基板上に形成されるので、それぞれの半導体基板において最適な設計を行うことができ、設計の自由度が上がる。
【００２６】
また、前記増幅器は、前記第１切替回路及び前記第２切替回路が形成された前記一つの半導体基板上に形成されてもよい。
【００２７】
これにより、第１切替回路及び第２切替回路に加えて、増幅器も同じＩＣパッケージに組み込まれるので、さらに、部品の実装面積が削減され、低コスト化がはかられる。
【００２８】
また、さらに、前記第１切替回路及び前記第２切替回路を制御する制御回路を備え、前記制御回路は、前記第１切替回路が有する前記複数の入力端子の一つに入力された信号を増幅する場合には、前記第１切替回路において、前記第１出力端子を前記信号が入力されている前記複数の入力端子の一つに接続するとともに、前記第２出力端子を開放状態にするように、前記第１切替回路を制御し、かつ、前記第２切替回路を導通状態に制御し、前記第１切替回路が有する前記複数の入力端子の一つに入力された信号を増幅しない場合には、前記第１切替回路において、前記第１出力端子を開放状態にするとともに、前記第２出力端子を前記複数の入力端子の一つに接続するように、前記第１切替回路を制御し、かつ、前記第２切替回路を非導通状態に制御してもよい。
【００２９】
これにより、制御回路によって第１切替回路、第３切替回路及び第２切替回路が制御され、入力された信号を所望のフィルタに通過させることで、必要な周波数帯域の信号だけを取り出したうえで、信号の電力に応じて、増幅又通過させることを選択的に行うことができる。
【００３０】
また、前記第１切替回路は、前記複数の入力端子に入力された信号を当該信号の周波数帯域に応じて選択的に出力するダイプレクサ又はトリプレクサを有してもよい。
【００３１】
これにより、第１切替回路は、ダイプレクサ又はトリプレクサで構成されるので、外部からの制御信号を必要とすることなく、第１切替回路に入力された信号の周波数帯域に応じて切替（入力信号の選択）が行われる。
【発明の効果】
【００３２】
本発明により、バイパス時における周波数依存性が抑制されたバイパス経路付き増幅回路が実現される。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１における増幅回路の回路図
【図２】本発明の実施の形態１における増幅回路のバイパス時における通過特性の概要を示す図
【図３】従来のバイパス経路付き増幅回路の回路図
【図４】従来のバイパス経路付き増幅回路のバイパス時における通過特性の概要を示す図
【図５】本発明の実施の形態１における増幅回路のパッケージ例を示す図
【図６】本発明の実施の形態１における増幅回路の別のパッケージ例を示す図
【図７】本発明の実施の形態２における増幅回路の回路図
【図８】ダイプレクサ又はトリプレクサを用いて増幅回路の第１切替回路を構成した例を示す図
【図９】本発明の実施の形態の変形例に係る増幅回路の回路図
【発明を実施するための形態】
【００３４】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、制御手順等は、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００３５】
（実施の形態１）
図１は、本発明の実施の形態１における増幅回路１０の回路図である。増幅回路１０は、バイパス経路付き増幅回路であり、第１切替回路１２、整合回路１４、増幅器１６、第２切替回路１８及びバイパス経路１９を備える。
【００３６】
第１切替回路１２は、１以上の入力端子（ここでは、複数の周波数帯域の信号ａ〜ｇに対応した入力端子１２ａ〜１２ｇ）、第１出力端子１２ｉ及び第２出力端子１２ｈを有し、第１出力端子１２ｉを入力端子１２ａ〜１２ｇのいずれかに選択的に接続状態にしながら、第２出力端子１２ｈを入力端子１２ａ〜１２ｇのいずれに対しても開放状態にするか、入力端子１２ａ〜１２ｇのいずれに対しても開放状態にしながら、第２出力端子１２ｈを入力端子１２ａ〜１２ｇのいずれかに選択的に接続状態にする回路であり、例えば、ｎＰＤＴ（ｎ  Ｐｏｌｅ  Ｄｏｕｂｌｅ  Ｔｈｒｏｗ；ｎは入力端子（ここでは、周波数帯域）の数）の高周波スイッチで構成される合波器等である。なお、第１切替回路が１つの入力端子を有する場合とは、複数の周波数帯域の各バンド毎に１個の第１切替回路を設ける（つまり、バンドの数だけ第１切替回路を設ける）場合である。これにより、各バンド間のアイソレーション特性が向上可能である。
【００３７】
整合回路１４は、第１切替回路１２の第１出力端子１２ｉに接続された入力整合回路であり、増幅器１６の入力側のインピーダンスを整合させるために設けられ、コンデンサ及びインダクタ等を用いて構成される。
【００３８】
増幅器１６は、整合回路１４の出力側に接続された増幅器であり、例えば、Ｓｉ−Ｇｅプロセスで製作される低雑音増幅器である。
【００３９】
第２切替回路１８は、増幅器１６の出力側に接続され、外部から入力される制御信号に従ってオン（導通状態）又はオフ（非導通状態）になるスイッチであり、例えば、ＳＰＳＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｓｉｎｇｌｅ  Ｔｈｒｏｗ）の高周波スイッチである。
【００４０】
バイパス経路１９は、第１切替回路１２の第２出力端子１２ｈと第２切替回路１８の出力端子とを電気的に接続する信号経路であり、例えば、基板上に形成される配線パターンである。
【００４１】
なお、本図の増幅回路１０には、増幅回路１０の出力側のインピーダンスを整合させるための出力整合回路が設けられていないが、必要な場合には、増幅器１６と第２切替回路１８との間に、出力整合回路を設けてもよい。
【００４２】
以上のように構成された本実施の形態における増幅回路１０は、次のように動作する。
【００４３】
第１切替回路１２の複数の入力端子１２ａ〜１２ｇの一つに入力された処理対象の信号が小電力の信号である（つまり、入力信号を増幅する）場合には、第１切替回路１２及び第２切替回路１８は、外部に設けられた制御回路（図示せず）からの制御信号に従って、次のように動作する。
【００４４】
つまり、第１切替回路１２は、第１出力端子１２ｉを処理対象の信号が入力されている入力端子１２ａ〜１２ｇの一つに接続するとともに、第２出力端子１２ｈを開放状態にする。また、第２切替回路１８は、オンになる。これによって、第１切替回路１２の複数の入力端子１２ａ〜１２ｇの一つに入力された処理対象の信号は、バイパス経路１９とは切り離された整合回路１４を通過して増幅器１６に入力され、増幅器１６で増幅された後に第２切替回路１８を通過して出力される。
【００４５】
一方、第１切替回路１２の複数の入力端子１２ａ〜１２ｇの一つに入力された処理対象の信号が大電力の信号である（つまり、入力信号を増幅しないでバイパス経路１９を通過させる）場合には、第１切替回路１２及び第２切替回路１８は、外部に設けられた制御回路（図示せず）からの制御信号に従って、次のように動作する。
【００４６】
つまり、第１切替回路１２は、第１出力端子１２ｉを開放状態にするとともに、第２出力端子１２ｈを、処理対象の信号が入力されている入力端子１２ａ〜１２ｇの一つに接続する。また、第２切替回路１８は、オフになる。これによって、第１切替回路１２の複数の入力端子１２ａ〜１２ｇの一つに入力された処理対象の信号は、整合回路１４及び増幅器１６とは切り離された第２出力端子１２ｈ及びバイパス経路１９を経て出力される。
【００４７】
このように、本実施の形態における増幅回路１０によれば、第１切替回路１２に入力された処理対象の信号は、バイパス時には、整合回路１４とは切り離された（第１出力端子１２ｉ及び第２出力端子１２ｈ間のアイソレーションの分だけ絶縁された）第２出力端子１２ｈ及びバイパス経路１９を経て出力される。つまり、バイパス時には、入力信号は、増幅器１６の入力側に接続された整合回路１４を通過しないので、整合回路１４の周波数特性の影響を受けることが抑制される。
【００４８】
また、増幅器１６の出力側には、第２切替回路１８が設けられ、バイパス時に第２切替回路１８がオフになるので、バイパス経路１９を通過する入力信号は、増幅器１６の出力インピーダンスの周波数特性の影響を受けることも抑制（第２切替回路１８のオフ時におけるアイソレーションの分だけ抑制）される。
【００４９】
さらに、整合回路１４は、増幅器１６に接続されており、バイパス経路１９に接続されることがない（第１出力端子１２ｉ及び第２出力端子１２ｈ間のアイソレーションの分だけ絶縁される）ので、増幅器１６に対して最適な整合回路（増幅器１６のゲイン、雑音指数、歪みを考慮した最適な周波数特性）となるように設計すれば済む。
【００５０】
図２は、本実施の形態における増幅回路１０のバイパス時における通過特性（周波数特性）の概要を示す図である。図２の（ａ）は第１切替回路１２の通過特性の概要を示し、図２の（ｂ）は増幅回路１０全体としてのバイパス時の通過特性を示す。図２の（ａ）及び（ｂ）では、第１切替回路１２の３つの入力端子１２ａ〜１２ｃに入力された信号ａ〜ｃの周波数ｆａ、ｆｂ及びｆｃにおける利得（ｄＢ）が示されている。
【００５１】
図２に示される通過特性は、従来のバイパス経路付き増幅回路の通過特性に比べ、広い周波数にわたって利得の差（つまり、通過損失の差）が小さい。このことの理解を容易にするために、参考として、従来のバイパス経路付き増幅回路とその通過特性を示す。
【００５２】
図３は、一般的な従来のバイパス経路付き増幅回路５０の回路図である。増幅回路５０は、第１切替回路５２、整合回路５４、増幅器５６及びバイパススイッチ５８を備える。
【００５３】
第１切替回路５２は、信号が入力されている複数の入力端子の一つを選択する。
【００５４】
バイパススイッチ５８は、入力信号が小電力の信号である（つまり、入力信号を増幅する）場合には、オフになる。これによって、第１切替回路５２で選択された信号は、整合回路５４を通過して増幅器５６に入力され、増幅器５６で増幅された後に出力される。一方、入力信号が大電力の信号である（つまり、入力信号を増幅しないでバイパス経路１９を通過させる）場合には、バイパススイッチ５８は、オンになる。これによって、第１切替回路５２で選択された信号は、整合回路５４を通過した後にバイパススイッチ５８を経て出力される。
【００５５】
このように、従来のバイパス経路付き増幅回路５０では、バイパス時には、入力信号は、整合回路５４を通過した後にバイパススイッチ５８を経て出力される。よって、従来のバイパス経路付き増幅回路５０では、バイパス時の通過特性は、整合回路５４の通過特性とバイパススイッチ５８の通過特性の両方の影響を受ける。
【００５６】
図４は、図３に示された従来のバイパス経路付き増幅回路５０のバイパス時における通過特性（周波数特性）の概要を示す図である。図４の（ａ）は、整合回路５４の通過特性の概要を示し、図４の（ｂ）はバイパススイッチ５８の通過特性の概要を示し、図４の（ｃ）は増幅回路５０全体としてのバイパス時の通過特性の概要を示す。ここでは、増幅回路５０全体としてのバイパス時の通過特性（図４の（ｃ））が整合回路５４の通過特性（図４の（ａ））とバイパススイッチ５８の通過特性（図４の（ｂ））とを合成したものに相当することが示されている。横軸の周波数は、図２と同様である。
【００５７】
従来のバイパス経路付き増幅回路５０は、バイパス時においては、入力信号が整合回路５４を通過するために、図４の（ａ）に示されるような整合回路５４の周波数特性（つまり、狭い通過帯域をもつ周波数特性）の影響を受け、結果として、図４の（ｃ）に示されるような狭い通過帯域をもつ通過特性を有する。
【００５８】
図２及び図４を比較して分かるように、本実施の形態における増幅回路１０によれば、従来の増幅回路５０に比べ、バイパス時における周波数依存性が抑制される。
【００５９】
なお、本実施の形態の増幅回路１０では、各回路ブロックを別のＩＣパッケージで構成してもよいし、共通のＩＣパッケージで構成してもよい。
【００６０】
例えば、第１切替回路１２、整合回路１４、増幅器１６及び第２切替回路１８は、それぞれ、別のＩＣパッケージで構成してもよい。つまり、第１切替回路１２、整合回路１４、増幅器１６及び第２切替回路１８は、それぞれ、別の半導体基板上に形成してもよい。このとき、例えば、第１切替回路１２及び第２切替回路１８を、それぞれ、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）プロセスで製作し、増幅器１６をＳｉ−Ｇｅプロセスで製作する。
【００６１】
図５に示されるように、第１切替回路１２及び第２切替回路１８を一つのＩＣパッケージ２０で構成してもよい。つまり、第１切替回路１２及び第２切替回路１８を一つの半導体基板上に形成してもよい。このとき、例えば、ＩＣパッケージ２０をＳＯＩプロセスで製作する。これにより、増幅回路１０を構成する部品の実装面積が削減され、かつ、低コスト化がはかられる。
【００６２】
図６に示されるように、第１切替回路１２及び第２切替回路１８に加えて、増幅器１６も、一つのＩＣパッケージ２２で構成してもよい。つまり、第１切替回路１２、第２切替回路１８及び増幅器１６を一つ半導体基板上に形成してもよい。このとき、例えば、ＩＣパッケージ２２をＳＯＩプロセスで製作する。これにより、さらに、増幅回路１０を構成する部品の実装面積が削減され、かつ、低コスト化がはかられる。
【００６３】
（実施の形態２）
次に、本発明の実施の形態２における増幅回路を説明する。
【００６４】
図７は、本発明の実施の形態２における増幅回路３０の回路図である。増幅回路３０は、アンテナで受信される複数の周波数帯域の信号から一つを選択して増幅する高周波モジュールであり、実施の形態１における増幅回路１０に加えて、第３切替回路３２、制御回路３４及びフィルタ３６ａ〜３６ｅを備える。
【００６５】
第３切替回路３２は、入力端子３２ａ及び複数の出力端子３２ｂ〜３２ｈを有し、制御回路３４から入力される制御信号に従って、入力端子３２ａを複数の出力端子３２ｂ〜３２ｈのいずれかに選択的に接続する回路であり、例えば、ＳＰｎＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  ｎ  Ｔｈｒｏｗ；ｎは出力端子（ここでは、周波数帯域）の数）の高周波スイッチで構成される分波器等である。
【００６６】
フィルタ３６ａ〜３６ｅのそれぞれは、第３切替回路３２の出力端子３２ｂ〜３２ｆに１対１対応で接続されたフィルタ回路であり、例えば、対応する周波数帯域の信号だけを通過させるバンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ等である。フィルタ３６ａ〜３６ｅの出力端子は、第１切替回路１２の入力端子１２ａ〜１２ｅと１対１対応で接続されている。出力端子３２ｇおよび出力端子３２ｈと、入力端子１２ｆおよび入力端子１２ｇとの間に、所望によりフィルタを接続してもよい。出力端子３２ｇおよび出力端子３２ｈと、入力端子１２ｆおよび入力端子１２ｇとは直接配線で電気的に接続されていてもよい。出力端子３２ｇ、出力端子３２ｈ、入力端子１２ｆおよび入力端子１２ｇは未接続（端子としてオープン）でもよい。出力端子３２ｇ、出力端子３２ｈ、入力端子１２ｆおよび入力端子１２ｇに、終端用インピーダンス素子（例えば、５０Ωの抵抗）が接続されていてもよい。
【００６７】
制御回路３４は、第１切替回路１２、第３切替回路３２及び第２切替回路１８に制御信号を出力することで、処理対象の周波数帯域に応じて第１切替回路１２及び第３切替回路３２を連動して切り替えたり、入力信号の電力の大きさ（つまり、増幅するか否か）に応じて第２切替回路１８をオン又はオフさせたりする。
【００６８】
なお、この増幅回路３０では、第１切替回路１２、第３切替回路３２、第２切替回路１８及び制御回路３４は、一つのＩＣパッケージ２４で構成されている。つまり、第１切替回路１２、第３切替回路３２、第２切替回路１８及び制御回路３４は、一つ半導体基板上に形成されている。ＩＣパッケージ２４は、例えば、ＳＯＩプロセスで製作され、主要な端子として、第３切替回路３２の入力端子３２ａに接続されたＡＮＴ端子、第１切替回路１２の第１出力端子１２ｉと接続されたＡＭ端子、増幅器１６に電源を供給するＰＯＮ端子、第２切替回路１８の入力端子に接続されたＡＯ端子、第１切替回路１２の第２出力端子１２ｈ及び第２切替回路１８の出力端子に接続されたＯＵＴ端子等を有する。
【００６９】
以上のように構成された本実施の形態における増幅回路３０は、次のように動作する。
【００７０】
制御回路３４は、処理対象の入力信号が７つの周波数帯域のうちの第１周波数帯域（フィルタ３６ａに対応する周波数帯域）の信号であり、かつ、その入力信号が小電力の信号である（つまり、入力信号を増幅する）と判断した場合には、第３切替回路３２に対して入力端子３２ａを出力端子３２ｂに接続させるように制御し、第１切替回路１２に対して第１出力端子１２ｉを入力端子１２ａに接続するとともに第２出力端子１２ｈを開放状態にさせ、第２切替回路１８をオンさせる。これによって、ＡＮＴ端子に入力された小電力の入力信号は、第３切替回路３２の入力端子３２ａから出力端子３２ｂを経てフィルタ３６ａを通過した後に第１切替回路１２の入力端子１２ａに入力され、第１切替回路１２の第１出力端子１２ｉからＡＭ端子を経て整合回路１４を通過して増幅器１６に入力され、増幅器１６で増幅された後にＡＯ端子を経て第２切替回路１８を通過し、ＯＵＴ端子より出力される。
【００７１】
一方、制御回路３４は、処理対象の入力信号が７つの周波数帯域のうちの第１周波数帯域（フィルタ３６ａに対応する周波数帯域）の信号であり、かつ、その入力信号が大電力の信号である（つまり、入力信号を増幅しないでバイパス経路１９を通過させる）と判断した場合には、第３切替回路３２に対して入力端子３２ａを出力端子３２ｂに接続させるように制御し、第１切替回路１２に対して第１出力端子１２ｉを開放状態にするとともに第２出力端子１２ｈを入力端子１２ａに接続し、第２切替回路１８をオフさせる。これによって、ＡＮＴ端子に入力された大電力の入力信号は、第３切替回路３２の入力端子３２ａから出力端子３２ｂを通過し、第１切替回路１２の入力端子１２ａから第２出力端子１２ｈを通過した後に、整合回路１４及び増幅器１６とは切り離されたバイパス経路１９を経てＯＵＴ端子より出力される。
【００７２】
なお、処理対象の入力信号が７つの周波数帯域のうちの他の周波数帯域（例えば、フィルタ３６ｂに対応する周波数帯域）の信号である場合には、制御回路３４は、第３切替回路３２に対して入力端子３２ａを対応する出力端子（例えば、出力端子３２ｃ）に接続させ、第１切替回路１２に対して、入力信号の電力の大小に応じて第１出力端子１２ｉ及び第２出力端子１２ｈの一方を対応する入力端子（例えば、入力端子１２ｂ）に接続するとともに第１出力端子１２ｉ及び第２出力端子１２ｈの他方を開放状態にさせる。これによって、ＡＮＴ端子に入力された信号は、第３切替回路３２を通過した後に対応するフィルタ（例えば、フィルタ３６ｂ）を通過した後に第１切替回路１２に入力され、入力信号の電力の大小に応じて、増幅器１６で増幅されて出力される、又は、バイパス経路１９を経て出力される。
【００７３】
このように、本実施の形態における増幅回路３０は、後段の回路として、実施の形態１と同様の増幅回路１０を備える。よって、実施の形態１と同様の効果が奏される。
【００７４】
さらに、本実施の形態における増幅回路３０は、実施の形態１の増幅回路１０に加えて、前段の回路として、増幅回路１０の第１切替回路１２に連動して信号を切り替える第３切替回路３２、第３切替回路３２と第１切替回路１２との間に設けられたフィルタ３６ａ〜３６ｅ、並びに、第１切替回路１２、第３切替回路３２及び第２切替回路１８を制御する制御回路３４を備える。これにより、ＡＮＴ端子に入力された信号をフィルタ３６ａ〜３６ｅのうちの所望のフィルタに通過させ、必要な周波数帯域の信号だけを取り出して増幅器１６で増幅又はバイパス経路１９を通過させることが選択的に行われる。
【００７５】
なお、本実施の形態では、第１切替回路１２、第３切替回路３２、第２切替回路１８及び制御回路３４は、一つのＩＣパッケージ２４で構成されていたが、２以上のＩＣパッケージで構成されてもよい。例えば、第１切替回路１２及び第２切替回路１８が一つのＩＣパッケージで構成（一つの半導体基板上に形成）され、第３切替回路３２及び制御回路３４が別のＩＣパッケージで構成（別の半導体基板上に形成）されてもよい。これにより、それぞれの半導体基板において最適な設計を行うことができ、設計の自由度が上がる。
【００７６】
さらに、増幅器１６についても、第１切替回路１２、第３切替回路３２、第２切替回路１８及び制御回路３４が形成された半導体基板上に形成（同一のＩＣパッケージで構成）してもよいし、第１切替回路１２及び第２切替回路１８だけが形成された半導体基板上に形成（同一のＩＣパッケージで構成）してもよい。このとき、例えば、増幅器１６を含むＩＣパッケージをＳＯＩプロセスで製作する。これにより、増幅回路３０を構成する部品の実装面積が削減され、かつ、低コスト化がはかられる。
【００７７】
以上、本発明の増幅回路について、実施の形態１及び２に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態に施したものや、実施の形態における一部の構成要素を組み合わせて構築される別の形態も、本発明の範囲に含まれる。
【００７８】
例えば、第１切替回路１２及び第３切替回路３２は、一例として高周波スイッチで構成されたが、ダイプレクサ（又は、デュプレクサ）及びトリプレクサ等のフィルタを含む高周波切替回路で構成されてもよい。
【００７９】
図８は、ダイプレクサ又はトリプレクサを用いて第１切替回路１２を構成した例を示す図である。図８の（ａ）は、ダイプレクサ４２とデバイダ４０とから構成される２入力２出力の切替回路を示す。なお、デバイダ４０の２つの出力端子のそれぞれに高周波スイッチ（図示せず）が接続されてもよい。この構成によれば、ダイプレクサ４２により、２つの入力端子のそれぞれに入力される異なる周波数帯域の入力信号のいずれかが選択的に出力され、デバイダ４０を介してバイパス用信号経路または整合回路に出力される。
【００８０】
図８の（ｂ）は、トリプレクサ４４とデバイダ４０とから構成される３入力２出力の切替回路を示す。なお、デバイダ４０の２つの出力端子のそれぞれに高周波スイッチ（図示せず）が接続されてもよい。この構成によれば、トリプレクサ４４により、３つの入力端子のそれぞれに入力される異なる周波数帯域の入力信号のいずれかが選択的に出力され、デバイダ４０を介してバイパス用信号経路または整合回路に出力される。
【００８１】
図８の（ｃ）は、２つのダイプレクサ４６ａ及び４６ｂから構成されるトリプレクサ４６とデバイダ４０とから構成される３入力２出力の切替回路を示す。なお、デバイダ４０の２つの出力端子のそれぞれに高周波スイッチ（図示せず）が接続されてもよい。この構成によれば、トリプレクサ４６により、３つの入力端子のそれぞれに入力される異なる周波数帯域の入力信号のいずれかが選択的に出力され、デバイダ４０を介してバイパス用信号経路または整合回路に出力される。
【００８２】
第３切替回路３２についても、同様に、ダイプレクサ、トリプレクサ又はこれらの組み合わせによるフィルタで構成することもできる。これにより、第１切替回路１２及び第３切替回路３２は、ダイプレクサ又はトリプレクサ等のフィルタで構成され、外部からの制御信号を必要とすることなく、入力された信号の周波数帯域に応じて切替（入力信号の選択）が行われる。
【００８３】
また、実施の形態１及び２では、バイパス経路１９は、信号経路だけで構成されたが、これに限られず、信号経路上に減衰器（アッテネータ）が設けられてもよい。図９は、図５に示された増幅回路１０のバイパス経路１９上に減衰器１７を設けて構成される変形例に係る増幅回路１０ａの回路図である。減衰器１７は、信号を減衰させるものであり、例えば、外部からの制御信号に従って減衰量が可変な可変減衰器である。このような減衰器１７を備える増幅回路１０ａによれば、入力信号をバイパス経路１９を通過させた場合における挿入損失のレベルを変更することができる。
【００８４】
また、実施の形態２では、制御回路３４は、第３切替回路３２とともに同じＩＣパッケージで構成されたが、第３切替回路３２とは別のＩＣパッケージで構成されてもよい。これにより、制御回路３４について、他の回路と独立した最適な設計を行うことができ、設計の自由度が上がる。
【産業上の利用可能性】
【００８５】
本発明は、バイパス経路付き増幅器として、例えば、アンテナで受信された複数の周波数帯域の信号のいずれかを選択的に増幅又は通過させる高周波モジュールとして利用できる。
【符号の説明】
【００８６】
１０、１０ａ、３０  増幅回路
１２  第１切替回路
１２ａ〜１２ｇ  入力端子
１２ｈ  第２出力端子
１２ｉ  第１出力端子
１４  整合回路
１６  増幅器
１７  減衰器
１８  第２切替回路
１９  バイパス経路
２０、２２、２４  ＩＣパッケージ
３２  第３切替回路
３２ａ  入力端子
３２ｂ〜３２ｈ  出力端子
３４  制御回路
３６ａ〜３６ｅ  フィルタ
４０  デバイダ
４２、４６ａ、４６ｂ  ダイプレクサ
４４、４６  トリプレクサ
【図１】
0006597461.tif 000002
【図２】
0006597461.tif 000003
【図３】
0006597461.tif 000004
【図４】
0006597461.tif 000005
【図５】
0006597461.tif 000006
【図６】
0006597461.tif 000007
【図７】
0006597461.tif 000008
【図８】
0006597461.tif 000009
【図９】
0006597461.tif 000010