(57)【特許請求の範囲】
【請求項１】
ワイドバンドギャップ半導体で構成される半導体基板上に膜厚が２ｎｍ以上、１０ｎｍ以下の熱酸化膜を形成する工程と、
前記熱酸化膜に、前記熱酸化膜との合計の膜厚が０．５μｍ以上、１．５μｍ以下となる酸化膜を形成する工程と、
前記酸化膜上に、パターン化されたマスク膜を形成する工程と、
前記マスク膜をマスクとして、前記酸化膜と前記熱酸化膜とをエッチングする工程と、
エッチングされた前記酸化膜をマスクとして、３００℃以上の高温環境下で前記半導体基板に、１００ＫｅＶ以上、４００ＫｅＶ以下の加速エネルギーでイオンを注入する工程と、
を有する半導体装置の製造方法。
【請求項２】
前記ワイドバンドギャップ半導体は、炭化シリコンである、
請求項１記載の半導体装置の製造方法
【請求項３】
前記酸化膜を、酸素雰囲気中で７００℃以上、１１００℃以下の温度で加熱して形成する、
請求項１記載の半導体装置の製造方法。
【請求項４】
前記半導体基板の厚さは、１００μｍ以上、１５０μｍ以下である、
請求項１記載の半導体装置の製造方法。
【請求項５】
前記半導体基板の直径は、４インチ以上、６インチ以下である、
請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置では、近年、高性能化を図るために、シリコン（Ｓｉ）に代わって、炭化シリコン（ＳｉＣ）で構成された半導体基板が用いられている。
このような半導体装置の製造工程で行われるイオン注入は、不純物を注入することにより電気的に機能領域を配置し半導体装置として動作させることを目的とする。ところが、イオン注入を行っただけでは結晶欠陥や結晶性の崩れた非晶質領域が生じ、半導体装置として十分に機能しなくなる場合がある。このため、イオン注入によって生じた結晶欠陥や結晶性の崩れた非晶質領域を、熱処理によって結晶性を回復させ、電気的に活性化させることが必要となる。炭化シリコンの場合、不純物が拡散しづらく、また、禁制帯幅や不純物準位等の物性値の異なる結晶多形（ポリタイプ）が存在する。結晶多形の混入を防止し、良好な再結晶化のために、シリコンの場合よりも高温環境下でイオン注入が行われる。このため、マスク膜は、シリコンの場合に用いられるフォトレジストに代わり、耐熱性を備える酸化膜等が用いられる（例えば、特許文献１参照）。
【０００３】
ところで、半導体装置の製造コストの削減を図るために、大口径の半導体ウェハを用いることで、取得可能な半導体チップ数を増加させることができる。
また、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のように、縦方向に電流が流れる半導体素子では、性能を維持、向上させるためには、半導体ウェハの薄膜化が必要となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３２４５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、大口径化、薄膜化された、炭化シリコンで構成された半導体ウェハ（半導体基板）に対してＣＶＤ（Chemical Vaper Deposition）法等によって形成されたシリコン酸化膜等をマスク膜として利用し、高温環境下でイオン注入を行うと、前記マスク膜にクラックや剥がれが生じてしまう。炭化シリコン等の半導体基板と酸化膜とは線膨張係数が異なり、形成してパターニングした段階で残留応力が存在している。これをイオン注入時に高温（３００℃から５００℃）にすると、炭化シリコンと酸化膜との線膨張係数の差により、酸化膜等のマスク膜またはマスク膜と半導体基板界面にクラックや剥がれが生じる。また、炭化シリコン等の半導体基板は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、リン（Ｐ）、窒素（Ｎ）やヒ素（Ａｓ）等を注入することで、イオン注入した領域と注入しない領域で線膨張係数が相違する。そのため、半導体基板上に形成してパターニングした酸化膜等のマスク膜にも応力が働いて、クラックや剥がれが生じる。
【０００６】
また、クラックや剥がれを軽減するために前記酸化膜の膜厚を薄くすることが考えられる。しかし、炭化シリコンの場合、不純物が拡散しづらく、従来のシリコン半導体装置で用いられているイオン注入の加速エネルギーより高エネルギーでより深く不純物を注入しなければならない。このため、前記シリコン酸化膜等のマスク膜の膜厚は０．５μｍから３μｍ以上は必要となるため、これ以上は薄くすることはできない。
【０００７】
このため、半導体基板と酸化膜との線膨張係数の差による熱応力により、酸化膜が半導体基板から剥離し、また、酸化膜にクラック等が生じてしまい、酸化膜がマスク膜としての機能を果たせなくなる。そして、半導体基板に対してイオン注入を適切に行うことができず、半導体装置の特性が低下してしまうおそれがある。
【０００８】
また、これら課題は、大口径の半導体ウェハ、特に４インチ以上の半導体ウェハを用いる場合に、顕著となる。
本発明は、このような点に鑑みてなされたものであり、必要な膜厚を確保しつつ、密着性を向上させたイオン注入用マスクによりイオン注入を適切に行うことができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、ワイドバンドギャップ半導体で構成される半導体基板上に膜厚が２ｎｍ以上、１０ｎｍ以下の熱酸化膜を形成する工程と、前記熱酸化膜に、前記熱酸化膜との合計の膜厚が０．５μｍ以上、１．５μｍ以下となる酸化膜を形成する工程と、前記酸化膜上に、パターン化されたマスク膜を形成する工程と、前記マスク膜をマスクとして、前記酸化膜と前記熱酸化膜とをエッチングする工程と、エッチングされた前記酸化膜をマスクとして、３００℃以上の高温環境下で前記半導体基板に、１００ＫｅＶ以上、４００ＫｅＶ以下の加速エネルギーでイオンを注入する工程と、を有する半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
開示の技術によれば、半導体装置の特性の低下を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態における半導体装置の製造方法を示すフローチャートである。
【図２】実施の形態における半導体装置のイオン注入工程を示す図（その１）である。
【図３】実施の形態における半導体装置のイオン注入工程を示す図（その２）である。
【図４】実施の形態における半導体装置の熱酸化膜及び酸化膜の観察結果を示す表である。
【図５】実施の形態における半導体装置の観察画像の要部を示す図である。
【発明を実施するための形態】
【００１２】
以下、実施の形態について図面を用いて説明する。
半導体装置の製造方法の主要工程について、図１を用いて説明する。
図１は、実施の形態における半導体装置の製造方法を示すフローチャートである。
【００１３】
まず、炭化シリコンにより構成される半導体ウェハ（半導体基板）が用意される。当該半導体ウェハは、Ｓｉ面、炭素（Ｃ）面のいずれかをおもて面にしてもよい。なお、おもて面とは、例えば、電界効果トランジスタのソース領域やウェル領域の作製のために局所的なドーピングが行われる半導体装置の主面のことである。
【００１４】
なお、炭化シリコンにより構成される半導体ウェハは、既述の通り、不純物が拡散しづらく、また、物性値の異なる結晶多形の混入が起こりやすいために、イオン注入が、例えば、５００℃以上の高温環境下で行われる。また、炭化シリコンに限らず、窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体では、同様に、イオン注入が高温環境下で行われる。なお、以降はイオン注入について説明するが、イオン注入温度はこれに限定されるものではなく、３００℃以上の加熱を伴う工程ならば、よい。
【００１５】
実施の形態では、炭化シリコンの場合を例に挙げて、半導体ウェハに対して行われる半導体装置の製造方法の主要工程について説明する。
なお、以下では、半導体装置の製造装置によって、図１のフローチャートが実行される。
【００１６】
［ステップＳ１００］  半導体基板（半導体ウェハ）のおもて面の所定領域に対して、アライメントマークの形成を行う。
アライメントマークは、デバイス形成のための各デバイス構成の位置合わせを容易にするために、半導体基板のおもて面上にデバイス構成の場所を特定して配置される様式化されたパターンである。
【００１７】
なお、ステップＳ１００の処理工程の詳細については後述する。
［ステップＳ２００］  アライメントマークに基づき半導体ウェハにマスク膜を形成し、前記マスク膜を利用して、半導体基板にイオン注入を行う。
【００１８】
これにより、半導体基板のソース（または、エミッタ）形成予定領域等に、不純物を導入することができる。
なお、ステップＳ２００の処理工程の詳細については後述する。
【００１９】
［ステップＳ３００］  マスク膜の除去後、不純物が導入された半導体基板を、例えば、１５００℃以上、１８００℃以下の温度でアニールする。これにより、半導体基板に導入された不純物を活性化させることができ、半導体基板にソース（または、エミッタ）領域等の導電領域が形成される。
【００２０】
［ステップＳ４００］  導電領域が形成された半導体基板のおもて面及び裏面の所定箇所に、電極、配線等を形成する。
上記のステップＳ１００，Ｓ２００，Ｓ３００，Ｓ４００の処理工程を経た半導体基板をダイサーにより個片化することにより、複数の半導体チップが得られる。
【００２１】
次いで、ステップＳ１００のアライメントマーク形成工程の詳細について再び図１を用いて説明する。
［ステップＳ１１０］  用意した炭化シリコンにより構成される半導体基板のデバイス構造が形成されるおもて面全面にＣＶＤ（Chemical Vaper Deposition）法により、例えば、酸化シリコン（ＳｉＯ2）等の酸化膜を形成する。
【００２２】
なお、半導体基板は、例えば、その直径は、４インチ以上である。また、半導体基板の厚さは、３５０μｍ以上、５００μｍ以下で、好ましくは、１００μｍ以上、１５０μｍ以下である。
【００２３】
当該酸化膜上に、フォトレジストを形成し、フォトリソグラフィ技術により、当該フォトレジストを所定のパターンに加工する。
パターン化されたフォトレジストをマスク膜として、酸化膜をドライエッチングまたはウェットエッチングの少なくとも一方により選択的に除去して、酸化膜をパターン化する。
【００２４】
なお、ドライエッチングとウェットエッチングとの両方を行う場合には、まず、反応性イオンエッチング、誘導結合プラズマエッチング等の異方性ドライエッチングで酸化膜を除去する。この際、半導体基板の表面がプラズマダメージを受けるのを防止するため、酸化膜が完全に除去される直前にドライエッチングを停止し、残りの部分を、緩衝フッ酸溶液等を用いたウェットエッチングで除去する。
【００２５】
酸化膜のパターン化後、フォトレジストをアミン系有機溶剤や、硫酸と過酸化水素水との混合液に浸漬して、酸化膜から完全に剥離して除去する。
［ステップＳ１２０］  ステップＳ１１０でパターン化した酸化膜をマスク膜として、半導体基板をドライエッチングまたはウェットエッチングの少なくとも一方により選択的に除去して、半導体基板上にアライメントマークを形成する。
【００２６】
［ステップＳ１３０］  パターン化された酸化膜に基づきアライメントマークが形成された半導体基板を緩衝フッ酸溶液に浸漬して、半導体基板からパターン化された酸化膜を除去する。
【００２７】
このようにして、半導体基板上にアライメントマークが形成される。
次いで、ステップＳ２００のイオン注入工程の詳細について再び図１、並びに、図２及び図３を用いて説明する。
【００２８】
図２及び図３は、実施の形態における半導体装置のイオン注入工程を示す図である。
なお、図２（Ａ）〜図２（Ｃ）及び図３（Ａ）〜図３（Ｃ）は、それぞれ半導体装置を製造する際に行われるイオン注入工程をそれぞれ表している。
【００２９】
［ステップＳ２１０］  図２（Ａ）に示されるように、アライメントマーク（図示を省略）が形成された半導体基板１１０のおもて面（図中上面）の全面に、熱酸化により、酸化シリコン（ＳｉＯ2）で構成される密着層として、熱酸化膜１２０を形成する。
【００３０】
熱酸化工程では、炭化シリコンで構成される半導体基板１１０のおもて面を、酸素雰囲気中で、例えば、７００℃以上、１１００℃以下の温度で加熱する。この際、半導体基板１１０のおもて面のＳｉＣ界面では、炭素原子が抜けて、表出されたシリコン原子に、酸素（Ｏ）原子が結合する。このようにして、半導体基板１１０のおもて面側のシリコン原子と、酸素原子が次々と結合する。そして、順次、内部の炭素原子が抜けて、酸素原子が次々と結合して、半導体基板１１０のおもて面側から、酸化シリコンで構成される熱酸化膜１２０が形成される。つまり、熱酸化膜１２０は、炭化シリコンのおもて面側から、裏面側方向に順次形成されていく。このようにして形成された熱酸化膜１２０は、半導体基板１１０に対する密着性が高く、また、高耐熱性を備える。従来のＣＶＤ法等により酸化シリコン（ＳｉＯ）が積層する場合は、炭化シリコン（ＳｉＣ）と酸化シリコン（ＳｉＯ2）の結合が十分ではないため、熱酸化膜１２０に比べて、密着性が劣ると考えられる。
【００３１】
熱酸化膜１２０の膜厚は、２ｎｍ以上、１００ｎｍ以下であって、さらには、５ｎｍ以上、１０ｎｍ以下であることが好ましい。
膜厚の２ｎｍとは、一般的に用いられている、炭化シリコンは、４Ｈ−ＳｉＣであり、その１格子分を酸化し、六方細密充填構造の３種あるＳｉＣ対の占有位置の４層分に相当する。酸化シリコンの膜厚としては、酸化された炭化シリコンの膜厚の約２倍の膜厚に相当する。すなわち、２ｎｍは、均一に酸化していると確認できる膜厚である。そして、熱酸化膜１２０が均一に形成されると、密着層としての機能を果たすことができる。つまり、前記密着層の上部に形成される酸化層１３０の膜厚が、０．５μｍ以上、３μｍ以下であっても、マクス膜としての密着性を損なわない。また、５ｎｍ以上であれば、より高い密着性を有する。
【００３２】
そして、２ｎｍ以上であれば、断面ＴＥＭ（Transmission Electron Microscope）像により連続膜となっていることが確認できる。
膜厚の１０ｎｍは、その膜厚の成膜時間は、２時間以上、３時間以下（酸化時間３０分程度＋昇降温時間）であって、実効的に望まれる膜厚である。つまり、５ｎｍ以上、１０ｎｍ以下であれば、生産性と密着性を両立する為、より望ましい膜厚である。
【００３３】
また、膜厚の１００ｎｍは、その膜厚の成膜時間は、１２時間以上、２４時間以下（酸化時間１０時間以上、２０時間以下＋昇降温度時間）であり、これ以上、膜厚を厚くすると酸化レートが遅くなってしまい、生産性が低下してしまう。なお、イオン注入する際のマスクとしては、後述するが酸化シリコン膜として０．５μｍ以上、３μｍ以下の膜厚が必要である。しかしながら、この膜厚を熱酸化により形成することは、処理時間が膨大になることから現実的ではない。
【００３４】
なお、熱酸化膜１２０は、酸化シリコンに限らず、また、熱酸化によって構成されるものに限らず、半導体基板１１０に対して高密着性を示すものであれば構わない。そのような膜として、例えば、窒化処理により形成される窒化シリコン（Ｓｉ3Ｎ4）等がある。
【００３５】
［ステップＳ２２０］  図２（Ｂ）に示されるように、半導体基板１１０上に形成された熱酸化膜１２０のおもて面に、ＣＶＤ法により、酸化シリコンにより構成される酸化膜１３０を形成する。なお、酸化膜１３０は、蒸着法、スパッタリング法によっても形成可能である。
【００３６】
このような酸化膜１３０の膜厚は、イオン注入の注入条件によるものの、０．５μｍ以上、３μｍ以下程度が好ましい。
例えば、イオン注入する際の加速条件が３００ＫｅＶ以上、４００ＫｅＶ以下である場合なら、酸化膜１３０をマスクとして機能させるためには、酸化膜１３０の膜厚は、少なくとも、１μｍ以上、１．５μｍ以下を要する。加速条件が１００ＫｅＶである場合には、酸化膜１３０をマスクとして機能させるためには、酸化膜１３０の膜厚は、少なくとも、０．５μｍ程度を要する。これは、上記膜厚以下の場合、注入するイオンが酸化膜１３０を透過してしまうからである。
【００３７】
なお、厳密には、イオン注入用のマスクの膜厚は、密着層（熱酸化膜１２０）の膜厚と酸化膜１３０の膜厚とを合計したものである。しかし、熱酸化膜１２０は、酸化膜１３０に比べて十分に薄いことから、イオン注入用のマスクの膜厚として、酸化膜１３０の膜厚を規定している。
【００３８】
一方で、酸化膜１３０は、その膜厚が厚すぎると、クラックが入り易くなる。これは密着層１２０の膜厚に比べて酸化膜１３０が厚すぎると、密着層の密着力を上回る残留応力が働くためではないかと考えられる。クラックが入ると、イオン注入予定領域以外の領域にイオンが注入されてしまうおそれがあり、耐圧不良、誤作動の原因となりうる。さらに、イオン注入を行う際には、イオンの注入角度が生じる。このため、酸化膜１３０の膜厚が厚すぎると、注入されたイオンが酸化膜１３０に遮蔽されてイオン注入予定領域以外の領域にイオンが注入されてしまうおそれがあり、耐圧不良、誤作動の原因となりうる。このようなことが生じないようにするためにも、酸化膜１３０の上限が３μｍ程度であることが好ましい。
【００３９】
［ステップＳ２３０］  酸化膜１３０の全面にフォトレジストを形成し、フォトリソグラフィ技術により、図２（Ｃ）に示されるように、酸化膜１３０のマスク膜として、パターン化されたフォトレジスト１４０に加工する。
【００４０】
パターン化されたフォトレジスト１４０をマスク膜として、酸化膜１３０と熱酸化膜１２０とをドライエッチングまたはウェットエッチングの少なくとも一方により選択的に除去する。なお、ドライエッチングでは、例えば、４フッ化メタンガスやプラズマが用いられる。ウェットエッチングでは、例えば、フッ酸、バッファードフッ酸が用いられる。これにより、図３（Ａ）に示されるように、イオン注入領域が開口された、パターン化された酸化膜１３１と、パターン化された熱酸化膜１２１とが得られる。
【００４１】
なお、この際のエッチングは、酸化膜１３０と熱酸化膜１２０とが同時に除去できるような条件で行うことで、エッチング工程を増加することなく、パターン化された酸化膜１３１と、パターン化された熱酸化膜１２１とを得ることができる。
【００４２】
酸化膜１３１と熱酸化膜１２１とのパターン化後、フォトレジスト１４０をアミン系有機溶剤や、硫酸と過酸化水素水との混合液に浸漬して、酸化膜１３１から完全に剥離して除去する。また、フォトレジスト１４０は、酸素ガスとプラズマとを用いたドライ方式により除去することも可能である。
【００４３】
［ステップＳ２４０］  ５００度以上の高温環境下で、図３（Ｂ）に示されるように、パターン化された酸化膜１３１をマスク膜として、ステップＳ２３０で開口したイオン注入予定領域に不純物（イオン）を注入する。
【００４４】
注入するイオンは、Ｎ型導電領域を導入する場合には、リン（Ｐ）、ヒ素（Ａｓ）等を用いる。Ｐ型導電領域を導入する場合には、ホウ素（Ｂ）等を用いる。
また、イオン注入条件（加速エネルギー、注入ドーズ）は、導入したい導電領域の深さ、導電領域のイオン濃度等に応じて適宜定められる。
【００４５】
この際、高温環境下において、膜厚が３５０μｍ以上、５００μｍ以下の半導体基板１１０は、イオンが注入されることで線膨張係数が変化してしまう。このため、半導体基板１１０と、酸化膜１３１とは線膨張係数に差が生じてしまう。しかしながら、酸化膜１３１は、半導体基板１１０に対して熱酸化膜１２１を介して形成されている。熱酸化膜１２１は、既述の通り、半導体基板１１０に対する密着性が高く、また、高耐熱性を備える。このため、酸化膜１３１は、半導体基板１１０に対して線膨張係数に差が生じても、半導体基板１１０から剥離することなく、また、クラックが生じることもなく、熱酸化膜１２１を介して半導体基板１１０に対する密着が維持される。すなわち、酸化膜１３１は、半導体基板１１０に対して形成された位置から位置ずれが生じずに、マスク膜として機能することができる。したがって、このような酸化膜１３１をイオン注入のマスク膜として用いることで、イオン注入予定領域に適切にイオンの注入を行うことができる。
【００４６】
［ステップＳ２４１］  半導体基板１１０のステップＳ２４０でイオン注入した別の領域に対して、ステップＳ２４０の処理と同様に、パターン化された酸化膜１３１をマスク膜として、イオン注入領域に不純物を注入する。
【００４７】
このようにして、半導体基板１１０の全領域において、パターン化された酸化膜１３１をマスク膜として、イオン注入予定領域に不純物を注入する。
［ステップＳ２４２］  半導体基板１１０のステップＳ２４０でイオン注入した別の領域に、ステップＳ１００の処理と同様に、アライメントマークを導入して、ステップＳ２１０〜Ｓ２４０の処理を実行する。
【００４８】
［ステップＳ２５０］  半導体基板１１０のイオン注入すべき領域に対してステップＳ２４０のイオン注入工程が終了すると、パターン化された酸化膜１３１と、パターン化された熱酸化膜１２１とが形成された半導体基板１１０を緩衝フッ酸溶液に浸漬する。すると、図３（Ｃ）に示されるように、所定領域にイオン注入領域１５０が形成された半導体基板１１０から酸化膜１３１と熱酸化膜１２１とが除去される。
【００４９】
［ステップＳ２５１］  半導体基板１１０のステップＳ２５０で酸化膜１３１と熱酸化膜１２１を除去した別の領域に、パターン化された熱酸化膜１２１上に形成されたパターン化された酸化膜１３１が残存している場合には、ステップＳ２００の処理を再び行う。
【００５０】
上記のステップＳ２００の処理が全て終了すると、ステップＳ３００のアニール工程、ステップＳ４００の電極形成工程が順に実行される。
上記の半導体装置の製造方法では、炭化シリコンで構成される半導体基板１１０上に熱酸化膜１２０を形成する工程と、熱酸化膜１２０に酸化膜１３０を形成する工程と、酸化膜１３０上に、パターン化されたフォトレジスト１４０を形成する工程と、フォトレジスト１４０をマスクとして、酸化膜１３０と熱酸化膜１２０とをエッチングする工程と、エッチングされた酸化膜１３１をマスクとして、高温環境下で半導体基板１１０にイオンを注入する工程と、を備える。
【００５１】
ここで、酸化膜１３１と熱酸化膜１２１の膜剥がれやクラックの観察結果について、図４を用いて説明する。
図４は、実施の形態における半導体装置の熱酸化膜及び酸化膜の観察結果を示す表である。
【００５２】
熱酸化膜１２１及び酸化膜１３１の膜剥がれやクラックの観察では、イオン注入後に５００倍の光学顕微鏡観察と、５０００倍でＳＥＭ（Scanning Electron Microscope）観察とを行った。観察の結果、図４に示されるように、熱酸化膜１２１（密着膜）と酸化膜１３１との各膜厚において、剥離の無かったものを「○」、軽微な剥離を「△」、重大な剥離があった場合を「×」として判定した。なお、軽微な剥離とは、５μｍ以下の幅の剥離で、６インチウェハ内に、５か所未満の場合とした。また、重大な剥離とは、後述する図５に示すように、剥離（例えば、図５中の剥離箇所１３１ａ）が５μｍ以上の幅で、６インチウェハ内に、５か所以上の場合とした。
【００５３】
また、図５は、実施の形態における半導体装置の観察画像の要部を示す図である。
なお、図５は、図３（Ｂ）等のように、マスク膜としてエッチングされた酸化膜１３１が形成された半導体基板１１０の上面の光学顕微鏡像を示している。
【００５４】
このような半導体装置の製造方法では、半導体基板１１０上に形成された酸化膜１３０と熱酸化膜１２０とをエッチングして、エッチングされた酸化膜１３１をマスクとして、高温環境下で半導体基板１１０にイオンを注入する。また、熱酸化膜１２１は、半導体基板１１０に対して密着性が高い。これにより、半導体基板１１０の線膨張係数と酸化膜１３１の線膨張係数の差によって熱応力が生じても、酸化膜１３１は、熱酸化膜１２１を介して半導体基板１１０に形成されているために、半導体基板１１０から剥離することなく、また、クラックが生じることがない。このため、酸化膜１３１は、半導体基板１１０に対して形成された位置から位置ずれが生じずに、マスク膜として機能することができる。したがって、このような酸化膜１３１をイオン注入のマスク膜として用いることで、イオン注入予定領域に適切にイオンの注入を行うことができる。
【００５５】
また、熱酸化膜１２０は半導体基板１１０に対して積層した膜ではないために、熱酸化膜１２１と半導体基板１１０のＳｉＣ面とは清浄な界面である。このため、熱酸化膜１２１の除去後、半導体基板１１０の導電領域に対して電極を形成すると、電極は半導体基板１１０の導電領域に対して良好な電気的接合が実現される。
【符号の説明】
【００５６】
１１０  半導体基板
１２０，１２１  熱酸化膜
１３０，１３１  酸化膜
１４０  フォトレジスト
１５０  イオン注入領域
【図１】
0006597215.tif 000002
【図２】
0006597215.tif 000003
【図３】
0006597215.tif 000004
【図４】
0006597215.tif 000005
【図５】
0006597215.tif 000006