(57)【特許請求の範囲】
【請求項１】
位相情報送信装置と、位相情報受信装置とを備え、
前記位相情報送信装置は、
イーサネット（登録商標）信号に同期するクロック信号を分周した一定周期の周期パルスを生成する周期パルス生成手段と、
生成された前記周期パルスごとにイーサネットのアイドル信号をイーサネットで予約ビットとして定義されている値の位相アイドル信号に書き換える周期挿入手段と、
前記周期挿入手段で書き換えた前記位相アイドル信号を含めたイーサネット信号を受信側に送信する送信手段と
を備え、
前記位相情報受信装置は、
受信したイーサネット信号から書き換えられた前記位相アイドル信号を抽出して周期パルス信号を出力する周期検出手段と、
前記周期検出手段の出力する前記周期パルス信号を基にクロック信号をｎ（ｎは２以上の自然数）回カウントして周期信号を出力するカウンタ手段と
を備え、
前記周期挿入手段は、入力される前記周期パルスが入力される際のパラレル信号がパケット信号である場合には、位相アイドル信号への書き換えを実行しない
ことを特徴とする位相情報転送システム。
【請求項２】
請求項１に記載の位相情報転送システムにおいて、
前記カウンタ手段は、前記周期検出手段から前記周期パルス信号が入力すると、カウンタをリセットし、ｎ回カウントした時点で前記周期検出手段から前記周期パルス信号が入力しない場合には、前記カウンタをリセットして、再度ｎ回のカウントを実行する
ことを特徴とする位相情報転送システム。
【請求項３】
イーサネット信号に同期するクロック信号を分周した一定周期の周期パルスを生成する周期パルス生成手段と、
生成された前記周期パルスごとにイーサネットのアイドル信号をイーサネットで予約ビットとして定義されている値の位相アイドル信号に書き換える周期挿入手段と、
前記周期挿入手段で書き換えた前記位相アイドル信号を含めたイーサネット信号を受信側に送信する送信手段と
を備え、
前記周期挿入手段は、入力される周期パルスが入力される際のパラレル信号がパケット信号である場合には、前記位相アイドル信号への書き換えを実行しない
ことを特徴とする位相情報送信装置。
【請求項４】
受信したイーサネット信号からアイドル信号がイーサネットで予約ビットとして定義されている値に書き換えられた位相アイドル信号を抽出して周期パルス信号を出力する周期検出手段と、
前記周期検出手段の出力する前記周期パルス信号を基にイーサネット信号から抽出したクロック信号をｎ回カウントして周期信号を出力するカウンタ手段と
を備えたことを特徴とする位相情報受信装置。
【請求項５】
請求項４記載の位相情報受信装置において、
前記カウンタ手段は、前記周期検出手段から前記周期パルス信号が入力すると、カウンタをリセットし、ｎ回カウントした時点で前記周期検出手段から前記周期パルス信号が入力しない場合には、前記カウンタをリセットして、再度ｎ回のカウントを実行する
ことを特徴とする位相情報受信装置。
【請求項６】
周期パルス生成手段が、イーサネット信号に同期するクロック信号を分周した一定周期の周期パルスを生成し、
周期挿入手段が、生成された前記周期パルスごとにイーサネットのアイドル信号をイーサネットで予約ビットとして定義されている値に書き換えて周期パルスを示す位相アイドル信号とし、
送信手段が、前記周期挿入手段が書き換えた位相アイドル信号を含めたイーサネット信号を送信し、
周期検出手段が、受信したイーサネット信号から書き換えられた前記位相アイドル信号を抽出して周期パルス信号を出力し、
カウンタ手段が、前記周期検出手段の出力する前記周期パルス信号を基にクロック信号をｎ回カウントして周期信号を出力し、
周期挿入手段は、入力されるパラレル信号がパケット信号の場合には位相アイドル信号への書き換えを実行しない、
ことを特徴とする位相情報転送方法。
【請求項７】
請求項６記載の位相情報転送方法において、
カウンタ手段は、ｎ回カウントした時点で、前記周期パルス信号が入力しない場合には、カウンタをリセットして、再度ｎ回のカウントを実行する
ことを特徴とする位相情報転送方法。
【請求項８】
情報処理装置にインストールすることにより、請求項１または２記載の位相情報転送システムの位相情報送信装置および位相情報受信装置の各手段の機能を実現するプログラム。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明は、位相情報転送システム、位相情報送信装置、位相情報受信装置、および位相情報転送方法、ならびにプログラムに関する。
【０００２】
近年の伝送装置のインタフェースの主流は、イーサネット（登録商標）に置き換わりつつある。イーサネットは不連続なパケット信号を転送する技術であるが、同期した周波数信号の伝送に関してもシンクロナスイーサネット（Synchronous Ethernet）技術を用いることで伝送が可能となっている。
【０００３】
イーサネットでのクロック信号の伝送については、以下の文献がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−０６６３４２号公報
【特許文献２】特開２０１２−１３４９１８号公報
【特許文献３】特開２００３−２２４５７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のシンクロナスイーサネット（Synchronous Ethernet）技術では、周波数信号の伝送は可能であるが、位相信号を伝送することはできなかった。また、イーサネット技術においては、一定周期でパケットを送信することで、実現しているスードワイヤ技術（ＰＷＥ  Pseudo Wire Emulation）やパケットを用いて双方向の遅延時間を測定して時刻を合わせるＩＥＥＥ１５８８ｖ２技術がある。
【０００６】
しかし、これらの技術では、パケットを用いている関係上、他のパケットにより送受信する周期に時間的な揺らぎが生ずるため、ナノ秒（１０-9秒）オーダで位相を一定に保つことは難しかった。
【０００７】
本発明は、上述の課題を解決するもので、イーサネットにおいて、パケットの影響を受けずに高精度の位相を合わせることができる、位相情報転送システム、位相情報送信装置、位相情報受信装置、および位相情報転送方法、ならびにプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の第一の側面の位相情報転送システムは、位相情報送信装置と、位相情報受信装置とを備え、位相情報送信装置は、イーサネット（登録商標）信号に同期するクロック信号を分周した一定周期の周期パルスを生成する周期パルス生成手段と、生成された周期パルスごとにイーサネットのアイドル信号を書き換えて周期パルスを示す位相アイドル信号とする周期挿入手段と、周期挿入手段で書き換えた位相アイドル信号を含めたイーサネット信号を受信側に送信する送信手段とを備え、位相情報受信装置は、受信したイーサネット信号から書き換えられた位相アイドル信号を抽出して周期パルス信号を出力する周期検出手段と、周期検出手段の出力するパルス信号を基にクロック信号をｎ（ｎは２以上の自然数）回カウントして周期信号を出力するカウンタ手段とを備えたものである。
【０００９】
また、本発明の第二の側面の位相情報送信装置は、イーサネット信号に同期するクロック信号を分周した一定周期の周期パルスを生成する周期パルス生成手段と、生成された周期パルスごとにイーサネットのアイドル信号を書き換えて周期パルスを示す位相アイドル信号とする周期挿入手段と、周期挿入手段で書き換えた位相アイドル信号を含めたイーサネット信号を受信側に送信する送信手段とを備えたものである。
【００１０】
また、本発明の第三の側面の位相情報受信装置は、受信したイーサネット信号からアイドル信号が書き換えられた位相アイドル信号を抽出して周期パルス信号を出力する周期検出手段と、周期検出手段の出力するパルス信号を基にイーサネット信号から抽出したクロック信号をｎ回カウントして周期信号を出力するカウンタ手段とを備えたものである。
【００１１】
また、本発明の第四の側面の位相情報転送方法は、周期パルス生成手段が、イーサネット信号に同期するクロック信号を分周した一定周期の周期パルスを生成し、周期挿入手段が、生成された前記周期パルスごとにイーサネットのアイドル信号を書き換えて周期パルスを示す位相アイドル信号とし、送信手段が、周期挿入手段が書き換えた位相アイドル信号を含めたイーサネット信号を送信し、周期検出手段が、受信したイーサネット信号から書き換えられた位相アイドル信号を抽出して周期パルス信号を出力し、カウンタ手段が、周期検出手段の出力する周期パルス信号を基にクロック信号をｎ回カウントして周期信号を出力するものである。
【００１２】
なお、情報処理装置にインストールするプログラムにより、上記位相情報送信装置、位相情報受信装置の各機能を実現できる。
【発明の効果】
【００１３】
本発明によれば、イーサネットでパケット信号のような遅延揺らぎの影響を受けることなく、正確な周期パルスを再生することが可能であるため、パケット信号の影響により位相アイドル信号を受信できなかったとしても、正確な周期パルスを生成して、高精度の位相合わせが可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態の位相情報転送システムの構成を示す図である。
【図２】本発明実施形態の周期挿入部の動作例を示す図である。
【図３】本発明実施形態の周期挿入部の動作例を示す図である。
【図４】本発明実施形態の周期挿入部の動作を説明するフローチャートである。
【図５】本発明実施形態の周期カウンタの動作を説明するフローチャートである。
【図６】本発明の別の実施形態の位相情報転送方式の構成を示す図である。
【図７】本発明の別の実施形態の外部位相同期クロック送信装置の構成を示す図である。
【図８】本発明の別の実施形態の位相情報転送システムの構成を示す図である。
【図９】本発明の別の実施形態の位相情報転送システムの構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施の形態を説明する。
【００１６】
図１は、本発明の一実施形態の位相情報転送システムの構成を示す図である。図１において、位相情報転送システムは、位相情報送信装置としての位相クロック送信装置１と、位相情報受信装置としての位相クロック受信装置２とから構成されている。
【００１７】
位相クロック送信装置１は、ＭＡＣ（Media Access Control）処理部１１と、８Ｂ／１０Ｂ変換部１２と、周期挿入部１３と、ＳＥＲＤＥＳ部（serializer/deserializerの略）１４と、送信部１５と、１／ｎ分周器１６とを備える。
【００１８】
位相クロック受信装置２は、ＭＡＣ処理部２１と、８Ｂ／１０Ｂ変換部２２と、周期検出部２３と、ＳＥＲＤＥＳ部２４と、受信部２５と、周期カウンタ２６とを備える。
【００１９】
ＭＡＣ処理部１１は、パケットを生成し、パケット信号３１として８Ｂ／１０Ｂ変換部１２に出力する。
【００２０】
８Ｂ／１０Ｂ変換部１２は、入力されるパケット信号３１を８ビット単位に、イーサネット技術に則り１０ビットに変換し、１０Ｂパラレル信号３２として出力する。また、パケット信号３１が入力されていない間は、イーサネット規格で定義されているアイドル信号を１０Ｂパラレル信号３２として出力する。
【００２１】
周期挿入部１３は、周期パルス４２が入力されたタイミングにおいて、１０Ｂパラレル信号３２がアイドル信号であれば、位相アイドル信号に置き換えて１０Ｂパラレル信号３３としてＳＥＲＤＥＳ部１４へ出力する。周期パルス４２がないとき、または、１０Ｂパラレル信号がアイドル信号以外の場合は、１０Ｂパラレル信号３２をそのまま１０Ｂパラレル信号３３として出力する。
【００２２】
１／ｎ分周器１６は、クロック信号４１をｎ（ｎは２以上の自然数）回カウントするたびに周期パルス４２を周期挿入部１３に出力する。
【００２３】
ＳＥＲＤＥＳ部１４は、入力されたクロック信号４１に同期して、１０Ｂパラレル信号３３をパラレル／シリアル変換して、シリアル信号３４として送信部１５に出力する。
【００２４】
送信部１５は、ＳＥＲＤＥＳ部１４が出力したシリアル信号をイーサネット規格で定義されている物理信号形態に合わせたイーサネット信号３５として、位相クロック受信装置２に送信する。
【００２５】
位相クロック受信装置２の受信部２５は、受信したイーサネット信号３５をシリアル信号３６に変換してＳＥＲＤＥＳ部２４に出力する。
【００２６】
ＳＥＲＤＥＳ部２４は、シリアル信号３６に同期したクロック信号４４を抽出して周期カウンタ２６に出力するとともに、シリアル信号３６をシリアル／パラレル変換し、１０Ｂパラレル信号３７として周期検出部２３に出力する。
【００２７】
周期検出部２３は、１０Ｂパラレル信号３７をモニタして、位相アイドル信号が含まれていた場合、周期パルス４３を周期カウンタ２６に出力する。また、１０Ｂパラレル信号３７はそのまま１０Ｂパラレル信号３８を８Ｂ／１０Ｂ変換部２２に出力する。
【００２８】
８Ｂ／１０Ｂ変換部２２は、入力された１０Ｂパラレル信号３８をイーサネット規格に則り、位相アイドル信号を含むアイドル信号を取り除いたのち、１０ビット信号を８ビット信号に変換し、パケット信号３９を形成してＭＡＣ処理部２１に出力する。
【００２９】
周期カウンタ２６は、入力された周期パルス４３に基づいて（トリガとして）クロック信号４４をｎ回カウントするたびに、周期信号４５を生成するとともに、周期パルス４３が入力されるたびに、カウンタをリセットする。
【００３０】
なお、ＭＡＣ処理部１１、８Ｂ／１０Ｂ変換部１２、ＳＥＲＤＥＳ部１４、送信部１５、ＭＡＣ処理部２１、８Ｂ／１０Ｂ変換部２２、ＳＥＲＤＥＳ部２４、受信部２５は、イーサネットに関わる既知の技術であり、また、本発明に直接関わるものではないため、詳細な説明は省略する。
【００３１】
次に、図２は、周期挿入部１３が、周期パルス４２により、アイドル信号を位相アイドル信号に置き換える動作を説明する図である。周期挿入部１３は、１０Ｂパラレル信号３２を通常はそのまま、１０Ｂパラレル信号として転送（出力）するが、周期パルス４２が入力されたタイミングで、１０Ｂパラレル信号がアイドル信号であった場合は、位相アイドル信号に置き換えを実行し、１０Ｂパラレル信号３３として出力する。
【００３２】
また、図３は、周期挿入部１３が、周期パルス４２が入力されたタイミングで、１０Ｂパラレル信号の内容が、パケット信号であった場合、たとえ次の信号がアイドル信号だったとしても、位相アイドル信号への置き換えを実行せずに、そのまま１０Ｂパラレル信号とし出力する動作を説明する図である。この場合には、パケット信号は、１０Ｂパラレル信号として出力する。
【００３３】
周期挿入部１３の動作の一例を図４のフローチャートを用いて説明する。周期挿入部１３は、周期パルス４２を検出すると、１０Ｂパラレル信号３２がアイドル信号「“//I1//”」であるかの判定を行う(ステップＳ１１)。アイドル信号「“//I1//”」だった場合、アイドル信号「“//I1//”」を位相アイドル信号「“//Ip//”」に置き換える(ステップＳ１２)。アイドル信号「“//I1//”」でなかった場合、次にアイドル信号「“//I2//”」であるかの判定を行う(ステップＳ１３)。アイドル信号「“//I2//”」であった場合には、位相アイドル信号「“//In//”」に置き換える（ステップＳ１４）。アイドル信号「“//I2//”」でない場合には、置換処理は行わない。
【００３４】
ここで、アイドル信号「“//I1//”」、「“//I2//”」は、イーサネット規格で、アイドル信号として定義された値である。また、位相アイドル信号「“//Ip//”」、「“//In//”」としては、イーサネット規格で、アイドル信号の予約ビットとして定義された値を用いる。また、アイドル信号から位相アイドル信号への置き換えは、アイドル信号中の対応するビットだけを変換する処理、あるいは、位相アイドル信号のビット列を挿入する処理等で実現できる。
【００３５】
次に、周期カウンタ２６の動作の一例を図５のフローチャートを参照して説明する。周期カウンタ２６に、クロック信号４４が入力されると、はじめに周期パルス４３が入力されているかどうかを判定し（ステップＳ２１）、入力されていない場合は、カウンタｉをカウントアップする（ステップＳ２２）。次に、カウンタｉがｎ回カウントに到達しているかどうかを判定し（ステップＳ２３）、到達していない場合は、フローを終了し、ｎ回に到達している場合は、周期信号４５を生成して（ステップＳ２４）、カウンタｉをリセットする（ステップＳ２５）。周期パルス４２が入力されている場合は、周期信号４５を生成し、カウンタｉをリセットする（ステップＳ２１、Ｓ２４、Ｓ２５）。本動作とすることで、周期パルス４３を受信できなくとも、クロック信号４４を基に周期信号４５を再生することが可能である。
【００３６】
このようにアイドル信号の一部を位相アイドル信号として送信することで、パケット信号を用いることなく、所定の周期の位相信号を送信することができる。また、位相アイドル信号をイーサネット信号と同期したクロック信号の１／ｎの周期とすることで、たとえ位相アイドル信号が一時的に送信できなかったとしても、受信側でイーサネット信号のクロック信号を基に、周期信号を再生し続けることができる。
【００３７】
次に、本発明の他の実施形態として、位相情報の送受信を一体にした例を図６に示す。図６に示す構成は、図１に示す位相クロック送信装置１と位相クロック受信装置２と一体化した位相クロック送受信装置５として構成したものである。ここでは、ＳＥＲＤＥＳ部２４から抽出したクロック信号を送信側のＳＥＲＤＥＳ部１４に供給するとともに、周期カウンタ２６からの周期パルス４２を周期挿入部１３に入力している。このような構成とすることで、正確な位相情報が伝達可能な位相情報転送システムを構成することが可能である。
【００３８】
本発明の他の実施形態として、外部位相同期クロック送信装置６の位相情報を装置外部から入力して動作させる例を図７に示す。外部から入力される外部位相パルス４６は、クロック信号４１の周期に対して１／ｎ回の周期とする。図７において、外部位相パルス４６は、周期挿入部１３に入力されるとともに、ＰＬＬ回路１７に入力される。ＰＬＬ回路１７は、外部位相パルス４６に同期したクロック信号４１を生成して、ＳＥＲＤＥＳ部１４に入力する。
【００３９】
このような構成にすることで、外部位相パルス４６に同期したイーサネット信号３１０を生成することができる。また、図１に示した位相クロック受信装置２では、クロック信号４１に同期したクロック信号４４を抽出することができる。このため、周期挿入部１３において、一時的に位相アイドル信号が出力できなかった場合でも、外部位相パルス４６に同期したクロック信号４４を用いて、周期カウンタ２６を動作させることができるため、正確な周期パルス４２を生成可能である。
【００４０】
本発明実施形態の別の例として、８Ｂ／１０Ｂ変換部を６４Ｂ／６６Ｂ変換部に置き換えた例を図８として示す。この実施形態では、位相クロック送信装置７の６４Ｂ／６６Ｂ変換部１８は、パケット信号３１を６４ビット単位に６６ビットに変換を行い、６６Ｂパラレル信号として出力する。周期挿入部１９は、周期パルス４２が入力されたタイミングで、６６Ｂ信号がアイドル信号であれば、位相アイドル信号に置き換えて、６６Ｂパラレル信号として出力する。周期パルス４２がないときや、６６Ｂパラレル信号がアイドル信号以外の場合は、６６Ｂパラレル信号３１０をそのまま６６Ｂパラレル信号３１１として出力する。ＳＥＲＤＥＳ部１４は、６６Ｂパラレル信号３１１をシリアル信号３４に変換し、送信部１５に出力する。
【００４１】
位相クロック受信装置８のＳＥＲＤＥＳ部２４は、シリアル信号３６を６６Ｂパラレル信号３１１に変換するとともに、シリアル信号３６に同期したクロック信号４４を抽出する。周期検出部２９は、６６Ｂパラレル信号をモニタし、位相アイドル信号が含まれていた場合、周期パルス４３を抽出する。また、６６Ｂパラレル信号３１１をそのまま６６Ｂパラレル信号３１０として６４Ｂ／６６Ｂ変換部２８に出力する。位相クロック送信装置７および位相クロック受信装置８の他の機能部は、他の実施の態様の説明と同様の動作を行うことで、６４Ｂ／６６Ｂ変換部２８が用いられるイーサネットにおいても同様の効果を得ることができる。
【００４２】
本発明の他の実施形態を図９を用いて説明する。図９の実施の形態は、イーサネット信号の伝送区間に、中継装置９を介在させた例を示すものである。この実施形態の中継装置９は、位相アイドル信号をイーネット信号３５に同期した状態で転送可能な一般的中継装置で構成される。その他の機能部は、これまでの実施の形態の説明にある機能を有するものである。このような構成とすることで、中継装置９を介しても位相アイドル信号を位相クロック受信装置２で受信が可能である。したがって、一般的な中継装置を介したネットワークにおいても位相伝送が可能である。
【００４３】
上述のように実施の形態を構成することで、イーサネットにおいても、送信側と受信側の周期パルスの位相状態を常に一定に保つことができる。また、位相アイドル信号が一時的に送信できなかったとしても、受信側でイーサネット信号のクロック信号を基に周期パルスを再生し続けることができる。
【００４４】
また、プログラムを情報処理装置にインストールすることにより、その情報装置に、実施形態の位相情報転送システムの位相情報送信装置および位相情報受信装置としての機能を実現することができる。このプログラムは、情報処理装置によって直接実行可能なものだけではなく、ハードディスクなどにインストールすることにより実行可能なもの、あるいは記憶媒体に記憶されたものも含む。また、圧縮され、あるいは暗号化されたものも含む。
【符号の説明】
【００４５】
１、７  位相クロック送信装置
２、８  位相クロック受信装置
５  位相クロック送受信装置
６  外部位相同期クロック送信装置
９  中継装置
１１、２１  ＭＡＣ処理部
１２、２２  ８Ｂ／１０Ｂ変換部
１３  １９  周期挿入部
１４  ２４  ＳＥＲＤＥＳ部
１５  送信部
１６  １／ｎ分周器
１７  ＰＬＬ回路
１８、２８  ６４Ｂ／６６Ｂ変換部
２３  周期検出部
２５  受信部
２６  周期カウンタ
【図１】
0006607591.tif 000002
【図２】
0006607591.tif 000003
【図３】
0006607591.tif 000004
【図４】
0006607591.tif 000005
【図５】
0006607591.tif 000006
【図６】
0006607591.tif 000007
【図７】
0006607591.tif 000008
【図８】
0006607591.tif 000009
【図９】
0006607591.tif 000010