(57)【特許請求の範囲】
【請求項１】
入力される直流電圧を変換して交流電圧を出力可能なブリッジ回路と、
前記ブリッジ回路の出力する前記交流電圧の高周波成分を減衰するフィルタ回路と、
前記ブリッジ回路と前記フィルタ回路の間に介在し、前記ブリッジ回路の出力側を短絡可能なクランプ回路と、
前記ブリッジ回路及び前記クランプ回路に含まれるスイッチング素子を制御する制御回路と、を備え、
前記制御回路は、
前記フィルタ回路に３つ以上の電圧レベルを有する前記交流電圧を出力するように前記スイッチング素子を制御する第１モードと、前記フィルタ回路に２つの電圧レベルを有する前記交流電圧を出力するように前記スイッチング素子を制御する第２モードとを有し、前記フィルタ回路から出力される交流電圧のゼロクロスを含む所定の期間、前記第２モードを選択することを特徴とする電力変換装置。
【請求項２】
前記制御回路は、
前記スイッチング素子のオン／オフを指定するための電圧指令値の絶対値、前記フィルタ回路から出力される交流電圧の絶対値、または前記フィルタ回路から出力される交流電流の絶対値が所定値以下のとき前記第２モードを選択することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記ブリッジ回路は、直列接続された第１のスイッチング素子及び第２のスイッチング素子と、直列接続された第３のスイッチング素子及び第４のスイッチング素子を含み、
前記第１のスイッチング素子及び前記第２のスイッチング素子の両端と、前記第３のスイッチング素子及び前記第４のスイッチング素子の両端は、直流電源に並列に接続され、
前記クランプ回路は、互いに逆向きになるように直列に接続された第５のスイッチング素子と第６のスイッチング素子を含み、
前記制御回路は、
前記第１モードにおいて前記複数のスイッチング素子のオン／オフを指定する電圧指令値が正のとき、前記第２のスイッチング素子及び前記第３のスイッチング素子をオフ状態に制御し、前記第６のスイッチング素子をオン状態に制御し、前記第１のスイッチング素子及び前記第４のスイッチング素子の２つと、前記第５のスイッチング素子とを相補的にオン／オフさせるように制御し、
前記第１モードにおいて前記電圧指令値が負のとき、前記第１のスイッチング素子及び前記第４のスイッチング素子をオフ状態に制御し、前記第５のスイッチング素子をオン状態に制御し、前記第２のスイッチング素子及び前記第３のスイッチング素子の２つと、前記第６のスイッチング素子とを相補的にオン／オフさせるように制御し、
前記第２モードにおいて、前記第５のスイッチング素子及び前記第６のスイッチング素子をオフ状態に制御し、前記第１のスイッチング素子及び前記第４のスイッチング素子の２つと、前記第２のスイッチング素子及び前記第３のスイッチング素子の２つとを相補的にオン／オフさせるように制御することを特徴とする請求項１または２に記載の電力変換装置。
【請求項４】
前記制御回路は、
前記第１モードにおいて前記電圧指令値が正のとき、前記第１のスイッチング素子、前記第４のスイッチング素子、及び前記第５のスイッチング素子のそれぞれのオン期間の開始から所定期間、デッドタイムを設け、
前記第１モードにおいて前記電圧指令値が負のとき、前記第２のスイッチング素子、前記第３のスイッチング素子、及び前記第６のスイッチング素子のそれぞれのオン期間の開始から所定期間、デッドタイムを設け、
前記第２モードにおいて、前記第１のスイッチング素子、前記第４のスイッチング素子、前記第２のスイッチング素子、及び第３のスイッチング素子のそれぞれのオン期間の開始から所定期間、デッドタイムを設けることを特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記制御回路は、前記電圧指令値に、前記デッドタイムにより発生する電圧誤差分を補償するためのデッドタイム誤差補償値を加える際、前記第１モードと前記第２モードとで異なる補償値を加えることを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記第２モードにおいて前記電圧指令値に加えられるデッドタイム誤差補償値は、前記第１モードにおいて前記電圧指令値に加えられるデッドタイム誤差補償値の略２倍であることを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記第１モードにおいて前記電圧指令値に加えられるデッドタイム誤差補償値は所定値（≠０）であり、
前記第２モードにおいて前記電圧指令値に加えられるデッドタイム誤差補償値はゼロであることを特徴とする請求項５に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換する電力変換装置に関する。
【背景技術】
【０００２】
直流電力を交流電力に変換する電力変換装置の多くでは、ブリッジ回路を用いたインバータ回路が用いられる。ブリッジ回路では、直流電源に接続されるハイサイド基準線とローサイド基準線の間に、直列接続された２つのスイッチング素子（アーム）が２つ並列に接続される。２つのアームの４つのスイッチング素子の内、第１スイッチング素子及び第４スイッチング素子と、第２スイッチング素子及び第３スイッチング素子とが相補的に動作する。これにより、ハイサイド基準電位とローサイド基準電位が、それぞれの出力時間が調整されながら交互に出力される。この２レベルで規定される信号が後段のフィルタ回路を通過することにより、正弦波状の交流電圧が生成される。以下、本明細書では当該制御方式をバイポーラＰＷＭ方式と呼ぶ。
【０００３】
ブリッジ回路とフィルタ回路の間にクランプ回路を挿入する回路構成が提案されている（例えば、特許文献１参照）。この回路構成では、ブリッジ回路の両端出力をクランプ回路で短絡させる期間を挿入することができる。従ってハイサイド基準電位、ゼロ電位、ローサイド基準電位の３レベルをフィルタ回路に出力することができる。正弦波の正領域ではハイサイド基準電位とゼロ電位の２レベルで規定される信号が出力され、正弦波の負領域ではゼロ電位とローサイド基準電位の２レベルで規定される信号が出力される。この３レベルで規定される信号が後段のフィルタ回路を通過することにより、正弦波状の交流電圧が生成される。以下、本明細書では当該制御方式をクランプ制御方式と呼ぶ。
【０００４】
クランプ制御方式ではバイポーラＰＷＭ方式と比較して、フィルタ回路に出力される電圧振幅を半分にすることができるため、損失を低減でき高効率な電力変換が可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１４／１５７７００号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電力変換装置が商用電力系統（以下、系統という）と連系して運転している場合において、当該電力変換装置をクランプ制御方式で駆動すると、系統電圧の０Ｖ付近（ゼロクロス付近）で当該電力変換装置の出力電圧に、デッドタイムに起因した歪が発生する。これにより、当該電力変換装置の出力電流に歪が発生したり、ゼロクロス検出を行う負荷に悪影響を与える。例えば、ゼロクロスのタイミングを検出して周波数を測定している場合、測定した周波数に誤差が生じやすくなる。
【０００７】
本発明はこうした状況に鑑みなされたものであり、その目的は、高効率で歪が小さい電力変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある態様の電力変換装置は、入力される直流電圧を変換して交流電圧を出力可能なブリッジ回路と、前記ブリッジ回路の出力する前記交流電圧の高周波成分を減衰するフィルタ回路と、前記ブリッジ回路と前記フィルタ回路の間に介在し、前記ブリッジ回路の出力側を短絡可能なクランプ回路と、前記ブリッジ回路及び前記クランプ回路に含まれるスイッチング素子を制御する制御回路と、を備え、前記制御回路は、前記フィルタ回路に３つ以上の電圧レベルを有する前記交流電圧を出力するように前記スイッチング素子を制御する第１モードと、前記フィルタ回路に２つの電圧レベルを有する前記交流電圧を出力するように前記スイッチング素子を制御する第２モードとを有し、前記フィルタ回路から出力される交流電圧のゼロクロスを含む所定の期間、前記第２モードを選択する。
【０００９】
なお、以上の構成要素の任意の組み合わせ、本発明の表現を方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１０】
本発明によれば、高効率で歪が小さい電力変換装置を実現できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態に係る電力変換装置の構成を説明するための図である。
【図２】第１動作モードにおける、第１スイッチング素子〜第６スイッチング素子の駆動信号、インバータ回路の出力電圧値Ｖｏｕｔ、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔを示す図である。
【図３】第２動作モードにおける、第１スイッチング素子〜第６スイッチング素子の駆動信号、インバータ回路の出力電圧値Ｖｏｕｔ、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔを示す図である。
【図４】第１動作モードにおけるインバータ回路の出力電圧値Ｖｏｕｔと、第２動作モードにおけるインバータ回路の出力電圧値Ｖｏｕｔを比較した図である。
【図５】第１動作モードと第２動作モードを切り替えて使用する場合における、第１スイッチング素子〜第６スイッチング素子の駆動信号、インバータ回路の出力電圧値Ｖｏｕｔ、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔを示す図である。
【図６】第１動作モードと第２動作モードの切替判定基準を説明するための図である。
【図７】第１動作モードにおけるデッドタイム誤差電圧を説明するための図である。
【図８】第２動作モードにおけるデッドタイム誤差電圧を説明するための図である。
【図９】第１動作モードにおけるＰＷＭ制御と、電圧入出力特性を説明するための図である。
【図１０】第２動作モードにおけるＰＷＭ制御と、電圧入出力特性を説明するための図である。
【図１１】図１１（ａ）−（ｄ）は、第１動作モードの電圧指令値Ｖｒｅｆが正の期間に発生するデッドタイム誤差電圧を説明するための図である。
【図１２】図１２（ａ）−（ｄ）は、第１動作モードの電圧指令値Ｖｒｅｆが負の期間に発生するデッドタイム誤差電圧を説明するための図である。
【図１３】図１３（ａ）−（ｄ）は、第２動作モードにおけるデッドタイム誤差電圧を説明するための図である。
【図１４】デッドタイム誤差電圧を補償する機能を有する制御部の構成例を示す図である。
【図１５】第１動作モードにおける、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔ、インバータ回路の出力電圧値Ｖｏｕｔ、出力電圧値Ｖｏｕｔが平均化された交流電圧値Ｖａｃのシミュレーション波形を示す図である。
【図１６】第２動作モードにおける、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔ、インバータ回路の出力電圧値Ｖｏｕｔ、出力電圧値Ｖｏｕｔが平均化された交流電圧値Ｖａｃのシミュレーション波形を示す図である。
【図１７】第１動作モードと第２動作モードを切り替えて使用する場合における、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔ、インバータ回路の出力電圧値Ｖｏｕｔ、出力電圧値Ｖｏｕｔが平均化された交流電圧値Ｖａｃのシミュレーション波形を示す図である。
【図１８】第２コンデンサのコモンモード電圧Ｖｃｍを説明するための図である。
【発明を実施するための形態】
【００１２】
図１は、本発明の実施の形態に係る電力変換装置２０の構成を説明するための図である。電力変換装置２０は直流電源１０から供給される直流電力を交流電力に変換して系統３０に逆潮流させる。直流電源１０は例えば太陽電池または燃料電池であり、その場合、電力変換装置２０は太陽電池または燃料電池により発電された直流電力を交流電力に変換するパワーコンディショナとして機能する。また直流電源１０は蓄電池であってもよい。その場合、電力変換装置２０は双方向パワーコンディショナとして機能する。
【００１３】
第１コンデンサＣ１は、直流電源１０の電圧を平滑化する。ブリッジ回路２１は、直流電源１０から供給される直流電力を交流電力に変換するインバータ回路として機能する。ブリッジ回路２１は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２が直列接続された第１アームと、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４が直列接続された第２アームを含み、第１アームと第２アームは直流電源１０に並列接続される。
【００１４】
第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４には例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を使用できる。第１還流ダイオードＤ１〜第４還流ダイオードＤ４は、第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４にそれぞれ並列に、逆向きに接続される。なお第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を使用してもよい。この場合、第１還流ダイオードＤ１〜第４還流ダイオードＤ４は、ソースからドレイン方向に形成される寄生ダイオードを利用できる。
【００１５】
以上の構成を持つブリッジ回路２１は、直流電源１０から入力される直流電圧を、２つの電圧レベル（正側基準電圧＋Ｖｂ、負側基準電圧−Ｖｂ）の組み合わせで規定される交流電圧に変換して、第１アームの中点Ｎ１と第２アームの中点Ｎ２から出力する。
【００１６】
クランプ回路２２は、ブリッジ回路２１とフィルタ回路２３の間に設けられ、ブリッジ回路２１の出力端子（Ｎ１、Ｎ２）間を短絡可能であり、短絡時の導通方向を切替可能な回路である。クランプ回路２２は、逆向きに直列接続された第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６を含み、直列接続された第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６は、ブリッジ回路２１の出力端子（Ｎ１、Ｎ２）間に接続される。
【００１７】
図１に示す例では、第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６にＩＧＢＴが使用され、第５スイッチング素子Ｑ５のコレクタ端子がブリッジ回路２１の第１出力線に接続され、第６スイッチング素子Ｑ６のコレクタ端子がブリッジ回路２１の第２出力線に接続される。第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６のエミッタ端子同士が接続される。第５スイッチング素子Ｑ５と並列に、エミッタからコレクタの方向に電流が流れる向きに第５還流ダイオードＤ５が接続され、第６スイッチング素子Ｑ６と並列に、エミッタからコレクタの方向に電流が流れる向きに第６還流ダイオードＤ６が接続される。
【００１８】
なお第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６にＭＯＳＦＥＴを使用する場合、第５還流ダイオードＤ５、第６還流ダイオードＤ６に、ソースからドレイン方向に形成される寄生ダイオードを利用できる。図１では第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６のエミッタ端子同士が接続される向きに第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６が設置される例を示しているが、コレクタ端子同士が接続される向きに第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６が設置されてもよい。
【００１９】
フィルタ回路２３は、第１リアクトルＬ１、第２リアクトルＬ２及び第２コンデンサＣ２を含み、クランプ回路２２を通過したブリッジ回路２１の出力電圧および出力電流の高調波成分を減衰させて、ブリッジ回路２１の出力電圧および出力電流を正弦波に近づける。フィルタ回路２３から出力される交流電力は系統３０に逆潮流される。
【００２０】
制御回路２４は、ブリッジ回路２１及びクランプ回路２２に含まれる第１スイッチング素子Ｑ１〜第６スイッチング素子Ｑ６を制御して、電力変換装置２０を駆動する。制御回路２４は、電圧検出部４１、電流検出部４２、電圧検出部４３、制御部４４、第１ＰＷＭ信号生成部４５、第２ＰＷＭ信号生成部４６、動作モード判定部４７及び駆動部４８を含む。制御回路２４の構成は、ハードウェア資源とソフトウェア資源の協働、またはハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。
【００２１】
制御回路２４は、フィルタ回路２３に３つ電圧レベルを出力するように第１スイッチング素子Ｑ１〜第６スイッチング素子Ｑ６を制御する第１動作モードと、フィルタ回路２３に２つの電圧レベルを出力するように第１スイッチング素子Ｑ１〜第６スイッチング素子Ｑ６を制御する第２動作モードをサポートしている。第１動作モードが上述したクランプ制御方式に対応し、第２動作モードが上述したバイポーラＰＷＭ方式に対応する。
【００２２】
電圧検出部４１は、ブリッジ回路２１の入力電圧（直流バス電圧値Ｖｂ）を検出して制御部４４に出力する。電流検出部４２は、第１リアクトルＬ１に流れる交流電流（リアクトル電流値ＩＬ）を電流センサＣＴを用いて検出して制御部４４に出力する。電圧検出部４３は、フィルタ回路２３を通過後の交流電圧値Ｖａｃを検出して制御部４４に出力する。
【００２３】
制御部４４は、目標電流値Ｉｒｅｆ、リアクトル電流値ＩＬ、直流バス電圧値Ｖｂ及び交流電圧Ｖａｃをもとに電圧指令値Ｖｒｅｆを生成する。電圧指令値Ｖｒｅｆの具体的な生成方法は後述する。
【００２４】
第１ＰＷＭ信号生成部４５は、制御部４４から供給される電圧指令値Ｖｒｅｆと第１動作モード用の搬送波をもとに、第１動作モードで使用されるＰＷＭ信号を生成する。第２ＰＷＭ信号生成部４６は、制御部４４から供給される電圧指令値Ｖｒｅｆと第２動作モード用の搬送波をもとに、第２動作モードで使用されるＰＷＭ信号を生成する。第１ＰＷＭ信号生成部４５及び第２ＰＷＭ信号生成部４６はそれぞれ、電圧指令値Ｖｒｅｆと搬送波を比較するコンパレータを有し、当該コンパレータは比較結果に応じてハイレベル信号またはローレベル信号を出力する。
【００２５】
第１動作モード用の搬送波は、電圧指令値Ｖｒｅｆが正の半周期で使用される第１搬送波と、電圧指令値Ｖｒｅｆが負の半周期で使用される第２搬送波の２つの搬送波を用いる。第１搬送波と第２搬送波は、電圧指令値Ｖｒｅｆのゼロレベルを基準に線対称な２つの三角波で構成される（図９参照）。第２動作モード用の搬送波は１つの三角波で構成される（図１０参照）。なお第１動作モード用の搬送波の振幅は、第２動作モード用の搬送波の振幅の半分になる。
【００２６】
動作モード判定部４７は、電力変換装置２０が第１動作モードと第２動作モードのいずれのモードで動作するか判定する。具体的な判定基準は後述する。第１動作モードで動作すると判定した場合、動作モード判定部４７は第１ＰＷＭ信号生成部４５で生成されたＰＷＭ信号を駆動部４８に供給する。第２動作モードで動作すると判定した場合、動作モード判定部４７は第２ＰＷＭ信号生成部４６で生成されたＰＷＭ信号を駆動部４８に供給する。
【００２７】
駆動部４８は、供給されるＰＷＭ信号にもとづき、第１スイッチング素子Ｑ１〜第６スイッチング素子Ｑ６のゲート端子に供給する駆動信号を生成する。第１スイッチング素子Ｑ１〜第６スイッチング素子Ｑ６の駆動信号はそれぞれ、第１アンプＡ１〜第６アンプＡ６で電圧増幅されて、第１スイッチング素子Ｑ１〜第６スイッチング素子Ｑ６のゲート端子に印加される。
【００２８】
図２は、第１動作モードにおける、第１スイッチング素子Ｑ１〜第６スイッチング素子Ｑ６の駆動信号、インバータ回路の出力電圧値Ｖｏｕｔ、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔを示す図である。リアクトル電流値ＩＬにはリプルが重畳されており、フィルタ回路２３により平均化される。
【００２９】
第１動作モードにおいて電圧指令値Ｖｒｅｆが正のとき、駆動部４８は第１動作モード用のＰＷＭ信号をもとに第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオフ状態に制御する駆動信号、及び第６スイッチング素子Ｑ６をオン状態に制御する駆動信号を生成する。また駆動部４８は第１動作モード用のＰＷＭ信号をもとに、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４の２つと、第５スイッチング素子Ｑ５とを相補的にオン／オフさせるように制御する駆動信号を生成する。
【００３０】
第１動作モードにおいて電圧指令値Ｖｒｅｆが負のとき、駆動部４８は第１動作モード用のＰＷＭ信号をもとに第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオフ状態に制御する駆動信号、及び第５スイッチング素子Ｑ５をオン状態に制御する駆動信号を生成する。また駆動部４８は第１動作モード用のＰＷＭ信号をもとに、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３の２つと、第６スイッチング素子Ｑ６とを相補的にオン／オフさせるように制御する駆動信号を生成する。
【００３１】
図３は、第２動作モードにおける、第１スイッチング素子Ｑ１〜第６スイッチング素子Ｑ６の駆動信号、インバータ回路の出力電圧値Ｖｏｕｔ、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔを示す図である。
【００３２】
第２動作モードにおいて、駆動部４８は第２動作モード用のＰＷＭ信号をもとに第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６をオフ状態に制御する駆動信号を生成する。また駆動部４８は第２動作モード用のＰＷＭ信号をもとに、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４の２つと、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３とを相補的にオン／オフさせるように制御する駆動信号を生成する。
【００３３】
図２に示したクランプ制御方式と図３に示したバイポーラＰＷＭ方式を比較するとクランプ制御方式では、ゼロクロス付近でデッドタイムによる制御不感帯に起因する歪が発生しているが、バイポーラＰＷＭ方式ではゼロクロス付近で歪が発生していない。またバイポーラＰＷＭ方式の方がクランプ制御方式より、リアクトル電流値ＩＬの極性が反転するタイミングがゼロクロス地点より離れた位置で発生する。これはバイポーラＰＷＭ方式の方が、電流リプルが大きいためである。
【００３４】
図４は、第１動作モードにおけるインバータ回路の出力電圧値Ｖｏｕｔと、第２動作モードにおけるインバータ回路の出力電圧値Ｖｏｕｔを比較した図である。第１動作モードに対応するクランプ制御方式では出力電圧値Ｖｏｕｔの振幅が直流電源１０の電圧と同じ振幅になるが、第２動作モードに対応するバイポーラＰＷＭ方式では出力電圧値Ｖｏｕｔの振幅が直流電源１０の電圧の２倍の振幅となる。従って、クランプ制御方式ではバイポーラＰＷＭ方式と比較して、フィルタ回路２３に印加される電圧が半減されるため損失が小さくなる。
【００３５】
このようにクランプ制御方式はゼロクロス付近で歪が発生するが変換効率が高い。一方、バイポーラＰＷＭ方式はクランプ制御方式より効率が低いが、ゼロクロス付近で歪が発生しない。そこで本実施の形態において、制御回路２４は第１スイッチング素子Ｑ１〜第６スイッチング素子Ｑ６を基本的にクランプ制御方式に対応した第１動作モードで制御し、ゼロクロスを含む所定の期間、バイポーラＰＷＭ方式に対応した第２動作モードで制御する。
【００３６】
図５は、第１動作モードと第２動作モードを切り替えて使用する場合における、第１スイッチング素子Ｑ１〜第６スイッチング素子Ｑ６の駆動信号、インバータ回路の出力電圧値Ｖｏｕｔ、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔを示す図である。
【００３７】
図６は、第１動作モードと第２動作モードの切替判定基準を説明するための図である。動作モード判定部４７は、電圧指令値Ｖｒｅｆの絶対値が所定値Ｖｍｉｎより大きいとき第１動作モードを選択し、電圧指令値Ｖｒｅｆの絶対値が所定値Ｖｍｉｎ以下のとき第２動作モードを選択する。電圧指令値Ｖｒｅｆの絶対値が小さいことは、正弦波のゼロクロスに近い領域であることを示している。所定値Ｖｍｉｎには、設計者による実験やシミュレーションにより導き出された値が設定される。
【００３８】
なお電圧指令値Ｖｒｅｆの絶対値の代わりに、電圧検出部４３で検出される交流電圧値Ｖａｃの絶対値を用いてもよい。また電圧指令値Ｖｒｅｆの絶対値の代わりに、電流検出部４２で検出されるリアクトル電流値ＩＬの平均電流値ＩＬａｖｅの絶対値を用いてもよい。なお交流電圧値Ｖａｃ及びリアクトル電流値ＩＬは、外乱要因により瞬間的に異常値が検出されるときがあるため、電圧指令値Ｖｒｅｆを使用した方が判定精度が安定する。
【００３９】
また動作モード判定部４７は、交流電圧値Ｖａｃの位相が、ゼロクロスを含む所定の範囲に収まるとき第２動作モードを選択し、当該所定の範囲を逸脱しているとき第１動作モードを選択してもよい。
【００４０】
図７は、第１動作モードにおけるデッドタイム誤差電圧を説明するための図である。直列接続された２つのスイッチング素子に貫通電流が流れることを阻止するため、デッドタイムが設けられる。第１動作モードにおいて電圧指令値Ｖｒｅｆが正のとき、制御部４４は第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、及び第５スイッチング素子Ｑ５のそれぞれのオン期間の開始から所定期間、デッドタイムｄｔを設ける。また第１動作モードにおいて電圧指令値Ｖｒｅｆが負のとき、制御部４４は第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、及び第６スイッチング素子Ｑ６のそれぞれのオン期間の開始から所定期間、デッドタイムｄｔを設ける。
【００４１】
第１動作モードにおいて電圧指令値Ｖｒｅｆが正でリアクトル電流値ＩＬも正の期間は、デッドタイムｄｔを挿入することにより、インバータ回路の出力電圧値Ｖｏｕｔのオン期間が短くなる。従ってデッドタイムｄｔは、インバータ回路の出力電圧値Ｖｏｕｔの絶対値を減少させる方に作用する。
【００４２】
第１動作モードにおいて電圧指令値Ｖｒｅｆが正でリアクトル電流値ＩＬが正と負を行き来する期間は、デッドタイムｄｔを挿入しても、インバータ回路の出力電圧値Ｖｏｕｔは、デッドタイムｄｔの挿入前と比較して殆ど変化しない。
【００４３】
第１動作モードにおいて電圧指令値Ｖｒｅｆが正でリアクトル電流値ＩＬが負の期間は、デッドタイムｄｔを挿入することにより、インバータ回路の出力電圧値Ｖｏｕｔのオン期間が長くなる。従ってデッドタイムｄｔは、インバータ回路の出力電圧値Ｖｏｕｔの絶対値を増加させる方に作用する。
【００４４】
第１動作モードにおいて電圧指令値Ｖｒｅｆが負でリアクトル電流値ＩＬも負の期間は、デッドタイムｄｔを挿入することにより、インバータ回路の出力電圧値Ｖｏｕｔのオン期間が短くなる。従ってデッドタイムｄｔは、インバータ回路の出力電圧値Ｖｏｕｔの絶対値を減少させる方に作用する。
【００４５】
なお電圧指令値Ｖｒｅｆが正から負に切り替わった後の最初の、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４のオン期間がデッドタイムｄｔの挿入により、マスクされている。この第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４のオン期間がマスクされる期間は不感帯となり歪が発生する。
【００４６】
図８は、第２動作モードにおけるデッドタイム誤差電圧を説明するための図である。第２動作モードにおいて、制御部４４は第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４のそれぞれのオン期間の開始から所定期間、デッドタイムｄｔを設ける。
【００４７】
第２動作モードにおいてリアクトル電流値ＩＬが正の期間は、デッドタイムｄｔを挿入することにより、インバータ回路の出力電圧値Ｖｏｕｔのオン期間が短くなる。従ってデッドタイムｄｔは、インバータ回路の出力電圧値Ｖｏｕｔの絶対値を減少させる方に作用する。
【００４８】
第２動作モードにおいてリアクトル電流値ＩＬが正と負を行き来する期間は、デッドタイムｄｔを挿入しても、インバータ回路の出力電圧値Ｖｏｕｔは、デッドタイムｄｔの挿入前と比較して殆ど変化しない。
【００４９】
第２動作モードにおいてリアクトル電流値ＩＬが負の期間は、デッドタイムｄｔを挿入することにより、インバータ回路の出力電圧値Ｖｏｕｔのオン期間が長くなる。従ってデッドタイムｄｔは、インバータ回路の出力電圧値Ｖｏｕｔの絶対値を増加させる方に作用する。
【００５０】
第１動作モードと第２動作モードを比較すると、第２動作モードの方が、インバータ回路の出力電圧値Ｖｏｕｔに発生するデッドタイム誤差電圧が大きくなる。また第２動作モードでは、ゼロクロス付近でデッドタイム不感帯が発生しない。
【００５１】
図９は、第１動作モードにおけるＰＷＭ制御と、電圧入出力特性を説明するための図である。図９の下段には、第１ＰＷＭ信号生成部４５に入力される電圧指令値Ｖｒｅｆと、第１搬送波、及び第２搬送波が描かれている。第２搬送波は、第１搬送波の位相と逆位相の搬送波である。第１ＰＷＭ信号生成部４５は、電圧指令値Ｖｒｅｆが正の期間は、電圧指令値Ｖｒｅｆと第１搬送波の比較結果に応じたＰＷＭ信号を生成し、電圧指令値Ｖｒｅｆが負の期間は、電圧指令値Ｖｒｅｆと第２搬送波の比較結果に応じたＰＷＭ信号を生成する。
【００５２】
図９の上段には、１制御周期あたりの出力電圧値Ｖｏｕｔの平均電圧値Ｖａｃが描かれている。左図の横軸は電圧指令値Ｖｒｅｆであり、右図の横軸は時間ｔである。第１動作モードではゼロクロス付近でデッドタイム不感帯が発生する。また第１動作モードでは電流リプルが第２動作モードより小さいため、リアクトル電流値ＩＬの極性の切り替わりタイミングがゼロクロス地点に比較的近い位置で発生する。
【００５３】
図１０は、第２動作モードにおけるＰＷＭ制御と、電圧入出力特性を説明するための図である。図９の下段には、第２ＰＷＭ信号生成部４６に入力される電圧指令値Ｖｒｅｆと、搬送波が描かれている。第２動作モードでは搬送波は１種類である。第２ＰＷＭ信号生成部４６は、電圧指令値Ｖｒｅｆと当該搬送波の比較結果に応じたＰＷＭ信号を生成する。
【００５４】
図１０の上段には、１制御周期あたりの出力電圧値Ｖｏｕｔの平均電圧値Ｖａｃが描かれている。左図の横軸は電圧指令値Ｖｒｅｆであり、右図の横軸は時間ｔである。第２動作モードではゼロクロス付近でデッドタイム不感帯が発生しない。また第２動作モードでは第１動作モードよりデッドタイム誤差電圧が大きくなる。また第２動作モードでは電流リプルが第１動作モードより大きいため、リアクトル電流値ＩＬの極性の切り替わりタイミングがゼロクロス地点から比較的遠い位置で発生する。
【００５５】
図１１（ａ）−（ｄ）は、第１動作モードの電圧指令値Ｖｒｅｆが正の期間に発生するデッドタイム誤差電圧を説明するための図である。図１１（ａ）はリアクトル電流値ＩＬが正の期間において、デッドタイム期間に電流が転流する経路を示す図である。この期間は出力電圧値Ｖｏｕｔがゼロになる。フィルタ回路２３に蓄えられた電流は、第６スイッチング素子Ｑ６→第５還流ダイオードＤ５を経由して転流する。第５還流ダイオードＤ５の順方向降下電圧Ｖｆに対応する電圧がデッドタイム誤差電圧として発生する。電圧指令値Ｖｒｅｆが正でリアクトル電流値ＩＬが正であるため、デッドタイム誤差電圧は出力電圧値Ｖｏｕｔを減少させる方向に作用する。
【００５６】
図１１（ｂ）は出力電圧値Ｖｏｕｔが正側基準電圧＋Ｖｂをとる期間に電流が転流する経路を示す図である。フィルタ回路２３に蓄えられた電流は、第４スイッチング素子Ｑ４→第１コンデンサＣ１→第１スイッチング素子Ｑ１を経由して転流する。または第１スイッチング素子Ｑ１→第１コンデンサＣ１→第４スイッチング素子Ｑ４を経由して転流する。電流経路は正負で同じである。還流ダイオードを通らないため順方向降下電圧Ｖｆは発生しない。
【００５７】
図１１（ｃ）はリアクトル電流値ＩＬが負の期間において、デッドタイム期間に電流が転流する経路を示す図である。この期間は出力電圧値Ｖｏｕｔが正側基準電圧＋Ｖｂになる。フィルタ回路２３に蓄えられた電流は、第１還流ダイオードＤ１→第１コンデンサＣ１→第４還流ダイオードＤ４を経由して転流する。第１還流ダイオードＤ１及び第４還流ダイオードＤ４の順方向降下電圧Ｖｆに対応する電圧がデッドタイム誤差電圧として発生する。電圧指令値Ｖｒｅｆが正でリアクトル電流値ＩＬが負であるため、デッドタイム誤差電圧は出力電圧値Ｖｏｕｔを増加させる方向に作用する。
【００５８】
図１１（ｄ）は出力電圧値Ｖｏｕｔがゼロをとる期間に電流が転流する経路を示す図である。フィルタ回路２３に蓄えられた電流は、第５スイッチング素子Ｑ５→第６スイッチング素子Ｑ６を経由して転流する。または第６スイッチング素子Ｑ６→第５スイッチング素子Ｑ５を経由して転流する。電流経路は正負で同じである。還流ダイオードを通らないため順方向降下電圧Ｖｆは発生しない。
【００５９】
図１２（ａ）−（ｄ）は、第１動作モードの電圧指令値Ｖｒｅｆが負の期間に発生するデッドタイム誤差電圧を説明するための図である。図１２（ａ）はリアクトル電流値ＩＬが正の期間において、デッドタイム期間に電流が転流する経路を示す図である。この期間は出力電圧値Ｖｏｕｔが負側基準電圧−Ｖｂになる。フィルタ回路２３に蓄えられた電流は、第３還流ダイオードＤ３→第１コンデンサＣ１→第２還流ダイオードＤ２を経由して転流する。第３還流ダイオードＤ３及び第２還流ダイオードＤ２の順方向降下電圧Ｖｆに対応する電圧がデッドタイム誤差電圧として発生する。電圧指令値Ｖｒｅｆが負でリアクトル電流値ＩＬが正であるため、デッドタイム誤差電圧は出力電圧値Ｖｏｕｔを増加させる方向に作用する。
【００６０】
図１２（ｂ）は出力電圧値Ｖｏｕｔが負側基準電圧−Ｖｂをとる期間に電流が転流する経路を示す図である。フィルタ回路２３に蓄えられた電流は、第３スイッチング素子Ｑ３→第１コンデンサＣ１→第２スイッチング素子Ｑ２を経由して転流する。または第２スイッチング素子Ｑ２→第１コンデンサＣ１→第３スイッチング素子Ｑ３を経由して転流する。電流経路は正負で同じである。還流ダイオードを通らないため順方向降下電圧Ｖｆは発生しない。
【００６１】
図１２（ｃ）はリアクトル電流値ＩＬが負の期間において、デッドタイム期間に電流が転流する経路を示す図である。この期間は出力電圧値Ｖｏｕｔがゼロになる。フィルタ回路２３に蓄えられた電流は、第５スイッチング素子Ｑ５→第６還流ダイオードＤ６を経由して転流する。第６還流ダイオードＤ６の順方向降下電圧Ｖｆに対応する電圧がデッドタイム誤差電圧として発生する。電圧指令値Ｖｒｅｆが負でリアクトル電流値ＩＬが負であるため、デッドタイム誤差電圧は出力電圧値Ｖｏｕｔを減少させる方向に作用する。
【００６２】
図１２（ｄ）は出力電圧値Ｖｏｕｔがゼロをとる期間に電流が転流する経路を示す図である。フィルタ回路２３に蓄えられた電流は、第６スイッチング素子Ｑ６→第５スイッチング素子Ｑ５を経由して転流する。または第５スイッチング素子Ｑ５→第６スイッチング素子Ｑ６を経由して転流する。電流経路は正負で同じである。還流ダイオードを通らないため順方向降下電圧Ｖｆは発生しない。
【００６３】
図１３（ａ）−（ｄ）は、第２動作モードにおけるデッドタイム誤差電圧を説明するための図である。図１３（ａ）はリアクトル電流値ＩＬが正の期間において、デッドタイム期間に電流が転流する経路を示す図である。この期間は出力電圧値Ｖｏｕｔが負側基準電圧−Ｖｂになる。フィルタ回路２３に蓄えられた電流は、第３還流ダイオードＤ３→第１コンデンサＣ１→第２還流ダイオードＤ２を経由して転流する。第３還流ダイオードＤ３及び第２還流ダイオードＤ２の順方向降下電圧Ｖｆに対応する電圧がデッドタイム誤差電圧として発生する。リアクトル電流値ＩＬが正であるため、デッドタイム誤差電圧は出力電圧値Ｖｏｕｔを減少させる方向に作用する。
【００６４】
図１３（ｂ）は出力電圧値Ｖｏｕｔが正側基準電圧＋Ｖｂをとる期間に電流が転流する経路を示す図である。フィルタ回路２３に蓄えられた電流は、第１スイッチング素子Ｑ１→第１コンデンサＣ１→第４スイッチング素子Ｑ４を経由して転流する。または第４スイッチング素子Ｑ４→第１コンデンサＣ１→第１スイッチング素子Ｑ１を経由して転流する。電流経路は正負で同じである。還流ダイオードを通らないため順方向降下電圧Ｖｆは発生しない。
【００６５】
図１３（ｃ）はリアクトル電流値ＩＬが負の期間において、デッドタイム期間に電流が転流する経路を示す図である。この期間は出力電圧値Ｖｏｕｔが正側基準電圧＋Ｖｂになる。フィルタ回路２３に蓄えられた電流は、第１還流ダイオードＤ１→第１コンデンサＣ１→第４還流ダイオードＤ４を経由して転流する。第１還流ダイオードＤ１及び第４還流ダイオードＤ４の順方向降下電圧Ｖｆに対応する電圧がデッドタイム誤差電圧として発生する。リアクトル電流値ＩＬが負であるため、デッドタイム誤差電圧は出力電圧値Ｖｏｕｔを増加させる方向に作用する。
【００６６】
図１３（ｄ）は出力電圧値Ｖｏｕｔが負側基準電圧−Ｖｂをとる期間に電流が転流する経路を示す図である。フィルタ回路２３に蓄えられた電流は、第３スイッチング素子Ｑ３→第１コンデンサＣ１→第２スイッチング素子Ｑ２を経由して転流する。または第２スイッチング素子Ｑ２→第１コンデンサＣ１→第３スイッチング素子Ｑ３を経由して転流する。電流経路は正負で同じである。還流ダイオードを通らないため順方向降下電圧Ｖｆは発生しない。
【００６７】
このようにデッドタイム誤差電圧の主たる要因は、還流ダイオードの順方向降下電圧Ｖｆにある。なお第２動作モードの出力電圧値Ｖｏｕｔの振幅が第１動作モードの出力電圧値Ｖｏｕｔの振幅の２倍になるため、第２動作モードのデッドタイム誤差の方が大きくなる。
【００６８】
図１４は、デッドタイム誤差電圧を補償する機能を有する制御部４４の構成例を示す図である。制御部４４は、減算部４４ａ、補償部４４ｂ、第１加算部４４ｃ、第２加算部４４ｄ、及び補償値生成部４４ｅを含む。
【００６９】
減算部４４ａは、目標電流値Ｉｒｅｆから電流検出部４２で検出されたリアクトル電流値ＩＬから求められる出力電流値Ｉｏｕｔを減算する。補償部４４ｂは、目標電流値Ｉｒｅｆと出力電流値Ｉｏｕｔとの偏差をもとに、ＰＩ補償またはＰ補償により、デッドタイム誤差電圧補償前の電圧指令値Ｖｒｅｆｐを生成する。第１加算部４４ｃは当該電圧指令値Ｖｒｅｆｐに、電圧検出部４３で検出された交流電圧値Ｖａｃを、電圧検出部４１で検出されたバス電圧値Ｖｂで割った電圧を加算して、系統電圧による外乱成分を補償する。
【００７０】
第２加算部４４ｄは、外乱成分が補償されたデッドタイム誤差電圧補償前の電圧指令値Ｖｒｅｆｐに、補償値生成部４４ｅから供給されるデッドタイム誤差補償値を加算して、デッドタイム誤差補償後の電圧指令値Ｖｒｅｆを生成する。当該電圧指令値Ｖｒｅｆは、第１ＰＷＭ信号生成部４５、第２ＰＷＭ信号生成部４６及び動作モード判定部４７に出力されると共に、制御部４４内の補償値生成部４４ｅに出力される。
【００７１】
補償値生成部４４ｅは、第２加算部４４ｄから入力される電圧指令値Ｖｒｅｆと出力電圧値Ｖｏｕｔをもとに、デッドタイム誤差電圧を補償するためのデッドタイム誤差補償値を生成する。出力電圧値Ｖｏｕｔは、フィルタ回路２３の前段に別の電圧検出部（不図示）を設けて検出してもよいし、電圧検出部４３で検出される交流電圧値Ｖａｃと電流検出部４２で検出されるリアクトル電流値ＩＬと第１リアクトルＬ１の定数をもとに演算により求めてもよい。
【００７２】
第２加算部４４ｄにおいて電圧指令値Ｖｒｅｆｐに、補償値生成部４４ｅにより生成されたデッドタイム誤差補償値が加えられる際、第１動作モードと第２動作モードとで異なる補償値が加えられる。具体的には、第２動作モードにおいて加えられるデッドタイム誤差補償値は、第１動作モードにおいて加えられるデッドタイム誤差補償値の略２倍の値になる。上述のように第２動作モードの出力電圧値Ｖｏｕｔの振幅が、第１動作モードの出力電圧値Ｖｏｕｔの振幅の略２倍になるからである。
【００７３】
また第２動作モードにおいて、リアクトル電流値ＩＬが正と負を行き来している場合、増加方向のデッドタイム誤差電圧と減少方向のデッドタイム誤差電圧が相殺し合って、デッドタイムを挿入しても、デッドタイム誤差電圧が略ゼロになる。図１３（ａ）、（ｃ）に示したようにリアクトル電流値ＩＬが正の場合と負の場合とで、デッドタイム期間に流れる電流が通過する還流ダイオードの数はいずれも２つである。従ってリアクトル電流値ＩＬが正のときに発生するデッドタイム誤差電圧と、リアクトル電流値ＩＬが負の場合に発生するデッドタイム誤差電圧が相殺される。なおリアクトル電流値ＩＬが正領域内または負領域内で変動している場合は、デッドタイム誤差電圧が発生する。
【００７４】
第２動作モードが選択される所定の期間（ゼロクロスを含む）が、リアクトル電流値ＩＬが正と負を行き来している期間内に収まっている場合、第２加算部４４ｄにおいて電圧指令値Ｖｒｅｆｐに加えられる補償値は略ゼロになる。すなわち、第２動作モードではデッドタイム補償を行う必要がない。
【００７５】
図１４に示したデッドタイム誤差電圧の補償方式は、電圧方式に分類される補償方式である。この点、出力電流値Ｉｏｕｔの位相から電流の極性を検出して、デッドタイム誤差補償値を決定する電流方式を用いてもよい。
【００７６】
図１５は、第１動作モードにおける、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔ、インバータ回路の出力電圧値Ｖｏｕｔ、出力電圧値Ｖｏｕｔが平均化された交流電圧値Ｖａｃのシミュレーション波形を示す図である。
【００７７】
図１６は、第２動作モードにおける、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔ、インバータ回路の出力電圧値Ｖｏｕｔ、出力電圧値Ｖｏｕｔが平均化された交流電圧値Ｖａｃのシミュレーション波形を示す図である。
【００７８】
図１７は、第１動作モードと第２動作モードを切り替えて使用する場合における、リアクトル電流値ＩＬ、リアクトル電流値ＩＬの平均電流値ＩＬａｖｅ、出力電流値Ｉｏｕｔ、インバータ回路の出力電圧値Ｖｏｕｔ、出力電圧値Ｖｏｕｔが平均化された交流電圧値Ｖａｃのシミュレーション波形を示す図である。
【００７９】
図１５〜図１７の出力電流値Ｉｏｕｔを比較すると、図１７の出力電流値Ｉｏｕｔが最も歪が少ない正弦波になっている。
【００８０】
図１８は、第２コンデンサＣ２のコモンモード電圧Ｖｃｍを説明するための図である。コモンモード電圧Ｖｃｍは、ブリッジ回路２１の第１出力線の電圧Ｖａｎと、第２出力線の電圧Ｖｂｎの平均電圧となる（Ｖｃｍ＝（Ｖａｎ＋Ｖｂｎ）／２）。一般的なパワーコンディショナでは、第１出力線、第２出力線および第２コンデンサＣ２の中点のいずれも接地電位に固定されておらず、それぞれと接地との間に静電容量を有している。従って、コモンモード電圧Ｖｃｍがスイッチングに応じて変動してしまうと漏洩電流が増加する。
【００８１】
図１８に示す表では、第１動作モードの３レベル（＋Ｖｂ、０、−Ｖｂ）及び第２動作モードの２レベル（＋Ｖｂ、−Ｖｂ）のいずれの電圧が出力される場合も、コモンモード電圧Ｖｃｍが直流電源１０の電圧の半分の電圧（Ｖｂ／２）に維持されることを示している。すなわち、第１動作モードと第２動作モードのすべての状態においてコモンモード電圧Ｖｃｍが変化しないことを示している。
【００８２】
以上説明したように本実施の形態によれば、ゼロクロスを含む所定の期間において第２動作モードで動作し、当該期間以外の期間に第１動作モードで動作することにより、高効率で歪が小さい電力変換装置２０を実現することができる。第１動作モードでは電圧振幅を小さくすることができるためスイッチング損失を抑えることができる。しかしながらゼロクロス付近で、デッドタイムに起因する歪が発生する。一方、第２動作モードではゼロクロス付近で、デッドタイムに起因する歪が発生しない。そこで、第１動作モードを基本としつつ、ゼロクロスを含む所定の期間において第２動作モードで動作することにより、スイッチング損失を低減しつつ、ゼロクロス付近で発生する歪を抑制することができる。
【００８３】
また第１動作モードと第２動作モードのいずれの場合においても、電流極性と電圧極性を問わず、適切に電流を制御することができる。また第１動作モードと第２動作モードのいずれの場合においても、コモンモード電圧を一定に保つことができ、漏洩電流の増加を抑制することができる。
【００８４】
また相補的に動作する２組のスイッチング素子が同時にオン状態にならないように、２組のスイッチング素子が同時にオフするデッドタイム期間が設けられる。これにより貫通電流を防止し、消費電力の増大と誤動作を抑制することができる。
【００８５】
また第１動作モードと第２動作モードに応じて、適切なデッドタイム誤差補償値を生成して、電圧指令値Ｖｒｅｆｐに加えることにより、デッドタイム誤差の影響を低減することができる。
【００８６】
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００８７】
例えば、クランプ回路２２を構成するスイッチング素子の数を増やして、３つ以上のレベルの電圧をフィルタ回路２３に出力できるようにしてもよい。例えば、第１動作モードにおいて５レベルの電圧をフィルタ回路２３に出力してもよい。この場合、第１動作モードにおける電圧振幅をより小さくすることができ、スイッチング損失をより低減することができる。
【００８８】
なお、実施の形態は、以下の項目によって特定されてもよい。
【００８９】
［項目１］
入力される直流電圧を変換して交流電圧を出力可能なブリッジ回路（２１）と、
前記ブリッジ回路（２１）の出力する前記交流電圧の高周波成分を減衰するフィルタ回路（２３）と、
前記ブリッジ回路（２１）と前記フィルタ回路（２３）の間に介在し、前記ブリッジ回路（２１）の出力側を短絡可能なクランプ回路（２２）と、
前記ブリッジ回路（２１）及び前記クランプ回路（２２）に含まれるスイッチング素子（Ｑ１〜Ｑ６）を制御する制御回路（２４）と、を備え、
前記制御回路（２４）は、
前記フィルタ回路（２３）に３つ以上の電圧レベルを有する前記交流電圧を出力するように前記スイッチング素子（Ｑ１〜Ｑ６）を制御する第１モードと、前記フィルタ回路（２３）に２つの電圧レベルを有する前記交流電圧を出力するように前記スイッチング素子（Ｑ１〜Ｑ６）を制御する第２モードとを有し、前記フィルタ回路（２３）から出力される交流電圧のゼロクロスを含む所定の期間、前記第２モードを選択することを特徴とする電力変換装置（２０）。
これによれば、高効率で歪が小さい電力変換装置（２０）を実現することができる。
［項目２］
前記制御回路（２４）は、
前記スイッチング素子（Ｑ１〜Ｑ６）のオン／オフを指定するための電圧指令値の絶対値、前記フィルタ回路（２３）から出力される交流電圧の絶対値、または前記フィルタ回路から出力される交流電流の絶対値が所定値以下のとき前記第２モードを選択することを特徴とする項目１に記載の電力変換装置（２０）。
これによれば、交流電圧の単位周期の、ゼロクロス付近に近い範囲を第２モードで動作させることができる。
［項目３］
前記ブリッジ回路（２１）は、直列接続された第１のスイッチング素子（Ｑ１）及び第２のスイッチング素子（Ｑ２）と、直列接続された第３のスイッチング素子（Ｑ３）及び第４のスイッチング素子（Ｑ４）を含み、
前記第１のスイッチング素子（Ｑ１）及び前記第２のスイッチング素子（Ｑ２）の両端と、前記第３のスイッチング素子（Ｑ３）及び前記第４のスイッチング素子（Ｑ４）の両端は、直流電源（１０）に並列に接続され、
前記クランプ回路（２２）は、互いに逆向きになるように直列に接続された第５のスイッチング素子（Ｑ５）と第６のスイッチング素子（Ｑ６）を含み、
前記制御回路（２４）は、
前記第１モードにおいて前記複数のスイッチング素子（Ｑ１〜Ｑ６）のオン／オフを指定する電圧指令値が正のとき、前記第２のスイッチング素子（Ｑ２）及び前記第３のスイッチング素子（Ｑ３）をオフ状態に制御し、前記第６のスイッチング素子（Ｑ６）をオン状態に制御し、前記第１のスイッチング素子（Ｑ１）及び前記第４のスイッチング素子（Ｑ４）の２つと、前記第５のスイッチング素子（Ｑ５）とを相補的にオン／オフさせるように制御し、
前記第１モードにおいて前記電圧指令値が負のとき、前記第１のスイッチング素子（Ｑ１）及び前記第４のスイッチング素子（Ｑ４）をオフ状態に制御し、前記第５のスイッチング素子（Ｑ５）をオン状態に制御し、前記第２のスイッチング素子（Ｑ２）及び前記第３のスイッチング素子（Ｑ３）の２つと、前記第６のスイッチング素子（Ｑ６）とを相補的にオン／オフさせるように制御し、
前記第２モードにおいて、前記第５のスイッチング素子（Ｑ５）及び前記第６のスイッチング素子（Ｑ６）をオフ状態に制御し、前記第１のスイッチング素子（Ｑ１）及び前記第４のスイッチング素子（Ｑ４）の２つと、前記第２のスイッチング素子（Ｑ２）及び前記第３のスイッチング素子（Ｑ３）の２つとを相補的にオン／オフさせるように制御することを特徴とする項目１または２に記載の電力変換装置（２０）。
これによれば、第１モードにおいて３レベルの電圧を出力することができ、第２モードにおいて２レベルの電圧を出力することができる。
［項目４］
前記制御回路（２４）は、
前記第１モードにおいて前記電圧指令値が正のとき、前記第１のスイッチング素子（Ｑ１）、前記第４のスイッチング素子（Ｑ４）、及び前記第５のスイッチング素子（Ｑ５）のそれぞれのオン期間の開始から所定期間、デッドタイムを設け、
前記第１モードにおいて前記電圧指令値が負のとき、前記第２のスイッチング素子（Ｑ２）、前記第３のスイッチング素子（Ｑ３）、及び前記第６のスイッチング素子（Ｑ６）のそれぞれのオン期間の開始から所定期間、デッドタイムを設け、
前記第２モードにおいて、前記第１のスイッチング素子（Ｑ１）、前記第４のスイッチング素子（Ｑ４）、前記第２のスイッチング素子（Ｑ２）、及び第３のスイッチング素子（Ｑ３）のそれぞれのオン期間の開始から所定期間、デッドタイムを設けることを特徴とする項目３に記載の電力変換装置（２０）。
これによれば、短絡電流または貫通電流の発生を防止することができる。
［項目５］
前記制御回路（２４）は、前記電圧指令値に、前記デッドタイムにより発生する電圧誤差分を補償するためのデッドタイム誤差補償値を加える際、前記第１モードと前記第２モードとで異なる補償値を加えることを特徴とする項目４に記載の電力変換装置（２０）。
これによれば、モードに応じて適切なデッドタイム誤差補償を行うことができる。
［項目６］
前記第２モードにおいて前記電圧指令値に加えられるデッドタイム誤差補償値は、前記第１モードにおいて前記電圧指令値に加えられるデッドタイム誤差補償値の略２倍であることを特徴とする項目５に記載の電力変換装置（２０）。
これによれば、第２モードと第１モードの電圧振幅の差によるデッドタイム誤差電圧の大きさの違いを考慮した適切な補償を行うことができる。
［項目７］
前記第１モードにおいて前記電圧指令値に加えられるデッドタイム誤差補償値は所定値（≠０）であり、
前記第２モードにおいて前記電圧指令値に加えられるデッドタイム誤差補償値はゼロであることを特徴とする項目５にに記載の電力変換装置。
これによれば、電流方式を用いたデッドタイム補償を行う場合において、電流極性判定部を省略することができる。
【符号の説明】
【００９０】
１０  直流電源、  ２０  電力変換装置、  ２１  ブリッジ回路、  ２２  クランプ回路、  ２３  フィルタ回路、  ２４  制御回路、  Ｑ１  第１スイッチング素子、  Ｑ２  第２スイッチング素子、  Ｑ３  第３スイッチング素子、  Ｑ４  第４スイッチング素子、  Ｑ５  第５スイッチング素子、  Ｑ６  第６スイッチング素子、  Ｄ１  第１還流ダイオード、  Ｄ２  第２還流ダイオード、  Ｄ３  第３還流ダイオード、  Ｄ４  第４還流ダイオード、  Ｄ５  第５還流ダイオード、  Ｄ６  第６還流ダイオード、  Ｃ１  第１コンデンサ、  Ｃ２  第２コンデンサ、  Ｌ１  第１リアクトル、  Ｌ２  第２リアクトル、  Ａ１  第１アンプ、  Ａ２  第２アンプ、  Ａ３  第３アンプ、  Ａ４  第４アンプ、  Ａ５  第５アンプ、  Ａ６  第６アンプ、  ４１  電圧検出部、  ４２  電流検出部、  ４３  電圧検出部、  ４４  制御部、  ４５  第１ＰＷＭ信号生成部、  ４６  第２ＰＷＭ信号生成部、  ４７  動作モード判定部、  ４８  駆動部、  ４４ａ  減算部、  ４４ｂ  補償部、  ４４ｃ  第１加算部、  ４４ｄ  第２加算部、  ４４ｅ  補償値生成部。
【図１】
0006573197.tif 000002
【図２】
0006573197.tif 000003
【図３】
0006573197.tif 000004
【図４】
0006573197.tif 000005
【図５】
0006573197.tif 000006
【図６】
0006573197.tif 000007
【図７】
0006573197.tif 000008
【図８】
0006573197.tif 000009
【図９】
0006573197.tif 000010
【図１０】
0006573197.tif 000011
【図１１】
0006573197.tif 000012
【図１２】
0006573197.tif 000013
【図１３】
0006573197.tif 000014
【図１４】
0006573197.tif 000015
【図１５】
0006573197.tif 000016
【図１６】
0006573197.tif 000017
【図１７】
0006573197.tif 000018
【図１８】
0006573197.tif 000019