(57)【特許請求の範囲】
【請求項１】
アンテナ端子に接続される第１の整流素子と、
前記アンテナ端子と電源電圧の間で前記第１の整流素子と直列接続される分圧回路と、
前記分圧回路の最も前記電源電圧の近くに接続される第１抵抗と並列に接続され、前記電源電圧と前記第１抵抗の前記アンテナ端子の側にある第１のノードとの間に接続される第２の整流素子と、
前記分圧回路から、前記第１のノードよりも前記アンテナ端子に近い第２のノードと、前記第２のノードよりも前記アンテナ端子に近い第３のノードで異なる分圧比を以て取り出される２つの信号の差電圧を検出する検出器とを有することを特徴とする復調回路。
【請求項２】
前記第２の整流素子は、前記電源電圧に接続されることを特徴とする請求項１に記載の復調回路。
【請求項３】
前記分圧回路の前記第２のノードと前記第３のノードとの間にある第２抵抗と並列に接続される第３の整流素子、
をさらに有し、前記第３の整流素子は、前記２つの信号のうち前記第２のノードから取り出される信号に接続されることを特徴とする請求項１または２に記載の復調回路。
【請求項４】
前記分圧回路は、前記第１の整流素子に直列接続される前記第１抵抗、前記第２抵抗、第３抵抗、及び第４抵抗を有し、前記第１抵抗が前記電源電圧に接続されることを特徴とする請求項３に記載の復調回路。
【請求項５】
前記第２の整流素子は、前記アンテナ端子から入力される高周波信号の振幅が前記電源電圧で決まる所定の電圧レベルよりも小さいときは導通せず、前記振幅が前記所定の電圧レベルより大きいときに導通することを特徴とする請求項１〜４のいずれか１項に記載の復調回路。
【請求項６】
アンテナと、
前記アンテナに接続されるアンテナ端子と、
前記アンテナ端子から入力される信号を復調する復調回路と、
を有し、前記復調回路は、
前記アンテナ端子に接続される第１の整流素子と、
前記アンテナ端子と電源電圧の間で前記第１の整流素子と直列接続される分圧回路と、
前記分圧回路の最も前記電源電圧の近くに接続される第１抵抗と並列に接続され、前記電源電圧と前記第１抵抗の前記アンテナ端子の側にある第１のノードとの間に接続される第２の整流素子と、
前記分圧回路から前記第１のノードよりも前記アンテナ端子に近い第２のノードと、前記第２のノードよりも前記アンテナ端子に近い第３のノードとで異なる分圧比を以て取り出される２つの信号の差電圧を検出する検出器とを有することを特徴とする無線タグ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、復調回路と、これを用いた無線タグ装置に関する。
【背景技術】
【０００２】
ＲＦＩＤ（Radio Frequency Identification）タグは、個体の識別や商品管理等に利用され、無線で通信を行う。
【０００３】
図１に示す一般的なＲＦＩＤタグ１００は、アンテナ１０１と、ＬＳＩＣ（Large-Scaled Integrated Circuit）等のチップ１０５を有する。チップ１０５は、アンテナ端子１０２及び１０３で受信された無線信号から電力供給を受け、無線信号に含まれる命令やデータを処理する。電圧生成部１０６は、供給された電力から電源電圧vdd及びvssを生成する。アナログ部１１０の復調回路１１１は、アンテナ端子１０２、１０３で受信された信号pwrp及びpwrmから論理処理に用いる制御命令やデータを取り出し、復調信号（demout）をデータサンプリング回路１２に供給する。信号pwrpとpwrmは互いに逆相であり、論理処理用のデータや制御命令が振幅変調（ASK: Amplitude Shift Keying）により搬送波に重畳されている。
【０００４】
図２に復調回路１１１の構成例を示す。復調回路１１１は入力信号pwrp（またはpwrm）を抵抗分圧して得られる信号askl、askhの差分に基づいてデータ値を検出し、復調信号（demout）を出力する。データサンプリング回路１２は、復調信号をクロックに同期させてロジック部７に転送する（datain）。ロジック部７から出力された返信応答のためのデータ（dataout）は、アナログ部１１０の送信レート調整回路１４でタイミング調整され（modin）、変調回路１３で変調されてアンテナ端子１０２及び１０３に出力される。
【０００５】
図３に示すように、アンテナ端子１０２、１０３が受ける電力の大きさは変動する。図３は、電圧生成部１０６による整流動作の概念図であり、細い実線は信号波形pwrp、破線は信号波形pwrmである。小電力入力とは、生成すべきvdd-vss間の電圧ターゲットよりもpwrpとpwrmの振幅が小さい場合であり、電圧生成回路１０６は昇圧ポンプ機能を用いてvddとvssの間に所定の電圧を発生させる。大電力入力とは、生成すべきvdd-vss間の電圧ターゲットよりもpwrpとpwrmの振幅が大きい場合であり、電圧生成回路１０６はvddとvssの間の電圧を所定の電圧値に制限する。アンテナ端子１０２、１０３が受ける電力の大きさはリーダライタ等の通信相手とＲＦＩＤタグ１００の間の距離に影響される。
【０００６】
図４は、ＲＦＩＤタグ１００とリーダライタ２００の間の通信距離と、ＲＦＩＤタグ１００が受信する電力の関係を示す図である。図４の上部で、太い円弧は強い電力を、細い円弧は弱い電力を示す。図４の下部で、横軸はリーダライタ２００からの距離、縦軸を電力として、リーダライタ２００から送出される電力を示す。ＲＦＩＤタグの種類に応じて（タグＡ、タグＢ、タグＣ等）、動作可能な受信電力が異なる。ＲＦＩＤタグ１００がリーダライタ２００に近い位置で通信を行う場合、ＲＦＩＤタグ１００は大きな電力をアンテナ端子１０２、１０３で受信する。ＲＦＩＤタグ１００がリーダライタ２００から遠ざかるとＲＦＩＤタグ１００がリーダライタ２００から受信する電力は小さくなる。図４の例では、タグＡは受信可能な電力がタグＢやタグＣよりも高く、距離ｄ４の位置では受信電力不足でリーダライタ２００と通信できない。タグＢは受信可能な電力がタグＡやタグＣよりも低く、距離ｄ４の位置でもリーダライタ２００と通信可能であるが、距離ｄ１までリーダライタ２００に近づくと通信できなくなる。タグＣはタグＢと同等の小電力でも通信可能であり、かつタグＡと同等の大電力でも通信可能である。タグＣは距離ｄ１からｄ４までの全ての範囲でリーダライタ２００との通信が可能であり、タグＡやタグＢと比較してユーザにとって使いやすい製品となる。したがって、ＲＦＩＤタグ１００の受信可能な電力範囲は、大電力から小電力までカバーできる範囲であることが望ましい。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】実開平７−２９６４９号公報
【特許文献２】特開２０１４−１１２８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
復調回路１１１は、入力信号pwrp、pwrmの振幅の大小に基づいて重畳されたデータの値、例えば「Ｈ」か「Ｌ」かを判断する。しかし、図３に示すようにpwrp、pwrmの振幅は入力電力によって変動する。受信信号の振幅の変動により、復調回路１１１の動作特性が悪くなる。また、復調回路１１１から見ると、ＲＦＩＤタグ１００とリーダライタ２００との間の距離が近距離から遠距離まで時々刻々と変化するのと類似した状況となる。
【０００９】
そこで、ワイドレンジの電力変動に対して安定した復調動作を行うことのできる復調回路の提供を課題とする。
【課題を解決するための手段】
【００１０】
一つの態様として、復調回路は、
アンテナ端子に接続される第１の整流素子と、
前記アンテナ端子と電源電圧の間で前記第１の整流素子と直列接続される分圧回路と、
前記分圧回路の抵抗の一部と並列に接続される第２の整流素子と、
前記分圧回路から異なる分圧比で取り出される２つの信号の差電圧を検出する検出器と
を有する。
【発明の効果】
【００１１】
ワイドレンジの電力変動に対して安定した復調動作を行うことのできる復調回路が実現する。
【図面の簡単な説明】
【００１２】
【図１】一般的なＲＦＩＤタグの概略図である。
【図２】図１のＲＦＩＤタグで用いられる従来の復調回路の回路図である。
【図３】図１のＲＦＩＤタグによる電圧生成動作の概念図である。
【図４】リーダライタからの距離と受信電力との関係を示す図である。
【図５】技術課題を説明する図であり、復調回路で生成される各種の信号波形を示す図である。
【図６】技術課題を説明する図であり、大電力時と小電力時の各信号の電圧レベルを示す図である。
【図７】技術課題を説明する図であり、復調回路で用いられる第２アンプの回路構成図である。
【図８】技術課題を説明する図であり、復調回路で用いられる第１アンプの回路構成図である。
【図９】技術課題を説明する図である。
【図１０】実施形態の無線タグ装置の概略図である。
【図１１】図１０の無線タグ装置の電圧生成部の回路構成の一例を示す図である。
【図１２】実施例１の復調回路の構成例を示す図である。
【図１３】図１２の復調回路での大電力時の各種信号の電圧レベルを、従来の復調回路での電圧レベルと比較して示す図である。
【図１４】図１２の復調回路での小電力時の各種信号の電圧レベルを示す図である。
【図１５】実施例１の変形例を示す図である。
【図１６】実施例１の変形例を示す図である。
【図１７】実施例２の復調回路の構成例を示す図である。
【図１８】信号askhとasklfの差電圧の変動を説明する図である。
【図１９】実施例３の復調回路の構成例を示す図である。
【図２０】図１９の復調回路で用いられる第２アンプの構成例である。
【図２１】図１９の復調回路で用いられる第１アンプの構成例である。
【図２２】図１９の構成で第２ダイオードがない場合の各種の信号波形を示す図である。
【図２３】図１９の復調回路における大電力時の各種信号の電圧レベルを従来の復調回路の電圧レベルと比較して示す図である。
【図２４】図１９の復調回路における小電力時の各種信号の電圧レベルを示す図である。
【発明を実施するための形態】
【００１３】
実施形態を説明する前に、図５〜図９を参照して、発明者が見出した技術課題、すなわち受信電力の変動に起因するＲＦＩＤタグの動作特性の悪化を説明する。第１に、小電力入力時に復調回路１１１でのデータ値の判別が困難になる。これを回避しようとすると、大電力入力時に復調回路１１１の信号検出用のトランジスタが入力閾値に対してマージンレスとなりやすく、応答が遅くなる。第２に、受信電力レベルの変動により、通信中に復調回路１１１に入力される信号の直流電圧レベルや差電圧が変化するため、復調回路１１１の信号検出特性が悪くなる。さらに、「Ｌ」データ入力時にはキャリアの振幅が小さくなることから、小電力入力時と類似した状態になり、「Ｈ」データ入力時には大電力入力時と類似した状態となる。これらはいずれもＲＦＩＤタグの動作特性の悪化の原因となる。
【００１４】
図５に示すように、復調回路１１１では各種の信号波形が生成される。図２の構成ではアンテナ端子１０２と電源電圧vssの間に、整流素子であるダイオードD01と、抵抗Ｒ１、Ｒ２、Ｒ３が直列接続される。ダイオードD01はたとえばｎＭＯＳトランジスタである。図５の上段及び中段で、信号pwrpはアンテナ端子１０２から入力された信号である。信号envは、入力信号pwrpの包絡線のうち高い電圧側の電圧値からダイオード（ｎＭＯＳトランジスタ）D01の閾値電圧ｖthが低くなった電圧波形であり、時間的な遅延が反映されている。
【００１５】
信号asklは、Ｒ２とＲ３の間のノードから取り出される電圧波形であり、envとvssの間を抵抗分割した電圧を有する。信号asklは第１アンプ（AMP1）に入力され、負帰還制御（平均化）される。信号asklfは、第１アンプ（AMP1）の出力に対してローパスフィルタ（LPF）を通過させた成分であり、第２アンプ(AMP2)の一方の入力端子に接続される。信号askhは、復調回路１１１のＲ１とＲ２の間のノードから取り出される電圧波形であり、envとvssの間を抵抗分割した電圧を有する。信号askhは第２アンプ（AMP2）の他方の入力端子に接続される。askhの電圧がasklfの電圧よりも高いときは、復調回路１１１の出力demoutは「Ｈ」となり、askhの電圧がasklfの電圧よりも低いときは、demoutは「Ｌ」となる。これにより、図５の下段に示すように、受信したpwrpの振幅が大きいときは「Ｈ」データとして判定され、pwrpの振幅が小さいときは「Ｌ」データとして判定される。
【００１６】
図６は、大電力時と小電力時の各信号の電圧レベルの概念を示す図である。図３にも示したように、大電力時は入力信号pwrpは電源電圧vdd及びvssと交差する振幅で振動する。そのため、信号envは電源電圧vddに近い電圧、かつpwrpの最も高い電圧よりもD01の閾値電圧vthnだけ低い電圧となる。小電力時には、昇圧により電源電圧vdd、vssが入力信号pwrpから生成されるため、入力信号pwrpはvdd、vssと交差せず、vddとvssの間で振動する。そのため、信号envは(vdd-vss)/2よりもvssに近い側で、pwrpの最も高い電圧よりもダイオードD01の閾値電圧vthnだけ低い電圧となる。大電力時には、askhとaskl（またはasklf）はvssからvddに寄った電圧となりやすい。小電力時には、askhとaskl（またはasklf）はvddからvssに寄った電圧となりやすい。
【００１７】
図７は、復調回路１１１の第２アンプ（AMP2）の回路構成を示す。第２アンプ（AMP2）は信号検出用のアンプであり、askhとaskl（またはasklf）の差電圧から信号の「Ｈ」と「Ｌ」を判定する。しかし、図６に示すように、小電力時にはaskhとaskl（またはasklf）の差電圧Δvは大電力時と比較して小さくなることと、vddとvssの間の電圧も小さくなることのため、受信が困難になりやすい。
【００１８】
これを回避するために、第２アンプ（AMP2）は入力信号をｐＭＯＳで受ける構成にして、小電力時にaskh入力端子のゲート入力電圧vinが大きく取れるようにする。しかし、このように設計した場合、大電力時にaskhが高くなると、小電力時に比べて第２アンプ（AMP2）のゲート入力電圧vinが小さくなりやすい（図６参照）。すなわち、askhを受けるｐＭＯＳトランジスタがオンしにくくなる（入力閾値に対してマージンレスとなりやすい）。大電力時にaskh入力端子の入力ゲート電圧vinが小さいと、askhとasklの差電圧Δvが大きいにもかかわらず、第２アンプ（AMP2）の応答が遅くなる。
【００１９】
図８は、図２の第１アンプ（AMP1）の回路構成を示す。第１アンプ（AMP1）でも第２アンプ（AMP2）と同様の問題が起きる。第１アンプ（AMP1）は、復調回路１１１のasklの平均化電圧を生成するアンプである。アンテナ端子１０２に入力される信号pwrpの振幅の変動により、第１アンプ（AMP1）に入力される信号の直流（ＤＣ）レベルや差電圧Δvが変わる。小電力時の検出電圧が(vdd-vss)/2よりも低くなった場合に入力ゲート電圧vinを大きく取れるようにするために第１アンプ（AMP1）への入力をｐＭＯＳトランジスタで受ける構成とする。そうすると、大電力時に負帰還を受けるトランジスタのゲート入力電圧vinが小さくなり、入力閾値に対してマージンレスとなりやすい。その結果、第１アンプ（AMP1）の応答が遅くなる。
【００２０】
図９は、第２の課題を説明する図である。ＲＦＩＤタグ１００とリーダライタ２００との通信は、搬送波（キャリア）の振幅の大きさまたは振幅の有無による「Ｈ」と「Ｌ」のデータの組み合わせによって行われる。図９に示すように、通信データの符号により入力信号pwrpの振幅期間の割合が変わると、復調回路１１１で生成される信号askhとasklの電圧が変わる。第１アンプ（AMP1）から出力される平均化電圧やＬＰＦ通過後の信号asklfは、askhやasklの電圧変化に対して時間遅れがある。そのため、第２アンプ（AMP2）の差電圧検出特性が悪化する。
【００２１】
また、図９に示すように、askhの電圧変動により第２アンプ（AMP2）の入力ゲート電圧vin、すなわちvddとaskhとの間の電圧が変動する。入力ゲート電圧vinの変化は信号askhの変化に起因し、図９ではこの変化はΔVaskhで表わされている。入力ゲート電圧vinの変動によっても第２アンプ（AMP2）の応答特性が悪化する。
【００２２】
実施形態では、上述した技術課題を解決して、ワイドレンジの電力変動に対して安定した動作を実現する復調回路と、これを用いた無線タグ装置を提供する。
【００２３】
図１０は、実施形態の復調回路が適用される無線タグ装置１の概略図である。無線タグ装置１は、アンテナ２と、ＬＳＩＣ等のチップ５を有する。チップ５は、電圧生成部６、ロジック部７、アナログ部１０を有する。チップ５内の回路は、アンテナ端子３ｐ、３ｍから入力される高周波（ＲＦ）の信号pwrp、pwrmから電力供給を受けて、種々の処理を行う。
【００２４】
アナログ部１０は、復調回路１１、データサンプリング回路１２、変調回路１３、送信レート調整回路１４、及び発振回路１５を有する。データサンプリング回路１２と変調回路１３と送信レート調整回路１４の機能構成は、図１のデータサンプリング回路１２、変調回路１３、及び送信レート調整回路１４と同じであり、説明を省略する。発振回路１５は、データサンプリングに用いるクロック（clki）、送信レート調整に用いるクロック（clko）、ロジック部７で各種論理処理に用いるクロック（clkl）等を生成する。ロジック部７の機能構成は図１のロジック部７と同じであり、説明を省略する。
【００２５】
図１１は、電圧生成部６の回路構成例を示す。電圧生成部６は、整流回路２１、シャント回路２２、低電圧検出回路２３、及び基準電圧生成回路２４を有する。整流回路２１はアンテナ端子３ｐ、３ｍから入力される信号pwrp及びpwrmから、電源電圧vdd及びvssを生成する。小電力時にvdd-vss間の電圧のターゲットよりも入力信号pwrp、pwrmの振幅が小さいときは、整流回路２１はダイオードと容量で構成される昇圧ポンプ２７の機能を用いて、vdd-vss間に必要な電圧を発生させる。低電圧検出回路２３は、生成された電圧が小さい場合に、アナログ部１０とロジック部７を非活性にする。シャント回路２２は大電力時にvdd-vss間の電圧が昇圧動作により高くなりすぎないように電圧を制限する。シャント回路２２での電圧制御は、基準電圧生成回路２４で生成された基準電圧vrefを用いて行われる。電源電圧vddとvssの抵抗分割ノードvmsntを検出対象とし、vmsntがvrefよりも高くなるとvddとvssを短絡することで電圧制御する。電源起動時には、vrefは理想の電圧値に到達していない。このときにシャント回路が誤動作するのを防止するため、低電圧検出回路２３で定電圧を検出しているときには（xrstが「Ｌ」レベル）、vddとvssの間のシャントを無効にする制御を行ってもよい。
【実施例１】
【００２６】
図１２は、実施例１の復調回路１１Ａの回路構成を示す。復調回路１１Ａは、アンテナ端子３ｐと電源電圧vssの間に、直列接続された第１ダイオード（D01）７１及び分圧回路７０と、分圧回路７０の一部の抵抗と並列接続された第２ダイオード（D02）７２を有する。この例では、第１ダイオード７１と第２ダイオード７２としてＭＯＳトランジスタを用いており、分圧回路７０は直列接続された抵抗７５（R01）、抵抗７6（R02）、抵抗７７（R03）、及び抵抗７８（R04）を有する。
【００２７】
実施形態の特徴として、第２ダイオード７２が分圧回路７０の抵抗の一部（図１２では抵抗７８）と並列接続されている。第２ダイオード７２を分圧回路７０の抵抗の一部と並列接続することで、大電力時にaskhとasklがvdd寄りになるのを防止する。
【００２８】
分圧回路７０の抵抗（R01）７５と抵抗（R02）７６の間のノードから信号askhが取り出され、信号検出用の第２アンプ（AMP2）８２の一方の入力に接続される。分圧回路７０の抵抗（R02）７６と抵抗（R03）７７の間のノードから信号asklが取り出される。信号asklは平滑化用の第１アンプ（AMP1）８１で平滑化され、ローパスフィルタ（LPF）で遮断周波数より高い周波数成分が除去される。ローパスフィルタ（LPF）の出力信号asklfは、信号検出用のアンプ（AMP2）８２の他方の入力に接続される。第２アンプ８２は２つの信号の差分を出力する。この差電圧は増幅され、復調信号（demout）が復調回路１１Ａから出力される。
【００２９】
分圧回路７０の抵抗（Ｒ03）７７と抵抗（Ｒ04）７８の間のノードから信号asksが取り出される。信号asksは、抵抗（Ｒ04）７８と並列接続される第２ダイオード７２のドレインとゲートに入力される。第２ダイオード７２のソースは電源電圧vssに接続されている。第２ダイオード７２のオン抵抗は抵抗７８の抵抗よりも小さいが、小電力時の電流ではオンしないように閾値電圧が設定されている。すなわち、第２ダイオード７２は、小電力時にはＯＮしないが大電力時にオンする非線形素子である。大電力時に第２ダイオード７２に流れる電流は抵抗７８の電流よりも十分に大きくなる。
【００３０】
説明を簡単にするために分圧回路７０の抵抗７５、７６、７７、７８の抵抗比を１：１：0.5：0.5とすると、第２ダイオード７２がない場合は、信号askhはenvとvssの間の電圧を２／３の分圧比で分圧したものである。第２ダイオード７２を挿入することで、大電力時には第２ダイオード７２が導通して、信号askhはenvとvssの間の電圧を３／５の分圧比で分圧したものになる。この分圧比の差分だけ、askhの電圧レベルはvss側に近くなる。
【００３１】
一方、小電力の場合は、第２ダイオード７２が挿入されていても導通しないので、信号askhは常にenvとvssの間の電圧を２／３の分圧比で分圧したものとなる。すなわち、従来と同等の動作を行う。
【００３２】
信号asklについても同様に、第２ダイオード７２がない場合は、信号asklはenvとvssの間の電圧を１／３の分圧比で分圧したものである。第２ダイオード７２を挿入することで大電力時には第２ダイオード７２が導通して、信号asklはenvとvssの間の電圧を１／５の分圧比で分圧したものになる。この分圧比の差分だけ、asklの電圧レベルはvss側に近くなる。他方、小電力の場合は、第２ダイオード７２が挿入されていても導通しないので、信号askhは常にenvとvssの間の電圧を１／３の分圧比で分圧したものとなる。すなわち、従来と同等の動作を行う。
【００３３】
図１３は、大電力時に復調回路１１Ａで生成される各種信号の電圧レベルを、従来の復調回路１１１での電圧レベルと比較して示す図である。従来構成では、大電力時にaskhの電圧がvdd寄りになるため、第２アンプ８２の入力受け側のｐＭＯＳトランジスタに印加される電圧vinを十分にとることができない。これに対し、実施例では図１２の構成とすることで、大電力時にaskhがvdd寄りになるのを防止して、vinを大きくすることができる。したがって、第２アンプ８２の応答特性が向上する。
【００３４】
また、大電力時のasklの増大を防止できるので、第１アンプ８１で負帰還を受けるｐＭＯＳの入力電圧（vddとasklの差）を大きくすることができ、第１アンプ８１の応答特性が向上する。
【００３５】
図１４は、小電力時に復調回路１１Ａで生成される各種信号の電圧レベルを、従来の復調回路１１１での電圧レベルと比較して示す図である。上述のように、第２ダイオード７２は、小電力時の電流ではオンしないように閾値電圧が設定されており、従来と同様に第１アンプ８１と第２アンプ８２の入力受け側のｐＭＯＳトランジスタの電圧vinを十分にとることができる。
【００３６】
このように、実施形態ではasklやaskhが入力信号pwrpの電圧に依存して変動することを抑制し、動作を安定化することができる。また、小電力時には第２ダイオード７２はオフのままであることから、余分な電流消費が発生せず、従来通り低電力で動作することができる。
【００３７】
図１５と図１６は、図１４の変形例を示す。第１ダイオード７１と第２ダイオード７２はＭＯＳトランジスタに限定されず、ＰＮ接合ダイオード８３、８４を用いてもよい。図１５の復調回路１１Ｂでは、抵抗７８と並列接続される第２ダイオードとして、ＰＮ接合ダイオード８３を用いている。ＰＮ接合ダイオード８３は電源電圧vssに接続されている。図１６の復調回路１１Ｃでは、第１ダイオードとしてと第２ダイオードの双方にＰＮ接合ダイオード８３、８４を用いている。これらの構成でも、大電力時にaskh、asklがvdd寄りになってアンプ８１、８２への入力電圧vinが小さくなることを防止できる。
【実施例２】
【００３８】
図１７は、実施例２の復調回路１１Ｄの回路構成を示す。復調回路１１Ｄは、実施例１の構成に加えて、分圧回路７０の別の抵抗（Ｒ02）７６と並列に接続される第３ダイオード７３を有する。
【００３９】
実施例１の構成で、第２ダイオード(D02)７２がオフしている状態では、抵抗７８に流れる電流をIr04、抵抗値をR02としたとき、信号asksの電圧はIr04*R02で表される。第２ダイオード７２がオンした場合、asksの電圧は第２ダイオード７２の閾値電圧Vthd02まで低下する。この電圧（Ir04*R04−Vthd02）は抵抗(R01)７５、抵抗(R02)７６、抵抗(R03)７７により分配されるため、第２ダイオード７２がオンすると、第２ダイオード７２がオフしていたときと比較してaskhとasklの間の差電圧Δｖは増大する。
【００４０】
図１８は、askhとasklの差電圧Δvの変動を示す図である。図１８の上段は、askhとasklの差電圧Δvが大きい場合（ΔV1）、下段はaskhとasklの差電圧Δvが小さい場合（ΔV2）の各種信号の電圧レベルを示す。搬送波（キャリア）が入力されている状態では、askhはasklfよりも高い状態である。データ通信のためにキャリアの振幅がなくなる（もしくは小さくなる）とaskhがasklfよりも低い電圧となることでデータ「Ｌ」が認識される。キャリアの振幅がなくなる（もしくは小さくなる）とaskhの電圧は低下を始めるが、最初のasklfとの差電圧が大きいと、askhがasklfと交差するまでの時間が長くなる。すなわち、復調回路１１のデータ検出に遅延が生じる。また、検出結果で「Ｌ」期間の幅が短く判定されるおそれがある。
【００４１】
これらの問題は、第３ダイオード７３を抵抗７６と並列に接続することで解決することができる。第３ダイオード７３の閾値電圧をVthd03とすると、ΔV2＜Vthd03＜ΔV1に設定することで、askhとasklの間の差電圧ΔvがVthd03より大きくなることを防止する。askhとasklの間の差電圧ΔvがΔV1であった場合と比較すると、第３ダイオード７３を追加することで図１８の上段から下段への変化となるため、検出遅延は減少する。また、「Ｌ」パルス幅が短く判定される事態を防止することができる。
【００４２】
なお、第３ダイオード７３は、ＭＯＳトランジスタに替えてｐｎ接合ダイオードとしてもよい。
【実施例３】
【００４３】
図１９は第３実施形態の復調回路１１Ｅの回路構成を示す。実施例１と実施例２では、第１ダイオード（D01）で検出する包絡線を、高い電圧側の包絡線としていた。実施例３では、第１ダイオード（D01）８５で低い電圧側の包絡線を検出する。一例として、第１ダイオード（D01）８５と第２ダイオード（D02）８６にｐＭＯＳトランジスタを用る。また、アンテナ端子３ｐと電源電圧vddの間に、第１ダイオード７１と分圧回路７０を直列接続し、第２ダイオード８６が分圧回路７０の抵抗の一部（この例では抵抗(R04)７８）と並列接続され、電源電圧vddに接続されている。第２ダイオード８６は、小電力時の電流ではオンしないように閾値電圧が設定されている。また、第２ダイオード８６のオン抵抗は抵抗７８の抵抗よりも小さい。
【００４４】
分圧回路７０の抵抗（R01）７５と抵抗（R02）７６の間のノードから信号asklが取り出され、信号検出用の第２アンプ（AMP2）９２の一方の入力に接続される。分圧回路７０の抵抗（R02）７６と抵抗（R03）７７の間のノードから信号askhが取り出される。信号askhは平滑化用の第１アンプ（AMP1）９１で平滑化され、ローパスフィルタ（LPF）で遮断周波数より高い周波数成分が除去される。ローパスフィルタ（LPF）の出力信号askhfは、信号検出用のアンプ（AMP2）９２の他方の入力に接続される。第２アンプ９２は２つの信号の差分を出力する。この差電圧は増幅され、復調信号（demout）が復調回路１１Ｅから出力される。
【００４５】
図２０は、第２アンプ９２の構成例を示す。第２アンプ９２で入力askhfとasklを受けるトランジスタはｎＭＯＳトランジスタである。図１９のように、第２ダイオード８６を抵抗７８と並列接続することで、大電力時にasklとvssの間の入力電圧vinを大きくとることができ、応答特性が良好になる。
【００４６】
図２１は、第１アンプ９１の構成例を示す。第１アンプ９１で、askhを受けとるトランジスタと負帰還を受け取るトランジスタはｎＭＯＳトランジスタである。図１９の構成により、大電力時に入力電圧vinを大きくとることができ、応答特性が良くなる。
【００４７】
図２２は、小電力時に復調回路１１Ｅで生成される各種信号の信号波形を示す。信号envはvssから第１ダイオード８５の閾値電圧vthだけ高い電圧である。第２アンプ９２は、asklがaskhfよりも小さいときにデータ「Ｈ」と判定し、asklがaskhfよりも大きいときに「Ｌ」と判定し、復調信号demoutを出力する。
【００４８】
図２３は、大電力時の復調回路１１Ｅで生成される各種信号の電圧レベルを、従来の復調回路１１１での電圧レベルと比較して示す図である。従来構成では、大電力時にasklやaskhの電圧値がvss寄りになるため、第１アンプ９１及び第２アンプ９２への入力電圧vinを十分にとることができない。これに対し、実施例３では図１９の構成により、大電力時にaskl及びaskhがvss寄りになるのを防止してvinを大きくすることができる。これにより第１アンプ９１と第２アンプ９２の応答特性が向上する。
【００４９】
図２４は、小電力時の復調回路１１Ｅの各種信号の電圧レベルを示す。小電力時には、第２ダイオード８６がオフとなることから、余分な電流消費を生じさせずに、第１アンプ９１と第２アンプ９２の入力電圧vinを従来と同様に十分にとることができる。
【００５０】
なお、図１９の構成に、実施例２のように第３ダイオードを追加してもよいし、ダイオードをｐＭＯＳトランジスタに替えてＰＮ接合ダイオードを用いてもよい。第３ダイオードを接続する場合は、抵抗７６と並列に接続され、かつ抵抗７６と抵抗７７の間のノードから取り出されるaskhに接続される。
【００５１】
以上のように、分圧回路の一部の抵抗と並列に整流素子を接続することで、復調回路１１の特性を改善することができる。従来よりも幅広い入力レンジに対して復調動作が可能となり、通信中の包絡線電圧の変化に対しても安定してデータを検出することができる。
【符号の説明】
【００５２】
１  無線タグ装置
２  アンテナ
３ｐ、３ｍ  アンテナ端子
１１、１１Ａ〜１１Ｅ  復調回路
７０  分圧回路
７１、８４、８５、D01  第１ダイオード（第１の整流素子）
７２、８３、８６、D02  第２ダイオード（第２の整流素子）
７３、D03  第３ダイオード
７５、７６、７７、７８  抵抗
８１、９１、AMP1  第１アンプ
８２、９２、AMP2  第２アンプ（検出器）
vdd、vss  電源電圧
askl、askh  分圧回路から取り出される信号
【図１】
0006492848.tif 000002
【図２】
0006492848.tif 000003
【図３】
0006492848.tif 000004
【図４】
0006492848.tif 000005
【図５】
0006492848.tif 000006
【図６】
0006492848.tif 000007
【図７】
0006492848.tif 000008
【図８】
0006492848.tif 000009
【図９】
0006492848.tif 000010
【図１０】
0006492848.tif 000011
【図１１】
0006492848.tif 000012
【図１２】
0006492848.tif 000013
【図１３】
0006492848.tif 000014
【図１４】
0006492848.tif 000015
【図１５】
0006492848.tif 000016
【図１６】
0006492848.tif 000017
【図１７】
0006492848.tif 000018
【図１８】
0006492848.tif 000019
【図１９】
0006492848.tif 000020
【図２０】
0006492848.tif 000021
【図２１】
0006492848.tif 000022
【図２２】
0006492848.tif 000023
【図２３】
0006492848.tif 000024
【図２４】
0006492848.tif 000025