(57)【特許請求の範囲】
【請求項１】
初段アンプ（２０）と少なくとも１つの後段アンプ（３０）とを従属接続して構成され、入力信号を前記初段アンプと前記後段アンプとで多段増幅する増幅回路（１０）を備える検出装置であって、
定圧回路（４２，５１）に生じる電圧に基づいて生成された第１基準電圧を前記初段アンプの入力端子に供給する第１基準電圧回路（４０，５０）と、
演算アンプ（５７）による演算を用いて生成された第２基準電圧を前記後段アンプの入力端子に供給する第２基準電圧回路（５０）と、
を有する検出装置。
【請求項２】
前記第１基準電圧回路は、前記定圧回路として機能するダイオード（４３，４４）を備え、
前記第２基準電圧回路は、所定電圧を生成するバンドギャップリファレンス部を有し、
前記演算アンプは、前記バンドギャップリファレンス部により生成された前記所定電圧を演算して、前記第２基準電圧を生成する請求項１に記載の検出装置。
【請求項３】
前記第２基準電圧回路は、所定電圧を生成するバンドギャップリファレンス部（５１）を備え、
前記演算アンプは、前記バンドギャップリファレンス部により生成された前記所定電圧を演算して前記第２基準電圧を生成し、
前記第１基準電圧回路は、前記バンドギャップリファレンス部である、請求項１に記載の検出装置。
【請求項４】
前記増幅回路、前記第１基準電圧回路、及び前記第２基準電圧回路は、同一のグランドに接続されている、請求項１から請求項３のいずれか一項に記載の検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路を備える検出装置に関する。
【背景技術】
【０００２】
従来、物理量やこの物理量の変化量等を検出する検出装置が知られている。検出装置は、検出結果に応じた信号を増幅回路により増幅し、後段の回路に出力する。例えば、特許文献１に開示された検出装置では、多段増幅回路を用いて入力信号を増幅している。多段増幅回路は、複数の増幅アンプを従属接続して構成され、各増幅回路の増幅度を乗算することで所望の増幅度を達成している（例えば、特許文献１参照）。
【０００３】
増幅アンプは、入力信号を差動増幅するために、入力端子を介して基準電圧回路からの基準電圧の供給を受ける。基準電圧回路としては、一般的に、温度特性の補正や経年劣化の耐性を強くするため、演算アンプを備えるものが一般的である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１３６１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
増幅回路の周囲から生じるノイズにより、基準電圧やグランドにノイズが重畳する場合がある。特に、基準電圧とグランドとの間に位相がずれたノイズが重畳すると、このノイズの位相ズレに伴う基準電圧の変動を増幅アンプが検知し、出力信号を変化させてしまう恐れがある。
【０００６】
本発明は上記課題に鑑みたものであり、適正な出力信号を出力する検出装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明では、初段アンプと少なくとも１つの後段アンプとを従属接続して構成され入力信号を増幅する増幅回路を備える検出装置であって、定圧回路に生じる電圧に基づいて生成した第１基準電圧を前記初段アンプの入力端子に供給する第１基準電圧回路と、演算アンプによる演算を用いて生成した第２基準電圧を前記後段アンプの入力端子に供給する第２基準電圧回路と、を有する。
【０００８】
各増幅アンプの出力精度から考慮すれば、基準電圧は演算アンプを介して生成されることが好ましい。一方で、演算アンプは容量成分として作用するため、基準電圧とグランドとの間でノイズの位相ズレを生じさせる。増幅アンプは、このようなノイズの位相ズレを差動電圧として検知するため、出力波形に影響を与えてしまう。特に、多段増幅回路では、ノイズの位相ズレの影響を受けた出力波形が複数回に渡って増幅されるため、影響が大きい。
【０００９】
そこで、本発明では、初段アンプに対しては、第１基準電圧回路により生成されたノイズの位相ズレが生じにくい第１基準電圧を供給して初段の増幅を行った後、後段アンプに対しては第２基準電圧回路により生成された精度の高い第２基準電圧を供給して多段的な増幅を行うこととした。即ち、初段アンプに対してはノイズの位相ズレの影響を基準電圧の精度よりも優先し、後段アンプに対しては基準電圧の精度を優先することで、ノイズの位相ズレの影響と精度の高い基準電圧による増幅とを両立させている。ここで、第２基準電圧回路は演算アンプを備えるため、後段アンプに供給される第２基準電圧はノイズの位相ズレの影響を受けやすくなる。しかし、後段アンプに供給される入力信号は少なくとも初段アンプで増幅されているため、初段アンプの場合と比べて基準電圧との差が大きく、ノイズの位相ズレの影響が軽減される。その結果、このような増幅回路を備える検出装置では、適正な出力電圧を出力することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】検出装置の一例である超音波ソナー１００の構成図。
【図２】増幅回路１０の構成を説明する図。
【図３】一例としてのＢＧＲ電圧回路５０の構成を説明する回路図。
【図４】増幅回路１０に作用するノイズの影響を説明する図。
【図５】増幅回路１０に作用するノイズの影響を説明する図。
【図６】第２実施形態に係る増幅回路１０の構成を示す図。
【図７】第３実施形態に係る増幅回路１０の構成を示す図。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ本発明にかかる検出装置の実施形態の一例について説明する。なお、以下の実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付しており、同一符号の部分についてはその説明を援用する。
【００１２】
１．第１実施形態
図１は、検出装置の一例である超音波ソナー１００の構成図である。超音波ソナー１００は、例えば、車両に装着され、車両の周囲に存在する物体の検出に用いられる。以下では、超音波ソナーを、単にソナーとも記載する。また、ソナー１００から送信される超音波を送信波、この送信波に基づく障害物からの反射波を受信波と記載する。そして、ソナー１００により送信波が送信される処理を送信処理と、受信波が受信される処理を受信処理とも記載する。
【００１３】
ソナー１００は、送受波器１と、切替え回路２と、送信回路３と、受信回路４と、ＥＣＵ（Electrical Control Unit）５と、を備えている。ソナー１００の構成にＥＣＵ５を含めたことは一例であり、ＥＣＵ５を除く構成であってもよい。
【００１４】
送受波器１は、送信波の送信と受信波の受信とを行う回路である。送受波器１は、超音波振動子を備えるマイクロフォンや、このマイクロフォンに接続されたトランスと、を有している。送信処理では、送受波器１は、トランスに生じる誘導電流により、超音波振動子を所定周期で振動させて、送信波を送信する。また、受信処理では、送受波器１は、超音波振動子の振動に伴う電流をトランスにより取り出し、受信信号を生成する。なお、送受波器１は、電気信号を送信波に変換するトランスデューサと、受信波を電気信号に変換するレシーバとを別々に備える構成であってもよい。
【００１５】
切替え回路２は、送受波器１の接続先を送信回路３と受信回路４との間で切り替えるものであり、スイッチＳＷ１とスイッチＳＷ２とを有している。スイッチＳＷ１は、送受波器１と送信回路３との間の経路に配置され、送受波器１と送信回路３との間の開閉状態を切り替える。スイッチＳＷ２は、送受波器１と受信回路４との間の経路に配置され、送受波器１と受信回路４との間の開閉状態を切り替える。
【００１６】
送信回路３は、送受波器１による送信波の発信に必要な発振信号を出力する。送信回路３は、スイッチング素子等で構成された発振回路を有し、この発振回路により所定周期（例えば、３９ｋＨｚ）の発振信号を生成する。
【００１７】
受信回路４は、送受波器１から出力される受信信号をＥＣＵ５が処理可能な形態に変換するものであり、増幅回路１０と、バンドパスフィルタ（ＢＰＦ）６と、コンパレータ７とを有している。ここでは、受信回路４の概略的な構成のみを説明し、増幅回路１０の詳細な構成については後述する。
【００１８】
送受波器１からの受信信号は、増幅回路１０により所定の増幅度で増幅される。増幅された受信信号は、ＢＰＦ６により所定の周波数帯がノイズ成分として除去される。ＢＰＦ６は、増幅回路１０で増幅する信号の周波数帯以外のノイズを除去できるようその帯域が設定されることが望ましい。ＢＰＦ６を通過した受信信号は、コンパレータ７により所定値と比較される。なお、ＢＰＦ６は、増幅回路１０の前段に備えられる構成としてもよい。
【００１９】
ＥＣＵ５は、不図示の上位ＥＣＵと接続されており、上位ＥＣＵからの制御に基づいて、ソナー１００の送信処理と受信処理とを制御する。ＥＣＵ５は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、フラッシュメモリ等の書換可能な不揮発性メモリ、入出力インタフェース等、を中心とするマイクロコンピュータから主に構成されている。また、ＥＣＵ５は、入出力インタフェースを介して切替え回路２と接続されている。
【００２０】
ソナー１００の送信処理では、ＥＣＵ５は、切替え回路２のＳＷ１を閉状態とし、ＳＷ２を開状態とすることで、送受波器１から超音波を送信させる。一方、受信処理では、ＥＣＵ５は、切替え回路２のＳＷ２を閉状態とし、ＳＷ１を開状態とすることで、送受波器１に受信波を受信させる。この受信処理において、ＥＣＵ５は、コンパレータ７からの信号及びＢＰＦ６からの出力に基づいて各種の演算を実行し、障害物の有無の判定や、障害物までの距離の演算を行う。
【００２１】
次に、図２を用いて増幅回路１０の構成を説明する。増幅回路１０は、多段増幅部１１、ダイオード電圧回路４０、ＢＧＲ電圧回路５０、を備えている。多段増幅部１１、ダイオード電圧回路４０、及びＢＧＲ電圧回路５０は、グランド線１２に接続されており、ＧＮＤが共通している。この第１実施形態では、ダイオード電圧回路４０が第１基準電圧回路を実現し、ＢＧＲ電圧回路５０が第２基準電圧回路を実現している。
【００２２】
増幅回路１０が、ダイオード電圧回路４０とＢＧＲ電圧回路５０とを備えることは一例であり、ダイオード電圧回路４０とＢＧＲ電圧回路５０とを、増幅回路１０とは別の構成としてもよい。
【００２３】
多段増幅部１１は、送受波器１からの受信信号Ｖｉｎを所定の増幅度Ａｔで増幅して出力電圧Ｖｏ＿ｎを出力する回路であり、初段アンプ２０と、後段アンプ３０とを備えている。以下では、多段増幅部１１は２以上の後段アンプ３０を備える構成として説明するが、これに限定されず、１つの後段アンプ３０のみを備える構成としてもよい。また、後段アンプ３０と記載するときは、初段アンプ２０に従属接続された全ての後段アンプの総称を意味するものとする。
【００２４】
初段アンプ２０は、受信信号Ｖｉｎを増幅度Ａ１で増幅する回路である。初段アンプ２０は、例えば、反転増幅アンプであり、反転入力端子２１が切替え回路２（図１）の出力端子と接続され、非反転入力端子２２がダイオード電圧回路４０の出力端子４５と接続されている。また、初段アンプ２０の電源端子２３，２４は、不図示の電圧源と、グランド線１２に接続されている。初段アンプ２０の出力端子２５には、反転入力端子２１に生じる受信信号Ｖｉｎと非反転入力端子２２に生じる第１基準電圧ＶＲＥＦ１との差動電圧、及び増幅度Ａ１に応じて増幅された出力電圧Ｖｏ１が生じる。
【００２５】
後段アンプ３０は、前段の増幅アンプ（初段アンプ２０又は後段アンプ３０）からの出力電圧Ｖｏを増幅度Ａ２で増幅する回路である。後段アンプ３０は、例えば、反転増幅アンプであり、反転入力端子３１が前段の増幅アンプの出力端子に接続され、非反転入力端子３２がＢＧＲ電圧回路５０に接続されている。また、後段アンプ３０の電源端子３３，３４は、それぞれ不図示の電圧源と、グランド線１２に接続されている。例えば、後段アンプ３０の反転入力端子３１に初段アンプ２０の出力端子２５が接続されている場合、後段アンプ３０の出力端子３５には、出力電圧Ｖｏ１と第２基準電圧ＶＲＥＦ２との差動電圧、及び増幅度Ａ２に応じて増幅された第２出力電圧Ｖｏ２が生じる。
【００２６】
ダイオード電圧回路４０は、初段アンプ２０に供給する第１基準電圧ＶＲＥＦ１を生成する回路である。この実施形態では、ダイオード電圧回路４０は、抵抗回路４１と、定圧回路４２を備えている。抵抗回路４１は、定圧回路４２に対する電流制限抵抗として作用し、一端が電圧源Ｖｃｃに接続され、他端が定圧回路４２に接続されている。定圧回路４２は、順方向接続された２つのダイオード４３，４４を備えており、ダイオード４４のカソードはグランド線１２に接続されている。また、抵抗回路４１と定圧回路４２との相互接続ノードＮ１は、出力端子４５に繋がっており、この出力端子４５を介してダイオード４３，４４の端子間に生じる電圧が第１基準電圧ＶＲＥＦ１として取り出される。
【００２７】
定圧回路４２が備えるダイオード４３，４４は、ＰＮ接合された半導体ダイオードを用いることができる。この場合、半導体ダイオードの拡散電位により第１基準電圧ＶＲＥＦ１を生成する。また、定圧回路４２はツェナーダイオードを用いるものであってもよい。この場合、ツェナーダイオードの降伏電圧により第１基準電圧ＶＲＥＦ１を生成することができる。これ以外にも、ダイオード電圧回路４０に代えて、直列接続された抵抗により電圧源Ｖｃｃを抵抗分割するラダー抵抗を用いるものであってもよい。
【００２８】
ＢＧＲ電圧回路５０は、後段アンプ３０に供給する第２基準電圧ＶＲＥＦ２を生成する回路である。例えば、ＢＧＲ電圧回路５０は、禁制帯電位をもとに定電圧Ｖｃｏｎを生成するバンドギャップリファレンス部５１と、定電圧Ｖｃｏｎを演算する演算アンプ５７と、を備えている。
【００２９】
図３は、一例としてのＢＧＲ電圧回路５０の構成を説明する回路図である。バンドギャップリファレンス部５１は、抵抗５２〜５４およびダイオード接続されたトランジスタ５５，５６を備えている。抵抗５２，５３の一方の端子は、電圧源Ｖｃｃに接続されている。抵抗５２の他方の端子は、コレクタ接続されたトランジスタ５５を介してグランド線１２に接続されている。抵抗５３の他方の端子は、抵抗５４及びコレクタ接続されたトランジスタ５６を介してグランド線１２に接続されている。そのため、抵抗５２及びトランジスタ５５の相互接続ノードＮ２と、抵抗５３及び抵抗５４の相互接続ノードＮ３とには定電圧Ｖｃｏｎが生じる。
【００３０】
バンドギャップリファレンス部５１は、トランジスタ５５，５６に代えて、順方向接続されたダイオードにより構成されるものであってもよい。また、ＢＧＲ電圧回路５０は、バンドギャップリファレンス部５１に代えて、ダイオードを直列接続した回路を備えるものであってもよい。
【００３１】
演算アンプ５７は、バンドギャップリファレンス部５１からの定電圧Ｖｃｏｎを演算して第２基準電圧ＶＲＥＦ２を出力する。演算アンプ５７の非反転入力端子５８は、相互接続ノードＮ２に接続されている。演算アンプ５７の反転入力端子５９は、相互接続ノードＮ３に接続されている。そのため、演算アンプ５７の出力端子６０には、相互接続ノードＮ２，Ｎ３間の差動電圧に応じた第２基準電圧ＶＲＥＦ２が生じる。また、出力端子６０は、バンドギャップリファレンス部５１の抵抗５２，５３にもそれぞれ接続されており、バンドギャップリファレンス部５１に対して第２基準電圧ＶＲＥＦ２に応じた負帰還制御を行う。
【００３２】
上記構成のＢＧＲ電圧回路５０は、演算アンプ５７の負帰還制御により相互接続ノードＮ２、Ｎ３の電位（バンドギャップリファレンス部５１からの出力（定電圧Ｖｃｏｎ））が等しくなるように動作する。その結果、出力される第２基準電圧ＶＲＥＦ２は、温度特性等の電圧変動が少ない精度の高い出力となる。すなわち、第２基準電圧ＶＲＥＦ２は第１基準電圧ＶＲＥＦ１と比べて、精度が高い基準電圧ＶＲＥＦであると言える。
【００３３】
次に、増幅回路１０に作用するノイズの影響を図４、図５を用いて説明する。図４（ａ），（ｃ）は、初段アンプ２０の反転入力端子２１とグランド線１２とに生じるノイズを示す波形図である。図４（ｂ），（ｄ）は、初段アンプ２０の各端子に生じる電圧を説明する図である。図４（ｂ），（ｄ）では、基準電圧ＶＲＥＦとグランドＧＮＤとの電位差をＥとして示している。基準電圧ＶＲＥＦはグランド線１２に生じるグランドＧＮＤからの電位差をもとに設定される値であるため、電位差Ｅは基準電圧ＶＲＥＦの値を示しているとも言える。なお、図４（ｂ），（ｄ）では、説明を容易にするため、ノイズにより生じる電位の変動（点線）は、ある瞬間における固定値として示している。
【００３４】
初段アンプ２０の非反転入力端子２２にＢＧＲ電圧回路５０からの第２基準電圧ＶＲＥＦ２を生じさせる場合のノイズの影響について、図４（ａ），（ｂ）を用いて説明する。なお、実際の増幅回路１０では、初段アンプ２０はＢＧＲ電圧回路５０と接続されていない。
【００３５】
基準電圧ＶＲＥＦ２とグランドＧＮＤとにそれぞれノイズが重畳すると、このノイズにより基準電圧ＶＲＥＦ２とグランドＧＮＤとに電位の変動ΔＥが生じる。図４（ａ）では、ノイズを高周波のＡＣ成分として示している。このとき、基準電圧回路（ＢＧＲ電圧回路５０）の演算アンプ５７が容量成分として作用し、基準電圧ＶＲＥＦにおけるノイズの位相を変化させる。このノイズの位相変化は、図４（ａ）に示すように、グランドＧＮＤに重畳するノイズとの間で位相ズレθを生じさせる。以下では、ノイズの位相ズレを単に位相ズレθとも記載する。
【００３６】
位相ズレθは、基準電圧ＶＲＥＦ２とグランドＧＮＤとの電位差Ｅ２を変動させる。図４（ｂ）では、グランドＧＮＤにおけるノイズの電位上昇に基準電圧ＶＲＥＦ２におけるノイズの電位上昇が追従しておらず、電位差Ｅ２は、ノイズの影響を受けない場合の電位差Ｅ１（即ち、理想的な電位差）と異なる値となっている。電位差Ｅ２に伴う基準電圧Ｖ２の変動は初段アンプ２０における差動電圧に影響し、出力電圧Ｖｏ１に位相ズレθに起因する電圧変動を生じさせる。
【００３７】
また、増幅回路１０では、初段アンプ２０による出力電圧Ｖｏ１の電圧変動を後段アンプ３０が差動電圧として検知するため、電圧変動が後段アンプ３０で増幅され、位相ズレθの影響が大きくなる。図５では、出力電圧Ｖｏ１における位相ズレθに応じた電圧変動が、後段アンプ３０により増幅され、出力電圧Ｖｏ_nのひずみを生じさせている。
【００３８】
次に、初段アンプ２０の非反転入力端子２２にダイオード電圧回路４０からの第１基準電圧ＶＲＥＦ１を供給する場合のノイズの影響について、図４（ｃ），（ｄ）を用いて説明する。
【００３９】
ダイオード電圧回路４０は定圧回路４２による拡散電位を定電圧Ｖｃｏｎとしており、容量成分を有さず、グランドＧＮＤと第１基準電圧ＶＲＥＦ１との間で位相ズレθは生じ難くなる（図４（ｃ））。図４（ｄ）では、グランドＧＮＤにおけるノイズの電位上昇に基準電圧ＶＲＥＦ１におけるノイズの電位上昇が追従しており、第１基準電圧ＶＲＥＦ１とグランドＧＮＤとの電位差Ｅ３は、理想的な電位差Ｅ１に近い値となる。この電位差Ｅ３に伴う第１基準電圧ＶＲＥＦ１により、初段アンプ２０の出力電圧Ｖｏ１は位相ズレθの影響を受けにくいと言える。
【００４０】
ここで、出力電圧Ｖｏ１が入力される後段アンプ３０にはＢＧＲ電圧回路５０で生成された第２基準電圧ＶＲＥＦ２が供給されるため、第２基準電圧ＶＲＥＦ２とグランドＧＮＤとの間で位相ズレθを生じさせ易くなる。位相ズレθは第２基準電圧ＶＲＥＦ２の電圧変動を生じさせる。しかし、初段アンプ２０で増幅された出力電圧Ｖｏ１は、第２基準電圧ＶＲＥＦ２との電圧差が大きく、後段アンプ３０における差動電圧に対する影響は初段アンプ２０と比べて小さいものとなる。
【００４１】
以上説明したように、増幅回路１０は、初段アンプ２０に対しては、ダイオード電圧回路４０により生成された位相ズレθが生じにくい第１基準電圧ＶＲＥＦ１を供給して初段の増幅を行った後、後段アンプ３０に対してはＢＧＲ電圧回路５０（第２基準電圧回路）により生成された電圧変動の少ない第２基準電圧ＶＲＥＦ２を供給して多段的な増幅を行っている。即ち、初段アンプ２０に対してはノイズの位相ズレの影響を基準電圧ＶＲＥＦの精度よりも優先し、後段アンプ３０に対しては基準電圧ＶＲＥＦの精度を優先することで、ノイズの位相ズレに起因する影響の抑制と精度の高い基準電圧による増幅とのバランスを取っている。このような増幅回路１０を備えるソナー１００（検出装置）では、適正な出力電圧を出力することが可能となる。
【００４２】
ダイオード電圧回路４０（第１基準電圧回路）は、抵抗回路４１を介して電源に接続されたダイオード４３，４４により定圧回路４２を構成している。上記構成とすることで、ダイオード４３，４４の端子間に生じる電圧を用いて安定的な基準電圧を取り出すことができる。
【００４３】
増幅回路１０、ダイオード電圧回路４０（第１基準電圧回路）、及びＢＧＲ電圧回路５０（第２基準電圧回路）は、同一のグランド線１２に接続されている。増幅回路１０は位相ズレθの耐性が強くなっているため、ダイオード電圧回路４０とＢＧＲ電圧回路５０とグランドＧＮＤを共通化しても高いノイズ耐性を維持することができる。そのため、各回路のグランドを共通化することができ、回路設計をより柔軟に行うことが可能となる。
【００４４】
２．第２実施形態
初段アンプに供給される第１基準電圧ＶＲＥＦ１は、第２基準電圧回路の一部を流用して供給するものであってもよい。
【００４５】
図６は、第２実施形態に係る増幅回路１０の構成を示す図である。増幅回路１０は、多段増幅部１１と、ＢＧＲ電圧回路５０と、を備えており、図１に示したようにソナー１００の受信回路４の一部を構成している。この第２実施形態では、ＢＧＲ電圧回路５０により第１基準電圧回路と第２基準電圧回路とが実現される。
【００４６】
多段増幅部１１は、初段アンプ２０と、この初段アンプ２０に従属接続された後段アンプ３０とを備えている。そして、多段増幅部１１と、ＢＧＲ電圧回路５０は、グランド線１２に接続されておりグランドＧＮＤを共通化している。
【００４７】
ＢＧＲ電圧回路５０は、バンドギャップリファレンス部５１と、演算アンプ５７と、を備えている。バンドギャップリファレンス部５１の出力（例えば、図３の相互接続ノードＮ２，Ｎ３）は、演算アンプ５７の入力端子に接続されている。演算アンプ５７の出力端子は、後段アンプ３０の非反転入力端子３２に接続されており、第２基準電圧ＶＲＥＦ２を後段アンプ３０に出力する。
【００４８】
また、バンドギャップリファレンス部５１のいずれかの出力（例えば、図３の相互接続ノードＮ３，Ｎ４のいずれか）は、初段アンプ２０の非反転入力端子２２に接続されている。そのため、初段アンプ２０の非反転入力端子２２には、バンドギャップリファレンス部５１によって生成された定電圧Ｖｃｏｎが第１基準電圧ＶＲＥＦ１として供給される。
【００４９】
上記構成により、ＢＧＲ電圧回路５０の一部であるバンドギャップリファレンス部５１を初段アンプ２０の第１基準電圧ＶＲＥＦ１の生成に流用することができ、増幅回路１０の回路構成を簡素化することができる。
【００５０】
３．第３実施形態
初段アンプ２０の出力に重畳するノイズをキャンセルするノイズキャンセル回路を備え、このノイズキャンセル回路により位相ズレθの影響を低減してもよい。
【００５１】
図７は、第３実施形態に係る増幅回路１０の構成を示す図である。この第３実施形態においても増幅回路１０は、図１に示したようにソナー１００の受信回路４の一部を構成している。
【００５２】
増幅回路１０は、初段アンプ２０と少なくとも１つの後段アンプ３０とを従属接続して構成され、受信信号Ｖｉｎ（入力信号）を増幅する多段増幅部１１を備えている。また、この増幅回路１０は、演算アンプ５７を用いて基準電圧を生成し、初段アンプ２０及び後段アンプ３０に基準電圧を供給するＢＧＲ電圧回路５０と、グランドＧＮＤ及びＢＧＲ電圧回路５０のノイズ成分を取り出し、取り出したノイズ成分を反転させて初段アンプ２０の出力に加算するノイズキャンセル回路７０と、を有している。
【００５３】
ノイズキャンセル回路７０は、多段増幅部１１の初段アンプ２０の出力に重畳するノイズをキャンセルする。このノイズキャンセル回路７０は、グランド線１２及びＢＧＲ電圧回路５０と入力端子を介して接続されたノイズ抽出部７１と、ノイズ抽出部７１と従属接続され、ノイズ成分を反転させるノイズ反転部７２と、ノイズ反転部７２と初段アンプ２０との出力を、入力端子を介して入力することで、反転されたノイズ成分を初段アンプ２０の出力に加算する加算部７３と、有している。
【００５４】
ノイズ抽出部７１は、グランドＧＮＤ及び第２基準電圧ＶＲＥＦ２に重畳するノイズ成分を抽出する。ノイズ抽出部７１は、例えば演算アンプを用いた加算回路により構成されており、入力端子がそれぞれＢＧＲ電圧回路５０とグランド線１２に接続されている。そのため、ノイズ抽出部７１の出力端子には、ＢＧＲ電圧回路５０とグランド線１２に生じるノイズ成分が加算された抽出信号が生じる。
【００５５】
ノイズ反転部７２は、ノイズ抽出部７１により抽出されたノイズ成分（抽出信号）を反転させる。ノイズ反転部７２は、例えば、反転増幅アンプを用いた反転回路により構成されており、入力端子がそれぞれノイズ抽出部７１の出力端子とＢＧＲ電圧回路５０の出力端子とに接続されている。そのため、ノイズ反転部７２の出力端子には、抽出信号の極性が反転された反転信号が生じる。
【００５６】
加算部７３は、ノイズ反転部７２により生じた反転信号と初段アンプ２０の出力電圧Ｖｏ１とを加算して出力電圧Ｖｏ１に生じるノイズ成分をキャンセルする。加算部７３は、例えば演算アンプを用いた加算回路により構成されており、入力端子がそれぞれノイズ反転部７２の出力端子と初段アンプ２０の出力端子とに接続されている。また、加算部７３の出力端子は後段アンプ３０の入力端子に接続されている。そのため、加算部７３の出力端子には、出力電圧Ｖｏ１からノイズ成分がキャンセルされた補正後の出力電圧Ｖｏａ１が生じる。出力電圧Ｖｏａ１は後段アンプ３０の反転入力端子３１に供給され、この後段アンプ３０により増幅される。
【００５７】
以上説明したようにこの第３実施形態では、初段アンプと少なくとも１つの後段アンプとを従属接続して構成され入力信号を増幅する増幅回路を備える検出装置であって、増幅回路は、演算アンプを用いて基準電圧を生成し、初段アンプ及び後段アンプに基準電圧を供給する基準電圧回路と、グランド及び基準電圧のノイズ成分を取り出し、取り出したノイズ成分を反転させて初段アンプの出力に加算するノイズキャンセル回路と、を有する思想を開示している。
【００５８】
上記構成とすることで、初段アンプの出力電圧Ｖｏ１に重畳するノイズをキャンセルすることで、位相ズレθに伴う影響を抑制することができる。その結果、ソナー（検出装置）の出力を適正化することができる。
【００５９】
４．その他の実施形態
第１基準電圧ＶＲＥＦ１を初段アンプ２０にのみに供給することは一例に過ぎない。例えば、初段アンプ２０に従属接続された後段アンプ３０に対して、第１基準電圧ＶＲＥＦ１を供給するものであってもよい。この場合、第１基準電圧ＶＲＥＦ１の供給を受ける後段アンプ３０以外の後段アンプ３０に対しては、第２基準電圧ＶＲＥＦ２が供給される。上記構成とすることで、位相ズレθによる影響の抑制を強固にし、出力信号を適正化することができる。
【００６０】
更に、第１基準電圧ＶＲＥＦ１の供給を受ける初段アンプ２０と後段アンプ３０とは連続して接続されている必要はない。この場合、従属接続された各後段アンプ３０に対して、第１基準電圧ＶＲＥＦ１と第２基準電圧ＶＲＥＦ２とを交互に供給するものであってもよいし、所定間隔を空けて後段アンプ３０に第１基準電圧ＶＲＥＦ１を供給するものであってもよい。上記構成とすることで初段アンプに多数の後段アンプを従属接続させて増幅回路１０を構成する場合でも、位相ズレθの影響を低減することが可能となる。
【００６１】
検出装置としてソナー１００を用いたことは一例に過ぎない。これ以外にも、増幅回路１０を備える検出装置であれば、温度センサ、圧力センサ等、どのような検出装置であってもよい。
【符号の説明】
【００６２】
１０…増幅回路、２０…初段アンプ、３０…後段アンプ、４０…ダイオード電圧回路、４２…定圧回路、５０…ＢＧＲ電圧回路、５７…演算アンプ
【図１】
0006515797.tif 000002
【図２】
0006515797.tif 000003
【図３】
0006515797.tif 000004
【図４】
0006515797.tif 000005
【図５】
0006515797.tif 000006
【図６】
0006515797.tif 000007
【図７】
0006515797.tif 000008