(57)【特許請求の範囲】
【請求項１】
磁界を測定するためのホールセンサにおけるオフセットを決定するための方法であって、
上記ホールセンサは、ドープした半導体材料からなる、プレート状に形成されたセンサ素子を有する少なくとも１つのホール素子を備え、
上記方法は、
ｉ）上記少なくとも１つのホール素子から、上記測定すべき磁界に実質的に依存しかつ決定すべきオフセット（ＶＯ）を含む結果を生じる第１の技術を用いることによって、第１の読み出し信号（ＶＨ）を取得することと、
ｉｉ）上記少なくとも１つのホール素子から、上記磁界に実質的に依存しないが上記オフセット（ＶＯ）に対して相関性を有する結果を生じる第２の技術を用いることによって、第２の読み出し信号（ＶＰ）を取得することと、
ｉｉｉ）上記第２の読み出し信号（ＶＰ）を用いて、上記第１の読み出し信号（ＶＨ）におけるオフセット（ＶＯ）の予測値
【数１】
0006496314.tif 000033
を取得することとを含み、
上記第２の読み出し信号（ＶＰ）を取得することは、磁界成分が相殺されるように、少なくとも２つのホール型の測定値を有する読み出し信号の線形結合を生成することを含む、及び／又は、少なくとも１つのファンデルパウ型の測定を含む、
方法。
【請求項２】
上記オフセット（ＶＯ）の予測値
【数２】
0006496314.tif 000034
は、所定の較正手順によって取得された線形関数におけるパラメータａ及びｂを用いて、
【数３】
0006496314.tif 000035
によって表され、
上記較正手順は、
上記ホールセンサを、既知の磁界と、第１の温度集合から選択された既知の温度（Ｔ）とを有する環境に配置するステップと、
上記第１の温度集合の各温度（Ｔ）について、上記第１の技術を用いて取得された上記第１の読み出し信号（ＶＨ）を第１の基準信号（ＶＯｒｅｆ（Ｔ））として記録し、上記第２の技術を用いて取得された上記第２の読み出し信号（ＶＰ）を第２の基準信号（ＶＰｒｅｆ（Ｔ））として記録するステップとを含む請求項１記載の方法。
【請求項３】
上記ホールセンサを、既知の磁界と、第２の温度集合から選択された既知の温度とを有する環境に配置するステップと、
上記第２の温度集合の各温度について、上記第１の技術を用いて取得された上記第１の読み出し信号（ＶＨ）を第３の基準信号（ＶＯｓｅｃ（Ｔ））として記録し、上記第２の技術を用いて取得された上記第２の読み出し信号（ＶＰ）を第４の基準信号（ＶＰｓｅｃ（Ｔ））として記録するステップと、
直接的測定が利用可能ではない温度において上記基準信号を決定する必要がある場合に上記基準信号が補間されることを仮定して、（ＶＯｓｅｃ−ＶＯｒｅｆ）と（ＶＰｓｅｃ−ＶＰｒｅｆ）との間のスケール係数として上記記録された基準信号から上記パラメータｂを決定するステップとを含む較正手順により、上記パラメータｂを決定することをさらに含む請求項２記載の方法。
【請求項４】
上記オフセットの予測値
【数４】
0006496314.tif 000036
は、測定された上記第２の読み出し信号（ＶＰ）及び上記記録された基準信号から、
【数５】
0006496314.tif 000037
として決定される
請求項２又は３記載の方法。
【請求項５】
ステップｉｉ）の上記少なくとも１つのホール素子から上記第２の読み出し信号（ＶＰ）を取得することは、個々のホール素子の磁界成分が互いに相殺するように相互接続されている、互いに隣接する少なくとも２つのホール素子を備えた構成の読み出しを含む請求項１〜４のうちの１つに記載の方法。
【請求項６】
ステップｉｉ）の上記少なくとも１つのホール素子から上記第２の読み出し信号（ＶＰ）を取得することは、互いに隣接する複数のホール素子に対する幾何的スピニング測定から得られた複数の測定信号の平均を計算することを含む請求項５記載の方法。
【請求項７】
上記少なくとも１つのホール素子は少なくとも４つのノードを備え、
ステップｉｉ）の上記少なくとも１つのホール素子から第２の読み出し信号（ＶＰ）を取得することは、上記ホール素子のファンデルパウ型の測定構成において測定信号を取得することを含み、
上記プレート状に形成されたセンサ素子のエッジに沿って定義された順序で上記各ノードをたどるとき、同じ機能を有するノードが連続して現れ、
上記第２の読み出し信号（ＶＰ）は、上記少なくとも１つのホール素子に対する２つのファンデルパウ型の測定値の差を計算することにより取得される請求項１〜６のうちの１つに記載の方法。
【請求項８】
上記２つのファンデルパウ型の測定値の差を計算することは、逐次に取得された２つのファンデルパウ型の測定値の差を計算することを含む請求項７記載の方法。
【請求項９】
上記２つのファンデルパウ型の測定値の差は、少なくとも２つのホールプレートの相互接続に対して単一の測定を実行することで取得される請求項７記載の方法。
【請求項１０】
ステップｉｉ）の上記少なくとも１つのホール素子から第２の読み出し信号（ＶＰ）を取得することは、上記少なくとも１つのホール素子に対する複数のファンデルパウ型の測定値の線形結合を計算することを含む請求項７〜９のうちの１つに記載の方法。
【請求項１１】
実際の温度（Ｔａ）を測定して上記オフセットの予測において上記実際の温度（Ｔａ）を使用することをさらに含む請求項２記載の方法。
【請求項１２】
ｉｖ）上記第１の読み出し信号（ＶＨ）から上記オフセットの予測値
【数６】
0006496314.tif 000038
を除去して上記オフセット（ＶＯ）を補償することをさらに含む請求項１〜１１のうちの１つに記載の方法。
【請求項１３】
ホールセンサ（１００）を備えた半導体装置であって、
上記ホールセンサ（１００）は、
ドープした半導体材料からなる、プレート状に形成されたセンサ素子をそれぞれ有する少なくとも１つのホール素子（１０１）と、
上記少なくとも１つのホール素子（１０１）から、磁界に実質的に依存しかつ決定すべきオフセット（ＶＯ）を有する結果を生じる第１の技術を用いることによって、第１の読み出し信号（ＶＨ）を取得するセンサ手段（１０７，１０５）と、
上記少なくとも１つのホール素子（１０１）から、上記磁界に実質的に依存しないが上記オフセット（ＶＯ）に対して相関性を有する結果を生じる第２の技術を用いることによって、第２の読み出し信号（ＶＰ）を取得するセンサ手段（１０７，１０５）と、
上記第１の読み出し信号（ＶＨ）におけるオフセット（ＶＯ）の予測値
【数７】
0006496314.tif 000039
を、上記第２の読み出し信号（ＶＰ）の線形関数として取得する手段と、
上記オフセット（ＶＯ）の予測値
【数８】
0006496314.tif 000040
に基づいて、上記第１の読み出し信号（ＶＨ）における上記オフセット（ＶＯ）を補償する手段とを備え、
上記第２の読み出し信号（ＶＰ）を取得することは、磁界成分が相殺されるように、少なくとも２つのホール型の測定値を有する読み出し信号の線形結合を生成することを含む、及び／又は、少なくとも１つのファンデルパウ型の測定を含む、
る半導体装置。
【請求項１４】
上記オフセット（ＶＯ）を補償する手段は、上記第１の読み出し信号（ＶＨ）におけるオフセットを補償するための制御された信号源を備え、上記信号源の制御は、測定された上記第２の読み出し信号（ＶＰ）に基づく請求項１３記載の半導体装置。
【請求項１５】
上記オフセットを補償する手段は、上記第２の読み出し信号（ＶＰ）を用いて上記第１の読み出し信号（ＶＨ）における上記オフセット（ＶＯ）の予測値
【数９】
0006496314.tif 000041
を取得するように構成されたコントローラ（１０５）を備える請求項１３記載の半導体装置。
【請求項１６】
上記コントローラ（１０５）は、
【数１０】
0006496314.tif 000042
によって表される、上記第２の読み出し信号（ＶＰ）の線形関数として、上記第１の読み出し信号（ＶＨ）における上記オフセット（ＶＯ）の予測値
【数１１】
0006496314.tif 000043
を決定するように適合され、
ａ及びｂは、所定の較正手順によって取得された上記線形関数のパラメータであり、
上記較正手順は、
上記ホールセンサを、既知の磁界と、第１の温度集合から選択された既知の温度（Ｔ）とを有する環境に配置するステップと、
上記第１の温度集合の各温度（Ｔ）について、上記第１の技術を用いて取得された上記第１の読み出し信号（ＶＨ）を第１の基準信号（ＶＯｒｅｆ（Ｔ））として記録し、上記第２の技術を用いて取得された上記第２の読み出し信号（ＶＰ）を第２の基準信号（ＶＰｒｅｆ（Ｔ））として記録するステップとを含む請求項１５記載の半導体装置。
【請求項１７】
上記半導体装置は、上記較正手順から取得された較正データを不揮発形式でオンチップで格納する記憶手段を備え、
上記記憶手段は、パラメータ値（ａ，ｂ）を格納する不揮発性メモリであり、
上記コントローラ（１０５）は、上記較正手順を行って最適化されて不揮発性メモリから検索されたパラメータａ及び／又はｂを使用するように適合されている請求項１６記載の半導体装置。
【請求項１８】
上記少なくとも１つのホール素子は、第１の接点に接続された少なくとも第１のノードと、第２の接点に接続された少なくとも第２のノードと、第３の接点に接続された少なくとも第３のノードと、第４の接点に接続された少なくとも第４のノードとを備え、
２つの接点の組は接点ペアを形成し、
上記ホールセンサ（１００）は、少なくとも２つの異なる測定構成において上記少なくとも１つのホール素子（１０１）を動作させるように構成されたスイッチングマトリックス（１０３）をさらに備え、
異なる組み合わせの接点ペアは異なる測定結果を提供する請求項１３〜１７のうちの１つに記載の半導体装置。
【請求項１９】
上記センサは、単一のホール素子から異なる測定構成の読み出し信号を逐次に決定するように適合されている請求項１８記載の半導体装置。
【請求項２０】
上記センサは、複数のホール素子から異なる測定構成の読み出し信号を同時に決定するように適合されている請求項１８記載の半導体装置。
【請求項２１】
上記半導体装置は、実際の温度（Ｔａ）を測定する温度測定手段（１０６）をさらに備え、
上記第１の読み出し信号（ＶＨ）におけるオフセットを補償する手段は、補償を行う際に上記実際の温度（Ｔａ）を使用するように適合されている請求項１６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホールセンサの読み出しにおけるオフセット決定のための方法及び装置に関する。オフセットは、例えば、温度、温度勾配、（パッケージにより引き起こされた）機械的応力、ドーピング濃度の不均質性、及び幾何的誤差に起因する。特に、本発明は、ホールプレート自体に対する測定を用いることで、当該ホールプレートを備えるセンサのオフセット補償のための方法及び装置に関する。
【背景技術】
【０００２】
ホール素子は、ホール効果に基づき、磁界の予め決められた成分に比例する電気的出力信号を供給する磁界センサである。基本的なホールデバイスは、少なくとも４つの電気的な接点を備えた導電性材料からなる。ホール効果を利用するために、デバイスを通って電流が流れなければならない。バイアス電流Ｉは接点のうちの２つを介して供給される。これら２つの接点は電流接点と呼ばれる。検出接点と呼ばれる他の２つの接点は、磁界がない状態で検出接点間の電圧差をゼロにするために、典型的には等ポテンシャルのラインに配置される。図１に、水平ホール素子を用いて磁界成分Ｂｚを測定する原理を示す。ホール読み出しのために、電流接点Ａ，Ｃ及び検出接点Ｂ，Ｄは互いに交替する。電流Ｉが電流接点Ａ，Ｃに印加される場合、及び、垂直磁界Ｂｚがデバイスに印加される場合、印加された磁界Ｂｚに比例するホール電圧ＶＨが、検出接点Ｂ，Ｄの間に現われる。言いかえると、ＶＨ＝ＶＢ−ＶＤである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第０１／１８５５６号
【特許文献２】欧州特許出願公開第０５４８３９１号明細書
【特許文献３】独国特許出願公開第４３０２３４２号明細書
【特許文献４】独国特許出願公開第１０１５４４９５号明細書
【特許文献５】独国特許出願公開第１０１５４４９８号明細書
【特許文献６】独国特許出願公開第１０２００４００３８５３号明細書
【特許文献７】独国特許出願公開第１０２００８０５１９４９号明細書
【非特許文献】
【０００４】
【非特許文献１】L. J. van der Pauw, "A method of measuring specific resistivity and Hall effect of discs of arbitrary shape," Philips Research Reports, vol. 13, no. 1, 1958
【非特許文献２】R. T. H. Shibata, "A potential problem for point contacts on a two-dimensional anisotropic medium with an arbitrary resistivity tensor," J. Appl. Phys., vol. 66, no. 10, November 1989
【非特許文献３】"Limits of Offset Cancellation by the Principle of Spinning Current Hall Probe", Proceedings of IEEE Sensors, pp.1117-1120, Oct. 2004
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ホールセンサは、１つのホール素子又は複数のホール素子からなるクラスタと、１つ又は複数のホール素子を動作させてホール素子の出力信号を評価するための電子回路とを備える。ホールセンサは、半導体チップに埋め込まれた集積回路として製造される。半導体チップはハウジングでパッケージ化される。ホール素子は、プロセス及び幾何形状に関連する変動から生じるオフセットを有する。オフセットは、複数のホール素子を並列（クラスタ）に接続することで、及び／又は、既知のスピニング電流法を用いて動作させることで、効果的に最小化することができる。このことは多数の特許文献、例えば特許文献１〜３から知られる。
【０００６】
ホール素子は、例えばＣＭＯＳ技術で、半導体デバイスに容易に一体化することができる。これは、それらが高度なオンチップ読み出し回路と組み合わせ可能であることを意味する。ホールデバイスが他の（例えば読み出し）デバイスに一体化されていることは、基板及び他の構成要素からホール素子を電気的に絶縁する必要があることを意味する。集積化技術において、これは、逆バイアスされたＰＮ接合を用いることで達成可能である。
【０００７】
図２において、エネルギー供給又は励振（excitation）が行われる線（図１の接点Ａ及びＣを通る線）に沿って切断された、一体化された水平ホールプレートの断面図を示す。例示として、ｐ型基板を使用するＣＭＯＳプロセスを示した。この場合、実際のホールプレートは、ｎ井戸のｎ型材料からなる。この例では、上部にｐ型のカバー層（上部シールド）も示している。これは、様々な理由（デバイスの改善されたシールド、より少ないノイズ、など）のうちの１つ又は複数のためにしばしば提供される。図２において、基板及び上部シールドの両方が接地（０Ｖ）に接続されている。ホールの読み出しの間、電流Ｉがプレートを介して流れていなければならない。この目的のために、ノードＡ及びノードＣは異なる電圧になければならない。例示として、ここでは、適用したバイアス方法が、ノードＡにおいて３．０Ｖをもたらし、ノードＣにおいて１．０Ｖをもたらすと仮定する。ＰＮ接合に関する理論から周知のように、ｐ型材料及びｎ型材料の間の任意の遷移において空乏領域が形成される。ＰＮ接合に常に逆バイアスがかけられるように、バイアスが行われる。逆バイアスされた遷移は、プレートの電気的な絶縁を提供する。絶縁する空乏領域は、ホールプレートの中で、ｐ型基板及びｐ型カバーの近くにまで伸びて（図２における灰色の領域）、少数の自由電荷キャリアを有する（すなわち、これらの領域はほとんど完全な絶縁体とみなすことができる）。その結果、ホールプレートの実効厚さは低減される。空乏ゾーンの実際のサイズは、ＰＮ接合にかかるローカルの（逆）電圧に関して非線形に変化する。この逆電圧は、電流が入るノード（より高い電位のノードＡ）において最大になり、電流が出るノード（より低い電位のノードＣ）において最小になるように、プレートにわたって変化する。その結果、高電圧側におけるプレートの厚さ（図２のｄ１）は、低電圧側におけるプレートの厚さ（図２のｄ２）よりも小さくなる。これは、ＡからＣの方向におけるプレートの厚さの不均一を意味する。言いかえれば、ホールプレートの厚さは一定ではなく、プレートにわたって変化する。残念ながら、電流のバイアスを使用する場合、（ノードＡ及びＣの間で）有効に印加される電圧は、温度に強く依存し、ピエゾ抵抗的な応力の影響にも強く依存し、また、ホール効果自体さえも電圧に影響する（すなわち、電圧は図２のＸ方向にも変化する）。これらの影響がプレートの厚さを変化させるので、それらは磁気センサの感度及び線形性に影響する。
【０００８】
ホールセンサの重要な特性は（磁気）感度である。理想的には、感度は一定値であり、測定されるホール電圧は、温度、応力などに非依存である、磁界の強さの線形関数である。しかしながら、実際には、これは完全には真実ではない。多くの応用例（例えば、ホール素子に基づくリニア電流センサなど）において、なお、感度の絶対的な精度は重要である。これは、温度、応力などのような環境条件に対する相互感度が低減されるべきであること、又は、少なくともそれらを補償する可能性があることを意味する。さらに、印加された磁界に依存するホール電圧の感度に依存することは、センサ特性が磁界の非線形関数になることを意味する。
【０００９】
ハウジングでパッケージ化されたホール素子を備える半導体チップは、温度及び湿度のような環境上の影響に依存する機械的応力にさらされる。変化する機械的応力は、圧電性ホール効果に起因したホール素子の感度における変化と同様に、ホール素子のオフセットにおける変化を引き起こす。オフセットにおける変化は上述した測定を用いて、効果的に抑えられる。感度の変化を補償するために、例えば特許文献４〜７により、機械的応力を検出する応力センサを使用することと、その出力信号を用いて、圧電ホール効果によって生じたホール素子の感度の変化を補償することとが知られている。
【００１０】
本発明の実施形態の目的は、ホール素子におけるオフセットを決定し、オプションでそれを補償するための実用的な方法及び装置を提供することにある。
【課題を解決するための手段】
【００１１】
上述の目的は、本発明の実施形態に係る方法及び装置によって達成される。
【００１２】
１つの態様において、本発明は、ドープした半導体材料からなる、プレート状に形成されたセンサ素子を有する少なくとも１つのホール素子を備えるホールセンサにおけるオフセットを決定するための方法を提供する。上記方法は、ホール素子自体における測定値を使用する。上記方法は、上記少なくとも１つのホール素子から、磁界に実質的に依存する第１の読み出し信号を取得することと、上記少なくとも１つのホール素子から、上記磁界に実質的に非依存である第２の読み出し信号を取得することと、上記第２の読み出し信号を使用して上記第１の読み出し信号におけるオフセットの予測値を取得することとを含む。このように取得されたオフセットの予測値は、その後、上記第１の読み出し信号から上記オフセットの予測値を除去することで、上記第１の読み出し信号に対してオフセット補償を行うために使用されてもよい。
【００１３】
本発明の文脈において「磁界に実質的に依存する」とは、磁界が測定結果に影響することを意味する。本発明の文脈において「磁界に実質的に非依存である」とは、磁界が測定結果に影響しないことを意味する。後者は、第２の読み出し信号を取得するための測定の間に、未知の磁界が存在してもよいが、存在する必要はないことを意味する。
【００１４】
もう１つの態様において、本発明は、オフセット補償されたホールセンサを提供する。上記ホールセンサは、ドープした半導体材料からなる、プレート状に形成されたセンサ素子をそれぞれ有する少なくとも１つのホール素子と、上記少なくとも１つのホール素子から、磁界に実質的に依存する（磁界が測定結果に影響する）第１の読み出し信号を取得する手段と、上記少なくとも１つのホール素子から、上記磁界に実質的に非依存である（磁界が測定結果に影響しない）第２の読み出し信号を取得する手段と、上記少なくとも１つのホール素子自体における測定から得られた上記第２の読み出し信号を用いて上記第１の読み出し信号におけるオフセットを補償する手段とを備える。本発明の実施形態では、オフセットを補償するための手段は、対応するアナログ信号処理によって、アナログ的に実装されてもよい。本発明の代替の実施形態では、オフセットを補償するための手段は、適切にプログラミングされた計算手段を用いて、ディジタル的に実装されてもよい。さらに代替の実施形態において、組み合わされたアナログ−ディジタル実装が可能である。
【００１５】
さらに他の態様では、本発明は、少なくとも１つのホール素子を備えるホールセンサとともに使用するためのコントローラを提供する。上記コントローラは、上記少なくとも１つのホール素子から、磁界に実質的に依存する（磁界が測定結果に影響する）第１の読み出し信号を取得することと、上記少なくとも１つのホール素子から、上記磁界に実質的に非依存である（磁界が測定結果に影響しない）第２の読み出し信号を取得することと、上記第２の読み出し信号を使用して上記第１の読み出し信号におけるオフセットの予測値を取得することとを行うように適合される。
【００１６】
本発明は、ホールセンサに関連付けられた計算装置で実行されたとき、本発明の実施形態に係る方法のうちのいずれかの機能を提供するコンピュータプログラム製品も含む。そのようなコンピュータプログラム製品は、プログラミング可能なプロセッサによる実行のための機械可読コードを搬送する搬送媒体として具体化することができる。本発明は、したがって、計算手段で実行されたときに、上述した方法のうちのいずれかを実行するための命令を提供するコンピュータプログラム製品を搬送する搬送媒体に関する。用語「搬送媒体」は、実行するための命令をプロセッサへ提供することに関与する任意の媒体を示す。そのような媒体は、不揮発性媒体及び伝送媒体を含むが、これらに限定されない多数の形態をとってもよい。不揮発性媒体は、例えば、マスストレージの一部である記憶装置のような、光ディスク又は磁気ディスクを含む。
【００１７】
本発明の特定の態様及び好ましい態様は、添付の独立請求項及び従属請求項に記載される。従属請求項の特徴は、独立請求項の特徴及び適切であれば他の従属請求項の特徴と組み合わされてもよく、請求項において明示的に記載されたものだけではない。
【００１８】
ここまで、本発明及び先行技術に対して達成されたその利点を要約する目的で、本発明のある目的及び利点を説明した。もちろん、必ずしもすべてではないそのような目的あるいは利点が本発明の任意の特定の実施形態に従って達成されてもよいということが理解されるべきである。したがって、例えば、当業者は、ここに教示されたか示唆された可能性がある他の目的あるいは利点を必ずしも達成することなく、ここに教示されるような１つの利点あるいは一群の利点を達成するか最適化するような方法で、本発明を具体化するか実施してもよいということを認識するだろう。
【００１９】
本発明の上述の態様及び他の態様は、以下に説明された１つ又は複数の実施形態から明らかになり、また、その実施形態を参照して明らかにされる。
【図面の簡単な説明】
【００２０】
【図１】磁界成分の強度を表すホール電圧を測定する既知の方法を示し、２つの接点にエネルギー供給源が接続され、他の２つの接点間の出力が検出される場合を示す。
【図２】図１に係る一体化された水平ホールプレートの対角線ＡＣに沿った断面図を示す。接合分離型のホールデバイスにおける空乏層の変動は、不均一かつ電圧依存のプレート厚さの変動をもたらす。
【図３】本発明の実施形態に係るホール磁気センサの柔軟なアーキテクチャを示す。
【図４】４つのホール型の測定の概要を提示する。
【図５】磁気成分を相殺するために相互接続されたホール型の測定を行う２つのホール素子の例を示す。図の上段は２つのホールプレートの直列−直列接続を示し、図の下段は２つのホールプレートの並列−並列接続を示す。
【図６】８つの「ファンデルパウ（Van der Pauw）」型の測定の概要を示す。
【図７】「ファンデルパウ」型の構成でそれぞれ動作させられる２つのプレートの検出ノードの相互接続を示し、２つの「ファンデルパウ」型の測定値の差を直接的に測定できる場合を示す。エネルギー供給ノードは並列に配置されてもよい。
【図８】ホール型の測定値におけるオフセットと、２つの「ファンデルパウ」型の測定値の差との間の関係を示す。
【発明を実施するための形態】
【００２１】
ここで、本発明が、添付の図面を参照して、実施例としてさらに説明される。
【００２２】
図面は単に概要であり、限定するものではない。図面では、一部の構成要素のサイズは、説明の目的のための縮尺で誇張されることがあり、また、図示されないことがある。寸法及び相対寸法は、必ずしも本発明の実際の具体化に対応しない。
【００２３】
請求項でのいかなる符号も範囲の限定として解釈されないものとする。
【００２４】
異なる図面において、同じ符号は同じ又は同様の構成要素を参照する。
【００２５】
本発明は、特定の実施形態に関して、ある図面を参照して説明されるだろう。しかし、本発明は、それのみに限定されず、請求項によってのみ限定される。
【００２６】
本明細書及び請求項の用語「第１」、「第２」、などは、同様の構成要素を識別するために使用され、必ずしも、時間的、空間的、序列、又は他の任意の方法で、順序を記述するために使用されるのではない。このように使用された用語は適切な状況下で交換可能であること、及び、ここに説明された本発明の実施形態は、ここに説明又は図示されたものとは異なる順序の動作が可能であることは、理解されるべきである。
【００２７】
本明細書及び請求項の用語「上」、「下」、などは、説明目的で使用され、必ずしも、相対位置を記述するために使用されるのではない。このように使用された用語は適切な状況下で交換可能であること、及び、ここに説明された本発明の実施形態は、ここに説明又は図示されたものとは異なる向きの動作が可能であることは、理解されるべきである。
【００２８】
請求項で使用した用語「備える」又は「含む」は、その後に列挙した手段に限定するように解釈されるべきでないことに注意すべきであり、それは他の構成要素あるいはステップを除外しない。従って、それは、言及したように記載した特徴、整数、ステップ、あるいは構成要素の存在を特定すると解釈されるが、１つ以上の他の特徴、整数、ステップ、あるいは構成要素、あるいはそのグループの存在もしくは追加を除外することを妨げない。従って、「手段Ａ及びＢを備える装置」という表現の範囲は、構成要素Ａ及びＢからのみ構成される装置に限定されるべきではでない。それは、本発明に関して、装置の関連する構成要素がＡ及びＢのみであることを意味する。
【００２９】
この明細書の全体にわたって「１つの実施形態」あるいは「ある実施形態」と言及するとき、実施形態に関して説明された特定の特徴、構造、あるいは特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、この明細書の全体にわたる様々な場所において「１つの実施形態において」又は「ある実施形態において」という言い回しが現れることは、必ずしもすべて同じ実施形態に言及しているのではないが、そうである可能性もある。更に、特定の特徴、構造、あるいは特性は、本開示の１つ以上の実施形態から当業者には明らかになるように、任意の適切な方法において組み合わされてもよい。
【００３０】
同様に、本発明の例示の実施形態の詳細な説明において、開示を合理化し、本発明の様々な態様の１つ以上についての理解を援助する目的で、本発明の様々な特徴が、単一の実施形態、図面、あるいはその説明にまとめられているということは認識されるべきである。しかしながら、この開示の方法は、請求項に記載された発明が各請求項において明示的に記載したものより多くの特徴を必要とする意図を反映しているとは解釈されるべきではない。むしろ、添付の請求項が反映するように、本発明の態様は、前に開示した単一の実施形態のすべての特徴未満のものにある。したがって、詳細な説明に続く請求項は、これによって、各請求項が本発明の個別の実施形態として独自に成立するように、この詳細な説明に明示的に組み込まれる。
【００３１】
更に、ここに説明されたいくつかの実施形態が他の実施形態に含まれた一部の特徴を含み、他の特徴を含んでいないが、異なる実施形態の特徴の組み合わせは、当業者によって理解されるように、本発明の範囲内にあり、かつ異なる実施形態を形成することを意図している。例えば、添付の請求項において、請求項に記載された実施形態のうちのどれも任意の組み合わせとして使用することができる。
【００３２】
本発明のある特徴あるいは態様を説明する場合の特定の用語の使用は、その用語が関連付けられた本発明の特徴又は態様の任意の特定の特性を含むように限定されるように当該用語がここに再定義されたということを意味するものとして解釈されるべきでないことに注意すべきである。
【００３３】
ここに提供される説明では、多数の特定の詳細事項が述べられる。しかしながら、本発明の実施形態はこれらの特定の詳細事項なしで実施されてもよいことが理解される。他の例において、この説明についての理解を不明瞭にしないようするために、公知の方法、構造、及び技術は詳細には示していない。
【００３４】
本発明の文脈において「ホールセンサ」と呼ぶ場合、基準は、磁界又は電流を測定するときにホール効果を利用するセンサを示す。電流が、主電流方向に垂直な磁界の中に配置されたホールセンサを通るように流れる場合、磁界及び電流の積に実質的に比例する電圧（ホール電圧）が発生される。電流及びホールセンサ特性が既知である場合、主電流方向に垂直な磁界成分は、測定されたホール電圧から決定可能である。
【００３５】
本明細書において、「ホールプレート」及び「ホール素子」は同意語として使用される。それらは、電流が流れてホール効果をもたらすホールセンサの一部を形成する導体又は半導体材料の部品を示す。
【００３６】
「水平ホール素子」は、チップに一体化されたホール素子であって、チップの表面に平行な電流ラインを有し、チップの表面に垂直な磁界に対して高い感度を有するホール素子である。
【００３７】
「垂直ホール素子」は、チップに一体化されたホール素子であって、ホールプレートの役割を果たすデバイス領域がチップに対して垂直であり、チップの表面に平行な磁界に対して高い感度を有するホール素子である。
【００３８】
本発明において「プレートの厚さ」と呼ぶ場合、ホールプレートの導体部の厚さを意味する。例えば、図１の水平ホールプレートにおいて、これは、空乏層の間の（チップの表面に垂直な）垂直距離を意味する。上部シールドをもたない一実施形態において、プレートの厚さは、空乏層とチップの表面との間の距離になる。図１６の垂直ホールプレートの例では、これは、ｙ方向に測定された空乏層の間の距離を意味する。
【００３９】
本発明において「シールド」と呼ぶ場合、プレート自体とは逆の型でありプレートを直接的に囲んでいるすべての材料を意味する。例えば、図２のホールプレートにおいて、シールドは、プレート及び基板の上部におけるｐ型カバーである。
【００４０】
本発明において「ノード」又は「電気的ノード」と呼ぶ場合、単一の電位を有する電気回路の一部（例えば相互接続）を意味する。
【００４１】
本発明において「接点」と呼ぶ場合、ホール素子への電気的な接続を提供する物理的場所を意味する。１つの電気的ノードは１つ又は複数の接点に接続されてもよい。水平ホールプレートについて与えられた例では、各ノードはちょうど１つの接点に接続されている。垂直ホールプレートについて与えられた例では、いくつかのノードが２つ（又はより多くの）接点に接続されてもよい。
【００４２】
「ファンデルパウ（Van der Pauw）型の測定」と呼ぶ場合、ドープされた半導体材料からなる、プレート状に形成されたデバイスであって、少なくとも１つの接点にそれぞれ関連付けられた４つのノードを有するデバイスにおける測定を示す。４つのノードは２組の接点ペアに分割され、その一方の接点ペアはエネルギー供給に使用され、他方の接点ペアは測定に使用される。エネルギー供給接点に電流が供給され、測定接点で電圧が測定される。装置は、プレート状に形成されたセンサ素子のエッジに沿って定義された順序で各ノードをたどるとき、エネルギー供給及び検出のいずれかである同じ機能を有するノードが連続して現れるように構成される。複数の接点及び従ってそれらの関連付けられたノードが、プレート状に形成されたセンサ素子のエッジに位置する場合、それらの順序は明確に定義され、プレート状に形成されたセンサ素子のエッジに沿って特定の方向にたどるとき、連続して現れるノードは互いに隣接したノードである。ノードがプレート状に形成されたセンサ素子のエッジに配置されない場合、それらの順序を決定する必要がある。これは、すべての接点がプレートのエッジに位置するようになるまで、プレート状に形成されたセンサ素子の領域を縮小することで実施可能である。これにより、プレートのそのように定義された「新たなエッジ」をたどるときに、それらの順序を再び決定できるようになる。
【００４３】
特定の実施形態において、エネルギー供給接点及び測定接点は、プレート状に形成された素子上で、各エネルギー供給接点の中心点を相互接続する線分が各測定接点の中心点を相互接続する線分と交差しないように選択される。
【００４４】
以下の詳細な説明では、別途言及しない限り、参照する実施形態は、プレート状に形成された素子の特定の例としてのホール素子に関連する。しかしながら、これは、本発明を限定することを意図していない。
【００４５】
一体化されたホールプレートは、抵抗の非対称性に起因して重大なオフセットを示す。これらの非対称性は、温度勾配、外部から課されたか又は固有の機械的応力分布に起因するピエゾ抵抗的変化、ドーピング濃度での不均質性、及び（例えば、拡散不足、マスクのミスアライメント、…に起因する）幾何的欠陥から発生する。プレートにおいて電圧依存の抵抗変化を引き起こす接合電界効果もまた、オフセットに影響を与える。
【００４６】
水平ホールプレートの場合、結果として生じる「原オフセット（raw offset）」、すなわち、磁界に実質的に非依存である（磁界が測定結果に影響しない）少なくとも１つのホール素子から信号ＶＰを取得するときに現れるオフセットは、数十ｍＴもの大きさになることが報告されている。これは、典型的には、数ｍＶのオーダーの原オフセット電圧をもたらす。一体化された垂直ホール素子の場合、原オフセットは、典型的には、大幅に大きくなる。
【００４７】
次に、抵抗の非対称性について、ゼーベック効果に起因した電流非依存及び電圧非依存のオフセット電圧が報告されている。しかしながら、これらの影響は、より小さな大きさのオーダーに定量化されている。それらは、磁界に実質的に依存する少なくとも１つのホール素子からの読み出し信号ＶＨを取得するように、互いにチョッピングされたバージョンである２つの測定値の平均を計算する（すなわち、バイアス方向を反転し、検出を反転する）ことで除去することもできる。ゼーベック効果の起源が温度差にあるので、この影響は、多くの場合、１つ又は複数のホールプレートの近く及びホールプレートの中における不均一に分布した熱発生を回避することで低減することができる。
【００４８】
オフセットと格闘するための重要な技術は「スピニング電流法」である。ただし、本発明をそれに限定するものではない。この方法において、バイアス電流の複数の異なる（多くの場合において直交する）方向について得られた読み出し信号は、所定時間にわたって平均される。原則として、（抵抗の非対称性に起因するオフセットを除去するためには）２つの測定値があれば十分である。この最小限の状況は「２フェーズスピニング」と呼ばれる。多くの場合において、読み出し値の個数は、２フェーズスピニングの測定値のチョッピングされた変化物をさらに用いることでさらに変化され、結果として４フェーズスピニングをもたらす。ゼーベック関連のオフセットが存在する場合、これらが基本的に排除されるので、４フェーズスピニングは２フェーズスピニングより明確に優れている。以下の部分では、用語「残余オフセット」は、異なるスピニング電流読み取り値を平均した後に残るオフセット、すなわち、磁界に実質的に依存するホール素子からの信号ＶＨを取得するときに現れるオフセットについて使用される。
【００４９】
ある状件下では、２フェーズスピニングによって、抵抗の性非対称性に起因するオフセットの完全な相殺を既に提供できるということが知られている。十分条件は次のとおりである。（ｉ）バイアスをかけるために理想的な電流源を使用すること、（ｉｉ）負荷がないときの（すなわち、電流がないときの）ホール素子の出力電圧を検出すること、及び（ｉｉｉ）ホールデバイスの挙動が完全に線形であるべきであること。後者は、センサ素子の４つのノードにおける電圧及び電流の間の関係が線形であることを意味する。この議論はごく一般的な相反原理に基づくが、より詳しい考察を行うと、このことは非対称なホールデバイスにもあてはまることがわかる。
【００５０】
ホールプレートの非線形性が残余オフセットの原因であることが実証された。現実の一体化されたホール素子では、常に、何らかの非線形の挙動が存在する。これらの一体化されたホールプレートは、ｐｎ接合によってそれらの環境から絶縁される。電圧依存の空乏効果に起因して、プレートの厚さは電圧に応じて変化する。典型的には、ホールデバイスの磁気感度が（ｉ）軽くドープされた材料と（ｉｉ）十分に大きなバイアス電圧とを使用することで最大化されるので、空乏効果は、典型的には、高感度を目標とするホールに基づく磁気センサに関連するようになる。
【００５１】
上述のスピニング電流法に密接に関連する技術は、２つ（又はそれよりも多く）の別個のホールプレートの読み出し信号を直接的に組み合わせることにある。個々のホールプレートは異なる方向にバイアス電流を有する。これは「空間的平均化」又は「直交結合」と呼ばれることがあるが、本発明の文脈では、用語「幾何的スピニング」が使用される。幾何的スピニングは、典型的には２つの隣接するホールデバイスが、強く相関した原オフセットを有するという事実に依存する。これは、基本的には、ダイにおける全体的な応力のような、これらの原オフセットの主要な発生源が非常に類似したものであることに起因する。しかしながら、時間領域スピニングに比較して、「幾何学スピニング」が概してより大きな残余オフセットを有するということが容易にわかる。これは、オフセットの発生源（そのようなものは応力及び温度差である）が個々のプレートについて完全に等しくないからである。複数のデバイスは、本質的に、静的な不一致も有する。従って、残余オフセットをその最小値に低減させるために、幾何的スピニングはほとんどの場合において時間領域スピニングと組み合わされる。
【００５２】
オフセット及びその長期的なドリフトが重要なパラメータである、ホールセンサの多数の応用例がある。例えば、地球の小さな磁場を測定することに依存する電子コンパスの場合、２μＴの残余オフセットは、コンパス読み出し値において４°の誤差に変換される。上述のように、残余オフセットが静的である場合、それは原則として除去可能であるが、これは較正のために所定の追加コストを導入する。しかしながら、そのような較正が有効であり続けるためには、センサは小さな長期的オフセットのドリフトを有さなければならないが、それは、ほとんどの場合、パッケージによって引き起こされる応力のドリフトに起因して困難である。ホールセンサのもう１つの応用例は非接触電流検出である。この場合、しばしば、入力電流のゼロ交差を正確に検出する必要がある。ここでも、長期的ドリフトを最小化する小さなオフセットが重要である。
【００５３】
上述のオフセットは、多くのシステムにおいて、電子回路の読み出し値のオフセットに関して支配的である。従来技術の解決方法は１００ｎＶを報告し、これは典型的な原オフセットよりも少なくとも４桁ほど良好である。
【００５４】
静的であるとみなすことができる（すなわち、時間とともに変化しないと予想される）オフセットには２つの原因、すなわち、ドーピング濃度の不均質性と、幾何的欠陥とがある。原則としては１回の較正でそれらの影響を除去できるので、これらは較正の観点からは困難さが最も低いカテゴリである。静的な誤差がなお他の非静的な影響（例えば電圧依存の空乏層の変化）と相互作用する可能性があることに注意すべきである。
【００５５】
残りの非静的なオフセット原因は、おおまかに、２つのクラス、すなわち、内部（すなわちホール素子及び電子的読み出し回路を含むダイの内部）及び外部（すなわちパッケージ及び拡張された環境に起因する）に分けることができる。外部の影響は、主に、（おそらくは時間的に変化する）温度及び湿度によって決定される。パッケージが外部から与えられた温度勾配にさらされる場合、これは、ダイ内の温度勾配に変換され、従ってさらにホールプレート上の温度勾配に変換されると仮定することができる。原則として、そのような温度勾配は、オンチップの複数の温度センサ、例えば、１つ又は複数のホール素子のまわりに互いに間隔を有して配置された４つの温度センサを用いて検出されてもよい。従って、直接的な熱流によってセンサに課された外部の熱条件の影響は、かなり良好に決定することができる。多くの場合において、プレートの近くにおけるただ１回の気温測定が行われ、パッケージ化されたホールセンサに対する強い温度勾配を回避することは、顧客の責任として残される。
【００５６】
ここでは、例えば様々な構成要素におけるジュール加熱に起因する、内部（オンチップ）の熱源が考慮される。これらの内部熱源の結果、ダイ内の温度は、環境によって課された周囲のレベルを（わずかに）上回る。注意深いシステム設計及びよく考慮されたレイアウトによって、ホール素子及び読み出し電子回路の近くの温度勾配はできるだけ回避されるべきである。これは、不必要なオンチップの熱発生を回避することと、ホール素子及び敏感な電子回路を等温線に配置することと、それらをすべての熱源から可能な限り遠くに離すこととを含む。
【００５７】
重要な避けられない熱源は、例えばバイアス電流に起因する、ホール素子において直接的に生じるジュール加熱である。ここで、（例えばスピンするときの）測定のシーケンスは、複数のホール素子のうちの任意のものの内部における不均一なジュール加熱を回避するように最適化可能である。しかしながら、例えば幾何的スピニングにおいて、互いに小さな間隔を有して配置された複数のホール素子が使用される場合には特に、時間平均された温度はなおプレート上で何らかの小さな変動を示す可能性がある。
【００５８】
温度は、プレートの抵抗の大部分を決定する。さらに、ホールプレートにバイアスをかけるために使用される電流レベル（例えば、磁界感度の温度依存性を補償することを明示的な目的とすることもある）は、多くの場合、温度に依存する。従って、概して、１つ又は複数のプレートの内部で生じるジュール熱は温度に依存する。その結果、温度勾配の大きさは、それ自体、（平均）温度に依存するようになり、結果として温度依存のオフセットをもたらす。さらに、集積回路は、異なる熱膨張係数を有する金属及びシリコンに基づいた材料からなるので、ダイの内部において、温度依存の内部応力が存在する。
ピエゾ抵抗メカニズムに起因して、これらの応力も温度依存のオフセットに変換される。
【００５９】
ここまで詳述された様々なオフセット発生メカニズムは、温度（及びおそらくは外部環境によって課された温度勾配）のみに依存し、従って、再現可能な方法で温度依存のオフセットを生じさせる。これは、ほぼ電圧依存の接合電界効果に関しても当てはまり、接合電界効果は、（例えば、接合の内蔵電位が温度で変化するので）温度から、より小さい影響を受ける。さらに、例えばスピニングに起因する、動的な影響と、読み出し電子回路とは、多くの場合、各温度について再現可能な方法で作用すると仮定される。従って、温度が既知である場合、上述したオフセット原因にのみ起因する残余オフセットの部分と、さらに、信号チェーンの終端におけるオフセットとは、再現可能であると期待される。
【００６０】
多くの従来技術のホールシステムは、そのような再現可能な温度依存のオフセットを補償する目的で、オンチップ温度センサ、補償回路、及び製造中に取得された較正データを格納する手段を有する。製造時間の較正の典型例として、ホールセンサは、すべての外部磁界を除去する目的で、ゼロガウスのチャンバに設けられる。このとき、センサ出力のような読み出し値は、（残余）オフセットの測定値として使用可能である。これは、異なる温度のような異なる環境条件について繰り返すことができ、その結果は、較正データの形態でチップ内に格納することができる。動作中に、格納された較正データは、（残余）オフセットを打ち消すために使用されてもよい。これは多数の方法で実施可能である。例えば、ディジタル出力を有するホールに基づくセンサの場合には、補償は、ディジタルセンサの読み出し値から、格納された（残余）オフセットを減算することで達成可能である。例えば、ＤＡＣを用いてオフセット補正信号を信号チェーンのどこか（例えば、ホールセンサ、フロントエンド読み出し増幅器、中間利得ステージなどにおいて）に注入することを含む、他の多数のアプローチが使用可能である。
【００６１】
残念ながら、一部のオフセット発生源は、部分的にのみ、温度の関数として再現可能である。重要な例は、例えば、パッケージによって引き起こされた応力に起因するオフセットである。パッケージからダイに作用した力は、温度に大幅に依存し（すなわち、再現可能であるかなり大きな影響がある）、さらに、パッケージによって吸収された湿気の量にも依存する。湿度が測定されないので、ダイの内部の全体的な応力は、（部分的に）予測不能な方法で変化し、それは、ピエゾ抵抗的な効果により、予測不能なオフセット成分に変換される。文献では、パッケージによって引き起こされた、半導体、例えばシリコンのダイに対する応力は、オフセット及びオフセットドリフトの主要な発生源であると識別される。
【００６２】
本発明は、ホール素子自体を使用して応力に起因するオフセットを検出し、このオフセット信号を使用して応力依存のオフセット成分を補償することに関する。
【００６３】
本発明は、（残余）オフセットの応力補償の目的で、１つ又は複数のホール素子におけるオフセット関連の信号を直接的に測定する手段を備えた方法及び装置を開示する。未知の高速に変化する磁界が存在する場合にさえ、また、異なるフェーズ間でホール素子の磁気感度の不一致がある場合にさえ、オフセット関連の信号を測定できる方法を開示する。本方法はまた、補償アプローチと、補償を有効にする製造時間の較正手順とを開示する。
【００６４】
図３に、本発明の実施形態に係るホールセンサ１００を示す。ホールセンサ１００は、少なくとも１つのホール素子１０１を備え、ホール素子１０１は、ドープした半導体材料からなる、プレート状に形成されたセンサ素子と、第１のエネルギー供給接点に接続された少なくとも第１のエネルギー供給ノードと、第２のエネルギー供給接点に接続された少なくとも第２のエネルギー供給ノードと、第１の検出接点に接続された少なくとも第１の検出ノードと、第２の検出接点に接続された少なくとも第２の検出ノードとを備える。プレート状に形成されたセンサ素子は、第１のｐｎ接合により基板又は井戸から絶縁可能であるように、基板又は井戸へ埋め込まれる。基板又は井戸は第１の固定電圧に接続可能である。ホールセンサ１００は、少なくとも１つのホール素子１０１に対してエネルギー供給ノードにおいて電流を供給する１つ又は複数のバイアス源１０２と、少なくとも１つのホール素子１０１において検出ノードにおいて測定を実行可能な電子的測定装置とをさらに備える。ホールセンサ１００は、少なくとも１つのホール素子１０１の様々なノードに対してバイアス源１０２及び測定電子回路を切り換えるスイッチ１０３をさらに備える。
【００６５】
特定の実施形態において、ホールセンサ１００は、アナログディジタル変換（ＡＤＣ）のための電子回路１０４と、コントローラ１０５とを備える。ＡＤＣ１０４は、１つ又は複数のホール素子１０１において得られた測定値をディジタル形式へ変換し、１つ又は複数のホール素子１０１において得られた様々な測定値をコントローラ１０５により利用可能にするために使用される。コントローラ１０５は計算装置、例えばマイクロプロセッサを含んでもよく、例えば、それはマイクロコントローラであってもよい。特に、それは、プログラマブルアレーロジック（ＰＡＬ）、プログラマブルロジックアレイ（ＰＬＡ）、プログラマブルゲートアレイ（ＰＧＡ）、特に、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）のような、プログラミング可能なディジタル論理デバイスを含んでもよい。コントローラ１０５及び／又はＡＤＣ１０４は、１つ又は複数のホール素子１０１を含んでいるダイと同じ部分にともに一体化されてもよい。コントローラ１０５には、スイッチ１０３の状態を制御する手段が提供されてもよい。
【００６６】
本発明の実施形態に係るホールセンサ１００は、好ましくは１つ又は複数のホール素子１０１の近くの温度を測定する、温度センサ１０６をさらに備えてもよい。
【００６７】
本発明の実施形態に係るホールセンサ１００は、少なくとも１つのホール素子１０１から第１の読み出し信号ＶＨを取得する手段を備える。この第１の読み出し信号ＶＨは磁界に実質的に依存する。以下に、この第１の読み出し信号ＶＨを取得できる方法についてのいくつかの例示を示すが、本発明はそれらに限定されない。
【００６８】
ホールセンサ１００は、ホール素子の第１のエネルギー供給ノードに接続され、バイアス電流のソースになる少なくとも１つのノードを有するバイアス源と、ホール素子の第２のエネルギー供給ノードに接続され、バイアス電流のシンクになるもう１つのノードとを備える（図３を参照）。ホール素子１０１の第１のエネルギー供給ノードは、電源電圧に、又はこのソースになるノードへ電流を送る電流源に、接続されていてもよい。第２のエネルギー供給ノードは、内部で、もう１つの固定された電圧レベル、例えば接地に接続されてもよく、又は、それは、例えば接地に対する、電流源のシンクになる電流源に接続されてもよい。エネルギー供給は電流モードであってもよいが、電圧モードであってもよい。いくつかの実施形態において、エネルギー供給電流を測定する手段が提供される。任意の特定の瞬間において、ホール素子１０１のノードＡ、Ｂ、Ｃ、Ｄのうちのどれがエネルギー供給ノードとして機能するか、また、どれが検出ノードとして機能するかは、測定構成と、その瞬間におけるスイッチ１０３の構成とに依存する。
【００６９】
ホールセンサ１００は、２つノード、すなわち正のノード及び負のノードを有して差動測定を実行することができる測定装置１０７を備えてもよい。この測定は、優先的に電圧モードで行われてもよいが、代替として電流モードで行われてもよい。
【００７０】
以下に説明されるすべての測定において、バイアス源１０２によって供給された電流で測定電圧は除算され、これにより、測定抵抗を取得することができる。
【００７１】
以下、電圧に関して定式化される結果は、抵抗、コンダクタンス、又は他の導出される量に関する等価な形式を有する。
【００７２】
ホール素子１０１から、磁界に実質的に依存する第１の読み出し信号を取得するステップは、例えば、図４に示したホール型の測定のうちの任意のものを実行することを含んでもよい。図４は、４つの電気的ノード（それぞれ、ホール素子１０１における１つの接点に対応し、接続される）を備える水平ホール素子に対して行われる測定を示す。この測定は、同様に４つの電気的ノード（ただし、１つのノードがホール素子１０１における１つよりも多くの接点を含んでもよい）を少なくとも有する垂直ホールデバイスにも、同様にうまく適用可能である。
【００７３】
２つの接点間に引かれた矢印は、これらの接点を電流接点であると識別する。電流は、矢印の後尾においてホール素子１０１に入り、矢印の先頭によって示す接点から出る。従って、矢印は、プレート内の電流の方向をおおまかに示す。このとき、図３に示す構成において、バイアス源のソースになるノードが、ホール素子１０１に電流が入るホールプレートのノードに接続されるように、かつ、バイアス源のシンクになるノードが、ホール素子１０１から電流が出るホールプレートのノードに接続されるように、スイッチは動作させられる。
【００７４】
図示した各構成において、残りの２つの接点は検出接点である。プラス記号で示した接点における電圧と、マイナス記号で示した接点の電圧との差である、検出接点の間における電圧差が測定される。図３に示す構成において、測定装置１０７の正のノードが、プラス記号で示したホールプレートのノードに接続されるように、かつ、測定装置１０７の負のノードが、マイナス記号で示したホールプレートのノードに接続されるように、スイッチ１０３は動作させられる。
【００７５】
ホール型の測定は、ホール素子１０１のエッジに沿って定義された順序で各ノードをたどるとき、連続する２つのノードが異なる機能を有する、すなわち、検出に使用されるホール素子のノードが電流を供給するためのホール素子のノードと交替する、というルールによってさらに特徴付けられる。複数の接点及び従ってそれらの関連付けられたノードが、プレート状に形成されたセンサ素子のエッジに位置する場合、それらの順序は明確に定義され、プレート状に形成されたセンサ素子のエッジに沿って特定の方向にたどるとき、連続して現れるノードは互いに隣接したノードである。ノードがプレート状に形成されたセンサ素子のエッジに配置されない場合、それらの順序を決定する必要がある。これは、すべての接点がプレートのエッジに位置するようになるまで、プレートの領域を縮小することで実施可能である。これにより、プレートのそのように定義された「新たなエッジ」をたどるときに、それらの順序を再び決定できるようになる。
【００７６】
図４に示す構成に係る４つのホール型の読み出し信号を、Ｖｈ，１、Ｖｈ，２、…Ｖｈ，４によって示す。これらの測定値のうちの任意のものをＶＨとして使用することができる。これらのホール型の測定値のそれぞれは、磁界がない状態（すなわちＢ＝０）で取得された測定結果であるオフセットＶｏｉに次式のように関連付けられる。
【００７７】
【数１】
0006496314.tif 000002
【００７８】
ホール素子１０１から、磁界Ｂに実質的に依存する読み出し信号を取得するステップは、複数の異なるホール型の測定値を平均化することを含んでもよい。この平均化は、２フェーズスピニング及び４フェーズスピニングの場合のような、逐次に取得されたホール型の測定を含んでいてもよい。代替として、又はそれらとの組み合わせとして、この平均化は、幾何的スピニングの場合のような、少なくとも２つのホールプレートの相互接続に対して行われたホール型の測定を含んでもよい。
【００７９】
本発明の実施形態において、ＶＨ信号は、単一のホール素子の４フェーズスピニングによって取得されてもよい。このとき、ＶＨは、次式のように、４つのホール型の読み出し値（Ｖｈ，１，Ｖｈ，２，…Ｖｈ，４）の平均に対応する。
【００８０】
【数２】
0006496314.tif 000003
（１）
【００８１】
第１の読み出し信号ＶＨは、次式のように、２つの成分に分解することができる。
【００８２】
【数３】
0006496314.tif 000004
（２）
【００８３】
第１項（ＶＯ）はオフセットに対応し、一方、第２項Ｓ・Ｂは磁気成分である（Ｓは磁気感度を示す）。
【００８４】
本発明の実施形態に係るホールセンサ１００は、少なくとも１つのホール素子１０１から、磁界Ｂに実質的に非依存である第２の読み出し信号ＶＰを取得する手段をさらに備える。第２の読み出し信号ＶＰは、第１の読み出し信号ＶＨにおけるオフセットＶＯを予測するために使用される。以下に、この第２の読み出し信号ＶＰを取得できる方法についてのいくつかの例示を示すが、本発明はそれらに限定されない。
【００８５】
ホール型の測定値は、それらが磁界Ｂに依存するので、直接的に第２の読み出し信号ＶＰとして使用することができない。しかしながら、少なくとも２つのホール型の測定値の線形結合を計算することによって、磁界に起因する成分を相殺することができる。例示として、２つのホール型の測定値の間の差は、次式により得られてもよい。
【００８６】
【数４】
0006496314.tif 000005
【００８７】
ここで、ｉ，ｊ∈｛１，２，３，４｝及びｉ≠ｊを用いる。オフセット及び磁気成分に分割し、両方の状況で磁気感度及び磁界が同じであると仮定することによって、次式が得られる。
【００８８】
【数５】
0006496314.tif 000006
【００８９】
従って、これらの状件下では、ＶＰは、磁界に実質的に非依存であり、明らかに、ホール型の測定の間に生じるオフセットに関連する。磁気感度が正確に同じではないが、一定のままである場合、磁気成分を相殺するために、Ｖｈ，ｉ及びＶｈ，ｊのわずかに異なる線形結合を使用することができる。この場合、感度の比を決定するための較正測定を必要とすることが予想される。
【００９０】
ホール型の測定値の線形結合に係る第２の例は、次式により、４つのホール型の読み出し値のすべてを組み合わせることで得られる。
【００９１】
【数６】
0006496314.tif 000007
（３）
【００９２】
再び、個々の測定の間に同じ磁界は存在することと、磁気感度が等しいこととを仮定すると、式（３）が磁界Ｂに実質的に非依存であり、次式から与えられることを容易に導出することができる。
【００９３】
【数７】
0006496314.tif 000008
【００９４】
これは、平均の原オフセットＶｒａｗに対応する。
【００９５】
少なくとも２つの（互いに小さな間隔を有する）ホールプレートが使用される場合、「ホール測定の幾何的スピニングの変形版」と呼ばれる技術を適用することができる。この場合、ホールプレートは、磁気成分を相殺させる方法で相互接続される。これは、各ホールプレートの２つのノードを電気的に接続することができるスイッチを提供することで達成される。図５の上段は、それぞれホール型の構成を有する２つのホールプレートの第１の例を示し、エネルギー供給及び検出の両方が直列に配置される場合を示す。図５の下段は、それぞれホール型の構成を有する２つのホールプレートの第２の例を示し、エネルギー供給及び検出の両方が並列に配置される場合を示す。組み合わせを作ることもでき、例えば、エネルギー供給の並列接続及び検出信号の直列接続を用いてもよい。「ホール測定の幾何的スピニングの変形版」の利点は、ここでは、磁気成分が同じ瞬間における外部磁界に対応するということである。このとき、磁界成分の相殺は、主として、個々のホール素子間の感度の良好な一致に依存する。
【００９６】
本発明の実施形態によれば、ホール素子１０１から、磁界に実質的に依存しない第２の読み出し信号を取得するステップは、図６に示す「ファンデルパウ」型（ＶＤＰ）の測定のうちの任意のものを実行することを含んでもよい。図は、４つの電気的ノード（それぞれ、ホール素子における１つの接点に対応する）を備える水平ホール素子１０１に対して行われる測定を示す。この測定は、同様に４つの電気的ノード（ただし、１つのノードがホール素子における１つよりも多くの接点を含んでもよい）を少なくとも有する垂直ホールデバイスにも、同様にうまく適用可能である。
【００９７】
２つの接点間に引かれた矢印は、これらの接点を電流接点であると識別する。電流は、矢印の後尾においてホール素子に入り、矢印の先頭によって示す接点から出る。従って、矢印は、プレート内の電流の方向をおおまかに示す。図３に示す本発明の実施形態に係る例示的なデバイスにおいて、バイアス源１０２のソースになるノードが、ホール素子１０１に電流が入るホールプレートのノードに接続されるように、かつ、バイアス源１０２のシンクになるノードが、ホール素子１０１から電流が出るホールプレートのノードに接続されるように、スイッチ１０３は動作させられる。
【００９８】
図示した各構成において、残りの２つの接点は検出接点である。プラス記号で示した接点における電圧と、マイナス記号で示した接点の電圧との差である、検出接点の間における電圧差が測定される。図３において、測定装置１０７の正のノードが、プラス記号で示したホールプレートのノードに接続されるように、かつ、測定装置１０７の負のノードが、マイナス記号で示したホールプレートのノードに接続されるように、スイッチ１０３は動作させられる。
【００９９】
ＶＤＰ型の測定は、プレート状に形成されたセンサ素子のエッジに沿って定義された順序で各ノードをたどるとき、エネルギー供給及び検出のいずれかである同じ機能を有するノードが連続して現れるというルールによってさらに特徴付けられる。複数の接点及び従ってそれらの関連付けられたノードが、プレート状に形成されたセンサ素子のエッジに位置する場合、それらの順序は明確に定義され、プレート状に形成されたセンサ素子のエッジに沿って特定の方向にたどるとき、連続して現れるノードは互いに隣接したノードである。ノードがプレート状に形成されたセンサ素子のエッジに配置されない場合、それらの順序を決定する必要がある。これは、すべての接点がプレートのエッジに位置するようになるまで、プレート状に形成されたセンサ素子の領域を縮小することで実施可能である。これにより、プレートのそのように定義された「新たなエッジ」をたどるときに、それらの順序を再び決定できるようになる。
【０１００】
第２の読み出し信号ＶＰを導出するために「ファンデルパウ」型の測定を使用することの利点は、これらが磁界の存在に実質的に反応しないことにある。この理由は、ホール効果が両方の検出接点の電位を同様に変更するからである。このことは、それがこれらのＶＤＰ測定の間に測定された電圧差にほぼ影響しないことを意味する。従って、ＶＤＰ型の測定を行うためにかけられる時間は、磁界が一定のままでなければならないという要件によって拘束されない。
【０１０１】
本発明の特定の実施形態では、ホール素子１０１から、磁界Ｂに実質的に非依存である第２の読み出し信号ＶＰを取得するステップは、２つの「ファンデルパウ」型の測定値の差を計算することを含んでもよい。この差は、逐次に取得された「ファンデルパウ」型の測定値を含んでもよい。代替として、この差は、「ファンデルパウ」型の構成をそれぞれ有する少なくとも２つのホールプレート１０１の相互接続に対して単一の測定を行うことで取得されてもよい。
図７に一例を示す。
【０１０２】
本発明の実施形態では、ホール素子１０１から、磁界Ｂに実質的に非依存である第２の読み出し信号ＶＰを取得するステップは、上述した可能性のうちの任意のものを用いて取得された複数の読み出し信号ＶＰの平均を計算することを含んでもよい。これは、マルチフェーズスピニングに類似した、同じタイプの構成に対して平均を計算することを含む。
【０１０３】
本発明の実施形態では、ホール素子１０１から、磁界Ｂに実質的に非依存である第２の読み出し信号ＶＰを取得するステップは、次式により、８つのＶＤＰ測定値の線形結合を決定することを含んでもよい。
【０１０４】
【数８】
0006496314.tif 000009
（５）
又は、
【数９】
0006496314.tif 000010
（６）
【０１０５】
ここで、第１の読み出し信号ＶＨが利用可能になると、これは、式（２）に従って、オフセットＶＯと、磁気成分Ｂに関する項とに分解されることが可能である。システムがＶＯを評価できる場合、オフセット補償された読み出し値を取得できることは明らかである。
【０１０６】
本発明の実施形態に係るホールセンサ１００は、第２の読み出し信号ＶＰからＶＯの推定値
【数１０】
0006496314.tif 000011
を決定する手段を備える。これで、オフセット補償された信号が次式のように導出可能になる。
【０１０７】
【数１１】
0006496314.tif 000012
（７）
【０１０８】
これは、磁界を決定するためにさらに使用可能である。式（７）に従ってオフセット補償された信号を取得する多数の可能性がある。図３に示したような柔軟なアーキテクチャの場合、これは、コントローラ１０５によりディジタル減算として実施可能である。当業者によって容易に認識されるように、他の方法でも、例えば、フロントエンドにおいて補償信号を注入することでも、同じ効果を達成できる。オフセット補償信号を実行するための信号の予測が本発明の一部である場合、オフセット補償された信号を取得するためにそのような信号を適用することは、当業者の通常の技術内にある。
【０１０９】
ＶＤＰ測定値からのホール型オフセットの予測．
線形ホール素子の理想化された場合において、ホール型の読み出し値のオフセットと、可能な第２の読み出し信号ＶＰとして使用するために提案されたＶＤＰ測定値の差との間で導出可能である、いくつかの数学的な関係がある。特に、弱い非線形を有するプレートの場合、オフセットを補償するＶＨのために良好な予測子を導出することができる。
【０１１０】
２つの「ファンデルパウ測定値」及びオフセット測定値が線形に関連づけられるということを、等方性の材料の場合には非特許文献１から、又は、異方性の材料の場合には非特許文献２から、導出することができる。このように得られた証明は、これらの文献において暗黙的に課された副次的条件に、例えば、構造中の材料が一様な特性を有するという仮定に、なお依存する。
【０１１１】
本発明者らは、同じ関係が非一様な材料にも有効なままであることを導出した。この導出は、拡張された接点、及びプレートのエッジに位置していない接点を有するホールプレートにも有効である。その概要を以下に示す。
【０１１２】
ゼロ磁界のとき、線形ホールプレートは、４つのノードにおける電圧及び電流を関連づける抵抗マトリックスによって記述される。一般的な非対称のホールプレートは、非特許文献３に記載のように、ゼロ磁界のとき、６つの独立なパラメータを有する。この文献は参照によって本明細書に組み込まれる。簡単な計算を用いて、ホールに基づいた測定を行う間のオフセットの表現が（６つの独立なパラメータの関数として）取得された。電流バイアスを用いるとき、次式が成り立つことがわかる。
【０１１３】
【数１２】
0006496314.tif 000013
【０１１４】
これは、相反原理の使用から期待されることと整合性を有する。同様の計算によって、ＶＤＰ測定値（電流バイアス及び同じ電流を用いる）の表現を導出することができる。このとき、直接的に次式を確立することができる。
【０１１５】
【数１３】
0006496314.tif 000014
及び
【数１４】
0006496314.tif 000015
【０１１６】
次式が導出された。
【０１１７】
【数１５】
0006496314.tif 000016
【０１１８】
従って、線形ホール素子１０１の場合、偶数（even）フェーズのＶＤＰ型の測定値のうちの任意のものと、奇数（odd）フェーズのＶＤＰ型の測定値のうちの任意のものと差が、ホール測定値の原オフセット（おそらくは余分なマイナス記号を有する）に等しいことがわかった。一例として、図８に示す垂直ホールプレートに対する測定を参照する。
【０１１９】
導出された式は、理論的には、線形材料のみにあてはまる。それらは、典型的には何らかの電圧依存の非線形を示す非線形ホール素子の場合にも、近似的に有効のままである。本発明者らは、ＶＤＰに基づくオフセット予測値のうちのいくつかの平均を計算することによって、ホール型の読み出しを行う間に生じる平均オフセットの推定値を取得できることがわかった。例えば、電圧依存の非線形が存在する場合さえ、式（５）が式（３）からほとんど離れないことが実証された。式（５）を使用する利点は、式（３）が磁気成分の相殺を必要とするのに対して、個々のＶＤＰ測定値が磁界に実質的に非依存であるということにある。また、次式のように、式（６）と、式（１）のＶＨに関連付けられた残余オフセットとの間の良好な相関性を期待する理論的な議論も存在する。
【０１２０】
【数１６】
0006496314.tif 000017
（８）
【０１２１】
従って、式（６）は、式（８）によって定義されるように、４フェーズスピニングの後に残余オフセットＶＯのより直接的な推定値を与える、オフセット関連の信号を提供してもよい。
【０１２２】
線形予測．
いくつかの場合には、第２の読み出し信号ＶＰは、較正を実行することなく、第１の読み出し信号ＶＨにおけるオフセットＶＯの予測のために直接的に使用可能である。例えば、単一のホール型の測定を行っている場合、例えばＶＨ＝Ｖｈ１を考え、また、ＶＰ＝Ｖｖ２−Ｖｖ１を使用し、さらに、次式を使用する。
【０１２３】
【数１７】
0006496314.tif 000018
【０１２４】
上述の関係に基づくと、ホール素子が線形である場合、これが完全な補償をもたらすであろうことが分かる。
【０１２５】
上述の評価規則
【数１８】
0006496314.tif 000019
は線形推定子の例であり、これは、次式のような、より一般的な形式を有する。
【０１２６】
【数１９】
0006496314.tif 000020
（９）
【０１２７】
オフセットＶＯ及び予測的なＶＰ信号の間にかなりよく知られた相関性が存在する場合、この推定法則を有利に使用可能である。同一の原因の集合によってオフセット関連の信号のすべてが影響を受けるので、そのような相関性は予測可能である。そのような相関性は、ホールデバイスに対して実行される特性測定から決定可能である。しかしながら、ＶＯ及びＶＰの大きさは大幅に異なる可能性がある。これは、例えば、ＶＰが式（３）によって定義される平均の原オフセット又は式（５）から与えられるそのＶＤＰに基づく予測値であり、ＶＯが４フェーズスピニングの後に式（１４）から与えられる残余オフセットであるような場合である。そのような場合、推定ルールでは小さな係数ｂが必要である。
【０１２８】
オフセットの推定は、オフセット予測におけるパラメータａ及びｂを温度に依存させることで、さらに改善可能である。
【０１２９】
較正による最適化された予測．
式（９）によって定義される線形予測子の性能を改善するために、パラメータａ及び／又はｂを、較正によって、個々のホールセンサ１００について最適化することができる。
【０１３０】
オフセットＶＯが温度のみに依存し、再現可能である場合、それは、既知の磁界、好ましくはゼロ磁界における較正測定の間に、決定可能である。このとき、これは、式（９）のａ項として取得可能であり、それはオフセットを完全に補償する。ｂ項についてのいかなる必要性も、ＶＰを取得するための測定を行ういかなる必要性も存在しない。しかしながら、先にオフセットドリフトについて議論したときに注意したように、一部のオフセット源は、温度の関数として部分的にのみ再現可能であり、例えば、パッケージにより引き起こされた応力にも依存する。本発明の実施形態に係る較正アプローチは、発生するこれらの部分的に再現できない影響を補償する手段を提供する。
【０１３１】
平面のホールプレート内のオフセットは、典型的には、主として１つの特定の応力成分に依存し、これをσによって示す。例えば、＜１０１＞平面に整列した（１００）ウェハにおける正方形の水平ホール素子は、面内差応力σ＝σＤ＝σｘｘ−σｙｙに敏感であり、一方、これらのオフセットは、面内等方性応力σＩ＝σｘｘ＋σｙｙからも、面内剪断応力σｘｙからも、直接的に影響を受けない。
【０１３２】
ここでは、真のオフセットＶＯ及びオフセット予測信号ＶＰにおける未知の応力の影響は、隔離することができる。小さな影響を予測できるので、次式の線形近似を使用可能である。
【０１３３】
【数２０】
0006496314.tif 000021
（１０）
【数２１】
0006496314.tif 000022
（１１）
【０１３４】
ここで、ＶＯ，ｒｅｐ（Ｔ）及びＶＰ，ｒｅｐ（Ｔ）は再現可能な成分（これらは温度に対して常に同様に変化する）を表し、一方、α（Ｔ）及びβ（Ｔ）がおそらくは温度依存の応力依存性であり、これらは使用する材料に依存する。
【０１３５】
基準信号を取得するための較正手順．
ここで、ホールセンサの動作中にオフセットを補償するために使用される２つの基準曲線（ＶＯｒｅｆ（Ｔ）及びＶＰｒｅｆ（Ｔ））を決定する第１の製造時間較正手順について説明する。
【０１３６】
センサシステムは、基準状態、例えば、本明細書の末尾の表で説明する状態のうちの任意のものに設定される。一例として、センサシステムはその最終的なパッケージ化された形態にあってもよい。センサシステムは、多数ｎ＝１…Ｎの温度Ｔｎに設定される。磁界は既知であると仮定され、好ましくは、磁界はゼロである。各温度Ｔｎにおいて、システムは、第１の読み出し信号ＶＨｒｅｆ，ｎの測定値を提供し、この測定値から既知の磁界に対応する磁気成分を減算して（残余）オフセットＶＯｒｅｆ，ｎを取得することができ、また、システムは、第２の読み出し信号ＶＰｒｅｆ，ｎの測定値を提供する。例えばセンサをゼロガウスのチャンバに配置することで、磁界がゼロであることがわかっている場合、第１の読み出し信号は直接的に（残余）オフセットＶＯｒｅｆ，ｎに対応する。温度Ｔｎの測定値はオンチップ温度センサから到来してもよい。又は、それは外部機器によって測定されてもよい。取得された測定値ＶＨｒｅｆ，ｎ（又はおそらくはＶＯｒｅｆ，ｎ）及びＶＰｒｅｆ，ｎは、例えば、あてはめを行って、又はテーブルに基づく補間を用いて、補間形式に変換され、２つの基準曲線ＶＯｒｅｆ（Ｔ）及びＶＰｒｅｆ（Ｔ）を生じさせることができる。
【０１３７】
上述の較正ステップの間、未知の、温度依存の応力レベルσ＝σｒｅｆ（Ｔ）が存在する。従って、２つの基準信号は、近似的に，次式によって与えられる。
【０１３８】
【数２２】
0006496314.tif 000023
（１２）
【数２３】
0006496314.tif 000024
（１３）
【０１３９】
他の物理的影響がオフセットにおける予測不能の結果を部分的に引き起こす場合にも、同じ較正手順を使用可能である。このときも、記号σがこの他の物理的影響を表す。
【０１４０】
基準信号を用いるオンチップ補償．
本発明の実施形態において、ホールセンサシステムは、次式のような、式（９）のタイプの線形オフセット予測子を実装する。
【０１４１】
【数２４】
0006496314.tif 000025
【０１４２】
この予測子は次式のように表すことも可能である。
【０１４３】
【数２５】
0006496314.tif 000026
（１４）
【０１４４】
ここで、基準信号ＶＯｒｅｆ（Ｔ）及びＶＰｒｅｆ（Ｔ）は、較正手順の間に決定されたものに実質的に等しい。信号ＶＰは第２の読み出し信号であり、これは、温度Ｔについての明示的な知識なしで測定可能であるが、典型的には、１つ又は複数のホール素子の温度Ｔに依存する。動作中に、磁界は典型的には非ゼロであるが、これは、磁界に実質的に非依存であると仮定される第２の読み出し信号ＶＰにほぼ影響しない。基準信号ＶＯｒｅｆ（Ｔ）及びＶＰｒｅｆ（Ｔ）は、例えばＥＰＲＯＭメモリを用いて、何らかの不揮発性形式でオンチップに格納された較正データに基づいて、例えば電圧又は電流又はパルス幅であるアナログ信号として、明示的に生成されてもよい。
【０１４５】
複数の基準信号を、又はこれらの信号の組み合わせを明示的に生成する目的で、異なる温度依存性を有している可能性がある複数の信号源を組み合わせる回路が使用されてもよい。このとき、不揮発性情報は、基準信号を、又は複数の基準信号の組み合わせを生成するために、これらの信号源がどのように組み合わせられるかを定義するために使用されてもよい。オンチップの信号源は、それらの温度をホール素子の温度Ｔに実質的に等しくするために、ホール素子に十分に近づけられる。このアプローチにより、温度を明示的に測定せずに、基準信号ＶＯｒｅｆ（Ｔ）及びＶＰｒｅｆ（Ｔ）を生成することが可能になる。
【０１４６】
他の実施形態において、オンチップで格納された不揮発性の較正データは、テーブルに基づいた値からなってもよく、又は補間関数の格納された係数からなってもよい。動作中に、実際の温度Ｔａが測定されてもよい。この測定された実際の温度Ｔａに基づいて、基準信号を決定するためにテーブル及び／又は補間関数を使用することができる。これは、計算によって、例えば、図３に示す実施形態のようにコントローラ１０５を用いて、達成されてもよい。
【０１４７】
代替として、基準信号ＶＯｒｅｆ（Ｔ）は、通常の温度依存のオフセット補償に対応するとみなすこともできる。それは、当業者には既知であるかもしれない形態のうちの任意のもので実装可能である。項ｂ・（ＶＰ−ＶＰｒｅｆ（Ｔ））は、多くの場合において、パッケージに起因した応力のような、再現可能性がより低い影響を、より少ない程度だけ補償するものとみなすことができる。この余分な項に対する補償は、多くの場合、既知の温度依存のオフセット補償方法を適応させることで実装可能である。
【０１４８】
式（１４）のｂ係数は一定であってもよく、又は、それは温度に依存してもよい。第２項に対応する信号は、回路の利得として実装されたｂ係数により、アナログ的に生成されてもよい。もう１つの可能性は、例えば電圧として、アナログ信号１／ｂ（Ｔ）を明示的に生成し、これを、信号ＶＰ−ＶＰｒｅｆをディジタル領域に変換するアナログ・ディジタル変換器の基準電圧として使用することである。さらにもう１つの可能性は、ＡＤＣで固定の基準電圧を使用し、ディジタル領域において利得係数ｂを実装することである。
【０１４９】
第２の較正による最適化された予測．
式（１４）のオフセット予測子のｂ係数は、追加の較正測定によってさらに最適化されてもよい。これは、第２の製造時間較正手順を行うことで実施可能である。
【０１５０】
第２の製造時間較正の間に、センサシステムは、例えば異なる応力レベルσ＝σｓｅｃ（Ｔ）が生じるという事実で特徴付けられる、第２の状態に設定される。本明細書の末尾の表において例示を示す。センサシステムは、再び、多数ｍ＝１…Ｍの温度Ｔｍに設定される。これらの温度は、基準較正の間に使用された温度と同じであってもよく、又は異なっていてもよい。基準較正の間と同様の測定が行われ、補間曲線ＶＯｓｅｃ（Ｔ）及びＶＰｓｅｃ（Ｔ）の第２の集合をもたらす。
次式の信号が取得される。
【０１５１】
【数２６】
0006496314.tif 000027
（１５）
【数２７】
0006496314.tif 000028
（１６）
【０１５２】
ここで、おそらくは温度に依存する最適なスケール係数ｂを、次式のように導出することができる。
【０１５３】
【数２８】
0006496314.tif 000029
（１７）
【０１５４】
温度Ｔｎの共通集合が使用された場合、次式による値（Ｔｎ，ｂｎ）の集合を補間することにより、ｂ（Ｔ）を発見することができる。
【０１５５】
【数２９】
0006496314.tif 000030
【０１５６】
ここでは、ｂ（Ｔ）の定義を式（１２）、式（１３）、式（１５）、及び式（１６）と組み合わせて、次式が得られる。
【０１５７】
【数３０】
0006496314.tif 000031
（１８）
【０１５８】
ここで、σｓｅｃ（Ｔ）−σｒｅｆ（Ｔ）が過度に小さくはないことが仮定されている。σが応力を表す場合、これは、第２の較正の間の応力が基準較正の間の応力に対して十分に異なっているべきであることを意味する。式（１８）を用いると、式（１４）の線形予測子が、同じ応力レベルσ＝σｒｅｆが現われる場合の基準較正で測定されたオフセットを正確に再現するということを示すことはかなり簡単である。すなわち、このとき、次式が得られる。
【０１５９】
【数３１】
0006496314.tif 000032
【０１６０】
同時に、式（１４）の線形予測子は、同じ応力レベルσ＝σｓｅｃが現われる場合の第２の較正で測定されるオフセットを正確に再現する。
【０１６１】
２重の較正アプローチは全く一般的であり、多数の興味深い特殊なケースを含む。これらのうちのいくつかを次の表に要約する。
【０１６２】
［表１］
――――――――――――――――――――――――――――――――――――
アプローチ        基準                第２
１      ウェハレベル        パッケージ化済み
２      パッケージ化済み    ウェハレベル
３      ドライパッケージ    湿ったパッケージ
４      パッケージ化済み    パッケージに対する余分な力
――――――――――――――――――――――――――――――――――――
【０１６３】
当然ながら、例えば第２の較正がウェハレベルの測定を含み、例えば基準較正がパッケージ化されたデバイスの測定を含む場合、実際には、第２の較正は基準較正に先行してもよい。
【０１６４】
以上の説明及び図面において本発明を詳細に説明して図示したが、そのような説明及び図面は、実例又は例示であって、限定ではないものとみなされるべきである。先の説明は、本発明のある実施形態を詳述する。しかしながら、明細書中の説明がどれほど詳細であっても、本発明は多くの方法で実施されてもよいということは認識されるだろう。本発明は開示された実施形態に限定されるものではない。
【図１】
0006496314.tif 000044
【図２】
0006496314.tif 000045
【図３】
0006496314.tif 000046
【図４】
0006496314.tif 000047
【図５】
0006496314.tif 000048
【図６】
0006496314.tif 000049
【図７】
0006496314.tif 000050
【図８】
0006496314.tif 000051