(57)【特許請求の範囲】
【請求項１】
所定電流を流すｎ個（ｎは３以上の自然数）の電流源と、
前記ｎ個の電流源の電流経路をそれぞれ開閉するｎ個のスイッチと、
前記ｎ個のスイッチをそれぞれオン／オフするｎ個のタイミング信号を生成する信号生成部と、
を具備し、
前記ｎは３であり、
前記ｎ個のタイミング信号は、０度、４５度、９０度に位相がそれぞれずれた信号であり、
前記ｎ個の電流源の電流値の比は、１：２１／２：１であり、
前記ｎ個のタイミング信号は、デューティー比が互いに同一、且つ、位相が互いに異なる信号であり、
前記ｎ個の電流源に流れる電流に基づき電力増幅された信号を出力する電力増幅器であって、
前記ｎ個の電流源は、基準電流を流す基準電流源と、前記基準電流を転写するｎ個のカレントミラー回路と、を具備し、
前記ｎ個のスイッチは、ｎ個のＭＯＳトランジスタであり、
前記ｎ個のスイッチである前記ｎ個のＭＯＳトランジスタは、チャネル長Ｌが一定で、且つ、チャネル幅Ｗが、対応する前記ｎ個の電流源の電流値にそれぞれ比例したサイズであり、
前記ｎ個のＭＯＳトランジスタのうち、他よりサイズが小さな１つまたは複数のＭＯＳトランジスタとゲート端子がそれぞれ結合される１つまたは複数の負荷調整用ＭＯＳトランジスタを具備し、
前記１つまたは複数の負荷調整用ＭＯＳトランジスタは、ドレインおよびソースが前記ドレインおよび前記ソース間に電流を流さない接続とされ、
前記ｎ個のＭＯＳトランジスタのゲート端子の負荷が、前記負荷調整用ＭＯＳトランジスタのゲート負荷の加算により、ほぼ同一にされている、
電力増幅器。
【請求項２】
所定電流を流すｎ個（ｎは３以上の自然数）の電流源と、
前記ｎ個の電流源の電流経路をそれぞれ開閉するｎ個のスイッチと、
前記ｎ個のスイッチをそれぞれオン／オフするｎ個のタイミング信号を生成する信号生成部と、
を具備し、
前記ｎは３であり、
前記ｎ個のタイミング信号は、０度、４５度、９０度に位相がそれぞれずれた信号であり、
前記ｎ個の電流源の電流値の比は、１：２１／２：１であり、
前記ｎ個のタイミング信号は、デューティー比が互いに同一、且つ、位相が互いに異なる信号であり、
前記ｎ個の電流源に流れる電流に基づき電力増幅された信号を出力する電力増幅器であって、
前記ｎ個の電流源は、基準電流を流す基準電流源と、前記基準電流を転写するｎ個のカレントミラー回路と、を具備し、
所定電流を流す高調波抑制用電流源と、
前記高調波抑制用電流源の電流経路を開閉する高調波抑制用スイッチと、
前記高調波抑制用スイッチをオン／オフする高調波抑制用タイミング信号を生成する信号生成部と、を更に備え、
前記高調波抑制用タイミング信号は、前記タイミング信号より周波数が２倍であり、
前記高調波抑制用電流源の電流が出力に加算される、
電力増幅器。
【請求項３】
前記高調波抑制用タイミング信号の位相は、前記電力増幅された信号に含まれる高調波を抑制する位相に設定されている、
請求項２記載の電力増幅器。
【請求項４】
前記複数の高調波抑制用電流源および前記複数の高調波抑制用スイッチのうち動作させる個数を選択的に切り替え可能な個数切替手段と、
を具備する請求項２記載の電流増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器に関する。
【背景技術】
【０００２】
例えばアンテナから電波を放射するために大振幅の信号を出力する回路として電力増幅器がある。【０００３】
以前より、電力増幅器としては、図１０に示すように、Ｎチャネル形ＭＯＳトランジスタ８０１とインダクタ８０２と帯域フィルタ８０３とで構成され、入力信号にパルス波を用いた回路が広く利用されている。しかしながら、この構成では電力増幅器の出力はパルス波形に近く高調波成分を含む信号になる。【０００４】
また、これとは別に、図１１に示すように、Ｎチャネル形ＭＯＳトランジスタ９０２とＰチャネル形ＭＯＳトランジスタ９０１とで構成されるインバータを用いたパルス型電力増幅器がある。この構成でも、出力に高調波が発生する。【０００５】
従来、特に奇数次高調波を抑制するため、複数の増幅器の入力パルス波のデューティー比と位相とをそれぞれ独立に設定し、複数の増幅器の出力を合成する電力増幅器が提案されている（例えば、特許文献１参照）。【０００６】
図１２は、特許文献１に記載された電力増幅器の回路図であり、図１３は、図１２の電力増幅器の各部の信号波形を示すタイミングチャートである。図１２の電力増幅器は、Ｎチャネル形ＭＯＳトランジスタ１００１とＰチャネル形ＭＯＳトランジスタ１００２とで構成されるインバータの出力と、Ｎチャネル形ＭＯＳトランジスタ１００３とＰチャネル形ＭＯＳトランジスタ１００４とで構成されるインバータの出力から、出力信号を合成している。図１３に示すように、各部へのタイミング信号Ａ１０、Ｂ１０、Ｃ１０はデューティー比と位相とがそれぞれ独立に設定され、これにより出力波形を正弦波に近づけて奇数次高調波を抑制する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２００８／０３２７８２号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図１２の電力増幅器では、高調波抑制のためにデューティー比の異なる複数のタイミング信号Ａ１０、Ｂ１０、Ｃ１０を生成するタイミング生成回路が必要になる。タイミング生成回路は、特許文献１に記載されているように、ＡＮＤ回路またはＯＲ回路などの論理回路を組み合わせた回路となる。このため、タイミング生成回路では、信号の周波数が高くなるほど、素子や配線による遅延の影響が大きくなり、タイミング信号の立ち上がりおよび立ち下がりのタイミングが理想よりずれてしまう。したがって、図１２の電力増幅器は、タイミング信号のずれにより奇数次高調波の抑圧量が劣化するという課題を有していた。【０００９】
本発明の目的は、周波数が高くても容易に奇数次高調波を抑制することが出来る電力増幅器を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る電力増幅器は、所定電流を流すｎ個（ｎは３以上の自然数）の電流源と、前記ｎ個の電流源の電流経路をそれぞれ開閉するｎ個のスイッチと、前記ｎ個のスイッチをそれぞれオン／オフするｎ個のタイミング信号を出力するタイミング信号生成部と、を具備し、前記ｎ個のタイミング信号は、デューティー比が互いに同一、且つ、位相が互いに異なる信号であり、前記ｎ個の電流源に流れる電流に基づき電力増幅された信号を出力する構成を採る。
【発明の効果】
【００１１】
本発明によれば、ｎ個のタイミング信号のデューティー比が同一となるので、周波数が高くても容易に奇数次高調波を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１における電力増幅器の構成図
【図２】本発明の実施の形態１における電力増幅器の動作を示すタイミングチャート
【図３】本発明の実施の形態１における電力増幅器の概念図
【図４】本発明の実施の形態１の変形例の構成図
【図５】図４のＭＯＳトランジスタのサイズを説明する模式図
【図６】本発明の実施の形態２における電力増幅器の構成図
【図７】本発明の実施の形態２における電力増幅器の動作を示すタイミングチャート
【図８】本発明の実施の形態３における電力増幅器の構成図
【図９】本発明の実施の形態３における電力増幅器の動作を示すタイミングチャート
【図１０】従来の電力増幅器の構成図
【図１１】従来のインバータ型電力増幅器の第１例の構成図
【図１２】従来のインバータ型電力増幅器の第２例の構成図
【図１３】従来のインバータ型電力増幅器の第２例の動作を示すタイミングチャート
【図１４】本発明の実施の形態４における電力増幅器の構成図
【図１５】本発明の実施の形態４における微調整回路の構成図
【発明を実施するための形態】
【００１３】
以下、本発明の各実施の形態について図面を参照して詳細に説明する。
【００１４】
（実施の形態１）
図１は、本発明の実施の形態１における電力増幅器の構成図である。
【００１５】
図１に示すように、本実施の形態１の電力増幅器は、基準電流源１０８、カレントミラー回路を構成する複数のＮＭＯＳトランジスタ（N-channel Metal-Oxide-Semiconductor Field-Effect Transistor）１００〜１０３と、スイッチとしての複数のＮＭＯＳトランジスタ１０４〜１０７と、プルアップ用のコイル１０９と、帯域通過フィルタ１１０と、タイミング信号生成部１１４とを備えている。そして、電力増幅器は、出力端子がアンテナ１１１に接続されて、アンテナ１１１へ大振幅の電流出力を行う。
【００１６】
図１において、基準電流源１０８とＮＭＯＳトランジスタ１００、１０１、１０２、１０３とはカレントミラー回路を構成する。基準電流源１０８は、例えば定電流源である。ＮＭＯＳトランジスタ１０１、１０２、１０３は、ドレイン・ソース間に一定以上の電圧が印加されているときに、転写元のＮＭＯＳトランジスタ１００に流れる電流を所定のミラー比で転写して自らに流す。これらの３組のカレントミラー回路（（１００、１０１）、（１００、１０２）、（１００、１０３））が、３個の電流源に相当する。
【００１７】
ＮＭＯＳトランジスタ１０１、１０２、１０３は、各ドレイン端子がコイル１０９のプルアップ端子と帯域通過フィルタ１１０の入力端子とに接続されている。帯域通過フィルタ１１０の他端が電力増幅器の出力端子であり、この出力端子がアンテナ１１１に接続されている。
【００１８】
ＮＭＯＳトランジスタ１０５、１０６、１０７は、スイッチであり、タイミング信号生成部１１４から送られるタイミング信号Ａ、Ｂ、Ｃによりオン／オフする。ＮＭＯＳトランジスタ１０５、１０６、１０７は、転写電流を流すＮＭＯＳトランジスタ１０１、１０２、１０３のソース端子とグラウンドとの間にそれぞれ接続されて、これらの電流経路を開閉する。転写元の回路のＮＭＯＳトランジスタ１０４は、転写先と転写元との特性を同一にするためのダミーのスイッチであり、常時オンにされる。
【００１９】
ＮＭＯＳトランジスタ１０１、１０２、１０３は、自らに流れる電流の比が１：２１/２：１になるように、ＮＭＯＳトランジスタ１０１、１０２、１０３のＷ／Ｌ比を１：２１/２：１に形成される。ここで、Ｗはトランジスタのゲート幅、Ｌはゲート長を表す。
【００２０】
タイミング信号生成部１１４は、スイッチであるＮＭＯＳトランジスタ１０５、１０６、１０７をオン／オフするタイミング信号Ａ、Ｂ、Ｃを生成する。タイミング信号生成部１１４は、入力信号に応じてタイミング信号Ａ、Ｂ、Ｃの周波数を変調することで、電力増幅器の出力電流の周波数が変調する。
【００２１】
コイル１０９は、直流的に十分に抵抗が小さく、高周波的に十分に抵抗が大きいものである。電力増幅器の動作中、コイル１０９は、電源ラインＶＤＤから回路に直流電流を供給する。ＮＭＯＳトランジスタ１０１、１０２、１０３に流れる合算された出力電流ＩＴは、直流成分のみコイル１０９を流れ、高周波成分は帯域通過フィルタ１１０を介してアンテナ１１１に出力される。
【００２２】
図２は、実施の形態１の電力増幅器の動作を示すタイミングチャートである。
【００２３】
図２のように、タイミング信号Ａ、タイミング信号Ｂ、タイミング信号Ｃは、すべてデューティー比が５０％であり、位相のみが４５度ずつずれた信号である。例えば、タイミング信号Ａは位相０度、タイミング信号Ｂは位相−４５度、タイミング信号Ｃは位相−９０度で立ち上がる信号である。タイミング信号Ａ、タイミング信号Ｂ、タイミング信号Ｃは、ハイレベルの電圧値も等しい。
【００２４】
ＮＭＯＳトランジスタ１０１、１０２、１０３のドレイン端子にそれぞれ流れる出力電流ＩＡ、ＩＢ、ＩＣは、タイミング信号Ａ、Ｂ、Ｃがハイレベル期間に、所定の電流値となる波形になる。前述のように、ＮＭＯＳトランジスタ１０１、１０２、１０３のＷ／Ｌ比を１：２１/２：１に設定しているので、出力電流ＩＡ、ＩＢ、ＩＣの大きさは１：２１/２：１になる。
【００２５】
出力電流ＩＴは、出力電流ＩＡ、ＩＢ、ＩＣを合算した電流であり、高周波成分が帯域通過フィルタ１１０を介してアンテナ１１１に出力される。出力電流ＩＡ、ＩＢ、ＩＣの３次および５次高調波の関係は、タイミング信号Ａ、タイミング信号Ｂ、タイミング信号Ｃの位相を４５度ずらしているため、出力電流ＩＡと出力電流ＩＣを足した電流と、出力電流ＩＢの関係が逆相になる。また、出力電流ＩＢの振幅は出力電流ＩＡの２１/２倍なので、出力電流ＩＡと出力電流ＩＣを足した電流の振幅に等しくなる。よって、出力電流ＩＡ、ＩＢ、ＩＣの３次および５次高調波は互いに打ち消される。出力電流ＩＴの波形をスペクトルで見ると、３次と５次の高調波成分が抑圧されていることが分かる。
【００２６】
以上のように、本実施の形態１の電力増幅器によれば、同一のデューティー比で位相をずらした複数のタイミング信号Ａ、Ｂ、Ｃを使い、奇数次高調波が抑制された出力電流ＩＴを得ることができる。よって、デューティー変換回路が必要でないため、回路規模が小さくなり、位相誤差も小さくなるので、高い周波数でも容易に奇数次高調波を抑制することが出来る。
【００２７】
また、本実施の形態１の電力増幅器は、オープンドレインの構成となるので、出力信号の電圧振幅を大きく設定することで大電力を出力することができる。
【００２８】
なお、図１で具体的に示した構成は様々な変更が可能である。
【００２９】
図３は、本発明の実施の形態１における電力増幅器の概念図を示す。
【００３０】
例えば、図１の電力増幅器では、３個の電流源として、３組のカレントミラー回路（（１００、１０１）、（１００、１０２）、（１００、１０３））を用いているが、図３に示すように、同様の機能を有する様々な電流源３０１、３０２、３０３を用いてもよい。また、図１の電力増幅器では、３個のスイッチとして、３個のＮＭＯＳトランジスタ１０５、１０６、１０７を用いているが、例えばバイポーラトランジスタなど同様の機能を有する様々な素子３０４、３０５、３０６を用いてもよい。
【００３１】
図４は、実施の形態１の変形例の電流増幅器の構成図である。
【００３２】
さらに、図１の電力増幅器では、基準電流源１０８の電流量が固定であると説明したが、図４に示すように、電流値制御信号により基準電流源１０８の電流量を調整できるようにしてもよい。この構成により、出力電流Ｔの振幅を変化させることが可能となる。振幅の変化は、信号レベルの切り替え、または、送信信号の振幅変調に使用することができる。
【００３３】
図５は、図４のＮＭＯＳトランジスタのサイズを説明する模式図である。
【００３４】
また、図１の電力増幅器において、スイッチであるＮＭＯＳトランジスタ１０４、１０５、１０６、１０７は、それぞれに流れる電流の電流密度を同じにするため、電流値の比に合わせてチャネルのサイズを設計するとよい。例えば、図５に示すように、電流値の比１：２１／２：１に合わせて、ＮＭＯＳトランジスタ１０５、１０６、１０７のゲート幅Ｗ１、Ｗ２、Ｗ３を１：２１／２：１（ゲート長は一定）にするとよい。
【００３５】
ただし、この構成を採用した場合、スイッチであるＮＭＯＳトランジスタ１０５、１０６、１０７のゲート負荷（寄生容量）が一定とならない。このため、同一条件でタイミング信号Ａ、Ｂ、Ｃを生成した場合、タイミング信号Ａ、Ｂ、Ｃの立上りおよび立下りの波形に変化が生じて、ＮＭＯＳトランジスタ１０５、１０６、１０７のオン／オフのタイミングに誤差が生じる恐れがある。
【００３６】
そこで、このタイミング誤差を防ぐために、図５の構成を採用するとよい。図５の構成は、サイズの小さなＮＭＯＳトランジスタ１０５、１０７に対応させて、サイズの差を埋める大きさの負荷調整用ＭＯＳトランジスタ１１２、１１３を有する構成である。そして、ＮＭＯＳトランジスタ１０５、１０７と負荷調整用ＭＯＳトランジスタ１１２、１１３とのゲート端子がそれぞれ接続されている。さらに、負荷調整用ＭＯＳトランジスタ１１２、１１３のソース端子およびドレイン端子は同電位点（例えばグラウンド）に接続され、負荷調整用ＭＯＳトランジスタ１１２、１１３には電流が流れないようにしている。
【００３７】
負荷調整用ＭＯＳトランジスタ１１２、１１３のゲート幅Ｗ４、Ｗ５は、例えばゲート長をＮＭＯＳトランジスタ１０５、１０６、１０７と同一として、Ｗ１＋Ｗ４≒Ｗ２≒Ｗ３＋Ｗ５のように設定すればよい。
【００３８】
このような構成により、タイミング信号生成部１１４から見た、ＮＭＯＳトランジスタ１０５、１０６、１０７の３つのゲート線の負荷（容量）が、ほぼ等しくなる。そして、同一条件で生成したタイミング信号Ａ，Ｂ，Ｃにより、タイミング誤差なくＮＭＯＳトランジスタ１０５、１０６、１０７をオン／オフすることが可能となる。
【００３９】
（実施の形態２）
図６は、本発明の実施の形態２の電力増幅器の構成図である。図６において、図１と同様の構成要素については同じ符号を用い、説明を省略する。
【００４０】
実施の形態２の電力増幅器は、図６に示すように、図１と同様の構成に加えて、図１の回路の一部である非反転部（第１グループに相当）１２０と同様の構成であり逆位相で動作する反転部（第２グループに相当）４３０と、コンデンサ４１０、４１９、および、バラン４２０とを有する。
【００４１】
反転部４３０は、カレントミラー回路を構成する３つのＮＭＯＳトランジスタ４０１、４０２、４０３と、スイッチである３つのＮＭＯＳトランジスタ４０５、４０６、４０７と、プルアップ用のコイル４１８とから構成される。これらは逆位相で動作する点を除いて、非反転部１２０と同様の構成である。
【００４２】
転写元の基準電流を流す基準電流源１０８およびＮＭＯＳトランジスタ１００は、反転部４３０と非反転部１２０とで共通にされている。すなわち、反転部４３０で電流源となるＮＭＯＳトランジスタ４０１、４０２、４０３のゲート端子は、基準電流を流すＮＭＯＳトランジスタ１００のゲート端子に接続されている。
【００４３】
コンデンサ４１０、４１９は、非反転部１２０と反転部４３０との両方の出力端子を、高周波的に接続する。コンデンサ４１０、４１９を結ぶ信号線に、非反転部１２０の出力電流Ｔ４ａと、反転部４３０の出力電流Ｔ４ｂとの差動電流の高周波成分が流れる。非反転部１２０と反転部４３０との両方の出力端子にコンデンサ４１０、４１９をそれぞれ接続しているのは、非反転部１２０と反転部４３０との構成を対称的にするためである。
【００４４】
バラン（平衡-不平衡変換器）４２０は、非反転部１２０と反転部４３０の差動電流を流す信号線と、帯域通過フィルタ１１０の入力信号線とを高周波的に結合して、非反転部１２０および反転部４３０の出力信号を帯域通過フィルタ１１０へ送る。
【００４５】
タイミング信号生成部１１４は、非反転部１２０のＮＭＯＳトランジスタ１０５、１０６、１０７をオン／オフするタイミング信号Ａ、Ｂ、Ｃと、反転部４３０のＮＭＯＳトランジスタ４０５、４０６、４０７をオン／オフするタイミング信号Ｄ、Ｅ、Ｆとを生成する。
【００４６】
図６の回路の具体的な接続および構成は、次のごとくである。
【００４７】
ＮＭＯＳトランジスタ４０１、４０２、４０３のドレイン端子は、電源ラインＶＤＤに一方の端子が接続されたプルアップ用のコイル４１８の他方の端子と、コンデンサ４１９の一方の端子とに接続される。コンデンサ４１９の他方の端子はバラン４２０の平衡側の一方の端子に接続される。バラン４２０の平衡側の他方の端子には、ＮＭＯＳトランジスタ１０１、１０２、１０３のドレイン端子に一方の端子が接続されたコンデンサ４１０の他方の端子が接続される。
【００４８】
また、バラン４２０の不平衡側の端子には帯域通過フィルタ１１０の入力端子が接続され、帯域通過フィルタ１１０の出力端子にはアンテナ１１１が接続される。
【００４９】
さらに、ＮＭＯＳトランジスタ１０１、１０２、１０３、４０１、４０２、４０３は、自らを流れる電流比が、１：２１/２：１：１：２１/２：１になるように、Ｗ／Ｌ比が１：２１/２：１：１：２１/２：１に形成される。ここで、Ｗはトランジスタのゲート幅、Ｌはゲート長を表す。
【００５０】
図７は、実施の形態２の電力増幅器の動作を示すタイミングチャートである。
【００５１】
タイミング信号Ａ、タイミング信号Ｂ、タイミング信号Ｃ、タイミング信号Ｄ、タイミング信号Ｅ、タイミング信号Ｆは、すべてデューティー比が５０％であり、且つ、位相関係は次のようになる。
【００５２】
タイミング信号Ａの位相＝タイミング信号Ｂの位相＋４５度＝タイミング信号Ｃの位相＋９０度
タイミング信号Ｄの位相＝タイミング信号Ｅの位相＋４５度＝タイミング信号Ｆの位相＋９０度
タイミング信号Ａの位相＝タイミング信号Ｄの位相＋１８０度
タイミング信号Ｂの位相＝タイミング信号Ｅの位相＋１８０度
タイミング信号Ｃの位相＝タイミング信号Ｆの位相＋１８０度
【００５３】
タイミング信号Ａ、タイミング信号Ｂ、タイミング信号Ｃ、タイミング信号Ｄ、タイミング信号Ｅ、タイミング信号Ｆ、はＮＭＯＳトランジスタ１０５、１０６、１０７、４０５、４０６、４０７をオン／オフするための信号であり、順に位相が４５度ずつずれている。例えば、タイミング信号Ａは０度、タイミング信号Ｂは−４５度、タイミング信号Ｃは−９０度、タイミング信号Ｄは−１８０度、タイミング信号Ｅは−２２５度、タイミング信号Ｆは−２７０度と位相がずれている。
【００５４】
ＮＭＯＳトランジスタ１０１、１０２、１０３、４０１、４０２、４０３のドレイン端子に流れる電流は、図７に示すように、出力電流ＩＡ、出力電流ＩＢ、出力電流ＩＣ、出力電流ＩＤ、出力電流ＩＥ、出力電流ＩＦのような波形になる。前述のようにＮＭＯＳトランジスタのＷ／Ｌ比を１：２１/２：１：１：２１/２：１に設定しているので、電流も１：２１/２：１：１：２１/２：１になる。
【００５５】
出力電流Ｔ４ａはＮＭＯＳトランジスタ１０１、１０２、１０３の電流を足し合わせたものであり、出力電流Ｔ４ｂはＮＭＯＳトランジスタ４０１、４０２、４０３の電流を足し合わせたものである。
【００５６】
出力電流Ｔ４ｃはバラン４２０で平衡から不平衡の信号に変換された後の波形である。出力電流Ｔ４ｃの波形をスペクトルで見ると、実施の形態１と同様に３次と５次の高調波成分が抑圧されており、さらに差動化によって偶数次の高調波成分が抑圧されている。
【００５７】
以上のように、実施の形態２の電力増幅器によれば、奇数次の高調波成分に加えて、差動化によって、偶数次の高調波成分も抑圧することができる。さらに、互いに逆位相で動作する非反転部１２０と反転部４３０とを同一構成としているので、これらの間の素子の相対ばらつきが小さくなり、これにより、偶数次の高調波成分を良好に抑圧することができる。
【００５８】
また、実施の形態２の電力増幅器によれば、差動化により、ＮＭＯＳトランジスタとＰＭＯＳ（Ｐチャネル形ＭＯＳ）トランジスタを使うインバータ型の電力増幅器と比べて、大電力の出力が可能である。
【００５９】
なお、実施の形態２の電力増幅器においても、図４および図５に示した変形例を同様に適用することが可能であり、この適用により同様の効果が得られる。
【００６０】
（実施の形態３）
図８は、本発明の実施の形態３の電力増幅器の構成図である。図８において、図１と同様の構成要素については同じ符号を用い、説明を省略する。
【００６１】
実施の形態３の電力増幅器は、図１と同様の構成に加えて、二次の高調波成分を抑制するための高調波抑制回路６１０を付加したものである。
【００６２】
高調波抑制回路６１０は、複数組のＮＭＯＳトランジスタ６１２、６１３、６１４、６１５、および、スイッチ群６２１から構成される。ＮＭＯＳトランジスタ６１２、６１３、６１４、６１５、および、スイッチ群６２１のスイッチ６１６、６１７は、図８では２組のみ描いているが、４組、８組、１６組、３２組など、多数組設けられてもよい。また、１組のみとしてもよい。
【００６３】
ＮＭＯＳトランジスタ（高調波抑制用電流源に相当）６１２、６１３は、基準電流が流れるＮＭＯＳトランジスタ１００と互いのゲート端子が接続されて、カレントミラー回路を構成する。ＮＭＯＳトランジスタ６１４、６１５は、高調波抑制用に補正的な電流を流すものであり、この電流値はＮＭＯＳトランジスタ１０１、１０２、１０３に流れる電流と比較して小さい。
【００６４】
ＮＭＯＳトランジスタ（高調波抑制用スイッチに相当）６１４、６１５は、電流源となるＮＭＯＳトランジスタ６１２、６１３それぞれのソース端子とグラウンドとの間に接続され、この電流経路を開閉するスイッチとして機能する。
【００６５】
スイッチ群（個数切替手段に相当）６２１は、複数組のＮＭＯＳトランジスタ６１２、６１３、６１４、６１５の作動と非作動とを個別的に切り替える複数のスイッチ６１６、６１７を備えている。具体的には、スイッチ６１６、６１７は、ＮＭＯＳトランジスタ６１４、６１５のゲート端子にタイミング信号Ｋを送る信号線をそれぞれ開閉する。複数のスイッチ６１６、６１７は、スイッチ切替制御信号により切り替えられる。なお、スイッチ６１６、６１７が開いているときは、ＮＭＯＳトランジスタ６１４、６１５のゲート端子をグランドに接続し、ゲート端子の電圧が不定にならないようにする。
【００６６】
タイミング信号生成部１１４は、タイミング信号Ａ〜Ｃに加えて、タイミング信号Ｋを生成する。タイミング信号生成部１１４は、タイミング信号Ｋを高調波抑制回路６１０に出力する。タイミング信号Ｋは、高調波抑制用タイミング信号に相当する。
【００６７】
高調波抑制回路６１０の具体的な接続および構成は、次のごとくである。
【００６８】
ＮＭＯＳトランジスタ６１２、６１３のドレイン端子は、帯域通過フィルタ１１０の入力端子に接続される。ＮＭＯＳトランジスタ６１２、６１３に流れる出力電流ＩＧ、ＩＨは、ＮＭＯＳトランジスタ１０１、１０２、１０３の合算された出力電流（ＩＡ＋ＩＢ＋ＩＣ）に加算されて、電力増幅器の出力電流Ｔ６を補正する。
【００６９】
高調波抑制回路６１０の複数のＮＭＯＳトランジスタ６１２、６１３に流れる電流は、例えば、順に２のべき乗で大きくなるように設定される。例えば４個の場合、１：２：４：８で大きくなるように設定される。このような設定とすることで、複数のＮＭＯＳトランジスタ６１２、６１３の作動／非作動を個別に切り替えることで、高調波抑制回路６１０から出力電流Ｔ６に加えられる電流値を一定間隔で多段に切り替えることができる。
【００７０】
複数のＮＭＯＳトランジスタ６１２、６１３のＷ／Ｌ比は、順に２のべき乗で大きくなる比に設定される。ＮＭＯＳトランジスタ６１２、６１３のＷ／Ｌ比は、電力増幅器の出力電流の大部分を出力するＮＭＯＳトランジスタ１０１、１０２、１０３のＷ／Ｌ比と独立して設定される。すなわち、図９の電流振幅Ｙ、Ｓは独立して設定される。なお、電流振幅Ｓは、電流振幅Ｙに対して十分に小さい。
【００７１】
ＮＭＯＳトランジスタ６１２、６１３をオン／オフするタイミング信号Ｇ、Ｈは、スイッチ６１６、６１７の切り替えによって、出力／停止が選択される。この切替により、高調波抑制回路６１０により補正される電流量を変化させて、各時点または個々の装置ごとにばらつく二次高調波の含有量に応じて、高調波を除去する電流量を選択することができる。例えば、複数のＮＭＯＳトランジスタ６１２、６１３が４個ある場合、４ビットのスイッチ切替制御信号により、高調波抑制回路６１０の補正電流を２４段階で切り替えることができる。
【００７２】
タイミング信号Ｇ、Ｈは、タイミング信号生成部１１４で生成されたタイミング信号Ｋがスイッチ６１６、６１７を通過してＮＭＯＳトランジスタ６１４、６１５のゲート端子に送られる信号である。よって、これらのタイミング信号Ｇ、Ｈはそれぞれ同相の信号となる。
【００７３】
図９は、実施の形態３における電力増幅器の動作を示すタイミングチャートである。
【００７４】
タイミング信号Ａ、タイミング信号Ｂ、タイミング信号Ｃ、タイミング信号Ｇ、および、タイミング信号Ｈは、ＮＭＯＳトランジスタ１０５、１０６、１０７、６１４、６１５をオン／オフするための信号であり、振幅は同じであるが、位相と周波数が違う。
【００７５】
タイミング信号Ａ、タイミング信号Ｂ、および、タイミング信号Ｃは、周波数が同一で、順に位相が４５度ずつずれた信号である。
【００７６】
タイミング信号Ｇ、Ｈは、互いに同位相でデューティー比が５０％の信号である。タイミング信号Ｇおよびタイミング信号Ｈの位相は、出力電流ＩＧと出力電流ＩＨが出力電流ＩＡと出力電流ＩＢと出力電流ＩＣを足し合わせた信号の２倍の高調波の逆の位相になるように設定される。
【００７７】
例えば、タイミング信号Ａの立上り位相は０度、タイミング信号Ｂの立上り位相は−４５度、タイミング信号Ｃの立上り位相は−９０度、タイミング信号Ｇの立上り位相は０度、タイミング信号Ｈの立上り位相は０度である。
【００７８】
タイミング信号Ｇとタイミング信号Ｈとの周波数は、タイミング信号Ａ、タイミング信号Ｂおよびタイミング信号Ｃの周波数の２倍である。
【００７９】
ＮＭＯＳトランジスタ１０１、１０２、１０３、６１２、６１３のドレイン端子に流れる出力電流ＩＡ、出力電流ＩＢ、出力電流ＩＣ、出力電流ＩＧ、出力電流ＩＨは、図９のような波形になる。ＮＭＯＳトランジスタ１０１、１０２、１０３、６１２、６１３のＷ／Ｌ比は、Ｙ：（２１/２×Ｙ）：Ｙ：Ｓ：（２×Ｓ）に設定しているので、電流もＹ：（２１/２×Ｙ）：Ｙ：Ｓ：（２×Ｓ）になる。ここで、Ｙ値とＳ値とは独立して設定される。
【００８０】
出力電流Ｔ６は、ＮＭＯＳトランジスタ１０１、１０２、１０３、６１２、６１３の電流を足し合わせた波形である。出力電流Ｔ６の波形をスペクトルで見ると、実施の形態１と同様に３次と５次の高調波成分が抑圧されており、さらに２倍の高調波の逆の位相の信号を足し合わせることによって２次の高調波成分が抑圧されていることが分かる。
【００８１】
以上のように、実施の形態３の電力増幅器によれば、異なるデューティー比のタイミング信号を用いることなく、奇数次の高調波成分に加えて、２次の高調波成分も抑圧することができる。また、実施の形態３の電力増幅器によれば、オープンドレインの構成により、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを使うインバータ型の電力増幅器と比べて、大電力の出力が可能である。
【００８２】
（実施の形態４）
図１４は、本発明の実施の形態４の電力増幅器の構成図である。図１４において、図１と同様の構成要素については同じ符号を用い、説明を省略する。
【００８３】
実施の形態４の電力増幅器は、図１４に示すように、図１と同様の構成に加えて、素子ばらつきによる高調波成分の抑圧量の劣化を改善するために微調整回路１４０７、１４０８、１４０９を付加したものである。
【００８４】
微調整回路１４０７、１４０８、１４０９は、ＮＭＯＳトランジスタ１４０１、１４０２、１４０３および、スイッチ１４０４、１４０５、１４０６から構成される。スイッチ１４０４、１４０５、１４０６がオンしているときは、基準電流が流れるＮＭＯＳトランジスタ１００と互いのゲート端子が接続されて、カレントミラー回路を構成する。スイッチ１４０４、１４０５、１４０６がオフしているときは、ＮＭＯＳトランジスタ１４０１、１４０２、１４０３のゲート端子をグランドに接続し、ゲート端子の電圧が不定にならないようにする。また、スイッチ１４０４、１４０５、１４０６をオン／オフすることにより、出力電流ＩＡ１４、ＩＢ１４、ＩＣ１４に流れる電流を調整することが出来る。個々のスイッチは、スイッチ切替制御信号Ｓ１４によりそれぞれ独立に切り替えられる。
【００８５】
調整幅を大きくかつ調整精度を高くする場合は、微調整回路のトランジスタを複数備えてスイッチで切り替えられるようにしておけばよい。例えば、図１４の微調整回路１４０７のトランジスタとスイッチを複数にした場合を図１５に示す。微調整回路１４０７ａはＮＭＯＳトランジスタ１４０１に並列にトランジスタ１４０１ａを接続し、それぞれのゲートにスイッチ１４０４、１４０４ａを接続する構成にする。ＮＭＯＳトランジスタ１４０１、１４０１ａのＷ／Ｌ比は、順に２のべき乗で大きくなる比に設定し、それぞれのスイッチを独立してオン／オフできるようにする。
【００８６】
この切り替えにより、微調整回路１４０７ａにより補正される電流量を変化させて、各時点または個々の装置ごとにばらつく高調波の含有量に応じて、高調波を除去する電流量を選択することができる。例えば、複数のＮＭＯＳトランジスタ１４０１、１４０１ａが４個ある場合、４ビットのスイッチ切替制御信号Ｓ１５により、微調整回路１４０７ａの補正電流を２４段階で切り替えることができる。
【００８７】
なお、図１４の微調整回路１４０７を例に説明したが、調整幅を大きくかつ調整精度を高くする場合は、微調整回路１４０８、１４０９も同様に微調整回路のトランジスタを複数備えてスイッチで切り替えられるようにする。
【００８８】
以上のように、実施の形態４の電力増幅器によれば、定電流源の電流振幅を微調整することができるようになり、素子ばらつきによる電流振幅の誤差および、定電流源をオン／オフする制御信号の位相誤差で高調波成分の抑圧量が劣化するのを改善できる。
【００８９】
以上、本発明の各実施の形態について説明した。
【００９０】
上記実施の形態の説明に用いた各ブロックは、典型的には集積回路であるＩＣとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。ここでは、ＩＣとしたが、集積度の違いにより、ＬＳＩ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
【００９１】
また、集積回路化の手法はＩＣに限るものではなく、専用回路で実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Field Programmable Gate Array）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【００９２】
さらには、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて回路の集積化を行ってもよい。バイオ技術の適用等が可能性としてありえる。
【００９３】
２０１２年１２月２５日出願の特願２０１２−２８０９７４の日本出願に含まれる明細書、図面及び要約書の開示内容は、すべて本願に援用される。
【産業上の利用可能性】
【００９４】
本発明は、例えばアンテナを駆動する電力増幅器に有用である。
【符号の説明】
【００９５】
１００、１０１、１０２、１０３、４０１、４０２、４０３  ＮＭＯＳトランジスタ（電流源、カレントミラー回路）
１０５、１０６、１０７、４０５、４０６、４０７  ＮＭＯＳトランジスタ（スイッチ）
１０８  基準電流源
１０９  コイル
１１０  帯域通過フィルタ
１１１  アンテナ
１１２、１１３  負荷調整用ＭＯＳトランジスタ
１１４  タイミング信号生成部
１２０  非反転部（第１グループ）
３０１、３０２、３０３  電流源
３０４、３０５、３０６  スイッチ
４２０  バラン
４３０  反転部（第２グループ）
６１２、６１３  ＮＭＯＳトランジスタ（高調波抑制用電流源）
６１４、６１５  ＮＭＯＳトランジスタ（高調波抑制用スイッチ）
１４０１、１４０２、１４０３  ＮＭＯＳトランジスタ
１４０４、１４０５、１４０６  スイッチ
１４０７、１４０８、１４０９  微調整回路
Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ  タイミング信号
Ｇ、Ｈ、Ｋ  タイミング信号（高調波抑制用タイミング信号）
【図１】
0006496550.tif 000002
【図２】
0006496550.tif 000003
【図３】
0006496550.tif 000004
【図４】
0006496550.tif 000005
【図５】
0006496550.tif 000006
【図６】
0006496550.tif 000007
【図７】
0006496550.tif 000008
【図８】
0006496550.tif 000009
【図９】
0006496550.tif 000010
【図１０】
0006496550.tif 000011
【図１１】
0006496550.tif 000012
【図１２】
0006496550.tif 000013
【図１３】
0006496550.tif 000014
【図１４】
0006496550.tif 000015
【図１５】
0006496550.tif 000016