(57)【特許請求の範囲】
【請求項１】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記内部電極層の前記第１軸方向の端部は、前記誘電体層の前記第１軸方向の端部から前記第１軸の方向に沿って内側に、所定の引込み距離で引き込んでおり、
前記内部電極層の主成分はＮｉであり、
前記内部電極層の前記第１軸方向の端部と前記絶縁層の間に反応部が存在し、
前記反応部には、ＴｉとＺｎが含まれ、
前記反応部のＴｉの含有量は０．１重量％以上２０重量％未満であり、
前記反応部のＺｎの含有量は０．１重量％以上１０重量％未満であることを特徴とする積層電子部品。
【請求項２】
前記反応部には、さらにＭｇおよびＡｌから選ばれるいずれか１種以上を含む請求項１に記載の積層電子部品。
【請求項３】
前記絶縁層は、ＴｉおよびＺｎを含み、さらに、ＭｇおよびＡｌから選ばれるいずれか１種以上を含む請求項１または２に記載の積層電子部品。
【請求項４】
前記反応部の前記第１軸に沿う幅の素子本体における平均をＷ２ａとし、
前記素子本体の前記第１軸に沿う幅をＷ０とした場合に、
Ｗ０に対するＷ２ａの割合が、０．３３％〜３．３３％である請求項１〜３のいずれかに記載の積層電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層電子部品に関する。
【背景技術】
【０００２】
近年、携帯電話などのデジタル電子機器に使用される電子回路の高密度化に伴う電子部品の小型化に対する要求は高く、当該回路を構成する積層電子部品の小型化、大容量化が急速に進んでいる。
【０００３】
特許文献１では、電極材料の使用効率を高めたり、静電容量の増大や精度などを高めたりするために、サイドギャップをなくした構造の積層セラミックコンデンサが提案されている。しかし、内部電極がセラミック焼結体の側面に露出することになるため、耐電圧が低いという問題があった。
【０００４】
また、特許文献２に示すように、絶縁耐圧を高めるためにサイドギャップを設けた積層セラミック電子部品も知られている。しかしながら、特許文献２のように、単に素子本体の側面に合成樹脂を形成したり、ガラスを焼き付けただけでは、素子本体の側面と合成樹脂もしくはガラスで構成されるサイドギャップとの接着性が不十分となる。このため、内部電極層の端部が十分にサイドギャップで被覆されず、異なる層の内部電極層の端部同士が近接し、漏れ電流が発生し易くなり、抵抗値のバラつきが大きくなることが本発明者等により見出された。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特公平２−３０５７０号公報
【特許文献２】特開平１１−３４００８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の実状に鑑みてなされたものであり、抵抗値のバラつきが小さい積層電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の積層電子部品は、以下の通りである。
【０００８】
［１］第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の端面（側面）にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記内部電極層の前記第１軸方向の端部は、前記誘電体層の前記第１軸方向の端部から前記第１軸の方向に沿って内側に、所定の引込み距離で引き込んでおり、
前記内部電極層の主成分はＮｉであり、
前記内部電極層の前記第１軸方向の端部と前記絶縁層の間に反応部が存在し、
前記反応部には、ＴｉとＺｎが含まれ、
前記反応部のＴｉの含有量は０．１重量％以上２０重量％未満であり、
前記反応部のＺｎの含有量は０．１重量％以上１０重量％未満であることを特徴とする積層電子部品。
【０００９】
本発明によれば、内部電極層と絶縁層の間にＴｉおよびＺｎを所定量含む反応部が存在することで、抵抗値のバラつきを小さくすることができる。ここで、「抵抗値のバラつきが小さい」とは、「積層電子部品毎の抵抗値の差異が小さい」、すなわち、「抵抗に関して積層電子部品の個体差が小さい」ということである。
【００１０】
上記［１］の具体的態様として、下記の態様が例示される。
【００１１】
［２］前記反応部には、さらにＭｇおよびＡｌから選ばれるいずれか１種以上を含む前記［１］に記載の積層電子部品。
【００１２】
［３］前記絶縁層は、ＴｉおよびＺｎを含み、さらに、ＭｇおよびＡｌから選ばれるいずれか１種以上を含む前記［１］または［２］に記載の積層電子部品。
【００１３】
［４］前記反応部の前記第１軸に沿う幅の素子本体における平均をＷ２ａとし、
前記素子本体の前記第１軸に沿う幅をＷ０とした場合に、
Ｗ０に対するＷ２ａの割合が、０．３３％〜３．３３％である前記［１］〜［３］のいずれかに記載の積層電子部品。
【００１４】
［７］第１軸の方向に連続し、第１軸および第２軸を含む平面に実質的に平行な内部電極パターン層が形成されたグリーンシートを第３軸の方向に積層してグリーン積層体を得る工程と、
前記グリーン積層体を第２軸および第３軸を含む平面に平行な切断面が得られるように切断してグリーンチップを得る工程と、
前記グリーンチップを焼成して、内部電極層と誘電体層とが交互に積層した素子本体を得る工程と、
前記素子本体の第１軸方向の端面に絶縁層用ペーストを塗布して、焼き付けることにより、絶縁層が形成されたセラミック焼結体を得る工程と、
前記セラミック焼結体の第２軸方向の端面に外部電極用ペーストを焼き付けることにより、外部電極が形成された積層電子部品を得る工程と、を有し、
前記内部電極層の前記第１軸方向の端部は、前記誘電体層の前記第１軸方向の端部から第１軸の方向に沿って内側に、所定の引込み距離で引き込んでおり、
前記内部電極層の主成分はＮｉであり、
前記内部電極層の前記第１軸方向の端部と前記絶縁層の間に反応部が存在し、
前記反応部には、ＴｉとＺｎが含まれ、
前記反応部のＴｉの含有量は０．１重量％以上２０重量％未満であり、
前記反応部のＺｎの含有量は０．１重量％以上１０重量％未満である積層電子部品の製造方法。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施形態に係る積層セラミックコンデンサの概略断面図である。
【図２】図２は、図１に示すII‐II線に沿う断面図である。
【図３】図３は、図２の要部拡大図である。
【図４】図４は、図１に示す積層セラミックコンデンサの製造過程におけるグリーンシートの積層工程を示す概略断面図である。
【図５Ａ】図５Ａ（ａ）は、図４に示すＶ‐Ｖ線に沿うｎ層目の内部電極パターン層の一部を示す平面図であり、図５Ａ（ｂ）は、ｎ＋１層目の内部電極パターン層の一部を示す平面図である。
【図５Ｂ】図５Ｂは、図４に示すＶ‐Ｖ線に沿う内部電極パターン層の一部を示す平面図である。
【図６Ａ】図６Ａは図４に示すグリーンシートを積層後の積層体のＸ‐Ｚ軸平面に平行な概略断面図である。
【図６Ｂ】図６Ｂは図４に示すグリーンシートを積層後の積層体のＹ‐Ｚ軸平面に平行な概略断面図である。
【発明を実施するための形態】
【００１６】
本実施形態に基づき、図面を参照しつつ詳細に説明するが、本発明は以下に説明する実施形態のみに限定されない。
【００１７】
また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。
【００１８】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００１９】
積層セラミックコンデンサの全体構成
本実施形態に係る積層電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。
【００２０】
図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、セラミック焼結体４と、第１外部電極６と、第２外部電極８とを有する。また、図２に示すように、セラミック焼結体４は、素子本体３と絶縁層１６とを有する。
【００２１】
素子本体３は、Ｘ軸およびＹ軸を含む平面に実質的に平行な内側誘電体層１０と内部電極層１２とを有し、内側誘電体層１０の間に内部電極層１２がＺ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層１２と内側誘電体層１０は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。
【００２２】
内側誘電体層１０と、内部電極層１２とが交互に積層される部分が内装領域１３である。
【００２３】
また、素子本体３は、その積層方向Ｚ（Ｚ軸）の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い外側誘電体層を複数積層して形成してある。
【００２４】
なお、以下では、「内側誘電体層１０」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。
【００２５】
内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、同じでも異なっていても良く、特に限定されず、たとえば、ＡＢＯ３などのペロブスカイト構造の誘電体材料やニオブ酸アルカリ系セラミックを主成分として構成される。
【００２６】
ＡＢＯ３において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ、Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０〜１．０２０である。
【００２７】
このほか、副成分として、二酸化珪素、酸化アルミニウム、酸化マグネシウムのようなアルカリ金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウム等が挙げられるがこれらに限定されない。その含有量も組成等に応じて適宜決定すればよい。
【００２８】
なお、副成分として、二酸化珪素、酸化アルミニウムを用いることで、焼成温度を低下させることができる。また、副成分として、酸化マグネシウムのようなアルカリ金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウム等を用いることで、寿命を改善できる。
【００２９】
本実施形態の内側誘電体層１０および外側誘電体層の積層数は、用途に応じて適宜決定すればよい。
【００３０】
交互に積層される一方の内部電極層１２は、セラミック焼結体４のＹ軸方向第１端部の外側に形成してある第１外部電極６の内側に対して電気的に接続してある引出部１２Ａを有する。また、交互に積層される他方の内部電極層１２は、セラミック焼結体４のＹ軸方向第２端部の外側に形成してある第２外部電極８の内側に対して電気的に接続してある引出部１２Ｂを有する。
【００３１】
内装領域１３は、容量領域１４と引出領域１５Ａ，１５Ｂとを有する。容量領域１４は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域１５Ａは、外部電極６に接続する内部電極層１２の引出部１２Ａの間に位置する領域である。引出領域１５Ｂは、外部電極８に接続する内部電極層１２の引出部１２Ｂの間に位置する領域である。
【００３２】
内部電極層１２に含有される導電材の主成分はＮｉであるが、副成分として誘電体層を構成する成分等を含有してもよい。内部電極層１２は、市販の電極用ペーストを使用して形成してもよく、内部電極層１２の厚みは用途等に応じて適宜決定すればよい。
【００３３】
図２に示すように、セラミック焼結体４のＸ軸方向の両端面には、素子本体３の内部電極層１２の端面を覆う絶縁層１６が備えられている。
【００３４】
また本実施形態では、積層方向（Ｚ軸方向）に隣接する内側誘電体層１０で挟まれる内部電極層１２のＸ軸方向端部は、素子本体３のＸ軸方向端面、すなわち、内側誘電体層１０のＸ軸方向端部からＸ軸方向に沿って内側に、所定の引込み距離で引き込んでいる。
【００３５】
内部電極層１２のＸ軸方向の端部の引き込みは、例えば、内部電極層１２を形成する材料と内側誘電体層１０を形成する材料との焼結収縮率の違いによって形成される。また、絶縁層１６を形成する前の素子本体３のＸ軸方向の端面を、バレル研磨などで研磨することによっても、内部電極層１２のＸ軸方向の端部の引き込み距離を調整できる。
【００３６】
本実施形態では、図３に示すように、内部電極層１２のＸ軸方向の端部と絶縁層１６の間にＴｉとＺｎを所定量含む反応部１８が存在する。反応部１８は、Ｎｉ、ＴｉおよびＺｎの化合物が膜状に均一に生成されたものであり、絶縁の効果を有する。
【００３７】
本実施形態では、内部電極層１２のＸ軸方向の端部と絶縁層１６の間に反応部１８を有することで、内部電極層１２のＸ軸方向の端部が十分に絶縁化されている状態になると共に、内部電極層１２のＸ軸方向の端部と内側誘電体層１０との接着性が向上する。このため、漏れ電流の発生を抑制でき、抵抗値のバラつきを小さくできる。
【００３８】
なお、本実施形態の内部電極層１２のＸ軸方向の全ての端部に反応部１８が存在することが好ましいが、内部電極層１２のＸ軸方向の一部の端部には反応部１８が存在していなくても良い。
【００３９】
反応部１８のＴｉの含有量は０．１重量％以上２０重量％未満である。これにより、Ｎｉとの化合物を形成できることから、絶縁の効果を発揮することができ、抵抗値のバラつきを小さくできる。
【００４０】
反応部１８のＺｎの含有量は０．１重量％以上１０重量％未満である。これにより、Ｎｉとの化合物を形成できることから、絶縁の効果を発揮することができ、抵抗値のバラつきを小さくできる。
【００４１】
反応部１８には、ＴｉおよびＺｎの他、ＭｇおよびＡｌから選ばれるいずれか１種以上を含むことが好ましい。これにより、抵抗値のバラつきを小さくするだけでなく、絶縁破壊電圧不良率を良好にすることができる。
【００４２】
内部電極層１２に含まれるＮｉと、絶縁層１６に含まれるＺｎ、Ｍｇ、ＡｌおよびＴｉとは、イオン半径が非常に近い元素同士である。このため、Ｎｉを含む内部電極層１２と絶縁層１６との反応が促進され、均一な反応部１８が形成され易い。その結果、内部電極層１２のＸ軸方向端部がより十分に絶縁化されると共に、内部電極層１２の端部と内側誘電体層１０との接着性が向上し、抵抗値のバラつきを小さくするだけでなく、絶縁破壊電圧不良率が良好になると考えられる。
【００４３】
本実施形態の絶縁層１６は素子本体３のＸ軸方向の両端面（側面）を覆っている。また、本実施形態の絶縁層１６は、素子本体３のＺ軸方向の端面（主面）のＸ軸方向の両端部および／または素子本体３のＹ軸方向の端面のＸ軸方向の両端部を覆う絶縁層延長部１６ａを一体的に有することが好ましい。図示省略してあるが、外部電極６，８のＺ軸方向の両端部は、絶縁層延長部１６ａのＹ軸方向の両端部を覆っている。
【００４４】
また、本実施形態では、図１に示す外部電極６，８のＸ軸方向の両端部は、図２に示す絶縁層１６のＹ軸方向の両端部をＸ軸方向の両側からは覆ってはいないが、覆うように構成しても良い。
【００４５】
絶縁層１６の軟化点は５００℃〜１０００℃であることが好ましい。これにより、前後の工程で発生しうる構造欠陥の影響を減らすことができる。
【００４６】
本実施形態の絶縁層１６は、ＴｉおよびＺｎを含み、さらに、ＭｇおよびＡｌから選ばれるいずれか１種以上を含むことが好ましい。絶縁層１６が、ＺｎおよびＴｉを含み、さらに、ＭｇおよびＡｌから選ばれるいずれか１種以上を含むことにより、内部電極層１２のＸ軸方向の端部に均一な反応部１８が形成され易くなる。
【００４７】
これは、内部電極層１２に含まれるＮｉと絶縁層１６に含まれるＺｎ、Ｍｇ、ＡｌおよびＴｉは、イオン半径が非常に近い元素同士であることから、焼き付け後に絶縁層１６となる絶縁層用ペーストを素子本体３に焼き付ける際に、内部電極層１２に含まれるＮｉと絶縁層用ペーストに含まれるＺｎ、Ｍｇ、ＡｌおよびＴｉが反応し易いためであると考えられる。
【００４８】
これにより、内部電極層１２のＸ軸方向端部がより十分に絶縁化されると共に、内部電極層１２の端部と内側誘電体層１０との接着性が向上することから、抵抗値のバラつきを小さくするだけではなく、絶縁破壊電圧不良率を良好にすることができると考えられる。
【００４９】
なお、絶縁層１６には、上記の元素の他、Ｂａ、Ｓｉ、Ｃａ、ＬａまたはＢｉ等の元素を含んでいてもよく、ガラス成分またはセラミック成分を含んでいてもよい。
【００５０】
反応部１８の認定については、例えば、セラミック焼結体４の内部電極層１２と絶縁層１６の界面付近の観察用断面を得て、デジタルマイクロスコープの内光モードで観察し、より明度の低い箇所を反応部１８と認定できる。また、同様の方法により、観察して、より明度の高い箇所をＮｉを含む内部電極層１２と認定できる。さらに、同様の方法により、観察して、明度が無い箇所を絶縁層１６と認定できる。
【００５１】
素子本体３のＸ軸方向の端面を絶縁層１６で被覆することにより、絶縁性が高められるだけでなく、外部からの環境負荷に対して、耐久性、耐湿性が増す。また、焼成後のセラミック焼結体４のＸ軸方向の端面を絶縁層１６が被覆するため、ギャップ部（サイドギャップ）の幅が小さく、かつ、均一な絶縁層１６を形成することができる。
【００５２】
外部電極６，８の材質も特に限定されないが、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の少なくとも１種、もしくはそれらの合金または導電性樹脂などの公知の導電材を用いることができる。外部電極６，８の厚さは用途等に応じて適宜決定すればよい。
【００５３】
なお、図１において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が、引出領域１５Ａ，１５Ｂ（引出部１２Ａ，１２Ｂ）が形成される方向に一致する。
【００５４】
本実施形態では、図２に示すように、絶縁層１６のうち、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６の外面までの区間をギャップ部としている。
【００５５】
本実施形態では、ギャップ部のＸ軸方向の幅Ｗｇａｐは、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６のＸ軸方向の端面までの寸法に一致するが、幅Ｗｇａｐは、Ｚ軸方向に沿って均一である必要はなく、多少変動していても良い。幅Ｗｇａｐの平均は、好ましくは０．１μｍ〜４０μｍであり、素子本体３の幅Ｗ０に比較すれば、きわめて小さい。
【００５６】
本実施形態では、従来に比較して、幅Ｗｇａｐをきわめて小さくすることが可能になり、しかも、内部電極層１２の引込み距離が十分に小さい。そのため、本実施形態では、小型でありながら、大きな容量の積層コンデンサを得ることができる。
【００５７】
なお、素子本体３の幅Ｗ０は、内側誘電体層１０のＸ軸方向に沿う幅に一致する。
【００５８】
Ｗｇａｐを上記の範囲内とすることで、クラックが発生しにくくなると共に、セラミック焼結体４がより小型化されても、静電容量の低下が少ない。
【００５９】
本実施形態では、図２に示すように、絶縁層１６のＺ軸方向の両端部において、素子本体３のＺ軸方向の両端面のＸ軸方向端部を覆う絶縁層延長部１６ａが絶縁層１６に一体的に形成していてもよい。素子本体３のＸ軸方向の両端面からの絶縁層延長部１６ａのＸ軸方向のそれぞれの幅Ｗ１とＷ０の比は、好ましくは１／３０≦Ｗ１／Ｗ０＜１／２である。
【００６０】
本実施形態では、上記の通り、積層方向（Ｚ軸方向）に隣接する内側誘電体層１０で挟まれる内部電極層１２のＸ軸方向端部は、素子本体３のＸ軸方向端面、すなわち、図３に示すように、内側誘電体層１０のＸ軸方向端部からＸ軸方向に沿って内側に、所定の引込み距離ｄで引き込んでいる。
【００６１】
ここで、引込み距離ｄとは、図３に示すように、内側誘電体層１０のＸ軸方向端部から内部電極層１２のＸ軸方向端部までの距離を言う。また、内部電極層１２のＸ軸方向端部と絶縁層１６の間に反応部１８または後述する非導体部が存在する場合にも、引込み距離ｄは、内側誘電体層１０のＸ軸方向端部から内部電極層１２のＸ軸方向端部までの距離を言う。
【００６２】
なお、内側誘電体層１０および内部電極層１２の端部は凹凸がある場合があるため、この場合は、内側誘電体層１０および内部電極層１２の最も外側の部分を基準とする。すなわち、一つの内側誘電体層１０のＸ軸方向の端部において、内側誘電体層１０のＸ軸方向の最も外側の部分から内部電極層１２のＸ軸方向の最も外側の部分までの距離を引込み距離ｄとする。
【００６３】
本実施形態では、全ての内部電極層１２が内側に所定範囲で引き込んでいる必要はなく、素子本体３のＸ軸方向の端面において一部の内部電極層１２が露出していてもよい。
【００６４】
なお、引込み距離ｄは、内部電極層１２の各層毎にばらついていることが好ましい。これにより、内部電極層１２を薄層化しても、絶縁抵抗の低下を抑えることができる。
【００６５】
図３において、反応部１８は、各内部電極層１２のＸ軸方向の端部に、内部電極層１２のＸ軸方向の端部から所定の幅Ｗ２の範囲で形成してある。なお、反応部１８の端部は凹凸がある場合があるが、１箇所の反応部１８において最も幅のある部分を幅Ｗ２とする。
【００６６】
図３において、反応部１８は、内側誘電体層１０よりも内側に形成されているが、反応部１８は、内側誘電体層１０の端部付近に形成されていてもよいし、反応部１８の一部が内側誘電体層１０の外側に出ていてもよい。
【００６７】
また、反応部１８の幅Ｗ２は、各内部電極層１２毎に、ほとんど一定であるが、ばらつく可能性もある。
【００６８】
素子本体３における反応部１８の幅Ｗ２の平均値をＷ２ａとした場合、Ｗ０に対するＷ２ａの割合が、０．３３％〜３．３３％であることが好ましい。これにより、内部電極層１２の両端部と絶縁層１６の密着性が向上するため、絶縁耐圧が良好になると共に、静電容量を高くできる。
【００６９】
本実施形態の反応部１８は、素子本体３のＸ軸方向の端部に所定の絶縁層用ペーストを塗布して所定の条件で焼き付けることで得られる。また、反応部１８の幅Ｗ２は、素子本体３のＸ軸方向の端部に所定の絶縁層用ペーストを塗布して焼き付ける際の保持温度や保持時間等を変化させることにより制御できる。
【００７０】
本実施形態では、内部電極層１２のＸ軸方向の端部と絶縁層１６の間、または内部電極層１２のＸ軸方向の端部と反応部１８の間に非導体部が存在することが好ましい。これにより、内部電極層１２のＸ軸方向の両端部において、異なる内部電極層１２が接触することを十分に防ぐことができ、異なる層の内部電極層１２の距離を十分なものにすることができる。このため、内側誘電体層１０を薄層化した際のショート不良率を低下できると共に、漏れ電流の発生を抑制でき、抵抗値のバラつきを抑えることができる。また、非導体部の存在により、さらに内部電極層１２と絶縁層１６との密着性が向上し、ハンドリング等による外部からの圧力にも耐え得る機械的強度も向上する。
【００７１】
本実施形態の非導体部は、アニール後の素子本体３の内部電極層１２の端部を酸化処理したり、窒化処理したり、スパッタリングによる合金化処理をすることにより得られる。
【００７２】
内部電極層１２の端部に非導体部が存在する場合であっても、焼き付け後に絶縁層１６となる絶縁層用ペーストを素子本体３に焼き付けることで、非導体部または内部電極層１２に含まれるＮｉと絶縁層用ペーストに含まれるＺｎおよびＴｉ等の成分が反応し、反応部１８が形成される。
【００７３】
絶縁層用ペーストを、内部電極層１２の端部に非導体部が存在する素子本体３に焼き付けた後は、非導体部の一部が反応部１８の一部になる場合、非導体部の全てが反応部１８の一部になる場合、非導体部と内部電極層１２の一部が反応部１８の一部になる場合がある。
【００７４】
セラミック焼結体４のＸ軸方向の両側の幅Ｗｇａｐ、幅Ｗ１引込み距離ｄａおよび幅Ｗ２ａはそれぞれ相互に同じでも異なっていてもよい。
【００７５】
絶縁層１６は、図１に示す素子本体３のＹ軸方向の両端面を広く覆っていないことが好ましい。素子本体３のＹ軸方向の両端面には、外部電極６，８が形成されて内部電極層１２と接続される必要があるからである。また、本実施形態の外部電極６，８は、絶縁層延長部１６ａを覆う構成となっていてもよい。
【００７６】
内側誘電体層１０の厚みｔｄは特に限定されないが、好ましくは０．１μｍ〜５．０μｍである。
【００７７】
内部電極層１２の厚みｔｅは特に限定されないが、好ましくは０．１μｍ〜５．０μｍである。
【００７８】
外装領域１１の厚みｔｏは特に限定されないが、好ましくは０．１μｍ〜５．０μｍである。
【００７９】
積層セラミックコンデンサの製造方法
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。本実施形態に係る積層セラミックコンデンサ２は、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、絶縁層用ペーストをディップといった工法を用いて塗布し、焼き付けをし、外部電極６，８を印刷または転写して焼き付けることにより製造される。
【００８０】
まず、焼成後に図１に示す内側誘電体層１０を構成することになる内側グリーンシート１０ａおよび外側誘電体層を構成することになる外側グリーンシート１１ａを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。
【００８１】
内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
【００８２】
セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１〜０．３μｍ程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。
【００８３】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アルコール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
【００８４】
また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。
【００８５】
可塑剤としては、フタル酸ジブチル、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。
【００８６】
次に、焼成後に図１に示す内部電極層１２Ａ，１２Ｂを構成することになる内部電極パターン層１２ａを製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。
【００８７】
導電材としてＮｉを用いる場合は、例えば、市販のＣＶＤ法、湿式化学還元法等を用いて作製したＮｉの粉体を用いてもよい。
【００８８】
本実施形態では、まず、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して内部電極層用ペーストを作製する。
【００８９】
次に、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシート１０ａを形成する。内側グリーンシート１０ａは、キャリアシート上に形成された後に乾燥される。
【００９０】
次に、図４に示すように内側グリーンシート１０ａの表面に、内部電極層用ペーストを用いて内部電極パターン層１２ａを形成する。
【００９１】
次に、内部電極パターン層１２ａが形成された内側グリーンシート１０ａを所定数積層することで、内部電極パターン層１２ａと内側グリーンシート１０ａが交互に所定数積層された、図４に示す内部積層体１３ａを製造する。
【００９２】
そして、内部積層体１３ａを製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得る。
【００９３】
また、グリーン積層体の製造方法としては、上記の他、外側グリーンシート１１ａに直接内側グリーンシート１０ａと内部電極パターン層１２ａとを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。
【００９４】
なお、内部積層体１３ａを製造する際、図５Ａ（ａ）に示すように、ｎ層目において、Ｙ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。
【００９５】
次に、図５Ａ（ｂ）に示すように、ｎ＋１層目においてもＹ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。この際、ｎ層目とｎ＋１層目の内部電極パターン層１２ａの隙間３２は積層方向であるＺ軸方向において、重ならないように形成される。
【００９６】
このようにして、内部電極パターン層１２ａを有する内側グリーンシート１０ａを複数積層して、内部積層体１３ａを製造し、上記の方法によりグリーン積層体を得る。
【００９７】
次に、図５Ａ（ａ）、図５Ａ（ｂ）、図６Ａ、図６ＢのＣ１切断面およびＣ２切断面に沿って、グリーン積層体を切断してグリーンチップを得る。Ｃ１は、Ｙ‐Ｚ軸平面に平行な切断面であり、Ｃ２は、Ｚ‐Ｘ軸平面に平行な切断面である。
【００９８】
図５Ａ（ａ）に示すように、ｎ層目において内部電極パターン層１２ａを切断するＣ２切断面の両隣のＣ２切断面は、内部電極パターン層１２ａの隙間３２を切断する。また、ｎ層目において内部電極パターン層１２ａを切断したＣ２切断面は、ｎ＋１層目においては内部電極パターン層１２ａの隙間３２を切断する。
【００９９】
このような切断方法によりグリーンチップを得ることで、グリーンチップのｎ層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、一の切断面では露出し、他の切断面では露出しない構成となる。また、グリーンチップのｎ＋１層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、ｎ層目で内部電極パターン層１２ａが露出した方の切断面では、内部電極パターン層１２ａは露出せず、ｎ層目で内部電極パターン層１２ａが露出していない方の切断面では、内部電極パターン層１２ａが露出する構成となる。
【０１００】
さらに、グリーンチップのＣ１切断面においては、全ての層で内部電極パターン層１２ａが露出する構成となる。
【０１０１】
なお、内部電極パターン層１２ａの形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。
【０１０２】
また、内部電極パターン層１２ａの隙間３２に段差吸収層２０を形成してもよい。段差吸収層２０を形成することで、グリーンシート１０ａの表面で内部電極パターン層１２ａによる段差がなくなり、最終的に得られるセラミック焼結体４の変形防止に寄与する。
【０１０３】
段差吸収層２０は、たとえば内部電極パターン層１２ａと同様にして、印刷法などで形成される。段差吸収層２０は、グリーンシート１０ａと同様なセラミック粉末と有機ビヒクルを含むが、グリーンシート１０ａと異なり、印刷により形成されるために、印刷し易いように調整してある。印刷法としては、スクリーン印刷、グラビア印刷などが例示される。
【０１０４】
グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、メディアおよび研磨液とともに、バレル容器内に投入され、水平遠心バレル機などにより、バレル研磨される。バレル研磨後のグリーンチップは、水で洗浄され、乾燥される。乾燥後のグリーンチップに対して、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体３が得られる。
【０１０５】
脱バインダ工程は、公知の条件とすればよく、たとえば、保持温度を２００℃〜４００℃とすればよい。
【０１０６】
本実施形態において、焼成工程およびアニール工程は、還元雰囲気で行う。その他の焼成条件またはアニール条件は、公知の条件とすればよく、たとえば、焼成の保持温度は１０００℃〜１３００℃であり、アニールの保持温度は５００℃〜１０００℃である。
【０１０７】
脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。
【０１０８】
アニール後、内部電極層１２のＸ軸方向の端部を絶縁化処理して、非導体部を形成しても良い。これにより、さらに内部電極層１２と絶縁層１６との密着性が向上し、ハンドリング等による外部からの圧力にも耐え得る機械的強度も向上する。
【０１０９】
絶縁化処理の条件は、昇温（降温）速度を１０℃〜５０００℃／時間として、保持温度を５００℃〜１０００℃として、雰囲気を大気中とすることが好ましい。
【０１１０】
次に、上記素子本体３のＸ軸方向の両端面に、絶縁層用ペーストを塗布し、焼き付けることにより、絶縁層１６を形成し、図１および図２に示すセラミック焼結体４を得る。この絶縁層１６により、絶縁性が高められるたけでなく、耐湿性も良好とされる。
【０１１１】
絶縁層用ペーストを塗布する場合には、ペーストが、素子本体３のＸ軸方向の両端部のみではなく、素子本体３のＺ軸方向の両端面のＸ軸方向の両端部および／またはＹ軸方向の両端面のＸ軸方向の両端部にも塗布されるようにしてもよい。
【０１１２】
絶縁層用ペーストは、例えば絶縁層１６に含まれる上記の所定の元素の酸化物等と、エチルセルロースを主成分とするバインダと分散媒であるテルピネオールおよびベンゾトリアゾールとをミキサーで混練して得られる。
【０１１３】
素子本体３への絶縁層用ペーストの塗布方法は特に限定されず、例えば、ディップ、スクリーン印刷、スパッタリング、めっき、レジネート等が挙げられる。
【０１１４】
素子本体３に絶縁層用ペーストを塗布して、乾燥、脱バインダ処理、焼き付けを行い、セラミック焼結体４を得る。
【０１１５】
なお、本実施形態の絶縁層用ペーストの焼き付け時間は、ガラスを含むペーストの通常の焼き付け時間より長時間行うことが好ましく、本実施形態の絶縁層用ペーストの焼き付け温度はガラスを含むペーストの通常の焼き付け温度よりも高い温度で行うことが好ましい。これにより、反応部１８が形成され、この反応部１８により、内部電極層１２の伸びを抑制するだけでなく、内部電極層１２の端部と内側誘電体層１０との接着性が向上する。
【０１１６】
上記の観点から、本実施形態の絶縁層用ペーストの焼き付け時間は、好ましくは１２時間〜２４時間であり、本実施形態の絶縁層用ペーストの焼き付け温度は、好ましくは５００℃〜１０００℃である。
【０１１７】
なお、絶縁層用ペーストにガラス成分が含まれる場合、焼き付け時に液状化したガラス成分は、内側誘電体層１０の端部から内部電極層１２の端部までの空隙に毛細管現象により容易に入り込む。従って、絶縁層１６により、上記空隙が確実に満たされ、絶縁性が高められるだけでなく、耐湿性も良好とされる。
【０１１８】
また、絶縁層用ペーストにセラミックが含まれる場合は、グリーンチップに絶縁層用ペーストを塗布して、グリーンチップと共に焼成等を行ってセラミック焼結体を得ても良い。
【０１１９】
上記のようにして得られたセラミック焼結体４のＹ軸方向の両端面および／またはＺ軸方向の両端面に、必要に応じて、例えばバレル研磨やサンドブラストなどにより端面研磨を施す。
【０１２０】
次に、絶縁層１６が焼き付けられたセラミック焼結体４のＹ軸方向の両端面に、外部電極用ペーストを塗布して焼き付けし、外部電極６，８を形成する。外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。
【０１２１】
なお、内部電極層１２の端部に対して、絶縁化処理を行った場合、外部電極６，８が形成されることになるセラミック焼結体４のＹ軸方向の両端面に露出している内部電極層１２の端部も絶縁化されていることがある。したがって、絶縁化処理を行った場合は、外部電極用ペーストを塗布する前または、外部電極用ペーストの焼き付けの際にセラミック焼結体４のＹ軸方向の両端面を還元処理することが好ましい。
【０１２２】
外部電極６，８の形成については、絶縁層１６の形成に先立ち行っても良く、絶縁層１６の形成後に行っても良く、絶縁層１６の形成と同時に行っても良いが、好ましくは、絶縁層１６を形成した後が良い。
【０１２３】
また、外部電極６，８の形成方法についても特に限定されず、外部電極用ペーストの塗布・焼き付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。
【０１２４】
そして、必要に応じ、外部電極６，８表面に、めっき等により被覆層を形成する。
【０１２５】
このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【０１２６】
従来は、誘電体層の一部をギャップ部としていたため、グリーンシートの表面のうち、焼成後にギャップ部となる部分には、Ｘ軸方向に沿って所定間隔で内部電極パターン層を形成しない余白パターンを形成していた。
【０１２７】
これに対して、本実施形態では、内部電極パターン層はＸ軸方向に沿って連続して形成され、ギャップ部は、素子本体に絶縁層を形成することにより得られる。このため、ギャップ部を形成するための余白パターンを形成しない。したがって、従来の方法とは異なり、グリーンシートに平坦な内部電極パターン層の膜が形成される。このため、グリーンシートの面積当りのグリーンチップの取得個数が従来に比べて増加できる。
【０１２８】
また、本実施形態では、従来と異なり、グリーン積層体の切断時に余白パターンを気にせずに済むため、従来に比べて、切断歩留まりが改善されている。
【０１２９】
さらに、従来は、グリーンシートを積層すると、余白パターン部分は、内部電極パターン層が形成されている部分に比べて厚みが薄く、切断する際に、グリーンチップの切断面付近が湾曲してしまう問題があった。また、従来は内部電極パターン層の余白パターン部分近くに、盛り上がりが形成されるため、内部電極層に凹凸が生じ、これらを積層することで、内部電極またはグリーンシートが変形するおそれがあった。これに対して、本実施形態では、余白パターンを形成せず、内部電極パターン層の盛り上がりも形成されない。
【０１３０】
さらに、本実施形態は、内部電極パターン層が平坦な膜であり、内部電極パターン層の盛り上がりが形成されず、また、ギャップ部付近において、内部電極パターン層の滲みやカスレが生じないため、取得容量を向上できる。この効果は、素子本体が小さければ小さいほど顕著である。
【０１３１】
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。
【０１３２】
たとえば、内部電極パターン層１２ａは、図５Ａ（ａ）、図５Ａ（ｂ）に示したパターンの他、図５Ｂに示すように、格子状の内部電極パターン層１２ａの隙間３２を有するパターンであってもよい。
【０１３３】
また、本発明の積層電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、チップインダクタ、積層三端子フィルタ、圧電素子、チップサーミスタ、チップバリスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品などが例示される。
【実施例】
【０１３４】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【０１３５】
実施例１
下記の通り、試料番号１〜試料番号７のコンデンサ試料を作製して、抵抗値バラつきの評価を行った。
【０１３６】
まず、ＢａＴｉＯ３系セラミック粉末：１００重量部と、ポリビニルブチラール樹脂：１０重量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５重量部と、溶媒としてのアルコール：１００重量部とをボールミルで混合してペースト化し、内側グリーンシート用ペーストを得た。
【０１３７】
また、上記とは別に、Ｎｉ粒子４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。
【０１３８】
上記にて作製した内側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に、乾燥後の厚みが７μｍとなるように内側グリーンシートを形成した。次に、この上に内部電極層用ペーストを用いて、内部電極パターン層１２ａを所定パターンで形成した後、ＰＥＴフィルムからシートを剥離し、内部電極パターン層１２ａを有する内側グリーンシート１０ａを得た。
【０１３９】
このように、内部電極パターン層１２ａを有する内側グリーンシート１０ａを積層することで、内部電極パターン層１２ａと内側グリーンシート１０ａを交互に積層し、図４に示す内部積層体１３ａを製造した。
【０１４０】
次に、内部積層体１３ａの上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシート１１ａを形成し、積層方向に加圧接着してグリーン積層体を得た。外側グリーンシート用ペーストは、内側グリーンシート用ペーストと同様の方法により得た。
【０１４１】
次に、図５Ａ（ａ）、図５Ａ（ｂ）、図６Ａ、図６Ｂに示すように、グリーン積層体をＣ１切断面およびＣ２切断面に沿って切断してグリーンチップを得た。
【０１４２】
次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体３を得た。
【０１４３】
脱バインダ処理条件は、昇温速度６０℃／時間、保持温度：２６０℃、保持時間：８時間、雰囲気：空気中とした。
【０１４４】
焼成条件は、昇温速度２００℃／時間、保持温度１０００℃〜１２００℃とし、温度保持時間を２時間とした。冷却速度は２００℃／時間、雰囲気ガスは、加湿したＮ２＋Ｈ２混合ガスとした。
【０１４５】
アニール条件は、昇温速度：２００℃／時間、保持温度：５００℃〜１０００℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ２ガスとした。
【０１４６】
なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。
【０１４７】
次に、表１に示すＢａＯ、ＺｎＯ、ＳｉＯ２およびＴｉＯの含有量となる絶縁層用材料：４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、スラリー化して、絶縁層用ペーストを調製した。
【０１４８】
なお、表１に示す絶縁層用材料の各成分の含有量は「％」で示しているが、これは、「重量％」を意味する。
【０１４９】
また、表１に示す絶縁層用材料は合計して１００重量％にならないが、これは微少成分が含まれているからである。
【０１５０】
絶縁層用ペーストに含まれる上記の絶縁層用材料から、反応部１８の一部となる成分はわずかであるため、表１に記載の絶縁層用ペーストの絶縁層用材料の組成が絶縁層１６の組成となる。
【０１５１】
素子本体３のＸ軸方向の端面の全面とＹ軸方向の端面のＸ軸方向の端部とＺ軸方向の端面のＸ軸方向の端部に絶縁層用ペーストをディップにより塗布した後、乾燥させ、得られたチップについて、ベルトコンベア炉を用いて、脱バインダ処理、焼き付けを行い、素子本体３に絶縁層１６を形成してセラミック焼結体４を得た。絶縁層用ペーストの乾燥、脱バインダ処理、焼き付け条件は以下の通りとした。
乾燥
温度：１８０℃
脱バインダ処理
昇温速度：１０００℃／時間
保持温度：５００℃
温度保持時間：０．２５時間
雰囲気：空気中
焼き付け
昇温速度：７００℃／時間
保持温度：１０００℃
温度保持時間：１２時間
雰囲気：加湿したＮ２ガス
【０１５２】
得られたセラミック焼結体４のＹ軸方向の端面をバレル処理により研磨した。
【０１５３】
次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００重量部と、有機ビヒクル（エチルセルロース樹脂５重量部をブチルカルビトール９５重量部に溶解したもの）３０重量部、およびブチルカルビトール６重量部とを混練し、ペースト化した外部電極用ペーストを得た。
【０１５４】
得られた外部電極用ペーストをセラミック焼結体４のＹ軸方向の端面に転写し、Ｎ２雰囲気で８５０℃にて１０分間焼成して外部電極６，８を形成し、積層セラミックコンデンサ２を得た。
【０１５５】
上記のようにして製造したコンデンサ試料（積層セラミックコンデンサ２）のサイズは、３．２×２．５×１．５ｍｍであり、内側誘電体層１０は１０層であった。なお、内側誘電体層１０の厚みは５．０μｍであり、内部電極層１２の厚みは約１．２μｍであり、絶縁層１６で構成されるギャップ部のＸ軸方向の幅Ｗｇａｐは約１０．０μｍであった。
【０１５６】
得られたコンデンサ試料等を下記の方法で測定または評価した。
【０１５７】
＜反応部の組成＞
反応部１８に含まれる元素の含有量は、反応部１８の観察用の断面を得て、観察用の断面を走査型電子顕微鏡（日立共和エンジニアリング株式会社製：Ｓ−４８００）で観察し、反応部１８の箇所をＥＤＸ（ＨＯＲＩＢＡ  ＥＭＡＸ  ＥＮＥＲＧＹ  ＥＸ−３５０）で分析することで確認した。結果を表２に示す。なお、表２において、反応部１８の各成分の含有量は「％」で示しているが、これは「重量％」を意味する。
【０１５８】
＜抵抗値のバラつき＞
１００個のコンデンサ試料に対し、室温において、デジタル抵抗メータ（ＡＤＶＡＮＴＥＳＴ社製Ｒ８３４０）にて、測定電圧４Ｖ、測定時間３０秒の条件で絶縁抵抗を測定した。コンデンサ試料の電極面積および内側誘電体層１０の厚みから平均の比抵抗の値を求めて、比抵抗のバラつきを標準偏差で算出し、その結果を抵抗値のバラつきとした。結果を表２に示す。標準偏差３σ＝２．０×１０８Ω以内を好ましい（〇）と判断し、３σ＝１．０×１０８Ω以内であればより好ましい（◎）と判断した。また、３σ＝２．０×１０８Ωより大きいサンプルについては不良（×）と判断した。
【０１５９】
【表１】
0006515758.tif 000002
【０１６０】
【表２】
0006515758.tif 000003
【０１６１】
試料番号１〜試料番号５より、反応部にＴｉとＺｎが含まれており、Ｔｉの含有量が２５．０重量％未満であり、Ｚｎの含有量が１５．０重量％未満の場合（試料番号３〜試料番号５）は、反応部にＴｉまたはＺｎが含まれていない場合（試料番号１、試料番号２）、反応部のＴｉの含有量が２５．０重量％の場合（試料番号６）または反応部のＺｎの含有量が１５．０重量％の場合（試料番号７）に比べて、抵抗値のバラつきが良好であることが確認できた。
【０１６２】
試料番号３〜試料番号５は、絶縁層のＴｉおよびＺｎの含有量が適量であったため、反応部が安定して構成されることにより、抵抗値のバラつきを抑えることができたと考えられる。一方、試料番号１および試料番号２は、ＴｉおよびＺｎのいずれか一方のみしか反応部に含まれないため、抵抗値のバラつきを抑えることができなかったと考えられる。
【０１６３】
実施例２
絶縁層用材料の組成および軟化点を表３に記載の通りに変えて、絶縁層用ペーストを焼き付ける際の保持温度と保持時間を表４に記載の通りに変えた以外は、実施例１と同様にして試料番号８〜試料番号１６のコンデンサ試料を作製して、反応部の組成の測定ならびに抵抗値バラつきおよび絶縁破壊電圧不良率の評価を行った。結果を表４に示す。
【０１６４】
なお、試料番号８〜試料番号１６の反応部の組成の測定および抵抗値バラつきの評価は実施例１と同様にして行った。絶縁破壊電圧不良率の評価方法は以下の通りである。
【０１６５】
＜絶縁破壊電圧不良率＞
破壊電圧の測定機により、コンデンサ試料に１０Ｖ／ｓｅｃで昇圧して、電圧を連続印加して、１０ｍＡの電流が流れた電圧を絶縁破壊電圧とし、さらに内側誘電体層１０の厚みで割った値を破壊電圧値とした。４０Ｖ／μｍ以下で絶縁破壊したコンデンサ試料を不良とし、コンデンサ試料１００個中の不良率を求めた。結果を表４に示す。絶縁破壊電圧不良率が１５％以下の場合を良好と判断した。
【０１６６】
【表３】
0006515758.tif 000004
【０１６７】
【表４】
0006515758.tif 000005
【０１６８】
試料番号８〜試料番号１６の反応部のＴｉの含有量は０．１重量％以上２０重量％未満であり、反応部のＺｎの含有量は０．１重量％以上１０重量％未満であった。
【０１６９】
試料番号８〜試料番号１６より、反応部に、さらにＭｇおよびＡｌから選ばれるいずれか１種以上を含み、絶縁層にＴｉおよびＺｎを含み、さらに、ＭｇおよびＡｌから選ばれるいずれか１種以上を含む場合（試料番号１０〜試料番号１４）は、反応部に、ＭｇまたはＡｌが含まれず、絶縁層にＭｇまたはＡｌを含まない場合（試料番号８、９、１５および１６）に比べて絶縁破壊電圧不良率が良好であることが確認できた。
【０１７０】
試料番号１０〜試料番号１４は、絶縁層用ペーストにＴｉとＺｎを含み、ＭｇおよびＡｌから選ばれるいずれか１種以上を含む。Ｔｉ、Ｚｎ、ＭｇおよびＡｌは内部電極層に含まれるＮｉとイオン半径が非常に近い値にあることから、絶縁層用ペーストを素子本体に焼き付ける際に、反応し易くなる作用が得られると考えられる。このように、絶縁層用ペーストに含まれる元素と内部電極層に含まれるＮｉの反応性が強くなることで、抵抗値のバラつきだけでなく、絶縁破壊電圧不良率も低下させられたと考えられる。
【０１７１】
実施例３
絶縁層用材料の組成を変えて、絶縁層用ペーストを焼き付ける際の保持温度と保持時間を表５に記載の通りに変えた以外は実施例１と同様にして試料番号１７〜試料番号２５のコンデンサ試料を作製して、反応部の組成およびＷ２ａ／Ｗ０の測定ならびに静電容量比（Ｃ／Ｃ４０）および抵抗値バラつきを評価した。結果を表５および表６に示す。なお、試料番号１７〜試料番号２５の絶縁層用材料のＴｉＯ２およびＺｎＯの含有量は表５に記載の通りである。
【０１７２】
なお、試料番号１７〜試料番号２５の反応部の組成の測定および抵抗値バラつきの評価は実施例１と同様にして行った。Ｗ２ａ／Ｗ０の測定と静電容量比の評価方法は以下の通りである。
【０１７３】
＜Ｗ２ａ／Ｗ０＞
コンデンサ試料がＹ軸方向の端面を下にして立つように樹脂埋めを行い、他方の端面を積層セラミックコンデンサ２のＹ軸方向に沿って研磨し、素子本体３のＹ軸方向の長さが、１／２Ｌ０となる研磨断面を得た。次に、この研磨断面に対しイオンミリングを行い、研磨によるダレを除去した。このようにして、観察用の断面を得た。
【０１７４】
次に、１つの試料の断面につき２０箇所において、図３に示す内部電極層１２のＸ軸方向の端部の反応部１８の幅Ｗ２を測定した。なお、１箇所の反応部１８において、最も幅のある部分を幅Ｗ２とした。この作業を１０個のコンデンサ試料に対して行った。測定された２００箇所の反応部１８の幅Ｗ２の平均値Ｗ２ａを求めた。なお、内部電極層１２が欠損している箇所についてはカウントしなかった。また、上記の試料の断面を基に、素子本体３のＸ軸方向の幅Ｗ０の平均寸法を測定して、Ｗ２ａ／Ｗ０を求めた。結果を表６に示す。
【０１７５】
なお、幅Ｗ２の測定には、デジタルマイクロスコープ（キーエンス社製ＶＨＸマイクロスコープ）を使用し、５０００倍レンズで観察および測定を行った。デジタルスコープで観察する際に、内光モードで観察することで、明度の低い反応部１８と明度の高いＮｉとの間に明確な差が現れることから、反応部１８と、反応部１８ではないＮｉを含む内部電極層１２の境界を判断できる。また、反応部１８と絶縁層１６との境界は明度の低い反応部１８と明度がない絶縁層１６との間に明確な差により判断できる。
【０１７６】
＜静電容量比（Ｃ／Ｃ４０）＞
２５℃においてデジタルＬＣＲメータにて１ｋＨｚ、１．０Ｖｒｍｓの条件で、１００個のコンデンサ試料の静電容量を測定し、その平均値（Ｃ）を求めた。また、同じ条件下で、本実施例と同じチップサイズであり、ギャップ部の幅Ｗｇａｐ（サイドギャップ）が４０μｍの１００個の従来品の静電容量を測定し、その平均値（Ｃ４０）を求め、静電容量比（Ｃ／Ｃ４０）を求めた。結果を表６に示す。静電容量比（Ｃ／Ｃ４０）が１．２以上の場合を良好と判断した。
【０１７７】
【表５】
0006515758.tif 000006
【０１７８】
【表６】
0006515758.tif 000007
【０１７９】
試料番号１７〜試料番号２５より、Ｗ２ａ／Ｗ０が、０．１７％超３．５０％未満の場合（試料番号１９および試料番号２３）は、Ｗ２ａ／Ｗ０が、０．１７％以下の場合（試料番号１７、１８）に比べて抵抗値バラつきが良好であり、Ｗ２ａ／Ｗ０が３．５０％以上の場合（試料番号２４、２５）に比べて静電容量比が良好であることが確認できた。試料番号２４および試料番号２５は、反応部が厚すぎるため、有効容量面積が減ってしまうことで、静電容量比が低くなったと考えられる。
【産業上の利用可能性】
【０１８０】
以上のように、本発明に係る積層セラミック電子部品は、小型高容量で使用されることが多いノートパソコンやスマートフォンに用いる電子部品として有用である。
【符号の説明】
【０１８１】
２…  積層セラミックコンデンサ
３…  素子本体
４…  セラミック焼結体
６…  第１外部電極
８…  第２外部電極
１０…  内側誘電体層
１０ａ…  内側グリーンシート
１１…  外装領域
１１ａ…  外側グリーンシート
１２…  内部電極層
１２Ａ，１２Ｂ…  引出部
１２ａ…  内部電極パターン層
１３…  内装領域
１３ａ…  内部積層体
１４…  容量領域
１５Ａ，１５Ｂ…引出領域
１６…  絶縁層
１６ａ…  絶縁層延長部
１８…  反応部
２０…  段差吸収層
３２…  内部電極パターン層の隙間
【図１】
0006515758.tif 000008
【図２】
0006515758.tif 000009
【図３】
0006515758.tif 000010
【図４】
0006515758.tif 000011
【図５Ａ】
0006515758.tif 000012
【図５Ｂ】
0006515758.tif 000013
【図６Ａ】
0006515758.tif 000014
【図６Ｂ】
0006515758.tif 000015