(57)【特許請求の範囲】
【請求項１】
所定周波数でオン／オフを交互に繰り返す高圧側スイッチング素子及び低圧側スイッチング素子を直列に接続した第１直列回路、及び前記所定周波数でオン／オフを交互に繰り返す高圧側スイッチング素子及び低圧側スイッチング素子を直列に接続した第２直列回路それぞれを所定の電圧レベルと接地レベルとの間に接続した第１スイッチング回路と、
前記第１直列回路及び第２直列回路それぞれの高圧側スイッチング素子及び低圧側スイッチング素子が全てオフ状態となるデッドタイムにおいてオフ状態とすることができるスイッチング素子を有し、該スイッチング素子の一端を前記接地レベルに接続し、該スイッチング素子のオン時点を可変とする第２スイッチング回路と、
前記スイッチング素子及び前記高圧側スイッチング素子それぞれのオン時点が重ならないように制御する制御部と
を備える電源装置。
【請求項２】
前記第１スイッチング回路は、
並列に接続された複数の前記直列回路を有し、
前記制御部は、
前記スイッチング素子及び各直列回路の高圧側スイッチング素子それぞれのオン時点が重ならないように制御する請求項１に記載の電源装置。
【請求項３】
トランスを備え、
前記第１スイッチング回路は、
各直列回路の高圧側スイッチング素子と低圧側スイッチング素子との接続点それぞれに前記トランスの一方の巻線を接続し、
前記トランスの他方の巻線に接続した整流回路を有する請求項２に記載の電源装置。
【請求項４】
前記第２スイッチング回路は、
インダクタと、
該インダクタの一端にアノードが接続されたダイオードと
を備え、
該ダイオードのカソードを前記高圧側スイッチング素子の一端に接続し、
前記インダクタとダイオードとの接続点に前記スイッチング素子の他端を接続してある請求項１から請求項３までのいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路を有する電源装置に関する。
【背景技術】
【０００２】
プラグインハイブリッド車（ＰＨＥＶ：Plugin Hybrid Electric Vehicle）及び電気自動車（ＥＶ：Electric Vehicle）には、車載充電装置（例えば、ＡＣ／ＤＣコンバータ）が搭載され、電力系統（ＡＣ側）から車載高圧バッテリ（ＤＣ側）を充電することができる。
【０００３】
このような車載充電装置は、一般に、力率改善回路（ＰＦＣ：Power Factor Correction）、ＤＣ／ＤＣコンバータなどを備える（特許文献１参照）。力率改善回路は、スイッチング素子を有し、入力電流の波形を入力電圧の波形に近づけて力率の改善を行うための回路であり、ＤＣ／ＤＣコンバータは、スイッチング素子を有し、力率改善回路の出力電圧を昇圧又は降圧してバッテリ充電用の直流電圧に変換する回路である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１２８０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、車載用の電源装置は、高出力、小型化の要求が厳しく、電流容量の増加、スイッチング素子のスイッチング周波数の高周波数化が進んでいる。このため、スイッチング回路同士が近接配置され、スイッチング素子がスイッチング動作する際に発生するノイズにより他のスイッチング素子が誤動作（誤点弧、誤消弧）する可能性が高くなっている。また、スイッチング素子が誤動作することにより、過電流が生じる場合もある。
【０００６】
本発明は、斯かる事情に鑑みてなされたものであり、スイッチング素子の誤動作を抑制することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の実施の形態に係る電源装置は、所定周波数でオン／オフを交互に繰り返す高圧側スイッチング素子及び低圧側スイッチング素子を直列に接続した第１直列回路、及び前記所定周波数でオン／オフを交互に繰り返す高圧側スイッチング素子及び低圧側スイッチング素子を直列に接続した第２直列回路それぞれを所定の電圧レベルと接地レベルとの間に接続した第１スイッチング回路と、前記第１直列回路及び第２直列回路それぞれの高圧側スイッチング素子及び低圧側スイッチング素子が全てオフ状態となるデッドタイムにおいてオフ状態とすることができるスイッチング素子を有し、該スイッチング素子の一端を前記接地レベルに接続し、該スイッチング素子のオン時点を可変とする第２スイッチング回路と、前記スイッチング素子及び前記高圧側スイッチング素子それぞれのオン時点が重ならないように制御する制御部とを備える。
【発明の効果】
【０００８】
本発明によれば、スイッチング素子の誤動作を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の電源装置の回路構成の一例を示す説明図である。
【図２】第１実施形態の第２スイッチング回路の動作の一例を示す説明図である。
【図３】第１実施形態の第１スイッチング回路の動作の一例を示す説明図である。
【図４】第１スイッチング回路及び第２スイッチング回路のＦＥＴの動作により過電流が発生する場合の一例を示す説明図である。
【図５】第２スイッチング回路のＦＥＴの誤動作の一例を示す説明図である。
【図６】本実施の形態の電源装置によるＦＥＴの制御の一例を示す説明図である。
【図７】第２実施形態の電源装置の回路構成の一例を示す説明図である。
【００１０】
［本願発明の実施形態の説明］
本発明の実施の形態に係る電源装置は、所定周波数でオン／オフを交互に繰り返す高圧側スイッチング素子及び低圧側スイッチング素子を直列に接続した直列回路を所定の電圧レベルと接地レベルとの間に接続した第１スイッチング回路と、オン／オフ制御されるスイッチング素子を有し、該スイッチング素子の一端を前記接地レベルに接続し、該スイッチング素子のオン時点を可変とする第２スイッチング回路と、前記スイッチング素子及び前記高圧側スイッチング素子それぞれのオン時点が重ならないように制御する制御部とを備える。
【００１１】
第１スイッチング回路は、所定周波数でオン／オフを交互に繰り返す高圧側スイッチング素子及び低圧側スイッチング素子を直列に接続した直列回路を有し、当該直列回路を所定の電圧レベルと接地レベルとの間に接続してある。第１スイッチング回路は、例えば、高圧側スイッチング素子をオン状態にする場合には、低圧側スイッチング素子をオフ状態にし、高圧側スイッチング素子をオフ状態にする場合には、低圧側スイッチング素子をオン状態にする。
【００１２】
第２スイッチング回路は、オン／オフ制御されるスイッチング素子を有し、当該スイッチング素子の一端を接地レベルに接続し、当該スイッチング素子のオン時点を可変とする。すなわち、第２スイッチング回路のスイッチング素子の一端と第１スイッチング回路の低圧側スイッチング素子の一端（高圧側スイッチング素子との接続端と反対側の一端）とは、接地レベルで相互に接続されている。
【００１３】
制御部は、第２スイッチング回路のスイッチング素子及び第１スイッチング回路の高圧側スイッチング素子それぞれのオン時点が重ならないように制御する。スイッチング素子がオンとなることにより、当該スイッチング素子に流れる電流が接地レベルに流れる。この場合に、接地レベルと低圧側スイッチング素子のゲートとの間に存在する浮遊容量により、低圧側スイッチング素子のゲートに電圧が生じ低圧側スイッチング素子を誤動作させる可能性、すなわち誤点弧（オン）する可能性がある。仮に、第２スイッチング回路のスイッチング素子及び第１スイッチング回路の高圧側スイッチング素子のオン時点が重なった場合に、低圧側スイッチング素子が誤ってオンすると、高圧側スイッチング素子及び低圧側スイッチング素子の両方が同時にオンとなり、過電流を生じるおそれがある。
【００１４】
第２スイッチング回路のスイッチング素子及び第１スイッチング回路の高圧側スイッチング素子それぞれのオン時点が重ならないように制御することにより、過電流の発生を抑制することができる。
【００１５】
本発明の実施の形態に係る電源装置は、前記第１スイッチング回路は、並列に接続された複数の前記直列回路を有し、前記制御部は、前記スイッチング素子及び各直列回路の高圧側スイッチング素子それぞれのオン時点が重ならないように制御する。
【００１６】
第１スイッチング回路は、並列に接続された複数の直列回路を有する。制御部は、スイッチング素子及び各直列回路の高圧側スイッチング素子それぞれのオン時点が重ならないように制御する。これにより、第１スイッチング回路が、複数の並列接続された直列回路を有する場合でも、高圧側スイッチング素子及び低圧側スイッチング素子の両方が同時にオンとなることがなく、過電流の発生を抑制することができる。
【００１７】
本発明の実施の形態に係る電源装置は、トランスを備え、前記第１スイッチング回路は、各直列回路の高圧側スイッチング素子と低圧側スイッチング素子との接続点それぞれに前記トランスの一方の巻線を接続し、前記トランスの他方の巻線に接続した整流回路を有する。
【００１８】
電源装置は、トランスを備える。第１スイッチング回路は、各直列回路の高圧側スイッチング素子と低圧側スイッチング素子との接続点それぞれにトランスの一方の巻線を接続し、トランスの他方の巻線に接続した整流回路を有する。
【００１９】
制御の一例として、例えば、一方の直列回路の高圧側スイッチング素子をオンにし、低圧側スイッチング素子をオフにし、他方の直列回路の高圧側スイッチング素子をオフにし、低圧側スイッチング素子をオンにすることにより、トランスの一方の巻線に一方向の電流を流す。次に、一方の直列回路の高圧側スイッチング素子をオフにし、低圧側スイッチング素子をオンにし、他方の直列回路の高圧側スイッチング素子をオンにし、低圧側スイッチング素子をオフにすることにより、トランスの一方の巻線に一方向と逆方向の電流を流す。これにより、トランスの他方の巻線から交流を取り出すことができ、取り出した交流を整流回路で整流することにより、直流電圧を昇圧又は降圧するＤＣ／ＤＣコンバータを実現することができる。すなわち、第１スイッチング回路が、ＤＣ／ＤＣコンバータの構成の一部である場合に、高圧側スイッチング素子及び低圧側スイッチング素子の両方が同時にオンとなることがなく、過電流の発生を抑制することができる。
【００２０】
本発明の実施の形態に係る電源装置は、前記第２スイッチング回路は、インダクタと、該インダクタの一端にアノードが接続されたダイオードとを備え、該ダイオードのカソードを前記高圧側スイッチング素子の一端に接続し、前記インダクタとダイオードとの接続点に前記スイッチング素子の他端を接続してある。
【００２１】
第２スイッチング回路は、インダクタと、当該インダクタの一端にアノードが接続されたダイオードとを備える。当該ダイオードのカソードを高圧側スイッチング素子の一端に接続し、インダクタとダイオードとの接続点にスイッチング素子の他端を接続してある。
【００２２】
第２スイッチング回路のスイッチング素子のオン時点を可変することにより、スイッチング周期当たりのスイッチング素子がオン状態の期間の割合であるデューティ比を可変することができる。スイッチング素子がオン状態のときにインダクタを流れる電流をスイッチング素子にバイパスさせ、スイッチング素子がオフ状態のときにインダクタを流れる電流をダイオードに流すことにより、入力電流の波形を入力電圧の波形に近づけるＰＦＣ回路を実現することができる。すなわち、第２スイッチング回路が、ＰＦＣ回路を構成する場合に、高圧側スイッチング素子及び低圧側スイッチング素子の両方が同時にオンとなることがなく、過電流の発生を抑制することができる。
【００２３】
［本願発明の実施形態の詳細］
（第１実施形態）
以下、本発明を実施の形態を示す図面に基づいて説明する。図１は第１実施形態の電源装置１００の回路構成の一例を示す説明図である。第１実施形態の電源装置１００は、例えば、プラグインハイブリッド車又は電気自動車に搭載され、交流電圧を直流電圧に変換し、車載のバッテリを充電する充電装置である。図１に示すように、電源装置１００は、ノイズフィルタ（Ｎ／Ｆ）１、ＰＦＣ（Power Factor Correction）機能を有する第２スイッチング回路１０、第１スイッチング回路２０、トランスとしての変圧器３、整流回路５０、第１スイッチング回路２０及び第２スイッチング回路１０のスイッチング素子のオン／オフの制御を行う制御部６０などを備える。
【００２４】
第２スイッチング回路１０は、スイッチング素子としてのＦＥＴ１１、ＦＥＴ１２、ダイオード１３、１４、インダクタ１５、１６、キャパシタ１７などを備える。ＦＥＴ１１、ＦＥＴ１２のソース（一端）は、接地レベルに接続してある。
【００２５】
また、第２スイッチング回路１０は、インダクタ１５の一端にアノードが接続されたダイオード１３、インダクタ１６の一端にアノードが接続されたダイオード１４を備える。ダイオード１３、１４のカソードは、それぞれ後述のＦＥＴ３１、４１のドレイン（一端）に接続してある。また、インダクタ１５とダイオード１３との接続点には、ＦＥＴ１１のドレイン（他端）を接続してあり、インダクタ１６とダイオード１４との接続点には、ＦＥＴ１２のドレイン（他端）を接続してある。
【００２６】
インダクタ１５、１６の他端は、ノイズフィルタ１を介して交流端子Ｔ１、Ｔ２に接続してある。インダクタ１５、１６の他端間には、キャパシタ１７を接続してある。交流端子Ｔ１、Ｔ２間には、交流電源７が接続される。
【００２７】
ＦＥＴ１１、１２には、それぞれドレイン・ソース間にダイオード１１１、１２１を逆並列に接続してある。すなわち、ＦＥＴ１１のドレインにダイオード１１１のカソードを接続し、ＦＥＴ１１のソースにダイオード１１１のアノードを接続してある。他のＦＥＴ１２も同様である。
【００２８】
制御部６０は、ＦＥＴ１１、１２のオン／オフを制御する。また、制御部６０は、ＦＥＴ１１、１２のオンするタイミング（オン時点）を可変することができる。
【００２９】
第２スイッチング回路１０と第１スイッチング回路２０との間の、所定の電圧レベルと接地レベルとの間には、キャパシタ２を接続してある。
【００３０】
第１スイッチング回路２０は、並列に接続された複数（図１の例では２つ）の直列回路３０、４０を有する。
【００３１】
直列回路３０は、所定周波数でオン／オフを交互に繰り返す高圧側スイッチング素子としてのＦＥＴ３１及び低圧側スイッチング素子としてのＦＥＴ３２を直列に接続してある。より具体的には、ＦＥＴ３１のドレインを所定の電圧レベル（正側）に接続し、ＦＥＴ３１のソースとＦＥＴ３２のドレインとを接続し、ＦＥＴ３２のソースを接地レベルに接続してある。
【００３２】
制御部６０は、制御の一例として、例えば、ＦＥＴ３１をオン状態にする場合には、ＦＥＴ３２をオフ状態にし、ＦＥＴ３１をオフ状態にする場合には、ＦＥＴ３２をオン状態にする。
【００３３】
同様に、直列回路４０は、所定周波数でオン／オフを交互に繰り返す高圧側スイッチング素子としてのＦＥＴ４１及び低圧側スイッチング素子としてのＦＥＴ４２を直列に接続してある。より具体的には、ＦＥＴ４１のドレインを所定の電圧レベル（正側）に接続し、ＦＥＴ４１のソースとＦＥＴ４２のドレインとを接続し、ＦＥＴ４２のソースを接地レベルに接続してある。
【００３４】
制御部６０は、制御の一例として、例えば、ＦＥＴ４１をオン状態にする場合には、ＦＥＴ４２をオフ状態にし、ＦＥＴ４１をオフ状態にする場合には、ＦＥＴ４２をオン状態にする。
【００３５】
ＦＥＴ３１、３２、４１、４２には、それぞれドレイン・ソース間にダイオード３１１、３２１、４１１、４２１を逆並列に接続してある。すなわち、ＦＥＴ３１のドレインにダイオード３１１のカソードを接続し、ＦＥＴ３１のソースにダイオード３１１のアノードを接続してある。他のＦＥＴ３２、４１、４２も同様である。
【００３６】
第１スイッチング回路２０は、直列回路３０のＦＥＴ３１とＦＥＴ３２との接続点に、コイル４を介して変圧器３の一方の巻線３ａの一端を接続し、直列回路４０のＦＥＴ４１とＦＥＴ４２との接続点に変圧器３の一方の巻線３ａの他端を接続してある。変圧器３の他方の巻線３ｂには、整流回路５０を接続してある。
【００３７】
整流回路５０は、ダイオード５１、５２、５３、５４により構成され、変圧器３から出力される交流を全波整流する。整流回路５０の後段には、一端がダイオード５１、５３のカソードに接続されたインダクタ５、インダクタ５の他端に一端が接続され、直流端子Ｔ３、Ｔ４間に接続されたキャシタ６を設けてある。直流端子Ｔ３、Ｔ４間には、バッテリ８が接続される。
【００３８】
本実施の形態の電源装置１００の動作の概要は、以下のとおりである。すなわち、交流端子Ｔ１、Ｔ２に交流電圧７が印加されると、第２スイッチング回路１０は、力率改善回路（ＰＦＣ）として機能し、制御部６０は、ＦＥＴ１１、１２のオン／オフのタイミングを制御（オン時点を可変）して、入力電流の波形を入力電圧の波形に近づけるようにする。
【００３９】
第２スイッチング回路１０から出力された直流は、キャパシタ２で平滑され、平滑された直流が第１スイッチング回路２０へ供給される。
【００４０】
制御部６０は、ＦＥＴ３１、３２、４１、４２を所定周波数（例えば、５０ｋＨｚ〜２００ｋＨｚであるが、これに限定されない）でオン／オフすることにより、変圧器３に交流を発生させる。変圧器３で発生した交流は、整流回路５０で整流され、さらにインダクタ５及びキャパシタ６で平滑され直流端子Ｔ３、Ｔ４から出力される。
【００４１】
以下、本実施の形態の電源装置１００の動作の詳細について説明する。図２は第１実施形態の第２スイッチング回路１０の動作の一例を示す説明図である。第２スイッチング回路１０の入力側には、交流電圧が印加されるが、図２の例では、正の半周期について説明する。正の半周期では、交流端子Ｔ１が正側、交流端子Ｔ２が負側となる。上段の図は正の半周期での交流電圧波形を示し、中段の図は交流電圧の位相Ａ付近でのＦＥＴ１１のゲート波形を示し、下段の図は交流電圧の位相Ｂ付近でのＦＥＴのゲート波形を示す。
【００４２】
正の半周期では、ＦＥＴ１１がオンすると、交流端子Ｔ１、Ｔ２を流れる電流は、インダクタ１５、ＦＥＴ１１、ダイオード１２１、インダクタ１６と流れ、ダイオード１３を介して第２スイッチング回路１０から出力される電流は０となる。次に、ＦＥＴ１１がオフすると、インダクタ１５に蓄えられたエネルギーにより、電流がインダクタ１５、ダイオード１３、第１スイッチング回路２０、ダイオード１２１、インダクタ１６と流れる。なお、負の半周期では、同様に、ＦＥＴ１２がオン／オフを繰り返す。
【００４３】
図２に示すように、位相Ａ付近では、交流電圧の波高値は比較的小さいので、電流の波高値も同様に小さくする必要がある。そこで、ＦＥＴ１１のオン状態の期間を長くすることにより、電流をＦＥＴ１１でバイパスさせて、ダイオード１３を介して流れる電流を小さくする。
【００４４】
一方、位相Ｂ付近では、交流電圧の波高値は比較的大きいので、電流の波高値も同様に大きくする必要がある。そこで、ＦＥＴ１１のオン状態の期間を短く（図２の符号αで示す）することにより、ＦＥＴ１１でバイパスさせる電流を少なくして、ダイオード１３を介して流れる電流を大きくする。
【００４５】
すなわち、制御部６０は、ＦＥＴ１１のオン時点を可変して、スイッチング周期当たりのＦＥＴ１１がオン状態の期間の割合であるデューティ比を可変することができる。ＦＥＴ１１がオン状態のときにインダクタ１５、１６を流れる電流をＦＥＴ１１にバイパスさせ、ＦＥＴ１１がオフ状態のときにインダクタ１５、１６を流れる電流をダイオード１３に流すことにより、入力電流の波形を入力電圧の波形に近づけるＰＦＣ回路を実現することができる。なお、負の半周期も同様であるので説明は省略する。
【００４６】
図３は第１実施形態の第１スイッチング回路２０の動作の一例を示す説明図である。図３に示すように、制御部６０は、ＦＥＴ３１（一方の直列回路の高圧側スイッチング素子）をオンにし、ＦＥＴ３２（一方の直列回路の低圧側スイッチング素子）をオフにし、ＦＥＴ４１（他方の直列回路の高圧側スイッチング素子）をオフにし、ＦＥＴ４２（他方の直列回路の低圧側スイッチング素子）をオンにすることにより、変圧器３の一方の巻線３ａに一方向の電流を流す。次に、ＦＥＴ３１をオフにし、ＦＥＴ３２をオンにし、ＦＥＴ４１をオンにし、ＦＥＴ４２をオフにすることにより、変圧器３の一方の巻線３ａに一方向と逆方向の電流を流す。以降、同様の動作を所定周波数で繰り返す。これにより、変圧器３の他方の巻線３ｂから交流を取り出すことができ、取り出した交流を整流回路５０で整流することにより、直流電圧を昇圧又は降圧するＤＣ／ＤＣコンバータを実現することができる。
【００４７】
次に、第１スイッチング回路２０及び第２スイッチング回路１０のように、ＦＥＴのスイッチング動作が別個独立に制御され、第１スイッチング回路２０及び第２スイッチング回路１０それぞれの低圧側のＦＥＴのソースが共通の接地レベルに接続され、一方のＦＥＴ（本実施の形態では、ＦＥＴ１１、１２）のオン時点を可変することができる場合、第１スイッチング回路２０のＦＥＴに過電流が流れる可能性があることについて説明する。
【００４８】
図４は第１スイッチング回路及び第２スイッチング回路のＦＥＴの動作により過電流が発生する場合の一例を示す説明図である。図４は、図１に例示した回路構成において、仮に本実施の形態の制御部６０による制御を行わなかった場合の第１スイッチング回路及び第２スイッチング回路のＦＥＴの動作により発生する過電流の様子を比較例として図示するものである。前述のとおり、第２スイッチング回路１０はＰＦＣ回路であり、入力電流波形を入力電圧波形に近づけるため、制御部６０は、交流電圧の位相に応じて、ＦＥＴ１１、ＦＥＴ１２のデューティ比を調整すべくオン時点を可変する。一方、第１スイッチング回路２０はＤＣ／ＤＣコンバータであり、直列回路３０のＦＥＴ３１、３２は交互にオン／オフし、直列回路４０のＦＥＴ４１、４２は交互にオン／オフする。
【００４９】
仮に、図４に示すように、時点ｔ１でＦＥＴ３１がオンとなり、ＦＥＴ３２がオフになった場合に、時点ｔ１でＦＥＴ１１がオンしたとする。
【００５０】
図５は第２スイッチング回路のＦＥＴの誤動作の一例を示す説明図である。図５に示すように、直列回路３０の低圧側のＦＥＴ３２のゲート・ソース間には、浮遊容量が存在する。また、前述したように、第２スイッチング回路１０のＦＥＴ１１のソースと第１スイッチング回路２０の低圧側のＦＥＴ３２のソースとは、接地レベルで相互に接続されている。第２スイッチング回路１０のＦＥＴ１１がオンとなることにより、ＦＥＴ１１に流れる電流が接地レベルに流れる。この場合に、接地レベルの電位が変動し、接地レベルとＦＥＴ３２のゲートとの間に存在する浮遊容量３２２により、ＦＥＴ３２のゲートに電圧が生じＦＥＴ３２を誤動作させる可能性、すなわち誤点弧（オン）する可能性がある。
【００５１】
そして、図４に示すように、第２スイッチング回路１０のＦＥＴ１１及び第１スイッチング回路２０の高圧側のＦＥＴ３１のオン時点が重なった場合に、低圧側のＦＥＴ３２が誤ってオンすると、ＦＥＴ３１、３２の両方が同時にオンとなり、時点ｔ１で過電流を生じるおそれがある。
【００５２】
なお、図４の例では、ＦＥＴ１１とＦＥＴ３１、３２のオン時点について説明したが、ＦＥＴ１１とＦＥＴ４１、４２のオン時点も同様であり、また、ＦＥＴ１２のオン時点もＦＥＴ１１のオン時点と同様であるので、説明は省略する。
【００５３】
次に、本実施の形態の制御部６０による過電流を防止するための制御について説明する。図６は本実施の形態の電源装置１００によるＦＥＴの制御の一例を示す説明図である。図６に示すように、制御部６０は、第２スイッチング回路１０のＦＥＴ１１及び第１スイッチング回路２０の高圧側のＦＥＴ３１それぞれのオン時点が重ならないように制御する。図６の例では、ＦＥＴ３１のオン時点ｔ１とＦＥＴ１１のオン時点ｔ２とは、Δｔだけずれている。
【００５４】
第２スイッチング回路１０のＦＥＴ１１及び第１スイッチング回路２０の高圧側のＦＥＴ３１それぞれのオン時点が重ならないように制御することにより、ＦＥＴ３１、３２の両方が同時にオンとなることがなく（ＦＥＴの誤動作を抑制することができ）、過電流の発生を抑制することができる。
【００５５】
図６の例では、ＦＥＴ１１とＦＥＴ３１、３２のオン時点について説明したが、ＦＥＴ１１とＦＥＴ４１、４２のオン時点も同様である。すなわち、制御部６０は、ＦＥＴ１１及び各直列回路の高圧側のＦＥＴ３１、４１それぞれのオン時点が重ならないように制御する。これにより、第１スイッチング回路２０が、複数の並列接続された直列回路を有する場合でも、ＦＥＴ３１、３２の両方、あるいはＦＥＴ４１、４２の両方が同時にオンとなることがなく、過電流の発生を抑制することができる。なお、ＦＥＴ１２のオン時点もＦＥＴ１１のオン時点と同様である。
【００５６】
また、本実施の形態によれば、第１スイッチング回路２０が、ＤＣ／ＤＣコンバータの構成の一部である場合に、高圧側のＦＥＴ及び低圧側のＦＥＴの両方が同時にオンとなることがなく、過電流の発生を抑制することができる。
【００５７】
また、本実施の形態によれば、第２スイッチング回路１０が、ＰＦＣ回路を構成する場合に、高圧側のＦＥＴ及び低圧側のＦＥＴの両方が同時にオンとなることがなく、過電流の発生を抑制することができる。
【００５８】
（第２実施形態）
上述の第１実施形態では、電源装置１００は、充電装置であったが、電源装置は充電装置に限定されるものではない。図７は第２実施形態の電源装置１００の回路構成の一例を示す説明図である。第２実施形態の電源装置１００は、例えば、プラグインハイブリッド車又は電気自動車に搭載され、交流電圧及び直流電圧を双方向に交直変換する絶縁型の変換装置である。第１実施形態との相違点は、第２スイッチング回路１０が、ＰＦＣ（Power Factor Correction）機能を有する双方向変換回路である点、及び整流回路５０が、双方向変換回路である点である。以下、第２スイッチング回路１０を双方向変換回路１０とし、整流回路５０を双方向変換回路５０として説明する。
【００５９】
双方向変換回路１０は、第２スイッチング回路１０のダイオード１３を、ＦＥＴ１８及びＦＥＴ１８のドレイン・ソース間に逆並列に接続されたダイオード１８１に置き換え、第２スイッチング回路１０のダイオード１４を、ＦＥＴ１９及びＦＥＴ１９のドレイン・ソース間に逆並列に接続されたダイオード１９１に置き換えたものである。制御部６０は、ＦＥＴ１１、１２、１８、１９のオン／オフを制御する。これにより、双方向変換回路１０は、バッテリ８を充電する場合には、ＰＦＣ回路及び整流回路として動作し、バッテリ８を放電させて交流端子Ｔ１、Ｔ２から交流を出力する場合には、ＤＣ／ＡＣコンバータとしての動作を行う。
【００６０】
双方向変換回路５０は、整流回路５０のダイオード５１を、ＦＥＴ５５及びＦＥＴ５５のドレイン・ソース間に逆並列に接続されたダイオード５５１に置き換え、整流回路５０のダイオード５２を、ＦＥＴ５６及びＦＥＴ５６のドレイン・ソース間に逆並列に接続されたダイオード５６１に置き換え、整流回路５０のダイオード５３を、ＦＥＴ５７及びＦＥＴ５７のドレイン・ソース間に逆並列に接続されたダイオード５７１に置き換え、整流回路５０のダイオード５４を、ＦＥＴ５８及びＦＥＴ５８のドレイン・ソース間に逆並列に接続されたダイオード５８１に置き換えるものである。制御部６０は、ＦＥＴ５５、５６、５７、５８のオン／オフを制御する。これにより、双方向変換回路５０は、バッテリ８を充電する場合には、整流回路として動作し、バッテリ８を放電させて交流端子Ｔ１、Ｔ２から交流を出力する場合には、ＤＣ／ＡＣコンバータとしての動作を行う。
【００６１】
第２実施形態においても、制御部６０は、図６に例示した動作と同様の動作を行う。すなわち、制御部６０は、ＦＥＴ１１及び各直列回路の高圧側のＦＥＴ３１、４１それぞれのオン時点が重ならないように制御する。これにより、第１スイッチング回路２０が、複数の並列接続された直列回路を有する場合でも、ＦＥＴ３１、３２の両方、あるいはＦＥＴ４１、４２の両方が同時にオンとなることがなく、過電流の発生を抑制することができる。
【００６２】
上述の各実施の形態において、ＦＥＴは、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とすることができるが、これに限定されるものではなく、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いることができる。
【００６３】
以上に開示された実施の形態及び実施例は、全ての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態及び実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての修正や変形を含むものと意図される。
【符号の説明】
【００６４】
３  変圧器
３ａ、３ｂ  巻線
１０  第２スイッチング回路、双方向変換回路
１１、１２  ＦＥＴ（スイッチング素子）
１３、１４  ダイオード
１５、１６、５  インダクタ
１８、１９  ＦＥＴ
２、６、１７  キャパシタ
２０  第１スイッチング回路
３０、４０  直列回路
３１、４１  ＦＥＴ（高圧側スイッチング素子）
３２、４２  ＦＥＴ（低圧側スイッチング素子）
５１、５２、５３、５４  ダイオード
５５、５６、５７、５８  ＦＥＴ
６０  制御部
【図１】
0006515762.tif 000002
【図２】
0006515762.tif 000003
【図３】
0006515762.tif 000004
【図４】
0006515762.tif 000005
【図５】
0006515762.tif 000006
【図６】
0006515762.tif 000007
【図７】
0006515762.tif 000008