(57)【特許請求の範囲】
【請求項１】
相互に対向する第１及び第２端面と、前記第１及び第２端面の間に延びる側面と、前記第１端面と前記側面との第１稜部に沿って延びる第１凹部と、前記第２端面と前記側面との第２稜部に沿って延びる第２凹部と、前記第１端面及び前記第１凹部に引き出された第１内部電極と、前記第１内部電極に対向し、前記第２端面及び前記第２凹部に引き出された第２内部電極と、を有する素体と、
前記第１端面側から前記素体を覆う第１外部電極と、
前記第２端面側から前記素体を覆う第２外部電極と、
を具備し、
前記第１凹部の前記第１端面からの深さが前記第１端面と前記第２内部電極との間隔の３０％以下であり、かつ前記第２凹部の前記第２端面からの深さが前記第２端面と前記第１内部電極との間隔の３０％以下である
積層セラミックコンデンサ。
【請求項２】
請求項１に記載の積層セラミックコンデンサであって、
前記素体は、前記第１及び第２端面との間にそれぞれ前記第１及び第２凹部を形成するように前記側面に沿って配置されたサイドマージン部を更に有する
積層セラミックコンデンサ。
【請求項３】
請求項１又は２に記載の積層セラミックコンデンサであって、
前記第１及び第２外部電極が前記側面まで延出する
積層セラミックコンデンサ。
【請求項４】
相互に対向する第１及び第２端面と、前記第１及び第２端面の間に延びる側面と、前記第１端面と前記側面との第１稜部に沿って延びる第１凹部と、前記第２端面と前記側面との第２稜部に沿って延びる第２凹部と、前記第１端面及び前記第１凹部に引き出された第１内部電極と、前記第１内部電極に対向し、前記第２端面及び前記第２凹部に引き出された第２内部電極と、を有する未焼成の素体を作製し、
前記第１端面側から前記素体を覆う第１外部電極を形成し、
前記第２端面側から前記素体を覆う第２外部電極を形成し、
未焼成の前記素体を作製する工程は、
複数のセラミックシートを圧着することにより、前記第１及び第２内部電極が配置された積層チップを作製し、
前記積層チップに、前記側面に沿って延びるサイドマージン部を形成し、
前記積層チップに形成されたサイドマージン部を乾燥させて収縮させることにより前記第１及び第２凹部を形成する
工程を含む
積層セラミックコンデンサの製造方法。
【請求項５】
相互に対向する第１及び第２端面と、前記第１及び第２端面の間に延びる側面と、前記第１端面と前記側面との第１稜部に沿って延びる第１凹部と、前記第２端面と前記側面との第２稜部に沿って延びる第２凹部と、前記第１端面及び前記第１凹部に引き出された第１内部電極と、前記第１内部電極に対向し、前記第２端面及び前記第２凹部に引き出された第２内部電極と、を有する未焼成の素体を作製し、
前記第１端面側から前記素体を覆う第１外部電極を形成し、
前記第２端面側から前記素体を覆う第２外部電極を形成し、
未焼成の前記素体を作製する工程は、
複数のセラミックシートを圧着することにより、前記第１及び第２内部電極が配置された積層チップを作製し、
前記積層チップに、前記側面に沿って延びるサイドマージン部を形成し、
未焼成の前記素体に加工を施すことにより前記第１及び第２凹部を形成する
工程を含む
積層セラミックコンデンサの製造方法。
【請求項６】
請求項５に記載の積層セラミックコンデンサの製造方法であって、
前記加工はバレル研磨である
積層セラミックコンデンサの製造方法。
【請求項７】
相互に対向する第１及び第２端面と、前記第１及び第２端面の間に延びる側面と、前記第１端面と前記側面との第１稜部に沿って延びる第１凹部と、前記第２端面と前記側面との第２稜部に沿って延びる第２凹部と、前記第１端面及び前記第１凹部に引き出された第１内部電極と、前記第１内部電極に対向し、前記第２端面及び前記第２凹部に引き出された第２内部電極と、を有する未焼成の素体を作製し、
前記第１端面側から前記素体を覆う第１外部電極を形成し、
前記第２端面側から前記素体を覆う第２外部電極を形成し、
未焼成の前記素体を作製する工程は、
複数のセラミックシートを圧着することにより、前記第１及び第２内部電極が配置された積層チップを作製し、
前記積層チップに、前記積層チップよりも焼成時の収縮率が大きい材料で構成され、前記側面に沿って延びるサイドマージン部を形成し、
未焼成の前記素体を焼成することにより前記第１及び第２凹部を形成する
工程を含む
積層セラミックコンデンサの製造方法。
【請求項８】
請求項７に記載の積層セラミックコンデンサの製造方法であって、
前記サイドマージン部が、前記積層チップよりも焼成時に液相を生じやすい材料で構成される
積層セラミックコンデンサの製造方法。
【請求項９】
請求項７又は８に記載の積層セラミックコンデンサの製造方法であって、
前記サイドマージン部が、前記積層チップよりも原料粉末の割合が少ない材料で構成される
積層セラミックコンデンサの製造方法。
【請求項１０】
請求項７から９のいずれか１項に記載の積層セラミックコンデンサの製造方法であって、
前記サイドマージン部が、前記積層チップよりも原料粉末の平均粒径が小さい材料で構成される
積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサの内部電極を拡大することが有効である。内部電極を拡大するためには、内部電極の周囲の絶縁性を確保するためのサイドマージン部を薄くする必要がある。
【０００３】
この一方で、一般的な積層セラミックコンデンサの製造方法では、各工程（例えば、内部電極のパターニング、積層シートの切断など）の精度により、均一な厚さのサイドマージン部を形成することが難しい。したがって、このような積層セラミックコンデンサの製造方法では、サイドマージン部を薄くするほど、内部電極の周囲の絶縁性を確保することが難しくなる。
【０００４】
特許文献１，２には、サイドマージン部を後付けする技術が開示されている。つまり、これらの技術では、積層シートを切断することにより、側面に内部電極が露出した積層チップが作製される。そして、この積層チップの側面にサイドマージン部を設けることにより、素体が作製される。
【０００５】
これにより、特許文献１，２に記載の技術では、均一な厚さのサイドマージン部を有する素体が得られる。したがって、これらの技術に係る積層セラミックコンデンサでは、サイドマージン部を薄くして内部電極を拡大する場合にも、内部電極の周囲の絶縁性を確保することができる。
【０００６】
また、積層セラミックコンデンサには、特許文献１，２に記載の技術とは別に、外部電極の素体に対する接続強度を向上させる技術が求められる。このような技術により、外部電極が素体から剥離することを防止することができるため、積層セラミックコンデンサにおいて高い信頼性が得られる。
【０００７】
特許文献３には、素体に対する外部電極の接続強度を向上可能な技術が開示されている。この技術では、素体における外部電極が設けられる領域に、内部電極に接続されていないダミー電極を露出させる。この技術では、金属で形成されたダミー電極に対して外部電極が良好な接続性を有するため、素体に対する外部電極の接続強度が向上する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−２０９５３９号公報
【特許文献２】特開２０１２−１９１１６４号公報
【特許文献３】特開２０１３−８４８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１，２に記載のサイドマージン部を後付けする技術では、特許文献３に記載のダミー電極をサイドマージン部に配置することが困難である。したがって、サイドマージン部を後付けする構成においても、素体に対する外部電極の接続強度を向上可能な技術が求められる。
【００１０】
以上のような事情に鑑み、本発明の目的は、外部電極の素体に対する高い接続強度が得られる積層セラミックコンデンサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、素体と、第１外部電極と、第２外部電極と、を具備する。
上記素体は、相互に対向する第１及び第２端面と、上記第１及び第２端面の間に延びる側面と、上記第１端面と上記側面との第１稜部に沿って延びる第１凹部と、上記第２端面と上記側面との第２稜部に沿って延びる第２凹部と、上記第１端面及び上記第１凹部に引き出された第１内部電極と、上記第１内部電極に対向し、上記第２端面及び上記第２凹部に引き出された第２内部電極と、を有する。
上記第１外部電極は、上記第１端面側から上記素体を覆う。
上記第２外部電極は、上記第２端面側から上記素体を覆う。
【００１２】
この構成では、第１及び第２内部電極が露出した第１及び第２凹部が設けられる。これにより、第１及び第２外部電極が、第１及び第２端面のみならず、第１及び第２凹部においても第１及び第２内部電極と接続される。つまり、この構成では、第１及び第２外部電極と第１及び第２内部電極とが接続する領域を広く確保することができる。これにより、第１及び第２外部電極の素体に対する高い接続強度が得られる。
【００１３】
上記素体は、上記第１及び第２端面との間にそれぞれ上記第１及び第２凹部を形成するように上記側面に沿って配置されたサイドマージン部を更に有してもよい。
この構成では、サイドマージン部を後付けすることにより、第１及び第２凹部を容易に形成可能となる。
【００１４】
上記第１及び第２外部電極が上記側面まで延出していてもよい。
この構成では、第１及び第２端面、並びに第１及び第２凹部に露出する第１及び第２内部電極の全体が第１及び第２外部電極に覆われる。これにより、第１及び第２外部電極と第１及び第２内部電極とが接続する領域を更に広く確保することができる。
【００１５】
上記第１凹部の上記第１端部からの深さが上記第１端面と上記第２内部電極との間隔の３０％以下であり、かつ上記第２凹部の上記第２端部からの深さが上記第２端面と上記第１内部電極との間隔の３０％以下であってもよい。
この構成では、第１外部電極と第２内部電極との絶縁性、及び第２外部電極と第１内部電極との絶縁性がより確実に得られる。これにより、積層セラミックコンデンサでは、耐湿性が向上するため、高い信頼性が得られる。
【００１６】
本発明の一形態に係る積層セラミックコンデンサの製造方法では、相互に対向する第１及び第２端面と、上記第１及び第２端面の間に延びる側面と、上記第１端面と上記側面との第１稜部に沿って延びる第１凹部と、上記第２端面と上記側面との第２稜部に沿って延びる第２凹部と、上記第１端面及び上記第１凹部に引き出された第１内部電極と、上記第１内部電極に対向し、上記第２端面及び上記第２凹部に引き出された第２内部電極と、を有する素体が作製される。
上記第１端面側から上記素体を覆う第１外部電極が形成される。
上記第２端面側から上記素体を覆う第２外部電極が形成される。
【００１７】
複数のセラミックシートを圧着することにより、上記第１及び第２内部電極が配置された積層チップが作製されてもよい。
上記積層チップに、上記側面に沿って延びるサイドマージン部を形成することにより未焼成の上記素体が作製されてもよい。
この構成では、サイドマージン部を後付けすることにより、第１及び第２凹部を容易に形成可能となる。
【００１８】
上記積層チップに形成されたサイドマージン部を乾燥させて収縮させることにより上記第１及び第２凹部が形成されてもよい。
未焼成の上記素体に加工を施すことにより上記第１及び第２凹部が形成されてもよい。
上記加工はバレル研磨であってもよい。
【００１９】
上記サイドマージン部が、上記積層チップよりも焼成時の収縮率が大きい材料で構成された未焼成の上記素体が作製されてもよい。
未焼成の上記素体を焼成することにより上記第１及び第２凹部が形成されてもよい。
上記サイドマージン部が、上記積層チップよりも焼成時に液相を生じやすい材料で構成されてもよい。
上記サイドマージン部が、上記積層チップよりも原料粉末の割合が少ない材料で構成されてもよい。
上記サイドマージン部が、上記積層チップよりも原料粉末の平均粒径が小さい材料で構成されてもよい。
【００２０】
これらの構成では、サイドマージン部を後付けする構成において、素体に容易に凹部を形成することができる。
【発明の効果】
【００２１】
外部電極の素体に対する高い接続強度が得られる積層セラミックコンデンサ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。
【図２】上記積層セラミックコンデンサのＡ−Ａ'線に沿った断面図である。
【図３】上記積層セラミックコンデンサのＢ−Ｂ'線に沿った断面図である。
【図４】上記積層セラミックコンデンサの素体の斜視図である。
【図５】上記積層セラミックコンデンサの素体の平面図である。
【図６】上記積層セラミックコンデンサの素体の側面図である。
【図７】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
【図８】上記製造方法のステップＳ０１で準備される積層シートの平面図である。
【図９】上記製造方法のステップＳ０２を示す積層シートの斜視図である。
【図１０】上記製造方法のステップＳ０３を示す積層シートの平面図である。
【図１１】上記製造方法のステップＳ０３の後の積層チップの斜視図である。
【図１２】上記製造方法のステップＳ０４の後の素体の斜視図である。
【図１３】上記製造方法のステップＳ０５の後の素体の斜視図である。
【図１４】上記製造方法の変形例を示す素体の斜視図である。
【発明を実施するための形態】
【００２３】
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
【００２４】
［積層セラミックコンデンサ１０の全体構成］
図１〜３は、本発明の第１の実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
【００２５】
積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。外部電極１４，１５は、相互に離間し、素体１１を挟んでＸ軸方向に対向している。
【００２６】
素体１１は、Ｘ軸方向を向いた２つの端面Ｔ１，Ｔ２と、Ｙ軸方向を向いた２つの側面Ｓ１，Ｓ２と、Ｚ軸方向を向いた２つの主面Ｍ１，Ｍ２と、を有する。素体１１の側面Ｓ１，Ｓ２と主面Ｍ１，Ｍ２とを接続する４つの稜部は面取りされている。また、素体１１の端面Ｔ１，Ｔ２と側面Ｓ１，Ｓ２とを接続する４つの稜部には凹部２２，２３（図４〜６参照）が設けられている。凹部２２，２３の詳細な構成については後述する。
【００２７】
素体１１の寸法は、任意に決定可能である。例えば、素体１１では、Ｘ軸方向の寸法を１．０ｍｍとし、Ｙ軸及びＺ軸方向の寸法を０．５ｍｍとすることができる。
なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
【００２８】
第１外部電極１４は、素体１１を第１端面Ｔ１から覆い、第１端面Ｔ１に接続する側面Ｓ１，Ｓ２及び主面Ｍ１，Ｍ２に延出している。また、第２外部電極１５は、素体１１を第２端面Ｔ２から覆い、第２端面Ｔ２に接続する側面Ｓ１，Ｓ２及び主面Ｍ１，Ｍ２に延出している。これにより、外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。
【００２９】
外部電極１４，１５はそれぞれ、良導体により形成され、積層セラミックコンデンサ１０の端子として機能する。外部電極１４，１５を形成する良導体としては、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金を用いることができる。
外部電極１４，１５は、単層構造であっても複層構造であってもよい。
【００３０】
複層構造の外部電極１４，１５は、例えば、下地膜と表面膜との２層構造や、下地膜と中間膜と表面膜との３層構造として構成されていてもよい。
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。
【００３１】
素体１１は、積層チップ１６と、サイドマージン部１７と、を有する。
積層チップ１６は、容量形成部１８と、カバー部１９と、エンドマージン部２０，２１と、第１内部電極１２と、第２内部電極１３と、を有する。
サイドマージン部１７は、Ｘ−Ｚ平面に沿って延びる平板状であり、積層チップ１６のＹ軸方向を向いた両側面Ｐ１，Ｐ２をそれぞれ覆っている。
【００３２】
容量形成部１８は、素体１１の中央部に設けられ、積層セラミックコンデンサ１０における電荷を蓄える機能を果たす機能部として構成される。
エンドマージン部２０，２１は、容量形成部１８のＸ軸方向両側に設けられている。つまり、第１エンドマージン部２０は容量形成部１８と第２外部電極１５との間に配置され、
第２エンドマージン部２１は容量形成部１８と第１外部電極１４との間に配置されている。
カバー部１９は、Ｘ−Ｙ平面に沿って延びる平板状であり、容量形成部１８及びエンドマージン部２０，２１のＺ軸方向を向いた両主面をそれぞれ覆っている。
サイドマージン部１７及びカバー部１９は、主に、容量形成部１８及びエンドマージン部２０，２１を保護するとともに、容量形成部１８及びエンドマージン部２０，２１の周囲の絶縁性を確保する機能を有する。
【００３３】
内部電極１２，１３は、いずれもＸ−Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に交互に配置されている。第１内部電極１２は、容量形成部１８及び第２エンドマージン部２１にわたって配置され、第１外部電極１４に接続されている。第２内部電極１３は、容量形成部１８及び第１エンドマージン部２０にわたって配置され、第２外部電極１５に接続されている。
【００３４】
したがって、内部電極１２，１３は、容量形成部１８において交差し、相互に対向している。また、第１内部電極１２は、第１エンドマージン部２０によって第２外部電極１５から隔てられることにより、第２外部電極１５から絶縁されている。更に、第２内部電極１３は、第２エンドマージン部２１によって第１外部電極１４から隔てられることにより、第１外部電極１４から絶縁されている。
【００３５】
内部電極１２，１３はそれぞれ、良導体により形成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を形成する良導体としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料が用いられる。
【００３６】
容量形成部１８及びエンドマージン部２０，２１は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各誘電体セラミック層の容量を大きくするため、容量形成部１８及びエンドマージン部２０，２１を形成する材料として高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。
【００３７】
また、容量形成部１８及びエンドマージン部２０，２１を構成する誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（ＰＣＺＴ）系、ジルコン酸バリウム（ＢａＺｒＯ３）系、酸化チタン（ＴｉＯ２）系などであってもよい。
【００３８】
サイドマージン部１７及びカバー部１９も、誘電体セラミックスによって形成されている。サイドマージン部１７及びカバー部１９を形成する材料は、絶縁性セラミックスであればよいが、容量形成部１８及びエンドマージン部２０，２１と同様の組成系の材料を用いることより、製造効率が向上するとともに、素体１１における内部応力が抑制される。
【００３９】
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、容量形成部１８において第１内部電極１２と第２内部電極１３との間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
【００４０】
なお、積層セラミックコンデンサ１０の構成は、特定の構成に限定されず、積層セラミックコンデンサ１０に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、容量形成部１８における各内部電極１２，１３の枚数は、適宜決定可能である。
【００４１】
［凹部２２，２３の詳細な構成］
図４〜６は、積層セラミックコンデンサ１０の外部電極１４，１５を透視して素体１１を示す図である。図４は、素体１１の斜視図である。図５は、素体１１の平面図である。図６は、素体１１の側面図である。図４〜６では、外部電極１４，１５の概形を破線で示している。
【００４２】
素体１１には、第１端面Ｔ１と側面Ｓ１，Ｓ２との第１稜部に沿ってＺ軸方向に延びる第１凹部２２が設けられている。また、素体１１には、第２端面Ｔ２と側面Ｓ１，Ｓ２との第２稜部に沿ってＺ軸方向に延びる第２凹部２３が設けられている。凹部２２，２３は、素体１１のＺ軸方向の全幅にわたって設けられ、端面Ｔ１，Ｔ２及び側面Ｓ１，Ｓ２から窪む溝を形成している。
【００４３】
凹部２２，２３は、サイドマージン部１７のＸ軸方向の両側に設けられている。つまり、サイドマージン部１７は、積層チップ１６よりもＸ軸方向の寸法が小さく、積層チップ１６の端面Ｔ１，Ｔ２から間隔をあけて配置されている。これにより、第１凹部２２には第２エンドマージン部２１の側面Ｐ１，Ｐ２が露出し、第２凹部２３には第１エンドマージン部２０の側面Ｐ１，Ｐ２が露出している。
【００４４】
外部電極１４，１５は、それぞれ凹部２２，２３を覆っている。このため、第１外部電極１４は、第１端面Ｔ１のみならず第１凹部２２においても第１内部電極１２に接続される。また、第２外部電極１５は、第２端面Ｔ２のみならず第２凹部２３においても第２内部電極１３に接続される。このように、積層セラミックコンデンサ１０では、素体１１に凹部２２，２３を設けることにより、外部電極１４，１５と内部電極１２，１３とが接続する領域を広く確保することができる。
【００４５】
外部電極１４，１５は、誘電体セラミックスよりも、金属材料で形成された内部電極１２，１３の方が、より強固に接続可能である。このため、積層セラミックコンデンサ１０では、外部電極１４，１５の素体１１に対する高い接続強度が得られる。したがって、積層セラミックコンデンサ１０では、外部電極１４，１５が素体１１から剥離することを防止することができるため、高い信頼性が得られる。
【００４６】
また、積層セラミックコンデンサ１０では、外部電極１４，１５と内部電極１２，１３との接触面積が大きくなるため、外部電極１４，１５と内部電極１２，１３との接触抵抗が低減される。このため、積層セラミックコンデンサ１０では、等価直列抵抗（ＥＳＲ：Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）を低減することが可能である。
【００４７】
図６には、第１凹部２２の第１端面Ｔ１からの深さＤ２２、第２凹部２３の第２端面Ｔ２からの深さＤ２３、第１エンドマージン部２０のＸ軸方向の寸法Ｄ２０、及び第２エンドマージン部２１のＸ軸方向の寸法Ｄ２１が示されている。
【００４８】
第１凹部２２の深さＤ２２は、第２エンドマージン部２１の寸法Ｄ２１よりも小さい。これにより第１外部電極１４が第１凹部２２内において第２内部電極１３とショートすることを防止することができる。
同様に、第２凹部２３の深さＤ２３は、第１エンドマージン部２０の寸法Ｄ２０よりも小さい。これにより第２外部電極１５が第２凹部２３内において第１内部電極１２とショートすることを防止することができる。
【００４９】
凹部２２，２３の深さＤ２２，Ｄ２３が大きいほど、外部電極１４，１５と内部電極１２，１３とが接続する領域を大きく確保することができる。より詳細に、凹部２２，２３の深さＤ２２，Ｄ２３を大きくするにつれて、素体１１と外部電極１４，１５との接続強度が直線的に増大する。このため、素体１１と外部電極１４，１５との接続強度を向上させる観点からは、凹部２２，２３の深さＤ２２，Ｄ２３が大きいことが好ましい。
【００５０】
この一方で、第１凹部２２の深さＤ２２が大きいほど、第１凹部２２内の第１外部電極１４が第２内部電極１３に近接する。また、第２凹部２３の深さＤ２３が大きいほど、第２凹部２３内の第２外部電極１５が第１内部電極１２に近接する。このため、凹部２２，２３の深さＤ２２，Ｄ２３が大きいほど、積層セラミックコンデンサ１０の使用時などに大気中の水分により絶縁不良が発生しやすくなる。
【００５１】
このため、素体１１では、第１凹部２２の深さＤ２２を第２エンドマージン部２１の寸法Ｄ２１の３０％以下に留め、かつ第２凹部２３の深さＤ２３を第１エンドマージン部２０の寸法Ｄ２０の３０％以下に留めることが好ましい。これにより、積層セラミックコンデンサ１０では、耐湿性による絶縁不良が発生することを効果的に防止することができるため、高い信頼性が得られる。
【００５２】
［積層セラミックコンデンサ１０の製造方法］
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８〜１３は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８〜１３を適宜参照しながら説明する。
【００５３】
（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、容量形成部１８及びエンドマージン部２０，２１を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。
【００５４】
図８はセラミックシート１０１，１０２，１０３の平面図である。図８（Ａ）はセラミックシート１０１を示し、図８（Ｂ）はセラミックシート１０２を示し、図８（Ｃ）はセラミックシート１０３を示している。セラミックシート１０１，１０２，１０３は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
【００５５】
ステップＳ０１の段階では、セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図８には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。
【００５６】
図８に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。
【００５７】
内部電極１１２，１１３は、任意の導電性ペーストを用いて形成することができる。導電性ペーストによる内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
【００５８】
内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。
【００５９】
（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
【００６０】
図９は、ステップＳ０２で得られる積層シート１０４の斜視図である。図９では、説明の便宜上、セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。
【００６１】
積層シート１０４では、容量形成部１８及びエンドマージン部２０，２１に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向最上面及び最下面にそれぞれカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図９に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
【００６２】
（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を切断することにより未焼成の積層チップ１１６を作製する。
【００６３】
図１０は、ステップＳ０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材としてのテープＴｐに貼り付けられた状態で、切断線Ｌｘ，Ｌｙに沿って切断される。
これにより、積層シート１０４が個片化され、図１１に示す積層チップ１１６が得られる。積層チップ１１６には、内部電極１１２，１１３が露出した切断面である側面Ｐ１，Ｐ２が形成されている。
【００６４】
積層シート１０４の切断方法は、特定の方法に限定されない。例えば、積層シート１０４の切断には、各種ブレードを利用した技術を用いることができる。積層シート１０４の切断に利用可能なブレードの一例としては、押し切り刃や回転刃（ダイシングブレードなど）が挙げられる。更に、積層シート１０４の切断には、各種ブレードを利用した技術以外にも、例えばレーザ切断やウォータージェット切断を用いることができる。
【００６５】
必要に応じ、切断後の積層チップ１１６を洗浄し、側面Ｐ１，Ｐ２などに付着した切断屑などを除去する。
【００６６】
（ステップＳ０４：サイドマージン部形成）
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６の側面Ｐ１，Ｐ２に、未焼成のサイドマージン部１１７を形成する。
【００６７】
サイドマージン部１１７は、例えば、セラミックシートを積層チップ１１６の側面Ｐ１，Ｐ２で打ち抜くことや、セラミックスラリーを積層チップ１１６の側面Ｐ１，Ｐ２に塗布することにより形成することができる。セラミックスラリーを積層チップ１１６の側面Ｐ１，Ｐ２に塗布する方法としては、例えば、ディップ法を用いることができる。
【００６８】
以上により、図１２に示す未焼成の素体１１１が得られる。
未焼成の素体１１１の形状は、焼成後の素体１１の形状に応じて決定可能である。例えば、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの素体１１を得るために、１．２ｍｍ×０．６ｍｍ×０．６ｍｍの未焼成の素体１１１を作製することができる。
【００６９】
（ステップＳ０５：凹部形成）
ステップＳ０５では、ステップＳ０４で得られた図１２に示す未焼成の素体１１１に凹部１２２，１２３を形成することにより、図１３に示す未焼成の素体１１１を作製する。ステップＳ０５は、様々な手法で実行可能であり、その一例を以下に例示する。
【００７０】
例えば、図１２に示す未焼成の素体１１１のサイドマージン部１１７を乾燥させてＸ軸方向に収縮させることにより、図１３に示す未焼成の素体１１１の凹部１２２，１２３を形成することができる。サイドマージン部１１７を乾燥時に収縮しやすくするために、ステップＳ０４（サイドマージン部形成）ではセラミックスラリーの塗布によりサイドマージン部１１７を形成することが好ましい。
【００７１】
また、図１２に示す未焼成の素体１１１に凹部１２２，１２３を形成するための加工を施すことにより、図１３に示す未焼成の素体１１１を作製することができる。未焼成の素体１１１に凹部１２２，１２３を形成するための加工方法としては、バレル研磨やレーザ照射やサンドブラストなどを用いることができる。更に、サイドマージン部１１７を押圧して変形させることにより、凹部１２２，１２３を形成してもよい。
【００７２】
一例として、図１２に示す未焼成の素体１１１にバレル研磨を施すことにより凹部１２２，１２３を形成する方法について説明する。バレル研磨は、例えば、複数の未焼成の素体１１１と研磨媒体と液体とをバレル容器に封入し、バレル容器に回転運動や振動を与えることにより実行可能である。
【００７３】
上記のとおり、積層チップ１１６は、ステップＳ０３で切断される前のステップＳ０２において静水圧加圧や一軸加圧などにより高密度化されている。この一方で、ステップＳ０４では、積層チップ１１６の各層の剥離を防止するため、積層チップ１１６に形成されたサイドマージン部１１７に大きい圧力を加えず、サイドマージン部１１７が高密度化されない。
【００７４】
したがって、図１２に示す未焼成の素体１１１では、サイドマージン部１１７の密度が、積層チップ１１６の密度よりも低くなる。このため、図１２に示す未焼成の素体１１１にバレル研磨を施すと、低密度のサイドマージン部１１７が高密度の積層チップ１１６よりも多く摩耗する。これにより、図１３に示すバレル研磨後の未焼成の素体１１１には、サイドマージン部１１７のＸ軸方向両端部が多く摩耗することにより、凹部１２２，１２３が形成される。
【００７５】
なお、図１３に示すバレル研磨後の未焼成の素体１１１では、サイドマージン部１１７のＸ軸方向両端部のみならず、サイドマージン部１１７のＺ軸方向両端部も多く摩耗していてもよい。これにより、サイドマージン部１１７のＺ軸方向両側に、Ｘ軸方向に延びる凹部が形成されていても差し支えない。
【００７６】
（ステップＳ０６：焼成）
ステップＳ０６では、ステップＳ０５で得られた図１３に示す未焼成の素体１１１を焼成することにより、図１〜６に示す積層セラミックコンデンサ１０の素体１１を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
【００７７】
（ステップＳ０７：外部電極形成）
ステップＳ０７では、ステップＳ０６で得られた素体１１に外部電極１４，１５を形成することにより、図１〜６に示す積層セラミックコンデンサ１０を作製する。
【００７８】
ステップＳ０７では、まず、端面Ｔ１，Ｔ２のうちの一方から素体１１を覆うように未焼成の電極材料を塗布し、端面Ｔ１，Ｔ２のうちの他方から素体１１を覆うように未焼成の電極材料を塗布する。これにより、端面Ｔ１，Ｔ２のそれぞれから素体１１が未焼成の電極材料によって覆われる。
【００７９】
未焼成の電極材料の塗布方法は、未焼成の電極材料を素体１１の凹部２２，２３内に充填可能であればよく、特定の方法に限定されない。未焼成の電極材料の塗布方法としては、例えば、ディップ法が挙げられる。
【００８０】
次に、素体１１に塗布された未焼成の電極材料に、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、外部電極１４，１５が完成する。
【００８１】
なお、上記のステップＳ０７における処理の一部を、ステップＳ０６の前に行ってもよい。例えば、ステップＳ０６の前に未焼成の素体１１１に端面Ｔ１，Ｔ２から未焼成の電極材料を塗布し、ステップＳ０６において、未焼成の素体１１１を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極１４，１５の下地層を形成してもよい。
【００８２】
（変形例）
積層セラミックコンデンサ１０の製造方法においてステップＳ０５（凹部形成）は必須ではない。つまり、ステップＳ０４（サイドマージン部形成）において図１４に示す予め凹部１２２，１２３が形成された未焼成の素体１１１が得られれば、事後的に凹部１２２，１２３を形成する必要がなくなる。
【００８３】
例えば、積層チップ１１６の側面Ｐ１，Ｐ２に、Ｘ軸方向に短いサイドマージン部１１７を配置することにより、図１４に示す未焼成の素体１１１が得られる。また、積層チップ１１６の側面Ｐ１，Ｐ２によるセラミックシートの打ち抜き条件を、サイドマージン部１１７がＸ軸方向に短くなるように調整することによっても、図１４に示す未焼成の素体１１１が得られる。
【００８４】
また、焼成前の素体１１１においてサイドマージン部１１７を積層チップ１１６よりも焼成時の収縮率が大きい材料で構成することにより、焼成前の素体１１１に凹部１２２，１２３を形成する必要がなくなる。この場合、焼成時にサイドマージン部１１７が積層チップ１１６よりも大きく収縮することにより、焼成後の素体１１に凹部２２，２３が形成される。
【００８５】
このためには、例えば、サイドマージン部１１７を積層チップ１１６よりも焼成時に液相を生じやすい材料で構成することができる。この場合、サイドマージン部１１７には、ガラス成分を構成するケイ素酸化物やホウ素窒化物などを積層チップ１１６よりも多く含ませることが可能である。
【００８６】
また、サイドマージン部１１７において、焼成後に固形成分となる原料粉末の割合を積層チップ１１６よりも少なくすることも有効である。
更に、サイドマージン部１１７において、原料粉末の平均粒径を積層チップ１１６よりも小さくすることも有効である。
【００８７】
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【００８８】
例えば、上記実施形態では凹部２２，２３が素体１１のＺ軸方向の全幅にわたって形成されているが、凹部２２，２３は内部電極１２，１３の少なくとも１つを露出させていればよい。例えば、凹部２２，２３は、素体１１のエンドマージン部２０，２１に対応する領域のみに設けられ、カバー部１９に対応する領域に設けられていなくてもよい。
【００８９】
また、積層セラミックコンデンサ１０では、上記実施形態のように凹部２２，２３が素体１１の端面Ｔ１，Ｔ２と側面Ｓ１，Ｓ２との４つの稜部のいずれにも設けられることが好ましいが、この構成は必須ではない。つまり、積層セラミックコンデンサ１０では、凹部２２，２３が素体１１の４つの稜部のうち少なくとも１つに設けられていれば、上記実施形態の効果を得ることができる。
【００９０】
更に、積層セラミックコンデンサ１０では、上記実施形態のように外部電極１４，１５が凹部２２，２３を超えて素体１１の側面Ｓ１，Ｓ２まで延出していることが好ましいが、この構成は必須ではない。つまり、外部電極１４，１５が、凹部２２，２３の少なくとも一部を覆い、凹部２２，２３内において内部電極１２，１３に接続されていれば、上記実施形態の効果を得ることができる。
【符号の説明】
【００９１】
１０…積層セラミックコンデンサ
１１…素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層チップ
１７…サイドマージン部
１８…容量形成部
１９…カバー部
２０，２１…エンドマージン部
２２，２３…凹部
【図１】
0006496271.tif 000002
【図２】
0006496271.tif 000003
【図３】
0006496271.tif 000004
【図４】
0006496271.tif 000005
【図５】
0006496271.tif 000006
【図６】
0006496271.tif 000007
【図７】
0006496271.tif 000008
【図８】
0006496271.tif 000009
【図９】
0006496271.tif 000010
【図１０】
0006496271.tif 000011
【図１１】
0006496271.tif 000012
【図１２】
0006496271.tif 000013
【図１３】
0006496271.tif 000014
【図１４】
0006496271.tif 000015