(57)【特許請求の範囲】
【請求項１】
回転キャパシタと、
複数の基本フィルタであって、各基本フィルタが、
前記各基本フィルタの第1ノードと前記各基本フィルタの第2ノードとの間で連結された基本スイッチと、
前記各基本フィルタの前記第1ノードに連結されたヒストリキャパシタとを含み、
前記複数の基本フィルタの前記第2ノードが、1つの相互接続ノードにおいて前記回転キャパシタと相互接続される、複数の基本フィルタと、
複数の信号源であって、各信号源が前記複数の基本フィルタの前記各第1ノードに接続される、複数の信号源とを含み、
前記複数の基本フィルタの前記第2ノードは、1つの相互接続ノードにおいて前記回転キャパシタと相互接続され、これにより、前記複数の信号源が提供する電荷が、前記基本スイッチのスイッチング状態に応じて、前記複数の基本フィルタのヒストリキャパシタと前記回転キャパシタとの間で共有される、
電荷共有フィルタ。
【請求項２】
前記信号源は電流源であり、各電流源が前記複数の基本フィルタの各第1ノードに接続される、
請求項1に記載の電荷共有フィルタ。
【請求項３】
前記複数の基本フィルタの前記第1ノードは前記電荷共有フィルタの入力および出力の両方であり、前記入力は電流信号を受信するように構成され、前記出力は電圧信号を提供するように構成され、
前記電圧信号は前記電荷共有フィルタのフィルタ特性に基づく前記電流信号のフィルタリングによって提供される、
請求項1または2に記載の電荷共有フィルタ。
【請求項４】
前記フィルタ特性は、同相成分および直交成分を含む複素バンドパスフィルタとしての特性を示す、
請求項3に記載の電荷共有フィルタ。
【請求項５】
前記複数の基本フィルタの前記基本スイッチは、周期的にスイッチングされる、
請求項1から4のいずれか一項に記載の電荷共有フィルタ。
【請求項６】
前記複数の基本フィルタの前記基本スイッチは、サンプリング周期に基づいてスイッチングされる、
請求項1から5のいずれか一項に記載の電荷共有フィルタ。
【請求項７】
前記回転キャパシタおよび前記複数の基本フィルタの前記ヒストリキャパシタに蓄積された電荷の電荷量は、前記サンプリング周期によって定められる電荷量となる、
請求項6に記載の電荷共有フィルタ。
【請求項８】
前記複数の基本フィルタの前記基本スイッチは、多相スイッチング信号に基づいてスイッチングされる、
請求項1から7のいずれか一項に記載の電荷共有フィルタ。
【請求項９】
前記多相スイッチング信号は、前記複数の基本フィルタの一方の基本スイッチのための第1信号レベルを提供する一方で、前記複数の基本フィルタの他方の基本スイッチのための第2信号レベルを提供する、
請求項8に記載の電荷共有フィルタ。
【請求項１０】
前記回転キャパシタ、前記複数の基本フィルタの前記基本スイッチ、および前記複数の基本フィルタの前記ヒストリキャパシタは、トランジスタを用いて構成される、
請求項1から9のいずれか一項に記載の電荷共有フィルタ。
【請求項１１】
複数の第2基本フィルタであって、各第2基本フィルタが、
前記相互接続ノードと前記各第2基本フィルタの第3ノードとの間で連結された基本スイッチと、
前記第3ノードに連結されたヒストリキャパシタとを含み、
これにより、前記複数の信号源が提供する電荷が、前記複数の基本フィルタの前記基本スイッチおよび前記複数の第2基本フィルタの前記基本スイッチのスイッチング状態に応じて、前記複数の基本フィルタの前記ヒストリキャパシタ、前記複数の第2基本フィルタの前記ヒストリキャパシタ、および前記回転キャパシタの間で共有される、複数の第2基本フィルタをさらに含む、
請求項1または2に記載の電荷共有フィルタ。
【請求項１２】
前記複数の第2基本フィルタは前記複数の基本フィルタに縦続接続され、各第2基本フィルタが1つの一次IIRフィルタを形成する、
請求項11に記載の電荷共有フィルタ。
【請求項１３】
前記複数の第2基本フィルタは前記複数の基本フィルタに縦続接続され、各第2基本フィルタが、第2および第3基本スイッチと、第2および第3ヒストリキャパシタとをさらに含み、前記第2および第3基本スイッチの一端は前記相互接続ノードに連結され、前記第2基本スイッチの他端は前記第2ヒストリキャパシタに連結され、前記第3基本スイッチの他端は前記第3ヒストリキャパシタに連結され、各第2基本フィルタが1つの三次IIRフィルタを形成する、
請求項11に記載の電荷共有フィルタ。
【請求項１４】
前記複数の基本フィルタの前記第1ノードは前記電荷共有フィルタの入力であり、前記入力は電流信号を受信するように構成され、
前記複数の第2基本フィルタの前記第3ノードは前記電荷共有フィルタの出力であり、前記出力は電圧信号を提供するように構成され、前記電圧信号は、前記電荷共有フィルタのフィルタ特性に基づく入力信号のフィルタリングによって提供される、
請求項11から13のいずれか一項に記載の電荷共有フィルタ。
【請求項１５】
電荷共有フィルタによって信号をフィルタリングする方法であって、前記電荷共有フィルタは、回転キャパシタと、複数の基本フィルタであって、各基本フィルタが、前記各基本フィルタの第1ノードと前記各基本フィルタの第2ノードとの間で連結された基本スイッチと、前記各基本フィルタの前記第1ノードに連結されたヒストリキャパシタとを含み、前記複数の基本フィルタの前記第2ノードが、1つの相互接続ノードにおいて前記回転キャパシタと相互接続される、複数の基本フィルタと、複数の信号源であって、各信号源が前記複数の基本フィルタの前記各第1ノードに接続される、複数の信号源とを含み、前記方法は、
前記複数の基本フィルタの前記第1ノードで信号を提供するステップを含み、
前記複数の基本フィルタの前記第2ノードは、1つの相互接続ノードにおいて前記回転キャパシタと相互接続され、これにより、前記複数の信号源が提供する電荷が、前記基本スイッチのスイッチング状態に応じて、前記複数の基本フィルタのヒストリキャパシタと前記回転キャパシタとの間で共有される、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は電荷共有フィルタに関し、具体的には、離散時間バンドパスフィルタを共有する多相電荷、および電荷共有フィルタによって電流信号をフィルタリングする方法に関する。
【背景技術】
【０００２】
高品質（Q）フィルタは、選択性を提供するだけでなく、RXの線形性特性もフィルタの線形性に主に依存しているので、任意の受信機（RX）における主要な基礎的要素である。RXの典型的なフロントエンド100の簡素化されたブロック図は、図1に示されている。アンテナ107での所望のRF入力電圧は、通常、大型の隣接チャネル干渉、帯域外のブロッカーおよび／または伝送（TX）ブロッカーを伴う。フロントエンドの第1段は、通常は低雑音増幅器（LNA）101であり、RX帯域のために入力の整合および取得を提供する。増幅されたRF信号は、局部発振器（LO）信号102を用いたミキサ103によって中間周波数（IF）またはベースバンド（BB）に低く変換される。周波数が低く変換された信号は、所望の信号、およびフィルタ外のブロッカーおよび干渉を選択するためのフィルタ105への入力である。
【０００３】
LC、Gm−C、バイカッド、NパスおよびIIRなどの異なる種類のフィルタが存在する。これらのフィルタに関連した問題が多く存在する。LCフィルタは極めて線形であるが、十分な選択性を提供しない。したがって、LCフィルタはセルラRXに適用することができない。Gm−Cフィルタなどのいくつかの他のフィルタは非常に複雑な構造を有するだけでなく、能動部品を含まないフィルタと比較して多くの電力を消費する。さらに、使用される能動gmセルの数のために、Gm−Cフィルタの入力換算ノイズは、その他のフィルタと比較してはるかに大きい。また、Gm−C構造の線形性は、その他の構造と比較して劣っている。バイカッドフィルタは2つのサブカテゴリである、サンプルベースフィルタおよび連続時間フィルタに分割される。両方のサブカテゴリにおいて、フィルタコアは、オペアンプ（演算増幅器）またはGmセルに基づいている。通常、バイカッドフィルタは、能動部品（つまり、オペアンプ）において多くの電力を消費する。また、バイカッドフィルタは、能動デバイスによって生成されるフリッカノイズを低減するために非常に大型に作られる必要がある。ミキサは周波数領域において信号を転送するために必要とされるため、Nパスフィルタの概念は、ミキサを利用した周波数変換技術に基づいている。したがって、Nパスフィルタは、ミキサを介した変換によってバンドパスへ変換されるローパスRCフィルタである。また、Nパスの概念とGm−C構造とを組み合わせたフィルタには上述の問題がある。Nパスフィルタは、非常に良好な選択性を提供するが、その伝達関数におけるレプリカのコストがかかる。これらのレプリカは、ブロッカーおよび干渉に対してフィルタを無効にする。また、所望の信号と一致する低周波数で生成されたIM2積（二次相互変調積）が、ミキサによって高い周波数に変換されるため、NパスフィルタのIIP2（入力二次インターセプト）は制限される。
【０００４】
電荷サンプリングIIR（無限インパルス応答）フィルタは、キャパシタおよびスイッチのみに基づいている。したがって、これらのフィルタ内の消費電力は、スイッチを駆動する電力にのみ関連している。また、これらのフィルタにおいて能動部品が存在しない（つまり、オペアンプが存在しない）ため、これらのフィルタはあまり複雑ではなく、線形性が高い。しかし、IIRフィルタはローパスであり、高IF周波数でのこれらのIIRフィルタの使用に対して有効ではない。
【０００５】
したがって、スーパーへテロダイン・アーキテクチャと互換性のある、上述の問題がない異なる種類のフィルタ（BPF）を提供することが望ましい。
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明の目的は、高度な周波数選択性を提供する電力効率が良い電荷共有フィルタを提供することである。
【０００７】
この目的は、従属請求項の特徴によって達成される。さらなる実施形態は、従属請求項、説明および図から明らかである。
【０００８】
本発明は、電荷共有フィルタの周波数選択性を、キャパシタの比率およびサンプリング周波数によって制御することができるという考えに基づいている。したがって、帯域幅は正確であり、フィルタ内のキャパシタ比率を調整することで任意の値に設定することができる。電荷共有フィルタ、具体的には多相電荷共有バンドパスフィルタ（CS−BPF）は、非常に高いサンプリング周波数で動作することができる。また、回路は、任意の周波数変換技術に依存する必要はない。したがって、IM2成分は全く生成されず、このフィルタのIIP2は無限に近い。多数のレプリカを有するNパスフィルタとは異なり、サンプリング周波数（fS）までの任意のレプリカを全く有さないようにCS−BPFを設計することができる。その理由は、CS−BPFが周波数変換技術に基づいて動作しないからである。フィルタは周波数変換された信号を有さないため、CS−BPFには、大きく外れた周波数の拒絶に制限がない。CS−BPFは、離散時間（DT）領域で動作することができ、CS−BPFの構成要素は、正にスイッチおよびキャパシタとして機能するトランジスタであってもよい。フィルタ内のオペアンプまたはGmなどの能動部品が存在する必要はない。主要なCS−BPF構成要素はキャパシタである。フィルタ内の抵抗が存在する必要はなく、キャパシタ間の不整合は、キャパシタに対する抵抗およびキャパシタに対するGmの不整合と比較して、本質的にはるかに少ない。
【０００９】
本発明を詳細に説明するために、以下の用語、略語および表記を使用する。
CS−BPF：電荷共有バンドパスフィルタ
DT：離散時間
Q：品質係数
RX：受信機
TX：送信機
LNA：低雑音増幅器
IF：中間周波数
BB：ベースバンド
BPF：バンドパスフィルタ
IIR：無限インパルス応答
IIP2：入力二次インターセプト
IM2：二次相互変調
LO：局部発振器
【００１０】
第1の態様によれば、本発明は、電荷共有フィルタに関し、電荷共有フィルタは回転キャパシタと、各基本フィルタが、各基本フィルタの第1ノードと各基本フィルタの第2ノードとの間で連結された基本スイッチと、各基本フィルタの第1ノードに連結されたヒストリキャパシタとを含み、複数の基本フィルタの第2ノードが、1つの相互接続ノードにおいて回転キャパシタと接続される、複数の基本フィルタとを含む。
【００１１】
第1の態様による電荷共有フィルタの第1の可能な実施形態では、複数の基本フィルタの第2ノードは、1つの相互接続ノードにおいて回転キャパシタと相互接続され、これにより、各信号源が複数の基本フィルタの各第1ノードに接続された複数の信号源が提供する電荷が、基本スイッチのスイッチング状態に応じて、複数の基本フィルタのヒストリキャパシタと回転キャパシタとの間で共有される。
【００１２】
回転キャパシタは、電荷回転キャパシタであってもよい。信号源は、電流源または電圧源のいずれであってもよい。
【００１３】
電荷共有フィルタは、非常に電力効率が良く、以下によって高度な周波数選択性を提供する。
−キャパシタの比率およびスイッチング状態によって、例えば周波数をサンプリングすることによって選択性を制御すること。したがって、帯域幅は正確であり、フィルタ内のキャパシタ比率を調整することで任意の値に設定することができる。
−非常に高いサンプリング周波数で、つまり、数ギガヘルツまでの無線周波数帯域で動作すること。回路は、任意の周波数変換技術に依存する必要はない。したがって、IM2成分は全く生成されず、このフィルタのIIP2は無限である。
−サンプリング周波数（fS）までの任意のレプリカを全く有しない特定のCS−BPFにおいて、電荷共有フィルタを提供するフィルタ設計を使用すること。その理由は、CS−BPFが周波数変換技術に基づいて動作していないからである。
−周波数変換に基づいて動作しないこと。
−フィルタは周波数変換された信号を有さないため、大きく外れた周波数の拒絶に制限はないこと。
−離散時間（DT）領域において動作すること。
−電荷共有フィルタ、具体的には、構成要素が正にスイッチおよびキャパシタとして機能するトランジスタであるCS−BPFを提供すること。
−電荷共有フィルタ、具体的には、オペアンプまたはフィルタ内のGmなどの能動部品を含まないCS−BPFを提供すること。
−電荷共有フィルタ、具体的には、主要な構成要素がキャパシタであるCS−BPFを提供すること。フィルタ内には抵抗は全くなく、キャパシタ間の不整合は、キャパシタに対する抵抗およびキャパシタに対するGmの不整合と比較して、本質的にはるかに少ない。
−二次線形性を向上させること。
−レプリカを抑制すること。
−大きく外れた周波数の拒絶を改善すること。
−電力の大量消費、およびオペアンプまたはフィルタ内のGmなどの能動部品の速度制限を解消すること。
−IIP2の性能を向上させること。
−消費電力のコストおよび領域を増大させることなく選択性を向上させること。
−広範かつ複雑な不整合の校正なしで構成要素の不整合を解決すること。
【００１４】
第1の態様による、または第1の態様の第1の実施形態による電荷共有フィルタの第2の可能な実施形態では、信号源は、各電流源が複数の基本フィルタの各第1ノードに接続された電流源である。
【００１５】
信号源、つまり電流源が電荷共有フィルタに含まれる場合、信号源および電荷共有フィルタの連結を高めることができる。
【００１６】
第1の態様自体による、または第1の態様の第1または第2の実施形態による電荷共有フィルタの第3の可能な実施形態では、複数の基本フィルタの第1ノードは、電荷共有フィルタの入力および出力の両方であり、入力は電流信号を受信するように構成され、出力は電圧信号を提供するように構成され、電圧信号は電荷共有フィルタのフィルタ特性に基づく電流信号のフィルタリングによって提供される。
【００１７】
複数の基本フィルタの第1ノードが電荷共有フィルタの入力および出力の両方である場合、フィルタ設計は簡略化され、チップスペースを確保しておくことができる。
【００１８】
第1の態様の第3の実施形態による電荷共有フィルタの第4の可能な実施形態では、フィルタ特性は、同相成分および直交成分を含む複素バンドパスフィルタである。
【００１９】
フィルタ特性が複素バンドパスフィルタである場合、複素変調タスクを実施することができる。
【００２０】
第1の態様自体による、または第1の態様の先行する実施形態のうちいずれかによる電荷共有フィルタの第5の可能な実施形態では、複数の基本フィルタの基本スイッチは周期的にスイッチングされる。
【００２１】
複数の基本フィルタが周期的にスイッチングされる場合、電荷共有フィルタを離散時間信号処理に適用することができる。
【００２２】
第1の態様自体による、または第1の態様の先行する実施形態のうちいずれかによる電荷共有フィルタの第6の可能な実施形態では、複数の基本フィルタの基本スイッチは、サンプリング周期に基づいてスイッチングされる。
【００２３】
複数の基本フィルタの基本スイッチがサンプリング周期に基づいてスイッチングされる場合、フィルタをサンプリングされたシステムに適用することができる。
【００２４】
第1の態様の第5の実施形態による電荷共有フィルタの第7の可能な実施形態では、回転キャパシタおよび複数の基本フィルタのヒストリキャパシタに蓄積された電荷は、サンプリング周期に基づく。
【００２５】
回転キャパシタおよび複数の基本フィルタのヒストリキャパシタに蓄積された電荷がサンプリング周期に基づく場合、周波数選択性を、キャパシタの比率およびスイッチング状態によって制御することができ、つまり、サンプリング周波数またはサンプリング周期によって制御することができる。その結果、帯域幅は正確であり、フィルタ内のキャパシタ比率を調整することで任意の値に設定することができる。
【００２６】
第1の態様自体による、または第1の態様の先行する実施形態のうちいずれかによる電荷共有フィルタの第8の可能な実施形態では、複数の基本フィルタの基本スイッチは、多相スイッチング信号に基づいてスイッチングされる。
【００２７】
複数の基本フィルタの基本スイッチが多相スイッチング信号に基づいてスイッチングされる場合、多相スイッチング信号によって周波数ピークおよび周波数帯域幅を正確に制御することができる高次IIRフィルタを実現することができる。
【００２８】
第1の態様の第7の実施形態による電荷共有フィルタの第9の可能な実施形態では、多相スイッチング信号は、複数の基本フィルタの一方の基本スイッチのための第1信号レベルを提供する一方で、複数の基本フィルタの他方の基本スイッチのための第2信号レベルを提供する。
【００２９】
スイッチングは、このような2つの信号レベルを使用することで容易に実施することができる。この信号論理は、トランジスタを使用して容易に実現することができる。
【００３０】
第1の態様自体による、または第1の態様の先行する実施形態のうちいずれかによる電荷共有フィルタの第10の可能な実施形態では、回転キャパシタ、複数の基本フィルタの基本スイッチ、および複数の基本フィルタのヒストリキャパシタはトランジスタである。
【００３１】
トランジスタは、スイッチングのために、例えばチップ上に容易に、かつ費用効果的に実装することができる。費用効果的なトランジスタは、オペアンプなどの能動素子を含む解決策と比較して、チップ上の空間要件を低減した。
【００３２】
第1の態様自体による、または第1の態様の先行する実施形態のうちいずれかによる電荷共有フィルタの第11の可能な実施形態では、電荷共有フィルタは複数の第2基本フィルタをさらに含み、ここで、各第2基本フィルタは、相互接続ノードと各第2基本フィルタの第3ノードとの間で連結された基本スイッチと、第3ノードに連結されたヒストリキャパシタとを含み、これにより、複数の信号源が提供する電荷が、複数の基本フィルタの基本スイッチおよび複数の第2基本フィルタの基本スイッチのスイッチング状態に応じて、複数の基本フィルタのヒストリキャパシタ、複数の第2基本フィルタのヒストリキャパシタおよび回転キャパシタの間で共有される。
【００３３】
このような第2の基本スイッチを用いることによって、多次IIRフィルタを実装することができるので、周波数選択性をさらに高めることができる。帯域幅は正確であり、フィルタ内のキャパシタ比率を調整することで任意の値に設定することができる。
【００３４】
第1の態様の第11の実施形態による電荷共有フィルタの第12の可能な実施形態では、複数の第2基本フィルタは一次IIRフィルタの縦続において分割され、各第2基本フィルタは1つの一次IIRフィルタを形成する。
【００３５】
IIRフィルタは高い周波数選択性を有することができ、急勾配をもたらす。
【００３６】
第1の態様の第11の実施形態による電荷共有フィルタの第13の可能な実施形態では、複数の第2基本フィルタは高次IIRフィルタの縦続において分割され、3つの第2基本フィルタの三つ組の各々は、1つの高次IIRフィルタを形成する。
【００３７】
高次IIRフィルタは三次フィルタであってもよい。
【００３８】
三次または多次のIIRフィルタは、一次IIRフィルタよりも高い周波数選択性を提供し、より急な勾配をもたらす。
【００３９】
第1の態様の第11から第13の実施形態のうちいずれかによる電荷共有フィルタの第14の可能な実施形態では、複数の基本フィルタの第1ノードは、電流信号を受信するように構成された電荷共有フィルタの入力であり、複数の第2基本フィルタの第3ノードは、電圧信号を提供するように構成された電荷共有フィルタの出力であり、電圧信号は、電荷共有フィルタのフィルタ特性に基づく入力信号のフィルタリングによって提供される。
【００４０】
複数の基本フィルタの第1ノードが電荷共有フィルタの入力であり、かつ、複数の第2基本フィルタの第3ノードが電荷共有フィルタの出力である場合、フィルタの入力および出力を分離させることができる。
【００４１】
第2の態様によれば、本発明は電荷共有フィルタによって信号をフィルタリングする方法に関し、電荷共有フィルタは、回転キャパシタと複数の基本フィルタとを含み、各基本フィルタは、各基本フィルタの第1ノードと各基本フィルタの第2ノードとの間で連結された基本スイッチと、各基本フィルタの第2ノードに連結されたヒストリキャパシタとを含み、複数の基本フィルタの第2ノードは、1つの相互接続ノードにおいて回転キャパシタと相互接続され、この方法は、複数の基本フィルタの第1ノードで電流信号を提供するステップを含む。
【００４２】
信号は電流信号または電圧信号であってもよい。
【００４３】
このような方法は、以下によって、フィルタリングのための非常に電力効率が良い方法を提供し、高度な周波数選択性を提供する。
−キャパシタの比率およびスイッチング状態によって、例えば周波数をサンプリングすることによって選択性を制御すること。したがって、帯域幅は正確であり、フィルタ内のキャパシタ比率を調整することで任意の値に設定することができる。
−非常に高いサンプリング周波数で、つまり、数ギガヘルツまでの無線周波数帯域で動作すること。回路は、任意の周波数変換技術に依存する必要はない。したがって、IM2成分は全く生成されず、このフィルタのIIP2は無限である。
−サンプリング周波数（fS）までの任意のレプリカを全く有しない特定のCS−BPFにおいて、電荷共有フィルタを提供するフィルタ設計を使用すること。その理由は、CS−BPFが周波数変換技術に基づいて動作していないからである。
−周波数変換に基づいて動作しないこと。
−フィルタは周波数変換された信号を有さないため、大きく外れた周波数の拒絶に制限はないこと。
−離散時間（DT）領域において動作すること。
−電荷共有フィルタ、具体的には、構成要素が正にスイッチおよびキャパシタとして機能するトランジスタであるCS−BPFを提供すること。
−電荷共有フィルタ、具体的には、オペアンプまたはフィルタ内のGmなどの能動部品を含まないCS−BPFを提供すること。
−電荷共有フィルタ、具体的には、主要な構成要素がキャパシタであるCS−BPFを提供すること。フィルタ内には抵抗は全くなく、キャパシタ間の不整合は、キャパシタに対する抵抗およびキャパシタに対するGmの不整合と比較して、本質的にはるかに少ない。
−二次線形性を向上させること。
−レプリカを抑制すること。
−大きく外れた周波数の拒絶を改善すること。
−電力の大量消費、およびオペアンプまたはフィルタ内のGmなどの能動部品の速度制限を解消すること。
−IIP2の性能を向上させること。
−消費電力のコストおよび領域を増大させることなく選択性を向上させること。
−広範かつ複雑な不整合の校正なしで構成要素の不整合を解決すること。
【００４４】
第2の態様による信号をフィルタリングする方法の第1の可能な実施形態では、方法は、基本スイッチのスイッチング状態に応じて、信号が提供する電荷を複数の基本フィルタのヒストリキャパシタと回転キャパシタとの間で共有して、複数の基本フィルタの第1ノードで電圧信号を提供するステップを含む。
【００４５】
第3の態様によれば、本発明は、コンピュータプログラムがコンピュータ上で実行される場合に、第2の態様による方法を行うためのプログラムコードを含むコンピュータプログラムに関する。
【００４６】
コンピュータプログラムは、要件の更新を容易に達成することができるように柔軟に設計することができる。コンピュータプログラム製品を、多数の異なるプロセッサ上で実行することができる。
【００４７】
第4の態様によれば、本発明は、第2の態様による方法を実行するコンピュータで使用するためのプログラムコードを記憶する読み取り可能な記憶媒体を含む、コンピュータプログラム製品に関する。
【００４８】
読み取り可能な記憶媒体を使用することで、コンピュータプログラム製品を様々な環境で柔軟に使用することができる。
【００４９】
本発明のさらなる実施例を、以下の図面に関連して説明する。
【図面の簡単な説明】
【００５０】
【図１】一般的な受信機のフロントエンドのブロック図である。
【図２】一実施形態による電荷共有フィルタ200のブロック図である。
【図３ａ】一次ローパスIIRフィルタ301のブロック図である。
【図３ｂ】多次ローパスIIRフィルタ302のブロック図である。
【図３ｃ】一実施形態によるn／nモードにおける一次電荷共有バンドパスフィルタ303のブロック図である。
【図３ｄ】一実施形態によるn／（2n）モードにおいて一次IIRフィルタと縦続接続される一次電荷共有バンドパスフィルタ304のブロック図である。
【図３ｅ】一実施形態によるn／（4n）モードにおいて三次IIRフィルタと縦続接続される一次電荷共有バンドパスフィルタ305のブロック図である。
【図４ａ】一実施形態による4／8モードにおける電荷共有バンドパスフィルタ400のブロック図である。
【図４ｂ】図4aに示された電荷共有バンドパスフィルタ400の例示的なスイッチング信号410を示すタイミング図である。
【図５ａ】一実施形態による4／16モードにおける電荷共有バンドパスフィルタ500のブロック図である。
【図５ｂ】図5aに示された電荷共有バンドパスフィルタ500の例示的なスイッチング信号510を示すタイミング図である。
【図６ａ】一実施形態による8／8モードにおける電荷共有バンドパスフィルタ600のブロック図である。
【図６ｂ】図6aに示された電荷共有バンドパスフィルタ600の例示的なスイッチング信号610を示す図である。
【図７ａ】一実施形態による8／16モードにおける電荷共有バンドパスフィルタ700のブロック図である。
【図７ｂ】図7aに示された電荷共有バンドパスフィルタ700の例示的なスイッチング信号710を示す図である。
【図８ａ】一実施形態による異なるモードにおける電荷共有バンドパスフィルタの正規化周波数応答の図である。
【図８ｂ】一実施形態による異なるモードにおける電荷共有バンドパスフィルタの正規化周波数応答の図である。
【図９ａ】一実施形態による4／8モードにおけるフルレート電荷共有バンドパスフィルタ900の完全回路ブロック図である。
【図９ｂ】図9aに示された電荷共有バンドパスフィルタ900の例示的なスイッチング信号910を示すタイミング図である。
【図１０ａ】一実施形態による4／16モードにおけるフルレート電荷共有バンドパスフィルタ1000の完全回路ブロック図である。
【図１０ｂ】図10aに示された電荷共有バンドパスフィルタ1000の例示的なスイッチング信号1010を示す図である。
【図１１ａ】一実施形態による8／8モードにおけるフルレート電荷共有バンドパスフィルタ1100の完全回路ブロック図である。
【図１１ｂ】図11aに示された電荷共有バンドパスフィルタ1100の例示的なスイッチング信号1110を示す図である。
【図１２ａ】一実施形態による8／16モードにおけるフルレート電荷共有バンドパスフィルタ1200の完全回路ブロック図である。
【図１２ｂ】図12aに示された電荷共有バンドパスフィルタ1200の例示的なスイッチング信号1210を示す図である。
【図１３】一実施形態による電荷共有フィルタによって電流信号をフィルタリングするための方法1300を示す概略図である。
【発明を実施するための形態】
【００５１】
以下の詳細な説明では添付の図面を参照するが、この図面は、説明の一部をなし、本開示を実施することができる特定の態様の例示として示される。他の態様を利用することができ、かつ、構造的または論理的な変更を、本開示の範囲から逸脱することなく行うことができることが理解される。したがって、以下の詳細な説明は限定的な意味で解釈されるものではなく、本開示の範囲は添付の特許請求の範囲によって定義される。
【００５２】
本明細書に記載のデバイスおよび方法は、電荷共有フィルタ、具体的には電荷共有バンドパスフィルタに基づいていてもよい。記載の方法に関連してなされた説明もまた、方法を実行するように構成された対応するデバイスまたはシステムに当てはまり、その逆も同様であることが理解される。例えば、特定の方法ステップを説明する場合、対応するデバイスは、明確に記載または図示されていない場合であっても記載の方法ステップを実行するためのユニットを含むことができる。さらに、特に断りのない限り、本明細書に記載の様々な例示的な態様の特徴を互いに組み合わせることができることが理解される。
【００５３】
本明細書に記載のデバイスおよび方法は、フィルタ構造内で実現することができる。記載のデバイスおよびシステムは、ソフトウェアユニットおよびハードウェアユニットを含んでもよい。記載のデバイスおよびシステムは、集積回路および／または受動素子を含んでもよく、様々な技術によって製造することができる。例えば、回路は、論理集積回路、アナログ集積回路、混合信号集積回路、光回路、メモリ回路および／または集積受動素子として設計されてもよい。回路は、チップ上のハードウェアに実装されてもよい。
【００５４】
図2は、一実施形態による電荷共有フィルタ200のブロック図を示している。回路は、複素（同相成分および直交成分）フィルタであり、ここで、入力は例えば電流202であり、出力は例えば電圧204である。図2から分かるように、フィルタ200は、信号を中心周波数で増幅させるバンドパスフィルタである。
【００５５】
異なるDT（離散時間）フィルタの回路図は、図3aから図3eに示されている。単純なIIRフィルタは図3aに示されており、異なるCH（ヒストリ）キャパシタ間でCRを介して電荷を回転させることで、高次ローパスIIRフィルタ（図3b）を達成することができる。図3cに示すように特定の異なる位相（ΔΦ＝2π／n，n：入力の数）を含む複素入力をCHキャパシタに単に適用することで、高次ローパスIIRフィルタを一次CS−BPFに変換することができる。図3dは、ローパスIIRフィルタを一次CS−BPFと縦続接続させて、フィルタの品質係数（Q）だけでなく、ローパスIIRフィルタの遷移帯域内の周波数に対するフィルタの次数を増加させることを可能にする方法を示している。三次ローパスIIRフィルタと一次CS−BPFとの縦続接続は図3eに示されている。
【００５６】
CS−BPFの基本回路図は図4から図7に示されている。入力電流は、入力ヒストリキャパシタ（CH1，CH3，CH5，．．．，CHn）に流入した後に回転キャパシタ（CR）に流入し、その後に積算される。積算電流は、各CHおよびCR内の電荷に変換される。本開示では、電荷を、
【００５７】
【数１】
0006604688.tif 000002
【００５８】
に基づいて算出することができ、式中、Tsはサンプリング時間である。複素入力と関連した異なるキャパシタ間の電荷の一部を共有することで、BPFを作成することが可能である。
【００５９】
図3cは、一実施形態によるn／nモードにおける一次電荷共有バンドパスフィルタ303のブロック図を示している。
【００６０】
電荷共有フィルタ303は、回転キャパシタCR、および複数の基本フィルタ311，312，313を含む。各基本フィルタは、各基本フィルタの第1ノードAi（i＝1，2，．．．，n）と各基本フィルタの第2ノードBi（i＝1，2，．．．，n）との間で連結された基本スイッチφi（i＝1，2，．．．，n）と、各基本フィルタの第2ノードBiに連結されたヒストリキャパシタCHとを含む。複数の基本フィルタの第2ノードBiは、1つの相互接続ノードBにおいて回転キャパシタCRと相互接続され、これにより、複数の信号源202、例えば各信号源が複数の基本フィルタの各第1ノードAiに接続された電流源が提供する電荷が、基本スイッチφiのスイッチング状態に応じて、複数の基本フィルタのヒストリキャパシタCHと回転キャパシタCRとの間で共有される。
【００６１】
電荷共有フィルタ303は、複数の信号源202を含むことができ、ここで、各信号源は、複数の基本フィルタ311，312，313の各第1ノードAiに接続される。複数の基本フィルタ311，312，313の第1ノードAiは、電荷共有フィルタ303の入力および出力の両方であってもよい。入力は電流信号を受信するように構成され、出力は電圧信号を提供するように構成される。電圧信号は、電荷共有フィルタ303のフィルタ特性、例えば図2に図示されたフィルタ200に示すようなバンドパス特性に基づいて、電流信号202をフィルタリングすることで提供することができる。フィルタ特性は、同相成分および直交成分を含む複素バンドパスフィルタであってもよい。
【００６２】
複数の基本フィルタ311，312，313の基本スイッチφiは周期的にスイッチングされてもよい。複数の基本フィルタ311，312，313の基本スイッチφiは、サンプリング周期に基づいてサンプリングされてもよい。複数の基本フィルタ311，312，313の回転キャパシタCRおよび複数の基本フィルタ311，312，313のヒストリキャパシタCHに蓄積された電荷は、サンプリング周期に基づいてもよい。
【００６３】
複数の基本フィルタ311，312，313の基本スイッチφiは、例えば図4b、図5b、図6b、図7b、図9b、図10b、図11b、図12bのうちの1つに図示される多相スイッチング信号に基づいてスイッチングされてもよい。多相スイッチング信号は、複数の基本フィルタ311，312，313の一方の基本スイッチφiのための第1信号レベル、例えば信号の高レベルまたは信号の低レベルを提供することができる一方で、複数の基本フィルタ311，312，313の他方の基本スイッチφiのための第2信号レベル、例えば対応する信号の低レベルまたは信号の高レベルを提供することができる。
【００６４】
回転キャパシタCR、複数の基本フィルタ311，312，313の基本スイッチφi、および複数の基本フィルタのヒストリキャパシタCHは、例えばMOSFETなどのトランジスタであってもよく、または、CRおよびCHのための金属キャパシタを含んでもよい。
【００６５】
図3dは、一実施形態によるn／（2n）モードにおいて一次IIRフィルタと縦続接続される一次電荷共有バンドパスフィルタ304のブロック図を示している。
【００６６】
電荷共有フィルタ304は、回転キャパシタCR、および複数の基本フィルタ311，312，313を含む。各基本フィルタは、各基本フィルタの第1ノードAi（i＝1，2，．．．，n）と各基本フィルタの第2ノードBi（i＝1，2，．．．，n）との間で連結された基本スイッチφi（i＝1，3，．．．，2n−1）と、各基本フィルタの第2ノードBiに連結されたヒストリキャパシタCHとを含む。複数の基本フィルタの第2ノードBiは、1つの相互接続ノードBにおいて回転キャパシタCRと相互接続され、これにより、各信号源が複数の基本フィルタの各第1ノードAiに接続された複数の信号源202が提供する電荷が、基本スイッチφiのスイッチング状態に応じて、複数の基本フィルタのヒストリキャパシタCHと回転キャパシタCRとの間で共有される。
複数の基本フィルタ311，312，313の構造および機能は、図3cに関して上述された複数の基本フィルタ311，312，313の構造および機能に対応してもよい。図3cを参照する。
【００６７】
電荷共有フィルタ304は、複数の第2基本フィルタ321，322，323をさらに含む。各第2基本フィルタ321，322，323は、相互接続ノードBと各第2基本フィルタ321，322，323の第3ノードDi（i＝1，2，．．．，n）との間で連結された基本スイッチφj（j＝2，4，．．．，2n）と、第3ノードDiに連結されたヒストリキャパシタCHとを含み、これにより、複数の信号源202が提供する電荷は、複数の基本フィルタ311，312，313の基本スイッチφiおよび複数の第2基本フィルタ321，322，323の基本スイッチφjのスイッチング状態に応じて、複数の基本フィルタ311，312，313のヒストリキャパシタCH、複数の第2基本フィルタ321，322，323のヒストリキャパシタCH、および回転キャパシタCRの間で共有される。
【００６８】
電荷共有機構を、図4から図7に関して以下に説明する。
【００６９】
複数の第2基本フィルタ321，322，323は、各第2基本フィルタ321，322，323が1つの一次IIRフィルタを形成するように、一次IIRフィルタ321，322，323の縦続において分割されてもよい。
【００７０】
複数の基本フィルタ311，312，313の第1ノードAiは電荷共有フィルタ304の入力であってもよく、ここで、入力は電流信号を受信するように構成される。複数の第2基本フィルタ321，322，323の第3ノードDiは電荷共有フィルタ304の出力であってもよく、ここで、出力は電圧信号を提供するように構成される。電圧信号は、電荷共有フィルタのフィルタ特性に基づいて入力信号をフィルタリングすることで、例えば、図2に関して上述したバンドパスフィルタによって提供することができる。
【００７１】
図3eは、一実施形態によるn／（4n）モードにおいて三次IIRフィルタと縦続接続される一次電荷共有バンドパスフィルタ305のブロック図を示している。
【００７２】
電荷共有フィルタ305は、回転キャパシタCR、および複数の基本フィルタ311，312，313を含む。各基本フィルタは、各基本フィルタの第1ノードAi（i＝1，2，．．．，n）と各基本フィルタの第2ノードBi（i＝1，2，．．．，n）との間で連結された基本スイッチφi（i＝1，5，．．．，4n−3）と、各基本フィルタの第2ノードBiに連結されたヒストリキャパシタCHとを含む。複数の基本フィルタの第2ノードBiは、1つの相互接続ノードBにおいて回転キャパシタCRと相互接続され、これにより、各信号源が複数の基本フィルタの各第1ノードAiに接続された複数の信号源202が提供する電荷が、基本スイッチφiのスイッチング状態に応じて、複数の基本フィルタのヒストリキャパシタCHと回転キャパシタCRとの間で共有される。
複数の基本フィルタ311，312，313の構造および機能は、図3cおよび図3dに関して上述された複数の基本フィルタ311，312，313の構造および機能に対応してもよい。図3cおよび図3dを参照する。
【００７３】
電荷共有フィルタ305は、複数の第2基本フィルタ321，322，323，324，325，326，327，328，329をさらに含む。各第2基本フィルタ321，322，323，324，325，326，327，328，329は、相互接続ノードBと各第2基本フィルタ321，322，323，324，325，326，327，328，329の第3ノードDi（i＝1，2，3，4，5，6，．．．，n−2，n−1，n）との間で連結された基本スイッチφj（j＝1，2，3，4，6，7，8，．．．，4n−2，4n−1，4n）と、第3ノードDiに連結されたヒストリキャパシタCHとを含み、これにより、複数の信号源202が提供する電荷は、複数の基本フィルタ311，312，313の基本スイッチφiおよび複数の第2基本フィルタ321，322，323，324，325，326，327，328，329の基本スイッチφjのスイッチング状態に応じて、複数の基本フィルタ311，312，313のヒストリキャパシタCH、複数の第2基本フィルタ321，322，323，324，325，326，327，328，329のヒストリキャパシタCH、および回転キャパシタCRの間で共有される。
【００７４】
複数の第2基本フィルタ321，322，323，324，325，326，327，328，329の構造および機能は、図3dに関して上述された複数の第2基本フィルタ321，322，323の構造および機能に対応してもよい。図3dを参照する。
【００７５】
電荷共有機構を、図4から図7に関して以下に説明する。
【００７６】
複数の第2基本フィルタ321，322，323，324，325，326，327，328，329は、三次IIRフィルタの縦続において分割されてもよい。3つの第2基本フィルタの三つ組の各々、例えば第2基本フィルタ321，322，323の第1の三つ組、第2基本フィルタ324，325，326の第2の三つ組、第2基本フィルタ327，328，329の第3の三つ組、および図3eに図示されないさらなる三つ組は、1つの三次IIRフィルタを形成することができる。
【００７７】
図4aは、一実施形態による4／8モードにおける電荷共有バンドパスフィルタ400のブロック図を示している。図4bは、図4aに示された電荷共有バンドパスフィルタ400の例示的なスイッチング信号410を示す図である。
【００７８】
図4aは、4／8モードにおけるCS−BPF400の基本回路図を示している。4／8モードは、フィルタ内に4つの入力、8つの出力および8つの位相数が存在することを意味している。4つの入力電荷q1，q2，q3，q4は、入力ヒストリキャパシタ（CH1，CH3，CH5，CH7）において蓄積される。同時に、各位相では、回転キャパシタまたはキャパシタCRは、CR／（CH＋CR）に比例した電荷の一部を各CHから除去し、次の入力においてこの電荷の一部を次のCHに送る。なお、CS−BPFは、入力ヒストリキャパシタ間で電荷を共有する1つのCRのみで動作することができる。その場合、CS−BPFはもはやフルレートではなく、CS−BPFのサンプリング周波数はfLOに等しくなる。差動出力電圧をVd，re＝Vo1−Vo3およびVd，im＝Vo2−Vo4と定義することによって、総合複素出力電圧を
Voc＝Vd，re＋j・Vd，im（1）
と定義することができる。
【００７９】
入力電流についても同様に、入力複素電流を
qic＝qid，re＋j・qid，im（2）
と定義することができ、式中、qid，re＝qil−qi3およびqid，im＝qi2−qi4である。設計者は、
【００８０】
【数２】
0006604688.tif 000003
【００８１】
のように入力から出力までの簡素化されたz領域の伝達関数を得ることができ、式中、α＝CH／（CH＋CR）である。フィルタの中心周波数は、
【００８２】
【数３】
0006604688.tif 000004
【００８３】
に配置され、フィルタの帯域幅は、
【００８４】
【数４】
0006604688.tif 000005
【００８５】
と等しく、式中、RはCRの離散時間の等価抵抗であり、1／（CR・fS）に等しい。また、帯域幅に分割された中心周波数である品質係数（Q）の定義によれば、フィルタの品質係数は、Q＝0．5・cotg（π／8）≒1．21に等しい。
【００８６】
図5aは、一実施形態による4／16モードにおける電荷共有バンドパスフィルタ500のブロック図を示している。図5bは、図5aに示された電荷共有バンドパスフィルタ500の例示的なスイッチング信号510を示す図である。
【００８７】
図5aは、4／16モードにおけるCS−BPFの基本回路図を示している。4／16とは、4つの入力数、4つの出力数、および16の位相数を表している。この回路の入力は複素電荷（qi1，qi2，qi3，qi4）である。4／8モードにおけるCS−BPFと同様に、CRは、入力CHキャパシタ（CH1，CH5，CH9，．．．，CH13）間で電荷共有を行う。各位相において、CRは、入力CHキャパシタ（CH1，CH5，CH9，CH13）から電荷を取得する。次の位相では、CRは、中間および出力CHキャパシタ（CH2，CH4，CH6，CH7．．．，CH16）に接続される。この技術は、中間ノードおよび出力ノードで3つのローパスフィルタ（LPF）によって縦続接続されるI／Qパス間の電荷共有によってBPFを作る。単純な場合についてローパスIIRフィルタがCS−BPFによって縦続接続される態様の段階的な詳細は、図3に示されている。CRが出力ノードに接続された後、次の位相では、CR内でローパスフィルタリングされた電荷が、複素入力において次のCHに送られる。この機構は、16のCLK位相の周期を完了するまで全16位相において継続される。差動出力電圧をVd，re＝Vo1−Vo3およびVd，im＝Vo2−Vo4と定義することによって、総合複素出力電圧を
Voc＝Vd，re＋j・Vd，im（6）
と定義することができる。
【００８８】
入力電流についても同様に、入力複素電流を
qic＝qid，re＋j・qid，im（7）
と定義することができ、式中、qid，re＝qi1−qi3およびqid，im＝qi2−qi4である。設計者は、
【００８９】
【数５】
0006604688.tif 000006
【００９０】
のように入力から出力までの簡素化されたz領域の伝達関数を得ることができ、式中、α＝CH／（CH＋CR）である。フィルタの中心周波数は、
【００９１】
【数６】
0006604688.tif 000007
【００９２】
に配置され、フィルタの帯域幅は、
【００９３】
【数７】
0006604688.tif 000008
【００９４】
に等しい。
【００９５】
また、帯域幅に分割された中心周波数である品質係数（Q）の定義によれば、フィルタの品質係数は、Q＝0．5・cotg（π／16）≒2．51に等しい。
【００９６】
図6aは、一実施形態による8／8モードにおける電荷共有バンドパスフィルタ600のブロック図を示している。図6bは、図6aに示された電荷共有バンドパスフィルタ600の例示的なスイッチング信号610を示す図である。
【００９７】
図6aは、8／8モードにおけるCS−BPFの基本回路図を示している。8／8モードは、フィルタ内に8つの入力、8つの出力および8つのCLK位相が存在することを意味している。8つの入力電荷qi1，qi2，qi3，qi4，．．．，qi8は、入力ヒストリキャパシタ（CH1，CH3，CH5，．．．，CH8）に蓄積される。同時に、各位相では、回転キャパシタCRはCR／（CH＋CR）に比例した電荷の一部を各CHから除去し、次の入力の間にこの電荷の一部を次のCHに送る。なお、CS−BPFは、入力ヒストリキャパシタ間で電荷を共有する1つのCRのみで動作することができる。その場合、CS−BPFはフルレートではなく、CS−BPFのサンプリング周波数はfLOに等しい。差動出力電圧をVod1＝Vo1−Vo5、Vod2＝Vo2−Vo6、Vod3＝Vo3−Vo7およびVod4＝Vo4−Vo8と定義することによって、総合複素出力電圧を
Voc＝Vod1・ejπ0＋Vod2・ejπ／4＋Vod3・ejπ／2＋Vod4・ej3π／4（11）
と定義することができる。
【００９８】
入力電流についても同様に適用する。積算された入力複素電流は、
qic＝qid1・ejπ0＋qid2・ejπ／4＋qid3・ejπ／2＋qid4・ej3π／4（12）
と定義することができ、式中、qid1＝qi1−qi5、qid2＝qi2−qi6、qid3＝qi3−qi7およびqid4＝qi4−qi8である。設計者は、
【００９９】
【数８】
0006604688.tif 000009
【０１００】
のように複素入力から複素出力まで簡素化されたz領域の伝達関数を得ることができ、式中、α＝CH／（CH＋CR）である。フィルタの中心周波数は、
【０１０１】
【数９】
0006604688.tif 000010
【０１０２】
に配置され、フィルタの帯域幅は、
【０１０３】
【数１０】
0006604688.tif 000011
【０１０４】
と等しく、式中、RはCRの離散時間の等価抵抗であり、1／（CR・fS）に等しい。また、帯域幅に分割された中心周波数である品質係数（Q）の定義によれば、フィルタの品質係数は、Q＝0．5・cotg（π／8）≒1．21に等しい。
【０１０５】
図7aは、一実施形態による8／16モードにおける電荷共有バンドパスフィルタ700の回路図である。図7bは、図7aに示された電荷共有バンドパスフィルタ700の例示的なスイッチング信号710を示す図である。
【０１０６】
図7aは、8／16モードにおける提案されるCS−BPFの基本回路図を示している。8／16モードは、8つの入力、8つの出力および16のCLK位相を表している。この回路の入力は、複素電荷（qi1，qi2，qi3，qi4，．．．，qi8）である。8／8モードにおけるCS−BPFと同様に、CRは、入力CHキャパシタ（CH1，CH3，CH5，．．．，CH15）間で電荷共有を行う。各位相において、CRは入力CHキャパシタから電荷を取得する。次の位相では、CRは出力CHキャパシタ（CH2，CH4，CH6，．．．，CH16）に接続される。この技術は、出力に配置されたローパスフィルタ（LPF）によって縦続接続される電荷共有によってBPFを作る。単純な場合についてローパスIIRフィルタがCS−BPFによって縦続接続される態様の段階的な詳細は、図3に示されている。LPFの電荷共有の後、次の位相では、CR内でローパスフィルタリングされた電荷が、複素入力において次のCHに送られる。この機構は、16のCLK位相の周期を完了するまで全16位相において継続される。差動出力電圧をVod1＝Vo1−Vo5、Vod2＝Vo2−Vo6、Vod3＝Vo3−Vo7およびVod4＝Vo4−Vo8と定義することによって、総合複素出力電圧を
Voc＝Vod1・ejπ0＋Vod2・ejπ／4＋Vod3・ejπ／2＋Vod4・ej3π／4（16）
と定義することができる。
【０１０７】
積算された入力電流の場合と同様に、入力複素電流を、
qic＝qid1・ejπ0＋qid2・ejπ／4＋qid3・ejπ／2＋qid4・ej3π／4（17）
として定義することができ、式中、qid1＝qi1−qi5、qid2＝qi2−qi6、qid3＝qi3−qi7およびqid4＝qi4−qi8である。設計者は、
【０１０８】
【数１１】
0006604688.tif 000012
【０１０９】
のように入力から出力までの簡素化されたz領域の伝達関数を得ることができ、式中、α＝CH／（CH＋CR）である。フィルタの中心周波数は、
【０１１０】
【数１２】
0006604688.tif 000013
【０１１１】
に配置され、フィルタの帯域幅は、
【０１１２】
【数１３】
0006604688.tif 000014
【０１１３】
に等しい。
【０１１４】
フィルタの品質係数は、Q＝0．5・cotg（π／16）≒2．51に等しい。
【０１１５】
図8aおよび図8bは、一実施形態による異なるモードにおける電荷共有バンドパスの正規化周波数応答の伝達関数を示している。式（13）および式（18）を用いて図4から図7に関して上述されたフィルタの正規化周波数応答は、同一の中心周波数に対するフィルタの入力（図8b）ノードおよび出力（図8a）ノードの両方について図8に示されている。
【０１１６】
4／8モード、4／16モード、8／8モードおよび8／16モードにおけるフルレートCS−BPFの最終回路図は、図9、図10、図11および図12にそれぞれ示されている。結論として、フィルタは、選択性の高い複素バンドパスフィルタリングを提供する。
【０１１７】
図9aは、一実施形態による4／8モードにおけるフルレート電荷共有バンドパスフィルタ900の完全回路ブロック図を示している。図9bは、図9aに示された電荷共有バンドパスフィルタ900の例示的なスイッチング信号910を示す図である。
【０１１８】
図10aは、一実施形態による4／16モードにおけるフルレート電荷共有バンドパスフィルタ1000の完全回路ブロック図を示している。図10bは、図10aに示された電荷共有バンドパスフィルタ1000の例示的なスイッチング信号1010を示す図である。
【０１１９】
図11aは、一実施形態による8／8モードにおけるフルレート電荷共有バンドパスフィルタ1100の完全回路ブロック図を示している。図11bは、図11aに示された電荷共有バンドパスフィルタ1100の例示的なスイッチング信号1110を示す図である。
【０１２０】
図12aは、一実施形態による8／16モードにおけるフルレート電荷共有バンドパスフィルタ1200の完全回路ブロック図を示している。図12bは、図12aに示された電荷共有バンドパスフィルタ1200の例示的なスイッチング信号1210を示す図である。
【０１２１】
図13は、一実施形態による電荷共有フィルタによって電流信号をフィルタリングするための方法1300を示すフロー図である。電流信号は、図2から図12に関して上述した電流信号202であってもよい。電荷共有フィルタは、図2から図12に関して上述した電荷共有フィルタのうちの1つであってもよい。
【０１２２】
電荷共有フィルタは、図2から図12に関して上述した回転キャパシタCR、および複数の基本フィルタを含む。各基本フィルタは、各基本フィルタの第1ノードAiと各基本フィルタの第2ノードBiとの間で連結された基本スイッチφiと、各基本フィルタの第2ノードBiに連結されたヒストリキャパシタCHとを含む。複数の基本フィルタの第2ノードBiは、1つの相互接続ノードBにおいて回転キャパシタCRと相互接続される。方法1300は、複数の基本フィルタの第1ノードAiで電流信号を提供するステップ1301を含む。方法1300は、基本スイッチφiのスイッチング状態に応じて、電流信号が提供する電荷を複数の基本フィルタのヒストリキャパシタCHと回転キャパシタCRとの間で共有して、複数の基本フィルタの第1ノードAiで電圧信号を提供するステップ1302を含む。
【０１２３】
本明細書に記載の方法、システムおよびデバイスを、デジタルシグナルプロセッサ（DSP）、マイクロコントローラまたは任意の他方のプロセッサにおけるソフトウェアとして、あるいは、デジタルシグナルプロセッサ（DSP）の特定用途向け集積回路（ASIC）内、またはチップ上のハードウェア回路として実施することができる。本発明は、デジタル電子回路、コンピュータハードウェア、ファームウェア、ソフトウェアまたはこれらの組み合わせにおいて実施することができる。
【０１２４】
本開示はまた、実行される場合に、本明細書に記載の実行ステップおよび計算ステップ、具体的には図13に関する上述の方法1300を少なくとも1つのコンピュータに実行させるコンピュータ実行可能コードまたはコンピュータ実行可能命令を含む、コンピュータプログラム製品をサポートしている。このようなコンピュータプログラム製品は、コンピュータで使用するためのプログラムコードを記憶する読み取り可能な記憶媒体を含んでもよく、プログラムコードは、図13に関して上述した方法1300を行うことができる。
【０１２５】
本開示の特定の特徴または態様を、いくつかの実施例のうちの1つのみに関して開示してきたが、所望の通り、かつ任意の所与または特定の用途に有利であるように、このような特徴または態様を他の実施例の1つ以上の他の特徴または態様と組み合わせてもよい。さらに、用語「include」、「have」、「with」、またはこれらの他の異形が詳細な説明あるいは特許請求の範囲において使用される限り、このような用語は、用語「comprise」と同様に包括的であるものとする。また、用語「exemplary」、「for example」および「e．g．」は、最良または最適というよりもむしろ、単なる一例にすぎない。用語「coupled」および「connected」は、その派生語と共に使用されてもよい。これらの用語は、2つの要素が直接物理的または電気的に接触しているか、または互いに直接接触していないかに関わらず、これら2つの要素が互いに協働するかまたは相互作用していることを示すために使用されてもよいことが理解されるべきである。
【０１２６】
本明細書において特定の態様を図示し説明してきたが、様々な代替および／または等価の実施例を、本開示の範囲から逸脱することなく図示および説明された特定の態様に代えてもよいことは、当業者には理解されるであろう。本出願は、本明細書に記載の特定の態様の任意の適応または変形を網羅することを意図している。
【０１２７】
以下の特許請求の範囲の要素を対応する標示と共に特定の順序で列挙しているが、特許請求の範囲の列挙が、そうでなければこれらの要素のいくつかまたは全てを実施する特定の順序を示唆しない限り、これらの要素は、必ずしもその特定の順序での実施に限定されるものではない。
【０１２８】
多くの代替、修正および変形は、上述の教示を考慮すると当業者にとって明らかであろう。当然ながら、本明細書に記載されたものを超えて本発明の多くの用途があることを、当業者は容易に認識している。1つ以上の特定の実施例を参照して本発明を説明してきたが、本発明の範囲を逸脱することなく多くの変更を加えてもよいことを当業者は認識している。したがって、添付の特許請求の範囲およびその等価物の範囲内で、本発明を本明細書で具体的に説明した以外の方法で実施してもよいことが理解されるべきである。
【符号の説明】
【０１２９】
100  フロントエンド
101  低雑音増幅器
102  局部発振器（LO）信号
103  ミキサ
105  フィルタ
107  アンテナ
200  電荷共有フィルタ
202  電流
204  電圧
301  一次ローパスIIRフィルタ
302  多次ローパスIIRフィルタ
303，304，305  一次電荷共有バンドパスフィルタ
311312313  基本フィルタ
321，322，323，324，325，326，327，328，329  第2基本フィルタ
400，500，600，700  電荷共有バンドパスフィルタ
410，510，610，710，910，1010，1110，1210  スイッチング信号
900，1000，1100，1200  フルレート電荷共有バンドパスフィルタ
1300  方法
【図１】
0006604688.tif 000015
【図２】
0006604688.tif 000016
【図３ａ】
0006604688.tif 000017
【図３ｂ】
0006604688.tif 000018
【図３ｃ】
0006604688.tif 000019
【図３ｄ】
0006604688.tif 000020
【図３ｅ】
0006604688.tif 000021
【図４ａ）】
0006604688.tif 000022
【図４ｂ）】
0006604688.tif 000023
【図５ａ）】
0006604688.tif 000024
【図５ｂ）】
0006604688.tif 000025
【図６ａ）】
0006604688.tif 000026
【図６ｂ）】
0006604688.tif 000027
【図７ａ）】
0006604688.tif 000028
【図７ｂ）】
0006604688.tif 000029
【図８ａ】
0006604688.tif 000030
【図８ｂ】
0006604688.tif 000031
【図９ａ】
0006604688.tif 000032
【図９ｂ】
0006604688.tif 000033
【図１０ａ】
0006604688.tif 000034
【図１０ｂ】
0006604688.tif 000035
【図１１ａ】
0006604688.tif 000036
【図１１ｂ】
0006604688.tif 000037
【図１２ａ】
0006604688.tif 000038
【図１２ｂ】
0006604688.tif 000039
【図１３】
0006604688.tif 000040