(57)【特許請求の範囲】
【請求項１】
主面にスイッチ領域が設けられた基板と、
前記基板の前記スイッチ領域に配置され、第１入力端子と第１出力端子とを有する入力スイッチと、
前記基板の前記スイッチ領域に配置され、第２入力端子と第２出力端子とを有する出力スイッチと、
前記基板の前記スイッチ領域の外部に配置され、前記第１出力端子と前記第２入力端子とに接続されているフィルタと、を備え、
前記基板の平面視において、前記第１入力端子及び第１出力端子は前記スイッチ領域の第１辺に近接して配置され、前記第２入力端子及び前記第２出力端子は前記スイッチ領域の前記第１辺とは異なる第２辺に近接して配置されており、
前記入力スイッチ及び前記出力スイッチは、前記基板の中央部に配置された単一の半導体チップで構成され、
前記スイッチ領域は前記半導体チップの外形であり、
前記フィルタは、前記基板の平面視で、前記半導体チップを取り囲む領域に配置されている、
高周波モジュール。
【請求項２】
前記第２出力端子は、前記基板の平面視において、前記スイッチ領域の前記第２入力端子よりも内方に配置されている、
請求項１に記載の高周波モジュール。
【請求項３】
前記基板の平面視において、前記第１出力端子と前記第２出力端子との間に、グランド端子が配置されている、
請求項１又は２に記載の高周波モジュール。
【請求項４】
前記出力スイッチは、各々が第２入力端子と第２出力端子とを有する複数の出力スイッチで構成され、
前記複数の出力スイッチのうち相異なる第１出力スイッチ及び第２出力スイッチについて、前記第１出力スイッチの第２入力端子及び第２出力端子と、前記第２出力スイッチの第２入力端子及び第２出力端子とは、前記基板の平面視において、前記スイッチ領域の互いに異なる辺に近接して配置されている、
請求項１から３の何れか１項に記載の高周波モジュール。
【請求項５】
前記基板は、第１配線層及び第２配線層を有する多層基板であり、
前記第１入力端子、前記第１出力端子、及び前記第２入力端子のうち少なくとも１つに接続された配線が、前記第１配線層に設けられ、
前記第２出力端子に接続された配線が、前記第２配線層に設けられ、
前記第１配線層と前記第２配線層との間にグランド導体が設けられている、
請求項１から４の何れか１項に記載の高周波モジュール。
【請求項６】
前記第２出力端子は、複数の第２出力端子で構成され、
さらに、互いに異なる第２出力端子に接続され、かつ互いに異なる方向に延びる複数の配線を備える、
請求項１から５の何れか１項に記載の高周波モジュール。
【請求項７】
請求項１から６の何れか１項に記載の高周波モジュールと、
前記高周波モジュールに接続された高周波集積回路と、
を備える通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波モジュール及び通信装置に関する。
【背景技術】
【０００２】
従来、高周波増幅回路において、入出力間の良好なアイソレーションを得るために、入力側のストリップラインと出力側のストリップラインとを、多層基板のグランド層を挟んだ相異なる層に設けた構成が周知である（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−３３４４４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、複数の周波数バンド（以下、バンド）を選択的に使用して通信を行う、いわゆるマルチバンドの通信装置がある。そのような通信装置には、一般に、相異なるバンドに対応した複数の信号経路と、当該複数の信号経路を選択するためのスイッチとを有する高周波モジュールが用いられる。当該高周波モジュールには、前記スイッチ以外にも、信号経路ごとのフィルタ素子や整合素子を含む多数の回路素子が搭載されることがある。そのため、当該高周波モジュールの小型化、高性能化に伴い回路素子の実装密度が大きくなるにつれて、配線間でのアイソレーションの確保に加えて、入出力端子間でアイソレーションを確保する必要性が高まる。
【０００５】
そこで、本発明は、配線間のアイソレーションおよび入出力端子間のアイソレーションに優れた高周波モジュール、及びそのような高周波モジュールを用いた通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様に係る高周波モジュールは、主面にスイッチ領域が設けられた基板と、前記基板の前記スイッチ領域に配置され、第１入力端子と第１出力端子とを有する入力スイッチと、前記基板の前記スイッチ領域に配置され、第２入力端子と第２出力端子とを有する出力スイッチと、前記基板の前記スイッチ領域の外部に配置され、前記第１出力端子と前記第２入力端子とに接続されているフィルタと、を備え、前記基板の平面視において、前記第１入力端子及び第１出力端子は前記スイッチ領域の第１辺に近接して配置され、前記第２入力端子及び前記第２出力端子は前記スイッチ領域の前記第１辺とは異なる第２辺に近接して配置されており、前記入力スイッチ及び前記出力スイッチは、前記基板の中央部に配置された単一の半導体チップで構成され、前記スイッチ領域は前記半導体チップの外形であり、前記フィルタは、前記基板の平面視で、前記半導体チップを取り囲む領域に配置されている。
【０００７】
ここで、ある端子が前記スイッチ領域のある辺に近接して配置されているとは、当該端子から当該辺までの距離が、当該端子から前記スイッチ領域の各辺までの距離の中で最も短いことを言う。
【０００８】
この構成によれば、前記入力スイッチの端子である前記第１入力端子及び前記第１出力端子と、前記出力スイッチの端子である前記第２入力端子及び前記第２出力端子とが、前記スイッチ領域の異なる辺に近接して配置される。そのため、高周波モジュールの小型化に伴い前記スイッチ領域が縮小された場合でも、前記入力スイッチの端子と前記出力スイッチの端子とを、それぞれ前記スイッチ領域の異なる辺に寄せることで、前記端子同士を離して配置し易くなる。これにより、前記入力スイッチの端子と前記出力スイッチの端子とが近づくことで生じるアイソレーションの劣化が抑制される。
また、前記半導体チップと前記フィルタとの間の複数の配線が放射状に配置されることで、当該複数の配線間の距離が確保し易くなり、配線間のアイソレーションの劣化が抑制される。
【０００９】
また、前記第２出力端子は、前記基板の平面視において、前記スイッチ領域の前記第２入力端子よりも内方に配置されていてもよい。
【００１０】
ここで、内方とは、前記基板の平面視において、前記基板の周縁からより遠い位置を言う。
【００１１】
この構成によれば、前記第２入力端子と前記第２出力端子とが前記スイッチ領域の周縁部に密集することが回避されるので、前記第２入力端子と前記第２出力端子とが近づくことで生じるアイソレーションの劣化が抑制される。
【００１２】
また、前記基板の平面視において、前記第１出力端子と前記第２出力端子との間に、グランド端子が配置されていてもよい。
【００１３】
この構成によれば、前記グランド端子による電磁的なシールド作用により、前記第１出力端子と前記第２出力端子との間のアイソレーションの劣化が抑制される。
【００１４】
また、前記出力スイッチは、各々が第２入力端子と第２出力端子とを有する複数の出力スイッチで構成され、前記複数の出力スイッチのうち相異なる第１出力スイッチ及び第２出力スイッチについて、前記第１出力スイッチの第２入力端子及び第２出力端子と、前記第２出力スイッチの第２入力端子及び第２出力端子とは、前記基板の平面視において、前記スイッチ領域の互いに異なる辺に近接して配置されていてもよい。
【００１５】
この構成によれば、前記第１出力スイッチの端子と前記第２出力スイッチの端子とが近づくことで生じるアイソレーションの劣化が抑制される。
【００１６】
また、前記基板は、第１配線層及び第２配線層を有する多層基板であり、前記第１入力端子、前記第１出力端子、及び前記第２入力端子のうち少なくとも１つに接続された配線が、前記第１配線層に設けられ、前記第２出力端子に接続された配線が、前記第２配線層に設けられ、前記第１配線層と前記第２配線層との間にグランド導体が設けられていてもよい。
【００１７】
この構成によれば、前記グランド導体による電磁的なシールド作用により、前記第１入力端子、前記第１出力端子、及び前記第２入力端子と前記第２出力端子との間のアイソレーションの劣化が抑制される。
【００１８】
また、前記第２出力端子は、複数の第２出力端子で構成され、前記高周波モジュールは、さらに、互いに異なる第２出力端子に接続され、かつ互いに異なる方向に延びる複数の配線を備えてもよい。
【００１９】
この構成によれば、前記複数の第２出力端子同士のアイソレーションの劣化が抑制される。
【００２２】
この構成によれば、上述した高周波モジュールにより各種のアイソレーションの劣化を抑制することで、信号特性に優れた通信装置が得られる。
【発明の効果】
【００２３】
本発明の高周波モジュール及び通信装置によれば、入出力端子間のアイソレーションに優れた高周波モジュール、及びそのような高周波モジュールを用いた通信装置が得られる。
【図面の簡単な説明】
【００２４】
【図１Ａ】実施の形態１に係るフロントエンドモジュールの回路構成の一例を示す回路図である。
【図１Ｂ】実施の形態１に係る整合回路の一例を示す回路図である。
【図２】実施の形態１に係るフロントエンドモジュールの部品配置の一例を示す平面図である。
【図３】実施の形態１に係るフロントエンドモジュールの断面構造の一例を示す断面図である。
【図４】実施の形態１に係るアイソレーションの測定ポイントの一例を示す回路図である。
【図５Ａ】実施の形態１に係るアイソレーションの測定結果の一例を示すグラフである。
【図５Ｂ】実施の形態１に係るアイソレーションの測定結果の一例を示すグラフである。
【図５Ｃ】実施の形態１に係るアイソレーションの測定結果の一例を示すグラフである。
【図６】実施の形態１に係る通信装置の構成の一例を示す平面図である。
【図７】実施の形態２に係るフロントエンドモジュールの回路構成の一例を示す回路図である。
【図８】実施の形態２に係るフロントエンドモジュールの部品配置の一例を示す平面図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ又は大きさの比は、必ずしも厳密ではない。
【００２６】
（実施の形態１）
実施の形態１に係る高周波モジュールは、複数の信号経路と、当該複数の信号経路を選択するためのスイッチとを有する高周波モジュールであり、例えば、携帯電話機などのマルチバンドの通信装置に用いられるフロントエンドモジュールである。
【００２７】
図１は、実施の形態１に係るフロントエンドモジュール１の回路構成の一例を示す回路図である。図１には、携帯電話機１００の要部として、フロントエンドモジュール１と共に、アンテナ２及びＲＦＩＣ（Ｒｅｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）３、４が示されている。
【００２８】
図１において、アンテナ２は、複数のバンドの信号成分が重畳された無線信号を受信し、受信した無線信号をフロントエンドモジュール１に供給する素子である。アンテナ２は、例えば、チップアンテナ又は基板上の配線導体で構成される。
【００２９】
フロントエンドモジュール１は、アンテナ２から供給された信号からバンドごとの信号を分離し、分離された信号のうち４つまでの信号をＲＦＩＣ３、４に並行して供給するモジュールである。フロントエンドモジュール１は、例えば、各種の回路素子を搭載した多層基板で構成される。
【００３０】
ＲＦＩＣ３、４は、フロントエンドモジュール１から供給された信号を増幅、復調する回路素子である。ＲＦＩＣ３、４の各々は、例えば、ローノイズアンプ及び復調器を含むワンチップＩＣで構成される。
【００３１】
ＲＦＩＣ３、４で復調された信号は、図示していないベースバンドＩＣにて復号及びＤＡ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ）変換され、通信及び通話に用いられる。
【００３２】
また、詳しい説明は省略するが、携帯電話機１００には、上記の受信用の構成に対応して、ＤＡ変換、符号化、変調、及び増幅を行う送信用の構成が設けられる。
【００３３】
これにより、携帯電話機１００は、４つまでのバンドを並行して用いて通信を行うキャリアアグリゲーションが可能な、マルチバンドの通信装置として構成される。
【００３４】
次に、フロントエンドモジュール１について、より詳しく説明する。
【００３５】
図１に示されるように、フロントエンドモジュール１は、スイッチＩＣ１０、フィルタ２１〜２８、整合回路３１〜３８、及び端子４０〜４４を有する。
【００３６】
端子４０は、アンテナ２からの信号を受信する。当該信号には、例えば、マルチバンドで運用される、第１バンド群に属する５つのバンドの信号と第２バンド群に属する３つのバンドの信号とが含まれるとする。
【００３７】
スイッチＩＣ１０は、入力スイッチ１１、第１出力スイッチ１２、及び第２出力スイッチ１３を有するワンチップＩＣである。各スイッチの接続状態は、図示していない制御端子で受信された選択信号に従って、次のように切り換わる。
【００３８】
入力スイッチ１１は、端子１１１〜１１６を有し、端子１１１を端子１１２〜１１６の中から選択される１以上の端子に接続する。ここで、端子１１１が第１入力端子の一例であり、端子１１２〜１１６が第１出力端子の一例である。
【００３９】
第１出力スイッチ１２は、端子１２１〜１２５を有し、端子１２１を、端子１２３〜１２５の中から選択される１つの端子に接続するか又は端子１２３〜１２５の何れにも接続しない。また、端子１２２を、端子１２３〜１２５の中から選択される１つの端子に接続するか又は端子１２３〜１２５の何れにも接続しない。
【００４０】
第２出力スイッチ１３は、端子１３１〜１３７を有し、端子１３１を、端子１３３〜１３７の中から選択される１つの端子に接続するか又は端子１３３〜１３７の何れにも接続しない。また、端子１３２を、端子１３３〜１３７の中から選択される１つの端子に接続するか又は端子１２３〜１２５の何れにも接続しない。
【００４１】
ここで、端子１２３〜１２５、１３３〜１３７が第２入力端子の一例であり、端子１２１、１２２、１３１、１３２が第２出力端子の一例である。
【００４２】
フィルタ２２、２４、２６は、前記第１バンド群に属する各異なるバンドの信号を通過させるバンドパスフィルタであり、それぞれ入力スイッチ１１の対応出力端子と第１出力スイッチ１２の対応入力端子とに接続されている。
【００４３】
フィルタ２１、２３、２５、２７、２８は、前記第２バンド群に属する各異なるバンドの信号を通過させるバントパスフィルタであり、それぞれ入力スイッチ１１の対応出力端子と第２出力スイッチ１３の対応入力端子とに接続されている。
【００４４】
フィルタ２１、２２は、２つのフィルタ素子を１つのパッケージに格納して共通の入力端子を設けたフィルタ部品で構成されており、フィルタ２５、２６も同様である。フィルタ２３は、単一のフィルタ素子を１つのパッケージに格納したフィルタ部品で構成されており、フィルタ２４も同様である。フィルタ２７、２８は、２つのフィルタ素子を１つのパッケージに格納し、フィルタ素子ごとに独立の入出力端子を設けたフィルタ部品で構成されている。個々のフィルタ素子は、ＳＡＷ（表面弾性波）フィルタであってもよい。また、フィルタ部品の構成はこれらの例には限られず、所望のフィルタ特性が得られる適宜の構成を採用すればよい。
【００４５】
整合回路３１は、端子４０と端子１１１との間の信号経路に挿入されている。
【００４６】
整合回路３２は、端子１１２とフィルタ２１、２２との間の信号経路に接続されている。
【００４７】
整合回路３３は、端子１１３とフィルタ２３、２４との間の信号経路に接続されている。
【００４８】
整合回路３４は、端子１１４とフィルタ２５、２６との間の信号経路に接続されている。
【００４９】
整合回路３５は、端子１２１と端子４１との間の信号経路に挿入されている。
【００５０】
整合回路３６は、端子１２２と端子４２との間の信号経路に挿入されている。
【００５１】
整合回路３７は、端子１３１と端子４３との間の信号経路に挿入されている。
【００５２】
整合回路３８は、端子１３２と端子４４との間の信号経路に挿入されている。
【００５３】
整合回路３１〜３８の構成は特には限定されないが、一例として、整合回路３１は２素子整合回路で構成され、整合回路３２、３３、３４はそれぞれ１つのインダクタで構成され、整合回路３５〜３８は３素子整合回路で構成されてもよい。
【００５４】
図１Ｂは、整合回路３１、３５〜３８の一例を示す回路図である。整合回路３１は、１つのインダクタ、キャパシタ、又は抵抗と、１つのインダクタ又はキャパシタとからなる整合回路３１Ａ（図１Ｂの（ａ））又は整合回路３１Ｂ（図１Ｂの（ｂ））であってもよい。
【００５５】
また、整合回路３５〜３８は、２つのインダクタ、キャパシタ、又は抵抗と、１つのインダクタ又はキャパシタとからなる整合回路３５Ａ〜３８Ａ（図１Ｂの（ｃ））であってもよい。また、１つのインダクタ、キャパシタ、又は抵抗と、２つのインダクタ又はキャパシタとからなる整合回路３５Ｂ〜３８Ｂ（図１Ｂの（ｄ））であってもよい。
【００５６】
以上のように構成されたフロントエンドモジュール１によれば、端子４０で受信されたマルチバンドの信号から、フィルタ２１〜２８によって個々のバンドの信号が分離される。そして、分離された信号のうち、入力スイッチ１１、第１出力スイッチ１２、及び第２出力スイッチ１３の接続状態に応じて選択される４つまでの信号が、並行して端子４１〜４４に出力される。
【００５７】
図１の回路図では、フロントエンドモジュール１の部品及び配線は、整理された単純な配置で記載されているが、現実的には、回路図には表されない端子の近接や配線の交差が生じ得る。端子の近接や配線の交差は、信号経路間でのアイソレーションを劣化させる。フロントエンドモジュール１の小型化、高性能化に伴い、回路素子の実装密度が大きくなるにつれて、端子の近接や配線の交差が起こり易くなることから、信号経路間（入出力端子間や配線間）でアイソレーションを確保する必要性が高まる。
【００５８】
そこで、本発明者は、フロントエンドモジュール１の部品配置について鋭意検討を重ねた結果、信号経路間でのアイソレーションを劣化させにくい特徴的な部品配置に想到した。以下では、当該部品配置について、より詳しく説明する。
【００５９】
図２は、フロントエンドモジュール１の部品配置の一例を示す平面図である。フロントエンドモジュール１は、多層基板８０の上主面に、スイッチＩＣ１０、フィルタ２１〜２８を構成するフィルタ部品、整合回路３１〜３８を構成する抵抗、インダクタ及びキャパシタを搭載してなる。
【００６０】
図２では、多層基板８０の平面視において、スイッチＩＣ１０及びフィルタ部品の外形（平面視での輪郭）を実線枠で示し、整合回路３１〜３８が形成される領域を破線枠で示している。ここで、スイッチＩＣ１０の外形が、スイッチ領域の一例である。
【００６１】
なお、図２では、ワンチップＩＣの一般的な外形を想定して、矩形のスイッチ領域を示しているが、スイッチ領域は、矩形には限られず、適宜の多角形であってもよい。
【００６２】
また、入力スイッチ１１、第１出力スイッチ１２、第２出力スイッチ１３は、ワンチップのスイッチＩＣ１０には限られず、それぞれ個別のスイッチＩＣで構成されてもよい。その場合、図２において、入力スイッチ１１、第１出力スイッチ１２、第２出力スイッチ１３として示した破線枠が個別のスイッチＩＣの外形を示し、スイッチＩＣ１０に対応する実線枠がスイッチ領域を示す。
【００６３】
また、図２では、入力スイッチ１１、第１出力スイッチ１２、第２出力スイッチ１３の各端子の位置を、図１での符号と同じ符号で示している。なお、斜線を付して示した端子１１９、１２９、１３９は、入力スイッチ１１、第１出力スイッチ１２、第２出力スイッチ１３のグランド端子であり、図１では示されていない。
【００６４】
また、図２では、図１に示される複数の配線の経路を太線で示している。太線の線種（太実線、太点線、及び太破線）は、配線が設けられる層を区別している。つまり、前記複数の配線は、多層基板８０の少なくとも３つの配線層に設けられる。当該３つの配線層のうちの１つは、多層基板８０の上主面であってもよい。内層に設けられる配線と上主面の端子とは、ビアで接続される。
【００６５】
図３は、フロントエンドモジュール１の断面構造の一例を示す断面図である。図３は、図２の端子４２と端子１２２とを接続する配線及び端子１２１と端子４１とを接続する配線を含む折れ面におけるフロントエンドモジュール１の断面を示している。
【００６６】
図３に示されるように、多層基板８０は、４層の基材層５０を積層してなり、配線導体を設けることができる配線層として、外観に露出する上主面５０１、下主面５０５、及び隣接する基材層５０間の界面５０２、５０３、５０４を有している。
【００６７】
上主面５０１には、端子１２１、１２２、及び配線５１が設けられている。配線５１は、図２の太実線に対応する。スイッチＩＣ１０は、端子１２１、１２２及び図示されていない別断面の端子で上主面５０１に実装され、フィルタ２４は、図示されていない別断面の端子で上主面５０１に実装されている。
【００６８】
下主面５０５には、端子４１、４２が設けられている。
【００６９】
界面５０２には、配線５２が設けられている。配線５２は、図２の太点線に対応する。
【００７０】
界面５０４には、配線５４が設けられている。配線５４は、図２の太破線に対応する。
【００７１】
界面５０２と界面５０３との間にある界面５０３には、グランド導体５３が設けられている。グランド導体５３は、フロントエンドモジュール１の基準電圧（グランド電圧）が印加される。グランド導体５３は、配線５１、５２、５４よりも太いパターンか、又はべた膜で構成される。
【００７２】
配線５４は、ビア５５で、端子４１、４２、１２１、１２２と接続されている。
【００７３】
ここで、上主面５０１と界面５０２とが第１配線層の一例であり、界面５０４が第２配線層の一例である。
【００７４】
以下では、上記の構成を有するフロントエンドモジュール１の効果について説明する。
【００７５】
多層基板８０の上主面５０１には、多角形（一例として矩形）のスイッチ領域（一例としてスイッチＩＣ１０の外形）が設けられている。多層基板８０の平面視において、第１入力端子及び第１出力端子（端子１１１〜１１６）は、スイッチ領域の第１辺（図２における上辺）に近接して配置されている。また、第２入力端子及び第２出力端子（端子１２１〜１２５及び端子１３１〜１３７）は、前記スイッチ領域の前記第１辺とは異なる第２辺（図２における左辺、右辺、及び下辺の何れか）に近接して配置されている。
【００７６】
ここで、ある端子が前記スイッチ領域のある辺に近接して配置されているとは、当該端子から当該辺までの距離が、当該端子から前記スイッチ領域の各辺までの距離の中で最も短いことを言う。
【００７７】
この構成によれば、入力スイッチ１１の端子と、第１出力スイッチ１２及び第２出力スイッチ１３の端子とが、前記スイッチ領域の異なる辺に近接して配置される。そのため、フロントエンドモジュール１の小型化に伴い前記スイッチ領域が縮小された場合でも、入力スイッチ１１の端子と第１出力スイッチ１２及び第２出力スイッチ１３の端子とを、それぞれ前記スイッチ領域の異なる辺に寄せることで、前記端子同士を離して配置し易くなる。これにより、入力スイッチ１１の端子と前記出力スイッチの端子とが近づくことで生じるアイソレーションの劣化が抑制される。
【００７８】
また、第２出力端子（端子１２１、１２２、１３１、１３２）は、多層基板８０の平面視において、前記スイッチ領域の第２入力端子（端子１２３〜１２５、１３３〜１３７）よりも内方に配置されている。
【００７９】
ここで、内方とは、多層基板８０の平面視において、多層基板８０の周縁からより遠い位置を言う。
【００８０】
この構成によれば、端子１２１〜１２５、１３１〜１３７が前記スイッチ領域の周縁部に密集することが回避されるので、第１出力スイッチ１２の端子同士及び第２出力スイッチ１３の端子同士が近づくことで生じるアイソレーションの劣化が抑制される。
【００８１】
また、多層基板８０の平面視において、第１出力端子（端子１１２〜１１６）と第２出力端子（端子１２１、１２２、１３１、１３２）との間に、グランド端子１１９が配置されている。
【００８２】
この構成によれば、グランド端子１１９による電磁的なシールド作用により、端子１１２〜１１６と端子１２１、１２２、１３１、１３２との間のアイソレーションの劣化が抑制される。
【００８３】
また、多層基板８０の平面視において、第１出力スイッチ１２の第２入力端子及び第２出力端子（端子１２１〜１２５）は、前記スイッチ領域の一辺（図２では左辺）に近接して配置され、第２出力スイッチ１３の第２入力端子及び第２出力端子（端子１３１〜１３７）は、前記スイッチ領域の他辺（図２では右辺又は下辺）に近接して配置されている。
【００８４】
この構成によれば、端子１２１〜１２５と端子１３１〜１３７とが近づくことで生じるアイソレーションの劣化が抑制される。
【００８５】
また、多層基板８０において、第１入力端子（端子１１１）、第１出力端子（端子１１２〜１１６）、及び第２入力端子（端子１２３〜１２５、１３３〜１３７）に接続された配線（配線５１、５２、図２の太実線及び太点線）が、第１配線層（上主面５０１及び界面５０２）に設けられている。また、第２出力端子（端子１２１、１２２、１３１、１３２）に接続された配線（配線５４、図２の太破線）が、第２配線層（界面５０４）に設けられ、第１配線層と第２配線層との間（界面５０３）に、グランド導体５３が設けられている。
【００８６】
この構成によれば、グランド導体５３による電磁的なシールド作用により、前記第１入力端子、前記第１出力端子、及び前記第２入力端子と前記第２出力端子との間のアイソレーションの劣化が抑制される。なお、第２配線層には、第１入力端子、第１出力端子、及び第２入力端子に接続された配線は設けられておらず、また、第１配線層には、第２出力端子に接続された配線は設けられていない。これにより、前記のアイソレーションの劣化を、確実に抑制することができる。
【００８７】
また、互いに異なる第２出力端子（端子１２１、１２２）に接続され、かつ互いに異なる方向に延びる配線（端子１２１と端子４１とを接続する配線及び端子１２２と端子４２とを接続する配線）が設けられている。
【００８８】
この構成によれば、端子１２１に接続される配線と端子１２２に接続される配線とが互いに異なる方向に延びることで近接しにくくなり、端子１２１と端子１２２との間のアイソレーションの劣化が抑制される。同様構成の配線が設けられている端子１３１と端子１３２とについても、アイソレーションの劣化が抑制される。
【００８９】
また、入力スイッチ１１、第１出力スイッチ１２、及び第２出力スイッチ１３は、多層基板８０の中央部に配置された単一の半導体チップ（スイッチＩＣ１０）で構成され、前記スイッチ領域はスイッチＩＣ１０の外形であり、フィルタ２１〜２８は、多層基板８０の平面視で、スイッチＩＣ１０を取り囲む領域に配置されている。
【００９０】
この構成によれば、スイッチＩＣ１０とフィルタ２１〜２８との間に複数の配線が放射状に配置されることで、当該複数の配線間の距離が確保し易くなるので、配線間のアイソレーションの劣化が抑制される。
【００９１】
次に、フロントエンドモジュール１の試作機を用いて行ったアイソレーションの測定結果について説明する。
【００９２】
図４は、当該測定におけるアイソレーションの測定ポイントの一例を示す回路図である。当該測定では、入力スイッチ１１、第１出力スイッチ１２、及び第２出力スイッチ１３を図４に示されるように設定して、端子１１１−１１３間及び端子１２１−１２４間を短絡し、他の端子間を全て開放した。この状態で、太線で示される信号経路に測定信号を印加し、端子１２１−１１３間、端子１２２−１２１間、及び端子１３１−１２１間のアイソレーションを測定した。当該測定信号は、運用バンドとして想定した９００ＭＨｚ帯（約９２５〜９５８ＭＨｚ）を含む、８５０〜１０５０ＭＨｚの範囲で掃引した。
【００９３】
図５Ａ、５Ｂ、及び５Ｃは、端子１２１−１１３間、端子１２２−１２１間、及び端子１３１−１２１間でそれぞれ測定されたアイソレーションの一例を示すグラフである。
【００９４】
図５Ａ、５Ｂ、及び５Ｃに示されるように、端子１２１−１１３間、端子１２２−１２１間、及び端子１３１−１２１間の何れにおいても、運用バンド内で４０ｄＢ超のアイソレーションが測定された。
【００９５】
次に、フロントエンドモジュール１を用いた携帯電話機１００について説明する。
【００９６】
図６は、携帯電話機１００の構成の一例を示す平面図である。図６には、携帯電話機１００の模式的な外観とともに、フロントエンドモジュール１、アンテナ２、及びＲＦＩＣ３、４の内部的な配置が示されている。フロントエンドモジュール１、アンテナ２、及びＲＦＩＣ３、４は、配線基板５に搭載されて、携帯電話機１００内に格納されている。
【００９７】
この構成によれば、フロントエンドモジュール１により上述した各種のアイソレーションの劣化を抑制することで、信号特性に優れた携帯電話機１００が得られる。
【００９８】
（実施の形態２）
実施の形態２に係る高周波モジュールは、複数の信号経路と、当該複数の信号経路を選択するためのスイッチとを有する高周波モジュールであり、例えば、携帯電話機などのマルチバンドの通信装置に用いられるフロントエンドモジュールである。当該フロントエンドモジュールは、実施の形態１のフロントエンドモジュール１から、いくつかの整合回路、運用バンド数、及びキャリアアグリゲーションの機能を削減して構成される。
【００９９】
実施の形態２では、実施の形態１で説明したフロントエンドモジュール１の特徴の一部が、より簡素なフロントエンドモジュールにも適用され、対応する効果を発揮することを示す。以下、実施の形態１で述べた事項については、同一の符号を付して説明を適宜省略し、主として、実施の形態１と異なる点について説明する。
【０１００】
図７は、実施の形態２に係るフロントエンドモジュール７の回路構成の一例を示す回路図である。図７には、携帯電話機１０１の要部として、フロントエンドモジュール７と共に、アンテナ２及びＲＦＩＣ３が示されている。
【０１０１】
フロントエンドモジュール７は、図１のフロントエンドモジュール１と比べて、整合回路３１、３５〜３８及び端子４２〜４４が省略され、スイッチＩＣ１４、フィルタ６１〜６４及び整合回路７２〜７４が変更される。
【０１０２】
端子４０は、アンテナ２からの信号を受信する。当該信号には、例えば、マルチバンドで運用される４つのバンドの信号が含まれるとする。
【０１０３】
スイッチＩＣ１４は、入力スイッチ１５及び出力スイッチ１６を有するワンチップＩＣである。各スイッチの接続状態は、図示していない制御端子で受信された選択信号に従って、次のように切り換わる。
【０１０４】
入力スイッチ１５は、端子１５１〜１５５を有し、端子１５１を端子１５２〜１５５の中から選択される１つの端子に接続する。ここで、端子１５１が第１入力端子の一例であり、端子１５２〜１５５が第１出力端子の一例である。
【０１０５】
出力スイッチ１６は、端子１６１〜１６５を有し、端子１６１を、端子１６２〜１６５の中から選択される１つの端子に接続する。ここで、端子１６２〜１６５が第２入力端子の一例であり、端子１６１が第２出力端子の一例である。
【０１０６】
フィルタ６１〜６４は、前記４つのバンドのうち各異なるバンドの信号を通過させるバンドパスフィルタであり、それぞれ入力スイッチ１５の対応出力端子と出力スイッチ１６の対応入力端子とに接続されている。フィルタ６１は、単一のフィルタ素子を１つのパッケージに格納したフィルタ部品で構成されており、フィルタ６３〜６４も同様である。
【０１０７】
整合回路７２は、端子１５２とフィルタ６１との間の信号経路に接続されている。
【０１０８】
整合回路７３は、端子１５３とフィルタ６２との間の信号経路に接続されている。
【０１０９】
整合回路７４は、端子１５４とフィルタ６３との間の信号経路に接続されている。
【０１１０】
整合回路７２〜７４の構成は特には限定されないが、一例として、それぞれ１つのインダクタで構成されてもよい。
【０１１１】
以上のように構成されたフロントエンドモジュール７によれば、端子４０で受信されたマルチバンドの信号から、フィルタ６１〜６４によって個々のバンドの信号が分離される。そして、分離された信号のうち、入力スイッチ１５及び出力スイッチ１６の接続状態に応じて選択される１つの信号が、端子４１に出力される。
【０１１２】
図８は、フロントエンドモジュール７の部品配置の一例を示す平面図である。フロントエンドモジュール１は、多層基板８１の上主面に、スイッチＩＣ１４、フィルタ６１〜６４を構成するフィルタ部品、整合回路７２〜７４を構成するインダクタを搭載してなる。
【０１１３】
また、図８では、入力スイッチ１５、出力スイッチ１６の各端子の位置を、図７での符号と同じ符号で示している。なお、斜線を付して示した端子１５９、１６９は、入力スイッチ１５、出力スイッチ１６のグランド端子であり、図７では示されていない。
【０１１４】
また、図７における配線の表記法、及びスイッチＩＣ１４に適用される変形例は、図２での説明と同一のため、ここでは説明を省略する。また、多層基板８１は、図３の多層基板８０と同様、４つの基材層からなりグランド層を有する多層基板で構成してもよい。
【０１１５】
以下では、上記の構成を有するフロントエンドモジュール７の効果について説明する。
【０１１６】
多層基板８１の主面には、多角形（一例として矩形）のスイッチ領域（一例としてスイッチＩＣ１４の外形）が設けられている。多層基板８１の平面視において、第１入力端子及び第１出力端子（端子１５１〜１５５）は、スイッチ領域の第１辺（図８では上辺）に近接して配置されている。また、第２入力端子及び第２出力端子（端子１６１〜１６５）は、前記スイッチ領域の前記第１辺とは異なる第２辺（図８では下辺）に近接して配置されている。近接して配置されていることの定義は、前述と同様である。
【０１１７】
この構成によれば、入力スイッチ１５の端子と、出力スイッチ１６の端子とが、前記スイッチ領域の異なる辺に近接して配置される。そのため、フロントエンドモジュール７の小型化に伴い前記スイッチ領域が縮小された場合でも、入力スイッチ１５の端子と出力スイッチ１６の端子とを、それぞれ前記スイッチ領域の異なる辺に寄せることで、前記端子同士を離して配置し易くなる。これにより、入力スイッチ１５の端子と出力スイッチ１６の端子とが近づくことで生じるアイソレーションの劣化が抑制される。
【０１１８】
また、多層基板８１の平面視において、第１出力端子（端子１５２〜１５５）と第２出力端子（端子１６１）との間に、グランド端子１５９、１６９が配置されている。
【０１１９】
この構成によれば、グランド端子１５９、１６９による電磁的なシールド作用により、端子１５２〜１５５と端子１６１との間のアイソレーションの劣化が抑制される。
【０１２０】
以上の説明から、実施の形態１で説明したフロントエンドモジュール１の特徴の一部は、より簡素なフロントエンドモジュール７にも適用され、対応する効果を発揮することが分かる。
【０１２１】
（変形例）
以上、本発明の実施の形態に係る高周波モジュールについて、フロントエンドモジュールの例を用いて説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
【産業上の利用可能性】
【０１２２】
本発明は、例えば、フロントエンドモジュールなどの高周波モジュールとして、通信機器に広く利用できる。
【符号の説明】
【０１２３】
１、７    フロントエンドモジュール
２    アンテナ
３、４    ＲＦＩＣ
５    配線基板
１０、１４    スイッチＩＣ
１１、１５    入力スイッチ
１２    第１出力スイッチ
１３    第２出力スイッチ
１６    出力スイッチ
１４    スイッチＩＣ
１６    出力スイッチ
２１〜２８、６１〜６４    フィルタ
３１〜３８、７２〜７４    整合回路
４０〜４４    端子
５０    基材層
５１、５２、５４    配線
５３    グランド導体
５５    ビア
８０、８１    多層基板
１００、１０１    携帯電話機
１１１、１５１    端子（第１入力端子）
１１２〜１１６、１５２〜１５５    端子（第１出力端子）
１１９、１５９、１６９    端子（グランド端子）
１２１、１２２、１３１、１３２、１６１    端子（第２出力端子）
１２３〜１２５、１３３〜１３７、１６２〜１６５    端子（第２入力端子）
５０１    上主面
５０２、５０３、５０４    界面
５０５    下主面
【図１Ａ】
0006451605.tif 000002
【図１Ｂ】
0006451605.tif 000003
【図２】
0006451605.tif 000004
【図３】
0006451605.tif 000005
【図４】
0006451605.tif 000006
【図５Ａ】
0006451605.tif 000007
【図５Ｂ】
0006451605.tif 000008
【図５Ｃ】
0006451605.tif 000009
【図６】
0006451605.tif 000010
【図７】
0006451605.tif 000011
【図８】
0006451605.tif 000012