(57)【特許請求の範囲】
【請求項１】
第一の入力端子と、
第二の入力端子と、
前記第一の入力端子と前記第二の入力端子に接続された、第一のスイッチ素子と第二のスイッチ素子と第三のスイッチ素子と第四のスイッチ素子の直列回路と、
前記第一の入力端子と前記第二の入力端子に接続され、第一の入力端子と導通させるか、第二の入力端子と導通させるかを選択するスイッチング手段と、を有する回路において、
前記第三のスイッチ素子の駆動回路用電源を、ブートストラップ回路を用いて生成し、
前記第二のスイッチ素子と前記第三のスイッチ素子の接続点を第一の接続点とし、
前記スイッチング手段の第一の入力端子あるいは第二の入力端子と導通する接続点を第二の接続点とすると、
前記第一の接続点と前記第二の接続点の間に生じる電圧が実質的にゼロであり、かつ前記第三のスイッチ素子が導通している時に、前記第四のスイッチ素子を導通させ、
前記第一の接続点と前記第二の接続点の間に生じる電圧の絶対値が、
前記第一の入力端子と前記第二の入力端子の間に存在する電圧の絶対値の１倍と０．５倍の二通りが存在する状態と、
前記第一の入力端子と前記第二の入力端子の間に存在する電圧の絶対値の０．５倍と０倍の二通りが存在する状態との間を相互に移行する際に、
前記第一の入力端子と前記第二の入力端子の間に存在する電圧の絶対値の１倍と０．５倍と０倍の三通りが存在する状態を経由する変調方法。
【請求項２】
前記第一の接続点と前記第二の接続点の間に生じる電圧が実質的にゼロであり、かつ前記第二のスイッチ素子が導通している時に、前記第一のスイッチ素子を導通させる請求項１に記載の変調方法。
【請求項３】
請求項１、請求項２のいずれか１項に記載の変調方法を用いた回路。
【請求項４】
前記変調方法を用いる回路は、ダイオードクランプ型３レベルコンバータである請求項３記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主にダイオードクランプ型３レベルコンバータに用いる変調方法、及び、この変調方法を用いた回路に関するものである。
【背景技術】
【０００２】
ダイオードクランプ型３レベルコンバータの変調方法として、パルス幅変調と位相シフト変調を組み合わせた方式が非特許文献１と非特許文献２で開示されている。
【０００３】
図７に非特許文献１の回路図を示す。入力端子７と入力端子８の間にコンデンサ９とコンデンサ１０の直列回路、ＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４の直列回路、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６の直列回路が接続されている。コンデンサ１３と、ダイオード１１とダイオード１２の直列回路がＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の直列回路に接続されている。ダイオード１１とダイオード１２の接続点はコンデンサ９とコンデンサ１０の接続点に接続されている。ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６の接続点とＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の接続点の間にはチョーク１４とトランス１５の一次巻線の直列回路が接続されている。トランス１５の第一の二次巻線とダイオード１６の直列回路と、トランス１５の第二の二次巻線とダイオード１７の直列回路がチョーク１８とコンデンサ１９の直列回路に接続されており、コンデンサ１９の両端にそれぞれ出力端子２０と出力端子２１が接続されている。
【０００４】
図８に非特許文献２の回路図を示す。図７と同一の部品には同じ番号をつけ、説明を省略する。一次側回路の相違点はチョーク１４とトランス１５の一次巻線の直列回路に直列にコンデンサ２３が挿入されている事と、トランス１５の一次巻線に並列にチョーク２２が接続されている事である。二次側ではダイオード２４、ダイオード２５、ダイオード２６、ダイオード２７でブリッジ回路が構成され、その交流入力にトランス１５の二次巻線が接続され、直流出力にコンデンサ１９が接続され、コンデンサ１９の両端にそれぞれ出力端子２０と出力端子２１が接続されている。
【０００５】
非特許文献１と非特許文献２で開示されている変調方法は共通であり、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６に対してＭＯＳＦＥＴ２とＭＯＳＦＥＴ３を位相シフト変調する事と、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ４をパルス幅変調する事を組み合わせている。位相シフト変調する動作モードは２レベルモードと呼ばれ、パルス幅変調する動作モードは３レベルモードと呼ばれている。
【０００６】
図９に２レベルモードにおける各ＭＯＳＦＥＴの駆動信号と、ＭＯＳＦＥＴ１〜ＭＯＳＦＥＴ６で構成されるフルブリッジ回路の出力電圧ＶＦＢＯＵＴを示す。フルブリッジ回路の出力電圧ＶＦＢＯＵＴの回路図上の位置は図７に示した。
【０００７】
２レベルモードには各ＭＯＳＦＥＴのオン、オフの組み合わせで四つの状態が存在する。これから図１０〜図１３を使って各状態の動作を説明するが、共通の構成として図の左側に駆動信号の図を、右側に回路図を記載している。駆動信号の図はハイレベルがオン、ローレベルがオフを表しており、また説明対象の部分を黒色で、それ以外を灰色で示している。回路図はＶＦＢＯＵＴの電圧がどうなるのかを容易に理解できる様に、図７に対して一部の部品を省略して記載しており、電流が流れる部品を黒色で、流れない部品を灰色で示している。
また前提条件としてコンデンサ９とコンデンサ１０の電圧はそれぞれ入力電圧の半分になる様に制御されているものとする。
【０００８】
図１０は２レベルモードの第一の状態の説明図である。この状態ではＭＯＳＦＥＴ３とＭＯＳＦＥＴ５がオンしている。すると回路図に黒色で示したようにコンデンサ９、ＭＯＳＦＥＴ５、チョーク１４、トランス１５、ＭＯＳＦＥＴ３、ダイオード１２のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧はコンデンサ９の電圧と等しくなり、入力電圧をＶｉｎとすればＶｉｎ／２となる。
【０００９】
図１１は２レベルモードの第二の状態の説明図である。この状態ではＭＯＳＦＥＴ２とＭＯＳＦＥＴ５がオンしている。すると回路図に黒色で示したようにＭＯＳＦＥＴ５、チョーク１４、トランス１５、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ１のルートで電流が流れる。ＭＯＳＦＥＴ１の駆動信号はオフになっているが、ボディダイオードが導通する。したがってＶＦＢＯＵＴの電圧はゼロとなる。
【００１０】
図１２は２レベルモードの第三の状態の説明図である。この状態ではＭＯＳＦＥＴ２とＭＯＳＦＥＴ６がオンしている。すると回路図に黒色で示したようにコンデンサ１０、ダイオード１１、ＭＯＳＦＥＴ２、トランス１５、チョーク１４、ＭＯＳＦＥＴ６のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧はコンデンサ１０の電圧と等しくなり、入力電圧をＶｉｎとすれば−Ｖｉｎ／２となる。
【００１１】
図１３は２レベルモードの第四の状態の説明図である。この状態ではＭＯＳＦＥＴ３とＭＯＳＦＥＴ６がオンしている。すると回路図に黒色で示したようにＭＯＳＦＥＴ６、チョーク１４、トランス１５、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４のルートで電流が流れる。ＭＯＳＦＥＴ４の駆動信号はオフになっているが、ボディダイオードが導通する。したがってＶＦＢＯＵＴの電圧はゼロとなる。
【００１２】
以上より、２レベルモードではＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の位相シフト量を変調する事によってＶＦＢＯＵＴの電圧が±Ｖｉｎ／２となるデューティとゼロとなるデューティを変えられる事がわかる。
【００１３】
同じ手法で３レベルモードの説明をする。図１４に３レベルモードにおける各ＭＯＳＦＥＴの駆動信号と、ＭＯＳＦＥＴ１〜ＭＯＳＦＥＴ６で構成されるフルブリッジ回路の出力電圧ＶＦＢＯＵＴを示す。
図１５は３レベルモードの第一の状態の説明図である。この状態ではＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ＭＯＳＦＥＴ５がオンしている。すると回路図に黒色で示したようにコンデンサ９、ＭＯＳＦＥＴ５、チョーク１４、トランス１５、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、コンデンサ１０のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧は入力電圧Ｖｉｎと等しくなる。
【００１４】
図１６は３レベルモードの第二の状態の説明図である。この状態ではＭＯＳＦＥＴ３、ＭＯＳＦＥＴ５がオンしている。すると回路図に黒色で示したようにコンデンサ９、ＭＯＳＦＥＴ５、チョーク１４、トランス１５、ＭＯＳＦＥＴ３、ダイオード１２のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧はコンデンサ９の電圧と等しくなり、入力電圧をＶｉｎとすればＶｉｎ／２となる。
【００１５】
図１７は３レベルモードの第三の状態の説明図である。この状態ではＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ６がオンしている。すると回路図に黒色で示したようにコンデンサ９、ＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、トランス１５、チョーク１４、ＭＯＳＦＥＴ６、コンデンサ１０のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧は入力電圧Ｖｉｎと等しくなる。
【００１６】
図１８は３レベルモードの第四の状態の説明図である。この状態ではＭＯＳＦＥＴ２、ＭＯＳＦＥＴ６がオンしている。すると回路図に黒色で示したようにコンデンサ１０、ダイオード１１、ＭＯＳＦＥＴ２、トランス１５、チョーク１４、ＭＯＳＦＥＴ６のルートで電流が流れる。したがってＶＦＢＯＵＴの電圧はコンデンサ１０の電圧と等しくなり、入力電圧をＶｉｎとすれば−Ｖｉｎ／２となる。
【００１７】
以上より、３レベルモードではＭＯＳＦＥＴ１とＭＯＳＦＥＴ４のパルス幅を変調する事によってＶＦＢＯＵＴの電圧が±Ｖｉｎとなるデューティと±Ｖｉｎ／２となるデューティを変えられる事がわかる。
【００１８】
２レベルモードではＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の位相シフト量を変調し、３レベルモードではＭＯＳＦＥＴ１とＭＯＳＦＥＴ４のパルス幅を変調すれば良いのだが、その全体像をグラフで表す方法を説明する。
【００１９】
２レベルモードで最もパワーを絞った場合、ＶＦＢＯＵＴが±Ｖｉｎ／２となるデューティが０％、０となるデューティが１００％となる。３レベルモードで最もパワーを出力する場合、ＶＦＢＯＵＴが±Ｖｉｎ／２となるデューティが０％、±Ｖｉｎとなるデューティが１００％となる。そして２レベルモードで最もパワーを出力する場合と３レベルモードで最もパワーを絞る場合は共に±Ｖｉｎ／２となるデューティが１００％となる。
したがって２レベルモードと３レベルモードは統一して扱う事ができる。そこで両モードを統一して扱う為に、２レベルモードで最もパワーを絞った場合に０％、３レベルモードで最もパワーを出力する場合に１００％、そして２レベルモードで最もパワーを出力する場合と３レベルモードで最もパワーを絞る場合に５０％となる新しい量を導入する。
この新しい量が決まればＶＦＢＯＵＴが±Ｖｉｎ、±Ｖｉｎ／２、０％になるデューティがそれぞれ決まるので、この量をマスターデューティと呼ぶことにする。
【００２０】
マスターデューティが０％から１００％まで変わった時に、各ＭＯＳＦＥＴ駆動信号の前縁と後縁の位置がどう変化するのかがわかれば、この変調方法を完全に表現できる。図１９にこの変調方法の全体像を示す。ここで横軸はマスターデューティ、縦軸は駆動信号となるパルス波形の前縁あるいは後縁の位置を表す。
位置０％はスイッチング周期の開始点を表し、位置１００％はスイッチング周期の終了点を表す。したがって後縁の位置から前縁の位置を引けば駆動信号のオンデューティがわかる。例えば前縁の位置が２０％、後縁の位置が５０％の場合、２０％の時点でオンして５０％の時点でオフするので、オンデューティは３０％となる。
【００２１】
ＭＯＳＦＥＴ１は前縁の位置が５０％固定で、後縁の位置はマスターデューティが０％から５０％までは５０％固定、マスターデューティが５０％から１００％までは５０％から１００％までリニアに変化している。したがってマスターデューティが０％から５０％すなわち２レベルモードではオンデューティが０％、マスターデューティが５０％から１００％すなわち３レベルモードではパルス幅変調になっている事になる。
【００２２】
ＭＯＳＦＥＴ２はマスターデューティが０％から５０％までは前縁の位置が０％から５０％までリニアに変化し、後縁の位置の位置が５０％から１００％までリニアに変化する。マスターデューティが５０％から１００％では前縁の位置が５０％固定で、後縁の位置は１００％固定である。これはマスターデューティが０％から５０％すなわち２レベルモードではオンデューティ５０％で位相シフト変調され、マスターデューティが５０％から１００％すなわち３レベルモードでは位相シフト量が固定されている事を表している。
【００２３】
ＭＯＳＦＥＴ３はＭＯＳＦＥＴ２から位置が５０％ずれているだけで、動作は同じである。
ＭＯＳＦＥＴ４はＭＯＳＦＥＴ１から位置が５０％ずれているだけで、動作は同じである。
【００２４】
ＭＯＳＦＥＴ５はマスターデューティによらず前縁の位置が０％に固定され、後縁の位置が５０％に固定されている。ＭＯＳＦＥＴ６はＭＯＳＦＥＴ５から位相が５０％ずれているだけで、動作は同じである。
【００２５】
以上の様に、２レベルモードではＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の位相シフト量を変調し、３レベルモードではＭＯＳＦＥＴ１とＭＯＳＦＥＴ４のパルス幅を変調するという動作は図１９の様に視覚化する事ができる。
【００２６】
非特許文献１と非特許文献２でフルブリッジ回路の出力に接続される回路は異なるが、パルス幅変調と位相シフト変調を組み合わせた変調方式を使ってフルブリッジ出力電圧の波形を制御すれば、どちらの回路方式でも出力電力を制御できる事になる。
【００２７】
一方、二つのＭＯＳＦＥＴを直列接続する場合、ハイサイドの駆動回路用電源をローサイドの駆動用電源から作り出す方法がブートストラップ回路という名前で一般に知られている。一例を図２０に示す。
【００２８】
図２０で駆動回路３１と駆動回路３２は、それぞれコンデンサ３０とコンデンサ２９を電源として動作する。ＭＯＳＦＥＴ３３は駆動回路３１によって駆動され、ＭＯＳＦＥＴ３４は駆動回路３２によって駆動される。ここでコンデンサ２９には図示しない外部電源から電力を供給する必要があるが、コンデンサ３０にはその必要はない。なぜならＭＯＳＦＥＴ３４がオンした時にコンデンサ２９、ダイオード２８、コンデンサ３０、ＭＯＳＦＥＴ３４のルートで電流が流れてコンデンサ３０が充電されるからである。これによりコンデンサ３０に電力を供給する回路を省略する事ができ、回路を簡素化できる。
【００２９】
しかしながらブートストラップ回路を図７、あるいは図８のＭＯＳＦＥＴ１とＭＯＳＦＥＴ２のペア、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４のペア、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６のペアに適用した場合、ＭＯＳＦＥＴ３の駆動用電源にエネルギーが供給されない場合がある問題が生じる。
【００３０】
この理由は図９の２レベルモードにおける各ＭＯＳＦＥＴ駆動信号を見ればわかる。ＭＯＳＦＥＴ１とＭＯＳＦＥＴ２のペアでは、ローサイドのＭＯＳＦＥＴ２にオン期間が確保されているため、ハイサイドのＭＯＳＦＥＴ１におけるコンデンサ３０に相当するコンデンサを充電する事ができる。ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６のペアでも、ローサイドのＭＯＳＦＥＴ６にオン期間が確保されているため、ハイサイドのＭＯＳＦＥＴ５におけるコンデンサ３０に相当するコンデンサを充電する事ができる。しかしながらＭＯＳＦＥＴ３とＭＯＳＦＥＴ４のペアでは、ローサイドのＭＯＳＦＥＴ４が常にオフとなっている為にハイサイドのＭＯＳＦＥＴ３におけるコンデンサ３０に相当するコンデンサを充電する事ができない。
【００３１】
このように従来の変調方法とブートストラップ回路を組み合わせた場合、２レベルモードにおいてＭＯＳＦＥＴ３の駆動用電源にエネルギーを供給できない問題があった。
【先行技術文献】
【非特許文献】
【００３２】
【非特許文献１】X. Ruan , Z. Chen and W. Chen "Zero-voltage-switching PWM hybrid full-bridge three-level converter", IEEE Trans. Power Electron., vol. 20, no.2, pp.395 -404 2005
【非特許文献２】J. Ke and R. Xinbo, "Hybrid Full-Bridge Three-Level LLC Resonant Converter- A Novel DC-DC Converter Suitable for Fuel Cell Power System", IEEE PESC'05, 2005, pp. 361-367.
【発明の概要】
【００３３】
本発明は変調方法の変更により、ブートストラップ回路を使ってＭＯＳＦＥＴ３の駆動用電源に常にエネルギーを供給できる様にする。
【発明が解決しようとする課題】
【００３４】
従来の変調方法は２レベルモードに移行すると第四のスイッチ素子（ＭＯＳＦＥＴ４）のオンデューティが０％になるために、ブートストラップ回路を使って第三のスイッチ素子（ＭＯＳＦＥＴ３）の駆動用電源にエネルギーを供給できない問題がある。
【課題を解決するための手段】
【００３５】
本発明の第一の変調方法は、フルブリッジ回路の出力電圧ＶＦＢＯＵＴの電圧が実質的にゼロであり、かつ第三のスイッチ素子（ＭＯＳＦＥＴ３）がオンしている時に第四のスイッチ素子（ＭＯＳＦＥＴ４）をオンさせる事で課題を解決する。なお動作の対称性を維持するために、フルブリッジ回路の出力電圧ＶＦＢＯＵＴの電圧が実質的にゼロであり、かつ第一のスイッチ素子（ＭＯＳＦＥＴ１）がオンしている時に第二のスイッチ素子（ＭＯＳＦＥＴ２）をオンさせても良い。
【００３６】
本発明の第二の変調方法は、フルブリッジ回路の出力電圧ＶＦＢＯＵＴの電圧が±Ｖｉｎと±Ｖｉｎ／２となる３レベルモードと、ＶＦＢＯＵＴの電圧が±Ｖｉｎ／２と０となる２レベルモードとの間を相互に移行する際に、ＶＦＢＯＵＴの電圧が±Ｖｉｎと±Ｖｉｎ／２と０となる新たなモードを経由する事で課題を解決する。
【発明の効果】
【００３７】
本発明の変調方法には、次の効果がある。
【００３８】
第一に、第四のスイッチ素子（ＭＯＳＦＥＴ４）のボディダイオードに電流が流れる際の順方向電圧が、第四のスイッチ素子（ＭＯＳＦＥＴ４）のオン抵抗と通過電流の積よりも大きい場合は、損失を低減する効果がある。いわゆる同期整流による損失低減効果である。第二に、２レベルモードで第四のスイッチ素子（ＭＯＳＦＥＴ４）がオンできる様になる為、ブートストラップ回路を用いて第三のスイッチ素子（ＭＯＳＦＥＴ３）の駆動用電源にエネルギーを供給することができる。
【００３９】
第三に新たなモードを経由する事で、２レベルモードと３レベルモードの境界で第四のスイッチ素子（ＭＯＳＦＥＴ４）のオンデューティが０％になる問題を回避できる様になり、ブートストラップ回路で第三のスイッチ素子（ＭＯＳＦＥＴ３）の駆動用電源にエネルギーを供給できる効果がより顕著になる。
【図面の簡単な説明】
【００４０】
【図１】図１は本発明の第一の変調方法の２レベルモードにおける各ＭＯＳＦＥＴの駆動信号とフルブリッジ出力電圧波形の関係を表す図である。
【図２】図２は本発明の第一の変調方法におけるマスターデューティと各ＭＯＳＦＥＴ駆動信号の前縁と後縁の位置関係を表す図である。
【図３】図３は本発明の第一の変調方法におけるマスターデューティと各ＭＯＳＦＥＴ駆動信号のオンデューティの関係を表す図である。
【図４】図４は本発明の第二の変調方法の中間モードにおける各ＭＯＳＦＥＴの駆動信号とフルブリッジ出力電圧波形の関係を表す図である。
【図５】図５は本発明の第二の変調方法におけるマスターデューティと各ＭＯＳＦＥＴ駆動信号の前縁と後縁の位置関係を表す図である。
【図６】図６は本発明の第二の変調方法におけるマスターデューティと各ＭＯＳＦＥＴ駆動信号のオンデューティの関係を表す図である。
【図７】図７は本発明の変調方法を適用する回路の一例である
【図８】図８は本発明の変調方法を適用する回路の他の例である
【図９】図９は従来の変調方法の２レベルモードにおける各ＭＯＳＦＥＴの駆動信号とフルブリッジ出力電圧波形の関係を表す図である。
【図１０】図１０は従来の変調方法の２レベルモードにおける回路動作の第一の状態を説明する図である。
【図１１】図１１は従来の変調方法の２レベルモードにおける回路動作の第二の状態を説明する図である。
【図１２】図１２は従来の変調方法の２レベルモードにおける回路動作の第三の状態を説明する図である。
【図１３】図１３は従来の変調方法の２レベルモードにおける回路動作の第四の状態を説明する図である。
【図１４】図１４は従来の変調方法の３レベルモードにおける各ＭＯＳＦＥＴの駆動信号とフルブリッジ出力電圧波形の関係を表す図である。
【図１５】図１５は従来の変調方法の３レベルモードにおける回路動作の第一の状態を説明する図である。
【図１６】図１６は従来の変調方法の３レベルモードにおける回路動作の第二の状態を説明する図である。
【図１７】図１７は従来の変調方法の３レベルモードにおける回路動作の第三の状態を説明する図である。
【図１８】図１８は従来の変調方法の３レベルモードにおける回路動作の第四の状態を説明する図である。
【図１９】図１９は従来の変調方法におけるマスターデューティと各ＭＯＳＦＥＴ駆動信号の前縁と後縁の位置関係を表す図である。
【図２０】図２０はブートストラップ回路の一例である。
【発明を実施するための形態】
【００４１】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかである。但し、図面はもっぱら解説のためのものであって、本発明の技術的範囲を限定するものではない。
【実施例１】
【００４２】
（実施例１の変調方法）
図１に本発明の第一の変調方法の２レベルモードにおける各ＭＯＳＦＥＴの駆動信号とフルブリッジ回路の出力電圧ＶＦＢＯＵＴの波形を示す。従来との違いは、ＶＦＢＯＵＴがゼロでかつＭＯＳＦＥＴ３がオンする場合にＭＯＳＦＥＴ４をオンさせている事である。
この変更によって主回路の動作は変わらない。なぜなら従来の変調方法における動作を図１３で説明したが、この時ＭＯＳＦＥＴ４のボディダイオードに電流が流れているからである。よってこれは同期整流の動作となり、流れる電流は変わらない。
【００４３】
なお駆動用電源を確保するためには不要だが、回路動作の対称性を確保する、あるいは同期整流による損失低減効果を得る為にＶＦＢＯＵＴがゼロでかつＭＯＳＦＥＴ２がオンする場合にＭＯＳＦＥＴ１をオンさせても良い。図１は既にそのような図になっている。
【００４４】
図１は２レベルモードの動作を示すものであり、従来の変調方法とはＭＯＳＦＥＴ１とＭＯＳＦＥＴ４の駆動方法が異なるが、３レベルモードではＶＦＢＯＵＴがゼロになる期間が存在しないので従来通りで良い。
【００４５】
したがって第一の変調方法を図１９の様に表すと図２となる。従来の変調方法との相違点はＭＯＳＦＥＴ１とＭＯＳＦＥＴ４の前縁の位置である。位置１００％は次の周期の０％に相当する事を考慮すると、後縁の位置は変わっていない。
【００４６】
後縁の位置から前縁の位置を引けばオンデューティが出るので、図２からオンデューティを計算すると図３となる。ブートストラップ回路でＭＯＳＦＥＴ３の駆動用電源を確保するにはＭＯＳＦＥＴ４のオンデューティが０％より大きければよいが、マスターデューティが５０％となる１点を除けば、その条件を満足している。したがってマスターデューティが５０％となる場合が短期間で済むような応用例では、第一の変調方法によってＭＯＳＦＥＴ３の駆動用電源を確保できる事になる。
【００４７】
（実施例１の効果）
以上の作用により、第一の変調方法によってブートストラップ回路でＭＯＳＦＥＴ３の駆動用電源を確保できるようになる。
【実施例２】
【００４８】
（実施例２の変調方法）
本発明の第二の変調方法は、フルブリッジ回路の出力電圧ＶＦＢＯＵＴの電圧が±Ｖｉｎと±Ｖｉｎ／２となる３レベルモードと、ＶＦＢＯＵＴの電圧が±Ｖｉｎ／２と０となる２レベルモードとの間を相互に移行する際に、ＶＦＢＯＵＴの電圧が±Ｖｉｎと±Ｖｉｎ／２と０となる新たなモードを経由する。このモードを以後、中間モードと呼ぶ。
図４に中間モードにおける各ＭＯＳＦＥＴ駆動信号と、フルブリッジ回路の出力電圧ＶＦＢＯＵＴの電圧波形を示す。
【００４９】
中間モードを設ける事によって図２で示したマスターデューティと各駆動信号の前縁と後縁の関係は図５の様に変化する。図５ではマスターデューティ０％から４０％までが２レベルモード、４０％から６０％までが中間モード、６０％から１００％までが３レベルモードであるとした。
【００５０】
中間モード挿入によりＭＯＳＦＥＴ１駆動信号の前縁は、マスターデューティ０％から６０％までの間で、０％の位置から５０％の位置までリニアに変化する様になる。マスターデューティ６０％から１００％までは５０％の位置に固定される。ＭＯＳＦＥＴ１駆動信号の後縁は、マスターデューティ０％から４０％までの間で、５０％の位置に固定され、マスターデューティ４０％から１００％までの間で、５０％の位置から１００％の位置までリニアに変化する様になる。
【００５１】
ＭＯＳＦＥＴ２駆動信号の前縁は、マスターデューティ０％から６０％までの間で、０％の位置から５０％の位置までリニアに変化する。マスターデューティ６０％から１００％までは５０％の位置に固定される。ＭＯＳＦＥＴ２駆動信号の後縁は、マスターデューティ０％から６０％までの間で、５０％の位置から１００％の位置までリニアに変化し、マスターデューティ６０％から１００％までの間で、１００％の位置に固定される。
【００５２】
ＭＯＳＦＥＴ３はＭＯＳＦＥＴ２から位置が５０％ずれているだけで、動作は同じである。
ＭＯＳＦＥＴ４はＭＯＳＦＥＴ１から位置が５０％ずれているだけで、動作は同じである。
ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６は第一の変調方法と変わらない。
【００５３】
後縁の位置から前縁の位置を引けばオンデューティが出るので、図５からオンデューティを計算すると図６となる。
【００５４】
第一の変調方法ではマスターデューティが５０％の時にＭＯＳＦＥＴ４駆動信号のオンデューティがゼロになる為、マスターデューティが５０％となる場合が短期間で済むような応用例に限定されたが、第二の変調方法では図６に示す様に最低オンデューティが確保されるため、応用例は限定されない。４０％から６０％までが中間モードの場合、ＭＯＳＦＥＴ１駆動信号とＭＯＳＦＥＴ４駆動信号の最低オンデューティは１６．７％となる。この値は（１−４０％÷６０％）÷２で計算できる。
【００５５】
（実施例２の効果）
以上の作用により第二の変調方法を使う事でマスターデューティの値によらず、ブートストラップ回路でＭＯＳＦＥＴ３の駆動用電源を確保できるようになる。
【００５６】
これまでの説明で明らかなように、本発明の変調方法は、４つの直列接続されたスイッチ素子を含む、±Ｖｉｎ、±Ｖｉｎ／２、０を出力できるフルブリッジ回路に対して効果を発揮する。したがってフルブリッジ回路の出力に接続する回路として図７、図８の２例を示したが、応用例はこの回路に限定されるものではない。例えば図７の場合は二次側を倍電流整流回路にする、図８の場合は直列共振回路を並列共振回路にするなどの変形例が考えられる。
【００５７】
またコンデンサ１３を省略する等の軽微な変形をしてもよい。
【００５８】
スイッチ素子としてＭＯＳＦＥＴを例として挙げて説明してきたが、本発明はこれに限定されるものではない。例えばＩＧＢＴに置き換えても同様の効果を奏する。
【００５９】
ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６の直列回路を、ＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード１１、ダイオード１２、コンデンサ１３と同じ回路に置き換える変形例も考えられる。この場合、ＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２に相当するＭＯＳＦＥＴを同時にオンさせればＭＯＳＦＥＴ５がオンした時と同じ動作となり、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４に相当するＭＯＳＦＥＴを同時にオンさせればＭＯＳＦＥＴ６がオンした時と同じ動作となる。そしてＭＯＳＦＥＴ１、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード１１、ダイオード１２、コンデンサ１３で構成されるアームと、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６の直列回路を置き換えたアームの役割を交互に入れ替えればよい。
【００６０】
またＭＯＳＦＥＴ駆動信号の変形例としては、ＭＯＳＦＥＴ２とＭＯＳＦＥＴ３の同時オンを避ける為に、両方がオフする期間であるデッドタイムを設けるといった例が考えられる。ＭＯＳＦＥＴ５とＭＯＳＦＥＴ６にデッドタイムを設けても良い。
これはパルス前縁の位置を後ろに移動するか、パルス後縁の位置を前に移動するといった操作で容易に変形できる。
この様な変形を施しても、例えばＭＯＳＦＥＴ３をデッドタイム分早めにオフしたところで、その後にＭＯＳＦＥＴ２のボディダイオードに電流が流れれば、ＭＯＳＦＥＴ２がデッドタイムなしでオンした場合と等価の動作となる。したがってフルブリッジ回路が±Ｖｉｎ、±Ｖｉｎ／２、０のいずれかを出力するという動作は何ら変わるところはなく等価な動作となる。
【００６１】
理解を容易にするために、これまでの説明ではフルブリッジ回路の出力電圧が±Ｖｉｎ、±Ｖｉｎ／２、０のいずれかであるとあえて単純化していた。しかし現実の回路ではダイオードの順方向電圧やＭＯＳＦＥＴのオン抵抗、トランスの巻線抵抗などの損失発生要因が存在するため、フルブリッジ回路の出力電圧は厳密に±Ｖｉｎ、±Ｖｉｎ／２、０になるわけではない。だがこのような損失発生要因によるずれは小さな値であるので、例えばゼロボルトが０．１Ｖになったとしても、実質的にはゼロボルトと考えることができる。
【符号の説明】
【００６２】
１〜６      ＭＯＳＦＥＴ
７，８      入力端子
９，１０    コンデンサ
１１，１２  ダイオード
１３        コンデンサ
１４        チョーク
１５        トランス
１６，１７  ダイオード
１８        チョーク
１９        コンデンサ
２０，２１  出力端子
２２        チョーク
２３        コンデンサ
２４〜２８  ダイオード
２９，３０  コンデンサ
３１，３２  駆動回路
３３，３４  ＭＯＳＦＥＴ
【図１】
0006478848.tif 000002
【図２】
0006478848.tif 000003
【図３】
0006478848.tif 000004
【図４】
0006478848.tif 000005
【図５】
0006478848.tif 000006
【図６】
0006478848.tif 000007
【図７】
0006478848.tif 000008
【図８】
0006478848.tif 000009
【図９】
0006478848.tif 000010
【図１０】
0006478848.tif 000011
【図１１】
0006478848.tif 000012
【図１２】
0006478848.tif 000013
【図１３】
0006478848.tif 000014
【図１４】
0006478848.tif 000015
【図１５】
0006478848.tif 000016
【図１６】
0006478848.tif 000017
【図１７】
0006478848.tif 000018
【図１８】
0006478848.tif 000019
【図１９】
0006478848.tif 000020
【図２０】
0006478848.tif 000021