(57)【特許請求の範囲】
【請求項１】
交流電源を整流回路で整流処理し、平滑化回路で平滑化することで直流電源を生成する電源装置であって、
前記直流電源の電源生成ラインに接続された放電回路と、
時間と共に大きな電圧となる前記電源生成ラインの電圧に対応する電荷を放電するように、所定時間毎に前記放電回路を放電制御する制御部と
を有する電源装置。
【請求項２】
メイン機能に供給するメイン電源を生成するメイン電源生成部と、
メイン電源がオフされることで前記メイン電源生成部が休止状態となっている間も動作させるバックグランド機能に供給するバックグランド電源を生成するバックグランド電源生成部と、をさらに備え、
前記制御部は、前記メイン電源生成部が休止状態に移行している間、所定時間毎に前記放電回路を放電制御すること
を特徴とする請求項１に記載の電源装置。
【請求項３】
前記電源生成ラインが片側接地されているか否かを判別する片側接地判別部を、さらに備え、
前記制御部は、前記電源生成ラインが片側接地されていると判別されると共に、前記メイン電源生成部が休止状態に移行している間、所定時間毎に前記放電回路を放電制御すること
を特徴とする請求項２に記載の電源装置。
【請求項４】
前記電源装置内の温度を検出する温度センサを、さらに備え、
前記制御部は、前記温度センサで所定温度以下の温度が検出されており、前記電源生成ラインが片側接地されていると判別されると共に、前記メイン電源生成部が休止状態に移行している間、所定時間毎に前記放電回路を放電制御すること
を特徴とする請求項３に記載の電源装置。
【請求項５】
交流電源を整流回路で整流処理し、平滑化回路で平滑化することで直流電源を生成する電源装置であって、
前記直流電源の電源生成ラインに接続された放電回路と、
前記電源生成ラインの電圧を検出する電圧検出部と、
メイン機能に供給するメイン電源を生成するメイン電源生成部と、
メイン電源がオフされることで前記メイン電源生成部が休止状態となっている間も動作させるバックグランド機能に供給するバックグランド電源を生成するバックグランド電源生成部と、
前記メイン電源生成部が休止状態に移行している間に、前記電圧検出部で所定電圧以上の電圧が検出された際に、前記電源生成ラインに印加される電圧に対応する電荷を放電するように、前記放電回路を放電制御する制御部と
を有する電源装置。
【請求項６】
前記電源生成ラインが片側接地されているか否かを判別する片側接地判別部を、さらに備え、
前記制御部は、前記電源生成ラインが片側接地されていると判別されると共に、前記メイン電源生成部が休止状態に移行している間に、前記電圧検出部で所定電圧以上の電圧が検出された際に、前記放電回路を放電制御すること
を特徴とする請求項５に記載の電源装置。
【請求項７】
前記電源装置内の温度を検出する温度センサを、さらに備え、
前記制御部は、前記温度センサで所定温度以下の温度が検出されており、前記電源生成ラインが片側接地されていると判別されると共に、前記メイン電源生成部が休止状態に移行している間に、前記電圧検出部で所定電圧以上の電圧が検出された際に、前記放電回路を放電制御すること
を特徴とする請求項６に記載の電源装置。
【請求項８】
前記放電回路は、前記電源生成ラインを接地するスイッチング素子を備え、
前記電圧検出部は、前記電源生成ラインの電圧と基準電圧とを比較し、前記電源生成ラインの電圧が基準電圧以上の電圧となっている間、前記放電回路のスイッチング素子をオン動作させて、前記電源生成ラインを接地させる比較器を備えること
を特徴とする請求項５から請求項７のうち、いずれか一項に記載の電源装置。
【請求項９】
前記制御部は、前記電圧検出部で検出される前記電源生成ラインの電圧が、上昇している間、前記放電回路を放電制御すること
を特徴とする請求項５から請求項８のうち、いずれか一項に記載の電源装置。
【請求項１０】
請求項１から請求項９のうち、いずれか一項に記載の電源装置と、
画像情報を形成する画像形成部と
を有する画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置および画像形成装置に関する。
【背景技術】
【０００２】
今日において、メイン電源スイッチがオフ操作された後も、常時動作させる必要がある回路、および、次回の起動を短時間で可能とする回路等に対して、バックグランドで通電を継続する、いわゆるスタンバイ機能を備えた電子機器が知られている。このスタンバイ機能を備えた電子機器は、メイン電源スイッチがオンされている間、商用交流電源から機器内で用いる直流電源を生成するメイン電源生成系を有する。
【０００３】
また、電子機器は、電源スイッチがオフ操作され、スタンバイ状態となっている間、商用交流電源から直流電源を生成する補助電源系を有する。スタンバイ時には、低電圧で必要最低限の回路のみ動作させることが好ましい。このため、補助電源系は、スタンバイ状態となっている間、通常よりも低電圧の直流電源を生成し、所定の回路に供給する。
【０００４】
特許文献１（特開２０１２−３４５４７号公報）には、複数の電源回路で構成される電源装置において、装置全体の大型化を抑えつつ、次数間高調波も含めた高調波を装置全体で抑制し得る電源装置が開示されている。
【０００５】
ここで、メイン電源生成系および補助電源生成系のいずれの系も、商用交流電源をダイオードブリッジで全波整流し、電解コンデンサ等の平滑コンデンサで平滑化することで、直流電源を生成している。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、スタンバイ機能を備えた電子機器は、メイン電源スイッチをオフ操作した後のスタンバイ状態において、上述のメイン電源生成系が休止状態であるにもかかわらず、メイン電源生成系に設けられている平滑コンデンサに電圧が印加される現象を生ずることがある。しかも、メイン電源生成系の平滑コンデンサに印加される電圧は、スタンバイ状態の間、徐々に上昇する。このため、平滑コンデンサに印加される電圧が、平滑コンデンサの耐圧を超えた場合には、平滑コンデンサが破損するおそれがある。特許文献１の電源装置にも、同様の問題がある。
【０００７】
本発明は、上述の課題に鑑みてなされたものであり、上昇した電圧から機器を保護可能な電源装置および画像形成装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、交流電源を整流回路で整流処理し、平滑化回路で平滑化することで直流電源を生成する電源装置であって、直流電源の電源生成ラインに接続された放電回路と、時間と共に大きな電圧となる電源生成ラインの電圧に対応する電荷を放電するように、所定時間毎に放電回路を放電制御する制御部とを有する。
【発明の効果】
【０００９】
本発明によれば、上昇した電圧から機器を保護できるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施の形態の画像形成装置の概略的な構成図である。
【図２】図２は、実施の形態の画像形成装置の要部を除く電源装置のブロック図である。
【図３】図３は、単相３線式の低圧配電方式を示す模式図である。
【図４】図４は、単相３線式の交流電源の取得時に、メイン電源がオフされ、バックグランド電源生成部でバックグランド電源が生成されている場合に、平滑コンデンサに印加される電圧を示す図である。
【図５】図５は、３相３線式の低圧配電方式を示す模式図である。
【図６】図６は、３相３線式の交流電源の取得時に、メイン電源がオフされ、バックグランド電源生成部でバックグランド電源が生成されている場合における、平滑コンデンサに印加される電圧を示す図である。
【図７】図７は、メイン電源がオフされ、バックグランド電源生成部でバックグランド電源が生成されている場合における、単相３線式および３相３線式の電圧の上昇を説明するための図である。
【図８Ａ】図８Ａは、ライン端子（Ｌ）から平滑コンデンサに供給される商用交流電源の正極性の電圧の供給経路を示す図である。
【図８Ｂ】図８Ｂは、ライン端子（Ｌ）から平滑コンデンサに供給される商用交流電源の正極性の電圧の電圧波形および平滑コンデンサに蓄電される蓄電電圧を示す図である。
【図９Ａ】図９Ａは、ニュートラル端子（Ｎ）から平滑コンデンサに供給される商用交流電源の負極性の電圧の供給経路を示す図である。
【図９Ｂ】図９Ｂは、ニュートラル端子（Ｎ）から平滑コンデンサに供給される商用交流電源の負極性の電圧の電圧波形および平滑コンデンサに蓄電される蓄電電圧を示す図である。
【図１０Ａ】図１０Ａは、Ｙコンデンサの電圧と、商用交流電源による、ライン端子（Ｌ）からの正極性の電圧とが直列となることで合算電圧が生成される様子を示す図である。
【図１０Ｂ】図１０Ｂは、合算電圧が平滑コンデンサに蓄電されるタイミングを示す図である。
【図１１Ａ】図１１Ａは、合算電圧の生成直後における、商用交流電源の負極性の電圧の供給経路を示す図である。
【図１１Ｂ】図１１Ｂは、合算電圧の生成直後における、商用交流電源の負極性の電圧は、平滑コンデンサには蓄電されないことを説明するための図である。
【図１２Ａ】図１２Ａは、時間経過と共に大きな電圧値となった合算電圧が平滑コンデンサに供給される経路を示す図である。
【図１２Ｂ】図１２Ｂは、時間経過と共に商用交流電源の電圧の２倍の電圧となった合算電圧が平滑コンデンサに供給されるタイミングを説明するための図である。
【図１３Ａ】図１３Ａは、Ｙコンデンサの放電タイミングが、時間経過と共にずれていく様子を示す図である。
【図１３Ｂ】図１３Ｂは、Ｙコンデンサの放電タイミングが、商用交流電源の正極性の電圧波形のピークのタイミングまで、ずれたことを示す図である。
【図１４】図１４は、Ｙコンデンサの放電タイミングが、商用交流電源の正極性の電圧波形のピークのタイミングまで、ずれることで生成される合算電圧波形を示す図である。
【図１５】図１５は、第１の実施の形態の画像形成装置に設けられている電源装置のメイン電源生成部のブロック図である。
【図１６】図１６は、第１の実施の形態の画像形成装置に設けられている電源装置のメイン電源生成部のＣＰＵによる放電制御の流れを説明するためのフローチャートである。
【図１７】図１７は、第２の実施の形態の画像形成装置に設けられている電源装置のメイン電源生成部のＣＰＵによる放電制御の流れを説明するためのフローチャートである。
【図１８】図１８は、第３の実施の形態の画像形成装置に設けられている電源装置のメイン電源生成部のブロック図である。
【図１９】図１９は、第４の実施の形態の画像形成装置に設けられている電源装置のメイン電源生成部のブロック図である。
【図２０】図２０は、第５の実施の形態の画像形成装置に設けられている電源装置のメイン電源生成部のブロック図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、本発明を適用した実施の形態の画像形成装置を説明する。
【００１２】
まず、図１に、実施の形態の画像形成装置１０１の概略的な構成図を示す。一例として、実施の形態の画像形成装置は、Ｃ（シアン），Ｍ（マゼンタ），Ｙ（イエロー），Ｋ（黒）の４色を使ったフルカラー印刷対応の画像形成装置となっている。なお、説明の簡略化のため、図１には、両面印刷時に使用する排紙反転パス等は図示していない。
【００１３】
図１に示すように、画像形成装置１０１は、操作パネル１０４、給紙トレイ１０５，１０６、中間転写ベルト１０７、定着器１０８、冷却ローラ１０９、排紙トレイ１１７、および、二次転写ローラ１２０を備えている。また、画像形成装置１０１は、Ｃ（シアン），Ｍ（マゼンタ），Ｙ（イエロー），Ｋ（黒）の４色分のレーザ走査ユニット１１０Ｙ，１１０Ｍ，１１０Ｃ，１１０Ｋ、帯電器１１１Ｙ，１１１Ｍ，１１１Ｃ，１１１Ｋを備えている。また、画像形成装置１０１は、感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋ、現像器１１３Ｙ，１１３Ｍ，１１３Ｃ，１１３Ｋ、および、一次転写ローラ１１４Ｙ，１１４Ｍ，１１４Ｃ，１１４Ｋを備えている。
【００１４】
給紙トレイ１０５，１０６には、それぞれ用紙１１６が収納されている。画像形成装置１０１は、操作パネル１０４を介して入力された印刷実行指示に従って、印刷物を印刷する。具体的には、画像形成装置１０１は、読取装置（スキャナ装置）、または、外部から画像データの取り込みを行う。取り込まれた画像データは、イメージ処理基板で画像処理されることで、潜像として具現化される。
【００１５】
潜像の作成は、作像ユニット内に設けられている感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋを用いて行われる。まず、帯電用の高圧電源１５０から帯電器１１１Ｙ，１１１Ｍ，１１１Ｃ，１１１Ｋに高電圧を印加し、感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋを一様に帯電させる。一例として、感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋには、電流値は微小ではあるが、−７００ｋＶの高電圧が一様に印加される。これにより、潜像を描くためのベースが形成される。
【００１６】
次に、レーザ走査ユニット１１０Ｙ，１１０Ｍ，１１０Ｃ，１１０Ｋから、帯電している感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋに対して、画像データに対応するレーザ光を照射する。これにより、一様に帯電している感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋのうち、レーザ光が照射された部分の電圧が、例えば−４００ｋＶ程度に低下する。このようなレーザ光の照射による電位差レベルで潜像が描かれる（露光）。
【００１７】
次に、潜像が描かれた感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋにトナーを塗布すると、レーザ光の照射で電圧が低下した部分にトナーが残留し、レーザ光が照射されない部分は、トナーが残留しない（現像）。このようなプロセスは、Ｙ，Ｍ，Ｃ，Ｋの各色で実施される。これにより、感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋには、画像データに対応するＹ，Ｍ，Ｃ，Ｋの各色のトナー潜像が、それぞれ形成される。
【００１８】
次に、感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋに描かれ、各色のトナーが塗布されることで形成された各トナー潜像を、それぞれ中間転写ベルト１０７に転写する。ここで、感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋの各トナー潜像を、中間転写ベルト１０７上で単に重ね合わせるだけでは、各トナー潜像は中間転写ベルト１０７上に転写されない。各トナー潜像を中間転写ベルト１０７上に転写するには、感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋ、および、中間転写ベルト１０７を、それぞれ一定速度で回転駆動する。また、一次転写ユニット内部に設けられている一次転写用の高圧電源１５１から一次転写ローラ１１４Ｙ，１１４Ｍ，１１４Ｃ，１１４Ｋに電圧を印加する。
【００１９】
これにより、一次転写ローラ１１４Ｙ，１１４Ｍ，１１４Ｃ，１１４Ｋにマイナス電荷が発生し、感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋから中間転写ベルト１０７上に、プラス電荷を持つトナーが引きつけられる。そして、感光体ドラム１１２Ｙ，１１２Ｍ，１１２Ｃ，１１２Ｋに形成された各色のトナー潜像が中間転写ベルト１０７に引き付けられ転写される。なお、このような転写プロセスは、カラー印刷の場合はＹ，Ｍ，Ｃ，Ｋの全ての色で実行されるが、モノクローム印刷の場合には、Ｋの色のみ実行される。
【００２０】
次に、中間転写モータで中間転写ベルト１０７が回転駆動され、中間転写ベルト１０７上に転写された各色のトナー潜像が、中間転写ベルト１０７と二次転写ローラ１２０との接触位置まで搬送される。給紙トレイ１０５にスタックされている用紙１１６は、二次転写ローラ１２０の位置にトナー潜像が搬送されるタイミングと一致するように、二次転写ローラ１２０の位置に搬送される。そして、二次転写ローラ１２０の位置で、各色のトナー潜像が用紙１１６に転写される。具体的には、二次転写用の高圧電源１５２から二次転写ローラ１２０に高電圧を印加し、二次転写ローラ１２０にマイナスの電荷を発生させる。これにより、中間転写ベルト１０７上のトナー潜像は用紙１１６側に引きつけられ、用紙１１６に転写される。トナー潜像が転写された用紙１１６は、搬送ベルト１１５により搬送され、定着器１０８および冷却ローラ１０９を介して排紙トレイ１１７に排紙される。
【００２１】
次に、図２に、実施の形態の画像形成装置の要部を除く電源装置のブロック図を示す。この図２に示すように、電源装置は、メイン電源生成部１およびバックグランド電源生成部２を有している。メイン電源生成部１は、メイン電源がオンされている間、画像形成装置のメイン機能、および、バックグランド機能に対して供給する電源を生成する。
【００２２】
すなわち、メイン電源生成部１は、ノイズフィルタ４、全波整流回路（ダイオードブリッジ）５、ＰＦＣ回路（PFC：Power  Factor  Correction：力率改善回路）６、平滑コンデンサ７、Ｙコンデンサ８、ＤＣ−ＤＣコンバータ９、および、フォワードコンバータ１０を有している。ノイズフィルタ４は、商用交流電源３からノイズを除去する。整流回路の一例である全波整流回路５は、ノイズ除去され商用交流電源を整流処理する。ＰＦＣ回路（PFC：Power  Factor  Correction：力率改善回路）は、整流された商用交流電源の力率改善処理を行う。平滑化回路の一例である平滑コンデンサ７としては、例えば大型アルミ電解コンデンサが用いられている。平滑コンデンサ７は、力率の改善された商用交流電源を直流電源に平滑化する。Ｙコンデンサ８は、ノイズ端子電圧対策用のコンデンサであり、商用交流電源側にノイズが重畳しないように、ノイズ除去を行う。
【００２３】
ＤＣ−ＤＣコンバータ９は、平滑化されて生成された直流電源を、例えば２４Ｖ等の所定の電圧の直流電源に変換し、画像形成装置の２４Ｖの直流電源で動作するメイン機能に供給する。フォワードコンバータ１０は、メイン電源がオンされている間に、一定時間、無操作状態が続いた際に移行する省電力モード時、および、メイン電源がオフの間も動作させることが好ましいバックグランド機能に供給する電源を生成する。バックグランド機能は、省電力動作をさせることが好ましいため、例えば５Ｖの直流電源で動作する機能となっている。このため、フォワードコンバータ１０は、メイン電源がオンされている間、５Ｖの直流電源を生成し、バックグランド機能に供給する。
【００２４】
一方、メイン電源生成部１が、メイン電源がオンされている間、メイン機能およびバックグランド機能の電源を生成するのに対し、バックグランド電源生成部２は、メイン電源がオフされている間、バックグランド機能に対してのみ供給するバックグランド電源を生成する。具体的には、バックグランド電源生成部２は、全波整流回路（ダイオードブリッジ）１１、平滑コンデンサ１２、Ｙコンデンサ１３、およびバックグランド用ＤＣ−ＤＣコンバータ１４を有している。
【００２５】
バックグランド電源生成部２は、上述と同様に、ノイズ除去された商用交流電源を整流して平滑化することで直流電源を生成する。そして、バックグランド用ＤＣ−ＤＣコンバータ１４で、直流電源を例えば５Ｖの直流電源に変換し、バックグランド機能に供給する。これにより、メイン電源がオフされることでメイン機能が休止状態となっている間、バックグランド機能のみを低消費電力で動作させることができる。なお、Ｙコンデンサ１３は、商用交流電源側にノイズが重畳しないように、ノイズ除去を行う。
【００２６】
ここで、電源装置には、ノイズ端子電圧対策用にＹコンデンサ８が設けられている。また、低消費電力化のために電圧検出抵抗をＦＥＴ（Field-Effect  Transistor）で遮断する構成としている。ここで、例えば日本国内および北米等では、図３に示すように３本のケーブルを用いた低圧配電方式である、いわゆる単相３線式で交流電源の供給が行われる。図３において、「Ｌ」は、電源端子のライン端子（ライブ端子とも言う）、「Ｎ」は電源端子のニュートラル端子である。図４は、単相３線式の交流電源の取得時に、メイン電源がオフされ、バックグランド電源生成部２でバックグランド電源が生成されている場合における、平滑コンデンサ７に印加される電圧を示している。この場合、ニュートラル端子−グランドがオープンとなるため（Ｎ−Ｇオープン）、メイン電源生成部１の平滑コンデンサ７に印加される電圧は０Ｖ（ｅ→０）となり、何ら問題は無い。
【００２７】
これに対して、例えば欧州各国では、図５に示す、いわゆる３相３線式の低圧配電方式で電源供給が行われる。３相３線式の低圧配電方式は、３相変圧器の２次側から電圧が掛からない接地された線と、他の端子から対地電圧２００Ｖの電圧が印加された電圧線２本とを引き出す。そして、２本を接続して単相２００Ｖ負荷に供給し、３本を接続して３相２００Ｖ負荷に供給する方式である。このような３相３線式の低圧配電方式は、ニュートラル端子−グランドがショートとなる（Ｎ−Ｇショート）。
【００２８】
図６は、３相３線式の交流電源の取得時に、メイン電源がオフされ、バックグランド電源生成部２でバックグランド電源が生成されている場合に、平滑コンデンサ７に印加される電圧を示している。図６に示す「ＦＧ」は、フレームグランドを示している。３相３線式の低圧配電方式の場合、いわゆる片側設地となるため、メイン電源生成部１の平滑コンデンサ７に印加される電圧が、時間と共に徐々に上昇し、最大で交流入力電圧の２倍の電圧が印加される不都合を生ずる（ｅ＋ｅ＝２ｅ）。
【００２９】
具体的に説明すると、３相３線式による交流電源の取得時において、メイン電源がオフされ、バックグランド電源を生成する状況となると、図６に実線の矢印で示すように、通常の経路で、平滑コンデンサ７に対して電圧が印加される。また、この他に、ノイズ端子電圧対策用のＹコンデンサ８の充放電動作による電圧が、平滑コンデンサ７に印加される。このため、通常の経路での電圧（ｅ）と、Ｙコンデンサ８の充放電動作による電圧（ｅ）とが重畳して平滑コンデンサ７に印加される。このため、平滑コンデンサ７には、入力の２倍の電圧が印可されることとなる（ｅ＋ｅ＝２ｅ）。
【００３０】
ここで、平滑コンデンサ７としては、例えば数百μＦの大容量のアルミ電解コンデンサが用いられる。これに対して、ノイズ端子電圧対策用のＹコンデンサ８としては、数千ｐＦの小容量のコンデンサが用いられる。このように、平滑コンデンサ７とＹコンデンサ８との間には、大きな容量差がある。このため、入力電源の交流の一サイクルで、平滑コンデンサ７に対して入力電圧の２倍の電圧が印加されるわけではない。実際には、図７の実線のグラフに示すように、例えば数時間〜１０時間程度の時間をかけて、平滑コンデンサ７に入力電圧の２倍の電圧が印加される。
【００３１】
なお、図７の一点鎖線のグラフは、図３を用いて説明した単相３線式の低圧配電方式のバックグランド電源生成時において、平滑コンデンサ７に印加される電圧の経時変化を示している。単相３線式の場合は、時間が経過しても、平滑コンデンサ７に印加される電圧は変化せず、問題は無い。図７に実線のグラフで示す３相３線式の場合に、平滑コンデンサ７に対して、時間と共に２倍の電圧が印加される問題を生ずる。
【００３２】
このような３相３線式のバックグランド電源生成時において、時間と共に徐々に高い電圧が平滑コンデンサ７に印加される現象を、さらに詳細に説明する。まず、図８Ａは、ライン端子（Ｌ）から平滑コンデンサ７に供給される、例えば２４０Ｖの商用交流電源の正極性の電圧の供給経路を示している。この場合、図８Ｂに山形の波形で示す正極性の電圧Ｐ１が平滑コンデンサ７に供給される。そして、図８Ｂに直線状の波形で示すように、蓄電電圧Ｃ１が平滑コンデンサ７に蓄電される。
【００３３】
次に、図９Ａは、ニュートラル端子（Ｎ）から平滑コンデンサ７に供給される、商用交流電源の負極性の電圧の供給経路を示している。商用交流電源の負極性の電圧は、全波整流回路５の整流動作により、１次グランドに対して正極性の電圧として出力される。この場合、図９Ｂに谷形の波形で示す負極性の電圧Ｎ１が、正極性の電圧として、ニュートラル端子（Ｎ）から平滑コンデンサ７に供給される。そして、図９Ｂに直線状の波形で示すように、蓄電電圧Ｃ２が平滑コンデンサ７に蓄電される。また、ニュートラル端子（Ｎ）からの電圧は、Ｙコンデンサ８にも印加され蓄電される。
【００３４】
次に、平滑コンデンサ７の充電電圧により、商用交流電源の負極性の電圧のピークレベル後も、Ｙコンデンサ８の電荷は残存する。また、Ｙコンデンサ８の電荷により、全波整流回路５のダイオードＤ２が逆方向電圧となる。このため、図１０Ａに示すように、Ｙコンデンサ８の電圧と、商用交流電源による、ライン端子（Ｌ）からの正極性の電圧とが直列となることで合算され、合算電圧が生成される。そして、商用交流電源の負極性の電圧を蓄電するＹコンデンサ８の蓄電電圧が、平滑コンデンサ７の蓄電電圧を超えたタイミングで、合算電圧が、平滑コンデンサ７に蓄電される。図１０Ｂの突出した波形の電圧および発生タイミングが、合算電圧Ｇ１の電圧波形、および、平滑コンデンサ７に対する蓄電タイミングを示している。この合算電圧Ｇ１により、平滑コンデンサ７の蓄電電圧は、図１０Ｂに示すように所定電圧分（＋α）上昇し、図１０Ｂに示す蓄電電圧Ｃ３を蓄電する。
【００３５】
次に、図１１Ａは、平滑コンデンサ７に合算電圧が蓄電された後における、商用交流電源による、ライン端子（Ｌ）から平滑コンデンサ７に印加される負極性の電圧の供給経路を示している。上述のように、商用交流電源の負極性の電圧は、全波整流回路５の整流動作により、１次グランドに対して正極性の電圧として出力される。この場合、上述の合算電圧により、平滑コンデンサ７の電圧ｅを超えているため、全波整流回路５のダイオードＤ４が逆方向電圧となる。このため、平滑コンデンサ７に合算電圧が蓄電された後における、商用交流電源の負極性の電圧Ｎ２が平滑コンデンサ７に供給される周期では、平滑コンデンサ７は電圧蓄電Ｃ４の蓄電は行わない。なお、Ｙコンデンサ８は、負極性の電圧Ｎ２を蓄電する。
【００３６】
次に、再度、商用交流電源の正極性の電圧が供給されるタイミングとなると、図１２Ａに示すように、Ｙコンデンサ８の電圧と、商用交流電源による、ライン端子（Ｌ）からの正極性の電圧とが直列となることで合算され、合算電圧が生成される。そして、商用交流電源の負極性の電圧を蓄電するＹコンデンサ８の蓄電電圧が、平滑コンデンサ７の蓄電電圧を超えたタイミングで、合算電圧が、平滑コンデンサ７に蓄電される。図１２Ｂの突出した波形の電圧および発生タイミングが、合算電圧Ｇ２の電圧波形、および、平滑コンデンサ７に対する蓄電タイミングを示している。
【００３７】
ここで、平滑コンデンサ７の蓄電が時間経過と共に徐々に進むと、Ｙコンデンサ８の放電のタイミングが、図１２Ｂに示すように、電圧波形のピーク側にずれる。図１３Ａおよび図１３Ｂは、Ｙコンデンサ８の放電のタイミングを示している。図１３Ａおよび図１３Ｂは、理解を容易とするために誇張して描かれているが、平滑コンデンサ７の充電開始時から時間の経過と共に、Ｙコンデンサ８の放電タイミングが、図１３Ａの符号Ｈ１および符号Ｈ２に示すように徐々にずれる。そして、さらに時間が経過すると、Ｙコンデンサ８の放電タイミングが、図１３Ｂの符号Ｈ３および符号Ｈ４に示すように、商用交流電源の一周期毎に、正極性の電圧Ｐ３，Ｐ４のピークのタイミングまでずれる。
【００３８】
これにより、商用交流電源の正極性の電圧に、Ｙコンデンサ８の放電電圧が合算されて生成される上述の合算電圧は、徐々に大きな電圧となり、図１４に示すように、商用交流電源の２倍の電圧まで上昇する。そして、図１２Ｂに示すように、商用交流電源の２倍の蓄電電圧Ｃ５が平滑コンデンサ７に印加される。一例ではあるが、Ｙコンデンサ８の放電タイミングが商用交流電源の正極性の電圧のピークまでずれた際には、商用交流電源の電圧値ｅを交流２４０Ｖとすると、「ｅ×√２×２倍＝２４０Ｖ×√２×２倍＝６８０Ｖ」の蓄電電圧Ｃ５が平滑コンデンサ７に印加される。
【００３９】
電源装置は、通常、入力される商用交流電圧に対する耐圧を考慮して設計される。すなわち、商用交流電圧を２４０Ｖとすると、２４０Ｖ×√２＝直流３３９Ｖの耐圧が得られるように、電源装置は設計される。図７に一点鎖線のグラフで示す単相３線式の低圧配電方式の場合、バックグランド電源の生成開始から数時間が経過しても、平滑コンデンサ７に印加される電圧は約直流３４０Ｖと一定であり、設計した耐圧範囲内となる。しかし、図７に実線のグラフで示す３相３線式の低圧配電方式の場合、バックグランド電源の生成開始から数時間が経過すると、平滑コンデンサ７に印加される電圧は約直流５５０Ｖとなる。そして、計算上、平滑コンデンサ７に印加される電圧は、「ｅ×√２×２倍＝２４０Ｖ×√２×２倍＝６８０Ｖ」まで上昇する。
【００４０】
このため、３相３線式の場合、例えば４５０Ｖの平滑コンデンサ７の耐圧を超えた電圧が印加され、平滑コンデンサ７が破損する不都合を生ずる。また、図２に示すＤＣ−ＤＣコンバータ９のＦＥＴ１８の耐圧を６００Ｖとすると、やはりＦＥＴ１８の耐圧を超えてしまい、ＦＥＴ１８が破損する不都合を生ずる。また、このような過剰な電圧により、ＤＣ−ＤＣコンバータ９内のＦＥＴ１８が誤点弧する、セルフターンオンの現象等が生ずる。
【００４１】
なお、セルフターンオンは、以下の現象である。すなわち、ローサイドＭＯＳＦＥＴがオフ状態でハイサイドＭＯＳＦＥＴがオンした場合、ローサイドＭＯＳＦＥＴのドレイン電圧の上昇と共に、ローサイドＭＯＳＦＥＴのゲート−ドレイン間の帰還容量を介して、ローサイドＭＯＳＦＥＴのゲート−ソース間に充電電流が流れる。これにより、ローサイドＭＯＳＦＥＴのゲート電圧が上昇し、閾値電圧を超えてローサイドＭＯＳＦＥＴが誤点弧する。このような現象が、セルフターンオンと呼ばれる現象である。
【００４２】
（第１の実施の形態）
このようなことから、第１の実施の形態の画像形成装置では、メイン電源がオフ操作され、バックグランドモードに移行した後（負荷側の電流消費が止まった後）、一定時間経過した際に、放電回路をオン制御して、上述の合算電圧の電荷の放電を図るようにした。
【００４３】
図１５は、第１の実施の形態の画像形成装置に設けられている、電源装置のメイン電源生成部１のブロック図である。この図１５に示すように、メイン電源生成部１は、放電回路２０、メモリ２３、タイマ２４、および、ＣＰＵ２５を有している。放電回路２０は、一端が正極性ラインに接続された抵抗２１と、抵抗２１の多端にアノードが接続されたＦＥＴ２２とを有している。ＦＥＴ２２のカソードは、負極性ラインに接続されている。また、ＦＥＴ２２のゲートは、ＣＰＵ２５の制御端子（ＩＯ端子）に接続されている。なお、正極性ラインおよび負極性ラインは、電源生成ラインの一例である。
【００４４】
メモリ２３には、放電回路２０を放電制御することで平滑コンデンサ７等の保護を図るための保護プログラムが記憶されている。ＣＰＵ２５は、タイマ２４から供給される計時情報により、所定の時刻となった際に、ゲートを介してＦＥＴ２２をオン制御する。これにより、時間と共に徐々に大きな電圧となる上述の合算電圧の電荷をグランドに放電できる。
【００４５】
図１６は、制御部の一例となるＣＰＵ２５の放電制御の流れを示すフローチャートである。図１６のフローチャートのステップＳ１において、ＣＰＵ２５は、メイン電源がオフ操作されたか否かを監視する。ＣＰＵ２５は、メイン電源のオフ操作を検出するまでの間、ステップＳ１を繰り返し実行し（ステップＳ１：Ｎｏ）、メイン電源のオフ操作を検出したタイミングで（ステップＳ１：Ｙｅｓ）、ステップＳ２に処理を進める。
【００４６】
ＣＰＵ２５は、メイン電源のオフ操作を検出した後は、ステップＳ２において、メイン電源がオン操作されたか否かを監視する。ＣＰＵ２５は、メイン電源のオン操作を検出した場合には（ステップＳ２：Ｙｅｓ）、ステップＳ１に処理を戻す。また、ＣＰＵ２５は、メイン電源のオン操作を検出しない場合には（ステップＳ２：Ｎｏ）、処理をステップＳ３の処理を実行する。
【００４７】
ステップＳ３では、ＣＰＵ２５が、タイマ２４から供給される時刻情報をカウントすることで、メイン電源がオフ操作され、画像形成装置がバックグランドモードに移行してから、例えば１時間または３時間等の所定時間が経過したか否かを判別する。所定時間が経過するまでの間は（ステップＳ３：Ｎｏ）、ステップＳ２およびステップＳ３の処理を繰り返し実行し、所定時間の経過を検出した際に（ステップＳ３：Ｙｅｓ）、ステップＳ４に処理を進める。
【００４８】
ステップＳ４では、バックグランドモードに移行してから所定時間が経過したため、ＣＰＵ２５が、ゲートを介してＦＥＴ２２をオン制御する。これにより、数時間かけて徐々に上昇する上述の合算電圧の電荷を、放電回路２０のＦＥＴ２２を介してグランドに放電でき、合算電圧の生成動作をリセットできる。すなわち、例えば図１２Ｂの合算電圧Ｇ２まで２倍に上昇した電圧値を、図１０Ｂの合算電圧Ｇ１の初期の電圧値まで戻すことができる。従って、平滑コンデンサ７に対して、耐圧以上の電圧が印加され、平滑コンデンサ７が破損する不都合を防止できる。また、過剰な電圧により、ＤＣ−ＤＣコンバータ９内のＦＥＴ１８に、セルフターンオンの現象等が生じる不都合を防止でき、ＦＥＴ１８の破損を防止できる。
【００４９】
なお、ＣＰＵ２５は、このような放電制御を行った後は、処理をステップＳ２に戻し、ステップＳ２〜ステップＳ４の処理を繰り返し実行する。これにより、バックグランドモードの間、例えば数時間毎にＦＥＴ２２がオン動作され、上昇した合算電圧の電荷が放電される。
【００５０】
上述の例では、ＦＥＴ２２で放電回路２０をオン制御して、合算電圧の電荷を放電することとした。しかし、合算電圧の電荷を放電するように、放電回路２０をオン制御できるものであれば、ＦＥＴ２２以外のものを用いてもよい。また、ＣＰＵ２５が保護プログラムに従って、ソフトウェア的に放電制御を行うこととしたが、ハードウェアで放電制御してもよい。
【００５１】
また、メイン電源がオフ操作され、バックグランドモードに移行した後（負荷側の電流消費が止まった後）、一定時間経過した際に、放電回路２０をオン制御することとした。しかし、メイン電源のオン時にも、電源装置の回路電圧を監視し、所定電圧以上の異常電圧を検出した際に、放電回路２０をオン動作させてもよい。これにより、不慮の異常電圧から電源装置を保護できる。
【００５２】
（第２の実施の形態）
次に、第２の実施の形態の画像形成装置を説明する。この第２の実施の形態の画像処理装置は、３相３線式の低圧配電方式の商用交流電源の供給ラインに接続されたことを検出した場合に、上述の放電制御を行うようにしたものである。なお、上述の第１の実施の形態と以下に説明する第２の実施の形態とでは、この点のみが異なる。このため、以下、差異の説明のみ行い、重複説明は省略する。
【００５３】
図１７のフローチャートに、第２の実施の形態の画像形成装置に設けられている電源装置のＣＰＵ２５の放電動作の流れを示す。この図１７のフローチャートに示す処理に対応する保護プログラムは、図１５に示すメモリ２３に記憶されている。第２の実施の形態の画像形成装置の場合、片側接地判別部を兼ねるＣＰＵ２５は、上述の放電制御の前に、ステップＳ１１において、片側接地であるか否かを判別する。すなわち、第２の実施の形態の画像形成装置が、３相３線式の低圧配電方式の商用交流電源の供給ラインに接続された場合、図５および図６を用いて説明したように、片側接地となる。
【００５４】
このため、ＣＰＵ２５は、片側接地を検出した場合は、第２の実施の形態の画像形成装置が、３相３線式の低圧配電方式の商用交流電源の供給ラインに接続されたものと判別する。そして、ＣＰＵ２５は、上述のステップＳ１〜ステップＳ４に示す放電制御を行う。なお、この例では、ＣＰＵ２５がソフトウェア的に片側接地判別を行うこととした。しかし、ハードウェアで片側接地判別を行ってもよい。
【００５５】
これにより、第２の実施の形態の画像形成装置が、３相３線式の低圧配電方式の商用交流電源の供給ラインに接続されることで、数時間かけて徐々に上昇した上述の合算電圧の電荷を、放電回路２０のＦＥＴ２２を介してグランドに放電できる。このため、合算電圧の生成動作をリセットできる他、上述の第１の実施の形態と同じ効果を得ることができる。
【００５６】
（第３の実施の形態）
次に、第３の実施の形態の画像形成装置の説明をする。上述の各実施の形態の場合、所定時間毎に放電回路２０のＦＥＴ２２をオン制御して、合算電圧の電荷を放電した。この第３の実施の形態画像形成装置は、バリスタを設け、合算電圧が所定電圧以上となった際に、合算電圧の電荷を放電するようにしたものである。なお、上述の各実施の形態の画像形成装置と、以下に説明する第３の実施の形態の画像形成装置とでは、この点のみが異なる。このため、以下、差異の説明のみ行い、重複説明を省略する。
【００５７】
図１８に、第３の実施の形態の画像形成装置に設けられている電源装置のメイン電源生成部１のブロック図を示す。この図１８に示すように、メイン電源生成部１には、ＰＦＣ回路６と平滑コンデンサ７との間に、平滑コンデンサ７に対して並列に、バリスタ３０が接続されている。
【００５８】
バリスタ３０の抵抗値は、印加される電圧に応じて非線形に変化する。すなわち、バリスタ３０は、所定電圧未満の電圧が印加されている間は高い抵抗値を示し、ほとんど電流は流さない。しかし、バリスタ３０は、所定電圧以上の電圧が印加されると抵抗値が下がってオン動作し、大電流を流すようになる。このため、通常使用範囲外の電圧が印加された際にオン動作する特性のバリスタ３０を選択して設ける。具体的には、例えば交流２４０Ｖの商用交流電源が供給され、時間の経過と共に「２４０Ｖ×√２×２倍＝６８０Ｖ」の合算電圧が生成される場合、例えば３００Ｖ程度からオン動作するバリスタ３０を平滑コンデンサ７と並列に設ける。
【００５９】
これにより、合算電圧が３００Ｖとなった際に、バリスタ３０がオン動作し、合算電圧の電荷をグランドに放電できる他、上述の実施の形態と同じ効果を得ることができる。なお、第３の実施の形態では、放電を行う素子としてバリスタ３０を用いた。しかし、電源生成ラインの電圧が所定電圧以上の電圧となった際に、電源生成ラインに印加される電圧に対応する電荷を放電するように導通する素子であれば、バリスタ３０以外の素子を用いてもよい。この場合でも、上述と同様の効果を得ることができる。
【００６０】
（第４の実施の形態）
次に、第４の実施の形態の画像形成装置の説明をする。上述の第１および第２の実施の形態の場合、ＣＰＵ２５が、バックグランドモードに移行してから所定時間が経過した際に、放電回路２０のＦＥＴ２２をオン動作させて放電を行った。これに対して、第４の実施の形態の画像形成装置は、合算電圧が所定電圧以上となった際に、放電回路２０をオン制御して、合算電圧の電荷を放電するようにしたものである。なお、上述の各実施の形態の画像形成装置と、以下に説明する第４の実施の形態の画像形成装置とでは、この点のみが異なる。このため、以下、差異の説明のみ行い、重複説明を省略する。
【００６１】
図１９に、第４の実施の形態の画像形成装置に設けられている電源装置のメイン電源生成部１のブロック図を示す。この図１９に示すように、メイン電源生成部１は、平滑コンデンサ７と放電回路２０との間に、電圧検出部４０を並列に接続して形成されている。
【００６２】
電圧検出部４０は、分圧抵抗４１ａ、分圧抵抗４１ｂ、基準電圧発生部４２、および、比較器４３を有している。分圧抵抗４１ａおよび分圧抵抗４１ｂは、合算電圧の電圧値の検出用として設けられている。分圧抵抗４１ａおよび分圧抵抗４１ｂは、直列接続された状態で、平滑コンデンサ７に対して並列に設けられている。
【００６３】
比較器４３の非反転端子（＋）は、直列接続された分圧抵抗４１ａと分圧抵抗４１ｂとの間に接続されている。比較器４３の反転端子（−）は、基準電圧発生部４２に接続されている。また、比較器４３の出力端子は、放電回路２０のＦＥＴ２２のゲートに接続されている。ＦＥＴ２２は、スイッチング素子の一例である。
【００６４】
このようなメイン電源生成部１において、比較器４３の非反転入力端子（＋）には、各分圧抵抗４１ａ，４１ｂにより分圧された合算電圧が供給される。比較器４３の反転入力端子（−）に基準電圧生成部４２から供給されている基準電圧値は、例えば３００Ｖの合算電圧を各分圧抵抗４１ａ，４１ｂで分圧した電圧値となっている。このため、比較器４３は、各分圧抵抗４１ａ，４１ｂで分圧された合算電圧の電圧値が、基準電圧値以上となった際に、ゲート４３にハイレベルの電圧を印加し、ＦＥＴ２２をオン動作させる。
【００６５】
これにより、合算電圧が例えば３００Ｖ以上等の所定の電圧に上昇する毎に、放電回路２０をオン動作させて、合算電圧の電荷を放電できる他、上述の各実施の形態と同じ効果を得ることができる。
【００６６】
なお、負荷側で電流消費がある場合（メイン電源のオン時）は、合算電圧が生成されないため、電圧が上昇しないことから放電回路２０のＦＥＴ２２はオン動作せず、放電動作は行われない。ただ、メイン電源のオン時において、何らかの原因で電源回路の回路電圧が異常電圧値まで上昇した場合には、電圧検出部４０が、この異常電圧を検出し、ＦＥＴ２２をオン動作させる。これにより、異常電圧値の電荷を放電でき、何らかの原因で上昇した異常電圧で電源回路等が破損する不都合を防止できる。また、ＰＦＣ回路６またはＤＣ−ＤＣコンバータ９の電圧検出用の回路の抵抗を放電に問題ない程度の定数とし、この電圧検出用の回路の抵抗で検出された合算電圧値に応じて、上述と同様にＦＥＴ２２を動作させても良い。
【００６７】
（第５の実施の形態）
次に、第５の実施の形態の画像形成装置の説明をする。上述の第１および第２の実施の形態の場合、ＣＰＵ２５が、バックグランドモードに移行してから所定時間が経過した際に、放電回路２０のＦＥＴ２２をオン動作させて放電を行った。これに対して、第５の実施の形態の画像形成装置は、ＣＰＵ２５が、合算電圧が上昇カーブに入っているときのみ放電回路を動作させて、合算電圧の電荷を放電するようにしたものである。なお、上述の第１，第２の実施の形態の画像形成装置と、以下に説明する第５の実施の形態の画像形成装置とでは、この点のみが異なる。このため、以下、差異の説明のみ行い、重複説明を省略する。
【００６８】
図２０に、第５の実施の形態の画像形成装置に設けられている電源装置のメイン電源生成部１のブロック図を示す。この図２０に示すように、メイン電源生成部１は、平滑コンデンサ７と放電回路２０との間に、電圧検出用の分圧抵抗４１ａ，４１ｂ接続して形成されている。すなわち、分圧抵抗４１ａ，４１ｂは、直列接続された状態で、平滑コンデンサ７に対して並列に接続されている。また、分圧抵抗４１ａ，４１ｂの接続間は、ＣＰＵ２５のＡ／Ｄ入力端子に接続されている。また、ＣＰＵ２５の制御端子は、放電回路２０のＦＥＴ２２のゲートに接続されている。
【００６９】
このようなメイン電源生成部１において、各分圧抵抗４１ａ，４１ｂにより分圧された合算電圧は、ＣＰＵ２５のＡ／Ｄ入力端子に供給される。ＣＰＵ２５のＡ／Ｄ入力端子に供給された合算電圧をデジタル化して取得する。メイン電源のオン時には、商用交流電源により、ＣＰＵ２５に対して一定電圧が印加される。このため、ＣＰＵ２５によるＦＥＴ２２のオン制御は行われない。
【００７０】
これに対して、メイン電源がオフ操作され、バックグランドモードに移行すると、上述のように合算電圧が上昇する。ＣＰＵ２５は、合算電圧が上昇カーブに入っているときのみＦＥＴ２２をオン制御して放電回路２０を動作させる。換言すれば、ＣＰＵ２５は、合算電圧が上昇している間、ＦＥＴ２２をオン制御して放電回路２０を動作させる。このように、合算電圧の上昇カーブを見て放電させることで、平滑コンデンサ７の蓄電容量のばらつきによる蓄電速度の差を吸収して放電させることができる他、上述の各実施の形態と同じ効果を得ることができる。
【００７１】
上述の実施の形態は、例として提示したものであり、本発明の範囲を限定することは意図していない。この新規な各実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことも可能である。例えば、第１，第２の実施の形態および第４，第５の実施の形態では、専用の放電回路２０を設けることとしたが、ＰＦＣ回路６またはＤＣ−ＤＣコンバータ９等の他の回路に、電圧検出用の抵抗が設けられている場合、この電圧検出用の抵抗を用いて合算電圧を検出して、放電回路２０のＦＥＴ２２を制御してもよい。また、上述の各実施の形態の説明では、合算電圧の電荷を放電することとしたが、例えば冷却ファン等の負荷を動作させて消費しても良い。いずれの場合も、上述と同様の効果を得ることができる。
【００７２】
また、平滑コンデンサ７の漏れ電流は、温度が高くなると増加し、温度が低くなると減少するため、温度が低いと電流消費が少なくなり、電圧上昇につながる。このため、バックグランドモード時において、画像形成装置に設けられている温度センサで所定温度以下の低い温度が検出されている場合のみ、放電回路２０で放電を行ってもよい。この場合も、上述と同様の効果を得ることができる。
【００７３】
各実施の形態および各実施の形態の変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７４】
１  メイン電源生成部
２  バックグランド電源生成部
３  商用交流電源
４  ノイズフィルタ
５  全波整流回路
６  ＰＦＣ回路
７  平滑コンデンサ
８  Ｙコンデンサ
９  ＤＣ−ＤＣコンバータ
１０  フォワードコンバータ
１１  全波整流回路
１２  平滑コンデンサ
１３  Ｙコンデンサ
１４  バックグランド用ＤＣ−ＤＣコンバータ
１８  ＦＥＴ
２０  放電回路
２１  抵抗
２２  ＦＥＴ
２３  メモリ
２４  タイマ
２５  ＣＰＵ
３０  バリスタ
４０  電圧検出部
４１ａ  分圧抵抗
４１ｂ  分圧抵抗
４２  基準電圧発生部
４３  比較器
１０１  画像形成装置
１０４  操作パネル
１０５  給紙トレイ
１０６  給紙トレイ
１０７  中間転写ベルト
１０８  定着器
１０９  冷却ローラ
１１５  搬送ベルト
１１６  用紙
１１７  排紙トレイ
１２０  二次転写ローラ
１１０Ｃ  レーザ走査ユニット（シアン）
１１０Ｍ  レーザ走査ユニット（マゼンタ）
１１０Ｙ  レーザ走査ユニット（イエロー）
１１０Ｋ  レーザ走査ユニット（黒）
１１１Ｃ  帯電器（シアン）
１１１Ｍ  帯電器（マゼンタ）
１１１Ｙ  帯電器（イエロー）
１１１Ｋ  帯電器（黒）
１１２Ｃ  感光体ドラム（シアン）
１１２Ｍ  感光体ドラム（マゼンタ）
１１２Ｙ  感光体ドラム（イエロー）
１１２Ｋ  感光体ドラム（黒）
１１３Ｃ  現像器（シアン）
１１３Ｍ  現像器（マゼンタ）
１１３Ｙ  現像器（イエロー）
１１３Ｋ  現像器（黒）
１１４Ｃ  一次転写ローラ（シアン）
１１４Ｍ  一次転写ローラ（マゼンタ）
１１４Ｙ  一次転写ローラ（イエロー）
１１４Ｋ  一次転写ローラ（黒）
１５０  帯電用の高圧電源
１５１  一次転写用の高圧電源
１５２  二次転写用の高圧電源
【先行技術文献】
【特許文献】
【００７５】
【特許文献１】特開２０１２−３４５４７号公報
【図１】
0006451219.tif 000002
【図２】
0006451219.tif 000003
【図３】
0006451219.tif 000004
【図４】
0006451219.tif 000005
【図５】
0006451219.tif 000006
【図６】
0006451219.tif 000007
【図７】
0006451219.tif 000008
【図８Ａ】
0006451219.tif 000009
【図８Ｂ】
0006451219.tif 000010
【図９Ａ】
0006451219.tif 000011
【図９Ｂ】
0006451219.tif 000012
【図１０Ａ】
0006451219.tif 000013
【図１０Ｂ】
0006451219.tif 000014
【図１１Ａ】
0006451219.tif 000015
【図１１Ｂ】
0006451219.tif 000016
【図１２Ａ】
0006451219.tif 000017
【図１２Ｂ】
0006451219.tif 000018
【図１３Ａ】
0006451219.tif 000019
【図１３Ｂ】
0006451219.tif 000020
【図１４】
0006451219.tif 000021
【図１５】
0006451219.tif 000022
【図１６】
0006451219.tif 000023
【図１７】
0006451219.tif 000024
【図１８】
0006451219.tif 000025
【図１９】
0006451219.tif 000026
【図２０】
0006451219.tif 000027