(57)【特許請求の範囲】
【請求項１】
絶縁同期整流型のＤＣ／ＤＣコンバータの２次側に配置され、同期整流トランジスタを制御する同期整流コントローラであって、
前記同期整流トランジスタのドレインと接続されるドレインピンと、
前記同期整流トランジスタのソースと接続される接地ピンと、
前記ドレインピンの電圧を第１しきい値電圧と比較し、前記ドレインピンの電圧が前記第１しきい値電圧より低くなるとセット信号をアサートする第１コンパレータと、
前記ドレインピンの電圧を第２しきい値電圧と比較し、前記ドレインピンの電圧が前記第２しきい値電圧を超えると、リセット信号をアサートする第２コンパレータと、
前記セット信号がアサートされるとオンレベルに遷移し、前記リセット信号がアサートされるとオフレベルに遷移するパルス信号を生成するフリップフロップと、
前記リセット信号のアサートに応答して計時を開始し、前記リセット信号のアサートから所定のタイムアップ期間の経過後に、前記同期整流トランジスタを強制的にオフする強制オフ回路と、
前記ドレインピンの電圧を所定の正の第３しきい値電圧と比較する第３コンパレータと、
を備え、
前記同期整流トランジスタは前記セット信号のアサートに応答してターンオンし、前記リセット信号のアサートに応答してターンオフし、前記ドレインピンの電圧が前記第３しきい値電圧とクロスすると、前記強制オフ回路における前記計時がリセットされ、それにより不連続モードにおける前記同期整流トランジスタのスイッチング動作が維持されることを特徴とする同期整流コントローラ。
【請求項２】
前記フリップフロップは、前記リセット信号および前記強制オフ回路の出力である強制オフ信号の少なくとも一方がアサートされると、前記パルス信号をオフレベルに遷移させることを特徴とする請求項１に記載の同期整流コントローラ。
【請求項３】
前記第３しきい値電圧は、前記ＤＣ／ＤＣコンバータの出力電圧、または前記出力電圧をオフセットさせた電圧であることを特徴とする請求項１または２に記載の同期整流コントローラ。
【請求項４】
前記強制オフ回路は、
一端の電位が固定されたキャパシタと、
前記キャパシタに電流を供給する電流源と、
前記リセット信号のアサートに応答して前記キャパシタを放電する放電回路と、
前記キャパシタの電圧を所定の第４しきい値電圧と比較する第４コンパレータと、
前記第４コンパレータの出力を受け、前記キャパシタの電圧が前記第４しきい値電圧を超えると所定時間アサートされる強制オフ信号を出力するワンショット回路と、
を含むことを特徴とする請求項１から３のいずれかに記載の同期整流コントローラ。
【請求項５】
前記電流源は、外付けの抵抗の抵抗値に応じてその電流量が調節可能であることを特徴とする請求項４に記載の同期整流コントローラ。
【請求項６】
ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から５のいずれかに記載の同期整流コントローラ。
【請求項７】
前記第３しきい値電圧は、前記ＤＣ／ＤＣコンバータの出力電圧と実質的に等しいことを特徴とする請求項１から６のいずれかに記載の同期整流コントローラ。
【請求項８】
前記第３しきい値電圧は、前記ＤＣ／ＤＣコンバータの出力電圧をオフセットした電圧であることを特徴とする請求項１から６のいずれかに記載の同期整流コントローラ。
【請求項９】
外部抵抗を接続するための設定ピンをさらに備え、前記タイムアップ期間は、前記外部抵抗の抵抗値に応じて規定されることを特徴とする請求項１から８のいずれかに記載の同期整流コントローラ。
【請求項１０】
前記フリップフロップは、入力端子にハイ電圧を受け、クロック端子に前記セット信号を受けるＤフリップフロップであり、
前記同期整流コントローラは、前記Ｄフリップフロップの出力である前記パルス信号を受ける入力端子と、前記同期整流トランジスタのゲートと接続される出力端子を有するドライバをさらに備え、前記ドライバは、前記半導体基板に集積化されることを特徴とする請求項６に記載の同期整流コントローラ。
【請求項１１】
前記第２コンパレータは、前記ドレインピンと接続される第１入力端子と前記第２しきい値電圧を受ける第２入力端子と、ＡＮＤゲートを経由して前記Ｄフリップフロップのリセット端子と接続される出力端子と、を有することを特徴とする請求項１０に記載の同期整流コントローラ。
【請求項１２】
前記第３コンパレータの出力は前記強制オフ回路と接続されており、前記強制オフ回路の出力は、前記ＡＮＤゲートを介して前記Ｄフリップフロップの前記リセット端子と接続されることを特徴とする請求項１１に記載の同期整流コントローラ。
【請求項１３】
前記ドレインピンおよび前記接地ピンは、前記同期整流コントローラのパッケージのひとつの辺に設けられることを特徴とする請求項１１に記載の同期整流コントローラ。
【請求項１４】
前記ドレインピンと前記接地ピンは隣接することを特徴とする請求項１３に記載の同期整流コントローラ。
【請求項１５】
絶縁同期整流型のＤＣ／ＤＣコンバータであって、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フォトカプラと、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する請求項１から１４のいずれかに記載の同期整流コントローラと、
前記フォトカプラの入力側と接続され、前記ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を発生するフィードバック回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１６】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１５に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
【請求項１７】
負荷と、
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１５に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項１８】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１５に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレット端末をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（ＡＣ／ＤＣコンバータ）が内蔵される。あるいは電子機器の外部の電源アダプタ（ＡＣアダプタ）にＡＣ／ＤＣコンバータが内蔵される場合もある。
【０００３】
図１は、本発明者が検討したＡＣ／ＤＣコンバータ１００ｒの基本構成を示すブロック図である。ＡＣ／ＤＣコンバータ１００ｒは主としてフィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００ｒを備える。
【０００４】
商用交流電圧ＶＡＣは、ヒューズおよび入力キャパシタ（不図示）を介してフィルタ１０２に入力される。フィルタ１０２は、商用交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、商用交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。整流回路１０４の出力電圧は、平滑キャパシタ１０６によって平滑化され、直流電圧ＶＩＮに変換される。
【０００５】
絶縁型のＤＣ／ＤＣコンバータ２００ｒは、入力端子Ｐ１に直流電圧ＶＩＮを受け、それを降圧して、目標値に安定化された出力電圧ＶＯＵＴを出力端子Ｐ２に接続される負荷（不図示）に供給する。
【０００６】
ＤＣ／ＤＣコンバータ２００ｒは、１次側コントローラ２０２、フォトカプラ２０４、フィードバック回路２０６、出力回路２１０、同期整流コントローラ３００ｒ、およびその他の回路部品を備える。出力回路２１０は、トランスＴ１、ダイオードＤ１、出力キャパシタＣ１、スイッチングトランジスタＭ１、同期整流トランジスタＭ２を含む。出力回路２１０のトポロジーは、一般的な同期整流型のフライバックコンバータのそれであるため、説明を省略する。
【０００７】
トランスＴ１の１次巻線Ｗ１と接続されるスイッチングトランジスタＭ１がスイッチングすることにより、入力電圧ＶＩＮが降圧され、出力電圧ＶＯＵＴが生成される。そして１次側コントローラ２０２は、スイッチングトランジスタＭ１のスイッチングのデューティ比を調節する。
【０００８】
ＤＣ／ＤＣコンバータ２００ｒの出力電圧ＶＯＵＴは、抵抗Ｒ１、Ｒ２により分圧される。フィードバック回路２０６は、たとえばシャントレギュレータあるいは誤差増幅器を含み、分圧された電圧（電圧検出信号）ＶＳと所定の基準電圧ＶＲＥＦ（不図示）の誤差を増幅し、誤差に応じた誤差電流ＩＥＲＲを生成し、フォトカプラ２０４の入力側の発光素子（発光ダイオード）から引き込む（シンク）。
【０００９】
フォトカプラ２０４の出力側の受光素子（フォトトランジスタ）には、２次側の誤差電流ＩＥＲＲに応じたフィードバック電流ＩＦＢが流れる。このフィードバック電流ＩＦＢが、抵抗およびキャパシタにより平滑化され、１次側コントローラ２０２のフィードバック（ＦＢ）端子に入力される。１次側コントローラ２０２は、ＦＢ端子の電圧（フィードバック電圧）ＶＦＢにもとづいてスイッチングトランジスタＭ１のデューティ比を調節する。
【００１０】
同期整流コントローラ３００ｒは、スイッチングトランジスタＭ１のスイッチングと同期して、同期整流トランジスタＭ２をスイッチングする。同期整流コントローラ３００ｒは、パルス発生器３０４、ドライバ３０６を備える。パルス発生器３０４は、スイッチングトランジスタＭ１のスイッチングと同期したパルス信号Ｓ１を生成する。たとえばパルス発生器３０４は、スイッチングトランジスタＭ１がターンオフすると、パルス信号Ｓ１を、同期整流トランジスタＭ２のオンを指示する第１状態（たとえばハイレベル）とする。また同期整流コントローラ３００ｒは、同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる２次電流ＩＳが実質的にゼロになると、パルス信号Ｓ１を同期整流トランジスタＭ２のオフを指示する第２状態（ローレベル）とする。
【００１１】
スイッチングトランジスタＭ１のオン期間において、２次巻線Ｗ２の両端間電圧は、−ＶＩＮ×ＮＳ／ＮＰであるから、同期整流トランジスタＭ２のドレイン電圧ＶＤ（つまりドレインソース間電圧ＶＤＳ）は、ＶＤ＝ＶＯＵＴ＋ＶＩＮ×ＮＳ／ＮＰとなる。ＮＰ，ＮＳは、１次巻線Ｗ１、２次巻線Ｗ２の巻数である。
【００１２】
スイッチングトランジスタＭ１がオフすると、同期整流トランジスタＭ２のソースからドレインに向かって２次電流ＩＳが流れるため、ドレインソース間電圧は負電圧となる。連続モードでは、スイッチングトランジスタＭ１がターンオンすることにより、２次電流ＩＳがゼロとなり、ドレイン電圧が再びＶＤ＝ＶＯＵＴ＋ＶＩＮ×ＮＳ／ＮＰに跳ね上がる。不連続モードでは、同期整流トランジスタＭ２のオン状態においてトランスＴ１に蓄えられたエネルギーの減少にともない２次電流ＩＳが減少していくと、ドレインソース間電圧ＶＤＳの絶対値は小さくなり、やがて２次電流ＩＳが実質的にゼロになると、ドレインソース間電圧ＶＤＳも実質的にゼロとなり、ドレイン電圧ＶＤはリンギングする。
【００１３】
これらの性質を利用してパルス発生器３０４は、同期整流トランジスタＭ２のドレイン電圧（ドレインソース間電圧）にもとづいて、パルス信号Ｓ１を生成する。
【００１４】
ドライバ３０６はパルス信号Ｓ１に応じて同期整流トランジスタＭ２をスイッチングする。以上がＡＣ／ＤＣコンバータ１００ｒの全体構成である。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２０１０−０７４９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明者らは、図１のＤＣ／ＤＣコンバータ２００ｒを連続モードで動作させる際に、以下の問題が生ずることを認識するに至った。
【００１７】
図２は、図１のＤＣ／ＤＣコンバータ２００ｒの連続モードにおける動作波形図である。時刻ｔ１より前、スイッチングトランジスタＭ１はオン状態であり、同期整流トランジスタＭ２のドレイン電圧ＶＤは、ＶＯＵＴ＋ＶＩＮ×ＮＳ／ＮＰである。時刻ｔ１にスイッチングトランジスタＭ１がターンオフすると、２次巻線Ｗ２に２次電流ＩＳが流れ始め、ドレイン電圧ＶＤは負となる。パルス発生器３０４は、ドレイン電圧ＶＤが、上から下に、第１しきい値電圧ＶＴＨ１とクロスしたことを検出し、パルス信号Ｓ１を第１状態とする。その結果、同期整流トランジスタＭ２がターンオンする。
【００１８】
同期整流トランジスタＭ２のオン期間、ドレイン電圧ＶＤの絶対値は、２次電流ＩＳの減少とともに小さくなる。時刻ｔ２にスイッチングトランジスタＭ１がターンオンすると、２次電流ＩＳがゼロとなり、ドレイン電圧ＶＤは再び、ＶＯＵＴ＋ＶＩＮ×ＮＳ／ＮＰに跳ね上がる。パルス発生器３０４は、ドレイン電圧ＶＤが、下から上に第２しきい値電圧ＶＴＨ２とクロスすると、パルス信号Ｓ１を第２状態とする。これにより同期整流トランジスタＭ２がターンオフする。
【００１９】
ここで、時刻ｔ２にドレイン電圧ＶＤがしきい値電圧ＶＴＨ２とクロスしてから、パルス信号Ｓ１が第２状態に遷移して同期整流トランジスタＭ２がターンオフする時刻ｔ３までには、ある遅延τＤが存在する。この遅延τＤの間、同期整流トランジスタＭ２がオンであり、そのインピーダンスが非常に小さいにも関わらず、その両端間には大きな電圧ＶＤが発生しているため、同期整流トランジスタＭ２に大電流（破線ＩＳ’）が流れるおそれがある。
【００２０】
またこの遅延時間τＤの間、同期整流トランジスタＭ２に流れる大電流ＩＳ’は、２次巻線Ｗ２を経由する。時刻ｔ３に同期整流トランジスタＭ２がオフすると、２次巻線Ｗ２に流れていた電流ＩＳ’が遮断されるため、その両端間に高電圧Ｖｘ＝ｄＩｓ’／ｄｔが発生する。この高電圧Ｖｘは、１次巻線Ｗ１の両端間にＶｙ＝−Ｖｘ×ＮＰ／ＮＳを誘起する。この電圧ＶｙがスイッチングトランジスタＭ１に印加されると、スイッチングトランジスタＭ１の信頼性に影響を及ぼすおそれがある。
【００２１】
これらの問題を解決するために、１次側コントローラ２０２から同期整流コントローラ３００に対して、スイッチングトランジスタＭ１のターンオンを示すタイミング信号を供給し、同期整流コントローラ３００が、スイッチングトランジスタＭ１のターンオンに先立ち、同期整流トランジスタＭ２をオフするアプローチが考えられる。
【００２２】
ところが、絶縁型のコンバータでは、１次側と２次側を絶縁する必要があるため、このタイミング信号を１次側から２次側に伝送するために、追加のフォトカプラやキャパシタが必要となり、回路コストが高くなるという問題がある。
【００２３】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、連続モードにおいて生ずる問題を解決可能なＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００２４】
本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータの２次側に配置され、同期整流トランジスタを制御する同期整流コントローラに関する。同期整流コントローラは、同期整流トランジスタの両端間電圧にもとづいてパルス信号を生成するパルス発生器であって、ＤＣ／ＤＣコンバータの１次側のスイッチングトランジスタのターンオフを検出するとパルス信号を同期整流トランジスタのオンを指示するオンレベルとし、トランスの２次巻線の電流が実質的にゼロになったことを検出すると、パルス信号を同期整流トランジスタのオフを指示するオフレベルとするパルス発生器と、パルス信号に応じて同期整流トランジスタをスイッチングするドライバと、スイッチングトランジスタのターンオンが検出されてから所定のタイムアップ期間の経過後に、同期整流トランジスタを強制的にオフする強制オフ回路と、を備える。
【００２５】
タイムアップ期間は、スイッチングトランジスタのスイッチング周期よりも短く設定されてもよい。スイッチング周波数が可変である場合には、最大周波数に対応する周期より短く設定されてもよい。
あるサイクルにおいてスイッチングトランジスタがターンオン、ターンオフし、続いて同期整流トランジスタがターンオンする。この態様によれば、次のサイクルにおいてスイッチングトランジスタがターンオンする前に同期整流トランジスタがオフしていることが保証され、連続モードにおいて生じうる問題を解決できる。
【００２６】
強制オフ回路は、スイッチングトランジスタのターンオンが検出されてからタイムアップ期間の経過後に、パルス信号をオフレベルに遷移させてもよい。これにより同期整流トランジスタを強制的にオフできる。
【００２７】
パルス発生器は、スイッチングトランジスタのターンオフを検出するとアサートされるセット信号を生成するセット信号生成部と、トランスの２次巻線の電流が実質的にゼロになったことを検出すると、アサートされるリセット信号を生成するリセット信号生成部と、セット信号がアサートされるとオンレベルに遷移し、リセット信号がアサートされるとオフレベルに遷移するパルス信号を生成するフリップフロップと、を含んでもよい。
【００２８】
強制オフ回路は、スイッチングトランジスタのターンオンが検出されてからタイムアップ期間の経過後にアサートされる強制オフ信号を生成してもよい。フリップフロップは、リセット信号および強制オフ信号の少なくとも一方がアサートされると、パルス信号をオフレベルに遷移させてもよい。
【００２９】
強制オフ回路は、リセット信号がアサートされると、計時を開始してもよい。
連続モードにおいては、スイッチングトランジスタのターンオンに起因して２次電流がゼロとなる。したがってこの態様によれば、リセット信号のアサートにもとづいて、スイッチングトランジスタのターンオンを検出できる。
【００３０】
セット信号生成部は、同期整流トランジスタの両端間電圧を第１しきい値電圧と比較し、比較結果に応じたセット信号を出力する第１コンパレータを含んでもよい。リセット信号生成部は、同期整流トランジスタの両端間電圧を第２しきい値電圧と比較し、比較結果に応じたリセット信号を出力する第２コンパレータを含んでもよい。
【００３１】
ある態様の同期整流コントローラは、同期整流トランジスタの両端間電圧を所定の正の第３しきい値電圧と比較する第３コンパレータをさらに備えてもよい。強制オフ回路は、同期整流トランジスタの両端間電圧が第３しきい値電圧とクロスすると、計時がリセットされてもよい。
不連続モードで、同期整流トランジスタがターンオフすると、同期整流トランジスタの両端間電圧は跳ね上がり、その後、共振により振動する。この態様によれば、両端間電圧を第３しきい値電圧と比較することにより、不連続モードにおける電圧の跳ね上がりを検出でき、不連続モードにおいては計時をリセットすることで、強制オフを無効化できる。
【００３２】
第３しきい値電圧は、ＤＣ／ＤＣコンバータの出力電圧、または出力電圧をオフセットさせた電圧であってもよい。
不連続モードで、同期整流トランジスタがターンオフすると、同期整流トランジスタの両端間電圧は跳ね上がり、その後、出力電圧の電圧レベルに収束していく。そこで、第３しきい値電圧を出力電圧にもとづいて設定することで、不連続モードを確実に検出できる。
【００３３】
強制オフ回路は、一端の電位が固定されたキャパシタと、キャパシタに電流を供給する電流源と、スイッチングトランジスタのターンオンに応答してキャパシタを放電する放電回路と、キャパシタの電圧を所定の第４しきい値電圧と比較する第４コンパレータと、を含み、キャパシタの電圧が第４しきい値電圧を超えると強制オフ信号をアサートしてもよい。
【００３４】
電流源は、外付けの抵抗の抵抗値に応じて、その電流量が調節可能であってもよい。
これにより、抵抗値に応じて、タイムアップ期間を設定できる。
【００３５】
ある態様の同期整流コントローラは、同期整流トランジスタの両端間電圧を第５しきい値電圧と比較する第５コンパレータを含み、同期整流トランジスタの両端間電圧が第５しきい値電圧とクロスすると、スイッチングトランジスタのターンオンを示すターンオン検出信号をアサートするターンオン検出回路をさらに備えてもよい。強制オフ回路は、ターンオン検出信号がアサートされると計時を開始してもよい。
スイッチングトランジスタがターンオンすると、同期整流トランジスタの両端間電圧は、ＤＣ／ＤＣコンバータの出力電圧より高く跳ね上がる。そこで、第５しきい値電圧を適切に設定することで、スイッチングトランジスタのターンオンを検出できる。
【００３６】
本発明の別の態様も、同期整流コントローラに関する。同期整流コントローラは、同期整流トランジスタの両端間電圧を第１しきい値電圧と比較し、両端間電圧が第１しきい値電圧より低くなるとセット信号をアサートする第１コンパレータと、同期整流トランジスタの両端間電圧を第２しきい値電圧と比較し、両端間電圧が第２しきい値電圧より高くなるとリセット信号をアサートする第２コンパレータと、セット信号がアサートされるとオンレベルに、リセット信号がアサートされるとオフレベルに遷移するパルス信号を生成するフリップフロップと、リセット信号がアサートされてから所定のタイムアップ期間の経過後に、同期整流トランジスタを強制的にオフする強制オフ回路と、を備える。
この態様によれば、次のサイクルにおいてスイッチングトランジスタがターンオンする前に同期整流トランジスタがオフしていることが保証され、連続モードにおいて生じうる問題を解決できる。
【００３７】
強制オフ回路は、リセット信号がアサートされてからタイムアップ期間の経過後にアサートされる強制オフ信号を生成してもよい。フリップフロップは、リセット信号および強制オフ信号の少なくとも一方がアサートされると、パルス信号をオフレベルに遷移させてもよい。
【００３８】
ある態様の同期整流コントローラは、同期整流トランジスタの両端間電圧を所定の正の第３しきい値電圧と比較する第３コンパレータを備えてもよい。強制オフ回路は、同期整流トランジスタの両端間電圧が第３しきい値電圧とクロスすると、計時がリセットされてもよい。
【００３９】
第３しきい値電圧は、ＤＣ／ＤＣコンバータの出力電圧、または出力電圧をオフセットさせた電圧であってもよい。
【００４０】
強制オフ回路は、一端の電位が固定されたキャパシタと、キャパシタに電流を供給する電流源と、リセット信号に応答して前記キャパシタを放電する放電回路と、キャパシタの電圧を所定の第４しきい値電圧と比較する第４コンパレータと、を含み、キャパシタの電圧が第４しきい値電圧を超えるとアサートされる強制オフ信号を出力してもよい。
【００４１】
電流源は、外付けの抵抗の抵抗値に応じてその電流量が調節可能であってもよい。
【００４２】
ある態様において、同期整流コントローラは、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００４３】
本発明の別の態様は、絶縁同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、フォトカプラと、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、同期整流トランジスタを制御する上述のいずれかの同期整流コントローラと、フォトカプラの入力側と接続され、ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を発生するフィードバック回路と、を備える。
【００４４】
ＤＣ／ＤＣコンバータは、フライバック型であってもよいし、フォワード型であってもよい。
【００４５】
本発明の別の態様は、電源装置（ＡＣ／ＤＣコンバータ）に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。
【００４６】
本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。
【００４７】
本発明の別の態様は、ＡＣアダプタに関する。ＡＣアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のＤＣ／ＤＣコンバータと、を備える。
【００４８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００４９】
本発明のある態様によれば、待機状態における消費電力を低減できる。
【図面の簡単な説明】
【００５０】
【図１】本発明者が検討したＡＣ／ＤＣコンバータの基本構成を示すブロック図である。
【図２】図１のＤＣ／ＤＣコンバータの連続モードにおける動作波形図である。
【図３】実施の形態に係る同期整流コントローラを備えるＤＣ／ＤＣコンバータの回路図である。
【図４】図３のＤＣ／ＤＣコンバータの連続モードの動作波形図である。
【図５】図３のＤＣ／ＤＣコンバータの不連続モードの動作波形図である。
【図６】第１構成例に係る同期整流コントローラの回路図である。
【図７】第２の構成例に係る同期整流コントローラの回路図である。
【図８】図６の同期整流コントローラの問題点を説明する図である。
【図９】図７の同期整流コントローラの不連続モードの動作波形図である。
【図１０】図１０（ａ）は、強制オフ回路の構成例を示す回路図であり、図１０（ｂ）は、図１０（ａ）の電流源の回路図である。
【図１１】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。
【図１２】図１２（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
【図１３】第１変形例に係るＤＣ／ＤＣコンバータの回路図である。
【図１４】第２変形例に係る同期整流コントローラの回路図である。
【発明を実施するための形態】
【００５１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００５２】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００５３】
図３は、実施の形態に係る同期整流コントローラ３００を備えるＤＣ／ＤＣコンバータ２００の回路図である。ＡＣ／ＤＣコンバータ１００、ＤＣ／ＤＣコンバータ２００それぞれの基本構成は図１のＡＣ／ＤＣコンバータ１００ｒ、ＤＣ／ＤＣコンバータ２００ｒそれぞれの構成と同様である。
【００５４】
同期整流コントローラ３００は、電源（ＶＣＣ）端子、スイッチング出力（ＯＵＴ）端子、ドレイン電圧（ＶＤ）端子、接地（ＧＮＤ）端子を有し、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。同期整流コントローラ３００は、同期整流トランジスタＭ２と同一のパッケージに収容され、一体不可分な単一のモジュールを構成してもよい。
【００５５】
同期整流コントローラ３００のＶＣＣ端子には、ＤＣ／ＤＣコンバータ２００ａの出力電圧ＶＯＵＴが供給され、ＧＮＤ端子は同期整流トランジスタＭ２のソースと接続されるとともに接地され、ＶＤ端子は同期整流トランジスタＭ２のドレインと接続され、ＯＵＴ端子は同期整流トランジスタＭ２のゲートと接続される。
【００５６】
同期整流コントローラ３００は、そのＧＮＤ端子が同期整流トランジスタＭ２のソースと接続され、ソース電圧を基準として動作することから、ＶＤ端子のドレイン電圧ＶＤは、同期整流トランジスタＭ２の両端間電圧（ドレインソース間電圧）ＶＤＳに他ならない。
【００５７】
同期整流コントローラ３００は、パルス発生器３０４、ドライバ３０６、強制オフ回路３３０を備える。
【００５８】
パルス発生器３０４は、同期整流トランジスタＭ２の両端間電圧ＶＤＳにもとづいてパルス信号Ｓ１を生成する。パルス発生器３０４は、ＤＣ／ＤＣコンバータ２００の１次側のスイッチングトランジスタＭ１のターンオフを検出するとパルス信号Ｓ１を同期整流トランジスタＭ２のオンを指示するオンレベル（たとえばハイレベル）とし、トランスＴ１の２次巻線Ｗ２の電流ＩＳが実質的にゼロになったことを検出すると、パルス信号Ｓ１を同期整流トランジスタＭ２のオフを指示するオフレベル（たとえばローレベル）とする。ドライバ３０６は、パルス信号Ｓ１に応じて同期整流トランジスタＭ２をスイッチングする。
【００５９】
強制オフ回路３３０は、スイッチングトランジスタＭ１のターンオンが検出されてから所定のタイムアップ期間ＴＵＰの経過後（強制オフタイミングという）に、同期整流トランジスタＭ２がオンであれば強制的にオフする。本実施の形態では、強制オフ回路３３０は、強制オフタイミングにおいて強制オフ信号Ｓ２をアサートする。そして強制オフ信号Ｓ２を利用して、パルス信号Ｓ１をオフレベル（ローレベル）に遷移させる。
【００６０】
タイムアップ期間ＴＵＰは、スイッチングトランジスタＭ１のスイッチング周期ＴＳＷよりも短く設定される。スイッチング周波数ｆＳＷが負荷に応じて可変である場合には、最大周波数ｆＭＡＸに対応する周期１／ＴＳＷＭＡＸより短く設定するとよい。
【００６１】
なお、同期整流トランジスタＭ２を強制オフする方式は特に限定されず、別の実施の形態においては、たとえばパルス発生器３０４とドライバ３０６の間に論理ゲートを追加し、パルス信号Ｓ１をマスクしてもよいし、ドライバ３０６のプッシュプル出力段のローサイドトランジスタ（不図示）を、強制的にオンしてもよい。
【００６２】
以上が同期整流コントローラ３００の構成である。続いてその動作を説明する。
図４は、図３のＤＣ／ＤＣコンバータ２００の連続モードの動作波形図である。時刻ｔ１に、スイッチングトランジスタＭ１がターンオンする。このターンオンを契機として強制オフ回路３３０は計時を開始し、タイムアップ期間ＴＵＰが経過すると、強制オフ信号Ｓ２がアサートされる。ここでＴＵＰ＜ＴＳＷであるため、次のサイクルにおいてスイッチングトランジスタＭ１がターンオンする時刻ｔ４より前に、パルス信号Ｓ１がオフレベルとなり、同期整流トランジスタＭ２をオフさせることができる。
【００６３】
図５は、図３のＤＣ／ＤＣコンバータ２００の不連続モードの動作波形図である。不連続モードでは、強制オフ信号Ｓ２のアサートより前に、２次電流ＩＳが実質的にゼロとなる。したがって強制オフ信号Ｓ２による強制オフは発生せずに、同期整流トランジスタＭ２がスイッチングする。
【００６４】
以上がＤＣ／ＤＣコンバータ２００の動作である。
このＤＣ／ＤＣコンバータ２００によれば、図４に示すように、連続モードにおいて、スイッチングトランジスタＭ１がターンオンする前に、同期整流トランジスタＭ２がターンオフするため、連続モードにおいて生じうる問題を解決することができる。この制御のために、１次側コントローラ２０２から同期整流コントローラ３００に対して、スイッチングトランジスタＭ１のターンオンを示すタイミング信号を供給する必要がないため、タイミング信号の伝送のために必要なフォトカプラやキャパシタなど追加の部品が不要であり、コストの観点からも有利である。
【００６５】
本発明は、図３のブロック図として把握されるさまざまな具体的な態様を含みうるが、以下ではその具体的な構成例を説明する。
【００６６】
図６は、第１構成例に係る同期整流コントローラ３００ａの回路図である。
パルス発生器３０４は、セット信号生成部３０８、リセット信号生成部３１０、ＤフリップフロップＦＦ１を含む。同期整流コントローラ３００ａのＧＮＤ端子は、同期整流トランジスタＭ２のソースと接続される。したがって同期整流コントローラ３００ａにおいて、ＶＤ端子の電圧ＶＤは、同期整流トランジスタＭ２のドレインソース間電圧に相当する。
【００６７】
上述のようにパルス発生器３０４は、（i）スイッチングトランジスタＭ１がターンオフすると、パルス信号Ｓ１を第１状態（ハイレベル）とし、（ii）同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる電流ＩＳが実質的にゼロになると、パルス信号Ｓ１を第２状態（ローレベル）とする。
【００６８】
セット信号生成部３０８は、第１コンパレータＣＭＰ１を含み、（i）スイッチングトランジスタＭ１のターンオフを検出するために設けられる。第１コンパレータＣＭＰ１は、ＶＤ端子のドレイン電圧（ドレインソース間電圧）ＶＤを負の所定の第１しきい値電圧ＶＴＨ１（たとえば−１５０ｍＶ）と比較し、それらがクロスすると、セット信号（セット信号）ＳＯＮをアサート（ハイレベル）する。具体的には、ドレイン電圧ＶＤがＶＴＨ１より低くなると、言い換えれば、ドレインソース間電圧ＶＤＳが負電圧となると、セット信号ＳＯＮがハイレベルとなる。セット信号ＳＯＮは、ＤフリップフロップＦＦ１のクロック端子に入力され、セット信号ＳＯＮのポジティブエッジに応答して、パルス信号Ｓ１がハイレベルとなる。ＤフリップフロップＦＦ１に変えて、ＲＳフリップフロップを用いてもよい。
【００６９】
リセット信号生成部３１０は第２コンパレータＣＭＰ２を含み、（ii）同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる２次電流ＩＳが実質的にゼロになったことを検出するために設けられる。スイッチングトランジスタＭ１のオフ期間、同期整流トランジスタＭ２のソースからドレインに向かって電流ＩＳが流れ、ドレインソース間電圧ＶＤＳは負電圧となり、その絶対値は電流ＩＳの電流量に応じている。そこで第２コンパレータＣＭＰ２は、ドレイン電圧ＶＤをゼロ付近に設定された負のしきい値電圧ＶＴＨ２（たとえば−１０ｍＶ）と比較し、ドレイン電圧ＶＤがしきい値電圧ＶＴＨ２より高くなると、リセット信号（リセット信号）ＳＯＦＦをアサート（ローレベル）とする。リセット信号ＳＯＦＦは、フリップフロップＦＦ１のリセット端子（反転論理）に入力され、リセット信号ＳＯＦＦのネガティブエッジに応答して、パルス信号Ｓ１がローレベルとなる。
【００７０】
フリップフロップＦＦ１は、リセット信号ＳＯＮと強制オフ信号Ｓ２の少なくとも一方がアサート（ローレベル）されると、パルス信号Ｓ１をオフレベル（ローレベル）に遷移させる。このために、論理回路３３２が設けられる。論理回路３３２は、強制オフ信号Ｓ２とリセット信号ＳＯＦＦを論理演算し、フリップフロップＦＦ１のリセット端子（反転論理）に出力する。ここでは論理回路３３２はＡＮＤゲートが用いられるが、その構成は各信号の論理値に応じて適宜変更しうる。
【００７１】
図４に示すように、連続モードにおいてはスイッチングトランジスタＭ１のターンオンに起因して２次電流ＩＳがゼロとなり、ドレイン電圧ＶＤが跳ね上がる。したがって第２コンパレータＣＭＰ２が検出するゼロ電流のタイミングは、スイッチングトランジスタＭ１のターンオンのタイミングと実質的に一致する。そこで強制オフ回路３３０は、リセット信号ＳＯＦＦがアサートされると、スイッチングトランジスタＭ１がターンオンしたものとして、計時を開始する。
【００７２】
図６の同期整流コントローラ３００ａによれば、連続モードにおいて発生するさまざまな問題を解決することができる。
【００７３】
図７は、第２の構成例に係る同期整流コントローラ３００ｂの回路図である。
同期整流コントローラ３００ｂは、図６の同期整流コントローラ３００ａに加えて、第３コンパレータＣＭＰ３をさらに備える。第３コンパレータＣＭＰ３は、同期整流トランジスタのドレインソース間電圧ＶＤＳを所定の正の第３しきい値電圧ＶＴＨ３と比較する。第３コンパレータＣＭＰ３の出力Ｓ３が、ドレインソース間電圧ＶＤＳと第３しきい値電圧ＶＴＨ３のクロスを示すと、強制オフ回路３３０の計時はリセットされる。
【００７４】
第３しきい値電圧ＶＴＨ３は、出力電圧ＶＯＵＴにもとづいて生成することが望ましい。具体的には、第３しきい値電圧ＶＴＨ３は、出力電圧ＶＯＵＴまたはその近傍に設定される。第３しきい値電圧ＶＴＨ３は、出力電圧ＶＯＵＴをオフセットして生成してもよい。
【００７５】
同期整流コントローラ３００ｂによれば、同期整流コントローラ３００ａにおいて生ずる問題点を解決できる。はじめに問題点を説明する。図８は、図６の同期整流コントローラ３００ａの問題点を説明する図である。ＤＣ／ＤＣコンバータ２００の１次側コントローラ２０２は、負荷電流ＩＯＵＴが減少するにしたがいスイッチング周波数ｆＳＷを低減させ、スイッチング損失を減らして効率改善を図る場合がある。このような１次側コントローラ２０２と組み合わせて、図６の同期整流コントローラ３００ａを使用すると、スイッチング周波数ｆＳＷが低い領域において、言い換えればスイッチング周期が長い状態において、ＤＣ／ＤＣコンバータ２００が不連続モードで動作する際に、同期整流トランジスタＭ２をターンオンさせることができず、ダイオード整流モードで動作することとなる。
【００７６】
図６の同期整流コントローラ３００ａにおいては、スイッチングトランジスタＭ１のターンオンを検出するために第２コンパレータＣＭＰ２の出力ＳＯＦＦが利用される。連続モードにおいては、スイッチングトランジスタＭ１のターンオンの結果、２次電流ＩＳがゼロとなるため、リセット信号ＳＯＦＦの変化点は、スイッチングトランジスタＭ１のターンオンを示すこととなる。ところが、不連続モードにおいては、スイッチングトランジスタＭ１がターンオンするより前に、２次電流ＩＳがゼロとなるため、リセット信号ＳＯＦＦのアサートと、同期整流トランジスタＭ２のアサートは一致しない。
【００７７】
リセット信号ＳＯＦＦのアサートから、タイムアップ期間ＴＵＰの経過後に、同期整流トランジスタＭ２が強制オフとなる。この強制オフは、次のリセット信号ＳＯＦＦのアサートにおいて解除される。したがってセット信号ＳＯＮのアサートは、強制オフ区間中に発生し、パルス信号Ｓ１がローレベルを維持し、同期整流トランジスタＭ２がターンオンしない。
【００７８】
つまり同期整流コントローラ３００ａを用いると、不連続モードにおいて同期整流トランジスタＭ２がスイッチングせず、ダイオード整流モードで動作する状況が生じうる。
【００７９】
図７の同期整流コントローラ３００ｂでは、この問題が解決される。図９は、図７の同期整流コントローラ３００ｂの不連続モードの動作波形図である。不連続モードにおいて同期整流トランジスタＭ２がターンオフすると、ドレイン電圧ＶＤが跳ね上がり、その後出力電圧ＶＯＵＴを中心として減衰振動する。この間、ドレイン電圧ＶＤとしきい値電圧ＶＴＨ３のクロスが繰り返し発生し、クロスのたびに強制オフ回路３３０の計時がリセットされるため、強制オフ信号Ｓ２はアサートされない。これにより、不連続モードにおいても同期整流トランジスタＭ２がスイッチングする同期整流動作を維持することができる。
【００８０】
図１０（ａ）は、強制オフ回路３３０の構成例を示す回路図である。この強制オフ回路３３０はアナログタイマー回路であり、キャパシタＣ４１、電流源ＣＳ４１、放電回路Ｍ４１、第４コンパレータＣＭＰ４、ワンショット回路３３４を含む。電流源ＣＳ４１は、キャパシタＣ４１に電流ＩＣを供給する。放電回路Ｍ４１は、リセット信号ＳＯＦＦに応答してキャパシタＣ４１を放電し、計時をリセットする。たとえば放電回路Ｍ４１は、トランジスタで構成できる。第４コンパレータＣＭＰ４は、キャパシタＣ４１の電圧ＶＣ４１を所定の第４しきい値電圧ＶＴＨ４と比較する。ワンショット回路３３４は、キャパシタＣ４１の電圧ＶＣ４１が第４しきい値電圧ＶＴＨ４を超えると、所定時間ローレベル（アサート）となる強制オフ信号Ｓ２を出力する。
【００８１】
図７の同期整流コントローラ３００ｂにおいては、放電回路Ｍ４１は、リセット信号ＳＯＦＦと第３コンパレータＣＭＰ３の出力Ｓ３のいずれかがアサートされると、キャパシタＣ４１を放電し、計時をリセットするよう構成される。このために、ＯＲゲート３３６を設けてもよい。
【００８２】
図１０（ｂ）は、図１０（ａ）の電流源ＣＳ４１の回路図である。電流源ＣＳ４１は、トランジスタＭ４２、オペアンプ３４０、外付け抵抗ＲＩＳＥＴ、カレントミラー回路３４２を含む。トランジスタＭ４２には、外付け抵抗ＲＩＳＥＴに応じた電流ＶＲＥＦ／ＲＩＳＥＴが流れ、カレントミラー回路３４２はこの電流を折り返し、キャパシタＣ４１に供給する。この構成により、抵抗ＲＩＳＥＴの抵抗値に応じて、強制オフ回路３３０のタイムアップ期間ＴＵＰを設定できる。
【００８３】
強制オフ回路３３０は、アナログタイマーに代えて、カウンタを用いたデジタルタイマであってもよい。
【００８４】
（用途）
続いて、実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。
図１１は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【００８５】
図１２（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図１２（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【００８６】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００８７】
（第１変形例）
実施の形態では、同期整流トランジスタＭ２が１次巻線Ｗ１より低電位側に配置される場合を説明したが、同期整流トランジスタＭ２より出力端子Ｐ２側に配置してもよい。図１３は、第１変形例に係るＤＣ／ＤＣコンバータ２００ｃの回路図である。
トランスＴ１の補助巻線Ｗ４、ダイオードＤ４およびキャパシタＣ４は、補助コンバータを形成しており、出力電圧ＶＯＵＴよりも高い直流電圧ＶＣＣ１を発生する。この直流電圧ＶＣＣ１はＶＣＣ端子に供給される。同期整流コントローラ３００のＧＮＤ端子は、同期整流トランジスタＭ２のソースと接続される。同期整流コントローラ３００の構成は、実施の形態と同様である。この変形例においても、実施の形態と同様の効果を得ることができる。
【００８８】
（第２変形例）
図１４は、第２変形例に係る同期整流コントローラ３００ｄの回路図である。同期整流コントローラ３００ｄは、スイッチングトランジスタＭ１のターンオンを検出するターンオン検出回路３５０を備える。ターンオン検出回路３５０は、同期整流トランジスタＭ５の両端間電圧ＶＤＳを第５しきい値電圧ＶＴＨ５と比較する第５コンパレータＣＭＰ５を含む。ターンオン検出回路３５０は、両端間電圧ＶＤＳが第５しきい値電圧ＶＴＨ５とクロスすると、スイッチングトランジスタＭ１のターンオンを示すターンオン検出信号Ｓ５をアサートする。
【００８９】
しきい値電圧ＶＴＨ５は、第３しきい値電圧ＶＴＨ３と同様に、出力電圧ＶＯＵＴの近傍に定めることが望ましい。これにより、スイッチングトランジスタＭ１のターンオンにともなうドレイン電圧ＶＤの跳ね上がりを検出でき、スイッチングトランジスタＭ１のターンオンを検出できる。なお、第５しきい値電圧ＶＴＨ５を、第２しきい値電圧ＶＴＨ２と同じレベルとした場合、同期整流コントローラ３００ｄの動作は図６のそれと同じである。
【００９０】
（第３変形例）
実施の形態では、フライバックコンバータを説明したが、本発明はフォワードコンバータにも適用可能である。この場合にはトランスＴ１の２次側に、複数の同期整流用のトランジスタが配置されることとなる。同期整流コントローラは、複数の同期整流トランジスタをスイッチングするよう構成されてもよい。またコンバータは疑似共振型であってもよい。
【００９１】
（第４変形例）
スイッチングトランジスタや同期整流トランジスタの少なくとも一方は、バイポーラトランジスタやＩＧＢＴであってもよい。
【００９２】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００９３】
Ｐ１…入力端子、Ｐ２…出力端子、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、ＣＭＰ１…第１コンパレータ、ＣＭＰ２…第２コンパレータ、ＣＭＰ３…第３コンパレータ、ＣＭＰ４…第４コンパレータ、ＣＭＰ５…第５コンパレータ、ＦＦ１…フリップフロップ、Ｓ１…パルス信号、Ｓ２…強制オフ信号、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…１次側コントローラ、２０４…フォトカプラ、２０６…フィードバック回路、２１０…出力回路、３００…同期整流コントローラ、ＳＤＮ…シャットダウン信号、３０４…パルス発生器、３０６…ドライバ、３３０…強制オフ回路、３３２…論理回路、３３４…ワンショット回路、３３６…ＯＲゲート、３５０…ターンオン検出回路、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。
【図１】
0006563651.tif 000002
【図２】
0006563651.tif 000003
【図３】
0006563651.tif 000004
【図４】
0006563651.tif 000005
【図５】
0006563651.tif 000006
【図６】
0006563651.tif 000007
【図７】
0006563651.tif 000008
【図８】
0006563651.tif 000009
【図９】
0006563651.tif 000010
【図１０】
0006563651.tif 000011
【図１１】
0006563651.tif 000012
【図１２】
0006563651.tif 000013
【図１３】
0006563651.tif 000014
【図１４】
0006563651.tif 000015