(57)【特許請求の範囲】
【請求項１】
被写体の画像データを生成し、前記画像データに電力供給制御情報を含める撮像手段と、
前記画像データに対して所定の画像処理を行う画像処理手段と、
前記画像データを前記撮像手段から前記画像処理手段に伝送する伝送手段と、
前記電力供給制御情報に基づいて、前記伝送手段が前記画像データを伝送する際の前記伝送手段への電力供給を制御し、前記画像処理手段が前記画像データを受信する際の前記画像処理手段への電力供給を制御する制御手段と、を有することを特徴とする撮像装置。
【請求項２】
前記電力供給制御情報は、前記画像データの各ラインに含まれることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記電力供給制御情報は、通常の電力供給状態と、前記通常の電力供給状態よりも電力消費が少ない省電力状態とのいずれかの電力供給状態を示すことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記省電力状態は、電力供給を行わない状態であることを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記制御手段は、前記伝送手段が次のフレームの画像データを伝送する前に、前記省電力状態から前記通常の電力供給状態に復帰させることを特徴とする請求項３に記載の撮像装置。
【請求項６】
前記伝送手段は、複数の伝送路を含み、
前記制御手段は、前記伝送手段の前記複数の伝送路の少なくとも１つに対する電力供給を制限することを特徴とする請求項１から５のいずれか１項に記載の撮像装置。
【請求項７】
前記制御手段は、前記伝送手段が有する前記複数の伝送路のうちのいずれかが常に伝送可能となるように前記伝送手段への電力供給を制御することを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記撮像手段は積層型の撮像素子を含む
ことを特徴とする請求項１から７のいずれか１項に記載の撮像装置。
【請求項９】
撮像手段が、被写体の画像データを生成し、前記画像データに電力供給制御情報を含める撮像工程と、
画像処理手段が、前記画像データに対して所定の画像処理を行う画像処理工程と、
伝送手段が、前記画像データを前記撮像手段から前記画像処理手段に伝送する伝送工程と、
制御手段が、前記電力供給制御情報に基づいて、前記伝送手段が前記画像データを伝送する際の前記伝送手段への電力供給を制御し、前記画像処理手段が前記画像データを受信する際の前記画像処理手段への電力供給を制御する制御工程と、を有することを特徴とする撮像装置の制御方法。
【請求項１０】
コンピュータを、請求項１から８のいずれか１項に記載の撮像装置の、撮像手段及び伝送手段を除く各手段として機能させるためのプログラム。
【請求項１１】
撮像装置が有するコンピュータに請求項１から８のいずれか１項に記載の撮像装置の、撮像手段及び伝送手段を除く各手段として機能させるためのプログラムを格納した、コンピュータが読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置およびその制御方法、プログラムならびに記録媒体に関し、特に撮像装置における電力制御技術に関する。
【背景技術】
【０００２】
近年、撮像素子の多画素化や撮像素子からの読み出し速度の高速化に伴い、撮像素子とこれに接続される画像処理用の回路間に求められる伝送容量が増大している。このような背景のもと、撮像素子と画像処理用の回路間を接続する複数の伝送路に、画素データの識別情報を含むヘッダ情報を付加した画像データを送信することで、画像データを効率的に伝送する技術が開示されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１２０１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された技術によれば、撮像素子と画像処理用の回路間における高容量の伝送を少ない回路規模で実現可能になる。
【０００５】
一方、求められる伝送容量の増大に伴って撮像素子と画像処理用の回路間の伝送路の数が増加することで、伝送に必要な消費電力が増加することが想定される。このため、効率的に消費電力を削減するための、撮像素子と画像処理用の回路間の伝送路および各回路の電力供給を制御する技術が望まれている。
【０００６】
本発明は、上述の従来技術の問題点に鑑みてなされ、撮像素子から出力されるデータの伝送または処理に係る消費電力を容易に低減することが可能な撮像装置およびその制御方法、プログラムならびに記録媒体を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この課題を解決するため、例えば本発明の撮像装置は以下の構成を備える。すなわち、被写体の画像データを生成し、画像データに電力供給制御情報を含める撮像手段と、画像データに対して所定の画像処理を行う画像処理手段と、画像データを撮像手段から画像処理手段に伝送する伝送手段と、電力供給制御情報に基づいて、伝送手段が画像データを伝送する際の伝送手段への電力供給を制御し、画像処理手段が画像データを受信する際の画像処理手段への電力供給を制御する制御手段と、を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、撮像素子から出力されるデータの伝送または処理に係る消費電力を容易に低減することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態１に係る撮像装置の一例としてのデジタルカメラの機能構成例を示すブロック図
【図２】本実施形態に係る送信部の機能構成例を示すブロック図
【図３】本実施形態に係る受信部の機能構成例を示すブロック図
【図４】本実施形態に係る電力制御処理を含む画素データに対する一連の処理を示すフローチャート
【図５】本実施形態に係る画素データの読み出しタイミング及び各伝送路に対する電力供給状態を示す図
【図６】本実施形態に係るヘッダとパケット構造の一例を示す図
【図７】本実施形態に係る伝送路のバッファ構成の一例を示す図
【図８】本実施形態に係る画像処理部の機能構成例を示すブロック図
【図９】実施形態２に係る伝送路のバッファ構成の一例を示す図
【図１０】実施形態２に係る画素データの読み出しタイミング及び各伝送路に対する電力供給状態を示す図
【図１１】実施形態２に係るヘッダとパケット構造の一例を示す図
【図１２】実施形態３に係る画素データの読み出しタイミング及び各伝送路に対する電力供給状態を示す図
【図１３】実施形態４に係る画像データ生成部の機能構成例を示すブロック図
【図１４】実施形態１に係る他の形態としてのデジタルカメラの機能構成例を示すブロック図
【図１５】その他の実施形態に係る積層型の撮像素子の一例を示す図
【図１６】その他の実施形態に係る撮像装置の一例としての携帯電話機の機能構成例を示すブロック図
【発明を実施するための形態】
【００１０】
（実施形態１）
以下、本発明の例示的な実施形態について、図面を参照して詳細に説明する。なお、以下では撮像装置の一例として、撮像素子と、撮像素子から出力された信号を処理する信号処理部の間の伝送路や当該信号処理部の電力供給を制御可能な任意のデジタルカメラに本発明を適用した例を説明する。しかし、本発明は、デジタルカメラに限らず、このような電力供給の制御が可能な任意の電子機器にも適用可能である。これらの機器には、例えば携帯電話機、ゲーム機、タブレット端末、パーソナルコンピュータ、時計型や眼鏡型の情報端末などが含まれてよい。
【００１１】
（デジタルカメラ１００の構成）
図１は、本実施形態の撮像装置の一例としてデジタルカメラ１００の機能構成例を示すブロック図である。なお、図１に示す機能ブロックの１つ以上は、ＡＳＩＣやプログラマブルロジックアレイ（ＰＬＡ）などのハードウェアによって実現されてもよいし、ＣＰＵやＭＰＵ等のプログラマブルプロセッサがソフトウェアを実行することによって実現されてもよい。また、ソフトウェアとハードウェアの組み合わせによって実現されてもよい。従って、以下の説明において、異なる機能ブロックが動作主体として記載されている場合であっても、同じハードウェアが主体として実現されうる。
【００１２】
撮像部１０１は、画像データ生成部１０２および送信部１０３で構成される。画像データ生成部１０２は、光電変換素子を有する画素が複数、２次元的に配列された構成を有する撮像素子を含む。撮像素子は、例えばＣＣＤ（Charge-Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。撮像素子は、不図示の撮影光学系により結像された被写体光学像を各画素で光電変換し、さらにＡ／Ｄ変換回路によってアナログ・デジタル変換して、画像データを構成する画素単位のデジタル信号（画素データ）を送信部１０３に出力する。
【００１３】
送信部１０３の詳細な構成について図２を参照して説明する。送信部１０３を構成するデータ入力部２０１は、画像データ生成部１０２から出力された画素データを入力して、後の処理ブロックであるパケット生成部２０３に画素データを出力する。ヘッダ生成部２０２は、後述する電力制御を行うための制御情報（電力制御情報）を付加したヘッダを生成してパケット生成部２０３に出力する。
【００１４】
パケット生成部２０３は、データ入力部２０１から入力した画素データに、ヘッダ生成部２０２で生成したヘッダを付加してパケットを生成する。伝送レーン分配部２０４は、パケット生成部２０３から入力したパケットを伝送レーン数に応じて振り分ける。制御コード付加部２０５は、入力したパケットに制御コードを付加して、伝送路出力部２０６に出力する。伝送路出力部２０６は、制御コード付加部２０５において制御コードが付加されたパケットを伝送路１０４に出力して、当該パケットを信号処理部１０５に送信する。
【００１５】
伝送路１０４は、撮像部１０１から出力されたデータを信号処理部１０５に伝送するための伝送路であり、複数の伝送路で構成される。後述するように、撮像部１０１の送信部１０３または信号処理部１０５の受信部１０６により、各伝送路のそれぞれに予め定められた電力量の電力を供給（例えば電源ＯＮ）あるいは制限（例えば電源ＯＦＦ）し、各伝送路の電力供給を制御することができる。なお、以下において電力供給を制御することを電力制御あるいは電源を制御するなどともいう。
【００１６】
信号処理部１０５は、例えばＤＳＰ（Digital Signal Processor）であり、所定のデジタル演算処理を高速に実行するためのプロセッサである。信号処理部１０５は、内部にさらに受信部１０６および画像処理部１０７を有する。
【００１７】
詳細な受信部１０６の機能構成例について図３を参照して説明する。受信部１０６を構成する伝送路入力部３０１は、伝送路１０４を介して撮像部１０１から送信されたパケットを受信する。制御コード除去部３０２は、受信したパケットから制御コードを除去し、ヘッダと画素データのみを伝送レーン統合部３０３に出力する。伝送レーン統合部３０３は、複数の伝送路に振り分けられていた画素データを１ライン分にまとめてヘッダ処理部３０４に出力する。ヘッダ処理部３０４は、パケットに付加されたヘッダから電力制御情報を取得して、この電力制御情報に応じた処理を実行するとともにヘッダを除去した画素データのみを出力する。ヘッダ処理部３０４は、電力制御情報に応じた処理を実行するため、制御部１０８との通信を行う。データ出力部３０５は、ヘッダ処理部３０４から入力した画素データを画像処理部１０７に出力する。
【００１８】
画像処理部１０７は、受信部１０６から入力した画素データに基づいて１フレームの画像データを形成する。さらに、形成された画像データに色やゲイン等に対する各種補正処理および圧縮処理を施す。画像処理部１０７は、各種処理を施した画像あるいは動画像を記録媒体１０９および表示部１１０に出力する。
【００１９】
制御部１０８は、例えばＣＰＵもしくはＭＰＵ、ＲＯＭ、ＲＡＭを有し、例えばＣＰＵがＲＯＭに格納されたプログラムをＲＡＭの作業エリアに展開して、実行することにより、デジタルカメラ１００を構成する各機能ブロックを制御する。
【００２０】
記録媒体１０９は、画像処理部１０７から出力された画像あるいは動画像を記録するためのメモリカード等の記録媒体であり、半導体メモリや磁気ディスク等から構成され、着脱可能に接続される。
【００２１】
表示部１１０は、画像処理部１０７から出力された画像あるいは動画像の表示を行う。表示部１１０は、撮影光学系の絞りやＩＳＯ感度などの各種撮影設定をユーザに操作させるためにメニュー画面の表示を行う。
【００２２】
（電力制御処理に係る一連の動作）
次に、図４に示すフローチャートおよび図５〜図８を参照して、電力制御処理に係る一連の動作、即ち伝送路１０４および画像処理部１０７のそれぞれに対する電力制御により消費電力を低減する一連の処理について説明する。
【００２３】
なお、デジタルカメラ１００において例えばライブビュー表示が行われている状態で、ユーザによって不図示の撮像開始釦が押下された場合に本処理が開始される。
【００２４】
Ｓ４０１において、画像データ生成部１０２は、制御部１０８の指示に基づいて、撮像処理を行う。画像データ生成部１０２は、適切に露光を行って撮像素子から画素データの読み出しを開始する。画像データ生成部１０２は、図５に示す同期信号ＶＤのサイクル、即ち１フレーム期間内（例えば６０分の１秒）に有効画素データを読み出すとともに、所定の範囲（例えば１ライン）ごとの画素データを同期信号ＨＤの単位で順次読み出す。また、ライン１からラインＮで構成する有効画素領域の全ての有効画素データを読み出した後には、ブランキング期間を設ける。画像データ生成部１０２は、読み出した画素データを、１ラインごとに順次送信部１０３に出力する。
【００２５】
Ｓ４０２において、送信部１０３は、撮像処理により読み出された画素データの送信処理を行なう。送信部１０３に入力された画素データは、送信部１０３の内部のデータ入力部２０１に入力される。データ入力部２０１は、送信対象の画素データを１ラインごとに入力する。
【００２６】
ヘッダ生成部２０２は、画素データにヘッダ情報として付加する付加情報を生成する。本実施形態においてヘッダ生成部２０２は、例えば複数の伝送路１０４と画像処理部１０７に対する電力制御情報を含むヘッダ情報を生成する。ヘッダ生成部２０２が生成するヘッダ情報を図６（ａ）に示す。ヘッダのビット０（ｂｉｔ［０］）は伝送路１０４の電力制御情報を、ビット１（ｂｉｔ［１］）は画像処理部１０７の電力制御情報を表し、各ビットが“１”のときに電源がＯＮの状態に、“０”のときに電源がＯＦＦの状態に制御することを示す。ヘッダ生成部２０２は、電力が供給される伝送路１０４および画像処理部１０７などの対象ごとに付加情報を付加可能である。なお、本実施形態では、電力制御の対象を伝送路１０４と画像処理部１０７とするためにそれぞれを識別するために最低限必要な２ビットのヘッダ情報を用いるが、特に２ビットに限定されるものではない。ヘッダ情報にはその他の用途に用いるために、画像データ生成部１０２の領域情報や行情報などをさらに付加情報に付加してもよい。このようにすれば、ヘッダ情報を参照するだけで電力制御情報と対応する画素データを容易に特定することができる。
【００２７】
パケット生成部２０３は、データ入力部２０１から出力された１ライン分の画素データに、ヘッダ生成部２０２で生成されたヘッダ情報を付加する。１ライン分の画素データにヘッダ情報を付加したパケットのパケット構造は例えば図６（ｂ）のようになる。ＳｔａｒｔＣｏｄｅ６０１およびＥｎｄＣｏｄｅ６０４は、１ライン分の画素データを含むパケットの開始および終了を示す制御コードであり、ヘッダ６０２は上述のヘッダ生成部２０２により生成された電力制御情報が設定される。画素データ６０３は撮像素子から読み出された１ライン分の画素データである。パケット生成部２０３は、ヘッダ情報を付加したパケットを伝送レーン分配部２０４に出力する。
【００２８】
伝送レーン分配部２０４は、伝送路の数に応じて画素データを分配する。分配方法については、どのような方法であっても良いが、例えばヘッダおよび画素データを先頭から１バイトずつ順に伝送路のレーン０、レーン１…のように割り当てて分配してもよい。分配されたパケットは制御コード付加部２０５に出力され、制御コード付加部２０５は、本パケットの先頭および終端にＳｔａｒｔＣｏｄｅ６０５およびＥｎｄＣｏｄｅ６０８を付加してもよい。図６（ｃ）は、生成されたパケットが複数の伝送路（レーン番号０〜３）にそれぞれ割り当てられて分配されたパケットの構成を示している。ＳｔａｒｔＣｏｄｅ６０５は、分配されたパケットの開始タイミングを示す。また、ＥｎｄＣｏｄｅ６０８は本パケットを受信する側に対して分配したパケットの終了タイミングを示す。そして本パケットを受信する側は、ＳｔａｒｔＣｏｄｅ６０５とＥｎｄＣｏｄｅ６０８の間を分配されたヘッダ６０６および画素データ６０７として認識する。なお、ヘッダ６０６は分配元のヘッダ６０２が４バイト以上の長さで構成され、各伝送路に分配された場合を例示したものである。ヘッダ６０２が４バイトに満たない場合の分配先のヘッダについては、ヘッダ情報を挿入しない、あるいはパディング用のデータを挿入する等の処理を行ってもよい。制御コード付加部２０５は、ＳｔａｒｔＣｏｄｅ６０５およびＥｎｄＣｏｄｅ６０８を付加するとパケットを伝送路出力部２０６に出力する。伝送路出力部２０６に入力されたパケットは、複数の伝送路１０４のうち対応する伝送路に出力され、信号処理部１０５の受信部１０６に対して送信される。
【００２９】
Ｓ４０３において、受信部１０６は、撮像した画素データの受信処理を行なう。複数の伝送路１０４を介して受信したパケットは、伝送路入力部３０１に入力される。このとき、パケットのＳｔａｒｔＣｏｄｅ６０１とＥｎｄＣｏｄｅ６０４の位置から受信すべきパケットを判別する。伝送路入力部３０１に入力されたパケットは、制御コード除去部３０２に出力され、制御コード除去部３０２はパケットの制御コードを除去する。つまり、パケットは、ヘッダ６０２と画素データ６０３のみの構成となる。
【００３０】
伝送レーン統合部３０３は、複数の伝送路を介して受信した画素データをまとめて再び１ライン分の画素データに統合する。
【００３１】
Ｓ４０４において、ヘッダ処理部３０４は、ヘッダ情報の処理を行う。ヘッダ処理部３０４は、統合されたパケットを入力すると同時に、入力されたパケットに付随するヘッダ情報に応じた処理を実行する。図５に示したように、画像データ生成部１０２の有効画素領域が１行目からＮ行目であるとする。この場合、例えば１行目からＮ−１行目までの画素データに付加された電力制御情報のｂｉｔ[０]が“１”、Ｎ行目の画素データに付加された電力制御情報のｂｉｔ[０]が“０”に設定されている。
【００３２】
ここで伝送路の伝送路出力部２０６および伝送路入力部３０１のバッファ構成を図７に示す。電力制御情報のｂｉｔ[０]が“１”である場合、ヘッダ処理部３０４は、制御部１０８を介して伝送路出力部２０６の電力制御スイッチ７０１および伝送路入力部３０１の電力制御スイッチ７０２をＯＮにする。また、電力制御情報がｂｉｔ[０]が“０”である場合、制御部１０８を介して伝送路出力部２０６の電力制御スイッチ７０１と伝送路入力部３０１の電力制御スイッチ７０２をＯＦＦにする。つまり、有効画素領域の終端であるＮ行目の画素データが伝送された後に伝送路出力部２０６および伝送路入力部３０１の電源をＯＦＦに制御する。即ち、受信した画素データに付加された電力制御情報に基づいて、伝送路の電力（あるいは電力供給状態）を制御することが可能になる。従って、撮像部１０１は、撮像部１０１からデータが読み出されるタイミングで電力制御情報を送信可能となり、信号処理部１０５は画素データを受信したタイミングで電力制御情報を処理可能なため、より厳密なタイミングで電力制御を行うことができる。
【００３３】
次に、Ｓ４０５において、画像処理部１０７は、データ出力部３０５から入力された画素データに対して画像生成処理を行う。図８に画像処理部１０７の構成を示す。画像生成部８０１においてＳ４０５における画像生成を、補正処理部８０２では各種補正処理を、圧縮部８０３では補正後の画素データの圧縮処理を行う。画像生成部８０１は、データ出力部３０５から１フレーム分の画素データから画像を形成する。
【００３４】
そして、Ｓ４０６において、補正処理部８０２および圧縮部８０３は、形成された画像に対して画像処理、即ち上述の各種補正処理および圧縮処理を行う。圧縮部８０３は、１フレーム分の画像に対する処理が完了すると、画像処理部１０７の処理が全て終了したことを伝える完了通知を制御部１０８に送信する。制御部１０８は、受信した完了通知とヘッダの電力制御情報のｂｉｔ[１]に基づいて、画像処理部１０７へのクロック供給または電源を制御する。また、圧縮部８０３が直接画像処理部１０７のクロック供給の制御、または電源の制御を実行してもよい。例えば、１〜Ｎ−１行目の画素データに付加するヘッダの電力制御情報のｂｉｔ[１]を“１”とする。この場合、画像処理部１０７の各ブロックへのクロック供給または電力の供給が行われる。一方、Ｎ行目のヘッダの電力制御情報のｂｉｔ[１]を“０”にしておき、かつ１フレーム分の画像処理が終わった際の圧縮部８０３による処理の完了通知が制御部１０８に送信される。ヘッダの電力制御情報と、圧縮部８０３の処理の完了通知に基づいて、制御部１０８は画像処理部１０７のクロック供給を停止または電源をＯＦＦにする。
【００３５】
Ｓ４０７において、制御部１０８は、画像処理部１０７に対する電力制御を完了した後、形成した画像データを表示部１１０に表示させる。さらにＳ４０８において、記録媒体１０９に対して画像データの保存を行わせると、本電力制御処理に係る一連の動作を終了する。
【００３６】
上述のように、有効画素領域の画素データに付加したヘッダ情報、つまり電力制御情報に基づいて伝送路および画像処理部１０７の電力制御を行うことで、図５に示す画素データを読み出していない期間（以下、ブランキング期間）の消費電力を削減することができる。
【００３７】
さらに、上述した電力制御処理により伝送路および画像処理部１０７の電力をＯＦＦにした場合に、再度次のフレームの画素データの読み出しを開始する際に伝送路および画像処理部１０７の電力をＯＮにする処理について説明する。
【００３８】
伝送路１０４および画像処理部１０７の電源を次のフレームにおいてＯＮにする場合、制御部１０８は、ブランキング期間において、例えば制御部１０８からのシリアル通信を用いて伝送路１０４および画像処理部１０７を制御する。可能な限り消費電力を低減させるために、通信タイミングは次のフレームが開始される直前にすることができる。具体的なタイミングは、例えば図５に示すフレーム２の開始直前の１ＨＤ期間であり、制御部１０８は、当該期間にてシリアル通信を送信するようにすればよい。また、図５に示すフレーム同期信号ＶＤに同期して伝送路１０４および画像処理部１０７の電源をＯＮさせてもよい。このようにすれば、画素データの送信および受信のために電力を必要とするタイミングまで電力の消費を抑えることができる。
【００３９】
なお、本実施形態は図１４に示すデジタルカメラ１４００の構成においても適用可能である。即ち、図１のデジタルカメラ１００の構成と比較して撮像部１４０１の中に画像処理部１４０２が含まれている。画像データ生成部１０２から読み出された画素データは、撮像部１４０１の中で各種画像処理が施された後に、送信部１０３によってパケット化され、伝送路１０４を介して受信部１０６に出力される。受信部１０６のヘッダ処理部３０４は、ヘッダの電力制御情報のｂｉｔ[０]およびｂｉｔ[１]に基づいて、伝送路１０４の電源と画像処理部１４０２へのクロック供給または電源の制御を行う。電力制御情報のｂｉｔ[０]が“１”である場合、ヘッダ処理部３０４は、制御部１０８を介して伝送路出力部２０６の電力制御スイッチ７０１および伝送路入力部３０１の電力制御スイッチ７０２をＯＮにする。また、電力制御情報のｂｉｔ[０]が“０”である場合、ヘッダ処理部３０４は、伝送路出力部２０６の電力制御スイッチ７０１と伝送路入力部３０１の電力制御スイッチ７０２をＯＦＦにする。従って、ヘッダ処理部３０４は、デジタルカメラ１００における動作と同様に、有効画素領域の終端であるＮ行目の画素データが伝送された後に、伝送路出力部２０６および伝送路入力部３０１の電源をＯＦＦにする。
【００４０】
一方、画像処理部１４０２の電力制御については、Ｎ行目の画素データに付加されたヘッダの電力制御情報のｂｉｔ[１]が“０”である場合、ヘッダ処理部３０４は画像処理部１４０２のクロック供給を停止、もしくは電源をＯＦＦにする。また、ヘッダ処理部３０４は、デジタルカメラ１００と同様に、伝送路１０４および画像処理部１４０２の電力をＯＦＦにした後は、再度次フレームの読み出しが開始される前に伝送路１０４および画像処理部１４０２の電力をＯＮにする。このとき、ヘッダ処理部３０４は、シリアル通信およびフレーム同期信号ＶＤに基づいて各電源をＯＮにする。
【００４１】
なお、各実施形態における電力制御において、伝送路１０４や画像処理部１０７等の各機能ブロックに対して、電源をＯＮ、ＯＦＦすることにより電力供給を制御する例を説明した。しかし、必ずしも各構成の電源をＯＦＦにする必要はなく、例えば省電力供給状態のように消費電力を低下させる電力供給状態に変更または遷移させてもよい。このようにしても、撮像素子から出力されるデータの伝送または一連の信号処理に係る消費電力を容易に低減できる。この場合、ヘッダ生成部２０２は、例えば電力制御情報の設定において、電源をＯＮにした状態を通常の電力供給状態として”１”を割り当て、通常時よりも少ない省電力供給状態に対して”０”を割り当てる。
【００４２】
以上説明したように本実施形態では、撮像部１０１により生成される画素データを含むパケットにヘッダ情報として電力制御情報を付加するようにした。そして、撮像部１０１から画素データを受信した受信部１０６において当該電力制御情報に応じて伝送路１０４や画像処理部１０７に供給する電力を制御するようにした。このようにすることで、撮像部１０１が撮像部１０１から画素データが読み出されるタイミングで（即ち動作状況に応じて）動的に電力制御情報を送信できる。さらに、信号処理部１０５は画素データを受信したタイミングで電力制御情報を処理できるため、画素データの送受信に対してより厳密なタイミングで電力制御が行えるようになる。即ち撮像素子から出力されるデータの伝送または処理に係る消費電力を容易に低減することが可能になる。
【００４３】
（実施形態２）
次に、実施形態２について説明する。実施形態２では、複数の伝送路のうち、少なくとも１つの伝送路の電源を常時ＯＮにしてパケットを伝送可能にする構成が実施形態１と異なる。より具体的には、本実施形態の伝送路出力部９０１および伝送路入力部９０２が実施形態１と異なるが、その他の構成は実施形態１と同一である。このため、同一の構成については同一の符号を付して重複する説明は省略し、相違点について重点的に説明する。
【００４４】
伝送路の伝送路出力部９０１および伝送路入力部９０２のバッファ構成について図９を参照して説明する。有効画素領域のＮ行目の電力制御情報のｂｉｔ[０]が“０”のとき、伝送路出力部９０１および伝送路入力部９０２のバッファの電源は４レーンのうち３レーンがＯＦＦにされ、１レーンはＯＮの状態を維持する。これは、Ｎ行目以降のブランキング期間に１レーンを使ってヘッダを送信するための伝送路を確保するためである。即ち、ブランキング期間に電力制御情報を送信することが可能になる。
【００４５】
図１０は、本実施形態におけるタイミングチャートを示している。上述の図５と異なり、レーン０の伝送路は常に電源がＯＮとなっている。フレーム２における画素データ（ライン１）の読み出しが開始される前に、伝送路（レーン０）を活用して電力制御情報のｂｉｔ[０]を“１”にして送信を行う。なお、当該電力制御情報を送信する際の画素データはダミーデータや空のデータであってよい。ヘッダ処理部３０４は、この電力制御情報に基づいて制御部１０８に対して電源がＯＦＦとなっている３つの伝送路を対象に電源をＯＮにするように通知を出す。
【００４６】
上記のように、伝送路のうち少なくとも１レーンの電源を常時ＯＮにしておく構成により、電源をＯＦＦにしたその他の伝送路を復帰させるタイミングを容易に制御することが可能になる。即ち、フレームの先頭行の画素データの読み出しが開始するタイミングに合わせて電源をＯＦＦにしたその他の伝送路を復帰させることが可能である。また、実施形態１では電源をＯＮにする制御を制御部１０８が行うため、制御部１０８がＶＤおよびＨＤ期間をモニタした上で電源をＯＮにする制御を行う必要があったが、本実施形態を採用することで制御部１０８における上述のモニタを行う構成が不要となる。
【００４７】
以上説明したように、本実施形態では、複数の伝送路のうちの少なくとも１つを電力制御情報の送受信のために常に電源をＯＮにして、次のフレームの画素データの送信が開始される直前に電力制御情報を送信できるようにした。このようにすることで、撮像素子から出力されるデータの伝送または処理に係る消費電力を容易に低減することが可能になるほか、電源をＯＦＦにしたその他の伝送路を復帰させるタイミングを容易に制御することができる。また、制御部１０８はＶＤおよびＨＤ期間のモニタする必要が無くなるため、伝送路を復帰させるための制御部１０８の構成を簡略化することが可能になる。
【００４８】
（実施形態３）
さらに、実施形態３について説明する。本実施形態は、電力制御用のｂｉｔの代わりに画素データのライン情報をヘッダに含む構成である点が上述の実施形態と異なる。このため、各機能ブロックの構成は上述の実施形態と同一でよく、同一の構成については同一の符号を付して重複する説明は省略し、相違点について重点的に説明する。
【００４９】
図１１は、本実施形態で用いるヘッダおよびパケットの構造を示している。本実施形態では、ヘッダ情報として１３ビットのライン情報を設定し、伝送路１０４および画像処理部１０７の電力制御を、画素データのライン情報を表すヘッダに基づいて行う。なお、ヘッダ情報は１３ビットに限定されるものではない。
【００５０】
ヘッダ処理部３０４は、所定の行のライン情報をヘッダから得ることが可能である。例えば、画像データ生成部１０２の有効画素領域が図１２に示すように０行目から８１９１行目で構成される場合、各行が何行目に該当するかを示すライン情報をヘッダとする。なお、本実施形態は、実施形態２と同様に複数の伝送路のうちの１つの伝送路の電源が常にＯＮである状態として説明する。
【００５１】
例えば、図１２に示すように有効画素領域の最終行が８１９１行目であり、ブランキング期間に伝送路１０４の電力を制御する場合、ヘッダ処理部３０４は、８１９１行目のライン情報に基づいて制御部１０８に伝送路１０４の電力制御を開始する通知を行う。例えば、ヘッダ処理部３０４は、予め記憶した電源の状態を変更するためのライン番号とヘッダに記述されたラインが一致する場合に、電力制御を開始する通知を行う。制御部１０８は、ヘッダ処理部３０４からの電力制御開始の通知に従って、図７に示した電力制御スイッチ７０１および７０２をＯＦＦにする。また、ヘッダ処理部３０４が直接電力制御スイッチ７０１および７０２をＯＦＦにしてもよい。
【００５２】
一方、制御部１０８は、画像処理部１０７の電力を制御する場合、画像処理部１０７の処理が全て終了したことを伝える圧縮部８０３から送信される完了通知とヘッダのライン情報に基づいて、画像処理部１０７へのクロック供給または電源を制御する。なお、圧縮部８０３が直接画像処理部１０７のクロック供給の制御、または電源の制御を実行してもよい。
【００５３】
制御部１０８は、次のフレームに対して伝送路１０４および画像処理部１０７の電源をＯＮにする場合、上述の実施形態と同様に、ブランキング期間に伝送路１０４および画像処理部１０７を制御する。
【００５４】
以上説明したように、本実施形態では、上述の実施形態において用いた電力制御専用のｂｉｔではなく、有効画素領域のライン情報を表すｂｉｔを使用して、伝送路１０４および画像処理部１０７の電力制御を行うようにした。このようにすることで、上述の実施形態のように電力制御専用のｂｉｔを新たに設ける必要がなく、容易な構成で伝送路１０４および画像処理部１０７の電力制御を行うことが可能になる。即ち、他の要件によりライン情報を示すｂｉｔを設けていれば、この情報を利用して伝送路１０４および画像処理部１０７の電力制御を行うことが可能になる。
【００５５】
（実施形態４）
さらに実施形態４について説明する。本実施形態では、伝送路１０４および画像処理部１０７の電力制御に加えて、画像データ生成部１３００の電力制御を行う点で上述の実施形態と異なる。このため、画像データ生成部１３００以外の構成は上述の実施形態と同一でよく、同一の構成については同一の符号を付して重複する説明は省略し、相違点について重点的に説明する。
【００５６】
本実施形態に係る画像データ生成部１３００の構成を図１３に示す。光電変換領域を有する画素部１３０１は垂直出力線１３０２によって列方向に接続され、各画素部１３０１の出力は列アンプ１３０３に入力される。各列アンプ１３０３の電源は制御スイッチ１３０４により制御される。列アンプ１３０３によって所定のゲインがかけられた画素信号は、コンパレータ１３０５に入力される。コンパレータ１３０５の他方の入力には、参照信号生成器１３０６の信号が入力され、コンパレータ１３０５は、画素信号と参照信号とを比較する。また、コンパレータ１３０５の電源は、制御スイッチ１３０７で制御される。
【００５７】
コンパレータ１３０５の出力はラッチ回路１３０８に入力され、コンパレータ１３０５の出力が変化したタイミングでのカウンタ１３０９のカウンタ値がラッチされる。列メモリ１３１０は、ラッチされたカウンタ値をデジタル信号として記憶しておき、画像データ生成部１３００に接続された送信部１０３に列ごとに画素データを出力する。
【００５８】
次に、本実施形態における電力制御について説明する。本実施形態では、上述の伝送路１０４および画像処理部１０７の電力制御に加えて、列アンプ１３０３およびコンパレータ１３０５の電源を制御する。
【００５９】
受信部１０６のヘッダ処理部３０４は、電力制御情報のｂｉｔ[０]が“１”のとき、電力制御スイッチ７０１、電力制御スイッチ７０２に加えて、制御スイッチ１３０４および制御スイッチ１３０７をＯＮにする。つまり、有効画素領域の１〜Ｎ−１行目の画素データが伝送される期間は伝送路出力部２０６、伝送路入力部３０１、列アンプ１３０３、コンパレータ１３０５の電源はＯＮに設定される。一方、電力制御情報のｂｉｔ[０]が“０”である場合、ヘッダ処理部３０４は、電力制御スイッチ７０１、電力制御スイッチ７０２に加えて、制御スイッチ１３０４および制御スイッチ１３０７をＯＦＦにする。従って、有効画素領域の終端であるＮ行目の画素データが伝送された後に伝送路出力部２０６、伝送路入力部３０１、列アンプ１３０３およびコンパレータ１３０５の電源がＯＦＦにされる。
【００６０】
また、電源がＯＦＦとなった列アンプ１３０３、コンパレータ１３０５に対して、制御部１０８は、例えばブランキング期間の終了前の所定のタイミングにおいて、例えばシリアル通信を用いて列アンプ１３０３、コンパレータ１３０５の電源をＯＮに制御する。
【００６１】
以上説明したように本実施形態では、伝送路１０４および画像処理部１０７のみならず、画像データ生成部１３００の各種内部電源を１フレーム期間において動的に制御するようにした。このようにすることで、さらに撮像部における電力の消費を低減することができ、システム全体としての消費電力をさらに抑えることが可能になる。
【００６２】
（その他の実施形態）
また、本発明は、以下に示す他の実施形態に対しても適用可能である。例えば、図１５（ａ）及び（ｂ）に示す積層型の撮像素子１５００に対して本発明を適用できる。図１５（ａ）及び（ｂ）に示す様に、本実施形態の撮像素子１５００は、イメージセンサ用チップ１５０１と高速ロジックプロセス用チップ１５０２がチップレベルで積層されている。図１５（ａ）は斜投影図、図１５（ｂ）は各チップの上面図を示している。イメージセンサ用チップ１５０１には画素部１５０５を含む領域が含まれ、高速ロジックプロセス用チップ１５０２には列ＡＤ変換回路や水平走査回路などデジタルデータを含む高速処理が可能な部分１５０３および１５０４が含まれる。上述の図１４の構成において、例えば、画像データ生成部１０２に含まれる撮像素子の画素部がイメージセンサ用チップ１５０１の画素部１５０５に対応する。また、画像データ生成部１０２に含まれる撮像素子の列ＡＤ変換回路や水平走査回路と撮像素子以外のその他の回路、画像処理部１４０２、送信部１０３、が高速ロジックプロセス用チップ１５０２に配置されるように構成すれば良い。
【００６３】
さらに、本発明は、撮像装置の一例としての図１６に示す携帯電話機１６００にも適用可能である。図１６は、携帯電話機１６００の機能構成を示すブロック図である。携帯電話機１６００は、音声通話機能の他、電子メール機能や、インターネット接続機能、画像の撮影、再生機能等を有する。通信部１０１０は、ユーザが契約した通信キャリアに従う通信方式により他の電話機との間で音声データや画像データを通信する。音声処理部１０２０は、音声通話時において、マイクロフォン１０３０からの音声データを発信に適した形式に変換して通信部１０１０に送る。また、音声処理部１０２０は、通信部１０１０から送られた通話相手からの音声データを復号し、スピーカ１０４０に送る。撮像部１０５０は、被写体の画像を撮影し、画素データを出力する。撮像部１０５０は、各実施形態において上述した撮像部１０１または撮像部１４０１を含む。また、撮像部１０５０と画像処理部１０６０は、各実施形態で上述した複数の伝送路１０４で接続されているものとする。画像処理部１０６０は、各実施形態で上述した信号処理部１０５を含み、画像の撮影時においては、伝送路１０４を介して入力した撮像部１０５０により撮影された画素データを処理し、記録に適した形式に変換して出力する。また、画像処理部１０６０は、記録された画像の再生時には、再生された画像を処理して表示部１０７０に送る。表示部１０７０は、数インチ程度の液晶表示パネルを備え、制御部１０９０からの指示に応じて各種の画面を表示する。不揮発メモリ１０８０は、アドレス帳の情報や、電子メールのデータ、撮像部１０５０により撮影された画像データ等のデータを記憶する。
【００６４】
制御部１０９０は、ＣＰＵやメモリ等を有し、不図示のメモリに記憶された制御プログラムに従って携帯電話機１６００の各部を制御する。操作部１１００は、電源ボタンや番号キー、その他ユーザがデータを入力するための各種の操作キーを備える。メモリＩＦ１１１０は、メモリカードなどの記録媒体１１２０に対して各種のデータを記録再生する。外部ＩＦ１１３０は、不揮発メモリ１０８０や記録媒体１１２０に記憶されたデータを外部機器に送信し、また、外部機器から送信されたデータを受信する。外部ＩＦ１１３０は、ＵＳＢ等の有線の通信方式や、無線通信など、公知の通信方式により通信を行う。
【００６５】
次に、携帯電話機１６００における音声通話機能を説明する。通話相手に対して電話をかける場合、ユーザが操作部１１００の番号キーを操作して通話相手の番号を入力するか、不揮発メモリ１０８０に記憶されたアドレス帳を表示部１０７０に表示し、通話相手を選択し、発信を指示する。発信が指示されると、制御部１０９０は通信部１０１０に対し、通話相手に発信する。通話相手に着信すると、通信部１０１０は音声処理部１０２０に対して相手の音声データを出力すると共に、ユーザの音声データを相手に送信する。
【００６６】
また、電子メールを送信する場合、ユーザは、操作部１１００を用いて、メール作成を指示する。メール作成が指示されると、制御部１０９０は、メール作成用の画面を表示部１０７０に表示する。ユーザは操作部１１００を用いて送信先アドレスや本文を入力し、送信を指示する。制御部１０９０は、メール送信が指示されると、通信部１０１０に対しアドレスの情報とメール本文のデータを送る。通信部１０１０は、メールのデータを通信に適した形式に変換し、送信先に送る。また、通信部１０１０は、電子メールを受信すると、受信したメールのデータを表示に適した形式に変換し、表示部１０７０に表示する。
【００６７】
次に、携帯電話機１６００における撮影機能について説明する。ユーザが操作部１１００を操作して撮影モードを設定した後、静止画或いは動画の撮影を指示すると、撮像部１０５０は、静止画データ或いは動画データを撮影して画像処理部１０６０に送る。画像処理部１０６０は、撮影された静止画データや動画データを処理し、不揮発メモリ１０８０に記憶する。また、画像処理部１０６０は、撮影された静止画データや動画データをメモリＩＦ１１１０に送る。メモリＩＦ１１１０は、静止画や動画データを記録媒体１１２０に記憶する。
【００６８】
また、携帯電話機１６００は、この様に撮影された静止画や動画データを含むファイルを、電子メールの添付ファイルとして送信することができる。具体的には、電子メールを送信する際に、不揮発メモリ１０８０や記録媒体１１２０に記憶された画像ファイルを選択し、添付ファイルとして送信を指示する。
【００６９】
また、携帯電話機１６００は、撮影された静止画や動画データを含むファイルを、外部ＩＦ１１３０によりＰＣや他の電話機等の外部機器に送信することもできる。ユーザは、操作部１１００を操作して、不揮発メモリ１０８０や記録媒体１１２０に記憶された画像ファイルを選択し、送信を指示する。制御部１０９０は、選択された画像ファイルを不揮発メモリ１０８０或いは記録媒体１１２０から読み出し、外部機器に送信するよう、外部ＩＦ１１３０を制御する。
【００７０】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００７１】
１０１…撮像部、１０２…画像データ生成部、１０３…送信部、１０４…伝送路、１０６…受信部、１０７…画像処理部、１０８…制御部
【図１】
0006530658.tif 000002
【図２】
0006530658.tif 000003
【図３】
0006530658.tif 000004
【図４】
0006530658.tif 000005
【図５】
0006530658.tif 000006
【図６】
0006530658.tif 000007
【図７】
0006530658.tif 000008
【図８】
0006530658.tif 000009
【図９】
0006530658.tif 000010
【図１０】
0006530658.tif 000011
【図１１】
0006530658.tif 000012
【図１２】
0006530658.tif 000013
【図１３】
0006530658.tif 000014
【図１４】
0006530658.tif 000015
【図１５】
0006530658.tif 000016
【図１６】
0006530658.tif 000017