(57)【特許請求の範囲】
【請求項１】
基板上に、列状に並べて配置され、それぞれが発光素子を含む複数の画素と、
前記複数の画素のそれぞれに接続された複数の画素回路と、
前記複数の画素回路に接続された少なくとも１つの制御信号線と、
前記制御信号線に接続され、前記制御信号線を介して前記複数の画素回路に制御信号を出力する画素ブロック選択回路と、を有する画素ブロックを有し、
前記複数の画素回路は、複数のグループに分割されており、
前記制御信号線は、前記複数の画素回路が設けられた領域を通るように配置され、前記複数の画素回路に接続された第１の配線部と、前記画素ブロック選択回路から前記複数のグループの間の領域に渡って配置され、前記画素ブロック選択回路に接続された第２の配線部とを有し、前記第１の配線部と前記第２の配線部とは、前記複数のグループの間の前記領域において接続されている
ことを特徴とする発光装置。
【請求項２】
複数の前記画素ブロックを有し、前記画素ブロック毎に順にデータが書き込まれる
ことを特徴とする請求項１記載の発光装置。
【請求項３】
隣り合う前記画素回路の間の距離は、隣り合う前記画素の間の距離よりも小さい
ことを特徴とする請求項１又は２記載の発光装置。
【請求項４】
前記複数のグループの間の前記領域を介して隣り合う前記画素回路の間隔は、前記複数のグループの各グループにおける前記画素回路の間隔よりも広い
ことを特徴とする請求項１乃至３のいずれか１項に記載の発光装置。
【請求項５】
前記画素ブロック選択回路は、前記制御信号線を介して前記複数の画素回路に、データを書き込む期間を制御する信号又は発光期間を制御する信号を出力する
ことを特徴とする請求項１乃至４のいずれか１項に記載の発光装置。
【請求項６】
感光体と、前記感光体を露光する露光部と、前記感光体を帯電する帯電部と、前記感光体に現像剤を付与する現像部と、を有する画像形成装置であって、
前記露光部は、請求項１乃至５のいずれか１項に記載の発光装置を有し、
前記複数の画素は、前記感光体の長軸方向に沿って配置されている
ことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置及び画像形成装置に関する。
【背景技術】
【０００２】
近年、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と表記する）を１ラインに多数配置したラインヘッドを露光手段として用いた画像形成装置が開発されている。このラインヘッドは、複数の有機ＥＬ素子と、これを駆動するためのトランジスタを含む複数の画素回路とを有する。画素回路によって有機ＥＬ素子に流す電流量を制御することにより有機ＥＬ素子の輝度が制御される。
【０００３】
特許文献１には、ライン状に配置された有機ＥＬ素子を用いたラインヘッドが開示されている。特許文献１に記載のラインヘッドでは、ライン状に配置された複数の画素を複数の画素ブロックに分割し、シフトレジスタからの制御信号によって各画素ブロックを順次選択しながら、画素に接続された画素回路に時分割でデータ信号を供給する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−６７１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１において、各画素ブロックを順次選択するための制御信号は、画素ブロック内の全画素回路に共通に入力されている。制御信号が各画素ブロックの端部の画素回路に入力されると、制御信号線を伝搬して隣接する画素回路に制御信号が入力される。順次、その次に隣接する画素回路に制御信号が入力されることで、画素ブロック内の総ての画素回路に制御信号が供給されている。
【０００６】
しかしながら、制御信号が制御信号線を伝搬していく過程で配線の寄生インピーダンスによって徐々に波形が変形し、最初に入力された画素回路と最後に入力された画素回路とでは、制御信号の波形が異なることがあった。そのため、各画素回路へのデータ信号の書き込みに影響を及ぼし、各有機ＥＬ素子に流す電流量を正確に制御することが困難になることがあった。
【０００７】
このような制御信号の波形の変形による影響は、有機ＥＬ素子を用いた発光装置のみならず、他の発光素子、例えば、発光ダイオード（ＬＥＤ）等の無機ＥＬ素子を用いた発光装置においても同様に生じうる。
【０００８】
本発明の目的は、制御信号の波形の変形を抑制し発光素子に流す電流量を正確に制御しうる発光装置、並びに、このような発光装置を用いた高精細な画像を形成しうる画像形成装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、基板上に、列状に並べて配置され、それぞれが発光素子を含む複数の画素と、前記複数の画素のそれぞれに接続された複数の画素回路と、前記複数の画素回路に接続された少なくとも１つの制御信号線と、前記制御信号線に接続され、前記制御信号線を介して前記複数の画素回路に制御信号を出力する画素ブロック選択回路と、を有する画素ブロックを有し、前記複数の画素回路は、複数のグループに分割されており、前記制御信号線は、前記複数の画素回路が設けられた領域を通るように配置され、前記複数の画素回路に接続された第１の配線部と、前記画素ブロック選択回路から前記複数のグループの間の領域に渡って配置され、前記画素ブロック選択回路に接続された第２の配線部とを有し、前記第１の配線部と前記第２の配線部とは、前記複数のグループの間の前記領域において接続されていることを特徴とする発光装置が提供される。
【発明の効果】
【００１０】
本発明によれば、制御信号線の寄生インピーダンスによる信号波形の変形を抑制し、各画素の発光素子に流す電流量を正確に制御することができる。これにより、発光量を精度よく制御しうる発光装置を実現することができる。また、このような発光装置を用いることで、高精細な画像を形成しうる画像形成装置を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態による発光装置の構成を示す概略図である。
【図２】本発明の第１実施形態による発光装置の画素回路の一例を示す回路図である。
【図３】本発明の第１実施形態による発光装置の動作を示すタイミング図である。
【図４】本発明の第２実施形態による発光装置の構成を示す概略図である。
【図５】本発明の第３実施形態による発光装置の構成を示す概略図である。
【図６】本発明の第４実施形態による画像形成装置の構成を示す概略図である。
【発明を実施するための形態】
【００１２】
［第１実施形態］
本発明の第１実施形態による発光装置について図１乃至図３を用いて説明する。図１は、本実施形態による発光装置の構成を示す概略図である。図２は、本実施形態による発光装置の画素回路の一例を示す回路図である。図３は、本実施形態による発光装置の動作を示すタイミング図である。
【００１３】
はじめに、本実施形態による発光装置の構成について図１及び図２を用いて説明する。
【００１４】
本実施形態による発光装置は、特に限定されるものではないが、例えば、レーザープリンター等の画像形成装置において、感光ドラムに光照射して潜像を形成するための露光ヘッドとして適用可能である。
【００１５】
本実施形態による発光装置１０は、図１に示すように、複数の画素１、複数の画素回路２、複数の画素ブロック選択回路３を有している。
【００１６】
複数の画素１は、図示しない長尺状の基板の上に、基板の長手方向に沿って列状に並べて配置されている。図１には簡略化のために画素１が１列に並んだ状態を示しているが、画素１の列を２列以上並べてもよい。また、複数の画素１を、列方向に沿って千鳥配列状にジグザグに配置してもよい。基板としては、例えば、ガラス基板やシリコン基板等を用いることができる。長尺状の基板の短手方向の長さは、１０ｍｍ以下であることが好ましい。各画素１は、発光素子である有機ＥＬ素子を含む。有機ＥＬ素子の代わりに、他の発光素子、例えば、発光ダイオード（ＬＥＤ）や無機ＥＬ素子等を用いてもよい。
【００１７】
複数の画素回路２は、基板上に、画素１の列に隣接して平行に、列状に並べて配置されている。画素回路２は、画素１の発光素子の駆動電流を制御するためのものであり、各画素１に対して１つずつ接続されている。
【００１８】
複数の画素１及び複数の画素回路２は、それぞれがｍ個の画素１及び画素回路２を含むｎ個の画素ブロックＰＢ（画素ブロックＰＢ（１），ＰＢ（２），…，ＰＢ（ｎ−１），ＰＢ（ｎ））に分割されている。図１では説明を簡略化するため８個（ｍ＝８）の画素１及び画素回路２で１つのブロックを構成しているが、１ブロックを構成する画素の数は８個に限定されるものではない。
【００１９】
画素回路２には、図示しない外部回路から入力されたデータ信号を供給するデータ信号線が接続されている。データ信号線の数は、１つの画素ブロック当たりの画素数（ｍ）に相当する。図１の例では、８本のデータ信号線Ｖｄａｔａ（データ信号線Ｖｄａｔａ０〜Ｖｄａｔａ７）を備え、各データ信号線Ｖｄａｔａは、各画素ブロックＰＢ当たり１つずつの画素回路２に接続されている。１つの画素ブロックＰＢに含まれる画素回路２は、それぞれ異なるデータ信号線Ｖｄａｔａに接続されている。
【００２０】
各画素ブロックＰＢは、画素ブロック選択回路３を更に備えている。画素ブロック選択回路３は、制御信号線Ｐ１，Ｐ２，Ｐ３を介して、対応する画素ブロックＰＢ内の画素回路２に接続されている。これにより、画素ブロック選択回路３から出力された制御信号を、制御信号線Ｐ１，Ｐ２，Ｐ３を介して対応する画素ブロックＰＢ内の画素回路２に入力できるようになっている。制御信号線Ｐ１，Ｐ２，Ｐ３は、画素回路２が配置された領域を通るように、画素回路２が配列された方向に沿って配置されている。
【００２１】
より具体的に説明すると、画素ブロックＰＢ（１）の各画素回路２には、制御信号線Ｐ１（１），Ｐ２（１），Ｐ３（１）が共通に接続されている。また、画素ブロックＰＢ（２）の各画素回路２には、制御信号線Ｐ１（２），Ｐ２（２），Ｐ３（２）が共通に接続されている。同様に、画素ブロックＰＢ（ｎ−１）の各画素回路２には、制御信号線Ｐ１（ｎ−１），Ｐ２（ｎ−１），Ｐ３（ｎ−１）が共通に接続されている。また、画素ブロックＰＢ（ｎ）の各画素回路２には、制御信号線Ｐ１（ｎ），Ｐ２（ｎ），Ｐ３（ｎ）が共通に接続されている。
【００２２】
なお、本実施形態では、画素回路２を３種の制御信号（制御信号線Ｐ１，Ｐ２，Ｐ３から入力される制御信号）によって駆動する例を示したが、制御信号の数はいくつでもよい。制御信号の数は、１つの画素ブロックＰＢに含まれる画素１の数等に応じて適宜変更することができる。
【００２３】
各画素ブロック選択回路３には、クロック信号線ＣＬＫと、制御信号線Ｓ１，Ｓ２，Ｓ３とが接続されている。これにより、図示しない外部の制御回路から画素ブロック選択回路３へ、クロック信号ＣＬＫ及び制御信号Ｓ１，Ｓ２，Ｓ３を入力できるようになっている。
【００２４】
画素ブロックＰＢ（１）の画素ブロック選択回路３には、スタートパルス信号線ＳＰが接続されており、図示しない外部の制御回路からスタートパルス信号を入力できるようになっている。隣接する画素ブロックＰＢの画素ブロック選択回路３は、互いに接続されている。画素ブロック選択回路３は、内部にシフトレジスタ（不図示）を構成しており、画素ブロックＰＢ（１）の画素ブロック選択回路３に入力されたスタートパルス信号は、クロック信号に応じて次の画素ブロック選択回路３に順次転送される。画素ブロック選択回路３では、転送パルスと制御信号とが内部のロジックゲートによって論理演算され、制御信号Ｐ１，Ｐ２，Ｐ３が生成される。制御信号Ｐ１，Ｐ２，Ｐ３は、画素ブロックＰＢを、画素ブロックＰＢ（１）から画素ブロックＰＢ（ｎ）の順に選択するように構成された制御信号である。
【００２５】
総ての画素ブロック選択回路３には、電源線ＶＤＤと電源線ＶＳＳとが接続されており、画素ブロック選択回路３に電源電圧を供給できるようになっている。また、総ての画素回路２には、電源線ＶＯＬＥＤが接続されており、画素回路２に電源電圧を供給できるようになっている。また、総ての画素１には、電源線ＶＯＣＯＭが接続されており、画素１に電源電圧を供給できるようになっている。
【００２６】
データ信号線Ｖｄａｔａ０〜Ｖｄａｔａ７、クロック信号線ＣＬＫ、制御信号線Ｓ１，Ｓ２，Ｓ３、電源線ＶＤＤ、電源線ＶＳＳ、電源線ＶＯＬＥＤ、電源線ＶＯＣＯＭは、基板上に設けられた図示しない端子部に接続されている。なお、その他に必要な電源線や信号線等があれば、端子部も含めて適宜配置するようにしてもよい。
【００２７】
各画素ブロックＰＢの画素回路２は、２つのグループに分割されており、この２つのグループの間にはスペース４が設けられている。図１の例では、１つの画素ブロックＰＢに含まれる８個の画素回路２を、半数の４個ずつの２つのグループに分割している。各グループ内において画素回路２が配置されたピッチを、画素１が配置されたピッチよりも狭くすることにより、グループ間にスペース４を確保することができる。グループの間の領域（スペース４）の幅は、各グループにおける画素回路２の間隔よりも広い。
【００２８】
各画素ブロックＰＢの制御信号線Ｐ１，Ｐ２，Ｐ３と画素ブロック選択回路３とは、制御信号線Ｐ１，Ｐ２，Ｐ３から制御信号線Ｐ１，Ｐ２，Ｐ３に対して交差する方向に引き出された引き出し配線部を介して、互いに接続されている。この引き出し配線部と制御信号線Ｐ１，Ｐ２，Ｐ３とは、スペース４において接続されている。換言すると、制御信号線Ｐ１，Ｐ２，Ｐ３は、画素回路２の配列方向に、画素回路２の領域を通って配置された第１の配線部と、画素ブロック選択回路３からグループの間の領域（スペース４）に渡って配置された第２の配線部とをそれぞれ有する。そして、第１の配線部と第２の配線部とは、グループの間の領域（スペース４）において接続されている。
【００２９】
このように制御信号線Ｐ１，Ｐ２，Ｐ３と画素ブロック選択回路３とを接続することによって、画素ブロック選択回路３と画素回路２との間の最大の配線長を、画素ブロックＰＢの端部の画素回路２から順次伝搬する場合よりも短くすることができる。例えば、８個の画素回路２を４個ずつの２つのグループに分割する図１の例では、画素ブロックＰＢの端部の画素回路２まで制御信号が伝搬する距離は、画素ブロックＰＢの一方の端の画素回路２から他方の端の画素回路２まで伝搬する場合の距離の半分となる。これにより、制御信号線Ｐ１，Ｐ２，Ｐ３の寄生インピーダンスによる制御信号の波形の変形を抑制することができる。
【００３０】
次に、本実施形態による発光装置の画素回路２の構成例について、図２を用いて説明する。
【００３１】
画素回路２は、図２に示すように、駆動トランジスタＭ１、スイッチトランジスタＭ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ８、保持容量Ｃ１を有している。スイッチトランジスタＭ３は、Ｐ１制御信号によって制御されるトランジスタであり、ゲートが制御信号線Ｐ１に接続されている。スイッチトランジスタＭ４は、Ｐ２制御信号によって制御されるトランジスタであり、ゲートが制御信号線Ｐ２に接続されている。スイッチトランジスタＭ２，Ｍ５，Ｍ６，Ｍ７，Ｍ８は、Ｐ３制御信号によって制御されるトランジスタであり、ゲートが制御信号線Ｐ３に接続されている。
【００３２】
スイッチトランジスタＭ７のソース及びドレインの一方は、共通電源線ＶＯＬＥＤに接続されている。スイッチトランジスタＭ７のソース及びドレインの他方は、駆動トランジスタＭ１のソース、スイッチトランジスタＭ８のソース及びドレインの一方、及び、スイッチトランジスタＭ５のソース及びドレインの一方に接続されている。スイッチトランジスタＭ５のソース及びドレインの他方は、データ信号線Ｖｄａｔａに接続されている。
【００３３】
スイッチトランジスタＭ８のソース及びドレインの他方は、保持容量Ｃ１の一方の端子、及び、スイッチトランジスタＭ２のソース及びドレインの一方に接続されている。スイッチトランジスタＭ２のソース及びドレインの他方は、基準電圧線Ｖｒｅｆに接続されている。
【００３４】
駆動トランジスタＭ１のゲートは、保持容量Ｃ１の他方の端子、スイッチトランジスタＭ３のソース及びドレインの一方、及び、スイッチトランジスタＭ４のソース及びドレインの一方に接続されている。スイッチトランジスタＭ３のソース及びドレインの他方は、プリチャージ電圧線Ｖｉｎｉに接続されている。
【００３５】
駆動トランジスタＭ１のドレインは、スイッチトランジスタＭ４のソース及びドレインの他方、及び、スイッチトランジスタＭ６のソース及びドレインの一方に接続されている。スイッチトランジスタＭ６のソース及びドレインの他方は、有機ＥＬ素子ＥＬのアノードに接続されている。有機ＥＬ素子ＥＬのカソードは、共通電源線ＶＯＣＯＭに接続される。ここで、有機ＥＬ素子ＥＬは、画素１を構成する発光素子である。
【００３６】
なお、基準電圧線Ｖｒｅｆ及びプリチャージ電圧線Ｖｉｎｉは、簡略化のため図１においては記載していない。
【００３７】
次に、本実施形態による発光装置の動作について、図３のタイミング図を用いて説明する。本実施形態による発光装置におけるデータ書き込みでは、画素ブロック毎に順に総ての画素ブロックへのデータの書き込みを行うが、ここでは、画素ブロックＰＢ（１）及び画素ブロックＰＢ（２）へのデータ書き込み動作を中心に説明する。
【００３８】
まず、画素ブロックＰＢ（１）について説明する。なお、以下の説明では、画素ブロックＰＢ（１）内の１つの画素１へのデータの書き込みについて説明するが、画素ブロックＰＢ（１）内の複数の画素１は同様の手順により同時に書き込まれる。
【００３９】
時刻ｔ０直前において、Ｐ１（１）制御信号、Ｐ２（１）制御信号及びＰ３（１）制御信号は、Ｌレベルである。
【００４０】
時刻ｔ０において、Ｐ３（１）制御信号がＬレベルからＨレベルに変化する。これにより、スイッチトランジスタＭ６，Ｍ７がＯＮ状態からＯＦＦ状態になり、有機ＥＬ素子ＥＬへの電流供給が停止する。また、スイッチトランジスタＭ２，Ｍ５がＯＦＦ状態からＯＮ状態になり、駆動トランジスタＭ１のソースがデータ信号線Ｖｄａｔａに接続され、保持容量Ｃ１の一方の端子が基準電圧線Ｖｒｅｆに接続される。
【００４１】
また、同じく時刻ｔ０において、Ｐ１（１）制御信号がＬレベルからＨレベルに変化する。これにより、スイッチトランジスタＭ３がＯＦＦ状態からＯＮ状態になり、駆動トランジスタＭ１のゲート（図３中、「Ｍ１-Ｖｇ（１）」と表記する）がプリチャージ電圧線Ｖｉｎｉに接続される。これにより、駆動トランジスタＭ１のゲート−ソース間電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｉｎｉ−Ｖｄａｔａ
となり、大きな電流を駆動できるゲート−ソース間電圧に設定される（プリチャージ期間）。
【００４２】
次いで、時刻ｔ１において、Ｐ１（１）制御信号がＨレベルからＬレベルに変化し、Ｐ２（１）制御信号がＬレベルからＨレベルに変化する。これにより、スイッチトランジスタＭ３がＯＮ状態からＯＦＦ状態になり、スイッチトランジスタＭ４がＯＦＦ状態からＯＮ状態になる。
【００４３】
この結果、駆動トランジスタＭ１の駆動能力に応じて駆動トランジスタＭ１から電流供給が行われ、駆動トランジスタＭ１のゲート−ソース間電圧がしきい値電圧（Ｖｔｈ）になるまで、駆動トランジスタＭ１のゲート電圧Ｖｇが上昇する。なお、このときの、駆動トランジスタＭ１のゲート電圧Ｖｇは、
Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ
となる。
【００４４】
次いで、時刻ｔ２において、Ｐ２（１）制御信号がＨレベルからＬレベルに変化する。これにより、スイッチトランジスタＭ４がＯＮ状態からＯＦＦ状態になり、保持容量Ｃ１の両端子間の電圧ｄＶ１は、
ｄＶ１＝（Ｖｄａｔａ−Ｖｔｈ）−Ｖｒｅｆ
となる。すなわち、駆動トランジスタＭ１のしきい値電圧（Ｖｔｈ）とデータ電圧とが、１つの保持容量Ｃ１に同時に書き込まれることになる（オートゼロ・データ書込み期間）。
【００４５】
また、同じく時刻ｔ２において、Ｐ３（１）制御信号がＨレベルからＬレベルに変化する。これにより、スイッチトランジスタＭ２，Ｍ５がＯＮ状態からＯＦＦ状態に変化し、画素回路２が次に選択される時刻ｔ７の直前まで、スイッチトランジスタＭ６，Ｍ７がＯＦＦ状態からＯＮ状態になる。
【００４６】
この結果、共通電源線ＶＯＬＥＤから、スイッチトランジスタＭ７、駆動トランジスタＭ１、スイッチトランジスタＭ６及び有機ＥＬ素子ＥＬを介して、共通電源線ＶＯＣＯＭへと向かう電流経路が形成され、有機ＥＬ素子ＥＬへの電流供給が開始される。
【００４７】
このとき、スイッチトランジスタＭ７には、オン抵抗が存在する。このオン抵抗によって電流量に応じてスイッチトランジスタＭ７で電圧δＶだけ共通電源電圧ＶＯＬＥＤから電圧降下した電圧が、駆動トランジスタＭ１のソース電圧Ｖｓになる。よって、駆動トランジスタＭ１のソース電圧Ｖｓは、
Ｖｓ＝ＶＯＬＥＤ−δＶ
となる。
【００４８】
また、駆動トランジスタＭ１に接続されたスイッチトランジスタＭ８には電流は流れないため、スイッチトランジスタＭ８による電圧降下は発生しない。よって、保持容量Ｃ１の一方の端子の電圧Ｖｃは、駆動トランジスタＭ１のソース電圧Ｖｓと等しくなる（Ｖｃ＝Ｖｓ）。
【００４９】
したがって、駆動トランジスタＭ１のゲート電圧Ｖｇは、
Ｖｇ＝Ｖｃ−ｄＶ１＝Ｖｓ−ｄＶ１
となる。そして、駆動トランジスタＭ１のゲート−ソース間電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｇ−Ｖｓ＝ｄＶ１＝（Ｖｄａｔａ−Ｖｔｈ）−Ｖｒｅｆ  …（１）
となる。これにより、駆動トランジスタＭ１のゲート−ソース間電圧Ｖｇｓに応じた電流が駆動トランジスタＭ１から有機ＥＬ素子ＥＬに供給され、この供給電流値に応じた光量で有機ＥＬ素子ＥＬが発光する（発光期間）。
【００５０】
次に、画素ブロックＰＢ（２）について説明をする。なお、以下の説明では、画素ブロックＰＢ（２）内の１つの画素について説明するが、画素ブロックＰＢ（２）内の複数の画素は同様の手順により同時に駆動される。
【００５１】
時刻ｔ２直前において、Ｐ１（２）制御信号、Ｐ２（２）制御信号及びＰ３（２）制御信号は、Ｌレベルである。
【００５２】
時刻ｔ２において、Ｐ３（２）制御信号がＬレベルからＨレベルに変化する。これにより、スイッチトランジスタＭ６，Ｍ７がＯＮ状態からＯＦＦ状態になり、有機ＥＬ素子ＥＬへの電流供給が停止する。また、スイッチトランジスタＭ２，Ｍ５がＯＦＦ状態からＯＮ状態になり、駆動トランジスタＭ１のソースがデータ信号線Ｖｄａｔａに接続され、保持容量Ｃ１の一方の端子が基準電圧線Ｖｒｅｆに接続される。
【００５３】
また、同じく時刻ｔ２において、Ｐ１（２）制御信号がＬレベルからＨレベルに変化する。これにより、スイッチトランジスタＭ３がＯＦＦ状態からＯＮ状態になり、駆動トランジスタＭ１のゲートがプリチャージ電圧線Ｖｉｎｉに接続される。これにより、駆動トランジスタＭ１のゲート−ソース間電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｉｎｉ−Ｖｄａｔａ
となり、大きな電流を駆動できるゲート−ソース間電圧に設定される（プリチャージ期間）。
【００５４】
この後、画素ブロックＰＢ（１）と同様にして、順次、オートゼロ・データ書込み期間、発光期間へと移行する。
【００５５】
このようにして、画素ブロックＰＢ毎に、プリチャージ期間、オートゼロ・データ書込み期間・発光期間を繰り返していく。
【００５６】
上述の動作説明に示したように、Ｐ１制御信号は、プリチャージ期間を制御する信号である。Ｐ２制御信号は、オートゼロ・データ書込み期間を制御する信号（データを書き込む期間を制御する信号）である。Ｐ３制御信号は、発光期間を制御する信号である。より詳細には、Ｐ２制御信号は駆動トランジスタＭ１のしきい値電圧を補正する期間を制御するものであり、また、Ｐ３制御信号は発光期間を制御するものであり、有機ＥＬ素子ＥＬに流す電流量を正確に制御するうえで特に重要となる。
【００５７】
本実施形態の発光装置１０によれば、前述のように、画素ブロック選択回路３と画素回路２との間の最大の配線長を、画素ブロックＰＢの端部の画素回路２から順次伝搬する場合よりも短くすることができる。そして、制御信号線Ｐ１，Ｐ２，Ｐ３の寄生インピーダンスによる制御信号の波形の変形を抑制することができる。
【００５８】
したがって、有機ＥＬ素子ＥＬに流す電流量を正確に制御するうえで、Ｐ１制御信号、Ｐ２制御信号及びＰ３制御信号の波形の変形を効果的に抑制できる本実施形態の発光装置１０は、きわめて有用である。
【００５９】
このように、本実施形態によれば、制御信号線の寄生インピーダンスによる信号波形の変形を抑制し、各画素の有機ＥＬ素子に流す電流量を正確に制御することができる。これにより、発光量を精度よく制御しうる発光装置を実現することができる。
【００６０】
［第２実施形態］
本発明の第２実施形態による発光装置について図４を用いて説明する。図４は、本実施形態による発光装置の構成を示す概略図である。図１乃至図３に示す第１実施形態による発光装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００６１】
本実施形態では、図１に示した第１実施形態による発光装置と異なる点についてのみ説明をする。なお、図４には、簡略化のためｎ個の画素ブロックＰＢのうち画素ブロックＰＢ（１）と画素ブロックＰＢ（２）のみを記載している。
【００６２】
第１実施形態による発光装置では、１つの画素ブロックＰＢに含まれる複数の画素回路２を、半数ずつの２つのグループに分割し、これらグループ間にスペース４を確保して、制御信号線Ｐ１，Ｐ２，Ｐ３へのコンタクト部とした。しかしながら、制御信号線Ｐ１，Ｐ２，Ｐ３へのコンタクト部（スペース４）の配置は、必ずしもこのような配置に限定されるものではない。すなわち、複数の画素回路２を２つのグループに分割する際、必ずしも半数ずつのグループに分割する必要はない。
【００６３】
図４に示す発光装置では、スペース４ａによって、１つの画素回路２を含むグループと、７つの画素回路２を含むグループとに分割している。このような場合においても、画素ブロック選択回路３と画素回路２との間の最大の配線長を、画素ブロックＰＢの端部の画素回路２から順次伝搬する場合よりも短くすることができる。したがって、本実施形態による発光装置においても、制御信号線Ｐ１，Ｐ２，Ｐ３の寄生インピーダンスによる制御信号の波形の変形を抑制することができる。
【００６４】
このように、本実施形態によれば、制御信号線の寄生インピーダンスによる信号波形の変形を抑制し、各画素の有機ＥＬ素子に流す電流量を正確に制御することができる。これにより、発光量を精度よく制御しうる発光装置を実現することができる。
【００６５】
［第３実施形態］
本発明の第２実施形態による発光装置について図５を用いて説明する。図５は、本実施形態による発光装置の構成を示す概略図である。図１乃至図４に示す第１及び第２実施形態による発光装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００６６】
本実施形態では、図１及び図４に示した第１及び第２実施形態による発光装置と異なる点についてのみ説明をする。なお、図５には、簡略化のためｎ個の画素ブロックＰＢのうち画素ブロックＰＢ（１）と画素ブロックＰＢ（２）のみを記載している。
【００６７】
第１及び第２実施形態では、１つの画素ブロックＰＢに含まれる複数の画素回路２を２つのグループに分割したが、必ずしも２つのグループである必要はなく、３つ以上の複数のグループに分割するようにしてもよい。
【００６８】
図５に示す発光装置では、１つの画素ブロックＰＢに含まれる複数の画素回路２を、スペース４ｂ及びスペース４ｃによって３つのグループに分割している。そして、各スペース４ｂ，４ｃに、制御信号線Ｐ１，Ｐ２，Ｐ３から画素ブロック選択回路３への引き出し配線部をそれぞれ配置している。各スペース４ｂ，４ｃへの引き出し配線部には、同一の信号が出力される。
【００６９】
１つの画素ブロックＰＢに含まれる複数の画素回路２を３つ以上のグループに分割し、２つ以上のコンタクト部を配置する場合、制御信号線Ｐ１，Ｐ２，Ｐ３は、必ずしも総ての画素回路２に共通である必要はない。例えば、図５において、制御信号線Ｐ１，Ｐ２，Ｐ３は、スペース４ｂとその右隣の画素回路２との間で、左右に２つに分割するようにしてもよい。
【００７０】
１つの画素ブロックＰＢ内に含まれる複数の画素回路２を３つ以上のグループに分割することにより、画素ブロック選択回路３と画素回路２との間の最大の配線長を、２つのグループに分割する場合よりも更に短くすることができる。したがって、本実施形態による発光装置によれば、制御信号線Ｐ１，Ｐ２，Ｐ３の寄生インピーダンスによる制御信号の波形の変形を更に抑制することができる。
【００７１】
このように、本実施形態によれば、制御信号線の寄生インピーダンスによる信号波形の変形を抑制し、各画素の有機ＥＬ素子に流す電流量を正確に制御することができる。これにより、発光量を精度よく制御しうる発光装置を実現することができる。
【００７２】
［第４実施形態］
本発明の第４実施形態による画像形成装置について図６を用いて説明する。図６は、本実施形態による画像形成装置の構成を示す概略図である。
【００７３】
本実施形態では、第１乃至第３実施形態による発光装置を露光ヘッドとして用いた画像形成装置について説明する。
【００７４】
はじめに、本実施形態による画像形成装置の構成について図６を用いて説明する。
【００７５】
本実施形態による画像形成装置１００は、図６に示すように、感光ドラム１０５、帯電器１０６、露光ヘッド１０７、現像器１０８及び転写器１０９を備える記録ユニット１０４と、搬送ローラー１０３と、定着器１１０とを有している。露光ヘッド１０７としては、第１乃至第３実施形態による発光装置１０が用いられる。露光ヘッド１０７（発光装置１０）は、複数の画素１が感光ドラム１０５の長軸方向に沿って配置されるように、配置される。
【００７６】
次に、本実施形態による画像形成装置の動作について説明する。
【００７７】
記録ユニット１０４では、まず、感光体である円柱状の感光ドラム１０５の表面を、帯電部である帯電器１０６で均一に帯電させる。
【００７８】
次いで、露光部である露光ヘッド１０７をデータに応じて発光させて感光ドラム１０５を露光し、露光したデータに応じた静電潜像を感光ドラム１０５に形成する。静電潜像は、露光ヘッド１０７の感光量（照度、時間）によって制御することができる。
【００７９】
次いで、記録ユニット１０４では、現像部である現像器１０８において、感光ドラム１０５に現像剤であるトナーを付与し、静電潜像にトナーを付着させ、転写器１０９によって静電潜像に付着したトナーを用紙１０２に転写する。
【００８０】
このようにして、記録ユニット１０４を介して画像データが転写された用紙１０２は、定着器１１０によってトナーが定着され、排出される。なお、用紙１０２が搬送ローラー１０３によって記録ユニット１０４に搬送されるタイミングは適宜設定できる。
【００８１】
本実施形態においては、記録ユニット１０４が１つのモノクロ画像形成装置を例にして説明したが、それに限るものではなく、記録ユニット１０４を複数備えたカラー画像形成装置でもかまわない。
【００８２】
このように、本実施形態によれば、第１乃至第３実施形態による発光装置を用いて画像形成装置を構成するので、高精細な画像の形成が可能な画像形成装置を実現することができる。
【００８３】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【００８４】
例えば、上記第１実施形態において図２に示した画素回路は一例であり、他の画素回路構成においても適用可能である。本発明は、画素回路２と画素ブロック選択回路３との接続形態に１つの特徴があるものであり、画素回路２の内部構成に限定されるものではない。例えば、制御信号線（Ｐ１，Ｐ２，Ｐ３）は、必ずしも３本である必要はなく、画素回路２の回路構成に応じて適宜増減することができる。
【００８５】
また、図１、図４及び図５における各回路要素の配置関係は一例であり、これに限定されるものではない。例えば、データ信号線Ｖｄａｔａは、図１、図４及び図５において、共通電源線ＶＯＣＯＭよりも上側に配置するようにしてもよい。
【００８６】
また、上記第１乃至第３実施形態では、制御信号線Ｐ１、制御信号線Ｐ２、制御信号線Ｐ３のコンタクト部を同じスペース４内に配置したが、互いに異なるスペース４内に配置してもよい。例えば、図５において、制御信号線Ｐ１及び制御信号線Ｐ２のコンタクト部をスペース４ｂに配置し、制御信号線Ｐ３のコンタクト部をスペース４ｃに配置してもよい。また、制御信号線Ｐ１，Ｐ２，Ｐ３のコンタクト部を、互いに異なるスペースに配置してもよい。
【００８７】
また、上記第１乃至第３実施形態では、複数の画素１及び画素回路２を、複数の画素ブロックＰＢに分割したが、必ずしも画素ブロックに分割する必要はない。
【００８８】
また、上記第４実施形態に示した画像形成装置は、第１乃至第３実施形態による発光装置を適用しうる装置の一例として示したものであり、第１乃至第３実施形態による発光装置を適用しうる装置は、これに限定されるものではない。第１乃至第３実施形態による発光装置は、発光素子が列状に配置された光源を用いる種々の装置に適用可能である。
【００８９】
上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
【符号の説明】
【００９０】
１  画素
２  画素回路
３  画素ブロック選択回路
４、４ａ、４ｂ、４ｃ  スペース
１０  発光装置
１００  画像形成装置
１０２  用紙
１０３  搬送ローラー
１０４  記録ユニット
１０５  感光ドラム
１０６  帯電器
１０７  露光ヘッド
１０８  現像器
１０９  転写器
１１０  定着器
【図１】
0006478518.tif 000002
【図２】
0006478518.tif 000003
【図３】
0006478518.tif 000004
【図４】
0006478518.tif 000005
【図５】
0006478518.tif 000006
【図６】
0006478518.tif 000007