(57)【特許請求の範囲】
【請求項１】
所定の範囲内で周波数が時間的に偏移するシステムクロックを受けて動作して、ランプ及び／又はモータによる演出動作を制御するＣＰＵと、前記ＣＰＵの制御に基づいて、必要時に限り、所定の駆動制御データを、クロック信号に同期して出力するシリアルポートと、を有して構成された遊技機であって、
前記システムクロックに基づき生成された前記クロック信号を、前記ＣＰＵの制御に基づいて出力するボーレートジェネレータと、前記駆動制御データを一時保存して、１ビット毎に出力する送信シフトレジスタと、を有して構成された前記シリアルポートは、
前記必要時に限り、前記ボーレートジェネレータから前記クロック信号を出力して、前記駆動制御データを、ランプ及び／又はモータを駆動する駆動回路に向け伝送するよう構成されていることを特徴とする遊技機。
【請求項２】
前記クロック信号を受けて、その周波数を所定の範囲内で偏移可能な伝送クロックを出力可能な手段を更に有して構成されている請求項１に記載の遊技機。
【請求項３】
前記ＣＰＵと共に、前記シリアルポートを複数個内蔵したワンチップマイコンを有して構成されている請求項１又は２に記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技動作に起因する抽選処理によって大当り状態を発生させる遊技機に関し、特に、不要輻射ノイズの発生を抑制した遊技機に関する。
【背景技術】
【０００２】
パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、７・７・７などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な遊技状態を発生させている。
【０００３】
このような遊技状態を発生させるか否かは、図柄始動口に遊技球が入賞したことを条件に実行される大当り抽選で決定されており、上記の図柄変動動作は、この抽選結果を踏まえたものとなっている。例えば、抽選結果が当選状態である場合には、リーチアクションなどと称される演出動作を２０秒前後実行し、その後、特別図柄を整列させている。一方、ハズレ状態の場合にも、同様のリーチアクションが実行されることがあり、この場合には、遊技者は、大当り状態になることを強く念じつつ演出動作の推移を注視することになる。そして、図柄変動動作の終了時に、停止ラインに所定図柄が揃えば、大当り状態であることが遊技者に保証されたことになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１３５９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記した演出動作は、液晶表示装置での画像演出が中心となるが、この画像演出に連動して、各種のランプを点滅させるランプ演出や、遊技者を盛り上げる音声を出力する音声演出や、可動物が移動する可動演出などが実行される。そして、これらの演出においては、一般に、クロック同期方式によって駆動制御データをシリアル伝送することで、配線数を増やすことなく演出内容の複雑高度化を図っている（例えば、特許文献１）。
【０００６】
しかし、演出内容の複雑高度化に対応して、駆動制御データのデータ量が増加するので、これを転送するための伝送クロックの周波数も高くならざるを得ない。しかも、ランプやスピーカに至る配線距離が長い場合も多いので、これらの伝送線が、不要輻射ノイズＥＭＩ（Electro Magnetic Interference ）の放射アンテナとして機能して、周りのコンピュータ電子素子に悪影響を与えてコンピュータが暴走状態になるおそれがあった。
【０００７】
ここで、悪影響が及ぶ範囲は、必ずしも遊技機内部に限らないので、万一、遊技者の携帯コンピュータ機器に悪影響を与えたのでは、遊技者と遊技ホールとのトラブルを生じさせ兼ねない。そして、これらの問題は、クロック同期方式か調歩同期式かに拘わらず、大量のデータを高速にシリアル伝送する場合において、特に懸念される問題である。
【０００８】
本発明は、上記の問題点に鑑みてなされたものであって、不要輻射ノイズを抑制しつつ高速のシリアル伝送を実現した遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するため、本発明は、所定の範囲内で周波数が時間的に偏移するシステムクロックを受けて動作して、ランプ及び／又はモータによる演出動作を制御するＣＰＵと、前記ＣＰＵの制御に基づいて、必要時に限り、所定の駆動制御データを、クロック信号に同期して出力するシリアルポートと、を有して構成された遊技機であって、前記システムクロックに基づき生成された前記クロック信号を、前記ＣＰＵの制御に基づいて出力するボーレートジェネレータと、前記駆動制御データを一時保存して、１ビット毎に出力する送信シフトレジスタと、を有して構成された前記シリアルポートは、前記必要時に限り、前記ボーレートジェネレータから前記クロック信号を出力して、前記駆動制御データを、ランプ及び／又はモータを駆動する駆動回路に向け伝送するよう構成されている。
【００１０】
本発明において、伝送クロック信号の基本クロック信号に対する周波数偏移量は、基本クロック信号の周波数に対して所定範囲内（好ましくは３．０％以下、より好ましくは２．０％以下）に制限されているのが好ましい。
【００１１】
また、前記演出制御手段は、ランプ及び／又はモータを所定態様で制御するＣＰＵと、シリアル送信手段を実現するシリアルポートと、を内蔵したワンチップマイコンを有して構成されているのが好適である。
【００１２】
ここで、異なる駆動制御データを出力する複数のシリアル送信手段が設けられ、各シリアル送信手段が出力する基本クロック信号毎に周波数変調手段が設けられているとノイズ抑制効果が高く、一方、異なる駆動制御データを出力する複数のシリアル送信手段を設ける一方、共通の伝送クロック信号が使用される構成を採ると回路構成が簡略化される。
【００１３】
前記伝送クロック信号及び／又は前記駆動制御データは、シングルエンド信号として伝送されるのが配線数を抑制する上で効果的である。本発明は、上記の構成を採るので、差動伝送線によるシリアル伝送を採る必要がない。
【００１４】
また、遊技機の機種変更に拘わらず使用可能な枠側部材と、遊技機の機種変更に対応して交換可能な盤側部材とに区分される遊技機であって、伝送クロック信号を伝送する配線ケーブルは、枠側部材と盤側部材とを接続するのが効果的である。
【発明の効果】
【００１５】
上記した通り、本発明の遊技機によれば、段落００９２〜００９３に明示のように機能することで、不要輻射ノイズを抑制しつつ高速のシリアル伝送を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】実施例に示すパチンコ機の斜視図である。
【図２】図１のパチンコ機の遊技盤を図示した正面図である。
【図３】図１のパチンコ機の全体構成を示すブロック図である。
【図４】演出制御部の回路構成を例示するブロック図である。
【図５】周波数変調回路を説明する図面である。
【図６】演出制御部のワンチップマイコンの内部構成の要部と動作内容を説明する図面である。
【図７】３つのランプ駆動基板の内部構成を示すブロック図である。
【図８】周波数変調回路の適用例を説明する図面である。
【００１７】
以下、実施例に基づいて本発明を詳細に説明する。図１は、本実施例のパチンコ機ＧＭを示す斜視図である。このパチンコ機ＧＭは、島構造体に着脱可能に装着される矩形枠状の木製外枠１と、外枠１に固着されたヒンジ２を介して開閉可能に枢着される前枠３とで構成されている。この前枠３には、遊技盤５が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉６と前面板７とが夫々開閉自在に枢着されている。
【００１８】
ガラス扉６の外周には、ＬＥＤランプなどによる電飾ランプが、略Ｃ字状に配置されている。一方、ガラス扉６の上部左右位置と下側には、全３個のスピーカが配置されている。上部に配置された２個のスピーカは、各々、左右チャネルＲ，Ｌの音声を出力し、下側のスピーカは重低音を出力するよう構成されている。
【００１９】
前面板７には、発射用の遊技球を貯留する上皿８が装着され、前枠３の下部には、上皿８から溢れ出し又は抜き取った遊技球を貯留する下皿９と、発射ハンドル１０とが設けられている。発射ハンドル１０は発射モータと連動しており、発射ハンドル１０の回動角度に応じて動作する打撃槌によって遊技球が発射される。
【００２０】
上皿８の外周面には、チャンスボタン１１が設けられている。このチャンスボタン１１は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル１０から右手を離すことなくチャンスボタン１１を操作できる。このチャンスボタン１１は、通常時には機能していないが、ゲーム状態がボタンチャンス状態となると内蔵ランプが点灯されて操作可能となる。なお、ボタンチャンス状態は、必要に応じて設けられるゲーム状態である。
【００２１】
上皿８の右部には、カード式球貸し機に対する球貸し操作用の操作パネル１２が設けられ、カード残額を３桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。
【００２２】
図２に示すように、遊技盤５の表面には、金属製の外レールと内レールとからなるガイドレール１３が環状に設けられ、その略中央には、中央開口ＨＯが設けられている。そして、中央開口ＨＯには、大型の液晶カラーディスプレイ（ＬＣＤ）で構成された表示装置ＤＳが配置されている。
【００２３】
表示装置ＤＳは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置ＤＳは、中央部に特別図柄表示部Ｄａ〜Ｄｃと右上部に普通図柄表示部１９とを有している。そして、特別図柄表示部Ｄａ〜Ｄｃでは、大当り状態の招来を期待させるリーチ演出が実行されることがあり、特別図柄表示部Ｄａ〜Ｄｃ及びその周りでは、適宜な予告演出などが実行される。
【００２４】
遊技球が落下移動する遊技領域には、図柄始動口１５、大入賞口１６、普通入賞口１７、及び、ゲート１８が配設されている。これらの入賞口１５〜１８は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。
【００２５】
図柄始動口１５は、左右一対の開閉爪１５ａを備えた電動式チューリップで開閉されるように構成され、普通図柄表示部１７の変動後の停止図柄が当り図柄を表示した場合には、所定時間だけ、若しくは、所定個数の遊技球を検出するまで、開閉爪１５ａが開放されるようになっている。
【００２６】
なお、普通図柄表示部１９は、普通図柄を表示するものであり、ゲート１８を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート１８の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止する。
【００２７】
大入賞口１６は、前後方向に進退する開閉板１６ａを有して構成されている。大入賞口１６の動作は、特に限定されないが、典型的な大当り状態では、大入賞口１６の開閉板１６ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞すると開閉板１６ａが閉じる。このような動作は、最大で例えば１５回まで継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Ｄａ〜Ｄｃの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態（確変状態）となるという特典が付与される。
【００２８】
図３は、上記した各動作を実現するパチンコ機ＧＭの全体回路構成を示すブロック図である。図示の通り、このパチンコ機ＧＭは、ＡＣ２４Ｖを受けて各種の直流電圧や、電源異常信号ＡＢＮ１、ＡＢＮ２やシステムリセット信号（電源リセット信号）ＳＹＳなどを出力する電源基板２０と、遊技制御動作を中心統括的に担う主制御基板２１と、主制御基板２１から受けた制御コマンドＣＭＤに基づいてランプ演出及び音声演出を実行する演出制御基板２２と、演出制御基板２２から受けた制御コマンドＣＭＤ’に基づいて表示装置ＤＳを駆動する画像制御基板２３と、主制御基板２１から受けた制御コマンドＣＭＤ”に基づいて払出モータＭを制御して遊技球を払い出す払出制御基板２４と、遊技者の操作に応答して遊技球を発射させる発射制御基板２５と、を中心に構成されている。
【００２９】
但し、この実施例では、主制御基板２１が出力する制御コマンドＣＭＤは、コマンド中継基板２６と演出インタフェイス基板２７を経由して、演出制御基板２２に伝送される。また、演出制御基板２２が出力する制御コマンドＣＭＤ’は、演出インタフェイス基板２７と画像インタフェイス基板２８を経由して、画像制御基板２３に伝送され、主制御基板２１が出力する制御コマンドＣＭＤ”は、主基板中継基板３２を経由して、払出制御基板２４に伝送される。制御コマンドＣＭＤ，ＣＭＤ’，ＣＭＤ”は、何れも１６ビット長であるが、主制御基板２１や払出制御基板２４が関係する制御コマンドは、８ビット長毎に２回に分けてパラレル送信されている。一方、演出制御基板２２から画像制御基板２３に伝送される制御コマンドＣＭＤ’は、１６ビット長をまとめてパラレル伝送されている。そのため、可動予告演出を含む予告演出を、多様化して多数の制御コマンドを連続的に送受信するような場合でも、迅速にその処理を終えることができ、他の制御動作に支障を与えない。
【００３０】
ところで、本実施例では、演出インタフェイス基板２７と演出制御基板２２とは、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。同様に、画像インタフェイス基板２８と画像制御基板２３についても、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。そのため、各電子回路の回路構成を複雑高度化しても基板全体の収納空間を最小化できると共に、接続ラインを最短化することで耐ノイズ性を高めることができる。
【００３１】
これら主制御基板２１、演出制御基板２２、画像制御基板２３、及び払出制御基板２４には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板２１〜２４とインタフェイス基板２７〜２８に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部２１、演出制御部２２’、画像制御部２３’、及び払出制御部２４と言うことがある。すなわち、この実施例では、演出制御基板２２と演出インタフェイス基板２７とで演出制御部２２’を構成し、画像制御基板２３と画像インタフェイス基板２８とで画像制御部２３’を構成している。なお、演出制御部２２’、画像制御部２３’、及び払出制御部２４の全部又は一部がサブ制御部である。
【００３２】
また、このパチンコ機ＧＭは、図３の破線で囲む枠側部材ＧＭ１と、遊技盤５の背面に固定された盤側部材ＧＭ２とに大別されている。枠側部材ＧＭ１には、ガラス扉６や前面板７が枢着された前枠３と、その外側の木製外枠１とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。一方、盤側部材ＧＭ２は、機種変更に対応して交換され、新たな盤側部材ＧＭ２が、元の盤側部材の代わりに枠側部材ＧＭ１に取り付けられる。なお、枠側部材１を除く全てが、盤側部材ＧＭ２である。
【００３３】
図３の破線枠に示す通り、枠側部材ＧＭ１には、電源基板２０と、払出制御基板２４と、発射制御基板２５と、枠中継基板３５と、ランプ駆動基板３６とが含まれており、これらの回路基板が、前枠３の適所に各々固定されている。
【００３４】
ランプ駆動基板３６には、複数のＬＥＤが接続されており、これらのＬＥＤ群を駆動する駆動データＳＤＡＴＡは、シリアル信号として、演出制御基板２２→演出インタフェイス基板２７→枠中継基板３４→枠中継基板３５を経由して、ランプ駆動基板３６に搭載された複数のドライバＤＲｉｊに伝送されている。
【００３５】
実施例のドライバＤＲｉｊ（ドライバＩＣ）は、各々、ＬＥＤや電飾ランプなどのＬＥＤ群を最高２４個まで駆動可能であるが、以下の説明では、ランプ駆動基板３６に搭載された５個のドライバＤＲｉｊによって、合計５×２４個のＬＥＤが駆動されているとする（図７参照）。そして、本明細書では、これらのＬＥＤを、便宜上、第０チャンネル（ＣＨ０）のＬＥＤ群と称する。
【００３６】
遊技盤５の背面には、主制御基板２１、演出制御基板２２、画像制御基板２３が、表示装置ＤＳやその他の回路基板と共に固定されている。そして、枠側部材ＧＭ１と盤側部材ＧＭ２とは、一箇所に集中配置された接続コネクタＣ１〜Ｃ４によって電気的に接続されている。
【００３７】
電源基板２０は、接続コネクタＣ２を通して、主基板中継基板３２に接続され、接続コネクタＣ３を通して、電源中継基板３３に接続されている。電源基板２０には、交流電源の投入と遮断とを監視する電源監視部ＭＮＴが設けられている。電源監視部ＭＮＴは、交流電源が投入されたことを検知すると、所定時間だけシステムリセット信号ＳＹＳをＬレベルに維持した後に、これをＨレベルに遷移させる。
【００３８】
また、電源監視部ＭＮＴは、交流電源の遮断を検知すると、電源異常信号ＡＢＮ１，ＡＢＮ２を、直ちにＬレベルに遷移させる。なお、電源異常信号ＡＢＮ１，ＡＢＮ２は、電源投入後に速やかにＨレベルとなる。
【００３９】
ところで、本実施例のシステムリセット信号は、交流電源に基づく直流電源によって生成されている。そのため、交流電源の投入（通常は電源スイッチのＯＮ）を検知してＨレベルに増加した後は、直流電源電圧が異常レベルまで低下しない限り、Ｈレベルを維持する。したがって、直流電源電圧が維持された状態で、交流電源が瞬停状態となっても、システムリセット信号ＳＹＳがＣＰＵをリセットすることはない。なお、電源異常信号ＡＢＮ１，ＡＢＮ２は、交流電源の瞬停状態でも出力される。
【００４０】
主基板中継基板３２は、電源基板２０から出力される電源異常信号ＡＢＮ１、バックアップ電源ＢＡＫ、及びＤＣ５Ｖ，ＤＣ１２Ｖ，ＤＣ３２Ｖを、そのまま主制御部２１に出力している。一方、電源中継基板３３は、電源基板２０から受けたシステムリセット信号ＳＹＳや、交流及び直流の電源電圧を、そのまま演出インタフェイス基板２７に出力している。演出インタフェイス基板２７は、受けたシステムリセット信号ＳＹＳを、そのまま演出制御部２２’と画像制御部２３’に出力している。
【００４１】
一方、払出制御基板２４は、中継基板を介することなく、電源基板２０に直結されており、主制御部２１が受けると同様の電源異常信号ＡＢＮ２や、バックアップ電源ＢＡＫを、その他の電源電圧と共に直接的に受けている。
【００４２】
電源基板２０が出力するシステムリセット信号ＳＹＳは、電源基板２０に交流電源２４Ｖが投入されたことを示す電源リセット信号であり、この電源リセット信号によって演出制御部２２’と画像制御部２３’のワンチップマイコンは、その他のＩＣ素子と共に電源リセットされるようになっている。
【００４３】
但し、このシステムリセット信号ＳＹＳは、主制御部２１と払出制御部２４には、供給されておらず、各々の回路基板２１，２４のリセット回路ＲＳＴにおいて電源リセット信号（ＣＰＵリセット信号）が生成されている。そのため、例えば、接続コネクタＣ２がガタついたり、或いは、配線ケーブルにノイズが重畳しても、主制御部２１や払出制御部２４のＣＰＵが異常リセットされるおそれはない。演出制御部２２’と画像制御部２３’は、主制御部２１からの制御コマンドに基づいて、従属的に演出動作を実行することから、回路構成の複雑化を回避するために、電源基板２０から出力されるシステムリセット信号ＳＹＳを利用している。
【００４４】
ところで、主制御部２１や払出制御部２４に設けられたリセット回路ＲＳＴは、各々ウォッチドッグタイマを内蔵しており、各制御部２１，２４のＣＰＵから、定時的なクリアパルスを受けない限り、各ＣＰＵは強制的にリセットされる。
【００４５】
また、この実施例では、ＲＡＭクリア信号ＣＬＲは、主制御部２１で生成されて主制御部２１と払出制御部２４のワンチップマイコンに伝送されている。ここで、ＲＡＭクリア信号ＣＬＲは、各制御部２１，２４のワンチップマイコンの内蔵ＲＡＭの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチＳＷのＯＮ／ＯＦＦ状態に対応した値を有している。
【００４６】
主制御部２１及び払出制御部２４は、電源基板２０から電源異常信号ＡＢＮ１，ＡＢＮ２を受けることによって、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源ＢＡＫは、営業終了や停電により交流電源２４Ｖが遮断された後も、主制御部２１と払出制御部２４のワンチップマイコンの内蔵ＲＡＭのデータを保持するＤＣ５Ｖの直流電源である。したがって、主制御部２１と払出制御部２４は、電源遮断前の遊技動作を電源投入後に再開できることになる（電源バックアップ機能）。このパチンコ機では少なくとも数日は、各ワンチップマイコンのＲＡＭの記憶内容が保持されるよう設計されている。
【００４７】
図３に示す通り、主制御部２１は、主基板中継基板３２を経由して、払出制御部２４に制御コマンドＣＭＤ”を送信する一方、払出制御部２４からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号ＣＯＮや、動作開始信号ＢＧＮを受信している。ステイタス信号ＣＯＮには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。動作開始信号ＢＧＮは、電源投入後、払出制御部２４の初期動作が完了したことを主制御部２１に通知する信号である。
【００４８】
また、主制御部２１は、遊技盤中継基板３１を経由して、遊技盤５の各遊技部品に接続されている。そして、遊技盤上の各入賞口１６〜１８に内蔵された検出スイッチのスイッチ信号を受ける一方、電動式チューリップなどのソレノイド類を駆動している。ソレノイド類や検出スイッチは、主制御部２１から配電された電源電圧ＶＢ（１２Ｖ）で動作するよう構成されている。また、図柄始動口１５への入賞状態などを示す各スイッチ信号は、電源電圧ＶＢ（１２Ｖ）と電源電圧Ｖｃｃ（５Ｖ）とで動作するインタフェイスＩＣで、ＴＴＬレベル又はＣＭＯＳレベルのスイッチ信号に変換された上で、主制御部２１に伝送される。
【００４９】
先に説明した通り、演出制御基板２２と演出インタフェイス基板２７とはコネクタ連結によって一体化されており、演出制御部２２’は、電源中継基板３３を経由して、電源基板２０から各レベルの直流電圧（５Ｖ，１２Ｖ，３２Ｖ）と、システムリセット信号ＳＹＳを受けている（図３及び図４参照）。また、演出制御部２２’は、コマンド中継基板２６を経由して、主制御部２１から制御コマンドＣＭＤとストローブ信号ＳＴＢとを受けている（図３及び図４参照）。
【００５０】
そして、演出制御部２２’は、演出インタフェイス基板２７を経由して、ランプ駆動基板２９やランプ駆動基板３０に搭載されたドライバＤＲｉｊに、ランプ駆動データＳＤＡＴＡ（シリアル信号）を供給している。特に限定されるものではないが、ランプ駆動基板２９，３０に搭載されているドライバＤＲｉｊは、ランプ駆動基板３６に搭載されたドライバＤＲｉｊと同一構成であり、ランプ駆動基板２９，３０には、各々、５個のドライバＤＲｉｊが配置されている。
【００５１】
先に説明した通り、これらのドライバＤＲｉｊは、各々、最高２４個のランプを駆動可能であるが、以下の説明では、ランプ駆動基板２９に接続された合計２４×５個のランプを、第１チャンネルＣＨ１のランプ群と称し、ランプ駆動基板３０に接続された合計２４×５個のランプを、第２チャンネルＣＨ２のランプ群と称することがある。
【００５２】
このように、本実施例では、多数（３×２４×５個）のランプが、チャンネルＣＨ０〜チャンネルＣＨ２のランプ群に三分されて、各々、ランプ駆動基板３６、ランプ駆動基板２９、ランプ駆動基板３０に接続されている。なお、全てのドライバＤＲｉｊは、演出制御部２２’のワンチップマイコン４０が、一括的に出力するシリアル信号ＳＤＡＴＡのうち、該当信号を受信して、担当するランプ群を駆動している（図４参照）。
【００５３】
ところで、同じドライバＤＲｉｊを使用してステッピングモータを駆動することもでき、例えば、破線に示すように、ランプ駆動基板３０を経由して、演出モータ群Ｍ１〜Ｍｎを駆動するのも好適である。この場合、モータ駆動データは、ランプ駆動データと同様のシリアル信号であり、演出内容を豊富化するべく演出モータ個数を増やしても、配線ケーブルが増加することがなく、機器構成が簡素化される。
【００５４】
図３及び図４に示す通り、演出制御部２２’は、画像制御部２３’に対して、制御コマンドＣＭＤ’及びストローブ信号ＳＴＢ’と、電源基板２０から受けたシステムリセット信号ＳＹＳと、２種類の直流電圧（１２Ｖ，５Ｖ）とを出力している。
【００５５】
そして、画像制御部２３’では、制御コマンドＣＭＤ’に基づいて表示装置ＤＳを駆動して各種の画像演出を実行している。表示装置ＤＳは、ＬＥＤバックライトによって発光しており、画像インタフェイス基板２８から５対のＬＶＤＳ（低電圧差動伝送Low voltage differential signaling）信号と、バックライト電源電圧（１２Ｖ）とを受けて駆動されている（図４参照）。
【００５６】
続いて、上記した演出制御部２２’と画像制御部２３’の構成を更に詳細に説明する。図４に示す通り、演出インタフェイス基板２７は、電源中継基板３３を経由して、電源基板２０から３種類の直流電圧（５Ｖ，１２Ｖ，３２Ｖ）を受けている。ここで、直流電圧５Ｖは、デジタル論理回路の電源電圧として、演出インタフェイス基板２７、ランプ駆動基板２９、ランプ駆動基板３０、画像インタフェイス基板２８、及び画像制御基板２３に配電されて各デジタル回路を動作させている。
【００５７】
但し、演出制御基板２２には、直流電圧５Ｖが配電されておらず、１２ＶからＤＣ／ＤＣコンバータで降圧された直流電圧３．３Ｖと、３．３ＶからＤＣ／ＤＣコンバータで更に降圧された直流電圧１．８Ｖだけが、演出インタフェイス基板２７から演出制御基板２２に配電されている。
【００５８】
このように、本実施例の演出制御基板２２は、全ての回路が、電源電圧３．３Ｖ又はそれ以下の電源電圧で駆動されているので、電源電圧を５Ｖで動作する場合と比較して大幅に低電力化することができ、仮に、演出制御基板２２の直上に演出インタフェイス基板２７を配置して積層しても放熱上の問題が生じない。
【００５９】
但し、電源基板２０から受けた直流電圧１２Ｖは、そのままデジタルアンプ４６の電源電圧として使用されると共に、ランプ駆動基板３０とランプ駆動基板２９に配電されて各ランプ群の電源電圧となる。また、直流電圧３２Ｖは、演出インタフェイス基板のＤＣ／ＤＣコンバータにおいて直流電圧１３Ｖに降圧されて、必要に応じて、演出モータＭ１〜Ｍｎの駆動電源として使用される。
【００６０】
図４に示すように、演出制御部２２’は、音声演出・ランプ演出・演出可動体による予告演出・データ転送などの処理を実行するワンチップマイコン４０と、ワンチップマイコン４０の制御プログラムなどを記憶する不揮発性メモリ４１と、ワンチップマイコン４０からの指示に基づいて音声信号を再生して出力する音声合成回路４２と、再生される音声信号の元データである圧縮音声データを記憶する音声用メモリ４３と、ワンチップマイコン４０の動作タイミングを規定するシステムクロックＳＣＫを生成するクロック発振部３９と、を備えて構成されている。
【００６１】
なお、ワンチップマイコン４０、フラッシュメモリ４１、及び音声用メモリ４３は、電源電圧３．３Ｖで動作しており、また、音声合成回路４２は、電源電圧３．３Ｖ及び電源電圧１．８Ｖで動作しており大幅な省電力化が実現されている。１．８Ｖは、音声合成回路のコンピュータ・コア部の電源電圧であり、３．３Ｖは、Ｉ／Ｏ部の電源電圧である。
【００６２】
ところで、本実施例のクロック発振部３９は、水晶振動子Ｘｔａｌの固有周波数で規定される中心周波数Ｆｉを固定的に発振するのではなく、中心周波数Ｆｉを中心として、所定範囲内で周波数（Ｆｉ−δ〜Ｆｉ＋δ）が偏移するシステムクロックＳＣＫ（変調クロック）を生成している。なお、周波数偏移量δは、中心周波数Ｆｉの上下に±１．０％程度とするか（センタスプレッド）、或いは、中心周波数Ｆｉの上方又は下方に０〜２．０％程度とするのが好適である（アップスプレッド又はダウンスプレッド）。
【００６３】
図５（ａ）は、その回路構成を例示したものであり、水晶振動子Ｘｔａｌによる原発振回路ＯＳＣと、原発振回路ＯＳＣの発振周波数Ｆｉを偏移させる周波数変調回路ＦＳと、を有して構成されている。原発振回路ＯＳＣは、水晶振動子Ｘｔａｌと、インバータＩＮと、帰還抵抗Ｒｓと、負荷コンデンサＣ１１，Ｃ１２とを有して構成され、中心周波数Ｆｉの基準クロックを生成している。ここで、インバータＩＮと帰還抵抗Ｒｓを接続する正帰還ループは、制御信号ＣＴＬによって開閉制御可能に構成されており、制御信号ＣＴＬによって発振動作の許否が制御可能に構成されている。
【００６４】
なお、図５（ａ）では、信号端子Ｘｉｎ，Ｘｏｕｔ間に、水晶振動子Ｘｔａｌを接続して自励発振させる構成を示しているが、図５（ｃ）に示すように、信号端子Ｘｏｕｔを解放状態にすれば、他の回路から受ける外部クロックを周波数変調することも可能となる。なお、この場合には、基準クロックは、外部クロックを論理否定した論理レベルとなる。
【００６５】
周波数変調回路ＦＳは、ＰＬＬ（phase locked loop ）動作を実行するＰＬＬブロック３７と、そのＰＬＬ動作を制御する制御端子Ｔ１，Ｔ２とを有して構成されている。そして、制御端子Ｔ１にＨレベルの制御信号を受けると、原発振回路ＯＳＣとＰＬＬブロック３７の動作が許可される。また、制御端子Ｔ２に受ける設定信号の論理レベルに応じて、変調度が高低に設定可能となっている。変調度は、中心周波数Ｆｉからの周波数偏移量を意味し、制御端子Ｔ２が受ける設定信号の論理レベルに応じて、例えば、±０．５％か、±１．０％かの何れかの周波数偏移量となる。なお、図示例では、設定信号がＨレベル（変調度が高レベル）であって、周波数偏移量が±１．０％となっている。
【００６６】
但し、必ずしも、センタスプレッド方式によって中心周波数Ｆｉの上下に周波数変調する必要はなく、制御端子Ｔ２が受ける設定信号の論理レベルに応じて、例えば、中心周波数Ｆｉの下方に−１．０％か、−２．０％かの何れかの周波数偏移量とするダウンスプレッド方式を採っても良い。
【００６７】
何れにしても、ＰＬＬブロック３７から出力されるシステムクロックＳＣＫは、δ＝Ｆｉ×２／１００程度、その周波数が偏移するので、不要輻射ノイズＥＭＩの抑制に効果的に寄与する。なお、この点は、ランプ駆動信号やモータ駆動信号に関して更に後述する。
【００６８】
図５（ｂ）は、ＰＬＬブロック３７の内部構成を図示したものであり、変調ロジック部５９を除けば、通常のＰＬＬ回路とほぼ同様である。すなわち、ＰＬＬブロック３７は、変調ロジック部５９の他に、出力信号（変調クロック出力）を１／Ｍ分周する第１分周部５０と、基準クロックを１／Ｎ分周する第２分周部５１と、基準クロックを１／Ｌ分周する第３分周部５２と、第１分周部５０と第２分周部５１の出力を比較する位相比較部５３と、位相比較部５３の出力を受けるチャージポンプ５４と、抵抗とコンデンサによるループフィルタ５５と、ループフィルタ５５の出力電圧に対応して出力周波数Ｆｏが変化する電圧制御発振部ＶＣＯと、を有して構成されている。
【００６９】
但し、ＰＬＬブロック３７は、通常のＰＬＬ回路とは異なり、変調ロジック部５９から受ける変調信号ＭＤに基づいて、電圧制御発振部ＶＣＯの周波数が、最大で２％程度、微小に揺らぐ周波数変調が実現されるよう構成されている。また、実施例では、変調周期を、時間的に切り替え、変調周期τ１でＶＣＯの出力周波数をＦｏ−δ〜Ｆｏ＋δの範囲で変化させた後、変調周期τ２でＶＣＯの出力周波数をＦｏ−δ〜Ｆｏ＋δの範囲で変化させている。その結果、出力周波数が更に不規則に周波数変調されることで、不要輻射ノイズＥＭＩの抑制効果が高まる。
【００７０】
何れにしても、ＰＬＬブロック３７内部では、周波数Ｆｏ／Ｍの第１分周部５０の出力信号と、周波数Ｆｉ／Ｎの第２分周部５１の出力信号との位相差が、位相比較器５３において検出され、その位相差がゼロとなるよう負帰還ループが機能するので、Ｆｏ／Ｍ＝Ｆｉ／Ｎの関係が成立し、出力信号（変調クロック出力）の周波数Ｆｏは、やや揺らぐもののＦｏ＝Ｆｉ×Ｍ／Ｎとなる。本実施例では、この出力信号が、システムクロックＳＣＫとしてワンチップマイコン４０に供給され、ワンチップマイコン４０の内部動作の動作タイミングを規定している。
【００７１】
このようなシステムクロックＳＣＫに基づいて動作するワンチップマイコン４０には、複数のパラレル入出力ポートＰＩＯ（Ｐｉ＋Ｐｏ＋Ｐｏ’）と、複数のシリアル出力ポートＳＩとが内蔵されている。ここで、シリアル出力ポートＳＩは、より詳細には、３チャンネルのシリアルポート（Ｓ０〜Ｓ２）を含んで構成されており（図６参照）、ランプ駆動基板３６、２９、３０に搭載された各５個のドライバＤＲｉｊに、各々、ランプ駆動データＳＤＡＴＡ０〜ＳＤＡＴＡ２を、クロック信号ＣＫ０〜ＣＫ２に同期して出力している。
【００７２】
すなわち、シリアルポートＳ０〜シリアルポートＳ２は、クロック同期方式に基づいて、対応するランプ駆動基板３６、２９、３０に、ランプ駆動データＳＤＡＴＡ０〜ＳＤＡＴＡ２を伝送している。なお、ランプ駆動データＳＤＡＴＡ０〜ＳＤＡＴＡ２は、各ＬＥＤの発光輝度をＰＷＭ制御（pulse width modulation）によって輝度調整するため輝度データである。
【００７３】
また、ランプ駆動基板３６、２９、３０は、パラレル入出力ポートＰＩＯのパラレル出力ポートＰｏ’にも接続されており、各ランプ駆動基板３６、２９、３０に搭載されたドライバＤＲｉｊは、パラレル出力ポートＰｏ’が出力する３ビット長の動作許可信号ＥＮＡＢＬＥ０〜ＥＮＡＢＬＥ２の何れかに基づいて動作を開始している。
【００７４】
一方、パラレル入出力ポートＰＩＯの入力ポートＰｉには、主制御部２１からの制御コマンドＣＭＤ及びストローブ信号ＳＴＢが入力され、コマンド出力ポートＰｏからは、制御コマンドＣＭＤ’及びストローブ信号ＳＴＢ’が出力されるよう構成されている。
【００７５】
具体的には、入力ポートＰｉには、主制御基板２１から出力された制御コマンドＣＭＤとストローブ信号（割込み信号）ＳＴＢとが、演出インタフェイス基板２７のバッファ４４において、電源電圧３．３Ｖに対応する論理レベルに変換されて８ビット単位で供給される。割込み信号ＳＴＢは、ワンチップマイコンの割込み端子に供給され、受信割込み処理によって、演出制御部２２’は、制御コマンドＣＭＤを取得するよう構成されている。
【００７６】
演出制御部２２’が取得する制御コマンドＣＭＤには、（１）異常報知その他の報知用制御コマンドなどの他に、（２）図柄始動口への入賞に起因する各種演出動作の概要特定する制御コマンド（変動パターンコマンド）や、図柄種別を指定する制御コマンド（図柄指定コマンド）が含まれている。ここで、変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当たり抽選における当否結果とが含まれている。
【００７７】
また、図柄指定コマンドには、大当たり抽選の結果に応じて、大当たりの場合には、大当たり種別に関する情報（１５Ｒ確変、２Ｒ確変、１５Ｒ通常、２Ｒ通常など）を特定する情報が含まれ、ハズレの場合には、ハズレを特定する情報が含まれている。変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当り抽選における当否結果とが含まれている。なお、これらに加えて、リーチ演出や予告演出の有無などを含めて変動パターンコマンドで特定しても良いが、この場合でも、演出内容の具体的な内容は特定されていない。
【００７８】
そのため、演出制御部２２’では、変動パターンコマンドを取得すると、これに続いて演出抽選を行い、取得した変動パターンコマンドで特定される演出概要を更に具体化している。例えば、リーチ演出や予告演出について、その具体的な内容が決定される。そして、決定された具体的な遊技内容にしたがい、ＬＥＤ群などの点滅によるランプ演出や、スピーカによる音声演出の準備動作を行うと共に、画像制御部２３’に対して、ランプやスピーカによる演出動作に同期した画像演出に関する制御コマンドＣＭＤ’を出力する。
【００７９】
このような演出動作に同期した画像演出を実現するため、演出制御部２２’は、コマンド出力ポートＰｏを通して、画像制御部２３’に対するストローブ信号（割込み信号）ＳＴＢ’と共に、１６ビット長の制御コマンドＣＭＤ’を演出インタフェイス基板２７に向けて出力している。なお、演出制御部２２’は、図柄指定コマンドや、表示装置ＤＳに関連する報知用制御コマンドや、その他の制御コマンドを受信した場合は、その制御コマンドを、１６ビット長に纏めた状態で、割込み信号ＳＴＢ’と共に演出インタフェイス基板２７に向けて出力している。
【００８０】
上記した演出制御基板２２の構成に対応して、演出インタフェイス基板２７には出力バッファ４５が設けられており、１６ビット長の制御コマンドＣＭＤ’と１ビット長の割込み信号ＳＴＢ’を画像インタフェイス基板２８に出力している。そして、これらのデータＣＭＤ’，ＳＴＢ’は、画像インタフェイス基板２８を経由して、画像制御基板２３に伝送される。
【００８１】
また、演出インタフェイス基板２７には、音声合成回路４２から出力される音声信号を受けるデジタルアンプ４６が配置されている。先に説明した通り、音声合成回路４２は、３．３Ｖと１．８Ｖの電源電圧で動作しており、また、デジタルアンプ４６は、電源電圧１２ＶでＤ級増幅動作しており、消費電力を抑制しつつ大音量の音声演出を可能にしている。
【００８２】
そして、デジタルアンプ４６の出力によって、遊技機上部の左右スピーカと、遊技機下部のスピーカとを駆動している。そのため、音声合成回路４２は、３チャネルの音声信号を生成する必要があり、これをパラレル伝送すると、音声合成回路４２とデジタルアンプ４６との配線が複雑化する。
【００８３】
そこで、本実施例では、音質の劣化を防止すると共に、配線の複雑化を回避するため、音声合成回路４２とデジタルアンプ４６との間は、４本の信号線で接続されており、具体的には、転送クロック信号ＳＣＬＫと、チャネル制御信号ＬＲＣＬＫと、２ビット長のシリアル信号ＳＤ１，ＳＤ２との合計４ビットの信号線に抑制されている。なお、何れの信号も、その振幅レベルは３．３Ｖである。
【００８４】
ここで、ＳＤ１は、遊技機上部に配置された左右スピーカのステレオ信号Ｒ，Ｌを特定するＰＣＭデータについてのシリアル信号であり、ＳＤ２は、遊技機下部に配置された重低音スピーカのモノラル信号を特定するＰＣＭデータについてのシリアル信号である。そして、音声合成回路３４２は、チャネル制御信号ＬＲＣＬＫをＬレベルに維持した状態で、左チャネルの音声信号Ｌを伝送し、チャネル制御信号ＬＲＣＬＫをＨレベルに維持した状態で、右チャネルの音声信号Ｒを伝送する。なお、重低音スピーカは本実施例では１個であるので、モノラル音声信号が伝送されているが、ステレオ音声信号として伝送できるのは勿論である。
【００８５】
何れにしても本実施例では、４種類の音声信号を４本のケーブルで伝送可能であるので、最小のケーブル本数によってノイズによる音声劣化のない信号伝達が可能となる。すなわち、シリアル伝送であるのでパラレル伝送より圧倒的にケーブル本数が少な。なお、アナログ伝送を採る場合には、ケーブル本数は同数であるが、３．３Ｖ振幅のアナログ信号に、少なからずノイズが重畳して、音質が大幅に劣化する。一方、振幅レベルを上げると、電源配線が複雑化する上に消費電力が増加する。
【００８６】
このようなシリアル信号ＳＤ１，ＳＤ２は、クロック信号ＳＣＬＫの立上りエッジに同期して、デジタルアンプ４６に取得される。そして、デジタルアンプ４６内部で、所定ビット長毎にパラレル変換され、ＤＡ変換後にＤ級増幅されて各スピーカに供給されている。
【００８７】
本実施例では、音声合成回路４２とデジタルアンプ４６とをシリアル回線で接続するので、ＰＣＭデータ（音声データ）のビット長を如何に増やして高音質化を実現しても配線ケーブルその他を変更する必要がなく、回路構成の簡素化を維持することができる。
【００８８】
また、演出インタフェイス基板２７には、ワンチップマイコン４０のパラレル出力ポートＰｏ’や、シリアルポートＳＩや出力される各種の信号を伝送する出力バッファ回路４７，４８，４９が設けられている。ここで、出力バッファ４７は、第０チャンネルのＬＥＤ群に関連しており、ワンチップマイコン４０が出力するランプ駆動データＳＤＡＴＡ０、クロック信号ＣＫ０、及び、動作許可信号ＥＮＡＢＬＥ０を、枠中継基板３４に出力している。そして、出力された３ビットの信号は、枠中継基板３４、及び、枠中継基板３５を経由して、ランプ駆動基板３６のドライバＤＲｉｊに伝送される。
【００８９】
同様に、出力バッファ４８は、ワンチップマイコン４０が出力するランプ駆動データＳＤＡＴＡ１、クロック信号ＣＫ１、及び、動作許可信号ＥＮＡＢＬＥ１をランプ駆動基板２９のドライバＤＲｉｊに伝送しており、出力バッファ４９は、ランプ駆動データＳＤＡＴＡ２、クロック信号ＣＫ２、及び、動作許可信号ＥＮＡＢＬＥ２をランプ駆動基板３０のドライバＤＲｉｊに伝送している。なお、ランプ駆動基板２９のドライバＤＲｉｊは、第１チャンネルのＬＥＤ群を駆動し、ランプ駆動基板３０のドライバＤＲｉｊは、第２チャンネルのＬＥＤ群を駆動している。
【００９０】
図６（ａ）は、ワンチップマイコン４０に内蔵されたシリアルポートＳＩの内部構成を図示したものである。図示の通り、シリアルポートＳ０〜シリアルポートＳ２は全ての同一構成であり、クロック同期方式のシリアル送受信動作が実現可能に構成されている。
【００９１】
そして、何れのシリアルポートＳＩも、ＣＰＵコアから１バイトデータを受ける送信データレジスタＤＲと、送信データレジスタＤＲから１バイトデータの転送を受けて、ランプ駆動データＳＤＡＴＡｉとしてシリアル出力する送信シフトレジスタＳＲと、シリアルポートの内部動作状態を管理する多数の制御レジスタＲＧと、カウンタ回路ＣＴの出力パルスΦを受けて制御レジスタＲＧが指定する分周比のクロック信号ＣＫｉを出力するボーレートジェネレータＢＧと、を有して構成されている。
【００９２】
カウンタ回路ＣＴの出力パルスΦは、システムクロックＳＣＫを適宜に分周したものであり、本実施例では、その周波数が適宜に揺らいでいる。そのため、ボーレートジェネレータＢＧから出力されるクロック信号ＣＫｉも同様に揺らぎ、ランプ駆動データＳＤＡＴＡｉについても、揺らいだクロック信号に同期して出力されることになる。
【００９３】
そのため、シリアル伝送線が、不要輻射ノイズＥＭＩの放射アンテナとして機能して、クロック信号ＣＫｉやランプ駆動データＳＤＡＴＡｉの基本周波数成分、及び、その高調波成分が周囲に放射される場合でも、本実施例によれば、各周波数成分が適宜に揺らぐことで、周囲のコンピュータ電子素子に与える悪影響を効果的に低減することができる。
【００９４】
すなわち、不要輻射ノイズをスペクトル分析した場合におけるクロック信号ＣＫｉの基本波及び高調波のピーク値が大幅に低減されるので、主制御部やその他の制御部のワンチップマイコンに悪影響を与える可能性が低減されると共に、遊技者の携帯コンピュータ機器に悪影響を与えるおそれも解消される。
【００９５】
次に、シリアルポートＳＩの他の構成についても説明すると、制御レジスタＲＧには、エンプティビットＥＭＰを含んだＲＥＡＤ可能な制御レジスタが含まれており、送信データレジスタＤＲが、新規データを受け入れ可能か否かを示している。すなわち、送信シフトレジスタＳＲの１バイトデータの送信が完了すると、エンプティビットＥＭＰがＨレベル（empty レベル）に遷移して、送信データレジスタＤＲに、新規データを書込むことができることが示される。したがって、ＣＰＵコアは、エンプティビットＥＭＰがＨレベルであることを確認した上で、新規データを送信データレジスタＤＲに書込むことになる。
【００９６】
また、制御レジスタＲＧには、送信許可ビットＴＸＥを含んだＷＲＩＴＥ可能な制御レジスタが含まれており、ＣＰＵが送信許可ビットＴＸＥをＯＮ（Ｈ）レベルに設定すると、シリアルポートの送信動作が許可され、ＯＦＦレベルに設定すると送信動作が禁止される。そこで、本実施例では、ＣＰＵは、送信処理の開始時に送信許可ビットＴＸＥをＯＮ状態にセットし、送信処理の終了時に送信許可ビットＴＸＥをＯＦＦレベルにリセットしている。
【００９７】
図６（ｂ）は、シリアルポートＳ０〜Ｓ２について、送信開始時の動作を示すタイムチャートである。図示の通り、シリアルポートＳ０〜Ｓ２が送信禁止状態（ＴＸＥ＝Ｌ）である場合や、送信データレジスタＤＲのデータがシリアル出力された後は、クロック信号ＣＫが固定状態のＨレベルである。また、送信データレジスタＤＲは空であり、エンプティビットＥＭＰもＨレベル（empty レベル）である。
【００９８】
そして、ＣＰＵが送信許可ビットＴＸＥをＯＮ状態（送信許可状態）にセットした後、送信データレジスタＤＲに１バイト目の送信データを書込むと、エンプティビットＥＭＰがＬレベルに遷移すると共に、その後、所定時間（τ）経過後に、１バイト目の送信データが送信シフトレジスタＳＲに転送されて、シリアル送信動作が開始される。
【００９９】
また、送信データが送信シフトレジスタＳＲに転送されたことで、１ビット目のシリアル送信開始に対応して、その後は、エンプティビットＥＭＰがＨレベル（empty レベル）に遷移する。したがって、ＣＰＵは、ＨレベルのエンプティビットＥＭＰを確認した上で、２バイト目の送信データを、送信データレジスタＤＲに書込むことになる。
【０１００】
すると、送信データレジスタＤＲへのデータ書込み動作に対応して、エンプティビットＥＭＰがＬレベル（fullレベル）に遷移する。そして、その後、１バイト目の送信データが全て送信されると、送信データレジスタＤＲから送信シフトレジスタＳＲに２バイト目のデータが転送され、２バイト目のデータ送信が開始されて、エンプティビットＥＭＰがＨレベルに遷移する。
【０１０１】
このエンプティビットＥＭＰは、送信データレジスタＤＲへの３バイト目のデータ書込み動作に対応して、Ｌレベルに変化するが、図示のように、新規データの書き込みがない場合にはＨレベルを維持する。また、全てのデータが送信された後は、クロック信号ＣＫがＨレベルを維持して変化しない。
【０１０２】
図７は、ランプ駆動基板３６，２９，３０の回路構成を確認的に図示したものである。図示の通り、ランプ駆動基板３６には、５個のドライバＤＲ００，ＤＲ０１・・・ＤＲ０４が搭載されて、第０チャンネルのＬＥＤ群（合計５×２４個のＬＥＤ）を点灯駆動している。同様に、ランプ駆動基板２９には、５個のドライバＤＲ１０，ＤＲ１１・・・ＤＲ１４が搭載され、また、ランプ駆動基板３０には、５個のドライバＤＲ１８，ＤＲ１９・・・ＤＲ１Ｃが搭載されて、各々、第１チャンネルと第２チャンネルのＬＥＤ群（合計５×２４個のＬＥＤ）を点灯駆動している。
【０１０３】
各ドライバＤＲｉｊには、５ビットの付番端子が設けられており、この付番端子に固定的なデジタルデータが供給される回路構成を採ることで、各々スレーブアドレス（ポートアドレス）が一連に付番されている。すなわち、図示例の場合には、各ドライバ（ＤＲ００，ＤＲ０１・・・ＤＲ０４、ＤＲ１０，ＤＲ１１・・・ＤＲ１４、ＤＲ１８，ＤＲ１９・・・ＤＲ１Ｃ）のスレーブアドレスは、１６進数表示で、００Ｈ，０１Ｈ・・・０４Ｈ、１０Ｈ，１１Ｈ・・・１４Ｈ、１８Ｈ，１９Ｈ・・・１ＣＨとなる。
【０１０４】
各ランプ制御基板３６，２９，３０のドライバＤＲｉｊに、一連のスレーブアドレスを付番することで、各ドライバＤＲｉｊに対する輝度データなどの設定処理を迅速化することができる。また、各ドライバＤＲｉｊには、２４個のＬＥＤを駆動する点灯駆動信号のアナログレベルを各々規定可能な階調レジスタＧＲ０〜ＧＲ２３が内蔵されている。
【０１０５】
階調レジスタＧＲｎは、各々、８ビット長の輝度データを記憶可能であり、ＬＥＤの輝度レベルを００Ｈ〜ＦＦＨまで２５６段階で設定することができる。
【０１０６】
以上、ランプ駆動データについて説明したが、本実施例では、演出制御部２２’のワンチップマイコン４０が、周波数変調されたシステムクロックＳＣＫに基づいて動作するので、不要輻射ノイズＥＭＩの抑制効果は、モータ駆動データなど、他のシリアル信号に対しても全く同様に成立する。なお、シリアル送信であるか、シリアル受信かも問わない。また、不要輻射ノイズＥＭＩの抑制効果は、クロック同期式を採用した高速シリアル伝送において顕著であるが、調歩同期式のシリアル伝送においても同様に成立する。
【０１０７】
しかも、シリアル伝送時に、クロック信号ＣＫｉと駆動データＳＤＡＴＡｉに位相ずれが生じるおそれもない。
【０１０８】
ところで、上記の実施例では、周波数変調されたシステムクロックＳＣＫを使用する場合について説明したが、上記の構成に代え、或いは、上記の構成に加えて図８に示す回路構成を採るのも好適である。
【０１０９】
図８は、シリアルポートＳＩから出力されるクロック信号ＣＫｉを、周波数変調回路ＦＳに供給して、変調度２％以下で周波数変調する回路構成を示している。なお、図８では、設定信号がＬレベル（変調度が低レベル）であって、周波数偏移量が±０．５％となっている。
【０１１０】
周波数変調回路ＦＳの内部構成は、基本的に、図５に示す通りであるが、信号端子Ｘｏｕｔは解放状態であり、シリアルポートＳＩから出力されるクロック信号ＣＫｉは、周波数変調回路ＦＳの信号端子Ｘｉｎに供給されている。
【０１１１】
また、図８に示す回路構成では、分周部５０〜５３の分周比（１／Ｍ，１／Ｎ，１／Ｌ）は、全て１に設定されている。そのため、信号端子Ｘｉｎに供給されたクロック信号ＣＫｉは、逓倍比１の変調クロックＣＫｉ’に周波数変調される。そのため、図８の回路構成によれば、周波数変調されていない通常のシステムクロックを使用した場合でも、高速シリアル伝送時のクロック信号（変調クロック信号ＣＫｉ’）による不要輻射ノイズＥＭＩを有効に防止することができる。
【０１１２】
なお、クロック信号ＣＫｉが周波数変調されることで、駆動データＳＤＡＴＡｉとの位置関係も微妙にずれるが、周波数変調度を２．０％以下（図示例では１％）に抑えることで、シリアル伝送時の通信エラーの発生を防止することができる。すなわち、図８の構成では、周波数逓倍比が１であり、ＰＬＬブロックは、入力クロック信号ＣＫｉと出力クロック信号ＣＫｉ’の位相を一致させるよう動作するので、変調クロック信号ＣＫｉ’と駆動データＳＤＡＴＡｉとの位相のずれが問題にならない。
【０１１３】
なお、図８ではシリアルポートＳ０〜Ｓ２毎に周波数変調回路ＦＳを配置したが、ボーレートジェネレータＢＧの分周比を共通化すると共に、送信開始タイミングと送信データ数（クロック数）とを一致させることで、単一の周波数変調回路ＦＳによって、シリアルポートＳ０〜Ｓ２の変調クロック信号ＣＫ’を共通的に生成することもできる。なお、この場合には、クロック信号ＣＫ０〜ＣＫ２のうち、使用されるクロック信号ＣＫｉは１個であり、そのクロック信号ＣＫｉだけが周波数変調回路ＦＳに供給される。
【０１１４】
もっとも、周波数変調回路ＦＳを各々設けると、各変調クロック信号ＣＫ０’〜ＣＫ２’の偏移態様が、各々、独立化されるので不要放射ノイズの抑制効果が高い。また、駆動データＳＤＡＴＡｉとの位相ずれの観点からも好ましい。
【０１１５】
以上、本発明の実施例を具体的に説明したが、具体的な記載内容は何ら本発明を限定するものではなく、各種の改変が可能である。例えば、シリアルポートＳＩを内蔵するワンチップマイコン４０に基づいて説明したが、シリアル伝送処理を実現する電子回路を、ワンチップマイコンの外部に配置しても良い。
【０１１６】
このような構成を採る場合には、ワンチップマイコン４０には、水晶振動子Ｘｔａｌで規定される固定のシステムクロックＣＫを供給する一方、カウンタ回路ＣＴにだけ、周波数変調された変調クロックＳＣＫを供給することができ、ＣＰＵのプログラム処理による計時動作などにおいて、時間的に正確な制御が担保される。
【０１１７】
なお、ここまで、もっぱら弾球遊技機について説明したが、本発明の適用は、回胴遊技機や、その他の遊技機にも好適に適用されるのは勿論である。
【符号の説明】
【０１１８】
ＧＭ      遊技機
２２’    演出制御手段
ＳＩ  シリアル送信手段
ＳＤＡＴＡ  駆動制御データ
ＤＲｉｊ  駆動回路
ＣＫ      基本クロック信号
ＣＫ’    変調クロック信号
【図１】
0006478548.tif 000002
【図２】
0006478548.tif 000003
【図３】
0006478548.tif 000004
【図４】
0006478548.tif 000005
【図５】
0006478548.tif 000006
【図６】
0006478548.tif 000007
【図７】
0006478548.tif 000008
【図８】
0006478548.tif 000009