(57)【特許請求の範囲】
【請求項１】
双方向変換回路であって、
第1の双方向導通回路網、第2の双方向導通回路網、第1のスイッチングトランジスタ、第2のスイッチングトランジスタ、第1のダイオード、および第2のダイオード
を含み、
前記第1の双方向導通回路網と前記第1のスイッチングトランジスタは、直列に接続されて第1の分岐路を形成し、前記第1の分岐路の第1端は、前記第1のダイオードのカソードに接続されて第1の端点を形成し、
前記第2の双方向導通回路網と前記第2のスイッチングトランジスタは、直列に接続されて第2の分岐路を形成し、前記第2の分岐路の第2端は、前記第2のダイオードのアノードに接続されて第3の端点を形成し、
前記第1の分岐路の第2端、前記第1のダイオードのアノード、前記第2の分岐路の第1端、および前記第2のダイオードのカソードは、接続されて第2の端点を形成し、
前記第1のスイッチングトランジスタは、第1の時刻から第2の時刻までオンにされ、前記第2の時刻から第5の時刻までオフにされ、
前記第2のスイッチングトランジスタは、前記第1の時刻から第3の時刻までオフにされ、前記第3の時刻から第4の時刻までオンにされ、前記第4の時刻から前記第5の時刻までオフにされ、
前記第1の時刻は、前記第2の端点に流入する、または前記第2の端点から流出する電流の正の半周期の開始時刻であり、前記第3の時刻は、前記電流の前記正の半周期の終了時刻であり、前記第2の時刻は、前記第1の時刻から前記第3の時刻までの時間間隔内の任意の時刻であり、前記第5の時刻は、前記電流の負の半周期の終了時刻であり、前記第4の時刻は、前記第3の時刻から前記第5の時刻までの時間間隔内の任意の時刻であり、
前記第２の端点に交流電圧が入力され、前記第１の端点と前記第３の端点から直流電圧が出力される、または、前記第１の端点と前記第３の端点に直流電圧が入力され、前記第２の端点から交流電圧が出力され、
前記第１の端点と前記第３の端点に直流電圧が入力され、前記第２の端点から交流電圧が出力される場合、前記第２の時刻から前記第３の時刻まで前記第２のスイッチングトランジスタの寄生キャパシタが放電され、前記第４の時刻から前記第５の時刻まで前記第１のスイッチングトランジスタの寄生キャパシタが放電され、
前記第1の双方向導通回路網の導通電圧降下は、前記第1のダイオードの導通電圧降下よりも小さく、前記第1の双方向導通回路網の導通電圧降下と前記第1のスイッチングトランジスタの寄生ダイオードの導通電圧降下との和は、前記第1のダイオードの導通電圧降下よりも大きく、
前記第2の双方向導通回路網の導通電圧降下は、前記第2のダイオードの導通電圧降下よりも小さく、前記第2の双方向導通回路網の導通電圧降下と前記第2のスイッチングトランジスタの寄生ダイオードの導通電圧降下との和は、前記第2のダイオードの導通電圧降下よりも大きい、
双方向変換回路。
【請求項２】
前記双方向変換回路は、前記第２の端点に交流電圧が入力され、前記第１の端点と前記第３の端点から直流電圧が出力される場合に同期整流回路に用いられ、または前記第１の端点と前記第３の端点に直流電圧が入力され、前記第２の端点から交流電圧が出力される場合にインバータ回路に用いられる、請求項1に記載の双方向変換回路。
【請求項３】
双方向変換回路であって、
第1の双方向導通回路網、第2の双方向導通回路網、第1のスイッチングトランジスタ、第2のスイッチングトランジスタ、第1のダイオード、および第2のダイオード
を含み、
前記第1の双方向導通回路網と前記第1のスイッチングトランジスタは、直列に接続されて第1の分岐路を形成し、前記第1の分岐路の第1端は、前記第1のダイオードのカソードに接続されて第1の端点を形成し、
前記第2の双方向導通回路網と前記第2のスイッチングトランジスタは、直列に接続されて第2の分岐路を形成し、前記第2の分岐路の第2端は、前記第2のダイオードのアノードに接続されて第3の端点を形成し、
前記第1の分岐路の第2端、前記第1のダイオードのアノード、前記第2の分岐路の第1端、および前記第2のダイオードのカソードは、接続されて第2の端点を形成し、
前記第1のスイッチングトランジスタは、第1の時刻から第2の時刻までオンにされ、前記第2の時刻から第5の時刻までオフにされ、
前記第2のスイッチングトランジスタは、前記第1の時刻から第3の時刻までオフにされ、前記第3の時刻から第4の時刻までオンにされ、前記第4の時刻から前記第5の時刻までオフにされ、
前記第1の時刻は、前記第2の端点に流入する、または前記第2の端点から流出する電流の正の半周期の開始時刻であり、前記第3の時刻は、前記電流の前記正の半周期の終了時刻であり、前記第2の時刻は、前記第1の時刻から前記第3の時刻までの時間間隔内の任意の時刻であり、前記第5の時刻は、前記電流の負の半周期の終了時刻であり、前記第4の時刻は、前記第3の時刻から前記第5の時刻までの時間間隔内の任意の時刻であり、
前記第２の端点に交流電圧が入力され、前記第１の端点と前記第３の端点から直流電圧が出力される、または、前記第１の端点と前記第３の端点に直流電圧が入力され、前記第２の端点から交流電圧が出力され、
前記第１の端点と前記第３の端点に直流電圧が入力され、前記第２の端点から交流電圧が出力される場合、前記第２の時刻から前記第３の時刻まで前記第２のスイッチングトランジスタの寄生キャパシタが放電され、前記第４の時刻から前記第５の時刻まで前記第１のスイッチングトランジスタの寄生キャパシタが放電され、
前記第２の端点に交流電圧が入力され、前記第１の端点と前記第３の端点から直流電圧が出力される場合に同期整流回路に用いられ、または前記第１の端点と前記第３の端点に直流電圧が入力され、前記第２の端点から交流電圧が出力される場合にインバータ回路に用いられる、
双方向変換回路。
【請求項４】
前記第1の双方向導通回路網は、金属酸化膜半導体電界効果トランジスタ、MOSFET、絶縁ゲート・バイポーラ・トランジスタ、IGBT、または逆極性を有する2つの並列のダイオードである、請求項1から３のいずれか一項に記載の双方向変換回路。
【請求項５】
前記第2の双方向導通回路網は、MOSFET、IGBT、または逆極性を有する2つの並列のダイオードである、請求項1から４のいずれか一項に記載の双方向変換回路。
【請求項６】
前記第1のスイッチングトランジスタは、金属酸化膜半導体電界効果トランジスタMOSFETまたは絶縁ゲート・バイポーラ・トランジスタIGBTであり、
前記第2のスイッチングトランジスタは、MOSFETまたはIGBTである、
請求項1から５のいずれか一項に記載の双方向変換回路。
【請求項７】
前記第1のダイオードは、高速回復ダイオードまたは炭化ケイ素、SiCダイオードであり、
前記第2のダイオードは、高速回復ダイオードまたは炭化ケイ素SiCダイオードである、
請求項1から６のいずれか一項に記載の双方向変換回路。
【請求項８】
前記双方向変換回路は、コントローラをさらに含み、
前記コントローラは、前記第1のスイッチングトランジスタをオンまたはオフにされるように制御するか、
前記第2のスイッチングトランジスタをオンまたはオフにされるように制御するか、あるいは、
前記第1のスイッチングトランジスタおよび前記第2のスイッチングトランジスタをオンまたはオフにされるように制御する
ように構成される、請求項1から7のいずれか一項に記載の双方向変換回路。
【請求項９】
請求項1から8のいずれか一項に記載の第1の双方向変換回路と、
請求項1から8のいずれか一項に記載の第2の双方向変換回路と、
請求項1から8のいずれか一項に記載の第3の双方向変換回路と、
トランスであって、前記トランスが1次側巻線および2次側巻線を含み、前記トランスの2次側巻線の一端が前記第1の双方向変換回路の第2の端点に接続され、前記トランスの2次側巻線の他端が前記第2の双方向変換回路の第2の端点に接続される、トランスと、
共振キャビティであって、前記共振キャビティが第1のポート、第2のポート、第3のポート、および第4のポートを含み、前記第1のポートは、前記第3の双方向変換回路の第2の端点に接続され、前記第2のポートは、前記第3の双方向変換回路の第3の端点に接続され、前記第3のポートと前記第4のポートは、前記トランスの1次側巻線に別々に接続される、共振キャビティと、
ブリッジレスPFC回路であって、前記ブリッジレスPFC回路が2つの交流ポートおよび2つの直流ポートを含み、前記2つの直流ポートは、前記第3の双方向変換回路の第1の端点および前記第3の端点に別々に接続される、ブリッジレスPFC回路と、
を含む双方向コンバータ。
【請求項１０】
前記双方向コンバータは、
キャパシタであって、前記第1の双方向変換回路の第1の端点が前記第2の双方向変換回路の第1の端点に接続され、かつ前記キャパシタの正端に接続され、前記第1の双方向変換回路の第3の端点が前記第2の双方向変換回路の第3の端点に接続され、かつ前記キャパシタの負端に接続される、キャパシタ
をさらに含む、請求項9に記載の双方向コンバータ。
【請求項１１】
第1の双方向変換回路と、
第2の双方向変換回路と、
第3の双方向変換回路と、
トランスであって、前記トランスが1次側巻線および2次側巻線を含み、前記トランスの2次側巻線の一端が前記第1の双方向変換回路の第2の端点に接続され、前記トランスの2次側巻線の他端が前記第2の双方向変換回路の第2の端点に接続される、トランスと、
共振キャビティであって、前記共振キャビティが第1のポート、第2のポート、第3のポート、および第4のポートを含み、前記第1のポートは、前記第3の双方向変換回路の第2の端点に接続され、前記第2のポートは、前記第3の双方向変換回路の第3の端点に接続され、前記第3のポートと前記第4のポートは、前記トランスの1次側巻線に別々に接続される、共振キャビティと、
ブリッジレスPFC回路であって、前記ブリッジレスPFC回路が2つの交流ポートおよび2つの直流ポートを含み、前記2つの直流ポートは、前記第3の双方向変換回路の第1の端点および前記第3の端点に別々に接続される、ブリッジレスPFC回路と、
を含む双方向コンバータであって、
前記第1の双方向変換回路と前記第２の双方向変換回路と前記第３の双方向変換回路は、それぞれ、
第1の双方向導通回路網、第2の双方向導通回路網、第1のスイッチングトランジスタ、第2のスイッチングトランジスタ、第1のダイオード、および第2のダイオード
を含み、
前記第1の双方向導通回路網と前記第1のスイッチングトランジスタは、直列に接続されて第1の分岐路を形成し、前記第1の分岐路の第1端は、前記第1のダイオードのカソードに接続されて第1の端点を形成し、
前記第2の双方向導通回路網と前記第2のスイッチングトランジスタは、直列に接続されて第2の分岐路を形成し、前記第2の分岐路の第2端は、前記第2のダイオードのアノードに接続されて第3の端点を形成し、
前記第1の分岐路の第2端、前記第1のダイオードのアノード、前記第2の分岐路の第1端、および前記第2のダイオードのカソードは、接続されて第2の端点を形成し、
前記第1のスイッチングトランジスタは、第1の時刻から第2の時刻までオンにされ、前記第2の時刻から第5の時刻までオフにされ、
前記第2のスイッチングトランジスタは、前記第1の時刻から第3の時刻までオフにされ、前記第3の時刻から第4の時刻までオンにされ、前記第4の時刻から前記第5の時刻までオフにされ、
前記第1の時刻は、前記第2の端点に流入する、または前記第2の端点から流出する電流の正の半周期の開始時刻であり、前記第3の時刻は、前記電流の前記正の半周期の終了時刻であり、前記第2の時刻は、前記第1の時刻から前記第3の時刻までの時間間隔内の任意の時刻であり、前記第5の時刻は、前記電流の負の半周期の終了時刻であり、前記第4の時刻は、前記第3の時刻から前記第5の時刻までの時間間隔内の任意の時刻であり、
前記第２の端点に交流電圧が入力され、前記第１の端点と前記第３の端点から直流電圧が出力される、または、前記第１の端点と前記第３の端点に直流電圧が入力され、前記第２の端点から交流電圧が出力され、
前記第１の端点と前記第３の端点に直流電圧が入力され、前記第２の端点から交流電圧が出力される場合、前記第２の時刻から前記第３の時刻まで前記第２のスイッチングトランジスタの寄生キャパシタが放電され、前記第４の時刻から前記第５の時刻まで前記第１のスイッチングトランジスタの寄生キャパシタが放電される、
双方向変換回路である、
双方向コンバータ。
【請求項１２】
前記双方向コンバータは、
キャパシタであって、前記第1の双方向変換回路の第1の端点が前記第2の双方向変換回路の第1の端点に接続され、かつ前記キャパシタの正端に接続され、前記第1の双方向変換回路の第3の端点が前記第2の双方向変換回路の第3の端点に接続され、かつ前記キャパシタの負端に接続される、キャパシタ
をさらに含む、請求項１１に記載の双方向コンバータ。
【請求項１３】
前記第1の双方向導通回路網は、金属酸化膜半導体電界効果トランジスタ、MOSFET、絶縁ゲート・バイポーラ・トランジスタ、IGBT、または逆極性を有する2つの並列のダイオードである、請求項１1または１２に記載の双方向コンバータ。
【請求項１４】
前記第2の双方向導通回路網は、MOSFET、IGBT、または逆極性を有する2つの並列のダイオードである、請求項１1から１３のいずれか一項に記載の双方向コンバータ。
【請求項１５】
前記第1のスイッチングトランジスタは、金属酸化膜半導体電界効果トランジスタMOSFETまたは絶縁ゲート・バイポーラ・トランジスタIGBTであり、
前記第2のスイッチングトランジスタは、MOSFETまたはIGBTである、
請求項１1から１４のいずれか一項に記載の双方向コンバータ。
【請求項１６】
前記第1のダイオードは、高速回復ダイオードまたは炭化ケイ素、SiCダイオードであり、
前記第2のダイオードは、高速回復ダイオードまたは炭化ケイ素SiCダイオードである、
請求項１1から１５のいずれか一項に記載の双方向コンバータ。
【請求項１７】
前記双方向変換回路は、コントローラをさらに含み、
前記コントローラは、前記第1のスイッチングトランジスタをオンまたはオフにされるように制御するか、
前記第2のスイッチングトランジスタをオンまたはオフにされるように制御するか、あるいは、
前記第1のスイッチングトランジスタおよび前記第2のスイッチングトランジスタをオンまたはオフにされるように制御する
ように構成される、請求項１１から１６のいずれか一項に記載の双方向コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願は、2015年12月22日に中国特許庁に出願された、発明の名称を「双方向変換回路および双方向コンバータ」とする中国特許出願第201510976555.4号の優先権を主張し、その全体が参照によりここに組み込まれる。
【０００２】
この出願は、電力変換分野、詳細には、電力変換技術における双方向変換回路および双方向コンバータに関する。
【背景技術】
【０００３】
従来のトーテムポール回路は2つの直列スイッチングトランジスタを含み、それらのスイッチングトランジスタの各々は内部に寄生ダイオードと寄生キャパシタを有する。
【０００４】
従来のトーテムポールが同期整流のシナリオで動作し、電流が連続し、出力電圧が400Vより高い高電圧であるならば、スイッチングトランジスタとして400Vより多い耐圧を有するデバイスが選択される。このようなデバイスの寄生ダイオードの逆回復電流は、比較的大きい。
【０００５】
スイッチングトランジスタがオフにされるとき、スイッチングトランジスタの寄生ダイオードによって生成される逆回復電流が、ちょうどオンにされた他のスイッチングトランジスタに悪影響を及ぼすことがあり、過酷な場合には回路全体の動作状態にさらに影響を及ぼすことがある。
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明の実施形態は、同期整流のシナリオにおいて、従来のトーテムポール回路が逆回復電流を生成するという問題を解決するために、双方向変換回路および双方向コンバータを提供する。
【０００７】
第1の態様によれば、本発明の一実施形態は、双方向変換回路を提供し、双方向変換回路は、
第1の双方向導通回路網、第2の双方向導通回路網、第1のスイッチングトランジスタ、第2のスイッチングトランジスタ、第1のダイオード、および第2のダイオードを含み、
第1の双方向導通回路網と第1のスイッチングトランジスタは、直列に接続されて第1の分岐路を形成し、第1の分岐路の第1端は、第1のダイオードのカソードに接続されて第1の端点を形成し、
第2の双方向導通回路網と第2のスイッチングトランジスタは、直列に接続されて第2の分岐路を形成し、第2の分岐路の第2端は、第2のダイオードのアノードに接続されて第3の端点を形成し、
第1の分岐路の第2端、第1のダイオードのアノード、第2の分岐路の第1端、および第2のダイオードのカソードは、接続されて第2の端点を形成し、
第1のスイッチングトランジスタは、第1の時刻から第2の時刻までオンにされ、第2の時刻から第5の時刻までオフにされ、
第2のスイッチングトランジスタは、第1の時刻から第3の時刻までオフにされ、第3の時刻から第4の時刻までオンにされ、第4の時刻から第5の時刻までオフにされ、
第1の時刻は、第2の端点に流入する、または第2の端点から流出する電流の正の半周期の開始時刻であり、第3の時刻は、電流の正の半周期の終了時刻であり、第2の時刻は、第1の時刻から第3の時刻までの時間間隔内の任意の時刻であり、第5の時刻は、電流の負の半周期の終了時刻であり、第4の時刻は、第3の時刻から第5の時刻までの時間間隔内の任意の時刻である。
【０００８】
したがって、第1のダイオード、第2のダイオード、第1の双方向導通回路網、第2の双方向導通回路網が従来のトーテムポール回路に付加され、第1のスイッチングトランジスタおよび第2のスイッチングトランジスタが異なる時刻にオンまたはオフにされるように制御されて、回路内の逆回復電流の発生を防止し、それによって双方向変換回路の性能を向上させる。
【０００９】
第1の態様を参照すると、第1の双方向導通回路網は、金属酸化膜半導体電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor、略して「MOSFET」）、絶縁ゲート・バイポーラ・トランジスタ（Insulated Gate Bipolar Transistor、略して「IGBT」）、または逆極性を有する2つの並列のダイオードであることが理解され得る。MOSFETは、1つのMOSFETまたは少なくとも2つの直列MOSFETであってもよく、IGBTは、1つのIGBTまたは少なくとも2つの直列IGBTであってもよい。
【００１０】
第1の態様を参照すると、第2の双方向導通回路網は、MOSFET、IGBT、または逆極性を有する2つの並列のダイオードであることが理解され得る。MOSFETは、1つのMOSFETまたは少なくとも2つの直列MOSFETであってもよく、IGBTは、1つのIGBTまたは少なくとも2つの直列IGBTであってもよい。
【００１１】
第1の態様を参照すると、第1の双方向導通回路網の導通電圧降下は、第1のダイオードの導通電圧降下よりも小さく、第1の双方向導通回路網の導通電圧降下と第1のスイッチングトランジスタの寄生ダイオードの導通電圧降下との和は、第1のダイオードの導通電圧降下よりも大きく、第2の双方向導通回路網の導通電圧降下は、第2のダイオードの導通電圧降下よりも小さく、第2の双方向導通回路網の導通電圧降下と第2のスイッチングトランジスタの寄生ダイオードの導通電圧降下との和は、第2のダイオードの導通電圧降下よりも大きいことが理解され得る。
【００１２】
第1の態様を参照すると、任意選択的に、第1のスイッチングトランジスタは、金属酸化膜半導体電界効果トランジスタMOSFETまたは絶縁ゲート・バイポーラ・トランジスタIGBTであり、第2のスイッチングトランジスタは、MOSFETまたはIGBTである。
【００１３】
第1の態様を参照すると、任意選択的に、第1のダイオードは、高速回復ダイオードまたは炭化ケイ素SiCダイオードであり、第2のダイオードは、高速回復ダイオードまたは炭化ケイ素SiCダイオードである。
【００１４】
第1の態様を参照すると、双方向変換回路は、同期整流回路またはインバータ回路に使用されることが理解され得る。
【００１５】
第1の態様を参照すると、双方向変換回路は、コントローラをさらに含み、
コントローラは、第1のスイッチングトランジスタをオンまたはオフにされるように制御するか、
第2のスイッチングトランジスタをオンまたはオフにされるように制御するか、あるいは、
第1のスイッチングトランジスタおよび第2のスイッチングトランジスタをオンまたはオフにされるように制御する
ように構成されることが理解され得る。
【００１６】
したがって、本発明のこの実施形態で提供される双方向変換回路は、同期整流のシナリオに適用して、高電圧同期整流の逆回復電流の問題を解決することが可能であり、同時に整流効率を増加させることができる。双方向変換回路は反転シナリオでも使用され得る。反転シナリオでは、スイッチングトランジスタの寄生キャパシタは放電可能である。
【００１７】
第2の態様によれば、双方向コンバータが提供され、双方向コンバータは、
第1の態様または第1の態様のいずれかの実装による第1の双方向変換回路と、第1の態様または第1の態様のいずれかの実装による第2の双方向変換回路と、第1の態様または第1の態様のいずれかの実装による第3の双方向変換回路と、
トランスであって、トランスが1次側巻線および2次側巻線を含み、トランスの2次側巻線の一端が第1の双方向変換回路の第2の端点に接続され、トランスの2次側巻線の他端が第2の双方向変換回路の第2の端点に接続される、トランスと、
共振キャビティであって、共振キャビティが第1のポート、第2のポート、第3のポート、および第4のポートを含み、第1のポートは、第3の双方向変換回路の第2の端点に接続され、第2のポートは、第3の双方向変換回路の第3の端点に接続され、第3のポートと第4のポートは、トランスの1次側巻線に別々に接続される、共振キャビティと、
ブリッジレスPFC回路であって、ブリッジレスPFC回路が2つの交流ポートおよび2つの直流ポートを含み、2つの直流ポートは、第3の双方向変換回路の第1の端点および第3の端点に別々に接続される、ブリッジレスPFC回路と、
を含む。
【００１８】
第2の態様を参照すると、双方向コンバータは、キャパシタであって、第1の双方向変換回路の第1の端点が第2の双方向変換回路の第1の端点に接続され、かつキャパシタの正端に接続され、第1の双方向変換回路の第3の端点が第2の双方向変換回路の第3の端点に接続され、かつキャパシタの負端に接続される、キャパシタをさらに含むことが理解され得る。
【００１９】
上記の技術的解決策に基づいて、第1のダイオード、第2のダイオード、第1の双方向導通回路網、および第2の双方向導通回路網が従来のトーテムポール回路に付加され、第1のスイッチングトランジスタおよび第2のスイッチングトランジスタが異なる時刻にオンまたはオフにされるように制御されて、双方向変換回路の効率を増加させ、回路内の逆回復電流の発生を防止し、それによって双方向変換回路の性能を向上させる。
【図面の簡単な説明】
【００２０】
【図１】従来のトーテムポール回路構成の概略図である。
【図２Ａ】図1に示す回路構成が同期整流のシナリオに適用されることを示す概略図である。
【図２Ｂ】図1に示す回路構成が同期整流のシナリオに適用されることを示す概略図である。
【図３Ａ】本発明の一実施形態による双方向変換回路の回路構成の概略図である。
【図３Ｂ】本発明の一実施形態による双方向変換回路の別の回路構成の概略図である。
【図４Ａ】図3Bに示す回路構成が同期整流のシナリオに適用されることを示す概略図である。
【図４Ｂ】図3Bに示す回路構成が同期整流のシナリオに適用されることを示す概略図である。
【図４Ｃ】図3Bに示す回路構成が同期整流のシナリオに適用されることを示す概略図である。
【図４Ｄ】図3Bに示す回路構成が同期整流のシナリオに適用されることを示す概略図である。
【図５】本発明の一実施形態による双方向導通回路網の回路構成の概略図である。
【図６Ａ】本発明の一実施形態による双方向導通回路網の別の回路構成の概略図である。
【図６Ｂ】本発明の一実施形態による双方向導通回路網の別の回路構成の概略図である。
【図７Ａ】図3Bに示す回路構成が反転シナリオに適用されることを示す概略図である。
【図７Ｂ】図3Bに示す回路構成が反転シナリオに適用されることを示す概略図である。
【図７Ｃ】図3Bに示す回路構成が反転シナリオに適用されることを示す概略図である。
【図７Ｄ】図3Bに示す回路構成が反転シナリオに適用されることを示す概略図である。
【図８】本発明の一実施形態による双方向コンバータの回路構成の概略図である。
【図９】本発明の一実施形態による双方向コンバータの別の回路構成の概略図である。
【発明を実施するための形態】
【００２１】
以下は、本発明の実施形態の添付図面を参照して、本発明の実施形態の技術的解決策を説明する。
【００２２】
図1は、従来のトーテムポール回路の概略ブロック図である。図1に示すように、従来のトーテムポール回路は、2つの直列スイッチングトランジスタS1およびS2を含む。スイッチングトランジスタS1は、内部に寄生ダイオードBD1および寄生キャパシタC1を含み、スイッチングトランジスタS2は、内部に寄生ダイオードBD2および寄生キャパシタC2を含む。Vinは入力端であってもよく、Voutは出力端であってもよい。
【００２３】
従来のトーテムポール回路は、同期整流のシナリオに適用され得る。図2Aに示すように、入力交流電圧の正の半周期内では、スイッチングトランジスタS1がオンにされ、スイッチングトランジスタS2がオフにされる。電流がスイッチングトランジスタS1とスイッチングトランジスタS2との中間ノードを通って流れ、スイッチングトランジスタS1から外に流れる。図2Bに示すように、交流入力電圧の負の半周期内では、スイッチングトランジスタS1がオフにされ、スイッチングトランジスタS2がオンにされる。電流がスイッチングトランジスタS2を通って流れ、スイッチングトランジスタS1とスイッチングトランジスタS2との中間ノードから外に流れる。スイッチングトランジスタS1とスイッチングトランジスタS2は交互にオンにされ、回路は同期整流効果を実現し得る。
【００２４】
2つのスイッチングトランジスタの寄生ダイオードの逆回復電流が比較的大きいため、スイッチングトランジスタをオフにすることから生じる逆回復電流は、ちょうどオンにされた他のスイッチングトランジスタに悪影響を及ぼす可能性があり、過酷な場合には回路全体の動作状態に影響を及ぼす可能性があることを理解されるべきである。
【００２５】
例えば、図2Aおよび図2Bに示すように、交流入力電圧の正の半周期内では、図2Aにおいて電流が実線で示され、オンにされたスイッチングトランジスタS1を通って電流が流れる。交流入力電圧の負の半周期内では、スイッチングトランジスタS1がオフにされ、スイッチングトランジスタS1の寄生ダイオードBD1が図2Bに破線で示す逆回復電流を生成し、ちょうどオンにされたスイッチングトランジスタS2に悪影響を及ぼす。
【００２６】
したがって、本発明の実施形態における双方向変換回路および双方向コンバータによれば、第1のダイオード、第2のダイオード、第1の双方向導通回路網、および第2の双方向導通回路網が従来のトーテムポール回路に付加され、第1のスイッチングトランジスタおよび第2のスイッチングトランジスタが異なる時刻にオンまたはオフにされるように制御されて、双方向変換回路の効率を増加させ、回路内の逆回復電流の発生を防止し、それによって双方向変換回路の性能を向上させる。
【００２７】
図3Aは、本発明の一実施形態による双方向変換回路100の回路構成の概略図である。双方向変換回路100は、第1の双方向導通回路網D1dと、第2の双方向導通回路網D2dと、第1のスイッチングトランジスタS1と、第2のスイッチングトランジスタS2と、第1のダイオードD1aと、第2のダイオードD2aと、を含む。
【００２８】
第1の双方向導通回路網D1dと第1のスイッチングトランジスタS1は、直列に接続されて第1の分岐路を形成し、第1の分岐路の第1端は、第1のダイオードD1aのカソードに接続されて第1の端点を形成する。
【００２９】
第2の双方向導通回路網D2dと第2のスイッチングトランジスタS2は、直列に接続されて第2の分岐路を形成し、第2の分岐路の第2端は、第2のダイオードD2aのアノードに接続されて第3の端点を形成する。
【００３０】
第1の分岐路の第2端、第1のダイオードD1aのアノード、第2の分岐路の第1端、および第2のダイオードD2aのカソードは接続されて、第2の端点を形成する。
【００３１】
第1のスイッチングトランジスタS1は、第1の時刻t1から第2の時刻t2までオンにされ、第2の時刻t2から第5の時刻t5までオフにされる。第2のスイッチングトランジスタS2は、第1の時刻t1から第3の時刻t3までオフにされ、第3の時刻t3から第4の時刻t4までオンにされ、第4の時刻t4から第5の時刻t5までオフにされる。
【００３２】
任意選択的に、第1の時刻t1から第3の時刻t3までであり得る、入力交流電圧の正の半周期内では、第1の分岐路と第1のダイオードD1aとが交互にオンにされる。第3の時刻t3から第5の時刻t5までであり得る、入力交流電圧の負の半周期内では、第2の分岐路と第2のダイオードD2aとが交互にオンにされる。
【００３３】
具体的には、本発明のこの実施形態の双方向変換回路によれば、従来のトーテムポール回路に基づいて、第1のダイオードD1a、第2のダイオードD2a、第1の双方向導通回路網D1d、第2の双方向導通回路網D2dが付加されている。さらに、第1のスイッチングトランジスタS1または第2のスイッチングトランジスタS2は、第1の時刻t1から第5の時刻t5までオンまたはオフにされるように制御されて、第1の分岐路、第1のダイオードD1a、第2の分岐路、および第2のダイオードD2aが交互にオンになるので、回路内で逆回復電流が発生することができず、この回路は交流電圧／直流電圧の双方向変換を実現することができる。
【００３４】
例えば、第1の端点と第3の端点が入力端であり、第2の端点が出力端であるとき、双方向変換回路はインバータ回路である。逆に、第2の端点が入力端であり、第1の端点および第3の端点が出力端であるとき、双方向変換回路は整流回路である。
【００３５】
任意選択的に、第1の時刻t1は、第2の端点に流入する、または第2の端点から流出する電流の正の半周期の開始時刻であってもよく、第3の時刻t3は、電流の正の半周期の終了時刻であってもよく、第2の時刻t2は、第1の時刻t1から第3の時刻t3までの時間間隔内の任意の時刻であってもよく、第5の時刻t5は、電流の負の半周期の終了時刻であってもよく、第4の時刻t4は、第3の時刻t3から第5の時刻t5までの時間間隔内の任意の時刻であってもよい。
【００３６】
任意選択的に、本発明のこの実施形態における双方向変換回路100は、コントローラを含み得る。コントローラは、第1のスイッチングトランジスタS1および第2のスイッチングトランジスタS2をオンまたはオフにされるように制御するように構成され得る。
【００３７】
具体的には、コントローラは、第1のスイッチングトランジスタS1を第1の時刻t1から第2の時刻t2までオンにされ、第2の時刻t2から第5の時刻t5までオフにされるように制御することができ、第2のスイッチングトランジスタS2を第1の時刻t1から第3の時刻t3までオフにされ、第3の時刻t3から第4の時刻t4までオンにされ、第4の時刻t4から第5の時刻t5までオフにされるように制御することができる。
【００３８】
図3Bは、本発明の一実施形態による双方向変換回路の別の回路構成の概略図である。スイッチングトランジスタは、寄生キャパシタおよび寄生ダイオードを含み得る。具体的には、第1のスイッチングトランジスタS1は寄生キャパシタC1および寄生ダイオードBD1を含むことがあり、第2のスイッチングトランジスタS2は寄生キャパシタC2および寄生ダイオードBD2を含むことがある。
【００３９】
寄生キャパシタC1および寄生キャパシタC2は、反転シナリオでは放電されることが可能であり、それにより、スイッチングトランジスタのソフトスイッチングを実現することが理解されるべきである。
【００４０】
第1の分岐路における第1のスイッチングトランジスタS1および第1の双方向導通回路網D1dの位置は、本発明のこの実施形態で提供される双方向変換回路に限定されないことがさらに理解されるべきである。例えば、第1のスイッチングトランジスタS1が第2の端点に接近してもよく、第1の双方向導通回路網D1dが第2の端点に接近してもよい。同様に、第2の分岐路における第2のスイッチングトランジスタS2および第2の双方向導通回路網D2dの位置も限定されない。例えば、第2のスイッチングトランジスタS2が第2の端点に接近してもよく、第2の双方向導通回路網D2dが第2の端点に接近してもよい。
【００４１】
上記の技術的解決策に基づいて、本発明の実施形態における双方向変換回路および双方向コンバータによれば、第1のダイオードD1a、第2のダイオードD2a、第1の双方向導通回路網D1d、および第2の双方向導通回路網D2dが従来のトーテムポール回路に付加され、第1のスイッチングトランジスタS1および第2のスイッチングトランジスタS2が異なる時刻にオンまたはオフにされるように制御されて、双方向変換回路の効率を増加させ、回路内の逆回復電流の発生を防止し、それによって双方向変換回路の性能を向上させる。
【００４２】
図4A〜図4Dは、図3Bに示す回路構成が同期整流のシナリオに適用されることを示す概略図である。図4A〜図4Dに示すように、第1の分岐路と第1のダイオードD1a、および第2の分岐路と第2のダイオードD2aが電流に対して交互にオンにされて、入力交流電圧が出力のための直流電圧に変換される。具体的な作動プロセスが図4A〜図4Dに示されている。
【００４３】
Vinは入力端であってもよく、Voutは出力端であってもよい。入力交流電圧の正の半周期内では、第2のスイッチングトランジスタS2がオフにされる。図4Aに示すように、第1の時刻t1から第2の時刻t2まで、第1のスイッチングトランジスタS1がオンにされ、電流が第2の端点に流入し、第1の分岐路を通って流れ、第1の端点から流出し得る。図4Bに示すように、第2の時刻t2から第3の時刻t3まで、第1のスイッチングトランジスタS1がオフにされ、電流が第2の端点に流入し、第1のダイオードD1aを通って流れ、第1の端点から流出し得る。
【００４４】
入力交流電圧の負の半周期内では、第1のスイッチングトランジスタS1がオフにされる。図4Cに示すように、第3の時刻t3から第4の時刻t4まで、第2のスイッチングトランジスタS2がオンにされ、電流が第3の端点に流入し、第2の分岐路を通って流れ、第2の端点から流出し得る。図4Dに示すように、第4の時刻t4から第5の時刻t5まで、第2のスイッチングトランジスタS2がオフにされ、電流が第3の端点に流入し、第2のダイオードD2aを通って流れ、第2の端点から流出し得る。
【００４５】
具体的には、電流は、より低い導通電圧降下を有する分岐路を流れるように選択することができる。入力交流電圧の正の半周期における第1の時刻t1から第2の時刻t2まで、第1のスイッチングトランジスタS1がオンにされ、第2のスイッチングトランジスタS2がオフにされる。第1の分岐路の第1の双方向導通回路網D1dの導通電圧降下は、第1のダイオードD1aの導通電圧降下よりも小さい。電流は、第2の端点に流入し、第1の分岐路を通って流れ、第1の端点から流出し得る。同様に、入力交流電圧の負の半周期における第3の時刻t3から第4の時刻t4まで、第1のスイッチングトランジスタS1がオフにされ、第2のスイッチングトランジスタS2がオンにされる。第2の双方向導通回路網D2dの導通電圧降下は、第2のダイオードD2aの導通電圧降下よりも小さい。電流は、第3の端点に流入し、第2の分岐路を通って流れ、第2の端点から流出し得る。
【００４６】
入力交流電圧の正の半周期の第3の時刻t3から第4の時刻t4までは、第1のスイッチングトランジスタS1がオフにされた直後に逆回復電流が発生することを防止するために、電流が第1のスイッチングトランジスタS1の代わりに第1のダイオードD1aを流れることを可能にされ得ることが理解されるべきである。したがって、第1の双方向導通回路網D1dの導通電圧降下と第1のスイッチングトランジスタS1の寄生ダイオードBD1の導通電圧降下との和は、第1のダイオードD1aの導通電圧降下より大きいことがある。入力交流電圧の負の半周期の第4の時刻t4から第5の時刻t5までは、第2のスイッチングトランジスタS2がオフにされた直後に逆回復電流が発生することを防止するために、電流が第2のスイッチングトランジスタS2の代わりに第2のダイオードD2aを流れることを可能にされ得る。したがって、第2の双方向導通回路網D2dの導通電圧降下と第2のスイッチングトランジスタS2の寄生ダイオードBD2の導通電圧降下との和は、第2のダイオードDa2の導通電圧降下より大きいことがある。
【００４７】
例えば、第1の双方向導通回路網D1dの導通電圧降下は1Vであり、第1のスイッチングトランジスタS1の寄生ダイオードBD1の導通電圧降下は1Vであり、第1のダイオードD1aの導通電圧降下は1.5Vである。第1の双方向導通回路網D1dの導通電圧降下と第1のスイッチングトランジスタS1の寄生ダイオードBD1の導通電圧降下との和は2Vであり、第1のダイオードD1aの導通電圧降下よりも大きい。したがって、第2の時刻t2から第3の時刻t3までは、第3の時刻t3で第1のスイッチングトランジスタS1がオフにされるときに逆回復電流の発生を防止するために、電流が第1のスイッチングトランジスタS1の寄生ダイオードBD1に代えて、第1のダイオードD1aを流れるように選択する。
【００４８】
本発明のこの実施形態が同期整流回路に使用されるとき、同期整流のシナリオではスイッチングトランジスタにおける逆回復電流の発生を防止するために、電流が、第2の時刻t2から第3の時刻t3までは第1の分岐路の代わりに第1のダイオードD1aを流れ、第4の時刻t4から第5の時刻t5までは第2の分岐路の代わりに第2のダイオードD2aを流れることを可能にされ、それによって回路の性能を向上させることが理解されるべきである。
【００４９】
この回路において、整流効率を増加させるために、電流が、ほとんどの時間に第1の分岐路および第2の分岐路を流れ、少しの時間に第1のダイオードD1aおよび第2のダイオードD2aを流れるように制御され得ることがさらに理解されるべきである。例えば、第2の時刻t2および第4の時刻t4は、入力交流電圧が0に近づく時刻であってもよい。この場合、第1の時刻t1から第2の時刻t2までの時間間隔は、第2の時刻t2から第3の時刻t3までの時間間隔よりもはるかに長く、第3の時刻t3から第4の時刻t4までの時間間隔は、第4の時刻t4から第5の時刻t5までの時間間隔よりもはるかに長い。さらに、第1のスイッチングトランジスタS1がオンにされるとき、第1の分岐路の導通電圧降下は第1のダイオードD1aの導通電圧降下よりも小さい。第2のスイッチングトランジスタS2がオンにされるとき、第2の分岐路の導通電圧降下は第2のダイオードD2aの導通電圧降下よりも小さい。したがって、この回路の電流は、ほとんどの時間で第1の分岐路および第2の分岐路を流れ、回路の整流効率を向上させながら逆回復電流の発生を防止する。
【００５０】
任意選択的に、本発明のこの実施形態では、第1のダイオードD1aおよび第2のダイオードD2aは、高速回復ダイオードまたは炭化ケイ素SiCダイオードであってもよい。
【００５１】
任意選択的に、図5に示すように、第1の双方向導通回路網D1dまたは第2の双方向導通回路網D2dは、逆極性を有する2つの並列のダイオードD1およびD2であってもよい。
【００５２】
任意選択的に、第1の双方向導通回路網D1dまたは第2の双方向導通回路網D2dは、1つの金属酸化膜半導体電界効果トランジスタであってもよいし、少なくとも2つの直列の金属酸化膜半導体電界効果トランジスタであってもよい。
【００５３】
任意選択的に、第1の双方向導通回路網D1dまたは第2の双方向導通回路網D2dは、1つの絶縁ゲート・バイポーラ・トランジスタであってもよいし、少なくとも2つの直列の絶縁ゲート・バイポーラ・トランジスタであってもよい。
【００５４】
例えば、図6Aに示すように、第1の双方向導通回路網D1dまたは第2の双方向導通回路網D2dは、1つの金属酸化膜半導体電界効果トランジスタDc1または1つの絶縁ゲート・バイポーラ・トランジスタDc1であってもよい。あるいは、図6Bに示すように、第1の双方向導通回路網D1dまたは第2の双方向導通回路網D2dは、2つの直列の金属酸化膜半導体電界効果トランジスタDc2または2つの直列の絶縁ゲート・バイポーラ・トランジスタDc2であってもよい。
【００５５】
図7A〜図7Dは、図3Bに示す回路構成が反転シナリオに適用されることを示す概略図である。図7A〜図7Dに示すように、第1の分岐路と第1のダイオードD1a、および第2の分岐路と第2のダイオードD2aが電流に対して交互にオンにされて、入力直流電圧が交流電圧に変換される。具体的な作動プロセスが図7A〜図7Dに示されている。
【００５６】
Vinは入力端であってもよく、Voutは出力端であってもよい。出力交流電圧の正の半周期内では、第2のスイッチングトランジスタS2がオフにされる。図7Aに示すように、第1の時刻t1から第2の時刻t2まで、第1のスイッチングトランジスタS1がオンにされ、電流が第1の端点に流入し、第1の分岐路を通って流れ、第2の端点から流出し得る。図7Bに示すように、第2の時刻t2から第3の時刻t3まで、第1のスイッチングトランジスタS1がオフにされ、電流が第3の端点に流入し、第2の分岐路を通って流れ、第2の端点から流出し得る。
【００５７】
出力交流電圧の負の半周期内では、第1のスイッチングトランジスタS1がオフにされる。図7Cに示すように、第3の時刻t3から第4の時刻t4まで、第2のスイッチングトランジスタS2がオンにされ、電流が第2の端点に流入し、第2の分岐路を通って流れ、第3の端点から流出し得る。図7Dに示すように、第4の時刻t4から第5の時刻t5まで、第2のスイッチングトランジスタS2がオフにされ、電流が第2の端点に流入し、第1の分岐路を通って流れ、第1の端点から流出し得る。
【００５８】
具体的には、第2の時刻t2から第3の時刻t3までは、第1のスイッチングトランジスタS1および第2のスイッチングトランジスタS2がオフにされ、第2の双方向導通回路網D2dを用いて寄生キャパシタC2が放電され得る。同様に、第4の時刻t4から第5の時刻t5までは、第1の双方向導通回路網D1dを用いて寄生キャパシタC1が放電され得るので、第1のスイッチングトランジスタS1および第2のスイッチングトランジスタS2がソフトスイッチングを実現することができ、回路の全体的な性能を向上させることができる。
【００５９】
任意選択的に、第1のスイッチングトランジスタS1または第2のスイッチングトランジスタS2は、MOSFETまたはIGBTであってもよい。
【００６０】
本発明のこの実施形態における双方向変換回路100は、別のシナリオ、例えばブリッジレスの力率補正のシナリオにも適用され得ることが理解されるべきでる。
【００６１】
本発明の一実施形態による双方向コンバータが、図8および図9を参照して以下で詳細に説明される。
【００６２】
図8は、本発明の一実施形態による双方向コンバータ200の回路構成の概略図である。図8に示すように、双方向コンバータ200は、
上記第1の双方向変換回路101と、上記第2の双方向変換回路102と、上記第3の双方向変換回路103と、
トランス201であって、1次側巻線および2次側巻線を含み、トランスの2次側巻線の一端が第1の双方向変換回路101の第2の端点に接続され、トランスの2次側巻線の他端が第2の双方向変換回路102の第2の端点に接続される、トランスと、
共振キャビティ300であって、第1のポート、第2のポート、第3のポート、および第4のポートを含み、第1のポートは、第3の双方向変換回路103の第2の端点に接続され、第2のポートは、第3の双方向変換回路103の第3の端点に接続され、第3のポートと第4のポートは、トランス201の1次側巻線に別々に接続される、共振キャビティと、
ブリッジレスPFC回路400であって、2つの交流ポートおよび2つの直流ポートを含み、2つの直流ポートは、第3の双方向変換回路103の第1の端点および第3の端点に別々に接続される、ブリッジレスPFC回路と、
を含む。
【００６３】
具体的には、双方向コンバータ200の一方の側が交流電源に接続されることができ、双方向コンバータ200の他方の側が直流電源に接続されることができる。交流電源は交流電圧を出力する。双方向コンバータ200を用いて交流電圧が直流電圧に変換されることができ、直流電圧が直流電源に入力される。直流電源は直流電圧を出力する。双方向コンバータ200を用いて直流電圧が交流電圧に変換されることができ、交流電圧が交流電源に入力されて、交流電圧／直流電圧の双方向変換を実現する。
【００６４】
任意選択的に、図9に示すように、図9は、本発明の一実施形態による双方向コンバータの別の回路構成の概略図である。双方向コンバータ200は、キャパシタ500であって、第1の双方向変換回路101の第1の端点が第2の双方向変換回路102の第1の端点に接続され、かつキャパシタ500の正端に接続され、第1の双方向変換回路101の第3の端点が第2の双方向変換回路102の第3の端点に接続され、かつキャパシタ500の負端に接続される、キャパシタ500をさらに含むことができる。
【００６５】
当業者は、本明細書において開示された実施形態で説明された例と組み合わせて、ユニットおよびアルゴリズムのステップが、電子ハードウェアまたはコンピュータソフトウェアと電子ハードウェアの組み合わせにより実現され得ることを認識し得る。機能がハードウェアにより実行されるか、ソフトウェアにより実行されるかは、特定のアプリケーションおよび技術的解決策の設計制約条件に依存する。当業者は、特定のアプリケーションごとに、説明された機能を実現するために種々の方法を使用し得るが、その実装がこの出願の範囲を越えると解釈されるべきでない。
【００６６】
説明を簡便で簡潔にするために、上記のシステム、装置、およびユニットの詳細な作動処理については、上記の方法の実施形態における対応するプロセスを参照されたく、詳細は再度ここで説明されないことは、当業者には明確に理解され得る。
【００６７】
この出願で提供されるいくつかの実施形態では、開示されたシステム、装置、および方法は、他の方式で実現され得ることが理解されるべきである。例えば、説明された装置の実施形態は単に一例である。例えば、ユニットの区分は単に論理機能の区分であり、実際の実装では他の区分であってもよい。例えば、複数のユニットまたは構成要素は、組み合わせてもよいし、あるいは別のシステムに統合してもよいし、あるいはいくつかの特徴は無視されてもよいし、実行されなくてもよい。さらに、表示または説明された相互結合または直接結合または通信接続は、いくつかのインターフェースを用いて実現され得る。装置またはユニット間の間接結合または通信接続は、電子的、機械的、または他の形式で実現され得る。
【００６８】
個別の部分として説明されたユニットは物理的に分離されてもよいし、されなくてもよく、ユニットとして表示された部分は物理的なユニットであってもよいし、そうでなくてもよく、1つの場所に配置されてもよいし、複数のネットワークユニット上に分散されてもよい。ユニットの一部または全部は、実施形態の解決策の目的を達成するための実際的な要件に従って選択され得る。
【００６９】
さらに、本発明の実施形態における機能ユニットは、1つの処理ユニットに統合してもよいし、あるいはユニットの各々が物理的に単独で存在してもよいし、あるいは2つ以上のユニットが1つのユニットに統合されてもよい。
【００７０】
機能がソフトウェア機能ユニットの形式で実現され、独立した製品として販売または使用されるとき、その機能はコンピュータ可読記憶媒体に格納されてもよい。このような理解に基づいて、本質的に本発明の実施形態の技術的解決策、または従来技術に寄与する一部、または技術的解決策のいくつかは、ソフトウェア製品の形式で実現され得る。ソフトウェア製品は、記憶媒体に格納され、本発明の実施形態において説明された方法のステップの全てまたは一部を実行するように（パーソナルコンピュータ、サーバ、またはネットワーク装置であり得る）コンピュータデバイスに命令するためのいくつかの命令を含む。上記の記憶媒体は、USBフラッシュドライブ、リムーバブルハードディスク、リード・オンリ・メモリ（Read-Only Memory、ROM）、ランダム・アクセス・メモリ（Random Access Memory、RAM）、磁気ディスク、または光ディスクなどのプログラムコードを記憶することができる任意の媒体を含む。
【００７１】
上記の説明は、単にこの出願の特定の実装方式であるが、この出願の保護範囲を限定することは意図されない。この出願で開示される技術的範囲内で当業者が容易に理解されるいずれの変形または置換も、この出願の保護範囲内に含まれるものである。したがって、この出願の保護範囲は、特許請求の範囲の保護範囲に従うものである。
【符号の説明】
【００７２】
100  双方向変換回路
101  第1の双方向変換回路
102  第2の双方向変換回路
103  第3の双方向変換回路
200  双方向コンバータ
201  トランス
300  共振キャビティ
400  ブリッジレスPFC回路
500  キャパシタ
【図１】
0006571286.tif 000002
【図２Ａ】
0006571286.tif 000003
【図２Ｂ】
0006571286.tif 000004
【図３Ａ】
0006571286.tif 000005
【図３Ｂ】
0006571286.tif 000006
【図４Ａ】
0006571286.tif 000007
【図４Ｂ】
0006571286.tif 000008
【図４Ｃ】
0006571286.tif 000009
【図４Ｄ】
0006571286.tif 000010
【図５】
0006571286.tif 000011
【図６Ａ】
0006571286.tif 000012
【図６Ｂ】
0006571286.tif 000013
【図７Ａ】
0006571286.tif 000014
【図７Ｂ】
0006571286.tif 000015
【図７Ｃ】
0006571286.tif 000016
【図７Ｄ】
0006571286.tif 000017
【図８】
0006571286.tif 000018
【図９】
0006571286.tif 000019