(57)【特許請求の範囲】
【請求項１】
回路であって、前記回路は下記を備える、
スイッチングレギュレータ、ここで、前記スイッチングレギュレータは、スイッチング周波数を有するスイッチング信号を受信する、と、
前記スイッチング周波数を監視するように構成されたモニタ回路と、
前記スイッチングレギュレータの出力に結合された再構成可能なインダクタンス、ここにおいて、前記モニタ回路が、前記スイッチング周波数に少なくとも基づいて複数のインダクタンス値間で前記再構成可能なインダクタンスを変更するように構成される、と、
エンベロープトラッキング信号を受信するように構成された増幅器、ここにおいて、前記増幅器の出力が、電源電圧を与えるように前記スイッチングレギュレータの出力に結合される、と、
前記エンベロープトラッキング信号に基づいて前記スイッチング信号を生成するように構成されたスイッチング発生器回路、
ここにおいて、前記モニタ回路が、前記エンベロープトラッキング信号の周波数を前記スイッチング信号の前記スイッチング周波数と比較し、それに従って、前記再構成可能なインダクタンスを変更するようにさらに構成される、ここにおいて、前記再構成可能なインダクタンスを変更することは、前記モニタ回路が、前記スイッチング信号の前記スイッチング周波数が、前記エンベロープトラッキング信号の前記周波数よりも大きいとき、より高いインダクタンス値を有するように前記再構成可能なインダクタンスをシグナリングし、前記モニタ回路が、前記エンベロープトラッキング信号の前記周波数が前記スイッチング信号の前記スイッチング周波数まで増加するとき、より低いインダクタンス値を有するようにインダクタンスを変更するように前記再構成可能なインダクタンスをシグナリングすることを備える。
【請求項２】
前記再構成可能なインダクタンスが複数のインダクタと複数のスイッチとを備える、請求項１に記載の回路。
【請求項３】
前記再構成可能なインダクタンスは、複数のインダクタと、閉じられたとき前記複数のインダクタが並列に構成されるように接続された第１のスイッチと、閉じられたとき前記複数のインダクタが直列に構成されるように接続された第２のスイッチとを備える、請求項１に記載の回路。
【請求項４】
前記再構成可能なインダクタンスは、２つのインダクタと、閉じられたとき前記２つのインダクタが並列に構成されるように接続された第１のスイッチと、閉じられたとき前記２つのインダクタが直列に構成されるように接続された第２のスイッチとを備える、請求項３に記載の回路。
【請求項５】
前記モニタ回路は、推定器回路であり、前記推定器回路は、平均インダクタンスを生成するために、前記エンベロープトラッキング信号の前記周波数が前記スイッチング信号の前記スイッチング周波数よりも小さいとき、複数の離散インダクタンス値間で前記再構成可能なインダクタンスを交互に変更し、ここにおいて、前記平均インダクタンスは、前記エンベロープトラッキング信号の前記周波数が増加するとき減少させられる、請求項１に記載の回路。
【請求項６】
前記推定器回路が、
前記エンベロープトラッキング信号中の各ピークまたは谷でのパルスを含む第１のクロック信号を生成するための第１の検出器回路と、
前記スイッチング信号のエッジに基づいて第２のクロック信号を生成するための第２の検出器回路と、
前記第１のクロック信号の周波数を前記第２のクロック信号の周波数と比較し、それに従って、前記再構成可能なインダクタンスを変更するための論理信号を生成するための周波数比較回路と、
を備える、請求項５に記載の回路。
【請求項７】
スイッチングレギュレータによって、スイッチング周波数を有するスイッチング信号を受信することと、
前記スイッチング周波数を監視することと、
前記スイッチング周波数に少なくとも基づいて複数のインダクタンス値間で前記スイッチングレギュレータの出力に結合されたインダクタンスを再構成することと、
増幅器の入力においてエンベロープトラッキング信号を受信すること、ここにおいて、前記増幅器の出力が、電源電圧を与えるように前記スイッチングレギュレータの出力に結合される、と、
前記エンベロープトラッキング信号に基づいて前記スイッチング信号を発生することと、
前記エンベロープトラッキング信号の周波数を前記スイッチング信号の前記スイッチング周波数と比較し、それに従って、前記インダクタンスを再構成することによって前記インダクタンスを変更すること、ここにおいて、前記インダクタンスを再構成することによって前記インダクタンスを変更することは、前記スイッチング信号の前記スイッチング周波数が、前記エンベロープトラッキング信号の前記周波数よりも大きいとき、より高いインダクタンス値を有するように前記インダクタンスをシグナリングし、前記エンベロープトラッキング信号の前記周波数が前記スイッチング信号の前記スイッチング周波数まで増加するとき、より低いインダクタンス値を有するように前記インダクタンスを変更するように前記インダクタンスをシグナリングすることを備える、と、
を備える方法。
【請求項８】
前記インダクタンスを再構成することが、平均インダクタンスを生成するために複数の離散インダクタンス値間で前記インダクタンスを交互に変更することを備える、請求項７に記載の方法。
【請求項９】
前記インダクタンスが、複数のスイッチによって互いに結合された複数のインダクタを備え、ここにおいて、前記インダクタンスを再構成することが、１つまたは複数のスイッチをオンにすることと、１つまたは複数の他のスイッチをオフにすることとを備える、請求項７に記載の方法。
【請求項１０】
前記インダクタンスは、複数のインダクタと、閉じられたとき前記複数のインダクタが並列に構成されるように接続された第１のスイッチと、閉じられたとき前記複数のインダクタが直列に構成されるように接続された第２のスイッチとを備える、請求項７に記載の方法。
【請求項１１】
前記インダクタンスは、２つのインダクタと、閉じられたとき前記２つのインダクタが並列に構成されるように接続された第１のスイッチと、閉じられたとき前記２つのインダクタが直列に構成されるように接続された第２のスイッチとを備える、請求項１０に記載の方法。
【請求項１２】
第１のクロック信号を生成するために前記エンベロープトラッキング信号波形中の各ピークまたは谷を検出することと、
第２のクロック信号を生成するために前記スイッチング信号のエッジを検出することと、
前記第１のクロック信号の周波数を前記第２のクロック信号の周波数と比較し、それに従って、前記インダクタンスを再構成するための信号を生成することと、
をさらに備える、請求項７に記載の方法。
【請求項１３】
スイッチングレギュレータ、ここで、前記スイッチングレギュレータが、スイッチング周波数を有するスイッチング信号を受信する、と、
前記スイッチングレギュレータの出力に結合された再構成可能なインダクタンスと、
前記スイッチング周波数を監視し、前記スイッチング周波数に少なくとも基づいて複数のインダクタンス値間で前記再構成可能なインダクタンスを変更するための手段と、
エンベロープトラッキング信号を受信するための増幅器、ここにおいて、前記増幅器の出力が、電源電圧を与えるように前記スイッチングレギュレータの出力に結合される、と、
前記エンベロープトラッキング信号に基づいて前記スイッチング信号を発生するための手段と、
前記エンベロープトラッキング信号の周波数を前記スイッチング信号の前記スイッチング周波数と比較し、それに従って、前記再構成可能なインダクタンスを変更するための手段、ここにおいて、前記再構成可能なインダクタンスを前記変更するための手段は、前記スイッチング信号の前記スイッチング周波数が、前記エンベロープトラッキング信号の前記周波数よりも大きいとき、より高いインダクタンス値を有するように前記再構成可能なインダクタンスをシグナリングし、前記エンベロープトラッキング信号の前記周波数が前記スイッチング信号の前記スイッチング周波数まで増加するとき、より低いインダクタンス値を有するようにインダクタンスを変更するように前記再構成可能なインダクタンスをシグナリングする、と、
を備える回路。
【請求項１４】
前記再構成可能なインダクタンスは、複数のインダクタと、閉じられたとき前記複数のインダクタが並列に構成されるように接続された第１のスイッチと、閉じられたとき前記複数のインダクタが直列に構成されるように接続された第２のスイッチとを備える、請求項１３に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]本出願は、その内容全体がすべての目的のために参照により本明細書に組み込まれる、２０１５年３月３１日に出願された米国出願第１４／６７５，３５４号の優先権を主張する。
【背景技術】
【０００２】
[0002]本開示は電子回路および方法に関し、詳細には、再構成可能なインダクタンス（reconfigurable inductance）を有するスイッチングレギュレータ回路および方法に関する。
【０００３】
[0003]スイッチングレギュレータは、異なる電気的構成に、および異なる電気的構成から受動要素を切り替えることによって、調節された電圧または電流を生成する回路である。図１は、１つのスイッチングレギュレータトポロジーの一例を示す。この例示的なスイッチングレギュレータでは、入力電圧、Ｖｄｄがインダクタ（Ｌ）１０３を充電するようにスイッチ１０１および１０２がオンおよびオフにされる。スイッチ１０１が閉じられ、スイッチ１０２が開いているとき、エネルギーがＶｄｄからインダクタ１０３に与えられて、インダクタ電流ＩＬを発生する。スイッチ１０２は周期的に閉じられ、スイッチ１０１は開かれ、インダクタ電流ＩＬは、インダクタ中のエネルギーが散逸するように出力「ｏｕｔ」に流れ続ける。スイッチ１０１および１０２はスイッチ制御回路１０４によって制御され、各スイッチのオン／オフ時間はいくつかの異なる適用例要件に従って変動し得る。スイッチングレギュレータは、電圧および電流を与えるための非常に効率的な回路であるが、いくつかの適用例ではいくつかの問題がある。
【０００４】
[0004]たとえば、スイッチングレギュレータに伴う１つの課題は、スイッチがオンおよびオフにされるとき、スイッチによって発生されるノイズである。これは、スイッチングノイズと呼ばれる。スイッチングノイズは、より大きいインダクタを使用して効果的に抑圧され得る。しかしながら、より大きいインダクタを使用することは、特に出力での電圧が変化している場合、効率を劣化させるという欠点を有する。たとえば、広帯域幅範囲にわたってノイズと効率性能との間の最も良好なトレードオフを達成する単一のインダクタを選択することは、非常に困難である。
【０００５】
[0005]スイッチングレギュレータが採用される１つの特定の適用例は、電力増幅器適用例におけるエンベロープトラッキングにおけるものである。線形電力増幅器において高効率を達成することは、特に変調方式が一層複雑になっており、それらのピーク対平均電力の比が増加するワイヤレス適用例では、難しい。エンベロープトラッキング（ＥＴ：Envelope Tracking）は、送信中の効率を改善するようにそれの電源電圧を連続的に調整することによってＰＡの効率をブーストするための手法である。
【０００６】
[0006]図２は、１つのタイプのエンベロープトラッキングシステムのための例示的な構成を示す。この例では、電力増幅された信号Ｖｏｕｔを生成するために、入力信号Ｖｉｎが電力増幅器（ＰＡ：power amplifier）２０３の入力において与えられる。ＰＡ２０３は、線形増幅器２０１とスイッチング段２０２との構成から電源電圧Ｖｄｄと電源電流Ｉｄｄとを受け取る。線形段とスイッチング段とは、電力増幅器２０３の効率を改善するために、電力増幅器入力信号Ｖｉｎのエンベロープに基づいてＶｄｄのレベルを調整するように一緒に動作する。この例では、たとえば、線形増幅器２０１は、Ｖｉｎのエンベロープを表すエンベロープトラッキング信号（ＥＴ）を受信する。線形増幅器２０１は電圧Ｖｄｄと電流Ｉａｍｐとを生成し得る。スイッチング段２０２は、エンベロープ信号に基づいてスイッチング信号ＳＷを受信する。この例では、ＳＷは、Ｉａｍｐを検知することによって発生される。スイッチング段２０２は電圧Ｖｄｄと電流Ｉｓｗとを生成する。電流Ｉａｍｐと電流Ｉｓｗとの和は、ＰＡ２０３によって引き出される電源電流Ｉｄｄである。スイッチングレギュレータ段２０２はＥＴの効率をブーストするが、それはノイズが多い。線形レギュレータ段２０１は、より高速であり、ＰＡのピーク効率を達成するために最適な電源電圧を保証するが、それは（電力）損失である。残念ながら、ノイズと効率とは、矛盾する性能要件である。
【０００７】
[0007]エンベロープトラッキングは、ＲＦ送信機経路におけるＰＡの効率を効果的に改善する一方、必然的にスイッチングノイズをもたらし、スイッチングノイズはＲＦ受信機帯域に入り得、したがって、受信機感度を劣化させる。スイッチングノイズの周波数成分は、時々、送信機帯域プロファイルとコヒーレントであり、ノイズを効果的に除去するためのフィルタを実装することを困難にする。上述のように、スイッチングノイズは、より大きいインダクタを使用して効果的に抑圧されるが、効率が低減され得る。
【０００８】
[0008]多くの既存のエンベロープトラッキングシステムの場合、インダクタの選定は、ノイズと効率性能とがバランスするように行われる。しかしながら、インダクタの特定の選定は、広範囲のエンベロープ帯域幅要件を満たすことができない。
【発明の概要】
【０００９】
[0009]本開示は、再構成可能なインダクタンスを有するスイッチングレギュレータ回路および方法を含む。一実施形態では、回路は、スイッチングレギュレータ、ここで、スイッチングレギュレータは、スイッチング周波数を有するスイッチング信号を受信する、と、スイッチング周波数を監視するためのモニタ回路と、スイッチングレギュレータの出力における再構成可能なインダクタンス、ここにおいて、モニタ回路が、スイッチング周波数に基づいて複数のインダクタンスの値の間で再構成可能なインダクタンスを変更する、と、を備える。エンベロープトラッキング適用例では、スイッチング段インダクタンスを調整するために、エンベロープトラッキング信号周波数およびスイッチング周波数が監視される。
【００１０】
[0010]以下の発明を実施するための形態および添付の図面は、本開示の性質および利点のより良い理解を与える。
【図面の簡単な説明】
【００１１】
【図１】[0011]１つのスイッチングレギュレータトポロジーの一例を示す図。
【図２】[0012]１つのタイプのエンベロープトラッキングシステムのための例示的な構成を示す図。
【図３Ａ】[0013]一実施形態によるスイッチングレギュレータ回路を示す図。
【図３Ｂ】[0014]一実施形態による方法を示す図。
【図４Ａ】[0015]別の実施形態による、エンベロープトラッキングのための再構成可能なインダクタンスをもつ例示的な回路を示す図。
【図４Ｂ】[0016]電力増幅器へのエンベロープトラッキング電源を発生するための例示的な回路を示す図。
【図５Ａ】[0017]一実施形態による、第１の状態での例示的な再構成可能なインダクタンスを示す図。
【図５Ｂ】[0018]一実施形態による、第２の状態での例示的な再構成可能なインダクタンスを示す図。
【図６】[0019]一実施形態による、例示的な推定器回路を示す図。
【図７Ａ】[0020]一実施形態による、スイッチング周波数を下回るエンベロープトラッキング信号周波数のための例示的な波形を示す図。
【図７Ｂ】[0021]一実施形態による、高周波エンベロープトラッキング信号のための例示的な波形を示す図。
【図８Ａ】[0022]一実施形態による、例示的なピーク／谷検出器を示す図。
【図８Ｂ】[0023]一実施形態による、例示的なエッジ検出器を示す図。
【発明を実施するための形態】
【００１２】
[0024]本開示は、再構成可能なインダクタンスを有するスイッチングレギュレータ回路および方法に関する。以下の説明では、説明の目的で、本開示の完全な理解を与えるために、多数の例および具体的な詳細が記載される。ただし、特許請求の範囲において表される本開示は、単独で、または以下で説明される他の特徴との組合せで、これらの例における特徴の一部または全部を含み得、本明細書で説明される特徴と概念との変更形態と等価物とをさらに含み得ることが、当業者には明らかであろう。
【００１３】
[0025]図３Ａは、一実施形態による、スイッチングレギュレータ回路を示す。一実施形態では、スイッチングレギュレータは、スイッチ制御回路３０４によってオンおよびオフにされる、第１のスイッチ３０１と第２のスイッチ３０２とを含む。スイッチングレギュレータは、スイッチ３０１および３０２を（たとえば、特定のデューティサイクルにおいて）オンおよびオフにするためのスイッチング周波数を有するスイッチング信号を含む。この例では、スイッチ３０１および３０２はＭＯＳトランジスタである。しかしながら、様々な他の好適なスイッチ技術が使用され得ることを理解されたい。本開示の特徴および利点は、スイッチングレギュレータのスイッチング周波数を監視するためのモニタ回路３０５を含む。回路は、スイッチングレギュレータの出力において再構成可能なインダクタンス３０３をさらに含む。モニタ回路３０５は再構成可能なインダクタンス３０３に結合され、システムの性能を最適化するためにスイッチング周波数に基づいて複数のインダクタンスの値の間で再構成可能なインダクタンス３０３を変更するための信号（たとえば、論理信号）を生成する。たとえば、いくつかの実施形態では、インダクタンスは、スイッチング周波数が増加するとき低減される。特定の例では、再構成可能なインダクタンス３０３は、複数のインダクタと複数のスイッチとを備え得る。スイッチは、スイッチングレギュレータの出力におけるインダクタの構成を変更するために開閉され、システムの性能を改善し得る。たとえば、いくつかの適用例では、低い周波数においてより大きいインダクタンスを有し、より高い周波数においてより小さいインダクタンスを有することは、望ましいことがある。したがって、一実施形態では、スイッチング周波数が第１の周波数であるとき、再構成可能なインダクタンスは第１のインダクタンス値を有し、スイッチング周波数が、第１の周波数よりも大きい第２の周波数であるとき、再構成可能なインダクタンスは、第１のインダクタンス値よりも小さい第２のインダクタンス値を有する。別の例として、インダクタンスは、インダクタを異なる構成で配列することによって、変化し得る。たとえば、第１の構成では、再構成可能なインダクタンス３０３は複数のインダクタを並列に備え得、第２の構成では、再構成可能なインダクタンス３０３は複数のインダクタを直列に備え得る。本開示のさらなる例および利点が以下でさらに詳細に説明される。
【００１４】
[0026]図３Ｂは、一実施形態による方法を示す。３１０において、システムは、スイッチングレギュレータのスイッチング周波数を監視する。３１１において、スイッチング周波数に基づいて複数のインダクタンスの値の間でスイッチングレギュレータの出力におけるインダクタンスを再構成する。一実施形態では、インダクタンスを再構成することは、平均インダクタンスを生成するために複数の離散インダクタンスの値の間でインダクタンスを交互に変更することを備える。さらなる例示的なインダクタ配列および制御技法が、以下でより詳細に説明される。
【００１５】
[0027]図４Ａは、別の実施形態による、エンベロープトラッキングのための再構成可能なインダクタンスをもつ例示的な回路を示す。電力増幅器４５０が入力信号Ｖｉｎを受信し、電力増幅された出力信号Ｖｏｕｔを生成する。ＰＡ４５０は、線形増幅器とスイッチングレギュレータとから電源電圧Ｖａｍｐと供給電流Ｉｄｄとを受け取る。線形増幅器４０１は、たとえば、Ｖｉｎのエンベロープに基づいてエンベロープトラッキング信号ＥＴを受信し、電圧Ｖａｍｐと電流Ｉａｍｐとを生成する。センサー４９０がＩａｍｐを検知し、スイッチング発生器４０２が、スイッチング周波数を有するスイッチング信号ＤＲＶを生成する。ＤＲＶは、スイッチ４０４および４０５をオンおよびオフにするために駆動回路４０３に与えられる。スイッチ４０４とスイッチ４０５との間のスイッチングノードは、再構成可能インダクタ４０７の入力端子に結合される。再構成可能インダクタ４０７の出力端子は、スイッチング段からの電流Ｉｓｗを与えるために線形増幅器４０１の出力に結合される。電流Ｉｓｗと電流Ｉａｍｐとは、Ｉｄｄを与えるために合成される。説明の目的で、線形増幅器およびスイッチング段の動作は、ＶｄｄおよびＩｄｄが一定であると仮定することによって理解され得る。Ｉａｍｐは、初めはＰＡ４５０に向かって正であり得る。センサー４９０は正のＩａｍｐ電流を検出し、スイッチング発生器４０２はスイッチング信号ＤＲＶを高にし得る。ＤＲＶ高はドライバ４０３に通されて、スイッチ４０４をオンにし、スイッチ４０５をオフにする。したがって、Ｖｄｄは再構成可能なインダクタンス４０７の入力端子に印加され、それにより、Ｉｓｗを増加させる。ＩｓｗがＩｄｄを上回って増加するとき、Ｉａｍｐは負になり、これは４９０において検知され、４０２においてＤＲＶが低になることにつながり得る。ＤＲＶ低はスイッチ４０４をオフにし、スイッチ４０５をオンにし、Ｉｓｗをランプダウンさせる。スイッチングサイクルが、次いで繰り返される。エンベロープ信号ＥＴと、ＰＡ４５０によって引き出される電流との変化は、たとえば、スイッチング信号ＤＲＶのスイッチング周波数を変化させることになる。
【００１６】
[0028]一実施形態では、スイッチング信号ＤＲＶは、モニタ回路４０６によって受信される。モニタ回路４０６は、エンベロープ信号ＥＴの周波数に関する情報をさらに受信し得る。この例では、モニタ回路４０６はエンベロープトラッキング周波数において電圧信号Ｖａｍｐを受信する。エンベロープトラッキング信号周波数が増加するとき、スイッチング信号ＤＲＶのスイッチング周波数は増加することになる。しかしながら、スイッチング段の速度、およびＤＲＶのスイッチング周波数は、より高い周波数におけるエンベロープトラッキング信号周波数をトラッキングすることが可能でないことがあり、ここで、エンベロープトラッキング周波数は、スイッチング信号ＤＲＶのスイッチング周波数を満たすか、さらには超え得る。
【００１７】
[0029]有利には、この例では、モニタ回路４０６は、（たとえば、Ｖａｍｐにおける）エンベロープトラッキング信号ＥＴの周波数をスイッチング信号ＤＲＶのスイッチング周波数と比較し、それに従って、再構成可能なインダクタンスを変更し得る。たとえば、モニタ回路４０６は、スイッチング段の出力におけるインダクタンスを変更するための信号（たとえば、論理信号）を送るために、再構成可能インダクタ４０７に結合された出力を有し得る。たとえば、低いＥＴ周波数において、スイッチング信号ＤＲＶのスイッチング周波数は、Ｖａｍｐの周波数よりも大きいことがある。したがって、この状況では、より大きいインダクタンスを有することが望ましいことがあり、モニタ回路４０６は、より高いインダクタンス値を有するように再構成可能なインダクタンス４０７をシグナリングし得る。しかしながら、Ｖａｍｐの周波数がＤＲＶの周波数まで増加するとき、より低いインダクタンス値を有することが望ましいことがある。したがって、より高いＶａｍｐ周波数において、モニタ回路４０６は、より低いインダクタンス値を有するようにインダクタンスを変更するように再構成可能なインダクタンス４０７にシグナリングし得る。いくつかの実施形態では、モニタ回路４０６は、平均インダクタンスを生成するために（たとえば、エンベロープトラッキング信号の周波数がスイッチング信号のスイッチング周波数よりも小さいとき）複数の離散インダクタンスの値の間で交互に変更するように再構成可能なインダクタンス４０７にシグナリングし得る。したがって、平均インダクタンスは、たとえば、エンベロープトラッキング信号の周波数が増加するとき減少させられ得る。この手法は、以下の例示的な実装形態によって示される。
【００１８】
例
[0030]以下は、上記で説明された技法の１つの例示的な実装形態の説明である。図４Ｂは、電力増幅器へのエンベロープトラッキング電源を発生するための例示的な回路を示す。この例では、線形増幅器（ＬｉｎＡｍｐ）４１０は、差動入力ＤＡＣＰおよびＤＡＣＮ上で、たとえば、デジタルアナログ変換器の出力であり得るエンベロープトラッキング信号を受信する。ＬｉｎＡｍｐ４１０は、出力電圧ＶＡＭＰと出力電流Ｉａｍｐとを発生する。Ｉａｍｐは検知され、ヒステリシスを有する比較器４１１の１つの入力に与えられる。検知は、たとえば、直列検知抵抗器、または他の電流検知技法を使用して実装され得る。したがって、Ｉａｍｐが正であり、第１のヒステリシスレベルよりも大きい大きさを有するとき、比較器出力、スイッチング信号ＥＴＤＲＶは、高に切り替わる。Ｉａｍｐが負であり、第２のヒステリシスレベルよりも小さい大きさを有するとき、比較器出力、スイッチング信号ＥＴＤＲＶは、低に切り替わる。スイッチング信号ＥＴＤＲＶは、インバータ４１２および４１４を通して、高側スイッチとして働くＰＭＯＳトランジスタＭｐのゲートに結合される。同様に、スイッチング信号ＥＴＤＲＶは、インバータ４１２とバッファ４１３とを通して、低側スイッチとして働くＮＭＯＳトランジスタＭｎのゲートに結合される。高側スイッチは、たとえば、バッテリーであり得る電源端子、ＶＢＡＴＴに結合されたソース端子を有し得、低側スイッチは、接地に結合されたソース端子を有し得る。ＭｐおよびＭｎのドレインは、電圧ＶＳＷを有するスイッチングノードを形成するために互いに結合される。スイッチングノードは再構成可能なインダクタンス４９１の入力端子に結合される。再構成可能なインダクタンス４９１の出力端子は、線形増幅器４１０の出力と、電力増幅器４５０の電源端子とに結合される。
【００１９】
[0031]この例では、モニタ回路は推定器回路４１５であり、それは、エンベロープトラッキング信号ＶＡＭＰの周波数をスイッチング信号ＥＴＤＲＶのスイッチング周波数と比較し、それに従って、スイッチング段の出力において平均インダクタンスを生成するためにインダクタンス構成を交替することによって再構成可能なインダクタンス４９１を変更する。したがって、ＶＡＭＰおよびＥＴＤＲＶは推定器回路４１５の入力に結合される。推定器回路の例示的な実装形態が、以下で示される。
【００２０】
[0032]この例では、再構成可能なインダクタンス４９１は、２つのインダクタ４１７および４１８と、３つのスイッチ４３０〜４３２とを備える。インダクタ４１８は、再構成可能なインダクタンス４９１の入力端子に結合された第１の端子と、スイッチ４３１の端子およびスイッチ４３２の端子に結合された第２の端子とを有する。同様に、インダクタ４１７は、再構成可能なインダクタンス４９１の出力端子に結合された第１の端子と、スイッチ４３０の端子およびスイッチ４３１の他の端子に結合された第２の端子とを有する。図４Ｂに示されているように、スイッチ４３０は、再構成可能なインダクタンス４９１の入力に結合された第１の端子と、インダクタ４１７の第２の端子に結合された第２の端子と、推定器回路４１５からの論理信号ＮＤＲＶに結合された制御端子とを有する。スイッチ４３１は、インダクタ４１８の第２の端子に結合された第１の端子と、インダクタ４１７の第２の端子に結合された第２の端子と、推定器回路４１５からの論理信号ＮＤＲＶＢに結合された制御端子とを有する。最後に、スイッチ４３２は、再構成可能なインダクタンス４９１の出力に結合された第１の端子と、インダクタ４１８の第２の端子に結合された第２の端子と、推定器回路４１５からの論理信号ＮＤＲＶに結合された制御端子とを有する。
【００２１】
[0033]再構成可能なインダクタンス４９１は、図５Ａおよび図５Ｂに示されているように構成され得る。図５Ａでは、ＮＤＲＶは高であり、スイッチ５１０および５１２は閉じられ、ＮＤＲＶＢ（ＮＤＲＶバーまたはＮＤＲＶの反転）は低であり、スイッチ５１１は開いている。したがって、この構成では、インダクタ５０１および５０２は並列である。図５Ｂでは、ＮＤＲＶＢは高であり、スイッチ５１１は閉じられ、ＮＤＲＶは低であり、スイッチ５１０および５１２は開いている。したがって、この構成では、インダクタ５０１および５０２は直列である。これは、複数のスイッチと複数のインダクタとを使用して複数の離散インダクタンスの値の間で再構成可能なインダクタンスを変更することの一例にすぎず、それは、インダクタンスを再構成するための１つの例示的な手段である。
【００２２】
[0034]図６は、一実施形態による、例示的な推定器回路を示す。図６中の回路は、インダクタンスを変更するために、エンベロープトラッキング信号の周波数をスイッチング信号のスイッチング周波数と比較するための１つの例示的な機構である。この例では、ＶＡＭＰの周波数は、エンベロープトラッキング信号の周波数を含んでおり、波形中のピークと谷とを検出することによって決定される。したがって、ＶＡＭＰはピーク／谷検出器６０１によって受信される。この例では、ピーク／谷検出器６０１は、ピーク／谷検出器６０１によって検出された各ピークまたは谷でのパルスを含むクロック、ｃｌｋ１を発生する。スイッチング信号ＥＴＤＲＶは、スイッチング信号の各遷移でのパルスを含むクロック、ｃｌｋ２を発生するためにエッジ検出器６０２によって受信される。Ｄフリップフロップ６０３および６０４は周波数比較回路を形成し、ここで、フリップフロップ６０４は、ｃｌｋ２で高に遷移し、ｃｌｋ１で低に遷移するクロック、ｃｌｋ３を発生する。したがって、ｃｌｋ３は、ｃｌｋ１とｃｌｋ２との間の時間差の例示的な測定である。ＮＤＲＶおよびＮＤＲＶＢは、Ｄ入力上の遅延回路６０６によって遅延されたｃｌｋ３のバージョンと、クロック入力上のｃｌｋ２（スイッチング周波数）とを受信する別のＤフリップフロップ６０７によって発生される。
【００２３】
[0035]図７Ａは、一実施形態による、スイッチング周波数を下回るエンベロープトラッキング信号周波数のための例示的な波形を示す。この図では、ＶＡＭＰによって実施されるエンベロープトラッキング信号の周波数が、インダクタ電流ＩＬによって実施されるスイッチング周波数よりも低いことがわかり得る。クロックｃｌｋ１はエンベロープトラッキング信号中のピークと谷とに対応し、したがって、その信号の周波数に対応する。クロックｃｌｋ２は、ＥＴＤＲＶ、スイッチング周波数に対応する。図７Ａは、エンベロープトラッキング信号の周波数がスイッチング信号のスイッチング周波数よりも小さいとき、ＮＤＲＶ／ＮＤＲＶＢが交替する（たとえば、オンおよびオフになる）ことを示す。ＮＤＲＶが正である時間、およびＮＤＲＶＢが正である時間は、再構成可能なインダクタンスが異なる状態中にある時間に対応する。ＮＤＲＶおよびＮＤＲＶＢが交替しているので、平均インダクタンスがスイッチングレギュレータの出力において生成される。さらに、平均インダクタンスは、エンベロープトラッキング信号の周波数が増加するとき減少させられ得る。図６の回路は、以下でより詳細に説明されるように、これを達成するための１つの例示的な機構である。
【００２４】
[0036]インダクタ構成間で切り替えることの利点は、遷移中にエネルギーを温存するためのフラックスリサイクル（flux recycling）を含み得る。たとえば、図５Ａ〜図５Ｂを参照すると、インダクタ５１０および５１１が直列であるとき（図５Ｂ、大きいインダクタンス状態）、電流ＩＬは各インダクタ中を流れる。しかしながら、インダクタが並列に構成されたとき（図５Ａ、小さいインダクタンス状態）、各インダクタ中の瞬時電流は不変のままであり、インダクタ５１０とインダクタ５１１の両方は各インダクタ中のフラックスにより電流ＩＬを生成し続ける。これは、２ＩＬの増加された出力電流を生じる。入力電流がＩＬであるので、各インダクタ中の電流はＩＬ／２まで減らすことになる。同様に、インダクタが並列から直列に再構成されたとき、各インダクタ中の瞬時電流は不変のままであり、インダクタ５１０とインダクタ５１１の両方は、各インダクタ中のフラックスにより電流ＩＬ／２を生成し続け、それにより、ＩＬ／２の減少された出力電流を生じる。入力電流がＩＬであるので、各インダクタ中の電流はＩＬまで増やすことになる。
【００２５】
[0037]上述のように、ｃｌｋ３は、ｃｌｋ１（エンベロープ周波数）とｃｌｋ２（スイッチング周波数）との間の周波数差の測定である。また、図６を参照すると、フリップフロップ６０７のクロック入力はｃｌｋ２であり、これはＮＤＲＶ／ＮＤＲＶＢをｃｌｋ３として設定する。したがって、ｃｌｋ１（エンベロープ周波数）がｃｌｋ２（スイッチング周波数）よりもはるかに小さいとき、ＮＤＲＶが高である時間は、ＮＤＲＶＢが高である時間よりも小さくなり、平均インダクタンスはより大きくなる。しかしながら、ｃｌｋ１の周波数（エンベロープ周波数）がｃｌｋ２の周波数（スイッチング周波数）に向かって増加するとき、ＮＤＲＶが高である時間は増加することになり、ＮＤＲＶＢが高である時間は減少することになる。したがって、ｃｌｋ１の周波数（スイッチング周波数）が増加するとき、平均インダクタンスは減少する。
【００２６】
[0038]図７Ｂは、一実施形態による、高周波エンベロープトラッキング信号のための例示的な波形を示す。この場合、エンベロープ信号周波数はスイッチング周波数まで増加しており、ｃｌｋ３は、ｃｌｋ１とｃｌｋ２との間の位相差に等しい時間期間の間、高である。しかしながら、ｃｌｋ３は、今度はｃｌｋ２のエッジ上で常に低になる。したがって、ｃｌｋ３＝０はＤフリップフロップ６０７中にクロック制御されることになり、ＮＤＲＶＢは低のままであり、ＮＤＲＶは高のままである。この場合、再構成可能なインダクタンスは低インダクタンス構成にとどまる（たとえば、インダクタ４１７および４１８は並列のままである）。
【００２７】
[0039]図８Ａは、一実施形態による、例示的なピーク／谷検出器を示す。この例では、ピーク／谷検出器は、２次ハイパスフィルタ８１０と、増幅器８１１と、ヒステリシス比較器８１２と、エッジ検出器８１３とを含む。ハイパスフィルタ８１０は、ＡＣ結合キャパシタＣ１／Ｃ１と、接地への抵抗器Ｒ１とを含む。増幅器８１１は、トランジスタＭ１〜ＭＭ８と電流源８０１および８０２とによって示されるように、共通ゲート入力段と電流ミラーとを備えるＡＢ級電圧電流増幅器（class AB voltage to current amplifier）である。ヒステリシスを確立するために、ヒステリシス比較器８１２は、バッファ（たとえば、直列結合されたインバータ）と、フィードバック抵抗器Ｒｈｙｓとを備える。エッジ検出器８１３は、たとえば、遅延８０４（たとえば、直列結合されたインバータ）と、ｃｌｋ１を生成するためのＸＯＲゲートとを備える。
【００２８】
[0040]図８Ｂは、一実施形態による、例示的なエッジ検出器を示す。エッジ検出器８５０はスイッチング信号ＥＴＤＲＶを受信し、たとえば、遅延８５１と、ｃｌｋ２を生成するためのＸＯＲゲートとを備え得る。
【００２９】
[0041]上記の説明は、特定の実施形態の態様がどのように実装され得るかの例とともに、本開示の様々な実施形態を示した。上記の例は、上記実施形態のみであると見なされるべきではなく、以下の特許請求の範囲によって定義された特定の実施形態の柔軟性と利点とを示すために提示された。上記の開示および以下の特許請求の範囲に基づいて、特許請求の範囲によって定義された本開示の範囲から逸脱することなく、他の構成、実施形態、実装形態、および等価物が採用され得る。
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
回路であって、前記回路は下記を備える、
スイッチングレギュレータ、ここで、前記スイッチングレギュレータは、スイッチング周波数を有するスイッチング信号を受信する、と、
前記スイッチング周波数を監視するためのモニタ回路と、
前記スイッチングレギュレータの出力における再構成可能なインダクタンス、ここにおいて、前記モニタ回路が、前記スイッチング周波数に基づいて複数のインダクタンス値間で前記再構成可能なインダクタンスを変更する。
［Ｃ２］
前記再構成可能なインダクタンスが複数のインダクタと複数のスイッチとを備える、Ｃ１に記載の回路。
［Ｃ３］
前記スイッチング周波数が第１の周波数であるとき、前記再構成可能なインダクタンスが第１のインダクタンス値を有し、前記スイッチング周波数が、前記第１の周波数よりも大きい第２の周波数であるとき、前記再構成可能なインダクタンスが、前記第１のインダクタンス値よりも小さい第２のインダクタンス値を有する、Ｃ１に記載の回路。
［Ｃ４］
第１の構成では、前記再構成可能なインダクタンスが複数のインダクタを並列に備え、第２の構成では、前記再構成可能なインダクタンスが複数のインダクタを直列に備える、Ｃ１に記載の回路。
［Ｃ５］
前記第１の構成では、前記再構成可能なインダクタンスが２つのインダクタを並列に備え、第２の構成では、前記再構成可能なインダクタンスが前記２つのインダクタを直列に備える、Ｃ４に記載の回路。
［Ｃ６］
エンベロープトラッキング信号を受信するための増幅器、ここにおいて、前記増幅器の出力が、電源電圧を与えるように前記スイッチングレギュレータの出力に結合される、と、
前記エンベロープトラッキング信号に基づいて前記スイッチング信号を生成するためのスイッチング発生器回路と、
をさらに備え、
前記モニタ回路が、前記エンベロープトラッキング信号の周波数を前記スイッチング信号の前記スイッチング周波数と比較し、それに従って、前記再構成可能なインダクタンスを変更する、
Ｃ１に記載の回路。
［Ｃ７］
前記推定器回路は、平均インダクタンスを生成するために、前記エンベロープトラッキング信号の前記周波数が前記スイッチング信号の前記スイッチング周波数よりも小さいとき、複数の離散インダクタンス値間で前記再構成可能なインダクタンスを交互に変更し、ここにおいて、前記平均インダクタンスは、前記エンベロープトラッキング信号の前記周波数が増加するとき減少させられる、Ｃ６に記載の回路。
［Ｃ８］
前記推定器回路が、
前記エンベロープトラッキング信号中のピークと前記エンベロープトラッキング信号中の谷との間の時間差に基づいて第１のクロック信号を生成するための第１の検出器回路と、
前記スイッチング信号のエッジに基づいて第２のクロック信号を生成するための第２の検出器回路と、
前記第１のクロック信号の周波数を前記第２のクロック信号の周波数と比較し、それに従って、前記再構成可能なインダクタンスを変更するための論理信号を生成するための周波数比較回路と、
を備える、Ｃ６に記載の回路。
［Ｃ９］
スイッチングレギュレータのスイッチング周波数を監視することと、
前記スイッチング周波数に基づいて複数のインダクタンス値間で前記スイッチングレギュレータの出力におけるインダクタンスを再構成することと、
を備える方法。
［Ｃ１０］
前記インダクタンスは、前記スイッチング周波数が増加するとき低減される、Ｃ９に記載の方法。
［Ｃ１１］
前記インダクタンスを再構成することが、平均インダクタンスを生成するために複数の離散インダクタンス値間で前記インダクタンスを交互に変更することを備える、Ｃ９に記載の方法。
［Ｃ１２］
前記インダクタンスが、複数のスイッチによって互いに結合された複数のインダクタを備え、ここにおいて、前記インダクタンスを再構成することが、１つまたは複数のスイッチをオンにすることと、１つまたは複数の他のスイッチをオフにすることとを備える、Ｃ９に記載の方法。
［Ｃ１３］
第１の構成では、前記インダクタンスが、並列に構成された複数のインダクタを備え、第２の構成では、前記インダクタンスが、直列に構成された複数のインダクタを備える、Ｃ９に記載の方法。
［Ｃ１４］
前記第１の構成では、前記再構成可能なインダクタンスが２つのインダクタを並列に備え、第２の構成では、前記再構成可能なインダクタンスが前記２つのインダクタを直列に備える、Ｃ１３に記載の方法。
［Ｃ１５］
増幅器の入力においてエンベロープトラッキング信号を受信すること、ここにおいて、前記増幅器の出力が、電源電圧を与えるように前記スイッチングレギュレータの出力に結合される、と、
前記エンベロープトラッキング信号に基づいて前記スイッチング信号を発生することと、
前記エンベロープトラッキング信号の周波数を前記スイッチング信号の前記スイッチング周波数と比較し、それに従って、前記インダクタンスを変更することと、
をさらに備える、Ｃ９に記載の方法。
［Ｃ１６］
第１のクロック信号を生成するために前記エンベロープトラッキング信号中のピークと前記エンベロープトラッキング信号中の谷との間の時間差を検出することと、
第２のクロック信号を生成するために前記スイッチング信号のエッジを検出することと、
前記第１のクロック信号の周波数を前記第２のクロック信号の周波数と比較し、それに従って、前記インダクタンスを再構成するための信号を生成することと、
をさらに備える、Ｃ１５に記載の方法。
［Ｃ１７］
スイッチングレギュレータと、前記スイッチングレギュレータが、スイッチング周波数を有するスイッチング信号を受信する、
前記スイッチングレギュレータの出力における再構成可能なインダクタンス手段と、
スイッチング周波数を監視し、前記スイッチング周波数に基づいて複数のインダクタンス値間で前記再構成可能なインダクタンス手段を変更するための手段と、
を備える回路。
［Ｃ１８］
前記インダクタンスは、前記スイッチング周波数が増加するとき低減される、Ｃ１７に記載の回路。
［Ｃ１９］
エンベロープトラッキング信号を受信するための増幅器、ここにおいて、前記増幅器の出力が、電源電圧を与えるように前記スイッチングレギュレータの出力に結合される、と、
前記エンベロープトラッキング信号に基づいて前記スイッチング信号を発生するための手段と、
前記エンベロープトラッキング信号の周波数を前記スイッチング信号の前記スイッチング周波数と比較し、それに従って、前記再構成可能なインダクタンスを変更するための手段と、
をさらに備える、Ｃ１７に記載の回路。
［Ｃ２０］
第１の構成では、前記再構成可能なインダクタンス手段が複数のインダクタを並列に備え、第２の構成では、前記再構成可能なインダクタンス手段が複数のインダクタを直列に備える、Ｃ１７に記載の回路。
【図１】
0006530080.tif 000002
【図２】
0006530080.tif 000003
【図３Ａ】
0006530080.tif 000004
【図３Ｂ】
0006530080.tif 000005
【図４Ａ】
0006530080.tif 000006
【図４Ｂ】
0006530080.tif 000007
【図５Ａ】
0006530080.tif 000008
【図５Ｂ】
0006530080.tif 000009
【図６】
0006530080.tif 000010
【図７Ａ】
0006530080.tif 000011
【図７Ｂ】
0006530080.tif 000012
【図８Ａ】
0006530080.tif 000013
【図８Ｂ】
0006530080.tif 000014