(57)【特許請求の範囲】
【請求項１】
スイッチのオン・オフにより、入力エネルギーのリアクトルへの蓄積と、前記リアクトルに蓄積したエネルギーの放出を繰り返えし行う電力変換回路の制御装置において：
前記制御装置は、
前記電力変換回路の出力電圧を検出する出力検出部と、
前記電力変換回路をスイッチング制御するための制御量Ｔを、前記出力電圧の値と、ゲイン関数Ｋに基づき計算する制御量計算部と、
前記制御量計算部により計算された制御量Ｔに基づき、前記ゲイン関数Ｋを、第２値Ｔ２より大きい領域で定義された第１ゲイン関数Ｋ１（Ｔ）または第１値Ｔ１より小さい領域で定義された第２ゲイン関数Ｋ２（Ｔ）に設定するゲイン設定部と、
を備え、
第１ゲイン関数Ｋ１（Ｔ）はゲイン要素としてｋ１ｘ（ｘ＝１，２，・・・，Ｍ）を含み、かつ第２ゲイン関数Ｋ２（Ｔ）はゲイン要素としてｋ２ｘ（ｘ＝１，２，・・・，Ｍ）を含み、
前記第１ゲイン関数Ｋ１のゲイン要素ｋ１ｘと前記第２ゲイン関数Ｋ２のゲイン要素ｋ２ｘとの間には、次の関係が成立し、
ｋ２ｘ≧ｋ１ｘ（ただし、ｘは１，２，・・・，Ｍの全て）
ｋ２ｘ＞ｋ１ｘ（ただし、ｘは１，２，・・・，Ｍの少なくとも１つ）
前記ゲイン設定部は、
前記制御量Ｔが前記第１値Ｔ１より大きい場合においては、現在のゲイン関数Ｋを前記第１ゲイン関数Ｋ１に維持または変更し、
前記制御量Ｔが前記第２値Ｔ２より小さい場合においては、現在のゲイン関数Ｋを、前記第２ゲイン関数Ｋ２に維持または変更し、
前記制御量Ｔが前記第２値Ｔ２より大きく、かつ前記第１値Ｔ１より小さい場合においては、現在のゲイン関数Ｋを、前記第１ゲイン関数Ｋ１に維持しまたは前記第２ゲイン関数Ｋ２に維持する、
電力変換回路の制御装置。
【請求項２】
スイッチのオン・オフにより、入力エネルギーのリアクトルへの蓄積と、前記リアクトルに蓄積したエネルギーの放出を繰り返えし行う電力変換回路の制御装置において：
前記制御装置は、
前記電力変換回路の出力電圧を検出する出力検出部と、
前記電力変換回路をスイッチング制御するための制御量Ｔを、前記出力電圧の値と、ゲイン関数Ｋに基づき計算する制御量計算部と、
前記制御量計算部により計算された制御量Ｔに基づき、前記ゲイン関数Ｋを、第２値Ｔ２より小さい領域で定義された第１ゲイン関数Ｋ１（Ｔ）または第１値Ｔ１より大きい領域で定義された第２ゲイン関数Ｋ２（Ｔ）に設定するゲイン設定部と、
を備え、
第１ゲイン関数Ｋ１（Ｔ）はゲイン要素としてｋ１ｘ（ｘ＝１，２，・・・，Ｍ）を含み、かつ第２ゲイン関数Ｋ２（Ｔ）はゲイン要素としてｋ２ｘ（ｘ＝１，２，・・・，Ｍ）を含み、
前記第１ゲイン関数Ｋ１のゲイン要素ｋ１ｘと前記第２ゲイン関数Ｋ２のゲイン要素ｋ２ｘとの間には、次の関係が成立し、
ｋ２ｘ≧ｋ１ｘ（ただし、ｘは１，２，・・・，Ｍの全て）
ｋ２ｘ＞ｋ１ｘ（ただし、ｘは１，２，・・・，Ｍの少なくとも１つ）
前記ゲイン設定部は、
前記制御量Ｔが前記第１値Ｔ１より小さい場合においては、現在のゲイン関数Ｋを前記第１ゲイン関数Ｋ１に維持または変更し、
前記制御量Ｔが前記第２値Ｔ２より大きい場合においては、現在のゲイン関数Ｋを、前記第２ゲイン関数Ｋ２に維持または変更し、
前記制御量Ｔが前記第２値Ｔ２より小さく、かつ前記第１値Ｔ１より大きい場合においては、現在のゲイン関数Ｋを、前記第１ゲイン関数Ｋ１に維持しまたは前記第２ゲイン関数Ｋ２に維持する、
電力変換回路の制御装置。
【請求項３】
前記設定に際して、
前記ゲイン設定部は、
（ｉ）  前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ１に設定されている場合において、前記制御量Ｔが前記第２値Ｔ２より大きい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ１に維持し、
（ｉｉ）  前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ１に設定されている場合において、前記第２値Ｔ２より小さい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ２に変更し、
（ｉｉｉ）  前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ１より小さい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ２に維持し、
（ｉｖ）  前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ１より大きい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ１に変更する、
請求項１に記載の電力変換回路の制御装置。
【請求項４】
前記設定に際して、
前記ゲイン設定部は、
（ｉ）  前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ１に設定されている場合において、前記制御量Ｔが前記第２値Ｔ２より小さい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ１に維持し、
（ｉｉ）  前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ１に設定されている場合において、前記第２値Ｔ２より大きい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ２に変更し、
（ｉｉｉ）  前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ１より大きい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ２に維持し、
（ｉｖ）  前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ１より小さい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ１に変更する、
請求項２に記載の電力変換回路の制御装置。
【請求項５】
前記制御量Ｔがフィードバック制御量、前記ゲイン関数Ｋを構成するゲイン要素がフィードバックゲインである請求項１または２に記載の電力変換回路の制御装置。
【請求項６】
さらに、ＰＷＭ信号生成部を備え、
前記ＰＷＭ信号生成部は、前記制御量計算部からの制御量Ｔに基づきＰＷＭ信号を生成する請求項１または２に記載の電力変換回路の制御装置。
【請求項７】
前記制御量計算部により計算された制御量Ｔが、スイッチのオンタイム値、オフタイム値またはスイッチング周期である請求項１または２に記載の電力変換回路の制御装置。
【請求項８】
前記制御量計算部により計算された制御量Ｔが、過去の制御量Ｔの平均値である請求項１または２に記載の電力変換回路の制御装置。
【請求項９】
前記第１ゲイン関数Ｋ１および前記第２ゲイン関数Ｋ２のうち、前記の関係、
ｋ２ｘ（Ｔ）＞ｋ１ｘ（Ｔ）
を満足するゲイン要素が、
ＰＩＤ制御、ＰＩ制御またはＰＤ制御における比例ゲイン、積分ゲインまたは微分ゲイン、または、
ＩＩＲフィルタ，ＦＩＲフィルタにおけるフィルタ係数、
を含む請求項１または２に記載の電力変換回路の制御装置。
【請求項１０】
前記第１値Ｔ１は、リアクトル電流臨界モードの制御点に対応する請求項１または２に記載の電力変換回路の制御装置。
【請求項１１】
前記「第１値Ｔ１より小さい」は「第１値Ｔ１以下」を含み、
前記「第１値Ｔ１より大きい」は「第１値Ｔ１以上」を含み、
前記「第２値Ｔ２より小さい」は「第２値Ｔ２以下」を含み、
前記「第２値Ｔ２より大きい」は「第２値Ｔ２以上」を含む、
請求項１または２に記載の電力変換回路の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータ等の電力変換回路の制御に際して、出力電流を検出することなく、制御状態に応じてゲインを切り換える電力変換回路の制御装置に関する。
具体的には、最新または過去の制御量Ｔに基づき、前記ゲインの切り換えの判断を行う電力変換回路の制御装置に関する。
【背景技術】
【０００２】
図１は、電力変換回路（ＤＣ／ＤＣコンバータ）８および電力変換回路８に接続された制御装置９の構成を示す図である。
図１において、電力変換回路８は、スイッチ（Ｔｒ）８１、リアクトル（Ｌ）８２、転流用のダイオード（Ｄ）８３およびキャパシタ（Ｃｏ）８４とからなる。
図１の電力変換回路８では、スイッチ８１がオンのときにはリアクトル８２を介して、直流電源５１からのエネルギーが負荷５２に供給される。
スイッチ８１がオフのときにはリアクトル８２に蓄えられたエネルギーが負荷（Ｒ）５２に供給される。
なお、ゲインを変更する技術については、特許文献１を参照されたい。【０００３】
電力変換回路８の制御装置９は、出力検出部９１、制御量計算部９２、ゲイン設定部９３およびＰＷＭ信号生成部９４からなる。
出力検出部９１は、電力変換回路８の出力端子ｂ１，ｂ２に現れる電圧値（アナログ出力電圧ｅＯ）を取り込む。
出力検出部９１は、図示しないプリアンプとＡ／Ｄ変換器とからなり、取り込んだアナログ出力電圧ｅＯをデジタル出力電圧値ＥＯ変換する。【０００４】
制御量計算部９２は、電力変換回路８をスイッチング制御するための制御量Ｔｏｎを計算する。
制御量Ｔｏｎは、図１ではＰＩＤフィードバック制御量ＮＰＩＤ，ｎであり、以下の式で表される。
ＮＰＩＤ，ｎ＝ＮＢ−ＫＰ（Ｎｎ−ＮＲ）−ＫＤ（Ｎｎ−Ｎｎ−１）−ＫＩΣ（Ｎｎ−ＮＲ）
ｎ：サンプリング回数（時間）を表すインデックス
ＮＢ：バイアス値
ＮＲ：基準値
ＫＰ：比例ゲイン
ＫＤ：微分ゲイン
ＫＩ：積分ゲイン【０００５】
制御量計算部９２の計算結果ＮＰＩＤ，ｎ（Ｔｏｎ）は、ＰＷＭ信号生成部９４に送られる。
ＰＷＭ信号生成部９４は、ＰＷＭ信号ＳＰＷＭを生成し、このＰＷＭ信号ＳＰＷＭをドライブ回路９５に送出する。ドライブ回路９５は、ＰＷＭ信号ＳＰＷＭに基づき駆動信号ＯＮ／ＯＦＦを生成し、これを電力変換回路８のスイッチ８１に送出する。【０００６】
電力変換回路８では、リアクトル電流ｉＬのモードには、リアクトル電流ｉＬが連続するモード（リアクトル電流連続モード：ＣＣＭ）と、リアクトル電流ｉＬが不連続となるモード（リアクトル電流不連続モード：ＤＣＭ）とがある。
リアクトル電流ｉＬが連続モードである場合に、出力電流ｉｏが減少すると、リアクトル電流ｉＬは連続モード（図２（Ａ））から不連続モード（図２（Ｂ））に遷移する。
また、リアクトル電流ｉＬが不連続モードである場合に、出力電流ｉｏが増加すると、リアクトル電流ｉＬは不連続モード（図２（Ｂ））から連続モード（図２（Ａ））に遷移する。【０００７】
ところが、フィードバックゲイン（比例ゲインＫＰ，微分ゲインＫＤ，積分ゲインＫＩ）を固定値とした制御の場合には、図３（Ａ）の特性図に示すように、出力電流ｉｏが小さい領域（リアクトル電流ｉＬが不連続となる領域）では、出力電圧Ｅｏが異常に上昇することがある。【０００８】
リアクトル電流ｉＬが不連続となる領域では、フィードバックゲイン（通常、積分ゲイン関数ＫＩ）を大きくすれば、図３（Ｂ）の特性図に示すように、出力電圧の異常上昇を抑制することができる。
しかし、フィードバックゲインを大きくしたまま、リアクトル電流連続モードでの制御を行うと、電力変換回路８の動作が不安定になるという問題が生じる。【０００９】
そこで、リアクトル電流連続モードと、リアクトル電流不連続モードとで異なるフィードバックゲインを適用する技術が提案されている。
この技術では、図４に示すように、出力電圧検出部９１１が、電力変換回路８の出力電圧ｅｏを図示しないプリアンプおよびＡ／Ｄ変換器を介してデジタル電流値Ｅｏとして取り込む。
また、出力電流検出部９１２が、電力変換回路８の出力電流ｉｏを、出力電流検出用抵抗（ｒｓ）８５における電圧降下として検出する。すなわち、出力電流検出部９１２は、上記の電圧降下を図示しないプリアンプおよびＡ／Ｄ変換器を介してデジタル電流値ＥＩｏとして取り込む。【００１０】
ゲイン設定部９３は、現在、リアクトル電流ｉＬが連続モードにあるのか不連続モードにあるのかを、出力電流ｉｏの値（Ｉ１）に基づいて推定する。
そして、ゲイン設定部９３は、リアクトル電流ｉＬが連続モードにあると判断した場合（ｉｏ＞Ｉ１）には、積分ゲイン関数ＫＩの値を小さい値ＫＩ１に設定する。
逆に、リアクトル電流が不連続モードにあると判断した場合（ｉｏ＜Ｉ１）にはＰＩＤ制御における積分ゲイン関数ＫＩの値を大きい値ＫＩ２に設定することができる。【００１１】
ところが、出力電流ｉｏの変化状態によっては、リアクトル電流ｉＬは、連続モードと不連続モードとの間で、交互に頻繁に遷移する場合があり、制御が不安定になる。
このため、フィードバックゲイン（積分ゲイン関数ＫＩ）を切り換える場合には、通常、図５にも示すように、ヒステリシス特性を持つ制御が行われ、制御は安定に行われる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−４３０５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、図４に示した電力変換回路８では、出力電流検出用抵抗（ｒｓ）８５における電圧降下のために、電力損失が増大するという問題がある。
また、図４に示した電力変換回路８では、出力電流ｉｏを検出するために出力電流検出部９１２（プリアンプおよびＡ／Ｄ変換器）が必要となり、部品点数が増大するという問題もある。【００１４】
本発明は、ＤＣ／ＤＣコンバータ等の電力変換回路の制御に際して、出力電流を検出することなく、制御状態に応じてゲインを切り換えることを目的とする。
本発明は、具体的には、生成された最新または過去の制御量に基づき、ゲインの設定を行うことを目的とする。
【課題を解決するための手段】
【００１５】
電力変換回路の制御（典型的にはＰＷＭ制御）においては、出力電流ｉｏが減少すればスイッチのオンタイムも減少する（スイッチのオフタイムが増加する）。
また、当該制御において、出力電流ｉｏが増加すればスイッチのオンタイムも増加する（スイッチのオフタイムが減少する）。
すなわち、電力変換回路のＰＷＭ制御においては、出力電流ｉｏとスイッチのオンタイム（または、オフタイム、スイッチング周期）には、ある相関関係がある。
一方、スイッチのオンタイムやオフタイムは、電力変換回路の出力電圧から計算される。
本発明者は、これらの事実に着目し、ゲインの切換えをスイッチのオンタイムやオフタイムの値に基づき行うことができれば、出力電流の検出をすることなく、ゲインの切り換えやゲインの値の設定ができる、との知見を得て本発明を完成するに至った。【００１６】
（１）
スイッチのオン・オフにより、入力エネルギーのリアクトルへの蓄積と、前記リアクトルに蓄積したエネルギーの放出を繰り返えし行う電力変換回路の制御装置において：
前記制御装置は、
前記電力変換回路の出力電圧を検出する出力検出部と、
前記電力変換回路をスイッチング制御するための制御量Ｔを、前記出力電圧の値と、ゲイン関数Ｋに基づき計算する制御量計算部と、
前記制御量計算部により計算された制御量Ｔに基づき、前記ゲイン関数Ｋを、第２値Ｔ２より大きい領域で定義された第１ゲイン関数Ｋ１（Ｔ）または第１値Ｔ１より小さい領域で定義された第２ゲイン関数Ｋ２（Ｔ）に設定するゲイン設定部と、
を備え、
第１ゲイン関数Ｋ１（Ｔ）はゲイン要素としてｋ１ｘ（ｘ＝１，２，・・・，Ｍ）を含み、かつ第２ゲイン関数Ｋ２（Ｔ）はゲイン要素としてｋ２ｘ（ｘ＝１，２，・・・，Ｍ）を含み、
前記第１ゲイン関数Ｋ１のゲイン要素ｋ１ｘと前記第２ゲイン関数Ｋ２のゲイン要素ｋ２ｘとの間には、次の関係が成立し、
ｋ２ｘ≧ｋ１ｘ（ただし、ｘは１，２，・・・，Ｍの全て）
ｋ２ｘ＞ｋ１ｘ（ただし、ｘは１，２，・・・，Ｍの少なくとも１つ）
前記ゲイン設定部は、
前記制御量Ｔが前記第１値Ｔ１より大きい場合においては、現在のゲイン関数Ｋを前記第１ゲイン関数Ｋ１に維持または変更し、
前記制御量Ｔが前記第２値Ｔ２より小さい場合においては、現在のゲイン関数Ｋを、前記第２ゲイン関数Ｋ２に維持または変更し、
前記制御量Ｔが前記第２値Ｔ２より大きく、かつ前記第１値Ｔ１より小さい場合においては、現在のゲイン関数Ｋを、前記第１ゲイン関数Ｋ１に維持しまたは前記第２ゲイン関数Ｋ２に維持する、
電力変換回路の制御装置。【００１７】
（２）
スイッチのオン・オフにより、入力エネルギーのリアクトルへの蓄積と、前記リアクトルに蓄積したエネルギーの放出を繰り返えし行う電力変換回路の制御装置において：
前記制御装置は、
前記電力変換回路の出力電圧を検出する出力検出部と、
前記電力変換回路をスイッチング制御するための制御量Ｔを、前記出力電圧の値と、ゲイン関数Ｋに基づき計算する制御量計算部と、
前記制御量計算部により計算された制御量Ｔに基づき、前記ゲイン関数Ｋを、第２値Ｔ２より小さい領域で定義された第１ゲイン関数Ｋ１（Ｔ）または第１値Ｔ１より大きい領域で定義された第２ゲイン関数Ｋ２（Ｔ）に設定するゲイン設定部と、
を備え、
第１ゲイン関数Ｋ１（Ｔ）はゲイン要素としてｋ１ｘ（ｘ＝１，２，・・・，Ｍ）を含み、かつ第２ゲイン関数Ｋ２（Ｔ）はゲイン要素としてｋ２ｘ（ｘ＝１，２，・・・，Ｍ）を含み、
前記第１ゲイン関数Ｋ１のゲイン要素ｋ１ｘと前記第２ゲイン関数Ｋ２のゲイン要素ｋ２ｘとの間には、次の関係が成立し、
ｋ２ｘ≧ｋ１ｘ（ただし、ｘは１，２，・・・，Ｍの全て）
ｋ２ｘ＞ｋ１ｘ（ただし、ｘは１，２，・・・，Ｍの少なくとも１つ）
前記ゲイン設定部は、
前記制御量Ｔが前記第１値Ｔ１より小さい場合においては、現在のゲイン関数Ｋを前記第１ゲイン関数Ｋ１に維持または変更し、
前記制御量Ｔが前記第２値Ｔ２より大きい場合においては、現在のゲイン関数Ｋを、前記第２ゲイン関数Ｋ２に維持または変更し、
前記制御量Ｔが前記第２値Ｔ２より小さく、かつ前記第１値Ｔ１より大きい場合においては、現在のゲイン関数Ｋを、前記第１ゲイン関数Ｋ１に維持しまたは前記第２ゲイン関数Ｋ２に維持する、
電力変換回路の制御装置。
（１）の制御装置は、電力変換回路をスイッチのオンタイムにより制御する場合やスイッチング周期により制御する場合（デューティ比が固定であることもあるし、デューティ比が変化することもある）に適用される。一方、（２）の制御装置は、電力変換回路をスイッチのオフタイムにより制御する場合に適用される。
なお、ゲイン要素（第１ゲイン要素ｋ１ｘおよび第２ゲイン要素ｋ２ｘ）は、全てが定数であってもよいし、少なくとも１つが過去の制御量Ｔの値により変化する変数（すなわち、Ｔの関数）であってもよい。
過去の制御量Ｔの値は、たとえば、ゲインが設定されるスイッチング周期（インデックス：ｎ）より数周期前の値であってもよい。
また、後述するように、過去の制御量Ｔの値は、ゲインが設定されるスイッチング周期（インデックス：ｎ）より前の、複数周期の値の平均値であってもよい。
この複数周期の値の平均値は、移動平均であってもよい。【００１８】
（３）
前記設定に際して、
前記ゲイン設定部は、
（ｉ）  前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ１に設定されている場合において、前記制御量Ｔが前記第２値Ｔ２より大きい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ１に維持し、
（ｉｉ）  前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ１に設定されている場合において、前記第２値Ｔ２より小さい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ２に変更し、
（ｉｉｉ）  前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ１より小さい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ２に維持し、
（ｉｖ）  前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ１より大きい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ１に変更する、
（１）に記載の電力変換回路の制御装置。【００１９】
（４）
前記設定に際して、
前記ゲイン設定部は、
（ｉ）  前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ１に設定されている場合において、前記制御量Ｔが前記第２値Ｔ２より小さい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ１に維持し、
（ｉｉ）  前記ゲイン関数Ｋが前記第１ゲイン関数Ｋ１に設定されている場合において、前記第２値Ｔ２より大きい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ２に変更し、
（ｉｉｉ）  前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ１より大きい値に変化したときは、前記ゲイン関数Ｋを前記第２ゲイン関数Ｋ２に維持し、
（ｉｖ）  前記ゲイン関数Ｋが前記第２ゲイン関数Ｋ２に設定されている場合において、前記制御量Ｔが前記第１値Ｔ１より小さい値に変化したときは、前記ゲイン関数Ｋを前記第１ゲイン関数Ｋ１に変更する、
（２）に記載の電力変換回路の制御装置。【００２０】
（５）
前記制御量Ｔがフィードバック制御量、前記ゲイン関数Ｋを構成するゲイン要素がフィードバックゲインである（１）または（２）に記載の電力変換回路の制御装置。【００２１】
（６）
さらに、ＰＷＭ信号生成部を備え、
前記ＰＷＭ信号生成部は、前記制御量計算部からの制御量Ｔに基づきＰＷＭ信号を生成する（１）または（２）に記載の電力変換回路の制御装置。【００２２】
（７）
前記制御量計算部により計算された制御量Ｔが、スイッチのオンタイム値、オフタイム値またはスイッチング周期である（１）または（２）に記載の電力変換回路の制御装置。  本実施形態では、電力変換回路の制御方式が、オンタイム制御のときはスイッチのオンタイム値が制御量Ｔとなり、オフタイム制御のときはスイッチのオンタイム値が制御量Ｔとなり、たとえばデューティ比固定のスイッチング周期制御のときはスイッチング周期が制御量Ｔとなる。【００２３】
（８）
前記制御量計算部により計算された制御量Ｔが、過去の制御量Ｔの平均値である（１）または（２）に記載の電力変換回路の制御装置。
すなわち、過去の制御量Ｔの値は、ゲインが設定されるスイッチング周期（インデックス：ｎ）より前の、複数周期の値の平均値であってもよい。この複数周期の値の平均値は、移動平均であってもよい。【００２４】
（９）
前記第１ゲイン関数Ｋ１および前記第２ゲイン関数Ｋ２のうち、前記の関係、
ｋ２ｘ（Ｔ）＞ｋ１ｘ（Ｔ）
を満足するゲイン要素が、
ＰＩＤ制御、ＰＩ制御またはＰＤ制御における比例ゲイン、積分ゲインまたは微分ゲイン、または、
ＩＩＲフィルタ，ＦＩＲフィルタにおけるフィルタ係数、
を含む（１）または（２）に記載の電力変換回路の制御装置。【００２５】
（１０）
前記第１値Ｔ１は、リアクトル電流臨界モードの制御点に対応する（１）または（２）に記載の電力変換回路の制御装置。
（１１）
前記「第１値Ｔ１より小さい」は「第１値Ｔ１以下」を含み、
前記「第１値Ｔ１より大きい」は「第１値Ｔ１以上」を含み、
前記「第２値Ｔ２より小さい」は「第２値Ｔ２以下」を含み、
前記「第２値Ｔ２より大きい」は「第２値Ｔ２以上」を含む、
（１）または（２）に記載の電力変換回路の制御装置。【００２６】
なお、第１値Ｔ１や第２値Ｔ２は、現在の制御量Ｔに対応して動的に変化してもよい。
たとえば、直前の制御量Ｔの値が、リアクトル電流の臨界モード点に対応する点から離れている場合には、第２値Ｔ２を第１値Ｔ１に近い値とすることができ、直前の制御量Ｔの値が、リアクトル電流の臨界モード点に対応する点に近い場合には、第２値Ｔ２を第１値Ｔ１から離れた値とすることができる。【００２７】
第１ゲイン関数Ｋ１および第２ゲイン関数Ｋ２として、種々の関数を使用することができる。
すなわち、本発明において、制御量Ｔが第１値Ｔ１と第２値Ｔ２との間にあるときは、第１ゲイン関数Ｋ１および第２ゲイン関数Ｋ２とによりループ（閉じた図形）が形成される。
この閉じた図形は、ひし形、三角形とすることができる。
たとえば、第１ゲイン関数Ｋ１を定数とし、第２ゲイン関数Ｋ２を単調減少関数とすることもできる。【００２８】
本発明では、リアクトル電流が連続モードから不連続モードに遷移すると想定される制御量Ｔを第１値Ｔ１とした。
制御量Ｔがスイッチのオンタイムであるとき（制御量Ｔｏｎ）は、第１値Ｔ１よりも小さい値を第２値Ｔ２とし、制御量Ｔがスイッチのオフタイムであるとき（制御量Ｔｏｆｆ）は、第１値Ｔ１よりも大きい値を第２値Ｔ２とする。
【発明の効果】
【００２９】
ゲインの適切な切換えが、出力電流を検出せずに行われるので、出力電流検出用の抵抗が不要となり、電力損失が大幅に低減される。
また、出力電流を検出するためのプリアンプおよびＡ／Ｄ変換器が不要となる。【００３０】
本発明は、ＤＣ／ＤＣコンバータ等の電力変換回路の制御に際して、出力電流を検出することなく、制御状態に応じてゲインを切り換えることができる。
本発明は、具体的には、生成された最新または過去の制御量に基づき、ゲインの設定を行うことができる。
【図面の簡単な説明】
【００３１】
【図１】図１は、電力変換回路（ＤＣ／ＤＣコンバータ）および従来の制御装置を示す図である。
【図２】図２（Ａ）はリアクトル電流が連続モードであるときの電流波形を示す図である。  図２（Ｂ）はリアクトル電流が不連続モードであるときの電流波形を示す図である。
【図３】図３（Ａ）は出力電流が小さくリアクトル電流が不連続となる領域で、出力電圧が異常上昇する様子を示す特性図である。  図３（Ｂ）はリアクトル電流が不連続となる領域で、フィードバックゲインを大きくしたことにより電圧上昇が生じていない様子を示す特性図である。
【図４】図４は、リアクトル電流の連続モードと、リアクトル電流の不連続モードで異なるゲインを適用する従来の電力変換装置の説明図である。
【図５】図５は、図４のゲイン設定部により設定されるゲインの特性を示す図である。
【図６】図６は電力変換回路（ＤＣ／ＤＣコンバータ）および当該電力変換回路に本発明の制御装置が接続された様子を示す説明図である。
【図７】図７は図６に示した制御装置の詳細説明図である。
【図８】図８は、出力電圧ｅｏ、ＫＩ決定タイミング、ＫＩ反映タイミングおよびオンタイムＴｏｎを示すタイミング図である。
【図９】図９は、ヒステリシスが矩形である積分ゲイン関数ＫＩの例を示す図である。
【図１０】図１０は、ヒステリシスが単調減少関数と定数との組み合わせである積分ゲイン関数ＫＩの例を示す図である。
【図１１】図１１は、降圧型の出力電流とオンタイムとの関係を示す図である。
【図１２】図１２は、ヒステリシス特性が矩形である積分ゲイン関数ＫＩによる制御を行ったときのオンタイムＴｏｎ、積分ゲイン関数ＫＩ、出力電圧ｅｏ、アクトル電流ｉＬの時間推移を示す図である。
【図１３】図１３は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数ＫＩによる制御を行ったときのオンタイムＴｏｎ、積分ゲイン関数ＫＩ、出力電圧ｅｏ、アクトル電流ｉＬの時間推移を示す図である。
【図１４】図１４は、ヒステリシス特性が矩形である積分ゲイン関数ＫＩによる制御を行ったときのオンタイムＴｏｎ、積分ゲイン関数ＫＩ、出力電圧ｅｏ、アクトル電流ｉＬの時間推移を示す図である。
【図１５】図１５は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数ＫＩによる制御を行ったときのオンタイムＴｏｎ、積分ゲイン関数ＫＩ、出力電圧ｅｏ、アクトル電流ｉＬの時間推移を示す図である。
【図１６】図１６は、ヒステリシス特性が矩形である積分ゲイン関数ＫＩを示す図である。
【図１７】図１７は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数ＫＩを示す図である
【発明を実施するための形態】
【００３２】
図６は本発明の制御装置１および制御装置１が接続された電力変換回路（ＤＣ／ＤＣコンバータ）２を示す説明図である。
図６において、電力変換回路２は、スイッチ（Ｔｒ）２１、リアクトル（Ｌ）２２、転流用のダイオード（Ｄ）２３およびキャパシタ（Ｃｏ）２４を備えている。
スイッチ２１とリアクトル２２は直列に接続されている。
ダイオード２３のカソード端子は、スイッチ２１とリアクトル２２との接続点に接続され、ダイオード２３のアノード端子は、グランドＧＮＤに接続されている。
キャパシタ２４は、リアクトル２２の出力端子とグランドＧＮＤとの間（ｂ１，ｂ２間）に接続されている。
【００３３】
電力変換回路２の入力端子（ａ１，ａ２）には直流電源５１が接続され、電力変換回路２の出力端子（ｂ１，ｂ２）には負荷（Ｒ）５２が接続されている。
図６では、スイッチ２１のオンにより、直流電源５１から供給されたエネルギーは負荷５２に供給されるとともにリアクトル２３に蓄積される。また、スイッチ２１のオフにより、リアクトル２３に蓄積したエネルギーは、負荷５２に供給（放出）される。
【００３４】
図６において、制御装置１は出力検出部１１と、制御量計算部１２と、ゲイン設定部１３、ＰＷＭ信号生成部１４とを備えている。
図６では、制御装置１の出力側（ＰＷＭ信号生成部１４の出力側）には、ドライブ回路３が接続されている。
【００３５】
図７は図６に示した制御装置１の詳細説明図である。
図７において、出力検出部１１はプリアンプ１１１とＡ／Ｄ変換器１１２とからなる。  電力変換回路２のアナログ出力電圧ｅＯはプリアンプ１１１により増幅され、増幅された信号は、Ａ／Ｄ変換器１１２によりデジタル信号ＥＯに変換される。
Ａ／Ｄ変換器１１２は、デジタル信号ＥＯをオンオフ周期ごとにサンプリングしている。
図７では、デジタル信号ＥＯは、デジタル値Ｎｎ（ｎはインデックス）でも示されている。
【００３６】
制御量計算部１２は、ＰＤ制御要素計算部１２１と、Ｉ制御要素計算部１２２と、ＰＩＤ制御量計算部１２３とからなる。
オンタイム値Ｔｏｎは、電力変換回路２をスイッチング制御するための制御量（フィードバック制御量）であり、以下では、ＮＰＩＤ，ｎとしても表される。
ＰＩＤ制御量計算部１２３は、制御量ＮＰＩＤ，ｎを、デジタル値Ｎｎとゲイン関数Ｋとに基づき計算する。
ゲイン関数Ｋは、第１ゲイン関数Ｋ１または第２ゲイン関数Ｋ２の何れかに設定される。
本実施形態では、第１ゲイン関数Ｋ１および第２ゲイン関数Ｋ２は、それぞれ３つのフィードバックゲイン要素からなる。
すなわち、第１ゲイン関数Ｋ１は、フィードバックゲインＫＰ１，ＫＤ１，ＫＩ１を持ち、ＫＩ１のみが変数である。
また、第２ゲイン関数Ｋ２は、フィードバックゲインＫＰ２，ＫＤ２，ＫＩ２を持ち、ＫＩ２のみが変数である。
本実施形態では、ＫＰ１＝ＫＰ２、ＫＤ１＝ＫＤ２である。
したがって、以下、第１ゲイン関数Ｋ１を、Ｋ１（ＫＰ，ＫＤ，ＫＩ１）で表し、第２ゲイン関数Ｋ２をＫ２（ＫＰ，ＫＤ，ＫＩ２）で表す。
本実施形態では、Ｉ制御要素計算部１２２が後述するゲイン決定部１３１から積分ゲイン関数ＫＩ（ＫＩ１またはＫＩ２）を受け取り、積分制御要素を計算する。
ＰＩＤ制御量計算部１２３がＰＤ制御要素計算部１２１からの計算結果と、Ｉ制御要素計算部１２２からの計算結果を受け取り、ＰＩＤ制御量をＰＷＭ信号生成部１４に渡す。
【００３７】
本実施形態では、ゲイン設定部１３は、ゲイン決定部１３１と、ゲイン設定記憶部１３２と、過去制御量記憶部１３３とを有している。ゲイン設定記憶部１３２は、レジスタとすることができ、直前のゲイン関数Ｋが第１ゲイン関数Ｋ１であるか第２ゲイン関数Ｋ２であるかの情報が記録される。
ゲイン決定部１３１は、ゲイン設定記憶部１３２を参照して現在のゲイン関数Ｋが、第１ゲイン関数Ｋ１であるのか、第２ゲイン関数Ｋ２であるのかを知ることができる。
ゲイン決定部１３１は、制御量計算部１２により計算されたインデックス（ｎ）の制御量（オンタイム値ＴＯＮ，ｎ）を取得し、次のスイッチング周期（インデックス：ｎ）において使用される制御量（オンタイム値ＴＯＮ，ｎ）と現在のゲイン関数Ｋとから、次回のスイッチング周期（インデックス：ｎ＋１）のゲイン関数Ｋを、第１ゲイン関数Ｋ１に設定するのか、第２ゲイン関数Ｋ２に設定するのかを決定する。
【００３８】
ゲイン決定部１３１は、次に記載したテーブル（［表１］および［表２］）により、次回（インデックス：ｎ＋１）のゲイン関数Ｋを、第１ゲイン関数Ｋ１または第２ゲイン関数Ｋ２の何れに設定するのかを決定することができる。
【００３９】
【表１】
0006583640.tif 000002
【００４０】
【表２】
0006583640.tif 000003
表１と表２とは、実質上の同一の内容である。
【００４１】
前述したように、出力電流ｉｏが減少すると、リアクトル電流ｉＬが連続モード（ＣＣＭ）から不連続モード（ＤＣＭ）に遷移する。
本実施形態では、リアクトル電流ｉＬが連続モード（ＣＣＭ）から不連続モード（ＤＣＭ）に遷移すると想定される制御量Ｔｏｎを第１値Ｔ１としている。
そして、制御量Ｔｏｎ（ＮＰＩＤ，ｎ）はスイッチのオンタイムであるので、第１値よりも小さい値を第２値Ｔ２とした。
【００４２】
ゲイン決定部１３１により設定されたゲイン関数Ｋは、次回（インデックス：ｎ＋１）のスイッチング周期において、制御装置１による制御に反映される。
すなわち、ゲイン関数Ｋがゲイン関数Ｋ１に設定されたときは、Ｋは次式となる。
Ｋ＝Ｋ１（ＫＰ，ＫＤ，ＫＩ１）
また、ＴＯＮはデジタル値ＮＰＩＤ，ｎで表される。
ＮＰＩＤ，ｎ
＝ＮＢ−ＫＰ（Ｎｎ−ＮＲ）
−ＫＤ（Ｎｎ−Ｎｎ−１）
−ＫＩ１Σ（Ｎｎ−ＮＲ）
【００４３】
ゲイン関数Ｋがゲイン関数Ｋ２に設定されたときは、Ｋは次式となる。
Ｋ２＝Ｋ２（ＫＰ，ＫＤ，ＫＩ２）
また、ＴＯＮはデジタル値ＮＰＩＤ，ｎで表される。
ＮＰＩＤ，ｎ
＝ＮＢ−ＫＰ（Ｎｎ−ＮＲ）
−ＫＤ（Ｎｎ−Ｎｎ−１）
−ＫＩ２Σ（Ｎｎ−ＮＲ）
ここで、ＫＩ１とＫＩ２との間には次の関係が成立する。
ＫＩ１＜ＫＩ２
【００４４】
ゲイン決定部１３１は、オンタイム値Ｔの第１値Ｔ１を、リアクトル電流ｉＬの臨界値（リアクトル電流連続モードＣＣＭとリアクトル電流不連続モードＤＣＭとの境界）に対応させることができる。
ゲイン決定部１３１は、オンタイム値Ｔの第２値Ｔ２は、Ｔ２＜Ｔ１であれば適宜に設定できる。
第２値Ｔ２は、現在の制御量に対応して動的に変化してもよい。
【００４５】
ゲイン決定部１３１がゲイン関数を決定するに際して、制御量Ｔは過去の制御量の平均値とすることができる。
本実施形態では、過去制御量記憶部１３３には過去の制御量Ｔが記憶されている。
ゲイン決定部１３１は、過去制御量記憶部１３３を参照して制御量Ｔを、過去の制御量
の移動平均として算出している。
【００４６】
図８により、図７に示した制御装置１の動作を詳細に説明する。
図８は、出力電圧ｅｏ、ＫＩ決定タイミング、ＫＩ反映タイミングおよびオンタイムＴｏｎ，ｚを示すタイミング図である。
なお、以下の説明において、ｎ−１回のスイッチング周期においてサンプリングした出力電圧ｅｏについての処理を（ａ１）−（ａ５）で示す。
ｎ−２回のスイッチング周期においてサンプリングした出力電圧ｅｏについての処理の一部を（ｚ４）−（ｚ５）で示し、ｎ回のスイッチング周期においてサンプリングした出力電圧ｅｏについての処理の一部を（ｂ１）−（ｂ３）で示してある。
【００４７】
（ａ１）  まず、ｎ−１回のスイッチング周期（インデックスｎ−１）において、出力電圧ｅｏが検出される。図には表されていないが、ｅｏのデジタル値はＥｏ，ｎ−１である。（ａ２）  次に、ｎ回のスイッチング周期におけるオンタイムＴｏｎ，ｎが計算される。
（ａ３）  オンタイムＴｏｎ，ｎは制御に反映される。なお、オンタイムＴｏｎ，ｎの計算には、
ｎ−２回のスイッチング周期におけるオンタイムＴｏｎ，ｎに基づき決定されたゲイン関数（積分ゲイン関数ＫＩ）が採用されている（図８における（ｚ５）も参照）。
（ａ４）  （ｎ＋１）回のスイッチング周期におけるＫＩが決定される。
（ａ５）  オンタイムＴｏｎ，ｎ＋１に、決定された最新のＫＩが反映される（図８における（ｂ３）も参照）。
【００４８】
図９および図１０に、ゲイン関数Ｋの例を示す。本実施形態では、ゲイン関数Ｋのゲイン要素のうち変化するゲイン要素は積分ゲイン関数ＫＩのみである。したがって、図９および図１０では、積分ゲイン関数ＫＩのみを示す。
【００４９】
図９において、ヒステリシスは矩形であり、積分ゲイン関数ＫＩは、第１値Ｔ１より大きい領域では第１ゲイン関数Ｋ１（定数）に設定され、第２値Ｔ２より小さい領域では第２ゲイン関数Ｋ２（定数）に設定されている。
また、第１値Ｔ１より小さくかつ第２値Ｔ２より大きい領域では、積分ゲイン関数ＫＩは、第１ゲイン関数Ｋ１または第２ゲイン関数Ｋ２に設定される。
【００５０】
図１０において、ヒステリシス特性は単調減少関数と定数との組み合わせであり、積分ゲイン関数ＫＩは、第１値Ｔ１より大きい領域では第１ゲイン関数Ｋ１（定数）に設定され、第２値Ｔ２より小さい領域では第２ゲイン関数Ｋ２（変数）に設定されている。
また、積分ゲイン関数ＫＩは、第１値Ｔ１より小さくかつ第２値Ｔ２より大きい領域では、第１ゲイン関数Ｋ１（定数）または第２ゲイン関数Ｋ２（変数）に設定される。
【００５１】
《出力電流とオンタイムとの関係》
図１１は、降圧型の出力電流とオンタイムとの関係を示す図である。
ＣＣＭにおけるＴｏｎとＩｏの関係式は以下の式で表される。
【数１】
0006583640.tif 000004
リアクトル電流ｉＬの連続モード（ＣＣＭ）と不連続モード（ＤＣＭ）との臨界におけるオンタイムＴｏｎと出力電流（ディジタル値Ｉｏ）との関係は、以下の式で表される。
【数２】
0006583640.tif 000005
さらに、不連続モード（ＤＣＭ）における制御量（オンタイムＴｏｎ）と出力電流Ｉｏの関係は、以下の式で表される。
【数３】
0006583640.tif 000006
以上から、出力電流Ｉｏに基づき設定していたゲイン関数Ｋの設定（または変更）は、オンタイムＴｏｎに基づき設定できることがわかる。
【００５２】
《シミュレーション例》
図１２は、ヒステリシス特性が矩形である積分ゲイン関数ＫＩによる制御を行ったときのオンタイムＴｏｎ、積分ゲイン関数ＫＩ、出力電圧ｅｏ、リアクトル電流ｉＬの時間推移を示す図である。
ここでは、ＫＰ＝６，ＫＤ＝３，Ｃ＝４７０μＦ、移動平均５０回、出力電流が臨界点におけるリアクトル電流ｉＬが（５Ｖ／５０Ω）から（５Ｖ／７１．５Ω）に変化させている。
ゲインは、急激に切り替えられており、出力波形にやや悪影響が現れている。
【００５３】
図１３は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数ＫＩによる制御を行ったときのオンタイムＴｏｎ、積分ゲイン関数ＫＩ、出力電圧ｅｏ、アクトル電流ｉＬの時間推移を示す図である。
ここでは、ＫＰ＝６，ＫＤ＝３，Ｃ＝４７０μＦ、移動平均５０回、出力電流が臨界点におけるリアクトル電流ｉＬが（５Ｖ／５０Ω）から（５Ｖ／７１．５Ω）に変化させている。
ゲインは、緩やかに切り替えられており、出力波形には良好な応答が現れていることがわかる。
【００５４】
図１４は、ヒステリシス特性が矩形である積分ゲイン関数ＫＩによる制御を行ったときのオンタイムＴｏｎ、積分ゲイン関数ＫＩ、出力電圧ｅｏ、アクトル電流ｉＬの時間推移を示す図である。
ここでは、ＫＰ＝６，ＫＤ＝３，Ｃ＝４７０μＦ、移動平均５０回、出力電流が臨界点におけるリアクトル電流ｉＬが（５Ｖ／１００Ω）から（５Ｖ／５０Ω）に変化させている。
ゲインは、急激に切り替えられており、出力波形にやや悪影響が現れている。
【００５５】
図１５は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数ＫＩによる制御を行ったときのオンタイムＴｏｎ、積分ゲイン関数ＫＩ、出力電圧ｅｏ、アクトル電流ｉＬの時間推移を示す図である。
ここでは、ＫＰ＝６，ＫＤ＝３，Ｃ＝４７０μＦ、移動平均５０回、出力電流が臨界点におけるリアクトル電流ｉＬが（５Ｖ／１００Ω）から（５Ｖ／５０Ω）に変化させている。
ゲインは、緩やかに切り替えられており、出力波形には良好な応答が現れていることがわかる。
【００５６】
《制御量Ｔがスイッチのオフタイム値である場合》
制御量計算部１２により計算された制御量Ｔは、スイッチのオフタイム値とすることができる。
【００５７】
図１６は、ヒステリシス特性が矩形である積分ゲイン関数ＫＩを示している。図１６では、オフタイム値Ｔｏｆｆが増加した場合に第１値Ｔ１と第２値Ｔ２との間でヒステリシスループが形成されている。
【００５８】
図１７は、ヒステリシス特性が定数と単調減少関数の組み合わせである積分ゲイン関数ＫＩを示している。図１７では、オフタイム値Ｔｏｆｆが増加した場合に第１値Ｔ１と第２値Ｔ２との間でヒステリシスループが形成されている。第１値Ｔ１は、リアクトル電流臨界モードの制御点に対応する。
【００５９】
《ヒステリシスループの態様》
本発明において、制御量Ｔが第１値Ｔ１と第２値Ｔ２との間にあるときは、第１ゲイン関数Ｋ１および第２ゲイン関数Ｋ２とによりループ（閉じた図形）が形成される。
この閉じた図形は、ひし形、三角形等とすることができる。
【符号の説明】
【００６０】
１  制御装置
２  電力変換回路（ＤＣ／ＤＣコンバータ）
３  ドライブ回路
１１  出力検出部
１２  制御量計算部
１３  ゲイン設定部
１４  ＰＷＭ信号生成部
２１  スイッチ
２２  リアクトル
２３  転流用のダイオード
２４  キャパシタ
５１  直流電源
５２  負荷
１１１  プリアンプ
１１２  Ａ／Ｄ変換器
１２１  ＰＤ制御要素計算部
１２２  Ｉ制御要素計算部
１２３  ＰＩＤ制御量計算部
１３１  ゲイン決定部
１３２  ゲイン設定記憶部
１３３  過去制御量記憶部
【図１】
0006583640.tif 000007
【図２】
0006583640.tif 000008
【図３】
0006583640.tif 000009
【図４】
0006583640.tif 000010
【図５】
0006583640.tif 000011
【図６】
0006583640.tif 000012
【図７】
0006583640.tif 000013
【図８】
0006583640.tif 000014
【図９】
0006583640.tif 000015
【図１０】
0006583640.tif 000016
【図１１】
0006583640.tif 000017
【図１２】
0006583640.tif 000018
【図１３】
0006583640.tif 000019
【図１４】
0006583640.tif 000020
【図１５】
0006583640.tif 000021
【図１６】
0006583640.tif 000022
【図１７】
0006583640.tif 000023