(57)【特許請求の範囲】
【請求項１】
Ｐ型シリコン単結晶基板の上に、絶縁層、ＳＯＩ層を順に形成したＳＯＩウェハを準備するステップと、
前記Ｐ型シリコン単結晶基板に第１導電型のセンシング領域を形成するステップと、
前記ＳＯＩ層に回路部を形成するステップと、
を有することを特徴とするマグネティックセンサーを有する半導体素子の製造方法。
【請求項２】
前記ＳＯＩ層、前記絶縁層を貫通して前記センシング領域と接続するセンサーコンタクトを形成するステップをさらに有することを特徴とする請求項１に記載のマグネティックセンサーを有する半導体素子の製造方法。
【請求項３】
前記センシング領域の下に第２導電型の半導体層を形成するステップをさらに有することを特徴とする請求項２に記載のマグネティックセンサーを有する半導体素子の製造方法。
【請求項４】
前記センサーコンタクトを形成するステップは、
前記ＳＯＩ層に層間絶縁膜を形成するステップと、
前記センシング領域を露出させるトレンチを形成するステップと、
前記露出したセンシング領域に第１導電型の高濃度ドーピング領域を形成するステップと、
前記トレンチに導電性物質を充填するステップと、
を含むことを特徴とする請求項２に記載のマグネティックセンサーを有する半導体素子の製造方法。
【請求項５】
前記回路部と接続するコンタクトプラグを形成するステップと、
前記コンタクトプラグを接続する金属配線を形成するステップと、
をさらに有することを特徴とする請求項１に記載のマグネティックセンサーを有する半導体素子の製造方法。
【請求項６】
前記センシング領域の上に第２導電型の半導体層をさらに形成することを特徴とする請求項３に記載のマグネティックセンサーを有する半導体素子の製造方法。
【請求項７】
磁気収束板（ＩＭＣ）を形成するステップをさらに有することを特徴とする請求項１に記載のマグネティックセンサーを有する半導体素子の製造方法。
【請求項８】
前記回路部は、前記センシング領域によって発生した電圧を認知し、出力シグナルを出す低雑音増幅器（ＬＮＡ）と、
前記出力シグナルを増幅する自動利得制御器（ＡＧＣ）ブロックと、
前記増幅した出力シグナルをデジタルドメインに変換させるアナログデジタル変換器（ＡＤＣ）と、
を含むことを特徴とする請求項１に記載のマグネティックセンサーを有する半導体素子の製造方法。
【請求項９】
前記センシング領域は、前記回路部の下に形成されることを特徴とする請求項１に記載のマグネティックセンサーを有する半導体素子の製造方法。
【請求項１０】
半導体基板にセンシング領域を形成するステップと、
前記センシング領域上にエピ層を形成するステップと、
前記エピ層に前記センシング領域と接続する複数個のセンサーコンタクトを形成するステップと、
前記エピ層にセンサー回路部を形成するステップと、
前記エピ層の上面に層間絶縁膜を形成するステップと、
前記層間絶縁膜に前記センサー回路部と電気的に接続するコンタクトプラグを形成するステップと、
前記コンタクトプラグと前記センサーコンタクトとを接続する金属配線を形成するステップと、
前記半導体基板の上面または背面に磁気収束板を形成するステップと、
を有し、
前記半導体基板にセンシング領域を形成するステップは、
前記センシング領域の上と下に半導体層を形成するステップを含むことを特徴とするマグネティックセンサーを有する半導体素子の製造方法。
【請求項１１】
前記センシング領域は、前記センサー回路部の下に形成されることを特徴とする請求項１０に記載のマグネティックセンサーを有する半導体素子の製造方法。
【請求項１２】
前記センシング領域の上と下の半導体層は、前記センシング領域の導電型と異なることを特徴とする請求項１０に記載のマグネティックセンサーを有する半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マグネティックセンサーに関し、さらに詳しくは、マグネティックセンサー（または、ホールセンサー）のセンシング領域がアナログ及びデジタル回路の下端に配置するマグネティックセンサーを有する半導体素子の製造方法に関する。
【背景技術】
【０００２】
既知のように、マグネティックフィールドセンシング素子は、電流が流れる導体に磁場をかけると電流と磁場に垂直方向に電圧が発生するホール効果（Ｈａｌｌ  ｅｆｆｅｃｔ）を利用して磁場の方向と大きさを調べる素子である。即ち、マグネティックフィールドセンシング素子は、マグネティック磁場（ｍａｇｎｅｔｉｃ  ｆｉｅｌｄ）がかかっている状態で、４個の電極のうち２個の向かい合う電極は、電流の流れを提供し、残りの２個の向かい合う電極は、電流の流れと垂直方向に発生するホール電圧を感知することで、ホール電圧を感知して磁場の方向と大きさを感知する。
【０００３】
そして、このようなマグネティックフィールドセンシング素子は、地球の磁場を感知して方向情報を提供するデジタル羅針盤（Ｄｉｇｉｔａｌ  Ｃｏｍｐａｓｓ）や電子羅針盤（ｅＣｏｍｐａｓｓ）のようなマグネティックセンサー（または、ホールセンサー）に適用される。
【０００４】
このようなマグネティックセンサーは、マグネティックフィールドセンシング素子のホール効果を適用して、地球の北と南、東と西の方角を知らせる機能を提供し、最近では、スマートフォンなどの携帯用デジタル機器に搭載して使用されている。携帯用デジタル機器に活用する場合、モバイルアプリケーション（Ａｐｐ）を利用して、地球の方角だけでなく、位置情報を活用する用途として地図アプリケーションで有用に使用されている。
【０００５】
ここで、マグネティックセンサーには、マグネティックフィールドセンシング素子の感知結果を処理するために、必ずアナログ及びデジタル回路が共に使用されている。アナログ及びデジタル回路は、マグネティックフィールドセンシング素子が感知した信号を処理するための各種の回路をいう。
【０００６】
このように、マグネティックセンサーは、センサーから出力するシグナルを処理するためのアナログ及びデジタル回路と共に使用されるが、アナログ及びデジタル回路は、マグネティックフィールドセンシング素子と水平方向に隣接して設計されてきた。例えば、マグネティックフィールドセンシング素子が構成され、マグネティックフィールドセンシング素子の側面方向にアナログ及びデジタル回路が位置した。なぜなら、半導体基板上において、マグネティックセンサー用センシング領域とアナログ及びデジタル回路を形成するための活性領域をそれぞれ分離して構成する必要があるためである。
【０００７】
その結果、マグネティックセンサー自体のサイズを減らせないという問題があり、これは、結局、マグネティックセンサーを構成するＩＣチップ（ｃｈｉｐ）の全体の大きさも共に減らせないという問題をもたらした。
【０００８】
これは、最近、各種の携帯用デジタル機器のサイズをさらに小さくしようとする製品開発を難しくしている。即ち、マグネティックセンサー及び各種の回路の大きさを自体的に減らさない限り、上述したように、マグネティックフィールドセンシング素子とアナログ／デジタル回路の設計配置により、携帯用デジタル機器に入るマグネティックセンサーチップの大きさを減らすことに限界がある。また、マグネティックセンサーの大きさを減らせば、地球磁場または磁気力に対する感度（ｓｅｎｓｉｔｉｖｉｔｙ）が落ちるため、ある程度以上に大きさを減らすことは困難である。
【０００９】
これにより、マグネティックフィールドセンシング素子及び各種の回路の位置変更を通じて、マグネティックセンサーの面積を最大限確保しながらも、高いセンシング能力を備えたマグネティックセンサーの構造を有する半導体素子の製造方法が必要である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国登録特許ＵＳ４，９６５，５１７号明細書
【特許文献２】米国登録特許ＵＳ６，２７８，２７１号明細書
【特許文献３】米国登録特許ＵＳ６，５４５，４６２号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、上記従来のマグネティックセンサーにおける問題点に鑑みてなされたものであって、本発明の目的は、マグネティックセンサーの面積を最大限確保するために、ＳＯＩウェハを利用し、センシング領域をアナログ及びデジタル回路の下端領域にセンシング領域またはセンシングエレメントを配置するマグネティックセンサーを有する半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記の目的を達成するためになされた本発明によるマグネティックセンサーを有する半導体素子の製造方法は、Ｐ型シリコン単結晶基板の上に、絶縁層、ＳＯＩ層を順に形成したＳＯＩウェハを準備するステップと、前記Ｐ型シリコン単結晶基板に第１導電型のセンシング領域を形成するステップと、前記ＳＯＩ層に回路部を形成するステップとを有することを特徴とする。
【００１３】
前記ＳＯＩ層、前記絶縁層を貫通して前記センシング領域と接続するセンサーコンタクトを形成するステップをさらに有することが好ましい。
【００１４】
前記センシング領域の下に第２導電型の半導体層を形成するステップをさらに有することが好ましい。
【００１５】
前記センサーコンタクトを形成するステップは、前記ＳＯＩ層に層間絶縁膜を形成するステップと、前記センシング領域を露出させるトレンチを形成するステップと、前記露出したセンシング領域に第１導電型の高濃度ドーピング領域を形成するステップと、前記トレンチに導電性物質を充填するステップとを含むことが好ましい。
【００１６】
前記回路部と接続するコンタクトプラグを形成するステップと、前記コンタクトプラグを接続する金属配線を形成するステップとをさらに有することが好ましい。
【００１７】
前記センシング領域の上に第２導電型の半導体層をさらに形成することが好ましい。
【００１８】
磁気収束板（ＩＭＣ）を形成するステップをさらに有することが好ましい。
【００１９】
前記回路部は、前記センシング領域によって発生した電圧を認知し、出力シグナルを出す低雑音増幅器（ＬＮＡ）と、前記出力シグナルを増幅する自動利得制御器（ＡＧＣ）ブロックと、前記増幅した出力シグナルをデジタルドメインに変換させるアナログデジタル変換器（ＡＤＣ）とを含むことが好ましい。
【００２０】
前記センシング領域は、前記回路部の下に形成されることが好ましい。
【００２１】
上記の目的を達成するためになされた本発明の他のマグネティックセンサーを有する半導体素子の製造方法は、半導体基板にセンシング領域を形成するステップと、前記センシング領域上にエピ層を形成するステップと、前記エピ層に前記センシング領域と接続する複数個のセンサーコンタクトを形成するステップと、前記エピ層にセンサー回路部を形成するステップと、前記エピ層の上面に層間絶縁膜を形成するステップと、前記層間絶縁膜に前記センサー回路部と電気的に接続するコンタクトプラグを形成するステップと、前記コンタクトプラグと前記センサーコンタクトとを接続する金属配線を形成するステップと、前記半導体基板の上面または背面に磁気収束板を形成するステップとを有し、前記半導体基板にセンシング領域を形成するステップは、前記センシング領域の上と下に半導体層を形成するステップを含むことを特徴とする。
【００２２】
前記センシング領域は、前記センサー回路部の下に形成されることが好ましい。
【００２４】
前記センシング領域の上と下の半導体層は、前記センシング領域の導電型と異なることが好ましい。
【発明の効果】
【００２５】
上記のように構成された本発明に係るマグネティックセンサーを有する半導体素子の製造方法によると、以下のような効果がある。
【００２６】
先ず、本発明は、ハンドルウェハ、絶縁層、ＳＯＩ層を有するＳＯＩウェハを利用して絶縁層の下にあるハンドルウェハ領域にセンシング領域を形成し、形成したセンシング領域の上部のＳＯＩ層にアナログ及びデジタル回路を配置することで、独立してマグネティックセンサー面積を最適化することができる。
【００２７】
また、回路部に影響を与えることなくセンシング領域に最適化されたドーピングプロファイルを具現することができ、従来技術よりセンシング能力が向上したマグネティックセンサーを有する半導体素子を製造することができる。
【００２８】
また、回路部と重畳しないため、センシング面積を最大化することができるという長所がある。
【００２９】
また、マグネティックセンサーの上だけでなく、ＳＯＩウェハの背面にも磁気収束板（Ｍａｇｎｅｔｉｃ  Ｃｏｎｃｅｎｔｒａｔｏｒ）を配置することができ、デザインの側面で有利である。
【００３０】
また、本発明は、半導体基板のＮ型ドーピング領域にＰ型上部ドーピング領域とＰ型下部ドーピング領域を形成し、半導体基板の表面と平行でかつ狭い電流経路を提供している。従って、その分電流拡散を防止することができ、電流検出の感度を向上させる。そして、Ｐ型上部ドーピング領域によって半導体基板の表面に生成された各種の欠陥に関係なく、電極間に流れる電流の流れを向上させることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図２】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図３】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図４】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図５】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図６】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図７】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図８】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図９】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図１０】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図１１】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図１２】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図１３】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図１４】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図１５】本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図１６】図１ないし１５に示す方法で製造されたマグネティックセンサーの平面図である。
【図１７】本発明の第２実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図１８】本発明の第２実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図１９】本発明の第３実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図２０】本発明の第３実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図２１】本発明の第３実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図２２】本発明の第３実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図２３】本発明の第３実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図２４】本発明の第３実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【図２５】本発明の第３実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００３２】
以下、本発明に係るマグネティックセンサーを有する半導体素子の製造方法を実施する形態の具体例を図面を参照しながら説明する。
【００３３】
本発明は、センシング領域及びマグネティックセンサーを有する半導体素子の製造方法を開示し、マグネティックセンサーは、シリコン・オン・インシュレーター（ＳＯＩ：Ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板構造、ＳＯＩと磁気収束板（ＩＭＣ：Ｉｎｔｅｇｒａｔｅｄ  ｍａｇｎｅｔｉｃ  ｃｏｎｃｅｎｔｒａｔｏｒ）の併行構造、エピ層（Ｅｐｉ）と埋め込み層（ＮＢＬ）の併行構造、エピ層（Ｅｐｉ）、埋め込み層（ＮＢＬ）及び深いトレンチ絶縁（ＤＴＩ：Ｄｅｅｐ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造が共に使用された構造、エピ層（Ｅｐｉ）、埋め込み層（ＮＢＬ）及び磁気収束板（ＩＭＣ）が共にある構造をそれぞれ基盤としてマグネティックセンサーを構成し、センシング領域の上方にアナログ／デジタル回路を配置して製造する。
つまり、アナログ／デジタル回路の下にセンシングエレメント（ｓｅｎｓｉｎｇ  ｅｌｅｍｅｎｔ）を形成することができる。アナログ／デジタル回路が必要とする活性領域とセンシングエレメントが占める活性領域が上と下に分離されている。従来は、同じ平面上に位置したため、その分広い活性領域を占めたが、本発明のようにＳＯＩウェハを使用して絶縁層（ボックス層）を挟んで回路部とセンシング領域とを分けて形成すれば、活性領域の面積が従来に比べて半分に減るという利点がある。
【００３４】
本実施形態では、上記の構造のうち、ＳＯＩウェハを利用した製造方法と、Ｎｏｎ−ＳＯＩウェハにエピ層を成長させて製造したマグネティックセンサーを有する半導体素子の製造方法について説明する。
【００３５】
図１ないし１５は、本発明の第１実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図であり、特に厚いＳＯＩ層を利用したＳＯＩウェハを基盤としてマグネティックセンサーを製造する工程を示した断面図である。断面図を参照して製造方法を説明する。
【００３６】
図１に示すように、マグネティックセンサーが構成されるＳＯＩウェハ１００が提供される。ＳＯＩウェハ１００は、ハンドルウェハ（ｈａｎｄｌｅ  ｗａｆｅｒ）として使用されるＰ型シリコン単結晶基板（以下、「ハンドルウェハ」という）１０１と、ハンドルウェハ１０１上に所定厚さで形成された埋め込み絶縁層（Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）１０２と、埋め込み絶縁層１０２上に他のシリコン単結晶で形成されたＳＯＩ層１０４とで構成される。ここで、ＳＯＩ層は、ＳＯＩ層上にさらにシリコンエピ層が形成された層まで含んでもよい。そして、埋め込み絶縁層（ボックス層（Ｂｏｘ  ｌａｙｅｒ））１０２は、０．１μｍ〜１μｍの厚さであり、また、ＳＯＩ層１０４は、０．１μｍ〜０．５μｍの厚さを有する。
【００３７】
図２に示すように、ＳＯＩ層１０４上にマスクパターン１０を形成する。マスクパターン１０は、ＳＯＩ層１０４内にセンシング領域を形成するためのものである。そのため、マスクパターン１０は、マグネティックセンシング素子が形成される領域を除いた残りの領域に設けられる。
【００３８】
図３において、イオン注入工程が行われる。イオン注入は、先ず、ＳＯＩ層１０４の上側方向からＮ型導電型を有する不純物を注入する。ＳＯＩ層１０４及び埋め込み絶縁層１０２を貫通してハンドルウェハ１０１に到逹するように高いイオン注入エネルギーで注入する必要がある。すると、ハンドルウェハ１０１の表面には、電流経路のためにＮ型イオンが注入された領域としてＮ型ドーピング領域、即ち、Ｎ型センシング領域１０６が形成される。Ｎ型センシング領域１０６は、ハンドルウェハ１０１の表面から所定深さで形成される。そして、Ｎ型センシング領域１０６の下部にＰ型導電型を有する不純物をイオン注入して、Ｎ型センシング領域１０６よりさらに深い領域にＰ型ドーピング領域（「Ｐ型下部ドーピング領域」という）１０８を形成する。Ｐ型下部ドーピング領域１０８の長さは、Ｎ型センシング領域１０６の長さと略同様である。ここで、Ｎ型センシング領域１０６及びＰ型下部ドーピング領域１０８は、その領域が確定された状態ではない。熱処理及び拡散工程が行われる前であるためである。
【００３９】
Ｐ型下部ドーピング領域１０８は、以下で説明するＰ型上部ドーピング領域と組み合わせて、ハンドルウェハ１０１の表面と平行に電流が流れるように電流経路を形成し、特に電流経路がさらに狭く形成されるようにして、電流の流れをさらによくする。つまり、ハンドルウェハ１０１にＮ型センシング領域１０６のみが形成された場合、Ｎ型センシング領域１０６からハンドルウェハ１０１の下方向にも電流の流れが発生し得る。その場合、全体領域を通じて拡散（ｄｉｆｆｕｓｉｏｎ）して電流の量が減り、磁場の強さを測定する感度が低下し得る。一方、Ｎ型センシング領域１０６にＰ型上部ドーピング領域とＰ型下部ドーピング領域１０８とを組み合わせて形成すると、その領域間に電流が流れ、その分ハンドルウェハ１０１で電流損失が減り、電流検出能力を増大させることができる。従って、マグネティックセンサーの性能向上を期待することができる。
【００４０】
Ｎ型センシング領域１０６の上部には、上記のＰ型ドーピング領域（「Ｐ型上部ドーピング領域」という）（図示せず）をさらに形成してもよい。Ｐ型上部ドーピング領域は、Ｐ型下部ドーピング領域１０８よりイオン注入エネルギーを弱くすればよい。Ｐ型上部ドーピング領域は、ハンドルウェハ１０１の表面で所定深さに形成されるが、Ｎ型センシング領域１０６より浅くドーピングして形成される。
Ｐ型上部ドーピング領域は、ハンドルウェハ１０１の表面の不均一性、または製造工程で発生し得る各種の欠陷（ｄｅｆｅｃｔ）を相殺させる。そのため、電流経路をハンドルウェハ１０１の表面からさらに奥側に流れるように誘導する。即ち、二つのＰ型ドーピング領域間にあるセンシング領域は、酸化膜とシリコン境界面またはハンドルウェハ表面から離れて形成され、界面から発生する問題点が除去されて、センシング能力が向上する。
【００４１】
マスクパターン１０を除去し、ＳＯＩ層１０４に対して一連の条件で熱処理工程を行う。すると、ＳＯＩウェハ１００内に位置しているＮ型センシング領域１０６及びＰ型下部ドーピング領域１０８が拡散して図４のような状態になる。即ち、Ｎ型センシング領域１０６及びＰ型下部ドーピング領域１０８がそれぞれ図面符号１１０及び１１２のようになり、ＳＯＩウェハ１００のハンドルウェハ１０１内にＮ型センシング領域１１０が形成される。
【００４２】
次は、図５に示すように、ＳＯＩ層１０４上にシリコンエピ層（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ）１３０を形成する。そのため、第１実施形態は、厚いＳＯＩ層を利用するものといえる。
【００４３】
次いで、図６のように、シリコンエピ層１３０及びＳＯＩ層１０４を貫通するトレンチアイソレーション１３２を形成する。トレンチアイソレーション１３２は、シリコンエピ層１３０及びＳＯＩ層１０４をエッチングして形成されたトレンチ内部に絶縁物を充填して形成される。このようなトレンチアイソレーション１３２は、その周りに存在する回路部１４０と後述するセンサーコンタクト（１６１、１６２（図１１参照））が物理的に互いに接触することを防止するためのものである。
【００４４】
図７に示すように、トレンチアイソレーション１３２を形成した後は、アナログ−デジタル回路部（以下、「回路部」という）１４０を形成する工程が行われる。回路部１４０は、Ｎ型センシング領域１１０の上方に位置する。回路部１４０は、Ｎ型センシング領域１１０が感知した値を処理し、実質的にＮ型センシング領域１１０と回路部１４０とが組み合わせられてマグネティックセンサーとなる。回路部１４０は、埋め込み絶縁層（Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）１０２を挟んでＳＯＩ層１０４またはシリコンエピ層１３０に形成される。このような回路部１４０には、センサーによって発生した電圧を認知し、出力シグナルを出す低雑音増幅器（ＬＮＡ）、出力シグナルを増幅する自動利得制御器（ＡＧＣ）ブロック、増幅した出力シグナルをデジタルドメインに変換させるアナログデジタル変換器（ＡＤＣ）とコントローラー（ｃｏｎｔｒｏｌｌｅｒ）などの構成要素が含まれる。
【００４５】
図８に示すように、回路部１４０を形成した後は、シリコンエピ層１３０の上面に第１層間絶縁膜（ＩＬＤ：Ｉｎｔｅｒ  ｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ）１５０を蒸着する。
【００４６】
次いで、Ｎ型センシング領域１１０と回路部１４０を電気的に接続する工程が行われる。これは図９に示した。図９を参照すると、第１層間絶縁膜１５０上にマスクパターン２０を形成する。マスクパターン２０は、コンタクト領域を除いた領域に提供される。その状態で、第１層間絶縁膜１５０、シリコンエピ層１３０、ＳＯＩ層１０４及び埋め込み絶縁層１０２を貫通する複数のトレンチ（１５１、１５２、１５３）を形成する。この中で２個のトレンチ（１５１、１５２）は、Ｎ型センシング領域１１０と接続するセンサーコンタクト（１６１、１６２）のためのトレンチとなる。トレンチ形成によりＮ型センシング領域１１０が露出される。そして、Ｎ型センシング領域１１０とセンサーコンタクト（１６１、１６２、１６５）との間に、オーミックコンタクト（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）のために高濃度Ｎ型ドーピング領域１１３をトレンチ（１５１、１５２、１５３）の底面に形成する。高濃度Ｎ型ドーピング領域１１３は、露出したＮ型センシング領域１１０にＮ型のドーパントをイオン注入して形成する。
【００４７】
次に、マスクパターン２０を除去し、Ｎ型ドーパントの拡散のために熱処理工程を行う。その後、図１０に示すように、トレンチ（１５１、１５２、１５３）をさらにエッチングして、図９に示したトレンチの深さよりさらに深いトレンチ（１５４、１５５、１５６）を形成する。さらに深いトレンチ（１５４、１５５、１５６）は、高濃度Ｎ型ドーピング領域１１３を貫通しながら形成される。そして、第１トレンチ１５４〜第３トレンチ１５６の終端部にＰ型ドーパントをイオン注入して高濃度Ｐ型ドーピング領域１１４を形成する。図１０に形成された高濃度Ｐ型ドーピング領域１１４は、側面方向に電流経路が形成されるように誘導するためのものである。
【００４８】
次いで、図１１のように、さらに深いトレンチ（１５４、１５５、１５６）内に導電性物質である導電体を充填して、第１センサーコンタクト１６１、第２センサーコンタクト１６２、第３センサーコンタクト１６５を形成する。充填材料としては、タングステン（Ｗ）、チタン（Ｔｉ）金属または窒化チタン膜（ＴｉＮ）、または高濃度ドーピングされたポリシリコンなどが使用される。
【００４９】
第１センサーコンタクト１６１及び第２センサーコンタクト１６２は、Ｎ型センシング領域１１０と回路部１４０を接続する役割をし、第３センサーコンタクト１６５は、Ｐ型ハンドルウェハとコンタクトするように形成し、Ｐ型ハンドルウェハの接地（ｇｒｏｕｎｄ）のために使用される。そのため、第３センサーコンタクト１６５は、接地コンタクトとなる。上記センサーコンタクトは、埋め込み絶縁層１０２を貫通して形成され、後述する第２層間絶縁膜に位置した金属配線と接続され、Ｎ型センシング領域１１０に到逹する。ここで上記の構成、即ち、第２層間絶縁膜、金属配線、高濃度Ｎ型ドーピング領域については、以下で説明する。
【００５０】
図１２では、金属配線を媒介として回路部１４０と電気的に接続するためのコンタクトプラグ１６６を形成する。コンタクトプラグ１６６も、内部にタングステン（Ｗ）、銅（Ｃｕ）などの金属物質を充填させて金属化したものである。
【００５１】
次に、図１３に示すように、第１層間絶縁膜１５０上に第２層間絶縁膜１７０を形成する。第２層間絶縁膜１７０を形成する工程では、第２層間絶縁膜１７０に金属配線１７２を形成する工程も共に行われる。金属配線１７２は、回路部１４０とコンタクトプラグ１６６を電気的に接続させる機能をする。ここで、第２層間絶縁膜１７０は、一つの層だけで示したが、これに限らず、複数の層間絶縁膜が順に蒸着した絶縁膜で形成されてもよい。また、各層間絶縁膜ごとに複数の金属配線が形成される。
【００５２】
そして、図１４に示すように、第２層間絶縁膜１７０をエッチングしてビア（ＶＩＡ）を形成し、ビアと接続されたボンディングパッド１８２を形成する。ボンディングパッド１８２上にパッシベーション膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）１８０を形成する。
【００５３】
そして、図１５に示すように、パッシベーション膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）１８０の上面に磁気収束板（ＩＭＣ）４００がさらに形成される。または、Ｐ型基板の背面に磁気収束板（Ｉｎｔｅｇｒａｔｅｄ  Ｍａｇｎｅｔｉｃ  Ｃｏｎｃｅｎｔｒａｔｏｒ、ＩＭＣ）４００を配置する。背面に位置する場合、Ｎ型センシング領域１１０と非常に近くなり、ノイズはさらに小さく、シグナルの大きさはさらに大きくなる感度の高い出力シグナルが得られる。ここで、磁気収束板４００は、水平磁場を曲がらせ、センシング領域に垂直に入る垂直成分を誘導する。これにより、センシング領域では、水平磁場の垂直成分を検出する。また、マグネティックセンサー（または、ホールセンサー）が存在する領域の磁場を増幅する効果を提供する。
磁気収束板４００のパターンは、平板状（ｐｌａｎａｒ−ｔｙｐｅ）パターン、非平板状（ｎｏｎ−ｐｌａｎａｒ）パターン、折れ曲ったパターン、コンフォーマル（ｃｏｎｆｏｒｍａｌ）なパターンなど、多様な形態のパターンを有した磁気収束板が配置される。ここで、コンフォーマルなパターンは、磁気収束板の下にある絶縁層またはパッシベーション膜のパターンと同様のパターンで形成されるということである。
【００５４】
このようにすると、ハンドルウェハ１０１内にマグネティックフィールドセンシングエレメント（ｓｅｎｓｉｎｇ  ｅｌｅｍｅｎｔｓ）１２０を形成しながら、その上方に回路部１４０を離隔して提供することができる。従って、最適の面積を有するマグネティックセンサーを独立して具現可能である。つまり、最適化されたセンサー面積を独立して具現可能である。それだけでなく、Ｎ型センシング領域１１０と回路部１４０は、互いに異なる活性領域、即ち、Ｎ型センシング領域１１０は、ハンドルウェハ１０１内にある活性領域に形成され、回路部１４０は、ＳＯＩ層１０４またはシリコンエピ層１３０の活性領域に形成される。従って、Ｎ型センシング領域１１０と回路部１４０は、それぞれドーピングプロファイルを独立して最適化させることができるという利点がある。
【００５５】
一方、図１６は、上記の図１ないし１５に示す方法で製造されたマグネティックセンサーの平面図を示している。
【００５６】
図１６を参照すると、４個のセンサーコンタクト（１６０、１６１、１６２、１６３）が形成され、センサーコンタクト（１６０、１６１、１６２、１６３）を取り囲むトレンチアイソレーション領域１３２が存在する。４個のセンサーコンタクト（１６０、１６１、１６２、１６３）は、回路部１４０と電気的に接続され、図１３で説明したように、金属配線１７２とも接続される。４個のセンサーコンタクトのうち２個は、ホール効果による電圧変化を感知し、残りの２個は、電流を印加することに使用する。そして、４個のセンサーコンタクト（１６０、１６１、１６２、１６３）は、Ｎ型ドーピング領域１０６のコーナーに配置されたが、センシング領域１９０のＮ型センシング領域１１０と電気的にコンタクトしている。残りの接地コンタクト１６５は、Ｐ型ハンドルウェハの接地（ｇｒｏｕｎｄ）または他のバイアス（Ｂｉａｓ）電圧をかけるために使用される。
【００５７】
ここで、回路部１４０には、上記で言及したセンサー回路部だけでなく、アクティブ素子、受動素子など、例えば、ロジック回路、アナログ回路、パワー、混成回路、入出力回路、メモリー回路、ＤＰＳ、プロセッサなどがセンシング領域の上部に形成されてもよい。
【００５８】
図１７、１８は、本発明の第２実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。
【００５９】
第２実施形態のマグネティックセンサーは、第１実施形態で説明した厚いＳＯＩ層ではなく、薄いＳＯＩ層を利用して製造する。
【００６０】
第２実施形態の製造工程を簡単に説明すると、ＳＯＩウェハ２００内にＮ型センシング領域２１０及びＰ型下部ドーピング領域２１２を形成して、ＳＯＩウェハ２００のハンドルウェハ２０１内にＮ型センシング領域２１０が形成されるようにすることは、前述した第１実施形態で説明した図４の工程までと同一である。但し、図１７に示すように、ＳＯＩ層２０３上にシリコンエピ層（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ）を形成しない点が第１実施形態と異なる。
【００６１】
トレンチアイソレーション２２０は、ＳＯＩ層２０３をエッチングして形成したトレンチ内部に絶縁物を充填して形成する。トレンチ工程によるアイソレーション２２０の他にもロコス（ＬＯＣＯＳ）を形成することも可能である。以後の工程は、第１実施形態の図７の工程以後の順序と同一に行う。このように、第２実施形態は、第１実施形態と比べると、ＳＯＩウェハ２００を構成するＳＯＩ層２０３上にシリコンエピ層を形成しないことに差があり、従って、ＳＯＩ層２０３のみを形成しているので、相対的に厚くなく形成される。以後の工程において、センシングエレメント領域２１４と離隔形成される回路部２３０は、ＳＯＩ層２０３に形成される。第２実施形態の製造工程によって完成されたマグネティックセンサーの断面図は、図１８に示す。
【００６２】
ＳＯＩ層２０３にアイソレーション２２０を形成した後、第１センサーコンタクト２４０及び第２センサーコンタクト２４１を形成する。そのため、図１８に示すように、アイソレーション２２０は、第１実施形態とは異なり、第１センサーコンタクト２４０と第２センサーコンタクト２４１の外面と接する形状で形成される。
【００６３】
このように、第２実施形態は、ＳＯＩ  ＭＣＤ（２０３）にロコス（ＬＯＣＯＳ）工程、または薄いトレンチ絶縁（ＳＴＩ）工程を利用したアイソレーション領域２２０を形成するため、工程数を前記第１実施例に比べてさらに減らすことができる。
【００６４】
図１９ないし２５は、本発明の第３実施形態によるマグネティックセンサーを有する半導体素子の製造方法を説明するための断面図である。第３実施形態は、ＳＯＩウェハを使用しないＮｏｎ−ＳＯＩウェハを利用する構造である。
【００６５】
図１９のように、Ｐ型基板３００が提供される。そして、Ｐ型基板上にスクリーン酸化膜を形成し、その上にマスクパターン３０を形成する。マスクパターン３０は、Ｐ型基板内にセンシング領域を形成するために提供される。そのため、マスクパターン３０は、マグネティックセンシング素子が形成される領域を除いた残りの領域に設けられる。マスクパターン３０の形成後イオン注入工程が行われる。イオン注入工程は、Ｎ型導電型を有する不純物を注入してＮ型センシング領域（Ｎ−ｃｏｎｄｕｃｔｉｏｎ  ｌａｙｅｒ）３１０と、Ｎ型センシング領域３１０の下部、即ち、Ｎ型センシング領域３１０よりさらに深い領域にＰ型導電型を有する不純物をイオン注入してＰ型ドーピング領域（「Ｐ型下部ドーピング領域」という）３１２を形成する工程である。ここで、Ｎ型センシング領域３１０の上部にＰ型ドーピング領域（「Ｐ型上部ドーピング領域」という）を形成してもよい。
【００６６】
次にマスクパターン３０を除去し、図２０のようにＰ型エピ層３２０を形成する。Ｐ型エピ層３２０は、Ｐ型基板３００の厚さと略同様の厚さになるように成長して形成される。すると、Ｐ型基板３００とＰ型エピ層３２０との間にＮ型センシング領域３１０が形成される。
【００６７】
次いで、図２１のように、Ｐ型エピ層３２０にセンシング領域との接触のために、所定間隔離隔するセンサーコンタクト３３０を形成する。ここで、センサーコンタクト３３０は、Ｎ型シンカー（ｓｉｎｋｅｒ）と呼ぶこともある。センサーコンタクト３３０は、イオン注入方式によって高濃度Ｎ型領域で形成する。または、高濃度Ｎ型ドーピングポリシリコンを使用して形成する。その場合は、トレンチを形成し、トレンチの内部にＮ型にドーピングされたポリシリコンを満たして形成する。高濃度Ｎ型ドーピングポリシリコンを満たす前にＬＰＣＶＤ（ｌｏｗ  ｐｒｅｓｓｕｒｅ  ＣＶＤ）方式のシリコン酸化膜を先に蒸着する。これはトレンチ幅が広い場合、ポリシリコンのみを満たす際、中心部分にシーム（ｓｅａｍ）現象が発生し得るためである。または、タングステンなどの金属層を満たして形成してもよい。
【００６８】
その後、センサーコンタクト３３０の間のＰ型エピ層３２０に回路部３４０を形成する。
【００６９】
このような回路部３４０には、センサーによって発生した電圧を認知し、出力シグナルを出す低雑音増幅器（ＬＮＡ）、出力シグナルを増幅する自動利得制御器（ＡＧＣ）ブロック、増幅した出力シグナルをデジタルドメインに変換させるアナログデジタル変換器（ＡＤＣ）とコントローラー（ｃｏｎｔｒｏｌｌｅｒ）などの構成要素が含まれてもよい。回路部３４０が形成されれば、図２２のように、Ｐ型エピ層３３０上に第１層間絶縁膜（ＩＬＤ：Ｉｎｔｅｒｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ）３５０を形成する。
【００７０】
そして、図２３に示すように、第１層間絶縁膜３５０にコンタクトプラグ３６０を形成する。コンタクトプラグ３６０は、Ｎ型センシング領域３１０と回路部３４０を接続するためのもので、コンタクトプラグ３６０は、パターン化されたマスクパターンを利用して形成される。ここで、コンタクトプラグ３６０は、回路部３４０と電気的に接続するように形成される。
【００７１】
第１層間絶縁膜３５０にコンタクトプラグ３６０が形成された後は、図２４に示すように、第１実施形態で説明したのと同様に第２層間絶縁膜３７０及びパッシベーション膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）３８０を形成しながら、金属配線３６５、ボンディングパッド３７５などを形成する過程が行われる。そして、図２５のように、パッシベーション膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）３８０の上面に磁気収束板（ＩＭＣ）９００がさらに形成される。または、Ｐ型基板の背面に磁気収束板（ＩＭＣ）９００を配置する。背面に位置する場合、Ｎ型センシング領域３１０と非常に近くなり、ノイズはさらに小さく、シグナルの大きさはさらに大きくなる感度の高いシグナルが得られる。ここで、磁気収束板９００は、水平磁場を曲がらせ、センシング領域に垂直に入る垂直成分を誘導する。これにより、センシング領域では、水平磁場の垂直成分を検出する。また、マグネティックセンサー（または、ホールセンサー）が存在する領域の磁場を増幅する効果を提供する。
【００７２】
このように、第３実施形態は、Ｐ型基板３００とＰ型エピ層３２０との間にセンシング領域を形成する。
【００７３】
以上で説明したように、本発明は、半導体基板の内部にマグネティックフィールドセンシング領域を形成し、センシング領域の上方にアナログ−デジタル回路を位置させるように構造を改善して、センシング面積を最大限確保しながら、磁場の検出が可能なマグネティックセンサーを製造する方法を提供することを基本的な技術的要旨としていることが分かる。
【００７４】
従って、センサー面積が最適化されて半導体チップまたは半導体ダイ（ｄｉｅ）の大きさを増大させない効果がある。また、マグネティックセンサーに使用される半導体層のドーピングプロファイルを独立して調節可能である。なぜなら、回路部と別個で形成されるためである。また、基板の上または下に流れる地球磁場をさらに敏感に感知することができる。
【００７５】
以上のように、本発明の実施形態を参考にして説明したが、これは、例示的なものに過ぎず、本発明が属する技術分野の通常の知識を持った者なら、本発明の要旨及び範囲に逸脱せずとも多様な変形、変更及び均等な他の実施例が可能であるということが明らかに分かる。従って、本発明の真正な技術的保護範囲は、添付の請求の範囲の技術的な思想によって定められるべきである。
【符号の説明】
【００７６】
１００    ＳＯＩウェハ
１０１    Ｐ型シリコン単結晶基板（ハンドルウェハ）
１０２    埋め込み絶縁層（ボックス層（ＢＯＸ  ｌａｙｅｒ））
１０４、２０３    ＳＯＩ層
１０６、１１０、２１０、３１０    Ｎ型センシング領域またはＮ型ドーピングエリア
１０８、１１２    Ｐ型下部ドーピング領域
１１３    高濃度Ｎ型ドーピング領域
１１４    高濃度Ｐ型ドーピング領域
１３０    シリコンエピ層
１３２    トレンチアイソレーション
１４０、２３０、３４０    回路部
１５０、３５０    第１層間絶縁膜
１５１、１５２、１５３、１５４、１５５、１５６    トレンチ
１６０、１６１、１６２、１６３、１６５    センサーコンタクト
１６６、３６０    コンタクトプラグ
１７０、３７０    第２層間絶縁膜
１８０、３８０    パッシベーション膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）
４００、９００    磁気収束板（ＩＭＣ）
【図１】
0006530672.tif 000002
【図２】
0006530672.tif 000003
【図３】
0006530672.tif 000004
【図４】
0006530672.tif 000005
【図５】
0006530672.tif 000006
【図６】
0006530672.tif 000007
【図７】
0006530672.tif 000008
【図８】
0006530672.tif 000009
【図９】
0006530672.tif 000010
【図１０】
0006530672.tif 000011
【図１１】
0006530672.tif 000012
【図１２】
0006530672.tif 000013
【図１３】
0006530672.tif 000014
【図１４】
0006530672.tif 000015
【図１５】
0006530672.tif 000016
【図１６】
0006530672.tif 000017
【図１７】
0006530672.tif 000018
【図１８】
0006530672.tif 000019
【図１９】
0006530672.tif 000020
【図２０】
0006530672.tif 000021
【図２１】
0006530672.tif 000022
【図２２】
0006530672.tif 000023
【図２３】
0006530672.tif 000024
【図２４】
0006530672.tif 000025
【図２５】
0006530672.tif 000026