(57)【特許請求の範囲】
【請求項１】
（ａ）基体と、前記基体上に形成された絶縁層と、前記絶縁層上に形成され、シリコンからなる第１半導体層と、を有する半導体基板を用意する工程、
（ｂ）前記第１半導体層をパターニングし、前記第１半導体層からなる第１半導体部、および、前記第１半導体層からなる第２半導体部を形成する工程、
（ｃ）前記第１半導体部上、および、前記第２半導体部上に、第１絶縁膜を形成する工程、
（ｄ）前記第１絶縁膜を貫通して前記第２半導体部に達する第１開口部を形成する工程、
（ｅ）前記第１開口部に露出した部分の前記第２半導体部上に、ゲルマニウムからなる第２半導体層を含む第３半導体部を形成する工程、
（ｆ）前記（ｅ）工程の後、前記第１半導体部の上方に、第２絶縁膜を形成する工程、
（ｇ）前記第２絶縁膜の上面から前記第１半導体部に達する第２開口部を形成する工程、
（ｈ）前記第２開口部に露出した部分の前記第１半導体部の上面に、金属シリサイド層を形成する工程、
（ｉ）前記金属シリサイド層上に、第１接続電極を形成する工程、
（ｊ）前記（ｅ）工程の後、前記（ｆ）工程の前に、前記第１絶縁膜を貫通して前記第１半導体部に達する第３開口部を形成する工程、
を有し、
前記（ｆ）工程では、前記第３開口部の内壁、および、前記第３開口部に露出した部分の前記第１半導体部上に、前記第２絶縁膜を形成し、
前記（ｇ）工程では、前記第３開口部の底部に形成された部分の前記第２絶縁膜を貫通して前記第１半導体部に達する前記第２開口部を形成し、
半導体装置の製造方法は、さらに、
（ｋ）前記（ｈ）工程の後、前記金属シリサイド層上、および、前記第２絶縁膜上に、第３絶縁膜を形成し、前記第３絶縁膜により前記第２開口部および前記第３開口部を埋め込む工程、
（ｌ）前記（ｉ）工程の前に、前記第３絶縁膜の上面から前記金属シリサイド層に達する第４開口部を形成する工程、
を有し、
前記（ｉ）工程では、前記第４開口部に埋め込まれた第２導電膜からなる前記第１接続電極を形成し、
前記半導体装置の製造方法は、さらに、
（ｍ）前記（ｈ）工程の後、前記（ｋ）工程の前に、前記金属シリサイド層上、および、前記第２絶縁膜上に、窒化シリコンからなる第４絶縁膜を形成する工程、
を有し、
前記（ｆ）工程では、窒化シリコンからなる前記第２絶縁膜を形成し、
前記（ｋ）工程では、前記金属シリサイド層上、および、前記第２絶縁膜上に、前記第４絶縁膜を介して、酸化シリコンからなる前記第３絶縁膜を形成し、
前記（ｌ）工程では、前記第３絶縁膜および前記第４絶縁膜を貫通して前記金属シリサイド層に達する前記第４開口部を形成し、
前記（ｃ）工程では、酸化シリコンからなる前記第１絶縁膜を形成し、
前記（ｍ）工程では、前記第２絶縁膜および前記第４絶縁膜からなる絶縁膜部を形成し、
前記半導体装置の製造方法は、さらに、
（ｎ）前記（ｍ）工程の後、前記（ｋ）工程の前に、前記絶縁膜部をパターニングし、前記絶縁膜部のうち、平面視において前記第３開口部の外部に位置する部分の前記第１半導体部の上方に形成された第１膜部を除去し、前記絶縁膜部のうち、平面視において前記第３開口部の内部に位置する部分の前記第１半導体部の上方に形成された第２膜部を残す工程、
を有し、
前記（ｋ）工程では、前記第１絶縁膜上、前記金属シリサイド層上、および、前記第２膜部上に、前記第３絶縁膜を形成し、
前記（ｌ）工程では、前記第３絶縁膜および前記第２膜部を貫通して前記金属シリサイド層に達する前記第４開口部を形成する、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｎ）工程では、前記絶縁膜部のうち、前記第３半導体部上に形成された第３膜部を残し、
前記（ｋ）工程では、前記第３膜部上に前記第３絶縁膜を形成し、
前記半導体装置の製造方法は、さらに、
（ｏ）前記第３絶縁膜および前記第３膜部を貫通して前記第３半導体部に達する第５開口部を形成する工程、
（ｐ）前記第５開口部に露出した部分の前記第３半導体部上に、第２接続電極を形成する工程、
を有する、半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記第１半導体部により光導波路が形成され、
前記第２半導体部は、第１導電型のシリコンからなり、
前記第２半導体層は、前記第１導電型と異なる第２導電型のゲルマニウムからなり、
前記第２半導体部と前記第２半導体層とにより、光信号を電気信号に変換する光電変換部が形成される、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば半導体チップ内に光デバイスを有する半導体装置およびその製造方法に好適に利用できるものである。
【背景技術】
【０００２】
近年、シリコンフォトニクス技術が開発されている。このシリコンフォトニクス技術は、半導体基板上に、シリコンを材料とした光信号用の伝送線路を形成し、この光信号用の伝送線路により形成される種々の光デバイスと電子デバイスとを集積することにより、光通信用モジュールとしての半導体装置を実現する技術である。このような半導体装置の中には、光信号用の伝送線路として、基体上に絶縁層を介して形成された半導体層からなる光導波路と、絶縁層上に光導波路を覆うように形成された絶縁膜と、を有するものがある。このとき、光導波路は、コア層として機能し、絶縁層および絶縁膜は、クラッド層として機能する。
【０００３】
また、このような半導体装置の中には、光信号を電気信号に変換する光電変換部を有するものがある。そして、光電変換部として、通信波長帯である１．６μｍ程度までの波長の近赤外光を検出するために、ゲルマニウムからなる半導体層を含む受光器を備えるものがある。
【０００４】
特開２０１１−１８１８７４号公報（特許文献１）には、ゲルマニウム受光器において、シリコン層の上に形成された第１ゲルマニウム層と、この第１ゲルマニウム層の上に形成された第２ゲルマニウム層と、この第２ゲルマニウム層の上に形成されたシリコンキャップ層と、を備えている技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１８１８７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような半導体装置では、シリコンからなる半導体層とプラグとの接触抵抗を低減するために、シリコンからなる半導体層の上面に、金属シリサイド層が形成される。
【０００７】
ところが、金属シリサイド層の耐熱温度は、ゲルマニウムからなる半導体層を成膜するのに好適な温度よりも低い。そのため、金属シリサイド層を形成した後に、ゲルマニウムからなる半導体層を成膜する場合には、ゲルマニウムからなる半導体層を、金属シリサイド層の耐熱温度よりも低い温度で成膜する必要がある。しかし、このような低い温度でゲルマニウムからなる半導体層を成膜した場合には、ゲルマニウムからなる半導体層中の欠陥密度が多くなり、ゲルマニウムからなる半導体層を含む光電変換部における光電変換効率が低下する。そのため、半導体装置の性能を向上させることができない。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態によれば、半導体装置の製造方法において、基体上に絶縁層を介して、シリコンからなる第１半導体部および第２半導体部を形成し、第２半導体部上にゲルマニウムからなる半導体層を含む第３半導体部を形成する。次に、第１半導体部の上方に、絶縁膜を形成し、絶縁膜の上面から第１半導体部に達する開口部を形成し、開口部に露出した部分の第１半導体部の上面に、金属シリサイド層を形成する。
【００１０】
また、他の実施の形態によれば、半導体装置は、基体上に絶縁層を介して形成され、シリコンからなる第１半導体部および第２半導体部と、第２半導体部上に形成され、ゲルマニウムからなる半導体層を含む第３半導体部と、を有する。また、当該半導体装置は、第１半導体部の上方に形成された絶縁膜と、第１半導体部の上面に形成された金属シリサイド層と、絶縁膜の上面から金属シリサイド層に達する開口部と、を有する。金属シリサイド層は、開口部内に配置されるか、開口部からはみ出して配置されており、はみ出して配置された金属シリサイド層のはみ出し距離は、金属シリサイド層の膜厚以下である。
【発明の効果】
【００１１】
一実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１の半導体装置の要部断面図である。
【図２】実施の形態１の半導体装置の要部断面図である。
【図３】実施の形態１の半導体装置の要部断面図である。
【図４】実施の形態１の半導体装置の製造工程の一部を示すプロセスフロー図である。
【図５】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図６】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図７】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図８】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図９】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１０】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１１】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１２】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１３】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１４】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１５】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図１６】比較例の半導体装置の要部断面図である。
【図１７】比較例の半導体装置の製造工程中の要部断面図である。
【図１８】比較例の半導体装置の製造工程中の要部断面図である。
【図１９】実施の形態２の半導体装置の要部断面図である。
【図２０】実施の形態２の半導体装置の要部断面図である。
【図２１】実施の形態２の半導体装置の製造工程の一部を示すプロセスフロー図である。
【図２２】実施の形態２の半導体装置の製造工程中の要部断面図である。
【図２３】実施の形態２の半導体装置の製造工程中の要部断面図である。
【図２４】実施の形態２の半導体装置の製造工程中の要部断面図である。
【図２５】実施の形態２の半導体装置の製造工程中の要部断面図である。
【図２６】実施の形態２の半導体装置の製造工程中の要部断面図である。
【図２７】実施の形態２の半導体装置の製造工程中の要部断面図である。
【図２８】実施の形態２の半導体装置の製造工程中の要部断面図である。
【図２９】実施の形態２の半導体装置の製造工程中の要部断面図である。
【図３０】実施の形態３の半導体装置の要部断面図である。
【図３１】実施の形態３の半導体装置の製造工程中の要部断面図である。
【図３２】実施の形態３の半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１４】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１５】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことはいうまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
以下、代表的な実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１７】
さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。
【００１８】
（実施の形態１）
初めに、図１を参照し、実施の形態１の半導体装置について説明する。図１は、実施の形態１の半導体装置の要部断面図である。
【００１９】
本実施の形態１では、図１に示すように、例えば単結晶シリコンからなる基体ＳＢ１上に形成された光信号用伝送線路部ＰＲ１、光変調部ＰＲ２および光電変換部ＰＲ３を有する半導体装置を例示する。また、本実施の形態１では、２層構造の多層配線を有する半導体装置を例示するが、これに限定されるものではない。
【００２０】
＜光信号用伝送線路部＞
図１に示すように、本実施の形態１の半導体装置は、基体ＳＢ１と、基体ＳＢ１上に形成された絶縁層ＣＬと、絶縁層ＣＬ上に形成された半導体層ＳＬ１と、を有する。基体ＳＢ１と、絶縁層ＣＬと、半導体層ＳＬ１と、により、ＳＯＩ（Silicon on Insulator）基板としての半導体基板ＳＢが形成されている。基体ＳＢ１は、例えば面方位が（１００）、抵抗率が５〜５０Ωｃｍ程度のｐ型のシリコン（Ｓｉ）単結晶基板からなる。絶縁層ＣＬは、ＢＯＸ（Buried Oxide）層とも称され、例えば酸化シリコン（ＳｉＯ２）膜からなる。半導体層ＳＬ１は、ＳＯＩ（Silicon on Insulator）層とも称され、例えば面方位が（１００）、抵抗率が５〜５０Ωｃｍ程度のｐ型のシリコン単結晶基板が薄化されたものである。絶縁層ＣＬの膜厚を、例えば２〜３μｍ程度とすることができ、半導体層ＳＬ１の膜厚を、例えば１８０〜２５０ｎｍ程度とすることができる。
【００２１】
基体ＳＢ１は、基体ＳＢ１の主面ＳＢ１ａの領域ＡＲ１、ＡＲ２およびＡＲ３を有する。領域ＡＲ１には、光信号用伝送線路部ＰＲ１が形成されている。なお、領域ＡＲ２には、光変調部ＰＲ２が形成され、領域ＡＲ３には、光電変換部ＰＲ３が形成されている。
【００２２】
図１に示すように、領域ＡＲ１には、種々の光信号用の伝送線路、すなわち光信号線としての光導波路ＷＯ１およびＷＯ２が形成されている。光導波路ＷＯ１およびＷＯ２の各々は、コア層として機能する。
【００２３】
図１に示すように、基体ＳＢ１の主面ＳＢ１ａ内で互いに交差、好適には直交する２つの方向をＸ軸方向およびＹ軸方向とし、基体ＳＢ１の主面ＳＢ１ａに垂直な方向、すなわち上下方向をＺ軸方向とする。また、本願明細書では、平面視において、とは、基体ＳＢ１の主面ＳＢ１ａに垂直な方向から視た場合を意味する。
【００２４】
光導波路ＷＯ１は、半導体層ＳＬ１からなる。領域ＡＲ１では、光導波路ＷＯ１が２個形成されている。２つの光導波路ＷＯ１は、領域ＡＲ１で、絶縁層ＣＬ上に形成されている。２つの光導波路ＷＯ１は、平面視において、例えばＹ軸方向（図１中紙面に垂直な方向）にそれぞれ延在し、かつ、例えばＸ軸方向に互いに間隔を空けて配置されている。したがって、光導波路ＷＯ１内に導入される光信号は、Ｙ軸方向に進行する。なお、図示は省略するが、光導波路ＷＯ１の一例として、光の位相を変化させる光位相シフタが形成されていてもよい。光位相シフタも、他の光導波路ＷＯ１と同様に、半導体層ＳＬ１からなる。
【００２５】
光導波路ＷＯ２も、光導波路ＷＯ１と同様に、半導体層ＳＬ１からなる。光導波路ＷＯ２に含まれる半導体層ＳＬ１は、リブ型に加工されている。このリブ型に加工された半導体層ＳＬ１のうち、厚さが厚くなっている部分、すなわちリブ部により、光導波路ＷＯ２が形成されている。光導波路ＷＯ２は、Ｙ軸方向（図１中紙面に垂直な方向）に延在する。したがって、光導波路ＷＯ２内に導入される光信号は、Ｙ軸方向に進行する。
【００２６】
光導波路ＷＯ１およびＷＯ２の高さは、例えば前述した半導体層ＳＬ１の膜厚に等しく、Ｘ軸方向における光導波路ＷＯ１およびＷＯ２の幅は、例えば５００ｎｍ程度である。また、半導体層ＳＬ１のうちの厚さが薄くなっている部分の厚さは、例えば３０〜１７０ｎｍ程度である。光導波路ＷＯ１およびＷＯ２には、不純物が導入されており、その不純物濃度は、例えば１０１５〜１０１９ｃｍ−３の範囲であり、代表的な値としては、例えば１０１５ｃｍ−３程度である。
【００２７】
光導波路ＷＯ２のＸ軸方向における一方の側（図１中左側）における半導体層ＳＬ１には、ｐ型の不純物が導入されて、ｐ型の半導体ＰＲが形成されている。このｐ型の半導体ＰＲは、光導波路ＷＯ２と並行するように形成されている。また、光導波路ＷＯ２のＸ軸方向における他方の側（図１中右側）における半導体層ＳＬ１には、ｎ型の不純物が導入されて、ｎ型の半導体ＮＲが形成されている。このｎ型の半導体ＮＲは、光導波路ＷＯ２と並行する。すなわち、ｐ型の半導体ＰＲとｎ型の半導体ＮＲとの間の半導体層ＳＬ１が、光導波路ＷＯ２となっている。
【００２８】
上記構造に順方向バイアスを印加すると、光導波路ＷＯ２にキャリアが注入される。光導波路ＷＯ２にキャリアが注入されると、光導波路ＷＯ２においてキャリアプラズマ効果、すなわち光学的に生成されたキャリアが電子正孔対（プラズマ）を増加させることに起因する現象が生じて、光導波路ＷＯ２における光の屈折率が変化する。光導波路ＷＯ２における光の屈折率が変化すると、光導波路ＷＯ２を進行する光の波長が変化するので、光導波路ＷＯ２を進行する過程で光の位相を変化させることができる。
【００２９】
光導波路ＷＯ１およびＷＯ２は、層間絶縁膜ＩＤ１およびＩＤ２、ならびに、保護膜ＴＣにより覆われている。層間絶縁膜ＩＤ１およびＩＤ２は、例えば酸化シリコンからなる。保護膜ＴＣは、例えば酸窒化シリコン（ＳｉＯＮ）からなる。光信号用伝送線路部ＰＲ１には、後述する配線Ｍ１および配線Ｍ２は形成されていない。
【００３０】
光導波路ＷＯ１およびＷＯ２は、シリコンからなり、絶縁層ＣＬおよび層間絶縁膜ＩＤ１は、酸化シリコンからなる。また、光導波路ＷＯ１およびＷＯ２は、絶縁層ＣＬおよび層間絶縁膜ＩＤ１により囲まれている。例えば１．５５μｍの波長を有する光に対し、シリコンの屈折率は例えば３．５であり、酸化シリコンの屈折率は例えば１．４６であり、シリコンの屈折率は、酸化シリコンの屈折率よりも高い。そのため、光導波路ＷＯ１およびＷＯ２は、コア層として機能し、絶縁層ＣＬおよび層間絶縁膜ＩＤ１は、クラッド層として機能する。
【００３１】
＜光変調部＞
図１に示すように、領域ＡＲ２には、光変調部ＰＲ２が形成されている。光変調部ＰＲ２は、電気信号を光信号に変える。光変調部ＰＲ２は、半導体層ＳＬ１からなる。ここでは、一例としてｐｉｎ構造の光変調部について説明するが、これに限定されるものではない。
【００３２】
光変調部ＰＲ２は、光導波路ＷＯ３、ｐ型の半導体ＰＲＳおよびｎ型の半導体ＮＲＳを有し、ｐｉｎ構造を有する。光導波路ＷＯ３、ｐ型の半導体ＰＲＳおよびｎ型の半導体ＮＲＳは、光導波路ＷＯ１およびＷＯ２と同様に、半導体層ＳＬ１からなる。
【００３３】
光導波路ＷＯ３は、Ｙ軸方向（図１中紙面に垂直な方向）に延在する。従って、光導波路ＷＯ３内に導入される光信号は、Ｙ軸方向に進行する。光導波路ＷＯ３には不純物が導入されておらず、真性半導体、すなわちｉ（intrinsic）型の半導体により形成されている。
【００３４】
光導波路ＷＯ３のＸ軸方向における一方の側（図１中左側）における半導体層ＳＬ１には、ｐ型の不純物が導入されて、ｐ型の半導体ＰＲＳが形成されている。ｐ型の半導体ＰＲＳは、光導波路ＷＯ３と並行する。また、光導波路ＷＯ３のＸ軸方向における他方の側（図１中右側）における半導体層ＳＬ１には、ｎ型の不純物が導入されて、ｎ型の半導体ＮＲＳが形成されている。ｎ型の半導体ＮＲＳは、光導波路ＷＯ３と並行する。すなわち、ｐ型の半導体ＰＲＳとｎ型の半導体ＮＲＳとの間の半導体層ＳＬ１が、真性半導体からなる光導波路ＷＯ３となっており、ｐｉｎ構造が形成されている。ｐ型の半導体ＰＲＳおよびｎ型の半導体ＮＲＳには、それぞれ電極として、プラグＰＬ１が接続されている。
【００３５】
電極に印加される電圧により、真性半導体からなる光導波路ＷＯ３内のキャリア密度が変化して、その領域の屈折率が変化する。これにより、光変調部ＰＲ２を伝搬する光に対する実効的な屈折率が変化して、光変調部ＰＲ２から出力される光の位相を変化させることができる。
【００３６】
光変調部ＰＲ２は、層間絶縁膜ＩＤ１に覆われており、層間絶縁膜ＩＤ１には、層間絶縁膜ＩＤ１を貫通してｐ型の半導体ＰＲＳおよびｎ型の半導体ＮＲＳにそれぞれ達するコンタクトホールとしての接続孔ＣＴ１が形成されている。なお、ｐ型の半導体ＰＲＳに達する接続孔ＣＴ１を、接続孔ＣＴ１１と称する。
【００３７】
接続孔ＣＴ１の内部には、タングステン（Ｗ）からなるプラグＰＬ１が埋め込まれており、プラグＰＬ１を介してｐ型の半導体ＰＲＳと第１層目の配線Ｍ１とが電気的に接続され、プラグＰＬ１を介してｎ型の半導体ＮＲＳと配線Ｍ１とが電気的に接続されている。配線Ｍ１は、例えばアルミニウム−銅合金（Ａｌ−Ｃｕ合金）からなる。なお、接続孔ＣＴ１１の内部に形成されたプラグＰＬ１を、プラグＰＬ１１と称する。
【００３８】
接続孔ＣＴ１の底部に露出した部分のｐ型の半導体ＰＲＳの上面には、金属シリサイド層ＭＳ１が形成されており、金属シリサイド層ＭＳ１およびプラグＰＬ１を介してｐ型の半導体ＰＲＳと配線Ｍ１とが電気的に接続されている。また、接続孔ＣＴ１の底部に露出した部分のｎ型の半導体ＮＲＳの上面には、金属シリサイド層ＭＳ１が形成されており、金属シリサイド層ＭＳ１およびプラグＰＬ１を介してｎ型の半導体ＮＲＳと配線Ｍ１とが電気的に接続されている。
【００３９】
配線Ｍ１は、層間絶縁膜ＩＤ２に覆われており、層間絶縁膜ＩＤ２には、層間絶縁膜ＩＤ２を貫通して配線Ｍ１に達するビアホールとしての接続孔ＣＴ２が形成されている。接続孔ＣＴ２の内部にはタングステン（Ｗ）からなるプラグＰＬ２が埋め込まれており、プラグＰＬ２を介して配線Ｍ１と第２層目の配線Ｍ２とが電気的に接続されている。配線Ｍ２は、保護膜ＴＣに覆われている。配線Ｍ２は、例えばアルミニウム−銅合金からなる。
【００４０】
光導波路ＷＯ３は、シリコンからなり、絶縁層ＣＬおよび層間絶縁膜ＩＤ１は、酸化シリコンからなる。また、光導波路ＷＯ３は、絶縁層ＣＬおよび層間絶縁膜ＩＤ１により囲まれている。そのため、光導波路ＷＯ３も、光導波路ＷＯ１およびＷＯ２と同様に、コア層として機能し、絶縁層ＣＬおよび層間絶縁膜ＩＤ１は、クラッド層として機能する。
【００４１】
＜光電変換部＞
図１に示すように、領域ＡＲ３には、光電変換部ＰＲ３が形成されている。光電変換部ＰＲ３は、光信号を電気信号に変換する。ここでは、一例としてｐ型の半導体とｎ型の半導体とを接合したｐｎ接合構造の光電変換部について説明するが、これに限定されるものではない。
【００４２】
光電変換部ＰＲ３は、ｐ型の半導体ＰＲＯと、ｎ型の半導体ＮＲＯとを有し、ｐｎ接合構造を有するか、または、ｐ型の半導体ＰＲＯと、そのｐ型の半導体ＰＲＯ上に位置する半導体ＮＲＯの下層にはノンドープすなわちｉ型の領域があり、半導体ＮＲＯの上部のみｎ型の領域を持つｉｎ型の半導体ＮＲＯとを有し、ｐｉｎ接合構造を有する。ｐ型の半導体ＰＲＯと、ｎ型またはｉｎ型の半導体ＮＲＯとにより、光電変換部ＰＲ３が形成されている。ｐ型の半導体ＰＲＯは、ｐ型の不純物が導入された半導体層ＳＬ１からなる。ｎ型またはｉｎ型の半導体ＮＲＯは、ｐ型の半導体ＰＲＯ上に形成されている。ｎ型またはｉｎ型の半導体ＮＲＯは、ｎ型の不純物が一部または全部に導入された半導体層ＳＬ２からなり、半導体層ＳＬ２は、ゲルマニウム（Ｇｅ）からなる。ゲルマニウムは、シリコンよりも禁制帯幅が狭い。そのため、例えばｎ型またはｉｎ型のゲルマニウムとｐ型のシリコンとにより形成されたｐｎ接合またはｐｉｎ接合により、例えば通信波長帯である１．６μｍ程度までの波長の近赤外光を検出することができる。
【００４３】
また、ｎ型またはｉｎ型の半導体ＮＲＯ上には、キャップ層ＣＡＰが形成されている。キャップ層ＣＡＰは、シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）からなり、ｎ型の半導体ＮＲＯに含まれるゲルマニウムの表面荒れまたは層厚の減少などの損傷を防止する。
【００４４】
ｎ型の半導体ＮＲＯ上のキャップ層ＣＡＰおよびｐ型の半導体ＰＲＯには、それぞれ電極として、プラグＰＬ１が接続されている。光電変換部ＰＲ３に含まれるｐｎ接合部における光起電力効果により流れる直流電流を、プラグＰＬ１により、外部に取り出すことができる。
【００４５】
光電変換部ＰＲ３は、層間絶縁膜ＩＤ１に覆われており、層間絶縁膜ＩＤ１には、層間絶縁膜ＩＤ１を貫通してキャップ層ＣＡＰおよびｐ型の半導体ＰＲＯにそれぞれ達するコンタクトホールとしての接続孔ＣＴ１が形成されている。接続孔ＣＴ１の内部にはタングステンからなるプラグＰＬ１が埋め込まれており、キャップ層ＣＡＰおよびプラグＰＬ１を介してｎ型の半導体ＮＲＯと配線Ｍ１とが電気的に接続され、プラグＰＬ１を介してｐ型の半導体ＰＲＯと配線Ｍ１とが電気的に接続されている。なお、キャップ層ＣＡＰに達する接続孔ＣＴ１を、接続孔ＣＴ１２と称する。また、接続孔ＣＴ１２の内部に形成されたプラグＰＬ１を、プラグＰＬ１２と称する。
【００４６】
接続孔ＣＴ１の底部に露出した部分のｐ型の半導体ＰＲＯの上面には、金属シリサイド層ＭＳ１が形成されており、金属シリサイド層ＭＳ１およびプラグＰＬ１を介してｐ型の半導体ＰＲＯと配線Ｍ１とが電気的に接続されている。
【００４７】
配線Ｍ１は、層間絶縁膜ＩＤ２に覆われており、層間絶縁膜ＩＤ２には、層間絶縁膜ＩＤ２を貫通して配線Ｍ１に達するビアホールとしての接続孔ＣＴ２が形成されている。接続孔ＣＴ２の内部にはタングステンからなるプラグＰＬ２が埋め込まれており、プラグＰＬ２を介して配線Ｍ１と配線Ｍ２とが電気的に接続されている。
【００４８】
配線Ｍ２は、保護膜ＴＣに覆われており、保護膜ＴＣには、保護膜ＴＣを貫通して配線Ｍ２に達する開口部ＯＰｔが形成されている。開口部ＯＰｔの底部には、配線Ｍ２が露出している。
【００４９】
＜光変調部および光電変換部の構造＞
次に、図２および図３を参照し、光変調部ＰＲ２および光電変換部ＰＲ３の構造について詳細に説明する。図２および図３は、実施の形態１の半導体装置の要部断面図である。図２は、領域ＡＲ２およびＡＲ３を拡大して示す。図３は、金属シリサイド層ＭＳ１の周辺を拡大して示す。
【００５０】
図２に示すように、本実施の形態１の半導体装置は、絶縁層ＣＬ上に形成され、半導体層ＳＬ１からなる半導体部ＳＰ１と、絶縁層ＣＬ上に形成され、半導体層ＳＬ１からなる半導体部ＳＰ２と、を有する。
【００５１】
半導体部ＳＰ１は、領域ＡＲ２で、絶縁層ＣＬ上に形成された半導体層ＳＬ１からなり、半導体部ＳＰ２は、領域ＡＲ３で、絶縁層ＣＬ上に形成された半導体層ＳＬ１からなる。前述したように、半導体層ＳＬ１は、シリコンからなる。したがって、半導体部ＳＰ１およびＳＰ２は、シリコンからなる。半導体部ＳＰ１は、光導波路ＷＯ３およびｐ型の半導体ＰＲＳを含み、半導体部ＳＰ２は、ｐ型の半導体ＰＲＯを含む。すなわち、半導体部ＳＰ１により光導波路ＷＯ３が形成されている。また、半導体部ＳＰ２は、ｐ型のシリコンからなる。なお、図２では、図示を省略するが、半導体部ＳＰ１が、ｎ型の半導体ＮＲＳ（図１参照）を含んでもよい。
【００５２】
本実施の形態１の半導体装置は、半導体部ＳＰ１上、および、半導体部ＳＰ２上に形成された絶縁膜ＩＦ１を有する。絶縁膜ＩＦ１は、好適には、酸化シリコンからなる。後述する図７を用いて説明するように、酸化シリコンからなる絶縁膜ＩＦ１は、例えばプラズマ化学気相成長（Plasma Enhanced Chemical Vapor Deposition：ＰＥＣＶＤ）法により、形成されている。
【００５３】
また、本実施の形態１の半導体装置は、領域ＡＲ３で、絶縁膜ＩＦ１を貫通して半導体部ＳＰ２に達する開口部ＯＰ１と、開口部ＯＰ１内で、開口部ＯＰ１に露出した部分の半導体部ＳＰ２上に形成された半導体部ＳＰ３と、を有する。半導体部ＳＰ３は、ｐ型の半導体ＰＲＯ上に形成され、ｎ型の半導体層ＳＬ２であるｎ型の半導体ＮＲＯと、ｎ型の半導体ＮＲＯ上に形成されたキャップ層ＣＡＰと、を含む。ｎ型の半導体層ＳＬ２は、ｎ型またはｉｎ型のゲルマニウムからなる。したがって、半導体部ＳＰ２と半導体層ＳＬ２とにより、光信号を電気信号に変換する光電変換部ＰＲ３が形成されている。なお、キャップ層ＣＡＰについては、図１を用いて前述した通りである。
【００５４】
一方、本実施の形態１の半導体装置は、半導体部ＳＰ１の上方に形成された絶縁膜ＩＦ２を有する。具体的には、絶縁膜ＩＦ２は、半導体部ＳＰ３上、および、絶縁膜ＩＦ１上に形成されている。絶縁膜ＩＦ２は、好適には、絶縁膜ＩＦ１と同様に、酸化シリコンからなる。後述する図１０を用いて説明するように、酸化シリコンからなる絶縁膜ＩＦ２は、例えばＰＥＣＶＤ法により、形成されている。
【００５５】
また、本実施の形態１の半導体装置は、半導体部ＳＰ１の上面に形成された金属シリサイド層ＭＳ１を有する。金属シリサイド層ＭＳ１は、例えばコバルトシリサイド層、ニッケルシリサイド層、または、白金添加ニッケルシリサイド層からなる。後述する図１２を用いて説明するように、いわゆるサリサイドプロセスを行うことによって、半導体部ＳＰ１の上面に、金属シリサイド層ＭＳ１を形成することができる。
【００５６】
また、本実施の形態１の半導体装置は、絶縁膜ＩＦ２の上面から金属シリサイド層ＭＳ１の上面に達する開口部ＯＰ２を有する。具体的には、開口部ＯＰ２は、絶縁膜ＩＦ２およびＩＦ１を貫通して金属シリサイド層ＭＳ１に達する。
【００５７】
本実施の形態１の半導体装置では、開口部ＯＰ２は、接続孔ＣＴ１１である。接続孔ＣＴ１１の内部には、導電膜が埋め込まれ、埋め込まれた導電膜からなる接続電極としてのプラグＰＬ１１が形成されている。すなわち、プラグＰＬ１１は、金属シリサイド層ＭＳ１上に形成され、金属シリサイド層ＭＳ１と接触している。
【００５８】
図３に示すように、金属シリサイド層ＭＳ１の平面視における第１方向（例えばＸ軸方向）の第１の側（例えばＸ軸方向の正側）の端部を、端部ＥＰ１とし、開口部ＯＰ２の平面視における当該第１方向（例えばＸ軸方向）の当該第１の側（例えばＸ軸方向の正側）の端部を、端部ＥＰ２とする。このとき、端部ＥＰ１は、平面視において、開口部ＯＰ２内に配置されるか、または、端部ＥＰ２から外側、すなわち当該第１の側（例えばＸ軸方向の正側）にはみ出して配置されている。そして、端部ＥＰ２から当該第１の側（例えばＸ軸方向の正側）にはみ出して配置された端部ＥＰ１までの当該第１方向（例えばＸ軸方向）におけるはみ出し距離ＤＳ１は、金属シリサイド層ＭＳ１の膜厚ＴＨ１以下である。言い換えれば、端部ＥＰ２から、端部ＥＰ２に対して当該第１の側（例えばＸ軸方向の正側）に配置された端部ＥＰ１までの当該第１方向（例えばＸ軸方向）における距離ＤＳ１は、金属シリサイド層ＭＳ１の膜厚ＴＨ１以下である。
【００５９】
後述する図９〜図１２を用いて説明するように、本実施の形態１の半導体装置の製造方法においては、ゲルマニウムからなるｎ型またはｉｎ型の半導体ＮＲＯを含む半導体部ＳＰ３を形成した後、開口部ＯＰ２を形成し、開口部ＯＰ２の底部に露出した部分の半導体部ＳＰ１の上面に、金属シリサイド層ＭＳ１を形成する。そのため、金属シリサイド層ＭＳ１は、開口部ＯＰ２の内壁に整合して形成される。一方、半導体部ＳＰ１の上面が例えばコバルトまたはニッケルからなる金属膜と反応して金属シリサイド層ＭＳ１ができる距離は、略等方的と考えられる。そのため、金属シリサイド層ＭＳ１が、開口部ＯＰ２の底面の外周からはみ出して進展する場合でも、そのはみ出し距離は、金属シリサイド層ＭＳ１が深さ方向に進展する距離である膜厚以下である。
【００６０】
このように、絶縁膜ＩＦ２、および、絶縁膜ＩＦ２の上面に形成された開口部ＯＰ２は、金属シリサイド層ＭＳ１を形成するためのマスクパターンとして用いられる。すなわち、本実施の形態１では、接続孔ＣＴ１１は、金属シリサイド層ＭＳ１を形成するためのマスクパターンとして用いられる開口部ＯＰ２と同一であり、金属シリサイド層ＭＳ１は、接続孔ＣＴ１１の内壁に整合して形成され、プラグＰＬ１１の下面の領域と略同一の領域に形成されている。
【００６１】
なお、端部ＥＰ１が平面視において開口部ＯＰ２内に配置されるとは、端部ＥＰ１が、平面視において、開口部ＯＰ２の底面の外周よりも開口部ＯＰ２の底面の中央部側に配置されるか、または、開口部ＯＰ２の底面の外周上に配置されることを意味する。また金属シリサイド層ＭＳ１の膜厚ＴＨ１とは、金属シリサイド層ＭＳ１の各部分における膜厚の最大値、すなわち金属シリサイド層ＭＳ１の平面視における中央部の膜厚を意味する。
【００６２】
＜半導体装置の製造方法＞
次に、本実施の形態１の半導体装置の製造方法について説明する。図４は、実施の形態１の半導体装置の製造工程の一部を示すプロセスフロー図である。なお、図４では、主として、光変調部ＰＲ２が形成される領域である領域ＡＲ２、および、光電変換部ＰＲ３が形成される領域である領域ＡＲ３における工程を示す。
【００６３】
図５〜図１５は、実施の形態１の半導体装置の製造工程中の要部断面図である。このうち、図６〜図１３は、領域ＡＲ２およびＡＲ３を拡大して示す。また、図６〜図１３では、理解を簡単にするために、領域ＡＲ２では、光変調部ＰＲ２のうちｐ型の半導体ＰＲＳと光導波路ＷＯ３の一部を示し、光電変換部ＰＲ３のうち、接続孔ＣＴ１の図示を省略する。
【００６４】
一方、図５、図１４および図１５の断面図には、基体ＳＢ１の主面ＳＢ１ａ側の領域ＡＲ１に光信号用伝送線路部ＰＲ１が形成され、基体ＳＢ１の主面ＳＢ１ａ側の領域ＡＲ２に光変調部ＰＲ２が形成され、基体ＳＢ１の主面ＳＢ１ａ側の領域ＡＲ３に光電変換部ＰＲ３が形成される様子が示されている。
【００６５】
初めに、図５および図６に示すように、半導体基板ＳＢを用意する（図４のステップＳ１）。半導体基板ＳＢは、基体ＳＢ１と、基体ＳＢ１上に形成された絶縁層ＣＬと、絶縁層ＣＬ上に形成された半導体層ＳＬ１と、を有する。基体ＳＢ１は、例えば面方位が（１００）、抵抗率が５〜５０Ωｃｍ程度のｐ型のシリコン単結晶基板からなる。絶縁層ＣＬは、酸素およびシリコンを含有し、好適には、例えば酸化シリコン膜からなる。半導体層ＳＬ１は、例えば面方位が（１００）、抵抗率が５〜５０Ωｃｍ程度のｐ型のシリコン単結晶基板が薄化されたものである。絶縁層ＣＬの膜厚、および、半導体層ＳＬ１の膜厚については、図１を用いて前述した通りである。
【００６６】
基体ＳＢ１は、基体ＳＢ１の主面ＳＢ１ａの領域ＡＲ１、ＡＲ２およびＡＲ３を有する。領域ＡＲ１には、光信号用伝送線路部ＰＲ１が形成され、領域ＡＲ２には、光変調部ＰＲ２が形成され、領域ＡＲ３には、光電変換部ＰＲ３が形成される。
【００６７】
次に、半導体層ＳＬ１をパターニングする（図４のステップＳ２）。
【００６８】
このステップＳ２では、まず、図５および図６に示すように、フォトリソグラフィ技術およびエッチング技術を用いて半導体層ＳＬ１をパターニングする。これにより、領域ＡＲ１で、絶縁層ＣＬ上に、半導体層ＳＬ１からなる光導波路ＷＯ１およびＷＯ２を形成し、領域ＡＲ２で、半導体層ＳＬ１からなる半導体部ＳＰ１を形成し、領域ＡＲ３で、半導体層ＳＬ１からなる半導体部ＳＰ２を形成する。例えば２つの光導波路ＷＯ１が、平面視において、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に互いに間隔を空けて配置される。
【００６９】
次に、図５および図６に示すように、ｐ型の半導体ＰＲＳおよびｐ型の半導体ＰＲＯを形成する（図４のステップＳ３）。
【００７０】
このステップＳ３では、レジストパターン（図示は省略）をマスクとして用いたイオン注入法により、領域ＡＲ１、ＡＲ２およびＡＲ３で、半導体層ＳＬ１に、ｐ型の不純物を導入する。このとき、領域ＡＲ１で、光導波路ＷＯ２のＸ軸方向における一方の側（図５中左側）における半導体層ＳＬ１には、ｐ型の不純物が導入されて、ｐ型の半導体ＰＲが形成される。また、領域ＡＲ２で、半導体部ＳＰ１のうち、Ｘ軸方向における一方の側（図５中左側）に位置する部分の半導体層ＳＬ１には、ｐ型の不純物が導入されて、ｐ型の半導体ＰＲＳが形成される。また、領域ＡＲ３では、半導体部ＳＰ２にｐ型の不純物が導入されて、ｐ型の半導体ＰＲＯが形成される。半導体部ＳＰ２は、ｐ型の半導体ＰＲＯからなる。すなわち、半導体部ＳＰ２は、ｐ型のシリコンからなる。
【００７１】
また、このステップＳ３では、レジストパターン（図示は省略）をマスクとして用いたイオン注入法により、領域ＡＲ１およびＡＲ２で、半導体層ＳＬ１に、ｎ型の不純物を導入する。このとき、領域ＡＲ１で、光導波路ＷＯ２のＸ軸方向における他方の側（図５中右側）における半導体層ＳＬ１には、ｎ型の不純物が導入されて、ｎ型の半導体ＮＲが形成される。また、領域ＡＲ２で、半導体部ＳＰ１のうち、Ｘ軸方向における他方の側（図５中右側）における半導体層ＳＬ１には、ｎ型の不純物が導入されて、ｎ型の半導体ＮＲＳが形成される。このとき、半導体部ＳＰ１のうち、ｐ型の半導体ＰＲＳとｎ型の半導体ＮＲＳとの間に位置する部分の半導体層ＳＬ１により、光導波路ＷＯ３が形成される。すなわち、半導体部ＳＰ１は、ｐ型の半導体ＰＲＳと、光導波路ＷＯ３と、からなる。
【００７２】
なお、ｐ型不純物およびｎ型不純物が導入された後、熱処理を行って、導入された不純物を活性化してもよい。
【００７３】
次に、図７に示すように、絶縁膜ＩＦ１を形成する（図４のステップＳ４）。このステップＳ４では、絶縁層ＣＬ上、半導体部ＳＰ１上、および、半導体部ＳＰ２上に、絶縁膜ＩＦ１を形成する。
【００７４】
例えば、テトラエトキシシラン（ＴＥＯＳ）ガスおよび酸素（Ｏ２）ガスを含む原料ガス、または、シラン（ＳｉＨ４）ガスおよび亜酸化窒素（Ｎ２Ｏ）ガスを含む原料ガスを用いたＰＥＣＶＤ法により、酸化シリコンからなる絶縁膜ＩＦ１を形成する。このＰＥＣＶＤ法によれば、低温でも高い成膜速度で酸化シリコン膜を形成することができる。
【００７５】
次に、図８および図９に示すように、ｎ型の半導体ＮＲＯ、および、キャップ層ＣＡＰを形成する（図４のステップＳ５）。
【００７６】
このステップＳ５では、まず、図８に示すように、フォトリソグラフィ技術およびエッチング技術を用いて絶縁膜ＩＦ１をパターニングすることにより、領域ＡＲ３で、絶縁膜ＩＦ１に、絶縁膜ＩＦ１を貫通して半導体部ＳＰ２の上面、すなわちｐ型の半導体ＰＲＯの上面に達する開口部ＯＰ１を形成する。
【００７７】
このステップＳ５では、次に、図９に示すように、開口部ＯＰ１内で、開口部ＯＰ１の底部に露出した部分のｐ型の半導体ＰＲＯ上に、ゲルマニウムからなる半導体層ＳＬ２であるｎ型またはｉｎ型の半導体ＮＲＯを含む半導体部ＳＰ３を形成する。ｐ型の半導体ＰＲＯ上に、例えばゲルマニウムからなる半導体層ＳＬ２を、エピタキシャル成長、または、エピタキシャル成長および加熱処理させた後、その半導体層ＳＬ２にイオン注入法によりｎ型の不純物を導入することにより、ｎ型またはｉｎ型の半導体ＮＲＯを形成することができる。このとき、半導体層ＳＬ２は、ｎ型またはｉｎ型のゲルマニウムからなる。
【００７８】
あるいは、例えばゲルマニウムからなる半導体層ＳＬ２をエピタキシャル成長させる際に、ｎ型の不純物を含有する原料ガスを用いてエピタキシャル成長させることにより、一部または全部のゲルマニウムをｎ型の半導体ＮＲＯに形成することができる。ｐ型の半導体ＰＲＯからなる半導体部ＳＰ２と、ｐ型の半導体ＰＲＯ上に形成された半導体層ＳＬ２、すなわちゲルマニウムからなるｎ型の半導体ＮＲＯとにより、光信号を電気信号に変換する光電変換部ＰＲ３が形成される。
【００７９】
ゲルマニウムからなる半導体層ＳＬ２を、例えば７００℃以下の温度で、エピタキシャル成長、または、エピタキシャル成長および加熱処理させた場合、半導体層ＳＬ２中の欠陥密度が多くなり、例えば光電変換部ＰＲ３における光電変換効率が低下するなどして、半導体装置の性能が低下する。
【００８０】
一方、ゲルマニウムからなる半導体層ＳＬ２を、例えば７００℃よりも高い温度で、エピタキシャル成長、または、エピタキシャル成長および加熱処理させた場合、半導体層ＳＬ２中の欠陥密度が少なくなり、例えば光電変換部ＰＲ３における光電変換効率が向上するので、半導体装置の性能を向上させることができる。
【００８１】
このステップＳ５では、次に、図９に示すように、ｎ型の半導体ＮＲＯ上に、キャップ層ＣＡＰを形成する。前述したように、キャップ層ＣＡＰは、ｎ型またはｉｎ型の半導体ＮＲＯを構成するゲルマニウムの表面荒れまたは層厚の減少などの損傷を防止する。例えばシリコンからなる半導体層をエピタキシャル成長させた後、その半導体層にフォトレジストマスクを用いてイオン注入法によりｎ型の不純物を導入し、フォトレジストマスクを除去して一部ｎ型にドープされたキャップ層ＣＡＰを形成することができる。
【００８２】
次に、図１０に示すように、絶縁膜ＩＦ２を形成する（図４のステップＳ６）。このステップＳ６では、絶縁膜ＩＦ１上に、絶縁膜ＩＦ２を形成する。このとき、絶縁膜ＩＦ２は、領域ＡＲ２で、半導体部ＳＰ１上に位置する部分の絶縁膜ＩＦ１上にも形成される。したがって、絶縁膜ＩＦ２は、領域ＡＲ２で、半導体部ＳＰ１の上方に形成される。
【００８３】
これにより、図１０に示すように、領域ＡＲ２およびＡＲ３で、絶縁層ＣＬ上に、ｐ型の半導体ＰＲＳ、光導波路ＷＯ３、ｐ型の半導体ＰＲＯ、ｎ型またはｉｎ型の半導体ＮＲＯおよびキャップ層ＣＡＰを覆うように、絶縁膜ＩＦ１およびＩＦ２からなる層間絶縁膜ＩＤ１が形成される。
【００８４】
例えば、ＴＥＯＳガスおよび酸素ガスを含む原料ガス、または、シランガスおよび亜酸化窒素ガスを含む原料ガスを用いたＰＥＣＶＤ法により、酸化シリコンからなる絶縁膜ＩＦ２を形成する。このＰＥＣＶＤ法によれば、低温でも高い成膜速度で酸化シリコン膜を形成することができる。
【００８５】
なお、後述する図１４に示すように、領域ＡＲ１、ＡＲ２およびＡＲ３で、絶縁層ＣＬ上に、光導波路ＷＯ１、ＷＯ２およびＷＯ３、ｐ型の半導体ＰＲＳ、ｎ型の半導体ＮＲＳ、ｐ型の半導体ＰＲＯ、ｎ型の半導体ＮＲＯ、ならびに、キャップ層ＣＡＰを覆うように、絶縁膜ＩＦ１およびＩＦ２からなる層間絶縁膜ＩＤ１が形成される。
【００８６】
次に、図１１に示すように、開口部ＯＰ２を形成する（図４のステップＳ７）。このステップＳ７では、フォトリソグラフィ技術およびエッチング技術を用いて層間絶縁膜ＩＤ１、すなわち絶縁膜ＩＦ２およびＩＦ１をパターニングする。これにより、領域ＡＲ２で、層間絶縁膜ＩＤ１、すなわち絶縁膜ＩＦ２およびＩＦ１を貫通してｐ型の半導体ＰＲＳに達する開口部ＯＰ２が形成される。すなわち、絶縁膜ＩＦ２の上面から半導体部ＳＰ１に達する開口部ＯＰ２が形成される。本実施の形態１では、開口部ＯＰ２は、プラグＰＬ１１（後述する図１３参照）が形成される接続孔ＣＴ１１である。
【００８７】
なお、このステップＳ７では、後述する図１４に示すように、領域ＡＲ２およびＡＲ３で、層間絶縁膜ＩＤ１を貫通して、ｎ型の半導体ＮＲＳおよびｐ型の半導体ＰＲＯの各々にそれぞれ達する接続孔ＣＴ１が形成される。
【００８８】
次に、図１２に示すように、金属シリサイド層ＭＳ１を形成する（図４のステップＳ８）。
【００８９】
このステップＳ８では、まず、開口部ＯＰ２の底部に露出した部分の半導体部ＳＰ１上、開口部ＯＰ２の内壁、および、絶縁膜ＩＦ２上に、金属膜を形成する。金属膜は、例えばコバルト（Ｃｏ）膜、ニッケル（Ｎｉ）膜、または、ニッケル白金合金膜などからなり、スパッタリング法などを用いて形成することができる。そして、半導体基板ＳＢに対し、例えばニッケルシリサイド（ＮｉＳｉ）を形成する場合には、熱処理として、２００〜３５０℃の温度で１０〜６０秒の時間の間、第１熱処理を実施し、続いて３５０〜６００℃の温度で１０〜６０秒の時間の間、第２熱処理を実施することによって、半導体部ＳＰ１の上層部を、金属膜と反応させる。これにより、開口部ＯＰ２の底部に露出した部分の半導体部ＳＰ１の上層部、または、開口部ＯＰ２の底部に露出した部分の半導体部ＳＰ１上に、金属シリサイド層ＭＳ１が形成される。すなわち、開口部ＯＰ２の底部に露出した部分の半導体部ＳＰ１の上面に、金属シリサイド層ＭＳ１が形成される。
【００９０】
金属シリサイド層ＭＳ１は、例えばコバルトシリサイド層、ニッケルシリサイド層、または、白金添加ニッケルシリサイド層とすることができる。その後、未反応の金属膜を除去する。このようないわゆるサリサイドプロセスを行うことによって、図１２に示すように、半導体部ＳＰ１の上面に、金属シリサイド層ＭＳ１を形成することができる。
【００９１】
このように、絶縁膜ＩＦ２、および、絶縁膜ＩＦ２の上面に形成された開口部ＯＰ２は、金属シリサイド層ＭＳ１を形成するためのマスクパターンとして用いられる。すなわち、本実施の形態１では、接続孔ＣＴ１１は、金属シリサイド層ＭＳ１を形成するためのマスクパターンとして用いられる開口部ＯＰ２と同一であり、金属シリサイド層ＭＳ１は、接続孔ＣＴ１１の内壁に整合して形成され、プラグＰＬ１１（後述する図１３参照）の下面の領域と略同一の領域に形成される。
【００９２】
なお、このステップＳ８では、後述する図１４に示すように、領域ＡＲ２で、接続孔ＣＴ１の底部に露出した部分のｎ型の半導体ＮＲＳの上面にも、金属シリサイド層ＭＳ１が形成され、領域ＡＲ３で、接続孔ＣＴ１の底部に露出した部分のｐ型の半導体ＰＲＯの上面にも、金属シリサイド層ＭＳ１が形成される。
【００９３】
次に、図１３に示すように、プラグＰＬ１１を形成する（図４のステップＳ９）。このステップＳ９では、接続孔ＣＴ１１の内部に例えばタングステンからなる導電膜を埋め込む。これにより、ｐ型の半導体ＰＲＳの上方に形成された接続孔ＣＴ１１の内部に埋め込まれた導電膜からなるプラグＰＬ１１が形成される。
【００９４】
なお、このステップＳ９では、後述する図１４に示すように、領域ＡＲ２で、ｎ型の半導体ＮＲＳの上方に形成された接続孔ＣＴ１の内部に埋め込まれた導電膜からなるプラグＰＬ１が形成され、領域ＡＲ３で、ｐ型の半導体ＰＲＯの上方に形成された接続孔ＣＴ１の内部に埋め込まれた導電膜からなるプラグＰＬ１が形成される。
【００９５】
次に、図２および図１４に示すように、プラグＰＬ１２および配線Ｍ１を形成する（図４のステップＳ１０）。
【００９６】
このステップＳ１０では、まず、図２に示すように、フォトリソグラフィ技術およびエッチング技術を用いて絶縁膜ＩＦ２をパターニングする。これにより、領域ＡＲ３で、絶縁膜ＩＦ２を貫通して、半導体部ＳＰ３に含まれるキャップ層ＣＡＰに達する接続孔ＣＴ１２が形成される。
【００９７】
このステップＳ１０では、次に、図２に示すように、接続孔ＣＴ１２の内部に例えばタングステンからなる導電膜を埋め込む。これにより、接続孔ＣＴ１２の内部に埋め込まれた導電膜からなるプラグＰＬ１２が形成される。プラグＰＬ１２は、半導体部ＳＰ３上に形成される。
【００９８】
このステップＳ１０では、次に、図１４に示すように、配線Ｍ１を形成する。具体的には、層間絶縁膜ＩＤ１上に、例えばアルミニウム−銅合金からなる導電膜を形成し、形成された導電膜をパターニングすることにより、この導電膜からなる配線Ｍ１が形成される。なお、配線Ｍ１を、銅（Ｃｕ）を主導電材料とするシングルダマシン法により形成してもよい。
【００９９】
次に、図１５に示すように、層間絶縁膜ＩＤ２、プラグＰＬ２および配線Ｍ２を形成する（図４のステップＳ１１）。
【０１００】
このステップＳ１１では、まず、図１５に示すように、層間絶縁膜ＩＤ１上に、配線Ｍ１を覆うように、例えば酸化シリコン膜などの低誘電率膜からなる層間絶縁膜ＩＤ２をＣＶＤ法などで形成する。
【０１０１】
このステップＳ１１では、次に、図１５に示すように、フォトリソグラフィ技術およびエッチング技術を用いて層間絶縁膜ＩＤ２をパターニングする。これにより、領域ＡＲ２およびＡＲ３で、層間絶縁膜ＩＤ２を貫通して配線Ｍ１に達する接続孔ＣＴ２が形成される。
【０１０２】
このステップＳ１１では、次に、図１５に示すように、接続孔ＣＴ２の内部に例えばタングステンからなる導電膜を埋め込む。これにより、接続孔ＣＴ２の内部に埋め込まれた導電膜からなるプラグＰＬ２が形成される。
【０１０３】
このステップＳ１１では、次に、図１５に示すように、配線Ｍ２を形成する。具体的には、層間絶縁膜ＩＤ２上に、例えばアルミニウム−銅合金からなる導電膜を形成し、形成された導電膜をパターニングする。これにより、この導電膜からなる配線Ｍ２が形成される。なお、配線Ｍ２を、銅を主導電材料とするシングルダマシン法により形成してもよい。また配線Ｍ２とプラグＰＬ２を一度に、デュアルダマシン法により形成してもよい。
【０１０４】
その後、例えば酸窒化シリコン膜などの保護膜ＴＣを形成し、例えば領域ＡＲ３で、保護膜ＴＣを貫通して配線Ｍ２に達する開口部ＯＰｔを形成することにより、図１に示す半導体装置が形成される。
【０１０５】
＜ゲルマニウムからなる半導体層の成膜温度＞
次に、ゲルマニウムからなる半導体層ＳＬ２の成膜温度について、比較例の半導体装置の製造方法と対比しながら説明する。図１６は、比較例の半導体装置の要部断面図である。図１７および図１８は、比較例の半導体装置の製造工程中の要部断面図である。図１６〜図１８は、領域ＡＲ２およびＡＲ３を拡大して示す。
【０１０６】
比較例の半導体装置の製造方法では、図４のステップＳ２に相当する工程を行って、半導体層ＳＬ１からなる半導体部ＳＰ１、および、半導体層ＳＬ１からなる半導体部ＳＰ２を形成する。その後、半導体部ＳＰ２上にゲルマニウムからなる半導体層ＳＬ２を形成する前に、図１７に示すように、半導体部ＳＰ１の上面に金属シリサイド層ＭＳ１を形成する工程を行う。そして、金属シリサイド層ＭＳ１を形成した後、図４のステップＳ３に相当する工程を行って、図１８に示すように、ゲルマニウムからなる半導体層ＳＬ２を形成する。
【０１０７】
すなわち、比較例の半導体装置の製造方法では、金属シリサイド層ＭＳ１を形成した後、ゲルマニウムからなる半導体層ＳＬ２を形成する。
【０１０８】
前述したように、ゲルマニウムからなる半導体層ＳＬ２を、例えば７００℃以下の温度で、エピタキシャル成長、または、エピタキシャル成長および加熱処理させた場合、半導体層ＳＬ２中の欠陥密度が多くなり、例えば光電変換部ＰＲ３における光電変換効率が低下するなどして、半導体装置の性能が低下する。そのため、ゲルマニウムからなる半導体層ＳＬ２を、例えば７００℃よりも高い温度で、エピタキシャル成長、または、エピタキシャル成長および加熱処理させることが好ましい。
【０１０９】
一方、例えばニッケルシリサイドなどからなる金属シリサイド層ＭＳ１の耐熱温度は、６００℃以下であり、ゲルマニウムからなる半導体層ＳＬ２を成膜する温度よりも低い。そのため、金属シリサイド層ＭＳ１を形成した後に、ゲルマニウムからなる半導体層ＳＬ２を形成する場合には、半導体層ＳＬ２を、例えば６００℃以下の温度である金属シリサイド層ＭＳ１の耐熱温度以下の温度で成膜する必要がある。金属シリサイド層ＭＳ１が耐熱温度よりも高い温度で熱処理されると、金属シリサイド層ＭＳ１の抵抗が高くなり、例えばｐ型の半導体ＰＲＳとプラグＰＬ１１との接触抵抗が高くなるからである。
【０１１０】
しかし、ゲルマニウムからなる半導体層ＳＬ２を例えば６００℃以下の温度で、成膜、または、成膜および加熱処理した場合には、前述したように、半導体層ＳＬ２中の欠陥密度が多くなり、例えば光電変換部ＰＲ３における光電変換効率が低下する。そのため、半導体装置の性能を向上させることができない。
【０１１１】
また、比較例の半導体装置では、金属シリサイド層ＭＳ１が形成された後、金属シリサイド層ＭＳ１上の絶縁膜ＩＦ２の上面から金属シリサイド層ＭＳ１に達する接続孔ＣＴ１が形成される。そのため、接続孔ＣＴ１と金属シリサイド層ＭＳ１との位置合わせ精度を十分に考慮する必要があり、金属シリサイド層ＭＳ１が、接続孔ＣＴ１が形成される領域よりも十分広い領域に形成される必要がある。
【０１１２】
＜本実施の形態の主要な特徴と効果＞
一方、本実施の形態１の半導体装置の製造方法では、基体ＳＢ１上に絶縁層ＣＬを介して、シリコンからなる半導体部ＳＰ１およびＳＰ２を形成し、半導体部ＳＰ２上にゲルマニウムからなる半導体層ＳＬ２を含む半導体部ＳＰ３を形成する。次に、半導体部ＳＰ１の上方に、絶縁膜ＩＦ２を形成し、絶縁膜ＩＦ２の上面から半導体部ＳＰ１に達する開口部ＯＰ２を形成し、開口部ＯＰ２に露出した部分の半導体部ＳＰ１の上面に、金属シリサイド層ＭＳ１を形成する。
【０１１３】
すなわち、本実施の形態１の半導体装置の製造方法では、ゲルマニウムからなる半導体層ＳＬ２を形成した後、金属シリサイド層ＭＳ１を形成する。
【０１１４】
これにより、金属シリサイド層ＭＳ１が形成されていない状態で、ゲルマニウムからなる半導体層ＳＬ２を形成することができるので、半導体層ＳＬ２を、金属シリサイド層ＭＳ１の耐熱温度よりも高い温度で成膜することができる。そのため、ゲルマニウムからなる半導体層ＳＬ２中の欠陥密度を少なくすることができ、例えば光電変換部ＰＲ３における光電変換効率を向上させることなどにより、半導体装置の性能を向上させることができる。
【０１１５】
ゲルマニウムからなる半導体層ＳＬ２を、例えば７００℃よりも高い温度で、エピタキシャル成長、または、エピタキシャル成長および加熱処理させた場合、半導体層ＳＬ２中の欠陥密度を少なくすることができる。好適には、ゲルマニウムからなる半導体層ＳＬ２を、例えば８００℃以上の温度で、エピタキシャル成長、または、エピタキシャル成長および加熱処理させた場合、半導体層ＳＬ２中の欠陥密度をさらに少なくすることができる。
【０１１６】
一方、ゲルマニウムからなる半導体層ＳＬ２を形成した後、金属シリサイド層ＭＳ１を形成する場合、半導体層ＳＬ２を金属シリサイド層ＭＳ１の耐熱温度よりも高い温度で成膜しても、まだ金属シリサイド層ＭＳ１が形成されていないのであるから、金属シリサイド層ＭＳ１には何ら影響を及ぼさない。そのため、金属シリサイド層ＭＳ１の抵抗が高くなることを防止することができ、例えばｐ型の半導体ＰＲＳとプラグＰＬ１１との接触抵抗が高くなることを防止することができる。
【０１１７】
また、本実施の形態１の半導体装置は、基体ＳＢ１上に絶縁層ＣＬを介して形成され、シリコンからなる半導体部ＳＰ１およびＳＰ２と、半導体部ＳＰ２上に形成され、ゲルマニウムからなる半導体層ＳＬ２を含む半導体部ＳＰ３と、を有する。また、当該半導体装置は、半導体部ＳＰ１の上方に形成された絶縁膜ＩＦ２と、半導体部ＳＰ１の上面に形成された金属シリサイド層ＭＳ１と、絶縁膜ＩＦ２の上面から金属シリサイド層ＭＳ１に達する開口部ＯＰ２と、を有する。
【０１１８】
このような本実施の形態１の半導体装置では、開口部ＯＰ２としての接続孔ＣＴ１１が形成された後、接続孔ＣＴ１１に露出した部分の半導体部ＳＰ１の上面に、接続孔ＣＴ１１の内壁に整合して金属シリサイド層ＭＳ１が形成される。そのため、接続孔ＣＴ１１と金属シリサイド層ＭＳ１との位置合わせ精度を考慮する必要がない。すなわち、本実施の形態１の半導体装置は、簡単な製造方法により製造することが可能である。
【０１１９】
また、金属シリサイド層ＭＳ１の例えばＸ軸方向の正側の端部ＥＰ１は、平面視において、開口部ＯＰ２としての接続孔ＣＴ１内に配置されるか、または、接続孔ＣＴ１のＸ軸方向の正側の端部ＥＰ２からＸ軸方向の正側にはみ出して配置されている。そして、端部ＥＰ２からＸ軸方向の正側にはみ出して配置された端部ＥＰ１までのＸ軸方向におけるはみ出し距離ＤＳ１は、金属シリサイド層ＭＳ１の膜厚ＴＨ１以下である。言い換えれば、端部ＥＰ２から、端部ＥＰ２に対してＸ軸方向の正側に配置された端部ＥＰ１までのＸ軸方向における距離ＤＳ１は、金属シリサイド層ＭＳ１の膜厚ＴＨ１以下である。
【０１２０】
はみ出し距離ＤＳ１が膜厚ＴＨ１以下であることは、金属シリサイド層ＭＳ１が開口部ＯＰ２の内壁に整合して形成されたことを意味する。すなわち、はみ出し距離ＤＳ１が膜厚ＴＨ１以下であることは、ゲルマニウムからなる半導体層ＳＬ２を形成した後に形成された絶縁膜ＩＦ２、および、絶縁膜ＩＦ２の上面に形成された開口部ＯＰ２が、金属シリサイド層ＭＳ１を形成するためのマスクパターンとして用いられたことを意味する。よって、はみ出し距離ＤＳ１が膜厚ＴＨ１以下であることは、ゲルマニウムからなる半導体層ＳＬ２を形成した後、金属シリサイド層ＭＳ１が形成されたことを意味する。
【０１２１】
（実施の形態２）
実施の形態１の半導体装置では、接続孔ＣＴ１１は、金属シリサイド層ＭＳ１を形成するためのマスクパターンとして用いられる開口部ＯＰ２と同一であり、金属シリサイド層ＭＳ１は、接続孔ＣＴ１１の内壁に整合して形成され、プラグＰＬ１１の下面の領域と略同一の領域に形成されていた。しかし、金属シリサイド層ＭＳ１は、プラグＰＬ１１の下面の領域を含み、かつ、プラグＰＬ１１の下面の領域よりも十分広い領域に形成されていてもよい。このような例を、実施の形態２の半導体装置として説明する。なお、以下では、主として、実施の形態１の半導体装置と異なる点について説明する。
【０１２２】
＜光変調部および光電変換部の構造＞
図１９および図２０は、実施の形態２の半導体装置の要部断面図である。図１９は、領域ＡＲ２およびＡＲ３を拡大して示す。図２０は、金属シリサイド層ＭＳ１の周辺を拡大して示す。
【０１２３】
図１９に示すように、本実施の形態２の半導体装置は、実施の形態１の半導体装置と同様に、絶縁層ＣＬ上に形成され、半導体層ＳＬ１からなる半導体部ＳＰ１と、絶縁層ＣＬ上に形成され、半導体層ＳＬ１からなる半導体部ＳＰ２と、を有する。また、本実施の形態２の半導体装置は、実施の形態１の半導体装置と同様に、半導体部ＳＰ１上、および、半導体部ＳＰ２上に形成された絶縁膜ＩＦ１と、絶縁膜ＩＦ１を貫通して半導体部ＳＰ２に達する開口部ＯＰ１と、開口部ＯＰ１内で、開口部ＯＰ１に露出した部分の半導体部ＳＰ２上に形成された半導体部ＳＰ３と、を有する。
【０１２４】
一方、本実施の形態２の半導体装置は、実施の形態１の半導体装置と異なり、絶縁膜ＩＦ１を貫通して半導体部ＳＰ１に達する開口部ＯＰ３を有する。なお、図１９に示すように、絶縁膜ＩＦ１上に、例えば酸化シリコンまたは窒化シリコンからなる絶縁膜ＩＦ１１が形成されていてもよく、開口部ＯＰ３は、絶縁膜ＩＦ１１およびＩＦ１を貫通して半導体部ＳＰ１に達してもよい。絶縁膜ＩＦ１１は、開口部ＯＰ３を形成する際に、半導体部ＳＰ３を保護する。
【０１２５】
また、本実施の形態２では、実施の形態１と異なり、絶縁膜ＩＦ２は、開口部ＯＰ３の内壁、および、開口部ＯＰ３に露出した部分の半導体部ＳＰ１上に形成されている。また、本実施の形態２では、実施の形態１と異なり、絶縁膜ＩＦ２は、好適には、窒化シリコンからなる。例えば窒化シリコンからなる絶縁膜ＩＦ２を、例えばＣＶＤ法により形成することができる。
【０１２６】
また、本実施の形態２では、実施の形態１と異なり、開口部ＯＰ２は、開口部ＯＰ３の底部に形成された部分の絶縁膜ＩＦ２を貫通して金属シリサイド層ＭＳ１に達する。
【０１２７】
また、本実施の形態２の半導体装置は、実施の形態１の半導体装置と異なり、さらに、金属シリサイド層ＭＳ１上、および、絶縁膜ＩＦ２上に形成された絶縁膜ＩＦ３を有する。絶縁膜ＩＦ３は、好適には、絶縁膜ＩＦ１と同様に、酸化シリコンからなる。後述する図２７を用いて説明するように、酸化シリコンからなる絶縁膜ＩＦ３は、例えばＰＥＣＶＤ法により、形成されている。
【０１２８】
また、本実施の形態２の半導体装置は、実施の形態１の半導体装置と異なり、絶縁膜ＩＦ３の上面から金属シリサイド層ＭＳ１に達する開口部ＯＰ４を有する。開口部ＯＰ４は、プラグＰＬ１１が形成される接続孔ＣＴ１１である。絶縁膜ＩＦ３は、開口部ＯＰ２およびＯＰ３に埋め込まれ、接続電極としてのプラグＰＬ１は、開口部ＯＰ４に埋め込まれた導電膜からなる。開口部ＯＰ４の下面の領域は、平面視において、開口部ＯＰ２の下面の領域に内包されている。すなわち、開口部ＯＰ４は、平面視において、開口部ＯＰ２内に形成されている。
【０１２９】
例えば窒化シリコンからなる絶縁膜ＩＦ２は、例えば酸化シリコンからなる絶縁膜ＩＦ３をエッチングする際のエッチングストッパとして機能する。そのため、絶縁膜ＩＦ３に形成される開口部ＯＰ４は、平面視において、絶縁膜ＩＦ２に形成された開口部ＯＰ２内に形成されることになる。
【０１３０】
なお、図１９に示すように、金属シリサイド層ＭＳ１上、および、絶縁膜ＩＦ２上に、絶縁膜ＩＦ２１が形成され、絶縁膜ＩＦ３が、金属シリサイド層ＭＳ１上、および、絶縁膜ＩＦ２上に、絶縁膜ＩＦ２１を介して形成されてもよい。また、絶縁膜ＩＦ３が、開口部ＯＰ２およびＯＰ３に、絶縁膜ＩＦ２１を介して埋め込まれ、開口部ＯＰ４が、絶縁膜ＩＦ３およびＩＦ２１を貫通して金属シリサイド層ＭＳ１に達してもよい。絶縁膜ＩＦ２１は、好適には、窒化シリコンからなる。例えば窒化シリコンからなる絶縁膜ＩＦ２１を、例えばＣＶＤ法により形成することができる。例えば窒化シリコンからなる絶縁膜ＩＦ２１は、例えば酸化シリコンからなる絶縁膜ＩＦ３をエッチングする際のエッチングストッパとして機能する。
【０１３１】
本実施の形態２の半導体装置では、開口部ＯＰ２は、接続孔ＣＴ１１ではなく、開口部ＯＰ４が、接続孔ＣＴ１１である。接続孔ＣＴ１１の内部には、導電膜が埋め込まれ、埋め込まれた導電膜からなる接続電極としてのプラグＰＬ１１が形成される。すなわち、プラグＰＬ１１は、金属シリサイド層ＭＳ１上に形成され、金属シリサイド層ＭＳ１と接触している。
【０１３２】
図２０に示すように、金属シリサイド層ＭＳ１の平面視における例えばＸ軸方向の正側の端部ＥＰ１は、平面視において、開口部ＯＰ２内に配置されるか、または、端部ＥＰ２からＸ軸方向の正側にはみ出して配置されている。そして、端部ＥＰ２からＸ軸方向の正側にはみ出して配置された端部ＥＰ１までのＸ軸方向におけるはみ出し距離ＤＳ１は、金属シリサイド層ＭＳ１の膜厚ＴＨ１以下である。
【０１３３】
後述する図２２〜図２５を用いて説明するように、本実施の形態２の半導体装置の製造方法においても、実施の形態１の半導体装置の製造方法と同様に、ゲルマニウムからなる半導体層ＳＬ２を形成した後、開口部ＯＰ２を形成し、開口部ＯＰ２の底部に露出した部分の半導体部ＳＰ１の上面に、金属シリサイド層ＭＳ１を形成する。そのため、金属シリサイド層ＭＳ１は、開口部ＯＰ２の内壁に整合して形成される。したがって、金属シリサイド層ＭＳ１が、開口部ＯＰ２の底面の外周からはみ出して進展する場合でも、そのはみ出し距離は、金属シリサイド層ＭＳ１が深さ方向に進展する距離である膜厚以下である。
【０１３４】
一方、本実施の形態２では、接続孔ＣＴ１１は、開口部ＯＰ４と同一であり、開口部ＯＰ４の下面の領域は、開口部ＯＰ２の下面の領域に内包されている。そのため、必然的にプラグＰＬ１１の底面全面が金属シリサイド層ＭＳ１と接触することになるので、実施の形態１に比べ、プラグＰＬ１１と半導体部ＳＰ１との間の接触抵抗を低減することができる。
【０１３５】
＜半導体装置の製造方法＞
次に、本実施の形態２の半導体装置の製造方法について説明する。図２１は、実施の形態２の半導体装置の製造工程の一部を示すプロセスフロー図である。なお、図２１では、主として、光変調部ＰＲ２が形成される領域である領域ＡＲ２、および、光電変換部ＰＲ３が形成される領域である領域ＡＲ３における工程を示す。
【０１３６】
図２２〜図２９は、実施の形態２の半導体装置の製造工程中の要部断面図である。図２２〜図２９は、領域ＡＲ２およびＡＲ３を拡大して示す。また、図２２〜図２９では、理解を簡単にするために、領域ＡＲ２では、光変調部ＰＲ２のうちｐ型の半導体ＰＲＳと光導波路ＷＯ３の一部を示し、光電変換部ＰＲ３のうち、接続孔ＣＴ１の図示を省略する。
【０１３７】
本実施の形態２の半導体装置の製造方法では、図４のステップＳ１〜ステップＳ５と同様の工程を行って、ｎ型またはｉｎ型の半導体ＮＲＯを含む半導体部ＳＰ３を形成した後、図２２に示すように、絶縁膜ＩＦ１をパターニングし、絶縁膜ＩＦ１を貫通して半導体部ＳＰ１に達する開口部ＯＰ３を形成する（図２１のステップＳ２１）。
【０１３８】
なお、このステップＳ２１を行う際に、図２２に示すように、絶縁膜ＩＦ１上に、例えば酸化シリコンまたは窒化シリコンからなる絶縁膜ＩＦ１１を形成し、絶縁膜ＩＦ１１およびＩＦ１をパターニングし、絶縁膜ＩＦ１１およびＩＦ１を貫通して半導体部ＳＰ１に達する開口部ＯＰ３を形成してもよい。絶縁膜ＩＦ１１は、絶縁膜ＩＦ１をパターニングして開口部ＯＰ３を形成する際に、半導体部ＳＰ３を保護する。
【０１３９】
次に、図４のステップＳ６に相当する工程を行って、図２３に示すように、絶縁膜ＩＦ２を形成する（図２１のステップＳ２２）。ただし、このステップＳ２２では、図４のステップＳ６とは異なり、開口部ＯＰ３の内壁、および、開口部ＯＰ３に露出した部分の半導体部ＳＰ１上に、絶縁膜ＩＦ２を形成する。また、このステップＳ２２では、図４のステップＳ６とは異なり、絶縁膜ＩＦ２は、好適には、窒化シリコンからなる。例えば窒化シリコンからなる絶縁膜ＩＦ２を、例えばＣＶＤ法により形成することができる。
【０１４０】
次に、図４のステップＳ７に相当する工程を行って、図２４に示すように、開口部ＯＰ２を形成する（図２１のステップＳ２３）。このステップＳ２３では、開口部ＯＰ３の底部に形成された部分の絶縁膜ＩＦ２を貫通して半導体部ＳＰ１に達する開口部ＯＰ２を形成する。
【０１４１】
次に、図４のステップＳ８に相当する工程を行って、図２５に示すように、金属シリサイド層ＭＳ１を形成する（図２１のステップＳ２４）。このステップＳ２４では、開口部ＯＰ２に露出した部分の半導体部ＳＰ１の上面に、金属シリサイド層ＭＳ１を形成する。
【０１４２】
次に、図２６に示すように、絶縁膜ＩＦ２１を形成する（図２１のステップＳ２５）。このステップＳ２５では、金属シリサイド層ＭＳ１上、および、絶縁膜ＩＦ２上に、絶縁膜ＩＦ２１を形成する。例えば窒化シリコンからなる絶縁膜ＩＦ２１を、例えばＣＶＤ法により形成することができる。
【０１４３】
例えば窒化シリコンからなる絶縁膜ＩＦ２１は、例えば酸化シリコンからなる絶縁膜ＩＦ３をエッチングする際のエッチングストッパとして機能する。これにより、開口部ＯＰ４（後述する図２８参照）を形成する際に、基体ＳＢ１の主面ＳＢ１ａ内において、例えば絶縁膜ＩＦ３の膜厚、または、絶縁膜ＩＦ３のエッチング速度の均一性が低下した場合でも、開口部ＯＰ４の底部に絶縁膜ＩＦ２１が露出した時点で、エッチングが一旦停止する。そのため、基体ＳＢ１の主面ＳＢ１ａ内で、開口部ＯＰ４に露出した部分の半導体部ＳＰ１が不均一にエッチングされることを防止または抑制することができ、基体ＳＢ１の主面ＳＢ１ａ内における半導体部ＳＰ１の膜厚の均一性を向上させることができる。
【０１４４】
次に、図２７に示すように、絶縁膜ＩＦ３を形成する（図２１のステップＳ２６）。このステップＳ２６では、金属シリサイド層ＭＳ１上、および、絶縁膜ＩＦ２上に、絶縁膜ＩＦ２１を介して、絶縁膜ＩＦ３を形成し、絶縁膜ＩＦ３により開口部ＯＰ２およびＯＰ３を絶縁膜ＩＦ２１を介して埋め込む。絶縁膜ＩＦ３は、絶縁膜ＩＦ１と同様に、酸化シリコンからなり、例えばＴＥＯＳガスおよび酸素ガスを含む原料ガス、または、シランガスおよび亜酸化窒素ガスを含む原料ガスを用いたＰＥＣＶＤ法により、形成することができる。また、絶縁膜ＩＦ３を、ＴＥＯＳガスおよびオゾン（Ｏ３）ガスを含む原料ガスを用いた熱ＣＶＤ法で形成してもよく、その場合は、埋設性に優れる。
【０１４５】
なお、ステップＳ２５を行わず、すなわち、絶縁膜ＩＦ２１を形成せず、ステップＳ２６において、金属シリサイド層ＭＳ１上、および、絶縁膜ＩＦ２上に、直接絶縁膜ＩＦ３を形成し、絶縁膜ＩＦ３により開口部ＯＰ２およびＯＰ３を埋め込むこともできる。このような場合、例えば窒化シリコンからなる絶縁膜ＩＦ２は、例えば酸化シリコンからなる絶縁膜ＩＦ３（後述する図２８参照）をエッチングする際のエッチングストッパとして機能する。そのため、絶縁膜ＩＦ３に形成される開口部ＯＰ４（後述する図２８参照）は、平面視において、絶縁膜ＩＦ２に形成された開口部ＯＰ２内に形成されることになる。
【０１４６】
次に、図２８に示すように、開口部ＯＰ４を形成する（図２１のステップＳ２７）。このステップＳ２７では、フォトリソグラフィ技術およびエッチング技術を用いて絶縁膜ＩＦ３およびＩＦ２１をパターニングすることにより、絶縁膜ＩＦ３の上面から金属シリサイド層ＭＳ１に達する開口部ＯＰ４を形成する。すなわち、絶縁膜ＩＦ３およびＩＦ２１を貫通して金属シリサイド層ＭＳ１に達する開口部ＯＰ４を形成する。
【０１４７】
開口部ＯＰ４は、プラグＰＬ１１が形成される接続孔ＣＴ１１である。また、開口部ＯＰ４の下面の領域は、開口部ＯＰ２の下面の領域に内包されている。
【０１４８】
次に、図４のステップＳ９に相当する工程を行って、図２９に示すように、プラグＰＬ１１を形成する（図２１のステップＳ２８）。このステップＳ２８では、開口部ＯＰ４に導電膜を埋め込み、埋め込まれた導電膜からなる接続電極としてのプラグＰＬ１１を形成する。
【０１４９】
前述したように、開口部ＯＰ４の下面の領域は、平面視において、開口部ＯＰ２の下面の領域に内包されている。そのため、必然的にプラグＰＬ１１の底面全面が金属シリサイド層ＭＳ１と接触することになるので、実施の形態１に比べ、プラグＰＬ１１と半導体部ＳＰ１との間の接触抵抗を低減することができる。
【０１５０】
次に、図４のステップＳ１０およびステップＳ１１に相当する工程、ならびに、その後の工程を行って、本実施の形態２の半導体装置を製造する。なお、図４のステップＳ１０に相当する工程では、領域ＡＲ３で、絶縁膜ＩＦ３、ＩＦ２１、ＩＦ２およびＩＦ１１を貫通して、半導体部ＳＰ３に達する開口部としての接続孔ＣＴ１２を形成する。また、図４のステップＳ１１に相当する工程では、接続孔ＣＴ１２に露出した部分の半導体部ＳＰ３上に、接続電極としてのプラグＰＬ１２を形成する。
【０１５１】
＜本実施の形態の主要な特徴と効果＞
本実施の形態２の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法が有する特徴と同様の特徴を有し、実施の形態１の半導体装置の製造方法が有する効果と同様の効果を有する。また、本実施の形態２の半導体装置は、実施の形態１の半導体装置が有する特徴と同様の特徴を有し、実施の形態１の半導体装置が有する効果と同様の効果を有する。
【０１５２】
一方、本実施の形態２では、金属シリサイド層ＭＳ１は、プラグＰＬ１１の下面の領域を含み、かつ、プラグＰＬ１１の下面の領域よりも十分広い領域に形成される。そのため、必然的にプラグＰＬ１１の底面全面が金属シリサイド層ＭＳ１と接触することになるので、実施の形態１に比べ、プラグＰＬ１１と半導体部ＳＰ１との間の接触抵抗を低減することができる。
【０１５３】
（実施の形態３）
実施の形態２の半導体装置において、絶縁膜ＩＦ２およびＩＦ２１のうち、平面視において、開口部ＯＰ３の外部に位置する部分の半導体部ＳＰ１の上方に形成された部分が除去されていてもよい。このような例を、実施の形態３の半導体装置として説明する。なお、以下では、主として、実施の形態２の半導体装置と異なる点について説明する。
【０１５４】
＜光変調部および光電変換部の構造＞
図３０は、実施の形態３の半導体装置の要部断面図である。図３０は、領域ＡＲ２およびＡＲ３を拡大して示す。
【０１５５】
図３０に示すように、本実施の形態３の半導体装置は、実施の形態２の半導体装置と異なり、絶縁膜ＩＦ２およびＩＦ２１からなる絶縁膜部ＩＦＰのうち、平面視において、開口部ＯＰ３の外部に位置する部分の半導体部ＳＰ１の上方に形成された膜部ＰＴ１（後述する図３１参照）が除去されている。そのため、本実施の形態３では、絶縁膜ＩＦ１のうち、平面視において開口部ＯＰ３の外部に位置する部分の半導体部ＳＰ１上に形成された膜部ＦＰ１は、絶縁膜ＩＦ３と接触している。なお、絶縁膜ＩＦ１１のうち、平面視において、開口部ＯＰ３の外部に位置する部分の半導体部ＳＰ１の上方に形成された部分も、除去されている。
【０１５６】
これにより、本実施の形態３では、実施の形態２と異なり、半導体部ＳＰ１の一部が、例えば窒化シリコンからなる絶縁膜ＩＦ２およびＩＦ２１には覆われず、例えば酸化シリコンからなる絶縁膜ＩＦ１およびＩＦ３のみにより覆われる。
【０１５７】
前述したように、例えば１．５５μｍの波長を有する光に対し、シリコンの屈折率は例えば３．５であり、酸化シリコンの屈折率は例えば１．４６であり、シリコンの屈折率は、酸化シリコンの屈折率よりも高い。一方、例えば１．５５μｍの波長を有する光に対し、窒化シリコンの屈折率は、２．０であり、窒化シリコンの屈折率は、シリコンの屈折率よりは低いものの、酸化シリコンの屈折率よりも高い。そのため、シリコンからなるコア層に対しては、窒化シリコンからなるクラッド層に比べ、酸化シリコンからなるクラッド層の方が、クラッド層として高い機能を有する。
【０１５８】
したがって、半導体部ＳＰ１により形成されるコア層としての光導波路ＷＯ３のうち、絶縁膜ＩＦ２およびＩＦ２１に覆われない部分が、酸化シリコンからなるクラッド層のみにより覆われるので、光導波路ＷＯ３の光学特性を向上させることができる。
【０１５９】
なお、本実施の形態３の半導体装置は、半導体部ＳＰ３上に、絶縁膜ＩＦ１１と同層に形成された絶縁膜ＩＦ１１ａを有する。また、本実施の形態３の半導体装置は、半導体部ＳＰ３上に、絶縁膜ＩＦ１１ａを介して絶縁膜ＩＦ２と同層に形成され、窒化シリコンからなる絶縁膜ＩＦ２ａと、絶縁膜ＩＦ２ａ上に、絶縁膜ＩＦ２１と同層に形成され、窒化シリコンからなる絶縁膜ＩＦ２１ａと、を有する。絶縁膜ＩＦ３は、絶縁膜ＩＦ２１ａ上に形成されている。そして、本実施の形態３の半導体装置は、さらに、絶縁膜ＩＦ３、ＩＦ２１ａ、ＩＦ２ａおよびＩＦ１１ａを貫通して半導体部ＳＰ３に達する開口部としての接続孔ＣＴ１２と、接続孔ＣＴ１２に露出した部分の半導体部ＳＰ３上に形成された接続電極としてのプラグＰＬ１２と、を有する。
【０１６０】
＜半導体装置の製造方法＞
次に、本実施の形態３の半導体装置の製造方法について説明する。図３１および図３２は、実施の形態３の半導体装置の製造工程中の要部断面図である。図３１および図３２は、領域ＡＲ２およびＡＲ３を拡大して示す。また、図３１および図３２では、理解を簡単にするために、領域ＡＲ２では、光変調部ＰＲ２のうちｐ型の半導体ＰＲＳと光導波路ＷＯ３の一部を示し、光電変換部ＰＲ３のうち、接続孔ＣＴ１の図示を省略する。
【０１６１】
本実施の形態３の半導体装置の製造方法では、図４のステップＳ１〜ステップＳ５と同様の工程を行って、ｎ型の半導体ＮＲＯを含む半導体部ＳＰ３を形成した後、図２１のステップＳ２１〜ステップＳ２５と同様の工程を行って、絶縁膜ＩＦ２１を形成する。また、図２１のステップＳ２５と同様の工程では、絶縁膜ＩＦ２およびＩＦ２１からなる絶縁膜部ＩＦＰが形成される。
【０１６２】
一方、本実施の形態３では、図２１のステップＳ２５と同様の工程を行った後、図３１に示すように、絶縁膜部ＩＦＰをパターニングする。これにより、領域ＡＲ２では、絶縁膜部ＩＦＰのうち、平面視において開口部ＯＰ３の外部に位置する部分の半導体部ＳＰ１の上方に形成された膜部ＰＴ１を除去し、絶縁膜部ＩＦＰのうち、平面視において開口部ＯＰ３の内部に位置する部分の半導体部ＳＰ１の上方に形成された膜部ＰＴ２を残す。また、領域ＡＲ３では、絶縁膜部ＩＦＰのうち、半導体部ＳＰ３上に形成された膜部ＰＴ３を残してもよい。膜部ＰＴ３に含まれる絶縁膜ＩＦ２を、絶縁膜ＩＦ２ａと称し、膜部ＰＴ３に含まれる絶縁膜ＩＦ２１を、絶縁膜ＩＦ２１ａと称する。なお、図３１では、絶縁膜部ＩＦＰのうち、膜部ＰＴ２およびＰＴ３以外の部分であって、除去される部分を、膜部ＰＴ１として破線で示している。このとき、絶縁膜ＩＦ１１のうち、膜部ＰＴ１下に位置する部分も除去される。そして、膜部ＰＴ３下に位置する部分の絶縁膜ＩＦ１１を、絶縁膜ＩＦ１１ａと称する。
【０１６３】
次に、図２１のステップＳ２６に相当する工程を行って、図３２に示すように、絶縁膜ＩＦ３を形成する。このステップＳ２６に相当する工程では、絶縁膜ＩＦ１上、金属シリサイド層ＭＳ１上、膜部ＰＴ２上、および、膜部ＰＴ３上に、絶縁膜ＩＦ３を形成する。このとき、絶縁膜ＩＦ１のうち、平面視において、開口部ＯＰ３の外部に位置する部分の半導体部ＳＰ１上に形成された膜部ＦＰ１は、絶縁膜ＩＦ３と接触する。
【０１６４】
次に、図２１のステップＳ２７に相当する工程を行って、図３０に示すように、開口部ＯＰ４を形成する。このステップＳ２７に相当する工程では、絶縁膜ＩＦ３および膜部ＰＴ２を貫通して金属シリサイド層ＭＳ１に達する開口部ＯＰ４を形成する。
【０１６５】
次に、図２１のステップＳ２８に相当する工程を行って、図３０に示すように、プラグＰＬ１１を形成する。
【０１６６】
次に、図４のステップＳ１０およびステップＳ１１に相当する工程、ならびに、その後の工程を行って、本実施の形態３の半導体装置を製造する。なお、図４のステップＳ１０に相当する工程では、領域ＡＲ３で、絶縁膜ＩＦ３、膜部ＰＴ３および絶縁膜ＩＦ１１ａを貫通して、半導体部ＳＰ３に達する開口部としての接続孔ＣＴ１２を形成する。また、図４のステップＳ１１に相当する工程では、接続孔ＣＴ１２に露出した部分の半導体部ＳＰ３上に、接続電極としてのプラグＰＬ１２を形成する。
【０１６７】
＜本実施の形態の主要な特徴と効果＞
本実施の形態３の半導体装置の製造方法は、実施の形態２の半導体装置の製造方法が有する特徴と同様の特徴を有し、実施の形態２の半導体装置の製造方法が有する効果と同様の効果を有する。また、本実施の形態３の半導体装置は、実施の形態２の半導体装置が有する特徴と同様の特徴を有し、実施の形態２の半導体装置が有する効果と同様の効果を有する。
【０１６８】
一方、本実施の形態３では、絶縁膜ＩＦ２およびＩＦ２１からなる絶縁膜部ＩＦＰのうち、平面視において、開口部ＯＰ３の外部に位置する部分の半導体部ＳＰ１の上方に形成された膜部ＰＴ１が除去されている。そのため、半導体部ＳＰ１により形成されるコア層としての光導波路ＷＯ３のうち、絶縁膜ＩＦ２およびＩＦ２１に覆われない部分が、酸化シリコンからなるクラッド層のみにより覆われるので、光導波路ＷＯ３の光学特性を向上させることができる。
【０１６９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１７０】
ＡＲ１、ＡＲ２、ＡＲ３  領域
ＣＡＰ  キャップ層
ＣＬ  絶縁層
ＣＴ１、ＣＴ１１、ＣＴ１２、ＣＴ２  接続孔
ＤＳ１  はみ出し距離（距離）
ＥＰ１、ＥＰ２  端部
ＦＰ１  膜部
ＩＤ１、ＩＤ２  層間絶縁膜
ＩＦ１、ＩＦ１１、ＩＦ１１ａ、ＩＦ２、ＩＦ２１  絶縁膜
ＩＦ２１ａ、ＩＦ２ａ、ＩＦ３  絶縁膜
ＩＦＰ  絶縁膜部
Ｍ１、Ｍ２  配線
ＭＳ１  金属シリサイド層
ＮＲ、ＮＲＯ、ＮＲＳ  半導体
ＯＰ１〜ＯＰ４、ＯＰｔ  開口部
ＰＬ１、ＰＬ１１、ＰＬ１２、ＰＬ２  プラグ
ＰＲ、ＰＲＯ、ＰＲＳ  半導体
ＰＲ１  光信号用伝送線路部
ＰＲ２  光変調部
ＰＲ３  光電変換部
ＰＴ１〜ＰＴ３  膜部
ＳＢ  半導体基板
ＳＢ１  基体
ＳＢ１ａ  主面
ＳＬ１、ＳＬ２  半導体層
ＳＬＰ  半導体部
ＳＰ１〜ＳＰ３  半導体部
ＴＣ  保護膜
ＴＨ１  膜厚
ＷＯ１〜ＷＯ３  光導波路
【図１】
0006533131.tif 000002
【図２】
0006533131.tif 000003
【図３】
0006533131.tif 000004
【図４】
0006533131.tif 000005
【図５】
0006533131.tif 000006
【図６】
0006533131.tif 000007
【図７】
0006533131.tif 000008
【図８】
0006533131.tif 000009
【図９】
0006533131.tif 000010
【図１０】
0006533131.tif 000011
【図１１】
0006533131.tif 000012
【図１２】
0006533131.tif 000013
【図１３】
0006533131.tif 000014
【図１４】
0006533131.tif 000015
【図１５】
0006533131.tif 000016
【図１６】
0006533131.tif 000017
【図１７】
0006533131.tif 000018
【図１８】
0006533131.tif 000019
【図１９】
0006533131.tif 000020
【図２０】
0006533131.tif 000021
【図２１】
0006533131.tif 000022
【図２２】
0006533131.tif 000023
【図２３】
0006533131.tif 000024
【図２４】
0006533131.tif 000025
【図２５】
0006533131.tif 000026
【図２６】
0006533131.tif 000027
【図２７】
0006533131.tif 000028
【図２８】
0006533131.tif 000029
【図２９】
0006533131.tif 000030
【図３０】
0006533131.tif 000031
【図３１】
0006533131.tif 000032
【図３２】
0006533131.tif 000033