(57)【特許請求の範囲】
【請求項１】
絶縁同期整流型のＤＣ／ＤＣコンバータの２次側に配置される同期整流コントローラであって、
前記ＤＣ／ＤＣコンバータの出力電圧から得られる直流電圧を受ける電源端子と、
同期整流トランジスタのオン、オフを指示するパルス信号を生成するパルス発生器と、
前記パルス信号に応じて前記同期整流トランジスタをスイッチングするドライバと、
前記電源端子と前記ドライバの電源ラインの間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の第１トランジスタと、前記第１トランジスタのゲートに、所定電圧より低いゲート電圧を供給するゲート電圧生成回路と、を含む電圧源と、
前記電源端子と前記電源ラインの間に設けられたＰチャンネルＭＯＳＦＥＴの第２トランジスタと、
前記電源端子の電圧が所定のしきい値電圧より高いとき前記第２トランジスタをオフ、前記電源端子の電圧が前記しきい値電圧より低いとき前記第２トランジスタをオンする制御部と、
を備え、
前記電圧源は、前記電源端子の電圧が前記しきい値電圧より高い状態において、前記ドライバの電源ラインの電圧を前記電源端子の電圧に対してリニアに変化させるように構成される電圧クランパであることを特徴とする同期整流コントローラ。
【請求項２】
前記ゲート電圧生成回路は、定電圧を前記第１トランジスタのゲートに供給する定電圧源を含むことを特徴とする請求項１に記載の同期整流コントローラ。
【請求項３】
前記ゲート電圧生成回路は、
アノードが接地されたツェナーダイオードと、
前記ツェナーダイオードのカソードに接続され、前記ツェナーダイオードに電流を供給する電流源と、
を含み、前記ツェナーダイオードの前記カソードの電圧を、前記第１トランジスタのゲートに供給することを特徴とする請求項１に記載の同期整流コントローラ。
【請求項４】
前記制御部は、ヒステリシスコンパレータを含むことを特徴とする請求項１から３のいずれかに記載の同期整流コントローラ。
【請求項５】
絶縁同期整流型のＤＣ／ＤＣコンバータであって、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フォトカプラと、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する請求項１から４のいずれかに記載の同期整流コントローラと、
前記フォトカプラの入力側と接続され、前記ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を発生するフィードバック回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項６】
絶縁同期整流型のＤＣ／ＤＣコンバータの１次側に配置される１次側コントローラであって、
トランスの１次側に設けられた補助巻線の電圧から得られる直流電圧を受ける電源端子と、
スイッチングトランジスタのオン、オフを指示するパルス信号を生成するデューティコントローラと、
前記パルス信号に応じて前記スイッチングトランジスタをスイッチングするドライバと、
前記電源端子と前記ドライバの電源ラインの間に設けられたＮチャンネルＭＯＳＦＥＴの第１トランジスタと、前記第１トランジスタのゲートに所定電圧より低いゲート電圧を供給するゲート電圧生成回路と、を含む電圧源と、
前記電源端子と前記電源ラインの間に設けられたＰチャンネルＭＯＳＦＥＴの第２トランジスタと、
前記電源端子の電圧が所定のしきい値電圧より高いとき前記第２トランジスタをオフ、前記電源端子の電圧が前記しきい値電圧より低いとき前記第２トランジスタをオンする制御部と、
を備え、
前記電圧源は、前記電源端子の電圧が前記しきい値電圧より高い状態において、前記ドライバの電源ラインの電圧を前記電源端子の電圧に対してリニアに変化させるように構成される電圧クランパであることを特徴とする１次側コントローラ。
【請求項７】
前記ゲート電圧生成回路は、定電圧を前記第１トランジスタのゲートに供給する定電圧源を含むことを特徴とする請求項６に記載の１次側コントローラ。
【請求項８】
前記ゲート電圧生成回路は、
アノードが接地されたツェナーダイオードと、
前記ツェナーダイオードのカソードに接続され、前記ツェナーダイオードに電流を供給する電流源と、
を含み、前記ツェナーダイオードの前記カソードの電圧を、前記第１トランジスタのゲートに供給することを特徴とする請求項６に記載の１次側コントローラ。
【請求項９】
前記制御部は、ヒステリシスコンパレータを含むことを特徴とする請求項６から８のいずれかに記載の１次側コントローラ。
【請求項１０】
絶縁同期整流型のＤＣ／ＤＣコンバータであって、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される整流素子と、
フォトカプラと、
前記フォトカプラの入力側と接続され、前記ＤＣ／ＤＣコンバータの出力電圧とその目標電圧の誤差に応じた誤差電流を発生するフィードバック回路と、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする請求項６から９のいずれかに記載の１次側コントローラと、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１１】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項５または１０に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
【請求項１２】
負荷と、
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項５または１０に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項１３】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項５または１０に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレット端末をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（ＡＣ／ＤＣコンバータ）が内蔵される。あるいは電子機器の外部の電源アダプタ（ＡＣアダプタ）にＡＣ／ＤＣコンバータが内蔵される場合もある。
【０００３】
図１は、本発明者が検討したＡＣ／ＤＣコンバータ１００ｒの基本構成を示すブロック図である。ＡＣ／ＤＣコンバータ１００ｒは主としてフィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００ｒを備える。
【０００４】
商用交流電圧ＶＡＣは、ヒューズおよび入力キャパシタ（不図示）を介してフィルタ１０２に入力される。フィルタ１０２は、商用交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、商用交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。整流回路１０４の出力電圧は、平滑キャパシタ１０６によって平滑化され、直流電圧ＶＩＮに変換される。
【０００５】
絶縁型のＤＣ／ＤＣコンバータ２００ｒは、入力端子Ｐ１に直流電圧ＶＩＮを受け、それを降圧して、目標値に安定化された出力電圧ＶＯＵＴを出力端子Ｐ２に接続される負荷（不図示）に供給する。
【０００６】
ＤＣ／ＤＣコンバータ２００ｒは、１次側コントローラ２０２、フォトカプラ２０４、フィードバック回路２０６、出力回路２１０、同期整流コントローラ３００ｒ、およびその他の回路部品を備える。出力回路２１０は、トランスＴ１、ダイオードＤ１、出力キャパシタＣ１、スイッチングトランジスタＭ１、同期整流トランジスタＭ２を含む。出力回路２１０のトポロジーは、一般的な同期整流型のフライバックコンバータのそれであるため、説明を省略する。
【０００７】
トランスＴ１の１次巻線Ｗ１と接続されるスイッチングトランジスタＭ１がスイッチングすることにより、入力電圧ＶＩＮが降圧され、出力電圧ＶＯＵＴが生成される。そして１次側コントローラ２０２は、スイッチングトランジスタＭ１のスイッチングのデューティ比を調節する。
【０００８】
ＤＣ／ＤＣコンバータ２００ｒの出力電圧ＶＯＵＴは、抵抗Ｒ１、Ｒ２により分圧される。フィードバック回路２０６は、たとえばシャントレギュレータあるいは誤差増幅器を含み、分圧された電圧（電圧検出信号）ＶＳと所定の基準電圧ＶＲＥＦ（不図示）の誤差を増幅し、誤差に応じた誤差電流ＩＥＲＲを生成し、フォトカプラ２０４の入力側の発光素子（発光ダイオード）から引き込む（シンク）。
【０００９】
フォトカプラ２０４の出力側の受光素子（フォトトランジスタ）には、２次側の誤差電流ＩＥＲＲに応じたフィードバック電流ＩＦＢが流れる。このフィードバック電流ＩＦＢが、抵抗およびキャパシタにより平滑化され、１次側コントローラ２０２のフィードバック（ＦＢ）端子に入力される。１次側コントローラ２０２は、ＦＢ端子の電圧（フィードバック電圧）ＶＦＢにもとづいてスイッチングトランジスタＭ１のデューティ比を調節する。
【００１０】
同期整流コントローラ３００ｒは、スイッチングトランジスタＭ１のスイッチングと同期して、同期整流トランジスタＭ２をスイッチングする。同期整流コントローラ３００ｒは、パルス発生器３０４、ドライバ３０６を含む。
【００１１】
パルス発生器３０４は、スイッチングトランジスタＭ１のスイッチングと同期したパルス信号Ｓ１を生成する。たとえばパルス発生器３０４は、スイッチングトランジスタＭ１がターンオフすると、パルス信号Ｓ１を、同期整流トランジスタＭ２のオンを指示する第１状態（たとえばハイレベル）とする。またパルス発生器３０４は、同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる電流を監視し、電流が実質的にゼロになると、パルス信号Ｓ１を同期整流トランジスタＭ２のオフを指示する第２状態（ローレベル）とする。ドライバ３０６は、パルス信号Ｓ１に応じて同期整流トランジスタＭ２をスイッチングする。
【００１２】
以上がＡＣ／ＤＣコンバータ１００ｒの全体構成である。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１０−０７４９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明者らは、図１のＡＣ／ＤＣコンバータ１００ｒについて検討した結果、以下の課題を認識するに至った。
【００１５】
ＤＣ／ＤＣコンバータ２００ｒの同期整流コントローラ３００ｒは、出力端子Ｐ２の出力電圧ＶＯＵＴから得られる直流電圧を、その電源（ＶＣＣ）端子に受ける。ここで、ＤＣ／ＤＣコンバータ２００ｒの出力電圧ＶＯＵＴの電圧レベルは、アプリケーションに応じて、あるいは負荷の状態に応じて幅広い範囲で変化しうる。
【００１６】
ここで、ＶＣＣ端子の電圧ＶＯＵＴを、ドライバ３０６の電源電圧として直接使用する構成について考える。この場合、ドライバ３０６の出力電圧、つまり同期整流トランジスタＭ２のゲート電圧は、０Ｖをローレベル、ＶＯＵＴをハイレベルとする２つの電圧レベルの間でスイッチングすることとなる。したがって、出力電圧ＶＯＵＴが高い状態では、同期整流トランジスタＭ２のゲートに高電圧が供給されるおそれがあるため、ゲート耐圧が高い同期整流トランジスタＭ２を用いる必要があり、コスト増の要因となる。
【００１７】
また仮にゲート耐圧の問題をクリアしたとしても、同期整流トランジスタＭ２のゲートに供給されるハイレベル電圧が高くなると、そのスイッチングに際して、ゲート容量を充放電するために必要な電力が大きくなり、ＤＣ／ＤＣコンバータ２００ｒの効率が低下するという問題が生ずる。
【００１８】
図２は、本発明者らが検討した同期整流コントローラ３００ｒの回路図である。なおこの同期整流コントローラ３００ｒを公知技術と認定してはならない。
【００１９】
ドライバ３０６の電源端子には、電源ライン３０８が接続される。ＶＣＣ端子と電源ライン３０８の間には、リニアレギュレータ３１０が設けられる。リニアレギュレータ３１０は、電源ライン３０８の電圧ＶＲＥＧを、同期整流トランジスタＭ２をターンオンさせることが可能な電圧レベル（＞ＶＧＳ（ＴＨ））に安定化する。ＶＧＳ（ＴＨ）は、同期整流トランジスタＭ２のゲートソース間しきい値電圧である。ＶＧＳ（ＴＨ）＝２．５Ｖであれば、リニアレギュレータ３１０はＶＲＥＧ＝３Ｖ程度に安定化する。
【００２０】
リニアレギュレータ３１０は、一般的な構成であり、トランジスタＭ１１、誤差増幅器３１２、抵抗Ｒ３１，Ｒ３２を含む。電圧ＶＲＥＧは、抵抗Ｒ３１，Ｒ３２により分圧される。誤差増幅器３１２は、基準電圧ＶＲＥＦと分圧された電圧ＶＲＥＧ’の誤差を増幅し、それらが一致するように、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるトランジスタＭ１１のゲート電圧ＶＧを調節する。
【００２１】
この構成によれば、電源電圧ＶＣＣの電圧レベルにかかわらず、電源ライン３０８、ひいては同期整流トランジスタＭ２のゲート電圧のハイレベルが、所定の電圧ＶＲＥＧに安定化されるため、スイッチング損失を低減でき、また同期整流トランジスタＭ２のゲート電圧がその耐圧が超えるのを防止できる。
【００２２】
ところが、リニアレギュレータ３１０は、トランジスタＭ１１のオープンドレイン形式で構成されるため、フィードバックループの安定性が低く、発振しやすくなるという問題がある。一般的なリニアレギュレータでは、リニアレギュレータ３１０の出力端子に平滑キャパシタが接続され、この平滑キャパシタによりフィードバックループの安定性が高められるところ、同期整流コントローラ３００ｒに平滑キャパシタを追加すると、外付けのキャパシタが必要になり、平滑キャパシタを接続するための追加のピン（端子）が必要となる。
【００２３】
同様の問題は、図１の１次側コントローラ２０２においても生じうる。
【００２４】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、系の安定性を確保しつつ、効率を改善したＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００２５】
本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータの２次側に配置される同期整流コントローラに関する。ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、フォトカプラと、フォトカプラの入力側と接続され、ＤＣ／ＤＣコンバータの出力電圧とその目標電圧の誤差に応じた誤差電流を発生するフィードバック回路と、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、同期整流トランジスタを制御する同期整流コントローラと、を備える。同期整流コントローラは、ＤＣ／ＤＣコンバータの出力電圧から得られる直流電圧を受ける電源端子と、同期整流トランジスタのオン、オフを指示するパルス信号を生成するパルス発生器と、パルス信号に応じて同期整流トランジスタをスイッチングするドライバと、電源端子とドライバの電源ラインの間に設けられたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の第１トランジスタと、第１トランジスタのゲートに所定電圧より低いゲート電圧を供給するゲート電圧生成回路と、を含む電圧源と、電源端子と電源ラインの間に設けられたＰチャンネルＭＯＳＦＥＴの第２トランジスタと、電源端子の電圧が所定のしきい値電圧より高いとき第２トランジスタをオフ、電源端子がしきい値電圧より低いとき第２トランジスタをオンする制御部と、を備える。
【００２６】
電源端子の電圧がしきい値電圧より高い状態では、電圧源により電源ラインの電圧が生成される。ここで電圧源は、ＮチャンネルＭＯＳＦＥＴを用いたソースフォロア型であるため、オープンドレイン形式に比べて耐発振性が高い。また、電源電圧がしきい値電圧より低い状態では、ＰチャンネルＭＯＳＦＥＴの第２トランジスタをオンすることで、電源ラインに、電源端子の電圧と実質的に等しい電圧を供給できる。これにより幅広い電圧範囲において、高効率で同期整流トランジスタを駆動することができる。
【００２７】
電圧源は、電圧クランパであってもよい。
電圧クランパではフィードバックループが不要であるため、系の安定性を高めることができる。
【００２８】
ゲート電圧生成回路は、定電圧を第１トランジスタのゲートに供給する定電圧源を含んでもよい。
【００２９】
ゲート電圧生成回路は、アノードが接地されたツェナーダイオードと、ツェナーダイオードのカソードに接続され、ツェナーダイオードに電流を供給する電流源と、を含み、ツェナーダイオードのカソードの電圧を、第１トランジスタのゲートに供給してもよい。
【００３０】
電圧源は、リニアレギュレータであってもよい。
リニアレギュレータによれば、電圧クランパよりも高い精度で、電源ラインの電圧を安定化できる。またＮチャンネルＭＯＳＦＥＴを用いたソースフォロア型のリニアレギュレータを用いることで、オープンドレイン形式に比べて耐発振性が高いため、フィードバックループの設計が容易となる。
【００３１】
ゲート電圧生成回路は、電源ラインの電圧が所定の目標電圧に近づくようにゲート電圧を調節してもよい。
【００３２】
ゲート電圧生成回路は、反転入力端子に電源ラインの電圧に応じたフィードバック電圧を受け、非反転入力端子に所定の基準電圧を受け、その出力が第１トランジスタのゲートに接続された誤差増幅器を含んでもよい。
【００３３】
本発明の別の態様は絶縁同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、フォトカプラと、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、同期整流トランジスタを制御する上述のいずれかに記載の同期整流コントローラと、フォトカプラの入力側と接続され、ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を発生するフィードバック回路と、を備えてもよい。
【００３４】
本発明の別の態様は、絶縁同期整流型のＤＣ／ＤＣコンバータの１次側に配置される１次側コントローラに関する。ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される整流素子と、フォトカプラと、フォトカプラの入力側と接続され、ＤＣ／ＤＣコンバータの出力電圧とその目標電圧の誤差に応じた誤差電流を発生するフィードバック回路と、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、を備える。１次側コントローラは、トランスの１次側に設けられた補助巻線の電圧から得られる直流電圧を受ける電源端子と、スイッチングトランジスタのオン、オフを指示するパルス信号を生成するデューティコントローラと、パルス信号に応じてスイッチングトランジスタをスイッチングするドライバと、電源端子とドライバの電源ラインの間に設けられたＮチャンネルＭＯＳＦＥＴの第１トランジスタと、第１トランジスタのゲートに所定電圧より低いゲート電圧を供給するゲート電圧生成回路と、を含む電圧源と、電源端子と電源ラインの間に設けられたＰチャンネルＭＯＳＦＥＴの第２トランジスタと、電源端子の電圧が所定のしきい値電圧より高いとき第２トランジスタをオフ、電源端子がしきい値電圧より低いとき第２トランジスタをオンする制御部と、を備える。
【００３５】
電源端子の電圧がしきい値電圧より高い状態では、電圧源により電源ラインの電圧が安定化される。ここで電圧源は、ＮチャンネルＭＯＳＦＥＴを用いたソースフォロア型であるため、オープンドレイン形式に比べて耐発振性が高い。また、電源電圧がしきい値電圧より低い状態では、ＰチャンネルＭＯＳＦＥＴの第２トランジスタをオンすることで、電源ラインに、電源端子の電圧と実質的に等しい電圧を供給できる。これにより幅広い電圧範囲において、高効率でスイッチングトランジスタを駆動することができる。
【００３６】
電圧源は、電圧クランパであってもよい。
電圧クランパではフィードバックループが不要であるため、系の安定性を高めることができる。
【００３７】
ゲート電圧生成回路は、定電圧を第１トランジスタのゲートに供給する定電圧源を含んでもよい。
【００３８】
ゲート電圧生成回路は、アノードが接地されたツェナーダイオードと、ツェナーダイオードのカソードに接続され、ツェナーダイオードに電流を供給する電流源と、を含み、ツェナーダイオードのカソードの電圧を、第１トランジスタのゲートに供給してもよい。
【００３９】
電圧源は、リニアレギュレータであってもよい。
リニアレギュレータによれば、電圧クランパよりも高い精度で、電源ラインの電圧を安定化できる。またＮチャンネルＭＯＳＦＥＴを用いたソースフォロア型のリニアレギュレータを用いることで、オープンドレイン形式に比べて耐発振性が高いため、フィードバックループの設計が容易となる。
【００４０】
ゲート電圧生成回路は、電源ラインの電圧が所定の目標電圧に近づくようにゲート電圧を調節してもよい。
【００４１】
ゲート電圧生成回路は、反転入力端子に電源ラインの電圧に応じたフィードバック電圧を受け、非反転入力端子に所定の基準電圧を受け、その出力が第１トランジスタのゲートに接続された誤差増幅器を含んでもよい。
【００４２】
本発明の別の態様は、絶縁同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される整流素子と、フォトカプラと、フォトカプラの入力側と接続され、ＤＣ／ＤＣコンバータの出力電圧とその目標電圧の誤差に応じた誤差電流を発生するフィードバック回路と、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする上述のいずれかの１次側コントローラと、を備えてもよい。
【００４３】
ＤＣ／ＤＣコンバータは、フライバック型であってもよいし、フォワード型であってもよい。
【００４４】
本発明の別の態様は、電源装置（ＡＣ／ＤＣコンバータ）に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。
【００４５】
本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。
【００４６】
本発明の別の態様は、ＡＣアダプタに関する。ＡＣアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のＤＣ／ＤＣコンバータと、を備える。
【００４７】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００４８】
本発明のある態様によれば、系の安定性を確保しつつ、効率を改善できる。
【図面の簡単な説明】
【００４９】
【図１】本発明者が検討したＡＣ／ＤＣコンバータの基本構成を示すブロック図である。
【図２】本発明者らが検討した同期整流コントローラの回路図である。
【図３】第１の実施の形態に係る同期整流コントローラを備えるＤＣ／ＤＣコンバータの一部の回路図である。
【図４】第１構成例に係る電圧源の回路図である。
【図５】図４の電圧源を用いた同期整流コントローラの動作を説明する図である。
【図６】第２構成例に係る電圧源の回路図である。
【図７】図６の電圧源を用いた同期整流コントローラの動作を説明する図である。
【図８】変形例に係るＡＣ／ＤＣコンバータの回路図である。
【図９】第２の実施の形態に係る１次側コントローラを備えるＤＣ／ＤＣコンバータの回路図である。
【図１０】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。
【図１１】図１１（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
【発明を実施するための形態】
【００５０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００５１】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００５２】
（第１の実施の形態）
図３は、第１の実施の形態に係る同期整流コントローラ３００を備えるＤＣ／ＤＣコンバータ２００の一部の回路図である。ＤＣ／ＤＣコンバータ２００の基本構成は図１のそれと同様であり、ＤＣ／ＤＣコンバータ２００のうち、図１と共通する回路素子は省略される。
【００５３】
同期整流コントローラ３００は、電源（ＶＣＣ）端子、スイッチング出力（ＯＵＴ）端子、ドレイン電圧（ＶＤ）端子、接地（ＧＮＤ）端子を有する。ＶＣＣ端子には、ＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴから得られる直流電圧ＶＣＣが供給される。この直流電圧ＶＣＣは、出力端子Ｐ２から直接供給されてもよいし、図示しないダイオードや抵抗を介して供給されてもよい。
【００５４】
ＯＵＴ端子には、同期整流トランジスタＭ２のゲートが接続される。ＧＮＤ端子は接地される。ＶＤ端子は、同期整流トランジスタＭ２のオン期間において２次巻線Ｗ２に流れる電流ＩＳを監視するための端子であり、同期整流トランジスタＭ２のドレイン電圧（ドレインソース間電圧）ＶＤが入力される。
【００５５】
同期整流コントローラ３００は、パルス発生器３０４、ドライバ３０６、電圧源３２０、第２トランジスタＭ３２、制御部３３０を備える。
【００５６】
パルス発生器３０４は、同期整流トランジスタのオン、オフを指示するパルス信号Ｓ１を生成する。たとえばパルス発生器３０４は、スイッチングトランジスタＭ１がターンオフすると、パルス信号Ｓ１を、同期整流トランジスタＭ２のオンを指示する第１状態（たとえばハイレベル）とする。またパルス発生器３０４は、同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる電流を監視し、電流が実質的にゼロになると、パルス信号Ｓ１を同期整流トランジスタＭ２のオフを指示する第２状態（ローレベル）とする。
【００５７】
パルス発生器３０４は、公知技術を用いればよく、それによる同期整流トランジスタＭ２の制御方式や、構成は限定されない。たとえばパルス発生器３０４は、同期整流トランジスタＭ２のドレイン電圧ＶＤを、（i）スイッチングトランジスタＭ１のターンオフ検出用の第１しきい値電圧と比較する第１電圧コンパレータと、（ii）２次巻線Ｗ２の電流がゼロになったことを検出するための第２しきい値電圧と比較する第２電圧コンパレータと、で構成してもよい。あるいはパルス発生器３０４は、同期整流トランジスタＭ２のオン時間を固定する制御方式であってもよく、この場合、パルス発生器３０４はタイマー回路を含みうる。
【００５８】
ドライバ３０６は、パルス信号Ｓ１に応じて同期整流トランジスタＭ２をスイッチングする。ドライバ３０６は、プッシュプル形式の出力段３０６Ａと、出力段３０６Ａを駆動するプリドライバ３０６Ｂを含んでもよい。
【００５９】
プリドライバ３０６Ｂは、パルス信号Ｓ１に応じて出力段３０６ＡのハイサイドトランジスタＭＨとローサイドトランジスタＭＬを相補的にオン、オフさせる。具体的にはパルス信号Ｓ１が同期整流トランジスタＭ２のオンを指示するとき、ハイサイドトランジスタＭＨをオン、ローサイドトランジスタＭＬをオフし、同期整流トランジスタＭ２のゲートに電源ライン３０８の電圧（ハイレベル電圧）ＶＨを供給し、パルス信号Ｓ１が同期整流トランジスタＭ２のオフを指示するとき、ハイサイドトランジスタＭＨをオフ、ローサイドトランジスタＭＬをオンし、ゲートにローレベル電圧ＶＬ（接地電圧）を供給する。
【００６０】
電圧源３２０は、第１トランジスタＭ３１とゲート電圧生成回路３２２を備える。第１トランジスタＭ３１は、ＮチャンネルＭＯＳＦＥＴであり、ＶＣＣ端子とドライバ３０６の電源ライン３０８の間に設けられる。ゲート電圧生成回路３２２は、第１トランジスタＭ３１のゲートに、所定電圧より低いゲート電圧ＶＧを供給する。
【００６１】
第２トランジスタＭ３２は、ＰチャンネルＭＯＳＦＥＴであり、ＶＣＣ端子と電源ライン３０８の間に設けられる。電圧源３２０は、ＶＣＣ端子の電圧ＶＣＣが所定のしきい値電圧ＶＴＨより高いとき、第２トランジスタＭ３２をオフ、ＶＣＣ端子の電圧ＶＣＣがしきい値電圧ＶＴＨより低いとき、第２トランジスタＭ３２をオンする。
【００６２】
たとえば制御部３３０は、ＶＣＣ端子の電圧ＶＣＣを分圧する抵抗Ｒ４１，Ｒ４２と、分圧された電圧ＶＣＣ’を所定のしきい値電圧ＶＴＨ’と比較する電圧コンパレータ３３２を含む。しきい値電圧ＶＴＨ’はヒステリシスを有することが好ましく、したがって電圧コンパレータ３３２は、ヒステリシスコンパレータであることが好ましい。電圧コンパレータ３３２に代えて、ＭＯＳＦＥＴあるいはバイポーラトランジスタを用いてもよい。
【００６３】
しきい値電圧ＶＴＨについて説明する。第２トランジスタＭ３２がオフの状態では、電圧源３２０により電源ライン３０８のハイレベル電圧ＶＨが生成される。ここで第１トランジスタＭ３１のゲートソース間電圧をＶＧＳ（ＴＨ）とするとき、電源ライン３０８の電圧ＶＨ（もしくはその上限電圧）は式（１）で与えられる。
ＶＨ＝ＶＧ−ＶＧＳ（ＴＨ）      …（１）
【００６４】
ここでゲート電圧ＶＧが取り得る最大は、ＶＣＣ端子の電圧ＶＣＣであるから、電圧源３２０が発生可能なハイレベル電圧ＶＨの上限ＶＨ＿ＵＰＰＥＲは、式（１ａ）となる。
ＶＨ＿ＵＰＰＥＲ＝ＶＣＣ−ＶＧＳ（ＴＨ）    …（１ａ）
【００６５】
したがって同期整流トランジスタＭ２をスイッチングするために許容されるハイレベル電圧ＶＨの最低電圧をＶＭＩＮとするとき、式（２）を満たす必要がある。
ＶＣＣ＞ＶＧＳ（ＴＨ）＋ＶＭＩＮ      …（２）
たとえばＶＧＳ（ＴＨ）＝１Ｖ、ＶＭＩＮ＝３Ｖとすると、ＶＣＣ＞４Ｖの範囲では、電圧源３２０は、最低電圧ＶＭＩＮより高いハイレベル電圧ＶＨを生成可能であるが、ＶＣＣ＜４Ｖでは、ハイレベル電圧ＶＨが最低電圧ＶＭＩＮを下回る。
【００６６】
そこでしきい値電圧ＶＴＨは、式（３）を満たすように定めることが望ましい。
ＶＴＨ＞ＶＧＳ（ＴＨ）＋ＶＭＩＮ      …（３）
【００６７】
以上が同期整流コントローラ３００の基本構成である。続いてその動作を説明する。
【００６８】
（１）  ＶＣＣ＞ＶＴＨ
ＶＣＣ端子の電圧ＶＣＣがしきい値電圧ＶＴＨより高い状態では、第２トランジスタＭ３２がオフであり、電圧源３２０により電源ライン３０８の電圧ＶＨが安定化される。
【００６９】
（２）  ＶＣＣ＜ＶＴＨ
ＶＣＣ端子の電圧ＶＣＣがしきい値電圧ＶＴＨより低い状態では、第２トランジスタＭ３２がオンとなる。このとき電源ライン３０８に発生するハイレベル電圧ＶＨは、式（４）で与えられる。
ＶＨ＝ＶＣＣ−ＶＤＳ      …（４）
ここでＶＤＳは、第２トランジスタＭ３２のドレインソース間電圧であり、実質的にゼロ（＜０．２Ｖ）とすることができる。第２トランジスタＭ３２のサイズを大きく設計することで、ＶＤＳ＜０．１Ｖとすることも可能であり、したがって第２トランジスタＭ３２がオンの状態では、ＶＨ≒ＶＣＣとすることができる。つまり、第２トランジスタＭ３２がオンの状態では、ＶＭＩＮ≦ＶＣＣの範囲において、最低電圧ＶＭＩＮより高いハイレベル電圧ＶＨが電源ライン３０８に発生する。
【００７０】
以上が同期整流コントローラ３００の動作である。
この同期整流コントローラ３００によれば、ＶＴＨ＜ＶＣＣの範囲において、電圧源３２０により最低電圧ＶＭＩＮより高いハイレベル電圧ＶＨを生成できる。またハイレベル電圧ＶＨは、ゲート電圧生成回路３２２が生成するゲート電圧ＶＧで規定される電圧（ＶＧ−ＶＧＳ（ＴＨ））より低く抑えることができるため、電源電圧ＶＣＣをそのままハイレベル電圧ＶＨとして使用した場合に比べて、同期整流トランジスタＭ２として耐圧の低い素子を選択可能であり、また、同期整流トランジスタＭ２のスイッチング損失を低減することができる。
【００７１】
ここで電圧源３２０は、ＮチャンネルＭＯＳＦＥＴを用いたソースフォロア型であるため、図１のオープンドレイン形式のリニアレギュレータ３１０に比べて耐発振性が高い。したがって電源ライン３０８に大容量の平滑キャパシタを接続しなくても系の安定性を確保でき、回路面積、部品点数を小さくできる。
【００７２】
上述のように、図３の電圧源３２０が発生可能なハイレベル電圧ＶＨの上限は、ＶＨ＿ＵＰＰＥＲ＝ＶＣＣ−ＶＧＳ（ＴＨ）である。一方、図１のリニアレギュレータ３１０が発生可能なハイレベル電圧ＶＨの上限は、図３の第２トランジスタＭ３２と同様にＶＣＣ−ＶＤＳである。ＶＧＳ（ＴＨ）＞ＶＤＳであるため、図１のリニアレギュレータ３１０の方が図３の電圧源３２０よりも高いハイレベル電圧ＶＨを生成可能である。言い換えれば図３の電圧源３２０は、電圧発生能力の低下と引きかえに、高い耐発振性を獲得しているものと理解できる。
【００７３】
図３の同期整流コントローラ３００によれば、ＶＭＩＮ≦ＶＣＣ＜ＶＴＨの範囲において、第２トランジスタＭ３２をオンすることにより、最低電圧ＶＭＩＮより高いハイレベル電圧ＶＨを生成できる。つまり電圧源３２０の低い電圧発生能力を、第２トランジスタＭ３２により補うことができる。
【００７４】
かくして同期整流コントローラ３００によれば、高い耐発振性、広い動作電圧範囲、小さい回路サイズを満たすことができる。
【００７５】
本発明は、図３のブロック図、回路図から把握されるさまざまな構成に及ぶが、以下ではその具体的な構成例を説明する。
【００７６】
図４は、第１構成例に係る電圧源３２０ａの回路図である。この電圧源３２０ａは、電圧クランパであり、電源ライン３０８の電圧ＶＨを、所定電圧より低くクランプする。ゲート電圧生成回路３２２ａは定電圧源を含み、第１トランジスタＭ３１のゲートに、定電圧ＶＧを供給する。電源ライン３０８の電圧ＶＨは、ＶＧ−ＶＧＳ（ＴＨ）より低くクランプされる。
【００７７】
具体的にはゲート電圧生成回路３２２ａは、アノードが接地されたツェナーダイオード（定電圧ダイオード）３４２と、ツェナーダイオード３４２のカソードに接続され、ツェナーダイオード３４２に電流を供給する電流源３４０と、を含み、ツェナーダイオード３４２のカソードの電圧を、第１トランジスタＭ３１のゲートに供給する。この構成では、ハイレベル電圧ＶＨは、ＶＺ−ＶＧＳ（ＴＨ）より低くクランプされる。ＶＺはツェナーダイオード３４２の降伏電圧である。たとえばＶＺは、１２Ｖあるいはそれより低く設計してもよい。電流源３４０は定電流源であってもよいし、抵抗であってもよい。
【００７８】
図５は、図４の電圧源３２０ａを用いた同期整流コントローラ３００の動作を説明する図である。制御部３３０のしきい値電圧ＶＴＨはヒステリシスを有し、６．５Ｖと７．５Ｖの２値で遷移する。
【００７９】
ＶＴＨ＜ＶＣＣの電圧領域Ｉにおいては、電圧源３２０によりハイレベル電圧ＶＨが生成される。ＶＺ＜ＶＣＣの領域では、ツェナーダイオード３４２が降伏し、ゲート電圧ＶＧはツェナー電圧ＶＺにクランプされ、ハイレベル電圧ＶＨは、ＶＺ−ＶＧＳ（ＴＨ）にてクランプされる。
【００８０】
ＶＣＣ＜ＶＺの範囲では、ＶＧ＝ＶＣＣとなり、ハイレベル電圧ＶＨ＝ＶＣＣ−ＶＧＳ（ＴＨ）にしたがって変化する。
【００８１】
ＶＣＣ＜ＶＴＨの電圧領域IIにおいては、第２トランジスタＭ３２がオンする。この領域では、ハイレベル電圧ＶＨは、ＶＨ≒ＶＣＣにしたがって変化する。
【００８２】
以上が図４の電圧源３２０ａの動作である。このように電圧源３２０ａによれば、ハイレベル電圧ＶＨをＶＺ−ＶＧＳ（ＴＨ）より低く制限することで、同期整流トランジスタＭ２のゲート耐圧を下げることができ、また消費電力を低減できる。また、電源電圧ＶＣＣが低くなるほど、ハイレベル電圧ＶＨが低くなるため、出力電圧ＶＯＵＴが低い場合にさらにスイッチング損失を低減できる。また、ＶＣＣ≒ＶＭＩＮ付近まで動作可能であり、したがって同期整流コントローラ３００は、幅広い電圧範囲でＤＣ／ＤＣコンバータ２００を動作させることができる。
【００８３】
図６は、第２構成例に係る電圧源３２０ｂの回路図である。この電圧源３２０ｂは、リニアレギュレータであり、電源ライン３０８の電圧ＶＨを、所定電圧にレギュレートする。
【００８４】
すなわちゲート電圧生成回路３２２ｂは、電源ライン３０８のハイレベル電圧ＶＨが所定の目標電圧ＶＲＥＦに近づくようにゲート電圧ＶＧを調節してもよい。ゲート電圧生成回路３２２ｂは、誤差増幅器３４４および抵抗Ｒ５１，Ｒ５２を含む。誤差増幅器３４４は、その反転入力端子（−）にはハイレベル電圧ＶＨに応じたフィードバック電圧ＶＨ’を受け、その非反転入力端子（＋）に所定の基準電圧ＶＲＥＦ’を受け、その出力が第１トランジスタＭ３１のゲートに接続される。
【００８５】
図７は、図６の電圧源３２０ｂを用いた同期整流コントローラ３００の動作を説明する図である。制御部３３０のしきい値電圧ＶＴＨはヒステリシスを有し、６Ｖと７Ｖの２値で遷移する。また電圧源３２０ｂの目標電圧ＶＲＥＦは５Ｖである。
【００８６】
ＶＴＨ＜ＶＣＣの電圧領域Ｉにおいては、電圧源３２０によりハイレベル電圧ＶＨが生成される。この領域Ｉでは、ハイレベル電圧ＶＨは、ＶＲＥＦ＝５Ｖに安定化される。
【００８７】
ＶＣＣ＜ＶＴＨの電圧領域IIにおいては、第２トランジスタＭ３２がオンする。この領域では、ハイレベル電圧ＶＨは、ＶＨ≒ＶＣＣにしたがって変化する。
【００８８】
以上が図６の電圧源３２０ｂの動作である。このように電圧源３２０ｂによれば、ハイレベル電圧ＶＨをＶＲＥＦより低く制限することができ、同期整流トランジスタＭ２のゲート耐圧を下げることができ、また消費電力を低減できる。リニアレギュレータによれば、電圧クランパよりも高い精度で、電源ラインの電圧を安定化できるという利点もある。またＮチャンネルＭＯＳＦＥＴを用いたソースフォロア型のリニアレギュレータを用いることで、オープンドレイン形式に比べて耐発振性が高いため、フィードバックループの設計が容易となる。
【００８９】
また、電圧源３２０ｂはＶＣＣ≒ＶＭＩＮ付近まで動作可能であり、したがって同期整流コントローラ３００は、幅広い電圧範囲でＤＣ／ＤＣコンバータ２００を動作させることができる。
【００９０】
また電圧領域Ｉにおいては、図５の電圧源３２０ａと比べてハイレベル電圧ＶＨをさらに低くできるため、さらにスイッチング損失を低減できる。
【００９１】
図８は、変形例に係るＡＣ／ＤＣコンバータ１００ｃの回路図である。ＤＣ／ＤＣコンバータ２００ｃの出力回路２１０ｃのトポロジーが図１のそれと異なっている。図８の出力回路２１０ｃでは、同期整流トランジスタＭ２が２次巻線Ｗ２よりも出力端子Ｐ２側に配置される。
【００９２】
同期整流コントローラ３００のＧＮＤ端子は、２次巻線Ｗ２と同期整流トランジスタＭ２の接続点（ソース）と接続され、同期整流コントローラ３００のＶＤ端子は、出力端子Ｐ２、つまり同期整流トランジスタＭ２のドレインと接続される。トランスＴ１の２次側には、補助巻線Ｗ４が設けられる。この補助巻線Ｗ４、ダイオードＤ４およびキャパシタＣ４は、補助コンバータを形成し、出力電圧ＶＯＵＴを正側にシフトした直流電圧ＶＣＣ１が生成される。直流電圧ＶＣＣ１は、出力電圧ＶＯＵＴから得られる直流電圧である。
【００９３】
その他は図１と同様である。この変形例においても、図１のＤＣ／ＤＣコンバータ２００と同様の効果を得ることができる。
【００９４】
（第２の実施の形態）
第２の実施の形態は、ＤＣ／ＤＣコンバータの１次側に設けられ、スイッチングトランジスタＭ１をスイッチングする１次側コントローラ２０２ｄに関する。図９は、第２の実施の形態に係る１次側コントローラ２０２ｄを備えるＤＣ／ＤＣコンバータ２００ｄの回路図である。ＤＣ／ＤＣコンバータ２００ｄの２次側は省略しているが、第１の実施の形態で説明したように構成してもよいし、ダイオード整流型の出力回路のトポロジーを採用してもよい。
【００９５】
１次側コントローラ２０２ｄは、ＶＣＣ端子、ＧＮＤ端子、ＯＵＴ端子、電流検出（ＣＳ）端子、ＦＢ端子、を備える。トランスＴ１の１次側には、補助巻線Ｗ３が設けられる。補助巻線Ｗ３、ダイオードＤ３、キャパシタＣ３は、補助コンバータを形成しており、出力電圧ＶＯＵＴに比例した直流電圧ＶＣＣ２を発生する。１次側コントローラ２０２ｄのＶＣＣ端子には、直流電圧ＶＣＣ２が供給される。ＧＮＤ端子は接地され、ＦＢ端子には、フォトカプラ２０４からのフィードバック電圧ＶＦＢが入力される。電流センス抵抗ＲＳは、スイッチングトランジスタＭ１のソースと接地間に設けられる。電流センス抵抗ＲＳには、スイッチングトランジスタＭ１のオン期間に１次巻線Ｗ１に流れる電流ＩＰに比例した電圧降下（検出電圧）ＶＣＳが発生する。検出電圧ＶＣＳはＣＳ端子に入力される。ＯＵＴ端子は、スイッチングトランジスタＭ１のゲートと接続される。
【００９６】
１次側コントローラ２０２ｄは、デューティコントローラ２２０、ドライバ２２２、電源ライン３０８、電圧源３２０、制御部３３０を備える。デューティコントローラ２２０は、フィードバック電圧ＶＦＢに応じたデューティ比を有するパルス信号ＳＰＷＭを生成する。デューティコントローラ２２０は、電圧モード、あるいは電流モードの変調器で構成することができ、特に限定されない。ドライバ２２２は、パルス信号ＳＰＷＭにもとづいてスイッチングトランジスタＭ１をスイッチングする。ドライバ２２２は、出力段２２２Ａとプリドライバ２２２Ｂを含む。
【００９７】
電源ライン３０８は、ドライバ２２２の電源端子と接続される。電圧源３２０、第２トランジスタＭ３２およびおよび制御部３３０については、第１の実施の形態と同様である。電圧源３２０は、図４、図６に示すように構成できる。
【００９８】
１次側コントローラ２０２ｄにおいても、出力電圧ＶＯＵＴが変化すると、電源電圧ＶＣＣが変化する。したがって電源電圧ＶＣＣをそのままスイッチングトランジスタＭ１のゲート信号のハイレベル電圧ＶＨとして使用した場合には、出力電圧ＶＯＵＴが高い領域で、スイッチングトランジスタＭ１のスイッチング損失が大きくなるという問題がある。
【００９９】
そこで１次側コントローラ２０２ｄに、電圧源３２０、第２トランジスタＭ３２、制御部３３０を設けることで、第１の実施の形態と同様の効果を得ることができる。
【０１００】
（用途）
続いて、第１あるいは第２の実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。
図１０は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【０１０１】
図１１（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図１１（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【０１０２】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【０１０３】
（第１変形例）
実施の形態では、フライバックコンバータを説明したが、本発明はフォワードコンバータにも適用可能である。この場合にはトランスＴ１の２次側に、複数の同期整流用のトランジスタが配置されることとなる。同期整流コントローラは、複数の同期整流トランジスタをスイッチングするよう構成されてもよい。またコンバータは疑似共振型であってもよい。
【０１０４】
（第２変形例）
スイッチングトランジスタや同期整流トランジスタの少なくとも一方は、バイポーラトランジスタやＩＧＢＴであってもよい。
【０１０５】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１０６】
１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…１次側コントローラ、２０４…フォトカプラ、２０６…フィードバック回路、２１０…出力回路、２２０…デューティコントローラ、２２２…ドライバ、Ｐ１…入力端子、Ｐ２…出力端子、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、３００…同期整流コントローラ、３０４…パルス発生器、３０６…ドライバ、３０６Ａ…出力段、３０６Ｂ…プリドライバ、３０８…電源ライン、３１０…リニアレギュレータ、Ｍ３１…第１トランジスタ、Ｍ３２…第２トランジスタ、３２０…電圧源、３２２…ゲート電圧生成回路、３３０…制御部、３３２…電圧コンパレータ、３４０…電流源、３４２…ツェナーダイオード、Ｓ１…パルス信号、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。
【図１】
0006563648.tif 000002
【図２】
0006563648.tif 000003
【図３】
0006563648.tif 000004
【図４】
0006563648.tif 000005
【図５】
0006563648.tif 000006
【図６】
0006563648.tif 000007
【図７】
0006563648.tif 000008
【図８】
0006563648.tif 000009
【図９】
0006563648.tif 000010
【図１０】
0006563648.tif 000011
【図１１】
0006563648.tif 000012