(57)【特許請求の範囲】
【請求項１】
互いに対向する第１主面および第２主面を有する半導体基板の前記第１主面上に複数の画素を有する受光部と、前記複数の画素それぞれから出力された電荷の量に応じた信号値を出力する信号読出部と、前記受光部および前記信号読出部それぞれの動作を制御する制御部と、を備え、
前記複数の画素それぞれが、各々光入射に応じて電荷を発生させ該電荷を接合容量部に蓄積する複数の埋め込み型のフォトダイオードと、これら複数のフォトダイオードそれぞれの接合容量部から転送されてきた電荷を蓄積する容量部と、前記複数のフォトダイオードそれぞれの接合容量部から電荷を前記容量部へ転送するための転送用スイッチ群と、前記容量部から電荷を前記信号読出部へ出力するための出力用スイッチと、を含み、
前記制御部が、
共通の電荷蓄積期間に亘って前記複数の画素それぞれにおいて光入射に応じて発生した電荷を各フォトダイオードの接合容量部に蓄積させ、
前記電荷蓄積期間の後に前記複数の画素それぞれにおいて前記転送用スイッチ群をオン状態にして各フォトダイオードの接合容量部から電荷を前記容量部に転送させ、
その電荷転送後に前記複数の画素それぞれについて順次に前記出力用スイッチをオン状態にして前記容量部から電荷を前記信号読出部へ出力させる、
固体撮像装置。
【請求項２】
前記容量部が、前記半導体基板の前記第１主面上に設けられ、第１導電体層と第２導電体層とが絶縁体層を挟んで構成されている、請求項１に記載の固体撮像装置。
【請求項３】
前記第１主面に垂直な方向に見たときに前記複数の画素それぞれにおいて前記フォトダイオードの配置領域と前記容量部の配置領域とが互いに少なくとも一部で重なっている、請求項１または２に記載の固体撮像装置。
【請求項４】
前記複数の画素それぞれが、前記複数のフォトダイオードそれぞれの接合容量部の電荷蓄積を初期化するための初期化用スイッチ群を更に含み、
前記制御部が、前記電荷蓄積期間の前に前記複数の画素それぞれにおいて前記初期化用スイッチ群をオン状態にして各フォトダイオードの接合容量部の電荷蓄積を初期化する、
請求項１〜３の何れか１項に記載の固体撮像装置。
【請求項５】
前記半導体基板の前記第２主面側に設けられたシンチレータ層を更に備える、請求項１〜４の何れか１項に記載の固体撮像装置。
【請求項６】
前記半導体基板の前記第１主面側に設けられ前記半導体基板を支持する支持基板を更に備える、請求項１〜５の何れか１項に記載の固体撮像装置。
【請求項７】
前記信号読出部が前記支持基板上に設けられている、請求項６に記載の固体撮像装置。
【請求項８】
前記信号読出部が前記半導体基板の前記第１主面上に設けられている、請求項１〜５の何れか１項に記載の固体撮像装置。
【請求項９】
前記半導体基板の前記第２主面側において前記複数の画素それぞれの前記フォトダイオードの光検出領域が選択的に薄肉化されている、請求項１〜８の何れか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関するものである。
【背景技術】
【０００２】
固体撮像装置は、半導体基板の主面上に複数の画素を有する受光部と、これら複数の画素それぞれから電荷を読み出して当該電荷量に応じた信号値を出力する信号読出部と、を備える（特許文献１〜５を参照）。複数の画素それぞれは、光入射に応じて電荷を発生させるフォトダイオードを含む。信号読出部は、アンプの入力端子と出力端子との間に積分容量部が設けられた積分回路を含み、各画素のフォトダイオードで発生した電荷を積分容量部に蓄積し、その蓄積電荷量に応じた信号値を出力する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−３２３４２号公報
【特許文献２】特開平９−２４７５３６号公報
【特許文献３】特許第２７１９０５８号公報
【特許文献４】特許第４８７８１２３号公報
【特許文献５】特許第３８２５５０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された固体撮像装置は、複数の画素に対して共通の積分回路を備えている。このような構成の固体撮像装置は、複数の画素それぞれにおいて光入射に応じてフォトダイオードで発生した電荷を該フォトダイオードの接合容量部に蓄積し、各画素のフォトダイオードの接合容量部に蓄積された電荷を順次に共通の積分回路の積分容量部へ転送して、その電荷量に応じた信号値を積分回路から出力する。
【０００５】
各画素のフォトダイオードの接合容量部から積分回路の積分容量部へ電荷を転送する際に接合容量部において電荷読み残しが発生すると、光検出のＳ／Ｎ比やリニアリティの悪くなる。このような問題を改善するには、各画素のフォトダイオードとして埋め込み型フォトダイオードを用いればよい。埋め込み型フォトダイオードは、完全空乏化して用いると接合容量が小さくなり、出力電圧が蓄積電荷量に対してリニアに変化するようになり、ｐｎ接合部で発生した電荷をほぼ完全に読み出すことができるので、光検出のＳ／Ｎ比やリニアリティが優れている。
【０００６】
しかしながら、通常のフォトダイオードと比べて、埋め込み型フォトダイオードは高抵抗である。また、固体撮像装置のフォトダイオードの光検出領域の面積は、通常用途（例えばデジタルカメラにおける光学像撮像用途）のものと比べて、医療用途（例えばＸ線ＣＴにおけるＸ線検出用途）のものでは１００倍程度である。このような大面積かつ高抵抗の埋め込み型フォトダイオードを用いると、そのフォトダイオードの接合容量部からの電荷読み出しの時間が長くなる。
【０００７】
本発明は、上記問題点を解消する為になされたものであり、各画素のフォトダイオードの接合容量部からの電荷読み出しの時間を短くすることができて光検出のＳ／Ｎ比やリニアリティが優れた固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の固体撮像装置は、互いに対向する第１主面および第２主面を有する半導体基板の前記第１主面上に複数の画素を有する受光部と、複数の画素それぞれから出力された電荷の量に応じた信号値を出力する信号読出部と、受光部および信号読出部それぞれの動作を制御する制御部と、を備える。複数の画素それぞれが、各々光入射に応じて電荷を発生させ該電荷を接合容量部に蓄積する複数の埋め込み型のフォトダイオードと、これら複数のフォトダイオードそれぞれの接合容量部から転送されてきた電荷を蓄積する容量部と、複数のフォトダイオードそれぞれの接合容量部から電荷を容量部へ転送するための転送用スイッチ群と、容量部から電荷を信号読出部へ出力するための出力用スイッチと、を含む。また、制御部が、共通の電荷蓄積期間に亘って複数の画素それぞれにおいて光入射に応じて発生した電荷を各フォトダイオードの接合容量部に蓄積させ、電荷蓄積期間の後に複数の画素それぞれにおいて転送用スイッチ群をオン状態にして各フォトダイオードの接合容量部から電荷を容量部に転送させ、その電荷転送後に複数の画素それぞれについて順次に出力用スイッチをオン状態にして容量部から電荷を信号読出部へ出力させる。
【０００９】
容量部が、半導体基板の第１主面上に設けられ、第１導電体層と第２導電体層とが絶縁体層を挟んで構成されているのが好適である。第１主面に垂直な方向に見たときに複数の画素それぞれにおいてフォトダイオードの配置領域と容量部の配置領域とが互いに少なくとも一部で重なっているのが好適である。
【００１０】
複数の画素それぞれが、複数のフォトダイオードそれぞれの接合容量部の電荷蓄積を初期化するための初期化用スイッチ群を更に含み、制御部が、電荷蓄積期間の前に複数の画素それぞれにおいて初期化用スイッチ群をオン状態にして各フォトダイオードの接合容量部の電荷蓄積を初期化するのが好適である。
【００１１】
本発明の固体撮像装置は、半導体基板の第２主面側に設けられたシンチレータ層を更に備えるのが好適である。
【００１２】
本発明の固体撮像装置は、半導体基板の第１主面側に設けられ半導体基板を支持する支持基板を更に備えるのが好適である。このとき、信号読出部が支持基板上に設けられているのが好適である。また、信号読出部が半導体基板の第１主面上に設けられているのも好適である。
【００１３】
半導体基板の第２主面側において複数の画素それぞれのフォトダイオードの光検出領域が選択的に薄肉化されているのが好適である。
【発明の効果】
【００１４】
本発明によれば、各画素のフォトダイオードの接合容量部からの電荷読み出しの時間を短くすることができて光検出のＳ／Ｎ比やリニアリティが優れた固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、第１実施形態の固体撮像装置１の全体構成図である。
【図２】図２は、第１実施形態の固体撮像装置１の画素Ｐｍ,ｎおよび積分回路２１ｎの回路図である。
【図３】図３は、第１実施形態の固体撮像装置１の画素Ｐｍ,ｎ，画素Ｐｍ＋１,ｎ，画素Ｐｍ,ｎ＋１および画素Ｐｍ＋１,ｎ＋１の回路図である。
【図４】図４は、第１実施形態の固体撮像装置１の動作例を示すタイミングチャートである。
【図５】図５は、第１実施形態の固体撮像装置１の受光部１０の断面構造例を説明する図である。
【図６】図６は、第１実施形態の固体撮像装置１の断面構造例を説明する図である。
【図７】図７は、受光部１０におけるフォトダイオードＰＤおよび容量部Ｃ１それぞれの配置領域を説明する図である。
【図８】図８は、受光部１０の各画素Ｐｍ,ｎにおける電荷移動について説明する図である。同図（ａ）は、各画素Ｐｍ,ｎが１つのフォトダイオードを含む場合の電荷移動の様子を示す。同図（ｂ）は、各画素Ｐｍ,ｎが複数のフォトダイオードを含む場合の電荷移動の様子を示す。
【図９】図９は、第２実施形態の固体撮像装置２の画素Ｐｍ,ｎおよび積分回路２１ｎの回路図である。
【図１０】図１０は、第２実施形態の固体撮像装置２の画素Ｐｍ,ｎ，画素Ｐｍ＋１,ｎ，画素Ｐｍ,ｎ＋１および画素Ｐｍ＋１,ｎ＋１の回路図である。
【図１１】図１１は、第２実施形態の固体撮像装置２の動作例を示すタイミングチャートである。
【図１２】図１２は、第３実施形態の固体撮像装置３の画素Ｐｍ,ｎおよび積分回路２１ｎの回路図である。
【図１３】図１３は、第３実施形態の固体撮像装置３の画素Ｐｍ,ｎ，画素Ｐｍ＋１,ｎ，画素Ｐｍ,ｎ＋１および画素Ｐｍ＋１,ｎ＋１の回路図である。同図は、Ｍ行Ｎ列のうち代表して２行２列分の画素を示す。
【図１４】図１４は、第３実施形態の固体撮像装置３の動作例を示すタイミングチャートである。
【図１５】図１５は、第４実施形態の固体撮像装置４の断面構造例を説明する図である。
【図１６】図１６は、第５実施形態の固体撮像装置５の断面構造例を説明する図である。
【図１７】図１７は、第６実施形態の固体撮像装置６の断面構造例を説明する図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一または同等の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００１７】
（第１実施形態）
図１は、第１実施形態の固体撮像装置１の全体構成図である。固体撮像装置１は、受光部１０および信号読出部２０を備え、また、これら受光部１０および信号読出部２０それぞれの動作を制御する制御部３０を備える。
【００１８】
受光部１０は、互いに対向する第１主面および第２主面を有する半導体基板の前記第１主面上にＭ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎを有する。Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎは、共通の構成を有し、２次元状に配列されている。画素Ｐｍ,ｎは第ｍ行第ｎ列に位置する。各画素Ｐｍ,ｎは、光入射に応じて電荷を発生させるフォトダイオードを含み、その電荷を出力することができる。なお、Ｍ，Ｎは２以上の整数である。ｍは１以上Ｍ以下の各整数である。ｎは１以上Ｎ以下の各整数である。
【００１９】
信号読出部２０は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎそれぞれから出力された電荷の量に応じた信号値を出力する。信号読出部２０は、Ｎ個の積分回路２１１〜２１Ｎ、Ｎ個のホールド回路２２１〜２２ＮおよびＡＤ変換回路２３を含む。Ｎ個の積分回路２１１〜２１Ｎは共通の構成を有する。Ｎ個のホールド回路２２１〜２２Ｎは共通の構成を有する。
【００２０】
第ｎの積分回路２１ｎは、第ｎ列のＭ個の画素Ｐ１,ｎ〜ＰＭ,ｎそれぞれから順次に出力された電荷を入力し、その電荷量に応じた電圧値をホールド回路２２ｎへ出力する。第ｎのホールド回路２２ｎは、積分回路２１ｎから出力された電圧値を入力してホールドする。Ｎ個のホールド回路２２１〜２２Ｎは、各々がホールドしている電圧値を順次にＡＤ変換回路２３へ出力する。
【００２１】
ＡＤ変換回路２３は、Ｎ個のホールド回路２２１〜２２Ｎそれぞれから順次に出力された電圧値を入力し、その入力した電圧値をデジタル値に変換して、そのデジタル値を出力する。ＡＤ変換回路２３から出力されるデジタル値は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎそれぞれから出力された電荷の量に応じた信号値である。
【００２２】
図２は、第１実施形態の固体撮像装置１の画素Ｐｍ,ｎおよび積分回路２１ｎの回路図である。同図は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎのうち代表して第ｎ列の２個の画素Ｐｍ,ｎおよび画素Ｐｍ＋１,ｎを示し、Ｎ個の積分回路２１１〜２１Ｎのうち代表して第ｎの積分回路２１ｎを示す。
【００２３】
各画素Ｐｍ,ｎは、複数の埋め込み型のフォトダイオードＰＤ、容量部Ｃ１、複数の転送用スイッチＳＷ１および出力用スイッチＳＷ２を含む。各転送用スイッチＳＷ１および出力用スイッチＳＷ２はＭＯＳトランジスタにより構成され得る。各フォトダイオードＰＤは、光入射に応じて電荷を発生させ、該電荷を接合容量部に蓄積することができる。容量部Ｃ１は、複数のフォトダイオードＰＤそれぞれの接合容量部から転送用スイッチＳＷ１を経て転送されてきた電荷を蓄積する。各画素Ｐｍ,ｎにおいて、容量部Ｃ１は、１個であってもよいし、複数個の部分容量部が並列的に設けられた構成であってもよい。
【００２４】
各転送用スイッチＳＷ１は、フォトダイオードＰＤに１対１に対応して設けられている。フォトダイオードＰＤおよび転送用スイッチＳＷ１の各ペアは、容量部Ｃ１に対し並列的に設けられている。各転送用スイッチＳＷ１は、オン状態であるときにフォトダイオードＰＤの接合容量部から電荷を容量部Ｃ１へ転送することができる。出力用スイッチＳＷ２は、オン状態であるときに容量部Ｃ１から電荷を信号読出部２０の積分回路２１ｎへ出力することができる。
【００２５】
各積分回路２１ｎは、アンプＡ２１、容量部Ｃ２１および初期化用スイッチＳＷ２１を含む。容量部Ｃ２１および初期化用スイッチＳＷ２１は、互いに並列的に接続されて、アンプＡ２１の入力端と出力端との間に設けられている。初期化用スイッチＳＷ２１は、ＭＯＳトランジスタにより構成され得る。初期化用スイッチＳＷ２１がオン状態であるときに、容量部Ｃ２１の電荷蓄積が初期化される。初期化用スイッチＳＷ２１がオフ状態であるときに、容量部Ｃ２１は、入力された電荷を蓄積することができる。積分回路２１ｎは、容量部Ｃ２１における電荷蓄積量に応じた電圧値を出力する。
【００２６】
各画素Ｐｍ,ｎの転送用スイッチＳＷ１のオンオフ動作は、制御部３０から出力される制御信号φtranにより制御される。各画素Ｐｍ,ｎの出力用スイッチＳＷ２のオンオフ動作は、制御部３０から出力される制御信号φsel(m)により制御される。各積分回路２１ｎの初期化用スイッチＳＷ２１のオンオフ動作は、制御部３０から出力される制御信号φresetにより制御される。
【００２７】
図３は、第１実施形態の固体撮像装置１の画素Ｐｍ,ｎ，画素Ｐｍ＋１,ｎ，画素Ｐｍ,ｎ＋１および画素Ｐｍ＋１,ｎ＋１の回路図である。同図は、Ｍ行Ｎ列のうち代表して２行２列分の画素を示す。制御部３０は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎに対して共通の制御信号φtranを与える。制御信号φtranは、全画素の転送用スイッチＳＷ１のオンオフ動作を制御するための信号である。制御部３０は、第ｍ行のＮ個の画素Ｐｍ,１〜Ｐｍ,Ｎに対して共通の制御信号φsel(m)を与える。制御信号φsel(m)は、第ｍ行のＮ個の画素の出力用スイッチＳＷ２のオンオフ動作を制御するための信号である。この制御信号により出力用スイッチＳＷ２がオン状態になる期間は、第１行〜第Ｍ行において互いに異なる。第ｎの積分回路２１ｎは、第ｎ列のＭ個の画素Ｐ１,ｎ〜ＰＭ,ｎそれぞれの出力用スイッチＳＷ２から順次に出力される電荷信号out(n)を入力する。
【００２８】
図４は、第１実施形態の固体撮像装置１の動作例を示すタイミングチャートである。同図は、各画素Ｐｍ,ｎの転送用スイッチＳＷ１に与えられる制御信号φtran、各積分回路２１ｎの初期化用スイッチＳＷ２１に与えられる制御信号φreset、および、各行の画素Ｐｍ,ｎの出力用スイッチＳＷ２に与えられる制御信号φsel(1)〜φsel(M)を示す。各スイッチは、与えられる制御信号がハイレベルであるときにオン状態であるとする。
【００２９】
制御信号φtranが一定周期でハイレベルとなり、全画素の転送用スイッチＳＷ１は、オン状態の期間とオフ状態の期間とを一定周期で交互に繰り返す。
【００３０】
制御信号φtranがローレベルである期間（電荷蓄積期間）では、全画素において、各転送用スイッチＳＷ１はオフ状態であり、各フォトダイオードＰＤへの光入射に応じて発生した電荷は、該フォトダイオードＰＤの接合容量部に蓄積されていく。
【００３１】
制御信号φtranがハイレベルである期間では、全画素において各転送用スイッチＳＷ１はオン状態であり、また、制御信号φsel(1)〜φsel(M)はローレベルであり、全画素において出力用スイッチＳＷ２はオフ状態となる。これにより、全画素において、それまで各フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、転送用スイッチＳＷ１を経て容量部Ｃ１に転送される。
【００３２】
制御信号φtranがハイレベルである期間に制御信号φresetはハイレベルとなり、その後の制御信号φtranがローレベルである期間（電荷蓄積期間）においても一定間隔で制御信号φresetはハイレベルとなる。制御信号φresetがハイレベルとなることにより、Ｎ個の積分回路２１１〜２１Ｎそれぞれにおいて、初期化用スイッチＳＷ２１がオン状態となり、容量部Ｃ２１の電荷蓄積が初期化される。
【００３３】
制御信号φresetがローレベルである期間に、制御信号φsel(1)〜φsel(M)のうちの何れかの制御信号φsel(m)がハイレベルとなる。これにより、そのハイレベルとなる制御信号φsel(m)が与えられた第ｍ行のＮ個の画素Ｐｍ,１〜Ｐｍ,Ｎそれぞれにおいて、出力用スイッチＳＷ２かオン状態になり、容量部Ｃ１に蓄積されていた電荷が電荷信号out(n)として出力される。その電荷信号out(n)は第ｎの積分回路２１ｎに入力されて容量部Ｃ２１に蓄積され、その蓄積電荷量に応じた電圧値が積分回路２１ｎから出力される。
【００３４】
すなわち、制御部３０は、共通の電荷蓄積期間に亘って、全画素において、光入射に応じて発生した電荷を各フォトダイオードＰＤの接合容量部に蓄積させる。制御部３０は、その電荷蓄積期間の後に、全画素において転送用スイッチＳＷ１をオン状態にして、各フォトダイオードＰＤの接合容量部から電荷を容量部Ｃ１に転送させる。そして、制御部３０は、その電荷転送後に、各行について順次に、出力用スイッチＳＷ２をオン状態にして、容量部Ｃ１から電荷を信号読出部２０へ出力させる。制御部３０は、各フォトダイオードＰＤの接合容量部に電荷を蓄積させる電荷蓄積期間に、各画素の容量部Ｃ１から電荷を信号読出部２０へ出力させることができる。
【００３５】
図５は、第１実施形態の固体撮像装置１の受光部１０の断面構造例を説明する図である。同図は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎのうち代表して第ｎ列の２個の画素Ｐｍ,ｎおよび画素Ｐｍ＋１,ｎの断面構造令を模式的に示す。また、同図では、各画素Ｐｍ,ｎのフォトダイオードＰＤの個数を２としている。
【００３６】
受光部１０は、半導体基板１００の第１主面（同図において上方の面）上に形成されたｐ型の第１半導体領域１０１、ｎ−型の第２半導体領域１０２、ｐ＋型の第３半導体領域１０３、ｎ＋型の第４半導体領域１０４、ｎ＋型の第５半導体領域１０５、絶縁体層１０７、ゲート電極１１１，１１２、第１導電体層１２１、第２導電体層１２２、絶縁体層１２３および電極パッド１３１〜１３３を有する。
【００３７】
ｐ型の第１半導体領域１０１は、半導体基板１００の第１主面上に広く形成されている。ｎ−型の第２半導体領域１０２は、ｐ型の第１半導体領域１０１の一部範囲の上に形成されている。ｐ＋型の第３半導体領域１０３は、ｐ型の第１半導体領域１０１およびｎ−型の第２半導体領域１０２の双方の上に形成されている。ｎ＋型の第４半導体領域１０４およびｎ＋型の第５半導体領域１０５それぞれは、ｐ型の第１半導体領域１０１の上に形成されている。絶縁体層１０７は、これら半導体領域の上に一部を除いて略全体に形成されている。
【００３８】
ゲート電極１１１は、ｎ−型の第２半導体領域１０２とｎ＋型の第４半導体領域１０４との間のｐ型の第１半導体領域１０１の上方であって、絶縁体層１０７の上に形成されている。ゲート電極１１２は、ｎ＋型の第４半導体領域１０４とｎ＋型の第５半導体領域１０５との間のｐ型の第１半導体領域１０１の上方であって、絶縁体層１０７の上に形成されている。第１導電体層１２１、第２導電体層１２２および絶縁体層１２３は、これら半導体領域の上方であって、絶縁体層１０７の上に形成されている。
【００３９】
ｐ型の第１半導体領域１０１，ｎ−型の第２半導体領域１０２およびｐ＋型の第３半導体領域１０３は、埋め込み型のフォトダイオードＰＤを構成している。埋め込み型のフォトダイオードＰＤは、光検出のＳ／Ｎ比やリニアリティが優れる。
【００４０】
絶縁体層１２３を挟む第１導電体層１２１および第２導電体層１２２は、ＭＩＭ（MetalInsulator Metal）構造の容量部Ｃ１を構成している。例えば、第１導電体層１２１および第２導電体層１２２それぞれは金属層またはポリシリコン層であり、絶縁体層１２３は石英ガラス層である。
【００４１】
ｐ型の第１半導体領域１０１，ｎ−型の第２半導体領域１０２，ｎ＋型の第４半導体領域１０４およびゲート電極１１１は、転送用スイッチＳＷ１であるＭＯＳトランジスタを構成している。ゲート電極１１１は、電極パッド１３１と電気的に接続されており、この電極パッド１３１を介して制御信号φtranが与えられる。ｎ＋型の第４半導体領域１０４は、第２導電体層１２２と電気的に接続されている。
【００４２】
ｐ型の第１半導体領域１０１，ｎ＋型の第４半導体領域１０４，ｎ＋型の第５半導体領域１０５およびゲート電極１１２は、出力用スイッチＳＷ２であるＭＯＳトランジスタを構成している。ゲート電極１１２は、電極パッド１３２と電気的に接続されており、この電極パッド１３２を介して制御信号φsel(m)が与えられる。ｎ＋型の第５半導体領域１０５は、電極パッド１３３と電気的に接続されており、この電極パッド１３３を介して電荷信号out(n)を出力する。
【００４３】
図６は、第１実施形態の固体撮像装置１の断面構造例を説明する図である。同図は、受光部１０、シンチレータ層４０および支持基板５０については断面図を示し、信号読出部２０および制御部３０についてはブロック図を示す。シンチレータ層４０は、半導体基板１００の第２主面（同図において下方の面）側に設けられ、放射線（例えばＸ線やγ線）の入射に応じてシンチレーション光を発生させるものである。支持基板５０は、半導体基板１００の第１主面（同図において上方の面）側に設けられ、半導体基板１００を支持するものである。また、支持基板５０は、ケーブル６０およびバンプ１４１〜１４３とともに、信号読出部２０および制御部３０と受光部１０とを互いに電気的に接続する。ケーブル６０は、信号読出部２０および制御部３０と支持基板５０との間に設けられている。バンプ１４１〜１４３は、電極パッド１３１〜１３３と支持基板５０との間に設けられている。
【００４４】
図７は、受光部１０におけるフォトダイオードＰＤおよび容量部Ｃ１それぞれの配置領域を説明する図である。同図は、半導体基板１００の第１主面に垂直な方向に見た図である。また、同図では、各画素Ｐｍ,ｎのフォトダイオードＰＤの個数を９としている。同図に示されるように、各画素Ｐｍ,ｎにおいて、フォトダイオードＰＤの配置領域とＭＩＭ構造の容量部Ｃ１の配置領域とは、少なくとも一部で重なっている。電極パッド配置領域ＰＡＤは、容量部Ｃ１の配置領域と重ならないのが好ましく、また、２行２列の画素が囲む領域またはその近傍に設けられるのが好ましい。この電極パッド配置領域ＰＡＤには、電極パッド１３１〜１３３およびその他の電極パッドが設けられ、また、ダミーパッドが設けられてもよい。
【００４５】
図８は、受光部１０の各画素Ｐｍ,ｎにおける電荷移動について説明する図である。同図（ａ）は、各画素Ｐｍ,ｎが１つのフォトダイオードを含む場合の電荷移動の様子を示す。同図（ｂ）は、各画素Ｐｍ,ｎが複数（同図（ｂ）では１２個）のフォトダイオードを含む場合の電荷移動の様子を示す。
【００４６】
一般に高抵抗である埋め込み型のフォトダイオードＰＤを用いて大面積の光検出領域を有する画素を構成する場合、同図（ａ）に示されるように、各画素Ｐｍ,ｎが１つのフォトダイオードＰＤを含む比較例では、フォトダイオードＰＤにおける電荷の移動距離が長いので、フォトダイオードＰＤの接合容量部からの電荷読み出しの時間が長い。
【００４７】
これに対して、同図（ｂ）に示されるように、各画素Ｐｍ,ｎが複数のフォトダイオードＰＤを含む本実施形態では、各フォトダイオードＰＤにおける電荷の移動距離が短くなるので、各フォトダイオードＰＤの接合容量部から容量部Ｃ１への電荷読み出しの時間が短くなる。したがって、本実施形態の固体撮像装置１は、各画素Ｐｍ,ｎの光検出領域が大面積であっても、各フォトダイオードＰＤの接合容量部からの電荷読み出しの時間を短くすることができる。このような固体撮像装置１は医療用途に好適である。
【００４８】
本実施形態の固体撮像装置１では、各画素Ｐｍ,ｎのフォトダイオードＰＤとして埋め込み型のものが設けられているので、フォトダイオードＰＤの接合容量部から容量部Ｃ１への電荷転送の際に電荷の読み残しがなく、光検出のＳ／Ｎ比やリニアリティが優れる。各画素Ｐｍ,ｎの容量部Ｃ１として半導体基板１００上にＭＩＭ構造のものが設けられているので、大容量の電荷を飽和することなく容量部Ｃ１から信号読出部２０へ出力することができる。各画素Ｐｍ,ｎにおいてフォトダイオードＰＤの配置領域と容量部Ｃ１の配置領域とが互いに少なくとも一部で重なっているので、各フォトダイオードＰＤの光検出領域を大面積とすることができるとともに、容量部Ｃ１を大面積とし大容量とすることができる。
【００４９】
本実施形態の固体撮像装置１では、容量部Ｃ１の第１導電体層１２１および第２導電体層１２２が不透明である場合や、図６に示されるように半導体基板１００の第２主面側にシンチレータ層が設けられる場合には、半導体基板１００の第２主面側から入射（裏面入射）した光を検出することができる、また、裏面入射した光のうちフォトダイオードＰＤで吸収されずに容量部Ｃ１の第１導電体層１２１または第２導電体層１２２に到達した光は、容量部Ｃ１で反射されて再びフォトダイオードＰＤに入射するので、光電変換効率が向上する。なお、容量部Ｃ１の第１導電体層１２１および第２導電体層１２２や他の層が透明であれば、半導体基板１００の第１主面側および第２主面側の何れから光を入射させてもよい。
【００５０】
また、本実施形態の固体撮像装置１では、各々受光部１０が形成された複数の半導体基板を並列配置（タイリング）することが容易であり、そのタイリングをした場合に全体の受光部１０において複数の画素を一定ピッチで容易に配列することができる。受光部１０が形成された各半導体基板が大面積・多画素でなくても、タイリングすることで全体として大面積・多画素の受光部１０を実現することができる。また、受光部１０が形成された各半導体基板を小面積とすることができるので製造歩留りの向上が期待できる。
【００５１】
（第２実施形態）
第２実施形態の固体撮像装置２は、第１実施形態の固体撮像装置１と比較すると、図１に示された全体構成、図５および図６に示された断面構造例、ならびに、図７に示されたフォトダイオードＰＤおよび容量部Ｃ１それぞれの配置領域については、同様である。しかし、第２実施形態の固体撮像装置２は、第１実施形態の固体撮像装置１と比較すると各画素Ｐｍ,ｎの回路構成の点で相違する。
【００５２】
図９は、第２実施形態の固体撮像装置２の画素Ｐｍ,ｎおよび積分回路２１ｎの回路図である。同図は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎのうち代表して第ｎ列の２個の画素Ｐｍ,ｎおよび画素Ｐｍ＋１,ｎを示し、Ｎ個の積分回路２１１〜２１Ｎのうち代表して第ｎの積分回路２１ｎを示す。
【００５３】
図２に示された第１実施形態における画素Ｐｍ,ｎと比較すると、図９に示される第２実施形態における画素Ｐｍ,ｎは、第２転送用スイッチＳＷ３および初期化用スイッチＳＷ４を更に含む点で相違する。第２転送用スイッチＳＷ３および初期化用スイッチＳＷ４もＭＯＳトランジスタにより構成され得る。
【００５４】
第２転送用スイッチＳＷ３は、転送用スイッチＳＷ１と容量部Ｃ１との間に設けられている。転送用スイッチＳＷ１および第２転送用スイッチＳＷ３は、共にオン状態であるときに、フォトダイオードＰＤの接合容量部から電荷を容量部Ｃ１へ転送することができる。初期化用スイッチＳＷ４は、基準電位Ｖrefが与えられる基準電位端と転送用スイッチＳＷ１との間に設けられている。初期化用スイッチＳＷ４は、オン状態であるときに各フォトダイオードＰＤの接合容量部の電荷蓄積を初期化することができる。
【００５５】
各画素Ｐｍ,ｎの第２転送用スイッチＳＷ３のオンオフ動作は、制御部３０から出力される制御信号φtran2により制御される。各画素Ｐｍ,ｎの初期化用スイッチＳＷ４のオンオフ動作は、制御部３０から出力される制御信号φrにより制御される。
【００５６】
図１０は、第２実施形態の固体撮像装置２の画素Ｐｍ,ｎ，画素Ｐｍ＋１,ｎ，画素Ｐｍ,ｎ＋１および画素Ｐｍ＋１,ｎ＋１の回路図である。同図は、Ｍ行Ｎ列のうち代表して２行２列分の画素を示す。制御信号φtran、制御信号φsel(m)および電荷信号out(n)は、第１実施形態と同様である。制御部３０は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎに対して共通の制御信号φtran2を与える。制御信号φtran2は、全画素の第２転送用スイッチＳＷ３のオンオフ動作を制御するための信号である。制御部３０は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎに対して共通の制御信号φrを与える。制御信号φrは、全画素の初期化用スイッチＳＷ４のオンオフ動作を制御するための信号である。
【００５７】
図１１は、第２実施形態の固体撮像装置２の動作例を示すタイミングチャートである。同図は、各画素Ｐｍ,ｎの転送用スイッチＳＷ１に与えられる制御信号φtran、各画素Ｐｍ,ｎの初期化用スイッチＳＷ４に与えられる制御信号φr、各画素Ｐｍ,ｎの第２転送用スイッチＳＷ３に与えられる制御信号φtran2、各積分回路２１ｎの初期化用スイッチＳＷ２１に与えられる制御信号φreset、および、各行の画素Ｐｍ,ｎの出力用スイッチＳＷ２に与えられる制御信号φsel(1)〜φsel(M)を示す。各スイッチは、与えられる制御信号がハイレベルであるときにオン状態であるとする。
【００５８】
制御信号φtranが一定周期でハイレベルとなり、全画素の転送用スイッチＳＷ１は、オン状態の期間とオフ状態の期間とを一定周期で交互に繰り返す。
【００５９】
制御信号φtranがローレベルである期間（電荷蓄積期間）では、全画素において、各転送用スイッチＳＷ１はオフ状態であり、各フォトダイオードＰＤへの光入射に応じて発生した電荷は、該フォトダイオードＰＤの接合容量部に蓄積されていく。
【００６０】
制御信号φtranがハイレベルである期間では、全画素において各転送用スイッチＳＷ１はオン状態である。この期間のうち一部期間において、制御信号φsel(1)〜φsel(M)はローレベルであり、全画素において出力用スイッチＳＷ２はオフ状態となる。制御信号φtran2はハイレベルであり、全画素において第２転送用スイッチＳＷ３はオン状態となる。また、制御信号φrはローレベルであり、全画素において初期化用スイッチＳＷ４はオフ状態となる。これにより、全画素において、それまで各フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、転送用スイッチＳＷ１および第２転送用スイッチＳＷ３を経て容量部Ｃ１に転送される。
【００６１】
制御信号φtranがハイレベルである期間のうち上記一定期間（電荷転送期間）の後の期間において、制御信号φtran2はローレベルであり、全画素において第２転送用スイッチＳＷ３はオフ状態となる。また、制御信号φrはハイレベルであり、全画素において初期化用スイッチＳＷ４はオン状態となる。これにより、全画素において、基準電位Ｖrefが初期化用スイッチＳＷ４および転送用スイッチＳＷ１を経て各フォトダイオードに与えられ、各フォトダイオードの接合容量部の電荷蓄積が初期化される。
【００６２】
制御信号φtran2がハイレベルである期間に制御信号φresetはハイレベルとなり、その後の制御信号φtran2がローレベルである期間（電荷蓄積期間）においても一定間隔で制御信号φresetはハイレベルとなる。制御信号φresetがハイレベルとなることにより、Ｎ個の積分回路２１１〜２１Ｎそれぞれにおいて、初期化用スイッチＳＷ２１がオン状態となり、容量部Ｃ２１の電荷蓄積が初期化される。
【００６３】
制御信号φresetがローレベルである期間に、制御信号φsel(1)〜φsel(M)のうちの何れかの制御信号φsel(m)がハイレベルとなる。これにより、そのハイレベルとなる制御信号φsel(m)が与えられた第ｍ行のＮ個の画素Ｐｍ,１〜Ｐｍ,Ｎそれぞれにおいて、出力用スイッチＳＷ２かオン状態になり、容量部Ｃ１に蓄積されていた電荷が電荷信号out(n)として出力される。その電荷信号out(n)は第ｎの積分回路２１ｎに入力されて容量部Ｃ２１に蓄積され、その蓄積電荷量に応じた電圧値が積分回路２１ｎから出力される。
【００６４】
すなわち、制御部３０は、電荷蓄積期間の前に、全画素において初期化用スイッチＳＷ４および転送用スイッチＳＷ１をオン状態にして、各フォトダイオードＰＤの接合容量部の電荷蓄積を初期化する。その初期化後に、制御部３０は、共通の電荷蓄積期間に亘って、全画素において、光入射に応じて発生した電荷を各フォトダイオードＰＤの接合容量部に蓄積させる。制御部３０は、その電荷蓄積期間の後に、全画素において転送用スイッチＳＷ１および第２転送用スイッチＳＷ３をオン状態にして、各フォトダイオードＰＤの接合容量部から電荷を容量部Ｃ１に転送させる。そして、制御部３０は、その電荷転送後に、各行について順次に、出力用スイッチＳＷ２をオン状態にして、容量部Ｃ１から電荷を信号読出部２０へ出力させる。制御部３０は、各フォトダイオードＰＤの接合容量部に電荷を蓄積させる電荷蓄積期間に、各画素の容量部Ｃ１から電荷を信号読出部２０へ出力させることができる。
【００６５】
第２実施形態においても、第１実施形態の場合と同様の効果が得られる。加えて、第２実施形態では、各画素においてフォトダイオードＰＤの接合容量部の電荷蓄積を初期化するための初期化用スイッチＳＷ４が設けられていることにより、接合容量部や寄生容量部に残存する電荷の影響を低減することができる。
【００６６】
（第３実施形態）
第３実施形態の固体撮像装置３は、第１実施形態の固体撮像装置１と比較すると、図１に示された全体構成、図５および図６に示された断面構造例、ならびに、図７に示されたフォトダイオードＰＤおよび容量部Ｃ１それぞれの配置領域については、同様である。しかし、第３実施形態の固体撮像装置３は、第１実施形態の固体撮像装置１と比較すると各画素Ｐｍ,ｎの回路構成の点で相違する。
【００６７】
図１２は、第３実施形態の固体撮像装置３の画素Ｐｍ,ｎおよび積分回路２１ｎの回路図である。同図は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎのうち代表して第ｎ列の２個の画素Ｐｍ,ｎおよび画素Ｐｍ＋１,ｎを示し、Ｎ個の積分回路２１１〜２１Ｎのうち代表して第ｎの積分回路２１ｎを示す。
【００６８】
図２に示された第１実施形態における画素Ｐｍ,ｎと比較すると、図１２に示される第３実施形態における画素Ｐｍ,ｎは、初期化用スイッチＳＷ４を更に含む点で相違する。初期化用スイッチＳＷ４もＭＯＳトランジスタにより構成され得る。
【００６９】
初期化用スイッチＳＷ４は、基準電位Ｖrefが与えられる基準電位端とフォトダイオードＰＤとの間に設けられている。初期化用スイッチＳＷ４は、オン状態であるときに各フォトダイオードＰＤの接合容量部の電荷蓄積を初期化することができる。各画素Ｐｍ,ｎの初期化用スイッチＳＷ４のオンオフ動作は、制御部３０から出力される制御信号φrにより制御される。
【００７０】
図１３は、第３実施形態の固体撮像装置３の画素Ｐｍ,ｎ，画素Ｐｍ＋１,ｎ，画素Ｐｍ,ｎ＋１および画素Ｐｍ＋１,ｎ＋１の回路図である。同図は、Ｍ行Ｎ列のうち代表して２行２列分の画素を示す。制御信号φtran、制御信号φsel(m)および電荷信号out(n)は、第１実施形態と同様である。制御部３０は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎに対して共通の制御信号φrを与える。制御信号φrは、全画素の初期化用スイッチＳＷ４のオンオフ動作を制御するための信号である。
【００７１】
図１４は、第３実施形態の固体撮像装置３の動作例を示すタイミングチャートである。同図は、各画素Ｐｍ,ｎの初期化用スイッチＳＷ４に与えられる制御信号φr、各画素Ｐｍ,ｎの転送用スイッチＳＷ１に与えられる制御信号φtran、各積分回路２１ｎの初期化用スイッチＳＷ２１に与えられる制御信号φreset、および、各行の画素Ｐｍ,ｎの出力用スイッチＳＷ２に与えられる制御信号φsel(1)〜φsel(M)を示す。各スイッチは、与えられる制御信号がハイレベルであるときにオン状態であるとする。
【００７２】
本実施形態では、制御信号φtranがローレベルに転じた時刻の後の一定期間に、制御信号φrはハイレベルとなり、全画素において初期化用スイッチＳＷ４はオン状態となる。これにより、全画素において、基準電位Ｖrefが初期化用スイッチＳＷ４を経て各フォトダイオードに与えられ、各フォトダイオードの接合容量部の電荷蓄積が初期化される。
【００７３】
制御信号φrがローレベルに転じた時刻から制御信号φtranがハイレベルに転じる時刻までの期間（電荷蓄積期間）に、全画素において、各転送用スイッチＳＷ１および各初期化用スイッチＳＷ４はオフ状態であり、各フォトダイオードＰＤへの光入射に応じて発生した電荷は、該フォトダイオードＰＤの接合容量部に蓄積されていく。
【００７４】
制御信号φtranがハイレベルである期間では、全画素において各転送用スイッチＳＷ１はオン状態であり、また、制御信号φsel(1)〜φsel(M)はローレベルであり、全画素において出力用スイッチＳＷ２はオフ状態となる。これにより、全画素において、それまで各フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、転送用スイッチＳＷ１を経て容量部Ｃ１に転送される。
【００７５】
制御信号φtranがハイレベルである期間に制御信号φresetはハイレベルとなり、その後の制御信号φtranがローレベルである期間においても一定間隔で制御信号φresetはハイレベルとなる。制御信号φresetがハイレベルとなることにより、Ｎ個の積分回路２１１〜２１Ｎそれぞれにおいて、初期化用スイッチＳＷ２１がオン状態となり、容量部Ｃ２１の電荷蓄積が初期化される。
【００７６】
制御信号φresetがローレベルである期間に、制御信号φsel(1)〜φsel(M)のうちの何れかの制御信号φsel(m)がハイレベルとなる。これにより、そのハイレベルとなる制御信号φsel(m)が与えられた第ｍ行のＮ個の画素Ｐｍ,１〜Ｐｍ,Ｎそれぞれにおいて、出力用スイッチＳＷ２かオン状態になり、容量部Ｃ１に蓄積されていた電荷が電荷信号out(n)として出力される。その電荷信号out(n)は第ｎの積分回路２１ｎに入力されて容量部Ｃ２１に蓄積され、その蓄積電荷量に応じた電圧値が積分回路２１ｎから出力される。
【００７７】
すなわち、制御部３０は、電荷蓄積期間の前に、全画素において初期化用スイッチＳＷ４をオン状態にして、各フォトダイオードＰＤの接合容量部の電荷蓄積を初期化する。その初期化後に、制御部３０は、共通の電荷蓄積期間に亘って、全画素において、光入射に応じて発生した電荷を各フォトダイオードＰＤの接合容量部に蓄積させる。制御部３０は、その電荷蓄積期間の後に、全画素において転送用スイッチＳＷ１をオン状態にして、各フォトダイオードＰＤの接合容量部から電荷を容量部Ｃ１に転送させる。そして、制御部３０は、その電荷転送後に、各行について順次に、出力用スイッチＳＷ２をオン状態にして、容量部Ｃ１から電荷を信号読出部２０へ出力させる。制御部３０は、各フォトダイオードＰＤの接合容量部に電荷を蓄積させる電荷蓄積期間に、各画素の容量部Ｃ１から電荷を信号読出部２０へ出力させることができる。第３実施形態においても、第２実施形態の場合と同様の効果が得られる。
【００７８】
（第４実施形態）
第４実施形態の固体撮像装置４は、前述の第１〜第３の実施形態の場合と比較すると、信号読出部２０が支持基板５０上に設けられている点で相違する。
【００７９】
図１５は、第４実施形態の固体撮像装置４の断面構造例を説明する図である。本実施形態では、信号読出部２０および制御部３０は、支持基板５０上に設けられている。信号読出部２０および制御部３０は、チップの状態で支持基板５０上に設けられてもよいし、パッケージに入れられた状態で支持基板５０上に設けられてもよい。本実施形態では、受光部１０，信号読出部２０および制御部３０の間の配線を短くすることができるので、ノイズ低減の効果がある。
【００８０】
（第５実施形態）
第５実施形態の固体撮像装置５は、前述の第１〜第３の実施形態の場合と比較すると、信号読出部２０が半導体基板１００の第１主面上に設けられている点で相違する。
【００８１】
図１６は、第５実施形態の固体撮像装置５の断面構造例を説明する図である。本実施形態では、信号読出部２０および制御部３０は、半導体基板１００の第１主面上に設けられている。信号読出部２０および制御部３０と受光部１０とは、バンプにより接続される。本実施形態でも、受光部１０，信号読出部２０および制御部３０の間の配線を短くすることができるので、ノイズ低減の効果がある。
【００８２】
（第６実施形態）
第６実施形態の固体撮像装置６は、前述の第１〜第３の実施形態の場合と比較すると、半導体基板１００の第２主面側において各画素のフォトダイオードＰＤの光検出領域が選択的に薄肉化されている点で相違する。
【００８３】
図１７は、第６実施形態の固体撮像装置６の断面構造例を説明する図である。本実施形態では、半導体基板１００の第２主面（同図において下方の面）側において各画素のフォトダイオードＰＤの光検出領域が選択的に薄肉化されていることにより、第２主面側から入射する光が半導体基板１００を通過する際の損失が低減されるので、フォトダイオードＰＤにより高感度の光検出が可能である。
【符号の説明】
【００８４】
１〜６…固体撮像装置、１０…受光部、２０…信号読出部、２１１〜２１Ｎ…積分回路、２２１〜２２Ｎ…ホールド回路、２３…ＡＤ変換回路、３０…制御部、４０…シンチレータ層、５０…支持基板、６０…ケーブル。
１００…半導体基板、１０１…第１半導体領域、１０２…第２半導体領域、１０３…第３半導体領域、１０４…第４半導体領域、１０５…第５半導体領域、１０７…絶縁体層、１１１，１１２…ゲート電極、１２１…第１導電体層、１２２…第２導電体層、１２３…絶縁体層、１３１〜１３３…電極パッド、１４１〜１４３…バンプ。
Ｐ１,１〜ＰＭ,Ｎ…画素、ＰＤ…埋め込み型のフォトダイオード、Ｃ１…容量部、ＳＷ１…転送用スイッチ、ＳＷ２…出力用スイッチ、ＳＷ３…第２転送用スイッチ、ＳＷ４…初期化用スイッチ、Ａ２１…アンプ、Ｃ２１…容量部、ＳＷ２１…初期化用スイッチ。
【図１】
0006527035.tif 000002
【図２】
0006527035.tif 000003
【図３】
0006527035.tif 000004
【図４】
0006527035.tif 000005
【図５】
0006527035.tif 000006
【図６】
0006527035.tif 000007
【図７】
0006527035.tif 000008
【図８】
0006527035.tif 000009
【図９】
0006527035.tif 000010
【図１０】
0006527035.tif 000011
【図１１】
0006527035.tif 000012
【図１２】
0006527035.tif 000013
【図１３】
0006527035.tif 000014
【図１４】
0006527035.tif 000015
【図１５】
0006527035.tif 000016
【図１６】
0006527035.tif 000017
【図１７】
0006527035.tif 000018