(57)【特許請求の範囲】
【請求項１】
基板上の少なくとも１つの超音波トランスデューサと、
前記少なくとも１つの超音波トランスデューサに接続された、前記基板上のマルチレベルパルサーであって、
それぞれの入力電圧を受けるように構成された複数の入力端子と、
出力電圧を提供するように構成された出力端子と、
第１のダイオードに接続された第１のトランジスタおよび並列接続してなる第２のダイオードに接続された第２のトランジスタを含む、前記複数の入力端子の第１の入力端子と前記出力端子の間の信号経路と、を含み、
前記第１のトランジスタは、ｐＭＯＳトランジスタまたはｎＭＯＳトランジスタであり、前記第１のトランジスタがｐＭＯＳトランジスタであるとき前記第２のトランジスタはｎＭＯＳトランジスタであり、前記第１のトランジスタがｎＭＯＳトランジスタであるとき前記第２のトランジスタはｐＭＯＳトランジスタであるマルチレベルパルサーと、
を備える、装置。
【請求項２】
電荷再利用をもたらすように、前記超音波トランスデューサに関連する出力容量の充電および放電を制御するように構成されたコントローラをさらに備える、請求項１に記載の装置。
【請求項３】
前記マルチレベルパルサーが、前記複数の入力端子のそれぞれの入力端子と前記出力端子の間に複数の信号経路を備え、各信号経路は、第１のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタおよび並列接続してなる第２のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタを含み、前記第１のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタがｐＭＯＳトランジスタであるとき、前記第２のダイオードに接続された前記ｐＭＯＳまたはｎＭＯＳトランジスタはｎＭＯＳトランジスタであり、前記第１のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタがｎＭＯＳトランジスタであるとき、前記第２のダイオードに接続された前記ｐＭＯＳまたはｎＭＯＳトランジスタはｐＭＯＳトランジスタである、請求項１に記載の装置。
【請求項４】
前記出力電圧が所定の入力電圧に等しい、請求項１に記載の装置。
【請求項５】
前記出力端子に接続されたコンデンサをさらに備える、請求項１に記載の装置。
【請求項６】
前記出力端子に接続された抵抗をさらに備える、請求項１に記載の装置。
【請求項７】
前記第１のトランジスタはｐＭＯＳであり、前記第２のトランジスタはｎＭＯＳである、請求項１に記載の装置。
【請求項８】
前記第１のダイオードが、前記第１のトランジスタに接続されたアノードおよび前記出力端子に接続されたカソードを有する、請求項１に記載の装置。
【請求項９】
前記第２のダイオードが、前記第２のトランジスタに接続されたカソードおよび前記出力端子に接続されたアノードを有する、請求項１に記載の装置。
【請求項１０】
超音波トランスデューサに接続されるように構成されたマルチレベルパルサーであって、
それぞれの入力電圧を受けるように構成された複数の入力端子と、
出力電圧を提供するように構成された出力端子と、
第１のダイオードに接続された第１のトランジスタおよび並列接続してなる第２のダイオードに接続された第２のトランジスタを含む、前記複数の入力端子の第１の入力端子と前記出力端子の間の信号経路であって、前記第１のトランジスタは、ｐＭＯＳトランジスタまたはｎＭＯＳトランジスタであり、前記第１のトランジスタがｐＭＯＳトランジスタであるとき前記第２のトランジスタはｎＭＯＳトランジスタであり、前記第１のトランジスタがｎＭＯＳトランジスタであるとき前記第２のトランジスタはｐＭＯＳトランジスタである前記信号経路と、
前記出力端子に接続されたコンデンサと、
を備える、マルチレベルパルサー。
【請求項１１】
前記出力端子に接続され、電荷再利用をもたらすように、前記コンデンサの充電および放電を制御するように構成されたコントローラをさらに備える、請求項１０に記載のマルチレベルパルサー。
【請求項１２】
前記複数の入力端子のそれぞれの入力端子と前記出力端子の間の複数の信号経路であって、各信号経路は第１のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタおよび並列接続してなる第２のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタを含み、前記第１のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタがｐＭＯＳトランジスタであるとき、前記第２のダイオードに接続された前記ｐＭＯＳまたはｎＭＯＳトランジスタはｎＭＯＳトランジスタであり、前記第１のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタがｎＭＯＳトランジスタであるとき、前記第２のダイオードに接続された前記ｐＭＯＳまたはｎＭＯＳトランジスタはｐＭＯＳトランジスタである、複数の信号経路を備える、請求項１０に記載のマルチレベルパルサー。
【請求項１３】
前記出力電圧が所定の入力電圧に等しい、請求項１０に記載のマルチレベルパルサー。
【請求項１４】
前記出力端子に接続された抵抗をさらに備える、請求項１０に記載のマルチレベルパルサー。
【請求項１５】
前記第１のトランジスタはｐＭＯＳであり、前記第２のトランジスタはｎＭＯＳである、請求項１０に記載のマルチレベルパルサー。
【請求項１６】
前記第１のダイオードが、前記第１のトランジスタに接続されたアノードおよび前記出力端子に接続されたカソードを有する、請求項１０に記載のマルチレベルパルサー。
【請求項１７】
前記第２のダイオードが、前記第２のトランジスタに接続されたカソードおよび前記出力端子に接続されたアノードを有する、請求項１０に記載のマルチレベルパルサー。
【請求項１８】
超音波パルスを発生する装置であって、
二つ以上の状態を有する入力信号を受信するように構成された入力端子および出力端子を有するレベルシフタであって、前記出力端子に１つ以上の制御信号を出力するように構成されたレベルシフタと、
前記レベルシフタから前記１つ以上の制御信号を受信し、前記レベルシフタから受信した１つ以上の制御パルスに対応する複数のマルチレベルパルスを提供するように構成されたパルサーと、
前記パルサーから前記複数のマルチレベルパルスを受信し、前記複数のマルチレベルパルスのそれぞれを音響超音波信号に変換するように構成された容量性マイクロマシン超音波トランスデューサ（ＣＭＵＴ）であって、それぞれの音響超音波信号は前記複数のマルチレベルパルスの１つと対応する容量性マイクロマシン超音波トランスデューサと、を含み、
前記レベルシフタおよび前記パルサーは前記複数のマルチレベルパルスに対応して超音波信号レベルが変化したときに熱を放散するように構成されている、
装置。
【請求項１９】
前記レベルシフタおよび前記パルサーは、固体状態のチップに集積されている、請求項１８に記載の装置。
【請求項２０】
前記レベルシフタ、前記パルサー及び前記ＣＭＵＴは、固体状態のチップに集積されている、請求項１９に記載の装置。
【請求項２１】
前記レベルシフタは、コンデンサに接続されたインバータをさらに備え、前記レベルシフタは少なくとも二つの入力電圧を受ける、請求項１８に記載の装置。
【請求項２２】
前記レベルシフタは、
入力電圧を受ける電圧入力端子と、
前記入力電圧からレベルシフトされた出力電圧を提供する出力電圧端子と、
前記電圧入力端子と前記出力電圧端子との間に接続された１つ以上のコンデンサと、
能動高圧素子への入力と高圧電源の第１の電圧の間に逆バイアス構成で接続された１つ以上のダイオードと、をさらに備える、請求項１８に記載の装置。
【請求項２３】
前記能動高圧素子がインバータを備える、請求項２２に記載の装置。
【請求項２４】
前記パルサーは、
それぞれの入力電圧を受けるように構成された複数の入力端子と、
出力電圧を提供するように構成された出力端子と、
第１のダイオードに接続された第１の導電型を有する第１のトランジスタおよび並列接続してなる第２のダイオードに接続された第２の導電型を有する第２のトランジスタを含む、第１の入力端子と前記出力端子の間の信号経路と、をさらに備える、請求項１８に記載の装置。
【請求項２５】
前記パルサーは、電荷再利用をもたらすために、出力容量の充電および放電を制御するコントローラを備える、請求項２４に記載の装置。
【請求項２６】
前記第１の入力端子と前記パルサーの前記出力端子との間に複数の信号経路を備え、各信号経路は、第１のダイオードに接続された第１の導電型を有するトランジスタおよび並列接続してなる第２のダイオードに接続された第２の導電型を有するトランジスタを含むものである、請求項２４に記載の装置。
【請求項２７】
前記第１の導電型はｐＭＯＳであり、前記第２の導電型はｎＭＯＳである、請求項２６に記載の装置。
【請求項２８】
前記出力電圧が所定の入力電圧に等しい、請求項２４に記載の装置。
【請求項２９】
前記第１のダイオードが、前記第１のトランジスタに接続されたアノードおよび前記パルサーの前記出力端子に接続されたカソードを有し、前記第２のダイオードが、前記第２のトランジスタに接続されたカソードおよび前記パルサーの前記出力端子に接続されたアノードを有する、請求項２４に記載の装置。
【請求項３０】
第１の基板上の少なくとも１つの超音波トランスデューサと、
前記少なくとも１つの超音波トランスデューサに接続された、前記第１の基板とは異なる第２の基板上のマルチレベルパルサーであって、
それぞれの入力電圧を受けるように構成された複数の入力端子と、
出力電圧を提供するように構成された出力端子と、
第１のダイオードに接続された第１のトランジスタおよび並列接続してなる第２のダイオードに接続された第２のトランジスタを含む、前記複数の入力端子の第１の入力端子と前記出力端子の間の信号経路と、を含み、
前記第１のトランジスタは、ｐＭＯＳトランジスタまたはｎＭＯＳトランジスタであり、前記第１のトランジスタがｐＭＯＳトランジスタであるとき前記第２のトランジスタはｎＭＯＳトランジスタであり、前記第１のトランジスタがｎＭＯＳトランジスタであるとき前記第２のトランジスタはｐＭＯＳトランジスタであるマルチレベルパルサーと、
を備える、装置。
【請求項３１】
電荷再利用をもたらすように、前記超音波トランスデューサに関連する出力容量の充電および放電を制御するように構成されたコントローラをさらに備える、請求項３０に記載の装置。
【請求項３２】
前記マルチレベルパルサーが、前記複数の入力端子のそれぞれの入力端子と前記出力端子の間に複数の信号経路を備え、各信号経路は、第１のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタおよび並列接続してなる第２のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタを含み、前記第１のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタがｐＭＯＳトランジスタであるとき、前記第２のダイオードに接続された前記ｐＭＯＳまたはｎＭＯＳトランジスタはｎＭＯＳトランジスタであり、前記第１のダイオードに接続されたｐＭＯＳまたはｎＭＯＳトランジスタがｎＭＯＳトランジスタであるとき、前記第２のダイオードに接続された前記ｐＭＯＳまたはｎＭＯＳトランジスタはｐＭＯＳトランジスタである、請求項３０に記載の装置。
【請求項３３】
前記出力電圧が所定の入力電圧に等しい、請求項３０に記載の装置。
【請求項３４】
前記出力端子に接続されたコンデンサをさらに備える、請求項３０に記載の装置。
【請求項３５】
前記出力端子に接続された抵抗をさらに備える、請求項３０に記載の装置。
【請求項３６】
前記第１のトランジスタはｐＭＯＳであり、前記第２のトランジスタはｎＭＯＳである、請求項３０に記載の装置。
【請求項３７】
前記第１のダイオードが、前記第１のトランジスタに接続されたアノードおよび前記出力端子に接続されたカソードを有する、請求項３０に記載の装置。
【請求項３８】
前記第２のダイオードが、前記第２のトランジスタに接続されたカソードおよび前記出力端子に接続されたアノードを有する、請求項３０に記載の装置。
【請求項３９】
第１の基板上の少なくとも１つの超音波トランスデューサと、
前記少なくとも１つの超音波トランスデューサに接続された、前記第１の基板とは異なる第２の基板上のレベルシフタであって、
入力電圧を受けるように構成された入力端子と、
前記入力電圧からレベルシフトされた出力電圧を提供するように構成された出力端子と、
前記入力端子と前記出力端子との間に接続されたコンデンサと、
能動高圧素子への入力と高圧電源の第１の電圧の間に逆バイアス構成で接続されたダイオードと、を含み、
前記能動高圧素子の入力は、前記コンデンサの出力と接続されているレベルシフタと、
を備える、装置。
【請求項４０】
前記第１の基板は、半導体基板である、請求項３９に記載の装置。
【請求項４１】
前記少なくとも１つの超音波トランスデューサは、容量性マイクロマシン超音波トランスデューサ（ＣＭＵＴ）である、請求項３９に記載の装置。
【請求項４２】
前記レベルシフタに接続され、前記第２の基板上に搭載されたパルサーをさらに備える、請求項３９に記載の装置。
【請求項４３】
前記少なくとも１つの超音波トランスデューサを含む複数の超音波トランスデューサを備え、前記複数の超音波トランスデューサは、高強度集束超音波（ＨＩＦＵ）を発するように構成されている、請求項３９に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
［0001］  本出願は、参照によりその全体が本明細書中に援用される、代理人整理番号Ｂ１３４８．７００１９ＵＳ００のもとで２０１５年１２月２日に出願された「ＭＵＬＴＩ−ＬＥＶＥＬ  ＰＵＬＳＥＲ  ＡＮＤ  ＲＥＬＡＴＥＤ  ＡＰＰＡＲＡＴＵＳ  ＡＮＤ  ＭＥＴＨＯＤＳ（マルチレベルパルサーならびに関連する装置および方法）」と題された米国特許出願第１４／９５７，３８２号の米国特許法第１２０条の利益を継続主張している。
【０００２】
［0002］  本出願はまた、参照によりその全体が本明細書中に援用される、代理人整理番号Ｂ１３４８．７００２０ＵＳ００のもとで２０１５年１２月２日に出願された「ＬＥＶＥＬ  ＳＨＩＦＴＥＲ  ＡＮＤ  ＲＥＬＡＴＥＤ  ＭＥＴＨＯＤＳ  ＡＮＤ  ＡＰＰＡＲＡＴＵＳ（レベルシフタならびに関連する方法および装置）」と題された米国特許出願第１４／９５７，３９８号の米国特許法第１２０条の利益を継続主張している。
【背景技術】
【０００３】
［0003］  本出願は、マルチレベルパルサーおよび／またはレベルシフタを有する超音波装置に関する。
【０００４】
［0004］  超音波装置は、画像診断および／または治療を行うために用いられ得る。超音波画像診断は、内部軟組織身体構造を見るために用いられ得る。超音波画像診断は、病原を発見するために、または、任意の病変を排除するために用いられ得る。超音波装置は、人間に可聴な周波数よりも高い周波数を有する音波を用いる。超音波画像は、プローブを用いて超音波のパルスを組織内に送信することによって作成される。音波は組織に反射し、異なる組織は様々な程度の音を反射する。これらの反射した音波は、記録され、画像として操作者に表示され得る。音響信号の強度（振幅）および波が体中を移動するのにかかる時間により、画像を生成するのに用いられる情報が提供される。
【０００５】
［0005］  超音波装置を用いて多くの様々なタイプの画像を形成することができる。画像はリアルタイム画像であり得る。例えば、組織の２次元の断面、血流、経時的な組織の動き、血液の場所、特定の分子の存在、組織の剛性、または３次元領域の構造を示す画像を生成することができる。
【発明の概要】
【０００６】
［0006］  本出願の態様によれば、少なくとも１つの超音波トランスデューサと、少なくとも１つの超音波トランスデューサに結合されたマルチレベルパルサーであって、それぞれの入力電圧を受けるように構成された複数の入力端子、出力電圧を提供するように構成された出力端子、ならびに第１のダイオードに結合された第１の導電型を有する第１のトランジスタおよび並列接続してなる第２のダイオードに結合された第２の導電型を有する第２のトランジスタを含む、第１の入力端子と出力端子の間の信号経路を含むマルチレベルパルサーとを含む、装置および装置を対象とする方法が提供されている。
【０００７】
［0007］  本出願の態様によれば、それぞれの入力電圧を受けるように構成された複数の入力端子と、出力電圧を提供するように構成された出力端子と、第１のダイオードに結合された第１の導電型を有するトランジスタおよび並列接続してなる第２のダイオードに結合された第２の導電型を有するトランジスタを含む、第１の入力端子と出力端子の間の信号経路とを含むマルチレベルパルサーを対象とした装置および方法が提供されている。
【０００８】
［0008］  本出願の態様によれば、基板上の少なくとも１つの超音波トランスデューサと、少なくとも１つの超音波トランスデューサに結合された該基板上のレベルシフタとを備える装置が提供されている。レベルシフタは、入力電圧を受けるように構成された入力端子と、入力電圧からレベルシフトされた出力電圧を提供するように構成された出力端子と、入力端子と出力端子の間に結合されたコンデンサとを含む。レベルシフタは、さらに、能動高圧素子への入力と高圧電源の第１の電圧の間に逆バイアス構成で結合されたダイオードを含む。いくつかのそうした実施形態では、能動高圧素子の入力は、コンデンサの出力に結合されている。
【０００９】
［0009］  本出願の態様によれば、入力電圧を受けるように構成された入力端子と、入力電圧からレベルシフトされた出力電圧を提供するように構成された出力端子と、入力端子と出力端子の間に結合されたコンデンサと、能動高圧素子への入力と高圧電源の第１の電圧の間に逆バイアス構成で結合されたダイオードとを備えるレベルシフタが提供されている。いくつかの実施形態では、能動高圧素子の入力は、コンデンサの出力に結合されている。
【００１０】
［0010］  本出願の様々な態様および実施形態は、以下の図を参照して説明される。図は必ずしも縮尺通りに描画されていないことが理解されるべきである。複数の図に登場する項目は、全ての図において同一の参照番号によって示される。
【図面の簡単な説明】
【００１１】
【図１】［0011］本出願の非限定的な実施形態によるマルチレベルパルサーおよび／またはレベルシフタを含む超音波装置のブロック図である。
【図２】［0012］本出願の非限定な実施形態によるマルチレベルパルサーの非限定的な回路図である。
【図３Ａ】［0013］本出願の非限定的な実施形態によるレベルシフタの第１の実施形態の回路図である。
【図３Ｂ】［0014］本出願の非限定的な実施形態によるレベルシフタの第２の実施形態の回路図である。
【図４Ａ】［0015］本出願の非限定的な実施形態によるマルチレベルパルス形成の第１の段階における図２の回路の非限定的な等価回路である。
【図４Ｂ】［0016］本出願の非限定的な実施形態によるマルチレベルパルス形成の第２の段階における図２の回路の非限定的な等価回路である。
【図４Ｃ】［0017］本出願の非限定的な実施形態によるマルチレベルパルス形成の第３の段階における図２の回路の非限定的な等価回路である。
【図４Ｄ】［0018］本出願の非限定的な実施形態によるマルチレベルパルス形成の第４の段階における図２の回路の非限定的な等価回路である。
【図４Ｅ】［0019］本出願の非限定的な実施形態によるマルチレベルパルス形成の第５の段階における図２の回路の非限定的な等価回路である。
【図４Ｆ】［0020］本出願の非限定的な実施形態によるマルチレベルパルス形成の第６の段階における図２の回路の非限定的な等価回路である。
【図５】［0021］本出願の非限定的な実施形態による時間依存的なマルチレベルパルスおよび制御信号の非限定的な例を示すグラフである。
【発明を実施するための形態】
【００１２】
［0022］  発明者らは、高強度パルスを送信するのに必要な電力は、複数のレベルを有する電気パルスを形成することによって大幅に低減され得ることを認識、理解していた。
【００１３】
［0023］  本出願の態様は、高強度超音波エネルギーを標的に集束させて、標的または標的の周囲領域の温度を選択的に上昇させることによって、病気または損傷組織を治療するために用いられ得る高強度集束超音波（ＨＩＦＵ）手順に関する。ＨＩＦＵ手順は、治療目的または切除目的のために用いられ得る。パルス状信号は、ＨＩＦＵを生成するために用いられ得る。本出願の態様によれば、そうした高強度パルスの生成は、数十〜数百ボルトの駆動電圧を要し得る。
【００１４】
［0024］  「低」電圧および「高」電圧を有する典型的な２レベルパルスの生成に関連する消費電力は、高電圧の２乗に比例する。例えば、０に等しい「低」電圧を有する２レベルパルスの生成は、Ｐ（２）＝Ｃ＊Ｖ２＊fと等しい電力を必要とする。ここで、Ｐ（２）は２レベルパルスを生成するのに必要な電力であり、Ｃはパルスを受ける負荷の静電容量であり、Ｖは「高」電圧であり、ｆは２レベルパルスの繰り返し周波数である。
【００１５】
［0025］  本出願の態様によれば、ＨＩＦＵ手順のパルスの生成に関連する消費電力は、数十〜数千ワットを超え得、したがって回路にかなりの量の熱を生成させる。
【００１６】
［0026］  本出願の態様は、消費電力および放熱を低減させるように設計されたマルチレベルパルサーに関する。
【００１７】
［0027］  さらに、本出願の態様は、マルチレベルパルサーを駆動させるように構成されたレベルシフタ回路に関する。本明細書中で開示されたレベルシフタは、典型的なレベルシフタと比較してかなり少ない電力を消散させ得る。つまり、静的電力消費をごくわずかとし得ながら、電力はレベルが切り替えられるときのみ消散され得る。
【００１８】
［0028］  上述の態様及び実施形態、ならびに追加の態様および実施形態は、以下でさらに説明される。本出願はこの点に限定されるものではないので、これらの態様および／または実施形態は、個別に、全てまとめて、または２つ以上の任意の組み合わせで用いられ得る。
【００１９】
［0029］  図１は、本出願の非限定的な実施形態による受信した超音波信号を処理する回路を示す。回路１００は、Ｎ個の超音波トランスデューサ１０２ａ…１０２ｎを含み、Ｎは整数である。超音波トランスデューサは、いくつかの実施形態では、受信した超音波信号を表す電気信号を生成するセンサである。超音波トランスデューサはまた、いくつかの実施形態では、超音波信号を送信し得る。超音波トランスデューサは、いくつかの実施形態では、容量性マイクロマシン超音波トランスデューサ（ＣＭＵＴ）であってもよい。超音波トランスデューサは、いくつかの実施形態では、圧電型マイクロマシン超音波トランスデューサ（ＰＭＵＴ）であってもよい。他の実施形態では、さらなる代替のタイプの超音波トランスデューサが用いられてもよい。
【００２０】
［0030］  回路１００は、さらにＮ個の回路チャネル１０４ａ…１０４ｎを備える。回路チャネルは、それぞれの超音波トランスデューサ１０２ａ…１０２ｎに対応してもよい。例えば、８個の超音波トランスデューサ１０２ａ…１０２ｎおよび８個の対応する回路チャネル１０４ａ…１０４ｎが存在してもよい。いくつかの実施形態では、超音波トランスデューサ１０２ａ…１０２ｎの数は、回路チャネルの数より多くてもよい。
【００２１】
［0031］  本出願の態様によれば、回路チャネル１０４ａ…１０４ｎは送信回路を含んでもよい。送信回路は、それぞれのマルチレベルパルサー１０８ａ…１０８ｎに結合したレベルシフタ１０６ａ…１０６ｎを含んでもよい。マルチレベルパルサー１０８ａ…１０８ｎは、それぞれの超音波トランスデューサ１０２ａ…１０２ｎを制御して、超音波信号を発してもよい。
【００２２】
［0032］  回路チャネル１０４ａ…１０４ｎはまた、受信回路を含んでもよい。回路チャネル１０４ａ…１０４ｎの受信回路は、それぞれの超音波トランスデューサ１０２ａ…１０２ｎから電気信号出力を受信してもよい。示された例では、各回路チャネル１０４ａ…１０４ｎは、それぞれの受信スイッチ１１０ａ…１１０ｎおよび増幅器１１２ａ…１１２ｎを含む。受信スイッチ１１０ａ…１１０ｎは、所与の超音波トランスデューサ１０２ａ…１０２ｎからの電気信号の読み出しを有効にする／無効にするために制御されてもよい。より一般には、受信スイッチは１１０ａ…１１０ｎは、同一の機能を行うのにスイッチの代替物が採用され得るので、受信回路であってもよい。増幅器１１２ａ…１１２ｎは、トランスインピーダンスアンプ（ＴＩＡ）であってもよい。
【００２３】
［0033］  回路１００は、さらに、本明細書中で加算器または加算増幅器とも称される平均化回路１１４を備える。いくつかの実施形態では、平均化回路１１４は、バッファまたは増幅器である。平均化回路１１４は、増幅器１１２ａ…１１２ｎの１つ以上から出力信号を受信し得、平均化出力信号を提供し得る。平均化出力信号は、様々な増幅器１１２ａ…１１２ｎからの信号を加算または減算することによって、部分的に形成され得る。平均化回路１１４は、可変フィードバック抵抗を含んでもよい。可変フィードバック抵抗の値は、平均化回路がそれらから信号を受信する増幅器１１２ａ…１１２ｎの数に基づいて動的に調整され得る。平均化回路１１４は、オートゼロブロック１１６に結合されている。
【００２４】
［0034］  オートゼロブロック１１６は、減衰器１２０および固定利得増幅器１２２を含む時間利得補償回路１１８に結合されている。時間利得補償回路１１８は、ＡＤＣドライバ１２４を介して、アナログ−デジタルコンバータ（ＡＤＣ）１２６に結合されている。示されている例では、ＡＤＣドライバ１２４は、第１のＡＤＣドライバ１２５ａおよび第２のＡＤＣドライバ１２５ｂを含む。ＡＤＣ１２６は、平均化回路１１４からの信号（複数可）をデジタル化する。
【００２５】
［0035］  図１は超音波装置の回路の一部としていくつかの構成要素を示すが、本明細書中に記載される様々な態様は、示された厳密な構成要素または構成要素の構成に限定されるものではないことが理解されるべきである。例えば、本出願の態様は、マルチレベルパルサー１０８ａ…１０８ｎおよびレベルシフタ１０６ａ…１０６ｎに関する。
【００２６】
［0036］  図１の構成要素は、単一の基板上にまたは異なる基板上に配置されてもよい。例えば、示されるように、超音波トランスデューサ１０２ａ…１０２ｎは、第１の基板１２８ａ上にあってもよく、残りの示される構成要素は第２の基板１２８ｂ上にあってもよい。第１のかつ／または第２の基板は、シリコン基板などの半導体基板であってもよい。代替の実施形態では、図１の構成要素は、単一の基板上にあってもよい。例えば、超音波トランスデューサ１０２ａ…１０２ｎおよび示される回路は、同一の半導体ダイ上でモノリシックに集積されてもよい。そうした集積は、超音波トランスデューサとしてＣＭＵＴを用いることによって容易になされ得る。
【００２７】
［0037］  実施形態によれば、図１の構成要素は、超音波プローブの一部を形成する。超音波プローブは、ハンドヘルド型であってもよい。いくつかの実施形態では、図１の構成要素は、患者が着用するように構成された超音波パッチの一部を形成する。
【００２８】
［0038］  図２は、本出願の態様によるマルチレベルパルサーの回路図を示す。いくつかの実施形態では、マルチレベルパルサー２００は、パルスをコンデンサＣに送信するように構成されてもよい。コンデンサＣは、超音波トランスデューサに関連する静電容量を表してもよい。例えば、コンデンサＣは、容量性マイクロマシン超音波トランスデューサ（ＣＭＵＴ）を表してもよい。しかしながら、マルチレベルパルサー２００は、パルスを抵抗、抵抗回路網、または抵抗素子およびリアクタンス素子の任意の適切な組み合わせを示す回路網に送信するように構成されてもよい。
【００２９】
［0039］  図２に示す非限定的な実施形態では、マルチレベルパルサー２００は、Ｎレベルパルスを提供するように構成される。ここで、Ｎは２より大きい任意の値と仮定し得る。コンデンサＣへのＮレベルパルサーの送信に関連する消費電力Ｐ（Ｎ）は、Ｐ（Ｎ）＝Ｃ＊Ｖ２＊ｆ／（Ｎ−１）に等しい。ここで、ｆはパルス状波形の繰り返し周波数である。したがって、消費電力は、典型的な２レベルパルサーと比較して、係数Ｎ−１によって低減される。
【００３０】
［0040］  いくつかの実施形態では、Ｎレベルパルサー２００は、２Ｎ−２個のトランジスタおよび２Ｎ−４個のダイオードを備えてもよい。しかしながら、任意の適切な数のトランジスタが用いられてもよい。２Ｎ−２個のトランジスタの中で、Ｎ−１個は、１つのタイプの導電性を示してもよく、Ｎ−１個は、反対のタイプの導電性を示してもよい。しかしながら、導電性のタイプの任意の他の適切な組み合わせが用いられてもよい。例えば、Ｎ−１個のトランジスタは、ｎＭＯＳであってもよく、Ｎ−１個のトランジスタは、ｐＭＯＳであってもよい。しかしながら、任意の他の適切なタイプのトランジスタが用いられてもよい。
【００３１】
［0041］  Ｎレベルパルサー２００は、Ｎ個の回路ブロック２０１１、２０１２…２０１Ｎを備えてもよい。Ｎ個の回路ブロックは、ノード２０２に接続されてもよい。コンデンサＣの１つの端子もノード２０２に接続されてもよい。コンデンサＣの第２の端子は、グラウンドに接続されてもよい。回路ブロック２０１１は、基準電圧ＶＤＤに接続されたソースおよびノード２０２に接続されたドレインを有するｐＭＯＳトランジスタＴ１を備えてもよい。基準電圧ＶＤＤは、電圧源であってもよい。トランジスタＴ１のゲートは、信号ＶＧ１によって駆動されてもよい。
【００３２】
［0042］  回路ブロック２０１Ｎは、基準電圧ＶＳＳに接続されたソースおよびノード２０２に接続されたドレインを有するｎＭＯＳトランジスタＴ２Ｎ−２を備えてもよい。いくつかの実施形態では、基準電圧ＶＳＳは、基準電圧ＶＤＤより小さくてもよい。しかしながら、パルサー２００は、この点に限定されるものではない。さらに、基準電圧ＶＳＳは、正、負またはゼロに等しくてもよい。トランジスタＴ２Ｎ−２のゲートは、信号ＶＧ２Ｎ−２によって駆動されてもよい。
【００３３】
［0043］  いくつかの実施形態では、回路ブロック２０１２は、２個のトランジスタＴ２およびＴ３ならびに２個のダイオードＤ２およびＤ３を備えてもよい。トランジスタＴ２およびダイオードＤ２は直列に接続されてもよく、トランジスタＴ３およびダイオードＤ３も直列に接続されてもよい。２つの系は並列に接続されてもよい。いくつかの実施形態では、Ｔ２は、基準電圧ＶＭＩＤ２に接続されたソースおよびＤ２のアノードに接続されたドレインを有するｐＭＯＳトランジスタであってもよく、Ｔ３は、ＶＭＩＤ２に接続されたソースおよびＤ３のカソードに接続されたドレインを有するｎＭＯＳトランジスタであってもよい。いくつかの実施形態では、ＶＭＩＤ２は、Ｖｓｓより大きく、ＶＤＤより小さくてもよい。Ｄ２のカソードおよびＤ３のアノードは、ノード２０２に接続されてもよい。さらに、Ｔ２のゲートは、信号ＶＧ２によって駆動されてもよく、Ｔ３のゲートは、信号ＶＧ３によって駆動されてもよい。
【００３４】
［0044］  いくつかの実施形態では、回路ブロック２０１ｉは、２個のトランジスタＴ２ｉ−２およびＴ２ｉ−１ならびに２個のダイオードＤ２ｉ−２およびＤ２ｉ−１を備えてもよい。ここで、ｉは、３〜Ｎ−１の間の任意の値であると仮定し得る。トランジスタＴ２ｉ−２およびダイオードＤ２ｉ−２は直列に接続されてもよく、トランジスタＴ２ｉ−１およびダイオードＤ２ｉ−１も直列に接続されてもよい。２つの系は、並列に接続されてもよい。いくつかの実施形態では、Ｔ２ｉ−２は、基準電圧ＶＭＩＤｉに接続されたソースおよびＤ２ｉ−２のアノードに接続されたドレインを有するｐＭＯＳトランジスタであってもよく、Ｔ２ｉ−１は、ＶＭＩＤｉに接続されたソースおよびＤ２ｉ−１のカソードに接続されたドレインを有するｎＭＯＳトランジスタであってもよい。いくつかの実施形態では、ＶＭＩＤｉは、ＶＳＳより大きく、ＶＭＩＤ２より小さくてもよい。Ｄ２ｉ−２のカソードおよびＤ２ｉ−１のアノードは、ノード２０２に接続されてもよい。さらに、Ｔ２ｉ−２のゲートは、信号ＶＧ２ｉ−２によって駆動されてもよく、Ｔ２ｉ−１のゲートは、信号ＶＧ２ｉ−１によって駆動されてもよい。
【００３５】
［0045］  ｉの任意の値において、ＶＤＤ、ＶＳＳおよびＶＭＩＤｉは、約−３００Ｖ〜３００Ｖ間の値、約−２００Ｖ〜２００Ｖ間の値、または任意の適切な値もしくは値範囲を有してもよい。他の値も可能である。
【００３６】
［0046］  図３Ａおよび図３Ｂは、本出願の態様によるレベルシフタ回路の２つの非限定的な実施形態を示す。いくつかの実施形態では、図３Ａに示すレベルシフタ３０１は、パルサー２００と同一のチップ上で集積されてもよい。いくつかの実施形態では、レベルシフタ３０１は、パルサー２００のｐＭＯＳトランジスタのいずれかを駆動するために用いられ得る。例えば、レベルシフタ３０１は、信号ＶＧ２ｉ−２を出力してトランジスタＴ２ｉ−２のゲートを駆動するために用いられ得る。レベルシフタ３０１への入力電圧ＶＩＮ２ｉ−２は、２つの可能な電圧レベルＶＳＳおよびＶＳＳ＋δＶを有する制御信号であってもよく、ここでδＶは任意の適切な値または値範囲と仮定し得る。いくつかの実施形態では、制御信号ＶＩＮ２ｉ−２は、レベルシフタ３０１と同一のチップ上で集積された回路によって生成されてもよい。しかしながら、制御信号ＶＩＮ２ｉ−２はまた、別のチップ上で集積された回路によって生成されてもよい。いくつかの実施形態では、レベルシフタ３０１は、その後にコンデンサＣＭが続くインバータＩＭ１を備えてもよい。インバータＩＭ１の電源ピンは、電圧ＶＳＳおよびＶＳＳ＋δＶに接続されてもよい。コンデンサＣＭに、一連のいくつかのインバータが続いてもよい。いくつかの実施形態では、コンデンサＣＭに、３つのインバータＩＭ２、ＩＭ３およびＩＭ４が続く。インバータＩＭ２、ＩＭ３およびＩＭ４の「−」および「＋」の電源ピンは、電圧ＶＭＩＤｉ−ΔＶおよびＶＭＩＤｉにそれぞれ接続されてもよい。いくつかの非限定的な実施形態では、レベルシフタ３０１は、ダイオードＤＭを備えてもよい。ダイオードＤＭのカソードは、コンデンサＣＭの出力に接続されてもよく、アノードはＶＭＩＤｉ−ΔＶレールに接続されてもよい。レベルシフタ３０１は、図３Ａの非限定的な実施形態では４つのインバータを備えるが、そうでなければ任意の数のインバータが用いられてもよい。出力電圧ＶＧ２ｉ−２は、２つの可能な電圧ＶＭＩＤｉ−ΔＶおよびＶＭＩＤｉと仮定し得る。
【００３７】
［0047］  いくつかの実施形態では、図３Ｂに示すレベルシフタ３０２は、パルサー２００と同一のチップ上で集積されてもよい。いくつかの実施形態では、レベルシフタ３０２は、パルサー２００のｎＭＯＳトランジスタのいずれかを駆動するために用いられ得る。例えば、レベルシフタ３０２は、信号ＶＧ２ｉ−１を出力してトランジスタＴ２ｉ−１のゲートを駆動するために用いられ得る。レベルシフタ３０２への入力電圧ＶＩＮ２ｉー１は、２つの可能な電圧レベルＶＳＳおよびＶＳＳ＋δＶを有する制御信号であってもよい。いくつかの実施形態では、制御信号ＶＩＮ２ｉ−１は、レベルシフタ３０２と同一のチップ上で集積された回路によって生成されてもよい。しかしながら、制御信号ＶＩＮ２ｉ−１は、別のチップ上で集積された回路によって生成されてもよい。いくつかの実施形態では、レベルシフタ３０２は、その後にコンデンサＣＰが続くインバータＩＰ１を備えてもよい。インバータＩＰ１の電源ピンは、電圧ＶＳＳおよびＶＳＳ＋δＶに接続されてもよい。コンデンサＣＰに、一連のいくつかのインバータが続いてもよい。いくつかの実施形態では、コンデンサＣＰに、２つのインバータＩＰ２およびＩＰ３が続く。インバータＩＭ２およびＩＭ３の電源ピンは、電圧ＶＭＩＤｉおよびＶＭＩＤｉ＋ΔＶに接続されてもよい。いくつかの非限定的な実施形態では、レベルシフタ３０２はダイオードＤＰを備えてもよい。ダイオードＤＰのカソードは、コンデンサＣＰの出力に接続されてもよく、アノードは、ＶＭＩＤｉレールに接続されてもよい。レベルシフタ３０２は、図３Ｂの非限定的な実施形態では３つのインバータを備え、そうでなければ任意の適切な数のインバータが用いられてもよい。出力電圧ＶＧ２ｉ−ｉは、２つの可能な電圧ＶＭＩＤｉおよびＶＭＩＤｉ＋ΔＶと仮定し得る。
【００３８】
［0048］  本出願の態様によれば、レベルシフタ３０１および３０２は、静的電力をごくわずかとし得ながら、レベルが切り替えられたときのみ電力を消散し得る。コンデンサＣＭおよびＣＰは、それらを通した一定の電圧降下を格納することによって、電圧レベルをシフトするために用いられ得る。例えば、静的電力消費は、１００ｍＷ未満でもよく、１ｍＷ未満でもよく、１μＷ未満または任意の適切な値未満であってもよい。
【００３９】
［0049］  図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅおよび図４Ｆは、本出願の態様による、４レベルパルスの形成に関連する６つの段階に対応するパルサー２００の６つのスナップショットを示す。図では、アクティブなブロックのみが示されている。非限定的な例ではＮは４に等しいが、そうでなければ、Ｎが２より大きいなどＮの任意の他の適切な値が用いられてもよい。本例では、ＶＳＳは０に設定される。
【００４０】
［0050］  図５は、本出願の態様による生成されたマルチレベルパルス５００の非限定的な例を示す。非限定的な例では、パルス５００は、０、ＶＭＩＤ３、ＶＭＩＤ２およびＶＤＤの４レベルを示す。さらに、図５は、トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５およびＴ６のゲートをそれぞれ駆動するために用いられる６つの制御信号ＶＧ１、ＶＧ２、ＶＧ３、ＶＧ４、ＶＧ５およびＶＧ６を示す。パルス生成に関連するプロセスは、６段階で駆動することができる。ｔ１とｔ２の間で、パルス５００は、図５に示されるように負のパルス５０４をトランジスタＴ４にＶＧ４を通して提供することによって、０からＶＭＩＤ３に増大され得る。図４Ａは、ｔ１とｔ２の間のパルサー２０１を示す。この期間中、トランジスタＴ４のゲートは、ＶＭＩＤ３−ΔＶに等しい電圧によって駆動されてもよい。ΔＶは、導電性チャネルを作成しトランジスタＴ４がダイオードＤ４を通過するソースダイオード間電流を駆動するように、選択されてもよい。そうした電流は、Ｔ４およびＤ４でのいかなる電圧降下も無視しながらＶＭＩＤ３の出力電圧が取得されるようにコンデンサＣを充電してもよい。パルス５０４は、レベルシフタ３０１を通して取得されてもよい。
【００４１】
［0051］  ｔ２とｔ３の間で、パルス５００は、図５に示すように負のパルス５０２をトランジスタＴ２にＶＧ２を通して提供することによって、ＶＭＩＤ３からＶＭＩＤ２に増大されてもよい。図４Ｂは、ｔ２とｔ３の間のパルサー２０１を示す。この期間中、トランジスタＴ２のゲートは、ＶＭＩＤ２−ΔＶに等しい電圧によって駆動されてもよい。ΔＶは、導電性チャネルを作成しトランジスタＴ２がダイオードＤ２を通過するソースドレイン間電流を駆動するように、選択されてもよい。そうした電流は、Ｔ２およびＤ２でのいかなる電圧降下も無視しながらＶＭＩＤ２の出力電圧が取得されるようにコンデンサＣを充電してもよい。パルス５０２は、レベルシフタ３０１を通して取得されてもよい。
【００４２】
［0052］  ｔ３とｔ４の間で、パルス５００は、図５に示すように負のパルス５０１をトランジスタＴ１にＶＧ１を通して提供することによって、ＶＭＩＤ２からＶＤＤに増加されてもよい。図４Ｃは、ｔ３とｔ４の間のパルサー２０１を示す。この期間中、トランジスタＴ１のゲートは、ＶＤＤ−ΔＶに等しい電圧によって駆動されてもよい。ΔＶは、導電性チャネルを作成しトランジスタＴ１がソースドレイン間電流を駆動するように、選択されてもよい。そうした電流は、Ｔ１でのいかなる電圧降下も無視しながらＶＤＤの出力電圧が取得されるようにコンデンサＣを充電してもよい。パルス５０１は、レベルシフタ３０１を通して取得されてもよい。
【００４３】
［0053］  ｔ４とｔ５の間で、パルス５００は、図５に示すように正のパルス５０３をトランジスタＴ３にＶＧ３を通して提供することによって、ＶＤＤからＶＭＩＤ２に減少されてもよい。図４Ｄは、ｔ４とｔ５の間のパルサー２０１を示す。この期間中、トランジスタＴ３のゲートは、ＶＭＩＤ２＋ΔＶに等しい電圧によって駆動されてもよい。ΔＶは、導電性チャネルを作成しトランジスタＴ３がドレインソース間電流を駆動するように、選択されてもよい。そうした電流は、Ｔ３およびＤ３でのいかなる電圧降下も無視しながらＶＭＩＤ２の出力電圧が取得されるようにコンデンサＣを放電してもよい。パルス５０３は、レベルシフタ３０２を通して取得されてもよい。
【００４４】
［0054］  ｔ５とｔ６の間で、パルス５００は、図５に示されるように正のパルス５０５をトランジスタＴ５にＶＧ５を通して提供することによって、ＶＭＩＤ２からＶＭＩＤ３に減少されてもよい。図４Ｅは、ｔ５とｔ６の間のパルサー２０１を示す。この期間中、トランジスタＴ５のゲートは、ＶＭＩＤ３＋ΔＶに等しい電圧によって駆動されてもよい。ΔＶは、導電性チャネルを作成しトランジスタＴ５がドレインソース間電流を駆動するように、選択されてもよい。そうした電流は、Ｔ５およびＤ５でのいかなる電圧降下も無視しながらＶＭＩＤ３の出力電圧が取得されるようにコンデンサＣを放電してもよい。パルス５０５は、レベルシフタ３０２を通して取得されてもよい。
【００４５】
［0055］  ｔ６の後で、パルス５００は、図５に示されるように正のパルス５０６をトランジスタＴ６にＶＧ６を通して提供することによって、ＶＭＩＤ３から０に減少されてもよい。図４Ｆは、ｔ６の後のパルサー２０１を示す。この期間中、トランジスタＴ６のゲートは、ΔＶに等しい電圧によって駆動されてもよい。ΔＶは、導電性チャネルを作成しトランジスタＴ６がドレインソース間電流を駆動するように、選択されてもよい。そうした電流は、Ｔ６でのいかなる電圧降下も無視しながら０の出力電圧が取得されるようにコンデンサＣを放電してもよい。パルス５０６は、レベルシフタ３０２を通して取得されてもよい。
【００４６】
［0056］  図５に関連する非限定的な例では、パルス５００は単極性である。しかしながら、マルチレベルパルサー２００は、この点で限定されるものではない。マルチレベルパルサー２００は、代替的に、正の電圧および負の電圧を有するレベルを示す両極性パルスを送信するように構成されてもよい。本出願の別の態様によれば、マルチレベルパルサー２００は、電荷が出力容量から電源に戻って移動するとき電荷再利用がデクリメントステップで発生するという点で、マルチレベル電荷再利用型波形ジェネレータと考えられ得る。本出願の別の態様によれば、マルチレベルパルサーは容量性出力を駆動するために用いられているとして記載されたが、抵抗出力を駆動させるためにも用いられてもよい。
【００４７】
［0057］  本明細書中で記載されたタイプのレベルシフタを用いるときの節電量はかなりのものであり得る。いくつかの実施形態では、本明細書中に記載のタイプのレベルシフタを利用することによって、静的電力消費を約ゼロに設定することによる大幅な節電を提供し得る。したがって、電力は、状態を切り替える際にのみ消散され得る。
【００４８】
［0058］  この出願の技術のいくつかの態様および実施形態はこのようにして記載されてきたが、様々な変更、修正および改良が容易に起こるであろうことは当業者に理解される。そうした変更、修正および改良は、本出願に記載された技術の精神および範囲内に在ることが意図される。したがって、前述の実施形態は単なる例として提示されていること、ならびに添付の特許請求の範囲およびその均等物の範囲内で、具体的に記載されたこと以外に発明の実施形態が実施され得ることが理解されるであろう。
【００４９】
［0059］  記載されたように、いくつかの態様は、１つ以上の方法として具体化されてもよい。方法（複数可）の一部として実行される行為は、任意の適したやり方で順序付けられてもよい。したがって、行為が例示とは異なる順序で行われる実施形態が構成されてもよく、それは、いくつかの行為を、たとえそれらが具体例では逐次的な行為として示されていても同時に行うことを含み得る。
【００５０】
［0060］  本明細書中で定義され用いられるすべての定義は、辞書的定義、参照によって援用される文書中の定義および／または定義された用語の通常の意味を対象とすることが理解されるべきである。
【００５１】
［0061］  本明細書内および特許請求の範囲内で用いられる句「ａｎｄ／ｏｒ（および／または）」は、そのように等位接合された要素の「いずれかまたは両方」、すなわちある場合には接続的に存在し、他の場合には離接的に存在する要素を意味すると理解されるべきである。
【００５２】
［0062］  本明細書内および特許請求の範囲内で用いられる、１つ以上の要素のリストを参照した際の「ａｔ  ｌｅａｓｔ  ｏｎｅ（少なくとも１つ）」という句は、要素のリストにおける任意の１つ以上の要素から選択された少なくとも１つの要素を意味すると理解されるべきであるが、要素のリスト内に具体的に列挙された各要素の少なくとも１つを必ずしも含むわけではなく、要素のリストにおける要素の任意の組み合わせを排除するものではない。
【００５３】
［0063］  本明細書中で用いられる、数字上の文脈で用いられる用語「ｂｅｔｗｅｅｎ（間）」は、そうでないように記載されない限り、包含的なものである。例えば、「ｂｅｔｅｅｎ  Ａ  ａｎｄ  Ｂ（ＡとＢの間）」は、そうでないように記載されない限り、ＡおよびＢを含む。
【００５４】
［0064］  特許請求の範囲および上述の明細書内において、「ｃｏｍｐｒｉｓｉｎｇ（備える）」、「ｉｎｃｌｕｄｉｎｇ（含む）」、「ｃａｒｒｙｉｎｇ（所持する）」、「ｈａｖｉｎｇ（有する）」、「ｃｏｎｔａｉｎｉｎｇ（含有する）」、「ｉｎｖｏｌｖｉｎｇ（関与する）」、「ｈｏｌｄｉｎｇ（保持する）」、「ｃｏｍｐｏｓｅｄ  ｏｆ（から構成される）」などのあらゆる移行句は、非制限的、すなわち、含むがそれに限定されないことを意味すると理解されるであろう。「ｃｏｎｓｉｓｔｉｎｇ  ｏｆ（からなる）」および「ｃｏｎｓｉｓｔｉｎｇ  ｅｓｓｅｎｔｉａｌｌｙ  ｏｆ（本質的に〜からなる）」といった移行句のみが、それぞれ制限移行句または半制限移行句である。
【図１】
0006563601.tif 000002
【図２】
0006563601.tif 000003
【図３Ａ】
0006563601.tif 000004
【図３Ｂ】
0006563601.tif 000005
【図４Ａ】
0006563601.tif 000006
【図４Ｂ】
0006563601.tif 000007
【図４Ｃ】
0006563601.tif 000008
【図４Ｄ】
0006563601.tif 000009
【図４Ｅ】
0006563601.tif 000010
【図４Ｆ】
0006563601.tif 000011
【図５】
0006563601.tif 000012