(57)【特許請求の範囲】
【請求項１】
容量感知のために構成された１つ以上の電極と、電子回路と、前記電極を前記電子回路と接続する１つ以上の伝導性フィードラインとを備える、入力デバイスであって、前記デバイスは、前記電極のうちの少なくとも１つから、関連付けられたフィードラインを通して受信される信号を、別の電極からの少なくとも１つの他の信号の関数として増加または減少させるように構成されており、前記入力デバイスは、任意の電極と接続されない、前記電子回路に接続された１つ以上の付加的フィードラインをさらに備え、前記少なくとも１つの他の信号は、前記１つ以上の付加的フィードラインによって生成され、前記１つ以上の付加的フィードラインはそれぞれ、電極として動作する、入力デバイス。
【請求項２】
前記関連付けられたフィードラインは、少なくとも部分的に、前記別の電極と並列にルーティングされる、請求項１に記載の入力デバイス。
【請求項３】
前記関連付けられたフィードラインは、前記別の電極の近傍にルーティングされる、請求項１に記載の入力デバイス。
【請求項４】
付加的フィードラインは、別のフィードラインの近傍に配列されている、請求項１に記載の入力デバイス。
【請求項５】
付加的フィードラインは、少なくとも部分的に、前記別のフィードラインと並列に延設されている、請求項４に記載の入力デバイス。
【請求項６】
付加的フィードラインは、別の電極の近傍に配列されている、請求項１に記載の入力デバイス。
【請求項７】
前記信号を増加または減少させるためのアナログ回路を備える、請求項１に記載の入力デバイス。
【請求項８】
前記信号を増加または減少させるためのデジタル回路を備える、請求項１に記載の入力デバイス。
【請求項９】
前記電子回路は、３次元検出空間内の物体の位置を算出するか、または受信されたセンサ信号から前記物体の移動パターンまたはジェスチャを検出するように構成されたプロセッサを備える、請求項１に記載の入力デバイス。
【請求項１０】
容量感知のために構成された１つ以上の電極と、電子回路と、前記電極を前記電子回路と接続する１つ以上の伝導性フィードラインとを備える、入力デバイスであって、前記デバイスは、前記電極のうちの少なくとも１つから、関連付けられたフィードラインを通して受信される信号を、別の電極からの少なくとも１つの他の信号の関数として増加または減少させるように構成されており、
電極は、複数の区画に分けられ、フィードラインは、少なくとも２つの電極区画間にルーティングされ、前記電極区画は、接続ラインを通してガルバニック接続されている、入力デバイス。
【請求項１１】
前記少なくとも２つの電極区画間にルーティングされる、前記フィードラインと接続された電極からの信号は、補償係数によって乗算される前記複数の区画電極から受信される信号によって補正される、請求項１０に記載の入力デバイス。
【請求項１２】
１つ以上の伝導性フィードラインを通して電子回路と結合された１つ以上の電極を備える容量センサシステム内の寄生容量結合効果を補償するための方法であって、前記方法は、前記電極のうちの少なくとも１つから、関連付けられたフィードラインを通して受信される信号を、別の電極からの少なくとも１つの他の信号の関数として増加または減少させるステップと、任意の電極と接続されない、前記電子回路に接続された１つ以上の付加的フィードラインを配列するステップとを含み、前記少なくとも１つの他の信号は、前記１つ以上の付加的フィードラインによって生成され、前記１つ以上の付加的フィードラインはそれぞれ、電極として動作する、方法。
【請求項１３】
前記別の電極と並列に前記関連付けられたフィードラインをルーティングすることをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記別の電極の近傍に前記関連付けられたフィードラインをルーティングすることをさらに含む、請求項１２に記載の方法。
【請求項１５】
付加的フィードラインは、別のフィードラインの近傍に配列されている、請求項１２に記載の方法。
【請求項１６】
付加的フィードラインは、別の電極の近傍に配列されている、請求項１２に記載の方法。
【請求項１７】
付加的フィードラインは、少なくとも部分的に、前記別のフィードラインと並列に延設されている、請求項１６に記載の方法。
【請求項１８】
アナログ回路によって前記信号を増加または減少させるステップを含む、請求項１２に記載の方法。
【請求項１９】
デジタル回路によって前記信号を増加または減少させるステップを含む、請求項１２に記載の方法。
【請求項２０】
受信されたセンサ信号から３次元検出空間内の物体の位置を算出することをさらに含む、請求項１２に記載の方法。
【請求項２１】
１つ以上の伝導性フィードラインを通して電子回路と結合された１つ以上の電極を備える容量センサシステム内の寄生容量結合効果を補償するための方法であって、前記方法は、前記電極のうちの少なくとも１つから、関連付けられたフィードラインを通して受信される信号を、別の電極からの少なくとも１つの他の信号の関数として増加または減少させるステップと、電極を複数の区画に分けるステップと、フィードラインを少なくとも２つの電極区画間にルーティングさせるステップとを含み、前記電極区画は、接続ラインを通してガルバニック接続されている、方法。
【請求項２２】
補償係数によって乗算される前記複数の区画電極から受信される信号によって、前記フィードラインと接続され、かつ前記少なくとも２つの電極区画間にルーティングされる電極からの信号を補正することをさらに含む、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連特許出願）
本出願は、２０１４年６月２６日に出願された、共同所有された米国仮特許出願第６２／０１７，６７１号に対して優先権を主張する。上記文献は、全ての目的として本明細書において参照することによってここに援用される。
【０００２】
（技術分野）
本開示は、容量感知システムおよびそれを動作させる方法に関し、より具体的には、容量感知システム内のフィードラインに結合する標的物体の容量の補償に関する。
【背景技術】
【０００３】
（背景）
本出願人によって製造されたＭＧＣ３１３０としても知られる、「ＧｅｓｔＩＣ（登録商標）」集積回路は、高感度容量感知技術であって、その感度は、本開示において対処される問題を呈する。ＧｅｓｔＩＣ（登録商標）技術に関する種々のアプリケーションノートが、本出願人のウェブサイトからダウンロードのために利用可能であって、例えば、Ｍｉｃｒｏｃｈｉｐ  Ｔｅｃｈｎｏｌｏｇｙ  Ｉｎｃ．によって２０１３年に公開されたアプリケーションノート「ＭＧＣ３１３０−Ｓａｂｒｅｗｉｎｇ  Ｓｉｎｇｌｅ−Ｚｏｎｅ  Ｅｖａｌｕａｔｉｏｎ  Ｋｉｔ  Ｕｓｅｒ’ｓ  Ｇｕｉｄｅ」が、参照することによって本明細書に組み込まれる。
【０００４】
そのような集積回路は、例えば、伝送電極にフィードされる１００ｋＨｚ方形波信号を使用して交流電場を生成するために、種々の電極と結合される。複数の受信電極が、電場内の歪曲を感知し、受信された信号を処理し、検出場内に進入する指または手等の物体の３次元場所を算出するために使用される。
【０００５】
集積回路と電極との間のフィードラインは、望ましくない付加的容量結合をそのようなシステム内に生じさせ得る。１次元（例えば、ボタン）または２次元（例えば、タッチパッド）感知システム等の他の容量ベースの感知システムも、類似問題に直面し得る。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
（要約）
故に、容量センサシステム内で感知された信号の改良された非干渉化または評価の必要性がある。
【課題を解決するための手段】
【０００７】
ある実施形態によると、入力デバイスは、容量感知のために構成される１つ以上の電極と、電子回路と、該電極を該電子回路と接続する１つ以上の伝導性フィードラインとを備えてもよく、本デバイスは、電極のうちの少なくとも１つから、関連付けられたフィードラインを通して受信される信号を、別の電極からの少なくとも１つの他の信号の関数として増加または減少させるように構成される。
【０００８】
さらなる実施形態によると、関連付けられたフィードラインは、少なくとも部分的に、別の電極と並列にルーティングされることができる。さらなる実施形態によると、関連付けられたフィードラインは、別の電極の近傍にルーティングされることができる。さらなる実施形態によると、入力デバイスはさらに、任意の電極と接続されない、電子回路に接続される１つ以上の付加的フィードラインを備えてもよく、少なくとも１つの他の信号は、１つ以上の付加的フィードラインによって生成され、１つ以上の付加的フィードラインはそれぞれ、電極として動作する。さらなる実施形態によると、付加的フィードラインが、別のフィードラインの近傍に配列されることができる。さらなる実施形態によると、付加的フィードラインが、少なくとも部分的に、別のフィードラインと並列に延設されてもよい。さらなる実施形態によると、付加的フィードラインが、別の電極の近傍に配列されることができる。さらなる実施形態によると、入力デバイスは、信号を受信、増幅、およびフィルタ処理するためのアナログ回路を備えてもよい。さらなる実施形態によると、入力デバイスは、受信された信号を処理するためのデジタル回路を備えてもよい。さらなる実施形態によると、電子回路は、３次元検出空間内の物体の位置を算出する、または受信されたセンサ信号から該物体の移動パターンまたはジェスチャを検出するように構成される、プロセッサを備えてもよい。さらなる実施形態によると、電極が、複数の区画に分けられることができ、フィードラインが、少なくとも２つの電極区画間にルーティングされ、電極区画は、接続ラインを通してガルバニック接続される。さらなる実施形態によると、少なくとも２つの電極区画間にルーティングされる、フィードラインと接続される電極からの信号は、補償係数によって乗算される複数の区画電極から受信される信号によって補正されることができる。
【０００９】
別の実施形態によると、１つ以上の伝導性フィードラインを通して電子回路と結合される１つ以上の電極を備える、容量センサシステム内の寄生容量結合効果を補償するための方法は、電極のうちの少なくとも１つから、関連付けられたフィードラインを通して受信される信号を、別の電極からの少なくとも１つの他の信号の関数として増加または減少させるステップを含んでもよい。
【００１０】
さらなる実施形態によると、本方法はさらに、別の電極と並列に関連付けられたフィードラインをルーティングすることを含んでもよい。さらなる実施形態によると、本方法はさらに、別の電極の近傍に関連付けられたフィードラインをルーティングすることを含んでもよい。さらなる実施形態によると、本方法はさらに、任意の電極と接続されない、電子回路に接続される１つ以上の付加的フィードラインを配列することを含んでもよく、少なくとも１つの他の信号は、１つ以上の付加的フィードラインによって生成され、１つ以上の付加的フィードラインはそれぞれ、電極として動作する。本方法のさらなる実施形態によると、付加的フィードラインが、別のフィードラインの近傍に配列されることができる。本方法のさらなる実施形態によると、付加的フィードラインが、別の電極の近傍に配列されることができる。本方法のさらなる実施形態によると、付加的フィードラインが、少なくとも部分的に、別のフィードラインと並列に延設されてもよい。さらなる実施形態によると、本方法はさらに、アナログ回路によって信号を増加または減少させるステップを含んでもよい。さらなる実施形態によると、本方法はさらに、デジタル回路によって信号を増加または減少させるステップを含んでもよい。さらなる実施形態によると、本方法はさらに、受信されたセンサ信号から３次元検出空間内の物体の位置を算出することを含んでもよい。さらなる実施形態によると、本方法はさらに、電極を複数の区画に分け、フィードラインを少なくとも２つの電極区画間にルーティングさせることを含んでもよく、電極区画は、接続ラインを通してガルバニック接続される。さらなる実施形態によると、本方法はさらに、補償係数によって乗算される複数の区画電極から受信される信号によって、フィードラインと接続され、かつ少なくとも２つの電極区画間にルーティングされる電極からの信号を補正することを含んでもよい。
本明細書は、例えば、以下の項目も提供する。
（項目１）
容量感知のために構成された１つ以上の電極と、電子回路と、前記電極を前記電子回路と接続する１つ以上の伝導性フィードラインとを備える、入力デバイスであって、前記デバイスは、前記電極のうちの少なくとも１つから、関連付けられたフィードラインを通して受信される信号を、別の電極からの少なくとも１つの他の信号の関数として増加または減少させるように構成されている、入力デバイス。
（項目２）
前記関連付けられたフィードラインは、少なくとも部分的に、前記別の電極と並列にルーティングされる、項目１に記載の入力デバイス。
（項目３）
前記関連付けられたフィードラインは、前記別の電極の近傍にルーティングされる、項目１に記載の入力デバイス。
（項目４）
任意の電極と接続されない、前記電子回路に接続された１つ以上の付加的フィードラインをさらに備え、前記少なくとも１つの他の信号は、前記１つ以上の付加的フィードラインによって生成され、前記１つ以上の付加的フィードラインはそれぞれ、電極として動作する、項目１に記載の入力デバイス。
（項目５）
付加的フィードラインは、別のフィードラインの近傍に配列されている、項目４に記載の入力デバイス。
（項目６）
付加的フィードラインは、少なくとも部分的に、前記別のフィードラインと並列に延設されている、項目５に記載の入力デバイス。
（項目７）
付加的フィードラインは、別の電極の近傍に配列されている、項目４に記載の入力デバイス。
（項目８）
前記信号を増加または減少させるためのアナログ回路を備える、項目１に記載の入力デバイス。
（項目９）
前記信号を増加または減少させるためのデジタル回路を備える、項目１に記載の入力デバイス。
（項目１０）
前記電子回路は、３次元検出空間内の物体の位置を算出するか、または受信されたセンサ信号から前記物体の移動パターンまたはジェスチャを検出するように構成されたプロセッサを備える、項目１に記載の入力デバイス。
（項目１１）
電極は、複数の区画に分けられ、フィードラインは、少なくとも２つの電極区画間にルーティングされ、前記電極区画は、接続ラインを通してガルバニック接続されている、項目１に記載の入力デバイス。
（項目１２）
前記少なくとも２つの電極区画間にルーティングされる、前記フィードラインと接続された電極からの信号は、補償係数によって乗算される前記複数の区画電極から受信される信号によって補正される、項目１１に記載の入力デバイス。
（項目１３）
１つ以上の伝導性フィードラインを通して電子回路と結合された１つ以上の電極を備える容量センサシステム内の寄生容量結合効果を補償するための方法であって、前記方法は、前記電極のうちの少なくとも１つから、関連付けられたフィードラインを通して受信される信号を、別の電極からの少なくとも１つの他の信号の関数として増加または減少させるステップを含む、方法。
（項目１４）
前記別の電極と並列に前記関連付けられたフィードラインをルーティングすることをさらに含む、項目１３に記載の方法。
（項目１５）
前記別の電極の近傍に前記関連付けられたフィードラインをルーティングすることをさらに含む、項目１３に記載の方法。
（項目１６）
任意の電極と接続されない、前記電子回路に接続された１つ以上の付加的フィードラインを配列することをさらに含み、前記少なくとも１つの他の信号は、前記１つ以上の付加的フィードラインによって生成され、前記１つ以上の付加的フィードラインはそれぞれ、電極として動作する、項目１３に記載の方法。
（項目１７）
付加的フィードラインは、別のフィードラインの近傍に配列されている、項目１６に記載の方法。
（項目１８）
付加的フィードラインは、別の電極の近傍に配列されている、項目１６に記載の方法。
（項目１９）
付加的フィードラインは、少なくとも部分的に、前記別のフィードラインと並列に延設されている、項目１８に記載の方法。
（項目２０）
アナログ回路によって前記信号を増加または減少させるステップを含む、項目１３に記載の方法。
（項目２１）
デジタル回路によって前記信号を増加または減少させるステップを含む、項目１３に記載の方法。
（項目２２）
受信されたセンサ信号から３次元検出空間内の物体の位置を算出することをさらに含む、項目１３に記載の方法。
（項目２３）
電極を複数の区画に分け、フィードラインを少なくとも２つの電極区画間にルーティングさせることをさらに含み、前記電極区画は、接続ラインを通してガルバニック接続されている、項目１３に記載の方法。
（項目２４）
補償係数によって乗算される前記複数の区画電極から受信される信号によって、前記フィードラインと接続され、かつ前記少なくとも２つの電極区画間にルーティングされる電極からの信号を補正することをさらに含む、項目２３に記載の方法。
【図面の簡単な説明】
【００１１】
【図１】図１では、電極Ｓが、電極Ｗから外向きにルーティングされるフィードラインＦＳと接続される。
【図２】図２では、電極Ｓが、電極Ｗから内向きにルーティングされるフィードラインＦＳと接続される。
【図３】図３では、物体Ｆが、個別の結合ＣＦＳおよびＣＦＷを伴って、電極ＳおよびＷの近傍に位置する。
【図４】図４では、物体Ｆが、結合ＣＦＷおよび寄生結合ＣＦＦＳを伴って、電極Ｗの上方およびフィードラインＦＳの上方に位置する。
【図５】図５では、物体Ｆが、個別の結合ＣＦＮ、ＣＦＳ、およびＣＦＷを伴って、システムの中央に位置し、電極Ｎ、Ｓ、およびＷと相互作用する。
【図６】図６では、物体Ｆが、個別の寄生結合ＣＦＦＮ、ＣＦＦＳ、およびＣＦＦＷを伴って、フィードラインＦＮ、ＦＳ、およびＦＷの上方に位置する。
【図７】図７では、付加的フィードラインＦＤは、他のフィードラインＦＮ、ＦＳ、ＦＷ、およびＦＥと並列に電極に接続されていない。
【図８】図８では、物体Ｆが、個別の結合ＣＦＮ、ＣＦＳ、およびＣＦＷを伴って、システムの中央に位置し、電極Ｎ、Ｓ、およびＷと相互作用するが、直接、フィードラインＦＤとは相互作用しない。
【図９】図９では、物体Ｆが、個別の寄生結合ＣＦＦＮ、ＣＦＦＳ、ＣＦＦＷ、およびＣＦＦＤを伴って、フィードラインＦＮ、ＦＳ、ＦＷ、およびＦＤの上方に位置する。
【図１０】図１０では、ダミーフィードラインが、南側フィードラインに沿って延設される。
【図１１】図１１では、電極Ｗが、２つのＷｌおよびＷ２に分割され、フィードラインＦＮが、ＷｌとＷ２との間にルーティングされる。同様に、フィードラインＦＥが、２つの領域Ｓ１およびＳ２に分割された電極Ｓ間を通過する。フィードラインＦＳ１およびＦＳ２が、接合パッドＢＰにおいて継合し、ＦＷＩおよびＦＷ２も同様である。
【図１２】図１２は、より多くの接合パッドが、フレキシブルＰＣＢ上のビアＦＶがＦＷ１およびＦＷ２ならびにＦＳ１およびＦＳ２をリンクするために使用される、実施例である。
【図１３】図１３は、２つのダミーラインを伴う、ＰＣＢの上面図である。
【図１４】図１４は、容量電極と接続されるフィードラインの寄生容量結合を示す。
【図１５】図１５は、フィードラインが受信電極の下方にルーティングされる、実施例を示す。
【図１６】図１６は、信号を加算または減算するための回路のための実施例を示す。
【図１７】図１７は、ダミーラインを伴う電極設定のための実施例を示す。
【発明を実施するための形態】
【００１２】
（詳細な説明）
容量感知を使用する、ヒューマンインターフェースデバイス（ＨＩＤ）は、多くの場合、電気伝導性材料、例えば、銅の細片の層内に形成される、センサ電極を備える。これらの電極は、（可能性として同一）伝導性材料から作製される、いわゆるフィードラインを使用して、検出ユニットに電気的に接続される。とりわけ、検出ユニットの測定値は、電極と標的との間の容量結合に影響を及ぼし、標的測定信号をもたらす、センサ電極の近傍の標的物体（指／手）の位置に依存する。以下では、例示的検出システムは、ＧｅｓｔＩＣ（登録商標）技術に基づく。しかしながら、種々の実施形態は、そのようなシステムに制限されず、他の容量ベースの検出システムの性能を改良してもよい。
【００１３】
問題は、フィードラインが、多くの場合、標的物体の影響から効果的に遮蔽されないときにも同様に影響されることである。遮蔽は、層を殆ど有していない構造体（実施例：単層ＰＣＢまたはＩＴＯガラス）の場合、常時、実践的であるわけではない。その場合、標的物体は、そうなるべきではない位置に位置するときでも、測定値に影響を及ぼしてしまう。測定データを評価する信号処理アルゴリズムは、典型的には、システムの単純性、故に、ロバスト性のために、センサの測定が、センサ電極に対する標的の位置に依存するが、フィードラインには依存しない、システムモデルを仮定とする。したがって、遮蔽されていないフィードラインを前提とすると、これらの仮定は、間違いとなり、システムの性能を低下させ得る。
【００１４】
図１４は、物体、例えば、指によって生じる、指と電極との間の典型的容量結合と、指と電極を評価回路に接続するフィードラインとの間の望ましくない容量結合とを示す。
【００１５】
種々の実施形態によると、測定データに及ぼす標的物体とフィードラインとの間の望ましくない結合の影響は、ソフトウェアにおいて、標的によってフィードラインと同様に影響されると仮定される、別の電極の測定値（その一部）を減算することによって、補償される、または少なくとも部分的に、補償されることができる。本他の電極は、既存の電極、または特に補償の目的のために専用に導入されたダミーもしくは補償電極であることができる。
【００１６】
全図において、参照記号「Ｂ」は、電極を保持するボードまたは基板を指す。参照記号「Ｆ」は、例えば、手、指、またはその他等の検出されるべき物体を指す。参照記号「Ｎ、Ｗ、Ｓ、およびＥ」は、検出されるべき物体と結合することが意図される実質的有効表面を伴う、基本電極を指す。参照記号「ＩＣ」は、センサ回路を指す。参照記号「ＦＮ、ＦＷ、ＦＳ、およびＦＥ」は、電極をセンサ回路に電気的にリンクする、伝導性フィードラインを指す。参照記号「ＦＤ」は、付加的フィードラインを指す。参照記号「ＦＬＥＸ」は、電極を保持する表面と接合される、フレキシブルＰＣＢを指し、接合は、「ＢＰ」と標識された接合パッドを用いて行われる。
【００１７】
図１は、例えば、印刷回路基板Ｂ上に配列される伝送電極および複数の検出電極を有する交流電気近距離検出方法を使用する、典型的入力デバイス配列を示す。しかしながら、他の基板が、適用されてもよい。上部銅平面は、実際の受信電極Ｎ、Ｗ、Ｓ、およびＥを作成するためにパターン化される。さらに、フィードラインＦＮ、ＦＷ、ＦＳ、およびＦＥは、受信電極とＧｅｓｔＩＣ  ＭＧＣ３１３０集積回路等の評価回路を接続するためにパターン化される。伝送電極は、図１に示されず、通常、印刷回路基板の底側または中間層内に配列される。これは、概して、受信電極Ｎ、Ｗ、Ｓ、およびＥの面積全体を被覆する。代替として、ＴＸ電極はまた、上部層の中心にあることもできる。ＴＸ電極は、受信電極によって画定された面積全体を被覆する、またはさらにより大きくてもよい。他の実施形態によると、ＴＸ電極は、面積を完全に被覆する必要はない。中心面積または中心面積の一部のみを被覆するＴＸ電極もまた、動作するであろう。
【００１８】
図１および２に示されるように、フィードラインＦＮ、ＦＷ、ＦＳ、およびＦＥは、個別のルーティングに応じて、異なる方法で配列されることができる。例えば、図１は、受信電極ＳのためのフィードラインＦＳが受信電極Ｗの外側の周囲を回るのを示す一方、図２では、経路は、受信電極Ｗの内側に沿うように選定される。
【００１９】
図３は、ユーザの接近しつつある指Ｆの影響および受信電極ＷならびにＳに対するその関連付けられた容量結合を示す。そのような結合は、交流電場の異なる減衰をもたらし、集積回路ＩＣ内の評価回路は、受信されたデータから指の位置を計算可能である。
【００２０】
問題となる状況は、図４に示されるようにもたらされ得る。ここでは、指Ｆは、受信電極Ｗの上方に位置する。寄生結合ＣＦＦＳが、指Ｆと南側フィードラインＦＳとの間に現れることに気付き得る。そのような寄生結合は、図３の状況と同様に、指が電極ＳおよびＷの両方と正統な状態で結合するという信号の誤った解釈につながり得る。
【００２１】
種々の実施形態によると、以下の解決策が、提供され得る。南側電極Ｓは、電極Ｗに沿って延設される長いフィードラインＦＳを有し、したがって、例えば、方程式（１）によって電極Ｓ信号を補正することが可能となる。
Ｓｃｏｒｒ＝Ｓ−ｋｓｗ＊Ｗ    （１）
式中、Ｓｃｏｒｒは、補正されるＳ信号であって、ｋｓｗは、Ｓに及ぼすＷの影響または指とＷもしくは指とＦＳとの間の結合の相似性に対する補正係数であるである。Ｓｃｏｒｒはまた、例えば、単一係数ｋを上回るまたは任意の他の線形もしくは非線形関数を用いた多項式を伴い、かつＷ電極だけではない信号を伴う、より複雑な補正関数を用いて算出されることができる。これは、概して、空間マッピング技法として数学分野において公知である。アナログ回路が、補償を行うために、集積回路ＩＣ内に組み込まれてもよい。図１６は、そのような回路の実施例を示す。これは、一般に、異なる加重および符号が異なる入力信号Ｖ１、Ｖ２、Ｖ３、Ｖ４（電極Ｓ、Ｗ、Ｅ、またはＮからの信号に対応する）に適用され、補正された出力Ｓｃｏｒｒ（Ｖｏｕｔに基づく、またはそれに等しい）が加重された和の結果となる、加算増幅器として知られる。詳細な説明は、参照することによってその全体として本明細書に組み込まれる、Ｍｉｃｒｏｃｈｉｐアプリケーションノート６８２の図７および方程式５に見出され得る。供給電圧に接続されるコンデンサは、随意である。代替として、他の実施形態によると、デジタル回路が、使用されてもよく、特に、ファームウェアが、個別の補償を行ってもよい。
【００２２】
ここでは、単語「信号」は、異なる状況に適用され得る。用語「信号」は、１つのフィードラインによって搬送される電位の交流電流（ＡＣ）変動を意味し得、「信号」は、差動増幅器または反転増幅器を用いて、反転およびスケーリングされ得る。「信号」はまた、より長い周期にわたって観察される１つのフィードラインの平均ＡＣ振幅を意味し得る。ここでは、本平均は、アナログ積分回路を用いて行われることができる。「信号」は、アナログ／デジタルコンバータ回路の出力も指し得る。信号は、デジタル復調、または本出願人によって製造され、「ＭＧＣ３１３０」という名称で利用可能な集積回路内に実装されるカスケードインテグレーターコム（ＣＩＣ）フィルタの出力のような一式のＡＤＣ値からの数学的算出の結果も指し得る。
【００２３】
フィードラインが、電極と同一層上にルーティングされる場合、フィードラインに及ぼす指の影響は、完璧な補償のために１本の指位置しか存在しないため、ある程度の誤差を含み得る。指が、フィードラインにより近い、または電極により近い場合、補償誤差が、生じ得る。本誤差は、電極が補正に関連付けられたフィードラインを遮蔽する場合、低いままであり得る。電極およびフィードラインは両方とも、次いで、同様に影響されるであろう。図１５は、受信電極が上部層上に配列される、配列を示す。代替として、また、中間層内にも配列され得る。図１５に示されるような本実施形態では、東側電極（Ｅ）へのフィードライン（ＦＥ）は、北側電極（Ｎ）の下方にルーティングされ、本補償誤差を小さいままにする。例えば、フィードラインＦＥおよびＦＳは、図１５に示されるように、電極層の下方にある、底部層または中間層上にルーティングされ得る。ビアが、印刷回路製造技術において公知のような別の層へのルーティングを切り替えるために使用されてもよい。
【００２４】
補償正確度のさらなる改良が、フィードラインと物体の結合を再現するような様式で配設される、付加的フィードライン（ＦＤ）を用いて得られることができる。他のフィードラインと同一平面にあることは、必須ではない。付加的フィードラインはまた、例えば、図１７に示されるように、フィードが異なる場所に存在するため、他の遮蔽が実践的ではない、または他の信号との減算が最良補償をもたらさない場合、フィードラインの選択される区分のみに現れるように制限されることができる。付加的フィードラインの表面もまた、電子手段の必要なく、より精密な量の補正を提供する目的のために調節されることができる。したがって、付加的フィードラインまたは複数のフィードラインは、形状がより広いもしくはより狭くてもよい。さらに、レーザトリミングが、いくつかの実施形態によると、個別の補償フィードラインの静電容量を調節するために使用され得る。他の実施形態によると、任意の調節もまた、ソフトウェアにおいて行われ得る。図７、１０、および１７は、そのような配列の種々の実施例による、斜視図を示す。図７および１０の補償フィードラインを組み合わせた上面図が、図１３に示されており、補償フィードラインは、それぞれ、参照記号ＦＤ１およびＦＤ２を用いてマークされている。図１０における補償フィードラインＦＤは、フィードラインＦＳと並列に延設される。評価回路は、図１３では、参照記号３１０を用いて示されている。いくつかの実施形態によると、補償フィードラインは、フィードライン毎に提供されることができる。しかしながら、図１３に示されるように、第１の補償フィードラインＦＤ１は、全フィードラインが並列に延設される区分の補償のために使用されてもよく、第２の補償フィードラインＦＤ２のみ、図１３の実施形態における長いフィードラインＦＮのために使用される。いくつかの状況のためのフィードラインが、他の電極から分離されてルーティングされ、したがって、異なる信号を受信する必要がある場合、付加的ダミーライン（ＦＤ）が、使用されることができる。図１７は、東側電極（ＦＥ）へのフィードの補償のためにダミーフィードライン（ＦＤ）を使用する、そのような設定の補償を示す。
【００２５】
図８および９は、センサデバイスに接近するときの指Ｆの例示的容量結合を示す。図８は、センサ配列の主要検出面積内の指Ｆの接近と、主要受信電極との個別の容量結合とを示す。図９は、全フィードラインが評価デバイスＩＣに接続される面積近傍の指Ｆの位置と、その容量結合とを示す。
【００２６】
さらなる改良が、図１１および１２を参照して開示されており、臨界フィードラインＦＮおよびＦＥが、電極ＷおよびＳの内側にルーティングされている。これらのフィードラインの感度プロファイルは、したがって、電極ＷおよびＳの感度と良好に対応する。その結果、受信電極ＷおよびＳは、２つに分けられるが、フィードラインを用いてともにガルバニック結合される。分けられた電極Ｗ１、Ｗ２およびＳ１、Ｓ２の結合は、図１１の実施形態における上部層上で行われることができる。代替として、結合は、図１２に示されるように、底部（点線トレース）または任意の中間層上に配列されることができる。
【００２７】
図１１の実施形態はまた、評価デバイスが印刷回路基板Ｂ上に配列されない場合、ケーブル２２０を接続するための接合パッド２１０、特に、リボンケーブルまたはフレキシブルフラット接続ケーブルを示す。さらに別の実施形態によると、特に、評価デバイスが、図１−１０、１３、１５、および１７に示されるように、印刷回路基板上に配列されるとき、底部層が、フィードラインと集積回路ＩＣを接続するために使用されてもよい。図１１および１２における点線接続ラインは、そのような相互接続を示す。
【図１】
0006533536.tif 000002
【図２】
0006533536.tif 000003
【図３】
0006533536.tif 000004
【図４】
0006533536.tif 000005
【図５】
0006533536.tif 000006
【図６】
0006533536.tif 000007
【図７】
0006533536.tif 000008
【図８】
0006533536.tif 000009
【図９】
0006533536.tif 000010
【図１０】
0006533536.tif 000011
【図１１】
0006533536.tif 000012
【図１２】
0006533536.tif 000013
【図１３】
0006533536.tif 000014
【図１４】
0006533536.tif 000015
【図１５】
0006533536.tif 000016
【図１６】
0006533536.tif 000017
【図１７】
0006533536.tif 000018