(57)【特許請求の範囲】
【請求項１】
相対して位置する第１主面および第２主面と、相対して位置する第１端面および第２端面と、相対して位置する第１側面および第２側面とを有する積層体と、
前記第１端面の一部を覆うように前記第１端面の前記第２主面側の端部から前記第１主面側に向けて延設された第１外部電極と、
前記第２端面の一部を覆うように前記第２端面の前記第２主面側の端部から前記第１主面側に向けて延設された第２外部電極と、
前記第１側面および前記第２側面の少なくともいずれか一方の少なくとも一部を覆うように設けられた第１連結電極および第２連結電極とを備え、
前記積層体は、前記第１主面および前記第２主面に直交する方向である積層方向において交互に積層された複数の誘電体層および複数の導電体層にて構成され、
前記複数の導電体層は、前記第１外部電極に電気的に導通された第１内部電極層と、前記第２外部電極に電気的に導通されるとともに前記第１内部電極層との間で前記誘電体層を挟んで対向して位置する第２内部電極層とを含み、
前記積層体は、前記第１端面および前記第２端面に直交する方向から見た場合に、前記第１外部電極および前記第２外部電極のいずれにも重ならない第１領域と、前記第１外部電極および前記第２外部電極の少なくともいずれかに重なる第２領域とに、前記積層方向において区分され、
前記第１領域に位置する前記導電体層は、前記第１連結電極を介して前記第１外部電極に電気的に導通されることで前記第１内部電極層として機能する第１導電体層と、前記第２連結電極を介して前記第２外部電極に電気的に導通されることで前記第２内部電極層として機能する第２導電体層とを有し、
前記第１外部電極の前記第１主面側に位置する端部が、前記第１連結電極の前記第１主面側に位置する端部よりも前記積層方向において前記第２主面側に位置し、
前記第２外部電極の前記第１主面側に位置する端部が、前記第２連結電極の前記第１主面側に位置する端部よりも前記積層方向において前記第２主面側に位置し、
前記第２領域に位置する前記導電体層は、前記第１側面および／または前記第２側面に引き出されることで前記第１連結電極に接続されるとともに、前記第１端面に引き出されることで前記第１外部電極に接続された第３導電体層と、前記第１側面および／または前記第２側面に引き出されることで前記第２連結電極に接続されるとともに、前記第２端面に引き出されることで前記第２外部電極に接続された第４導電体層とを有し、
前記第１連結電極と前記第１外部電極とが、前記第３導電体層によって接続され、
前記第２連結電極と前記第２外部電極とが、前記第４導電体層によって接続され、
前記第３導電体層および前記第４導電体層が、前記第１内部電極層および前記第２内部電極層として機能しない補助導電体層を含んでいる、コンデンサ素子。
【請求項２】
前記第３導電体層が、前記第１内部電極層として機能するものを含み、
前記第４導電体層が、前記第２内部電極層として機能するものを含んでいる、請求項１に記載のコンデンサ素子。
【請求項３】
前記第１外部電極が、前記第１端面に露出する部分の前記第３導電体層を直接覆うめっき層を含み、
前記第２外部電極が、前記第２端面に露出する部分の前記第４導電体層を直接覆うめっき層を含んでいる、請求項１または２に記載のコンデンサ素子。
【請求項４】
相対して位置する第１主面および第２主面と、相対して位置する第１端面および第２端面と、相対して位置する第１側面および第２側面とを有する積層体と、
前記第１端面の一部を覆うように前記第１端面の前記第２主面側の端部から前記第１主面側に向けて延設された第１外部電極と、
前記第２端面の一部を覆うように前記第２端面の前記第２主面側の端部から前記第１主面側に向けて延設された第２外部電極と、
前記第１側面および前記第２側面の少なくともいずれか一方の少なくとも一部を覆うように設けられた第１連結電極および第２連結電極とを備え、
前記積層体は、前記第１主面および前記第２主面に直交する方向である積層方向において交互に積層された複数の誘電体層および複数の導電体層にて構成され、
前記複数の導電体層は、前記第１外部電極に電気的に導通された第１内部電極層と、前記第２外部電極に電気的に導通されるとともに前記第１内部電極層との間で前記誘電体層を挟んで対向して位置する第２内部電極層とを含み、
前記積層体は、前記第１端面および前記第２端面に直交する方向から見た場合に、前記第１外部電極および前記第２外部電極のいずれにも重ならない第１領域と、前記第１外部電極および前記第２外部電極の少なくともいずれかに重なる第２領域とに、前記積層方向において区分され、
前記第１領域に位置する前記導電体層は、前記第１連結電極を介して前記第１外部電極に電気的に導通されることで前記第１内部電極層として機能する第１導電体層と、前記第２連結電極を介して前記第２外部電極に電気的に導通されることで前記第２内部電極層として機能する第２導電体層とを有し、
前記第１外部電極の前記第１主面側に位置する端部が、前記第１連結電極の前記第１主面側に位置する端部よりも前記積層方向において前記第２主面側に位置し、
前記第２外部電極の前記第１主面側に位置する端部が、前記第２連結電極の前記第１主面側に位置する端部よりも前記積層方向において前記第２主面側に位置し、
前記第１連結電極と前記第１外部電極とが、前記積層体の外表面上において接続され、
前記第２連結電極と前記第２外部電極とが、前記積層体の外表面上において接続されている、コンデンサ素子。
【請求項５】
相対して位置する第１主面および第２主面と、相対して位置する第１端面および第２端面と、相対して位置する第１側面および第２側面とを有する積層体と、
前記第１端面の一部を覆うように前記第１端面の前記第２主面側の端部から前記第１主面側に向けて延設された第１外部電極と、
前記第２端面の一部を覆うように前記第２端面の前記第２主面側の端部から前記第１主面側に向けて延設された第２外部電極と、
前記第１側面および前記第２側面の少なくともいずれか一方の少なくとも一部を覆うように設けられた第１連結電極および第２連結電極とを備え、
前記積層体は、前記第１主面および前記第２主面に直交する方向である積層方向において交互に積層された複数の誘電体層および複数の導電体層にて構成され、
前記複数の導電体層は、前記第１外部電極に電気的に導通された第１内部電極層と、前記第２外部電極に電気的に導通されるとともに前記第１内部電極層との間で前記誘電体層を挟んで対向して位置する第２内部電極層とを含み、
前記積層体は、前記第１端面および前記第２端面に直交する方向から見た場合に、前記第１外部電極および前記第２外部電極のいずれにも重ならない第１領域と、前記第１外部電極および前記第２外部電極の少なくともいずれかに重なる第２領域とに、前記積層方向において区分され、
前記第１領域に位置する前記導電体層は、前記第１連結電極を介して前記第１外部電極に電気的に導通されることで前記第１内部電極層として機能する第１導電体層と、前記第２連結電極を介して前記第２外部電極に電気的に導通されることで前記第２内部電極層として機能する第２導電体層とを有し、
前記第１外部電極の前記第１主面側に位置する端部が、前記第１連結電極の前記第１主面側に位置する端部よりも前記積層方向において前記第２主面側に位置し、
前記第２外部電極の前記第１主面側に位置する端部が、前記第２連結電極の前記第１主面側に位置する端部よりも前記積層方向において前記第２主面側に位置し、
前記第１連結電極および前記第１外部電極を接続する第１電極接続部と、
前記第２連結電極および前記第２外部電極を接続する第２電極接続部とをさらに備え、
前記第１電極接続部および前記第２電極接続部が、前記第２主面上に位置している、コンデンサ素子。
【請求項６】
前記第１外部電極が、前記第１端面を直接覆うめっき層を含み、
前記第２外部電極が、前記第２端面を直接覆うめっき層を含んでいる、請求項４または５に記載のコンデンサ素子。
【請求項７】
前記第２領域に位置する前記導電体層は、前記第１側面および／または前記第２側面に引き出されることで前記第１連結電極に接続されるとともに、前記第１端面に引き出されることで前記第１外部電極に接続された第３導電体層と、前記第１側面および／または前記第２側面に引き出されることで前記第２連結電極に接続されるとともに、前記第２端面に引き出されることで前記第２外部電極に接続された第４導電体層とを有し、
前記第１連結電極と前記第１外部電極とが、前記第３導電体層によって接続され、
前記第２連結電極と前記第２外部電極とが、前記第４導電体層によって接続されている、請求項４または５に記載のコンデンサ素子。
【請求項８】
前記第３導電体層が、前記第１内部電極層として機能するものを含み、
前記第４導電体層が、前記第２内部電極層として機能するものを含んでいる、請求項７に記載のコンデンサ素子。
【請求項９】
前記第３導電体層および前記第４導電体層が、前記第１内部電極層および前記第２内部電極層として機能しない補助導電体層を含んでいる、請求項７または８に記載のコンデンサ素子。
【請求項１０】
前記第１外部電極が、前記第１端面に露出する部分の前記第３導電体層を直接覆うめっき層を含み、
前記第２外部電極が、前記第２端面に露出する部分の前記第４導電体層を直接覆うめっき層を含んでいる、請求項７から９のいずれかに記載のコンデンサ素子。
【請求項１１】
前記第１導電体層が、前記第１側面および／または前記第２側面に引き出されることで前記第１連結電極に接続し、
前記第２導電体層が、前記第１側面および／または前記第２側面に引き出されることで前記第２連結電極に接続している、請求項１から１０のいずれかに記載のコンデンサ素子。
【請求項１２】
前記第１連結電極を覆うように前記第１側面上に設けられた第１被覆用絶縁層と、
前記第２連結電極を覆うように前記第２側面上に設けられた第２被覆用絶縁層とをさらに備えた、請求項１から１１のいずれかに記載のコンデンサ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の誘電体層および複数の内部電極層が交互に積層されることで静電容量部が形成されてなるコンデンサ素子に関する。
【背景技術】
【０００２】
一般に、コンデンサ素子としての積層セラミックコンデンサは、セラミック材料からなる複数の誘電体層と導電材料からなる複数の内部電極層とが交互に積層されてなる積層体を含んでおり、これら積層された複数の誘電体層および複数の内部電極層によって静電容量部が構成されている。
【０００３】
近年、電子機器の高性能化に伴い、積層セラミックコンデンサの大容量化が進んでいる。大容量の積層セラミックコンデンサにおいては、誘電体材料としてチタン酸バリウム等の高誘電率のセラミック材料が使用されている。
【０００４】
これら高誘電率のセラミック材料は、圧電性および電歪性を有しているため、高誘電率のセラミック材料からなる誘電体層を含む積層セラミックコンデンサにおいては、電圧が印加された際に機械的な歪みが生じることになる。
【０００５】
そのため、配線基板に実装された大容量の積層セラミックコンデンサに交流電圧、または、交流成分が重畳された直流電圧等が印加されると、セラミック材料に生じる機械的な歪みに起因して振動が発生することになり、当該振動が配線基板に伝播することで回路基板が振動してしまう。
【０００６】
ここで、伝播した振動により、回路基板が可聴周波数域である２０［Ｈｚ］〜２０［ｋＨｚ］の周波数で振動した場合には、いわゆる「鳴き（acoustic noise）」と呼ばれる騒音が発生することになる。
【０００７】
通常、積層セラミックコンデンサにおいては、上述した積層体の両端面を覆うように一対の外部電極が設けられ、実装時においては、これら一対の外部電極を濡れ上がるように半田接合材が付着されることで半田フィレットが形成される。当該半田フィレットが形成されることにより、積層セラミックコンデンサの配線基板に対する実装安定性が確保されることになり、回路基板の信頼性が維持される。
【０００８】
しかしながら、半田フィレットは、積層セラミックコンデンサにおいて発生する振動を配線基板に伝達する振動伝達経路ともなってしまうため、当該半田フィレットが必要以上に大きく形成された場合には、上述した騒音の発生が顕著となってしまう。そこで、当該半田フィレットの大きさを抑制することにより、騒音が低減された積層セラミックコンデンサの実装構造体を得る技術として、たとえば特開２０１３−６５８２０号公報（特許文献１）や特開２０１３−２３２６０６号公報（特許文献２）に開示のものがある。
【０００９】
上記特許文献１に開示の技術は、積層セラミックコンデンサの積層体の両端面の全面をそれぞれ覆うように一対の外部電極を設けるとともに、当該一対の外部電極に対する実装時における半田接合材の濡れ上がり量をそれぞれ所定の大きさ以下に抑制することにより、半田フィレットが必要以上に大型化してしまうことを制限するものである。
【００１０】
また、上記特許文献２に開示の技術は、積層セラミックコンデンサの積層体の両端面のうちのそれぞれ配線基板に実装される主面側の端部にのみ一対の外部電極を設けることとし、これにより半田フィレットが必要以上に大型化してしまうことを制限するとともに、当該一対の外部電極に対してすべての内部電極層を接続するために、積層体の内部に設けられる内部電極層の積層方向を配線基板の被実装面と平行な方向としたものである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１３−６５８２０号公報
【特許文献２】特開２０１３−２３２６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記特許文献１に開示の技術においては、半田接合材の供給量等を調節することで実装時における半田接合材の濡れ上がり量を抑制するものと考えられるが、実装時における半田接合材の濡れ上がりを高精度に制御することは、実際には相当程度の困難性を伴うものであり、必ずしも容易にこれが行なえるものではない。
【００１３】
一方で、上記特許文献２に開示の技術においては、積層セラミックコンデンサに設けられる内部電極層の積層方向を配線基板の被実装面と平行な方向にすることが必要不可欠であり、このように構成した場合には、積層セラミックコンデンサに設けられる内部電極層の積層方向を配線基板の被実装面と直交する方向にした場合に比べ、一般に騒音が増大してしまう傾向にもあり、この点においても必ずしも有利なものとは言えない。
【００１４】
また、上記特許文献２に開示された積層セラミックコンデンサにおいて、その外部電極構造を維持したまま内部電極層の積層方向を配線基板の被実装面と直交する方向にしつつ内部電極層の積層数を増加させて静電容量の大容量化を図ろうとした場合には、積層体の両端面のうちのそれぞれ配線基板に実装される主面側の端部にのみ設けられた外部電極と積み増した内部電極層とをそのままでは電気的に導通させることができないため、この点がネックとなって大容量化が図れない問題がある。
【００１５】
したがって、本発明は、上述した問題を解決すべくなされたものであり、騒音の発生を抑制しつつ大容量化することができるコンデンサ素子を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の第１の局面に基づくコンデンサ素子は、相対して位置する第１主面および第２主面、相対して位置する第１端面および第２端面、ならびに、相対して位置する第１側面および第２側面を有する積層体と、上記第１端面の一部を覆うように上記第１端面の上記第２主面側の端部から上記第１主面側に向けて延設された第１外部電極と、上記第２端面の一部を覆うように上記第２端面の上記第２主面側の端部から上記第１主面側に向けて延設された第２外部電極と、上記第１側面および上記第２側面の少なくともいずれか一方の少なくとも一部を覆うように設けられた第１連結電極および第２連結電極とを備えている。上記積層体は、上記第１主面および上記第２主面に直交する方向である積層方向において交互に積層された複数の誘電体層および複数の導電体層にて構成されている。上記複数の導電体層は、上記第１外部電極に電気的に導通された第１内部電極層と、上記第２外部電極に電気的に導通されるとともに上記第１内部電極層との間で上記誘電体層を挟んで対向して位置する第２内部電極層とを含んでいる。上記積層体は、上記第１端面および上記第２端面に直交する方向から見た場合に、上記第１外部電極および上記第２外部電極のいずれにも重ならない第１領域と、上記第１外部電極および上記第２外部電極の少なくともいずれかに重なる第２領域とに、上記積層方向において区分される。上記第１領域に位置する上記導電体層は、上記第１連結電極を介して上記第１外部電極に電気的に導通されることで上記第１内部電極層として機能する第１導電体層と、上記第２連結電極を介して上記第２外部電極に電気的に導通されることで上記第２内部電極層として機能する第２導電体層とを有している。上記第１外部電極の上記第１主面側に位置する端部は、上記第１連結電極の上記第１主面側に位置する端部よりも上記積層方向において上記第２主面側に位置しており、上記第２外部電極の上記第１主面側に位置する端部は、上記第２連結電極の上記第１主面側に位置する端部よりも上記積層方向において上記第２主面側に位置している。上記第２領域に位置する上記導電体層は、上記第１側面および／または上記第２側面に引き出されることで上記第１連結電極に接続されるとともに、上記第１端面に引き出されることで上記第１外部電極に接続された第３導電体層と、上記第１側面および／または上記第２側面に引き出されることで上記第２連結電極に接続されるとともに、上記第２端面に引き出されることで上記第２外部電極に接続された第４導電体層とを有している。上記第１連結電極と上記第１外部電極とは、上記第３導電体層によって接続されているとともに、上記第２連結電極と上記第２外部電極とは、上記第４導電体層によって接続されている。
上記本発明の第１の局面に基づくコンデンサ素子にあっては、上記第３導電体層が、上記第１内部電極層として機能するものを含んでいるとともに、上記第４導電体層が、上記第２内部電極層として機能するものを含んでいることが好ましい。
上記本発明の第１の局面に基づくコンデンサ素子にあっては、上記第１外部電極が、上記第１端面に露出する部分の上記第３導電体層を直接覆うめっき層を含んでいるとともに、上記第２外部電極が、上記第２端面に露出する部分の上記第４導電体層を直接覆うめっき層を含んでいることが好ましい。
本発明の第２の局面に基づくコンデンサ素子は、相対して位置する第１主面および第２主面、相対して位置する第１端面および第２端面、ならびに、相対して位置する第１側面および第２側面を有する積層体と、上記第１端面の一部を覆うように上記第１端面の上記第２主面側の端部から上記第１主面側に向けて延設された第１外部電極と、上記第２端面の一部を覆うように上記第２端面の上記第２主面側の端部から上記第１主面側に向けて延設された第２外部電極と、上記第１側面および上記第２側面の少なくともいずれか一方の少なくとも一部を覆うように設けられた第１連結電極および第２連結電極とを備えている。上記積層体は、上記第１主面および上記第２主面に直交する方向である積層方向において交互に積層された複数の誘電体層および複数の導電体層にて構成されている。上記複数の導電体層は、上記第１外部電極に電気的に導通された第１内部電極層と、上記第２外部電極に電気的に導通されるとともに上記第１内部電極層との間で上記誘電体層を挟んで対向して位置する第２内部電極層とを含んでいる。上記積層体は、上記第１端面および上記第２端面に直交する方向から見た場合に、上記第１外部電極および上記第２外部電極のいずれにも重ならない第１領域と、上記第１外部電極および上記第２外部電極の少なくともいずれかに重なる第２領域とに、上記積層方向において区分される。上記第１領域に位置する上記導電体層は、上記第１連結電極を介して上記第１外部電極に電気的に導通されることで上記第１内部電極層として機能する第１導電体層と、上記第２連結電極を介して上記第２外部電極に電気的に導通されることで上記第２内部電極層として機能する第２導電体層とを有している。上記第１外部電極の上記第１主面側に位置する端部は、上記第１連結電極の上記第１主面側に位置する端部よりも上記積層方向において上記第２主面側に位置しており、上記第２外部電極の上記第１主面側に位置する端部は、上記第２連結電極の上記第１主面側に位置する端部よりも上記積層方向において上記第２主面側に位置している。上記第１連結電極と上記第１外部電極とは、上記積層体の外表面上において接続されているとともに、上記第２連結電極と上記第２外部電極とは、上記積層体の外表面上において接続されている。
本発明の第３の局面に基づくコンデンサ素子は、相対して位置する第１主面および第２主面、相対して位置する第１端面および第２端面、ならびに、相対して位置する第１側面および第２側面を有する積層体と、上記第１端面の一部を覆うように上記第１端面の上記第２主面側の端部から上記第１主面側に向けて延設された第１外部電極と、上記第２端面の一部を覆うように上記第２端面の上記第２主面側の端部から上記第１主面側に向けて延設された第２外部電極と、上記第１側面および上記第２側面の少なくともいずれか一方の少なくとも一部を覆うように設けられた第１連結電極および第２連結電極とを備えている。上記積層体は、上記第１主面および上記第２主面に直交する方向である積層方向において交互に積層された複数の誘電体層および複数の導電体層にて構成されている。上記複数の導電体層は、上記第１外部電極に電気的に導通された第１内部電極層と、上記第２外部電極に電気的に導通されるとともに上記第１内部電極層との間で上記誘電体層を挟んで対向して位置する第２内部電極層とを含んでいる。上記積層体は、上記第１端面および上記第２端面に直交する方向から見た場合に、上記第１外部電極および上記第２外部電極のいずれにも重ならない第１領域と、上記第１外部電極および上記第２外部電極の少なくともいずれかに重なる第２領域とに、上記積層方向において区分される。上記第１領域に位置する上記導電体層は、上記第１連結電極を介して上記第１外部電極に電気的に導通されることで上記第１内部電極層として機能する第１導電体層と、上記第２連結電極を介して上記第２外部電極に電気的に導通されることで上記第２内部電極層として機能する第２導電体層とを有している。上記第１外部電極の上記第１主面側に位置する端部は、上記第１連結電極の上記第１主面側に位置する端部よりも上記積層方向において上記第２主面側に位置しており、上記第２外部電極の上記第１主面側に位置する端部は、上記第２連結電極の上記第１主面側に位置する端部よりも上記積層方向において上記第２主面側に位置している。上記本発明の第３の局面に基づくコンデンサ素子は、上記第１連結電極および上記第１外部電極を接続する第１電極接続部と、上記第２連結電極および上記第２外部電極を接続する第２電極接続部とをさらに備えている。上記第１電極接続部および上記第２電極接続部は、上記第２主面上に位置している。
上記本発明の第２および第３の局面に基づくコンデンサ素子にあっては、上記第１外部電極が、上記第１端面を直接覆うめっき層を含んでいるとともに、上記第２外部電極が、上記第２端面を直接覆うめっき層を含んでいてもよい。
上記本発明の第２および第３の局面に基づくコンデンサ素子にあっては、上記第２領域に位置する上記導電体層が、上記第１側面および／または上記第２側面に引き出されることで上記第１連結電極に接続されるとともに、上記第１端面に引き出されることで上記第１外部電極に接続された第３導電体層と、上記第１側面および／または上記第２側面に引き出されることで上記第２連結電極に接続されるとともに、上記第２端面に引き出されることで上記第２外部電極に接続された第４導電体層とを有していることが好ましい。その場合には、上記第１連結電極と上記第１外部電極とが、上記第３導電体層によって接続されているとともに、上記第２連結電極と上記第２外部電極とが、上記第４導電体層によって接続されていることになる。
上記本発明の第２および第３の局面に基づくコンデンサ素子にあっては、上記第３導電体層が、上記第１内部電極層として機能するものを含んでいるとともに、上記第４導電体層が、上記第２内部電極層として機能するものを含んでいることが好ましい。
上記本発明の第２および第３の局面に基づくコンデンサ素子にあっては、上記第３導電体層および上記第４導電体層が、上記第１内部電極層および上記第２内部電極層として機能しない補助導電体層を含んでいてもよい。
上記本発明の第２および第３の局面に基づくコンデンサ素子にあっては、上記第１外部電極が、上記第１端面に露出する部分の上記第３導電体層を直接覆うめっき層を含んでいるとともに、上記第２外部電極が、上記第２端面に露出する部分の上記第４導電体層を直接覆うめっき層を含んでいることが好ましい。
【００１７】
上記本発明の第１ないし第３の局面に基づくコンデンサ素子にあっては、上記第１導電体層が、上記第１側面および／または上記第２側面に引き出されることで上記第１連結電極に接続しているとともに、上記第２導電体層が、上記第１側面および／または上記第２側面に引き出されることで上記第２連結電極に接続していることが好ましい。
【００２５】
上記本発明の第１ないし第３の局面に基づくコンデンサ素子は、上記第１連結電極を覆うように上記第１側面上に設けられた第１被覆用絶縁層と、上記第２連結電極を覆うように上記第２側面上に設けられた第２被覆用絶縁層とをさらに備えていてもよい。
【００２６】
ここで、第１被覆絶縁層および第２被覆絶縁層は、コンデンサ素子の実使用条件下において電気を通さない層にて構成されていればよく、たとえば絶縁体材料にて形成された層や誘電体材料にて形成された層あるいはそれらの積層膜等にて構成されるものである。
【発明の効果】
【００２７】
本発明によれば、騒音の発生を抑制しつつ大容量化することができるコンデンサ素子を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１における積層セラミックコンデンサの斜視図である。
【図２】本発明の実施の形態１における積層セラミックコンデンサの平面図である。
【図３】本発明の実施の形態１における積層セラミックコンデンサの図２中に示すＩＩＩＡ−ＩＩＩＡ線、ＩＩＩＢ−ＩＩＩＢ線およびＩＩＩＣ−ＩＩＩＣ線に沿った模式端面図である。
【図４】本発明の実施の形態１における積層セラミックコンデンサの図２中に示すＩＶＡ−ＩＶＡ線、ＩＶＢ−ＩＶＢ線、ＩＶＣ−ＩＶＣ線、ＩＶＤ−ＩＶＤ線およびＩＶＥ−ＩＶＥ線に沿った模式端面図である。
【図５】本発明の実施の形態１における積層セラミックコンデンサの積層体の積層構造を示す分解斜視図である。
【図６】本発明の実施の形態１における積層セラミックコンデンサの積層体の概略斜視図である。
【図７】本発明の実施の形態１における積層セラミックコンデンサを含む実装構造体の模式断面図である。
【図８】本発明の実施の形態１における積層セラミックコンデンサの製造フローを概略的に示す図である。
【図９】第１変形例に係る積層セラミックコンデンサの模式端面図である。
【図１０】第２変形例に係る積層セラミックコンデンサの模式端面図である。
【図１１】第３変形例に係る積層セラミックコンデンサの模式端面図である。
【図１２】第４変形例に係る積層セラミックコンデンサの斜視図である。
【図１３】第５変形例に係る積層セラミックコンデンサの斜視図である。
【図１４】第５変形例に係る積層セラミックコンデンサの模式端面図である。
【図１５】本発明の実施の形態２における積層セラミックコンデンサの斜視図である。
【図１６】本発明の実施の形態２における積層セラミックコンデンサの平面図である。
【図１７】本発明の実施の形態２における積層セラミックコンデンサの図１６中に示すＸＶＩＩＡ−ＸＶＩＩＡ線、ＸＶＩＩＢ−ＸＶＩＩＢ線およびＸＶＩＩＣ−ＸＶＩＩＣ線に沿った模式端面図である。
【図１８】本発明の実施の形態２における積層セラミックコンデンサの図１６中に示すＸＶＩＩＩＡ−ＸＶＩＩＩＡ線およびＸＶＩＩＩＢ−ＸＶＩＩＩＢ線に沿った模式端面図である。
【図１９】本発明の実施の形態２における積層セラミックコンデンサの積層体の積層構造を示す分解斜視図である。
【図２０】本発明の実施の形態２における積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について、図を参照して詳細に説明する。本発明が適用され得るコンデンサ素子としては、誘電体材料としてセラミックス材料を使用した積層セラミックコンデンサや、誘電体材料として樹脂フィルムを使用した積層型金属化フィルムコンデンサが挙げられるが、以下に示す実施の形態においては、このうちの積層セラミックコンデンサに本発明を適用した場合を例示して説明を行なう。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
【００３０】
（実施の形態１）
図１（Ａ）および図１（Ｂ）は、本発明の実施の形態１における積層セラミックコンデンサの斜視図であり、図２は、図１に示す積層セラミックコンデンサの平面図である。図３（Ａ）ないし図３（Ｃ）は、それぞれ図２中に示すＩＩＩＡ−ＩＩＩＡ線、ＩＩＩＢ−ＩＩＩＢ線およびＩＩＩＣ−ＩＩＩＣ線に沿った模式端面図であり、図４（Ａ）ないし図４（Ｅ）は、それぞれ図２中に示すＩＶＡ−ＩＶＡ線、ＩＶＢ−ＩＶＢ線、ＩＶＣ−ＩＶＣ線、ＩＶＤ−ＩＶＤ線およびＩＶＥ−ＩＶＥ線に沿った模式端面図である。まず、これら図１ないし図４を参照して、本実施の形態における積層セラミックコンデンサ１Ａについて説明する。
【００３１】
図１ないし図４に示すように、本実施の形態における積層セラミックコンデンサ１Ａは、素体１０Ａとしての積層体１１Ａと、一対の外部電極としての第１外部電極２１および第２外部電極２２と、一対の連結電極としての第１連結電極３１および第２連結電極３２と、一対の電極接続部としての第１電極接続部４１および第２電極接続部４２とを備えている。
【００３２】
本実施の形態においては、積層セラミックコンデンサ１Ａのうちの、上述した第１外部電極２１、第２外部電極２２、第１連結電極３１、第２連結電極３２、第１電極接続部４１および第２電極接続部４２を除いた部分である素体１０Ａが、積層体１１Ａのみによって構成されており、そのため素体１０Ａと積層体１１Ａとは合致している。
【００３３】
積層体１１Ａは、直方体形状を有しており、所定方向において交互に積層された複数の積層用誘電体層１２および複数の導電体層（当該複数の導電体層には、複数の第１内部電極層１３Ａと複数の第２内部電極層１３Ｂとが含まれる）にて構成されている。なお、ここで言う直方体形状には、積層体の角部および稜部に丸みが付けられたものや、積層体の表面に全体的に見て無視できる程度の段差や凹凸が設けられたもの等が含まれる。
【００３４】
第１外部電極２１、第２外部電極２２、第１連結電極３１、第２連結電極３２、第１電極接続部４１および第２電極接続部４２は、それぞれ積層体１１Ａの外表面のうちの所定部位を覆うように設けられている。
【００３５】
積層用誘電体層１２は、たとえばチタン酸バリウム（ＢａＴｉＯ３）を主成分とするセラミック材料にて形成されている。また、積層用誘電体層１２は、後述するセラミックシートの原料となるセラミック粉末の副成分としてのＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等を含んでいてもよい。一方、第１内部電極層１３Ａおよび第２内部電極層１３Ｂを含む導電体層は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等に代表される金属材料にて形成されている。
【００３６】
なお、積層用誘電体層１２は、必ずしも上述したチタン酸バリウムを主成分とするセラミック材料にて構成されている必要はなく、他の高誘電率のセラミック材料（たとえば、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等を主成分とするもの）を用いて構成されていてもよい。また、第１内部電極層１３Ａおよび第２内部電極層１３Ｂを含む導電体層も、上述した金属材料に限られず、他の導電材料を用いて構成されていてもよい。
【００３７】
積層体１１Ａは、積層用誘電体層１２となるセラミックシート（いわゆるグリーンシート）の表面に第１内部電極層１３Ａおよび第２内部電極層１３Ｂを含む導電体層となる導電性ペーストが印刷された原料シートを複数準備し、これら複数の原料シートを積層して圧着することによって製作される。
【００３８】
第１外部電極２１、第２外部電極２２、第１連結電極３１および第２連結電極３２は、たとえばめっき層にて構成される。当該めっき層は、たとえばＣｕめっき層と、これを覆うＮｉめっき層と、さらにこれを覆うＳｎめっき層とによって構成される。なお、めっき層は、これに代えて他の金属めっき層であってもよい。
【００３９】
第１電極接続部４１および第２電極接続部４２は、たとえば下地層１５Ａ，１５Ｂとしての焼結金属層と、当該下地層１５Ａ，１５Ｂを覆うように形成されためっき層との積層膜にて構成される。下地層１５Ａ，１５Ｂとしての焼結金属層は、たとえばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等の導電性ペーストを焼き付けることで形成される。当該めっき層は、たとえばＣｕめっき層と、これを覆うＮｉめっき層と、さらにこれを覆うＳｎめっき層とによって構成される。なお、めっき層は、これに代えて他の金属めっき層であってもよい。
【００４０】
なお、上述した積層体１１Ａの製作フローならびに上述した第１外部電極２１、第２外部電極、第１連結電極３１、第２連結電極３２、第１電極接続部４１および第２電極接続部４２の形成フローを含む本実施の形態における積層セラミックコンデンサ１Ａの製造フローの詳細については、後述することとする。
【００４１】
ここで、図１ないし図４に示すように、積層体１１Ａにおける積層用誘電体層１２と導電体層（第１内部電極層１３Ａおよび第２内部電極層１３Ｂを含む）の積層方向を厚み方向Ｔとして定義し、第１外部電極２１および第２外部電極２２が並ぶ方向を長さ方向Ｌとして定義し、これら長さ方向Ｌおよび厚み方向Ｔのいずれにも直交する方向を幅方向Ｗとして定義し、以降の説明においては、これら用語を使用する。
【００４２】
また、図２ないし図４に示すように、積層体１１Ａが有する６つの外表面のうち、厚み方向Ｔにおいて相対して位置する一対の外表面を第１主面１１ａおよび第２主面１１ｂと定義し、長さ方向Ｌにおいて相対して位置する一対の外表面を第１端面１１ｃおよび第２端面１１ｄと定義し、幅方向Ｗにおいて相対して位置する一対の外表面を第１側面１１ｅおよび第２側面１１ｆとして定義し、以降の説明においては、これら用語を使用する。
【００４３】
なお、上述したように本実施の形態においては、素体１０Ａと積層体１１Ａとが合致しているため、積層体１１Ａの第１主面１１ａ、第２主面１１ｂ、第１端面１１ｃ、第２端面１１ｄ、第１側面１１ｅおよび第２側面１１ｆによってそれぞれ素体１０Ａの第１主面側外表面１０ａ、第２主面側外表面１０ｂ、第１端面側外表面１０ｃ、第２端面側外表面１０ｄ、第１側面側外表面１０ｅおよび第２側面側外表面１０ｆが規定されることになる。
【００４４】
図１ないし図４に示すように、本実施の形態における積層セラミックコンデンサ１Ａは、厚み方向Ｔに沿った外形寸法および幅方向Ｗに沿った外形寸法が同等に構成されるとともに、厚み方向Ｔに沿った外形寸法および幅方向Ｗに沿った外形寸法に比較して長さ方向Ｌに沿った外形寸法が長くなるように構成された、全体として細長の直方体形状を有しているが、本発明が適用可能な積層セラミックコンデンサの外形としては、当該細長の直方体形状に限られず、偏平な直方体形状や立方体形状であってもよい。
【００４５】
なお、本実施の形態の如くの外形を有する積層セラミックコンデンサの長さ方向Ｌ、厚み方向Ｔおよび幅方向Ｗの外形寸法は、それぞれ、たとえば０．２５［ｍｍ］〜３．２［ｍｍ］、０．１２５［ｍｍ］〜１．６［ｍｍ］、０．１２５［ｍｍ］〜１．６［ｍｍ］である。
【００４６】
図３および図４に示すように、本実施の形態における積層セラミックコンデンサ１Ａにあっては、上述した積層体１１Ａの第１主面１１ａおよび第２主面１１ｂと直交する厚み方向Ｔが積層方向とされ、当該積層方向である厚み方向Ｔにおいて複数の積層用誘電体層１２および複数の導電体層（複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂを含む）が積層されている。
【００４７】
また、図１ないし図４に示すように、本実施の形態における積層セラミックコンデンサ１Ａにあっては、上述した積層体１１Ａの長さ方向Ｌにおいて相対して位置する第１端面１１ｃおよび第２端面１１ｄ上にそれぞれ第１外部電極２１および第２外部電極２２が設けられており、上述した積層体１１Ａの幅方向Ｗにおいて相対して位置する第１側面１１ｅおよび第２側面１１ｆ上にそれぞれ第１連結電極３１および第２連結電極３２が設けられており、上述した積層体１１Ａの厚み方向Ｔにおいて相対して位置する第１主面１１ａおよび第２主面１１ｂのうちの第２主面１１ｂ上に第１電極接続部４１および第２電極接続部４２が設けられている。
【００４８】
より詳細には、第１外部電極２１は、第１端面１１ｃの第２主面１１ｂ寄りの部分を覆うように、第１端面１１ｃの第２主面１１ｂ側の端部から第１主面１１ａ側に向けて途中位置にまで延設されており、第２外部電極２２は、第２端面１１ｄの第２主面１１ｂ寄りの部分を覆うように、第２端面１１ｄの第２主面１１ｂ側の端部から第１主面１１ａ側に向けて途中位置にまで延設されている。
【００４９】
また、第１連結電極３１は、第１側面１１ｅの第１端面１１ｃ寄りの部分を覆うように、第１側面１１ｅの第２主面１１ｂ側の端部から第１主面１１ａ側に向けて延設されており、第２連結電極３２は、第２側面１１ｆの第２端面１１ｄ寄りの部分を覆うように、第２側面１１ｆの第２主面１１ｂ側の端部から第１主面１１ａ側に向けて延設されている。
【００５０】
さらに、第１電極接続部４１は、第１端面１１ｃ上に設けられた第１外部電極２１と、第１側面１１ｅ上に設けられた第１連結電極３１とを接続するように、第２主面１１ｂの第１端面１１ｃ寄りの部分に設けられており、第２電極接続部４２は、第２端面１１ｄ上に設けられた第２外部電極２２と、第２側面１１ｆ上に設けられた第２連結電極３２とを接続するように、第２主面１１ｂの第２端面１１ｄ寄りの部分に設けられている。
【００５１】
これにより、第１外部電極２１と第１電極接続部４１とは、第１端面１１ｃと第２主面１１ｂとの境界に位置する稜部を跨って接続されており、第１電極接続部４１と第１連結電極３１とは、第２主面１１ｂと第１側面１１ｅとの境界に位置する稜部を跨って接続されている。また、第２外部電極２２と第２電極接続部４２とは、第２端面１１ｄと第２主面１１ｂとの境界に位置する稜部を跨って接続されており、第２電極接続部４２と第２連結電極３２とは、第２主面１１ｂと第２側面１１ｆとの境界に位置する稜部を跨って接続されている。
【００５２】
ここで、第１外部電極２１の第１主面１１ａ側に位置する端部は、第１連結電極３１の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置している。そのため、第１端面１１ｃの第１外部電極２１によって覆われていない領域の厚み方向Ｔにおける高さＨ１（図３（Ｂ）参照）は、第１側面１１ｅの第１連結電極３１によって覆われていない領域の厚み方向Ｔにおける高さｈ１（図４（Ｂ）参照）よりも大きく構成されている。換言すれば、本実施の形態においては、第１外部電極２１の厚み方向Ｔにおける長さは、第１連結電極３１の厚み方向Ｔにおける長さよりも小さく構成されている。
【００５３】
また、第２外部電極２２の第１主面１１ａ側に位置する端部は、第２連結電極３２の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置している。そのため、第２端面１１ｄの第２外部電極２２によって覆われていない領域の厚み方向Ｔにおける高さＨ２（図３（Ｂ）参照）は、第２側面１１ｆの第２連結電極３２によって覆われていない領域の厚み方向Ｔにおける高さｈ２（図４（Ｄ）参照）よりも大きく構成されている。換言すれば、本実施の形態においては、第２外部電極２２の厚み方向Ｔにおける長さは、第２連結電極３２の厚み方向Ｔにおける長さよりも小さく構成されている。
【００５４】
図３（Ｂ）および図４（Ｂ）ないし図４（Ｄ）に示すように、積層体１１Ａの内部には、平面視矩形状の複数の第１内部電極層１３Ａと平面視矩形状の複数の第２内部電極層１３Ｂとが厚み方向Ｔに沿って積層用誘電体層１２を介して交互に配置されることで直方体形状に構成されてなる静電容量部が位置している。ここで、第１内部電極層１３Ａは、すべての導電体層のうち、第１外部電極２１に電気的に導通された導電体層を意味し、第２内部電極層１３Ｂは、すべての導電体層のうち、第２外部電極２２に電気的に導通された導電体層を意味する。
【００５５】
より詳細には、静電容量部は、電気的に互いに並列に接続された複数のコンデンサ要素によって構成されており、複数のコンデンサ要素の各々は、厚み方向Ｔに沿って対向配置された１つの第１内部電極層１３Ａおよび１つの第２内部電極層１３Ｂと、これらの間に挟み込まれて位置する１つの積層用誘電体層１２とを含んでいる。ここで、１つの積層用誘電体層１２を挟んで位置する１つの第１内部電極層１３Ａと１つの第２内部電極層１３Ｂとは、厚み方向Ｔに沿ってこれらを見た場合にその大部分が重なるように配置されており、当該１つの第１内部電極層１３Ａと１つの第２内部電極層１３Ｂとが重なった部分においてコンデンサ要素が構成されることになる。
【００５６】
これにより、本実施の形態における積層セラミックコンデンサ１Ａにおいては、第１外部電極２１と第２外部電極２２との間に複数のコンデンサ要素が電気的に並列に接続された状態とされており、上述した積層用誘電体層１２および上述した内部電極層（第１内部電極層１３Ａおよび第２内部電極層１３Ｂ）の積層数を増やすことでその大容量化が図られている。なお、これらの積層数は、特に制限されるものではないが、一般的な積層セラミックコンデンサにあっては、積層される内部電極層の総数がおおよそ数十〜数千程度である。
【００５７】
ここで、図３および図４に示すように、本実施の形態における積層セラミックコンデンサ１Ａにあっては、積層体１１Ａが、第１端面１１ｃおよび第２端面１１ｄに直交する方向（すなわち長さ方向Ｌと平行な方向）から見た場合に、第１外部電極２１および第２外部電極２２のいずれにも重ならない第１領域Ｒ１と、第１外部電極２１および第２外部電極２２の少なくともいずれかに重なる第２領域Ｒ２とに、積層方向（すなわち厚み方向Ｔ）において区分される。これにより、積層体１１Ａの内部に含まれる複数の導電体層は、第１主面１１ａ側に位置する上記第１領域Ｒ１に含まれる第１主面側導電体層と、第２主面１１ｂ側に位置する上記第２領域Ｒ２に含まれる第２主面側導電体層とに区分される。
【００５８】
上述した静電容量部を構成する複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂは、これら第１主面側導電体層および第２主面側導電体層に跨るように設けられている。
【００５９】
また、第２主面側導電体層には、静電容量部を構成する複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂの他に、第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂが含まれており、これら第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂは、いずれも静電容量部と第２主面１１ｂとの間に位置するように配置されている。
【００６０】
図３（Ａ）および図４（Ｂ）に示すように、複数の第１内部電極層１３Ａの各々は、その第１側面１１ｅ側に位置する端部が上述した静電容量部から当該第１側面１１ｅ側に向けて引き出されることで幅方向引出し部１３ａ１を有しており、当該幅方向引出し部１３ａ１の先端が、第１側面１１ｅ上に設けられた第１連結電極３１に接続されている。なお、複数の第２内部電極層１３Ｂの各々は、いずれも静電容量部から第１側面１１ｅ側に向けては引き出されておらず、そのためこれら第２内部電極層１３Ｂは、いずれも第１連結電極３１に対して非接続となっている。
【００６１】
これにより、複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂのうち、複数の第１内部電極層１３Ａのみが、積層体１１Ａの静電容量部よりも第１側面１１ｅ側の部分において、選択的に上記第１連結電極３１を介して電気的に互いに並列に接続されることになる。そのため、積層体１１Ａの静電容量部を横断する断面のうち、上記幅方向引出し部１３ａ１を含む任意の断面（すなわち、図４（Ｂ）に示す如くの断面）において、これら第１連結電極３１と複数の第１内部電極層１３Ａとが、全体として櫛歯状の形状を有することになる。
【００６２】
図３（Ｃ）および図４（Ｄ）に示すように、複数の第２内部電極層１３Ｂの各々は、その第２側面１１ｆ側に位置する端部が上述した静電容量部から当該第２側面１１ｆ側に向けて引き出されることで幅方向引出し部１３ｂ１を有しており、当該幅方向引出し部１３ｂ１の先端が、第２側面１１ｆ上に設けられた第２連結電極３２に接続されている。なお、複数の第１内部電極層１３Ａの各々は、いずれも静電容量部から第２側面１１ｆ側に向けては引き出されておらず、そのためこれら第１内部電極層１３Ａは、いずれも第２連結電極３２に対して非接続となっている。
【００６３】
これにより、複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂのうち、複数の第２内部電極層１３Ｂのみが、積層体１１Ａの静電容量部よりも第２側面１１ｆ側の部分において、選択的に上記第２連結電極３２を介して電気的に互いに並列に接続されることになる。そのため、積層体１１Ａの静電容量部を横断する断面のうち、上記幅方向引出し部１３ｂ１を含む任意の断面（すなわち、図４（Ｄ）に示す如くの断面）において、これら第２連結電極３２と複数の第２内部電極層１３Ｂとが、全体として櫛歯状の形状を有することになる。
【００６４】
図３（Ｂ）および図４（Ａ）に示すように、複数の第１内部電極層１３Ａのうちの第２主面側導電体層に該当するもの（当該導電体層が、第３導電体層に該当する）は、接続用第１内部電極層１３Ａ１として構成されている。接続用第１内部電極層１３Ａ１は、他の第１内部電極層１３Ａとは異なり、第１外部電極２１に接続する長さ方向引出し部１３ａ２を有している。具体的には、接続用第１内部電極層１３Ａ１は、その第１端面１１ｃ側に位置する端部が上述した静電容量部から当該第１端面１１ｃ側に向けて引き出されることで長さ方向引出し部１３ａ２を有しており、当該長さ方向引出し部１３ａ２の先端が、第１端面１１ｃ上に設けられた第１外部電極２１に接続されている。
【００６５】
一方、接続用第１内部電極層１３Ａ１を除く第１内部電極層１３Ａの各々（すなわち、複数の第１内部電極層１３Ａのうちの第１主面側導電体層に該当するもの（当該導電体層が、第１導電体層に該当する））は、いずれも静電容量部から当該第１端面１１ｃ側に向けては引き出されておらず、また、仮にこれが引き出されていたとしても、当該引き出された部分はそもそも第１外部電極２１が位置しない領域に相当するため、これら第１内部電極層１３Ａは、いずれも第１外部電極２１に対して非接続となっている。
【００６６】
また、接続用第１内部電極層１３Ａ１を含む第１内部電極層１３Ａの各々は、いずれも静電容量部から積層体１１Ａの第２端面１１ｄ側に向けては引き出されておらず、そのためこれら第１内部電極層１３Ａは、いずれも第２外部電極２２に対して非接続となっている。
【００６７】
図３（Ｂ）および図４（Ｅ）に示すように、複数の第２内部電極層１３Ｂのうちの第２主面側導電体層に該当するもの（当該導電体層が、第４導電体層に該当する）は、接続用第２内部電極層１３Ｂ１として構成されている。接続用第２内部電極層１３Ｂ１は、他の第２内部電極層１３Ｂとは異なり、第２外部電極２２に接続する長さ方向引出し部１３ｂ２を有している。具体的には、接続用第２内部電極層１３Ｂ１は、その第２端面１１ｄ側に位置する端部が上述した静電容量部から当該第２端面１１ｄ側に向けて引き出されることで長さ方向引出し部１３ｂ２を有しており、当該長さ方向引出し部１３ｂ２の先端が、第２端面１１ｄ上に設けられた第２外部電極２２に接続されている。
【００６８】
一方、接続用第２内部電極層１３Ｂ１を除く第２内部電極層１３Ｂの各々（すなわち、複数の第１内部電極層１３Ａのうちの第１主面側導電体層に該当するもの（当該導電体層が、第２導電体層に該当する））は、いずれも静電容量部から当該第２端面１１ｄ側に向けては引き出されておらず、また、仮にこれが引き出されていたとしても、当該引き出された部分はそもそも第２外部電極２２が位置しない領域に相当するため、これら第２内部電極層１３Ｂは、いずれも第２外部電極２２に対して非接続となっている。
【００６９】
また、接続用第２内部電極層１３Ｂ１を含む第２内部電極層１３Ｂの各々は、いずれも静電容量部から積層体１１Ａの第１端面１１ｃ側に向けては引き出されておらず、そのためこれら第２内部電極層１３Ｂは、いずれも第１外部電極２１に対して非接続となっている。
【００７０】
図３（Ｂ）および図４（Ａ）に示すように、第１補助導電体層１４Ａは、第１連結電極３１に接続する幅方向引出し部１４ａ１と、第１外部電極２１に接続する長さ方向引出し部１４ａ２とを有している。具体的には、第１補助導電体層１４Ａは、その第１側面１１ｅ側に位置する端部が上述した静電容量部から当該第１側面１１ｅ側に向けて引き出されることで幅方向引出し部１４ａ１を有しているとともに、その第１端面１１ｃ側に位置する端部が上述した静電容量部から当該第１端面１１ｃ側に向けて引き出されることで長さ方向引出し部１４ａ２を有しており、このうちの幅方向引出し部１４ａ１の先端が、第１側面１１ｅ上に設けられた第１連結電極３１に接続されているとともに、このうちの長さ方向引出し部１３ａ２の先端が、第１端面１１ｃ上に設けられた第１外部電極２１に接続されている。
【００７１】
一方、第１補助導電体層１４Ａは、静電容量部から積層体１１Ａの第２側面１１ｆ側および第２端面１１ｄ側に向けては引き出されておらず、そのため第１補助導電体層１４Ａは、第２連結電極３２および第２外部電極２２に対して非接続となっている。
【００７２】
図３（Ｂ）および図４（Ｅ）に示すように、第２補助導電体層１４Ｂは、第２連結電極３２に接続する幅方向引出し部１４ｂ１と、第２外部電極２２に接続する長さ方向引出し部１４ｂ２とを有している。具体的には、第２補助導電体層１４Ｂは、その第２側面１１ｆ側に位置する端部が上述した静電容量部から当該第２側面１１ｆ側に向けて引き出されることで幅方向引出し部１４ｂ１を有しているとともに、その第２端面１１ｄ側に位置する端部が上述した静電容量部から当該第２端面１１ｄ側に向けて引き出されることで長さ方向引出し部１４ｂ２を有しており、このうちの幅方向引出し部１４ｂ１の先端が、第２側面１１ｆ上に設けられた第２連結電極３２に接続されているとともに、このうちの長さ方向引出し部１３ｂ２の先端が、第２端面１１ｄ上に設けられた第２外部電極２２に接続されている。
【００７３】
一方、第２補助導電体層１４Ｂは、静電容量部から積層体１１Ａの第１側面１１ｅ側および第１端面１１ｃ側に向けては引き出されておらず、そのため第２補助導電体層１４Ｂは、第１連結電極３１および第１外部電極２１に対して非接続となっている。
【００７４】
図５は、本実施の形態における積層セラミックコンデンサの積層体の積層構造を示す分解斜視図であり、図６は、本実施の形態における積層セラミックコンデンサの積層体の概略斜視図である。次に、これら図５および図６を参照して、上述した積層体１１Ａの積層構造について説明する。
【００７５】
図５に示すように、積層体１１Ａは、構成の異なる複数の素材シート５０Ａ，５０Ｂ１，５０Ｂ２，５０Ｃ１，５０Ｃ２，５０Ｄからなる素材シート群を材料として製作されるものであり、より詳細には、これら構成の異なる複数の素材シート５０Ａ，５０Ｂ１，５０Ｂ２，５０Ｃ１，５０Ｃ２，５０Ｄが所定の順番で所定数積層されて圧着されることによって製作される。
【００７６】
素材シート５０Ａは、その表面に導電パターンが形成されていないセラミック素地５１のみからなるものである。素材シート５０Ａは、積層セラミックコンデンサ１Ａの静電容量部よりも第１主面１１ａ側および第２主面１１ｂ側に位置することとなる積層用誘電体層１２を構成することになる。
【００７７】
素材シート５０Ｂ１，５０Ｂ２は、セラミック素地５１の表面に所定形状の導電パターン５２が形成されたものである。素材シート５０Ｂ１のうちの導電パターン５２は、幅方向引出し部１３ａ１となる部分を含む平面視略矩形状の形状を有しており、積層セラミックコンデンサ１Ａの第１主面側導電体層に該当する部分の第１内部電極層１３Ａ（すなわち第１導電体層）を構成することになる。素材シート５０Ｂ２のうちの導電パターン５２は、幅方向引出し部１３ｂ１となる部分を含む平面視略矩形状の形状を有しており、積層セラミックコンデンサ１Ａの第１主面側導電体層に該当する部分の第２内部電極層１３Ｂ（すなわち第２導電体層）を構成することになる。また、素材シート５０Ｂ１，５０Ｂ２のうちのセラミック素地５１は、主として積層セラミックコンデンサ１Ａの静電容量部に含まれる積層用誘電体層１２を構成することになる。
【００７８】
素材シート５０Ｃ１，５０Ｃ２は、セラミック素地５１の表面に所定形状の導電パターン５２が形成されたものである。素材シート５０Ｃ１のうちの導電パターン５２は、幅方向引出し部１３ａ１および長さ方向引出し部１３ａ２となる部分を含む平面視略矩形状の形状を有しており、積層セラミックコンデンサ１Ａの第２主面側導電体層に該当する部分の第１内部電極層１３Ａである接続用第１内部電極層１３Ａ１（すなわち第３導電体層）を構成することになる。素材シート５０Ｃ２のうちの導電パターン５２は、幅方向引出し部１３ｂ１および長さ方向引出し部１３ｂ２となる部分を含む平面視略矩形状の形状を有しており、積層セラミックコンデンサ１Ａの第２主面側導電体層に該当する部分の第２内部電極層１３Ｂである接続用第２内部電極層１３Ｂ１（すなわち第４導電体層）を構成することになる。また、素材シート５０Ｃ１，５０Ｃ２のうちのセラミック素地５１は、主として積層セラミックコンデンサ１Ａの静電容量部に含まれる積層用誘電体層１２を構成することになる。
【００７９】
素材シート５０Ｄは、セラミック素地５１の表面に所定形状の一対の導電パターン５２が形成されたものである。素材シート５０Ｄのうちの導電パターン５２の一方は、幅方向引出し部１４ａ１および長さ方向引出し部１４ａ２となる部分を含む平面視略矩形状の形状を有しており、積層セラミックコンデンサ１Ａの第１補助導電体層１４Ａを構成することになる。素材シート５０Ｄのうちの導電パターン５２の他方は、幅方向引出し部１４ｂ１および長さ方向引出し部１４ｂ２となる部分を含む平面視略矩形状の形状を有しており、積層セラミックコンデンサ１Ａの第１補助導電体層１４Ａを構成することになる。また、素材シート５０Ｄのうちのセラミック素地５１は、積層セラミックコンデンサ１Ａの静電容量部と第２主面１１ｂとの間の部分に含まれる積層用誘電体層１２を構成することになる。
【００８０】
これら構成の異なる複数の素材シート５０Ａ，５０Ｂ１，５０Ｂ２，５０Ｃ１，５０Ｃ２，５０Ｄが所定の順番で所定数積層されて圧着されることで製作された積層体１１Ａは、図６に示す如くの形状を有することになる。すなわち、積層体１１Ａの６つの外表面は、いずれもセラミック材料によって主として覆われることになり、そのうちの一部においてのみ各種の導電パターンが露出することになる。
【００８１】
具体的には、第１主面１１ａにおいては、導電パターンは露出せず、セラミック材料によってその全面が覆われることになる。
【００８２】
第１側面１１ｅにおいては、各種の導電パターンのうち、第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）の幅方向引出し部１３ａ１の端部および第１補助導電体層１４Ａの幅方向引出し部１４ａ１の端部のみが露出して位置することになり、第１端面１１ｃにおいては、各種の導電パターンのうち、接続用第１内部電極層１３Ａ１の長さ方向引出し部１３ａ２の端部および第１補助導電体層１４Ａの長さ方向引出し部１４ａ２の端部のみが露出して位置することになる。各種の導電パターンの上記端部は、厚み方向Ｔにおいて重なるように揃って位置しており、これにより後述する工程において当該端部を第１連結電極３１に接続することが可能になる。
【００８３】
また、図６においては表われないが、第２側面１１ｆにおいては、各種の導電パターンのうち、第２内部電極層１３Ｂ（接続用第２内部電極層１３Ｂ１を含む）の幅方向引出し部１３ｂ１の端部および第２補助導電体層１４Ｂの幅方向引出し部１４ｂ１の端部のみが露出して位置することになり、第２端面１１ｄにおいては、各種の導電パターンのうち、接続用第２内部電極層１３Ｂ１の長さ方向引出し部１３ｂ２の端部および第２補助導電体層１４Ｂの長さ方向引出し部１４ｂ２の端部のみが露出して位置することになる。各種の導電パターンの上記端部は、厚み方向Ｔにおいて重なるように揃って位置しており、これにより後述する工程において当該端部を第２連結電極３２に接続することが可能になる。
【００８４】
また、図６においては表われないが、第２主面１１ｂにおいては、導電パターンは露出せず、セラミック材料によってその全面が覆われることになる。
【００８５】
以上において説明した本実施の形態における積層セラミックコンデンサ１Ａにおいては、上述したように、積層体１１Ａの第１側面１１ｅ上に設けられた第１連結電極３１によって複数の第１内部電極層１３Ａのすべてが連結されているとともに、第１連結電極３１と第１外部電極２１とが、複数の第１内部電極層１３Ａのうちの一部である接続用第１内部電極層１３Ａ１と、第１補助導電体層１４Ａと、第１電極接続部４１とによって接続されている。これにより、複数の第１内部電極層１３Ａのすべてが、積層体１１Ａの第１端面１１ｃの第２主面１１ｂ側の部分にのみ設けられた第１外部電極２１に対して電気的に導通した状態とされている。
【００８６】
また、当該積層セラミックコンデンサ１Ａにおいては、上述したように、積層体１１Ａの第２側面１１ｆ上に設けられた第２連結電極３２によって複数の第２内部電極層１３Ｂのすべてが連結されているとともに、第２連結電極３２と第２外部電極２２とが、複数の第２内部電極層１３Ｂのうちの一部である接続用第２内部電極層１３Ｂ１と、第２補助導電体層１４Ｂと、第２電極接続部４２とによって接続されている。これにより、複数の第２内部電極層１３Ｂのすべてが、積層体１１Ａの第２端面１１ｄの第２主面１１ｂ側の部分にのみ設けられた第２外部電極２２に対して電気的に導通した状態とされている。
【００８７】
したがって、当該構成を採用することにより、積層体１１Ａの第１端面１１ｃおよび第２端面１１ｄの全面を覆うように第１外部電極２１および第２外部電極２２を設けずとも、すべての第１内部電極層１３Ａおよびすべての第２内部電極層１３Ｂをこれら第１外部電極２１および第２外部電極２２にそれぞれ電気的に導通させることが可能になる。そのため、第１外部電極２１および第２外部電極２２を厚み方向Ｔにおいて狭小化するために静電容量を犠牲にする必要がなくなり、積層方向において内部電極層および積層用誘電体層の積層数を積み増すことで容易に大容量化を図ることが可能になる。
【００８８】
図７（Ａ）および図７（Ｂ）は、本実施の形態における積層セラミックコンデンサを含む実装構造体の模式断面図である。次に、この図７を参照して、本実施の形態における積層セラミックコンデンサ１Ａを含む実装構造体１００について説明する。
【００８９】
図７に示すように、本実施の形態における積層セラミックコンデンサ１Ａは、たとえば配線基板１１０に実装される。配線基板１１０の被実装面には、積層セラミックコンデンサ１Ａに対応して一対のランドである平面視矩形状の第１ランド１１１および第２ランド１１２が設けられている。
【００９０】
積層セラミックコンデンサ１Ａは、第１電極接続部４１および第２電極接続部４２が設けられた積層体１１Ａの第２主面１１ｂが上述した配線基板１１０の被実装面と対向するように配置された状態で配線基板１１０に実装され、より具体的には、第１外部電極２１、第１電極接続部４１および第１連結電極３１と第１ランド１１１とが半田接合材が固化してなる第１半田接合部１２１によって接合されるとともに、第２外部電極２２、第２電極接続部４２および第２連結電極３２と第２ランド１１２とが半田接合材が固化してなる第２半田接合部１２２によって接合されることで、配線基板１１０に物理的および電気的に接続されている。
【００９１】
積層セラミックコンデンサ１Ａの実装に際しては、予め第１ランド１１１および第２ランド１１２に半田ペースト等の半田接合材が付与され、当該半田接合材が付与された第１ランド１１１および第２ランド１１２に跨るように積層セラミックコンデンサ１Ａが配置され、半田接合材に外部から熱が加えられることにより半田接合材が溶融し、その後、半田接合材が冷却されて固化することで図示する如くの第１半田接合部１２１および第２半田接合部１２２が形成される。
【００９２】
その際、溶融した半田接合材は、第１ランド１１１および第２ランド１１２上において濡れ広がるとともに、第１電極接続部４１および第２電極接続部４２上において濡れ広がり、さらには、第１外部電極２１および第２外部電極２２上を濡れ上がる。
【００９３】
ここで、本実施の形態においては、上述したように第１外部電極２１および第２外部電極２２が厚み方向Ｔにおいて狭小化するように、これら第１外部電極２１および第２外部電極２２がいずれも積層体１１Ａの第１端面１１ｃおよび第２端面１１ｄの第２主面１１ｂ側の部分にのみ設けられたものであるため、半田接合材の濡れ上がり量は、当該第１外部電極２１および第２外部電極２２の厚み方向Ｔにおける寸法によって決定されることになる。
【００９４】
そのため、第１外部電極２１および第２外部電極２２の厚み方向Ｔにおける寸法を適宜調節することにより、第１外部電極２１および第２外部電極２２を濡れ上がることで形成される半田フィレットの大きさを実装安定性を確保する上で必要な大きさに制御することができ、必要以上に半田フィレットが大型化してしまうことが制限できることになる。
【００９５】
したがって、当該構成を採用することにより、主たる振動伝達経路である半田フィレットが必要以上に大型化することが制限できるため、積層セラミックコンデンサにおいて発生する振動が配線基板１１０に伝達されることを抑制することが可能になり、騒音の発生を抑制することができる。
【００９６】
このように、本実施の形態における積層セラミックコンデンサ１Ａとすることにより、騒音の発生を抑制しつつ大容量化することができる積層セラミックコンデンサとすることができる。
【００９７】
さらには、上記構成を採用することにより、圧電性および電歪性を有しない第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂが静電容量部と第２主面１１ｂとの間に位置することになるため、積層体１１Ａの第２主面１１ｂ側の部分の弾性率が高くなることになり、上述した実装構造にて当該積層セラミックコンデンサ１Ａを実装することにより（すなわち、当該第２主面１１ｂ側が配線基板等に対向した状態となるように実装することにより）、騒音の発生の抑制の効果をさらに高めることができる。
【００９８】
図８は、本実施の形態における積層セラミックコンデンサの製造フローを概略的に示す図である。次に、これら図８を参照して、本実施の形態における積層セラミックコンデンサの製造フローについて詳説する。
【００９９】
図８に示すように、本実施の形態における積層セラミックコンデンサ１Ａを製造するに際しては、まず、セラミックスラリーが調製される（工程Ｓ１）。具体的には、セラミックス粉末、バインダおよび溶剤等が所定の配合比率で混合され、これによりセラミックスラリーが形成される。
【０１００】
次に、セラミックグリーンシートが形成される（工程Ｓ２）。具体的には、セラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に成形されることにより、セラミックグリーンシートが製作される。
【０１０１】
次に、原料シートが形成される（工程Ｓ３）。具体的には、セラミックグリーンシートに導電性ペーストが所定のパターンを有するようにインクジェット法、スクリーン印刷法、グラビア印刷法等を用いて塗布されることにより、セラミックグリーンシート上に所定の導電パターンが設けられた原料シートが形成される。
【０１０２】
ここで、製作される原料シートは、図５において示した素材シート５０Ｂ１，５０Ｂ２，５０Ｃ１，５０Ｃ２，５０Ｄの各々について、その各々の素材シートを単位ユニットとして同形状の素材シートが平面的にマトリックス状に並ぶように複数敷き詰められたレイアウトを有する積層用原料シートが含まれる。
【０１０３】
なお、素材シート５０Ｂ１と素材シート５０Ｂ２は同形状であるため、これらを含む積層用原料シートとしては、同一の導電パターンを有するものが使用できる。また、素材シート５０Ｃ１と素材シート５０Ｃ２も同形状であるため、これらを含む積層用原料シートとしては、同一の導電パターンを有するものが使用できる。
【０１０４】
なお、積層用原料シートとしては、上述した導電パターンを有するものの他にも、上記工程Ｓ３を経ることなく製作されたセラミックグリーンシートのみからなるもの（すなわち、素材シート５０Ａとなるもの）も準備される。
【０１０５】
次に、積層用原料シートが積層される（工程Ｓ４）。具体的には、積層後の積層用原料シート群の内部において複数の導電パターンが所定の態様にて配置されることとなるように、上述した複数の積層用原料シートが所定のルールに従って積層される。
【０１０６】
次に、積層用原料シート群が圧着されることでマザーブロックが製作される（工程Ｓ５）。具体的には、たとえば静水圧プレス法等を用いて積層用原料シート群がその積層方向に沿って加圧されることで圧着され、これによりマザーブロックが製作される。
【０１０７】
次に、マザーブロックの一対の主表面のうちの一方（後述する分断工程（工程Ｓ７）後において、積層体１１Ａの第２主面１１ｂを構成することとなる方の主表面）に、所定の導電パターンが形成される（工程Ｓ６）。当該導電パターンは、第１電極接続部４１の下地層１５Ａおよび第２電極接続部４２の下地層１５Ｂとなるものであり、たとえばインクジェット法、スクリーン印刷法等によって形成される。
【０１０８】
次に、マザーブロックが分断されて積層体１１Ａが製作される（工程Ｓ７）。具体的には、押し切りやダイシングが実施されることによってマザーブロックが予め定められたカットラインに沿って行列状に分断され、これにより上述した積層体１１Ａの切り出しが行なわれる。
【０１０９】
当該マザーブロックが分断されて積層体１１Ａが製作される工程においては、積層体１１Ａの第１側面１１ｅにおいて第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）の幅方向引出し部１３ａ１および第１補助導電体層１４Ａの幅方向引出し部１４ａ１が露出した状態となるとともに、積層体１１Ａの第２側面１１ｆにおいて第２内部電極層１３Ｂ（接続用第２内部電極層１３Ｂ１を含む）の幅方向引出し部１３ｂ１および第２補助導電体層１４Ｂの幅方向引出し部１４ｂ１が露出した状態となるように切断が行なわれ、さらに、積層体１１Ａの第１端面１１ｃにおいて接続用第１内部電極層１３Ａ１の長さ方向引出し部１３ａ２および第１補助導電体層１４Ａの長さ方向引出し部１４ａ２が露出した状態となるとともに、積層体１１Ａの第２端面１１ｄにおいて接続用第２内部電極層１３Ｂ１の長さ方向引出し部１３ｂ２および第２補助導電体層１４Ｂの長さ方向引出し部１４ｂ２が露出した状態となるように切断が行なわれる（図６参照）。
【０１１０】
このとき、第１側面１１ｅ、第２側面１１ｆ、第１端面１１ｃおよび第２端面１１ｄにおいて各種の導電パターンの端部が露出するように切断が行われることにより、これら第１側面１１ｅ、第２側面１１ｆ、第１端面１１ｃおよび第２端面１１ｄのそれぞれにおいて露出する複数の導電パターンの端部が、それぞれ厚み方向Ｔにおいて重なるように揃って位置することになる。これにより、後述する工程において、当該端部の各々をそれぞれ第１外部電極２１、第２外部電極２２、第１連結電極３１および第２連結電極３２に接続することが可能になる。
【０１１１】
次に、積層体１１Ａの焼成が行なわれる（工程Ｓ８）。具体的には、積層体１１Ａが所定の温度に加熱され、これにより積層体１１Ａに含まれるセラミック材料および導電材料の焼結処理が行なわれる。
【０１１２】
次に、第１外部電極２１、第２外部電極２２、第１連結電極３１、第２連結電極３２、第１電極接続部４１および第２電極接続部４２が形成される（工程Ｓ９）。具体的には、積層体１１Ａの外表面にめっき処理にてＣｕめっき層、Ｎｉめっき層、Ｓｎめっき層が順次形成される。ここで実施されるめっき処理は、電解めっき処理であってもよいし、無電解めっき処理であってもよい。
【０１１３】
このとき、積層体１１Ａの第１側面１１ｅ、第２側面１１ｆ、第１端面１１ｃおよび第２端面１１ｄ上の各々においては、これら外表面において露出する導電パターンが近接して位置しているため、これらが下地層となってこれらを互いに接続するようにめっき層が形成されることになり、積層体１１Ａの第２主面１１ｂ上においては、上述した下地層１５Ａ，１５Ｂ上にめっき層が形成されることになる。これにより、第１外部電極２１、第２外部電極２２、第１連結電極３１および第２連結電極３２が、いずれもめっき層にて形成されることになり、第１電極接続部４１および第２電極接続部４２がいずれも焼結金属層である下地層１５Ａ，１５Ｂとめっき層の積層膜にて形成されることになる。
【０１１４】
上述した一連の工程を経ることにより、図１ないし図４に示した構造を有する積層セラミックコンデンサ１Ａを製造することができる。
【０１１５】
（第１変形例）
図９（Ａ）ないし図９（Ｃ）は、第１変形例に係る積層セラミックコンデンサの模式端面図である。以下、この図９を参照して、本第１変形例に係る積層セラミックコンデンサ１Ｂについて説明する。
【０１１６】
図９に示すように、本第１変形例に係る積層セラミックコンデンサ１Ｂは、上述した本実施の形態における積層セラミックコンデンサ１Ａと比較した場合に、第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂを備えていない点と、第１電極接続部４１および第２電極接続部４２（下地層１５Ａ，１５Ｂを含む）を備えていない点とにおいて主として相違している。
【０１１７】
より詳細には、積層セラミックコンデンサ１Ｂは、素体１０Ｂとしての積層体１１Ｂと、一対の外部電極としての第１外部電極２１および第２外部電極２２と、一対の連結電極としての第１連結電極３１および第２連結電極３２とを備えている。
【０１１８】
図９（Ａ）に示すように、第１外部電極２１は、第１端面１１ｃの第２主面１１ｂ寄りの部分に設けられており、第２外部電極２２は、第２端面１１ｄの第２主面１１ｂ寄りの部分に設けられている。一方、図９（Ｂ）に示すように、第１連結電極３１は、第１側面１１ｅの第１端面１１ｃ寄りの部分に設けられており、図９（Ｃ）に示すように、第２連結電極３２は、第２側面１１ｆの第２端面１１ｄ寄りの部分に設けられている。第１外部電極２１と第１連結電極３１とは、積層体１１Ｂの外表面において互いに離間して位置することで非接続とされている。第２外部電極２２と第２連結電極３２とは、積層体１１Ｂの外表面において互いに離間して位置することで非接続とされている。
【０１１９】
第１外部電極２１の第１主面１１ａ側に位置する端部は、第１連結電極３１の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置しており、第１端面１１ｃの第１外部電極２１によって覆われていない領域の厚み方向Ｔにおける高さＨ１（図９（Ａ）参照）は、第１側面１１ｅの第１連結電極３１によって覆われていない領域の厚み方向Ｔにおける高さｈ１（図９（Ｂ）参照）よりも大きく構成されている。
【０１２０】
また、第２外部電極２２の第１主面１１ａ側に位置する端部は、第２連結電極３２の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置しており、第２端面１１ｄの第２外部電極２２によって覆われていない領域の厚み方向Ｔにおける高さＨ２（図９（Ａ）参照）は、第２側面１１ｆの第２連結電極３２によって覆われていない領域の厚み方向Ｔにおける高さｈ２（図９（Ｃ）参照）よりも大きく構成されている。
【０１２１】
ここで、積層体１１Ｂは、第１端面１１ｃおよび第２端面１１ｄに直交する方向（すなわち長さ方向Ｌと平行な方向）から見た場合に、第１外部電極２１および第２外部電極２２のいずれにも重ならない第１領域Ｒ１と、第１外部電極２１および第２外部電極２２の少なくともいずれかに重なる第２領域Ｒ２とに、積層方向（すなわち厚み方向Ｔ）において区分される。これにより、積層体１１Ｂの内部に含まれる複数の導電体層は、第１主面１１ａ側に位置する上記第１領域Ｒ１に含まれる第１主面側導電体層と、第２主面１１ｂ側に位置する上記第２領域Ｒ２に含まれる第２主面側導電体層とに区分される。
【０１２２】
静電容量部を構成する複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂは、これら第１主面側導電体層および第２主面側導電体層に跨るように設けられている。また、第２主面側導電体層には、静電容量部を構成する複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂのみが含まれている。
【０１２３】
第１主面側導電体層に含まれる第１内部電極層１３Ａおよび第２内部電極層１３Ｂは、上述した本実施の形態における積層セラミックコンデンサ１Ａと同様の態様にてそれぞれ第１連結電極３１および第２連結電極３２に接続されており、第２主面側導電体層に含まれる第１内部電極層１３Ａおよび第２内部電極層１３Ｂは、いずれも接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１として構成され、上述した本実施の形態における積層セラミックコンデンサ１Ａと同様の態様にてそれぞれ第１連結電極３１および第１外部電極２１ならびに第２連結電極３２および第２外部電極２２に接続されている。
【０１２４】
このように構成した場合にも、第１連結電極３１によって複数の第１内部電極層１３Ａのすべてが連結されるとともに、第１連結電極３１と第１外部電極２１とが、接続用第１内部電極層１３Ａ１によって接続されることになり、また、第２連結電極３２によって複数の第２内部電極層１３Ｂのすべてが連結されるとともに、第２連結電極３２と第２外部電極２２とが、接続用第２内部電極層１３Ｂ１によって接続されることになる。
【０１２５】
そのため、当該構成を採用することにより、積層体１１Ｂの第１端面１１ｃおよび第２端面１１ｄの全面を覆うように第１外部電極２１および第２外部電極２２を設けずとも、すべての第１内部電極層１３Ａおよびすべての第２内部電極層１３Ｂをこれら第１外部電極２１および第２外部電極２２にそれぞれ電気的に導通させることが可能になる。したがって、上述した本実施の形態において説明した効果と同様の効果を得ることが可能になり、騒音の発生を抑制しつつ大容量化することができる積層セラミックコンデンサとすることができる。
【０１２６】
（第２変形例）
図１０（Ａ）ないし図１０（Ｃ）は、第２変形例に係る積層セラミックコンデンサの模式端面図である。以下、この図１０を参照して、本第２変形例に係る積層セラミックコンデンサ１Ｃについて説明する。
【０１２７】
図１０に示すように、本第２変形例に係る積層セラミックコンデンサ１Ｃは、上述した本実施の形態における積層セラミックコンデンサ１Ａと比較した場合に、接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１を備えていない点と、第１電極接続部４１および第２電極接続部４２（下地層１５Ａ，１５Ｂを含む）を備えていない点とにおいて主として相違している。
【０１２８】
より詳細には、積層セラミックコンデンサ１Ｃは、素体１０Ｃとしての積層体１１Ｃと、一対の外部電極としての第１外部電極２１および第２外部電極２２と、一対の連結電極としての第１連結電極３１および第２連結電極３２とを備えている。
【０１２９】
図１０（Ａ）に示すように、第１外部電極２１は、第１端面１１ｃの第２主面１１ｂ寄りの部分に設けられており、第２外部電極２２は、第２端面１１ｄの第２主面１１ｂ寄りの部分に設けられている。一方、図１０（Ｂ）に示すように、第１連結電極３１は、第１側面１１ｅの第１端面１１ｃ寄りの部分に設けられており、図１０（Ｃ）に示すように、第２連結電極３２は、第２側面１１ｆの第２端面１１ｄ寄りの部分に設けられている。第１外部電極２１と第１連結電極３１とは、積層体１１Ｃの外表面において互いに離間して位置することで非接続とされている。第２外部電極２２と第２連結電極３２とは、積層体１１Ｃの外表面において互いに離間して位置することで非接続とされている。
【０１３０】
第１外部電極２１の第１主面１１ａ側に位置する端部は、第１連結電極３１の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置しており、第１端面１１ｃの第１外部電極２１によって覆われていない領域の厚み方向Ｔにおける高さＨ１（図１０（Ａ）参照）は、第１側面１１ｅの第１連結電極３１によって覆われていない領域の厚み方向Ｔにおける高さｈ１（図１０（Ｂ）参照）よりも大きく構成されている。
【０１３１】
また、第２外部電極２２の第１主面１１ａ側に位置する端部は、第２連結電極３２の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置しており、第２端面１１ｄの第２外部電極２２によって覆われていない領域の厚み方向Ｔにおける高さＨ２（図１０（Ａ）参照）は、第２側面１１ｆの第２連結電極３２によって覆われていない領域の厚み方向Ｔにおける高さｈ２（図１０（Ｃ）参照）よりも大きく構成されている。
【０１３２】
ここで、積層体１１Ｃは、第１端面１１ｃおよび第２端面１１ｄに直交する方向（すなわち長さ方向Ｌと平行な方向）から見た場合に、第１外部電極２１および第２外部電極２２のいずれにも重ならない第１領域Ｒ１と、第１外部電極２１および第２外部電極２２の少なくともいずれかに重なる第２領域Ｒ２とに、積層方向（すなわち厚み方向Ｔ）において区分される。これにより、積層体１１Ｃの内部に含まれる複数の導電体層は、第１主面１１ａ側に位置する上記第１領域Ｒ１に含まれる第１主面側導電体層と、第２主面１１ｂ側に位置する上記第２領域Ｒ２に含まれる第２主面側導電体層とに区分される。
【０１３３】
静電容量部を構成する複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂは、これら第１主面側導電体層にのみ含まれるように設けられている。また、第２主面側導電体層には、第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂのみが含まれている。
【０１３４】
第１主面側導電体層に含まれる第１内部電極層１３Ａおよび第２内部電極層１３Ｂは、上述した本実施の形態における積層セラミックコンデンサ１Ａと同様の態様にてそれぞれ第１連結電極３１および第２連結電極３２に接続されており、第２主面側導電体層に含まれる第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂは、上述した本実施の形態における積層セラミックコンデンサ１Ａと同様の態様にてそれぞれ第１連結電極３１および第１外部電極２１ならびに第２連結電極３２および第２外部電極２２に接続されている。
【０１３５】
このように構成した場合にも、第１連結電極３１によって複数の第１内部電極層１３Ａのすべてが連結されるとともに、第１連結電極３１と第１外部電極２１とが、第１補助導電体層１４Ａによって接続されることになり、また、第２連結電極３２によって複数の第２内部電極層１３Ｂのすべてが連結されるとともに、第２連結電極３２と第２外部電極２２とが、第２補助導電体層１４Ｂによって接続されることになる。
【０１３６】
そのため、当該構成を採用することにより、積層体１１Ｃの第１端面１１ｃおよび第２端面１１ｄの全面を覆うように第１外部電極２１および第２外部電極２２を設けずとも、すべての第１内部電極層１３Ａおよびすべての第２内部電極層１３Ｂをこれら第１外部電極２１および第２外部電極２２にそれぞれ電気的に導通させることが可能になる。したがって、上述した本実施の形態において説明した効果と同様の効果を得ることが可能になり、騒音の発生を抑制しつつ大容量化することができる積層セラミックコンデンサとすることができる。
【０１３７】
（第３変形例）
図１１（Ａ）ないし図１１（Ｃ）は、第３変形例に係る積層セラミックコンデンサの模式端面図である。以下、この図１１を参照して、本第３変形例に係る積層セラミックコンデンサ１Ｄについて説明する。
【０１３８】
図１１に示すように、本第３変形例に係る積層セラミックコンデンサ１Ｄは、上述した本実施の形態における積層セラミックコンデンサ１Ａと比較した場合に、接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１を備えていない点と、第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂを備えていない点とにおいて主として相違している。
【０１３９】
より詳細には、積層セラミックコンデンサ１Ｄは、素体１０Ｄとしての積層体１１Ｄと、一対の外部電極としての第１外部電極２１および第２外部電極２２と、一対の連結電極としての第１連結電極３１および第２連結電極３２と、一対の電極接続部としての第１電極接続部４１および第２電極接続部４２とを備えている。
【０１４０】
図１１（Ａ）に示すように、第１外部電極２１は、第１端面１１ｃの第２主面１１ｂ寄りの部分に設けられており、第２外部電極２２は、第２端面１１ｄの第２主面１１ｂ寄りの部分に設けられている。一方、図１１（Ｂ）に示すように、第１連結電極３１は、第１側面１１ｅの第１端面１１ｃ寄りの部分に設けられており、図１１（Ｃ）に示すように、第２連結電極３２は、第２側面１１ｆの第２端面１１ｄ寄りの部分に設けられている。また、第１電極接続部４１は、第１端面１１ｃ上に設けられた第１外部電極２１と、第１側面１１ｅ上に設けられた第１連結電極３１とを接続するように、第２主面１１ｂの第１端面１１ｃ寄りの部分に設けられており、第２電極接続部４２は、第２端面１１ｄ上に設けられた第２外部電極２２と、第２側面１１ｆ上に設けられた第２連結電極３２とを接続するように、第２主面１１ｂの第２端面１１ｄ寄りの部分に設けられている。
【０１４１】
第１外部電極２１の第１主面１１ａ側に位置する端部は、第１連結電極３１の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置しており、第１端面１１ｃの第１外部電極２１によって覆われていない領域の厚み方向Ｔにおける高さＨ１（図１１（Ａ）参照）は、第１側面１１ｅの第１連結電極３１によって覆われていない領域の厚み方向Ｔにおける高さｈ１（図１１（Ｂ）参照）よりも大きく構成されている。
【０１４２】
また、第２外部電極２２の第１主面１１ａ側に位置する端部は、第２連結電極３２の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置しており、第２端面１１ｄの第２外部電極２２によって覆われていない領域の厚み方向Ｔにおける高さＨ２（図１１（Ａ）参照）は、第２側面１１ｆの第２連結電極３２によって覆われていない領域の厚み方向Ｔにおける高さｈ２（図１１（Ｃ）参照）よりも大きく構成されている。
【０１４３】
ここで、積層体１１Ｄは、第１端面１１ｃおよび第２端面１１ｄに直交する方向（すなわち長さ方向Ｌと平行な方向）から見た場合に、第１外部電極２１および第２外部電極２２のいずれにも重ならない第１領域Ｒ１と、第１外部電極２１および第２外部電極２２の少なくともいずれかに重なる第２領域Ｒ２とに、積層方向（すなわち厚み方向Ｔ）において区分される。これにより、積層体１１Ｄの内部に含まれる複数の導電体層は、第１主面１１ａ側に位置する上記第１領域Ｒ１に含まれる第１主面側導電体層と、第２主面１１ｂ側に位置する上記第２領域Ｒ２に含まれる第２主面側導電体層とに区分される。
【０１４４】
静電容量部を構成する複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂは、これら第１主面側導電体層および第２主面側導電体層に跨るように設けられている。また、第２主面側導電体層には、静電容量部を構成する複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂのみが含まれている。
【０１４５】
第１主面側導電体層に含まれる第１内部電極層１３Ａおよび第２内部電極層１３Ｂは、上述した本実施の形態における積層セラミックコンデンサ１Ａと同様の態様にてそれぞれ第１連結電極３１および第２連結電極３２に接続されている。一方、第２主面側導電体層に含まれる第１内部電極層１３Ａおよび第２内部電極層１３Ｂも、第１主面側導電体層に含まれる第１内部電極層１３Ａおよび第２内部電極層１３Ｂと同様の態様にてそれぞれ第１連結電極３１および第２連結電極３２に接続されている。
【０１４６】
このように構成した場合にも、第１連結電極３１によって複数の第１内部電極層１３Ａのすべてが連結されるとともに、第１連結電極３１と第１外部電極２１とが、積層体１１Ｄの外表面に設けられた第１電極接続部４１によって接続されることになり、また、第２連結電極３２によって複数の第２内部電極層１３Ｂのすべてが連結されるとともに、第２連結電極３２と第２外部電極２２とが、積層体１１Ｄの外表面に設けられた第２電極接続部４２によって接続されることになる。
【０１４７】
そのため、当該構成を採用することにより、積層体１１Ｄの第１端面１１ｃおよび第２端面１１ｄの全面を覆うように第１外部電極２１および第２外部電極２２を設けずとも、すべての第１内部電極層１３Ａおよびすべての第２内部電極層１３Ｂをこれら第１外部電極２１および第２外部電極２２にそれぞれ電気的に導通させることが可能になる。したがって、上述した本実施の形態において説明した効果と同様の効果を得ることが可能になり、騒音の発生を抑制しつつ大容量化することができる積層セラミックコンデンサとすることができる。
【０１４８】
なお、本第３変形例に係る積層セラミックコンデンサ１Ｄにおいては、第１端面１１ｃおよび第２端面１１ｄに直交する方向（すなわち長さ方向Ｌと平行な方向）から見た場合に、第１外部電極２１および第２外部電極２２に重ならない第１主面側導電体層と、第１外部電極２１および第２外部電極２２に重なる第２主面側導電体層とが含まれるように構成した場合を例示したが、必ずしもこのように構成する必要はなく、当該方向から見た場合に、第１外部電極２１および第２外部電極２２に重ならない導電体層のみが含まれるように構成してもよい。
【０１４９】
（第４変形例）
図１２（Ａ）および図１２（Ｂ）は、第４変形例に係る積層セラミックコンデンサの斜視図である。以下、この図１２を参照して、本第４変形例に係る積層セラミックコンデンサ１Ｅについて説明する。
【０１５０】
図１２に示すように、本第４変形例に係る積層セラミックコンデンサ１Ｅは、上述した本実施の形態における積層セラミックコンデンサ１Ａと比較した場合に、素体１０Ｅとしての積層体１１Ｅの外表面に設けられる電極の構成において異なっている点と、これに伴って積層体１１Ｅの内部の構成が積層体１１Ａと一部異なっている点とにおいて相違している。
【０１５１】
具体的には、積層セラミックコンデンサ１Ｅにおいては、第１外部電極２１と第１連結電極３１とが、積層体１１Ｅの第２主面１１ｂに設けられた第１電極接続部４１を介してのみならず、第１端面１１ｃと第１側面１１ｅとの境界に位置する稜部を跨って接続されており、また、第２外部電極２２と第２連結電極３２とが、積層体１１Ｅの第２主面１１ｂに設けられた第２電極接続部４２を介してのみならず、第２端面１１ｄと第２側面１１ｆとの境界に位置する稜部を跨って接続されている。
【０１５２】
さらには、第２側面１１ｆの第１端面１１ｃ寄りの部分であってかつ第２主面１１ｂ寄りの部分には、第１外部電極２１および第１電極接続部４１に接続するように第１側面電極部４５が設けられており、また、第１側面１１ｅの第２端面１１ｄ寄りの部分であってかつ第２主面１１ｂ寄りの部分には、第２外部電極２２および第２電極接続部４２に接続するように第２側面電極部４６が設けられている。
【０１５３】
このように構成した場合にも、上述した本実施の形態において説明した効果と同様の効果を得ることが可能になり、騒音の発生を抑制しつつ大容量化することができる積層セラミックコンデンサとすることができる。
【０１５４】
また、上記構成を採用した場合には、第１外部電極２１と第１連結電極３１とが接続する積層体１１Ｅの稜部近傍においても、積層体１１Ｅの内部に設けられた接続用第１内部電極層１３Ａ１の幅方向引出し部１３ａ１および長さ方向引出し部１３ａ２を途切れることなく積層体１１Ｅの外表面において露出させることができるとともに、第２外部電極２２と第２連結電極３２とが接続する積層体１１Ｅの稜部近傍においても、積層体１１Ｅの内部に設けられた接続用第２内部電極層１３Ｂ１の幅方向引出し部１３ｂ１および長さ方向引出し部１３ｂ２を途切れることなく積層体１１Ｅの外表面において露出させることができることになる。
【０１５５】
そのため、そのように構成した場合には、上述した本実施の形態における積層セラミックコンデンサ１Ａと比較して、第１外部電極２１および第１連結電極３１と接続用第１内部電極層１３Ａ１との接続面積ならびに第２外部電極２２および第２連結電極３２と接続用第２内部電極層１３Ｂ１との接続面積を増加させることが可能になり、等価直列抵抗（ＥＳＲ）を低く抑えることも可能になる。
【０１５６】
さらには、接続用第１内部電極層１３Ａ１と第１側面電極部４５とを接続するとともに、接続用第２内部電極層１３Ｂ１と第２側面電極部４６とを接続することにより、さらなる低ＥＳＲ化を図ることも可能である。
【０１５７】
（第５変形例）
図１３（Ａ）および図１３（Ｂ）は、第５変形例に係る積層セラミックコンデンサの斜視図であり、図１４（Ａ）ないし図１４（Ｃ）は、第５変形例に係る積層セラミックコンデンサの模式端面図である。以下、これら図１３および図１４を参照して、本第５変形例に係る積層セラミックコンデンサ１Ｆについて説明する。
【０１５８】
図１３および図１４に示すように、本第５変形例に係る積層セラミックコンデンサ１Ｆは、上述した本実施の形態における積層セラミックコンデンサ１Ａと比較した場合に、積層体１１Ｆの外表面に設けられる電極の構成において異なっている点と、これに伴って積層体１１Ｆの内部の構成が積層体１１Ａと異なっている点とにおいて相違している。
【０１５９】
より詳細には、積層セラミックコンデンサ１Ｅは、素体１０Ｆである積層体１１Ｆと、４つの外部電極としての第１外部電極２１、第２外部電極２２、第３外部電極２３および第４外部電極２４と、一対の連結電極としての第１連結電極３１および第２連結電極３２と、４つの電極接続部としての第１電極接続部４１、第２電極接続部４２、第３電極接続部４３および第４電極接続部４４とを備えている。
【０１６０】
図１３（Ａ）および図１４（Ａ）に示すように、第１外部電極２１は、第１端面１１ｃの第２主面１１ｂ寄りの部分に設けられており、第３外部電極２３は、第１端面１１ｃの第１主面１１ａ寄りの部分に設けられている。これら第１外部電極２１および第３外部電極２３は、第１端面１１ｃ上においては接続されていない。また、図１３（Ｂ）および図１４（Ａ）に示すように、第２外部電極２２は、第２端面１１ｄの第２主面１１ｂ寄りの部分に設けられており、第４外部電極２４は、第２端面１１ｄの第１主面１１ａ寄りの部分に設けられている。これら第２外部電極２２および第４外部電極２４は、第２端面１１ｄ上においては接続されていない。
【０１６１】
図１３（Ａ）および図１４（Ｂ）に示すように、第１連結電極３１は、第１側面１１ｅの第１端面１１ｃ寄りの部分に設けられており、図１３（Ｂ）および図１４（Ｃ）に示すように、第２連結電極３２は、第２側面１１ｆの第２端面１１ｄ寄りの部分に設けられている。
【０１６２】
図１３および図１４に示すように、第１電極接続部４１は、第１端面１１ｃ上に設けられた第１外部電極２１と、第１側面１１ｅ上に設けられた第１連結電極３１とを接続するように、第２主面１１ｂの第１端面１１ｃ寄りの部分に設けられており、第３電極接続部４３は、第１端面１１ｃ上に設けられた第３外部電極２３と、第１側面１１ｅ上に設けられた第１連結電極３１とを接続するように、第１主面１１ａの第１端面１１ｃ寄りの部分に設けられている。また、図１３および図１４に示すように、第２電極接続部４２は、第２端面１１ｄ上に設けられた第２外部電極２２と、第２側面１１ｆ上に設けられた第２連結電極３２とを接続するように、第２主面１１ｂの第２端面１１ｄ寄りの部分に設けられており、第４電極接続部４４は、第２端面１１ｄ上に設けられた第４外部電極２４と、第２側面１１ｆ上に設けられた第２連結電極３２とを接続するように、第１主面１１ａの第２端面１１ｄ寄りの部分に設けられている。
【０１６３】
このように構成することにより、第１外部電極２１と第３外部電極２３とは、第１電極接続部４１、第３電極接続部４３および第１連結電極３１を介して相互に電気的に導通することで電気的に等価になるとともに、第２外部電極２２と第４外部電極２４とは、第２電極接続部４２、第４電極接続部４４および第２連結電極３２を介して相互に電気的に導通することで電気的に等価になる。
【０１６４】
第１外部電極２１の第１主面１１ａ側に位置する端部は、第１連結電極３１の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置しており、第１端面１１ｃの第１外部電極２１によって覆われていない領域の厚み方向Ｔにおける高さＨ１（図１４（Ａ）参照）は、第１側面１１ｅの第１連結電極３１によって覆われていない領域の厚み方向Ｔにおける高さｈ１（本第５変形例においては、当該高さｈ１＝０となる（図１４（Ｂ）参照））よりも大きく構成されている。
【０１６５】
また、第２外部電極２２の第１主面１１ａ側に位置する端部は、第２連結電極３２の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置しており、第２端面１１ｄの第２外部電極２２によって覆われていない領域の厚み方向Ｔにおける高さＨ２（図１４（Ａ）参照）は、第２側面１１ｆの第２連結電極３２によって覆われていない領域の厚み方向Ｔにおける高さｈ２（本第５変形例においては、当該高さｈ２＝０となる（図１４（Ｃ）参照））よりも大きく構成されている。
【０１６６】
ここで、積層体１１Ｆは、第１端面１１ｃおよび第２端面１１ｄに直交する方向（すなわち長さ方向Ｌと平行な方向）から見た場合に、第１外部電極２１および第２外部電極２２のいずれにも重ならない第１領域Ｒ１と、第１外部電極２１および第２外部電極２２の少なくともいずれかに重なる第２領域Ｒ２とに、積層方向（すなわち厚み方向Ｔ）において区分される。これにより、積層体１１Ｆの内部に含まれる複数の導電体層は、第１主面１１ａ側に位置する上記第１領域Ｒ１に含まれる第１主面側導電体層と、第２主面１１ｂ側に位置する上記第２領域Ｒ２に含まれる第２主面側導電体層とに区分される。さらに、第１主面側導電体層は、第１端面１１ｃおよび第２端面１１ｄに直交する方向（すなわち長さ方向Ｌと平行な方向）から見た場合に、第３外部電極２３および第４外部電極２４に重ならないように配置された導電体層と、第１端面１１ｃおよび第２端面１１ｄに直交する方向（すなわち長さ方向Ｌと平行な方向）から見た場合に、第３外部電極２３および第４外部電極２４に重なるように配置された導電体層とに区分される。
【０１６７】
静電容量部を構成する複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂは、これら第１主面側導電体層および第２主面側導電体層に跨るように設けられており、第２主面側導電体層には、静電容量部を構成する接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１と、第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂとが含まれている。また、第１主面側導電体層のうち、第１端面１１ｃおよび第２端面１１ｄに直交する方向（すなわち長さ方向Ｌと平行な方向）から見た場合に、第３外部電極２３および第４外部電極２４に重なるように配置された導電体層には、静電容量部を構成する接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１と、第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂとが含まれている。
【０１６８】
第１内部電極層１３Ａおよび第２内部電極層１３Ｂ（接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１を含む）ならびに第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂと、第１連結電極３１および第２連結電極３２との接続の態様は、上述した本実施の形態における積層セラミックコンデンサ１Ａにおける接続の態様に準じたものとされており、また、接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１ならびに第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂと、第１外部電極２１および第２外部電極２２または第３外部電極２３および第４外部電極２４との接続の態様は、上述した本実施の形態における積層セラミックコンデンサ１Ａにおける接続の態様に準じたものとされている。
【０１６９】
このように構成した場合には、第１連結電極３１によって複数の第１内部電極層１３Ａのすべてが連結されるとともに、第１連結電極３１と第１外部電極２１および第３外部電極２３とが、複数の第１内部電極層１３Ａのうちの一部である接続用第１内部電極層１３Ａ１と、第１補助導電体層１４Ａと、第１電極接続部４１または第３電極接続部４３とによって接続されることになり、また、第２連結電極３２によって複数の第２内部電極層１３Ｂのすべてが連結されるとともに、第２連結電極３２と第２外部電極２２および第４外部電極２４とが、複数の第２内部電極層１３Ｂのうちの一部である接続用第２内部電極層１３Ｂ１と、第２補助導電体層１４Ｂと、第２電極接続部４２または第４電極接続部４４とによって接続されることになる。
【０１７０】
そのため、当該構成を採用することにより、積層セラミックコンデンサ１Ｆが上下対称の構成を有することになるため、第１主面１１ａ側および第２主面１１ｂ側のいずれを実装面（すなわち、配線基板等に対向して配置される面）として選択した場合にも、上述した本実施の形態において説明した効果と同様の効果を得ることが可能になり、騒音の発生を抑制しつつ大容量化することができる積層セラミックコンデンサとすることができる。
【０１７１】
（実施の形態２）
図１５（Ａ）および図１５（Ｂ）は、本発明の実施の形態２における積層セラミックコンデンサの斜視図であり、図１６は、図１５に示す積層セラミックコンデンサの平面図である。図１７（Ａ）ないし図１７（Ｃ）は、それぞれ図１６中に示すＸＶＩＩＡ−ＸＶＩＩＡ線、ＸＶＩＩＢ−ＸＶＩＩＢ線およびＸＶＩＩＣ−ＸＶＩＩＣ線に沿った模式端面図であり、図１８（Ａ）ないし図１８（Ｂ）は、それぞれ図１６中に示すＸＶＩＩＩＡ−ＸＶＩＩＩＡ線およびＸＶＩＩＩＢ−ＸＶＩＩＩＢ線に沿った模式端面図である。まず、これら図１５ないし図１８を参照して、本実施の形態における積層セラミックコンデンサ１Ｇについて説明する。
【０１７２】
図１５ないし図１８に示すように、本実施の形態における積層セラミックコンデンサ１Ｇは、素体１０Ｇと、一対の外部電極としての第１外部電極２１および第２外部電極２２と、一対の電極接続部としての第１電極接続部４１および第２電極接続部４２とを備えている。
【０１７３】
素体１０Ｇは、直方体形状を有しており、積層体１１Ｇと、当該積層体１１Ｇの所定部位を覆う一対の被覆絶縁層としての被覆用誘電体層（当該被覆用誘電体層には、第１被覆絶縁層としての第１被覆用誘電体層１６Ａと、第２被覆絶縁層としての第２被覆用誘電体層１６Ｂとが含まれる）および一対の連結電極（当該連結電極には、第１連結電極３１と第２連結電極３２とが含まれる）とを含んでいる。なお、ここで言う直方体形状には、素体の角部および稜部に丸みが付けられたものや、素体の表面に全体的に見て無視できる程度の段差や凹凸が設けられたもの等が含まれる。
【０１７４】
積層体１１Ｇは、直方体形状を有しており、上述した実施の形態１における積層体１１Ａと近似の構成を有している。
【０１７５】
すなわち、積層体１１Ｇは、第１端面１１ｃおよび第２端面１１ｄに直交する方向（すなわち長さ方向Ｌと平行な方向）から見た場合に、第１外部電極２１および第２外部電極２２のいずれにも重ならない第１領域Ｒ１と、第１外部電極２１および第２外部電極２２の少なくともいずれかに重なる第２領域Ｒ２とに、積層方向（すなわち厚み方向Ｔ）において区分される。これにより、積層体１１Ｇの内部に含まれる複数の導電体層は、第１主面１１ａ側に位置する上記第１領域Ｒ１に含まれる第１主面側導電体層と、第２主面１１ｂ側に位置する上記第２領域Ｒ２に含まれる第２主面側導電体層とに区分される。
【０１７６】
静電容量部を構成する複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂは、これら第１主面側導電体層および第２主面側導電体層に跨るように設けられている。また、第２主面側導電体層には、静電容量部を構成する接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１と、第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂとが含まれている。
【０１７７】
第１連結電極３１は、上述した静電容量部よりも素体１０Ｇの第１側面側外表面１０ｅ側に設けられている。より詳細には、第１連結電極３１は、平面視矩形状の形状を有しており、積層体１１Ｇの第１側面１１ｅ上に設けられることで素体１０Ｇの第１側面側外表面１０ｅに沿って延在して位置している。
【０１７８】
また、第２連結電極３２は、上述した静電容量部よりも素体１０Ｇの第２側面側外表面１０ｆ側に設けられている。より詳細には、第２連結電極３２は、平面視矩形状の形状を有しており、積層体１１Ｇの第２側面１１ｆ上に設けられることで素体１０Ｇの第２側面側外表面１０ｆに沿って延在して位置している。
【０１７９】
第１主面側導電体層に含まれる第１内部電極層１３Ａおよび第２内部電極層１３Ｂは、上述した実施の形態１における積層セラミックコンデンサ１Ａと同様の態様にてそれぞれ第１連結電極３１および第２連結電極３２に接続されており、第２主面側導電体層に含まれる第１内部電極層１３Ａおよび第２内部電極層１３Ｂは、いずれも接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１として構成され、上述した実施の形態１における積層セラミックコンデンサ１Ａと同様の態様にてそれぞれ第１連結電極３１および第１外部電極２１ならびに第２連結電極３２および第２外部電極２２に接続されている。また、第２主面側導電体層に含まれる第１補助導電体層１４Ａおよび第２補助導電体層１４Ｂについても、上述した実施の形態１における積層セラミックコンデンサ１Ａと同様の態様にてそれぞれ第１連結電極３１および第１外部電極２１ならびに第２連結電極３２および第２外部電極２２に接続されている。
【０１８０】
第１被覆用誘電体層１６Ａは、上述した静電容量部よりも素体１０Ｇの第１側面側外表面１０ｅ側に設けられており、当該第１被覆用誘電体層１６Ａによって素体１０Ｇの第１側面側外表面１０ｅが規定されている。より詳細には、第１被覆用誘電体層１６Ａは、第１連結電極３１が設けられた積層体１１Ｇの第１側面１１ｅ上に設けられており、複数の第１内部電極層１３Ａが接続された側とは反対側に位置する第１連結電極３１の表面を覆っている。第１被覆用誘電体層１６Ａは、第１連結電極３１が素体１０Ｇの第１側面側外表面１０ｅ側において外部に対して露出することを防止するためのものである。
【０１８１】
ここで、本実施の形態においては、幅方向Ｗに沿って見た場合に、第１連結電極３１が、長さ方向Ｌおよび厚み方向Ｔのいずれにおいても積層体１１Ｇの端部に達することのないように形成されている。これにより、第１連結電極３１は、素体１０Ｇの内部において完全に埋設されることになり、第１連結電極３１が第１外部電極２１および第２外部電極２２のいずれに対しても非接続となっている。
【０１８２】
第２被覆用誘電体層１６Ｂは、上述した静電容量部よりも素体１０Ｇの第２側面側外表面１０ｆ側に設けられており、当該第２被覆用誘電体層１６Ｂによって素体１０Ｇの第２側面側外表面１０ｆが規定されている。より詳細には、第２被覆用誘電体層１６Ｂは、第２連結電極３２が設けられた積層体１１Ｇの第２側面１１ｆ上に設けられており、複数の第２内部電極層１３Ｂが接続された側とは反対側に位置する第２連結電極３２の表面を覆っている。第２被覆用誘電体層１６Ｂは、第２連結電極３２が素体１０Ｇの第２側面側外表面１０ｆ側において外部に対して露出することを防止するためのものである。
【０１８３】
ここで、本実施の形態においては、幅方向Ｗに沿って見た場合に、第２連結電極３２が、長さ方向Ｌおよび厚み方向Ｔのいずれにおいても積層体１１Ｇの端部に達することのないように形成されている。これにより、第２連結電極３２は、素体１０Ｇの内部において完全に埋設されることになり、第２連結電極３２が第１外部電極２１および第２外部電極２２のいずれに対しても非接続となっている。
【０１８４】
なお、第１被覆用誘電体層１６Ａおよび第２被覆用誘電体層１６Ｂとしては、上述した実施の形態１において説明した積層用誘電体層１２と同種のものが利用できる。
【０１８５】
第１外部電極２１の第１主面１１ａ側に位置する端部は、第１連結電極３１の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置しており、第１端面１１ｃの第１外部電極２１によって覆われていない領域の厚み方向Ｔにおける高さＨ１（図１７（Ｂ）参照）は、第１側面１１ｅの第１連結電極３１によって覆われていない領域の厚み方向Ｔにおける高さｈ１（図１８（Ａ）参照）よりも大きく構成されている。
【０１８６】
また、第２外部電極２２の第１主面１１ａ側に位置する端部は、第２連結電極３２の第１主面１１ａ側に位置する端部よりも厚み方向Ｔにおいて第２主面１１ｂ側に位置しており、第２端面１１ｄの第２外部電極２２によって覆われていない領域の厚み方向Ｔにおける高さＨ２（図１７（Ｂ）参照）は、第２側面１１ｆの第２連結電極３２によって覆われていない領域の厚み方向Ｔにおける高さｈ２（図１８（Ｂ）参照）よりも大きく構成されている。
【０１８７】
図１９は、本実施の形態における積層セラミックコンデンサの積層体の積層構造を示す分解斜視図であり、図２０は、本実施の形態における積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。次に、これら図１９および図２０を参照して、上述した積層体１１Ｇの積層構造および素体１０Ｇの組付構造について説明する。
【０１８８】
図１９に示すように、積層体１１Ｇは、構成の異なる複数の素材シート５０Ａ，５０Ｅ１，５０Ｅ２，５０Ｆ１，５０Ｆ２，５０Ｇからなる素材シート群を材料として製作されるものであり、より詳細には、これら構成の異なる複数の素材シート５０Ａ，５０Ｅ１，５０Ｅ２，５０Ｆ１，５０Ｆ２，５０Ｇが所定の順番で所定数積層されて圧着されることによって製作される。
【０１８９】
素材シート５０Ａは、その表面に導電パターンが形成されていないセラミック素地５１のみからなるものである。素材シート５０Ａは、積層セラミックコンデンサ１Ｇの静電容量部よりも第１主面１１ａ側および第２主面１１ｂ側に位置することとなる積層用誘電体層１２を構成することになる。
【０１９０】
素材シート５０Ｅ１，５０Ｅ２は、セラミック素地５１の表面に所定形状の導電パターン５２が形成されたものである。素材シート５０Ｅ１のうちの導電パターン５２は、幅方向引出し部１３ａ１となる部分を含む平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第１主面側導電体層に該当する部分の第１内部電極層１３Ａ（すなわち第１導電体層）を構成することになる。素材シート５０Ｅ２のうちの導電パターン５２は、幅方向引出し部１３ｂ１となる部分を含む平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第１主面側導電体層に該当する部分の第２内部電極層１３Ｂ（すなわち第２導電体層）を構成することになる。また、素材シート５０Ｅ１，５０Ｅ２のうちのセラミック素地５１は、主として積層セラミックコンデンサ１Ｇの静電容量部に含まれる積層用誘電体層１２を構成することになる。
【０１９１】
素材シート５０Ｆ１，５０Ｆ２は、セラミック素地５１の表面に所定形状の導電パターン５２が形成されたものである。素材シート５０Ｆ１のうちの導電パターン５２は、幅方向引出し部１３ａ１および長さ方向引出し部１３ａ２となる部分を含む平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第２主面側導電体層に該当する部分の第１内部電極層１３Ａである接続用第１内部電極層１３Ａ１（すなわち第３導電体層）を構成することになる。素材シート５０Ｆ２のうちの導電パターン５２は、幅方向引出し部１３ｂ１および長さ方向引出し部１３ｂ２となる部分を含む平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第２主面側導電体層に該当する部分の第２内部電極層１３Ｂである接続用第２内部電極層１３Ｂ１（すなわち第４導電体層）を構成することになる。また、素材シート５０Ｆ１，５０Ｆ２のうちのセラミック素地５１は、主として積層セラミックコンデンサ１Ｇの静電容量部に含まれる積層用誘電体層１２を構成することになる。
【０１９２】
素材シート５０Ｇは、セラミック素地５１の表面に所定形状の一対の導電パターン５２が形成されたものである。素材シート５０Ｇのうちの導電パターン５２の一方は、幅方向引出し部１４ａ１および長さ方向引出し部１４ａ２となる部分を含む平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第１補助導電体層１４Ａを構成することになる。素材シート５０Ｇのうちの導電パターン５２の他方は、幅方向引出し部１４ｂ１および長さ方向引出し部１４ｂ２となる部分を含む平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第１補助導電体層１４Ａを構成することになる。また、素材シート５０Ｄのうちのセラミック素地５１は、積層セラミックコンデンサ１Ｇの静電容量部と第２主面１１ｂとの間の部分に含まれる積層用誘電体層１２を構成することになる。
【０１９３】
これら構成の異なる複数の素材シート５０Ａ，５０Ｅ１，５０Ｅ２，５０Ｆ１，５０Ｆ２，５０Ｇが所定の順番で所定数積層されて圧着されることで製作された積層体１１Ｇは、図２０に示す如くの形状を有することになる。すなわち、積層体１１Ｇの６つの外表面は、いずれもセラミック材料によって主として覆われることになり、そのうちの一部においてのみ各種の導電パターンが露出することになる。
【０１９４】
具体的には、第１主面１１ａにおいては、導電パターンは露出せず、セラミック材料によってその全面が覆われることになる。
【０１９５】
第１側面１１ｅにおいては、各種の導電パターンのうち、第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）の幅方向引出し部１３ａ１の端部および第１補助導電体層１４Ａの幅方向引出し部１４ａ１の端部のみが露出して位置することになり、第１端面１１ｃにおいては、各種の導電パターンのうち、接続用第１内部電極層１３Ａ１の長さ方向引出し部１３ａ２の端部および第１補助導電体層１４Ａの長さ方向引出し部１４ａ２の端部のみが露出して位置することになる。各種の導電パターンの上記端部は、厚み方向Ｔにおいて重なるように揃って位置しており、これにより当該端部を第１連結電極３１に接続することが可能になる。
【０１９６】
また、図２０においては表われないが、第２側面１１ｆにおいては、各種の導電パターンのうち、第２内部電極層１３Ｂ（接続用第２内部電極層１３Ｂ１を含む）の幅方向引出し部１３ｂ１の端部および第２補助導電体層１４Ｂの幅方向引出し部１４ｂ１の端部のみが露出して位置することになり、第２端面１１ｄにおいては、各種の導電パターンのうち、接続用第２内部電極層１３Ｂ１の長さ方向引出し部１３ｂ２の端部および第２補助導電体層１４Ｂの長さ方向引出し部１４ｂ２の端部のみが露出して位置することになる。各種の導電パターンの上記端部は、厚み方向Ｔにおいて重なるように揃って位置しており、これにより当該端部を第２連結電極３２に接続することが可能になる。
【０１９７】
また、図２０においては表われないが、第２主面１１ｂにおいては、導電パターンは露出せず、セラミック材料によってその全面が覆われることになる。
【０１９８】
一方、図２０に示すように、素体１０Ｇは、当該積層体１１Ｇと、素材シート５０Ｒ，５０Ｌとを材料として製作されるものであり、より詳細には、積層体１１Ｇの第１側面１１ｅに素材シート５０Ｒが貼り付けられるとともに、積層体１１Ｇの第２側面１１ｆに素材シート５０Ｌが貼り付けられ、その後これら貼り付けられた素材シート５０Ｒ，５０Ｌが積層体１１Ｇに対して圧着されることによって製作される。
【０１９９】
素材シート５０Ｒ，５０Ｌは、セラミック素地５１の表面に所定形状の導電パターン５２が形成されたものである。素材シート５０Ｒのうちの導電パターン５２は、平面視した場合にセラミック素地５１のいずれの縁部にも達しないように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第１連結電極３１を構成することになる。また、素材シート５０Ｒのうちのセラミック素地５１は、積層セラミックコンデンサ１Ｇの第１被覆用誘電体層１６Ａを構成することになる。素材シート５０Ｌのうちの導電パターン５２は、平面視した場合にセラミック素地５１のいずれの縁部にも達しないように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第２連結電極３２を構成することになる。また、素材シート５０Ｌのうちのセラミック素地５１は、積層セラミックコンデンサ１Ｇの第２被覆用誘電体層１６Ｂを構成することになる。
【０２００】
以上において説明した本実施の形態における積層セラミックコンデンサ１Ｇにおいては、第１連結電極３１によって複数の第１内部電極層１３Ａのすべてが連結されるとともに、第１連結電極３１と第１外部電極２１とが、複数の第１内部電極層１３Ａのうちの一部である接続用第１内部電極層１３Ａ１と、第１補助導電体層１４Ａと、第１電極接続部４１とによって接続されることになり、また、第２連結電極３２によって複数の第２内部電極層１３Ｂのすべてが連結されるとともに、第２連結電極３２と第２外部電極２２とが、複数の第２内部電極層１３Ｂのうちの一部である接続用第２内部電極層１３Ｂ１と、第２補助導電体層１４Ｂと、第２電極接続部４２とによって接続されることになる。
【０２０１】
そのため、当該構成を採用することにより、上述した本実施の形態において説明した効果と同様の効果を得ることが可能になり、騒音の発生を抑制しつつ大容量化することができる積層セラミックコンデンサとすることができる。
【０２０２】
加えて、上記構成を採用することにより、第１連結電極３１および第２連結電極３２は、第１被覆用誘電体層１６Ａおよび第２被覆用誘電体層１６Ｂによって覆われることになるため、実装時において第１連結電極３１および第２連結電極３２が配線基板に設けられた導電パターンやランドに対して半田接合材等を介して直接的に接続されることがなくなる。その結果、当該積層セラミックコンデンサ１Ｇに隣り合うように実装される他の電子部品との間隔を狭くすることが可能になり、高密度実装に適したものとすることができる。さらには、従来の一般的な積層セラミックコンデンサを念頭にその回路設計がなされている配線基板に対してもそのまま本実施の形態における積層セラミックコンデンサを代替させることが可能になり、配線基板の設計変更等を必要とせずにスムーズにその代替が実現できる。
【０２０３】
なお、本実施の形態における積層セラミックコンデンサ１Ｇは、図８に示した上述した実施の形態１における積層セラミックコンデンサ１Ａの製造フローにおいて、マザーブロックの分断工程（工程Ｓ７）後において、上述したように素材シート５０Ｒ，５０Ｌを積層体１１Ｇに貼り付け、さらにその後、貼り付けた素材シート５０Ｒ，５０Ｌを積層体１１Ｇに圧着することで製造可能である。
【０２０４】
上述した本発明の実施の形態１および２ならびにその変形例においては、積層体の第１側面および第２側面にそれぞれ第１連結電極および第２連結電極を設けた場合を例示して説明を行なったが、積層体の第１側面のみに第１連結電極および第２連結電極を設けることとしてもよいし、積層体の第１側面および第２側面のそれぞれに第１連結電極および第２連結電極の双方を設けることとしてもよい。
【０２０５】
また、上述した本発明の実施の形態２においては、いずれも第１被覆用誘電体層および第２被覆用誘電体層ならびに第１連結電極および第２連結電極の形成に際して、当該第１被覆用誘電体層および第２被覆用誘電体層となるセラミック素地と、当該第１連結電極および第２連結電極となる導電パターンとをそれぞれ備えた一対の素材シートをそれぞれ積層体の第１側面および第２側面に貼り付けることで形成した場合を例示して説明を行なったが、これら第１被覆用誘電体層および第２被覆用誘電体層ならびに第１連結電極および第２連結電極の形成方法としては、他の手法を採用することも可能である。
【０２０６】
たとえば、第１連結電極および第２連結電極となる導電シートを先に積層体の第１側面および第２側面に貼り付け、その後に第１被覆用誘電体層および第２被覆用誘電体層となるセラミックシートを貼り付けることとしてもよい。また、第１被覆用誘電体層および第２被覆用誘電体層は、導電ペーストを積層体の第１側面および第２側面に塗布して硬化させることで形成されてもよいし、第１被覆用誘電体層および第２被覆用誘電体層となるセラミックスラリーを塗布して硬化させることで形成されてもよい。
【０２０７】
また、上述した本発明の実施の形態２においては、第１被覆絶縁層および第２被覆絶縁層をそれぞれセラミック材料かなる第１被覆用誘電体層および第２被覆用誘電体層にて構成した場合を例示して説明を行なったが、当該第１被覆絶縁層および第２被覆絶縁層は、絶縁性が確保できれば他の材料（たとえば樹脂材料等）によって構成されていてもよい。
【０２０８】
さらには、上述した本発明の実施の形態１および２ならびにその変形例において示した特徴的な構成は、本発明の趣旨を逸脱しない限りにおいて当然に相互に組み合わせることができる。
【０２０９】
このように、今回開示した上記実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【符号の説明】
【０２１０】
１Ａ〜１Ｇ  積層セラミックコンデンサ、１０Ａ〜１０Ｇ  素体、１０ａ  第１主面側外表面、１０ｂ  第２主面側外表面、１０ｃ  第１端面側外表面、１０ｄ  第２端面側外表面、１０ｅ  第１側面側外表面、１０ｆ  第２側面側外表面、１１Ａ〜１１Ｇ  積層体、１１ａ  第１主面、１１ｂ  第２主面、１１ｃ  第１端面、１１ｄ  第２端面、１１ｅ  第１側面、１１ｆ  第２側面、１２  積層用誘電体層、１３Ａ  第１内部電極層、１３Ａ１  接続用第１内部電極層、１３Ｂ  第２内部電極層、１３Ｂ１  接続用第２内部電極層、１３ａ１，１３ｂ１  幅方向引出し部、１３ａ２，１３ｂ２  長さ方向引出し部、１４Ａ  第１補助導電体層、１４Ｂ  第２補助導電体層、１４ａ１，１４ｂ１  幅方向引出し部、１４ａ２，１４ｂ２  長さ方向引出し部、１５Ａ，１５Ｂ  下地層、１６Ａ  第１被覆用誘電体層、１６Ｂ  第２被覆用誘電体層、２１  第１外部電極、２２  第２外部電極、２３  第３外部電極、２４  第４外部電極、３１  第１連結電極、３２  第２連結電極、４１  第１電極接続部、４２  第２電極接続部、４３  第３電極接続部、４４  第４電極接続部、４５  第１側面電極部、４６  第２側面電極部、５０Ａ，５０Ｂ１，５０Ｂ２，５０Ｃ１，５０Ｃ２，５０Ｄ，５０Ｅ１，５０Ｅ２，５０Ｆ１，５０Ｆ２，５０Ｇ，５０Ｌ，５０Ｒ  素材シート、５１  セラミック素地、５２  導電パターン、１００  実装構造体、１１０  配線基板、１１１  第１ランド、１１２  第２ランド、１２１  第１半田接合部、１２２  第２半田接合部、Ｒ１  第１領域、Ｒ２  第２領域。
【図１】
0006451186.tif 000002
【図２】
0006451186.tif 000003
【図３】
0006451186.tif 000004
【図４】
0006451186.tif 000005
【図５】
0006451186.tif 000006
【図６】
0006451186.tif 000007
【図７】
0006451186.tif 000008
【図８】
0006451186.tif 000009
【図９】
0006451186.tif 000010
【図１０】
0006451186.tif 000011
【図１１】
0006451186.tif 000012
【図１２】
0006451186.tif 000013
【図１３】
0006451186.tif 000014
【図１４】
0006451186.tif 000015
【図１５】
0006451186.tif 000016
【図１６】
0006451186.tif 000017
【図１７】
0006451186.tif 000018
【図１８】
0006451186.tif 000019
【図１９】
0006451186.tif 000020
【図２０】
0006451186.tif 000021