(57)【特許請求の範囲】
【請求項１】
複数の画素領域を含むディスプレイパネル；
入力された信号を反転させ、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのスイッチングを通じて前記複数の画素領域のそれぞれにエミッション信号を供給し、前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードに印加される電圧を周期的にブースティングさせるエミッションブースティングキャパシターを含むゲート駆動部；
前記複数の画素領域のそれぞれにデータ信号を供給するデータ駆動部；及び
前記ゲート駆動部にゲート制御信号を供給し、前記データ駆動部にデータ制御信号及び映像データを供給するタイミング制御部を含み、
前記エミッションブースティングキャパシターは、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードに接続され、前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードをブーストするためのブースティングクロックを周期的に受信し、
前記エミッションブースティングキャパシターは、前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのターンオンが維持され、前記ブースティングクロックが入力されたときには、前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴの前記ゲートノードをブーストするディスプレイ装置。
【請求項２】
前記ゲート駆動部は、
ドレーンが前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのソースに連結される第１エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ；
ゲート、ドレーン、ソースがそれぞれ前記第１エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴのゲートノード、前記第１エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴのソース、基底電圧に連結される第２エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ；
ゲート、ソースがそれぞれレジスター出力電圧、基底電圧に連結される第１エミッションＴＦＴ；
ゲート、ドレーン、ソースがそれぞれエミッションクロック、電源電圧、第１エミッションＴＦＴのドレーンに連結される第２エミッションＴＦＴ；及び
ゲート、ドレーン、ソースはそれぞれエミッション出力電圧、電源電圧、前記第１エミッションプルダウンＴＦＴのソースに連結される第３エミッションＴＦＴをさらに含むことを特徴とする、請求項１に記載のディスプレイ装置。
【請求項３】
前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードは、前記エミッションクロックが入力されれば前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートに動作電源を供給して前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴをターンオンさせる、請求項２に記載のディスプレイ装置。
【請求項４】
前記第１ないし第３エミッションＴＦＴ、前記エミッションプルアップＴＦＴ及び前記第１および第２エミッションプルダウンＴＦＴは、それぞれｐ型トランジスタであることを特徴とする、請求項２に記載のディスプレイ装置。
【請求項５】
前記ゲート駆動部は、前記ディスプレイパネルの複数の水平画素ラインに対応される複数のステージを含むことを特徴とする、請求項１に記載のディスプレイ装置。
【請求項６】
前記ゲート駆動部は前記ディスプレイパネルの一側に形成されることを特徴とする、請求項１に記載のディスプレイ装置。
【請求項７】
前記ゲート駆動部は、前記ディスプレイパネルの両側にそれぞれ形成されたことを特徴とする、請求項１に記載のディスプレイ装置。
【請求項８】
ディスプレイ装置に備えられる複数の画素領域のそれぞれにエミッション信号を供給するゲート駆動回路であって、
入力された信号を反転させて複数の画素領域のそれぞれに電源電圧または基底電圧を前記エミッション信号で出力するエミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ；
前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのターンオン／ターンオフを制御するための複数のスイッチングＴＦＴ；
前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードに印加される電圧を周期的にブースティングするエミッションブースティングキャパシターを含み、
前記エミッションブースティングキャパシターは、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードに接続され、前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードをブーストするためのブースティングクロックを周期的に受信し、
前記エミッションブースティングキャパシターは、前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのターンオンが維持され、前記ブースティングクロックが入力されたときには、前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴの前記ゲートノードをブーストするゲート駆動回路。
【請求項９】
ドレーンが前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのソースに連結される第１エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ；及び
ゲート、ドレーン、ソースがそれぞれＱＢノード、前記第１エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴのソース、基底電圧に連結される第２エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴを含み、
前記複数のスイッチングＴＦＴは、
ゲート、ソースがそれぞれレジスター出力電圧、基底電圧に連結される第１エミッションＴＦＴ；
ゲート、ドレーン、ソースがそれぞれ前記エミッション信号を出力するためのクロック、電源電圧、第１エミッションＴＦＴのドレーンに連結される第２エミッションＴＦＴ；
ゲート、ドレーン、ソースはそれぞれエミッション出力電圧、電源電圧、前記第１エミッションプルダウンＴＦＴのソースに連結される第３エミッションＴＦＴを含むことを特徴とする、請求項８に記載のゲート駆動回路。
【請求項１０】
前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードは、エミッションクロックが入力されれば前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートに動作電源を供給して前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴをターンオンさせることを特徴とする、請求項９に記載のゲート駆動回路。
【請求項１１】
エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードに連結され、電気的にはフローティングされるエミッションブースティングキャパシターを含むゲート駆動回路を準備する段階；
前記エミッションブースティングキャパシターにブースティングクロックを印加して前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードの電圧をブースティングする段階；
エミッションクロックを印加し、複数のスイッチングＴＦＴを制御してエミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴを通じて電源電圧または基底電圧をエミッション信号に出力する段階；及び
前記出力されたエミッション信号をディスプレイ装置に備えられる複数の画素領域のそれぞれに供給する段階を含み、
前記エミッションブースティングキャパシターは、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードに接続され、前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートノードをブーストするためのブースティングクロックを周期的に受信し、
前記エミッションブースティングキャパシターは、前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのターンオンが維持され、前記ブースティングクロックが入力されたときには、前記エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴの前記ゲートノードをブーストするディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置、ゲート駆動回路及びディスプレイ装置の駆動方法に係り、ディスプレイ装置に備えられるゲート駆動回路のドライビングＴＦＴのゲートノード電圧を周期的にブースティングすることにより、高温の環境でＴＦＴが劣化され、漏電が発生してもインバーターの出力が低下しないようにするディスプレイ装置、ゲート駆動回路及びディスプレイ装置の駆動方法に関する。
【背景技術】
【０００２】
平板ディスプレイ装置（ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ：ＦＰＤ）の一つである有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ：ＯＬＥＤ）ディスプレイ装置は、高い輝度と低い動作電圧の特性を有する。
【０００３】
そして、自ら光を出す自体発光型であるため、対照比（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）が高く、超薄型ディスプレイを実現することが可能であり、応答時間が数マイクロ秒（μｓ）程度で動画像を実現することが容易で、視野角の制限がないうえ、低温でも安定的であり、直流５ないし１５Ｖの低い電圧で駆動するので、駆動回路の製作及び設計が容易である。
【０００４】
また、有機発光ダイオードディスプレイ装置の製造工程は、蒸着（ｄｅｐｏｓｉｔｉｏｎ）及びカプセル化（ｅｎｃａｐｓｕｌａｔｉｏｎ）が全てであると言えるので、製造工程が非常に単純である。
【０００５】
このような有機発光ダイオードディスプレイ装置を図面を参照して説明する。
【０００６】
図１は、従来の有機発光ダイオードディスプレイ装置を図示した図面である。
【０００７】
図１に図示したように、有機発光ダイオードディスプレイ装置１０は、映像を表示するディスプレイパネル２０、ゲート信号を供給するゲート駆動部３０、データ信号を供給するデータ駆動部４０、ゲート制御信号ＧＣＳ、データ制御信号ＤＣＳ及び映像データＲＧＢを供給するタイミング制御部５０を含む。
【０００８】
ディスプレイパネル２０は、基板（未図示）の上部に形成されるゲート配線（ＧＬ１ないしＧＬm）、データ配線（ＤＬ１ないしＤＬn）及びパワー配線（ＰＬ１ないしＰＬn）を含むが、ゲート配線（ＧＬ１ないしＧＬm）、データ配線（ＤＬ１ないしＤＬn）及びパワー配線（ＰＬ１ないしＰＬn）は互いに交差して画素領域Ｐを形成する。
【０００９】
各画素領域Ｐには、ゲート配線（ＧＬ１ないしＧＬm）及びデータ配線（ＤＬ１ないしＤＬn）に連結されるスイッチングＴＦＴ（Ｔｓ）、スイッチングＴＦＴ（Ｔｓ）に連結される駆動ＴＦＴ（Ｔｄ）及びストーリッジキャパシター（Ｃｓ）、駆動ＴＦＴ（Ｔｄ）に連結される発光ダイオード（Ｄｅ）が形成される。
【００１０】
ゲート駆動部３０は、タイミング制御部５０から伝達されるゲート制御信号ＧＣＳを利用してゲート信号を生成し、生成されたゲート信号をディスプレイパネル２０のゲート配線（ＧＬ１ないしＧＬm）に伝達する。
【００１１】
データ駆動部４０は、タイミング制御部５０から伝達されるデータ制御信号ＤＣＳ及び映像データＲＧＢを利用してデータ信号を生成し、生成されたデータ信号をディスプレイパネル２０のデータ配線（ＤＬ１ないしＤＬn）に伝達する。
【００１２】
そして、電源供給部（未図示）は、データ駆動部４０を通じて電源電圧をパワー配線（ＰＬ１ないしＰＬn）に伝達する。
【００１３】
タイミング制御部５０は、外部のシステムから入力される映像信号ＩＳ、データイネーブル信号ＤＥ、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ及びクロック信号ＥＣＬＫを利用してゲート制御信号ＧＳＣ、データ制御信号ＤＣＳ及び映像データＲＧＢを生成する。
【００１４】
このような有機発光ダイオードディスプレイ装置１０では、ゲート配線（ＧＬ１ないしＧＬm）を通じて印加されるゲート信号によってスイッチングＴＦＴ（Ｔｓ）がターンオン（ｔｕｒｎ−ｏｎ）されると、データ配線（ＤＬ１ないしＤＬn）を通じて印加されるデータ信号がスイッチングＴＦＴ（Ｔｓ）を通じて駆動ＴＦＴ（Ｔｄ）に印加されて駆動ＴＦＴ（Ｔｄ）がターンオン（ｔｕｒｎ−ｏｎ）され、パワー配線（ＰＬ１ないしＰＬn）で印加される電流が駆動ＴＦＴ（Ｔｄ）を通じて発光ダイオード（Ｄｅ）に印加されて階調（ｇｒａｙ ｌｅｖｅｌ）が表示される。
【００１５】
ここで、ディスプレイパネル２０は、駆動ＴＦＴ（Ｔｄ）のしきい値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ：Ｖｔｈ）変動を補償するための複数の補償素子（未図示）をさらに含むことができ、ゲート駆動部３０は、スイッチングＴＦＴ（Ｔｓ）を順次ターンオンするためのゲート信号を生成するシフトレジスター（ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）と複数の補償素子を制御するためのエミッション信号を生成するインバーター（ｉｎｖｅｒｔｅｒ）を含む。
【００１６】
しかし、シフトレジスターとインバーターには、映像表示単位である１フレームの中で殆どの区間でドレーン（ｄｒａｉｎ）及びソース（ｓｏｕｒｃｅ）の間に高電圧が印加されてターンオフ（ｔｕｒｎ−ｏｆｆ）が維持されるハイジャンクションストレス（ｈｉｇｈ ｊｕｎｃｔｉｏｎ ｓｔｒｅｓｓ）状態のＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が複数存在する。
【００１７】
このようなハイジャンクションストレス状態のＴＦＴでは、ドレーン誘導障壁低下（ｄｒａｉｎ ｉｎｄｕｃｅｄ ｂａｒｒｉｅｒ ｌｏｗｅｒｉｎｇ：ＤＩＢＬ）現象のような誤動作が発生することがあるが、これを図面を参照して説明する。
【００１８】
図２は、従来の有機発光ダイオードディスプレイ装置におけるゲート駆動部のＴＦＴのソースドレーン電圧の無印加状態を図示した図面である。図３は、従来の有機発光ダイオードディスプレイ装置におけるゲート駆動部のＴＦＴのソースドレーン電圧の印加状態を図示した図面である。図４は、従来の有機発光ダイオードディスプレイ装置におけるゲート駆動部のＴＦＴの電気的特性を図示した図面である。
【００１９】
図２を参照すれば、ゲートＧ、ドレーンＤ、ソースＳを含むＴＦＴにおいて、ドレーンＤとソースＳの間にドレーンソース電圧Ｖｄｓが印加されていない無印加状態の場合、ゲートＧ、ドレーンＤ、ソースＳによって空乏領域（ｄｅｐｌｅｔｉｏｎ ｒｅｇｉｏｎ、ＤＲ）が形成され、ソースＳの電子（ｅｌｅｃｔｒｏｎ）はドレーンＤに伝達されないので、ＴＦＴは電流が流れない状態になる。
【００２０】
一方、図３を参照すれば、ソースＳとドレーンＤの間に相対的に高電圧のソースドレーン電圧Ｖｄｓが印加される印加状態である場合、ドレーンＤによる空乏領域ＤＲがソースＳ方向に拡張されて電子の電位障壁（ｐｏｔｅｎｔｉａｌ ｂａｒｒｉｅｒ）の高さが低くなることにより、ソースＳの電子の一部がドレーンＤに伝達され、ＴＦＴは電流が流れる状態となる。
【００２１】
このような現象をドレーン誘導障壁低下現象と言うが、ドレーン誘導障壁低下現象は、ＴＦＴのチャンネルの長さＬが短いほど、そしてドレーンＤ電圧が増加するほど深まる。
【００２２】
ドレーン誘導障壁低下現象はＴＦＴのしきい値電圧変動で表れるが、例えばポジティブタイプ（ｐｔｙｐｅ）ＴＦＴでは、ドレーンソース電圧が増加するほど、しきい値電圧がゲートソース電圧の正の方向へ移動してオフ電流が増加する。
【００２３】
すなわち、図４を参照すれば、ドレーンソース電圧Ｖｄｓが約−０.１Ｖ、約−１０.１Ｖ、約−２０.１Ｖに増加するほど、しきい値電圧がゲートソース電圧Ｖｇｓの正の方向へ移動し、その結果、ゲートソース電圧Ｖｇｓが約０Ｖである際のＴＦＴのドレーンソース電流Ｉｄｓは、それぞれ約１０ｆＡ（１Ｅ−１４Ａ）、約１ｐＡ（１Ｅ−１２Ａ）、約１０nＡ（１Ｅ−８Ａ）となり、ＴＦＴがターンオフ状態であるオフ電流が増加する。
【００２４】
ＴＦＴのオフ電流の増加はゲート駆動部の誤動作を引き起こすが、最近提案されている内蔵ゲートパネル（ｇａｔｅ-ｉｎ-ｐａｎｅｌ：ＧＩＰ）方式のフレキシブル（ｆｌｅｘｉｂｌｅ）有機発光ダイオードディスプレイ装置においてより大きい問題となりえる。
【００２５】
内蔵ゲートパネル方式の有機発光ダイオードディスプレイ装置では、ゲート駆動部を構成する複数のＴＦＴをディスプレイパネルのスイッチングＴＦＴ及び駆動ＴＦＴと同じ工程を通じて形成することで、ゲート駆動部がディスプレイパネルの基板上部に形成される。
【００２６】
そして、軽くて薄いディスプレイ装置のためのフレキシブル有機発光ダイオードディスプレイ装置にはフレキシブル基板が使われるが、例えば、フレキシブル基板はポリイミド（ｐｏｌｙｍｉｄｅ：ＰＩ）のような高分子物質からなる。
【００２７】
したがって、内蔵ゲートパネル方式のフレキシブル有機発光ダイオードディスプレイ装置では、ゲート駆動部を構成するＴＦＴがフレキシブル基板の上部に形成されるが、ポリイミドの熱拡散係数（約０.０８mm２／s）はガラスの熱拡散係数（０.３４mm２／s）よりとても低いため、フレキシブル基板のヒートシンク（ｈｅａｔ ｓｉｎｋｉｎｇ）特性はガラス基板に比べて落ち、フレキシブル基板上部のＴＦＴではターンオン／ターンオフの反復駆動によるジュール（ｊｏｕｌｅ）熱が放熱されずにドレーン誘導障壁低下現象をより深化させる。
【００２８】
ゲート駆動部のシフトレジスターのＴＦＴ誤動作は、複数のゲート信号を出力して複数のスイッチングＴＦＴをターンオンさせたり、複数のサンプリング信号を出力して複数のサンプリングトランジスターをターンオンさせることで発光ダイオードに流れるダイオード電流を増加させ、これはディスプレイパネル２０の一部分の輝度が高くなる白化現象のような不具合で表れる問題がある。
【００２９】
そして、ゲート駆動部のインバーターのＴＦＴ誤動作は、エミッション信号の電圧レベルを上昇させて発光トランジスターのターンオンの程度を減少することで、発光ダイオードに流れるダイオード電流を減少させ、これはディスプレイパネル２０の横画素ラインが不規則に暗くなる不規則な横縞模様のような不具合で表れる問題がある。
【００３０】
図５は、従来の有機発光ダイオードディスプレイ装置におけるインバーター部のエミッションＱノードの電気的特性を図示した図面である。
【００３１】
図５を参照すれば、高温信頼性環境でＴＦＴに漏電（ｌｅａｋａｇｅ）が発生することによって、インバーター部のエミッションＱノードの電圧が時間が経過することにつれ１２Ｖまで次第に降下（ｄｒｏｐ）が発生する。エミッションＱノードの電圧降下は、高温信頼性環境だけでなく、ＴＦＴの劣化によっても発生することができる。ここで、ＱノードはドライビングＴＦＴのゲートノードを意味する。
【００３２】
図６は、従来の有機発光ダイオードディスプレイ装置におけるインバーター部の出力電圧の電気的特性を図示した図面である。
【００３３】
図６を参照すれば、インバーター部のエミッションＱノードの電圧が１２Ｖまで降下することによって、インバーター部のエミッション出力電圧が１２Ｖｔｈになる。これにより、エミッション出力電圧が低下されることによって発光トランジスターのターンオンの程度を減少させることで、発光ダイオードに流れるダイオード電流を減少させ、これはディスプレイパネル２０の横画素ラインが不規則に暗くなる不規則横縞模様のような不具合で表れる問題がある。
【発明の概要】
【発明が解決しようとする課題】
【００３４】
本発明が解決しようとする課題は、ディスプレイ装置に備えられるゲート駆動回路におけるドライビングＴＦＴのゲートノード電圧を周期的にブースティングすることにより、高温の環境でＴＦＴが劣化されることで、漏電が発生してもインバーターのエミッション出力電圧が低下されないようにするディスプレイ装置、そのゲート駆動回路及びその駆動方法を提供することにある。
【００３５】
本発明が解決しようとする課題は、以上で言及した課題に制限されないし、言及されていない他の課題は以下の記載から提案される実施形態が属する技術分野において通常の知識を有する者に明確に理解できる。
【課題を解決するための手段】
【００３６】
本発明の一側面によれば、ディスプレイパネル、エミッション信号を供給するゲート駆動部、タイミング制御部を含む有機発光ダイオードディスプレイ装置が提供される。ここで、ゲート駆動部は入力された信号を反転させてドライビングＴＦＴのスイッチングを通じて複数の画素領域のそれぞれにエミッション信号を供給する。このとき、ゲート駆動部はドライビングＴＦＴのゲートノードに印加される電圧を周期的にブースティングさせるエミッションブースティングキャパシターを含んでいる。
【００３７】
本発明の他の側面によるディスプレイ装置の駆動方法では、ドライビングＴＦＴのゲートノードに連結され、電気的にはフローティングされるエミッションブースティングキャパシターを含むゲート駆動部が用意される。エミッションブースティングキャパシターにブースティングクロックが印加されると、ドライビングＴＦＴのゲートノードの電圧がブースティングされる。その後、エミッションクロックが印加されれば、複数のスイッチングＴＦＴを制御することで、ドライビングＴＦＴを通じて電源電圧または基底電圧からエミッション信号が出力される。出力されたエミッション信号は、有機発光ダイオードディスプレイ装置に備えられる複数の画素領域のそれぞれに供給される。
【発明の効果】
【００３８】
本発明によれば、ディスプレイ装置に備えられるゲート駆動部のドライビングＴＦＴのゲートノードに連結されるエミッションブースティングキャパシターが電気的にフローティングされた状態で、周期的にクロックが印加されればドライビングＴＦＴのゲートノード電圧を周期的にブースティングすることができる。
【００３９】
このようにドライビングＴＦＴのゲートノード電圧を周期的にブースティングすることにより、高温の環境でＴＦＴが劣化されることによって、漏電が発生してもゲート駆動部のエミッション出力電圧が低下されずに安定的に維持することができる。
【００４０】
インバーター部のエミッション出力電圧が正常に維持されることで発光トランジスターのターンオンの程度を正常に動作させることができ、発光ダイオードに流れるダイオード電流を正常的に提供することで、ディスプレイパネルの横画素ラインが不規則に暗くなる不規則横縞模様のような不具合が防止され、ディスプレイの品質が改善される。
【図面の簡単な説明】
【００４１】
【図１】従来の有機発光ダイオードディスプレイ装置を図示した図面である。
【図２】従来の有機発光ダイオードディスプレイ装置におけるゲート駆動部のＴＦＴのソースドレーン電圧の無印加状態を図示した図面である。
【図３】従来の有機発光ダイオードディスプレイ装置におけるゲート駆動部のＴＦＴのソースドレーン電圧の印加状態を図示した図面である。
【図４】従来の有機発光ダイオードディスプレイ装置におけるゲート駆動部のＴＦＴの電気的特性を図示した図面である。
【図５】従来の有機発光ダイオードディスプレイ装置におけるインバーター部のエミッションＱノードの電気的特性を図示した図面である。
【図６】従来の有機発光ダイオードディスプレイ装置におけるインバーター部の出力電圧の電気的特性を図示した図面である。
【図７】本発明の一実施形態による有機発光ダイオードディスプレイ装置を図示した図面である。
【図８】本発明の一実施形態による有機発光ダイオードディスプレイ装置の画素領域を図示した図面である。
【図９】本発明の一実施形態による有機発光ダイオードディスプレイ装置の駆動方法を説明するための図面である。
【図１０】本発明の一実施形態による有機発光ダイオードディスプレイ装置におけるインバーター部の回路図である。
【図１１】本発明の一実施形態による有機発光ダイオードディスプレイ装置におけるインバーター部のエミッションＱノードの電圧を説明するための図面である。
【図１２】本発明の一実施形態による有機発光ダイオードディスプレイ装置におけるインバーター部の出力波形図である。
【図１３】本発明の一実施形態による有機発光ダイオードディスプレイ装置におけるインバーター部のエミッションＱノードの電気的特性を図示した図面である。
【図１４】本発明の一実施形態による有機発光ダイオードディスプレイ装置におけるインバーター部の出力電圧の電気的特性を図示した図面である。
【発明を実施するための形態】
【００４２】
本発明は、多様な変更を加えることができ、様々な実施形態を有することができるが、特定の実施形態を図面に例示し、詳細な説明で詳しく説明する。しかし、これは本発明を特定の実施形態に対して限定しようとすることではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含むものとして理解しなければならない。
【００４３】
以下、添付の図面を参照して本発明による好ましい一実施形態を詳しく説明する。
【００４４】
図７は本発明の一実施形態による有機発光ダイオードディスプレイ装置を図示した図面であり、図８は本発明の一実施形態による有機発光ダイオードディスプレイ装置の画素領域を図示した図面である。
【００４５】
図７を参照すれば、本発明の実施形態による有機発光ダイオードディスプレイ装置１１０は、映像を表示するディスプレイパネル１２０、ゲート信号を供給するゲート駆動部１３０、データ信号を供給するデータ駆動部１４０、ゲート制御信号ＧＣＳ、データ制御信号ＤＣＳ及び映像データＲＧＢを供給するタイミング制御部１５０を含む。
【００４６】
ディスプレイパネル１２０は、基板（未図示）の上部に形成されるゲート配線（ＧＬ１ないしＧＬm）、サンプリング配線（ＳＬ１ないしＳＬm）、エミッション配線（ＥＬ１ないしＥＬm）、データ配線（ＤＬ１ないしＤＬn）及びパワー配線（ＰＬ１ないしＰＬn）を含むが、ゲート配線（ＧＬ１ないしＧＬm）、サンプリング配線（ＳＬ１ないしＳＬm）及びエミッション配線（ＥＬ１ないしＥＬm）は、データ配線（ＤＬ１ないしＤＬn）及びパワー配線（ＰＬ１ないしＰＬn）と交差して画素領域Ｐを形成する。
【００４７】
そして、ゲート駆動部１３０は、タイミング制御部１５０から伝達されるゲート制御信号ＧＣＳを利用してゲート信号を生成し、生成されたゲート信号をディスプレイパネル１２０のゲート配線（ＧＬ１ないしＧＬm）に伝達する。
【００４８】
このようなゲート駆動部１３０は、ディスプレイパネル１２０の基板の上部に形成される内蔵ゲートパネル方式から構成される。例えば、ゲート駆動部１３０の複数のＴＦＴは、ディスプレイパネル１２０の画素領域Ｐにおける複数のＴＦＴと共に同じ工程を通じて形成される。
【００４９】
データ駆動部１４０は、タイミング制御部１５０から伝達されるデータ制御信号ＤＣＳ及び映像データＲＧＢを利用してデータ信号を生成し、生成されたデータ信号をディスプレイパネル１２０のデータ配線（ＤＬ１ないしＤＬn）に伝達する。
【００５０】
そして、電源供給部（未図示）は、データ駆動部１４０を通じて電源電圧をパワー配線（ＰＬ１ないしＰＬn）に伝達する。
【００５１】
タイミング制御部１５０は、外部のシステムから入力される映像信号ＩＳ、データイネーブル信号ＤＥ、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ、及びクロック信号ＥＣＬＫを利用してゲート制御信号ＧＳＣ、データ制御信号ＤＣＳ及び映像データＲＧＢを生成する。
【００５２】
このような有機発光ダイオードディスプレイ装置１１０では、ゲート配線（ＧＬ１ないしＧＬm）を通じて印加されるゲート信号により、スイッチングＴＦＴ（Ｔｓ）がターンオンされると、データ配線（ＤＬ１ないしＤＬn）を通じて印加されるデータ信号がスイッチングＴＦＴ（Ｔｓ）を通じて駆動ＴＦＴ（Ｔｄ）に印加されて駆動ＴＦＴ（Ｔｄ）がターンオンされ、パワー配線（ＰＬ１ないしＰＬn）で印加される電流が駆動ＴＦＴ（Ｔｄ）を通じて発光ダイオード（Ｄｅ）に印加されて階調が示される。
【００５３】
ここで、ディスプレイパネル１２０の各画素領域Ｐは、駆動ＴＦＴ（Ｔｄ）のしきい値電圧の変動を補償するための複数の補償素子（未図示）をさらに含むことができるが、これは図面を参照して説明する。
【００５４】
図８を参照すれば、ディスプレイパネル１２０の各画素領域Ｐは、スイッチングＴＦＴ（Ｔｓ）、駆動ＴＦＴ（Ｔｄ）、第１ないし第４補償ＴＦＴ（Ｔ１ないしＴ４）、ストーリッジキャパシター（Ｃｓ）及び発光ダイオード（Ｄｅ）を含むが、スイッチングＴＦＴ（Ｔｓ）、駆動ＴＦＴ（Ｔｄ）、第１ないし第４補償ＴＦＴ（Ｔ１ないしＴ４）は、それぞれポジティブタイプ（ｐ-ｔｙｐｅ）でありえる。
【００５５】
スイッチングＴＦＴ（Ｔｓ）のゲート、ドレーン、ソースは、それぞれゲート配線ＧＬ、ストーリッジキャパシター（Ｃｓ）の一端、データ配線ＤＬに連結され、駆動ＴＦＴ（Ｔｄ）のゲート、ドレーン、ソースは、それぞれストーリッジキャパシター（Ｃｓ）の他端、第３補償トランジスター（Ｔ３）のソース、パワー配線ＰＬに連結される。
【００５６】
サンプリングＴＦＴである第１補償ＴＦＴ（Ｔ１）のゲート、ドレーン、ソースは、それぞれサンプリング配線ＳＬ、駆動ＴＦＴ（Ｔｄ）のドレーン、駆動ＴＦＴ（Ｔｄ）のゲートにそれぞれ連結され、２つのトランジスターが直列で連結されるデュアルゲートタイプで形成される。
【００５７】
第２補償ＴＦＴ（Ｔ２）のゲート、ドレーン、ソースは、それぞれサンプリング配線ＳＬ、基準電圧（Ｖｒｅｆ）、第４補償ＴＦＴ（Ｔ４）のドレーンに連結され、第３補償ＴＦＴ（Ｔ３）のゲート、ドレーン、ソースは、それぞれエミッション配線ＥＬ、基準電圧（Ｖｒｅｆ）、ストーリッジキャパシター（Ｃｓ）の一端に連結され、エミッションＴＦＴである第４補償ＴＦＴ（Ｔ４）のゲート、ドレーン、ソースは、それぞれエミッション配線ＥＬ、駆動ＴＦＴ（Ｔｄ）のドレーン、発光ダイオード（Ｄｅ）の一端に連結され、発光ダイオード（Ｄｅ）の他端は接地される。
【００５８】
そして、ゲート配線ＧＬにはゲート信号であるＮ番目のレジスター出力電圧（ＳＲＯ（Ｎ））が印加されて、データ配線ＤＬにはデータ信号であるデータ電圧（Ｖｄａｔａ）が印加され、パワー配線ＰＬには電源電圧（ＥＶＤＤ）が印加され、サンプリング配線ＳＬにはサンプリング信号である（Ｎ-１）番目のレジスター出力電圧（ＳＲＯ（Ｎ））が印加され、エミッション配線ＥＬにはエミッション信号であるエミッション出力電圧Ｏが印加される。
【００５９】
このような画素領域Ｐでは、Ｎ番目のレジスター出力電圧（ＳＲＯ（Ｎ））が印加される以前の時間区間、サンプリング配線ＳＬに（Ｎ−１）番目のレジスター出力電圧（ＳＲＯ（Ｎ））が印加されて第１補償ＴＦＴ（Ｔ１）がターンオンされ、その結果、ストーリッジキャパシター（Ｃｓ）に変動されたしきい値電圧（Ｖｔｈ）が保管される。
【００６０】
以後、ゲート配線ＧＬにＮ番目のレジスター出力電圧（ＳＲＯ（Ｎ））が印加されてスイッチングＴＦＴ（Ｔｓ）がターン-オンされると、データ電圧（Ｖｄａｔａ）がストーリッジキャパシター（Ｃｓ）に伝達され、データ電圧（Ｖｄａｔａ）と変動されたしきい値電圧（Ｖｔｈ）を足した電圧によって駆動ＴＦＴ（Ｔｄ）がターンオンされるので、駆動ＴＦＴ（Ｔｄ）のしきい値電圧変動が補償される。
【００６１】
一方、ディスプレイパネル１２０の各画素領域Ｐにゲート信号、サンプリング信号、エミッション信号を供給するために、ゲート駆動部１３０は、ゲート信号及びサンプリング信号を出力するシフトレジスター（ｓｈｉｆｔ  ｒｅｇｉｓｔｅｒ）部１３２とエミッション信号を出力するインバーター（ｉｎｖｅｒｔｅｒ）部１３４を含むが、シフトレジスター部１３２はゲート信号、サンプリング信号、エミッション信号であるレジスター出力電圧（ＳＲＯ）を各画素領域Ｐに直接入力し、インバーター部１３４はシフトレジスター部１３２のレジスター出力電圧（ＳＲＯ）や別途のシフトレジスター部の出力電圧を利用してエミッション信号を生成し、エミッション信号であるエミッション出力電圧（ＥＭＯｕｔｐｕｔ）を各画素領域Ｐに直接入力する。
【００６２】
ここで、インバーター部１３４はエミッションＱノードに連結され、電気的にはフローティングされて、周期的に印加されるクロックによってエミッションＱノード電圧を周期的にブースティングするエミッションブースティングキャパシターを含んでいる。ここで、ＱノードはドライビングＴＦＴのゲートノードを意味する。
【００６３】
エミッションブースティングキャパシターは、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートに連結され、エミッションＱノードをブースティングするためのクロックを周期的に印加されるように連結される。
【００６４】
したがって、該当クロックが入力される度にエミッションブースティングキャパシターはエミッションＱノード（Ｑ）をブースティングさせ、これによってエミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴのゲートにブースティングされた電圧が印加される。よって、高温信頼性環境でＴＦＴに漏電（ｌｅａｋａｇｅ）が発生しても、エミッションＱノードの電圧は正常的に維持される。
【００６５】
図９は本発明の一実施形態による有機発光ダイオードディスプレイ装置の駆動方法を説明するための図面である。
【００６６】
図９を参照すれば、本発明の一実施形態による有機発光ダイオードディスプレイ装置の駆動方法では、エミッションＱノードに連結され、電気的にはフローティングされるエミッションブースティングキャパシターを含むインバーターを準備する段階（Ｓ１）が行われる。
【００６７】
以後、エミッションブースティングキャパシターにブースティングクロックを印加してエミッションＱノードの電圧をブースティングする段階（Ｓ２）が行われる。
【００６８】
次いで、エミッションクロックを印加して複数のスイッチングＴＦＴを制御し、ドライビングＴＦＴを通じて電源電圧または基底電圧をエミッション信号で出力する段階（Ｓ３）が行われる。
【００６９】
出力されたエミッション信号を有機発光ダイオードディスプレイ装置に備えられる複数の画素領域のそれぞれに供給する段階（Ｓ４）が行われる。
【００７０】
図１０は本発明の一実施形態による有機発光ダイオードディスプレイ装置におけるインバーター部の回路図で、図１１は本発明の一実施形態による有機発光ダイオードディスプレイ装置におけるインバーター部のエミッションＱノードの電圧を説明するための図面である。
【００７１】
図１０を参照すれば、ディスプレイパネル１２０の一つの水平画素ラインに対応されるインバーター部１３４の一つのステージ（ｓｔａｇｅ）を図示したもので、インバーター部１３４はディスプレイパネル１２０の複数の水平画素ラインに対応される複数のステージを含むことができる。よって、ここでは第１クロック（ＥＣＬＫ１）がエミッション信号を出力するためのエミッションクロックとして使われていて、第２クロック（ＥＣＬＫ２）、第３クロック（ＥＣＬＫ３）、第４クロック（ＥＣＬＫ４）は、他のステージのエミッションクロックとして使われることができる。
【００７２】
本発明の一実施形態による有機発光ダイオードディスプレイ装置のインバーター部１３４は、第１ないし第３エミッションＴＦＴ（ＥＴ１ないしＥＴ３）、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）、第１及び第２エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ１、ＥＴｐｄ２）及びエミッションブースティングキャパシター（ＥＣｂ）を含むことができる。
【００７３】
エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）、第１及び第２エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ１、ＥＴｐｄ２）は、電源電圧または基底電圧をエミッション信号で出力するドライビングＴＦＴである。第１ないし第３エミッションＴＦＴ（ＥＴ１ないしＥＴ３）は、ドライビングＴＦＴのターンオン／ターンオフを制御するための複数のスイッチングＴＦＴである。エミッションブースティングキャパシター（ＥＣｂ）はエミッションＱノードに連結され、電気的にはフローティングされて周期的に印加されるクロックによってエミッションＱノードの電圧を周期的にブースティングする。
【００７４】
このとき、第１ないし第３エミッションＴＦＴ（ＥＴ１ないしＥＴ３）、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）及びエミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ）は、それぞれポジティブタイプ（ｐ-ｔｙｐｅ）でありえる。
【００７５】
エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）のゲート、ドレーン、ソースは、それぞれエミッションＱノード（Ｑ）、電源電圧（ＥＶＤＤ）、第１エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ１）のドレーンに連結され、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）のゲートには、エミッションブースティングキャパシター（ＥＣｂ）が連結されいる。
【００７６】
エミッションブースティングキャパシター（ＥＣｂ）はエミッションＱノード（Ｑ）に連結され、電気的にはフローティングされている。エミッションブースティングキャパシター（ＥＣｂ）には第３クロック（ＥＣＬＫ３）が入力される。
【００７７】
一方、エミッションＱノード（Ｑ）は、第１クロック（ＥＣＬＫ１）が入力されるとエミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）のゲートに動作電源を供給してエミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）をターンオンさせる。よって、第１クロック（ＥＣＬＫ１）はエミッションクロックとして使用される。
【００７８】
したがって、図１１を参照すれば、エミッションブースティングキャパシター（ＥＣｂ）は、第３クロック（ＥＣＬＫ３）が入力されればエミッションＱノード（Ｑ）をブースティングさせることができる。よって、第３クロック（ＥＣＬＫ３）はブースティングクロックとして使用される。第３クロック（ＥＣＬＫ３）は第１クロック（ＥＣＬＫ１）をシフトさせることで生成される。
【００７９】
すなわち、第１クロック（ＥＣＬＫ１）によってエミッションブースティングキャパシター（ＥＣｂ）がエミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）のゲートの動作電源を維持する状態でエミッションブースティングキャパシター（ＥＣｂ）に第３クロック（ＥＣＬＫ３）が入力されると、エミッションブースティングキャパシター（ＥＣｂ）はフローティング状態であるため電圧的に倍加現象が起きる。エミッションＱノード（Ｑ）をブースティングさせるということは、エミッションＱノード（Ｑ）の電圧を倍加させることを意味する。
【００８０】
第１エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ１）のゲート、ソースは、それぞれエミッションＱＢノード（ＱＢ）、第２エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ２）のドレーンに連結されている。
【００８１】
第２エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ２）のゲート、ソースは、それぞれエミッションＱＢノード（ＱＢ）、基底電圧（ＥＶＳＳ）に連結されている。
【００８２】
エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）及び第１エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ１）の間のノード（ｎｏｄｅ）からインバーター部１３４のエミッション出力電圧（ＥＭＯｕｔｐｕｔ）が出力される。
【００８３】
エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）と、第１及び第２エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ１、ＥＴｐｄ２）は、インバーター部１３４のエミッション出力電圧（ＥＭＯｕｔｐｕｔ）の電圧値を決定する素子であって、相互反対されるハイ／ローレベルを持つエミッションＱノード（Ｑ）及びエミッションＱＢノード（ＱＢ）の電圧によってそれぞれ制御され、相互反対にターンオン／ターンオフされる。
【００８４】
例えば、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）がターンオンされ、第１及び第２エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ１、ＥＴｐｄ２）がターンオフされる場合、インバーター部１３４は電源電圧（ＥＶＤＤ）をエミッション出力電圧（ＥＭＯｕｔｐｕｔ）として出力する。
【００８５】
一方、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）がターンオフされ、第１及び第２エミッションプルダウン（ｐｕｌｌ−ｄｏｗｎ）ＴＦＴ（ＥＴｐｄ１、ＥＴｐｄ２）がターンオンされる場合、インバーター部１３４は基底電圧（ＥＶＳＳ）をエミッション出力電圧（ＥＭＯｕｔｐｕｔ）として出力する。
【００８６】
第１エミッションＴＦＴ（ＥＴ１）は、エミッションＱノード（Ｑ）と基底電圧（ＥＶＳＳ）の間に連結され、シフトレジスター部１３２のレジスター出力電圧（ＳＲ１）によって制御される。
【００８７】
第２エミッションＴＦＴ（ＥＴ２）は、電源電圧（ＥＶＤＤ）とエミッションＱノード（Ｑ）の間に連結され、第１クロック（ＥＣＬＫ１）によって制御される。
【００８８】
第３エミッションＴＦＴ（ＥＴ３）は、電源電圧（ＥＶＤＤ）と第１エミッションプルダウンＴＦＴ（ＥＴｐｄ１）のソースの間に連結され、エミッション出力電圧（ＥＭＯｕｔｐｕｔ）によって制御される。
【００８９】
これをより具体的に説明すれば、第１エミッションＴＦＴ（ＥＴ１）のゲート、ソースは、それぞれレジスター出力電圧（ＳＲ１）、基底電圧（ＥＶＳＳ）に連結される。
【００９０】
第２エミッションＴＦＴ（ＥＴ２）のゲート、ドレーン、ソースは、それぞれ第１クロック（ＥＣＬＫ１）、電源電圧（ＥＶＤＤ）、第１エミッションＴＦＴ（ＥＴ１）のドレーンに連結される。
【００９１】
第３エミッションＴＦＴ（ＥＴ３）のゲート、ドレーン、ソースは、それぞれエミッション出力電圧（ＥＭＯｕｔｐｕｔ）、電源電圧（ＥＶＤＤ）、第１エミッションプルダウンＴＦＴ（ＥＴｐｄ１）のソースに連結される。
【００９２】
図１２は、本発明の一実施形態による有機発光ダイオードディスプレイ装置におけるインバーター部の出力タイミング図である。
【００９３】
図１２を参照すれば、インバーター部１３４はスイッチングＴＦＴ（Ｔｓ）を順次にターンオンするためのゲート信号を生成するシフトレジスター（ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）の出力信号（ＳＲ（ｎ））を反転してエミッション信号（ＥＭ（ｎ））を出力する。
【００９４】
これによって、エミッション信号（ＥＭ（ｎ））は、第１クロック（ＥＣＬＫ１）が入力される時、エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）がターンオンされることによって出力される。
【００９５】
エミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）のゲートにはエミッションブースティングキャパシター（ＥＣｂ）が連結されている。エミッションブースティングキャパシター（ＥＣｂ）には第３クロック（ＥＣＬＫ３）が周期的に入力される。
【００９６】
したがって、第３クロック（ＥＣＬＫ３）が入力される度に、エミッションブースティングキャパシター（ＥＣｂ）はエミッションＱノード（Ｑ）をブースティングさせ、これによってエミッションプルアップ（ｐｕｌｌ−ｕｐ）ＴＦＴ（ＥＴｐｕ）のゲートにブースティングされた電圧が印加される。よって、高温信頼性環境でＴＦＴに漏電（ｌｅａｋａｇｅ）が発生しても、エミッションＱノードの電圧は正常的に維持される。
【００９７】
図１３は、本発明の一実施形態による有機発光ダイオードディスプレイ装置におけるインバーター部のエミッションＱノードの電気的特性を図示した図面である。
【００９８】
図１３を参照すれば、高温信頼性環境でＴＦＴに漏電（ｌｅａｋａｇｅ）が発生することにかかわらず、インバーター部のエミッションＱノードは、第３クロック（ＥＣＬＫ３）が印加される度に電圧が１２Ｖ以上で維持される。
【００９９】
これは、インバーターのエミッションＱノードに連結されるエミッションブースティングキャパシターが電気的にフローティングされた状態で、周期的に第３クロック（ＥＣＬＫ３）が印加される度にエミッションＱノード電圧を周期的にブースティングさせるためである。グラフで電圧の最高値が周期的に表れることは、第３クロック（ＥＣＬＫ３）が印加される時点を示すものである。
【０１００】
図１４は本発明の一実施形態による有機発光ダイオードディスプレイ装置におけるインバーター部の出力電圧の電気的特性を図示した図面である。
【０１０１】
図１４を参照すれば、インバーター部のエミッションＱノードの電圧が１２Ｖ以上で維持されることにより、インバーター部のエミッション出力電圧は一律に維持されることができ、出力低下が発生しない。
【０１０２】
エミッションブースティングキャパシターによってエミッションＱノードの電圧が周期的にブースティングされることで、高温環境でＴＦＴが劣化されて漏電が発生しても、インバーターのエミッション出力電圧が低下されずに安定的に維持される。
【０１０３】
インバーター部のエミッション出力電圧が正常的に維持されれば、発光トランジスターのターンオンの程度を正常的に動作することができる。発光ダイオードに流れるダイオード電流が正常的に提供されることによって、ディスプレイパネルの横画素ラインが不規則に暗くなる不規則横縞模様のような不具合が防止される。
【０１０４】
上述した実施形態では、インバーター部がディスプレイパネルの一側に形成されたことについて説明した。しかし、本発明はこれに制限されず、インバーター部がディスプレイパネルの両側にそれぞれ形成されることもある。
【０１０５】
インバーター部がディスプレイパネルの一側に形成される場合には、ベゼルでインバーター部が占める面積が小さいため、小型サイズの有機発光ダイオードディスプレイ装置でディスプレイパネルの大きさをより大きく実現することができる。
【０１０６】
一方、面積の大きいディスプレイパネルを使用する有機発光ダイオードディスプレイ装置では、インバーター部がディスプレイパネルの両側に形成されることが画素領域を制御するための回路への部下を減らすことに、より効果的でありえる。
【０１０７】
以上、本発明による実施形態が説明されたが、これは例示的なものに過ぎず、当該分野において通常の知識を有する者であれば、これにより多様な変形及び均等な範囲の実施形態が可能であることを理解することができる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲によって定められるべきである。
【図１】
0006546899.tif 000002
【図２】
0006546899.tif 000003
【図３】
0006546899.tif 000004
【図４】
0006546899.tif 000005
【図５】
0006546899.tif 000006
【図６】
0006546899.tif 000007
【図７】
0006546899.tif 000008
【図８】
0006546899.tif 000009
【図９】
0006546899.tif 000010
【図１０】
0006546899.tif 000011
【図１１】
0006546899.tif 000012
【図１２】
0006546899.tif 000013
【図１３】
0006546899.tif 000014
【図１４】
0006546899.tif 000015