(57)【特許請求の範囲】
【請求項１】
半導体基板上に第１導電型の非晶質半導体を含む第１の非晶質半導体層を形成する第１の工程と、
前記第１の非晶質半導体層上に選択的にマスク層を形成して、マスク領域と非マスク領域を形成する第２の工程と、
前記マスク領域の前記第１の非晶質半導体層を残して、前記非マスク領域の前記第１の非晶質半導体層を除去する第３の工程と、
前記マスク層上および、前記非マスク領域上に真性非晶質半導体と第２導電型の非晶質半導体を積層した第２の非晶質半導体層を形成する第４の工程と、
前記マスク層をエッチングにより除去するとともに、前記マスク層上の前記第２の非晶質半導体層を除去することにより、前記第１導電型の非晶質半導体、前記真性非晶質半導体および前記第２導電型の非晶質半導体を含む電極形成面を形成する第５の工程をこの順に含み、
前記真性非晶質半導体は、前記第２導電型の非晶質半導体の前記半導体基板と反対側の表面を除く前記第２導電型の非晶質半導体の表面を取り囲むように配置される、裏面電極型光電変換素子の製造方法。
【請求項２】
前記第１の非晶質半導体層は、前記半導体基板に接して設けられた真性非晶質半導体と、前記真性非晶質半導体上に設けられた第１導電型の非晶質半導体から構成される請求項１記載の裏面電極型光電変換素子の製造方法。
【請求項３】
前記電極形成面において、前記第２導電型の半導体の周囲は前記真性非晶質半導体で包囲され、前記真性非晶質半導体は前記第１の非晶質半導体層で包囲される請求項１に記載の裏面電極型光電変換素子の製造方法。
【請求項４】
前記第２の工程において、前記マスク層は、エッチングペーストを用いてパターニングされる請求項１または請求項２に記載の裏面電極型光電変換素子の製造方法。
【請求項５】
半導体基板と、
前記半導体基板の一方の面に形成された少なくとも表面が第１導電型である第１の非晶質半導体と、
前記第１の非晶質半導体に包囲され、真性非晶質半導体と第２導電型の半導体を積層した第２の非晶質半導体を有し、
前記第２の非晶質半導体において、前記真性非晶質半導体は、前記第２導電型の半導体を包囲し、
前記第１の非晶質半導体上に形成された第１の電極と、前記第２の非晶質半導体上に形成された第２の電極を有し、
前記真性非晶質半導体は、前記第２導電型の半導体の前記半導体基板と反対側の表面を除く前記第２導電型の半導体の表面を取り囲むように配置される、裏面電極型光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面電極型光電変換素子および裏面電極型光電変換素子の製造方法に関するものである。
【背景技術】
【０００２】
近年、エネルギー資源の枯渇の問題や大気中のＣＯ2の増加のような地球環境問題などからクリーンなエネルギーの開発が望まれており、特に太陽電池モジュールを用いた太陽光発電が新しいエネルギー源として開発、実用化され、発展の道を歩んでいる。
【０００３】
このような太陽電池モジュールを構成する光電変換素子としては、従来から、例えば単結晶または多結晶のシリコン基板の受光面にシリコン基板とは反対の導電型の不純物を拡散することによってｐｎ接合を形成し、シリコン基板の受光面とその反対側の裏面にそれぞれ電極を形成した両面電極型光電変換素子が主流となっている。
【０００４】
また、近年では、シリコン基板の裏面にｐ型電極とｎ型電極の双方を形成したいわゆる裏面電極型光電変換素子の開発も進められている。裏面電極型光電変換素子は受光面電極によるシャドウロスがないため、光電変換素子の効率を高めるために有力な構造である（例えば特許文献１参照）。
【０００５】
裏面電極型光電変換素子は、光電変換素子の受光面側とは反対側の裏面に、ｐ型半導体とｎ型半導体の層からなる複雑なパターンをフォトリソグラフィの工程を複数回繰り返して形成していた（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３４０３６２号公報
【特許文献２】ＷＯ２０１２／１３２５９５
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、裏面電極型光電変換素子の製造工程において、裏面のｐ型およびｎ型の半導体領域のパターンを形成するために、フォトレジストの塗布および、フォトレジストのパターニングの工程を複数回繰り返す必要から、製造工程が煩雑になり、生産性の向上が難しいという問題があった。
【０００８】
本発明は、上述の課題を解決するためになされたものであり、フォトレジストのパターニング工程を減らした簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の裏面電極型光電変換素子の製造方法は、半導体基板上に第１導電型の非晶質半導体を含む第１の非晶質半導体層を形成する第１の工程と、第１の非晶質半導体層上に選択的にマスク層を形成して、マスク領域と非マスク領域を形成する第２の工程と、非マスク領域の第１の非晶質半導体層を除去する第３の工程と、マスク層上および、非マスク領域上に真性非晶質半導体と第２導電型の非晶質半導体を積層した第２の非晶質半導体層を形成する第４の工程と、マスク層をエッチングにより除去するとともに、マスク層上の第２の非晶質半導体層を除去することにより、第１導電型の非晶質半導体、真性非晶質半導体および第２導電型の非晶質半導体を含む電極形成面を形成するものである。
【００１０】
また、本発明の裏面電極型光電変換素子の製造方法は、第１の非晶質半導体層は、半導体基板に接して設けられた真性非晶質半導体と、真性非晶質半導体上に設けられた第１導電型の非晶質半導体から構成されるものを含む。
【００１１】
また、本発明の裏面電極型光電変換素子の製造方法は、第２の工程において、マスク層は、メタルマスクを用いて形成されるものを含む。
【００１２】
また、本発明の裏面電極型光電変換素子の製造方法は、第２の工程において、マスク層は、エッチングペーストを用いてパターニングされるものを含む。
【００１３】
また、本発明の裏面電極型光電変換素子は、半導体基板と、半導体基板の一方の面に形成された少なくとも表面が第１導電型である第１の非晶質半導体と、第１の非晶質半導体に包囲され、真性非晶質半導体と第２導電型の半導体を積層した第２の非晶質半導体を有し、第２の非晶質半導体において、真性非晶質半導体は、第２導電型の半導体を包囲し、第１の非晶質半導体上に形成された第１の電極と、第２の非晶質半導体上に形成された第２の電極を有するものである。
【発明の効果】
【００１４】
本発明により、生産性の高い裏面電極型光電変換素子および光電変換素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の光電変換素子の製造法を示す模式的断面図である。
【図２】本発明の光電変換素子の製造法を示す模式的断面図である。
【図３】本発明の光電変換素子の製造法を示す模式的断面図である。
【図４】本発明の光電変換素子の製造法を示す模式的断面図である。
【図５】本発明の光電変換素子の製造法を示す模式的断面図である。
【図６】本発明の光電変換素子の製造法を示す模式的断面図である。
【図７】本発明の光電変換素子の電極形成面を示す平面図模式図である。
【図８】本発明の光電変換素子を示す模式的断面図である。
【図９】本発明の光電変換素子の裏面を示す平面模式図である。
【図１０】本発明の光電変換素子の製造法を示す模式的断面図である。
【図１１】本発明の光電変換素子の製造法を示す模式的断面図である。
【図１２】本発明の光電変換素子の製造法を示す模式的断面図である。
【図１３】本発明の光電変換素子の製造法を示す模式的断面図である。
【図１４】本発明の光電変換素子の製造法を示す模式的断面図である。
【図１５】本発明の光電変換素子の製造法を示す模式的断面図である。
【図１６】本発明の光電変換素子の製造法を示す模式的断面図である。
【図１７】本発明の光電変換素子の製造法を示す模式的断面図である。
【図１８】本発明の光電変換素子の製造法を示す模式的断面図である。
【図１９】本発明の光電変換素子の製造法を示す模式的断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しつつ、本発明の実施の形態に係る説明する。以下の説明では同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについて詳細な説明は繰り返さない。
【００１７】
（実施の形態１）
図１から図６は、本発明の光電変換素子の製造法を示す模式的断面図である。まず、図１に示すように、第２導電型半導体基板であるｎ型シリコン単結晶基板である基板１１を準備する。
【００１８】
基板１１の厚さは、特に限定されないが、例えば１００μｍ以上３００μｍ以下であり、好ましくは１００μｍ以上２００μｍ以下とすることができる。また、基板１１の比抵抗も、特に限定されないが、たとえば０．１Ω・ｃｍ以上５０Ω・ｃｍ以下とすることができる。なお、基板１１としては、ｎ型単結晶シリコンからなる基板に限定されず、従来から公知の半導体基板を用いることができる。
【００１９】
基板１１の受光面側は、図示しないが、テクスチャ構造が形成され、テクスチャ構造上に、窒化シリコン膜などの反射防止膜が形成されている。
【００２０】
次に、図２に示すように、受光面と反対側の面に、真性非晶質半導体であるｉ型非晶質シリコン膜１２と、第１導電型であるｐ型の不純物をドーピングしたｐ型非晶質半導体であるｐ型非晶質シリコン膜１３を順次積層して第１の非晶質半導体層１４を形成する。
【００２１】
なお、本明細書において「真性」および「ｉ型」とは、ｎ型またはｐ型の不純物を意図的にドーピングしていないことを意味しており、たとえば、ヘテロ接合型バックコンタクトセルの作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによって、ｎ型またはｐ型の導電型を示すこともあり得る。
【００２２】
ｉ型非晶質シリコン膜１２の厚さは、特に限定されないが、１ｎｍ以上１０ｎｍ以下であり、ｐ型非晶質シリコン膜１３の厚さは、特に限定されないが、１ｎｍ以上１０ｎｍ以下である。なお、第１の非晶質半導体層１４において、ｉ型非晶質シリコン膜１２とｐ型非晶質シリコン膜１３は明確に分かれている必要はなく、例えば、基板１１の表面から離れるにしたがいｐ型の不純物の濃度が大きくなるような非晶質半導体層であってもよい。
【００２３】
また、第１の非晶質半導体層１４を構成する非晶質半導体としては、非晶質シリコンに限定されず、たとえば従来から公知の非晶質半導体膜を用いることができる。
【００２４】
次に、図３に示すように、マスク層１５を選択的に第１の非晶質半導体層１４上に形成する。すなわち、第１の非晶質半導体層１４上にマスクパターンが形成されているメタルマスクを重ねたあと、マスク材料をＣＶＤ又はスパッタにより１００ｎｍ程度積層して、第１の非晶質半導体層１４上に選択的にマスク材料を積層することにより、第１の非晶質半導体層１４上にマスク層１５が存在するマスク領域１６と、マスク層のない非マスク領域１７とを形成する。マスク層１５に用いられるマスク材料としては、酸化シリコン、窒化シリコン又は酸化チタン等の金属酸化膜が好ましい。
【００２５】
次に、図４に示すように、非マスク領域１７の第１の非晶質半導体層１４を除去することにより、非マスク領域１７において基板１１を露出させる。ｉ型非晶質シリコン膜１２とｐ型非晶質シリコン膜１３からなる第１の非晶質半導体層を除去する方法としては、ドライエッチングやフッ化水素酸と硝酸の混合酸溶液又はアルカリ溶液を用いたウェットエッチングを用いることができる。
【００２６】
次に、図５に示すように、基板１１の受光面と反対側の面の全面に、真性非晶質半導体層であるｉ型非晶質シリコン膜１８と、第２導電型の不純物をドーピングした半導体層であるｎ型非晶質シリコン膜１９からなる第２の非晶質半導体層２０をたとえばプラズマＣＶＤ法により積層する。第２の非晶質半導体層２０は、非マスク領域１７においては、基板１１上に積層され、マスク領域１６においては、マスク層１５上に形成される。
【００２７】
第２の非晶質半導体層２０としては、非晶質シリコンからなる膜に限定されず、たとえば従来から公知の非晶質半導体膜などを用いてもよい。また、ｉ型非晶質シリコン膜１８の厚さは、特に限定されないが、たとえば１ｎｍ以上１０ｎｍ以下とすることができる。ｎ型非晶質シリコン膜１９の厚さは、特に限定されないが、たとえば１ｎｍ以上１０ｎｍ以下とすることができる。
【００２８】
次に、図６に示すように、ウェットエッチングによって、マスク層１５を除去することにより、マスク層１５とマスク層１５上に形成された第２の非晶質半導体層２０を除去する。エッチング液としては、マスク層の材質に応じて、例えばフッ化水素酸等を用いることができる。マスク層１５を除去することにより、基板１１の受光面と反対側の面に電極形成面２１を得ることができる。電極形成面２１において、ｐ型非晶質シリコン膜１３上にｐ電極を形成し、また、ｎ型非晶質シリコン膜１９上にｎ電極を配置することにより、光電変換素子を形成することができる。ｐ電極およびｎ電極は蒸着または印刷などによって形成することができる。
【００２９】
上述の光電変換素子の製造方法によれば、フォトリソグラフィを用いずに電極形成面２１を得ることができるので、生産工数を減らすことができ、生産性を向上させることができる。
【００３０】
図７は、本発明の光電変換素子の電極形成面を示す平面図である。電極形成面２１において、基板１１の一辺と平行に所定のピッチで棒状のｎ型非晶質シリコン膜１９が多数配置されている。また、ｎ型非晶質シリコン膜１９それぞれを取り囲むように第２のｉ型非晶質シリコン膜１８が配置されている。また、ｎ型非晶質シリコン膜１９および第２のｉ型非晶質シリコン膜１８以外の残りの電極形成面２１には、ｐ型非晶質シリコン膜１３が配置されている。ｐ型非晶質シリコン膜１３は、第２のｉ型非晶質シリコン膜１８を取り囲むように配置されている。すなわち、第２のｉ型非晶質シリコン膜１８は、ｎ型非晶質シリコン膜１９とｐ型非晶質シリコン膜１３の境界に配置されている。
【００３１】
図８は、本発明の光電変換素子を示す模式的断面図である。光電変換素子１０において基板１１の受光面と反対側の面上に接して選択的にｉ型非晶質シリコン膜１２が形成されている。さらに、ｉ型非晶質シリコン膜１２上にｐ型非晶質シリコン膜１３が形成されている。ｉ型非晶質シリコン膜１２とｐ型非晶質シリコン膜１３で第１の非晶質半導体層が形成されている。また、基板１１の受光面と反対側の面上のうち、ｉ型非晶質シリコン膜１２が形成されていない部分にｉ型非晶質シリコン膜１８が形成されている。さらに、ｉ型非晶質シリコン膜１８上にｎ型非晶質シリコン膜１９が形成されている。
【００３２】
電極形成面２１において、ｎ型非晶質シリコン膜１９の周囲は、ｉ型非晶質シリコン膜１８で取り囲まれており、さらに、ｉ型非晶質シリコン膜１８はｐ型非晶質シリコン膜１３で包囲されている。すなわち、電極形成面において、ｐ型非晶質シリコン膜１３とｎ型非晶質シリコン膜１９の境界にｉ型非晶質シリコン膜１８が配置されているので、リーク電流を抑制することができ、発電効率を高めることができる。
【００３３】
また、ｐ電極２２は、ｐ型非晶質シリコン膜１３上に形成されてなり、ｐ型非晶質シリコン膜１３とオーミック接触している。また、ｎ電極２３は、ｎ型非晶質シリコン膜１９上に形成されてなり、ｎ型非晶質シリコン膜１９とオーミック接触している。
【００３４】
図９は、本発明の光電変換素子の裏面を示す平面模式図である。光電変換素子１０を構成する基板１１は例えば１辺１５０ｍｍ程度の正方形状のシリコン単結晶基板が用いられる。基板１１の角部は面取りされている。ｐ型非晶質シリコン膜１３上に棒状のｐ電極２２が形成されるとともに、棒状のｎ型非晶質シリコン膜１９上に形成された棒状のｎ電極２３が形成されている。ｐ電極２２およびｎ電極２３は、基板１１の一辺と平行に交互に多数並べられて配置されている。ｐ電極２２の幅は、０．６ｍｍ程度であり、ｐ電極が配置されるピッチは１．８ｍｍ程度であり、ｎ電極２３の幅は、０．６ｍｍ程度であり、ｎ電極が配置されるピッチは１．８ｍｍ程度である。
【００３５】
（実施の形態２）
図１０から図１４は、本発明の光電変換素子の製造法を示す模式的断面図である。図１０に示すように、実施の形態１と同様にして基板１１を準備し、ｉ型非晶質シリコン膜１２とｐ型非晶質シリコン膜１３を順次積層して第１の非晶質半導体層１４を形成する。さらに、マスク層１５を第１の非晶質半導体層１４上の全面に１００ｎｍ程度形成する。第１の非晶質半導体層１４上のマスク材料としては酸化シリコン又は窒化シリコンが好適である。
【００３６】
次に図１１に示すように、マスク層を除去したい部分にエッチングペースト２４をスクリーン印刷する。エッチングペースト２４としては、リン酸を含むもの等が用いられる。
【００３７】
次に、エッチングペースト２４を塗布した後に、加熱し、さらに洗浄することにより、図１２に示すように、エッチングペースト２４を印刷した部分のマスク層１５および第１の非晶質半導体層１４を取り除くことにより、マスク層１５が存在するマスク領域１６と、マスク層のない非マスク領域１７を形成する。
【００３８】
また、エッチングペーストを用いる代わりにレーザを用いてマスク層１５および第１の非晶質半導体層１４を取り除いてもよい。この場合のマスク層１５としては酸化シリコン又は窒化シリコンが好適である。
【００３９】
このように、マスク層をエッチングペーストやレーザを用いてパターニングすることにより、マスク領域と非マスク領域を形成する工程と連続して、非マスク領域上の非晶質半導体層を取り除く工程を行うことができる。
【００４０】
次に、図１３に示すように、基板１１の受光面と反対側の面の全面に、ｉ型非晶質シリコン膜１８と、ｎ型非晶質シリコン膜１９からなる第２の非晶質半導体層２０をプラズマＣＶＤ法により積層する。第２の非晶質半導体層２０は、非マスク領域１７においては、基板１１上に積層され、マスク領域１６においては、マスク層１５上に形成される。例えば、ｉ型非晶質シリコン膜１８の厚さは、１ｎｍ以上１０ｎｍ以下であり、ｎ型非晶質シリコン膜１９の厚さは、１ｎｍ以上１０ｎｍ以下である。
【００４１】
次に、図１４に示すように、ウェットエッチングによって、マスク層１５を除去することにより、マスク層１５とマスク層１５上に形成された第２の非晶質半導体層２０を除去する。このようにして、基板１１の受光面と反対側の面に電極形成面２１を得ることができる。フォトリソグラフィを用いずに電極形成面２１を得ることができるので、生産工数を減らすことができ、生産性を向上させることができる。
【００４２】
この電極形成面２１のｐ型非晶質シリコン膜１３上にｐ電極を形成し、また、ｎ型非晶質シリコン膜１９上にｎ電極を配置することにより、光電変換素子を形成することができる。
【００４３】
（実施の形態３）
図１５から図１９は、本発明の光電変換素子の製造法を示す模式的断面図である。図１５において、実施の形態１と同様にして基板１１を準備し、ｉ型非晶質シリコン膜１２とｐ型非晶質シリコン膜１３を順次積層して第１の非晶質半導体層１４を形成する。さらに、フォトレジスト材料を第１の非晶質半導体層１４上に積層してマスク層１５を形成する。
【００４４】
次に、図１６に示すように、マスク材料をフォトリソグラフィにてパターニングして、マスク領域１６と非マスク領域１７を形成する。
【００４５】
次に、図１７に示すように、エッチングにて非マスク領域１７に対応する部分の第１の非晶質半導体層１４を取り除く。
【００４６】
次に、図１８に示すように、基板１１の受光面と反対側の面の全面に、ｉ型非晶質シリコン膜１８と、ｎ型非晶質シリコン膜１９からなる第２の非晶質半導体層２０をたとえばプラズマＣＶＤ法により積層する。第２の非晶質半導体層２０は、非マスク領域１７においては、基板１１上に積層され、マスク領域１６においては、マスク層１５上に形成される。
【００４７】
次に、図１９に示すように、ウェットエッチングによって、マスク層１５を除去することにより、マスク層１５とマスク層１５上に形成された第２の非晶質半導体層２０を除去する。基板１１の受光面と反対側の面に電極形成面２１を得ることができる。従来の裏面電極型光電変換装置に比べ、フォトリソグラフィ工程を減らすことができるので、光電変換装置の生産性を向上させることができる。
【００４８】
この電極形成面２１のｐ型非晶質シリコン膜１３上にｐ電極を形成し、また、ｎ型非晶質シリコン膜１９上にｎ電極を配置することにより、光電変換素子を形成することができる。
【００４９】
上述の各実施の形態においては、第１導電型をｐ型とし、第２導電型をｎ型として説明したが、第１導電型をｎ型とし、第２導電型をｐ型として同様に光電変換素子を構成することができる。
【００５０】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５１】
１０…光電変換素子
１１…基板
１２…ｉ型非晶質シリコン膜
１３…ｐ型非晶質シリコン膜
１４…第１の非晶質半導体層
１５…マスク層
１６…マスク領域
１７…非マスク領域
１８…ｉ型非晶質シリコン膜
１９…ｎ型非晶質シリコン膜
２０…第２の非晶質半導体層
２１…電極形成面
２２…ｐ電極
２３…ｎ電極
２４…エッチングペースト
【図１】
0006564199.tif 000002
【図２】
0006564199.tif 000003
【図３】
0006564199.tif 000004
【図４】
0006564199.tif 000005
【図５】
0006564199.tif 000006
【図６】
0006564199.tif 000007
【図７】
0006564199.tif 000008
【図８】
0006564199.tif 000009
【図９】
0006564199.tif 000010
【図１０】
0006564199.tif 000011
【図１１】
0006564199.tif 000012
【図１２】
0006564199.tif 000013
【図１３】
0006564199.tif 000014
【図１４】
0006564199.tif 000015
【図１５】
0006564199.tif 000016
【図１６】
0006564199.tif 000017
【図１７】
0006564199.tif 000018
【図１８】
0006564199.tif 000019
【図１９】
0006564199.tif 000020