(57)【特許請求の範囲】
【請求項１】
送信用クロック信号を生成する送信用信号生成部を含み、前記送信用クロック信号にあわせデータ信号を送信する送信部と、
データラッチのためのクロック信号であって前記データ信号の１ビットあたりの時間と同じ周期のラッチ用信号を生成する受信用信号生成部を含み、データ信号線により前記送信部と接続され、前記データ信号を前記ラッチ用信号の立ち上がりにあわせてラッチする受信部と、
周期が前記ラッチ用信号の２倍のクロック信号であるタイミング設定用信号と前記データ信号が入力され、前記タイミング設定用信号のレベルがＨｉｇｈかつ前記データ信号線のレベルがＨｉｇｈである時間が長いほど大きな電圧を出力する判定用回路部と、
前記判定用回路部の出力値を認識する制御部と、を備え、
前記ラッチ用信号又は前記データ信号の位相を調整する位相調整処理のとき、
前記受信用信号生成部は、前記タイミング設定用信号を生成し、
前記制御部は、予め定められた待ち時間ごとに、前記データ信号又は前記タイミング設定用信号の位相を前記調整処理の開始時の位置から前記送信用信号生成部又は前記受信用信号生成部に段階的にずらさせ、
前記送信部は、前記データ信号のＨｉｇｈとＬｏｗを１ビットずつ切り替え、
前記制御部は、
各段階での前記判定用回路部の出力電圧値を認識し、
全段階のうち、前記判定用回路部の出力電圧の最大値と最小値の中央値に最も近い段階である最適段階を認識し、
前記最適段階での前記データ信号と前記タイミング設定用信号の位相差を認識し、
前記ラッチ用信号の立ち上がり時点が、前記位相差に相当する時間分、前記データ信号の立ち上がり時点とずれるように、前記ラッチ用信号、又は、前記送信用クロック信号の位相を設定し、
前記判定用回路部は、前記タイミング設定用信号と前記データ信号の論理積を出力するＡＮＤ回路と、前記ＡＮＤ回路の出力を蓄えて平滑化する平滑回路を含み、
前記制御部は、前記平滑回路の出力値を前記判定用回路部の前記出力電圧値として認識することを特徴とするデータ送受信装置。
【請求項２】
前記制御部は、前記位相調整処理の後、予め定められた前記データ信号のテストパターンを前記送信部と前記受信部に送受信させ、前記テストパターンが正しく受信されたことを確認することを特徴とする請求項１に記載のデータ送受信装置。
【請求項３】
前記データ信号線は、複数並べられ、
前記制御部は、１ビットずつ各前記データ信号線のＨｉｇｈとＬｏｗのレベルを入れ替えつつ、隣り合う前記データ信号線のレベルを異ならせる前記テストパターンと、１ビットずつ各前記データ信号線のＨｉｇｈとＬｏｗのレベルを入れ替えつつ、隣り合う前記データ信号線のレベルを同じとする前記テストパターンと、複数の前記データ信号線のうち１本だけ他の前記データ信号線とレベルを異ならせている信号パターンを含む前記テストパターンのうち、何れか１つ、又は、複数を前記送信部と前記受信部に送受信させることを特徴とする請求項２に記載のデータ送受信装置。
【請求項４】
請求項１乃至３の何れか１項に記載のデータ送受信装置を含むことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データの送受信を行うデータ送受信装置、及び、これを備えた画像形成装置に関する。
【背景技術】
【０００２】
データの送受信では、送信側デバイスは、送信データの内容に応じ、１ビット単位で信号線のレベル（「１」又は「０」）を切り替える。受信側デバイスは、１ビットの伝送期間中に信号線のレベル（値）を取り込む。例えば、受信側デバイスは、データラッチ用に生成されたクロック信号の立ち上がりや立ち下がりにあわせてデータをラッチする。１ビットの伝送期間内では、始まりにセットアップ時間、終わりにホールド時間を設けられる。受信側デバイスのデータのラッチタイミングは、１ビットの伝送期間中のセットアップ時間とホールド時間を除いた期間中となるように設定される。しかし、電源変動や温度変化によって、適切なラッチタイミングが予め設定された時点からずれ、データを正しく受信できない場合がある。特許文献１にはデータを確実に取り込むための技術の一例が記載されている。
【０００３】
具体的に、特許文献１には、入力データを均等な位相差をもつｎ個のデータに変換し、
ｎ個のデータの各々についてのフリップフロップ演算を行い、フリップフロップ部（２）がｎ個のデータに対応した数の出力をもち、フリップフロップ部（２）が出力するｎ個のデータの多数決判定を行い、当該判定結果をもとにｎ個のデータ中から最適位相のデータを選択するための判定信号を出力し、判定信号をもとに、入力クロックの立ち上がりタイミングでフリップフロップ部（２）から出力されるデータを選ぶ自動入力位相調整処理回路が記載されている。この構成により、データとクロックの位相に関係なく、多数決で取り込みタイミングを定め、確実にデータを取り込もうとする（特許文献１：請求項１、段落［００１０］、［００１１］）等参照）。
【特許文献１】特開平０６−２３７２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
データ伝送速度が高速であるほど、１ビット当たりの時間が短くなる。ある程度、セットアップ時間やホールド時間は必要なので、１ビット当たりの時間が短いと、１ビットの期間中、データラッチのための時間は短くなる。そのため、データ伝送速度が高速であるほど、データを正しくラッチすることが困難となりやすい。
【０００５】
特許文献１記載の技術では、データ伝送速度が高速である場合、設定すべき遅延差が細かいため、使用部品を選別しなくてはならず、手間、コストがかかるというデメリットがある。また、データ伝送速度が高速である場合、遅延差がかなり細かいので、温度のような環境変化の影響を受けやすく、正しくデータをラッチできない場合があるという問題がある。また、ｎ個のフリップフロップ部のうち、データ伝送に用いられるのは、適切と判定された（選択された）回路１つのみである。ｎ個のフリップフロップ部を有していても、データ信号線としては、１本分の機能しか有しておらず、無駄が多いという問題もある。
【０００６】
本発明は、上記従来技術の問題点に鑑み、最も安定して正しくデータをラッチできるラッチ用信号又はデータ信号の位相を定め、定めた位相でデータの送受信を行う。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に係るデータ送受信装置は、送信部と、受信部と、判定用回路部と、制御部と、を含む。前記送信部は、送信用クロック信号を生成する送信用信号生成部を含み、前記送信用クロック信号にあわせデータ信号を送信する。前記受信部は、データラッチのためのクロック信号であって前記データ信号の１ビットあたりの時間と同じ周期のラッチ用信号を生成する受信用信号生成部を含み、データ信号線により前記送信部と接続され、前記データ信号を前記ラッチ用信号の立ち上がりにあわせてラッチする。判定用回路部は、周期が前記ラッチ用信号の２倍のクロック信号であるタイミング設定用信号と前記データ信号が入力され、前記タイミング設定用信号のレベルがＨｉｇｈかつ前記データ信号線のレベルがＨｉｇｈである時間が長いほど大きな電圧を出力する。前記制御部は、前記判定用回路部の出力値を認識する。そして、前記ラッチ用信号又は前記データ信号の位相を調整する位相調整処理のとき、前記受信用信号生成部は、前記タイミング設定用信号を生成する。また、前記制御部は、予め定められた待ち時間ごとに、前記データ信号又は前記タイミング設定用信号の位相を前記調整処理の開始時の位置から前記送信用信号生成部又は前記受信用信号生成部に段階的にずらさせる。前記送信部は、前記データ信号のＨｉｇｈとＬｏｗを１ビットずつ切り替える。また、前記制御部は、各段階での前記判定用回路部の出力電圧値を認識し、全段階のうち、前記判定用回路部の出力電圧の最大値と最小値の中央値に最も近い段階である最適段階を認識し、前記最適段階での前記データ信号と前記タイミング設定用信号の位相差を認識し、前記ラッチ用信号の立ち上がり時点が、前記位相差に相当する時間分、前記データ信号の立ち上がり時点とずれるように、前記ラッチ用信号、又は、前記送信用クロック信号の位相を設定する。前記判定用回路部は、前記タイミング設定用信号と前記データ信号の論理積を出力するＡＮＤ回路と、前記ＡＮＤ回路の出力を蓄えて平滑化する平滑回路を含む。前記制御部は、前記平滑回路の出力値を前記判定用回路部の前記出力電圧値として認識する。
【発明の効果】
【０００８】
本発明によれば、最も安定して正しくデータをラッチできるラッチ用信号又はデータ信号の位相を定め、定めた位相でデータの送受信を行うデータ送受信装置を提供することができる。従って、データ伝送速度が高速でも安定して正しくデータを送受信できるデータ送受信装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係る複合機の一例を示す図である。
【図２】実施形態に係る複合機の一例を示す図である。
【図３】実施形態に係るデータ送受信装置の一例を示す図である。
【図４】信号の位相の調整を説明するための図である。
【図５】実施形態に係る送信部と受信部の一例を示す図である。
【図６】実施形態に係る判定用回路部の一例を示す図である。
【図７】実施形態に係る判定用回路部の出力電圧の一例を示す図である。
【図８】実施形態に係るデータ送受信装置での信号の位相調整処理の流れの一例を示すフローチャートである。
【図９】実施形態に係るラッチ用信号の位相の調整の一例を示すタイミングチャートである。
【図１０】実施形態に係るデータ信号の位相の調整の一例を示すタイミングチャートである。
【図１１】実施形態に係るデータ送受信装置で伝送されるデータのマッピングの一例を示す図である。
【図１２】実施形態に係るデータ送受信装置でのテストパターンの一例を示す図である。
【図１３】実施形態に係るデータ送受信装置でのテストパターンの一例を示す図である。
【図１４】実施形態に係るデータ送受信装置でのテストパターンの一例を示す図である。
【図１５】実施形態に係るデータ送受信装置でのテストパターンの一例を示す図である。
【図１６】実施形態に係るデータ送受信装置でのテストパターンの一例を示す図である。
【図１７】実施形態に係るデータ送受信装置でのテストパターンの一例を示す図である。
【図１８】実施形態に係るデータ送受信装置でのテストパターンの一例を示す図である。
【図１９】実施形態に係るデータ送受信装置でのテストパターンの一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、図１〜図１９を用い、画像形成装置として複合機１０１を例にあげて実施形態を説明する。そして、複合機１０１は、本発明に係るデータ送受信装置１００を含む。但し、各実施の形態に記載される構成、配置等の各要素は、発明の範囲を限定せず単なる説明例にすぎない。
【００１１】
（複合機１０１）
次に、図１、図２に基づき、実施形態に係る複合機１０１を説明する。図１、図２は、実施形態に係る複合機１０１の一例を示す図である。
【００１２】
図１に示すように、複合機１０１内には、制御部１が設けられる。制御部１は、複合機１０１の動作を制御する。制御部１は、各種演算や処理を行うＣＰＵ１１、画像データに関する処理を行う画像処理部１２、表示パネル２１での表示に関する処理を行う表示モジュール１３のような回路を含む。尚、全体制御や画像処理を行うメイン制御部や画像形成や各種回転体を回転させるモーターのＯＮ／ＯＦＦを制御し印刷部４を実際に制御するエンジン制御部のように制御を行う部分を分割してもよい。
【００１３】
ＣＰＵ１１は、記憶部１４に記憶されるプログラム、データに基づき複合機１０１の各部の制御や、各種の演算処理や信号処理を行う。画像処理部１２は、濃度変換、拡大、縮小、回転、データ形式変換のような印刷や送信に用いる画像データへの画像処理を施す。処理後の画像データは、画像形成部４ｃでのトナー像形成や、送信に用いられる。表示モジュール１３は、記憶部１４に記憶される背景データ、ボタンやキーのような部品の画像データ、画面内に表示するテキストデータに基づき、表示させる画面の画像データを生成する。
【００１４】
記憶部１４は、ＲＯＭ、ＨＤＤのような不揮発性とＲＡＭのような揮発性の記憶装置の組み合わせである。記憶部１４は、複合機１０１の制御用の各種のプログラムやデータ、設定データ、画像データのような各種データを記憶する。
【００１５】
また、図１、２に示すように、本実施形態の複合機１０１は、複合機１０１の前面に操作パネル２（破線で図示）が設けられる。また、上部に原稿搬送部３ａと画像読取部３ｂが設けられる。又、複合機１０１の内部には、印刷を行う印刷部４（給紙部４ａ、搬送部４ｂ、画像形成部４ｃ、定着部４ｄ）が設けられる。
【００１６】
操作パネル２は、複合機１０１の状態や各種メッセージや各種設定画面を表示する表示パネル２１を備える。制御部１は、表示モジュール１３が生成した画像データに基づく表示を表示パネル２１に行わせる。また、表示パネル２１の上面にタッチパネル部２２が設けられる。タッチパネル部２２は、表示パネル２１で押された部分の位置、座標を検知するためのものである。タッチパネル部２２の出力に基づき、制御部１は、押された操作画像（ソフトキー、ボタン、タブ、チェックボックスのような画像）を認識する。また、操作パネル２には、スタートキーやテンキーのような複数のハードキー２３も設けられる。
【００１７】
制御部１は、スキャンを伴うジョブの実行時、セットされた原稿を１枚ずつ送り読取用コンタクトガラス３１（読み取り位置）に向けて連続的、自動的に原稿搬送部３ａに搬送させる。また、制御部１は、送り読取用コンタクトガラス３１を通過する原稿や、載置読取用コンタクトガラス３２にセットされた原稿を読み取りと画像データの生成を画像読取部３ｂに行わせる。
【００１８】
印刷部４の給紙部４ａは、複数の用紙を収容する。印刷ジョブの実行のとき、制御部１は、用紙を１枚ずつ給紙部４ａに供給させる。制御部１は、給紙部４ａから供給された用紙を搬送部４ｂに搬送させる。制御部１は、画像データに基づくトナー像を画像形成部４ｃに形成させ、搬送される用紙にトナー像を転写させる。制御部１は、用紙に転写されたトナー像を定着部４ｄに定着させる。トナー定着後の用紙は、排出トレイ４ｅに排出される。
【００１９】
更に、制御部１は、各種コネクタ、ソケット、通信制御用のチップを備えた通信部１５と接続される。通信部１５は、ネットワークや公衆回線やケーブルを介し、コンピューター２００やファクシミリ装置３００と通信可能に接続される。通信部１５は、コンピューター２００やファクシミリ装置３００と画像データのやり取りを行える。
【００２０】
制御部１は、操作パネル２、原稿搬送部３ａ、画像読取部３ｂ、印刷部４、通信部１５のような各部とバスや信号線で接続される。制御部１は、各部、各装置の存在を認識する。そして、制御部１は、各部を制御することにより、パネル表示、スキャン動作、及び、印刷動作のような複合機１０１の動作を制御する。
【００２１】
（データ送受信装置１００）
次に、図３を用いて、実施形態に係るデータ送受信装置１００の概要を説明する。図３は、実施形態に係るデータ送受信装置１００の一例を示す図である。
【００２２】
データ送受信装置１００は、複合機１０１に含まれる。本発明に係るデータ送受信装置１００は、複合機１０１内でなされる様々なデータ伝送に適用することができる。以下では、表示パネル２１に表示させる画像データを表示パネル２１に伝送するデータ送受信装置１００を説明する。
【００２３】
まず、データ送受信装置１００は、送信部５、受信部６、判定用回路部７、制御部１を含む。
【００２４】
表示パネル２１が表示する画面は、使用者の操作に応じ切り替えられる。制御部１（表示モジュール１３）は、表示パネル２１に表示させる画面の画像データを生成し、記憶部１４に記憶させる。この画像データは、制御部１（表示モジュール１３）から送信部５に入力される。
【００２５】
送信部５は、送信用クロック信号Ｃｓを生成する送信用信号生成部５０を含む。そして、送信部５は、送信用信号生成部５０が生成する送信用クロック信号Ｃｓの周波数で（送信用信号生成部５０が生成するクロック信号に基づき）表示パネル２１に表示させる画面の画像データをデータ信号Ｄ１として送信する。表示パネル２１は一定のフレームレート（周波数）で書き換えられる。この書き換えに間に合うように、送信用信号生成部５０が生成するクロック信号の周波数が定められる。
【００２６】
受信部６は、データ信号線ＤＬにより送信部５と接続される。受信部６は、ラッチ用信号Ｃｒの立ち上がりにあわせて、送信部５からのデータをラッチする。受信部６は、データラッチのためのクロック信号であってデータ信号Ｄ１の１ビットあたりの時間と同じ周期のラッチ用信号Ｃｒを生成する受信用信号生成部６０を含む。また、受信用信号生成部６０は、データのラッチタイミングを設定するためのクロック信号であって周期がラッチ用信号Ｃｒ（データ信号Ｄ１の１ビットあたりの時間）の２倍のクロック信号であるタイミング設定用信号Ｓ１を生成することもできる。
【００２７】
受信部６が受信したデータは、表示パネル２１に与えられる。表示パネル２１は、受信部６が受信したデータに基づいて表示を行う。具体的に、受信部６が受信したデータは、表示パネル２１の表示制御用ドライバーＩＣ２４（ＣｏｌｕｍｎドライバーＩＣとＲｏｗドライバーＩＣ）に与えられ、表示制御用ドライバーＩＣ２４は、与えられたデータに応じた表示を表示パネル２１に行わせる。
【００２８】
また、判定用回路部７はタイミング設定用信号Ｓ１とデータ信号Ｄ１が入力される。判定用回路部７は、タイミング設定用信号Ｓ１のレベルがＨｉｇｈかつデータ信号線ＤＬのレベルがＨｉｇｈである時間が長いほど大きな電圧を出力する。判定用回路部７は、データを正しく受信できるように、ラッチ用信号Ｃｒ又はデータ信号Ｄ１（送信用クロック信号Ｃｓ）の位相を調整、設定するための回路である。制御部１は、判定用回路部７の出力に基づき、タイミング設定用信号Ｓ１又は送信用クロック信号Ｃｓの位相を設定する。具体的に、制御部１は、受信用信号生成部６０が生成するラッチ用信号Ｃｒと送信用信号生成部５０が生成する送信用クロック信号Ｃｓの何れかのクロック信号の位相を調整する（詳細は後述）。
【００２９】
（位相の調整の概要）
次に、図４を用いて信号（送信用クロック信号Ｃｓ又はラッチ用信号Ｃｒ）の位相の調整の概要を説明する。図４は、信号の位相の調整を説明するための図である。
【００３０】
実施形態に係るデータ送受信装置１００では、データ信号Ｄ１の１ビットあたりの時間は一定である。図４の例では、いずれも、ＨｉｇｈとＬｏｗを一定周期で交互に繰り返すデータ信号Ｄ１の波形を示している。
【００３１】
また、図４では、データラッチのためのクロック信号であるラッチ用信号Ｃｒの立ち上がりにあわせてデータをラッチする例を示している。図４の例では、データ信号Ｄ１の１ビットあたりの時間内にラッチ用信号Ｃｒが１回立ち上がるようにするため、ラッチ用信号Ｃｒの周期は、データ信号Ｄ１の１ビットあたりの時間と同じとされる。
【００３２】
図４のうちのデータ信号ａ〜ｋは、段階的にデータ信号Ｄ１の位相をずらした例を示している。図４の例では、１０段階（３６度）ずつデータ信号Ｄ１の位相をずらした例を示している。
【００３３】
そして、ラッチ用信号Ｃｒが立ち上がったときの値をラッチする場合、データ信号Ｄ１とラッチ用信号Ｃｒの位相差が０及び１８０度のときでは、ラッチされるデータの値が不定となる。ラッチタイミングとしては、不適切である。図４では、データ信号ａ、データ信号ｆ、データ信号ｋでラッチされる値を「？」で図示している。
【００３４】
また、図４では、データ信号Ｄ１が理想的に変化している例を示している。しかし、データ信号Ｄ１の実際の立ち上がり、立ち下がりは鈍る場合がある。また、データ信号の１ビットの期間中、セットアップ時間、ホールド時間が設けられる。図４に示すデータ信号ａ〜ｋのうち、データ信号ｂ、ｅ、ｇ、ｊに示すラッチタイミングでは、信号が十分に立ち上がっていない、又は、立ち下がっていない可能性がある。また、データ伝送速度が速いとき、データ信号ｂ、ｅ、ｇ、ｊに示すラッチタイミングでは、セットアップ時間中やホールド時間中の可能性があり、好適なラッチタイミングとは必ずしもいえない。
【００３５】
正しくデータのラッチできるようにするため、従来、データ信号Ｄ１又はラッチ用信号Ｃｒの位相を段階的に変化させ、データ信号Ｄ１又はラッチ用信号Ｃｒのうち、何れかの信号の位相を正しくデータをラッチできる位相とすることがある。図４に示すデータ信号ｃ、ｄ、ｈ、ｉでも、ラッチ用信号Ｃｒは、データ信号Ｄ１の１ビットの期間の中央から少し外れた位置で立ち上がっている。そのため、４つのデータ信号ｃ、ｄ、ｈ、ｉの位相で安定して正しいデータをラッチできないおそれはゼロではない。
【００３６】
そこで、実施形態に係るデータ送受信装置１００では、判定用回路部７を設け、安定して正しいデータをラッチできる信号（データ信号Ｄ１又はラッチ用信号Ｃｒ）の位相（立ち上がり時点の差）を判定する。そして、判定した信号の位相でデータの伝送を行う。
【００３７】
（データ送受信装置１００の詳細）
次に、図５〜図７を用いて、データ送受信装置１００の詳細を説明する。図５は、実施形態に係る送信部５と受信部６の一例を示す図である。図６は、実施形態に係る判定用回路部７の一例を示す図である。図７は、実施形態に係る判定用回路部７の出力電圧の一例を示す図である。
【００３８】
図５に示すように、送信部５と受信部６は、シリアル方式のデータ信号線ＤＬで接続される。本実施形態のデータ送受信装置１００では、並列する４本のデータ信号線ＤＬが設けられる。データ信号線ＤＬは、５本以上でもよい。また、各データ信号線ＤＬは、差動信号方式のものでもよい。
【００３９】
送信部５は、送信用信号生成部５０、データ送信回路５１を含む。表示パネル２１に表示させる画面の画像データは、表示モジュール１３から送信部５にパラレルで入力される（シリアル方式で入力されてもよい）。各データ送信回路５１は、送信バッファを含み、複数ビットのデータを蓄えることができる。本実施形態では、データ送信回路５１は７ビット分のデータを蓄え、信号線４本×７ビット＝２８ビットがデータ伝送での１つの単位とされる。
【００４０】
送信用信号生成部５０は、予め定められた周波数（周期）の送信用クロック信号Ｃｓを生成する。例えば、送信用信号生成部５０は、基準クロック生成部１１ａが生成する基準クロックＣｋをカウントし、予め定められた個数（例えば、十数個〜数百個）の基準クロックＣｋをカウントするとＨｉｇｈとＬｏｗを切り替えるカウンター５２（分周器）を含めることができる。カウンター５２の出力を送信用クロック信号Ｃｓとすることができる。また、カウンター５２を、制御部１に指示に応じて出力レベルを切り替えるまでの基準クロックＣｋの個数を変えられるプログラマブルなものとすることで、送信用クロック信号Ｃｓの位相を段階的に調整することができる。送信用信号生成部５０は、上述以外のクロック信号を生成する回路（例えば、ＰＬＬ回路と位相シフト回路を含むような回路）でもよく、特に制限はない。
【００４１】
各データ送信回路５１には、送信用信号生成部５０が生成した送信用クロック信号Ｃｓが供給される。各データ送信回路５１は、送信用クロック信号Ｃｓのクロックの立ち上がりにあわせ（送信用クロック信号Ｃｓの周波数に応じて）、接続されたデータ信号線ＤＬにデータを出力する。
【００４２】
一方、受信部６は、複数のラッチ回路６１、受信用信号生成部６０を含む。本実施形態のデータ送受信装置１００は、４本のデータ信号線ＤＬを含むので、４つのラッチ回路６１が設けられる。各ラッチ回路６１は、データラッチ用のフリップフロップを含む。また、ラッチ回路６１は、複数ビットのデータを蓄えることができるものでもよい。本実施形態のラッチ回路６１は、データ送信回路５１と同様に７ビット分のデータを蓄えることができる。
【００４３】
受信用信号生成部６０は、予め定められた周波数（周期）のラッチ用信号Ｃｒを生成する。例えば、受信用信号生成部６０は、基準クロック生成部１１ａが生成する基準クロックＣｋをカウントし、予め定められた個数（例えば、十数個〜数百個、送信用信号生成部５０と同数）の基準クロックＣｋをカウントするとＨｉｇｈとＬｏｗを切り替えるカウンター６２（分周器）を含めることができる。カウンター６２の出力がラッチ用信号Ｃｒとすることができる。また、カウンター６２を、制御部１に指示に応じて出力レベルを切り替えるまでの基準クロックＣｋの個数を変えられるプログラマブルなものとすることで、ラッチ用信号Ｃｒの位相を段階的に調整することができる。また、受信用信号生成部６０は、基準クロックＣｋのカウント数を予め定められた個数の半数とすることで、ラッチ用信号Ｃｒの２倍のクロック信号であるタイミング設定用信号Ｓ１を生成でき、タイミング設定用信号Ｓ１の位相も調整することができる。受信用信号生成部６０は、上述以外のクロック信号を生成する回路（例えば、ＰＬＬ回路と位相シフト回路を含むような回路）でもよく、特に制限はない。
【００４４】
受信用信号生成部６０は、各ラッチ回路６１にラッチ用信号Ｃｒを供給する。各ラッチ回路６１は、ラッチ用信号Ｃｒの立ち上がり又は立ち下がりにあわせて（ラッチ用信号Ｃｒの周波数で）、接続されたデータ信号線ＤＬのデータ（ＨｉｇｈかＬｏｗかのレベル）をラッチする。受信部６は、各ラッチ回路６１に蓄えられたデータをパラレル変換する。パラレル変換したデータ（表示パネル２１に表示させる画面の画像データ）を表示パネル２１に入力する（図３参照）。
【００４５】
図５に示すように、判定用回路部７には、タイミング設定用信号Ｓ１とデータ信号Ｄ１が入力される。判定用回路部７は、タイミング設定用信号Ｓ１のレベルがＨｉｇｈかつデータ信号線ＤＬのレベルがＨｉｇｈの時間が長いほど大きな電圧を出力する回路である。
【００４６】
具体的に、図６を用いて、判定用回路部７を説明する。判定用回路部７は、判定用回路部７は、タイミング設定用信号Ｓ１とデータ信号Ｄ１の論理積を出力するＡＮＤ回路７１と、ＡＮＤ回路７１の出力を蓄えて平滑化する平滑回路７２（充電回路）を含む。本実施形態では、平滑回路７２にコンデンサーＣ１が用いられる。
【００４７】
図６に示すように、平滑回路７２は、コイルＬ１とコンデンサーＣ１の直列回路を含む。直列回路の一端は、ＡＮＤ回路７１の出力と接続される。直列回路の他端は、コンデンサーＣ１に接続される。平滑回路７２は、ＡＮＤ回路７１から出力される電荷を蓄え、ＡＮＤ回路７１のデューティ比に応じた電圧値を出力する。なお、図６では、平滑回路７２にコイルＬ１を含める例を示しているが、コイルＬ１は無くてもよい。そして、コンデンサーＣ１のＡＮＤ回路７１側の端子の電圧が判定用回路部７の出力電圧として制御部１（ＣＰＵ１１のＡＤ変換ポート）に入力される。
【００４８】
制御部１は、判定用回路部７の出力電圧値を認識する。なお、コンデンサーＣ１に蓄えられた電荷をリセットするため、コンデンサーＣ１に並列してスイッチ部７３が設けられる。制御部１は、スイッチ部７３を導通状態とし電荷を抜くことができる。
【００４９】
次に、図７を用いて、タイミング設定用信号Ｓ１とデータ信号Ｄ１の位相差と判定用回路部７の出力電圧値との関係を説明する。図７では、両信号がＨｉｇｈとＬｏｗを１ビットずつ繰り返し、Ｈｉｇｈである区間（ＡＮＤ回路７１がＨｉｇｈを出力する区間）を斜線網掛けで図示している。
【００５０】
図７の最上段の図は、タイミング設定用信号Ｓ１とデータ信号Ｄ１の位相差が０の場合を示している。この場合、タイミング設定用信号Ｓ１及びデータ信号Ｄ１がＨｉｇｈ期間ずっと、ＡＮＤ回路７１がＨｉｇｈとなる。従って、ＡＮＤ回路７１がＨｉｇｈを出力する時間が最長となる。その結果、判定用回路部７の出力電圧値は最大となる。
【００５１】
図７の中段の図は、タイミング設定用信号Ｓ１とデータ信号Ｄ１の位相差が１８０度の場合を示している。この場合、タイミング設定用信号Ｓ１及びデータ信号Ｄ１の１周期中、ＡＮＤ回路７１がＨｉｇｈとなる時間はほぼ０となる。その結果、判定用回路部７の出力電圧値は最小となる。
【００５２】
図７の最下段の図は、タイミング設定用信号Ｓ１とデータ信号Ｄ１の位相差が９０度の場合（何れか一方の信号に対し、他方が９０度遅れている場合）を示している。この場合、タイミング設定用信号Ｓ１及びデータ信号Ｄ１のＨｉｇｈの期間のほぼ半分の期間、ＡＮＤ回路７１がＨｉｇｈを出力する。その結果、判定用回路部７の出力電圧値は最大値と最小値のほぼ中間値となる。
【００５３】
（位相調整処理）
次に、図５、図８〜図１０を用いて、実施形態に係るデータ送受信装置１００での信号の位相調整処理の流れを説明する。図８は、実施形態に係るデータ送受信装置１００での信号の位相調整処理の流れの一例を示すフローチャートである。図９は、実施形態に係るラッチ用信号Ｃｒの位相の調整の一例を示すタイミングチャートである。図１０は、実施形態に係るデータ信号Ｄ１の位相の調整の一例を示すタイミングチャートである。
【００５４】
まず、実施形態に係るデータ送受信装置１００は、データが正確にラッチされるように、データ信号Ｄ１（送信用クロック信号Ｃｓ）、又は、ラッチ用信号Ｃｒの位相を調整する調整処理を行う。調整処理中、データ信号Ｄ１とタイミング設定用信号Ｓ１のうち何れか一方の信号の位相が順番に、所定角度ずつ段階的にずらされる。そして、各段階での判定用回路部７の出力電圧に基づき、制御部１は、最適段階を定める。そして、最適段階でのデータ信号Ｄ１とタイミング設定用信号Ｓ１の位相差に基づき、送信用クロック信号Ｃｓ、又は、ラッチ用信号Ｃｒの位相が調整される。
【００５５】
送信部５の送信用信号生成部５０は、制御部１に指示された量だけ、データ信号Ｄ１（送信用クロック信号Ｃｓ）の位相をずらす。また、受信部６の受信用信号生成部６０は、制御部１に指示された量だけ、ラッチ用信号Ｃｒとタイミング設定用信号Ｓ１の位相をずらす。例えば、送信用信号生成部５０と送信用信号生成部５０は、指示された量だけ生成する信号の変化時点をずらす。
【００５６】
ラッチ用信号Ｃｒやタイミング設定用信号Ｓ１を基準とし、データ信号Ｄ１（送信用クロック信号Ｃｓ）の位相がずらすようにしてもよいし、データ信号Ｄ１（送信用クロック信号Ｃｓ）を基準とし、ラッチ用信号Ｃｒやタイミング設定用信号Ｓ１の位相がずらすようにしてもよい。
【００５７】
図８のスタートは、予め定められた位相調整処理の開始時点である。例えば、複合機１０１の主電源が投入され、データ送受信装置１００の各部分に電力供給が開始されたときや、省電力モードから通常モードへの復帰に伴ってデータ送受信装置１００の各部分に電力供給が再開されたとき、制御部１は、位相調整処理を開始する。
【００５８】
まず、制御部１は、送信用信号生成部５０に送信用クロック信号Ｃｓを生成させ、１ビットずつＨｉｇｈレベルとＬｏｗレベルを切り替えるデータを送信部５に出力させる（ステップ♯１）。この場合、制御部１の表示モジュール１３は、位相調整処理用のデータを送信部５に与え、そのデータを送信部５に出力させる。
【００５９】
続いて、制御部１は、タイミング設定用信号Ｓ１を受信用信号生成部６０に出力させる（ステップ♯２）。そして、制御部１は、予め定められた待ち時間が経過したか否かの確認を続ける（ステップ♯３、ステップ♯３のＮｏ→ステップ♯３）。「予め定められた待ち時間」は、図６に示すように判定用回路部７の出力電圧値が安定する（変動幅が所定値に収まる）のに要する時間よりも長い時間とされる。
【００６０】
待ち時間が経過したとき（ステップ♯３のＹｅｓ）、制御部１は、判定用回路部７（平滑回路７２）の出力電圧値を確認する（ステップ♯４）。そして、制御部１は、判定用回路部７のアナログ出力をＡＤ変換し、位相のずれ量と対応づけて、変換により得られた出力電圧値を記憶部１４に記憶させる（ステップ♯５）。
【００６１】
そして、制御部１は、全段階での判定用回路部７の出力電圧値を確認したか否かを確認する（ステップ♯６）。全段階の出力電圧値が未確認のとき（ステップ♯６のＮｏ）、制御部１は、スイッチ部７３を導通状態とし、判定用回路部７のコンデンサーＣ１の電荷を抜く（ステップ♯７）。そして、制御部１は、特定信号の位相を所定量（所定角度）だけずらさせる（ステップ♯８）。「特定信号」は、タイミング設定用信号Ｓ１とデータ信号Ｄ１のうち、何れか一方の信号であって、位相調整処理時に位相を段階的にずらす対象として予め定められた信号である。そして、フローは、ステップ♯３に戻る。
【００６２】
「所定量（所定角度）」は適宜定めることができる値である。本実施形態のデータ送受信装置１００では、４５度程度とされる。そのため、本実施形態のデータ送受信装置１００では、段階数は８（＝３６０度÷４５度）とされる。なお、段階数は、８未満でもよいし、８を超えてもよい。具体的に、データ信号Ｄ１を特定信号とするとき、制御部１は、送信用信号生成部５０に、送信用クロック信号Ｃｓの位相をずらさせる。タイミング設定用信号Ｓ１を特定信号とするとき、制御部１は、受信用信号生成部６０に、タイミング設定用信号Ｓ１の位相をずらさせる。
【００６３】
全段階の判定用回路部７（平滑回路７２）の出力電圧値を確認できているとき、制御部１は、各段階の判定用回路部７の出力電圧値のうち、最大値と最小値を確認し、中央値を求める（ステップ♯９）。続いて、制御部１は、中央値に最も近い段階を最適段階と定める（ステップ♯１０）。
【００６４】
そして、制御部１は、調整処理開始時の位相から最適段階の位相までの位相差を求める（ステップ♯１１）。（所定量）×（調整処理開始時を基準としたときの最適段階の段階数）を乗ずることにより位相差を求めることができる。
【００６５】
続いて、制御部１は、位相差に基づき、ラッチ用信号Ｃｒ又は送信用クロック信号Ｃｓの位相を設定する（ステップ♯１２→エンド）。具体的に、制御部１は、調整処理の開始時から最適段階までの特定信号の位相差を認識し、データ信号Ｄ１の立ち上がり時点に対するラッチ用信号Ｃｒの立ち上がり時点が位相差に相当する時間分ずれるように、ラッチ用信号Ｃｒ、又は、送信用クロック信号Ｃｓの位相を設定する。
【００６６】
図９を用いて、ラッチ用信号Ｃｒの位相をずらす場合を説明する。この場合、送信用クロック信号Ｃｓの位相は変化させない。そして、図９では、最上段に送信用クロック信号Ｃｓのチャートを示している。２段目にＨｉｇｈとＬｏｗを１ビットずつ繰り返すデータ信号Ｄ１のチャートを示している。また、３段目に調整処理開始時のタイミング設定用信号Ｓ１のチャートを示している。４段目に最適段階のタイミング設定用信号Ｓ１のチャートを示している。また、最下段に調整後のラッチ用信号Ｃｒのチャートを示している。
【００６７】
最適段階が判明すると、制御部１は、タイミング設定用信号Ｓ１の位相を最適段階の位相とする（図９の４段目のチャート）。ラッチ用信号Ｃｒの周期は、タイミング設定用信号Ｓ１の周期の１／２である（図９参照）。制御部１は、最適段階の位相のタイミング設定用信号Ｓ１に重なるように（立ち上がり時点Ｔ１が一致するように）、ラッチ用信号Ｃｒを受信用信号生成部６０に生成させる（カウンター６２のカウント数を１／２に変えさせる）。これにより、データ信号Ｄ１の立ち上がり時点Ｔ２に対するラッチ用信号Ｃｒの立ち上がり時点Ｔ１が、求めた位相差に相当する時間分ずれる。
【００６８】
図１０を用いて、データ信号Ｄ１の位相をずらす場合を説明する。この場合、制御部１は、調整当初のタイミング設定用信号Ｓ１の立ち上がりとラッチ用信号Ｃｒの立ち上がりが一致する位相でラッチ用信号Ｃｒを受信用信号生成部６０に生成させる。
【００６９】
そして、図１０では、最上段に調整処理開始時のタイミング設定用信号Ｓ１のチャートを示している。また、２段目に調整処理開始時のタイミング設定用信号Ｓ１と立ち上がりが一致しているラッチ用信号Ｃｒのチャートを示す。３段目に、調整処理開始時のデータ信号Ｄ１のチャートを示している。４段目に最適段階のデータ信号Ｄ１のチャートを示している。５段目に調整後の送信用クロック信号Ｃｓを示している。
【００７０】
送信用クロック信号Ｃｓの位相をずらす場合、制御部１は、データ信号Ｄ１とタイミング設定用信号Ｓ１の位相差が最適段階のときの位相差となるように、送信用クロック信号Ｃｓの位相をずらす（進める又は遅くする）。そして、制御部１は、最適段階の位相のデータ信号Ｄ１の立ち上がり時点Ｔ３と送信用クロック信号Ｃｓの立ち上がり時点が重なるような位相で、送信用クロック信号Ｃｓを生成させる。これにより、データ信号Ｄ１（送信用クロック信号Ｃｓ）の立ち上がり時点Ｔ３に対するラッチ用信号Ｃｒの立ち上がり時点Ｔ４が位相差に相当する時間分ずれる。
【００７１】
（テストパターン８によるチェック）
次に、図１１〜図１９を用いて、位相調整処理後のテストパターン８の送信によるチェックの一例を説明する。図１１は、実施形態に係るデータ送受信装置１００で伝送されるデータのマッピングの一例を示す図である。図１２〜図１９は、実施形態に係るデータ送受信装置１００でのテストパターン８の一例を示す図である。
【００７２】
まず、図１１を用いて、データ送受信装置１００で伝送されるデータのマッピングの一例を説明する。本実施形態のデータ送受信装置１００は、４つのデータ信号線ＤＬを含む。そして、１画素分のデータを伝えるには、各データ信号線ＤＬに７ビット、計２８ビットを用いる。図１１に示すように、１画素のデータは、色情報として、Ｒ成分［０］〜［７］、Ｇ成分［０］〜［７］、Ｂ成分［０］〜［７］の計２４ビット、信号として垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＭＲＥ信号の３ビットを含む。なお、１本目のデータ信号線ＤＬの送り出しのビットはＬｏｗで固定される。計２８ビットとなる。
【００７３】
そして、制御部１は、位相調整処理後、正しくデータが伝送されるか否かを確認したり、ラッチタイミングが適切であるか否かを確認するため、送信部５と受信部６に予め定められたデータ信号Ｄ１のテストパターン８を送受信させる。テストパターン８は複数種である。
【００７４】
そして、制御部１は、全てのテストパターン８が正しく受信されたことを確認する。具体的に、受信部６は、制御部１と通信可能に接続される。そして、受信部６は、受信したテストパターン８のデータを制御部１に送る。あるいは、受信部６に受信したテストパターン８が正しいか否かを確認する演算を行い、テストパターン８が正しいときと正しくないときとで信号値のレベルを変化させるパターン検知回路を設け、パターン検知回路の出力信号に基づき、制御部１は、全テストパターン８が正しく受信されたか否かを確認するようにしてもよい。
【００７５】
全テストパターン８が正しく受信されたとき、特に問題は無く、正確にデータ伝送を行えると見なせるので、データ送受信装置１００は、実際にデータの送受信を行う。
【００７６】
一方、全テストパターン８が正しく受信されなかったとき（１つでもテストパターン８とこと異なるパターンが受信されたとき）、制御部１は、データ伝送に問題があると判定する。問題があると判定したとき、制御部１は、位相調整処理の処理（図８の処理）を再度実行してもよい。また、問題があると判定したとき、制御部１は、操作パネル２にエラーを表示させてもよい。表示によって、データ送受信装置１００に問題があることを使用者に伝えることができる。
【００７７】
次に、図１２〜図１９を用いて、テストパターン８の一例を説明する。実施形態に係る複合機１０１は、８つのテストパターン８を記憶部１４に記憶する。図１２〜図１９では、各テストパターン８として伝送されるデータ内容（２進数と１６進数でのＲ、Ｇ、Ｂの値、ＭＲＥ信号値、ＨＳＹＮＣ信号値、ＶＳＹＮＣ信号値）を右側に示している。
【００７８】
８つのテストパターン８のうち、図１２に示す第１テストパターン８１と図１３に示す第２テストパターン８２は、１ビットずつ各データ信号線ＤＬのＨｉｇｈとＬｏｗのレベルを入れ替えつつ、隣り合うデータ信号線ＤＬのレベルを異ならせるテストパターン８である。
【００７９】
８つのテストパターン８のうち、図１４に示す第３テストパターン８３と、図１５に示す第４テストパターン８４は、１ビットずつ各データ信号線ＤＬのＨｉｇｈとＬｏｗのレベルを入れ替えつつ、隣り合うデータ信号線ＤＬのレベルを同じとするテストパターン８である。
【００８０】
８つのテストパターン８のうち、図１６に示す第５テストパターン８５と、図１７に示す第６テストパターン８６と、図１８に示す第７テストパターン８７と、図１９に示す第８テストパターン８８は、複数のデータ信号線ＤＬのうち１本だけ他のデータ信号線ＤＬとレベルを異ならせているパターンである。
【００８１】
これらのテストパターン８によれば、信号線から発するノイズ（電磁波）が、隣接するデータ信号線ＤＬのビットに影響を与えるほど大きいか、各データ信号線ＤＬで遅延無く信号が立ち上がるか、立ち下がるか、を調べることができる。
【００８２】
従来、データ信号Ｄ１又はラッチ用信号Ｃｒの位相を段階的に変化させて正しくデータをラッチできる位相を探す場合がある。正しくデータをラッチできた段階（位相）が偶数個みつかったとき、どの段階が最も安定して正しくデータをラッチできる位相差を判定することができなかった。そこで、本発明によれば、データ送受信装置１００は、送信用クロック信号Ｃｓを生成する受信用信号生成部６０を含み、送信用クロック信号Ｃｓにあわせデータ信号Ｄ１を送信する送信部５と、データラッチのためのクロック信号であってデータ信号Ｄ１の１ビットあたりの時間と同じ周期のラッチ用信号Ｃｒを生成する受信用信号生成部６０を含み、データ信号線ＤＬにより送信部５と接続され、データ信号Ｄ１をラッチ用信号Ｃｒの立ち上がりにあわせてラッチする受信部６と、周期がラッチ用信号Ｃｒの２倍のクロック信号であるタイミング設定用信号Ｓ１とデータ信号Ｄ１が入力され、タイミング設定用信号Ｓ１のレベルがＨｉｇｈかつデータ信号線ＤＬのレベルがＨｉｇｈである時間が長いほど大きな電圧を出力する判定用回路部７と、判定用回路部７の出力値を認識する制御部１と、を含む。ラッチ用信号Ｃｒ又はデータ信号Ｄ１の位相を調整する位相調整処理のとき、受信用信号生成部６０は、タイミング設定用信号Ｓ１を生成する。制御部１は、予め定められた待ち時間ごとに、データ信号Ｄ１又はタイミング設定用信号Ｓ１の位相を調整処理の開始時の位置から受信用信号生成部６０又は受信用信号生成部６０に段階的にずらさせる。送信部５は、データ信号Ｄ１のＨｉｇｈとＬｏｗを１ビットずつ切り替える。制御部１は、各段階での判定用回路部７の出力電圧値を認識し、全段階のうち、判定用回路部７の出力電圧の最大値と最小値の中央値に最も近い段階である最適段階を認識し、最適段階でのデータ信号Ｄ１とタイミング設定用信号Ｓ１の位相差を認識し、ラッチ用信号Ｃｒの立ち上がり時点が位相差に相当する時間分、データ信号Ｄ１の立ち上がり時点とずれるように、ラッチ用信号Ｃｒ、又は、送信用クロック信号Ｃｓの位相を設定する。
【００８３】
判定用回路部７には、タイミング設定用信号Ｓ１とデータ信号Ｄ１が入力される。そして、タイミング設定用信号Ｓ１とデータ信号Ｄ１の位相差が０のとき、タイミング設定用信号Ｓ１とデータ信号Ｄ１の何れも、Ｈｉｇｈの時間は最長となる。その結果、判定用回路部７の出力電圧は最大となる。一方、タイミング設定用信号Ｓ１とデータ信号Ｄ１の位相差が１８０度のとき、タイミング設定用信号Ｓ１とデータ信号Ｄ１が何れもがＨｉｇｈの時間は最短となる。その結果、判定用回路部７の出力電圧は最小となる。タイミング設定用信号Ｓ１とデータ信号Ｄ１の位相差が９０度（０度と１８０度の中間）のとき、データ信号Ｄ１のＨｉｇｈの区間の中央あたりで、タイミング設定用信号Ｓ１が変化する関係となる。言い換えると、データ信号Ｄ１のＨｉｇｈレベルである間の半分程度の間、タイミング設定用信号Ｓ１とデータ信号Ｄ１の何れもがＨｉｇｈレベルとなり、そのときの判定用回路部７の出力電圧は、最大値と最小値の中央値あたりとなる
【００８４】
そして、判定用回路部７の出力電圧が中央値に最も近い段階（最適段階）でのタイミング設定用信号Ｓ１とデータ信号Ｄ１の位相差を認識する。そして、ラッチ用信号Ｃｒの立ち上がり時点が、位相差に相当する時間分、データ信号Ｄ１の立ち上がりとずれるように、ラッチ用信号Ｃｒ、又は、送信用クロック信号Ｃｓの位相を設定する。これにより、１ビットの区間のちょうど中央あたりで信号をラッチでき（ラッチ用信号Ｃｒが立ち上がり）、安定して正しくデータをラッチすることができる。従って、データ伝送速度が高速でもデータを安定して正しく送受信することができる。
【００８５】
また、判定用回路部７は、タイミング設定用信号Ｓ１とデータ信号Ｄ１の論理積を出力するＡＮＤ回路７１と、ＡＮＤ回路７１の出力を蓄えて平滑化する平滑回路７２を含む。制御部１は、平滑回路７２の出力値を判定用回路部７の出力電圧値として認識する。この構成により、判定用回路部７の回路を簡易なものとすることができる。従って、データ送受信装置１００の製造コストを抑えるとともに、データ送受信装置１００のサイズを小型化することができる。
【００８６】
また、制御部１は、位相調整処理の後、予め定められたデータ信号Ｄ１のテストパターン８を送信部５と受信部６に送受信させ、テストパターン８が正しく受信されたことを確認する。この構成により、設定したデータ信号Ｄ１とラッチ用信号Ｃｒの位相差が適切であるか否かを確認することができる。そして、より安定して正しくデータをラッチできるか否かを確認することができる。
【００８７】
また、データ信号線ＤＬは、複数並べられる。制御部１は、１ビットずつ各データ信号線ＤＬのＨｉｇｈとＬｏｗのレベルを入れ替えつつ、隣り合うデータ信号線ＤＬのレベルを異ならせるテストパターン８と、１ビットずつ各データ信号線ＤＬのＨｉｇｈとＬｏｗのレベルを入れ替えつつ、隣り合うデータ信号線ＤＬのレベルを同じとするテストパターン８と、複数のデータ信号線ＤＬのうち１本だけ他のデータ信号線ＤＬとレベルを異ならせている信号パターンを含むテストパターン８のうち、何れか１つ、又は、複数を送信部５と受信部６に送受信させる。この構成により、正しくデータが送受信できるか他の手法によりを確認することができる。
【００８８】
また、画像形成装置（複合機１０１）は、上述のデータ送受信装置１００を含む。この構成により、データ伝送速度が高速でも正しいデータを安定して送受信することができ、データエラーの無い画像形成装置を提供することができる。
【００８９】
以上、本発明の実施形態を説明したが、本発明の範囲はこれに限定されず、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。
【産業上の利用可能性】
【００９０】
本発明は、データ送受信装置、これを備えた画像形成装置に利用可能である。
【符号の説明】
【００９１】
１０１  複合機（画像形成装置）          １００  データ送受信装置
１      制御部                          ５      送信部
５０    送信用信号生成部                ６      受信部
６０    受信用信号生成部                ７      判定用回路部
７１    ＡＮＤ回路                      ７２    平滑回路
８      テストパターン                  ＤＬ    データ信号線
Ｄ１    データ信号                      Ｃｓ    送信用クロック信号
Ｃｒ    ラッチ用信号                    Ｓ１    タイミング設定用信号
【図１】
0006451542.tif 000002
【図２】
0006451542.tif 000003
【図３】
0006451542.tif 000004
【図４】
0006451542.tif 000005
【図５】
0006451542.tif 000006
【図６】
0006451542.tif 000007
【図７】
0006451542.tif 000008
【図８】
0006451542.tif 000009
【図９】
0006451542.tif 000010
【図１０】
0006451542.tif 000011
【図１１】
0006451542.tif 000012
【図１２】
0006451542.tif 000013
【図１３】
0006451542.tif 000014
【図１４】
0006451542.tif 000015
【図１５】
0006451542.tif 000016
【図１６】
0006451542.tif 000017
【図１７】
0006451542.tif 000018
【図１８】
0006451542.tif 000019
【図１９】
0006451542.tif 000020