(57)【特許請求の範囲】
【請求項１】
アンテナを介して受信したアナログ受信信号を処理するアナログ信号処理部と、
前記アナログ信号処理部からのアナログ信号をデジタル信号へ変換するアナログ・デジタル変換部と、
前記デジタル信号を処理するデジタル信号処理部と、
前記デジタル信号処理部からの前記デジタル信号に基づいて電気車を制御する制御部と、
周波数または信号内容において前記アナログ受信信号と異なるアナログ試験信号を前記アナログ信号処理部に与える試験信号発生部と、を備え、
前記アナログ試験信号のピーク周波数は、前記アナログ受信信号の周波数帯域の外側にある電気車制御装置。
【請求項２】
アンテナを介して受信したアナログ受信信号を処理するアナログ信号処理部と、
前記アナログ信号処理部からのアナログ信号をデジタル信号へ変換するアナログ・デジタル変換部と、
前記デジタル信号を処理するデジタル信号処理部と、
前記デジタル信号処理部からの前記デジタル信号に基づいて電気車を制御する制御部と、
周波数または信号内容において前記アナログ受信信号と異なるアナログ試験信号を前記アナログ信号処理部に与える試験信号発生部と、を備え、
前記アナログ試験信号のピーク周波数は、前記アナログ受信信号の周波数帯域の最大値を超える第１周波数と、前記アナログ受信信号の周波数帯域の最小値を下回る第２周波数とのいずれか一方または両方である、電気車制御装置。
【請求項３】
アンテナを介して受信したアナログ受信信号を処理するアナログ信号処理部と、
前記アナログ信号処理部からのアナログ信号をデジタル信号へ変換するアナログ・デジタル変換部と、
前記デジタル信号を処理するデジタル信号処理部と、
前記デジタル信号処理部からの前記デジタル信号に基づいて電気車を制御する制御部と、
周波数または信号内容において前記アナログ受信信号と異なるアナログ試験信号を前記アナログ信号処理部に与える試験信号発生部と、を備え、
前記アナログ試験信号の信号強度は、前記アナログ受信信号の規格の下限近傍の第１信号強度と前記アナログ受信信号の規格の上限近傍の第２信号強度とを含む、電気車制御装置。
【請求項４】
アンテナを介して受信したアナログ受信信号を処理するアナログ信号処理部と、
前記アナログ信号処理部からのアナログ信号をデジタル信号へ変換するアナログ・デジタル変換部と、
前記デジタル信号を処理するデジタル信号処理部と、
前記デジタル信号処理部からの前記デジタル信号に基づいて電気車を制御する制御部と、
周波数または信号内容において前記アナログ受信信号と異なるアナログ試験信号を前記アナログ信号処理部に与える試験信号発生部と、を備え、
前記試験信号発生部は、前記信号内容において前記アナログ受信信号と異なるアナログ試験信号の周波数を、前記アナログ受信信号の周波数帯域内に設定し、
前記信号内容によって前記アナログ受信信号が入力されたことを検知した場合、前記試験信号発生部は、前記アナログ試験信号の発生を停止する、電気車制御装置。
【請求項５】
前記アナログ信号処理部および前記アナログ・デジタル変換部が正常である場合にアナログ試験信号の入力によって前記デジタル信号処理部から得られる正常デジタル試験信号を予め格納する記憶部をさらに備えた、請求項１から請求項４のいずれか一項に記載の電気車制御装置。
【請求項６】
前記制御部は、前記アナログ試験信号の入力によって前記デジタル信号処理部から出力されるデジタル試験信号と前記正常デジタル試験信号とを比較し、その比較結果に応じて前記アナログ信号処理部および前記アナログ・デジタル変換部の異常を検知する、請求項５に記載の電気車制御装置。
【請求項７】
前記試験信号発生部と前記アナログ信号処理部の入力との間に設けられた加算部をさらに備え、
前記加算部は、前記アナログ受信信号に前記アナログ試験信号を加算する、請求項１から請求項６のいずれか一項に記載の電気車制御装置。
【請求項８】
前記アナログ試験信号のピーク周波数は、前記アナログ受信信号の周波数帯域の近傍にあり、
前記アナログ受信信号の周波数帯域内における前記アナログ試験信号の強度は、前記アナログ受信信号のノイズレベル以下である、請求項１に記載の電気車制御装置。
【請求項９】
前記試験信号発生部は、前記ピーク周波数が前記第１周波数である前記アナログ試験信号と前記ピーク周波数が前記第２周波数である前記アナログ試験信号とを前記アナログ信号処理部へ交互に与える、請求項２に記載の電気車制御装置。
【請求項１０】
前記デジタル信号処理部は、前記デジタル信号が所定期間以上にわたって変化しない場合に、エラー信号を前記制御部へ出力し、
前記制御部は、前記エラー信号を受けた場合に前記アナログ信号処理部および前記アナログ・デジタル変換部が異常であると判断する、請求項１から請求項９のいずれか一項に記載の電気車制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明による実施形態は、電気車制御装置に関する。
【背景技術】
【０００２】
鉄道に用いられる電気車が安全に走行しかつ停止するために、様々な保安装置や運転支援装置が開発されている。例えば、保安装置として、自動列車停止装置（ＡＴＳ（Automatic Train Stop））および自動列車制御装置（ＡＴＣ（Automatic Train Control））が知られている。また、運転支援装置として、自動運転装置（ＡＴＯ（Automatic Train Operation））、定位置停止装置（ＴＡＳＣ（Train Automatic Stop-position Controller））が知られている。
【０００３】
これらの保安装置および運転支援装置における電気車制御装置は、地上から受けたアナログ信号を一括でデジタル信号へ変換し、そのデジタル信号に基づいて電気車の制御を行う。このような電気車制御装置の受信部は、自己の健全性を確保し、故障した場合には故障を検知できるように、並列２重系で構成される場合がある。
【０００４】
しかし、受信部内において、アナログ信号処理部は、アナログ素子で構成されているため特性にばらつきが存在する。従って、アナログ信号処理部を並列２重系にすると、２つのアナログ信号処理部で処理された信号間にばらつきが生じてしまう。このようなアナログ素子の特性ばらつきは故障ではないので、信号処理システムの健全性を判定するための判定基準は、アナログ信号処理部の特性ばらつきを許容するように設定する必要が生じる。これでは、信号処理システムの健全性を正確に判定することが困難になり、車上受信部の故障を正確に検知することが困難になってしまう。
【０００５】
また、信号処理システムが故障した場合であっても、電気車が走行不能にならないように、待機２重系が採用される場合がある。しかし、待機２重系および並列２重系の両方を車上受信部に適用すると、合計４つの信号処理システムが必要となる。この場合、車上受信部のサイズが大きくなり、その設置面積が大きくなってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５２０４２０５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
信号処理システムの異常を正確に検知することができ、かつ、サイズの小さな電気車制御装置を提供する。
【課題を解決するための手段】
【０００８】
本実施形態による電気車制御装置は、アンテナを介して受信したアナログ受信信号を処理するアナログ信号処理部を備える。アナログ・デジタル変換部は、アナログ信号処理部からのアナログ信号をデジタル信号へ変換する。デジタル信号処理部は、デジタル信号を処理する。制御部は、デジタル信号処理部からのデジタル信号に基づいて電気車を制御する。試験信号発生部は、周波数または信号内容においてアナログ受信信号と異なるアナログ試験信号をアナログ信号処理部に与える。
【図面の簡単な説明】
【０００９】
【図１】本実施形態による電気車制御装置１（以下、制御装置１ともいう）の構成の一例を示すブロック図。
【図２】制御部４０ａ、４０ｂにおける比較照合動作の一例を示す概念図。
【図３】アナログ受信信号の周波数帯域Ｓｃｎｔとアナログ試験信号の周波数帯域Ｓｔｅｓｔとの関係の一例を示すグラフ。
【図４】アナログ試験信号のパターンを示すグラフ。
【図５】アナログ試験信号のパターンの他の例を示すグラフ。
【図６】変形例によるアナログ受信信号の周波数帯域Ｓｃｎｔとアナログ試験信号の周波数帯域Ｓｔｅｓｔとの関係を示すグラフ。
【図７】変形例によるアナログ試験信号のパターンを示すグラフ。
【図８】第２の実施形態による電気車制御装置２の構成の一例を示すブロック図。
【図９】第３の実施形態による電気車制御装置の動作の一例を示す概念図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【００１１】
図１は、本実施形態による電気車制御装置１（以下、制御装置１ともいう）の構成の一例を示すブロック図である。制御装置１は、鉄道等の電気車に搭載されており、地上子からの信号をアンテナ（例えば、車上子、受電器）９５で受信し、トランス９０を介して該信号を制御装置１に入力する。制御装置１は、地上子からの信号を処理して制御信号ＣＮＴを出力する。制御信号ＣＮＴは、電気車を制御するために用いられる。
【００１２】
制御装置１は、アナログ信号処理部１０と、ＡＤＣ（Analog to Digital Convertor）２０と、デジタル信号処理部３０ａ、３０ｂと、制御部４０ａ、４０ｂと、試験信号発生部５０と、加算部８０とを備えている。尚、図示していないが、制御装置１は、待機２重系として構成されていてもよい。待機２重系は、複数の信号処理システムを設け、一方の信号処理システムが故障した場合に、他方の信号処理システムに切り換えて信号処理を行う構成である。従って、制御装置１が待機２重系として構成される場合、アナログ信号処理部１０から制御部４０ａ、４０ｂまでの信号処理システムが２つ並列に接続される。
【００１３】
アナログ信号処理部１０は、アンテナ９５で受信したアナログ受信信号および試験信号発生部５０からのアナログ試験信号をＡＤＣ２０においてデジタル変換できるようにアナログ処理（例えば、増幅処理、フィルタリング処理）する。
【００１４】
アナログ・デジタル変換部としてのＡＤＣ２０は、アナログ信号処理部１０で処理されたアナログ受信信号およびアナログ試験信号をデジタル信号へ変換する。
【００１５】
デジタル信号処理部３０ａ、３０ｂは、ともにＡＤＣ２０からのデジタル信号を受け取り、該デジタル信号をデジタル処理する。例えば、デジタル信号処理部３０ａ、３０ｂは、デジタル信号をフーリエ変換することによって周波数領域に変換する。さらに、デジタル信号処理部３０ａ、３０ｂは、デジタル信号から或る周波数における信号レベル（信号強度）を取り出して、その周波数や信号レベルを制御部４０ａ、４０ｂへ出力する。例えば、デジタル信号処理部３０ａ、３０ｂは、地上子とアンテナ９５との電磁結合したときの共振周波数および共振周波数における信号レベルをデジタル制御信号として制御部４０ａ、４０ｂへ送信する。あるいは、デジタル信号処理部３０ａ、３０ｂは、所定の周波数およびその周波数における信号レベルをデジタル試験信号として制御部４０ａ、４０ｂへ送信する。デジタル制御信号は、電気車を制御するための制御信号ＣＮＴを生成するために用いられる。デジタル試験信号は、アナログ信号処理部１０やＡＤＣ２０の健全性を確認するために用いられる。健全性は、装置が故障しておらず正常に動作していることを意味する。尚、デジタル制御信号およびデジタル試験信号を、まとめて、デジタル信号とも呼ぶ。
【００１６】
制御部４０ａ、４０ｂは、デジタル信号処理部３０ａ、３０ｂから受け取った周波数や信号レベルに基づいて制御信号ＣＮＴを生成し、あるいは、制御装置１の健全性を確認する。記憶部４１ａ、４１ｂは、正常デジタル試験信号の参照パターンを予め格納している。正常デジタル試験信号の参照パターンは、アナログ信号処理部１０、ＡＤＣ２０の健全性を確認する際に用いられ、所定の周波数および所定の信号レベルを有する。
【００１７】
ここで、本実施形態において、デジタル信号処理を実行するデジタル信号処理部３０ａ、３０ｂおよび制御部４０ａ、４０ｂは、それぞれ複数設けられており、並列２重系を構成している。並列２重系は、２つの同じ信号処理システムを並列に接続し、両方の信号処理システムで処理した信号を比較照合する（突き合わせる）。比較照合の結果、両方の信号が等しい場合、該２つの信号処理システムは健全であると確認することができる。
【００１８】
デジタル信号処理部３０ａおよび制御部４０ａを第１系とし、デジタル信号処理部３０ｂおよび制御部４０ｂを第２系とすると、第１系と第２系とは同一の構成を有する。即ち、デジタル信号処理部３０ａ、３０ｂは、互いに同一の構成であり、制御部４０ａ、４０ｂも、互いに同一の構成である。また、第１系および第２系は、同一のデジタル信号を受け取る。従って、第１系および第２系がともに正常である場合、第１系および第２系は、デジタル信号を同様に処理し、同一の制御信号ＣＮＴを出力するはずである。そこで、制御部４０ａまたは４０ｂは、制御部４０ａにおけるデジタル信号の周波数や信号レベルと制御部４０ｂにおけるデジタル信号の周波数や信号レベルとを比較照合する（付き合わせる）。これにより、制御部４０ａ、４０ｂにおけるデジタル信号の周波数や信号レベルがほぼ同一である場合には、第１系および第２系がともに正常であることが分かる。制御部４０ａ、４０ｂにおけるデジタル信号の周波数や信号レベルが大きく異なる場合には、第１系または第２系が異常を有していることが分かる。これにより、制御部４０ａ、４０ｂは、デジタル信号処理部３０ａ、３０ｂ以降の構成の健全性を確認することができる。以下、デジタル信号処理を実行するデジタル信号処理部３０ａ、３０ｂおよび制御部４０ａ、４０ｂを、まとめてデジタル信号処理システムともいう。
【００１９】
一方、アナログ信号処理を実行するアナログ信号処理部１０およびＡＤＣ２０は、並列２重系にはなっておらず、１つの系で構成されている。これは、デジタル信号処理部３０ａ、３０ｂに入力されるデジタル信号を同一にするためである。
【００２０】
もし、アナログ信号処理部１０およびＡＤＣ２０も並列２重系で構成されている場合、上述の通り、アナログ素子の特性ばらつきによって、２つのアナログ受信信号間にばらつきが生じてしまう。アナログ受信信号がばらつくと、ＡＤＣ２０から出力されるデジタル制御信号の変化のタイミング等がばらつく。この場合、デジタル信号処理部３０ａ、３０ｂに入力されるデジタル信号を同一にすることができず、上記デジタル信号処理システムの健全性を正確に確認することが困難になってしまう。
【００２１】
これに対し、本実施形態では、アナログ信号処理部１０およびＡＤＣ２０は、１つの系で構成されているので、デジタル信号処理部３０ａ、３０ｂに入力されるデジタル信号を同一信号（共通信号）にすることができる。これにより、制御部４０ａ、４０ｂは、上記デジタル信号処理システムの健全性を正確に確認することができる。以下、アナログ信号処理を実行するアナログ信号処理部１０およびＡＤＣ２０を、まとめてアナログ信号処理システムともいう。
【００２２】
試験信号発生部５０は、制御部４０ａまたは４０ｂからの命令を受けて、アナログ試験信号を加算器８０へ出力する。アナログ試験信号は、アナログ信号処理システムの故障を検知するために用いられる信号であり、アナログ受信信号とともにアナログ信号処理システムおよびデジタル信号処理システムで処理される。
【００２３】
試験信号発生部５０は、デジタル試験信号発生部５１と、ＤＡＣ（Digital to Analog Convertor）５２と、アナログ試験信号出力部５３とを含む。デジタル試験信号発生部５１は、制御部４０ａまたは４０ｂからの命令を受けてデジタル試験信号を発生する。デジタル試験信号は、所定の周波数において所定のレベル（信号強度）をデジタル値で示す信号である。ＤＡＣ５２は、デジタル試験信号をアナログへ変換しアナログ試験信号を出力する。アナログ試験信号出力部５３は、ＤＡＣ５２からのアナログ試験信号を受け取り、このアナログ試験信号を増幅して加算器８０へ出力する。アナログ試験信号は、デジタル試験信号に基づいて所定の周波数において所定のレベル（信号強度）を有する信号になる。デジタル試験信号およびアナログ試験信号の周波数および信号レベルは、予め設定されており、制御部４０ａ、４０ｂに格納されている。
【００２４】
加算器８０は、トランス９０とアナログ信号処理部１０の入力部とに間、並びに、試験信号発生部５０の出力とアナログ信号処理部１０の入力部との間に設けられている。加算器８０は、試験信号発生部５０からのアナログ試験信号を、アンテナ９５からのアナログ受信信号に付加して、アナログ信号処理部１０へ出力する。以下、アナログ受信信号およびアナログ試験信号をまとめて、アナログ信号とも呼ぶ。アナログ信号は、アナログ信号処理システムで処理されてデジタル信号へ変換される。このとき、アナログ試験信号は、アナログ受信信号と区別されることなく同時に処理され、ＡＤＣ２０でデジタル信号へ変換される。デジタル信号は、デジタル信号処理部３０ａ、３０ｂへ出力される。デジタル信号処理部３０ａ、３０ｂは、デジタル信号をフーリエ変換することによって周波数領域に変換し、デジタル信号からデジタル制御信号およびデジタル試験信号を抜き出す。
【００２５】
制御部４０ａ、４０ｂは、デジタル制御信号に基づいて制御信号ＣＮＴを出力し、デジタル試験信号に基づいてアナログ信号処理システムの健全性を確認する。
【００２６】
ここで、アナログ信号処理システムの健全性の確認について説明する。
【００２７】
アナログ信号処理部１０およびＡＤＣ２０の利得等の特性は予め判明している。従って、アナログ信号処理システムおよびデジタル処理システムが正常に動作している場合、アナログ信号処理システムおよびデジタル処理システムによって処理されたデジタル試験信号は、所定の周波数において所定のレベル（信号強度）を有するはずである。以下、正常動作時におけるデジタル試験信号を正常デジタル試験信号という。記憶部４１ａ、４１ｂは、正常デジタル試験信号の参照パターンを予め格納しており、それぞれデジタル信号処理部３０ａ、３０ｂからのデジタル試験信号と比較する。尚、正常デジタル試験信号の参照パターンは、正常動作時に実際にアナログ試験信号をアナログ信号処理部１０、ＡＤＣ２０等に入力することによって得られたデジタル試験信号を用いて設定してもよい。あるいは、正常デジタル試験信号の参照パターンは、統計的に得られた平均的な正常デジタル試験信号を用いて複数の制御装置１に共通に設定してもよい。
【００２８】
デジタル信号処理部３０ａ、３０ｂからのデジタル試験信号と正常デジタル試験信号の参照パターンとのレベル差（信号強度差または利得差）が所定値未満である場合には、制御部４０ａ、４０ｂは、アナログ信号処理部１０およびＡＤＣ２０が正常に動作していると判断する。
【００２９】
一方、デジタル信号処理部３０ａ、３０ｂからのデジタル試験信号と正常デジタル試験信号の参照パターンとの差（信号強度差または利得差）が所定値以上である場合には、制御部４０ａ、４０ｂは、アナログ信号処理部１０またはＡＤＣ２０が正常に動作しておらず、いずれかの構成に異常が発生しているものと判断する。このように、本実施形態による制御装置１は、アナログ信号処理システムを並列２重系にすること無く、試験信号を用いてアナログ信号処理システムの健全性を確認することができる。
【００３０】
尚、デジタル信号処理システムについては、上記並列２重系によってその健全性を確認可能であるので、デジタル試験信号は、アナログ信号処理システムの健全性の確認のために用いられる。即ち、並列２重系によってデジタル信号処理システムの健全性が確保されている限り、デジタル試験信号は、アナログ信号処理システムの健全性を確認するために用いられればよい。
【００３１】
次に、異常や故障を検知するための比較照合動作について説明する。
【００３２】
図２（Ａ）〜図２（Ｄ）は、制御部４０ａ、４０ｂにおける比較照合動作の一例を示す概念図である。
【００３３】
図２（Ａ）は、レジスタに格納されている正常デジタル試験信号の参照パターンを示している。正常デジタル試験信号の参照パターンは、予め記憶部４１ａ、４１ｂに格納されている。制御部４０ａ、４０ｂは、この正常デジタル試験信号の参照パターンに基づいて試験信号発生部５０から所定のアナログ試験信号を発生させる。
【００３４】
ＡＤＤＲＥＳＳは、書込みレジスタのアドレスを示し、ＤＡＴＡは、アナログ試験信号のレベルを示す。ＤＡＴＡはアナログ試験信号のレベルを示す。例えば、ＤＡＴＡが１である場合、アナログ試験信号のレベルは、−４０ｄＢｖである。ＤＡＴＡが２である場合、アナログ試験信号のレベルは、−３５ｄＢｖである。ＤＡＴＡが３である場合、アナログ試験信号のレベルは、−３０ｄＢｖである。このように、ＤＡＴＡの数値が１増大するごとに、アナログ試験信号のレベルは、５ｄＢｖずつ増加している。即ち、ＤＡＴＡの数値が変化するごとに、アナログ試験信号のレベルは変化する。
【００３５】
また、各ＡＤＤＲＥＳＳのＤＡＴＡは、ＡＤＤＥＳＳの順番に読み出される。読み出される時間間隔は、所定の時間間隔（例えば、５０ｍｓ）に設定されている。従って、例えば、各ＡＤＤＲＥＳＳに示すＤＡＴＡが５０ｍｓの間隔で読み出され実行される場合、アナログ試験信号のレベルは、５０ｍｓごとに、３（例えば、−３０ｄＢｖ）、０（例えば、−４５ｄＢｖ）、０（例えば、−４５ｄＢｖ）、３（例えば、−３０ｄＢｖ）、０（例えば、−４５ｄＢｖ）と変化する。このように、制御部４０ａ、４０ｂは、正常デジタル試験信号の参照パターンに基づいて試験信号発生部５０からアナログ試験信号を発生させることができる。
【００３６】
勿論、ＡＤＲＥＳＳとＤＡＴＡとの対応関係、ＡＤＤＲＥＳＳの数値の設定、ＤＡＴＡの数値の設定、および、アナログ試験信号のレベルの設定はいずれも限定されず任意である。
【００３７】
図２（Ｂ）〜図２（Ｄ）は、図２（Ａ）に示す参照パターンに従って生成されたアナログ試験信号を入力して得られたデジタル試験信号の結果パターンを示す。アナログ試験信号の発生からデジタル試験信号の格納までには或る程度の時間（以下、遅延時間ともいう）がかかる。このような遅延時間を考慮して、制御部４０ａ、４０ｂは、図２（Ａ）の参照パターンのＡＤＤＲＥＳＳ１〜５のＤＡＴＡと図２（Ｂ）の結果パターンのＡＤＤＲＥＳＳ２〜６のＤＡＴＡとをそれぞれ比較する。
【００３８】
例えば、参照パターンのＡＤＤＲＥＳＳ＋１以内においてＤＡＴＡの±１が許容範囲と仮定すると、図２（Ｂ）の結果パターンは、図２（Ａ）の参照パターンに対して許容範囲内であるため、制御部４０ａ、４０ｂは、アナログ信号処理システムが正常であると判断する。
【００３９】
一方、図２（Ｃ）の結果パターンは、図２（Ａ）の参照パターンに対して許容範囲外であるため、制御部４０ａ、４０ｂは、アナログ信号処理システムが異常であると判断する。
【００４０】
図２（Ｄ）の結果パターンは、遅延時間が長いため、図２（Ａ）の参照パターンに対して許容範囲外となっている。この場合も、制御部４０ａ、４０ｂは、アナログ信号処理システムが異常であると判断する。
【００４１】
アナログ信号処理システムを異常と判断した場合、制御部４０ａ、４０ｂは、電気車の乗務員用のモニタに警告を表示したり、警報を発する。あるいは、制御部４０ａ、４０ｂは、電気車のブレーキを制御したり、電気車の外部（地上子等）へその旨を送信してもよい。
【００４２】
次に、アナログ受信信号およびアナログ試験信号の周波数帯域について説明する。
【００４３】
図３は、アナログ受信信号の周波数帯域Ｓｃｎｔとアナログ試験信号の周波数帯域Ｓｔｅｓｔとの関係の一例を示すグラフである。このグラフにおいて、縦軸は、信号レベル（信号強度または利得）を示す。横軸は、周波数を示す。尚、デジタル制御信号およびデジタル試験信号は、アナログ受信信号およびアナログ試験信号とは形式的に異なるものの、それぞれアナログ受信信号およびアナログ試験信号と同様の特性（周波数、信号レベル）を示している。従って、デジタル受信信号およびデジタル試験信号の周波数帯域についての図示は省略している。
【００４４】
アナログ受信信号の取り得る周波数帯域Ｓｃｎｔは、規格等により規定されている。これに対し、アナログ試験信号の周波数帯域Ｓｔｅｓｔは、アナログ受信信号の周波数帯域Ｓｃｎｔの高域側または低域側に設定されており、アナログ試験信号のピーク周波数Ｆｐは、アナログ受信信号の周波数帯域Ｓｃｎｔの近傍かつ外側にある。例えば、図３においては、アナログ試験信号のピーク周波数Ｆｐは、アナログ受信信号の周波数帯域Ｓｃｎｔの最大値Ｆｍａｘの近傍にあり、かつ、最大値Ｆｍａｘのよりも大きい（Ｆｐ＞Ｆｍａｘ）。ピーク周波数Ｆｐが最大値Ｆｍａｘよりも大きいことによって、制御部４０ａ、４０ｂは、デジタル信号処理後に、デジタル制御信号とデジタル試験信号との周波数の相違によってそれらを区別することができる。また、ピーク周波数Ｆｐは最大値Ｆｍａｘを超えているものの、最大値Ｆｍａｘの近傍にある。これにより、制御部４０ａ、４０ｂは、アナログ受信信号に近い周波数を有するアナログ試験信号を用いて、アナログ信号処理システムを試験し、その健全性を正確に確認することができる。なお、図示していないが、アナログ試験信号のピーク周波数Ｆｐがアナログ受信信号の周波数帯域Ｓｃｎｔの低域側に設定されている場合、アナログ試験信号のピーク周波数Ｆｐは、アナログ受信信号の周波数帯域Ｓｃｎｔの最小値Ｆｍｉｎの近傍にあり、かつ、最小値Ｆｍｉｎのよりも小さい（Ｆｐ＜Ｆｍｉｎ）。ピーク周波数Ｆｐが最小値Ｆｍｉｎよりも小さいことによって、制御部４０ａ、４０ｂは、デジタル信号処理後に、デジタル制御信号とデジタル試験信号との周波数の相違によってそれらを区別することができる。また、ピーク周波数Ｆｐは最小値Ｆｍｉｎを下回るものの、最小値Ｆｍｉｎの近傍にある。これにより、制御部４０ａ、４０ｂは、アナログ受信信号に近い周波数を有するアナログ試験信号を用いて、アナログ信号処理システムを試験し、その健全性を正確に確認することができる。
【００４５】
さらに、アナログ受信信号の周波数帯域Ｓｃｎｔ内におけるアナログ試験信号の強度は、アナログ受信信号のノイズレベル（熱雑音レベル）ＮＬ以下になるようにする。例えば、図３において、最大値Ｆｍａｘ以下の周波数においてアナログ試験信号の強度は、アナログ受信信号のノイズレベルＮＬ以下になっている。これにより、アナログ試験信号が、アナログ受信信号に与える影響を可及的に小さくすることができる。
【００４６】
このように、本実施形態では、アナログ試験信号のピーク周波数Ｆｐは、アナログ受信信号の周波数帯域Ｓｃｎｔの近傍かつ外側にある。さらに、アナログ受信信号の周波数帯域Ｓｃｎｔにおけるアナログ試験信号の強度は、アナログ受信信号のノイズレベルＮＬ以下である。これにより、制御部４０ａ、４０ｂは、アナログ受信信号に影響を与えること無く、アナログ受信信号に近い周波数を用いて、アナログ信号処理システムの健全性を正確に確認することができる。
【００４７】
次に、アナログ試験信号のパターンについて説明する。
【００４８】
図４は、アナログ試験信号のパターンを示すグラフである。このグラフの縦軸は、アナログ試験信号の信号レベル（信号強度または利得）を示す。横軸は、時間を示す。このグラフのアナログ試験信号は、アナログ信号処理部１０を経てＡＤＣ２０に入力される際の信号からアナログ試験信号を抜き出したものである。従って、加算器８０において加算されるアナログ試験信号にノイズＮが含まれている場合がある。尚、アナログ試験信号のパターンは、試験信号発生部５０が制御部４０ｂまたは４０ａの命令を受けて生成する。
【００４９】
図４に示すように、アナログ試験信号は、周期的に所定の信号レベルのパターンで出力されている。尚、ｔ１以前、ｔ２〜ｔ３、ｔ４〜ｔ５は、アナログ試験信号の信号レベルがゼロ（即ち、アナログ試験信号が出力されていない）期間である。従って、アナログ信号処理部１０が正常であり、かつ、ノイズＮが無い場合には、ｔ１以前、ｔ２〜ｔ３、ｔ４〜ｔ５における信号レベルは、閾値Ｓｔｈ以下である。閾値Ｓｔｈは、制御部４０ａ、４０ｂが信号として検知する最低信号レベルを示す。また、アナログ受信信号の取り得る信号レベルは、規格等により規定されている。従って、閾値Ｓｔｈは、アナログ受信信号の取り得る信号レベルの規格の下限と言ってもよい。
【００５０】
まず、時間ｔ１〜ｔ２において、アナログ試験信号は、信号レベルの規格の下限（閾値Ｓｔｈ）より大きいが、該下限に近い信号レベル（第１信号強度）を有する。次に、ｔ２〜ｔ３において、アナログ試験信号の信号レベルがゼロとなる。次に、ｔ３〜ｔ４において、アナログ試験信号は、信号レベルの規格の上限より小さいが、該上限に近い信号レベル（第２信号強度）を有する。次に、ｔ４〜ｔ５において、アナログ試験信号の信号レベルがゼロとなる。このように、アナログ試験信号は、信号レベルの規格の範囲内において、下限近傍の第１信号強度を有する信号と上限近傍の第２信号強度を有する信号とを周期的に繰り返す。これにより、制御部４０ａまたは４０ｂは、受信信号レベルの規格の範囲のほぼ全体において、アナログ信号処理システムの健全性を確認することができる。即ち、アナログ信号処理システムの広範囲にわたるダイナミックレンジの健全性を確認することができる。
【００５１】
尚、ｔ２〜ｔ３において、ノイズＮが発生している。ノイズＮは、アナログ信号処理システムの故障とは異なるため、制御部４０ａ、４０ｂは、ノイズＮを取り除いて判断する必要がある。例えば、ノイズは、通常、過渡的に短時間だけ発生し、アナログ信号処理システムの故障は継続的に異常信号を発生させる。従って、制御部４０ａ、４０ｂは、ノイズの発生期間（ノイズのレベルが閾値Ｓｔｈを超えている期間）に基づいてノイズを判断してもよい。例えば、ノイズ許容期間（例えば、約１０ｍｓ）を予め設定し、制御部４０ａ、４０ｂは、異常信号の発生期間がノイズ許容期間以下である場合、その異常信号をノイズと判断する。制御部４０ａ、４０ｂは、ノイズと判断された異常信号についてはアナログ信号処理システムの健全性の判断に用いない。これにより、アナログ試験信号にノイズが含まれたとしても、制御部４０ａ、４０ｂは、アナログ信号処理システムの健全性を正確に判断することができる。
【００５２】
図５は、アナログ試験信号のパターンの他の例を示すグラフである。図５に示すアナログ試験信号は、アナログ受信信号の規格の下限と上限との間のいずれかの（中間の）信号強度（以下、標準信号強度ともいう）を有する。アナログ試験信号は、標準信号強度を周期的に繰り返す。例えば、時間ｔ１１〜ｔ１２において、アナログ試験信号は、標準信号強度を有する。次に、ｔ１２〜ｔ１３において、アナログ試験信号の信号レベルがゼロとなる。その後、アナログ試験信号は、ｔ１１〜ｔ１３の信号パターンを繰り返す。このように、アナログ試験信号は、受信信号レベルの規格の範囲の上限と下限との間にある標準信号強度を周期的に繰り返してもよい。このようなアナログ試験信号のパターンであっても、アナログ信号処理システムの健全性を確認することができる。
【００５３】
尚、ｔ１１以前において、ノイズＮ１が発生しており、ｔ１１〜ｔ１２において、ノイズＮ２が発生している。ノイズＮ１、Ｎ２の判断は、図４を参照して説明したノイズＮの判断と同様でよい。従って、ノイズＮ１、Ｎ２の発生期間（ノイズの信号強度が閾値Ｓｔｈを超えている期間）がノイズ許容期間以下の場合、制御部４０ａ、４０ｂは、ノイズＮ１、Ｎ２をアナログ信号処理システムの健全性の判断に用いない。これにより、アナログ試験信号にノイズＮ１、Ｎ２が含まれたとしても、制御部４０ａ、４０ｂは、アナログ信号処理システムの健全性を正確に判断することができる。
【００５４】
（変形例）
図６は、変形例によるアナログ受信信号の周波数帯域Ｓｃｎｔとアナログ試験信号の周波数帯域Ｓｔｅｓｔとの関係を示すグラフである。このグラフにおいて、縦軸は、信号レベル（信号強度または利得）を示す。横軸は、周波数を示す。尚、デジタル制御信号およびデジタル試験信号は、アナログ受信信号およびアナログ試験信号に対して形式的に異なるものの、それぞれアナログ受信信号およびアナログ試験信号と同様の特性（周波数、信号レベル）を示す。
【００５５】
図６において、アナログ試験信号は、２つの周波数帯域を用いて送信されている。アナログ試験信号の周波数帯域Ｓｔｅｓｔ＿Ｈは、図３に示すアナログ試験信号と同様に、アナログ受信信号の周波数帯域Ｓｃｎｔの高域側に設定されており、アナログ試験信号のピーク周波数（第１周波数）Ｆｐ＿Ｈは、アナログ受信信号の周波数帯域Ｓｃｎｔの近傍かつ外側にある。例えば、アナログ試験信号のピーク周波数Ｆｐ＿Ｈは、アナログ受信信号の周波数帯域Ｓｃｎｔの最大値Ｆｍａｘの近傍にあり、かつ、最大値Ｆｍａｘのよりも大きい（Ｆｐ＿Ｈ＞Ｆｍａｘ）。ピーク周波数Ｆｐが最大値Ｆｍａｘよりも大きいことによって、制御部４０ａ、４０ｂは、デジタル信号処理後に、デジタル制御信号とデジタル試験信号との周波数の相違によってそれらを区別することができる。また、ピーク周波数Ｆｐ＿Ｈは最大値Ｆｍａｘを超えているものの、最大値Ｆｍａｘの近傍にある。これにより、制御部４０ａ、４０ｂは、アナログ受信信号に近い周波数を用いて、アナログ信号処理システムを試験し、その健全性を正確に確認することができる。
【００５６】
一方、アナログ試験信号の周波数帯域Ｓｔｅｓｔ＿Ｌは、アナログ受信信号の周波数帯域Ｓｃｎｔの低域側に設定されており、アナログ試験信号のピーク周波数Ｆｐ＿Ｌは、アナログ受信信号の周波数帯域Ｓｃｎｔの近傍かつ外側にある。例えば、アナログ試験信号のピーク周波数（第２周波数）Ｆｐ＿Ｌは、アナログ受信信号の周波数帯域Ｓｃｎｔの最小値Ｆｍｉｎの近傍にあり、かつ、最小値Ｆｍｉｎのよりも小さい（Ｆｐ＿Ｌ＜Ｆｍｉｎ）。ピーク周波数Ｆｐ＿Ｌが最小値Ｆｍｉｎよりも小さいことによって、制御部４０ａ、４０ｂは、デジタル信号処理後に、デジタル制御信号とデジタル試験信号との周波数の相違によってそれらを区別することができる。また、ピーク周波数Ｆｐ＿Ｌは最小値Ｆｍｉｎを下回っているものの、最小値Ｆｍｉｎの近傍にある。これにより、制御部４０ａ、４０ｂは、アナログ受信信号に近い周波数を用いて、アナログ信号処理システムを試験し、その健全性を正確に確認することができる。
【００５７】
さらに、アナログ受信信号の周波数帯域Ｓｃｎｔ内におけるアナログ試験信号の強度は、アナログ受信信号のノイズレベル（熱雑音レベル）ＮＬ以下になるようにする。例えば、図６において、最小値Ｆｍｉｎ〜最大値Ｆｍａｘの周波数帯域におけるアナログ試験信号の強度は、アナログ受信信号のノイズレベルＮＬ以下になっている。これにより、アナログ試験信号が、アナログ受信信号に与える影響を可及的に小さくすることができる。
【００５８】
このように、アナログ試験信号の周波数がアナログ受信信号の周波数帯域Ｓｃｎｔの両側にある２つの周波数帯域Ｓｔｅｓｔ＿Ｌ、Ｓｔｅｓｔ＿Ｈに設定されている。これにより、アナログ受信信号の高帯域側におけるアナログ信号処理システムの健全性だけでなく、アナログ受信信号の低帯域側におけるアナログ信号処理システムの健全性をも確認することができる。周波数帯域Ｓｔｅｓｔ＿Ｌと周波数帯域Ｓｔｅｓｔ＿Ｈとにおいて、アナログ信号処理システムの健全性が確認された場合、制御部４０ａ、４０ｂは、周波数帯域Ｓｔｅｓｔ＿Ｌと周波数帯域Ｓｔｅｓｔ＿Ｈとの間の周波数帯域Ｓｃｎｔの全体においても、アナログ信号処理システムは健全であると推測できる。
【００５９】
図７は、変形例によるアナログ試験信号のパターンを示すグラフである。本変形例では、アナログ試験信号は、周波数帯域（第１周波数）Ｓｔｅｓｔ＿Ｈおよび周波数帯域（第２周波数）Ｓｔｅｓｔ＿Ｌのそれぞれにおいて或る信号強度（例えば、標準信号強度）を周期的に繰り返す。しかし、アナログ試験信号は、周波数帯域Ｓｔｅｓｔ＿Ｌと周波数帯域Ｓｔｅｓｔ＿Ｈとにおいて別々のタイミングで交互に立ち上がっている。例えば、周波数帯域Ｓｔｅｓｔ＿Ｌのアナログ試験信号は、時間ｔ２３〜ｔ２４、ｔ２７〜ｔ２８において標準信号強度を有し、標準信号強度になる周期は、ｔ２３〜ｔ２７である。一方、周波数帯域Ｓｔｅｓｔ＿Ｈのアナログ試験信号は、時間ｔ２１〜ｔ２２、ｔ２５〜ｔ２６において標準信号強度を有し、標準信号強度になる周期は、ｔ２１〜ｔ２５である。即ち、周波数帯域Ｓｔｅｓｔ＿Ｌのアナログ試験信号の発生周期と周波数帯域Ｓｔｅｓｔ＿Ｈのアナログ試験信号の発生周期とは、互いに半周期ずつずれている。これにより、ＡＤＣ２０のアンプが飽和することを抑制できる。
【００６０】
また、制御部４０ａ、４０ｂは、周波数帯域Ｓｔｅｓｔ＿Ｈおよび周波数帯域Ｓｔｅｓｔ＿Ｌの両方において、アナログ信号処理システムの健全性を確認することができる。周波数帯域Ｓｔｅｓｔ＿Ｌのアナログ試験信号と周波数帯域Ｓｔｅｓｔ＿Ｈのアナログ試験信号とが互いに半周期ずれているので、制御部４０ａ、４０ｂは、比較的短い周期でアナログ信号処理システムの故障を頻繁に検出することができる。即ち、故障検出のデューティ比を高くすることができる。さらに、本変形例では、制御部４０ａ、４０ｂによるアナログ信号処理システムの故障検知の周期を、保安装置または運転支援装置の仕様において規定されている故障検知周期よりも短くすることができる。これにより、制御部４０ａ、４０ｂは、アナログ信号処理システムの故障を、仕様で規定された故障検知周期以内に検知し、それに応じて、電気車のモニタ（図示せず）へ警告を表示したり、あるいは、ブレーキを制御することができる。
【００６１】
（第２の実施形態）
図８は、第２の実施形態による電気車制御装置２の構成の一例を示すブロック図である。第２の実施形態は、デジタル信号処理部３０ａがビットモニタ３２を備えている点で第１の実施形態と異なる。第２の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。デジタル信号処理部３０ａは、例えば、１チップのＦＰＧＡ（Field Programmable Gate Array）で構成されており、入力部３１と、フィルタ処理部３３と、出力部３４とを備えている。制御部４０ａは、ＶＭＥバスを介して出力部３４と通信可能に接続されている。制御部４０ａは、例えば、１チップのＣＰＵで構成されてもよい。尚、図８では、便宜的に、デジタル信号処理部３０ａおよび制御部４０ａを図示し、デジタル信号処理部３０ｂおよび制御部４０ｂの図示を省略している。尚、デジタル信号処理部３０ｂは、デジタル信号処理部３０ａと同様に１チップのＦＰＧＡで構成されてよい。制御部４０ｂは、制御部４０ａと同様に１チップのＣＰＵで構成されてよい。
【００６２】
ビットモニタ３２は、入力部３１内に設けられており、ＡＤＣ２０からのデジタル試験信号のビットを監視する。試験信号発生部５０は、電気車の走行中および停車中において、アナログ試験信号を周期的に繰り返し出力する。従って、ビットモニタ３２は、アナログ試験信号の入力周期と同じかそれ以上に長い周期でデジタル制御信号のビット変化を監視する。
【００６３】
もし、アナログ信号処理システムが正常に動作している場合、デジタル制御信号のビットは、アナログ試験信号の周期的な変化に伴って変化するはずである。しかし、もし、デジタル制御信号のビットが所定期間（アナログ試験信号の周期）以上にわたって変化せず、固定されている場合、アナログ信号処理システムが故障している可能性が高い。この場合、デジタル信号処理部３０ａ、３０ｂは、エラー信号を制御部４０ａ、４０ｂに出力する。制御部４０ａ、４０ｂは、エラー信号を受けた場合にアナログ信号処理システムが異常であると判断してもよい。
【００６４】
また、電気車の走行中において、ビットモニタ３２は、デジタル試験信号に代えて、あるいはデジタル試験信号とともにデジタル制御信号のビットを監視してもよい。デジタル制御信号のビットは、電気車の停止中においては固定され得るが、電気車の走行中においては頻繁に変動するからである。よって、電気車の走行中において、ビットモニタ３２は、デジタル制御信号のビットを監視することによってアナログ信号処理システムの異常を判断してもよい。
【００６５】
このように、ビットモニタ３２によってデジタル試験信号またはデジタル制御信号のビットを監視し、制御部４０ａ、４０ｂは、デジタル試験信号またはデジタル制御信号のビットの固定時間に基づいて、アナログ信号処理システムの異常を判断してもよい。これにより、第２の実施形態は、ＡＤＣ２０の健全性を簡便に確認することができる。
【００６６】
上記ビットモニタ３２によるビットの監視とともに、制御部４０ａ、４０ｂにおける比較照合動作を実行すれば、第２の実施形態は、第１の実施形態の効果をも得ることができる。
【００６７】
（第３の実施形態）
図９は、第３の実施形態による電気車制御装置の動作の一例を示す概念図である。
【００６８】
例えば、トランスポンダ式ＡＴＳでは、ＦＳＫ（Frequency Shift Keying）方式を用いているため、制御信号の周波数帯域幅をバンドパスフィルタにて制限している場合がある。この場合、アナログ試験信号の周波数は、アナログ受信信号の周波数帯域外に設定することが困難である。
【００６９】
そこで、第３の実施形態では、アナログ試験信号の周波数をアナログ受信信号の周波数帯域内に設定し、信号の内容（電文）において区別する。例えば、アナログ試験信号の電文は、アナログ受信信号で使用され得ない（意味の無い）電文とし、アナログ受信信号の電文と必ず相違させる。より詳細には、アナログ試験信号の電文として、同一文字の羅列が考えられる。第３の実施形態の制御装置の構成は、第１または第２の実施形態の制御装置のいずれかの構成と同様でよい。
【００７０】
例えば、アナログ受信信号が受信されていない期間では、試験信号発生部５０は、アナログ試験信号を間欠的に一定周期で出力する。制御部４０ａ、４０ｂは、第１または第２の実施形態と同様に、アナログ試験信号に対応するデジタル試験信号によってアナログ信号処理システムの健全性を確認することができる。
【００７１】
一方、アナログ受信信号が受信されている期間に、アナログ試験信号がアナログ受信信号に付加されると、アナログ受信信号の電文が復調できないおそれがある。しかし、通常、アナログ受信信号が送信される際には、同一内容の電文が連続して４つ送信される。制御部４０ａ、４０ｂは、連続した４つの電文のうち２つの電文が正確に復調できた場合にその電文を採用する。これは、４Ｃ２検定と呼ばれている。
【００７２】
そこで、４Ｃ２検定を利用して、アナログ試験信号と異なるアナログ受信信号の１つの電文が受信された場合、試験信号発生部５０は、アナログ試験信号の発生を直ちに停止する。これにより、制御部４０ａ、４０ｂは、連続した４つの電文のうち少なくとも２つの電文が正確に復調できるようにする。もし、アナログ試験信号がアナログ受信信号の最初の電文に重複した場合には、その最初の電文は復調できないかもしれないが、その後の２〜４番目の電文は復調可能である。もし、アナログ試験信号がアナログ受信信号の最初の電文に重複していない場合には、最初の電文を受信した後、直ちに、試験信号発生部５０は、アナログ試験信号の発生を停止する。この場合、１〜４番目の電文が全て復調可能である。
【００７３】
このように、第３の実施形態では、アナログ試験信号の周波数がアナログ受信信号の周波数帯域に重複するものの、データの内容（電文）においてアナログ試験信号とアナログ受信信号とを区別する。さらに、アナログ受信信号が受信された場合には、アナログ試験信号の発生を直ちに停止してアナログ受信信号の復調を可能にする。このように、第３の実施形態によれば、制御部４０ａ、４０ｂは、アナログ受信信号とアナログ試験信号の両方を復調可能とし、これらを識別することができる。これにより、アナログ信号処理システムの健全性を確認することができる。
【００７４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７５】
１・・・制御装置、１０・・・アナログ信号処理部、２０・・・ＡＤＣ、３０ａ、３０ｂ・・・デジタル信号処理部、４０ａ、４０ｂ・・・制御部、５０・・・試験信号発生部、５１・・・デジタル試験信号発生部、５２・・・ＤＡＣ、５３・・・アナログ試験信号出力部、８０・・・加算部
【図１】
0006563716.tif 000002
【図２】
0006563716.tif 000003
【図３】
0006563716.tif 000004
【図４】
0006563716.tif 000005
【図５】
0006563716.tif 000006
【図６】
0006563716.tif 000007
【図７】
0006563716.tif 000008
【図８】
0006563716.tif 000009
【図９】
0006563716.tif 000010