(57)【特許請求の範囲】
【請求項１】
一のゲート端子に接続され、第１、第２端子間の導通と非導通とを切り替えるように並列接続される複数のスイッチ素子と、
各前記スイッチ素子のゲート電極と前記一のゲート端子との間にそれぞれ接続される複数の熱電変換素子と、
を備え、
各前記熱電変換素子は、ゼーベック効果を有する異種金属、または、Ｐ型または／およびＮ型半導体で形成される、
ことを特徴とするパワー半導体モジュール。
【請求項２】
各前記熱電変換素子は、前記スイッチ素子のゲート電極部に埋設されている、
ことを特徴とする請求項１に記載のパワー半導体モジュール。
【請求項３】
各前記熱電変換素子は、前記スイッチ素子のゲート電極上に戴置されている、
ことを特徴とする請求項１に記載のパワー半導体モジュール。
【請求項４】
前記熱電変換素子は、前記一のゲート端子と電気的に接続された回路上に戴置された構成であって、
前記複数のスイッチ素子は、第１のスイッチ素子と、当該第１のスイッチ素子に隣接して並列に実装された第２のスイッチ素子とを含み、
前記熱電変換素子は、前記第１のスイッチ素子のゲート電極に接続される第１の熱電変換素子と、前記第２のスイッチ素子のゲート電極に接続される第２の熱電変換素子とを含み、
前記第１のスイッチ素子と前記第１の熱電変換素子との距離は、前記第１のスイッチ素子と前記第２の熱電変換素子との距離よりも近接し、
前記第２のスイッチ素子と第２の熱電変換素子との距離は、前記第２のスイッチ素子と前記第１の熱電変換素子との距離よりも近接している、
ことを特徴とする請求項１に記載のパワー半導体モジュール。
【請求項５】
各前記スイッチ素子は、ワイドバンドギャップ半導体で構成されている、
ことを特徴とする請求項１乃至４のいずれか１項に記載のパワー半導体モジュール。
【請求項６】
各前記スイッチ素子を構成するワイドバンドギャップ半導体は、ＳｉＣ、ＧａＮ、ダイヤモンドのいずれかである、
ことを特徴とする請求項５に記載のパワー半導体モジュール。
【請求項７】
請求項１ないし請求項６のうちいずれか１項に記載のパワー半導体モジュールを備える、
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチ素子を用いたパワー半導体モジュールおよびそれを用いた電力変換装置に関する。
【背景技術】
【０００２】
パワー半導体モジュールは、電力変換装置のスイッチングを実現する部品であり、その内部にＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などの半導体スイッチ素子を実装している。近年の電力変換装置の大電力化に伴い、パワー半導体モジュールは大電流化が進んでいる。一方、歩留まり等の観点から半導体チップの大口径化には限度があるため、モジュールの大電流化は半導体スイッチ素子の多並列化により実現される。
半導体スイッチ素子を多並列化した場合の問題点として、半導体スイッチ素子の特性ばらつき（閾値電圧、ゲート容量、オン抵抗等）や実装位置の違いに起因した熱抵抗の差による、半導体スイッチ素子毎の温度ばらつきがある。
温度の高い半導体スイッチ素子は熱ストレスの増大により素子寿命が低下するため、特性ばらつきの小さい素子を選定し実装する必要があり、歩留り低下の要因となっていた。
【０００３】
これを解決する発明が、特許文献１に記載されている。特許文献１の要約書の解決手段には、「トレンチ構造のゲート電極（１７）が埋設された半導体本体（２０）を有する半導体装置（１００）であって、ゲート電極（１７）の半導体本体（２０）の表面に露出する端部に接続され、半導体本体（２０）の内部で発生した熱をゲート電極（１７）を介して吸熱する吸熱部（３０）が設けられていることを特徴とする。」と記載されている。特許文献１の明細書の段落００９０には、「ゲート電極１７を複数備え、各ゲート電極１７の半導体本体部２０の表面に露出する端部は、各ゲート電極１７を介して伝わる熱を均一化して伝達する伝熱層２３を介してペルチェ素子３０の吸熱面部３１に接続されているので、各ゲート電極１７の端部から伝熱層２３に伝えられた局所的な熱が伝熱層２３を伝わる間に均熱化され、ペルチェ素子３０の吸熱面部３１には平均化された状態で熱が伝わる。」と記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１２８０８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来技術では、半導体スイッチ素子毎の温度上昇を検出し、特定の半導体スイッチ素子を効率的に冷却することで、発熱および温度上昇を抑制可能である。しかしながら、吸熱部(この場合はペルチェ素子)の駆動には駆動用電源が必要であり、また特定の半導体スイッチ素子の温度上昇を検知するには温度あるいは電流センサを実装する必要があるため、装置全体としては大型化するという課題があった。
【０００６】
そこで、本発明は、特別な外部制御を追加することなく多並列接続された半導体スイッチ素子間の温度ばらつきを緩和可能なパワー半導体モジュール、およびそれを用いた電力変換装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
前記した課題を解決するため、本発明のパワー半導体モジュールは、一のゲート端子に接続され、第１、第２端子間の導通と非導通とを切り替えるように並列接続される複数のスイッチ素子と、各前記スイッチ素子のゲート電極と前記一のゲート端子との間にそれぞれ接続される複数の熱電変換素子とを備え、各前記熱電変換素子は、ゼーベック効果を有する異種金属、または、Ｐ型または／およびＮ型半導体で形成されることを特徴とする。
その他の手段については、発明を実施するための形態のなかで説明する。
【発明の効果】
【０００８】
本発明によれば、特別な外部制御を追加することなく多並列接続された半導体スイッチ素子間の温度ばらつきを緩和可能なパワー半導体モジュール、およびそれを用いた電力変換装置を提供可能となる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態のパワー半導体モジュールの回路図である。
【図２】熱電変換素子の温度特性の一例である。
【図３】比較例のパワー半導体モジュールの各部に流れる電流を示す波形図である。
【図４】比較例のパワー半導体モジュールの温度分布を示すグラフである。
【図５】比較例の各スイッチ素子の特性変化の一例である。
【図６】第１の実施形態のパワー半導体モジュールの電流波形を示す図である。
【図７】第１の実施形態のパワー半導体モジュールの温度分布を示すグラフである。
【図８】第１の実施形態の各スイッチ素子の特性変化の一例である。
【図９】第１の実施形態のパワー半導体モジュールの実装を示す平面図と断面図である。
【図１０】第１の実施形態のパワー半導体モジュールの実装を示す斜視図である。
【図１１】第２の実施形態のパワー半導体モジュールの実装を示す斜視図である。
【図１２】第３の実施形態のパワー半導体モジュールの実装を示す斜視図である。
【発明を実施するための形態】
【００１０】
以降、本発明を実施するための形態を、各図を参照して詳細に説明する。
図１は、第１の実施形態のパワー半導体モジュール１の回路構成図を示す図であり、パワー半導体モジュール１は、パワー半導体モジュール１のドレイン端子１０３、ソース端子１０４、ゲート端子１０２、ソースセンス端子１０１と電気的に接続した２個のスイッチ素子１１，２１、ゲート駆動のための正負の電圧を出力するゲート駆動電源４０，４１と、ゲート駆動部３０，３１と、各スイッチ素子１１，２１とゲート駆動部３０，３１と電気的に接続する熱電変換素子１２，２２から構成する。各スイッチ素子１１，２１は、Ｎ型ＭＯＳＦＥＴである。
【００１１】
つまり、スイッチ素子１１のドレイン電極はドレイン端子１０３に電気的に接続され、ソース電極はソース端子１０４に電気的に接続され、ゲート電極はゲート端子１０２に電気的に接続される。スイッチ素子２１のドレイン電極はドレイン端子１０３に電気的に接続され、ソース電極はソース端子１０４に電気的に接続され、ゲート電極はゲート端子１０２に電気的に接続される。電流Ｉds1は、スイッチ素子１１のドレイン電極からソース電極に流れる。電流Ｉds2は、スイッチ素子２１のドレイン電極からソース電極に流れる。このパワー半導体モジュール１は、スイッチ素子１１，２１の並列化によって、モジュールの大電流化を実現している。
【００１２】
なお、第１の実施形態のスイッチ素子１１，２１はＭＯＳＦＥＴであるが、これに限られず、ＩＧＢＴや接合ＦＥＴ（field-effect transistor）であってもよい。
ゲート駆動電源４０は、ゲート端子１０２に正の電圧を印加するものである。ゲート駆動部３０がオンし、ゲート駆動部３１がオフすることで、ゲート端子１０２に正の電圧が印加される。
ゲート駆動電源４１は、ゲート端子１０２に負の電圧を印加するものである。ゲート駆動部３０がオフし、ゲート駆動部３１がオンすることで、ゲート端子１０２に負の電圧が印加される。
【００１３】
熱電変換素子１２，２２は、素子表面と裏面との温度差によって出力電圧が変化する素子である。この熱電変換素子１２，２２は、温度勾配を電圧に変化する素子であれば何れでもよく、１素子であっても複数素子であってもよい。熱電変換素子１２，２２としては、例えばゼーベック素子やペルチェ素子が考えられ、その構成はＰ型および／またはＮ型半導体、あるいはゼーベック効果を有する異種金属あるいはそれらの組み合わせなどが考えられる。
【００１４】
なお、図中に明示はしていないが、パワー半導体モジュール１の構成が、スイッチ素子１１，２１と並列にダイオード素子を搭載する形態であってもよい。これにより、特性が比較的悪い寄生ダイオードに代えて、特性のよいダイオード素子を用いて消費電流を低減可能である。
また、図１では省略しているが、各スイッチ素子１１，２１にゲート抵抗を戴置する構成であってもよい。この場合、スイッチ素子１１，２１の直近に適切な値のゲート抵抗を実装することで、並列実装したスイッチ素子１１，２１間のスイッチングのタイミングをそろえることができる。
このパワー半導体モジュール１は、例えばインバータやコンバータなどの電力変換装置に組み込んで使用される。
【００１５】
図２は、第１の実施形態で使用する熱電変換素子１２，２２の温度特性の一例を示すグラフである。グラフの横軸は、熱電変換素子１２，２２の表面温度に対する裏面の温度差を示している。グラフの縦軸は、裏面電圧に対する表面の電圧を示している。
図２では正の温度係数を有する熱電変換素子１２，２２の実装を想定した構成を示している。この熱電変換素子１２，２２の温度特性は負であってもよく、その場合、図１（ａ）に示す熱電変換素子１２，２２の極性を逆に（すなわち温度依存性を有する可変電圧の正負を反転）してやればよい。
【００１６】
第１の実施形態の特徴は、並列実装したスイッチ素子１１，２１のゲート電極が熱電変換素子１２，２２を介してパワー半導体モジュール１のゲート端子１０２と電気的に接続することである。すなわち第１の実施形態のパワー半導体モジュール１は、スイッチ素子１１，２１の特性ばらつきや熱抵抗ばらつきに起因する特定のスイッチ素子１１，２１の温度上昇を熱電変換素子１２，２２でゲート電圧値に変換し、ゲート駆動部３０，３１から印加されるゲート電圧を抑制あるいは増大させ、スイッチ素子１１，２１間の温度ばらつきを自律的に緩和する。
例えば、スイッチ素子１１の閾値電圧Ｖｔｈ１１が、スイッチ素子２１の閾値電圧Ｖｔｈ２１よりも小さい場合、パワー半導体モジュール１のターンオン時には、スイッチ素子１１が早くターンオンするため、スイッチ素子１１に電流が集中する。またパワー半導体モジュール１のターンオフ時には、スイッチ素子１１が遅くターンオフするため、スイッチ素子１１に電流が集中する。このような駆動のばらつきは電流のばらつきに繋がり、スイッチ素子１１，２１間での発熱ばらつきに繋がる。
【００１７】
スイッチ素子１１に発熱が集中した場合、熱ストレスの増大によりスイッチ素子１１が破壊し、パワー半導体モジュール１およびそれを用いた電力変換器の機能が停止する恐れがある。スイッチ素子１１，２１間の特性ばらつきを抑制するには、スイッチ素子の選別が必要であり、パワー半導体モジュール１のコスト増大や歩留り低下の要因となる。
一方、発熱が集中しているチップを優先的に冷却することで、熱ストレスの増大によるスイッチ素子の破損を防ぐことは可能である。しかしながら、特定のスイッチ素子の発熱を冷却するには、スイッチ素子近辺あるいは素子毎に温度検出用のセンサ（例えば温度センサ、電流センサ等）を戴置する必要がある。また、狙ったスイッチ素子だけを冷却するための制御システムを別途設ける必要があり、パワー半導体モジュール１あるいはそれを用いた電力変換機ではコストおよびサイズの増大が問題となる。
【００１８】
以下、図３から図５にて、パワー半導体モジュール１に熱電変換素子１２，２２を設けない比較例の動作を示し、図６から図８に、パワー半導体モジュール１に熱電変換素子１２，２２を設けた第１の実施形態の動作を示す。
比較例と第１の実施形態のいずれの場合も、パワー半導体モジュール１に並列実装したスイッチ素子１１，２１間に特性ばらつきがある場合を示している。ここでスイッチ素子１１，２１間の特性ばらつきとして、スイッチ素子１１の閾値電圧Ｖｔｈ１１が、スイッチ素子２１の閾値電圧Ｖｔｈ２１よりも小さい場合を示している。
【００１９】
図３は、比較例のパワー半導体モジュールの各部に流れる電流を示す波形図である。実線は、スイッチ素子１１の電流Ｉds1の波形を示し、破線はスイッチ素子２１の電流Ｉds2の波形を示している。
スイッチ素子１１，２１間の特性のばらつきに起因し、スイッチングの開始時には、スイッチ素子１１が先にターンオンし、スイッチ素子１１に電流が集中したのちにスイッチ素子２１が遅れてターンオンする。
スイッチング終了時には、スイッチ素子２１が先にターンオフし、それ以降、スイッチ素子１１に電流が集中したのちにスイッチ素子１１が遅れてターンオフする。そのため、スイッチングの開始時と終了時の両方でスイッチ素子１１に電流が集中し、スイッチ素子２１よりも温度が高くなる。
【００２０】
図４は、比較例のパワー半導体モジュールの温度分布を示すグラフである。縦軸は温度を示し、横軸はパワー半導体モジュールにおける物理的な位置を示している。
スイッチ素子１１の閾値電圧Ｖｔｈ１１は、スイッチ素子２１の閾値電圧Ｖｔｈ２１よりも小さいので、スイッチ素子１１に電流が集中して温度差ΔＴｐが発生する。
【００２１】
図５は、比較例の各スイッチ素子の特性変化の一例である。なお、このとき比較例のパワー半導体モジュールは、所定周期で繰り返しスイッチングしているものとする。
スイッチ素子１１の閾値電圧Ｖｔｈ１１がスイッチ素子２１の閾値電圧Ｖｔｈ２１よりも小さい場合、ターンオン時にはスイッチ素子１１が早くターンオンし、ターンオフ時にはスイッチ素子１１が遅くターンオフする。また、スイッチ素子１１，２１がＭＯＳＦＥＴである場合、閾値電圧Ｖｔｈ１１，Ｖｔｈ２１は負の温度係数を有する、すなわち温度が高くなるほど閾値電圧Ｖｔｈ１１，Ｖｔｈ２１が低くなる。
このためスイッチ回数の増加とともに、スイッチ素子１１は高温となり、高温のスイッチ素子１１には更に電流および発熱が集中し、結果的にスイッチ素子１１は熱ストレスの増大に伴い破損する。
【００２２】
図６は、第１の実施形態におけるパワー半導体モジュール１の各部に流れる電流を示す波形図である。実線は、スイッチ素子１１の電流Ｉds1の波形を示し、破線はスイッチ素子２１の電流Ｉds2の波形を示している。
第１の実施形態では、比較例と同様に、スイッチ素子１１，２１間に特性ばらつきが存在する。つまり、スイッチ素子１１の閾値電圧Ｖｔｈ１１がスイッチ素子２１の閾値電圧Ｖｔｈ２１よりも小さい。しかし、スイッチ素子１１の温度上昇により熱電変換素子１２に温度勾配が発生し、ゲート端子１０２からスイッチ素子１１のゲート電極に向けて負の電圧を発生する。これにより、スイッチ素子１１のゲートに対して負のバイアス電圧を掛けて、ゲートオン電圧が大きくなる。
【００２３】
第１の実施形態のパワー半導体モジュール１では、スイッチ素子２１も温度上昇し、熱電変換素子２２にも温度勾配が発生するが、熱電変換素子１２の温度勾配よりも小さい。よって、熱電変換素子２２がゲート端子１０２からスイッチ素子２１のゲート電極に向けて発生する負の電圧は、熱電変換素子１２が発生する負の電圧よりも小さい。
これにより、複数のスイッチ素子の閾値電圧のはらつきを抑制することができる。
【００２４】
図７は、第１の実施形態のパワー半導体モジュール１の温度分布を示すグラフである。縦軸は温度を示し、横軸はパワー半導体モジュール１における位置を示している。
スイッチ素子１１の閾値電圧Ｖｔｈ１１は、スイッチ素子２１の閾値電圧Ｖｔｈ２１よりも小さいので、スイッチ素子１１に電流が集中して温度差ΔＴｐが発生する。しかし、スイッチ素子１１の温度上昇により熱電変換素子１２に温度勾配が発生し、スイッチ素子１１のゲートオン電圧の低下を補償するので、温度差ΔＴｐは抑制される。
【００２５】
図８は、第１の実施形態の各スイッチ素子の特性変化の一例である。なお、このとき第１の実施形態のパワー半導体モジュール１は、所定周期で繰り返しスイッチングしているものとする。
スイッチ素子１１の閾値電圧Ｖｔｈ１１がスイッチ素子２１の閾値電圧Ｖｔｈ２１よりも小さい場合、ターンオン時にはスイッチ素子１１が早くターンオンし、ターンオフ時にはスイッチ素子１１が遅くターンオフする。また、スイッチ素子１１，２１がＭＯＳＦＥＴである場合、閾値電圧Ｖｔｈ１１，Ｖｔｈ２１は負の温度係数を有する、すなわち温度が高くなるほど閾値電圧Ｖｔｈ１１，Ｖｔｈ２１が低くなる。
【００２６】
当初、スイッチ回数の増加とともに、スイッチ素子１１には電流および発熱が集中する。しかし、スイッチ素子１１の温度上昇により熱電変換素子１２に温度勾配が発生し、スイッチ素子１１のゲートオン電圧の低下を補償する。よって、ターンオン時にはスイッチ素子１１のターンオン損失を減らしてスイッチ素子２１のターンオン損失を増やし、ターンオフ時にはスイッチ素子１１のターンオフ損失を減らしてスイッチ素子２１のターンオフ損失を増やす。これにより温度差ΔＴｐは抑制され、スイッチ素子１１の熱ストレスを抑制することができる。すなわち、スイッチ素子１１，２１間の特性ばらつきに起因する電流ばらつきを低減することで、素子間の温度ばらつきを緩和できる効果がある。
【００２７】
また、各スイッチ素子１１，２１は、Ｎ型ＭＯＳＦＥＴとして説明したが、Ｐ型ＭＯＳＦＥＴであっても同様に適用可能である。Ｐ型ＭＯＳＦＥＴの閾値電圧は負の値となり、かつ、温度と共に電子の移動度は上がるため、Ｐ型ＭＯＳＦＥＴの閾値電圧の絶対値は温度と共に小さくなる。よってＰ型ＭＯＳＦＥＴもＮ型ＭＯＳＦＥＴと同様に、発熱と共に特性ばらつきによるターンオン損失とターンオフ損失とが増大するので、熱電変換素子によってＰ型ＭＯＳＦＥＴの素子間の温度ばらつきを緩和できる効果がある。
【００２８】
図６ないし図８では、第１の実施形態が、スイッチ素子１１，２１間の閾値電圧Ｖｔｈ１１，Ｖｔｈ２１のばらつきに起因した温度ばらつき緩和に与える効果を示したが、その他のスイッチ素子の特性ばらつきおよび実装時のスイッチ素子間の熱抵抗の差に起因する温度ばらつきであっても、第１の実施形態の適用により緩和可能である。
【００２９】
以上のことから、第１の実施形態により、スイッチ素子１１，２１を多並列実装したパワー半導体モジュール１において、スイッチ素子１１，２１の駆動電圧をスイッチ素子毎に自律的に調整でき、温度上昇の大きいスイッチ素子１１に通流する電流を絞ることで温度上昇が小さい他の並列接続されたスイッチ素子２１への電流通電を促し、温度ばらつきを緩和することが可能となる。また、その構成に必要なパワー半導体モジュール１の大型化を必要最小限にすることで、本実施形態は、パワー半導体モジュール１作成時の歩留り向上ならびに該パワー半導体モジュール１を使用した電力変換器の信頼性向上と装置の小型化を両立する効果がある。特に、ＳｉＣやＧａＮやダイヤモンドのようなワイドバンドギャップデバイスで大容量のパワー半導体モジュール１を構成する場合、デバイス歩留りの点から小容量のチップを多並列で実装する必要があるため、本実施形態の効果は大きい。
【００３０】
以上、図１ないし図８を用いて第１の実施形態の回路構成図の形態を説明してきたが、これらは電流容量を満たす数のスイッチ素子を任意の位置に載置でき、パワー半導体モジュール内に任意の数のスイッチ部（スイッチ素子と熱電変換素子の組み合わせ）を搭載した形態であってもよい。また、これらスイッチ部の組み合わせの形態は、モジュール内に２個のスイッチ部を搭載した２ｉｎ１の形態、ないし６個のスイッチ部を搭載した６ｉｎ１のどの形態であってもよい。これらのパワー半導体モジュール１の形態は、電力変換器の仕様あるいは載置するチップの仕様あるいはパワー半導体モジュール１の仕様あるいはそれらの組み合わせにより決定する。
【００３１】
図９（ａ），（ｂ）は、第１の実施形態のパワー半導体モジュール１の実装を示す平面図と断面図である。
図９（ａ）は、第１の実施形態のパワー半導体モジュール１の実装を示す平面図てある。この図９では、パワー半導体モジュール１のうち、スイッチ素子１１，２１が実装された絶縁基板１００にかかる部分の実装構成を示している。
スイッチ素子１１のゲート電極１５からのボンディングワイヤ１１０は、表面導体パターンであるゲート端子１０２の上面に接合される。スイッチ素子１１のドレイン電極２８からのボンディングワイヤ１１０は、表面導体パターンであるソースセンス端子１０１の上面に接合される。スイッチ素子１１のドレイン電極２８からの４本のボンディングワイヤ１１０は、表面導体パターンであるソース端子１０４の上面に接合される。
【００３２】
同様に、スイッチ素子２１のゲート電極２５からのボンディングワイヤ１１０は、表面導体パターンであるゲート端子１０２の上面に接合される。スイッチ素子２１のドレイン電極２８からのボンディングワイヤ１１０は、表面導体パターンであるソースセンス端子１０１の上面に接合される。スイッチ素子２１のドレイン電極２８からの４本のボンディングワイヤ１１０は、表面導体パターンであるソース端子１０４の上面に接合される。
【００３３】
図９（ｂ）は、図９（ａ）に示したスイッチ素子１１，２１のゲート電極１５，２５の直下であるIX−IX断面を示している。
スイッチ素子１１は、ゲート内部配線１３の上に熱電変換素子１２が形成され、その上部にゲート電極１５が形成されている。
このゲート内部配線１３は、Ｐ型で構成された半導体基板１７上に酸化膜１４を挟んで形成されている。ゲート内部配線１３の周囲の半導体基板１７上には、Ｎ型で構成されたソース電極１６が配置されている。半導体基板１７は、表面導体パターンであるドレイン端子１０３上に、ドレイン電極１８を挟んで形成されている。
スイッチ素子２１は、ゲート内部配線２３の上に熱電変換素子２２が形成され、その上部にゲート電極２５が形成されている。熱電変換素子１２，２２は、例えばＰ型または／およびＮ型半導体で構成されるペルチェ素子である。
【００３４】
このゲート内部配線２３は、Ｐ型で構成された半導体基板２７上に酸化膜２４を挟んで形成されている。ゲート内部配線２３の周囲の半導体基板２７上には、Ｎ型で構成されたソース電極２６が配置されている。半導体基板２７は、表面導体パターンであるドレイン端子１０３上に、ドレイン電極２８を挟んで形成されている。
【００３５】
第１の実施形態によれば、熱電変換素子１２は、スイッチ素子１１の内部に形成されているため、スイッチ素子１１にて発熱するドレイン・ソース間に最も近接している。そのため、実装の影響を受けることなく、スイッチ素子１１の温度を熱電変換素子１２に伝える効果がある。
スイッチ素子１１内部に熱電変換素子１２を形成しているため、スイッチ素子１１のゲート電極１５からゲート端子１０２の表面導体パターンまでの電気的な接続は、ボンディングワイヤ１１０のみで可能となり、実装面積の低減によりパワー半導体モジュール１を小型化できる効果がある。
これらの効果は、熱電変換素子２２についても同様である。
【００３６】
なお図９（ａ），（ｂ）では、煩雑さを避けるためスイッチ素子１１，２１において、スイッチ素子毎に実装するゲート抵抗の図示を略している。このゲート抵抗は、ゲート端子１０２上またはスイッチ素子１１のゲート電極１５上への実装、あるいはスイッチ素子１１，２１のゲート電極１５内への形成、あるいはその組み合せいずれの形態であってもよい。さらに、図中に明示はしていないが、当該半導体モジュールの構成が、スイッチ素子１１，１２と並列にダイオード素子を搭載する形態であってもよい。
【００３７】
図１０は、第１の実施形態のパワー半導体モジュール１の実装構成図の一例を示す斜視図である。
ここでは、パワー半導体モジュール１のうち、スイッチ素子１１，２１が実装された絶縁基板１００にかかる部分の実装構成を示している。
絶縁基板１００上には、右側から順にソースセンス端子１０１、ゲート端子１０２、ドレイン端子１０３、ソース端子１０４の表面導体パターンが形成されている。このうちドレイン端子１０３には、スイッチ素子１１，２１が形成されている。
スイッチ素子１１は、最下層から順にドレイン電極１８、半導体基板１７、ソース電極１６が積層している。このソース電極１６は、ゲート内部配線１３とは酸化膜１４で絶縁されている。ゲート電極１５とゲート内部配線１３との間には、熱電変換素子１２が形成されている。つまり、熱電変換素子１２は、スイッチ素子１１のゲート電極１５内に埋設されて形成されている。ゲート電極１５とゲート端子１０２の表面導体パターンとの間は、ボンディングワイヤ１１０で接合される。更にスイッチ素子１１のソース電極１６とソースセンス端子１０１との間は、ボンディングワイヤ１１０で接合される。スイッチ素子１１のソース電極１６とソース端子１０４との間は、４本のボンディングワイヤ１１０で接合される。
【００３８】
同様にスイッチ素子２１は、最下層から順にドレイン電極２８、半導体基板２７、ソース電極２６が積層している。このソース電極２６は、ゲート内部配線２３とは酸化膜２４で絶縁されている。ゲート電極２５とゲート内部配線２３との間には、熱電変換素子２２が形成されている。つまり、熱電変換素子２２は、スイッチ素子２１のゲート電極２５内に埋設されて形成されている。ゲート電極２５とゲート端子１０２の表面導体パターンとの間は、ボンディングワイヤ１１０で接合される。更にスイッチ素子２１のソース電極２６とソースセンス端子１０１との間は、ボンディングワイヤ１１０で接合される。スイッチ素子２１のソース電極２６とソース端子１０４との間は、４本のボンディングワイヤ１１０で接合される。
【００３９】
図１１は、第２の実施形態のパワー半導体モジュール１Ａの実装構成図の一例を示す斜視図である。
ここでは、パワー半導体モジュール１Ａのうち、スイッチ素子１１Ａ，２１Ａが実装された絶縁基板１００にかかる部分の実装構成を示している。熱電変換素子１２Ａは、スイッチ素子１１Ａのゲート電極１５上に戴置されて実装される。熱電変換素子１２Ａとゲート端子１０２の表面導体パターンとの間は、ボンディングワイヤ１１０で接合される。更にスイッチ素子１１Ａのドレイン電極１８とソースセンス端子１０１との間は、ボンディングワイヤ１１０で接合される。
【００４０】
同様に熱電変換素子２２Ａは、スイッチ素子２１Ａのゲート電極２５上に戴置されて実装される。熱電変換素子２２Ａとゲート端子１０２の表面導体パターンの間は、ボンディングワイヤ１１０で接合される。更にスイッチ素子２１Ａのドレイン電極２８とソースセンス端子１０１との間は、ボンディングワイヤ１１０で接合される。
第２の実施形態によれば、実装する熱電変換素子が外付けとなるため、そのパラメータを細かく設計することができ、より確実な温度ばらつき緩和の効果がある。
【００４１】
なお第２の実施形態においても、第１の実施形態と同様に、パワー半導体モジュール１内に実装するゲート抵抗は、ゲート電極１５を構成する表面導体パターン上またはスイッチ素子１１Ａ，２１Ａのゲート電極１５上への実装、あるいはスイッチ素子１１Ａ，２１Ａのゲート電極１５内への形成、あるいはその組み合せいずれの形態であってもよい。また、スイッチ素子と並列にダイオード素子を搭載する形態であってもよい。
【００４２】
図１２は、第３の実施形態のパワー半導体モジュール１Ｂの実装構成図の一例を示す。
ここでは、パワー半導体モジュール１Ｂのうち、スイッチ素子１１Ｂ，２１Ｂが実装された絶縁基板１００にかかる部分の実装構成を示している。
熱電変換素子１２Ｂは、ゲート端子１０２の表面導体パターン上に実装される。スイッチ素子１１Ｂのゲート電極１５と熱電変換素子１２Ｂとの間は、ボンディングワイヤ１１０で接合される。同様に熱電変換素子２２Ｂは、ゲート端子１０２の表面導体パターン上に実装される。スイッチ素子２１Ｂのゲート電極１５と熱電変換素子２２Ｂとの間は、ボンディングワイヤ１１０で接合される。
その際、スイッチ素子１１Ｂと熱電変換素子１２Ｂとの間の距離は、スイッチ素子１１Ｂと熱電変換素子２２Ｂとの間の距離より近接している。かつ、スイッチ素子２１Ｂと熱電変換素子２２Ｂとの間の距離は、スイッチ素子２１Ｂと熱電変換素子１２Ｂとの間の距離より近接している。これにより、各熱電変換素子１２Ｂ，２２Ｂは、それぞれに接続されたスイッチ素子１１Ｂ，２１Ｂの発熱に応じた熱勾配を受けることができる。
【００４３】
第３の実施形態によれば、スイッチ素子のゲート電極のサイズによらず必要な定格の熱電変換素子を実装することができ、小口径半導体チップのようにゲート電極の非常に小さいスイッチ素子を多並列実装する場合においても、素子特性ばらつき等に起因する温度ばらつきを緩和できるので、パワー半導体モジュールの歩留り向上の効果がある。
【００４４】
なお本実施形態においても、第１、第２の実施形態と同様に、パワー半導体モジュール１内に実装するゲート抵抗は、ゲートの表面導体パターン上またはスイッチ素子１１，２１のゲート電極１５，２５上への実装、あるいはスイッチ素子１１，２１のゲート電極１５，２５内への形成、あるいはその組み合せいずれの形態であってもよい。また、パワー半導体モジュール１Ｂは、スイッチ素子と並列にダイオード素子を搭載する形態であってもよい。
【００４５】
本発明による効果を、以下に示す。
（１）  パワー半導体モジュール内に多並列接続されたスイッチ素子の駆動において、温度上昇したスイッチ素子のターンオンを遅く、ターンオフを速くしている。これによりスイッチ素子間の電流ばらつき、すなわちターンオン・ターンオフ時のスイッチング損失のばらつきを低減し、素子間の温度ばらつきを緩和でき、パワー半導体モジュールの高信頼化・長寿命化に寄与することができる。
（２）  スイッチ素子の特性ばらつきの許容値を拡大でき、パワー半導体モジュールの歩留まり向上に寄与する。
【００４６】
（３）  スイッチ素子毎にゲート電圧を自律的に調整することにより、冷却／駆動に必要な新たな外部制御装置を設けることなく、温度上昇したスイッチ素子の温度を低減でき、パワー半導体モジュールおよびそれを使用した電力変換器のサイズを変更することなく上記の効果を得ることができる。
【００４７】
（変形例）
本発明は上記した各実施形態に限定されるものではなく、様々な変形例が含まれる。例えば上記した実施形態は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
【００４８】
各実施形態に於いて、制御線や情報線は、説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には、殆ど全ての構成が相互に接続されていると考えてもよい。
本発明の変形例として、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ）  各スイッチ素子における発熱を熱電変換素子にて良好に検知するために、この熱電変換素子の上面に排熱手段を設けてもよい。排熱手段とは、例えば排熱用の銅製パイプや、排熱フィンなどである。
（ｂ）  各スイッチ素子における発熱を熱電変換素子にて良好に検知するため、この熱電変換素子の上面に冷却手段を設けてもよい。冷却手段とは、例えば冷媒を用いた冷凍サイクルや、ペルチェ素子などである。
（ｃ）  上記実施形態のボンディングワイヤ１１０は、ワイヤボンドだけでなく、リボンボンドやフリップチップ実装によってもよい。
【符号の説明】
【００４９】
１，１Ａ，１Ｂ  パワー半導体モジュール
１１，１１Ａ，１１Ｂ  スイッチ素子
１２  熱電変換素子
１２Ａ，１２Ｂ  熱電変換素子
１３  ゲート内部配線
１４  酸化膜
１５  ゲート電極
１６  ソース電極
１７  半導体基板
１８  ドレイン電極
２１，２１Ａ，２１Ｂ  スイッチ素子
２２，２２Ａ，２２Ｂ  熱電変換素子
２３  ゲート内部配線
２４  酸化膜
２５  ゲート電極
２６  ソース電極
２７  半導体基板
２８  ドレイン電極
３０，３１  ゲート駆動部
４０，４１  ゲート駆動電源
１００  絶縁基板
１１０  ボンディングワイヤ
１０１  ソースセンス端子
１０２  ゲート端子
１０３  ドレイン端子
１０４  ソース端子
【図１】
0006608252.tif 000002
【図２】
0006608252.tif 000003
【図３】
0006608252.tif 000004
【図４】
0006608252.tif 000005
【図５】
0006608252.tif 000006
【図６】
0006608252.tif 000007
【図７】
0006608252.tif 000008
【図８】
0006608252.tif 000009
【図９】
0006608252.tif 000010
【図１０】
0006608252.tif 000011
【図１１】
0006608252.tif 000012
【図１２】
0006608252.tif 000013