(57)【特許請求の範囲】
【請求項１】
入力データに基づき、１パルスが所定数に分割されたＰＷＭ信号の波形パターンに変換したパターンデータをパラレル−シリアル変換してＰＷＭ信号を生成するＰＷＭ信号生成装置であって、
互いに位相が異なる同一周波数の複数のクロック信号を生成するクロック生成回路と、
ＰＷＭ信号のパルス幅を示す前記入力データをビットパターンに変換する変換回路と、
前記変換回路によって変換された前記ビットパターンを一時的に格納し、格納された前記ビットパターンに含まれる上位ビット側の複数のビットデータを前記複数のクロック信号のうちの１つのクロック信号に同期して出力するバッファ回路と、
前記ビットパターンから、前記クロック生成回路により生成された前記複数のクロック信号の各々のクロック信号に同期した複数のエンコード信号を生成するエンコード回路と、
前記エンコード回路から出力された複数のエンコード信号からＰＷＭ信号を生成するデコード回路と、
を備え、
前記エンコード回路は、前記複数のクロック信号のうちそれぞれ異なるクロック信号、及び前記複数のビットデータの一部が入力される複数のエンコーダを備え、
前記複数のエンコーダそれぞれには、前記バッファ回路から出力される前記複数のビットデータの一部がそれぞれ位相をずらして入力され、
前記複数のエンコーダは、入力されるビットデータに基づいて複数のエンコード信号を生成し、
前記デコード回路は、前記複数のエンコーダによって生成された複数のエンコード信号の排他的論理和を取ることによってＰＷＭ信号を生成することを特徴とするＰＷＭ信号生成装置。
【請求項２】
前記エンコード回路は、各クロック信号の立ち上りタイミング又は立ち下りタイミングに対応する前記ビットパターンのビット位置で、前記ビットパターンの値が変化している場合に、出力値を反転させることを特徴とする請求項１に記載のＰＷＭ信号生成装置。
【請求項３】
モーターと、
前記モーターの周期を検知するセンサーと、
請求項１又は２に記載のＰＷＭ信号生成装置と、
前記センサーの検知結果に基づき、前記ＰＷＭ信号生成装置から出力されるＰＷＭ信号のパルス幅を制御することにより前記モーターを制御する制御部と、
を備えることを特徴とするモーター制御装置。
【請求項４】
感光体にレーザー光を照射して潜像を形成する光走査装置であって、
前記レーザー光を出射する半導体レーザーと、
画像データに基づきＰＷＭ信号を出力する請求項１又は２に記載のＰＷＭ信号生成装置と、
前記ＰＷＭ信号生成装置から出力されたＰＷＭ信号に応じて前記レーザー光の光量を制御する制御手段と、
を備えることを特徴とする光走査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ信号生成装置、モーター制御装置及び光走査装置に関する。例えば、電子写真を利用して感光体に帯電、露光、現像を行い、画像を形成するためのレーザープリンタ、デジタル複写機等に利用される画像形成装置に搭載されるＰＷＭ信号生成装置、モーター制御装置及び光走査装置に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置は、光ビームを照射する光走査装置を備え、画像データに応じた光ビームを一様に帯電された感光体の表面に照射して、感光体上に潜像を形成している。光走査装置は、光ビームの走査線上の所定の位置に設置されたセンサーを有しており、センサーによって光ビームを検知した結果に基づき、画像データに応じた光ビームの照射のタイミングを検知している。画像形成装置は、センサーの検知結果に基づくタイミングを基準として画像データに応じて光源を駆動するためのＰＷＭ信号を生成し、光走査装置を制御することで感光体上に潜像を形成している。画像形成を行う際には、レーザーの駆動分解能が画像解像度を決定している。画像解像度をあげるために、パラレル−シリアル変換回路を用いた構成が提案されている（例えば、特許文献１参照）。また、ＰＷＭ信号を用いた制御は、モーターの回転速度の制御等にも用いられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１３７０３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のＰＷＭ信号の生成方法では、ＰＷＭ信号のパターンデータをパラレル−シリアル変換回路によって生成する。パラレル−シリアル変換回路は、半導体内部のフリップフロップ回路（以下、Ｆ／Ｆという）のシフト動作を利用しているため、動作周波数を比較的高くすることが容易である。より分解能の高いＰＷＭ信号を生成するためには、Ｆ／Ｆの動作速度を上げる必要があるが、Ｆ／Ｆの動作速度も上限に近付きつつあり、更なる高分解能化が難しくなってきている。
【０００５】
本発明は、このような状況のもとでなされたもので、高い分解能でＰＷＭ信号のパルス幅を制御することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、本発明は、以下の構成を備える。
【０００７】
（１）入力データに基づき、１パルスが所定数に分割されたＰＷＭ信号の波形パターンに変換したパターンデータをパラレル−シリアル変換してＰＷＭ信号を生成するＰＷＭ信号生成装置であって、互いに位相が異なる同一周波数の複数のクロック信号を生成するクロック生成回路と、ＰＷＭ信号のパルス幅を示す前記入力データをビットパターンに変換する変換回路と、前記変換回路によって変換された前記ビットパターンを一時的に格納し、格納された前記ビットパターンに含まれる上位ビット側の複数のビットデータを前記複数のクロック信号のうちの１つのクロック信号に同期して出力するバッファ回路と、前記ビットパターンから、前記クロック生成回路により生成された前記複数のクロック信号の各々のクロック信号に同期した複数のエンコード信号を生成するエンコード回路と、前記エンコード回路から出力された複数のエンコード信号からＰＷＭ信号を生成するデコード回路と、を備え、前記エンコード回路は、前記複数のクロック信号のうちそれぞれ異なるクロック信号、及び前記複数のビットデータの一部が入力される複数のエンコーダを備え、前記複数のエンコーダそれぞれには、前記バッファ回路から出力される前記複数のビットデータの一部がそれぞれ位相をずらして入力され、前記複数のエンコーダは、入力されるビットデータに基づいて複数のエンコード信号を生成し、前記デコード回路は、前記複数のエンコーダによって生成された複数のエンコード信号の排他的論理和を取ることによってＰＷＭ信号を生成することを特徴とするＰＷＭ信号生成装置。
（２）モーターと、前記モーターの周期を検知するセンサーと、前記（１）に記載のＰＷＭ信号生成装置と、前記センサーの検知結果に基づき、前記ＰＷＭ信号生成装置から出力されるＰＷＭ信号のパルス幅を制御することにより前記モーターを制御する制御部と、を備えることを特徴とするモーター制御装置。
（３）感光体にレーザー光を照射して潜像を形成する光走査装置であって、前記レーザー光を出射する半導体レーザーと、画像データに基づきＰＷＭ信号を出力する前記（１）に記載のＰＷＭ信号生成装置と、前記ＰＷＭ信号生成装置から出力されたＰＷＭ信号に応じて前記レーザー光の光量を制御する制御手段と、を備えることを特徴とする光走査装置。
【発明の効果】
【００１０】
本発明によれば、高い分解能でＰＷＭ信号のパルス幅を制御することができる。
【図面の簡単な説明】
【００１１】
【図１】実施例１、２のＰＷＭ信号生成装置の構成図
【図２】実施例１、２の多相クロック生成部で生成されるクロックの波形を示す図、パルス幅のデータ値とＰＷＭ信号のパターンデータの変換を説明する図
【図３】実施例１、２のＦＩＦＯでの処理を説明する図
【図４】実施例１、２のエンコーダーの構成を説明する図、エンコード０での処理を説明する図
【図５】実施例１、２のエンコーダーから出力される信号を説明する図、デコードの構成を説明する図
【図６】実施例１、２のデコードの入出力の信号を示す図、ＰＷＭ信号生成装置をモーターの制御に適用したときの図
【図７】実施例２の画像形成装置の構成を説明する図
【図８】実施例２のＰＷＭ信号生成装置を半導体レーザーの制御に適用したときの図、ＰＷＭ信号生成装置を示す図
【図９】実施例２の階調とＰＷＭ信号とパターンデータの変換を説明する図、ビットパターンデータを示す図
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。
【実施例１】
【００１３】
［ＰＷＭ信号生成装置］
（多相クロック生成部）
図１は、実施例１のＰＷＭ信号生成装置であるＰＷＭ生成部２０２の構成を示す図である。クロック信号を生成するクロック生成回路である多相クロック生成部１００は、互いに位相が異なるクロックを８つ生成する。多相クロック生成部１００は、入力されているクロックを基準のクロックとして、周波数と位相をロックする。多相クロック生成部１００に入力されているクロックの周波数は、２５０ＭＨｚである。図２（ａ）に、多相クロック生成部１００に入力されているクロックの波形と、多相クロック生成部１００により生成される８つのクロックの波形を示す。図２（ａ）において、（ｉ）は多相クロック生成部１００に入力されているクロック（入力クロック）を示し、（ｉｉ）は多相クロック生成部１００により生成される８つのクロックｃｌｋ０〜ｃｌｋ７を示す。図２（ａ）の（ｉ）のクロックと（ｉｉ）のｃｌｋ７は、位相と周波数が一致したクロックとなっている。図２（ａ）（ｉ）のクロックは、上述したように周波数２５０ＭＨｚ（周期は４ナノ秒（ｎｓ））のクロックである。図２（ａ）の（ｉｉ）のｃｌｋ０は、ｃｌｋ７から位相が周期の１／８位相（５００ピコ秒（ｐｓ））遅れたクロックとなっている。同様に、多相クロック生成部１００は、ｃｌｋ１、ｃｌｋ２、ｃｌｋ３、ｃｌｋ４、ｃｌｋ５、ｃｌｋ６と１／８位相ずつ遅れたクロックを生成する。多相クロック生成部１００は、入力クロックと周波数が同じであるが、位相が異なる複数（８つ）のクロックを生成する。
【００１４】
（ＰＷＭパターン変換部）
図１の説明に戻る。ＰＷＭパターン変換部１０２には、パルスデータである入力データ１０１が入力される。ここで、パルスデータは、パルスのオン幅（以下、単にパルス幅という）のデータとパルスの周期のデータを含み、図２（ａ）の（ｉｉ）のｃｌｋ７の同期信号である。ＰＷＭパターン変換部１０２は、入力されたパルスデータをＰＷＭ信号の波形パターンであるパターンデータに変換する。図２（ｂ）に、パルス幅のデータ値とＰＷＭ信号のパターンデータ（ビットパターン）の変換テーブルを説明する図の一例を示す。変換テーブルは、入力データ１０１に基づくデータ値３０１とパターンデータ３０２との対応関係を示している。データ値３０１は４ビットのビットデータである。パターンデータ３０２は４６ビットのビットデータを含むビットパターンである。図２（ｂ）に示すように、図２（ｂ）に示す変換テーブルは４ビットの多値のデータを４６ビットの２値のパターンデータに変換するためのテーブルである。パターンデータは、例えば、図２（ｂ）の白色のセルでは「０」、黒色のセルでは「１」を示している。ＰＷＭパターン変換部１０２は、例えば、入力された入力データ１０１のパルス幅のデータ値３０１が「１５」の場合、図２（ｂ）の「１５」の行のようなパターンデータ３０２に変換する。ＰＷＭパターン変換部１０２は、入力データ１０１のパルス幅のデータ値３０１に対応したパターンデータ３０２をＦＩＦＯ１０３に出力する。
【００１５】
（ＦＩＦＯ）
図３は、ＦＩＦＯ１０３の動作を説明する図である。ＦＩＦＯ１０３には、ＰＷＭパターン変換部１０２からパターンデータ４０１が入力される。ＦＩＦＯ１０３のＦＩＦＯバッファ４０２は、容量が９６ビットで入力ビット幅をパターンデータ３０２のデータ長に合わせることが可能である。本実施例では、図２（ｂ）で説明したように、パルス周期を４６としており、ＦＩＦＯバッファ４０２の入力ビット幅は、パターンデータ３０２に合わせて４６ビットとなっている。
【００１６】
ＦＩＦＯ１０３は、ＦＩＦＯバッファ４０２を用いて８ビットずつシフト動作を行う。ＦＩＦＯ１０３がシフト動作を行うときの動作クロックは、図２（ａ）（ｉｉ）に示すｃｌｋ７に同期している。また、ＦＩＦＯ１０３は、エンコード１０５に最終８ビットのパターンデータ４０３を出力する。そして、ＦＩＦＯ１０３では、８ビットずつのシフト動作と８ビットのパターンデータ４０３の出力とが繰り返され、ＦＩＦＯバッファ４０２の空白領域が４６ビット以上になったときに、ＰＷＭパターン変換部１０２から次のパターンデータ４０１が入力される。
【００１７】
（エンコード）
エンコード回路であるエンコード１０５は、多相クロック生成部１００で生成された８個のクロック（ｃｌｋ０〜ｃｌｋ７）のそれぞれを動作クロックとするエンコード０〜７で構成される。図４（ａ）にエンコード０の詳細を示す。エンコード０は、フリップフロップ回路（以下、Ｆ／Ｆとする）５０１、排他的論理和回路（以下、ＸＯＲ回路とする）５０２、セレクタ５０３、論理積回路（以下、ＡＮＤ回路とする）５０４を備えている。Ｆ／Ｆ５０１には、多相クロック生成部１００からクロックｃｌｋ０が入力されており、ＦＩＦＯ１０３から８ビットのパターンデータ４０３の一部である２ビット分のデータが入力されている。具体的には、エンコード０には、ＦＩＦＯ１０３から入力されるＦＩＦＯバッファ４０２の８ビットのパターンデータ４０３のうち、ビット０（［０］）とビット１（［１］）のデータが入力されている。ＦＩＦＯ１０３から入力されたビット０、ビット１のデータは、ＸＯＲ回路５０２に入力され、ＸＯＲ回路５０２はパターンデータ４０３のエッジを検知する。
【００１８】
図４（ｂ）に、ＦＩＦＯ１０３からエンコード１０５に入力された８ビットのパターンデータ（以下、８ビットパターンという）の例を示す。エンコード１０５のエンコード０には、ＦＩＦＯバッファ４０２から出力された８ビットのパターンデータ４０３がｃｌｋ０に同期して入力される。図４（ｂ）の８ビットパターン６０１は、４クロック分の８ビットパターンの一例を示している。また、図４（ｂ）のディレイパターン６０２は、８ビットパターン６０１が１クロック分遅延された信号である。エンコード０には、ディレイパターン６０２のデータのビット０、ビット１（図４（ｂ）中、「※１」と記した部分）が入力される。ＸＯＲ回路５０２でビット０とビット１の立ち上りエッジ又は立ち下りエッジを検知する。ここで、ＸＯＲ回路５０２に異なるデータが入力された場合にＸＯＲ回路５０２は１を出力し、この場合、ＸＯＲ回路５０２は、ディレイパターン６０２の立ち上り又は立ち下りエッジを検知したこととなる。
【００１９】
ＸＯＲ回路５０２は、ディレイパターン６０２のビット０とビット１の立ち上りエッジ又は立ち下りエッジの検知結果を、エンコード信号としてセレクタ５０３に出力している。ＸＯＲ回路５０２の検知結果が１の場合、セレクタ５０３は、Ｆ／Ｆ５０１の出力値が反転されるようにし、一方、ＸＯＲ回路５０２の検知結果が０の場合、Ｆ／Ｆ５０１の出力値が維持されるようにする。また、セレクタ５０３は、ＡＮＤ回路５０４を介してＦ／Ｆ５０１に接続されている。ＡＮＤ回路５０４には、セレクタ５０３の出力と、後述するｃｌｒ信号が入力されている。ＡＮＤ回路５０４の出力はＦ／Ｆ５０１に接続されており、ｃｌｒ信号によってＦ／Ｆ５０１の初期値が０になるように構成されている。ｃｌｒ信号は、予めＦ／Ｆ５０１の出力値を０にするための信号であり、基本的には装置が起動されるときの１回だけ０にされるようにする構成でもよい。図４（ｂ）に示すディレイパターン６０２の場合、エンコード０は４クロックの間「０」の出力だけとなる。
【００２０】
エンコード１はｃｌｋ１を動作クロックとして、ＸＯＲ回路５０２によりディレイパターン６０２のビット２（［２］）とビット１（［１］）の排他的論理和を求め、エンコード１の出力値を決めている。以下、エンコード２はｃｌｋ２に同期してディレイパターン６０２のビット３（［３］）とビット２（［２］）に基づき、エンコード２の出力値を決めている。エンコード３はｃｌｋ３に同期してディレイパターン６０２のビット４（［４］）とビット３（［３］）に基づき、エンコード３の出力値を決めている。エンコード４はｃｌｋ４に同期してディレイパターン６０２のビット５（［５］）とビット４（［４］）に基づき、エンコード４の出力値を決めている。エンコード５はｃｌｋ５に同期してディレイパターン６０２のビット６（［６］）とビット５（［５］）に基づき、エンコード５の出力値を決めている。エンコード６はｃｌｋ６に同期してディレイパターン６０２のビット７（［７］）とビット６（［６］）に基づき、エンコード６の出力値を決めている。エンコード７はｃｌｋ７に同期して８ビットパターン６０１のビット０（［０］）とディレイパターン６０２のビット７（［７］）からエンコード７の出力値を決めている。
【００２１】
図５（ａ）にパターンデータ７０１とエンコード１０５の出力の関係を示す。ビット０〜７が繰り返されているパターンデータ７０１は、８ビットパターン６０１を連結してＰＷＭ信号を出力してイメージにしたときのビット位置を示す。タイミングｔ７０２で、パターンデータ７０１は立ち上がっている。このとき、エンコード４が、ビット５（［５］）、ビット４（［４］）の排他的論理和からエンコード４の出力７０３を１としている。また、タイミングｔ７０４で、パターンデータ７０１は立ち下がっている。このとき、エンコード５が、ビット６（［６］）、ビット５（［５］）の排他的論理和からエンコード５の出力７０５を１としている。
【００２２】
（デコード）
デコード回路であるデコード１０６には、エンコード１０５の出力が入力されている。デコード１０６は、エンコード０〜７の出力値の排他的論理和を求めて、ＰＷＭ信号１０７を出力する。図５（ｂ）に、デコード１０６の回路例を示す。デコード１０６は、ＸＯＲ回路８０１ａ〜８０１ｄ、８０２ａ、８０２ｂ、８０３から構成されている。ＸＯＲ回路８０１ａには、エンコード０とエンコード１の出力が入力されている。ＸＯＲ回路８０１ｂには、エンコード２とエンコード３の出力が入力されている。ＸＯＲ回路８０１ｃには、エンコード４とエンコード５の出力が入力されている。ＸＯＲ回路８０１ｄには、エンコード６とエンコード７の出力が入力されている。また、ＸＯＲ回路８０２ａには、ＸＯＲ回路８０１ａとＸＯＲ回路８０１ｂの出力が入力されている。ＸＯＲ回路８０２ｂには、ＸＯＲ回路８０１ｃとＸＯＲ回路８０１ｄの出力が入力されている。ＸＯＲ回路８０３には、ＸＯＲ回路８０２ａとＸＯＲ回路８０２ｂの出力が入力されている。ＸＯＲ回路８０３は、ＰＷＭ信号８０４を生成し、出力する。エンコード０〜７のいずれかの値が変化したとき、ＰＷＭ信号８０４も変化することになる。ここで、図５（ａ）に示したパターンデータ７０１のエンコード０〜７の出力を図６（ａ）の（ｉ）に示し、（ｉｉ）にはデコード１０６の出力であるＰＷＭ信号を示す。図５（ａ）のようなパターンデータ７０１の場合、図６（ａ）（ｉｉ）に示すようなＰＷＭ信号が生成される。このとき、エンコード０〜エンコード７から信号が入力されてからＸＯＲ回路８０３からＰＷＭ信号８０４が出力されるまでの回路遅延を合わせている。
【００２３】
［モーターの制御への適用例］
図６（ｂ）に本実施例のＰＷＭ信号生成装置を適用したモーター制御の構成を示す。制御部１００１は、所定のパルス幅の初期値を、本実施例のＰＷＭ信号生成装置であるＰＷＭ生成部１００２に設定する。ＰＷＭ生成部１００２は、上述した動作によってＰＷＭ信号を出力する。ＰＷＭ生成部１００２により生成されたＰＷＭ信号は、抵抗１００３とコンデンサー１００４で平滑化されてＰＷＭ信号のパルス幅に応じた電圧に変換される。このとき、抵抗１００３とコンデンサー１００４はローパスフィルターとして機能し、ＰＷＭ信号の周波数を遮断し、簡易的なアナログ変換器として機能する。
【００２４】
トランジスタ１００５のベース端子には、ＰＷＭ信号のパルス幅に応じた電圧が供給される。トランジスタ１００５のコレクタ端子はＤＣモーター１００６に接続され、エミッタ端子は接地されている。トランジスタ１００５はベース電圧に応じてコレクタ端子とエミッタ端子間に流れる電流を制御することで、ＤＣモーター１００６を制御する。ＤＣモーター１００６は、軸上にエンコーダー１００７が取り付けられている。エンコーダーセンサー１００８は、エンコーダー１００７からのエンコーダーパルスを検知し、センサー入力部１００９に出力する。センサー入力部１００９は、エンコーダーセンサー１００８から入力されたエンコーダーパルスの周期を検知し、エンコーダーパルスの周期を制御部１００１に出力する。制御部１００１は、入力されたエンコーダーパルスの周期に基づいて、ＤＣモーター１００６の回転速度を算出する。
【００２５】
制御部１００１は、算出したＤＣモーター１００６の回転速度が所定の速度になっていないと判断した場合、ＰＷＭ生成部１００２に設定するＰＷＭ信号のパルス幅の値を大きくする。一方、制御部１００１は、算出したＤＣモーター１００６の回転速度が所定の速度より大きいと判断した場合、ＰＷＭ生成部１００２に設定するＰＷＭ信号のパルス幅の値を小さくする。このように、制御部１００１は、ＤＣモーター１００６を制御する。
【００２６】
図６（ｂ）には示していないが、ＤＣモーター１００６にはエンコーダー１００７以外にもギアや、ローラー、タイヤ、アームなどの駆動対象物が接続される。ＤＣモーター１００６は、負荷変動等に起因して動作中の回転速度が変動する。本実施例では、ＤＣモーター１００６の回転速度の変動を低減させるため、エンコーダーパルスの周期に基づいてＰＷＭ信号のパルス幅を制御するフィードバック制御を行っている。このとき、制御条件として素早く動作しなければならない場合や、より高精度の速度制御を行わなければならない場合に、トランジスタ１００５のベース電圧の制御を、より高精度により高速に行う必要がある。そして、トランジスタ１００５のベース電圧の制御をより高速に制御するためには、ＰＷＭ生成部１００２により生成されるＰＷＭ信号の周期を短くし、より高精度に制御するためには、ＰＷＭ信号の出力分解能を上げることになる。いずれの場合も、ＰＷＭ生成部１００２により生成されるＰＷＭ信号を、より高速度でオンオフする回路が要求されることになる。このような場合でも、上述した本実施例のＰＷＭ信号生成装置が利用可能となる。
【００２７】
以上、本実施例によれば、高い分解能でＰＷＭ信号のパルス幅を制御することができる。
【実施例２】
【００２８】
［画像形成装置］
（原稿搬送部）
図７は、実施例２のデジタル複合機の本体（以下、単に本体ともいう）の構成を示す図である。原稿搬送部１３０は以下のように構成されている。原稿置き台１３１にセットされた原稿は、給紙ローラー１３２によって１枚ずつ原稿読取位置まで搬送される。原稿読取位置は、原稿の読み取り動作が原稿読取部１２０によって行われる所定の位置をいう。原稿は、モーター１３６によって駆動される原稿搬送ベルト１３７によって原稿読取位置まで搬送される。原稿の読取動作後は、フラッパー１３５によって搬送経路が変更され、モーター１３６を逆回転させることで原稿が排出トレイ１３８に排出される。
【００２９】
（画像読取部）
原稿読取部１２０は以下のように構成されている。露光ランプ１２２は、蛍光灯、ハロゲンランプ等からなり、その長手方向に対して直交する方向に移動しながら、原稿載置ガラス（原稿台）１２６上の原稿を照射する。露光ランプ１２２の照射によって原稿からの反射された散乱光は、第１ミラー台１２１、第２ミラー台１２３によって反射され、レンズ１２４に到達する。このとき、第１ミラー台１２１の移動に対して、第２ミラー台１２３は、第１ミラー台の１／２の速度で移動し、照射した原稿面から、レンズ１２４までの距離は常に一定に保たれる。第１ミラー台１２１、第２ミラー台１２３はモーター１２５により駆動されて移動する。原稿上の像は、第１ミラー台１２１、第２ミラー台１２３、レンズ１２４を介して、数千個の受光素子がライン状に配列されたＣＣＤラインセンサー１２７の受光部上に結像し、ＣＣＤラインセンサー１２７によって逐次、ライン単位で光電変換が行われる。ＣＣＤラインセンサー１２７によって光電変換された信号は、信号処理部１２８によって処理され、出力される。
【００３０】
（画像形成部）
画像形成部１１００は以下のように構成されている。露光制御部は、信号処理部から出力された画像信号に基づいて、画像処理部１１３によって電子写真の特性に応じた処理を行う。露光制御部は、レーザー光を出射する半導体レーザー１１０１を駆動し、定速で回転している感光体である感光ドラム１１０７の表面に光ビームを照射する。このとき、ドラム状の感光ドラム１１０７の回転軸方向と平行にモーター１１０３で回転している回転多面鏡１１０２を用いて光ビームを走査する。なお、感光ドラム１１０７は、光ビームを照射する前に、不図示の前露光ランプにより感光ドラム１１０７上に残留している電荷が除電され、不図示の帯電器によって感光ドラム１１０７の表面が均一に帯電されている。従って、感光ドラム１１０７は回転しながら光ビームを照射されることにより、感光ドラム１１０７表面に潜像が形成される。そして、現像器１１０４は、感光ドラム１１０７表面に形成された潜像を所定の色の現像剤（トナー）で現像することにより可視化する。
【００３１】
後述する転写紙を収納している給紙段１４０、１５０、１６０、１７０、１８０から搬送された転写紙は、レジストレーションローラー１１０６まで搬送される。レジストレーションローラー１１０６は、センサー１１０５を用いて転写紙の到達を検知し、感光ドラム１１０７に形成された画像の先端と、転写紙の先端のタイミングを合わせて転写位置に転写紙を給紙する。転写帯電器１１０８は、感光ドラム１１０７上の現像されたトナー像を、給送された転写紙に転写する。感光ドラム１１０７は、不図示のクリーナーにより、転写後に表面に残ったトナーを除去される。トナー像が転写された転写紙は、感光ドラム１１０７の曲率が大きいため、感光ドラム１１０７から分離しやすいが、さらに、不図示の除電針に電圧をかけることで、感光ドラム１１０７と転写紙の間の吸着力を弱め、分離を行いやすくしている。
【００３２】
分離された転写紙は、定着部１１０９に送られトナーが定着される。定着部１１０９は、セラミック・ヒーター１１０、フィルム１１１、及び２つのローラーで構成されている。セラミック・ヒーター１１０の熱は、薄いフィルム１１１を介して効率よく転写材Ｐ上のトナーに伝導される。方向フラッパー１１２は、定着後の転写紙の排出先を動作モードに応じてトレイ１１４と搬送ユニット１９０とに切り替える。搬送ユニット１９０は、転写紙を後述する後処理装置１０に搬送するためのユニットで、搬送ローラー１９１により転写紙を搬送している。
【００３３】
給紙段１４０、１５０、１６０、１７０は本体が備える給紙段であり、同じ機構で構成されている。給紙段１８０は、給紙段１４０、１５０、１６０、１７０より大量の転写紙を収納できるデッキ給紙段である。給紙段１４０、１５０、１６０、１７０はほぼ同等の構成であるため、給紙段１４０の構成を説明する。
【００３４】
転写紙を収納するカセット１４１の底面には、リフトアップモータ１４３によって上下する底板１４２が配置されている。底板１４２が上昇することで、カセット１４１に収納された転写紙は、所定の待機高さで待機することができる。所定の位置で待機している転写紙は、ピックアップローラー１４４を使って給送ローラー対１４５まで搬送される。給送ローラー対１４５は、転写紙を給送する方向と逆回転方向にトルクがかけられており、これにより転写紙の重送を防止しつつ転写紙を一枚ずつ搬送路へと送り出している。また、搬送ローラー１４６は、給紙段１４０より下方にある給紙段１５０、１６０、１７０のいずれかから搬送されてきた転写紙を、さらに上方に搬送するためのローラー対である。給紙段１５０、１６０、１７０は、それぞれ、カセット１５１、１６１、１７１、底板１５２、１６２、１７２、リフトアップモータ１５３、１６３、１７３、ピックアップローラー１５４、１６４、１７４、給送ローラー対１５５、１６５、１７５を備えている。給紙段１５０、１６０は、搬送ローラー１５６、１６６を備えている。
【００３５】
給紙段１８０は以下のように構成されている。給紙段１８０は、転写紙を収納する紙庫１８１を有し、紙庫１８１の底面にも転写紙を待機位置まで上昇させる底板１８２が配置されている。底板１８２はモーター１８３によって回転するベルトに接続されており、ベルトが移動することで底板１８２の上昇、下降が制御されている。待機位置にある転写紙は、ピックアップローラー１８５で給送ローラー対１８４まで搬送され、給送ローラー対１８４は、本体の給紙と同様に、転写紙の重送を防止しつつ転写紙を搬送路へと搬送している。
【００３６】
（後処理装置）
後処理装置１０は、以下のように構成されている。ローラー１１は、画像形成部１１００から搬送されてきた転写紙を後処理装置１０内部に受け取る。受け取られた転写紙の出力先としてトレイ１４が選択されている場合には、フラッパー１２にて搬送方向が切り替えられ、ローラー１３により転写紙がトレイ１４に排出される。トレイ１４は、通常処理中に割り込んで行う処理の排出先等、一時的に使用されるトレイである。
【００３７】
転写紙の通常の使用に用いられるトレイは、トレイ１８とトレイ１９である。トレイ１８、１９は、フラッパー１２により搬送路が下方に切り替えられた後、さらにフラッパー３３により搬送路がローラー１６の方へ切り替えられることで、選択される。フラッパー３３、３４により搬送路が垂直下方に切り替えられると、転写材はローラー１５により搬送方向が逆方向に変えられる。この場合、転写紙は反転して排紙される。トレイ１８、１９に転写材を排出するときには、ステイプラー１７を用いたステイプル処理が可能となっている。また、転写紙をトレイ１８とトレイ１９のいずれに出力するかは、シフトモータ２０を用いてトレイ自体を上下させることで行う。
【００３８】
トレイ２７は複数の転写紙を製本する際に使用される排出トレイである。転写紙はローラー１５からローラー２１へと搬送され、一次蓄積部２３に搬送される。一次蓄積部２３には、所定量の転写紙が蓄積される。一次蓄積部２３に所定の枚数の転写紙が蓄積された後、複数の転写材は、ステイプラー２４で製本処理が行われる。製本処理が終了すると、フラッパー２５の方向が変更されて、転写紙を蓄積するときとは逆方向にローラー２２が回転され、製本後の転写紙はローラー２６を経由してトレイ２７へと排出される。
【００３９】
［半導体レーザーの制御への適用例］
図８（ａ）に本実施例の画像処理部１１３と半導体レーザー１１０１を示す。画像処理部１１３で生成された画像データ１２０１は、解像度１２００ｄｐｉ（１画素が約２１μｍ）で、０〜１５の１６階調の濃度値を有している。画像データ１２０１は、実施例１で説明したＰＷＭ生成部２０２を本実施例に適用したＰＷＭ生成部１２０２で、入力された画像データ１２０１をＰＷＭ信号であるレーザー駆動信号に変換する。ＰＷＭ生成部１２０２は、生成したレーザー駆動信号をトランジスタ１２０３のベース端子に出力する。トランジスタ１２０３は、コレクタ端子に電流制限抵抗１２０４が接続され、エミッタ端子に半導体レーザー１１０１のアノード端子が接続されている。半導体レーザー１１０１は、カソード端子が接地されている。ＰＷＭ生成部１２０２によりトランジスタ１２０３が制御されることにより、半導体レーザー１１０１は、トランジスタ１２０３と、電流制限抵抗１２０４により駆動電流が制御され、その結果、発光光量の制御が行われる。
【００４０】
（ＰＷＭ生成部）
図８（ｂ）に、本実施例のＰＷＭ生成部１２０２の詳細を示す。なお、実施例１の図１で説明した構成と同じ構成には同じ符号を付し、説明を省略する。画像データ１２０１である入力データ１０１は、ＲＡＭ１３０２から読み出された画像データに対応するルックアップテーブル（ＬＵＴ）１３０１のテーブルデータによって変換され、ビットデータ挿抜部１３０３に出力される。このとき、ＬＵＴ１３０１に入力される入力データ１０１は、画素の階調を表す０〜１５の１６値のデータで、ＲＡＭ１３０２のアドレス信号は４ビットとなる。図９（ａ）に、ＲＡＭ１３０２の内部データを示す。テーブルデータ１４０１は、１画素を４４分割した例である。例えば、図９（ａ）に破線枠線で示す、画像データ１２０１が「５」のときのＰＷＭ信号のパターンデータ１４０２は、バイナリデータで４４ビットの次の値となる。
００００００００００００００００１１１１１１１１１１１１１０００００００００００００００
ＬＵＴ１３０１は、４４ビットのバイナリデータをビットデータ挿抜部１３０３に出力する。ＬＵＴ１３０１から出力されたＰＷＭ信号のパターンデータ１４０２は、ビットデータ挿抜部１３０３で、パターンデータ列のビットデータ数が変更される。
【００４１】
（ビットデータ挿抜部）
図９（ｂ）でビットデータ挿抜部１３０３の動作を説明する。ビットデータ挿抜部１３０３は、ＬＵＴ１３０１から入力されたパターンデータ１５０２に対し、所定の位置に１ビットのビットデータを挿抜することができる。１画素を所定数に分割した場合、分割画素の幅は１画素の幅を所定数で除したものとなり、本実施例では、１画素を４４分割の分割画素に分割しているため、分割画素の幅は１画素の１／４４ということになる。１ビットのビットデータは１分割画素に対応する。例えば、図９（ｂ）では、パターンデータ１５０２に対してビットデータ挿抜部１３０３が、所定の位置に分割画素を挿入し、その結果、パターンデータ１５０１には、分割画素１５０３が２箇所挿入されている。このため、パターンデータ１５０１は、分割画素１５０３が挿入される前のパターンデータ１５０２に比べて、パターンデータに含まれるビットデータ数が２つ多くなる。ビットデータ数が２つ多くなることによって１画素に対応するビットデータ数が多くなるため、データ上１画素が大きくなる。ビットデータ挿抜部１３０３は、１パルスを所定数に分割した場合、所定数分の１の単位でパターンデータ１５０２の長さを変更させることが可能である。
【００４２】
ビットデータ挿抜部１３０３が、分割画素の挿抜動作を主走査方向の位置に応じて適宜行うことにより、主走査方向の画像部分の倍率を補正することが可能となる。回転多面鏡１１０２を用いたレーザー走査系の光学歪によって発生する画像の歪を補正するためには、より高精度に倍率を補正することが必要となる。そのため、ビットデータ挿抜部１３０３により挿抜される分割画素の１分割画素の長さが小さいほど、より高精度な補正が可能となる。そのためには１画素の分割数をより多くすることが必要となる。
【００４３】
ビットデータ挿抜部１３０３により分割画素が挿抜され、倍率が変更されたパターンデータ１５０１は、ＦＩＦＯ１０３に出力される。ＦＩＦＯ１０３は、ＦＩＦＯバッファ４０２を用いて、入力されたパターンデータ１５０１に合わせた４４ビット±数ビットのデータ幅で、実施例１で説明した８ビットシフト動作や８ビットパターンの出力動作を行う。ＦＩＦＯ１０３は、８ビットパターンデータをエンコード１０５に出力する。なお、以降の処理は、実施例１と同様の処理を行うため、説明を省略する。
【００４４】
以上、本実施例によれば、高い分解能でＰＷＭ信号のパルス幅を制御することができる。
【符号の説明】
【００４５】
１００    多相クロック生成部
１０２    ＰＷＭパターン変換部
１０５    エンコード
１０６    デコード
【図１】
0006562758.tif 000002
【図２】
0006562758.tif 000003
【図３】
0006562758.tif 000004
【図４】
0006562758.tif 000005
【図５】
0006562758.tif 000006
【図６】
0006562758.tif 000007
【図７】
0006562758.tif 000008
【図８】
0006562758.tif 000009
【図９】
0006562758.tif 000010