(57)【特許請求の範囲】
【請求項１】
周波数応答要求（ステップ５２）に応じて音響マイクロ波フィルタを設計する方法において：
少なくとも一の共振エレメント（１１４）と少なくとも一のリアクタンス回路エレメント（１１６−１２０）を含む複数の回路エレメント（１１４−１２０）を具えるフィルタ回路構造（１００）を選択するステップ（ステップ５６）と；
前記周波数応答要求に基づいて回路応答関数を選択するステップ（ステップ６０）と；
初期フィルタ回路設計を作成するために、前記選択した回路応答関数に基づいて前記各回路エレメント（１１４−１２０）の値を選択するステップ（ステップ６２）と；
音響フィルタ回路設計を作成するために、前記少なくとも一の共振エレメント（１１４）と、前記初期フィルタ回路設計の前記少なくとも一のリアクタンス回路エレメント（１１６−１２０）を少なくとも一の音響共振器モデル（１２２）に変換するステップ（ステップ６４）と；
最終フィルタ回路設計を作成するために、コンピュータ化したフィルタオプティマイザを使用し、前記音響フィルタ回路設計を最適化するステップ（ステップ７０）と；
前記音響マイクロ波フィルタを構築するステップ（ステップ７２）とを具え、
前記音響マイクロ波フィルタの少なくともいくつかの回路エレメント値が、前記最終フィルタ回路設計の対応する回路エレメント値に合致することを特徴とする方法。
【請求項２】
請求項１に記載の方法において、前記周波数応答要求が、周波数依存型リターンロスと、挿入ロスと、阻止率と、直線性のうちの一またはそれ以上を具えることを特徴とする方法。
【請求項３】
請求項１に記載の方法において、前記周波数応答要求が、５００−３５００ＭＨｚの範囲の通過帯域を具えることを特徴とする方法。
【請求項４】
請求項１に記載の方法において、前記周波数応答要求が、通過帯域と阻止帯域を具えることを特徴とする方法。
【請求項５】
請求項１に記載の方法において、前記少なくとも一の共振エレメント（１１４）が、キャパシタ（ＣＲ１）とインダクタ（ＬＲ１）からなる並列Ｌ−Ｃ共振器組合せを具えることを特徴とする方法。
【請求項６】
請求項１に記載の方法において、前記少なくとも一のリアクタンス回路エレメント（１１６）が、キャパシタ（Ｃ１１）を具えることを特徴とする方法。
【請求項７】
請求項１に記載の方法において、前記フィルタ回路構造（１００）が、インライン非共振ノード回路構造であることを特徴とする方法。
【請求項８】
請求項１に記載の方法において、前記回路応答関数が、伝送ゼロ点を規定する分子多項式と、反射ゼロ点を規定する分母多項式の比の値にスケールファクタを乗じた形であることを特徴とする方法。
【請求項９】
請求項８に記載の方法において、伝送ゼロ点の総数が、反射ゼロ点の総数に等しいかこれより大きいことを特徴とする方法。
【請求項１０】
請求項１に記載の方法において、前記少なくとも一の音響共振器モデル（１２２）が、それぞれ少なくとも一のＢｕｔｔｅｒｗｏｒｔｈ−Ｖａｎ  Ｄｙｋｅ（ＢＶＤ）モデルであることを特徴とする方法。
【請求項１１】
請求項１０に記載の方法において、前記少なくとも一の共振エレメント（１１４）の一つが、内部シャント並列Ｌ−Ｃ共振器組合せ（ＣＲ１，ＬＲ１）を具え、前記少なくとも一のリアクタンス回路エレメント（１１６）の一つが、前記内部シャント並列Ｌ−Ｃ共振器組合せ（ＣＲ１，ＬＲ１）と直列に接続した内部シャントアドミッタンスインバータ（Ｊ１１）を具え、前記少なくとも一のリアクタンス回路エレメント（１１８）の別の一つが、前記内部シャント並列Ｌ−Ｃ共振器組合せ（ＣＲ１，ＬＲ１）と並列に接続した内部シャント非共振サスセプタンス（ＢＮ１）を具え、前記内部シャント並列Ｌ−Ｃ共振器組合せ（ＣＲ１，ＬＲ１）と、内部シャントアドミッタンスインバータ（Ｊ１１）と、内部シャント非共振サスセプタンス（ＢＮ１）とが、少なくとも一のＢＶＤモデル（１２２）の一つに変換されることを特徴とする方法。
【請求項１２】
請求項１１に記載の方法において、前記内部シャント並列Ｌ−Ｃ共振器組合せ（ＣＲ１，ＬＲ１）と前記内部シャントアドミッタンスインバータ（Ｊ１１）が、内部シャント直列Ｌ−Ｃ共振器組合せ（１３４）に変換され、前記内部シャント直列Ｌ−Ｃ共振器組合せ（１３４）と内部シャント非共振サスセプタンス（ＢＮ１）が、一のＢＶＤモデル（１２２）に変換されることを特徴とする方法。
【請求項１３】
請求項１１に記載の方法において、前記ＢＶＤモデル（１２２）が内部シャントＢＶＤモデルであることを特徴とする方法。
【請求項１４】
請求項１３に記載の方法において、前記少なくとも一のリアクタンス回路エレメント（１２０）が更に、前記内部シャント並列Ｌ−Ｃ共振器組合せ（ＣＲ１，ＬＲ１）と内部シャント非共振サスセプタンス（ＢＮ１）との間のノード（１）に接続された二つのインラインアドミッタンスインバータ（ＪＳ１，Ｊ１２）を具え、前記内部シャントＢＶＤモデル（１２２）と前記二つのインラインアドミッタンスインバータ（ＪＳ１，Ｊ１２）が、一のインラインＢＶＤモデル（１２２ａ）と当該インラインＢＶＤモデル（１２２ａ）と直列に接続されたリアクタンス（Ｘ１）に変形されることを特徴とする方法。
【請求項１５】
請求項１に記載の方法において、前記少なくとも一の共振エレメント（１１４）が、複数の共振エレメントを具え、前記少なくとも一のリアクタンス回路エレメント（１１６−１２０）が複数のリアクタンス回路エレメントを具え、前記少なくとも一の音響共振器モデルが複数の共振器モデル（１２２）を具えることを特徴とする方法。
【請求項１６】
請求項１５に記載の方法が更に、前記初期フィルタ回路設計を複数のサブセット回路設計（１３０ａ，１３０ｂ）に分割するステップを具え、当該サブセット回路設計（１３０ａ，１３０ｂ）の各々が、前記共振エレメント（１１４）の一つと前記複数のリアクタンス回路エレメント（１１６−１２０）のうちの一またはそれ以上を具え、各サブセット回路設計（１３０ａ，１３０ｂ）について、前記一の共振エレメント（１１４）と前記一またはそれ以上のリアクタンス回路エレメント（１１６−１２０）が、それぞれ前記音響共振器モデル（１２２）の一つに変換されることを特徴とする方法。
【請求項１７】
請求項１に記載の方法が更に、表面音響波（ＳＡＷ）共振器と、バルク音響波（ＢＡＷ）共振器と、フィルムバルク音響共振器（ＦＢＡＲ）と、マイクロ電気機械システム（ＭＥＭＳ）共振器から前記少なくとも一の共振エレメントのタイプを選択するステップ（ステップ５４）を具えることを特徴とする方法。
【請求項１８】
請求項１に記載の方法が更に：
前記周波数応答要求を正規化した設計スペースにマッピングするステップであって、前記回路エレメント値が、このマッピングした周波数応答要求に基づいて決定した正規化した値である、マッピングするステップ（ステップ５８）と；
前記音響フィルタ回路設計の前記正規化した回路エレメント値から実際の回路を作るステップ（ステップ６６）と；
を具えることを特徴とする方法。
【請求項１９】
請求項１に記載の方法において、前記少なくとも一の共振エレメント（１１４）が、複数の共振エレメントであることを特徴とする方法。
【請求項２０】
請求項１９に記載の方法において、予め最適化したフィルタ回路設計の前記複数の共振エレメント（１１４）が複数のフィルタソリューションを作成するために信号伝送路に沿って配置されている、オーダを変更するステップと；
前記フィルタソリューションのそれぞれについてパフォーマンスパラメータを計算するステップと；
このパフォーマンスパラメータを互いに比較するステップと；
前記計算したパフォーマンスパラメータの比較に基づいて、前記フィルタソリューションのうちの一つを前記フィルタ回路設計として選択するステップと；を具えることを特徴とする方法。
【請求項２１】
請求項１に記載の方法が更に、最終フィルタ回路設計を作成するために、フィルタ回路設計のエレメントを除去する最適化を行うステップ（ステップ７０）を具えることを特徴とする方法。
【請求項２２】
請求項１に記載の方法において、前記最終フィルタ回路設計が、複数の音響共振器（Ｒｅｓ１−Ｒｅｓ８）を具え、前記最終フィルタ回路設計の複数の音響共振器（Ｒｅｓ１−Ｒｅｓ８）の最小共振周波数と最大共振周波数との差が、前記複数の音響共振器（Ｒｅｓ１−Ｒｅｓ８）の中の単一共振器の最大周波数分離の少なくとも１倍であることを特徴とする方法。
【請求項２３】
請求項２２に記載の方法において、前記最終フィルタ回路設計における複数の共振器（Ｒｅｓ１−Ｒｅｓ８）の最小共振周波数と最大共振周波数間の差が、前記複数の共振器（Ｒｅｓ１−Ｒｅｓ８）の中の単一共振器の最大周波数分離の少なくとも２倍であることを特徴とする方法。
【請求項２４】
請求項２２に記載の方法において、前記最終フィルタ回路設計における複数の共振器（Ｒｅｓ１−Ｒｅｓ８）の最小共振周波数と最大共振周波数間の差が、前記複数の共振器（Ｒｅｓ１−Ｒｅｓ８）の中の単一共振器の最大周波数分離の少なくとも３倍であることを特徴とする方法。
【請求項２５】
請求項１に記載の方法において、フィルタ回路設計を最適化するステップが、前記最終フィルタ回路設計を作成するために、フィルタ回路設計をフィルタオプティマイザに入力するステップを具えることを特徴とする方法。
【請求項２６】
請求項１に記載の方法が更に、予め最適化したフィルタ回路設計を作成するために、前記音響フィルタ回路設計に寄生効果を加えるステップ（ステップ６８）を具え、前記最終フィルタ回路設計を作成するために、予め最適化した音響フィルタ回路設計がコンピュータ化したフィルタオプティマイザを使用して最適化されることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的にマイクロ波フィルタに関し、特に、音響波マイクロ波フィルタに関する。
【背景技術】
【０００２】
ロスが小さく、周波数選択性通信アプリケーション用電気信号は、１９１０年頃から電信電話技術用、特に、長距離ケーブルとワイヤレスリンクに載せた通信信号チャネルの多重化と逆多重化用に開発された。「イメージ」又は「イメージパラメータ」と呼ばれるフィルタの設計法は、Ｂｅｌｌ  Ｌａｂｏｒａｔｏｒｉｅｓ、とりわけ、Ｇｅｒｏｇｅ  Ａ．Ｃａｍｐｂｅｌｌ，“Ｐｈｙｓｉｃａｌ  Ｔｈｅｏｒｙ  ｏｆ  ｔｈｅ  Ｅｌｅｃｔｒｉｃ  Ｗａｖｅ  Ｆｉｌｔｅｒ”，Ｔｈｅ  Ｂｅｌｌ  Ｓｙｓｔｅｍ  Ｔｅｃｈｎｉｃａｌ  Ｊｏｕｒｎａｌ，Ｖｏｌｕｍｅ  Ｉ，Ｎｏ．２（Ｎｏｖｅｍｂｅｒ  １９２２）；Ｏｔｔｏ  Ｊ．Ｚｏｂｅｌ，“Ｔｈｅｏｒｙ  ａｎｄ  Ｄｅｓｉｇｎ  ｏｆ  Ｕｎｉｆｏｒｍ  ａｎｄ  Ｃｏｍｐｏｓｉｔｅ  Ｅｌｅｃｔｒｉｃ  Ｗａｖｅ−Ｆｉｌｔｅｒｓ”，Ｔｈｅ  Ｂｅｌｌ  Ｓｙｓｔｅｍ  Ｔｈｅｃｈｎｉｃａｌ  Ｊｏｕｒｎａｌ，Ｖｏｌｕｍｅ  ＩＩ，Ｎｏ．１（Ｊａｎｕａｒｙ  １９２３）によって開発された。これらのフィルタ回路は、インダクタ、キャパシタ、及びトランスフォーマを含む回路エレメントを使用している。
【０００３】
１９２０年代には、音響波（ＡＷ）共振回路、特に、クオーツバルク音響波（ＢＡＷ）共振回路がいくつかの電気回路フィルタで使用され始めた。ＡＷ共振回路の等価回路は、共振振動数と反共振振動数と呼ばれる間隔の狭い二つの周波数を有する。（Ｋ．Ｓ．Ｖａｎ  Ｄｙｋｅ，“Ｐｉｅｚｏ−Ｅｌｅｃｔｒｉｃ  Ｒｅｓｏｎｚｔｏｒ  ａｎｄ  ｉｔｓ  Ｅｑｕｉｖａｌｅｎｔ  Ｎｅｔｗｏｒｋ”Ｐｒｏｃ．ＩＲＥ，Ｖｏｌ．１６，１９２８，ｐｐ．７４２−７６４参照）。このイメージフィルタ設計法は、これらのクオーツ共振回路を用いるフィルタ回路に適用され、「ラダー」と「ラティス」ＡＷフィルタ設計という二つのタイプのＡＷフィルタ回路となった（Ｌ．Ｅｓｐｅｎｓｃｈｉｅｄ，Ｅｌｅｃｔｒｉｃａｌ  Ｗａｖｅ  Ｆｉｌｔｅｒ，米国特許第１，７９５，２０４号；および、Ｗ．Ｐ．Ｍａｓｏｎ，“Ｅｌｅｃｔｒｉｃａｌ  Ｗａｖｅ  Ｆｉｌｔｅｒｓ  Ｅｍｐｌｏｙｉｎｇ  Ｑｕａｒｔｚ  Ｃｒｙｓｔａｌｓ  ａｓ  Ｅｌｅｍｅｎｔｓ”，Ｔｈｅ  Ｂｅｌｌ  Ｓｙｓｔｅｍ  Ｔｅｃｈｎｉｃａｌ  Ｊｏｕｒｎａｌ（１９３４）参照）。
【０００４】
１９２０年代及び１９３０年代には、通信アプリケーション用の周波数選択性電気信号フィルタの設計用に、「ネットワーク合成」と呼ばれるようになった、別のアプローチが開発された。この新規なフィルタ回路設計法は、米国のＦｏｓｔｅｒとＤａｒｌｉｎｇｔｏｎ（Ｒｏｎａｌｄ  Ｍ．Ｆｏｓｔｅｒ，“Ａ  Ｒｅａｃｔａｎｃｅ  Ｔｈｅｏｒｅｍ，”Ｂｅｌｌ  Ｓｙｓｔ．Ｔｅｃｈ．Ｊ．，Ｖｏｌ  ３，２９２４，ｐｐ．２５９−２６７及びＳ．Ｄａｒｌｉｎｇｔｏｎ，“Ｓｙｎｔｈｅｓｉｓ  ｏｆ  Ｒｅａｃｔａｎｃｅ  ４−ｐｏｌｅｓ  ｗｈｉｃｈ  ｐｒｏｄｕｃｅ  ｐｒｅｓｃｒｉｂｅｄ  ｉｎｓｅｒｔｉｏｎ  ｌｏｓｓ  ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ”，Ｊ．Ｍａｔｈ  Ｐｈｙｓ，Ｖｏｌ  １８，１９３９，ｐｐ．２５７−３５３参照）、及び、とりわけドイツのＣａｕｅｒ（Ｗ．Ｃａｕｅｒ，米国特許第１，９８９，５４５号、１９３５）によって開発された。
【０００５】
「ネットワーク合成」では、回路エレメントのタイプと、これらエレメントを相互接続する方法を含む最初の回路構成を選択した後、所望のロスが少ないフィルタ応答を例えばＳ２１とＳ１１といった散乱パラメータなどの複素数周波数依存型回路応答パラメータの形で複素多項式比に変換する。Ｓ２１散乱パラメータは、以下の式で表す：
0006603268.tif 000002
ここで、Ｎ（ｓ）は分子多項式、Ｄ（ｓ）は分母多項式、ｚｉ’ｓは式Ｎ（ｓ）＝０のルート（伝送ゼロ点）、ｐｉ’ｓは式Ｄ（ｓ）＝０のルート（反射ゼロ点）、ｍは伝送ゼロ点の数、ｎは反射ゼロ点の数、Ｋは倍率である。（ロスが少ない場合は、伝送ゼロ点は、Ｓ２１のゼロ点であり、反射ゼロ点は、Ｓ１１のゼロ点である。小さいが無限大の実損が後に回路設計プロセスに加えられると、これらゼロ点が小さくなるが、正確にはゼロではなくなり、最終フィルタの固有振動周波数に対応する。）次いで、複素多項式比からフィルタ回路エレメントの値を、ロスが少ない場合において正確に「合成」（計算）する。実際は小さく保たれているロスを無視すると、「合成した」回路の応答は、所望の応答関数に合致する。
【０００６】
１９５０年代と１９６０年代には、通信及びその他のアプリケーション用マイクロ波フィルタの設計にネットワーク合成が成功裏に適用された。これらの新しいフィルタは、高Ｑ値（低ロス）電磁共振器と、これらの共振器間の電磁カップリングを回路エレメントとして使用した（Ｇｅｏｒｇｅ  Ｌ．Ｍａｔｔｈａｅｉ  ｅｌ  ａｌ．，Ｍｉｃｒｏｗａｖｅ  Ｆｉｌｔｅｒｓ，Ｉｍｐｅｄａｎｃｅ−Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋｓ，及びＣｏｕｐｌｉｎｇ  Ｓｔｒｕｃｔｕｒｅｓ，ＭｃＧｒａｗ−Ｈｉｌｌ  Ｂｏｏｋ  Ｃｏｍｐａｎｙ，ｐｐ．９５−９７，４３８−４４０（１９６４）；及びＲｉｃｈａｒｄ  Ｊ．Ｃａｍｅｒｏｎ  ｅｔ  ａｌ．，Ｍｉｃｒｏｗａｖｅ  Ｆｉｌｔｅｒｓ  ｆｏｒ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍｓ：Ｆｕｎｄａｍｅｎｔａｌｓ，Ｄｅｓｉｇｎ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ，Ｗｉｌｅｙ−Ｉｎｔｅｒｓｃｉｅｎｃｅ  ２００７）参照）。ネットワーク合成は、１９６０年代の初めには通信及びその他のアプリケーション用の音響波フィルタ設計にも提供された。（Ａｎａｔｏｌ  Ｉ．Ｚｖｅｒｅｖ，Ｈａｎｄｂｏｏｋ  ｏｆ  Ｆｉｌｔｅｒ  Ｓｙｎｔｈｅｓｉｓ，Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ，ｐｐ．４１４−４９８（１９６７）；及びＲｏｂｅｒｔ  Ｇ．Ｋｉｎｓｍａｎ，Ｃｒｙｓｔａｌ  Ｆｉｌｔｅｒｓ：Ｄｅｓｉｇｎ，Ｍａｎｕｆａｃｔｕｒｅ，ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎ，Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ，ｐｐ．３７−１０５  ａｎｄ  １１７−１５５（１９８７）参照。）この研究では、音響波共振器の共振のみが初期回路構造に含まれている。反共振は、初期回路のエレメント値をネットワーク合成法によって計算した後に回路に加えられた寄生効果として扱われていた。
【０００７】
１９９２年ごろの初めに、薄膜表面音響波（ＳＡＷ）共振器と薄膜ＢＡＷ共振器が開発され、マイクロ波周波数（＞５００ＭＨｚ）で使用され始めた。Ｅｓｐｅｎｓｃｈｉｅｄタイプのラダー型音響波フィルタ設計の一例であるＡＷインピーダンスエレメントフィルタ（ＩＥＦ）設計が用いられた。（Ｏ．Ｉｋａｔａ，ｅｔ  ａｌ．，“Ｄｅｖｅｌｏｐｍｅｎｔ  ｏｆ  Ｌｏｗ−Ｌｏｓｓ  Ｂａｎｄｐａｓｓ  Ｆｉｌｔｅｒｓ  Ｕｓｉｎｇ  Ｓａｗ  Ｒｅｓｏｎａｔｏｒｓ  ｆｏｒ  Ｐｏｒｔａｂｌｅ  Ｔｅｌｅｐｈｏｎｅｓ”，１９９２  Ｕｌｔｒａｓｏｎｉｃｓ  Ｓｙｍｐｏｓｉｕｍ，ｐｐ．１１１−１１５；及びＫｅｎｙａ  Ｈａｓｈｉｍｏｔｏ，Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ  Ｄｅｖｉｃｅｓ  ｉｎ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ：Ｍｏｄｅｌｉｎｇ  ａｎｄ  Ｓｉｍｕｌａｔｉｏｎ，Ｓｐｒｉｎｇｅｒ（２０００），ｐｐ．１４９−１６１参照）。ＳＡＷやＢＡＷ実装におけるイメージ設計ＡＷ  ＩＥＦバンドパスフィルターが、モバイル通信装置の無線周波数（ＲＦ）フロントエンドにおけるマイクロ波フィルタリングアプリケーションにしばしば使用されている。モバイル通信工業において最も重要なことは、約５００−３，５００ＭＨｚの周波数レンジである。米国では、セルラ通信用の多くの標準周波数帯がある。これらは、帯域２（〜１８００−１９００ＭＨｚ）、帯域４（〜１７００−２１００ＭＨｚ）、帯域５（〜８００−９００ＭＨｚ）、帯域１３（〜７００−８００ＭＨｚ）、及び帯域１７（〜７００−８００ＭＨｚ）を含み、その他の新たな帯域を含む。
【０００８】
特殊なフィルタであるデュプレクサは、モバイル装置のフロントエンドにおける重要な部品である。モデムモバイル通信装置は、同時に送受信を行う（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ（ＣＤＭＡ）、Ｗｉｄｅ−Ｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ（ＷＣＤＭＡ），又は、Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）を使い、同じアンテナを使って）。デュプレクサは、ピコワットと同じくらい小さい受信信号から最大パワー０．５Ｗの送信信号を、分離する。この送信及び受信信号は、搬送波上で異なる周波数で変調され、デュプレクサはこれを選択することができる。そうであっても、デュプレクサは挿入損失が低く、選択性が高く、回路面積が小さく、高パワー処理であり、直線性が高く、低コストでなくてはならない。イメージ設計されたバンドパスＡＷ  ＩＥＦフィルタは、これらの条件を満たしており、タップ遅延ライン（ロスが大きい）や共振単向性トランスデューサ（ＳＰＵＤＴ）フィルタ（マイクロ波周波数へのスケーリングを防止するのに細線が必要である）のような代替物より良好であり、一般的にデュプレクサでの使用が好まれている。二重モードＳＡＷ（ＤＭＳ）（縦に結合した共振器（ＬＣＲ）とも呼ばれる）フィルタは、出力のバランスが取れており、阻止率が改善されているため、デュプレクサで受信フィルタとして使用されることがある。（Ｄａｖｉｄ  Ｍｏｒｇａｎ，Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ  Ｆｉｌｔｅｒｓ  Ｗｉｔｈ  Ａｐｐｌｉｃａｔｉｏｎｓ  ｔｏ  Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  ａｎｄ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ，ｐｐ．３３５−３３９，３５２−３５４（２００７）参照）。
【０００９】
これらの従来のＡＷ  ＩＥＦフィルタ設計の軽微な変形もこれらのアプリケーションに考えられており（例えば、米国特許第８，０２６，７７６号及び米国特許第８，０６３，７１７号）、これらは通常、一又はそれ以上の回路エレメント（例えば、キャパシタ、インダクタ、又はＡＷ共振器）をＩＥＦ設計に加えて、特定の回路特性を強化又は追加している。これは、ＡＷ  ＩＥＦ回路への影響が、現在使用しているコンピュータの最適化ツールが、最適化したＩＥＦと比較したときに追加エレメントを加えた後に設計を改良するのに十分小さい場合に行うことができる。このことは、隣接した共振器と反共振器を持つＡＷ共振器を含むあらゆる回路における厳しい条件であり、従って、ＡＷ  ＩＥＦの基本的な設計と機能に対しては非常にわずかな変形のみが許される。
【００１０】
パフォーマンスを上げ、サイズの小型化、低コスト化を図り、同調性を持たせるために、改良したマイクロ音響波フィルタが求められている。音響波共振器の合成特性が直接的にネットワーク合成に組み込まれている経路を提供するネットワーク合成が、本発明の主題である。
【発明の概要】
【００１１】
本発明によれば、周波数応答要求（例えば、一またはそれ以上の周波数に依存した反射減衰量、入射減衰量、阻止率、及び直線性又は通過帯域（例えば、５００−３５００ＭＨｚレンジ）、及び帯域消去）に応じた音響マイクロ波フィルタの設計方法が提供されている。この方法は、少なくとも一の共振エレメント（例えば、キャパシタとインダクタの並列Ｌ−Ｃ共振器組み合わせ）と少なくとも一のその他のリアクタンス回路エレメント（例えば、キャパシタ）を含む複数の回路エレメントを有する初期フィルタ回路構造を選択するステップを具える。
【００１２】
選択的な方法は更に、各共振エレメントの構造型を、表面音響波（ＳＡＷ）共振器、バルク音響波（ＢＡＷ）共振器、薄膜バルク音響共振器（ＦＢＡＲ）、及びマイクロ電気機械システム（ＭＥＭＳ）共振器のうちから一つを選択するステップを具える。もう一つの選択的方法は更に、周波数応答要求を正規化した設計スペースにマッピングするステップであって、この場合、回路エレメント値が、マッピングした周波数応答要求に基づいて決定した正規化値であるステップと、音響フィルタ回路設計の正規化した回路エレメント値を実際の設計スペースにアンマッピングするステップを具える。
【００１３】
この方法は更に、周波数応答要求に基づいたロスのない回路応答変数（例えば、スケールファクタを乗じた、伝送ゼロ点を規定する多項式分子と反射ゼロ点を規定する多項式分母の比率の形で）を選択するステップと、この選択した回路応答変数に基づいて各回路エレメント値を選択して初期フィルタ回路設計を行うステップと、を具える。
【００１４】
この方法は更に、共振エレメントとその他のリアクタンス回路設計を少なくとも一の音響共振器モデルに変形して、音響フィルタ回路設計を成すステップを具える。一実施例では、音響共振器モデルがＢｕｔｔｅｒｗｏｒｔｈ−Ｖａｎ  Ｄｙｋｅ（ＢＶＤ）モデルである。この場合、その他のリアクタンス回路エレメントが、内部シャント並列Ｌ−Ｃ共振器と組み合わせて直列に接続した内部シャントアドミッタンスインバータと、この内部シャント並列Ｌ−Ｃ共振器と組み合わせて並列につないだ内部シャント非共振性サスセプタンスとを具えており、内部シャントアドミッタンスインバータと、内部シャント非共振性サスセプタンスをＢＶＤモデルの一つに変換するようにしてもよい。例えば、内部シャント並列Ｌ−Ｃ共振器の組み合わせと内部シャントアドミッタンスインバータは、内部シャント直列Ｌ−Ｃ共振器の組み合わせに変換することができ、内部シャント直列Ｌ−Ｃ共振器の組み合わせと内部シャント非共振性サスセプタンスは、一のＢＶＤモデルに変換できる。この場合、一のＢＶＤモデルは、内部シャントＢＶＤモデルであってもよい。この実施例では、リアクタンス回路エレメントが更に、内部シャント並列Ｌ−Ｃ共振器と内部シャント非共振性サスセプタンスとの間のノードに接続した二つのインラインのアドミッタンスインバータを具え、内部シャントＢＶＤモデルとこの二つのインラインアドミッタンスインバータを、一のインラインＢＶＤモデルと、このインラインＢＶＤモデルに直列に接続したリアクタンスとに変換することができる。
【００１５】
一実施例では、複数の共振エレメントと、複数のリアクタンス回路エレメントと、複数の共振器モデルが設けられている。この場合、本方法は更に、初期フィルタ回路設計を、各々が共振エレメントの一つと、複数のリアクタンス回路エレメントを一またはそれ以上有する複数のサブセット回路設計に分けるステップを具え、各サブセット回路設計について、共振エレメントとリアクタンス回路エレメントが、音響共振器モデルの一つに変換される。
【００１６】
この方法は更に、音響フィルタ回路設計に寄生効果を加えて予め最適化したフィルタ回路設計を作るステップと、予め最適化したフィルタ回路設計を最適化して、最終フィルタ回路設計を作るステップ（例えば、予め最適化したフィルタ回路設計をフィルタオプティマイザに入力して、最終フィルタ回路設計を作ることによる）と、この最終フィルタ回路設計に基づいて音響マイクロ波フィルタを構築するステップと、を具える。選択的な方法は更に、予め最適化したフィルタ回路設計のエレメント除去最適化を実行して最終フィルタ回路設計を作るステップを具える。
【００１７】
複数の共振エレメントが提供されている場合は、この方法は、選択的に、予め最適化したフィルタ回路設計中の複数の共振エレメントを信号伝送路に沿って配置して、複数のフィルタソリューションを作る順序を変更するステップと、各フィルタソリューションについてパフォーマンスパラメータを計算するステップと、このパフォーマンスパラメータを互いに比較するステップと、計算したパフォーマンスパラメータの比較に基づいて、フィルタソリューションの一つを予め最適化したフィルタ回路設計として選択するステップと、を具える。一の方法において、最終回路設計は、複数の音響共振器を具え、この最終回路設計の複数の音響共振器の最低共振周波数と最高共振周波数との差が、この複数の音響共振器の中の単一共振器の最大周波数分離の、少なくとも１倍、好ましくは少なくとも一の倍、より好ましくは少なくとも３倍である。
【００１８】
本発明のその他の及び更なる態様と特徴は、説明のためのものであり、本発明を限定するものではない、好ましい実施例の以下の詳細な説明を読むことで明らかになる。
【図面の簡単な説明】
【００１９】
図面は、本発明の好ましい実施例の設計と有用性を示しており、図中、同じ要素には共通の符号が付されている。本発明の上述の及びその他の利点と目的がどのように得られるかをよりわかりやすくするために、上記の本発明のより詳細な説明は、貼付図面に記載されている特定の実施例を参照して行う。これらの図面が本発明の典型的な実施例のみを示すものであり、発明の範囲を限定すると考えるべきでないと考えられ、本発明は、貼付図面の使用を通じて追加の特性及び詳細を用いて説明する。
【００２０】
【図１】図１は、無線遠隔通信システムを示すブロック図である。
【図２】図２は、本発明の一方法による音響フィルタの設計に用いたネットワーク合成技術を示すフロー図である。
【図３】図３は、図２に示すネットワーク合成技術に用いる初期フィルタ回路構造として使用するインライン非共振ノードフィルタを示す概略図である。
【図４】図４は、図３に示す初期フィルタ回路構造の並列Ｌ−Ｃ共振器組合せを示す概略図である。
【図５】図５は、Ｂｕｔｔｅｒｗｏｒｔｈ−Ｖａｎ  Ｄｙｋｅ（ＢＶＤ）音響は共振器モデルの等価回路を示す概略図である。
【図６】図６は、図２に示すネットワーク合成技術によって、図３に示す初期フィルタ回路構造（設計）から得た、サブセット回路設計であって、インライン音響共振器が図３の初期フィルタ回路設計に組み込まれている。
【図７】図７は、図２に示すネットワーク合成技術に応じて、図６のサブセット回路設計とシーケンシャルに作った回路変換である。
【図８】図８は、図２に示すネットワーク合成技術に応じて、図６のサブセット回路設計とシーケンシャルに作った回路変換である。
【図９】図９は、図２に示すネットワーク合成技術に応じて、図６のサブセット回路設計とシーケンシャルに作った回路変換である。
【図１０】図１０は、図２に示すネットワーク合成技術に応じて図３の初期フィルタ回路構造からとった別のサブセット回路設計である。
【図１１】図１１は、図２に示すネットワーク合成技術に応じて図１０のサブセット回路設計にシーケンシャルになされた回路変換であり、図３に示す初期フィルタ回路構造に内部シャント音響共振器が組み込まれている。
【図１２】図１２は、図２に示すネットワーク合成技術に応じて図１０のサブセット回路設計にシーケンシャルになされた回路変換であり、図３に示す初期フィルタ回路構造に内部シャント音響共振器が組み込まれている。
【図１３】図１３は、図２に示すネットワーク合成技術に応じて図１０のサブセット回路設計にシーケンシャルになされた回路変換であり、図３に示す初期フィルタ回路構造に内部シャント音響共振器が組み込まれている。
【図１４】図１４は、図２のネットワーク合成技術に応じて図９及び１３に示すサブセット音響回路設計から作った音響フィルタ回路設計の概略図である。
【図１５】図１５は、図２のネットワーク合成技術に応じて、図１４に示す音響フィルタ回路設計から実現させた予め最適化したフィルタ回路設計を示す概略図である。
【図１６】図１６は、図１５に示す予め最適化したフィルタ回路設計のエレメント値を示す表である。
【図１７】図１７は、図１５に示す予め最適化したフィルタ回路設計のＳ２１周波数応答プロットである。
【図１８】図１８は、図２に示すネットワーク合成技術に応じて、予め最適化したフィルタ回路設計をコンピュータ化したフィルタオプティマイザに入力し、エレメント除去設計技術を実行することによって作成した、最適化したフィルタ回路設計の概略図である。
【図１９】図１９は、図１８に示す最適化したフィルタ回路設計のエレメント値を示す表である。
【図２０】図２０は、図１８に示す最適化したフィルタ回路設計のＳ２１周波数応答プロットである。
【図２１】図２１ａ及び２１ｂは、図１８に示す最適化したフィルタ回路設計のＳ１１周波数応答プロットである。
【図２２】図２２は、図２に示すネットワーク合成技術に応じて、図１０に示すサブセット回路設計にシーケンシャルになされた回路変換であり、図３に示す初期フィルタ回路構造に内部シャント音響共振器が組み込まれている。
【図２３】図２３は、図２に示すネットワーク合成技術に応じて、図１０に示すサブセット回路設計にシーケンシャルになされた回路変換であり、図３に示す初期フィルタ回路構造に内部シャント音響共振器が組み込まれている。
【図２４】図２４は、図２に示すネットワーク合成技術に応じて、図１０に示すサブセット回路設計にシーケンシャルになされた回路変換であり、図３に示す初期フィルタ回路構造に内部シャント音響共振器が組み込まれている。
【図２５】図２５は、図２に示すネットワーク合成技術に応じて、図２４に示すサブセット音響回路設計から作った音響フィルタ回路設計を示す概略図である。
【図２６】図２６は、図２に示すネットワーク合成技術に応じて、図２５に示す音響フィルタ回路構造から実現した別の予め最適化したフィルタ回路設計の概略図である。
【図２７】図２７は、図２６に示す予め最適化したフィルタ回路設計のエレメント値を示す表である。
【図２８】図２８は、最適化を行った後の図２５に示すフィルタ回路設計のＳ２１帯域５の周波数応答プロットである。
【図２９】図２９は、最適化を行った後の図２５に示すフィルタ回路設計のＳ２１帯域８の周波数応答プロットである。
【図３０】図３０は、図２に示すネットワーク合成技術に応じて作成した、さらに別の予め最適化したフィルタ回路設計を示す概略図である。
【図３１】図３１は、最適化を行った後の図３０に示すフィルタ回路設計のＳ２１帯域５の周波数応答プロットである。
【図３２】図３２は、最適化を行った後の図３０に示すフィルタ回路設計のＳ２１帯域８の周波数応答プロットである。
【発明を実施するための形態】
【００２１】
本開示は、音響波（ＡＷ）マイクロ波フィルタ（表面音響波（ＳＡＷ）、バルク音響波（ＢＡＷ）、膜バルク音響共振器（ＦＢＡＲ）、マイクロ電気機械システム（ＭＥＭＳ）フィルタ、など）を設計するネットワーク合成技術を記載している。このネットワーク合成技術は、以前のＡＷマイクロ波フィルタ（設計法を超えて、より良好なパフォーマンス、及び／又は、より低コストのＡＷマイクロ波フィルタ（すなわち、５００ＭＨｚより大きい周波数）を作る。このようなＡＷマイクロ波フィルタは固定周波数であっても、及び／又は、調整可能なフィルタ（周波数及び／又は帯域及び／又は入力インピーダンス及び／又は出力インピーダンスが調整可能）であってもよく、単帯域又は複数帯域バンドパスフィルタリング及び／又はバンドストップ用に使用できる。このようなＡＷマイクロ波フィルタは、セルホン、スマートホン、ラップトップコンピュータ、タブレットコンピュータ、その他を含むモバイル通信装置の無線周波数（ＲＦ）フロントエンド、または、Ｍ２Ｍデバイス、無線ベース基地、衛星通信システム、その他を含む固定通信装置のＲＦフロントエンドに見られるような、電気的及び／又は環境的パフォーマンス条件及び／又はコスト／サイズに厳しい制限が要求されるアプリケーションにおいて有利である。
【００２２】
ここに述べた例示のＡＷマイクロはフィルタ（例えば、図２８−２９）は、単通過帯域及び単阻止帯域をもつ周波数応答を示しており、これは、阻止帯域が近接した通過帯域が求められる通信システムデュプレクサに特に有用である。例えば、図１を参照すると、モバイル通信装置に用いる通信システム１０は、無線信号を送受信できるトランシーバ１２と、トランシーバ１２の機能を制御できるコントローラ／プロセッサ１４を具える。トランシーバ１２は、一般的に、広帯域アンテナ１６、送信フィルタ２４と受信フィルタ２６を有するデュプレクサ１８、デュプレクサ１８の送信フィルタ２４を介してアンテナ１６に接続されているトランスミッタ２０、及びデュプレクサ１８の受信フィルタ２６を介してアンテナ１６に接続されているレシーバ２２、を具える。
【００２３】
トランスミッタ２０は、コントローラ／プロセッサ１４によって提供されるベースバンド信号を無線（ＲＦ）信号に変換するように構成したアップコンバータ２８と、このＲＦ信号を増幅するように構成された可変利得増幅器（ＶＧＡ）３０と、このＲＦ信号をコントローラ／プロセッサ１４によって選択された動作周波数で出力するように構成したバンドパスフィルタ３２と、次いでフィルタにかけてデュプレクサ１８の送信フィルタ２４を介してアンテナ１６に提供されるＲＦ信号を増幅するように構成した電力増幅器３４を具える。
【００２４】
受信器２２は、受信フィルタ２６を介してアンテナ１６から入力したＲＦ信号からの送信信号干渉を阻止するよう構成したノッチ又は阻止帯域フィルタ３６と、比較的ノイズが低い阻止帯域フィルタ３６からのＲＦ信号を増幅するように構成した低ノイズ増幅器（ＬＮＡ）３８と、増幅したＲＦ信号をコントローラ／プロセッサ１４によって選択された周波数で出力するように構成したバンドパスフィルタ４０と、ＲＦ信号をコントローラ／プロセッサ１４に提供されるベースバンド信号にダウンコンバートするように構成されたダウンコンバータ４２と、を具える。代替的に、阻止帯域フィルタ３６によって実行される送信信号干渉を阻止する機能は、デュプレクサ１８によって代わりに行うことができる。あるいは、トランスミッタ２０の電力増幅器３４は、送信信号干渉を低減するように設計することができる。
【００２５】
図１のブロック図は、自然に機能しており、いくつかの機能を一の電子部品で実行できる、又は一の機能をいくつかの電子部品で実行できることは自明である。例えば、アップコンバータ２８、ＶＡＧ３０、バンドパスフィルタ４０、ダウンコンバータ４２、及びコントローラ／プロセッサ１４によって実行される機能は、単一のトランシーバチップで実行されることがある。バンドパスフィルタ３２の機能は、電力増幅器３４とデュプレクサ１８の送信フィルタ２４によって実行することができる。
【００２６】
本明細書に記載の例示的なネットワーク合成技術は、遠隔通信システム１０のフロントエンド用音響マイクロ波フィルタ、特にデュプレクサ１８の送信フィルタ２４を設計するのに使用されるが、同じ技術を、デュプレクサ１８の受信フィルタ２６及びその他のＲＦフィルタの音響マイクロ波フィルタを設計するのに使用することができる。
【００２７】
ここで、図２を参照して、ＡＷマイクロ波フィルタを設計する一例示的ネットワーク合成技術を説明する。まず、周波数応答要求（通過帯域、リターンロス、挿入ロス、阻止率、直線性、ノイズ指数、入力及び出力インピーダンス、その他を含む）、並びにサイズ及びコスト要求、及び、動作温度範囲、振動、欠陥率、その他といった環境要求を含む、フィルタ条件が、フィルタのアプリケーションによって設定される（ステップ５２）。図に示す実施例では、この設計は、以下の条件：最大挿入ロス要求が２ｄＢの１８５０ＭＨｚ乃至１９１０ＭＨｚまでの一の通過帯域と、最小阻止率が４４ｄＢの１９３０ＭＨｚから１９９０ＭＨｚまでの第１の阻止帯域と、最小阻止率が２０ｄＢの２０１０ＭＨｚから２０２５ＭＨｚまでの第２の阻止帯域と、最小阻止率が４５ｄＢの２１１０ＭＨｚから２１５５ＭＨｚまでの第３の阻止帯域である３つの阻止帯域、をターゲットにしている。
【００２８】
次いで、ＡＷフィルタに使用している回路エレメントの構造タイプを選択する。例えば、共振器の構造タイプ（ＳＡＷ、ＢＡＷ、ＦＢＡＲ、ＭＥＭＳ、その他）と、インダクタ、キャパシタ、及びスイッチのタイプ、及びこれらの回路エレメントの製造に使用する、パッケージを含む材料、及びフィルタを製造する組み立て技術、を選択する（ステップ５４）。この明細書に記載した特定の例での回路エレメントタイプの選択は、４２度ＸＹ−カットＬｉＴａＯ３でできた基体上に構成したＳＡＷ共振器とキャパシタである。
【００２９】
次いで、インライン非共振ノード、又はインライン、又はクロスカップリングを有するインライン、又はクロスカップリングを有するインライン非共振ノード、といった初期回路構造を、周波数応答要求から得られる通過帯域及び／又は阻止帯域に基づいて選択する（ステップ５６）。図に示す実施例では、選択した初期回路構造が、米国特許第７，７１９，３８２号、７，６３９，１０１号、７，８６３，９９９号、７，９２４，１１４号、８，０６３，７１４号や、米国暫定特許出願第６１／８０２，１１４号の「マイクロ波フィルタにおけるエレメント除去設計」に記載されているような、インライン非共振ノード構造である。本明細書の目的では、用語「構造」とは、エレメントの値には関係なく、エレメントタイプとその内部接続を意味する。
【００３０】
図３を参照すると、インライン非共振ノードタイプの初期フィルタ回路構造１００の一実施例は一般的に、入力１０４（ノードＳで示す）と出力１０６（ノードＬで示す）を有する信号伝送路１０２と、この信号伝送路１０２に沿って配置した複数のノード（ノードＳ，１、２、・・・ｎで示す）１０８と、ノード１０８をそれぞれ接地している複数の共振ブランチ１１０と、共振ブランチ１１０に並列にノード１０８をそれぞれ設置している複数の非共振ブランチ１１２と、を具える。
【００３１】
初期フィルタ回路構造１００は更に、それぞれ共振ブランチ１１０に配置した複数の内部シャント共振エレメント１１４（サセプタンスＢＲ１，ＢＲ２，・・・ＢＲｎで示す）と、共振エレメント１１４と直列に接続した複数の内部シャント非共振エレメント１１６（アドミッタンスインバータＪ１１，Ｊ２２，・・・Ｊｎｎで示す）とを具える。初期フィルタ回路構造１００は更に、複数の内部シャント非共振エレメント１１８を具え、このうちの二つがノードＳとノードＬを接地しており（それぞれ、サセプタンスＢＮＳとＢＮＬで示す）、４つはそれぞれ非共振ブランチ１１０に位置している（ＢＮ１，ＢＮ２，・・・ＢＮｎで示す）。初期フィルタ回路構造１００は更に、それぞれ、ノードＳ、１、２・・・ｎ、Ｌを互いに接続している、複数のインライン非共振エレメント１２０（アドミッタンスインバータＪＳ１、Ｊ１２、Ｊ２３・・・Ｊｎ−１、Ｊｎ、ＪｎＬで示す）を具える。
【００３２】
初期フィルタ回路構造１００は更に、共振エレメント１１４の周波数、及び／又は非共振エレメント１２０の値を調整する複数の調整エレメント（図示せず）と、初期フィルタ回路構造１００を、非共振エレメント１１６−１２０の選択した周波数レンジを変化させて所望の周波数レンジ内で選択した狭帯域に調整するように構成した電気コントローラ（図示せず）を具えていてもよい。このように、初期フィルタ回路構造１００は、サスセプタンスＢＲの値を実現するのに使用した高Ｑファクタ共振エレメント１１４が、図４に示すように、並列Ｌ−Ｃ共振器組み合わせ、すなわちタンク回路によって特徴づけられるのであれば、再構成可能なバンドパスフィルタのネットワーク合成用に有益である。
【００３３】
高Ｑファクタ共振エレメント１１４は、図５に示すＢｕｔｔｅｒｗｏｒｔｈ−Ｖａｎ  Ｄｙｋｅ（ＢＶＤ）モデル１２２を用いて説明できる。ＢＶＤモデル１２２は、ＳＡＷ共振器を説明でき、この共振器は、クリスタルクォーツ、リチウムニオベート（ＬｉＮｂＯ３）、リチウムタンタレート（ＬｉＴａＯ３）クリスタルといった圧電基体上に櫛形変換器（ｉＤＴｓ）、あるいは、クォーツ又は窒化アルミニウムといった物質に作ったＢＡＷ（ＦＢＡＲを含む）共振器、又はＭＥＭＳ共振器を配置することによって作成できる。ＢＶＤモデル１２２は、直列容量Ｃｍ１２４と、静電容量Ｃ０１２６と、直列インダクタンスＬｍ１２８を具える。直列容量Ｃｍ１２４と直列インダクタンスＬｍ１２８は、電気的及び音響的挙動の相互作用の結果であり、従って、ＢＶＤモデル１２２の動作アームと呼ばれる。静電容量Ｃｏ１２６は、その構造単独（コンダクタ、誘電体及びギャップ）の電気的挙動から生じるため、ＢＶＤモデル１２２の静電（非モーショナル）容量と呼ばれる。パラメータは以下の式による。
0006603268.tif 000003
0006603268.tif 000004
ここで、ωＲとωＡは、それぞれ所定の音響共振器についての共振周波数と非共振周波数であり、γは、材料の特性により、更に
0006603268.tif 000005
によって規定される。
典型的なγ値は、４２度ＸＹカットＬｉＴａＯ３について、約１２から約１８の範囲である。音響共振器の周波数分離は、共振周波数と非共振周波数間の差を意味する。音響波共振器のパーセンテージ分離は、共振周波数と非共振周波数間のパーセンテージ周波数分離であり、以下の式で計算できる。
0006603268.tif 000006
ここで、γは、共振器の直列容量に対する静電容量の比（式（４））であり、圧電材料の材料特性によって決まると共に、デバイスのジオメトリによって変化する。
【００３４】
音響共振器の共振周波数ωＲは、インピーダンスの大きさが極小になり、インピーダンスの位相がゼロ交差する周波数を意味する。音響共振器の非共振周波数ωＡは、インピーダンスの大きさが極大になり、インピーダンスの位相がゼロ交差する周波数を意味する。
【００３５】
式（１）より、各音響共振器の共振周波数がＢＶＤモデル１２２の動作アームに依存しており、一方で、フィルタ特性（例えば、帯域幅）は、式（２）のγによって強く影響を受けることが明らかである。音響共振器１２２の品質係数（Ｑ）は、フィルタ内のエレメントのロスに関連して、音響フィルタ設計における利点の重要な特徴である。回路エレメントのＱは、サイクルごとに保存されるエネルギィと、サイクルごとに消えるエネルギィとの比率を表す。Ｑ因子は、各音響共振器中の実際のロスをモデルにし、音響共振器中のロスを述べるのには、一般的に一以上のＱファクタが必要である。Ｑファクタは、フィルタの実施例について以下のように規定することができる。直列キャパシタンスＣｍ１２４は、Ｑｃｍ＝１０８と規定される関連するＱを有していてもよく、静電容量Ｃｏ１２６は、Ｑｃ０＝２００で規定される関連するＱを有していてもよく、直列インダクタンスＬｍ１２８は、ＱＬｍ＝１０００で規定された関連するＱを有する。（ここで、明確化のために、直列共振におけるロスは、直列インダクタンスにまとめられ、直列容量は、実質的にロスがないと考えられる。回路設計者は、通常、ＳＡＷ共振器を、共振周波数ωＲ、静電容量Ｃ０、γ、及び品質ファクタＱＬｍによって特徴づける。市販のアプリケーション用には、ＱＬｍがＳＡＷ共振器については約１０００、ＳＡＷ共振器については、約１０００、ＢＡＷ共振器については約３０００である。
【００３６】
図２を参照すると、周波数応答要求を次いで、正規化設計スペースにマッピングする（ステップ５８）。このマッピングは、平方二乗根／二次マッピング技術（Ｇｅｒｏｇｅ  Ｌ．Ｍａｔｔｈａｅｉ，Ｍｉｃｒｏｗａｖｅ  Ｆｉｌｇｅｒｓ，Ｉｍｐｅｄａｎｃｅ−Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋｓ，ａｎｄ  Ｃｏｕｐｌｉｎｇ  Ｓｔｒｕｃｕｔｒｅｓ，ＭｃＧｒａｗ−Ｈｉｌｌ  Ｂｏｏｋ  Ｃｏｍｐａｎｙ，ｐｐ．９５−９７，４３７−４４０（１９６４）参照）、又は、音響波共振器により適している、対数／指数マッピング技術など、適切なアルゴリズムを使用して行う。
【００３７】
好ましい対数マッピング技術の一つに、以下の式を使用する。
0006603268.tif 000007
0006603268.tif 000008
ここで、ωρ／２πは、通過帯域又は阻止帯域の幾何学的中心周波数であり、ω／２πは、実際の周波数であり、Ωはマッピングした周波数であり、γは、共振器の静電容量と直列容量の非であり、ΩＲは、共振器のマッピングした共振周波数であり、ΩＡは、共振器のマッピングした非共振周波数である。
【００３８】
次いで、ロスの内回路応答変数が、式（１）にあるように、スケールファクタを乗じた、伝達ゼロ点を規定する分子多項式と反射ゼロ点を規定する分母多項式の比の形式で提供される（ステップ６０）。一般的に、伝達ゼロ点の総数が、反射ゼロ点の総数と同じかそれ以上であり、しばしば一またはそれ以上の反射ゼロ点がフィルタの通過帯域外にある。
【００３９】
次いで、カップリングマトリックス又はパラメータ抽出法あるいは同等の回路合成技術を用いて、初期フィルタ回路構造１００のマッピングして正規化した回路エレメント値をこれらの多項式から計算し（ステップ６２）、初期ロスレス回路設計を作成する。この明細書の目的では、「回路設計」とは、回路構造を作り上げるエレメントの値を考慮した回路構造を意味する。
【００４０】
次いで、等価回路変換を行って、回路エレメント数を減らす、あるいは、回路エレメントのタイプ、回路のサイズ、あるいは個々の回路エレメントの実現可能性を変更して、音響フィルタ回路設計を作成する（ステップ６４）。これらの変換は、初期のロスレス回路設計の応答性を実質的に変更するものではなく、Ｊインバータを等価容量性又は導電性Ｐｌ−又はＴ−ネットワークに透過するといった、等価回路変換を用いることができる。例えば、シャント共振器／２つのＪインバータ組み合わせは、単一の直列共振器に変換でき、単一の共振器／二つのＪ−インバータ組み合わせは、単一のシャント共振器に変換でき、多重並列キャパシタンスは、単一のキャパシタに組み合わせることができ、あるいは、キャパシタを減らすために、正の並列キャパシタと組み合わせて負キャパシタを外し、単一の正キャパシタとしてもよく、複数の直列インダクタは、組み合わせて単一のインダクタにするか、あるいは、インダクタを減らすために、正の直列インダクタと組み合わせることによって負のインダクタを外し、単一の正インダクタとする、または、その他の等価回路変換を行って、初期ロスレス回路設計より、より小さく、コストがより低く、及び／又は、より実現可能性が高いが、目的の回路応答を有するロスのない回路を得ることができる。
【００４１】
音響共鳴エレメントＢＲは、図５に示すＢＶＤモデル１２２によって詳しく説明されているが、ＢＶＤモデル１２２は、追加の静電容量Ｃ０があるため、図４に示すＬ−Ｃ等価初期フィルタ回路設計１００に直接組み込むことができないという問題がある。特定タイプの回路変換には、初期フィルタ回路設計１００を、音響共振器モデルと、この場合はＢＶＤモデル１２２を組み込むことができる適宜の構造に変換するステップが含まれる。この回路変換は、初期フィルタ回路設計１００を共振エレメント１１４の数に等しい複数のサブセットに分けることによって最もよく実行される。各サブセットは、各ノードに接続された回路エレメントを具えており、このノードは共振ブランチ１１０と非共振ブランチ１１２が接続されている。各サブセットの性質は、シャント音響共振器が必要か、又はインライン音響共振器が必要かによって決まる。
【００４２】
例えば、インライン音響共振器を初期フィルタ回路設計１００に組み入れている変換技術では、特定のサブセット回路設計が、各ノード１０８から接地された共振エレメント１１４（サスセプタンスＢＲ）、この共振エレメント１１４と直列に接続された非共振エレメント１１６（アドミッタンスインバータＪ）、各ノード１０８から共振エレメント（サスセプタンスＢＲ）と並列に接地された非共振エレメント１１８（サスセプタンスＢＮ）と、各ノード１０８にインラインで接続された二つの非共振エレメント１２０（アドミッタンスインバータＪ）を具える。例えば、図６に示すように、サブセット１３０ａはノード１を具えており、従って、共振エレメントＢＲ１は各ノード１０８からグラウンドに接続されており、アドミッタンスインバータエレメントＪ１１は、共振エレメントＢＲ１に直列に接続されており、非共振エレメントＢＮ１は、各ノード１０８から共振エレメントＢＲ１と並列にグラウンドに接続されており、二つのアドミッタンスインバータＪＳ１とＪ１２が、各ノード１０８とインラインで接続されている。
【００４３】
図７に示すように、アドミッタンスインバータＪ１１は、容量性ＰＩ−ネットワーク（キャパシタ−Ｃ１１、Ｃ１１、及び−Ｃ１１）と入れ替わっており、共振エレメントＢ１Ｒは、インダクタンス（インダクタＬＲ１）とキャパシタンス（キャパシタＣＲ１）の並列Ｌ−Ｃ共振器組合せで置き換えられている。キャパシタ−Ｃ１１、Ｃ１１及び−Ｃ１１からなるＰＩ−ネットワークと、インダクタＬＲ１とキャパシタＣＲ１の並列Ｌ−Ｃ共振器組合せで表される回路サブ構造１３２は、インダクタンス（インダクタＬＲ１）とキャパシタンス（キャパシタＣＲ１）でできた直列Ｌ−Ｃ共振器組合せに変換できる。重要なことに、この直列Ｌ−Ｃ組み合わせ１３４が、ＢＶＤモデル１２２の直列共振レッグによって実現でき、従って、回路サブ構造１３２により良好に組み入れることができる。
【００４４】
ＢＶＤモデル１２２を回路サブ構造１３２に組み入れるためには、ＢＶＤモデル１２２の静電容量Ｃ０が対応していなければならない。これは、図８に示すように、並列サスセプタンスＢ１Ｎをキャパシタンス（Ｃ０Ｒ１’とサスセプタンスＢＮ１’）で置き換えることによって対応する。Ｃ０Ｒ１’は、ＢＶＤモデル１２２の静電容量であり、ＢＮ１’は、ＢＮ１−ω（Ｃ０Ｒ１）の関係式で与えられる。サスセプタンスＢＮ１’と、二つのインラインアドミッタンスインバータＪＳ１及びＪ１２と、シャント音響共振器１２２は、図９に示すように、インライン音響共鳴器１２２ａと直列リアクタンス１３６（Ｘ１で示す）に変換できる。
【００４５】
内部シャント音響共鳴器を初期フィルタ回路設計１００に組み入れる変換技術では、特定のサブセットが、各ノード１０８から接地している共振エレメント１１４（サスセプタンスＢＲ）と、共振エレメント１１４に直列に接続している非共振エレメント１１６（アドミッタンスインバータＪ）と、各ノード１０８から、共振エレメント１１４（サスセプタンスＢＲ）と並列に接地している非共振エレメント１１８（サスセプタンスＢＮ）を具える。例えば、図１０に示すように、サブセット１３０ｂは、ノード２を具え、従って、共振エレメントＢＲ２は、各ノード１０８から接地されており、アドミッタンスインバータＪ２は、各ノード１０８から接地されており、アドミッタンスインバータエレメントＪ２は、共振エレメントＢＲ２と直列に接続されており、非共振エレメントＢＮ２は、各ノード１０８から共振エレメントＢＲ２と並列に接地されている。
【００４６】
図１１に示すように、アドミッタンスインバータＪ２２は、容量性ＰＩ−ネットワーク（キャパシタ−Ｃ２２、Ｃ２２、及び−Ｃ２２）に交換されており、共振エレメントＢＲ２は、インダクタンス（インダクタＬＲ２）とキャパシタンス（キャパシタＣＲ２）の並列Ｌ−Ｃ共振器組合せに交換されている。キャパシタ−Ｃ２２、Ｃ２２及び−Ｃ２２からなるＰＩ−ネットワークで表される回路サブ構造１３２と、インダクタＬＲ２とキャパシタＣＲ２の並列Ｌ−Ｃ共振器組合せは、インダクタンス（インダクタＬＲ２’）とキャパシタンス（キャパシタＣＲ２’）の直列Ｌ−Ｃ組み合わせ１３４に変換できる。重要なことは、直列Ｌ−Ｃ組み合わせ１３４は、ＢＶＤモデル１２２の直列共振レッグで実現でき、従って、回路サブ構造１３２により良好に組み込むことができる。
【００４７】
ＢＶＤモデル１２２を回路サブ構造１３２に組み入れるためには、ＢＶＤモデル１２２の静電容量Ｃ０に対応していなくてはならない。これは、図１２に示すように、並列サスセプタンスＢ２Ｎをキャパシタンス（Ｃ０Ｒ１’とサスセプタンスＢＮ１’）で置き換えることによって対応する。Ｃ０Ｒ２’は、ＢＶＤモデル１２２の静電容量であり、ＢＮ２’は、ＢＮ２−ω（Ｃ０Ｒ２）の関係式で与えられる。このように、内部シャント音響共振器１２２ｂは、図１３に示すようにして実現できる。
【００４８】
初期フィルタ回路設計１００を、代替のサブセット１３０ａと１３０ｂに分割することができ、代替のインライン音響共振器１２２ａと内部シャント共振器１２２ｂを有するフィルタ回路設計１００ができることは、自明である。例えば、９個の共振器ＢＲを有する初期フィルタ回路設計１００は、図１４に示すように、代替の態様に設置された５個のインライン音響共振器１２２ａと４個の内部シャント音響共振器１２２ｂを有する音響フィルタ回路構造１５０ａに変換できる。
【００４９】
回路変換ステップは、初期フィルタ回路設計上で実行できる（すなわち、マッピングし、正規化した回路エレメント値を計算した後）として説明したが、この回路変換ステップが初期フィルタ回路構造（すなわち、マッピングし、正規化した回路エレメント値を計算する前）上で実行して、音響回路構造を作ることができることは明らかである。この場合、音響フィルタ回路構造についてマッピングして正規化した回路エレメント値を計算して、音響フィルタ回路設計を行うことができる。
【００５０】
図２に戻ると、音響フィルタ回路設計１５０ａの回路エレメントは、正規化した設計スペースにマッピングするのに初期に使用したマッピング技術の逆となり、実際の設計スペース（すなわち、実周波数をもつロスのない回路エレメント（Ｌ’及びＣ’）にマッピングされていない（ステップ６６）。例えば、式（５）の対数マッピング技術を用いて、周波数応答要求を正規化したスペースにマッピングして、以下の対数アンマッピング式を用いて、正規化した回路エレメント値を実際の設計スペースにアンマッピングすることができる。
0006603268.tif 000009
特に、Ｂの値は、Ｂのサインに応じてＬ又はＣのいずれによっても実現できる。正規化した回路値のアンマッピングは、図１６に示す共振周波数ωＲの値及び各共振器の静電容量Ｃ０、及びキャパシタ及びインダクタのキャパシタンスとインダクタンスと共に、図１５に示す現実の回路を作る。これは、シミュレーションを行ったときに、図１７に示す周波数応答となる。（インダクタＬ１とキャパシタＣ１を、極性抽出によって合成の最後に加え、ネットワークの等価入力及び出力インピーダンスを提供する）。
【００５１】
次いで、Ｓｏｎｎｅｔ（登録商標）ソフトウエアなどの電磁シミュレータを用い、予め最適化したフィルタ回路設計に到達する母線（相互接続）ロスを加えて、寄生効果を音響フィルタ回路設計１５０ａに加える（ステップ６８）。音響共振器のロスは、各回路エレメントのＱファクタを関連させることによって含めることができる。この実施例では、等価直列容量Ｃｍ１２４は、Ｑｃｍ＝１０８で規定される関連するＱファクタを有しており；静電容量Ｃ０１２６は、Ｑｃ０＝２００で規定される関連するＱファクタを：及び、等価直列インダクタンスＬｍ１２８はＱＬｍ＝１０００で規定される関連するＱファクタを有している。残りのインダクタは、ＱＵ＝６０で規定される関連するＱファクタを有し、残りのキャパシタは、ＱＵ＝２００で規定される関連するＱファクタを有する。ＲＳ＝０．５オームの母線（相互接続）抵抗も、各音響共振器に加わる。
【００５２】
予め最適化したフィルタ回路設計を、次いで、電子化したフィルタオプティマイザに入れて、最終フィルタ回路設計を作る（ステップ７０）。選択的方法では、最適化の間にエレメント除去最適化（ＥＲＯ）技術を実装する。ここでは、不必要なあるいは「消えてゆく」回路エレメントを除去し、あるいは、少なくし、より簡素な回路エレメントとすることで、図１８に示す最終フィルタ回路設計となる。ＥＲＯ技術は、米国暫定特許出願第６１／８０２，１１４号の“Ｅｌｅｍｅｎｔ  Ｒｅｍｏｖａｌ  Ｄｅｓｉｇｎ  ｉｎ  Ｍｉｃｒｏｗａｖｅ  Ｆｉｌｔｅｒｓ”に記載されている。最適化及びＥＲＯ技術によって、図１９に示すような、各共振器について、共振周波数ωＲと静電容量Ｃ０となり、図１９に示すように、キャパシタの容量は、シミュレーションを行った場合に、図２０に示す周波数応答となる。これは、目的の周波数応答要求に合致する。
【００５３】
特に、図２に示すネットワーク合成技術によって設計したマルチバンドフィルタは、従来の設計技術及びその簡単な拡張機能に応じて設計したマイクロ波音響フィルタとは逆に、比較的大きな共振周波数レンジを有する共振及び共振器を有することになる。
【００５４】
例えば、フィルタ又はその共振器の共振周波数のスパンを比較できる一手段は、最高の共振周波数を有するフィルタの共振器の周波数分離である。４２度ＸＹ−ｃｕｔ  ＬｉＴａＯ３基板では、γが約１２以上である。音響共振器の実現による寄生容量は、γを増やし、従って、パーセンテージ分離を小さくするが、規制インダクタンスはγを効果的に減らす。この例では、γ＝１２に対して、パーセンテージ分離は４．０８３３％であり、従って、最も高い共振周波数を有する共振器の分離は、約８８．１ＭＨｚである（すなわち、２１５１．５７ＭＨｚの共振周波数×パーセンテージ分離４．０８３３％）。フィルタ又はその共振器の共振周波数のスパンを比較する別の方法は、共振器の平均集は酢分離であり、この場合は、７７．３２ＭＨｚである。
【００５５】
音響共振器の周波数分離と対照的に、二つの音響共振器間の「周波数差」は、二つの共振器の共振周波数間の全体周波数差を意味し、フィルタの二つの周波数間の周波数差は、二つの共振器間の絶対周波数差である。図２１（ａ）及び２１（ｂ）は、図１８−１９に規定するフィルタのリターンロス（Ｓ１１）を示す。リターンロス最小は、フィルタ回路の共振に対応し、また、初期フィルタ設計の反射ゼロ点に対応する。図２１（ａ）は、フィルタ通過帯域Ｎ１からＮ７の形成を主に担うフィルタの共振を示す。図２１（ａ）に示す最高及び最低の共振間の周波数差は、１０２ＭＨｚであり、又は共振器の平均周波数分離の約１．３２倍である。更に、組み合わせた図２１（ａ）及び２１（ｂ）の最高及び最低の共振間の周波数差は、３４９ＭＨｚ（２１７３−１８２４ＭＨｚ）であり、又は共振器の平均周波数分離の約４．５１倍である。一方、フィルタ内の最高及び最低の共振間の周波数差は、４５９．３７ＭＨｚ（２１５１．５７−１８９２．２ＭＨｚ）であり、又は共振器の平均周波数分離の５．９４倍である。
【００５６】
このように、最終フィルタ回路設計における通過帯域共振の最低共振周波数と最高共振周波数との間の差異は、共振器の平均分離の１．２５倍になると考えられる。
【００５７】
図２に示すネットワーク合成技術に従って設計したマルチバンドフィルタは、従来技術のイメージ設計技術に従って設計したフィルタと対照的に、通過帯域から比較的離れたところにある反射ゼロ点に対応する共振器並びに共振を有すると考えらえる。従来の技術では、反射ゼロ点に対応する共振器及び共振は、通過帯域内にあるか、あるいはこれに非常に近い。
【００５８】
特に、反射ゼロ点に対応する共振は、局所リターンロス（及び／又はＳ１１）最小及び局所挿入ロス（及び／又はＳ２１）最大が、最大周波数分離の約５パーセント以内に合致している周波数、この例では、約４．４０５ＭＨｚ以下で生じる。代替的に、反射ゼロ点に対応する共振は、Ｓ１１の遅延（図示せず）の局所最小値及び最大値で生じる。図２１ｂに見られるように、反射ゼロ点に対応するいくつかの共振（特に、マーカＮ１、Ｎ２及びＮ６−Ｎ９に対応する共振）は、通過帯域（１８５０ＭＨｚ乃至１９１０ＭＨｚ）の外でこの帯域から遠くに位置している。反射ゼロ点に対応する共振と最も近い通過帯域エッジ間の周波数差は、最大周波数分離（この例では約８８．１ＭＨｚ）の１倍以上、おそらく１．２５倍より大きく、おそらく２倍以上である。この特定の例では、反射ゼロ点が、通過帯域のエッジから、最大で平均共振器分離（７７．３２ＭＨｚ）の３．４０倍に位置している。通過帯域幅（６０ＭＨｚ）に対して、反射ゼロ点Ｎ１、Ｎ２は、通過帯域の下側エッジの下４３．３３％と２８．３３％であり、反射ゼロ点Ｎ６、Ｎ７は、通過帯域上側エッジの上１３．３３％及び２６．６７％である。反射ゼロ点Ｎ１、Ｎ２、Ｎ６及びＮ７は、互いに近接している。通過帯域反射ゼロ点Ｎ１、Ｎ２、Ｎ６及びＮ７に近接していない反射ゼロ点Ｎ８、Ｎ９は、通過帯域の上側エッジの上３１１．６７％と４３８．３３％である。最終フィルタ回路設計の挿入ロスは、好ましくは３ｄＢより小さく、より好ましくは２ｄＢより小さい。
【００５９】
図２を参照すると、最終フィルタ回路設計が達成されると、実際のマイクロ波フィルタが最終フィルタ回路設計に基づいて構築される（ステップ７２）。好ましくは、実際のマイクロ波フィルタの回路エレメント値が、最終フィルタ回路設計の対応する回路エレメント値に合致する。
【００６０】
特に、異なる周波数応答の測定は、ネットワーク合成技術５０の様々なポイントで分析され、比較される。一の実施例では、異なる周波数応答の測定が、ステップ６８で生成した音響フィルタ回路設計１５０ａの様々なバージョンに基づいて分析及び比較され、コンピュータ化したフィルタオプティマイザへ入力される予め最適化した回路設計に到達して、ステップ７０において最終フィルタ回路設計を作る。例えば、入力と出力間で異なる音響共振器周波数の注文を実施できる。特に、音響共振器が信号伝送路に沿って配置されているオーダは、変更して複数フィルタソリューションを作ることができ、一またはそれ以上のパフォーマンスパラメータを、各フィルタソリューションについて計算することができ、異なるフィルタソリューションについてのパフォーマンスパラメータを互いに比較して、最も良好なフィルタソリューション（及び、したがって、共振器のオーダー）をこの比較に基づいて選択することができる。パフォーマンスパラメータは、例えば、フィルタ要求における所望のパフォーマンス特性に対する各回路応答を評価するための、特定の周波数あるいは複数の周波数の何れかにおける、挿入ロス、リターンロス、阻止率、グループ遅延、ノード電圧、ブランチ電流、の一つ又はそれ以上である。
【００６１】
その他の実施例では、調査プロセスが共振器の静電容量Ｃ０の実現可能な値、Ｊ−インバータの正（誘電性）及び負（容量性）の値（パリティ）の配列、及びその応答機能を変更しないが、実現可能な低ロス回路の応答を変更する、ロスレス設計において可変であるその他のパラメータに取り組むものである。共振周波数を再配列する調査プロセスについての更なる詳細は、米国特許第７，９２４，１１４号に開示されている。
【００６２】
固定通過帯域と阻止帯域を規定するフィルタ条件についてこの実施例で述べたが、フィルタ条件が複数の再構築できる通過帯域及び／又は阻止帯域を規定できることは自明である。例えば、一実施例では、この設計が二つの状態間で再構築可能である。第１の状態（帯域５と呼ぶ）は、８２４ＭＨｚと８４９ＭＨｚ間の周波数を３．５ｄＢより小さい挿入ロスで通過させ、８６９ＭＨｚと８９４ＭＨｚ間の周波数を少なくとも４０ｄＢで阻止し、第２の状態（帯域８と呼ぶ）は、８８０ＭＨｚと９１５ＭＨｚの間の周波数を３．５ｄＢより小さい挿入ロスで通過させ、９２５ＭＨｚと９６０ＭＨｚ間の周波数を少なくとも４０ｄＢで阻止する（ステップ５２）。回路エレメントタイプは、１５度Ｙ−ｃｕｔ  ＬｉＴａＯ３基板上に構築したＳＡＷ共振器と、１５度Ｙ−ｃｕｔ  ＬｉＴａＯ３基板上に集積したキャパシタとして選択される（ステップ５４）。
【００６３】
次いで、図３に示す初期フィルタ回路構造１００が、周波数応答要求から得られる通過帯域及び／又は阻止帯域に基づいて選択される（ステップ５６）。この場合、共振器の数は６個である。次いで、周波数要求を正規化したスペースにマッピングして（ステップ５８）、ロスレス回路応答が多項比の形で選択され（ステップ６０）、初期フィルタ回路構造１００のマッピングして正規化した回路エレメント値を、結合マトリックス又はパラメータ抽出法を用いて、あるいは等価回路合成技術を用いてこれらの多項式から計算して、初期フィルタ回路設計を作成する（ステップ６２）。
【００６４】
次いで、等価回路変換を初期フィルタ回路設計１００に行って、音響共振器を適応させる（ステップ６４）。同様に、回路変換を行って、初期フィルタ回路石器１００を、共振エレメント１１４の数（この場合は、６個）と同じ複数のサブセット回路設計に分割して、６個のシャント音響共振器を得る。
【００６５】
内部シャント音響共振器を初期フィルタ回路設計１００に組み入れた一の変換技術においては、図６に示すサブセット１３０は、図２２に示すように、アドミッタンスインバータＪＳ１を容量性ＰＩ−ネットワーク（キャパシタ−ＣＳ１、ＣＳ１及び−ＣＳ１）で、アドミッタンスインバータＪ１２を容量性ＰＩ−ネットワーク（キャパシタ−Ｃ１２、Ｃ１２及び−Ｃ１２）で、アドミッタンスインバータＪ１１を容量性ＰＩ−ネットワーク（キャパシタ−Ｃ１１、Ｃ１１及び−Ｃ１１）で、及び共振エレメントＢ１Ｒを、インダクタンス（インダクタＬＲ１）とキャパシタンス（キャパシタＣＲ１）の並列Ｌ−Ｃ共振器組合せで置き換えることによって、変換できる。同様に、図７について述べたとおり、キャパシタ−Ｃ１１、Ｃ１１及び−Ｃ１１からなるＰＩ−ネットワークと、インダクタＬＲ１とキャパシタＣＲ１の並列Ｌ−Ｃ共振器組合せで表す回路サブ構造１３２は、インダクタンス（インダクタＬＲ１’）とキャパシタンス（キャパシタＣＲ１’）でできた直列Ｌ−Ｃ組み合わせ１３４に変換できるＢＶＤモデル１２２の静電容量Ｃ０を適用するためには、図２３に示すように３つの隣接した並列キャパシタンスとサスセプタンス（−ＣＳ１，−Ｃ１２、及びＢ１Ｎ）を、キャパシタンス（Ｃ０Ｒ１’）とサスセプタンス（Ｂ１Ｎ’）で置き換える。Ｃ０Ｒ１’は、ＢＶＤモデル１２２の静電容量を表し、ＢＮ１’は、ＢＮ１−ω（ＣＳ１＋Ｃ１２＋Ｃ０Ｒ１）の関係式で与えられる。このように、図２４に示すように、内部シャント音響共振器１２２が実現できる。初期フィルタ回路設計１００のその他のサブセット１３０も、同様にして変換し、図２５に示すような、６個の内部シャント音響共振器１２２を有する音響フィルタ回路構造１５０ｂが得られる。
【００６６】
音響フィルタ回路構造１５０ｂの回路構造は、次いで実スペースにアンマッピングされ（ステップ６６）、音響フィルタ回路構造１５０ｂに寄生効果を加えて、予め最適化した回路設計とする（ステップ６８）。上述した通り、回路エレメントのロスを、各回路エレメントのＱファクタを関連させることによって含めることができる。この実施例では、直列キャパシタンスＣｍは、Ｑｃｍ＝１０８で規定される関連するＱを有し、静電キャパシタンスＣ０は、Ｑｃ０−１４０で規定される関連するＱを有し、直列インダクタンスＬｍがＱＬｍ＝３０００で規定される関連するＱを有する。残りのインダクタは、ＱＵ＝６０で規定される関連するＱを有し、残りのキャパシタは、ＱＵ＝２００で規定される関連するＱを有する。母線（内部接続）抵抗ＲＳ＝０．５オームも各音響共振器に加わる。この実施例では、３ｐＦ／（ｍｍゲート幅）と１．０オーム＊（ｍｍゲート幅）のスイッチングパラサイトも加えられる。
【００６７】
次いで、予め最適化されたフィルタ回路設計を、光ＥＲＯ技術を用いてコンピュータフィルタオプティマイザに入力して、最終回路設計を作成する（ステップ７０）。最適化の前に、図２６に示すように、二つの帯域間でインピーダンスが異なる各ブランチにスイッチを加えて、最適化するべき二つの別の設計から単一回路を作成する。各スイッチのゲート幅、インダクタ又はキャパシタ（必要であれば）の値、及びこのブランチの回路構成を選択して、所定のブランチのインピーダンスが、一方のスイッチ状態で所望の帯域５のインピーダンスになり、他方のスイッチ状態で所望の帯域８のインピーダンスになるようにする。ついで、組み合わせた回路上でＥＲＯ技術を繰り返す。最適化プロセスによって、各共振器について共振周波数ωＲと静電キャパシタンスＣ０となり、図２７に示すようなこのキャパシタとインダクタのキャパシタンスとインダクタンスとなる。これらは、シミュレーションを行ったときに、図２８に示す帯域５の周波数応答と、図２９に示す帯域８の周波数応答となる。
【００６８】
上述した通り、異なる周波数応答の調査を、ネットワーク合成技術５０における様々なポイントで分析し、比較する。一実施例では、異なる周波数応答の調査を、ステップ６８で作成した音響フィルタ回路設計１５０ａの異なるバージョンに基づいて分析し、比較して、コンピュータ化したフィルタオプチマイザに入力し、ステップ７０において予め最適化した回路設計を作成した。例えば、回路対（一の帯域５と一の帯域８）を、共振器周波数の各オーダリングと、Ｊインバータ（インダクタ又はキャパシタ）の各パリティと、共振器の静電容量Ｃ０の値の選択とによって生成する。この調査プロセスにおいては、共振周波数のオーダリングの可能な配列全て、可能なパリティすべて、実際の静電容量Ｃ０の値の範囲である、０．９５、１．９、３．８、及び７．６ｐＦを用いて、各設計について通過帯域中心周波数における挿入ロスを計算する。一の設計対（共振器のオーダと静電容量Ｃ０の値が同じである一の帯域５と一の帯域８）を選択する。
【００６９】
これまでに述べた実施例は、動的に再構築可能である通過帯域及び／又は阻止帯域を具えるが、ネットワーク合成技術に従って構築したフィルタが、フィルタが最終的に完成する前に再構築可能であるが、フィルタの完成後は固定されている固定通過帯域及び／又は阻止帯域を有していてもよいことは自明である。例えば、図３０に示す一実施例では、ロスレス回路モデルを実現でき、中心周波数が８３６．５ＭＨｚ（帯域５）又は８９７．５ＭＨｚ（帯域８）の通過帯域を有するフィルタができる。このロスレス回路は、ＳＡＷ共振器を用いて図３に示す初期フィルタ回路設計１００を変換することによって作った。
【００７０】
３つの内部シャント音響共振器を初期フィルタ回路設計１００に組み込んだ変換技術では、図１０−１３に示す変換技術を用いて、回路サブセット（各々、各ノード１０８から設置した共振エレメント１１４（サスセプタンスＢＲ）と、共振エレメント１１４に直列に接続した非共振エレメント１１６（アドミッタンスインバータＪ）と、各ノード１０８から共振エレメント１１４（サスセプタンスＢＲ）に並列に設置した非共振エレメント１１８（サスセプタンスＢＮ）を具える）を、３個の内部シャント音響共振器に変換できる。この回路エレメントタイプは、４２度Ｙ−ｃｕｔ  ＬｉＴａＯ３基板上に構築したＳＡＷ共振器と、４２度Ｙ−ｃｕｔ  ＬｉＴａＯ３基板に集積したキャパシタとして選択される。
【００７１】
フィルタは、共振器（この場合、ＣＳ１，Ｃ１２、Ｃ２３、Ｃ３Ｌ）と非共振シャントエレメント（この場合、ＬＳ，Ｌ１，Ｌ２，Ｌ３，ＬＬ）間の直列エレメントの値を変えることによって完成前に再構築できる。次いで、フィルタは、帯域５についての非共振エレメントの値か、帯域８についての非共振エレメントの値を用いて、構築できる。最適化プロセスにより、各共振器に静電容量Ｃ０が生まれ、キャパシタとインダクタのキャパシタンス及びインダクタンスは、図３０に示すように、シミュレーションをしたときに、図３１に示す帯域５の周波数応答及び図３２に示す帯域８の周波数応答になる。
【００７２】
本発明の特定の実施例を説明したが、上述の説明は本発明をこれらの実施例に限定するものではない。当業者には、本発明の精神と範囲から外れることなく、様々な変更及び変形ができることは自明である。例えば、本発明は単入力及び単出力のフィルタをはるかに超えており、本発明の特定の実施例は、デュプレクサ、マルチプレクサ、チャネライザ、リアクティブスイッチ、その他といった、低ロス選択制回路を使用できるものを形成するのに使用できる。従って、本発明は、特許請求の範囲に規定した本発明の精神及び範囲内にある、代替、変形及び均等物をカバーすることを意図している。
【図１】
0006603268.tif 000010
【図２】
0006603268.tif 000011
【図３】
0006603268.tif 000012
【図４】
0006603268.tif 000013
【図５】
0006603268.tif 000014
【図６】
0006603268.tif 000015
【図７】
0006603268.tif 000016
【図８】
0006603268.tif 000017
【図９】
0006603268.tif 000018
【図１０】
0006603268.tif 000019
【図１１】
0006603268.tif 000020
【図１２】
0006603268.tif 000021
【図１３】
0006603268.tif 000022
【図１４】
0006603268.tif 000023
【図１５】
0006603268.tif 000024
【図１６】
0006603268.tif 000025
【図１７】
0006603268.tif 000026
【図１８】
0006603268.tif 000027
【図１９】
0006603268.tif 000028
【図２０】
0006603268.tif 000029
【図２１】
0006603268.tif 000030
【図２２】
0006603268.tif 000031
【図２３】
0006603268.tif 000032
【図２４】
0006603268.tif 000033
【図２５】
0006603268.tif 000034
【図２６】
0006603268.tif 000035
【図２７】
0006603268.tif 000036
【図２８】
0006603268.tif 000037
【図２９】
0006603268.tif 000038
【図３０】
0006603268.tif 000039
【図３１】
0006603268.tif 000040
【図３２】
0006603268.tif 000041