(57)【特許請求の範囲】
【請求項１】
絶縁シートと、
前記絶縁シートの上面及び下面のいずれか一つ以上に配置された連結導体部と、
前記絶縁シートの上面に配置され、複数の誘電体層及び前記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体、及び前記セラミック本体の外周面に配置された第１及び第２外部電極を含む積層セラミックキャパシタと、タンタル粉末を含み、一端部側にタンタルワイヤーが配置された本体部を含むタンタルキャパシタとが結合した複合体と、
前記複合体を覆うように配置されたモールディング部と、
前記モールディング部の長さ方向の第１側面及び下面に配置され、前記タンタルワイヤー及び前記第１外部電極と連結された陽極端子と、
前記モールディング部の長さ方向の第２側面及び下面に配置され、前記タンタルキャパシタの本体部及び前記第２外部電極と連結された陰極端子と、を含み、
前記タンタルワイヤーは、前記モールディング部の長さ方向の第１側面に露出し、
前記連結導体部は、前記タンタルキャパシタの本体部と連結され前記モールディング部の長さ方向の第２側面に露出する第１連結導体部と、それぞれ前記積層セラミックキャパシタの前記第１及び第２外部電極と連結され前記モールディング部の長さ方向の第１側面及び第２側面に露出する第２連結導体部と、を含む、複合電子部品。
【請求項２】
前記連結導体部は、前記第１及び第２外部電極とそれぞれ連結される、請求項１に記載の複合電子部品。
【請求項３】
前記陽極端子と前記第１外部電極は前記連結導体部を通じて連結される、請求項１または２に記載の複合電子部品。
【請求項４】
前記陰極端子と前記第２外部電極は前記連結導体部を通じて連結される、請求項１から３のいずれか１項に記載の複合電子部品。
【請求項５】
前記連結導体部は、前記モールディング部の長さ方向の第２側面に露出する引出部と、前記引出部から第１方向に延長されて配置された第１延長部及び第２延長部と、を含む、請求項１から４のいずれか１項に記載の複合電子部品。
【請求項６】
前記第２延長部は、前記第１延長部より短く形成される、請求項５に記載の複合電子部品。
【請求項７】
前記連結導体部と前記タンタルキャパシタ、及び前記連結導体部と前記積層セラミックキャパシタは導電性ペーストで連結される、請求項１から６のいずれか１項に記載の複合電子部品。
【請求項８】
前記陽極端子及び前記陰極端子は、下面下地層と、前記下面下地層と連結された側面下地層と、前記下面下地層及び側面下地層を覆うように配置されためっき層と、を含む、請求項１から７のいずれか１項に記載の複合電子部品。
【請求項９】
前記下面下地層はエッチングによって形成される、請求項８に記載の複合電子部品。
【請求項１０】
前記側面下地層は蒸着によって形成される、請求項８または９に記載の複合電子部品。
【請求項１１】
前記積層セラミックキャパシタは、前記タンタルキャパシタの側面、上面及び下面のいずれか一つ以上に結合する、請求項１から１０のいずれか１項に記載の複合電子部品。
【請求項１２】
前記積層セラミックキャパシタと前記タンタルキャパシタの間には絶縁層が配置される、請求項１から１１のいずれか１項に記載の複合電子部品。
【請求項１３】
前記タンタルキャパシタと前記積層セラミックキャパシタの結合体積比（タンタルキャパシタ：積層セラミックキャパシタ）は２：８〜９：１である、請求項１から１２のいずれか１項に記載の複合電子部品。
【請求項１４】
入力される入力信号の周波数に対する等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）のグラフにおいて、自己共振周波数（ＳＲＦ、Ｓｅｌｆ  Ｒｅｓｏｎａｎｔ  Ｆｒｅｑｕｅｎｃｙ）を基準に以前または以後の周波数領域のうち少なくとも一つの領域において等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）の変曲点が発生する、請求項１から１３のいずれか１項に記載の複合電子部品。
【請求項１５】
電力管理部によって変換された電源の供給を受ける入力端子と、
複数の誘電体層及び前記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体、及び前記セラミック本体の外周面に配置された第１及び第２外部電極を含む積層セラミックキャパシタと、タンタル粉末を含み、一端部側にタンタルワイヤーが形成された本体部を含むタンタルキャパシタとを含むことで前記電源を安定化させる電源安定化部と、
前記電源のリップル（Ｒｉｐｐｌｅ）をバイパスする接地端子と、を含み、
前記電源安定化部は、前記供給された電源のリップル（Ｒｉｐｐｌｅ）を減少させ、
前記電源安定化部は、
絶縁シートと、
前記絶縁シートの上面及び下面のいずれか一つ以上に配置された連結導体部と、
前記積層セラミックキャパシタと、前記タンタルキャパシタとが結合した複合体を覆うように配置されたモールディング部と、
前記モールディング部の長さ方向の第１側面及び下面に配置され、前記タンタルワイヤー及び前記第１外部電極と連結された陽極端子と、
前記モールディング部の長さ方向の第２側面及び下面に配置され、前記タンタルキャパシタの本体部及び前記第２外部電極と連結された陰極端子と、をさらに含み、
前記タンタルワイヤーは、前記モールディング部の長さ方向の第１側面に露出し、
前記連結導体部は、前記タンタルキャパシタの本体部と連結され前記モールディング部の長さ方向の第２側面に露出する第１連結導体部と、それぞれ前記積層セラミックキャパシタの前記第１及び第２外部電極と連結され前記モールディング部の長さ方向の第１側面及び第２側面に露出する第２連結導体部と、を含む、複合電子部品。
【請求項１６】
上部に電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置された請求項１から１５のいずれか１項に記載の複合電子部品と、
前記電極パッドと前記複合電子部品を連結するはんだと、を含む、複合電子部品の実装基板。
【請求項１７】
バッテリーと、
前記バッテリーから供給された電源を安定化させる第１電源安定化部と、
前記第１電源安定化部から提供された電源をスイッチング動作を通じて変換する電力管理部と、
前記電力管理部から提供された電源を安定化させる第２電源安定化部と、を含み、
前記第１電源安定化部または前記第２電源安定化部は、複数の誘電体層及び前記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体、及び前記セラミック本体の外周面に配置された第１及び第２外部電極を含む積層セラミックキャパシタと、タンタル粉末を含み、一端部側にタンタルワイヤーが形成された本体を含むタンタルキャパシタとが結合した複合電子部品を含み、前記複合電子部品は、前記供給された電源のリップル（Ｒｉｐｐｌｅ）を減少させ、
前記複合電子部品は、
絶縁シートと、
前記絶縁シートの上面及び下面のいずれか一つ以上に配置された連結導体部と、
前記複合電子部品を覆うように配置されたモールディング部と、
前記モールディング部の長さ方向の第１側面及び下面に配置され、前記タンタルワイヤー及び前記第１外部電極と連結された陽極端子と、
前記モールディング部の長さ方向の第２側面及び下面に配置され、前記タンタルキャパシタの本体部及び前記第２外部電極と連結された陰極端子と、をさらに含み、
前記タンタルワイヤーは、前記モールディング部の長さ方向の第１側面に露出し、
前記連結導体部は、前記タンタルキャパシタの本体部と連結され前記モールディング部の長さ方向の第２側面に露出する第１連結導体部と、それぞれ前記積層セラミックキャパシタの前記第１及び第２外部電極と連結され前記モールディング部の長さ方向の第１側面及び第２側面に露出する第２連結導体部と、を含む、電源安定化ユニット。
【請求項１８】
前記電力管理部は、
１次側及び２次側が互いに絶縁されるトランスフォーマと、
前記トランスフォーマの１次側に位置し、前記第１電源安定化部から提供された電源をスイッチングするスイッチ部と、
前記スイッチ部のスイッチング動作を制御するＰＷＭ  ＩＣと、
前記トランスフォーマの２次側に位置し、前記変換された電源を整流する整流部と、を含む、請求項１７に記載の電源安定化ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の受動素子を備えた複合電子部品に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの多様な電子製品の印刷回路基板に装着されて電気を充電または放電させる役割をするチップ形態のコンデンサである。
【０００３】
このような積層セラミックキャパシタ（ＭＬＣＣ、Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型でありながら、高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として用いられることができる。
【０００４】
上記積層セラミックキャパシタは、複数の誘電体層と、上記誘電体層の間に異なる極性を有する内部電極と、が交互に積層された構造を有することができる。
【０００５】
このとき、上記誘電体層は圧電性及び電歪性を有するため、積層セラミックキャパシタに直流または交流電圧が印加されると、上記内部電極の間で圧電現象が生じて振動が発生する可能性がある。
【０００６】
このような振動は、積層セラミックキャパシタの外部電極と連結されたはんだを通じて上記積層セラミックキャパシタが実装された印刷回路基板に伝達され、上記印刷回路基板全体が音響放射面となり、雑音となる振動音を発生させる。
【０００７】
上記振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当し、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）という。
【０００８】
そのため、上記アコースティックノイズを減少させるために、積層セラミックキャパシタの下部カバー層を増加させた形態の製品が研究されている。
【０００９】
しかし、アコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）の低減効果により優れた製品に対する研究はさらに必要な実情にある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開１９９７−３２６３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、アコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）の低減効果に優れた複合電子部品を提供することを目的の一つとする。
【００１２】
また、本発明は、低いＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）／ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ）、向上したＤＣ−ｂｉａｓ特性及び薄いチップの厚さを有する複合電子部品を提供することを目的の一つとする。
【課題を解決するための手段】
【００１３】
本発明の一実施形態によると、積層セラミックキャパシタとタンタルキャパシタとが結合した複合体を含み、入力される入力信号の周波数に対する等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）のグラフにおいて、自己共振周波数（ＳＲＦ、Ｓｅｌｆ  Ｒｅｓｏｎａｎｔ  Ｆｒｅｑｕｅｎｃｙ）を基準に以前または以後の周波数領域のうち少なくとも一つの領域において等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）の変曲点が発生する複合電子部品が提供される。
【００１４】
本発明の他の実施形態によると、絶縁シートと、上記絶縁シートの上面及び下面のいずれか一つ以上に配置された連結導体部と、上記絶縁シートの上面に配置され、複数の誘電体層及び上記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体、及び上記セラミック本体の外周面に配置された第１及び第２外部電極を含む積層セラミックキャパシタと、タンタル粉末を含み、一端部側にタンタルワイヤーが配置された本体部を含むタンタルキャパシタとが結合した複合体と、上記複合体を覆うように配置されたモールディング部と、上記モールディング部の長さ方向の第１側面及び下面に配置され、上記タンタルワイヤー及び上記第１外部電極と連結された陽極端子と、及び上記モールディング部の長さ方向の第２側面及び下面に配置され、上記タンタルキャパシタの本体部及び上記第２外部電極と連結された陰極端子と、を含む複合電子部品が提供される。
【００１５】
本発明の他の実施形態によると、電力管理部によって変換された電源の供給を受ける入力端子と、複数の誘電体層及び上記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体からなる積層セラミックキャパシタと、タンタル粉末を含み、一端部側にタンタルワイヤーが形成された本体部からなるタンタルキャパシタとを含むことで上記電源を安定化させる電源安定化部と、上記電源のリップル（Ｒｉｐｐｌｅ）をバイパスする接地端子と、を含み、上記電源安定化部は、上記供給された電源のリップル（Ｒｉｐｐｌｅ）を減少させる複合電子部品が提供される。
【００１６】
本発明のさらに他の実施形態によると、上部に電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された上記複合電子部品と、上記電極パッドと上記複合電子部品を連結するはんだと、を含む複合電子部品の実装基板が提供される。
【００１７】
本発明のさらに他の実施形態によると、バッテリーと、上記バッテリーから供給された電源を安定化させる第１電源安定化部と、上記第１電源安定化部から提供された電源をスイッチング動作を通じて変換する電力管理部と、上記電力管理部から提供された電源を安定化させる第２電源安定化部と、を含み、上記第１電源安定化部または第２電源安定化部は、複数の誘電体層及び上記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体からなる積層セラミックキャパシタと、タンタル粉末を含み、一端部側にタンタルワイヤーが形成された本体からなるタンタルキャパシタとが結合した複合電子部品を含み、上記複合電子部品は、上記供給された電源のリップル（Ｒｉｐｐｌｅ）を減少させる電源安定化ユニットが提供される。
【発明の効果】
【００１８】
本発明の開示により、アコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）の低減効果に優れた複合電子部品が提供されることができる。
【００１９】
また、本発明の開示により、高容量を具現することができ、低いＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）／ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ）、向上したＤＣ−ｂｉａｓ特性、及び薄いチップの厚さを有する複合電子部品が提供されることができる。
【図面の簡単な説明】
【００２０】
【図１ａ】本発明の一実施形態による複合電子部品及び他の比較例による周波数に対する等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）を示すグラフである。
【図１ｂ】本発明の一実施形態による複合電子部品及び他の比較例による周波数に対するインピーダンスを示すグラフである。
【図２】本発明の第１実施形態による複合電子部品の端子電極及びモールディング部を投影して示す斜視図である。
【図３】図２のＡ方向から見た側面図である。
【図４】図３のＣ１及びＣ２領域の拡大図である。
【図５】図２のＢ方向から内部を投影して示す上部平面図である。
【図６】連結導体部の一実施例を示す平面図である。
【図７】連結導体部の他の実施例を示す平面図である。
【図８】本発明の第２実施形態による複合電子部品を概略的に示す斜視図である。
【図９】本発明の第３実施形態による複合電子部品を概略的に示す斜視図である。
【図１０】本発明の実施例及び比較例による時間に対する出力電圧（Ｏｕｔｐｕｔ  Ｖｏｌｔａｇｅ）を示すグラフである。
【図１１】本発明の一実施形態による複合電子部品において、積層セラミックキャパシタ及びタンタルキャパシタの体積比によるＥＳＲに対する電圧リップル（Ｖｏｌｔａｇｅ  Ｒｉｐｐｌｅ、ΔＶ）を示すグラフである。
【図１２】駆動電源が必要な所定の端子にバッテリー及び電力管理部を通じて駆動電源を供給する駆動電源供給システムを示す図面である。
【図１３】図２の複合電子部品が印刷回路基板に実装された形状を示す斜視図である。
【図１４】本発明の一実施例による複合電子部品を含む電源安定化ユニットの回路図をより詳細に示す図面である。
【発明を実施するための形態】
【００２１】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２２】
本発明の実施形態を明確に説明するために、六面体の方向を定義すると、図面に示されるＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向を示す。
【００２３】
＜複合電子部品＞
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。
【００２４】
図１ａは本発明の一実施形態による複合電子部品及び他の比較例による周波数に対する等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）を示すグラフであり、図１ｂは本発明の一実施形態による複合電子部品及び他の比較例による周波数に対するインピーダンスを示すグラフである。
【００２５】
図１ａ及び図１ｂを参照すると、本発明の一実施形態による複合電子部品は、入力される入力信号の周波数に対する等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）及びインピーダンスのグラフにおいて、自己共振周波数（ＳＲＦ、Ｓｅｌｆ  Ｒｅｓｏｎａｎｔ  Ｆｒｅｑｕｅｎｃｙ）を基準に以前または以後の周波数領域のうち少なくとも一つの領域に等価直列抵抗（ＥＳＲ）及びインピーダンスの変曲点が発生する。
【００２６】
即ち、本発明の一実施形態によると、周波数に対するインピーダンスのグラフにおいて、低周波領域ではタンタルキャパシタのインピーダンスが示され、高周波領域では積層セラミックキャパシタのインピーダンスが示される。
【００２７】
これにより、入力される入力信号の周波数に対する等価直列抵抗（ＥＳＲ）及びインピーダンスグラフにおいて、自己共振周波数（ＳＲＦ、Ｓｅｌｆ  Ｒｅｓｏｎａｎｔ  Ｆｒｅｑｕｅｎｃｙ）を基準に以前または以後の周波数領域のうち少なくとも一つの領域に等価直列抵抗（ＥＳＲ）及びインピーダンスの変曲点が発生する。
【００２８】
上記等価直列抵抗（ＥＳＲ）及びインピーダンスの変曲点は、自己共振周波数（ＳＲＦ、Ｓｅｌｆ  Ｒｅｓｏｎａｎｔ  Ｆｒｅｑｕｅｎｃｙ）を基準に以前または以後の周波数領域のうち少なくとも一つの領域に発生することができ、以前及び以後の周波数領域全てにおいて発生することもできる。
【００２９】
上記等価直列抵抗（ＥＳＲ）及びインピーダンスの変曲点が自己共振周波数（ＳＲＦ、Ｓｅｌｆ  Ｒｅｓｏｎａｎｔ  Ｆｒｅｑｕｅｎｃｙ）を基準に以前または以後の周波数領域のうち少なくとも一つの領域に発生するため、本発明の一実施形態による複合電子部品は低いＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）を具現することができる。
【００３０】
本発明の一実施形態による複合電子部品は、積層セラミックキャパシタがタンタルキャパシタと結合した複合体を含む。
【００３１】
本発明の一実施形態によると、上記積層セラミックキャパシタとタンタルキャパシタが並列連結されることができる。
【００３２】
本発明の一実施形態によると、上記複合電子部品は、積層セラミックキャパシタとタンタルキャパシタが実装される絶縁シート、及び上記積層セラミックキャパシタとタンタルキャパシタを覆うように形成されたモールディング部を含む。
【００３３】
本発明の一実施形態によると、上記複合電子部品は、積層セラミックキャパシタ及び／またはタンタルキャパシタと電気的に連結された陽極端子及び陰極端子を含む。
【００３４】
本発明の一実施形態によると、上記複合電子部品は、リードフレームがないタンタルキャパシタの組立構造内に積層セラミックキャパシタを配置してタンタルキャパシタと積層セラミックキャパシタを並列連結することにより、高容量を具現することができる。
【００３５】
本発明の一実施形態によると、タンタルキャパシタと積層セラミックキャパシタの間には絶縁層が配置されることができ、上記絶縁層によって電気的なショートを防止することができる。
【００３６】
以下では、本発明の一実施形態による複合電子部品の具体的な構造についてより詳細に説明する。
【００３７】
図２は本発明の第１実施形態による複合電子部品の端子電極及びモールディング部を投影して示す斜視図である。
【００３８】
図２を参照すると、本発明の第１実施形態による複合電子部品は、絶縁シート１４０と、絶縁シート１４０の上面及び下面のいずれか一つ以上に配置された連結導体部１４１、１４２と、絶縁シート１４０の上面に配置され、複数の誘電体層及び上記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体１１１、及びセラミック本体１１１の外周面に配置された第１外部電極１３１及び第２外部電極１３２を含む積層セラミックキャパシタ１１０と、タンタル粉末を含み、一端部側にタンタルワイヤー１２１が配置された本体部１２２を含むタンタルキャパシタ１２０とが結合した複合体１３０と、を含む。
【００３９】
積層セラミックキャパシタ１１０としては、特に制限されないが、一般的に用いられる積層セラミックキャパシタが適用されることができる。
【００４０】
例えば、積層セラミックキャパシタ１１０は、複数の誘電体層、及び上記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体１１１を含む。
【００４１】
また、積層セラミックキャパシタ１１０は、セラミック本体１１１の外周面に配置された第１外部電極１３１及び第２外部電極１３２を含む。
【００４２】
第１外部電極１３１及び第２外部電極１３２は、導電性金属を含む導電性ペーストによって形成されることができる。
【００４３】
上記導電性金属は、これに制限されないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金であることができる。
【００４４】
本発明の一実施形態によると、一般の積層セラミックキャパシタと異なって、第１外部電極１３１及び第２外部電極１３２上にニッケル／スズ（Ｎｉ／Ｓｎ）のめっき層を配置しなくてもよい。
【００４５】
上記複合電子部品は、後述の通り、絶縁シート１４０の上面に配置された積層セラミックキャパシタ１１０とタンタルキャパシタ１２０を含む複合体１３０を覆うように配置されたモールディング部１５０を含むため、積層セラミックキャパシタ１１０の第１外部電極１３１及び第２外部電極１３２上にめっき層を形成する必要がない。
【００４６】
これにより、積層セラミックキャパシタ１１０のセラミック本体１１１の内部にめっき液が浸透して信頼性が低下するという問題がない。
【００４７】
本発明の一実施形態によると、タンタルキャパシタ１２０は、本体部１２２及びタンタルワイヤー１２１を含み、タンタルワイヤー１２１は長さ方向の一部が露出するように本体部１２２の内部に埋設されることができる。
【００４８】
これに制限されないが、タンタルキャパシタ１２０の本体部１２２は、陽極体、誘電体層、固体電解質層、カーボン層、及び陰極層を含むことができる。
【００４９】
上記陽極体は、タンタル材質を用いて形成され、タンタル粉末の多孔質焼結体からなることができる。
【００５０】
上記陽極体の表面には誘電体層が形成されることができる。上記誘電体層は、上記陽極体の表面が酸化されて形成されることができる。例えば、上記誘電体層は、上記陽極体をなすタンタルの酸化物である酸化タンタル（Ｔａ２Ｏ５）からなる誘電体で構成され、上記陽極体の表面上に所定の厚さで形成されることができる。
【００５１】
また、上記誘電体層の表面上には固体電解質層が形成されることができる。上記固体電解質層は導電性高分子を含むことができる。
【００５２】
上記固体電解質層は、導電性高分子で形成される場合、化学重合法または電解重合法によって上記誘電体層の表面に形成されることができる。上記導電性高分子材料としては、導電性を有する高分子材料であれば特に限定されないが、例えば、ポリピロール、ポリチオフェン、ポリアニリンなどを含むことができる。
【００５３】
上記固体電解質層上には炭素を含むカーボン層が配置されることができる。
【００５４】
上記カーボン層は、カーボンペーストで形成されることができ、天然黒鉛やカーボンブラックなどの導電性炭素材料粉末をバインダーや分散剤などと混合した状態で、水中または有機溶剤中に分散させたカーボンペーストを上記固体電解質層上に塗布して形成することができる。
【００５５】
上記カーボン層上には陰極端子との電気的連結性を向上させるために、導電性金属を含む陰極層が配置されることができ、上記陰極層に含まれた導電性金属は銀（Ａｇ）であることができる。
【００５６】
上記タンタルキャパシタは、特に制限されないが、例えば、内部リードフレームがない構造のタンタルキャパシタが用いられることができる。
【００５７】
本発明の一実施形態によると、積層セラミックキャパシタとタンタルキャパシタとが結合した複合体を含む複合電子部品の構造により、アコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）の低減効果に優れ、高容量を具現することができ、低いＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）／ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ）、向上したＤＣ−ｂｉａｓ特性及び薄いチップの厚さを有することができる。
【００５８】
上記タンタルキャパシタは、高容量を具現することができ、優れたＤＣ−ｂｉａｓ特性、及び基板への実装時にアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）がまったく発生しないという特性を有する。
【００５９】
これに対し、上記タンタルキャパシタは、等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）が高いという問題がある。
【００６０】
一方、上記積層セラミックキャパシタは、等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）及び等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ）が低いという特性を有するが、タンタルキャパシタに比べてＤＣ−ｂｉａｓ特性がよくなく、高容量を具現することが困難であるという短所がある。
【００６１】
また、上記積層セラミックキャパシタは、チップの厚さが厚く、基板への実装時にアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）が発生するという問題がある。
【００６２】
しかし、本発明の一実施形態による複合電子部品は、積層セラミックキャパシタとタンタルキャパシタとが結合した複合体を含むため、タンタルキャパシタの短所である高い等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）を減少させることができる。
【００６３】
また、上記積層セラミックキャパシタの短所であるＤＣ−ｂｉａｓ特性の低下を改善させることができ、厚いチップの厚さを薄く具現することができる。
【００６４】
なお、基板への実装時にアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）が発生する積層セラミックキャパシタと、アコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）がまったく発生しないタンタルキャパシタを一定の体積比で結合することにより、アコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）の低減効果に優れることができる。
【００６５】
さらに、上記複合電子部品において、上記積層セラミックキャパシタの外部電極上にめっき層を形成しないため、めっき液の浸透による信頼性の低下の問題がない。
【００６６】
本発明の一実施形態によると、タンタルキャパシタ１２０と積層セラミックキャパシタ１１０の結合体積比（タンタルキャパシタ：積層セラミックキャパシタ）は２：８〜９：１であることができる。
【００６７】
タンタルキャパシタ１２０と積層セラミックキャパシタ１１０の結合体積比（タンタルキャパシタ：積層セラミックキャパシタ）が２：８〜９：１を満たすように調節することにより、等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）の値が低く、アコースティックノイズの改善効果に優れた複合電子部品を具現することができる。
【００６８】
より好ましくは、上記タンタルキャパシタと積層セラミックキャパシタの結合体積比は５：５〜７：３の比率で結合することができる。
【００６９】
上記結合体積比において、タンタルキャパシタが５未満である場合は高容量の電子部品を具現することができず、７を超過する場合は等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）及び電圧リップル（ΔＶ、Ｖｏｌｔａｇｅ  Ｒｉｐｐｌｅ）の値が上昇しかねない。
【００７０】
本発明の第１実施形態によると、複合体１３０において、積層セラミックキャパシタ１１０はタンタルキャパシタ１２０の側面に結合することができる。
【００７１】
積層セラミックキャパシタ１１０とタンタルキャパシタ１２０を結合する方法は、特に制限されないが、タンタルキャパシタ１２０の側面に接着剤を塗布して結合することができる。
【００７２】
積層セラミックキャパシタ１１０とタンタルキャパシタ１２０は並列連結されることができる。
【００７３】
本発明の一実施形態によると、図２に示されているように、積層セラミックキャパシタ１１０及びタンタルキャパシタ１２０は絶縁シート１４０上に配置されることができる。
【００７４】
絶縁シート１４０は、絶縁特性を示すものであれば特に制限されず、セラミック系材料などの絶縁性材料を用いて製作されることができる。
【００７５】
絶縁シート１４０の上面及び下面のいずれか一つ以上には連結導体部１４１、１４２が配置されることができる。
【００７６】
連結導体部１４１、１４２は、後述の通り、導電性金属を含んでモールディング部外部の陽極及び陰極端子と内部の複合体を電気的に連結することができるものであればその形態は特に制限されない。
【００７７】
例えば、図２に示されているように、連結導体部１４１、１４２は、金属パッドの形状であることができるが、これに制限されない。
【００７８】
また、連結導体部１４１、１４２は、導電性金属として銅（Ｃｕ）を含むことができるが、これに制限されない。
【００７９】
連結導体部１４１、１４２は、後述の通り、積層セラミックキャパシタ１１０の第１外部電極１３１及び第２外部電極１３２とそれぞれ連結されることができる。
【００８０】
また、陽極端子と積層セラミックキャパシタ１１０の第１外部電極、及び陰極端子と積層セラミックキャパシタ１１０の第２外部電極が連結導体部１４１、１４２を通じて連結されることができる。
【００８１】
なお、タンタルキャパシタ１２０の本体部１２２と陰極端子も連結導体部１４２を通じて連結されることができるが、これに制限されない。
【００８２】
積層セラミックキャパシタ１１０とタンタルキャパシタ１２０の間には絶縁層１７０が配置されることができ、絶縁層１７０によって複合電子部品内に配置された各素子の電気的なショートを防止することができる。
【００８３】
モールディング部１５０は、積層セラミックキャパシタ１１０とタンタルキャパシタ１２０、及び積層セラミックキャパシタとタンタルキャパシタが配置された絶縁シート１４０の上面を覆うように形成される。
【００８４】
モールディング部１５０は、積層セラミックキャパシタ１１０とタンタルキャパシタ１２０が外部環境から保護されるようにし、主にエポキシまたはシリカ系のＥＭＣなどで構成されるが、本発明はこれに限定されない。
【００８５】
モールディング部１５０により、本発明の一実施形態による複合電子部品は、積層セラミックキャパシタ１１０とタンタルキャパシタ１２０とが結合した一つの部品として具現されることができる。
【００８６】
本発明の一実施形態によると、タンタルワイヤー１２１は、モールディング部１５０の長さ方向の第１側面に露出することができる。
【００８７】
タンタルキャパシタ１２０は、内部リードフレームがない構造のタンタルキャパシタであり、タンタルワイヤー１２１がモールディング部１５０の長さ方向の第１側面に露出することができるため、従来の構造に比べて容量を最大限に具現することができる。
【００８８】
一方、連結導体部１４１、１４２は、モールディング部１５０の長さ方向の両側面に露出することができる。
【００８９】
以下では、本発明の一実施形態による複合電子部品に含まれた積層セラミックキャパシタ及びタンタルキャパシタが端子電極と連結される構造を説明するが、本発明はこれに制限されない。
【００９０】
図３は図２のＡ方向から見た側面図であり、図４は図３のＣ１及びＣ２領域の拡大図である。
【００９１】
図３及び図４を参照すると、端子電極は陽極端子１６１及び陰極端子１６２を含むことができる。
【００９２】
陽極端子１６１は、モールディング部１５０の長さ方向の第１側面及び下面の一部に配置され、タンタルワイヤー１２１及び積層セラミックキャパシタ１１０の第１外部電極１３１と連結される。また、陰極端子１６２は、モールディング部１５０の長さ方向の第２側面及び下面の一部に配置され、タンタルキャパシタ１２０の本体部１２２及び積層セラミックキャパシタ１１０の第２外部電極１３２と連結されることができる。
【００９３】
陽極端子１６１と積層セラミックキャパシタ１１０の第１外部電極１３１は連結導体部のうち一つである連結導体部１４１を通じて連結されることができ、陰極端子１６２と積層セラミックキャパシタ１１０の第２外部電極１３２は連結導体部のうち他の一つである連結導体部１４２を通じて連結されることができる。
【００９４】
本発明の一実施形態によると、陽極端子１６１はモールディング部１５０の長さ方向の第１側面から絶縁シート１４０の下面の一部まで延長されるように形成されることができ、陰極端子１６２はモールディング部１５０の長さ方向の第２側面から絶縁シート１４０の下面の一部まで延長されるように形成されることができる。また、絶縁シート１４０の下面において陽極端子１６１と陰極端子１６２は互いに離れて形成されることができる。
【００９５】
陽極端子１６１はモールディング部１５０の長さ方向の第１側面に配置された陽極側面端子部Ａｓ及び絶縁シート１４０の下面に配置された陽極下面端子部Ａｂを含むことができ、陰極端子１６２はモールディング部１５０の長さ方向の第２側面に配置された陰極側面端子部Ｃｓ及び絶縁シート１４０の下面に配置された陰極下面端子部Ｃｂを含むことができる。
【００９６】
本発明の一実施形態によると、陽極端子１６１は、下面下地層１６１ａ、下面下地層１６１ａと連結された側面下地層１６１ｂ、１６１ｃ、及び下面下地層１６１ａと側面下地層１６１ｂ、１６１ｃを覆うように配置されためっき層１６１ｄ、１６１ｅを含むことができる。
【００９７】
また、陰極端子１６２は、下面下地層１６２ａ、下面下地層１６２ａと連結された側面下地層１６２ｂ、１６２ｃ、及び下面下地層１６２ａと側面下地層１６２ｂ、１６２ｃを覆うように配置されためっき層１６２ｄ、１６２ｅを含むことができる。
【００９８】
図３には下面下地層１６１ａ、１６２ａが一つの層に示され、側面下地層１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃが二つの層に示されているが、これに制限されず、多様な形態で配置されることができる。
【００９９】
陽極端子１６１及び陰極端子１６２は、Ｃｒ、Ｔｉ、Ｃｕ、Ｎｉ、Ｐｄ及びＡｕのうち少なくとも一つ以上を乾式蒸着（ｓｐｕｔｔｅｒ）、めっき、金属層の形成及びエッチングの工程によって形成されることができるが、これに制限されない。
【０１００】
また、陽極端子１６１及び陰極端子１６２は、下面端子部Ａｂ、Ｃｂを形成した後、下面端子部Ａｂ、Ｃｂと連結されるように側面端子部Ａｓ、Ｃｓを形成する方法で形成されることができる。
【０１０１】
下面下地層１６１ａ、１６２ａは、エッチングによって形成されることができるが、これに制限されない。
【０１０２】
下面下地層１６１ａ、１６２ａは、絶縁シート１４０の下面に配置され、絶縁シート１４０の下面に金属薄膜を塗布した後、陽極下面端子部Ａｂ及び陰極下面端子部Ｃｂを形成するために、エッチング工程を行ってパターンを形成することができる。
【０１０３】
下面下地層１６１ａ、１６２ａは、特に制限されないが、例えば、銅（Ｃｕ）を含むことができる。
【０１０４】
下面下地層１６１ａ、１６２ａが銅（Ｃｕ）を用いて形成される場合は、別途の工程によって形成される陽極側面端子部Ａｓ及び陰極下面端子部Ｃｂとの接続、及び電気伝導性に優れる。
【０１０５】
一方、側面下地層１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃは、蒸着によって形成されることができ、例えば、スパッタ（Ｓｐｕｔｔｅｒ）工法によって行われることができる。
【０１０６】
側面下地層１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃは、特に制限されないが、内側及び外側の二つの層で構成されることができる。
【０１０７】
側面下地層１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃのうち内側の側面下地層１６１ｂ、１６２ｂは、Ｃｒ及びＴｉのいずれか一つ以上を含み、スパッタ（Ｓｐｕｔｔｅｒ）工法によって形成されることができ、下面下地層１６１ａ、１６２ａと連結されることができる。
【０１０８】
側面下地層１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃのうち外側の側面下地層１６１ｃ、１６２ｃは、Ｃｕを含むことができ、スパッタ（Ｓｐｕｔｔｅｒ）工法によって形成されることができる。
【０１０９】
図５は図２のＢ方向から内部を投影して示す上部平面図である。
【０１１０】
図５を参照すると、タンタルキャパシタ１２０のタンタルワイヤー１２１は、モールディング部１５０の長さ方向の第１側面に露出して陽極端子１６１と電気的に連結されることができ、陽極端子１６１と積層セラミックキャパシタ１１０の第１外部電極１３１は連結導体部のうち一つである連結導体部１４１を通じて連結されることができる。
【０１１１】
また、タンタルキャパシタの本体部１２２は、モールディング部１５０の長さ方向の第２側面に配置された陰極端子１６２と電気的に連結されることができ、陰極端子１６２と積層セラミックキャパシタ１１０の第２外部電極１３２は上記連結導体部のうち他の一つである連結導体部１４２を通じて連結されることができる。
【０１１２】
陽極端子１６１及び陰極端子１６２は、それぞれ信号の入力端子及び接地端子として機能することができるが、これに制限されない。
【０１１３】
図６は連結導体部の一実施例を示す平面図である。
【０１１４】
図６を参照すると、連結導体部１４２は、絶縁シート１４０の一端に露出する引出部１４２ａ、及び引出部１４２ａから第１方向に延長されて形成される第１延長部１４２ｂ及び第２延長部１４２ｃを含むことができる。
【０１１５】
第１延長部１４２ｂにはタンタルキャパシタ１２０が配置されることができ、第２延長部１４２ｃには積層セラミックキャパシタ１１０が配置されることができる。
【０１１６】
図面に示されてはいないが、積層セラミックキャパシタ１１０の外部電極間の電気的なショートを防止するために、第２延長部１４２ｃは、第１延長部１４２ｂより短く形成されることができる。
【０１１７】
また、第２延長部１４２ｃが形成されなくてもよく、積層セラミックキャパシタ１１０の第２外部電極１３２は引出部１４２ａに配置されてもよい。
【０１１８】
これに制限されないが、第１延長部１４２ｂとタンタルキャパシタ１２０、及び第２延長部１４２ｃまたは引出部１４２ａと積層セラミックキャパシタ１１０の第２外部電極１３２は伝導性ペーストによって接着されることができる。
【０１１９】
上記伝導性ペーストは、連結導体部とタンタルキャパシタ、及び連結導体部と積層セラミックキャパシタの電気的連結を確保し、タンタルキャパシタ及び積層セラミックキャパシタが絶縁シートに装着されるように接着（ボンディング）する役割を行うことができる。
【０１２０】
また、上記伝導性ペーストによって連結導体部とタンタルキャパシタ、及び連結導体部と積層セラミックキャパシタが堅固に密着されて接着抵抗が減少することができる。これにより、積層セラミックキャパシタの低いＥＳＲ特性を効率的に具現することができる。
【０１２１】
連結導体部１４２の第２延長部１４２ｃまたは引出部１４２ａは積層セラミックキャパシタ１１０の外部電極のうち第２外部電極１３２と連結されることができる。
【０１２２】
連結導体部１４２の引出部１４２ａは、モールディング部１５０の長さ方向の第２側面に引出されて、モールディング部１５０の長さ方向の第２側面に形成される陰極端子１６２と連結されることができる。
【０１２３】
タンタルキャパシタ１２０のタンタルワイヤー１２１は直接モールディング部１５０の長さ方向の第１側面に引出されることができ、積層セラミックキャパシタ１１０の第１外部電極１３１は伝導性ペーストを通じてモールディング部１５０の長さ方向の第１側面に引出されてモールディング部１５０の長さ方向の第１側面に形成される陽極端子１６１と連結されることができる。
【０１２４】
本実施形態によると、第１延長部１４２ｂと第２延長部１４２ｃは互いに離れてタンタルキャパシタと積層セラミックキャパシタのショートを防止することができる。
【０１２５】
図７は連結導体部の他の実施例を示す平面図である。
【０１２６】
図７を参照すると、連結導体部１４１、１４２は、絶縁シート１４０の一端に露出し、タンタルキャパシタ１２０が配置される第１連結導体部１４２ｄ、及び絶縁シート１４０の両端にそれぞれ露出し、互いに離れて配置され、積層セラミックキャパシタ１１０が配置される一対の第２連結導体部１４１ｅ、１４２ｅを含むことができる。
【０１２７】
タンタルキャパシタ１２０の本体部１２２は第１連結導体部１４２ｄと連結され、積層セラミックキャパシタ１１０の第１外部電極１３１及び第２外部電極１３２は一対の第２連結導体部１４１ｅ、１４２ｅとそれぞれ連結されることができる。
【０１２８】
タンタルキャパシタ１２０の本体部１２２、及び積層セラミックキャパシタ１１０の第１外部電極１３１及び第２外部電極１３２は、連結導体部１４１、１４２と直接連結されることができるが、伝導性ペーストによって連結されることもできる。
【０１２９】
第１連結導体部１４２ｄ及び一対の第２連結導体部１４１ｅ、１４２ｅは、モールディング部１５０の長さ方向の側面に露出し、陽極端子１６１または陰極端子１６２と連結されることができる。
【０１３０】
また、タンタルキャパシタ１２０の本体部１２２及び積層セラミックキャパシタ１１０の第１外部電極１３１及び第２外部電極１３２は、モールディング部１５０の長さ方向の側面に露出する伝導性ペーストと連結されることができる。
【０１３１】
本実施例によると、第１連結導体部１４２ｄと一対の第２連結導体部１４１ｅ、１４２ｅを分離して形成することにより、タンタルキャパシタと積層セラミックキャパシタのショートを防止することができる。
【０１３２】
上述の実施例によると、タンタルキャパシタと積層セラミックキャパシタが独立的に並列連結されることができる。
【０１３３】
タンタルキャパシタと積層セラミックキャパシタの連結は、電極部分を化学的にエッチングした後、伝導性ペーストによって行われることができる。
【０１３４】
図８は本発明の第２実施形態による複合電子部品を概略的に示す斜視図である。
【０１３５】
図８を参照すると、本発明の第２実施形態による複合電子部品において、積層セラミックキャパシタ２１０はタンタルキャパシタ２２０の上部に結合されることができる。
【０１３６】
即ち、絶縁シート２４０の上部に、タンタルキャパシタ２２０と、その上部に配置される積層セラミックキャパシタ２１０と、が結合した複合体２３０を配置させることができる。
【０１３７】
積層セラミックキャパシタ２１０がタンタルキャパシタ２２０の上部に結合されることにより、上記複合電子部品を基板に実装する際、アコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）の低減効果により優れる。
【０１３８】
タンタルキャパシタ２２０は、特に制限されないが、例えば、内部リードフレームがない構造のタンタルキャパシタが用いられることができる。
【０１３９】
また、内部リードフレームがない構造でありながら、タンタル表面に陽極酸化法を用いて酸化タンタル（Ｔａ２Ｏ５）を形成し、この酸化タンタルを誘電体にしてその上に伝導性高分子層を配置させた構造を有するタンタルキャパシタ２２０が用いられることができる。
【０１４０】
積層セラミックキャパシタ１１０とタンタルキャパシタ１２０は並列連結される。
【０１４１】
本発明の第２実施形態による複合電子部品は、複合体２３０を覆うように配置されたモールディング部２５０を含む。
【０１４２】
図９は本発明の第３実施形態による複合電子部品を概略的に示す斜視図である。
【０１４３】
図９を参照すると、本発明の第３実施形態による複合電子部品において、積層セラミックキャパシタ３１０はタンタルキャパシタ３２０の下部に結合されることができる。
【０１４４】
即ち、絶縁シート３４０の上部に、積層セラミックキャパシタ３１０と、その上部にタンタルキャパシタ３２０と、が結合した複合体３３０を配置させることができる。
【０１４５】
積層セラミックキャパシタ３１０がタンタルキャパシタ３２０の下部に結合されることにより、上記複合電子部品を基板に実装する際、電流ループがより短くなるため、上記複合電子部品のＥＳＬをさらに減少させることができる。
【０１４６】
タンタルキャパシタ３２０は、特に制限されないが、例えば、内部リードフレームがない構造のタンタルキャパシタが用いられることができる。
【０１４７】
また、内部リードフレームがない構造でありながら、タンタル表面に陽極酸化法を用いて酸化タンタル（Ｔａ２Ｏ５）を形成し、この酸化タンタルを誘電体にしてその上に伝導性高分子層を配置させた構造を有するタンタルキャパシタ３２０が用いられることもできる。
【０１４８】
積層セラミックキャパシタ３１０とタンタルキャパシタ３２０は並列連結される。
【０１４９】
本発明の第３実施形態による複合電子部品は、複合体３３０を覆うように配置されたモールディング部３５０を含む。
【０１５０】
図１０は本発明の実施例及び比較例による時間に対する出力電圧（Ｏｕｔｐｕｔ  Ｖｏｌｔａｇｅ）を示すグラフである。
【０１５１】
図１０を参照すると、本発明の実施例の場合、電圧リップル（Ｖｏｌｔａｇｅ  Ｒｉｐｐｌｅ）がタンタルキャパシタのみを適用した比較例に比べて大きく減少し、積層セラミックキャパシタのみを用いた場合の比較例とほぼ類似することが分かる。
【０１５２】
図１１は本発明の一実施形態による複合電子部品において、積層セラミックキャパシタ及びタンタルキャパシタの体積比によるＥＳＲに対する電圧リップル（Ｖｏｌｔａｇｅ  Ｒｉｐｐｌｅ、ΔＶ）を示すグラフである。
【０１５３】
図１１を参照すると、本発明の実施例において、上記タンタルキャパシタと積層セラミックキャパシタの結合体積比が５：５〜７：３である場合、等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）及び電圧リップル（ΔＶ、Ｖｏｌｔａｇｅ  Ｒｉｐｐｌｅ）の値が低く、高容量電子部品を具現できることが分かる。
【０１５４】
即ち、タンタルキャパシタのみを適用した比較例の場合は電圧リップル（Ｖｏｌｔａｇｅ  Ｒｉｐｐｌｅ）が３４ｍＶであるのに対し、本発明の実施例の場合は積層セラミックキャパシタのみを用いた場合の比較例（電圧リップルが７ｍＶ）と類似した９ｍＶに減少することが分かる。
【０１５５】
本発明の他の実施形態によると、電力管理部によって変換された電源の供給を受ける入力端子と、複数の誘電体層及び上記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体からなる積層セラミックキャパシタと、タンタル粉末を含み、一端部側にタンタルワイヤーが形成された本体からなるタンタルキャパシタとを含むことで上記電源を安定化させる電源安定化部と、上記電源のリップル（Ｒｉｐｐｌｅ）をバイパスする接地端子と、を含み、上記電源安定化部は上記供給される電源のリップル（Ｒｉｐｐｌｅ）を減少させる複合電子部品が提供される。
【０１５６】
本発明の他の実施形態による複合電子部品とは、電力管理部（ＰＭＩＣ、Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ）と接続されて電源を安定化させる複数個のインダクタ及びキャパシタのうち一部の部品であるキャパシタの代わりに用いることができる積層セラミックキャパシタとタンタルキャパシタを一つの部品に複合した電子部品を意味することができる。
【０１５７】
本発明の他の実施形態によると、上記複合電子部品は、上記電力管理部（ＰＭＩＣ、Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ）によって変換された電源の供給を受けて安定化させる電源安定化部のうちキャパシタを一つの複合部品として形成したが、これに制限されない。
【０１５８】
上記複合電子部品は、電力管理部によって変換された電源の供給を受ける入力端子と、複数の誘電体層及び上記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体からなる積層セラミックキャパシタと、タンタル粉末を含み、一端部側にタンタルワイヤーが形成された本体からなるタンタルキャパシタとを含むことで上記電源を安定化させる電源安定化部と、上記電源のリップル（Ｒｉｐｐｌｅ）をバイパスする接地端子と、を含む。
【０１５９】
図１２は駆動電源が必要な所定の端子にバッテリー及び電力管理部を通じて駆動電源を供給する駆動電源供給システムを示す図面である。
【０１６０】
図１２を参照すると、上記駆動電源供給システムは、バッテリー４００、第１電源安定化部５００、電力管理部６００、及び第２電源安定化部７００を含むことができる。
【０１６１】
バッテリー４００は電力管理部６００に電源を供給することができる。ここで、バッテリー４００が電力管理部６００に供給する電源を第１電源と定義する。
【０１６２】
第１電源安定化部５００は、第１電源Ｖ１を安定化させ、安定化された第１電源を電力管理部に供給することができる。具体的には、第１電源安定化部５００は、バッテリー４００及び電力管理部６００の連結端子と接地との間に形成されたキャパシタＣ１を含むことができる。キャパシタＣ１は第１電源に含まれたリップルを減少させることができる。
【０１６３】
また、キャパシタＣ１は電荷を充電することができる。なお、電力管理部６００が瞬間的に大きな電流を消費する場合、キャパシタＣ１は、充電された電荷を放電させることにより、電力管理部６００の電圧変動を抑制することができる。
【０１６４】
本発明の一実施形態によると、キャパシタＣ１の代わりに積層セラミックキャパシタ１１０とタンタルキャパシタ１２０とが結合された複合体１３０を含む複合電子部品が用いられることができる。
【０１６５】
電力管理部６００は、電子機器に提供される電力をその電子機器に適するように変換させ、電力を分配、充電及び制御する役割を行う。これにより、電力管理部６００は、一般的にＤＣ／ＤＣコンバーターを備えることができる。
【０１６６】
また、電力管理部６００は、電力管理回路（ＰＭＩＣ、Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）で具現されることができる。
【０１６７】
電力管理部６００は、第１電源Ｖ１を第２電源Ｖ２に変換することができる。
【０１６８】
第２電源安定化部７００は、第２電源Ｖ２を安定化させ、安定化された第２電源を出力端Ｖｄｄに伝達することができる。出力端Ｖｄｄには、電力管理部６００から駆動電源の供給を受けるＩＣなどのアクティブ素子が連結されることができる。
【０１６９】
具体的には、第２電源安定化部７００は、電力管理部６００及び出力端Ｖｄｄの連結端子と接地との間に形成されたキャパシタＣ２を含むことができる。
【０１７０】
第２電源安定化部７００は、第２電源Ｖ２に含まれたリップルを減少させることができる。
【０１７１】
また、第２電源安定化部７００は、電源を出力端Ｖｄｄに安定的に供給することができる。
【０１７２】
本発明の一実施形態によると、キャパシタＣ２の代わりに積層セラミックキャパシタ１１０とタンタルキャパシタ１２０とが結合した複合体１３０を含む複合電子部品が用いられることができる。
【０１７３】
下表１は複合電子部品におけるタンタルキャパシタと積層セラミックキャパシタの体積比（タンタルキャパシタの体積：積層セラミックキャパシタの体積）による静電容量、ＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）、及び電圧リップル（Ｖｏｌｔａｇｅ  Ｒｉｐｐｌｅ、ΔＶ）の特性を判定した結果を示す。
【０１７４】
【表１】
0006512511.tif 000002
【０１７５】
上記表１を参照すると、サンプル１及び２は、複合電子部品の結合体積比において、上記タンタルキャパシタが９を超過する場合で、等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）が上昇することを確認できる。
【０１７６】
電源端に用いられるキャパシタの場合、等価直列抵抗（ＥＳＲ）の値が３０ｍΩを超過する場合、電圧リップル及び放射ノイズが増加し、電源効率が低下するという問題が発生する可能性がある。
【０１７７】
サンプル１１及び１２は、結合体積比において、タンタルキャパシタが２未満である場合で、アコースティックノイズの減少効果が大きく現れないことを確認できる。
【０１７８】
サンプル３から１０は、本発明の実施例であり、上記タンタルキャパシタと積層セラミックキャパシタの結合体積比が９：１〜２：８である場合で、等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）の値が低く、アコースティックノイズの改善効果に優れた複合電子部品を具現することができる。
【０１７９】
＜複合電子部品の実装基板＞
図１３は図２の複合電子部品が印刷回路基板に実装された形状を示す斜視図である。
【０１８０】
図１３を参照すると、本発明のさらに他の実施形態による複合電子部品の実装基板８００は、上部に電極パッド８２１、８２２を有する印刷回路基板８１０、印刷回路基板８１０上に設置された複合電子部品１００、及び電極パッド８２１、８２２と複合電子部品１００を連結するはんだ８３０を含む。
【０１８１】
本実施形態による複合電子部品の実装基板８００は、複合電子部品１００が実装される印刷回路基板８１０、及び印刷回路基板８１０の上面に形成された２つ以上の電極パッド８２１、８２２を含む。
【０１８２】
電極パッド８２１、８２２は、上記複合電子部品の陽極端子１６１及び陰極端子１６２とそれぞれ連結される第１電極パッド８２１及び第２電極パッド８２２を含む。
【０１８３】
このとき、複合電子部品の陽極端子１６１及び陰極端子１６２は、それぞれ第１電極パッド８２１及び第２電極パッド８２２上に接触されるように位置した状態で、はんだ８３０によって印刷回路基板８１０と電気的に連結されることができる。
【０１８４】
＜電源安定化ユニット＞
図１４は本発明の一実施例による複合電子部品を含む電源安定化ユニットの回路図をより詳細に示す図面である。
【０１８５】
本発明の他の実施形態によると、バッテリー４００、バッテリー４００から供給された電源を安定化させる第１電源安定化部５００、第１電源安定化部５００から提供された電源をスイッチング動作を通じて変換する電力管理部６００、及び電力管理部６００から提供された電源を安定化させる第２電源安定化部７００を含み、第１電源安定化部５００または第２電源安定化部７００は、複数の誘電体層、及び上記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体からなる積層セラミックキャパシタと、タンタル粉末を含み、一端部側にタンタルワイヤーが形成された本体からなるタンタルキャパシタとが結合した複合電子部品を含み、上記複合電子部品は、上記供給された電源のリップル（Ｒｉｐｐｌｅ）を減少させる複合電子部品を含む電源安定化ユニットが提供される。
【０１８６】
図１４を参照すると、上記電源安定化ユニットは、バッテリー４００、バッテリー４００から供給された電源を安定化させる第１電源安定化部５００、第１電源安定化部５００から提供された電源をスイッチング動作を通じて変換する電力管理部６００、及び電力管理部６００から提供された電源を安定化させる第２電源安定化部７００を含むことができる。
【０１８７】
このとき、電力管理部６００は、１次側及び２次側が互いに絶縁されるトランスフォーマ、上記トランスフォーマの１次側に位置し、上記第１電源安定化部から提供された電源をスイッチングするスイッチ部、上記スイッチ部のスイッチング動作を制御するＰＷＭ  ＩＣ、及び上記トランスフォーマの２次側に位置し、上記変換された電源を整流する整流部を含むことができる。
【０１８８】
即ち、電力管理部６００は、第１電源安定化部５００から提供された電源、例えば、第１電圧Ｖ１をスイッチ部のスイッチング動作を通じて第２電圧Ｖ２に変換することができる。このとき、電力管理部６００の構成のうちＰＷＭ  ＩＣは、第１電圧Ｖ１を第２電圧Ｖ２に変換することができるように、上記スイッチ部のスイッチング動作を制御することができる。
【０１８９】
その後、第２電圧Ｖ２は、上記整流部、例えば、ダイオード素子Ｄ１を通じて整流されて第２電源安定化部７００に提供されることができる。
【０１９０】
一方、第１電源安定化部５００または第２電源安定化部７００は、複数の誘電体層及び上記複数の誘電体層の各々の誘電体層を介して対向配置される内部電極が積層されたセラミック本体からなる積層セラミックキャパシタと、タンタル粉末を含み、一端部側にタンタルワイヤーが配置された本体部を含むタンタルキャパシタとが結合した複合体を含む複合電子部品であることができる。また、上記複合電子部品は、上記供給された第２電圧Ｖ２のリップルを減少させることができる。
【０１９１】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【０１９２】
１００  複合電子部品
１１０、２１０、３１０  積層セラミックキャパシタ
１２０、２２０、３２０  タンタルキャパシタ
１３０、２３０、３３０  複合体
１１１  セラミック本体
１２１  タンタルワイヤー
１２２  タンタルキャパシタの本体部
１３１  第１外部電極
１３２  第２外部電極
１４０、２４０、３４０  絶縁シート
１４１、１４２  連結導体部
１５０、２５０、３５０  モールディング部
１６１  陽極端子
１６２  陰極端子
１７０  絶縁層
４００  バッテリー
５００  第１電源安定化部
６００  電力管理部
７００  第２電源安定化部
８００  実装基板
８１０  印刷回路基板
８２１、８２２  電極パッド
８３０  はんだ
【図１ａ】
0006512511.tif 000003
【図１ｂ】
0006512511.tif 000004
【図２】
0006512511.tif 000005
【図３】
0006512511.tif 000006
【図４】
0006512511.tif 000007
【図５】
0006512511.tif 000008
【図６】
0006512511.tif 000009
【図７】
0006512511.tif 000010
【図８】
0006512511.tif 000011
【図９】
0006512511.tif 000012
【図１０】
0006512511.tif 000013
【図１１】
0006512511.tif 000014
【図１２】
0006512511.tif 000015
【図１３】
0006512511.tif 000016
【図１４】
0006512511.tif 000017