(57)【特許請求の範囲】
【請求項１】
金属板の表面側の所定の領域に設けられた半導体素子搭載領域と、
前記金属板の表面側に所定の窪み領域を設け、該窪み領域以外の非窪み領域を上面に有するとともに、前記窪み領域よりも突出した柱形状を有して前記半導体素子搭載領域の周囲に複数個設けられたリード部と、
隣接する該リード部同士の間の領域の裏面側の少なくとも一部であって、前記半導体素子搭載領域と前記リード部の隙間の距離より該リード部同士の間の隙間の距離が１／２以下である領域に設けられた凹部と、を有し、
前記裏面側の前記凹部の深さは、前記表面側の前記窪み領域の深さよりも浅く、
前記半導体素子搭載領域の裏面側と前記リード部の裏面側との間は、平坦面である半導体素子搭載用リードフレーム。
【請求項２】
前記凹部は、エッチングにより形成されたエッチング加工部分である請求項１に記載の半導体素子搭載用リードフレーム。
【請求項３】
前記所定の窪み領域は、エッチングにより形成されたエッチング加工領域である請求項１又は２に記載の半導体素子搭載用リードフレーム。
【請求項４】
前記リード部の前記上面及び裏面にはめっき層が設けられ、前記凹部には前記めっき層が設けられていない請求項１乃至３のいずれか一項に記載の半導体素子搭載用リードフレーム。
【請求項５】
前記半導体素子搭載領域は前記リード部と同じ非窪み領域を上面に有するとともに、前記窪み領域よりも突出した柱形状を有して、かつ、前記リード部と同じ構成のめっき層が設けられた請求項４に記載の半導体素子搭載用リードフレーム。
【請求項６】
半導体素子搭載領域及びその周囲に設けられた複数のリード部を有する半導体素子搭載用リードフレームの製造方法であって、
金属板の前記リード部を形成する領域の表面及び裏面、及び前記半導体素子搭載領域と前記リード部との間の裏面にレジストマスクを形成するレジストマスク形成工程と、
前記金属板の両面から同時にエッチングを行い、前記リード部の表面側を柱状に形成するとともに、前記半導体素子搭載領域と前記リード部との間の裏面はエッチング加工せずに、隣接する前記リード部同士の間の裏面の、前記半導体素子搭載領域と前記リード部の隙間の距離より該リード部同士の間の隙間の距離が１／２以下である領域に前記表面側のエッチング深さよりも浅い凹部を形成するエッチング工程と、を有する半導体素子搭載用リードフレームの製造方法。
【請求項７】
前記レジストマスク形成工程において、前記凹部を形成する領域の裏面以外の前記金属板の裏面には総てレジストマスクを形成する請求項６に記載の半導体素子搭載用リードフレームの製造方法。
【請求項８】
前記エッチング工程において、前記半導体素子搭載領域を窪み形状に加工する請求項６又は７に記載の半導体素子搭載用リードフレームの製造方法。
【請求項９】
前記レジストマスク形成工程の前に、前記リード部を形成する領域の表面及び裏面、及び前記半導体素子搭載領域を形成する領域の裏面にめっき層を形成するめっき工程を更に有する請求項７又は８に記載の半導体素子搭載用リードフレームの製造方法。
【請求項１０】
前記めっき工程の前に、めっき用マスクを形成するめっきマスク形成工程を更に有する請求項９に記載の半導体素子搭載用リードフレームの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子搭載用リードフレーム及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置に対して、携帯機器向けを中心に小型化への要求が強まっており、様々な半導体装置の構造および製造方法の提案がなされている。これらはＣＳＰ（ＣｈｉｐＳｃａｌｅＰａｃｋａｇｅ）と呼ばれ、半導体素子に直接外部接続端子を形成するものや、樹脂基板やリードフレーム等を用いて外部接続端子を形成するものがある。
【０００３】
リードフレームを用いる半導体装置は多種提案されているが、多ピンに対応できる例として、特許文献１に記載された半導体装置が挙げられる。すなわち、特許文献１に記載の半導体装置では、導電性を有する金属板の両面側に、所定のパターニングを施したレジストマスクを形成し、そのレジストマスクから露出した金属板上にめっきにより導電性金属をめっき層として設ける。そして、その設けた表面側のめっき層をマスクとして、表面側からエッチングすることで半導体素子搭載領域を確保するとともに、外部接続用のリード部を形成し、レジストマスクを除去することで半導体素子搭載用リードフレームをまず形成する。そして、形成した半導体素子搭載用リードフレームに半導体素子を搭載、ワイヤボンディングした後に樹脂封止を行い、裏面側のめっき層をマスクとして所定の箇所の金属板を除去し、ダイパッド部及びリード部を分離した半導体装置を作製する。この方法によれば、端子数が１００ピン以上の半導体装置を小型化することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１５０３７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の半導体装置の組立工程においては、樹脂封止後に所定の箇所の金属板をエッチング除去しているが、除去すべき金属板が部分的に溶け切らずに金属板の一部が残り、端子間等を分離独立できない場合がある。
【０００６】
図６は、従来の半導体装置の樹脂封止後のエッチング工程を示した図である。図６に示されるように、半導体素子搭載領域２２０とリード部２３０との間は、金属板が完全にエッチングされ、両者は完全に分離されているが、隣接するリード部２３０同士の間には金属板が残ってしまっている。リード部２３０間に金属板が残留すると、半導体装置としては、端子間で電気的に短絡してしまい重大欠陥となってしまう。これは、樹脂封止後のエッチング工程で端子間等の間隔が狭い箇所が、その他の領域に比べエッチング液の流れが悪いからである。即ち、エッチング液の流れが悪いと、その部分に新しいエッチングが供給されず、エッチング速度が遅くなるためである。
【０００７】
これを防ぐため、エッチング時間を長くするとで、エッチング残りを防止することはできるが、その分、他の端子の部分が必要以上にエッチングされ、端子形状が所定の寸法より小さくなる可能性がある。また、めっき層をレジストマスクとしてエッチングする場合には、めっき層の下面の金属部が必要以上にエッチングされてめっき層周縁部がめっきバリとなり、歩留まり低下やコスト上昇を招くという問題がある。
【０００８】
そこで、本発明は、上記を鑑みてなされたもので、樹脂封止後に所定の箇所の金属板をエッチング除去して半導体装置を完成させる際に、エッチング除去時、端子間等にエッチング残りが発生せず、かつ他の端子に影響を及ばさない半導体素子搭載用リードフレーム及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の一態様に係る半導体素子搭載用リードフレームは、
金属板の表面側の所定の領域に設けられた半導体素子搭載領域と、
前記金属板の表面側に所定の窪み領域を設け、該窪み領域以外の非窪み領域を上面に有するとともに、前記窪み領域よりも突出した柱形状を有して前記半導体素子搭載領域の周囲に複数個設けられたリード部と、
隣接する該リード部同士の間の領域の裏面側の少なくとも一部であって、前記半導体素子搭載領域と前記リード部の隙間の距離より該リード部同士の間の隙間の距離が１／２以下である領域に設けられた凹部と、を有し、
前記裏面側の前記凹部の深さは、前記表面側の前記窪み領域の深さよりも浅く、
前記半導体素子搭載領域の裏面側と前記リード部の裏面側との間は、平坦面である。
【００１０】
本発明の他の態様に係る半導体素子搭載用リードフレームの製造方法は、半導体素子搭載領域及びその周囲に設けられた複数のリード部を有する半導体素子搭載用リードフレームの製造方法であって、
金属板の前記リード部を形成する領域の表面及び裏面、及び前記半導体素子搭載領域と前記リード部との間の裏面にレジストを形成するレジスト形成工程と、
前記金属板の両面から同時にエッチングを行い、前記リード部の表面側を柱状に形成するとともに、前記半導体素子搭載領域と前記リード部との間の裏面はエッチング加工せずに、隣接する前記リード部同士の間の裏面の、前記半導体素子搭載領域と前記リード部の隙間の距離より該リード部同士の間の隙間の距離が１／２以下である領域に前記表面側のエッチング深さよりも浅い凹部を形成するエッチング工程と、を有する。
【発明の効果】
【００１１】
本発明によれば、隣接するリード部同士の間にエッチング残りを発生させず、リード形状を維持し、めっきバリ等、隣接するリード部への影響を防止することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る半導体素子搭載用リードフレームの一例を示した断面図である。
【図２】本発明の実施形態に係る半導体素子搭載用リードフレームを使用した半導体装置の一例を示した断面図である。
【図３】本発明の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の前半の一連の工程を示した図である。図３（ａ）は、金属板用意工程の一例を示した図である。図３（ｂ）は、第１のレジストマスク形成工程の一例を示した図である。図３（ｃ）は、めっき工程の一例を示した図である。
【図４】本発明の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の後半の一連の工程を示した図である。図４（ａ）は、第２のレジストマスク形成工程の一例を示した図である。図４（ｂ）は、エッチング工程の一例を示した図である。図４（ｃ）は、レジストマスク剥離工程の一例を示した図である。
【図５】本発明の実施形態に係る半導体装置の製造方法の一例を示した図である。図５（ａ）は、半導体素子搭載・ボンディング・樹脂封止工程の一例を示した断面図である。図５（ｂ）は、樹脂封止後のエッチング工程の一例を示した図である。
【図６】従来の半導体装置の樹脂封止後のエッチング工程を示した図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００１４】
図１は、本発明の実施形態に係る半導体素子搭載用リードフレームの一例を示した断面図である。図２は、本発明の実施形態に係る半導体素子搭載用リードフレームを使用した半導体装置の一例を示した断面図である。
【００１５】
図１に示されるように、本発明の実施形態に係る半導体素子搭載用リードフレーム１００は、金属板１０を用いて構成される。金属板１０は、種々の金属材料から構成されてよいが、例えば、厚さ０．１ｍｍ〜０．１５ｍｍの銅又は銅合金から構成されてもよい。
【００１６】
本実施形態に係る半導体素子搭載用リードフレーム１００は、ダイパッド部２０と、リード部３０と、凹部５０と、めっき層６０を有する。めっき層６０は、リード部３０の上面に設けられためっき層６１と、リード部３０の下面に設けられためっき層６２と、ダイパッド部２０の裏面に設けられためっき層６３とを含む。
【００１７】
ダイパッド部２０は、半導体素子を搭載するための領域である。図２において、ダイパッド部２０の表面上に半導体素子１１０が搭載されており、全体として半導体装置１５０を構成している。
【００１８】
図２に示されるように、ダイパッド部２０は、半導体装置１５０の中央領域に形成される場合が多い。なお、金属板１０は単一の金属材料から構成されているので、金属板１０自体には表面及び裏面は特に存在しないが、本実施形態においては、便宜上、半導体素子１１０が搭載される半導体素子搭載面を表面又は表面側と呼び、その反対の面を裏面又は裏面側と呼ぶこととする。図１、図２においては、上面が表面であり、下面が裏面である。
【００１９】
リード部３０は、ダイパッド部２０の周囲に形成され、半導体素子１１０の電極からボンディングワイヤ１２０を用いて電気的に接続される接続端子である。リード部３０は、１個のダイパッド部２０の周囲に複数設けられるのが一般的であり、半導体素子１１０の端子（電極）と外部との電気的接続を行う役割を果たす。図１に示すように、リード部３０は、ダイパッド部２０により接近した内側のリード部３０と、ダイパッド部２０からやや離れたリード部３０とからなる二重環状に設けられてもよい。
【００２０】
図１に示すように、リード部３０は、表面側からのエッチング加工により窪み領域４０を形成することにより、柱状の形状を有して構成される。即ち、エッチング加工により、金属板１０を貫通させずに、金属板１０の表面から途中までを除去し、非窪み領域４１を残した窪み領域４０を形成することにより、エッチング加工されていないリード部３０が窪み領域４０よりも相対的に柱状に上方に突出した形状となる。リード部３０は、非窪み領域４１を介して互いに及び金属板１０に連結されているので、金属板１０から離脱するおそれは無い。即ち、半導体素子搭載用リードフレーム１００は、表面側にエッチング加工によって形成された柱状形状のリード部３０を有するが、裏面側は、凹部５０以外はエッチング加工されず、金属板１０の素材面のまま残されるため、リードフレーム１００の状態では、ダイパッド部２０やリード部３０はリードフレーム１００の外枠と連結する必要がなく、自由に配置することができる。よって、ダイパッド部２０及びリード部３０は自由な平面形状を有して構成することが可能であり、高密度にダイパッド部２０及びリード部３０を配置することも可能となる。このため、半導体装置１５０に必要なダイパッド部２０及びリード部３０のみを配置し、最小限の切断幅の間隔をおいて、複数の半導体装置１５０を配置することができる。
【００２１】
なお、図２に示すように、半導体装置１５０を製造する段階で、ダイパッド部２０及びリード部３０以外の金属板１０は除去され、ダイパッド部２０とリード部３０は互いに連結されていない独立した形状となり、封止樹脂１３０により固定される。
【００２２】
なお、ダイパッド部２０については、図１では、半導体素子搭載領域を確保し、エッチング加工により下側に残った金属板１０に含まれる。その後、樹脂封止し、樹脂封止後のエッチング工程において、下側から金属板１０の所定部を除去することにより形成した例について記載している。ダイパッド部２０の形成については、リード部３０と同様にエッチング加工により形成することもできる。また、半導体素子搭載領域を確保した上で樹脂封止し、樹脂封止後のエッチング工程において、半導体素子搭載領域の残部を除去し、封止樹脂１３０から半導体素子１１０の底面を露出する構造としてもよい。
【００２３】
図１に示されるように、本実施形態に係る半導体素子搭載用リードフレーム１００は、隣接するリード部３０同士の間の領域の裏面側に凹部５０を有する。凹部５０は、金属板１０を裏面側からのエッチング加工により形成される。
【００２４】
前述したように、従来の、裏面が平坦面からなる半導体素子搭載用リードフレームでは、半導体装置の組立工程において、樹脂封止後に所定の箇所の金属板を裏面側からエッチングしたときに、エッチングして除去すべき金属板が部分的に溶け切らずに一部が残り、リード部間等を分離独立できない場合がある。かかる不具合は、リード部間等の距離が狭く、その他の領域に比べエッチング液の流れが悪い部分に起こりやすい。これはエッチング液の流れが悪いと、その部分に新しいエッチングが供給されないためエッチング速度が遅くなるためである。リードフレームのパターンは、ほぼ、ダイパッド部とリード部で構成されている。また、半導体素子の集積化、高密度実装化のため、多ピン化が進められている。このため、リード部間の間隔は狭くなり、ダイパッド部とリード部の間隔と比べ、２倍以上差があるようになってきた。エッチングする幅によりエッチング速度に差が発生し、エッチング深さに差が生じる。一般的には、このエッチングの深さのばらつきは、エッチングする時のエッチングマスクであるレジストマスクの形状や位置等の調整、あるいは、エッチング時のエッチング条件等により軽減することが出来る。しかし、樹脂封止後のエッチング工程においては、この時に用いるエッチングマスクは、金属板の裏面に形成しためっき層である。このめっき層は、外部接続端子部となるため、形状、位置は変更することができない。このため、一般的に行われる上記の手段は使用できず、エッチングする幅の差がそのまま、エッチング深さの差となって発生しやすい状況である。特に、エッチンする幅の差が２倍以上ある場合、不具合の発生が顕著である。また、エッチング速度が遅くなる部分の残留金属板が無くなるまでエッチング時間を延ばすことは、別の問題を生じる。即ち、外部接続端子の形状が所定の寸法より小さくなる可能性がある。また、めっき層の下面の金属部が必要以上にエッチングされてめっき層周縁部がめっきバリとなりやすく、場合によっては、このめっきバリが脱落して半導体装置の電気的なショート不良を招くおそれがある。このため、エッチング時間を延長することは難しい。
【００２５】
そこで、本発明の実施形態では、エッチング時の深さが浅くなるリード部間の隙間領域において、リードフレーム段階で裏面側よりエッチングを行い、凹部５０を形成する。これにより、エッチングの進行が速い領域とのバランスを保つことができ、エッチングの終了タイミングを全体で揃えることができる。なお、裏面よりエッチングする領域は、ダイパット部とリード間の隙間の距離より、各リード部間の隙間の距離が１／２以下の領域を少なくとも行う。
【００２６】
なお、凹部５０を形成する際の裏面からのエッチング量は、５μから２０μｍである。つまり、凹部５０の裏面の平坦面からの深さは、５〜２０μｍである。エッチング量の差が発生する要因は、上述した様に、パターン形状やエッチング液の種類、濃度等に依存する。よって、エッチング残が起こらないように、エッチング深さを調整する。当然、表面側のエッチングと相俟って、凹部５０が表面側を貫通しないよう設定する。
【００２７】
次に、図３及び図４を用いて、本発明の実施形態に係るリードフレームの製造方法について説明する。図３は、本発明の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の前半の一連の工程を示した図である。図４は、本発明の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の後半の一連の工程を示した図である。なお、ここでは、半導体領域を確保して樹脂封止後のエッチングにてダイパッド部を形成するタイプの例について説明する。半導体素子を搭載するダイパッド部をリード部と同様に形成するタイプもしくはダイパッド部を形成しないタイプについては、適宜言及して説明する。
【００２８】
図３（ａ）は、金属板用意工程の一例を示した図である。金属板用意工程においては、半導体素子搭載用リードフレーム１００の材料となる金属板１０が用意される。金属板１０は、用途に応じて種々の板状の金属材料が用いられてよいが、高強度のものが望ましく、銅又は銅合金からなる金属板１０を使用してもよい。また金属板１０の厚みは、ハンドリングの容易さなどを考慮し、通常１００〜２００μｍの範囲で選択されている。
【００２９】
図３（ｂ）は、第１のレジストマスク形成工程の一例を示した図である。第１のレジストマスク形成工程は、詳細には、レジスト被覆工程、露光工程、及び現像工程を含む。まず、金属板１０の表面の異物や不純物を取り除く前処理を行い、両面にレジスト７０を被覆する。レジスト７０は、種々のレジスト材を用いてよいが、例えば、ドライフィルムレジストを用いてもよい。また、ドライフィルムレジストをレジスト７０に用いる場合、ドライフィルムレジストの種類、厚みは特に限定されないが、通常感光部が硬化するネガタイプのものを用いる。この他にポジタイプのドライフィルムレジストでも良い。また液状のフォトレジストを塗布しても良い。例えば、市販されているドライフィルムレジストをラミネーターにて貼着する。次に、表面側（半導体素子搭載面側）と裏面側（外部接続部側）に必要なめっきを形成するためのレジストマスク７５、７６を形成する。このレジストマスク７５、７６の形成は、一般的な方法であり、所定のパターンが形成された露光用マスクを用いてレジスト７０を露光し、現像することで開口部７１を形成し、両面にレジストマスク７５、７６を形成する。ダイパッド部２０は、表面側にはめっき層６３を形成せず、裏面側にはめっき層６３を形成するようなパターンとする。ダイパット部２０をリード部３０と同様に形成する場合は、表裏両面にめっき層６３を形成するパターンにする。ダイパッド部を形成しない場合は、表裏両面にめっき層６３を形成しないパターンとする。
【００３０】
図３（ｃ）は、めっき工程の一例を示した図である。めっき工程においては、形成したレジストマスク７５、７６の開口部７１から露出している金属板１０に、一般的なめっき前処理を行ってから必要なめっき層６１、６２、６３を形成し、レジストマスク７５、７６を剥離する。めっき層６１、６２、６３は、種々の金属材料を用いてよいが、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）等の貴金属をめっき層６１、６２、６３として用いてもよい。
ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）の３層の積層めっきでも良い。なお、図３（ｃ）は、めっき後であって、レジストマスク７５、７６の剥離前の状態を示している。
【００３１】
図４（ａ）は、第２のレジストマスク形成工程の一例を示した図である。第２のレジストマスク形成工程は、詳細には、レジスト被覆工程、露光工程、及び現像工程を含む。めっき層６１、６２、６３が形成された金属板１０の両面に、再びレジスト７２を被覆し、表面側には、半導体素子搭載用リードフレーム１００のパターンであって、形成しためっき層６１より広い範囲を覆うレジストマスク７７を形成する。なお、レジストマスク７７の形成は、レジスト７２に開口部７３を形成することにより行う。また、裏面側は、隣接するリード部３０同士の間に凹部５０を形成する領域が開口部７３となるようレジストマスク７８を形成する。レジストマスク７８のパターンは、半導体装置１５０の製作時、樹脂封止後のエッチング工程で、全体のエッチング深さが均一で同時に完了するように、レジスト７２の形状、位置等を適宜調整し設定する。
【００３２】
ここで、ワイヤボンディングされるリード部３０となる部分のレジストマスク７７、７８は、エッチング加工によって金属板１０を溶解処理した際に、既に形成したリード部２０やダイパッド部３０のめっき層６１、６２、６３より金属板１０の表面が広く残るように設定する。そうすることで、めっき層６１、６２、６３の一部がバリとなったり脱落したりして、後工程で不具合を生じることを防止することができる。
【００３３】
なお、ダイパッド部２０は、表面側にはレジスト７２を設けず、裏面側にはレジスト７２を設けるパターンとする。ダイパット部７２をリード部７３と同様に形成する場合は、表裏両面にレジスト７２を被覆する。ダイパッド部２０を形成しない場合には、表面側はレジスト７２で被覆せず、裏面側はレジスト７２で被覆するパターンとする。
【００３４】
図４（ｂ）は、エッチング工程の一例を示した図である。エッチング工程においては、形成したレジストマスク７７、７８をエッチングマスクとして、エッチング加工を行う。表面側からのエッチングでは、金属板１０の厚さの半分程度から９０％程度の深さまでエッチングを行う。このエッチングの深さは、樹脂封止後の裏面側からのエッチングを考慮して任意に選択可能である。
【００３５】
表面側から金属板１０のエッチング加工を行うことにより、開口７３が形成された領域に、窪み形状領域４０が形成される。レジスト７２で覆われたリード部３０となる箇所は、側面に窪み形状部４２、上面に非窪み領域４１を有する柱状形状に形成される。リード部３０の上面は、上面の平面形状よりも小さなエリアにワイヤボンディング用のめっき層６１が形成された構成となり、下面は外部接続用のめっき層６２が形成された構成となり、外部接続端子として機能する。
【００３６】
また、裏面側からは、隣接するリード部３０間の間隔の狭い領域について、エッチング加工を行い、凹部５０が形成される。凹部５０のエッチング深さは、５μｍ〜２０μｍである。なお、表面側からのエッチング及び裏面側からのエッチングで、表裏が貫通しない様に考慮してエッチングを行う。
【００３７】
図４（ｃ）は、レジストマスク剥離工程の一例を示した図である。レジストマスク剥離工程においては、表面側のレジストマスク７７及び裏面側のレジストマスク７８を剥離する。これにより、本発明の実施形態に係る半導体素子搭載用リードフレーム１００が完成する。なお、レジストマスク７７、７８の剥離は、所定の剥離液を用いて行ってよい。
【００３８】
なお、図４（ｃ）のレジストマスク剥離工程の後、必要に応じて、所定の寸法に切断し、半導体素子搭載用リードフレームをシート状にしても良い。
【００３９】
次に、図５を用いて、本発明の実施形態に係る半導体素子搭載用リードフレームを使用した半導体装置の製造方法について説明する。図５は、本発明の実施形態に係る半導体装置の製造方法の一例を示した図である。
【００４０】
図５（ａ）は、半導体素子搭載・ボンディング・樹脂封止工程の一例を示した断面図である。半導体素子搭載工程では、半導体素子１１０を半導体素子搭載用リードフレーム１００のダイパッド部２０上に搭載する。その後、ボンディング工程では、ボンディングワイヤ１２０で半導体素子１１０の電極１１１とリード部３０とをワイヤボンディングする。その後、樹脂封止工程では、半導体素子搭載用リードフレーム１００の表面側を封止樹脂１３０で封止する。
【００４１】
図５（ｂ）は、樹脂封止後のエッチング工程の一例を示した図である。樹脂封止後のエッチング工程は、半導体素子搭載用リードフレーム１００の裏面側のめっき層６２、６３をエッチングマスクとしてエッチング加工を行う。ダイパッド部２０及びリード部３０のめっき層６２、６３を除く所定の部分をエッチング加工で除去する。
【００４２】
隣接するリード部３０同士の間の領域は、めっき層６２同士の間隔が狭いため、エッチング速度が遅くなるが、当該領域には凹部５０が形成されているため、エッチング量が少なくてもエッチング速度が速い領域とエッチング深さのバランスが取れ、略同時にエッチングが終了し、金属板１０を除去することができる。これにより、各リード部３０及びダイパッド部２０が各々独立する。
【００４３】
最後に、半導体装置を所定の寸法に切断して、半導体装置が得られる。
【００４４】
このように、本実施形態に係る半導体素子搭載用リードフレーム１００を用いることにより、半導体装置１５０を作製する際の樹脂封止後の裏面側からのエッチングにおいて、隣接するリード部３０同士の絶縁を確保できるとともに、ダイパッド部２０とリード部３０との間でめっきバリが発生することを防止できる。
【実施例】
【００４５】
次に、本発明の半導体素子搭載用リードフレームの一実施例を説明する。なお、理解の容易のため、今まで説明した実施形態の各構成要素に対応する部品には、同一の参照符号を付すものとする。
【００４６】
［実施例１］
金属板１０として、厚さ０．１２５ｍｍの銅系合金材（古河電工製ＥＦＴＥＣ６４−Ｔ）を用いて、両面にドライフィルムレジスト７０（旭化成製２５５８）をラミネートした。
【００４７】
次に所定のパターンで両面に露光を行い、現像してめっきが必要な部分が開口されたレジストマスク７５、７６を形成した。なお、ダイパッド部は、上面にめっき層がなく、下面にめっき層があるパターンとした。
【００４８】
次に、形成したレジストマスク７５、７６の開口部７１から露出している金属板１０に、Ｎｉを１μｍ、Ｐｄを０．０７μｍ、Ａｕを０．００３μｍの厚さで順次めっき層６１、６２、６３を形成した。
【００４９】
次に、レジストマスク７５、７６を剥離し、めっき層６１、６２、６３が形成された金属板１０の両面に、上記で説明したものと同じドライフィルムレジスト７２をラミネートし、半導体素子が搭載される表面側は、形成しためっき層より５０μｍ大きいパターンで露光して現像を行い、めっき層より５０μｍ大きいレジストマスク７７を形成した。そして、反対面の裏面側は、隣接するリード部の隙間が１００μｍ以下（ダイパット部とリード間の隙間の距離より、各リード部間の隙間の距離が１／２以下）となる部分にレジスト開口７３を設けるようレジストマスク７８を形成した。
【００５０】
次に、液温４０℃のエッチング液を用いて、スプレー圧０．５ＭＰａで２分間エッチング加工を行い、表面側から約８０μｍの深さまでエッチングを行い、柱状部１を形成した。このとき裏面側も２０μｍの深さまでエッチングした。
【００５１】
その後、両面のレジストマスクを剥離することで半導体素子搭載用リードフレーム１００が得られた。
【００５２】
次に、このリードフレーム１００を使用し、ダイパッド部２０に銀ペースト等を用いて半導体素子１１０を搭載し、直径２０μｍの金のボンディングワイヤ１２０で半導体素子１１０とリード部３０とを接続した。その後、エポキシ系の封止樹脂１３０を用いて封止した後、アルカリ性の銅エッチング液でエッチングした。最後に所定の半導体装置の寸法になるように切断を行った。
【００５３】
［実施例２］
実施例２は、ダイパッド部の上面及び下面にめっき層を形成し、リード部と同様構成になるパターンとした。また、エッチング工程では、表面側からエッチングの深さを約９０μｍ、裏面側からのエッチングの深さを１０μｍとした。その他の条件は実施例１と同様とした。
【００５４】
［比較例］
一方、比較例として、裏面側にエッチングをせず凹部を形成しないパターンとした。その他の条件は、実施例１と同様とした。
【００５５】
上記実施例１及び２と比較例において、樹脂封止後のエッチング工程にて、エッチング状態を確認した。実施例１及び２については、リード部間に金属板の残りはなく、良好であった。比較例においては、一部リード間で金属板が残り短絡が発生した。
【００５６】
このように、実施例に係る半導体素子搭載用リードフレームによれば、リード部間の残留金属を確実に除去し、信頼性の高い電気的性能を得ることができる。
【００５７】
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
【符号の説明】
【００５８】
１０    金属板
２０    ダイパッド部
３０    リード部
４０    窪み領域
４１    非窪み領域
５０    凹部
６０〜６３    めっき層
７０、７２    レジスト
７１、７３    開口
７５〜７８    レジストマスク
１００    半導体素子搭載用リードフレーム
１１０    半導体素子
１１１    電極
１２０    ボンディングワイヤ
１３０    封止樹脂
１５０    半導体装置
【図１】
0006539928.tif 000002
【図２】
0006539928.tif 000003
【図３】
0006539928.tif 000004
【図４】
0006539928.tif 000005
【図５】
0006539928.tif 000006
【図６】
0006539928.tif 000007