(57)【特許請求の範囲】
【請求項１】
複数の絶縁層が積層されて成り、表面および内部に電源用の配線導体および接地用の配線導体ならびに信号用の配線導体を有する積層部と、該積層部の上面中央部に搭載されており前記各配線導体の一部と接続された半導体素子と、中央部に前記半導体素子を収容するキャビティが形成されており前記積層部の上面に配置された枠状基板と、前記枠状基板の上面に前記キャビティ上を覆うように形成された絶縁部と、を具備して成る配線基板であって、前記枠状基板は、比誘電率が３０〜３０００、かつ厚みが５〜３０μｍの誘電体層の上下面にそれぞれの厚みが５０〜１５０μｍの導体層を積層した３層構造であり、前記上下面の導体層の端面は、前記枠状基板において前記キャビティに面する内周の側面、および外周の側面に露出しているとともに、それぞれが前記電源用の配線導体に接続された電源用の導体パターンと、前記接地用の配線導体に接続された接地用の導体パターンと、前記信号用の配線導体に接続された信号用の導体パターンとを含み、前記上下面の所定の導体パターン同士が前記誘電体層に設けられた貫通孔内に充填された貫通導体を介して互いに電気的に接続されており、前記上面の導体パターンの一部が他の基板と接続するための基板接続パッドを形成しているとともに、前記電源用の導体パターンの一部と前記接地用の導体パターンの一部とが前記誘電体層を挟んで対向するコンデンサー電極を形成していることを特徴とする配線基板。
【請求項２】
比誘電率が３０〜３０００、かつ厚みが５〜３０μｍの誘電体層の上下面に金属箔を積層して成るとともに、中央部にキャビティ形成領域および外周部に前記キャビティ形成領域を囲繞する配線形成領域を有する基板材を準備する工程と、
前記配線形成領域に複数の貫通孔を形成する工程と、
前記上下面の金属箔の表面および前記貫通孔内に、金属めっき層を析出させ、前記貫通孔内に前記金属めっき層から成る貫通導体を形成するとともに前記誘電体層の上下面に前記金属箔および前記金属めっき層から成る厚みが５０〜１５０μｍの導体層を形成する工程と、
前記導体層の表面に、前記配線形成領域における所定のパターンに対応する部分を被覆するエッチングレジストを形成する工程と、
前記エッチングレジストの非被覆部に露出する前記導体層をエッチング除去することで前記配線形成領域の前記上下面の前記導体層のそれぞれに、電源用の導体パターンと接地用の導体パターンと信号用の導体パターンとを、所定の前記導体パターン同士が前記貫通導体により互いに電気的に接続され、かつ前記電源用の導体パターンの一部と前記接地用の導体パターンの一部とが前記誘電体層を挟んで対向するコンデンサー電極となるように形成するとともに、前記キャビティ形成領域における前記導体層を除去する工程と、
キャビティ形成領域における前記誘電体層をくり抜いてキャビティを形成することにより枠状基板を得る工程と、
前記枠状基板を粘着シート上に載置して前記キャビティ内に半導体素子を挿置する工程と、
前記枠状基板の上面に前記キャビティ上を覆うとともに前記導体パターンの一部を他の基板と接続するための基板接続パッドとして露出させる開口部を有する絶縁部を形成する工程と、
前記枠状基板から前記粘着シートを除去するとともに該枠状基板の下面に下面側の複数の絶縁層が積層されて成り、表面および内部に、前記電源用の導体パターンと接続された電源用の配線導体と、前記接地用の導体パターンと接続された接地用の配線導体と、前記信号用の導体パターンと接続された信号用の配線導体とを有する積層部を形成する工程と、
を行うことを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、上面に別の電気基板が積載される複合基板用の配線基板およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯型のゲーム機や通信機器に代表される電子機器の小型、高機能化が進む中、それらに使用される配線基板にも小型、高機能化が要求されるようになっている。このような要求に対し、例えば半導体集積回路素子等の半導体素子を搭載する配線基板の上面に、別の電気基板が積載された、いわゆるＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）とよばれる複合基板がある。
【０００３】
このような複合基板用の従来の配線基板の一例を、図４を基に説明する。
従来の配線基板Ｂは、積層部２１と、半導体素子Ｓと、コンデンサーＥと、モールド樹脂Ｒとを具備する。
【０００４】
積層部２１は、複数の貫通孔２２ａを有する複数の絶縁層２２および配線導体２３から成る。
配線導体２３は、絶縁層２２の表面および貫通孔２２ａ内に形成されている。
積層部２１の上面に形成された配線導体２３の一部には、半導体素子Ｓの電極、あるいはコンデンサーＥの電極が例えば半田を介して接続されている。半導体素子Ｓは、コンデンサーＥと配線導体２３を介して電気的に接続されている。半導体素子Ｓにおいて過渡的な接地および電源電位の変動があった場合に、コンデンサーＥから半導体素子Ｓに電荷を供給することにより、その過渡的な接地および電源電位の変動が抑制される。それにより半導体素子Ｓが安定的に作動する。コンデンサーＥから半導体素子Ｓへの電荷の供給を良好に行うには、両者間を接続する配線導体２３の電気抵抗値を小さくすることが重要である。
積層部２１の下面に形成された配線導体２３の一部は、外部の回路基板に接続される外部接続パッド２４として機能する。
積層部２１の上面には、配線導体２３および半導体素子Ｓ、ならびにコンデンサーＥを被覆するモールド樹脂Ｒが形成されている。
モールド樹脂Ｒには、積層部２１の上面に形成された配線導体２３を底面とする貫通孔２５が形成されている。モールド樹脂Ｒの上面および貫通孔２５内には配線導体２６が形成されている。
モールド樹脂Ｒの上面に形成された配線導体２６の一部は、別の電気基板（不図示）の電極と接続される基板接続パッドとして機能する。
これにより、別の電気基板（不図示）と配線基板Ｂとの間で電気信号を送受信することにより、半導体素子Ｓが作動する。
【０００５】
ところで、従来の配線基板Ｂにおいては、半導体素子Ｓがモールド樹脂Ｒにより被覆されており、半導体素子Ｓの周囲に熱伝導性に優れた物質がないため、半導体素子Ｓの作動時に発生する熱を外部に効率的に放熱することができない。
そこで、半導体素子Ｓから発生する熱を外部に効率的に放熱するため、半導体素子Ｓの近辺に銅等の熱伝導に優れた物質を配置することが考えられる。しかしながら、その場合、コンデンサーＥを半導体素子Ｓの近くに配置することができなくなるので、両者の間を接続する配線導体２３の長さが長くなる。その結果、コンデンサーＥと半導体素子Ｓとを接続する配線導体２３の電気抵抗値が大きくなり、コンデンサーＥから半導体素子Ｓへの電荷の供給を良好に行えなくなってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３５７５４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、半導体素子の作動時に生じる熱を効率的に放熱するとともに、半導体素子に過渡的な接地および電源電位の変動があった場合に半導体素子に電荷を良好に供給することで、半導体素子が壊れにくく安定的に作動することができる配線基板およびその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明における配線基板は、複数の絶縁層が積層されて成り、表面および内部に電源用の配線導体および接地用の配線導体ならびに信号用の配線導体を有する積層部と、積層部の上面中央部に搭載されており各配線導体の一部と接続された半導体素子と、中央部に半導体素子を収容するキャビティが形成されており積層部の上面に配置された枠状基板と、枠状基板の上面にキャビティ上を覆うように形成された絶縁部と、を具備して成る配線基板であって、枠状基板は、比誘電率が３０〜３０００、かつ厚みが５〜３０μｍの誘電体層の上下面にそれぞれの厚みが５０〜１５０μｍの導体層を積層した３層構造であり、上下面の導体層の端面は、枠状基板においてキャビティに面する内周の側面、および外周の側面に露出しているとともに、それぞれが電源用の配線導体に接続された電源用の導体パターンと、接地用の配線導体に接続された接地用の導体パターンと、信号用の配線導体に接続された信号用の導体パターンとを含み、上下面の所定の導体パターン同士が誘電体層に設けられた貫通孔内に充填された貫通導体を介して互いに電気的に接続されており、上面の導体パターンの一部が他の基板と接続するための基板接続パッドを形成しているとともに、電源用の導体パターンの一部と接地用の導体パターンの一部とが誘電体層を挟んで対向するコンデンサー電極を形成していることを特徴とするものである。
【０００９】
本発明における配線基板の製造方法は、比誘電率が３０〜３０００、かつ厚みが５〜３０μｍの誘電体層の上下面に金属箔を積層して成るとともに、中央部にキャビティ形成領域および外周部に前記キャビティ形成領域を囲繞する配線形成領域を有する基板材を準備する工程と、配線形成領域に複数の貫通孔を形成する工程と、上下面の金属箔の表面および貫通孔内に、金属めっき層を析出させ、貫通孔内に金属めっき層から成る貫通導体を形成するとともに誘電体層の上下面に金属箔および金属めっき層から成る厚みが５０〜１５０μｍの導体層を形成する工程と、導体層の表面に、配線形成領域における所定のパターンに対応する部分を被覆するエッチングレジストを形成する工程と、エッチングレジストの非被覆部に露出する導体層をエッチング除去することで配線形成領域の上下面の導体層のそれぞれに、電源用の導体パターンと接地用の導体パターンと信号用の導体パターンとを、所定の導体パターン同士が貫通導体により互いに電気的に接続され、かつ電源用の導体パターンの一部と接地用の導体パターンの一部とが誘電体層を挟んで対向するコンデンサー電極となるように形成するとともに、キャビティ形成領域における導体層を除去する工程と、キャビティ形成領域における誘電体層をくり抜いてキャビティを形成することにより枠状基板を得る工程と、枠状基板を粘着シート上に載置してキャビティ内に半導体素子を挿置する工程と、枠状基板の上面にキャビティ上を覆うとともに導体パターンの一部を他の基板と接続するための基板接続パッドとして露出させる開口部を有する絶縁部を形成する工程と、枠状基板から粘着シートを除去するとともに枠状基板の下面に複数の絶縁層が積層されて成り、表面および内部に、電源用の導体パターンと接続された電源用の配線導体と、接地用の導体パターンと接続された接地用の配線導体と、信号用の導体パターンと接続された信号用の配線導体とを有する積層部を形成する工程と、を行うことを特徴とするものである。
【発明の効果】
【００１０】
本発明の配線基板によれば、半導体素子を収容するキャビティを有する枠状基板は、厚みが５〜３０μｍの誘電体層の上下面に厚みが５０〜１５０μｍと厚い導体層が形成されている。この厚い導体層により、半導体素子からの発熱を効率的に配線基板の外部に放熱し、半導体素子が壊れるのを防止することができる。
また、かかる導体層の一部は、それぞれが電源用の配線導体に接続された電源用の導体パターンと、接地用の配線導体に接続された接地用の導体パターンとを含んでおり、電源用の導体パターンの一部と接地用の導体パターンの一部とが誘電体層を挟んで対向するコンデンサー電極を形成して近接する半導体素子と接続されている。この枠状基板が有するコンデンサー機能により半導体素子を安定的に作動させることができる。
【００１１】
本発明の配線基板の製造方法によれば、半導体素子を収容するキャビティを有する枠状基板を、厚みが５〜３０μｍの誘電体層の上下面に厚みが５０〜１５０μｍと厚い導体層が積層された材料により形成することから、半導体素子から生じる熱をこの厚い導体層により効率的に外部に放熱することが可能な配線基板を提供することができる。
また、かかる導体層の一部を、電源用の導体パターンの一部と接地用の導体パターンの一部とが誘電体層を挟んで対向するコンデンサー電極となるように形成し、半導体素子とコンデンサー電極とを電源用および接地用の配線導体を介して接続する。このコンデンサー機能により半導体素子を安定的に作動させることが可能な配線基板を提供することができる。
半導体素子
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２（ａ）〜（ｇ）は、本発明の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。
【図３】図３（ｈ）〜（ｌ）は、本発明の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。
【図４】図４は、従来の配線基板の実施形態の一例を示す概略断面図である。
【発明を実施するための形態】
【００１３】
まず、図１を基に、本発明の配線基板Ａの一例を説明する。
配線基板Ａは、積層部１と、枠状基板２と、半導体素子Ｓと、絶縁部３とを具備する。
【００１４】
積層部１は、それぞれが複数の貫通孔４を有する複数の絶縁層１ａが積層されている。積層部１の表面および内部、ならびに貫通孔４内には、配線導体５が形成されている。配線導体５は、電源用の配線導体５ａおよび接地用の配線導体５ｂ、ならびに信号用の配線導体５ｃを含んでいる。積層部１の下面に形成された配線導体５の一部は、外部の回路基板に接続される外部接続パッド６として機能する。
絶縁層１ａは、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ２０〜５０μｍ程度である。
配線導体５は、例えば周知のめっき法により、銅等の良導電性金属により形成される。
【００１５】
枠状基板２は、誘電体層７の上下面に、それぞれ金属箔８および金属めっき層９が順次積層されて成る導体層１０が形成されて成る。
枠状基板２は、中央部に半導体素子Ｓを収容するキャビティＣが形成されている。
導体層１０は、電源用の配線導体５ａに接続された電源用の導体パターン１０ａと、接地用の配線導体５ｂに接続された接地用の導体パターン１０ｂと、信号用の配線導体５ｃに接続された信号用の導体パターン１０ｃとを含んでいる。そして、電源用の導体パターン１０ａと接地用の導体パターン１０ｂとが、誘電体層７を挟んで対向するコンデンサー電極Ｔを形成している。
上面の各導体パターン１０ａ、１０ｂ、１０ｃの一部は、別の電気基板の電極と接続するための基板接続パッド１１を含んでいる。
枠状基板２は、複数の貫通孔１２を有している。貫通孔１２内は、金属めっき層９の一部から成る貫通導体１２ａが被着されている。誘電体層７上面および下面の所定の各導体パターン１０ａ、１０ｂ、１０ｃ同士が貫通導体１２ａを介して接続されている。
誘電体層７は、例えばエポキシ系の樹脂やチタン酸バリウム、あるいは酸化アルミニウム等から成る。誘電体層７の厚みは、およそ５〜３０μｍ程度である。誘電体層７の比誘電率は３０〜３０００程度である。
金属箔８は、例えば銅箔から成る。金属めっき層９は、例えば周知のめっき法により銅めっきにより形成される。金属箔８および金属めっき層９から成る導体層１０の厚みは、およそ５０〜１５０μｍ程度である。
【００１６】
半導体素子Ｓは、積層部１の上面中央部に搭載されるとともに、枠状基板２のキャビティＣ内に収容されている。半導体素子Ｓは、コンデンサー電極Ｔや積層部１に形成された電源用の配線導体５ａおよび接地用の配線導体５ｂ、ならびに信号用の配線導体５ｃと電気的に接続されている。
【００１７】
絶縁部３は、枠状基板２の上面にキャビティＣを覆うように形成されている。
絶縁部３は、基板接続パッド１１を露出する開口部３ａを有している。
絶縁部３は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ２０〜５０μｍ程度である。
【００１８】
このように、本発明の配線基板Ａによれば、中央部に半導体素子Ｓを収容するキャビティＣが形成された枠状基板２を有している。
この枠状基板２は、厚みが５〜３０μｍの誘電体層７の上下面に厚みが５０〜１５０μｍと厚い導体層１０が形成されている。この厚い導体層１０を介して、半導体素子Ｓからの発熱を効率的に配線基板Ａの外部に放熱することができる。これにより、半導体素子Ｓが熱により壊れることを有効に防止することができる。
また、かかる導体層１０の一部は、それぞれが電源用の配線導体５ａに接続された電源用の導体パターン１０ａと、接地用の配線導体５ｂに接続された接地用の導体パターン１０ｂとを含んでおり、電源用の導体パターン１０ａの一部と接地用の導体パターン１０ｂの一部とが誘電体層７を挟んで対向するコンデンサー電極Ｔを形成して近接する半導体素子Ｓと接続されている。半導体素子Ｓにおいて過渡的な接地および電源電位の変動があった場合に、このコンデンサー電極Ｔから半導体素子Ｓに電荷を供給することにより、その過渡的な接地および電源電位の変動が抑制される。これにより、半導体素子Ｓを安定して作動させることができる。
【００１９】
次に、本発明の製造方法の一例について、図２および図３を基にして説明する。なお、図１に示す配線基板Ａと同一の部材については同じ符号を付して、詳細な説明は省略する。
【００２０】
まず、図２（ａ）に示すように、比誘電率が３０〜３０００、かつ厚みが５〜３０μｍの誘電体層７の上下面に金属箔８を積層して成るとともに、中央部にキャビティ形成領域Ｘおよび外周部にキャビティ形成領域Ｘを囲繞する配線形成領域Ｙを有する基板材２Ｐを準備する。
基板材２Ｐは、例えばエポキシ系の樹脂層の上下面に銅箔を配置しておき、平板状の加圧装置にて加熱しながらプレスすることで形成される。
【００２１】
次に、図２（ｂ）に示すように、基板材２Ｐの配線形成領域Ｙに複数の貫通孔１２を形成する。
貫通孔１２の直径は、およそ５０〜１００μｍ程度であり、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。
【００２２】
次に、図２（ｃ）に示すように、基板材２Ｐの上下面および貫通孔１２内に、金属めっき層９を析出させる。これにより、貫通孔１２内に金属めっき層９から成る貫通導体１２ａを形成するとともに、誘電体層７の上下面に金属箔８および金属めっき層９から成る導体層１０を形成する。導体層１０の厚みは、およそ５０〜１５０μｍ程度である。
金属めっき層９は、例えば周知のめっき法により、銅等の良導電性金属で形成される。
【００２３】
次に、図２（ｄ）に示すように、導体層１０の表面に、配線形成領域Ｙにおける所定のパターンに対応する部分を被覆するエッチングレジストＲを形成する。
【００２４】
次に、図２（ｅ）に示すように、エッチングレジストＲの非被覆部に露出する導体層１０をエッチング除去した後にエッチングレジストＲを除去する。これにより、キャビティ形成領域Ｘの導体層１０を除去するとともに、配線形成領域Ｙの上下面の導体層１０のそれぞれに、電源用の導体パターン１０ａと接地用の導体パターン１０ｂと信号用の導体パターン１０ｃとを、所定の導体パターン同士が貫通導体１２ａにより互いに電気的に接続され、かつ電源用の導体パターン１０ａの一部と接地用の導体パターン１０ｂの一部とが誘電体層７を挟んで対向するコンデンサー電極Ｔとなるように形成する。
上面の導体パターン１０ａ、１０ｂ、１０ｃの一部は、別の電気基板の電極と接続される基板接続パッド１１を含んでいる。
【００２５】
次に、図２（ｆ）に示すように、キャビティ形成領域Ｘにおける誘電体層７をくり抜いてキャビティＣを形成する。
キャビティＣは、例えばレーザー加工により形成される。
【００２６】
次に、図２（ｇ）に示すように、上下面に導体層１０が形成された基板材２Ｐを粘着シートＮ上に載置して、キャビティＣ内に露出する粘着シートＮ上に電極を有する半導体素子Ｓを挿置する。
【００２７】
次に、図３（ｈ）に示すように、基板材２Ｐの上側に絶縁部３を形成する。絶縁部３は、基板接続パッド１１を露出する開口部３ａが、例えばレーザー加工により形成されている。絶縁部３の一部は、キャビティＣ内に侵入するとともに半導体素子Ｓに接着する。これにより半導体素子ＳがキャビティＣ内の所定の位置に固定される。絶縁部３を形成するには、基板材２Ｐの上面に、絶縁部３用の未硬化の樹脂シートを積層するとともに、上方からプレスしながら加熱処理する方法が採用される。絶縁部３は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ２０〜５０μｍ程度である。
【００２８】
次に、図３（ｉ）に示すように、粘着シートＮを剥離した後に、基板材２Ｐの下側に絶縁層１Ｐを形成する。絶縁層１Ｐの一部は、キャビティＣ内に侵入するとともに半導体素子Ｓに接着する。これにより半導体素子ＳがキャビティＣ内に封止される。絶縁層１Ｐは、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ２０〜５０μｍ程度である。
【００２９】
次に、図３（ｊ）に示すように、絶縁層１Ｐに複数の貫通孔４を形成する。
貫通孔４は、下面の導体層１０および半導体素子Ｓの電極を底面としており、直径は、およそ２０〜１００μｍ程度である。
【００３０】
次に、図３（ｋ）に示すように、絶縁層１Ｐの表面および貫通孔４内に配線導体５を被着させる。配線導体５は、電源用の導体パターン１０ａと接続された電源用の配線導体５ａと、接地用の導体パターン１０ｂと接続された接地用の配線導体５ｂと、信号用の導体パターン１０ｃと接続された信号用の配線導体５ｃとを含んでいる。
配線導体５は、例えば周知のセミアディティブ法により、銅等の良導電性金属で形成される。
【００３１】
最後に、図３（ｌ）に示すように、絶縁層１Ｐの表面および配線導体５の表面に別の絶縁層１Ｐおよび別の配線導体５を形成することで、下面に外部接続パッド６を有する積層部１を形成する。これにより、図１に示すような配線基板Ａが形成される。
【００３２】
このように、本発明の配線基板の製造方法によれば、半導体素子Ｓを収容するキャビティＣを有する枠状基板２を、厚みが５〜３０μｍの誘電体層７の上下面に厚みが５０〜１５０μｍと厚い導体層１０が積層された材料により形成することから、半導体素子Ｓから生じる熱を効率的に外部に放熱することが可能な配線基板Ａを提供することができる。
また、かかる導体層１０の一部を、電源用の導体パターン１０ａの一部と接地用の導体パターン１０ｂの一部とが誘電体層７を挟んで対向するコンデンサー電極Ｔとなるように形成し、半導体素子Ｓとコンデンサー電極Ｔとを電源用および接地用の配線導体５ａ、５ｂを介して接続する。半導体素子Ｓにおいて過渡的な接地および電源電位の変動があった場合に、このコンデンサー電極Ｔから半導体素子Ｓに電荷を供給することにより、その過渡的な接地および電源電位の変動が抑制される。これにより、半導体素子Ｓを安定して作動させることが可能な配線基板Ａを提供することができる。
【符号の説明】
【００３３】
１              積層部
１Ｐ            絶縁層
２              枠状基板
３              絶縁部
５ａ            電源用の配線導体
５ｂ            接地用の配線導体
５ｃ            信号用の配線導体
７              誘電体層
１０            導体層
１０ａ          電源用の導体パターン
１０ｂ          接地用の導体パターン
１０ｃ          信号用の導体パターン
１１            基板接続パッド
１２            貫通孔
１２ａ          貫通導体
Ａ              配線基板
Ｃ              キャビティ
Ｓ              半導体素子
Ｔ              コンデンサー電極
【図１】
0006626697.tif 000002
【図２】
0006626697.tif 000003
【図３】
0006626697.tif 000004
【図４】
0006626697.tif 000005