(57)【特許請求の範囲】
【請求項１】
LVDSビデオ信号をDPビデオ信号に変換する方法であって、前記方法は、
工程1：LVDSビデオ信号を受信し、受信されたLVDSビデオ信号を復調してLVDS並列復調データおよびLVDSピクセルクロックを生成する工程と、
工程2：LVDSビデオ復号制御信号とLVDSピクセルクロックに従って、LVDS並列復調データをビデオ復号して、LVDSビデオソースデータおよびLVDSビデオソース同期信号を生成する工程と、
工程3：LVDSビデオ変換制御信号に従って、LVDSビデオソースデータおよびLVDSビデオソース同期信号をRGBビデオ信号に変換する工程と、
工程4：DP変換構成命令およびDP変換開始命令に応じて、前記RGBビデオ信号に対してDP変換構成とDP変換動作を行い、DPビデオ信号を得る工程と
を含み、
前記DPビデオ信号の出力対象が1LANE、2LANE、4LANEおよび／または8LANEタイプのDP表示モジュールを含み、
前記DP表示モジュールが4LANE全画面タイプの場合、LVDSシングルLINKモード、ダブルLINKモードまたは4LINKモードのビデオ変換がLINK変換モード制御信号に応じて実行され、前記LVDSビデオ信号が、対応するシングルLINKモード、ダブルLINKモードまたは4LINKモードの形式で送信され、
前記DP表示モジュールが8LANE分割画面タイプの場合、左右分割画面モードと奇偶数分割画面モードのビデオ変換がLINK変換モード制御信号に応じて実行され、前記LVDSビデオ信号が、4LINKモードの形式で送信される方法。
【請求項２】
前記工程1は、
LVDS受信クロックおよびLVDSデータを含むLVDSビデオ信号を受信する工程と、
受信されたLVDSビデオ信号に終端処理を行い、LVDS受信クロックおよびLVDSデータを出力する工程と、
復調クロックおよび復調イネーブル信号を生成するために、各LINKのLVDS受信クロックを復調する工程と、
各LINKの復調クロックおよび復調イネーブル信号によって、対応するLINKのLVDSデータをLVDS並列復調データに復調するとともに、LVDS受信クロックをLVDSピクセルクロックに復調する工程と、
を含む、請求項1に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。
【請求項３】
前記工程2は、
LVDSピクセルクロックを、グローバルクロックパスを介して、LVDSビデオソースピクセルクロックに変換し、同時に、各LINKのLVDS並列復調データを、各LINKのLVDSピクセルクロックを使用して、キャッシングのためにDC-FIFOにそれぞれ同時に書き込み、前記LVDSビデオソースピクセルクロックを使用して1つずつ読み出して、同期データとする工程と、
LVDS奇偶数ピクセル逆転制御信号を受信すると、2つのリンクのLINK1とLINK2のデータを交換し、LVDSビデオ信号順序制御信号を受信すると、LINK1、LINK2、LINK3、LINK4の順に4つのリンクを配置し、
受信されたLVDSビデオ復号制御信号に従って、LVDSビデオソース同期信号に同期して読み出される各LINKのLVDS並列復調データを復号する工程と、
受信されたLVDSビデオ復号制御信号に従って、各LINKのLVDSビデオソースデータ信号に同期して読み出される各LINKのLVDS並列復調データを復号する工程と
を含む、請求項１に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。
【請求項４】
前記工程３は、
前記LVDSビデオ変換制御信号に従って適合したRGBビデオクロック構成信号を生成する工程と、
前記RGBビデオクロック構成信号に従ってローカルクロック信号により対応する構成パラメータおよび構成イネーブル信号を生成する工程と、
前記構成パラメータおよび構成イネーブル信号に従ってRGBビデオクロックを生成し、前記LVDSピクセルクロックに対応する周波数逓倍動作を実行する工程と、
シングルLINKモードとして構成された場合に、LVDSビデオソースピクセルクロックを、同じ周波数のRGBビデオピクセルクロックに変換する工程と、または、
ダブルLINKモードとして構成された場合に、LVDSビデオソースピクセルクロックを、二倍の周波数のRGBビデオピクセルクロックに変換する工程と、または、
4LINKモードとして構成された場合に、LVDSビデオソースピクセルクロックを、四倍の周波数のRGBビデオピクセルクロックに変換する工程と、
入力されたRGBビデオクロックの位相を半クロック周期だけ遅延させて、RGB出力クロック信号とする工程と、
シングルLINKのLVDSビデオソース同期信号およびLVDSビデオソースデータをRGBビデオ信号出力に変換する工程と、または、
ダブルLINKのLVDSビデオソース同期信号およびLVDSビデオソースデータをRGBビデオ信号出力に変換する工程と、または、
4LINKのLVDSビデオソース同期信号およびLVDSビデオソースデータをRGBビデオ信号出力に変換する工程と、または、
4LINKのLVDSビデオソース同期信号およびLVDSビデオソースデータを左半画面RGBビデオ信号および右半画面RGBビデオ信号の出力に変換する工程と、または、
4LINKのLVDSビデオソース同期信号およびLVDSビデオソースデータを、奇数ピクセルRGBビデオ信号および偶数ピクセルRGBビデオ信号に変換し、RGBビデオ信号出力を送信する工程と、
RGB変換ブロック選択信号に応じて対応するRGBビデオ信号を選択し、RGB出力クロック出力とともに選択されたRGBビデオ信号に対してDPビデオ信号変換を行う工程と
を含む、請求項３に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。
【請求項５】
前記DP変換構成命令およびDP変換開始命令は、書き込まれたDPレジスタ命令に従って発行され、前記工程4は、
左チャンネルRGB周波数逓倍信号を受信し、左チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じてDP変換構成およびDP変換動作を行い、左チャンネルDPビデオ信号を得る工程と、
右チャンネルRGB周波数逓倍信号を受信し、右チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じてDP変換構成およびDP変換動作を行い、右チャンネルDPビデオ信号を得る工程と
を含む、請求項1に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。
【請求項６】
LVDSビデオ信号をDPビデオ信号に変換するシステムであって、前記システムは、
プログラマブルロジックデバイスに設けられたLVDSビデオ信号変換ユニットおよびDPビデオ信号変換ユニットを備え、
前記LVDSビデオ信号変換ユニットは、LVDSビデオ信号をRGBビデオ信号に変換するように構成され、
前記DPビデオ信号変換ユニットは、DP変換構成命令およびDP変換開始命令に応じて、前記RGBビデオ信号のDP変換構成およびDP変換動作を行い、DPビデオ信号を得、
前記DPビデオ信号の出力対象が1LANE、2LANE、4LANEおよび／または8LANEタイプのDP表示モジュールを含み、
前記DP表示モジュールが4LANE全画面タイプの場合、LVDSシングルLINKモード、ダブルLINKモードまたは4LINKモードのビデオ変換がLINK変換モード制御信号に応じて実行され、前記LVDSビデオ信号が、対応するシングルLINKモード、ダブルLINKモードまたは4LINKモードの形式で送信され、
前記DP表示モジュールが8LANE分割画面タイプの場合、左右分割画面モードと奇偶数分割画面モードのビデオ変換がLINK変換モード制御信号に応じて実行され、前記LVDSビデオ信号が、4LINKモードの形式で送信されることを特徴とするシステム。
【請求項７】
前記LVDSビデオ信号変換ユニットは、
LVDSビデオ信号を受信し、受信したLVDSビデオ信号を復調してLVDS並列復調データおよびLVDSピクセルクロックを生成するLVDSビデオ信号受信ユニットと、
LVDSビデオ復号制御信号およびLVDSピクセルクロックに従って、LVDS並列復調データをビデオ復号して、LVDSビデオソースデータおよびLVDSビデオソース同期信号を生成するLVDSビデオ信号復号ユニットと、
LVDSビデオ変換制御信号に従って、LVDSビデオソースデータおよびLVDSビデオソース同期信号をRGBビデオ信号に変換するRGBビデオ信号変換ユニットと
を含む、請求項６に記載のLVDSビデオ信号をDPビデオ信号に変換するシステム。
【請求項８】
前記DPビデオ信号変換ユニットは、
書き込まれたDPレジスタ命令に従って、前記DP変換構成命令およびDP変換開始命令を発行するDPレジスタブロックと、
左チャンネルRGB周波数逓倍信号を入力し、左チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じたDP変換構成およびDP変換動作を行い、左チャンネルDPビデオ信号を得る左チャンネルDP信号変換ブロックと、
右チャンネルRGB周波数逓倍信号を入力し、右チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じたDP変換構成およびDP変換動作を行い、右チャンネルDPビデオ信号を得る右チャンネルDP信号変換ブロックと、
左チャンネルDPビデオ信号および右チャンネルDPビデオ信号を同時に受信し、DP表示モジュールに接続されて、左チャンネルDPビデオ信号および右チャンネルDPビデオ信号をDP表示モジュールに送信するDP表示モジュールコネクタと
を含む、請求項６または７に記載のLVDSビデオ信号をDPビデオ信号に変換するシステム。
【請求項９】
LVDSビデオ信号をDPビデオ信号に変換する方法であって、前記方法は、
工程S1：LVDSビデオ信号をRGBビデオ信号に変換する工程と、
工程S2：前記RGBビデオ信号に対してデータバッファリングとデータ周波数逓倍処理を順次行い、RGB周波数逓倍信号を得る工程と、
工程S3：DP変換構成命令およびDP変換開始命令に応じて、前記RGB周波数逓倍信号に対してDP変換構成およびDP変換動作を行い、DPビデオ信号を得る工程と
を含み、
前記DPビデオ信号の出力対象が1LANE、2LANE、4LANEおよび／または8LANEタイプのDP表示モジュールを含み、
前記DP表示モジュールが4LANE全画面タイプの場合、LVDSシングルLINKモード、ダブルLINKモードまたは4LINKモードのビデオ変換がLINK変換モード制御信号に応じて実行され、前記LVDSビデオ信号が、対応するシングルLINKモード、ダブルLINKモードまたは4LINKモードの形式で送信され、
前記DP表示モジュールが8LANE分割画面タイプの場合、左右分割画面モードと奇偶数分割画面モードのビデオ変換がLINK変換モード制御信号に応じて実行され、前記LVDSビデオ信号が、4LINKモードの形式で送信されることを特徴とする方法。
【請求項１０】
前記RGBビデオ信号は、左チャンネルRGBビデオ信号および右チャンネルRGBビデオ信号を含み、前記工程S2は、
S21）左チャンネルRGBビデオ信号に対してデータバッファリングおよびデータ周波数逓倍処理を順次行い、左チャンネルのデータ伝送速度およびクロック周波数を向上させ、同時に、右チャンネルRGBビデオ信号に対してデータバッファリングおよびデータ周波数逓倍処理を順次行い、右チャンネルのデータ伝送速度およびクロック周波数を向上させる工程と、
S22）左チャンネルデータと右チャンネルデータの同期処理を行い、左チャンネルRGB周波数逓倍信号および右チャンネルRGB周波数逓倍信号を得て、同期して送信する工程と
を含む、請求項９に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。
【請求項１１】
前記DP変換構成命令およびDP変換開始命令は、書き込まれたDPレジスタ命令に従って発行され、前記工程S3は、
左チャンネルRGB周波数逓倍信号を受信し、前記左チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じてDP変換構成およびDP変換動作を行い、左チャンネルDPビデオ信号を得る工程と、同時に
右チャンネルRGB周波数逓倍信号を受信し、前記右チャンネルRGB周波数逓倍信号に対して、前記DP変換構成命令およびDP変換開始命令に応じてDP変換構成およびDP変換動作を行い、右チャンネルDPビデオ信号を得る工程と
を含む、請求項１０に記載のLVDSビデオ信号をDPビデオ信号に変換する方法。
【請求項１２】
LVDSビデオ信号をDPビデオ信号に変換するシステムであって、前記システムは、プログラマブルロジックデバイスに設けられたLVDSビデオ信号変換ユニットと、バッファリングおよび周波数逓倍ユニットと、DPビデオ信号変換ユニットとを備え、
前記LVDSビデオ信号変換ユニットは、LVDSビデオ信号をRGBビデオ信号に変換するように構成され、
前記バッファリングおよび周波数逓倍ユニットは、RGBビデオ信号に対してデータバッファリングおよびデータ周波数逓倍処理を順次行ってRGB周波数逓倍信号を得るように構成され、
前記DPビデオ信号変換ユニットは、DP変換構成命令およびDP変換開始命令に応じて、RGB周波数逓倍信号に対してDP変換構成およびDP変換動作を行い、DPビデオ信号を得、
前記DPビデオ信号の出力対象が1LANE、2LANE、4LANEおよび／または8LANEタイプのDP表示モジュールを含み、
前記DP表示モジュールが4LANE全画面タイプの場合、LVDSシングルLINKモード、ダブルLINKモードまたは4LINKモードのビデオ変換がLINK変換モード制御信号に応じて実行され、前記LVDSビデオ信号が、対応するシングルLINKモード、ダブルLINKモードまたは4LINKモードの形式で送信され、
前記DP表示モジュールが8LANE分割画面タイプの場合、左右分割画面モードと奇偶数分割画面モードのビデオ変換がLINK変換モード制御信号に応じて実行され、前記LVDSビデオ信号が、4LINKモードの形式で送信されることを特徴とするシステム。
【請求項１３】
前記RGBビデオ信号は、左チャンネルRGBビデオ信号と右チャンネルRGBビデオ信号を含み、前記バッファリングおよび周波数逓倍ユニットは、
左チャンネルRGBビデオ信号にデータバッファリングおよびデータ周波数逓倍処理を順次行い、左チャンネルのデータ伝送速度およびクロック周波数を向上させる左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニットと、
右チャンネルRGBビデオ信号にデータバッファリングおよびデータ周波数逓倍処理を順次行い、右チャンネルのデータ伝送速度およびクロック周波数を向上させる右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニットと、
左チャンネルデータと右チャンネルデータの同期処理を行い、左チャンネルRGB周波数逓倍信号と右チャンネルRGB周波数逓倍信号を得て、同期して送信するRGBビデオ信号同期ユニットと
を含む、請求項１２に記載のLVDSビデオ信号をDPビデオ信号に変換するシステム
【請求項１４】
前記DPビデオ信号変換ユニットは、
書き込まれたDPレジスタ命令に従って前記DP変換構成命令およびDP変換開始命令を発行するDPレジスタブロックと、
左チャンネルRGB周波数逓倍信号を受信し、左チャンネルRGB周波数逓倍信号に対して、DP変換構成命令およびDP変換開始命令に応じて、DP変換構成およびDP変換動作を行い、左チャンネルDPビデオ信号を得る左チャンネルDP信号変換ブロックと、
右チャンネルRGB周波数逓倍信号を受信し、右チャンネルRGB周波数逓倍信号に対して、DP変換構成命令およびDP変換開始命令に応じて、DP変換構成およびDP変換動作を行い、右チャンネルDPビデオ信号を得る右チャンネルDP信号変換ブロックと、
左チャンネルDPビデオ信号および右チャンネルDPビデオ信号を同時に受信するとともに、DP表示モジュールに接続されて、左チャンネルDPビデオ信号および右チャンネルDPビデオ信号をDP表示モジュールに送信するDP表示モジュールコネクタと
を含む、請求項１２に記載のLVDSビデオ信号をDPビデオ信号に変換するシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、DPビデオ信号の生成に関し、より詳細には、液晶モジュールの表示および検査の分野に属するLVDSビデオ信号をDPビデオ信号に変換する方法およびシステムに関する。
【背景技術】
【０００２】
液晶表示モジュール（Liquid Crystal Display Module  以下、液晶モジュールと称する）は、液晶表示装置を正常に表示させるための重要な構成要素であり、液晶ディスプレイ、バックライトコンポーネント、表示処理チップおよび回路からなる。液晶モジュールは、精密な構造、複雑な製造工程および厳しい製造要件を有する。製造時の歩留まりを確保するためには、特殊な液晶モジュール検査装置を用いて各種の検査ビデオ信号を生成し、表示用の液晶モジュールに検査ビデオ信号を入力して表示効果を厳密かつ総合的に検査する。現在、テレビや表示器に用いられている通常の液晶モジュールの表示インタフェースや内部表示処理回路は、LVDS信号（Low Voltage Differential Signaling  低電圧差動信号）を用いて動作するが、既存の液晶モジュール検査装置もモジュール検査を行うためにLVDSビデオ信号を出力する。通常の液晶モジュールは製造時間が長く、大量生産されているため、モジュールの検査装置も広く使用されている。
【０００３】
しかしながら、人々が液晶表示モジュールに対するより高い明瞭さとより現実的な表示効果を追求し続け、帯域幅伝送需要が大幅に増加すると、これらの帯域幅をサポートするために使用されるLVDSラインの数が大幅に増加し、高い生産コストと複雑さを有するため、通常の液晶モジュールはこれらの要求を次第に満たすことができなくなってきている。そのため、人々のニーズに対応するために、超高解像度と超高画素密度を備えた新しい液晶モジュールが存在しており、この液晶モジュールは、より高速な伝送速度、長い伝送距離、優れたEMI互換性、より良い価格優位性を有するDP信号インタフェース（Display Port ディスプレイインタフェース）を採用しており、それにより、DPインタフェースを備えた液晶モジュールは人気を得ている。
【０００４】
しかしながら、DP液晶モジュールの検査装置は、同じDP検査信号を出力する必要があるが、既存の通常の液晶モジュール検査装置はこの機能を有しておらず、一般的な液晶モジュールも、依然として製造され、検査装置は取り換えサイクルに入っても使用される。モジュールメーカーもDP液晶モジュールを製造している。投資を保護し、生産コストを削減するために、既存の設備を排除して、DPモジュール用の高価な専用検査装置を再購入することはない。短時間で低コストのDP液晶モジュールを大量生産し、歩留まりを確保するために、既存の一般的なモジュール検査装置を大規模に再利用している。
【０００５】
従って、通常の液晶モジュール検査装置が、変換装置を介してDPモジュールを検査することができるように、LVDSビデオ信号をDPビデオ信号に変換することができる変換装置を開発する必要があり、同時に変換装置は、信頼性、統合性、効率性を備えるだけでなく、安価で操作も簡単である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上述した従来技術の欠点を克服し、LVDSビデオ信号をDPビデオ信号に変換する方法およびシステムを提供することを目的とする。本発明は、LVDSビデオ信号の品質および画像データの妥当性を検出することができ、高い信頼性、誤判定がない、簡単な操作、高い検出効率、および低コストを特徴とする。
【課題を解決するための手段】
【０００７】
本発明の目的を達成するための1つの技術的解決策は、LVDSビデオ信号をDPビデオ信号に変換する方法であって、以下の工程を含む。
【０００８】
LVDSビデオ信号を、シングルLINKモード、ダブルLINKモード、および4LINKモードのうちの1つとして送信し、RGBビデオ信号に変換する工程。
【０００９】
DP変換構成命令およびDP変換開始命令に応じてDP変換のための構成および変換を制御する工程。
【００１０】
また、本発明は、LVDSビデオ信号をDPビデオ信号に変換するシステムを提供する。本システムは、以下を含む。
【００１１】
LVDSビデオ信号をRGBビデオ信号に変換するLVDSビデオ信号変換ユニット。
【００１２】
DP変換構成命令およびDP変換開始命令に応じて、出力された周波数逓倍信号にDP変換の構成および変換を行い、DPビデオ信号を得るDPビデオ信号変換ユニット。
【００１３】
更に、本発明は、LVDSビデオ信号をDPビデオ信号に変換する方法を提供する。本方法は、以下の工程を含む。
【００１４】
LVDSビデオ信号をRGBビデオ信号に変換する工程。
【００１５】
RGBビデオ信号に対してバッファリングおよび周波数逓倍処理を施し、処理信号を出力する工程。
【００１６】
DP変換構成命令とDP変換開始命令に応じて、出力周波数逓倍信号にDP変換のための構成および変換を行い、DPビデオ信号を得る工程。
【００１７】
更に、本発明は、LVDSビデオ信号をDPビデオ信号に変換するシステムを提供する。本システムは、以下を含む。
【００１８】
LVDSビデオ信号をRGBビデオ信号に変換するLVDSビデオ信号変換ユニット。
【００１９】
RGBビデオ信号に対してバッファリングおよび周波数逓倍処理を施して、処理信号を出力するバッファリングおよび周波数逓ユニット。
【００２０】
DP変換構成命令とDP変換開始命令に応じて、出力周波数逓倍信号にDP変換のための構成および変更を行い、DPビデオ信号を得るDPビデオ信号変換ユニット。
【発明の効果】
【００２１】
本発明は以下の利点を有する。
【００２２】
（1）本発明は、ビデオソースから生成された1lane、2laneおよび4laneのDPビデオ信号を検出することができる。本発明は設置後、異なるDP伝送特性、およびビデオ信号のカラースケール、伝送モード、符号化方法などの異なる特性に良好に適応する。
【００２３】
（2）本発明は、ビデオソースから生成されたDPビデオ信号の電気的特性を検出することができ、DP電気パラメータ規格を入力することにより、本発明の比較後の検出結果を取得し、検出結果を出力して表示する。
【００２４】
（3）本発明は、ビデオソースから生成されたDPビデオ信号の画像データを検出し、各フレームの画像データをプリキャッシュし、元のビデオ画像と比較して、各ピクセルが正しく出力されるかどうかを判定する。各フレームの画像は検出される。
【００２５】
（4）本発明は、最高のDPビデオ解像度を検出することができ、高集積化、信頼性の高い作用、強い干渉防止能力を有するだけでなく、簡単な操作、経済性および実用性という利点を有する。本発明は、DP液晶モジュールの検出信頼性および効率を向上させ、装置コストおよび製造コストを低減するだけでなく、関連する表示装置の人気を更に向上させる。
【００２６】
（5）FPGA（フィールドプログラマブルゲートアレイ）チップ、DDR（Double Date Rateダブルデートレート）メモリチップ、A/D（アナログ/デジタル）変換チップを用いて全ての機能を実現できる。これらのデバイスは一般的なチップであり、安定しており、実現が容易であり、安価であるだけでなく、様々な特殊チップの使用による複雑な設計、安定性の悪さ、設計コストなどの問題を回避する。
【００２７】
（6）本発明の各チャンネルのデータ伝送速度は、二倍の5.4Gbpsとなり、総帯域幅は最大21.6Gbpsとなり、表示解像度（Max 3840×2160 @ 60hz）、色深度、リフレッシュレート、マルチディスプレイ機能を大きく改善する。
【００２８】
（7）複数のストリームをサポートし、データラインだけを用いて複数の独立した非圧縮ビデオおよびオーディオストリームを送信することができる。
【００２９】
（8）本発明は、双方向データ伝送をサポートし、USB2.0またはイーサネットデータを標準のDPデータラインで伝送することができる。
【００３０】
（9）本発明は、デイジーチェーンリンクをサポートし、DP入力表示装置に入力データをコピーさせ、別のDPを介して他の表示装置にデータを出力させる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係り、LVDSビデオ信号をDPビデオ信号に変換する装置のブロック図である。
【図２】図1のLVDSビデオ信号受信ユニットおよびLVDSビデオ信号復号ユニットの回路ブロック図である。
【図３】図1のRGBビデオ信号変換ユニット、DPビデオ信号変換ユニットおよびビデオ変換構成ユニットの回路ブロック図である。
【図４】本発明の実施例１に係るLVDSビデオ信号をDPビデオ信号に変換する方法のフローチャートである。
【図５】本発明の実施例２に係るLVDSビデオ信号をDP1.2ビデオ信号に変換するシステムのブロック図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【実施例１】
【００３３】
図１〜図３に示すように、本実施例のLVDSビデオ信号をDPビデオ信号に変換するシステムは、LVDSビデオ信号をRGBビデオ信号に変換するLVDSビデオ信号変換ユニットと、DPビデオ信号変換ユニット4と、ビデオ変換構成ユニット5を含む。LVDSビデオ信号変換ユニットは、LVDSビデオ信号受信ユニット1と、LVDSビデオ信号復号ユニット2と、RGBビデオ信号変換ユニット3を含む。
【００３４】
上記本実施例のLVDSビデオ信号をDPビデオ信号に変換するシステムの作動プロセスを図4に示し、以下の工程を含む。
【００３５】
S100において、LVDSビデオ信号受信ユニット1は、LVDSビデオ信号を受信し、受信したLVDSビデオ信号を復調してLVDS並列復調データとLVDSピクセルクロックを生成する。本実施例のLVDSビデオ信号受信ユニット1は、LVDSビデオ信号インタフェース1-1、LVDSビデオ信号終端ブロック1-2、LVDSクロック信号復調ブロック1-3、LVDSデータ信号復調ブロック1-4、LVDS復調動的校正ブロック1-5を含む。LVDSビデオ信号終端ブロック1-2は、LVDSビデオ信号インタフェース1-1に接続され、LVDSクロック信号復調ブロック1-3およびLVDSデータ信号復調ブロック1-4は、LVDSビデオ信号終端ブロック1-2に接続され、LVDS復調動的校正ブロック1-5は、LVDSクロック信号復調ブロック1-3およびLVDSデータ信号復調ブロック1-4それぞれに接続されている。各ブロックの詳細な説明は次のとおりである。
【００３６】
LVDSビデオ信号インタフェース1-1はLVDSビデオ信号を受信し、LVDSビデオ信号は、シングルLINK、ダブルLINKおよび4LINK のLVDSビデオ信号を含む。シングルLINKのLVDSビデオ信号は、LINK1が全てのビデオピクセルを伝送することを意味する。ダブルLINKのLVDSビデオ信号は、奇数ビデオピクセルおよび偶数ビデオピクセルをそれぞれ送信するLINK1およびLINK2の2つのリンクを意味する。4LINKのLVDSビデオ信号は、4つのリンクが、ビデオピクセルの順序に従って、LINK1、LINK2、LINK3、LINK4のビデオピクセルを順次送信することを意味する。本実施例のDPビデオ信号は、1Laneタイプ、2Laneタイプ、4LaneタイプのDP表示モジュールを含む。変換されるDPビデオ信号が4 LANEシングル全画面タイプのDP表示モジュールに出力される場合、LVDSビデオ信号は、シングルLINK、ダブルLINK、および4LINKのいずれかで送信される。変換されるDPビデオ信号が8LANE左右分割画面方式または8LANE奇偶数分割画面方式のDP液晶表示モジュールに出力される場合、LVDSビデオ信号は4LINKモードで伝送される。各リンクのLVDSビデオ信号には、LVDS受信クロックとLVDSデータを含む。LVDSデータはLVDSデータバスを介して送信される。LVDSデータバスには複数の信号線が含まれ、各信号線はシリアルコード信号を伝送する。LVDSビデオ信号インタフェース1-1は、LVDS伝送路インタフェースに接続することにより、LVDSビデオ信号を入力する。インタフェースは、本実施例が工業環境および商業環境に確実に適用されるように、工業用標準ホーンコネクタおよび小型高密度商用コネクタの2つの入力コネクタを含む。1つのコネクタにLVDS信号が入力される場合、インタフェースは自動的に対応するコネクタから信号を出力し、2つのコネクタの両方に信号が入力される場合、インタフェースはデフォルトにより、小型高密度商用コネクタから信号を出力する。
【００３７】
LVDSビデオ信号終端ブロック1-2は、LVDSビデオ信号インタフェース1-1で受信されたLVDSビデオ信号を終端処理した後、LVDS受信クロックおよびLVDSデータをLVDSクロック信号復調ブロック1-3およびLVDS信号復調ブロック1-4に送信する。終端動作は、LVDS終端抵抗整合、LVDS信号レベル整合、LVDS信号等化およびデエンファシス、信号バッファリングおよび再構成を含み、長距離伝送による信号歪みや減衰を補償するとともに、伝送干渉を低減して、受信したLVDS信号の品質を保証する。この終端処理で、LVDS信号を受信して瞬間的に強い放電によって発生する衝撃的な外乱を除去する前にESD（Electro Static Discharge  静電気放電）保護処理を行い、その後、伝送線ノイズを抑制して電磁干渉に対する耐性を向上させるために、コモンモードノイズフィルタリング処理を行う。信号を受信している間に、信号伝送による歪みを除去するために、終端インピーダンス整合プロセスが実行され、信号の付加的な干渉が更に除去される。同時に、信号は等化およびデエンファシス処理が施され、伝送損失による信号の減衰が解消される。次に、信号をバッファリングして増幅し、基準レベルで判断して高品質のLVDSビデオ信号を再生する。
【００３８】
LVDSクロック信号復調ブロック1-3は、LINK毎に受信したLVDS受信クロックを復調して、復調クロックおよび復調イネーブル信号を生成する。復調処理では、LVDS受信クロックを高速IOバッファを介してPLL（Phase Locked Loop  位相同期回路）に入力して、LVDS受信クロックの周波数にLVDSデータ信号周波数を乗算し、高速クロック変換処理を行ってLVDSデータと同じ周波数を有するLVDS復調クロックと、LVDS受信クロックと同じ周波数のLVDSピクセルクロックとLVDS復調ストローブ信号とを生成し、信号とデータを高速クロックネットワークに出力して、低遅延およびジッタ、強力な駆動能力を備えるようにして、LVDSデータの安定した信頼性の高い復調を確実に実行する。LVDS受信クロックにPLLが乗算されると、LVDS復調動的校正ブロック1-5からのクロックはキャリブレーション信号をデジッタし、PLLに供給されて動作上のアンチジッタ制御を実行し、入力ジッタの影響を受けない安定した周波数逓倍信号を生成して、復調動作が妨害されず、エラーフリーであることを保証する。
【００３９】
LVDSデータ信号復調ブロック1-4は、各LINKの復調クロックと復調イネーブル信号により、対応するLINKのLVDSデータを並列データに復調し、同時にLVDS受信クロックをLVDSピクセルクロックに復調する。このプロセスは、LVDSシリアルデータバス上のデータの各ビットをそれぞれ独立して復調する工程を含む。LVDSデータ信号の各ビットは、低レイテンシ、低ジッタ高速信号ネットワークにバッファされ、データビットの半周期だけ遅延されるため、データ値はLVDS復調クロックにより、各LVDSデータビットの中央で正しくサンプリングされ、復調ストローブ信号に応じてシリアル化されたデータとなるように周期的に切り捨てられ、LVDSビデオソースピクセルクロックを用いて直列‐並列変換処理され、このビットLVDS信号の並列復調データ信号が得られ、トリガバッファによって出力されて、信号が安定し信頼できるものであることを確実にする。各LVDS信号線は同期して並列に復調され、すべての信号線が互いに干渉しないようにし、データの状態にかかわらず復調エラーにならないようにする。
【００４０】
LVDS復調クロックによってLVDSデータのビット値をサンプリングする場合、LVDS復調動的校正ブロック1-5からのデータは、校正信号をデジッタするとともに、入力ジッタの影響を受けない安定した信頼性の高い復調データを生成するために、動作上でアンチジッタ制御を同時に実行する。
【００４１】
データ入力の位相遅延プロセスは、LVDS復調動的校正ブロック1-5のLVDSデータストリーム位相校正信号によって常に制御される。復調クロックとLVDSデータの位相がずれると、半周期遅延したデータに基づいて、位相校正信号を位相ずれとは逆の遅延調整とすることで、データセンタは常にデータが正しくサンプリングされることを保証するために復調クロックのサンプリングエッジと位置が合わせられる。
【００４２】
復調ストローブ信号は、シリアルデータを切り捨てながら、バイトアライメントを復調するために使用されるLVDS復調動的校正ブロック1-5のビットシフト校正信号によって制御され、分割された並列データのスタートビットは次のシリアルビットへ移動する。
【００４３】
LVDS復調動的校正ブロック1-5は、復調プロセスの間、リアルタイムでLVDS受信クロックおよびLVDSデータの直列化信号に対してそれぞれ動的校正を実行する。
【００４４】
S200において、LVDSビデオ信号復号ユニット2は、LVDSビデオ復号制御信号に従って、LVDS並列復調データをビデオ復号し、LVDSビデオソースデータおよびLVDSビデオソース同期信号を生成する。本実施例のLVDSビデオ信号復号ユニット2は、LVDSビデオ同期バッファリングブロック2-1と、LVDSビデオ信号順序制御ブロック2-2と、LVDSビデオ同期信号復号ブロック2-3と、LVDSビデオデータ復号ブロック2-4を含む。各ブロックの詳細な説明は次のとおりである。
【００４５】
LVDSビデオ同期バッファリングブロック2-1は、LINK1のLVDSピクセルクロックをグローバルクロックパスを介してLVDSビデオソースピクセルクロックに変換し、それぞれのLVDS並列復調データをDC-FIFO（First Input First Output  先入れ先出しキュー）に書き込み、各LINKの入力LVDSピクセルクロックを使用してキャッシングを行い、LVDSビデオソースのピクセルクロックを使用して1つずつ読み出して、同期データを作成し、送信中における信号間の遅延の不一致による読み取りエラーを回避する。キャッシュの深度は可能な限り大きくされているので、すべてのLINKには、それらの間の最大遅延を相殺するためにキャッシュするのに十分なデータがある。
【００４６】
LVDSビデオ信号順序制御ブロック2-2は、LVDS奇偶数ピクセル逆制御信号を受信すると、2つのリンクのLINK1とLINK2のデータを交換し、LVDSビデオ信号順序制御信号を受信すると、４つのリンクをLINK1、LINK2、LINK3、LINK4の順番で整列させる。
【００４７】
LVDSビデオ同期信号復号ブロック2-3は、ビデオ変換構成ユニット5から受け取ったLVDSビデオ復号制御信号に従って同期して読み出された各LINKのLVDS並列復調データをLVDSビデオソース同期信号に復号し、LVDSビデオ復号制御信号のVESAおよびJEIDA伝送復号規格に準拠したLINK1のLVDSビデオソースピクセルクロックを用いて、順次ロジック動作モードで復号し、LVDSビデオソース同期信号を復元して出力し、同期信号は、ビデオ水平行同期信号（Hsync）、ビデオ垂直フィールド同期信号（Vsync）、ビデオデータ有効信号（DE）を含む。
【００４８】
LVDSビデオデータ復号ブロック2-4は、ビデオ変換構成ユニット5から受け取ったLVDSビデオ復号制御信号に従って同期して読み出された各LINKのLVDS並列復調データを復号し、各LINKのLVDSビデオソースデータ信号が復号される。
【００４９】
S300において、RGBビデオ信号変換ユニット3は、LVDSビデオ変換制御信号に従ってLVDSビデオソースデータとLVDSビデオソース同期信号をRGBビデオ信号に変換して、変換後にDPビデオ変換開始信号をビデオ変換構成ユニット5に出力する。本実施例のRGBビデオ信号変換ユニット3は、RGBビデオ信号適応制御ブロック3-1と、RGBビデオクロック適応構成ブロック3-2と、RGBビデオクロック生成ブロック3-3と、RGBビデオクロック出力調整ブロック3-4と、シングルリンクモードRGBビデオ変換ブロック3-5と、ダブルリンクモードRGBビデオ変換ブロック3-6と、4リンクモードRGBビデオ変換ブロック3-7と、左右分割画面モードRGBビデオ変換ブロック3-8と、奇偶数分割画面モードRGBビデオ変換ブロック3-9と、RGBビデオ信号出力ブロック3-10を含むが、各ブロックの詳細な説明は以下の通りである。
【００５０】
RGBビデオ信号適応制御ブロック3-1は、LVDSビデオ変換制御信号に応じて、シングルLINKモード、ダブルLINKモード、4 LINKモードのいずれかで適合したRGBビデオクロック設定信号を生成し、RGBビデオクロック設定信号を、LVDSビデオソースピクセルクロックとともにRGBビデオクロック適応設定ブロック3-2に伝送する。LVDSビデオ変換制御信号に従ってRGB変換ブロックの各LINKのLVDSビデオソースデータ信号の選択信号を生成し、LVDSビデオソース同期信号ならびにRGBビデオクロックをシングルリンクモードRGBビデオ変換ブロック3-5、ダブルリンクモードRGBビデオ変換ブロック3-6、4リンクモードRGBビデオ変換ブロック3-7、左右分割画面モードRGBビデオ変換ブロック3-8、奇偶数分割画面モードRGBビデオ変換ブロック3-9に伝送し、LVDSビデオ同期信号を検出して水平解像度値を計算し、水平解像度値をシングルリンクモードRGBビデオ変換ブロック3-5に伝送する。
【００５１】
RGBビデオクロック適応構成ブロック3-2は、シングルLINKモード、ダブルLINKモード、および4LINKモードのいずれかで生成されたRGBビデオクロック構成信号に応じて、ローカルクロック信号によって、シングルLINKモード、ダブルLINKモード、および4LINKモードのいずれかの対応する構成パラメータおよびイネーブル信号を生成して、クロック生成ブロックに対して動的再構成動作を行う。RGBビデオクロック生成ブロック3-3は、構成パラメータおよびイネーブル信号に応じてRGBビデオクロックを生成し、RGBビデオクロックをRGBビデオ信号適応制御ブロック3-1およびRGBビデオクロック出力調整ブロック3-4に伝送する。PLLは、動的再構成タイミングに従ってPLL構成パラメータを使用して再構成を行い、LVDSピクセルクロックに対応する周波数逓倍プロセスを実行する。シングルLINKモードとして構成されると、LVDSビデオソースピクセルクロックは、同じ周波数のRGBビデオピクセルクロック（以下、RGBクロックと呼ぶ）に変換される。ダブルLINKモードとして構成される場合、LVDSビデオソースピクセルクロックは、二倍の周波数のRGBビデオピクセルクロックに変換される。4LINKモードとして構成される場合、LVDSビデオソースピクセルクロックは四倍の周波数のRGBビデオピクセルクロックに変換される（このとき、4つのLINKはそれぞれ全画面の1/4の画像を送信する）。RGBビデオ信号が4LINKモードで左右分割画面モードまたは奇偶数分割画面モードに応じて変換されると、LVDSビデオソースピクセルクロックは、その二倍の周波数のRGBビデオピクセルクロックに変換される。結果として得られる周波数逓倍信号は、LVDSピクセルクロックと正確に同じ位相を有するように位相が調整され（LVDSデータが変換プロセスの後続の逐次的な論理演算中に正確かつ確実にサンプリングされることを保証し）、ジッタ処理を経て、次に、安定した非ウォブリングのグローバルクロックパスに入り、RGBビデオクロックが生成される。
【００５２】
RGBビデオソースデータ信号はRGBビデオクロックに同期しているので、RGBビデオクロック出力調整ブロック3-4は、入力されたRGBビデオクロックの位相を半クロックサイクル遅延させ、位相遅れ後のRGBビデオクロックは、RGB出力クロック信号として作用し、その有効エッジがRGBビデオソースデータの中央にあることを可能にすることにより、後続の変換動作において、RGBデータがクロックによって正確にサンプリングされることを保証し、その後、信号はデジッタ処理され、高速信号バッファリングコンポーネントを介してRGBビデオ信号出力ブロック3-10に出力され、出力クロックがより高い安定性とより良い信号品質を有することが保証される。
【００５３】
LVDSビデオソース同期信号およびデータは、RGBクロックを使用してRGBビデオ同期信号およびデータに変換される。 DP液晶表示モジュールが4LANE全画面タイプの場合、シングルLINKモード、ダブルLINKモード、および4LINKモードのLVDSビデオ変換が、LINK変換モード制御信号に応じて個別に実行され、DP表示ブロックが8LANE分割画面タイプの場合、変換制御信号に応じて左右分割画面モードと奇偶数分割画面モードのビデオ変換が別々に行われる。
【００５４】
シングルリンクモードRGBビデオ変換ユニット3-5は、シングルLINKのLVDSビデオソース同期信号とLVDSビデオソースデータをRGBビデオ信号に変換して、RGBビデオ信号出力ブロック3-10に伝送する。
【００５５】
ダブルリンクモードRGBビデオ変換ブロック3-6は、ダブルLINKのLVDSビデオソース同期信号とLVDSビデオソースデータをRGBビデオ信号に変換して、RGBビデオ信号出力ブロック3-10に伝送する。
【００５６】
4LINKモードRGBビデオ変換ブロック3-7は、4LINKのLVDSビデオソース同期信号とLVDSビデオソースデータをRGBビデオ信号に変換して、RGBビデオ信号出力ブロック3-10に伝送する。
【００５７】
左右分割画面モードRGBビデオ変換ユニット3-8は、4LINKのLVDSビデオソース同期信号とLVDSビデオソースデータを左半画面RGBビデオ信号および右半画面RGBビデオ信号に変換し、RGBビデオ信号出力ブロック3-10に送信する。左右分割画面モードを実行するためのビデオ変換処理は、左右分割画面モードRGBビデオ変換ユニット3-8が、「LINK1、LINK2、LINK3、LINK4」の形式で並列データを構成する4つのLINKのLVDSデータを作成し、入力されたLVDS同期信号に基づいて第1の完全なビデオラインが開始するタイミングを決定し、得られたライン解像度値に応じてLVDSクロックを用いてLINK並列データの前後をサンプリングし、左右の画面DC-FIFOにそれぞれサンプリングされたデータを書き込み、キャッシングを行う一方、キャッシュデータそれぞれは、二倍周波数RGBビデオクロックを用いて読み出され、左半画面RGBデータと右半画面RGBデータと同期信号とに分離されることにより、左半画面RGBビデオ信号と右半画面RGBビデオ信号を形成する。データの読み書きのスループットは同期信号の読み書きのスループットと等しいため、連続的かつ安定して変換動作を行うことができる。
【００５８】
奇偶数分割画面モードRGBビデオ変換ユニット3-9は、4LINKのLVDSビデオソース同期信号およびLVDSビデオソースデータを、奇数ピクセルRGBビデオ信号および偶数ピクセルRGBビデオ信号に変換し、RGBビデオ信号出力ブロック3-10に送る。奇偶数分割画面モードを実行するためのビデオ変換プロセスでは、奇偶数分割画面モードRGBビデオ変換ブロック3-9が、4LINKのLVDSデータの中の2つの奇数ピクセルLINKおよび2つの偶数ピクセルLINKを検出し、LVDS同期信号、並列データを構成する2つの奇数および2つの偶数LINKデータを生成し、奇数ピクセルRGBビデオ信号および偶数ピクセルRGBビデオ信号を形成するために、並列データを前述のダブルLINKモード変換法に従い処理して、奇数ピクセルRGBビデオデータと偶数ピクセルRGBビデオデータを生成する。
【００５９】
RGBビデオ信号出力ブロック3-10は、RGB変換ブロック選択信号に応じて、対応するRGBビデオ信号を選択し、RGBビデオ信号をRGB出力クロックとともにDPビデオ信号変換ユニット4に伝送する。同期モード制御が発生すると、ビデオ同期信号は逆方向に動作し、RGB出力クロックの有効エッジとRGBデータのサンプリング中心の位相を比較し、出力クロックとデータに信号遅延成分により細かい遅延処理を行って位相差を除去し、出力クロックの有効エッジが常にデータのサンプリング中心にあるようにする。
【００６０】
S400では、ビデオ変換構成ユニット5がDPビデオ変換開始命令を受信すると、DPビデオ信号変換ユニット4は、RGBビデオ信号をDPビデオ信号に変換し、DPビデオ信号をDP表示モジュールに送信する。本実施例のDPビデオ信号変換ユニット4は、DPレジスタブロック4-1と、左チャンネルDPビデオ信号変換ブロック4-2と、右チャンネルDPビデオ信号変換ブロック4-3と、DP液晶表示モジュール用コネクタ4-4を含み、各ブロックの詳細な説明は以下の通りである。
【００６１】
DPレジスタブロック4-1は、書き込まれたDPレジスタ命令に従って左チャンネルDPビデオ信号変換ブロック4-2および右チャンネルDPビデオ信号変換ブロック4-3を制御し、同時に、DP変換用の構成および動作を実行する。これらのDPレジスタ命令には、DP変換構成命令とDP変換開始命令が含まれる。
【００６２】
左チャンネルDPビデオ信号変換ブロック4-2は、RGBビデオ信号を受信し、RGBビデオ信号を左チャンネルDPビデオ信号に変換する構成変換動作を行い、変換された左チャンネルDPビデオ信号をDP液晶表示モジュールコネクタ4-4へ伝送し、DP変換構成命令をDPレジスタブロック4-1から受信すると、対応する構成変換動作が完了し、DPレジスタブロック4-1がDP表示モジュール初期化命令を受信すると、DP表示モジュール初期化命令は、DP液晶表示モジュールコネクタ4-4を介してDP表示モジュールに送信され、DPレジスタブロック4-1からDP変換開始命令を受信すると、変換動作を開始する。
【００６３】
右チャンネルDPビデオ信号変換ユニット4-3は、RGBビデオ信号を受信し、RGBビデオ信号を右チャンネルDPビデオ信号に変換する構成変換動作を行い、変換された右チャンネルDPビデオ信号をDP液晶表示モジュールコネクタ4-4へ伝送し、DP変換構成命令をDPレジスタブロック4-1から受信すると、対応する構成変換動作が完了し、DPレジスタブロック4-1がDP表示モジュール初期化命令を受信すると、DP表示モジュール初期化命令は、DP液晶表示モジュールコネクタ4-4を介してDP表示モジュールに送信され、DPレジスタブロック4-1からDP変換開始命令を受信すると、変換動作を開始する。
【００６４】
変換ブロック選択信号がシングル、ダブル、または、4LINKモードである場合、そのRGBデータおよび同期信号（画面信号全体）は、2つの経路にコピーされて、DPビデオ信号変換ユニット4に出力される。左右分割画面変換モードが選択された場合には、左半分および右半分の画面データと、左半画面RGBビデオ信号と右半画面RGBビデオ信号がそれぞれ、左チャンネルDPビデオ信号変換ブロック4-2および右チャンネルDPビデオ信号変換ブロック4-3の同期信号に従って出力され、奇偶数分割画面変換モードが選択された場合には、奇数ピクセル並列データ、偶数ピクセル並列データおよび同期信号に従って、RGB奇数分割画面ビデオ信号およびRGB偶数分割画面ビデオ信号がそれぞれ、DPビデオ信号変換ユニット4に出力される。
【００６５】
DP液晶表示モジュールコネクタ4-4は、左チャンネルDPビデオ信号と右チャンネルDPビデオ信号を同時に受信し、DP表示モジュール6に接続されて、左チャンネルDPビデオ信号と右チャンネルDPビデオ信号をDP表示モジュールに送信する。
【００６６】
ビデオ変換構成ユニット5は、受信するLVDSビデオ信号の特性に応じて、LVDSビデオ信号の復号パラメータを設定し、LVDSビデオ復号制御信号を生成し、LVDSビデオ復号制御信号をLVDSビデオ信号復号ユニット2に送信し、LVDSビデオ変換パラメータを設定し、LVDSビデオ変換制御信号を生成し、LVDSビデオ変換制御信号をRGBビデオ信号変換ユニット3に送信し、DPビデオ変換構成パラメータを読み出し、DPビデオ信号変換ユニット4に対して、DP変換構成命令およびDP表示モジュール初期化命令を発行する。RGBビデオ信号変換ユニット3からDPビデオ変換開始信号を受信してDPビデオ変換開始命令を発行し、DPビデオ信号変換ユニット4に送信する。本実施例のビデオ変換構成ユニット5は、手動ディップスイッチ5-1と、JTAGインタフェース5-2と、DPビデオ変換構成ブロック5-3とを含む。各ブロックの詳細な説明は次のとおりである。
【００６７】
手動ディップスイッチ5-1は、LVDSビデオ信号復号パラメータとLVDSビデオ変換パラメータを設定する。JTAGインタフェース5-2は、DPビデオ変換構成パラメータを受信する。 DPビデオ変換構成ブロック5-3は、LVDSビデオ信号復号パラメータをLVDSビデオ復号制御信号に変換し、LVDSビデオ信号復号ユニット2に送信し、LVDSビデオ変換パラメータをLVDSビデオ変換制御信号に変換し、RGBビデオ信号変換ユニット3に送信し、DPビデオ変換構成パラメータを読み出し、DPビデオ信号変換ユニット4に対してDP変換構成命令およびDP表示モジュール初期化命令を発行し、DPビデオ変換開始命令を生成し、RGBビデオ信号変換ユニット3がDPビデオ変換開始信号を受信した後、DPビデオ変換開始命令をDPビデオ信号変換ユニット4に送信する。
【００６８】
電源投入前に、ディップスイッチ5-1は、LVDSビデオ復号および変換構成用に設定され、電源投入後、DPビデオ変換構成ブロック5-3は、LVDSビデオ復号制御信号およびLVDSビデオ変換制御信号を、そのディップ状態に応じて生成し、JTAGインタフェース5-2からDPビデオ変換構成パラメータを読み出し、レジスタ命令の形式で、DPビデオ信号変換ユニット4に1つずつ書き込む。DP変換構成命令が最初に書き込まれる。DPビデオ信号変換ユニット4が設定を完了し、正常に動作することを確認した後、DP表示モジュール初期化命令が書き込まれる。各命令が書き込まれた後、そのレジスタの状態値が読み出されて、命令の実行が完了したことを確認した後、DPビデオ変換制御信号を受信すると、DP変換開始命令がレジスタに書き込まれ、DPビデオ変換動作が可能となる。
【００６９】
本実施例の各機能ブロックは、FPGAで実現することができ、DPビデオ変換構成ブロック5-3は、従来のMCUによって実現することもできる。DPビデオ信号変換ユニット4は、DP信号の変換を達成するために、2つの専用DPブリッジチップを使用することによって実施することもできる。
【実施例２】
【００７０】
本実施例では、実施例１に基づき、バッファリングおよび周波数逓倍ユニット6を追加し、LVDSビデオ信号をDP1.2ビデオ信号に変換する場合を例に挙げて説明する。
【００７１】
図5および図2に示すように、本実施例のLVDSビデオ信号をDP1.2ビデオ信号に変換するシステムは、LVDSビデオ信号変換ユニットと、バッファリングおよび周波数逓倍ユニットと、DP1.2ビデオ信号変換ユニットとを備える。
【００７２】
LVDSビデオ信号変換ユニットは、LVDSビデオ信号をRGBビデオ信号に変換するために使用される。本実施例のLVDSビデオ信号をRGBビデオ信号に変換するプロセスは、「LVDSビデオ信号を4LANEのDPビデオ信号に変換する方法およびシステム」と称する中国特許公開番号「CN104966477A」のプロセスと同じであり得る。つまり、LVDSビデオ信号受信ユニット1と、LVDSビデオ信号復号ユニット2と、RGBビデオ信号変換ユニット3と、ビデオ変換構成ユニット5により、LVDSビデオ信号を変換してRGBビデオ信号を得るものであり、変換プロセスは従来技術であるので、ここでは説明しない。
【００７３】
本実施例のLVDSビデオ信号をDP1.2ビデオ信号に変換するシステムは、中国特許公開第CN104966477A号と比較して、得られたRGBに対して、バッファリングおよび周波数逓倍処理を行い、処理された信号を出力するバッファリングおよび周波数逓倍ユニット6を更に含む。バッファリングおよび周波数逓倍ユニット6は、左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-1と、右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-2と、RGBビデオ信号同期ユニット6-3を含む。左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-1の入力は、RGBビデオ信号出力ブロック3-10に接続され、左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍回路6-1の出力は、左チャンネルDP1.2ビデオ信号変換ブロック4-2に接続される。右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-2の入力は、RGBビデオ信号出力ブロック3-10に接続され、右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-2の出力は、右チャンネルDP1.2ビデオ信号変換ブロック4-3に接続される。左チャンネルDP1.2ビデオ信号変換ブロック4-2と右チャンネルDP1.2ビデオ信号変換ブロック4-3はそれぞれDP1.2表示モジュールコネクタに接続され、左チャンネルDP1.2ビデオ信号変換ブロック4-2と右チャンネルDP 1.2ビデオ信号変換ブロック4-3はそれぞれ、DP1.2レジスタブロック4-1にも接続されている。
【００７４】
上記のシステムによって達成されるLVDSビデオ信号をDP1.2ビデオ信号に変換するプロセスは以下の通りである。
【００７５】
1．LVDSビデオ信号をRGBビデオ信号に変換する工程については、従来技術であり、ここでは説明しない。
【００７６】
2、得られたRGBビデオ信号に対してバッファリングおよび周波数逓倍処理を施した後、処理信号を出力する。すなわち、左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-1で、左チャンネルRGBビデオ信号に対してデータバッファリングおよびデータ逓倍処理を行い、左チャンネルデータおよびクロック周波数を改善する。
【００７７】
右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-2は、出力された右チャンネルRGBビデオ信号に対してデータバッファリングおよびデータ逓倍処理を行い、右チャンネルデータおよびクロック周波数を改善する。
【００７８】
RGBビデオ信号同期ユニット6-3は、得られた左チャンネルデータと、得られた右チャンネルデータとを同期させて、2つの経路のRGBデータ信号を同時に出力する。
【００７９】
出力周波数逓倍信号は、DP1.2変換構成命令およびDP1.2変換開始命令に応じたDP1.2変換のための構成および変換を行ってDP1.2ビデオ信号を得る。
【００８０】
DP1.2レジスタブロック4-1は、書き込まれたDP1.2レジスタ命令に従って、DP1.2変換のための構成および動作を制御する。
【００８１】
左チャンネルDP1.2信号変換ブロック4-2は、左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-1で同期された左チャンネルRGBビデオ信号を受信し、同期した左チャンネルRGBビデオ信号を左チャンネルDP1.2ビデオ信号に変換する構成および変換動作を行う。
【００８２】
右チャンネルDP1.2信号変換ブロック4-3は、右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット6-2で同期された右チャンネルRGBビデオ信号を受信し、同期した右チャンネルRGBビデオ信号を右チャンネルDP1.2ビデオ信号に変換する構成および変換動作を行う。
【００８３】
DP1.2表示モジュールコネクタ4-4は、得られた左チャンネルDP1.2ビデオ信号および右チャンネルDP1.2ビデオ信号を同時に受信し、左チャンネルDP1.2ビデオ信号および右チャンネルDP1.2ビデオ信号をDP表示モジュールに送信するために、DP表示モジュールに接続される。
【００８４】
本発明は、液晶モジュールの表示および検査の分野を含むが、これに限定されるものではないことに留意されたい。OLEDディスプレイモジュールやプラズマディスプレイモジュールなどのフラットパネルディスプレイモジュールの信号インタフェースは汎用性があるので、本発明は、OLEDディスプレイモジュールやプラズマディスプレイモジュールなどのフラットパネルディスプレイモジュールの表示や検査分野にも適用可能である。更に、フラットパネルディスプレイ示モジュールの信号インタフェース規格は頻繁に更新され、アップグレードされるので、本発明は、例えば、既存のDP1.0 / DP1.1 / DP1.2 / DP1.3インタフェース標準信号変換を含み、ビデオ電子規格協会によってその後にリリースされる新しいDPインタフェース標準信号と互換性があり、また、DPインタフェース標準信号は他のタイプの画像インタフェース標準信号と同様の効果を有する。
【００８５】
本発明は、上述した実施形態に限定されるものではなく、本発明の技術的思想および構成、またはその教示の下で当業者が行ういくつかの改良、変更、改変、変形は、本発明の範囲内であると見なされる。
【符号の説明】
【００８６】
１    LVDSビデオ信号受信ユニット
１−１  LVDSビデオ信号インタフェース
１−２  LVDSビデオ信号受信終端ブロック
１−３  4LINKのLVDSクロック信号復調ブロック
１−４  4LINKのLVDSデータ信号復調ブロック
１−５  LVDS復調動的校正ブロック
２    LVDSビデオ信号復号ユニット
２−１  LVDSビデオ同期化およびバッファリングブロック
２−２  4LINKのLVDSビデオ信号順序制御ブロック
２−３  LVDSビデオ同期信号復号ブロック
２−４  4LINKのLVDSビデオデータ復号ブロック。
３    RGBビデオ信号変換ユニット
３−１  RGBビデオ信号適応制御ブロック
３−２  RGBビデオクロック適応構成ブロック
３−３  RGBビデオクロック生成ブロック
３−４  RGBビデオクロック出力調整ブロック
３−５  シングルリンクモードのRGBビデオ変換ブロック
３−６  ダブルリンクモードのRGBビデオ変換ブロック
３−７  4リンクモードのRGBビデオ変換ブロック
３−８  左右分割画面モードのRGBビデオ変換ブロック
３−９  奇偶数分割画面モードのRGBビデオ変換ブロック
３−１０  RGBビデオ信号出力ブロック
４    DPビデオ信号変換ユニット
４−１  DPレジスタブロック
４−２  左チャンネルDPビデオ信号変換ブロック
４−３  右チャンネルDPビデオ信号変換ブロック
４−４  DP表示モジュールコネクタ
５    ビデオ変換構成ユニット
５−１  手動ディップスイッチ
５−２  JTAGインタフェース
５−３  DPビデオ変換構成ブロック
６    バッファリングおよび周波数逓倍ユニット
６−１  左チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット
６−２  右チャンネルRGBビデオ信号バッファリングおよび周波数逓倍ユニット
６−３  RGBビデオ信号同期ユニット
【図１】
0006574493.tif 000002
【図２】
0006574493.tif 000003
【図３】
0006574493.tif 000004
【図４】
0006574493.tif 000005
【図５】
0006574493.tif 000006