(57)【特許請求の範囲】
【請求項１】
平板でコの字状に形成された一次側コイルと、同じく平板でコの字状に形成された二次側コイルと、重ね合わせた前記一次側コイルと前記二次側コイルとを覆うコアと、を備えたプレーナトランスであって、
前記二次側コイルは、１ターンであって、二次側コイルの役割をする二次側コイル部と、前記二次側コイル部の両端に共振コイルの役割をする共振コイル部と、を有し、
前記一次側コイルと前記二次側コイル部とを重ね合わせ、前記一次側コイルと前記二次側コイル部とは、別個に前記共振コイル部を前記コアで覆い、
前記一次側コイルは、１ターンであって、前記二次側コイル部のみと重なっており、
前記コアは、第１中央磁脚部と第２中央磁脚部とを有し、
前記第１中央磁脚部は、前記一次側コイルと前記二次側コイル部とによって取り囲まれるように設けられ、
前記第２中央磁脚部は、前記共振コイル部のみによって取り囲まれるように設けられている、
ことを特徴とするプレーナトランス。
【請求項２】
請求項１に記載のプレーナトランスと、
前記プレーナトランスの前記一次側コイルに一次側電圧を印加する複数のスイッチ素子と、
前記スイッチ素子のオン・オフを制御する制御部と、
を備えるＤＣ−ＤＣコンバータ。
【請求項３】
前記一次側コイルに並列に形成された励磁インダクタンスと、
前記励磁インダクタンスと共振回路を形成するように前記一次側コイルに対して直列に接続されたコンデンサと、
をさらに備えた請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記コンデンサを前記励磁インダクタンスと同数設け、各前記励磁インダクタンスに前記コンデンサが接続される請求項３に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プレーナトランス及びＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
近年、共振コンバータは小型化の要求を満たすために駆動周波数の高周波化が求められている。ただし、駆動周波数を高周波化すると共振コンバータの損失が増加してしまう。この問題を解決するために、共振コンバータに用いられるトランスをプレーナ構造のトランスとすることで交流抵抗を低減し、銅損を低減する方法がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２８４１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般的に、プレーナ構造のトランスは、基板の同一平面上に巻線としての銅箔のパターンが形成されるため、トランスの１次側に大きな寄生容量Ｃｐが形成される。そのため、一次側に配置された共振インダクタと寄生容量Ｃｐとが共振回路を構成し、その共振周波数とＤＣ−ＤＣコンバータの駆動周波数とが近い値になる場合には、駆動周波数による出力の制御が困難となる。この問題を解決するために、１次側に設けられている共振インダクタを２次側に配置する方法がある。この方法により、１次側に大きな寄生容量が形成されても、共振インダクタが２次側に配置されているため、寄生容量と共振インダクタとが共振することがない。また、共振インダクタが２次側に配置されることで、１次側に配置した時と比べて共振インダクタに発生する電圧が低下するため、１次側に配置した時と比べて低損失となる。ただし、駆動周波数のさらなる高周波化を実現するためには、より低損失の共振型ＤＣ−ＤＣコンバータが望まれている。
【０００５】
本発明は、このような事情に鑑みてなされたもので、その目的は、従来よりも共振インダクタの損失を低減することができるプレーナトランス及びＤＣ−ＤＣコンバータを提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様は、平板でコの字状に形成された一次側コイルと、同じく平板でコの字状に形成された二次側コイルと、重ね合わせた前記一次側コイルと前記二次側コイルとを覆うコアと、を備えたプレーナトランスであって、前記二次側コイルは、１ターンであって、二次側コイルの役割をする二次側コイル部と、前記二次側コイル部の両端に共振コイルの役割をする共振コイル部と、を有し、前記一次側コイルと前記二次側コイル部とを重ね合わせ、前記一次側コイルと前記二次側コイル部とは、別個に前記共振コイル部を前記コアで覆い、前記一次側コイルは、１ターンであって、前記二次側コイル部のみと重なっており、前記コアは、第１中央磁脚部と第２中央磁脚部とを有し、前記第１中央磁脚部は、前記一次側コイルと前記二次側コイル部とによって取り囲まれるように設けられ、前記第２中央磁脚部は、前記共振コイル部のみによって取り囲まれるように設けられているプレーナトランスである。
【０００８】
また、本発明の一態様は、上述のプレーナトランスと、前記プレーナトランスの前記一次側コイルに一次側電圧を印加する複数のスイッチ素子と、前記スイッチ素子のオン・オフを制御する制御部と、備えるＤＣ−ＤＣコンバータである。
【０００９】
また、本発明の一態様は、上述のＤＣ−ＤＣコンバータであって、前記一次側コイルに並列に形成された励磁インダクタンスと、前記励磁インダクタンスと共振回路を形成するように前記一次側コイルに対して直列に接続されたコンデンサと、をさらに備える。
【００１０】
また、本発明の一態様は、上述のＤＣ−ＤＣコンバータであって、前記コンデンサを前記励磁インダクタンスと同数設け、各前記励磁インダクタンスに前記コンデンサが接続される。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、従来よりも共振インダクタの損失を低減することができるプレーナトランス及びＤＣ−ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態におけるプレーナトランス５０を用いたＤＣ−ＤＣコンバータ１の概略構成の一例を示す図である。
【図２】本実施形態におけるプレーナトランス５０の斜視図である。
【図３】本実施形態におけるプレーナトランス５０の平面図（ａ）及び断面図（ｂ）である。
【図４】本実施形態におけるプレーナトランス５０の組立分解図である。
【図５】従来のＤＣ−ＤＣコンバータにおける概略構成の第１の例を示す図である。
【図６】従来のＤＣ−ＤＣコンバータにおける概略構成の第２の例を示す図である。
【図７】本実施形態の変形例におけるＤＣ−ＤＣコンバータ１Ａの概略構成の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、図面において、同一又は類似の部分には同一の符号を付して、重複する説明を省く場合がある。また、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００１４】
本実施形態におけるプレーナ型のトランス（以下、「プレーナトランス」という。）は、平板でコの字状に形成された一次側コイルと、同じく平板でコの字状に形成された二次側コイルと、重ね合わせた一次側コイルと二次側コイルとを覆うコアと、を備えたプレーナトランスである。上記二次側コイルは、二次側コイルの役割をする二次側コイル部と、二次側コイル部の両端に共振コイルの役割をする共振コイル部とを、有している。一次側コイルと二次側コイル部とを重ね合わせ、一次側コイルと二次側コイル部とは、別個に上記共振コイル部をコアで覆う。
以下、実施形態のプレーナトランス及びプレーナトランスを用いたＤＣ−ＤＣコンバータを、図面を用いて説明する。なお、本実施形態では、説明の便宜のために、トーテンポール回路構成のＬＬＣ方式のＤＣ−ＤＣコンバータに基づいてＤＣ−ＤＣコンバータの構成を説明する。ただし、本明細書に記載された実施形態によるＤＣ−ＤＣコンバータの構成をハーフブリッジ構成やフルブリッジ構成のＬＬＣ方式としてもよい。
【００１５】
図１は、本実施形態におけるプレーナトランス５０を用いたＤＣ−ＤＣコンバータ１の概略構成の一例を示す図である。図１に示すように、ＤＣ−ＤＣコンバータ１は、電源５、トーテンポール回路１０、制御部３０、共振コンデンサ４１、共振コンデンサ４２、プレーナトランス５０及び交直変換回路６０を備える。
【００１６】
トーテンポール回路１０は、第１スイッチ素子Ｑ１と第２スイッチ素子Ｑ２とを直列接続して構成されている。トーテンポール回路１０は、電源５から供給される直流電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換して出力端子７０から出力する。
トーテンポール回路１０は、複数のスイッチ素子を備える。例えば、図１に示すように、トーテンポール回路１０は、一対のスイッチ素子Ｑ１及びスイッチ素子Ｑ２を備える。ただし、本実施形態において、トーテンポール回路１０は、複数個のスイッチ素子を備えていればよく、偶数個のスイッチ素子を備えていることが望ましい。なお、本実施形態では、１つのトーテンポール回路１０を備える構成であるが、これに限定されず、複数のトーテンポール回路１０を備えてもよい。
【００１７】
例えば、スイッチ素子Ｑ１及びスイッチ素子Ｑ２は、Ｓｉ-ＦＥＴである。
スイッチ素子Ｑ１及びスイッチ素子Ｑ２は、互いに直列接続されている。具体的には、スイッチ素子Ｑ１のソースとスイッチ素子Ｑ２のドレインとが接続されている。スイッチ素子Ｑ１のドレインが電源５の正端子に接続されている。スイッチ素子Ｑ２のソースが電源５の負端子に接続されている。スイッチ素子Ｑ１のソースとスイッチ素子Ｑ２のドレインとの接続点に共振コンデンサ４１の一端が接続されている。スイッチ素子Ｑ１及びスイッチ素子Ｑ２のゲートは、それぞれ制御部３０に接続されている。したがって、スイッチ素子Ｑ１及びスイッチ素子Ｑ２は、制御部３０から出力される制御信号がそれぞれのゲート端子に入力されて、交互にオン・オフ駆動される。
【００１８】
共振コンデンサ４１は、一端側がスイッチ素子Ｑ１のソース及びスイッチ素子Ｑ２のドレインの接続点に接続されると共に、他端がプレーナトランス５０の一次側コイル５１の一端側に接続されている。
【００１９】
プレーナトランス５０は、一次側コイル５１及び二次側コイル５２を備えている。なお、図１に示すプレーナトランス５０の●印は、一次側コイル５１及び二次側コイル５２における起電力の極性を示している。この場合、一次側コイル５１は、一端側が共振コンデンサ４１に接続され、他端側がスイッチ素子Ｑ２のソースに接続されている。プレーナトランス５０は、スイッチ素子Ｑ１及びスイッチ素子Ｑ２のスイッチングに伴い（スイッチ素子Ｑ１及びスイッチ素子Ｑ２が交互にオン・オフ駆動されるのに伴い）、一次側コイル５１から二次側コイル５２に交流電圧Ｖａｃを誘起させる。プレーナトランス５０は、電磁誘導作用を利用して１次側の交流電力から電圧や電流を変成して２次側に供給する本来のトランスの役割と、共振インダクタの役割とを担う。具体的には、プレーナトランス５０は、二次側コイル５２が共振インダクタの役割を担う。なお、本実施形態では、プレーナトランス５０が４つ直列に接続されている場合について説明するが、これに限定されない。すなわち、ＤＣ−ＤＣコンバータ１は、複数のプレーナトランス５０が接続されていればよい。プレーナトランス５０のより具体的な構成は、後述する。二次側コイル５２の出力側には共振コンデンサ４２が接続されており、共振コンデンサ４２の出力側には交直変換回路６０が接続されている。
【００２０】
交直変換回路６０は、整流素子６１〜６４及びコンデンサ６５を備える。図１に示すように、整流素子６１〜６４は、フルブリッジ接続されている。整流素子６１〜６４の出力側に並列接続されるコンデンサ６５は平滑コンデンサである。
交直変換回路６０は、プレーナトランス５０の二次側コイル５２と一対の出力端子７０ａ、７０ｂとの間に配設されている。交直変換回路６０は、二次側コイル５２に誘起される交流電圧Ｖａｃを直流電圧としての出力電圧Ｖｏｕｔに変換して一対の出力端子７０ａ、７０ｂ間に出力する。なお、本実施形態では、整流素子としてのダイオードで構成されている。
【００２１】
制御部３０は、スイッチ素子Ｑ１及びスイッチ素子Ｑ２を駆動する。制御部３０は、プレーナトランス５０の出力に応じてスイッチ素子Ｑ１及びスイッチ素子Ｑ２の駆動周波数を調整することで、出力電圧Ｖｏｕｔを制御する。
【００２２】
以下に、本実施形態におけるプレーナトランス５０を、図２〜図４を用いて、具体的に説明する。図２〜図４は、本実施形態におけるプレーナトランス５０を示す図である。図２は、本実施形態におけるプレーナトランス５０の斜視図である。図３は、本実施形態におけるプレーナトランス５０の平面図（ａ）及び断面図（ｂ）である。図４は、本実施形態におけるプレーナトランス５０の組立分解図である。
【００２３】
図２〜図４に示すように、プレーナトランス５０は、一次側コイル５１、二次側コイル５２及びコア部５３を備える。
一次側コイル５１は、平板でコの字状に形成されている。一次側コイル５１は、銅などの導体部材である。一次側コイル５１は、二次側コイル５２の一部と重なるように形成されている。また、一次側コイル５１は、コア部５３に覆われている。なお、本実施形態では、平板で形成されているが、これに限定されない。例えば、一次側コイル５１は、巻線で形成されてもよい。また、本実施形態では、一次側コイル５１がコの字状で形成されているが、これに限定されない。すなわち、一次側コイル５１は、厳密なコの字状に形成されている必要はなく、例えば、一次側コイル５１は、先端部が鈎状に形成されていてもよい。本実施形態において、コの字状と称する場合には、先端部が鈎状に形成されている形状も含む。
【００２４】
二次側コイル５２は、平板でコの字状に形成されている。二次側コイル５２は、銅などの導体部材である。
二次側コイル５２は、二次側コイル部５２ａ及び共振コイル部５２ｂを備える。
二次側コイル部５２ａは、プレーナトランス５０の二次側コイルの役割をする。すなわち、二次側コイル部は、一次側コイル５１と磁気結合する。二次側コイル部５２ａと一次側コイル５１とが重なるように形成されている。二次側コイル部５２ａと一次側コイル５１とが、厚さ方向に重なるように形成されている。本実施形態では、一次側コイル５１が二次側コイル部５２ａ上に重なるように形成されているが、これに限定されない。例えば、二次側コイル部５２ａが一次側コイル５１上に重なるように形成されていてもよい。上述したように、二次側コイル部５２ａと一次側コイル５１とが重なった部分は、コア部５３により覆われている。
【００２５】
共振コイル部５２ｂは、二次側コイル部５２ａの両端に形成されており、共振コイルの役割をする。これにより、共振コイル部５２ｂは、プレーナトランス５０の二次側に配置される。なお、共振コイル部５２ｂには、一次側コイル５１が重なっていない。
共振コイル部５２ｂは、二次側コイル部５２ａと一次側コイル５１とが重なった部分を覆ったコア部とは別のコア部５３で覆われている。
なお、本実施形態の二次側コイル５２は、平板で形成されているが、これに限定されない。例えば、一次側コイル５１は、巻線で形成されてもよい。また、本実施形態では、コの字状で形成されているが、これに限定されない。すなわち、二次側コイル５２は、厳密なコの字状に形成されている必要はなく、例えば、先端部が鈎状に形成されていてもよい。本実施形態において、コの字状と称する場合には、先端部が鈎状に形成されている形状も含む。
【００２６】
コア部５３は、重ね合わせた一次側コイル５１と二次側コイル５２とを覆うコアである。コア部５３は、第１コア部５３ａ及び第２コア部５３ｂを備える。
第１コア部５３ａは、平板部５４、側壁磁脚部５５及び第１中央磁脚部５６を備える。第１コア部５３ａは、一次側コイル５１と二次側コイル部５２ａとが重なった部分を覆う。すなわち、第１中央磁脚部５６は、平板部５４から突出した磁気コアであり、コの字状の一次側コイル５１とコの字状の二次側コイル５２とに取り囲まれるように設けられている。
側壁磁脚部５５は、平板部５４の両側に設けられており、一次側コイル５１と二次側コイル部５２ａとが重なった部分を第１中央磁脚部５６で挟むように設けられている。
【００２７】
第２コア部５３ｂは、平板部５７、側壁磁脚部５８及び第２中央磁脚部５９を備える。第２コア部５３ｂは、共振コイル部５２ｂを覆う。すなわち、第２中央磁脚部５９は、平板部５７から突出した磁気コアであり、コの字状の二次側コイル５２のみに取り囲まれるように設けられている。
側壁磁脚部５８は、平板部５７の両側に設けられており、共振コイル部５２ｂを第２中央磁脚部５９で挟むように設けられている。なお、本実施形態において、第１コア部５３ａ及び第２コア部５３ｂを一体形成されていてもよいし、分離されていてもよい。
【００２８】
以下、本実施形態におけるプレーナトランス５０及びＤＣ−ＤＣコンバータ１の効果について、従来のＤＣ−ＤＣコンバータと比較して説明する。
図５は、従来のＤＣ−ＤＣコンバータにおける概略構成の第１の例を示す図である。図５に示す従来のＤＣ−ＤＣコンバータ１００は、共振コンデンサＣｒ及び共振インダクタＬｒを備える共振回路１０３がプレーナトランス１０４の一次側に接続されている。プレーナトランス１０４は、基板の同一平面上に巻線としての銅箔のパターンが形成されるため、１次側に大きな寄生容量Ｃｐが形成される。したがって、一次側に配置された共振インダクタＬｒと寄生容量Ｃｐとが共振してしまい、その共振周波数とＤＣ−ＤＣコンバータの駆動周波数とが近い値になる場合には、駆動周波数による出力の制御が困難となる。
【００２９】
本実施形態のＤＣ−ＤＣコンバータ１は、共振インダクタの役割をする共振コイル部５２ｂがプレーナトランス５０の二次側に配置される。したがって、プレーナトランス５０の一次側に寄生容量Ｃｐが形成されても、寄生容量Ｃｐとの共振が発生しない。したがって、ＤＣ−ＤＣコンバータ１は、駆動周波数による出力の制御が困難となることを防止することができる。また、ＤＣ−ＤＣコンバータ１は、共振インダクタ（共振コイル部５２ｂ）が２次側に配置されることで、１次側に配置した時と比べて共振インダクタに発生する電圧が低下するため、従来のＤＣ−ＤＣコンバータ１００と比べて低損失となり、高効率化が図れる。
【００３０】
図６は、従来のＤＣ−ＤＣコンバータにおける概略構成の第２の例を示す図である。図６に示す従来のＤＣ−ＤＣコンバータ２００は、１ターンのコイルが複数積層された、又は単相に複数ターンのコイルが形成されたプレーナトランス２０４を備える。図６に示す従来のプレーナトランス２０４は、例として１ターンのコイルが４つ積層された、又は単相に４ターンのコイルが形成されている。
【００３１】
ＤＣ−ＤＣコンバータ２００は、共振コンデンサＣｒ及び共振インダクタＬｒを備える共振回路２０３がプレーナトランス２０４の二次側に接続されている。ここで、従来のプレーナトランス２０４において、２次側の１ターンのコイルの各々に電流Ｉｏが流れた場合、最終的にはプレーナトランス２０４から４×Ｉｏの電流が出力される。したがって、共振インダクタＬｒの導通損失は、次式で与えられる。
（４×Ｉｏ）２×Ｒｒ＝１６・Ｉｏ２・Ｒｒ    ・・・（１）
【００３２】
なお、Ｒｒは、共振インダクタＬｒの抵抗成分である。
【００３３】
一方、本実施形態のＤＣ−ＤＣコンバータ１において、２次側の１ターンのコイルの各々に電流Ｉｏが流れた場合、共振コイル部５２ｂの導通損失は、Ｉｏ２×Ｒｓで与えられる。なお、Ｒｓは、共振コイル部５２ｂの抵抗成分である。したがって、図２に示すプレーナトランス５０が直列に接続されている（４つのプラーナトランス５０が積層された）場合に、４つの共振コイル部５２ｂの総導通損失は、４Ｉｏ２×Ｒｓとなる。ここで、共振インダクタＬｒは、共振コイル部５２ｂと比較してサイズが大きいため、抵抗成分も共振コイル部５２ｂと比較して大きくなる（Ｒｒ＞Ｒｓ）。したがって、本実施形態のＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ２００と比較して、共振インダクタＬｒの損失を低減することができる。
【００３４】
上述したように、本実施形態のプレーナトランス５０は、平板でコの字状に形成された一次側コイル５１及び二次側コイル５２を備える。二次側コイル５２は、二次側コイルの役割をする二次側コイル部５２ａと、二次側コイル部５２ａの両端に共振コイルの役割をする共振コイル部５２ｂとを備える。そして、一次側コイル５１と二次側コイル部５２ａとを重ね合わせた部分を第１コア部５３ａで覆い、共振コイル部５２ｂを第１コア部５３ａとは別の第２コア部５３ｂで覆う。これにより、従来よりも共振インダクタの損失を低減することができるため、低損失なＤＣ−ＤＣコンバータを提供することができる。
【００３５】
上述の実施形態において、共振コンデンサ４１と共振回路を構成するために、一次側コイル５１に並列に形成された励磁インダクタンスを１つ以上備えてもよい。その際、共振コンデンサ４１を励磁インダクタンスと同数設け、各励磁インダクタンスに共振コンデンサ４１が接続されてもよい。
【００３６】
また、上述の実施形態において、一次側コイル５１と二次側コイル５２とのが重なる部分の間に、絶縁用シートを挟み、一次側コイル５１と二次側コイル５２との間の絶縁性を確保するようにしてもよい。
【００３７】
また、上述の実施形態において、一次側コイル５１と二次側コイル５２とが、導体パターンとしてガラスエポキシ等の絶縁基板上に形成されてもよい。
【００３８】
図７は、本実施形態の変形例におけるＤＣ−ＤＣコンバータ１Ａの概略構成の一例を示す図である。
【００３９】
本変形例におけるＤＣ−ＤＣコンバータ１Ａは、プレーナトランス５０を並列に接続されるマルチレベルＬＬＣコンバータである。本実施例におけるＤＣ−ＤＣコンバータ１Ａにおいても、上述したＤＣ−ＤＣコンバータ１と同様に、共振インダクタの役割をする共振コイル部５２ｂがプレーナトランス５０の二次側に配置される。したがって、プレーナトランス５０の一次側に寄生容量Ｃｐが形成されても、寄生容量Ｃｐとの共振が発生しない。したがって、ＤＣ−ＤＣコンバータ１Ａは、駆動周波数による出力の制御が困難となること防止することができる。また、ＤＣ−ＤＣコンバータ１Ａは、共振インダクタ（共振コイル部５２ｂ）が２次側に配置されることで、１次側に配置した時と比べて共振インダクタに発生する電圧が低下するため、従来のＤＣ−ＤＣコンバータ１００と比べて低損失となり、高効率化が図れる。
【００４０】
なお、上述のＤＣ−ＤＣコンバータ１は、プレーナトランス５０の出力が出力電圧の場合について説明したが、これに限定されない。例えば、プレーナトランス５０の出力が出力電流、又は出力電力でもよい。
【００４１】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【００４２】
特許請求の範囲、明細書、及び図面中において示した装置、システム、プログラム、及び方法における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００４３】
１  ＤＣ−ＤＣコンバータ
５  電源
１０  トーテンポール回路
３０  制御部
５０  プレーナトランス
５１  一次側コイル
５２  二次側コイル
５３  コア部
５３ａ  第１コア部
５３ｂ  第２コア部
５４、５７  平板部
５５、５８  側壁磁脚部
５６  第１中央磁脚部
５９  第２中央磁脚部
６０  交直変換回路
Ｑ１、Ｑ２  スイッチ素子
【図１】
0006574636.tif 000002
【図２】
0006574636.tif 000003
【図３】
0006574636.tif 000004
【図４】
0006574636.tif 000005
【図５】
0006574636.tif 000006
【図６】
0006574636.tif 000007
【図７】
0006574636.tif 000008