(57)【特許請求の範囲】
【請求項１】
第１のゲート電極層と、
前記第１のゲート電極層と重なる第１領域と、前記第１領域より膜厚の小さい第２領域とを有する絶縁膜と、
前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第１酸化物半導体層と、
前記第１酸化物半導体層上に位置し、前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第２酸化物半導体層と、
前記第１領域及び前記第２領域に重なる領域を有する、第３酸化物半導体層と、
ゲート絶縁層と、
第２のゲート電極層と、を有し、
前記第２のゲート電極層は、前記第３酸化物半導体層上に位置する前記ゲート絶縁層を介して、前記第２酸化物半導体層の側面を囲む領域を有し、
前記第２酸化物半導体層は、ｃ軸配向性を有し、
前記第２酸化物半導体層は、二次イオン質量分析で測定される水素の濃度が２×１０２０ａｔｏｍｓ／ｃｍ３未満の領域を有し、
平面視において、前記第２酸化物半導体層は、少なくともチャネル形成領域を有する第１の部分と、前記第１の部分より幅の広い第２の部分及び第３の部分を有し、
前記第１の部分を間に挟んで積層配置された前記第１のゲート電極層及び前記第２のゲート電極層は、前記第２の部分及び前記第３の部分とは重ならず、前記第１のゲート電極層の幅は、前記第２のゲート電極層の幅より広く、
ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での遮断周波数が１ＧＨｚよりも高く、
チャネル長が１００ｎｍ未満であるトランジスタ。
【請求項２】
第１のゲート電極層と、
前記第１のゲート電極層と重なる第１領域と、前記第１領域より膜厚の小さい第２領域とを有する絶縁膜と、
前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第１酸化物半導体層と、
前記第１酸化物半導体層上に位置し、前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第２酸化物半導体層と、
前記第１領域及び前記第２領域に重なる領域を有する、第３酸化物半導体層と、
ゲート絶縁層と、
第２のゲート電極層と、を有し、
前記第２のゲート電極層は、前記第３酸化物半導体層上に位置する前記ゲート絶縁層を介して、前記第２酸化物半導体層の側面を囲む領域を有し、
前記第２酸化物半導体層は、ｃ軸配向性を有し、
平面視において、前記第２酸化物半導体層は、少なくともチャネル形成領域を有する第１の部分と、前記第１の部分より幅の広い第２の部分及び第３の部分を有し、
前記第１の部分を間に挟んで積層配置された前記第１のゲート電極層及び前記第２のゲート電極層は、前記第２の部分及び前記第３の部分とは重ならず、前記第１のゲート電極層の幅は、前記第２のゲート電極層の幅より広く、
ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での遮断周波数が１ＧＨｚよりも高く、
チャネル長が１００ｎｍ未満であるトランジスタ。
【請求項３】
第１のゲート電極層と、
前記第１のゲート電極層と重なる第１領域と、前記第１領域より膜厚の小さい第２領域とを有する絶縁膜と、
前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第１酸化物半導体層と、
前記第１酸化物半導体層上に位置し、前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第２酸化物半導体層と、
前記第１領域及び前記第２領域に重なる領域を有する、第３酸化物半導体層と、
ゲート絶縁層と、
第２のゲート電極層と、を有し、
前記第２のゲート電極層は、前記第３酸化物半導体層上に位置する前記ゲート絶縁層を介して、前記第２酸化物半導体層の側面を囲む領域を有し、
平面視において、前記第２酸化物半導体層は、少なくともチャネル形成領域を有する第１の部分と、前記第１の部分より幅の広い第２の部分及び第３の部分を有し、
前記第１の部分を間に挟んで積層配置された前記第１のゲート電極層及び前記第２のゲート電極層は、前記第２の部分及び前記第３の部分とは重ならず、前記第１のゲート電極層の幅は、前記第２のゲート電極層の幅より広く、
ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での遮断周波数が１ＧＨｚよりも高く、
チャネル長が１００ｎｍ未満であるトランジスタ。
【請求項４】
請求項１乃至請求項３の何れか一において、
ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での遮断周波数が５ＧＨｚよりも高いトランジスタ。
【請求項５】
第１のゲート電極層と、
前記第１のゲート電極層と重なる第１領域と、前記第１領域より膜厚の小さい第２領域とを有する絶縁膜と、
前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第１酸化物半導体層と、
前記第１酸化物半導体層上に位置し、前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第２酸化物半導体層と、
前記第１領域及び前記第２領域に重なる領域を有する、第３酸化物半導体層と、
ゲート絶縁層と、
第２のゲート電極層と、を有し、
前記第２のゲート電極層は、前記第３酸化物半導体層上に位置する前記ゲート絶縁層を介して、前記第２酸化物半導体層の側面を囲む領域を有し、
前記第２酸化物半導体層は、ｃ軸配向性を有し、
前記第２酸化物半導体層は、二次イオン質量分析で測定される水素の濃度が２×１０２０ａｔｏｍｓ／ｃｍ３未満の領域を有し、
平面視において、前記第２酸化物半導体層は、少なくともチャネル形成領域を有する第１の部分と、前記第１の部分より幅の広い第２の部分及び第３の部分を有し、
前記第１の部分を間に挟んで積層配置された前記第１のゲート電極層及び前記第２のゲート電極層は、前記第２の部分及び前記第３の部分とは重ならず、前記第１のゲート電極層の幅は、前記第２のゲート電極層の幅より広く、
ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での最大発振周波数が１ＧＨｚよりも高く、
チャネル長が１００ｎｍ未満であるトランジスタ。
【請求項６】
第１のゲート電極層と、
前記第１のゲート電極層と重なる第１領域と、前記第１領域より膜厚の小さい第２領域とを有する絶縁膜と、
前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第１酸化物半導体層と、
前記第１酸化物半導体層上に位置し、前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第２酸化物半導体層と、
前記第１領域及び前記第２領域に重なる領域を有する、第３酸化物半導体層と、
ゲート絶縁層と、
第２のゲート電極層と、を有し、
前記第２のゲート電極層は、前記第３酸化物半導体層上に位置する前記ゲート絶縁層を介して、前記第２酸化物半導体層の側面を囲む領域を有し、
前記第２酸化物半導体層は、ｃ軸配向性を有し、
平面視において、前記第２酸化物半導体層は、少なくともチャネル形成領域を有する第１の部分と、前記第１の部分より幅の広い第２の部分及び第３の部分を有し、
前記第１の部分を間に挟んで積層配置された前記第１のゲート電極層及び前記第２のゲート電極層は、前記第２の部分及び前記第３の部分とは重ならず、前記第１のゲート電極層の幅は、前記第２のゲート電極層の幅より広く、
ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での最大発振周波数が１ＧＨｚよりも高く、
チャネル長が１００ｎｍ未満であるトランジスタ。
【請求項７】
第１のゲート電極層と、
前記第１のゲート電極層と重なる第１領域と、前記第１領域より膜厚の小さい第２領域とを有する絶縁膜と、
前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第１酸化物半導体層と、
前記第１酸化物半導体層上に位置し、前記第１領域と重なる領域を有し、かつ前記第２領域とは重ならない第２酸化物半導体層と、
前記第１領域及び前記第２領域に重なる領域を有する、第３酸化物半導体層と、
ゲート絶縁層と、
第２のゲート電極層と、を有し、
前記第２のゲート電極層は、前記第３酸化物半導体層上に位置する前記ゲート絶縁層を介して、前記第２酸化物半導体層の側面を囲む領域を有し、
平面視において、前記第２酸化物半導体層は、少なくともチャネル形成領域を有する第１の部分と、前記第１の部分より幅の広い第２の部分及び第３の部分を有し、
前記第１の部分を間に挟んで積層配置された前記第１のゲート電極層及び前記第２のゲート電極層は、前記第２の部分及び前記第３の部分とは重ならず、前記第１のゲート電極層の幅は、前記第２のゲート電極層の幅より広く、
ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での最大発振周波数が１ＧＨｚよりも高く、
チャネル長が１００ｎｍ未満であるトランジスタ。
【請求項８】
請求項５乃至請求項７の何れか一において、
ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での最大発振周波数が５ＧＨｚよりも高いトランジスタ。
【請求項９】
請求項１乃至請求項８の何れか一において、
前記第２酸化物半導体層は、二次イオン質量分析で測定されるシリコンの濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満の領域を有するトランジスタ。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記チャネル長が６５ｎｍ未満であるトランジスタ。
【請求項１１】
請求項１乃至請求項１０の何れか一において、
前記第１酸化物半導体層乃至前記第３酸化物半導体層はそれぞれ、インジウム、亜鉛、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）を含むトランジスタ。
【請求項１２】
請求項１１において、
前記第１酸化物半導体層及び前記第３酸化物半導体層はそれぞれ、Ｉｎに対するＭの原子数比が、前記第２酸化物半導体層よりも大きく、
前記第１酸化物半導体層は、Ｉｎに対するＺｎの原子数比が、前記第３酸化物半導体層よりも大きいトランジスタ。
【請求項１３】
ｎチャネル型トランジスタと、
容量素子と、を有し、
前記ｎチャネル型トランジスタは、前記容量素子の充電及び放電を可能にする機能を有し、
前記ｎチャネル型トランジスタは、請求項１乃至請求項１２の何れか一に記載のトランジスタである回路。
【請求項１４】
ｎチャネル型トランジスタ、及びｐチャネル型トランジスタを有し、
前記ｎチャネル型トランジスタは、請求項１乃至請求項１２の何れか一に記載のトランジスタであるインバータ回路。
【請求項１５】
請求項１３に記載の回路、及び請求項１４に記載のインバータ回路の何れか一を含む回路部と、
前記回路部と電気的に接続されているワイヤーと、を有する電子部品。
【請求項１６】
請求項１５に記載の電子部品と、
マイクロフォン、スピーカ、表示部、及び操作キーのうちの少なくとも１つと、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。また、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法又はそれらの製造方法に関する。特に、本発明の一態様は、酸化物半導体を含む半導体装置、表示装置、又は発光装置に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００３】
半導体材料を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
【０００５】
また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトランジスタなどの半導体素子を高密度に集積した集積回路の要求が高まっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、高速動作が可能なトランジスタを提供することを課題の一つとする。本発明の一態様は、高速動作が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
【０００８】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【０００９】
本発明の一態様は、第１乃至第３酸化物半導体層と、ゲート絶縁層と、ゲート電極層とを有するトランジスタである。該トランジスタにおいて、ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での遮断周波数は１ＧＨｚよりも高いことが好ましい。また、チャネル長は１００ｎｍ未満が好ましい。第２酸化物半導体層は、第１酸化物半導体層と、第３酸化物半導体層との間に設けられている部分を有する。ゲート絶縁層は第３酸化物半導体層の上面と接する領域を有する。ゲート電極層と、上述の部分とは、ゲート絶縁層を介して、互いに重なる領域を有する。第２酸化物半導体層は、ｃ軸配向する結晶部を複数有する。第２酸化物半導体層は、二次イオン質量分析で測定される水素の濃度が２×１０２０ａｔｏｍｓ／ｃｍ３未満の領域を有することが好ましい。
【００１０】
上記態様において、ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での遮断周波数が５ＧＨｚよりも高いことが好ましい。
【００１１】
本発明の一態様は、第１乃至第３酸化物半導体層と、ゲート絶縁層と、ゲート電極層とを有するトランジスタである。該トランジスタにおいて、ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での最大発振周波数は１ＧＨｚよりも高いことが好ましい。また、チャネル長が１００ｎｍ未満であることが好ましい。第２酸化物半導体層は、第１酸化物半導体層と、第３酸化物半導体層との間に設けられている部分を有する。ゲート絶縁層は第３酸化物半導体層の上面と接する領域を有する。ゲート電極層と、上述の部分とは、ゲート絶縁層を介して、互いに重なる領域を有する。第２酸化物半導体層は、ｃ軸配向する結晶部を複数有する。第２酸化物半導体層は、二次イオン質量分析で測定される水素の濃度が２×１０２０ａｔｏｍｓ／ｃｍ３未満の領域を有することが好ましい。
【００１２】
上記態様において、ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下での最大発振周波数が５ＧＨｚよりも高いことが好ましい。
【００１３】
上記態様において、ゲート電極層が、ゲート絶縁層を介して、部分の上面、および部分のチャネル幅方向の側面と重なってもよい。
【００１４】
上記態様において、第２酸化物半導体層が、二次イオン質量分析で測定されるシリコンの濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満の領域を有することが好ましい。
【００１５】
上記態様において、トランジスタのチャネル長が６５ｎｍ未満であることが好ましい。
【００１６】
上記態様において、第１乃至第３酸化物半導体層は、インジウム、亜鉛、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を含むことが好ましい。
【００１７】
上記態様において、第１および第３の酸化物半導体層は、Ｉｎに対するＭの原子数比が、第２の酸化物半導体層よりも大きいことが好ましい。
【００１８】
本発明の一態様は、上記態様に記載のｎチャネル型トランジスタと、容量素子と、を有する回路である。容量素子は、ｎチャネル型トランジスタのドレイン電流により、充電および放電が可能である。
【００１９】
本発明の一態様は、上記態様に記載のｎチャネル型トランジスタ、およびｐチャネル型トランジスタを有するインバータ回路である。
【００２０】
本発明の一態様は、上記態様に記載の回路、および上記態様に記載のインバータ回路の何れか一を含む回路部と、該回路部と電気的に接続されているワイヤーと、を有する電子部品である。
【００２１】
本発明の一態様は、上記態様に記載の電子部品と、マイクロフォン、スピーカ、表示部、および操作キーのうちの少なくとも１つと、を有する電子機器である。
【発明の効果】
【００２２】
本発明の一態様により、高速動作が可能なトランジスタを提供することが可能になる。本発明の一態様により、高速動作が可能な半導体装置を提供することが可能になる。本発明の一態様により、新規な半導体装置を提供することが可能になる。
【００２３】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２４】
【図１】トランジスタ構成例を示す上面図および断面図。
【図２】トランジスタ構成例を示す断面図およびバンド図。
【図３】トランジスタ構成例を示す上面図および断面図。
【図４】トランジスタ構成例を示す上面図および断面図。
【図５】トランジスタ構成例を示す上面図および断面図。
【図６】トランジスタ構成例を示す上面図および断面図。
【図７】トランジスタ構成例を示す上面図および断面図。
【図８】半導体装置の一例を示す回路図。
【図９】半導体装置の構成例を示す断面図及び回路図。
【図１０】半導体装置の構成例を示す断面図。
【図１１】半導体装置の一例を示す回路図。
【図１２】電子機器の一例を示す図。
【図１３】ＲＦタグの一例を示す図。
【図１４】酸化物半導体膜のＸＲＤ評価結果。
【図１５】作製したトランジスタのＶＧ−ＩＤ特性を示す図。
【図１６】作製したＴＥＧの上面図。
【図１７】作製したＴＥＧの上面図。
【図１８】作製したＴＥＧの上面図。
【図１９】作製したトランジスタのＨ行列成分と、最大単方向電力利得を示す図。
【図２０】作製したトランジスタの遮断周波数を示す図。
【図２１】作製したトランジスタの最大発振周波数を示す図。
【図２２】作製したトランジスタのＶＤ−ＩＤ特性を示す図。
【図２３】作製したトランジスタの相互コンダクタンスの測定結果。
【図２４】作製したトランジスタの遮断周波数および最大発振周波数の測定結果。
【図２５】作製したトランジスタの構成を示す図。
【図２６】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図２７】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図２８】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図２９】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図３０】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図３１】Ｉｎ−Ｍ−Ｚｎ酸化物の組成を説明する三角図。
【発明を実施するための形態】
【００２５】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２６】
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２７】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２８】
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
【００２９】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【００３０】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を含む。
【００３１】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３２】
（実施の形態１）
本実施の形態では、本発明の一態様であるトランジスタの一例について説明する。
【００３３】
〈トランジスタの構成例１〉
図１（Ａ）乃至図１（Ｄ）は、トランジスタ１００の上面図および断面図である。図１（Ａ）は上面図であり、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図１（Ｂ）に相当し、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図１（Ｃ）に相当し、図１（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図１（Ｄ）に相当する。なお、図１（Ａ）乃至図１（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｙ１−Ｙ２方向をチャネル長方向、一点鎖線Ｘ１−Ｘ２方向をチャネル幅方向と呼称する場合がある。
【００３４】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３５】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３６】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００３７】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００３８】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【００３９】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００４０】
トランジスタ１００は、基板６４０と、基板６４０上の絶縁膜６５２と、絶縁膜６５２上に、半導体６６１、半導体６６２の順で形成された積層と、半導体６６２の上面と接する導電膜６７１および導電膜６７２と、半導体６６１、半導体６６２、導電膜６７１および導電膜６７２と接する半導体６６３と、半導体６６３上の絶縁膜６５３および導電膜６７３と、導電膜６７３および絶縁膜６５３上の絶縁膜６５４と、絶縁膜６５４上の絶縁膜６５５を有する。なお、半導体６６１、半導体６６２および半導体６６３をまとめて、半導体６６０と呼称する。
【００４１】
導電膜６７１は、トランジスタ１００のソース電極としての機能を有する。導電膜６７２は、トランジスタ１００のドレイン電極としての機能を有する。なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
【００４２】
導電膜６７３は、トランジスタ１００のゲート電極としての機能を有する。
【００４３】
絶縁膜６５３は、トランジスタ１００のゲート絶縁膜としての機能を有する。
【００４４】
図１（Ｃ）に示すように、半導体６６２の側面は、導電膜６７３に囲まれている。上記構成をとることで、導電膜６７３の電界によって、半導体６６２を電気的に取り囲むことができる（導電膜（ゲート電極）の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体６６２の全体（バルク）にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造は、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を高くすることができる。また、ｓ−ｃｈａｎｎｅｌ構造は、高周波でも動作可能なトランジスタを提供することができる。
【００４５】
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは１００ｎｍ以下、さらに好ましくは６０ｎｍ以下、より好ましくは３０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは１００ｎｍ以下、さらに好ましくは６０ｎｍ以下、より好ましくは３０ｎｍ以下の領域を有する。
【００４６】
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、高周波での動作が要求されるトランジスタに適した構造といえる。該トランジスタを有する半導体装置は、高周波で動作可能な半導体装置とすることが可能となる。
【００４７】
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
【００４８】
〈〈基板〉〉
基板６４０としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【００４９】
また、基板６４０として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板６４０に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板６４０として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板６４０が伸縮性を有してもよい。また、基板６４０は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板６４０の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板６４０を薄くすると、半導体装置を軽量化することができる。また、基板６４０を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板６４０上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【００５０】
可とう性基板である基板６４０としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板６４０は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板６４０としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板６４０として好適である。
【００５１】
〈〈下地絶縁膜〉〉
絶縁膜６５２の上面はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていることが好ましい。
【００５２】
絶縁膜６５２は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜６５２から脱離した酸素は酸化物半導体である半導体６６０に供給され、酸化物半導体中の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。
【００５３】
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【００５４】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。金属酸化物として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いる事ができる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【００５５】
また絶縁膜６５２に酸素を過剰に含有させるために、絶縁膜６５２に酸素を導入して酸素を過剰に含有する領域を形成してもよい。例えば、成膜後の絶縁膜６５２に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
【００５６】
〈〈半導体〉〉
次に、半導体６６１、半導体６６２、半導体６６３などに適用可能な半導体について説明する。
【００５７】
トランジスタ１００は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いことが好適である。ここでは、オフ電流が低いとは、室温において、ソースとドレインとの間の電圧を１０Ｖとし、チャネル幅１μｍあたりの規格化されたオフ電流が１０×１０−２１Ａ以下であることをいう。このようにオフ電流が低いトランジスタとしては、半導体に酸化物半導体を有するトランジスタが挙げられる。
【００５８】
半導体６６２は、例えば、インジウム（Ｉｎ）を含む酸化物半導体である。半導体６６２は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体６６２は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）またはスズ（Ｓｎ）などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体６６２は、亜鉛（Ｚｎ）を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
【００５９】
ただし、半導体６６２は、インジウムを含む酸化物半導体に限定されない。半導体６６２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
【００６０】
半導体６６２は、例えば、エネルギーギャップが大きい酸化物を用いる。半導体６６２のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
【００６１】
半導体６６２は、後述するＣＡＡＣ−ＯＳ膜を用いることが好ましい。
【００６２】
例えば、半導体６６１および半導体６６３は、半導体６６２を構成する酸素以外の元素一種以上から構成される酸化物半導体である。半導体６６２を構成する酸素以外の元素一種以上から半導体６６１および半導体６６３が構成されるため、半導体６６１と半導体６６２との界面、および半導体６６２と半導体６６３との界面において、界面準位が形成されにくい。
【００６３】
半導体６６１、半導体６６２および半導体６６３は、少なくともインジウムを含むと好ましい。なお、半導体６６１がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。また、半導体６６２がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、半導体６６３がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、半導体６６３は、半導体６６１と同種の酸化物を用いても構わない。ただし、半導体６６１または／および半導体６６３がインジウムを含まなくても構わない場合がある。例えば、半導体６６１または／および半導体６６３が酸化ガリウムであっても構わない。
【００６４】
次に、半導体６６１、半導体６６２、および半導体６６３の積層により構成される半導体６６０の機能およびその効果について、図２（Ｂ）に示すエネルギーバンド構造図を用いて説明する。図２（Ａ）は、図１（Ｂ）に示すトランジスタ１００のチャネル部分を拡大した図で、図２（Ｂ）は、図２（Ａ）にＡ１−Ａ２の鎖線で示した部位のエネルギーバンド構造を示している。また、図２（Ｂ）は、トランジスタ１００のチャネル形成領域のエネルギーバンド構造を示している。
【００６５】
図２（Ｂ）中、Ｅｃ６５２、Ｅｃ６６１、Ｅｃ６６２、Ｅｃ６６３、Ｅｃ６５３は、それぞれ、絶縁膜６５２、半導体６６１、半導体６６２、半導体６６３、絶縁膜６５３の伝導帯下端のエネルギーを示している。
【００６６】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定できる。
【００６７】
絶縁膜６５２と絶縁膜６５３は絶縁体であるため、Ｅｃ６５３とＥｃ６５２は、Ｅｃ６６１、Ｅｃ６６２、およびＥｃ６６３よりも真空準位に近い（電子親和力が小さい）。
【００６８】
半導体６６２は、半導体６６１および半導体６６３よりも電子親和力の大きい酸化物を用いる。例えば、半導体６６２として、半導体６６１および半導体６６３よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【００６９】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、半導体６６３がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【００７０】
このとき、ゲート電圧を印加すると、半導体６６１、半導体６６２、半導体６６３のうち、電子親和力の大きい半導体６６２にチャネルが形成される。
【００７１】
ここで、半導体６６１と半導体６６２との間には、半導体６６１と半導体６６２との混合領域を有する場合がある。また、半導体６６２と半導体６６３との間には、半導体６６２と半導体６６３との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、半導体６６１、半導体６６２および半導体６６３の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
【００７２】
このとき、電子は、半導体６６１中および半導体６６３中ではなく、半導体６６２中を主として移動する。上述したように、半導体６６１および半導体６６２の界面における界面準位密度、半導体６６２と半導体６６３との界面における界面準位密度を低くすることによって、半導体６６２中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。
【００７３】
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。
【００７４】
トランジスタのオン電流を高くするためには、例えば、半導体６６２の上面または下面（被形成面、ここでは半導体６６１）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定することができる。
【００７５】
または、例えば、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。
【００７６】
例えば、半導体６６２が酸素欠損（ＶＯとも表記。）を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水素が入り込んだ状態をＶＯＨと表記する場合がある。ＶＯＨは電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、半導体６６２中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。
【００７７】
例えば、半導体６６２のある深さにおいて、または、半導体６６２のある領域において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
【００７８】
半導体６６２の酸素欠損を低減するために、例えば、絶縁膜６５２に含まれる過剰酸素を、半導体６６１を介して半導体６６２まで移動させる方法などがある。この場合、半導体６６１は、酸素透過性を有する層（酸素を透過させる層）であることが好ましい。
【００７９】
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体６６２の全体にチャネルが形成される。したがって、半導体６６２が厚いほどチャネル領域は大きくなる。即ち、半導体６６２が厚いほど、トランジスタのオン電流を高くすることができる。例えば、２０ｎｍ以上、好ましくは４０ｎｍ以上、さらに好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上の厚さの領域を有する半導体６６２とすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体６６２とすればよい。
【００８０】
また、トランジスタのオン電流を高くするためには、半導体６６３の厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する半導体６６３とすればよい。一方、半導体６６３は、チャネルの形成される半導体６６２へ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、半導体６６３は、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する半導体６６３とすればよい。また、半導体６６３は、絶縁膜６５２などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
【００８１】
また、信頼性を高くするためには、半導体６６１は厚く、半導体６６３は薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する半導体６６１とすればよい。半導体６６１の厚さを、厚くすることで、隣接する絶縁体と半導体６６１との界面からチャネルの形成される半導体６６２までの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する半導体６６１とすればよい。
【００８２】
例えば、半導体６６２と半導体６６１との間に、例えば、ＳＩＭＳ分析において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、半導体６６２と半導体６６３との間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
【００８３】
また、半導体６６２の水素濃度を低減するために、半導体６６１および半導体６６３の水素濃度を低減すると好ましい。半導体６６１および半導体６６３は、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体６６２の窒素濃度を低減するために、半導体６６１および半導体６６３の窒素濃度を低減すると好ましい。半導体６６１および半導体６６３は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
【００８４】
上述の３層構造は一例である。例えば、半導体６６１または半導体６６３のない２層構造としても構わない。または、半導体６６１の上もしくは下、または半導体６６３上もしくは下に、半導体６６１、半導体６６２および半導体６６３として例示した半導体のいずれか一を有する４層構造としても構わない。または、半導体６６１の上、半導体６６１の下、半導体６６３の上、半導体６６３の下のいずれか二箇所以上に、半導体６６１、半導体６６２および半導体６６３として例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
【００８５】
以上、半導体６６１、半導体６６２及び半導体６６３を上述の構成にすることで、トランジスタ１００は高いオン電流が得られ、高周波での動作が可能になる。
【００８６】
〈〈導電膜〉〉
導電膜６７１、導電膜６７２及び導電膜６７３は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【００８７】
また、導電膜６７１、導電膜６７２及び導電膜６７３には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００８８】
また、導電膜６７１、導電膜６７２及び導電膜６７３には、酸化イリジウム、酸化ルテニウム、ストロンチウムルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導体の酸素欠損を作りにくい。
【００８９】
〈〈ゲート絶縁膜〉〉
絶縁膜６５３には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁膜６５３は上記材料の積層であってもよい。なお、絶縁膜６５３に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
【００９０】
また、絶縁膜６５３の積層構造の一例について説明する。絶縁膜６５３は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
【００９１】
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜６５３の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。
【００９２】
〈〈保護絶縁膜〉〉
絶縁膜６５４は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングできる機能を有する。絶縁膜６５４を設けることで、半導体６６０からの酸素の外部への拡散と、外部から半導体６６０への水素、水等の入り込みを防ぐことができる。絶縁膜６５４としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【００９３】
酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁膜６５４に適用するのに好ましい。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物の半導体６６０への混入防止、半導体６６０を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁膜６５２からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもできる。
【００９４】
〈〈層間絶縁膜〉〉
また、絶縁膜６５４上には絶縁膜６５５が形成されていることが好ましい。絶縁膜６５５には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、絶縁膜６５５には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。また、絶縁膜６５５は上記材料の積層であってもよい。
【００９５】
〈〈酸化物半導体膜の構造〉〉
以下では、半導体６６２に適用可能な、酸化物半導体の構造について説明する。
【００９６】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００９７】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００９８】
〈酸化物半導体の構造について〉
以下では、酸化物半導体の構造について説明する。
【００９９】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ  ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
【０１００】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
【０１０１】
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
【０１０２】
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ  ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
【０１０３】
〈ＣＡＡＣ−ＯＳ〉
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０１０４】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
【０１０５】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１０６】
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２６（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
【０１０７】
図２６（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２６（Ｂ）に示す。図２６（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０１０８】
図２６（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２６（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２６（Ｂ）および図２６（Ｃ）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１０９】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図２６（Ｄ）参照。）。図２６（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２６（Ｄ）に示す領域５１６１に相当する。
【０１１０】
また、図２７（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２７（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２７（Ｂ）、図２７（Ｃ）および図２７（Ｄ）に示す。図２７（Ｂ）、図２７（Ｃ）および図２７（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０１１１】
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２８（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０１１２】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０１１３】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２８（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２８（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０１１４】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２９（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２９（Ｂ）に示す。図２９（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２９（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２９（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
【０１１５】
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０１１６】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０１１７】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０１１８】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０１１９】
〈ｎｃ−ＯＳ〉
次に、ｎｃ−ＯＳについて説明する。
【０１２０】
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０１２１】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
【０１２２】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１２３】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０１２４】
〈ａ−ｌｉｋｅ  ＯＳ〉
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０１２５】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
【０１２６】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による結晶構造の変化を示す。
【０１２７】
ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの３つの試料を用意し、電子照射を行った。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０１２８】
また、それぞれの試料の結晶構造は、高分解能断面ＴＥＭ像から取得した。各試料は、いずれも結晶部を有することがわかる。
【０１２９】
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１３０】
図３０は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３０より、ａ−ｌｉｋｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図３０中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図３０中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
【０１３１】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０１３２】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶酸化物半導体の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶酸化物半導体の密度の９２．３％以上１００％未満となる。単結晶酸化物半導体の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０１３３】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０１３４】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０１３５】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０１３６】
以下では、ＣＡＡＣ−ＯＳの組成について説明する。なお、組成の説明には、ＣＡＡＣ−ＯＳとなる酸化物半導体であるＩｎ−Ｍ−Ｚｎ酸化物の場合を例示する。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。
【０１３７】
図３１は、各頂点にＩｎ、ＭまたはＺｎを配置した三角図である。また、図中の［Ｉｎ］はＩｎの原子濃度を示し、［Ｍ］は元素Ｍの原子濃度を示し、［Ｚｎ］はＺｎの原子濃度を示す。
【０１３８】
Ｉｎ−Ｍ−Ｚｎ酸化物の結晶はホモロガス構造を有することが知られており、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは自然数。）で示される。また、ＩｎとＭとを置き換えることが可能であるため、Ｉｎ１＋αＭ１−αＯ３（ＺｎＯ）ｍで示すこともできる。これは、図３１において、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：１、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：２、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：３、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：４、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：５と表記した破線で示される組成である。
【０１３９】
図３１の破線上の太線は、例えば、原料となる酸化物を混合し、１３５０℃で焼成した場合に単一相の固溶域をとり得ることが知られている組成である。また、図３１に四角のシンボルで示す座標は、スピネル型の結晶構造が混在しやすいことが知られている組成である。
【０１４０】
例えば、スピネル型の結晶構造を有する化合物として、ＺｎＧａ２Ｏ４などのＺｎＭ２Ｏ４で表される化合物が知られている。図３１に示すようにＺｎＭ２Ｏ４の近傍の組成、つまり（Ｉｎ，Ｚｎ，Ｍ）＝（０，１，２）に近い値を有する場合には、スピネル型の結晶構造が形成、あるいは混在しやすい。ＣＡＡＣ−ＯＳ膜は、特にスピネル型の結晶構造が含まれないことが好ましい。
【０１４１】
また、キャリア移動度を高めるためにはＩｎの含有率を高めることが好ましい。インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、酸化物半導体膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
【０１４２】
よって、図１の半導体６６２の組成は、図３１に示した太線の組成の近傍であることが好ましい。こうすることで、トランジスタのチャネル形成領域を、ＣＡＡＣ化率の高い領域とすることができる。さらに、半導体６６２のＩｎの含有率を高めることで、トランジスタのオン電流を大きくすることができる。
【０１４３】
以上、トランジスタのチャネル形成領域をＣＡＡＣ−ＯＳとすることで、信頼性が高く、オン電流の高いトランジスタを提供することが可能になる。また、高周波でも動作可能なトランジスタを提供することができる。
【０１４４】
ところで、ＣＡＡＣ−ＯＳをスパッタリング法で成膜する際には、被成膜面である基板表面の加熱、または空間加熱などの影響で、ソースとなるターゲットなどの組成と膜の組成とが異なる場合がある。例えば、酸化亜鉛は、酸化インジウムや酸化ガリウムなどと比べて昇華しやすいため、ソースと膜との組成のずれが生じやすい。したがって、あらかじめ組成の変化を考慮したソースを選択することが好ましい。なお、ソースと膜との組成のずれ量は、温度以外にも圧力や成膜に用いるガスなどの影響でも変化する。
【０１４５】
また、ＣＡＡＣ−ＯＳをスパッタリング法で成膜する際は、多結晶構造を含むターゲットを用いることが好ましい。
【０１４６】
〈トランジスタの構成例２〉
図１において、トランジスタに１つのゲート電極が設けられている場合の例を示したが、本発明の一態様は、これに限定されない。トランジスタに複数のゲート電極が設けられていてもよい。一例として、図１に示したトランジスタ１００に、第２のゲート電極として導電膜６８１が設けられている例を、図３（Ａ）乃至図３（Ｄ）に示す。図３（Ａ）は上面図であり、図３（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図３（Ｂ）に相当し、図３（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図３（Ｃ）に相当し、図３（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図３（Ｄ）に相当する。なお、図３（Ａ）乃至図３（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０１４７】
図３は、基板６４０と絶縁膜６５２との間に、絶縁膜６５１、導電膜６８１及び絶縁膜６８２を有している点で、図１と異なる。
【０１４８】
絶縁膜６５１は、基板６４０と導電膜６８１を電気的に分離させる機能を有する。絶縁膜６５１には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いてもよい。また、絶縁膜６５１には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いてもよい。また、絶縁膜６５１は上記材料の積層であってもよい。
【０１４９】
導電膜６８１は、導電膜６７３の説明で記載された材料を用いることができる。導電膜６８１は、第２のゲート電極としての機能を有する。導電膜６８１は、一定の電位が供給されていてもよいし、導電膜６７３と同じ電位や、同じ信号が供給されていてもよい。
【０１５０】
絶縁膜６８２は、絶縁膜６５２に含まれる酸素が、導電膜６８１に含まれる金属と結びつき、絶縁膜６５２に含まれる酸素が減少することを防ぐ機能を有する。絶縁膜６８２は、絶縁膜６５４の説明で記載された材料を用いることができる。
【０１５１】
〈トランジスタの構成例３〉
図１に示すトランジスタ１００は、半導体６６３及び絶縁膜６５３を、導電膜６７３と同時にエッチングしてもよい。一例として、図４（Ａ）乃至図４（Ｄ）に示す。図４（Ａ）は上面図であり、図４（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図４（Ｂ）に相当し、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図４（Ｃ）に相当し、図４（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図４（Ｄ）に相当する。なお、図４（Ａ）乃至図４（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０１５２】
図４では、半導体６６３及び絶縁膜６５３が、導電膜６７３の下のみに存在し、それ以外の場所では除去されているようすがわかる。
【０１５３】
〈トランジスタの構成例４〉
図１に示すトランジスタ１００は、導電膜６７１及び導電膜６７２が、半導体６６１の側面及び半導体６６２の側面と接していてもよい。一例として、図５（Ａ）乃至図５（Ｄ）に示す。図５（Ａ）は上面図であり、図５（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図５（Ｂ）に相当し、図５（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図５（Ｃ）に相当し、図５（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図５（Ｄ）に相当する。なお、図５（Ａ）乃至図５（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０１５４】
〈トランジスタの構成例５〉
図１に示すトランジスタ１００において、導電膜６７１は導電膜６７１ａと導電膜６７１ｂの積層構造としてもよい。また、導電膜６７２は導電膜６７２ａと導電膜６７２ｂの積層構造としてもよい。一例として、図６（Ａ）乃至図６（Ｄ）に示す。図６（Ａ）は上面図であり、図６（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図６（Ｂ）に相当し、図６（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図６（Ｃ）に相当し、図６（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図６（Ｄ）に相当する。なお、図６（Ａ）乃至図６（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０１５５】
導電膜６７１ｂおよび導電膜６７２ｂとしては、例えば、透明導電体、酸化物半導体、窒化物半導体または酸化窒化物半導体を用いればよい。導電膜６７１ｂおよび導電膜６７２ｂとしては、例えば、インジウム、スズおよび酸素を含む膜、インジウムおよび亜鉛を含む膜、インジウム、タングステンおよび亜鉛を含む膜、スズおよび亜鉛を含む膜、亜鉛およびガリウムを含む膜、亜鉛およびアルミニウムを含む膜、亜鉛およびフッ素を含む膜、亜鉛およびホウ素を含む膜、スズおよびアンチモンを含む膜、スズおよびフッ素を含む膜またはチタンおよびニオブを含む膜などを用いればよい。または、これらの膜が水素、炭素、窒素、シリコン、ゲルマニウムまたはアルゴンを含んでも構わない。
【０１５６】
導電膜６７１ｂおよび導電膜６７２ｂは、可視光線を透過する性質を有しても構わない。または、導電膜６７１ｂおよび導電膜６７２ｂは、可視光線、紫外線、赤外線もしくはＸ線を、反射もしくは吸収することで透過させない性質を有しても構わない。このような性質を有することで、迷光によるトランジスタの電気特性の変動を抑制できる場合がある。
【０１５７】
また、導電膜６７１ｂおよび導電膜６７２ｂは、半導体６６２などとの間にショットキー障壁を形成しない層を用いると好ましい場合がある。こうすることで、トランジスタのオン特性を向上させることができる。
【０１５８】
導電膜６７１ａおよび導電膜６７２ａとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１５９】
なお、導電膜６７１ｂおよび導電膜６７２ｂは、導電膜６７１ａおよび導電膜６７２ａよりも高抵抗の膜を用いると好ましい場合がある。また、導電膜６７１ｂおよび導電膜６７２ｂは、トランジスタのチャネルよりも低抵抗の膜を用いると好ましい場合がある。例えば、導電膜６７１ｂおよび導電膜６７２ｂの抵抗率を、０．１Ωｃｍ以上１００Ωｃｍ以下、０．５Ωｃｍ以上５０Ωｃｍ以下、または１Ωｃｍ以上１０Ωｃｍ以下とすればよい。導電膜６７１ｂおよび導電膜６７２ｂの抵抗率を上述の範囲とすることにより、チャネルとドレインとの境界部における電界集中を緩和することができる。そのため、トランジスタの電気特性の変動を低減することができる。また、ドレインから生じる電界に起因したパンチスルー電流を低減することができる。そのため、チャネル長の短いトランジスタにおいても、飽和特性を良好にすることができる。なお、ソースとドレインとが入れ替わらない回路構成であれば、導電膜６７１ｂおよび導電膜６７２ｂのいずれか一方のみ（例えば、ドレイン側）を配置するほうが好ましい場合がある。
【０１６０】
〈トランジスタの構成例６〉
図５に示すトランジスタにおいて、導電膜６７１は導電膜６７１ａと導電膜６７１ｂの積層構造としてもよい。また、導電膜６７２は導電膜６７２ａと導電膜６７２ｂの積層構造としてもよい。一例として、図７（Ａ）乃至図７（Ｄ）に示す。図７（Ａ）は上面図であり、図７（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図７（Ｂ）に相当し、図７（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図７（Ｃ）に相当し、図７（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図７（Ｄ）に相当する。なお、図７（Ａ）乃至図７（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０１６１】
図７の導電膜６７１ａ、導電膜６７１ｂ、導電膜６７２ａ及び導電膜６７２ｂの詳細は、図６での記載を参照すればよい。
【０１６２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１６３】
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置が適用可能な回路の一例について、図８を用いて説明する。
【０１６４】
活性層に酸化物半導体を用いたトランジスタ、または活性層にシリコンを用いたトランジスタを用いた回路の例を図８（ａ）乃至図８（ｊ）に示す。以下では、活性層に酸化物半導体を用いたトランジスタをＯＳトランジスタと呼び、シリコンを活性層に用いたトランジスタをＳｉトランジスタと呼ぶ。また、ｐチャネル型のＳｉトランジスタをｐ−Ｓｉトランジスタと呼び、ｎチャネル型のＳｉトランジスタをｎ−Ｓｉトランジスタと呼ぶ。なお、ＯＳトランジスタの導電型は、特段の断りがない場合、ｎチャネル型である。また、便宜上、図８には、ｐチャネル型トランジスタをＰＭＯＳと、ｎチャネル型トランジスタをＮＭＯＳと記載している。
【０１６５】
製造を容易にしつつ集積度を高め、かつ短チャネル効果の小さいＯＳトランジスタのメリットを活かすためには、ＯＳトランジスタのチャネル長は１ｎｍ以上１００ｎｍ未満であることが好ましく、５ｎｍ以上、６０ｎｍ以下とすることがより好ましい。Ｓｉトランジスタについても、ＯＳトランジスタと同一基板に形成するためには、Ｓｉトランジスタのチャネル長は１ｎｍ以上１００ｎｍ未満であることが好ましい。または、チャネル長は、５ｎｍ以上６０ｎｍ以下、または５ｎｍ以上３０ｎｍ以下がより好ましい。
【０１６６】
図８（ａ）、図８（ｂ）に示す回路は、トランジスタ７００を有し、例えばスイッチ回路として機能する。トランジスタ７００はＯＳトランジスタである。図８（ｂ）に示すトランジスタ７００は、第１のゲート（トップゲート、もしくはフロントゲート）と第２のゲート（バックゲート）を有するデュアルゲート型のＯＳトランジスタであり、第１のゲートと第２のゲートを別々に制御することで、オン特性の改善、及びオフ特性の改善が可能である。
【０１６７】
図８（ｃ）に示す回路は、トランジスタ７００と、トランジスタ７０１と、ノードＦＮを有しており、ノードＦＮで電位を保持することで、記憶回路として機能することができる。図８（ｃ）の例では、トランジスタ７００はＯＳトランジスタである。トランジスタ７０１は、ｐ−Ｓｉトランジスタでもよいし、ｎ−Ｓｉトランジスタでもよいし、ＯＳトランジスタでもよい。
【０１６８】
図８（ｄ）に示す回路は、トランジスタ７００と、トランジスタ７０１と、容量素子７０５と、ノードＦＮを有している。図８（ｄ）に示す回路は、記憶回路として機能することができる。ここでは、トランジスタ７００はデュアルゲート型のＯＳトランジスタである。トランジスタ７０１は、ｐ−Ｓｉトランジスタでもよいし、ｎ−Ｓｉトランジスタでもよいし、ＯＳトランジスタでもよい。
【０１６９】
図８（ｃ）や図８（ｄ）の回路では、トランジスタ７００及びトランジスタ７０１がＯＳトランジスタである場合、基板はシリコン基板を用いる必要はなく、ガラスや石英ガラスなどの光を透過する基板や金属基板等を用いることが可能となる。
【０１７０】
微細化を行う上で、ｎチャネル型トランジスタはＬＤＤや歪形成など、ｐチャネル型トランジスタに比べて複雑な工程を必要とする。ＯＳトランジスタは、ＬＤＤや歪形成などの複雑な工程が必要ない。そのため、図８（ｃ）や図８（ｄ）の回路では、トランジスタ７０１をｐ−Ｓｉトランジスタとし、トランジスタ７００をＯＳトランジスタとすることで、製造工程の簡略化が可能となる。
【０１７１】
ＯＳトランジスタは、９００℃以上の高温プロセスを必要としないため、Ｓｉトランジスタよりも集積化に適している。また、ＯＳトランジスタは他の半導体素子と積層することが可能であり、ＯＳトランジスタを回路に適用することで、３次元的に素子が集積された集積度の高い半導体装置を提供することが可能である。つまり、ＯＳトランジスタは、Ｓｉトランジスタよりも低温プロセスで形成可能であるため、Ｓｉトランジスタ上にＯＳトランジスタを積層することで、信頼性が高く、高性能な半導体装置を提供することが可能である。
【０１７２】
図８（ｅ）の回路は、図８（ｄ）の変形例であり、トランジスタ７０１の代わりに、直列に電気的に接続されたトランジスタ７０２とトランジスタ７０３を有する。例えば、トランジスタ７０２の第１端子は、高電源電位（ＶＤＤ）が与えられる配線または電極に電気的に接続され、トランジスタ７０３の第２端子は、接地電位（ＧＮＤ）が与えられる配線または電極に電気的に接続する。トランジスタ７００は、デュアルゲート型のＯＳトランジスタであり、トランジスタ７０２はｐ−Ｓｉトランジスタであり、トランジスタ７０３はｎ−Ｓｉトランジスタである。トランジスタ７０２及びトランジスタ７０３はＣＭＯＳインバータ回路を構成している。トランジスタ７００の作製は低温プロセスで行うことができ、一般的なＳｉトランジスタの製造プロセスとの整合性も高いため、トランジスタ７０２及びトランジスタ７０３上にトランジスタ７００を形成することは容易である。
【０１７３】
図８（ｆ）に、ＣＭＯＳインバータ回路の例を示す。トランジスタ７００はＯＳトランジスタであり、トランジスタ７０２はｐ−Ｓｉトランジスタである。トランジスタ７００の作製は低温プロセスで行うことができ、一般的なＳｉトランジスタの製造プロセスとの整合性も高いため、トランジスタ７０２上にトランジスタ７００を形成することは容易である。
【０１７４】
図８（ｇ）に示す回路は、トランジスタ７００と、トランジスタ７０１と、トランジスタ７０４と、ダイオード７０６と、ノードＦＮを有する。トランジスタ７０１とトランジスタ７０４は直列に電気的に接続されている。トランジスタ７０１のゲートは、トランジスタ７００を介して、ダイオード７０６の出力端子と電気的に接続されている。ダイオード７０６の入力端子、トランジスタ７００のゲート、トランジスタ７０１の第１端子、およびトランジスタ７０４の第２端子は、図示されていない互いに異なる配線または電極に電気的に接続されている。トランジスタ７００と、トランジスタ７０１と、トランジスタ７０４と、ダイオード７０６と、ノードＦＮで構成される回路は、図８（ｃ）等の回路と同様に、記憶回路として機能することができる。ダイオード７０６の入力端子および出力端子間の電位に応じたデータをノードＦＮで保持させることができる。ダイオード７０６をフォトダイオードとすることで、センサ素子として機能させることができる。この場合、図８（ｇ）に示す回路は、光センサ回路として機能させることができる。ノードＦＮに、ダイオード７０６を流れる光電流に応じた電位を保持させることができる。
【０１７５】
図８（ｇ）に示す回路に適用されるセンサ素子は、光センサ素子に限定されるものでなく、様々なセンサを用いることができる。例えば、センサ素子には、力、変位、位置、速度、加速度、角速度、回転数、距離、光（例えば、可視光、赤外線）、電磁波（例えば、脳波）、磁気、温度、化学物質、音、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、又はにおい等を測定する、または検出して、その結果を電圧信号または電流信号に変換する機能を有する素子が用いられる。例えば、フォトダイオードの代わりに、温度特性が異なる２つの抵抗素子を直列に接続した温度センサ回路を設けてもよい。
【０１７６】
図８（ｇ）の回路図において、トランジスタ７００はＯＳトランジスタである。トランジスタ７０１およびトランジスタ７０４は、ｐ−Ｓｉトランジスタでもよいし、ｎ−Ｓｉトランジスタでもよいし、ＯＳトランジスタでもよい。ダイオード７０６は、例えば、シリコンを用いたフォトダイオードでも良い。トランジスタ７０１およびトランジスタ７０４がＳｉトランジスタの場合、トランジスタ７００の作製は低温プロセスで行うことができ、一般的なＳｉトランジスタの製造プロセスとの整合性も高いため、トランジスタ７０１およびトランジスタ７０４上にトランジスタ７００を形成することは容易である。
【０１７７】
また、図８（ｇ）の回路において、トランジスタ７０１及びトランジスタ７０４の一方にＳｉトランジスタを用い、他方にＯＳトランジスタを用いる場合、Ｓｉトランジスタの高速特性とＯＳトランジスタの低リーク特性を組み合わせた回路を形成することが可能である。
【０１７８】
また、図８（ｇ）の回路において、トランジスタ７０１及びトランジスタ７０４がＯＳトランジスタである場合、更に工程を簡略化することが可能となる。トランジスタが微細化した場合、ＯＳトランジスタはＳｉトランジスタに同等の周波数特性を得ることが可能なため、上述のような構成でも高速動作と低リーク特性を組み合わせた回路を形成することが可能である。
【０１７９】
図８（ｈ）に示す回路は、直列に電気的に接続されたトランジスタ７００とトランジスタ７０４を有する。トランジスタ７００は、第１のゲートが第１端子に電気的に接続され、第２端子は図示されていない配線または電極に電気的に接続されている。第１のゲートと第２端子を互いに電気的に接続してもよい。トランジスタ７０４の第１端子は、図示されていない配線または電極に電気的に接続されている。図８（ｈ）に示す回路は、Ｅｎｈａｎｃｅｍｅｎｔ／Ｄｅｐｌｅｔｉｏｎ型のインバータ回路として機能することが可能である。トランジスタ７００はデュアルゲート型のＯＳトランジスタであり、第２のゲート電位を可変とすることで、図８（ｈ）に示す回路（インバータ回路）の特性を制御することが可能となる。トランジスタ７０４は、ＯＳトランジスタまたはｎ−Ｓｉトランジスタとすることが可能である。
【０１８０】
図８（ｉ）に示す回路は、図８（ｈ）の回路と同様に、直列に電気的に接続されたトランジスタ７００とトランジスタ７０４とを有する。図８（ｉ）に示す回路は、トランジスタ７００のゲートが図示されていない配線または電極に電気的に接続されている点が、図８（ｈ）の回路と異なる。図８（ｉ）に示す回路は、Ｅｎｈａｎｃｅｍｅｎｔ／Ｅｎｈａｎｃｅｍｅｎｔ型のインバータとして機能することが可能である。トランジスタ７００のゲート電位は固定としてもよいし、可変としても良い。トランジスタ７００はＯＳトランジスタである。トランジスタ７０４は、ＯＳトランジスタまたはｎ−Ｓｉトランジスタとすることが可能である。また、トランジスタ７０４のゲート電位は固定としてもよいし、可変としても良い。
【０１８１】
図８（ｈ）および図８（ｉ）において、トランジスタ７０４をＳｉトランジスタとする場合は、図８（ｃ）等に示す回路と同様に、トランジスタ７０４上にトランジスタ７００を作製することができる。
【０１８２】
また、図８（ｊ）に示す回路図は、トランジスタ７００とトランジスタ７０２のそれぞれのソースとドレインを接続した構成を示している。トランジスタ７００はＯＳトランジスタであり、トランジスタ７０２はｐ−Ｓｉトランジスタである。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。トランジスタ７００の作製は低温プロセスで行うことができ、一般的なＳｉトランジスタの製造プロセスとの整合性も高いため、トランジスタ７０２上にトランジスタ７００を形成することは容易である。
【０１８３】
なお、図８（ａ）乃至図８（ｊ）の回路図に用いられるＯＳトランジスタには、必要に応じて、第２のゲート電極を設けてもよいし、設けなくてもよい。
【０１８４】
図８（ａ）乃至図８（ｊ）に示す回路（半導体装置）を全て同一基板上に作製することが可能である。そのため、異なる機能、性能等を有する複数の回路を、同一基板上に作製することができる。例として、図８（ｄ）と図８（ｆ）に示す回路を同一基板上に作製した場合の半導体装置を図９（Ａ）に示す。
【０１８５】
図９（Ａ）は半導体装置の構成の一例を示す断面図である。左側に、図９（Ｂ）の回路を示し、右側に図９（Ｃ）の回路を示している。図９（Ｂ）の回路図は図８（ｆ）の回路図に相当し、図９（Ｃ）の回路図は図８（ｄ）の回路図に相当する。図９（Ａ）に示す半導体装置は、トランジスタ７００がＯＳトランジスタであり、トランジスタ７０１、７０２はｐ−Ｓｉトランジスタである例を示している。また、図９（Ａ）は、各トランジスタのチャネル長方向の断面構造を示している。
【０１８６】
図９（Ａ）に示す半導体装置は、トランジスタ７００と、トランジスタ７０１と、トランジスタ７０２と、容量素子７０５と、基板７３０と、素子分離層７３１と、絶縁膜７３２と、絶縁膜７３３と、プラグ７１１と、プラグ７１２と、プラグ７１３と、プラグ７１４と、プラグ７１５と、配線７２１と、配線７２２と、配線７２３と、配線７２４と、配線７４１とを有している。なお、煩雑さを避けるために、プラグ及び配線は、同一の階層に形成されたもののうち、ある一つのみに符号を与えている。
【０１８７】
トランジスタ７００は、実施の形態１に記載のトランジスタを適用することができる。
【０１８８】
トランジスタ７０１、７０２は、ソース領域又はドレイン領域として機能する不純物領域７５１及び不純物領域７５５と、ゲート電極７５２と、ゲート絶縁膜７５３と、側壁絶縁層７５４と、を有している。
【０１８９】
トランジスタ７０１、７０２は第１の半導体材料を有し、トランジスタ７００は第２の半導体材料を有している。第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、実施の形態１で例示したトランジスタを適用することで、優れたサブスレッショルド特性が得られ、微細なトランジスタとすることが可能である。また、スイッチ速度が速いため高速動作が可能であり、オフ電流が低いためリーク電流が小さい。
【０１９０】
トランジスタ７０１、７０２は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。図９（Ａ）では、トランジスタ７０１、７０２はｐチャネル型である。
【０１９１】
また、トランジスタ７０１、７０２は、側壁絶縁層７５４の下に、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域やエクステンション領域として機能する不純物領域を設けてもよい。特に、トランジスタ７０１、７０２をｎチャネル型とする場合は、ホットキャリアによる劣化を抑制するため、ＬＤＤ領域やエクステンション領域を設けることが好ましい。
【０１９２】
また、トランジスタ７０１、７０２としてシリサイド（サリサイド）を有するトランジスタや、側壁絶縁層７５４を有さないトランジスタを用いてもよい。シリサイド（サリサイド）を有する構造であると、ソース領域およびドレイン領域がより低抵抗化でき、半導体装置の高速化が可能である。また、低電圧で動作できるため、半導体装置の消費電力を低減することが可能である。
【０１９３】
配線７４１は、トランジスタ７００のバックゲートとして機能するが、場合によっては、配線７４１を省略してもよい。
【０１９４】
容量素子７０５は、第１の電極７２５と、第２の電極７２６と、絶縁膜７３４を含む。
【０１９５】
基板７３０としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板や、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。半導体基板を用いて形成されたトランジスタは、高速動作が容易である。なお、基板７３０としてｐ型の単結晶シリコン基板を用いた場合、基板７３０の一部にｎ型を付与する不純物元素を添加してｎ型のウェルを形成し、ｎ型のウェルが形成された領域にｐ型のトランジスタを形成することも可能である。ｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）等を用いることができる。
【０１９６】
また、基板７３０として、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルム、などを用いてもよい。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。金属基板の一例としては、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板などがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
【０１９７】
なお、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置してもよい。半導体素子が転置される基板の一例としては、上述した基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０１９８】
トランジスタ７０１、７０２は、素子分離層７３１により、基板７３０に形成される他のトランジスタと分離されている。素子分離層７３１は、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。
【０１９９】
配線７４１は、トランジスタ７００の第２のゲート電極としての機能を有する。配線７４１は、配線７２１乃至７２３に用いることができる材料で形成してもよい。なお、場合によっては、配線７４１を省略してもよい。
【０２００】
ここで、下層に設けられるトランジスタ７０１、７０２にシリコン系半導体材料を用いた場合、トランジスタ７０１、７０２の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダングリングボンドを終端し、トランジスタ７０１、７０２の信頼性を向上させる効果がある。一方、上層に設けられるトランジスタ７００に酸化物半導体を用いた場合、トランジスタ７００の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ７００の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタ７０１、７０２の上層に酸化物半導体を用いたトランジスタ７００を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁膜７３２を設けることは特に効果的である。絶縁膜７３２により、下層に水素を閉じ込めることでトランジスタ７０１、７０２の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ７００の信頼性も同時に向上させることができる。
【０２０１】
絶縁膜７３２としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【０２０２】
また、酸化物半導体膜を含んで構成されるトランジスタ７００を覆うように、トランジスタ７００上に水素の拡散を防止する機能を有する絶縁膜７３３を形成することが好ましい。絶縁膜７３３としては、絶縁膜７３２と同様の材料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。したがって、トランジスタ７００を覆う絶縁膜７３３として酸化アルミニウム膜を用いることで、トランジスタ７００に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入を防止することができる。
【０２０３】
プラグ７１１乃至７１５は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【０２０４】
配線７２１乃至７２３、配線７４１、電極７２５、７２６は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【０２０５】
配線７２４は、トランジスタ７００のソース及びドレインと同じ製造工程で形成することができる。
【０２０６】
図９（Ａ）において、容量素子７０５は、トランジスタ７０１、トランジスタ７０２及びトランジスタ７００の上に形成されているが、容量素子７０５は、トランジスタ７０１、７０２よりも上、且つトランジスタ７００よりも下に形成してもよい。
【０２０７】
また、必要に応じて、トランジスタ７００の上に、実施の形態１で示したトランジスタをさらに形成してもよい。
【０２０８】
図９（Ａ）において、符号及びハッチングパターンが与えられていない領域は絶縁体で構成された領域を表している。これらの領域には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。
【０２０９】
ここで、トランジスタ７０１、７０２に換えて図１０（Ａ）及び図１０（Ｂ）に示すようなトランジスタ７０３を用いてもよい。図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ｅ−Ｆを通り、図１０（Ａ）と垂直な面の断面を示す。トランジスタ７０３はチャネルが形成される半導体層７５６（半導体基板の一部）が凸形状を有し、その側面及び上面に沿ってゲート絶縁膜７５３及びゲート電極７５２が設けられている。またトランジスタの間には素子分離層７３１が設けられている。このようなトランジスタ７０３は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁膜を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体層を形成してもよい。
【０２１０】
半導体装置を、図９（Ａ）のような構成にすることで、記憶回路（トランジスタとフローティングノードを含む）とその周辺回路を同一基板上に作製することができる。また、ＯＳトランジスタは、９００℃以上の熱処理が不要なため、より低温なプロセスで回路を作製することが可能である。また、ＯＳトランジスタは、活性層にシリコンを用いたｎチャネル型のトランジスタと同等の周波数特性を示し、ＯＳトランジスタとｐ−Ｓｉトランジスタを組み合わせたＣＭＯＳ回路は高速動作が可能である。
【０２１１】
また、我々の研究では、ＯＳトランジスタにおける電界効果移動度のチャネル長依存性は、Ｓｉトランジスタにおける電界効果移動度のチャネル長依存性ほど影響が大きくないことが分かっている。ＯＳトランジスタは、チャネル長を１０μｍから１００ｎｍまで微細化しても、電界効果移動度の明確な低下がみられない。
【０２１２】
そのためＯＳトランジスタを１０μｍ以下のチャネル長のトランジスタに用いる場合、Ｓｉトランジスタとの電界効果移動度の差はトランジスタのチャネル長を１０μｍ以上としたときよりも小さくなる。ＯＳトランジスタを１００ｎｍ以下のチャネル長のトランジスタに用いる場合、Ｓｉトランジスタの３０分の１程度、好ましくは１０分の１程度、より好ましくは３分の１程度の電界効果移動度まで差を縮めることが可能である。
【０２１３】
そのため、ＯＳトランジスタを１００ｎｍ世代のトランジスタに用いる場合、Ｓｉトランジスタと同程度の電界効果移動度を実現することが可能だと考えられる。そのため、微細化されたＯＳトランジスタでは、Ｓｉトランジスタと同等のスイッチング速度、周波数特性を実現することが可能である。
【０２１４】
また、ＯＳトランジスタは、オフ電流が低い特性を有する。ＯＳトランジスタを用いた回路においては、オフ電流が低いことで電荷を保持するための容量を小さくすることができる。そのため、微細化されたＯＳトランジスタでは、Ｓｉトランジスタと同等のスイッチング速度、周波数特性を実現することが可能である。
【０２１５】
本実施の形態の構成は、他の実施の形態および実施例と適宜組み合わせることができる。
【０２１６】
（実施の形態３）
本実施の形態では、本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い記憶装置の一例を、図面を参照して説明する。
【０２１７】
図８（ｄ）に示す回路はメモリセルとして機能することができる。図８（ｄ）に示すメモリセルは、第１の半導体材料を用いたトランジスタ７０１と第２の半導体材料を用いたトランジスタ７００、および容量素子７０５を有している。なお、トランジスタ７００としては、実施の形態１で説明したトランジスタを用いることができる。
【０２１８】
トランジスタ７００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ７００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０２１９】
図８（ｄ）において、配線７６１はトランジスタ７０１のソースと電気的に接続され、配線７６２はトランジスタ７０１のドレインと電気的に接続されている。また、配線７６３はトランジスタ７００のソースまたはドレインの一方と電気的に接続され、配線７６４はトランジスタ７００のゲートと電気的に接続されている。そして、トランジスタ７０１のゲート、およびトランジスタ７００のソースまたはドレインの他方は、容量素子７０５の第１の端子と電気的に接続され、配線７６５は容量素子７０５の第２の端子と電気的に接続されている。
【０２２０】
図８（ｄ）に示すメモリセルでは、トランジスタ７０１のゲートの電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０２２１】
情報の書き込みおよび保持について説明する。まず、配線７６４の電位を、トランジスタ７００がオン状態となる電位にして、トランジスタ７００をオン状態とする。これにより、配線７６３の電位が、トランジスタ７０１のゲート、および容量素子７０５に与えられる。すなわち、トランジスタ７０１のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、配線７６４の電位を、トランジスタ７００がオフ状態となる電位にして、トランジスタ７００をオフ状態とすることにより、トランジスタ７０１のゲートに与えられた電荷が保持される（保持）。
【０２２２】
トランジスタ７００のオフ電流は極めて小さいため、トランジスタ７０１のゲートの電荷は長時間にわたって保持される。
【０２２３】
次に情報の読み出しについて説明する。配線７６１に所定の電位（定電位）を与えた状態で、配線７６５に適切な電位（読み出し電位）を与えると、トランジスタ７０１のゲートに保持された電荷量に応じて、配線７６２は異なる電位をとる。一般に、トランジスタ７０１をｎチャネル型とすると、トランジスタ７０１のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ７０１のゲートにＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなる。ここで、見かけのしきい値電圧とは、トランジスタ７０１を「オン状態」とするために必要な配線７６５の電位をいうものとする。したがって、配線７６５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ７０１のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、配線７６５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ７０１は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、配線７６５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ７０１は「オフ状態」のままである。このため、配線７６２の電位を判別することで、保持されている情報を読み出すことができる。
【０２２４】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ７０１が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を配線７６５に与えればよい。または、ゲートの状態にかかわらずトランジスタ７０１が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を配線７６５に与えればよい。
【０２２５】
図１１に示すメモリセルは、トランジスタ７０１を設けていない点で図８（ｄ）と相違している。この場合も上記と同様の動作により情報の書き込み及び保持動作が可能である。
【０２２６】
次に、情報の読み出しについて説明する。トランジスタ７００がオン状態となると、浮遊状態である配線７６３と容量素子７０５とが導通し、配線７６３と容量素子７０５の間で電荷が再分配される。その結果、配線７６３の電位が変化する。配線７６３の電位の変化量は、容量素子７０５の第１の端子の電位（または容量素子７０５に蓄積された電荷）によって、異なる値をとる。
【０２２７】
例えば、容量素子７０５の第１の端子の電位をＶ、容量素子７０５の容量をＣ、配線７６３が有する容量成分をＣＢ、電荷が再分配される前の配線７６３の電位をＶＢ０とすると、電荷が再分配された後の配線７６３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子７０５の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の配線７６３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線７６３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０２２８】
そして、配線７６３の電位を所定の電位と比較することで、情報を読み出すことができる。
【０２２９】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ７００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。
【０２３０】
本実施の形態に示すメモリセルでは、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０２３１】
また、本実施の形態に示すメモリセルでは、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０２３２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２３３】
（実施の形態４）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１２に示す。
【０２３４】
図１２（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカ９０６、操作キー９０７、スタイラス９０８等を有する。なお、図１２（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０２３５】
図１２（Ｂ）は、携帯電話機であり、筐体９１１、表示部９１６、操作ボタン９１４、外部接続ポート９１３、スピーカ９１７、マイク９１２などを備えている。図１２（Ｂ）に示す携帯電話機は、指などで表示部９１６に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部９１６に触れることにより行うことができる。また、操作ボタン９１４の操作により、電源のＯＮ、ＯＦＦ動作や、表示部９１６に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０２３６】
図１２（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
【０２３７】
図１２（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
【０２３８】
図１２（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。
【０２３９】
図１２（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
【０２４０】
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
【０２４１】
（実施の形態５）
本実施の形態では、本発明の一態様に係るＲＦタグの使用例について図１３を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ）参照）、記録媒体（ＤＶＤやビデオテープ等、図１３（Ｂ）参照）、包装用容器類（包装紙やボトル等、図１３（Ｃ）参照）、乗り物類（自転車等、図１３（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１３（Ｅ）、図１３（Ｆ）参照）等に設けて使用することができる。
【０２４２】
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０２４３】
以上のように、本発明の一態様に係わるＲＦタグを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
【０２４４】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
【実施例１】
【０２４５】
本実施例では、実施の形態１に示したトランジスタに用いることが可能な酸化物半導体膜の評価結果について説明する。
【０２４６】
まず、評価用の試料を作製した。シリコンウェハ上に、ＤＣスパッタリング法を用いて酸化物半導体膜を成膜した。
【０２４７】
本実施例では、試料Ａと試料Ｂの２種類の試料を作製し評価を行った。試料Ａと試料Ｂでは酸化物半導体膜が異なる。試料Ａは原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のＩｎ−Ｇａ−Ｚｎ酸化物の多結晶ターゲットを用いて成膜した。試料ＢはＩｎ：Ｇａ：Ｚｎ＝４：２：４．１のＩｎ−Ｇａ−Ｚｎ酸化物の多結晶ターゲットを用いて成膜した。それぞれの酸化物半導体膜の成膜条件を表１に示す。
【０２４８】
【表１】
0006580366.tif 000002
【０２４９】
成膜後、各試料に対して熱処理を行った。熱処理条件は、４５０℃にて、窒素雰囲気下において加熱処理を１時間行った後、同じ処理室内にて、酸素雰囲気下において加熱処理を１時間行った。
【０２５０】
ＸＲＤ装置を用いて評価を行った結果を図１４に示す。図１４はＯｕｔ−Ｏｆ−Ｐｌａｎｅ法による解析結果である。試料Ａの解析結果を図１４（Ａ）に、試料Ｂの解析結果を図１４（Ｂ）に示す。
【０２５１】
試料Ａ及び試料Ｂの両方にθ＝３１°近傍にピークがみられた。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、いずれの試料も酸化物半導体膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが示唆された。また、各試料の２θ＝３１°近傍のピークの半値幅を計算すると、試料Ａの半値幅は４．６８°、試料Ｂの半値幅は３．４７°であった。試料Ｂの半値幅の方が、試料Ａの半値幅よりも小さくＣＡＡＣ率が高いことが示唆される。
【０２５２】
なお、上述の半値幅は、バックグラウンドを差し引いた後、ローレンツ関数によりフィッティングを行うことで算出した。
【０２５３】
前述の試料Ａ及び試料Ｂについて、各金属元素の濃度を誘導結合プラズマ質量分析法（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＩＣＰ−ＭＳ分析法）により評価した。結果を表２に示す。
【０２５４】
【表２】
0006580366.tif 000003
【０２５５】
表２より、試料Ａ及び試料Ｂではターゲット比に対して亜鉛の原子数比が約４４％減少した。一方、インジウム及びガリウムの原子数比は、ターゲットの原子数比と１％乃至２％程度の違いしかなく、ほとんど減少しない結果となった。
【実施例２】
【０２５６】
実施の形態１で示すトランジスタは、チャネル形成領域をＣＡＡＣ−ＯＳで構成し、ｓ−ｃｈａｎｎｅｌ構造を採用することで、チャネル長を１００ｎｍ以下まで微細化しても良好なトランジスタ特性を示す。本実施例では、図１に示すトランジスタ１００を試作し、ＶＧ−ＩＤ特性を測定した。
【０２５７】
異なる２種類のトランジスタ（以下、トランジスタＡ、トランジスタＢと呼ぶ）を試作し、評価を行った。トランジスタＡ、Ｂは、図１と同様に、半導体６６１、半導体６６２及び半導体６６３の３層の半導体を有する。
【０２５８】
トランジスタＡ、Ｂは、半導体６６１に膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物、半導体６６２に膜厚１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物、半導体６６３に膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を用いた。これらＩｎ−Ｇａ−Ｚｎ酸化物は全てＤＣスパッタリング法で成膜した。スパッタリング法に用いたターゲットの金属元素の原子数比（Ｉｎ：Ｇａ：Ｚｎ）を表３に示す。
【０２５９】
【表３】
0006580366.tif 000004
【０２６０】
トランジスタＡ、Ｂの基板６４０として、シリコンウェハを用いた。
【０２６１】
導電膜６７１、６７２として、厚さ２０ｎｍのタングステンをスパッタリング法で成膜した。
【０２６２】
ゲート絶縁膜（絶縁膜６５３）として、厚さ１０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法を用いて成膜した。
【０２６３】
ゲート電極（導電膜６７３）として、厚さ１０ｎｍの窒化チタンと、厚さ３０ｎｍのタングステンの積層膜をスパッタリング法で成膜した。該積層膜において、窒化チタンがゲート絶縁膜に接している。
【０２６４】
なお、導電膜６７１乃至６７３を形成する際に用いたレジストは、電子ビーム露光機で露光を行った。
【０２６５】
トランジスタＡ、Ｂを覆うように、絶縁膜６５４として、厚さ４０ｎｍの酸化アルミニウム膜をスパッタリング法で成膜し、絶縁膜６５５として、厚さ１５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法で成膜した。
【０２６６】
図１５に試作したトランジスタのＶＧ−ＩＤ特性を示す。図１５（Ａ）はトランジスタＡのＶＧ−ＩＤ特性を示し、図１５（Ｂ）はトランジスタＢのＶＧ−ＩＤ特性を示している。同一基板内に作製された２５個のｎチャネルトランジスタを評価した。チャネル長（Ｌ）６０ｎｍ、チャネル幅（Ｗ）６０ｎｍで設計されたトランジスタの評価を行った。横軸にはゲート電圧ＶＧを、左の縦軸にはドレイン電流ＩＤを、右の縦軸には電界効果移動度μＦＥを示す。ドレイン電圧（ＶＤ）は０．１Ｖと、１．８Ｖで測定を行い、電界効果移動度は、ＶＤ＝０．１Ｖで算出した。
【０２６７】
図１５（Ａ）より、トランジスタＡにおいて、オン電流は６．６［μＡ］、電界効果移動度は９．１［ｃｍ２／Ｖｓ］、サブスレッショルド係数は９５［ｍＶ／ｄｅｃ］、しきい値は０．９［Ｖ］であることがわかった。なお、上記値において、オン電流はＶＤ＝１．８ＶかつＶＧ＝２．７Ｖから算出し、電界効果移動度とサブスレッショルド係数はＶＤ＝０．１Ｖから算出し、しきい値はＶＤ＝１．８Ｖから算出している。また、上記値は、２５個のトランジスタを測定した平均値である。
【０２６８】
図１５（Ｂ）より、トランジスタＢにおいて、オン電流は２２．６［μＡ］、電界効果移動度は２６．２［ｃｍ２／Ｖｓ］、サブスレッショルド係数は９４［ｍＶ／ｄｅｃ］、しきい値は０．５［Ｖ］であることがわかった。なお、上記値において、オン電流はＶＤ＝１．８ＶかつＶＧ＝２．７Ｖから算出し、電界効果移動度とサブスレッショルド係数はＶＤ＝０．１Ｖから算出し、しきい値はＶＤ＝１．８Ｖから算出している。また、上記値は、２５個のトランジスタを測定した平均値である。
【０２６９】
図１５の結果より、本発明の一態様であるトランジスタは、しきい値電圧が小さく、高い電界効果移動度を有することがわかった。
【実施例３】
【０２７０】
本実施例では、実施例２で試作したトランジスタの、周波数特性を評価した。チャネル長（Ｌ）６０ｎｍ、チャネル幅（Ｗ）６０ｎｍで設計されたトランジスタを複数個並列に接続し、周波数特性を測定した。
【０２７１】
測定に用いたネットワークアナライザは５０Ωの基準インピーダンスを有する。測定するトランジスタのインピーダンスが高いと、測定の確度が低下する場合がある。そこで、トランジスタのチャネル幅を大きくして、インピーダンスを下げる構成とした。具体的には、チャネル幅６０ｎｍのトランジスタを３００個並列に接続し、複数のトランジスタのチャネル幅を加算することで大きくした。
【０２７２】
図１６乃至図１８に、測定したトランジスタのレイアウトを示す。
【０２７３】
図１６は、チャネル幅６０ｎｍのトランジスタを３００個並列したトランジスタと、測定パッドを含む上面図である。端子Ａはトランジスタのゲートに接続される。端子Ｂはトランジスタのソースまたはドレインの一方に接続される。端子Ｃは、ＧＮＤ電位が与えられ、トランジスタのソースまたはドレインの他方に接続される。領域Ａｒｅａ１には、トランジスタが配置されている。
【０２７４】
図１７は、図１６に示した上面図における領域Ａｒｅａ１の拡大図である。端子Ａはトランジスタのゲートに、端子Ｂおよび端子Ｃは、それぞれ、トランジスタのソースまたはドレインに接続される。
【０２７５】
図１８は、図１７に示した上面図における領域Ａｒｅａ２の拡大図である。端子Ａはトランジスタのゲートに、端子Ｂおよび端子Ｃは、それぞれ、トランジスタのソースまたはドレインに接続される。
【０２７６】
測定は、ネットワークアナライザを用いて行った。ネットワークアナライザはアジレント社製Ｎ５２３０Ａを用い、バイアスティーはＭｉｎｉ−Ｃｉｒｃｕｉｔｓ社製ＺＸ８５−１２Ｇ−Ｓ＋を用いた。また、ＳＭＵには、ＡＤＣＭＴ社製の６２４２および６２４１Ａを用いた。
【０２７７】
測定は、対象となる素子（ＤＵＴ：ｄｅｖｉｃｅ  ｕｎｄｅｒ  ｔｅｓｔ）の測定を行う前に、オープンＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）、ショートＴＥＧを測定する。これによって、ＤＵＴが、余計なネットワークの中に埋め込まれている場合であっても、そのＤＵＴの特性を取り出す（ｄｅ−ｅｍｂｅｄｄｉｎｇとも呼ぶ）ことができる。
【０２７８】
ネットワークアナライザによりＳパラメータを測定し、得られたＳパラメータから、遮断周波数（ｆＴ）、最大発振周波数（ｆｍａｘ）を求めた。遮断周波数（ｆＴ）は、電流増幅率、或いは、電流増幅率を外挿した値、が１となる周波数として定義される。電流増幅率は、Ｈ行列の非対角成分であり、Ｓパラメータを用いて、以下の数式で表される。
【０２７９】
【数１】
0006580366.tif 000005
【０２８０】
最大発振周波数（ｆｍａｘ）は、電力増幅率、或いは、電力増幅率を外挿した値、が１となる周波数として定義される。電力増幅率は、最大有能電力利得や最大単方向電力利得を用いることができる。最大単方向電力利得Ｕｇは以下の数式で表される。
【０２８１】
【数２】
0006580366.tif 000006
【０２８２】
数式（２）において、Ｋは安定化係数で、以下の数式で表される。
【０２８３】
【数３】
0006580366.tif 000007
【０２８４】
図１９には、トランジスタＢの評価結果の一例を示す。測定は、ＶＤ＝１．０Ｖ，ＶＧ＝１．７Ｖにおいて行い、測定したＳパラメータをもとに、Ｈ行列成分｜Ｈ２１｜と、最大単方向電力利得Ｕｇを求めた。図１９には、ｄｅ−ｅｍｄｅｄｄｉｎｇ後のデータを示す。外挿値から求めた遮断周波数（ｆＴ）は１１．３ＧＨｚであった。同様に、最大発振周波数（ｆｍａｘ）は１５．５ＧＨｚであった。
【０２８５】
図２０および図２１に、トランジスタＡおよびトランジスタＢの評価結果の一例を示す。図２０には、ＶＤ＝０．１Ｖ、１Ｖ、２Ｖについて、遮断周波数（ｆＴ）を求めた結果を示す。図２１には、ＶＤ＝０．１Ｖ、１Ｖ、２Ｖについて、最大発振周波数（ｆｍａｘ）を求めた結果を示す。各ｆＴおよびｆｍａｘは、各ＶＤにおいて相互コンダクタンス（ｇｍ）が最大となるＶＧのもとで評価した。測定した試料の数は、トランジスタＡが２つ、トランジスタＢが３つである。
【０２８６】
図２０より、トランジスタＡは、ＶＤ＝１．０Ｖで、遮断周波数（ｆＴ）の平均値が４．９ＧＨｚ（ＶＧ＝１．９Ｖ）、ＶＤ＝２．０Ｖで、遮断周波数（ｆＴ）の平均値が９．７ＧＨｚ（ＶＧ＝２．３５Ｖ）であった。
【０２８７】
図２０より、トランジスタＢは、ＶＤ＝１．０Ｖで、遮断周波数（ｆＴ）の平均値が１１ＧＨｚ（ＶＧ＝１．７Ｖ）、ＶＤ＝２．０Ｖで、遮断周波数（ｆＴ）の平均値が１９ＧＨｚ（ＶＧ＝１．９５Ｖ）であった。
【０２８８】
図２１より、トランジスタＡは、ＶＤ＝１．０Ｖで、最大発振周波数（ｆｍａｘ）の平均値が９．１ＧＨｚ（ＶＧ＝１．９Ｖ）、ＶＤ＝２．０Ｖで、最大発振周波数（ｆｍａｘ）の平均値が１５ＧＨｚ（ＶＧ＝２．３５Ｖ）であった。
【０２８９】
図２１より、トランジスタＢは、ＶＤ＝１．０Ｖで、最大発振周波数（ｆｍａｘ）の平均値が１７ＧＨｚ（ＶＧ＝１．７Ｖ）、ＶＤ＝２．０Ｖで、最大発振周波数（ｆｍａｘ）の平均値が２４ＧＨｚ（ＶＧ＝１．９５Ｖ）であった。
【０２９０】
上述のように、トランジスタＡにおいて、ＶＤ＝２．０Ｖで、約１０ＧＨｚの遮断周波数ｆＴと、１０ＧＨｚ以上のｆｍａｘを得た。さらに、トランジスタＢにおいて、約２０ＧＨｚの遮断周波数ｆＴと、２０ＧＨｚ以上のｆｍａｘを得た。本発明の一態様であるトランジスタは、高い周波数特性を有し、記憶回路や論理回路、アナログ回路に用いた場合、高速な動作を実現できることがわかった。
【０２９１】
また、図２２に、Ｗ／Ｌ＝１８μｍ／６０ｎｍのトランジスタＡ、ＢのＩＤ−ＶＤ特性の測定結果を示す。図２２（Ａ）は、トランジスタＡのＩＤ−ＶＤ特性であり、図２２（Ｂ）は、トランジスタＢのＩＤ−ＶＤ特性である。なお、ＩＤ−ＶＤ特性は、ＶＧ＝１Ｖ、１．５Ｖ、２Ｖにおいて測定を行った。図２２より、トランジスタＢは、トランジスタＡよりもドレイン電流が大きいことがわかる。
【０２９２】
また、図２３に、Ｗ／Ｌ＝１８μｍ／６０ｎｍのトランジスタＡおよびトランジスタＢの、ＶＤ＝２Ｖにおける相互コンダクタンスｇｍの測定結果を示す。図２３より、トランジスタＢの相互コンダクタンスｇｍのピーク値（ｇｍ＝４．５ｍＳ）は、トランジスタＡよりも大きいことがわかる。
【０２９３】
また、図２４に、Ｗ／Ｌ＝１８μｍ／６０ｎｍのトランジスタＡ、Ｂの評価結果の一例を示す。ここでは、ＶＤ＝２Ｖにおいて相互コンダクタンスｇｍが最大値となるＶＧのＲＦ利得の測定を行った。図２４より、トランジスタＡにおいては、遮断周波数（ｆＴ）が９．９ＧＨｚであり、最大発振周波数（ｆｍａｘ）が１４．３ＧＨｚであることが確認できる。また、トランジスタＢにおいては、遮断周波数（ｆＴ）が２０．１ＧＨｚであり、最大発振周波数（ｆｍａｘ）が２６．７ＧＨｚであることが確認できる。なお、図２４は、ｄｅ−ｅｍｄｅｄｄｉｎｇ後のデータである。
【０２９４】
また、さらに高い遮断周波数（ｆＴ）を検討するため、遮断周波数（ｆＴ）が２０．１ＧＨｚとなる場合の相互コンダクタンスｇｍと、容量の内訳について考察する。
【０２９５】
ＤＣ特性から得られた相互コンダクタンスｇｍとＳパラメータから算出した遮断周波数（ｆＴ）を用いて、トランジスタのゲート・ソース間容量Ｃｇｓとゲート・ドレイン間容量Ｃｇｄを算出した。図２５（Ａ）に、本実施例において評価に用いたトランジスタの構造を示す。トランジスタ１０００は、酸化物半導体膜１００１、ソース電極１００２、ドレイン電極１００３、ゲート電極１００４を有する。なお、Ｃｏｖはゲート電極１００４とソース電極１００２又はドレイン電極１００３とがオーバーラップする領域の容量であり、Ｃｃｈはチャネル容量である。トランジスタ１０００の遮断周波数（ｆＴ）は、以下の数式で表される。
【０２９６】
【数４】
0006580366.tif 000008
【０２９７】
トランジスタ１０００の構造は対称性を有するため、ＣｇｓとＣｇｄは等しい（図２５（Ｂ）参照）。また、Ｗ／Ｌ＝６０ｎｍ／６０ｎｍのトランジスタ１つあたりのＣｇｓは、Ｃｇｓ＝Ｃｇｄ＝Ｃｃｈ／２＋Ｃｏｖ＝０．０５９ｆＦと見積もられる。また、Ｃｃｈは、平板容量であると仮定すると、Ｃｃｈ＝Ｗ×Ｌ×Ｃｏｖ＝０．０１２ｆＦと見積もられる。また、Ｃｏｖは、相互コンダクタンスｇｍと遮断周波数（ｆＴ）の測定結果から、Ｃｏｖ＝０．０５３ｆＦと見積もられる。Ｗ／Ｌ＝１８μｍ／６０ｎｍのトランジスタとＷ／Ｌ＝６０ｎｍ／６０ｎｍのトランジスタの関係を表４に示す。
【０２９８】
【表４】
0006580366.tif 000009
【０２９９】
以上より、ＣｇｓおよびＣｇｄにおいてはＣｏｖが支配的であり、Ｃｏｖを削減することにより、より高い遮断周波数（ｆＴ）の実現が可能であることが示唆される。
【符号の説明】
【０３００】
Ａｒｅａ１    領域
Ａｒｅａ２    領域
Ｖ０    電位
Ｖ１    電位
１００    トランジスタ
６４０    基板
６５１    絶縁膜
６５２    絶縁膜
６５３    絶縁膜
６５４    絶縁膜
６５５    絶縁膜
６６０    半導体
６６１    半導体
６６２    半導体
６６３    半導体
６７１    導電膜
６７１ａ    導電膜
６７１ｂ    導電膜
６７２    導電膜
６７２ａ    導電膜
６７２ｂ    導電膜
６７３    導電膜
６８１    導電膜
６８２    絶縁膜
７００    トランジスタ
７０１    トランジスタ
７０２    トランジスタ
７０３    トランジスタ
７０４    トランジスタ
７０５    容量素子
７０６    ダイオード
７１１    プラグ
７１２    プラグ
７１３    プラグ
７１４    プラグ
７１５    プラグ
７２１    配線
７２２    配線
７２３    配線
７２４    配線
７２５    電極
７２６    電極
７３０    基板
７３１    素子分離層
７３２    絶縁膜
７３３    絶縁膜
７３４    絶縁膜
７４１    配線
７５１    不純物領域
７５２    ゲート電極
７５３    ゲート絶縁膜
７５４    側壁絶縁層
７５５    不純物領域
７５６    半導体層
７６１    配線
７６２    配線
７６３    配線
７６４    配線
７６５    配線
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカ
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    マイク
９１３    外部接続ポート
９１４    操作ボタン
９１６    表示部
９１７    スピーカ
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
１０００    トランジスタ
１００１    酸化物半導体膜
１００２    ソース電極
１００３    ドレイン電極
１００４    ゲート電極
４０００    ＲＦタグ
５１００    ペレット
５１２０    基板
５１６１    領域
【図１】
0006580366.tif 000010
【図２】
0006580366.tif 000011
【図３】
0006580366.tif 000012
【図４】
0006580366.tif 000013
【図５】
0006580366.tif 000014
【図６】
0006580366.tif 000015
【図７】
0006580366.tif 000016
【図８】
0006580366.tif 000017
【図９】
0006580366.tif 000018
【図１０】
0006580366.tif 000019
【図１１】
0006580366.tif 000020
【図１２】
0006580366.tif 000021
【図１３】
0006580366.tif 000022
【図１４】
0006580366.tif 000023
【図１５】
0006580366.tif 000024
【図１６】
0006580366.tif 000025
【図１７】
0006580366.tif 000026
【図１８】
0006580366.tif 000027
【図１９】
0006580366.tif 000028
【図２０】
0006580366.tif 000029
【図２１】
0006580366.tif 000030
【図２２】
0006580366.tif 000031
【図２３】
0006580366.tif 000032
【図２４】
0006580366.tif 000033
【図２５】
0006580366.tif 000034
【図２６】
0006580366.tif 000035
【図２７】
0006580366.tif 000036
【図２８】
0006580366.tif 000037
【図２９】
0006580366.tif 000038
【図３０】
0006580366.tif 000039
【図３１】
0006580366.tif 000040