(57)【特許請求の範囲】
【請求項１】
基板と、第１金属層と、第１絶縁層と、前記第２金属層と、第２絶縁層と、画素電極層とを含むアレイ基板であって、
前記第１金属層は前記基板の表面に設けられ、前記第１金属層には、表示領域での薄膜トランジスタのゲートと、走査線と、非表示領域での第１金属線とを形成し、
前記第１絶縁層は前記第１金属層の上に設けられ、前記第１金属層と第２金属層とを隔離するように用いられ、
前記第２金属層は前記第１絶縁層の上に設けられ、前記第２金属層には、表示領域での薄膜トランジスタのソースと、薄膜トランジスタのドレインと、データ線と、非表示領域での第２金属線とを形成し、
前記第２絶縁層は前記第２金属層の上に設けられ、前記第２金属層と前記画素電極層とを隔離するように用いられ、
前記画素電極層は前記第２絶縁層の上に設けられ、前記画素電極層は、表示領域での画素電極と、非表示領域での導電線とを含み、
前記第１金属線と、前記第２金属線と、前記導電線とを重ねて接続線とし、前記接続線の位置に、複数の第１貫通孔と、対応する複数の第２貫通孔とを設け、前記第１貫通孔が前記第１金属線を露出するように用いられ、前記第２貫通孔は前記第２金属線を露出するように用いられ、前記第１貫通孔にある前記第１金属線と、対応する前記第２貫通孔にある前記第２金属線とが、前記導電線を介して接続し、前記第１貫通孔は、非表示領域での前記第２絶縁層と、第２金属層と、第１絶縁層とを貫通し、前記第２貫通孔は、非表示領域での前記第２絶縁層を貫通し、前記第１貫通孔は２つの前記第２貫通孔に対応し、且つ前記第２貫通孔は前記第１貫通孔の両側に設けられる、
ことを特徴とするアレイ基板。
【請求項２】
前記アレイ基板は、走査駆動チップと、データ駆動チップと、を更に含み、
前記走査駆動チップは、前記接続線を介して前記走査線と電気的に接続し、
前記データ駆動チップは、前記接続線を介して前記データ線と電気的に接続する、
ことを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記接続線には、複数の前記第１貫通孔と対応する両側の２つの前記第２貫通孔によるセットが一様に等間隔で設けられる、
ことを特徴とする請求項１に記載のアレイ基板。
【請求項４】
基板と、第１金属層と、第１絶縁層と、第２金属層と、第２絶縁層と、画素電極層とを含むアレイ基板であって、
前記第１金属層は前記基板の表面に設けられ、前記第１金属層には、表示領域での薄膜トランジスタのゲートと、走査線と、非表示領域での第１金属線とを形成し、
前記第１絶縁層は前記第１金属層の上に設けられ、前記第１金属層と第２金属層とを隔離するように用いられ、
前記第２金属層は前記第１絶縁層の上に設けられ、前記第２金属層には、表示領域での薄膜トランジスタのソースと、薄膜トランジスタのドレインと、データ線と、非表示領域での第２金属線とを形成し、
前記第２絶縁層は前記第２金属層の上に設けられ、前記第２金属層と画素電極層とを隔離するように用いられ、
前記画素電極層は前記第２絶縁層の上に設けられ、前記画素電極層は、表示領域での画素電極と、非表示領域での導電線とを含み、
前記第１金属線と、前記第２金属線と、前記導電線とを重ねて接続線とし、前記接続線の位置に、複数の第１貫通孔と、対応する複数の第２貫通孔とを設け、前記第１貫通孔が前記第１金属線を露出するように用いられ、前記第２貫通孔は前記第２金属線を露出するように用いられ、前記第１貫通孔にある前記第１金属線と、対応する前記第２貫通孔にある前記第２金属線とが、前記導電線を介して接続し、
前記第１貫通孔は２つの前記第２貫通孔に対応し、且つ前記第２貫通孔は前記第１貫通孔の両側に設けられる、
ことを特徴とするアレイ基板。
【請求項５】
前記第１貫通孔は、非表示領域での前記第２絶縁層と、第２金属層と、第１絶縁層とを貫通し、前記第２貫通孔は、非表示領域での前記第２絶縁層を貫通する、
ことを特徴とする請求項４に記載のアレイ基板。
【請求項６】
前記アレイ基板は、走査駆動チップと、データ駆動チップとを更に含み、
前記走査駆動チップは、前記接続線を介して前記走査線と電気的に接続し、
前記データ駆動チップは、前記接続線を介して前記データ線と電気的に接続する
ことを特徴とする請求項４に記載のアレイ基板。
【請求項７】
前記接続線には、複数の前記第１貫通孔と対応する両側の２つの前記第２貫通孔によるセットが一様に等間隔で設けられる、
ことを特徴とする請求項４に記載のアレイ基板。
【請求項８】
アレイ基板と、カラーフィルタ基板と、前記アレイ基板とカラーフィルタ基板との間に設けられる液晶セルとを含む液晶表示パネルであって、
前記アレイ基板は、基板と、第１金属層と、第１絶縁層と、第２金属層と、第２絶縁層と、画素電極層とを含み、
前記第１金属層は前記基板の表面に設けられ、前記第１金属層には、表示領域での薄膜トランジスタのゲートと、走査線と、非表示領域での第１金属線とを形成し、
前記第１絶縁層は前記第１金属層の上に設けられ、前記第１金属層と第２金属層とを隔離するように用いられ、
前記第２金属層は前記第１絶縁層の上に設けられ、前記第２金属層には、表示領域での薄膜トランジスタのソースと、薄膜トランジスタのドレインと、データ線と、非表示領域での第２金属線とを形成し、
前記第２絶縁層は前記第２金属層の上に設けられ、前記第２金属層と画素電極層とを隔離するように用いられ、
前記画素電極層は前記第２絶縁層の上に設けられ、前記画素電極層は、表示領域での画素電極と、非表示領域での導電線とを含み、
前記第１金属線と前記第２金属線と前記導電線とを重ねて接続線とし、前記接続線の位置に、複数の第１貫通孔と、対応する複数の第２貫通孔とを設け、前記第１貫通孔が前記第１金属線を露出するように用いられ、前記第２貫通孔は前記第２金属線を露出するように用いられ、前記第１貫通孔にある前記第１金属線と、対応する前記第２貫通孔にある前記第２金属線とが、前記導電線を介して接続し、
前記第１貫通孔は２つの前記第２貫通孔に対応し、且つ前記第２貫通孔は前記第１貫通孔の両側に設けられる、
ことを特徴とする液晶表示パネル。
【請求項９】
前記第１貫通孔は、非表示領域での前記第２絶縁層と、第２金属層と、第１絶縁層とを貫通し、前記第２貫通孔は、非表示領域での前記第２絶縁層を貫通する、
ことを特徴とする請求項８に記載の液晶表示パネル。
【請求項１０】
前記アレイ基板は、走査駆動チップと、データ駆動チップとを更に含み、前記走査駆動チップは、前記接続線を介して前記走査線と電気的に接続し、前記データ駆動チップは、前記接続線を介して前記データ線と電気的に接続する、
ことを特徴とする請求項８に記載の液晶表示パネル。
【請求項１１】
前記接続線には、複数の前記第１貫通孔と対応する両側の２つの前記第２貫通孔によるセットが一様に等間隔で設けられる、
ことを特徴とする請求項８に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画面表示技術分野に関し、特にアレイ基板及び液晶表示パネルに関する。
【背景技術】
【０００２】
従来技術では、TFT（Thin Film Transistor、薄膜トランジスタ）側の外縁部にある扇形回路を設計する時に、抵抗を低減するために、デュアルメタルデザインを採用し、即ち、第１金属線と第２金属線とを並列に連結して抵抗を低減することであり、前記第１金属線は非表示領域での第１金属層に位置され、前記第２金属線は非表示領域での第２金属層に位置され、このような設計により、抵抗又はキャパシタンスによる信号遅延・歪みへの影響を低減できる。
【０００３】
しかし、デュアルメタルデザインは以下の問題がある。当第１金属線が断線する場合、断線していない第２金属線が電流を導通し、この時、回路の抵抗が大きくなる。これによって、モジュールが点灯する時、垂直方向或いは水平方向にライン欠陥を生じやすく、TFT LCD（Thin Film Transistor Liquid Crystal Display、薄膜トランジスタ液晶ディスプレイ）製品の表示品質が低下する。
【０００４】
前述したように、デュアルメタルデザインでは、一つの金属層が破壊する場合、他の金属層が破壊していないため、回路の全体として破壊していない。しかしながら、アレイ（Array）基板と液晶セル（Cell）の品質検査においては問題を検出できず、MODのドレイン放電が発生するときに、より低い電圧が入力され、低階調と低電圧下での抵抗値の差は、暗線の現象を引き起こし、製品表示品質に影響を与える。
【０００５】
したがって、従来の技術に存在する問題を解決するための新しい技術的解決策を提供することが必要である。
【発明の概要】
【０００６】
本発明の目的は、アレイ基板及び液晶表示パネルを提供し、ドレインモジュールの垂直方向又は水平方向のライン欠陥の問題を効果的に改善することである。
【０００７】
上述した課題を解決するために、本発明は以下の技術的考案を提案する。
【０００８】
基板と、第１金属層と、第１絶縁層と、第２金属層と、第２絶縁層と、画素電極層とを含むアレイ基板であって、
前記第１金属層は前記基板の表面に設けられ、前記第１金属層には、表示領域での薄膜トランジスタのゲートと、走査線と、非表示領域での第１金属線とを形成し、
前記第１絶縁層は前記第１金属層の上に設けられ、前記第１金属層と第２金属層とを隔離するように用いられ、
前記第２金属層は前記第１絶縁層の上に設けられ、前記第２金属層には、表示領域での薄膜トランジスタのソースと、薄膜トランジスタのドレインと、データ線と、非表示領域での第２金属線とを形成し、
前記第２絶縁層は前記第２金属層の上に設けられ、前記第２金属層と画素電極層とを隔離するように用いられ、
前記画素電極層は前記第２絶縁層の上に設けられ、前記画素電極層は、表示領域での画素電極と、非表示領域での導電線とを含み、
【０００９】
前記第１金属線と前記第２金属線と前記導電線とを重ねて接続線とし、前記接続線の位置に、複数の第１貫通孔と、対応する複数の第２貫通孔とを設け、前記第１貫通孔が前記第１金属線を露出するように用いられ、前記第２貫通孔は前記第２金属線を露出するように用いられ、前記第１貫通孔にある前記第１金属線と、対応する前記第２貫通孔にある前記第２金属線とが、前記導電線を介して接続し、前記第１貫通孔は、非表示領域での前記第２絶縁層と、第２金属層と、第１絶縁層とを貫通し、前記第２貫通孔は、非表示領域での前記第２絶縁層を貫通し、前記第１貫通孔は２つの前記第２貫通孔に対応し、且つ前記第２貫通孔は前記第１貫通孔の両側に設けられる。
【００１０】
好ましくは、前記アレイ基板において、前記アレイ基板は、走査駆動チップと、データ駆動チップとを更に含み、前記走査駆動チップは、前記接続線を介して前記走査線と電気的に接続し、前記データ駆動チップは、前記接続線を介して前記データ線と電気的に接続する。
【００１１】
好ましくは、前記アレイ基板において、前記接続線は、複数の前記第１貫通孔と、それに対応する前記第２貫通孔とを均一に設ける。
【００１２】
基板と、第１金属層と、第１絶縁層と、第２金属層と、第２絶縁層と、画素電極層とを含むアレイ基板であって、
前記第１金属層は前記基板の表面に設けられ、前記第１金属層には、表示領域での薄膜トランジスタのゲートと、走査線と、非表示領域での第１金属線とを形成し、
前記第１絶縁層は前記第１金属層の上に設けられ、前記第１金属層と第２金属層とを隔離するように用いられ、
前記第２金属層は前記第１絶縁層の上に設けられ、前記第２金属層には、表示領域での薄膜トランジスタのソースと、薄膜トランジスタのドレインと、データ線と、非表示領域での第２金属線とを形成し、
前記第２絶縁層は前記第２金属層の上に設けられ、前記第２金属層と画素電極層とを隔離するように用いられ、
前記画素電極層は前記第２絶縁層の上に設けられ、前記画素電極層は、表示領域での画素電極と、非表示領域での導電線とを含み、
【００１３】
前記第１金属線と前記第２金属線と前記導電線とを重なって接続線とし、前記接続線の位置に、複数の第１貫通孔と、対応する複数の第２貫通孔とを設け、前記第１貫通孔が前記第１金属線を露出するように用いられ、前記第２貫通孔は前記第２金属線を露出するように用いられ、前記第１貫通孔にある前記第１金属線と、対応する前記第２貫通孔にある前記第２金属線とが、前記導電線を介して接続する。
【００１４】
好ましくは、前記アレイ基板において、前記第１貫通孔は、非表示領域での前記第２絶縁層と、第２金属層と、第１絶縁層とを貫通し、前記第２貫通孔は、非表示領域での前記第２絶縁層を貫通する。
【００１５】
好ましくは、前記アレイ基板において、前記第１貫通孔は２つの前記第２貫通孔に対応し、且つ前記第２貫通孔は前記第１貫通孔の両側に設けられる。
【００１６】
好ましくは、前記アレイ基板において、前記アレイ基板は走査駆動チップと、データ駆動チップとを更に含み、前記走査駆動チップは、前記接続線を介して前記走査線と電気的に接続し、前記データ駆動チップは、前記接続線を介して前記データ線と電気的に接続する。
【００１７】
好ましくは、前記アレイ基板において、前記接続線に複数の前記第１貫通孔と、対応する前記第２貫通孔とを均一に設ける。
【００１８】
液晶表示パネルであって、アレイ基板と、カラーフィルタ基板と、前記アレイ基板とカラーフィルタ基板との間に配置される液晶セルとを含み、 
前記アレイ基板は、基板と、第１金属層と、第１絶縁層と、第２金属層と、第２絶縁層と、画素電極層とを含み、
前記第１金属層は前記基板の表面に設けられ、前記第１金属層には、表示領域での薄膜トランジスタのゲートと、走査線と、非表示領域での第１金属線とを形成し、
前記第１絶縁層は前記第１金属層の上に設けられ、前記第１金属層と第２金属層とを隔離するように用いられ、
【００１９】
前記第２金属層は前記第１絶縁層の上に設けられ、前記第２金属層には、表示領域での薄膜トランジスタのソースと、薄膜トランジスタのドレインと、データ線及び非表示領域での第２金属線とを形成し、
【００２０】
前記第２絶縁層は前記第２金属層の上に設けられ、前記第２金属層と画素電極層とを隔離するように用いられ、
前記画素電極層は前記第２絶縁層の上に設けられ、前記画素電極層は、表示領域での画素電極と、非表示領域での導電線とを含み、
【００２１】
前記第１金属線と前記第２金属線と前記導電線とを重ねて接続線とし、前記接続線の位置に、複数の第１貫通孔と、対応する複数の第２貫通孔とを設け、前記第１貫通孔が前記第１金属線を露出するように用いられ、前記第２貫通孔は前記第２金属線を露出するように用いられ、前記第１貫通孔にある前記第１金属線と、対応する前記第２貫通孔にある前記第２金属線とが、前記導電線を介して接続する。
【００２２】
好ましくは、前記液晶表示パネルにおいて、前記第１貫通孔は、順次非表示領域での前記第２絶縁層、第２金属層、及び第１絶縁層に設けられ、前記第２貫通孔が非表示領域での前記第２絶縁層に設けられる。
【００２３】
好ましくは、前記液晶表示パネルにおいて、前記第１貫通孔は２つの前記第２貫通孔に対応し、且つ前記第２貫通孔は前記第１貫通孔の両側に設けられる。
【００２４】
好ましくは、前記液晶表示パネルにおいて、前記アレイ基板は、走査駆動チップと、データ駆動チップとを更に含み、前記走査駆動チップは、前記接続線を介して前記走査線と電気的に接続し、前記データ駆動チップは、前記接続線を介して前記データ線と電気的に接続する。
【００２５】
好ましくは、前記液晶表示パネルにおいて、前記接続線に、複数の前記第１貫通孔と、対応する前記第２貫通孔とを均一に設ける。
【００２６】
従来技術に比べ、本発明が提供するアレイ基板と液晶表示パネルでは、非表示領域での接続線の位置に複数の第１貫通孔と複数の第２貫通孔とが配置され、前記第１貫通孔が第１金属線を露出するように用いられ、画素電極層での導電線が前記第１金属線と電気的に接続し、前記第２貫通孔が第２金属線を露出するように用いられ、前記画素電極層での導電線が前記第２金属線と電気的に接続し、前記第１金属線と前記第２金属線とが前記導電線を介して電気的に接続する。このような設定の利点とは、同一の回路において複数の接続触点を増加することで、第１金属線と第２金属線とを導通できることである。したがって、非表示領域での１つの金属層が破壊された場合に、回路の一部分のみが導通できなくなり、破壊された金属層にある全部の金属線が導通できないことには至らなく、したがって、ドレインモジュールの垂直方向又は水平方向のライン欠陥の問題を効果的に改善できる。
【００２７】
本発明に関する上述の内容をより明確且つ理解しやすいために、以下に好適な実施例と添付の図面を参照しながら、詳細に説明する。
【図面の簡単な説明】
【００２８】
【図１】図1は本発明の実施形態が提供する非表示領域でのアレイ基板の構造を示す図である、
【図２】図2は本発明の実施形態が提供する液晶表示パネルの構造を示す図である。
【発明を実施するための形態】
【００２９】
本明細書において使用される用語「実施例」は、実際の例、事例又は例示との意味である。また、指定される又は単数形に示唆されない限り、本明細書と特許請求の範囲で使用される冠詞「一」は「一つ又は複数」の意味である。
【００３０】
本発明に係る表示パネルは、例え、TFT-LCD（Thin Film Transistor Liquid Crystal Display、薄膜トランジスタ液晶表示パネル）、AMOLED（Active Matrix Organic Light Emitting Diode、アクティブマトリクス有機発光ダイオードパネル）などの表示パネルでもいい。
【００３１】
本発明に係る実施形態において、非表示領域において複数の第１貫通孔と複数の第２貫通孔とが設けられ、前記第１貫通孔が第１金属線を露出するように用いられ、画素電極層での導電線が前記第１金属線と電気的に接続し、前記第２貫通孔が第２金属線を露出するように用いられ、前記画素電極層での導電線が前記第２金属線と電気的に接続し、前記第１金属線と前記第２金属線とが前記導電線を介して電気的に接続する。このような設定の利点は、同一の線路において複数の接続触点を増加することで、第１金属線と第２金属線とを導通できることである。これによって、非表示領域での金属層が破壊する場合に、回路の一部分のみが導通できなくなり、破壊された金属層にある全部の金属線が導通できないことには至らず、したがって、ドレインモジュールの垂直方向又は水平方向のライン欠陥の問題を効果的に改善できる。
【００３２】
本発明に係る前記の技術的考案を説明するために、以下、具体な実施例を説明する。
【００３３】
図１は本発明の実施形態が提供するアレイ基板の構造を示す図である。説明便宜上のため、本発明に係る実施例に関連する部分のみを表している。
【００３４】
前記アレイ基板は、基板100と、第１金属層101と、第１絶縁層102と、第２金属層103と、第２絶縁層104と、画素電極層105とを含む。前記第１金属層101が前記基板100の表面に設けられ、前記第１絶縁層102が前記第１金属層101の上に設けられ、前記第２金属層103が前記第１絶縁層102の上に設けられ、前記第１絶縁層102が前記第１金属層101と第２金属層103とを隔離するために用いられ、前記第２絶縁層104が前記第２金属層103の上に設けられ、前記画素電極層105が前記第２絶縁層104の上に設けられ、前記第２絶縁層104が前記第２金属層103と画素電極層105とを隔離するために用いられる。
【００３５】
本発明に係る実施形態において、基板100の表面に第１金属層101を堆積し、次に黄色光及びエッチングプロセスを利用して第１金属層101のパターンを形成し、当該第１金属層101のパターンは、表示領域での薄膜トランジスタのゲートと、走査線と、非表示領域での第１金属線とを含む。前記第１金属線は複数の金属線を有する。
【００３６】
本発明に係る実施形態において、第２金属層103をスパッタ堆積した後、黄色光及びエッチングプロセスを利用して第２金属層103のパターンを形成し、前記第２金属層103のパターンは、表示領域での薄膜トランジスタのソースと、薄膜トランジスタのドレインと、データ線と、非表示領域での第２金属線とを含む。前記第２金属線は複数の金属線を有し、第１金属線と第２金属線との本数はそれぞれ対応している。
【００３７】
本発明に係る実施形態において、画素電極層105をスパッタ堆積した後、黄色光及びエッチングプロセスを利用して前記画素電極層105のパターンを形成し、前記画素電極層105のパターンは、表示領域での画素電極と非表示領域での導電線とを含む。前記導電線は複数の導電線を有し、前記第１金属線と前記第２金属線と前記導電線との本数はそれぞれ対応している。
【００３８】
本発明に係る実施形態において、前記第１金属線と前記第２金属線と前記導電線とが重なって接続線となり、複数の接続線が対応の走査線とデータ線とをそれぞれ電気的に接続する。前記接続線の位置に、複数の第１貫通孔106と、対応する複数の第２貫通孔107とを設け、前記第１貫通孔106が前記第１金属線を露出するように用いられ、前記画素電極層での導電線と前記第１金属線とを電気的に接続させ、前記第２貫通孔107が前記第２金属線を露出するように用いられ、前記画素電極層での導電線が前記第２金属線に電気的に接続され、前記第１貫通孔にある前記第１金属線と、対応する前記第２貫通孔にある前記第２金属線とが、前記導電線を介して接続する。
【００３９】
本発明に係る実施形態において、前記画素電極層105は、ITO（Indium Tin Oxide、インジウムスズ酸化物）或いはインジウム亜鉛酸化物IZOなどの材料で形成され、前記第１絶縁層102はG-Sinx材料で形成され、前記第２絶縁層104はP-Sinx材料で形成される。しかし、上記の材料には限定されず、本発明の精神と原則内での変更、置換及び改良は、本発明の範囲内である。
【００４０】
本発明に係る実施形態において、前記第２絶縁層104を形成した後、ビアホールエッチングが実行され、即ち、順次に非表示領域での前記第２絶縁層104、第２金属層103、及び第１絶縁層102に第１貫通孔106を設け、当該第１貫通孔は非表示領域での前記第２絶縁層104と、第２金属層103と、第１絶縁層102とを貫通し、前記第１金属線を露出し、前記画素電極層での導電線と前記第１金属線とを電気的に接続させる。
しかし、前記第２絶縁層104を形成した後、第１貫通孔を設ける工程と同一の工程において、非表示領域での前記第２絶縁層104に第２貫通孔107を設け、前記第２金属線を露出し、前記画素電極層での導電線が前記第２金属線に電気的に接続される。
【００４１】
しかし、第１貫通孔を形成した後、第２貫通孔のビアホールエッチングプロセスが実行される。即ち、非表示領域での前記第２絶縁層104にビアホールエッチングプロセスを実行し、第２貫通孔を形成し、前記第２金属線を露出し、前記画素電極層での導電線が前記第２金属線に電気的に接続される。
【００４２】
本発明に係る実施形態において、前記第１貫通孔106と前記第２貫通孔107とを形成した後、画素電極層105をスパッタ堆積し、表示領域での画素電極と非表示領域での導電線とを形成する。前記第１貫通孔と前記第２貫通孔とを有するため、前記画素電極層での導電線と前記第１金属線とが電気的に接続し、前記画素電極層での導電線と前記第２金属線とが電気的に接続する。
【００４３】
本発明の好ましい実施例として、前記第１貫通孔106が2つの前記第２貫通孔107に対応し、前記第２貫通孔107が前記第１貫通孔106の両側に配置される。前記第１貫通孔と前記第２貫通孔との個数は実際の所要に応じて設けても良い。前記接続線に、複数の前記第１貫通孔と、対応する前記第２貫通孔とを均一に設ける。前記第１貫通孔と前記第２貫通孔とが間隔をあけて設けられ、間隔の距離は実際の所要に応じて設けられる。
【００４４】
本発明に係る実施形態において、図２に示すように、前記アレイ基板は、走査駆動チップ110とデータ駆動チップ109とを更に設け、前記走査駆動チップ110は前記接続線108を介して前記走査線と電気的に接続し、前記データ駆動チップ109は前記接続線108を介して前記データ線と電気的に接続する。
【００４５】
上述した内容により、本実施例において、非表示領域での接続線の位置に、複数の第１貫通孔と複数の第２貫通孔とを設けることが分かる。前記第１貫通孔が第１金属線を露出するように用いられ、画素電極層での導電線が前記第１金属線に電気的に接続され、前記第２貫通孔が第２金属線を露出するように用いられ、前記画素電極層での導電線が前記第２金属線に電気的に接続させ、前記第１金属線と前記第２金属線とが前記導電線を介して電気的に接続する。このような設定の利点は、同一の線路において複数の接続点を増加し、第１金属線と第２金属線とを導通させる。したがって、非表示領域での１つの層において金属が切断する場合に、回路の小部分のみが導通できなくなり、破壊された金属層にある全部の金属線が導通できないこととの影響には与えない、したがって、ドレインモジュールの垂直方向又は水平方向のライン欠陥の問題を効果的に改善できる。
【００４６】
図１及び図２に示すように、本発明に係る実施例は、液晶表示パネルを更に提供する。説明しやすいため、本発明に係る実施例に関連する部分のみを表している。前記液晶表示パネルは、アレイ基板と、カラーフィルタ基板と、前記アレイ基板とカラーフィルタ基板との間に設けられる液晶セルとを含む。
【００４７】
前記アレイ基板は、基板100と、第１金属層101と、第１絶縁層102と、第２金属層103と、第２絶縁層104と、画素電極層105とを含む。前記第１金属層101が前記基板100の表面に設けられ、前記第１絶縁層102が前記第１金属層101の上に設けられ、前記第２金属層103が前記第１絶縁層102の上に設けられ、前記第１絶縁層102が前記第１金属層101と第２金属層103とを隔離するために用いられ、前記第２絶縁層104が前記第２金属層103の上に設けられ、前記画素電極層105が前記第２絶縁層104の上に設けられ、前記第２絶縁層104が前記第２金属層103と画素電極層105とを隔離するために用いられる。
【００４８】
本発明に係る実施形態において、前記第１金属線と前記第２金属線と前記導電線とが重なって接続線となり、前記接続線の位置に、複数の第１貫通孔106と、対応する複数の第２貫通孔107とを含む。前記第１貫通孔106が前記第１金属線を露出するように用いられ、前記画素電極層での導電線と前記第１金属線とを電気的に接続し、前記第２貫通孔107が前記第２金属線を露出するように用いられ、前記画素電極層での導電線が前記第２金属線に電気的に接続させ、前記第１貫通孔にある前記第１金属線と、対応する前記第２貫通孔にある前記第２金属線とが、前記導電線を介して接続する。
【００４９】
本発明に係る実施形態において、前記第１貫通孔106は、順次に非表示領域での前記第２絶縁層、第２金属層、及び第１絶縁層に設けられ、前記第２貫通孔107は非表示領域での前記第２絶縁層に設けられる。
【００５０】
本発明の好ましい実施例として、前記第１貫通孔106は２つの前記第２貫通孔107に対応し、前記第２貫通孔107が前記第１貫通孔106の両側に設けられる。前記接続線に、複数の前記第１貫通孔と、対応する前記第２貫通孔とを設ける。前記第１貫通孔106と前記第２貫通孔107とが間隔の距離をあけて設けられ、間隔の距離は、実際の所要に応じて設けられてもいい。
【００５１】
本発明に係る実施形態において、前記アレイ基板は走査駆動チップ110とデータ駆動チップ109とを更に含み、前記走査駆動チップ110は前記接続線108を介して前記走査線と電気的に接続し、前記データ駆動チップ109は前記接続線108を介して前記データ線と電気的に接続する。
【００５２】
前記第１貫通孔と前記第２貫通孔との個数は実際の必要に応じて設ける。
【００５３】
上述したように、本発明に係る実施例が提供するアレイ基板と液晶表示パネルでは、非表示領域での接続線の位置に複数の第１貫通孔と複数の第２貫通孔とが配置され、前記第１貫通孔が第１金属線を露出するように用いられ、画素電極層での導電線が前記第１金属線に電気的に接続させ、前記第２貫通孔が第２金属線を露出するように用いられ、前記画素電極層での導電線が前記第２金属線に電気的に接続させ、前記第１金属線と前記第２金属線とが前記導電線を介して電気的に接続する。このような設定の利点は、同一の線路において複数の接続触点を増加することで、第１金属線と第２金属線とを導通できる。これによって、非表示領域での１つの層において金属が切断する場合に、回路の一部分のみが導通できなくなり、破壊された金属層にある全部の金属線が導通できないことには至らず、したがって、ドレインモジュールの垂直方向又は水平方向のライン欠陥の問題を効果的に改善できる。
【００５４】
上述した内容では、一つ又は複数の実施例を示したが、当業者が本明細書及び添付の図面に基づき、変形及び修正を想到することができる。本発明は、全ての変形及び修正を含み、特許請求の範囲内に制限されている。特に、上述の構成要素の様々な機能に関して、構成要素を記述する用語が異なる場合であっても、実装部品（例えば、同等の機能を有するもの）の特定の機能（特に定義しない限り）の任意の要素は、本明細書の実施例と比較し、構造の機能と同様であれば、特許請求の範囲内に制限されている。また、本明細書の実施例では、仕様が指定された機能の実装のみを開示しているにもかかわらず、いくつかの利点がある場合また指定された機能は、他の特徴と組み合わせることができる。さらに、「〜有する」、「含む」又は詳細な説明または特許請求の範囲で使用される用語のような他の用語は、「含む」の意味と同様である。
【００５５】
上述したように、本発明は、その好ましい実施形態を用いて説明したが、上記の好ましい実施形態は、本発明を限定するものではない。当業者であれば、範囲および添付の特許請求の範囲によって限定されることを意図され、本発明の精神から逸脱することなく行うことができる実施形態に多くの変更及び修正を行うことができる。
【図１】
0006539743.tif 000002
【図２】
0006539743.tif 000003