(57)【特許請求の範囲】
【請求項１】
所定の位相制御信号に基づいて、第１の入力クロックの位相を調整し、該調整された第１の入力クロックを出力クロックとして出力する位相調整回路と、
入力される信号間の論理積を演算する論理積回路と、
前記論理積回路による演算の結果に基づいて、所定の電圧信号を生成する積分回路と、
前記所定の電圧信号の電位と所定の参照電圧信号の電位とを比較する比較回路と、
前記比較回路による比較の結果に基づいて、前記所定の位相制御信号を生成する位相調整量制御回路と、
前記論理積回路に入力すべき信号を選択するための制御を行う制御回路と、を備え、
前記制御回路は、第１のモードにおいて、前記出力クロック及び第２の入力クロックが選択されるように制御を行う、
スキュー調整回路。
【請求項２】
前記スキュー調整回路は、前記比較の結果に基づいて、前記所定の参照電圧信号を生成する電圧制御回路をさらに備え、
前記制御回路は、第２のモードにおいて、前記第１の入力クロックが選択されるように制御を行い、
前記電圧制御回路は、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きいことを示す場合に、前記所定の参照電圧信号の電位を所定の値だけ上昇させ、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくないことを示す場合に、前記所定の参照電圧信号の電位を保持するように制御を行う、
請求項１記載のスキュー調整回路。
【請求項３】
前記位相調整量制御回路は、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きいことを示す場合、前記所定の位相制御信号の電位を所定の値だけ上昇させ、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくないことを示す場合、前記所定の位相制御信号の電位を保持するように制御を行う、請求項１記載のスキュー調整回路。
【請求項４】
互いに所定の位相差を有する多相クロック間のスキューをそれぞれ調整する複数のスキュー調整回路を備える多相スキュー調整回路であって、
前記複数のスキュー調整回路のそれぞれは、
第１の入力端子と、
第２の入力端子と、
出力端子と、
所定の比較信号に基づいて、前記第１の入力端子に入力される第１の入力クロックの位相を調整し、該調整された第１の入力クロックを出力クロックとして前記出力端子から出力する位相調整回路と、
前記出力クロックと前記第２の入力端子に入力される第２の入力クロックとの論理積を演算する論理積回路と、
前記論理積回路による演算の結果に基づいて、所定の電圧信号を生成する積分回路と、
前記所定の電圧信号の電位と所定の参照電圧信号の電位とを比較する比較回路と、
前記比較回路による比較の結果に基づいて、前記所定の位相制御信号を生成する位相調整量制御回路と、を備え、
一の前記スキュー調整回路は、該第１の入力端子で、前段の前記スキュー調整回路の該第１の入力端子に入力される第１のクロックに対して所定の位相差を有する第１の入力クロックを受けるとともに、該第２の入力端子で、後段の前記スキュー調整回路の該出力端子から出力される前記出力クロックを受けるように構成される、
多相スキュー調整回路。
【請求項５】
前記複数のスキュー調整回路における最後段の前記スキュー調整回路は、該第２の入力端子で、最前段の前記スキュー調整回路の該出力端子から出力される前記出力クロックを受けるように構成される、請求項４記載の多相スキュー調整回路。
【請求項６】
互いに所定の位相差を有する多相クロック間のスキューをそれぞれ調整する複数のスキュー調整回路を備える多相スキュー調整回路であって、
前記複数のスキュー調整回路のそれぞれは、
第１の入力端子と、
第２の入力端子と、
出力端子と、
所定の比較信号に基づいて、前記第１の入力端子に入力される第１の入力クロックの位相を調整し、該調整された第１の入力クロックを出力クロックとして前記出力端子から出力する位相調整回路と、
前記出力クロックと前記第２の入力端子に入力される第２の入力クロックとの論理積を演算する論理積回路と、
前記論理積回路による演算の結果に基づいて、所定の電圧信号を生成する積分回路と、
前記所定の電圧信号の電位と所定の参照電圧信号の電位とを比較する比較回路と、
前記比較回路による比較の結果に基づいて、前記所定の位相制御信号を生成する位相調整量制御回路と、を備え、
一の前記スキュー調整回路は、該第１の入力端子で、前段の前記スキュー調整回路の該第１の入力端子に入力される第１のクロックに対して所定の位相差を有する第１の入力クロックを受けるとともに、該第２の入力端子で、前段の前記スキュー調整回路の該出力端子から出力される前記出力クロックを受ける、
多相スキュー調整回路。
【請求項７】
前記一のスキュー調整回路における最前段の前記スキュー調整回路の該第２の入力端子に所望の電位が入力されるように構成される、請求項６記載の多相スキュー調整回路。
【請求項８】
多段に接続された複数のスキュー調整回路を備える多相スキュー調整回路における多相クロックのスキューを調整する方法であって、
スキューの調整を行うスキュー調整回路から出力される出力クロックと、該スキュー調整回路に入力される他のスキュー調整回路からの出力クロックとの間のスキューを調整するスキュー調整ステップを含み、
前記スキュー調整ステップは、
最後段のスキュー調整回路から出力される出力クロックと、最前段のスキュー調整回路から出力され前記最後段のスキュー調整回路に入力される出力クロックとの間のスキューを調整する第１の調整ステップと、
一のスキュー調整回路から出力される出力クロックと、前記一のスキュー調整回路の後段のスキュー調整回路から出力され前記一のスキュー調整回路に入力される出力クロックとの間のスキューを調整する第２の調整ステップと、を含み、
前記最後段の前段のスキュー調整回路から降順に前記第２の調整ステップを繰り返す、
多相クロックのスキュー調整方法。
【請求項９】
前記複数のスキュー調整回路のそれぞれが、所定の位相制御信号を校正するための校正ステップをさらに含み、
前記校正ステップは、
所定の参照電圧信号の電位を初期値に設定することと、
外部から入力される第１の入力クロックに基づく所定の電圧信号の電位と前記所定の参照電圧信号の電位とを比較することと、
前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きい場合、前記所定の参照電圧信号の電位を所定の値だけ上昇させることと、を含み、
前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくなくなるまで、前記比較すること及び前記上昇させることを繰り返し、
前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくなくなった場合に、前記所定の参照電圧信号の電位を保持する、
請求項８記載の多相クロックのスキューの調整方法。
【請求項１０】
前記スキュー調整ステップは、
スキューの調整を行うスキュー調整回路が出力する前記出力クロックの位相を初期値に設定することと、
前記スキューの調整を行うスキュー調整回路が出力する出力クロック及び前記スキューの調整を行うスキュー調整回路に入力される出力クロックの間の位相差を検出することと、
検出した前記位相差に基づく所定の電圧信号の電位と、所定の参照電圧信号の電位とを比較することと、
前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きい場合、前記一のスキュー調整回路が出力する出力クロックの位相を所定の値だけ変更することと、を含み、
前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくなくなるまで、前記位相差を検出することと、前記比較することと、前記変更することと、を繰り返し、
前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくない場合、前記スキューの調整を行うスキュー調整回路が出力する出力クロックの位相を保持する、
請求項８記載の多相クロックのスキューの調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スキュー調整回路及びスキュー調整方法に関し、特に多相クロック信号のスキューを調整するためのスキュー調整回路及びスキュー調整方法に関する。
【背景技術】
【０００２】
従来より、高速伝送路を有する半導体集積回路において、多相クロックは、単相クロックと比較して、クロックスキュー（半導体集積回路の各ノードへのクロックの到達タイミングのずれ。タイミングスキューと呼ばれることもある。以下、「スキュー」という。）の精緻な調整が可能であることから、広く使用されている。したがって、多相クロックが高速伝送路を有する半導体集積回路において担う役割は重要である。
【０００３】
多相クロックを使用する半導体集積回路において、典型的には、送信装置で多相クロックを生成し、該多相クロックを受信装置に送信する方式と、送信装置から送信される単相クロックに基づいて受信装置で多相クロックを生成する方式とが存在する。前者の方式では、高速伝送路を介して受信装置に到達した多相クロックの間で発生するスキューを調整する必要がある。一方、後者の方式では、単相クロックの周波数が多相クロックの周波数の逓倍の周波数を用いる必要がある。従来、前者の方式では、受信装置に到達した多相クロックの間で発生するスキューを調整することの難度が高いことから、後者の方式が一般に使用されてきた。
【０００４】
例えば、下記特許文献１に開示される位相調整回路は、受信信号を受ける識別再生回路及び遅延微分回路と、遅延微分回路の出力を受けるタイミング抽出フィルタと、タイミング抽出フィルタの出力するクロック信号の位相を調整する位相可変回路とを備え、位相可変回路の出力するクロック信号に従って識別再生回路がデータ信号をラッチするように構成された光受信回路においてクロック信号の位相を調整するために使用される位相調整回路を開示する。該位相調整回路は、識別再生回路の入力信号及び出力信号の位相差を検出する第１排他的論理和回路と、遅延微分回路の出力及び第１排他的論理和回路の出力を受ける第２排他的論理和回路と、ローパスフィルタを介して第２排他的論理和回路の出力を受ける比較器とをさらに備え、比較器が所定の参照信号を参照して出力する信号を位相可変回路の制御信号として用いるように構成されることを特徴とする。
【０００５】
また、例えば、下記特許文献２に開示されるスキュー調整回路は、排他的論理和を使用してクロックのスキューを調整するスキュー調整回路を開示する。該スキュー調整回路は、第１クロック信号を遅延するための第１遅延回路と、前記第１クロック信号とは位相が異なる第２クロック信号を遅延するための第２遅延回路と、前記第１クロック信号と上記第２クロック信号との中間の位相とされる第３クロック信号を遅延するための第３遅延回路と、前記第１遅延回路の出力及び前記第３遅延回路の出力の排他的論理和を得る第１論理ゲートと、前記第２遅延回路の出力及び前記第３遅延回路の出力の排他的論理和を得る第２論理ゲートと、前記第１論理ゲートの出力及び前記第２論理ゲートの出力の差分に基づいて前記第３遅延回路における遅延時間を調整するためのフィードバック電圧を前記第３遅延回路に供給するフィードバック経路と、を有する。
【０００６】
さらに、例えば、下記特許文献３に開示される位相差平滑化装置は、多相クロックの位相誤差を低減する位相差平滑化装置を開示する。該位相差平滑化装置は、入力多相クロックのうち所望の位相関係にある複数のクロックを入力して各クロックの位相に所望の重み付けをする重み付け手段と、前記重み付けされたクロックを加算する加算手段と、を有する位相フィルタ回路を前記多相クロックの位相数と同数備え、前記位相フィルタ回路から出力されたクロックを出力多相クロックとして出力する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−２３５９２３号公報
【特許文献２】特開２０１４−８９６６４号公報
【特許文献３】特開２００９−１５２６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
昨今のさらなるクロックの高速化に伴い、半導体集積回路は、非常に高速（例えば５ＧＨｚ以上）で動作することが求められている。したがって、非常に高速で動作する半導体集積回路では、多相クロックの周波数の逓倍の周波数を有する単相クロックを制御することが困難になってきている。
【０００９】
一方、特許文献１及び特許文献２に開示される従前の回路は、多相クロック間のスキュー（位相差）を検出するための回路に排他的論理和ゲートを使用していた。排他的論理和ゲートは、２入力の場合、２つの入力信号の状態が状態“１”及び“０”となるタイミングと、状態“０”及び“１”となるタイミングとの２つのタイミングで状態“１”を出力する。排他的論理和ゲートは、自身の特性ばらつきなどを原因として、該２つのタイミングのうち一方又は両方のタイミングについてずれたタイミングで状態“１”を出力する場合がある。かかる場合、ローパスフィルタの出力の電位は、２つの入力信号のスキューが実際には所望のスキューでないにも関わらず所望の電位となってしまう。かかる問題は、半導体集積回路が非常に高速で動作しない従来では、無視できる程度のものであったが、非常に高速で動作する半導体集積回路においては無視できない課題である。
【００１０】
また、非常に高速で動作する半導体集積回路において、スキューを検出するための回路自身の特性ばらつきも無視できなくなってきている。したがって、このような回路には、自身の特性のばらつきを校正することによって、該特性ばらつきを抑制するための校正機能が求められている。特許文献１及び特許文献２に開示される従前の回路は、多相クロックの間のスキューを検出するための回路に排他的論理和ゲートを使用しており、また、特許文献３に開示される従前の回路は、該回路そのものの特性ばらつきの抑制を何ら考慮していないため、高精度で多相クロックの間のスキューを調整することができないという課題を有していた。
【００１１】
そこで、本発明は、非常に高速で動作する半導体集積回路において、多相クロックの間のスキューを高精度で調整することができるスキュー調整回路及びスキュー調整方法を提供することを目的とする。
【００１２】
また、本発明は、自己校正機能を備える多相クロックの間のスキューを高精度で調整することができるスキュー調整回路及びスキュー調整方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するための本発明は、以下の技術的特徴乃至は発明特定事項を含んで構成される。
【００１４】
すなわち、ある観点に従う本発明は、所定の位相制御信号に基づいて、第１の入力クロックの位相を調整し、該調整された第１の入力クロックを出力クロックとして出力する位相調整回路と、入力される信号間の論理積を演算する論理積回路と、前記論理積回路による演算の結果に基づいて、所定の電圧信号を生成する積分回路と、前記所定の電圧信号の電位と所定の参照電圧信号の電位とを比較する比較回路と、前記比較回路による比較の結果に基づいて、前記所定の位相制御信号を生成する位相調整量制御回路と、前記論理積回路に入力すべき信号を選択するための制御を行う制御回路と、を備え、前記制御回路は、第１のモードにおいて、前記出力クロック及び第２の入力クロックが選択されるように制御を行う、スキュー調整回路である。
【００１５】
ここで、前記スキュー調整回路は、前記比較の結果に基づいて、前記所定の参照電圧信号を生成する電圧制御回路をさらに備え、前記制御回路は、第２のモードにおいて、前記第１の入力クロックが選択されるように制御を行い、前記電圧制御回路は、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きいことを示す場合に、前記所定の参照電圧信号の電位を所定の値だけ上昇させ、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくないことを示す場合に、前記所定の参照電圧信号の電位を保持するように制御を行っても良い。
【００１６】
また、前記位相調整量制御回路は、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きいことを示す場合、前記所定の位相制御信号の電位を所定の値だけ上昇させ、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくないことを示す場合、前記所定の位相制御信号の電位を保持するように制御を行っても良い。
【００１７】
さらに、別の観点に従う本発明は、互いに所定の位相差を有する多相クロック間のスキューをそれぞれ調整する複数のスキュー調整回路を備える多相スキュー調整回路であって、前記複数のスキュー調整回路のそれぞれは、第１の入力端子と、第２の入力端子と、出力端子と、所定の比較信号に基づいて、前記第１の入力端子に入力される第１の入力クロックの位相を調整し、該調整された第１の入力クロックを出力クロックとして前記出力端子から出力する位相調整回路と、前記出力クロックと前記第２の入力端子に入力される第２の入力クロックとの論理積を演算する論理積回路と、前記論理積回路による演算の結果に基づいて、所定の電圧信号を生成する積分回路と、前記所定の電圧信号の電位と所定の参照電圧信号の電位とを比較する比較回路と、前記比較回路による比較の結果に基づいて、前記所定の位相制御信号を生成する位相調整量制御回路と、を備え、一の前記スキュー調整回路は、該第１の入力端子で、前段の前記スキュー調整回路の該第１の入力端子に入力される第１の入力クロックに対して所定の位相差を有する第１の入力クロックを受けるとともに、該第２の入力端子で、後段の前記スキュー調整回路の該出力端子から出力される前記出力クロックを受けるように構成される、多相スキュー調整回路である。
【００１８】
ここで、前記複数のスキュー調整回路における最後段の前記スキュー調整回路は、該第２の入力端子で、最前段の前記スキュー調整回路の該出力端子から出力される前記出力クロックを受けるように構成されても良い。
【００１９】
さらに、別の観点に従う本発明は、互いに所定の位相差を有する多相クロック間のスキューをそれぞれ調整する複数のスキュー調整回路を備える多相スキュー調整回路であって、前記複数のスキュー調整回路のそれぞれは、第１の入力端子と、第２の入力端子と、出力端子と、所定の比較信号に基づいて、前記第１の入力端子に入力される第１の入力クロックの位相を調整し、該調整された第１の入力クロックを出力クロックとして前記出力端子から出力する位相調整回路と、前記出力クロックと前記第２の入力端子に入力される第２の入力クロックとの論理積を演算する論理積回路と、前記論理積回路による演算の結果に基づいて、所定の電圧信号を生成する積分回路と、前記所定の電圧信号の電位と所定の参照電圧信号の電位とを比較する比較回路と、前記比較回路による比較の結果に基づいて、前記所定の位相制御信号を生成する制御回路と、を備え、一の前記スキュー調整回路は、該第１の入力端子で、前段の前記スキュー調整回路の該第１の入力端子に入力される第１の入力クロックに対して所定の位相差を有する第１の入力クロックを受けるとともに、該第２の入力端子で、前段の前記スキュー調整回路の該出力端子から出力される前記出力クロックを受ける、多相スキュー調整回路である。
【００２０】
ここで、前記多相スキュー調整回路は、前記一のスキュー調整回路における最前段の前記スキュー調整回路の該第２の入力端子に所望の電位が入力されるように構成されても良い。
【００２１】
さらに、別の観点に従う本発明は、多段に接続された複数のスキュー調整回路を備える多相スキュー調整回路における多相クロックのスキューを調整する方法であって、スキューの調整を行うスキュー調整回路から出力される出力クロックと、該スキュー調整回路に入力される他のスキュー調整回路からの出力クロックとの間のスキューを調整するスキュー調整ステップを含み、前記スキュー調整ステップは、最後段のスキュー調整回路から出力される出力クロックと、最前段のスキュー調整回路から出力され前記最後段のスキュー調整回路に入力される出力クロックとの間のスキューを調整する第１の調整ステップと、一のスキュー調整回路から出力される出力クロックと、前記一のスキュー調整回路の後段のスキュー調整回路から出力され前記一のスキュー調整回路に入力される出力クロックとの間のスキューを調整する第２の調整ステップと、を含み、前記最後段の前段のスキュー調整回路から降順に前記第２の調整ステップを繰り返す、多相クロックのスキューを調整する方法である。
【００２２】
ここで、前記複数のスキュー調整回路のそれぞれが、所定の位相制御信号を校正するための校正ステップをさらに含み、前記校正ステップは、所定の参照電圧信号の電位を初期値に設定することと、外部から入力される第１の入力クロックに基づく所定の電圧信号の電位と前記所定の参照電圧信号の電位とを比較することと、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きい場合、前記所定の参照電圧信号の電位を所定の値だけ上昇させることと、を含み、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくなくなるまで、前記比較すること及び前記上昇させることを繰り返し、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくなくなった場合に、前記所定の参照電圧信号の電位を保持しても良い。
【００２３】
また、前記スキュー調整ステップは、スキューの調整を行うスキュー調整回路が出力する前記出力クロックの位相を初期値に設定することと、前記スキューの調整を行うスキュー調整回路が出力する出力クロック及び前記スキューの調整を行うスキュー調整回路に入力される出力クロックの間の位相差を検出することと、検出した前記位相差に基づく所定の電圧信号の電位と、所定の参照電圧信号の電位とを比較することと、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きい場合、前記一のスキュー調整回路が出力する出力クロックの位相を所定の値だけ変更することと、を含み、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくなくなるまで、前記位相差を検出することと、前記比較することと、前記変更することと、を繰り返し、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくない場合、前記スキューの調整を行うスキュー調整回路が出力する出力クロックの位相を保持しても良い。
【００２４】
さらに別の観点に従う本発明は、多段に接続された複数のスキュー調整回路を備える多相スキュー調整回路における多相クロックのスキューを調整する方法であって、一のスキュー調整回路から出力される出力クロックと、前記一のスキュー調整回路の前段のスキュー調整回路から出力され前記一のスキュー調整回路に入力される出力クロックとの間のスキューを調整するステップを含み、最前段の後段のスキュー調整回路から昇順に前記ステップを繰り返す、多相クロックのスキューを調整する方法である。
【発明の効果】
【００２５】
本発明によれば、スキュー調整回路は、非常に高速で動作する半導体集積回路において、高精度で多相クロックの間のスキューを調整することができるようになる。
【００２６】
また、本発明によれば、スキュー調整回路は自己校正機能を備えることによって自身の特性ばらつきを校正することで、該特性ばらつきを抑制することができ、したがって、多相クロックの間のスキューを高精度で調整することができるようになる。
【００２７】
本発明の他の技術的特徴、目的、及び作用効果乃至は利点は、添付した図面を参照して説明される以下の実施形態により明らかにされる。
【図面の簡単な説明】
【００２８】
【図１Ａ】本発明の一実施形態に係る受信装置の概略構成の一例を示す図である。
【図１Ｂ】本発明の一実施形態に係る受信装置の概略構成の他の例を示す図である。
【図２】本発明の一実施形態に係る多相スキュー調整回路におけるスキュー調整回路の一例を示す図である。
【図３】本発明の一実施形態に係るスキュー調整回路におけるなまりクロックに対する校正を説明するためのタイミングチャートである。
【図４】本発明の一実施形態における電圧生成回路の一例を示す図である。
【図５】本発明の一実施形態におけるスキュー調整回路の自己校正モードにおける動作の一例を示す図である。
【図６】本発明の一実施形態に係るスキュー検出回路の論理積回路の自己校正モードにおける入出力信号のタイミングチャートである。
【図７】本発明の一実施形態に係る位相差検出回路の電圧生成回路の自己校正モードにおける動作を示す図である。
【図８】本発明の一実施形態に係る位相差検出回路の自己校正モードにおける動作を示すタイミングチャートである。
【図９】本発明の一実施形態におけるスキュー調整回路のスキュー調整モードにおける動作の一例を示す図である。
【図１０】本発明の一実施形態に係るスキュー検出回路の論理積回路のスキュー調整モードにおける入出力信号のタイミングチャートである。
【図１１】本発明の一実施形態に係るスキュー検出回路の電圧生成回路のスキュー調整モードにおける動作を示す図である。
【図１２】本発明の一実施形態に係るスキュー検出回路のスキュー調整モードにおける動作を示すタイミングチャートである。
【図１３Ａ】本発明の一実施形態に係る多相スキュー調整回路のスキュー調整方法を概略的に示すためのフローチャートである。
【図１３Ｂ】本発明の一実施形態に係る多相スキュー調整回路のスキュー調整方法を概略的に示すためのフローチャートである。
【図１４】本発明の一実施形態に係るスキュー調整回路の自己校正モードでの動作を概略的に説明するためのフローチャートである。
【図１５】本発明の一実施形態に係るスキュー調整回路のスキュー調整モードでの動作を概略的に説明するためのフローチャートである。
【図１６】本実施形態に係る多相スキュー調整回路における各種信号のタイミングチャートである。
【図１７】本実施形態に係る多相スキュー調整回路における各種信号のタイミングチャートである。
【図１８】本実施形態に係る多相スキュー調整回路における各種信号のタイミングチャートである。
【図１９】本実施形態に係る多相スキュー調整回路における各種信号のタイミングチャートである。
【図２０】本実施形態に係る多相スキュー調整回路における各種信号のタイミングチャートである。
【図２１】本実施形態に係る多相スキュー調整回路における各種信号のタイミングチャートである。
【発明を実施するための形態】
【００２９】
次に、本発明の実施の形態について、図面を参照しつつ説明する。
【００３０】
図１Ａは、本発明の一実施形態に係る受信装置の概略構成の一例を示す図である。同図に示すように、本実施形態に係る受信装置１は、例えば、多相スキュー調整回路１０と、制御回路２０とを含んで構成される。
【００３１】
多相スキュー調整回路１０は、多相入力クロックＩＮを受け、基準クロックＣＬＫに基づいて、該多相入力クロックＩＮの間に発生するスキューに対して、制御回路２０から出力される制御信号ＣＮＴに従う調整を行い、該調整の結果を多相出力クロックＯＵＴとして外部に出力する。多相スキュー調整回路１０は、例えば、複数のスキュー調整回路１１（ｘ）を含んで構成される（ｘは、スキュー調整回路１１を識別するための数である。）。本例では、４つのスキュー調整回路１１（１）乃至１１（４）が示されている。なお、以下では、複数のスキュー調整回路１１（ｘ）を特に区別する必要がないときは、スキュー調整回路１１と表記することもある。
【００３２】
より具体的には、多相スキュー調整回路１０において、スキュー調整回路１１（ｘ）（ただし、ｘ≠１、ｘ≠２）は、入力クロックＩＮ（ｘ）を入力端子ｉ１で受けるとともに、次段のスキュー調整回路１１（ｘ＋１）において位相が調整された出力クロックＯＵＴ（ｘ＋１）を入力端子ｉ２で受け、制御回路２０から出力される基準クロックＣＬＫに基づいて、該２つのクロックの間のスキューに対して制御回路２０から出力される制御信号ＣＮＴに従う調整を行い、出力クロックＯＵＴ（ｘ）として該クロックを出力端子ｏから外部及び前段のスキュー調整回路１１（ｘ−１）の入力端子ｉ２に出力する。
【００３３】
また、スキュー調整回路１１（２）は、入力クロックＩＮ（２）を入力端子ｉ１で受けるとともに、次段のスキュー調整回路１１（３）において位相が調整された出力クロックＯＵＴ（３）を入力端子ｉ２で受け、制御回路２０から出力される基準クロックＣＬＫに基づいて、該２つのクロックの間のスキューに対して制御回路２０から出力される制御信号ＣＮＴに従う調整を行い、出力クロックＯＵＴ（２）として該クロックを出力端子ｏから外部に出力する。
【００３４】
また、最後段のスキュー調整回路１１（ｘ＿ｍａｘ）（ｘ＿ｍａｘは、スキュー調整回路１１の総数とする。）は、入力クロックＩＮ（ｘ＿ｍａｘ）を入力端子ｉ１で受け、最前段のスキュー調整回路１１（１）から出力される出力クロックＯＵＴ（１）を入力端子ｉ２で受け、制御回路２０から出力される基準クロックＣＬＫに基づいて、該２つのクロックの間のスキューに対して制御回路２０から出力される制御信号ＣＮＴに従う調整を行い、出力クロックＯＵＴ（ｘ＿ｍａｘ）として該クロックを出力端子ｏから外部及びスキュー調整回路１１（ｘ＿ｍａｘ−１）の入力端子ｉ２に出力する。また、最前段のスキュー調整回路１１（１）の入力端子ｉ２には、基準クロックＣＬＫに対する自己校正を行うのみで、スキュー調整回路１１間のスキュー調整は行わないため、接地線ＧＮＤの電位が入力される。
【００３５】
なお、本実施形態では、多相スキュー調整回路１０は、４つのスキュー調整回路１１（１）乃至１１（４）を含んで構成されるが、これに限られるものではなく、任意の数のスキュー調整回路１１から構成されるものであって良い。また、本実施形態においては、最前段のスキュー調整回路１１（１）の入力端子ｉ２には、接地線ＧＮＤの電位が入力されるが、これに限られるものではなく、所望の電位が入力されても良い。
【００３６】
制御回路２０は、多相スキュー調整回路１０の各スキュー調整回路１１の制御を行う。制御回路２０は、各スキュー調整回路１１の動作モード（例えば、通常動作モード、自己校正モード、及びスキュー調整モード）を示す制御信号ＣＮＴと、スキュー調整回路１１の各構成要素が動作する際の基準となる基準クロックＣＬＫとを多相スキュー調整回路１０の各スキュー調整回路１１に出力する。
【００３７】
具体的には、制御回路２０は、まず、制御信号ＣＮＴによって、各スキュー調整回路１１を自己校正モードに設定する。スキュー調整回路１１は、自己校正モードを示す制御信号ＣＮＴに従って、自身の特性ばらつきを校正する。次に、制御回路２０は、制御信号ＣＮＴによってスキュー調整回路１１（２）乃至１１（ｘ＿ｍａｘ）を最後段から降順となるように順番にスキュー調整モードに設定する。これにより、スキュー調整回路１１（ｘ＿ｍａｘ）は、スキュー調整モードを示す制御信号ＣＮＴに従って、入力クロックＩＮ（ｘ＿ｍａｘ）及びスキュー調整回路１１（１）の出力クロックＯＵＴ（１）の間のスキューを調整し、該調整の結果を設定として記憶する。かかる調整が終了した後に、スキュー調整回路１１（ｘ＿ｍａｘ−１）は、スキュー調整モードを示す制御信号ＣＮＴに従って、入力クロックＩＮ（ｘ＿ｍａｘ−１）及びスキュー調整回路１１（ｘ＿ｍａｘ）の出力クロックＯＵＴ（ｘ＿ｍａｘ）の間のスキューを調整し、該調整の結果を設定として記憶する。以降、同様にスキュー調整回路１１（ｘ＿ｍａｘ−２）によって、入力クロックＩＮ（ｘ＿ｍａｘ−２）及び出力クロックＯＵＴ（ｘ＿ｍａｘ−１）の間のスキューを調整し、該調整の結果を設定として記憶する。最後に、制御回路２０は、通常動作モードを示す制御信号ＣＮＴによって、各スキュー調整回路１１を通常動作モードに設定する。各スキュー調整回路１１は、通常動作モードを示す制御信号ＣＮＴに従って、スキュー調整モードで記憶した設定で入力クロックＩＮに対してスキューの調整を行い、出力クロックＯＵＴを外部に出力する。なお、制御回路２０が多相スキュー調整回路１０を制御する方法の詳細に関しては後述する。
【００３８】
以上のように構成される受信装置１は、多相入力クロックＩＮを受け、該多相入力クロックＩＮの間に発生するスキューに対して制御回路２０から出力される制御信号ＣＮＴに従う調整を行い、該スキューの調整を行ったクロックを多相出力クロックＯＵＴとして出力する。これにより、受信装置１は、多相クロックＩＮの間に発生するスキューを調整する。
【００３９】
図１Ｂは、本発明の一実施形態に係る受信装置の概略構成の他の例を示す図である。同図に示すように、本実施形態に係る受信装置１’は、多相スキュー調整回路１０’における複数のスキュー調整回路１１の接続関係が、図１Ａに示したものと異なっており、これに応じて、以下に述べるように、制御回路２０の制御も異なっている。
【００４０】
すなわち、多相スキュー調整回路１０’において、スキュー調整回路１１（ｘ）（ただし、ｘ≠１）は、入力クロックＩＮ（ｘ）を入力端子ｉ１で受けるとともに、スキュー調整回路１１（ｘ−１）において位相が調整された出力クロックＯＵＴ（ｘ−１）を入力端子ｉ２で受け、制御回路２０から出力される基準クロックＣＬＫに基づいて、該２つのクロックの間のスキューに対して制御回路２０から出力される制御信号ＣＮＴに従う調整を行い、出力クロックＯＵＴ（ｘ）として該クロックを出力端子ｏから外部及びスキュー調整回路１１（ｘ＋１）の入力端子ｉ２に出力する。また、最前段のスキュー調整回路１１（１）の入力端子ｉ２には多相スキュー調整回路１０と同様に接地線ＧＮＤの電位が入力される。
【００４１】
制御回路２０は、上述したように、まず制御信号ＣＮＴによって、各スキュー調整回路１１を自己校正モードに設定する。スキュー調整回路１１は、自己校正モードを示す制御信号ＣＮＴに従って、自身の特性ばらつきを校正する。次に、制御回路２０は、制御信号ＣＮＴによってスキュー調整回路１１（２）乃至１１（ｘ＿ｍａｘ）を２段目から昇順となるように順番にスキュー調整モードに設定する。スキュー調整回路１１（２）は、スキュー調整モードを示す制御信号ＣＮＴに従って、入力クロックＩＮ（２）及びスキュー調整回路１１（１）の出力クロックＯＵＴ（１）の間のスキューを調整し、該調整の結果を設定として記憶する。かかる調整が終了した後に、スキュー調整回路１１（３）は、スキュー調整モードを示す制御信号ＣＮＴに従って、入力クロックＩＮ（３）及びスキュー調整回路１１（２）の出力クロックＯＵＴ（２）の間のスキューを調整し、該調整の結果を設定として記憶する。以降、同様にスキュー調整回路１１（ｘ＿ｍａｘ）によって、入力クロックＩＮ（ｘ＿ｍａｘ）及び出力クロックＯＵＴ（ｘ＿ｍａｘ−１）の間のスキューを調整し、該調整の結果を設定として記憶する。最後に、上述したように、制御回路２０は、制御信号ＣＮＴによって、各スキュー調整回路１１を通常動作モードに設定する。各スキュー調整回路１１は、通常動作モードを示す制御信号ＣＮＴに従って、スキュー調整モードで記憶した設定で入力クロックＩＮに対してスキューの調整を行い、出力クロックＯＵＴを外部に出力する。
【００４２】
以上のように構成される受信装置１’もまた、多相入力クロックＩＮの間に発生するスキューを調整し、多相出力クロックＯＵＴとして出力することができる。
【００４３】
図２は、本発明の一実施形態に係る多相スキュー調整回路におけるスキュー調整回路の一例を示す図である。同図に示すように、本実施形態に係るスキュー調整回路１１（ｘ）（ただし、ｘ≠１）は、位相調整回路１１１と、容量素子Ｃ１と、論理否定回路ＩＮＶ２と、スキュー検出回路１１２とを含んで構成される。なお、ここでは、図１Ａに示した多相スキュー調整回路１０を前提に説明するが、当業者であれば、図１Ｂに示した多相スキュー調整回路１０’にも同様に適用できることを理解すべきである。
【００４４】
位相調整回路１１１は、スキュー調整回路１１（ｘ）の入力端子ｉ１に入力される入力クロックＩＮ（ｘ）に対して、スキュー検出回路１１２から出力される比較信号ＣＯＭＰ＿Ｏに従い電流源Ｉ１及びＩ２の電流値を制御することによって、その波形を調整することによって位相を調整し、該位相を調整したクロックをなまりクロックＢＬＵＮＴとして論理否定回路ＩＮＶ２に出力する。また、位相調整回路１１１は、比較信号ＣＯＭＰ＿Ｏに従う電圧によって、なまりクロックＢＬＵＮＴの電位が論理否定回路ＩＮＶ２のスレッショルドレベルに達する前に入力クロックＩＮ（ｘ）の次の周期が到来することにより発生する波形崩れを防ぐために、１周期毎に一定時間が経過した時に強制的に信号の状態を遷移させるための構成要素を有する。かかる位相調整回路１１１は、例えば、論理否定回路ＩＮＶ１と、電流源Ｉ１及びＩ２と、遅延回路１１１１と、スイッチＳＷ１及びＳＷ２と、電流制御回路１１１２とを含んで構成される。
【００４５】
論理否定回路ＩＮＶ１は、例えば、インバータ回路である。論理否定回路ＩＮＶ１は、入力クロックＩＮ（ｘ）に対して、スイッチＳＷ１及びＳＷ２と、電流源Ｉ１及びＩ２とに従って位相の調整を行い、該位相を調整したクロックをなまりクロックＢＬＵＮＴとして論理否定回路ＩＮＶ２に出力する。具体的には、論理否定回路ＩＮＶ１は、スキュー調整回路１１（ｘ）の入力端子ｉ１に入力される入力クロックＩＮ（ｘ）に対して、遅延回路１１１１によってそのオン／オフが制御されるスイッチＳＷ１及びＳＷ２と、電流制御回路１１１２によってその電流値が制御される電流源Ｉ１及びＩ２とに従って、位相を調整し、該位相を調整したクロックをなまりクロックＢＬＵＮＴとして論理否定回路ＩＮＶ２に出力する。本例では、論理否定回路ＩＮＶ１は、その入力端子はスキュー調整回路１１（ｘ）の入力端子ｉ１に接続され、その出力端子は、論理否定回路ＩＮＶ２の入力端子に接続され、その電源端子は、スイッチＳＷ１の一端と電流源Ｉ１の一端とに接続され、その接地端子は、スイッチＳＷ２の一端と電流源Ｉ２の一端とに接続される。
【００４６】
電流源Ｉ１は、例えば、カレントミラー回路である。電流源Ｉ１は、電流制御回路１１１２から出力される位相制御信号ＤＢＩＴに従って電流値を調整し、該電流値を調整した電流を論理否定回路ＩＮＶ１の電源端子に供給する。これにより、電流源Ｉ１は、電流制御回路１１１２によって制御される電圧値に従って、なまりクロックＢＬＵＮＴの立ち上がり時間を制御することとなる。本例では、電流源Ｉ１は、その一端は論理否定回路ＩＮＶ１の電源端子と、スイッチＳＷ１の一端とに接続され、他端は電源線ＶＤＤに接続される。
【００４７】
電流源Ｉ２は、例えば、カレントミラー回路である。電流源Ｉ２は、電流制御回路１１１２から出力される位相制御信号ＤＢＩＴに従って電流値を調整し、該電流値を調整した電流を論理否定回路ＩＮＶ１の接地端子から引き抜いて、該引き抜いた電流を接地線ＧＮＤに供給する。これにより、電流源Ｉ２は、電流制御回路１１１２によって制御される電圧値に従って、なまりクロックＢＬＵＮＴの立ち下がり時間を制御することとなる。本例では、電流源Ｉ２は、その一端は論理否定回路ＩＮＶ１の接地端子と、スイッチＳＷ２の一端とに接続され、他端は接地線ＧＮＤに接続される。
【００４８】
遅延回路１１１１は、例えば、遅延用バッファやＤ型フリップフロップ、遅延制御回路（ＤＬＬ：Delay Locked Loop）である。遅延回路１１１１は、入力クロックＩＮ（ｘ）に対して所定の遅延時間を与え、該所定の遅延時間を与えたクロックをスイッチＳＷ１及びＳＷ２の制御端子に出力する。ここで、所定の遅延時間は、例えば、入力クロックＩＮ（ｘ）の周期の約１／３の時間であるが、これに限られるものではなく、上述した入力クロックＩＮ（ｘ）の波形崩れを防ぐことができるように、少なくとも入力クロックＩＮ（ｘ）の周期よりも短く、かつ、電流源Ｉ１及びＩ２によるなまりクロックＢＬＵＮＴの正常な波形のなまりを阻害しない程度に長い時間であれば、任意の時間であってよい。
【００４９】
スイッチＳＷ１は、例えば、ＭＯＳトランジスタである。スイッチＳＷ１は、遅延回路１１１１から出力される遅延された入力クロックＩＮ（ｘ）に従って、論理否定回路ＩＮＶ１の電源端子への電流の供給のオン／オフを制御する。具体的には、スイッチＳＷ１は、遅延回路１１１１から出力される遅延されたクロックＩＮ（ｘ）に従ってそのオン／オフが制御されることによって、電源線ＶＤＤから論理否定回路ＩＮＶ１の電源端子への電流の供給のオン／オフを制御する。本例では、スイッチＳＷ１は、その一端は論理否定回路ＩＮＶ１の電源端子と、電流源Ｉ１の一端とに接続され、他端は電源線ＶＤＤに接続され、制御端子は、遅延回路１１１１の出力端子と、スイッチＳＷ２の制御端子とに接続される。
【００５０】
スイッチＳＷ２は、例えば、ＭＯＳトランジスタである。スイッチＳＷ２は、遅延回路１１１１から出力される遅延された入力クロックＩＮ（ｘ）に従って、論理否定回路ＩＮＶ１の接地端子からの電流の引き抜きのオン／オフを制御する。具体的には、スイッチＳＷ２は、遅延回路１１１１から出力される遅延されたクロックＩＮ（ｘ）に従ってそのオン／オフが制御されることによって、論理否定回路ＩＮＶ１の電源端子から接地線ＧＮＤへの電流の引き抜きのオン／オフを制御する。本例では、スイッチＳＷ２は、その一端は論理否定回路ＩＮＶ１の接地端子と、電流源Ｉ２の一端とに接続され、他端は接地線ＧＮＤに接続され、制御端子は、遅延回路１１１１の出力端子と、スイッチＳＷ１の制御端子とに接続される。
【００５１】
なお、遅延回路１１１１と、スイッチＳＷ１及びＳＷ２とは、上述したように、位相制御信号ＤＢＩＴに従うなまりによって、なまりクロックＢＬＵＮＴの電位が論理否定回路ＩＮＶ２のスレッショルドレベルに達する前に入力クロックＩＮ（ｘ）の次の周期が到来することにより発生する波形崩れを防ぐために、１周期毎に一定時間が経過した時に強制的に信号の状態を遷移させるために位相調整回路１１１に設けられる。
【００５２】
電流制御回路１１１２は、制御回路２０から出力される制御信号ＣＮＴに従って、デジタル信号である位相制御信号ＤＢＩＴを生成し、電流源Ｉ１及びＩ２が生成する電流の電流値を制御する。具体的には、電流制御回路１１１２は、制御信号ＣＮＴがスキュー調整モードを示す場合、比較回路ＣＯＭＰから出力される比較信号ＣＯＭＰ＿Ｏの電位を判断する。電流制御回路１１１２は、比較信号ＣＯＭＰ＿Ｏの電位が例えば“Ｈ”であると判断する場合、位相制御信号ＤＢＩＴの状態を所定の値ΔＩ（例えば１ＬＳＢ）だけ上昇させ、該信号を電流源Ｉ１及びＩ２に出力する。一方、電流制御回路１１１２は、比較信号ＣＯＭＰ＿Ｏの電位が例えば“Ｌ”であると判断する場合、位相制御信号ＤＢＩＴの状態を内部レジスタ（図示せず）に記憶し、該信号を電流源Ｉ１及びＩ２に出力する。上述したように、位相調整回路１１１は、電流源Ｉ１及びＩ２が生成する電流の電流値に従って入力クロックＩＮ（ｘ）の位相を調整するため、電流制御回路１１１２は、電流源Ｉ１及びＩ２が生成する電流値を制御することによって、位相調整回路１１１が調整する位相の量を制御する位相調整量制御回路として機能する。なお、本例においては、電流制御回路１１１２は、比較信号ＣＯＭＰ＿Ｏの電位が“Ｈ”であると判断する場合、位相制御信号ＤＢＩＴの状態を所定の値ΔＩだけ上昇させるが、これに限られるものではなく、位相制御信号ＤＢＩＴの状態は所定の値ΔＩだけ下降されてもよい。
【００５３】
また、電流制御回路１１１２は、制御信号ＣＮＴが通常動作モードを示す場合、スキュー調整モードで記憶した校正の結果を有する位相制御信号ＤＢＩＴを生成し、該信号を電流源Ｉ１及びＩ２に出力する。また、電流制御回路１１１２は、制御信号ＣＮＴが自己校正モードを示す場合、その動作を停止する。
【００５４】
以上のように構成される位相調整回路１１１は、スキュー検出回路１１２から出力される比較信号ＣＯＭＰに従って、入力クロックＩＮ（ｘ）の位相を調整し、該クロックをなまりクロックＢＬＵＮＴとして論理否定回路ＩＮＶ２に出力する。これにより、位相調整回路１１１は、スキュー検出回路１１２が出力する比較信号ＣＯＭＰに従って、入力クロックＩＮ（ｘ）の位相の調整を行うこととなる。また、位相調整回路１１１は、遅延回路１１１１によって論理否定回路ＩＮＶ１の電源端子及び電源線ＶＤＤの短絡と、接地端子及び接地線ＧＮＤの短絡とのオン／オフを制御することによって、なまりクロックＢＬＵＮＴの電位が論理否定回路ＩＮＶ２のスレッショルドレベルに達する前に入力クロックＩＮ（ｘ）の次の周期が到来することにより発生する波形崩れを防ぐことができる。
【００５５】
容量素子Ｃ１は、例えば、ＭＯＭキャパシタである。容量素子Ｃ１は、位相調整回路１１１から出力されるなまりクロックＢＬＵＮＴに対して容量値に従うなまりを与え、該なまりを与えたなまりクロックＢＬＵＮＴを論理否定回路ＩＮＶ２に出力する。容量素子Ｃ１は、その一端は、位相調整回路１１１と、論理否定回路ＩＮＶ２の入力端子とに接続され、その他端は、接地線ＧＮＤに接続される。
【００５６】
論理否定回路ＩＮＶ２は、例えば、インバータ回路である。論理否定回路ＩＮＶ２は、位相調整回路１１１から出力されるなまりクロックＢＬＵＮＴに対して論理否定を行い、該論理否定の結果を出力クロックＯＵＴ（ｘ）として、該クロックをスキュー検出回路１１２の連動スイッチＳＷ３の一方の一端と、出力端子ｏを介してスキュー調整回路１１（ｘ−１）の入力端子ｉ２（図示せず）と、外部とに出力する。
【００５７】
スキュー検出回路１１２は、制御回路２０から出力される制御信号ＣＮＴに従って、自身を通常動作モード、自己校正モード、及びスキュー調整モードに設定し、該モードに従う動作を行う。具体的には、スキュー検出回路１１２は、自己校正モードでは、自身の特性ばらつきの校正を行い、該校正の結果を電圧制御回路１１２２に記憶する。スキュー検出回路１１２は、スキュー調整モードでは、該記憶した校正の結果に従って、２つの入力端子に入力されるクロックの間のスキューを検出し、該検出したスキューを比較信号ＣＯＭＰ＿Ｏとして電流制御回路１１１２に出力する。スキュー検出回路１１２は、通常動作モードではその動作を停止する。スキュー検出回路１１２は、例えば、連動スイッチＳＷ３及びＳＷ４と、論理積回路ＡＮＤと、ローパスフィルタ（ＬＰＦ：Low-Pass-Filter）１１２１と、比較回路ＣＯＭＰと、電圧制御回路１１２２と、電圧生成回路１１２３と、スイッチＳＷ５とを含んで構成される。
【００５８】
連動スイッチＳＷ３は、例えば、ＭＯＳトランジスタである。連動スイッチＳＷ３は、制御回路２０から出力される制御信号ＣＮＴに従って、そのオン／オフが制御される。具体的には、連動スイッチＳＷ３は、制御信号ＣＮＴが自己校正モード及び通常動作モードを示す場合、オフに制御される。また、連動スイッチＳＷ３は、制御信号ＣＮＴがスキュー調整モードを示す場合、オンに制御される。本例では、連動スイッチＳＷ３は、その一方の入力端子の一端は論理否定回路ＩＮＶ２の出力端子及び出力端子ｏに接続され、その一方の入力端子の他端は論理積回路ＡＮＤの入力端子の一方と、連動スイッチＳＷ４の一方の入力端子の他端とに接続され、その他方の入力端子の一端は入力端子ｉ２に接続され、その他方の入力端子の他端は、論理積回路ＡＮＤの入力端子の他方と、連動スイッチＳＷ４の他方の入力端子の他端とに接続され、その制御端子は制御端子ｃｔに接続される。
【００５９】
連動スイッチＳＷ４は、例えば、ＭＯＳトランジスタである。連動スイッチＳＷ４は、制御回路２０から出力される制御信号ＣＮＴに従って、そのオン／オフが制御される。具体的には、連動スイッチＳＷ４は、制御信号ＣＮＴが自己校正モードを示す場合、オンに制御される。また、連動スイッチＳＷ４は、制御信号ＣＮＴがスキュー調整モード又は通常動作モードを示す場合、オフに制御される。本例では、連動スイッチＳＷ４は、その一方の入力端子の一端は入力端子ｉ１及び自身の他方の入力端子の一端に接続され、その一方の入力端子の他端は論理積回路ＡＮＤの入力端子の一方と、連動スイッチＳＷ３の一方の入力端子の他端とに接続され、その他方の入力端子の一端は、入力端子ｉ１及び自身の一方の入力端子の一端に接続され、その他方の入力端子の他端は、論理積回路ＡＮＤの入力端子の他方と、連動スイッチＳＷ３の他方の入力端子の他端とに接続され、その制御端子は制御端子ｃｔに接続される。
【００６０】
論理積回路ＡＮＤは、例えば、ＡＮＤゲートである。論理積回路ＡＮＤは、自身の２つの入力端子に入力されるクロックに対して論理積を行い、該論理積の結果を位相差信号ＤＩＦ＿ＰＨとして、ローパスフィルタ１１２１に出力する。具体的には、論理積回路ＡＮＤは、連動スイッチＳＷ３又はＳＷ４から２つの入力端子に入力されるクロックに対して論理積を行うことによって、２つのクロックの間のスキューを検出し、該論理積の結果（すなわち、該検出したスキュー）を位相差信号ＤＩＦ＿ＰＨとして、ローパスフィルタ１１２１に出力する。
【００６１】
ローパスフィルタ１１２１は、論理積回路ＡＮＤから出力される位相差信号ＤＩＦ＿ＰＨに対して高周波成分を除去し、アナログ電圧信号Ｚとして比較回路ＣＯＭＰの非反転端子“＋”に出力する。具体的には、ローパスフィルタ１１２１は、論理積回路ＡＮＤから出力される２つのクロックのスキューを示す位相差信号ＤＩＦ＿ＰＨに対して、積分演算を行い、高周波成分を除去することによって該信号の波形を平滑化し、アナログ電圧信号Ｚとして比較回路ＣＯＭＰの非反転端子“＋”に出力する。すなわち、本実施形態において、ローパスフィルタ１１２１は、積分回路として機能する。
【００６２】
比較回路ＣＯＭＰは、例えば、コンパレータである。比較回路ＣＯＭＰは、ローパスフィルタ１１２１から出力されるアナログ電圧信号Ｚの電位と、電圧生成回路１１２３から出力される参照電圧信号ＶＲＥＦの電位を比較し、どちらの信号の電位が大きいかを判断し、該判断結果を比較信号ＣＯＭＰ＿Ｏとして出力する。具体的には、比較回路ＣＯＭＰは、ローパスフィルタ１１２１から非反転端子“＋”に出力されるアナログ電圧信号Ｚの電位と、電圧生成回路１１２３から反転端子“−”に出力される参照電圧信号ＶＲＥＦの電位を比較し、どちらの信号の電位が大きいかを判断し、該判断結果を比較信号ＣＯＭＰ＿ＯとしてスイッチＳＷ５の一端と、電圧制御回路１１２２とに出力する。
【００６３】
電圧制御回路１１２２は、制御回路２０から出力される制御信号ＣＮＴに従って、デジタル信号である電圧制御信号ＲＢＩＴを生成し、電圧生成回路１１２３が出力する参照電圧信号ＶＲＥＦの電位を制御する。具体的には、電圧制御回路１１２２は、制御信号ＣＮＴが自己校正モードを示す場合、比較回路ＣＯＭＰから出力される比較信号ＣＯＭＰ＿Ｏの電位を判断する。電圧制御回路１１２２は、比較信号ＣＯＭＰ＿Ｏの電位が例えば、“Ｈ”（すなわち、電源線ＶＤＤの電位）であると判断する場合、電圧制御信号ＲＢＩＴの状態を所定の値Δｖ（例えば、１ＬＳＢ：Least Significant Bit）だけ上昇させ、該信号を電圧生成回路１１２３に出力する。一方、電圧制御回路１１２２は、比較信号ＣＯＭＰ＿Ｏの電位が例えば“Ｌ”（すなわち、接地線ＧＮＤの電位）であると判断する場合、電圧制御信号ＲＢＩＴの状態を内部レジスタ（図示せず）に記憶し、該信号を電圧生成回路１１２３に出力する。なお、本例においては、電圧制御回路１１２２は、比較信号ＣＯＭＰ＿Ｏの電位が“Ｈ”であると判断する場合、電圧制御信号ＲＢＩＴの状態を所定の値Δｖだけ上昇させるが、これに限られるものではなく、電圧制御信号ＲＢＩＴの状態は所定の値Δｖだけ下降されてもよい。
【００６４】
また、電圧制御回路１１２２は、制御信号ＣＮＴがスキュー調整モードを示す場合、自己校正モードで記憶した校正の結果を示す電圧制御信号ＲＢＩＴを生成し、該信号を電圧生成回路１１２３に出力する。また、電圧制御回路１１２２は、制御信号が通常動作モードを示す場合、その動作を停止する。
【００６５】
電圧生成回路１１２３は、電圧制御回路１１２２から出力される電圧制御信号ＲＢＩＴと、制御回路２０から出力される制御信号ＣＮＴに従って、参照電圧信号ＶＲＥＦを生成し、該信号を比較回路ＣＯＭＰの反転端子“−”に出力する。具体的には、電圧生成回路１１２３は、制御信号ＣＮＴが自己校正モードを示す場合、電源線ＶＤＤの電位の１／２の電位を基準として、電圧制御回路１１２２から出力される電圧制御信号ＲＢＩＴに従う電位を参照電圧信号ＶＲＥＦとして、該信号を比較回路ＣＯＭＰの反転端子“−”に出力する。電圧生成回路１１２３は、制御信号ＣＮＴがスキュー調整モード又は通常動作モードを示す場合、電源線ＶＤＤの電位の１／４の電位を基準として、電圧制御回路１１２２から出力される電圧制御信号ＲＢＩＴに従う電位を参照電圧信号ＶＲＥＦとして、該信号を比較回路ＣＯＭＰの反転端子“−”に出力する。
【００６６】
スイッチＳＷ５は、例えば、ＭＯＳトランジスタである。スイッチＳＷ５は、制御回路２０から出力される制御信号ＣＮＴに従って、そのオン／オフが制御される。具体的には、スイッチＳＷ５は、制御信号ＣＮＴが自己校正モード又は通常動作モードを示す場合、オフに制御される。また、スイッチＳＷ５は、制御信号ＣＮＴがスキュー調整モードを示す場合、オンに制御される。本例では、スイッチＳＷ５は、その入力端子の一端は比較回路ＣＯＭＰの出力端子及び電圧制御回路１１２２に接続され、その入力端子の他端は、電流制御回路１１１２に接続され、その制御端子は制御端子ｃｔに接続される。
【００６７】
以上のように構成されるスキュー検出回路１１２は、自己校正モードで自身の特性のばらつきを校正し、該校正の結果を電圧制御回路１１２２に記憶する。また、スキュー検出回路１１２は、スキュー調整モードでは、自己校正モードで記憶した校正の結果に従って、２つの入力端子に入力されるクロックの間のスキューを論理積回路ＡＮＤによって検出し、該検出の結果を電流制御回路１１１２に出力する。また、スキュー検出回路１１２は、通常動作モードではその動作を停止する。これにより、スキュー検出回路１１２は、自身の特性のばらつきを校正するとともに、論理積回路ＡＮＤによって２つのクロックの間のスキューを検出することによって、非常に高速（例えば５ＧＨｚ）で動作する半導体集積回路における多相クロックの間のスキューを高精度で検出することができる。
【００６８】
以上のように構成されるスキュー調整回路１１（ｘ）は、制御回路２０の制御の下で、自己校正モードにおいてスキュー検出回路１１２の特性のばらつきを校正する。次に、スキュー調整回路１１（ｘ）は、スキュー調整モードにおいて、自己校正モードで記憶したスキュー検出回路１１２の校正の結果に従って、入力クロックＩＮ（ｘ）及び出力クロックＯＵＴ（ｘ＋１）との間のスキューを論理積回路ＡＮＤによって検出し、該検出した結果を電流制御回路１１１２によって位相調整回路１１１の電流源Ｉ１及びＩ２が供給する電流の電流値に反映させる。スキュー調整回路１１（ｘ）は、スキュー調整モードにおけるかかる制御を該２つのクロックの間のスキューが所望のスキューになるまで繰り返し、該所望のスキューとなる電流値を電流制御回路１１１２に記憶する。最後にスキュー調整回路１１（ｘ）は、通常動作モードにおいて、スキュー調整モードで記憶した電流値に従って、位相調整回路１１１の電流源Ｉ１及びＩ２の電流を調整することによって、入力クロックＩＮ（ｘ）の位相を調整し、これにより、入力クロックＩＮ（ｘ）及び出力クロックＯＵＴ（ｘ＋１）の間のスキューが調整されることとなる。
【００６９】
上述したようなスキュー調整回路１１（ｘ）は、自己校正モードにおいて自身の特性のばらつきを校正するとともに、スキュー調整モードで論理積回路ＡＮＤによって２つのクロックの間のスキューを検出することによって、通常動作モードにおいて非常に高速（例えば５ＧＨｚ）で動作する半導体集積回路における多相クロックの間のスキューを高精度で調整することができる。
【００７０】
図３は、本発明の一実施形態に係るスキュー調整回路におけるなまりクロックに対する校正を説明するためのタイミングチャートである。具体的には、同図（ａ）は、スキュー調整回路１１によってなまりクロックＢＬＵＮＴのなまりが急峻に校正された場合の該クロックのタイミングチャートを示し、また、同図（ｂ）は、スキュー調整回路１１によってなまりクロックＢＬＵＮＴのなまりが緩やかに校正された場合の該クロックのタイミングチャートを示す。
【００７１】
同図（ａ）において、入力クロックＩＮ（ｘ）が交番するタイミングをそれぞれ時刻ｔ３０１、ｔ３０４、ｔ３０７及びｔ３０８と定義する。また、電流制御回路１１１２の制御に従う電流源Ｉ１及びＩ２によって、なまりクロックＢＬＵＮＴのなまりが急峻になったものを、なまりクロックＢＬＵＮＴ’と示すものとする。また、本実施形態において、論理否定回路ＩＮＶ２のスレッショルドレベルは“Ｈ”の１／２の電位とする。また、なまりクロックＢＬＵＮＴ及びＢＬＵＮＴ’が電位“Ｌ”から論理否定回路ＩＮＶ２のスレッショルドレベル（すなわち、“Ｈ”の１／２の電位）に達する時刻をそれぞれ時刻ｔ３０２（２）及びｔ３０２（１）と、なまりクロックＢＬＵＮＴ及びＢＬＵＮＴ’が電位“Ｈ”から論理否定回路ＩＮＶ２のスレッショルドレベルに達する時刻をそれぞれ時刻ｔ３０５（２）及びｔ３０５（１）と、入力クロックＩＮが到達した後に遅延回路１１１１がスイッチＳＷ１及びＳＷ２をオンにする時刻を時刻ｔ３０３及びｔ３０６とそれぞれ定義する。
【００７２】
電流制御回路１１１２の制御によって電流源Ｉ１及びＩ２の電流値が例えば基準の電流値に制御される場合、論理否定回路ＩＮＶ１は、電源側及び接地側の電流が基準の電流値であることから、該電流値に従って入力クロックＩＮに所定のなまりを与え、なまりクロックＢＬＵＮＴとして該クロックを出力する。これにより、論理否定回路ＩＮＶ１は、入力クロックＩＮ（ｘ）が交番すると（時刻ｔ３０１）、なまりクロックＢＬＵＮＴの電位を“Ｌ”から“Ｈ”へと遷移させる。また、時刻ｔ３０１で論理否定回路ＩＮＶ２が出力する出力クロックＯＵＴ（ｘ）の電位は“Ｈ”である。時刻ｔ３０１で論理否定回路ＩＮＶ１によって“Ｌ”から“Ｈ”へと遷移され始めたなまりクロックＢＬＵＮＴの電位は、時刻ｔ３０２（２）で、論理否定回路ＩＮＶ２のスレッショルドレベルに達するため、論理否定回路ＩＮＶ２は、時刻ｔ３０２（２）で、出力クロックＯＵＴ（ｘ）の電位を“Ｈ”から“Ｌ”へと遷移させる。時刻ｔ３０３では、なまりクロックＢＬＵＮＴの電位は“Ｈ”に達していないが、遅延回路１１１１の制御によってスイッチＳＷ１がオンとなるため、なまりクロックＢＬＵＮＴの電位は、強制的に“Ｈ”となる。
【００７３】
また、論理否定回路ＩＮＶ１は、入力クロックＩＮ（ｘ）が交番すると（時刻ｔ３０４）、なまりクロックＢＬＵＮＴの電位を“Ｈ”から“Ｌ”へと遷移させる。時刻ｔ３０４で論理否定回路ＩＮＶ１によって“Ｈ”から“Ｌ”へと遷移され始めたなまりクロックＢＬＵＮＴの電位は、時刻ｔ３０５（２）で、論理否定回路ＩＮＶ２のスレッショルドレベルに達するため、論理否定回路ＩＮＶ２は、時刻ｔ３０５（２）で出力クロックＯＵＴ（ｘ）の電位を“Ｌ”から“Ｈ”へと遷移させる。時刻ｔ３０６では、なまりクロックＢＬＵＮＴの電位は“Ｌ”に達していないが、遅延回路１１１１の制御によってスイッチＳＷ２がオンとなることによって、なまりクロックＢＬＵＮＴの電位は、時刻ｔ３０６で強制的に“Ｌ”となる。
【００７４】
電流制御回路１１１２の制御によって電流源Ｉ１及びＩ２の電流値が基準の電流値よりも大きくなるように制御される場合、電源側及び接地側の電流が基準の電流値より大きい電流値であることから、論理否定回路ＩＮＶ１は、入力クロックＩＮ（ｘ）に対して論理否定を行うとともに、該クロックに基準となるなまりよりも急峻ななまりを与えられたなまりクロックＢＬＵＮＴ’を生成する。これにより、論理否定回路ＩＮＶ１は、入力クロックＩＮ（ｘ）が交番すると（時刻ｔ３０１）、なまりクロックＢＬＵＮＴ’の電位を“Ｌ”から“Ｈ”へと遷移させる。図示されるように、時刻ｔ３０１で、論理否定回路ＩＮＶ２が出力する出力クロックＯＵＴ（ｘ）の電位は“Ｈ”である。時刻ｔ３０１で論理否定回路ＩＮＶ１によって“Ｌ”から“Ｈ”へと遷移され始めたなまりクロックＢＬＵＮＴ’の電位は、時刻ｔ３０２（１）で、論理否定回路ＩＮＶ２のスレッショルドレベルに達するため、論理否定回路ＩＮＶ２は、時刻ｔ３０２（１）で、出力クロックＯＵＴ（ｘ）の電位を“Ｈ”から“Ｌ”へと遷移させる。そして、論理否定回路ＩＮＶ１は、時刻ｔ３０３でＳＷ１がオンとなるまでに該クロックの電位を“Ｈ”にする。
【００７５】
また、論理否定回路ＩＮＶ１は、入力クロックＩＮ（ｘ）が交番すると（時刻ｔ３０４）、なまりクロックＢＬＵＮＴ’の電位を“Ｈ”から“Ｌ”へと遷移させる。時刻ｔ３０４で論理否定回路ＩＮＶ１によって“Ｈ”から“Ｌ”へと遷移され始めたなまりクロックＢＬＵＮＴ’の電位は、時刻ｔ３０５（１）で、論理否定回路ＩＮＶ２のスレッショルドレベルに達するため、論理否定回路ＩＮＶ２は、時刻ｔ３０５（１）で、出力クロックＯＵＴ（ｘ）の電位を“Ｌ”から“Ｈ”へと遷移させる。そして、論理否定回路ＩＮＶ１は、時刻ｔ３０６までに該クロックの電位を“Ｌ”とする。
【００７６】
このように、電流制御回路１１１２の制御によってなまりクロックＢＬＵＮＴのなまりが急峻になるように電流源Ｉ１及びＩ２の電流値が制御される場合、位相調整回路１１１の論理否定回路ＩＮＶ１は、なまりクロックＢＬＵＮＴのなまりが急峻でない場合（同図（ａ）の実線）と比べて進んだ位相（同図（ａ）の二点鎖線）を有する出力クロックＯＵＴ（ｘ）を出力することとなる。
【００７７】
次に、同図（ｂ）を参照して、スキュー調整回路１１によってなまりクロックＢＬＵＮＴのなまりが緩やかに校正された場合を説明する。また、電流制御回路１１１２の制御に従う電流源Ｉ１及びＩ２によって、なまりクロックＢＬＵＮＴのなまりが緩やかになったものを、なまりクロックＢＬＵＮＴ’’と示すものとする。また、時刻ｔ３０１乃至ｔ３０８は図３Ａで説明したものと同じである。また、同図におけるなまりクロックＢＬＵＮＴの状態の遷移に関しては、図３（ａ）で説明した通りであるため、その説明を省略する。
【００７８】
電流制御回路１１１２の制御によって電流源Ｉ１及びＩ２の電流値が基準の電流値よりも小さい電流値に制御される場合、電源側及び接地側の電流が基準の電流値より小さい電流値であることから、論理否定回路ＩＮＶ１は、入力クロックＩＮ（ｘ）に対して論理否定を行うとともに、該クロックに緩やかななまりを与えられたなまりクロックＢＬＵＮＴ’’を生成する。これにより、論理否定回路ＩＮＶ１は、入力クロックＩＮ（ｘ）が交番すると（時刻ｔ３０１）、なまりクロックＢＬＵＮＴ’’の電位を“Ｌ”から“Ｈ”へと緩やかに遷移させる。また、時刻ｔ３０１で、論理否定回路ＩＮＶ２が出力する出力クロックＯＵＴ（ｘ）の電位は“Ｈ”である。時刻ｔ３０３においてなまりクロックＢＬＵＮＴ’’の電位はまだ論理否定回路ＩＮＶ２のスレッショルドレベルに達していないが、時刻ｔ３０３で遅延回路１１１１の制御によってスイッチＳＷ１がオンとなることによって、なまりクロックＢＬＵＮＴ’’の電位は、時刻ｔ３０３で強制的に“Ｈ”となる。時刻ｔ３０３で、論理否定回路ＩＮＶ２は、なまりクロックＢＬＵＮＴ’’の電位“Ｈ”に従って、出力クロックＯＵＴ（ｘ）の電位を“Ｈ”から“Ｌ”へと遷移させる。
【００７９】
また、論理否定回路ＩＮＶ１は、入力クロックＩＮ（ｘ）が交番すると（時刻ｔ３０４）、なまりクロックＢＬＵＮＴ’’の電位を“Ｈ”から“Ｌ”へと緩やかに遷移させる。時刻ｔ３０６においてなまりクロックＢＬＵＮＴ’’の電位はまだ論理否定回路ＩＮＶ２のスレッショルドレベルに達していないが、時刻ｔ３０６で遅延回路１１１１の制御によってスイッチＳＷ２がオンとなることによって、なまりクロックＢＬＵＮＴ’’の電位は、時刻ｔ３０６で強制的に“Ｌ”となる。また、論理否定回路ＩＮＶ２は、なまりクロックＢＬＵＮＴ’’の電位“Ｌ”に従って、出力クロックＯＵＴ（ｘ）の電位を“Ｌ”から“Ｈ”へと遷移させる。なお、なまりクロックＢＬＵＮＴ、ＢＬＵＮＴ’及びＢＬＵＮＴ’’の電位は、時刻ｔ３０７及びｔ３０８において、時刻ｔ３０１及び時刻ｔ３０４と同様に遷移を始める。
【００８０】
電流制御回路１１１２の制御によってなまりクロックＢＬＵＮＴのなまりが緩やかになるように電流源Ｉ１及びＩ２の電流値が制御される場合、位相調整回路１１１の論理否定回路ＩＮＶ２は、なまりクロックＢＬＵＮＴのなまりが緩やかでない場合と比べて遅れた位相を有する出力クロックＯＵＴ（ｘ）を出力することとなる。
【００８１】
上述したように、位相調整回路１１１は、電流制御回路１１１２の制御に従って位相が調整された出力クロックＯＵＴ（ｘ）を出力することとなる。また、位相調整回路１１１は、電流源Ｉ１及びＩ２によって与えられるなまりが緩やかである場合に、なまりクロックＢＬＵＮＴの電位がスレッショルド電位に達する前に入力クロックＩＮ（ｘ）の次の周期が到来することによって発生する波形崩れを防ぐために、入力クロックＩＮ（ｘ）が到達してから所定の時間後になまりクロックＢＬＵＮＴの電位を強制的に遷移させることが分かる。
【００８２】
図４は、本発明の一実施形態における電圧生成回路の一例を示す図である。同図に示すように、本実施形態に係る電圧生成回路１１２３は、複数の抵抗Ｒと、複数のスイッチＶＳＷ（１）乃至ＶＳＷ（ｎ＋２）（ここで、ｎは電源線ＶＤＤの１／４の電位を出力するスイッチＶＳＷを示す値である。）と、スイッチ制御回路１１２４とを含んで構成される。電圧生成回路１１２３は、上述したように、制御回路２０から出力される制御信号ＣＮＴと、電圧制御回路１１２２から出力される電圧制御信号ＲＢＩＴとに従う参照電圧信号ＶＲＥＦを生成し、該信号を比較回路ＣＯＭＰの反転端子“−”に出力する。
【００８３】
複数の抵抗Ｒは、例えば、ポリシリコン抵抗や拡散抵抗であり、それぞれ直列に接続されることによって、ラダー抵抗を構成する。本例では、該ラダー抵抗は、その一端は電源線ＶＤＤに接続され、その他端は接地線ＧＮＤに接続され、各抵抗Ｒ同士を接続するノードには、それぞれスイッチＶＳＷ（１）乃至ＶＳＷ（ｎ＋２）の一端が接続される。ラダー抵抗は、電源線ＶＤＤの電位を抵抗Ｒで分圧することによって、各ノードから分圧比に応じた電位をそれぞれスイッチＶＳＷ（１）乃至ＶＳＷ（ｎ＋２）に出力する。
【００８４】
複数のスイッチＶＳＷは、例えば、ＭＯＳトランジスタであり、スイッチ制御回路１１２４の制御によってそのオン／オフが制御される。本例では、複数のスイッチＶＳＷのそれぞれは、その一端は各ラダー抵抗の各抵抗Ｒ同士を接続するノードにそれぞれ接続され、その他端は比較回路ＣＯＭＰの反転端子“−”に接続され、その制御端子は、スイッチ制御回路１１２４に接続される。
【００８５】
スイッチ制御回路１１２４は、制御回路２０から出力される制御信号ＣＮＴと、電圧制御回路１１２２から出力される電圧制御信号ＲＢＩＴとに従って、複数のスイッチＶＳＷのうちいずれか一つのスイッチをオンとして、他のスイッチをオフとする。具体的には、スイッチ制御回路１１２４は、制御回路２０から出力される制御信号ＣＮＴが、自己校正モードを示す場合、電源線ＶＤＤの１／２の電位（すなわち、同図におけるＶＤＤ／２のノード）を基準として、電圧制御回路１１２２から出力される電圧制御信号ＲＢＩＴに対応するスイッチＶＳＷ（ｍ―α）乃至ＶＳＷ（ｍ＋α）のうちいずれか一つのスイッチＶＳＷをオンにして、他のスイッチＶＳＷをオフにする。ここで、ｍは電源線ＶＤＤの１／２の電位を出力するスイッチＶＳＷを示す値であり、αは正の整数である。一方、スイッチ制御回路１１２４は、制御回路２０から出力される制御信号ＣＮＴが、通常動作モード又はスキュー調整モードを示す場合、電源線ＶＤＤの１／４の電位（同図におけるＶＤＤ／４のノード）を基準として、電圧制御回路１１２２から出力される電圧制御信号ＲＢＩＴに対応するスイッチＶＳＷ（ｎ―α／２）乃至ＶＳＷ（ｎ＋α／２）のうちいずれか一つのスイッチをオンにして、他のスイッチＶＳＷをオフにする。
【００８６】
以上のように構成される電圧生成回路１１２３は、制御信号ＣＮＴ及び電圧制御信号ＲＢＩＴに従う参照電圧信号ＶＲＥＦを生成し、該信号を比較回路ＣＯＭＰの反転端子“−”に出力することとなる。
【００８７】
［自己校正モードにおける動作の説明］
図５は、本発明の一実施形態におけるスキュー調整回路の自己校正モードにおける動作の一例を示す図である。同図に示すように、制御回路２０はその状態を自己校正モードとする制御信号ＣＮＴを生成し、スキュー検出回路１１２及び電流制御回路１１１２に出力する。
【００８８】
連動スイッチＳＷ３及びＳＷ４は、制御信号ＣＮＴの状態“自己校正モード”に従って、その状態をそれぞれ“オフ”及び“オン”とする。これにより、論理積回路ＡＮＤの２つの入力端子には、一対の連動スイッチＳＷ４のそれぞれを介する入力クロックＩＮ（ｘ）及びＩＮ（ｘ）’が入力されることとなる。
【００８９】
論理積回路ＡＮＤは、一対の入力クロックＩＮ（ｘ）及びＩＮ（ｘ）’に対して論理積を行い、該論理積の結果を位相差信号ＤＩＦ＿ＰＨとしてローパスフィルタ１１２１に出力する。一対の入力クロックＩＮ（ｘ）及びＩＮ（ｘ）’は略同じ信号であるため、論理積回路ＡＮＤは、入力クロックＩＮ（ｘ）を位相差信号ＤＩＦ＿ＰＨとしてローパスフィルタ１１２１に出力する。
【００９０】
ローパスフィルタ１１２１は、論理積回路ＡＮＤから出力される位相差信号ＤＩＦ＿ＰＨから高周波成分を除去して、アナログ電圧信号Ｚとして比較回路ＣＯＭＰの非反転端子“＋”に出力する。論理積回路ＡＮＤは、入力クロックＩＮ（ｘ）を位相差信号ＤＩＦ＿ＰＨとして出力するため、入力クロックＩＮ（ｘ）のデューティ比が例えば５０％である場合、ローパスフィルタ１１２１は、略“Ｈ”の１／２の電位をアナログ電圧信号Ｚとして比較回路ＣＯＭＰの非反転端子“＋”に出力する。
【００９１】
比較回路ＣＯＭＰは、ローパスフィルタ１１２１から出力されるアナログ電圧信号Ｚの電位と、電圧生成回路１１２３から出力される参照電圧信号ＶＲＥＦの電位とを比較し、該比較結果を比較信号ＣＯＭＰ＿Ｏとして電圧制御回路１１２２に出力する（図中、矢印ＡＲＷ２）。なお、スイッチＳＷ５は、制御信号ＣＮＴの状態“自己校正モード”に従い、その状態はオフとなっている。
【００９２】
電圧制御回路１１２２は、制御信号ＣＮＴが示す状態“自己校正モード”に従い、比較回路ＣＯＭＰから出力される比較信号ＣＯＭＰ＿Ｏの状態を判断する。電圧制御回路１１２２は、比較信号ＣＯＭＰ＿Ｏの状態が“Ｈ”であると判断する場合、電圧制御信号ＲＢＩＴの状態を１ＬＳＢ上昇させ、該信号を電圧生成回路１１２３に出力するとともに、内部信号である校正終了信号ＣＡＬ＿ＤＯＮＥ（図示せず）の状態を“Ｌ”にする。そして、電圧生成回路１１２３は、制御信号ＣＮＴの状態“自己校正モード”に従い、電源線ＶＤＤの１／２の電位を基準として、電圧制御回路１１２２から出力される電圧制御信号ＲＢＩＴの状態に従う参照電圧信号ＶＲＥＦを生成し、該信号を比較回路ＣＯＭＰの反転端子“−”に出力する（図中、矢印ＡＲＷ１）。
【００９３】
電圧制御回路１１２２及び電圧生成回路１１２３は、かかる動作を比較信号ＣＯＭＰ＿Ｏの状態が“Ｌ”となるまで繰り返し実行する。すなわち、自己校正モードでのスキュー調整回路１１（ｘ）における信号は、矢印ＡＲＷ１及びＡＲＷ２が示す経路を伝搬する。電圧制御回路１１２２は、比較信号ＣＯＭＰ＿Ｏの状態が“Ｌ”であると判断する場合、電圧制御信号ＲＢＩＴの状態を内部レジスタに記憶するととともに、内部信号である校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｌ”から“Ｈ”へと遷移させる。そして、電圧生成回路１１２３は、その動作を停止し、スキュー調整回路１１は、自己校正モードの動作を終了する。
【００９４】
図６は、本発明の一実施形態に係るスキュー検出回路の論理積回路の自己校正モードにおける入出力信号のタイミングチャートである。同図において、入力クロックＩＮ（ｘ）及び入力クロックＩＮ（ｘ）’の状態が遷移するタイミングをそれぞれ時刻ｔ６０１乃至ｔ６０６と定義する。
【００９５】
上述したように、入力クロックＩＮ（ｘ）及び入力クロックＩＮ（ｘ）’は略同じ信号であるため、論理積回路ＡＮＤは、時刻ｔ６０１乃至ｔ６０６で入力クロックＩＮ（ｘ）を位相差信号ＤＩＦ＿ＰＨとしてローパスフィルタ１１２１に出力する。また、時刻ｔ６０１から時刻ｔ６０２までの期間ｔｈ、及び時刻ｔ６０２から時刻ｔ６０３までの期間ｔｌは、それぞれ入力クロックＩＮ（ｘ）の“Ｈ”期間及び“Ｌ”期間である。入力クロックＩＮ（ｘ）のデューティ比が５０％である場合、期間ｔｈ及びｔｌの長さは等しくなり、ローパスフィルタ１１２１は“Ｈ”の１／２の電位をアナログ電圧信号Ｚとして出力する。
【００９６】
図７は、本発明の一実施形態に係る位相差検出回路の電圧生成回路の自己校正モードにおける動作を示す図である。同図に示すように、制御回路２０はその状態を自己校正モードとする制御信号ＣＮＴを生成し、該信号をスイッチ制御回路１１２４に出力する。
【００９７】
上述したように、スイッチ制御回路１１２４は、電圧制御信号ＲＢＩＴの状態に従って、ＶＤＤの電位の１／２を基準として（すなわち、同図におけるＶＤＤ／２のノード）対応するスイッチＶＳＷをオンにして、その他のスイッチＶＳＷをオフにする。ここで、電圧制御信号ＲＢＩＴが、例えば、ＶＤＤの１／２よりもやや高い状態を示す場合、スイッチ制御回路１１２４は、スイッチＶＳＷ（ｍ−α）をオンとして（すなわち、同図上部の破線で囲った部分Ｐ１（１））、他のスイッチＶＳＷをオフとする。一方、電圧制御信号ＲＢＩＴが例えば、ＶＤＤの１／２よりもやや低い状態を示す場合、スイッチ制御回路１１２４は、スイッチＶＳＷ（ｍ＋α）をオンとして（すなわち、同図中央部の破線で囲った部分Ｐ１（２））、その他のスイッチＶＳＷをオフとする。なお、同図において、値αは２であるものとして示されているが、これに限られず、値αは任意の整数であって良い。
【００９８】
図８は、本発明の一実施形態に係る位相差検出回路の自己校正モードにおける動作を示すタイミングチャートである。同図において、電圧生成回路１１２３は、参照電圧信号ＶＲＥＦの電位を“Ｌ”又は“Ｈ”の１／２の電位より十分に低い電位に設定するものと仮定する。また、同図において、基準クロックＣＬＫが交番するタイミングをそれぞれ時刻ｔ８０１乃至ｔ８１２と定義する。
【００９９】
時刻ｔ８０１で、制御回路２０は、制御信号ＣＮＴの状態を自己校正モードに設定する。時刻ｔ８０２で、電圧生成回路１１２３は、制御信号ＣＮＴの状態“自己校正モード”を受け、参照電圧信号ＶＲＥＦの電位を“Ｌ”又は“Ｈ”の１／２の電位より十分に低い電位に設定する。このとき、比較回路ＣＯＭＰは、アナログ電圧信号Ｚの方が参照電圧信号ＶＲＥＦの電位よりも高いため、“Ｈ”を出力する。また、電圧制御回路１１２２は、内部信号である校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｌ”に設定する。
【０１００】
時刻ｔ８０３では、電圧制御回路１１２２は、電圧制御信号ＲＢＩＴの状態を１ＬＳＢ上昇させるとともに、電圧制御回路１１２２が自己校正モードであることから、校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｌ”に維持する。そして、電圧生成回路１１２３は、制御信号ＣＮＴ及び１ＬＳＢ上昇した電圧制御信号ＲＢＩＴに従う参照電圧信号ＶＲＥＦを生成し、比較回路ＣＯＭＰの反転端子“−”に出力する。比較回路ＣＯＭＰは、アナログ電圧信号Ｚ及び参照電圧信号ＶＲＥＦの電位を比較する。アナログ電圧信号Ｚの電位の方が参照電圧信号ＶＲＥＦの電位よりも高いため、比較回路ＣＯＭＰは、比較信号ＣＯＭＰ＿Ｏの電位を“Ｈ”として電圧制御回路１１２２に出力する。時刻ｔ８０４乃至時刻ｔ８０８で、電圧制御回路１１２２、電圧生成回路１１２３及び比較回路ＣＯＭＰは、時刻ｔ８０３と同じ動作を繰り返す。
【０１０１】
時刻ｔ８０９で、電圧制御回路１１２２及び電圧生成回路１１２３は、時刻ｔ８０３と同様の動作を行う。そして、比較回路ＣＯＭＰは、アナログ電圧信号Ｚ及び参照電圧信号ＶＲＥＦの電位を比較する。この場合、アナログ電圧信号Ｚの電位の方が参照電圧信号ＶＲＥＦの電位よりも低いため、比較回路ＣＯＭＰは、比較信号ＣＯＭＰ＿Ｏの電位を“Ｌ”として電圧制御回路１１２２に出力する。時刻ｔ８０９より僅かに後の時刻で電圧制御回路１１２２は、校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｌ”から“Ｈ”に遷移させるとともに、電圧制御信号ＲＢＩＴの状態を内部レジスタに記憶する。そして、電圧生成回路１１２３はその動作を停止して、スキュー検出回路１１２は自己校正モードにおける動作を終了する。
【０１０２】
［スキュー調整モードにおける動作の説明］
図９は、本発明の一実施形態におけるスキュー調整回路のスキュー調整モードにおける動作の一例を示す図である。同図に示すように、制御回路２０は、その状態をスキュー調整モードとする制御信号ＣＮＴを生成し、該信号をスキュー検出回路１１２及び電流制御回路１１１２に出力する。
【０１０３】
連動スイッチＳＷ３及びＳＷ４は、制御信号ＣＮＴの状態“スキュー調整モード”に従って、その状態をそれぞれ“オン”及び“オフ”とする。これにより、論理積回路ＡＮＤの２つの入力端子には入力クロックＩＮ（ｘ）及び出力クロックＯＵＴ（ｘ＋１）が入力されることとなる。
【０１０４】
論理積回路ＡＮＤは、入力クロックＩＮ（ｘ）及び出力クロックＯＵＴ（ｘ＋１）に対して論理積を行い、該論理積の結果を位相差信号ＤＩＦ＿ＰＨとしてローパスフィルタ１１２１に出力する。論理積回路ＡＮＤは、入力クロックＩＮ（ｘ）及び出力クロックＯＵＴ（ｘ＋１）の間のスキューを検出し、該検出の結果を位相差信号ＤＩＦ＿ＰＨとしてローパスフィルタ１１２１に出力することとなる。
【０１０５】
ローパスフィルタ１１２１は、論理積回路ＡＮＤから出力される位相差信号ＤＩＦ＿ＰＨから高周波成分を除去して、アナログ電圧信号Ｚとして比較回路ＣＯＭＰの非反転端子“＋”に出力する。入力クロックＩＮ（ｘ）及び出力クロックＯＵＴ（ｘ＋１）の位相差は、四相の場合約９０°であるため、２つのクロックのデューティ比がいずれも５０％である場合、ローパスフィルタ１１２１は、およそ“Ｈ”の１／４の電位をアナログ電圧信号Ｚとして比較回路ＣＯＭＰの非反転端子“＋”に出力することとなる。
【０１０６】
比較回路ＣＯＭＰは、ローパスフィルタ１１２１から出力されるアナログ電圧信号Ｚの電位と、電圧生成回路１１２３から出力される参照電圧信号ＶＲＥＦの電位とを比較し、該比較結果を比較信号ＣＯＭＰ＿Ｏとして電圧制御回路１１２２及びスイッチＳＷ５に出力する（図中、矢印ＡＲＷ３）。なお、スイッチＳＷ５は、制御信号ＣＮＴの状態“スキュー調整モード”に従い、その状態はオンとなっている。
【０１０７】
電圧制御回路１１２２は、制御信号ＣＮＴが示す状態“スキュー調整モード”に従い、“自己校正モード”で記憶した校正の結果を有する電圧制御信号ＲＢＩＴを電圧生成回路１１２３に出力する。そして、電圧生成回路１１２３は、制御信号ＣＮＴの状態“スキュー調整モード”に従い、電源線ＶＤＤの１／４の電位を基準として、電圧制御回路１１２２から出力される電圧制御信号ＲＢＩＴの状態に従う参照電圧信号ＶＲＥＦを生成し、該信号を比較回路ＣＯＭＰの反転端子“−”に出力する。
【０１０８】
電流制御回路１１１２は、制御信号ＣＮＴが示す状態“スキュー調整モード”に従い、比較回路ＣＯＭＰから出力される比較信号ＣＯＭＰ＿Ｏの状態を判断する。電流制御回路１１１２は、比較信号ＣＯＭＰ＿Ｏの状態が“Ｌ”であると判断する場合、位相制御信号ＤＢＩＴの状態を１ＬＳＢ上昇させ、該信号を位相調整回路１１１の電流源Ｉ１及びＩ２に出力するとともに、内部信号である校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｌ”にする。そして、位相調整回路１１１は、電流制御回路１１１２から出力される位相制御信号ＤＢＩＴの状態に従うなまりクロックＢＬＵＮＴを生成し、該クロックを論理積回路ＡＮＤの入力端子の一方に出力する（図中、矢印ＡＲＷ４）。
【０１０９】
電流制御回路１１１２及び位相調整回路１１１は、かかる動作を比較信号ＣＯＭＰ＿Ｏの状態が“Ｈ”となるまで繰り返し実行する。すなわち、スキュー調整モードでのスキュー調整回路１１（ｘ）における信号は、矢印ＡＲＷ３及びＡＲＷ４が示す経路を伝搬する。電流制御回路１１１２は、比較信号ＣＯＭＰ＿Ｏの状態が“Ｈ”であると判断する場合、位相制御信号ＤＢＩＴの状態を内部レジスタに記憶するととともに、内部信号である校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｌ”から“Ｈ”へと遷移させる。そして、電流制御回路１１１２は、その動作を停止し、スキュー調整回路１１は、スキュー調整モードの動作を終了する。
【０１１０】
図１０は、本発明の一実施形態に係るスキュー検出回路の論理積回路のスキュー調整モードにおける入出力信号のタイミングチャートである。同図において、入力クロックＩＮ（ｘ）及び出力クロックＯＵＴ（ｘ）の状態が遷移するタイミングをそれぞれ時刻ｔ１００１乃至ｔ１０１２と定義する。
【０１１１】
上述したように、入力クロックＩＮ（ｘ）と出力クロックＯＵＴ（ｘ）とは四相の場合約９０°の位相差を有するため、論理積回路ＡＮＤは、時刻ｔ１００１乃至ｔ１００２でその状態を“Ｈ”として、時刻ｔ１００２乃至ｔ１００５でその状態を“Ｌ”とする位相差信号ＤＩＦ＿ＰＨをローパスフィルタ１１２１に出力することとなる。また、時刻ｔ１００１から時刻ｔ１００２までの期間ｔｈ、及び時刻ｔ１００２から時刻ｔ１００５までの期間ｔｌは、それぞれ入力クロックＩＮ（ｘ）の“Ｈ”期間及び“Ｌ”期間である。入力クロックＩＮ（ｘ）のデューティ比が例えば５０％である場合、期間ｔｈは、期間ｔｈと期間ｔｌとを合わせた長さの約１／４となり、ローパスフィルタ１１２１は“Ｈ”の１／４の電位をアナログ電圧信号Ｚとして出力することとなる。
【０１１２】
図１１は、本発明の一実施形態に係るスキュー検出回路の電圧生成回路のスキュー調整モードにおける動作を示す図である。同図に示すように、制御回路２０は、その状態をスキュー調整モードとする制御信号ＣＮＴを生成し、該信号をスイッチ制御回路１１２４に出力する。
【０１１３】
上述したように、スイッチ制御回路１１２４は、電圧制御信号ＲＢＩＴの状態に従って、ＶＤＤの電位の１／４を基準として（すなわち、同図におけるＶＤＤ／４のノード）対応するスイッチＶＳＷをオンにして、その他のスイッチＶＳＷをオフにする。ここで、電圧制御信号ＲＢＩＴが例えば、ＶＤＤの１／４よりもやや高い状態を示す場合、スイッチ制御回路１１２４は、スイッチＶＳＷ（ｎ−α／２）をオンとして（すなわち、同図中央部の破線で囲った部分Ｐ２（１））、その他のスイッチＶＳＷをオフとする。一方、電圧制御信号ＲＢＩＴが例えば、ＶＤＤの１／４よりもやや低い状態を示す場合、スイッチ制御回路１１２４は、スイッチＶＳＷ（ｎ＋α／２）をオンとして（すなわち、同図下部の破線で囲った部分Ｐ２（２））、その他のスイッチＶＳＷをオフとする。なお、同図において、値α／２は１であるように示されているが、あくまで一例であり、値α／２は任意の値であって良い。
【０１１４】
図１２は、本発明の一実施形態に係るスキュー検出回路のスキュー調整モードにおける動作を示すタイミングチャートである。同図において、電流制御回路１１１２は、位相制御信号ＤＢＩＴの電位を“Ｌ”又は“Ｈ”の１／４の電位より十分に低い電位に設定するものと仮定する。また、同図において、基準クロックＣＬＫが交番するタイミングをそれぞれ時刻ｔ１２０１乃至ｔ１２１２と定義する。
【０１１５】
時刻ｔ１２０１で、制御回路２０は、制御信号ＣＮＴの状態をスキュー調整モードに設定する。時刻ｔ１２０２で、電流制御回路１１１２は、制御信号ＣＮＴの状態“スキュー調整モード”を受け、位相制御信号ＤＢＩＴの電位を“Ｌ”又は“Ｈ”の１／４の電位より十分に低い電位に設定する。比較回路ＣＯＭＰは、アナログ電圧信号Ｚの方が参照電圧信号ＶＲＥＦの電位よりも低いため“Ｌ”を出力する。また、電流制御回路１１１２は、内部信号である校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｌ”に設定する。
【０１１６】
時刻ｔ１２０３で、電流制御回路１１１２は、位相制御信号ＤＢＩＴの状態を１ＬＳＢ上昇させるとともに、校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｌ”に維持する。そして、電流制御回路１１１２は、１ＬＳＢ上昇させた位相制御信号ＤＢＩＴを位相調整回路１１１の電流源Ｉ１及びＩ２に出力する。位相調整回路１１１は、位相制御信号ＤＢＩＴの従うなまりを入力クロックＩＮ（ｘ）に対して与え、該クロックをなまりクロックＢＬＵＮＴとして、論理否定回路ＩＮＶ２を介して論理積回路ＡＮＤの入力端子の一方に出力する。そして、比較回路ＣＯＭＰは、論理積回路ＡＮＤからローパスフィルタ１１２１を介して入力されるアナログ電圧信号Ｚ及び参照電圧信号ＶＲＥＦの電位を比較する。アナログ電圧信号Ｚの電位の方が参照電圧信号ＶＲＥＦの電位よりも低いため、比較回路ＣＯＭＰは比較信号ＣＯＭＰ＿Ｏの電位を“Ｌ”として電流制御回路１１１２に出力する。時刻ｔ１２０４乃至時刻ｔ１２０８で、位相調整回路１１１、スキュー検出回路１１２及び電流制御回路１１１２は、時刻ｔ１２０３と同じ動作を繰り返す。
【０１１７】
時刻ｔ１２０９で、位相調整回路１１１及び電流制御回路１１１２は、時刻ｔ１２０３と同様の動作を行う。そして、比較回路ＣＯＭＰは、アナログ電圧信号Ｚ及び参照電圧信号ＶＲＥＦの電位を比較する。この場合、アナログ電圧信号Ｚの電位の方が参照電圧信号ＶＲＥＦの電位よりも高いため、比較回路ＣＯＭＰは比較信号ＣＯＭＰ＿Ｏの電位を“Ｈ”として電流制御回路１１１２に出力する。時刻ｔ１２０９より僅かに後の時刻で電流制御回路１１１２は、校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｌ”から“Ｈ”に遷移させるとともに、位相制御信号ＤＢＩＴの状態を内部レジスタに記憶する。そして、電流制御回路１１１２はスキュー調整モードにおける動作を終了する。
【０１１８】
［通常動作モードにおける動作の説明］
図２に戻り、制御回路２０が制御信号の状態を“通常動作モード”に設定した場合の動作を説明する。連動スイッチＳＷ３及びＳＷ４と、スイッチＳＷ５とは、制御信号ＣＮＴの状態“通常動作モード”に従って、その状態を“オフ”とする。これにより、スキュー検出回路１１２は、通常動作モードではその動作を停止する。
【０１１９】
電流制御回路１１１２は、制御信号ＣＮＴの状態“通常動作モード”に従って、スキュー調整モードで記憶した校正の結果を有する位相制御信号ＤＢＩＴを位相調整回路１１１に出力する。位相調整回路１１１は、電流制御回路１１１２から出力される位相制御信号ＤＢＩＴに従うなまりを入力クロックＩＮ（ｘ）に対して与え、該クロックをなまりクロックＢＬＵＮＴとして論理否定回路ＩＮＶ２に出力する。論理否定回路ＩＮＶ２はなまりクロックＢＬＵＮＴに対して論理否定を行い、該論理否定の結果を出力クロックＯＵＴ（ｘ）として外部に出力する。
【０１２０】
［各モードを含む全体の動作の説明］
図１３Ａは、本発明の一実施形態に係る多相スキュー調整回路のスキュー調整方法を概略的に示すためのフローチャートである。具体的には、図１３Ａは、本発明の一実施形態に係る多相スキュー調整回路１０により多相入力クロックＩＮの間のスキューを調整するための方法を示すフローチャートである。以下では、４つのスキュー調整回路１１（１）乃至１１（４）を含む多相スキュー調整回路１０を例にして説明する。
【０１２１】
まず、制御回路２０は、各スキュー調整回路１１（ｘ）のスキュー検出回路１１２を自己校正モードに設定し、自己校正モードにおける動作を実行する（ステップＳ１３０１）。かかる動作は、典型的には、並列的乃至は並行的に実行されるが、逐次的に実行されても良い。なお、ステップＳ１３０１の処理における各スキュー検出回路１１２の処理の詳細は、図１４を参照して説明される。
【０１２２】
各スキュー調整回路１１（ｘ）のスキュー検出回路１１２の自己校正が終了した後、制御回路２０は、各スキュー調整回路１１（ｘ）に入力される２つのクロックの間のスキュー調整を所定の順番で実行する（ループＡ：Ｓ１３０２Ａ乃至Ｓ１３０４）。すなわち、制御回路２０は、最後段のスキュー調整回路１１（４）から最前段の次段のスキュー調整回路（２）へと降順にスキューの調整を行うように制御する。
【０１２３】
より具体的には、制御回路２０は、まず、スキューの調整をすべき一のスキュー調整回路１１（ｘ）を選択する（Ｓ１３０３）。続いて、制御回路２０は、選択したスキュー調整回路１１（ｘ）をスキュー調整モードに設定し、スキュー調整回路１１（ｘ）に入力される入力クロックＩＮ（ｘ）と出力クロックＯＵＴ（ｘ＋１）との間のスキューを調整する（Ｓ１３０４）。なお、ステップＳ１３０４の処理の詳細は、図１５を参照して説明される。
【０１２４】
制御回路２０は、選択したスキュー調整回路に対するスキューの調整が終了すると、次にスキューの調整をすべき一のスキュー調整回路１１（ｘ）を選択すべく、ｘの値を１つデクリメントし、ステップＳ１３０３の処理に戻る。制御回路２０は、全てのスキュー調整回路１１に対するスキューの調整が終了するまで、上記処理を繰り返す。
【０１２５】
最後に、多相スキュー調整回路１０は、各スキュー調整回路１１を通常動作モードに設定する。多相スキュー調整回路１０は、ステップＳ１３０１乃至Ｓ１３０４の処理で行った設定に従って、多相入力クロックＩＮに対してスキューを調整し、多相出力クロックＯＵＴを出力する（Ｓ１３０５）。
【０１２６】
図１３Ｂは、本発明の一実施形態に係る多相スキュー調整回路のスキュー調整方法を概略的に示すためのフローチャートである。具体的には、図１３Ｂは、本発明の一実施形態に係る多相スキュー調整回路１０’により多相入力クロックＩＮの間のスキューを調整するための方法を示すフローチャートである。なお、多相スキュー調整回路１０’により多相入力クロックＩＮ間のスキューを調整する方法については、多相スキュー調整回路１０による該方法と、選択するスキュー調整回路１１（ｘ）の順番が異なるのみであり、ステップＳ１３０１、及びＳ１３０３乃至Ｓ１３０５の処理は図１３Ａで説明したものと同じであるため、該処理の説明を適宜省略して、説明する。
【０１２７】
ステップＳ１３０１の処理において、各スキュー調整回路１１（ｘ）のスキュー検出回路１１２の自己校正が終了した後、制御回路２０は、各スキュー調整回路１１（ｘ）に入力される２つのクロックの間のスキュー調整を所定の順番で実行する（ループＢ：Ｓ１３０２Ｂ乃至Ｓ１３０４）。すなわち、制御回路２０は、２段目のスキュー調整回路１１（２）から最後段のスキュー調整回路１１（ｘ）へと昇順にスキューの調整を行うように制御する。
【０１２８】
より具体的には、制御回路２０は、まず、スキューの調整をすべき一のスキュー調整回路１１（ｘ）を選択する（Ｓ１３０３）。続いて、制御回路２０は、選択したスキュー調整回路１１（ｘ）をスキュー調整モードに設定し、スキュー調整回路１１（ｘ）に入力される入力クロックＩＮと出力クロックＯＵＴとの間のスキューを調整する（Ｓ１３０４）。なお、ステップＳ１３０４の処理の詳細は、図１５を参照して説明される。
【０１２９】
制御回路２０は、選択したスキュー調整回路１１（ｘ）に対するスキューの調整が終了すると、次にスキューの調整をすべき一のスキュー調整回路１１（ｘ）を選択すべく、ｘの値を１つインクリメントし、ステップＳ１３０３の処理に戻る。制御回路２０は、全てのスキュー調整回路１１に対するスキューの調整が終了するまで、上記処理を繰り返す。
【０１３０】
最後に、多相スキュー調整回路１０’は、各スキュー調整回路１１を通常動作モードに設定する。多相スキュー調整回路１０’は、ステップＳ１３０１乃至Ｓ１３０４の処理で行った設定に従って、多相入力クロックＩＮに対してスキューを調整し、多相出力クロックＯＵＴを出力する（Ｓ１３０５）。
【０１３１】
図１４は、本発明の一実施形態に係るスキュー調整回路の自己校正モードでの動作を概略的に説明するためのフローチャートであり、図１３Ａ及び図１３ＢにおけるステップＳ１３０１の処理の詳細を示している。
【０１３２】
まず、選択されたスキュー調整回路１１（ｘ）は、参照電圧信号ＶＲＥＦの電位を初期値（例えば０Ｖ）に設定する（Ｓ１４０１）。次に、スキュー調整回路１１（ｘ）は、ローパスフィルタ１１２１が出力するアナログ電圧信号Ｚの電位と、電圧生成回路１１２３が出力する参照電圧信号ＶＲＥＦの電位とを比較する（Ｓ１４０２）。
【０１３３】
続いて、スキュー調整回路１１（ｘ）は、ステップＳ１４０２の処理で比較した結果、アナログ電圧信号Ｚの電位の方が、参照電圧信号ＶＲＥＦの電位よりも高いと判断する場合（Ｓ１４０３のＹｅｓ）、電圧制御回路１１２２が出力する電圧制御信号ＲＢＩＴの電位を所定の値Δｖ（例えば１ＬＳＢ（Least Significant Bit）で示される値）だけ上昇させ（Ｓ１４０４）、ステップＳ１４０２の処理に戻る。これに対して、スキュー調整回路１１（ｘ）は、アナログ電圧信号Ｚの電位の方が、参照電圧信号ＶＲＥＦの電位よりも低いと判断する場合、電圧制御回路１１２２の内部信号である校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｈ”として、電圧制御信号ＲＢＩＴの状態を内部レジスタに記憶させる（Ｓ１４０５）。そして、スキュー調整回路１１（ｘ）は、自己校正モードにおける動作を終了して、元のフローに戻る。
【０１３４】
図１５は、本発明の一実施形態に係るスキュー調整回路のスキュー調整モードでの動作を概略的に説明するためのフローチャートであり、図１３Ａ及び図１３ＢにおけるステップＳ１３０４の処理の詳細を示している。
【０１３５】
まず、選択されたスキュー調整回路１１（ｘ）は、位相制御信号ＤＢＩＴの状態を初期値（例えば、位相調整回路１１１が出力するなまりクロックＢＬＵＮＴのなまり具合が最大又は最小となる値）に設定する（Ｓ１５０１）。次に、出力クロックＯＵＴ（ｘ）と、他のスキュー調整回路１１（ｘ）から入力端子ｉ２に入力される出力クロックＯＵＴとの間のスキューを論理積回路ＡＮＤにより検出する（Ｓ１５０２）。次に、スキュー調整回路１１は、論理積回路ＡＮＤにより検出されたスキューに基づいてローパスフィルタ１１２１によって生成されるアナログ電圧信号Ｚの電位と、電圧生成回路１１２３が出力する参照電圧信号ＶＲＥＦの電位とを比較する（Ｓ１５０３）。
【０１３６】
スキュー調整回路１１（ｘ）は、ステップＳ１５０３の処理で比較した結果、アナログ電圧信号Ｚの電位の方が、参照電圧信号ＶＲＥＦの電位よりも低いと判断する場合（Ｓ１５０４のＹｅｓ）、電流制御回路１１１２が出力する位相制御信号ＤＢＩＴの状態をΔＩ（例えば１ＬＳＢで示される値）だけ上昇させ（Ｓ１５０５）、ステップＳ１５０２の処理に戻る。一方、スキュー調整回路１１（ｘ）は、アナログ電圧信号Ｚの電位の方が、参照電圧信号ＶＲＥＦの電位よりも高いと判断する場合（Ｓ１５０４のＮｏ）、電流制御回路１１１２の内部信号である校正終了信号ＣＡＬ＿ＤＯＮＥの状態を“Ｈ”として、位相制御信号ＤＢＩＴの状態を内部レジスタに記憶させ（Ｓ１５０６）、スキュー調整モードにおける動作を終了して、元のフローに戻る。
【０１３７】
次に、多相スキュー調整回路１０が多相クロックのスキューを調整する動作を図１６乃至図２０に示すタイミングチャートを参照して説明する。図１６乃至図２０は、本実施形態に係る多相スキュー調整回路における各種信号のタイミングチャートである。
【０１３８】
具体的には、図１６は、本実施形態に係る多相スキュー調整回路１０において、多相クロックＩＮ（１）乃至ＩＮ（４）にスキューが存在しない場合の各種信号のタイミングチャートである。同図において、入力クロックＩＮ（１）乃至ＩＮ（４）の間にスキューが存在しない場合に、該クロックがその状態を遷移させるタイミングをそれぞれ時刻ｔ１６０１乃至ｔ１６１２と定義する。
【０１３９】
同図に示すように、入力クロックＩＮ（１）乃至ＩＮ（４）は、それぞれ９０°の位相差を有している。従って、スキュー調整回路１１（１）乃至１１（４）は、それぞれ９０°の位相差を有する出力クロックＯＵＴ（１）乃至ＯＵＴ（４）を出力する。
【０１４０】
スキュー調整回路１１（４）の論理積回路ＡＮＤは、時刻ｔ１６０５まで、入力クロックＩＮ（４）及び出力クロックＯＵＴ（１）のいずれかの状態が“Ｌ”であるため、その状態を“Ｌ”とする位相差信号ＤＩＦ＿ＰＨ（４）を出力する。そして、スキュー調整回路１１（４）の論理積回路ＡＮＤは、時刻ｔ１６０５で該２つのクロックの状態“Ｈ”を検出し、位相差信号ＤＩＦ＿ＰＨの状態を“Ｈ”とする。また、スキュー調整回路１１（４）の論理積回路ＡＮＤは、時刻ｔ１６０６乃至ｔ１６０９では、該２つのクロックのいずれかの状態が“Ｌ”であるため、位相差信号ＤＩＦ＿ＰＨ（４）の状態を“Ｌ”とする。スキュー調整回路１１（４）の論理積回路ＡＮＤは、時刻ｔ１６０９乃至時刻ｔ１６１２で時刻ｔ１６０５乃至時刻ｔ１６０８と同様の動作を行う。
【０１４１】
スキュー調整回路１１（３）の論理積回路ＡＮＤは、時刻ｔ１６０４まで、入力クロックＩＮ（３）及び出力クロックＯＵＴ（４）のいずれかの状態が“Ｌ”であるため、その状態を“Ｌ”とする位相差信号ＤＩＦ＿ＰＨ（３）を出力する。そして、スキュー調整回路１１（３）の論理積回路ＡＮＤは、時刻ｔ１６０４で該２つのクロックの状態“Ｈ”を検出し、位相差信号ＤＩＦ＿ＰＨの状態を“Ｈ”とする。また、スキュー調整回路１１（３）の論理積回路ＡＮＤは、時刻ｔ１６０５乃至ｔ１６０８では、該２つのクロックのいずれかの状態が“Ｌ”であるため、位相差信号ＤＩＦ＿ＰＨ（３）の状態を“Ｌ”とする。スキュー調整回路１１（３）の論理積回路ＡＮＤは、時刻ｔ１６０８乃至時刻ｔ１６１１で時刻ｔ１６０４乃至時刻ｔ１６０７と同様の動作を行う。
【０１４２】
スキュー調整回路１１（２）の論理積回路ＡＮＤは、時刻ｔ１６０３まで、入力クロックＩＮ（２）及び出力クロックＯＵＴ（３）のいずれかの状態が“Ｌ”であるため、その状態を“Ｌ”とする位相差信号ＤＩＦ＿ＰＨ（２）を出力する。そして、スキュー調整回路１１（２）の論理積回路ＡＮＤは、時刻ｔ１６０３で該２つのクロックの状態“Ｈ”を検出し、位相差信号ＤＩＦ＿ＰＨの状態を“Ｈ”とする。また、スキュー調整回路１１（２）の論理積回路ＡＮＤは、時刻ｔ１６０４乃至ｔ１６０７では、該２つのクロックのいずれかの状態が“Ｌ”であるため、位相差信号ＤＩＦ＿ＰＨ（２）の状態を“Ｌ”とする。スキュー調整回路１１（２）の論理積回路ＡＮＤは、時刻ｔ１６０７乃至時刻ｔ１６１０で時刻ｔ１６０３乃至時刻ｔ１６０６と同様の動作を行う。
【０１４３】
図１７は、本実施形態に係る多相スキュー調整回路１１において、多相クロックＩＮ（１）乃至ＩＮ（４）にスキューが存在する場合の各種信号のタイミングチャートである。同図における時刻ｔ１６０１乃至ｔ１６１２は、図１６で説明したものと同じであるため、その説明を省略する。
【０１４４】
同図に示すように、入力クロックＩＮ（２）及びＩＮ（４）は、スキューが存在しない場合（図１６を参照）と比べて、やや進んだ位相を有しており、入力クロックＩＮ（３）は、スキューが存在しない場合と比べて、やや遅れた位相を有している。
【０１４５】
これにより、スキュー調整回路１１（４）の論理積回路ＡＮＤが出力する位相差信号ＤＩＦ＿ＰＨ（４）の“Ｈ”の期間はやや短くなり、スキュー調整回路１１（３）の論理積回路ＡＮＤが出力する位相差信号ＤＩＦ＿ＰＨ（３）の“Ｈ”の期間はやや長くなり、スキュー調整回路１１（２）の論理積回路ＡＮＤが出力する位相差信号ＤＩＦ＿ＰＨ（２）の“Ｈ”の期間はやや短くなっていることが分かる。
【０１４６】
また、多相スキュー調整回路１０が出力する多相出力クロックＯＵＴは、多相クロックの間のスキューの調整が行われない場合、入力クロックＩＮと同じとなるため、出力クロックＯＵＴ（２）及びＯＵＴ（４）は、スキューが存在しない場合と比べて、やや進んだ位相を有しており、出力クロックＯＵＴ（３）は、スキューが存在しない場合と比べて、やや遅れた位相を有していることが分かる。
【０１４７】
図１８は、本実施形態に係る多相スキュー調整回路１０において、多相クロックＩＮ（１）乃至ＩＮ（４）にスキューが存在する場合に、スキュー調整回路１１（４）に対してスキュー調整を行った時の各種信号のタイミングチャートである。同図における時刻ｔ１６０１乃至ｔ１６１２は、図１６で説明したものと同じであるため、その説明を省略する。
【０１４８】
同図に示すように、入力クロックＩＮ（２）及びＩＮ（４）は、スキューが存在しない場合（図１６を参照）と比べて、やや進んだ位相を有しており、入力クロックＩＮ（３）は、スキューが存在しない場合と比べて、やや遅れた位相を有している。
【０１４９】
これにより、スキュー調整回路１１（３）の論理積回路ＡＮＤが出力する位相差信号ＤＩＦ＿ＰＨ（３）の“Ｈ”の期間はやや長くなり、スキュー調整回路１１（２）の論理積回路ＡＮＤが出力する位相差信号ＤＩＦ＿ＰＨ（２）の“Ｈ”の期間はやや短くなっていることが分かる。一方、スキュー調整回路１１（４）は、入力クロックＩＮ（４）及び出力クロックＯＵＴ（１）の論理積の積分値がＶＤＤ／４となるように、電流制御回路１１１２が入力クロックＩＮ（４）の位相を調整する。これにより、スキュー調整回路１１（４）の論理積回路ＡＮＤが出力する位相差信号ＤＩＦ＿ＰＨ（４）の波形は、図１７に示す波形から一定期間後に図１８に示す波形に変化し、結果として該信号の“Ｈ”の期間はスキューがない場合（すなわち図１６）と比較して変化がなくなる。
【０１５０】
また、出力クロックＯＵＴ（２）は、スキューが存在しない場合と比べてやや進んだ位相を有しており、出力クロックＯＵＴ（３）は、スキューが存在しない場合と比べてやや遅れた位相を有していることが分かる。一方、出力クロックＯＵＴ（４）は、上述した動作により、スキューが調整されるため、スキューが存在しない場合と比べても特に変化がなくなることが分かる。
【０１５１】
図１９は、本実施形態に係る多相スキュー調整回路１０において、多相クロックＩＮ（１）乃至ＩＮ（４）にスキューが存在する場合に、スキュー調整回路１１（３）及び１１（４）に対してスキュー調整を行った時の各種信号のタイミングチャートである。同図における時刻ｔ１６０１乃至ｔ１６１２は、図１６で説明したものと同じであるため、その説明を省略する。
【０１５２】
同図に示すように、入力クロックＩＮ（２）及びＩＮ（４）は、スキューが存在しない場合（図１６を参照）と比べて、やや進んだ位相を有しており、入力クロックＩＮ（３）は、スキューが存在しない場合と比べて、やや遅れた位相を有している。
【０１５３】
これにより、スキュー調整回路１１（２）の論理積回路ＡＮＤが出力する位相差信号ＤＩＦ＿ＰＨ（２）の“Ｈ”の期間はやや短くなっていることが分かる。一方、スキューの調整が行われたスキュー調整回路１１（３）及び１１（４）の論理積回路ＡＮＤが出力する位相差信号ＤＩＦ＿ＰＨ（３）及びＤＩＦ＿ＰＨ（４）の“Ｈ”の期間は、上述した動作により、スキューが調整されるため、スキューがない場合と比較して変化がなくなることが分かる。
【０１５４】
また、出力クロックＯＵＴ（２）は、スキューが存在しない場合と比べてやや進んだ位相を有していることが分かる。一方、出力クロックＯＵＴ（３）及びＯＵＴ（４）は、上述した動作によりスキューが調整されるため、スキューが存在しない場合と比べても特に変化がないことが分かる。
【０１５５】
図２０は、本実施形態に係る多相スキュー調整回路１０において、多相クロックＩＮ（１）乃至ＩＮ（４）にスキューが存在する場合に、スキュー調整回路１１（２）乃至１１（４）に対してスキュー調整を行った時の各種信号のタイミングチャートである。同図における時刻ｔ１６０１乃至ｔ１６１２は、図１６で説明したものと同じであるため、その説明を省略する。
【０１５６】
同図に示すように、入力クロックＩＮ（２）及びＩＮ（４）は、スキューが存在しない場合（図１６を参照）と比べて、やや進んだ位相を有しており、入力クロックＩＮ（３）は、スキューが存在しない場合と比べて、やや遅れた位相を有している。
【０１５７】
しかしながら、スキューの調整が行われたスキュー調整回路１１（２）乃至１１（４）の論理積回路ＡＮＤが出力する位相差信号ＤＩＦ＿ＰＨ（２）乃至ＤＩＦ＿ＰＨ（４）の“Ｈ”の期間は、上述した動作によりスキューが調整されるため、スキューがない場合と比較して変化がないことが分かる。さらに、出力クロックＯＵＴ（２）乃至ＯＵＴ（４）は、上述した動作によりスキューが調整されるため、スキューが存在しない場合と比べても特に変化がないことが分かる。
【０１５８】
図２１は、本実施形態に係る多相スキュー調整回路における各種信号のタイミングチャートである。具体的には、図２１は、本実施形態に係る多相スキュー調整回路１０において、入力クロックＩＮ（２）の位相を敢えて前後にずらした際に、スキュー調整回路１１（２）乃至１１（４）に対してスキュー調整を行った時の各種信号のタイミングチャートである。
【０１５９】
同図に示すように、入力クロックＩＮ（２）の位相が前後にずれた場合においても、出力クロックＯＵＴ（２）はスキューが存在しない場合と同じように（すなわち、出力クロックＯＵＴ（４）に対して１８０°の位相差を有する）出力されることが分かる。
【０１６０】
上述したように、多相スキュー調整回路１０は、各スキュー調整回路１１を自己校正モードに設定して、自己校正を実行させ、次いで最前段から一段後段又は最後段のスキュー調整回路１１から順番にスキュー調整モードに設定して、スキュー調整を実行させることによって、多相クロックの間に存在するスキューを抑制することができる。さらに、スキュー調整回路１１は、自身の特性ばらつきを校正する自己校正機能を有し、さらに多相クロックの間のスキューを論理積回路ＡＮＤによって検出するため、非常に高速で動作する半導体集積回路における多相クロックの間に発生するスキューを高精度で調整することができる。
【０１６１】
上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。
【０１６２】
例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。
【０１６３】
また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ（技術的事項）を適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。
【産業上の利用可能性】
【０１６４】
本発明は、半導体集積回路の分野に広く利用することができる。
【符号の説明】
【０１６５】
１…受信装置
１０…多相スキュー調整回路
１１…スキュー調整回路
１１１…位相調整回路
１１１１…遅延回路
１１１２…電流制御回路
１１２…スキュー検出回路
１１２１…ローパスフィルタ
１１２２…電圧制御回路
１１２３…電圧生成回路
２０…制御回路
【図１Ａ】
0006498912.tif 000002
【図１Ｂ】
0006498912.tif 000003
【図２】
0006498912.tif 000004
【図３】
0006498912.tif 000005
【図４】
0006498912.tif 000006
【図５】
0006498912.tif 000007
【図６】
0006498912.tif 000008
【図７】
0006498912.tif 000009
【図８】
0006498912.tif 000010
【図９】
0006498912.tif 000011
【図１０】
0006498912.tif 000012
【図１１】
0006498912.tif 000013
【図１２】
0006498912.tif 000014
【図１３Ａ】
0006498912.tif 000015
【図１３Ｂ】
0006498912.tif 000016
【図１４】
0006498912.tif 000017
【図１５】
0006498912.tif 000018
【図１６】
0006498912.tif 000019
【図１７】
0006498912.tif 000020
【図１８】
0006498912.tif 000021
【図１９】
0006498912.tif 000022
【図２０】
0006498912.tif 000023
【図２１】
0006498912.tif 000024