(57)【特許請求の範囲】
【請求項１】
単結晶炭化ケイ素の両面実装基板であって、
前記両面実装基板の製造段階で生じる結晶欠陥であるマイクロパイプ欠陥内壁面部において、
第１の部品面に薄膜成膜した第１の配線膜から流入した第１の配線膜材と、前記第１の部品面と表裏関係にある第２の部品面に薄膜成膜した第２の配線膜から流入した第２の配線膜材と、前記第１の配線膜材と前記第２の配線膜材の中間層を形成して導通を防止するように、前記第２の部品面に薄膜成膜した絶縁膜から流入した絶縁膜材と、により多層膜構造体を有する
ことを特徴とする両面実装基板。
【請求項２】
少なくとも、前記第１の部品面の最下層面に形成された前記第１の配線膜と、
前記第２の部品面の最下層面に形成された前記絶縁膜と、
前記第２の部品面の前記絶縁膜の上層部に形成された前記第２の配線膜とを含む積層構造体を有する
ことを特徴とする請求項１に記載の両面実装基板。
【請求項３】
電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、最下層部にチタン層を形成し、その上層部に順次、白金層、金層を形成した積層構造体により前記第１の配線膜および前記第２の配線膜を構成すること
ことを特徴とする請求項１に記載の両面実装基板。
【請求項４】
電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、最下層部にチタン層を形成し、その上層部に銅層を形成した積層構造体により前記第１の配線膜および前記第２の配線膜を構成する
ことを特徴とする請求項１に記載の両面実装基板。
【請求項５】
前記絶縁膜材はシリコン酸化物であって、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法よりも前記マイクロパイプ欠陥内壁面部に流入しやすいスパッタリング成膜法又はイオンプレーティング成膜法により形成する
ことを特徴とする請求項１に記載の両面実装基板。
【請求項６】
単結晶炭化ケイ素の両面実装基板の製造方法であって、
第１の部品面に第１の配線膜を成膜する第１ステップと、
前記第１の部品面と表裏関係にある第２の部品面に絶縁膜を成膜する第２ステップと、
前記第２の部品面に第２の配線膜を成膜する第３ステップと、を有し
前記両面実装基板の製造段階で生じる結晶欠陥であるマイクロパイプ欠陥内壁面部において、前記第１の部品面に成膜した第１の配線膜から流入した第１の配線膜材と、前記第２の部品面に成膜した第２の配線膜から流入した第２の配線膜材が、前記絶縁膜から流入した絶縁膜材により中間層を形成して導通を防止する
ことを特徴とする両面実装基板の製造方法。
【請求項７】
前記第１の配線膜および前記第２の配線膜は、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、チタン層の上に白金層、前記白金層の上に金層を形成した多層膜を形成する
ことを特徴とする請求項６に記載の両面実装基板の製造方法。
【請求項８】
前記絶縁膜材はシリコン酸化物であって、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法よりも前記マイクロパイプ欠陥内壁面部に流入しやすいスパッタリング成膜法又はイオンプレーティング成膜法により、前記絶縁膜を形成する
ことを特徴とする請求項６に記載の両面実装基板の製造方法。
【請求項９】
請求項１から５のうちいずれか１項の両面実装基板と、
前記両面実装基板上に構成された半導体レーザ素子と、
を含んで構成される半導体レーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶炭化ケイ素（単結晶ＳｉＣ）の両面実装基板、両面実装基板の製造方法、および半導体レーザに関する。
【背景技術】
【０００２】
近年、電子機器の高速化、小型・軽量（高密度）化、高出力化、高信頼性化に対する要求は極めて強い。半導体素子は、急速に高集積化、大サイズ化、マルチチップ化、高出力化の方向に向かっている。また電子回路は、微細化、配線長の短縮化、低抵抗化の方向に向かっている。このような動きの中で、素子の発熱をいかに効率よく除去（放熱）するかが重要な問題となっている。
【０００３】
電子回路には、発熱以外にも、配線密度の増大や高電力化による基板の絶縁破壊等の問題点が指摘されている。基板用の素材には、熱伝導性がよいこと、電気絶縁性が優れること、高周波特性が良いこと、熱膨張係数がＳｉやＧａＡｓに近いこと、化学的に安定していること、機械的強度が大きいこと、回路形成が容易であること、気密封止ができることが求められる。また、製造面からは、安価であること、技術完成度が高いこと、原料が入手しやすいこと、単純かつ廉価な製造プロセスが適用可能なこと、公害物質など毒性物質を含まないことが求められる。
【０００４】
セラミックス製の基板材料としては、一般的に多結晶アルミナ（熱伝導率：約２３Ｗ／ｍ・Ｋ）、多結晶窒化アルミニウム（熱伝導率：約１７０Ｗ／ｍ・Ｋ）、多結晶炭化ケイ素（熱伝導率：約３００Ｗ／ｍ・Ｋ）等が用いられている。
【０００５】
しかし近年、熱伝導率３００Ｗ／ｍ・Ｋの多結晶炭化ケイ素を基板材料として使った場合でも放熱特性が不十分となる半導体レーザが増えてきている。そこで、熱伝導率が約４９０Ｗ／ｍ・Ｋの単結晶炭化ケイ素（単結晶ＳｉＣ）が基板材料として注目されている。
【０００６】
一方、炭化ケイ素（ＳｉＣ）基板を用いる際に、依然としてマイクロパイプの欠陥の問題がある。特許文献１では、マイクロパイプなど凹型の欠陥を含むウエハを改善してｐｎ接合型のダイオードを作成する製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３９６７０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
単結晶ＳｉＣは、結晶中に含まれる結晶欠陥のうち、最もデバイス動作に影響を及ぼすものとして中空貫通欠陥（マイクロパイプ欠陥）がある。単結晶ＳｉＣ両面実装基板にマイクロパイプ欠陥が存在すると、表面に電極を形成する過程において、配線膜材がマイクロパイプ欠陥内に流れ込み、表面配線膜と裏面配線膜が短絡することがある。
【０００９】
単結晶ＳｉＣ基板を用いて両面実装基板を製造した際の問題点を、図６を参照して説明する。単結晶ＳｉＣ基板１の表面１ａに第１の配線膜２ａを形成し、裏面１ｂに第２の配線膜２ｂを形成した際、配線膜材がマイクロパイプ８内に流入し、単結晶ＳｉＣ基板１の表面１ａと裏面１ｂが導通（短絡）する問題があった。マイクロパイプ８は、約１０〜２０μｍの直径であり、実体顕微鏡での識別が困難である。
【００１０】
これに対処するため、特許文献１の方法では、ＣＶＤ（Chemical vapor deposition）法により、マイクロパイプの半径以上の厚さにシリコン酸化膜（絶縁膜）を成長させ、このとき、マイクロパイプ（穴部）はシリコン酸化物で埋め込まれた構造となっている。その後、基板上の成長させた絶縁膜を除去している。
【００１１】
この方法では、絶縁膜を除去する工程（切削工程）に時間と費用がかかる。絶縁膜の熱伝導率は約１Ｗ／ｍ・Ｋであるので、マイクロパイプ内の熱伝導が悪く周辺部分の性能に影響をもたらす課題があった。
【００１２】
本発明は、前記した課題を解決するためになされたものであり、単結晶ＳｉＣ両面実装基板において、マイクロパイプ欠陥による表面側と裏面側との短絡を防止することができる両面実装基板、両面実装基板の製造方法、および半導体レーザを提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記した目的を解決するため、本発明の両面実装基板は、単結晶炭化ケイ素の両面実装基板であって、両面実装基板の製造段階で生じる結晶欠陥であるマイクロパイプ欠陥内壁面部において、第１の部品面に薄膜成膜した第１の配線膜から流入した第１の配線膜材と、第１の部品面と表裏関係にある第２の部品面に薄膜成膜した第２の配線膜から流入した第２の配線膜材と、第１の配線膜材と第２の配線膜材の中間層を形成して導通を防止するように、第２の部品面に薄膜成膜した絶縁膜から流入した絶縁膜材と、により多層膜構造体を有することを特徴とする。本発明のその他の態様については、後記する実施形態において説明する。
【発明の効果】
【００１４】
本発明によれば、単結晶ＳｉＣ両面実装基板において、マイクロパイプ欠陥による表面側と裏面側との短絡を防止することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態に係る両面実装基板の製造工程を示す断面図である。
【図２】第２実施形態に係る両面実装基板の製造工程を示す断面図である。
【図３】第３実施形態に係る両面実装基板の製造工程を示す断面図である。
【図４】第４実施形態に係る両面実装基板の断面図である。
【図５】第４実施形態に係る両面実装基板の製造工程を示す断面図である。
【図６】マイクロパイプの存在による問題点を示す説明図である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施するための形態を、図面を参照して詳細に説明する。
<<第１実施形態>>
図１は、第１実施形態に係る両面実装基板１０の製造工程を示す断面図である。ここでは、単結晶ＳｉＣ基板１の表面１ａ、裏面１ｂに配線膜を形成する。
【００１７】
（処理Ｓ０）まず、図１（ａ）に示すように、使用する平板状の単結晶ＳｉＣ基板１が準備されている。使用する平板状の単結晶ＳｉＣ基板１内にはマイクロパイプ８が存在する。ＳｉＣ（炭化ケイ素）とは、天然には存在しない人工化合物で、珪砂と炭素から合成される。ＳｉＣは、高温（１５００℃）まで強度が持続するほか、軽量で耐食性も高く、耐熱材料として優れている。単結晶ＳｉＣは、前記したように、熱伝導率が約４９０Ｗ／ｍ・Ｋと熱伝導率の高い特徴を有する。
【００１８】
（処理Ｓ１：第１の製作工程、第１ステップ）そして、図１（ｂ）に示すように、単結晶ＳｉＣ基板１の表面１ａにおける第１の部品面に第１の配線膜２ａを成膜する。ここでは、第１の配線膜２ａは、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、チタン（Ｔｉ）層の上に白金（Ｐｔ）層、白金層の上に金（Ａｕ）層を形成した多層膜（Ｔｉ／Ｐｔ／Ａｕの多層膜）により形成される。後記する第２の配線膜２ｂも同様である。
【００１９】
電子ビーム蒸着は、高真空雰囲気の中で、蒸発材料をるつぼに入れ、電子ビームをるつぼに入っている蒸着材料に照射し、るつぼに入っている蒸発材料を加熱蒸発させ、蒸発源の上部に置いた基板に蒸発材料が堆積して薄膜を形成する。抵抗加熱蒸着成膜法は、高真空雰囲気の中で、蒸着材料を抵抗体に入れて通電加熱して蒸発させ、蒸発源の上部に設置した基板に蒸発材料が堆積して薄膜を形成する。
【００２０】
（処理Ｓ２：第２の製作工程、第２ステップ）次に、図１（ｃ）に示すように、第１の部品面と表裏関係にある裏面１ｂの第２の部品面に絶縁膜３を成膜する。絶縁膜３は、シリコン酸化膜の絶縁膜材であり、具体的には、二酸化シリコン（ＳｉＯ２）の薄膜である。絶縁膜は、酸化膜に限定されるわけではなく、アルミナ（Ａｌ２０３）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化チタン（ＴｉＯ２）等の絶縁を確保できる膜であればよい。
【００２１】
絶縁膜３は、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法よりもマイクロパイプ８の欠陥内壁面部に流入しやすいスパッタリング成膜法又はイオンプレーティング成膜法により形成される。
【００２２】
スパッタリング成膜法は、プラズマ等により高いエネルギーをもった粒子を材料（ターゲット）に衝突させて、その衝撃で材料成分をたたき出し、その粒子を基板上に膜を堆積させることで膜を形成する。
【００２３】
イオンプレーティング成膜法は、電子ビーム蒸着成膜法とほぼ同じ原理であるが、異なるところは、蒸発粒子をプラズマ中を通過させることで、プラスの電荷を帯びさせ、基板にマイナスの電荷を印加して蒸発粒子を引き付けて堆積させ膜を形成する。
【００２４】
（処理Ｓ３：第３の製作工程、第３ステップ）最後に、図１（ｄ）に示すように、第２の部品面に第２の配線膜２ｂを成膜する。第２の配線膜２ｂは、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、チタン（Ｔｉ）層の上に白金（Ｐｔ）層、白金層の上に金（Ａｕ）層を形成した多層膜（Ｔｉ／Ｐｔ／Ａｕの多層膜）により形成される。
【００２５】
両面実装基板１０は、少なくとも、第１の部品面の最下層面に形成された第１の配線膜２ａと、第２の部品面の最下層面に形成された絶縁膜３と、第２の部品面の絶縁膜３の上層部に形成された第２の配線膜２ｂとを含む積層構造体を有する。
【００２６】
また、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、最下層部にチタン層を形成し、その上層部に順次、白金層、金層を形成した積層構造体により第１の配線膜２ａおよび第２の配線膜２ｂを構成するとよい。
【００２７】
本実施形態は、配線膜および絶縁膜を形成する際に異なる方法を採用していることが特徴となっている。発明者らは種々の検討を行い、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法で配線膜を形成すると、配線膜はマイクロパイプ８内に回り込みにくいこと、他方、スパッタリング成膜法又はイオンプレーティング成膜法で絶縁膜を形成すると、絶縁膜はマイクロパイプ８内に回り込みやすいことを見出した。
【００２８】
このため、表面１ａに配線膜を、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法で形成し、裏面１ｂに絶縁膜を、スパッタリング成膜法又はイオンプレーティング成膜法で形成後、裏面１ｂ側に配線膜を、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法で形成する。
【００２９】
この結果、単結晶炭化ケイ素（単結晶ＳｉＣ）の両面実装基板１０であって、両面実装基板１０の製造段階で生じる結晶欠陥であるマイクロパイプ８の欠陥内壁面部において、第１の部品面に薄膜成膜した第１の配線膜２ａから流入した第１の配線膜材２ａｍと、第１の部品面と表裏関係にある第２の部品面に薄膜成膜した第２の配線膜２ｂから流入した第２の配線膜材２ｂｍが、絶縁膜３から流入した絶縁膜材３ｍにより中間層を形成した多層膜構造体を提供することができる。これにより、従来、課題となっていたマイクロパイプ８が存在しても、単結晶ＳｉＣ基板１の表裏面の導通（短絡）を防止できる効果がある。
【００３０】
<<第２実施形態>>
図２は、第２実施形態に係る両面実装基板１０の製造工程を示す断面図である。第２実施形態は、第１実施形態と同様に、単結晶ＳｉＣ基板１の表面１ａ、裏面１ｂに配線膜を形成する。第２実施形態は、第１実施形態と異なり、最初に裏面１ｂに配線膜を形成することが異なる。図２に記載の同一構成品については、図１と同一符号を付しており、説明を省略する。図２においては、裏面１ｂを第１の部品面、表面1ａを第２の部品面とする。
【００３１】
（処理Ｓ０）まず、図２（ａ）に示すように、使用する平板状の単結晶ＳｉＣ基板１内にはマイクロパイプ８が存在する。
【００３２】
（処理Ｓ１Ａ：第１の製作工程、第１ステップ）そして、図２（ｂ）に示すように、単結晶ＳｉＣ基板１の裏面１ｂにおける第１の部品面に第２の配線膜２ｂを成膜する。ここでは、第２の配線膜２ｂは、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、チタン（Ｔｉ）層の上に白金（Ｐｔ）層、白金層の上に金（Ａｕ）層を形成した多層膜（Ｔｉ／Ｐｔ／Ａｕの多層膜）により形成される。後記する第２の配線膜２ｂも同様である。
【００３３】
（処理Ｓ２Ａ：第２の製作工程、第２ステップ）次に、図２（ｃ）に示すように、第１の部品面と表裏関係にある表面１ａの第２の部品面に絶縁膜３を成膜する。絶縁膜３は、シリコン酸化膜の絶縁膜材である。
【００３４】
絶縁膜３は、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法よりもマイクロパイプ８の欠陥内壁面部に流入しやすいスパッタリング成膜法又はイオンプレーティング成膜法により形成される。
【００３５】
（処理Ｓ３Ａ：第３の製作工程、第３ステップ）最後に、図２（ｄ）に示すように、第２の部品面に第１の配線膜２ａを成膜する。第１の配線膜２ａは、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、チタン（Ｔｉ）層の上に白金（Ｐｔ）層、白金層の上に金（Ａｕ）層を形成した多層膜（Ｔｉ／Ｐｔ／Ａｕの多層膜）により形成される。
【００３６】
両面実装基板１０は、少なくとも、第１の部品面の最下層面に形成された第２の配線膜２ｂと、第２の部品面の最下層面に形成された絶縁膜３と、第２の部品面の絶縁膜３の上層部に形成された第１の配線膜２ａとを含む積層構造体を有する。
【００３７】
この結果、単結晶炭化ケイ素（単結晶ＳｉＣ）の両面実装基板１０であって、両面実装基板１０の製造段階で生じる結晶欠陥であるマイクロパイプ８の欠陥内壁面部において、第１の部品面に薄膜成膜した第２の配線膜２ｂから流入した第２の配線膜材２ｂｍと、第１の部品面と表裏関係にある第２の部品面に薄膜成膜した第１の配線膜２ａから流入した第１の配線膜材２ａｍが、絶縁膜３から流入した絶縁膜材３ｍにより中間層を形成した多層膜構造体を提供することができる。これにより、従来、課題となっていたマイクロパイプ８が存在しても、単結晶ＳｉＣ基板１の表裏面の導通（短絡）を防止できる効果がある。
【００３８】
<<第３実施形態>>
図３は、第３実施形態に係る両面実装基板１０の製造工程を示す断面図である。第３実施形態は、第１実施形態と同様に、単結晶ＳｉＣ基板１の表面１ａ、裏面１ｂに配線膜を形成する。第３実施形態は、第１実施形態と異なり、最初に表面１ａに絶縁膜３ａを形成することが異なる。図３に記載の同一構成品については、図１と同一符号を付しており、説明を省略する。
【００３９】
（処理Ｓ０）まず、図３（ａ）に示すように、使用する平板状の単結晶ＳｉＣ基板１内にはマイクロパイプ８が存在する。
【００４０】
（処理Ｓ１Ｂ１）そして、図３（ｂ１）に示すように、単結晶ＳｉＣ基板１の表面１ａの第１の部品面に絶縁膜３ａを成膜する。絶縁膜３ａは、シリコン酸化膜の絶縁膜材である。絶縁膜３ａは、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法よりもマイクロパイプ８の欠陥内壁面部に流入しやすいスパッタリング成膜法又はイオンプレーティング成膜法により形成される。
【００４１】
（処理Ｓ１Ｂ２）そして、図３（ｂ２）に示すように、表面１ａの第１の部品面に第１の配線膜２ａを成膜する。ここでは、第１の配線膜２ａは、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、チタン（Ｔｉ）層の上に白金（Ｐｔ）層、白金層の上に金（Ａｕ）層を形成した多層膜（Ｔｉ／Ｐｔ／Ａｕの多層膜）により形成される。
【００４２】
（処理Ｓ２Ｂ）次に、図３（ｃ１）に示すように、第１の部品面と表裏関係にある裏面１ｂの第２の部品面に絶縁膜３ｂを成膜する。絶縁膜３ｂは、シリコン酸化膜の絶縁膜材である。
【００４３】
（処理Ｓ３Ｂ）最後に、図３（ｄ１）に示すように、第２の部品面に第２の配線膜２ｂを成膜する。第２の配線膜２ｂは、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、チタン（Ｔｉ）層の上に白金（Ｐｔ）層、白金層の上に金（Ａｕ）層を形成した多層膜（Ｔｉ／Ｐｔ／Ａｕの多層膜）により形成される。
【００４４】
第３実施形態では、第１実施形態と比較して、最初に、使用する平板状の単結晶ＳｉＣ基板１内にはマイクロパイプ８の直径を狭くして、第１の配線膜２ａの流れ込みを抑制している。
【００４５】
この結果、単結晶炭化ケイ素（単結晶ＳｉＣ）の両面実装基板１０であって、両面実装基板１０の製造段階で生じる結晶欠陥であるマイクロパイプ８の欠陥内壁面部において、第１の部品面に薄膜成膜した第１の配線膜２ａから流入した第１の配線膜材２ａｍと、第１の部品面と表裏関係にある第２の部品面に薄膜成膜した第２の配線膜２ｂから流入した第２の配線膜材２ｂｍが、絶縁膜３から流入した絶縁膜材３ｍにより中間層を形成した多層膜構造体を提供することができる。これにより、従来、課題となっていたマイクロパイプ８が存在しても、単結晶ＳｉＣ基板１の表裏面の導通を防止できる効果がある。
【００４６】
<<第４実施形態>>
図４は、第４実施形態に係る両面実装基板１０の断面図である。両面実装基板１０は、表面１ａ、裏面１ｂに、薄膜のシード層２０（第１の配線膜２０ａ，第２の配線膜２０ｂ）、その上に厚膜の電解めっき層２２（電解めっき層２２ａ，２２ｂ）、その上に配線層２４（配線層２４ａ，２４ｂ）で構成されている。シード層２０は、チタン・銅の多層膜（Ｔｉ／Ｃｕの多層膜）であり、電解めっき層２２は、銅で構成されている。
【００４７】
すなわち、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、最下層部にチタン層を形成し、その上層部に銅層を形成した積層構造体により第１の配線膜２０ａおよび第２の配線膜２０ｂを構成する。
【００４８】
配線層２４は、ニッケル・金の多層膜（Ｎｉ／Ａｕの多層膜）である。図４の両面実装基板１０のベースは、単結晶ＳｉＣ基板１であるので、第１実施形態で示したマイクロパイプが存在する場合がある。この場合において、本願発明の適用例を、図５を参照して説明する。
【００４９】
図５は、第４実施形態に係る両面実装基板１０の製造工程を示す断面図である。
（処理Ｓ１０）まず、図５（ａ）に示すように、第１の実施形態の処理工程を使用してシード層２０を形成する。適宜、図１を参照して説明する。
【００５０】
（処理Ｓ１）そして、図１（ｂ）に示すように、単結晶ＳｉＣ基板１の表面１ａに第１の配線膜２ａに相当するＴｉ／Ｃｕの多層膜である第１の配線膜２０ａを成膜する。ここでは、第１の配線膜２０ａは、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、チタン（Ｔｉ）層の上に銅（Ｃｕ）層を形成した多層膜（Ｔｉ／Ｃｕの多層膜）により形成される。後記する第２の配線膜２０ｂも同様である。
【００５１】
（処理Ｓ２）次に、図１（ｃ）に示すように、表面１ａと表裏関係にある裏面１ｂに絶縁膜３を成膜する。絶縁膜３は、シリコン酸化膜の絶縁膜材である。絶縁膜３は、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法よりもマイクロパイプ８の欠陥内壁面部に流入しやすいスパッタリング成膜法又はイオンプレーティング成膜法により形成される。
【００５２】
（処理Ｓ３）最後に、図１（ｄ）に示すように、第２の配線膜２ｂに相当するＴｉ／Ｃｕの多層膜である第２の配線膜２０ｂを成膜する。第２の配線膜２０ｂは、電子ビーム蒸着成膜法又は抵抗加熱蒸着成膜法により、チタン（Ｔｉ）層の上に銅（Ｃｕ）層を形成した多層膜（Ｔｉ／Ｃｕの多層膜）により形成される。
【００５３】
図５に戻り、図５（ｂ）に示すように、単結晶ＳｉＣ基板１の表面１ａ、裏面１ｂにレジストパターン２１を形成後、単結晶ＳｉＣ基板１の表面１ａ側、裏面１ｂ側に厚膜のＣｕ層（電解めっき層２２）を形成する。
【００５４】
そして、図５（ｃ）に示すように、レジストパターン２１を除去後、厚膜のＣｕ層（電解めっき層２２）の表面を研磨する。その後、図５（ｄ）に示すように、配線層２４のＮｉ／Ａｕの多層膜を形成する。Ｎｉ／Ａｕの多層膜は、Ｎｉめっき処理し、洗浄後、Ａｕめっき処理して形成する。Ｎｉ／Ａｕの多層膜成膜法はめっき法だけでなく、シード層と同様の蒸着法でも成膜可能である。図５（ｄ）において、マイクロパイプ８内で、第１の配線膜材２０ａｍと絶縁膜材３ｍと第２の配線膜材２０ｂｍとにより多層膜構造を形成しているので、第１の配線膜２０ａと第２の配線膜２０ｂは導通（短絡）しない顕著な効果がある。
【００５５】
第４実施形態によれば、単結晶炭化ケイ素（単結晶ＳｉＣ）の両面実装基板１０であって、両面実装基板１０の製造段階で生じる結晶欠陥であるマイクロパイプ８の欠陥内壁面部において、第１の部品面に薄膜成膜した第１の配線膜２０ａから流入した第１の配線膜材２０ａｍと、第１の部品面と表裏関係にある第２の部品面に薄膜成膜した第２の配線膜２０ｂから流入した第２の配線膜材２０ｂｍが、絶縁膜３から流入した絶縁膜材３ｍにより中間層を形成した多層膜構造体を提供することができる。これにより、従来、課題となっていたマイクロパイプ８が存在しても、単結晶ＳｉＣ基板１の表裏面の導通を防止できる効果がある。
【００５６】
両面実装基板１０の適用例として、半導体レーザは、第１実施形態〜第４実施形態に示した両面実装基板１０と、両面実装基板１０上に構成された半導体レーザ素子と、を含んで構成されてもよい。
【００５７】
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば上記した実施形態は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
【符号の説明】
【００５８】
１    単結晶ＳｉＣ基板（単結晶炭化ケイ素基板）
１ａ    表面（第１の部品面）
１ｂ    裏面（第２の部品面）
２ａ    第１の配線膜
２ａｍ    第１の配線膜材
２ｂ    第２の配線膜
２ｂｍ    第２の配線膜材
３    絶縁膜
３ｍ    絶縁膜材
８    マイクロパイプ
１０    両面実装基板
２０    シード層
２０ａ    第１の配線膜
２０ａｍ    第１の配線膜材
２０ｂ    第２の配線膜
２０ｂｍ    第２の配線膜材
２２，２２ａ，２２ｂ    電解めっき層
２４，２４ａ，２４ｂ    配線層
【要約】
【課題】単結晶ＳｉＣ両面実装基板において、マイクロパイプ欠陥による表面側と裏面側との短絡を防止することができる両面実装基板を提供する。
【解決手段】両面実装基板１０は、単結晶炭化ケイ素の両面実装基板であって、両面実装基板の製造段階で生じる結晶欠陥であるマイクロパイプ８の欠陥内壁面部において、第１の部品面に薄膜成膜した第１の配線膜２ａから流入した第１の配線膜材２ａｍと、第１の部品面と表裏関係にある第２の部品面に薄膜成膜した絶縁膜３から流入した絶縁膜材３ｍと、第２の部品面に薄膜成膜した第２の配線膜２ｂから流入した第２の配線膜材２ｂｍとにより多層膜構造体を有する。
【選択図】図１【図１】
0006622940.tif 000002
【図２】
0006622940.tif 000003
【図３】
0006622940.tif 000004
【図４】
0006622940.tif 000005
【図５】
0006622940.tif 000006
【図６】
0006622940.tif 000007