(57)【特許請求の範囲】
【請求項１】
複数の半導体スイッチング素子が配置されたアレイ基板と、
前記アレイ基板上に形成された金属パターンと、
前記金属パターンと平面視で重なり、かつ前記金属パターンと接しないように形成された画素電極と、
前記金属パターンと平面視で重なり、かつ前記金属パターンと接続する接続部を有するコモン電極と、
を備え、
前記半導体スイッチング素子は、前記画素電極と平面視で重なり、かつ前記画素電極と接するように形成されたドレイン電極を有し、
前記金属パターンと前記ドレイン電極とは、レーザーを照射することによって接続可能であり、
前記金属パターンと前記ドレイン電極とを接続するときに前記レーザーを照射する領域には、前記画素電極および前記コモン電極が存在しないことを特徴とする、表示装置。
【請求項２】
複数の半導体スイッチング素子が配置されたアレイ基板と、
前記アレイ基板上に形成された金属パターンと、
前記金属パターンと平面視で重なり、かつ前記金属パターンと接しないように形成された画素電極と、
前記金属パターンと平面視で重なり、かつ前記金属パターンと接続する接続部を有するコモン電極と、
を備え、
前記金属パターンと前記画素電極とは、レーザーを照射することによって接続可能であり、
前記金属パターンは、前記レーザーを照射すべき個所に孔部または切り欠き部を有することを特徴とする、表示装置。
【請求項３】
前記金属パターンと前記コモン電極とが平面視で重なる箇所に形成されたコンタクトホールをさらに備え、
前記金属パターンと前記コモン電極とは、前記コンタクトホールを前記接続部として接続されていることを特徴とする、請求項１または２に記載の表示装置。
【請求項４】
前記金属パターンと前記コモン電極とは、レーザーを照射することによって形成された前記接続部によって接続されていることを特徴とする、請求項１または２に記載の表示装置。
【請求項５】
前記金属パターンと平面視で重なり、かつ前記コモン電極から延在するコモン配線をさらに備え、
前記コモン配線は、前記コモン電極に代えて前記金属パターンと接するように形成されていることを特徴とする、請求項１から４のいずれか１項に記載の表示装置。
【請求項６】
前記金属パターンは、互いに離間して形成された第１の金属パターンおよび第２の金属パターンを有することを特徴とする、請求項１から５のいずれか１項に記載の表示装置。
【請求項７】
前記第１の金属パターンと前記第２の金属パターンとは、レーザーＣＶＤ法またはインクジェット法によって接続可能であることを特徴とする、請求項６に記載の表示装置。
【請求項８】
前記金属パターンは、前記半導体スイッチング素子のゲート電極に接続されたゲート配線に接続して形成されていることを特徴とする、請求項１から７のいずれか１項に記載の表示装置を製造するための表示装置用部材。
【請求項９】
前記金属パターンと前記ゲート配線とは、レーザーを照射することによって切断可能であることを特徴とする、請求項８に記載の表示装置を製造するための表示装置用部材。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体スイッチング素子を備える表示装置、および表示装置を製造するための表示装置用部材に関する。
【背景技術】
【０００２】
近年、表示装置では、当該表示装置を構成する各素子の小型化または精密度化が進んでいる。また、市場において、表示装置の品質向上の要求が高まっている。具体的には、輝点欠陥（常に明るく光る画素）が１箇所でもあれば、その表示装置を不良品であると判断するなど品質向上に係る要求の厳しさが増しており、表示装置の生産性の低下が問題となっている。
【０００３】
現在では、品質向上の要求を満足しかつ生産性を向上させるために、輝点欠陥を黒点欠陥（常に暗い画素）にするリペアが、輝点欠陥を軽減する有効な方法として採用されている。
【０００４】
例えば、ＴＮ（Twisted Nematic）構造のアレイの場合において、ゲート配線と画素電極とが平面視で重なる部分にレーザーを照射し、ゲート配線と画素電極とを短絡（溶融）させて画素電極に対してゲート電位を常に入力することによって、対象となる画素を常に黒点とするリペアの方法が開示されている（例えば、特許文献１参照）。
【０００５】
また、In-Place-Switching構造（以下、横電界方式）のアレイの場合において、コモン配線と画素電極とが平面視で重なる部分にレーザーを照射し、コモン配線と画素電極とを短絡（溶融）させて画素電極に対してコモン電位を常に入力することによって、対象となる画素を黒点とするリペア方法が開示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−２４９４８８号公報
【特許文献２】特開２００９−１５１０９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、表示品位のさらなる向上の要求を受けて、視野角特性に優れた横電界方式、および低消費電力化に有効な開口率を向上させることが可能なＦＦＳ（Fringe-Field-Switching）方式を採用する傾向が強まっている。
【０００８】
横電界方式およびＦＦＳ方式を採用する表示装置は、ノーマリーブラックの表示特性を有している。従って、画素電極とコモン電極とを同電位にすることによって、輝点欠陥を黒点化することが可能となる。当該黒点化を実現するために、画素電極とコモン電極とが平面視で重なった領域に対してレーザー照射を行うことによって、画素電極とコモン電極とを断面視で接続するリペアの方法が知られている。
【０００９】
しかし、横電界方式およびＦＦＳ方式を採用するアレイ構造では、画素電極およびコモン電極としてＩＴＯ（Indium Tin Oxide）等の透明電極を用いることが多く、リペアを行うためにはＩＴＯ同士を接続する必要があるが、ＩＴＯはレーザーによる接続が困難である（低抵抗で安定した接続ができない）ため、リペアの安定性が低下するという問題がある。
【００１０】
上記のようなＩＴＯ同士の接続を回避するために、画素電極として用いられたＩＴＯと、コモン電極として用いられたＩＴＯとの各々に対して別個に接続されたリペア用の金属薄膜を予め配置しておき、リペアが必要なときに各リペア用の金属薄膜同士をレーザーによって接続する方法がある。当該方法によれば、リペアの安定性は向上するが、表示装置の構成に寄与しない金属薄膜を配置することによってアレイ基板の開口率が低下し、結果的に消費電力が増加するという問題がある。
【００１１】
本発明は、このような問題を解決するためになされたものであり、アレイ基板の開口率を下げることなく、輝点欠陥を黒点化するリペアを安定して行うことが可能な表示装置、および表示装置を製造するための表示装置用部材を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明による表示装置は、複数の半導体スイッチング素子が配置されたアレイ基板と、アレイ基板上に形成された金属パターンと、金属パターンと平面視で重なり、かつ金属パターンと接しないように形成された画素電極と、金属パターンと平面視で重なり、かつ金属パターンと接続する接続部を有するコモン電極とを備え、半導体スイッチング素子は、画素電極と平面視で重なり、かつ画素電極と接するように形成されたドレイン電極を有し、金属パターンとドレイン電極とは、レーザーを照射することによって接続可能であり、金属パターンとドレイン電極とを接続するときにレーザーを照射する領域には、画素電極およびコモン電極が存在しない。
【発明の効果】
【００１３】
本発明によると、表示装置は、複数の半導体スイッチング素子が配置されたアレイ基板と、アレイ基板上に形成された金属パターンと、金属パターンと平面視で重なり、かつ金属パターンと接しないように形成された画素電極と、金属パターンと平面視で重なり、かつ金属パターンと接続する接続部を有するコモン電極とを備え、半導体スイッチング素子は、画素電極と平面視で重なり、かつ画素電極と接するように形成されたドレイン電極を有し、金属パターンとドレイン電極とは、レーザーを照射することによって接続可能であり、金属パターンとドレイン電極とを接続するときにレーザーを照射する領域には、画素電極およびコモン電極が存在しないため、アレイ基板の開口率を下げることなく、輝点欠陥を黒点化するリペアを安定して行うことが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１による表示装置におけるアレイ基板の構成の一例を示す平面図である。
【図２】本発明の実施の形態１による表示装置におけるアレイ基板の構成の他の一例を示す平面図である。
【図３】図２のＡ１−Ａ２の断面図である。
【図４】本発明の実施の形態２による表示装置におけるアレイ基板の構成の一例を示す平面図である。
【図５】本発明の実施の形態３による表示装置におけるアレイ基板の構成の一例を示す平面図である。
【図６】本発明の実施の形態４による表示装置におけるアレイ基板の構成の一例を示す平面図である。
【図７】本発明の実施の形態５によるリペア用アイランドパターンの形状の一例を示す図である。
【図８】本発明の実施の形態５によるリペア用アイランドパターンの形状の一例を示す図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１６】
＜実施の形態１＞
図１は、本発明の実施の形態１による表示装置におけるアレイ基板の構成の一例を示す平面図である。なお、本実施の形態では、表示装置は液晶表示装置であるものとして説明する。
【００１７】
液晶表示装置は、アレイ基板と、アレイ基板に対応して配置された対向基板と、アレイ基板と対向基板との間に配置された液晶とから構成される。アレイ基板では、複数のゲート信号線と複数のソース信号線とが各々行方向および列方向に格子状に形成されており、ゲート信号線およびソース信号線に囲まれた領域ごとに画素が形成される。また、ゲート信号線とソース信号線との交点近傍には、半導体スイッチング素子（ここでは、ＴＦＴ（Thin Film Transistor））が配置される。ＴＦＴのゲート電極はゲート信号線に接続され、ソース電極はソース信号線に接続され、ドレイン電極は画素電極に接続される。ＴＦＴのドレイン電極は、保持容量を介してコモン配線と接続されている。ここで、コモン配線とは、コモン電極から延在する配線のことをいう。
【００１８】
図１に示すように、画素電極４は、リペア用アイランドパターン１（金属パターン）と平面視で重なり、かつリペア用アイランドパターン１と接しないように形成されている。コモン電極２は、リペア用アイランドパターン１と平面視で重なり、かつリペア用アイランドパターン１と接続するコンタクトホール３（接続部）を有する。なお、詳細は図３にて説明するが、図１の紙面手前側から奥側に向かって、コモン電極２、画素電極４、およびリペア用アイランドパターン１の順に形成されている。画素電極４は、液晶表示装置の各画素を構成する電極である。
【００１９】
リペア用アイランドパターン１とコモン電極２とは、コンタクトホール３を介して電気的に接続されており、リペア用アイランドパターン１にはコモン電極２の電位が供給されている。リペア用アイランドパターン１とコモン電極２とは、レーザーを照射することによって接続することも可能である。しかし、コモン電極２は、ＩＴＯ等の透明電極である場合が多く、レーザーを照射することによる接続は困難であるため、図１に示すようなコンタクトホール３を予め形成し当該コンタクトホール３を介してリペア用アイランドパターン１とコモン電極２とを接続することが望ましい。
【００２０】
リペア用アイランドパターン１と画素電極４とは、各々の一部が平面視で重なるように形成されている。詳細は後述するが、リペア時には、リペア接続部５にてリペア用アイランドパターン１と画素電極４とが接続される。なお、図１に示すように、リペア接続部５は、リペア用アイランドパターン１と、透明電極である画素電極４とが重なる領域であってもよいが、これに限られるものではない。例えば、リペアの安定性をより向上させるために、図２に示すように、リペア用アイランドパターン１と、画素電極４に接するように形成された金属薄膜からなるドレイン電極６とが重なる領域をリペア接続部５としてもよい。
【００２１】
図３は、図２のＡ１−Ａ２の断面図である。
【００２２】
図３に示すように、基板７上には、予め定められた領域にリペア用アイランドパターン１が形成されており、リペア用アイランドパターン１を覆うように絶縁膜８が形成されている。絶縁膜８上には、画素電極４と接し、かつ一部がリペア用アイランドパターン１と断面視で重なるようにドレイン電極６が形成されている。画素電極４、ドレイン電極６、および絶縁膜８を覆うように絶縁膜９が形成されている。リペア用アイランドパターン１上の絶縁膜８，９には、コンタクトホール３が形成されており、絶縁膜９およびコンタクトホール３の表面を覆うようにコモン電極２が形成されている。これにより、リペア用アイランドパターン１とコモン電極２とは接続された状態となり、リペア用アイランドパターン１とドレイン電極６とは接続されていない状態となる。
【００２３】
図１，２に示すような構成を有する基板７に対して予め定められたテスト等を行った結果、輝点欠陥である不良画素が確認された場合は、リペア接続部５にてレーザーを行うことによって、リペア用アイランドパターン１と画素電極４とを短絡させ（図１）、またはリペア用アイランドパターン１とドレイン電極６とを短絡させる（図３）。具体的には、例えば図３において、リペア接続部５にてレーザーを照射すると、リペア用アイランドパターン１の金属と、ドレイン電極６の金属とが溶融する。そして、溶融した金属同士が繋がることによって、リペア用アイランドパターン１とドレイン電極６とが接続される。すなわち、リペアを行うことによって、リペア用アイランドパターン１とドレイン電極６とは溶融金属膜１０を介して接続された状態となる。リペア用アイランドパターン１には、コモン電極２からコモン電位が供給されているため、リペア後は画素電極４にもコモン電位が供給されることになる。表示装置の表示モードが横電界方式またはＦＦＳ方式の場合は、コモン電極２と画素電極４とが同電位（コモン電位）となることによって、輝点欠陥である不良画素を強制的に黒点化することができる。
【００２４】
なお、図３において、レーザーの照射時に生じる余計な飛散物を抑制するために、レーザーを照射する領域（リペア接続部５）にはコモン電極２および画素電極４を形成しないようにすることが望ましい。
【００２５】
上記では、ＩＴＯを透明電極の材料として記載しているが、これに限るものではない。例えば、ＩｎＺｎＯまたはＩｎＧａＺｎＯ等の酸化物材料を透明電極の材料としてもよい。
【００２６】
以上のことから、本実施の形態１によれば、画素電極４またはドレイン電極６と平面視で重なるようにリペア用アイランドパターン１を形成しているため、アレイ基板の開口率を下げることなく、輝点欠陥を黒点化するリペアを安定して行うことが可能となる。
【００２７】
＜実施の形態２＞
図４は、本発明の実施の形態２による表示装置におけるアレイ基板の構成の一例を示す平面図である。
【００２８】
図４に示すように、本実施の形態２では、実施の形態１（図１）におけるコモン電極２に代えて、リペア用アイランドパターン１とコモン配線１１との各々の一部が平面視で重なるように形成することを特徴としている。その他の構成は、実施の形態１（図１）と同様であるため、ここでは説明を省略する。
【００２９】
リペア用アイランドパターン１とコモン配線１１とは、各々異なるレイヤーに形成されており、コンタクトホール３を介して接続されている。これにより、リペア用アイランドパターン１にはコモン配線１１の電位（コモン電位）が供給される。なお、コンタクトホール３を形成せず、必要時にリペア用アイランドパターン１とコモン配線１１とをレーザー等で接続するようにしてもよい。
【００３０】
輝点欠陥である不良画素を黒点化するリペアを行う場合は、実施の形態１と同様、リペア用アイランドパターン１と画素電極４またはドレイン電極６とを、リペア接続部５にてレーザーを照射することによって接続する。
【００３１】
以上のことから、本実施の形態２によれば、リペア用アイランドパターン１とコモン配線１１とを平面視で重なるように形成しているため、余計な遮光領域を削減して透過率を向上することが可能となる。従って、表示装置の低消費電力化に大きく貢献することができる。
【００３２】
なお、上記では、実施の形態１の図１に適用する場合について説明したが、これに限るものではない。例えば、実施の形態１の図２，３に適用しても上記と同様の効果が得られる。
【００３３】
＜実施の形態３＞
図５は、本発明の実施の形態３による表示装置におけるアレイ基板の構成の一例を示す平面図である。
【００３４】
実施の形態１，２では、リペア用アイランドパターン１が１つである場合について説明したが、アレイ基板の開口率のさらなる向上、または製造プロセス途中における静電気等の不良発生要因を低減させるために、リペア用アイランドパターンを形成することも可能である。図５に示すように、本実施の形態３では、実施の形態１（図１）におけるリペア用アイランドパターン１を、第１のリペア用アイランドパターン１２および第２のリペア用アイランドパターン１３（第１の金属パターンおよび第２の金属パターン）に分割して形成することを特徴としている。その他の構成は、実施の形態１（図１）と同様であるため、ここでは説明を省略する。
【００３５】
第１のリペア用アイランドパターン１２は、画素電極４と接するように形成されている。また、第２のリペア用アイランドパターン１３は、コンタクトホール３を介してコモン電極２と接続されており、コモン電極２の電位（コモン電位）が供給されている。
【００３６】
輝点欠陥である不良画素を黒点化するリペアを行う場合は、リペア接続部５にて第１のリペア用アイランドパターン１２と第２のリペア用アイランドパターン１３とを接続する。当該接続方法としては、レーザーＣＶＤ（Chemical Vapor Deposition）法を用いた接続方法、またはインクジェット法を用いた接続方法等が挙げられる。
【００３７】
なお、上記において、第１のリペア用アイランドパターン１２および第２のリペア用アイランドパターン１３を介さずに、透明電極であるコモン電極２と、透明電極である画素電極４とをレーザーＣＶＤ方式またはインクジェット方式を用いて接続するようにしてもよい。
【００３８】
第１のリペア用アイランドパターン１２と第２のリペア用アイランドパターン１３との間隔は、製造プロセス途中における意図しない短絡不良を防ぐためにも１μｍ以上であることが望ましい。
【００３９】
以上のことから、本実施の形態３によれば、リペア用アイランドパターンを複数に分割して形成しているため、アレイ基板の開口率のさらなる向上、または製造プロセス途中における静電気等の不良発生要因を低減させることができる。
【００４０】
なお、上記では、実施の形態１の図１に適用する場合について説明したが、これに限るものではない。例えば、実施の形態１の図２，３、または実施の形態２に適用しても上記と同様の効果が得られる。
【００４１】
＜実施の形態４＞
図６は、本発明の実施の形態４による表示装置におけるアレイ基板の構成の一例を示す平面図である。
【００４２】
実施の形態１〜３では、リペア用アイランドパターン１（または第１のリペア用アイランドパターン１２および第２のリペア用アイランドパターン１３）が何れの信号配線とも接続されていない場合について説明した。本実施の形態４では、リペア用アイランドパターン１が、半導体スイッチング素子のゲート電極に接続されたゲート配線１４に接続された状態で形成されることを特徴とする。リペア用アイランドパターン１とゲート配線１４とは、同一のレイヤーで形成される。その他の構成は、実施の形態１（図１〜３）または実施の形態２（図４）と同様であるため、ここでは説明を省略する。
【００４３】
輝点欠陥である不良画素を黒点化するリペアを行う場合は、リペア用アイランドパターン１とゲート配線１４とを、切断位置１５にてレーザーを照射することによって切断する。これにより、図１，２，４に示すようなリペア用アイランドパターン１を得ることができる。その後、実施の形態１，２と同様に、リペア用アイランドパターン１と画素電極４またはドレイン電極６とを、リペア接続部５にてレーザーを照射することによって接続する。
【００４４】
なお、切断位置１５における幅ａは１０μｍ以下、長さｂは２μｍ以上２０μｍ以下の範囲内であることが望ましい。
【００４５】
以上のことから、本実施の形態４によれば、リペア前において、リペア用アイランドパターン１とゲート配線１４とが接続された状態であるため、電位的に安定し、製造プロセス途中にて発生する静電気等による影響を低減させることができる。
【００４６】
なお、上記では、実施の形態１，２に適用する場合について説明したが、これに限るものではない。例えば、実施の形態３の図５に適用しても上記と同様の効果が得られる。
【００４７】
＜実施の形態５＞
図７，８は、本発明の実施の形態５によるリペア用アイランドパターン１の形状の一例を示す図である。その他の構成は、実施の形態１（図１〜３）または実施の形態２（図４）と同様であるため、ここでは説明を省略する。
【００４８】
実施の形態１，２では、リペアを行う際に、リペア用アイランドパターン１の形成側（図１，２，４の紙面手前側）からリペア接続部５にレーザーを照射する場合について説明したが、カラーフィルターを設けた後のセル状態であっても、基板７の裏面側（図３）からレーザーを照射することによってリペアを行うことができる。
【００４９】
基板７の裏面側からレーザーを照射する場合において、リペア用アイランドパターン１によって遮られて、リペア用アイランドパターン１よりも上層（図３）に形成された画素電極４またはドレイン電極６の位置を確認することができない。当該問題を解決するために、リペア用アイランドパターン１におけるリペア時にレーザーを照射する位置（すなわち、リペア接続部５）に、孔部１６（図７）または切り欠き部１７（図８）を形成することによって、レーザーの照射位置の特定が容易となる。
【００５０】
なお、孔部１６または切り欠き部１７に限らず、突起等、レーザーの照射位置を特定することができる目印であればよい。
【００５１】
レーザーの照射時に生じる余計な飛散物を抑制するために、レーザーを照射する領域（リペア接続部５）にはコモン電極２および画素電極４を形成しないようにすることが望ましい。
【００５２】
以上のことから、本実施の形態５によれば、リペア用アイランドパターン１に孔部１６または切り欠き部１７等の目印を形成することによって、レーザーの照射位置の特定が容易となり、リペアの安定性および作業効率を向上させることができる。
【００５３】
なお、上記では、実施の形態１，２に適用する場合について説明したが、これに限るものではない。例えば、実施の形態３の図５に適用しても上記と同様の効果が得られる。
【００５４】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００５５】
１  リペア用アイランドパターン、２  コモン電極、３  コンタクトホール、４  画素電極、５  リペア接続部、６  ドレイン電極、７  基板、８  絶縁膜、９  絶縁膜、１０  溶融金属膜、１１  コモン配線、１２  第１のリペア用アイランドパターン、１３  第２のリペア用アイランドパターン、１４  ゲート配線、１５  切断位置、１６  孔部、１７  切り欠き部。
【図１】
0006512834.tif 000002
【図２】
0006512834.tif 000003
【図３】
0006512834.tif 000004
【図４】
0006512834.tif 000005
【図５】
0006512834.tif 000006
【図６】
0006512834.tif 000007
【図７】
0006512834.tif 000008
【図８】
0006512834.tif 000009