(57)【特許請求の範囲】
【請求項１】
マイクロレンズと、各々が前記マイクロレンズを透過する光に基づく電荷を生成し、光学系の互いに異なる瞳を通過する光をそれぞれ受けるように、各々が１つの前記マイクロレンズに対し第１の位置および第２の位置に配された複数の光電変換素子とを各々が有する複数の画素を有する撮像装置の駆動方法であって、
前記複数の画素の各々の前記複数の光電変換素子に、共に空乏化するように共通の電圧を与え、
前記複数の画素が配された行を垂直走査する１垂直走査期間において、
前記複数の画素のうちの一部の第１の画素に、前記複数の光電変換素子の各々が生成する電荷を加算した電荷に基づく信号を出力させ、
前記複数の画素のうちの他の一部の第２の画素に、前記複数の光電変換素子のうちの前記第２の位置に配された光電変換素子が生成した電荷に基づく信号を出力させることなく、前記複数の光電変換素子のうちの前記第１の位置に配された光電変換素子が生成した電荷に基づく信号を出力させ、
前記複数の画素の前記第１の画素と前記第２の画素とは別の第３の画素に、前記複数の光電変換素子のうちの前記第１の位置に配された光電変換素子が生成した電荷に基づく信号を出力させることなく、前記複数の光電変換素子のうちの前記第２の位置に配された光電変換素子が生成した電荷に基づく信号を出力させることを特徴とする撮像装置の駆動方法。
【請求項２】
前記複数の画素の各々が、前記複数の光電変換素子の各々が生成した電荷に基づく信号を出力する増幅部を有することを特徴とする請求項１に記載の撮像装置の駆動方法。
【請求項３】
前記第２の画素において、前記第１の位置に配された光電変換素子が前記電荷を蓄積している期間に、前記第２の位置に配された光電変換素子のリセットが行われることを特徴とする請求項１または２に記載の撮像装置の駆動方法。
【請求項４】
さらに前記第３の画素において、前記第２の位置に配された光電変換素子が前記電荷を蓄積している期間に、前記第１の位置に配された光電変換素子のリセットが行われることを特徴とする請求項３に記載の撮像装置の駆動方法。
【請求項５】
前記複数の画素が行列状に配され、
前記第２の画素と前記第３の画素が同じ行に配され、
前記第２の画素に前記信号を出力させた後に、前記第３の画素に前記信号を出力させることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置の駆動方法。
【請求項６】
前記複数の画素が複数行および複数列に渡って配され、
前記第２の画素と前記第３の画素が同じ行に配され、
前記第２の画素に前記信号を出力させる期間と、前記第３の画素に前記信号を出力させる期間とを重ねることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置の駆動方法。
【請求項７】
さらに前記第１の画素が、前記第２の画素と前記第３の画素と同じ行に配され、
前記第１の画素、前記第２の画素、前記第３の画素の順に前記信号を出力させることを特徴とする請求項５に記載の撮像装置の駆動方法。
【請求項８】
さらに前記第１の画素が、前記第２の画素と前記第３の画素と同じ行に配され、
前記第１の画素、前記第２の画素、前記第３の画素の各々に前記信号を出力させる期間を重ねることを特徴とする請求項６に記載の撮像装置の駆動方法。
【請求項９】
前記複数の画素が複数行および複数列に渡って配され、
前記１垂直走査期間に、
前記第２の画素と前記第３の画素とが配された行を走査せずに、前記第１の画素が配された行を走査するフレームと、
前記第１の画素が配された行を走査せずに、前記第１の画素が配された行を走査するフレームとを有することを特徴とする請求項１〜６のいずれか１項に記載の撮像装置の駆動方法。
【請求項１０】
前記複数の画素が配された行を垂直走査する第１の垂直走査期間に前記第１の画素として動作させた画素を、前記複数の画素が配された行を垂直走査する第２の垂直走査期間に前記第２の画素として動作させ、
前記第１の垂直走査期間に前記第２の画素として動作させた画素を、前記第２の垂直走査期間に前記第１の画素として動作させることを特徴とする請求項１〜９のいずれか１項に記載の撮像装置の駆動方法。
【請求項１１】
マイクロレンズと、各々が前記マイクロレンズを透過する光に基づく電荷を生成し、光学系の互いに異なる瞳を通過する光をそれぞれ受けるように、各々が１つの前記マイクロレンズに対し第１の位置および第２の位置に配された複数の光電変換素子と、
を各々が有する複数の画素を有し、
前記複数の画素の各々の前記複数の光電変換素子に、共に空乏化するように共通の電圧が与えられ、
前記複数の画素のうちの一部の第１の画素は、前記複数の光電変換素子の生成する電荷同士を加算した電荷に基づく信号を出力する画素であり、
前記複数の画素のうちの他の一部の第２の画素は、前記複数の光電変換素子のうちの前記第２の位置に配された光電変換素子が生成した電荷に基づく信号を出力することなく、前記複数の光電変換素子のうちの前記第１の位置に配された光電変換素子が生成した電荷に基づく信号を出力する画素であり、
前記複数の画素が配された行を垂直走査する１垂直走査期間において、前記複数の画素の前記第１の画素と前記第２の画素とは別の第３の画素は、前記複数の光電変換素子のうちの前記第１の位置に配された光電変換素子が生成した電荷に基づく信号を出力することなく、前記複数の光電変換素子のうちの前記第２の位置に配された光電変換素子が生成した電荷に基づく信号を出力する画素であることを特徴とする撮像装置。
【請求項１２】
前記複数の画素の各々は、増幅部と、前記第１の位置に配された光電変換素子の電荷を前記増幅部に転送する第１の転送トランジスタと、前記第２の位置に配された光電変換素子の電荷を前記増幅部に転送する第２の転送トランジスタとを有し、
前記第１の画素の前記第１の転送トランジスタと前記第２の画素の前記第２の転送トランジスタと、前記第２の画素の前記第１の転送トランジスタとの各々のゲートが、同じ制御線に接続されていることを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
前記複数の画素の各々は、増幅部と、前記第１の位置に配された光電変換素子の電荷を前記増幅部に転送する第１の転送トランジスタと、前記第２の位置に配された光電変換素子の電荷を前記増幅部に転送する第２の転送トランジスタとを有し、
前記第１の画素の前記第１の転送トランジスタと前記第２の画素の前記第２の転送トランジスタと、前記第３の画素の前記第２の転送トランジスタとの各々のゲートが、同じ制御線に接続されていることを特徴とする請求項１２に記載の撮像装置。
【請求項１４】
マイクロレンズと、各々が前記マイクロレンズを透過する光に基づく電荷を生成し、光学系の互いに異なる瞳を通過する光をそれぞれ受けるように、各々が１つの前記マイクロレンズに対し第１の位置および第２の位置に配された複数の光電変換素子と、
を各々が有する複数の画素と、
制御線とを有し、
前記複数の画素の各々は、増幅部と、前記第１の位置に配された光電変換素子と前記増幅部とに接続された第１の転送トランジスタと、前記第２の位置に配された光電変換素子と前記増幅部とに接続された第２の転送トランジスタとを有し、
前記複数の画素は第１の画素と第２の画素を含み、
前記制御線は、前記第１の画素の前記第２の転送トランジスタのゲートに接続されず、かつ前記第１の画素の前記第１の転送トランジスタのゲートおよび前記第２の画素の前記第２の転送トランジスタのゲートに接続されることを特徴とする撮像装置。
【請求項１５】
前記制御線は、前記第２の画素の前記第１の転送トランジスタのゲートに接続されることを特徴とする請求項１４に記載の撮像装置。
【請求項１６】
前記複数の画素は第３の画素を有し、
前記制御線は、前記第２の画素の前記第１の転送トランジスタのゲートに接続されず、前記第３の画素の前記第１の転送トランジスタのゲートおよび前記第３の画素の前記第２の転送トランジスタのゲートに接続されることを特徴とする請求項１４に記載の撮像装置。
【請求項１７】
前記複数の画素は、複数行および複数列に渡って配され、
前記第１の画素と前記第２の画素が同じ行に配されていることを特徴とする請求項１１〜１６のいずれか１項に記載の撮像装置。
【請求項１８】
前記複数の画素は、複数行および複数列に渡って配され、
前記第１の画素、前記第２の画素、前記第３の画素が同じ行に配されていることを特徴とする請求項１６に記載の撮像装置。
【請求項１９】
請求項１１〜１３のいずれか１項に記載の撮像装置と、
前記撮像装置が出力する信号を処理する出力信号処理部とを有する撮像システムであって、
前記出力信号処理部は、前記第２の画素と前記第３の画素が出力する前記信号に基づいて焦点検出を行い、
前記出力信号処理部は、前記第１の画素が出力する前記信号に基づいて画像を形成することを特徴とする撮像システム。
【請求項２０】
請求項１１〜１８のいずれか１項に記載の撮像装置と、
前記撮像装置が出力する信号を処理する出力信号処理部とを有する撮像システムであって、
前記出力信号処理部は、前記撮像装置が出力する信号に基づいて画像を形成することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置の駆動方法、撮像装置、撮像システムに関する。
【背景技術】
【０００２】
撮像面で瞳分割方式の焦点検出を行う撮像装置が知られている。特許文献１には、各々が入射光に基づく電荷を生成する複数の光電変換素子と、複数の光電変換素子の電荷が入力されると共に、電荷に基づく信号を共通出力線に出力する増幅部とを有する画素が記載されている。増幅部は、少なくとも１つの光電変換素子の電荷に基づく信号を共通出力線に出力する。その後、複数の光電変換素子の電荷に基づく信号を共通出力線に出力する。【０００３】
また、特許文献２には、撮像面で瞳分割方式の焦点検出を行う撮像装置が、焦点検出用の信号の数を、撮像用の信号の数よりも少なく出力することが記載されている。【０００４】
また、特許文献３には、１つの焦点検出画素の受光面の第１の範囲にフォトダイオードが形成され、当該受光面の第２の範囲に排出領域が形成された撮像装置が記載されている。特許文献３の撮像装置は、フォトダイオードとフォトダイオードとは構造の異なる排出領域とを有する。そして、特許文献３の撮像装置は、フォトダイオードと排出領域との間で発生した電荷を排出領域に吸収させるために、排出領域の電位をフォトダイオードの電位とは別に設定している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１０６１９４号公報
【特許文献２】特開２０１３−２１１８３３号公報
【特許文献３】特開２０１１−６０８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１、特許文献２の撮像装置は、高速化の検討が充分ではなかった。【０００７】
また、特許文献３に記載の撮像装置では、排出領域がフォトダイオードとは異なる構造であるため、焦点検出の精度の低下の抑制と、フォトダイオードと排出領域との間の電荷の吸収とを両立するように、排出領域の電位の設定を行う必要があった。【０００８】
本発明は、より簡易な方法で焦点検出の精度の低下を抑制しつつ、高速化を進展させた技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は上記の課題を解決するために為されたものであり、一の態様は、マイクロレンズと、各々が前記マイクロレンズを透過する光に基づく電荷を生成し、光学系の互いに異なる瞳を通過する光をそれぞれ受けるように、各々が１つの前記マイクロレンズに対し第１の位置および第２の位置に配された複数の光電変換素子とを各々が有する複数の画素を有する撮像装置の駆動方法であって、前記複数の画素の各々の前記複数の光電変換素子に、共に空乏化するように共通の電圧を与え、前記複数の画素が配された行を垂直走査する１垂直走査期間において、前記複数の画素のうちの一部の第１の画素に、前記複数の光電変換素子の各々が生成する電荷を加算した電荷に基づく信号を出力させ、前記複数の画素のうちの他の一部の第２の画素に、前記複数の光電変換素子のうちの前記第２の位置に配された光電変換素子が生成した電荷に基づく信号を出力させることなく、前記複数の光電変換素子のうちの前記第１の位置に配された光電変換素子が生成した電荷に基づく信号を出力させ、前記複数の画素の前記第１の画素と前記第２の画素とは別の第３の画素に、前記複数の光電変換素子のうちの前記第１の位置に配された光電変換素子が生成した電荷に基づく信号を出力させることなく、前記複数の光電変換素子のうちの前記第２の位置に配された光電変換素子が生成した電荷に基づく信号を出力させることを特徴とする撮像装置の駆動方法である。【００１０】
また、別の一の態様は、マイクロレンズと、各々が前記マイクロレンズを透過する光に基づく電荷を生成し、光学系の互いに異なる瞳を通過する光をそれぞれ受けるように、各々が１つの前記マイクロレンズに対し第１の位置および第２の位置に配された複数の光電変換素子と、を各々が有する複数の画素を有し、前記複数の画素の各々の前記複数の光電変換素子に、共に空乏化するように共通の電圧が与えられ、前記複数の画素のうちの一部の第１の画素は、前記複数の光電変換素子の生成する電荷同士を加算した電荷に基づく信号を出力する画素であり、前記複数の画素のうちの他の一部の第２の画素は、前記複数の光電変換素子のうちの前記第２の位置に配された光電変換素子が生成した電荷に基づく信号を出力することなく、前記複数の光電変換素子のうちの前記第１の位置に配された光電変換素子が生成した電荷に基づく信号を出力する画素であり、前記複数の画素が配された行を垂直走査する１垂直走査期間において、前記複数の画素の前記第１の画素と前記第２の画素とは別の第３の画素は、前記複数の光電変換素子のうちの前記第１の位置に配された光電変換素子が生成した電荷に基づく信号を出力することなく、前記複数の光電変換素子のうちの前記第２の位置に配された光電変換素子が生成した電荷に基づく信号を出力する画素であることを特徴とする撮像装置である。
【発明の効果】
【００１１】
簡易な方法で焦点検出の精度の低下を抑制しつつ、高速化を進展させた技術を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】画素の一例の図と、画素を俯瞰した図
【図２】撮像装置の構成の一例を示した図
【図３】撮像装置の動作の一例を示した図
【図４】撮像装置の動作の一例を示した図
【図５】撮像装置の動作の一例を示した図
【図６】撮像装置の動作の一例を示した図
【図７】画素の一例の図と、画素を俯瞰した図
【図８】画素を俯瞰した図
【図９】画素の一例の図
【図１０】撮像装置の構成の一例を示した図
【図１１】撮像システムの一例の図
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら、本発明の撮像装置を説明する。以下の説明では、画素に含まれるトランジスタがＮチャネルＭＯＳトランジスタである場合を基に説明する。画素のトランジスタがＰチャネルＭＯＳトランジスタで構成される場合にも、本発明は適用できる。この場合には、ＭＯＳトランジスタのソース、ドレイン、ゲートに印加される電圧が、以下に述べる実施例の記載に対し、適宜変更されうる。
【００１４】
（実施例１）
図１（ａ）は、本実施例の撮像装置の１つの画素１００の回路を示した図である。１つの画素１００は、光電変換素子１０１Ａ、光電変換素子１０１Ｂ、転送トランジスタ１０２Ａ、転送トランジスタ１０２Ｂ、リセットトランジスタ１０５、増幅トランジスタ１０４、選択トランジスタ１０６を有する。増幅トランジスタ１０４は、光電変換素子１０１が生成した電荷に基づく信号を出力する増幅部である。転送トランジスタ１０２Ａのゲートには、垂直走査回路から転送制御線１０９Ａを介して信号が入力される。また、転送トランジスタ１０２Ｂのゲートには、垂直走査回路から転送制御線１０９Ｂを介して信号が入力される。転送トランジスタ１０２Ａは光電変換素子１０１Ａに電気的に接続されている。転送トランジスタ１０２Ｂは、光電変換素子１０１Ｂに電気的に接続されている。転送トランジスタ１０２Ａ、転送トランジスタ１０２Ｂ、リセットトランジスタ１０５は、ノード１０３に電気的に接続されている。リセットトランジスタ１０５のゲートには、垂直走査回路からリセット制御線１１０を介して、信号が入力される。リセットトランジスタ１０５と、増幅トランジスタ１０４とにはそれぞれ、電源電圧ＶＤＤが供給されている。ノード１０３は、増幅トランジスタ１０４の入力ノードである。増幅トランジスタ１０４は、選択トランジスタ１０６を介して、共通出力線１０７に電気的に接続されている。選択トランジスタ１０６のゲートには、選択制御線１１１を介して垂直走査回路から信号が入力される。
【００１５】
図１（ｂ）は、同じ行に配された複数の画素を示している。複数の画素のそれぞれは、図１（ａ）に示した画素と同じ回路を有している。図１（ｂ）では図１（ａ）に示した部材のうち、光電変換素子１０１Ａ，光電変換素子１０１Ｂ、転送トランジスタ１０２Ａ、転送トランジスタ１０２Ｂ、ノード１０３を示している。また、複数の画素のそれぞれは、マイクロレンズ３００を有している。光電変換素子１０１Ａ、光電変換素子１０１Ｂの各々は、マイクロレンズ３００を透過した光に基づく電荷を生成する。また、光電変換素子１０１Ａは、画素を俯瞰した場合に、マイクロレンズ３００の左側に位置している。また、光電変換素子１０１Ｂは、画素を俯瞰した場合に、マイクロレンズ３００の右側に位置している。このように、光電変換素子１０１Ａは、マイクロレンズ３００の第１の位置に配され、光電変換素子１０１Ｂは、マイクロレンズ３００の第２の位置に配されている。つまり、光電変換素子１０１Ａと光電変換素子１０１Ｂは、互いに光学系の瞳の異なる領域を通過する光をそれぞれ受けるように配置されている。また、光電変換素子１０１Ａと光電変換素子１０１Ｂは互いに同じＰＮ構造を有している。この同じＰＮ構造とは、光電変換素子１０１Ａと光電変換素子１０１Ｂとが、互いに等しい空乏化電圧となるための構造である。具体的には、例えば、光電変換素子１０１Ａと光電変換素子１０１Ｂの不純物濃度が同じであって、断面構造が同一である構造である。また、光電変換素子１０１Ａと光電変換素子１０１Ｂの各々のＰＮ接合に対して、共に空乏化するように、光電変換素子１０１Ａと光電変換素子１０１Ｂとで共通の電圧が与えられている。
【００１６】
本実施例の撮像装置は、複数行の各々の行に、図１（ｂ）に示した複数の画素が配されている。
【００１７】
図２は、図１に示した画素１００を有する撮像装置の全体図である。図２では、図１（ａ）に示した部材と同じ機能を有する部材については、図１（ａ）で付した符号と同じ符号を付している。画素１００は行列状に配置されている。
【００１８】
共通出力線１０７には電流源１０８が電気的に接続される。電流源１０８は増幅トランジスタ１０４にバイアス電流を供給し、増幅トランジスタ１０４と電流源１０８とでソースフォロアを構成する。
【００１９】
転送トランジスタ１０２Ａ、１０２Ｂ、リセットトランジスタ１０５、選択トランジスタ１０６のゲートには、それぞれ転送制御線１０９Ａ、１０９Ｂ、リセット制御線１１０、選択制御線１１１が接続される。それぞれのゲートには垂直走査回路１１２からの駆動パルスが、行ごとに順次もしくはランダムに供給される。
【００２０】
読み出し回路５００は共通出力線１０７からの信号を受ける。読み出し回路５００は共通出力線に直接もしくはスイッチを介して接続される。読み出し回路５００で処理された信号は水平走査回路１１４により順次出力アンプ１１５に出力され外部へ出力される。
【００２１】
読み出し回路５００の主たる動作は共通出力線１０７の信号を入力容量１１６の容量値及びフィードバック容量１１７の容量値とで決まるゲインで反転増幅する。更には仮想接地動作も可能であり、入力容量１１６を用いたクランプ動作によりＣＤＳ（相関２重サンプリング）動作を行なうことが可能である。
【００２２】
次に、読み出し回路５００の具体的な回路の一例を説明する。入力容量１１６は第１ノードが共通出力線１０７に電気的に接続され、第２ノードが演算増幅器１１９の反転入力ノードに電気的に接続される。フィードバック容量１１７の第１ノードは、演算増幅器１１９の反転入力ノード及び入力容量の第２ノードに電気的に接続される。フィードバック容量１１７の第２ノードは演算増幅器１１９の出力ノードに電気的に接続される。
【００２３】
スイッチ１１８は演算増幅器１１９の反転入力ノードと出力ノードとの間のフィードバック経路に、両者の電気的接続を制御するために設けられる。フィードバック容量１１７とスイッチ１１８とは並列に設けられる。
【００２４】
電源１２０は基準電圧Ｖｒｅｆを演算増幅器１１９の非反転入力ノードに供給する。保持容量１２１〜１２４は演算増幅器１１９からの出力を保持する容量である。スイッチ１２５〜１２８は保持容量１２１〜１２４と演算増幅器１１９との間の電気経路に設けられ、演算増幅器１１９の出力ノードと、保持容量１２１〜１２４との電気的導通を制御する。スイッチ１２９〜１３２は水平走査回路１１４からの信号を受けて、保持容量１２１〜１２４で保持された信号を水平出力線１３９、１４０へ出力させる。出力アンプ１１５は水平出力線１３９、１４０に出力された信号の差分を取り外部へ出力する。
【００２５】
駆動パルスＰＣ０Ｒはスイッチ１１８へ供給される。駆動パルスＰＴＮはスイッチ１２６、１２８へ供給される。駆動パルスＰＴＳ１はスイッチ１２５へ供給される。駆動パルスＰＴＳ２はスイッチ１２７へ供給される。
【００２６】
図３（ａ）および図３（ｂ）は、図２に示した撮像装置の動作を示した図である。図３（ａ）は、４行の画素１００から読み出される信号を示している。Ｎはノイズ信号、Ａは光電変換素子１０１Ａの電荷に基づく信号をそれぞれ示している。また、Ｂは光電変換素子１０１Ｂの電荷に基づく信号、Ａ＋Ｂは光電変換素子１０１Ａと光電変換素子１０１Ｂの各々の電荷を加算した電荷に基づく信号をそれぞれ示している。Ｎ行目の画素１００は、Ｎ信号とＡ＋Ｂ信号とを出力する。Ｎ＋１行目の画素１００はＮ信号とＡ信号とを出力する。Ｎ＋２行目の画素１００は、Ｎ信号とＢ信号とを出力する。Ｎ＋３行目の画素は、Ｎ信号とＡ＋Ｂ信号とを出力する。
【００２７】
図３（ｂ）は、Ｎ行目、Ｎ＋３行目のそれぞれの画素１００の動作を示した図である。図３（ｃ）は、Ｎ＋１行目の画素１００の動作を示した図である。図３（ｄ）は、Ｎ＋２行目の動作を示した図である。
【００２８】
図３（ｂ）、図３（ｃ）、図３（ｄ）では、いずれの信号も、ハイレベルでトランジスタあるいはスイッチが導通状態となる。図３（ｂ）、図３（ｃ）、図３（ｄ）は互いに異なる行に配された画素の動作を示している。また、垂直走査回路が複数行の画素を１度垂直走査する期間である１垂直走査期間に、図３（ｂ）の動作を行う画素行と、図３（ｃ）の動作を行う画素行と、図３（ｄ）の動作を行う画素行とが存在する。
【００２９】
図３（ｂ）、図３（ｃ）、図３（ｄ）のそれぞれに示したそれぞれの信号について説明する。ＰＳＥＬは、垂直走査回路から選択制御線１１１を介して選択トランジスタ１０６に入力される信号である。ＰＲＥＳは、リセット制御線１１０を介して垂直走査回路からリセットトランジスタ１０５に入力される信号である。ＰＴＸＡ、ＰＴＸＢはそれぞれ、垂直走査回路から転送制御線１０９Ａ、転送制御線１０９Ｂを介して転送トランジスタ１０２Ａ、転送トランジスタ１０２Ｂに入力される信号である。
【００３０】
まず、図３（ｂ）の動作について説明する。図３（ｂ）に示した動作は、画素１００が、ノイズ信号と、光電変換素子１０１Ａが生成した電荷と光電変換素子１０１Ｂが生成した電荷を加算した電荷に基づく信号を共通出力線１０７に出力する動作である。
【００３１】
まず時刻Ｔ＝ｔ１において、転送制御線１０９Ａおよび１０９Ｂに供給される駆動パルスＰＴＸＡおよびＰＴＸＢがハイレベルとなる。この時、リセット制御線１１０に供給される駆動パルスＰＲＥＳがハイレベルであるため、光電変換素子１０１Ａ，１０１Ｂがリセットされる。
【００３２】
次にＴ＝ｔ２において、駆動パルスＰＴＸＡおよびＰＴＸＢがローレベルとなる。このタイミングで光電変換素子１０１Ａ，１０１Ｂでの電荷蓄積期間が開始する。駆動パルスＰＲＥＳはハイレベルを維持しているため、増幅トランジスタ１０４の入力ノード１０３のリセット動作は継続している。
【００３３】
所定期間蓄積を行った後に各行ごと、もしくは複数行ごとに順次共通出力線１０７への信号の読み出しを行う。
【００３４】
時刻Ｔ＝ｔ３において、選択トランジスタ１０６の選択制御線１１１に供給される駆動パルスＰＳＥＬがハイレベルとなり、選択トランジスタ１０６が導通する。これにより増幅トランジスタ１０４の入力ノードの電位に応じた信号が共通出力線１０７に出力される。
【００３５】
時刻Ｔ＝ｔ４でリセットトランジスタ１０５のリセット制御線１１０に供給される駆動パルスＰＲＥＳをローレベルとすることにより増幅トランジスタ１０４の入力ノード１０３のリセット動作を解除する。そしてリセット信号レベルを共通出力線１０７へ読み出し、読み出し回路５００に入力する。この時、演算増幅器１１９は仮想接地状態となっている。具体的には駆動パルスＰＣ０Ｒがハイレベルとなりスイッチ１１８が導通状態である。演算増幅器１１９はＶｒｅｆの出力をバッファする状態でありこの状態で入力容量１１６にリセット信号レベルが供給される。
【００３６】
次にＴ＝ｔ５において駆動パルスＰＣ０Ｒをローレベルとし、Ｔ＝ｔ６において駆動パルスＰＴＮをローレベルからハイレベルへ切り替え、スイッチ１２６，１２８を導通状態とする。Ｔ＝ｔ７で駆動パルスＰＴＮをハイレベルからローレベルへと切り替え、スイッチ１２６，１２８を非導通状態とする。この動作により略Ｖｒｅｆの出力が保持容量１２２，１２４へ供給され、その後保持容量１２２、１２４と演算増幅器１１９の出力ノードとが非導通となる。
【００３７】
引き続きＴ＝ｔ１２において、駆動パルスＰＴＸＡをハイレベルとし駆動パルスＰＴＸＡのハイレベル期間の少なくとも一部の期間で駆動パルスＰＴＸＢをハイレベルとする。この動作により光電変換素子１０１Ａと１０１Ｂの双方の光電荷を同時に入力ノード１０３へ転送することができる。この動作により、共通出力線１０７に画像形成用の信号を生じさせることができる。
【００３８】
共通出力線１０７の電位変化をΔＶａ＋ｂ（負）、演算増幅器１１９の出力電位をＶ（Ａ＋Ｂ）とすると
Ｖ（Ａ＋Ｂ）＝Ｖｒｅｆ＋ΔＶａ＋ｂ×（−Ｃ０／Ｃｆ）      式（１）
となる。
【００３９】
Ｔ＝ｔ１４において、駆動パルスＰＴＳ２をローレベルからハイレベルへ切り替え、スイッチ１２７を導通させる。そしてＴ＝ｔ１５において駆動パルスＰＴＳ２をハイレベルからローレベルへと切り替え、スイッチ１２７を非導通とする。この動作により演算増幅器１１９の出力ノードの電位Ｖ（Ａ＋Ｂ）を保持容量１２３へ書き込むことができる。
【００４０】
そして容量ＣＴＳＡＢとＣＴＮの差電圧である、
Ｖ（Ａ＋Ｂ）−Ｖｒｅｆ＝ΔＶａ＋ｂ×（−Ｃ０／Ｃｆ）      式（２）
を得ることができる。これは光電変換ユニットに含まれる２つの光電変換素子の信号を加算して得られたものに相当する。光電変換ユニットに含まれる複数の光電変換素子で撮像をする際の１画素に相当する信号が得られる。
【００４１】
次にＴ＝ｔ１６で駆動パルスＰＲＥＳをハイレベルとし、リセットトランジスタ１０５を導通させ、入力ノード１０３の電位をリセットする。
【００４２】
次に、図３（ｃ）に示した動作について説明する。以下では、図３（ｂ）の動作と異なる点を中心に説明する。尚、図３（ｃ）に示した動作は、画素１００がノイズ信号と、光電変換素子１０１Ａの電荷に基づく信号を出力する動作である。
【００４３】
時刻Ｔ＝ｔ１２において、駆動パルスＰＴＸＡをハイレベルとし光電変換素子１０１Ａの光電荷を増幅トランジスタ１０４の入力ノード１０３へ転送し、Ｔ＝ｔ１３において駆動パルスＰＴＸＡをローレベルとする。この動作により光電変換素子１０１Ａの光電荷が入力ノード１０３へ転送される。これにより光電荷に基づく信号が増幅トランジスタ１０４、共通出力線１０７を介して読み出し回路５００へ供給される。この動作により、共通出力線に焦点検出用の信号を生じさせることができる。
【００４４】
読み出し回路５００では入力容量１１６の容量値Ｃ０、フィードバック容量１１７の容量値Ｃｆの比率で電圧変化に反転ゲインが掛け合された値が出力される。具体的には共通出力線１０７の電圧変化をΔＶａ（負）、演算増幅器１１９の出力をＶ（Ａ）とすると、
Ｖ（Ａ）＝Ｖｒｅｆ＋ΔＶａ×（−Ｃ０／Ｃｆ）      式（３）
となる。
【００４５】
Ｔ＝ｔ１４において、駆動パルスＰＴＳ１をローレベルからハイレベルへ切り替え、スイッチ１２５を導通させる。そしてＴ＝ｔ１５において駆動パルスＰＴＳ１をハイレベルからローレベルへと切り替え、スイッチ１２５を非導通とする。この動作により演算増幅器１１９の出力ノードの電位Ｖ（Ｂ）を保持容量１２１へ書き込むことができる。
【００４６】
次に、図３（ｄ）に示した動作について説明する。以下では、図３（ｂ）の動作と異なる点を中心に説明する。尚、図３（ｄ）に示した動作は、画素１００がノイズ信号と、光電変換素子１０１Ｂの電荷に基づく信号を出力する動作である。
【００４７】
時刻Ｔ＝ｔ１２において、駆動パルスＰＴＸＢをハイレベルとし光電変換素子１０１Ｂの光電荷を増幅トランジスタ１０４の入力ノード１０３へ転送し、Ｔ＝ｔ１３において駆動パルスＰＴＸＢをローレベルとする。この動作により光電変換素子１０１Ｂの光電荷が入力ノード１０３へ転送される。これにより光電荷に基づく信号が増幅トランジスタ１０４、共通出力線１０７を介して読み出し回路５００へ供給される。この動作により、共通出力線に焦点検出用の信号を生じさせることができる。
【００４８】
読み出し回路５００では入力容量１１６の容量値Ｃ０、フィードバック容量１１７の容量値Ｃｆの比率で電圧変化に反転ゲインが掛け合された値が出力される。具体的には共通出力線１０７の電圧変化をΔＶａ（負）、演算増幅器１１９の出力をＶ（Ａ）とすると、
Ｖ（Ｂ）＝Ｖｒｅｆ＋ΔＶａ×（−Ｃ０／Ｃｆ）      式（４）
となる。
【００４９】
保持容量１２１〜１２４に保持された信号はＴ＝ｔ１７以降にパルスＰＨに同期した駆動パルス１３３、１３４が順次導通することで読み出される。本実施例によれば水平出力線１３９、１４０の後段に差分処理を行なうことが可能な出力アンプ１１５を有しているため、保持容量１２１，１２２に保持された信号の差分を撮像装置外部に出力することができる。更に保持容量１２３，１２４に保持された信号の差分を撮像装置外部に出力することができる。これにより水平出力線１３９，１４０において生じるノイズを低減することができる。しかしながら出力アンプ１１５は必ずしも差分出力を得る構成である必要はなく単なるバッファ段でもよい。これ以降、順次各列の信号が水平走査回路１１４により走査されて水平出力線１３９，１４０に読み出される。
【００５０】
このように、本実施例の撮像装置は、複数の画素のうち、図３（ｂ）に示したように、一部の画素である第１の画素が、複数の光電変換素子の電荷を加算した電荷に基づく信号を出力する。また、複数の画素のうち、図３（ｃ）に示したように、第１の画素とは別の一部の画素である第２の画素が、複数の光電変換素子のうちの第１の位置に配された光電変換素子の電荷に基づく信号を出力する。また、複数の画素のうち、図３（ｄ）に示したように、第１の画素と第２の画素とは別の第３の画素が、複数の光電変換素子のうちの第２の位置に配された光電変換素子の電荷に基づく信号を出力する。
【００５１】
第１の画素は、画像形成用の信号を出力する。また、第２の画素と第３の画素は、焦点検出用の信号を出力する。
【００５２】
これにより、全ての画素１００が、画像形成用の信号と、焦点検出用の信号を出力する場合に比して、画素１００が出力する信号の数が減少する。これにより、画素１００から信号を読み出す時間を短縮することができる。さらに、本実施例の撮像装置は、第２の画素と第３の画素とから焦点検出用の信号が出力される。よって、本実施例の撮像装置が出力する信号を用いた焦点検出を行うことができる。
【００５３】
このように、本実施例の撮像装置は、焦点検出の精度の低下を抑制しつつ、高速化を進展させることができる。
【００５４】
また、本実施例の撮像装置は、複数の画素１００の各々が、第１の位置と第２の位置の各々に光電変換素子を有している。特許文献３に記載の撮像装置は、フォトダイオードとは異なる構造を有する排出領域を設けていた。
これにより、特許文献３の撮像装置は、フォトダイオードとは異なる構造を有する排出領域が設けられている。これにより、焦点検出の精度の低下の抑制と、フォトダイオードと排出領域との間で発生した電荷の排出領域への吸収とを両立するために、排出領域に与える電位をフォトダイオードに与える電位とは別に設定する必要があった。本実施例の撮像装置は、複数の画素１００の各々が、第１の位置と第２の位置とにそれぞれ光電変換素子を有している。これにより、第1の位置と第２の位置のそれぞれの光電変換素子で与えられる電位を同じとすることができる。これにより、特許文献３の撮像装置では必要であった、排出領域の電位の設定を、本実施例の撮像装置は不要とすることができる。
【００５５】
また、特許文献３の撮像装置では、排出領域の電位をフォトダイオードの電位よりも低く設定している。この場合、フォトダイオードで生成した電荷が、排出領域に吸い出される場合がある。フォトダイオードが生成した電荷が排出領域に吸い出されることによって、焦点検出の精度は低下する。一方、本実施例の撮像装置は、複数の画素１００の各々の第１の位置と第２の位置の光電変換素子に対して、共通の逆バイアス電圧を与えている。これにより、特許文献３の撮像装置に比して、第１の位置の光電変換素子の電荷は、第２の位置の光電変換素子に吸い出されにくい。よって、本実施例の撮像装置は、焦点検出の精度の低下が生じにくい。
【００５６】
また、特許文献３の撮像装置は、複数の画素の各々の排出領域に対し、共通の電圧を与えている。一方、複数の画素の各々のフォトダイオードでは、製造バラつきによって、空乏化電圧が画素ごとにバラつくことがある。従って、複数の画素の各々で、排出領域とフォトダイオードの電圧差にばらつきが生じる。この排出領域とフォトダイオードの電圧差のばらつきは、焦点検出の精度の低下を生じさせる。ある画素の第１の位置のフォトダイオードの電荷に基づく信号と、別の画素の第２の位置のフォトダイオードの電荷に基づく信号とを用いて焦点検出を行う場合を考える。この場合、ある画素と別の画素とで排出領域とフォトダイオードの電圧差が異なると、ある画素の第１の位置のフォトダイオードと、別の画素の第２の位置のフォトダイオードとで、排出領域への電荷の吸われにくさが異なる。従って、同一光量の光が、ある画素の第１の位置のフォトダイオードと、別の画素の第２の位置のフォトダイオードとに入射したとしても、ある画素の第１の位置のフォトダイオードに基づく信号は、別の画素の第２の位置のフォトダイオードに基づく信号とは異なる信号レベルとなる。よって、ある画素と別の画素とで排出領域とフォトダイオードの電圧差が異なると、焦点検出の精度の低下が生じる。一方、本実施例の撮像装置は、焦点検出用の信号を出力する第２の画素と第３の画素は、焦点検出用の信号を出力するための電荷を生成する光電変換素子と、別の光電変換素子とが同じ構造を有している。第２の画素の複数の光電変換部同士は、同じマイクロレンズ下に位置するという、近接した距離にある。よって、複数の画素１００の全体として見れば、光電変換素子に製造バラつきが生じた場合でも、第２の画素の光電変換部同士では近接しているため、製造バラつきの差は小さい。同じく、第３の画素の光電変換同士においても、製造バラつきの差は小さい。よって、光電変換素子に製造バラつきが生じた場合でも、第２の画素と第３の画素とで、焦点検出用の信号を出力するための電荷を生成する光電変換素子から、別の光電変換素子への電荷の吸われにくさを揃えやすくすることができる。従って、本実施例の撮像装置は、焦点検出の精度の低下を生じにくくすることができる。
【００５７】
尚、本実施例では、画素１００が１つの増幅トランジスタ１０４を有する例を説明した。他の例として、図１０に示すように、画素１００が、複数の増幅トランジスタ１０４を有し、転送トランジスタ１０２Ａと転送トランジスタ１０２Ｂが互いに異なる増幅トランジスタ１０４に接続されている構成であっても良い。図１０の撮像装置では、１つの画素列に対し、画素１００からＡ信号が出力される読み出し回路５００と、画素１００からＢ信号が出力される読み出し回路５００の２つの読み出し回路５００が設けられている。１つの読み出し回路５００には信号ＰＴＳ１が入力され、別の１つの読み出し回路５００には信号ＰＴＳ２が入力される。各読み出し回路５００は、水平走査回路１１４の走査によって、処理部６００にＡ信号あるいはＢ信号を出力する。
【００５８】
図１０の撮像装置の動作は、画像形成用の信号を出力する画素１００は、図３（ｂ）に示した動作と同じとすることができる。また、Ｂ信号を出力せず、Ａ信号を出力する画素１００の動作は、図３（ｃ）と同じとすることができる。また、Ａ信号を出力せず、Ｂ信号を出力する画素１００の動作は、図３（ｄ）と同じとすることができる。
【００５９】
処理部６００は、画像形成用の信号を出力する画素１００に対応する読み出し回路５００から出力されたＡ信号とＢ信号とを加算して、Ａ＋Ｂ信号を生成する。そして、処理部６００は、この加算処理によって得たＡ＋Ｂ信号を撮像装置の外部に出力する。一方、焦点検出量の信号を出力する画素１００に対応する読み出し回路５００から出力されたＡ信号あるいはＢ信号は、加算せずに撮像装置の外部に出力する。
【００６０】
このように、図１０の撮像装置において、全ての画素１００が、画像形成用の信号と、焦点検出用の信号を出力する場合に比して、撮像装置が出力する信号の数が減少する。これにより、撮像装置から信号を読み出す時間を短縮することができる。
【００６１】
尚、本実施例では、１つの画素１００が２つの光電変換素子１０１を有する例を説明したが、さらに多くの光電変換素子を有するようにしても良い。この場合、第１の画素は、全ての光電変換素子の電荷を加算した電荷に基づく信号を出力する。第１の画素とは別の一部の画素である第２の画素は、複数の光電変換素子のうちの第１の位置に配された光電変換素子の電荷に基づく信号を出力する。また、第３の画素が、複数の光電変換素子のうちの第１の位置とは異なる位置の第２の位置に配された光電変換素子の電荷に基づく信号を出力する。
【００６２】
また、本実施例の撮像装置は、１垂直走査期間ごとに画素が第１の画素、第２の画素、第３の画素のいずれかで動作するように入れ替えても良い。例えば、第１の垂直走査期間に第１の画素として動作させた画素を、第２の垂直走査期間に第２の画素として動作させる。そして、第１の垂直走査期間に第２の画素として動作させた画素を、第２の垂直走査期間に第１の画素として動作させるようにしても良い。
【００６３】
尚、第２の画素として動作させる画素と第３の画素として動作させる画素は、使用する測距点の位置に応じて、適宜選択するようにしても良い。また、水平走査回路１１４は、一部の読み出し回路５００のみから信号を読み出す間引き動作を行っても良い。これにより、例えば図３（ａ）の動作であれば、Ｎ＋１行とＮ＋２行の画素１００のうち、使用する測距点の位置に対応する一部の画素１００のみの信号を撮像装置の外部に出力することができる。これにより、使用する測距点の位置に応じた焦点検出と、Ｎ＋１行、Ｎ＋２行の画素１００の信号の読み出しに関わる水平走査期間の短縮とを行うことができる。
【００６４】
（実施例２）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。
【００６５】
本実施例の撮像装置の画素１００の構成および撮像装置の構成は、実施例１の撮像装置と同じである。実施例１の撮像装置と異なる点は、図３（ｃ）、図３（ｄ）の動作を行っていた画素１００が、１垂直走査期間に入力ノード１０３に電荷が読み出されない光電変換素子を、信号ＰＲＥＳがハイレベルの期間、リセットし続ける点である。
【００６６】
図４は、光電変換素子１０１Ａの電荷に基づく信号を出力せず、光電変換素子１０１Ｂの電荷に基づく信号を出力する画素１００の、本実施例における動作を示した図である。以下では、図３（ｄ）に示した動作と異なる点を中心に説明する。
【００６７】
図４に示した動作では、垂直走査回路１１２は信号ＰＲＥＳがハイレベルの期間と信号ＰＴＸＡがハイレベルの期間とを同じとしている。これにより、光電変換素子１０１Ａは、信号ＰＲＥＳがハイレベルの期間の全体に渡って、リセットされている。図３（ｄ）に示した動作では、光電変換素子１０１Ａの電荷がリセットされる期間は、時刻ｔ１から時刻ｔ２の期間のみであった。例えば、強い光が光電変換素子１０１Ａに入射する状況下では、光電変換素子１０１Ａに多くの電荷が生じる。この場合、光電変換素子１０１Ａに蓄積された電荷が入力ノード１０３に漏れ出すことがある。これにより、入力ノード１０３は、光電変換素子１０１Ｂの電荷に、光電変換素子１０１Ａから漏れ出した電荷が加わった電位となるため、画素１００が出力する信号の精度が低下する。一方、本実施例の撮像装置では、光電変換素子１０１Ａは、信号ＰＲＥＳがハイレベルの期間の全体に渡って、リセットされた状態にある。これにより、光電変換素子１０１Ａに強い光が入射していても、光電変換素子１０１Ａから入力ノード１０３への電荷の漏れ出しを低減することができる。
【００６８】
尚、本実施例では、光電変換素子１０１Ａの電荷に基づく信号を出力せず、光電変換素子１０１Ｂの電荷に基づく信号を出力する画素１００の動作を説明した。図３（ｃ）の動作のように、光電変換素子１０１Ｂの電荷に基づく信号を出力せず、光電変換素子１０１Ａの電荷に基づく信号を出力する画素１００についても、本実施例の動作を適用できる。つまり、垂直走査回路１１２が信号ＰＲＥＳをハイレベルとしている期間と信号ＰＴＸＢをハイレベルとしている期間とを同じとすればよい。これにより、光電変換素子１０１Ｂの電荷に基づく信号を出力せず、光電変換素子１０１Ａの電荷に基づく信号を出力する画素１００についても、光電変換素子１０１Ｂから入力ノード１０３への電荷の漏れ出しを低減させることができる。
【００６９】
以上のように、本実施例の撮像装置は、１垂直走査期間において電荷が読み出されない光電変換素子からの電荷の漏れ出しを低減させることができる。これにより、本実施例の撮像装置は、１垂直走査期間に電荷が読み出されない光電変換素子を備える画素１００が出力する信号の精度を向上させることができる。
【００７０】
（実施例３）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。画素１００、撮像装置のそれぞれの構成は実施例１と同じである。
【００７１】
図５は、本実施例の撮像装置の動作を示した図である。図５のＮ＋２行目とＮ＋３行目において、破線で記載した動作は、本実施例の動作とは別の動作である。垂直走査回路１１２が、複数行の画素１００を走査する１垂直走査期間は、撮像フレーム間とＡＦフレーム期間とを含む。撮像フレーム期間は、Ｎ行目からＮ＋１４行目のうち、Ｎ＋２行目、Ｎ＋７行目、Ｎ＋１２行目を除く画素行の画素１００が、Ｎ信号とＡ＋Ｂ信号を出力する。Ｎ＋１４行目の画素１００がＡ＋Ｂ信号を出力した後、垂直走査回路１１２はＮ＋２行目の画素行を選択する。これにより、Ｎ＋２行目の画素行の画素１００は、Ｎ信号、Ａ信号、Ｎ信号、Ｂ信号を順に出力する。この動作を、Ｎ＋７行目、Ｎ＋１２行目のそれぞれの画素行も行う。
【００７２】
図６（ａ）は、図５に示したＮ行目とＮ＋１行目のそれぞれの画素１００の動作を示した図である。図６（ａ）に示した信号ＰＶは、行遷移信号であり、信号ＰＶがハイレベルとなると、垂直走査回路１１２は、別の画素行を選択する。図６（ａ）に示したように、Ｎ行目の画素１００は、Ｎ信号とＡ＋Ｂ信号とを出力する。その後、信号ＰＶがハイレベルとなり、Ｎ＋１行目の画素１００が、Ｎ信号とＡ＋Ｂ信号とを出力する。
【００７３】
図６（ｂ）は、図５に示したＮ＋７行目の画素１００の動作を示している。図６（ｂ）に示したように、Ｎ＋７行目の画素１００は、Ｎ信号、Ａ信号を出力する。その後、信号ＰＶはローレベルを維持したままとなる。そして、Ｎ＋７行目の画素１００は、Ｎ信号とＢ信号を出力する。従って、図６（ｂ）に示したＮ＋７行目の画素１００が垂直走査回路１１２によって選択されている期間は、Ｎ行目の画素１００が垂直走査回路１１２によって選択されている期間に対して出力する信号の数が多い分、長くなっている。
【００７４】
本実施例の撮像装置は、画像形成用の信号を出力する期間と、焦点検出用の信号を出力する期間とを分けている。これにより、本実施例の撮像装置が得る効果を説明する。図５、図６（ａ）、図６（ｂ）を用いて説明したように、焦点検出用の信号を出力する画素行は、画像形成用の信号を出力する画素行に比して、垂直走査回路１１２によって選択されている期間が長い。ここで本実施例とは別の動作として、１垂直走査期間を撮像フレーム期間と、ＡＦフレーム期間に分けずに、Ｎ行目からＮ＋１４行まで順に垂直走査回路１１２が選択する動作を説明する。この場合、Ｎ＋２行目とＮ＋３行目に着目すると、図５において破線で示した動作となる。このように、Ｎ行目とＮ＋１行目の画素１００の選択が開始される時間の差に対し、Ｎ＋１行目とＮ＋３行目の画素１００の選択が開始される時間の差が大きい。よって、画像形成用の信号を用いて形成した画像において、Ｎ＋１行目とＮ＋３行目とで被写体像の歪みが大きくなることがある。一方、本実施例の撮像装置では、撮像フレーム期間とＡＦフレーム期間とを分けているため、Ｎ行目とＮ＋１行目の画素１００の選択が開始される時間の差と、Ｎ＋１行目とＮ＋３行目の画素１００の選択が開始される時間の差とが等しくなっている。これにより、本実施例の撮像装置は、画像形成用の信号を用いて形成した画像において、被写体像の歪みを、上述した別の動作に対して低減することができる。
【００７５】
また、本実施例の撮像装置は、画像形成用の信号を出力する撮像フレーム期間と、焦点検出用の信号を出力するＡＦフレーム期間とを分けている。これにより、本実施例の撮像装置は、撮像装置の外部に設けられ、撮像装置が出力する信号を処理する信号処理部の信号処理動作を、撮像装置が画像形成用の信号と焦点検出用の信号とを混在して出力する場合に比して容易にすることができる。
【００７６】
尚、本実施例では、撮像フレーム期間の後にＡＦフレーム期間を設けていたが、この順序を逆にしても良い。
【００７７】
（実施例４）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。
【００７８】
図７（ａ）は、本実施例の画素１００の回路図である。図７（ａ）では、同じ行に属する２つの画素１００−１、画素１００−２を示している。図７（ａ）では、図１と同じ機能を有する部材は、図１（ａ）で付した符号を同じ符号が付されている。
【００７９】
画素１００−１は、転送制御線１０９Ａが、転送トランジスタ１０２Ａと転送トランジスタ１０２Ｂの両方のゲートに接続されている。画素１００−２は、転送制御線１０９Ａが転送トランジスタ１０２Ａのゲートに接続され、転送制御線１０９Ｂが転送トランジスタ１０２Ｂのゲートに接続されている。
【００８０】
図７（ｂ）は、図７（ａ）に示した回路を備える画素１００−１、画素１００−２を俯瞰した図である。図７（ｂ）では、図１と同じ機能を有する部材は、図１（ｂ）で付した符号を同じ符号が付されている。
【００８１】
図７（ａ）に示した画素１００−１、画素１００−２の駆動は、図６（ｂ）に示したものと同じとすることができる。垂直走査回路１１２が転送制御線１０９Ａに出力する信号ＰＴＸＡをハイレベルとすると、画素１００−１においては、光電変換素子１０１Ａと光電変換素子１０１Ｂのそれぞれの電荷を加算した電荷が入力ノード１０３Ａに転送される。一方、画素１００−２では、光電変換素子１０１Ａの電荷が入力ノード１０３Ｂに転送される。これにより、画素１００−１は、Ａ＋Ｂ信号を出力し、画素１００−２はＡ信号を出力する。次に、垂直走査回路１１２が、転送制御線１０９Ｂに出力する信号ＰＴＸＢをハイレベルとすると、画素１００−２において、光電変換素子１０１Ｂの電荷が入力ノード１０３Ｂに転送される。これにより、画素１００−２は、Ｂ信号を出力する。
【００８２】
このように、本実施例の撮像装置は、同じ行に位置する画素１００において、転送制御線１０９Ａに接続される転送トランジスタを画素ごとに異ならせる。これにより、垂直走査回路１１２が信号ＰＴＸＡをハイレベルとした場合に画素１００が出力する信号を、Ａ信号か、Ａ＋Ｂ信号かのいずれかとすることができる。
【００８３】
図７に示した画素１００−１、画素１００−２の構成は一例である。他の撮像装置の例を説明する。転送制御線１０９Ｂに画素１００−１の転送トランジスタ１０２Ａ、転送トランジスタ１０２Ｂの両方のゲートが接続され、画素１００−２の転送トランジスタ１０２Ｂが接続されるようにしても良い。この場合の動作は、図６（ｂ）に示した動作と同じとすることができる。
【００８４】
（実施例５）
本実施例の撮像装置について、実施例４と異なる点を中心に説明する。
【００８５】
本実施例の撮像装置は、実施例４の構成の撮像装置において、画素１００−２の光電変換素子１０１Ｂの電荷を、信号ＰＲＥＳがハイレベルの期間、リセットし続ける。つまり、図６（ｂ）に示した動作において、信号ＰＲＥＳがハイレベルの期間と、信号ＰＴＸＢがハイレベルの期間を同じとする。これにより、実施例２で述べた様に、画素１００−２において、光電変換素子１０１Ａの電荷が入力ノード１０３Ｂに転送された際の、光電変換素子１０１Ｂの電荷の入力ノード１０３Ｂへの漏れ出しを低減することができる。
【００８６】
（実施例６）
本実施例の撮像装置について、実施例５と異なる点を中心に説明する。
【００８７】
図８は、本実施例の撮像装置の画素を俯瞰した図である。図８では、マイクロレンズ３００の図示、および転送トランジスタ１０２Ａ、転送トランジスタ１０２Ｂの符号の付与を省略している。図８の画素においてもマイクロレンズ３００、転送トランジスタ１０２Ａ、転送トランジスタ１０２Ｂの配置は図７（ｂ）に示したものと同じである。
【００８８】
図８（ａ）〜（ｇ）に示した画素の動作は、実施例５で述べた様に、図６（ｂ）の動作に対して、信号ＰＲＥＳがハイレベルの期間と、信号ＰＴＸＢのハイレベルの期間とを同じとした動作である。本実施例の撮像装置は、図８（ａ）〜（ｆ）に示したように、転送制御線１０９Ａ、転送制御線１０９Ｂに対して接続される転送トランジスタを、画素ごとに異ならせる。本実施例の撮像装置は、複数行の画素１００を、図８（ａ）〜（ｆ）のそれぞれの画素行を混在させた構成とする。これにより、信号ＰＴＸＡ、信号ＰＴＸＢのパルスを画素行ごとに制御を変更せずに、画素行ごとに出力される信号の組み合わせを異ならせることができる。
【００８９】
また、図１０に示した撮像装置の場合には、図８（ｂ）、図８（ｃ）、図８（ｆ）のそれぞれを単独あるいは複数を組み合わせて用いることができる。尚、図８（ｂ）、図８（ｃ）、図８（ｄ）では、入力ノード１０３が転送トランジスタ１０２Ａ、転送トランジスタ１０２Ｂに共通して接続されていた。図１０の撮像装置に適用した場合には、転送トランジスタ１０２Ａと転送トランジスタ１０２Ｂは互いに異なる入力ノード１０３に接続される。
【００９０】
（実施例７）
本実施例の撮像装置について、実施例６と異なる点を中心に説明する。
【００９１】
図９は、本実施例の撮像装置の画素１００−１、画素１００−２を示した回路図である。本実施例の撮像装置は、Ａ信号を出力する画素１００−２の転送トランジスタ１０２Ｂのゲートが、リセット制御線１１０に接続されている。また、画素１００−１、画素１００−２が配された画素行には、転送制御線１０９Ｂが設けられていない。この図９の画素１００−１、画素１００−２の画素行の動作は、信号ＰＴＸＢが画素１００−１、画素１００−２に供給されない点を除いて、図６（ｂ）の動作と同じである。図９の画素１００−２においても信号ＰＲＥＳがハイレベルの期間、光電変換素子１０１Ｂの電荷がリセットされる。これにより、本実施例の撮像装置においても、実施例６の撮像装置と同じ効果を得ることができる。また、本実施例の撮像装置は、転送制御線１０９Ｂを設けない画素行を配することができる。撮像装置の配線の数が減ることにより、撮像装置のレイアウトの自由度の向上と、製造コストの低減の効果を得ることができる。
【００９２】
（実施例８）
実施例１〜７で述べた撮像装置を撮像システムに適用した場合の実施例について述べる。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１１に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。
【００９３】
図１１に例示した撮像システムは、レンズの保護のためのバリア１５１、被写体の光学像を撮像装置１５４に結像させるレンズ１５２、レンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２、絞り１５３は撮像装置１５４に光を集光する光学系である。また、図１１に例示した撮像システムは撮像装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。
【００９４】
出力信号処理部１５５は、撮像装置１５４が出力する信号をデジタル信号に変換するＡＤ変換を行う。また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。
【００９５】
図１１に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５６、外部コンピュータ等と通信する為の外部インターフェース部１５７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９、記録媒体１５９に記録または読み出しを行うための記録媒体制御インターフェース部１５８を有する。さらに固体撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。
【００９６】
撮像装置１５４は、Ａ信号、Ｂ信号、Ａ＋Ｂ信号を出力する。出力信号処理部１５５は、それぞれの信号をデジタル信号にＡＤ変換する。Ａ信号をＡＤ変換して得た信号を、デジタルＡ信号とする。また、Ｂ信号をＡＤ変換して得た信号を、デジタルＢ信号とする。また、Ａ＋Ｂ信号をＡＤ変換して得た信号を、デジタルＡ＋Ｂ信号とする。
【００９７】
出力信号処理部１５５は、デジタルＡ信号とデジタルＢ信号とを用いて、位相差検出方式の焦点検出が行う。また、出力信号処理部１５５はデジタルＡ＋Ｂ信号を用いて画像の形成を行う。
【００９８】
以上のように、本実施例の撮像システムは、撮像装置１５４を適用して焦点検出動作と画像を形成する撮像動作とを行うことが可能である。
【００９９】
尚、本実施例では、出力信号処理部１５５が、ＡＤ変換を行う例を説明した。他の例として、撮像装置１５４が、画素１００の設けられた列に対応して設けられた読み出し回路がＡＤ変換を行うようにしても良い。この場合には、撮像装置１５４が出力する信号はデジタル信号であるので、出力信号処理部１５５のＡＤ変換動作は行わないようにすることができる。この場合には、出力信号処理部１５５は、撮像装置１５４から出力されるデジタル信号を用いて、焦点検出動作と撮像動作とを行う。
【０１００】
なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。
【符号の説明】
【０１０１】
１００  画素
１０１  光電変換素子
１０２  転送トランジスタ
１０３  入力ノード
１０４  増幅トランジスタ（増幅部）
１０５  リセットトランジスタ
１０６  選択トランジスタ
１０７  共通出力線
【図１】
0006580069.tif 000002
【図２】
0006580069.tif 000003
【図３】
0006580069.tif 000004
【図４】
0006580069.tif 000005
【図５】
0006580069.tif 000006
【図６】
0006580069.tif 000007
【図７】
0006580069.tif 000008
【図８】
0006580069.tif 000009
【図９】
0006580069.tif 000010
【図１０】
0006580069.tif 000011
【図１１】
0006580069.tif 000012