(57)【特許請求の範囲】
【請求項１】
光電変換素子を備える画素が行列状に配置された画素部と、
信号線と、
前記画素がリセットされた状態に応じた第１の信号、および、前記光電変換素子での光電変換によって生じた電荷に基づく第２の信号を前記信号線に出力する読み出し回路と、
増幅器およびクランプ容量を備え、前記クランプ容量の一端が前記信号線に接続され、他端が前記増幅器の入力端子に接続される信号出力回路と、
前記増幅器の出力信号と基準信号との差分に基づく補正信号を生成する補正回路と、
前記補正信号を保持し、かつ、前記信号線に前記第１の信号が出力される際に、保持された前記補正信号を前記増幅器の前記入力端子に印加するように構成された保持回路と、
を有することを特徴とする固体撮像装置。
【請求項２】
光電変換素子を備える画素が行列状に配置された画素部と、
複数の信号線と、
前記画素からの信号を前記複数の信号線に出力する読み出し回路と、
前記複数の信号線の対応する１つに接続され、前記画素からの信号を増幅する増幅器をそれぞれが有する複数の信号出力回路と、
それぞれが前記複数の信号出力回路の１つの前記増幅器の出力信号と基準信号との差分に基づく複数の補正信号を生成するように、前記複数の信号出力回路に対して共通に設けられた補正回路と、
前記複数の信号出力回路に対応して設けられ、それぞれが、前記補正信号を保持し、かつ、保持された前記補正信号を対応する前記増幅器の入力端子に印加するように構成された複数の保持回路と、
を有することを特徴とする固体撮像装置。
【請求項３】
複数対の前記信号出力回路および前記保持回路を備え、
前記補正回路は、前記複数対のうちの選択された一対の前記信号出力回路および前記保持回路において、前記補正信号を前記増幅器の前記入力端子に印加することを特徴とする
請求項１に記載の固体撮像装置。
【請求項４】
前記基準信号を出力する第２の増幅器を備えることを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記信号出力回路に接続された出力端子を備えることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記基準信号は前記光電変換素子からの信号に依存しない固定電圧であることを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記第２の増幅器は複数の前記信号出力回路において共有されることを特徴とする
請求項４に記載の固体撮像装置。
【請求項８】
前記信号出力回路、前記補正回路、前記保持回路はフィードバックループの一部を構成し、
前記保持回路は、前記フィードバックループをクローズの状態にしながら前記補正信号に基づいて前記出力信号のレベルを補正する第１の補正と、前記フィードバックループをオープンの状態にしながら、前記第１の補正時に保持した前記補正信号に基づいて前記出力信号のレベルを補正する第２の補正とを行うことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
【請求項９】
前記保持回路は、水平ブランキング期間において前記第１の補正を行い、水平走査期間において前記第２の補正を行うことを特徴とする請求項８に記載の固体撮像装置。
【請求項１０】
前記画素部は遮光画素行を含み、
前記保持回路は、前記遮光画素行の水平ブランキング期間において前記第１の補正を行うことを特徴とする請求項９に記載の固体撮像装置。
【請求項１１】
前記画素部は無効画素領域を含み、
前記保持回路は、水平ブランキング期間において、前記無効画素領域のいずれか一つの無効画素からの信号に基づいて前記第１の補正を行うことを特徴とする請求項９に記載の固体撮像装置。
【請求項１２】
前記無効画素領域は、前記信号出力回路と少なくとも同数の列の前記無効画素を含み、
前記保持回路は、前記信号出力回路に対応する前記無効画素からの信号に基づき前記第１の補正を行うことを特徴とする請求項１１に記載の固体撮像装置。
【請求項１３】
Ｎ対（Ｎは自然数）の前記信号出力回路および前記保持回路を有し、
１回の水平ブランキング期間にＮ／Ｍ対（ＭはＮの公約数）の前記信号出力回路および前記保持回路において前記第１の補正を行い、Ｍ回の水平ブランキング期間によってＮ対の前記信号出力回路および前記保持回路において前記第１の補正を行うことを特徴とする、請求項８乃至１２のいずれか１項に記載の固体撮像装置。
【請求項１４】
前記Ｍの値を変更可能な制御回路を有することを特徴とする、請求項１３に記載の固体撮像装置。
【請求項１５】
前記保持回路は前記補正信号を保持する保持容量を備えることを特徴とする、請求項１乃至１４のいずれか１項に記載の固体撮像装置。
【請求項１６】
前記保持回路はシングル入力型の増幅器を備えることを特徴とする、請求項１乃至１５のいずれか１項に記載の固体撮像装置。
【請求項１７】
前記保持回路は、前記補正信号をデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号を保持するメモリと、前記保持された前記デジタル信号をアナログ信号の補正信号として前記信号出力回路に出力するＤ／Ａ変換器とを有することを特徴とする、請求項１乃至１４のいずれか１項に記載の固体撮像装置。
【請求項１８】
請求項１乃至１７のいずれか１項に記載の固体撮像装置と、前記固体撮像装置が出力する信号を処理する信号処理部と、
を有することを特徴とする撮像システム。
【請求項１９】
信号線と、
基準を示す第１の信号、および、光電変換によって生じた電荷に基づく第２の信号を前記信号線に出力する読み出し回路と、
増幅器およびクランプ容量を備え、前記クランプ容量の一端が前記信号線に接続され、他端が前記増幅器の入力端子に接続される信号出力回路と、
前記増幅器の出力信号と基準信号との差分に基づく補正信号を生成する補正回路と、
前記補正信号を保持し、かつ、前記信号線に前記第１の信号が出力される際に、保持された前記補正信号を前記増幅器の前記入力端子に印加するように構成された保持回路と、
を有することを特徴とする信号出力装置。
【請求項２０】
複数の信号線と、
前記複数の信号線の対応する１つに接続され、光電変換によって生じた電荷に基づく信号を増幅する増幅器をそれぞれが有する複数の信号出力回路と、
それぞれが前記複数の信号出力回路の１つの前記増幅器の出力信号と基準信号との差分に基づく複数の補正信号を生成するように、前記複数の信号出力回路に対して共通に設けられた補正回路と、
前記複数の信号出力回路に対応して設けられ、それぞれが、前記補正信号を保持し、かつ、保持された前記補正信号を対応する前記増幅器の入力端子に印加するように構成された複数の保持回路と、
を有することを特徴とする信号出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および撮像システムに関する。
【背景技術】
【０００２】
近年、画像の高画質化の要求に伴い、出力信号のオフセット電圧を補正する装置が案出されている。例えば、特開平１１−０２７１１２号公報に記載の画像読取装置は、マルチチップのリニアセンサを備え、各チップはオフセット電圧の補正回路を備えている。選択されたチップの補正回路は基準電圧を出力し、選択されていないチップの補正回路は基準電圧に基づきオフセット電圧を補正する。これにより、各チップの出力信号におけるオフセット電圧差の低減が図られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−０２７１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の装置においては、選択されていないチップの補正回路にオフセット電圧が存在する場合には、オフセット電圧が補正されずに残存し、画像の劣化の要因となりうる。また、チップ外部の信号処理回路において、各チップからの出力信号と基準電圧との差分演算を行う場合、オフセット電圧に起因して信号処理回路においてダイナミックレンジが制限されてしまうことがある。例えば、チップに光が照射されていない際の出力信号と基準電圧との間に電圧差がある場合、信号処理回路の入力電圧範囲を最大限に利用できないことがある。
【課題を解決するための手段】
【０００５】
本発明の一実施形態としての固体撮像装置は、光電変換素子を備える画素が行列状に配置された画素部と、信号線と、前記画素がリセットされた状態に応じた第１の信号、および前記光電変換素子での光電変換によって生じた電荷に基づく第２の信号を前記信号線に出力する読み出し回路と、増幅器およびクランプ容量を備え、前記クランプ容量の一端が前記信号線に接続され、他端が前記増幅器の入力端子に接続される信号出力回路と、前記増幅器の出力信号と基準信号との差分に基づく補正信号を出力する補正回路と、前記補正信号を保持し、かつ、前記信号線に前記第１の信号が出力される際に、保持された前記補正信号を前記増幅器の前記入力端子に印加するように構成された保持回路とを有する。
【０００６】
本発明の他の実施形態としての固体撮像装置は、光電変換素子を備える画素が行列状に配置された画素部と、複数の信号線と、前記画素からの信号を前記複数の信号線に出力する読み出し回路と、前記複数の信号線の対応する１つに接続され、前記画素からの信号を増幅する増幅器をそれぞれが有する複数の信号出力回路と、それぞれが前記複数の信号出力回路の１つの前記増幅器の出力信号と基準信号との差分に基づく複数の補正信号を生成するように、前記複数の信号出力回路に対して共通に設けられた補正回路と、前記複数の信号出力回路に対応して設けられ、それぞれが、前記補正信号を保持し、かつ、保持された前記補正信号を対応する前記増幅器の入力端子に印加するように構成された複数の保持回路とを有する。
【発明の効果】
【０００７】
固体撮像装置から画素信号を出力する際に、画像信号の劣化要因となりうる増幅器のオフセット成分を補正し、固体撮像装置からの画素信号を受ける画像信号処理部のダイナミックレンジを有効に利用するとともに、画像処理部の処理負担を軽減することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る固体撮像装置のブロック図である。
【図２】本発明の第１実施形態に係る固体撮像装置のタイミングチャートである。
【図３】本発明の第１実施形態に係る固体撮像装置の画素部および補正処理を説明するための図である。
【図４】本発明の第２実施形態に係る固体撮像装置の画素部および補正処理を説明するための図である。
【図５】本発明の第３施形態に係る保持回路のブロック図である。
【図６】本発明の第１実施形態に係る画素回路の一例を示す図である。
【図７】本発明の第４実施形態に係る出力回路のブロック図である。
【図８】本発明の第４実施形態に係る固体撮像装置のタイミングチャートである。
【図９】本発明の第５実施形態に係る固体撮像装置のタイミングチャートである。
【図１０】本発明の第５実施形態に係る固体撮像装置のタイミングチャートの他の例である。
【図１１】本発明の第６実施形態に係る出力回路のブロック図である。
【図１２】本発明の第６実施形態に係る固体撮像装置のタイミングチャートである。
【図１３】本発明の第７実施形態に係る出力回路のブロック図である。
【図１４】本発明の第８実施形態に係る撮像システムのブロック図である。
【発明を実施するための形態】
【０００９】
次に、本発明の実施形態について図面を参照して詳細に説明する。
【００１０】
（第１実施形態）
図１は、本発明の第１実施形態に係る固体撮像装置のブロック図である。固体撮像装置は、画素部１、垂直走査回路２、読み出し回路３、水平走査回路４、出力回路５、制御回路６を備えるＣＭＯＳイメージセンサである。画素部１は、行列状に配置された複数の有効画素１ａと、有効画素１ａの周辺に配列された複数の遮光画素１ｂとを備える。有効画素１ａ、遮光画素１ｂは、例えば図６に示されたよう、光電変換素子ＰＤ、転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４、浮遊拡散部（フローティング・ディフュージョン）ＦＤを備える。光電変換素子ＰＤは、例えばフォトダイオードから構成され、照射された光に応じた電荷を発生させる。転送トランジスタＭ１は光電変換素子ＰＤに発生した電荷を浮遊拡散部ＦＤに転送する。リセットトランジスタＭ２は浮遊拡散部ＦＤの電位を所定の電圧（電源電圧）にリセットする。転送トランジスタＭ１とリセットトランジスタＭ２を同時にオンさせることにより、光電変換素子ＰＤの電荷がリセットされる。増幅トランジスタＭ３は、浮遊拡散部ＦＤの電位に応じてソースの電位が変わるソースフォロアとして動作する。選択トランジスタＭ４は増幅トランジスタＭ３のソースを信号線１ｃに接続する。読み出すべき行の選択トランジスタＭ４をオンさせることで、当該行の光電変換素子ＰＤの電荷に応じた電圧が信号線１ｃに出力される。図示されていないが、信号線１ｃには電流回路が接続されている。トランジスタＭ１〜Ｍ４はＮチャネルトランジスタに限定されることなく、ＰチャネルＭＯＳトランジスタであっても良い。また、複数の光電変換素子ＰＤが１つの増幅トランジスタＭ３を共有しても良い。
【００１１】
遮光画素１ｂには遮光膜が形成され、光電変換素子ＰＤへの入射光が遮られる。また、有効画素１ａの光電変換素子ＰＤ以外の回路部分においても遮光膜が形成され得る。有効画素１ａの光電変換素子ＰＤには、分光感度特性を制御するためのカラーフィルタ、集光のためのマイクロレンズが設けられている。また、各光電変換部間には混色を防ぐための遮光膜が形成され得る。さらに、画素部１には、有効画素１ａ、遮光画素１ｂの他に、光電変換部を有さないダミー画素などのように画像を出力しない画素が含まれ得る。
【００１２】
図１に戻り、垂直走査回路２は制御回路６からの信号を受けて、画素部１の読取走査を行う。すなわち、垂直走査回路２は画素１ａ、１ｂのトランジスタＭ１〜Ｍ４のゲートに印加される制御信号を駆動し、画素１ａ、１ｂを行毎に読み出す。読み出された画素信号は信号線１ｃを介して読み出し回路３に入力される。読み出し回路３は信号線１ｃ毎の列増幅回路を備え、信号線１ｃを介して入力された画素信号を増幅し、信号線ｈ０に出力する。水平走査回路４は、列増幅回路に接続されたスイッチと、該スイッチをオンまたはオフに制御するための制御信号を供給する。水平走査回路４がスイッチを順次オンにすることにより、選択された行の画素信号が信号線ｈ０を介して出力回路５に出力される。
【００１３】
出力回路５は、信号出力回路１０、補正回路Ａｆｂ、保持回路３０、増幅器Ａ２、スイッチＳＷ１、ＳＷ２を備える。信号出力回路１０は増幅器Ａ１、クランプ容量Ｃ１を備え、クランプ容量の一端は信号線ｈ０に接続され、他端は増幅器Ａ１の入力端子に接続されている。すなわち、信号線ｈ０はクランプ容量Ｃ１を介して増幅器Ａ１の入力端子に接続され、増幅器Ａ１の出力端子ＯＵＴＳから信号が出力される。増幅器Ａ２の入力端子には基準信号ＶＲＥＦが入力されており、出力端子ＯＵＴＮからは基準信号ＶＲＥＦに基づく信号が出力される。基準信号ＶＲＥＦは光電変換素子からの信号に依存しない固定電圧である。増幅器Ａ１、Ａ２は信号を低インピーダンスで出力するバッファアンプを備えることが好ましいが、電圧増幅回路を備えても良い。第２の増幅器としての増幅器Ａ２は増幅器Ａ１と同様に構成され、オフセット電圧、増幅率などの電気的特性は互いにほぼ同一であることが望ましい。出力端子ＯＵＴＳ、ＯＵＴＮは図示されていないアナログ・フロント・エンドの差動増幅器に接続される。
【００１４】
補正回路Ａｆｂは差動入力対を備え、一方の入力端子はスイッチＳＷ１を介して出力端子ＯＵＴＳに接続され、他方の入力端子はスイッチＳＷ２を介して出力端子ＯＵＴＮに接続されている。補正回路Ａｆｂは出力信号と基準信号との差分を増幅し、補正信号を生成する。
【００１５】
保持回路３０は、スイッチＳＷ３、保持容量Ｃ３、増幅器Ａ３を備える。補正回路Ａｆｂの出力端子はスイッチＳＷ３を介して保持容量Ｃ３に接続されている。すなわち、スイッチＳＷ３の一端は補正回路Ａｆｂの出力端子に接続され、スイッチＳＷ３の他端は保持容量Ｃ３の一端に接続されている。保持容量Ｃ３の他端は基準電位であるグランド端子に接続されている。スイッチＳＷ３がオンとなることにより、保持容量Ｃ３は補正回路Ａｆｂから出力された補正信号を保持可能となる。保持容量Ｃ３の一端はシングル入力型の増幅器Ａ３の入力端子に接続され、増幅器Ａ３の出力端子はスイッチＳＷ４の一端に接続されている。スイッチＳＷ４の他端は増幅器Ａ１の入力端子に接続されている。スイッチＳＷ４がオンとなることにより、補正信号が増幅器Ａ１の入力端子に印加される。
【００１６】
増幅器Ａ１、補正回路Ａｆｂ、保持回路３０は負帰還回路（フィードバックループ）の一部を構成している。スイッチＳＷ１〜ＳＷ４がすべてオンとなることによりフィードバックループはクローズの状態となり、スイッチＳＷ１〜ＳＷ４のいずれかがオフとなることによりフィードバックループはオープンの状態となる。増幅器Ａ１、Ａ３、補正回路Ａｆｂのそれぞれの増幅率を変更することにより、負帰還回路の安定性、応答速度を調整することができる。スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は例えば制御回路６によって駆動され得る。信号出力回路１０のオフセット電圧を補正するためには、補正回路Ａｆｂのオフセット電圧はできるだけ小さいことが望ましい。ここで、補正回路Ａｆｂのオフセット電圧は微小なΔｖであるものとする。
【００１７】
図２は、本実施形態に係る固体撮像装置のタイミングチャートであって、画素信号を順次読み出すタイミングチャートを示している。ここで、１フレームの所定行の最終列の画素信号が読み出されてから次の行の先頭列の画素信号が読み出されるまでの期間を水平ブランキング期間Ｈｂｌｋとする。画素信号を順次読み出す期間を水平走査期間Ｈｓｃａｎとする。出力回路５は、水平ブランキング期間Ｈｂｌｋにおいて補正信号を出力することによって、増幅器Ａ１の出力信号のレベルを補正し、増幅器Ａ１と増幅器Ａ２とのオフセット電圧を低減する（第１の補正）。保持回路３０は第１の補正時における補正信号を保持容量Ｃ３に保持する。その後、水平走査期間Ｈｓｃａｎにおいて、出力回路５は、保持された補正信号を用いて出力信号のレベルを補正し、画素１ａ、１ｂのリセット状態に応じたＮ信号（第１の信号）と光電変換で生じた電荷に基づくＳ信号（第２の信号）とを、出力端子ＯＵＴＳから順次出力する（第２の補正）。画素１ａ、１ｂのリセット状態は、リセットトランジスタＭ２をオンし、浮遊拡散部ＦＤの電位をリセットすることにより得られる。
【００１８】
以下、図２のタイミングチャートを詳述する。時刻ｔ０において水平ブランキング期間Ｈｂｌｋが開始し、このとき、スイッチＳＷ１〜ＳＷ４はオフとなっている。時刻ｔ１において、スイッチＳＷ４がオンとなり、保持容量Ｃ３の初期電圧が増幅器Ａ１の入力端子に印加される。このとき、出力端子ＯＵＴＳ、ＯＵＴＮの間には、保持容量Ｃ３の初期電圧と増幅器Ａ１と増幅器Ａ２のオフセット電圧とによって規定される電圧差が生じている。次に、時刻ｔ２において、スイッチＳＷ１、ＳＷ２、ＳＷ３がオンとなり、増幅器Ａ１の出力端子ＯＵＴＳから、補正回路Ａｆｂ、保持回路３０を介して増幅器Ａ１の入力端子に至るフィードバックループが形成される。補正回路Ａｆｂに出力端子ＯＵＴＳと出力端子ＯＵＴＮのそれぞれの電圧が入力され、補正回路Ａｆｂは両者の差分電圧に基づく補正信号を保持回路３０に出力する。保持回路３０は補正信号を保持容量Ｃ３に保持するとともに、増幅器Ａ３を介して増幅器Ａ１の入力端子、すなわちクランプ容量の他端に出力する。出力端子ＯＵＴＳ、ＯＵＴＮの間のオフセット電圧に基づく補正信号を増幅器Ａ１に負帰還入力することにより、オフセット電圧を低減することができる。増幅器Ａ１、Ａ２の各々のオフセット電圧も含めて補正することができる。
【００１９】
時刻ｔ３において、スイッチＳＷ１、ＳＷ２、ＳＷ３がオフとなり、フィードバックループがオープンの状態となる。このとき、保持容量Ｃ３には補正信号の電圧が保持され続ける。時刻ｔ４において、スイッチＳＷ４がオフとなり、クランプ容量の他端に補正信号が出力されなくなる。
【００２０】
時刻ｔ５において、水平ブランキング期間Ｈｂｌｋから水平走査期間Ｈｓｃａｎへと移行する。画素１ａにおいて、転送トランジスタＭ１、リセットトランジスタＭ２がオンとなり、光電変換素子ＰＤ、浮遊拡散部ＦＤの電位が電源電圧ＶＤＤにリセットされる。選択トランジスタＭ４がオンとなり、リセット時の浮遊拡散部ＦＤの電位に基づくＮ信号が信号線１ｃに出力され、読み出し回路３によって増幅された後、信号線ｈ０に出力される。時刻ｔ６において、信号線ｈ０からＮ信号が出力されるタイミングに同期して、スイッチＳＷ４がオンとなる。保持回路３０は水平ブランキング期間Ｈｂｌｋにおいて保持した補正信号を増幅器Ａ１の入力端子に出力し、Ｎ信号の電圧を補正信号の電圧にクランプする。これにより、Ｎ信号の出力時において、出力端子ＯＵＴＳと出力端子ＯＵＴＮとの間の差分電圧を無くし、若しくは低減することができる。
【００２１】
次に、リセットトランジスタＭ２がオフとなり、転送トランジスタＭ１がオンとなることで、光電変換素子ＰＤから光電変換による電荷が浮遊拡散部ＦＤに転送される。選択トランジスタＭ４がオンとなり、光電変換時の電荷に基づくＳ信号が信号線１ｃを介して読み出し回路３に入力され、信号線ｈ０へと出力される。時刻ｔ７において、スイッチＳＷ４がオフとなり、増幅器Ａ１の入力端子は保持回路３０から電気的に切り離される。Ｓ信号がクランプ容量Ｃ１を介して増幅器Ａ１の入力端子に入力されると、入力端子の電圧はＳ信号とＮ信号との電圧差だけ変化する。すなわち、Ｓ信号からＮ信号を差し引いた（Ｓ−Ｎ）信号が増幅器Ａ１の入力端子に入力される。これにより、画素部１、読み出し回路３を構成する素子の特性ばらつきに起因するノイズ成分をＳ信号から除去することができる。すなわち、固定パターンノイズの無い画素信号を出力端子ＯＵＴＳ、ＯＵＴＮから出力することができる。
【００２２】
また、Ｎ信号入力時（時刻ｔ６〜ｔ７）において、増幅器Ａ１の入力端子は補正信号の電圧にクランプされている。このため、Ｓ信号入力時（時刻ｔ７〜ｔ８）において、増幅器Ａ１の入力端子は補正信号の電圧を基準としてＳ信号およびＮ信号の電圧差だけ変化し、オフセット電圧が除去された（Ｓ−Ｎ）信号が増幅器Ａ１から出力される。
【００２３】
時刻ｔ８において、信号線ｈ０からＮ信号が出力され、スイッチＳＷ４がオンとなる。保持回路３０は増幅器Ａ１の入力端子に補正信号を印加し、Ｎ信号におけるオフセット電圧が除去される。時刻ｔ９において、スイッチＳＷ４がオフとなり、増幅器Ａ１の入力端子にＳ信号が入力されると、信号出力回路１０は（Ｓ−Ｎ）信号におけるオフセット成分が除去された画素信号を出力する。以下、水平走査期間Ｈｓｃａｎが終了するまで、同様の処理を繰り返し実行する。
【００２４】
本実施形態によれば、画素信号におけるオフセット電圧を除去し、Ｎ信号のオフセット電圧を微小な電圧Δｖに低減することができる。出力回路５の外部の画像信号処理部の入力回路が差動増幅器により構成されている場合、画像信号処理部の入力電圧範囲を最大限利用することができ、画素信号のダイナミックレンジを大きくすることが可能となる。
【００２５】
ここで、増幅器Ａ１のオフセット電圧をＶｏｆｆｓ、増幅器Ａ２のオフセット電圧をＶｏｆｆｎ、補正回路Ａｆｂのオフセット電圧をΔｖとする。オフセット補正を行わない場合、基準信号ＶＲＥＦの出力時における出力端子ＯＵＴＳ、ＯＵＴＮのそれぞれの電圧、および差分電圧は以下のようになる。
ＯＵＴＳ＝ＶＲＥＦ＋Ｖｏｆｆｓ
ＯＵＴＮ＝ＶＲＥＦ＋Ｖｏｆｆｎ
ＯＵＴＳ−ＯＵＴＮ＝Ｖｏｆｆｓ−Ｖｏｆｆｎ
【００２６】
本実施形態においては、基準信号ＶＲＥＦの出力時における出力端子ＯＵＴＳ、ＯＵＴＮのそれぞれの電圧、および差分電圧は以下のようになる。
ＯＵＴＳ＝ＶＲＥＦ＋Ｖｏｆｆｎ＋Δｖ
ＯＵＴＮ＝ＶＲＥＦ＋Ｖｏｆｆｎ
ＯＵＴＳ−ＯＵＴＮ＝Δｖ
【００２７】
上述の式において、オフセット補正を行わない場合における差分電圧はＶｏｆｆｓ−Ｖｏｆｆｎとなり、オフセット補正を行った場合における差分電圧は微小なΔｖとなることが確認できる。一般的には、高速アンプのオフセット電圧は大きいため、差動出力のオフセットは、｜Ｖｏｆｆｓ−Ｖｏｆｆｎ｜＞＞Δｖとなる。従って、例えば設計仕様上、出力回路５においてオフセット電圧の大きな増幅器Ａ１、Ａ２を使用する必要がある場合、本実施形態の効果は特に顕著となる。
【００２８】
図３は、本実施形態に係る固体撮像装置の画素部および補正処理を説明するための図である。図３（ａ）において、画素部１はｍ行ｎ列の画素から構成され、複数の有効画素からなる有効画素領域と複数の遮光画素からなる遮光画素領域とを備える。画素部１の第１行から第ｍ行に向かって行走査が行われ、第１列から第ｎ列に向かって列走査がなされるものとする。第１行から第ｉ行までをＡ行、第（ｉ＋１）行から第ｍ行までをＢ行とする。Ａ行は遮光画素１ｂのみから構成された遮光画素行であり、Ｂ行は第１列から第ｊ列までの遮光画素と、第（ｊ＋１）列から第ｎ列までの有効画素とから構成される。
【００２９】
図３（ｂ）に示されたように、Ａ行の読み出し走査の後、Ｂ行の読み出し走査が行われる。出力回路５は、Ａ行のブランキング期間Ｈｂｌｋにおいてオフセット補正を行い、水平走査期間Ｈｓｃａｎにおいて遮光画素からの信号を出力する。続いて、出力回路５は、Ｂ行のブランキング期間Ｈｂｌｋにおいてオフセット補正を行ない、水平走査期間Ｈｓｃａｎにおいて列走査された遮光画素および有効画域からの信号を順に出力する。水平ブランキング期間Ｈｂｌｋ毎に保持容量Ｃ３に補正信号が保持されるため、水平走査期間Ｈｓｃａｎにおいて補正信号が変動するのを最小限に抑えることができる。従って、保持容量Ｃ３の電圧値がリーク等により変動する可能性がある場合においても、行方向のシェーディングを抑え、安定した画像信号を得ることができる。
【００３０】
図３（ｃ）に示されたように、オフセット補正をＡ行の水平ブランキング期間Ｈｂｌｋにおいてのみ行っても良い。Ａ行のブランキング期間Ｈｂｌｋにおいて、出力回路５はオフセット補正を行った後、水平走査期間Ｈｓｃａｎにおいて列走査された遮光画素からの信号を出力する。Ｂ行においては、出力回路５はオフセット補正を行わずに、遮光画素および有効画素からの信号を順に出力する。有効画素領域の読み出し期間において補正信号は一定に保持されるため、有効画素領域において横縞状のノイズの無い安定した画像信号を得ることができる。
【００３１】
以上述べたように、本実施形態においては、固体撮像装置から画素信号と基準信号ＶＲＥＦとを出力する際に、画素信号と基準信号ＶＲＥＦとのオフセット電圧を無くし、若しくは低減することができる。これにより、後段の信号処理回路における差動増幅器の入力電圧範囲を最大限に利用することができる。また、信号処理回路においてオフセット補正を行う必要が無くなり、信号処理回路における処理負担を軽減することができる。さらに、本実施形態によれば、クランプ容量の電圧をＮ信号に基づく電圧にクランプすることにより、相関二重サンプリング（ＣＤＳ：ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ）処理を行うことができ、ノイズ成分を除去した画素信号を得ることができる。
【００３２】
（第２実施形態）
図４は、第２実施形態に係る固体撮像装置の画素部および補正処理を説明するための図である。本実施形態に画素部１は、有効画素領域に隣接した無効画素領域を備え、出力回路５は無効画素領域のいずれか１つの無効画素からの画素信号に基づきオフセット補正を行う。以下、第１実施形態と異なる構成を中心に説明する。
【００３３】
図４（ａ）において、画素部１はｍ行ｎ列の画素から構成され、第１行から第ｉ行までのＡ行、第（ｉ＋１）行から第ｍ行までのＢ行を含む。Ａ行は第１列から第ｋ列までの遮光画素領域と、第（ｋ＋１）列から第ｎ列までの無効画素領域とを含む。Ｂ行は第１列から第ｊ列までの遮光画素領域と、第（ｊ＋１）列から第ｋ列までの有効画素領域と、第（ｋ＋１）列から第ｎ列までの無効画素領域とを含む。無効画素領域は光電変換素子を有しないＮＵＬＬ画素を含み得る。
【００３４】
図４（ｂ）に示されたように、Ａ行のブランキング期間Ｈｂｌｋにおいて、読み出し回路３は無効画素領域からいずれか１つの無効画素の画素信号を読み出し、保持回路３０は読み出された画素信号に基づく補正信号を信号出力回路１０に出力する。これにより、クランプ容量Ｃ１の電圧は補正信号の電圧に固定される。この電圧は、ブランキング期間Ｈｂｌｋの終了後に読み出されるＮ信号に基づく補正信号の電圧にほぼ等しい。このため、水平走査期間Ｈｓｃａｎの画素信号読み出し開始時において、電圧が静定するまでの時間を短縮することができる。なお、オフセット補正を行っている際に信号線ｈ０の電圧が変動しないように、クランプ容量Ｃ１の読み出し回路３の側の端子、すなわち信号線ｈ０は低インピーダンス状態であることが望ましい。Ａ行の水平走査期間Ｈｓｃａｎにおいては、出力回路５は遮光画素および無効画素からの信号を順に出力する。図示されていないが、Ｂ行のブランキング期間Ｈｂｌｋにおいても出力回路５は無効画素領域のいずれか１つの画素信号に基づきオフセット補正を行う。Ｂ行の水平走査期間Ｈｓｃａｎにおいて、出力回路５は有効画素および無効画素の信号を順に出力する。本実施形態においても第１実施形態と同様の効果を奏することができる。
【００３５】
（第３実施形態）
上述の第１、第２実施形態においては補正信号はアナログ信号であるが、補正信号をデジタル信号に変換しても良い。図５は第３実施形態に係る保持回路３０ａのブロック図である。以下、第１実施形態と異なる構成を中心に説明する。保持回路３０ａはＡ／Ｄ変換器３０１ａ、Ｄ／Ａ変換器３０２ａを備える。Ａ／Ｄ変換器３０１ａは補正回路Ａｆｂからの補正信号をデジタル信号に変換し、保持する。Ｄ／Ａ変換器３０２ａは保持されたデジタル信号をアナログ信号に変換し、オフセット補正のための補正信号として出力する。
【００３６】
なお、出力回路５が複数の信号出力回路１０を備える場合には、Ａ／Ｄ変換器３０１ａからのデジタル信号を保持するためのメモリとＤ／Ａ変換器３０２ａとを信号出力回路１０毎に設け、各信号出力回路１０におけるオフセット補正を行ってもよい。図１において、読み出し回路３から１本の信号線ｈ０に画素信号が出力されるが、複数本の信号線ｈ０を水平走査期間Ｈｓｃａｎに順次選択し、増幅器Ａ１から出力してもよい。例えば、２本の信号線ｈ０のいずれかを選択し、クランプ容量Ｃ１に出力する選択スイッチを設けても良い。本実施形態においては、補正信号をデジタル信号として保持することにより、保持容量のリーク等に起因する補正信号の変動を回避することができる。
【００３７】
（第４実施形態）
図７は、本発明の第４実施形態に係る出力回路５のブロック図である。本実施形態に係る出力回路５は、複数の信号出力回路１０、１１に共通の補正回路Ａｆｂを備えている。また、第１実施形態と異なり、信号出力回路１０、１１はクランプ容量を有しない。以下、第１実施形態と異なる構成を中心に説明する。
【００３８】
出力回路５は、信号出力回路１０、１１、補正回路Ａｆｂ、保持回路３０、３１、増幅器Ａ２０、Ａ２１、スイッチＳＷ１０、ＳＷ１１、ＳＷ２０、ＳＷ２１を備えている。信号出力回路１０は、増幅器Ａ１０、抵抗Ｒ１０、Ｒ２０、Ｒ３０、Ｒ４０を備え、非反転増幅回路を構成している。信号出力回路１０には信号線ｈ０から信号が入力され、信号出力回路１１には信号線ｈ１から信号が入力される。本実施形態においては、信号線ｈ０、ｈ１からは相関二重サンプリング処理された画素信号が出力されるものとする。
【００３９】
信号線ｈ０は抵抗Ｒ１０を介して増幅器Ａ１０の非反転入力端子に接続され、非反転入力端子はさらに抵抗Ｒ２０を介して保持回路３０に接続されている。増幅器Ａ１０の出力端子と反転入力端子とは帰還抵抗Ｒ４０を介して接続され、反転入力端子にはさらに抵抗Ｒ３０を介して基準信号Ｖｒが印加されている。増幅器Ａ１０は信号線ｈ０における画素信号を増幅し、出力端子ＯＵＴＳ０から出力する。出力端子ＯＵＴＮ０には増幅器Ａ２０から基準信号ＶＲＥＦに基づく信号が出力され、出力端子ＯＵＴＳ０、ＯＵＴＮ０は差動出力端子を構成する。
【００４０】
同様に、信号出力回路１１は、増幅器Ａ１１、抵抗Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１を備え、非反転増幅回路を構成している。抵抗Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１はＲ１０、Ｒ２０、Ｒ３０、Ｒ４０とそれぞれ同一の抵抗値を有することが望ましい。増幅器Ａ１１は信号線ｈ１からの信号を増幅し、出力端子ＯＵＴＳ１から出力する。出力端子ＯＵＴＮ１には増幅器Ａ２１から基準信号ＶＲＥＦが出力され、出力端子ＯＵＴＳ１、ＯＵＴＮ１は差動出力端子を構成する。
【００４１】
補正回路Ａｆｂは差動入力対を備え、一方の入力端子はスイッチＳＷ１０、ＳＷ１１を介して増幅器Ａ１０、Ａ１１の出力端子ＯＵＴＳ０、ＯＵＴＳ１にそれぞれ接続されている。また、補正回路Ａｆｂの他方の入力端子はスイッチＳＷ２０、ＳＷ２１を介して増幅器Ａ２０、Ａ２１の出力端子ＯＵＴＮ０、ＯＵＴＮ１にそれぞれ接続されている。すなわち、補正回路Ａｆｂには出力端子ＯＵＴＳ０、ＯＵＴＮ０の差電圧、または出力端子ＯＵＴＳ１、ＯＵＴＮ１の差電圧が選択的に入力され得る。補正回路Ａｆｂの出力端子は保持回路３０、３１に接続されている。
【００４２】
保持回路３０はスイッチＳＷ３０、保持容量Ｃ３０、増幅器Ａ３０を備え、保持回路３１はスイッチＳＷ３１、保持容量３１、増幅器Ａ３１を備える。ＳＷ３０、３１が選択的にオンとなることにより、補正回路Ａｆｂからの補正信号が保持容量Ｃ３０、Ｃ３１のいずれかに保持される。保持回路３０の増幅器Ａ３０の出力端子は抵抗Ｒ２０を介して増幅器Ａ１０の非反転入力端子に接続されている。同様に、保持回路３１の増幅器Ａ３１の出力端子は抵抗Ｒ２１を介して増幅器Ａ１１の非反転入力端子に接続されている。このようにして、共通の補正回路Ａｆｂからの補正信号を信号出力回路１０、１１のそれぞれにフィードバックすることにより、オフセット補正が出力チャネル毎にばらつくのを回避することができる。
【００４３】
図８は、本実施形態に係る固体撮像装置のタイミングチャートであって、画素信号を順次読み出すタイミングチャートを示している。水平ブランキング期間Ｈｂｌｋにおいて、出力回路５は増幅器Ａ１０と増幅器Ａ２０とのオフセット電圧、増幅器Ａ１１と増幅器Ａ２１とのオフセット電圧のそれぞれの補正を行う（第１の補正）。水平走査期間Ｈｓｃａｎにおいて、出力回路５は保持された補正信号を用いて、画素信号を出力端子ＯＵＴＳ０、ＯＵＴＳ１から順次出力する（第２の補正）。第１実施形態においては、信号線ｈ０からＮ信号、Ｓ信号を順次読出したが、本実施形態では、Ｎ信号、Ｓ信号を相関二重サンプリング処理した画素信号を信号線ｈ０、ｈ１から読み出している。
【００４４】
以下、図８のタイミングチャートを詳述する。時刻ｔ０において水平ブランキング期間Ｈｂｌｋが開始し、このとき、スイッチＳＷ１０、ＳＷ２０、ＳＷ３０、ＳＷ１１、ＳＷ２１、ＳＷ３１はオフとなっている。時刻ｔ１において、スイッチＳＷ１０、ＳＷ２０、ＳＷ３０がオンとなり、増幅器Ａ１０の出力端子ＯＵＴＳＯから、補正回路Ａｆｂ、保持回路３０を介して増幅器Ａ１０の非反転入力端子に至るフィードバックループがクローズの状態になる。すなわち、補正回路Ａｆｂは出力端子ＯＵＴＳ０、ＯＵＴＮ０の差分電圧を増幅し、補正信号を出力する。補正信号はスイッチＳＷ３０を介して保持容量Ｃ３０に保持されるとともに、増幅器Ａ３０から抵抗Ｒ２０を介して増幅器Ａ１０の非反転入力端子に印加される。保持回路３０は補正信号を抵抗Ｒ２０を介して増幅器Ａ１０の非反転入力端子にフィードバックし、増幅器Ａ１０の出力信号のレベルを補正する。出力端子ＯＵＴＳ０における電圧は基準信号ＶＲＥＦと一致し、出力端子ＯＵＴＳ０、ＯＵＴＮ０の間のオフセット電圧を無くし、若しくは低減することができる。時刻ｔ２において、スイッチＳＷ１０、ＳＷ２０、ＳＷ３０がオフとなり、フィードバックループはオープンの状態になる。すなわち、補正回路Ａｆｂの入出力端子は増幅器Ａ１０、保持回路３０から電気的に切り離される。スイッチＳＷ３０がオフとなった後においても、保持容量Ｃ３０には補正信号の電圧が保持されており、増幅器Ａ１０の非反転入力端子に補正信号が印加され続ける。
【００４５】
ここで、抵抗Ｒ２０、Ｒ４０の抵抗値をＲｆとし、抵抗Ｒ１０、Ｒ３０の抵抗値をＲｓとする。また、信号線ｈ０の電圧をＶｈ０とし、増幅器Ａ３０からの補正信号の電圧をＶｆｂ０とする。このとき、出力端子ＯＵＴＳ０の電圧ＶＯＵＴＳ０は次式で表される。
ＶＯＵＴＳ０＝（Ｖｈ０−Ｖｒ）×Ｒｆ／Ｒｓ＋Ｖｆｂ０
【００４６】
保持回路３０は補正信号を信号出力回路１０に出力することにより、出力端子ＯＵＴＳ０のオフセット電圧を補正するとともに、増幅器Ａ１０、Ａ２０のオフセット電圧も同時に補正することができる。
【００４７】
時刻ｔ３において、スイッチＳＷ１１〜ＳＷ３１がオンとなり、増幅器Ａ１１の出力端子ＯＵＴＳ１から、補正回路Ａｆｂ、保持回路３１を介して増幅器Ａ１１の非反転入力端子に至るフィードバックループがクローズの状態になる。保持回路３１は出力端子ＯＵＴＳ１、ＯＵＴＮ１の差分電圧に基づく補正信号を増幅器Ａ１１にフィードバックし、出力信号のレベルを補正する。このとき、増幅器Ａ１１、Ａ２１のオフセット電圧も同時に補正することができる。時刻ｔ４において、スイッチＳＷ１１、ＳＷ２１、ＳＷ３１がオフとなり、フィードバックループがオープンの状態となり、オフセット補正が完了する。保持容量Ｃ３０、Ｃ３１には補正信号の電圧が保持されており、補正信号は増幅器Ａ１０、Ａ１１に印加され続ける。
【００４８】
時刻ｔ５において、水平ブランキング期間Ｈｂｌｋから水平走査期間Ｈｓｃａｎへと移行する。読み出し回路３は光電変換素子ＰＤのリセット時の電荷に基づくＮ信号を読み出し、保持する。次に、読み出し回路３は光電変換時の電荷に基づくＳ信号を読み出す。時刻ｔ６〜ｔ７において、読み出し回路３はＳ信号、Ｎ信号の相関二重サンプリング処理を行い、Ｓ信号からＮ信号を除去した画素信号を信号線ｈ０、ｈ１にそれぞれ出力する。信号出力回路１０、１１は画素信号を増幅し、出力端子ＯＵＴＳ０、ＯＵＴＳ１から出力する。
【００４９】
本実施形態において、２系統の信号出力回路１０、１１が設けられているため、２つの異なる画素信号を同時に出力し、読み出しを高速化することができる。出力端子ＯＵＴＳ０、ＯＵＴＮ０の間のオフセット電圧と、出力端子ＯＵＴＳ１、ＯＵＴＮ１の間のオフセット電圧とを、補正回路Ａｆｂの微小なオフセット電圧Δｖにまで低減することができる。本実施形態においては、複数の信号出力回路１０、１１において共通の補正回路Ａｆｂを用いてオフセット補正を行うことにより、複数の信号出力回路１０、１１のオフセット電圧を同一のオフセット電圧Δｖに均一化することができる。すなわち、複数チャネルの出力系統においてオフセット補正のばらつきを無くすことができる。出力端子ＯＵＴＳ０、ＯＵＴＮ０からの信号、出力端子ＯＵＴＳ１、ＯＵＴＮ１からの信号をマルチプレクスし、同一のＡＤ変換器で受けるシステムにおいて、本実施形態はより好適である。
【００５０】
信号出力回路１０、１１の回路ゲインは抵抗Ｒ１０〜Ｒ４０、抵抗Ｒ１１〜Ｒ４１により定まり、増幅率を任意の値に設定し得る。なお、増幅器Ａ１０、Ａ１１の非反転入力端子の電圧は抵抗Ｒ１０、Ｒ２０の比、抵抗Ｒ１１、Ｒ２１の比によってそれぞれ定まるため、抵抗Ｒ１０、Ｒ１１に接続された読み出し回路３の出力インピーダンスは信号出力回路１０、１１の回路ゲインに影響し得る。このため、読み出し回路３に列毎のバッファ回路もしくはゲインアンプを設け、信号線ｈ０、ｈ１を低インピーダンスにて駆動することが好ましい。
【００５１】
（第５実施形態）
上述した第４実施形態に係る図７には２個の信号出力回路１０、１１が示されているが、信号出力回路の個数は限定されない。本実施形態に係る固体撮像装置は、８チャネルの出力系統を備え、第１〜第８の信号出力回路、第１〜第８の保持回路、共通の補正回路Ａｆｂを備え得る。ここで、第１〜第８の保持回路は第１〜第８のスイッチを備えるものとする。補正回路Ａｆｂは、選択された一対の信号出力回路および保持回路において出力信号のレベルを補正する。
【００５２】
図９は、本実施形態に係る固体撮像装置のタイミングチャートである。本実施形態においては、第１回目の水平ブランキング期間Ｈｂｌｋにおいて４チャネルの出力系統のオフセット補正を行い、第２回目の水平ブランキング期間Ｈｂｌｋにおいて残りの４チャネルの出力系統のオフセット補正を行う。第１回目の水平ブランキング期間Ｈｂｌｋにおいて、第１の保持回路の第１のスイッチがオンとなり、補正回路Ａｆｂから第１の保持回路に補正信号が出力される。第１の保持回路は補正信号を第１の信号出力回路に出力し、出力端子ＯＵＴＳ０、ＯＵＴＮ０のオフセット補正を行う。第１のスイッチがオフとなった後、第２のスイッチがオンとなり、第２の保持回路は補正信号を第２の信号出力回路に出力し、出力端子ＯＵＴＳ１、ＯＵＴＮ１端子のオフセット補正を行う。以下同様に、第３、第４のスイッチがオンとなり、第３、第４の保持回路は第３、第４の信号出力回路のオフセット補正を行う。水平走査期間Ｈｓｃａｎにおいても、第１〜第４の保持回路は保持された補正信号を第１〜第４の信号出力回路に出力し続ける。
【００５３】
第２回目の水平ブランキング期間Ｈｂｌｋにおいて、第５〜第８のスイッチが順にオンとなり、第５〜第８の保持回路は第５〜第８の信号出力回路のオフセット補正を行う。さらに、第３回目の水平ブランキング期間Ｈｂｌｋにおいて、第１〜第４のスイッチが順にオンになり、第１〜第４の保持回路は第１〜第４の信号出力回路のオフセット補正を行う。以下、同様に、４個の信号出力回路のオフセット補正が２回の水平ブランキング期間Ｈｂｌｋ毎に行われる。図９においては、後述する図１０のタイミングチャートと比較して、オフセット補正の頻度を高くすることができる。このため、保持容量の電圧がリーク等で変動する可能性がある場合でも、行方向のシェーディングの無い安定した画像信号を得ることができる。
【００５４】
図１０は、本実施形態に係る固体撮像装置のタイミングチャートの他の例を示している。この例においては、１回の水平ブランキング期間Ｈｂｌｋ毎に２チャネルの出力系統のオフセット補正が行われ、４回の水平ブランキング期間Ｈｂｌｋによって合計８チャネルの出力系統のオフセット補正が行われる。すなわち、第１回目の水平ブランキング期間Ｈｂｌｋにおいて、第１、第２の保持回路は第１、第２の信号出力回路のオフセット補正を行ない、第２回目の水平ブランキング期間Ｈｂｌｋにおいて第３、第４の保持回路は第３、第４の信号出力回路のオフセット補正を行う。以下同様に、水平ブランキング期間Ｈｂｌｋ毎に２チャネルの出力系統のオフセット補正を行ない、４回の水平ブランキング期間Ｈｂｌｋで８チャネルの出力系統のオフセット補正を完了する。図１０においては、図９のタイミングチャートと比較して、１回の水平ブランキング期間でオフセット補正を行う出力系統のチャネル数が少ないため、１個の信号出力回路のオフセット補正時間を長くすることができる。このため、消費電力を抑制しながら安定した画像信号を得ることが可能となる。本実施形態においては、図９、図１０のタイミングチャートに限定されることなく、信号出力回路のオフセット補正の頻度および時間は、フレームレート、消費電力、撮影条件に応じて適宜変更することができる。すなわち、Ｎ対（Ｎは自然数）の信号出力回路および保持回路を設け、１回の水平ブランキング期間ＨｂｌｋにＮ／Ｍ対（ＭはＮの公約数）の信号出力回路および保持回路においてオフセット補正を行っても良い。この場合、Ｍ回の水平ブランキング期間Ｈｂｌｋによって合計Ｎ対の信号出力回路および保持回路においてオフセット補正を完了する。Ｍの値は撮影条件等に従い制御回路６によって適宜変更可能である。
【００５５】
本実施形態に係る固体撮像装置は、複数対の信号出力回路および保持回路が一つの補正回路Ａｆｂを共有している。画素信号読み出しの高速化を図るために固体撮像装置が複数の出力系統を有する場合においても、複数の信号出力回路のオフセット電圧を無くし、若しくは低減することができる。また、仮にオフセット電圧が残渣として生じたとしても、複数の信号出力回路のそれぞれのオフセット電圧を補正回路の微小な電圧Δｖに低減することができる。このため、チャネル毎のオフセット補正のばらつきを無くすことができる。また、後段の画像信号処理部の処理負担を軽減するとともに、ダイナミックレンジを有効に利用することができる。
【００５６】
（第６実施形態）
図１１は、本発明の第６実施形態に係る出力回路５のブロック図である。本実施形態に係る出力回路５は、複数対の信号出力回路および保持回路を備える点において第１実施形態と異なっている。以下、第１実施形態と異なる構成を中心に説明する。
【００５７】
信号出力回路１１は、信号出力回路１０と同様に構成され、クランプ容量Ｃ１１、増幅器Ａ１１を備える。保持回路３１は保持回路３０と同様に構成され、保持容量Ｃ３１、増幅器Ａ３１、スイッチＳＷ３１、ＳＷ４１を備える。増幅器Ａ１１からの信号は出力端子ＯＵＴＳ１に出力され、基準信号ＶＲＥＦは増幅器Ａ２１によって増幅され、出力端子ＯＵＴＮ１に出力される。補正回路Ａｆｂには出力端子ＯＵＴＳ０、ＯＵＴＮ０の差電圧、出力端子ＯＵＴＳ１、ＯＵＴＮ１の差電圧が選択的に入力され得る。補正回路Ａｆｂからの補正信号は保持回路３０、３１に出力される。保持回路３０、３１は増幅器Ａ１０、Ａ１１の入力端子に補正信号をそれぞれ印加し、増幅器Ａ１０、Ａ１１の出力信号のレベルを補正する。本実施形態においては、信号線ｈ０、ｈ１はクランプ容量Ｃ１０、Ｃ１１を介して増幅器Ａ１０、Ａ１１に接続されており、出力回路５においてＳ信号、Ｎ信号との差分処理を行いながら、オフセット補正を行うことができる。
【００５８】
図１２は、本実施形態に係る固体撮像装置のタイミングチャートである。本実施形態においては、出力回路５は、水平ブランキング期間Ｈｂｌｋに増幅器Ａ１０、Ａ２０のオフセット補正と、増幅器Ａ１１、Ａ２１とのオフセット補正（第１の補正）とを行い、それぞれの補正信号を保持回路３０、３１に保持する。その後、出力回路５は、水平走査期間Ｈｓｃａｎに、保持回路３０、３１に保持された補正信号を用いてＮ信号、Ｓ信号を出力端子ＯＵＴＳ０、ＯＵＴＳ１から順次出力する（第２の補正）。
【００５９】
以下、図１２のタイミングチャートを詳述する。時刻ｔ０〜ｔ４における動作は第１実施形態と同様である。すなわち、保持回路３０は出力端子ＯＵＴＳ０、ＯＵＴＮ０の間のオフセット電圧に基づく補正信号を増幅器Ａ１０にフィードバックすることにより、オフセット補正を行う。その後、時刻ｔ５においてスイッチＳＷ４１がオンとなり、時刻ｔ６においてスイッチＳＷ１１、２１、３１がオンとなる。補正回路Ａｆｂに出力端子ＯＵＴＳ１、ＯＵＴＮ１の差分電圧が入力され、補正回路Ａｆｂは差分電圧に基づく補正信号を保持回路３１に出力する。保持回路３１は補正信号を増幅器Ａ３１から増幅器Ａ１１の入力端子に印加する。出力端子ＯＵＴＳ１、ＯＵＴＮ１の差分電圧に基づく補正信号を増幅器Ａ１１にフィードバックすることで、増幅器Ａ１１、Ａ２１の各々のオフセット電圧を含めて補正することができる。その後、時刻ｔ７においてスイッチＳＷ１１、ＳＷ２、ＳＷ３１がオフとなり、フィードバックループがオープンの状態となる。続いて、時刻ｔ８においてスイッチＳＷ４１がオフとなる。このとき、保持容量Ｃ３０、Ｃ３１は補正信号としての電圧を保持する。
【００６０】
時刻ｔ９において水平走査期間Ｈｓｃａｎが始まり、光電変換素子ＰＤのリセット時の電荷に基づく信号が信号線ｈ０、ｈ１に出力される。時刻ｔ１０〜ｔ１１において、スイッチＳＷ４０、４１がオンとなり、保持回路３０、３１は水平ブランキング期間Ｈｂｌｋにおいて保持した補正信号を増幅器Ａ１０、Ａ１１の入力端子に印加し、Ｎ信号の電圧を補正信号の電圧にクランプする。
【００６１】
次に、読み出し回路３は光電変換時の電荷に基づくＳ信号を読み出し、信号線ｈ０、ｈ１に出力する。時刻ｔ１１において、スイッチＳＷ４０、ＳＷ４１がオフとなり、増幅器Ａ１０、Ａ１１の入力端子は保持回路３０、３１から電気的に切り離される。Ｓ信号がクランプ容量Ｃ１０、Ｃ１１を介して増幅器Ａ１０、Ａ１１の入力端子に入力されると、入力端子の電圧はＳ信号とＮ信号との電圧差だけ変化する。すなわち、Ｓ信号からＮ信号を差し引いた（Ｓ−Ｎ）信号が増幅器Ａ１０、Ａ１１の入力端子に入力される。これにより、画素部１、読み出し回路３を構成する素子の特性ばらつきに起因するノイズ成分をＳ信号から除去することができ、固定パターンノイズの無い画素信号を出力端子ＯＵＴＳ、ＯＵＴＮから差動出力することができる。
【００６２】
本実施形態においても、第２実施形態と同様に、画素信号読み出しの高速化を図りながら、ノイズ成分を除去するとともに、出力回路のオフセット電圧を補正することができる。ここで、本実施形態においては、信号処理回路における差動増幅器へ信号を出力することを想定して、増幅器Ａ２０、Ａ２１から出力端子ＯＵＴＮ０、ＯＵＴＮ１に基準信号ＶＲＥＦに基づく電圧を出力している。しかしながら、増幅器Ａ２０、Ａ２１を用いずに、基準信号ＶＲＥＦを出力端子ＯＵＴＮ０、ＯＵＴＮ１に直接出力しても良い。出力端子ＯＵＴＳ０、ＯＵＴＳ１のみに増幅器Ａ１０、Ａ１１を設けることによっても、増幅器Ａ１０、Ａ１１のオフセット電圧を補正することができ、信号処理回路の入力電圧範囲を有効に利用できる。さらに、複数の信号出力回路において共通の増幅器を設け、この増幅器からそれぞれの出力端子ＯＵＴＮ０、ＯＵＴＮ１に基準信号を出力してもよい。本実施形態においては、複数の出力系統におけるオフセット補正のばらつきを無くすことができることは上述したとおりである。また、図４に示した無効画素領域のいずれか１つの無効画素からの信号を用いて、複数の信号出力回路のオフセット補正を行ってもよい。さらに、信号出力回路と同数の列の無効画素を設けて、信号出力回路に対応する無効画素からの信号に基づいてオフセット補正を行ってもよい。
【００６３】
本実施形態おいても、上述の実施形態と同様に、固体撮像装置からの画素信号を増幅器から出力する際に、画像信号の劣化要因となりうる増幅器のオフセット電圧を補正することができる。これにより、固体撮像装置からの出力を受ける画像信号処理部の処理負担を軽減することが可能となる。
【００６４】
（第７実施形態）
図１３は、本実施形態に係る出力回路５のブロック図である。以下、第６実施形態と異なる構成を中心に説明する。出力回路５はさらに増幅器Ａ００、Ａ０１を備えている。増幅器Ａ００の一方の入力端子には信号線ｈｓ０が接続され、他方の入力端子には信号線ｈｎ０が接続されている。増幅器Ａ００の出力端子はクランプ容量Ｃ１０を介して増幅器Ａ１０の入力端子に接続されている。従って、信号線ｈ０には、信号線ｈｓ０、ｈｎ０の電圧差に基づく信号が出力される。また、増幅器Ａ０１の一方の入力端子には信号線ｈｓ１が接続され、他方の入力端子には信号線ｈｎ１が接続されている。増幅器Ａ０１の出力端子はクランプ容量Ｃ１１を介して増幅器Ａ１１の入力端子に接続されている。基準信号ＶＲＥＦは増幅器を介することなく出力端子ＯＵＴＮから出力され、出力端子ＯＵＴＮは出力端子ＯＵＴＳ０、ＯＵＴＳ１に共通の基準信号ＶＲＥＦを出力する。また、出力端子ＯＵＴＮの基準信号ＶＲＥＦは補正回路Ａｆｂに入力され、基準信号ＶＲＥＦに基づく２つの補正信号が補正回路Ａｆｂから出力される。
【００６５】
本実施形態においては、第６実施形態と比較して以下のように様々な効果を奏することができる。第６実施形態においては信号線ｈ０、ｈ１にＮ信号、Ｓ信号が順次出力されるが、本実施形態においてはＮ信号はｈｎ０、ｈｎ１に出力され、S信号はｈｓ０、ｈｓ１に同時に出力される。それぞれの増幅器Ａ００、Ａ０１はＮ信号、Ｓ信号の差分電圧を出力することにより、ノイズ成分が除去された画素信号を得ることができる。また、Ｎ信号、Ｓ信号を同時に出力するため、信号線の駆動周波数を遅くすることができる。クランプ容量Ｃ１０、Ｃ１１によるクランプ動作を１画素単位ではなく、複数画素単位で実施することができる。さらに、クランプ容量Ｃ１０、Ｃ１１によって増幅器Ａ００、Ａ０１のオフセット電圧を除去することができる。なお、ＯＢ（オプティカルブラック）画素の信号を用いてクランプ動作を行っても良い。
【００６６】
読み出し回路３においては、バッファもしくはゲインアンプによって信号線を直接駆動することなく、高画質の画素信号を得ることができる。また、本実施形態においても第６実施形態と同様に出力端子ＯＵＴＮ、ＯＵＴＳ０のオフセット電圧、出力端子ＯＵＴＮ、ＯＵＴＳ１のオフセット電圧を共通の補正回路Ａｆｂからの補正信号を用いて補正することができる。このため、異なる出力系統におけるオフセット補正のばらつきを低減することができる。
【００６７】
（第８実施形態）
上記の各実施例で述べた撮像装置は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図１４に、撮像システムの一例としてデジタルスチルカメラに、上述した実施形態のいずれかの撮像装置を適用した撮像システムの図を示す。
【００６８】
図１４に例示した撮像システムは、撮像装置３０１、レンズ３０２の保護のためのバリア３０３、被写体の光学像を撮像装置３０１に結像させるレンズ３０２、およびレンズ３０２を通過する光量を可変にするための絞り３０４を有する。レンズ３０２、絞り３０４は撮像装置３０１に光を集光する光学系である。撮像装置３０１は、上述した実施形態のいずれかの撮像装置である。また、図１４に例示した撮像システムは、撮像装置３０１より出力される出力信号の処理を行う出力信号処理部３０５を有する。出力信号処理部３０５は、撮像装置３０１が出力する信号に基づいて画像を生成する。具体的には、出力信号処理部３０５は、必要に応じて、各種の補正および圧縮を行って、画像データを出力する。また、出力信号処理部３０５は、撮像装置３０１が出力する信号を用いて、焦点検出を行う。
【００６９】
撮像システムは、さらに、画像データを一時的に記憶するためのバッファメモリ部３０６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）３０８を有する。さらに、撮像システムは、撮像データの記録または読み出しを行うための半導体メモリ等の記録媒体３０９、記録媒体３０９に記録または読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）３０７を有する。なお、記録媒体３０９は、撮像システムに内蔵されていてもよく、着脱可能であってもよい。
【００７０】
さらに、撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部３１０、撮像装置３０１と出力信号処理部３０５に各種タイミング信号を出力するタイミング発生部３１１を有する。ここで、タイミング信号などは、外部から入力されてもよく、撮像システムは少なくとも撮像装置３０１と、撮像装置３０１から出力された出力信号を処理する出力信号処理部３０５とを有すればよい。
【００７１】
以上のように、本実施形態の撮像システムは、撮像装置３０１を適用して撮像動作を行うことが可能である。
【００７２】
（他の実施形態）
上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、増幅器は同様の機能を奏する限り、シングル入力型、差動入力型を問わない。
【符号の説明】
【００７３】
１  画素部
３  読み出し回路
５  出力回路
１０、１１  信号出力回路
３０、３１  保持回路
Ａｆｂ  補正回路
Ａ１、Ａ１０、Ａ１１  増幅器
Ｃ３０、Ｃ３１  保持容量
【図１】
0006539157.tif 000002
【図２】
0006539157.tif 000003
【図３】
0006539157.tif 000004
【図４】
0006539157.tif 000005
【図５】
0006539157.tif 000006
【図６】
0006539157.tif 000007
【図７】
0006539157.tif 000008
【図８】
0006539157.tif 000009
【図９】
0006539157.tif 000010
【図１０】
0006539157.tif 000011
【図１１】
0006539157.tif 000012
【図１２】
0006539157.tif 000013
【図１３】
0006539157.tif 000014
【図１４】
0006539157.tif 000015