(57)【特許請求の範囲】
【請求項１】
電力レールに接続され、前記電力レールを介して、負荷デバイスに電流を供給するように構成された第１の電源と、前記第１の電源は、前記電力レールを第１のターゲット電圧レベルに調整するようにさらに構成され、前記電力レールの第１のターゲット電圧レベルへの調整は、前記電力レールを前記第１のターゲット電圧レベルと比較することを含み、  前記電力レールに結合された第１の端子を有する結合キャパシタと、
前記第１の電源に並列で接続され、前記結合キャパシタの第２の端子に結合された線形電圧レギュレータと、前記線形電圧レギュレータは、前記電力レールを第２のターゲット電圧レベルに調整するように構成され、前記電力レールの前記第２のターゲット電圧レベルへの調整は、前記電力レールを前記第２のターゲット電圧レベルと比較することを含み、
前記線形電圧レギュレータに電力を供給する電力供給線に接続され、高周波数応答特性を有するバイパスキャパシタとを具備し、
前記第１の電源は、効率的な数の前記線形電圧レギュレータよりも、より高い効率的な数で電流を供給するように動作可能であり、前記線形電圧レギュレータは、前記第１の電源よりも、より広い帯域幅で、前記電力レールを調整するように動作可能であるハイブリッド並列電源。
【請求項２】
前記第１の電源は、スイッチングモード電源である請求項１記載のハイブリッド並列電源。
【請求項３】
前記第１のターゲット電圧レベルは、前記第２のターゲット電圧レベルと等しい請求項１記載のハイブリッド並列電源。
【請求項４】
第３のターゲット電圧レベルで、前記線形電圧レギュレータの入力に電力を供給するように構成された第２の電源をさらに具備し、
前記第３のターゲット電圧レベルは、前記線形電圧レギュレータが前記電力レールを前記第２のターゲット電圧レベルに調整できるように選択され、
前記第１および第２の電源は、外部電源から電力を受け取るように構成されている請求項１記載のハイブリッド並列電源。
【請求項５】
前記線形電圧レギュレータと前記バイパスキャパシタは同一ダイ上に配置される請求項１記載のハイブリッド並列電源。
【請求項６】
電力レールに接続され、前記電力レールを介して、負荷デバイスに電流を供給するように構成された第１の電源と、前記第１の電源は、前記電力レールを第１のターゲット電圧レベルに調整するようにさらに構成され、前記第１のターゲット電圧レベルの調整は、前記電力レールを前記第１のターゲット電圧レベルと比較することを含み、
前記電力レールに結合された第１の端子を有する結合キャパシタと、
前記結合キャパシタの第２の端子に結合された線形電圧レギュレータと、前記線形電圧レギュレータは、前記電力レールを第２のターゲット電圧レベルに調整するように構成され、前記第２のターゲット電圧レベルの調整は、前記電力レールを前記第２のターゲット電圧レベルと比較することを含み、
前記線形電圧レギュレータに電力を供給する電力供給線に接続され、高周波数応答特性を有するバイパスキャパシタとを具備し、
前記線形電圧レギュレータは、前記電力レールに結合された第１の入力と、前記第２のターゲット電圧レベルで、基準電圧を受け取るように構成された第２の入力と、前記線形電圧レギュレータの出力に接続された出力とを有する演算増幅器を備え、
前記第１の電源は、効率的な数の前記線形電圧レギュレータよりも、より高い効率的な数で電流を供給するように動作可能であり、前記線形電圧レギュレータは、前記第１の電源よりも、より広い帯域幅で、前記電力レールを調整するように動作可能であるハイブリッド並列電源。
【請求項７】
前記演算増幅器の前記第１の入力は、ハイパスフィルタによって前記電力レールに結合される請求項６記載のハイブリッド並列電源。
【請求項８】
前記演算増幅器は、演算相互コンダクタンス増幅器である請求項６記載のハイブリッド並列電源。
【請求項９】
前記演算増幅器は、クラスＡＢ演算増幅器である請求項６記載のハイブリッド並列電源。
【請求項１０】
前記線形電圧レギュレータは、
基準出力電圧を生成するように構成されたバンドギャップ源と、
第１のデジタル入力と前記バンドギャップ源からの前記基準出力電圧とに基づいて、前記演算増幅器に前記基準電圧を供給するように構成された第１の基準コンバータとをさらに備える請求項６記載のハイブリッド並列電源。
【請求項１１】
前記線形電圧レギュレータと前記バイパスキャパシタは同一ダイ上に配置される請求項６記載のハイブリッド並列電源。
【請求項１２】
電力レールに接続され、前記電力レールを介して、負荷デバイスに電流を供給するように構成された第１の電源と、前記第１の電源は、前記電力レールを第１のターゲット電圧レベルに調整するようにさらに構成され、前記電力レールの第１のターゲット電圧レベルへの調整は、前記電力レールを前記第１のターゲット電圧レベルと比較することを含み、  前記電力レールに結合された第１の端子を有する結合キャパシタと、
前記結合キャパシタの第２の端子に結合された電圧レギュレータと、前記電圧レギュレータは、前記電力レールを第２のターゲット電圧レベルに調整するように構成され、前記電力レールの前記第２のターゲット電圧レベルへの調整は、前記電力レールを前記第２のターゲット電圧レベルと比較することを含み、
前記電圧レギュレータに電力を供給する電力供給線に接続され、高周波数応答特性を有するバイパスキャパシタとを具備し、
前記電圧レギュレータと前記バイパスキャパシタは、前記負荷デバイスと共に第１のダイ上に配置され、前記第１の電源は、第２のダイ上に配置されるハイブリッド並列電源。
【請求項１３】
前記結合キャパシタは、前記第１のダイ上に配置されたキャパシタを含む請求項１２記載のハイブリッド並列電源。
【請求項１４】
負荷デバイスに電力を供給する方法であって、
前記方法は、
前記負荷デバイスに接続されている電力レールを第１のターゲット電圧レベルと比較することと、
前記電力レールと第１のターゲット電圧レベルとの比較に基づいて、前記電力レールを介して、第１の電源から前記負荷デバイスに電流を供給することと、
前記電力レールを第２のターゲット電圧レベルと比較することと、
前記電力レールと前記第２のターゲット電圧レベルとの比較に基づいて、
結合キャパシタを介して、電圧レギュレータから前記負荷デバイスに電流を供給することと、
前記電力レールの電圧をハイパスフィルタリングすることと、
前記電力レールの前記ハイパスフィルタリングされた電圧に基づいて、前記電圧レギュレータから前記電流を供給することと、
高周波数応答特性を有するバイパスキャパシタが接続されている電力供給線を介して、前記電圧レギュレータに電力を供給することとを含み、
前記第１の電源は、効率的な数の前記電圧レギュレータよりも、より高い効率的な数で電流を供給するように動作可能であり、前記電圧レギュレータは、前記第１の電源よりも、より広い帯域幅で、前記電力レールを調整するように動作可能である方法。
【請求項１５】
前記第１の電源は、スイッチングモード電源である請求項１４記載の方法。
【請求項１６】
前記電圧レギュレータは、クラスＡＢ演算増幅器を含む請求項１４記載の方法。
【請求項１７】
前記第１のターゲット電圧レベルは、前記第２のターゲット電圧レベルと等しい請求項１４記載の方法。
【請求項１８】
前記電圧レギュレータから電流を供給することは、
前記電力レールの電圧と前記第２のターゲット電圧レベルとの間の差を増幅することと、
前記増幅された差に基づいて、前記電圧レギュレータから前記電流を供給することとを含む請求項１４記載の方法。
【請求項１９】
外部電源から前記第１の電源および第２の電源に電力供給することと、
前記電圧レギュレータが前記電力レールを前記第２のターゲット電圧レベルに調整できるように選択されている第３のターゲット電圧レベルで、前記第２の電源から前記電圧レギュレータに電流を供給することとをさらに含む請求項１４記載の方法。
【請求項２０】
前記電圧レギュレータと前記バイパスキャパシタを同一ダイ上に配置させることをさらに含む請求項１４記載の方法。
【請求項２１】
電力レールに接続され、前記電力レールを介して、第１のターゲット電圧レベルで、負荷デバイスに電流を供給するように構成された、電力を供給するための第１の手段と、前記電力を供給するための第１の手段は、電力供給手段から電力を受け取り、
前記電力レールに結合された第１の端子を有する結合キャパシタと、
前記結合キャパシタの第２の端子に結合され、前記電力レールを第２のターゲット電圧レベルに調整するように構成された、電圧を調整するための手段と、
前記電圧を調整するための手段に電力を供給する電力供給線に接続され、高周波数応答特性を有するバイパスキャパシタとを具備し、
前記電圧を調整するための手段と前記バイパスキャパシタは、前記負荷デバイスと共に第１のダイ上に配置され、前記電力を供給するための第１の手段は、第２のダイ上に配置されるハイブリッド並列電源。
【請求項２２】
前記電力を供給するための第１の手段は、スイッチングモード電源である請求項２１記載のハイブリッド並列電源。
【請求項２３】
前記電圧を調整するための手段は、クラスＡＢ演算増幅器を含む請求項２１記載のハイブリッド並列電源。
【請求項２４】
前記第１のターゲット電圧レベルは、前記第２のターゲット電圧レベルと等しい請求項２１記載のハイブリッド並列電源。
【請求項２５】
前記電圧を調整するための手段は、前記電力レールに結合された第１の入力と、前記第２のターゲット電圧レベルで、基準電圧を受け取るように構成された第２の入力と、前記結合キャパシタの前記第２の端子に接続された出力とを有する演算増幅器を備える請求項２１記載のハイブリッド並列電源。
【請求項２６】
第３のターゲット電圧レベルで、前記電圧を調整するための手段の入力に電力を供給するように構成された、電力を供給するための第２の手段をさらに具備し、
前記電力を供給するための第１の手段および前記電力を供給するための第２の手段は、外部電源から電力を受け取るように構成されている請求項２１記載のハイブリッド並列電源。
【請求項２７】
前記結合キャパシタは、前記第１のダイ上に配置されたキャパシタを含む請求項２１記載のハイブリッド並列電源。
【請求項２８】
前記演算増幅器の前記第１の入力は、ハイパスフィルタによって前記電力レールに結合される請求項２５記載のハイブリッド並列電源。
【請求項２９】
前記演算増幅器は、演算相互コンダクタンス増幅器である請求項２５記載のハイブリッド並列電源。
【請求項３０】
前記電圧を調整するための手段は、
基準出力電圧を生成するように構成されたバンドギャップ源と、
第１のデジタル入力と前記バンドギャップ源からの前記基準出力電圧とに基づいて、前記演算増幅器に前記基準電圧を供給するように構成された、第１の基準コンバータとをさらに備える請求項２５記載のハイブリッド並列電源。
【発明の詳細な説明】
【分野】
【０００１】
[0001]  本発明の態様は、一般的に、電圧調整に関係し、より具体的には、電圧を調整するための、低ドロップアウト電圧レギュレータとスイッチングモード電源との、容量的に結合された並列組み合わせに関係する。
【背景】
【０００２】
[0002]  移動電話のような進歩した電子デバイスの多数の機能が、システムオンチップ（ＳｏＣ）集積回路においてインプリメントされる。ＳｏＣは、ＳｏＣが実行する動作の数および種類により変化する電流を消費する。電流または電力の観点では、素子の説明は、それぞれの電圧によってスケーリングした後、交換可能である。実行される動作は、急速に、例えば、数ナノ秒で変化し得る。電流消費の変化は、大きく、例えば、数アンペアであり得る。この結果、ＳｏＣの動作と干渉し得る大きな電流時間微分（ｄＩ／ｄｔ）となり得る。
【０００３】
[0003]電力分配ネットワークは、例えば、電源として、ＳｏＣに電力を供給する。ＳｏＣは、例えば、電源およびバッテリーを含む、他のコンポーネントと接続するための、プリント回路基板のような、相互間接続基板上にマウントされ得る集積回路パッケージにパッケージングされ得る。電力分配ネットワークは、プリント回路基板および集積回路パッケージを通した接続を含む。電力分配ネットワークの接続は、実質的な寄生インダクタンスを有し得る。大きな電流時間微分と組み合わせされた、このインダクタンスは、ＳｏＣに供給される電圧において、ドループ（droop）とも呼ばれる、大きなスパイク状のディップ（dip）を、供給電圧にもたらし得る。ドループは、デバイスの適切な動作に干渉する程の大きさであり得る。
【０００４】
[0004]  ＳｏＣに供給される電圧レベルは、一般的に、「ドループされた」電圧が、ＳｏＣの適切な動作に十分な電圧であるように、電圧ドループの量だけ増加される（ガードバンディング（guardbanding）と呼ばれ得る）。電圧レベルをガードバンディングすることは、電力消費を増加させ、例えば、増加された温度および減少されたバッテリー持続時間のために望ましくない。いくつかの従来システムは、例えば、電力分配ネットワークにおけるインダクタンスを低下させること、またはＳｏＣ上に、または近傍に減結合キャパシタを加えることによって、電圧ドループを減らすことを試みてきた。例えば、ＰＤＮのルーティングの間中、外部ランド側（landside）キャパシタ（ＬＳＣ）および埋め込まれた受動基板（ＥＰＳ）キャパシタが、加えられ得る。加えられた減結合キャパシタは、ほんの少しばかり電圧ドループを減らし得る。追加的に、減結合キャパシタは、大きさおよび費用が法外であり得る。
【概要】
【０００５】
[0005]  １つの態様において、電力レール（power rail）に接続され、電力レールを介して、負荷デバイスに電流を供給するように構成された第１の電源と、第１の電源は、さらに電力レールを第１のターゲット電圧レベルに調整するように構成され、電力レールに結合された第１の端子を有する結合キャパシタと、結合キャパシタの第２の端子に結合された電圧レギュレータと、電圧レギュレータは、電力レールを第２のターゲット電圧レベルに調整するように構成され、を含む、ハイブリッド並列電源が提供される。
【０００６】
[0006]  １つの態様において、負荷デバイスに電力を供給するために、方法が提供される。方法は、電力レールを介して、第１のターゲット電圧レベルで、電源から負荷デバイスに電流を供給することと、結合キャパシタを介して、第２のターゲット電圧レベルで、電圧レギュレータから負荷デバイスに電流を供給することとを含む。
【０００７】
[0007]  １つの態様において、電力レールに接続され、電力レールを介して、第１のターゲット電圧レベルで、負荷デバイスに電流を供給するように構成された、電力を供給するための第１の手段と、電力レールに結合された第１の端子を有する結合キャパシタと、結合キャパシタの第２の端子に結合され、電力レールを第２のターゲット電圧レベルに調整するように構成された、電圧を調整するための手段と、を含む、ハイブリッド並列電源が提供される。
【０００８】
[0008]  本発明の他の特徴および利点は、例として本発明の態様を例証している以下の説明から明らかであるはずである。
【図面の簡単な説明】
【０００９】
[0009]  本発明の詳細は、その構造と動作の両方に関して、添付の図面の検討によって部分的に収集され得、ここにおいて同様の参照番号は同様の部分を指す。
【図１】[0010]  図１は、電力分配ネットワークのモデルの図式的図である。
【図２】[0011]  図２は、時間領域における電力分配ネットワークのドループ特性のグラフである。
【図３】[0012]  図３は、周波数領域における電力分配ネットワークのインピーダンスのグラフである。
【図４】[0013]  図４は、スイッチングモード電源および低ドロップアウト電圧レギュレータの周波数応答のグラフである。
【図５】[0014]  図５は、目下開示された実施形態にしたがった、容量的に結合されたハイブリッド並列電源を持った電子システムの機能的ブロック図である。
【図６】[0015]  図６は、目下開示された実施形態にしたがった、容量的に結合されたハイブリッド並列電源を持った電子システムの機能的ブロック図である。
【図７】[0016]  図７は、目下開示された実施形態にしたがった、容量的に結合されたハイブリッド並列電源を持った電子システムの機能的ブロック図である。
【図８】[0017]  図８は、目下開示された実施形態にしたがった、ハイブリッド並列電源のドループ特性の時間領域グラフである。
【図９】[0018]  図９は、目下開示されている実施形態にしたがった、電力を電子デバイスに供給するためのプロセスのフローチャートである。
【発明の詳細な説明】
【００１０】
[0019]  添付の図面に関連して以下で述べられる詳細な説明は、様々な構成の説明として意図されるものであり、本明細書で説明されている概念が実施され得る、唯一の構成を表すように意図されるものではない。詳細な説明は、様々な概念の完全な理解を提供する目的のために具体的な詳細を含む。しかしながら、これらの概念がこれらの特定の詳細無しに実施され得ることは当業者にとって明らかであろう。いくつかの事例では、周知の構造およびコンポーネントが、そのような概念を曖昧にすることを避けるために簡略化された形式で差し示される。
【００１１】
[0020]  図１は、電力分配ネットワーク（ＰＤＮ）のモデルの図式的図である。ＰＤＮは、ダイ領域１０５、パッケージ領域１１０、電源領域１１２、および回路基板領域１１５に対応する相互接続領域に分離され得る。ＰＤＮ相互接続領域の各々は、その領域に対する特性インピーダンスを形成する抵抗、キャパシタンス、およびインダクタンスのそれぞれの組み合わせを含む。抵抗、キャパシタンス、およびインダクタンスは、寄生素子と呼ばれ得る。これらの寄生素子は、ＰＤＮ相互接続領域内にマウントされたコンポーネント間に存在する抵抗、キャパシタンス、およびインダクタンスの等価コンポーネント値に集約され得る。例えば、回路基板領域１１５は、電源領域１１２においてバッテリー１６５から電源１７０に電流を導電するトレース（trace）に起因する直列インダクタンスに寄与し得る。ＰＤＮ相互接続領域内のコンポーネントは、ＰＤＮ相互接続領域の寄生素子と電気的に相互作用する抵抗、キャパシタンス、およびインダクタンスの等価値を有し得る。
【００１２】
[0021]  図１のＰＤＮモデルにおいて、回路基板領域１１５は、相互接続基板を横切る、相互接続トレースの単位長あたりに集約し得る、回路基板平面間キャパシタンス（circuit-board-inter-planar capacitance）１２５を含む。相互接続トレースはまた、トレースの単位長当たりに集約する、回路基板等価直列抵抗１２０および回路基板等価直列インダクタンス（Ｌ−ｐｃｂ）１３０に寄与する。
【００１３】
[0022]  バッテリー等価インピーダンスは、バッテリー１６５と回路基板領域１１５の寄生素子との間の、直列での等価バッテリー出力抵抗１７５を含む。電源領域１１２における電源１７０は、等価バッテリー出力抵抗１７５、回路基板等価直列抵抗１２０、および回路基板等価直列インダクタンス１３０を通して、バッテリー１６５から電力を受け取る。電源１７０は、等価電源出力抵抗１８０を含む。電源の他のインピーダンスは、直列インダクタンス、抵抗、およびキャパシタンスを含んでいる等価電源出力インピーダンス１８５に、ひとまとめされ得る。電源領域インダクタンス１９０は、電源１７０およびパッケージ領域１１０間のトレースのルーティングにおいて生じるインダクタンスをモデリングする。
【００１４】
[0023]  回路基板領域１１５と同様なやり方で、パッケージ領域１１０は、パッケージ平面間キャパシタンス１３５、パッケージ等価直列インダクタンス１４０、およびパッケージ等価直列抵抗１４５を含む。これらの寄生素子の各々は、パッケージ領域１１０を通してＰＤＮが通るユニット長あたりに集約する。ダイ領域１０５は、等価負荷インピーダンス１５０およびスイッチされた等価負荷インピーダンス１５５でモデリングされる。等価負荷インピーダンス１５０は、スイッチングしない（電力分配ネットワークの視点から、負荷と呼ばれ得る）ＳｏＣの一部、および／または、連続的またはスタンバイ動作におけるＳｏＣ回路の一部を表す。スイッチされる等価負荷インピーダンス１５５は、ＳｏＣの特定の動作にしたがって、活性化された、または非活性化されたＳｏＣ回路の一部を表す。スイッチ１６０は、スイッチされた等価負荷インピーダンス１５５のスイッチされる活動を象徴的に表す。
【００１５】
[0024]  図２は、時間領域における電力分配ネットワークのドループ特性のグラフである。ドループ特性は、図１のＰＤＮを参照して説明されるであろうが、同様の効果が他のシステムにおいて生じる。グラフは、ダイ領域１０５中のＳｏＣにおける供給電圧２１５を指し示す。グラフのｙ軸は電圧であり、グラフのｘ軸は時間である。最初のうち、ＳｏＣは、電源１７０を介して、バッテリー１６５から低レベルの電流を引き出す。時間２５０において、ＳｏＣは、高レベルの電流を引き出すようにスイッチする。低レベルの電流は、負荷モデルにおいて、スイッチ１６０開でモデリングされ、高レベルの電流は、スイッチ１６０閉でモデリングされる。最初のうち、（負荷における）供給電圧２１５は、公称電圧レベルである。時間２５０において、負荷によって引き出された電流は、急速に増加する。電流のこの増加は、回路基板領域１１５、パッケージ領域１１０、電源領域１１２、およびダイ領域１０５を通してバッテリー１６５から流れる、追加の電流によって満たされる。この経路におけるインダクタンスは、結果として、供給電圧２１５におけるスパイク状ディップ２０５となる。スパイク状ディップ２０５は、供給電圧２１５が、ＳｏＣの適切な動作に対する最小レベルより低くに低下する結果となり得る。例えば、いくつかのシステムにおいて、ドループ特性２１０は、４ｎｓ時間フレームにおいて生じている２．３アンペア負荷電流遷移に対する、供給電圧２１５の１８−３０％低下と同じ程度であり得る。
【００１６】
[0025]  図３は、周波数領域における、電力分配ネットワークのインピーダンスのグラフである。グラフは、図１の電力分配ネットワークを参照して説明されるであろうが、他のネットワークが、同様のインピーダンスの結果となる。グラフは、それぞれのＰＤＮ相互接続領域中の寄生素子から形成されたそれぞれのインピーダンスに対応する、いくつかのインピーダンスピークを指し示す。第１のインピーダンスピーク３０５は、ダイ領域１０５における電流制限インピーダンスに対応する。第１のインピーダンスピーク３０５は、主に、ダイ上のＰＤＮ経路の部分によって見られる、周波数依存インピーダンスに関連し得る。第１のインピーダンスピーク３０５は、約１００ＭＨｚの中心周波数を有し得、最大のインピーダンスピークであり得る。第２のインピーダンスピーク３１０は、ＰＤＮが、パッケージ領域１１０を通してルーティングされるときに形成される寄生素子によって創生された電流制限インピーダンス対応する。第２のインピーダンスピーク３１０は、約２ＭＨｚの中心周波数を有し得る。第３のインピーダンスピーク３１５は、回路基板領域１１５における寄生素子によってもたらされた電流制限インピーダンスに対応する。第３のインピーダンスピーク３１５は、約１００−２００ＫＨｚの中心周波数を有し得る。インピーダンスピークまたはその近傍の周波数において、ＳｏＣ電流の変動が生じるとき、電圧ドループの影響が増加する。
【００１７】
[0026]  図１のシステムは、電圧調整およびドループ特性を避けるために、バッテリー１６５と負荷デバイスとの間の電源１７０を含む。電源１７０は、スイッチングモード電源（ＳＭＰＳ）であり得、ＳＭＰＳの調整能力にしたがって利用可能である、供給電圧調整の程度で、負荷デバイスへの電力を提供し得る。ＳＭＰＳは、負荷デバイスから分離されたダイ上で、回路基板領域１１５内にインプリメントされ得、回路基板相互接続層を通して、ＳｏＣダイ（ダイ領域１０５における負荷デバイス）に電力を提供し得る。ＳＭＰＳは、バッテリー１６５から電力を受け取る。バッテリー１６５は、回路基板を通してＳＭＰＳに接続する。ＳＭＰＳは、回路基板領域１１５およびパッケージ領域１１０を通る相互接続経路によって導入された寄生素子を通して、ダイに結合される。これらの相互接続経路寄生素子は、上記で説明された、パッケージ平面間キャパシタンス１３５、パッケージ等価直列インダクタンス１４０、パッケージ等価直列抵抗１４５、および電源領域インダクタンス１９０に対応する。
【００１８】
[0027]  図４は、スイッチングモード電源（ＳＭＰＳ）および低ドロップアウト電圧レギュレータ（ＬＤＯ）の周波数応答のグラフである。グラフは、ＳＭＰＳ周波数応答４０５および周波数についてプロットされたＬＤＯ周波数応答４２５を含む。ＳＭＰＳ周波数応答４０５およびＬＤＯ周波数応答４２５は、図４において、出力電力の観点でプロットされる。他の測度、例えば、電流もまた使用され得る。周波数応答は、一般的に、低周波数において平坦であり、高い周波数において下落する。ＳＭＰＳ周波数応答４０５は、電力が３ｄＢ（または２分の１）だけ減衰されるＳＭＰＳコーナー周波数４１０を有し、対応するＳＭＰＳ帯域幅４１５を有しているものとして説明され得る。同様に、ＬＤＯ周波数応答４２５は、ＬＤＯコーナー周波数４３０を有し、対応するＬＤＯ帯域幅４３５を有しているものとして説明され得る。
【００１９】
[0028]  例示的なＳＭＰＳは、約２ＭＨｚの帯域幅を有し得る。一般的に、ＳＭＰＳ帯域幅４１５は、ＳＭＰＳクロック周波数の約５分の１で生じ得る。この帯域幅は、ＳＭＰＳが、ＳｏＣにおいて生じ得る、急速に変化する電力要求を供給するのには十分ではない。ＳＭＰＳは、しかしながら、高効率で、比較的大きな量の電流を供給するのには向いている。例えば、ＳＭＰＳは、約８５％の効率で、３．０アンペアを供給し得る。
【００２０】
[0029]  例示的なＬＤＯは、約６００ＭＨｚの帯域幅を有し得る。この帯域幅は、ＳｏＣにおいて生じ得る、急速に変化する電力要求を供給するのには、ＳＭＰＳ帯域幅よりも、かなり向いている。ＬＤＯは、しかしながら、ＳＭＰＳよりも効率的ではない。例えば、１．２Ｖ入力供給電圧を受け取り、０．９Ｖ出力を生成するＬＤＯは、７５％よりも低い効率を有するであろう。
【００２１】
[0030]  図５は、目下開示されている実施形態にしたがった、容量的に結合されたハイブリッド並列電源を含む電子システムの機能的ブロック図である。システムは、電力を負荷デバイス５６０に提供するために、ハイブリッド並列電源を使用する。ハイブリッド並列電源は、電源（例えば、スイッチングモード電源）を、電圧レギュレータ（例えば、低ドロップアウト電圧レギュレータ）と容量的に結合する。ハイブリッド並列電源は、スイッチングモード電源および低ドロップアウト電圧レギュレータの両方の有利な特徴を組み合わせる。ハイブリッド並列電源は、電力効率的（power efficient）であり、電流需要が急速に変化するスマートフォンＳｏＣのような負荷デバイスに、安定した電圧を供給できる。
【００２２】
[0031]  ハイブリッド並列電源は、電圧レギュレータ（「ＬＤＯ」）５１０と並列で接続された、第１の電源（「ＳＭＰＳ１」）５０５を含む。第１の電源５０５は、電力レール５２０に電力を供給する。第１の電源５０５は、電力レール５２０を、第１のターゲット電圧レベル、例えば、０．９Ｖに調整するように働く。第１のターゲット電圧レベルは、例えば、制御レジスタを使用して構成され得る。第１の電源５０５は、（例えば、回路基板５１５上での接続を介して、図１のシステムにおけるバッテリー１６５に接続された）第１の供給端子５４５から、電力を受け取る。第１の電源５０５は、高効率で、電力レール５２０に電力を供給できる。第１の電源５０５は、スイッチングモード電源（ＳＭＰＳ）であり得る。
【００２３】
[0032]  電圧レギュレータ５１０はまた、結合キャパシタ５７５を介して、電力レール５２０に電力を供給する。電圧レギュレータ５１０は、電力レール５２０を、第２のターゲット電圧レベルに調整するように働く。第２のターゲット電圧レベルは、例えば、制御レジスタを使用して構成され得る。電圧レギュレータ５１０は、電圧レギュレータ５１０が電力を受け取る、第２の供給端子５４０に接続された入力を有する。電圧レギュレータ５１０は、結合キャパシタ５７５の第１の端子に接続された出力を有する。結合キャパシタ５７５第２の端子は、電力レール５２０に接続する。電圧レギュレータ５１０は、電力レール５２０に、高周波数応答特性で、電流を供給できる。電圧レギュレータ５１０は、低ドロップアウト電圧レギュレータ（ＬＤＯ）であり得る。ＬＤＯは、低ヘッドルーム（headroom）（入力電圧および出力電圧の差）で動作でき、例えば、０．９Ｖ出力を生成するように、１．２Ｖ入力を調整する。
【００２４】
[0033]１つの実施形態において、電圧レギュレータ５１０は、クラスＡＢ電流モード出力で動作する。そのような回路は、例えば、６００ＭＨｚの広い帯域幅を有し得る。電圧レギュレータ５１０のクラスＡＢ電流モード出力は、電力レール５２０上での電圧が第２のターゲット電圧レベルより低いとき、結合キャパシタ５７５を介して、電力レール５２０（例えば、負荷デバイス５６０）に電流を供給（source）し、電力レール５２０上での電圧が第２のターゲット電圧レベルより高いとき、結合キャパシタ５７５を介して、電力レール５２０から電流を減らす（sink）。電圧レギュレータ５１０は、結合キャパシタ５７５によって、第１の電源５０５から容量的に隔離される。結合キャパシタ５７５によって提供される容量的隔離は、電圧レギュレータ５１０および第１の電源５０５の異なる出力レベル間での競合を防止することにより、ハイブリッド並列電源の安定性を維持し得る。ある例示的な実施形態にしたがって、結合キャパシタ５７５は、約１００ｎＦであり得る。さらに、システムは、大きな（例えば、５００ｐＨ）直列インダクタンスを有する結合キャパシタにより、信頼性を持って動作し得る。
【００２５】
[0034]  第１の電源５０５および電圧レギュレータ５１０は、電力レール５２０の電圧レベルを調整するように動作する。この電圧調整は、電力レール５２０の電圧レベルを監視すること、電圧レベルがそれぞれのターゲット電圧レベルと異なるとき、電圧レベルがターゲット電圧レベルに向かうように、電力レール５２０を駆動する回路の動作を変化させることと理解され得る。電力レール５２０の電圧レベルは、負荷デバイス５６０の電流需要の変化に、および、例えば、第１の電源５０５および電圧レギュレータ５１０の出力インピーダンスと第１の電源５０５および電圧レギュレータ５１０の応答時間とに起因するハイブリッド並列電源の応答における制限、に起因して変動し得る。
【００２６】
[0035]  電圧レギュレータ５１０が、電力レール５２０を、そのレベルに調整する第２のターゲット電圧レベルと、第１の電源５０５が、電力レール５２０を、そのレベルに調整する第１のターゲット電圧レベルとは、異なり得る。第２のターゲット電圧レベルは、例えば、第１のターゲット電圧レベルより小さいオフセット電圧であり得る。例えば、第１のターゲット電圧レベルが０．９Ｖであるハイブリッド並列電源において、第２のターゲット電圧レベルは、０８８Ｖであり得る。この構成（arrangement）において、第１の電源５０５は、負荷デバイス５６０によって消費される電流の大半を供給し得、電圧レギュレータ５１０は、電力レール５２０上での電圧の変化に応答して、急速に、電流を供給しまたは電流を減らす（sinking）。
【００２７】
[0036]  図５のハイブリッド並列電源は、第２の供給端子５４０を介して、電圧レギュレータ５１０に電力を供給するための第２の電源（「ＳＭＰＳ２」）５３０を含む。第２の電源５３０は、第１の供給端子５４５を第３のターゲット電圧レベルに駆動するように働く。第３のターゲット電圧レベルは、例えば、電圧レギュレータ５１０の効率的な動作を許容するように選択され得る。第３のターゲット電圧レベルはまた、システムにおいて他のコンポーネントによって使用されるレベルであり得る。電力レール５２０上の公称レベルが０．９Ｖであるとき、第３のターゲット電圧レベルは、例えば、１．２Ｖであり得る。第２の電源５３０は、高効率で、電圧レギュレータ５１０に電力を供給することができる。第２の電源５３０は、第１の供給端子５４５から電力を受け取る。第２の電源５３０は、スイッチングモード電源であり得る。
【００２８】
[0037]  電圧レギュレータ５１０および負荷デバイス５６０は、第１のダイ（「ダイ１」）５２５上に組み立てされ得る。電圧レギュレータ５１０および負荷デバイス５６０は、一緒に設置されるので、電圧レギュレータ５１０および負荷デバイス５６０間の寄生インピーダンスは小さい。電力レール５２０の一部はまた、第１のダイ５２５上に組み立てされ得る。結合キャパシタ５７５は、第１のダイ５２５上、または第１のダイ５２５の外部（例えば、回路基板５１５上、または第１のダイ５２５を収容する集積回路パッケージ上）、またはダイ上および外部キャパシタの組み合わせで組み立てされ得る。基板およびパッケージ寄生インピーダンスは、電圧レギュレータ５１０、結合キャパシタ５７５、および負荷デバイス５６０間の接続を、実質的に害さない。
【００２９】
[0038]  図５の実施形態において、第１のダイ５２５は、第２の供給端子５４０に接続されるダイ上キャパシタ５５０を含み、第２の供給端子５４０は、電圧レギュレータ５１０に電力を供給する。ダイ上キャパシタ５５０は、バイパスキャパシタと呼ばれ得る。ダイ上キャパシタ５５０は、高周波数応答特性を持って、電圧レギュレータ５１０に電流を供給できる。ダイ上キャパシタ５５０は、高周波数応答特性を持って、負荷デバイス５６０に電流を供給する電圧レギュレータ５１０をサポートし、負荷デバイス５６０の電流需要が急速に変化するとき、さもなくば電力レール５２０上で生じるであろうドループ特性を減らすのを助ける。ダイ上キャパシタ５５０は、電力レール５２０と比べて、第２の供給端子５４０のより高い電圧に起因して、電力レール５２０上のキャパシタよりも多くの電荷を蓄積する。その結果、電圧レギュレータ５１０および第１の電源５０５の並列組み合わせは、バルクキャパシタ、外部キャパシタ、ランド側キャパシタ、または埋め込まれた受動基板（ＥＰＳ）キャパシタのような、さらなるキャパシタンス無し（または、小さなキャパシタンス）で動作し得る。ある例示的な実施形態にしたがえば、ダイ上キャパシタ５５０は、約２２０ｎＦであり得る。
【００３０】
[0039]  ダイ上キャパシタ５５０は、代替的に、第１のダイ５２５の外部、例えば、回路基板上、または集積回路パッケージ上、またはダイ上および外部キャパシタの組み合わせで組み立てられ得る。ダイ上キャパシタ５５０および結合キャパシタ５７５を、ダイ上、パッケージ上、または回路基板上にもたらすことは、それぞれのインプリメンテーションの相対的コストおよび性能にしたがって決定され得る。これらのコストは、キャパシタ、相互接続、およびパッケージピンのコストを含み得る。電力分配ネットワークの性能は、一般的に、負荷デバイスにより近いキャパシタンスで改善される。
【００３１】
[0040]  第１の電源５０５および第２の電源５３０は、第２の（「ダイ２」）５３５上に組み立てられ得る。電圧レギュレータ５１０および負荷デバイス５６０を第１のダイ５２５上で組み合わせすること、および、第１の電源５０５および第２の電源５３０を第２のダイ上で組み合わせすることは、種々のコンポーネントが、コンポーネントの特定の要求のために選択された、組み立てプロセスを使用して製造されることを許容し得る。例えば、電圧レギュレータ５１０および負荷デバイス５６０は、負荷デバイス５６０によって多数の機能もたらされることを許容する、高密度相補型金属酸化物半導体（ＣＭＯＳ）プロセスを使用して製造され得、第１の電源５０５および第２の電源５３０は、高効率電力供給を許容する、高電力プロセスを使用して製造され得る。第１のダイ５２５および第２のダイ５３５は、回路基板５１５のような、相互接続基板上に、（直接的に、または集積回路パッケージを使用して）マウントされ得る。実施形態において、第２のダイ５３５は、電力管理集積回路（ＰＭＩＣ）であり得る。
【００３２】
[0041]  ハイブリッド並列電源を使用するシステムは、ＳＭＰＳ、ＬＤＯ，または直列ＳＭＰＳ−ＬＤＯ組み合わせを使用するシステムよりも、より電力効率的であり得る。例となるインプリメンテーションのためのハイブリッド並列電源の効率は、約７６％である。ハイブリッド並列電源はまた、より小さい電圧ガードバンドを許容することによって、システム電力を低下できる。これは、特に、電力が電圧の２乗に比例する（ＣＭＯＳ  ＳｏＣのような）システムにおいて、価値がある。電圧レギュレータ５１０および負荷デバイス５６０を持ったＳｏＣはまた、例えば、電力レール５２０上での減結合キャパシタの減じた使用に起因して、減じた数のピンを有し得る。
【００３３】
[0042]  ＬＤＯおよびＳＭＰＳの並列組み合わせは、急速な負荷電流の変化によってもたらされる電圧ドループを低減しつつ、効率的に電力を供給するために、個々の回路の特徴を組み合わせる。ＳＭＰＳは、一般的に、負荷デバイスの定常状態電流ニーズを供給する際に関係するように見られ得る。このようにして、負荷デバイスの比較的大きな電流需要は、ＳＭＰＳの高効率によって提供される。ＬＤＯは、さもなくば大きな電圧ドループをもたらす負荷電流の変化に応答して、負荷デバイスに電流を供給する際に関係するように見られ得る。即ち、ＬＤＯは供給電圧の低下に急速に反応し、ＳＭＰＳが反応できるまで、負荷デバイスに電流を供給する。ＬＤＯの広帯域は、ドループ特性が大きく減らされるようなタイムリーなやり方で、ハイブリッド並列電源が十分な電流を提供することを可能にする。追加的に、ＬＤＯおよびＳＭＰＳの並列組み合わせは、単純化されたＳＭＰＳ、例えば、より少ないフェーズを持ったＳＭＰＳの使用を許容し得る。
【００３４】
[0043]  図６は、目下開示された実施形態にしたがって、容量的に結合されたハイブリッド並列電源を持った電子システムの機能的ブロック図である。図６のハイブリッド並列電源は、一般的に図５のシステム中のハイブリッド並列電源に対応する。従って、図６のシステムの説明は、図５のシステムと共通な詳細は省略し得る。図６のシステムは、負荷デバイス５６０に電力を供給する第１の電源５０５、および（第２の電源５３０から電力を受け取り、）結合キャパシタ５７５を介して、負荷デバイス５６０に電力を供給する電圧レギュレータ５１０を含む。（プロセッサおよび他の回路を含むＳｏＣであり得る）負荷デバイス５６０は、等価負荷インピーダンス６７５ａおよびスイッチされる等価負荷インピーダンス６７５ｂでモデル化される。
【００３５】
[0044]  電圧レギュレータ５１０は、演算増幅器６１０、結合キャパシタ５７５、基準コンバータ（「ＤＡＣ」）６２０、およびバンドギャップ源６２５を含む。第２のターゲット電圧レベルを設定する基準電圧を生成するために、基準コンバータ６２０およびバンドギャップ源６２５は、組み合わせられ、そのレベルで電圧レギュレータ５１０が電力レール５２０に電力を供給する。バンドギャップ源６２５は、ほぼ一定（プロセス、供給電圧、および温度の例えば、１％未満の変動）の基準出力信号を生成する。ある実施形態において、バンドギャップ源６２５は、サブバンドギャップレベル（例えば、０．６４Ｖ）の基準出力信号を生成する。基準コンバータ６２０は、基準電圧を生成するために、バンドギャップ源６２５からの基準出力電圧をスケーリングする。例えば、基準コンバータ６２０は、０．８８Ｖ基準電圧を生成するために、バンドギャップ源６２５からの０．６４Ｖ基準出力電圧を、１１／８分だけスケーリングする。基準コンバータ６２０は、デジタル−アナログコンバータ（ＤＡＣ）であり得る。基準コンバータ６２０は、基準電圧を構成するために、デジタル入力を受け取り得る。デジタル入力は、第２のターゲット電圧レベルを調整するために使用され得る。
【００３６】
[0045]  代替的実施形態において、電圧レギュレータ５１０によって使用される第２のターゲット電圧レベルは、基準レベルモジュールにより生成される基準レベルによって設定される。基準レベルモジュールは、電力レール５２０をスケーリングおよびローパスフィルタリングすることによって、基準電圧を供給し得る。電力レール５２０上の平均レベルと関してスケーリングされたレベルに第２のターゲット電圧レベルを設定することは、第１および第２のターゲット電圧レベル間のミスマッチの懸念を回避し得る。次に、電力レール５２０が基準電圧よりも下に低下したとき、電圧レギュレータ５１０は、結合キャパシタ５７５を介して、負荷デバイス５６０に電流を供給する。基準レベルモジュールは、例えば、（電力レール５２０のレベルに関しての第２のターゲット電圧レベルの）スケーリングファクタ１５／１６を使用する。フィルタリングの量は、例えば、第１の電源５０５の帯域幅に基づいて選択され得る。基準レベルモジュールは、フィルタリングを提供するキャパシタと結合されたスケーリングを提供する抵抗ディバイダを含み得る。抵抗ディバイダは、スケーリングの量が調整できるように可変であり得る。フィルタリングもまた、調整可能である。
【００３７】
[0046]  演算増幅器６１０は、結合キャパシタ５７５の第１の端子に結合された出力を有する。結合キャパシタ５７５の第２の端子は、電力レール５２０に結合されている。結合キャパシタ５７５は、例えば、トランジスタゲートキャパシタンスを使用して組み立てられ得る。他のキャパシタ構造は、追加的にまたは代替的に使用され得る。追加的に、ダイ上、パッケージ上、および回路基板上のキャパシタの組み合わせは、それぞれのインプリメンテーションの相対的コストおよび性能にしたがって選択され得る。これらのコストは、キャパシタ、相互接続、およびパッケージピンのコストを含み得る。電力分配ネットワークの性能は、一般的に、負荷デバイス５６０および演算増幅器６１０に近いキャパシタンスによって改善される。
【００３８】
[0047]  演算増幅器６１０は、基準コンバータ６２０からの基準電圧に接続された非反転入力（「＋」）を有し、電力レール５２０に結合された反転入力（「−」）を有する。演算増幅器６１０の反転入力は、電力レール５２０に直接的に結合され得、またはフィードバックデバイス６５５を介して電力レール５２０に結合され得る。図６に例証されたある実施形態において、ローパスフィルタは、電力レール５２０から演算増幅器６１０へのフィードバックを提供する。ローパスフィルタは、電力レール５２０の電圧のローパスフィルタリングされたバージョンを、演算増幅器６１０に提供する。ローパスフィルタは、図６において例証されるように、抵抗器キャパシタネットワークでインプリメントされ得る。
【００３９】
[0048]  代替的に、フィードバックデバイス６５５は、ハイパスフィルタを利用し得る。そのようなインプリメンテーションにおいて、電圧レギュレータ５１０は、負荷デバイス５６０の電流需要の急速な変化によるドループのような、電力レール５２０上の電圧高周波数の変化に応答して、負荷デバイス５６０に電流を供給し得る。例となる実施形態において、ハイパスフィルタは、電力レール５２０および演算増幅器６１０の反転入力間に結合されたキャパシタと、演算増幅器６１０の入力間に結合された抵抗器とを含む。第２のターゲット電圧レベルは、例えば、演算増幅器６１０の出力範囲の中間点に設定され得る。ハイパスフィルタの周波数応答は、例えば第１の電源５０５の応答特性に基づいて、選択され得る。
【００４０】
[0049]  フィードバックデバイス６５５の特性は、電圧レギュレータ５１０の電力調整応答を調節し、ドループ事象（droop event）への特定の応答を提供するように構成され得る。電力レール５２０上での電圧は、第１のターゲット電圧レベルの上に乗る信号として概念化され得る、時間変動する電圧成分を有し得る。フィードバックデバイス６５５は、例えば、高周波数成分または電力レール５２０上に現れる低周波数成分をフィルタアウトし、演算増幅器６１０の反転入力に残りの成分を通過させ得る。フィードバックデバイス６５５は、電圧レギュレータ５１０の帯域幅を効率的に変化できる。
【００４１】
[0050]  演算増幅器６１０は、クラスＡＢ演算増幅器、例えば、クラスＡＢ演算相互コンダクタンス増幅器（ＯＴＡ）であり得る。他のタイプの演算増幅器、例えば電圧モード出力を持った増幅器もまた使用され得る。演算相互コンダクタンス増幅器は、電圧レギュレータ５１０が電力レール５２０に高周波数応答特性で電流を提供できるように、広帯域幅を有し得る。追加的に、クラスＡＢ  ＯＴＡは、標準ロジックトランジスタを用いて、特別なデバイスまたはデバイス組み立て技法無しで、組み立てられ得る。電圧レギュレータ５１０はまた、低静止電流を有し、よって、システムに対する全体の電力低減に寄与し得る。ＬＤＯはまた、小さいダイエリア内にインプリメントされ得る。
【００４２】
[0051]  演算増幅器６１０の出力は、反転入力および非反転入力間の電圧差に基づいて、電流を出したりまたは減らしたりする。演算増幅器６１０の出力から結合キャパシタ５７５を通して電力レール５２０に、そしてフィードバックデバイス６５５を介して演算増幅器６１０の反転入力に戻るフィードバックループは、電圧レギュレータ５１０が、電力レール５２０のレベルを調整することを許容する。
【００４３】
[0052]  図６のシステムは、ダイ上キャパシタ５５０と、ＳｏＣを収容するパッケージ６０５中に位置し、電圧レギュレータ５１０の入力に接続される第２のキャパシタ６５０とを含む。第２のキャパシタ６５０およびダイ上キャパシタ５５０の値は、例えば、コスト、性能、およびサイズに基づいて選択され得る。例となる実施形態において、第２のキャパシタ６５０のキャパシタンスは、ダイ上キャパシタ５５０のキャパシタンスよりも約２００倍大きいものであり得る。例えば、第２のキャパシタ６５０のキャパシタンスは、２００ｎＦであり得、ダイ上キャパシタ５５０のキャパシタンスは１ｎＦであり得る。いくつかの実施形態において、さらなるキャパシタが、回路基板５１５上に位置し、電圧レギュレータ５１０の入力に接続され得る。
【００４４】
[0053]  いくつかの実施形態において、第１のダイ５２５中に位置するレールキャパシタ６８０は、電力レール５２０に接続される。レールキャパシタ６８０は、ドループ事象の間、負荷デバイス５６０に電流を提供するために、ダイ上キャパシタ５５０と協同して働き得る。回路基板５１５上、パッケージ６０５上、第１のダイ５２５上、または他の位置上他のキャパシタの他の組み合わせはまた、使用でき得る。
【００４５】
[0054]  図６はまた、第１の電源５０５および電力レール５２０および第２の電源５３０および電圧レギュレータ５１０間の様々な電気的接続を行う際において生じるりアクティブ素子を表す、相互接続寄生素子６６５ａ、ｂを指し示す。相互接続寄生素子６６５ａ、ｂは、第１のダイ５２５および第２のダイ５３５間の回路基板５１５の領域中に指し示される。相互接続寄生素子６６５ａ、ｂは、第１のダイ５２５および第２のダイ５３５間に拡がる電気的接続によって生じる等価インピーダンスを表す、抵抗器、キャパシタ、インダクタの組み合わせであり得る。
【００４６】
[0055]  図７は、目下開示されている実施形態にしたがって、容量的に結合されたハイブリッド並列電源を持った電子システムの機能的ブロック図である。図７のハイブリッド並列電源は、図６のシステムにおけるハイブリッド並列電源と同様である。従って、図７のシステムの説明は、図６のシステムと共通な詳細は省略する。
【００４７】
[0056]   図７の容量的に結合されたハイブリッド並列電源は、第１の電源５０５に制御信号を供給するためのＰＭＩＣ制御モジュール７０５を含む。ＰＭＩＣ制御モジュール７０５はまた、第２の電源５３０に制御信号を供給し得る。ＰＭＩＣ制御モジュール７０５は、様々な方法でインプリメントされ得る。第１の電源５０５がデジタル制御信号を受け取るように構成されているとき、ＰＭＩＣ制御モジュール７０５は、デジタル形式で制御信号を供給する。例えば、ＰＭＩＣ制御モジュール７０５は、例えば、シリアルプロトコルを使用して、第１の電源５０５に第１のターゲット電圧レベルをシグナリングし得る。ＰＭＩＣ制御モジュール７０５は、オープンループで第１のターゲット電圧レベルをシグナリングし得る。代替的に、ＰＭＩＣ制御モジュール７０５は、例えば、電力レール５２０とバンドギャップ源６２５からの基準出力電圧との相対的レベルを比較することによって、クローズドループで第１のターゲット電圧レベルをシグナリングし得る。
【００４８】
[0057]  代替的に、第１の電源５０５がアナログ制御信号を受け取るように構成されているとき、ＰＭＩＣ制御モジュール７０５は、アナログ形式で制御信号を供給する。ＰＭＩＣ制御モジュール７０５は、第１のターゲット電圧レベルで、または第１のターゲット電圧レベルのスケーリングされたバージョンで制御信号を供給することによって、オープンロープで、第１の電源５０５に第１のターゲット電圧レベルをシグナリングし得る。代替的に、ＰＭＩＣ制御モジュール７０５は、例えば、電力レール５２０とバンドギャップ源６２５からの基準出力電圧との相対的レベルを比較することによって、クローズドループで、第１のターゲット電圧レベルをシグナリングし得る。第１の電源５０５は、電力レール５２０上に、第１の電源５０５によって発生された電圧の対応する変化を生成するために、クローズドループ制御信号を利用できる。
【００４９】
[0058]  例となるクローズドループアナログ実施形態において、ＰＭＩＣ制御モジュール７０５は、第１の電源５０５に制御信号を提供する出力を有する第２の演算増幅器を含む。第２の演算増幅器の非反転入力は、供給基準電圧に接続する。第２の演算増幅器の反転入力は、電力レール５２０に接続する。供給基準電圧は第１のターゲット電圧レベルを設定し、そのレベルで第１の電源５０５が電力レール５２０に電力を供給する。供給基準電圧は、供給基準電圧を生成するために、バンドギャップ源６２５からの基準出力電圧をスケーリングする第２の基準コンバータによって生成される。例えば、第２の基準コンバータは、０．９Ｖ供給基準電圧を生成するために、バンドギャップ源６２５からの０．６４Ｖ基準出力電圧を、４５／３２分だけスケーリングし得る。第２の基準コンバータは、ＤＣ−ＤＣコンバータとしても知られる直流電流（ＤＣ）コンバータであり得る。第２の基準コンバータは、供給基準電圧のレベルを調整するためにデジタル入力を受け取り得る。
【００５０】
[0059]  図８は、目下開示された実施形態にしたがって、ハイブリッド並列電源を使用するシステム中のドループ特性の時間領域グラフである。グラフは、図５−７のハイブリッド並列電源の動作を例証する。図２のグラフと同様に、図８のグラフは、時間８５０における電流の急速な変化の例を例証する。図８のグラフは、負荷デバイス５６０に対する負荷電流８０５および電力レール５２０に対する供給電圧８１０をプロットする。時間８５０の前で、負荷電流８０５は、１．２５Ａである。時間８５０において、負荷電流８０５は、３．５５Ａに急速に増加する。
【００５１】
[0060]   時間８５０における負荷デバイスの電流需要における段階に加えて、例えば、負荷デバイス５６０中のプロセッサにおいて、異なる計算が実行されるので、負荷電流８０５の小さい変動が生じる。これらの負荷電流８０５の小さい変動は、供給電圧８１０中にリップル（小さい変動、例えば、４ｍＶ）をもたらす。供給電圧中のリップルは、第１の電源５０５の帯域幅より高い周波数であり得る。次に、第１の電源５０５は、供給電圧のローパスフィルタされた平均に基づいて、電力レール５２０に電流を供給する。しかしながら、供給電圧中のリップルは、電圧レギュレータ５１０の帯域幅内にある周波数であり得る。次に、電圧レギュレータ５１０は、電力レール５２０にリップルの大きさを減らす電流を供給する。
【００５２】
[0061]  時間８５０の前で、供給電圧８１０は、公称電圧レベル、例えば、０．９Ｖである。時間８５０において、負荷電流の急速な増加は、供給電圧８１０においてドループ特性８２５をもたらす。電圧レギュレータ５１０の高周波数応答は、ドループ特性８２５の大きさを減らすために、電圧レギュレータ５１０が負荷デバイス５６０に供給される電流を急速に増加することを許容する。結合キャパシタ５７５を通して、電圧レギュレータ５１０によって、負荷に提供される電流は、電圧−電流関係：
【００５３】
【数１】
0006453476.tif 000002
【００５４】
と合致する。（電圧レギュレータ５１０の出力の変化に起因する）結合キャパシタを横切る電圧変化は、電圧ドループの大きさよりもかなり大きくあり得るので、結合キャパシタ５７５は、（例えば、電力レール５２０および接地基準間に結合された）同様な大きさに作られたバイパスキャパシタよりもかなり大きい電流を負荷に供給できる。
【００５５】
[0062]  例となるシステムは、負荷電流の２．３Ａ／５ｎｓ階段変化に対して７％未満の結果として生じたドループ特性を有する。上記に説明された装置およびシステムは、ダイ上の負荷デバイスにおける供給電圧のスパイク状の低下の観点から定義されたドループ特性に関する。同様の効果であるが、正進行（positive-going）スパイク効果を伴うものが、負荷デバイスの電流需要が急速に減少する何らかの回路状況において実現され得る。本明細書で開示された容量的に結合されたハイブリッド並列電源は、電圧レギュレータ５１０が、結合キャパシタ５７５を介して、電力レール５２０から電流を減らすことによって、電源レベルにおける正進行スパイクを減らし得る。
【００５６】
[0063]  図９は、目下開示されている実施形態にしたがって、電子デバイスに電力を供給するためのプロセスのフローチャートである。プロセスは、図５のシステムに関連して説明されるであろうが、プロセスの様々な実施形態が任意の適当な装置に適用され得る。
【００５７】
[0064]  ブロック９０５において、プロセスは、電力レールを介して、第１のターゲット電圧レベルで、電源から負荷デバイスに電流を供給する。ブロック９０５において、スイッチングモード電源のような効率的電源が使用される。例えば、第１の電源５０５は、負荷デバイス５６０に電流を供給するために、電力レール５２０を第１のターゲット電圧レベルに調整できる。
【００５８】
[0065]  ブロック９１５において、プロセスは、結合キャパシタを介して、第２のターゲット電圧レベルで、電圧レギュレータから負荷デバイスに電流を供給する。例えば、電力レール５２０のレベルが所望の調整レベルよりも高いとき、供給される電流は負であり得る。ブロック９１５において、高周波数応答特性を持った低ドロップアウト電圧レギュレータのような電圧レギュレータが使用される。例えば、負荷デバイス５６０に電流を供給するために、電圧レギュレータ５１０は、電力レール５２０を第２の供給電圧レベルに調整できる。第１のターゲット電圧レベルおよび第２のターゲット電圧レベルは、同一または異なるかであり得、また構成可能であり得る。プロセスは、バンドギャップ源に基づいて、基準出力電圧を発生し、ついで、第１のデジタル入力および基準出力電圧に基づいて、第２のターゲット電圧レベルを発生し、第２のデジタル入力および基準出力電圧に基づいて、第１のターゲット電圧レベルを発生することによって、第１のターゲット電圧レベルおよび第２のターゲット電圧レベルを発生し得る。
【００５９】
[0066]  図９のプロセスは、例えば、ブロックを追加または変更することによって修正され得る。追加的に、ブロックは同時に実行され得る。
【００６０】
[0067]  本発明の特徴が特定の実施形態について上記で説明されたが、多数の変形が可能である。例えば、容量的に結合されたハイブリッド並列電源は、異なるタイプのトランジスタを含む他の組み立てプロセスを使用して形成され得る。追加的に、ハイブリッド並列電源は、異なるタイプの電圧レギュレータおよび異なるタイプの電源を使用し得る。さらに、ハイブリッド並列電源は、異なる数の電源および電圧レギュレータを有し得る。別の変形において、電圧レギュレータ５１０をシャットオフして、電圧調整を提供することから除去され得る。さらに別の変形において、スタンバイモードの間使用するために、低電力維持電圧レギュレータが、ＳｏＣ上に含められる。追加的に、様々な実施形態の特徴が、上で説明されたものとは異なる組み合わせで組み合わせされ得る。
【００６１】
[0068]  当業者は、本明細書に開示された実施形態に関連して説明された様々な例証的なブロックおよびモジュールは、様々な形態でインプリメントされ得ることを認識するであろう。いくつかのブロックおよびモジュールは、一般的にそれらの機能性の観点から上述された。そのような機能性がどのようにインプリメントされるかは、システム全体に課せられる設計制約に依存する。当業者は、説明された機能性を、各特定のアプリケーションに関して様々な方法でインプリメントすることができるが、そのようなインプリメンテーションの決定は本発明の範囲から逸脱を生じさせるものと解釈されるべきでない。加えて、モジュール、ブロック、またはステップ内の機能のグループ分けは、説明を容易にするためのものである。特定の機能またはステップは、本発明から逸脱することなく１つのモジュールまたはブロックから動かされ（moved from）得る。
【００６２】
[0069]  開示された実施形態の上記説明は、いかなる当業者もが、本発明の製造または使用できるように提供されている。これらの実施形態に対する様々な修正は、当業者に容易に明らかになり、本明細書で説明されている包括的な本質は本開示の範囲もしくは趣旨から逸脱することなく他の実施形態に適用され得る。よって、本明細書で表されている説明および図面は、本願発明の目下好まれている実施形態を表しており、それゆえ、本願発明によって広く考慮される主題の代表的なものであることが理解されるものとする。さらに、本願発明の範囲は、当業者に明らかになり得る他の実施形態を十分に包含すること、従って、本願発明の範囲が添付の特許請求の範囲以外の何によっても限定されないことがさらに理解される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］  電力レールに接続され、前記電力レールを介して、負荷デバイスに電流を供給するように構成された第１の電源と、前記第１の電源は、前記電力レールを第１のターゲット電圧レベルに調整するようにさらに構成され、
前記電力レールに結合された第１の端子を有する結合キャパシタと、
前記結合キャパシタの第２の端子に結合された電圧レギュレータと、前記電圧レギュレータは、前記電力レールを第２のターゲット電圧レベルに調整するように構成され、を備える、ハイブリッド並列電源。
［２］  前記第１の電源は、スイッチングモード電源である、［１］に記載のハイブリッド並列電源。
［３］  前記第１のターゲット電圧レベルは、前記第２のターゲット電圧レベルと等しい、［１］に記載のハイブリッド並列電源。
［４］  前記電圧レギュレータは、前記電力レールに結合された第１の入力と、前記第２のターゲット電圧レベルで、基準電圧を受け取るように構成された第２の入力と、前記電圧レギュレータの前記出力に接続された出力とを有する演算増幅器を備える、［１］に記載のハイブリッド並列電源。
［５］  前記演算増幅器の前記第１の入力は、ハイパスフィルタによって前記電力レールに結合される、［４］に記載のハイブリッド並列電源。
［６］  前記演算増幅器は、演算相互コンダクタンス増幅器である、［４］に記載のハイブリッド並列電源。
［７］  前記演算増幅器は、クラスＡＢ演算増幅器である、［４］に記載のハイブリッド並列電源。
［８］  前記電圧レギュレータは、
基準出力電圧を生成するように構成されたバンドギャップ源と、
第１のデジタル入力と前記バンドギャップ源からの前記基準出力電圧とに基づいて、前記演算増幅器に前記基準電圧を供給するように構成された第１の基準コンバータとをさらに備える、［４］に記載のハイブリッド並列電源。
［９］  第３のターゲット電圧レベルで、前記電圧レギュレータの入力に電力を供給するように構成された第２の電源をさらに備える、［１］に記載のハイブリッド並列電源。
［１０］  前記電圧レギュレータは、前記負荷デバイスと共に第１のダイ上に配置され、前記第１の電源は、第２のダイ上に配置される、［１］に記載のハイブリッド並列電源。
［１１］  前記結合キャパシタは、前記第１のダイ上に配置されたキャパシタを含む、［１０］に記載のハイブリッド並列電源。
［１２］  前記第１の電源は、前記電圧レギュレータよりも、より大きな効率で電流を供給するように動作可能であり、ここにおいて、前記電圧レギュレータは、前記第１の電源よりも、より広い帯域幅で、前記電力レールを調整するように動作可能である、［１］に記載のハイブリッド並列電源。
［１３］  負荷デバイスに電力を供給する方法であって、
前記方法は、
電力レールを介して、第１のターゲット電圧レベルで、電源から前記負荷デバイスに電流を供給することと、
結合キャパシタを介して、第２のターゲット電圧レベルで、電圧レギュレータから前記負荷デバイスに電流を供給することとを備える、方法。
［１４］  前記電源は、スイッチングモード電源である、［１３］に記載の方法。
［１５］  前記電圧レギュレータは、クラスＡＢ演算増幅器を含む、［１３］に記載の方法。
［１６］  前記第１のターゲット電圧レベルは、前記第２のターゲット電圧レベルと等しい、［１３］に記載の方法。
［１７］  前記電圧レギュレータから電流を供給することは、
前記電力レールの電圧および前記第２のターゲット電圧レベル間の差を増幅することと、
前記増幅された差に基づいて、前記電圧レギュレータから前記電流を供給することとを備える、［１３］に記載の方法。
［１８］  前記電力レールの前記電圧をハイパスフィルタリングすることと、
前記電力レールの前記ハイパスフィルタリングされた電圧に基づいて、前記電圧レギュレータから前記電流を供給することとをさらに備える、［１３］に記載の方法。
［１９］  電力レールに接続され、前記電力レールを介して、第１のターゲット電圧レベルで、負荷デバイスに電流を供給するように構成された、電力を供給するための第１の手段と、
前記電力レールに結合された第１の端子を有する結合キャパシタと、
前記結合キャパシタの第２の端子に結合され、前記電力レールを第２のターゲット電圧レベルに調整するように構成された、電圧を調整するための手段と、を備える、ハイブリッド並列電源。
［２０］  前記電力を供給するための第１の手段は、スイッチングモード電源である、［１９］に記載のハイブリッド並列電源。
［２１］  前記電圧を調整するための手段は、クラスＡＢ演算増幅器を含む、［１９］に記載のハイブリッド並列電源。
［２２］  前記第１のターゲット電圧レベルは、前記第２のターゲット電圧レベルと等しい、［１９］に記載のハイブリッド並列電源。
［２３］  前記電圧を調整するための手段は、前記電力レールに結合された第１の入力と、前記第２のターゲット電圧レベルで、基準電圧を受け取るように構成された第２の入力と、前記結合キャパシタの前記第２の端子に接続された出力とを有する、演算増幅器を備える、［１９］に記載のハイブリッド並列電源。
［２４］  前記演算増幅器の前記第１の入力は、ハイパスフィルタによって前記電力レールに結合される、［２３］に記載のハイブリッド並列電源。
［２５］  前記演算増幅器は、演算相互コンダクタンス増幅器である、［２３］に記載のハイブリッド並列電源。
［２６］  前記電圧を調整するための手段は、
基準出力電圧を生成するように構成されたバンドギャップ源と、
第１のデジタル入力と前記バンドギャップ源からの前記基準出力電圧とに基づいて、前記演算増幅器に前記基準電圧を供給するように構成された、第１の基準コンバータとをさらに備える、［２３］に記載のハイブリッド並列電源。
［２７］  第３のターゲット電圧レベルで、前記電圧を調整するための手段の入力に電力を供給するように構成された、電力を供給するための第２の手段をさらに備える、［１９］に記載のハイブリッド並列電源。
［２８］  前記電圧を調整するための手段は、前記負荷デバイスと共に第１のダイ上に配置され、前記電力を供給するための第１の手段は、第２のダイ上に配置される、［１９］に記載のハイブリッド並列電源。
［２９］  前記結合キャパシタは、前記第１のダイ上に配置されたキャパシタを含む、［２８］に記載のハイブリッド並列電源。
【図１】
0006453476.tif 000003
【図２】
0006453476.tif 000004
【図３】
0006453476.tif 000005
【図４】
0006453476.tif 000006
【図５】
0006453476.tif 000007
【図６】
0006453476.tif 000008
【図７】
0006453476.tif 000009
【図８】
0006453476.tif 000010
【図９】
0006453476.tif 000011