(57)【特許請求の範囲】
【請求項１】
Ｎフェーズ（Ｎは２以上の整数）のマルチフェーズＤＣ／ＤＣコンバータであって、
フェーズごとに設けられたハイサイドトランジスタ、ローサイドトランジスタおよびインダクタと、
Ｎ個のインダクタそれぞれの負荷側端と負荷を接続する出力電源配線と、
を備え、
前記出力電源配線は、前記負荷から前記Ｎ個のインダクタの負荷側端に向かって枝分かれしており、
各フェーズの前記インダクタに流れるコイル電流が、前記出力電源配線の当該フェーズに対応する枝部分の電圧降下にもとづいて検出され、
前記出力電源配線は、前記Ｎ個のインダクタそれぞれの負荷側端と負荷を接続する枝分かれのない仮想電源配線を規定したとき、当該仮想電源配線に、隣接するインダクタの間から前記負荷に向かってスリットを入れた形状を有することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記Ｎフェーズのうち隣接する２フェーズに関して、前記枝部分の前記負荷側の電圧検出点が共通化されていることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記ＮフェーズのＮ個の枝部分の抵抗値は等しいことを特徴とする請求項１または２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記出力電源配線のＮ個の枝部分にはそれぞれ、フェーズごとの第１出力キャパシタが接続されることを特徴とする請求項１から３のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記出力電源配線の負荷側の合流部分には、全フェーズで共通の第２出力キャパシタが接続されることを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記出力電源配線は多層配線であり、各層において分岐していることを特徴とする請求項１から５のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項７】
請求項１から６のいずれかに記載のＤＣ／ＤＣコンバータを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】  ラップトップあるいはデスクトップコンピュータ、ゲーム専用機、タブレットＰＣやスマートホンなどの電子機器において、あるレベルの直流電圧を、負荷に最適なレベルに降圧するためのＤＣ／ＤＣコンバータ（スイッチングレギュレータ）が利用される。また高性能なプロセッサの電源として、マルチフェーズコンバータが用いられている。【０００３】  図１は、マルチフェーズＤＣ／ＤＣコンバータ１００ｒを示す回路図である。このＤＣ／ＤＣコンバータは、２チャンネルを並列接続し、位相をずらして動作させる。これにより、擬似的な見かけ上のスイッチング周波数を高め、高速動作するプロセッサの負荷変動に高速に追従可能となる。【０００４】  ＤＣ／ＤＣコンバータ１００ｒは、入力端子１０２に入力電圧Ｖｉｎを受け、それを降圧し、所定の目標電圧に安定化された出力電圧Ｖｏｕｔを生成し、出力端子１０４に接続されるプロセッサなどの負荷（不図示）に供給する。【０００５】  ＤＣ／ＤＣコンバータ１００ｒは、２フェーズで構成され、各フェーズごとに、入力キャパシタＣｉ、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬ、インダクタＬを有している。各回路素子には、フェーズ番号を示す下付の添え字が付されている。複数フェーズφ１，φ２の出力は共通に接続され、共通接続点１０８と出力端子１０４の間は、出力電源配線１１０を介して接続される。出力電源配線１１０には、共通接続点１０８に近い位置に平滑キャパシタＣｓが接続され、出力端子１０４に近い位置に、デカップリングキャパシタＣｄが接続される。平滑キャパシタＣｓ、デカップリングキャパシタＣｄはそれぞれ、バルクコンデンサ（Bulk-Cap）、積層セラミックコンデンサ（ＭＬＣＣ）であってもよい。【０００６】  出力電圧Ｖｏｕｔは、コントローラ１２０のセンスピン（Ｖｓｅｎ）にフィードバックされる。コントローラ１２０は、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆに近づくように、複数フェーズφ１，φ２をフィードバック制御する。【０００７】  コントローラ１２０は、複数のフェーズを均一動作させるために、あるいは過電流保護のために、出力電圧Ｖｏｕｔに加えて、各フェーズのインダクタＬに流れるコイル電流Ｉｃｏｉｌを監視している。【０００８】  図１のＤＣ／ＤＣコンバータ１００ｒでは、各フェーズφｉにおいて、インダクタＬｉと直列に電流センス抵抗ＣＳＲｉが挿入されており、電流センス抵抗ＣＳＲｉの両端それぞれの電圧が、コントローラ１２０のＩｓｅｎ＋，Ｉｓｅｎ−ピンに入力されている。コントローラ１２０は、Ｉｓｅｎ＋，Ｉｓｅｎ−ピンの電位差、すなわち電流センス抵抗ＣＳＲｉの電圧降下にもとづいて、コイル電流Ｉｃｏｉｌを検出する。【０００９】  図２は、別のマルチフェーズＤＣ／ＤＣコンバータ１００ｓを示す回路図である。このＤＣ／ＤＣコンバータ１００ｓでは、電流センスの方式が図１のそれと異なっており、図１の電流センス抵抗ＣＳＲが省略され、その代わりに、インダクタＬの直流抵抗（寄生直列抵抗）ＤＣＲが利用される。関連する技術は、特許文献２に記載される。具体的には各フェーズφｉにおいて、インダクタＬｉと並列にＣＲフィルタ１０６が設けられ、キャパシタの両端それぞれの電圧が、コントローラ１２０のＩｓｅｎ＋，Ｉｓｅｎ−ピンに入力されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−５１５３６７号公報
【特許文献２】特開２０１３−１６２５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】  本発明者は、図１あるいは図２のＤＣ／ＤＣコンバータについて検討した結果、以下の課題を認識するに至った。図３（ａ）は、図１のＤＣ／ＤＣコンバータの、図３（ｂ）は、図２のＤＣ／ＤＣコンバータのプリント基板上のレイアウトを示す図である。【００１２】  図１の電流検出方式において、電流センス抵抗ＣＳＲは、抵抗値の製造バラツキが小さく、また温度依存性が小さいため、高精度な電流検出が可能となる。またその電圧降下がコイル電流Ｉｃｏｉｌを示すため、検出回路がシンプルに構成できる。その反面、チップ部品である電流センス抵抗ＣＳＲは高価であり、また図３（ａ）に示すように、チップ部品に関連して、部品点数および実装面積が増大するという問題がある。また電流センス抵抗ＣＳＲが損失となるため、効率の低下を招き、トランジェント特性が悪化するという問題がある。【００１３】  図２の電流検出方式では、電流センス抵抗ＣＳＲが不要であるため、図３（ｂ）に示すように、実装面積を小さくでき、またコストを下げることができる。また、電流センス抵抗ＣＳＲに起因する損失が無いため、効率、トランジェント特性の観点で優れている。一方で、この方式は、インダクタＬの抵抗ＤＣＲのばらつきが大きく、また温度依存性が大きいため、電流検出精度の観点で劣っている。またＣＲフィルタ１０６が必要であることから、検出回路の構成が複雑となってしまう。【００１４】  本発明はこれらの課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、従来の電流検出方式の問題を解決したＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１５】  本発明のある態様は、Ｎフェーズ（Ｎは２以上の整数）のマルチフェーズＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、フェーズごとに設けられたハイサイドトランジスタ、ローサイドトランジスタおよびインダクタと、Ｎ個のインダクタそれぞれの負荷側端と負荷を接続する出力電源配線と、を備える。出力電源配線は、負荷からＮ個のインダクタの負荷側端に向かって枝分かれしており、各フェーズのインダクタに流れるコイル電流が、出力電源配線の当該フェーズに対応する枝部分の電圧降下にもとづいて検出される。【００１６】  この態様によると、電流センス抵抗が不要であるため、実装面積を小さく、また効率を改善でき、良好なトランジェント特性を実現できる。また枝部分の電圧降下は、コイル電流に比例するため、検出回路もシンプルで済む。さらに出力電源配線は、発熱素子であるハイサイドトランジスタ、ローサイドトランジスタから、インダクタよりも遠い箇所に位置するため、インダクタの内部抵抗を用いる場合よりも、温度依存性を低減でき、高精度な電流検出が可能となる。【００１７】  Ｎフェーズのうち隣接する２フェーズに関して、枝部分の負荷側の電圧検出点が共通化されていてもよい。これにより、枝部分ごとに２端子で電圧降下を検出する場合に比べて、配線を簡素化できる。【００１８】  ＮフェーズのＮ個の枝部分の抵抗値は等しくてもよい。これにより、ＤＣ／ＤＣコンバータのコントローラにおける信号処理が簡素化できる。【００１９】  出力電源配線は、Ｎ個のインダクタそれぞれの負荷側端と負荷を接続する枝分かれのない仮想電源配線を規定したとき、当該仮想電源配線に、隣接するインダクタの間から負荷に向かってスリットを入れた形状を有してもよい。【００２０】  出力電源配線のＮ個の枝部分にはそれぞれ、フェーズごとの第１出力キャパシタが接続されてもよい。出力電源配線の負荷側の合流部分には、全フェーズで共通の第２出力キャパシタが接続されてもよい。【００２１】  出力電源配線は多層配線であり、各層において分岐していてもよい。多層化することで、出力電源配線のインピーダンスを下げることができる。またフェーズごとに、複数の層の同じフェーズの枝部分の合成インピーダンスの抵抗値を利用して、コイル電流を検出できる。【００２２】  なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２３】  本発明によれば、各フェーズのコイル電流を検出できる。
【図面の簡単な説明】
【００２４】
【図１】マルチフェーズＤＣ／ＤＣコンバータを示す回路図である。
【図２】別のマルチフェーズＤＣ／ＤＣコンバータを示す回路図である。
【図３】図３（ａ）は、図１のＤＣ／ＤＣコンバータの、図３（ｂ）は、図２のＤＣ／ＤＣコンバータのプリント基板上のレイアウトを示す図である。
【図４】実施の形態に係るＮフェーズのマルチフェーズＤＣ／ＤＣコンバータの回路図である。
【図５】図４のＤＣ／ＤＣコンバータのプリント基板上のレイアウトを示す図である。
【図６】出力電源配線の別の例を示す図である。
【図７】第１変形例に係るＤＣ／ＤＣコンバータの一部のレイアウト図である。
【図８】４フェーズのＤＣ／ＤＣコンバータの一部のレイアウト図である。
【発明を実施するための形態】
【００２５】  以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２６】  本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００２７】  同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００２８】  図４は、実施の形態に係るＮフェーズ（Ｎは２以上の整数）のマルチフェーズＤＣ／ＤＣコンバータ１００の回路図である。本実施の形態では理解の容易化、説明の簡潔化のため、Ｎ＝２とする。ＤＣ／ＤＣコンバータ１００は、その入力端子１０２に入力電圧Ｖｉｎを受け、それを降圧して所定の目標電圧に安定化された出力電圧Ｖｏｕｔを生成し、出力端子１０４に接続されるプロセッサなどの負荷２００に供給する。
【００２９】  ＤＣ／ＤＣコンバータ１００は、フェーズφごとに設けられたハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬおよびインダクタＬと、コントローラ１２０、出力電源配線１３０、いくつかの入力キャパシタＣｉおよびいくつかの出力キャパシタＣｓ，Ｃｄを備える。
【００３０】  出力電源配線１３０は、Ｎ個のインダクタＬ１〜ＬＮそれぞれの負荷側端と負荷２００を接続する。出力電源配線１３０は、負荷２００からＮ個のインダクタＬ１〜ＬＮの負荷側端に向かって枝分かれしている。言い換えればＮフェーズに対応するＮ本の枝部分ｂｒ１〜ｂｒＮが、負荷側において合流している。後述するように出力電源配線１３０は、プリント基板に形成されるプリント配線を含む。
【００３１】  本実施の形態において、出力電源配線１３０のＮ個の枝部分ｂｒ１〜ｂｒＮにはそれぞれ、フェーズごとの第１出力キャパシタＣｓ１〜ＣｓＮが接続される。各第１出力キャパシタＣｓｉは、バルクキャパシタであってもよく、対応する枝部分ｂｒｉの上流側（インダクタ側）の端部に接続される。また出力電源配線１３０の負荷２００側の合流部分には、全フェーズで共通の第２出力キャパシタＣｄが接続される。第２出力キャパシタＣｄは積層セラミックコンデンサであってもよい。
【００３２】  第１フェーズφ１の枝部分ｂｒ１の両端（電圧検出点）それぞれの電圧は、コントローラ１２０のＩｓｅｎ＋１，Ｉｓｅｎ−１ピンに入力され、第２フェーズφ２の枝部分ｂｒ２の両端（電圧検出点）の電圧は、コントローラ１２０のＩｓｅｎ＋２，Ｉｓｅｎ−２ピンに入力される。そして第ｉフェーズφｉのインダクタＬｉに流れるコイル電流Ｉｃｏｉｌｉは、出力電源配線１３０の当該フェーズφｉに対応する枝部分ｂｒｉの電圧降下Ｖｓｉにもとづいて検出される。
【００３３】  第ｉフェーズφｉの枝部分ｂｒｉのインピーダンス（直流抵抗）をＲｉとすると、その電圧降下Ｖｓｉは、式（１）で与えられる。各枝部分ｂｒｉの直流抵抗Ｒｉは、プリント基板の配線の寄生抵抗に相当する。  Ｖｓｉ＝Ｒｉ×Ｉｃｏｉｌｉ      …（１）  したがって直流抵抗Ｒｉをあらかじめ測定し、あるいはシミュレーションによって計算しておくことにより、式（２）にしたがい電圧降下Ｖｓｉにもとづいてコイル電流Ｉｃｏｉｌｉを検知できる。  Ｉｃｏｉｌｉ＝Ｖｓｉ／Ｒｉ      …（２）
【００３４】  なお出力電源配線１３０の形状によっては、電圧検出点１３４を通過せずに負荷２００に流れ込む電流も若干存在する。この場合、補正係数αを導入し、式（３）にもとづいてコイル電流Ｉｃｏｉｌｉを計算してもよい。  Ｉｃｏｉｌｉ＝Ｖｓｉ／（α×Ｒｉ）      …（３）  あるいはα×Ｒｉに相当する抵抗値をシミュレーション等にもとづいて計算し、あるいは実測してもよい。
【００３５】  各フェーズの直流抵抗Ｒ１〜ＲＮは等しいことが好ましい。これにより、コントローラ１２０において抵抗値を補正する処理が不要となる。
【００３６】  以上がＤＣ／ＤＣコンバータ１００の構成である。図４のＤＣ／ＤＣコンバータ１００によれば、図１のＤＣ／ＤＣコンバータ１００Ｒと比べて、電流センス抵抗ＣＳＲが不要であるため、低コスト化でき、実装面積を小さくし、また効率を改善でき、良好なトランジェント特性を実現できる。
【００３７】  また枝部分ｂｒの電圧降下Ｖｓは、コイル電流Ｉｃｏｉｌに比例するため、図１のＤＣ／ＤＣコンバータ１００Ｒの電流センス抵抗ＣＳＲと同等に扱うことができ、検出回路もシンプルで済む。さらに出力電源配線１３０は、発熱素子であるハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬから、インダクタＬよりも遠い箇所に位置するため、インダクタＬの直流抵抗ＤＣＲを用いる場合よりも、温度依存性を低減でき、高精度な電流検出が可能となる。
【００３８】  図５は、図４のＤＣ／ＤＣコンバータ１００のプリント基板上のレイアウトを示す図である。上述したように出力電源配線１３０は、複数の枝部分ｂｒ１〜ｂｒ２を有しており、それらは出力端子１０４側（負荷２００）において合流している。ここでは説明の簡潔化のため、出力電源配線１３０が単層配線であるとする。
【００３９】  第１出力キャパシタＣｓ１，Ｃｓ２はそれぞれ、対応する枝部分ｂｒ１、ｂｒ２の上流側の端部に接続される。また出力電源配線１３０の負荷２００側の合流部分１３２には、全フェーズで共通の第２出力キャパシタＣｄが複数個、接続される。なお図５（あるいは図３（ａ）、（ｂ））において、第１出力キャパシタＣｓや第２出力キャパシタＣｄそれぞれの一端は、出力電源配線１３０ではなく、接地配線（グランドプレーン）と接続されるが、図面を簡素化するために接地配線との接続は省略している。
【００４０】  Ｎフェーズのうち隣接する２フェーズφ１，φ２に関して、２本の枝部分ｂｒ１とｂｒ２の負荷側の電圧検出点１３４は共通化されている。枝部分ｂｒ１の負荷側の電圧検出点１３４と上流（インダクタＬ１）側の電圧検出点１３６の間の電圧降下に応じて、第１フェーズφ１のコイル電流Ｉｃｏｉｌ１が検出され、枝部分ｂｒ２の負荷側の電圧検出点１３４と上流（インダクタＬ２）側の電圧検出点１３８の間の電圧降下に応じて、第２フェーズφ２のコイル電流Ｉｃｏｉｌ２が検出される。
【００４１】  枝部分ｂｒ１，ｂｒ２ごとに２端子で電圧降下を検出する場合、電圧検出点から引き出される４本のセンス配線１４０が必要となるところ、負荷側の電圧検出点１３４の共通化により、センス配線１４０を３本に減らすことができ、構成を簡素化できる。なおセンス配線１４０は、出力電源配線１３０と同一の配線層に形成してもよいし、別の配線層に形成してもよい。
【００４２】  図５では、出力電源配線１３０は複数フェーズで対称に形成されており、したがって、Ｎ本の枝部分ｂｒ１，ｂｒ２の抵抗値Ｒ１，Ｒ２は等しくなっている。これにより、ＤＣ／ＤＣコンバータのコントローラにおける信号処理が簡素化できる。
【００４３】  実施の形態に係るＤＣ／ＤＣコンバータ１００の特徴は、図５を、図３（ａ）、（ｂ）と対比することにより一層明確となる。従来のＤＣ／ＤＣコンバータ１００ｒ、１００ｓでは、出力電源配線１１０はフェーズごとに分割されておらず、また第１出力キャパシタ（平滑キャパシタ）Ｃｓも全フェーズ共通であった。これに対して、本実施の形態では、出力電源配線１３０がフェーズごとに分岐して形成されており、これにより各チャンネルのコイル電流を測定可能となっている。
【００４４】  続いて、出力電源配線１３０の設計について説明する。はじめに、Ｎ個のインダクタＬ１〜ＬＮそれぞれの負荷側端と、負荷（出力端子１０４）を接続する枝分かれの無い仮想電源配線を規定する。この仮想電源配線は丁度、図３（ｂ）の出力電源配線１１０に相当する。そして、出力電源配線１３０は、仮想電源配線１１０に、隣接するインダクタＬ１、Ｌ２の間から、負荷（出力端子１０４）に向かってスリット１４２を入れた形状とされる。図５には直線のスリット１４２が示されるが、その限りでは無く、折れ曲がっていてもよいし、曲線を含んでもよい。
【００４５】  この手法によれば、枝部分ｂｒ１，ｂｒ２それぞれの直流抵抗Ｒ１，Ｒ２を、スリット１４２の幅や形状に応じて設計することができる。
【００４６】  実際のセット（電子機器）の設計に際して、図５に示すように、複数のフェーズが対称となるように、出力電源配線１３０やインダクタＬ１，Ｌ２をレイアウトすることは困難である場合が多い。図６は、出力電源配線１３０の別の例を示す図である。出力電源配線１３０は、低インピーダンスとすることが求められるため、極力幅広く設計されるが、出力端子１０４側の幅は負荷２００のピン配置に制約される。したがって、図６に示すように、出力電源配線１３０の幅は、出力端子１０４に近づくほど狭くなるようテーパーしている。
【００４７】  このような出力電源配線１３０においても、仮想電源配線１１０を規定し、仮想電源配線１１０にスリット１４２を入れることにより、２本の枝部分ｂｒ１，ｂｒ２を形成することができる。そしてシミュレーションおよび／または実測にもとづくトライアンドエラーによって、電圧検出点１３４と電圧検出点１３６の間の直流抵抗Ｒ１と、電圧検出点１３４と電圧検出点１３８の間の直流抵抗Ｒ２が等しくなるように、スリット１４２の形状や位置が最適化される。電圧検出点１３４を、スリット１４２の頂点近傍に設けると、スリット１４２の部分を利用して、センス配線１４０を引き回すことが可能となる。ただし本発明はその限りではなく、電圧検出点１３４は、合流部分１３２のいずれかの箇所に設ければよい。
【００４８】  以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００４９】（第１変形例）  出力電源配線１３０は銅を主成分とする場合が多く、その抵抗率は温度依存性を有する。上述のように、出力電源配線１３０は、発熱体であるハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬから離れているため、温度の変化の影響は受け難いといえるが、負荷であるプロセッサの発熱が大きい場合には、出力電源配線１３０の枝部分ｂｒ１，ｂｒ２の直流抵抗Ｒ１，Ｒ２が、無視できない温度依存性を有する可能性がある。
【００５０】  図７は、第１変形例に係るＤＣ／ＤＣコンバータ１００ａの一部のレイアウト図である。ＤＣ／ＤＣコンバータ１００ａは、出力電源配線１３０の枝部分ｂｒ１，ｂｒ２の温度を測定する温度センサ１５０を備える。温度センサ１５０は、サーミスタや熱電対を用いることができる。温度センサ１５０は、出力電源配線１３０のスリット１４２の部分に配置することが望ましく、これにより、２本の枝部分ｂｒ１，ｂｒ２両方の温度を検知できる。この温度センサ１５０の出力である温度検出信号は、コントローラ１２０に入力される。コントローラ１２０は、温度検出信号にもとづいて、直流抵抗Ｒ１，Ｒ２を補正する。これにより、電流検出精度の温度依存性を改善することができる。
【００５１】（第２変形例）  実施の形態ではＮ＝２フェーズを説明したが、フェーズ数Ｎはそれに限定されず、Ｎ＝３，４，６，８，１０，１２等と、任意の数を取りうる。図８は、４フェーズのＤＣ／ＤＣコンバータ１００ｂの一部のレイアウト図である。出力電源配線１３０ｂは、合流部分１３２と、４フェーズに対応する４本の枝部分ｂｒ１〜ｂｒ４を備える。隣接する２本の枝部分ｂｒの間には、スリット１４２が形成される。枝部分ｂｒ１，ｂｒ２の出力端子１０４側の電圧検出点１３４は共通化されており、枝部分ｂｒ３，ｂｒ４の出力端子１０４側の電圧検出点１３５が共通化される。
【００５２】（第３変形例）  実施の形態では、出力電源配線１３０を単層配線として説明したが多層配線であってもよい。この場合、出力電源配線１３０は各層において分岐していてもよい。多層化することで、出力電源配線１３０のインピーダンスを下げることができる。またフェーズごとに、複数の層の同じフェーズの枝部分の合成インピーダンスの抵抗値を利用して、コイル電流を検出できる。
【００５３】（第４変形例）  図４の第１出力キャパシタＣｓおよび第２出力キャパシタＣｄのいずれか一方を省略してもよい。
【００５４】  以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【符号の説明】
【００５５】１００…ＤＣ／ＤＣコンバータ、ＭＨ１，ＭＨ２…ハイサイドトランジスタ、ＭＬ１，ＭＬ２…ローサイドトランジスタ、Ｌ１，Ｌ２…インダクタ、Ｃｓ１，Ｃｓ２…第１出力キャパシタ、Ｃｄ…第２出力キャパシタ、Ｃｉ１，Ｃｉ２…入力キャパシタ、１０２…入力端子、１０４…出力端子、１０８…共通接続点、１３０…出力電源配線、１３２…合流部分、ｂｒ…枝部分、１３４…電圧検出点、１３６…電圧検出点、１４０…センス配線、１４２…スリット、２００…負荷。
【産業上の利用可能性】
【００５６】  本発明は、電源回路に利用できる。
【図１】
0006603411.tif 000002
【図２】
0006603411.tif 000003
【図３】
0006603411.tif 000004
【図４】
0006603411.tif 000005
【図５】
0006603411.tif 000006
【図６】
0006603411.tif 000007
【図７】
0006603411.tif 000008
【図８】
0006603411.tif 000009