(57)【特許請求の範囲】
【請求項１】
絶縁同期整流型のＤＣ／ＤＣコンバータの２次側に配置され、同期整流トランジスタを制御する同期整流コントローラであって、
少なくとも前記同期整流トランジスタの両端間の電圧にもとづいて、前記同期整流トランジスタのオン、オフを指示するパルス信号を生成するパルス発生器と、
前記パルス信号に応じて前記同期整流トランジスタをスイッチングするドライバと、
前記同期整流トランジスタの両端間の電圧にもとづき、前記ＤＣ／ＤＣコンバータの１次側のスイッチングトランジスタを制御する１次側コントローラの動作モードが、バーストモード、非バーストモードのいずれであるかを判定し、前記バーストモードと判定される間、前記ドライバによる前記同期整流トランジスタのスイッチングを停止する自動シャットダウン回路と、
を備え、
前記バーストモードにおいて前記１次側コントローラは、１回、あるいは複数回、前記スイッチングトランジスタをスイッチングすることにより前記ＤＣ／ＤＣコンバータの出力電圧を目標レベルよりも上昇させ、その後、出力電圧が目標レベルに応じて定められた下限レベルに低下するまでの間、前記スイッチングトランジスタのスイッチングを停止する動作を繰り返すことを特徴とする同期整流コントローラ。
【請求項２】
前記自動シャットダウン回路は、前記動作モードが前記バーストモードと判定されたとき、その少なくとも一部の回路ブロックをシャットダウンすることを特徴とする請求項１に記載の同期整流コントローラ。
【請求項３】
前記自動シャットダウン回路は、前記同期整流トランジスタの両端間の電圧にもとづき生成される前記パルス信号にもとづいて、前記１次側コントローラの動作モードを判定することを特徴とする請求項１または２に記載の同期整流コントローラ。
【請求項４】
前記自動シャットダウン回路は、前記パルス信号が発生しない期間が所定の第１時間連続すると、前記動作モードが前記バーストモードであると判定することを特徴とする請求項３に記載の同期整流コントローラ。
【請求項５】
前記自動シャットダウン回路は、前記パルス信号が、所定数、連続発生すると、前記動作モードが前記非バーストモードであると判定することを特徴とする請求項３または４に記載の同期整流コントローラ。
【請求項６】
前記自動シャットダウン回路は、前記パルス信号が連続発生する状態が所定の第２時間持続すると、前記動作モードが前記非バーストモードであると判定することを特徴とする請求項３または４に記載の同期整流コントローラ。
【請求項７】
前記自動シャットダウン回路は、前記同期整流トランジスタの両端間の電圧と少なくともひとつのしきい値電圧との比較結果にもとづいて、前記１次側コントローラの前記動作モードを判定することを特徴とする請求項１または２に記載の同期整流コントローラ。
【請求項８】
前記自動シャットダウン回路は、前記比較結果を示す信号の遷移が所定の第１時間連続して発生すると、前記動作モードが前記バーストモードであると判定することを特徴とする請求項７に記載の同期整流コントローラ。
【請求項９】
前記自動シャットダウン回路は、前記比較結果を示す信号の遷移が所定回数、連続発生すると、前記動作モードが前記非バーストモードであると判定することを特徴とする請求項７または８に記載の同期整流コントローラ。
【請求項１０】
前記自動シャットダウン回路は、前記比較結果を示す信号の遷移が連続発生する状態が所定の第２時間持続すると、前記動作モードが前記非バーストモードであると判定することを特徴とする請求項７または８に記載の同期整流コントローラ。
【請求項１１】
前記自動シャットダウン回路は、
前記動作モードが前記バーストモードであると判定すると、第１検出信号をアサートする第１検出回路と、
前記動作モードが前記非バーストモードであると判定すると、第２検出信号をアサートする第２検出回路と、
前記第１検出信号、前記第２検出信号に応じて状態が遷移するシャットダウン信号を生成する出力回路と、
を含むことを特徴とする請求項１から１０のいずれかに記載の同期整流コントローラ。
【請求項１２】
前記第１検出回路は、
一端の電位が固定されたキャパシタと、
前記キャパシタに電流を供給する電流源と、
前記パルス信号に応答して前記キャパシタを放電する放電回路と、
前記キャパシタの電圧を所定のしきい値電圧と比較し、前記キャパシタの電圧が前記しきい値電圧を超えると、前記第１検出信号をアサートするコンパレータと、
を含むことを特徴とする請求項１１に記載の同期整流コントローラ。
【請求項１３】
前記第２検出回路は、前記パルス信号をカウントするとともに、前記第１検出信号がアサートされるとリセットされるカウンタを含み、そのカウント値が所定値に達すると、前記第２検出信号をアサートすることを特徴とする請求項１１または１２に記載の同期整流コントローラ。
【請求項１４】
前記パルス発生器は、前記同期整流トランジスタの両端間の電圧が第１しきい値電圧とクロスすると、前記パルス信号を前記同期整流トランジスタのオンを指示するオンレベルとし、前記同期整流トランジスタの両端間の電圧が第２しきい値電圧とクロスすると、前記パルス信号を前記同期整流トランジスタのオフを指示するオフレベルとすることを特徴とする請求項１から１３のいずれかに記載の同期整流コントローラ。
【請求項１５】
ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から１４のいずれかに記載の同期整流コントローラ。
【請求項１６】
絶縁同期整流型のＤＣ／ＤＣコンバータであって、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フォトカプラと、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する請求項１から１５のいずれかに記載の同期整流コントローラと、
前記フォトカプラの入力側と接続され、前記ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を発生するフィードバック回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１７】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１６に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
【請求項１８】
負荷と、
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１６に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項１９】
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１６に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【請求項２０】
絶縁同期整流型のＤＣ／ＤＣコンバータの２次側の同期整流トランジスタの制御方法であって、
少なくとも前記同期整流トランジスタの両端間の電圧にもとづいて、前記同期整流トランジスタのオン、オフを指示するパルス信号を生成するステップと、
前記パルス信号に応じて前記同期整流トランジスタをスイッチングするステップと、
前記同期整流トランジスタの両端間の電圧にもとづき、前記ＤＣ／ＤＣコンバータの１次側のスイッチングトランジスタを制御する１次側コントローラの動作モードが、バーストモード、非バーストモードのいずれであるかを判定するステップと、
前記動作モードが前記バーストモードと判定される間、前記同期整流トランジスタのスイッチングを停止するステップと、
を備え、
前記バーストモードにおいて前記１次側コントローラは、１回、あるいは複数回、前記スイッチングトランジスタをスイッチングすることにより前記ＤＣ／ＤＣコンバータの出力電圧を目標レベルよりも上昇させ、その後、出力電圧が目標レベルに応じて定められた下限レベルに低下するまでの間、前記スイッチングトランジスタのスイッチングを停止する動作を繰り返すことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレット端末をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（ＡＣ／ＤＣコンバータ）が内蔵される。あるいは電子機器の外部の電源アダプタ（ＡＣアダプタ）にＡＣ／ＤＣコンバータが内蔵される場合もある。
【０００３】
図１は、本発明者が検討したＡＣ／ＤＣコンバータ１００ｒの基本構成を示すブロック図である。ＡＣ／ＤＣコンバータ１００ｒは主としてフィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００ｒを備える。
【０００４】
商用交流電圧ＶＡＣは、ヒューズおよび入力キャパシタ（不図示）を介してフィルタ１０２に入力される。フィルタ１０２は、商用交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、商用交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。整流回路１０４の出力電圧は、平滑キャパシタ１０６によって平滑化され、直流電圧ＶＩＮに変換される。
【０００５】
絶縁型のＤＣ／ＤＣコンバータ２００ｒは、入力端子Ｐ１に直流電圧ＶＩＮを受け、それを降圧して、目標値に安定化された出力電圧ＶＯＵＴを出力端子Ｐ２に接続される負荷（不図示）に供給する。
【０００６】
ＤＣ／ＤＣコンバータ２００ｒは、１次側コントローラ２０２、フォトカプラ２０４、フィードバック回路２０６、出力回路２１０、同期整流コントローラ３００ｒ、およびその他の回路部品を備える。出力回路２１０は、トランスＴ１、ダイオードＤ１、出力キャパシタＣ１、スイッチングトランジスタＭ１、同期整流トランジスタＭ２を含む。出力回路２１０のトポロジーは、一般的な同期整流型のフライバックコンバータのそれであるため、説明を省略する。
【０００７】
トランスＴ１の１次巻線Ｗ１と接続されるスイッチングトランジスタＭ１がスイッチングすることにより、入力電圧ＶＩＮが降圧され、出力電圧ＶＯＵＴが生成される。そして１次側コントローラ２０２は、スイッチングトランジスタＭ１のスイッチングのデューティ比を調節する。
【０００８】
ＤＣ／ＤＣコンバータ２００ｒの出力電圧ＶＯＵＴは、抵抗Ｒ１、Ｒ２により分圧される。フィードバック回路２０６は、たとえばシャントレギュレータあるいは誤差増幅器を含み、分圧された電圧（電圧検出信号）ＶＳと所定の基準電圧ＶＲＥＦ（不図示）の誤差を増幅し、誤差に応じた誤差電流ＩＥＲＲを生成し、フォトカプラ２０４の入力側の発光素子（発光ダイオード）から引き込む（シンク）。
【０００９】
フォトカプラ２０４の出力側の受光素子（フォトトランジスタ）には、２次側の誤差電流ＩＥＲＲに応じたフィードバック電流ＩＦＢが流れる。このフィードバック電流ＩＦＢが、抵抗およびキャパシタにより平滑化され、１次側コントローラ２０２のフィードバック（ＦＢ）端子に入力される。１次側コントローラ２０２は、ＦＢ端子の電圧（フィードバック電圧）ＶＦＢにもとづいてスイッチングトランジスタＭ１のデューティ比を調節する。
【００１０】
同期整流コントローラ３００ｒは、スイッチングトランジスタＭ１のスイッチングと同期して、同期整流トランジスタＭ２をスイッチングする。同期整流コントローラ３００ｒは、スイッチングトランジスタＭ１のスイッチングと同期したパルス信号を生成する。たとえばパルス発生器は、スイッチングトランジスタＭ１がターンオフすると、パルス信号を、同期整流トランジスタＭ２のオンを指示する第１状態（たとえばハイレベル）とする。また同期整流コントローラ３００ｒは、同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる電流ＩＳが実質的にゼロになると、パルス信号を同期整流トランジスタＭ２のオフを指示する第２状態（ローレベル）とする。同期整流コントローラ３００ｒは、このパルス信号に応じて同期整流トランジスタＭ２をスイッチングする。以上がＡＣ／ＤＣコンバータ１００ｒの全体構成である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−０７４９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明者らは、図１のＡＣ／ＤＣコンバータ１００ｒについて検討した結果、以下の課題を認識するに至った。
【００１３】
近年の省エネ化の要請から、軽負荷あるいは無負荷状態（待機状態、スタンバイ状態ともいう）の消費電力を極力低減したＡＣ／ＤＣコンバータ１００ｒが望まれている。この要請に応えるべくＤＣ／ＤＣコンバータ２００ｒは、待機時においていわゆるバーストモード（ＰＦＭモードともいう）で動作する。バーストモードにおいて１次側コントローラ２０２は、１回、あるいは複数回、スイッチングトランジスタＭ１をスイッチングし、出力電圧ＶＯＵＴを目標レベルよりも上昇させ、その後、出力電圧ＶＯＵＴが目標レベルに応じて定められた下限レベルに低下するまでの間、スイッチングトランジスタＭ１のスイッチングを停止する。これにより、スイッチングトランジスタＭ１をスイッチングさせるための電力（たとえばスイッチングトランジスタＭ１のゲート容量の充放電に要する電力）を低減し、効率が高められる。
【００１４】
しかしながら、低消費電力化の要請はとどまるところを知らず、ＤＣ／ＤＣコンバータ２００ｒにはさらなる消費電力の低減が求められる。
【００１５】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電力を低減したＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１６】
本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータの２次側に配置され、同期整流トランジスタを制御する同期整流コントローラに関する。同期整流コントローラは、少なくとも同期整流トランジスタの両端間の電圧にもとづいて、同期整流トランジスタのオン、オフを指示するパルス信号を生成するパルス発生器と、パルス信号に応じて同期整流トランジスタをスイッチングするドライバと、同期整流トランジスタの両端間の電圧にもとづき、ＤＣ／ＤＣコンバータの１次側のスイッチングトランジスタを制御する１次側コントローラの動作モードが、バーストモード、非バーストモードのいずれであるかを判定し、バーストモードと判定されたとき、ドライバによる同期整流トランジスタのスイッチングを停止する自動シャットダウン回路と、を備える。
【００１７】
同期整流トランジスタの両端間には、１次側のスイッチングトランジスタのオン、オフに応じた電圧が発生するため、同期整流トランジスタの両端間電圧にもとづき、スイッチングトランジスタのスイッチングの有無を判定し、バーストモードであるか、非バーストモードであるかを判定できる。この態様によると、バーストモードで動作する間、同期整流トランジスタのスイッチングを停止し、２次側をダイオード整流回路として動作させることにより、スイッチング損失を低減し、消費電力を下げることができる。
【００１８】
自動シャットダウン回路は、動作モードがバーストモードと判定されたとき、その少なくとも一部の回路ブロックをシャットダウンしてもよい。
２次側のスイッチングを停止することに加えて、同期整流コントローラの一部をシャットダウン状態とすることで、同期整流コントローラの動作電流を低減し、さらに消費電力を低減できる。
【００１９】
自動シャットダウン回路は、同期整流トランジスタの両端間の電圧にもとづき生成されるパルス信号にもとづいて、１次側コントローラの動作モードを判定してもよい。
パルス信号はスイッチングトランジスタのスイッチングに応答して発生するため、パルス信号を監視すれば、スイッチングトランジスタのスイッチングの有無が判定できる。この態様によれば、パルス信号にもとづいて１次側の動作モードを推定することで、動作モードを判定するための追加の回路を最低限とすることができる。
【００２０】
自動シャットダウン回路は、パルス信号が発生しない期間が所定の第１時間連続すると、動作モードがバーストモードであると判定してもよい。
この場合、第１時間の長さに応じて、バーストモードと非バーストモードの判定しきい値を設定できる。
【００２１】
自動シャットダウン回路は、パルス信号が、所定数、連続発生すると、動作モードが非バーストモードであると判定してもよい。
【００２２】
自動シャットダウン回路は、パルス信号が連続発生する状態が所定の第２時間持続すると、動作モードが非バーストモードであると判定してもよい。
【００２３】
自動シャットダウン回路は、同期整流トランジスタの両端間の電圧と少なくともひとつのしきい値電圧の比較結果にもとづいて、１次側コントローラの動作モードを判定してもよい。
少なくともひとつのしきい値電圧を適切に定めることで、比較結果は、スイッチングトランジスタのターンオン、ターンオフの少なくとも一方を示すことなる。したがって、比較結果にもとづいてスイッチングトランジスタのスイッチングの有無を判定でき、１次側コントローラの動作モードを判定できる。
【００２４】
自動シャットダウン回路は、比較結果を示す信号の遷移が所定の第１時間連続して発生すると、動作モードがバーストモードであると判定してもよい。
【００２５】
自動シャットダウン回路は、比較結果を示す信号の遷移が所定回数、連続発生すると、動作モードが非バーストモードであると判定してもよい。
【００２６】
自動シャットダウン回路は、比較結果を示す信号の遷移が連続発生する状態が所定の第２時間持続すると、動作モードが非バーストモードであると判定してもよい。
【００２７】
自動シャットダウン回路は、動作モードがバーストモードであると判定すると、第１検出信号をアサートする第１検出回路と、動作モードが非バーストモードであると判定すると、第２検出信号をアサートする第２検出回路と、第１検出信号、第２検出信号に応じて状態が遷移するシャットダウン信号を生成する出力回路と、を含んでもよい。
【００２８】
出力回路は、フリップフロップを含んでもよい。
【００２９】
第１検出回路は、一端の電位が固定されたキャパシタと、キャパシタに電流を供給する電流源と、パルス信号に応答して前記キャパシタを放電する放電回路と、キャパシタの電圧を所定のしきい値電圧と比較し、キャパシタの電圧がしきい値電圧を超えると、第１検出信号をアサートするコンパレータと、を含んでもよい。
これにより、パルス信号が発生しない期間が、しきい値電圧に応じた第１時間、連続したことを検出でき、バーストモードを検出できる。
【００３０】
第２検出回路は、パルス信号をカウントするとともに、第１検出信号がアサートされるとリセットされるカウンタを含み、そのカウント値が所定値に達すると、第２検出信号をアサートしてもよい。
これにより、パルス信号が、所定数、連続発生したことを検出でき、非バーストモードを検出できる。
【００３１】
パルス発生器は、同期整流トランジスタの両端間の電圧が第１しきい値電圧とクロスすると、パルス信号を同期整流トランジスタのオンを指示するオンレベルとし、同期整流トランジスタの両端間の電圧が第２しきい値電圧とクロスすると、パルス信号を同期整流トランジスタのオフを指示するオフレベルとしてもよい。
【００３２】
ある態様において、同期整流コントローラは、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００３３】
本発明の別の態様は、絶縁同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、１次巻線および２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、トランスの２次巻線と接続される同期整流トランジスタと、フォトカプラと、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする１次側コントローラと、同期整流トランジスタを制御する上述のいずれかの同期整流コントローラと、フォトカプラの入力側と接続され、ＤＣ／ＤＣコンバータの出力電圧に応じた誤差電流を発生するフィードバック回路と、を備える。
【００３４】
ＤＣ／ＤＣコンバータは、フライバック型であってもよいし、フォワード型であってもよい。
【００３５】
本発明の別の態様は、電源装置（ＡＣ／ＤＣコンバータ）に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。
【００３６】
本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のＤＣ／ＤＣコンバータと、を備える。
【００３７】
本発明の別の態様は、ＡＣアダプタに関する。ＡＣアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のＤＣ／ＤＣコンバータと、を備える。
【００３８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３９】
本発明のある態様によれば、待機状態における消費電力を低減できる。
【図面の簡単な説明】
【００４０】
【図１】本発明者が検討したＡＣ／ＤＣコンバータの基本構成を示すブロック図である。
【図２】実施の形態に係る同期整流コントローラを備えるＤＣ／ＤＣコンバータの回路図である。
【図３】図２のＤＣ／ＤＣコンバータの動作波形図である。
【図４】同期整流コントローラの構成例を示す回路図である。
【図５】図５（ａ）、（ｂ）は、連続モード、不連続モードにおけるパルス発生器の動作波形図である。
【図６】図４の自動シャットダウン回路の動作を説明する図である。
【図７】図４の自動シャットダウン回路の構成例を示す回路図である。
【図８】図７の自動シャットダウン回路の動作波形図である。
【図９】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。
【図１０】図１０（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
【図１１】第３変形例に係るＤＣ／ＤＣコンバータの回路図である。
【発明を実施するための形態】
【００４１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００４２】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００４３】
図２は、実施の形態に係る同期整流コントローラ３００を備えるＤＣ／ＤＣコンバータ２００の回路図である。ＡＣ／ＤＣコンバータ１００、ＤＣ／ＤＣコンバータ２００それぞれの基本構成は図１のＡＣ／ＤＣコンバータ１００ｒ、ＤＣ／ＤＣコンバータ２００ｒそれぞれの構成と同様である。１次側コントローラ２０２は、ＤＣ／ＤＣコンバータ２００の軽負荷状態あるいは無負荷状態において、バーストモードで動作するよう構成される。
【００４４】
同期整流コントローラ３００は、電源（ＶＣＣ）端子、スイッチング出力（ＯＵＴ）端子、ドレイン電圧（ＶＤ）端子、接地（ＧＮＤ）端子を有し、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。同期整流コントローラ３００は、同期整流トランジスタＭ２と同一のパッケージに収容され、一体不可分な単一のモジュールを構成してもよい。
【００４５】
トランスＴ１の補助巻線Ｗ４、ダイオードＤ４およびキャパシタＣ４は、補助コンバータを形成しており、出力電圧ＶＯＵＴよりも高い直流電圧ＶＣＣ１を発生する。この直流電圧ＶＣＣ１はＶＣＣ端子に供給される。同期整流コントローラ３００のＧＮＤ端子は、同期整流トランジスタＭ２のソースと接続される。
【００４６】
ＯＵＴ端子には、同期整流トランジスタＭ２のゲートが接続される。ＶＤ端子は、同期整流トランジスタＭ２の両端間電圧（ドレインソース間電圧）を監視するための端子であり、同期整流トランジスタＭ２のドレイン電圧ＶＤが入力される。
【００４７】
同期整流コントローラ３００は、パルス発生器３０４、ドライバ３０６、自動シャットダウン回路３１０を備える。
【００４８】
パルス発生器３０４は、同期整流トランジスタのオン、オフを指示するパルス信号Ｓ１を生成する。たとえばパルス発生器３０４は、スイッチングトランジスタＭ１がターンオフすると、パルス信号Ｓ１を、同期整流トランジスタＭ２のオンを指示する第１状態（たとえばハイレベル）とする。またパルス発生器３０４は、同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる電流ＩＳが実質的にゼロになると、パルス信号Ｓ１を同期整流トランジスタＭ２のオフを指示する第２状態（ローレベル）とする。
【００４９】
スイッチングトランジスタＭ１のオン期間において、同期整流トランジスタＭ２のドレインソース間には、正の電圧ＶＤＳが発生する。具体的にはスイッチングトランジスタＭ１のオン期間、同期整流トランジスタＭ２のソース電圧は−ＶＩＮ×ＮＳ／ＮＰであり、ドレイン電圧はＶＯＵＴであるから、この正の電圧ＶＤＳはＶＯＵＴ＋ＶＩＮ×ＮＳ／ＮＰである。ＮＰ，ＮＳは、１次巻線Ｗ１、２次巻線Ｗ２の巻数である。
【００５０】
スイッチングトランジスタＭ１がオフすると、同期整流トランジスタＭ２のソースからドレインに向かって電流ＩＳが流れるため、ドレインソース間電圧は負電圧となる。そして電流ＩＳが減少していくと、ドレインソース間電圧ＶＤＳの絶対値は小さくなり、やがて電流ＩＳが実質的にゼロになると、ドレインソース間電圧ＶＤＳも実質的にゼロとなる（不連続モード）。あるいは連続モードにおいてスイッチングトランジスタＭ１がターンオンすると、２次電流ＩＳが実質的にゼロとなり、ドレインソース間電圧ＶＤＳも実質的にゼロとなる。この性質を利用して、パルス発生器３０４は、同期整流トランジスタＭ２のドレイン電圧（ドレインソース間電圧）にもとづいて、パルス信号Ｓ１を生成する。なおパルス発生器３０４は、公知技術を用いればよく、それによる同期整流トランジスタＭ２の制御方式や、構成は限定されない。
【００５１】
ドライバ３０６は、パルス信号Ｓ１に応じて同期整流トランジスタＭ２をスイッチングする。
【００５２】
自動シャットダウン回路３１０は、同期整流トランジスタＭ２の両端間の電圧（ドレインソース間電圧ＶＤＳ）にもとづき、１次側コントローラ２０２の動作モードが、バーストモード、非バーストモードのいずれであるかを判定し、バーストモードと判定されたとき、ドライバ３０６による同期整流トランジスタＭ２のスイッチングを停止する。自動シャットダウン回路３１０は、バーストモードにおいて第１状態（たとえばハイレベル）、非バーストモードにおいて第２状態（たとえばローレベル）となるシャットダウン信号（スリープ信号と称してもよい）ＳＤＮを生成する。
【００５３】
スイッチングを停止する方式は特に限定されず、ドライバ３０６の出力をローレベルに固定すればよい。具体的には、パルス信号Ｓ１を、シャットダウン信号ＳＤＮを利用してマスクしてもよいし、ドライバ３０６のプッシュプル出力段のローサイドトランジスタ（不図示）を、シャットダウン信号ＳＤＮに応じてオン状態に固定してもよい。
【００５４】
また自動シャットダウン回路３１０は、動作モードがバーストモードと判定されたとき、その少なくとも一部の回路ブロックをシャットダウンする。少なくとも一部の回路ブロックにはシャットダウン信号ＳＤＮが供給され、シャットダウン信号ＳＤＮがハイレベルの間、その動作を停止する。シャットダウンの方法は特に限定されないが、電源電圧の遮断、バイアス電流の遮断で実現でき、デジタル回路の場合、クロック信号の遮断などによっても実現できる。
【００５５】
自動シャットダウン回路３１０のうち、バーストモードから非バーストモードへの遷移を検出するための回路は、シャットダウンせずにアクティブとし、その他の回路の一部、あるいは全部をシャットダウンすることが望ましい。
【００５６】
以上がＤＣ／ＤＣコンバータ２００の基本構成である。続いてその動作を説明する。図３は、図２のＤＣ／ＤＣコンバータ２００の動作波形図である。時間が進むにつれて、負荷電流ＩＯＵＴが減少している。期間Ｔ１〜Ｔ３は、非バーストモードを、期間Ｔ４はバーストモードを示す。期間Ｔ１，Ｔ２において、１次側コントローラ２０２は、基本周波数ｆ０でスイッチングトランジスタＭ１をスイッチングする。期間Ｔ１では連続モードで、期間Ｔ２では不連続モードで動作する。期間Ｔ３では、負荷電流の減少にともなって、スイッチングトランジスタＭ１のスイッチング周波数ｆＳＷが低下していく。軽負荷状態あるいは無負荷状態となると、１次側コントローラ２０２はバーストモードに移行する。なおスイッチング周波数ｆＳＷを低下させる期間Ｔ３を経ずに、不連続モードの期間Ｔ２からバーストモードの期間Ｔ４に直接遷移してもよい。
【００５７】
同期整流トランジスタＭ２の両端間には、１次側のスイッチングトランジスタＭ１のオン、オフに応じた電圧波形が発生する。そこで自動シャットダウン回路３１０は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳにもとづき、スイッチングトランジスタＭ１のスイッチングの有無を判定し、バーストモードであるか、非バーストモードであるかを判定する。
【００５８】
自動シャットダウン回路３１０は、バーストモードへの移行を検出すると、シャットダウ信号ＳＤＮをハイレベルとし、同期整流トランジスタＭ２のスイッチングを停止するとともに、不要な回路ブロックをシャットダウン状態（スリープ状態と称してもよい）とする。
【００５９】
その後、自動シャットダウン回路３１０は、バーストモードから非バーストモードへの移行を検出すると、シャットダウン信号ＳＤＮをローレベルとし、同期整流トランジスタＭ２のスイッチングを再開する。
【００６０】
以上が実施の形態に係る同期整流コントローラ３００を備えるＤＣ／ＤＣコンバータ２００の動作である。
【００６１】
本実施の形態によれば、１次側コントローラ２０２がバーストモードで動作する間、同期整流トランジスタＭ２のスイッチングを停止し、同期整流トランジスタＭ２のボディダイオードＤＭ２を経由して出力キャパシタＣ１に電流ＩＳを供給する。つまり２次側をダイオード整流回路として動作させることにより、スイッチング損失を低減し、消費電力を下げることができる。
【００６２】
比較技術として、たとえば同期整流コントローラ３００に、１次側コントローラ２０２から動作モードを通知するアプローチも考えうる。このアプローチでは、動作モードを通知する信号を伝送するための回路が必要となるが、絶縁型コンバータでは、１次側と２次側をまたぐ信号の授受には、フォトカプラやＤＣブロックキャパシタが必要となるため、回路のコストの観点からこのアプローチは採用しにくい。実施の形態に係る同期整流コントローラ３００によれば、自立的に、同期整流トランジスタＭ２の両端間電圧にもとづいて自動でシャットダウンモードに移行し、あるいはシャットダウンモードから復帰することができ、１次側コントローラ２０２と同期整流コントローラ３００の間で追加の信号を授受するための回路部品が不要であるという利点がある。
【００６３】
さらにバーストモード中、同期整流コントローラ３００の少なくとも一部の回路ブロックをシャットダウンすることにより、同期整流コントローラ３００の動作電流を低減し、さらに消費電力を低減できる。
【００６４】
本発明は、図２のブロック図として把握されるさまざまな具体的な態様を含みうるが、以下ではその具体的な構成例を説明する。
【００６５】
図４は、同期整流コントローラ３００の構成例を示す回路図である。
パルス発生器３０４は、第１コンパレータＣＭＰ１、第２コンパレータＣＭＰ２、ＤフリップフロップＦＦ１を含む。同期整流コントローラ３００のＧＮＤ端子は、同期整流トランジスタＭ２のソースと接続される。したがって同期整流コントローラ３００において、ＶＤ端子の電圧ＶＤは、同期整流トランジスタＭ２のドレインソース間電圧に相当する。
【００６６】
上述のようにパルス発生器３０４は、（i）スイッチングトランジスタＭ１がターンオフすると、パルス信号Ｓ１を第１状態（ハイレベル）とし、（ii）同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる電流ＩＳが実質的にゼロになると、パルス信号Ｓ１を第２状態（ローレベル）とする。
【００６７】
第１コンパレータＣＭＰ１は、スイッチングトランジスタＭ１のターンオフを検出するために設けられる。第１コンパレータＣＭＰ１は、ＶＤ端子のドレイン電圧（ドレインソース間電圧）ＶＤを正の所定の第１しきい値電圧ＶＴＨ１と比較し、それらがクロスすると、ターンオン信号（セット信号）ＳＯＮをアサート（ハイレベル）する。具体的には、ドレイン電圧ＶＤがＶＴＨ１より低くなると、言い換えれば、ドレインソース間電圧ＶＤＳが負電圧となると、ターンオン信号ＳＯＮがハイレベルとなる。ターンオン信号ＳＯＮは、ＤフリップフロップＦＦ１のクロック端子に入力され、ターンオン信号ＳＯＮのポジティブエッジに応答して、パルス信号Ｓ１がハイレベルとなる。ＤフリップフロップＦＦ１に変えて、ＲＳフリップフロップを用いてもよい。
【００６８】
第２コンパレータＣＭＰ２は、（ii）同期整流トランジスタＭ２のオン期間に２次巻線Ｗ２に流れる電流ＩＳが実質的にゼロになったことを検出するために設けられる。スイッチングトランジスタＭ１のオフ期間、同期整流トランジスタＭ２のソースからドレインに向かって電流ＩＳが流れ、ドレインソース間電圧ＶＤＳは負電圧となり、その絶対値は電流ＩＳの電流量に応じている。そこで第２コンパレータＣＭＰ２は、ドレイン電圧ＶＤをゼロ付近に設定された負のしきい値電圧ＶＴＨ２と比較し、ドレイン電圧ＶＤがしきい値電圧ＶＴＨ２より高くなると、ターンオフ信号（リセット信号）ＳＯＦＦをアサート（ローレベル）とする。ターンオフ信号ＳＯＦＦは、フリップフロップＦＦ１のリセット端子（反転論理）に入力され、ターンオン信号ＳＯＦＦのネガティブエッジに応答して、パルス信号Ｓ１がローレベルとなる。
【００６９】
図５（ａ）、（ｂ）は、連続モード、不連続モードにおけるパルス発生器３０４の動作波形図である。
【００７０】
図４に戻る。自動シャットダウン回路３１０は、同期整流トランジスタＭ２の両端間電圧ＶＤＳを直接監視するのではなく、それから導かれるパルス信号Ｓ１にもとづいて、１次側コントローラ２０２の動作モードを判定する。
【００７１】
自動シャットダウン回路３１０は、第１検出回路３１２、第２検出回路３１４、出力回路３１６を含む。第１検出回路３１２は、パルス信号Ｓ１にもとづいて、動作モードがバーストモードであることを検出する。第１検出回路３１２は、バーストモードと判定すると、第１検出信号Ｓ１１をアサートする。第２検出回路３１４は、パルス信号Ｓ１にもとづいて、動作モードが非バーストモードであることを検出する。第２検出回路３１４は、非バーストモードと判定すると、第２検出信号Ｓ１２をアサートする。出力回路３１６は、第１検出信号Ｓ１１、第２検出信号Ｓ１２に応じて状態が遷移するシャットダウン信号ＳＤＮを生成する。出力回路３１６は、ＤフリップフロップあるいはＲＳフリップフロップで構成することができる。
【００７２】
第１検出回路３１２は、パルス信号Ｓ１が発生しない期間、つまりパルス信号Ｓ１の遷移が発生せず一定レベルである期間が所定の第１時間τ１連続すると、動作モードがバーストモードであると判定する。つまり第１検出回路３１２はアナログあるいはデジタルのタイマー回路で構成できる。また第２検出回路３１４は、パルス信号Ｓ１が、所定数、連続発生すると、動作モードが非バーストモードであると判定する。
【００７３】
図６は、図４の自動シャットダウン回路３１０の動作を説明する図である。スイッチングトランジスタＭ１がスイッチングするたびに、パルス信号Ｓ１が発生する。時刻ｔ１にバーストモードに入ると、パルス信号Ｓ１の発生頻度が小さくなり、その時間間隔が第１時間τ１より長くなる。そうすると第１検出信号Ｓ１１がアサートされ、シャットダウン信号ＳＤＮがハイレベルとなり、同期整流トランジスタＭ２のスイッチングが停止する。
【００７４】
時刻ｔ２に非バーストモードに復帰すると、スイッチングトランジスタＭ１が連続的にスイッチングするようになり、パルス信号Ｓ１の時間間隔が第１時間τ１より短くなる。そして連続発生するパルス信号Ｓ１の個数が、所定数Ｎを超えると、第２検出信号Ｓ１２がアサートされ、シャットダウン信号ＳＤＮがローレベルとなり、同期整流トランジスタＭ２のスイッチングが再開する。
【００７５】
図７は、図４の自動シャットダウン回路３１０の構成例を示す回路図である。第１検出回路３１２は、キャパシタＣ３１、電流源ＣＳ３１、放電回路Ｍ３１、コンパレータＣＭＰ３１を含む。電流源ＣＳ３１は、キャパシタＣ３１に電流を供給する。放電回路Ｍ３１は、パルス信号Ｓ１に応答してキャパシタＣ３１を放電する。たとえは放電回路Ｍ３１は、トランジスタで構成できる。コンパレータＣＭＰ３１は、キャパシタＣ３１の電圧ＶＣ３１を所定のしきい値電圧ＶＴＨ３と比較し、キャパシタＣ３１の電圧ＶＣ３１がしきい値電圧ＶＴＨ３を超えると、第１検出信号Ｓ１１をアサート（ハイレベル）する。
【００７６】
なお第１検出回路３１２は、非バーストモードの期間のみ動作すればよいため、シャットダウン信号ＳＤＮがアサートされる間、シャットダウン状態であってもよい。
【００７７】
第１検出回路３１２は、デジタルタイマ（デジタルカウンタ）を用いて構成してもよい。この場合、デジタルカウンタによりクロックをカウントアップ（あるいはカウントダウン）し、パルス信号Ｓ１に応じてデジタルカウンタがリセットされるようにすればよい。そしてカウント値が、第１時間τ１に相当する所定値に達したときに、第１検出信号Ｓ１１をアサートすればよい。
【００７８】
第２検出回路３１４は、カウンタ３２０、デジタルコンパレータ３２２を含む。カウンタ３２０は、パルス信号Ｓ１をカウントするとともに、第１検出信号Ｓ１１がアサートされるとリセットされる。デジタルコンパレータ３２２は、カウンタ３２０のカウント値Ｓ３が所定値Ｎに達すると、第２検出信号Ｓ１２をアサート（ローレベル）する。
【００７９】
第２検出回路３１４は、シャットダウン信号ＳＤＮがバーストモードを示す期間のみ動作すればよい。そこでＡＮＤゲートＡ１は、シャットダウン信号ＳＤＮとパルス信号Ｓ１の論理積を生成し、カウンタ３２０に出力する。これにより、シャットダウン信号ＳＤＮがローレベルの間（非バースト期間）はカウント動作が行われないため、消費電力を抑えることができる。
【００８０】
図８は、図７の自動シャットダウン回路３１０の動作波形図である。時刻ｔ１に非バーストモードからバーストモードに遷移する。バーストモードではパルス信号Ｓ１の時間間隔が広くなるため、キャパシタＣ３の電圧ＶＣ３が時間とともに増加し、しきい値電圧ＶＴＨ３を超えると、第１検出信号Ｓ１１がアサートされる。第１検出信号Ｓ１１がアサートされるとシャットダウン信号ＳＤＮがハイレベルとなる。
【００８１】
時刻ｔ２に、バーストモードから非バーストモードに復帰する。そうすると、スイッチングトランジスタＭ１のスイッチングが連続して発生し、パルス信号Ｓ１の時間間隔が狭くなる。非バーストモードでは第１検出信号Ｓ１１がアサートされないため、カウンタ３２０はリセットされずに、カウントアップを続ける。そしてカウント値Ｓ３が所定値Ｎに達すると、第２検出信号Ｓ１２がアサート（ローレベル）され、シャットダウン信号ＳＤＮがローレベルに遷移する。以上が図７の自動シャットダウン回路３１０の動作である。
【００８２】
（用途）
続いて、実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。
図９は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【００８３】
図１０（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図１０（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【００８４】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００８５】
（第１変形例）
自動シャットダウン回路３１０は、パルス信号Ｓ１が連続発生する状態が、所定の第２時間τ２持続すると、動作モードが非バーストモードであると判定してもよい。この場合、カウンタ３２０に変えて、デジタルあるいはアナログのタイマー回路を用いればよい。アナログのタイマーは図７の第１検出回路３１２と同様に構成すればよく、放電回路のトランジスタＭ３１に、第１検出信号Ｓ１１を入力すればよい。
【００８６】
（第２変形例）
実施の形態では、自動シャットダウン回路３１０が、パルス信号Ｓ１にもとづいて１次側コントローラ２０２の動作モードを判定したが、本発明はそれには限定されず、同期整流トランジスタＭ２の両端間電圧にもとづいて、別の方法、構成によって動作モードを判定してもよい。
【００８７】
たとえば自動シャットダウン回路３１０は、パルス信号Ｓ１に変えて、オン信号ＳＯＮ、オフ信号ＳＯＦＦの少なくとも一方、あるいは両方にもとづいて、１次側コントローラ２０２の動作モードを判定してもよい。この場合、図４の自動シャットダウン回路３１０に対して、パルス信号Ｓ１に代えて、オン信号ＳＯＮ（あるいはオフ信号ＳＯＦＦ）を供給してもよい。
【００８８】
つまり自動シャットダウン回路３１０は、同期整流トランジスタＭ２の両端間電圧ＶＤＳと少なくともひとつのしきい値電圧（ＶＴＨ１，ＶＴＨ２あるいは別のしきい値電圧）の比較結果（たとえばＳＯＮ，ＳＯＦＦあるいは別の信号）にもとづいて、１次側コントローラ２０２の動作モードを判定してもよい。
【００８９】
この場合において、自動シャットダウン回路３１０は、比較結果を示す信号の遷移が所定の第１時間τ１連続して発生すると動作モードがバーストモードであると判定することができる。また自動シャットダウン回路３１０は、比較結果を示す信号の遷移が所定回数、連続発生すると、動作モードが非バーストモードであると判定することができる。あるいは、自動シャットダウン回路３１０は、比較結果を示す信号の遷移が連続発生する状態が所定の第２時間τ２持続すると、動作モードが非バーストモードであると判定してもよい。
【００９０】
（第３変形例）
実施の形態では、同期整流トランジスタＭ２が２次巻線Ｗ２の出力端子Ｐ２側に配置される場合を説明したが、同期整流トランジスタＭ２は２次巻線Ｗ２と接地の間に設けられてもよい。図１１は、第３変形例に係るＤＣ／ＤＣコンバータ２００ａの回路図である。同期整流コントローラ３００のＶＣＣ端子には、ＤＣ／ＤＣコンバータ２００ａの出力電圧ＶＯＵＴが供給され、ＧＮＤ端子は同期整流トランジスタＭ２のソースと接続されるとともに接地され、ＶＤ端子は同期整流トランジスタＭ２のドレインと接続され、ＯＵＴ端子は同期整流トランジスタＭ２のゲートと接続される。同期整流コントローラ３００の内部は、図２と同様に構成される。この構成においても、実施の形態と同様の効果を得ることができる。
【００９１】
（第４変形例）
実施の形態では、フライバックコンバータを説明したが、本発明はフォワードコンバータにも適用可能である。この場合にはトランスＴ１の２次側に、複数の同期整流用のトランジスタが配置されることとなる。同期整流コントローラは、複数の同期整流トランジスタをスイッチングするよう構成されてもよい。またコンバータは疑似共振型であってもよい。
【００９２】
（第５変形例）
スイッチングトランジスタや同期整流トランジスタの少なくとも一方は、バイポーラトランジスタやＩＧＢＴであってもよい。
【００９３】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００９４】
Ｐ１…入力端子、Ｍ１…スイッチングトランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…１次巻線、ＣＭＰ１…第１コンパレータ、ＦＦ１…フリップフロップ、Ｓ１…パルス信号、Ｐ２…出力端子、Ｍ２…同期整流トランジスタ、Ｗ２…２次巻線、ＣＭＰ２…第２コンパレータ、Ｓ１１…第１検出信号、Ｓ１２…第２検出信号、Ｃ３１…キャパシタ、ＣＳ３１…電流源、Ｍ３１…放電回路、ＣＭＰ３１…コンパレータ、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…１次側コントローラ、２０４…フォトカプラ、２０６…フィードバック回路、２１０…出力回路、３００…同期整流コントローラ、ＳＤＮ…シャットダウン信号、３０４…パルス発生器、３０６…ドライバ、３１０…自動シャットダウン回路、３１２…第１検出回路、３１４…第２検出回路、３１６…出力回路、３２０…カウンタ、３２２…デジタルコンパレータ、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。
【図１】
0006498432.tif 000002
【図２】
0006498432.tif 000003
【図３】
0006498432.tif 000004
【図４】
0006498432.tif 000005
【図５】
0006498432.tif 000006
【図６】
0006498432.tif 000007
【図７】
0006498432.tif 000008
【図８】
0006498432.tif 000009
【図９】
0006498432.tif 000010
【図１０】
0006498432.tif 000011
【図１１】
0006498432.tif 000012