(57)【特許請求の範囲】
【請求項１】
所望の回路から出力される信号の出力電力ＰＯと、
上記出力電力ＰＯを増減する負帰還の下でその出力電力ＰＯが取り得る上限値ＴＨＵ、下限値ＴＨＬに対する相対値である上限値ｔｈＵ（＜ＴＨＵ）、下限値ｔｈＬ（＞ＴＨＬ）に応じて、
以下の振る舞いをする点に特徴がある電力制御装置。
−（ＰＯ＞ｔｈＵ）または（ＰＯ＜ｔｈＬ）の状態では、
上記負帰還を実現する帰還路の時定数を規定の値τに設定し、負帰還に基づいた利得可変信号により利得を制御する。
−その他の状態では、
上記負帰還を阻止し、前記出力電力ＰＯが上限値ｔｈＵを超える範囲から上限値ｔｈＵ以下に変化した場合、上限値ｔｈＵを超える範囲で最後に出力した前記利得可変信号から所定量減少させた値を継続して出力し、前記出力電力ＰＯが下限値ｔｈＬ未満の範囲から下限値ｔｈＬ以上に変化した場合、下限値ｔｈＬ未満の範囲で最後に出力した前記利得可変信号から所定量増加させた値を継続して出力する。
【請求項２】
請求項１に記載の電力制御装置において、
上記規定の値τが、上記負帰還に応じて上記出力電力に付帯し得るスプリアスが許容される限度内に抑えられる値である点に特徴がある電力制御装置。
【請求項３】
請求項２に記載の電力制御装置において、
偏差δＵ（＝ＰＯ−ｔｈＵ）または偏差δＬ（＝ｔｈＬ−ＰＯ）が小さいほど上記時定数を大きな値に設定する点に特徴がある電力制御装置。
【請求項４】
請求項２に記載の電力制御装置において、
上記回路の出力信号の電力ＰＯの履歴をとる手段を備え、
ＰＯの値域（ＴＨＵ≧ＰＯ＞ｔｈＵ）または（ＴＨＬ≦ＰＯ＜ｔｈＬ）が区分されてなる部分値域の内、上記履歴上における頻度が高い部分値域ほど、上記時定数を大きな値に設定する点に特徴がある電力制御装置。
【請求項５】
請求項１又は２に記載の電力制御装置において、
上記規定の値τが、上記出力電力ＰＯの単位時間当たりの変化の大きさに応じて設定される点に特徴がある電力制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御対象の回路の出力電力を所望の値に制御する際に用いて好適な電力制御装置に関する。
【背景技術】
【０００２】
通信装置には、出力段の回路の出力電力レベルを検出し、誤差アンプを用いて基準電圧と比較し、誤差がゼロとなるように出力電力を制御する構成が用いられているものがある。この出力段の回路の出力制御は、ＡＰＣ（Automatic Power  Control；自動出力調整）と呼ばれている。また、出力段の回路の出力波形に急峻な変化やうねりが生じるとスプリアスが大きくなり、出力スペクトルが劣化するという課題がある（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２４４４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記事情を考慮してなされたもので、出力電力の制御においてスプリアスの発生を抑えることができる電力制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明では、電力制御装置が、所望の回路から出力される信号の出力電力ＰＯと、上記出力電力ＰＯを増減する負帰還の下でその出力電力ＰＯが取り得る上限値ＴＨＵ、下限値ＴＨＬに対する相対値である上限値ｔｈＵ（＜ＴＨＵ）、下限値ｔｈＬ（＞ＴＨＬ）に応じて、以下の振る舞いをする点に特徴がある電力制御装置。
すなわち、（ＰＯ＞ｔｈＵ）または（ＰＯ＜ｔｈＬ）の状態では、
上記負帰還を実現する帰還路の時定数を規定の値τに設定し、負帰還に基づいた利得可変信号により利得を制御する。
−その他の状態では、
また、上記負帰還を阻止し、前記出力電力ＰＯが上限値ｔｈＵを超える範囲から上限値ｔｈＵ以下に変化した場合、上限値ｔｈＵを超える範囲で最後に出力した前記利得可変信号から所定量減少させた値を継続して出力し、前記出力電力ＰＯが下限値ｔｈＬ未満の範囲から下限値ｔｈＬ以上に変化した場合、下限値ｔｈＬ未満の範囲で最後に出力した前記利得可変信号から所定量増加させた値を継続して出力する。
【発明の効果】
【０００６】
本発明によれば、例えば始動時等における回路の利得の（回路の内部および周辺における温度に応じた）変動を補償するために行われる電力制御の過程で発生するスプリアスの低減が安価に確度高く実現される。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態の構成例を示したブロック図である。
【図２】図１に示した可変利得電力増幅器２の出力電力ＰＯの時間変化を示す模式図である。
【図３】図１に示した電力制御装置１の動作例を説明するためのフローチャートである。
【図４】本発明の他の実施形態の構成例を示した系統図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の一実施形態の電力制御装置１の構成例を示したブロック図である。図１に示した電力制御装置１は、可変利得電力増幅器２と、ＰＯ検出部３と、制御部４とを備える。
【０００９】
可変利得電力増幅器２は、制御部４が出力した利得可変信号を利得可変制御端子２１に入力し、利得可変信号に応じて利得を可変し、入力端子２２から入力した信号の電力を増幅して出力端子２３から出力する。
【００１０】
ＰＯ検出部３は、例えばトランスと電流・電圧検出回路等から構成されていて、可変利得電力増幅器２の出力電流と出力電圧とを検出し、検出した電流及び電圧の値に応じたアナログ信号を出力する。あるいは、例えばＰＯ検出部３を介して電力増幅器２の出力に接続される負荷が既知である場合には、ＰＯ検出部３は電流又は電圧の一方を検出して出力するものであってもよい。あるいは、ＰＯ検出部３は、検出した電流及び電圧の値から可変利得電力増幅器２の出力電力ＰＯの例えば実効値を算出し、算出した結果を出力するものであってもよい。
【００１１】
制御部４は、例えばＣＰＵ（中央処理装置）とメモリとＡ／Ｄ（アナログ・ディジタル）変換回路、Ｄ／Ａ（ディジタル・アナログ）変換回路等から構成され、ＣＰＵで所定のプログラムを実行することで可変利得電力増幅器２の出力電力ＰＯに基づき、可変利得電力増幅器２の利得を可変制御する。制御部４は、可変利得電力増幅器２の出力電力ＰＯの値が予め定めた出力電力の上限値ＴＨＵと出力電力の下限値ＴＨＬとの間の値となるように、ＰＯ検出部３から入力された信号に応じて可変利得電力増幅器２の利得を制御する。なお、制御部４は、ＦＰＧＡ（Field Programmable Gate Array）やＤＳＰ（Digital Signal Processor）を用いて構成されていてもよい。
【００１２】
次に、図２を参照して制御部４の動作例について説明する。図２は、図１に示した可変利得電力増幅器２の出力電力ＰＯの時間変化を示す模式図である。本実施形態の制御部４は、出力電力の上限値ＴＨＵと出力電力の下限値ＴＨＬとの間の値となるように出力電力ＰＯを制御する際に、出力電力ＰＯを次の３領域に分けて制御を行う。第１領域は、出力電力ＰＯの値が、上限値ＴＨＵより小さい予め定めたしきい値ｔｈＵより大きい値の領域（ＰＯ＞ｔｈＵの領域）である。第２領域は、出力電力ＰＯの値が、しきい値ｔｈＵと、下限値ＴＨＬより大きい予め定めたしきい値ｔｈＬとの間の値の領域（ｔｈＵ≧ＰＯ≧ｔｈＬの領域）である。そして、第３領域は、出力電力ＰＯの値が、しきい値ｔｈＵより小さい値の領域（ＰＯ＜ｔｈＬの領域）である。
【００１３】
出力電力ＰＯの値が第１領域（ＰＯ＞ｔｈＵ）の値又は第３の領域（ＰＯ＜ｔｈＬ）の値である場合、制御部４は、出力電力ＰＯの検出値を負帰還し、出力電力ＰＯの検出値に基づいて、可変利得電力増幅器２の利得を制御することで、出力電力ＰＯの値を制御する。その際、制御部４は、負帰還の帰還路の時定数を規定の値τに設定する。負帰還の帰還路とは、可変利得電力増幅器２の出力端子２３から、可変利得電力増幅器２の利得可変制御端子２１までの回路に対応する。例えば、制御部４は、出力電力ＰＯの検出値に基づき可変利得電力増幅器２へ出力する利得可変信号を算出する処理において、次式で示した１次遅れ要素を用いた演算を帰還路に挿入することで、負帰還の帰還路の時定数を規定の値τに設定することができる。
【００１４】
本実施形態の電力制御装置１は、負帰還の帰還路の時定数を規定の値τに設定することで、例えば図２において太線の破線で示したような比較的急峻な出力電力ＰＯの変化を、太線の実線で示したようになめらかな変化とし、これによってスプリアスの発生を抑えるものである。規定の値τは、例えばシミュレーション等の計算結果に基づいてあるいは実験結果に基づいて、負帰還に応じて出力電力ＰＯに付帯し得るスプリアスが許容される限度内に抑えられる値となるように設定する。
【００１５】
【数１】
0006539908.tif 000002
【００１６】
ここで、ｘｎは現在の入力値、ｙｎは現在の出力値、ｙｎ−１は前回の出力値である。Ａは定数であり、ＴＳはサンプリング周期、Ｔは一時遅れ要素の時定数である。
【００１７】
入力値ｘｎは、例えば、出力電力ＰＯの検出値としたり、あるいは、可変利得電力増幅器２へ出力する利得可変信号としたりすることができる。帰還路における他の遅れ要素等の影響を無視することできるとすると、制御部４は、上式の時定数Ｔを規定値τに設定し、上式の出力値ｙｎを出力電力ＰＯの検出値としたり、可変利得電力増幅器２へ入力する利得可変信号としたりすることで、負帰還の帰還路の時定数を規定の値τに設定することができる。
【００１８】
一方、出力電力ＰＯの値が第２領域（ｔｈＵ≧ＰＯ≧ｔｈＬ）の値である場合、制御部４は、出力電力ＰＯの検出値の負帰還を阻止し、出力電力ＰＯの検出値に関わらずに可変利得電力増幅器２の利得を制御する。例えば、制御部４は、出力電力ＰＯが第１領域から第２領域へ変化した場合には、第１領域で最後に出力した利得可変信号を継続して出力する。あるいは、制御部４は、出力電力ＰＯが第１領域から第２領域へ変化した場合、第１領域で最後に出力した利得可変信号から所定量減少させた利得可変信号を継続して出力する。また、制御部４は、出力電力ＰＯが第３領域から第２領域へ変化した場合には、第３領域で最後に出力した利得可変信号を継続して出力する。あるいは、制御部４は、出力電力ＰＯが第３領域から第２領域へ変化した場合、第３領域で最後に出力した利得可変信号から所定量増加させた利得可変信号を継続して出力する。ただし、所定量を増減する例では、利得可変信号を増減の方向と可変利得電力増幅器２の利得の増減の方向とは同一であるとする。
【００１９】
一般に電力増幅器には、動作温度が上昇すると利得が低下する傾向がある。したがって、可変利得電力増幅器２において利得可変信号を一定にした場合、動作温度が上昇傾向にある場合、利得が低下し出力電力が低下する。すると動作温度が低下し、利得が上昇して出力電力が増加する。このような過程を繰り返すことで、周辺温度等が一定の場合、利得は一定の範囲で安定する。一方、電力制御装置１においては、一定の周期で出力電力を変化させた場合、その変化がスプリアス発生の原因となることがある。よって、電力増幅器の利得及び損失と冷却構造とを適切に設計することで、利得を制御しない構成でも出力電力を一定の範囲で制御することが可能である。ただし、例えば始動時等には、利得の変動が大きくなるので、出力電力の要求仕様を満足するには、ＡＰＣによる出力電力の制御を採用することが望ましい。そこで、電力制御装置１は、負帰還による出力電力の制御を行うことで、回路の利得の（回路の内部および周辺における温度に応じた）変動を補償する。ただし、本実施形態の電力制御装置１では、負帰還による出力電力の制御を第１領域又は第３領域に限定し、中間の第２領域では負帰還を阻止することで、負帰還によって出力電力を制御する範囲を限定し、さらに第１領域及び第３領域では時定数を規定値τに設定することで出力電力の変動を抑えている。これらの構成によって、本実施形態の電力制御装置１では、出力電力の制御においてスプリアスの発生を抑えることができる。
【００２０】
なお、時定数の規定の値τは、第１領域又は第３領域の全域で一定の値としてもよいし、領域内でそれぞれ変化させてもよい。例えば、第１領域又は第３領域において、偏差δＵ（＝ＰＯ−ｔｈＵ）又は偏差δＬ（＝ｔｈＬ−ＰＯ）が小さいほど時定数を大きな値に設定することができる。図２に示した例では、例えば、偏差δＵ（＝ＰＯ−ｔｈＵ）がそれぞれ同一の点Ａ１と点Ａ６、点Ａ２と点Ａ５、及び点Ａ３と点Ａ４とに対して、同一の規定値τをそれぞれ設定することができる。そして、例えば偏差δＵが比較的大きい点Ａ２〜点Ａ５に対して設定する時定数より大きな時定数を偏差δＵが小さい点Ａ１と点Ａ６に対して設定することができる。また、例えば、偏差δＬ（＝ｔｈＬ−ＰＯ）がそれぞれ同一の点Ｂ１と点Ｂ８、点Ｂ２と点Ｂ７、点Ｂ３と点Ｂ６、及び点Ｂ４と点Ｂ５とに対して、同一の規定値τを設定することができる。そして、例えば、偏差δＬが大きい点Ｂ２〜点Ｂ７に対して設定する時定数より大きな時定数を偏差δＬが小さい点Ｂ１と点Ｂ８に対して設定することができる。
【００２１】
また、例えば、制御部４は、出力電力ＰＯの履歴をとる手段を備え、第１領域の部分（ＴＨＵ≧ＰＯ＞ｔｈＵ）又は第３領域の部分（ＴＨＬ≦ＰＯ＜ｔｈＬ）（ＰＯの値域）が区分されてなる部分値域の内、履歴上における頻度が高い部分値域ほど、上記時定数を大きな値に設定することができる。図２に、第１領域の部分及び第３領域の部分を、それぞれ４つの部分値域Ｕ１〜Ｕ４及びＬ１〜Ｌ４に区分した例を示した。この例では、制御部４は、点Ａ１から点Ａ２までの時間Ｔ１１、点Ａ２から点Ａ３までの時間Ｔ１２、…、点Ａ５から点Ａ６までの時間Ｔ１５を計測し、部分値域Ｕ１、Ｕ２及びＵ３の時間Ｔ１１＋時間Ｔ１５、時間Ｔ１２＋時間Ｔ１４、時間Ｔ１３を履歴として記憶する。そして、制御部４は、一定期間の履歴に基づいて、部分値域Ｕ１〜Ｕ４の時間を比較して、頻度が高い部分値域ほど、上記時定数を大きな値に設定する。また、制御部４は、点Ｂ１から点Ｂ２までの時間Ｔ２１、点Ｂ２から点Ｂ３までの時間Ｔ２２、…、点Ｂ７から点Ｂ８までの時間Ｔ２７を計測し、部分値域Ｌ１、Ｌ２、Ｌ３及びＬ４の時間Ｔ２１＋時間Ｔ２７、時間Ｔ２２＋時間Ｔ２６、時間Ｔ２３＋時間Ｔ２５、及び時間Ｔ２４を履歴として記憶する。そして、制御部４は、一定期間の履歴に基づいて、部分値域Ｌ１〜Ｌ４の時間を比較して、頻度が高い部分値域ほど、上記時定数を大きな値に設定する。
【００２２】
また、制御部４は、出力電圧ＰＯの単位時間当たりの変化の大きさ、すなわち、出力電圧ＰＯの微分値に基づいて時定数の規定の値τを設定してもよい。
【００２３】
次に、図３を参照して図１に示した制御部４の動作例について説明する。図３は、制御部４による制御動作の一例を示したフローチャートである。
【００２４】
図３に示した処理は、例えば、可変利得電力増幅器２による電力増幅時に一定の周期（サンプリング周期ＴＳ）で繰り返し呼び出されて実行される。図３に示した処理が呼び出されると、制御部４はまずＰＯ検出部３が出力した信号を入力し、可変利得電力増幅器２の出力電力ＰＯを取得する（ステップＳ１）。ＰＯ検出部３が出力した信号が電力を表す信号ではない場合、制御部４は、ＰＯ検出部３の出力信号に基づき可変利得電力増幅器２の出力電力ＰＯを計算して求める。
【００２５】
次に、制御部４は、出力電力ＰＯの値に基づき次の判定処理を行う（ステップＳ２）。すなわち、制御部４は、出力電力ＰＯの値が、予め定めたしきい値ｔｈＵより大きいか否かと、予め定めたしきい値ｔｈＬより小さいか否かと、予め定めたしきい値ｔｈＵ以下でかつ予め定めたしきい値ｔｈＬ以上であるか否かを判定する。
【００２６】
出力電力ＰＯの値がしきい値ｔｈＵより大きいと判定された場合（ステップＳ２でＰＯ＞ｔｈＵの場合）、制御部４は、時定数Ｔを規定値τに設定する（ステップＳ３）。次に、制御部４は、予め定めた基準値と出力電力ＰＯとの偏差を求め、偏差に応じて可変利得電力増幅器２へ入力する利得可変信号の大きさを調節する（ステップＳ４）。
【００２７】
一方、出力電力ＰＯの値がしきい値ｔｈＵ以下でしきい値ｔｈＬ以上であると判定された場合（ステップＳ２でｔｈＵ≦ＰＯ≦ｔｈＬの場合）、制御部４は、ＰＯの負帰還を停止する（ステップＳ５）。
【００２８】
他方、出力電力ＰＯの値がしきい値ｔｈＬより小さいと判定された場合（ステップＳ２でＰＯ＜ｔｈＬの場合）、制御部４は、時定数Ｔを規定値τに設定する（ステップＳ６）。次に、制御部４は、予め定めた基準値と出力電力ＰＯとの偏差を求め、偏差に応じて可変利得電力増幅器２へ入力する利得可変信号の大きさを調節する（ステップＳ７）。
【００２９】
制御部４は、ステップＳ４、ステップＳ５又はステップＳ６の処理を実行後、図２を呼び出した処理に復帰する。
【００３０】
なお、ステップＳ４及びステップＳ７では、基準値を、それぞれ上限値ＴＨＵ及び下限値ＴＨＬとしたり、あるいは、しきい値ｔｈＵ及びｔｈＬとしたり、あるいは、上限値ＴＨＵとしきい値ｔｈＵの間の値及び下限値ＴＨＬとしきい値ｔｈＬの間の値としたり、あるいは、しきい値ｔｈＵとしきい値ｔｈＬとの中間の値としたりすることができる。
【００３１】
また、図１に示した電力制御装置１は、例えば次のように変形することができる。すなわち、可変利得電力増幅器２を複数段の増幅器から構成し、例えば、初段の増幅器を可変利得型とし、２段目以降の増幅器を固定利得型とすることができる。また、例えば、初段の増幅器を可変利得型とし、初段の増幅器と２段目の増幅器との間に周波数変換回路を設けることができる。すなわち、初段の増幅器を例えば中間周波数帯の増幅器とし、２段目の増幅器を中間周波数より高い高周波数帯の増幅器とすることができる。
【００３２】
次に、図４を参照して、本発明の他の実施形態について説明する。図４は、本発明の他の実施形態の無線機１００の構成例を示した系統図である。図４に示した無線機１００は、ソフトウェア制御／変調部１０と、信号変換／周波数変換部２０と、電力増幅器（パワーアンプ）３０と、ＲＦ（無線周波数）検波部４０と、空中線５０とを備える。
【００３３】
ソフトウェア制御／変調部１０は、Ａ／Ｄ変換器１１と、ＤＳＰから構成されたプロセッサ１２と、ＦＰＧＡから構成されたプロセッサ１３と、ＣＰＵから構成されたプロセッサ１４とを備える。ソフトウェア制御／変調部１０は、例えば音声信号をＡ／Ｄ変換器１１に入力してディジタル信号に変換し、プロセッサ１２で所定の信号処理を行った後、シリアル信号に変換する。そして、プロセッサ１３で所定の変調方式で変調した変調信号に変換する。この例では、同相成分（Ｉチャネル）のデータと直交成分（Ｑチャネル）のデータとからなるＩＱ信号が出力される。なお、プロセッサ１４は、プロセッサ１２とプロセッサ１３とを制御する。
【００３４】
信号変換／周波数変換部２０は、ＦＰＧＡから構成されたプロセッサ２１と、Ｄ／Ａ変換器２２と、ＡＰＣ制御部２３と、周波数変換部２４と、Ａ／Ｄ変換器２５とを備える。信号変換／周波数変換部２０は、ソフトウェア制御／変調部１０から入力したＩＱ信号を、高周波信号に変換して出力する。その際、信号変換／周波数変換部２０は、電力増幅器３０の出力電力に応じて負帰還により出力する高周波信号のレベルを制御する。プロセッサ２１は、ＩＱ信号に基づいて所定の変調信号を生成して出力するとともに、Ａ／Ｄ変換器２５の出力に基づきＡＰＣ制御部２３を制御するための信号を生成して出力する。Ｄ／Ａ変換器２２は、プロセッサ２１が出力したディジタルの変調信号をアナログ信号に変換する。このＤ／Ａ変換器２２の出力信号は中間周波数帯の信号すなわちＩＦ信号である。
【００３５】
ＡＰＣ制御部２３は、可変利得増幅器を備え、プロセッサ２１から入力された信号に基づき利得を可変しながら、Ｄ／Ａ変換器２２が出力したＩＦ信号を増幅して出力する。周波数変換部２４は、高周波発振器とミキサとを備え、ＡＰＣ制御部２３が出力した中間周波数帯の信号の周波数を、無線周波数帯の高周波信号に変換して出力する。Ａ／Ｄ変換器２５は、ＲＦ検波部４０が出力したアナログ信号をディジタル信号に変換してプロセッサ２１へ出力する。
【００３６】
電力増幅器３０は、信号変換／周波数変換部２０が出力した高周波信号の電力を増幅して出力する。ＲＦ検波部４０は、電力増幅器３０が出力した高周波信号を入力し、電力の検出に使用するため一部の信号を抽出し、残りの信号を空中線５０へ出力する。ＲＦ検波部４０が検出した信号はＡ／Ｄ変換器２５へ入力される。空中線５０は、入力されて高周波信号を無線信号に変換して出力する。
【００３７】
以上の構成において、ＡＰＣ制御部２３と周波数変換部２４と電力増幅器３０とが図１の可変利得電力増幅器２に対応する構成である。ＲＦ検波部４０が図１のＰＯ検出部３に対応する構成である。そして、プロセッサ２１と、Ａ／Ｄ変換器２５とが図１の制御部４に対応する構成である。
【００３８】
図４に示す構成において、プロセッサ２１は、図２及び図３を参照して説明した図１の制御部４と同様に、出力電力ＰＯの値が第１領域（ＰＯ＞ｔｈＵ）の値又は第３の領域（ＰＯ＜ｔｈＬ）の値である場合、出力電力ＰＯの検出値を負帰還し、出力電力ＰＯの検出値に基づいて、ＡＰＣ制御部２３の利得を制御することで、電力増幅器３０の出力電力ＰＯの値を制御する。その際、プロセッサ２１は、負帰還の帰還路の時定数を規定の値τに設定する。また、出力電力ＰＯの値が第２領域（ｔｈＵ≧ＰＯ≧ｔｈＬ）の値である場合、プロセッサ２１は、出力電力ＰＯの検出値の負帰還を阻止し、出力電力ＰＯの検出値に関わらずＡＰＣ制御部２３の利得を制御する。すなわち、本実施形態の無線機１００では、負帰還による出力電力の制御を第１領域又は第３領域で実行し、中間の第２領域では負帰還を阻止することで、負帰還によって出力電力を制御する範囲を限定し、さらに第１領域及び第３領域では時定数を規定値τに設定することで出力電力の変動を抑えている。これらの構成によって、本実施形態の無線機１００では、出力電力の制御においてスプリアスの発生を抑えることができ、電波法等の法例や要求されうる規格（ＡＲＩＢ、特定規格等含む）の規格値を満足する事が可能となる。したがって、送信する電波は良質なものが期待でき、データ伝送などのＳ／Ｎ（信号雑音比）も結果的に改善され、高品質な送信出力を得られることができる。また、電波法の規格値を満足する。
【００３９】
なお、本発明の実施の形態は上記のものに限定されない。例えば、本発明の電力制御装置は、無線送信機や電力増幅器に限定されず、所望の回路の出力レベルを所定の値に維持することが要求される多様な電子装置に適用可能である。なお、電力が維持されるべき値およびその範囲、レベルが維持されるべき信号の周波数帯、その信号の生成に適用される変調方式（ＣＷ（連続）波／バースト波も不問）、多元接続方式にも限定はない。
【００４０】
また、本実施の形態における無線機１００では周波数変換による無線システムでの形態で説明しているが、信号変換／周波数変換をダイレクトで通信周波数をプロセッサ（ＣＰＵ、ＤＳＰ、ＦＰＧＡ等含む）等で処理する形態でも適用を可能とする構成要素の全てまたは一部がディジタル信号処理として実現されてもよい。また、構成要素の全てまたは一部がＦＰＧＡ等のハードウェアにより実現されてもよい。また、このようなディジタル信号処理の主体、機能分散や負荷分散の形態は不問である。また、本発明が適用される装置に備えられたプロセッサやＤＳＰの余剰の処理量が活用されてもよい。また、負帰還は、回路の利得の可変と、回路の入力端に対する直接的な負帰還との何れによって実現されてもよい。
【００４１】
また、本発明の実施形態においてプロセッサによって実行されるプログラムの一部又は全部は、コンピュータ読取可能な記録媒体又は通信回線を介して頒布することができる。
【符号の説明】
【００４２】
１…電力制御装置  ２…可変利得電力増幅器  ３…ＰＯ検出部  ４…制御部  １００…無線機  ２１…プロセッサ  ３…ＡＰＣ制御部  ２４…周波数変換部  ２５…Ａ／Ｄ変換器  ３０…電力増幅器  ４０…ＲＦ検波部  ５０…空中線
【図１】
0006539908.tif 000003
【図２】
0006539908.tif 000004
【図３】
0006539908.tif 000005
【図４】
0006539908.tif 000006