(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面に垂直な第１の方向に、第１の絶縁層、第１の電極層、…第ｎの絶縁層、第ｎの電極層、及び、第（ｎ＋１）の絶縁層の順で積み重ねられる第１の積層構造（但し、ｎは、自然数）と、
前記第１の方向に前記第１の積層構造を貫通し、Ｉｎ、Ｇａ、Ｚｎ、及び、Ｓｎのグループから選択される元素を含む酸化物半導体層と、
前記第１、…及び、第ｎの電極層と、前記酸化物半導体層との間に設けられ、電荷を蓄積する電荷蓄積層を備える第２の積層構造と、
前記酸化物半導体層内に設けられ、前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つに接触し、前記酸化物半導体層内の酸素の組成比よりも低い酸素の組成比を有する低酸素組成比領域と、
を具備し、
前記低酸素組成比領域に接触する前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つは、前記酸化物半導体層を還元させる機能を持つ材料を備える不揮発性半導体記憶装置。
【請求項２】
半導体基板と、
前記半導体基板の表面に垂直な第１の方向に、第１の絶縁層、第１の電極層、…第ｎの絶縁層、第ｎの電極層、及び、第（ｎ＋１）の絶縁層の順で積み重ねられる第１の積層構造（但し、ｎは、自然数）と、
前記第１の方向に前記第１の積層構造を貫通する酸化物半導体層と、
前記第１、…及び、第ｎの電極層と、前記酸化物半導体層との間に設けられ、電荷を蓄積する電荷蓄積層を備える第２の積層構造と、
前記酸化物半導体層内に設けられ、前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つに接触し、前記酸化物半導体層内の酸素の組成比よりも低い酸素の組成比を有する低酸素組成比領域と、
を具備し、
前記低酸素組成比領域に接触する前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つは、前記酸化物半導体層を還元させる機能を持つ材料を含む還元絶縁層を有し、
前記第１の方向における前記低酸素組成比領域の長さは、前記低酸素組成比領域に接触する前記還元絶縁層の前記第１の方向での長さに実質的に等しい、不揮発性半導体記憶装置。
【請求項３】
前記低酸素組成比領域に接触する前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つは、シリコンリッチの酸化シリコン層及び水素リッチの絶縁層のうちの１つを備える、請求項１に記載の不揮発性半導体記憶装置。
【請求項４】
前記低酸素組成比領域に接触する前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つは、シリコンリッチの酸化シリコン層及び水素リッチの絶縁層のうちの１つと、前記第１の方向においてそれを挟み込む２つの絶縁層と、を備える請求項１に記載の不揮発性半導体記憶装置。
【請求項５】
前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎ、及び、Ｓｎのグループから選択される元素を含む、請求項２乃至４のいずれか１項に記載の不揮発性半導体記憶装置。
【請求項６】
前記酸化物半導体層は、ＩｎＧａＺｎ酸化物である、請求項１または５に記載の不揮発性半導体記憶装置。
【請求項７】
前記ｎは、３以上の自然数であり、
前記第１及び第ｎの電極層は、選択トランジスタのゲートであり、
前記第２、…及び、第（ｎ−１）の電極層は、メモリセルのゲートである、
請求項１乃至６のいずれか１項に記載の不揮発性半導体記憶装置。
【請求項８】
前記ｎは、４以上の自然数であり、前記低酸素組成比領域は、前記第３、…及び、第（ｎ−１）の絶縁層に接触する、請求項７に記載の不揮発性半導体記憶装置。
【請求項９】
前記低酸素組成比領域は、前記第２及び第ｎの絶縁層に接触する、請求項７に記載の不揮発性半導体記憶装置。
【請求項１０】
前記低酸素組成比領域は、前記第１及び第（ｎ＋１）の絶縁層に接触する、請求項７に記載の不揮発性半導体記憶装置。
【請求項１１】
前記低酸素組成比領域は、前記酸化物半導体層を取り囲む、請求項１乃至１０のいずれか１項に記載の不揮発性半導体記憶装置。
【請求項１２】
前記第２の積層構造は、前記酸化物半導体層を取り囲むゲート絶縁層及びブロック絶縁層をさらに備え、前記電荷蓄積層は、前記ゲート絶縁層及び前記ブロック絶縁層間に設けられる、請求項１乃至１１のいずれか１項に記載の不揮発性半導体記憶装置。
【請求項１３】
前記酸化物半導体層の第１の端部に接続される第１の導電線と、前記酸化物半導体層の第２の端部に接続され、前記半導体基板の表面に平行な第２の方向に延びる第２の導電線と、をさらに具備し、
前記第１、…及び、第ｎの電極層は、前記半導体基板の表面に平行でかつ前記第２の方向に交差する第３の方向に延びる、
請求項１乃至１２のいずれか１項に記載の不揮発性半導体記憶装置。
【請求項１４】
前記第１の導電線は、前記第２の方向又は前記第３の方向に延びる、請求項１３に記載の不揮発性半導体記憶装置。
【請求項１５】
前記酸化物半導体層は、前記第１の方向に延びるコア層の周囲に設けられる、請求項１乃至１４のいずれか１項に記載の不揮発性半導体記憶装置。
【請求項１６】
半導体基板と、
前記半導体基板の表面に垂直な第１の方向に、第１の絶縁層、第１の電極層、…第ｎの絶縁層、第ｎの電極層、及び、第（ｎ＋１）の絶縁層の順で積み重ねられる第１の積層構造（但し、ｎは、自然数）と、
前記第１の方向に前記第１の積層構造を貫通する酸化物半導体層と、
前記第１、…及び、第ｎの電極層と、前記酸化物半導体層との間に設けられ、電荷を蓄積する電荷蓄積層を備える第２の積層構造と、
前記酸化物半導体層内に設けられ、前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つに接触し、前記酸化物半導体層内の酸素の組成比よりも低い酸素の組成比を有する低酸素組成比領域と、
を具備する不揮発性半導体記憶装置の製造方法において、
前記第１の方向に、前記第１の絶縁層、第１のダミー層、…前記第ｎの絶縁層、第ｎのダミー層、及び、前記第（ｎ＋１）の絶縁層の順で積み重ねられる第３の積層構造を形成し、
前記第１の方向に前記第３の積層構造を貫通するダミー半導体層を形成し、
前記ダミー半導体層を形成した後、前記第１のダミー層、…、及び、第ｎのダミー層を除去し、
前記第１のダミー層、…、及び、第ｎのダミー層を除去することにより露出した前記ダミー半導体層を取り囲む、前記第２の積層構造、前記第１の電極層、…、及び、第ｎの電極層を形成し、
前記ダミー半導体層を前記酸化物半導体層に置き換える、
不揮発性半導体記憶装置の製造方法。
【請求項１７】
前記酸化物半導体層を前記第１、…及び、第（ｎ＋１）の絶縁層に接触させることにより、前記酸化物半導体層内に、前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つに接触する前記低酸素組成比領域を形成する、請求項１６に記載の不揮発性半導体記憶装置の製造方法。
【請求項１８】
前記低酸素組成比領域に接触する前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つがシリコンリッチの酸化シリコン層であるとき、前記酸化物半導体層内の酸素を前記シリコンリッチの酸化シリコン層内へ移動させ、前記酸化物半導体層を還元させることにより、前記低酸素組成比領域を形成する、請求項１７に記載の不揮発性半導体記憶装置の製造方法。
【請求項１９】
前記低酸素組成比領域に接触する前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つが水素リッチの絶縁層であるとき、前記水素リッチの絶縁層内の水素を前記酸化物半導体層内へ移動させ、前記酸化物半導体層を還元させることにより、前記低酸素組成比領域を形成する、請求項１７に記載の不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリは、大容量データの記憶装置として広く普及している。現在、記憶素子を微細化することによってビットあたりのコスト削減や大容量化が進められており、今後の一層の微細化が進展することが期待されている。しかし、フラッシュメモリをさらに微細化するためには、リソグラフィ技術開発や、短チャネル効果、素子間干渉、素子間ばらつきの抑制など、解決すべき多くの課題がある。このため、単純な平面内の微細化技術の開発だけでは、今後継続的に記憶密度を向上させることは困難となる可能性が高い。
【０００３】
そこで、近年、メモリセルの集積度を高めるために、その構造を従来の二次元（平面）構造から三次元（立体）構造へと移行させる開発が行われ、様々な三次元不揮発性半導体記憶装置が提案されている。その内の１つである、基板の表面に垂直な方向に並んだ複数のメモリセルを備えるメモリストリングを有する垂直チャネル型積層メモリは、例えば、基板上に、絶縁層と、ワード線としての電極層と、を交互に積層した後、これらを貫通する貫通孔を形成し、この貫通孔の内面上に、電荷蓄積層と、チャネル層（例えば、シリコン層）と、を貫通孔の内側に向かって、この順で形成する。
【０００４】
しかし、このような垂直チャネル型積層メモリは、チャネル層上に形成される複数のメモリセル間の抵抗値が高くなる場合がある。これは、複数のメモリセルに対する読み出し／書き込み速度を遅くする。そこで、これら複数のメモリセル間におけるチャネル層内に、不純物をドープし、不純物拡散層を形成することで、複数のメモリセル間の抵抗値を下げる技術が報告されている。ところが、不純物拡散層は、それを形成した後に行われる熱工程によって、不要に拡張する問題がある。この不純物拡散層の拡張は、垂直チャネル型積層メモリの高性能化及び高集積化の妨げとなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００９／０１２１２７１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、高性能化及び高集積化に有利なデバイス構造を提案する。
【課題を解決するための手段】
【０００７】
実施形態によれば、不揮発性半導体記憶装置は、半導体基板と、前記半導体基板の表面に垂直な第１の方向に、第１の絶縁層、第１の電極層、…第ｎの絶縁層、第ｎの電極層、及び、第（ｎ＋１）の絶縁層の順で積み重ねられる第１の積層構造（但し、ｎは、自然数）と、前記第１の方向に前記第１の積層構造を貫通し、Ｉｎ、Ｇａ、Ｚｎ、及び、Ｓｎのグループから選択される元素を含む酸化物半導体層と、前記第１、…及び、第ｎの電極層と、前記酸化物半導体層との間に設けられ、電荷を蓄積する電荷蓄積層を備える第２の積層構造と、前記酸化物半導体層内に設けられ、前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つに接触し、前記酸化物半導体層内の酸素の組成比よりも低い酸素の組成比を有する低酸素組成比領域と、を具備し、前記低酸素組成比領域に接触する前記第１、…及び、第（ｎ＋１）の絶縁層の少なくとも１つは、前記酸化物半導体層を還元させる機能を持つ材料を備える。
【図面の簡単な説明】
【０００８】
【図１】第１の実施例に係わる不揮発性半導体記憶装置を示す平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】図１のＩＩＩ−ＩＩＩ線に沿う断面図。
【図４】図２の領域Ｘの構造を拡大する断面図。
【図５】図２の領域Ｘの構造の変形例を示す断面図。
【図６】ゲート絶縁層構造の例を示す断面図。
【図７】第２の実施例に係わる不揮発性半導体記憶装置を示す平面図。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図。
【図９】図７のＩＸ−ＩＸ線に沿う断面図。
【図１０】第１の変形例を示す断面図。
【図１１】第１の変形例を示す断面図。
【図１２】第２の変形例を示す断面図。
【図１３】第２の変形例を示す断面図。
【図１４】第３の変形例を示す断面図。
【図１５】第３の変形例を示す断面図。
【図１６】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図１７】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図１８】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図１９】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図２０】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図２１】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図２２】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図２３】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図２４】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図２５】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図２６】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図２７】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図２８】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図２９】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図３０】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図３１】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図３２】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図３３】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図３４】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図３５】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図３６】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図３７】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図３８】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【図３９】図１乃至図１５の不揮発性半導体記憶装置の製造方法を示す断面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら実施形態を説明する。尚、実施形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【００１０】
１．  第１の実施例  
図１は、第１の実施例に係わる不揮発性半導体記憶装置を示している。図２は、図１のＩＩ−ＩＩ線に沿う断面図であり、図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。
【００１１】
半導体基板１１は、例えば、シリコン基板である。絶縁層１２は、半導体基板１１上に配置される。ソース線（導電線）ＳＬは、絶縁層１２上に配置される。ソース線ＳＬは、プレート状であってもよいし、ライン状であってもよい。ソース線ＳＬがライン状であるときは、ソース線ＳＬは、半導体基板１１の表面に平行なＸ方向に延びていてもよいし、半導体基板１１の表面に平行でかつＸ方向に交差するＹ方向に延びていてもよい。
【００１２】
第１の積層構造Ｓ１は、半導体基板１１の表面に垂直なＺ方向に、第１の絶縁層、第１の電極層、…第ｎの絶縁層、第ｎの電極層、及び、第（ｎ＋１）の絶縁層の順で積み重ねられる構造を有する。但し、ｎは、自然数である。
【００１３】
ｎが１のときは、１つの垂直型トランジスタのみが形成される。ｎが２以上のときは、複数の垂直型トランジスタが直列接続される。また、NAND構造のメモリセルアレイを実現するときは、ｎは、４以上とするのが望ましい。
【００１４】
本例では、ｎ＝６である。
【００１５】
この場合、例えば、第１及び第６の電極層は、選択トランジスタＳＴ０，ＳＴ１のゲート（選択ゲート線）ＳＧＬ０，ＳＧＬ１であり、前記第２、第３、第４、及び、第５の電極層は、メモリセルＭＣのゲート（ワード線）ＷＬ０，ＷＬ１，ＷＬ２，ＷＬ３である。本例では、選択ゲート線ＳＧＬ０，ＳＧＬ１及びワード線ＷＬ０，ＷＬ１，ＷＬ２，ＷＬ３は、Ｘ方向に延びる。
【００１６】
また、第１乃至第７の絶縁層は、層間絶縁層１４である。
【００１７】
層間絶縁層１４は、酸化物半導体層１３を還元させる機能を有する材料を備える。例えば、層間絶縁層１４は、シリコンリッチの酸化シリコン層、水素リッチの絶縁層など、を備える。水素リッチの絶縁層は、例えば、水素リッチなアルミナ層である。
【００１８】
酸化物半導体層１３は、ソース線ＳＬ上に設けられ、かつ、Ｚ方向に第１の積層構造Ｓ１を貫通する。酸化物半導体層１３の第１の端部（下面）は、ソース線ＳＬに接続される。酸化物半導体層１３は、例えば、円柱形を有する柱状半導体層である。
【００１９】
酸化物半導体層１３は、例えば、Ｉｎ、Ｇａ、Ｚｎ、及び、Ｓｎのグループから選択される元素を含む。酸化物半導体層は、例えば、ＩｎＧａＺｎ酸化物（ＩｎＧａＺｎＯ４など）である。
【００２０】
低抵抗領域１５は、層間絶縁層１４に接触する酸化物半導体層１３内に設けられる。低抵抗領域１５は、酸化物半導体層１３をＸ−Ｙ平面方向に取り囲む。低抵抗領域１５は、以下の理由により、酸化物半導体層１３内の酸素の組成比よりも低い酸素の組成比を有し、かつ、酸化物半導体層１３の抵抗値よりも低い抵抗値を有する。
【００２１】
即ち、層間絶縁層１４がシリコンリッチの酸化シリコン層であるとき、酸化物半導体層１３が層間絶縁層１４に接触すると、酸化物半導体層１３内の酸素がシリコンリッチの酸化シリコン層内へ移動し、酸化物半導体層１３が還元される。その結果、層間絶縁層１４に接触する酸化物半導体層１３は、それ以外の酸化物半導体層１３内の酸素の組成比よりも低い酸素の組成比を有し、かつ、それ以外の酸化物半導体層１３の抵抗値よりも低い抵抗値を有する材料に変化する。これにより、層間絶縁層１４に接触する酸化物半導体層１３内に、低抵抗領域１５が形成される。
【００２２】
また、層間絶縁層１４が水素リッチの絶縁層（例えば、アルミナ層）であるとき、酸化物半導体層１３が層間絶縁層１４に接触すると、水素リッチの絶縁層内の水素が酸化物半導体層１３内へ移動し、酸化物半導体層１３が還元される。その結果、層間絶縁層１４に接触する酸化物半導体層１３は、それ以外の酸化物半導体層１３内の酸素の組成比よりも低い酸素の組成比を有し、かつ、それ以外の酸化物半導体層１３の抵抗値よりも低い抵抗値を有する材料に変化する。これにより、層間絶縁層１４に接触する酸化物半導体層１３内に、低抵抗領域１５が形成される。
【００２３】
なお、低抵抗領域１５は、不純物拡散層とは異なる。従って、例えば、低抵抗領域１５を形成した後に、熱工程が行われたとしても、低抵抗領域１５が不要に拡張することはない。このため、高性能化及び高集積化に有利なデバイス構造を実現できる。
【００２４】
例えば、図４に示すように、Ｚ方向における低抵抗領域１５の幅Ｗは、Ｚ方向における層間絶縁層１４の幅に実質的に等しい。
【００２５】
また、図５に示すように、Ｚ方向における低抵抗領域１５の幅Ｗを制御することも可能である。図５の例では、層間絶縁層１４は、シリコンリッチの酸化シリコン層及び水素リッチの絶縁層のうちの１つと、Ｚ方向においてそれを挟み込むストイキオメトリな２つの絶縁層（例えば、ＳｉＯ２）２０と、の積層構造を有する。
【００２６】
このように、Ｚ方向における低抵抗領域１５の幅Ｗを制御することにより、低抵抗領域１５を設けることによる読み出し／書き込み動作の高速化と、短チャネル効果（オフリーク電流）の抑制と、を同時に実現できる。
【００２７】
第２の積層構造（ゲート絶縁層構造）１６は、選択ゲート線ＳＧＬ０，ＳＧＬ１と酸化物半導体層１３との間、及び、ワード線）ＷＬ０，ＷＬ１，ＷＬ２，ＷＬ３と酸化物半導体層１３との間に、それぞれ設けられ、電荷を蓄積する電荷蓄積層を備える。
【００２８】
第２の積層構造１６は、例えば、図６に示すように、酸化物半導体層１３の側面上に配置され、かつ、酸化物半導体層１３を取り囲むゲート絶縁層１６−１と、ゲート絶縁層１６−１上に配置され、かつ、ゲート絶縁層１６−１を取り囲む電荷蓄積層１６−２と、電荷蓄積層１６−２上に配置され、電荷蓄積層１６−２を取り囲むブロック絶縁層１６−３と、を備える。
【００２９】
但し、選択ゲート線ＳＧＬ０，ＳＧＬ１と酸化物半導体層１３との間の絶縁層は、電荷蓄積層を有しない構造（例えば、単層構造）としてもよい。
【００３０】
層間絶縁層１７は、２つの第１の積層構造Ｓ１間のスペースを満たす。層間絶縁層１８は、第１の積層構造Ｓ１上に配置される。ビット線（導電線）ＢＬは、層間絶縁層１８上に配置され、コンタクトプラグ１９を介して、酸化物半導体層１３の第２の端部（上面）に接続される。本例では、ビット線ＢＬは、Ｙ方向に延びる。
【００３１】
以下、材料例を説明する。
【００３２】
ソース線ＳＬ、選択ゲート線ＳＧＬ０，ＳＧＬ１及びワード線ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４は、例えば、不純物が添加されたポリシリコンを備える。ビット線ＢＬ及びコンタクトプラグ１９は、例えば、Ｗ（タングステン）を備える。
【００３３】
ソース線ＳＬ、選択ゲート線ＳＧＬ０，ＳＧＬ１、ワード線ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４、ビット線ＢＬ、及び、コンタクトプラグ１９は、タンタルナイトライド（ＴａＮ）、タンタルカーバイト（ＴａＣ）、チタンナイトライド（ＴｉＮ）など、の金属化合物、又は、金属的な電気伝導特性を示す、Ｎｉ、Ｖ、Ｃｒ、Ｍｎ、Ｙ、Ｍｏ、Ｒｕ、Ｒｈ、Ｈｆ、Ｔａ、Ｗ、Ｉｒ、Ｃｏ、Ｔｉ、Ｅｒ、Ｐｔ、Ｐｄ、Ｚｒ、Ｇｄ、Ｄｙ、Ｈｏ、及び、これらのシリサイド、を備えていてもよい。
【００３４】
ゲート絶縁層１６−１は、例えば、ＳｉＯ２を備える。ゲート絶縁層１６−１は、酸窒化シリコン、酸化シリコンと窒化シリコンとの積層構造など、を備えていてもよい。
【００３５】
電荷蓄積層１６−２は、例えば、Ｓｉ３Ｎ４を備える。電荷蓄積層１６−２は、シリコンリッチの窒化シリコン、シリコンと窒素の組成比ｘ、ｙが任意であるＳｉｘＮｙ、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸窒化アルミニウム（ＡｌＯＮ）、ハフニア（ＨｆＯ２）、ハフニウム・アルミネート（ＨｆＡｌＯ３）、窒化ハフニア（ＨｆＯＮ）、窒化ハフニウム・アルミネート（ＨｆＡｌＯＮ）、ハフニウム・シリケート（ＨｆＳｉＯ）、窒化ハフニウム・シリケート（ＨｆＳｉＯＮ）、酸化ランタン（Ｌａ２Ｏ３）、ランタン・アルミネート（ＬａＡｌＯ３）など、を備えていてもよい。
【００３６】
電荷蓄積層１６−２は、シリコンナノ粒子や、金属イオンなど、を含んでいてもよく、不純物が添加されたポリシリコンや、メタルなど、の導電体を備えていてもよい。
【００３７】
ブロック絶縁層１６−３は、例えば、Ａｌ２Ｏ３を備える。ブロック絶縁層１６−３は、酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸窒化アルミニウム（ＡｌＯＮ）、ハフニア（ＨｆＯ２）、ハフニウム・アルミネート（ＨｆＡｌＯ３）、窒化ハフニア（ＨｆＯＮ）、窒化ハフニウム・アルミネート（ＨｆＡｌＯＮ）、ハフニウム・シリケート（ＨｆＳｉＯ）、窒化ハフニウム・シリケート（ＨｆＳｉＯＮ）、酸化ランタン（Ｌａ２Ｏ３）、ランタン・アルミネート（ＬａＡｌＯ３）、ランタンアルミシリケート（ＬａＡｌＳｉＯ）など、を備えていてもよい。
【００３８】
酸化物半導体層１３は、例えば、Ｉｎ、Ｇａ、及び、Ｚｎを含む化合物の酸化物、例えば、ＩｎＧａＺｎ酸化物（ＩｎＧａＺｎＯ４など）を備える。酸化物半導体層１３は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎのグループから選択される元素を含む化合物の酸化物、例えば、ＩｎＧａＯ、ＩｎＳｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯ、ＩｎＳｎＺｎＯなど、を備えていてもよい。
【００３９】
層間絶縁層１４は、酸化物半導体層１３を還元させることができるような材料、例えば、シリコンリッチの酸化シリコン、水素リッチの絶縁層（アルミナ）など、を備える。層間絶縁層１２，１７，１８は、例えば、ストイキオメトリな酸化シリコン（ＳｉＯ２）を備える。
【００４０】
２．  第２の実施例  
図７は、第２の実施例に係わる不揮発性半導体記憶装置を示している。図８は、図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図であり、図９は、図７のＩＸ−ＩＸ線に沿う断面図である。
【００４１】
第２の実施例が第１の実施例と異なる点は、酸化物半導体層１３が、Ｚ方向に延びるコア層２１の周囲に設けられている点である。その他の点は、第１の実施例と同じであるため、第１の実施例で説明した要素と同じ要素には、同じ符号を付すことにより、その詳細な説明を省略する。
【００４２】
コア層２１は、例えば、ＳｉＯ２を備える。コア層２１は、例えば、円柱形を有する。酸化物半導体層１３は、コア層２１を取り囲むように設けられる。
【００４３】
このような構造にすれば、選択トランジスタＳＴ０，ＳＴ１及びメモリセルＭＣは、いわゆるＳＯＩ（silicon on insulator）構造のチャネル層上に形成されることになる。従って、寄生容量の低減による高速化を図ることができる。
【００４４】
３．  変形例  
上述の第１及び第２の実施例の変形例を説明する。
【００４５】
第１及び第２の実施例（図１乃至図９）では、層間絶縁層（第１乃至第７の絶縁層）１４の全てが、シリコンリッチの酸化シリコン層又は水素リッチの絶縁層であったが、層間絶縁層（第１乃至第７の絶縁層）１４の少なくとも１つが、シリコンリッチの酸化シリコン層又は水素リッチの絶縁層であってもよい。
【００４６】
この場合、シリコンリッチの酸化シリコン層又は水素リッチの絶縁層以外の層間絶縁層は、ストイキオメトリな層間絶縁層（例えば、ＳｉＯ２）となる。また、低抵抗領域１４は、層間絶縁層（第１乃至第７の絶縁層）１４の少なくとも１つに接触する酸化物半導体層１３内に設けられる。
【００４７】
図１０及び図１１は、第１の変形例を示している。
【００４８】
図１０及び図１１は、第１の実施例における図２及び図３、第２の実施例における図８及び図９に対応する。
【００４９】
第１の変形例では、第１の積層構造Ｓ１は、半導体基板１１の表面に垂直なＺ方向に、第１の絶縁層２２、第１の電極層（選択ゲート線）ＳＧＬ０、第２の絶縁層２２、第２の電極層（ワード線）ＷＬ０、第３の絶縁層１４、第３の電極層（ワード線）ＷＬ１、第４の絶縁層１４、第４の電極層（ワード線）ＷＬ２、第５の絶縁層１４、第５の電極層（ワード線）ＷＬ３、第６の絶縁層２２、第６の電極層（選択ゲート線）ＳＧＬ１、第７の絶縁層２２の順で積み重ねられる構造を有する。
【００５０】
第１、第２、第６、及び、第７の絶縁層２２は、例えば、ストイキオメトリな酸化シリコン層（ＳｉＯ２）を備える。また、第３、第４、及び、第５の絶縁層１４は、酸化物半導体層１３を還元させる機能を有する材料、例えば、シリコンリッチな酸化シリコン層又は水素リッチな絶縁層（アルミナなど）を備える。
【００５１】
この場合、低抵抗領域１５は、第３、第４、及び、第５の絶縁層１４に接触する酸化物半導体層１３内に設けられる。
【００５２】
本例の構造は、特に、直列接続された複数のメモリセルＭＣ間の低抵抗化を図るのに有効である。
【００５３】
図１２及び図１３は、第２の変形例を示している。
【００５４】
図１２及び図１３は、第１の実施例における図２及び図３、第２の実施例における図８及び図９に対応する。
【００５５】
第２の変形例では、第１の積層構造Ｓ１は、半導体基板１１の表面に垂直なＺ方向に、第１の絶縁層２２、第１の電極層（選択ゲート線）ＳＧＬ０、第２の絶縁層１４、第２の電極層（ワード線）ＷＬ０、第３の絶縁層２２、第３の電極層（ワード線）ＷＬ１、第４の絶縁層２２、第４の電極層（ワード線）ＷＬ２、第５の絶縁層２２、第５の電極層（ワード線）ＷＬ３、第６の絶縁層１４、第６の電極層（選択ゲート線）ＳＧＬ１、第７の絶縁層２２の順で積み重ねられる構造を有する。
【００５６】
第１、第３、第４、第５、及び、第７の絶縁層２２は、例えば、ストイキオメトリな酸化シリコン層（ＳｉＯ２）を備える。また、第２、及び、第６の絶縁層１４は、酸化物半導体層１３を還元させる機能を有する材料、例えば、シリコンリッチな酸化シリコン層又は水素リッチな絶縁層（アルミナなど）を備える。
【００５７】
この場合、低抵抗領域１５は、第２、及び、第６の絶縁層１４に接触する酸化物半導体層１３内に設けられる。
【００５８】
本例の構造は、特に、選択トランジスタＳＴ０，ＳＴ１と、直列接続された複数のメモリセルＭＣと、の間の低抵抗化を図るのに有効である。
【００５９】
図１４及び図１５は、第３の変形例を示している。
【００６０】
図１４及び図１５は、第１の実施例における図２及び図３、第２の実施例における図８及び図９に対応する。
【００６１】
第３の変形例では、第１の積層構造Ｓ１は、半導体基板１１の表面に垂直なＺ方向に、第１の絶縁層１４、第１の電極層（選択ゲート線）ＳＧＬ０、第２の絶縁層２２、第２の電極層（ワード線）ＷＬ０、第３の絶縁層２２、第３の電極層（ワード線）ＷＬ１、第４の絶縁層２２、第４の電極層（ワード線）ＷＬ２、第５の絶縁層２２、第５の電極層（ワード線）ＷＬ３、第６の絶縁層２２、第６の電極層（選択ゲート線）ＳＧＬ１、第７の絶縁層１４の順で積み重ねられる構造を有する。
【００６２】
第２、第３、第４、第５、及び、第６の絶縁層２２は、例えば、ストイキオメトリな酸化シリコン層（ＳｉＯ２）を備える。また、第１、及び、第７の絶縁層１４は、酸化物半導体層１３を還元させる機能を有する材料、例えば、シリコンリッチな酸化シリコン層又は水素リッチな絶縁層（アルミナなど）を備える。
【００６３】
この場合、低抵抗領域１５は、第１、及び、第７の絶縁層１４に接触する酸化物半導体層１３内に設けられる。
【００６４】
本例の構造は、特に、選択トランジスタＳＴ０とソース線ＳＬとの間の低抵抗化、及び、選択トランジスタＳＴ１とビット線ＢＬとの間の低抵抗化を図るのに有効である。
【００６５】
４．  製造方法  
図１乃至図１５の不揮発性半導体記憶装置の製造方法を説明する。
【００６６】
まず、図１６及び図２１に示すように、半導体基板１１上、例えば、面方位（１００）、比抵抗１０〜２０［Ωｃｍ］のｐ型シリコン基板上に、絶縁層１２を形成する。また、絶縁層１２上に、ソース線ＳＬを形成する。
【００６７】
ソース線ＳＬは、例えば、イオン注入により、ポリシリコン層内に不純物を注入し、不純物の活性化のための熱処理を行うことにより形成される。なお、ここでの不純物は、ｎ型不純物（リン、砒素など）、ｐ型不純物（ボロン、インジウムなど）、又は、それらの組み合わせ、のいずれであってもよい。
【００６８】
ここで、例えば、第１及び第２の実施例（図１乃至図９、但し、図５を除く）の構造を形成するときは、図１６及び図１７に示すように、半導体基板１１の表面に垂直なＺ方向に、第１の絶縁層１４、第１のダミー層３１、第２の絶縁層１４、第２のダミー層３１、…前記第６の絶縁層１４、第６のダミー層３１、及び、第７の絶縁層１４の順で積み重ねられる第１の積層構造Ｓ１を形成する。
【００６９】
また、第１及び第２の実施例の変形例（図５）の構造を形成するときは、図１８及び図１９に示すように、半導体基板１１の表面に垂直なＺ方向に、第１の絶縁層（積層）２０，１４，２０、第１のダミー層３１、第２の絶縁層（積層）２０，１４，２０、第２のダミー層３１、…前記第６の絶縁層（積層）２０，１４，２０、第６のダミー層３１、及び、第７の絶縁層（積層）２０，１４，２０の順で積み重ねられる第１の積層構造Ｓ１を形成する。
【００７０】
さらに、第１乃至第３の変形例（図１０乃至図１５）の構造を形成するとき（ここでは、図１０及び図１１の構造の例を示す）は、図２０及び図２１に示すように、半導体基板１１の表面に垂直なＺ方向に、第１の絶縁層２２、第１のダミー層３１、第２の絶縁層２２、第２のダミー層３１、第３の絶縁層１４、第３のダミー層３１、第４の絶縁層１４、第４のダミー層３１、第５の絶縁層１４、第５のダミー層３１、第６の絶縁層２２、第６のダミー層３１、及び、第７の絶縁層２２の順で積み重ねられる第１の積層構造Ｓ１を形成する。
【００７１】
なお、ダミー層３１は、例えば、窒化シリコン層である。
【００７２】
以下、図１６及び図１７の構造をベースに説明する。
【００７３】
次に、図２２及び図２３に示すように、例えば、ＰＥＰ（Photo Engraving Process）及び異方性エッチングにより、第１の積層構造Ｓ１内に、ソース線ＳＬまで達する貫通孔３２を形成する。続けて、この貫通孔３２内にダミー半導体層（チャネル層）を満たす。貫通孔３２の外に存在するダミー半導体層は、例えば、ＣＭＰ（Chemical Mechanical Polishing）により除去される。
【００７４】
その結果、図２４及び図２５に示すように、Ｚ方向に、第１の積層構造Ｓ１を貫通し、かつ、ソース線ＳＬに接続されるダミー半導体層３３が形成される。
【００７５】
なお、ダミー半導体層３３は、例えば、ＳｉＧｅ層である。
【００７６】
次に、図２６及び図２７に示すように、例えば、ＰＥＰ及び異方性エッチングにより、第１の積層構造Ｓ１を、Ｘ方向に延びるライン＆スペースパターンにパターニングする。その結果、ライン＆スペースパターンのラインの部分は、それぞれ、第１の積層構造Ｓ１となり、スペースの部分は、溝３４となる。
【００７７】
この後、Ｈ３ＰＯ４などを用いたウェットエッチングにより、溝３４から、第１乃至第６のダミー層３１を除去する。
【００７８】
その結果、図２８及び図２９に示すように、第１乃至第７の絶縁層１４間には、キャビティＣが形成される。
【００７９】
次に、図３０及び図３１に示すように、キャビティＣ内に露出したダミー半導体層３３を取り囲む第２の積層構造１６を形成する。第２の積層構造１６は、既に説明したように、電荷蓄積層を含む。例えば、図６に示すように、第２の積層構造１６は、ゲート絶縁層１６−１、電荷蓄積層１６−２、及び、ブロック絶縁層１６−３を含む。
【００８０】
また、第２の積層構造１６を取り囲み、かつ、キャビティＣ及び溝３４を満たす電極材料３５を形成する。キャビティＣ及び溝３４の外に存在する電極材料は、例えば、ＣＭＰにより除去される。
【００８１】
次に、図３２及び図３３に示すように、ＰＥＰ及び異方性エッチングにより、電極材料３５をパターニングし、Ｘ方向に延びる溝３６を形成する。その結果、第１乃至第７の絶縁層１４間において、電極材料３５が互いに分断されることにより、選択トランジスタのゲート（選択ゲート線）ＳＧＬ０，ＳＧＬ１、及び、メモリセルＭＣのゲート（ワード線）ＷＬ０，ＷＬ１，ＷＬ２，ＷＬ３が形成される。
【００８２】
この後、溝３６内に、絶縁層（例えば、ＳｉＯ２）を満たす。溝３６の外に存在する絶縁層は、例えば、ＣＭＰにより除去される。
【００８３】
その結果、図３４及び図３５に示すように、２つの第１の積層構造Ｓ１間のスペースは、絶縁層１７により満たされる。
【００８４】
次に、図３６及び図３７に示すように、ダミー半導体層３３を選択的に除去することにより、第１の積層構造Ｓ１内に、ソース線ＳＬまで達する貫通孔３７が再び形成される。続けて、この貫通孔３７内にチャネル層としての酸化物半導体層を満たす。貫通孔３７の外に存在する酸化物半導体層は、例えば、ＣＭＰにより除去される。
【００８５】
その結果、図３８及び図３９に示すように、Ｚ方向に、第１の積層構造Ｓ１を貫通し、かつ、ソース線ＳＬに接続される酸化物半導体層１３が形成される。即ち、ダミー半導体層３３は、酸化物半導体層１３に置き換えられる。
【００８６】
なお、酸化物半導体層１３は、Ｉｎ、Ｇａ、Ｚｎ、及び、Ｓｎのグループから選択される元素を含む化合物である。
【００８７】
ここで、酸化物半導体層１３が第１乃至第７の絶縁層１４に接触することにより、第１乃至第７の絶縁層１４に接触する酸化物半導体層１３内に低抵抗領域が形成される。
【００８８】
例えば、第１乃至第７の絶縁層１４がシリコンリッチの酸化シリコン層であるとき、酸化物半導体層１３内の酸素がシリコンリッチの酸化シリコン層内へ移動し、酸化物半導体層１３が還元されることにより、低抵抗領域が形成される。
【００８９】
また、第１乃至第７の絶縁層１４が水素リッチの絶縁層であるとき、水素リッチの絶縁層内の水素が酸化物半導体層１３内へ移動し、酸化物半導体層１３が還元されることにより、低抵抗領域が形成される。
【００９０】
この後、周知の技術により、コンタクトプラグ、ビット線など、を形成する。
【００９１】
その結果、例えば、図１乃至図３に示すように、低抵抗領域１５を有する三次元不揮発性半導体記憶装置が完成する。
【００９２】
５．  むすび  
実施形態によれば、酸化物半導体層内の低抵抗領域により、読み出し／書き込み動作の高速化と、短チャネル効果（オフリーク電流）の抑制と、を同時に実現できる。従って、三次元不揮発性半導体記憶装置の高性能化及び高集積化を図ることができる。
【００９３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９４】
１１：  半導体基板、  １２，１７，１８，２０，２２：  絶縁層、  １３：  酸化物半導体層、  １４：  酸化物半導体層を還元させる機能を有する絶縁層、  １５：  低抵抗領域、  １６：  第２の積層構造（ゲート絶縁層構造）、  １９：  コンタクトプラグ、  ２１：  コア層、  Ｓ１：  第１の積層構造、  ＳＬ：  ソース線、  ＢＬ：  ビット線、  ＳＧＬ０，ＳＧＬ１：  選択ゲート線、  ＷＬ０〜ＷＬ３：  ワード線、  ＳＴ０，ＳＴ１：  選択トランジスタ、  ＭＣ：  メモリセル。
【図１】
0006509514.tif 000002
【図２】
0006509514.tif 000003
【図３】
0006509514.tif 000004
【図４】
0006509514.tif 000005
【図５】
0006509514.tif 000006
【図６】
0006509514.tif 000007
【図７】
0006509514.tif 000008
【図８】
0006509514.tif 000009
【図９】
0006509514.tif 000010
【図１０】
0006509514.tif 000011
【図１１】
0006509514.tif 000012
【図１２】
0006509514.tif 000013
【図１３】
0006509514.tif 000014
【図１４】
0006509514.tif 000015
【図１５】
0006509514.tif 000016
【図１６】
0006509514.tif 000017
【図１７】
0006509514.tif 000018
【図１８】
0006509514.tif 000019
【図１９】
0006509514.tif 000020
【図２０】
0006509514.tif 000021
【図２１】
0006509514.tif 000022
【図２２】
0006509514.tif 000023
【図２３】
0006509514.tif 000024
【図２４】
0006509514.tif 000025
【図２５】
0006509514.tif 000026
【図２６】
0006509514.tif 000027
【図２７】
0006509514.tif 000028
【図２８】
0006509514.tif 000029
【図２９】
0006509514.tif 000030
【図３０】
0006509514.tif 000031
【図３１】
0006509514.tif 000032
【図３２】
0006509514.tif 000033
【図３３】
0006509514.tif 000034
【図３４】
0006509514.tif 000035
【図３５】
0006509514.tif 000036
【図３６】
0006509514.tif 000037
【図３７】
0006509514.tif 000038
【図３８】
0006509514.tif 000039
【図３９】
0006509514.tif 000040