(57)【特許請求の範囲】
【請求項１】
複数のラインフィーチャの間に散在された複数のトレンチを有する格子パターンをデバイス層上に配設するステップと、
前記格子パターンの上方にレジスト層を配設するステップと、
前記レジスト層を非反射放射線で露光して、前記レジスト層の露光向上部分を、前記格子パターンの少なくとも１つのトレンチ内部に生成するステップと、
前記レジスト層を現像して、前記デバイス層上および前記格子パターンの前記少なくとも１つのトレンチ内部に少なくとも１つのパターン構造を有するパターン層を形成するステップとを含み、
前記複数のラインフィーチャの第１のラインフィーチャが、第１の材料を含み、前記複数のラインフィーチャの第２のラインフィーチャが、前記第１の材料とは異なる第２の材料を含む、
方法。
【請求項２】
前記レジスト層を非反射放射線で露光するステップが、前記レジスト層を、極紫外放射線または電子ビーム放射線の少なくとも１つで露光するステップを含む請求項１に記載の方法。
【請求項３】
前記レジスト層を非反射放射線で露光するステップが、前記レジスト層を、１２０ｎｍ以下の波長を有する電磁放射線で露光するステップを含む請求項１または２に記載の方法。
【請求項４】
前記格子パターンが、第２のレジスト、酸化物、窒化物、炭化物、ケイ化物、誘電体、金属酸化物、または金属窒化物の少なくとも１つを含む請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記レジスト層を露光するステップが、前記少なくとも１つのトレンチに隣接し、前記複数のラインフィーチャのうちの１つのラインフィーチャの上方にある前記レジスト層の第２の部分を露光するステップを含み、前記パターン構造が、前記少なくとも１つのトレンチに隣接する前記ラインフィーチャの側壁と完全に整合される請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記少なくとも１つのトレンチの内部にあり、前記複数のラインフィーチャのうちの１つのラインフィーチャの側壁に隣接する前記レジスト層の第２の部分が、前記レジスト層を露光する前記ステップ中に完全には露光されず、前記パターン構造が、前記少なくとも１つのトレンチに隣接する前記ラインフィーチャの側壁と完全に整合される請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記格子パターンが、前記複数のラインフィーチャの行の間に散在された前記複数のトレンチの複数の行、または前記複数のラインフィーチャの交差領域の間に散在された前記複数のトレンチの複数の行のうちの少なくとも一方を含む請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記格子パターンを前記デバイス層上に配設するステップが、１９３ｎｍリソグラフィによって前記格子パターンを形成するステップ、またはパターンをハードマスク層に転写して前記格子パターンを形成するステップの少なくとも一方を含む請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記格子パターンを前記デバイス層上に配設するステップが、
複数の第１のラインフィーチャの間に散在された複数の第１のトレンチを有する第１の格子パターンを前記デバイス層上に形成するステップと、
前記第１の格子パターンの上方にコンフォーマル層を配設するステップと、
前記コンフォーマル層の異方性エッチングを行って、前記複数の第１のラインフィーチャに隣接する複数の側壁スペーサを形成するステップと、
前記複数の第１のラインフィーチャを除去して、前記複数の側壁スペーサを含む前記複数のラインフィーチャを有する前記格子パターンを形成するステップとを含む請求項１に記載の方法。
【請求項１０】
前記パターン層が、前記複数のトレンチの少なくともいくつかの内部に整列された複数のブロックのグリッドを含み、バイアの複数のラインが、前記整列された複数のブロックの間で前記複数のトレンチの内部に形成される請求項１から９のいずれか一項に記載の方法。
【請求項１１】
前記パターン層が、２つのメサの間に隔離トレンチを含み、前記隔離トレンチが、前記複数のラインフィーチャに実質的に直交し、複数のバイアのラインが、前記隔離トレンチと前記複数のトレンチとの交点に形成される請求項１から１０のいずれか一項に記載の方法。
【請求項１２】
前記パターン層が、複数の第２のラインフィーチャの間に散在された複数の第２のトレンチを含み、前記複数の第２のラインフィーチャが、前記複数のラインフィーチャに実質的に直交し、複数のバイアが、前記複数のトレンチと前記複数の第２のトレンチとの交点に形成される請求項１から１１のいずれか一項に記載の方法。
【請求項１３】
前記パターン層が、前記複数のトレンチ内部に複数の千鳥配置ブロックのグリッドを含み、複数のバイアのラインが、前記複数の千鳥配置ブロックの間で、前記複数のトレンチの内部に形成され、それにより、前記複数のバイアのうちの第１のバイアのラインと第２のバイアのラインとが、それらの間でオフセットを有する請求項１から１２のいずれか一項に記載の方法。
【請求項１４】
ハードマスク層にパターンを転写して、複数のラインフィーチャの間に散在された複数のトレンチを有するハードマスク格子パターンをデバイス層上に形成するステップと、
前記ハードマスク格子パターンの上方にレジスト層を配設するステップと、
前記レジスト層を極紫外放射線で露光して、前記レジスト層の露光向上部分を、前記ハードマスク格子パターンの少なくとも１つのトレンチの内部に生成するステップと、
前記レジスト層を現像して、前記デバイス層上および前記格子パターンの前記少なくとも１つのトレンチ内部に少なくとも１つのパターン構造を有するパターン層を形成するステップとを含み、
前記複数のラインフィーチャの第１のラインフィーチャが、第１の材料を含み、前記複数のラインフィーチャの第２のラインフィーチャが、前記第１の材料とは異なる第２の材料を含む、
方法。
【請求項１５】
前記ハードマスク格子パターンが、酸化物、窒化物、炭化物、ケイ化物、金属酸化物、または金属窒化物の少なくとも１つを含む請求項１４に記載の方法。
【請求項１６】
前記パターン層が、前記複数のトレンチの内部に、整列された複数のブロックのグリッドを含み、複数のバイアのラインが、前記整列された複数のブロックの間で、前記複数のトレンチ内部に形成される請求項１４または１５に記載の方法。
【請求項１７】
前記パターン層が、２つのメサの間に隔離トレンチを含み、前記隔離トレンチが、前記複数のラインフィーチャに実質的に直交し、複数のバイアのラインが、前記隔離トレンチと前記複数のトレンチとの交点に形成される請求項１４から１６のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般に、マルチパスパターン形成リソグラフィ技法に関し、より詳細には、下層格子パターンのトレンチ内部にパターン構造を形成するために非反射放射線を使用するマルチパスパターン形成、ならびにそのような技法を使用して形成されたデバイス構造およびデバイスに関する。
【背景技術】
【０００２】
デバイス構造および相互接続構造などのスケーリング集積回路構造は、そのようなトランジスタおよび相互接続構造をリソグラフィ技法が高信頼性で解像することができる性能によって制限されることがある。いくつかの実装形態では、極紫外線（ＥＵＶ）リソグラフィは、そのような構造を（例えばレジスト層によって）パターン形成するために使用されることがある。しかし、ＥＵＶリソグラフィは、ＥＵＶ光子を生成するために使用される低電力源により、スループットが低いことがある。１つの解決策は、より高いフォトスピードでレジスト（例えばフォトレジスト）を提供することである（例えば、それにより、より低い電力でレジストがパターン形成されることがある）。しかし、そのようなレジストは、ショットノイズによる低いパターン忠実性（例えば、レジストをパターン形成する作用を行う光子がより少ないことによる低い忠実性）を有する傾向がある。
【０００３】
他の実装形態では、マルチパスパターン形成技法などの複数のパターン形成技法が、より小さいパターン構造を提供するために使用されることがある。そのような技法は、デュアルトーンレジスト技法、同じレジスト層の二重露光、二重露光／二重エッチング技法、または下層格子を使用するマルチパスパターン形成技法を含むことがある。例えば、下層格子パターンを使用するマルチパスパターン形成技法は、格子パターンを形成すること、および格子パターンの上方に第２のパターン層を形成することを含むことがある。下層格子パターンを使用するそのようなマルチパスパターン形成技法は、例えば、格子パターン内部で第２のパターン層を固定するためにスカミングに依拠することがある。例えば、１９３ナノメートル（ｎｍ）リソグラフィおよびマルチパスパターン形成に基づくいくつかの集積方式は、対象の最終的なパターンを生成するために多層スタックを平坦化することによって切断またはブロック分けされる格子に依拠することがある。そのような技法は、低いパターン忠実性および小さいプロセス窓（例えば、焦点深度、露光寛容度など）、ならびにパターン配置誤差の問題があり得て、これらは、下層格子に対する整合を難しくし、コストを法外に高くする。
【０００４】
したがって、効果的な低コスト製造を可能にする高い忠実性、再現性、および製造公差で、より小さいパターンフィーチャを実現するための努力が続けられている。そのような努力は、より小さいフィーチャサイズが望まれるにつれて重要になってきている。
【図面の簡単な説明】
【０００５】
本明細書で述べる材料は、添付図面には例示として示されており、限定としては示されていない。簡潔に分かりやすくするために、図中に示される要素は、必ずしも正しい縮尺では描かれていない。例えば、いくつかの要素の寸法は、明瞭にするために他の要素に対して誇張されていることがある。さらに、適切と考えられる場合、参照符号は、対応するまたは同様の要素を示すために図中で繰り返されている。図面は、以下の通りである。
【０００６】
【図１Ａ】特定の製造操作が行われるときの例示的なデバイス構造の側面図である。
【図１Ｂ】特定の製造操作が行われるときの例示的なデバイス構造の側面図である。
【図１Ｃ】特定の製造操作が行われるときの例示的なデバイス構造の側面図である。
【図１Ｄ】特定の製造操作が行われるときの例示的なデバイス構造の側面図である。
【図２Ａ】特定の製造操作が行われるときの例示的なデバイス構造の側面図である。
【図２Ｂ】特定の製造操作が行われるときの例示的なデバイス構造の側面図である。
【図３Ａ】特定の製造操作が行われるときの例示的なデバイス構造の側面図である。
【図３Ｂ】特定の製造操作が行われるときの例示的なデバイス構造の側面図である。
【図３Ｃ】特定の製造操作が行われるときの例示的なデバイス構造の側面図である。
【図３Ｄ】特定の製造操作が行われるときの例示的なデバイス構造の側面図である。
【図４】マルチパスパターン形成技法を使用してデバイス構造を形成するための例示的なプロセスを示す流れ図である。
【図５】例示的な格子パターンの平面図である。
【図６Ａ】平坦な基板層上の例示的なパターン層の平面図である。
【図６Ｂ】例示的な最終的な重畳パターンの平面図である。
【図６Ｃ】図６Ｂの例示的な最終的な重畳パターンの断面図である。
【図７Ａ】平坦な基板層上の例示的なパターン層の平面図である。
【図７Ｂ】例示的な最終的な重畳パターンの平面図である。
【図７Ｃ】図７Ｂの例示的な最終的な重畳パターンの断面図である。
【図８Ａ】平坦な基板層上の例示的なパターン層の平面図である。
【図８Ｂ】例示的な最終的な重畳パターンの平面図である。
【図８Ｃ】図８Ｂの例示的な最終的な重畳パターンの断面図である。
【図９Ａ】平坦な基板層上の例示的なパターン層の平面図である。
【図９Ｂ】例示的な最終的な重畳パターンの平面図である。
【図９Ｃ】図９Ｂの例示的な最終的な重畳パターンの断面図である。
【図１０】下層格子パターンに対する非反射放射線リソグラフィを使用するマルチパスパターン形成によって製造されたトランジスタを有するＩＣを採用するモバイルコンピューティングプラットフォームの例示図である。
【図１１】本開示の少なくともいくつかの実装形態に従ってすべて構成された、コンピューティングデバイスの機能ブロック図である。
【発明を実施するための形態】
【０００７】
以下、添付図面を参照して、１つまたは複数の実施形態または実装形態を説明する。特定の構成および配置を論じるが、これは例示目的で論じているにすぎないことを理解すべきである。本明細書の趣旨および範囲から逸脱することなく他の構成および配置を採用することができることを当業者は理解されよう。本明細書で述べる技法および／または構成は、本明細書で述べるもの以外の様々な他のシステムおよび用途で採用することもできることが当業者には明らかであろう。
【０００８】
本明細書の一部を成す添付図面に対する以下の詳細な説明において、全体を通して、同じ参照番号が同様の部分を表し、対応または類似する要素を示すことがあることに言及しておく。説明を単純におよび／または明瞭にするために、図中に示される要素は、必ずしも正しい縮尺で描かれてはいないことを理解されたい。例えば、明瞭にするために、要素のいくつかの寸法は、他の要素に対して誇張されていることがある。さらに、他の実施形態が利用されることもあり、特許請求される主題の範囲から逸脱することなく構造的および／または論理的変更が加えられることもあることを理解されたい。向きおよび基準、例えば、上、下、上部、底部、上方、および下方などを使用して図面および実施形態の論述を容易にすることができるが、特許請求される主題の用途を制限することは意図されていないことにも留意すべきである。したがって、以下の詳細な説明は、限定の意味合いで解釈されるべきではなく、特許請求される主題の範囲は、添付の特許請求の範囲およびそれらの均等形態によって定義される。
【０００９】
以下の説明では、多くの詳細を述べる。しかし、これらの特定の詳細を伴わずに本発明を実施することができることが当業者には明らかであろう。なお、よく知られている方法およびデバイスは、本発明を曖昧にしないように、詳細に示すのではなくブロック図で示す。本明細書を通して、「実施形態」または「一実施形態」は、実施形態に関連付けて述べる特定の特徴、構造、機能、および特性が本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書を通じて様々な箇所での語句「実施形態では」または「一実施形態では」は、必ずしも本発明の同じ実施形態に言及しているわけではない。さらに、特定の特徴、構造、機能、または特性を、１つまたは複数の実施形態において任意の適切な様式で組み合わせることができる。例えば、２つの実施形態に関連付けられる特定の特徴、構造、機能、または特性が相互に排他的でない場合には常に、第１の実施形態を第２の実施形態と組み合わせることができる。
【００１０】
本発明の明細書および添付の特許請求の範囲で使用するとき、文脈上特に明記されていない限り、単数形は、複数形も包含するものと意図される。また、本明細書で使用する用語「および／または」は、関連の列挙された項目の１つまたは複数のすべての可能な組合せに言及し、それらの組合せを包含することを理解されたい。
【００１１】
用語「結合」および「接続」、ならびにそれらの派生語は、構成要素間の構造的関係を表すために本明細書で使用することができる。これらの用語は、互いに同義語とは意図されていないことを理解すべきである。そうではなく、特定の実施形態では、「接続」は、２つ以上の要素が互いに直接の物理的または電気的接触をすることを示すために使用されることがある。「結合」は、２つ以上の要素が、互いに直接または間接的に（間に他の介在要素を有して）物理的または電気的接触すること、および／または２つ以上の要素が（例えば因果関係として）互いに共同もしくは相互作用することを示すために使用されることがある。
【００１２】
用語「上方」、「下方」、「間」、および／または「上」などは、本明細書で使用するとき、１つの材料層または構成要素の他の層または構成要素に対する相対位置を表す。例えば、別の層の上方または下方に配設された１つの層は、その別の層と直接接触していることも、１つまたは複数の介在層を有することもある。さらに、２つの層の間に配設された１つの層は、２つの層と直接接触することも、１つまたは複数の介在層を有することもある。対照的に、第２の層の「上」にある第１の層は、その第２の層と直接接触する。同様に、明記しない限り、２つのフィーチャの間に配設された１つのフィーチャは、隣接するフィーチャと直接接触していても、１つまたは複数の介在フィーチャを有していてもよい。
【００１３】
本明細書を通じて、および特許請求の範囲で使用されるとき、用語「少なくとも１つの」または「１つまたは複数の」に続く項目の列挙は、列挙された項目の任意の組合せを意味することができる。例えば、語句「Ａ、Ｂ、またはＣの少なくとも１つ」は、Ａ；Ｂ；Ｃ、ＡおよびＢ；ＡおよびＣ；ＢおよびＣ；またはＡ、Ｂ、およびＣを意味することができる。
【００１４】
下層格子パターンに対する非反射放射線リソグラフィを使用するマルチパスパターン形成に関係付けて、方法、デバイス構造、デバイス、装置、および計算プラットフォームを以下に説明する。
【００１５】
上述したように、効果的な低コストの製造を可能にする高い忠実性、再現性、および製造公差を有するより小さいパターンフィーチャを実現するために努力が続けられている。本明細書でさらに論じるように、一実施形態では、ラインフィーチャの間に散在されたトレンチを有する格子パターンが、デバイス層の上に配設されることがある。様々な例において、格子パターンは、ラインフィーチャの行の間に散在されたトレンチの行、直交するラインフィーチャの交点の間に散在された長方形もしくは正方形トレンチ、または他の格子パターンを含むことがある。例えば、格子パターンは、１９３ｎｍリソグラフィまたは他の適切なプロセスを使用して形成されることがあり、したがって格子パターンはレジスト材料でよい。本明細書で使用するとき、「１９３ｎｍリソグラフィ」は、浸漬技法を用いて、または浸漬技法を用いずに実施される１９３ｎｍリソグラフィを含むことが意図される。他の例では、パターンがハードマスク層に転写されることがあり、したがって、格子パターンは、酸化物、窒化物、炭化物、ケイ化物、金属酸化物、または金属窒化物などのハードマスク材料でよい。さらに他の例では、格子パターンは、自己整合スペーサ技法を使用して形成されることがあり、それにより、サブレゾリューション格子パターンを形成することができる。さらなる例では、格子パターンを生成するために本明細書で論じる技法を使用することができる。格子パターンは、単一の材質（例えば色）を含んでいても、複数の色を含んでいてもよい。例えば、ラインフィーチャの行の間に散在されたトレンチの行を含む格子パターンは、例えば、色が交互に変わるラインフィーチャ、３色が順に変わるラインフィーチャ、４色が順に変わるラインフィーチャを有することがある。さらに、直交する交差ラインフィーチャの間に散在されたトレンチなど、より多くのパターンを有する格子パターンは、すべて同じ色を有するラインフィーチャ、色が交互に変わる一方向または両方向でのラインフィーチャ、および３色が順に変わる一方向または両方向でのラインフィーチャなどを含むことがある。
【００１６】
例えばスピンオン技法を使用して、格子パターンの上方にレジスト層が配設されることがある。非反射放射線によってレジスト層を露光して、格子パターンのトレンチ内部にレジスト層の露光向上部分を生成することができる。例えば、露光向上部分は、完全に１つのトレンチの内部にあっても、複数のトレンチの内部にあってもよい。いくつかの例では、露光向上部分は連続的でよく、露光部分は、格子パターンの１つまたは複数のラインフィーチャの上方に、それらを横切って延びている。本明細書で使用するとき、「非反射放射線」は、任意の完全にまたは実質的に非反射の放射線でよい。例えば、非反射放射線は、ＥＵＶ放射線など、１２０ｎｍ以下の波長を有する電磁放射線を含むことがある。他の例では、非反射放射線は、電子ビーム（例えばｅビーム）放射線を含むことがある。例えば、下層の反射防止材料または材料スタックが必要とされなくなるように非反射放射線が使用されることがある。
【００１７】
論じたように、レジストの露光後、格子パターンのトレンチ内部に露光向上部分が形成されることがある。例えば、レジストの露光は、現像機内でレジストが溶解しやすくなるように（例えばポジレジスト）または溶解しにくくなるように（例えばネガレジスト）、レジストを化学的に変性することがある。いくつかの例では、そのような露光向上部分は、二次電子を収集または利用して、レジストを、現像機内で溶解しやすくなるようにまたは溶解しにくくなるようにさらに化学的に変性することがある。例えば、ＥＵＶ光子が非常に強くイオン化していることがあり、ＥＵＶレジスト用の増感メカニズムは、露光中に生成される二次電子によるものとなり得るか、または二次電子によって向上されることがある。そのような技法は、ＥＵＶレジストを露光するために必要とされるＥＵＶ光子の数を減少することがある。いくつかの例では、そのような二次電子が格子パターントレンチ内部に収集または収容されて、ＥＵＶ露光を向上させることがある。露光されたレジストを現像して、パターン構造を有するパターン層を格子パターンのトレンチ内部に形成することができる。いくつかの例では、パターン構造は、トレンチ内部で自己整合されることがある（例えば、パターン構造の一方または両方の縁部がトレンチ内部で自己整合されることがある）。パターン層は、製造されるデバイスに合わせてフィーチャを画定することができるようにさらなるパターン構造を含むことがある。例えば、格子パターンおよびパターン層に基づいて、バイアのグリッドまたはラインが画定されることがある。他の例では、格子パターンおよびパターン層に基づいて、ラインまたはトレンチが画定されることがある。
【００１８】
論じたように、ラインフィーチャの間に散在されたトレンチを有する格子パターンが、デバイス層に形成されることがある。デバイス層は、デバイス構造を形成するための任意の適切な材料および／またはフィーチャを含んでいてよい。例えば、デバイス層は、デバイスチャネルを形成するために、結晶シリコンを含むことがある。他の例では、デバイス層は、バイアまたはコンタクトによって接触されることがあるトランジスタデバイス、またはコンタクトプラグによって既に接触されているトランジスタデバイスを含むことがあり、コンタクトプラグは、金属ラインなどによって相互接続されることがある。さらに、論じたように、パターン層が、格子層およびデバイス層の上方に配設されることがあり、それにより、パターン層は、デバイス層上および格子パターンのトレンチ内部にパターン構造を含む。いくつかの例では、パターン層は、間にギャップを有するさらなるパターン構造を含むことがあり、それにより、格子パターン内のトレンチとパターン層内のギャップとの交点にバイアを画定することができる。そのようなバイアは、例えば金属プラグなどを提供することができるようにデバイス層内部の構造へのコンタクトホールまたはバイアホールを提供するために、エッチングマスクとして使用することができる。いくつかの例では、格子パターンおよびパターン層によって提供されるフィーチャは、パターン忠実性を有するサブレゾリューションフィーチャを提供することがある（例えば、それにより、フィーチャが適切に解像されることがあり、パターンにわたって繰り返されることがある）。そのようなサブレゾリューションフィーチャは、例えば、従来の１９３ｎｍまたはＥＵＶリソグラフィを使用して平坦な基板上に配設されるレジストの印刷によっては達成可能でないフィーチャであり得る。いくつかの例では、そのようなサブレゾリューションフィーチャは、２０ｎｍ以下のフィーチャサイズを有するバイア、および／または４０ｎｍのハーフピッチまで解像されるバイアでよい。いくつかの例では、そのようなサブレゾリューションフィーチャは、１１ｎｍ以下のフィーチャサイズを有するラインまたはトレンチ、および／または２２ｎｍのハーフピッチまで解像されたラインまたはフィーチャでよい。
【００１９】
本明細書で論じる技法は、従来の方法で使用される反射防止層を必要とせず、それにより処理ステップおよび複雑さを減少することができる、単純化されたマルチパターン形成方法を提供することができる。そのような利点は、対象の最終的なパターンの生成において、コストおよび欠陥密度を減少させることができる。さらに、本明細書で論じる技法は、パターン忠実性と、レジスト感度と、減少されたパターン配置誤差と、比較的広いプロセス窓での改良された全体的な解像度とを提供する。例えば、本明細書で論じる技法は、反射防止コーティングの使用をなくし、そのような反射防止コーティングの除去に関連付けられるステップ（例えばエッチングステップ、アッシングステップ、または洗浄ステップなど）をなくし、パターン層でのブロック／カットに関するフォトスピードを改良し（例えば、ブロックおよびカットに関する約３０％のフォトスピード改良、ならびにバイアおよびコンタクトに関する最大３倍のフォトスピード改良）、パターン忠実性を改良し、下層格子パターンに対するパターン層配置を改良し、重ね合わせを改良し、より大きい焦点深度を提供し、解像度を改良し、欠陥を減少することができる。
【００２０】
図１Ａ、１Ｂ、１Ｃ、および１Ｄは、本開示の少なくともいくつかの実施形態に従って構成された、特定の製造操作が行われるときの例示的なデバイス構造の側面図である。図１Ａに示されるように、デバイス構造１００は、デバイス層１０１と、ラインフィーチャ１０４の間に散在されたトレンチ１０３を含む格子パターン１０２とを含むことがある。例えば、デバイス構造１００は、デバイス層１０１に格子パターン１０２を配設することによって形成されることがある。デバイス層１０１は、例えば、結晶シリコンなどの半導体材料を含むことがある。他の例では、デバイス層１０１は、事前に形成されたデバイスまたはデバイス構成要素などを含むことがある。例えば、デバイス層１０１は、トランジスタ、メモリ、コンデンサ、抵抗器、光電デバイス、スイッチ、もしくは任意の他の能動もしくは受動電子デバイス、またはそれらの一部を含む。いくつかの例では、デバイス１０１は、トランジスタデバイスなどの一部形成されたデバイスを含むことがある。例えば、デバイスに接触するため、またはメタライゼーションパターンなどを形成するために、デバイス層１０１の一部のパターン形成エッチングを行うことが望ましいことがある。他の例では、内部のデバイスなどを相互接続するために、デバイス層１０１の上方にパターン形成層を構築することが望ましいことがある。いくつかの例では、デバイス層１０１の上方にゲートを形成することが望ましいことがある。いくつかの例では、デバイス層１０１は、基板（図示せず）の上方に配設されることがある。いくつかの例では、基板は、単結晶シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ＩＩＩ−Ｖ材料ベースの材料（例えば、ガリウムヒ素（ＧａＡｓ））、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、またはそれらの任意の組合せなど、半導体材料を含むことがある。
【００２１】
論じたように、格子パターン１０２は、ラインフィーチャ１０４の間に散在されたトレンチ１０３を含むことがある。一例では、トレンチ１０３およびラインフィーチャ１０４は、本明細書で図５に関して示すように、実質的に１次元の線形格子パターンで、ラインフィーチャ１０４の行の間に散在されたトレンチ１０３の行を含むことがある。別の例では、トレンチ１０３は、実質的に直交して交差するラインフィーチャ１０４の間に散在されることがあり、それにより、例えば、トレンチ１０３は、実質的に正方形、長方形、円形などでよく、トレンチ１０３は、交差するラインフィーチャ１０４によって一部または完全に取り囲まれる。例えば、図７Ｂは、形成することができる例示的な２次元グリッド格子パターンを示す。さらに他の例では、格子パターン１０２は、トレンチの１行、数行、もしくはグリッド、またはオフセットトレンチの行など、場合によってはより複雑な他のパターンを含むことがある。例えば、図６Ｂ、８Ｂ、および９Ｂは、例示的な２次元格子パターンを示す。いくつかの例では、格子パターン１０２は、第１のパターンまたはプレパターンなどとして特徴付けられ得る。
【００２２】
格子パターン１０２のラインフィーチャ１０４は、任意の適切な材料を含んでいてよい。いくつかの例では、ラインフィーチャ１０４は、レジスト、酸化物、窒化物、炭化物、ケイ化物、誘電体、金属酸化物、または金属窒化物を含むことがある。例えば、ラインフィーチャ１０４は、酸化物ハードマスク、窒化物ハードマスク、炭化物ハードマスク、金属酸化物ハードマスク、または金属窒化物ハードマスクなどハードマスク材料を含むことがある。いくつかの例では、ラインフィーチャ１０４は、ハードマスクスタックなど、材料のスタックを含むことがある。ラインフィーチャ１０４はそれぞれ同じ材料を含むことがあり、またはラインフィーチャ１０４は異なる材料を含むこともある。例えば、ラインフィーチャ１０４の第１のラインフィーチャと第２のラインフィーチャは、上に列挙した材料の任意のものなど、異なる材料を含むことがある。そのような構造は、例えば、本明細書で特に図３Ａ〜３Ｄに関してさらに論じるように、格子パターン１０２を形成するために自己整合スペーサ技法が使用されるときに形成することができる。一例では、ラインフィーチャ１０４は、１つおきに異なる材質（例えば色）でよい。他の例では、２つおき、３つおき、４つおき、５つおき、または（Ｎ−１）つおきのラインフィーチャ１０４が異なる色でよい。さらに他の例では、３つ以上の色を有するラインフィーチャ１０４のパターンが形成されることがある。例えば、２色、３色、４色、またはＮ色を有するラインフィーチャ１０４の多色パターンを形成することができる。さらに、論じたように、いくつかの例では、格子パターン１０２は、直交する交差するラインフィーチャ１０４のグリッドなど、２次元パターンを含むことがある。そのような例では、直交するラインフィーチャ１０４の一方または両方が、多色（例えば２つ以上の）パターンを含むことがある。例えば、ラインフィーチャ１０４は、論じたように多色（例えば２色以上）のパターンを有することがあり、および／またはｘ方向に延びるラインフィーチャ（図示せず）が、多色（例えば２色以上）のパターンを有することがある。そのような例では、トレンチが、４つのラインフィーチャ壁を有するボックス内部にあるものとして特徴付けられる場合、壁は、任意の適切なパターンで同じ色、２色、３色、または４色でよい。
【００２３】
論じたように、デバイス構造１００は、デバイス層１０１に格子パターン１０２を配設することによって形成することができる。格子パターン１０２は、任意の適切な技法を使用してデバイス層１０１上に配設することができる。いくつかの例では、レジスト層（例えば、ポジまたはネガフォトレジスト）をスピンオンし、リソグラフィ技法を使用してレジスト層を露光またはパターン形成し、レジスト層を現像して格子パターン１０２を形成することによって、格子パターン１０２が形成されることがある。そのような例では、１９３ｎｍ浸漬システム、ＥＵＶシステム、またはｅビームシステムなど任意の適切なリソグラフィシステムを使用して格子パターン１０２を形成することができ、製造環境内でのスループットの考慮により、１９３ｎｍ浸漬システムが特に有利である。そのような例は、シングルパス、ダブルパス、またはマルチパスリソグラフィ技法を含むことがある。
【００２４】
他の例では、そのようなリソグラフィ技法を使用して形成されるパターンは、ハードマスク材料に転写されることがある。例えば、ハードマスク層は、デバイス層１０１に形成されることがある。その後、論じたスピンオン、露光、および現像技法を使用して、レジスト（ポジまたはネガフォトレジスト）のパターンをハードマスクの上方に形成することができ、エッチング技法（例えばウェットエッチング技法）などによってハードマスク層にパターンを転写することができる。レジストは、デバイス層１０１上に格子パターン１０２を残すように除去することができる。さらに他の例では、格子パターン１０２は、図３Ａ〜３Ｄに関して本明細書で論じる自己整合スペーサ技法を使用してデバイス層１０１上に配設されることがある。さらに、本明細書で論じる技法は、格子パターン１０２を生成するために使用することもできる。例えば、第１の格子パターンを提供し、第１の格子パターンの上方にレジストを配設し、レジスト層を非反射放射線で露光して、格子パターンの少なくとも１つのトレンチの内部にレジスト層の露光向上部分を生成し、レジスト層を現像して格子パターン１０２を形成することによって、格子パターン１０２が形成されることがある。そのような例では、本明細書で論じる技法は、マルチパスパターン形成で繰り返されてもよい。そのような技法は、望みのパターンを生成するために、２回、３回、４回、またはＮ回繰り返すことができる。
【００２５】
図５は、本開示の少なくともいくつかの実施形態に従って構成された、例示的な格子パターン１０２の平面図５００である。図５に示されるように、格子パターン１０２は、ラインフィーチャ１０４の間に散在されたトレンチ１０３を含むことがあり、格子パターン１０２は、デバイス層１０１上に配設されることがある。図５の例では、デバイス層１０１は、分かりやすくするために、網掛けなしで示されている。格子パターン１０２は、デバイス層１０１の全領域にわたって延びていてよく、または格子パターン１０２は、デバイス層１０１の１つまたは複数の領域に形成されてよい。一例では、デバイス層１０１は、３００ｍｍウェハなど、半導体ウェハの一部でよい。そのような例では、格子パターン１０２は、（例えば最終的なパターンによって）後で形成されるフィーチャが望まれるデバイス層１０１の領域または部分に形成されることがある。他の例では、格子パターン１０２は、本明細書で論じるように、グリッドパターンまたは同様のパターンを含むことがある。
【００２６】
図１Ｂを見ると、図１Ｂは、レジスト層１０６の形成後の、デバイス構造１００と同様のデバイス構造１０５を示す。レジスト層１０６は、任意の適切な技法を使用して形成することができる。例えば、レジスト層１０６は、スピンオン技法を使用して格子パターン１０２の上に配設することができる。図示されるように、レジスト層１０６の上面は、格子パターン１０２の上面（例えばラインフィーチャ１０４の上面）よりも高さまたは距離ｄだけ上に延びていてよい。格子パターン１０２の上面を超えるレジスト層１０６の上面の距離ｄは、任意の適切な距離でよい。いくつかの例では、格子パターン１０２の上面を超えるレジスト層１０６の上面の距離ｄは、実質的に平坦な面を提供することによって、レジスト層１０６の後続のパターン形成を容易にすることができる。他の例では、レジスト層１０６の上面と、格子パターン１０２の上面（例えばラインフィーチャ１０４の上面）とが、実質的に面一でよい（例えばｄ＝０）。そのような例は、本明細書でさらに論じるように、レジスト層１０６の露光向上部分のより効率的な局所化、および／またはパターン形成フィーチャとトレンチ１０３とのより良い整合を提供することがある。
【００２７】
図１Ｃは、レジスト層１０６の露光中の、デバイス構造１０５と同様のデバイス構造１０７を示す。図１Ｃに示されるように、レジスト層１０６を放射線１０８で露光して、レジスト層１０６内に露光部分１０９、１１０を形成することができる。いくつかの例では、放射線１０８は、非反射放射線でよい。本明細書で使用するとき、「非反射放射線」は、任意の完全にまたは実質的に非反射の放射線でよい。例えば、非反射放射線は、ＥＵＶ放射線などの１２０ｎｍ以下の波長を有する電磁放射線を含むことがある。他の例では、非反射放射線は、電子ビーム（例えばｅビーム）放射線を含むことがある。例えば、下層の反射防止材料または材料スタックが必要とされなくなるように非反射放射線が使用されることがある。論じるように、いくつかの例では、放射線１０８は、非反射ＥＵＶ放射線でよい。例えば、ＥＵＶ光子が、レジスト層１０６（例えばＥＵＶフォトレジスト）内部で高いイオン化速度を提供することがあり、レジスト層１０６用の増感メカニズムは、レジスト層１０６内部での二次電子生成でよい。いくつかの例では、格子パターン１０２内部のトレンチは、そのような二次電子を収集または包含して、露光向上部分（例えば露光部分１０９、１１０）を提供することができる。そのような露光向上部分は、より低いＥＵＶ線量要件（例えば２０％以上少ない線量要件）、およびレジスト層１０６に関するより高速のフォトスピードを提供することができ、それにより、より高速のスループットを実現することができる。さらに、本明細書でさらに論じるように、そのような技法を使用して生成されるフィーチャは、露光または格子パターン１０２との整合が不完全である環境でさえ、ラインフィーチャ１０４の側壁と実質的に整合するように嵌まることができる。そのような利点は、本明細書で論じるフィーチャの生成のための広いプロセス窓を提供することがある。
【００２８】
図１Ｄは、レジスト層１０６の現像後の、デバイス構造１０７と同様のデバイス構造１１１を示す。図１Ｄに示されるように、レジスト層１０６を現像して、パターン構造１１３、１１４を有するパターン層１１２を、デバイス層１０１上および格子パターン１０２のトレンチ内部に形成することができる。図示されるように、いくつかの例では、パターン構造１１３、１１４は、デバイス層１０１に直接配設されることがある。図１Ｄは、例示的なネガレジスト層１０６を示す。しかし、論じられる技法を使用してポジレジストが実装されてもよい。図１Ｄに示されるように、パターン構造１１３、１１４の上面は、図１Ｂに関して上で論じたように、距離ｄだけ、ラインフィーチャ１０４の上面よりも上でよい。他の例では、パターン構造１１３、１１４の上面は、ラインフィーチャ１０４の上面に対して実質的に面一でよい。論じたように、パターン構造１１３、１１４を格子パターン１０２のトレンチ１０３内部で実質的に整合することができるように、露光向上技法を提供することができる。そのような整合は、少なくとも一部、トレンチ１０３内部での二次電子の収集、局所化、または利用によるものでよい。例えば、二次電子は、トレンチ１０３内部のパターン構造１１３、１１４を整合する助けとなるようにトレンチ１０３内部に保持されることがある。さらに、他の効果が、そのような自己整合を提供するまたは生じることもある。例えば、ラインフィーチャ１０４とレジスト１０６との材料間の表面張力により、パターン構造１１３、１１４がトレンチ１０３内部で実質的に整合することができる。そのようなメカニズムおよびそれらの結果を、図２Ａおよび２Ｂに関してさらに論じる。さらに、論じたように、平坦面（例えば格子パターン１０２のないデバイス層１０１）での露光と比較して、パターン構造１１３、１１４を維持するように露光部分１０９、１１０を露光するために、より低い線量の放射線１０８を使用することができる。そのような減少は、本明細書で論じるように、二次電子の局所化によるものであり得る。そのような露光向上技法は、後の処理のために高い忠実性の最終パターンを提供する、整合および／または固定されたパターン構造１１３、１１４を提供することができる。さらに、そのような露光向上技法は、望ましくないパターン形成および／または欠陥を引き起こすことがあるスカミングなどを使用してパターン構造を固定することがある従来の露光不足の技法とは対照的なものとなり得る。
【００２９】
図２Ａおよび２Ｂは、本開示の少なくともいくつかの実装形態に従って構成された、特定の製造操作が行われるときの例示的なデバイス構造の側面図である。図２Ａに示されるように、デバイス構造２００は、デバイス層１０１上に配設された格子パターン１０２と、格子パターン１０２の上方に配設されたレジスト層１０６とを含むことがある。さらに、レジスト層１０６を放射線１０８で露光して、格子パターン１０２のトレンチ（符号なし）内部に露光部分１１０を形成することができる。例えば、デバイス構造２００は、デバイス構造１０７と同様であるが、パターン構造１０２のトレンチ内部での放射線１０８の位置ずれを伴う。デバイス層１０１、格子パターン１０２、レジスト層１０６、放射線１０８、および露光部分１１０は、本明細書で論じる任意のフィーチャを含むことができ、分かりやすくするために、それらのフィーチャを繰り返しては示さない。
【００３０】
図２Ａに示されるように、露光部分１１０は、露光部分２０１を含むことがあり、または隣接して露光部分２０１を有することがある。図示されるように、露光部分２０１は、格子パターン１０２のトレンチに隣接することがあり、また露光部分２０１は、格子パターン２０１のラインフィーチャ２０３の上方にあることがある。露光部分２０１は、例えば、ラインフィーチャ２０３の側壁２０４に重なり合うことがある。さらに、格子パターン１０２のトレンチ内部のレジスト１０６の部分２０２は、露光部分１１０に隣接し、ラインフィーチャ２０５の側壁２０６に隣接することがある。図示されるように、レジスト１０６の部分２０２は、放射線１０８によるレジスト１０６の露光中に露光されない、または完全には露光されないことがある。本明細書で使用するとき、「露光される」または「露光されるレジスト」は、（例えばリソグラフィ露光システムによって）レジスト層が放射線にさらされていることを示すことがあり、「露光されない」または「完全には露光されない」は、レジスト層が放射線にさらされていないことを示すことがある。例えば、ネガレジストの文脈で、パターンフィーチャが意図されていないレジスト１０６の領域を露光することは典型的には望ましくないことがあり、パターンフィーチャが意図されている領域または部分を完全には露光しないまたは全く露光しないことも典型的には望ましくないことがある。なぜなら、そのような誤った位置での露光は、レジスト層の現像後、誤った位置にパターン構造を形成すると予想できるからである。
【００３１】
図２Ｂは、レジスト層１０６の現像後の、デバイス構造２００と同様のデバイス構造２０７を示す。図２Ｂに示されるように、パターン層１１２のパターン構造２０８は、露光部分２０１が位置をずらされており、位置ずれにより部分２０２が放射線露光を受けていないにもかかわらず、格子パターン１１２のトレンチ内部で実質的にまたは完全に整合することができる。図示されるように、パターン構造２０８は、ラインフィーチャ２０５の側壁２０６およびラインフィーチャ２０３の側壁２０４に完全にまたは実質的に自己整合されることがある。例えば、本明細書で論じる技法を使用して、パターン構造２０８が、格子パターン１０２のトレンチに嵌まることができる。そのような自己整合は、二次電子がラインフィーチャ２０３、２０５間のトレンチ内部に収容または収集されること、レジスト１０６とラインフィーチャ２０３、２０５との間の流体力学ベースの相互作用、または露光部分１１０に必要とされるより少ない線量などにより実現することができる。そのような処理フィーチャは、より広い処理窓または公差、および／またはパターン忠実性を有するサブレゾリューションフィーチャを形成することができる機能を提供することがある。
【００３２】
図２Ａおよび２Ｂの例では、放射線１０８の露光は、パターン層１１２のトレンチと位置をずらされて示されており、それにより、露光部分２０１が、ラインフィーチャ２０３の上方に生じ、露光不足または非露光部分２０２が、ラインフィーチャ２０５に隣接して生じる。他の例では、露光は、露光部分を両方のラインフィーチャの上方に生じることがあり、または露光不足もしくは非露光部分２０２を両方のラインフィーチャの上方に生じることがある。そのような例では、パターン構造２０８は同様に、格子パターンのトレンチに実質的に自己整合状態で嵌まることがある。いくつかの例では、特に両方のラインフィーチャの露光部分が生じる例では、パターン構造２０８の自己整合は、ラインフィーチャの一方または両方の上方の部分を含むことがある。さらに、パターン構造２０８がその両縁部に沿ってパターン層１０２のトレンチ内部で整合している状態で示されているが、いくつかの例では、パターン構造２０８は、ラインフィーチャに沿って一方の縁部のみを整合することがあり（例えば、ラインフィーチャ２０３の側壁２０４と整合され）、パターン構造２０８の残りの部分は、所望の最終的なパターン構造に基づいて、別のラインフィーチャ（例えば、ラインフィーチャ２０５）の上方に、およびそこを横切って延びていてもよい。さらに、上で論じたように、いくつかの例では、パターン構造２０８の上部は、ラインフィーチャ２０３、２０５の上部よりも高さまたは距離ｄだけ上でよい。他の例では、パターン構造２０８の上部は、ラインフィーチャ２０３、２０５の上部と実質的に面一でよい。
【００３３】
論じたように、格子パターン１０２は、任意の適切な技法、または、１９３ｎｍリソグラフィ技法を使用してレジストをパターン形成すること（浸漬を用いる、または浸漬を用いない）、もしくは（例えばリソグラフィを使用して形成された）パターンをハードマスク層もしくは材料スタックに転写することなどの技法を使用して形成することができる。いくつかの例では、格子パターン１０２は、図３Ａ、３Ｂ、３Ｃ、および３Ｄに関して論じた自己整合スペーサ技法を使用して形成することができる。
【００３４】
図３Ａ、３Ｂ、３Ｃ、および３Ｄは、本開示の少なくともいくつかの実装形態に従って構成される、特定の製造操作が行われるときの例示的なデバイス構造の側面図である。例えば、図３Ａ、３Ｂ、３Ｃ、および３Ｄに関して論じた製造操作を使用して、デバイス層上に格子パターン（例えば、本明細書で論じるようなデバイス層１０１上の格子パターン１０２）を配設することができる。図３Ａに示されるように、デバイス構造３００は、デバイス層１０１と、ラインフィーチャ３０３の間に散在されたトレンチ３０２を含む格子パターン３０１とを含むことがある。デバイス層１０１は、本明細書で論じる任意のフィーチャを含んでいてよく、簡潔にするために、そのようなフィーチャを繰り返しては示さない。格子パターン３０１は、（例えば格子パターン３０１がレジスト材料を含むように）本明細書で論じたリソグラフィ技法など任意の適切な技法を使用して形成することができ、例えば、リソグラフィおよびエッチングを使用して、デバイス層１０１上に配設された層にパターンを転写して、格子パターン３０１を形成する。一例では、デバイス層１０１は、結晶シリコン層と、結晶性層上のパッドまたはバッファ酸化物（例えば１５〜２０ｎｍのパッド酸化物層）と、パッドまたはバッファ酸化物上の窒化物層（例えば化学気相成長によって配設された４０〜６０ｎｍの窒化物層）とを含む材料のスタックを含み、格子パターン３０１が、窒化物層上に配設されるポリシリコンラインフィーチャ３０３を含む。他の例では、ラインフィーチャは、任意の材料、もしくは、ラインフィーチャ１０４に関して論じたような材料を含むことができる。
【００３５】
図示されるように、ラインフィーチャ３０３は、臨界寸法ＣＤ１と、ピッチＰ１とを含むことがある。臨界寸法は、例えば１９３ｎｍ浸漬リソグラフィなどのリソグラフィプロセスを使用して反復してパターン形成することができる最小の利用可能なフィーチャサイズでよい。同様に、ピッチは、最小の利用可能なピッチに基づいて、および／または本明細書で論じる処理後の所望の臨界寸法および／またはピッチに基づいて（例えば、図３Ｄに関して示されるように、所望の臨界寸法ＣＤ２およびピッチＰ２に基づいて）決定されることがある。臨界寸法は、２１ｎｍの臨界寸法、２１〜２６ｎｍの範囲内の臨界寸法、または約２５〜３２ｎｍの範囲内の臨界寸法などの任意の臨界寸法を含むことがある。同様に、ピッチは、８４ｎｍのピッチ、８０〜９０ｎｍの範囲内のピッチ、または８８〜９５ｎｍの範囲内のピッチなど、任意の適切なピッチでよい。
【００３６】
図３Ｂは、コンフォーマル層３０５の形成後の、デバイス構造３００と同様のデバイス構造３０４を示す。図３Ｂに示されるように、コンフォーマル層３０５は、格子パターン３０１の上方に配設されることがある。コンフォーマル層３０５は、酸化物など任意の適切な材料でよい。さらに、コンフォーマル層３０５は、化学気相成長など、任意の適切な技法を使用して形成することができる。図３Ｂに示されるように、コンフォーマル層３０５は、厚さＴを有することがある。コンフォーマル層３０５の厚さは、本明細書でさらに論じるように後で形成される側壁スペーサ／ラインフィーチャの所望の臨界寸法（例えば臨界寸法ＣＤ２）に関連付けられる任意の適切な厚さでよい。例えば、厚さＴは、３４ｎｍの厚さ、３０〜３５ｎｍの範囲内の厚さ、または約３３〜４５ｎｍの範囲内の厚さなどでよい。
【００３７】
図３Ｃは、コンフォーマル層３０５から側壁スペーサ３０７を形成した後の、デバイス構造３０４と同様のデバイス構造３０６を示す。側壁スペーサ３０７は、任意の適切な技法を使用して形成することができる。いくつかの例では、側壁スペーサ３０７は、コンフォーマル層３０５の異方性エッチングを行うことによって形成されることがある。例えば、異方性エッチングは、タイミングエッチング、および／またはコンフォーマル層の材料と、ラインフィーチャ３０３の材料およびコンフォーマル層３０５に隣接するデバイス層１０１の部分の材料との間のエッチング選択性を有するエッチングでよい。コンフォーマル層３０５が酸化物である例では、異方性エッチングは、酸化物エッチングプロセスを含むことがある。
【００３８】
図３Ｄは、ラインフィーチャ３０３の除去後の、デバイス構造３０６と同様のデバイス構造３０８を示す。ラインフィーチャ３０３は、エッチング技法など任意の適切な技法を使用して除去することができる。ラインフィーチャ３０３がポリシリコンである例では、ポリシリコンエッチングを行うことができるいくつかの例では、エッチングは、ラインフィーチャ３０３の材料と、側壁スペーサ３０７の材料およびラインフィーチャ３０３に隣接するデバイス層１０１の部分の材料との間で選択性を有するものでよい。図示されるように、ラインフィーチャ３０３の除去は、ラインフィーチャ３１１の間に散在されたトレンチ３１０を有する格子パターン３０９を残すことがある。例えば、格子パターン３０９は、本明細書で論じるように、格子パターン１０２として実装されることがある。さらに、格子パターン３０９は、ピッチＰ２で提供される臨界寸法ＣＤ２を有するラインフィーチャを含むことがある。いくつかの例では、臨界寸法ＣＤ２は、臨界寸法ＣＤ１よりも小さいことがある。他の例では、臨界寸法ＣＤ２は、臨界寸法ＣＤ１と同じであることがある。さらに他の例では、臨界寸法ＣＤ２は、臨界寸法ＣＤ１よりも大きいことがある。例えば、臨界寸法ＣＤ２は、２１ｎｍの臨界寸法、２１〜２６ｎｍの範囲内の臨界寸法、または約２５〜３２ｎｍの範囲内の臨界寸法など任意の臨界寸法を含むことがある。
【００３９】
さらに、図示されるように、格子パターン３０９のピッチＰ２は、格子パターン３０１のピッチＰ１よりも実質的に小さいことがある。臨界寸法ＣＤ１が臨界寸法ＣＤ２と同じである例では、例えば、格子パターン３０９のピッチＰ２は、格子パターン３０１のピッチＰ１の半分であるが、他の臨界寸法関係および得られるピッチも利用可能である。図示されるように、図３Ａ〜３Ｄに関して論じたプロセスは、実質的に減少されたピッチを提供することがあり、これは、図１Ａ〜１Ｄに関して本明細書で論じた、および本明細書の他の箇所で論じた格子に対する非反射放射線リソグラフィ技法に基づいて生成されるパターン忠実性を有するサブレゾリューションフィーチャを後で提供することができる。図３Ａ〜３Ｄに関して論じたプロセスは、１９３ｎｍリソグラフィを使用して形成される均一なハーフピッチの格子を提供することがある。上記の技法は、４分の１ピッチの格子を形成するために繰り返すことができ、または３分の１ピッチもしくは６分の１ピッチの格子を形成するように修正することができる。さらに、そのような技法は、ラインフィーチャの行の間に散在されたトレンチの行を有する格子パターン（例えば１次元線形格子パターン）、複数のラインフィーチャの交差領域の間に散在されたトレンチを有する格子パターン（例えば２次元グリッド格子パターン）、または他のパターンを有する格子パターンについて行うことができる。
【００４０】
図４は、本開示の少なくともいくつかの実装形態に従って構成された、マルチパスパターン形成技法を使用してデバイス構造を形成するための例示的なプロセスを示す流れ図である。例えば、方法４００は、論じたデバイス構造１１１またはデバイス構造２０７を製造するために実施することができ、または方法４００は、本明細書でさらに論じるデバイス構造６０３、７０３、８０４、または９０３を製造するために実施することができる。例示される実装形態では、プロセス４００は、操作４０１〜４０４によって示されるような１つまたは複数の操作を含むことがある。しかし、本明細書での実施形態は、追加の操作を含んでいてもよく、いくつかの操作が省かれてもよく、または提示される順序以外で操作が行われてもよい。
【００４１】
方法４００は、「デバイス層に格子パターンを配設する」操作４０１で始まることがあり、この操作で、デバイス層に格子パターンを配設することができる。例えば、複数のラインフィーチャの間に散在された複数のトレンチを有する格子パターンが、デバイス層に形成されることがある。一実施形態では、格子パターン１０２は、図１Ａに関して論じたように、デバイス層１０１上に配設されることがある。例えば、リソグラフィ技法を使用して格子パターン１０２を形成して、レジスト格子パターンを生成することができ、ハードマスク層などの材料層にパターンを転写して、ハードマスク格子パターンを形成することができ、または自己整合側壁スペーサを使用して、図３Ａ〜３Ｄに関して論じたような格子パターンを形成することができる。例えば、実施されるパターン形成プロセスおよび／またはデバイス構造プロセスに応じて、格子パターン（例えば、下層格子または格子パターン）は、酸化物、窒化物、炭化物、ケイ化物、ハードマスク、誘電体、金属酸化物、金属窒化物、層間誘電体（ＩＬＤ）、有機材料、または無機材料から形成されることがある。例えば、格子パターンは、（例えば誘電体／ＩＬＤでは）最終的な格子パターンの一部でよく、または誘電体に転写することができるハードマスクパターンの一部でよい。論じたように、格子パターンは、１９３ｎｍリソグラフィ（例えば１９３ｎｍ浸漬リソグラフィ）を使用して行われることがある。そのような格子パターンは、滑らかで均一な２分の１／４分の１／６分の１ピッチでよい。さらに、そのような格子パターンは、本明細書で論じるように多色でよい。
【００４２】
方法４００は、「格子パターンの上方にレジスト層を配設する」操作４０２に進むことができ、この操作で、格子パターンの上方にレジスト層を形成することができる。一実施形態では、レジスト層１０６は、図１Ｂに関して論じたように、格子パターン１０２の上方に配設されることがある。いくつかの例では、レジスト層の上部は、格子パターン１０２のラインフィーチャの上部よりも、ある距離だけ上でよい。他の例では、レジスト層の上部は、格子パターンの上面と実質的に面一でよい。レジスト層は、スピンオン技法など任意の適切な技法を使用して格子パターンの上方に配設されることがある。
【００４３】
方法４００は、「レジスト層を非反射放射線で露光する」操作４０３に進むことができ、この操作で、レジスト層を非反射放射線で露光することができる。例えば、非反射放射線は、ＥＵＶ放射線など、１２０ｎｍ以下の波長を有する電磁放射線でよく、または非反射放射線は、電子ビーム放射線（例えば、ｅビーム放射線）でよい。一実施形態では、レジスト層１０６を放射線１０８（例えば非反射放射線）で露光して、図１Ｃに関して論じるように、格子パターン１０２のトレンチ内部に露光向上部分１０９を生成することができる。
【００４４】
方法４００は、「レジスト層を現像してパターン層を形成する」操作４０４に続くことができ、この操作で、レジスト層を現像して、パターン層を形成することができる。本明細書で論じるように、レジスト層は、ポジまたはネガフォトレジストでよく、したがって、そのような現像操作中、露光部分はそれぞれ除去または維持されることがある。一実施形態では、レジスト層１０６を現像して、パターン構造１１３を有するパターン層１１２を、デバイス層１０１上および格子パターン１１２のトレンチ内部に形成することができる。いくつかの例では、パターン構造は、本明細書で論じるように、格子パターンのトレンチに嵌まる、またはトレンチ内部で自己整合することがある。
【００４５】
論じたように、方法４００は、本明細書で述べるデバイス構造を製造するために行うことができる。方法４００の操作（または図１Ａ〜１Ｄ、図２Ａ〜２Ｂ、もしくは図３Ａ〜３Ｄに関して本明細書で論じた操作）の任意の１つまたは複数は、１つまたは複数のコンピュータプログラム製品によって提供される命令に応答して実行されることがある。そのようなプログラム製品は、例えばプロセッサによって実行されるときに本明細書で述べる機能を提供することができる命令を提供する信号担持媒体を含むことがある。コンピュータプログラム製品は、任意の形態のコンピュータ可読媒体として提供することができる。したがって、例えば、１つまたは複数のプロセッサコアを含むプロセッサが、コンピュータ可読媒体によってプロセッサに搬送される命令に応答して、上記の操作の１つまたは複数を請け負うことができる。
【００４６】
さらに、トランジスタなどのデバイスを形成するために、方法４００の操作（または図１Ａ〜１Ｄ、図２Ａ〜２Ｂ、または図３Ａ〜３Ｄに関して本明細書で論じた操作）の任意の１つまたは複数が請け負われることがある。例えば、下層格子に対する非反射放射線リソグラフィを使用するマルチパスパターン形成は、そのようなパターンを使用して（例えばエッチング処理によって）下にある層にパターンを転写し、（例えば注入および／または堆積、またはめっきなど、および後続のパターン除去によって）下にある表面に材料を選択的に提供して、トランジスタデバイスまたはメモリデバイスなどのデバイスを生成するために使用することができる。例えば、本明細書で論じる技法を使用して１つまたは複数の集積回路構造が製造されるように、半導体基板などのデバイス層と、半導体基板に結合された（例えば、半導体基板上および／または半導体基板内部にある）１つまたは複数の集積回路構造とを含むシステム、装置、またはデバイスを形成することができる。
【００４７】
例えば、半導体基板などのデバイス層と、半導体基板に結合された１つまたは複数の集積回路構造とを含む装置またはデバイスを形成することができ、複数のラインフィーチャの間に散在された複数のトレンチを有する格子パターンをデバイス層上に配設し、格子パターンの上方にレジスト層を配設し、レジスト層を非反射放射線で露光して、格子パターンの少なくとも１つのトレンチ内部でレジスト層の露光向上または露光加速部分を生成し、レジスト層を現像して、デバイス層上および格子パターンの少なくとも１つのトレンチの内部に少なくとも１つのパターン構造を有するパターン層を形成することによって、１つまたは複数の集積回路構造が製造される。そのような集積回路構造は、本明細書で論じる任意の技法を使用してさらに製造することができる。例えば、そのような集積回路構造は、図１０および１１に関して本明細書で論じるプラットフォームおよび／または計算デバイスに集積されることがある。
【００４８】
本明細書で論じる技法を使用して、多様な最終的なパターン（例えば、格子パターンの上方に形成されるパターン層）を形成することができる。論じたように、図５は、デバイス層１０１上のラインフィーチャ１０４の間に散在されたトレンチ１０３を含む例示的な格子パターン１０２の平面図５００である（図５および後続の図で、見易くするために、デバイス層１０１は網掛けなしで示されている）。
【００４９】
図６Ａ〜６Ｃ、７Ａ〜７Ｃ、８Ａ〜８Ｃ、および９Ａ〜９Ｃにおいて、各グループ（例えば６Ａ〜６Ｃなど）は、最終的な重畳パターン、得られる最終的な重畳パターン、および最終的な重畳パターンの断面を形成するために格子パターン１０２と重ね合わせるためのパターン層の例示的な平面図を提供する。図６Ａ、７Ａ、８Ａ、および９Ａは、本開示の少なくともいくつかの実施形態に従って構成される、平坦な基板層上の例示的なパターン層の平面図である。例えば、そのようなパターン層は単に例示目的のものにすぎないことがあり、例えば、そのようなパターン層は、いくつかの場合には、そのような平坦な基板層上では達成可能でない（例えばサブレゾリューション）パターンであることがある。しかし、本明細書で論じる技法を使用して、そのような例示的なパターン層を格子パターン１０２の上方に形成して、最終的な重畳パターンを提供することができ、最終的な重畳パターンは、サブレゾリューションフィーチャを含むことがある。図６Ｂ、７Ｂ、８Ｂ、および９Ｂは、本開示の少なくともいくつかの実装形態に従って構成された、例示的な最終的な重畳パターンの平面図である。図示される最終的な重畳パターンは、デバイス層１０１の下にある層に転写することができ、またはデバイス層１０１に材料を選択的に堆積するために使用することができる。さらに、分かりやすくするために、そのような最終的な重畳パターンの断面が提示されている。図６Ｃ、７Ｃ、８Ｃ、および９Ｃは、本開示の少なくともいくつかの実装形態に従って構成される、Ａ−Ａ'線に沿って取った例示的な最終的な重畳パターンの断面である。
【００５０】
例えば、図６Ａは、例示的な基板層６０１上の例示的パターン６００の平面図を示す。基板層６０１は、任意の平坦な基板層材料を含むことができる。論じたように、パターン６００は、デバイス構造６０３を形成するために格子層１０２と組み合わされることがあるパターンを示すための例示目的のものであり得る。例えば、パターン６００は、基板層６０１上にアイランド６０２のアレイを含む。例えば、本明細書で使用されるとき、用語「パターン層」は、下層格子パターンと重なり合う、または組み合わされるパターン形成レジスト層に対応することがあり、「パターン」は、パターン層によって重ね合わされる格子パターンを含む最終的なパターンを形成するために格子パターンと組み合わされることがあるパターンに対応することがある。図６Ｂは、トレンチ６０５内部の整列された複数のブロック６０４間にバイア６０６が形成されるように、トレンチ６０５内部の整列された複数のブロック６０４のグリッドを含むパターン層を有する例示的なデバイス構造６０３を示す。デバイス構造６０３は、図１Ａ〜１Ｄに関して論じた技法など、本明細書で論じる任意の技法を使用して形成することができる。
【００５１】
例えば、パターン６００は、デバイス構造６０３を形成するために、格子パターン１０２上に重ね合わされる、または格子パターン１０２と組み合わされることがある。図示されるように、デバイス構造６０３は、整列された複数のブロック６０４（例えば、トレンチ６０５内部の整列された複数のブロック６０４）に重ね合わされた、または組み合わされたラインフィーチャ１０４の間に散在されたトレンチ１０３を含むことがある。さらに、デバイス構造６０３は、格子パターン１０２に重ね合わされた、または組み合わされた、整列された複数のブロック６０４を含むパターン層を含むことがある。例えば、整列された複数のブロック６０４は、パターン６００でのアイランド６０２に対応することがある。図６Ｂの例では、整列された複数のブロック６０４は、凹形縁部を有する。他の例では、整列された複数のブロック６０４は、実質的に直線状の縁部を有することがある。さらに、図示される例では、整列された複数のブロック６０４はがトレンチ６０５内部に示され、他のトレンチ１０３は、デバイス層１０１のいくつかの部分を露出する。他の例では、整列された複数のブロック６０４および対応するバイア６０６がすべてのトレンチ６０５に形成されることがある。さらに他の例では、整列された複数のブロック６０４および対応するバイア６０６がいくつかのトレンチ（例えばトレンチ６０５）に形成されることがあり、他のトレンチは（例えばレジストで）充填されることがある。さらに、バイア６０６は、グリッドパターンで示されている。他の例では、バイア６０６は、デバイス構造の形成に適したパターンで形成することができる（例えば、バイア６０６は、下層のデバイスなどへのコンタクトを形成することを必要とされる場所に形成されることがある）。
【００５２】
図６Ｃは、Ａ−Ａ'線に沿って取られたデバイス構造６０３の断面を提供する。図６Ｃに示されるように、整列された複数のブロック６０４は、格子パターン１０２のトレンチ内部で自己整合または実質的に自己整合されるように形成されることがある。さらに、図６Ｃは、本明細書で論じるように、整列された複数のブロック６０４がラインフィーチャ１０４よりも上に延びることがあることを示す。他の例では、整列された複数のブロック６０４は、ラインフィーチャ１０４と面一でよい。本明細書で論じるように、いくつかの例では、デバイス構造６０３のパターンは、マルチパスパターン形成のための格子パターンまたはプレパターンなどとして使用されることがある。例えば、デバイス構造６０３のパターンは、後続のデバイス構造を形成するために、操作４０２〜４０４に関して論じる、および本明細書の他の箇所で論じる技法のための開始点として使用されることがある。
【００５３】
図７Ａは、例示的な基板層６０１上の例示的なパターン７００の平面図を示す。論じるように、パターン７００は、デバイス構造７０３を形成するために格子層１０２と組み合わされることがあるパターンを示すための例示目的のものであり得る。例えば、パターン７００は、基板層６０１上のライン７０２のアレイの間に散在されたトレンチ７０１のアレイを含む。図７Ｂは、ラインフィーチャ７０５の間に散在されたトレンチ７０４を含むパターン層を有する例示的なデバイス構造７０３を示し、ラインフィーチャ７０５は、ラインフィーチャ１０４に直交または実質的に直交し、バイア７０６は、トレンチ７０４とトレンチ１０３の交点に形成されている。例えば、デバイス構造７０３は、図１Ａ〜１Ｄに関して論じた技法など、本明細書で論じる任意の技法を使用して形成することができる。
【００５４】
例えば、パターン７００は、デバイス構造７０３を形成するために格子パターン１０２上に重ね合わされる、または格子パターン１０２と組み合わされることがある。図示されるように、デバイス構造７０３は、ラインフィーチャ１０４と重ね合わされた、または組み合わされたラインフィーチャ７０５（例えば、トレンチ１０３のいくつかの部分の内部にあるラインフィーチャ７０５のいくつかの部分）の間に散在されたトレンチ７０４を含むことがある。さらに、デバイス構造７０３は、格子パターン１０２と重ね合わされた、または組み合わされたラインフィーチャ７０５を含むパターン層を含むことがある。例えば、ラインフィーチャ７０５は、パターン７００内のライン７０２に対応することがある。図７Ｂの例では、ラインフィーチャ７０５は、トレンチ１０３内部に凹形縁部を有する。他の例では、ラインフィーチャ７０５は、トレンチ１０３内部に実質的に直線状の縁部を有することがある。さらに、デバイス構造７０３は、露光されるバイア７０６のグリッドパターン外側およびトレンチ１０３内部の部分を示す（例えば、デバイス層１０１の部分７０７が露光される）。他の例では、そのような部分は、レジスト構造などのパターン構造で埋められることがある。デバイス構造７０３において、バイア７０６は、グリッドパターンで示されている。他の例では、バイア７０６は、デバイス構造の形成に適したパターンで形成されることがある（例えば、バイア７０６は、下層のデバイスなどへのコンタクトを形成することを必要とされる場所に形成されることがある）。
【００５５】
図７Ｃは、Ａ−Ａ'線に沿って取られたデバイス構造７０３の断面を提供する。図７Ｃに示されるように、ラインフィーチャ７０５は、デバイス層１０１上および格子パターン１０２のトレンチ内部にあるように形成されることがある。さらに、図７Ｃは、本明細書で論じるようにラインフィーチャ７０５がラインフィーチャ１０４よりも上に延びることがあることを示す。他の例では、ラインフィーチャ７０５は、ラインフィーチャ１０４と面一でよい。本明細書で論じるように、いくつかの例では、デバイス構造７０３のパターンは、マルチパスパターン形成のための格子パターンまたはプレパターンとして使用されることがある。例えば、デバイス構造７０３のパターンは、後続のデバイス構造を形成するために、操作４０２〜４０４に関して論じる、および本明細書での他の箇所で論じる技法のための開始点として使用されることがある。
【００５６】
図８Ａは、例示的な基板層６０１上の例示的なパターン８００の平面図を示す。論じたように、パターン８００は、デバイス構造８０４を形成するために格子層１０２と組み合わされることがあるパターンを示すための例示目的のものであり得る。例えば、パターン８００は、基板層６０１上の２つのメサ８０２、８０３の間に隔離トレンチ８０１を含む。図８Ｂは、２つのメサ８０６、８０７の間に隔離トレンチ８０５を含むパターン層を有する例示的なデバイス構造８０４を示し、隔離トレンチ８０５は、ラインフィーチャ１０４（図８Ｂでは符号なし。図５参照）に直交または実質的に直交し、それにより、バイアのラインｘが、トレンチ１０３（図８Ｂでは符号なし。図５参照）と隔離トレンチ８０５との交点に形成されている。例えば、デバイス構造８０４は、図１Ａ〜１Ｄに関して論じた技法など、本明細書で論じる任意の技法を使用して形成することができる。
【００５７】
例えば、パターン８００は、デバイス構造８０４を形成するために、格子パターン１０２上に重ね合わされる、または格子パターン１０２と組み合わされることがある。図示されるように、デバイス構造８０４は、ラインフィーチャ１０４およびトレンチ１０３と重ね合わされた、または組み合わされたメサ８０６、８０７を含むことがある。さらに、デバイス構造８０４は、格子パターン１０２と重ね合わされた、または組み合わされた隔離トレンチ８０５を間に有するメサ８０６、８０７を含むパターン層を含むことがある。例えば、メサ８０６、８０７は、パターン８００内のメサ８０２、８０３に対応することがある。図８Ｂの例では、メサ８０６、８０７は、トレンチ１０３内部に凹形縁部を有する。他の例では、メサ８０６、８０７は、トレンチ１０３内部に実質的に直線状の縁部を有することがある。デバイス構造８０４では、バイア８０８は、ラインパターンで示される。他の例では、バイア８０８は、デバイス構造の形成に適したパターンで形成することができる（例えば、バイア７０６は、下層のデバイスなどへのコンタクトを形成することを必要とされる場所に形成されることがある）。例えば、バイア８０８は、図８Ｂに示されるように各トレンチ１０３にではなく、トレンチ１０３のいくつかのみに形成されることがある。
【００５８】
図８Ｃは、Ａ−Ａ'線に沿って取られたデバイス構造８０４の断面を提供する。図８Ｃに示されるように、メサ８０６、８０７（例えば、メサ８０６に関して図示される）は、デバイス層１０１上および格子パターン１０２のトレンチ内部にあるように形成されることがある。さらに、図８Ｃは、本明細書で論じるようにメサ８０６、８０７がラインフィーチャ１０４よりも上に延びることがあることを示す。他の例では、ラインメサ８０６、８０７は、ラインフィーチャ１０４と面一でよい。本明細書で論じるように、いくつかの例では、デバイス構造６０３のパターンは、マルチパスパターン形成のための格子パターンまたはプレパターンなどとして使用されることがある。例えば、デバイス構造８０４のパターンは、後続のデバイス構造を形成するために、操作４０２〜４０４に関して論じる、および本明細書の他の箇所で論じる技法のための開始点として使用されることがある。
【００５９】
図９Ａは、例示的な基板層６０１上の例示的パターン９００の平面図を示す。論じたように、パターン９００は、デバイス構造６０３を形成するために格子層１０２と組み合わされることがあるパターンを示すための例示目的のものであり得る。例えば、パターン９００は、基板層６０１上の千鳥配置アイランド９０２のグリッドを含む。図９Ａに示されるように、いくつかの例では、パターン９００は、アイランド９０２が実質的に円形になり得るように、千鳥配置アイランド９０２のグリッドを含むことがある。他の例では、パターン９００は、アイランド９０２がｘ方向またはｙ方向（ｘおよびｙの向きに関しては図５参照）で細長くすることができるように、千鳥配置の短いラインのグリッドを含むことがある。図９Ｂは、トレンチ９０６、９０８内部の千鳥配置ブロック９０４のグリッドを含むパターン層を有する例示的なデバイス構造９０３を示し、バイア９０５のライン（例えば、トレンチ９０６内部のバイア９０５のライン）は、バイア９０７の第２のライン（例えば、トレンチ９０８内部のバイア９０７のライン）に対してオフセットされている。例えば、トレンチ９０６内部のバイア９０５のラインと、トレンチ９０８内部のバイア９０７のラインとの間にオフセットがある。デバイス構造９０３は、図１Ａ〜１Ｄに関して論じた技法など、本明細書で論じる任意の技法を使用して形成することができる。
【００６０】
例えば、パターン９００は、デバイス構造９０３を形成するために、格子パターン１０２上に重ね合わされる、または格子パターン１０２と組み合わされることがある。図９Ｂで、バイア９０５、９０７は、千鳥配置グリッドパターンで示されている。他の例では、バイア９０５、９０７は、デバイス構造の形成に適したパターンで形成されることがあり（例えば、バイア９０５、９０７は、下層のデバイスとのコンタクトを形成することを必要とされる場所に形成されることがある）、それにより、所望のパターンの少なくとも一部が千鳥配置グリッドパターンを含む。
【００６１】
図９Ｃは、Ａ−Ａ'線に沿って取ったデバイス構造９０３の断面を提供する。図９Ｃに示されるように、ブロック９０４は、格子パターン１０２のトレンチ内部で自己整合または実質的に自己整合されるように形成されることがある。さらに、図９Ｃは、本明細書で論じるようにブロック９０４がラインフィーチャ１０４と面一であってもよいことを示す。他の例では、ブロック９０４は、ラインフィーチャ１０４よりも上に延びていてよい。本明細書で論じるように、いくつかの例では、デバイス構造６０３のパターンは、マルチパスパターン形成のための格子パターンまたはプレパターンなどとして使用することができる。例えば、デバイス構造９０３のパターンは、後続のデバイス構造を形成するために、操作４０２〜４０４に関して論じる、および本明細書の他の箇所で論じる技法のための開始点として使用されることがある。
【００６２】
図６Ａ〜６Ｃ、７Ａ〜７Ｃ、８Ａ〜８Ｃ、および９Ａ〜９Ｃに関して論じたように、本明細書で論じるデバイスまたはトランジスタ構造は、デバイス層（例えばデバイス層１０１）上のラインフィーチャ（例えばラインフィーチャ１０４）の間に散在されたトレンチ（例えばトレンチ１０３）を有する格子パターン（例えば格子パターン１０２）を含むことがある。デバイスまたはトランジスタ構造は、格子パターンおよびデバイス層の上方に配設されたパターン層（例えば、上述したデバイス構造６０３、７０３、８０４、または９０３のパターン層など）を含むことがある。パターン層は、パターン構造（例えば、ブロック６０４、９０４、ラインフィーチャ７０５、またはメサ８０６、８０７など）を含むことがあり、パターン構造間にギャップがある（例えば、ブロック６０４とブロック９０４、９０５との間のギャップ（符号なし；図６Ａおよび９Ａ参照）、ラインフィーチャ７０５間のトレンチ７０４、またはメサ８０６、８０７間の隔離トレンチ８０５など）。いくつかの実施形態では、デバイスまたはトランジスタ構造は、ギャップと格子パターンのトレンチとの交点に、バイア、コンタクト、または穴（例えば、バイア６０６、７０６、８０８、９０５、または９０７など）を含むことがある。他の実施形態では、ブロック、カット、１つまたは複数のライン、互いに隣接する端部を有するライン、または一方のラインが他方のラインに隣接する端部を有する直交するラインなど、他の２次元（２Ｄ）フィーチャを形成することができる。例えば、格子パターン１０２と、重なり合うパターン層とを互いに直交または垂直に形成して、利用可能なフィーチャのスケーリングを減少させることができる。例えば、１９３ｎｍリソグラフィは、１つの向きでトレンチを有する格子パターン１０２を提供することができ、ＥＵＶリソグラフィは、格子パターンに重なり合うパターン層を画定するために使用することができ、フィーチャが垂直向きで画定される。
【００６３】
そのようなデバイスまたはトランジスタ構造は、パターン忠実性およびサブレゾリューションフィーチャサイズを有するバイア、ライン、または他の構造を含むことがある。本明細書で使用するとき、用語「パターン忠実性」は、再現性があり、所期の形状を有するパターンフィーチャを示すために使用される。例えば、バイアの文脈で、「パターン忠実性」は、バイアが実質的に円形であること、および、領域にわたって一貫性を持って様々なピッチでバイアを形成することができることを示すことがある。さらに、本明細書で使用するとき、「サブレゾリューションフィーチャサイズ」は、１９３ｎｍリソグラフィまたはＥＵＶリソグラフィ技法を使用して平坦面上に（例えばリソグラフィ技法によって）印刷することができるよりも小さいパターン、または小さいピッチでのパターンのフィーチャを形成することができることを示すことがある。例えば、フィーチャサイズは、バイアの直径、ラインの幅、またはトレンチの幅などを含むことがある。例えば、本明細書で論じる技法を使用して、２０ｎｍ未満のフィーチャサイズが、パターン忠実性を有するように形成されることがある。他の例では、フィーチャサイズは、所定のピッチまたはハーフピッチでフィーチャを含むことがある。例えば、本明細書で論じる技法を使用して、４０ｎｍのハーフピッチ未満のフィーチャサイズを、パターン忠実性を有するように形成されることがある。
【００６４】
さらに、本明細書で論じるデバイス構造は、サブレゾリューションフィーチャサイズで、パターン忠実性を有するように形成されることがある。例えば、バイア８０８（図８Ｂ参照）は、本明細書で論じる技法を使用して、２０ｎｍ未満および／または４０ｎｍ未満のハーフピッチの直径を有するように形成されることがある。例えば、バイア８０８は、入れ子型のバイアのラインとして形成されることがある。いくつかの例では、本明細書で論じる技法を使用して、バイア６０６のグリッドと、バイア９０５、９０７のオフセットグリッドとが、２０ｎｍ未満および／または４０ｎｍ未満のハーフピッチの直径を有するように形成されることがある。他の例では、ラインフィーチャは、サブレゾリューションフィーチャサイズを有するように形成されることがある。例えば、本明細書で論じる技法を使用して、１０ｎｍ未満および／または２０ｎｍ未満のハーフピッチの幅を有するラインまたはトレンチが形成されることがある。そのようなラインまたはトレンチは、例えば実質的に直角の隅を有することがある。
【００６５】
論じたように、半導体基板などのデバイス層と、半導体基板に結合された１つまたは複数の集積回路構造とを含む装置またはデバイスを形成することができ、それにより、複数のラインフィーチャの間に散在された複数のトレンチを有する格子パターンをデバイス層上に配設し、格子パターンの上方にレジスト層を配設し、レジスト層を非反射放射線で露光して、格子パターンの少なくとも１つのトレンチ内部でレジスト層の露光向上部分を生成し、レジスト層を現像して、デバイス層上および格子パターンの少なくとも１つのトレンチ内部に少なくとも１つのパターン構造を有するパターン層を形成することによって、１つまたは複数の集積回路構造が製造される。
【００６６】
図１０は、本開示の少なくともいくつかの実装形態に従って構成された、下層格子パターンに対する非反射放射線リソグラフィを使用するマルチパスパターン形成によって製造されたトランジスタを有するＩＣを採用するモバイルコンピューティングプラットフォーム１０００の例示図である。下層格子パターンに対する非反射放射線リソグラフィを使用するマルチパスパターン形成によって製造または形成されるトランジスタは、本明細書で論じる任意の技法を使用して形成することができる。モバイルコンピューティングプラットフォーム１０００は、電子データ表示、電子データ処理、またはワイヤレス電子データ伝送など、それぞれの機能のために構成された任意のポータブルデバイスでよい。例えば、モバイルコンピューティングプラットフォーム１０００は、タブレット、スマートフォン、ネットブック、ラップトップコンピュータなどの任意のものでよく、例示的実施形態ではタッチスクリーン（例えば、容量型、誘導型、抵抗型などのタッチスクリーン）である表示画面１００５と、チップレベル（ＳｏＣ）またはパッケージレベル集積システム１０１０と、バッテリ１０１５とを含むことがある。
【００６７】
拡大図１０２０で、集積システム１０１０がさらに示されている。例示的実施形態では、パッケージングされたデバイス１０５０（図１０での「メモリ／プロセッサ」）は、少なくとも１つのメモリチップ（例えば、ＲＡＭ）および／または少なくとも１つのプロセッサチップ（例えば、マイクロプロセッサ、マルチコアマイクロプロセッサ、またはグラフィクスプロセッサなど）を含む。一実施形態では、パッケージデバイス１０５０は、ＳＲＡＭキャッシュメモリを含むマイクロプロセッサである。いくつかの例では、少なくとも１つのメモリと少なくとも１つのプロセッサチップとの一方または両方が、下層格子パターンの上方への非反射放射線リソグラフィを使用するマルチパスパターン形成によって製造または形成されたトランジスタを含む。例えば、少なくとも１つのメモリおよび少なくとも１つのプロセッサチップの一方または両方が、複数のラインフィーチャの間に散在された複数のトレンチを有する格子パターンをデバイス層上に配設し、格子パターンの上方にレジスト層を配設し、レジスト層を非反射放射線で露光して、格子パターンの少なくとも１つのトレンチ内部でレジスト層の露光向上部分を生成し、レジスト層を現像して、デバイス層上および格子パターンの少なくとも１つのトレンチ内部に少なくとも１つのパターン構造を有するパターン層を形成することによって製造されたトランジスタを含むことがある。
【００６８】
パッケージングされたデバイス１０５０は、ボード、基板、またはインターポーザ１０６０にさらに結合（例えば通信結合）されることがあり、それに伴って、電力管理集積回路（ＰＭＩＣ）１０３０と、ワイドバンドＲＦ（ワイヤレス）送信機および／または受信機（ＴＸ／ＲＸ）を含むＲＦ（ワイヤレス）集積回路（ＲＦＩＣ）１０２５（例えばデジタルベースラインおよびアナログフロントエンドモジュールを含むとき、送信経路での電力増幅器と、受信経路での低ノイズ増幅器とをさらに備える）と、それらの制御装置１０３５との１つまたは複数にさらに結合（例えば通信結合）されることがある。一般に、パッケージングされたデバイス１０５０はまた、表示画面１００５に結合（例えば通信結合）されることもある。
【００６９】
機能的に、ＰＭＩＣ１０３０は、バッテリ電力調整やＤＣ／ＤＣ変換などを行うことができ、したがって、バッテリ１０１５に結合された入力と、他の機能モジュールに電流供給を提供する出力とを有する。一実施形態では、ＰＭＩＣ１０３０は、高電圧動作を行うことができる。さらに示されるように、例示的実施形態では、ＲＦＩＣ１０２５は、いくつかのワイヤレス標準またはプロトコルの任意のものを実施するようにアンテナ（図示せず）に結合された出力を有し、そのようなワイヤレス標準またはプロトコルは、例えば、限定はしないが、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの派生物、ならびに３Ｇ、４Ｇ、および５Ｇ以上として設計される任意の他のワイヤレスプロトコルを含む。代替実装形態では、これらのボードレベルモジュールはそれぞれ、パッケージングされたデバイス１０５０のパッケージ基板に結合された個別のＩＣ上、またはパッケージングされたデバイス１０５０のパッケージ基板に結合された単一のＩＣ（ＳｏＣ）の内部に集積されることがある。
【００７０】
図１１は、本開示の少なくともいくつかの実装形態に従って構成された、コンピューティングデバイス１１００の機能ブロック図である。コンピューティングデバイス１１００は、例えば、プラットフォーム１０００の内部であってよく、いくつかの構成要素をホストするマザーボード１１０２をさらに含み、そのような構成要素は、例えば、限定はしないが、プロセッサ１１０１（例えばアプリケーションプロセッサ）、および１つまたは複数の通信チップ１１０４、１１０５である。プロセッサ１１０１は、マザーボード１１０２に物理的および／または電気的に結合されることがある。いくつかの例では、プロセッサ１１０１は、プロセッサ１１０１内部にパッケージングされた集積回路ダイを含む。一般に、用語「プロセッサ」は、レジスタおよび／またはメモリからの電子データを処理して、その電子データを、レジスタおよび／またはメモリに記憶することができる他の電子データに変換する任意のデバイスまたはデバイスの一部を表すことがある。
【００７１】
様々な例において、１つまたは複数の通信チップ１１０４、１１０５はまた、マザーボード１１０２に物理的および／または電気的に結合されてもよい。さらなる実施形態では、通信チップ１１０４は、プロセッサ１１０１の一部でよい。その用途に応じて、コンピューティングデバイス１１００は、マザーボード１１０２に物理的および電気的に結合されることも結合されないこともある他の構成要素を含むことができる。これらの他の構成要素は、限定はしないが、揮発性メモリ（例えばＤＲＡＭ）１１０７、１１０８、不揮発性メモリ（例えばＲＯＭ）１１１０、グラフィックスプロセッサ１１１２、フラッシュメモリ、地球測位システム（ＧＰＳ）デバイス１１１３、コンパス１１１４、チップセット１１０６、アンテナ１１１６、電力増幅器１１０９、タッチスクリーン制御装置１１１１、タッチスクリーンディスプレイ１１１７、スピーカ１１１５、カメラ１１０３、バッテリ１１１８（以上、図示される）、ならびに他の構成要素、例えば、デジタル信号プロセッサ、暗号プロセッサ、オーディオコーデック、ビデオコーデック、加速度計、ジャイロスコープ、および大量記憶デバイス（ハードディスクドライブ、ソリッドステートドライブ（ＳＳＤ）、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）など）などを含む。
【００７２】
通信チップ１１０４、１１０５は、コンピューティングデバイス１１００との間でデータを転送するためのワイヤレス通信を可能にすることがある。用語「ワイヤレス」およびその派生語を使用して、非固体媒体を介する変調された電磁放射線の使用によってデータを通信することができる回路、デバイス、システム、方法、技法、通信チャネルなどを表すことができる。この用語は、関連のデバイスがワイヤを含まないことを示唆してはいないが、いくつかの実施形態では、ワイヤを含んでいなくてもよい。通信チップ１１０４、１１０５は、限定はしないが、本明細書の他の箇所で述べるものを含めた、いくつかのワイヤレス標準またはプロトコルの任意のものを実装することができる。論じたように、コンピューティングデバイス１１００は、複数の通信チップ１１０４、１１０５を含むことがある。例えば、第１の通信チップは、Ｗｉ−ＦｉおよびＢｌｕｅｔｏｏｔｈ（登録商標）など、より短距離のワイヤレス通信に専用のものでよく、第２の通信チップは、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯなどより長距離のワイヤレス通信に専用のものでよい。
【００７３】
本明細書で述べる任意の実装形態で使用されるとき、用語「モジュール」は、本明細書で述べる機能を提供するように構成されたソフトウェア、ファームウェア、および／またはハードウェアの任意の組合せを表す。ソフトウェアは、ソフトウェアパッケージ、コード、および／または命令セットもしくは命令として具現化されることがあり、「ハードウェア」は、本明細書で述べる任意の実装形態で使用されるとき、例えば単独でまたは任意の組合せで、ハードワイヤド回路構成、プログラマブル回路構成、ステートマシン回路構成、および／またはプログラマブル回路構成によって実行される命令を記憶するファームウェアを含むことがある。モジュールは、全体としてまたは個別に、より大きいシステム、例えば集積回路（ＩＣ）およびシステムオンチップ（ＳｏＣ）などの一部を形成する回路構成として具現化されることがある。
【００７４】
本明細書に記載した特定の特徴を、様々な実装形態を参照して述べてきたが、この説明は、限定の意味合いで解釈されるものとは意図されない。したがって、本明細書で述べる実装形態の様々な修正形態、ならびに本開示が関係する技術分野の当業者には明らかな他の実装形態も、本開示の趣旨および範囲内にあると考えられる。
【００７５】
以下の例は、さらなる実施形態に関する。
【００７６】
１つまたは複数の第１の実施形態では、方法は、複数のラインフィーチャの間に散在された複数のトレンチを有する格子パターンをデバイス層上に配設するステップと、格子パターンの上方にレジスト層を配設するステップと、レジスト層を非反射放射線で露光して、レジスト層の露光向上部分を、格子パターンの少なくとも１つのトレンチ内部に生成するステップと、レジスト層を現像して、デバイス層上および格子パターンの少なくとも１つのトレンチ内部に少なくとも１つのパターン構造を有するパターン層を形成するステップとを含む。
【００７７】
第１の実施形態に加えて、レジスト層を非反射放射線で露光するステップが、レジスト層を、極紫外放射線または電子ビーム放射線の少なくとも１つで露光するステップを含む。
【００７８】
第１の実施形態に加えて、レジスト層を非反射放射線で露光するステップが、レジスト層を、１２０ｎｍ以下の波長を有する電磁放射線で露光するステップを含む。
【００７９】
第１の実施形態に加えて、格子パターンが、第２のレジスト、酸化物、窒化物、炭化物、ケイ化物、誘電体、金属酸化物、または金属窒化物の少なくとも１つを含む。
【００８０】
第１の実施形態に加えて、複数のラインフィーチャの第１のラインフィーチャが、第１の材料を含み、複数のラインフィーチャの第２のラインフィーチャが、前第１の材料とは異なる第２の材料を含む。
【００８１】
第１の実施形態に加えて、レジスト層を露光するステップが、少なくとも１つのトレンチに隣接し、複数のラインフィーチャのうちの１つのラインフィーチャの上方にあるレジスト層の第２の部分を露光するステップを含み、パターン構造が、少なくとも１つのトレンチに隣接するラインフィーチャの側壁と完全に整合される。
【００８２】
第１の実施形態に加えて、少なくとも１つのトレンチの内部にあり、複数のラインフィーチャのうちの１つのラインフィーチャの側壁に隣接するレジスト層の第２の部分が、レジスト層を露光するステップ中に完全には露光されず、パターン構造が、少なくとも１つのトレンチに隣接するラインフィーチャの側壁と完全に整合される。
【００８３】
第１の実施形態に加えて、レジスト層を露光するステップの少なくとも１つが、少なくとも１つのトレンチに隣接し、複数のラインフィーチャのうちの１つのラインフィーチャの上方にあるレジスト層の第２の部分、または少なくとも１つのトレンチの内部にあり、複数のラインフィーチャのうちの１つのラインフィーチャの側壁に隣接するレジスト層の第３の部分を露光するステップを含み、パターン構造が、少なくとも１つのトレンチに隣接するラインフィーチャの側壁と完全に整合される。
【００８４】
第１の実施形態に加えて、格子パターンが、複数のラインフィーチャの行の間に散在された複数のトレンチの行、または複数のラインフィーチャの交差領域の間に散在された複数のトレンチの少なくとも１つを含む。
【００８５】
第１の実施形態に加えて、格子パターンをデバイス層上に配設するステップが、１９３ｎｍリソグラフィによって格子パターンを形成するステップ、またはパターンをハードマスク層に転写して格子パターンを形成するステップの少なくとも一方を含む。
【００８６】
第１の実施形態に加えて、格子パターンをデバイス層上に配設するステップが、複数の第１のラインフィーチャの間に散在された複数の第１のトレンチを有する第１の格子パターンをデバイス層上に形成するステップと、第１の格子パターンの上方にコンフォーマル層を配設するステップと、コンフォーマル層の異方性エッチングを行って、第１のラインフィーチャに隣接する側壁スペーサを形成するステップと、第１のラインフィーチャを除去して、側壁スペーサを備える複数のラインフィーチャを有する格子パターンを形成するステップとを含む。
【００８７】
第１の実施形態に加えて、格子パターンをデバイス層上に配設するステップは、１９３ｎｍリソグラフィによって格子パターンを形成するステップ、またはパターンをハードマスク層に転写して格子パターンを形成するステップの少なくとも一方を含むか、または、格子パターンをデバイス層上に配設するステップは、複数の第１のラインフィーチャの間に散在された複数の第１のトレンチを有する第１の格子パターンをデバイス層上に形成するステップと、第１の格子パターンの上方にコンフォーマル層を配設するステップと、コンフォーマル層の異方性エッチングを行って、第１のラインフィーチャに隣接する側壁スペーサを形成するステップと、第１のラインフィーチャを除去して、側壁スペーサを備える複数のラインフィーチャを有する格子パターンを形成するステップとを含む。
【００８８】
第１の実施形態に加えて、パターン層が、複数のトレンチの少なくともいくつかの内部に整列された複数のブロックのグリッドを備え、バイアの複数のラインが、整列された複数のブロックの間で、複数のトレンチの内部に形成される。
【００８９】
第１の実施形態に加えて、パターン層が、２つのメサの間に隔離トレンチを備え、隔離トレンチが、ラインフィーチャに実質的に直交し、複数のバイアのラインが、隔離トレンチと複数のトレンチとの交点に形成される。
【００９０】
第１の実施形態に加えて、パターン層が、複数の第２のラインフィーチャの間に散在された複数の第２のトレンチを備え、複数の第２のラインフィーチャが、ラインフィーチャに実質的に直交し、複数のバイアが、複数のトレンチと複数の第２のトレンチとの交点に形成される。
【００９１】
第１の実施形態に加えて、パターン層が、複数のトレンチ内部に千鳥配置ブロックのグリッドを備え、バイアの複数のラインが、千鳥配置ブロックの間で、複数のトレンチの内部に形成され、それにより、複数のバイアのうちの第１のバイアのラインと第２のバイアのラインとが、それらの間でオフセットを有する。
【００９２】
第１の実施形態に加えて、以下のことの少なくとも１つが成り立つ。パターン層は、複数のトレンチの少なくともいくつかの内部に整列された複数のブロックのグリッドを備え、バイアの複数のラインが、整列された複数のブロックの間で複数のトレンチの内部に形成される；パターン層は、２つのメサの間に隔離トレンチを備え、隔離トレンチが、ラインフィーチャに実質的に直交し、複数の第２のバイアのラインが、隔離トレンチと複数のトレンチとの交点に形成される；パターン層は、複数の第２のラインフィーチャの間に散在された複数の第２のトレンチを備え、複数の第２のラインフィーチャが、ラインフィーチャに実質的に直交し、複数の第３のバイアが、複数のトレンチと複数の第２のトレンチとの交点に形成される；またはパターン層は、複数のトレンチ内部に千鳥配置ブロックのグリッドを備え、第３のバイアの複数のラインが、千鳥配置ブロックの間で、複数のトレンチの内部に形成され、それにより、複数のバイアのうちの第１のバイアのラインと第２のバイアのラインとが、それらの間でオフセットを有する。
【００９３】
１つまたは複数の第２の実施形態では、方法が、ハードマスク層にパターンを転写して、複数のラインフィーチャの間に散在された複数のトレンチを有するハードマスク格子パターンをデバイス層上に形成するステップと、ハードマスク格子パターンの上方にレジスト層を配設するステップと、レジスト層を極紫外放射線で露光して、レジスト層の露光向上部分を、ハードマスク格子パターンの少なくとも１つのトレンチの内部に生成するステップと、レジスト層を現像して、デバイス層上および格子パターンの少なくとも１つのトレンチ内部に少なくとも１つのパターン構造を有するパターン層を形成するステップとを含む。
【００９４】
第２の実施形態に加えて、ハードマスク格子パターンが、酸化物、窒化物、炭化物、ケイ化物、誘電体、金属酸化物、または金属窒化物の少なくとも１つを含む。
【００９５】
第２の実施形態に加えて、パターン層が、複数のトレンチ内部に、整列された複数のブロックのグリッドを備え、バイアの複数のラインが、整列された複数のブロックの間で、複数のトレンチ内部に形成される。
【００９６】
第２の実施形態に加えて、パターン層が、２つのメサの間に隔離トレンチを備え、隔離トレンチが、ラインフィーチャに実質的に直交し、複数のバイアのラインが、隔離トレンチと複数のトレンチとの交点に形成される。
【００９７】
第２の実施形態に加えて、パターン層は、複数のトレンチの内部に、整列された複数のブロックのグリッドを備え、バイアの複数のラインが、整列された複数のブロックの間で複数のトレンチの内部に形成されるか、またはパターン層が、２つのメサの間の隔離トレンチを備え、隔離トレンチが、ラインフィーチャに実質的に直交し、複数の第２のバイアのラインが、隔離トレンチと複数のトレンチとの交点に形成されるか、または上記の両方である。
【００９８】
１つまたは複数の第３の実施形態では、デバイス構造が、デバイス層上の複数のラインフィーチャの間に散在された複数のトレンチを有する格子パターンと、格子パターンおよびデバイス層の上方に配設されたパターン層であって、間に１つまたは複数のギャップを有する複数のパターン構造を備えるパターン層と、複数のトレンチと１つまたは複数のギャップとの交点にあるバイアであって、パターン忠実性を有し、サブレゾリューションフィーチャサイズを備えるバイアとを備える。
【００９９】
第３の実施形態に加えて、サブレゾリューションフィーチャサイズが、２０ナノメートル以下のフィーチャサイズを備える。
【０１００】
第３の実施形態に加えて、サブレゾリューションフィーチャサイズが、１９３ｎｍリソグラフィまたはＥＵＶリソグラフィを使用して平坦な基板上に印刷されるのと同様の形状のフィーチャへのフィーチャサイズサブレゾリューションを含む。
【０１０１】
第３の実施形態に加えて、サブレゾリューションフィーチャサイズが、４０ナノメートルへのフィーチャサイズサブレゾリューションを含む。
【０１０２】
第３の実施形態に加えて、サブレゾリューションフィーチャサイズが、２０ナノメートル以下のフィーチャサイズ、１９３ｎｍリソグラフィまたはＥＵＶリソグラフィを使用して平坦な基板上に印刷されるのと同様の形状のフィーチャへのフィーチャサイズサブレゾリューション、または４０ナノメートルのハーフピッチへのフィーチャサイズサブレゾリューションの少なくとも１つを含む。
【０１０３】
第３の実施形態に加えて、パターン構造が、第１および第２のメサを備え、１つまたは複数のギャップが、第１のメサと第２のメサの間に隔離トレンチを備え、バイアが、入れ子型のバイアのラインを備える。
【０１０４】
第３の実施形態に加えて、パターン構造が、ラインフィーチャのアレイを備え、１つまたは複数のギャップが、ラインフィーチャの間に散在された複数のトレンチを備え、バイアが、バイアのグリッドを備える。
【０１０５】
第３の実施形態に加えて、パターン構造が、整列された複数のブロックのグリッドを備え、１つまたは複数のギャップが、整列された複数のブロックのグリッドの間のギャップを備え、バイアが、入れ子型のバイアの複数のラインを備える。
【０１０６】
第３の実施形態に加えて、パターン構造が、第１および第２のメサを備え、１つまたは複数のギャップが、第１のメサと第２のメサの間に隔離トレンチを備え、バイアが、入れ子型のバイアのラインを備え、パターン構造が、ラインフィーチャのアレイを備え、１つまたは複数のギャップが、ラインフィーチャの間に散在された複数のトレンチを備え、バイアが、バイアのグリッドを備え、パターン構造が、整列された複数のブロックのグリッドを備え、１つまたは複数のギャップが、整列された複数のブロックのグリッドの間のギャップを備え、バイアが、入れ子型のバイアの複数のラインを備える。
【０１０７】
本発明は、以上説明した実施形態に限定されず、添付の特許請求の範囲から逸脱することなく、修正および変更を施して実施することができることを理解されたい。例えば、上記の実施形態は、特徴の特定の組合せを含むことがある。しかし、上記の実施形態は、この点で限定されず、様々な実装形態において、上記の実施形態は、そのような特徴の部分集合のみを請け負うこと、そのような特徴の異なる順序を請け負うこと、そのような特徴の異なる組合せを請け負うこと、および／または明示的に列挙された特徴に対する追加の特徴を請け負うことを含むことがある。したがって、本発明の範囲は、添付の特許請求の範囲と、そのような特許請求の範囲に与えられる均等形態の完全な範囲とを参照して決定されるべきである。
［項目１］
複数のラインフィーチャの間に散在された複数のトレンチを有する格子パターンをデバイス層上に配設するステップと、
上記格子パターンの上方にレジスト層を配設するステップと、
上記レジスト層を非反射放射線で露光して、上記レジスト層の露光向上部分を、上記格子パターンの少なくとも１つのトレンチ内部に生成するステップと、
上記レジスト層を現像して、上記デバイス層上および上記格子パターンの上記少なくとも１つのトレンチ内部に少なくとも１つのパターン構造を有するパターン層を形成するステップとを含む方法。
［項目２］
上記レジスト層を非反射放射線で露光するステップが、上記レジスト層を、極紫外放射線または電子ビーム放射線の少なくとも１つで露光するステップを含む項目１に記載の方法。
［項目３］
上記レジスト層を非反射放射線で露光するステップが、上記レジスト層を、１２０ｎｍ以下の波長を有する電磁放射線で露光するステップを含む項目１または２に記載の方法。
［項目４］
上記格子パターンが、第２のレジスト、酸化物、窒化物、炭化物、ケイ化物、誘電体、金属酸化物、または金属窒化物の少なくとも１つを含む項目１から３のいずれか一項に記載の方法。
［項目５］
上記複数のラインフィーチャの第１のラインフィーチャが、第１の材料を含み、上記複数のラインフィーチャの第２のラインフィーチャが、上記第１の材料とは異なる第２の材料を含む項目１から４のいずれか一項に記載の方法。
［項目６］
上記レジスト層を露光するステップが、上記少なくとも１つのトレンチに隣接し、上記複数のラインフィーチャのうちの１つのラインフィーチャの上方にある上記レジスト層の第２の部分を露光するステップを含み、上記パターン構造が、上記少なくとも１つのトレンチに隣接する上記ラインフィーチャの側壁と完全に整合される項目１から５のいずれか一項に記載の方法。
［項目７］
上記少なくとも１つのトレンチの内部にあり、上記複数のラインフィーチャのうちの１つのラインフィーチャの側壁に隣接する上記レジスト層の第２の部分が、上記レジスト層を露光する上記ステップ中に完全には露光されず、上記パターン構造が、上記少なくとも１つのトレンチに隣接する上記ラインフィーチャの側壁と完全に整合される項目１から６のいずれか一項に記載の方法。
［項目８］
上記格子パターンが、上記複数のラインフィーチャの行の間に散在された上記複数のトレンチの複数の行、または上記複数のラインフィーチャの交差領域の間に散在された上記複数のトレンチの複数の行のうちの少なくとも一方を含む項目１から７のいずれか一項に記載の方法。
［項目９］
上記格子パターンを上記デバイス層上に配設するステップが、１９３ｎｍリソグラフィによって上記格子パターンを形成するステップ、またはパターンをハードマスク層に転写して上記格子パターンを形成するステップの少なくとも一方を含む項目１から８のいずれか一項に記載の方法。
［項目１０］
上記格子パターンを上記デバイス層上に配設するステップが、
複数の第１のラインフィーチャの間に散在された複数の第１のトレンチを有する第１の格子パターンを上記デバイス層上に形成するステップと、
上記第１の格子パターンの上方にコンフォーマル層を配設するステップと、
上記コンフォーマル層の異方性エッチングを行って、上記複数の第１のラインフィーチャに隣接する複数の側壁スペーサを形成するステップと、
上記複数の第１のラインフィーチャを除去して、上記複数の側壁スペーサを含む上記複数のラインフィーチャを有する上記格子パターンを形成するステップとを含む項目１に記載の方法。
［項目１１］
上記パターン層が、上記複数のトレンチの少なくともいくつかの内部に整列された複数のブロックのグリッドを含み、バイアの複数のラインが、上記整列された複数のブロックの間で上記複数のトレンチの内部に形成される項目１から１０のいずれか一項に記載の方法。
［項目１２］
上記パターン層が、２つのメサの間に隔離トレンチを含み、上記隔離トレンチが、上記複数のラインフィーチャに実質的に直交し、複数のバイアのラインが、上記隔離トレンチと上記複数のトレンチとの交点に形成される項目１から１１のいずれか一項に記載の方法。
［項目１３］
上記パターン層が、複数の第２のラインフィーチャの間に散在された複数の第２のトレンチを含み、上記複数の第２のラインフィーチャが、上記複数のラインフィーチャに実質的に直交し、複数のバイアが、上記複数のトレンチと上記複数の第２のトレンチとの交点に形成される項目１から１２のいずれか一項に記載の方法。
［項目１４］
上記パターン層が、上記複数のトレンチ内部に複数の千鳥配置ブロックのグリッドを含み、複数のバイアのラインが、上記複数の千鳥配置ブロックの間で、上記複数のトレンチの内部に形成され、それにより、上記複数のバイアのうちの第１のバイアのラインと第２のバイアのラインとが、それらの間でオフセットを有する項目１から１３のいずれか一項に記載の方法。
［項目１５］
ハードマスク層にパターンを転写して、複数のラインフィーチャの間に散在された複数のトレンチを有するハードマスク格子パターンをデバイス層上に形成するステップと、
上記ハードマスク格子パターンの上方にレジスト層を配設するステップと、
上記レジスト層を極紫外放射線で露光して、上記レジスト層の露光向上部分を、上記ハードマスク格子パターンの少なくとも１つのトレンチの内部に生成するステップと、
上記レジスト層を現像して、上記デバイス層上および上記格子パターンの上記少なくとも１つのトレンチ内部に少なくとも１つのパターン構造を有するパターン層を形成するステップとを含む方法。
［項目１６］
上記ハードマスク格子パターンが、酸化物、窒化物、炭化物、ケイ化物、金属酸化物、または金属窒化物の少なくとも１つを含む項目１５に記載の方法。
［項目１７］
上記パターン層が、上記複数のトレンチの内部に、整列された複数のブロックのグリッドを含み、複数のバイアのラインが、上記整列された複数のブロックの間で、上記複数のトレンチ内部に形成される項目１５または１６に記載の方法。
［項目１８］
上記パターン層が、２つのメサの間に隔離トレンチを含み、上記隔離トレンチが、上記複数のラインフィーチャに実質的に直交し、複数のバイアのラインが、上記隔離トレンチと上記複数のトレンチとの交点に形成される項目１５から１７のいずれか一項に記載の方法。
［項目１９］
デバイス層上の複数のラインフィーチャの間に散在された複数のトレンチを有する格子パターンと、
上記格子パターンおよび上記デバイス層の上方に配設されたパターン層であって、間に１つまたは複数のギャップを有する複数のパターン構造を備えるパターン層と、
上記複数のトレンチと上記１つまたは複数のギャップとの交点にあるバイアであって、パターン忠実性を有し、サブレゾリューションフィーチャサイズを備えるバイアとを備えるデバイス構造。
［項目２０］
上記サブレゾリューションフィーチャサイズが、２０ナノメートル以下のフィーチャサイズを備える項目１９に記載のデバイス構造。
［項目２１］
上記サブレゾリューションフィーチャサイズが、１９３ｎｍリソグラフィまたはＥＵＶリソグラフィを使用して平坦な基板上に印刷されるのと同様の形状のフィーチャへのフィーチャサイズサブレゾリューションを含む項目１９または２０に記載のデバイス構造。
［項目２２］
上記サブレゾリューションフィーチャサイズが、４０ナノメートルのハーフピッチへのフィーチャサイズサブレゾリューションを含む項目１９から２１のいずれか一項に記載のデバイス構造。
［項目２３］
上記複数のパターン構造が、第１および第２のメサを備え、上記１つまたは複数のギャップが、上記第１のメサと上記第２のメサの間に隔離トレンチを含み、上記バイアが、入れ子型のバイアのラインを含む項目１９から２２のいずれか一項に記載のデバイス構造。
［項目２４］
上記複数のパターン構造が、ラインフィーチャのアレイを備え、上記１つまたは複数のギャップが、上記ラインフィーチャの間に散在された複数のトレンチを含み、上記バイアが、バイアのグリッドを含む項目１９から２３のいずれか一項に記載のデバイス構造。
［項目２５］
上記複数のパターン構造が、整列された複数のブロックのグリッドを備え、上記１つまたは複数のギャップが、整列された複数のブロックの上記グリッドの間のギャップを備え、上記バイアが、入れ子型のバイアの複数のラインを備える項目１９から２４のいずれか一項に記載のデバイス構造。
【図１Ａ】
0006465418.tif 000002
【図１Ｂ】
0006465418.tif 000003
【図１Ｃ】
0006465418.tif 000004
【図１Ｄ】
0006465418.tif 000005
【図２Ａ】
0006465418.tif 000006
【図２Ｂ】
0006465418.tif 000007
【図３Ａ】
0006465418.tif 000008
【図３Ｂ】
0006465418.tif 000009
【図３Ｃ】
0006465418.tif 000010
【図３Ｄ】
0006465418.tif 000011
【図４】
0006465418.tif 000012
【図５】
0006465418.tif 000013
【図６Ａ】
0006465418.tif 000014
【図６Ｂ】
0006465418.tif 000015
【図６Ｃ】
0006465418.tif 000016
【図７Ａ】
0006465418.tif 000017
【図７Ｂ】
0006465418.tif 000018
【図７Ｃ】
0006465418.tif 000019
【図８Ａ】
0006465418.tif 000020
【図８Ｂ】
0006465418.tif 000021
【図８Ｃ】
0006465418.tif 000022
【図９Ａ】
0006465418.tif 000023
【図９Ｂ】
0006465418.tif 000024
【図９Ｃ】
0006465418.tif 000025
【図１０】
0006465418.tif 000026
【図１１】
0006465418.tif 000027