(57)【特許請求の範囲】
【請求項１】
周期Ｔのクロック信号が入力され、時間τだけ遅延させる遅延回路と、
前記クロック信号と前記遅延回路からの信号とが入力され、前記クロック信号と前記遅延回路からの信号との排他的論理和となる信号を出力する排他的論理和回路と、
逓倍信号補正部を有し、前記排他的論理和回路からの信号が入力され、入力された信号を補正して出力する信号補正回路と、
前記信号補正回路からの信号を整形する波形整形回路と、
を含み、
前記時間τの長さは、ｎ×Ｔ／４（ｎは整数）を除く長さであり、
前記信号補正回路は、前記時間τに基づく第１周波数の信号よりも、Ｔ／２に基づく第２周波数の信号を減衰させ、
前記逓倍信号補正部は、時間軸上でパルス幅τ１を持つパルスが周期Ｔ／ｍ（ｍ≠２）で周期的に配列されているとともに、前記パルス幅τ１と前記周期Ｔ／ｍがτ１／（Ｔ／ｍ）≠０．５の関係を満足する信号が入力され、前記周期Ｔ／ｍ（ｍ≠２）に基づく第３周波数の信号よりも、前記パルス幅τ１、及び、Ｔ／ｍ−τ１の少なくとも一方に基づく第４周波数の信号のうち少なくとも一方を減衰させる、周波数逓倍回路。
【請求項２】
前記逓倍信号補正部は、前記排他的論理和回路からの信号が伝達される信号線と基準電位との間に接続された、第２インダクター及び第３静電容量回路が直列接続されている第２直列回路を含む、請求項１に記載の周波数逓倍回路。
【請求項３】
前記第３静電容量回路は、可変容量素子を含む、請求項２に記載の周波数逓倍回路。
【請求項４】
前記パルス幅τ１及びＴ／ｍ−τ１の少なくとも一方に基づく第３制御信号を生成する第３補正信号生成回路をさらに含み、
前記第３静電容量回路は、前記第３制御信号に基づいて容量値が制御される、請求項２又は３に記載の周波数逓倍回路。
【請求項５】
前記信号補正回路は、前記第１周波数の信号を通過させるとともに、前記第２周波数の
信号を減衰させるフィルター回路を含む、請求項１ないし４のいずれか１項に記載の周波数逓倍回路。
【請求項６】
前記信号補正回路は、前記排他的論理和回路からの信号が伝達される信号線と基準電位との間に接続された、第１インダクター及び第１静電容量回路が直列接続されている第１直列回路を含む、請求項１ないし４のいずれか１項に記載の周波数逓倍回路。
【請求項７】
Ｔ／２に基づく第１制御信号を生成する第１補正信号生成回路をさらに含み、
前記第１静電容量回路は、前記第１制御信号に基づいて容量値が制御される、請求項６に記載の周波数逓倍回路。
【請求項８】
周期Ｔのクロック信号が入力され、時間τだけ遅延させる遅延回路と、
前記クロック信号と前記遅延回路からの信号とが入力され、前記クロック信号と前記遅延回路からの信号との排他的論理和となる信号を出力する排他的論理和回路と、
前記排他的論理和回路からの信号が伝達される信号線と基準電位との間に接続された、第１インダクター及び第１静電容量回路が直列接続されている第１直列回路を含み、前記排他的論理和回路からの信号が入力され、入力された信号を補正して出力する信号補正回路と、
Ｔ／２に基づく第１制御信号を生成する第１補正信号生成回路と、
を含み、
前記時間τの長さは、ｎ×Ｔ／４（ｎは整数）を除く長さであり、
前記信号補正回路は、前記時間τに基づく第１周波数の信号よりも、Ｔ／２に基づく第２周波数の信号を減衰させ、
前記第１静電容量回路は、前記第１制御信号に基づいて容量値が制御される、周波数逓倍回路。
【請求項９】
前記第１静電容量回路は、可変容量素子を含む、請求項６ないし８のいずれか１項に記載の周波数逓倍回路。
【請求項１０】
前記第１直列回路と並列に接続された第２静電容量回路をさらに含む、請求項６ないし９のいずれか１項に記載の周波数逓倍回路。
【請求項１１】
前記第２静電容量回路は、可変容量素子を含む、請求項１０に記載の周波数逓倍回路。
【請求項１２】
前記時間τに基づく第２制御信号を生成する第２補正信号生成回路をさらに含み、
前記第２静電容量回路は、前記第２制御信号に基づいて容量値が制御される、請求項１０又は１１に記載の周波数逓倍回路。
【請求項１３】
請求項１ないし１２のいずれか１項に記載の周波数逓倍回路を含む、電子機器。
【請求項１４】
請求項１ないし１２のいずれか１項に記載の周波数逓倍回路を含む、移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数逓倍回路、電子機器及び移動体に関する。
【背景技術】
【０００２】
発振回路が出力する発振信号から生成されるクロック信号が、様々な製品に用いられている。高周波のクロック信号を生成する場合には、発振信号を周波数逓倍する周波数逓倍回路が用いられている。
【０００３】
特許文献１には、遅延回路と排他的論理和を出力する回路とを用いた周波数逓倍器が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２２９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の周波数逓倍器では、２逓倍よりも大きな逓倍数とするためには、遅延回路と排他的論理和を出力する回路とを複数段用いなければならないので、回路構成が複雑になってしまう可能性があった。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明のいくつかの態様によれば、簡易な構成で周波数を逓倍できる、周波数逓倍回路、電子機器及び移動体を提供することができる。
【課題を解決するための手段】
【０００７】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することが可能である。
【０００８】
［適用例１］
本適用例に係る周波数逓倍回路は、周期Ｔのクロック信号が入力され、時間τだけ遅延させる遅延回路と、前記クロック信号と前記遅延回路からの信号とが入力され、前記クロック信号と前記遅延回路からの信号との排他的論理和となる信号を出力する排他的論理和回路と、前記排他的論理和回路からの信号が入力され、入力された信号を補正して出力する信号補正回路と、を含み、前記時間τの長さは、ｎ×Ｔ／４（ｎは整数）を除く長さであり、前記信号補正回路は、前記時間τに基づく第１周波数の信号よりも、Ｔ／２に基づく第２周波数の信号を減衰させる、周波数逓倍回路である。
【０００９】
時間τに基づく第１周波数の信号は、１／（２×τ）を第１周波数とする信号である。Ｔ／２に基づく第２周波数の信号は、２／Ｔを第２周波数とする信号である。
【００１０】
本適用例によれば、信号補正回路によって不要な周波数成分である第２周波数の成分が減衰されるので、第１周波数の出力信号を得ることができる。したがって、簡易な構成で周波数を逓倍できる周波数逓倍回路を実現できる。
【００１１】
［適用例２］
上述の適用例において、前記信号補正回路は、前記第１周波数の信号を通過させるとと
もに、前記第２周波数の信号を減衰させるフィルター回路を含んでもよい。
【００１２】
本適用例によれば、第１周波数の信号を通過させるとともに、第２周波数の信号を減衰させるフィルター回路を有しているので、第１周波数の出力信号を得ることができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路を実現できる。
【００１３】
［適用例３］
上述の適用例において、前記信号補正回路は、前記排他的論理和回路からの信号が伝達される信号線と基準電位との間に接続された、第１インダクター及び第１静電容量回路が直列接続されている第１直列回路を含んでもよい。
【００１４】
本適用例によれば、例えば、第１直列回路の直列共振周波数を第２周波数とすることによって、第２周波数の信号を減衰させることができるので、第１周波数の出力信号を得ることができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路を実現できる。
【００１５】
［適用例４］
上述の適用例において、前記第１静電容量回路は、可変容量素子を含んでもよい。
【００１６】
本適用例によれば、減衰させることができる周波数を調整できるので、信号補正回路の周波数特性を、例えば、クロック信号の周波数に応じて変更することができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路を実現できる。
【００１７】
［適用例５］
上述の適用例において、Ｔ／２に基づく第１制御信号を生成する第１補正信号生成回路をさらに含み、前記第１静電容量回路は、前記第１制御信号に基づいて容量値が制御されてもよい。
【００１８】
本適用例によれば、信号補正回路の周波数特性を、クロック信号の周波数に応じて変更することができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路を実現できる。
【００１９】
［適用例６］
上述の適用例において、前記第１直列回路と並列に接続された第２静電容量回路をさらに含んでもよい。
【００２０】
本適用例によれば、例えば、第１直列回路の第１インダクターと第２静電容量回路との並列共振周波数を第１周波数とすることによって、第１周波数の信号を通過させることができるので、第１周波数の出力信号を得ることができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路を実現できる。
【００２１】
［適用例７］
上述の適用例において、前記第２静電容量回路は、可変容量素子を含んでもよい。
【００２２】
本適用例によれば、通過させることができる周波数を調整できるので、信号補正回路の周波数特性を、例えば、時間τの長さに応じて変更することができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路を実現できる。
【００２３】
［適用例８］
上述の適用例において、前記時間τに基づく第２制御信号を生成する第２補正信号生成
回路をさらに含み、前記第２静電容量回路は、前記第２制御信号に基づいて容量値が制御されてもよい。
【００２４】
本適用例によれば、信号補正回路の周波数特性を、時間τの長さに応じて変更することができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路を実現できる。
【００２５】
［適用例９］
上述の適用例において、前記信号補正回路からの信号を矩形波に整形する波形整形回路をさらに含み、前記信号補正回路は、逓倍信号補正部を有し、前記逓倍信号補正部は、時間軸上でパルス幅τ１を持つパルスが周期Ｔ／ｍ（ｍ≠２）で周期的に配列されているとともに、前記パルス幅τ１と前記周期Ｔ／ｍがτ１／（Ｔ／ｍ）≠０．５の関係を満足する信号が入力され、前記周期Ｔ／ｍ（ｍ≠２）に基づく第３周波数の信号よりも、前記波形整形回路の出力信号の時間軸上でのパルス幅τ１、及び、Ｔ／ｍ−τ１の少なくとも一方に基づく第４周波数の信号のうち少なくとも一方を減衰させてもよい。
【００２６】
Ｔ／ｍに基づく第３周波数の信号は、ｍ／Ｔを第３周波数とする信号である。パルス幅τ１の時間幅に基づく第４周波数の信号は、１／（２×τ１）を第４周波数とする信号である。Ｔ／ｍ−τ１の時間幅に基づく第４周波数の信号は、１／（２×（Ｔ／ｍ−τ１））を第４周波数とする信号である。
【００２７】
本適用例によれば、逓倍信号補正部で不要な周波数成分である第４周波数の成分が減衰されるので、デューティー比が改善された第３周波数の出力信号を得ることができる。したがって、簡易な構成でデューティー比を改善できる、周波数逓倍回路を実現できる。
【００２８】
［適用例１０］
上述の適用例において、前記逓倍信号補正部は、前記排他的論理和回路からの信号が伝達される信号線と基準電位との間に接続された、第２インダクター及び第３静電容量回路が直列に接続されている第２直列回路を含んでもよい。
【００２９】
本適用例によれば、例えば、第２直列回路の直列共振周波数を第４周波数とすることによって、第４周波数の信号を減衰させることができるので、デューティー比が改善された第３周波数の出力信号を得ることができる。したがって、簡易な構成でデューティー比を改善できる、周波数逓倍回路を実現できる。
【００３０】
［適用例１１］
上述の適用例において、前記第３静電容量回路は、可変容量素子を含んでもよい。
【００３１】
本適用例によれば、減衰させることができる周波数を調整できるので、信号補正回路の周波数特性を、例えば、波形整形回路又は信号補正回路の逓倍回路部からの出力信号のデューティー比のずれに応じて変更することができる。したがって、簡易な構成でデューティー比を改善できる、周波数逓倍回路を実現できる。
【００３２】
［適用例１２］
上述の適用例において、前記パルス幅τ１及びＴ／ｍ−τ１の少なくとも一方に基づく第３制御信号を生成する第３補正信号生成回路をさらに含み、前記第３静電容量回路は、前記第３制御信号に基づいて容量値が制御されてもよい。
【００３３】
本適用例によれば、信号補正回路の周波数特性を、波形整形回路の出力信号のデューティー比のずれや、逓倍回路部から出力された信号のデューティー比のずれに応じて変更す
ることができる。したがって、簡易な構成でデューティー比を改善できる、周波数逓倍回路を実現できる。
【００３４】
［適用例１３］
本適用例に係る電子機器は、上述のいずれかの周波数逓倍回路を含む、電子機器である。
【００３５】
［適用例１４］
本適用例に係る移動体は、上述のいずれかの周波数逓倍回路を含む、移動体である。
【００３６】
これらの電子機器及び移動体によれば、簡易な構成で周波数を逓倍できる周波数逓倍回路を含んでいるので、簡易な構成で電子機器及び移動体を実現できる。
【図面の簡単な説明】
【００３７】
【図１】第１実施形態に係る周波数逓倍回路の回路図である。
【図２】クロック信号と時間τとの関係の例を模式的に示すグラフである。
【図３】信号補正回路の伝達特性を示すグラフである。
【図４】本実施形態における波形例を示すグラフである。
【図５】第２実施形態に係る周波数逓倍回路の回路図である。
【図６】周波数逓倍回路の出力信号の例を模式的に示すグラフである。
【図７】第３実施形態に係る周波数逓倍回路の回路図である。
【図８】本実施形態に係る電子機器の機能ブロック図である。
【図９】電子機器の一例であるスマートフォンの外観の一例を示す図である。
【図１０】本実施形態に係る移動体の一例を示す図（上面図）である。
【発明を実施するための形態】
【００３８】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３９】
１．周波数逓倍回路
１−１．第１実施形態
図１は、第１実施形態に係る周波数逓倍回路１の回路図である。
【００４０】
本実施形態に係る周波数逓倍回路１は、遅延回路５０と、排他的論理和回路６０と、信号補正回路１０を含んでいる。図１に示される例では、周波数逓倍回路１は、波形整形回路２０をさらに含んでいる。
【００４１】
遅延回路５０は、周期Ｔのクロック信号が入力され、時間τだけ遅延させる。図１に示される例では、入力端子ＩＮから入力されるクロック信号が、遅延回路５０に入力される。遅延回路５０は、遅延させた信号を排他的論理和回路６０に出力する。
【００４２】
排他的論理和回路６０は、クロック信号と遅延回路５０からの信号とが入力され、クロック信号と遅延回路５０からの信号との排他的論理和となる信号を出力する。図１に示される例では、クロック信号として、入力端子ＩＮから入力されるクロック信号が、排他的論理和回路６０に入力される。排他的論理和回路６０は、出力信号を信号補正回路１０に出力する。
【００４３】
信号補正回路１０は、排他的論理和回路６０からの信号が入力され、入力された信号を
補正して出力する。図１に示される例では、排他的論理和回路６０からの信号が、容量素子Ｃｄｃ１を介して信号補正回路１０に入力される。信号補正回路１０は、補正された信号を、容量素子Ｃｄｃ２を介して波形整形回路２０に出力する。容量素子Ｃｄｃ１及び容量素子Ｃｄｃ２は、直流成分を除去するＤＣカット容量として機能する。
【００４４】
図１に示される例では、信号補正回路１０は、信号が伝達される信号線と基準電位との間に接続された、第１インダクターＬ１及び第１静電容量回路Ｃ１の第１直列回路１１を含んでいる。第１直列回路１１は、直列共振周波数を持つ直列共振回路である。また、第１直列回路１１は、第１静電容量回路Ｃ１と並列に接続された抵抗Ｒ１をさらに含んでいる。本実施形態における基準電位は、接地電位ＧＮＤである。なお、第１静電容量回路Ｃ１は、一定の静電容量値を持つ１つ以上の静電容量素子や、可変の静電容量を持つ１つ以上の可変容量素子で構成されていても、それらを組み合わせて構成されていてもよい。
【００４５】
図１に示される例では、信号補正回路１０は、第１直列回路１１と並列に接続された第２静電容量回路Ｃ２をさらに含んでいる。第１直列回路１１の第１インダクターＬ１と第２静電容量回路Ｃ２とは、並列共振周波数を持つ並列共振回路を構成する。なお、第２静電容量回路Ｃ２は、一定の静電容量値を持つ１つ以上の静電容量素子や、可変の静電容量を持つ１つ以上の可変容量素子で構成されていても、それらを組み合わせて構成されていてもよい。
【００４６】
波形整形回路２０は、信号補正回路１０からの信号を矩形波に整形する。図１に示される例では、波形整形回路２０は、直列に接続されたインバーターＩｎｖ１及びインバーターＩｎｖ２を含んでいる。波形整形回路２０には、信号補正回路１０の出力信号が容量素子Ｃｄｃ２を介して入力され、整形された信号を出力端子ＯＵＴに出力する。
【００４７】
図２は、クロック信号と時間τとの関係の例を模式的に示すグラフである。図２の上から順に、入力端子ＩＮの波形（クロック信号）、遅延回路５０の出力ノードであるノードＡの波形、排他的論理和回路６０の出力ノードであるノードＢの波形を表す。図２の各グラフにおいて、横軸は時間、縦軸は電圧を表す。
【００４８】
図２に示される例では、クロック信号は、時間軸上でパルス幅Ｔ／２を持つパルスが周期Ｔで周期的に配列されている。図２に示される例では、例えば、信号の立ち上がりタイミングである時刻ｔ１から次の立ち上がりタイミングである時刻ｔ５までが１周期である。パルス幅Ｔ／２は、ハイレベルの電圧となる期間の長さである。図２に示される例では、例えば、信号の立ち上がりタイミングである時刻ｔ１から次の立ち下がりタイミングである時刻ｔ３までの時間がパルス幅Ｔ／２である。
【００４９】
図２に示される例では、遅延回路５０における遅延時間である時間τの長さは、Ｔ／８であり、周波数逓倍回路１は、周波数を２逓倍する回路である。通常、周波数を２逓倍する場合には、時間τの長さはＴ／４とするが、図２に示される例では、時間τの長さをＴ／４と異ならせている。すなわち、２逓倍する周波数逓倍回路において、１周期あたりのパルス幅の割合であるデューティー比（図２に示される例のデューティー比は、τ／（Ｔ／２）＝（Ｔ／８）／（Ｔ／２）＝０．２５）を、０．５と異ならせている。本発明における周波数逓倍回路では、時間τの長さを適宜選択することによって、逓倍数を選択することができる。なお、時間τの長さは、ｎ×Ｔ／４（ｎは整数）を除く長さであればよい。
【００５０】
信号補正回路１０は、時間τに基づく第１周波数の信号よりも、Ｔ／２に基づく第２周波数の信号を減衰させる。信号補正回路１０の周波数特性（伝達特性）は、帯域通過特性でも帯域除去特性でもよい。
【００５１】
時間τに基づく第１周波数の信号は、１／（２×τ）を第１周波数とする信号である。Ｔ／２に基づく第２周波数の信号は、２／Ｔを第２周波数とする信号である。
【００５２】
図３は、信号補正回路１０の伝達特性を示すグラフである。図３の横軸は周波数、縦軸は電圧増幅率（Ｓ２１）を表す。図３に示される例では、信号補正回路１０の電圧増幅率は、周波数ｆ１で極大値をとり、周波数ｆ２で極小値をとる。周波数ｆ１は、第１インダクターＬ１と第２静電容量回路Ｃ２との並列共振回路の並列共振周波数に相当する周波数である。周波数ｆ２は、第１直列回路１１の直列共振周波数に相当する周波数である。
【００５３】
本実施形態においては、周波数ｆ１を１／（２×τ）＝４／Ｔに相当する第１周波数とし、周波数ｆ２を２／Ｔに相当する第２周波数とする。
【００５４】
図４は、本実施形態における波形例を示すグラフである。図４の上から順に、入力端子ＩＮの波形、ノードＡの波形、ノードＢの波形、信号補正回路１０の出力ノードであるノードＣの波形、出力端子ＯＵＴの波形を表す。図４の各グラフにおいて、横軸は時間、縦軸は電圧を表す。
【００５５】
図４における入力端子ＩＮの波形、ノードＡの波形及びノードＢの波形は、図２を用いて説明した振る舞いを表している。
【００５６】
図４に示される例では、ノードＣには、第２周波数の成分が減衰されて、第１周波数の正弦波に近い信号が現れる。波形整形回路２０がノードＣの信号を整形することで、入力端子ＩＮの波形の周波数を４逓倍した波形が出力端子ＯＵＴに現れる。
【００５７】
本実施形態によれば、信号補正回路１０によって不要な周波数成分である第２周波数の成分が減衰されるので、第１周波数の出力信号を得ることができる。すなわち、本実施形態によれば、遅延回路５０と排他的論理和回路６０とを用いた２逓倍の周波数逓倍回路から出力された信号のうち、２逓倍された周波数（第２周波数）の信号を減衰させ、時間τに基づく周波数（第１周波数）の信号を通過させることで、２逓倍以外の周波数を出力することができる周波数逓倍回路１を実現できる。したがって、簡易な構成で周波数を逓倍できる周波数逓倍回路１を実現できる。
【００５８】
本実施形態によれば、例えば、第１直列回路１１の直列共振周波数を第２周波数とすることによって、第２周波数の信号を減衰させることができるので、第１周波数の出力信号を得ることができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路１を実現できる。
【００５９】
本実施形態によれば、例えば、第１直列回路１１の第１インダクターＬ１と第２静電容量回路Ｃ２との並列共振周波数を第１周波数とすることによって、第１周波数の信号を通過させることができるので、第１周波数の出力信号を得ることができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路１を実現できる。
【００６０】
１−２．第２実施形態
図５は、第２実施形態に係る周波数逓倍回路１ａの回路図である。図１に示される構成と同様の構成には同一の符号を付し、詳細な説明を省略する。
【００６１】
本実施形態に係る周波数逓倍回路１ａは、信号補正回路１０ａと、第１補正信号生成回路３０と、第２補正信号生成回路４０と、第３補正信号生成回路７０と、を含んでいる。信号補正回路１０ａは、第１直列回路１１ａと、を含んでいる。
【００６２】
本実施形態に係る周波数逓倍回路１ａの第１静電容量回路Ｃ１は、容量値が可変な可変容量回路で構成されている。図５に示される例では、第１静電容量回路Ｃ１は、可変容量素子を含んで構成されている。第１静電容量回路Ｃ１は、容量値が可変な容量アレイ回路で構成されていてもよい。
【００６３】
本実施形態によれば、減衰させることができる周波数を調整できるので、信号補正回路１０ａの周波数特性（伝達特性）を、例えば、クロック信号の周波数に応じて変更することができる。すなわち、入力されるクロック信号の周波数を変更した場合でも、減衰させることができる周波数を、例えば、入力されるクロック信号が２逓倍された周波数に容易に調整することができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路１ａを実現できる。
【００６４】
本実施形態に係る周波数逓倍回路１ａの第２静電容量回路Ｃ２は、容量値が可変な可変容量回路で構成されている。図５に示される例では、第２静電容量回路Ｃ２は、可変容量素子を含んで構成されている。第２静電容量回路Ｃ２は、容量値が可変な容量アレイ回路で構成されていてもよい。
【００６５】
本実施形態によれば、通過させることができる周波数を調整できるので、信号補正回路１０ａの周波数特性（伝達特性）を、例えば、時間τの長さに応じて変更することができる。すなわち、逓倍周波数を変更した場合でも、通過させることができる周波数を、例えば、逓倍周波数に容易に調整することができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路１ａを実現できる。
【００６６】
第１補正信号生成回路３０は、Ｔ／２に基づく第１制御信号Ｓ１を生成する。第１静電容量回路Ｃ１は、第１制御信号Ｓ１に基づいて容量値が制御される。
【００６７】
図５に示される例では、第１補正信号生成回路３０には、入力端子ＩＮからのクロック信号が入力され、第１直列回路１１の直列共振周波数がＴ／２に基づく周波数に近くなるように第１制御信号Ｓ１を第１静電容量回路Ｃ１の制御端子に出力する。
【００６８】
本実施形態によれば、信号補正回路１０ａの周波数特性（伝達特性）を、クロック信号の周波数に応じて変更することができる。すなわち、入力されるクロック信号の周波数を変更した場合でも、減衰させることができる周波数を、例えば、入力されるクロック信号が２逓倍された周波数に容易に調整することができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路１ａを実現できる。
【００６９】
第２補正信号生成回路４０は、時間τに基づく第２制御信号Ｓ２を生成する。第２静電容量回路Ｃ２は、第２制御信号Ｓ２に基づいて容量値が制御される。
【００７０】
図５に示される例では、第２補正信号生成回路４０には、入力端子ＩＮからのクロック信号が入力され、第１直列回路１１の第１インダクターＬと第２静電容量回路Ｃ２との並列共振回路の並列共振周波数が周期Ｔの時間幅に基づく周波数に近くなるように第２制御信号Ｓ２を第２静電容量回路Ｃ２の制御端子に出力する。
【００７１】
本実施形態によれば、信号補正回路１０ａの周波数特性を、時間τの長さに応じて変更することができる。すなわち、逓倍周波数を変更した場合でも、通過させることができる周波数を、例えば、逓倍周波数に容易に調整することができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路１ａを実現できる。
【００７２】
図６は、周波数逓倍回路１ａの出力信号の例を模式的に示すグラフである。図６の横軸は時間、縦軸は電圧を表す。
【００７３】
周波数逓倍回路１ａの出力信号（波形整形回路２０の出力信号）は、時間軸上でパルス幅τ１を持つパルスが周期Ｔ／ｍで周期的に配列されている。ｍは逓倍数（ｍ≠２の実数）である。本実施形態は４逓倍であるので、ｍ＝４である。
【００７４】
図６に示される例では、例えば、信号の立ち上がりタイミングである時刻ｔ１１から次の立ち上がりタイミングである時刻ｔ１３までが１周期である。パルス幅τ１は、ハイレベルの電圧となる期間の長さである。図６に示される例では、例えば、信号の立ち上がりタイミングである時刻ｔ１１から次の立ち下がりタイミングである時刻ｔ１２までの時間がパルス幅τ１である。出力信号のデューティー比Ｄ１は、１周期あたりのパルス幅τ１の割合であり、以下の式で表される。
【００７５】
Ｄ１＝τ１×ｍ／Ｔ
【００７６】
デューティー比は理想的には０．５であるが、現実の回路では０．５からずれることがしばしばある。上記の例では、波形整形回路２０の出力信号について説明したが、波形整形回路２０は、信号補正回路１０ａからの信号が入力されているため、信号補正回路１０ａからの出力信号についても、同様の形態の出力信号となっている。
【００７７】
信号補正回路１０ａは、排他的論理和回路６０からの入力信号の周波数を逓倍させる逓倍回路部（第１直列回路１１および第１直列回路と並列に接続された第２静電容量回路Ｃ２）と、逓倍回路部からの出力信号のデューティー比を補正する逓倍信号補正部（第２直列回路）とを有する。第２直列回路は、Ｔ／ｍ（ｍ≠２）に基づく第３周波数の信号よりも、波形整形回路２０の出力信号の時間軸上でのパルス幅τ１、及び、Ｔ／ｍ−τ１の少なくとも一方に基づく第４周波数の信号のうち少なくとも一方を減衰させる。
【００７８】
Ｔ／ｍに基づく第３周波数の信号は、ｍ／Ｔを第３周波数とする信号である。パルス幅τ１の時間幅に基づく第４周波数の信号は、１／（２×τ１）を第４周波数とする信号である。Ｔ／ｍ−τ１の時間幅に基づく第４周波数の信号は、１／（２×（Ｔ／ｍ−τ１））を第４周波数とする信号である。
【００７９】
本実施形態によれば、逓倍信号補正部で不要な周波数成分である第４周波数の成分が減衰されるので、デューティー比が改善された第３周波数の出力信号を得ることができる。したがって、簡易な構成でデューティー比を改善できる、周波数逓倍回路１ａを実現できる。特に、第１周波数と第３周波数とを同一にすることによって、デューティー比が改善された所望の逓倍数の出力信号を得ることができる。
【００８０】
信号補正回路１０ａは、排他的論理和回路６０からの信号が伝達される信号線と基準電位との間に接続された、第２インダクターＬ２及び第３静電容量回路Ｃ３の第２直列回路１２を含んでいる。第２直列回路１２は、直列共振周波数を持つ直列共振回路である。また、第２直列回路１２は、第３静電容量回路Ｃ３と並列に接続された抵抗Ｒ２をさらに含んでいる。本実施形態における基準電位は、接地電位ＧＮＤである。なお、第３静電容量回路は、一定の静電容量値を持つ１つ以上の静電容量素子や、可変の静電容量を持つ１つ以上の可変容量素子で構成されていても、それらを組み合わせて構成されていてもよい。
【００８１】
本実施形態によれば、例えば、第２直列回路１２の直列共振周波数を第４周波数とすることによって、第４周波数の信号を減衰させることができるので、デューティー比が改善された第３周波数の出力信号を得ることができる。すなわち、信号補正回路１０ａの逓倍
回路部からの出力信号のデューティー比が変化した場合でも、減衰させることができる周波数を、例えば、パルス幅τ１に基づく周波数（第４周波数）に容易に調整することができる。したがって、簡易な構成でデューティー比を改善できる、周波数逓倍回路１ａを実現できる。
【００８２】
本実施形態に係る周波数逓倍回路１ａの第３静電容量回路Ｃ３は、容量値が可変な可変容量回路で構成されている。図５に示される例では、第３静電容量回路Ｃ３は、可変容量素子を含んで構成されている。第３静電容量回路Ｃ３は、容量値が可変な容量アレイ回路で構成されていてもよい。
【００８３】
本実施形態によれば、減衰させることができる周波数を調整できるので、信号補正回路１０ａの周波数特性（伝達特性）を、例えば、波形整形回路２０又は信号補正回路１０ａの逓倍回路部からの出力信号のデューティー比のずれに応じて変更することができる。すなわち、波形整形回路２０又は信号補正回路１０ａの逓倍回路部からの出力信号のデューティー比が変化した場合でも、減衰させることができる周波数を、例えば、パルス幅τ１に基づく周波数（第４周波数）に容易に調整することができる。したがって、簡易な構成でデューティー比を改善できる、周波数逓倍回路１ａを実現できる。
【００８４】
第３補正信号生成回路７０は、パルス幅τ１及びＴ／ｍ−τ１の少なくとも一方に基づく第３制御信号Ｓ３を生成する。第３静電容量回路Ｃ３は、第３制御信号Ｓ３に基づいて容量値が制御される。
【００８５】
本実施形態によれば、信号補正回路１０ａの周波数特性（伝達特性）を、波形整形回路２０の出力信号のデューティー比のずれや、逓倍回路部から出力された信号のデューティー比のずれに応じて変更することができる。すなわち、波形整形回路２０の出力信号のデューティー比や逓倍回路部からの出力信号のデューティー比が変化した場合でも、減衰させることができる周波数、例えば、パルス幅τ１に基づく周波数（第４周波数）に容易に調整することができる。したがって、簡易な構成でデューティー比を改善できる、周波数逓倍回路１ａを実現できる。
【００８６】
また、第２実施形態においても、第１実施形態と同様の理由により同様の効果を奏する。
【００８７】
１−３．第３実施形態
図７は、第３実施形態に係る周波数逓倍回路１ｂの回路図である。図１に示される構成と同様の構成には同一の符号を付し、詳細な説明を省略する。
【００８８】
本実施形態に係る周波数逓倍回路１ｂは、信号補正回路１０ｂを含んでいる。信号補正回路１０ｂは、第１周波数の信号を通過させるとともに、第２周波数の信号を減衰させるフィルター回路１３を含んでいる。フィルター回路１３の周波数特性（伝達特性）は、帯域通過特性でも帯域除去特性でもよい。なお、フィルター回路１３は、上述の構成に限定されず、例えば、ＳＡＷ共振子を用いたＳＡＷフィルター、トランスバーサル型のＳＡＷフィルター、水晶振動子を用いた水晶フィルター、セラミック振動子を用いたセラミックフィルターや、ＭＥＭＳ（Micro Electro Mechanical Systems）共振子を用いたＭＥＭＳフィルター等を用いてもよい。
【００８９】
図７に示される例では、フィルター回路１３は、信号が伝達される信号経路内に接続された、インダクターＬａ及び第１静電容量回路Ｃ１ａの直列共振回路を含んでいる。インダクターＬａと第１静電容量回路Ｃ１ａとは、直列共振周波数を持つ直列共振回路を構成する。また、フィルター回路１３は、第１静電容量回路Ｃ１ａと並列に接続された抵抗Ｒ
ａをさらに含んでいる。また、フィルター回路１３は、上述の直列共振回路と並列に接続された第２静電容量回路Ｃ２ａをさらに含んでいる。インダクターＬａと第２静電容量回路Ｃ２ａとは、並列共振周波数を持つ並列共振回路を構成する。第１静電容量回路Ｃ１ａ及び第２静電容量回路Ｃ２ａは、容量が可変な可変容量回路で構成されていてもよい。
【００９０】
本実施形態によれば、例えば、フィルター回路１３の並列共振周波数を第２周波数とすることによって、第２周波数の信号を減衰させることができるので、第１周波数の出力信号を得ることができる。すなわち、本実施形態によれば、遅延回路５０と排他的論理和回路６０とを用いた２逓倍の周波数逓倍回路から出力された信号のうち、２逓倍された周波数（第２周波数）の信号を減衰させ、時間τに基づく周波数（第１周波数）の信号を通過させることで、２逓倍以外の周波数を出力することができる周波数逓倍回路１ｂを実現できる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路１ｂを実現できる。
【００９１】
本実施形態によれば、例えば、フィルター回路１３の直列共振周波数を第１周波数とすることによって、第１周波数の信号を通過させることができるので、第１周波数の出力信号を得ることができる。したがって、簡易な構成で周波数を逓倍できる、周波数逓倍回路１ｂを実現できる。
【００９２】
また、第１実施形態においても、第１実施形態及び第２実施形態と同様の理由により同様の効果を奏する。
【００９３】
２．電子機器
図８は、本実施形態に係る電子機器３００の機能ブロック図である。なお、上述された各実施形態と同様の構成には同一の符号を付し、詳細な説明を省略する。
【００９４】
本実施形態に係る電子機器３００は、周波数逓倍回路１、周波数逓倍回路１ａ又は周波数逓倍回路１ｂを含む電子機器３００である。図７に示される例では、電子機器３００は、周波数逓倍回路１、発振回路１００、振動子１１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access
Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、本実施形態に係る電子機器３００は、図７に示される構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
【００９５】
発振回路１００と振動子１１０とは、発振信号を生成する。発振回路１００は、発振信号を周波数逓倍回路１に供給する。
【００９６】
周波数逓倍回路１は、発振回路１００からの発振信号をクロック信号として周波数を逓倍し、出力信号をＣＰＵ３２０だけでなく各部に供給する（図示は省略）。
【００９７】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、周波数逓倍回路１の出力信号をクロックパルスとして用いて各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。
【００９８】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【００９９】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムや
データ等を記憶している。
【０１００】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【０１０１】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１０２】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）や電気泳動ディスプレイ等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。
【０１０３】
そして、音出力部３８０は、スピーカー等の音を出力する装置である。
【０１０４】
本実施形態に係る電子機器３００によれば、簡易な構成で周波数を逓倍できる周波数逓倍回路１、周波数逓倍回路１ａ又は周波数逓倍回路１ｂを含んでいるので、簡易な構成で電子機器３００を実現できる。
【０１０５】
電子機器３００としては種々の電子機器が考えられる。例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、ページャー、リアルタイムクロック装置、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ（point of sale）端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）、発振器等が挙げられる。
【０１０６】
図９は、電子機器３００の一例であるスマートフォンの外観の一例を示す図である。電子機器３００であるスマートフォンは、操作部３３０としてボタンを、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるスマートフォンは、簡易な構成で周波数を逓倍できる周波数逓倍回路１、周波数逓倍回路１ａ又は周波数逓倍回路１ｂを含んでいるので、簡易な構成で電子機器３００を実現できる。
【０１０７】
３．移動体
図１０は、本実施形態に係る移動体４００の一例を示す図（上面図）である。なお、上述された各実施形態と同様の構成には同一の符号を付し、詳細な説明を省略する。
【０１０８】
本実施形態に係る移動体４００は、周波数逓倍回路１、周波数逓倍回路１ａ又は周波数逓倍回路１ｂを含む移動体４００である。図１０には、発振回路１００が出力するクロック信号に基づいて、各構成に出力信号を出力する周波数逓倍回路１を含んで構成されている移動体４００が示されている。また、図１０に示される例では、移動体４００は、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０、コントローラー４３０、コントローラー４４０、バッテリー４５０
及びバックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態に係る移動体４００は、図１０に示される構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
【０１０９】
本実施形態に係る移動体４００によれば、簡易な構成で周波数を逓倍できる周波数逓倍回路１、周波数逓倍回路１ａ又は周波数逓倍回路１ｂを含んでいるので、簡易な構成で移動体４００を実現できる。
【０１１０】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１１１】
以上、本実施形態あるいは変形例について説明したが、本発明はこれら本実施形態あるいは変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。
【０１１２】
本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１１３】
１，１ａ，１ｂ…周波数逓倍回路、１０，１０ａ，１０ｂ…信号補正回路、１１，１１ａ…第１直列回路、１２…第２直列回路、１３…フィルター回路、２０…波形整形回路、３０…第１補正信号生成回路、４０…第２補正信号生成回路、５０…遅延回路、６０…排他的論理和回路、３００…電子機器、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、３８０…音声出力部、４００…移動体、４２０…コントローラー、４３０…コントローラー、４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー、Ａ，Ｂ，Ｃ…ノード、Ｃｄｃ１，Ｃｄｃ２…容量素子、Ｃ１，Ｃ１ａ…第１静電容量回路、Ｃ２，Ｃ２ａ…第２静電容量回路、Ｃ３…第３静電容量回路、ＩＮ…入力端子、Ｉｎｖ１，Ｉｎｖ２…インバーター、Ｌ１…第１インダクター、Ｌ２…第２インダクター、Ｌａ…インダクター、ＯＵＴ…出力端子、Ｒ１，Ｒ２，Ｒａ…抵抗、Ｓ１…第１制御信号、Ｓ２…第２制御信号、Ｓ３…第３制御信号
【図１】
0006465270.tif 000002
【図２】
0006465270.tif 000003
【図３】
0006465270.tif 000004
【図４】
0006465270.tif 000005
【図５】
0006465270.tif 000006
【図６】
0006465270.tif 000007
【図７】
0006465270.tif 000008
【図８】
0006465270.tif 000009
【図９】
0006465270.tif 000010
【図１０】
0006465270.tif 000011