【事件の表示】
　商願２００４−７３４０１拒絶査定不服審判事件について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　本願商標 
 本願商標は、「ＤＴＭＯＳ」の文字を標準文字で表してなり、第９類「配電用又は制御用の機械器具，回転変流機，調相機，電池，電気磁気測定器，電線及びケーブル，電気アイロン，電気式ヘアカーラー，電気ブザー，電気通信機械器具，電子応用機械器具及びその部品，磁心，抵抗線，電極」を指定商品として、平成１６年８月６日に登録出願されたものである。
　
第２　原査定の拒絶の理由の要旨
 　原査定は、「本願商標は、、『Ｄｙｎａｍｉｃ　Ｔｈｒｅｓｈｏｌｄ　ＭＯＳ（もしくはＭＯＳＦＥＴ）』の略語、即ち『しきい値電圧をダイナミックに制御できる金属酸化膜半導体（ＭＯＳ）』もしくは『しきい値電圧をダイナミックに制御できる金属酸化膜半導体を基本にしたトランジスター（ＭＯＳＦＥＴ）』を意味し、ＭＯＳ構造の一種であり、情報通信等の商品に使用されていることからすれば、本願商標を本願指定商品中上記構造を有する商品に使用したときは、単に商品の品質を表示するにすぎないものと認める。したがって、本願商標は、商標法第３条第１項第３号に該当し、前記商品以外の商品に使用するときは、商品の品質の誤認を生じさせるおそれがあるから、商標法第４条第１項第１６号に該当する。」旨認定、判断し、本願を拒絶したものである。
　
第３　当審における証拠調べ通知
　本願商標を構成する「ＤＴＭＯＳ」の文字に関して、インターネット情報等によれば、以下の事実が認められる。
　
１　「株式会社 リアライズ理工センター」のホームページ（以下、ＨＰという。）内の「DTMOSを考える　NTTシステムエレクトロニクス研究所　道関隆国」の標題で「1．DTMOSおよびそのクセ 〜MOSFETのしきい値電圧を動作とともに可変にするダイナミック型しきい値MOS（DTMOS）3)は〜DTMOSを図1に示します。 DTMOSは，従来，主としてボディの電位固定にしか使われていなかった4番目のボディ端子を，〜DTMOSは，オフ状態のリーク電流を増加させずに，〜DTMOS，および，ボディを〜DTMOSは， 可変しきい値化により，〜DTMOSをCMOS論理回路に適用したのでは， DTMOSのクセを見抜いたことにはなりません。以下では，DTMOSの代表的なクセを述べます。〜DTMOSへの印加電圧を増加させない場合でも，DTMOSで多段のCMOS回路を構成した時点で，〜」との記載。
（http://www.realize-at.jp/items/bt/128-129/3/index.html）
２　同上ＨＰ内の「これからの低電圧・低消費電力デバイスを考える〜東京大学生産技術研究所 教授　桜井貴康」の標題で「特に0.5V程度のPN接合のファオワード電流が小さい範囲ではゲート電極とバックゲートを短絡して使うDTMOSというアイデアが面白い。」との記載。
（http://www.realize-at.jp/items/bt/128-129/1/index.html）
３　「東京大学　高宮研究室」のＨＰ内の「エリアペナルティとボディ遅延を考慮したDTMOS 技術の有用性の検討」の標題で「DTMOS は基板バイアス係数〜が高いほど駆動電流が高まる．〜DTMOSではボディRC 遅延を低減するため〜DTMOS 技術の真の有用性は不透明である．そこでレイアウト面積一定条件下でDTMOS〜と従来型MOSFET〜の駆動電流を比較した．〜DTMOS は従来型MOSFETより常に駆動電流が高い．」との記載。
（http://icdesign.iis.u-tokyo.ac.jp/2000_2.pdf）
４　同ＨＰ内の「AB-DTMOSと従来型DTMOSの基板バイアス係数の比較」の標題で「DTMOSの高駆動電流化の指針は〜DTMOS [1]と従来型DTMOSのγを解析式と〜従来型DTMOS のVth は〜従来型DTMOS は均一チャネルプロファイルを〜従来型DTMOSの2 倍のγを持つことが〜従来型DTMOSではチャネル濃度を〜従来型DTMOSの2倍のγを持つため、〜レトログレードチャネルDTMOSとの比較〜従来型DTMOS に比べ急峻なステップ形状の〜」との記載。
（http://icdesign.iis.u-tokyo.ac.jp/1998_7.pdf）
５　「シャープ株式会社」のＨＰ内の「超低消費電力LSI のためのCMOS デバイス技術」の標題で「新しい構造のCMOS デバイス技術を用いた超低消費電力LSI技術の検討を行った結果，バルクSi基板を用いたダイナミックスレッショルドMOSFET（B−DTMOS）により従来構造MOSFETと比較して同一の動作速度で約1/2の低消費電力化が可能となることがわかった。」との記載。
（http://www.sharp.co.jp/corporate/rd/journal-79/14-4-2a.htm）
６　「NII論文情報ナビゲータ」のＨＰ内の「CiNii - DTMOSのドレイン電流特性のデザインパラメータ依存性とその最適化」の標題で「３次元シミュレーションを用いてDTMOSの電流電圧特性の実測値との比較検討を行い、DTMOS特有の性質についての検討をおこなった。DTMOSではチャネルの横の部分において〜」との記載。
（http://ci.nii.ac.jp/naid/110003294381）
７　同ＨＰ内の「CiNii - 基板バイアス効果の大きい高性能EIB-DTMOSの提案と実証」の標題で「基板バイアス効果が大きく低Vthの超低消費電力高性能Electrically Induced Body (EIB)-DTMOSを提案し, デバイス試作により実証した. EIB-DTMOSはSOI中のバック界面に電気的に誘起した急峻なプロファイルの〜」との記載。
（http://ci.nii.ac.jp/naid/110003310189）
８　「株式会社サイエンスフォーラム」のＨＰ内の「フォーラムレター　第１９期第１回例会報告」の標題で「B-DTMOSの技術優位性を論証〜B-DTMOSはＳＯＩ基板で提案〜一つの基板上に同じプロセスでDT-MOS と普通のMOSを作れる〜、B-DTMOS にLCSED構造を用いることで、〜B-DTMOSと通常のMOSを比較すると、〜B-DTMOSは低オフリークで高駆動力化が可能である」との記載。
（http://www.science-forum.co.jp/jst_forum/forum-letter/103.pdf）
９　「社団法人 応用物理学会」のＨＰ内の「SiGeチャネルヘテロ構造CMOS」の標題で「〜低電圧でも高速に動作する集積回路実現を目指して，新材料であるSiGeをチャネル領域に導入したヘテロDTMOSを提案し，その優位性を従来の〜」との記載。
（http://www.jsap.or.jp/ap/2004/ob7309/p731196.html）
１０　「電子情報通信学会」のＨＰ内の「研究会（講演）」の「タイトル」中には「3次元型トランジスタFinFETを用いたDTMOS(FinFET型DTMOS)によるシステムLSIの高密度設計法−パターン面積の縮小効果の見積もり−○廣島 佑・渡辺重佳・岡本恵介・小泉圭輔（湘南工科大）」との記載及び「抄録」中には「しきい値電圧を動的に変化させるDTMOSを、３次元型トランジスタFinFETを用いて実現した場合のシステムLSI設計法、... 」との記載。
（http://www.ieice.org/ken/program/index.php?search_mode=formyear=21pskey=author%3A%22%9CA%93%87+%97C%22ps2=1layout=lang=）
１１　「電子情報通信学会 集積回路研究専門委員会（ICD）」のＨＰ内の「ICD主催研究会プログラム」中に「0.5V動作LSIを実現するB-DTMOSトランジスタ技術と適応制御型電源システム」との記載及び「Bulk-DTMOSトランジスタと適応制御型電源システムにより、0.5V動作の超低消費電力LSI回路を実現した。Bulk-DTMOSトランジスタは、従来のMOSトランジスタに比べ、...」との記載。
（http://icd.ac.isp.ne.jp/ja/meeting/program.php3?workshop_id=0310program_id=26）
１２　「近畿大学　電子システム情報工学科」のＨＰ内の「内存ラティラル・バイポーラ・トランジスタの駆動力を用いた CMOS/SOIインバータの回路シミュレーション−Ｉ」の標題で「まず、DTCMOSインバータは消費電力が大きく実用的でないことが示された。一方、LBCMOSインバータは、DTCMOSインバータと比べて、5.534fF(同インバータのゲート容量)×100 の大きな容量負荷に対して、スピードは1/1.6 倍で劣るものの、1/30 という低いエネルギーの動作となった。」との記載。
（http://www.info.waka.kindai.ac.jp/~akino/download/VLD-H15-okinawa-I_revised_edition.pdf）
１３　同ＨＰ内の「ラティラル・バイポーラ・トランジスタの駆動力を使った高速で低エネルギーなCMOS インバータ回路」の標題で「DTMOS[3]では、nチャンネルのゲート端子へ正の入力電圧印可は、即ち構造的に内存するnpn のベース・エミッタ、即ち... とドレインの端子が零バイアスの時、DTMOS がオフ状態でも、サブストレート、即ちベース、且つゲートの端子に閾値電圧より小...」との記載。
（www.info.waka.kindai.ac.jp/~akino/download/VLD-H15-karuizawa-revised-edition.pdf）
１４　「富士通株式会社」のＨＰ内のプレスリリースには「Si-MOSトランジスタで、従来比2倍の最高発振周波数185GHzを実現」の標題で「相互コンダクタンスを大きくするため、ボディーとゲートを電気的に接続したDynamic Threshold MOS(以下DTMOS)構造を採用しました。」との記載。
（http://pr.fujitsu.com/jp/news/2001/12/5-1.html）
１５　「東京大学 生産技術研究所 桜井研究室」のＨＰ内の招待論文「システムLSI 設計の現状と課題」には「ゲートとボディーを結線してダイナミックにしきい値電圧を制御して使うDTMOS などに期待が集まっている。」との記載、図表の標題として「Dynamic Threshold MOSFET (DTMOS)」との記載及び図表の説明として「F.Assaderaghi et al.,A Dynamic Threshold Voltage MOSFET (DTMOS) for Very Low Voltage Operation,」との記載。
（http://lowpower.iis.u-tokyo.ac.jp/SPN/1999/19990041.pdf）
１６　同ＨＰ内の「高集積システム LSI の動向と低消費電力化対応技術」には「DTMOS などの特殊デバイスでは順方向にバイアスされた接合電流リークも問題となる。」との記載。
（http://lowpower.iis.u-tokyo.ac.jp/SPN/1999/19990141.pdf）
１７　「東京大学　高宮研究室」のＨＰ内の「エリアペナルティとボディ遅延を考慮したDTMOS技術の有用性の検討」と題して「DTMOSは基板バイアス係数γが高いほど駆動電流が高まる．我々は高γと低Vth が両立できるEIB-DTMOS を提案した．しかしDTMOSではボディRC 遅延を低減するため〜エリアペナルティが無視できずDTMOS技術の真の有用性は不透明である．そこでレイアウト面積一定条件下でDTMOSと従来型MOSFETの駆動電流を比較した．」との記載。
（http://icdesign.iis.u-tokyo.ac.jp/2000_2.pdf）
１８　「組み込みネットニュース」のＨＰ内の「富士通研，最大発振周波数185GHzのMOSトランジスタを開発」と題して「今回の製品は，SOI(Si on insulator)基板を採用している．通常のシリコン基板と比べて，トランジスタの寄生容量を低減できる．また，DTMOS(dynamic threshold MOS)構造を採用している．」との記載。
（www.kumikomi.net/article/news/2001/12/05_04.html）
１９　「EDリサーチ社」のＨＰ内の「松下電器産業、新構造トランジスタで0.5V低電圧動作実現」と題して「さらに、ゲート電圧をSi基板にも同時に印加するDTMOS構造にし、SiとSiGe層のエネルギ差を拡大することで、電流経路の閾値を低下させている。」との記載。
（http://www.edresearch.co.jp/mtb/0206/094.html）
２０　特許調査を行う場合のアクセスツールとなるFI(File Index)、Fタームに「DTMOS」がある。このことは、例えば「PATOLISサーチガイド」のＨＰ内の「絶縁ゲート型電界効果トランジスタ」の頁で確認できる。
（http://search.p4.patolis.co.jp/cgi-bin/fterm_table/fterm_tbl_cgi_c5.pl?str1=5F140from=on）
２１　「特許第3174852号（特開2000-260991）」には「【発明の名称】しきい値電圧を制御しうるＭＯＳトランジスタを有する回路及びしきい値電圧制御方法〜【請求項２】 前記ＥＩＢ−ＭＯＳトランジスタを、ＤＴＭＯＳ技術を用いて構成したＥＩＢ−ＤＴＭＯＳトランジスタとしたことを特徴とする請求項１記載のしきい値電圧を制御しうるＭＯＳトランジスタを有する回路。【請求項３】 前記ＥＩＢ−ＤＴＭＯＳトランジスタを、チャネルに誘起されるキャリアと同一の導電型となるようにチャネルを不純物ドーピングしたアキュミュレーションモードＤＴＭＯＳトランジスタとしたことを特徴とする請求項２記載のしきい値電圧を制御しうるＭＯＳトランジスタを有する回路。」との記載。
２２　「特開2001-36388」には「【発明の名称】レベルシフト回路および半導体装置〜【解決手段】〜電気的に接続された動的にしきい値電圧が変化するＤＴＭＯＳトランジスタとする。【発明の実施の形態】【００３８】また、〜半導体領域がゲートと電気的に接続されたＭＯＳトランジスタ(以下、ＤＴＭＯＳトランジスタという(ＤＴＭＯＳ；DynamicThreshold voltage ＭＯＳ))である。」との記載。
　以上の事実によれば、「ＤＴＭＯＳ」の文字よりなる本願商標は、「相互コンダクタンスを大きくするため、ボディーとゲートを電気的に接続（結線）してダイナミックにしきい値電圧を制御して使うDynamic Threshold (voltage) MOS構造・技術、又は該構造・技術よりなるＭＯＳトランジスタ」の意味であるということがいえる。
　そして、本願の指定商品には、電子回路・集積回路等を含み、また、該回路等より構成される電子計算機を含む電子応用機械器具や電気通信機械器具を含むものであるから、本願商標を本願指定商品中、該構造よりなる電子回路を有する商品に使用するときは、単に商品の品質を表示するにすぎないものと認められる。
　したがって、本願商標は、商標法第３条第１項第３号に該当し、前記商品以外の商品に使用するときは、商品の品質の誤認を生じさせるおそれがあるので、同法第４条第１項第１６号に該当する。
　
第４　請求人の意見の要旨
　請求人は、前記第３の証拠調べ通知に対して、平成２０年１月２３日及び同年同月２９日付けの意見書で「証拠調べ通知により指摘された事項に関する請求人見解を含めた意見提出について断念することにした。」旨、述べている。
　
第５　当審の判断
　本願商標は、前記第１のとおり「ＤＴＭＯＳ」の文字を標準文字で表してなるものである。 
　そして、「ＤＴＭＯＳ」の文字については、前記第３の証拠調べ通知書により通知したとおり、本願の指定商品を取り扱う業界において、「相互コンダクタンスを大きくするため、ボディーとゲートを電気的に接続（結線）してダイナミックにしきい値電圧を制御して使うＭＯＳ構造・技術、又は該構造・技術よりなるＭＯＳトランジスタ」程を意味する語であって、ＭＯＳトランジスタの一形態の名称であって、普通に使用されている状況が認められる。
　そうとすると、本願商標を本願指定商品中、該構造・技術よりなる電子回路を有する商品に使用するときは、単に商品の品質、効能を表示し、自他商品の識別標識としての機能を果たし得ないものであり、前記商品以外の商品に使用するときは、商品の品質について誤認を生ずるおそれがあるものとするのが相当である。
　したがって、本願商標は、商標法第３条第１項第３号及び同法第４条第１項第１６号に該当し、登録することはできない。
　よって、結論のとおり審決する。