(57)【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴと放電回路を備えるスイッチング装置であって、
前記ＭＯＳＦＥＴが、
半導体基板の上面に設けられたトレンチと、
前記トレンチの内面を覆っているゲート絶縁層と、
前記トレンチ内に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されているゲート電極と、
前記半導体基板の前記上面に接している上部電極と、
前記半導体基板の下面に接している下部電極と、
前記半導体基板内に設けられており、前記上部電極及び前記ゲート絶縁層に接しているｎ型のソース領域と、
前記半導体基板内に設けられており、前記ソース領域の下側で前記ゲート絶縁層に接しているｐ型のボディ領域と、
前記半導体基板内に設けられており、前記ボディ領域の下側で前記ゲート絶縁層に接しており、前記ボディ領域によって前記ソース領域から分離されており、前記下部電極に接しているｎ型のドレイン領域と、
前記半導体基板内に設けられており、前記トレンチの底面を覆っている部分の前記ゲート絶縁層に接しており、前記ドレイン領域に接しているｐ型の底部領域、
を備えており、
前記放電回路が、
前記底部領域と前記上部電極を接続している電流経路と、
前記電流経路に介装されており、前記ＭＯＳＦＥＴがオフ状態のときに前記底部領域から前記上部電極に向かう電流を阻止し、前記ＭＯＳＦＥＴがターンオンするときに前記上部電極から前記底部領域へ向かう電流を通過させる整流素子、
を備えている、
スイッチング装置。
【請求項２】
前記整流素子が、アノードが前記上部電極側を向く向きで前記電流経路に介装されているダイオードを有している請求項１のスイッチング装置。
【請求項３】
前記整流素子が、
前記電流経路に介装されているスイッチング素子と、
前記ＭＯＳＦＥＴがオフ状態のときに前記スイッチング素子をオフ状態に制御し、前記ＭＯＳＦＥＴがターンオンするときに前記スイッチング素子をターンオンさせる制御装置、
を有している請求項１のスイッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、スイッチング装置に関する。
【０００２】
特許文献１に、ＭＯＳＦＥＴが開示されている。このＭＯＳＦＥＴは、上面にトレンチが形成されている半導体基板を有している。トレンチ内にゲート電極が配置されている。トレンチの内面はゲート絶縁層に覆われており、ゲート絶縁層によってゲート電極が半導体基板から絶縁されている。半導体基板の上面に、上部電極（ソース電極）が設けられている。半導体基板の下面に、下部電極（ドレイン電極）が設けられている。半導体基板内に、ｎ型のソース領域、ｐ型のボディ領域、ｎ型のドレイン領域及びｐ型の底部領域（保護層）が設けられている。ソース領域は、上部電極及びゲート絶縁層に接している。ボディ領域は、ソース領域の下側でゲート絶縁層に接している。ドレイン領域は、ドリフト領域を含むｎ型領域であり、ボディ領域の下側でゲート絶縁層に接している。また、ドレイン領域は、下部電極に接している。底部領域は、トレンチの底面を覆っている部分のゲート絶縁層と接している。底部領域は、ドレイン領域に接している。また、底部領域は、ｐ型半導体領域によって上部電極（ソース電極）に接続されている。このため、底部領域の電位は、上部電極の電位と等しい。
【０００３】
特許文献１のＭＯＳＦＥＴがターンオフするときには、ボディ領域からドレイン領域内に空乏層が広がる。このとき、底部領域からもドレイン領域内に空乏層が広がる。これによって、ドレイン領域の空乏化が促進される。また、底部領域から広がる空乏層によって、トレンチの底部における電界集中が抑制される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２０７３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のＭＯＳＦＥＴでは、底部領域の電位が上部電極の電位に固定されている。底部領域と下部電極の間の間隔は、上部電極と下部電極の間の間隔よりも狭い。このため、ＭＯＳＦＥＴがオフして上部電極と下部電極の間に大きな電位差が生じているときに、その電位差を底部領域と下部電極の間の狭い間隔で保持することになり、底部領域と下部電極の間に高い電界が発生する。このため、特許文献１の構造では、ＭＯＳＦＥＴの耐圧を十分に高めることができない。
【０００６】
また、特許文献１には、底部領域を上部電極に接続しなくてもよいと説明されている。底部領域を上部電極に接続しない場合、底部領域がフローティングし、底部領域の電位が上部電極の電位と下部電極の電位に応じて変化する。ＭＯＳＦＥＴがオンしている場合には、上部電極と下部電極が略同電位であるので、底部領域も上部電極及び下部電極と略同電位となる。ＭＯＳＦＥＴがターンオフすると、下部電極の電位が上部電極の電位よりも高くなる。すると、下部電極との容量結合によって、底部領域の電位が上昇する。例えば、下部電極が上部電極に対して＋８００Ｖまで上昇すると、底部領域が上部電極に対して＋２５０Ｖ程度まで上昇する場合がある。底部領域の電位が上部電極の電位に対して高くなると、底部領域から上部電極に向かってリーク電流が流れ、底部領域内の電荷が減少することがある。この場合、その後にＭＯＳＦＥＴがターンオンすると、電荷が減少した分だけ底部領域の電位が上部電極の電位よりも低くなる。すると、ＭＯＳＦＥＴがオンしているにもかかわらず、ドレイン領域内に広がった空乏層が十分に収縮せず、底部領域からドレイン領域に空乏層が伸びている状態が維持される。このため、ドレイン領域に電流が流れ難く、ＭＯＳＦＥＴのオン抵抗が高いという問題が生じる。
【０００７】
以上に説明したように、底部領域を上部電極に接続すると、ＭＯＳＦＥＴの耐圧を十分に向上させることができないという問題が生じる。また、底部領域を上部電極に接続しないと、ＭＯＳＦＥＴのオン抵抗が高くなるという問題が生じる。したがって、本明細書では、ＭＯＳＦＥＴのオン抵抗を低く維持しながら、ＭＯＳＦＥＴの耐圧を十分に向上させることができる技術を提供する。
【課題を解決するための手段】
【０００８】
本明細書は、ＭＯＳＦＥＴと放電回路を備えるスイッチング装置を提供する。前記ＭＯＳＦＥＴは、トレンチ、ゲート絶縁層、ゲート電極、上部電極、下部電極、ソース領域、ボディ領域、ドレイン領域及び底部領域を備えている。前記トレンチは、半導体基板の上面に設けられている。前記ゲート絶縁層は、前記トレンチの内面を覆っている。前記ゲート電極は、前記トレンチ内に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されている。前記上部電極は、前記半導体基板の前記上面に接している。前記下部電極は、前記半導体基板の下面に接している。前記ソース領域は、前記半導体基板内に設けられており、前記上部電極及び前記ゲート絶縁層に接しているｎ型領域である。前記ボディ領域は、前記半導体基板内に設けられており、前記ソース領域の下側で前記ゲート絶縁層に接しているｐ型領域である。前記ドレイン領域は、前記半導体基板内に設けられており、前記ボディ領域の下側で前記ゲート絶縁層に接しており、前記ボディ領域によって前記ソース領域から分離されており、前記下部電極に接しているｎ型領域である。前記底部領域は、前記半導体基板内に設けられており、前記トレンチの底面を覆っている部分の前記ゲート絶縁層に接しており、前記ドレイン領域に接しているｐ型領域である。前記放電回路が、電流経路と整流素子を備えている。前記電流経路が、前記底部領域と前記上部電極を接続している。前記整流素子が、前記電流経路に介装されており、前記ＭＯＳＦＥＴがオフ状態のときに前記底部領域から前記上部電極に向かう電流を阻止し、前記ＭＯＳＦＥＴがターンオンするときに前記上部電極から前記底部領域へ向かう電流を通過させる。
【０００９】
なお、「ＭＯＳＦＥＴがオフ状態のときに底部領域から上部電極に向かう電流を阻止」する整流素子は、底部領域から上部電極に向かう電流を常時阻止する整流素子であってもよいし、ＭＯＳＦＥＴがオフ状態のときに底部領域から上部電極に向かう電流を阻止し、その他のときには底部領域から上部電極に向かう電流を通過させる整流素子であってもよい。また、「ＭＯＳＦＥＴがターンオンするときに上部電極から底部領域へ向かう電流を通過させる」整流素子は、上部電極から底部領域へ向かう電流を常時通過させる整流素子であってもよいし、ＭＯＳＦＥＴがターンオンするときに上部電極から底部領域へ向かう電流を通過させ、その他のときには上部電極から底部領域へ向かう電流を阻止する整流素子であってもよい。
【００１０】
また、前記整流素子と前記ＭＯＳＦＥＴが同一の半導体基板に設けられていてもよい。また、前記整流素子が、前記ＭＯＳＦＥＴが設けられている半導体基板から分離されている半導体層に設けられていてもよい。
【００１１】
このスイッチング装置は、ＭＯＳＦＥＴがオフ状態のときに、下部電極の電位が上部電極の電位よりも高くなるように使用される。ＭＯＳＦＥＴがターンオフすると、下部電極との容量結合によって、底部領域の電位が上昇する。ＭＯＳＦＥＴがターンオフすると（すなわち、ＭＯＳＦＥＴがオフ状態になると）、整流素子によって、電流経路を底部領域から上部電極に向かって流れる電流が阻止される。このため、底部領域はフローティングしており、ＭＯＳＦＥＴのターンオフ時に、下部電極の電位の上昇に伴って底部領域の電位が比較的高い電位まで上昇する。したがって、ＭＯＳＦＥＴがオフ状態のときには、底部領域の電位は、上部電極の電位よりも高い。このため、ＭＯＳＦＥＴがオフ状態のときに、底部領域と下部電極の間に高い電界が生じ難い。また、ＭＯＳＦＥＴがターンオフすると、底部領域からドレイン領域に向かって空乏層が伸びる。このため、このＭＯＳＦＥＴは、耐圧が高い。また、底部領域の電位が上部電極の電位に対して高くなると、底部領域から上部電極に向かってリーク電流が流れ、底部領域内の電荷が減少することがある。この場合、その後にＭＯＳＦＥＴがターンオンすると、電荷が減少した分だけ底部領域の電位が上部電極の電位よりも低くなる。しかしながら、このスイッチング装置の場合は、ＭＯＳＦＥＴがターンオンするときに、整流素子が上部電極から底部領域へ向かう電流を通過させる。このため、ＭＯＳＦＥＴがターンオフするときに上述したリーク電流が流れ、その後のターンオン時に底部領域の電位が上部電極の電位よりも低くなる現象が生じると、整流素子を介して上部電極から底部領域に向かって電流が流れ、底部領域に電荷が供給される。このため、ＭＯＳＦＥＴのターンオン時に底部領域の電位が一旦低下しても、その後、短時間で底部領域の電位が上部電極の電位と略同電位まで戻る。このため、ＭＯＳＦＥＴのターンオン時に、空乏層が短時間でドレイン領域から底部領域に向かって収縮する。したがって、ＭＯＳＦＥＴのオン抵抗が、ターンオンしてから短時間で低下する。以上に説明したように、このスイッチング装置の構造によれば、ＭＯＳＦＥＴのオン抵抗を低く維持しながら、ＭＯＳＦＥＴの耐圧を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１のスイッチング装置１０の平面図。
【図２】図１のＩＩ−ＩＩ線におけるスイッチング装置１０の縦断面図。
【図３】図１のＩＩＩ−ＩＩＩ線におけるスイッチング装置１０の縦断面図。
【図４】スイッチング装置１０の上部電極７０、底部領域３６及び下部電極７２の間の回路図。
【図５】スイッチング装置１０の動作時における各値のグラフ。
【図６】ターンオン後に残存する空乏層８０の説明図。
【図７】比較例１のスイッチング装置の上部電極７０、底部領域３６及び下部電極７２の間の回路図。
【図８】比較例１のスイッチング装置の動作時における各値のグラフ。
【図９】比較例２のスイッチング装置の上部電極７０、底部領域３６及び下部電極７２の間の回路図。
【図１０】比較例２のスイッチング装置の動作時における各値のグラフ。
【図１１】実施例２のスイッチング装置の図３に対応する縦断面図。
【図１２】実施例２のスイッチング装置の上部電極７０、底部領域３６及び下部電極７２の間の回路図。
【図１３】実施例２のスイッチング装置の動作時における各値のグラフ。
【発明を実施するための形態】
【実施例１】
【００１３】
図１〜３は、実施例１のスイッチング装置１０を示している。図２、３に示すように、スイッチング装置１０は、半導体基板１２と、電極、絶縁層等を備えている。なお、図１では、図の見易さのため、半導体基板１２の上面１２ａ上の電極、絶縁層の図示を省略している。以下では、半導体基板１２の上面１２ａと平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。半導体基板１２は、ＳｉＣによって構成されている。図１に示すように、半導体基板１２は、ＭＯＳＦＥＴが設けられているＭＯＳＦＥＴ領域２０と、整流素子が設けられている整流素子領域５０を有している。
【００１４】
図２に示すように、ＭＯＳＦＥＴ領域２０内の半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。図１に示すように、各トレンチ２２は、ｙ方向に直線状に長く伸びている。複数のトレンチ２２は、ｘ方向に間隔を開けて配列されている。図２に示すように、各トレンチ２２の内面は、ゲート絶縁層２４によって覆われている。ゲート絶縁層２４は、底部絶縁層２４ａと側面絶縁層２４ｂを有している。底部絶縁層２４ａは、トレンチ２２の底面を覆っている。側面絶縁層２４ｂは、トレンチ２２の側面を覆っている。底部絶縁層２４ａの厚みは、側面絶縁層２４ｂの厚みよりも厚い。各トレンチ２２内には、ゲート電極２６が配置されている。各ゲート電極２６は、ゲート絶縁層２４によって半導体基板１２から絶縁されている。各ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。
【００１５】
半導体基板１２の上面１２ａには、上部電極７０が配置されている。上部電極７０は、層間絶縁膜２８が設けられていない部分で半導体基板１２の上面１２ａに接している。上部電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。半導体基板１２の下面１２ｂには、下部電極７２が配置されている。下部電極７２は、半導体基板１２の下面１２ｂに接している。
【００１６】
図１〜３に示すように、ＭＯＳＦＥＴ領域２０内の半導体基板１２の内部には、複数のソース領域３０、ボディ領域３２、ドレイン領域３４、複数の底部領域３６及び複数の接続領域３８が設けられている。
【００１７】
各ソース領域３０は、ｎ型領域である。図２に示すように、各ソース領域３０は、半導体基板１２の上面１２ａに露出する位置に配置されており、上部電極７０にオーミック接触している。また、各ソース領域３０は、トレンチ２２の上端部において側面絶縁層２４ｂに接している。
【００１８】
ボディ領域３２は、ｐ型領域である。ボディ領域３２は、各ソース領域３０に接している。ボディ領域３２は、２つのソース領域３０に挟まれた範囲から各ソース領域の下側まで伸びている。２つのソース領域３０に挟まれた範囲では、ボディ領域３２内のｐ型不純物濃度が高い。ボディ領域３２は、２つのソース領域３０に挟まれた範囲で、上部電極７０にオーミック接触している。ソース領域３０の下側では、ボディ領域３２内のｐ型不純物濃度が低い。ボディ領域３２は、ソース領域３０の下側で、側面絶縁層２４ｂに接している。ボディ領域３２の下端は、ゲート電極２６の下端よりも上側に配置されている。
【００１９】
ドレイン領域３４は、ｎ型領域である。ドレイン領域３４は、ボディ領域３２の下側に配置されており、ボディ領域３２によってソース領域３０から分離されている。ドレイン領域３４は、ｎ型不純物濃度が低いドリフト領域３４ａと、ドリフト領域３４ａよりもｎ型不純物濃度が高いドレインコンタクト領域３４ｂを有している。ドリフト領域３４ａは、ボディ領域３２の下側に配置されている。ドリフト領域３４ａは、ボディ領域３２の下側で側面絶縁層２４ｂに接している。ドレインコンタクト領域３４ｂは、ドリフト領域３４ａの下側に配置されている。ドレインコンタクト領域３４ｂは、半導体基板１２の下面１２ｂに露出している。ドレインコンタクト領域３４ｂは、下部電極７２にオーミック接触している。
【００２０】
上述したソース領域３０、ボディ領域３２、ドレイン領域３４、ゲート電極２６及びゲート絶縁層２４等によって、ＭＯＳＦＥＴ領域２０内にＭＯＳＦＥＴが構成されている。以下では、ＭＯＳＦＥＴ領域２０内のＭＯＳＦＥＴを、ＭＯＳＦＥＴ２０という。
【００２１】
各底部領域３６は、ｐ型領域である。各底部領域３６は、対応するトレンチ２２の底面に露出する範囲に配置されている。各底部領域３６は、対応するトレンチ２２の底面において、底部絶縁層２４ａに接している。図３に示すように、各底部領域３６は、対応するトレンチ２２の底面に沿ってｙ方向に長く伸びている。各底部領域３６は、対応するトレンチ２２の底面全域で底部絶縁層２４ａに接している。図２に示すように、各底部領域３６の周囲は、ドリフト領域３４ａに囲まれている。各底部領域３６は、ドリフト領域３４ａによってボディ領域３２から分離されている。
【００２２】
図１、３に示すように、各接続領域３８は、対応するトレンチ２２のｙ方向の端部（整流素子領域５０側の端部）に位置する側面２２ａに沿って設けられている。各接続領域３８は、ｐ型不純物濃度が低いｐ型領域である。図３に示すように、各接続領域３８の下端は、対応する底部領域３６に接続されている。各接続領域３８の上端は、半導体基板１２の上面１２ａに露出している。
【００２３】
図３に示すように、ＭＯＳＦＥＴ領域２０と整流素子領域５０の境界部において、半導体基板１２の上面１２ａに、接続配線６０が設けられている。接続配線６０は、金属または導電率が高い半導体材料によって構成されている。接続配線６０のＭＯＳＦＥＴ領域２０側の端部は、各接続領域３８の上端に接している。接続配線６０は、各接続領域３８に電気的に接続されている。また、接続配線６０は、ドリフト領域３４ａにも接している。しかしながら、ドリフト領域３４ａのｎ型不純物濃度が極めて低いので、ドリフト領域３４ａと接続配線６０の界面には高い障壁が存在する。したがって、接続配線６０は、ドリフト領域３４ａから実質的に絶縁されている。接続配線６０は、層間絶縁膜２８によって覆われている。層間絶縁膜２８によって、接続配線６０は上部電極７０から絶縁されている。
【００２４】
図１、３に示すように、整流素子領域５０内の半導体基板１２の上面１２ａには、ｘ方向に長く直線状に伸びる凹部５２が設けられている。凹部５２の内面は、分離絶縁膜５４によって覆われている。凹部５２内には、半導体層が配置されている。凹部５２内の半導体層は、ＳｉＣによって構成されている。凹部５２内の半導体層は、分離絶縁膜５４によって半導体基板１２から絶縁されている。凹部５２内の半導体層は、アノード領域６２とカソード領域６４を有している。カソード領域６４は、ｎ型領域である。カソード領域６４は、凹部５２内の半導体層の上面に部分的に露出している。カソード領域６４が露出している部分に、接続配線６０が接している。接続配線６０は、カソード領域６４に電気的に接続されている。アノード領域６２は、ｐ型領域である。アノード領域６２は、カソード領域６４に隣接している。アノード領域６２は、凹部５２内の半導体層の上面に部分的に露出している。アノード領域６２が露出している部分に、上部電極７０が接している。上部電極７０は、アノード領域６２に電気的に接続されている。
【００２５】
上述したアノード領域６２とカソード領域６４によって、整流素子領域５０内にｐｎダイオードが構成されている。以下では、整流素子領域５０内のｐｎダイオードを、ダイオード５０という。
【００２６】
上述したように、底部領域３６は、接続領域３８の下端に接続されている。接続領域３８の上端は、接続配線６０の一端に接続されている。接続配線６０の他端は、ダイオード５０のカソード領域６４に接続されている。ダイオード５０のアノード領域６２は、上部電極７０に接続されている。したがって、底部領域３６は、接続領域３８、接続配線６０及びダイオード５０を介して上部電極７０に接続されている。言い換えると、接続領域３８、接続配線６０及びダイオード５０によって、上部電極７０と底部領域３６を接続する電流経路が構成されている。ダイオード５０は、アノードが上部電極７０側を向く向きで、この電流経路に介装されている。
【００２７】
図４は、上部電極７０、底部領域３６及び下部電極７２の間に構成されている回路を示している。上部電極７０と底部領域３６の間の容量が、コンデンサＣ１によって表されている。また、底部領域３６と下部電極７２の間の容量が、コンデンサＣ２によって表されている。また、上述したように、底部領域３６は、接続領域３８、接続配線６０及びダイオード５０を介して上部電極７０に接続されている。なお、図４では、接続領域３８が抵抗によって表されており、接続配線６０は接続領域３８（抵抗）とダイオード５０の間の配線によって表されている。以下に、図４の回路図と、図５のグラフを参照しながら、スイッチング装置１０の動作について説明する。なお、図５の抵抗Ｒは、ＭＯＳＦＥＴ２０の抵抗である。ＭＯＳＦＥＴ２０がオンしているときの抵抗Ｒが、オン抵抗に相当する。
【００２８】
ＭＯＳＦＥＴ２０の使用時には、ＭＯＳＦＥＴ２０と負荷（例えば、モータ）と電源が直列に接続される。ＭＯＳＦＥＴ２０と負荷の直列回路に対して、電源電圧（本実施例では、約８００Ｖ）が印加される。ＭＯＳＦＥＴ２０のドレイン側（下部電極７２側）がソース側（上部電極７０側）よりも高電位となる向きで、電源電圧が印加される。ＭＯＳＦＥＴ２０のゲート電位Ｖｇ（ゲート電極２６の電位）は、図示しない制御装置によって制御される。図５に示すように、ゲート電位Ｖｇは、高電位ＶＨと低電位ＶＬの何れかに制御される。高電位ＶＨはＭＯＳＦＥＴ２０の閾値よりも高く、低電位ＶＬはＭＯＳＦＥＴ２０の閾値よりも低い。
【００２９】
図５のオン期間Ｔ１では、ゲート電位Ｖｇが高電位ＶＨに制御される。このため、側面絶縁層２４ｂに隣接する範囲でボディ領域３２がｎ型に反転しており、その範囲にチャネルが形成されている。このため、上部電極７０から、ソース領域３０、チャネル、ドレイン領域３４を介して下部電極７２へ電子が流れる。すなわち、下部電極７２から上部電極７０へ電流が流れる。このように、オン期間Ｔ１では、ＭＯＳＦＥＴ２０がオンしており、ＭＯＳＦＥＴ２０の抵抗Ｒが小さい。このため、電源電圧が負荷に印加され、ＭＯＳＦＥＴ２０（すなわち、下部電極７２と上部電極７０の間）に印加される電圧は小さい。すなわち、オン期間Ｔ１では、下部電極７２と上部電極７０が略同電位である。したがって、オン期間Ｔ１では、底部領域３６の電位Ｖ３６は、下部電極７２及び上部電極７０の電位と略等しい。このため、図５に示すように、オン期間Ｔ１においては、電位Ｖ３６が略０Ｖ（すなわち、上部電極７０と略同電位）である。
【００３０】
図５のタイミングｔ１でゲート電位Ｖｇが高電位ＶＨから低電位ＶＬに引き下げられる。すると、チャネルが消失し、ＭＯＳＦＥＴ２０がターンオフする。すると、下部電極７２の電位が上昇する。下部電極７２の電位は、上部電極７０に対して電源電圧分（すなわち、約８００Ｖ）だけ高い電位まで上昇する。すると、図４のコンデンサＣ２の容量結合によって、下部電極７２の電位の上昇に伴って底部領域３６の電位も上昇する。このため、図５に示すように、タイミングｔ１で底部領域３６の電位Ｖ３６が上昇する。
【００３１】
また、下部電極７２の電位が上昇するのに伴って、ボディ領域３２からドリフト領域３４ａ内に空乏層が広がる。同時に、底部領域３６の電位が上昇するのに伴って、底部領域３６からドリフト領域３４ａ内に空乏層が広がる。ドリフト領域３４ａが空乏化されることで、ドリフト領域３４ａによって電圧が保持される。上記のように、ボディ領域３２からだけでなく底部領域３６からもドリフト領域３４ａ内に空乏層が広がるので、ドリフト領域３４ａが短時間で空乏化される。さらに、底部領域３６から伸びる空乏層によって各トレンチ２２の下端部が保護されるので、各トレンチ２２の下端部に電界が集中し難い。したがって、ＭＯＳＦＥＴ２０は高い耐圧を有する。なお、ドリフト領域３４ａに空乏層が広がる際に、接続領域３８も空乏化される。
【００３２】
タイミングｔ１で底部領域３６の電位Ｖ３６が上昇するため、底部領域３６の電位Ｖ３６は上部電極７０の電位よりも高くなる。ここで、図４に示すように、底部領域３６は、接続領域３８、接続配線６０及びダイオード５０を介して上部電極７０に接続されている。しかしながら、ダイオード５０のアノードが上部電極７０に接続されているので、ダイオード５０が底部領域３６から上部電極７０に向かって流れる電流を阻止する。したがって、タイミングｔ１において、接続領域３８、接続配線６０及びダイオード５０によって構成されている電流経路を介しては、底部領域３６から上部電極７０に向かって電流は流れない。
【００３３】
また、タイミングｔ１で底部領域３６の電位Ｖ３６が上部電極７０の電位よりも高くなると、トレンチ２２の側面に沿って底部領域３６から上部電極７０へリーク電流が流れる場合がある。つまり、コンデンサＣ１にリーク電流が流れる場合がある。リーク電流が流れると、底部領域３６内に存在する電荷（ホール）が減少する。したがって、リーク電流が流れる場合には、リーク電流が流れない場合に比べて、底部領域３６の電位が低くなる。本実施例では、リーク電流が流れる場合には、図５の電位Ｖ３６のグラフで実線により示すように、電位Ｖ３６は電位Ｖ１（２００Ｖ程度）まで上昇する。また、リーク電流が流れない場合には、図５の電位Ｖ３６のグラフで破線により示すように、電位Ｖ３６は電位Ｖ２（電位Ｖ１よりも高い電位であり、本実施例では２５０Ｖ程度）まで上昇する。リーク電流が流れる場合も流れない場合も、底部領域３６の電位Ｖ３６が比較的高い電位まで上昇する。このため、ＭＯＳＦＥＴ２０がオフ状態になったときに、底部領域３６と下部電極７２の間にそれほど高い電位差は生じない。したがって、底部領域３６と下部電極７２の間にそれほど高い電界が生じない。このため、ＭＯＳＦＥＴ２０は高い耐圧を有する。
【００３４】
図５に示すように、タイミングｔ１後のオフ期間Ｔ２では、ゲート電位Ｖｇが低電位ＶＬに維持される。したがって、ＭＯＳＦＥＴ２０がオフしている状態が維持され、底部領域３６の電位Ｖ３６も略一定に維持される。オフ期間Ｔ２の間は、ＭＯＳＦＥＴ２０がオフしているので、抵抗Ｒが極めて大きい。
【００３５】
オフ期間Ｔ２の最後のタイミングｔ２においてゲート電位Ｖｇが低電位ＶＬから高電位ＶＨに引き上げられる。すると、ボディ領域３２にチャネルが形成される。すると、ドリフト領域３４ａから底部領域３６側に空乏層が収縮し、ドリフト領域３４ａを通って電子が流れるようになる。つまり、ＭＯＳＦＥＴ２０がターンオンする。なお、ドリフト領域３４ａの空乏層が収縮する際に、接続領域３８の空乏層も収縮する（接続領域３８が導通可能となる）。
【００３６】
タイミングｔ２でＭＯＳＦＥＴ２０がターンオンすると、下部電極７２の電位が上部電極７０の電位と略同電位まで低下する。したがって、タイミングｔ２で、下部電極７２の電位が低下するのに伴って、底部領域３６の電位も低下する。ここで、ターンオフ時（タイミングｔ１）にリーク電流が生じなかった場合には、図５の電位Ｖ３６のグラフで破線により示すように、タイミングｔ２において底部領域３６の電位Ｖ３６が略０Ｖ（上部電極７０と略同電位）まで低下する。他方、ターンオフ時（タイミングｔ１）にリーク電流が生じた場合には、底部領域３６内に存在する電荷が減少しているので、図５の電位Ｖ３６のグラフで実線により示すように、タイミングｔ２において底部領域３６の電位Ｖ３６が０Ｖよりも低い電位Ｖ３（−５０Ｖ程度）まで低下する。つまり、底部領域３６の電位Ｖ３６が、その周囲のドリフト領域３４ａの電位よりも低くなる。このように、底部領域３６の電位が周囲のドリフト領域３４ａの電位よりも低くなると、ドリフト領域３４ａから底部領域３６側に空乏層が完全には収縮しない。図６に示すように、底部領域３６からドリフト領域３４ａ内に所定幅伸びる空乏層８０が残存している状態となる。この状態では、ドリフト領域３４ａ内を流れる電子が空乏層８０を避けて流れるため、ドリフト領域３４ａの抵抗が高くなる。このため、図５に示すように、タイミングｔ２でＭＯＳＦＥＴ２０がターンオンしたときの抵抗Ｒが通常のオン抵抗Ｒ１よりも若干高い抵抗Ｒ２となる。しかしながら、底部領域３６の電位が上部電極７０の電位よりも低いと、図４の矢印１００に示すように、上部電極７０からダイオード５０、接続配線６０及び接続領域３８を介して底部領域３６に向かって電流が流れる。この電流によって底部領域３６に電荷が供給される。このため、図５に示すように、タイミングｔ２の後に底部領域３６の電位Ｖ３６が電位Ｖ３から略０Ｖ（より詳細には、０Ｖよりもダイオード５０の順方向電圧降下分だけ低い電位（本実施例では約−３Ｖ））まで上昇する。すると、ドリフト領域３４ａ内に残存する空乏層８０が底部領域３６側に収縮し、ドリフト領域３４ａから空乏層が実質的に消滅する。したがって、タイミングｔ２の後のオン期間Ｔ３の間にＭＯＳＦＥＴ２０の抵抗Ｒが抵抗Ｒ２から抵抗Ｒ１まで短時間で低下する。
【００３７】
以上に説明したように、本実施例のスイッチング装置１０では、リーク電流が生じることでターンオンの時点（タイミングｔ２）でＭＯＳＦＥＴ２０のオン抵抗が高くなったとしても、その後短時間でオン抵抗が低下する。したがって、本実施例のスイッチング装置１０によれば、リーク電流によるオン抵抗上昇の影響をほとんど受けることなく、ＭＯＳＦＥＴ２０を低いオン抵抗で動作させることができる。
【００３８】
なお、以下に、比較のために、図７に示す比較例１のスイッチング装置及び図９に示す比較例２のスイッチング装置の動作について説明する。
【００３９】
図７に示す比較例１のスイッチング装置は、底部領域３６と上部電極７０とを接続する電流経路（つまり、接続領域３８、接続配線６０及びダイオード５０）を有していない。比較例１のスイッチング装置は、図８に示すように、オン期間Ｔ１及びオフ期間Ｔ２の間は、実施例１のスイッチング装置１０（すなわち、図５）と同様に動作する。リーク電流が生じた場合のオフ期間Ｔ２の電位Ｖ３６（すなわち、電位Ｖ１）は、リーク電流が生じなかった場合のオフ期間Ｔ２の電位Ｖ３６（すなわち、電位Ｖ２）よりも低い。リーク電流が生じた場合には、タイミングｔ２においてＭＯＳＦＥＴ２０がターンオンすると、実施例１のスイッチング装置１０と同様に、底部領域３６の電位Ｖ３６が電位Ｖ３（−５０Ｖ程度）まで低下する。比較例１のスイッチング装置では、底部領域３６と上部電極７０とを接続する電流経路が存在しないので、底部領域３６に電荷を供給する電流が流れない。このため、タイミングｔ２の後のオン期間Ｔ３の間は、電位Ｖ３６が電位Ｖ３に維持される。したがって、オン期間Ｔ３の間は、抵抗Ｒが高い抵抗Ｒ２に維持され、抵抗Ｒが低下しない。つまり、オン期間Ｔ３の間は、図６のように空乏層８０が伸びている状態が維持される。このように、比較例１のスイッチング装置では、オン期間Ｔ３においてオン抵抗Ｒが高い値に維持される。したがって、比較例１のスイッチング装置では、ＭＯＳＦＥＴ２０で生じる損失が実施例１のスイッチング装置１０よりも大きい。
【００４０】
図９に示す比較例２のスイッチング装置は、ダイオード５０と接続配線６０を有しておらず、接続領域３８が上部電極７０に直接接続されている。また、比較例２のスイッチング装置では、実施例１のスイッチング装置と同様に、接続領域３８のｐ型不純物濃度が、ＭＯＳＦＥＴ２０がオフ状態のときに接続領域３８が空乏化する濃度に設定されている。図１０に示すように、タイミングｔ１でＭＯＳＦＥＴ２０がターンオフすると、コンデンサＣ２の容量結合によって底部領域３６の電位Ｖ３６が上昇する。すると、電位Ｖ３６の上昇に伴って、図９の矢印１０２に示すように、接続領域３８を介して底部領域３６から上部電極７０に向かって電流が流れる。したがって、底部領域３６内に存在する電荷が減少する。底部領域３６の電位が所定の電位まで上昇すると、接続領域３８が空乏化されて、矢印１０２に示す電流が停止する。その結果、図１０に示すように、底部領域３６の電位Ｖ３６が電位Ｖ４まで上昇する。矢印１０２に示す電流は、上述したリーク電流よりも大きい。したがって、比較例２のスイッチング装置では、タイミングｔ１における底部領域３６内の電荷の減少量が、上述したリーク電流による電荷の減少量よりも大きい。このため、図１０に示すように、タイミングｔ１において、底部領域３６の電位Ｖ３６が、図５の電位Ｖ１よりも低い電位Ｖ４（例えば、１５０Ｖ程度）までしか上昇しない。その後、タイミングｔ２においてＭＯＳＦＥＴ２０がターンオンすると、底部領域３６の電位Ｖ３６が電位Ｖ５（−１００Ｖ程度）まで低下する。電位Ｖ５は、図５の電位Ｖ３よりも低い。このように、比較例２のスイッチング装置では、タイミングｔ１における底部領域３６の電荷の減少量が大きいため、タイミングｔ２において電位Ｖ３６が実施例１（図５）の電位Ｖ３よりも低い電位Ｖ５まで低下する。電位Ｖ３６がより低い電位Ｖ５まで低下するので、比較例２のスイッチング装置では、ＭＯＳＦＥＴ２０がターンオンした直後にドリフト領域３４ａに残存している空乏層の幅が、実施例１のスイッチング装置１０よりも広い。したがって、図１０では、ＭＯＳＦＥＴ２０がターンオンした直後におけるオン抵抗Ｒ３が、図５に示すオン抵抗Ｒ２よりも高い。
【００４１】
タイミングｔ２でＭＯＳＦＥＴ２０がオンすると、接続領域３８から空乏層が消滅し、接続領域３８が導通可能となる。また、上述したように、タイミングｔ２で電位Ｖ３６が上部電極７０の電位よりも低くなる。このため、タイミングｔ２の直後に、図９の矢印１０４に示すように、接続領域３８を介して上部電極７０から底部領域３６に向かって電流が流れる。この電流によって底部領域３６に電荷が供給される。このため、図１０に示すように、期間Ｔ３の間に、底部領域３６の電位Ｖ３６が電位Ｖ５から略０Ｖまで上昇する。すると、底部領域３６の電位Ｖ３６が上昇するにしたがって、ドリフト領域３４ａから底部領域３６側に空乏層が収縮する。このため、オン期間Ｔ３の間に、抵抗Ｒが抵抗Ｒ３から抵抗Ｒ１まで低下する。
【００４２】
以上のように、比較例２のスイッチング装置では、ターンオン直後におけるＭＯＳＦＥＴ２０のオン抵抗Ｒ３が、実施例１のスイッチング装置１０のターンオン直後におけるオン抵抗Ｒ２（図５参照）よりも大きい。このため、比較例２のスイッチング装置では、ターンオン後に抵抗Ｒが通常のオン抵抗Ｒ１まで低下するのに要する時間Δｔ２が、実施例１のスイッチング装置１０のターンオン後に抵抗Ｒが抵抗Ｒ１まで低下するのに要する時間Δｔ１（図５参照）よりも長い。したがって、比較例２のスイッチング装置では、ＭＯＳＦＥＴ２０で生じる損失が実施例１のスイッチング装置１０よりも大きい。
【００４３】
以上に説明したように、実施例１のスイッチング装置１０によれば、比較例１のスイッチング装置とは異なり、リーク電流が生じた場合でも期間Ｔ３の間に抵抗Ｒを通常時のオン抵抗Ｒ１まで低下させることができる。また、実施例１のスイッチング装置１０によれば、比較例２のスイッチング装置よりも、ターンオン直後における抵抗Ｒを小さくすることができる。したがって、実施例１のスイッチング装置１０によれば、比較例１、２のいずれのスイッチング装置よりも、ＭＯＳＦＥＴ２０で生じる損失を小さくすることができる。
【実施例２】
【００４４】
図１１に示す実施例２のスイッチング装置では、整流素子領域５０に、ダイオードではなく整流用のＭＯＳＦＥＴ１１０が設けられている。実施例２のスイッチング装置のその他の構成は、実施例１のスイッチング装置１０と等しい。
【００４５】
図１１に示すように、実施例２のスイッチング装置では、凹部５２内の半導体層が、ドレイン領域９２、ボディ領域９４及びソース領域９６を有している。ドレイン領域９２は、ｎ型領域であり、上部電極７０に接続されている。ソース領域９６は、ｎ型領域であり、接続配線６０に接続されている。すなわち、ソース領域９６は、接続配線６０と接続領域３８を介して各底部領域３６に接続されている。ボディ領域９４は、ｐ型領域である。ボディ領域９４は、ドレイン領域９２とソース領域９６を分離している。ボディ領域９４は、ドレイン領域９２とソース領域９６の間の位置で半導体層の上面に露出している。ボディ領域９４が露出している範囲の半導体層の上面は、ゲート絶縁膜９８によって覆われている。ゲート絶縁膜９８上に、ゲート電極９９が設けられている。ドレイン領域９２、ボディ領域９４、ソース領域９６、ゲート絶縁膜９８及びゲート電極９９等によって、整流用のＭＯＳＦＥＴ１１０が形成されている。図１２に示すように、実施例２のスイッチング装置では、上部電極７０と底部領域３６の間に、ＭＯＳＦＥＴ１１０と接続領域３８（抵抗）が直列に接続されている。ＭＯＳＦＥＴ１１０のゲートは、制御装置１１２に接続されている。制御装置１１２は、ＭＯＳＦＥＴ１１０のゲートの電位を制御する。また、制御装置１１２は、ＭＯＳＦＥＴ２０のゲートの電位も制御する。
【００４６】
実施例２のスイッチング装置は、制御装置１１２によって、図１３に示すように制御される。なお、図１３のゲート電位Ｖｇ２は、整流用のＭＯＳＦＥＴ１１０のゲート電位（すなわち、ゲート電極９９の電位）である。図１３に示すように、オン期間Ｔ１の前半部分では、ゲート電位Ｖｇが高電位ＶＨに制御され、ゲート電位Ｖｇ２が高電位ＶＨ２（ＭＯＳＦＥＴ１１０の閾値よりも高い電位）に制御される。したがって、ＭＯＳＦＥＴ２０とＭＯＳＦＥＴ１１０が共にオンしている。この段階では、ＭＯＳＦＥＴ１１０がオンしているので、底部領域３６の電位Ｖ３６は、上部電極７０の電位と略等しい電位（すなわち、略０Ｖ）となっている。また、この段階では、ＭＯＳＦＥＴ２０がオンしているので、抵抗Ｒは低抵抗Ｒ１となっており、下部電極７２の電位は上部電極７０の電位と略同じ電位となっている。
【００４７】
タイミングｔ１の直前のタイミングｔ０に、ゲート電位Ｖｇ２が高電位ＶＨ２から低電位ＶＬ２（ＭＯＳＦＥＴ１１０の閾値よりも低い電位）に引き下げられる。このため、タイミングｔ０で、ＭＯＳＦＥＴ１１０がターンオフする。上部電極７０、底部領域３６及び下部電極７２が同電位であるので、ＭＯＳＦＥＴ１１０がターンオフしても、底部領域３６の電位Ｖ３６は変化しない。
【００４８】
その後、タイミングｔ１で、ゲート電位Ｖｇが高電位ＶＨから低電位ＶＬに引き下げられる。すると、ＭＯＳＦＥＴ２０がターンオフし、下部電極７２の電位が上昇する。すると、図１２のコンデンサＣ２の容量結合によって、底部領域３６の電位も上昇する。このため、ボディ領域３２及び底部領域３６からドリフト領域３４ａ内に空乏層が広がる。このため、ＭＯＳＦＥＴ２０は高い耐圧を有する。
【００４９】
タイミングｔ１で底部領域３６の電位Ｖ３６が上昇するため、底部領域３６の電位Ｖ３６は上部電極７０の電位よりも高くなる。しかしながら、タイミングｔ１ではＭＯＳＦＥＴ１１０がオフ状態に制御されているので、接続領域３８、接続配線６０及びＭＯＳＦＥＴ１１０によって構成されている電流経路を介しては、底部領域３６から上部電極７０に向かって電流は流れない。これによって、底部領域３６内に存在する電荷の減少が抑制される。
【００５０】
また、タイミングｔ１で底部領域３６の電位Ｖ３６が上部電極７０の電位よりも高くなると、トレンチ２２の側面に沿って底部領域３６から上部電極７０へリーク電流が流れる場合がある。実施例２でも、リーク電流が流れる場合には、電位Ｖ３６が電位Ｖ１（２００Ｖ程度）まで上昇し、リーク電流が流れない場合には電位Ｖ３６が電位Ｖ２（２５０Ｖ程度）まで上昇する。オフ期間Ｔ２では、ゲート電位Ｖｇが低電位ＶＬに維持される。したがって、ＭＯＳＦＥＴ２０がオフしている状態が維持される。また、オフ期間Ｔ２では、ゲート電位Ｖｇ２が低電位ＶＬ２に維持される。したがって、ＭＯＳＦＥＴ１１０がオフしている状態が維持される。このため、底部領域３６の電位Ｖ３６が略一定に維持される。
【００５１】
オフ期間Ｔ２の最後のタイミングｔ２において、ゲート電位Ｖｇが低電位ＶＬから高電位ＶＨに引き上げられる。したがって、ＭＯＳＦＥＴ２０がターンオンする。また、タイミングｔ２において、ゲート電位Ｖｇ２が低電位ＶＬ２から高電位ＶＨ２に引き上げられる。したがって、ＭＯＳＦＥＴ１１０もターンオンする。つまり、ＭＯＳＦＥＴ２０とＭＯＳＦＥＴ１１０が略同時にターンオンする。
【００５２】
ターンオフ時（タイミングｔ１）にリーク電流が生じなかった場合には、実施例１と同様に、タイミングｔ２において底部領域３６の電位Ｖ３６が略０Ｖまで低下する。
【００５３】
ターンオフ時（タイミングｔ１）にリーク電流が生じた場合には、底部領域３６内に存在する電荷が減少しているので、図１３の電位Ｖ３６のグラフで実線により示すように、タイミングｔ２において電位Ｖ３６が０Ｖよりも低い電位Ｖ３（−５０Ｖ程度）まで低下する。このため、ＭＯＳＦＥＴ２０のターンオン直後の段階では、図６に示すようにドリフト領域３４ａ内に空乏層８０が残存している。このため、ターンオン直後の段階では、ＭＯＳＦＥＴ２０の抵抗Ｒが通常時のオン抵抗Ｒ１よりも高い抵抗Ｒ２となる。しかしながら、タイミングｔ２においてＭＯＳＦＥＴ１１０がターンオンするため、電位Ｖ３６が上部電極７０の電位よりも低い電位Ｖ３まで低下すると、図１２の矢印１０６に示すように電流が流れる。すなわち、上部電極７０からＭＯＳＦＥＴ１１０、接続配線６０及び接続領域３８を介して底部領域３６に向かって電流が流れる。この電流によって底部領域３６に電荷が供給される。このため、図１３に示すように、タイミングｔ２の直後に底部領域３６の電位Ｖ３６が電位Ｖ３から略０Ｖまで上昇する。すると、ドリフト領域３４ａ内に残存する空乏層８０が底部領域３６側に収縮し、ドリフト領域３４ａから空乏層が実質的に消滅する。したがって、タイミングｔ２以降にＭＯＳＦＥＴ２０の抵抗Ｒが抵抗Ｒ２から抵抗Ｒ１まで短時間で低下する。
【００５４】
以上に説明したように、実施例２のスイッチング装置でも、実施例１のスイッチング装置１０と同様に、リーク電流によるオン抵抗上昇の影響をほとんど受けることなく、ＭＯＳＦＥＴ２０を低いオン抵抗で動作させることができる。したがって、ＭＯＳＦＥＴ２０で生じる損失を低減することができる。
【００５５】
なお、実施例１のスイッチング装置１０では、期間Ｔ３においてダイオード５０に電流を流し、これによって底部領域３６の電位Ｖ３６を電位Ｖ３から上昇させる。このとき、ダイオード５０の順方向電圧降下が発生するので、電位Ｖ３６は、上部電極７０の電位よりも順方向電圧降下の分だけ低い電位（約−３Ｖ）までしか上昇しない。これに対し、実施例２のスイッチング装置では、期間Ｔ３においてダイオード５０ではなくＭＯＳＦＥＴ１１０に電流を流すので、底部領域３６の電位Ｖ３６を電位Ｖ３から上部電極７０の電位と略一致する電位（約０Ｖ）まで上昇させることができる。
【００５６】
上述した実施例の構成要素と請求項の構成要素との関係について説明する。実施例１のダイオード５０、接続配線６０及び接続領域３８は、請求項の放電回路の一例である。また、実施例２のＭＯＳＦＥＴ２０、接続配線６０及び接続領域３８も、請求項の放電回路の一例である。また、実施例２のＭＯＳＦＥＴ２０は、請求項のスイッチング素子の一例である。
【００５７】
なお、上述した実施例１、２では、ダイオード５０及びＭＯＳＦＥＴ１１０が、半導体基板１２から分離絶縁膜５４によって分離された半導体層に設けられていた。しかしながら、ダイオード５０及びＭＯＳＦＥＴ１１０が、半導体基板１２の内部に設けられていてもよい。
【００５８】
また、上述した実施例１、２では、ダイオード５０及びＭＯＳＦＥＴ１１０が、凹部５２内の半導体層に設けられていた。しかしながら、層間絶縁膜２８上に半導体層が設けられており、その半導体層内にダイオード５０及びＭＯＳＦＥＴ１１０が設けられていてもよい。
【００５９】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００６０】
本明細書が開示する一例のスイッチング装置は、整流素子が、アノードが上部電極側を向く向きで電流経路に介装されているダイオードを有している。
【００６１】
また、本明細書が開示する別の一例のスイッチング装置は、整流素子が、スイッチング素子と制御装置を有している。前記スイッチング素子は、電流経路に介装されている。前記制御装置は、ＭＯＳＦＥＴがターンオフするときにスイッチング素子をオフ状態に制御し、ＭＯＳＦＥＴがターンオンするときにスイッチング素子をオン状態に制御する。
【００６２】
これらの構成によれば、ＭＯＳＦＥＴがオフ状態のときに底部領域をフローティングさせ、ＭＯＳＦＥＴのターンオン時に電流経路を介して底部領域に電荷を供給することができる。
【００６３】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００６４】
１０    ：スイッチング装置
１２    ：半導体基板
２０    ：ＭＯＳＦＥＴ領域
２２    ：トレンチ
２４    ：ゲート絶縁層
２６    ：ゲート電極
２８    ：層間絶縁膜
３０    ：ソース領域
３２    ：ボディ領域
３４    ：ドレイン領域
３４ａ  ：ドリフト領域
３４ｂ  ：ドレインコンタクト領域
３６    ：底部領域
３８    ：接続領域
５０    ：整流素子領域
５２    ：凹部
５４    ：分離絶縁膜
６０    ：接続配線
６２    ：アノード領域
６４    ：カソード領域
７０    ：上部電極
７２    ：下部電極
【図１】
0006447484.tif 000002
【図２】
0006447484.tif 000003
【図３】
0006447484.tif 000004
【図４】
0006447484.tif 000005
【図５】
0006447484.tif 000006
【図６】
0006447484.tif 000007
【図７】
0006447484.tif 000008
【図８】
0006447484.tif 000009
【図９】
0006447484.tif 000010
【図１０】
0006447484.tif 000011
【図１１】
0006447484.tif 000012
【図１２】
0006447484.tif 000013
【図１３】
0006447484.tif 000014