【事件の表示】
　特許第３３５７２４３号「画像処理装置における設定データ変更装置」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　本件特許異議の申立てを却下する。
【理　由】
１．手続の経緯
　特許第３３５７２４３号の請求項１ないし４に係る発明は、平成８年５月２８日に特許出願され、平成１４年１０月４日に特許権の設定登録がなされたものであり、その後特許異議申立人より本件特許の請求項１及び２に対して特許異議の申立がなされ、当審より取消理由が通知され、その指定期間内である平成１６年３月２３日に特許権者より意見書とともに訂正請求書が提出されたものである。
　
２．訂正の可否についての判断
（１）訂正の内容
　特許権者が平成１６年３月２３日付け訂正請求書において求めている訂正の内容は、次のとおりである。
　
　ａ．特許請求の範囲の減縮を目的として、特許請求の範囲の請求項１及び請求項２を削除する。これにともなって、請求項３及び請求項４の請求項番号を繰り上げて、請求項１及び請求項２とし、請求項２の「請求項３記載の画像処理装置における〜」を「請求項１記載の画像処理装置における」に訂正する。
　
　ｂ．上記訂正事項ａの訂正に伴い、明りょうでない記載の釈明を目的として、段落番号〔０００６〕及び〔０００８〕を削除し、段落番号〔０００６〕以降の段落番号を繰り上げる（以降、訂正後の段落番号を新段落番号、訂正前の段落番号を旧段落番号と呼ぶ）。
　
　ｃ．上記訂正事項ａの訂正に伴い、明りょうでない記載の釈明を目的として、旧段落番号〔０００７〕（新段落番号〔０００６〕）において、１行目に「【課題を解決するための手段】本発明は、前記課題を解決するため次の構成を有する。すなわち、」を追加し、１行目の「さらに」を削除し、「請求項３記載の発明は、」を「請求項１記載の発明は、」に、「請求項４記載の発明は、」を「請求項２記載の発明は、」に訂正する。
　
　ｄ．誤記の訂正を目的として、段落番号〔０００４〕の「〜画像データがパイプラインの中かで処理を行っている〜」を「〜画像データがパイプラインの中で処理を行っている〜」と訂正する。
　
　ｅ．誤記の訂正を目的として、旧段落番号〔００１４〕（新段落番号〔００１２〕）において、「そして、カウンタ１０５には、前記システムクロックＣＬＫが〜」を「そして、カウンタ１１５には、前記システムクロックＣＬＫが〜」と訂正する。
　
　ｆ．誤記の訂正を目的として、旧段落番号〔００１５〕（新段落番号〔００１３〕）において、「〜レジスタバス１２０を介して前記画像データ処理装置１０２に接続されている。」を「〜レジスタバスＤ３を介して前記画像データ処理装置１０２に接続されている。」と訂正する。
　
（２）訂正の目的の適否、新規事項の追加の有無及び特許請求の範囲の拡張・変更の存否
　
　ａについて
　訂正されて請求項２となる請求項４に関して、訂正請求書の記載は上記のように「請求項２の「請求項３記載の画像処理装置における〜」…」となっているが、特許されたときの明細書の請求項４の記載は「請求項２記載の画像処理装置における〜」となっている。
　出願当初の明細書には「【０００７】…さらに、請求項４記載の発明は、前記前記請求項３記載の選択信号出力手段を、画像データとこの画像データに対応して処理ステージ及び選択信号を格納する画像メモリ装置によって構成したものである。」と記載されており、また、請求項４に記載されている「ステージ番号データ」はパイプライン方式の画像処理装置を前提としたものであるから、請求項４の「請求項２記載の画像処理装置における〜」とある記載は、「請求項３記載の画像処理装置における〜」の誤記であったことは明かである。
　したがって、訂正請求書の記載は上記のように誤記があるが、その訂正の内容は、特許請求の範囲の減縮及び誤記の訂正を目的とするものであって、新規事項の追加はなく、実質的な特許請求の範囲の拡張・変更もないことは明らかである。
　
　ｂ及びｃについて
　上記ａの訂正により、請求項１及び２が削除されたことに伴い、特許請求の範囲の記載と明細書の記載との整合を図るものであるから、明りょうでない記載の釈明を目的とするものであって、新規事項の追加はなく、実質的な特許請求の範囲の拡張・変更もないことは明らかである。
　
　ｄ、ｅ及びｆについて
　誤記の訂正を目的とすることは明かであり、新規事項の追加はなく、実質的な特許請求の範囲の拡張・変更もないことも明らかである。
　
（３）むすび
　以上のとおり、本件訂正は、特許法第１２０条の４第３項で準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書及び第２項の規定に適合するので、本件訂正を認める。
　
３．特許異議の申立について
　特許されたときの本件請求項１ないし４に係る発明のうち特許異議申立の対象である請求項１及び２に係る発明は、訂正によって削除され、結果的に特許異議の申立の対象が無くなったので、本件特許異議の申立は、不適法な申立であってその補正をすることができないものとなった。
　したがって、本件特許異議の申立は、特許法第１２０条の６第１項で準用する同第１３５条の規定によって却下すべきものである。
　よって、結論のとおり決定する。
【異議決定日】
平成１６年３月２９日（２００４．３．２９）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
画像処理装置における設定データ変更装置
（５７）【特許請求の範囲】
　
【請求項１】
　前記設定データ格納手段より出力された設定データに基づき入力された画像データに対して画像処理を施す画像処理部とからなるステージを多段に設定してなるパイプライン方式の画像処理装置において、
　前記設定データ格納手段は、複数の異なる設定データを格納してなる複数のレジスタによって多重構造をなすよう構成すると共に、
　画像データに同期して、必要とする画像処理に応じたステージ及びレジスタを表す選択信号を出力する選択信号出力手段と、
　前記選択信号出力手段から出力された選択信号に基づき前記複数のレジスタの中から所定のステージ及びレジスタを選択する選択手段とを設けたことを特徴とする画像処理装置における設定データ変更装置。
　
【請求項２】
１
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、画像処理に必要とされる設定データを変更可能とする画像処理装置における設定データ変更装置に関し、特に、パイプライン方式を用いて行う画像処理に好適な設定データ変更装置に関する。
　【０００２】
　【従来の技術】
　現在、連続的に入力される画像データを処理する有効な画像処理装置としてパイプライン方式を用いたものが知られている。
　図５はこのパイプライン方式による画像処理装置の概略構成を示す図である。
　図示のように、このパイプライン方式では、複数段のステージＳＴ１，ＳＴ２，ＳＴ３…ＳＴ（Ｎ＋Ｍ）を備え、画像データ用バスＢ１を介して供給される画像データに対し、前記各ステージでそれぞれ所定の画像処理を施し、各システムクロックＣＬＫに応じて順次後段のステージへと転送して行くものとなっている。
　【０００３】
　また、図６は従来のパイプライン方式を用いた画像処理装置の各ステージの基本構成を示すブロック図である。図示のように、各ステージは、入力される画像データをシステムクロックＣＬＫにてラッチするための画像データ用ラッチ回路１と、この画像データを処理するための画像データ処理回路２と、この画像データ処理回路２での処理に必要な値や処理内容等の設定データを指示する選択信号を格納したレジスタ３等を備える。
　そして、このような画像処理装置では、前記レジスタ３の設定値を変更することにより、画像処理内容の変更が可能となっている。
　このレジスタ３における設定データの変更処理は、ＣＰＵからのデータバスＢ２を介して供給されるデータと、レジスタ選択信号Ｓ１〜ＳＮとによってレジスタ変更命令の対象となるレジスタ３に格納された設定データを変更処理するものとなっている。
　【０００４】
　【発明が解決しようとする課題】
　しかしながら、上記従来の技術においては、画像データがパイプラインの
中で
　従って、レジスタ３を更新する際には、その都度、画像データがパイプラインを通過するのを待つ必要があり、パイプライン中に画像データが存在しなくなる、いわゆるパイプラインフラッシュのための待ち時間が必要となる。従って、頻繁にレジスタ３の設定データの変更が行われる画像処理においては、パイプラインフラッシュに要する待ち時間によって十分な描画速度が得られないという問題があった。
　【０００５】
　本発明は、前記従来の問題点を解消するべくなされたものであって、従来レジスタ変更のために不可欠とされていたパイプラインフラッシュのための待ち時間を不要とし、処理内容等を設定するための設定データの変更が頻繁に行われる画像処理においても処理時間を大幅に短縮することができる画像処理装置の設定データ変更装置の提供を課題とする。
　【０００６】
　
【課題を解決するための手段】
　
本発明は、前記課題を解決するため次の構成を有する。
　
すなわち、
１
　さらに、請求項
２
　【０００７】
　また、本願請求項
１
２
　【０００８】
　【発明の実施の形態】
　以下、図１ないし図４を参照して本願発明の実施の形態を説明する。
　図１は本願発明の実施の形態に適用するパイプライン処理方式を用いた画像処理装置の概略構成を示すブロック図であり、図２は図１に示した画像処理装置の各ステージにおける設定データ変更装置の構成を示すブロック図、図３は同実施の形態に使用する画像メモリ装置のデータ構成を示す説明図、図４は同実施の形態における動作を示すタイミングチャートである。
　【０００９】
　図１に示すように、本願発明の実施の形態に適用するパイプライン処理方式においても、上記従来技術に示したパイプライン処理方式と同様に、複数の画像処理ステージＳＴ１〜ＳＴ（Ｎ＋Ｍ）を備え、画像用データバス１００によって転送されて来る画像データＤ１をシステムクロックＣＬＫによって順次各ステージＳＴ１〜ＳＴ（Ｎ＋Ｍ）へと転送して行き、各々のステージで所定の画像処理を施すものとなっており、この点は上記従来技術にて示したものと同様であるが、各ステージＳＴ１〜ＳＴ（Ｎ＋Ｍ）の構成及び各ステージＳＴ１〜ＳＴ（Ｎ＋Ｍ）に入力されるデータ及び信号が図２に示すように異なる。以下、図２に基づきこの実施の形態を詳細に説明する。
　【００１０】
　図２に示すステージは、上記パイプラインにおけるＭ段目のステージＳＴ（Ｎ＋Ｍ）を示しており、図中、１０１は画像データバス１００を介して入力される画像データＤ１をラッチする画像データ用のラッチ回路、１０２はこのラッチ回路１０１から出力された画像データに対し後述のレジスタからの設定データに応じた画像処理を施す画像データ処理回路（画像処理部）である。前記ラッチ回路１０１には、画像処理内容の変更を要するステージの段数を指定するデータ（段数データ）Ｄ２がデータバス１０３を介して入力されると共に、複数のレジスタの切り替えのタイミングを指示するレジスタ切替信号ＲＣＥとシステムクロックＣＬＫとがそれぞれ信号線１０４、１０５を介して入力される。
　【００１１】
　また、前記画像データラッチ回路１０１の後段には２個の比較器１０６，１０７が設けられている。このうち一方の比較器１０６には、データ“０”と、前記ラッチ回路１０１から出力されたステージ段数値（画像処理の変更を要するステージ段数値）を表すデータＤ２とが入力されており、また他方の比較器１０７には同じくラッチ回路１０１から出力されたデータＤ２と、実際のステージの段数値（ここでは段数（Ｍ））が入力されている。
　【００１２】
　さらに、前記両比較器１０６，１０７には、各々の出力の論理和を出力するＯＲゲート１０８が接続されており、その出力信号はアンドゲート１０９の一方の入力端子に入力されている。また、前記アンドゲート１０９の他方の入力端子には前記ラッチ回路１０１より出力されたレジスタ切替信号ＲＣＥが入力されており、アンドゲート１０９は両信号の論理積を後段に設けられたカウンタ１１５のＣＥ端子（クロック許可入力端子）へと出力するようになっている。そして、カウンタ
１１５
　【００１３】
　一方、１１６，１１７，１１８，１１９は前記画像処理のための機能や定数を表す値を格納してなる４個のレジスタで、それぞれ異なる処理内容を表す値が格納されており、これらレジスタにより４重構造をなす格納手段２０が構成されている。そして、前記各レジスタ１１６，１１７，１１８，１１９の各データ入力端子ＤＩには、ファームウェアによりレジスタにデータを書き込むためのＣＰＵデータバス１１０が接続されており、各レジスタ１１６，１１７，１１８，１１９のデータ出力端子ＤＯはレジスタバス
Ｄ３
　また、レジスタ１１６，１１７，１１８，１１９の書込み端子ＷＲには、信号線１１１，１１２，１１３，１１４を介してレジスタ書込み信号Ｗ１，Ｗ２，Ｗ３，Ｗ４が入力可能となっている。
　【００１４】
　また、図３にこの実施の形態に使用する画像メモリ装置２００のデータ構成を示す。図示のように、この画像メモリ装置２００には、パイプラインへ順次送出される各画像データＤ１と、各画像信号に対応するレジスタ切替信号ＲＣＥ及び段数データＤ２とがそれぞれ互いに対応する領域に格納されると共に、読み出しは対応する領域内のデータが同期して行われるようになっており、本願発明の選択信号出力手段を構成している。
　【００１５】
　なお、図３において、画像データ内に記載されている（Ｎ−１）〜（Ｎ＋４）は、パイプラインへ読み出される順番を示している。また、ここに示されるレジスタ切替信号ＲＣＥは、“１”又は“０”で表される１ビットの信号であり、“１”は切替の実行を意味している。さらに段数データＤ２において、Ｍ，Ｐは切替を行うステージの段数を表し、０はすべてのステージにおける切替を意味している。従って、ここに示す（Ｎ）番目の画像データは、Ｍ段目のステージＳＴＭでの処理においてレジスタの切替えが行われ、（Ｎ＋２）番目の画像データはＰ段目のステージＳＴＰでの処理においてレジスタの切替えが行われ、（Ｎ＋１）番目の画像データは全てのステージにおいて設定データの切替えが行われることを表している。
　【００１６】
　また、前記レジスタ１１６，１１７，１１８，１１９に書き込む設定データは、画像メモリ２００における格納内容に合わせてファームウェアが予めレジスタ書き込み信号Ｗ１，Ｗ２，Ｗ３，Ｗ４を使い設定する。
　例えば、画像データ（Ｎ−１）に対するレジスタの値が（０−１）で、画像データ（Ｎ）に対するレジスタの値が（０）、画像データ（Ｎ＋１）に対するレジスタの値が（０＋１）であり、これらが画像データ処理回路１０２で必要な値であるとすると、レジスタ１１６には（０−１）、レジスタ１１７には（０）、レジスタ１１８には（０＋１）を予め設定しておく。
　【００１７】
　以上の構成に基づき、次に作用を説明する。
　画像メモリ２００から読み出された画像データＤ１は、画像データバス１００を経てパイプラインの第１段目のステージＳＴ１に転送され、その後システムクロックＣＬＫのタイミングに応じて順次後段のステージへと転送されて行く。
　いま、Ｎ番目の画像データがＭ段のステージＳＴＭに転送されたとすると、画像データＤ１に同期して、段数データＤ２及びレジスタ切替信号ＲＣＥも共にＭ段のステージＳＴＭに転送される。そして、ステージＳＴＭに転送された画像データは、ラッチ回路１０１でラッチされた後画像データ処理回路１０２に入力され、段数データＤ２は比較器１０６及び１０７にそれぞれ入力される。
　【００１８】
　また、レジスタ切替信号ＲＥＣはラッチ回路１０１からアンドゲート１０９に入力される。ここで比較器１０６は、入力された段数データＤ２によって表される段数値と、現在のステージにおける段数値（Ｍ）とを比較し、両値が一致していれば比較器１０７から出力信号“１”が出力され、一致していない場合には“０”が出力される。この場合、段数データＤ２は図３に示すようにその値がＭであるため、比較器１０７に入力される２つのデータ値は一致し、比較器１０７からは“１”が出力される。その結果、オアゲート１０８からの出力は“１”となり、それがアンドゲート１０９の一方の入力端子に入力される。
　【００１９】
　また、このアンドゲート１０９の他方の入力端子には、レジスタ切替信号ＲＣＥが入力されている。ここでは、図４に示すように、ＲＣＥ信号は“１”となっているため、アンドゲート１０９の出力信号は１となる。このアンドゲート１０９の出力信号“１”はカウンタ１１５のクロック入力許可端子ＣＥに入力されるため、カウンタ１１５にはシステムクロックＣＬＫが入力される。このためカウンタ１１５は１カウントカウントアップし、出力端子（０），（１），（２），（３）のいずれか１つが選択的にアクティブになる。
　【００２０】
　ここで、カウンタ１１５の出力端子（１）がアクティブになったとすると、この出力端子に接続されているレジスタ１１７のデータ出力許可入力端子ＯＥがアクティブになり、レジスタ１１７に設定されているデータがレジスタバスＤ３を経て画像データ処理回路１０２に転送される。画像処理データ回路１０２では、このレジスタ１１７の設定データに従って、入力された画像データに対し所定の画像処理を施す。
　【００２１】
　この後、次のシステムクロックが入力された時点で、処理された画像データは次段のステーションへと送られる一方、このステーションＳＴ１の画像データ用ラッチ回路１０１に（Ｎ＋１）番目の画像データＤ１が転送される。またこの画像データＤ１と共にレジスタ切替信号ＲＣＥ、及び段数データＤ２もラッチ回路１０１に入力される。
　【００２２】
　この段数データＤ２は図３に示すように“０”となっており、この“０”の値はレジスタ切替信号ＲＣＥの値が“１”であれば、全てのステージに対してレジスタの切り替えを行うことを意味している。すなわち、比較器１０６の両入力端子には、前記の値“０”と予め設定した値０とが共に入力されることとなり、同比較器１０６からは“１”が出力され、オアゲート１０８からは“１”が出力される。またレジスタ切替信号ＲＣＥは図３に示すように１であるため、アンドゲート１０９の両入力端子には共に“１”が入力され、出力端子からは“１”が出力されてカウンタ１１５の入力端子ＣＥがアクティブになる。このため、カウンタ１１５はシステムクロックＣＬＫによって１カウントカウントアップし、カウンタ１１５のアクティブとなる出力端子が切り替わり、設定データの読み出されるレジスタが切り替わる。ここでは、前回の画像処理においてカウンタ１１５の出力端子（１）がアクティブとなっているため、今回のカウントアップによってカウンタ１１５は出力端子（２）がアクティブになる。これにより、レジスタ１１８の設定データ内容がレジスタバスＤ３を介して画像データ処理回路１０２に送出され、その設定データ内容に従って画像処理を施す。
　【００２３】
　この後、システムクロックＣＬＫに従って（Ｎ＋２）番目の画像データＤ１と共に段数データＤ２及びレジスタ切替信号ＲＣＥが入力された場合、比較器１０６には予め設定されている値“０”と段数データ“Ｐ”が入力されるため、その出力は“０”となり、また、比較器１０７においても段数データ“Ｐ”と予め設定されているステージ段数“Ｍ”とが比較されるため、その出力は“０”となる。従って、オアゲート１０８からは“０”が出力され、アンドゲート１０９には、このオアゲート１０８からの出力信号“０”とレジスタ切替信号“１”とが入力されるため、その出力は“０”となる。これにより、カウンタ１１５の入力端子ＣＥは非アクティブとなり、システムクロックＣＬＫに対するカウント動作は行われず、それまでのカウント値が維持される。すなわち、カウンタ１１５の出力端子（２）が引き続きアクティブに保たれるため、画像データ処理回路１０２に入力される設定データは変更されず、前回と同一の画像処理が施される。
　【００２４】
　【発明の効果】
　以上説明したとおり、本願発明に係る画像処理装置における設定データ変更装置によれば、画像処理の内容を設定する設定データの選択を、画像データに同期して出力される選択信号によって行うようにしたため、設定データの変更が頻繁に行われる画像処理においても画像データを順次連続的に処理することができ、処理時間の短縮化を図ることが可能となる。特に、パイプライン方式を用いた画像処理装置において、処理内容の変更を要する処理ステージ及びレジスタの選択を画像データに同期して出力される選択信号によって行うようにすれば、入力される画像データに対し、必要とされる画像処理を随時実行することができる。従って、設定データの変更時において従来の装置では不可欠とされていたパイプラインフラッシュのための待ち時間を削減することができ、処理時間の大幅な短縮が可能となるため、頻繁に設定データが変更されるコンピュータグラフィクスにおいても高速描画を実現することができる。
【図面の簡単な説明】
　【図１】
　本願発明の実施の形態に適用するパイプライン処理方式を用いた画像処理装置の概略構成を示すブロック図である。
　【図２】
　図１に示した画像処理装置の各ステージにおける設定データ変更装置の構成を示すブロック図である。
　【図３】
　同上の実施形態に使用する画像メモリ装置のデータ構成を示す説明図である。
　【図４】
　同上の実施形態における動作を示すタイミングチャートである。
　【図５】
　従来のパイプライン方式を用いた画像処理装置の概略構成を示す図である。
　【図６】
　従来のパイプライン方式を用いた画像処理装置における各ステージの基本構成を示すブロック図である。
　【符号の説明】
　１０２　画像処理回路（画像処理部）
　１０　　選択手段
　２０　　格納手段
　１１６，１１７，１１８，１１９　レジスタ
　２００　画像メモリ（選択信号出力手段）
　ＳＴ１〜ＳＴ（Ｎ＋Ｍ）　処理ステージ