【事件の表示】
　特許第３３４７５８４号「記録ヘッド及びその記録ヘッドを用いた記録装置」の請求項１ないし４、６ないし１６に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３４７５８４号の請求項１ないし３、５ないし１１に係る特許を取り消す。
【理　由】
第１　手続の経緯
　本件の出願から本決定に至るまでの主だった経緯は次のとおりである。
・平成８年６月１７日　特許権者により本件出願（特願平８−１４５９７５）
・平成１４年９月６日　特許第３３４７５８４号として設定登録（請求項１〜１６）
・平成１５年５月２０日　特許異議申立人武田政子より、請求項１〜４及び請求項６〜１６に係る特許に対して特許異議申立
・同年７月２５日付け　当審にて取消理由通知
・同年１０月６日　特許権者より意見書及び訂正請求書提出（以下、この訂正請求による訂正を「本件訂正」という。）
　
第２　訂正の可否の判断
１．訂正の内容
［訂正事項１］訂正前請求項１記載の「外部から入力されるブロック制御信号に応じて」、「ブロックを選択するためのブロック選択信号を発生する選択回路」、「記録データを入力し、前記記録素子の駆動を許可する信号を付加した前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路」、「記録データ信号と前記選択回路が発生する」、「前記駆動回路を駆動する信号を出力する出力回路」及び「記録ヘッド」を、「外部から入力されるブロック制御信号を入力しデコードすることで」、「ブロックを選択するためのブロック数分のブロック選択信号を発生するデコーダ」、「記録データを入力し、該記録データと外部から入力された前記記録素子の駆動を許可する信号との論理積をとって、前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路」、「記録データ信号と前記デコーダが発生する」、「前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路」及び「インクジェット記録ヘッド」とそれぞれ訂正する。
［訂正事項２］訂正前請求項２記載の「、前記ＡＮＤ回路の演算結果によって記録素子を駆動するための駆動信号を前記駆動回路に出力す」との記載を削除し、「記録ヘッド」を「インクジェット記録ヘッド」と訂正する。
［訂正事項３］訂正前請求項３記載の「前記記録素子の駆動を許可する信号の付加を、前記ラッチ回路から出力される記録データに対して行う」及び「記録ヘッド」を、「前記記録素子の駆動を許可する信号との論理積を、前記ラッチ回路から出力される記録データとの間でとる」及び「インクジェット記録ヘッド」とそれぞれ訂正する。
［訂正事項４］訂正前請求項４を削除し、同請求項５を請求項４と改めた上で、「記録ヘッド」を「インクジェット記録ヘッド」と訂正する。
［訂正事項５］訂正前請求項６を削除し、同請求項７を請求項５と改めた上で、「外部から入力されるブロック制御信号に応じて」、「ブロックを選択するための選択信号を発生する選択回路」、「前記選択回路が発生した選択信号」、「に対して前記記録素子の駆動を許可する信号を付加したブロック選択信号」、「前記駆動回路を駆動する信号を出力する出力回路」及び「記録ヘッド」を、「外部から入力されるブロック制御信号を入力しデコードすることで」、「ブロックを選択するためのブロック数分の選択信号を発生するデコーダ」、「前記デコーダが発生した選択信号」、「と外部から入力された前記記録素子の駆動を許可する信号との論理積をとったブロック選択信号」、「前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路」及び「インクジェット記録ヘッド」とそれぞれ訂正する。
［訂正事項６］訂正前請求項８を削除し、同請求項９を請求項６と改めた上で、引用する請求項を「請求項１乃至８のいずれか」から「請求項１乃至５のいずれか」に改めるとともに、「記録ヘッド」を「インクジェット記録ヘッド」と訂正する。
［訂正事項７］訂正前請求項１０を請求項７と改めた上で、引用する請求項を「請求項９」から「請求項６」に改めるとともに、「記録ヘッド」（３箇所）を「インクジェット記録ヘッド」と訂正する。
［訂正事項８］訂正前請求項１１を削除し、同請求項１２を請求項８と改めた上で、引用する請求項を「請求項１乃至１１のいずれか」から「請求項１乃至７のいずれか」に改めるとともに、「記録ヘッド」（２箇所）を「インクジェット記録ヘッド」と訂正する。
［訂正事項９］訂正前請求項１３を請求項９と改めた上で、「外部から入力されるブロック制御信号に応じて」、「ブロックを選択するためのブロック選択信号を発生する選択回路」、「記録データを入力し、前記記録素子の駆動を許可する信号を付加した前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路」、「記録データ信号と前記選択回路が発生する」、「前記駆動回路を駆動する信号を出力する出力回路」及び「記録ヘッド」を、「外部から入力されるブロック制御信号を入力しデコードすることで」、「ブロックを選択するためのブロック数分のブロック選択信号を発生するデコーダ」、「記録データを入力し、該記録データと外部から入力された前記記録素子の駆動を許可する信号との論理積をとって、前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路」、「記録データ信号と前記デコーダが発生する」、「前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路」及び「インクジェット記録ヘッド」とそれぞれ訂正する。
［訂正事項１０］訂正前請求項１４を請求項１０と改めた上で、引用する請求項を「請求項１３」から「請求項９」に改めるとともに、「前記記録素子の駆動を許可する信号の付加」、「ラッチ回路から出力される記録データに対して行う」及び「記録ヘッド」を、「前記記録素子の駆動を許可する信号との論理積」、「ラッチ回路から出力される記録データとの間でとる」及び「インクジェット記録ヘッド」とそれぞれ訂正する。
［訂正事項１１］訂正前請求項１５を請求項１１と改めた上で、「外部から入力されるブロック制御信号に応じて」、「ブロックを選択するための選択信号を発生する選択回路」、「前記選択回路が発生した選択信号」、「に対して前記記録素子の駆動を許可する信号を付加したブロック選択信号」、及び「前記駆動回路を駆動する信号を出力する出力回路」を、「外部から入力されるブロック制御信号を入力しデコードすることで」、「ブロックを選択するためのブロック数分の選択信号を発生するデコーダ」、「前記デコーダが発生した選択信号」、「と外部から入力された前記記録素子の駆動を許可する信号との論理積をとったブロック選択信号」、及び「前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路」とそれぞれ訂正する。
［訂正事項１２］訂正前請求項１６を削除する。
［訂正事項１３］発明の詳細な説明の段落【０００１】記載の「記録装置にに関する。」を「記録装置に関する。」と訂正する。
［訂正事項１４］発明の詳細な説明の段落【００１５】の記載を、「即ち、Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、外部から入力されるブロック制御信号を入力しデコードすることで前記分割駆動されるブロックを選択するためのブロック数分のブロック選択信号を発生するデコーダと、記録データを入力し、該記録データと外部から入力された前記記録素子の駆動を許可する信号との論理積をとって、前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路と、前記入力回路から入力する記録データ信号と前記デコーダが発生する前記ブロック選択信号に応じて前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路とを有することを特徴とする。」と訂正する。
　
２．訂正の目的、新規事項の有無、及び特許請求の範囲の実質上の拡張・変更の存否
　各訂正事項のうち、請求項削除とこれに伴う請求項番号の変更及び引用する請求項番号の変更は、特許請求の範囲の減縮を目的とし、願書に添付した明細書・図面（以下「特許明細書」という。）に記載の範囲内でなされた訂正である。
　各訂正事項のうち、「記録ヘッド」を「インクジェット記録ヘッド」と訂正することは、特許請求の範囲の減縮を目的とするものであって、特許明細書の「本発明は記録ヘッド及びその記録ヘッドを用いた記録装置に関し、特に、・・・インクジェット方式に従った記録ヘッド及びその記録ヘッドを用いた記録装置にに関する。」（段落【０００１】）等の記載に基づくものであるから、特許明細書に記載の範囲内でなされた訂正である
　訂正事項１，５，９，１１のうち、「外部から入力されるブロック制御信号に応じて」及び「ブロックを選択するためのブロック選択信号を発生する選択回路」を、「外部から入力されるブロック制御信号を入力しデコードすることで」及び「ブロックを選択するためのブロック数分のブロック選択信号を発生するデコーダ」（訂正事項１，９）若しくは「ブロックを選択するためのブロック数分の選択信号を発生するデコーダ」（訂正事項５，１１）と訂正することは、「ブロック選択信号を発生する選択回路」を限定するものであるから、特許請求の範囲の減縮を目的とするものであり、特許明細書【図３】又は【図５】の実施例に即した訂正であるから、特許明細書に記載の範囲内でなされた訂正である。訂正事項１，９のうち、「記録データ信号と前記選択回路が発生する」を「記録データ信号と前記デコーダが発生する」と訂正すること、及び訂正事項５，１１のうち、「前記選択回路が発生した選択信号」を「前記デコーダが発生した選択信号」と訂正することも同様である。
　訂正事項１，９のうち、「記録データを入力し、前記記録素子の駆動を許可する信号を付加した前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路」を「記録データを入力し、該記録データと外部から入力された前記記録素子の駆動を許可する信号との論理積をとって、前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路」と訂正することは、「入力回路」について限定するものであるから、特許請求の範囲の減縮を目的とするものであり、特許明細書【図５】の実施例に即した訂正であるから、特許明細書に記載の範囲内でなされた訂正である。また、訂正事項２のうち「、前記ＡＮＤ回路の演算結果によって記録素子を駆動するための駆動信号を前記駆動回路に出力す」との記載を削除することは、訂正事項１のうちの上記訂正に伴う付随的訂正にすぎない。
　訂正事項１，５，９，１１のうち、「前記駆動回路を駆動する信号を出力する出力回路」を「前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路」と訂正することは、「出力回路」について限定するものであるから、特許請求の範囲の減縮を目的とするものであり、特許明細書【図３】又は【図５】の実施例に即した訂正であるから、特許明細書に記載の範囲内でなされた訂正である。
　訂正事項３のうち、「前記記録素子の駆動を許可する信号の付加を、前記ラッチ回路から出力される記録データに対して行う」を、「前記記録素子の駆動を許可する信号との論理積を、前記ラッチ回路から出力される記録データとの間でとる」と訂正することは、記録素子の駆動を許可する信号を付加することの態様について限定するものであるから、特許請求の範囲の減縮を目的とするものであり、特許明細書【図５】の実施例に即した訂正であるから、特許明細書に記載の範囲内でなされた訂正である。
　訂正事項５のうち、「に対して前記記録素子の駆動を許可する信号を付加したブロック選択信号」を「と外部から入力された前記記録素子の駆動を許可する信号との論理積をとったブロック選択信号」と訂正することは、「ブロック選択信号」ひいては「ブロック選択信号出力回路」について限定するものであるから、特許請求の範囲の減縮を目的とするものであり、特許明細書【図３】の実施例に即した訂正であるから、特許明細書に記載の範囲内でなされた訂正である。
　訂正事項１３は、自明な誤記の訂正目的とする訂正であり、当然特許明細書に記載の範囲内でなされた訂正である。
　訂正事項１４は、訂正事項１又は訂正事項１１に付随する訂正であり、その目的は訂正事項１又は訂正事項１１と同一であり、特許明細書に記載の範囲内でなされた訂正である。
　また、訂正事項１〜訂正事項１４が、特許請求の範囲を実質上拡張又は変更するものでないことは明らかである。
　
３．独立特許要件の判断
　訂正後請求項４は訂正前請求項５に対応するものであって、これは請求項１を引用しているから、請求項１の減縮に伴い、又訂正後請求項４と訂正前請求項５の比較から見ても減縮されている。そこで、訂正後請求項４に係る発明の独立特許要件について検討する。
　訂正後請求項４に係る発明において、「入力回路」は、「記録データを入力して一時的にホールドする複数のフリップフロップと、前記フリップフロップに格納された記録データをラッチするラッチ回路と、選択信号を入力してデコードし前記デコード結果に従って前記記録データをホールドすべきフリップフロップを前記複数のフリップフロップから選択するデコード回路」とを有するものであるが、このような「複数のフリップフロップ」、「ラッチ回路」及び「デコード回路」からなる「入力回路」は、特許異議申立人の提出した甲第１号証〜甲第６号証（取消理由に引用した先願明細書及び引用例１〜引用例５に同じ。）に記載されていない。したがって、訂正後請求項４に係る発明が先願明細書に記載の発明と同一であるとも、本件出願前に頒布された刊行物に記載の発明に基づいて当業者が容易に発明できたとも認めることができない。すなわち、訂正後請求項４に係る発明は、特許出願の際独立して特許を受けることができるものと認められる。
　
４．訂正の可否の判断の結論
　以上のとおりであるから、本件訂正は、特許法１２０条の４第２項１号及び２号に掲げる事項を目的とするものであり、同条３項で読み替えて準用する同法１２６条２項〜４項の規定に適合する。
　よって、本件訂正を認める。
　
第３　特許異議申立についての判断
１．本件発明の認定
　訂正が認められるから、本件の請求項１〜請求項１１に係る発明（以下、請求項番号に従い「本件発明１」〜「本件発明１１」という。）は、訂正請求書に添付された訂正明細書の特許請求の範囲【請求項１】〜【請求項１１】に記載された事項により特定されるものであって、そのうち本件発明１〜本件発明３及び本件発明５〜本件発明１１は次のとおりである。本決定では、「発明を特定するための事項」という意味で「構成」という用語を用いることがある。
【請求項１】　Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、
　前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、
　外部から入力されるブロック制御信号を入力しデコードすることで前記分割駆動されるブロックを選択するためのブロック数分のブロック選択信号を発生するデコーダと、
　記録データを入力し、該記録データと外部から入力された前記記録素子の駆動を許可する信号との論理積をとって、前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路と、
　前記入力回路から入力する記録データ信号と前記デコーダが発生する前記ブロック選択信号に応じて前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路とを有することを特徴とするインクジェット記録ヘッド。
【請求項２】　前記出力回路は、前記入力回路から出力されるＭビットパラレルの記録データ信号と前記ブロック選択信号との論理積を演算するＡＮＤ回路を備えることを特徴とする請求項１に記載のインクジェット記録ヘッド。
【請求項３】　前記入力回路は、供給されるクロックに従って記録データをシリアルに入力して一時的に格納するシフトレジスタと、前記シフトレジスタに格納された記録データをラッチするラッチ回路とを有し、
　前記記録素子の駆動を許可する信号との論理積を、前記ラッチ回路から出力される記録データとの間でとることを特徴とする請求項１に記載のインクジェット記録ヘッド。
【請求項５】　Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、
　前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、
　外部から入力されるブロック制御信号を入力しデコードすることで前記分割駆動されるブロックを選択するためのブロック数分の選択信号を発生するデコーダと、
　前記デコーダが発生した選択信号と外部から入力された前記記録素子の駆動を許可する信号との論理積をとったブロック選択信号を出力するブロック選択信号出力回路と、
　記録データを入力し、前記Ｍ個の記録素子に対応する記録データを出力する入力回路と、
　前記入力回路から入力する記録データと前記ブロック選択信号出力回路によるブロック選択信号に応じて前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路と、を有することを特徴とするインクジェット記録ヘッド。
【請求項６】　前記記録素子は発熱体を備えることを特徴とする請求項１乃至５のいずれかに記載のインクジェット記録ヘッド。
【請求項７】　前記インクジェット記録ヘッドは、前記発熱体から発生する熱エネルギーを利用してインクを吐出するインクジェット記録ヘッドであることを特徴とする請求項６に記載のインクジェット記録ヘッド。
【請求項８】　請求項１乃至７のいずれかに記載のインクジェット記録ヘッドと、
　該インクジェット記録ヘッドに供給するデータの供給制御を行う回路とを備えたことを特徴とする記録装置。
【請求項９】　Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、
　前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、
　外部から入力されるブロック制御信号を入力しデコードすることで前記分割駆動されるブロックを選択するためのブロック数分のブロック選択信号を発生するデコーダと、
　記録データを入力し、該記録データと外部から入力された前記記録素子の駆動を許可する信号との論理積をとって、前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路と、
　前記入力回路から入力する記録データ信号と前記デコーダが発生する前記ブロック選択信号に応じて前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路と、
　を有することを特徴とするインクジェット記録ヘッド用基板。
【請求項１０】　前記入力回路は、供給されるクロックに従って記録データをシリアルに入力して一時的に格納するシフトレジスタと、前記シフトレジスタに格納された記録データをラッチするラッチ回路とを有し、
　前記記録素子の駆動を許可する信号との論理積を、前記ラッチ回路から出力される記録データとの間でとることを特徴とする請求項９に記載のインクジェット記録ヘッド用基板。
【請求項１１】　Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、
　前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、
　外部から入力されるブロック制御信号を入力しデコードすることで前記分割駆動されるブロックを選択するためのブロック数分の選択信号を発生するデコーダと、
　前記デコーダが発生した選択信号と外部から入力された前記記録素子の駆動を許可する信号との論理積をとったブロック選択信号を出力するブロック選択信号出力回路と、
　記録データを入力し、前記Ｍ個の記録素子に対応する記録データを出力する入力回路と、
　前記入力回路から入力する記録データと前記ブロック選択信号出力回路によるブロック選択信号に応じて前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路と、
　を有することを特徴とする記録ヘッド用基板。
　
２．取消理由の骨子
　当審における取消理由通知においては、取消理由の一つとして、訂正前の請求項１〜４、６〜１６に係る発明は、特開平５−５０６３６号公報（特許異議申立人の提出した甲第２号証、以下「引用例１」という。）、特開平６−１２２２２３号公報（同甲第３号証、以下「引用例２」という。）、特開平７−２９０７０７号公報（同甲第４号証、以下「引用例３」という。）、特開平４−２５１７６１号公報（同甲第５号証、以下「引用例４」という。）、及び特開平４−５９２６２号公報（同甲第６号証、以下「引用例５」という。）記載の発明に基づいて当業者が容易に発明できたものであるから、請求項１〜４、６〜１６に係る特許は、特許法２９条２項の規定に違反してされたものである旨通知した。
　以下、上記取消理由について検討するが、訂正により請求項番号が変更になっているため、検討対象となるのは、本件発明１〜３及び本件発明５〜１１である。
　
３．引用刊行物の記載事項
（１）引用例１の記載事項
　引用例１には、以下のア〜ケの記載が図示とともにある。
　ア．「一方端に共通な駆動電力が供給される複数の発熱抵抗体を複数個ずつブロックに区分するとともに、各ブロックに対応する複数種類の選択信号のいずれか一つが入力されて導通状態に切換わる複数のスイッチング手段が各発熱抵抗体の他端にそれぞれ接続されて成るブロック選択手段と、各スイッチング手段の出力が、各ブロック毎の対応する配列位置のスイッチング手段に亘りそれぞれ共通に接続され、発熱抵抗体を共通電位に導通／遮断する複数の駆動手段と、各ブロック毎の発熱抵抗体と同一ビット数のシリアルデータをパラレルデータに変換するデータ変換手段と、データ変換手段からのパラレルデータを、出力制御信号が入力されている期間に亘り各駆動手段に出力する複数のゲート手段とを含むことを特徴とするサーマルヘッド。」（【請求項１】）
　イ．「サーマルヘッド２１に形成されるＡ個（例として２４個）の発熱抵抗体２６を、後述する予め定めるＮ個（例として６個）毎に区分し、区分された各ブロックＢ１，Ｂ２，Ｂ３，Ｂ４（総称するときは参照符Ｂで示す）毎の発熱抵抗体２６の一方端に共通に接続される共通電極２７を形成する。」（段落【００１７】）
　ウ．「図１に示されるようにサーマルヘッド２１の前記駆動回路素子３０には、各個別電極２９に入力端が接続され、発熱抵抗体２６と同数のスイッチング手段であるトランジスタ４８がそれぞれ設けられる。各トランジスタ４８の出力端はその配列方向に沿って隣接するたとえば４個ずつが共通に接続され、駆動手段である６個のトランジスタ４９の入力端に接続される。」（段落【００２０】）
　エ．「一つのトランジスタ４９に出力端が共通に接続される４個のトランジスタ４８の各制御入力端子には、ブロック選択信号ＢＬ１〜ＢＬ４が反転回路５０をそれぞれ介して反転された信号が個別に接続される。」（段落【００２１】）
　オ．「トランジスタ４９はトランジスタ４８の前記４個毎のグループ数すなわち各ブロックＢ１〜Ｂ４毎の発熱抵抗体２６の数である６個設けられる。トランジスタ４９の出力端は、前記共通接地電極３９に共通に接続され、たとえば接地電位に接続される。トランジスタ４９の制御入力端子は、制御回路素子３３に接続される。」（段落【００２３】）
　カ．「制御回路素子３３は、出力が各トランジスタ４９の制御入力端子にそれぞれ入力されるゲート手段である６個のＡＮＤ素子５１を備える。当該ＡＮＤ素子５１の各一方入力端子には、単一のストローブ信号ＳＢが共通に入力され、他方入力端子には本実施例において６ビットのラッチ回路５２の各ビット毎の出力が供給される。ラッチ回路５２には、やはり６ビットのシフトレジスタ５３からのデータが並列に入力される。シフトレジスタ５３には、後述するような６ビット毎の表示データＤとクロック信号ＣＫとが入力され、ラッチ回路５２にはラッチ信号ＬＴが入力される。ラッチ回路５２とシフトレジスタ５３とがデータ変換手段を構成する。」（段落【００２４】）
　キ．「ブロック選択信号ＢＬ１〜ＢＬ４は、ローアクティブの信号であり、ブロックＢ１に属するトランジスタ４８のゲートにはハイレベルの信号が供給され、対応するトランジスタ４８は導通状態に切換えられる。またこの時刻ｔ４で図３（８）に示すストローブ信号ＳＢが入力される。」（段落【００２９】）
　ク．「ストローブ信号ＳＢは、ハイアクティブな信号である。これにより、全ＡＮＤ素子５１は導通し、ラッチ回路５２からの６ビットのパラレルデータをそれぞれ対応するトランジスタ４９のゲートに入力する。」（段落【００３０】）
　ケ．「本発明における発熱抵抗体２６の数は、前記実施例における２４個に限定されるものではなく、任意の数であってよいのは勿論である。またこれらの発熱抵抗体２６を区分して得られるブロックの数は４ブロックに限定されるものではなく、２ブロックや３ブロックあるいは５以上のブロック数に区分されてよいのは勿論である。発熱抵抗体２６の総数をＮｈとし、ブロック数をＮｂとすると、ＡＮＤ素子５１の数はＮｈ／Ｎｂとなり、ＡＮＤ素子５１などの制御回路素子３３の内部回路素子の数を削減するには、多くのブロック数Ｎｂに区分することが望ましい。」（段落【００３９】）
　
（２）引用例１記載の発明の認定
　記載ケによれば、発熱抵抗体２６の数Ｎｈは、ブロック数ＮｂとＡＮＤ素子５１の数（以下、この数をＮａと記すことにする。）の積であり、Ｎａはラッチ回路５２のビット数及びシフトレジスタ５３の段数に等しい。
　記載アの「複数のスイッチング手段」とは、発熱抵抗体と同数個のトランジスタ４８のことである。
　記載アの「発熱抵抗体を共通電位に導通／遮断する複数の駆動手段」とは、Ｎａ個のトランジスタ４９のことである。
　記載アの「各ブロック毎の発熱抵抗体と同一ビット数」はＮａビットであり、同じく「シリアルデータをパラレルデータに変換するデータ変換手段」は、実施例においては、ラッチ回路５２とシフトレジスタ５３であり、ここには表示データＤ、クロック信号ＣＫ及びラッチ信号ＬＴが入力される。
　記載アの「出力制御信号」とはストローブ信号ＳＢのことであり、同じく「複数のゲート手段」とは、Ｎａ個のＡＮＤ素子５１であり、各ＡＮＤ素子５１には、ラッチ回路５２の出力とストローブ信号ＳＢが入力されている。
　したがって、引用例１には次の発明が記載されているものと認められる。
「一方端に共通な駆動電力が供給されるＮａ×Ｎｂ個の発熱抵抗体をＮｂ個のブロックに区分するとともに、各ブロックに対応するローアクティブのブロック選択信号が反転回路５０を介してそのいずれか一つが入力されて導通状態に切換わるＮａ×Ｎｂ個のトランジスタ４８が各発熱抵抗体の他端にそれぞれ接続されており、各トランジスタ４８の出力が、各ブロック毎の対応する配列位置のトランジスタ４８に亘りそれぞれ共通に接続され、発熱抵抗体を共通電位に導通／遮断するＮａ個のトランジスタ４９と、表示データＤ、クロック信号ＣＫ及びラッチ信号ＬＴが入力され、シリアルな表示データＤをパラレルデータに変換するシフトレジスタ５３及びラッチ回路５２からなるデータ変換手段と、データ変換手段からのパラレルデータとストローブ信号ＳＢを入力とするＮａ個のＡＮＤ素子５１を有し、Ｎａ個のＡＮＤ素子５１の各出力を各トランジスタ４９に出力するサーマルヘッド。」（以下「引用例発明１」という。）
　
（３）引用例３の記載事項
　引用例３には、以下のコ〜トの記載が図示とともにある。
　コ．「複数の記録素子を複数のグループに分割し、前記分割された複数のグループ毎に駆動するための複数の通電体を有し、記録データに応じて前記分割された複数のグループ各々に対応する通電体に通電して記録を行なう記録ヘッドであって、クロック信号を入力して計数する計数手段と、前記計数手段から出力される計数値に基づいて、前記分割された複数のグループの１つのグループに対応する記録素子を駆動するよう指示する指示信号を発生する指示信号発生手段と、所定画素分の画像信号を入力してラッチするラッチ手段と、前記ラッチ手段によってラッチされた画像信号と前記指示信号とに応じて、前記分割された複数のグループの１つに対応する通電体に通電する通電手段とを有することを特徴とする記録ヘッド。」（【請求項１】）
　サ．「前記記録ヘッドは、インクを吐出して記録を行うインクジェット記録ヘッドであることを特徴とする請求項１に記載の記録ヘッド。」（【請求項４】）
　シ．「本発明は・・・飛翔液滴を形成してこれを被記録媒体上に吐出することにより記録を行なうプリンタ装置、殊に熱的作用を液体に与えその液体を沸騰させて飛翔液滴を形成してこれを被記録媒体上に吐出することにより記録を行う記録ヘッド及び該記録ヘッドを用いたプリンタ装置及びプリント方法に関する。」（段落【０００１】）
　ス．「被記録媒体に対して記録を行うため、複数個の記録素子を一例に配列して構成される記録ヘッドを有した記録装置が各種知られている。このような記録装置の記録ヘッドは、一般に複数の記録素子と、所定数の記録素子を一ブロックとして同時駆動可能な駆動用集積回路とを同一基板上に搭載した構成を有するもので、・・・そのような記録装置のなかで、・・・インクジェット方式の記録装置は、・・・情報処理システムに利用され、かつ商品化されている。」（段落【０００２】〜段落【０００３】）
　セ．「４６は以下に述べる８つのブロックのいづれかを選択するブロック選択回路である。・・・ＢＬＯＣＫＥＮＢ１、ＢＬＯＣＫＥＮＢ２、ＢＬＯＣＫＥＮＢ３は上記８つのブロックの内、どのブロックをイネーブルにするかを指示する信号である。」（段落【０００８】）
　ソ．「このように図１１に示す構成でも記録ヘッドは、同一基板上に複数の発熱体抵抗を駆動するために、その発熱体抵抗と同数のシフトレジスタとラッチとを有している。また、他の制御信号とは独立したラッチ信号と複数のイネーブル信号（ＢＬＯＣＫＥＮＢ１〜３）を用いて記録ヘッド全体の制御を行なっている。」（段落【００１０】）
　タ．「図１１に示す構成をもつ記録ヘッドの場合には、・・・複数のイネーブル信号（ＢＬＯＣＫＥＮＢ１〜３）やを記録ヘッド外部から供給する必要がある。」（段落【００１２】）
　チ．「ブロック選択のために、デコーダを記録ヘッド内に実装したり、或いは、ブロック選択用のフリップフロップ回路を記録ヘッド内に実装したりして、ブロック選択用のデータ信号、クロック信号を入力する方法などが提案されている。」（段落【００１３】）
　ツ．「［第２実施例］図６は本実施例に従う記録ヘッド１７０８の回路構成を示すブロック図である。この回路は同一基板上に設けられるとともに、この記録ヘッドは１回の記録動作で被記録媒体の搬送方向に６４画素分の記録動作を行なうことができる。」（段落【００４７】）
　テ．「図６において、４は画像信号（ＤＡＴＡ）をクロック信号（ＣＬＫ）に従って入力する８ビットシフトレジスタ、５はビットシフトレジスタ４からの出力をラッチする８ビットラッチ回路、７はクロック信号（ＣＬＫ）をカウントするカウンタ回路、８〜９はゲート回路である。」（段落【００４８】）
　ト．「即ち、８ビット分の画像データが入力されたときにラッチ信号（ＬＴ）が“１”となって画像信号をラッチし、ブロック選択信号Ｂ１が“１”となっている間にＳＴＲＢ信号が図４に示すようなパルス信号を出力する。このとき、発熱体抵抗Ｒ１、Ｒ９、…、Ｒ５７に対応するＡＮＤ回路の出力が“１”になってこれらの発熱体抵抗に対応する６４ビットトランジスタアレイ４３を駆動し発熱体抵抗を加熱する。」（段落【００５３】）
　
（４）引用例４の記載事項
　引用例４には、以下のナ〜ハの記載が図示とともにあり、【図５】には、シフトレジスタＲの出力がｄＨ１〜ｄＨ５であり、入力がｄＨ１−５である旨図示されている。
　ナ．「図４に示すように、Ｄ１からＤｍまでのｍ個の発熱素子をｘ個（図ではｘ＝５）ごとに区切ってｎ個のグループＧ１〜Ｇｎに分け、各グループ毎、順次に駆動することが行われる。」（段落【０００６】）
　ニ．「図５はサーマル方式ラインプリンタのヘッド回路図である。この図では、簡単化のために、発熱素子の数を１０個とし、５個づつの２グループＧａ、Ｇｂに分けている。すなわち、ｍ＝１０、ｘ＝５、ｎ＝２である。」（段落【０００７】）
　ヌ．「図５において、発熱素子１〜１０は、それぞれが専用のスイッチングトランジスタＴ１〜Ｔ１０を介して電源ＶＣＣ、ＶＤＤ間に接続されており、各トランジスタＴ１〜Ｔ１０のベースには、アンドゲートＡＮＤ１〜ＡＮＤ１０の出力が接続されている。」（段落【０００８】）
　ネ．「第１グループＧａに所属するＡＮＤ１〜ＡＮＤ５の各一端入力には、シフトレジスタＲからの印字ドットデータｄＨ１〜ｄＨ５（ＨはＧａ、Ｇｂに対応するデータブロックの番号）が与えられ、各他端入力には第１イネーブル信号ＳＥＮＢＬ１が与えられている。また、第２グループＧｂに所属する残りのＡＮＤ６〜ＡＮＤ１０の各一端入力には、同じくシフトレジスタＲからの印字ドットデータｄＨ１〜ｄＨ５が与えられ、各他端入力には第２イネーブル信号ＳＥＮＢＬ２が与えられている。」（段落【０００９】）
　ノ．「このような構成において、印字データｄＨ１−５として、グループＧａに対応した５ドット分のデータを与えると共に、グループＧａ側のイネーブル信号ＳＥＮＢＬ１をハイレベルにセットすれば、シフトレジスタＲから取り出された各ドットデータｄＨ１〜ｄＨ５の論理に従って、グループＧａ側のトランジスタＴ１〜Ｔ５がオン／オフし、グループＧａの発熱素子１〜５が駆動される。」（段落【００１０】）
　ハ．「すなわち、図５の例によれば、２つのイネーブル信号ＳＥＮＢＬ１、ＳＥＮＢＬ２を交互にアクティブにするだけで、発熱素子をグループ単位に駆動することができ、消費電力をグループ数分の１に低減することができる。」（段落【００１１】）
　
（５）引用例４記載の発明の認定
　引用例４【図５】のｄＨ１−５が、外部からシフトレジスタに入力されるデータであることは明らかである。
　記載ナ〜ハを含む引用例４の全記載及び図示によれば、引用例４【図５】に示されたプリンタヘッドは次のとおりのものと認定できる。
「ｘ×ｎ個の発熱素子を、ｘ個ずつｎ個のグループに分けて駆動するためのサーマル方式プリンタヘッドであって、各発熱素子は、それぞれが専用のスイッチングトランジスタを介して電源ＶＣＣ、ＶＤＤ間に接続されており、前記各スイッチングトランジスタのベースには、ｘ×ｎ個のアンドゲートの出力が接続されており、前記各アンドゲートにはシフトレジスタからのｘ個の印字ドットデータとｎ個のイネーブル信号が入力されており、前記シフトレジスタには外部からデータが入力されており、前記ｎ個のイネーブル信号はその１つだけがアクティブであるサーマル方式プリンタヘッド。」（以下「引用例発明４」という。）
　
（６）引用例５の記載事項
　引用例５には、以下のヒ〜マの記載が図示とともにある。
　ヒ．「高速記録モードの場合は・・・出力信号Ａを“Ｈ”にする」（３頁右下欄７〜１１行）
　フ．「高速記録モード時には記録ヘッド３を駆動するトランジスタを奇数行と偶数行に分けて駆動することにより、すなわちヒートパルス出力時に毎回交互に有効にすることにより、記録ヘッド３が記録するデータの間引きを行っている。」（４頁右下欄１３〜１８行）
　ヘ．「第７図に示すような間引き制御回路１１およびヘッド駆動回路２を用いればよい。」（５頁左上欄４〜５行）
　ホ．「
実施例２
　マ．「第９図において、・・・記録データはＰＨ１が“Ｈ”の時に奇数行の記録データが、ＰＨ２が“Ｈ”の時に偶数行の記録データが有効になる」（５頁左上欄末行〜右上欄５行）
　
４．本件発明１の進歩性の判断
（１）本件発明１と引用例発明１との一致点及び相違点の認定
　引用例発明１の「発熱抵抗体」及び「トランジスタ４８」は、本件発明１の「記録素子」及び「駆動回路」にそれぞれ相当し、引用例発明１において「Ｎａ」及び「Ｎｂ」と表記されているものと、本件発明１において「Ｍ」及び「Ｎ」と表記されているものに相違はない。
　引用例発明１の「表示データＤ」、「ストローブ信号ＳＢ」及び「Ｎａ個のＡＮＤ素子５１の各出力」は、本件発明１の「記録データ」、「記録素子の駆動を許可する信号」及び「記録データ信号」にそれぞれ相当し、引用例発明１の「シフトレジスタ５３」、「ラッチ回路５２」及び「Ｎａ個のＡＮＤ素子５１」からなる回路は本件発明１の「記録データを入力し、該記録データと外部から入力された前記記録素子の駆動を許可する信号との論理積をとって、前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路」に相当する。
　「ブロック選択信号」につき、同信号がヘッドにおいて生成されるかどうかといった相違はあるものの、「ブロック選択信号」自体の技術的意義においては、「分割駆動されるブロックを選択するためのブロック数分のブロック選択信号」である点で本件発明１と引用例発明１には相違がない。
　本件発明１と引用例発明１とは、記録データ信号とブロック選択信号に応じた論理積（引用例発明１では、ＡＮＤ素子５１の出力とブロック選択信号の反転信号の論理積）に従って記録素子（発熱抵抗体）に通電する点で一致する。
　そして、本件発明１の「インクジェット記録ヘッド」と引用例発明１の「サーマルヘッド」は「記録ヘッド」である点で一致する。
　そうすると本件発明１と引用例発明１とは、
「Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、
　前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、
　記録データを入力し、該記録データと外部から入力された前記記録素子の駆動を許可する信号との論理積をとって、前記Ｍ個の記録素子に対応する記録データ信号として出力する入力回路と、
　前記入力回路から入力する記録データ信号と、分割駆動されるブロックを選択するためのブロック数分のブロック選択信号に応じた論理積に従って記録素子に通電するよう構成された記録ヘッド。」である点で一致し、以下の各点で相違する。
〈相違点１−１〉「ブロック選択信号」について、本件発明１は同信号を発生するための「デコーダ」を有しており、「デコーダ」が「外部から入力されるブロック制御信号を入力しデコードすることで」同信号を発生するのに対し、引用例発明１は「デコーダ」に相当する構成を有さない（実施例では、ブロック選択信号自体が外部から入力される信号である。）点。
〈相違点１−２〉記録データ信号とブロック選択信号に応じた論理積に従って記録素子に通電するに当たり、本件発明１では論理積信号を出力回路を駆動回路に対応して同数設け、前記論理積信号により駆動回路を駆動するのに対し、引用例発明１では、各駆動回路（トランジスタ４８）の出力が、各ブロック毎の対応する配列位置のトランジスタ４８に亘りそれぞれ共通に接続され、発熱抵抗体を共通電位に導通／遮断するＮａ個のトランジスタ４９を有し、Ｎａ個のトランジスタ４９にはＮａ個のＡＮＤ素子５１の各出力が入力される点。
〈相違点１−３〉本件発明１が「インクジェット記録ヘッド」に係る発明であるのに対し、引用例発明１が「サーマルヘッド」に係る発明である点。
　
（２）相違点についての判断
〈相違点１−１〉について
　相違点１−１に係る本件発明１の構成は引用例３に記載されている（引用例３の記載セ〜タ、【図１１】参照。）。そして、引用例発明１においても、「ブロック選択信号」が存在すればよいのであって、同信号自体を外部から供給しなければならない理由はない。したがって、引用例発明１に引用例３記載の技術を適用することにより、相違点１−１に係る本件発明１の構成を採用することは当業者にとって想到容易といわざるを得ない。
　
〈相違点１−２〉について
　引用例発明１では、データ変換手段からのパラレルデータとストローブ信号ＳＢの論理積をＮａ個のＡＮＤ素子５１でとり、さらにこの論理積とブロック選択信号の反転信号との論理積により、発熱抵抗体（記録素子）の通電を行うものである。すなわち、発熱抵抗体の通電は、パラレルデータ、ストローブ信号ＳＢ及びブロック選択信号の反転信号の３信号の論理積に従って通電制御される。
　引用例３の記載ト及び【図６】によれば、引用例３【図６】の回路では、「ＳＴＲＢ信号」（引用例発明１の「ストローブ信号ＳＢ」に相当。）、「ブロック選択信号」（引用例発明１の「ブロック選択信号」の反転信号に相当。）及び「画像信号」（引用例発明１の「パラレルデータ」に相当。）の３つがＡＮＤ回路４５に入力されており、このＡＮＤ回路４５の出力により６４ビットトランジスタアレイ４３（本件発明１の「駆動回路」及び引用例発明１の「トランジスタ４８」に相当する。）を駆動し発熱体抵抗を加熱するするものである。すなわち、引用例３には、３信号の論理積に従って発熱抵抗体を通電制御するに当たり、上記３信号の論理積をとる回路を備え、同回路の出力である論理積信号により駆動回路を駆動することが記載されている。なお、取消理由で指摘したように、引用例３【図６】には自明な誤記があり、【図６】では発熱体抵抗Ｒ１、Ｒ９、…、Ｒ５７に対応するＡＮＤ回路には、８ビットラッチの１つの出力が共通に配線されているが、８ビットラッチの第１の出力は、６４個のＡＮＤ回路の左から数えて１番目から８番目まで、同じく第２の出力は９番目から１６番目までに入力されているものと理解すべきである。
　引用例発明１では、パラレルデータ、ストローブ信号ＳＢ及びブロック選択信号の反転信号の３信号の論理積に従って発熱抵抗体の通電制御をするものであるが、そのためにこれら３信号の論理積信号を作成し、同信号により発熱抵抗体の通電制御をしてもよいことは自明である。ところで、３信号の論理積をとるに当たり、そのうちの２つのＡＮＤを求め、それと残りの信号のＡＮＤを求めることは普通であるところ、引用例発明１では既にパラレルデータとストローブ信号ＳＢの論理積はＮａ個のＡＮＤ素子５１によりとれているのであるから、このＡＮＤ素子５１の出力（Ｎａ個）とブロック選択信号の反転信号（Ｎｂ個）の論理積を新たなＡＮＤ素子によりとることは当業者にとって想到容易である。その場合、新たなＡＮＤ素子は、本件発明１の「出力回路」に相当するものであり、その個数がＮａ×Ｎｂ個、すなわち「トランジスタ４８」（駆動回路）と同数となることは必然である。
　したがって、相違点１−２に係る本件発明１の構成を採用することは当業者にとって想到容易といわざるを得ない。
　
〈相違点１−３〉について
　引用例３に記載の「記録ヘッド」は「インクジェット記録ヘッド」であり、引用例１と引用例３からは、Ｍ×Ｎ個の記録素子をＭ個ずつＮ回に分けて分割駆動する点、そのためのブロック選択信号が必要な点、記録データ及び記録素子の駆動を許可する信号が入力される点等、「サーマルヘッド」（引用例１記載）と「インクジェット記録ヘッド」（引用例３）には多数の共通点があり、サーマルヘッドとインクジェット記録ヘッドは相互に、その技術を転用できる技術分野であるということができる。
　また、引用例発明１の諸構成を見たとき、それが「サーマルヘッド」の固有の構成であって、インクジェット記録ヘッドに適用困難であるとの理由は見出しがたい。
　そうであれば、引用例発明１は「サーマルヘッド」に係る発明であるけれども、その諸構成をインクジェット記録ヘッドに適用して、相違点１−３に係る本件発明１の構成を採用することは当業者にとって想到容易といわざるを得ない。
　
（３）本件発明１の進歩性の判断の結論
　相違点１−１〜相違点１−３に係る本件発明１の構成をなすことは、いずれも当業者にとって想到容易であり、これら相違点に係る構成を採用したことによる格別の作用効果を認めることもできない。
　したがって、本件発明１は引用例発明１及び引用例３記載の技術に基づいて、当業者が容易に発明できたものであるから、その特許は特許法２９条２項の規定に違反してされた特許である。
　
５．本件発明２の進歩性の判断
　本件発明２は、本件発明１に「前記出力回路は、前記入力回路から出力されるＭビットパラレルの記録データ信号と前記ブロック選択信号との論理積を演算するＡＮＤ回路を備える」との限定を付加するものである。
　この限定のうち、「前記入力回路から出力されるＭビットパラレルの記録データ信号」については、引用例発明１の記録データ信号はＮａビットパラレル、すなわち本件発明２の用語でいうとＭビットパラレルであるから、新たな相違点を構成しない。
　「記録データ信号と前記ブロック選択信号との論理積を演算するＡＮＤ回路」との限定は、「ブロック選択信号」がハイアクティブであることを意味し、引用例発明１の「ブロック選択信号」がローアクティブである点で新たな相違点となる。
　しかし、ブロック選択信号をローアクティブとするかハイアクティブとするかは設計事項であり、現実にも引用例３ではハイアクティブな信号になっている（反転せずにＡＮＤ回路４５に入力されている。）。したがって、この新たな相違点によって、本件発明２の進歩性が左右されることはあり得ない。
　以上によれば、本件発明２は引用例発明１及び引用例３記載の技術に基づいて、当業者が容易に発明できたものであるから、その特許は特許法２９条２項の規定に違反してされた特許である。
　
６．本件発明３の進歩性の判断
　本件発明３は、本件発明１に「前記入力回路は、供給されるクロックに従って記録データをシリアルに入力して一時的に格納するシフトレジスタと、前記シフトレジスタに格納された記録データをラッチするラッチ回路とを有し、
　前記記録素子の駆動を許可する信号との論理積を、前記ラッチ回路から出力される記録データとの間でとる」との限定を付加するものであるが、この限定構成は引用例発明１が備える構成であり、新たな相違点にはならない。
　したがって、本件発明３は引用例発明１及び引用例３記載の技術に基づいて、当業者が容易に発明できたものであるから、その特許は特許法２９条２項の規定に違反してされた特許である。
　
７．本件発明５の進歩性の判断
（１）本件発明５と引用例発明４との一致点及び相違点の認定
　引用例発明４の「発熱素子」、「グループ」及び「スイッチングトランジスタ」は、本件発明５の「記録素子」、「ブロック」及び「駆動回路」にそれぞれ相当し、引用例発明４において「ｘ」及び「ｎ」と表記されているものと、本件発明５において「Ｍ」及び「Ｎ」と表記されているものに相違はない。
　引用例発明４において、シフトレジスタには外部からデータが入力され、ｘ個の印字ドットデータが出力されていることと、本件発明５において「記録データを入力し、前記Ｍ個の記録素子に対応する記録データを出力する」ことには相違がなく、したがって引用例発明４の「シフトレジスタ」は本件発明５の「入力回路」に相当する。本件発明５では「記録データ」との用語が、「入力回路」の入出力それぞれに用いられておりやや不適切な記載ではあるが、「入力回路」の出力に相当するものは「印字ドットデータ」である。
　引用例発明４の「ｎ個のイネーブル信号」はその１つだけがアクティブであるから、本件発明５における「前記デコーダが発生した選択信号と外部から入力された前記記録素子の駆動を許可する信号との論理積をとったブロック選択信号」と、信号機能において一致する。以下では、この信号を「ブロック選択イネーブル信号」ということにする。
　引用例発明４の「アンドゲート」には、ブロック選択イネーブル信号と印字ドットデータが入力され、その数は「スイッチングトランジスタ」と同数であるから、本件発明５にいう「前記入力回路から入力する記録データと前記ブロック選択信号出力回路によるブロック選択信号に応じて前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路」に相当する。
　本件発明５の「インクジェット記録ヘッド」と引用例発明４の「サーマル方式プリンタヘッド」とは、「記録ヘッド」である点で一致する。
　したがって、本件発明５と引用例発明４とは、
「Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、
　前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、
　記録データを入力し、前記Ｍ個の記録素子に対応する記録データを出力する入力回路と、
　前記入力回路から入力する記録データとＮ個のブロック選択イネーブル信号に応じて前記駆動回路を駆動するための論理積信号を出力する、前記駆動回路に対応して同数設けられた出力回路と、を有することを特徴とする記録ヘッド。」
である点で一致し、以下の各点で相違する。
〈相違点５−１〉ブロック選択イネーブル信号に関し、本件発明５が「外部から入力されるブロック制御信号を入力しデコードすることで前記分割駆動されるブロックを選択するためのブロック数分の選択信号を発生するデコーダ」及び「前記デコーダが発生した選択信号と外部から入力された前記記録素子の駆動を許可する信号との論理積をとったブロック選択信号を出力するブロック選択信号出力回路」を有し、「ブロック選択信号出力回路」の出力として出力されるのに対し、引用例発明４は「デコーダ」に相当するものも「ブロック選択信号出力回路」に相当するものも有さず、ブロック選択イネーブル信号が直接入力される点。
〈相違点５−２〉本件発明５が「インクジェット記録ヘッド」に係る発明であるのに対し、引用例発明４が「サーマル方式プリンタヘッド」に係る発明である点。
　
（２）相違点についての判断
〈相違点５−１〉について
　引用例発明５では、ｎ個のイネーブル信号（ブロック選択イネーブル信号）が存在すればよいのであって、その信号を直接外部から入力しなければ、所定の分割駆動ができないというのではない。記録ヘッド内部において、同信号を発生できるなら、そのような構成に変更できることは自明というべきである。
　引用例３には、記録ヘッド内部において、ブロック選択信号（本件発明５の「ブロック数分の選択信号」に相当。）を発生し、そのブロック選択信号とＳＴＲＢ信号（本件発明５の「記録素子の駆動を許可する信号」に相当。）及び画像信号（本件発明５の「記録データ」に相当。）の３つの論理積をとることが記載されており、これによれば、ブロック選択信号とＳＴＲＢ信号の論理積が記録ヘッド内部でとられることになる。引用例３にはさらに、ブロック選択信号を発生するための手段として「外部から入力されるブロック制御信号を入力しデコードすることで前記分割駆動されるブロックを選択するためのブロック数分のブロック選択信号を発生するデコーダ」との構成が記載されていることは、４．（２）の相違点１−１についての判断で述べたとおりである。
　他方、引用例５第７図では、間引き制御回路１１’の出力ＰＨ１は２つのＡＮＤ回路を介して奇数番目のトランジスタ（本件発明５の「駆動回路」に相当。）に入力されており、同じく出力ＰＨ２は２つのＡＮＤ回路を介して偶数番目のトランジスタに入力されている。したがって、ＰＨ１及びＰＨ２は奇数番目及び偶数番目の記録素子を選択する信号であり、本件発明５の「ブロック数分の選択信号」及び引用例３記載の「ブロック選択信号」に相当する。そして、引用例５第７図ではＰＨ１及びＰＨ２は、ヒートパルス（本件発明５の「記録素子の駆動を許可する信号」に相当。）との論理積がＡＮＤ回路ＭＰ１及びＭＰ２によりとられているから、ＡＮＤ回路ＭＰ１及びＭＰ２の出力はブロック選択イネーブル信号ということができる。
　そうであれば、引用例発明４において、引用例３及び引用例５記載の技術に従い、「ブロック選択信号」（論理積をとる前、すなわち、本件発明５の「ブロック数分の選択信号」）を、記録ヘッド内部において「外部から入力されるブロック制御信号を入力しデコードすることで前記分割駆動されるブロックを選択するためのブロック数分の選択信号を発生するデコーダ」により発生し、その「ブロック数分の選択信号」と「記録素子の駆動を許可する信号」との論理積を記録ヘッド内部でとることによりブロック選択イネーブル信号を作成すること、すなわち相違点５−１に係る本件発明５の構成をなすことは、当業者にとって想到容易といわざるを得ない。
　この点特許権者は、「引用例５の構成は記録装置本体で動作モードを指定する構成です。記録素子の選択を行う信号（ＰＨ１、ＰＨ２）は記録装置も動作モードに従う指定信号であり、これは、本件特許発明に記載の記録ヘッドの内部で時分割駆動の指定を行うブロック選択信号ではありません。従って、引用例５の構成から記録ヘッド内のデコーダで時分割駆動のブロックを指定できる本件特許発明の構成を得ることは容易ではありません。」（意見書１６頁１〜６行）と主張するが、選択したブロックと「記録素子の駆動を許可する信号」とを如何に組み合わせるかについては、記録素子を選択することの理由が間引きであろうと時分割駆動であろうと関係がない。重要なのは、ブロック選択イネーブル信号をヘッド内部で作成すること、及び論理積をとる前のブロック選択信号を如何に作成するかであって、ブロックを選択することの理由が何であろうと、引用例発明４に引用例５記載の技術を適用する動機は十分あるといわざるを得ない。したがって、特許権者の上記主張は採用できない。
　
〈相違点５−２〉について
　４．（２）の「〈相違点１−３〉について」で述べたと同様の理由により、引用例発明４は「サーマル方式プリンタヘッド」に係る発明であるけれども、その諸構成をインクジェット記録ヘッドに適用して、相違点５−２に係る本件発明５の構成を採用することは当業者にとって想到容易といわざるを得ない。
　
（３）本件発明５の進歩性の判断の結論
　相違点５−１及び相違点５−２に係る本件発明１の構成をなすことは、いずれも当業者にとって想到容易であり、これら相違点に係る構成を採用したことによる格別の作用効果を認めることもできない。
　したがって、本件発明５は、引用例発明４並びに引用例３及び引用例５記載の技術に基づいて、当業者が容易に発明できたものであるから、その特許は特許法２９条２項の規定に違反してされた特許である。
　
８．本件発明６及び本件発明７の進歩性の判断
　本件発明１と引用例発明１との〈相違点１−３〉及び本件発明５と引用例発明４との〈相違点５−２〉の判断において、引用例３に記載の「記録ヘッド」は「インクジェット記録ヘッド」であること、「サーマルヘッド」又は「サーマル方式プリンタヘッド」と「インクジェット記録ヘッド」の共通性に基づいて、引用例発明１又は引用例発明４の諸構成をインクジェット記録ヘッドに適用することが当業者にとって容易であることは既に述べたとおりである。
　ところで、引用例３に記載の「インクジェット記録ヘッド」は、本件発明６の「前記記録素子は発熱体を備える」との限定事項、及び本件発明７の「前記インクジェット記録ヘッドは、前記発熱体から発生する熱エネルギーを利用してインクを吐出するインクジェット記録ヘッドである」との限定事項を有するものである。
　そうであれば、これら限定事項を加えたことにより、進歩性が生ずる余地がないことは明らかである。
　したがって、本件発明６，７は、引用例発明１並びに引用例３記載の技術に基づいて、又は引用例発明４及び引用例３，引用例５記載の技術に基づいて、当業者が容易に発明できたものであるから、これら発明の特許は特許法２９条２項の規定に違反してされた特許である。
　
９．本件発明８の進歩性の判断
　およそインクジェット記録ヘッドというものは、それに供給するデータの供給制御を行う回路とを備えた記録装置の一部として用いられるものである。
　したがって、本件発明８は、引用例発明１及び引用例３記載の技術に基づいて、又は引用例発明４及び引用例３，引用例５記載の技術に基づいて、当業者が容易に発明できたものであるから、これら発明の特許は特許法２９条２項の規定に違反してされた特許である。
　
１０．本件発明９〜本件発明１１の進歩性の判断
　請求項１と請求項９、請求項３と請求項１０、及び請求項５と請求項１１の記載を比較すれば、請求項１、請求項３及び請求項５では末尾が「インクジェット記録ヘッド」となっているのに対し、請求項１及び請求項１０では末尾が「インクジェット記録ヘッド用基板」となっており、請求項１１では末尾が「記録ヘッド用基板」となっていることが相違するだけであり、それ以外には実質的な相違がない。
　本件発明１，３，５に進歩性がないことは既に述べたとおりであるが、本件発明９〜１１が「インクジェット記録ヘッド用基板」又は「記録ヘッド用基板」に係る発明であることを考慮すれば、本件発明１，３，５の諸構成が同一基板に形成されているのであれば、その基板は本件発明９〜１１そのものとなる。
　すなわち、本件発明９〜１１の進歩性の有無は、本件発明１，３，５の諸構成を同一基板に形成することの容易性に帰することになる。
　そして、引用例３の「記録装置の記録ヘッドは、一般に複数の記録素子と、所定数の記録素子を一ブロックとして同時駆動可能な駆動用集積回路とを同一基板上に搭載した構成を有する」（記載ス）及び「図６は本実施例に従う記録ヘッド１７０８の回路構成を示すブロック図である。この回路は同一基板上に設けられる」（記載ツ）によれば、本件発明１，３，５の諸構成は同一基板に形成されていると解するのが自然であり、少なくとも、本件発明１，３，５の諸構成を同一基板に形成することが当業者にとって容易であることは明らかである。なお、引用例３記載の回路は本件発明１，３，５の回路とは異なる回路であるが、そのようなことは、本件発明１，３，５の諸構成を同一基板に形成することの容易性については関係がない。
　したがって、本件発明９及び本件発明１０は、引用例発明１及び引用例３記載の技術に基づいて当業者が容易に発明できたものであり、本件発明１１は引用例発明４及び引用例３，引用例５記載の技術に基づいて当業者が容易に発明できたものであるから、これら発明の特許は特許法２９条２項の規定に違反してされた特許である。
　
第４　むすび
　以上のとおり、本件訂正は認められるべきものであり、請求項１〜請求項３、請求項５〜請求項１１の特許は、特許法２９条２項の規定に違反してされた特許であるから、同法１１３条２号の規定により取り消されなければならない。
　よって、結論のとおり決定する。
【異議決定日】
平成１５年１０月２７日（２００３．１０．２７）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
記録ヘッド及びその記録ヘッドを用いた記録装置
（５７）【特許請求の範囲】
　【請求項１】　Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、
　前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、
　外部から入力されるブロック制御信号
を入力しデコードすることで
ブロック数分の
するデコーダ
　記録データを入力し、
該記録データと外部から入力された
との論理積をとって、
　前記入力回路から入力する記録データ信号と
前記デコーダ
ための論理積
、前記駆動回路に対応して同数設けられた
インクジェット
　【請求項２】　前記出力回路は、前記入力回路から出力されるＭビットパラレルの記録データ信号と前記ブロック選択信号との論理積を演算するＡＮＤ回路を備え
る
インクジェット
　【請求項３】　前記入力回路は、供給されるクロックに従って記録データをシリアルに入力して一時的に格納するシフトレジスタと、前記シフトレジスタに格納された記録データをラッチするラッチ回路とを有し、
　前記記録素子の駆動を許可する信号
との論理積
との間でとる
インクジェット
　【請求項
４
　記録データを入力して一時的にホールドする複数のフリップフロップと、
　前記フリップフロップに格納された記録データをラッチするラッチ回路と、
　選択信号を入力してデコードし前記デコード結果に従って前記記録データをホールドすべきフリップフロップを前記複数のフリップフロップから選択するデコード回路とを有することを特徴とする請求項１に記載の
インクジェット
　【請求項
５
　前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、
　外部から入力されるブロック制御信号
を入力しデコードすることで
ブロック数分の
するデコーダ
　前記
デコーダ
と外部から入力された
との論理積をとった
　記録データを入力し、前記Ｍ個の記録素子に対応する記録データを出力する入力回路と、
　前記入力回路から入力する記録データと前記ブロック選択信号出力回路によるブロック選択信号に応じて前記駆動回路を駆動する
ための論理積
、前記駆動回路に対応して同数設けられた
インクジェット
　【請求項
６
５
インクジェット
　【請求項
７
インクジェット
インクジェット
６
インクジェット
　【請求項
８
７
インクジェット
　該
インクジェット
　【請求項
９
　前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、
　外部から入力されるブロック制御信号
を入力しデコードすることで
ブロック数分の
デコーダ
　記録データを入力し、
該記録データと外部から入力された
との論理積をとって、
　前記入力回路から入力する記録データ信号と前記
デコーダ
ための論理積
、前記駆動回路に対応して同数設けられた
　を有することを特徴とする
インクジェット
　【請求項
１０
　前記記録素子の駆動を許可する信号
との論理積
との間でとる
９
インクジェット
　【請求項
１１
　前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、
　外部から入力されるブロック制御信号
を入力しデコードすることで
ブロック数分の
デコーダ
　前記
デコーダ
と外部から入力された
との論理積をとった
　記録データを入力し、前記Ｍ個の記録素子に対応する記録データを出力する入力回路と、
　前記入力回路から入力する記録データと前記ブロック選択信号出力回路によるブロック選択信号に応じて前記駆動回路を駆動する
ための論理積
、前記駆動回路に対応して同数設けられた
　を有することを特徴とする記録ヘッド用基板。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は記録ヘッド及びその記録ヘッドを用いた記録装置に関し、特に、例えば、熱エネルギーを利用してインクを吐出するインクジェット方式に従った記録ヘッド及びその記録ヘッドを用いた記録装置に関する。
　【０００２】
　【従来の技術】
　熱エネルギーを利用して記録を行うインクジェット方式に従う記録ヘッドは、インク液滴を吐出する吐出口に連通する部位に発熱素子を設け、この発熱素子に数μ秒程度の間通電することにより、インク中に気泡を発生させ、インク液滴を吐出し記録を行なう。このような記録ヘッドは、多数の吐出口及び発熱素子を高密度に配置することが容易であり、これにより、高精細な記録画像を行うことができる。
　【０００３】
　さて、このような記録ヘッドの全ての発熱素子を同時に駆動すると瞬時に流れる電流が大きくなってしまうので、通常は、数１０ないし数１００の発熱素子を４ないし８程度のブロックに分け、ブロック毎の駆動のタイミングを僅かに異ならせることにより、瞬時に流れる電流を低く押えるようにしている。
　【０００４】
　また、多数の発熱素子を駆動するにあたり、各々の発熱素子に電力を供給する線を記録ヘッド外部より設けると配線数が多くなり、記録ヘッドとこれを搭載する記録装置本体との間の電気的接続がやっかいになるという問題が有る。このため、通常は、記録ヘッドに発熱素子の駆動回路を内蔵し、記録ヘッドと記録装置との間の配線数が多くならないようにしている。この駆動回路は発熱素子の基板とは独立に設けられ、両者の間をワイヤボンディングなどの方法で接続していたが、最近では、発熱素子の基板として駆動回路を内蔵したＳｉ（シリコン）ウエハが広く用いられている。
　【０００５】
　この駆動回路の構成には、様々なものがあるが、以下にその代表的な構成を挙げる。
　【０００６】
　（１）まず最も一般的な構成として、発熱素子の数と等しいビット数のシフトレジスタ、ラッチ回路、ゲート、トランジスタを設け、記録データを記録装置よりそのシフトレジスタにシリアル転送し、これをラッチし、ラッチされた信号でブロック毎に与えられる駆動信号に対応するゲートを介してトランジスタを駆動するものがある。
　【０００７】
　（２）これは、ダイオードマトリックスを用いる構成である。即ち、発熱素子をＮ×Ｍのマトリックスに配線し、各発熱素子間の電流のクロストークを避けるため、各発熱素子に直列にダイオードを設けるように構成している。従って、記録ヘッド外部と接続する配線の数は、Ｎ＋Ｍでよい。
　【０００８】
　（３）これは、トランジスタマトリックスを用いる構成である。これは、各発熱素子に対応したトランジスタを設け、そのコレクタを発熱素子の一端に接続し、エミッタを共通に接続した回路を用い、発熱素子の電力供給線とトランジスタのベース信号線をマトリックスに配線し、駆動するものである。従って、記録ヘッド外部と接続すべき配線の数は、ダイオードマトリックスを用いる構成と比較してエミッタの共通配線だけ多くなるのみである。トランジスタとしてはバイポーラトランジスタ、ＦＥＴの何れでも良い。
　【０００９】
　【発明が解決しようとする課題】
　しかしながら上記従来例の駆動回路では、以下のような問題がある。
　【００１０】
　即ち、上記（１）で述べた構成であるシフトレジスタやラッチを設けたものは、接続すべき配線の数が少ないという利点が有るものの、回路規模が大きいためコストが高いという問題が有る。殊に発熱素子の数が多い場合には駆動回路の製造時の歩留まりが低く、著しくコストを高くしてしまう。また、発熱素子を駆動するときには瞬時に大きな電流が流れ、強い電気的ノイズが発生するが、この構成の回路は多数のフリップフロップを高速のクロックで駆動する回路であるので、シフトレジスタのデータがノイズによりシフトしたり、データが変化するなどの問題が生じ易い。加えて、発熱素子は複数のブロックに分割され、僅かに動作タイミングを異ならせて駆動されるので、１回のデータ転送の間に強いノイズが繰返し発生し、さらに、誤動作の確率が高くなる。
　【００１１】
　ダイオードマトリックスやトランジスタマトリックスを用いた回路では、基本的にフリップフロップを用いていないので、強いノイズが混入した場合でも、そのノイズの入った瞬間以外は正常な動作をし、一瞬のノイズの影響がその後に及ぶことがないので、誤動作の問題は少ない。また、通常、１回の記録動作で発熱素子は数μｓｅｃ駆動されるのに対し、ノイズの発生時間は１０ｎｓｅｃ程度の場合が多く、その影響は無視することが出来る。しかし、この２つの回路構成は何れも、記録ヘッド内の駆動回路を駆動する記録装置側の回路で電力線を高速度でスイッチングする必要が有る。そのため、記録装置側の駆動回路が大形かつ高価になるという問題が有る。さらに、記録ヘッドの電源から接地の間に、発熱素子のプラス側でスイッチングするトランジスタ、マイナス側でスイッチングするトランジスタの２つのトランジスタが存在することになるので、電力の損失が大きいという問題が有る。
　【００１２】
　さらに、ダイオードマトリックスやトランジスタマトリックスを用いたマトリックスドライブの回路では、信号線の本数がＮ＋Ｍ本以上必要であるので、ノズル数の多い、即ち、多くの発熱素子を駆動する記録ヘッドでは、記録ヘッドと記録装置とを電気的に接続する配線の数が多くなってしまうという問題が生じる。これは結局のところコストの上昇や信頼性の低下につながる。
　【００１３】
　本発明は上記従来例に鑑みてなされたもので、誤動作の発生が少なく信頼性の高い、コンパクトで安価な記録ヘッドとその記録ヘッドを用いた記録装置を提供することを目的としている。
　【００１４】
　【課題を解決するための手段】
　上記目的を達成するために本発明の記録ヘッドは、以下のような構成からなる。
　【００１５】
　即ち、Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、外部から入力されるブロック制御信号
を入力しデコードすることで
ブロック数分の
するデコーダ
該記録データと外部から入力された
との論理積をとって、
前記デコーダ
ための論理積
、前記駆動回路に対応して同数設けられた
　【００１６】
　また他の発明によれば、上記構成の記録ヘッドを用いた記録装置を備える。
　【００１７】
　【発明の実施の形態】
　以上の構成により本発明の記録ヘッドは、Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、Ｍ個の記録素子に対応した記録データを入力する入力回路とを備え、その駆動回路により記録素子を駆動する場合には、分割駆動されるブロックをブロック選択信号によって選択し、入力回路から入力される記録データとブロック選択信号に応じて駆動信号を駆動回路に出から入力される記録データとブロック選択信号に応じて駆動信号を駆動回路に出力するよう動作する。
　【００１８】
　ここで、駆動信号を駆動回路に出力する出力回路は、ブロック選択信号と記録データとの論理積を演算するＡＮＤ回路を備え、そのＡＮＤ回路の演算結果によって駆動信号を駆動回路に出力するように構成しても良いし、さらに、出力回路は、Ｍビットパラレルに入力される記録データとブロック選択信号との論理積を演算し、その演算結果に基づいて記録素子を駆動するための駆動信号を出力するようにしても良い。
　【００１９】
　また、入力回路は、供給されるクロックに従って記録データをシリアルに入力して一時的に格納するシフトレジスタと、シフトレジスタに格納された記録データをラッチするラッチ回路とを有するように構成できる。
　【００２０】
　そして、上記の出力回路は、ラッチ回路によってラッチされた記録データとブロック選択信号との論理積を演算するＡＮＤ回路を備え、そのＡＮＤ回路の演算結果に従って駆動回路に駆動信号を出力するように構成できる。
　【００２１】
　或は、上記の入力回路は、記録データを入力して一時的にホールドする複数のフリップフロップと、フリップフロップに格納された記録データをラッチするラッチ回路と、選択信号を入力してデコードし、そのデコード結果に従って記録データをホールドすべきフリップフロップを複数のフリップフロップから選択するデコード回路とを有するように構成しても良い。
　【００２２】
　なお、記録ヘッドの記録素子は発熱体を備え、その発熱体から発生する熱エネルギーを利用してインクを吐出して記録を行うインクジェット記録ヘッドを用いることができる。
　【００２３】
　以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
　【００２４】
　＜装置本体の概略説明＞
　図１は、本発明の代表的な実施の形態であるインクジェットプリンタ（以下、プリンタという）ＩＪＲＡの構成の概要を示す外観斜視図である。図１において、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１１を介して回転するリードスクリュー５００５の螺旋溝５００４に対して係合するキャリッジＨＣはピン（不図示）を有し、ガイドレール５００３に支持されて矢印ａ，ｂ方向を往復移動する。キャリッジＨＣには、記録ヘッドＩＪＨとインクタンクＩＴとを内蔵した一体型インクジェットカートリッジＩＪＣが搭載されている。５００２は紙押え板であり、キャリッジＨＣの移動方向に亙って記録用紙Ｐをプラテン５０００に対して押圧する。５００７，５００８はフォトカプラで、キャリッジのレバー５００６のこの域での存在を確認して、モータ５０１３の回転方向切り換え等を行うためのホームポジション検知器である。５０１６は記録ヘッドＩＪＨの前面をキャップするキャップ部材５０２２を支持する部材で、５０１５はこのキャップ内を吸引する吸引器で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達機構で移動制御される。
　【００２５】
　これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００５の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の動作を行うようにすれば、本例にはいずれも適用できる。
　【００２６】
　＜制御構成の説明＞
　次に、上述した装置の記録制御を実行するための制御構成について説明する。
　【００２７】
　図２はプリンタＩＪＲＡの制御回路の構成を示すブロック図である。制御回路を示す同図において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するプログラムＲＯＭ、１７０３は各種データ（上記記録信号やヘッドに供給される記録データ等）を保存しておくダイナミック型のＲＡＭである。１７０４は記録ヘッド１７０８に対する記録データの供給制御を行うゲートアレイであり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッド１７０８を搬送するためのキャリアモータ、１７０９は記録紙搬送のための搬送モータである。１７０５はヘッドを駆動するヘッドドライバ、１７０６，１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバである。
　【００２８】
　上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドが駆動され、記録が行われる。
　【００２９】
　以下、上記構成のプリンタＩＪＲＡで用いられる記録ヘッドＩＪＨの３つの実施形態について説明する。なお、以下に説明する実施形態の記録ヘッドＩＪＨは全て、１２８個の記録素子を有し、これらの記録素子が８個づつ１６のブロック（分割数Ｎ：１６）に分割され、各ブロックより１つずつの記録素子（８個の記録素子）が同時に駆動される（同時駆動記録素子数Ｍ：８）構成となっている。また、３つの実施形態において、共通の構成要素には同じ参照番号（記号）を付して説明する。
　【００３０】
　＜記録ヘッドＩＪＨの第１の実施形態＞
　図３は記録ヘッドＩＪＨの第１の実施形態に従う駆動回路の構成を示すブロック図である。図３において、１００はプリンタＩＪＲＡから供給されるブロック制御信号Ｂ１、Ｂ２、Ｂ３、Ｂ４を入力してデコードしブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６を発生する４→１６デコーダ、１０１はプリンタＩＪＲＡから供給されるイネーブル信号ＥＮＢを反転するインバータ、１０２は反転されたイネーブル信号ＥＮＢとブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６各々の論理積を演算する１６個のＡＮＤ回路Ｈ１〜Ｈ１２８は発熱素子、Ｔ１〜Ｔ１２８は発熱素子Ｈ１〜Ｈ１２８に通電するパワートランジスタ、Ａ１〜Ａ１２８はパワートランジスタＴ１〜Ｔ１２８に対応したＡＮＤ回路である。
　【００３１】
　また、ＡＮＤ回路Ａ１〜Ａ１２８は、プリンタＩＪＲＡから入力される記録信号Ｄ１〜Ｄ８とブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６との論理積とを演算する。
　【００３２】
　この構成から明らかなように、記録素子の分割数（Ｎ）は１６であるが、デコーダにより４つの信号線より入力されるブロック制御信号Ｂ１、Ｂ２、Ｂ３、Ｂ４に基づいて、１６個のブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６を発生している。さらに、誤動作により発熱素子Ｈ１〜Ｈ１２８が駆動されることを確実に防止するためにイネーブル信号ＥＮＢを供給する信号線が備えられている。
　【００３３】
　図４は図３に示す構成の記録ヘッドＩＪＨのに駆動タイミングを示すタイムチャートである。このタイムチャートによれば、プリンタＩＪＲＡから送られるブロック制御信号Ｂ１〜Ｂ４の組み合わせによってバイナリ表現で０（００００）から１５（１１１１）を示す信号が順次送られる。これによって、４→１６デコーダ１００の出力であるブロック選択信号Ｎ１〜Ｎ１６が順次１つだけ“ハイ”となる。しかしながら、これらのブロック選択信号は直接、ＡＮＤ回路Ａ１〜Ａ１２８、パワートランジスタＴ１〜Ｔ１２８、そして、発熱素子Ｈ１〜Ｈ１２８に供給されるのではなく、ＡＮＤ回路１０２を介して供給される。
　【００３４】
　一方、ＡＮＤ回路１０２にはプリンタＩＪＲＡから送られるイネーブル信号ＥＮＢの反転信号が供給されるので、イネーブル信号ＥＮＢが“ロウ”であるときのみ、ブロック選択信号Ｎ１〜Ｎ１６が発熱素子に供給され駆動されることになる。
　【００３５】
　なお、発熱素子の発熱時間とそのタイミングは、イネーブル信号ＥＮＢ又は記録信号Ｄ１〜Ｄ８で定めることができる。また、イネーブル信号をダブルパルスとした制御を行っても良い。この回路では、データのパルス幅を制御すれば、個々の発熱素子毎にヒートパルスの幅を制御することができ、それによりインクジェットヘッドの吐出を細かく制御することも可能である。
　【００３６】
　図３に示した構成によれば、電源電圧（ＶＨ）の供給線と接地電圧（ＧＨ）の信号線とを含めて、１５本の信号線（記録信号Ｄ１〜Ｄ８の信号線が８本、ブロック制御信号Ｂ１〜Ｂ４の信号線が４本、イネーブル信号ＥＮＢ、電源電圧（ＶＨ）、接地電圧（ＧＨ）の信号線が各１本ずつ）がプリンタＩＪＲＡとの間に存在する。
　【００３７】
　従ってこの実施形態に従えば、プリンタＩＪＲＡから供給されるブロック制御信号をデコードしたブロック選択信号によって直接発熱素子が駆動されるのではなく、イネーブル信号とブロック選択信号とによって駆動されるので、例えば、デコーダの誤動作による発熱素子の駆動がされる。
　【００３８】
　＜記録ヘッドＩＪＨの第２の実施形態＞
　図５は記録ヘッドＩＪＨの第２の実施形態に従う駆動回路の構成を示すブロック図である。この回路は第１の実施形態の記録ヘッドＩＪＨに供給される記録信号Ｄ１〜Ｄ８をシフトレジスタ及びラッチ回路を介して与えるように構成されている。図５において、１０３はプリンタＩＪＲＡから供給されるクロック信号ＣＫに従って記録データＤＡＴＡをシリアルに入力する８ビットシフトレジスタ、１０４はプリンタＩＪＲＡから供給されるラッチ信号ＬＡＴＣＨに従って８ビットシフトレジスタ１０３に格納された８ビット分の記録データＤＡＴＡをラッチする８ビットラッチ回路、１０５はイネーブル信号ＥＮＢと８ビットラッチ回路１０４にラッチされた８ビットのデータ各ビットとの論理積を演算するＡＮＤ回路１０５である。
　【００３９】
　そして、ＡＮＤ回路１０５からの出力が記録信号Ｄ１〜Ｄ８として発熱素子に供給される。これらの出力と４→１６デコーダ１００からの出力であるブロック選択信号Ｎ１〜Ｎ１６により発熱素子の駆動のタイミング及びパルス幅を定める。この実施形態と第１実施形態とを比較すると、イネーブル信号ＥＮＢは正論理で動作するようになっている。即ち、イネーブル信号ＥＮＢが“ハイ”のときに発熱素子は駆動される。
　【００４０】
　図５に示した構成によれば、電源電圧（ＶＨ）の供給線と接地電圧（ＧＨ）の信号線とを含めて、１０本の信号線（ブロック制御信号Ｂ１〜Ｂ４の信号線が４本、記録データＤＡＴＡ、クロックＣＫ、イネーブル信号ＥＮＢ、ラッチ信号ＬＡＴＣＨ、電源電圧（ＶＨ）、接地電圧（ＧＨ）の信号線が各１本ずつ）がプリンタＩＪＲＡとの間に存在する。このようにこの構成は、第１実施形態で説明した構成と比較してさらに信号線の本数を減らすことが出来る。
　【００４１】
　図６は図５に示す構成の記録ヘッドＩＪＨのに駆動タイミングを示すタイムチャートである。このタイムチャートによれば、記録データを８ビットシフトレジスタ１０３にシリアル転送するタイミングと発熱素子を駆動するタイミングとが重複しないようになっている。さて、ノイズの発生はヒートパルス（イネーブル信号ＥＮＢ）のエッジ付近に集中するが、図６のタイムチャートが示すような制御であれば、１回のデータ転送に対して、イネーブル信号ＥＮＢとデータ転送のタイミングが近接、或は、重複する可能性は、１回又は２回程度であるので、誤動作の可能性はほとんど無視できるようになる。
　【００４２】
　このように、プリンタＩＪＲＡのＭＰＵ１７０１がヘッドドライバ１７０５を介して制御することで、記録データの転送中に発熱素子の駆動による発熱素子などからのノイズが発生しないようにし、誤動作の可能性はほとんど無視し得るようにしている。
　【００４３】
　従ってこの実施形態に従えば、ノイズの発生原因となる発熱素子の駆動が記録データの転送中にならないように記録制御することで誤動作の発生を防止することができる。
　【００４４】
　さらには、駆動回路にシフトレジスタやラッチ回路を備えることで、プリンタＩＪＲＡと記録ヘッドとの信号線の数をより減らすようにしている。これによって、記録ヘッドとプリンタとの間を接続するケーブルがより小さなものとなり、装置の小型化やコストの削減にも資する。
　【００４５】
　また、図６に示すように、記録データの転送を発熱素子の駆動が終了した後に行なう場合には、図５に示した８ビットラッチ回路１０４を省略することも可能であり、それにより回路規模を小さくすることも可能となる。
　【００４６】
　なお、以上の構成に第１実施形態と同じように、４→１６デコーダ１００の出力であるブロック信号Ｎ１〜Ｎ１６とイネーブル信号ＥＮＢとの論理積を求めるＡＮＤゲートを設けてもよい。このようにして誤動作により発熱素子が駆動されることを一層確実に防ぐことが出来る。
　【００４７】
　さらに、発熱素子の数が多い構成の記録ヘッドの場合には、シフトレジスタの容量をより大きくしても良いが、クロックの周波数を高めることなく多数の発熱素子を駆動するために、複数のシフトレジスタ及びラッチ回路を備え、デコーダは各々のシフトレジスタで駆動される発熱素子に共通に用いるように構成しても良い。
　【００４８】
　＜記録ヘッドＩＪＨの第３の実施形態＞
　図７は記録ヘッドＩＪＨの第３の実施形態に従う駆動回路の構成を示すブロック図である。この回路は第２の実施形態の記録ヘッドＩＪＨに含まれる８ビットシフトレジスタ１０３に代えて、８つのフリップフロップ回路と３ビットのデータ選択信号Ｓ１、Ｓ２、Ｓ３をデコードする３→８デコーダが設けられている。図７において、１０６は３→８デコーダ、１０７はフリップフロップ回路である。
　【００４９】
　このような構成の駆動回路において、記録データＤＡＴＡは第２実施形態と同様にシリアルに転送され、その転送データは１ビットずつ、３→８デコーダ１０６の出力に従って選択されたフリップフロップからラッチ回路１０４に記憶される。その他の点では第２実施形態と同様である。
　【００５０】
　この実施形態ではプリンタＩＪＲＡとの信号線の数は１２（ブロック制御信号Ｂ１〜Ｂ４の信号線が４本、データ選択信号Ｓ１〜Ｓ３の信号線が３本、記録データＤＡＴＡ、イネーブル信号ＥＮＢ、ラッチ信号ＬＡＴＣＨ、電源電圧（ＶＨ）、接地電圧（ＧＨ）の信号線が各１本ずつ）となり、第２実施形態の構成のようにシフトレジスタを使用した場合と比較して、信号線の本数は若干増す。しかし、シフトレジスタを使用した場合には、クロック信号ＣＫに１パルス分のノイズが混入しただけでその時の転送データの並び全体がずれてしまい、異なる位置にドットが記録されるという問題があるが、この実施形態ではデータ転送中に同様にデータ１ビット分のノイズが混入しても誤動作の及ぶ範囲がその１ビットだけに限定される。
　【００５１】
　このように、この実施形態に従えば、ノイズ混入時の誤動作の及ぶ範囲をより局所化できるという利点がある。また、この実施形態のようにフリップフロップを用いた回路は、シフトレジスタ回路と比較してその回路規模が非常に小さいので、回路構造上も、ノイズによる誤動作の可能性を一層小さくすることができる。
　【００５２】
　さらに、この実施形態でも第２実施形態と同様に、発熱素子の数が多い構成の記録ヘッドの場合には、クロックの周波数を高めることなく多数の発熱素子を駆動するために、複数のラッチ回路や３→８デコーダを備えるように構成しても良い。
　【００５３】
　以上説明した記録ヘッドの駆動回路は、発熱素子の基板としてＳｉなどを用いる場合にはその基板に内蔵することができるし、或は、その駆動回路を発熱素子を有する基板として接続して用いるようにしても良い。さらに、その駆動回路は、発熱素子の基板に対して垂直方向にインクを吐出するいわゆるサイドシュータタイプの記録ヘッドにも、或は、その基板の端面から基板に平行方向にインク吐出するいわゆるエッジシュータタイプの記録ヘッドにも適用可能である。
　【００５４】
　また、以上説明した３つの実施形態の記録ヘッドは、その駆動回路の主要部が基本的にはマトリックス回路であり、ノイズによる誤動作が発生したとしても、その影響は発熱素子の駆動時間と比較して非常に短い、ノイズが発生した瞬間の僅か１０ｎｓｅｃ程度の時間だけであるので、インク吐出への影響を小さくできるという利点もある。
　【００５５】
　以上の実施形態は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば、電気熱変換体）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。
　【００５６】
　その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、本発明に従ってオンデマンド型とした場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて膜沸騰を越える急速な温度上昇を与える少なくとも１つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に１対１で対応した液体（インク）内の気泡を形成できるので有効である。この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも１つの滴を形成する。この駆動信号をパルス形状をすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。
　【００５７】
　このパルス形状の駆動信号としては、米国特許第４４６３３５９号明細書、同第４３４５２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４３１３１２４号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。
　【００５８】
　記録ヘッドの構成としては、上述の各明細書に開示されているような吐出口、液路、電気熱変換体の組み合わせ構成（直線状液流路または直角液流路）の他に熱作用面が屈曲する領域に配置されている構成を開示する米国特許第４５５８３３３号明細書、米国特許第４４５９６００号明細書を用いた構成も本発明に含まれるものである。加えて、複数の電気熱変換体に対して、共通するスロットを電気熱変換体の吐出部とする構成を開示する特開昭５９−１２３６７０号公報や熱エネルギーの圧力波を吸収する開口を吐出部に対応させる構成を開示する特開昭５９−１３８４６１号公報に基づいた構成としても良い。
　【００５９】
　さらに、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
　【００６０】
　加えて、上記の実施形態で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。
　【００６１】
　また、以上説明した記録装置の構成に、記録ヘッドに対する回復手段、予備的な手段等を付加することは記録動作を一層安定にできるので好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧あるいは吸引手段、電気熱変換体あるいはこれとは別の加熱素子あるいはこれらの組み合わせによる予備加熱手段などがある。また、記録とは別の吐出を行う予備吐出モードを備えることも安定した記録を行うために有効である。
　【００６２】
　さらに、記録装置の記録モードとしては黒色等の主流色のみの記録モードだけではなく、記録ヘッドを一体的に構成するか複数個の組み合わせによってでも良いが、異なる色の複色カラー、または混色によるフルカラーの少なくとも１つを備えた装置とすることもできる。
　【００６３】
　以上説明した実施の形態においては、インクが液体であることを前提として説明しているが、室温やそれ以下で固化するインクであっても、室温で軟化もしくは液化するものを用いても良く、あるいはインクジェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下の範囲内で温度調整を行ってインクの粘性を安定吐出範囲にあるように温度制御するものが一般的であるから、使用記録信号付与時にインクが液状をなすものであればよい。
　【００６４】
　加えて、積極的に熱エネルギーによる昇温をインクの固形状態から液体状態への状態変化のエネルギーとして使用せしめることで積極的に防止するため、またはインクの蒸発を防止するため、放置状態で固化し加熱によって液化するインクを用いても良い。いずれにしても熱エネルギーの記録信号に応じた付与によってインクが液化し、液状インクが吐出されるものや、記録媒体に到達する時点では既に固化し始めるもの等のような、熱エネルギーの付与によって初めて液化する性質のインクを使用する場合も本発明は適用可能である。このような場合インクは、特開昭５４−５６８４７号公報あるいは特開昭６０−７１２６０号公報に記載されるような、多孔質シート凹部または貫通孔に液状または固形物として保持された状態で、電気熱変換体に対して対向するような形態としてもよい。本発明においては、上述した各インクに対して最も有効なものは、上述した膜沸騰方式を実行するものである。
　【００６５】
　さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。
　【００６６】
　なお、本発明は、複数の機器（例えば、ホストコンピュータ、インタフェース機器、リーダ、プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。
　【００６７】
　【発明の効果】
以上説明したように本発明によれば、記録素子の選択のみによって記録動作が発生する場合と比べて、誤動作の可能性をより低く抑え、信頼性の高い記録動作を実行できるという効果がある。
　【００６８】
　また、記録データをシリアルに入力することでその記録ヘッドを用いる記録装置との信号線の数を減らしたり、或は、入力記録データのホールドのためにフリップフロップを用いることで回路規模をより小さくすることができるので、記録ヘッドそれ自体とその記録装置の小型化やコストの削減に貢献できる。
　【００６９】
【図面の簡単な説明】
　【図１】
　本発明の代表的な実施の形態であるインクジェットプリンタＩＪＲＡの構成の概要を示す外観斜視図である。
　【図２】
　インクジェットプリンタＩＪＲＡの制御回路の構成を示すブロック図である。
　【図３】
　記録ヘッドＩＪＨの第１の実施形態に従う駆動回路の構成を示すブロック図である。
　【図４】
　図３に示す構成の記録ヘッドＩＪＨのに駆動タイミングを示すタイムチャートである。
　【図５】
　記録ヘッドＩＪＨの第２の実施形態に従う駆動回路の構成を示すブロック図である。
　【図６】
　図５に示す構成の記録ヘッドＩＪＨのに駆動タイミングを示すタイムチャートである。
　【図７】
　記録ヘッドＩＪＨの第３の実施形態に従う駆動回路の構成を示すブロック図である。
　【符号の説明】
　１７００　インタフェース
　１７０１　ＭＰＵ
　１７０２　ＲＯＭ
　１７０３　ＲＡＭ
　１７０４　ゲートアレイ（Ｇ．Ａ．）
　１７０５　ヘッドドライバ
　ＩＪＨ　記録ヘッド