【事件の表示】
　特許第３２４０２９２号「半導体パッケージ」の請求項１ないし２８に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２４０２９２号の請求項１ないし２７に係る特許を維持する。
【理　由】
第１　手続きの経緯
本件特許第３２４０２９２号に係る手続きの主な経緯は次のとおりである。
　特許出願（特願平１１−２７３４２４号）　　　平成１１年　９月２７日
（優先権主張：平成１０年　９月２５日、平成１１年　１月　４日、米国）
　特許権設定登録　　　　　　　　　　　　　　　平成１３年１０月１２日
　特許異議申立（異議申立人：日本電気株式会社）平成１４年　６月１７日
　取消理由通知（１）　　　　　　　　　　　　　平成１４年　８月　６日
　特許異議意見書（１）・訂正請求書（１）　　　平成１５年　３月１０日
　取消理由通知（２）　　　　　　　　　　　　　平成１６年　７月　５日
　訂正請求書（１）取下書　　　　　　　　　　　平成１６年　７月２０日
　訂正請求書（２）　　　　　　　　　　　　　　平成１６年　７月２０日
　
第２　訂正の適否についての判断
　１　訂正の内容
　（１）　訂正事項１
　特許請求の範囲の【請求項１】を
「【請求項１】　底部プレート部分および該底部プレート部分から延びる少なくとも１つの第１の端子を有する底部リードフレーム、
　前記第１の端子と同一平面上にあり、第１端を有する少なくとも１つの第２の端子、
　ソース領域を含み、および前記第１の端子がドレイン接続に電気的に接続されるように前記底部リードフレームの底部プレート部分に結合された、ドレイン接続を画定する底部表面と、ソース接続を画定する第１の金属化領域、およびゲート接続を画定する第２の金属化領域がその上に配置された上部表面とを有する半導体パワーＭＯＳＦＥＴダイ、および
　ソース接続を画定する前記第１の金属化領域の大部分に結合され、少なくとも１つのビーム部分に結合され、および前記第１の金属化領域の大部分を覆う銅板を含み、前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ、および前記少なくとも１つのビーム部分は第２端を有し、および前記少なくとも１つの第２の端子の前記第１端に結合された当該第２端において終端して、前記少なくとも１つの第２の端子が前記ソース接続に電気的に結合されるようになしたストラップ部材を具備し、該ストラップ部材は前記少なくとも１つの第２の端子と別体であることを特徴とするパワー半導体パッケージ。」と訂正する。
　
　（２）　訂正事項２
　特許請求の範囲の【請求項２】を
「【請求項２】　前記ゲート接続を第３の端子に結合するワイヤボンディングをさらに含む、請求項１に記載のパワー半導体パッケージ。」と訂正する。
　
　（３）　訂正事項３
　特許請求の範囲の【請求項３】を
「【請求項３】　前記銅板が前記ソース接続に堅く結合されるように前記銅板と前記第１の金属化領域との間に配置された硬化性導電材料の層をさらに含む、請求項１に記載のパワー半導体パッケージ。」と訂正する。
　
　（４）　訂正事項４
　特許請求の範囲の【請求項４】を
「【請求項４】　前記銅板が上部表面および底部表面を含み、前記底部表面が前記ソース接続に向かって延びる下向きの突起を有する、請求項１に記載のパワー半導体パッケージ。」と訂正する。
　
　（５）　訂正事項５
　特許請求の範囲の【請求項５】を
「【請求項５】　前記ＭＯＳＦＥＴダイが、前記ソース領域の一部分を覆って延びるゲートバスを含み、前記銅板がゲートバスのほぼ全体を覆う、請求項１に記載のパワー半導体パッケージ。」と訂正する。
　
　（６）　訂正事項６
　特許請求の範囲の【請求項６】を
「【請求項６】　前記ＭＯＳＦＥＴダイが、前記ソース領域の一部分を覆って延びるゲートバスを含み、さらに前記ゲートバスの少なくとも一部分を実質上覆う窒化物層を含み、前記銅板が窒化物層によって前記ゲートバスから電気的に絶縁された、請求項１に記載のパワー半導体パッケージ。」と訂正する。
　
　（７）　訂正事項７
　特許請求の範囲の【請求項７】を
「【請求項７】　前記銅板と前記ソース接続との間に配置された硬化性導電材料の層をさらに含む、請求項６に記載のパワー半導体パッケージ。」と訂正する。
　
　（８）　訂正事項８
　特許請求の範囲の【請求項１２】を削除する。
　
　（９）　訂正事項９
　特許請求の範囲の【請求項１３】の項番を【請求項１２】に訂正する。
　
　（１０）　訂正事項１０
　特許請求の範囲の【請求項１４】の項番を【請求項１３】に訂正する。
　
　（１１）　訂正事項１１
　特許請求の範囲の【請求項１５】を
「【請求項１４】　前記少なくとも２つのビーム部分が前記銅板の側縁部からクロスバー部分まで延び、前記クロスバー部分が少なくとも２つの前記第２の端子に結合された、請求項１３に記載のパワー半導体パッケージ。」と訂正する。
　
　（１２）　訂正事項１２
　特許請求の範囲の【請求項１６】を
「【請求項１５】　前記クロスバー部分を前記第２の端子に結合するために配置された硬化性導電材料の層をさらに含む、請求項１４に記載のパワー半導体パッケージ。」と訂正する。
　
　（１３）　訂正事項１３
　特許請求の範囲の【請求項１７】を
「【請求項１６】　前記硬化性導電材料が銀充填エポキシである、請求項１５に記載のパワー半導体パッケージ。」と訂正する。
　
　（１４）　訂正事項１４
　特許請求の範囲の【請求項１８】を
「【請求項１７】　前記クロスバー部分が、前記第２の端子の付近に位置し、前記第２の端子との係合を容易にするようにサイズを取られ成形されたボイドを含む、請求項１４に記載のパワー半導体パッケージ。」と訂正する。
　
　（１５）　訂正事項１５
　特許請求の範囲の【請求項１９】を
「【請求項１８】　前記ボイドが、前記クロスバー部分のほぼ全長にわたって延びるチャネルの形をしている、請求項１７に記載のパワー半導体パッケージ。」と訂正する。
　
　（１６）　訂正事項１６
　特許請求の範囲の【請求項２０】を
「【請求項１９】　前記チャネル内に配置され前記クロスバー部分を前記第２の端子に結合する硬化性導電材料をさらに含む、請求項１８に記載のパワー半導体パッケージ。」と訂正する。
　
　（１７）　訂正事項１７
　特許請求の範囲の【請求項２１】を
「【請求項２０】　前記チャネルを通って前記第２の端子に向かって延びる下向きの突起をさらに含む、請求項１９に記載のパワー半導体パッケージ。」と訂正する。
　
　（１８）　訂正事項１８
　特許請求の範囲の【請求項２２】を
「【請求項２１】　前記突起が、前記クロスバー部分のほぼ全長にわたって延びる壁面の形をしている、請求項２０に記載のパワー半導体パッケージ。」と訂正する。
　
　（１９）　訂正事項１９
　特許請求の範囲の【請求項２３】を
「【請求項２２】　前記ボイド内に配置され前記クロスバー部分を前記第２の端子に結合する硬化性導電材料をさらに含む、請求項２１に記載のパワー半導体パッケージ。」と訂正する。
　
　（２０）　訂正事項２０
　特許請求の範囲の【請求項２４】を
「【請求項２３】　前記硬化性導電材料が銀充填エポキシである、請求項２２に記載のパワー半導体パッケージ。」と訂正する。
　
　（２１）　訂正事項２１
　特許請求の範囲の【請求項２５】の項番を【請求項２４】と訂正する。
　
　（２２）　訂正事項２２
　特許請求の範囲の【請求項２６】を
「【請求項２５】　底部プレート部分および前記底部プレート部分から延びる少なくとも１つの第１の端子を有する底部リードフレームと、
　前記第１の端子と同一平面上にあり、第１端を有する少なくとも１つの第２の端子と、
　ソース領域を含み、ソース接続を画定する第１の金属化領域、およびゲート接続を画定する第２の金属化領域がその上に配置され、前記ソース領域の一部分を覆って延びるゲートバスをさらに含む上部表面を有する半導体パワーＭＯＳＦＥＴダイであって、前記第１の端子がドレイン接続に電気的に接続されるように前記底部リードフレームの底部プレート部分に結合された、前記ドレイン接続を画定する底部表面をさらに含むＭＯＳＦＥＴダイと、
　前記ゲートバスの少なくとも一部分を実質上覆う窒化物層と、
　前記窒化物層および前記ソース接続の上に配置された硬化性導電材料の層と、
　前記ソース接続を画定する前記第１の金属化領域の大部分に結合され、少なくとも１つのビーム部分に結合され、および前記第１の金属化領域の大部分および前記ゲートバスのほぼ全体を覆う銅板であって、前記硬化性導電材料の層により該銅板をソース接続に電気的に結合し、および前記銅板を前記窒化物層によって前記ゲートバスから電気的に絶縁した銅板を含み、前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ、および前記少なくとも１つのビーム部分は第２端を有し、および前記少なくとも１つの第２の端子の前記第１端に結合された当該第２端において終端して、前記少なくとも１つの第２の端子が前記ソース接続に電気的に結合されるようになしたストラップ部材であって、該ストラップ部材は前記少なくとも１つの第２の端子と別体であるストラップ部材と、
　前記ゲートバスを第３の端子に結合するワイヤボンディングと
を具備したことを特徴とするパワー半導体パッケージ。」と訂正する。
　
　（２３）　訂正事項２３
　特許請求の範囲の【請求項２７】を
「【請求項２６】　前記硬化性導電材料が銀充填エポキシである、請求項２５に記載のパワー半導体パッケージ。」と訂正する。
　
　（２４）　訂正事項２４
　特許請求の範囲の【請求項２８】を
「【請求項２７】　前記少なくとも１つのビーム部分が前記銅板の側縁部から延び、その末端で少なくとも１つの前記第２の端子に結合された、請求項２５に記載のパワー半導体パッケージ。」と訂正する。
　
　（２５）　訂正事項２５
　明細書段落【０００２】の「エポキシ材料」を「エポキシ材料１４」と訂正する。
　
　（２６）　訂正事項２６
　明細書段落【０００５】及び【００３０】の「ＥＣ／Ｗ」を「℃／Ｗ」と訂正する。
　
　（２７）　訂正事項２７
　明細書段落【００２１】の「ソース領域」を「ゲート領域」と訂正する。
　
　（２８）　訂正事項２８
　【図４】の右下の符号「１２ｂ」を「１２ｃ」と訂正する。
　
　２　訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　（１）　訂正事項１
　「第１端を有する少なくとも１つの第２の端子」は、第２の端子が第１端を有することを明確にしたものであり、明りょうでない記載の釈明に当たり、この点は、図８、図９から明らかである。
　「ソース領域を含み」は、半導体パワーＭＯＳＦＥＴダイが、ソース領域を有することを明確にしたものであり、明りょうでない記載の釈明に当たり、この点は、刊行物４にも示されるように半導体パワーＭＯＳＦＥＴダイの構造として周知である。
　「ドレイン接続」，「底部リードフレーム」，「底部プレート部分」，「ソース接続」，「ゲート接続」は、それぞれ他の部分の記載との整合を図ったものであり、明りょうでない記載の釈明に当たる。
　訂正前の「その大部分に及ぶ、前記リードフレームからセパレートされたディスクリート銅板、および前記第２の端子が前記ソースに電気的に結合されるように前記銅板部分を少なくとも１つの前記第２の端子に結合するようにサイズを取られ成形された、少なくとも１つのビーム部分を含む」を
「少なくとも１つのビーム部分に結合され、および前記第１の金属化領域の大部分を覆う銅板を含み、前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ、および前記少なくとも１つのビーム部分は第２端を有し、および前記少なくとも１つの第２の端子の前記第１端に結合された当該第２端において終端して、前記少なくとも１つの第２の端子が前記ソース接続に電気的に結合されるようになしたストラップ部材を具備し、該ストラップ部材は前記少なくとも１つの第２の端子と別体であることを特徴とする」と訂正した点は、訂正前の必ずしも明確とはいえない記載を明確にするとともに、「前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ」と、ビーム部分の形状を特定するものであるから、明りょうでない記載の釈明及び特許請求の範囲の減縮に当たり、「前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ」た点及び他の点については、明細書の【００１４】，【００１５】，【００１９】，【００２６】，【００２７】及び図３，５，８，９から明らかである。
　したがって、訂正事項１は、明りょうでない記載の釈明及び特許請求の範囲の減縮に当たり、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（２）　訂正事項２
　「ゲート」を「ゲート接続」とした点は、他の部分の記載との整合を図ったものであり、明りょうでない記載の釈明に当たる。
　したがって、訂正事項２は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（３）　訂正事項３
　「銅板部分」を「銅板」とした点及び「ソース」を「ソース接続」とした点は、他の部分の記載との整合を図ったものであり、明りょうでない記載の釈明に当たる。
　したがって、訂正事項３は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（４）　訂正事項４，７
　「ソース」を「ソース接続」とした点は、他の部分の記載との整合を図ったものであり、明りょうでない記載の釈明に当たる。
　したがって、訂正事項４，７は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（５）　訂正事項５，６
　「ソース」を「ソース領域」とした点は、ゲートバスが覆っている部分を明確にするものであり、明りょうでない記載の釈明に当たり、この点は、刊行物４にも示されるように半導体パワーＭＯＳＦＥＴダイの構造として周知である。
　したがって、訂正事項５，６は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（６）　訂正事項８
　【請求項１２】を削除するものであり、特許請求の範囲の減縮に当たる。
　
　（７）　訂正事項９，１０，２１
　請求項の項番を【請求項１２】の削除にともない一つずつ繰り上げたものであり、明りょうでない記載の釈明に当たる。
　
　（８）　訂正事項１１〜２０，２３，２４
　請求項の項番を【請求項１２】の削除にともない一つずつ繰り上げるとともに、引用している請求項の項番も一つずつ繰り上げたものであり、明りょうでない記載の釈明に当たる。
　
　（９）　訂正事項２２
　【請求項２６】の項番を【請求項１２】の削除にともない新たな【請求項２５】と訂正するものであり、明りょうでない記載の釈明に当たる。
　「第１端を有する少なくとも１つの第２の端子」は、第２の端子が第１端を有することを明確にしたものであり、明りょうでない記載の釈明に当たり、この点は、図８、図９から明らかである。
　「ソース領域を含み」は、半導体パワーＭＯＳＦＥＴダイが、ソース領域を有することを明確にしたものであり、明りょうでない記載の釈明に当たり、この点は、刊行物４にも示されるように半導体パワーＭＯＳＦＥＴダイの構造として周知である。
　「ソース接続」，「ゲート接続」，「ソース領域」，「ドレイン接続」，「底部リードフレーム」，「底部プレート部分」は、他の部分の記載との整合を図ったものであり、明りょうでない記載の釈明に当たる。
　訂正前の「前記ソースの大部分に結合されてその大部分に及び、ゲートバスのほぼ全体を覆う、前記リードフレームからセパレートされたディスクリート銅板と、
　前記第２の端子が前記ソースに電気的に結合されるように、前記銅板部分を少なくとも１つの前記第２の端子に結合するようにサイズを取られ成形された少なくとも１つのビーム部分と、
　前記ゲートを第３の端子に結合するワイヤボンディングと
を含み、前記硬化性導電材料は、前記銅板を前記ソースに電気的に結合し、前記窒化物層によって前記ゲートバスからは電気的に絶縁される」を
「前記ソース接続を画定する前記第１の金属化領域の大部分に結合され、少なくとも１つのビーム部分に結合され、および前記第１の金属化領域の大部分および前記ゲートバスのほぼ全体を覆う銅板であって、前記硬化性導電材料の層により該銅板をソース接続に電気的に結合し、および前記銅板を前記窒化物層によって前記ゲートバスから電気的に絶縁した銅板を含み、前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ、および前記少なくとも１つのビーム部分は第２端を有し、および前記少なくとも１つの第２の端子の前記第１端に結合された当該第２端において終端して、前記少なくとも１つの第２の端子が前記ソース接続に電気的に結合されるようになしたストラップ部材であって、該ストラップ部材は前記少なくとも１つの第２の端子と別体であるストラップ部材と、
　前記ゲートバスを第３の端子に結合するワイヤボンディングと
を具備したことを特徴とする」と訂正した点は、訂正前の必ずしも明確とはいえない記載を明確にするとともに、「前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ」と、ビーム部分の形状を特定するものであるから、明りょうでない記載の釈明及び特許請求の範囲の減縮に当たり、「前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ」た点及び他の点については、明細書の【００１４】，【００１５】，【００１９】，【００２６】，【００２７】及び図３，５，８，９から明らかである。
　したがって、訂正事項２２は、明りょうでない記載の釈明及び特許請求の範囲の減縮に当たり、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（１０）　訂正事項２５
　エポキシ樹脂が図１〜３の「１４」であることを明確にしたものであり、明りょうでない記載の釈明に当たり、この点は、図１〜３から明らかである。
　したがって、訂正事項２５は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（１１）　訂正事項２６
　熱抵抗の単位として一般的に「℃／Ｗ」が使用されているものであるから、「ＥＣ／Ｗ」は誤記であることが明らかであり、誤記の訂正に当たる。
　したがって、訂正事項２６は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（１２）　訂正事項２７
　ゲートランナ（またはバス）１９ａが、ゲート金属化領域１９をダイ１６の表面のゲート領域に結合することは、明細書の【００２１】，【００２２】及び図７の記載から明らかであり、「ソース領域」を「ゲート領域」に訂正した点は、誤記の訂正に当たる。
　したがって、訂正事項２７は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（１３）　訂正事項２８
　【図４】の右下の符号「１２ｂ」が「１２ｃ」の誤記であることは、明細書の【００２０】及び図６，図９の記載から明らかであり、訂正事項２８は、誤記の訂正に当たる。
　したがって、訂正事項２８は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　３　訂正の適否のむすび
　以上のとおりであるから、上記訂正は、平成１１年改正前の特許法第１２０条の４第２項及び同条第３項において準用する特許法第１２６条第２項から第４項までの規定に適合するので、当該訂正を認める。
　
第３　特許異議申立及びこれについての判断
　１　本件発明
　上記第２で示したように上記訂正は認められるので、本件請求項１〜２７に係る発明（以下、「本件発明１〜２７」という。）は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１〜２７に記載された次のとおりのものである。
「【請求項１】　底部プレート部分および該底部プレート部分から延びる少なくとも１つの第１の端子を有する底部リードフレーム、
　前記第１の端子と同一平面上にあり、第１端を有する少なくとも１つの第２の端子、
　ソース領域を含み、および前記第１の端子がドレイン接続に電気的に接続されるように前記底部リードフレームの底部プレート部分に結合された、ドレイン接続を画定する底部表面と、ソース接続を画定する第１の金属化領域、およびゲート接続を画定する第２の金属化領域がその上に配置された上部表面とを有する半導体パワーＭＯＳＦＥＴダイ、および
　ソース接続を画定する前記第１の金属化領域の大部分に結合され、少なくとも１つのビーム部分に結合され、および前記第１の金属化領域の大部分を覆う銅板を含み、前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ、および前記少なくとも１つのビーム部分は第２端を有し、および前記少なくとも１つの第２の端子の前記第１端に結合された当該第２端において終端して、前記少なくとも１つの第２の端子が前記ソース接続に電気的に結合されるようになしたストラップ部材を具備し、該ストラップ部材は前記少なくとも１つの第２の端子と別体であることを特徴とするパワー半導体パッケージ。
　　【請求項２】　前記ゲート接続を第３の端子に結合するワイヤボンディングをさらに含む、請求項１に記載のパワー半導体パッケージ。
　　【請求項３】　前記銅板が前記ソース接続に堅く結合されるように前記銅板と前記第１の金属化領域との間に配置された硬化性導電材料の層をさらに含む、請求項１に記載のパワー半導体パッケージ。
　　【請求項４】　前記銅板が上部表面および底部表面を含み、前記底部表面が前記ソース接続に向かって延びる下向きの突起を有する、請求項１に記載のパワー半導体パッケージ。
　　【請求項５】　前記ＭＯＳＦＥＴダイが、前記ソース領域の一部分を覆って延びるゲートバスを含み、前記銅板がゲートバスのほぼ全体を覆う、請求項１に記載のパワー半導体パッケージ。
　　【請求項６】　前記ＭＯＳＦＥＴダイが、前記ソース領域の一部分を覆って延びるゲートバスを含み、さらに前記ゲートバスの少なくとも一部分を実質上覆う窒化物層を含み、前記銅板が窒化物層によって前記ゲートバスから電気的に絶縁された、請求項１に記載のパワー半導体パッケージ。
　　【請求項７】　前記銅板と前記ソース接続との間に配置された硬化性導電材料の層をさらに含む、請求項６に記載のパワー半導体パッケージ。
　　【請求項８】　前記窒化物層が、前記ゲートバスを前記硬化性導電材料から電気的に絶縁する、請求項７に記載のパワー半導体パッケージ。
　　【請求項９】　前記硬化性導電材料が銀充填エポキシである、請求項８に記載のパワー半導体パッケージ。
　　【請求項１０】　少なくとも１つの前記ビーム部分が前記銅板の側縁部から延び、その末端で少なくとも１つの前記第２の端子に結合された、請求項１に記載のパワー半導体パッケージ。
　　【請求項１１】　前記ビーム部分と少なくとも１つの前記第２の端子との間に配置された硬化性導電材料の層をさらに含む、請求項１０に記載のパワー半導体パッケージ。
　　【請求項１２】　前記ビーム部分が、前記銅板の側縁部から少なくとも１つの前記第２の端子まで延びる単一部材である、請求項１０に記載のパワー半導体パッケージ。
　　【請求項１３】　前記銅板の側縁部から延びて少なくとも１つの前記第２の端子で終端する少なくとも２つのビーム部分を含む、請求項１０に記載のパワー半導体パッケージ。
　　【請求項１４】　前記少なくとも２つのビーム部分が前記銅板の側縁部からクロスバー部分まで延び、前記クロスバー部分が少なくとも２つの前記第２の端子に結合された、請求項１３に記載のパワー半導体パッケージ。
　　【請求項１５】　前記クロスバー部分を前記第２の端子に結合するために配置された硬化性導電材料の層をさらに含む、請求項１４に記載のパワー半導体パッケージ。
　　【請求項１６】　前記硬化性導電材料が銀充填エポキシである、請求項１５に記載のパワー半導体パッケージ。
　　【請求項１７】　前記クロスバー部分が、前記第２の端子の付近に位置し、前記第２の端子との係合を容易にするようにサイズを取られ成形されたボイドを含む、請求項１４に記載のパワー半導体パッケージ。
　　【請求項１８】　前記ボイドが、前記クロスバー部分のほぼ全長にわたって延びるチャネルの形をしている、請求項１７に記載のパワー半導体パッケージ。
　　【請求項１９】　前記チャネル内に配置され前記クロスバー部分を前記第２の端子に結合する硬化性導電材料をさらに含む、請求項１８に記載のパワー半導体パッケージ。
　　【請求項２０】　前記チャネルを通って前記第２の端子に向かって延びる下向きの突起をさらに含む、請求項１９に記載のパワー半導体パッケージ。
　　【請求項２１】　前記突起が、前記クロスバー部分のほぼ全長にわたって延びる壁面の形をしている、請求項２０に記載のパワー半導体パッケージ。
　　【請求項２２】　前記ボイド内に配置され前記クロスバー部分を前記第２の端子に結合する硬化性導電材料をさらに含む、請求項２１に記載のパワー半導体パッケージ。
　　【請求項２３】　前記硬化性導電材料が銀充填エポキシである、請求項２２に記載のパワー半導体パッケージ。
　　【請求項２４】　前記底部リードフレーム、前記半導体ダイ、および前記銅板をほぼ封入するプラスチックハウジングを含む、請求項１に記載のパワー半導体パッケージ。
　　【請求項２５】　底部プレート部分および前記底部プレート部分から延びる少なくとも１つの第１の端子を有する底部リードフレームと、
　前記第１の端子と同一平面上にあり、第１端を有する少なくとも１つの第２の端子と、
　ソース領域を含み、ソース接続を画定する第１の金属化領域、およびゲート接続を画定する第２の金属化領域がその上に配置され、前記ソース領域の一部分を覆って延びるゲートバスをさらに含む上部表面を有する半導体パワーＭＯＳＦＥＴダイであって、前記第１の端子がドレイン接続に電気的に接続されるように前記底部リードフレームの底部プレート部分に結合された、前記ドレイン接続を画定する底部表面をさらに含むＭＯＳＦＥＴダイと、
　前記ゲートバスの少なくとも一部分を実質上覆う窒化物層と、
　前記窒化物層および前記ソース接続の上に配置された硬化性導電材料の層と、
　前記ソース接続を画定する前記第１の金属化領域の大部分に結合され、少なくとも１つのビーム部分に結合され、および前記第１の金属化領域の大部分および前記ゲートバスのほぼ全体を覆う銅板であって、前記硬化性導電材料の層により該銅板をソース接続に電気的に結合し、および前記銅板を前記窒化物層によって前記ゲートバスから電気的に絶縁した銅板を含み、前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ、および前記少なくとも１つのビーム部分は第２端を有し、および前記少なくとも１つの第２の端子の前記第１端に結合された当該第２端において終端して、前記少なくとも１つの第２の端子が前記ソース接続に電気的に結合されるようになしたストラップ部材であって、該ストラップ部材は前記少なくとも１つの第２の端子と別体であるストラップ部材と、
　前記ゲートバスを第３の端子に結合するワイヤボンディングと
を具備したことを特徴とするパワー半導体パッケージ。
　　【請求項２６】　前記硬化性導電材料が銀充填エポキシである、請求項２５に記載のパワー半導体パッケージ。
　　【請求項２７】　前記少なくとも１つのビーム部分が前記銅板の側縁部から延び、その末端で少なくとも１つの前記第２の端子に結合された、請求項２５に記載のパワー半導体パッケージ。」
　
　２　特許異議申立の理由及び取消理由の概要
　（１）　特許異議申立の理由
　特許異議申立人は、証拠として、
１．刊行物１（甲第１号証）：特開平２−１２１３５６号公報
２．刊行物２（甲第２号証）：特表平１−５０１５８５号公報
３．刊行物３（甲第３号証）：特表平４−５０３２８３号公報
４．刊行物４（甲第４号証）：特開平９−４５７０５号公報
５．刊行物５（甲第５号証）：パワーＦＥＴ、山崎浩訳、丸善株式会社、昭和６２年６月３０日発行、Ｐ６０−６２
６．刊行物６（甲第６号証）：ＬＳＩ設計製作技術、監修者森末道忠、発行所電気書院、昭和６２年９月３０日発行、Ｐ３３７−３３８
７．刊行物７（甲第７号証）：新版エレクトロニクス用語事典、電子工業教育研究会編、オーム社、昭和５７年５月１０日第２版第１刷発行、Ｐ４５６
を提出し、本件請求項１〜３、５〜１３、２５〜２８に係る発明は、刊行物１〜７に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に違反してされたものであり、さらに、本件請求項１〜２８に係る発明は、新規事項を含むので特許法第１７条の２第３項の規定に違反してされたものであり、さらに、明細書又は図面の記載が不備のため、特許法第３６条第６項の規定に違反してされたものであり、特許を取り消すべき旨主張している。
　
　（２）　取消理由の概要
　取消理由の概要は、以下のとおりである。
「１）平成１２年６月１２日付け及び平成１３年８月８日付けでした手続補正は、下記Ａの点で願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものでないから、特許法第１７条の２第３項の規定に違反してされたものである。
２）本件特許は、明細書又は図面の記載が下記Ｂの点で不備のため、特許法第３６条第６項の規定に違反してされたものである。
３）本件特許の請求項１〜３、５〜１３、２５〜２８に係る発明は、その出願前日本国内において頒布された下記Ｃの刊行物１〜９に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、本件請求項１〜３、５〜１３、２５〜２８に係る発明の特許は、特許法第２９条第２項の規定に違反してされたものである。
　
　　　　　　　　　　　　　記
Ａ．平成１２年６月１２日付け手続補正書で請求項１及び請求項２７（平成１３年８月８日付け手続補正書で請求項２７は請求項２６に項番のみ補正された。）に追加した「前記リードフレームからセパレートされたディスクリート銅板」は、願書に最初に添付した明細書又は図面に記載がなく、またその記載した事項から当業者が直接的かつ一義的に導き出せる事項でもないので、平成１２年６月１２日付け及び平成１３年８月８日付けでした補正は新規事項を追加する補正である。
　特許異議申立人日本電気株式会社が提出した特許異議申立書の「ｂ．新規事項違反の理由」の内、第３２頁第１３行〜第３３頁第１行記載の理由を参照されたい。
　さらに、「ディスクリート銅板」では、ビーム部分３４とディスクリートした銅板も含むことになるが、そのような記載は願書に最初に添付した明細書又は図面にない。
　
Ｂ．
１．特許異議申立人日本電気株式会社が提出した特許異議申立書の「ｃ．記載要件違反の理由」記載の点が不備である。
　
２．請求項１及び請求項２６に記載された「前記リードフレームからセパレートされたディスクリート銅板」の記載は、不明確である。
（１）前記されたリードフレームとしては、「底部リードフレーム」だけなので、「前記リードフレーム」は、「底部プレート部分および該底部プレート部分から延びる少なくとも１つの第１の端子を有する底部リードフレーム」のことなのか？
（２）「ディスクリート銅板」とは、何からディスクリートした銅板なのか不明確である。底部リードフレーム、端子１２ａ、ビーム部分３４のどれとディスクリートした銅板なのか？
　
Ｃ．
１．刊行物１（甲第１号証）：特開平２−１２１３５６号公報
２．刊行物２（甲第２号証）：特表平１−５０１５８５号公報
３．刊行物３（甲第３号証）：特表平４−５０３２８３号公報
４．刊行物４（甲第４号証）：特開平９−４５７０５号公報
５．刊行物５（甲第５号証）：パワーＦＥＴ、山崎浩訳、丸善株式会社、昭和６２年６月３０日発行、Ｐ６０−６２
６．刊行物６（甲第６号証）：ＬＳＩ設計製作技術、監修者森末道忠、発行所電気書院、昭和６２年９月３０日発行、Ｐ３３７−３３８
７．刊行物７（甲第７号証）：新版エレクトロニクス用語事典、電子工業教育研究会編、オーム社、昭和５７年５月１０日第２版第１刷発行、Ｐ４５６
８．刊行物８（平成１２年３月２日付け拒絶理由通知の引用例１）：特開平８−１３９２４１号公報
９．刊行物９（同じく引用例２）：実願平３−９７７７号（実開平４−１０７８３２号）のマイクロフィルム
　
　刊行物１〜７には、特許異議申立人日本電気株式会社が提出した特許異議申立書の「ｄ．証拠の説明」記載の発明が記載されている。さらに、刊行物１には、接続クリップ４０、６０、８０、１００が、リードフレーム１２０の一部であるリード３０、５０、７０、９０と分離している点も記載されている。
　また、刊行物８は、特に段落【００６７】の効果等、刊行物９は、段落【０００８】の銅系板状素材等を参照されたい。
　そして、本件請求項１〜３、５〜１３、２５〜２８に係る発明は、刊行物１〜９に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　なお、特許異議申立人日本電気株式会社が提出した特許異議申立書の「ｅ．本件特許発明と証拠の対比」記載の理由も参照されたい。」
　
　３　特許法第１７条の２第３項（新規事項）について
　「前記リードフレームからセパレートされたディスクリート銅板」は、上記訂正により削除されたので、新規事項は解消された。
　
　４　特許法第３６条第６項について
　（１）「ディスクリート銅板」については、ドレイン接続に電気的に接続された底部リードフレームとソース接続に電気的に接続された銅板が、電気的にも構造的にも結合されていないことは、請求項１又は２５に記載された各部材の構成から明らかであり、更に銅板が結合したビーム部分が第２の端子と別体であることが、上記訂正により明確になった。
　
　（２）本件明細書に添付された図７には、ＭＯＳＦＥＴの一部しか記載がないが、図７の下側にあるべきＭＯＳＦＥＴのソース，ドレイン，ゲート構造は、刊行物４にも示されるように周知の構造であり、この点をも考慮すれば、ＭＯＳＦＥＴの構造は明らかであり、更に訂正によりソース，ドレイン，ゲートそれぞれの領域と接続を区別したので、ＭＯＳＦＥＴ内のそれぞれの位置関係は明確になった。
　
　（３）「銅板がゲートバスのほぼ全体を覆う」点は、図４〜６をみても格別不明確とはいえない。
　
　（４）「銀充填エポキシ」は、銀含有エポキシという意味であることは、当業者に明らかであり、不明確とはいえない。
　
　（５）「銅板の側縁部」は、図３〜６，８，９にも図示されているように、銅板の端であることは明らかであり、不明確とはいえない。
　
　（６）他の点についても、上記訂正により明確となり、不明確な点は、解消された。
　
　５　特許法第２９条第２項について
　（１）刊行物に記載された発明
　　　ア　刊行物１に記載された発明
　刊行物１には、パワー・ダイオードやトランジスタの電子デバイスにおいて、ダイ１６の底部がリードフレームからなるダイ支持手段１２に接続され、ダイ上部が銅の接続クリップ６０を介してリードフレームからなるリード５０に接続されており、接続クリップ６０とリード５０がそれぞれ位置合せ手段６２，５２を有し別体で構成されていることが記載されている。
　
　　　イ　刊行物２に記載された発明
　刊行物２には、パワーＦＥＴにおいて、表面にソース領域，ゲート領域、底面にドレイン領域を有しており、底面のドレイン領域は容器に接続され、ソース領域は金属化済銅板等を介してピンに接続され、ゲート領域はワイヤーボンディングにより別のピンに接続されていることが記載されている。
　
　　　ウ　刊行物３に記載された発明
　刊行物３には、電力用半導体装置が電界効果トランジスタであり、表面にソース接点，ゲート接点、底面にドレイン接点を有しており、それぞれの接点に接続される接点部分と端子が一体にリードフレームで構成されていることが記載されている。
　
　　　エ　刊行物４に記載された発明
　刊行物４には、パワーＭＯＳＦＥＴの窒化シリコン膜を含むソース，ドレイン，ゲート構造が記載されている。
　
　　　オ　刊行物５に記載された発明
　刊行物５には、メッシュゲートＭＯＳＦＥＴにおいて、導電材料として銀の微粉末を、バインダとしてエポキシ系樹脂を混合し、加熱硬化させた導電性接着剤を用いることが記載されている。
　
　　　カ　刊行物６に記載された発明
　刊行物６には、パッシベーションについて記載されている。
　
　　　キ　刊行物７に記載された発明
　刊行物７には、プラスチックにエポキシが含まれることが記載されている。
　
　　　ク　刊行物８に記載された発明
　刊行物８は、「リードフレームおよびそれを用いた半導体集積回路装置」に関するものであり、以下の点が記載されている。
「【００６７】（４）．前記第１または第２リード部が、金属線を用いずに半導体素子の電極と接触あるいは接続することにより、大電流を流すことが可能になり、小形でかつ容量の大きな半導体集積回路装置を実現することが可能になる。さらに、発熱時の放熱効果を向上することができる。」
　
　　　ケ　刊行物９に記載された発明
　刊行物９は、「半導体装置」に関するものであり、以下の点が記載されている。
「【０００８】
  アイランド（１２）と外部接続リード（１４）（１６）とは、肉厚０．１〜０．３mmの銅系板状素材から打ち抜き加工したリードフレームにより形成され、その表面にはＡｇ、Ｎｉ等の金属メッキが処される。アイランド（１２）上への半導体チップ（１１）の固着は、Ａｕ−Ｓｉ共晶等で行われている。」
　
　（２）　本件発明と刊行物に記載された発明との対比・判断
　　　ア　本件発明１について
　本件発明１と刊行物１〜９に記載された発明とを対比すると、刊行物１〜９には、本件発明１の構成要素であるリードフレームを用いたものにおいて、銅板に結合したビーム部分を有するストラップ部材と第２の端子が別体であり、「ビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられた」点が記載されていない。
　刊行物１は、位置合せのために接続手段（ビーム部分を有するストラップ部材）とリード（第２の端子）を別体にしており、接続手段を下方向に曲げると位置合せし難くなるので、下方向に曲げることには阻害要因があり、刊行物１に記載された発明において、接続手段を下方向に曲げることが容易とはいえない。さらに、刊行物２は、リードフレームを用いていないし、刊行物３，８，９は、素子の上部に接続する部分に結合したビーム部分を有するストラップ部材と第２の端子が一体構造である。
　したがって、本願発明１は、刊行物１〜９に記載された発明に基づいて当業者が容易に発明をすることができたものとすることはできない。
　
　　　イ　本件発明２〜２４について
　本件発明２〜２４は、本件発明１を直接又は間接に引用して、更に限定したものであるから、本件発明１と同様の理由により、刊行物１〜９に記載された発明に基づいて当業者が容易に発明をすることができたものとすることはできない。
　
　　　ウ　本件発明２５について
　本件発明２５と刊行物１〜９に記載された発明とを対比すると、刊行物１〜９
には、本件発明１の構成要素であるリードフレームを用いたものにおいて、銅板に結合したビーム部分を有するストラップ部材と第２の端子が別体であり、「ビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられた」点が記載されていない。
　刊行物１は、位置合せのために接続手段（ビーム部分を有するストラップ部材）とリード（第２の端子）を別体にしており、接続手段を下方向に曲げると位置合せし難くなるので、下方向に曲げることには阻害要因があり、刊行物１に記載された発明において、接続手段を下方向に曲げることが容易とはいえない。さらに、刊行物２は、リードフレームを用いていないし、刊行物３，８，９は、素子の上部に接続する部分に結合したビーム部分を有するストラップ部材と第２の端子が一体構造である。
　したがって、本願発明２５は、刊行物１〜９に記載された発明に基づいて当業者が容易に発明をすることができたものとすることはできない。
　
　　　エ　本件発明２６，２７について
　本件発明２６，２７は、本件発明２５を引用して、更に限定したものであるから、本件発明２５と同様の理由により、刊行物１〜９に記載された発明に基づいて当業者が容易に発明をすることができたものとすることはできない。
　
　６　特許異議申立についての判断のむすび
　以上のとおりであるから、特許異議の申立ての理由及び取消理由によっては本件発明１〜２７についての特許を取り消すことはできない。
　また、他に本件発明１〜２７についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１６年７月２７日（２００４．７．２７）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
半導体パッケージ
（５７）【特許請求の範囲】
　【請求項１】　底部プレート部分および該底部プレート部分から延びる少なくとも１つの第１の端子を有する底部リードフレーム、
　前記第１の端子と同一平面上にあ
り、第１端を有する
　
ソース領域を含み、および
接続
底部
部分
接続
接続
および
　ソース接続を画定する前記第１の金属化領域の大部分
に結合され、少なくとも１つのビーム部分
および前記第１の金属化領域の大部分を覆う銅板を含み、前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ、および前記少なくとも１つのビーム部分は第２端を有し、および前記少なくとも１つの第２の端子の前記第１端に結合された当該第２端において終端して、前記少なくとも１つの第２の端子が前記ソース接続に電気的に結合されるようになしたストラップ部材を具備し、該ストラップ部材は前記少なくとも１つの第２の端子と別体であることを特徴とする
　【請求項２】　前記ゲート
接続
　【請求項３】　前記銅
板が
接続
　【請求項４】　前記銅板が上部表面および底部表面を含み、前記底部表面が前記ソース
接続
　【請求項５】　前記ＭＯＳＦＥＴダイが、前記ソース
領域
　【請求項６】　前記ＭＯＳＦＥＴダイが、前記ソース
領域
　【請求項７】　前記銅板と前記ソース
接続
　【請求項８】　前記窒化物層が、前記ゲートバスを前記硬化性導電材料から電気的に絶縁する、請求項７に記載のパワー半導体パッケージ。
　【請求項９】　前記硬化性導電材料が銀充填エポキシである、請求項８に記載のパワー半導体パッケージ。
　【請求項１０】　少なくとも１つの前記ビーム部分が前記銅板の側縁部から延び、その末端で少なくとも１つの前記第２の端子に結合された、請求項１に記載のパワー半導体パッケージ。
　【請求項１１】　前記ビーム部分と少なくとも１つの前記第２の端子との間に配置された硬化性導電材料の層をさらに含む、請求項１０に記載のパワー半導体パッケージ。
　
【請求項１２】
　
【請求項１３】
　
【請求項１４】
１３
　
【請求項１５】
１４
　
【請求項１６】
１５
　
【請求項１７】
１４
　
【請求項１８】
１７
　
【請求項１９】
１８
　
【請求項２０】
１９
　
【請求項２１】
２０
　
【請求項２２】
２１
　
【請求項２３】
２２
　
【請求項２４】
　
【請求項２５】
　前記第１の端子と同一平面上にあ
り、第１端を有する
　
ソース領域を含み、
接続
接続
れ、
領域
接続
底部
部分
　前記ゲートバスの少なくとも一部分を実質上覆う窒化物層と、
　前記窒化物層および前記ソース
接続
　前記ソース
接続を画定する前記第１の金属化領域
、少なくとも１つのビーム部分に結合され、および前記第１の金属化領域の大部分および前記ゲートバスのほぼ全体を覆う銅板であって、前記硬化性導電材料の層により該銅板をソース接続に電気的に結合し、および前記銅板を前記窒化物層によって前記ゲートバスから電気的に絶縁した銅板を含み、前記少なくとも１つのビーム部分は、前記銅板の側縁部から延在し、および前記少なくとも１つの第２の端子の前記第１端に向けて下方向に曲げられ、および前記少なくとも１つのビーム部分は第２端を有し、および前記少なくとも１つの第２の端子の前記第１端に結合された当該第２端において終端して、前記少なくとも１つの第２の端子が前記ソース接続に電気的に結合されるようになしたストラップ部材であって、該ストラップ部材は前記少なくとも１つの第２の端子と別体であるストラップ部材と、
　前
バス
と
を具備したことを特徴とする
　
【請求項２６】
２５
　
【請求項２７】
２５
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、上側プレート部材と下側プレート部材の間に半導体ダイが配置された半導体パッケージに関し、さらに詳細には、ＭＯＳＦＥＴ半導体ダイのソースが上側プレート部材を介してリードフレームに電気的に結合され、ＭＯＳＦＥＴのゲートがワイヤボンディングを介してリードフレームに電気的に結合された、ＳＯ８半導体パッケージに関する。
　【０００２】
　【従来の技術】
　図１を参照すると、従来技術による半導体パッケージ１０が示してある。この半導体パッケージ１０は、底部プレート部分１３および端子１２ａ、１２ｂを含む。半導体ダイ１６は、底部プレート１３の上に配置され、通常はエポキシ材料
１４
　【０００３】
　図２は、従来技術の別の半導体パッケージ１００を示す図である。金属化領域１８と端子１２ｂとを電気的に接続するために、１本または複数本のワイヤ２４を位置２３でスティッチボンディングし、それにより半導体ダイ１６から端子１２ｂに電流が流れる追加経路を提供する。これにより、半導体ダイ１６から端子１２ｂまでの電流経路の抵抗がわずかに低下する。
　【０００４】
　【発明が解決しようとする課題】
　最適な半導体デバイスの性能を確保するために、パワー半導体パッケージを通る電流経路の抵抗およびインダクタンスを大幅に低下させることが望ましい。残念ながら、従来技術の半導体パッケージではこの目的は完全には達成されないが、これは特に、金属化領域１８の１つのエリアとワイヤ２０の末端２１ａとの間の距離Ｄが金属化領域１８から端子１２ｂへの電流経路の抵抗を増大させるからである。この問題は、金属化領域１８の厚さが比較的薄い（通常はこの厚さは約４から８ミクロンである）ときに悪化する。比較的薄い金属化領域１８と、距離Ｄおよびワイヤボンディング２０の断面プロフィルとが相まって、それを通る電流経路の抵抗およびインダクタンスを比較的高くすることになる。
　【０００５】
　いくつかのパッケージ（例えばＳＯ８パッケージ）では、距離Ｄは約８０から１００ミルであり、その結果、金属化領域１８の抵抗は約０．７９から１．５８ミリオームとなる。ワイヤ２０、２４の直径は約２ミルであり、約１．０５ミリオームの抵抗を生じる（ワイヤ１４本使用時）。端子およびエポキシの抵抗を合計すると約０．３０７ミリオームとなるので、このようなパッケージは、約２．１４から２．９３ミリオームの全抵抗を示す。その結果生じるパッケージの熱抵抗ＲＪＡは、６２．５
℃
　【０００６】
　半導体パッケージ１０が例えばＭＯＳＦＥＴ半導体ダイ１６を含むときには、距離Ｄおよびワイヤ２０、２４の比較的小さな直径によって引き起こされる抵抗がＭＯＳＦＥＴの全抵抗に加算される。実際には、ダイ１６がＭＯＳＦＥＴダイであるときには、端子１２ａは通常はＭＯＳＦＥＴのドレインに結合され、端子１２ｂは１本または複数本のワイヤボンディング２０を介してＭＯＳＦＥＴのソースに結合される。ＭＯＳＦＥＴダイのオン抵抗が小さくなるほど、距離Ｄおよびワイヤボンディング２０、２４によって引き起こされる抵抗が、端子１２ａからもう一方の端子１２ｂまでの全抵抗に占める割合は大きくなる。もちろん、ＭＯＳＦＥＴなどの半導体デバイスの高周波性能は、デバイスを通る端子から端子までの抵抗およびインダクタンスの影響をかなり受ける。
　【０００７】
　いくつかの従来技術のパッケージは、金属化領域１８と端子１２ｂの間の電気的接続を得るために、大きな金属ストラップを組み込んでいる。残念ながら、この技法は、バイポーラ接合トランジスタやダイオード、サイリスタなど、比較的単純な表面構造を有する大規模な半導体パッケージでなければ可能でない。さらに、金属ストラップは、外形の小さなパッケージ（ＳＯ８や表面実装型デュアルインラインパッケージなど）では実用的ではない。
　【０００８】
　ＭＯＳＦＥＴなどのＭＯＳゲートデバイスで大きな金属ストラップを使用することは、このようなデバイスが比較的複雑な表面構造を有するので、これまでのところ達成されていない。特にＭＯＳゲートデバイスは、通常は、ゲート電位がダイ表面全体に分配されるように表面を横切る、半導体ダイの表面上に配置されたゲートランナ（ｇａｔｅ　ｒｕｎｎｅｒ）（またはバス）を含む。その結果として、ゲートランナがダイ表面へのアクセスを制限し、また金属ストラップに短絡する可能性もあるので、大きな金属ストラップをダイ表面の上に配置することには問題がある。したがって、ＭＯＳゲート半導体デバイスで金属ストラップを使用することはできない。
　【０００９】
　したがって、当技術分野では、とりわけＭＯＳゲートデバイスを通る電流経路の抵抗を低下させ、この電流経路のインダクタンスを低下させることによって従来技術の半導体パッケージの欠点を克服する、新しい半導体パッケージが必要とされている。
　【００１０】
　【課題を解決するための手段】
　従来技術の欠点を克服するために、本発明の１つの態様による半導体パッケージは、底部プレート部分およびこの底部プレート部分から延びる少なくとも１つの第１の端子を有する底部リードフレーム、この第１の端子と同一平面上にある少なくとも１つの第２の端子、第１の端子がドレインに電気的に接続されるようにリードフレームの底部プレートに結合された、ドレイン接続を画定する底部表面と、ソースを画定する第１の金属化領域、およびゲートを画定する第２の金属化領域がその上に配置された上部表面とを有する半導体パワーＭＯＳＦＥＴダイ、ソース接続を画定する第１の金属化領域の大部分に結合され、その大部分に及ぶ銅板、ならびに第２の端子がソースに電気的に結合されるようにこの銅板部分を少なくとも１つの第２の端子に結合するようにサイズを取られ成形された、少なくとも１つのビーム部分を含む。
　【００１１】
　本発明を図示するために、現在好ましいいくつかの形態を図面に示すが、本発明は図示の配列および手段に厳密に限定されるわけではないことを理解されたい。
　【００１２】
　【発明の実施の形態】
　次に同様のエレメントを同じ参照番号で示す図面を参照すると、本発明の一態様による半導体パッケージ１１０の側面図が図３に示してある。半導体パッケージ１１０は、底部表面が底部プレート１３に結合された半導体ダイ１６を含む。好ましくは、半導体ダイ１６はＭＯＳＦＥＴダイであり、端子１２ａはＭＯＳＦＥＴダイ１６のドレインに電気的に結合される。もちろん、半導体ダイ１６は、ダイオードや絶縁ゲートバイポーラトランジスタなど、その他の形態をとることもできる。
　【００１３】
　半導体ダイ１６は、半導体ダイ１６への接続を画定する金属化領域１８を有する上部表面を含む。例えば、半導体ダイ１６がＭＯＳＦＥＴであるときには、金属化領域１８はソース接続を画定することができる。
　【００１４】
　半導体パッケージ１１０は、金属化領域１８を端子１２ｂに電気的に結合するために利用されるストラップ部材２８も含む。各ストラップ部材２８は、十分に厚いプレート部分３０、および成形ビーム部分３４を含むことが好ましい。プレート部分３０は銅で形成されることが好ましく、金属化領域１８の大部分に及ぶ。ビーム部分３４は、プレート部分３０を端子１２ｂに結合するように成形され、サイズを取られている。
　【００１５】
　ビーム部分３４は、一端でプレート部分３０の側縁部に結合され、それぞれの端子１２ｂに結合された末端３６を含むことが好ましい。
　【００１６】
　プレート３０が金属化領域１８と堅く結合されるように、硬化性（ｃｕｒａｂｌｅ）導電材料４６（銀充填導電性エポキシなど）を、プレート部分３０の下側表面と金属化領域１８の間に配置することが好ましい。軟質はんだを使用することもできる。
　【００１７】
　半導体パッケージ１１０が成形性材料（プラスチックなど）から形成されたハウジング２２を含み、パッケージの構成がＳＯ８標準に準拠することが好ましい。
　【００１８】
　ストラップ部材２８が、端子１２ｂを金属化領域１８に結合する比較的大きな接触領域を提供し、それにより電流に対する抵抗を低下させ、インダクタンスを低下させる。これにより、高周波での性能の改善がもたらされる。さらに、この構造には、ストラップ部材２８を介して半導体ダイ１６から熱が逃げる熱経路がもたらされるという利点もある。
　【００１９】
　半導体パッケージ１１０の上面図である図４および図６で最もよく分かるように、ビーム部分３４は、プレート部分３０の１つの側縁部から延びて端子１２ｂで終端する１つの流れ部材（ｆｌｏｗｉｎｇ　ｍｅｍｂｅｒ）として一体化されて形成されることが好ましい。図５は、図４のパッケージの斜視図である。
　【００２０】
　金属化領域１９は、ＭＯＳＦＥＴダイ１６のゲートを画定する。金属化領域１９はワイヤボンディング２０を介して１つの端子１２ｃに電気的に結合される。このように、本発明では、ＭＯＳＦＥＴダイ１６の上部表面への混合接続、すなわちソースに接続するための低抵抗プレート部分３０、およびゲート１９に接続するためのワイヤボンディング２０を利用する。
　【００２１】
　図６で最もよく分かるように、ゲートランナ（またはバス）１９ａは、ゲート金属化領域１９をダイ１６の表面の
ゲート
　【００２２】
　図７は、図６の線７−７に沿って取った断面図である。ゲートランナ１９ａの一部分は、金属化領域１８の間に配置して示してある。はんだ濡れ性金属（ＴｉＮｉＡｇなど）を金属化領域１８の上に配置することが好ましい。ゲートランナ１９ａをプレート部分３０から絶縁するために、窒化物層２７をゲートランナ１９ａの上に配置する。硬化性導電材料４６（好ましくは銀充填エポキシ）をはんだ濡れ性金属２５の上に配置し、プレート部分３０を金属化領域１８に電気的かつ機械的に結合する。プレート部分３０は、ゲートランナ１９ａを妨害することなく電気的かつ熱的に金属化領域１８と結合される。
　【００２３】
　プレート部分３０は、望むなら、はんだ濡れ性金属２５にはんだ付けすることもできることに留意されたい。しかし、銀充填エポキシ４６を利用して、プレート部分３０を金属化領域１８に結合することが好ましい。導電性エポキシ４６を利用するときには、はんだ濡れ性金属２５を除去し、エポキシを直接金属化領域１８と接触させることができる。
　【００２４】
　次に、本発明の代替実施形態を示す図８を参照する。特に、ビーム部分３４の末端は、端子１２ｂの付近にボイド４２を形成するヒール３７と、トウ（ｔｏｅ）３８とを含む。ビーム部分３４の末端は、ボイド４２を通って端子１２ｂに向かって延びる下向きの突起４０を含むことが好ましい。硬化性導電材料４４をボイド４２中に導入し、ビーム部分３４の末端の端子１２ｂへの電気的および機械的な結合を容易にすることが好ましい。本発明で使用するのに適した硬化性導電媒質４４は、既知の導電性エポキシおよびその類似のもの（銀充填エポキシであることが好ましい）のいずれかから選択することができる。
　【００２５】
　次に、本発明の別の態様による半導体パッケージ１１６の切欠斜視図である図９を参照する。図９の半導体パッケージ１１６は、複数のビーム部分３４がクロスバー部分５０で終端する点を除けば、前述の実施形態のパッケージとほぼ同じである。クロスバー部分５０は少なくとも２つの端子１２ｂに結合される。
　【００２６】
　クロスバー部分５０は、端子１２ｂの付近に位置するボイドを画定する長手方向ヒール５２および長手方向トウ５４を含むことが好ましい。ボイド５６は、クロスバー部分５０のほぼ全長にわたって延びるチャネルの形をしている。クロスバー部分５０は、チャネルを通って端子１２ｂに向かって延びる下向きの突起５８（壁面の形状）を含むことが好ましい。硬化性導電材料（導電性エポキシなど）の層をチャネル内に配置し、クロスバー部分５０を端子１２ｂに結合することが好ましい。
　【００２７】
　次に、本発明の別の実施形態による半導体パッケージ１１８の切欠斜視図を示す図１０を参照する。半導体パッケージ１１８は、プレート部分３０、ビーム部分３４、および端子１２ｂが全て一体に結合され、好ましくは共通の材料シートから形成される点を除けば、本発明の前述の実施形態と同様である。したがって、端子１２ｂは、ハウジング２２の外側からハウジング内部に、半導体ダイ１６の上部をかなり覆って延び、半導体ダイ１６を上部プレート部分３０と底部プレート部分１３の間に挟む。
　【００２８】
　金属化領域１８をはんだ濡れ性金属（銅や金、銀など）から形成することができること、および複数の流動性導電バンプ（好ましくははんだバンプ、図示せず）を金属化領域１８の表面上に配置することができることに留意されたい。さらに、プレート部分３０は、電気的かつ／または機械的に流動性導電バンプおよび金属化領域１８と係合することができるように、流動性導電バンプと反対に配向された下側表面を含むことができる。
　【００２９】
　プレート部分３０の下側表面は、プレート部分３０から流動性導電バンプおよび金属化領域１８に向かって延びる、１つまたは複数の下向きの突起を含むこともできる。
　【００３０】
　プレート部分３０が約０．１０８×０．１０４ミルであるときには、パッケージに導入される抵抗はわずか約０．１１５ミリオームであることが分かっている。全体で約０．０８ミリオームとなる金属化領域１８を使用すると、本発明によるパッケージの全抵抗はわずか約０．５０６ミリオームとなる（従来技術のパッケージより５０％から７５％の改善）。さらに、本発明のパッケージの熱抵抗ＲＪＡは、最大でわずか約４６
℃
　【００３１】
　本発明の好ましい実施形態についての前述の説明は、例示および説明を目的として与えたものである。これは本発明を網羅する、または本発明を開示の形態に厳密に限定するものではない。上記の教示に照らして多くの修正および変形が可能である。本発明の範囲は、この詳細な説明ではなく、添付の特許請求の範囲によって限定されるものとする。
【図面の簡単な説明】
　【図１】
　従来技術による半導体パッケージの側面図である。
　【図２】
　従来技術による半導体パッケージの側面図である。
　【図３】
　本発明による半導体パッケージの側面図である。
　【図４】
　図３に示す半導体パッケージの代替実施形態の上面図である。
　【図５】
　図４の半導体パッケージの斜視図である。
　【図６】
　図４の半導体パッケージの代替実施形態の上面図である。
　【図７】
　線７−７に沿って取った図６
の半導体パッケージの断面図である。
　【図８】
　本発明の半導体パッケージの代替実施形態の切欠斜視図である。
　【図９】
　本発明による半導体パッケージの別の代替実施形態の切欠斜視図である。
　【図１０】
　本発明による半導体パッケージの別の代替実施形態の切欠斜視図である。
　【符号の説明】
　１２ａ　端子
　１２ｂ　端子
　１３　底部プレート
　１６　半導体ダイ
　１８　金属化領域
　２０　ワイヤボンディング
　２２　ハウジング
　３０　上部プレート部分
　３４　ビーム部分
　５０　クロスバー部分
　１１０　半導体パッケージ
【図面】