(57)【特許請求の範囲】
【請求項１】
オプトエレクトロニクス半導体チップ（２０）の製造方法（１０）であって、
基板（２１０）を準備するステップと、
少なくとも１つの第１の部分層（２４０）と少なくとも１つの第２の部分層（２５０）とを成長させるステップを含む、第１の層（２３０）を成長させるステップと、
Ｖ字状陥入部（２９０）を形成するためにエッチングプロセスを行うステップと、
前記第１の層（２３０）の上方に第２の層（２６０）を成長させるステップと、
該第２の層（２６０）の上方に量子膜構造（２７０）を成長させるステップと
を含み、
前記第２の層（２６０）及び前記量子膜構造（２７０）を前記Ｖ字状陥入部（２９０）の領域において成長させ、
前記第１の部分層（２４０）は、前記第２の部分層（２５０）とは異なるアルミニウムの割合、及び／又は、前記第２の部分層（２５０）とは異なるインジウムの割合（１２１）を有しており、
第１のインジウムの割合（１２１）を有する前記第１の部分層（２４０）と第２のインジウムの割合（１２２）を有する前記第２の部分層（２５０）とを成長させ、前記第１のインジウムの割合（１２１）は前記第２のインジウムの割合（１２２）と同等又はそれ以上であり、
前記エッチングプロセス中に、前記少なくとも１つの第１の部分層（２４０）に開口部（２９２）を形成し、前記開口部（２９２）は前記少なくとも１つの第１の部分層（２４０）を完全に分断する、
ことを特徴とする方法（１０）。
【請求項２】
複数の前記第１の部分層（２４０）と複数の前記第２の部分層（２５０）とをそれぞれ交互に成長させる、
請求項１記載の方法（１０）。
【請求項３】
前記エッチングプロセスをエピタキシ装置内で行う、
請求項１又は２記載の方法（１０）。
【請求項４】
前記エッチングプロセス中に成長を中断させて、前記エッチングプロセス中に前記エピタキシ装置に水素を供給する、
請求項３記載の方法（１０）。
【請求項５】
前記エッチングプロセスをエピタキシ装置の外部で行う、
請求項１又は２記載の方法（１０）。
【請求項６】
前記第１のインジウムの割合（１２１）は、０％から１２％までの値である、
請求項１から５までのいずれか１項記載の方法（１０）。
【請求項７】
前記第２のインジウムの割合（１２２）は、最大で６％の値である、
請求項１から６までのいずれか１項記載の方法（１０）。
【請求項８】
前記第１の層（２３０）は、１ｃｍ３当たり０個から１×１０１９個までの、中程度のドープ濃度で、ドープ物質を含む、
請求項１から７までのいずれか１項記載の方法（１０）。
【請求項９】
前記第２の層（２６０）は１ｎｍから１２０ｎｍまでの厚さ（２６１）を有する、
請求項１から８までのいずれか１項記載の方法（１０）。
【請求項１０】
第１の期間中、第２のインジウムの割合を有するｎ型ドープ層（２２０）を成長させ、
前記第１の期間に時間的に続く第２の期間中、前記第１の層（２３０）を成長させ、
前記第２の期間に時間的に続く第３の期間中、前記第１の層（２３０）にＶ字状陥入部（２９０）を形成するためのエッチングプロセスを行い、
前記第３の期間に時間的に続く第４の期間中、前記第２の層（２６０）をエピタキシャル成長させ、
前記第４の期間に時間的に続く第５の期間中、量子膜構造（２７０）を成長させる、
請求項１から９までのいずれか１項記載の方法。
【請求項１１】
前記量子膜構造（２７０）は、前記第１のインジウムの割合より高い第３のインジウムの割合を有する、請求項１０記載の方法。
【請求項１２】
オプトエレクトロニクス半導体チップ（２０）の製造方法（１０）であって、
基板（２１０）を準備するステップと、
少なくとも１つの第１の部分層（２４０）と少なくとも１つの第２の部分層（２５０）とを成長させるステップを含む、第１の層（２３０）を成長させるステップと、
Ｖ字状陥入部（２９０）を形成するためにエッチングプロセスを行うステップと、
前記第１の層（２３０）の上方に第２の層（２６０）を成長させるステップと、
該第２の層（２６０）の上方に量子膜構造（２７０）を成長させるステップと
を含み、
前記第１の部分層（２４０）は、前記第２の部分層（２５０）とは異なるアルミニウムの割合、及び／又は、前記第２の部分層（２５０）とは異なるインジウムの割合（１２１）を有しており、
第１のインジウムの割合（１２１）を有する前記第１の部分層（２４０）と第２のインジウムの割合（１２２）を有する前記第２の部分層（２５０）とを成長させ、前記第１のインジウムの割合（１２１）は前記第２のインジウムの割合（１２２）と同等又はそれ以上であり、
前記量子膜構造（２７０）は、前記第１のインジウムの割合より高い第３のインジウムの割合を有し、
前記エッチングプロセス中に、前記少なくとも１つの第１の部分層（２４０）に開口部（２９２）を形成し、該開口部（２９２）は前記少なくとも１つの第１の部分層（２４０）を完全に分断する、
ことを特徴とする方法（１０）。
【請求項１３】
オプトエレクトロニクス半導体チップ（２０）の製造方法（１０）であって、
基板（２１０）を準備するステップと、
第１の期間中、第２のインジウムの割合を有するｎ型ドープ層（２２０）を成長させるステップと、
前記第１の期間に時間的に続く第２の期間中、少なくとも１つの第１の部分層（２４０）と少なくとも１つの第２の部分層（２５０）とを成長させるステップを含む、第１の層（２３０）を成長させるステップと、
前記第２の期間に時間的に続く第３の期間中、Ｖ字状陥入部（２９０）を形成するためにエッチングプロセスを行うステップと、
前記第３の期間に時間的に続く第４の期間中、前記第１の層（２３０）の上方に第２の層（２６０）を成長させるステップと、
前記第４の期間に時間的に続く第５の期間中、前記第２の層（２６０）の上方に量子膜構造（２７０）を成長させるステップと
を含み、
前記第１の部分層（２４０）は、前記第２の部分層（２５０）とは異なるアルミニウムの割合、及び／又は、前記第２の部分層（２５０）とは異なるインジウムの割合（１２１）を有しており、
第１のインジウムの割合（１２１）を有する前記第１の部分層（２４０）と第２のインジウムの割合（１２２）を有する前記第２の部分層（２５０）とを成長させ、前記第１のインジウムの割合（１２１）は前記第２のインジウムの割合（１２２）と同等又はそれ以上であり、
前記エッチングプロセス中に、前記少なくとも１つの第１の部分層（２４０）に開口部（２９２）を形成し、該開口部（２９２）は前記少なくとも１つの第１の部分層（２４０）を完全に分断する、
ことを特徴とする方法（１０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１記載のオプトエレクトロニクス半導体チップの製造方法、及び、請求項９記載のオプトエレクトロニクス半導体チップに関する。
【背景技術】
【０００２】
窒化物半導体チップ、例えばオプトエレクトロニクス窒化物半導体チップがきわめて小さな静電放電ＥＳＤによって持続的な損傷を受けたり破壊されたりしうることが知られている。こうした半導体チップの製造時にサファイアを含む基板が使用される場合、窒化物半導体の積層体をエピタキシャル成長させると、転位密度の高い結晶が生じる。この転位は、ＥＳＤ負荷がかかったときにリーク電流を流れさせるリーク電流路として作用し、窒化物半導体チップの損傷もしくは破壊をまねくことがある。
【０００３】
静電放電による損傷を回避するには、保護措置が必要である。特許文献１（独国特許出願公開第１０２００９０６０７５０号明細書）から、オプトエレクトロニクス半導体チップの半導体積層体内に、静電放電による損傷を防止する機能を有するマイクロダイオードを組み込むことが公知である。マイクロダイオードは半導体積層体の活性層に設けられるＶ字状陥入部によって形成される。Ｖ字状陥入部は、半導体積層体のエピタキシャル成長中に適切な成長パラメータを選択することによって形成される。ただし、こうした措置を行うと、活性層のＶ字状陥入部の外側の領域の結晶品質が低下し、発光ダイオードの半導体チップのケースでは、光出力が低下してしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】独国特許出願公開第１０２００９０６０７５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、オプトエレクトロニクス半導体チップの製造方法を提供することである。本発明のさらなる課題は、オプトエレクトロニクス半導体チップを提供することである。
【課題を解決するための手段】
【０００６】
特に、本発明の方法では、Ｖ字状陥入部を形成するための成長条件を変更することなく、Ｖ字状陥入部を形成できる。特別に選択される成長条件は、Ｖ字状陥入部の維持にのみ用いられる。成長条件をＶ字状陥入部の形成に適合させる必要がないので、Ｖ字状陥入部を含むエピタキシャル層の成長を高い結晶品質で行える。これにより、結晶欠陥による輝度損失又は光出力の低下なしに、ＥＳＤに対して安定な半導体チップを製造できる。
【０００７】
オプトエレクトロニクス半導体チップの製造方法は、基板を準備するステップと、第１の層を成長させるステップと、Ｖ字状陥入部を形成するためにエッチングプロセスを実行するステップと、第２の層を成長させるステップと、量子膜構造を成長させるステップとを含む。第１の層及び第２の層は、窒化物半導体材料、例えばＩｎＧａＮの層を含む。有利には、本発明の方法により、量子膜構造内にＶ字状陥入部を設けたオプトエレクトロニクス半導体チップの製造が可能となる。当該Ｖ字状陥入部は、量子膜構造として並列接続されたＥＳＤ保護ダイオードとして作用する。有利には、エッチングプロセスを用いてＶ字状陥入部を設けることによって、オプトエレクトロニクス半導体チップの結晶におけるモルフォロジー障害が小さくなり、これによりオプトエレクトロニクス半導体チップの光出力の大幅な低下が回避される。また、エッチングプロセスにより、定められた寸法及び均一な寸法分布でＶ字状陥入部を形成することができるので有利である。
【０００８】
本発明の一実施形態では、第１の層を成長させるステップが、少なくとも１つの第１の部分層と少なくとも１つの第２の部分層とを成長させるステップを含む。この場合、第１の部分層は、第２の部分層とは異なるアルミニウムの割合、及び／又は、第２の部分層とは異なるインジウムの割合を有する。有利には、第１の層により、別の成長過程中に第２の層及び量子膜構造を通って延在するＶ字状陥入部が設けられる。第１の層を第１の部分層と第２の部分層とに分割することにより、インジウムの割合及び／又はアルミニウムの割合及び／又はドープ濃度及び／又は第１の層の別の特性を正確に監視できる。
【０００９】
各層の成長は、エピタキシ装置内で、例えば、リアクタ温度が設定され、かつ、前駆体ガスが添加されるＭＯＶＰＥによって行われる。ここでの前駆体ガスは、例えば、トリメチルガリウム、トリエチルガリウム、アンモニア及び／又は水素である。
【００１０】
この場合、第２の層の成長は、冷間成長によって行われる。第２の層の成長過程でのリアクタ温度は、少なくとも５０Ｋ、好ましくは少なくとも１００Ｋ、特に好ましくは少なくとも２００Ｋであり、第１の層での成長過程のリアクタ温度より低い。例えば、第２の層の成長過程でのリアクタ温度は少なくとも７００℃から最高９００℃である。第１の層の成長に対しては、リアクタ温度は少なくとも７００℃から最高１１００℃の領域、好ましくは少なくとも９００℃から最高１１００℃の領域に選定される。第１の層は高温成長によって成長させることができる。本発明の方法では、第１の層を、少なくとも９００℃のリアクタ温度で実行される平滑な高温成長によって成長させることができる。高温成長では、特に、成長層の良好な結晶品質を達成できる。第２の層に対する特別な成長条件は、Ｖ字状陥入部の維持にのみ用いられ、形成時には必要ない。Ｖ字状陥入部の形成は上述したエッチングプロセスによって行われる。
【００１１】
本発明の方法の一実施形態によれば、第１のインジウムの割合を有する第１の部分層と、第２のインジウムの割合を有する第２の部分層とが成長される。この場合、第１のインジウムの割合は、第２のインジウムの割合と少なくとも同等である。第１の層を第１の部分層と第２の部分層とに分割することにより、第１の層のインジウムの割合を正確に監視できる。
【００１２】
本発明の方法の一実施形態によれば、複数の第１の部分層と複数の第２の部分層とがそれぞれ交互に成長される。有利には、第１の層の各部分層の個数を増大することにより、平均して均一性の高まった第１の層を形成することができる。
【００１３】
本発明の方法の一実施形態によれば、エッチングプロセス中に少なくとも１つの第１の部分層に開口部が形成される。有利には、第１の部分層の開口部には第２の層の材料が配置され、これにより、第１の層に形成されるＶ字状陥入部が第２の層及び量子膜構造内に延在する。好ましくは、開口部は少なくとも１つの第１の部分層を完全に分断する。
【００１４】
本発明の方法の一実施形態によれば、エッチングプロセスはエピタキシ装置内で行われる。有利には、エッチングプロセスを実行するために、オプトエレクトロニクス半導体チップの積層体をエピタキシ装置から取り出す必要がないので、本発明の方法は迅速かつ低コストに実行可能である。また、エピタキシ装置からの取り出しに付随する、オプトエレクトロニクス半導体チップの積層体の汚染もしくは損傷の危険も有利に回避される。
【００１５】
エピタキシ装置内でのエッチングは、例えば、リアクタ装置におけるエッチバックによって行われる。このため、装置でのガリウムの供給、すなわち、トリメチルガリウム及び／又はトリエチルガリウムの供給を大幅に低減できるか又は完全に抑圧できる。また、水素の供給が増大され、及び／又は、アンモニアの供給が低減される。これにより、各層が形成される速度すなわち層成長速度が大きく低下するので、成長過程では、例えば水素との反応によって各層が分解される速度すなわち層分解速度のほうが優勢となり、ひいては負の成長速度が発生する。例えば、通常の成長過程では、層が形成される速度は１分間当たり２ｎｍから１００ｎｍであり、層が分解される速度は最大でも１分間当たり１ｎｍであるから、正味で正の成長速度が発生する。エッチバックでは成長速度のほうが分解速度よりも小さいので、正味で負の成長速度が生じ、エッチングプロセスが達成される。
【００１６】
本発明の方法の一実施形態によれば、エッチングプロセス中は成長が中断される。この場合、エピタキシ装置にはエッチングプロセス中に水素が供給される。有利には、予め成長された第１の層にＶ字状陥入部を形成するには、水素が適する。水素の供給により、上述したエッチバックが起こる。
【００１７】
本発明の方法の別の実施形態によれば、エッチングプロセスはエピタキシ装置の外部で行われる。有利には、エッチングプロセスは、例えば専用のエッチング装置において行われ、これによりエッチング条件の特に正確なコントロール手段が得られる。エッチングプロセスは、例えばリン酸を用いるウェットケミカルエッチングプロセスであってもよいし、例えばプラズマによるドライケミカルエッチングプロセスであってもよい。
【００１８】
オプトエレクトロニクス半導体チップは、第１の層と、この第１の層の上方に設けられた第２の層と、この第２の層の上方に設けられた量子膜構造とを含む。ここで、第１の層は、少なくとも１つの第１の部分層と少なくとも１つの第２の部分層とを含む。第１の部分層は、第２の部分層とは異なるアルミニウムの割合及び／又は第２の部分層とは異なるインジウムの割合を有する。また、オプトエレクトロニクス半導体チップは、少なくとも第１の層及び第２の層及び量子膜構造の一部を通って延在する少なくとも１つのＶ字状陥入部を有する。さらに、少なくとも１つの第１の部分層はＶ字状陥入部の領域で分断される。少なくとも１つの第１の部分層は、Ｖ字状陥入部の領域において、特には完全に分断されてよい。
【００１９】
有利には、オプトエレクトロニクス半導体チップのＶ字状陥入部は、量子膜構造に対して並列に接続される保護ダイオードとして機能し、静電放電によるオプトエレクトロニクス半導体チップの損傷を防止する。この場合、オプトエレクトロニクス半導体チップの各層が高い結晶品質を有するので、光出力の大きなオプトエレクトロニクス半導体チップを形成することができる。
【００２０】
オプトエレクトロニクス半導体チップの一実施形態によれば、第１の部分層は第１のインジウムの割合を有し、第２の部分層は第２のインジウムの割合を有する。ここで、第１のインジウムの割合は第２のインジウムの割合と少なくとも同等である。第１の層を第１の部分層と第２の部分層とに分割することにより、有利には、第１の層のインジウムの割合を正確に制御することができる。
【００２１】
オプトエレクトロニクス半導体チップの一実施形態によれば、第１のインジウムの割合は、０％から１２％まで、好ましくは１％から３％までである。特には第１のインジウムの割合は約２％である。実験によって、こうした値の第１のインジウムの割合を有するオプトエレクトロニクス半導体チップが特に良好な結晶品質を有することが判明している。
【００２２】
オプトエレクトロニクス半導体チップの一実施形態によれば、第２のインジウムの割合は最大６％、好ましくは０％である。実験によって、こうした値の第２のインジウムの割合を有するオプトエレクトロニクス半導体チップが特に良好な結晶品質を有することが判明している。
【００２３】
オプトエレクトロニクス半導体チップの一実施形態によれば、複数の第１の部分層と複数の第２の部分層とが交互に連続する。実験によって、第１の層の部分層の個数が増大すると特に良好な結晶品質が得られることが判明している。
【００２４】
オプトエレクトロニクス半導体チップの一実施形態によれば、第１の層は、２個から１００個までの第１の部分層、好ましくは約２０個の第１の部分層を含む。実験によって、こうした個数の第１の層の部分層を有する第１の層によって特に良好な結晶品質を有するオプトエレクトロニクス半導体チップが得られることが判明している。
【００２５】
オプトエレクトロニクス半導体チップの一実施形態によれば、第１の層は、１ｃｍ３当たり０個から１×１０１９個まで、好ましくは１ｃｍ３当たり２×１０１８個から６×１０１８個までの中程度のドープ濃度で、ドープ物質を含む。実験によって、こうした値が特に有利であると判明している。
【００２６】
オプトエレクトロニクス半導体チップの一実施形態によれば、第２の部分層はドープ物質を含むが、第１の部分層はドープ物質を殆どもしくは全く含まない。有利には、第１の層は全体として変調されたドーププロフィルを有する。なお、第２の部分層がドープ物質を殆どもしくは全く含まず、第１の部分層がより高いドープ物質を含むという逆のドーププロフィルも可能である。
【００２７】
オプトエレクトロニクス半導体チップの一実施形態によれば、少なくとも２つの第１の部分層が種々のドープ濃度でドープ物質を含む。有利には、第１の層のドープ濃度は、当該オプトエレクトロニクス半導体チップの成長方向において変化する。
【００２８】
オプトエレクトロニクス半導体チップの一実施形態によれば、連続する複数の第１の部分層は、第２の層へ向かう方向で低下するドープ濃度を有する。実験によって、こうしたドーププロフィルが有利であることが判明している。
【００２９】
オプトエレクトロニクス半導体チップの一実施形態によれば、第２の層は１ｎｍから１２０ｎｍまでの厚さ、好ましくは１０ｎｍから３０ｎｍまでの厚さ、特に好ましくは１５ｎｍから２５ｎｍの厚さを有する。例えば、第２の層の厚さは約２０ｎｍである。実験によって、こうした厚さが、エッチングプロセス中、第１の層に形成されたＶ字状陥入部を閉鎖することなく、第１の層に生じる欠陥を補償するのに適すると判明している。
【００３０】
オプトエレクトロニクス半導体チップの一実施形態によれば、全ての第１の部分層が０．５ｎｍから１０ｎｍまでの厚さを有し、全ての第２の部分層が０．５ｎｍから３０ｎｍまでの厚さを有する。例えば、全ての第１の部分層が約２ｎｍの厚さを有し、全ての第２の部分層が約４ｎｍの厚さを有する。実験によって、こうした層厚さが有利であると判明している。
【００３１】
上述した本発明の特性、特徴及び利点並びにその達成の手法は、以下に図を参照しながら詳細に説明する実施形態をともに考察することによって明瞭に理解されるはずである。
【図面の簡単な説明】
【００３２】
【図１】オプトエレクトロニクス半導体チップの製造方法の時間に依存する成長チャートである。
【図２】オプトエレクトロニクス半導体チップの層構造体の概略図である。
【発明を実施するための形態】
【００３３】
図１には、オプトエレクトロニクス半導体チップ２０を製造する方法１０を説明するための成長チャート１００の概略図が示されている。図２には、図１に示されている製造方法１０によって製造可能なオプトエレクトロニクス半導体チップ２０の層構造体２００の概略図が示されている。
【００３４】
オプトエレクトロニクス半導体チップ２０は、例えば発光ダイオードチップ（ＬＥＤチップ）である。オプトエレクトロニクス半導体チップ２０の層構造体２００は、窒化物半導体材料の層を含む。窒化物半導体材料は例えばＩｎＧａＮである。
【００３５】
層構造体２００は、エピタキシャル成長とエッチングプロセスとによって製造される。製造方法１０の時間的経過は、図１の成長チャート１００に示されている。成長チャート１００の水平軸には進行する時間１１０が示されており、垂直軸にはエピタキシ装置内で各時点１１０において成長する層構造体２００の層に現れるインジウム濃度１２０が示されている。
【００３６】
製造方法１０は、基板２１０を用意することによって開始される。基板２１０は例えばサファイアを含む。製造方法１０の方法ステップを実行する前に、基板２１０の表面に既に１つもしくは複数の層が形成されていてもよい。
【００３７】
第１の期間１１１中、ｎ型ドープ層２２０が成長される。ｎ型ドープ層２２０は、第２のインジウム濃度１２２を有する。第２のインジウム濃度１２２は、好ましくは最大６％であり、例えば値０である。この場合、ｎ型ドープ層２２０は、例えば、インジウム成分を有さないＧａＮを含んでもよい。ｎ型ドープ層２２０はｎ型ドープ物質によって形成される。
【００３８】
第１の期間１１１に続く第２の期間１１２中、第１の層２３０が成長される。好ましくは、第１の層２３０は、それぞれ交互に連続する複数の第１の部分層２４０と複数の第２の部分層２５０とから形成される。この場合、第２の期間１１２は、まず、第１の部分層２４０を成長させるための第１の部分期間１１３を含む。ついで、第２の部分期間１１４において、第２の部分層２５０が成長される。その後、第１の部分期間１１３が続き、ここでは別の第１の部分層２４０が成長される。さらに続いて、新たな第２の部分期間１１４において、別の第２の部分層２５０が成長される。これらの過程は第２の期間１１２の全体にわたって反復され、複数の第１の部分層２４０と複数の第２の部分層２５０とが交互に並んだ第１の層２３０が完全に成長されるまで続行される。
【００３９】
第１の層２３０は例えば１個から１００個までの第１の部分層２４０と対応する数の第２の部分層２５０とを含む。好ましくは、第１の層２３０は２０個の第１の部分層２４０と２０個の第２の部分層２５０とを含む。第２の期間１１２は、交互に並んだ複数の第１の期間１１３とこれに対応する数の第２の期間１１４とを含む。
【００４０】
第１の部分層２４０は、好ましくは、第１のインジウム濃度１２１によって成長される。第２の部分層２５０は、第２のインジウム濃度１２２によって成長される。ここで、第１のインジウム濃度１２１は、好ましくは、少なくとも第２のインジウム濃度１２２と同等である。第１のインジウム濃度１２１は好ましくは０％から１２％である。特に好ましくは、第１の部分層２４０の第１のインジウム濃度１２１は１％から３％までの範囲にある。例えば、第１の部分層２４０の第１のインジウム濃度１２１は、約２％である。第２の部分層２５０の第２のインジウム濃度１２２は、好ましくは最大６％、特にはほぼ０％である。
【００４１】
また、第１の部分層２４０は、インジウム濃度１２１，１２２の違いによってではなく、アルミニウム濃度の違いによって第２の部分層２５０と異なっていてもよい。ここでのアルミニウム濃度は、第１の部分層２４０及び第２の部分層２５０においてそれぞれ０％から３０％までの範囲にある。特には、第１の部分層２４０及び第２の部分層２５０のアルミニウム濃度は０％である。なお、第１の部分層２４０及び第２の部分層２５０が、それぞれ異なるインジウム濃度１２１，１２２及びそれぞれ異なるアルミニウム濃度を有してもよい。
【００４２】
第１の層２３０は、好ましくは、１ｃｍ３当たり０個から１×１０１９個までの中程度のドープ濃度のドープ物質を含む。特に好ましくは、第１の層２３０は、１ｃｍ３当たり２×１０１８個から６×１０１８個までの中程度でのドープ濃度のドープ物質を含む。例えば、当該中程度のドープ濃度は、１ｃｍ３当たり約４×１０１８個である。
【００４３】
第１の層２３０は、この場合、成長方向の厚さ全体にわたって均等にドープすることができる。ただし、第１の層２３０のドープ濃度は第１の層２３０の成長方向で変化していてもよい。また、第１の層２３０の成長方向で、ドープされた層部分と非ドープの層部分とが数ナノメートルの範囲の厚さで交互に存在していてもよい。
【００４４】
好ましい実施形態では、第１の層２３０のドープは変調される。この場合、第１の層２３０の第１の部分層２４０はドープされないか又は低いドープ濃度でドープされる。第１の層２３０の第２の部分層２５０は、ケイ素ドープされる。ここで、第１の層２３０の連続する第２の部分層２５０どうしは互いに異なるドープ濃度を有することができる。特には、第１の層２３０の各第２の部分層２５０のドープ濃度は、ｎ型ドープ層２２０からの距離が増大するにしたがって、つまり、第２の期間１１２が進行するにつれて、低下する。なお、これと反対のドーププロフィル、すなわち、第２の部分層２５０がドープされないか又は低いドープ濃度でドープされ、第１の部分層２４０が高いドープ濃度を有する構成も可能である。
【００４５】
第１の層２３０の第１の部分層２４０は成長方向にそれぞれ第１の部分層厚さ２４１を有する。第１の層２３０の第２の部分層２５０は成長方向にそれぞれ第２の部分層厚さ２５１を有する。第１の部分層厚さ２４１は０．５ｎｍから１０ｎｍまでの範囲にあり、第２の部分層厚さ２５１は０．５ｎｍから２０ｎｍまでの範囲にある。例えば、第１の部分層厚さ２４１は約２ｎｍであり、第２の部分層厚さ２５１は約４ｎｍである。第１の層２３０は、成長方向で、全体として、第１の部分層厚さ２４１と第２の部分層厚さ２５１との和に第１の部分層２４０及び第２の部分層２５０の反復個数を乗じた値である第１の層厚さ２３１を有する。
【００４６】
第２の期間１１２に時間的に後続する第３の期間１１５では、層構造体２００の第１の層２３０にＶ字状陥入部を形成するためのエッチングプロセスが行われる。Ｖ字状陥入部（Ｖピット）は、成長方向に開いた逆ピラミッド形状で例えば六角形の底面を有するように窒化物半導体材料に形成された陥入部である。図２の断面図によれば、Ｖ字状陥入部２９０は成長方向に開いたＶ字形を有する。
【００４７】
エピタキシャル成長中に、特別の成長パラメータ、殊に特別の成長温度を選定することにより、Ｖ字状陥入部を形成することが公知である。ただし、こうした特別の成長パラメータにより、エピタキシャル成長中に成長される結晶の結晶品質が低下することがある。したがって、層構造体２００を製造するための製造方法１０では、第１の層２３０の成長後にエッチングプロセスによるＶ字状陥入部２９０の形成が行われる。このことは、Ｖ字状陥入部２９０間に残った第１の層２３０の領域を高い結晶品質で形成できるという利点を有する。特に、第１の層２３０の表面をモルフォロジーの点で平滑化できる。
【００４８】
ｎ型ドープ層２２０を第１の期間１１１で成長させている間に、既に、ｎ型ドープ層２２０に成長方向で延在する糸状転位（スレッディングディスロケーション）２９１が生じてしまうことがある。こうした糸状転位２９１は、第２の期間１１２で第１の層２３０をエピタキシャル成長させる際にも、第１の層２３０を通して続いて生じる。このため、第３の期間１１５にエッチングプロセスによって形成されるＶ字状陥入部２９０は、特にはこうした糸状転位２９１の箇所に形成される。
【００４９】
第３の期間１１５でのエッチングプロセスにより、Ｖ字状陥入部２９０が形成される領域では、第１の部分層２４０及び第２の部分層２５０を含む第１の層２３０の一部が除去される。これにより、第１の層２３０の少なくとも１つのもしくは複数の第１の部分層２４０が完全に貫通されて、第１の部分層２４０に開口部２９２が形成される。第１の層２３０の第２の部分層２５０にも対応する開口部が形成される。
【００５０】
第３の期間１１５でのエッチングプロセスは、第１の層２３０が成長されたエピタキシ装置において行われる。このために、エピタキシ装置には例えば水素が供給される。この場合、エピタキシ装置におけるエピタキシャル成長は中断される。これに代えて、第３の期間１１５でのエッチングプロセスはエピタキシ装置の外でも行うことができる。
【００５１】
エッチングプロセスにより第３の期間１１５で形成されるＶ字状陥入部２９０は、定められた大きさと均一な寸法分布とを有する。
【００５２】
第３の期間１１５に続く第４の期間１１６では、第２の層２６０がエピタキシャル成長される。第２の層２６０は、処理された第１の層２３０と続いて成長される量子膜構造との間隔を置くために用いられる。
【００５３】
第２の層２６０は、好ましくは、第２のインジウム濃度１２２で成長されるので、第２の層２６０は０％から６％までの低いインジウムの割合しか有さない。特に好ましくはインジウムの割合は０％である。
【００５４】
第２の層２６０は、成長方向での第２の層厚さ２６１で形成される。第２の層厚さ２６１は好ましくは１ｎｍから１２０ｎｍまでの範囲にある。特に好ましくは、第２の層厚さ２６１は１０ｎｍから３０ｎｍまでの範囲にある。特に第２の層厚さ２６１は１５ｎｍから１５ｎｍまでの値である。例えば、第２の層２６０の第２の層厚さ２６１は２０ｎｍの値である。
【００５５】
第２の層２６０はＶ字状陥入部２９０の領域においても成長される。これにより、Ｖ字状陥入部２９０は第１の層２３０から第２の層２６０を通って続く。
【００５６】
第４の期間１１６に続く第５の期間１１７では、量子膜構造２７０が成長される。量子膜構造２７０はオプトエレクトロニクス半導体チップ２０の層構造体２００の活性層を形成する。
【００５７】
量子膜構造２７０は、成長方向で交互に連続する複数の量子膜２７１と複数のバリア２７２とを含む。量子膜構造２７０は、１個から２０個までの量子膜２７１、好ましくは３個から１０個までの量子膜２７１、特に好ましくは６個の量子膜２７１と、対応する個数のバリア２７２とを有する。
【００５８】
量子膜構造２７０の量子膜２７１は、好ましくは、第１のインジウム濃度１２１よりも高い第３のインジウム濃度１２３で成長される。バリア２７２は、好ましくは、第２のインジウム濃度１２２で成長される。したがって、バリア２７２は、好ましくは、最大でも６％の低いインジウム割合を有するか、又は、そもそも全くインジウム割合を有さない。
【００５９】
量子膜構造２７０の部分層２７１，２７２は、量子膜構造２７０の成長中、Ｖ字状陥入部２９０の領域においても成長され、これによりＶ字状陥入部２９０は量子膜構造２７０を通って続く。量子膜構造２７０におけるＶ字状陥入部２９０は、公知のように、オプトエレクトロニクス半導体チップ２０を静電放電による損傷から保護するために用いられるマイクロダイオードを形成する。
【００６０】
図１の成長チャート１００には示されていない製造方法１０のさらなるステップでは、続いて、ｐ型ドープ層２８０がオプトエレクトロニクス半導体チップ２０の層構造体２００の量子膜構造２７０上に成長される。
【００６１】
本発明を好ましい実施形態に即して詳細に説明したが、本発明は上述した実施形態のみに限定されない。むしろ、当業者は、本発明の権利範囲から離れることなく、種々の変形形態を導出することができる。
【００６２】
本願は独国特許出願第１０２０１３１０３６０２．３号明細書の優先権を主張するものであり、その開示内容は引用によって本願に含まれるものとする。
【図１】
0006509284.tif 000002
【図２】
0006509284.tif 000003