(57)【特許請求の範囲】
【請求項１】
最大電圧レベルの異なる複数のインターフェイスでスレーブ装置と接続されうるホスト装置であって、
前記スレーブ装置に電源を供給する電源供給部と、
前記スレーブ装置に第１の信号線を介して信号を送信する送信部と、
前記スレーブ装置から第２の信号線を介して信号を受信する受信部と、を備え、
以下の順で事象を発生させる
１）前記電源供給部より、電源を供給し、
２）前記送信部より、前記第１の信号線を介して第１電圧レベルの信号、続いて第２電圧レベルの信号を非反復的に送信し、
３）前記受信部にて、前記第２の信号線を介して前記第１電圧レベルの信号を受信したとき、前記第１の信号線において前記第２電圧レベルの信号の送信を停止する、
ホスト装置。
【請求項２】
少なくとも前記第１の信号線を、前記第１電圧レベルを持つ信号線と抵抗を介して接続し、
前記第１の信号線において前記第２電圧レベルの信号の送信を停止したとき、前記第１の信号線が前記第１電圧レベルになる、請求項１に記載のホスト装置。
【請求項３】
少なくとも前記第２の信号線を、前記第２電圧レベルを持つ信号線と抵抗を介して接続し、
前記受信部にて、前記第２の信号線を介して前記第１電圧レベルの信号を受信したとき、前記第２の信号線を、前記第１電圧レベルを持つ信号線と抵抗を介して接続する、請求項１に記載のホスト装置。
【請求項４】
前記第１の信号線を介して前記第２電圧レベルの信号の送信を停止した後、
前記受信部にて、前記第２の信号線を介して前記第１電圧レベルの信号を受信したとき、前記スレーブ装置にコマンド信号を送信する、請求項１に記載のホスト装置。
【請求項５】
前記受信部にて、前記第２の信号線を介して前記第１電圧レベルの信号を受信しなかったとき、前記スレーブ装置にコマンド信号を送信しない、請求項１に記載のホスト装置。
【請求項６】
前記ホスト装置において、前記電源供給部より電源を供給する前もしくは直後より、前記第２の信号線以外の信号線に対して、前記第２電圧レベルの信号を送信する、請求項１に記載のホスト装置。
【請求項７】
前記インターフェイスの前記最大電圧レベルは、３．３Ｖ及び１．８Ｖであって、前記最大電圧レベルが１．８Ｖである前記インターフェイスのみで通信が可能な、請求項１に記載のホスト装置。
【請求項８】
前記第１電圧レベルは１．８Ｖであり、前記第２電圧レベルは０Ｖである、請求項１乃至７に記載のホスト装置。
【請求項９】
最大電圧レベルの異なる複数のインターフェイスでホスト装置と接続されうるスレーブ装置であって、
前記ホスト装置から電源を供給される電源被供給部と、
前記ホスト装置から第１の信号線を介して信号を受信する受信部と、
前記ホスト装置に第２の信号線を介して信号を送信する送信部と、を備え、
以下のステップが前記スレーブ装置によって実行される
１）前記電源被供給部にて、前記電源を供給され、
２）前記受信部にて、前記第１の信号線を介して第１電圧レベルの信号、続いて第２電圧レベルの信号を非反復的に受信したとき、
３）前記送信部より、前記第２の信号線を介して前記第１電圧レベルの信号を送信する、
スレーブ装置。
【請求項１０】
前記電源被供給部から供給される前記電源の電圧レベルを変化させるレギュレータをさらに備え、
前記レギュレータの起動の完了後に、前記第２の信号線を介して前記第１電圧レベルの信号を送信する、請求項９に記載のスレーブ装置。
【請求項１１】
前記第１の信号線を介して前記第１電圧レベルを検知したときと、その後前記第２電圧レベルを検知したときに、前記第１の信号線以外の信号線が前記第２電圧レベルであることを検知した場合に限り、前記第２の信号線を介して前記第１電圧レベルの信号を送信する、請求項９に記載のスレーブ装置。
【請求項１２】
前記第２の信号線を介して前記第１電圧レベルの信号を送信した後、前記受信部にて前記第１の信号線を介して前記第１電圧レベルの信号を受信したとき、前記第２の信号線において前記第１電圧レベルの信号の送信を停止する、請求項９に記載のスレーブ装置。
【請求項１３】
前記受信部にて、前記第１の信号線を介して前記第１電圧レベルの信号、続いて第２電圧レベルの信号を非反復的に受信しなかったとき、
前記第２の信号線を介して前記第１電圧レベルの信号を送信しない、請求項９に記載のスレーブ装置。
【請求項１４】
前記電源被供給部にて電源を供給される前は、少なくとも前記第１の信号線を解放状態にする、請求項９に記載のスレーブ装置。
【請求項１５】
前記第１電圧レベルは１．８Ｖであり、前記第２電圧レベルは０Ｖである、請求項９乃至１３に記載のスレーブ装置。
【請求項１６】
最大電圧レベルの異なる複数のインターフェイスにより接続される、ホスト装置及びスレーブ装置からなるリムーバブルシステムであって、
前記ホスト装置から前記スレーブ装置に対して、電源を供給し、第１の信号線を介して第１電圧レベルの信号、続いて第２電圧レベルの信号を非反復的に送信し、前記スレーブ装置は前記第１の信号線を介して前記第１電圧レベルの信号、続いて前記第２電圧レベルの信号を非反復的に受信したとき、前記ホスト装置に対して第２の信号線を介して前記第１電圧レベルの信号を送信し、
前記ホスト装置は、前記第２の信号線を介して前記第１電圧レベルの信号を受信したとき、前記第１の信号線において前記第２電圧レベルの信号の送信を停止し、その後前記スレーブ装置に対してコマンド信号を送信し、
前記スレーブ装置は、前記第１の信号線が前記第２電圧レベルの信号でないことを検知したとき、前記第２の信号線を介して前記第１電圧レベルの信号の送信を停止する、リムーバブルシステム。
【請求項１７】
前記第１の信号線を介して前記第１電圧レベル、続いて前記第２電圧レベルを検知したときに、前記第１の信号線以外の信号線が前記第２電圧レベルであることを検知した場合に限り、前記第２の信号線を介して前記第１電圧レベルの信号を送信する、請求項１６に記載のリムーバブルシステム。
【請求項１８】
前記ホスト装置が電源供給部より前記スレーブ装置へ電源を供給する前は、前記第２の信号線以外の信号線は、前記第２電圧レベルの信号を送信する、請求項１６に記載のリムーバブルシステム。
【請求項１９】
前記第１電圧レベルは１．８Ｖであり、前記第２電圧レベルは０Ｖである、請求項１６に記載のリムーバブルシステム。
【請求項２０】
最大電圧レベルの異なる複数のインターフェイスにより接続される、ホスト装置及びレギュレータを有するスレーブ装置からなるリムーバブルシステムであって、
前記ホスト装置から前記スレーブ装置に対して、電源を供給し、第１の信号線を介して第１電圧レベルの信号、続いて第２電圧レベルの信号を非反復的に送信し、前記スレーブ装置は、前記第１の信号線を介して前記第１電圧レベルの信号、続いて前記第２電圧レベルの信号を非反復的に受信し、前記スレーブ装置は、前記レギュレータの起動が完了した後、第２の信号線を介して前記第１電圧レベルの信号を送信し、
前記ホスト装置は、前記第２の信号線を介して前記第１電圧レベルの信号を受信したとき、前記第１の信号線において前記第２電圧レベルの信号の送信を停止し、その後前記スレーブ装置に対してコマンド信号を送信し、
前記スレーブ装置は、前記第１の信号線が前記第２電圧レベルの信号でないことを検知したとき、前記第２の信号線を介して前記第１電圧レベルの信号の送信を停止する、リムーバブルシステム。
【請求項２１】
最大電圧レベルの異なる複数のインターフェイスでスレーブ装置と接続されうるホスト装置であって、
前記スレーブ装置に電源を供給する電源供給部と、
前記スレーブ装置に第１の信号線を介して信号を送信する送信部と、
前記スレーブ装置から第２の信号線を介して信号を受信する受信部と、
前記スレーブ装置に第３の信号線を介して信号を送信する第２送信部と、
を備え、
以下の順で事象を発生させる
１）前記電源供給部より、電源を供給し、
２）前記送信部より、前記第１の信号線を介して第１電圧レベルの信号、続いて第２電圧レベルの信号を非反復的に送信し、
３）前記第２送信部より、前記第３の信号線を介して第２電圧レベルの信号を送信し、
４）前記受信部にて、前記第２の信号線を介して前記第１電圧レベルの信号を受信したとき、前記第３の信号線において前記第２電圧レベルの信号の送信を停止し、前記第１の信号線を介して前記第１電圧レベルの信号、前記第２電圧レベルの信号を反復的に送信する、
ホスト装置。
【請求項２２】
少なくとも前記第３の信号線を、前記第１電圧レベルを持つ信号線と抵抗を介して接続し、
前記第３の信号線において前記第２電圧レベルの信号の送信を停止したとき、前記第３の信号線が前記第１電圧レベルになる、請求項２１に記載のホスト装置。
【請求項２３】
少なくとも前記第２の信号線を、前記第２電圧レベルを持つ信号線と抵抗を介して接続し、
前記受信部にて、前記第２の信号線を介して前記第１電圧レベルの信号を受信したとき、前記第２の信号線を、前記第１電圧レベルを持つ信号線と抵抗を介して接続する、請求項２１に記載のホスト装置。
【請求項２４】
前記第３の信号線を介して前記第２電圧レベルの信号の送信を停止した後、
前記受信部にて、前記第２の信号線を介して前記第１電圧レベルの信号を受信したとき、前記スレーブ装置にコマンド信号を送信する、請求項２１に記載のホスト装置。
【請求項２５】
前記受信部にて、前記第２の信号線を介して前記第１電圧レベルの信号を受信しなかったとき、前記スレーブ装置にコマンド信号を送信しない、請求項２１に記載のホスト装置。
【請求項２６】
前記ホスト装置において、前記電源供給部より電源を供給する前もしくは直後より、前記第２の信号線以外の信号線に対して、前記第２電圧レベルの信号を送信する、請求項２１に記載のホスト装置。
【請求項２７】
前記インターフェイスの前記最大電圧レベルは、３．３Ｖ及び１．８Ｖであって、前記最大電圧レベルが１．８Ｖである前記インターフェイスのみで通信が可能な、請求項２１に記載のホスト装置。
【請求項２８】
前記第１電圧レベルは１．８Ｖであり、前記第２電圧レベルは０Ｖである、請求項２１に記載のホスト装置。
【請求項２９】
最大電圧レベルの異なる複数のインターフェイスでホスト装置と接続されうるスレーブ装置であって、
前記ホスト装置から電源を供給される電源被供給部と、
前記ホスト装置から第１の信号線を介して信号を受信する受信部と、
前記ホスト装置に第２の信号線を介して信号を送信する送信部と、
を備え、
以下の順で事象を発生させる
１）前記電源被供給部にて、前記電源を供給され、
２）前記受信部にて、前記第１の信号線を介して第１電圧レベルの信号、続いて第２電圧レベルの信号を非反復的に受信したとき、
３）前記送信部より、前記第２の信号線を介して前記第１電圧レベルの信号を送信する、
さらに、前記ホスト装置から第３の信号線を介して信号を受信する第２受信部を備え、
前記第２の信号線を介して前記第１電圧レベルの信号を送信した後、前記第２受信部にて前記第３の信号線を介して前記第１電圧レベルの信号を受信したとき、前記第２の信号線において前記第１電圧レベルの信号の送信を停止する、
スレーブ装置。
【請求項３０】
前記電源被供給部から供給される前記電源の電圧レベルを変化させるレギュレータをさらに備え、
前記レギュレータの起動の完了後に、前記第２の信号線を介して前記第１電圧レベルの信号を送信する、請求項２９に記載のスレーブ装置。
【請求項３１】
前記第１の信号線を介して前記第１電圧レベルを検知したときと、その後前記第２電圧レベルを検知したときに、前記第１の信号線以外の信号線が前記第２電圧レベルであることを検知した場合に限り、前記第２の信号線を介して前記第１電圧レベルの信号を送信する、請求項２９に記載のスレーブ装置。
【請求項３２】
前記受信部にて、前記第１の信号線を介して前記第１電圧レベルの信号、続いて第２電圧レベルの信号を非反復的に受信しなかったとき、
前記第２の信号線を介して前記第１電圧レベルの信号を送信しない、請求項２９に記載のスレーブ装置。
【請求項３３】
前記電源被供給部にて電源を供給される前は、少なくとも前記第１の信号線を解放状態にする、請求項２９に記載のスレーブ装置。
【請求項３４】
前記第１電圧レベルは１．８Ｖであり、前記第２電圧レベルは０Ｖである、請求項２９に記載のスレーブ装置。
【請求項３５】
最大電圧レベルの異なる複数のインターフェイスにより接続される、ホスト装置及びスレーブ装置からなるリムーバブルシステムであって、
前記ホスト装置から前記スレーブ装置に対して、電源を供給し、第１の信号線を介して第１電圧レベルの信号、続いて第２電圧レベルの信号を非反復的に送信し、前記スレーブ装置は前記第１の信号線を介して前記第１電圧レベルの信号、続いて前記第２電圧レベルの信号を非反復的に受信したとき、前記ホスト装置に対して第２の信号線を介して前記第１電圧レベルの信号を送信し、
前記ホスト装置は、第３の信号線を介して前記第２電圧レベルの信号を送信し、
前記第２の信号線を介して前記第１電圧レベルの信号を受信したとき、前記第３の信号線において前記第２電圧レベルの信号の送信を停止し、その後前記スレーブ装置に対してコマンド信号を送信し、
前記スレーブ装置は、前記第３の信号線が前記第２電圧レベルの信号でないことを検知したとき、前記第２の信号線を介して前記第１電圧レベルの信号の送信を停止する、リムーバブルシステム。
【請求項３６】
前記スレーブ装置が、前記第１の信号線を介して前記第１電圧レベル、続いて前記第２電圧レベルを非反復的に検知し、前記第１の信号線以外の信号線が前記第２電圧レベルであることを検知した場合に限り、前記第２の信号線を介して前記第１電圧レベルの信号を送信する、請求項３５に記載のリムーバブルシステム。
【請求項３７】
前記ホスト装置が電源供給部より前記スレーブ装置へ電源を供給する前は、前記第２の信号線以外の信号線は、前記第２電圧レベルの信号を送信する、請求項３５に記載のリムーバブルシステム。
【請求項３８】
前記第１電圧レベルは１．８Ｖであり、前記第２電圧レベルは０Ｖである、請求項３５に記載のリムーバブルシステム。
【請求項３９】
最大電圧レベルの異なる複数のインターフェイスにより接続される、ホスト装置及びレギュレータを有するスレーブ装置からなるリムーバブルシステムであって、
前記ホスト装置から前記スレーブ装置に対して、電源を供給し、第１の信号線を介して第１電圧レベルの信号、続いて第２電圧レベルの信号を非反復的に送信し、前記スレーブ装置は、前記第１の信号線を介して前記第１電圧レベルの信号、続いて前記第２電圧レベルの信号を非反復的に受信し、前記スレーブ装置は、前記レギュレータの起動が完了した後、第２の信号線を介して前記第１電圧レベルの信号を送信し、
前記ホスト装置は、第３の信号線を介して前記第２電圧レベルの信号を送信し、
前記第２の信号線を介して前記第１電圧レベルの信号を受信したとき、前記第３の信号線において前記第２電圧レベルの信号の送信を停止し、その後前記スレーブ装置に対してコマンド信号を送信し、
前記スレーブ装置は、前記第３の信号線が前記第２電圧レベルの信号でないことを検知したとき、前記第２の信号線を介して前記第１電圧レベルの信号の送信を停止する、リムーバブルシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、相互に接続が可能なホスト装置及びスレーブ装置、さらにホスト装置及びスレーブ装置から構成されるリムーバブルシステムに関する。
【背景技術】
【０００２】
近年、フラッシュメモリ等の大容量の不揮発性記憶素子を備え、高速でのデータ処理が可能な、例えばカード形状のＳＤカード、メモリースティックといったスレーブ装置が市場に普及している。このようなスレーブ装置は、スレーブ装置を使用可能なホスト装置である、パーソナルコンピュータ、スマートフォン、デジタルカメラ、オーディオプレーヤ及びカーナビゲーションシステム等において、利用されている。
【０００３】
例えば、特許文献１は、ホスト装置及びスレーブ装置を使用した通信システムにおいて、複数のインターフェイス電圧から動作電圧を選択する技術を開示している。
【０００４】
また、特許文献２は、電源がＯＮであるかＯＦＦであるかの状態、及び特定の信号線がハイレベルであるかローレベルであるかの状態に応じて、電子装置（スレーブ装置）で使用するインターフェイス回路を決定する技術を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００９／１０７４００号
【特許文献２】特開２００３−３３７６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ホスト装置及びスレーブ装置を使用した通信システムにおいて、インターフェイス処理速度を向上させるためには、最大インターフェイス電圧を低減させることが有効である。更に昨今、半導体プロセスの微細化に伴って、特にホスト装置においてより低い最大インターフェイス電圧に限った半導体装置を導入したいという要望が高まっている。一方、市場で普及している既存のインターフェイスを継続して活用できるようインターフェイスの互換性を保つことも要望されている。すなわち、スレーブ装置、及びスレーブ装置をホスト装置と接続させるためにホスト装着に実装するスロットの形状、端子の位置、大きさ等を、従来のものと同様のままとしておくことが要望されている。
【０００７】
これらを同時に満たそうとした場合、既存のインターフェイスによるホスト装置に対して、既存よりも相対的に低い最大インターフェイス電圧に対応した新規インターフェイスによるスレーブ装置が誤って装着される可能性がある。同様に、既存よりも相対的に低い最大インターフェイス電圧に対応した新規インターフェイスによるホスト装置に対して、既存のインターフェイスによるスレーブ装置が誤って装着される可能性がある。そして、新規のインターフェイス側の装置が、既存のインターフェイス側の装置による相対的に高い最大インターフェイス電圧により破壊されてしまう可能性がある。
【０００８】
本開示は、上記課題に鑑みてなされたものであり、インターフェイスの互換性を保つと同時に、シングルエンド方式の最大インターフェイス電圧を低減させたとしても、安全に使用することができるホスト装置、スレーブ装置、及びリムーバブルシステムを提供する。
【課題を解決するための手段】
【０００９】
本開示は、最大電圧レベルの異なる複数のインターフェイスでスレーブ装置と接続されうるホスト装置であって、スレーブ装置に対して電源を供給し、第１の信号線を介して第１電圧レベルである１．８Ｖの信号、第２電圧レベルである０Ｖの信号を順に送信する。その後、第２の信号線を介して第１電圧レベルである１．８Ｖの信号を受信したとき、スレーブ装置との通信を開始することを特徴とする。
【００１０】
また、本開示は、最大電圧レベルの異なる複数のインターフェイスでホスト装置と接続されうるスレーブ装置であって、ホスト装置より電源を供給され、かつ第１の信号線を介して第１電圧レベルである１．８Ｖの信号、第２電圧レベルである０Ｖの信号を順に受信したとき、第２の信号線を介して第１電圧レベルである１．８Ｖの信号を送信し、その後、第１の信号線を介して第１電圧レベルである１．８Ｖの信号を受信したとき、第２の信号線を介した第１電圧レベルである１．８Ｖの信号の送信を停止することを特徴とする。
【００１１】
また、本開示は、上記ホスト装置及びスレーブ装置から構成されるリムーバブルシステムを含む。
【発明の効果】
【００１２】
本開示により、最大信号電圧を低減させたシングルエンド方式インターフェイスを導入した場合にも、インターフェイスの互換性を保つと同時に、安全に使用することができるホスト装置、スレーブ装置及びリムーバブルシステムを提供できる。
【図面の簡単な説明】
【００１３】
【図１】従来のレガシーホスト装置及び、レガシースレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図２】レガシーホスト装置及び、レガシースレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図３】非ＵＨＳ−Ｉモード及びＵＨＳ−Ｉモードの初期化ルーチンについて説明した図
【図４】従来のＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図５】ＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩスレーブ装置からなるリムーバブルシステムの初期化ルーチンにおいて、ＵＨＳ−ＩＩ初期化が成功する場合について説明した図
【図６】ＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩスレーブ装置からなるリムーバブルシステムの初期化ルーチンにおいて、ＵＨＳ−ＩＩ初期化が失敗する場合について説明した図
【図７】従来のレガシーホスト装置の出力信号を１．８ＶとしたＬＶ−Ｉホスト装置及び、レガシースレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図８】本発明の実施の形態１にかかる、ＬＶ−Ｉホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図９】本発明の実施の形態１にかかる、ＬＶ−Ｉホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図１０】本発明の実施の形態１において、スレーブ装置Ｉ／Ｆ部に３．３Ｖの電源が供給されているときに、１．８Ｖのハイレベルの信号を検知するための回路実装例について説明した図
【図１１】本発明の実施の形態２にかかる、ＬＶ−Ｉホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図１２】本発明の実施の形態３にかかる、ＬＶ−Ｉホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図１３】本発明の実施の形態３にかかる、ＬＶ−Ｉホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図１４】本発明の実施の形態４にかかる、ＬＶ−Ｉホスト装置及び、レガシースレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図１５】本発明の実施の形態４にかかる、ＬＶ−Ｉホスト装置及び、レガシースレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図１６】本発明の実施の形態５にかかる、ＬＶ−Ｉホスト装置及び、ＵＨＳ−ＩＩスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図１７】本発明の実施の形態５にかかる、ＬＶ−Ｉホスト装置及び、ＵＨＳ−ＩＩスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図１８】本発明の実施の形態６にかかる、レガシーホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図１９】本発明の実施の形態６にかかる、レガシーホスト装置及び、レガシーインターフェイスをサポートしているＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図２０】本発明の実施の形態６にかかる、レガシーホスト装置及び、レガシーインターフェイスをサポートしていないＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図２１】本発明の実施の形態７にかかる、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図２２】本発明の実施の形態７にかかる、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置及び、ＵＨＳ−ＩＩインターフェイスをサポートしていないＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図２３】レガシーＩ／ＦおよびＵＨＳ−ＩＩ  Ｉ／Ｆにおける各信号線の初期状態を示した図
【図２４】レガシースレーブ装置が電源起動時にＤＡＴ０ラインをハイレベルにドライブする可能性がある場合の、ＬＶ−Ｉホスト装置の構成の一例について示したブロック図
【発明を実施するための形態】
【００１４】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１５】
なお、本開示は、当業者が理解するための添付図面及び以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【００１６】
［１．本開示にかかるリムーバブルシステムが解決しようとする課題について］
最初に、本開示にかかるリムーバブルシステムが解決しようとする課題について、図１から図６を用いて説明する。なお、以後インターフェイスのことを適宜Ｉ／Ｆと略記する。
【００１７】
［１−１．レガシーホスト装置及び、レガシースレーブ装置の構成］
図１は、従来のシングルエンドＩ／Ｆ（以後レガシーＩ／Ｆと記す）に対応したレガシーホスト装置１００に抜き差し可能なレガシースレーブ装置１２０が接続されたリムーバブルシステムの構成について説明したブロック図である。図１に示すように、レガシーホスト装置１００は、少なくとも電源供給部１０１、レガシーＩ／Ｆ半導体チップ１０２を備えている。そして、レガシーＩ／Ｆ半導体チップ１０２は、少なくともレギュレータ１０３、２つの電源入力のうち一方を選択する電気的スイッチであるＳＷ１０４、ホスト装置Ｉ／Ｆ部１０５、Ｉ／Ｆ制御部１０６を備えている。なお、レギュレータ１０３は、レガシーＩ／Ｆ半導体チップ１０２の外部に配置することも可能である。
【００１８】
レガシーホスト装置１００と、レガシースレーブ装置１２０とは、機械的に接続される。また、レガシーホスト装置１００は、３．３Ｖ電源ラインであるＶＤＤ１ライン１１０を介して、レガシースレーブ装置１２０と電気的に接続される。
【００１９】
レガシースレーブ装置１２０は、少なくともレガシーＩ／Ｆ半導体チップ１２１、バックエンドモジュール１２６を備えている。なお、バックエンドモジュール１２６は、フラッシュメモリのような記録媒体や無線通信モジュールのようなデバイスを指す。そして、レガシーＩ／Ｆ半導体チップ１２１は、少なくともレギュレータ１２２、ＳＷ１２３、スレーブ装置Ｉ／Ｆ部１２４、Ｉ／Ｆ制御部１２５を備えている。なお、レギュレータ１２２は、レガシーＩ／Ｆ半導体チップ１２１の外部に配置することも可能である。
【００２０】
ホスト装置Ｉ／Ｆ部１０５と、スレーブ装置Ｉ／Ｆ部１２４とは、ＣＬＫライン１１１、ＣＭＤライン１１２、ＤＡＴライン１１３を介して、信号通信を行う。なお、ＤＡＴライン１１３は、ＤＡＴ０ライン１１３ａ、ＤＡＴ１ライン１１３ｂ、ＤＡＴ２ライン１１３ｃ、ＤＡＴ３ライン１１３ｄの４本の信号線からなる。
【００２１】
図２は、レガシーホスト装置１００及びレガシースレーブ装置１２０における、電源起動後のルーチンについて説明した図である。また、図３は、２種類のレガシースレーブ装置１２０（詳細は後述）におけるコマンドとレスポンスの詳細を説明した図である。
【００２２】
［１−２．レガシーホスト装置及び、レガシースレーブ装置の詳細動作］
以下、図１から図３を用いて、レガシーホスト装置１００にレガシースレーブ装置１２０が接続されたときの動作について説明する。
【００２３】
電源起動時、レガシーホスト装置１００の電源供給部１０１から３．３Ｖ電源が、レガシーＩ／Ｆ半導体チップ１０２、レギュレータ１０３、ＳＷ１０４にＶＤＤ１ライン１１０を介してレガシースレーブ装置１２０に供給される。
【００２４】
レガシーＩ／Ｆ半導体チップ１０２は、電源供給部１０１から供給された３．３Ｖ電源を、レガシーＩ／Ｆ半導体チップ１０２内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。
【００２５】
レギュレータ１０３は、供給された電源の電圧をＩ／Ｆ制御部１０６の指示により適宜変換して出力する装置である。図１から図３における形態では、レギュレータ１０３により電源供給部１０１から供給される３．３Ｖ電源が１．８Ｖ電源に変換される。
【００２６】
ＳＷ１０４は、電源供給部１０１から供給される３．３Ｖ電源と、レギュレータ１０３から供給される１．８Ｖ電源のいずれか一方を選択して、ホスト装置Ｉ／Ｆ部１０５に供給する。図１から図３における形態では、電源起動直後は、３．３Ｖ電源をホスト装置Ｉ／Ｆ部１０５に供給する。これにより、ホスト装置Ｉ／Ｆ部１０５から出力されるＣＬＫライン１１１、ＣＭＤライン１１２、及びＤＡＴライン１１３の信号電圧は３．３Ｖとなる。
【００２７】
一方、ＶＤＤ１ライン１１０を介してレガシースレーブ装置１２０に供給された３．３Ｖ電源は、レガシーＩ／Ｆ半導体チップ１２１、レギュレータ１２２、ＳＷ１２３、及びバックエンドモジュール１２６に供給される。
【００２８】
レガシーＩ／Ｆ半導体チップ１２１は、供給された３．３Ｖ電源を、レガシーＩ／Ｆ半導体チップ１２１内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。また、レギュレータ１２２によりＶＤＤ１ライン１１０を介して供給された３．３Ｖ電源は１．８Ｖ電源に変換される。また、電源起動直後、ＳＷ１２３は３．３Ｖ電源をスレーブ装置Ｉ／Ｆ部１２４に供給する。
【００２９】
スレーブ装置Ｉ／Ｆ部１２４に供給された３．３Ｖ電源により、スレーブ装置Ｉ／Ｆ部１２４から出力されるＣＭＤライン１１２、及びＤＡＴライン１１３の信号電圧は３．３Ｖとなる。
【００３０】
レガシーホスト装置１００のホスト装置Ｉ／Ｆ部１０５は、ＣＬＫライン１１１、ＣＭＤライン１１２、及び４本のＤＡＴライン１１３によりレガシースレーブ装置１２０のスレーブ装置Ｉ／Ｆ部１２４と接続されている。ＣＬＫライン１１１上において、シングルエンド方式のクロック信号は、レガシーホスト装置１００からレガシースレーブ装置１２０へ伝送される。ＣＭＤライン１１２は、レガシーホスト装置１００がレガシースレーブ装置１２０を制御するためのコマンド、及び各コマンドに対応するレスポンスが３．３Ｖ信号のシングルエンド方式により伝送される。例えば、コマンドは、レガシーホスト装置１００がレガシースレーブ装置１２０に送信し、レスポンスは、レガシースレーブ装置１２０がレガシーホスト装置１００に送信する。そのため、ＣＭＤライン１１２は双方向通信である。
【００３１】
一方、ＤＡＴライン１１３は、主として静止画やテキストなどのデータコンテンツを高速に伝送する信号線であり、４本の信号線より成り立っている。信号線の構成は、ＣＭＤライン１１２と同様である。
【００３２】
レガシーホスト装置１００は、レガシースレーブ装置１２０が装着されていない状態で各信号線がフローティング状態になることを回避するため、ＣＭＤライン１１２、及びすべてのＤＡＴライン１１３を、図示していないプルアップ抵抗で、所定の電圧（通常３．３Ｖ）にプルアップする。さらに、起動直後、レガシーホスト装置１００は、レガシースレーブ装置１２０において、図示していないプルアップ抵抗により、ＤＡＴ３ライン１１３ｄとＶＤＤ１ライン１１０とを接続する。これは、起動直後、レガシーホスト装置１００がレガシースレーブ装置１２０に接続されているかの検知に利用できるものである。
【００３３】
また、電源起動時、レガシーホスト装置１００は、通常ＣＭＤライン１１２、及びＤＡＴライン１１３の各端子をローレベル、ハイレベルいずれにもドライブせず、入力状態、すなわちハイインピーダンス（Ｈｉ−Ｚ；解放）状態とする。従って、これらの信号線は、レガシーホスト装置１００がドライブしない限り、ＶＤＤ１の印加に伴って前述のプルアップ抵抗によりハイレベルに遷移する（２００）。
【００３４】
なお、本明細書において、信号がローレベルであるとは、信号の電圧が０Ｖ及びその近傍にある状態であることをいい、通常０を意味する。一方信号がハイレベルであるとは、信号の電圧がローレベルより高く、かつローレベルの信号と容易に識別が可能な状態であることをいい、通常１を意味する。なお、ハイレベルは、３．３Ｖの高電圧信号（以下３．３Ｖ信号と称する）の場合と、１．８Ｖの低電圧信号（以下１．８Ｖ信号と称する）の場合とでは、絶対的な電圧の値は異なる。
【００３５】
電源起動後、ホスト装置Ｉ／Ｆ部１０５は、ＳＷ１０４を介して電源供給部１０１から供給される３．３Ｖ（高電圧）電源により、３．３Ｖ信号のシングルエンド方式のクロックを生成する。そして、電源供給部１０１からの電源出力が３．３Ｖに安定してから１ｍｓ以上経過した後、クロックをスレーブ装置Ｉ／Ｆ部１２４に供給する（２０１）。
【００３６】
その後、レガシーホスト装置１００は、接続されたレガシースレーブ装置１２０の特性確認及び初期化を行う初期化ルーチンに入る。ホスト装置Ｉ／Ｆ部１０５は、最初にリセットコマンド２０２を発行する。なお、リセットコマンドに対応するレスポンスは、存在しない。
【００３７】
続いて、レガシーホスト装置１００は、接続されたスレーブ装置のＩ／Ｆ条件（例えば対応電源電圧など）をチェックするためのコマンドであるＩ／Ｆ条件チェックコマンド２０３ａをＩ／Ｆ制御部１０６で生成し、ＣＭＤライン１１２を介してスレーブ装置Ｉ／Ｆ部１２４に送信する。
【００３８】
Ｉ／Ｆ条件チェックコマンド２０３ａは、スレーブ装置Ｉ／Ｆ部１２４を介して、Ｉ／Ｆ制御部１２５に送信される。Ｉ／Ｆ制御部１２５は、コマンドの内容を解釈し、対応するレスポンス２０３ｂを生成し、ＣＭＤライン１１２を介してレガシーホスト装置１００に返送する。
【００３９】
続いて、レガシーホスト装置１００は、初期化コマンド２０４ａをレガシースレーブ装置１２０にＣＭＤライン１１２を介して送信する。Ｉ／Ｆ条件チェックコマンド２０３ａの場合と同様、レガシースレーブ装置１２０は、コマンドの内容を解釈し、対応するレスポンス２０４ｂを生成し、ＣＭＤライン１１２を介してレガシーホスト装置１００に返送する。
【００４０】
その後、詳述はしないが所定の初期化プロセスを経て、レガシーホスト装置１００は、Ｗｒｉｔｅコマンド２０５ａを発行する。このとき、レガシーホスト装置１００は、レガシースレーブ装置１２０から送信されるレスポンス２０５ｂを受信後、レガシースレーブ装置１２０のバックエンドモジュール１２６に書き込むデータ２０５ｃを、ＤＡＴライン１１３を介して送信する。
【００４１】
さて、レガシーＩ／Ｆには、非ＵＨＳ−Ｉ及びＵＨＳ−Ｉの２種類のＩ／Ｆが存在する。非ＵＨＳ−Ｉは、ＣＬＫライン１１１、ＣＭＤライン１１２、ＤＡＴライン１１３の信号電圧が終始３．３Ｖ信号のＩ／Ｆである。一方、ＵＨＳ−Ｉは、電源起動直後は３．３Ｖ信号を用い、途中で１．８Ｖ信号に切り換える。
【００４２】
非ＵＨＳ−Ｉのみをサポートしたレガシースレーブ装置は、非ＵＨＳ−Ｉスレーブ装置、ＵＨＳ−Ｉ及び非ＵＨＳ−Ｉをサポートしたレガシースレーブ装置は、ＵＨＳ−Ｉスレーブ装置と呼ばれる。レガシーホスト装置１００は、接続されたスレーブ装置が、非ＵＨＳ−Ｉスレーブ装置と、ＵＨＳ−Ｉスレーブ装置とのいずれであるかを、ＵＨＳ−Ｉサポートフラグにより識別する。なお、非ＵＨＳ−Ｉスレーブ装置及び、ＵＨＳ−Ｉスレーブ装置に対して、電源ラインを介して供給される電源電圧は、いずれも３．３Ｖの高電圧電源である。
【００４３】
図３は、非ＵＨＳ−Ｉスレーブ装置及びＵＨＳ−Ｉスレーブ装置の初期化の相違点について説明した図である。なお、図３においては、図が煩雑になることを回避するため、ＣＭＤライン及びＤＡＴラインを１本の信号線として記載している。
【００４４】
図２で説明した初期化コマンド２０４ａには、ＵＨＳ−Ｉスレーブ装置が接続されているかどうかを確認するＵＨＳ−Ｉサポート確認ビットが含まれ、ＵＨＳ−Ｉをサポートしているホスト装置は、ＵＨＳ−Ｉサポート確認ビットに１を設定する。
【００４５】
初期化コマンド２０４ａを受信したレガシースレーブ装置１２０のＩ／Ｆ制御部１２５は、少なくともＵＨＳ−Ｉサポートフラグ及び初期化完了フラグを含むレスポンス２０４ｂを返信し、バックエンドモジュール１２６の初期化を開始する。レガシースレーブ装置１２０は、バックエンドモジュール１２６が初期化中及び初期化完了後の次の処理に移行するまで、初期化コマンド２０４ａを何度も受理することができる。そして、初期化中の場合は、レスポンス２０４ｂの初期化完了フラグに０を、初期化完了後の場合は１を設定する。また、初期化コマンド２０４ａのＵＨＳ−Ｉサポート確認ビットが１に設定されているとき、非ＵＨＳ−Ｉスレーブ装置のＵＨＳ−Ｉサポートフラグは０、及びＵＨＳ−Ｉスレーブ装置のＵＨＳ−Ｉサポートフラグは１となる。
【００４６】
レガシーホスト装置１００が初期化コマンド２０４ａを発行後所定の時間（例えば６４クロック期間）以内に初期化完了フラグ１を含むレスポンス２０４ｂを受信したとき、レガシーホスト装置１００は、レガシースレーブ装置１２０の初期化が完了したと判断する。
【００４７】
上記レスポンス２０４ｂのＵＨＳ−Ｉサポートフラグが０に設定されているとき、レガシーホスト装置１００は、接続されたレガシースレーブ装置１２０が非ＵＨＳ−Ｉスレーブ装置であると判定する。この場合、レガシーホスト装置１００及びレガシースレーブ装置１２０の間で、ＣＬＫライン１１１を介して伝送されるクロック、ＣＭＤライン１１２を介して伝送される各種コマンドとレスポンス、及びＤＡＴライン１１３を介して伝送されるデータは、いずれも３．３Ｖ信号により実現される。図３（ａ）では、Ｗｒｉｔｅコマンド２０５ａ、レスポンス２０５ｂ、及びデータ（コンテンツデータ）２０５ｃは、いずれも３．３Ｖ信号により伝送される。
【００４８】
図３（ａ）に示すような通信モードは非ＵＨＳ−Ｉモードと呼ばれる。
【００４９】
一方、レスポンス２０４ｂのＵＨＳ−Ｉサポートフラグが１に設定されているとき、レガシーホスト装置１００は、接続されたレガシースレーブ装置１２０がＵＨＳ−Ｉスレーブ装置であると判定する。
【００５０】
この場合、レガシーホスト装置１００は、電圧切換コマンド３０１ａをレガシースレーブ装置１２０に送信する。
【００５１】
電圧切換コマンド３０１ａを受信したＩ／Ｆ制御部１２５は、対応のレスポンス３０１ｂを返信し、ＣＭＤライン１１２、ＤＡＴ１１３のすべての信号線をローレベルにドライブするよう指示する。この指示は、信号電圧がローレベルでないとすると、供給電源の切り換えの際、信号電圧が電源電圧より高くなる場合が生じてＩ／Ｏバッファが破壊される可能性があり、これを回避するためである。
【００５２】
上記指示を検知したホスト装置のＩ／Ｆ制御部１０６は、ＣＬＫライン１１１を介したクロックの供給を一時（５ｍｓ以上）停止する。その間、レガシーホスト装置１００は、Ｉ／Ｆ制御部１０６の指示によりレギュレータ１０３を起動させ、１．８Ｖの低電圧電源（以下１．８Ｖ電源と称する）の供給ができるようにする。その後、Ｉ／Ｆ制御部１０６は、ＳＷ１０４に対し、ホスト装置Ｉ／Ｆ部１０５にレギュレータ１０３の出力である１．８Ｖ電源を供給するよう指示する。なお、レガシーホスト装置１００のレギュレータ１０３は、より早い段階から起動させておいても構わない。これにより、ホスト装置Ｉ／Ｆ部１０５から出力されるＣＬＫライン１１１、ＣＭＤライン１１２、及びＤＡＴライン１１３の信号電圧は１．８Ｖとなる。
【００５３】
同様に、レガシースレーブ装置１２０におけるＩ／Ｆ制御部１２５は、レギュレータ１２２を起動させ、１．８Ｖ電源の供給ができるよう、ＳＷ１２３に対し、スレーブ装置Ｉ／Ｆ部１２４にレギュレータ１２２の出力である１．８Ｖ電源を供給するよう指示する。これにより、スレーブ装置Ｉ／Ｆ部１２４から出力されるＣＭＤライン１１２、及びＤＡＴライン１１３の信号電圧は１．８Ｖとなる。
【００５４】
その後、レガシーホスト装置１００及びレガシースレーブ装置１２０は、ＣＬＫライン１１１に１．８Ｖ信号によるクロックが伝送される。、また、ＣＭＤライン１１２を用いて、１．８Ｖ信号による各種コマンドとレスポンス、及びＤＡＴライン１１３を介して伝送されるデータは、いずれも１．８Ｖ信号により伝送される。図３（ｂ）では、Ｗｒｉｔｅコマンド２０５ａ、レスポンス２０５ｂ、及びデータ２０５ｃはいずれも１．８Ｖ信号により伝送される。
【００５５】
図３（ｂ）に示すような通信モードをＵＨＳ−Ｉモードと呼ぶ。
【００５６】
電圧切換コマンド３０１ａに伴う信号電圧の切換シーケンスの詳細は、特許文献１に開示されている。
【００５７】
［１−３．ＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩスレーブ装置の構成］
上記で説明したシングルエンド方式のレガシーＩ／Ｆでは信号品質及びＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ；電磁妨害）の観点から、信号線あたりの伝送速度は、およそ２００Ｍビット／秒が限界である。よって、より高速な伝送速度を実現するために、ＳＤカードでは、ＵＨＳ−ＩＩと呼ばれる差動シリアル信号Ｉ／Ｆが導入されている。
【００５８】
図４は、ＵＨＳ−ＩＩホスト装置４００に抜き差し可能なＵＨＳ−ＩＩスレーブ装置４２０が接続されたリムーバブルシステムの構成について説明したブロック図である。図４に示すように、ＵＨＳ−ＩＩホスト装置４００は、少なくとも第１電源供給部４０１、第２電源供給部４０２、ＵＨＳ−ＩＩ半導体チップ４０３を備えている。そして、ＵＨＳ−ＩＩ半導体チップ４０３は、少なくともＵＨＳ−ＩＩレギュレータ４０４、ホスト装置Ｉ／Ｆ部４０５、Ｉ／Ｆ制御部４０６、レギュレータ４０７、ＳＷ４０８を備えている。レギュレータ４０７及びＳＷ４０８は、それぞれ図１におけるレギュレータ１０３およびＳＷ１０４と同等の機能を有する。なお、ＵＨＳ−ＩＩレギュレータ４０４は、ＵＨＳ−ＩＩ半導体チップ４０３の外部に配置することも可能である。
【００５９】
ＵＨＳ−ＩＩホスト装置４００と、ＵＨＳ−ＩＩスレーブ装置４２０とは、機械的に接続される。また、ＵＨＳ−ＩＩホスト装置４００は、３．３Ｖ電源ラインであるＶＤＤ１ライン４１０に加え、１．８Ｖ電源ラインであるＶＤＤ２ライン４１１を介して、ＵＨＳ−ＩＩスレーブ装置４２０と電気的に接続される。
【００６０】
ＵＨＳ−ＩＩスレーブ装置４２０は、少なくともＵＨＳ−ＩＩ半導体チップ４２１、バックエンドモジュール４２７を備えている。そして、ＵＨＳ−ＩＩ半導体チップ４２１は、少なくともＵＨＳ−ＩＩレギュレータ４２２、スレーブ装置Ｉ／Ｆ部４２３、Ｉ／Ｆ制御部４２４、レギュレータ４２５、ＳＷ４２６を備えている。レギュレータ４２５及びＳＷ４２６は、それぞれ図１におけるレギュレータ１２２およびＳＷ１２３と同等の機能を有する。なお、ＵＨＳ−ＩＩレギュレータ４２２は、ＵＨＳ−ＩＩ半導体チップ４２１の外部に配置することも可能である。
【００６１】
ホスト装置Ｉ／Ｆ部４０５と、スレーブ装置Ｉ／Ｆ部４２３とは、ＲＣＬＫライン４１２、Ｄ０ライン４１３、Ｄ１ライン４１４を介して信号通信を行う。Ｄ０ライン４１３、及びＤ１ライン４１４は、ＵＨＳ−ＩＩのみで使用される。ＲＣＬＫライン４１２、Ｄ０ライン４１３、及びＤ１ライン４１４は、いずれも電圧振幅が０．４Ｖの差動シリアル信号である。
【００６２】
ＲＣＬＫライン４１２は、レガシーＩ／ＦにおけるＤＡＴ０ライン４１６ａ、及びＤＡＴ１ライン４１６ｂにより構成される。
【００６３】
なお、ＵＨＳ−ＩＩホスト装置４００にレガシースレーブ装置１２０が接続されたとき、もしくはレガシーホスト装置１００にＵＨＳ−ＩＩスレーブ装置４２０が接続されたとき、少なくともレガシーＩ／Ｆを用いて通信ができるようにするため、ＵＨＳ−ＩＩホスト装置４００及びＵＨＳ−ＩＩスレーブ装置４２０は、レガシーＩ／Ｆで使用する端子も備えている。
【００６４】
また、ＣＭＤライン４１７、ＣＬＫライン４１８、ＤＡＴ２ライン４１６ｃ、及びＤＡＴ３ライン４１６ｄは、ＵＨＳ−ＩＩでは使用しないが、前述のとおりＵＨＳ−ＩＩホスト装置４００もしくはＵＨＳ−ＩＩスレーブ装置４２０がレガシーＩ／Ｆでも動作できるように、電気的には接続された状態となっている。一方、ＵＨＳ−ＩＩ機能を有さないレガシーホスト装置１００及びレガシースレーブ装置１２０は、ＵＨＳ−ＩＩのみで使用するＶＤＤ２ライン４１１、Ｄ０ライン４１３及びＤ１ライン４１４の端子を具備しない。
【００６５】
図５および図６は、ＵＨＳ−ＩＩホスト装置４００及びＵＨＳ−ＩＩスレーブ装置４２０における、電源起動後のルーチンについて説明した図である。
【００６６】
［１−４．ＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩスレーブ装置の詳細動作］
以下、図４から図６を用いて、ＵＨＳ−ＩＩホスト装置４００にＵＨＳ−ＩＩスレーブ装置４２０が接続されたときの動作について説明する。
【００６７】
図５は、ＵＨＳ−ＩＩ初期化に成功する場合である。
【００６８】
一方、図６は、何らかの原因でＵＨＳ−ＩＩ初期化に失敗する場合のシーケンス図である。なお、図６は、ＵＨＳ−ＩＩホスト装置４００と、図１で説明したレガシースレーブ装置１２０とを接続させた場合にも当てはまる。
【００６９】
電源起動時、ＵＨＳ−ＩＩホスト装置４００は、第１電源供給部４０１からレギュレータ４０７およびＳＷ４０８に３．３Ｖ電源を供給する。また、ＵＨＳ−ＩＩホスト装置４００は，第２電源供給部４０２からＵＨＳ−ＩＩ半導体チップ４０３及びＵＨＳ−ＩＩレギュレータ４０４に１．８Ｖ電源を供給する。
【００７０】
ＵＨＳ−ＩＩ半導体チップ４０３は、供給された１．８Ｖ電源を、ＵＨＳ−ＩＩ半導体チップ４０３内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。なお、ＵＨＳ−ＩＩ半導体チップ４０３に供給される電源は、上記１．８Ｖ電源の代わりに、ＶＤＤ１ライン４１０を介して供給される３．３Ｖ電源でもよい。
【００７１】
ＵＨＳ−ＩＩレギュレータ４０４は、供給された１．８Ｖ電源の電圧を適宜変換して出力する装置であり、図４から図６では、差動信号の振幅である０．４Ｖに降圧してホスト装置Ｉ／Ｆ部４０５に供給される。これにより、ホスト装置Ｉ／Ｆ部４０５から出力されるＲＣＬＫライン４１２、Ｄ０ライン４１３は、０．４Ｖ差動シリアル信号となる。なお、ＵＨＳ−ＩＩレギュレータ４０４にＶＤＤ２が供給されているとき、すなわち、ＵＨＳ−ＩＩホスト装置４００がＵＨＳ−ＩＩ初期化を実行しようとするときは、Ｉ／Ｆ制御部４０６の指示によりレギュレータ４０７は起動させない。また、ＳＷ４０８は、電源を供給しない。
【００７２】
一方、ＶＤＤ１ライン４１０を介してＵＨＳ−ＩＩスレーブ装置４２０に供給された３．３Ｖ電源は、レギュレータ４２５、ＳＷ４２６、及びバックエンドモジュール４２７に供給される。また、ＶＤＤ２ライン４１１を介してＵＨＳ−ＩＩスレーブ装置４２０に供給された１．８Ｖ電源は、ＵＨＳ−ＩＩ半導体チップ４２１及びＵＨＳ−ＩＩレギュレータ４２２に供給される。ＵＨＳ−ＩＩ半導体チップ４２１は、供給された１．８Ｖ電源を、ＵＨＳ−ＩＩ半導体チップ４２１内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。また、ＵＨＳ−ＩＩレギュレータ４２２に供給された１．８Ｖ電源は、０．４Ｖに降圧されたうえでスレーブ装置Ｉ／Ｆ部４２３に供給される。これにより、スレーブ装置Ｉ／Ｆ部４２３から出力されるＤ１ライン４１４は、０．４Ｖ差動シリアル信号となる。なお、ＵＨＳ−ＩＩレギュレータ４２２にＶＤＤ２が供給されているとき、すなわち、ＵＨＳ−ＩＩ  Ｉ／Ｆで初期化されているときは、Ｉ／Ｆ制御部４２４の指示によりＳＷ４２６は電源を供給しない。
【００７３】
ＲＣＬＫライン４１２（ＤＡＴ０ライン４１６ａ及びＤＡＴ１ライン４１６ｂの２本の信号線で構成）により、差動シリアル方式の差動リファレンスクロックがＵＨＳ−ＩＩホスト装置４００からＵＨＳ−ＩＩスレーブ装置４２０へ片方向で伝送される。また、Ｄ０ライン４１３（２本の信号線で構成）により、差動シリアル方式の信号（コマンド、データのほか、特定のビット列から構成されるシンボル）が原則ＵＨＳ−ＩＩホスト装置４００からＵＨＳ−ＩＩスレーブ装置４２０へ伝送される。さらにＤ１ライン４１４（２本の信号線で構成）により、差動シリアル方式の信号（レスポンス、データのほか、特定のビット列から構成されるシンボル）が原則ＵＨＳ−ＩＩスレーブ装置４２０からＵＨＳ−ＩＩホスト装置４００へ伝送される。
【００７４】
図５において、ＵＨＳ−ＩＩホスト装置４００は、ＶＤＤ１ラインを介して３．３Ｖ電源を、ＶＤＤ２ラインを介して１．８Ｖ電源をＵＨＳ−ＩＩスレーブ装置４２０に供給する。そして、ＵＨＳ−ＩＩホスト装置４００からの電源出力がともにＶＤＤ１＝３．３Ｖ、ＶＤＤ２＝１．８Ｖに安定してから１ｍｓ以上経過した後、ＲＣＬＫライン４１２を介して差動リファレンスクロックを送信する。なお、ＶＤＤ１及びＶＤＤ２安定化後、差動リファレンスクロックを送信するまでの時間の規定は、１ｍｓ以上とは限らない。
【００７５】
その後、ＵＨＳ−ＩＩホスト装置４００は、Ｉ／Ｆ制御部４０６で生成したＳＴＢ．Ｌシンボル５０１ａをＤ０ライン４１３を介してＵＨＳ−ＩＩスレーブ装置４２０に送信する。ＳＴＢ．Ｌシンボル５０１ａを正しく認識したＵＨＳ−ＩＩスレーブ装置４２０のＩ／Ｆ制御部４２４は、所定の時間（例えば２００μｓ）以内にＳＴＢ．Ｌシンボル５０１ｂを生成し、Ｄ１ライン４１４を介してＵＨＳ−ＩＩホスト装置４００に送信する。
【００７６】
ＵＨＳ−ＩＩホスト装置４００が所定の時間Ｔ以内にＤ１を介してＳＴＢ．Ｌシンボル５０１ｂを受信できたとき、ＵＨＳ−ＩＩ初期化可能と判定する（ＵＨＳ−ＩＩサポート判定）。
【００７７】
その後、ＵＨＳ−ＩＩホスト装置４００は、詳細は図示していないが所定のＵＨＳ−ＩＩ初期化処理（初期化コマンド５０２ａや当該レスポンス５０２ｂなど）を経て、Ｗｒｉｔｅなど各種コマンドの一連の処理（５０３ａ〜５０３ｃ）を実行する。
【００７８】
ＵＨＳ−ＩＩホスト装置４００は、ＤＡＴ０ライン４１６ａ及びＤＡＴ１ライン４１６ｂをＲＣＬＫライン４１２として使用するときは、これらのプルアップ抵抗を切断し、ＲＣＬＫを供給するまではローレベルにドライブする。またＵＨＳ−ＩＩホスト装置４００がＵＨＳ−ＩＩ初期化を実行するときは、ＤＡＴ２ライン４１６ｃ、ＤＡＴ３ライン４１６ｄをＣＭＤライン４１７、およびＣＬＫライン４１８をローレベルもしくはハイレベルに固定し、フローティング状態であることを回避する。ハイレベルの実現は、信号線をＨｉ−Ｚ状態にしてプルアップ（所定の電源ラインとプルアップ抵抗で接続）により実現する場合と、ＵＨＳ−ＩＩホスト装置４００がハイレベルにドライブして１を送信することで実現する場合がある。また、ローレベルの実現は、信号線をＨｉ−Ｚ状態にしてプルダウン（グランドとプルダウン抵抗で接続）により実現する場合と、ＵＨＳ−ＩＩホスト装置４００がローレベルにドライブして０を送信することで実現する場合がある。
【００７９】
一方、図６のように、ＵＨＳ−ＩＩホスト装置４００は、ＵＨＳ−ＩＩ初期化を実行しようとして、ＳＴＢ．Ｌシンボル５０１ａを送信後、所定の時間（２００μｓ）経過してもＳＴＢ．Ｌシンボル５０１ｂを受信できなかったとき、ＵＨＳ−ＩＩ初期化不可能と判定する（ＵＨＳ−ＩＩ非サポート判定）。このとき、ＵＨＳ−ＩＩホスト装置４００は、ＶＤＤ１及びＶＤＤ２の供給を停止することなく（パワーサイクルを実施することなく）、レガシーＩ／Ｆ初期化に移行することができる。
【００８０】
具体的には、ＵＨＳ−ＩＩホスト装置４００は、Ｄ１ライン４１４を介してＳＴＢ．Ｌシンボル５０１ｂの受信に失敗したとき、ＲＣＬＫライン４１２を介して送信していたＲＣＬＫの供給を停止する。そして、ＵＨＳ−ＩＩホスト装置４００は、ＣＭＤライン４１７及びＤＡＴ０ライン４１６ａからＤＡＴ３ライン４１６ｄまでのすべてのＤＡＴラインをＨｉ−Ｚ状態とし、かつプルアップする。これにより、これらの信号線はハイレベルに遷移する。このとき、ＵＨＳ−ＩＩホスト装置４００は、ホスト装置Ｉ／Ｆ部４０５に供給する電源の供給元を、ＵＨＳ−ＩＩレギュレータ４０４からＳＷ４０８に切り換える。なお、このとき、レギュレータ４０７が起動済であることが必要である。
【００８１】
その後、ＣＬＫライン４１８を介してクロックを供給したのち、図２のシーケンスと同様、ＵＨＳ−ＩＩホスト装置４００は、リセットコマンド２０２、Ｉ／Ｆ条件チェックコマンド２０３ａを順次送信する。そして、ＵＨＳ−ＩＩスレーブ装置４２０は、Ｉ／Ｆ条件チェックコマンド２０３ａに対応するレスポンス２０３ｂをいずれも３．３Ｖ信号により送信し、レガシーＩ／Ｆの初期化を実行する。なお、レギュレータ４２５は、レガシー初期化された後、ＵＨＳ−ＩＩホスト装置４００から供給される電圧切換コマンド３０１ａを受信したときに、Ｉ／Ｆ制御部４２４の指示により起動する。
【００８２】
ホスト装置向けの半導体チップは、半導体プロセスの微細化により、３．３Ｖといった高電圧の信号への対応が困難になってきている。そのため、ＳＤカード（スレーブ装置）及びＳＤカード対応ホスト装置からなるリムーバブルシステムにおいて、例えば入出力を１．８Ｖ以下の低電圧信号に限ったＩ／Ｆの導入が検討されている。
【００８３】
一方、ＳＤカード及び、ＳＤカード対応ホスト装置からなるリムーバブルシステムは、すでに広く普及しているものが多く、信号線の配置、及びスレーブ装置の大きさや形状といったフォームファクターを新しいものに置き換えるのは、ホスト装置、スレーブ装置とも新規の設計が必要になること、及びすでに市場に出回っているホスト装置及びスレーブ装置で利用できなくなることから、従来のインターフェイスを継続して利用できることが検討されている。
【００８４】
ここでＵＨＳ−ＩＩは、信号振幅が０．４Ｖと３．３Ｖに比べて遥かに低い電圧レベルであり、低電圧信号であるという要件は満たしているが、レガシーＩ／Ｆを維持しつつＵＨＳ−ＩＩをサポートするためには、例えばホスト装置、スレーブ装置それぞれの半導体チップの端子数の増加を行うことが考えられる。これにより、半導体チップ、ひいてはホスト装置及びスレーブ装置のコスト増につながる。従って、従来のレガシーＩ／Ｆ、ＵＨＳ−ＩＩに加え、３．３Ｖ信号を用いずに１．８Ｖの低電圧信号のみからなり、初期化を含むプロトコルは、レガシーＩ／Ｆと同様であるＩ／Ｆ（以後このＩ／ＦをＬＶ−Ｉと記す）を導入することが検討されている。
【００８５】
上記背景に基づき、図１に示すレガシーホスト装置１００において、レガシーＩ／Ｆ半導体チップ１０２の入出力を、１．８Ｖ信号に限ったＬＶ−Ｉ対応ホスト装置を導入することが考えられる。図７は、上記入出力を１．８Ｖ信号に限ったＬＶ−Ｉホスト装置７００及びレガシースレーブ装置１２０からなるリムーバブルシステムの構成について説明したブロック図である。
【００８６】
ＬＶ−Ｉホスト装置７００は、少なくとも電源供給部７０１、ＬＶ−Ｉ半導体チップ７０２を備えている。そして、ＬＶ−Ｉ半導体チップ７０２は、少なくともレギュレータ７０３、ホスト装置Ｉ／Ｆ部７０４、Ｉ／Ｆ制御部７０５を備えている。
【００８７】
図１のレガシーホスト装置１００と図７のＬＶ−Ｉホスト装置７００の違いは、ＬＶ−Ｉ半導体チップ７０２の入力信号耐圧の上限が１．８Ｖとなっていることである。
【００８８】
しかしながら、図７に示すリムーバブルシステムでは、以下のような課題が発生する。
【００８９】
ＬＶ−Ｉホスト装置７００では、３．３Ｖ信号が取り扱えないことから、ＬＶ−Ｉホスト装置７００の起動後直ちにレギュレータ７０３を起動し、常にホスト装置Ｉ／Ｆ部７０４には１．８Ｖ電源を供給することになる。
【００９０】
一方、すでに多数の商品が市場に出回っている３．３Ｖ電源対応のレガシースレーブ装置１２０が、ＬＶ−Ｉホスト装置７００に接続されたとき、ＶＤＤ１ライン１１０を介して３．３Ｖ電源がレガシースレーブ装置１２０に供給される。前述した通り、レガシースレーブ装置１２０において、電源起動直後スレーブ装置Ｉ／Ｆ部１２４には３．３Ｖ電源が供給されている。そのため、レガシースレーブ装置１２０は、電源起動後初めて受信するＩ／Ｆ条件チェックコマンド２０３ａのレスポンス２０３ｂを３．３Ｖ信号でＬＶ−Ｉホスト装置７００に返信することになる。これにより、ＬＶ−Ｉホスト装置７００のＬＶ−Ｉ半導体チップ７０２に３．３Ｖ信号が入力されることになり、ＬＶ−Ｉ半導体チップ７０２が破壊されるという問題が発生する。
【００９１】
上記の問題は、ＬＶ−Ｉホスト装置に接続されたスレーブ装置がＬＶ−Ｉ  Ｉ／Ｆに対応している場合に限り初期化を進め、さもなければ初期化を実施しないとすることで、回避できる。
【００９２】
ホスト装置がスレーブ装置の特性を検知する方法として、スレーブ装置に実装されているレジスタを読む方法がある。しかしながら、通常スレーブ装置のレジスタが有効になるのは、初期化コマンド（２０４ａもしくは５０２ａ）をトリガとする初期化完了後であるため、ホスト装置が初期化実施前にスレーブ装置の特性検知が必要となる本課題の解決に、この方法は適用できない。
【００９３】
この問題を解消するためには、ホスト装置がコマンドを発行する前に、ホスト装置及びスレーブ装置が特定の信号線を従来のレガシー初期化もしくはＵＨＳ−ＩＩ初期化の場合とは別の状態に制御して、双方に検知させることが必要である。
【００９４】
そこで、本発明は、リムーバブルシステムの開発過程において、本課題を認識し、その解決手段を提供する。以下、その解決手段の詳細を具体的に説明する。以下の説明では、解決手段の技術的思想を具現化した例として、実施の形態１及び２を説明する。
【００９５】
［２．実施の形態１にかかるリムーバブルシステムの構成及び動作］
［２−１．構成］
図８は、本発明のＬＶ−Ｉホスト装置８００に抜き差し可能なＬＶ−Ｉスレーブ装置８２０が接続されたリムーバブルシステムの構成について説明したブロック図である。図８に示すように、ＬＶ−Ｉホスト装置８００は、少なくとも電源供給部８０１、ＬＶ−Ｉ半導体チップ８０２を備えている。そして、ＬＶ−Ｉ半導体チップ８０２は、レギュレータ８０３、ホスト装置Ｉ／Ｆ部８０４、Ｉ／Ｆ制御部８０５を備えている。ホスト装置Ｉ／Ｆ部８０４は、少なくともクロック信号を送信するクロック信号送信部、第１の信号であるＤＡＴ１ライン８１３ｂ上でデータを送信する送信部、第２の信号であるＤＡＴ２ライン８１３ｃ上でデータを受信する受信部の機能を有する。
【００９６】
なお、ＬＶ−Ｉホスト装置８００のＬＶ−Ｉ半導体チップ８０２の入力信号耐圧の上限は１．８Ｖである。また、レギュレータ８０３は、ＬＶ−Ｉ半導体チップ８０２の外部に配置することも可能である。さらに、本実施の形態におけるホスト装置は、電源供給部８０１及びＬＶ−Ｉ半導体チップ８０２から構成されているが、ＬＶ−Ｉ半導体チップ８０２に対して電源を供給することができれば、ＬＶ−Ｉ半導体チップ８０２単体でも本実施の形態のホスト装置が実現できる。
【００９７】
ＬＶ−Ｉホスト装置８００と、ＬＶ−Ｉスレーブ装置８２０とは、機械的に接続される。また、ＬＶ−Ｉホスト装置８００は、図１で説明したリムーバブルシステムと同様、ＶＤＤ１ライン８１０を介して、ＬＶ−Ｉスレーブ装置８２０と電気的に接続される。
【００９８】
ＬＶ−Ｉスレーブ装置８２０は、少なくともＬＶ−Ｉ半導体チップ８２１、バックエンドモジュール８２６を備えている。そして、ＬＶ−Ｉ半導体チップ８２１は、少なくともレギュレータ８２２、ＳＷ８２３、スレーブ装置Ｉ／Ｆ部８２４、Ｉ／Ｆ制御部８２５を備えている。スレーブ装置Ｉ／Ｆ部８２４は、少なくともクロック信号を受信するクロック信号受信部、第１の信号であるＤＡＴ１ライン８１３ｂ上で受信する受信部、第２の信号であるＤＡＴ２ライン８１３ｃ上でデータを送信する送信部の機能を有する。
【００９９】
なお、レギュレータ８２２は、ＬＶ−Ｉ半導体チップ８２１の外部に配置することも可能である。さらに、本実施の形態におけるスレーブ装置は、ＬＶ−Ｉ半導体チップ８２１及びバックエンドモジュール８２６から構成されているが、ＬＶ−Ｉ半導体チップ８２１単体でも本実施の形態のスレーブ装置が実現できる。
【０１００】
ホスト装置Ｉ／Ｆ部８０４と、スレーブ装置Ｉ／Ｆ部８２４とは、図１で説明したリムーバブルシステムと同様、ＣＬＫライン８１１、ＣＭＤライン８１２、ＤＡＴライン８１３を介して、信号通信を行う。なお、ＤＡＴライン８１３は、ＤＡＴ０ライン８１３ａ、ＤＡＴ１ライン８１３ｂ、ＤＡＴ２ライン８１３ｃ、ＤＡＴ３ライン８１３ｄの４本の信号線からなる。
【０１０１】
図９は、本実施の形態において、ＬＶ−Ｉホスト装置８００及びＬＶ−Ｉスレーブ装置８２０より構成されるリムーバブルシステムにおける、電源起動後の動作について説明した図である。また、図１０は、本実施の形態のＬＶ−Ｉスレーブ装置８２０において、１．８Ｖのハイレベルの信号を検知するための一構成例を示した図である。
【０１０２】
［２−２．詳細動作］
以下、図８から図１０を用いて、ＬＶ−Ｉホスト装置８００にＬＶ−Ｉスレーブ装置８２０が接続されたときの動作について説明する。
【０１０３】
本実施の形態におけるＬＶ−Ｉスレーブ装置８２０においては、電源供給前、ＤＡＴ０ライン８１３ａ、ＤＡＴ１ライン８１３ｂ、ＤＡＴ２ライン８１３ｃ、ＤＡＴ３ライン８１３ｄ、ＣＭＤライン８１２はすべてＨｉ−Ｚ状態となっている。
【０１０４】
電源起動時、ＬＶ−Ｉホスト装置８００の電源供給部８０１から、３．３Ｖ電源がＬＶ−Ｉ半導体チップ８０２及びレギュレータ８０３に、さらにＶＤＤ１ライン８１０を介してＬＶ−Ｉスレーブ装置８２０に供給される。ＬＶ−Ｉ半導体チップ８０２は、供給された３．３Ｖ電源を、ＬＶ−Ｉ半導体チップ８０２内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。
【０１０５】
レギュレータ８０３は、供給された３．３Ｖ電源を１．８Ｖに変換してホスト装置Ｉ／Ｆ部８０４に供給する。これにより、ホスト装置Ｉ／Ｆ部８０４から出力されるＣＬＫライン８１１、ＣＭＤライン８１２、及びＤＡＴライン８１３の信号電圧は１．８Ｖとなる。
【０１０６】
一方、ＶＤＤ１ライン８１０を介してＬＶ−Ｉスレーブ装置８２０に供給された３．３Ｖ電源は、ＬＶ−Ｉ半導体チップ８２１、レギュレータ８２２、ＳＷ８２３及びバックエンドモジュール８２６に供給される。
【０１０７】
ＬＶ−Ｉ半導体チップ８２１は、供給された３．３Ｖ電源を、ＬＶ−Ｉ半導体チップ８２１内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。また、レギュレータ８２２は、供給された３．３Ｖ電源を１．８Ｖ電源に変換して出力する装置である。
【０１０８】
ＳＷ８２３は、Ｉ／Ｆ制御部８２５の指示によりＶＤＤ１ライン８１０から直接供給される３．３Ｖ電源、もしくはレギュレータ８２２の出力である１．８Ｖ電源のいずれかをスレーブ装置Ｉ／Ｆ部８２４に出力する装置である。ＬＶ−Ｉホスト装置８００から電源が供給された直後は、ＶＤＤ１ライン８１０から直接供給される３．３Ｖ電源がスレーブ装置Ｉ／Ｆ部８２４に供給されている。
【０１０９】
図１で説明したリムーバブルシステムと同様、ＬＶ−Ｉホスト装置８００のホスト装置Ｉ／Ｆ部８０４は、ＣＬＫライン８１１、ＣＭＤライン８１２、及び４本のＤＡＴライン８１３によりＬＶ−Ｉスレーブ装置８２０のスレーブ装置Ｉ／Ｆ部８２４と接続されている。
【０１１０】
次に、ＬＶ−Ｉホスト装置８００がＬＶ−Ｉで初期化しようとするときの操作について説明する。
【０１１１】
ＬＶ−Ｉホスト装置８００は、ＤＡＴ２ライン８１３ｃを図示していないＬＶ−Ｉホスト装置８００内のプルダウン抵抗で０Ｖにプルダウンした上で、Ｈｉ−Ｚ状態とする。これにより、ＤＡＴ２ライン８１３ｃはローレベルに遷移する。
【０１１２】
また、ＬＶ−Ｉホスト装置８００は、ＤＡＴ０ライン８１３ａ、ＤＡＴ１ライン８１３ｂ、ＤＡＴ３ライン８１３ｄ、ＣＭＤライン８１２を図示していないＬＶ−Ｉホスト装置８００内のプルアップ抵抗で所定の電圧にプルアップした上で、ローレベルにドライブする。これにより、これらの信号はローレベルとなる。なおプルアップされる信号の電圧は、ＬＶ−Ｉ半導体チップ８０２の入力信号耐圧の上限を超えてはならない。本実施の形態では、ＬＶ−Ｉホスト装置８００によりこれらの信号が１．８Ｖにプルアップされるものとする。
【０１１３】
さらに、ＬＶ−Ｉホスト装置８００は、ＣＬＫライン８１１をローレベルにドライブする。
【０１１４】
ＬＶ−Ｉホスト装置８００は、ＶＤＤ１ライン８１０を介して３．３Ｖ電源をＬＶ−Ｉスレーブ装置８２０に供給する。そして、ＬＶ−Ｉホスト装置８００からの電源出力ＶＤＤ１が３．３Ｖに安定してから１ｍｓ以上経過した後、ＬＶ−Ｉホスト装置８００は、ＤＡＴ１ライン８１３ｂを１．８Ｖのハイレベルにドライブする（９０１）。なお、ＶＤＤ１安定後ＤＡＴ１ライン８１３ｂを短時間ハイレベルにするまでの時間１ｍｓ以上の規定は一例であり、他の数値であっても構わない。
【０１１５】
その後、ＬＶ−Ｉホスト装置８００は、短時間（例えば１０μｓ）以内にＤＡＴ１ライン８１３ｂを再びローレベルにドライブする（９０２）。
【０１１６】
ＬＶ−Ｉスレーブ装置８２０内のスレーブ装置Ｉ／Ｆ部８２４が、起動後にＤＡＴ１ライン８１３ｂがローレベルからハイレベルに遷移し、その後にハイレベルからローレベルに遷移したことを検知したとき、ＬＶ−Ｉによる初期化であると認識し、Ｉ／Ｆ制御部８２５に通知する。このとき、ＬＶ−Ｉスレーブ装置８２０は、電源切り換え期間９０３に入る。
【０１１７】
電源切り換え期間９０３に入ったとき、Ｉ／Ｆ制御部８２５は、レギュレータ８２２を起動させ、レギュレータ８２２の１．８Ｖ電源出力が安定したとき、ＳＷ８２３に指示することによりスレーブ装置Ｉ／Ｆ部８２４への供給電源を３．３Ｖから１．８Ｖに切り換える。これにより、スレーブ装置Ｉ／Ｆ部８２４から出力されるＣＭＤライン８１２、ＤＡＴライン８１３の信号電圧は１．８Ｖとなる。なお、電源切り換え期間９０３の間、ＣＬＫライン８１１、ＣＭＤライン８１２およびＤＡＴライン８１３はすべてローレベルである。よって、電源切り換え時に信号電圧が電源電圧よりも高くなって、Ｉ／Ｏバッファが破壊される可能性を回避できる。
【０１１８】
その後、スレーブ装置Ｉ／Ｆ部８２４は、ＤＡＴ２ライン８１３ｃを１．８Ｖのハイレベルにドライブ（９０４）し、これにより電源切り換え期間９０３が終了する。９０４の操作は、ＬＶ−Ｉスレーブ装置８２０がＬＶ−Ｉホスト装置８００に対してＬＶ−Ｉ初期化を受け入れ可能であることを通知するためのものである。
【０１１９】
スレーブ装置Ｉ／Ｆ部８２４は、電源切り換え期間９０３、すなわちタイミング９０２から９０４までを所定の時間、例えば５ｍｓ以内に実行する必要がある。なお、前述の通りＤＡＴ２ライン８１３ｃはＬＶ−Ｉホスト装置８００ではＨｉ−Ｚ状態であるので、ＬＶ−Ｉスレーブ装置８２０がハイレベルにドライブしても問題なく、かつ１．８Ｖ信号であるため、ホスト装置Ｉ／Ｆ部８０４を破壊することもない。
【０１２０】
ホスト装置Ｉ／Ｆ部８０４は、タイミング９０４にてＤＡＴ２ライン８１３ｃがハイレベルであることを検知すると、Ｉ／Ｆ制御部８０５に通知する。このとき、Ｉ／Ｆ制御部８０５は、ＣＭＤライン８１２、ＤＡＴ０ライン８１３ａ、ＤＡＴ１ライン８１３ｂ、ＤＡＴ３ライン８１３ｄのドライブを停止し、Ｈｉ−Ｚ状態とする（９０５）。このときＣＭＤライン８１２、ＤＡＴ０ライン８１３ａ、ＤＡＴ１ライン８１３ｂ、ＤＡＴ３ライン８１３ｄは、図示していないＬＶ−Ｉホスト装置８００のプルアップ抵抗により、ハイレベルに遷移する。さらに、Ｉ／Ｆ制御部８０５は、タイミング９０５において、ＤＡＴ２ライン８１３ｃのプルダウンを１．８Ｖのプルアップに変化させる。このとき、ＤＡＴ２ライン８１３ｃは、ＬＶ−Ｉスレーブ装置８２０により１．８Ｖのハイレベルにドライブされているので、１．８Ｖのハイレベルのままである。
【０１２１】
さらに、ホスト装置Ｉ／Ｆ部８０４は、タイミング９０５より１ｍｓ以上経過した後、ＣＬＫライン８１１を介してＬＶ−Ｉスレーブ装置８２０に１．８Ｖ振幅のクロックの供給を開始する（９０６）。
【０１２２】
スレーブ装置Ｉ／Ｆ部８２４が、ＣＭＤライン８１２、ＤＡＴ０ライン８１３ａ、ＤＡＴ１ライン８１３ｂ、ＤＡＴ３ライン８１３ｄのうち少なくとも１つがハイレベルになったことを検知したとき、ＤＡＴ２ライン８１３ｃのドライブを停止する（９０７）。このとき、ＤＡＴ２ライン８１３ｃは、ＬＶ−Ｉホスト装置８００側のプルアップにより、ハイレベルのままである。なお、ＤＡＴ２ライン８１３ｃのドライブの停止は、１．８Ｖ振幅のクロックを検知した場合としても同様の効果が得られる。
【０１２３】
ＬＶ−Ｉホスト装置８００がタイミング９０６にてクロックの供給を開始して所定の時間が経過後、Ｉ／Ｆ制御部８０５は、ＣＭＤライン８１２を介してリセットコマンド９０８に続き、Ｉ／Ｆ条件チェックコマンド９０９ａをＬＶ−Ｉスレーブ装置８２０に送信する。Ｉ／Ｆ条件チェックコマンド９０９ａには、１．８Ｖ信号に対応しているかどうかのチェックビットを含むパラメータが多重されている。
【０１２４】
Ｉ／Ｆ条件チェックコマンド９０９ａを受信したＬＶ−Ｉスレーブ装置８２０は、Ｉ／Ｆ条件チェックコマンド９０９ａに多重されているパラメータを確認する。ＬＶ−Ｉスレーブ装置８２０が上記パラメータを確認することにより、接続されているホスト装置がＬＶ−Ｉホスト装置８００であることを二重チェックすることができる。
【０１２５】
その後、ＬＶ−Ｉスレーブ装置８２０は、ＣＭＤライン８１２を介して、対応するレスポンス９０９ｂをＬＶ−Ｉホスト装置８００に送信する。この過程の後、ＬＶ−Ｉ  Ｉ／Ｆでの初期化、及びデータ９１０によるデータのやり取りが実施される。なお、データ９１０の通信が開始されるまでに、ＤＡＴライン８１３は、すべてＬＶ−Ｉホスト装置８００およびＬＶ−Ｉスレーブ装置８２０双方でＨｉ−Ｚ状態になっている。
【０１２６】
さてＬＶ−Ｉスレーブ装置８２０は、ＤＡＴ１ライン８１３ｂが１．８Ｖのハイレベルであるかどうかを検知する必要があるが、電源切り換え期間９０３の前では、スレーブ装置Ｉ／Ｆ部８２４に供給されている電源は３．３Ｖであるため、通常のＩ／Ｏバッファでは１．８Ｖのハイレベルを検知することはできない。そこで、例えば図１０のような回路をスレーブ装置Ｉ／Ｆ部８２４に導入する。
【０１２７】
コンパレータ１００１のＶｉｎ＋端子には、ＤＡＴ１ライン８１３ｂから分岐した信号を供給する。また、コンパレータ１００１のＶｉｎ−端子には、基準電圧ライン１００２を入力する。基準電圧ライン１００２は、抵抗Ｒ１（１００３）を介してＧＮＤ（グランド）と、抵抗Ｒ２（１００４）を介してＶＤＤ１ライン８１０と接続されている。ＶＤＤ１ライン８１０には３．３Ｖ電源が供給されるので、Ｒ１（１００３）とＲ２（１００４）の抵抗値の比を１２７：２０３とすれば、基準電圧ライン１００２は常に１．２７Ｖの信号が供給されている。なお、基準電圧ライン１００２に供給する信号の電圧を１．２７Ｖとしたのは、スレーブ装置Ｉ／Ｆ部に入力される１．８Ｖ信号の電圧の下限値が１．２７Ｖであるためである。
【０１２８】
電源起動時、ＤＡＴ１ライン８１３ｂはローレベル（０Ｖ）であるため、Ｖｉｎ＋には０Ｖの信号が供給される。従って、コンパレータ１００１の出力Ｖｏｕｔは０Ｖのローレベルとなる（Ｖｓ−が接地されているため）。
【０１２９】
さて、ＬＶ−Ｉホスト装置８００がＤＡＴ１ライン８１３ｂを介して１．８Ｖのハイレベル信号を供給したとき、ＤＡＴ１ライン８１３ｂの電圧が１．２７Ｖより高くなった時、Ｖｏｕｔは３．３Ｖのハイレベルとなる（Ｖｓ＋に３．３Ｖ電源が供給されているため）。上記Ｖｏｕｔの３．３Ｖのハイレベルを検知することで、スレーブ装置Ｉ／Ｆ部８２４は、ＤＡＴ１ライン８１３ｂがハイレベルであると認識できる。
【０１３０】
同様にＬＶ−Ｉホスト装置８００がＤＡＴ１ライン８１３ｂを介してローレベルの信号を供給したとき、ＤＡＴ１ラインが電位１．２７Ｖより低くなった時、Ｖｏｕｔはローレベルとなる。上記Ｖｏｕｔのローレベルを検知することで、スレーブ装置Ｉ／Ｆ部８２４は、ＤＡＴ１ライン８１３ｂがローレベルであると認識できる。
【０１３１】
なお、図１０において、３．３Ｖ電源であるＶＤＤ１も実際には２．７Ｖから３．６Ｖまで変動しうる。よって、抵抗Ｒ１（１００３）、抵抗Ｒ２（１００４）の値は、実際には上記電源電圧の変動も考慮して決定されるべきである。
【０１３２】
ところで、電源切り換え期間９０３の前は、スレーブ装置Ｉ／Ｆ部８２４には３．３Ｖ電源が供給されている。このとき、ＤＡＴ１ライン８１３ｂを介してスレーブ装置Ｉ／Ｆ部８２４に１．８Ｖのハイレベルの信号が供給されると、スレーブ装置Ｉ／Ｆ部８２４を構成するＩ／Ｏバッファは中間電位状態となり、上記中間電位状態が長く継続すると貫通電流によりＬＶ−Ｉスレーブ装置８２０に対して悪影響が及ぶ可能性がある。そのため、ＬＶ−Ｉ初期化であることをＬＶ−Ｉスレーブ装置８２０に伝達する目的で、電源切り換え期間９０３の前に１．８Ｖをハイレベルとする期間は、できるだけ短いことが好ましい。
【０１３３】
なお、図８において、レギュレータ８２２の起動のタイミングをＤＡＴ１ライン８１３ｂがハイレベルからローレベルに遷移した時（９０２）としたが、ＶＤＤ１ライン８１０を介して供給される３．３Ｖ電源が安定化後直ちに起動を開始してもよい。その場合、スレーブ装置Ｉ／Ｆ部８２４は、ＤＡＴ２ライン８１３ｃをハイレベルにドライブするタイミング（９０４）が早くなり、全体としてＬＶ−Ｉ  Ｉ／Ｆによる初期化時間を短縮することができる。
【０１３４】
［２−３．効果］
本発明の実施の形態１によれば、ＬＶ−Ｉホスト装置８００は、３．３Ｖ電源であるＶＤＤ１供給後、ＤＡＴ１ライン８１３ｂをハイレベルにドライブした後短時間でローレベルにドライブすることで、ＬＶ−Ｉ  Ｉ／Ｆによる初期化の開始をＬＶ−Ｉスレーブ装置８２０に通知する。このような信号制御が実施されるのはＬＶ−Ｉ  Ｉ／Ｆのときに限られるため、ＬＶ−Ｉスレーブ装置８２０は、スレーブ装置Ｉ／Ｆ部８２４に供給する電源を３．３Ｖから１．８Ｖに切り換えてからＤＡＴ２ライン８１３ｃをハイレベルにドライブする。
【０１３５】
そして、ＤＡＴ２ライン８１３ｃがハイレベルになったことを検知したＬＶ−Ｉホスト装置８００は、スレーブ装置がＬＶ−Ｉスレーブ装置８２０であることを検知する。これにより、ＣＭＤライン８１２を介して受信するレスポンス、及びＤＡＴライン８１３を介して受信するデータは、すべて１．８Ｖ信号であることが保証される。従って、ＬＶ−Ｉホスト装置８００は、以降の処理を継続しても３．３Ｖの高電圧信号がＬＶ−Ｉホスト装置８００に供給されることはないので、入力信号耐圧の上限が１．８Ｖであるホスト装置Ｉ／Ｆ部８０４が破壊されることはない。
【０１３６】
なお、本実施の形態において、ＬＶ−Ｉホスト装置８００がＤＡＴ１ライン８１３ｂをハイレベルに遷移するのは１回のみであったが、ハイレベルへの遷移を複数の所定回とし、最後のハイレベルからローレベルの遷移から５ｍｓ以内に、ＤＡＴ２ライン８１３ｃがハイレベルとなれば、接続されているスレーブ装置がＬＶ−Ｉ  Ｉ／Ｆに対応している、という方法でもよい。これにより、ＬＶ−Ｉスレーブ装置８２０は、初期化がＬＶ−Ｉ  Ｉ／Ｆのものであることを、より確実に検知することが可能となる。
【０１３７】
なお、本実施の形態において、ＬＶ−Ｉスレーブ装置８２０は、ＬＶ−Ｉ  Ｉ／Ｆをサポートしていることを通知する際、タイミング９０４でＤＡＴ２ライン８１３ｃをハイレベルにドライブした。上記に代わり、ＬＶ−Ｉスレーブ装置８２０は、プルアップ抵抗を介してＬＶ−Ｉスレーブ装置８２０内でＤＡＴ２ライン８１３ｃを１．８Ｖ電源（例えばレギュレータ８２２の出力）と接続する、すなわち１．８Ｖでプルアップする方法も考えられる。しかしながらこの方法は、ＤＡＴ２ライン８１３ｃをドライブするよりもハイレベルに到達するまでにより多くの時間がかかる。またＬＶ−Ｉホスト装置８００におけるＤＡＴ２ライン８１３ｃのプルダウン抵抗値次第では、ＬＶ−Ｉスレーブ装置８２０側でプルアップしても、ＤＡＴ２ライン８１３ｃが１．８Ｖ信号のハイレベルの閾値である１．２７Ｖに到達しない可能性がある。この場合、ＬＶ−Ｉホスト装置８００は、接続されているスレーブ装置がＬＶ−Ｉスレーブ装置８２０であるにも関わらず、ＬＶ−Ｉ  Ｉ／Ｆ非対応と判定し、後述する実施の形態４の如く初期化を中止してしまう。この場合、顧客が双方ともＬＶ−Ｉに対応したホスト装置とスレーブ装置を購入したにも関わらず、上記の組合せで利用できなくなるという恐れがある。そのため、ＬＶ−Ｉスレーブ装置８２０は、ＬＶ−Ｉ  Ｉ／Ｆをサポートしていることを通知する際、タイミング９０４でＤＡＴ２ライン８１３ｃをハイレベルにドライブした方が好ましい。
【０１３８】
［３．実施の形態２にかかるリムーバブルシステムの構成及び動作］
［３−１．構成］
図１１は、図８に示すＬＶ−Ｉホスト装置８００及びＬＶ−Ｉスレーブ装置８２０より構成される実施の形態１のリムーバブルシステムにおいて、実施の形態１とは異なる別の電源起動後の動作について説明した図である。
【０１３９】
［３−２．詳細動作］
以下、図８および図１１を用いて、ＬＶ−Ｉホスト装置８００にＬＶ−Ｉスレーブ装置８２０が接続されたときの動作について、主として実施の形態１との相違点について説明する。
【０１４０】
本実施の形態におけるＬＶ−Ｉスレーブ装置８２０においては、電源供給前はＤＡＴ０ライン８１３ａ、ＤＡＴ１ライン８１３ｂ、ＤＡＴ２ライン８１３ｃ、ＤＡＴ３ライン８１３ｄ、ＣＬＫライン８１１、ＣＭＤライン８１２は、すべてＨｉ−Ｚ状態となっている。
【０１４１】
次に、ＬＶ−Ｉホスト装置８００がＬＶ−Ｉで初期化しようとするとき、ＬＶ−Ｉホスト装置８００は、ＤＡＴ２ライン８１３ｃを図示していないＬＶ−Ｉホスト装置８００内のプルダウン抵抗で０Ｖにプルダウンした上で、Ｈｉ−Ｚ状態とする。これにより、ＤＡＴ２ライン８１３ｃはローレベルに遷移する。
【０１４２】
また、ＬＶ−Ｉホスト装置８００は、ＤＡＴ０ライン８１３ａ、ＤＡＴ１ライン８１３ｂ、ＤＡＴ３ライン８１３ｄ、ＣＭＤライン８１２を図示していないＬＶ−Ｉホスト装置８００内のプルアップ抵抗で所定の電圧にプルアップした上で、ローレベルにドライブする。これにより、これらの信号はローレベルとなる。なお、プルアップされる信号の電圧は、ＬＶ−Ｉ半導体チップ８０２の入力信号耐圧の上限を超えてはならない。本実施の形態では、ＬＶ−Ｉホスト装置８００によりこれらの信号が１．８Ｖにプルアップされるものとする。
【０１４３】
さらに、ＬＶ−Ｉホスト装置８００は、ＣＬＫライン８１１をローレベルにドライブする。
【０１４４】
ＬＶ−Ｉホスト装置８００は、ＶＤＤ１ライン８１０を介して３．３Ｖ電源をＬＶ−Ｉスレーブ装置８２０に供給する。そして、ＬＶ−Ｉホスト装置８００からの電源出力ＶＤＤ１が３．３Ｖに安定してから１ｍｓ以上経過した後、ＬＶ−Ｉホスト装置８００は、ＣＬＫライン８１１を１．８Ｖのハイレベルにドライブする（１１０１）。なお、ＶＤＤ１安定後ＣＬＫライン８１１を短時間ハイレベルにするまでの時間１ｍｓ以上の規定は一例であり、他の数値であっても構わない。
【０１４５】
その後、ＬＶ−Ｉホスト装置８００は、１５μｓ以上経過後ＣＬＫライン８１１を再びローレベルにドライブする（１１０２）。これは、レガシーホスト装置１００が起動直後に供給するクロック信号の最低周波数が１００ｋＨｚであることから、クロック信号の最長ハイレベル継続時間は５μｓである。よって、ＬＶ−Ｉホスト装置８００が起動直後にＣＬＫライン８１１をハイレベルにする時間が５μｓより十分長ければ、ＬＶ−Ｉスレーブ装置８２０は、レガシーＩ／Ｆの初期化と識別が可能となる。
【０１４６】
ＬＶ−Ｉスレーブ装置８２０内のスレーブ装置Ｉ／Ｆ部８２４が、ＣＬＫライン８１１がローレベルから１．８Ｖのハイレベルに遷移し１５μｓ以上経過して１．８Ｖのハイレベルからローレベルに遷移したこと、かつタイミング１１０１および１１０２においてすべてのＤＡＴライン８１３およびＣＭＤライン８１２がローレベルであることを検知したとき、ＬＶ−Ｉによる初期化であると認識し、ＬＶ−Ｉスレーブ装置８２０は、Ｉ／Ｆ制御部８２５に通知する。このとき、ＬＶ−Ｉスレーブ装置８２０は、電源切り換え期間１１０３に入る。
【０１４７】
その後の動作は第１の実施の形態と同様である。
【０１４８】
［３−３．効果］
本発明の実施の形態２によれば、ＬＶ−Ｉホスト装置８００は、ＤＡＴ１ライン８１３ｂではなく、ＣＬＫライン８１１を介して１．８Ｖのハイレベルにドライブした後短時間でローレベルにドライブすることで、ＬＶ−Ｉ  Ｉ／Ｆによる初期化の開始をＬＶ−Ｉスレーブ装置８２０に通知することができる。このとき、ＬＶ−Ｉスレーブ装置８２０は、第１の実施の形態と同様、スレーブ装置Ｉ／Ｆ部８２４に供給する電源を３．３Ｖから１．８Ｖに切り換えてからＤＡＴ２ライン８１３ｃをハイレベルにドライブする。
【０１４９】
またＬＶ−Ｉホスト装置８００は、少なくともＬＶ−Ｉスレーブ装置８２０がＤＡＴ２ライン８１３ｃをハイレベルにドライブするまでは、ＣＭＤライン８１２ならびにすべてのＤＡＴライン８１３をローレベルとしている。このことから、ＬＶ−Ｉスレーブ装置８２０は、電源起動後にＣＬＫライン１２１２がローレベルから１．８Ｖのハイレベルに変化したタイミング（１１０１）、ならびに再びローレベルに変化したタイミング（１１０２）で、ＣＭＤライン８１２およびすべてのＤＡＴライン８１３がローレベルであることを確認することで、接続されているホスト装置がＬＶ−Ｉホスト装置であることを確実に検知することができ、レガシーＩ／Ｆを併せ持つＬＶ−Ｉスレーブ装置８２０が誤って３．３Ｖ信号をＬＶ−Ｉホスト装置８００に出力することを防止できる。
【０１５０】
［４．実施の形態３にかかるリムーバブルシステムの構成及び動作］
［４−１．構成］
図１２は、本発明のＬＶ−Ｉホスト装置１２００に抜き差し可能なＬＶ−Ｉスレーブ装置１２２０が接続されたリムーバブルシステムの構成について説明したブロック図である。
【０１５１】
図１２に示すように、ＬＶ−Ｉホスト装置１２００は、少なくとも第１電源供給部１２０１、第２電源供給部１２０２、ＬＶ−Ｉ半導体チップ１２０３を備えている。そして、ＬＶ−Ｉ半導体チップ１２０３は、ホスト装置Ｉ／Ｆ部１２０４、Ｉ／Ｆ制御部１２０５を備えている。なおＬＶ−Ｉホスト装置１２００のＬＶ−Ｉ半導体チップ１２０３の入力信号耐圧の上限は１．８Ｖである。ＬＶ−Ｉホスト装置１２００と、ＬＶ−Ｉスレーブ装置１２２０とは、機械的に接続される。また、ＬＶ−Ｉホスト装置１２００は、図４で説明したリムーバブルシステムと同様、ＶＤＤ１ライン１２１０及びＶＤＤ２ライン１２１１を介して、ＬＶ−Ｉスレーブ装置１２２０と電気的に接続される。
【０１５２】
ＬＶ−Ｉスレーブ装置１２２０は、少なくともＬＶ−Ｉ半導体チップ１２２１、バックエンドモジュール１２２５を備えている。そして、ＬＶ−Ｉ半導体チップ１２２１は、少なくともＳＷ１２２２、スレーブ装置Ｉ／Ｆ部１２２３、Ｉ／Ｆ制御部１２２４を備えている。なお、ＳＷ１２２２は、スレーブ装置Ｉ／Ｆ部１２２３の内部、もしくはＬＶ−Ｉ半導体チップ１２２１の外部に配置することも可能である。
【０１５３】
ホスト装置Ｉ／Ｆ部１２０４と、スレーブ装置Ｉ／Ｆ部１２２３とは、図８で説明したリムーバブルシステムと同様、ＣＬＫライン１２１２、ＣＭＤライン１２１３、ＤＡＴライン１２１４を介して、信号通信を行う。なお、ＤＡＴライン１２１４は、ＤＡＴ０ライン１２１４ａ、ＤＡＴ１ライン１２１４ｂ、ＤＡＴ２ライン１２１４ｃ、ＤＡＴ３ライン１２１４ｄの４本の信号線からなる。
【０１５４】
実施の形態１のＬＶ−Ｉホスト装置８００及びＬＶ−Ｉスレーブ装置８２０はＶＤＤ２端子を有していないが、本実施の形態のＬＶ−Ｉホスト装置８００及びＬＶ−Ｉスレーブ装置８２０は、いずれもＶＤＤ２端子を有しているところが異なる。
【０１５５】
図１３は本実施の形態において、ＬＶ−Ｉホスト装置１２００及びＬＶ−Ｉスレーブ装置１２２０より構成されるリムーバブルシステムにおける、電源起動後の動作について説明した図である。
【０１５６】
［４−２．詳細動作］
以下、図１２と図１３を用いて、ＬＶ−Ｉホスト装置１２００にＬＶ−Ｉスレーブ装置１２２０が接続されたときの動作について、実施の形態１と異なる部分について説明する。
【０１５７】
電源起動時、ＬＶ−Ｉホスト装置１２００の第１電源供給部１２０１から３．３Ｖ電源が、ＶＤＤ１ライン１２１０を介してＬＶ−Ｉスレーブ装置１２２０に供給される。加えて、ＬＶ−Ｉホスト装置１２００の第２電源供給部１２０２から１．８Ｖ電源が、ＬＶ−Ｉホスト装置１２００のＬＶ−Ｉ半導体チップ１２０３及びホスト装置Ｉ／Ｆ部１２０４に、さらにＶＤＤ２ライン１２１１を介してＬＶ−Ｉスレーブ装置１２２０に供給される。
【０１５８】
ＬＶ−Ｉ半導体チップ１２０３は、供給された１．８Ｖ電源を、ＬＶ−Ｉ半導体チップ１２０３内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。また、上記１．８Ｖ電源は、ホスト装置Ｉ／Ｆ部１２０４にも供給される。これにより、ホスト装置Ｉ／Ｆ部１２０４から出力されるＣＬＫライン１２１２、ＣＭＤライン１２１３、及びＤＡＴライン１２１４の信号電圧は１．８Ｖとなる。
【０１５９】
一方、ＶＤＤ１ライン１２１０を介してＬＶ−Ｉスレーブ装置１２２０に供給された３．３Ｖ電源は、ＬＶ−Ｉ半導体チップ１２２１内のＳＷ１２２２とバックエンドモジュール１２２５に供給される。加えてＶＤＤ２ライン１２１１を介してＬＶ−Ｉホスト装置１２００より供給された１．８Ｖ電源は、ＬＶ−Ｉ半導体チップ１２２１及びＳＷ１２２２に供給される。ＬＶ−Ｉ半導体チップ１２２１は、供給された１．８Ｖ電源を、ＬＶ−Ｉ半導体チップ１２２１内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。なお、ＬＶ−Ｉ半導体チップ１２２１への供給電源は、ＶＤＤ１ライン１２１０を介して供給される３．３Ｖ電源でもよい。
【０１６０】
電源起動直後、ＳＷ１２２２を介してスレーブ装置Ｉ／Ｆ部１２２３に供給される電源は３．３Ｖである。
【０１６１】
図１３において、図９と同様ＬＶ−Ｉホスト装置１２００がＬＶ−Ｉで初期化しようとするとき、ＤＡＴ２ライン１２１４ｃはＨｉ−Ｚ状態とした上でプルダウンし、ＣＬＫライン１２１２、ＣＭＤライン１２１３、ＤＡＴ０ライン１２１４ａ、ＤＡＴ１ライン１２１４ｂ、ＤＡＴ３ライン１２１４ｄはプルアップした上でローレベルにドライブする。そして、ＬＶ−Ｉホスト装置１２００は、ＶＤＤ１ライン１２１０を介して３．３Ｖ電源を、ＶＤＤ２ライン１２１１を介して１．８Ｖ電源をＬＶ−Ｉスレーブ装置１２２０に供給する。そして、ＬＶ−Ｉホスト装置１２００からの電源出力ＶＤＤ１が３．３Ｖに安定してから１ｍｓ以上経過した後、ＬＶ−Ｉホスト装置１２００はＤＡＴ１ライン１２１４ｂを１．８Ｖのハイレベルにドライブし（９０１）、短時間（例えば１０μｓ）以内にＤＡＴ１ライン１２１４ｂを再びローレベルにドライブする（９０２）。
【０１６２】
スレーブ装置Ｉ／Ｆ部１２２３が、ＤＡＴ１ライン１２１４ｂがローレベルからハイレベルに遷移し、その後ハイレベルからローレベルに遷移したことを検知したとき、ＳＷ１２２２に対して切り換えを指示し、１．８Ｖ電源がスレーブ装置Ｉ／Ｆ部１２２３に供給されるようにする。
【０１６３】
その後、第１の実施の形態と同様、スレーブ装置Ｉ／Ｆ部８２４は、ＤＡＴ２ライン１２１４ｃを１．８Ｖのハイレベルにドライブ（９０４）することで、ＬＶ−Ｉホスト装置１２００に対してＬＶ−Ｉ初期化を受け入れ可能であることを通知する。９０４以降の動作は、第１の実施の形態と同様である。
【０１６４】
［４−３．効果］
本発明の実施の形態３によれば、実施の形態１に対して、ＬＶ−Ｉホスト装置１２００が１．８Ｖ電源であるＶＤＤ２をＬＶ−Ｉスレーブ装置１２２０に供給するという構成を追加しても、同様の効果が得られることが分かる。
【０１６５】
また、実施の形態３では、実施の形態１におけるレギュレータ８０３及び８２２が不要である点が特徴の一つである。これにより、実施の形態３は、第１の実施の形態で必要であった電源切り換え期間９０３をほぼゼロにすることができ、ＬＶ−Ｉ初期化時間を短縮できる効果を有する。また、上記特徴は、ＬＶ−Ｉホスト装置１２００及びＬＶ−Ｉスレーブ装置１２２０双方でレギュレータを起動させることに伴う電力消費を削減することができる。これにより、特にＬＶ−Ｉホスト装置がバッテリーにより駆動するモバイル型リムーバブルシステムにおいて、継続動作時間を長くすることができるなどの効果を有する。
【０１６６】
なお、本実施の形態においては、実施の形態１と同様、ＬＶ−Ｉホスト装置１２００は、ＤＡＴ１ライン１２１４ｂを１．８Ｖのハイレベルにドライブし、その後再びローレベルにドライブする制御を実施していた。これに代えて、実施の形態２と同様、ＬＶ−Ｉホスト装置１２００は、ＣＬＫライン１２１２を１．８Ｖのハイレベルにドライブし、その後再びローレベルにドライブする制御を行い、ＬＶ−Ｉスレーブ装置１２２０がこの変化を検知する方法をとってもよい。また、実施の形態２と同様に、ＬＶ−Ｉスレーブ装置１２２０は、電源起動直後にＣＬＫライン１２１２がローレベルから１．８Ｖのハイレベルに変化したタイミング、ならびに再びローレベルに変化したタイミングでＣＭＤライン１２１３およびすべてのＤＡＴライン１２１４がローレベルであることを確認することで、接続されているホスト装置がＬＶ−Ｉホスト装置であることを確実に検知することができる。
【０１６７】
［５．実施の形態４にかかるリムーバブルシステムの構成及び動作］
実施の形態４以降に記載のＬＶ−Ｉホスト装置及びＬＶ−Ｉスレーブ装置は、原則として実施の形態１に記載した内容に基づいて動作するものとして説明する。
【０１６８】
［５−１．構成］
図１４は、本発明のＬＶ−Ｉホスト装置８００に抜き差し可能なレガシースレーブ装置１２０が接続されたリムーバブルシステムの構成について説明したブロック図である。ＬＶ−Ｉホスト装置８００、及びレガシースレーブ装置１２０の構成は、これまで説明した内容と同じである。
【０１６９】
ＬＶ−Ｉホスト装置８００と、レガシースレーブ装置１２０とは、機械的に接続される。また、ＬＶ−Ｉホスト装置８００は、ＶＤＤ１ライン１４１０で電気的に接続される。
【０１７０】
ホスト装置Ｉ／Ｆ部８０４と、スレーブ装置Ｉ／Ｆ部１２４とは、ＣＬＫライン１４１１、ＣＭＤライン１４１２、ＤＡＴライン１４１３を介して、信号通信を行う。なお、ＤＡＴライン１４１３は、ＤＡＴ０ライン１４１３ａ、ＤＡＴ１ライン１４１３ｂ、ＤＡＴ２ライン１４１３ｃ、ＤＡＴ３ライン１４１３ｄの４本の信号線からなる。
【０１７１】
図１５は、本実施の形態において、ＬＶ−Ｉホスト装置８００及びレガシースレーブ装置１２０より構成されるリムーバブルシステムにおける、電源起動後の動作について説明した図である。
【０１７２】
［５−２．詳細動作］
以下、図１４と図１５を用いて、ＬＶ−Ｉホスト装置８００にレガシースレーブ装置１２０が接続されたときの動作について説明する。
【０１７３】
ＶＤＤ１ライン１４１０を介してレガシースレーブ装置１２０に供給された３．３Ｖ電源は、レガシーＩ／Ｆ半導体チップ１２１及びバックエンドモジュール１２６に供給され、動作可能な状態となる。
【０１７４】
実施の形態１と同様、ＬＶ−Ｉホスト装置８００は、ＤＡＴ２ライン１４１３ｃをＨｉ−Ｚ状態とした上でプルダウンし、ＣＬＫライン１４１１、ＣＭＤライン１４１２、ＤＡＴ０ライン１４１３ａ、ＤＡＴ１ライン１４１３ｂ、ＤＡＴ３ライン１４１３ｄはプルアップした上でローレベルにドライブする。そして、ＬＶ−Ｉホスト装置８００は、ＶＤＤ１ライン１４１０を介して３．３Ｖ電源を供給する。スレーブＩ／Ｆ装置１２４には、ＳＷ１２３を介して３．３Ｖ電源が供給される。
【０１７５】
そして、ＬＶ−Ｉホスト装置８００からの電源出力ＶＤＤ１が３．３Ｖに安定してから１ｍｓ以上経過した後、ＬＶ−Ｉホスト装置８００は、ＤＡＴ１ライン１４１３ｂを１．８Ｖのハイレベルにドライブし（１５０１）、短時間（例えば１０μｓ）以内にＤＡＴ１ライン１４１３ｂを再びローレベルにドライブする（１５０２）。
【０１７６】
しかしながら、レガシースレーブ装置１２０は、ＬＶ−Ｉホスト装置８００が上記操作を実施しても、上記がＬＶ−Ｉ初期化開始の通知であることを認識できない。従って、レガシースレーブ装置１２０は、ＬＶ−Ｉスレーブ装置８２０のように、タイミング１５０２から５ｍｓ以内にＤＡＴ２ライン１４１３ｃをハイレベルにドライブすることはない。
【０１７７】
従って、本実施の形態におけるＬＶ−Ｉホスト装置８００は、タイミング１５０２から５ｍｓ以上経過してもＤＡＴ２ライン１４１３ｃがハイレベルにならないことを検知（１５０３）したら、接続されているスレーブ装置がＬＶ−Ｉスレーブ装置８２０ではない、すなわち、ＬＶ−Ｉ  Ｉ／Ｆをサポートしていないと判定し、ＶＤＤ１ライン１４１０を介した３．３Ｖ電源の供給を停止する（１５０４）。これにより、ＬＶ−Ｉホスト装置８００は、ＬＶ−Ｉ  Ｉ／Ｆでの初期化を実行せず、処理中止となる。
【０１７８】
［５−３．効果］
本発明の実施の形態４によれば、レガシースレーブ装置１２０は初期化の過程でＤＡＴ１ライン１４１３ｂがローレベルからハイレベルへ、そして再びハイレベルからローレベルへの遷移を検知することはなく、かつＤＡＴ２ライン１４１３ｃをハイレベルにドライブすることはない。よってＬＶ−Ｉホスト装置８００は、ＤＡＴ２ライン１４１３ｃをモニタし、所定の時間までにハイレベルになることを検知しなければ、接続されているスレーブ装置はＬＶ−Ｉ  Ｉ／Ｆに対応していないことを検知し、以降の初期化プロセスを実施しない。これにより、ＬＶ−Ｉスレーブ装置８２０でないスレーブ装置から、３．３Ｖの高電圧信号がＬＶ−Ｉホスト装置８００に供給されることはないので、入力信号耐圧の上限が１．８Ｖであるホスト装置Ｉ／Ｆ部８０４が破壊されることはない。
【０１７９】
なお、本実施の形態におけるＬＶ−Ｉホスト装置が実施の形態３のようにＶＤＤ２を介して１．８Ｖ電源を供給する機能を有する場合であっても、レガシースレーブ装置１２０はＶＤＤ２の供給を受ける端子を有さないため、同様の結果が得られる。
【０１８０】
［６．実施の形態５にかかるリムーバブルシステムの構成及び動作］
［６−１．構成］
図１６は、本発明のＬＶ−Ｉホスト装置８００に抜き差し可能なＵＨＳ−ＩＩスレーブ装置４２０が接続されたリムーバブルシステムの構成について説明したブロック図である。ＬＶ−Ｉホスト装置８００、及びＵＨＳ−ＩＩスレーブ装置４２０の構成は、これまで説明した内容と同じである。
【０１８１】
ＬＶ−Ｉホスト装置８００と、ＵＨＳ−ＩＩスレーブ装置４２０とは、機械的に接続される。また、ＬＶ−Ｉホスト装置８００は、ＶＤＤ１ライン１４１０を介して、ＵＨＳ−ＩＩスレーブ装置４２０と電気的に接続される。
【０１８２】
ホスト装置Ｉ／Ｆ部８０４と、スレーブ装置Ｉ／Ｆ部４２３とは、ＣＬＫライン１６１１、ＣＭＤライン１５１２、ＤＡＴライン１６１３を介して、信号通信を行う。なおＤＡＴライン１６１３は、ＤＡＴ０ライン１６１３ａ、ＤＡＴ１ライン１６１３ｂ、ＤＡＴ２ライン１６１３ｃ、ＤＡＴ３ライン１６１３ｄの４本の信号線からなる。
【０１８３】
図１７は、ＬＶ−Ｉホスト装置８００及びＵＨＳ−ＩＩスレーブ装置４２０より構成されるリムーバブルシステムにおける、電源起動後の動作について説明した図である。
【０１８４】
［６−２．詳細動作］
以下、図１６と図１７を用いて、ＬＶ−Ｉホスト装置８００にＵＨＳ−ＩＩスレーブ装置４２０が接続されたときの動作について説明する。
【０１８５】
電源起動時、ＬＶ−Ｉホスト装置８００の電源供給部８０１から３．３Ｖ電源が、ＶＤＤ１ライン８１０を介してＵＨＳ−ＩＩスレーブ装置４２０に供給される。
【０１８６】
一方、ＬＶ−Ｉホスト装置８００は、ＶＤＤ２を供給しないので、ＵＨＳ−ＩＩスレーブ装置４２０内のＵＨＳ−ＩＩ半導体チップ４２１にはＶＤＤ２が供給されない。
【０１８７】
このとき、ＵＨＳ−ＩＩスレーブ装置４２０はＶＤＤ１ライン１６１０を介して供給された３．３Ｖ電源をＵＨＳ−ＩＩ半導体チップ４２１、レギュレータ４２５およびＳＷ４２６に供給する。そして、ＶＤＤ１供給直後、ＳＷ４２６は、ＶＤＤ１ライン１６１０を介して直接供給された３．３Ｖ電源をスレーブ装置Ｉ／Ｆ部４２３に供給する。
【０１８８】
電源が供給されていない状態で半導体チップに信号を供給すると、半導体チップに悪影響を及ぼすためＵＨＳ−ＩＩ半導体チップ４２１にＶＤＤ２が供給されないときは、ＶＤＤ１を供給することで上記事態を回避する。
【０１８９】
電源起動時、ＤＡＴ１ライン１６１３ｂ、ＤＡＴ２ライン１６１３ｃは、ＬＶ−Ｉホスト装置８００及びＵＨＳ−ＩＩスレーブ装置４２０双方でＨｉ−Ｚ状態となっている。よって、図示していないプルアップ抵抗により各信号線はハイレベルとなる。
【０１９０】
ＬＶ−Ｉホスト装置８００からの電源出力がＶＤＤ１＝３．３Ｖに安定してから１ｍｓ以上経過した後、ＬＶ−Ｉホスト装置８００は、ＣＬＫライン１４１１を介して１．８Ｖシングルエンド方式のクロック、及びＤＡＴ１ライン１４１３ｂを介してローレベルの信号をＵＨＳ−ＩＩスレーブ装置４２０に送信する。
【０１９１】
実施の形態４で説明したレガシースレーブ装置１２０と同様に、ＵＨＳ−ＩＩスレーブ装置４２０も、ＬＶ−Ｉホスト装置８００がＤＡＴ１ライン１６１３ｂを１．８Ｖのハイレベルにドライブし（１７０１）、短時間（例えば１０μｓ）以内にＤＡＴ１ライン１６１３ｂを再びローレベルにドライブ（１７０２）しても、上記がＬＶ−Ｉ初期化開始の通知であることを認識できない。従って、ＵＨＳ−ＩＩスレーブ装置４２０は、ＬＶ−Ｉスレーブ装置８２０のように、タイミング１７０２から５ｍｓ以内にＤＡＴ２ライン１６１３ｃをハイレベルにドライブすることはない。
【０１９２】
従って、本実施の形態におけるＬＶ−Ｉホスト装置８００も、タイミング１７０２から５ｍｓ以上経過してもＤＡＴ２ライン１６１３ｃがハイレベルにならないことを検知（１７０３）したら、接続されているスレーブ装置がＬＶ−Ｉスレーブ装置８２０ではない、すなわち、ＬＶ−Ｉ  Ｉ／Ｆをサポートしていないと判定し、ＶＤＤ１ライン１６１０を介した３．３Ｖ電源の供給を停止する（１７０４）。これにより、ＬＶ−Ｉホスト装置８００は、ＬＶ−Ｉ  Ｉ／Ｆでの初期化を実行せず、処理中止となる。
【０１９３】
［６−３．効果］
本発明の実施の形態５によれば、実施の形態４と同様、ＬＶ−Ｉホスト装置８００は、ＤＡＴ２ライン１６１３ｃが所定の時間経過してもハイレベルになることを検知しないので、接続されているスレーブ装置はＬＶ−Ｉ  Ｉ／Ｆに対応していないことを検知し、以降の初期化プロセスを実施しない。これにより、ＬＶ−Ｉスレーブ装置８２０でないスレーブ装置から、３．３Ｖの高電圧信号がＬＶ−Ｉホスト装置８００に供給されることはないので、入力信号耐圧の上限が１．８Ｖであるホスト装置Ｉ／Ｆ部８０４が破壊されることはない。
【０１９４】
［７．実施の形態６にかかるリムーバブルシステムの構成及び動作］
［７−１．構成］
図１８は、レガシーホスト装置１００に抜き差し可能な本発明のＬＶ−Ｉスレーブ装置８２０が接続されたリムーバブルシステムの構成について説明したブロック図である。レガシーホスト装置１００、及びＬＶ−Ｉスレーブ装置８２０の構成は、これまで説明した内容と同じである。なお、本実施の形態のＬＶ−Ｉスレーブ装置８２０は、レガシーＩ／Ｆをサポートしているものとする。従って、ＬＶ−Ｉスレーブ装置８２０のスレーブ装置Ｉ／Ｆ部８２４の入力信号耐圧の上限は３．３Ｖである。
【０１９５】
レガシーホスト装置１００と、ＬＶ−Ｉスレーブ装置８２０とは、機械的に接続される。また、レガシーホスト装置１００は、３．３Ｖ電源ラインであるＶＤＤ１ライン１８１０を介して、ＬＶ−Ｉスレーブ装置８２０と電気的に接続される。
【０１９６】
ホスト装置Ｉ／Ｆ部１０５と、スレーブ装置Ｉ／Ｆ部８２４とは、ＣＬＫライン１８１１、ＣＭＤライン１８１２、ＤＡＴライン１８１３を介して、信号通信を行う。なお、ＤＡＴライン１８１３は、ＤＡＴ０ライン１８１３ａ、ＤＡＴ１ライン１８１３ｂ、ＤＡＴ２ライン１８１３ｃ、ＤＡＴ３ライン１８１３ｄの４本の信号線からなる。
【０１９７】
図１９は、レガシーホスト装置１００及びＬＶ−Ｉスレーブ装置８２０より構成されるリムーバブルシステムにおける、電源起動後の動作について説明した図である。
【０１９８】
［７−２．詳細動作］
以下図１８と図１９を用いて、レガシーホスト装置１００にＬＶ−Ｉスレーブ装置８２０が接続されたときの動作について説明する。
【０１９９】
前述したように、レガシーホスト装置１００は、スレーブ装置が装着されていない状態で各信号線がフローティング状態になることを回避するため、ＣＭＤライン１８１２、及びすべてのＤＡＴライン１８１３を、図示していないプルアップ抵抗で、所定の電圧（通常３．３Ｖ）にプルアップした上で、ＣＭＤライン１８１２、及びＤＡＴライン１８１３の各端子をＨｉ−Ｚ状態にする。これにより、上記信号線はハイレベルに遷移する（１９００）。
【０２００】
なお、レガシーホスト装置１００によっては、各ＤＡＴライン１８１３をプルアップするタイミングが電源起動後になる場合がある。その場合であっても、［１−２］で説明したレガシースレーブ装置１２０と同様に、本実施の形態におけるＬＶ−Ｉスレーブ装置８２０内でも、ＤＡＴ３ライン１８１３ｄを起動直後にプルアップする。このとき、ＤＡＴ３ライン１８１３ｄはレガシー初期化の場合、起動直後にプルアップし、ハイレベルに遷移する。そのため、ＬＶ−Ｉスレーブ装置８２０は、ＤＡＴ３ライン１８１３ｄも合わせて検知することで、レガシーＩ／Ｆ（ハイレベルの場合）とＬＶ−Ｉ  Ｉ／Ｆの場合（ローレベルの場合）とを識別することが可能である（ＵＨＳ−ＩＩ  Ｉ／ＦはＤＡＴ１ライン１８１３ｂが常にローレベルであることから、レガシーＩ／Ｆ、ＬＶ−Ｉ  Ｉ／Ｆと識別可能）。
【０２０１】
電源起動後、ホスト装置Ｉ／Ｆ部１０５は、ＳＷ１０４を介して電源供給部１０１から供給される３．３Ｖ（高電圧）電源により、３．３Ｖ信号のシングルエンド方式のクロックを生成する。そして、電源供給部１０１からの電源出力が３．３Ｖに安定してから１ｍｓ以上経過した後、ホスト装置Ｉ／Ｆ部１０５はクロックをスレーブ装置Ｉ／Ｆ部８２４に供給する（１９０１）。
【０２０２】
ところで、レガシーホスト装置１００は、ＬＶ−Ｉホスト装置８００と異なり、ＤＡＴ１ライン１８１３ｂをローレベルから（１．８Ｖの）ハイレベルにドライブし、短時間（例えば１０μｓ）以内に再びローレベルにドライブすることはない。上記によりＬＶ−Ｉスレーブ装置８２０からするとＤＡＴ１ライン１８１３ｂは、ハイレベルのまま変化しないように見える。ＬＶ−Ｉスレーブ装置８２０は、少なくともＤＡＴ１ライン１８１３ｂのハイレベルからローレベルへの遷移を検知しない限り、ＤＡＴ２ラインをハイレベルにドライブすることはない。
【０２０３】
一方、レガシーホスト装置１００も、ＤＡＴ２ライン１８１３ｃの変化に関わらず、クロックを供給して所定の時間経過後、リセットコマンド１９０３、Ｉ／Ｆ条件チェックコマンド１９０４ａを発行してレガシーＩ／Ｆでの初期化を継続する。ここでは、ＬＶ−Ｉスレーブ装置８２０はレガシーＩ／Ｆにも対応しているので、Ｉ／Ｆ制御部８２５は、Ｉ／Ｆ条件チェックコマンド１９０４ａの内容を確認した上で、対応するレスポンス１９０４ｂを生成し、ＣＭＤライン１８１２を介してレガシーホスト装置１００に返送する。この過程の後、レガシーホスト装置１００およびＬＶ−Ｉスレーブ装置８２０との間で、レガシーインターフェイスでの初期化、及びデータ１９０５のやり取りが実施される。
【０２０４】
［７−３．効果］
本発明の実施の形態６によれば、レガシーホスト装置１００にＬＶ−Ｉスレーブ装置８２０が接続されたとき、レガシーホスト装置１００は、起動後にＤＡＴ１ライン１８１３ｂをハイレベルからローレベルにドライブしない。これにより、ＬＶ−Ｉスレーブ装置８２０は、ＤＡＴ１ライン１８１３ｂがハイレベルからローレベルに遷移しないことからＬＶ−Ｉ  Ｉ／Ｆの初期化ではないと判定し、ＤＡＴ２ライン１８１３ｃをハイレベルにドライブしない。
【０２０５】
その後、レガシーホスト装置１００はレガシーＩ／Ｆの初期化を開始するが、本実施の形態のＬＶ−Ｉスレーブ装置８２０はレガシーＩ／Ｆをサポートしているため、結果的にレガシーインターフェイスでの初期化には成功する。
【０２０６】
本実施の形態で説明したように、ＬＶ−Ｉスレーブ装置は、レガシーホスト装置に接続されてレガシー初期化が行われる可能性がある。その際、スレーブ装置Ｉ／Ｆ部８２４に供給される電源の初期値が１．８Ｖとすると、ホスト装置がレガシー初期化を意図していることを検知してもスレーブ装置Ｉ／Ｆ部８２４に供給される電源を３．３Ｖに切り換えることが時間の制約上困難である。従って、実施の形態１で説明したように、スレーブ装置Ｉ／Ｆ部８２４に供給される電源の初期値は３．３Ｖとし、ＬＶ−Ｉ初期化であることを検知した際に、１．８Ｖ電源に切り換える方法をとることが必要である。
【０２０７】
なお、本実施の形態では、ＬＶ−Ｉスレーブ装置８２０がレガシーＩ／Ｆもサポートしていると仮定して説明したが、サポートしていない場合でも同様に成立する。
【０２０８】
図２０のように、レガシーＩ／ＦをサポートしていないＬＶ−Ｉスレーブ装置８２０は、Ｉ／Ｆ条件チェックコマンド１９０４ａの内容を確認したとき、対応するレスポンス１９０４ｂを送信しない。レガシーホスト装置１００は、Ｉ／Ｆ条件チェックコマンド１９０４ａ送信後、所定の時間経過してもレスポンス１９０４ｂを受信できなかったとき、スレーブ装置がレガシーＩ／Ｆをサポートしていないと判断し、以降の処理を中止する。
【０２０９】
ただしこの場合、レガシーホスト装置１００から事前の確認なくＬＶ−Ｉスレーブ装置８２０に対して３．３Ｖ信号が供給されるため、たとえＬＶ−Ｉスレーブ装置８２０がレガシーＩ／Ｆをサポートしていない場合であっても、少なくともスレーブ装置Ｉ／Ｆ部８２４の入力信号耐圧の上限は３．３Ｖである必要がある。
【０２１０】
なお、本実施の形態におけるＬＶ−Ｉスレーブ装置が実施の形態３のようにＶＤＤ２を介して１．８Ｖ電源の供給を受ける機能を有する場合であっても、レガシーホスト装置１００はＶＤＤ２を供給する端子を有さないため、同様の結果が得られる。
【０２１１】
［８．実施の形態７にかかるリムーバブルシステムの構成及び動作］
［８−１．構成］
図２１は、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００に抜き差し可能な本発明のＬＶ−Ｉスレーブ装置８２０が接続されたリムーバブルシステムの構成について説明したブロック図である。
【０２１２】
ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、これまで説明したＵＨＳ−ＩＩホスト装置４００及びＬＶ−Ｉホスト装置８００の機能を兼ね備えたホスト装置である。すなわち、ＵＨＳ−ＩＩ／ＬＶ−Ｉ半導体チップ２１０３は、ＵＨＳ−ＩＩ半導体チップ４０３およびＬＶ−Ｉ半導体チップ８０２の機能の双方を具備している。また、ＬＶ−Ｉスレーブ装置８２０の構成は、これまで説明した内容と同じである。ここで、ＲＣＬＫライン２１１２はＤＡＴ０ライン２１１６ａ、ＤＡＴ１ライン２１１６ｂから構成される。またＵＨＳ−ＩＩ  Ｉ／Ｆにおいて未使用の信号線は、ＤＡＴ２ライン２１１６ｃ、ＤＡＴ３ライン２１１６ｄ、ＣＭＤライン２１１７、ＣＬＫライン２１１８である。なお、本実施の形態のＬＶ−Ｉスレーブ装置８２０は、ＵＨＳ−ＩＩはサポートしていないものとする。
【０２１３】
ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００と、ＬＶ−Ｉスレーブ装置８２０とは、機械的に接続される。また、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、３．３Ｖ電源ラインであるＶＤＤ１ライン２１１０を介して、ＬＶ−Ｉスレーブ装置８２０と電気的に接続される。また、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、ＶＤＤ１ライン２１１０に加え、１．８Ｖ電源ラインであるＶＤＤ２ライン２１１１を有するが、ＬＶ−Ｉスレーブ装置８２０はＶＤＤ２ラインの端子を持たないので、ＶＤＤ２は供給されない。
【０２１４】
ホスト装置Ｉ／Ｆ部２１０５と、スレーブ装置Ｉ／Ｆ部８２４とは、ＲＣＬＫライン２１１２で接続されている。ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、Ｄ０ライン２１１３、Ｄ１ライン２１１４の端子を備えている。一方、ＬＶ−Ｉスレーブ装置８２０はＤ０ライン２１１３、Ｄ１ライン２１１４の端子を備えていないので、両者の間でＤ０ライン２１１３、Ｄ１ライン２１１４を用いた信号伝送は不可能である。
【０２１５】
また、ＤＡＴ２ライン２１１６ｃ、ＤＡＴ３ライン２１１６ｄ、ＣＭＤライン２１１７、及びＣＬＫライン２１１８はＵＨＳ−ＩＩでは使用しないが、前述の通りＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００もしくはＬＶ−Ｉスレーブ装置８２０がレガシーＩ／Ｆ、もしくはＬＶ−Ｉでも動作できるように、電気的には接続された状態となっている。
【０２１６】
図２２は、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００及びＬＶ−Ｉスレーブ装置８２０における、電源起動後のルーチンについて説明した図である。
【０２１７】
［８−２．詳細動作］
以下、図２１と図２２を用いて、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００にＬＶ−Ｉスレーブ装置８２０が接続されたときの動作について説明する。
【０２１８】
電源起動時、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は最初にＵＨＳ−ＩＩ初期化を試みる。そして、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００の第１電源供給部２１０１から３．３Ｖ電源が、ＶＤＤ１ライン２１１０を介してＬＶ−Ｉスレーブ装置８２０に供給される。また、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００の第２電源供給部２１０２から１．８Ｖ電源がＶＤＤ２ライン２１１１に対して出力される。
【０２１９】
ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００のＤＡＴ０ライン２１１６ａ、ＤＡＴ１ライン２１１６ｂ、ＤＡＴ２ライン２１１６ｃ、ＤＡＴ３ライン２１１６ｄ、ＣＭＤライン２１１７の５本の信号線の状態は定義されていない。すなわち、
（１）Ｈｉ−Ｚ状態で、プルアップ抵抗により結果的にハイレベルになっている
（２）Ｈｉ−Ｚ状態で、プルダウン抵抗により結果的にローレベルになっている
（３）ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００によりローレベルにドライブされている
（４）ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００によりハイレベルにドライブされている
のいずれかである。
【０２２０】
また、ＣＬＫライン２１１８については、プルアップ抵抗が存在しないため、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００により通常ローレベルに固定ドライブされている。
【０２２１】
図２１において、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、ＶＤＤ１ラインを介して３．３Ｖ電源を、ＬＶ−Ｉスレーブ装置８２０に供給する。一方前述のようにＬＶ−Ｉスレーブ装置８２０はＶＤＤ２ラインの端子を持たないので、ＶＤＤ２はＬＶ−Ｉスレーブ装置８２０に供給されない。
【０２２２】
さて、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、電源出力がともにＶＤＤ１＝３．３Ｖ、ＶＤＤ２＝１．８Ｖに安定してから１ｍｓ以上経過した後、特にＤＡＴ２ライン２１１６ｃのレベルをチェックすることはせず、ＲＣＬＫライン２１１２を介して差動リファレンスクロックを送信する。
【０２２３】
このとき、ＬＶ−Ｉスレーブ装置８２０は、ＤＡＴ１ライン２１１６ｂを介して差動リファレンスクロックを受信する。差動リファレンスクロックの振幅は−０．４Ｖから０．４Ｖであり、これは３．３Ｖ信号、１．８Ｖ信号いずれの場合においても常にローレベルと検知される。従ってＬＶ−Ｉスレーブ装置８２０は、ＵＨＳ−ＩＩ  Ｉ／ＦのＲＣＬＫを受信してもローレベルの信号と検知する。
【０２２４】
さて、本実施の形態において、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、ＳＴＢ．Ｌシンボル２ａを送信後、所定の時間（２００μｓ）経過してもＳＴＢ．Ｌシンボル２２０１ｂを受信できないので、ＵＨＳ−ＩＩ初期化不可能と判定する（ＵＨＳ−ＩＩ非サポート判定）。このとき、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、パワーサイクルを実行することなく、ＬＶ−Ｉ  Ｉ／Ｆの初期化を試みる。
【０２２５】
具体的には、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、Ｉ／Ｆ制御部２１０６の指示によりＲＣＬＫライン２１１２を介して送信していたＲＣＬＫの供給を停止し、レギュレータ２１０７を起動し、ホスト装置Ｉ／Ｆ部２１０５への電源供給元をＵＨＳ−ＩＩレギュレータ２１０４からレギュレータ２１０７に切り換えた上で、以下の操作を行う。
（１）ＤＡＴ２ライン２１１６ｃの端子をＨｉ−Ｚ状態とし、プルダウンする。
（２）ＤＡＴ０ライン２１１６ａ、ＤＡＴ１ライン２１１６ｂ、ＤＡＴ３ライン２１１６ｄ、ＣＭＤライン２１１７をプルアップした上で、ローレベルにドライブする。
（３）ＣＬＫライン２１１８はローレベルにドライブする。
【０２２６】
上記操作の後、１ｍｓ経過した後、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、ＤＡＴ１ライン２１１６ｂを１．８Ｖのハイレベルにドライブし（９０１）、短時間（例えば１０μｓ）以内にＤＡＴ１ライン２１１６ｂを再びローレベルにドライブする（９０２）。
【０２２７】
ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、スレーブ装置Ｉ／Ｆ部８２４が、ＤＡＴ１ライン２１１６ｂがローレベルからハイレベルに遷移し、その後ハイレベルからローレベルに遷移したことを検知したとき、スレーブ装置Ｉ／Ｆ部８２４への供給電源を切り換える。具体的にはＤＡＴ１ライン２１１６ｂがハイレベルからローレベルに遷移したことを検知したとき、Ｉ／Ｆ制御部８２５はレギュレータ８２２の起動指示を行い、さらにスレーブ装置Ｉ／Ｆ部８２４に供給する電源を３．３Ｖ電源から１．８Ｖ電源（レギュレータ８２２の出力）に切り換えるようＳＷ８２３に指示する。
【０２２８】
上記完了後、第１の実施の形態と同様、電源切り換え期間９０３以内にスレーブ装置Ｉ／Ｆ部８２４は、ＤＡＴ２ライン２１１６ｃを１．８Ｖのハイレベルにドライブ（９０４）することで、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００に対してＬＶ−Ｉ初期化を受け入れ可能であることを通知する。９０４以降の動作は、第１の実施の形態と同様である。
【０２２９】
［８−３．効果］
本発明の実施の形態７によれば、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００にＬＶ−Ｉスレーブ装置８２０が接続されたとき、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、最初にＵＨＳ−ＩＩでの初期化を試みるが、ＬＶ−Ｉスレーブ装置８２０がＵＨＳ−ＩＩ  Ｉ／Ｆをサポートしていないため初期化に失敗する。その後、ＲＣＬＫライン２１１２を介した差動リファレンスクロックの供給を停止した後、第１の実施の形態での説明した手順と同様の操作により、ＬＶ−Ｉ初期化を実行することができる。
【０２３０】
なお、最初のＵＨＳ−ＩＩ初期化のとき、ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、ＤＡＴ１ライン２１１６ｂを介して０．４Ｖ振幅の差動リファレンスクロックを送信する。しかし、このことは、ＬＶ−Ｉスレーブ装置８２０にとって常にローレベルの信号を受信していることと同等である。従って、ＬＶ−Ｉスレーブ装置８２０は、ＵＨＳ−ＩＩ初期化の最中に誤ってＬＶ−Ｉ初期化と誤認識することはない。そして、ＬＶ−Ｉスレーブ装置８２０がＤＡＴ１ライン２１１６ｂがハイレベルからローレベルに遷移することを検知するのはＬＶ−Ｉ初期化に切り換え後であるため、ＬＶ−Ｉスレーブ装置８２０は、ＬＶ−Ｉ初期化を正しく認識することができる。
【０２３１】
なお、本実施の形態では、ＬＶ−Ｉスレーブ装置８２０がＵＨＳ−ＩＩはサポートしていないと仮定して説明したが、サポートしている場合でも同様の効果が得られる。このとき、ＬＶ−Ｉスレーブ装置８２０は、ＶＤＤ２ライン２１１１、Ｄ０ライン２１１３及びＤ１ライン２１１４の端子を有する。ＶＤＤ２ライン２１１１を介して１．８Ｖ電源であるＶＤＤ２が供給されたＬＶ−Ｉスレーブ装置８２０は、Ｄ０ライン２１１３を介してＳＴＢ．Ｌシンボル２２０１ａを受信したとき、Ｄ１ライン２１１４を介してＳＴＢ．Ｌシンボル２２０１ｂを送信する。その後、所定の時間Ｔ以内にＳＴＢ．Ｌシンボル２２０１ｂを受信したＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置２１００は、ＵＨＳ−ＩＩ初期化を継続する（図２１）。
【０２３２】
なお、本実施の形態におけるホスト装置が、図４で説明したＵＨＳ−ＩＩホスト装置４００の場合、当該ホスト装置がＳＴＢ．Ｌシンボル２２０１ｂを受信できないときは、続けてＬＶ−Ｉ初期化を実行することができないが、ＬＶ−Ｉスレーブ装置８２０には何ら悪影響を及ぼさない。また、上記ＵＨＳ−ＩＩホスト装置４００は、ＵＨＳ−ＩＩ初期化に失敗した後、図６で説明したようにレガシー初期化を試みる。このとき、ＬＶ−Ｉスレーブ装置８２０がレガシーＩ／Ｆをサポートしていれば、レガシーＩ／Ｆによる初期化およびデータの送受信を実行することができる。
【０２３３】
なお、本実施の形態におけるＬＶ−Ｉスレーブ装置が実施の形態３のようにＶＤＤ２を介して１．８Ｖ電源の供給を受ける機能を有する場合、ＬＶ−Ｉ半導体チップ８２１は、ＶＤＤ２ライン２１１１により供給された１．８Ｖ電源で駆動するが、最終的な結果は同じになる。
【０２３４】
また、本実施の形態においては、実施の形態１と同様、ＬＶ−Ｉホスト装置２１００は、ＤＡＴ１ライン２１１６ｂを１．８Ｖのハイレベルにドライブし、その後再びローレベルにドライブする制御を実施していた。これに代えて、実施の形態２と同様、ＬＶ−Ｉホスト装置２１００は、ＣＬＫライン２１１８を１．８Ｖのハイレベルにドライブし、その後再びローレベルにドライブする制御を行い、ＬＶ−Ｉスレーブ装置８２０がこの変化を検知する方法をとってもよい。また、実施の形態２と同様に、ＬＶ−Ｉスレーブ装置８２０は、ＬＶ−Ｉ初期化に移行直後にＣＬＫライン２１１８がローレベルから１．８Ｖのハイレベルに変化したタイミング、ならびに再びローレベルに変化したタイミングでＣＭＤライン２１１７およびすべてのＤＡＴライン２１１６がローレベルであることを確認することで、接続されているホスト装置がＬＶ−Ｉホスト装置であることを確実に検知することができる。
【０２３５】
［９．補記］
本開示においては、ＳＤカード及び対応ホスト装置間の既存のインターフェイスであるレガシーＩ／Ｆ、ＵＨＳ−ＩＩに加え、新たにＬＶ−Ｉが導入されたとき、ＬＶ−Ｉホスト装置及びＬＶ−Ｉスレーブ装置がお互いに相手がＬＶ−Ｉをサポートすることを識別する方法（実施の形態１及び２及び３及び７）、及び少なくとも既存のホスト装置、既存のスレーブ装置が破壊されるなどの悪影響を及ぼさない方法（同４から６、および同７のなお書き）について説明した。
【０２３６】
前者については、レガシーホスト装置、ＵＨＳ−ＩＩホスト装置、及びＬＶ−Ｉホスト装置のなかで、電源起動後初期化を実行するまでに、ＤＡＴ１ラインもしくはＣＬＫラインがローレベルから短期間のハイレベルを経て再びローレベルに遷移するのはＬＶ−Ｉホストに限られるため、ＬＶ−Ｉスレーブ装置はＬＶ−Ｉホスト装置を容易に特定できること、及びＬＶ−Ｉホスト装置が電源起動時にＤＡＴ２ラインをＨｉ−Ｚ状態にし、かつ、プルダウンしていることから、ＬＶ−Ｉスレーブ装置がＤＡＴ２ラインをハイレベルにドライブして１を送信することで、ＬＶ−Ｉホスト装置にＬＶ−Ｉ  Ｉ／Ｆ対応であることを認識させることができることが特徴である。
【０２３７】
また後者については、
（１）ＬＶ−Ｉホスト装置とレガシースレーブ装置
（２）ＬＶ−Ｉホスト装置とＵＨＳ−ＩＩスレーブ装置
（３）レガシーホスト装置とＬＶ−Ｉスレーブ装置
（４）ＵＨＳ−ＩＩホスト装置とＬＶ−Ｉスレーブ装置
の４通りについて考察し、入力信号耐圧の上限が１．８ＶであるＬＶ−Ｉホスト装置が、３．３Ｖ信号を受信することなく、ホスト装置及びスレーブ装置が互いに異なる電圧レベルで信号をドライブする信号衝突を起こすことなく初期化が中止、あるいはレガシーＩ／ＦもしくはＵＨＳ−ＩＩ  Ｉ／Ｆでの初期化が正しく実行されることを確認した。
【０２３８】
また、実施の形態６で説明したとおり、本発明のＬＶ−Ｉスレーブ装置は、レガシーホスト装置に接続される可能性がある。レガシーホスト装置は起動後、接続されたスレーブ装置の特性を検知しないままＩ／Ｆ条件チェックコマンドを３．３Ｖ信号にて送信する。従って、本発明のＬＶ−Ｉスレーブ装置がレガシーＩ／Ｆをサポートする場合は無論、レガシーＩ／Ｆをサポートしない場合であってもＬＶ−Ｉ半導体チップの入力信号耐圧は３．３Ｖ以上であることが必要である。
【０２３９】
また、本発明においては、ホスト装置はＤＡＴ１もしくはＣＬＫラインを短期間でローレベル→ハイレベル→ローレベルに遷移させることでＬＶ−Ｉ初期化を実行する意志をスレーブ装置に伝え、一方スレーブ装置はプルダウンされているＤＡＴ２をハイレベルにドライブすることで、ＬＶ−Ｉ初期化をサポートすることホスト装置に伝達していたが、用いる信号線は上記に限ったものではない。例えば前者では、ＤＡＴ１の代わりにＤＡＴ０ラインを短期間ハイレベルにドライブすることも可能である。
【０２４０】
また、本発明のＬＶ−Ｉで使用する信号線は、レガシーＩ／Ｆと同等である。従って、ホスト装置及びスレーブ装置のＬＶ−Ｉ半導体チップの端子数増加が不要になるという効果がある。
【０２４１】
また、本発明の実施の形態において、高電圧の信号の電圧を３．３Ｖ、低電圧の信号の電圧を１．８Ｖとして説明したが、電圧の大小関係が保たれていれば、他の電圧値でもよい。
【０２４２】
また、本発明の実施の形態のシーケンスにおける時間は一例であり、実装可能な範囲であれば他の数値でも構わない。
【０２４３】
また、本発明の実施の形態において、ＤＡＴ１ラインまたはＣＬＫラインなどを介して第１電圧レベルとして１．８Ｖの信号、第２電圧レベルとして０Ｖの信号の順に送信しているが、順序はこれに限定されるものではない。すなわち、０Ｖの信号を送信したのちに１．８Ｖの信号を送信する順序でもよい。
【０２４４】
また、本発明のＬＶ−Ｉスレーブ装置は、レガシーホスト装置でも動作できるよう、レガシーＩ／Ｆも具備することが好ましい。このとき、低電圧の信号電圧を１．８Ｖとすると、ＵＨＳ−Ｉモードの信号電圧と同一になり、ＬＶ−Ｉ半導体チップの実装が容易になる。
【０２４５】
ところで、本来であれば、共通の信号線であるＣＬＫライン、ＣＭＤライン、及び４本のＤＡＴラインの初期状態の違いで、レガシー初期化、ＵＨＳ−ＩＩ初期化、ＬＶ−Ｉ初期化を特定できることが好ましい。しかしながら、図２３に示すようにレガシーＩ／Ｆ、ＵＨＳ−ＩＩ  Ｉ／Ｆにおける各信号の初期状態より、新たに導入するＬＶ−Ｉ  Ｉ／Ｆの信号の初期状態をどのように定義しても、既存のレガシーＩ／Ｆ、ＵＨＳ−ＩＩ  Ｉ／Ｆと識別することが不可能であることが分かる。従って、本発明のＬＶ−Ｉホスト装置８００においては、ＶＤＤ１安定化後、ＤＡＴ１ラインもしくはＣＬＫラインをローレベルから短期間のハイレベルを経て再びローレベルに遷移させることで、ＬＶ−Ｉスレーブ装置にＬＶ−Ｉ初期化であることを正しく認識させるようにさせた。
【０２４６】
さて、これまで説明した実施の形態において、レガシースレーブ装置１２０は、起動直後のＤＡＴ０ライン１１３ａはＨｉ−Ｚ状態であるとした。一方実装の都合上、起動直後にＤＡＴ０ライン１１３ａがハイレベルにドライブして１を送信しているレガシースレーブ装置１２０がすでに市場に出回っている可能性がある。そのようなレガシースレーブ装置１２０は、起動直後にＤＡＴ０ライン１１３ａを介してホスト装置に３．３Ｖ信号を送信する。
【０２４７】
このとき、接続しているホスト装置がこれまで説明したＬＶ−Ｉホスト装置８００の場合、入力信号耐圧の上限が１．８Ｖであるホスト装置Ｉ／Ｆ部８０４に３．３Ｖ信号が供給され、ホスト装置Ｉ／Ｆ部８０４が破壊される、という問題を招く可能性がある。
【０２４８】
このような事態を回避するため、図２４に示すように、ＬＶ−Ｉホスト装置８００のホスト装置Ｉ／Ｆ部８０４のＤＡＴ０ポート２４０１と、スレーブ装置２４０５を装着するスロット２４０２のＤＡＴ０ライン端子２４０３の間にスイッチ２４０４を設けることが考えられる。スイッチ２４０４は、ＤＡＴ０ラインをホスト装置Ｉ／Ｆ部８０４の外部のホスト装置内で、ＤＡＴ０ラインの非導通状態（ＯＦＦ）、導通状態（ＯＮ）を切り換える機能を有する。
【０２４９】
ホスト装置Ｉ／Ｆ部８０４は、ＬＶ−Ｉによる初期化を行う前、スイッチ２４０４をＯＦＦにし、ＤＡＴ０ポート２４０１とＤＡＴ０ライン端子２４０３とが電気的に接続されていない状態とする。
【０２５０】
図８のように、ＬＶ−Ｉホスト装置８００にスレーブ装置としてＬＶ−Ｉスレーブ装置８２０が接続されたとき、ＬＶ−Ｉホスト装置８００は、図９の９０４でＤＡＴ２ラインがハイレベルであることを検知したときに、接続されたスレーブ装置がＬＶ−Ｉスレーブ装置８２０であると認識する。その後、ホスト装置Ｉ／Ｆ部８０４は、スイッチ２４０４をＯＮにし、ＤＡＴ０ポート２４０１とＤＡＴ０ライン端子２４０３とを電気的に接続する。
【０２５１】
ここで説明したＬＶ−Ｉスレーブ装置８２０は、ＬＶ−Ｉホスト装置８００に対して決して３．３Ｖ信号を送信しないので、図９の９０４にて装着されたスレーブ装置がＬＶ−Ｉスレーブ装置８２０であることを検知した後であれば、ＤＡＴ０ラインを接続しても問題ない。なお、図１２のように、ＬＶ−Ｉホスト装置１２００、及びスレーブ装置としてのＬＶ−Ｉスレーブ装置１２２０が双方ともＶＤＤ２端子を持つ場合も、同様の効果が得られる。
【０２５２】
一方、図１４のように、ＬＶ−Ｉホスト装置８００にスレーブ装置としてレガシースレーブ装置１２０が接続されたとき、図１５に示すように、ホスト装置はＤＡＴ２ラインがハイレベルであることを検知しない。これは接続されたスレーブ装置がＬＶ−Ｉをサポートしていないことを意味し、結果的にＬＶ−Ｉホスト装置８００は初期化を実行しない。このとき、スイッチ２４０４がＯＦＦのままであれば、たとえレガシースレーブ装置１２０がＤＡＴ２をハイレベルにドライブして１を送信しても、ＬＶ−Ｉホスト装置８００のホスト装置Ｉ／Ｆ部８０４が３．３Ｖ信号を受信することはない。またこのとき、ＬＶ−Ｉホスト装置８００は初期化を実施しないので、スイッチ２４０４をＯＦＦのままにしても、結果的に問題はない。
【０２５３】
なお装着されたスレーブ装置がＬＶ−ＩをサポートしていないＵＨＳ−ＩＩスレーブ装置４２０であっても、同様の効果が得られる。
【産業上の利用可能性】
【０２５４】
本開示は、ＳＤカードをはじめとするスレーブ装置と対応ホスト装置、及び前記ホスト装置及びスレーブ装置からなるリムーバブルシステムに適用することができる。
【符号の説明】
【０２５５】
１００    レガシーホスト装置
１０１    電源供給部
１０２    レガシーＩ／Ｆ半導体チップ
１０３    レギュレータ
１０４    ＳＷ
１０５    ホスト装置Ｉ／Ｆ部
１０６    Ｉ／Ｆ制御部
１１０    ＶＤＤ１ライン
１１１    ＣＬＫライン
１１２    ＣＭＤライン
１１３    ＤＡＴライン
１１３ａ    ＤＡＴ０ライン
１１３ｂ    ＤＡＴ１ライン
１１３ｃ    ＤＡＴ２ライン
１１３ｄ    ＤＡＴ３ライン
１２０    レガシースレーブ装置
１２１    レガシーＩ／Ｆ半導体チップ
１２２    レギュレータ
１２３    ＳＷ
１２４    スレーブ装置Ｉ／Ｆ部
１２５    Ｉ／Ｆ制御部
１２６    バックエンドモジュール
２０２    リセットコマンド
２０３ａ    Ｉ／Ｆ条件チェックコマンド
２０３ｂ    レスポンス
２０４ａ    初期化コマンド
２０４ｂ    レスポンス
２０５ａ    Ｗｒｉｔｅコマンド
２０５ｂ    レスポンス
２０５ｃ    データ
３０１ａ    電圧切換コマンド
３０１ｂ    レスポンス
４００    ＵＨＳ−ＩＩホスト装置
４０１    第１電源供給部
４０２    第２電源供給部
４０３    ＵＨＳ−ＩＩ半導体チップ
４０４    ＵＨＳ−ＩＩレギュレータ
４０５    ホスト装置Ｉ／Ｆ部
４０６    Ｉ／Ｆ制御部
４０７    レギュレータ
４０８    ＳＷ
４１０    ＶＤＤ１ライン
４１１    ＶＤＤ２ライン
４１２    ＲＣＬＫライン
４１３    Ｄ０ライン
４１４    Ｄ１ライン
４１６ａ    ＤＡＴ０ライン
４１６ｂ    ＤＡＴ１ライン
４１６ｃ    ＤＡＴ２ライン
４１６ｄ    ＤＡＴ３ライン
４１７    ＣＭＤライン
４１８    ＣＬＫライン
４２０    ＵＨＳ−ＩＩスレーブ装置
４２１    ＵＨＳ−ＩＩ半導体チップ
４２２    ＵＨＳ−ＩＩレギュレータ
４２３    スレーブ装置Ｉ／Ｆ部
４２４    Ｉ／Ｆ制御部
４２５    レギュレータ
４２６    ＳＷ
４２７    バックエンドモジュール
５０１ａ    ＳＴＢ．Ｌシンボル
５０１ｂ    ＳＴＢ．Ｌシンボル
５０２ａ    初期化コマンド
５０２ｂ    レスポンス
５０３ａ    Ｗｒｉｔｅコマンド
５０３ｂ    レスポンス
５０３ｃ    データ
７００    ＬＶ−Ｉホスト装置
７０１    電源供給部
７０２    ＬＶ−Ｉ半導体チップ
７０３    レギュレータ
７０４    ホスト装置Ｉ／Ｆ部
７０５    Ｉ／Ｆ制御部
８００    ＬＶ−Ｉホスト装置
８０１    電源供給部
８０２    ＬＶ−Ｉ半導体チップ
８０３    レギュレータ
８０４    ホスト装置Ｉ／Ｆ部
８０５    Ｉ／Ｆ制御部
８１０    ＶＤＤ１ライン
８１１    ＣＬＫライン
８１２    ＣＭＤライン
８１３    ＤＡＴライン
８１３ａ    ＤＡＴ０ライン
８１３ｂ    ＤＡＴ１ライン
８１３ｃ    ＤＡＴ２ライン
８１３ｄ    ＤＡＴ３ライン
８２０    ＬＶ−Ｉスレーブ装置
８２１    ＬＶ−Ｉ半導体チップ
８２２    レギュレータ
８２３    ＳＷ
８２４    スレーブ装置Ｉ／Ｆ部
８２５    Ｉ／Ｆ制御部
８２６    バックエンドモジュール
９０３    電源切り換え期間
９０８    リセットコマンド
９０９ａ    Ｉ／Ｆ条件チェックコマンド
９０９ｂ    レスポンス
９１０    データ
１００１    コンパレータ
１００２    基準電圧ライン
１００３    抵抗Ｒ１
１００４    抵抗Ｒ２
１１０３    電源切り換え期間
１２００    ＬＶ−Ｉホスト装置
１２０１    第１電源供給部
１２０２    第２電源供給部
１２０３    ＬＶ−Ｉ半導体チップ
１２０４    ホスト装置Ｉ／Ｆ部
１２０５    Ｉ／Ｆ制御部
１２１０    ＶＤＤ１ライン
１２１１    ＶＤＤ２ライン
１２１２    ＣＬＫライン
１２１３    ＣＭＤライン
１２１４    ＤＡＴライン
１２１４ａ    ＤＡＴ０ライン
１２１４ｂ    ＤＡＴ１ライン
１２１４ｃ    ＤＡＴ２ライン
１２１４ｄ    ＤＡＴ３ライン
１２２０    ＬＶ−Ｉスレーブ装置
１２２１    ＬＶ−Ｉ半導体チップ
１２２２    ＳＷ
１２２３    スレーブ装置Ｉ／Ｆ部
１２２４    Ｉ／Ｆ制御部
１２２５    バックエンドモジュール
１４１０    ＶＤＤ１ライン
１４１１    ＣＬＫライン
１４１２    ＣＭＤライン
１４１３    ＤＡＴライン
１４１３ａ    ＤＡＴ０ライン
１４１３ｂ    ＤＡＴ１ライン
１４１３ｃ    ＤＡＴ２ライン
１４１３ｄ    ＤＡＴ３ライン
１６１０    ＶＤＤ１ライン
１６１１    ＣＬＫライン
１６１２    ＣＭＤライン
１６１３    ＤＡＴライン
１６１３ａ    ＤＡＴ０ライン
１６１３ｂ    ＤＡＴ１ライン
１６１３ｃ    ＤＡＴ２ライン
１６１３ｄ    ＤＡＴ３ライン
１８１０    ＶＤＤ１ライン
１８１１    ＣＬＫライン
１８１２    ＣＭＤライン
１８１３    ＤＡＴライン
１８１３ａ    ＤＡＴ０ライン
１８１３ｂ    ＤＡＴ１ライン
１８１３ｃ    ＤＡＴ２ライン
１８１３ｄ    ＤＡＴ３ライン
１９０３    リセットコマンド
１９０４ａ    Ｉ／Ｆ条件チェックコマンド
１９０４ｂ    レスポンス
２１００    ＵＨＳ−ＩＩ／ＬＶ−Ｉホスト装置
２１０１    第１電源供給部
２１０２    第２電源供給部
２１０３    ＵＨＳ−ＩＩ／ＬＶ−Ｉ半導体チップ
２１０４    ＵＨＳ−ＩＩレギュレータ
２１０５    ホスト装置Ｉ／Ｆ部
２１０６    Ｉ／Ｆ制御部
２１０７    レギュレータ
２１１０    ＶＤＤ１ライン
２１１１    ＶＤＤ２ライン
２１１２    ＲＣＬＫライン
２１１３    Ｄ０ライン
２１１４    Ｄ１ライン
２１１６ａ    ＤＡＴ０ライン
２１１６ｂ    ＤＡＴ１ライン
２１１６ｃ    ＤＡＴ２ライン
２１１６ｄ    ＤＡＴ３ライン
２１１７    ＣＭＤライン
２１１８    ＣＬＫライン
２２０１ａ    ＳＴＢ．Ｌシンボル
２２０１ｂ    ＳＴＢ．Ｌシンボル
２４０１    ＤＡＴ０ポート
２４０２    スロット
２４０３    ＤＡＴ０ライン端子
２４０４    スイッチ
２４０５    スレーブ装置
【図１】
0006620313.tif 000002
【図２】
0006620313.tif 000003
【図３】
0006620313.tif 000004
【図４】
0006620313.tif 000005
【図５】
0006620313.tif 000006
【図６】
0006620313.tif 000007
【図７】
0006620313.tif 000008
【図８】
0006620313.tif 000009
【図９】
0006620313.tif 000010
【図１０】
0006620313.tif 000011
【図１１】
0006620313.tif 000012
【図１２】
0006620313.tif 000013
【図１３】
0006620313.tif 000014
【図１４】
0006620313.tif 000015
【図１５】
0006620313.tif 000016
【図１６】
0006620313.tif 000017
【図１７】
0006620313.tif 000018
【図１８】
0006620313.tif 000019
【図１９】
0006620313.tif 000020
【図２０】
0006620313.tif 000021
【図２１】
0006620313.tif 000022
【図２２】
0006620313.tif 000023
【図２３】
0006620313.tif 000024
【図２４】
0006620313.tif 000025