【事件の表示】
　特許第３２７７５６６号「バッテリー保護回路」の請求項１ないし８に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２７７５６６号の請求項１ないし５に係る特許を維持する。
【理　由】
第１．手続の経緯
  特許第３２７７５６６号の請求項１ないし５に係る発明についての出願は、平成　４年　９月１７日に特許出願され、平成１４年　２月１５日にその発明について特許権の設定登録がなされ、その後、その特許について、異議申立人黒澤裕子より特許異議の申立てがなされ、取消しの理由が通知され、その指定期間内である平成１５年　３月２４日に訂正請求がされた後、訂正拒絶理由が通知され、平成１５年　９月　３日に手続補正書が提出されたものである。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
第２．訂正の適否についての判断
１．訂正の内容
　上記平成１５年　９月　３日付訂正請求書に添付された全文訂正明細書の記載によれば、特許権者が求めている訂正の内容は、請求項２，請求項３及び請求項５を削除して、請求項４，請求項６，請求項７及び請求項８を、順次請求項２，請求項３，請求項４及び請求項５と繰り上げるとともに以下の訂正を行うものと認められる。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
(１)訂正事項ａ
　【請求項１】について、「二次電池と、該電池の電圧」とある記載を「直列接続した複数の二次電池と、該二次電池のそれぞれの電圧」と、「上記二次電池」とある記載を「上記それぞれの二次電池」と、「上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段」とある記載を「上記二次電池の電圧が所定の電圧値を超えた後上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段」と、「上記パワーダウン解除手段は、上記二次電池の電圧が所定の電圧値を越えた後上記パワーダウンスイッチ手段を導通状態に復帰させる」とある記載を「上記パワーダウン手段は上記状態検知手段により１又は全ての上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすると共に、直列接続されているいずれかの上記二次電池が過充電状態の場合は、パワーダウン禁止信号を出力して上記パワーダウンスイッチ手段が導通状態にならないようにした」と訂正する。
(２)訂正事項ｂ
　明細書の段落【０００１】において、「二次次電池」とある記載を「二次電池」と訂正する。
(３)訂正事項ｃ
　明細書の段落【０００９】において、「二次電池と、該電池の電圧を検出する」とある記載を「直列接続した複数の二次電池と、該二次電池のそれぞれの電圧を検出する」と、「上記二次電池」とある記載を「上記それぞれの二次電池」と、「上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段」とある記載を「上記二次電池の電圧が所定の電圧値を超えた後上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段」と、「上記パワーダウン解除手段は、上記二次電池の電圧が所定の電圧値を越えた後上記パワーダウンスイッチ手段を導通状態に復帰させる」とある記載を、「上記パワーダウン手段は上記状態検知手段により１又は全ての上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすると共に、直列接続されているいずれかの上記二次電池が過充電状態の場合は、パワーダウン禁止信号を出力して上記パワーダウンスイッチ手段が導通状態にならないようにした」と訂正する。
(４)訂正事項ｄ
　明細書の段落【００１０】において、「過放電状態から再び充電が開始された場合に上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段を備えたこと；上記二次電池が複数直列につながれたバッテリー保護回路にあっては、上記パワーダウン手段は上記状態検知手段により１又は全ての上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすること；瞬間的に大電流が所定時間帯（Ｔ１）流れた場合は上記パワーダウンスイッチ手段が所定時間帯（Ｔ２）非導通状態にならないようにし、上記所定時間帯がＴ１〈Ｔ２であること；いずれかの上記二次電池が過充電状態の場合は上記パワーダウンスイッチ手段が導通状態にならないようにするパワーダウン禁止手段を備えたこと；上記パワーダウンスイッチ手段が非導通時であって上記二次電池の電圧が略０Ｖの場合は、強制的に上記二次電池を充電可能状態にする強制充電手段を備えたこと；複数の上記二次電池の過充放電の電池バランスを取る手段を備えたこと；充電用の端子と放電用の端子とを分けたことを特徴とする」とある記載を、「瞬間的に大電流が所定時間帯（Ｔ１）流れた場合は上記パワーダウンスイッチ手段が所定時間帯（Ｔ２）非導通状態にならないようにし、上記所定時間帯がＴ１〈Ｔ２であること；上記パワーダウンスイッチ手段が非導通時であって上記二次電池の電圧が略０Ｖの場合は、強制的に上記二次電池を充電可能状態にする強制充電手段を備えたこと；複数の上記二次電池の過充放電の電池バランスを取る手段を備えたこと；充電用の端子と放電用の端子とを分けたことを特徴とする」と訂正する。
(５)訂正事項ｅ
　明細書の段落【００９９】において、「パワーダウンモードをオアゲートＧ５によって禁止し」とある記載を、「パワーダウンモードになるのを、パワーダウン禁止信号をＨレベルに出力して、オアゲートＧ５によって禁止し」と訂正する。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
(１)訂正事項ａ
　訂正事項ａは、発明を特定する事項である「二次電池」という構成を、これに含まれる事項である「直列接続した複数の二次電池」という構成に限定し、同じく「パワーダウン解除手段」について、「・・・過放電状態から再び充電が開始された場合に上記パワーダウンスイッチ手段を導通状態に復帰させるパワーダウン解除手段とを備えたバッテリー保護回路であって、上記パワーダウン解除手段は、上記二次電池の電圧が所定の電圧値を越えた後上記パワーダウンスイッチ手段を導通状態に復帰させる」という構成を、これに含まれる事項である「過放電状態から再び充電が開始された場合に上記二次電池の電圧が所定の電圧値を越えた後上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段とを備えた」という構成に限定し、また、願書に添付した明細書(以下、「特許明細書」という。)及び図面(特に、「図３」参照。)に記載されている事項である「パワーダウン手段は上記状態検知手段により１又は全ての上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすると共に、直列接続されているいずれかの上記二次電池が過充電状態の場合は、パワーダウン禁止信号を出力して上記パワーダウンスイッチ手段が導通状態にならないようにした」という構成を付加するものであるから、特許請求の範囲の減縮を目的とした明細書の訂正に該当するものであって、新規事項の追加に該当せず、また、実質的に特許請求の範囲を拡張又は変更するものではない。
(２)訂正事項ｂ，ｃ，ｄ，ｅ
　訂正事項ｂ，ｃ，ｄ，ｅは、上記訂正事項ａと整合を図るものであるから、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
３．むすび
　したがって、上記訂正は、特許法第１２０条の４第２項及び同条第３項で準用する第１２６条第２項及び第３項の規定に適合するので、当該訂正を認める。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
第３．特許異議の申立てについての判断
１．申立ての理由の概要
　異議申立人黒澤裕子は、請求項１ないし４，６ないし８に係る発明は、甲第１号証(特開平４−７５４３０号公報)、甲第２号証(特開平４−４７３２号公報)に記載された発明に基づいて容易に発明をすることができたものであり、特許法第２９条第２項の規定により、特許を受けることができないものであるから、特許を取り消すべき旨、また、請求項５に係る発明は、特許明細書の発明の詳細な説明に記載されていないものであり、特許請求の範囲の記載要件に適合していないので、特許法第３６条第５項第１号の規定により特許を受けることができないものである旨主張している。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
２．本件発明
　上記第２．訂正の適否についての判断で示したように上記訂正が認められるから、本件の請求項１ないし５に係る発明(以下、それぞれ、「本件発明１，２，３，４，５」という。)は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１ないし５に記載された事項により特定される次のとおりのものである。
「　【請求項１】　直列接続した複数の二次電池と、該二次電池のそれぞれの電圧を検出すると共に、該検出電圧と基準電圧とを比較して上記それぞれの二次電池の過放電状態又は過充電状態を検知する状態検知手段と、放電電流又は充電電流を遮断するための第一及び第二のスイッチ手段と、上記状態検知手段の検知結果に基づいて上記第一及び第二のスイッチ手段の導通及び非導通を制御する制御手段と、少なくとも上記状態検知手段に供給する電源を遮断するためのパワーダウンスイッチ手段と、上記状態検知手段により過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にするパワーダウン手段と、過放電状態から再び充電が開始された場合に上記二次電池の電圧が所定の電圧値を越えた後上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段とを備えた上記パワーダウンスイッチ手段とを備えたバッテリー保護回路であって、
　上記パワーダウン手段は上記状態検知手段により１又は全ての上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすると共に、直列接続されているいずれかの上記二次電池が過充電状態の場合は、パワーダウン禁止信号を出力して上記パワーダウンスイッチ手段が導通状態にならないようにしたこと
を特徴とするバッテリー保護回路。
　　【請求項２】　瞬間的に大電流が所定時間帯（Ｔ１）流れた場合は上記パワーダウンスイッチ手段が所定時間帯（Ｔ２）非導通状態にならないようにし、上記所定時間帯がＴ１〈Ｔ２であることを特徴とする請求項１に記載のバッテリー保護回路。
　　【請求項３】　上記パワーダウンスイッチ手段が非導通時であって上記二次電池の電圧が略０Ｖの場合は、強制的に上記二次電池を充電可能状態にする強制充電手段を備えたことを特徴とする請求項１に記載のバッテリー保護回路。
　　【請求項４】　複数の上記二次電池の過充放電の電池バランスを取る手段を備えたことを特徴とする請求項１に記載のバッテリー保護回路。
　　【請求項５】　充電用の端子と放電用の端子とを分けたことを特徴とする請求項１に記載のバッテリー保護回路。 」
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
２．刊行物等
  特許異議申立人が証拠として提出した刊行物１ないし２には、それぞれ、以下のような発明が記載されている。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
(１)刊行物１：甲第１号証（特開平４−７５４３０号公報）には、
「充電可能な電池と、内部に寄生ダイオードを有する第1および第2のスイッチ素子が直列接続されたスイッチ手段と、前記電池の両端電圧を検出して前記スイッチ手段を制御する制御手段とを構え、
　前記第1のスイッチ素子はその寄生ダイオードの順方向が前記電池の放電方向になるように、前記第2のスイッチ素子はその寄生ダイードの順方向が前記電池の充電方向となるように前記電池に接続され、
　前期制御手段は、前記電池の電圧が充電可能電圧の近傍の第1の電圧より下がったとき前記第1のスイッチ素子を導通させ、前期電池の電圧が前記充電可能電圧の近傍であって前記第1の電圧より高い第2の電圧より上がったとき前記第1のスイッチ素子を非導通状態にし、前記電池の電圧が放電可能電圧の近傍の第3の電圧より上がったとき前記第2のスイッチ素子を導通させ、前記電池の電圧が前記放電可能電圧の近傍であって前記第3の電圧よも低い第4の電圧より下がったとき前記第2のスイッチ素子を非導通状態にすることを特徴とする充電式の電源装置。」
が記載されている。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
（２）刊行物２：甲第２号証（特開平４−４７３２号公報）には、
「バッテリの電圧を検出する電圧検出器と直流電源のオン時にこの直流電源の電圧を負荷と上記電圧検出器とに供給する第1の電圧供給手段と、上記直流電源のオフ時に上記バッテリから上記負荷及び上記電圧検出器に供給する電圧を得る第2の電圧供給手段と、上記第2の電圧供給手段から供給される電圧の上記負荷及び電圧検出器への供給を上記電圧検出器の検出出力に応じて制御するように成され上記直流電源のオフ時に上記バッテリの電圧低下が検出されたとき上記電圧の供給を停止する制御手段とを備えたバッテリの充電制御回路。」
が記載されている。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
３．対比・判断
(１)本件発明１と上記刊行物１ないし２に記載された各発明とを対比すると、前記各刊行物に記載された発明は、本件発明１を特定する事項である、「パワーダウン手段は状態検知手段により１又は全ての二次電池の過放電状態が検知された場合にパワーダウンスイッチ手段を非導通状態にすると共に、直列接続されているいずれかの上記二次電池が過充電状態の場合は、パワーダウン禁止信号を出力して上記パワーダウンスイッチ手段が導通状態にならないようにした」構成を備えておらず、当該事項により本件請求項１に係る発明は、「二次電池が複数直列につながれたバッテリー保護回路にあっては、パワーダウン手段は状態検知手段により１又は全ての二次電池の過放電状態が検知された場合に・・・、接続されている複数の二次電池全ての整合性を保つことができる。・・・いずれかの二次電池が過充電状態の場合は、・・・過充電状態にある電池と過放電状態にある電池との均衡を迅速に整えることができる。」という顕著な効果を奏するものであり、本件発明１が上記刊行物１ないし２に記載された各発明に基づいて当業者が容易に発明することができたものとはいえない。
(２)本件発明２ないし５と上記刊行物１ないし２に記載された各発明とを対比すると、請求項２ないし５が請求項１を引用するものであるから、本願発明２ないし５も、上記本願発明１の構成の一部と共通の構成を備えているものとなる。
　したがって、上記(１)と同じ理由により、本願発明２ないし５は、刊行物１ないし２に記載された各発明に基づいて当業者が容易に発明をすることができたものとはいえない。
　また、本件発明に係る特許は、上記訂正により訂正前の請求項５が削除されたこと、訂正後の請求項１に記載された発明特定事項である「パワーダウン禁止信号」を出力する手段に関しては、同じく訂正後の段落【００９９】に記載されていることからみて、申立人が主張する明細書に関する記載の不備が解消したので、特許法第３６条第５項第１号に規定する要件を満たさない出願に対してなされたものとすることはできない。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
４．むすび
  以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件請求項１ないし５に係る特許を取り消すことはできない。
　また、他に本件請求項１ないし５に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１５年９月１２日（２００３．９．１２）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
バッテリー保護回路
（５７）【特許請求の範囲】
　【請求項１】　
直列接続した複数の二次電池と、該二次電池のそれぞれの電圧を検出する
それぞれの二次電池
上記二次電池の電圧が所定の電圧値を越えた後上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段
上記パワーダウン手段は上記状態検知手段により１又は全ての上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすると共に、直列接続されているいずれかの上記二次電池が過充電状態の場合は、パワーダウン禁止信号を出力して上記パワーダウンスイッチ手段が導通状態にならないようにしたこと
を特徴とするバッテリー保護回路。
　【請求項２】　
瞬間的に大電流が所定時間帯（Ｔ１）流れた場合は上記パワーダウンスイッチ手段が所定時間帯（Ｔ２）非導通状態にならないようにし、上記所定時間帯がＴ１〈Ｔ２であることを特徴とする請求項１に
　【請求項３】　
上記パワーダウンスイッチ手段が非導通時であって上記二次電池の電圧が略０Ｖの場合は、強制的に上記二次電池を充電可能状態にする強制充電手段を備えたことを特徴とする請求項１に
　【請求項４】　
複数の上記二次電池の過充放電の電池バランスを取る手段を備えたことを特徴とする請求項１に
　【請求項５】　
充電用の端子と放電用の端子とを分けたことを特徴とする請求項１に
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、
二次電池
　【０００２】
　【従来の技術】
　複数本の電池を直列に接続したバッテリーパックにおいては、直列に接続されたトータルの電圧を基準に過充電や過放電を検出した充電器や、負荷側をオン／オフすることによってバッテリーの消費を防止していた。
　【０００３】
　また、バッテリーの保護機能はバッテリー側ではなく、充電器や負荷側に設けられており、該充電器や負荷側が異常な過充電や過大電流が生じたときは、バッテリー又はバッテリーパック内に備えてあるサーモスタット等の温度による検出によって電源供給をオン／オフしている。
　【０００４】
　しかし、上記方法では、特に複数の電池から構成されたバッテリーにおいては、夫々の電池の特性が揃っていない場合は、特定の電池のみ過充電や過放電状態となる恐れがあり、特に過放電及び過充電での性能の劣化が大きい電池には、実質的に使用できない。
　【０００５】
　そこで、同一出願による先願発明（特願平３−２１３０１９号明細書）が提案された。この先願発明においては、直列接続された二次電池が充電及び放電を繰り返す過程において、個々の構成する電池の個体差により、電池の容量バランスが崩れてきても、そのバランスを復活する機能を有する電池容量バランス回路を充放電回路に設けて過充電及び過放電を防止する方法である。
　【０００６】
　即ち、電池容量バランス回路は、基本的に電池を保護する回路から構成されており、それは過充電の検出、充電電流のオフ、オーバーフローの検出、過放電の検出、放電電流のオフ、ヒステリシス、過電流の検出等の回路群から構成してバッテリーの保護をする方法である。
　【０００７】
　【発明が解決しようとする課題】
　しかしながら、従来技術においては、例え電池の過放電、過充電を検出しても、過放電検出後における回路群には電流が流れており、常時消費電流が生じているという問題点があった。又、複数の電池からなるバッテリーにおいて、各電池の特性が揃っていない場合、特定の電池のみ過充電や過放電状態となる恐れがあり、特に過放電及び過充電は、電池の性能劣化に及ぼす影響が大きいという問題点があった。
　【０００８】
　従って、バッテリーの過放電及び過充電を検出する回路群と共に、過放電を検出後に回路に流れる電流を出来る限り少なくして放電をできるかぎり抑制して電池を保護すると共に、バッテリーを構成する各電池のバランスを取ることに解決しなければならない課題を有している。
　【０００９】
　【課題を解決するための手段】
　上記課題を解決するために本発明は、
直列接続した複数の二次電池と、該二次電池のそれぞれの電圧を検出する
それぞれの二次電池
上記二次電池の電圧が所定の電圧値を越えた後上記パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段
上記パワーダウン手段は上記状態検知手段により１又は全ての上記二次電池の過放電状態が検知された場合に上記パワーダウンスイッチ手段を非導通状態にすると共に、直列接続されているいずれかの上記二次電池が過充電状態の場合は、パワーダウン禁止信号を出力して上記パワーダウンスイッチ手段が導通状態にならないようにしたこと
　【００１０】
　そして、
瞬間的に大電流が所定時間帯（Ｔ１）流れた場合は上記パワーダウンスイッチ手段が所定時間帯（Ｔ２）非導通状態にならないようにし、上記所定時間帯がＴ１〈Ｔ２であること；上記パワーダウンスイッチ手段が非導通時であって上記二次電池の電圧が略０Ｖの場合は、強制的に上記二次電池を充電可能状態にする強制充電手段を備えたこと；複数の上記二次電池の過充放電の電池バランスを取る手段を備えたこと；充電用の端子と放電用の端子とを分けたことを特徴とする
　【００１１】
　【作用】
　本発明に係るバッテリー保護回路は、バッテリーパックを構成する各電池毎からの端子電圧を監視して過充電、過放電を検出し、バッテリーパック側のスイッチ、負荷、充電器をオン／オフするので充電器や負荷の異常による影響を最小限に抑制すると共に、過充電、過放電の状態に応じ、バッテリーパックを構成する電池間のバランスを取ること、並びに電圧検出や制御に用いている回路群の消費電流を過放電領域では、いわゆるパワーダウンモードにして消費電流を小さくし、そのパワーダウンからの復帰は、単に充電動作により行うようにしたものである。
　【００１２】
　【実施例】
　本発明に係るバッテリー保護回路について、図を参照にして詳細に説明する。図１は本発明に係る第１実施例のバッテリー保護回路の概略を示すブロック図であり、該ブロック図において、１はバッテリー保護回路であり、該バッテリー保護回路１は、検出部２と、制御部３と、復帰部４と、パワーダウンＳＷ部５と、充放電スイッチ部６と、から構成され、複数のバッテリーであるところの電池Ａｂａｔ、Ｂｂａｔの充放電制御を行うものである。
　【００１３】
　検出部２は、電池電圧検出部７と過電流検出部８とから構成され、電池電圧検出部７は電池Ａｂａｔ、Ｂｂａｔの各電圧より過充電（Ａ、Ｂ）及び過放電（Ａ、Ｂ）状態を検出すると共に、過電流検出部８では過電流状態の検出を行う。
　【００１４】
　制御部３は、放電系制御ロジック部９及び放電ＳＷ制御部１０と、ＧＮＤレベルシフト部１１と、充電系制御ロジック部１２及び充電ＳＷ制御部１３とから構成されている。
　【００１５】
　制御部３の放電系制御ロジック部９及び放電ＳＷ制御部１０は、検出部２の電池電圧検出部７で検出した電池Ａｂａｔ、Ｂｂａｔの充放電状態や過電流検出部８からの過電流信号の状態から、電池電圧検出部７へオーバーフロー電流信号、後述する充放電スイッチ部６へは放電スイッチ信号、復帰部４へはパワーダウン信号を出力する。
　【００１６】
　又、放電系制御ロジック部９及び放電ＳＷ制御部１０からのグランド信号はＧＮＤレベルシフト部１１を介して充電系制御ロジック部１２及び充電ＳＷ制御部１３に入力される。
　【００１７】
　制御部３のＧＮＤレベルシフト部１１は、放電系制御ロジック部９及び放電ＳＷ制御部１０の放電スイッチと、充電系制御ロジック部１２及び充電ＳＷ制御部１３の充電スイッチのグランド（ＧＮＤ）が異なるため、夫々のグランド電位を一定の基準に定めるものである。
　【００１８】
　制御部３の充電系制御ロジック部１２及び充電ＳＷ制御部１３は、電池状態、充電検出（起動回路）等から充放電スイッチ部６の制御、復帰部４に対してパワーダウン解除信号の出力等を行い、パワーダウン解除信号は、電池電圧が所定電圧値以上にならないと、所謂パワーダウンモードからの脱出を禁止するものである。
　【００１９】
　復帰部４は、パワーダウン制御部１４と起動回路充電検出部１５とから構成され、パワーダウン制御部１４は、放電系制御ロジック部９及び充電系制御ロジック部１２からのパワーダウン信号を後述するパワーダウンＳＷ部５に送り、起動回路充電検出部１５は、自動又は手動により充電を開始させるものである。
　【００２０】
　パワーダウンＳＷ部５は、パワーダウン制御部１４からのパワーダウン信号を検出部２及び制御部３に送り、電源をオフにしてパワーダウンモードにする。
　【００２１】
　充放電スイッチ部６は、制御部３の放電ＳＷ制御部１０及び充電ＳＷ制御部１３からの制御に基づいて電池Ａｂａｔ、Ｂｂａｔの充電及び放電の制御を行うものである。
　【００２２】
　次に、図１のブロック図に基づいて放電時と、充電時における概ねの動作を説明する。
［１］　放電時
　複数の電池Ａｂａｔ、Ｂｂａｔとから構成されたバッテリーにおいて、検出部２の電池電圧検出部７は常時電池Ａｂａｔ及び電池Ｂｂａｔとの放電状態を監視していて、該電池Ａｂａｔ又は電池Ｂｂａｔのいずれかが過放電状態になると過放電（Ａ）信号または過放電（Ｂ）信号を制御部３の放電系制御ロジック部９に送出し、放電系制御ロジック部９の制御により放電ＳＷ制御部１０によって充放電スイッチ部６の放電スイッチをオフする。
　【００２３】
　充放電スイッチ部６の放電スイッチをオフすることによって、過放電以外の電池をオーバーフロー放電するように制御し、この状態の時、例えば電池Ａｂａｔ、Ｂｂａｔとから構成されているバッテリーの場合に、電池Ａｂａｔ、Ｂｂａｔ共に過放電の状態になればパワーダウンモードに入る。
　【００２４】
　尚、パワーダウンモードになるのは、電池Ａｂａｔ、Ｂｂａｔのいずれかが過放電状態になった場合でも良い。即ち、電池Ａｂａｔ、Ｂｂａｔとから構成されたバッテリーであれば、電池Ａｂａｔ、又は電池Ｂｂａｔのいずれかが過放電となった場合にパワーダウンモードに入る。
　【００２５】
　又、放電時において、所定値からなる過大電流が所定時間流れたことを検出部２の過電流検出部８によって検出した場合には、制御部３の放電ＳＷ制御部１０によって充放電スイッチ部６の放電スイッチをオフする。尚、瞬間的な大電流によって起きる過放電、過電流の状態が所定時間以内であればパワーダウンモードにならない。
　【００２６】
［２］　充電時
　電池Ａｂａｔ、又は電池Ｂｂａｔから構成されたバッテリーにおいて、電池Ａｂａｔ、又は電池Ｂｂａｔが過充電状態になったことを検出部２の電池電圧検出部７が検出すると、過充電（Ａ）信号または過充電（Ｂ）信号を制御部３の充電系制御ロジック部１２に送出し、充放電スイッチ部６の充電スイッチをオフする。同時に図示していないが、オーバーフロー回路により過充電状態となった電池を放電させる。
　【００２７】
　ここで、パワーダウンモード時からの充電の場合は、復帰部４の起動回路充電検出部１５からの充電検出信号に基づいて、制御部３の充電ＳＷ制御部１３の制御により強制的に充電動作を行い、トータル電池電圧が上昇し、所定電圧値以上になったことを充電制御ロジック部１２が検出すれば、パワーダウン解除信号を復帰部４のパワーダウン制御部１４に送出して、パワーダウンモードから抜け出す、即ち過放電状態を脱出して、正常充電状態となる。尚、電池Ａｂａｔ、又は電池Ｂｂａｔの片方が過放電状態であっても、他方が過充電状態であればパワーダウンモードには入らず、過充電状態が最優先される。
　【００２８】
　次に、電池Ａｂａｔ、Ｂｂａｔから構成されているバッテリーの放電特性とパワーダウンモードについて説明する。即ち、バッテリーの放電特性は、図２に示したように、放電時間の経過と共に電池電圧が放電カーブ１６を描きながら下がり続け、予め所定電圧値に設定されている過放電電圧値１７以下になった状態が過放電状態である。
　【００２９】
　この過放電状態を図１に示した検出部２が検出すれば、充放電スイッチ部６の放電スイッチをオフすることによって負荷に対する放電は無くなり、バッテリーの電圧は過放電領域１８で保持され、その残存容量１９は予め算出することができる。
　【００３０】
　しかし、負荷に対する放電は無くなったとしても、前記図１で示したバッテリー保護回路１にはその後も若干の電流が流れ続ける。従って、放電は進行し続けるので、残存容量１９の放電カーブは放電方向２０となる。
　【００３１】
　そのため考え出されたのがパワーダウンモードであって、過放電状態になったバッテリー保護回路の内、必要とする最小限の回路を除いた回路への電流を遮断する方法である。
　【００３２】
　この、パワーダウンモードを設けることによって、放電カーブは放電方向２１となり、過放電状態になったときの残存容量１９による電圧維持の期間に、パワーダウンモードを設けなかった場合と比較するときわめて大きな差が出る。例えば過放電状態となったときの残存容量１９が３０ｍＡｈ、過放電領域１８において動作をするための回路消費電流が２０μＡ、パワーダウンモードを設けた場合の過放電領域１８において動作するための回路消費電流を１μＡとすれば、以下の表１に示すように電池電圧が過放電領域１８から０Ｖになるまでの時間を大幅に改善することができる。
　【００３３】
　【表１】
　【００３４】
　この表から理解できるように、電池電圧が０Ｖになるまでの時間が１５００時間→３万時間と大幅に改善することができ、実際には電池電圧が下がると消費電流もある程度少なくなるので、更に長期間維持でき、バッテリーが過放電状態となることによって生じる性能劣化を未然に防止することができる。
　【００３５】
　次に本発明に係るバッテリー保護回路の具体的構成を図３に示してある。バッテリー保護回路１は、主に複数のコンパレータとＭＯＳトランジスターと、種々のゲートが接続されて構成され、それらのコンパレーター等の構成部材の接続状態は以下のようになっている。
　【００３６】
　バッテリー保護回路１を備えたバッテリー構成体は、充電器又は負荷のプラス側と接続するプラス側端子（Ｅｂ＋）に接続され、ヒューズ１３を介して電池Ａｂａｔのプラス側に接続され、該電池Ａｂａｔのマイナス側は電池Ｂｂａｔのプラス側に接続された、所謂直列接続になっている。
　【００３７】
　電池Ｂｂａｔのマイナス側は放電用パワーＭＯＳトランジスタＱＤと、充電用パワーＭＯＳトランジスタＱＣを介して、充電器又は負荷のマイナス側の接続端子であるマイナス側端子（Ｅｂ−）に接続されている。又、パワーＮＭＯＳトランジスターＱＤのゲート端子は端子ＤＯに接続され、パワーＮＭＯＳトランジスターＱＣのゲート端子は端子ＣＯに接続されている。
　【００３８】
　電池Ａｂａｔのプラス側は、抵抗Ｒ１０を介して端子ＶＤＤに、抵抗Ｒ１１を介して端子ＣＰＵに夫々接続されている。又、電池Ａｂａｔと電池Ｂｂａｔとの間の接続点は端子ＶＣに接続され、電池Ｂｂａｔのマイナス側は抵抗Ｒ１２を介して端子ＣＰＤに、抵抗Ｒ１３を介して端子ＶＳＳに、抵抗Ｒ１５を介して端子ＶＭに夫々接続されている。
　【００３９】
　アナログスイッチＳＷ１は、制御端子を設けたスイッチであって、一端は端子ＶＤＤに接続され、他端は抵抗Ｒ１４の一端とコンパレーターＣＯＭＰ１のマイナス側入力端子との接続点ａに接続されており、且つ接続点ａはコンパレーターＣＯＭＰ１〜５の電源供給部に接続されている。また、制御端子は、オアゲートＧ１の出力端子に接続されている。尚、端子ＶＤＤとアナログスイッチＳＷ１との接続中間位置からはＰＭＯＳトランジスターＱ２、Ｑ９、Ｑ１１のソース端子、及び抵抗Ｒ５の一端に接続されている。
　【００４０】
　アナログスイッチＳＷ２は、制御端子を設けたスイッチであって、一端は端子ＶＣに接続され、他端はＮＭＯＳトランジスターＱ１５のソース端子と、ＮＭＯＳトランジスターＱ１６のドレン端子と、抵抗Ｒ１６の他端と、抵抗Ｒ１７の一端及び基準電圧Ｅ１のマイナス側に接続されている。又、制御端子は、アナログスイッチＳＷ１の制御端子と同様にオアゲートＧ１の出力端子に接続されている。
　【００４１】
　コンパレーターＣＯＭＰ１〜ＣＯＭＰ５は、いづれも２個の入力端子と１個の出力端子を備えた同種の比較器であって、コンパレーターＣＯＭＰ１のマイナス側入力端子は、アナログスイッチＳＷ１の一端と抵抗Ｒ１４の一端との接続点に接続され、プラス側入力端子は、基準電圧Ｅ１のプラス側端子に接続されている。そして、出力端子は、ノアゲートＧ３の入力端子に接続されている。
　【００４２】
　コンパレーターＣＯＭＰ２のマイナス側入力端子は、基準電圧Ｅ１のプラス側端子に接続され、プラス側入力端子は、抵抗Ｒ１４の他端と抵抗Ｒ１５の一端との接続点に接続されている。そして、出力端子は、オアゲートＧ４の入力端子、及びＰＮＭＯＳトランジスターＱ１５のゲート端子に接続されている。尚、抵抗Ｒ１５の他端は抵抗Ｒ１６の一端に接続され、抵抗Ｒ１６の他端はアナログスイッチＳＷ２を介して端子ＶＣに接続されている。
　【００４３】
　コンパレーターＣＯＭＰ３のマイナス側入力端子は、抵抗Ｒ１７の一端と抵抗Ｒ１６の他端との接続点、及びアナログスイッチＳＷ２を介して端子ＶＣに接続され、プラス側入力端子は、基準電圧Ｅ２のプラス側端子に接続されている。そして、出力端子は、オアゲートＧ３の入力端子に接続されている。尚、抵抗Ｒ１７の他端は抵抗Ｒ１８の一端に接続され、抵抗Ｒ１８の他端は抵抗Ｒ１９の一端に接続され、抵抗Ｒ１９の他端は端子ＶＳＳに接続されている。
　【００４４】
　コンパレーターＣＯＭＰ４のマイナス側入力端子は、基準電圧Ｅ２のプラス側端子に接続され、プラス側入力端子は、抵抗Ｒ１８の他端と抵抗Ｒ１９の一端の接続点に接続されている。そして、出力端子は、オアゲートＧ４の入力端子、及びＰＮＭＯＳトランジスターＱ１６のゲート端子に接続されている。
　【００４５】
　コンパレーターＣＯＭＰ５のマイナス側入力端子は、基準電圧Ｅ３のプラス側に接続され、プラス側入力端子は、端子ＶＭに接続されている。そして、出力端子はオアゲートＧ１１の入力端子及びアンドゲートＧ２の入力端子に接続されている。尚、基準電圧Ｅ３のマイナス側は接地（ＧＮＤ）されている。
　【００４６】
　ＮチャネルパワーＭＯＳトランジスターＱＤ（以下、パワーＮＭＯＳトランジスターＱＤと云う）は、ソース、ゲート及びドレン端子と寄生ダイオードＤ１を備えたトランジスターであって、ソース端子は電池Ｂｂａｔのマイナス側に接続され、ゲート端子は端子ＤＯに接続され、ドレン端子はパワーＮＭＯＳトランジスターＱＣのドレン端子に接続されている。
　【００４７】
　ＮチャネルパワーＭＯＳトランジスターＱＣ（以下、パワーＮＭＯＳトランジスターＱＣと云う）は、ソース、ゲート及びドレン端子と寄生ダイオードＤ２を備えたトランジスターであって、ソース端子はマイナス側端子（Ｅｂ−）に接続され、ゲート端子は端子ＣＯに接続され、ドレン端子はパワーＮＭＯＳトランジスターＱＤのドレン端子に接続されている。そして、マイナス側端子（Ｅｂ−）には保護抵抗Ｒ１５を介して端子ＶＭに接続されている。尚、パワーＮＭＯＳトランジスターＱＤのドレン端子と、パワーＮＭＯＳトランジスターＱＣのソース端子との中間位置からは充電用と放電用とを区別する端子（Ｅｃ−）が接続されていてもよい。
　【００４８】
　ＰＭＯＳトランジスターＱ１、Ｑ２、Ｑ９〜Ｑ１６は、いづれもソース、ドレン、ゲート端子から構成された同種のスイッチング素子であって、ＰチャネルＭＯＳトランジスターＱ１（以下、ＰＭＯＳトランジスターＱ１と云う）のソース端子は抵抗Ｒ２の一端、及びＰＭＯＳトランジスターＱ２のドレン端子に接続され、ドレン端子は抵抗Ｒ１の一端及びオアゲートＧ９の入力端子に接続され、ゲート端子は抵抗Ｒ２の他端及び３Ｖを限度とするツエナーダイオードＺ１の一端に接続されている。尚、抵抗Ｒ１の他端及びツエナーダイオードＺ１の他端は接地（ＧＮＤ）されている。
　【００４９】
　ＰチャネルＭＯＳトランジスターＱ２（以下、ＰＭＯＳトランジスターＱ２と云う）のソース端子は端子ＶＤＤに接続され、ドレン端子はＰＭＯＳトランジスターＱ１のソース端子と抵抗Ｒ２の一端の接続点に接続され、ゲート端子は起動回路を構成する抵抗Ｒ５の他端と、ＰＭＯＳトランジスターＱ１１のゲート端子と、ＮＭＯＳトランジスターＱ１２のドレン端子との接続点に接続されている。
　【００５０】
　ＰチャネルＭＯＳトランジスターＱ９（以下、ＰＭＯＳトランジスターＱ９と云う）のソース端子は端子ＶＤＤに接続され、ドレン端子はＮＭＯＳトランジスターＱ１０のドレン端子と端子ＣＯを介してパワーＮＭＯＳトランジスターＱＣのゲート端子との接続点に接続され、ゲート端子はナンドゲートＧ１５の出力端子とＮＭＯＳトランジスターＱ１０のゲート端子との接続点に接続されている。
　【００５１】
　ＮチャネルＭＯＳトランジスターＱ１０（以下、ＮＭＯＳトランジスターＱ１０と云う）のソース端子は端子ＶＭに接続され、ドレン端子はＰＭＯＳトランジスターＱ９のドレン端子と端子ＣＯを介してパワーＮＭＯＳトランジスターＱＣのゲート端子との接続点に接続され、ゲート端子はナンドゲートＧ１０の出力端子とＰＭＯＳトランジスターＱ９のゲート端子との接続点に接続されている。
　【００５２】
　ＰチャネルＭＯＳトランジスターＱ１１（以下、ＰＭＯＳトランジスターＱ１１と云う）のソース端子は端子ＶＤＤと抵抗Ｒ５の一端との接続点に接続され、ドレン端子はオアゲートＧ８の入力端子と充電ロジック部のナンドゲートＧ１４と抵抗Ｒ４の一端とに接続され、ゲート端子は抵抗Ｒ５の他端とＮＭＯＳトランジスターＱ１２のドレン端子とＰＭＯＳトランジスターＱ２のゲート端子との接続点に接続されている。
　【００５３】
　ＮチャネルＭＯＳトランジスターＱ１２（以下、ＮＭＯＳトランジスターＱ１２と云う）のソース端子は端子ＶＭに接続され、ドレン端子はＰＭＯＳトランジスターＱ１１のゲート端子と抵抗Ｒ５の他端とＰＭＯＳトランジスターＱ２のゲート端子との接続点に接続され、ゲート端子は抵抗Ｒ６の一端、抵抗Ｒ４の他端とＮＭＯＳトランジスターＱ１３のドレン端子との接続点に接続されている。尚、抵抗Ｒ６の他端は接地（ＧＮＤ）されている。
　【００５４】
　ＮチャネルＭＯＳトランジスターＱ１３（以下、ＮＭＯＳトランジスターＱ１３と云う）のソース端子は接地（ＧＮＤ）され、ドレン端子は抵抗Ｒ６の一端とＮＭＯＳトランジスターＱ１２のゲート端子と抵抗Ｒ４の他端との接続点に接続され、ゲート端子はナンドゲートＧ６の出力端子に接続されている。
　【００５５】
　ＮチャネルＭＯＳトランジスターＱ１４（以下、ＮＭＯＳトランジスターＱ１４と云う）のソース端子は接地（ＧＮＤ）され、ドレン端子は抵抗Ｒ７の一端に接続され、ゲート端子はナンドゲートＧ６の出力端子に接続されている。尚、抵抗Ｒ７の他端は端子ＶＭに接続されている。
　【００５６】
　ＮチャネルＭＯＳトランジスターＱ１５（以下、ＮＭＯＳトランジスターＱ１５と云う）のソース端子はアナログスイッチＳＷ２を介して端子ＶＣに接続され、ドレン端子は端子ＣＰＵに接続され、ゲート端子はコンパレーターＣＯＭＰ２の出力端子に接続されている。
　【００５７】
　ＮチャネルＭＯＳトランジスターＱ１６（以下、ＮＭＯＳトランジスターＱ１６と云う）のソース端子は端子ＣＰＤに接続され、ドレン端子はアナログスイッチＳＷ２を介して端子ＶＣに接続され、ゲート端子はコンパレーターＣＯＭＰ４の出力端子に接続されている。
　【００５８】
　オアゲートＧ１は、２個の入力端子と１個の出力端子を備えたゲートであって、一方の入力端子はアンドゲートＧ８の出力端子に接続され、他方の入力端子はオアゲートＧ５の出力端子に接続され、出力端子はアナログスイッチＳＷ１、ＳＷ２の制御端子に接続されている。
　【００５９】
　アンドゲートＧ２は、２個の入力端子と１個の出力端子を備えたゲートであって、一方の入力端子はコンパレーター５の出力端子に接続され、他方の入力端子はノアゲートＧ３の出力端子に接続され、出力端子はコンパレーターＣＯＭＰ２、ＣＯＭＰ４のヒステリシス入力端子に接続されている。
　【００６０】
　ノアゲートＧ３は、２個の入力端子と１個の出力端子を備えたゲートであって、一方の入力端子はコンパレーターＣＯＭＰ１の出力端子に接続され、他方の入力端子はコンパレーターＣＯＭＰ３の出力端子に接続され、出力端子はアンドゲートＧ２の入力端子及びノットゲートＧ１０の入力端子に接続されている。
　【００６１】
　オアゲートＧ４は、２個の入力端子と１個の出力端子を備えたゲートであって、一方の入力端子はコンパレーターＣＯＭＰ２の出力端子に接続され、他方の入力端子はコンパレーターＣＯＭＰ４の出力端子に接続され、出力端子はオアゲートＧ５の入力端子とノットゲートＧ７の入力端子との接続点に接続されている。
　【００６２】
　オアゲートＧ５は、２個の入力端子と１個の出力端子を備えたゲートであって、一方の入力端子はオアゲートＧ４の出力端子と接続され、他方の入力端子はナンドゲートＧ６の出力端子に接続され、出力端子はオアゲートＧ１の入力端子に接続されている。
　【００６３】
　ナンドゲートＧ６は、２個の入力端子と１個の出力端子を備えたゲートであって、一方の入力端子はノットゲートＧ１０の出力端子に接続され、他方の入力端子は時定数ＣＲ２の出力部に接続され、出力端子はオアゲートＧ５と充電ロジック部のＧＮＤレベルシフトＬＳＨ１の入力部との接続点に接続されている。
　【００６４】
　ノットゲートＧ７は、その入力端子はオアゲートＧ４の出力端子に接続され、出力端子は充電ロジック部のＧＮＤレベルシフトＬＳＨ２の入力部に接続されている。
　【００６５】
　アンドゲートＧ８は、２個の入力端子と１個の出力端子から構成されたゲートであって、一方の入力端子は入力ヒステリシスを持つバッファーを有するオアゲートＧ９の出力端子に接続され、他方の入力端子は起動回路のＰＭＯＳトランジスターＱ１１のドレン端子と抵抗Ｒ４の一端との接続点に接続され、出力端子はオアゲートＧ１の入力端子に接続されている。
　【００６６】
　オアゲートＧ９は、その入力端子はＰＭＯＳトランジスターＱ１のドレン端子と抵抗Ｒ１の一端との接続点に接続され、出力端子はアンドゲートＧ８の入力端子に接続されている。尚、抵抗Ｒ１の他端は接地（ＧＮＤ）されている。
　【００６７】
　ノットゲートＧ１０は、その入力端子はノアゲートＧ３の出力端子と接続され、出力端子はナンドゲートＧ６の入力端子及びオアゲートＧ１１の入力端子に接続されている。
　【００６８】
　オアゲートＧ１１は、２個の入力端子と１個の出力端子から構成されたゲートであって、一方の入力端子はノットゲートＧ１０の出力端子と接続され、他方の入力端子はコンパレーターＣＯＭＰ５の出力端子に接続され、出力端子は時定数ＣＲ１の入力部に接続されている。
　【００６９】
　オアゲートＧ１２は、その入力端子は時定数ＣＲ１の出力部に接続され、出力端子は時定数ＣＲ２の入力部に接続されている。
　【００７０】
　ノットゲートＧ１３は、その入力端子は時定数ＣＲ１の出力部に接続され、出力端子は端子ＤＯを介してパワーＮＭＯＳトランジスターＱＤのゲート端子に接続されている。
　【００７１】
　オアゲートＧ１４は、２個の入力端子と１個の出力端子から構成されたゲートであって、一方の入力端子はＰＭＯＳトランジスターＱ１１のドレン端子と抵抗Ｒ１４の一端との接続点に接続され、他方の入力端子はＧＮＤレベルシフトＬＳＨ１の出力部に接続され、出力端子はナンドゲートＧ１５の入力端子に接続されている。
　【００７２】
　ナンドゲートＧ１５は、２個の入力端子と１個の出力端子から構成されたゲートであって、一方の入力端子はオアゲートＧ１４の出力端子に接続され、他方の入力端子はＧＮＤレベルシフトＬＳＨ２の出力部に接続され、出力端子はＰＭＯＳトランジスターＱ９のゲート端子及びＮＭＯＳトランジスターＱ１０のゲート端子に接続されている。
　【００７３】
　ＧＮＤレベルシフトＬＳＨ１は、その入力部はナンドゲートＧ６に接続され、出力部はオアゲートＧ１４の入力端子に接続されている。
　【００７４】
　ＧＮＤレベルシフトＬＳＨ２は、その入力部はノットゲートＧ７の出力端子に接続され、出力部はナンドゲートＧ１５の入力端子に接続されている。
　【００７５】
　時定数ＣＲ１は、パワーダウンモードの時に所定時間帯Ｔ１の信号を発生し、キャパシターと抵抗の組合せから形成されたものであって、入力部はオアゲートＧ１１の出力端子と接続され、出力部はオアゲートＧ１２の入力端子及びノットゲートＧ１３の入力端子に接続されている。
　【００７６】
　時定数ＣＲ２は、パワーダウンモードの時に所定時間帯（Ｔ２−Ｔ１）の信号を発生し、キャパシターと抵抗の組合せから形成されたものであって、入力部はオアゲートＧ１２の出力端子と接続され、出力端子はナンドゲートＧ６の入力端子に接続されている。
　【００７７】
　上記説明したような接続状態にあるバッテリーの保護回路１の動作について、項目毎に以下説明する。
　【００７８】
　尚、充電器又は負荷と接続する端子を、例えば充電用の端子をプラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）とにした場合に、放電用端子をプラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｃ−）とするように充電用端子と放電用端子を物理的に分離して充電及び放電の際の障害をなくす構成にすることができる。
　【００７９】
（１）充電及び過充電の場合。
　充電の場合は、外部の充電器との接続端子又は放電負荷端子となるプラス側端子（Ｅｂ＋）から二次電池Ａｂａｔ、Ｂｂａｔ、パワーＮＭＯＳトランジスターＱＤ，ＱＣを経て、マイナス側端子（Ｅｂ−）へ充電電流が流れる。
　【００８０】
　この充電電流は、コンパレーターＣＯＭＰ２を中心とする過充電検出回路によって、常時過充電電圧（例えば４．４Ｖ）を監視されている。そして、過充電状態を検出すると、コンパレーターＣＯＭＰ２の出力端子からＨレベル信号が出力され、ノアゲートＧ４及びノットゲートＧ７を介して充電ロジック部のＧＮＤレベルシフトＬＳＨ２の入力部にＬレベル信号が入力される。
　【００８１】
　充電ロジック部は、Ｌレベル信号を入力すると、ＧＮＤレベルシフトＬＳＨ２によりグランドレベルシフト（後述する）され、ナンドゲートＧ１５の入力条件がＬレベルになり、その出力信号はＨレベル信号になり、ＰＭＯＳトランジスターＱ９がオフ、ＮＭＯＳトランジスターＱ１０がオンの状態になり、端子ＣＯの信号はＬレベルになってパワーＮＭＯＳトランジスターＱＣをオフして充電電流を遮断する。
　【００８２】
　同時に、充電の停止による電池の端子電圧の下がることによってコンパレーターＣＯＭＰ２が直ちに充電状態に復帰してしまう動作を避けるため、アンドゲートＧ２によりコンパレーターＣＯＭＰ２（及びコンパレーターＣＯＭＰ４）のヒステリシススイッチ入力端子の信号をＨレベルの信号にしておいて（過放電状態でなく、且つ過電流検出状態でないという条件）、ヒステリシスを持たせるものである。
　【００８３】
　ここで、ヒステリシスとは、コンパレーターＣＯＭＰ２のプラス側入力端子に入力されていたラダー抵抗群により発生する比較電圧Ｖ１（例えば４．４Ｖ）を比較電圧Ｖ２（例えば４．２Ｖ）に切り換えてコンパレーターＣＯＭＰ２の比較動作を変化させることである。
　【００８４】
　この比較電圧Ｖ２は、充電電流が遮断され電池Ａｂａｔの端子電圧が下がっても、基準電圧Ｅ１より高めに設定してあるので、充電電流を遮断後、電池の端子電圧が下がっても直ちに充電は開始せず、充電の開始にヒステリシス幅電圧（この場合０．２Ｖ）を持たせて直ちに再度充電することを回避することができる。
　【００８５】
　同時に、コンパレーターＣＯＭＰ２の出力端子からのＨレベル信号は、ＮＭＯＳトランジスターＱ１５のベース端子の信号をＨレベルにして過充電オーバーフロー電流を放電させてバッテリーを保護するため、ＮＭＯＳトランジスターＱ１５をオンさせる。ＮＭＯＳトランジスターＱ１５がオンすると、電池Ａｂａｔのプラス側に接続されている抵抗Ｒ１１を介して電池Ａｂａｔの過充電オーバーフロー電流を、過充電となった電池Ａｂａｔをヒステリシス幅分低い電圧（例えば４．２Ｖ）まで放電する。
　【００８６】
　このようにして、電池Ａｂａｔの電圧が、例えば４．２Ｖまで放電されると、コンパレーターＣＯＭＰ２の出力端子の信号はＨレベルからＬレベルに変化すると、パワーＮＭＯＳトランジスターＱＣをオンして再び充電が開始され、同時にＮＭＯＳトランジスターＱ１５をオフしてバッテリーのオーバーフロー電流の放電を中止しする。尚、過充電状態からの放電については後で詳細に説明する。
　【００８７】
（２）放電状態から過放電状態になり、該過放電状態を検出後、パワーダウンモードになる場合。
　プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）とに負荷をつなぐことによって、電池Ａｂａｔと電池Ｂｂａｔは放電状態となる。この放電状態は、コンパレーターＣＯＭＰ１を中心とする過放電検出回路によって常時監視されている。即ち、放電状態が続いて、例えば電池Ａｂａｔの電圧が過放電電圧（例えば２．４Ｖ）になると、コンパレーターＣＯＭＰ１の出力端子からＨレベルの信号が出力され、ノアゲートＧ３及びノットゲートＧ１０を介してナンドゲートＧ６にＨレベル信号が入力され、その出力端子からパワーダウン信号がＬレベルで出力されれば、所謂パワーダウンモードに入る。しかし、ノットゲートＧ１０の出力はオアゲートＧ１１、時定数ＣＲ１、入力バッファーを持つオアゲートＧ１２、及び時定数ＣＲ２を介して、ナンドゲートＧ６のもう一方の端子につながっているのでナンドゲートＧ６の出力は、すぐにＬレベルの信号にはならず、Ｔ１＋Ｔ２の時定数経過後にＬレベルの信号となり、ここで初めてパワーダウン信号が出る。そしてパワーダウン信号はオアゲートＧ５を介してオアゲートＧ１の出力信号がＬレベルになり、アナログスイッチＳＷ１、ＳＷ２を開状態に切り替える。
　【００８８】
　アナログスイッチＳＷ１の開状態は接続点ａに接続されているコンパレーターＣＯＭＰ１〜５の電源を遮断し、アナログスイッチＳＷ２の開状態は端子ＶＣから供給されている電源を遮断する。
　【００８９】
　ここで、パワーダウンモードに入って電源が遮断された後から０Ｖになるまでの過程においては、オアゲートＧ１からのＬレベル信号が維持されなければならない。そこで、パワーダウンモードを維持するための最小限の回路、例えばノアゲートＧ３、オアゲートＧ４の電源をオフしたり、オアゲートＧ１とノアゲートＧ３、オアゲートＧ４との出力にアンドゲートを付加する等して、パワーダウン信号をＬレベルに維持させておく必要がある。
　【００９０】
　同時に、コンパレーターＣＯＭＰ１の出力端子からのＨレベル信号は、ノアゲートＧ３を介してノットゲートＧ１０の出力端子からのＯＤＣ信号をＨレベルにし、オアゲートＧ１１を介して時定数ＣＲ１を時間帯Ｔ１だけヒットさせ、ノットゲートＧ１３に入力され、その出力端子からＬレベルの信号を端子ＤＯに供給し、パワーＮＭＯＳトランジスターＱＤをオフし、放電電流が遮断される。
　【００９１】
　同時にナンドゲートＧ６の出力がＬレベルの信号になると充電ロジック部に入力され、端子ＣＯに接続されている出力側の信号はＬレベルになり、パワーＮＭＯＳトランジスターＱＣも遮断する。しかし、ナンドゲートＧ６の一方の入力は時定数ＣＲ１、ＣＲ２によりＴ１＋Ｔ２の経過後にＨレベルの信号になるので、その分時間的に遅れてパワーダウン信号が出力されることになる。従って、パワーＮＭＯＳトランジスターＱＤがオフされた後（Ｔ２−Ｔ１時間経過後）にパワーＮＭＯＳトランジスターＱＣがオフされることになる。
　【００９２】
　このように、放電電圧値（例えば２．４Ｖ）以下になった場合には、パワーダウンモードに入るため充電状態のようなヒステリシスを持たせる必要はない。
　【００９３】
（３）過電流検出の場合。
　過電流の検出はコンパレーターＣＯＭＰ５を中心とした回路によって構成され、基準電圧値Ｅ３（例えば０．４Ｖ）と比較して検出する。即ち、パワーＮＭＯＳトランジスターＱＤ及びパワーＮＭＯＳトランジスターＱＣの寄生ダイオードＤ１及びＤ２（例えば合計して１００ｍΩ）による順方向電圧降下で生ずる電位差が基準電圧値（例えば０．４Ｖ）を越えると、コンパレーターＣＯＭＰ５の出力端子からのＯＣ信号がＨレベルとなり、オアゲートＧ１１を介して時定数ＣＲ１及びノットゲートＧ１３を介して端子ＤＯの信号がＬレベルになり、パワーＮＭＯＳトランジスターＱＤがオフして放電電流を遮断する。
　【００９４】
　この状態の時、即ちパワーＮＭＯＳトランジスターＱＤがオフされると、プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）に接続されている負荷を介して、プラス側端子（Ｅｂ＋）の高い電圧が端子ＶＭにかかり、ほぼプラス側端子（Ｅｂ＋）に近い値となり、コンパレータＣＯＭＰ５の出力端子からのＯＣ信号をＨレベルにホールドすることができる。
　【００９５】
　このような状態において、プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）との間に接続されている負荷を外すと、抵抗Ｒ１５及び抵抗Ｒ７を介してＮＭＯＳトランジスターＱ１４に電流が流れて（例えば３μＡ）端子ＶＭの電位を０Ｖまで引き下げることによってコンパレーターＣＯＭＰ５の出力端子からのＯＣ信号は、Ｌレベルになり、過電流状態から復帰することができる。
　【００９６】
（４）過充電状態からの放電の場合。
　前記（１）で説明したように、過充電状態においてはパワーＮＭＯＳトランジスターＱＣがオフしているため、放電電流が寄生ダイオードＤ２を流れ、寄生ダイオードＤ２の順方向電圧（例えば約０．７Ｖ）によって、端子ＶＭの電位が高くなり、前記（３）で説明した過電流検出回路が働いてしまう。
　【００９７】
　そのため、過電流検出回路の出力端子からのＯＣ信号がＨレベルになった場合には、過放電状態を検出していないこと（ヒステリシス解除禁止信号がＨレベル）を条件として、アンドゲートＧ２の入力条件が満足されれば該アンドゲートＧ２の出力端子の解除信号がＨレベルになり、コンパレーターＣＯＭＰ２（及びコンパレーターＣＯＭＰ４）のヒステリシス状態を解除し、コンパレーターＣＯＭＰ２の出力端子はＨレベルからＬレベルに変化し、オアゲートＧ４及びノットゲートＧ７を介して充電ロジック部からの端子ＣＯの信号がＨレベルになり、パワーＮＭＯＳトランジスターＱＣをオンして正常に放電電流を流せる。
　【００９８】
　ここで、パワーＮＭＯＳトランジスターＱＣをオンすることによって放電を開始するためには一定の条件が必要となる。即ち、ノアゲートＧ３によって電池Ａｂａｔ又は電池Ｂｂａｔのどちらかが過放電の場合には、ノアゲートＧ３の出力端子からの信号であるヒステリシス解除禁止信号がＬレベルになって、アンドゲートＧ２の一方の入力条件が満足されなくなるので、アンドゲートＧ２の出力端子からの信号である解除信号はＨレベルになれず、コンパレーターＣＯＭＰ２、４のアナログスイッチ入力端子の信号の切り替えはできないようにしてある。これは、電池Ａｂａｔ又は電池Ｂｂａｔのどちらかが過充電状態から放電状態になる際に、片方の電池Ａｂａｔ又は電池Ｂｂａｔが過放電の状態の場合には、ヒステリシスが解除されるとパワーダウン禁止が解除され、パワーダウンモードとなってしまい、過充電状態の電池Ａｂａｔ又は電池Ｂｂａｔはオーバーフロー電流がオフとなり、過充電状態のままとなってしまう不都合を回避するためである。
　【００９９】
　従って、通常は電池Ａｂａｔ又は電池Ｂｂａｔの片方が過放電状態の時はパワーダウンモードとなるが、もう一方が過充電の場合はパワーダウンモード
になるのを、パワーダウン禁止信号をＨレベルに出力して、
　【０１００】
　（５）パワーダウンからの復帰の場合。
　パワーダウン時は、前記（２）で説明したようにアナログスイッチＳＷ１とアナログスイッチＳＷ２と所謂開状態に切り替えられて、パワーＮＭＯＳトランジスターＱＣとパワーＮＭＯＳトランジスターＱＤとがオフの状態となっている。
　【０１０１】
　この状態において、プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）に充電器をつなぐと端子ＶＭの電位が端子ＶＳＳの電位よりもマイナス電位となってしまい、起動回路（後述する）が働き、充電ロジック部（後述する）により強制的に充電を開始すると共に、トータル電圧検出回路（後述する）を動作させる。
　【０１０２】
（６）充電ロジック部
　充電ロジック部は、起動回路からＨレベルの信号をオアゲートＧ１４に入力されると充電の開始をする。即ちオアゲートＧ１４の出力端子からはＨレベル信号を出力し、ナンドゲートＧ１５の一方の入力条件とされ、他方の入力条件は過充電状態でなければグランドレベルシフト（後述する）を介してＨレベル信号であるので、ナンドゲートＧ１５の入力条件はすべて満足され、その出力端子からはＬレベル信号が出力され、ＰＭＯＳトランジスターＱ９をオンし、ＮＭＯＳトランジスターＱ１０をオフすることにより、端子ＣＯの信号がＨレベルになり、パワーＮＭＯＳトランジスターＱＣをオンさせ、充電電流が流れる。
　【０１０３】
　そして、充電が進むと、トータル電圧検出回路（後述する）によって、パワーダウンモードを解除し、更に図２で説明した過放電領域１８を脱すると、過放電検出回路（コンパレーターＣＯＭＰ１、３の出力端子からの信号）からの信号はＨレベルとなり、起動回路からの信号はＬレベルとなってしまう。
　【０１０４】
　しかしながら、オアゲートＧ１４のもう一方の入力端子である過放電検出回路からの信号を入力するＧＮＤレベルシフトＬＳＨ１の入力信号はＨレベルであるので、端子ＣＯの信号はＨレベルを維持することができ、パワーＮＭＯＳトランジスターＱＣをオンの状態に維持して充電は継続することができるのである。
　【０１０５】
　上記充電が継続した状態に於て、もし、過充電状態となると過充電回路（コンパレーターＣＯＭＰ２、ＣＯＭＰ４）からの信号はＬレベルとなってＧＮＤレベルシフトＬＳＨ２によりグランドレベルシフト（後述する）をしてナンドゲートＧ１５に入力され、その入力条件が満足しなくなり、出力端子はＨレベルの信号となり、端子ＣＯの信号がＬレベルの信号になって、パワーＮＭＯＳトランジスターＱＣがオフし、充電電流は遮断される。
　【０１０６】
　図４は、上記説明した充電ロジック部を６個のＭＯＳトランジスターで構成したものである。即ち、起動回路からの信号を入力するオアゲートＧ１４の一方の入力端子がＭＯＳトランジスターＱ４、Ｑ６に相当し（起動入力）、パワーダウンからの復帰信号を入力するＧＮＤレベルシフトＬＳＨ１及びオアゲートＧ１４の他方の入力端子がＭＯＳトランジスターＱ７、Ｑ８に相当し（復帰入力）、過充電回路からの信号を入力するＧＮＤレベルシフトＬＳＨ２及びナンドゲートＧ１５が、ＭＯＳトランジスターＱ３、Ｑ５及びＱ７，Ｑ８に相当する（過充電入力）。
　【０１０７】
　例えば、起動回路からＨレベルの起動入力信号を受け取ると、ＭＯＳトランジスターＱ６はオフすると共に、ＭＯＳトランジスターＱ４をオンする。そうするとＰＭＯＳトランジスターＱ９、Ｑ１０のゲート端子の信号がＬレベルとなってＰＭＯＳトランジスターＱ９がオンし、ＮＭＯＳトランジスターＱ１０がオフ状態となり、端子ＣＯの信号はＨレベルとなって、パワーＮＭＯＳトランジスターＱＣをオンさせて充電電流を流すことができる。
　【０１０８】
（７）グランドレベルシフトの説明。
　グランドレベルシフトについては図５及び図６によって説明する。このグランドレベルシフトとは、放電側グランド（電池のグランド端子ＶＳＳの電位）であるパワーＮＭＯＳトランジスターＱＤのソース端子の電位と、充電側グランド（端子ＶＭの電位）であるパワーＮＭＯＳトランジスターＱＣのソース端子の電位をシフトして同一電位にするものである。そして、図５は、図３に示した全体回路図の内、パワーＮＭＯＳトランジスターＱＤとパワーＮＭＯＳトランジスターＱＣとを中心にした充放電回路であって、充電するパワーＮＭＯＳトランジスターＱＣと、放電するパワーＮＭＯＳトランジスターＱＤは夫々、端子ＶＭの電位、端子ＶＳＳの電位に対して０Ｖにしないと完全にオフする事ができないので、図６に示すように、充電ロジック部に抵抗を設けたのである（図４の抵抗Ｒ３に相当する）。
　【０１０９】
　更に、グランドレベルシフトについて、図６を参照にして詳細に説明すると、図６は、図３の充電ロジック部のＰＭＯＳトランジスターＱ９、ＮＭＯＳトランジスターＱ１０を夫々ＱＰとＱＮとし、抵抗Ｒで表したものである。
　【０１１０】
　即ち、ｘ点である端子ＶＳＳの電位がＬレベルの信号の時に端子ＶＭの電位が、端子ＶＳＳの電位と同電位であれば、ＭＯＳトランジスターＱＰがオンし、ＭＯＳトランジスターＱＮがオフすることによってＯＵＴ信号がＨレベルとなり、何ら問題はない。しかし、もし抵抗Ｒを介在させない状態で端子ＶＭの電位が低くなると（充電中は必ずこの状態となる）、ＭＯＳトランジスターＱＮもオンしてしまい、ＭＯＳトランジスターＱＰとＭＯＳトランジスターＱＮが、共にオンとなってしまう、即ちショート状態となるので、ＯＵＴ信号のＨレベル状態が不確定状態のレベルとなり、更に、ショート電流がＭＯＳトランジスターＱＰとＭＯＳトランジスターＱＮ間に流れるという不都合が生じる。
　【０１１１】
　そこで、図６に示すように、ＭＯＳトランジスターＱＰとＭＯＳトランジスターＱＮの間に抵抗Ｒを介在させることによって、ＭＯＳトランジスターＱＮがオンしても、ｙ点がＬレベルとなるだけであって、ＯＵＴ信号のＨレベル状態は確保される。この抵抗Ｒにはショート電流が流れることになるので、抵抗値は数Ｋオーム〜数Ｍオームにする必要がある。尚、このショート電流は充電時だけ流れる。又、ｘ点がＨレベルの時は、端子ＶＭの電位が低くなっても、高くなってもＯＵＴ信号はＬレベル（即ち端子ＶＭの電位）となる。
　【０１１２】
（８）起動回路の説明。
　起動回路については、図３を参照にして説明する。端子ＶＭの電位がある電圧値以下となるとＮＭＯＳトランジスターＱ１２に電流が流れ、抵抗Ｒ５による電圧降下でＰＭＯＳトランジスターＱ１１のゲートの電圧が下がることによって、ＰＭＯＳトランジスターＱ１１がオン状態となり、即ち導通状態となる。ＰＭＯＳトランジスターＱ１１が導通状態となることによって、抵抗Ｒ４に流れる電流が多くなる共に、上昇した電圧がＮＭＯＳトランジスターＱ１２のゲートに供給され、ＮＭＯＳトランジスターＱ１２を更に導通状態にする。
　【０１１３】
　ＮＭＯＳトランジスターＱ１２のゲートの電圧が、上昇すると共に、その供給源となる抵抗Ｒ５から供給される電圧もＰＭＯＳトランジスターＱ１１の導通状態によって、更に増加されＮＭＯＳトランジスターＱ１２から流れる電流が増加する。
　【０１１４】
　このように、ＰＭＯＳトランジスターＱ１１とＮＭＯＳトランジスターＱ１２とのいわばマッチド・ペアの関係によってＮＭＯＳトランジスターＱ１２により供給される電流が急激に増加するようになり、それによってＰＭＯＳトランジスターＱ１１及びＮＭＯＳトランジスターＱ１２自身がオン状態になって起動状態を保持することとなる。
　【０１１５】
　尚、この保持状態は、いわゆるパワーダウンモードの信号により、ＮＭＯＳトランジスターＱ１３がオンする。即ち、過放電状態から脱するか、外部に取り付けた充電器を外して、プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）とを解放状態にすることによって、端子ＶＭの電位が端子ＶＤＤの電位まで高くなり、保持状態が解除される。
　【０１１６】
　次に、このような起動回路による動作状態について、回路動作電圧値以上から充電した場合と、ハイパワーＮＭＯＳトランジスターＱＣの充電、例えば０Ｖからの充電について図７〜図１５を参照にして説明する。
　【０１１７】
（９）回路動作電圧値以上から充電した場合。
　図７は、図３の起動回路部分を抽出した回路図であり、３個のＰＭＯＳトランジスターＱ１１、ＮＭＯＳトランジスターＱ１２、ＮＭＯＳトランジスターＱ１３と２個の抵抗Ｒ４，Ｒ５とから構成されており、この回路図の構成は図８に示す論値回路に置き換えて動作状態を表すことができる。即ち、ＰＭＯＳトランジスターＱ１１、ＮＭＯＳトランジスターＱ１３をノアゲートとして表したのが図８であり、動作のタイミング関係を表したのが図９であるので、以下図８と図９を参照にして起動回路における動作状態を説明する。
　【０１１８】
　端子ＶＭの電圧２０ａがある電圧値以下に下がるとＮＭＯＳトランジスターＱ１２がオン状態となり、ａ点の電圧２０ｂが急速にＨレベルになり、且つｂ点の電圧２０ｃが急速にＬレベルになる。
　【０１１９】
　この状態で、充電すればパワーＮＭＯＳトランジスターＱＣがオンすると端子ＶＭの電圧２０ａは、パワーＮＭＯＳトランジスターＱＤの寄生ダイオードＤ１の順方向電圧降下分だけマイナスとなる。そして、更に充電が進み、電池Ａｂａｔ、Ｂｂａｔの電池電圧２０ｄが過放電電圧２０ｅの領域を脱する（例えば４．５Ｖ）と、パワーＮＭＯＳトランジスターＱＤがオンすることによって、端子ＶＭの電圧２０ａはほぼ０Ｖになる。
　【０１２０】
　又、過放電検出が正常となりＨレベルの信号がくればａ点の電圧２０ｂがＬレベル、ｂ点の電圧２０ｃがＨレベルになり、起動回路は初期状態に戻り（図８参照）、充電器を外す（即ち充電器解放）と充電電流がなくなり、端子ＶＭの電圧２０ａは完全に０Ｖとなる。
　【０１２１】
（１０）パワーＮＭＯＳトランジスターＱＣのＶｇｓｏｆｆ電圧以下、例えば０Ｖからの充電の場合。
　図８及び図１０に於て、端子ＶＭの電圧２０ａが下がり、ＮＭＯＳトランジスターＱ１２がオンすることによってｂ点の電圧２０ｃが端子ＶＭの電圧２０ａに引かれてマイナス電位になり、ａ点の電圧２０ｂをＨレベルにしようとするが電池電圧２０ｄが０Ｖなので、０Ｖ以上にはなり得ない。同様に、充電ロジック部からのＨレベルの信号も０Ｖ以上にはなれない。結局、端子ＶＭの電圧２０ａをパワーＮＭＯＳトランジスターＱＣがオンし始めるところ（パワーＭＯＳトランジスター動作電圧２０ｇ）まで下げることによって、パワーＮＭＯＳトランジスターＱＣをオンさせて、充電を開始する必要がある。
　【０１２２】
　従って、パワーＮＭＯＳトランジスターＱＣがオンできる電圧２０ｇであるＶｇｓｏｆｆ値以上（例えば２Ｖ）分のマイナスとなることによってパワーＮＭＯＳトランジスターＱＣをオンさせることができる。
　【０１２３】
　ここで、端子ＶＭの電圧２０ａが何故に２Ｖのマイナス分だけ必要とするかが問題となる。それは、パワーＮＭＯＳトランジスターＱＣ、ＱＤの特性によって定まった値であり、図１１に示すように、その特性はゲートソース間電圧（Ｖｇｓ）がある電圧（Ｖｇｓｏｆｆ）以下では、抵抗Ｒｄｓが非常に大きな値であり、電流（Ｉｄｓ）は流れない。
　【０１２４】
　従って、電圧Ｖｇｓｏｆｆが０Ｖからの充電である場合は、図１０に示すように、充電が進んで電池電圧２０ｄが上昇し、２Ｖになるまで端子ＶＭの電圧２０ａとほぼ平行して上昇し、電池電圧２０ｄが２Ｖ以上になると、端子ＶＭの電圧２０ｄはパワーＮＭＯＳトランジスターＱＤの寄生ダイオードＤ１の順方向電圧降下分（例えば０．７Ｖ）のマイナス値に近づく。
　【０１２５】
　又、充電器により、充電していて、電池電圧２０ｄが２Ｖ以上で過放電電圧値以下の場合に、充電器を外す（充電器解放２０ｆ）と、図１０に示すように、ＮＭＯＳトランジスターＱ１２はオンした状態であるので、端子ＶＭの電圧２０ａは急速に上昇する。そして、端子ＶＭはＮＭＯＳトランジスターＱ１２のソース端子と接続されているので端子ＶＤＤの電圧近くまで上昇してＰＭＯＳトランジスターＱ１１及びＮＭＯＳトランジスターＱ１２をオフし、端子ＶＭの電圧２０ａは０Ｖまで下がる。
　【０１２６】
　（１１）トータル電圧検出の説明。
　パワーダウンモードからの充電では、強制的充電が開始するまでのパワーダウンモードからの復帰は、電池電圧がある程度高くなってから行うようにする必要がある。これは、過充電検出、過放電検出、過電流検出の基準電圧が確立する前にパワーダウンモードを解除してしまうと誤動作をする恐れがあるからである。
　【０１２７】
　即ち、この誤動作は、図１２に示すように、基準電圧２０ｋ（例えば基準電圧Ｅ１、Ｅ２が１．５Ｖ）の立ち上がり以上では、問題とならないが、図１３に示すように、基準電圧２０ｋ（例えば基準電圧Ｅ１、Ｅ２）が立ち上がる前にあっては、疑似的な検出結果（疑似正常領域２０ｉ及び疑似過充電領域２０ｊ）が出力されてしまう。
　【０１２８】
　又、基準電圧Ｅ１、Ｅ２、Ｅ３は、夫々単独で作り出す場合には、図１２のようにすることによって容易に目的とする基準電圧２９ｋ値を得ることができる。しかし、通常は１つの基準電源からオペアンプ等で分配して、各基準電圧Ｅ１、Ｅ２、Ｅ３を作り出す。従って、基準電圧の立ち上がり付近で疑似正常領域２０ｉ、疑似過充電領域２０ｊ等の誤動作が生じる恐れがある（図１３参照）。そこで、電池電圧２０ｄ値が基準電圧２０ｈ値を確保できる電圧値以上になってからパワーダウンモードを解除するようにして誤動作を防止しているのである。
　【０１２９】
　この基準電圧値２０ｈが確保できる電圧２０ｋは、基準電圧値２０ｈが１．５Ｖとすると最低でも電圧３Ｖ（基準電圧Ｅ１＋Ｅ２）は必要であり、その電圧値の検出範囲は、３Ｖ（基準電圧Ｅ１＋Ｅ２）〜４Ｖ（過充電電圧よりも少し下の値）であればよい。尚、この実際の検出回路は、図３に示すように、主に定電圧ダイオードであるツエナーダイオードＺ１とＰＭＯＳトランジスターＱ１、Ｑ２とから構成されている。
　【０１３０】
　この検出回路の動作は、充電を開始して生じる起動回路からのＬレベルの信号がＰＭＯＳトランジスターＱ２をオンし、抵抗Ｒ２及びツエナーダイオードＺ１に電流が流れ、抵抗Ｒ２の電圧降下でＰＭＯＳトランジスターＱ１がオンし、アンドゲートＧ８に入力され強制パワーダウンモードを解除する。
　【０１３１】
　ここで、電池電圧２０ｄが３Ｖ以下であるとツエナーダイオードＺ１に電流が流れないので、ＰＭＯＳトランジスターＱ１はオフのままであり、パワーダウンモードが解除されるための電圧値は約｛（ツエナーダイオードＺ１の電圧）＋（ＰＭＯＳトランジスターＱ１の電圧Ｖｇｓｏｆｆ）｝となる。
　【０１３２】
　例えば、ＰＭＯＳトランジスターＱ１の電圧Ｖｇｓｏｆｆ＝０．５Ｖとするとパワーダウンモードが解除される電圧値は３．５Ｖである。
　【０１３３】
　尚、図１４は定電圧ダイオードを使用しない時のトータル電圧検出の回路を示したものであって、ＭＯＳトランジスターの電圧Ｖｇｓｏｆｆだけで検出させるようにした回路構成であり、必要に応じてトランジスターの段数を増加させても良い。
　【０１３４】
（１２）時定数の説明（Ｔ１）（Ｔ２）。
　負荷が、バッテリーのプラス側端子（Ｅｂ＋）、マイナス側端子（Ｅｂ−）の両端子に接続されている場合に於て、バッテリーから供給されている電流は常に定格以下の一定電流が流れているとは限らず、時には定格以上の電流が瞬間的に流れる事がある。
　【０１３５】
　例えば、平滑用コンデンサー（パスコン）やモーター起動時に流れる電流は数十アンペアに達する事がある。このような、瞬間的電流で、過電流保護やパワーダウンモードになってしまっては継続した使用ができなくなり実用上不都合が生じる。
　【０１３６】
　そこで、過放電検出と過電流検出とがある時間帯内の変化の場合は検出しないようにする必要がある。そのため、過放電と過電流とを検出した場合には時定数（Ｔ１，Ｔ２）を持たせるようにして問題を解決している（図３参照）。この時定数（Ｔ１とＴ２）は論理回路と組み合わせて共有として、各検出回路に時定数が入っているのと等価になるようにし、図１５に示すようなタイミングで動作する。以下、図３及び図１５に基づいて説明する。
　【０１３７】
　バッテリーの両端子（Ｅｂ＋、Ｅｂ−）に接続されたコンデンサー負荷等に流れる大電流の時間帯が、時定数（Ｔ１）の時間帯位内の場合は、過電流検出からのＯＣ信号はない（Ｌレベルの信号）ので、時定数ＣＲ１からの信号はＬレベルのままであるので過電流保護が働くことはない。一方、大電流が流れて電池電圧が下がって疑似的に過放電状態となった場合には、過放電状態から回復する時間帯が時定数ＣＲ１の時間帯（Ｔ１）位内であれば、時定数ＣＲ１からの信号はＬレベルのままであるので、これも問題とならない。
　【０１３８】
　しかし、過放電直前等で大電流がなくなってから電圧が回復するまでの時間帯が、時定数ＣＲ１＋ＣＲ２の時間帯（Ｔ２）以上であった場合は、過放電状態としてパワーダウンモードにする必要がある。即ち、時定数ＣＲ１から出力される信号は、Ｈレベル信号となりパワーＮＭＯＳトランジスターＱＤをオフし、時定数ＣＲ２がヒットした時間帯（Ｔ２−Ｔ１）の信号で時定数ＣＲ２の出力信号がＨレベル信号となり、その時に過放電検出回路からのＯＤＣ信号がＨレベル（過放電状態）であればパワーダウンモードになれる。
　【０１３９】
　次に、ショートした場合には、過電流検出回路が働いてＯＣ信号がＨレベルとなり、時定数ＣＲ１の時間帯（Ｔ１）経過後に時定数ＣＲ１の出力がＨレベル信号になって、パワーＮＭＯＳトランジスターＱＤをオフし過電流から保護する。
　【０１４０】
　又、時定数ＣＲ１の時間帯（Ｔ１）が発生している間に、疑似的に過放電状態であったとしても電流遮断後電圧の回復が時定数ＣＲ２の時間帯（Ｔ２）以内であればパワーダウンモードとはならない。
　【０１４１】
　しかし、前述のように過放電直前などの場合は、回復が遅れてパワーダウンモードとなることがある。ここで、負荷を外すとパワーダウンモードでない時は正常状態となる。又、時定数ＣＲ２の時間帯（Ｔ２−Ｔ１）は電池の回復時間等から定めるが、普通は時定数ＣＲ１の時間帯（Ｔ１）とにおいて、Ｔ１〈Ｔ２の関係を保つように決定する。
　【０１４２】
　次に本発明に係るバッテリー保護回路の第２実施例について図１６を参照して説明する。この第２実施例は、マイコン等によって制御をするものでありブロック図として示し、その動作状態は図１７〜図１９に示したフローチャート図に従って制御される。
　【０１４３】
　図１６はバッテリー保護回路の各回路の動作をいわゆるマイコンを用いて制御するブロックダイヤグラム図であり、既に第１実施例で説明した回路と同一回路部分には同一符号を付して説明する。
　【０１４４】
　即ち、プラス側端子（Ｅｂ＋）に電池Ａｂａｔのプラス側を接続し、電池Ａｂａｔのマイナス側に電池Ｂｂａｔのプラス側を接続し、電池Ｂｂａｔのマイナス側は充放電スイッチ８を介在してマイナス側端子（Ｅｂ−）に接続された、所謂直列接続状態であることは第１実施例と同じである。そして、プラス側端子（Ｅｂ＋）と電池Ａｂａｔのプラス側との間には、アナログスイッチＳＷ５と電池電圧検出部３の一端が夫々接続されている。又、電池Ａｂａｔのマイナス側と電池Ｂｂａｔのプラス側の中間位置には電池電圧検出部３のコモンに相当する端子が接続され、電池Ｂｂａｔのマイナス側には充放電スイッチ８の一端が接続され、この充放電スイッチ８の他端とマイナス側端子（Ｅｂ−）の中間位置には、過電流検出部５の一端と充電検出部１２ｂの一端とが夫々接続されている。尚、充放電スイッチ８は、放電スイッチ制御部４ｂと充電スイッチ制御部１１とに夫々接続されている。
　【０１４５】
　セントラルプロセッサーユニット（以下、ＣＰＵと云う）２１はアナログスイッチ５の制御端子及び電池電圧検出部３の夫々と接続し、バスライン２２を備えた構成である。このバスライン２２には、Ａ／Ｄ変換器２３、プログラム制御部２４、入出力制御部２５、パワーダウン制御部６及び起動回路部１２ａに夫々接続されている。
　【０１４６】
　又、ＣＰＵ２１や周辺回路は低消費電流となるように配慮され、電池電圧検出部３の過充電及び過放電の検出レスポンスは、非常に遅くても良い（数ｍｓｅｃ〜数十ｍｓｅｃ）ので、低い周波数のクロックを使用することができる（例えば数１０ＫＨＺ〜数ＨＺ）。これに対して、過電流検出部５の過電流検出は、ある程度速いレスポンスが必要である。更に、ＣＰＵ２１を使用することによって、バッテリーの各種の状態を容易に把握することができるので、表示部を設けて残量表示、過充電等を表示することができる。この表示部は液晶などの低消費電力のものを使う。そして、バッテリーパック本体に表示部を設けない場合は、状態信号をコネクタ等で出力して負荷となる機器側で表示させることも可能である。
　【０１４７】
　Ａ／Ｄ変換器２３は、アナログスイッチＳＷ５の他端から電源を供給し、電池電圧検出部３の電池電圧状態を検出する端子に接続され、バスライン２２を介してＣＰＵ２１とアナログ値をデジタル値に変換したデータの送受信を行う。
　【０１４８】
　プラグラム制御部１９は、予め定まっているバッテリー保護回路を駆動させるためのプログラムが格納されている制御部であって、ＣＰＵ２１からの命令に従って適宜プログラムをバスライン２２を介してＣＰＵ２１に送出する。
　【０１４９】
　入出力制御部２５は、電池バランス部２６、放電スイッチ制御部４ｂ、充電スイッチ制御部１１及び過電流検出部５の夫々に接続され、バスライン２２を介してＣＰＵ２１からの命令に基づいて、適宜必要とするデータを送受信する制御部である。
　【０１５０】
　上記接続状態で構成されたバッテリー保護回路１の動作について図１７〜図１９に示したフローチャート図に基づいて説明する。先ずＣＰＵ２１から充電開始の命令が、バスライン２２を介して入出力制御部２５及び起動回路部１２ａの夫々に送出され、入出力制御部２５から充電スイッチ制御部１１に充電開始の信号が送られて、充放電スイッチ８の充電スイッチがオンして充電が開始し、起動回路部１２ａが充電検出部１２ｂからの充電状態を受信できる体制になる（Ｓ１〜Ｓ３）。
　【０１５１】
　そして、充電が開始され、電池Ａｂａｔ及びＢｂａｔへの充電状態は電池電圧検出部３によって検出され、この検出された各電池の電圧値（アナログ値）はＡ／Ｄ変換器２３によりデジタル値に変換され、バスライン２２を介してＣＰＵ２１に入力され、予め定めてある動作電圧値との比較演算を行う（Ｓ４）。
　【０１５２】
　即ち、電池の充電電圧が動作電圧値以下であって充電中である場合は、継続して電池の充電電圧の状態を比較演算して監視し、充電中でない場合は、ＣＰＵ２１はバスライン２２を介してパワーダウン制御部６にパワーダウンモードに入る命令をする（Ｓ５，Ｓ６、Ｓ２７、Ｓ２８）。
　【０１５３】
　もし、電池の充電電圧値が動作電圧値以上になった場合は、パワーダウンスイッチをオフし放電スイッチをオンにし、この時に電池電圧検出部３が過充電状態を検出した場合は、ＣＰＵ２１から入出力制御部２５を介して電池バランス部２６に各電池のバランスの制御信号が送出されバランス動作を開始する（Ｓ７、Ｓ８、Ｓ９、Ｓ１０）。
　【０１５４】
　各電池のバランスは、図１８に示すように電池バランス部２６によって制御され、先ずＣＰＵ２１から入出力制御部２５を介して充電スイッチ制御部１１により充放電スイッチ８の充電スイッチをオフし、充電動作が停止する。そして各電池のバランス動作中であることを示すスイッチをオンし、過充電域にある電池は放電させ各電池のバランスをとった後、電池のバランス動作中である信号をオフし、充電スイッチをオンして充電を開始する（Ｓ１０〜Ｓ１６）。
　【０１５５】
　もし、過充電状態でなく、しかも過放電状態であって且つ充電中であれば過充電状態を検出しながら過放電状態になるのを待ち、もし充電中でなければ起動回路部１２ａの動作を停止させ、時定数をヒットさせて瞬間的な過電流が流れたかどうかの判断をする（Ｓ９、Ｓ１７、Ｓ１８、Ｓ１９）。
　【０１５６】
　もし、過放電状態でなければ、起動回路部１２ａの動作を停止させ、パワーダウンモードを解除して所定電圧を負荷に供給する（Ｓ１７、Ｓ２０）。このようにマイコン等を使用しても実質的に、第１実施例と同様のバッテリーの過充電及び過放電の保護が行えるのである。
　【０１５７】
　この状態において、過放電及び過充電状態は常に電池電圧検出部３によって検出できる体制、即ちＣＰＵ２１で動作電圧と比較演算して監視し、過充電状態になれば、その都度、電池バランス部２６によりバランス制御を行い、各電池のバランス状態を均一に維持する（Ｓ２１、Ｓ２２、Ｓ１０）。
　【０１５８】
　もし、過放電状態が検出されると時定数をヒットさせて、本当に過放電状態であるか又は瞬間的な大電流が流れたかの判断をし、この時に過充電状態であれば電池バランス部２６により各電池のバランス状態を制御し、過充電状態でなく本当に過放電状態であると判断したならば、ＣＰＵ２１は入出力制御部２５を介して充放電スイッチ８の放電スイッチ及び充電スイッチをオフし、且つパワーダウン制御部６にパワーダウンモードに入る命令をし、パワーダウンスイッチをオンしてパワーダウンモードに入る。パワーダウンモードに入るとＣＰＵ２１はアナログスイッチＳＷ５をオンし、Ａ／Ｄ変換器２３の電源を遮断する。その他の遮断する回路は前記パワーダウンモードの項と同様であり、その説明は省略する（Ｓ２２、Ｓ２３、Ｓ２４、Ｓ１０、２５、Ｓ２６、Ｓ２７，Ｓ２８）。
　【０１５９】
　次に、ＣＰＵ２１は過電流検出部５からの過電流の検出による信号を受信すると現在の処理を中断して、過電流インタラプトの処理に入る。即ち図１９に示すように、過電流インタラプトが発生するとＣＰＵ２１は、入出力制御部２５を介して放電スイッチ制御部４ｂにより放電スイッチをオンし、且つ時定数をヒットさせ、時定数の時間帯よりも過電流の検出状態が短かければ瞬間的な大電流が流れたものと判断して現状の状態を維持し、時定数の時間帯よりも過電流の検出状態が長ければ過電流状態が発生したものと判断して放電スイッチをオフし、過放電状態であればパワーダウンモードに入る（Ｓ２９，Ｓ３０、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ３４）。
　【０１６０】
　もし、過放電状態でなく、過電流状態であれば、過電流状態がなくなるのを待ってから現在の状態に復帰することになる（Ｓ３３，Ｓ３４）。
　【０１６１】
　【発明の効果】
　本発明は上記説明したような構成にすることによって以下のような効果を奏する。
（１）パワーダウン手段を備えたバッテリー保護回路であって、パワーダウン解除手段は、二次電池の電圧が所定の電圧値を越えた後パワーダウンスイッチ手段を導通状態に復帰させることによって、過放電過充電検出の誤動作を防止できる。
　【０１６２】
（２）過放電状態から再び充電が開始された場合に、パワーダウンスイッチ手段を非導通状態から導通状態に復帰させるパワーダウン解除手段を備えたことによてパワーダウンモードであっても迅速な充電を得る事が出来る。
　【０１６３】
（３）二次電池が複数直列につながれたバッテリー保護回路にあっては、パワーダウン手段は状態検知手段により１又は全ての二次電池の過放電状態が検知された場合にパワーダウンスイッチ手段を非導通状態にすることによって、接続されている複数の二次電池全ての整合性を保つことができる。
　【０１６４】
（４）瞬間的に大電流が流れた場合は、バッテリーの電圧降下の検出を遅らせパワーダウンモードに誤って入ることを確実に防止できる。
　【０１６５】
（５）いずれかの二次電池が過充電状態の場合は、パワーダウンスイッチ手段が導通状態にならないようにするパワーダウン禁止手段を備えたことによって、過充電状態にある電池と過放電状態にある電池との均衡を迅速に整えることができる。
　【０１６６】
（６）パワーダウンスイッチ手段が非導通時であって、二次電池の電圧が略０Ｖの場合は、強制的に二次電池を充電可能状態にする強制充電手段を備えたことによって、０Ｖからの充電ができる。
　【０１６７】
（７）複数の二次電池の過充放電の電池バランスを取る手段を備えたことによって、常に各電池の充電と放電とを均一にすることができ、電池の寿命を長くすることができる。
　【０１６８】
（８）充電用の端子と放電用の端子とを分けたことによって、ショート等の２次的障害をなくすことができる。
【図面の簡単な説明】
　【図１】
　本発明に係る、第１実施例のバッテリー保護回路の全体ブロックダイヤグラム図である。
　【図２】
　本発明に係る、バッテリー放電特性をグラフで表した説明図である。
　【図３】
　本発明に係る、バッテリー保護回路の具体例を示す回路図である。
　【図４】
　図３で示した回路の内、充電ロジック部を回路で示した説明図である。
　【図５】
　パワーＭＯＳトランジスターのグランドの様子を示した説明図である。
　【図６】
　図５で示したグランドをシフトして同電位にする例をブロック図で示した説明図である。
　【図７】
　図３で示した回路の内、起動回路部分のＭＯＳトランジスターを中心として抜粋した説明図である。
　【図８】
　図７の説明図を論理回路で置き換えた説明図である。
　【図９】
　パワーＭＯＳトランジスターの動作電圧以上から充電し、過放電解除後に充電をやめた時の各部の電圧の変化を示したグラフである。
　【図１０】
　バッテリーを０Ｖから充電し、過放電解除前に充電をやめた場合の各電圧の変化を示したグラフである。
　【図１１】
　ＭＯＳトランジスターの特性例を示したグラフである。
　【図１２】
　基準電圧と過充電過放電検出関係の内、基準電圧が電池電圧と共に、立ち上がって定電圧となる場合を示したグラフである。
　【図１３】
　基準電圧と過充電過放電検出関係の内、基準電圧が急に立ち上がって定電圧となる様子を示したグラフである。
　【図１４】
　図３で示した回路の内、トータル電圧検出の回路を別の回路構成で組み立てた説明図である。
　【図１５】
　図３で示した回路の内、時定数（Ｔ１、Ｔ２）を示すタイミングチャートである。
　【図１６】
　本発明に係る第２実施例のバッテリー保護回路をブロック図で示した回路図である。
　【図１７】
　第２実施例の回路図による動作を示すフローチャートである。
　【図１８】
　第２実施例の回路図による動作の内、電池のバランス動作を示すフローチャートである。
　【図１９】
　第２実施例の回路図による動作の内、過電流を検出した時の動作を示すフローチャートである。
　【符号の説明】
　１　　バッテリー保護回路
　２　　電圧状態検出部
　３　　電池電圧検出部
　４　　放電系制御部
　４ｂ　　過放電スイッチ制御部
　５　　過電流電出部
　６　　パワーダウン制御部
　７　　グランドレベルシフト部
　８　　充放電スイッチ部
　９　　充電制御部
　１０　　充電系制御ロジック
　１１　　充電スイッチ制御ロジック
　１２　　起動回路充電検出部
　１３　　ヒューズ
　１５　　放電カーブ
　１６　　過放電電圧値
　１７　　過放電領域
　１８　　過放電領域
　１９　　残存容量
　２０、２１　　放電方向
　２０ａ　　端子ＶＭの電圧
　２０ｂ　　ａ点の電圧
　２０ｃ　　ｂ点の電圧
　２０ｄ　　電池電圧
　２０ｅ　　過放電電圧
　２０ｆ　　充電器解放
　２０ｇ　　パワーＭＯＳトランジスター動作電圧
　２０ｈ　　基準電圧値
　２０ｉ　　疑似正常領域
　２０ｋ　　基準電圧
　２０ｌ、２０ｍ　　比較電圧
　２０ｎ　　過放電領域
　２０ｏ　　過充電領域
　２１　　ＣＰＵ
　２２　　バスライン
　２３　　Ａ／Ｄ変換器
　２４　　プログラム制御部
　２５　　入出力制御部
　２６　　電池バランス部
　Ａｂａｔ　　電池
　Ｂｂａｔ　　電池
　ＣＯ　　ＣＯ信号
　ＣＯＭＰ１〜ＣＯＭＰ５　　コンパレーター
　ＣＲ１，ＣＲ２　時定数
　Ｄ１、Ｄ２　　寄生ダイオード
　ＤＯ　　ＤＯ信号
　Ｅ１、Ｅ２、Ｅ３　　基準電圧
　Ｅｂ＋　　プラス側端子
　Ｅｂ−　　マイナス側端子
　Ｇ１、Ｇ４、Ｇ５、Ｇ９、Ｇ１１、Ｇ１２　　オアゲート
　Ｇ２、Ｇ８　　アンドゲート
　Ｇ３、Ｇ７、Ｇ１０、Ｇ１３　　ノアゲート
　Ｇ６　　ナンドゲート
　ＯＣ　　ＯＣ信号
　ＯＤＣ　　ＯＤＣ信号
　Ｑ１〜Ｑ１６　　ＭＯＳトランジスター
　ＱＣ、ＱＤ　　パワーＭＯＳトランジスター
　ＳＷ１〜ＳＷ２　　アナログスイッチ
　ＶＤＤ、ＣＰＵ、ＶＣ、ＣＰＤ、ＶＳＳ、ＶＭ　　端子