(57)【特許請求の範囲】
【請求項１】
一方の面から対向する他方の面に貫通した貫通孔を有する半導体基板と、
前記貫通孔の内側に設けられ、内部に空洞を有する金属部材と、
前記金属部材と前記空洞との間に設けられた金属酸化膜と、
を備え、
前記金属部材は、ニッケルを主成分とし、
前記金属酸化膜は、前記金属部材に含まれる金属材料の酸化物を含む、
半導体装置。
【請求項２】
前記基板の前記一方の面に形成された前記貫通孔の開口の周りに設けられた金属層を更に備え、
前記金属部材は、前記金属層上に設けられ、前記貫通孔の前記開口から突出している
請求項１に記載の半導体装置。
【請求項３】
前記貫通孔の前記開口から突出した前記金属部材の部分にはスズまたは銅を含む接続部が形成されている
請求項２に記載の半導体装置。
【請求項４】
半導体基板の一方の面から対向する他方の面に貫通した貫通孔を前記半導体基板に形成する工程と、
内部に空洞が形成された金属部材を前記貫通孔の内側に形成する工程と、
前記金属部材と前記空洞との間に金属酸化膜を形成する工程と、
を備え、
前記金属部材は、ニッケルを主成分とし、
前記金属酸化膜は、前記金属部材に含まれる金属材料の酸化物を含む、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、及び、半導体装置の製造方法に関する。
【背景技術】
【０００２】
基板に形成された貫通孔に設けられた貫通電極として機能する金属部材を備えた半導体装置が知られている。更に、金属部材に空洞が形成された半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１４２４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、空洞が形成されることによって、金属部材に形成された亀裂が広がりやすいといった課題がある。
【０００５】
本発明の実施形態は、上記に鑑みてなされたものであって、空洞が形成された金属部材の亀裂が広がることを低減できる半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、実施形態によれば、半導体装置は、半導体基板と、金属部材と、金属酸化膜とを備える。半導体基板は、一方の面から対向する他方の面に貫通した貫通孔が形成されている。金属部材は、貫通孔の内側に設けられ、内部に空洞が形成されている。金属酸化膜は、金属部材と空洞との間に形成されている。金属部材は、ニッケルを主成分とする。金属酸化膜は、金属部材に含まれる金属材料の酸化物を含む。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態の半導体装置の縦断面図である。
【図２】図２は、半導体装置の製造方法を説明する工程図である。
【図３】図３は、半導体装置の製造方法を説明する工程図である。
【図４】図４は、半導体装置の製造方法を説明する工程図である。
【図５】図５は、半導体装置の製造方法を説明する工程図である。
【図６】図６は、半導体装置の製造方法を説明する工程図である。
【図７】図７は、半導体装置の製造方法を説明する工程図である。
【図８】図８は、半導体装置の製造方法を説明する工程図である。
【図９】図９は、半導体装置の製造方法を説明する工程図である。
【図１０】図１０は、半導体装置の製造方法を説明する工程図である。
【図１１】図１１は、半導体装置の製造方法を説明する工程図である。
【発明を実施するための形態】
【０００８】
以下の例示的な実施形態や変形例には、同様の構成要素が含まれている。よって、以下では、同様の構成要素には共通の符号が付されるとともに、重複する説明が部分的に省略される。実施形態や変形例に含まれる部分は、他の実施形態や変形例の対応する部分と置き換えて構成されることができる。また、実施形態や変形例に含まれる部分の構成や位置等は、特に言及しない限りは、他の実施形態や変形例と同様である。
【０００９】
＜実施形態＞
図１は、実施形態の半導体装置１０の縦断面図である。半導体装置１０は、ＴＳＶ（Through-Silicon  Via）を有する。
【００１０】
図１に示すように、半導体装置１０は、基板１２と、デバイス部１４と、配線層１６と、層間絶縁層１８と、第１パッシベーション層２０と、第２パッシベーション層２２と、電極パッド２４と、第１絶縁層２６と、第２絶縁層２８と、第３絶縁層３０と、貫通電極３２とを備える。
【００１１】
基板１２は、半導体を主成分とする。例えば、基板１２は、シリコンを主成分とする。基板１２の厚みの一例は、２５μｍ〜３５μｍである。基板１２には、貫通孔４０が形成されている。貫通孔４０は、基板１２の一方の面４２から対向する他方の面４４にわたって形成されている。即ち、貫通孔４０は、基板１２を貫通する。貫通孔４０は、平面視において、例えば、円形状である。従って、貫通孔４０は、円柱形状である。平面視における貫通孔４０の直径の一例は、１０μｍである。
【００１２】
デバイス部１４は、トランジスタ等の半導体素子を有する。デバイス部１４は、基板１２の他方の面に設けられている。デバイス部１４には、図示しないゲート電極層を有している。
【００１３】
配線層１６は、基板１２と反対側のデバイス部１４の部分に設けられている。配線層１６は、デバイス部１４の半導体素子と電気的に接続されている。配線層１６は、導電性の材料を含む。例えば、配線層１６は、タングステン、ニッケルシリサイド、コバルトシリサイド、銅、アルミニウム、ボロンがドープされたポリシリコン等を主成分とする。なお、図１では、配線層１６を１層のみを図示しているが、複数の配線層を有する多層配線構造を有していてもよい。
【００１４】
層間絶縁層１８は、基板１２の他方の面４４、デバイス部１４及び配線層１６の少なくとも一部を被覆して、デバイス部１４及び配線層１６が電気的に接続された領域等を除き絶縁する。層間絶縁層１８は、絶縁性の材料を主成分とする。例えば、層間絶縁層１８は、シリコン酸化膜を用いて形成される。
【００１５】
第１パッシベーション層２０は、層間絶縁層１８の少なくとも一部を被覆する。第１パッシベーション層２０は、第２パッシベーション層２２を透過する外気に含まれる水分等から配線層１６を保護する。第１パッシベーション層２０は、シリコン窒化膜を用いて形成される。
【００１６】
第２パッシベーション層２２は、第１パッシベーション層２０の少なくとも一部を被覆する。第２パッシベーション層２２は、デバイス部１４等を保護する。第２パッシベーション層２２は、絶縁性の樹脂等によって形成される。例えば、第２パッシベーション層２２は、ポリイミド樹脂を主成分とする。
【００１７】
電極パッド２４は、配線層１６と電気的に接続されている。電極パッド２４の一部は、第２パッシベーション層２２から露出している。電極パッド２４は、他の半導体装置１０の貫通電極３２等と電気的に接続される。電極パッド２４は、バリアメタル層５０と、シード層５２と、電極本体５４と、電極接続部５６とを有する。
【００１８】
バリアメタル層５０は、配線層１６の一部を被覆する。バリアメタル層５０は、配線層１６と電気的に接続されている。バリアメタル層５０は、電極本体５４を構成する金属材料が層間絶縁層１８等に拡散することを抑制する。バリアメタル層５０は、チタン（Ｔｉ）等の金属材料を主成分とする。
【００１９】
シード層５２は、バリアメタル層５０の内周面を被覆する。シード層５２は、電極本体５４を構成する金属材料がメッキされる際にシードとなる材料を主成分とする。シード層５２は、例えば、銅（Ｃｕ）を主成分とする。
【００２０】
電極本体５４は、シード層５２の内側を埋めるように形成されている。電極本体５４は、導電性の材料を主成分とする。電極本体５４は、例えば、ニッケル（Ｎｉ）を主成分とする。尚、電極本体５４は、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、タンタル（Ｔａ）、Ｐｔ（白金）、Ｒｈ（ロジウム）、Ｉｒ（イリジウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスミウム）、Ｒｅ（レニウム）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｂ（ホウ素）、Ｈｆ（ハフニウム）のうち、少なくとも１種類の金属を含む材料によって形成してもよい。
【００２１】
電極接続部５６は、バリアメタル層５０を覆う面とは反対側の電極本体５４の面を覆う。電極接続部５６は、導電性の材料を主成分とする。電極接続部５６は、例えば、金（Ａｕ）を主成分とする。
【００２２】
第１絶縁層２６は、基板１２の一方の面４２の少なくとも一部を被覆する。第１絶縁層２６は、絶縁性の材料を主成分とする。例えば、第１絶縁層２６は、シリコン酸化膜を主成分とする。第１絶縁層２６は、基板１２の一方の面を電気的に絶縁する。
【００２３】
第２絶縁層２８は、基板１２と接する面とは反対側の第１絶縁層２６の面の少なくとも一部を被覆する。第２絶縁層２８は、絶縁性の材料を主成分とする。例えば、第２絶縁層２８は、シリコン窒化膜によって形成される。
【００２４】
第３絶縁層３０は、第１絶縁層２６と接する面とは反対側の第２絶縁層２８の面、及び、基板１２の貫通孔４０の側面を被覆する。第３絶縁層３０は、絶縁性の材料を主成分とする。例えば、第３絶縁層３０は、シリコン酸化膜によって形成される。
【００２５】
貫通電極３２は、金属層の一例であるバリアメタル層６０と、金属層の一例であるシード層６２と、金属部材の一例であるビア電極６４と、金属酸化膜６６と、電極接続部６８を有する。
【００２６】
バリアメタル層６０は、一方の面４２に形成された貫通孔４０の開口の周りに形成された第３絶縁層３０、貫通孔４０の内部に形成された第３絶縁層３０の内面を被覆する。また、バリアメタル層６０は、他方の面４４の貫通孔４０の開口を塞ぐように形成されている。バリアメタル層６０は、デバイス部１４に含まれるゲート電極層と電気的に接続されている。バリアメタル層６０は、シード層６２を構成する金属材料が第３絶縁層３０等に拡散することを抑制する。バリアメタル層６０は、チタン（Ｔｉ）等の金属材料を主成分とする。
【００２７】
シード層６２は、バリアメタル層６０の内周面を被覆する。換言すれば、シード層６２は、一方の面４２に形成された貫通孔４０の開口の周りと、貫通孔４０の内面に形成されている。シード層６２は、ビア電極６４を構成する金属材料がメッキされる際にシードとなる材料を主成分とする。シード層６２は、例えば、銅（Ｃｕ）を主成分とする。
【００２８】
ビア電極６４は、シード層６２上に形成されている。ビア電極６４は、貫通孔４０の内側に設けられている。即ち、ビア電極６４は、貫通孔４０を埋めるように形成されている。ビア電極６４の一部は、一方の面４２に形成された貫通孔４０の開口から突出している。ビア電極６４は、導電性の材料を主成分とする。ビア電極６４は、例えば、ニッケル（Ｎｉ）を主成分とする。ビア電極６４は、銅（Ｃｕ）、銀（Ａｇ）、コバルト（Ｃｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、Ｒｈ（ロジウム）、Ｉｒ（イリジウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスミウム）、Ｒｅ（レニウム）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｂ（ホウ素）、Ｈｆ（ハフニウム）のうち、少なくとも１種類の金属を含む材料によって形成してもよい。ビア電極６４の内側には、空洞６７が形成されている。空洞６７は、ビア電極６４内に発生する応力を緩和する。
【００２９】
金属酸化膜６６は、ビア電極６４と空洞６７との間に形成されている。換言すれば、金属酸化膜６６は、ビア電極６４が空洞６７と接する面の少なくとも一部を被覆する。金属酸化膜６６は、ビア電極６４を構成する金属材料を含む金属酸化物を主成分とする。例えば、金属酸化膜６６は、ビア電極６４を構成するニッケルを含むニッケル酸化物を主成分とする。
【００３０】
電極接続部６８は、一方の面４２に形成された貫通孔４０の開口から突出したビア電極６４の部分に形成されている。電極接続部６８は、導電性の材料を主成分とする。電極接続部６８は、電極パッド２４の電極接続部５６と容易に接続できる導電性の材料で構成することが好ましい。例えば、電極接続部６８は、スズ（Ｓｎ）または銅（Ｃｕ）を主成分とする。
【００３１】
図２から図１１は、半導体装置１０の製造方法を説明する工程図である。図２から図１１を参照して、半導体装置１０の製造方法について説明する。本実施形態の製造方法は、貫通電極３２をデバイス部１４よりも後に作成するビアラスト方式である。
【００３２】
図２に示すように、半導体装置１０の製造方法では、基板１２の他方の面４４にデバイス部１４と、配線層１６と、層間絶縁層１８と、第１パッシベーション層２０と、第２パッシベーション層２２と、電極パッド２４とを形成する。次に、基板１２の一方の面４２を機械的研磨法等によって研磨して、基板１２を例えば３０μｍ程度の厚みにする。研磨をした後、基板１２の一方の面４２にシリコン酸化膜を用いた第１絶縁層２６をＣＶＤ（Chemical  Vapor  Deposition）法によって形成する。次に、第１絶縁層２６上にシリコン窒化膜を用いた第２絶縁層２８をＣＶＤ法によって形成する。
【００３３】
図３に示すように、第１絶縁層２６、第２絶縁層２８、及び、基板１２を、マスクを使用したＲＩＥ（Reactive  Ion  Etching）法によってエッチングする。これにより、基板１２の一方の面４２から他方の面４４まで貫通した貫通孔４０を基板１２に形成する。
【００３４】
図４に示すように、第２絶縁層２８、貫通孔４０の側面、及び、貫通孔４０の他方の面側の開口から露出したデバイス部１４の領域に、ＣＶＤ法によってシリコン酸化膜を用いた第３絶縁層３０を形成する。
【００３５】
図５に示すように、デバイス部１４に形成された第３絶縁層３０をドライエッチング等のエッチングによって除去する。これにより、デバイス部１４が貫通孔４０に露出する。
【００３６】
図６に示すように、第３絶縁層３０、及び、貫通孔４０の他方の面側の開口から露出したデバイス部１４の領域に、チタンを用いたバリアメタル層６０を真空蒸着法またはスパッタ法によって形成する。次に、バリアメタル層６０上に銅を用いたシード層６２を真空蒸着法またはスパッタ法によって形成する。
【００３７】
図７に示すように、貫通孔４０の内側以外の領域、及び、貫通孔４０の一方の面４２側の開口の周囲以外の領域のシード層６２上にレジスト膜７０をフォトリソグラフィーによって形成する。
【００３８】
図８に示すように、レジスト膜７０から露出しているシード層６２にコンフォーマルめっきによってニッケルを用いたビア電極６４を形成する。ビア電極６４は形成されるにつれて、貫通孔４０の内側におけるビア電極６４が形成されていない領域の他方の面４４側の幅が、一方の面４２側の幅に比べて小さくなる。換言すれば、貫通孔４０の内側に形成されるビア電極６４の一方の面４２側の開口が、他方の面４４側のビア電極６４の形成されていない領域の幅よりも速く小さくなる。
【００３９】
図９に示すように、コンフォーマルめっきを継続することによって、ビア電極６４の内側に空洞６７が形成された状態で、ビア電極６４の一方の面４２側の開口が塞がれる。これにより、内部に空洞６７が形成されたビア電極６４が貫通孔４０の内側に形成される。尚、ビア電極６４の形成は、コンフォーマルめっきに限定されないが、処理時間の短縮及び選択可能なめっき種の多さからコンフォーマルめっきが好ましい。
【００４０】
図１０に示すように、少なくともビア電極６４を加熱することによって、ビア電極６４と空洞６７との間にニッケル酸化物を含む金属酸化膜６６を形成する。例えば、２００°から２５０°の温度で、数分から数時間程度加熱する。これにより、ビア電極６４を構成するニッケル等の金属が、空洞６７内に閉じ込められためっき液中の水分等によって酸化される。これにより、金属酸化膜６６がビア電極６４と空洞６７との間に形成される。
【００４１】
図１１に示すように、レジスト膜７０から露出しているビア電極６４にスズを用いた電極接続部６８を形成する。この後、レジスト膜７０を除去するとともに、表面張力を利用して電極接続部６８を曲面状に変形させる。
【００４２】
上述したように、半導体装置１０では、ビア電極６４とビア電極６４の内部に形成された空洞６７との間に金属酸化膜６６が形成されている。これにより、金属酸化膜６６がビア電極６４を補強しているので、ビア電極６４に熱や機械的なストレスが長期間に渡って加わった場合にビア電極６４に亀裂が発生しても、半導体装置１０はビア電極６４の亀裂が広がることを抑制できる。
【００４３】
半導体装置１０では、ビア電極６４を構成する金属を含む金属酸化物によって金属酸化膜６６を構成しているので、ビア電極６４を加熱することによって金属酸化膜６６を容易に形成することができる。
【００４４】
上述した実施形態は適宜変更してよい。
【００４５】
例えば、上述の実施形態では、半導体装置１０の製造方法として、ビアラスト方式を適用したが、ビアファスト方式等の他の製造方法によって半導体装置を製造してもよい。
【００４６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４７】
１０…半導体装置、１２…基板、１４…デバイス部、１６…配線層、１８…層間絶縁層、２０…第１パッシベーション層、２２…第２パッシベーション層、２４…電極パッド、２６…第１絶縁層、２８…第２絶縁層、３０…第３絶縁層、３２…貫通電極、４０…貫通孔、６０…バリアメタル層（金属層）、６２…シード層（金属層）、６４…ビア電極（金属部材）、６６…金属酸化膜、６７…空洞、６８…電極接続部
【図１】
0006509635.tif 000002
【図２】
0006509635.tif 000003
【図３】
0006509635.tif 000004
【図４】
0006509635.tif 000005
【図５】
0006509635.tif 000006
【図６】
0006509635.tif 000007
【図７】
0006509635.tif 000008
【図８】
0006509635.tif 000009
【図９】
0006509635.tif 000010
【図１０】
0006509635.tif 000011
【図１１】
0006509635.tif 000012