【事件の表示】
　特許第３３４５１６２号「ＦＥＴのゲート駆動回路」の請求項１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３４５１６２号の請求項１に係る特許を維持する。
【理　由】
１．手続の経緯
　
　特許第３３４５１６２号の請求項１に係る発明についての出願は、平成６年４月５日に特許出願がされ、平成１４年８月３０日にその発明についての特許権の設定登録がなされ、その後、請求項１に係る特許について、特許異議申立人吉田春男より特許異議の申立てがなされ、取消しの理由が通知され、その指定期間内である平成１６年６月１４日に訂正請求がなされたものである。
　
２．訂正の適否についての判断
　
（１）訂正の内容
　ア．訂正事項ａ
特許請求の範囲の請求項１の記載について、
「【請求項１】正負両極性の電圧を発生する駆動信号源を受けてＦＥＴのゲート・ソース間を駆動する回路であって、前記駆動信号源とこのゲート・ソース間を結ぶ線路には順次に；この線路の少なくとも一方に直列に接続されたダイオードと、この線路の逆方向極性電圧を短絡するトランジスタ回路と、この線路に直列接続されたコンデンサであって前記ＦＥＴのゲート・ソース間等価静電容量の値より充分大きい静電容量を有するコンデンサと、このコンデンサを充電する充電回路とからなる逆バイアス電圧源とを接続してなるＦＥＴのゲート駆動回路。」
とあるのを、
「【請求項１】正負両極性の電圧を発生する駆動信号源を受けてＦＥＴのゲート・ソース間を駆動する回路であって、前記駆動信号源とこのゲート・ソース間を結ぶ線路には順次に；この線路の少なくとも一方に直列に接続されたダイオードと、この線路の逆方向極性電圧を短絡するトランジスタ回路と、この線路に直列接続されたコンデンサであって前記ＦＥＴのゲート・ソース間等価静電容量の値より充分大きい静電容量を有するコンデンサと、このコンデンサを充電する充電回路とからなる逆バイアス電圧源とを接続すると共に、ダイオードと抵抗器と前記ＦＥＴのゲート・ソース間等価静電容量の値よりも大きい静電容量を有する別のコンデンサとからなるバイパス回路を前記ＦＥＴのゲート・ソース間に接続し、前記抵抗器は、前記別のコンデンサの静電容量との積の時定数が前記駆動信号源の１周期よりも充分に小さくなる抵抗値を有することを特徴とするＦＥＴのゲート駆動回路。」
と訂正する。
　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　
　上記訂正事項ａについて、
　上記訂正事項ａは、補正前特許請求の範囲請求項１に「ダイオードと抵抗器と前記ＦＥＴのゲート・ソース間等価静電容量の値よりも大きい静電容量を有する別のコンデンサとからなるバイパス回路を前記ＦＥＴのゲート・ソース間に接続し、前記抵抗器は、前記別のコンデンサの静電容量との積の時定数が前記駆動信号源の１周期よりも充分に小さくなる抵抗値を有する」という構成を追加するものである。
　そして、上記訂正事項ａに関連する記載として、願書に添付した明細書（以下、「特許明細書」という。）の詳細な説明には「【００１３】ＦＥＴ29のゲート・ソース間に接続されているダイオード23と抵抗器25とコンデンサ27との回路はバイパス回路である。つまり，ＦＥＴ29のドレイン・ソース間の電圧の立ち上がり速度dv/dt が高速度の場合にドレイン・ゲート間静電容量Ｃdgを通してゲート電圧を上昇させて誤導通しないようにするバイパス回路である。このバイパス回路の構成部品の条件でついては次のように定める。コンデンサ27の静電容量については，ＦＥＴ29のゲート・ソース間静電容量Ｃgsより充分大きい値が望ましい。そして抵抗器25の値については，コンデンサ27の静電容量との積の時定数が駆動信号源１の１周期より充分小さい値となるような値に選ぶ。」と記載されていることから、
「ダイオードと抵抗器と前記ＦＥＴのゲート・ソース間等価静電容量の値よりも大きい静電容量を有する別のコンデンサとからなるバイパス回路を前記ＦＥＴのゲート・ソース間に接続し、前記抵抗器は、前記別のコンデンサの静電容量との積の時定数が前記駆動信号源の１周期よりも充分に小さくなる抵抗値を有する」ことは特許明細書に記載されているものと認められる。
　そうすると、上記訂正事項ａは、特許明細書に記載された事項の範囲において、「駆動回路」を構成を直列的に追加することにより、構成を限定したものであるから、特許請求の範囲の減縮を目的とするものであって、新規事項の追加に該当せず、また、実質的に特許請求の範囲を拡張し、又は変更するものでもない。
　
（３）むすび
　
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項及び同法第３項で準用する同法第１２６条第２項及び第３項の規定に適合するので、当該補正を認める。
　
３．特許異議申立について、
　
（１）申立ての理由の概要
　特許異議申立人吉田春男は、請求項１に係る発明は、甲第１号証（特開平５−１３０７６７号公報）をもとに容易に発明することができたものであり、特許法第２９条第２項の規定により、特許を受けることができないものであるから、特許を取り消すべきと主張している。
　
（２）本件の請求項１に係る発明
　上記２．で示したように上記訂正が認められるから、本件の請求項１に係る発明（以下、「本件発明」という。）は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１に記載された事項により特定されるとおりのものである。
　
（３）刊行物等
　特許異議申立人が証拠として提示した刊行物特開平５−１３０７６７号公報（以下、「刊行物１」とよぶ。）には、次のことが記載されている。
（ａ）「【従来の技術】通常、この種のゲート駆動装置ではパルストランスが用いられるが、これを小型化するために制御信号（オン信号）を互いに１８０°位相のずれた２つの高周波パルスで変調し、その信号を２つのパルストランスを介して伝達し、その２次側で合成するものが一般的である。図３にかかる電圧駆動形半導体素子のゲート駆動部の従来例を示す。同図において、１，２はパルストランスであり、信号を絶縁して伝達するために設けられる。３，６はオン信号用整流ダイオードであり、４，５は逆バイアス用電源としてのコンデンサ（電解コンデンサ）１３を充電するための整流ダイオードである。９はオン用制限抵抗、１２はオフ用制限抵抗である。１０は抵抗器でコンデンサ１３と平滑フィルタを形成している。また、７はダイオード、８はトランジスタ、１１は抵抗である。」（第２頁【０００２】）
（ｂ）「図４にゲート信号発生部の構成とゲート駆動部と被駆動素子（ＩＧＢＴ：絶縁ゲートバイポーラモードトランジスタ２１）との接続例を示し、図５にその動作説明図を示す。図４に符号１５〜２０で示される部分は、制御信号（オン信号）を高周波パルスで変調する部分を示す。…」（第２頁【０００３】）
（ｃ）「【０００４】各パルストランスの２次側には半波整流回路３，６が接続され、さらにこれらに並列に接続することによりこれらの波形が合成され、図４に示すＡ，Ｄ間には図５（ホ）で示すように、オン信号と同一波形の電圧が出力される。この電圧がオン用制限抵抗９を通し被駆動素子としてのＩＧＢＴ２１のゲートに印加され、これによりＩＧＢＴ２１がオンとなる。…」（第２頁【０００４】）
（ｄ）「【０００４】　…　その後、図５のｙ点でオン信号がなくなると、パルストランスの２次側には電圧が出力されないので、Ａ，Ｄ間の電圧は零ボルトとなる。これにより、トランジスタ８のベース電位が０ボルトとなりトランジスタ８はオンとなる。この動作によって、ゲートに蓄積された電荷を抵抗１２とゲート容量で決まる時定数で放電し、Ｅ，Ｆ間に逆バイアス電圧（コンデンサ１３の電圧）が掛かり、ＩＧＢＴ２１はオフとなる。」（第２頁【０００４】）
（ｅ）「【実施例】図１はこの発明の実施例を示す構成図、図２は図１の動作を説明するための各部波形図である。　…　その動作は図２に示すように、（イ）の制御電源の立ち上げ（時刻ｔ０）と同時に、パルス発生器２７より（ロ）の如き逆バイアスコンデンサ１３を充電するに充分なパルス幅を持ったパルス信号を発生する。装置の運転開始前（時刻ｔ３以前）にはゲート信号も（ハ）の如くオフであるから、オアゲート２８の出力にはパルス発生器２７からのパルス信号が模擬のオン信号として得られ、これにより素子が駆動されることになる。このとき、主回路電源は（ホ）の如くオフとなっているので、前述の図６で説明したような電源短絡は生じない。そして、逆バイアスコンデンサ１３の充電が完了する時刻ｔ１において、模擬オン信号を（ロ）の如くオフとし、しかる後の時刻ｔ２において主回路電源を（ホ）の如くオンとする。こうすれば、制御装置からオン信号（ゲート信号）が与えられる時刻ｔ３の時点では、逆バイアス電圧は（ニ）のように確立しているので、ｄｖ／ｄｔによる誤点弧で電圧駆動形半導体素子が破壊するのを防止することができる。」（第３頁【００１０】）
　つまり、上記（ｃ）、第４図、および、技術常識を勘案すると、「ＩＧＢＴのゲート・エミッタ間を駆動する回路」が記載されている点に注意し、上記（ａ）から（ｄ）、第３図から第８図（特に第８図）、および、技術常識を勘案すると、刊行物１には、「制御信号（オン信号）を互いに１８０°位相のずれた２つの高周波パルスで変調した信号が伝達される２個のパルストランス（１，２）を合成した信号を受けて電圧駆動型半導体素子であるＩＧＢＴのゲート・エミッタ間を駆動する回路であって、前記駆動信号源とこのゲート・エミッタ間を結ぶ線路には順次に；この線路の少なくとも一方に直列に接続されたダイオード（７）と、この線路のベース電位が０ボルトとなるとオンとなることによってゲートに蓄積された電荷を放電するトランジスタ回路（８、１２等）と、この線路に直列接続された電解コンデンサ（１３）と、この電解コンデンサを充電する充電回路（２３，２４，２５）とからなる回路とを接続してなる電圧駆動型半導体素子であるＩＧＢＴのゲート駆動回路。」（以下、「刊行物１に記載の発明」とよぶ。）が記載されている。
　また、上記（ｄ）、（ｅ）、第１図から第２図、および、技術常識を勘案すると、「ゲートの電荷を放電し、逆バイアス電圧を掛けることにより、オフにするも駆動回路おいて、第２図（ハ）ゲート信号が、複数回、オン・オフを繰り返す期間において、第２図（ニ）逆バイアス電圧は、脈打つが、大きな電圧変動はしないこと。」（以下、「刊行物１に記載の発明の動作」とよぶ。）が記載されている。
　
（４）対比・判断
　本件発明と上記刊行物１に記載の発明とを対比すると、
（ａ）刊行物１に記載の発明の「制御信号（オン信号）を互いに１８０°位相のずれた２つの高周波パルスで変調した信号が伝達される２つのパルストランスを合成した信号を受けて」は、正負両極性の電圧を発生するから、本願発明の「正負両極性の電圧を発生する駆動信号源」に相当する。
（ｂ）本件発明の「ＦＥＴ」と、刊行物１に記載の発明の「電圧駆動型半導体素子であるＩＧＢＴ」は、「電圧駆動型半導体素子」の点で一致する。
（ｃ）本件発明の「ゲート・ソース間」と、刊行物１に記載の発明の「ゲート・エミッタ間」は、電圧駆動型素子のオン・オフを制御するための「制御端子・主端子間」の点で一致する。
（ｄ）刊行物１に記載の発明の「この線路のベース電位が０ボルトとなるとオンとなることによってゲートに蓄積された電荷を放電するトランジスタ回路（８、１２等）」は、直列に接続された、ゲートの容量と逆バイアス状態のコンデンサとを、オン（すなわち、短絡）させることにより、ゲートに蓄積された電荷を放電させるトランジスタ回路であるから、本願発明の「逆方向極性電圧を短絡するトランジスタ回路」に相当する。
（ｅ）刊行物１に記載の発明の「この電解コンデンサを充電する充電回路（２３，２４，２５）とからなる回路」は、”電解コンデンサと、この電解コンデンサを充電する充電回路（２３，２４，２５）とからなる回路”で、逆バイアス用電源としてのコンデンサと、逆バイアス用電源としてのコンデンサを充電するための回路からなる電圧源を構成しているから、「このコンデンサを充電する充電回路とからなる逆バイアス電圧源」に相当する。
（ｆ）本件発明の線路に直列に接続された「ＦＥＴのゲート・ソース間等価静電容量の値より充分大きい静電容量を有するコンデンサ」と、刊行物１に記載の発明の線路に直列に接続された「電解コンデンサ」は、線路に直列に接続された「コンデンサ」である点で一致する。
［一致点］
　両者は「正負両極性の電圧を発生する駆動信号源を受けて電圧駆動型半導体素子の制御電極・主電極間を駆動する回路であって、前記駆動信号源とこの制御電極・主電極間を結ぶ線路には順次に；この線路の少なくとも一方に直列に接続されたダイオードと、この線路の逆方向極性電圧を短絡するトランジスタ回路と、この線路に直列接続されたコンデンサと、このコンデンサを充電する充電回路とからなる逆バイアス電圧源とを接続してなる電圧駆動型半導体素子のゲート駆動回路」で一致し、
　
［相違点］
　相違点１　電圧駆動型半導体素子に関して、本件発明は「ＦＥＴ」で有るのに対して、刊行物１に記載の発明は「電圧駆動型半導体素子であるＩＧＢＴ」である点、
　相違点２　制御電極・主電極間に関して、本件発明は「ゲート・ソース間」であるのに対して、刊行物１に記載の発明は「ゲート・エミッタ間」である点、
　相違点３　逆バイアス電圧源が充電するコンデンサに関して、本件発明は「ＦＥＴのゲート・ソース間等価静電容量の値より充分大きい静電容量を有するコンデンサ」で有るのに対して、刊行物１に記載の発明は「電解コンデンサ」である点、
　相違点４　バイパス回路に関して、本件発明は「ダイオードと抵抗器と前記ＦＥＴのゲート・ソース間等が静電容量よりも大きい静電容量を有する別のコンデンサとからなるパイパス回路を前記ＦＥＴのゲート・ソース間に接続し、前記抵抗器は、前記別のコンデンサの静電容量との積の時定数が前記駆動信号源の１周期よりも充分に小さくなる抵抗値を有する」のに対して、刊行物１に記載の発明は、バイパス回路がない点、
で相違する。
　
［相違点についての検討］
　相違点１、２　電子回路の技術分野において、電圧駆動型半導体素子として「ＦＥＴ」は引用例を用いるまでもなく周知の素子であり、また、「ＩＧＢＴ」にかえて「ＦＥＴ」とすることに阻害する要因も見あたらないから、刊行物１に記載の発明の「電圧駆動素子であるＩＧＢＴ」にかえて、「ＦＥＴ」とすることは、当業者において容易に成し得たことである。そして、ＦＥＴを採用した場合、電圧駆動型半導体素子を制御するため電圧を加える制御電極・主電極は、それぞれ、ゲート・ソースであるから、刊行物１に記載の発明の「ゲート・エミッタ間」は「ゲート・ソース間」になる。
　相違点３　刊行物１に記載の発明の逆バイアス源の「コンデンサ」は「電解コンデンサ」であり、多様な構造のコンデンサの中で比較的大きい静電容量が必要な場合に意図的に用いられるコンデンサであること、さらに、「刊行物１に記載された発明の動作」において、「ゲートの電荷を放電し、逆バイアス電圧を掛けることにより、オフにするも駆動回路おいて、第２図（ハ）ゲート信号が、複数回、オン・オフを繰り返す期間において、第２図（ニ）逆バイアス電圧は、脈打つが、大きな電圧変動はしないこと。」が示されているから、当業者であれば、コンデンサの電荷＝容量×電圧の公式を勘案すると、刊行物１の「コンデンサ」を「ＦＥＴのゲート・ソース間等価静電容量の値より充分大きい静電容量を有するコンデンサ」とすることは、容易に想到し得たものと認められる。
　相違点４　刊行物１に記載の発明には、本件発明を特定する事項である、「ダイオードと抵抗器と前記ＦＥＴのゲート・ソース間等が静電容量よりも大きい静電容量を有する別のコンデンサとからなるパイパス回路を前記ＦＥＴのゲート・ソース間に接続し、前記抵抗器は、前記別のコンデンサの静電容量との積の時定数が前記駆動信号源の１周期よりも充分に小さくなる抵抗値を有すること」は記載も示唆もされていない、さらに、出願当時において周知慣用とも認められず、当該事項により本件発明は、「ＦＥＴ29のドレイン・ソース間の電圧の立ち上がり速度dv/dt が高速度の場合にドレイン・ゲート間静電容量Ｃdgを通してゲート電圧を上昇させて誤導通しないようにするバイパス回路である」という顕著な効果を奏するものである。
　以上より、本件発明は、上記刊行物１に記載の発明から容易に発明することができたものとはいえない。
　
（５）むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件の請求項１に係る特許を取り消すことができない。
　また、他に本件の請求項１に係る特許を取り消すべき理由を発見しない。
　よって結論のとおり決定する。
【異議決定日】
平成１６年７月２７日（２００４．７．２７）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
ＦＥＴのゲート駆動回路
（５７）【特許請求の範囲】
　【請求項１】
　正負両極性の電圧を発生する駆動信号源を受けてＦＥＴのゲート・ソース間を駆動する回路であって、前記駆動信号源とこのゲート・ソース間を結ぶ線路には順次に；この線路の少なくとも一方に直列に接続されたダイオードと、この線路の逆方向極性電圧を短絡するトランジスタ回路と、この線路に直列接続されたコンデンサであって前記ＦＥＴのゲート・ソース間等価静電容量の値より充分大きい静電容量を有するコンデンサと、このコンデンサを充電する充電回路とからなる逆バイアス電圧源とを接続
すると共に、ダイオードと抵抗器と前記ＦＥＴのゲート・ソース間等価静電容量の値よりも大きい静電容量を有する別のコンデンサとからなるバイパス回路を前記ＦＥＴのゲート・ソース間に接続し、前記抵抗器は、前記別のコンデンサの静電容量との積の時定数が前記駆動信号源の１周期よりも充分に小さくなる抵抗値を有することを特徴とする
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　この発明はＦＥＴのゲート駆動回路，特に大電力スイッチング用のＦＥＴのゲート駆動回路に関する。
　【０００２】
　【従来技術】
　ＦＥＴは本質的に電圧駆動型の素子であって，ゲートには電流を流す必要はない。しかしながらゲート・ソース間の等価静電容量Ｃｇｓがかなりの値として存在するため，オンさせるためには充電電流を流し，オフするときには充電電荷を放電させる必要がある。特に大電力を高速度でスイッチングするためにはゲート駆動回路として大電流を充放電させる回路を設けならければならない。また，ＦＥＴがオフしているときには，外来ノイズ電圧による誤導通を避けるためにゲート・ソース間を短絡するなどの必要がある。
　【０００３】
　従来はこの種のゲート駆動回路としては，例えば特開昭５８−１３６１３７号（特公平３−１１５７６号）または特開昭５５−１７５６号（特公昭５９−１７２号）等に開示されている回路がある。その回路は図３に示すように駆動用の変圧器３の２次側にダイオード７を介してＦＥＴ２９のゲートを駆動してオンさせ，駆動用の変圧器３の発生電圧の極性が反対になったときはこのダイオード７でゲート電圧を与えないようにする。そしてＦＥＴ２９のゲート・ソース間の蓄積電荷は，これら電極間に接続された補助トランジスタ１１オンさせることによってそのコレクタ・エミッタを通して放電させる。この補助トランジスタ１１のベース電流については，ＦＥＴ２９のゲート・ソース間の等価静電容量Ｃｇｓの蓄積電荷自身によって与えられる。ゲート・ソース間電圧Ｖｇｓの変化を図２（ａ）に示すように，この等価静電容量Ｃｇｓの充電電圧が下がってくると放電速度が緩慢にり，ついには補助トランジスタ１１はオフしてしまう。したがって外来ノイズ電圧がＦＥＴ２９のゲート・ソース間に印加されると誤導通するおそれがある。
　【０００４】
　あるいは他の従来技術として特開昭６３−６７０１４号に開示されている回路がある。その回路は駆動用の変圧器の１次巻線にスイッチ素子を直列接続し，このスイッチ素子の開閉により２次巻線に生ずるパルス電圧でＦＥＴを駆動する回路であって，変圧器に第３の巻線を設けておき，スイッチ素子のオンからオフへ移行する際に，この第３の巻線に誘起される逆誘起電圧をＦＥＴのゲート・ソース間逆バイアスエネルギーとして利用するものである。逆バイアスを与えるのでＦＥＴをより高速度にオフできる効果がある。しかしこの回路は，ゲート・ソース間電圧Ｖｇｓの変化を図２（ｂ）に示すように，駆動用の変圧器のリセット電流を利用しているため，パルス幅が狭くなると逆バイアスエネルギーも小さくなる欠点が内在している。
　【０００５】
　このように従来のＦＥＴ駆動回路は，大電力スイッチングでオフさせる際にゲート・ソース間の蓄積電荷を放電させる動作と，オフ期間中に外来ノイズ電圧により誤導通を防止する動作についてはかならずしも充分ではなかった。
　【０００６】
　【発明が解決しようとする課題】
　本発明は，このようにゲート入力容量の大きな単体または複数のＦＥＴを高速度にオンオフ駆動することのできるゲート駆動回路を得ることを課題とする。
　【０００７】
　【課題を解決するための手段】
　この課題を解決するため，本発明では以下の手段を提案するものである。すなわち，正負両極性の電圧を発生する駆動信号源を受けてＦＥＴのゲート・ソース間を駆動する回路であって，駆動信号源とこのゲート・ソース間を結ぶ線路には順次に以下の３回路を設ける。
▲１▼この線路の少なくとも一方に直列に接続されたダイオードと，
▲２▼この線路の逆方向極性電圧を短絡するトランジスタ回路と，
▲３▼この線路に直列接続されたコンデンサであってＦＥＴのゲート・ソース間等価静電容量の値より充分大きい静電容量を有するコンデンサと，このコンデンサを充電する充電回路とからなる逆バイアス電圧源。
　【０００８】
　【実施例】
　図１は本発明に係るＦＥＴのゲート駆動回路の一実施例を示す。図において１は駆動信号源，３は駆動用変圧器，５，７はダイオード，９は抵抗器，１１はＰＮＰ型のトランジスタ，１３はコンデンサ，１５はツェナーダイオード，１７はダイオード，１９は絶縁変圧器，２１は高周波源，２３はダイオード，２５は抵抗器，２７はコンデンサ，２９はＦＥＴである。
　【０００９】
　駆動信号源１の極性が駆動用変圧器３の黒点印側が正のときは，駆動用変圧器３の２次巻線に生ずる電圧はダイオード５，７のいずれをも順方向にバイアスする。このときＰＮＰ型のトランジスタ１１はオンしているダイオード５によりベース電流は流れず，ＰＮＰ型のトランジスタ１１はオフである。したがって変圧器３の２次巻線に生ずる電圧はダイオード７とＦＥＴ２９のゲート・ソース間とコンデンサ１３との間に印加される。ダイオード７の電圧降下は無視できる程度の値であり，コンデンサ１３の電圧はツェナーダイオード１５で５Ｖ程度に上限が固定される。したがって変圧器３の２次巻線の電圧から５Ｖを差し引いた値の１０ＶがＦＥＴ２９のゲート・ソース間に印加されてＦＥＴ２９はオンする。
　【００１０】
　一旦ＦＥＴ２９のゲート・ソース間に電圧が印加されると，ゲート・ソース間静電容量Ｃｇｓにはその電圧に対応した電荷が充電される。したがってＦＥＴ２９をオフさせるには，ゲート・ソース間静電容量Ｃｇｓに蓄えられたエネルギーを放電させなければならない。次にその動作について説明する。
　【００１１】
　駆動信号源１の極性が駆動用変圧器３の黒点印側が負のときは，駆動用変圧器３の２次巻線に生ずる電圧はダイオード５，７のいずれをも逆方向にバイアスさせるのでＦＥＴ２９のゲート・ソース間には電圧は印加されない。一方コンデンサ１３には，あらかじめ高周波源２１から絶縁変圧器１９とダイオード１７とを介して充電され，その充電電圧はツェナーダイオード１５の電圧約５Ｖに固定されている。このコンデンサ１３の充電電圧は図に示す極性であって，この充電電圧はＦＥＴ２９のソース・ゲート間とトランジスタ１１のエミッタ・コレクタとの間に印加される。このときＰＮＰ型のトランジスタ１１は抵抗器９によりベース電流が流れて，ＰＮＰ型のトランジスタ１１はオンする。したがってコンデンサ１３の充電電圧はほとんどＦＥＴ２９のソース・ゲート間に印加されて逆バイアスされ，極めて高速度にＦＥＴ２９のゲート・ソース間の充電電荷は消滅する。
　【００１２】
　逆バイアスの動作のために必要な各部品の条件について述べる。まずコンデンサ１３の静電容量については，ＦＥＴ２９のゲート・ソース間静電容量Ｃｇｓより充分大きい値が望ましい。例えばＣｇｓ＝０．０１μＦであれば，Ｃ１３＝１μＦとする。
　【００１３】
　ＦＥＴ２９のゲート・ソース間に接続されているダイオード２３と抵抗器２５とコンデンサ２７との回路はバイパス回路である。つまり，ＦＥＴ２９のドレイン・ソース間の電圧の立ち上がり速度ｄｖ／ｄｔが高速度の場合にドレイン・ゲート間静電容量Ｃｄｇを通してゲート電圧を上昇させて誤導通しないようにするバイパス回路である。このバイパス回路の構成部品の条件でついては次のように定める。コンデンサ２７の静電容量については，ＦＥＴ２９のゲート・ソース間静電容量Ｃｇｓより充分大きい値が望ましい。そして抵抗器２５の値については，コンデンサ２７の静電容量との積の時定数が駆動信号源１の１周期より充分小さい値となるような値に選ぶ。
　【００１４】
　以上の実施例においてはＦＥＴについて説明したが，本発明はＩＧＢＴ等の電圧駆動型のスイッチング素子に適用することができる。
　【００１５】
　【発明の効果】
　本発明は以上述べたような特徴を有するので，ＦＥＴのゲート容量が大きい場合でも，高速度にスイッチングさせることができる。そして図２（ｃ）に示すように，オフ時に確実に逆バイアス電圧を印加することにより外来ノイズ電圧に対してもＦＥＴの誤導通を防ぐことができる。したがって，インバータ・コンバータの効率を高め，信頼性を向上することができる。
【図面の簡単な説明】
　【図１】
　本発明に係るＦＥＴのゲート駆動回路の一実施例を示す。
　【図２】
　ＦＥＴのゲート駆動回路における，ゲート・ソース間電圧の経過曲線を示す。
　【図３】
　従来のＦＥＴのゲート駆動回路の一例を示す。
　【符号の説明】
　１…駆動信号源　　　３…駆動用変圧器　　　５，７…ダイオード
　９…抵抗器　　　１１…トランジスタ　　　１３…コンデンサ
　１５…ツェナーダイオード　　　１７…ダイオード　　　１９…絶縁変圧器
　２１…高周波源　　　２３…ダイオード　　　２５…抵抗器
　２７…コンデンサ　　　２９…ＦＥＴ