【事件の表示】
　特許第３３２９１３６号「アクティブマトリクス表示装置」の請求項１ないし３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３２９１３６号の請求項１ないし３に係る特許を維持する。
【理　由】
１．手続の経緯
　特許出願　　　　　　　　平成　７年　４月１１日
　特許権設定登録（特許第３３２９１３６号「アクティブマトリクス表示装置」）
　　　　　　　　　　　　　平成１４年　７月１９日
　特許異議申立て（申立人　セイコーエプソン株式会社、請求項１ないし３に対し）
　　　　　　　　　　　　　平成１５年　３月３１日
　取消理由通知　　　　　　平成１５年１１月　７日付け
　訂正請求　　　　　　　　平成１６年　１月１７日
　取消理由通知　　　　　　平成１６年　２月　３日付け
　訂正請求取下（平成１６年１月１７日付け訂正請求）
　　　　　　　　　　　　　平成１６年　４月１３日
　訂正請求　　　　　　　　平成１６年　４月１３日
　
２．訂正の適否について
　（１）訂正の内容
　　　ア．訂正事項ａ
　特許請求の範囲の請求項１の記載「行状のゲート線と、列状の信号線と、両者の各交差部に配された行列状の画素と、各ゲート線を線順次走査し一水平期間毎に一行分の画素を選択する垂直走査回路と、一水平期間内で映像信号を各信号線に供給し選択された一行分の画素に点順次で映像信号の書き込みを行なう水平走査回路とを備えたアクティブマトリクス表示装置であって、
　前記水平走査回路は、外部から入力された一次クロック信号に応じて動作し順次一次サンプリングパルスを出力するシフトレジスタと、
　該シフトレジスタの各段に接続され該一次サンプリングパルスに応じて開閉動作し該一次クロック信号と同一の二次クロック信号又は該一次クロック信号と同期する別の二次クロック信号をサンプリングして順次二次サンプリングパルスを生成する一次スイッチ群と、
　各信号線の一端に接続され該二次サンプリングパルスに応じて開閉動作し外部入力された映像信号を各信号線に供給する二次スイッチ群とを有する事を特徴とするアクティブマトリクス表示装置。」を、
　「行状のゲート線と、列状の信号線と、両者の各交差部に配された行列状の画素と、各ゲート線を線順次走査し一水平期間毎に一行分の画素を選択する垂直走査回路と、一水平期間内で映像信号を各信号線に供給し選択された一行分の画素に点順次で映像信号の書き込みを行なう水平走査回路とを内蔵したアクティブマトリクス表示装置であって、
　前記水平走査回路は、外部から入力された一次クロック信号に応じて動作し順次一次サンプリングパルスを出力するシフトレジスタを有し、
　前記水平走査回路は又、該シフトレジスタの各段に接続され該一次サンプリングパルスに応じて開閉動作し該一次クロック信号と同一の二次クロツク信号又は該一次クロック信号と同じ周波数で同期する別の二次クロック信号に含まれるパルスを取り出して順次二次サンプリングパルスを生成する一次スイッチ群を有し、
　該一次サンプリングパルスは、該二次クロック信号から取り出すパルスより先に立ち上がりきり且つ該二次クロック信号から取り出すパルスより後で立ち下がりきる位相状態にあり、これにより該一次スイッチ群で生成された該二次サンプリングパルスは、該一次サンプリングパルスに含まれていた位相のばらつきが除かれており、
　前記水平走査回路は更に、各信号線の一端に直接接続され該二次サンプリングパルスに応じて開閉動作しビデオラインから入力された映像信号を各信号線に供給する二次スイッチ群を有する事を特徴とするアクティブマトリクス表示装置。」と訂正する。
　　　イ．訂正事項ｂ
　明細書の段落【０００９】の記載「　　【課題を解決するための手段】
　上述した従来技術の課題に鑑み、本発明は水平スイッチを開閉駆動するサンプリングパルスの位相ばらつきを除去して、ゴースト、解像度劣化、縦筋等の画像品位低下を抑制する事を目的とする。かかる目的を達成する為に以下の手段を講じた。即ち、本発明にかかるアクティブマトリクス表示装置は基本的な構成として、行状のゲート線と、列状の信号線と、両者の各交差部に配された行列状の画素とを備えている。又、垂直走査回路を内蔵しており、各ゲート線を線順次走査し一水平期間毎に一行分の画素を選択する。さらに、水平走査回路を内蔵しており、一水平期間内で映像信号を各信号線に供給し、選択された一行分の画素に点順次で映像信号の書き込みを行なう。特徴事項として、前記水平走査回路はシフトレジスタと一次スイッチ群と二次スイッチ群とで構成されている。該シフトレジスタは外部から入力された一次クロック信号に応じて動作し順次一次サンプリングパルスを出力する。該一次スイッチ群は各該シフトレジスタの各段に接続され、該一次サンプリングパルスに応じて開閉動作し該一次クロック信号と同一の二次クロック信号又は該一次クロック信号と同期する別の二次クロック信号をサンプリングして順次二次サンプリングパルスを生成する。該二次スイッチ群は各信号線の一端に接続され該二次サンプリングパルスに応じて開閉動作し、外部入力された映像信号を各信号線に供給する。」を、
「　　【課題を解決するための手段】
　上述した従来技術の課題に鑑み、本発明は水平スイッチを開閉駆動するサンプリングパルスの位相ばらつきを除去して、ゴースト、解像度劣化、縦筋等の画像品位低下を抑制する事を目的とする。かかる目的を達成する為に以下の手段を講じた。即ち、本発明にかかるアクティブマトリクス表示装置は基本的な構成として、行状のゲート線と、列状の信号線と、両者の各交差部に配された行列状の画素とを備えている。又、垂直走査回路を内蔵しており、各ゲート線を線順次走査し一水平期間毎に一行分の画素を選択する。さらに、水平走査回路を内蔵しており、一水平期間内で映像信号を各信号線に供給し、選択された一行分の画素に点順次で映像信号の書き込みを行なう。特徴事項として、前記水平走査回路はシフトレジスタと一次スイッチ群と二次スイッチ群とで構成されている。該シフトレジスタは外部から入力された一次クロック信号に応じて動作し順次一次サンプリングパルスを出力する。該一次スイッチ群は該シフトレジスタの各段に接続され、該一次サンプリングパルスに応じて開閉動作し該一次クロック信号と同一の二次クロック信号又は該一次クロック信号と同じ周波数で同期する別の二次クロック信号に含まれるパルスを取り出して順次二次サンプリングパルスを生成する。該一次サンプリングパルスは、該二次クロック信号から取り出すパルスより先に立ち上がりきり且つ該二次クロック信号から取り出すパルスより後で立ち下がりきる位相状態にあり、これにより該一次スイッチ群で生成された該二次サンプリングパルスは、該一次サンプリングパルスに含まれていた位相のばらつきが除かれている。該二次スイッチ群は各信号線の一端に直接接続され該二次サンプリングパルスに応じて開閉動作し、ビデオラインから入力された映像信号を各信号線に供給する。」と訂正する。
　（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　訂正事項ａについて；
　　「・・・水平走査回路とを備えたアクティブマトリクス表示装置」を「・・・水平走査回路とを内蔵したアクティブマトリクス表示装置」と訂正することは、アクティブマトリクス表示装置に対する水平走査回路の設置態様を具体的に限定するものであるから、特許請求の範囲の減縮を目的とするもので、明細書の段落０００９の記載「又、垂直走査回路を内蔵しており、各ゲート線を線順次走査し一水平期間毎に一行分の画素を選択する。さらに、水平走査回路を内蔵しており、一水平期間内で映像信号を各信号線に供給し、選択された一行分の画素に点順次で映像信号の書き込みを行なう。」に基づくものである。
　　「前記水平走査回路は、・・・出力するシフトレジスタと、該シフトレジスタの各段・・・生成する一次スイッチ群と、・・・・・各信号線の一端・・・供給する二次スイッチ群とを有する」を「前記水平走査回路は、・・・出力するシフトレジスタを有し、前記水平走査回路は又、該シフトレジスタの各段・・・生成する一次スイッチ群を有し、・・・・・前記水平走査回路は更に、各信号線の一端・・・供給する二次スイッチ群を有する」と訂正することは、水平走査回路がシフトレジスタ以外にも、一次スイッチ群及び二次スイッチ群を有することを表現上さらに明らかにするものであるから、明りょうでない記載の釈明を目的とするもので、明細書の段落０００９の記載「前記水平走査回路はシフトレジスタと一次スイッチ群と二次スイッチ群とで構成されている。」に基づくものある。
　　「該一次クロック信号と同期する別の二次クロック信号」を「該一次クロック信号と同じ周波数で同期する別の二次クロック信号」と訂正することは、別の二次クロック信号をさらに限定するものであるから、特許請求の範囲の減縮を目的とするもので、明細書の段落００１４の記載「この様に、本発明では映像信号Ｖｉｄｅｏをサンプリングする時の二次サンプリングパルスＢを、シフトレジスタ３への入力クロック信号又はこれと同等の他のクロック信号から必要な時間のみ取り出して形成している。」、「本例では、取り出すクロックは１ビットのみであるが、複数ビットを取り出す様にしても良い。以上説明した様に、本発明ではＨＳＷ駆動用のクロックラインを別途設け、シフトレジスタ３の転送段から出力された一次サンプリングパルスＡで、ＣＫ，ＣＫＸを選択し、二次サンプリングパルスＢを生成している。」及び図２に記載された波形の比較に基づくものである。
　　「・・・二次クロック信号をサンプリングして順次二次サンプリングパルスを生成する」を「・・・二次クロック信号に含まれるパルスを取り出して順次二次サンプリングパルスを生成する」と訂正することは、二次クロック信号からサンプリングするものを具体的に限定するものであるから、特許請求の範囲の減縮を目的とするもので、明細書の段落００１４の記載「ＣＫＳＷ１はＡ１に応じて開閉動作し、ＣＫＸに含まれる１個分のパルスを取り出して二次サンプリングパルスＢ１を生成する。同様に、ＣＫＳＷ２はＡ２に応じて開閉動作し、ＣＫから１個分のパルスを取り出して二次サンプリングパルスＢ２を生成する。」に基づくものである。
　　「該一次サンプリングパルスは、該二次クロック信号から取り出すパルスより先に立ち上がりきり且つ該二次クロック信号から取り出すパルスより後で立ち下がりきる位相状態にあり、これにより該一次スイッチ群で生成された該二次サンプリングパルスは、該一次サンプリングパルスに含まれていた位相のばらつきが除かれており」の構成を新たに附加する訂正は、一次サンプリングについて位相状態を、二次サンプリングパルスについて位相のばらつきの除去をさらに限定するものであるから、特許請求の範囲の減縮を目的とするもので、明細書の段落００１５の記載「各ＣＫＳＷをドライブする一次サンプリングパルスＡは、ＣＫ，ＣＫＸに対して図２に示した位相状態となる」、段落０００９の記載「本発明は水平スイッチを開閉駆動するサンプリングパルスの位相ばらつきを除去し」、段落００１１の記載「取り出された二次サンプリングパルスは一次サンプリングパルスと異なりばらつきが極めて少なくなっている。即ち、元々のクロック信号のばらつきだけに抑える事ができる。」及び 図２の記載に基づくものである。
　　「・・・各信号線の一端に接続され・・・」を「・・・各信号線の一端に直接接続され・・・」と訂正することは、水平走査回路の接続先を具体的に限定するものであるから、特許請求の範囲の減縮を目的とするもので、図１、３の記載に基づくものである。
　　「外部入力された映像信号を各信号線に供給する」を「ビデオラインから入力された映像信号を各信号線に供給する」と訂正することは、外部入力をビデオラインと具体的に限定するものであるから、特許請求の範囲の減縮を目的とするもので、明細書の段落０００５の記載「信号線Ｓ１はＨＳＷ１を介してビデオライン１０５に接続している。ＨＳＷ１はサンプリングパルスＢ１により開閉制御される。同様に、信号線Ｓ２はＨＳＷ２を介して共通のビデオライン１０５に接続している。」及び図１の記載に基づくものである。
　そうすると、訂正事項ａは、願書に添付した明細書又は図面に記載された事項の範囲内のものであって、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張・変更するものではない。
　訂正事項ｂについて；
　訂正事項ｂは、上記訂正事項ａとの整合を図るために、明細書の発明の詳細な説明中の記載を訂正するものであるから、明りょうでない記載の釈明を目的とするものであって、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張・変更するものではない。
　（３）むすび
　したがって、上記各訂正は、平成１５年法律第４７号による改正前の特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書、第２項及び第３項の規定に適合するので、当該訂正を認める。
　
３．特許異議の申立てについての判断
　（１）特許異議の申立ての理由
　特許異議申立人セイコーエプソン株式会社は、下記の甲第１号証により、請求項１に係る発明の特許は、特許法第２９条第１項第３号又は特許法第２９条第２項の規定に違反してなされたものであり、又は、下記の甲第１および２号証により、請求項２および３に係る発明の特許は、特許法第２９条第２項の規定に違反してなされたものであるから取り消すべき旨主張している。当該主張に際し、特許異議申立人は、周知・慣用技術を示すものとして下記の参考資料１ないし３を提示すると共に、さらに、平成１５年６月２日付け上申書において公知技術を示すものとして下記の参考資料を提示している。
　甲第１号証：特開平２−８２２９４号公報
　甲第２号証：特開平５−２１６４４１号公報
　参考資料１：特開平５−１１９７４１号公報
　参考資料２：特開平２−２８２７２２号公報
　参考資料３：特開平３−２９６７１２号公報
　参考資料　：特開昭６２−２１４７８３号公報
　（２）本件発明
　上記２．で示した訂正が認められるから、本件発明は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１ないし３に記載されたとおりのもの（以下、「本件発明１」、「本件発明２」、「本件発明３」という。）である。
　（３）証拠として提示された刊行物及び当審で通知した平成１６年２月３日付け取消理由で引用された刊行物に記載された発明および記載事項
　
　上記取消理由で引用された刊行物１：特開平２−８２２９４号公報（甲第１号証）には、
「データバス（１）とスキャンバス（２）とを直交配置したマトリクス表示パネル（３）の前記データバス（１）にデータ電圧を印加するマトリクス表示装置のデータドライバに於いて、シフトデータをシフトクロック信号に従ってシフトし、前記データバス（１）対応のシフト出力信号を順次出力するシフトレジスタ（４）と、前記データバス（１）対応に表示データをサンプリングして前記データ電圧を出力するサンプルホールド回路（５）と、前記シフトレジスタ（４）のシフト出力信号と３個の制御信号とが加えられ、前記シフトデータの長さと前記３個の制御信号のタイミングとに従ったサンプリングタイミング信号を、前記サンプルホールド回路（５）に加えるタイミング選択回路（６）とを設けたことを特徴とするマトリクス表示装置のデータドライバ。」（特許請求の範囲）
「液晶表示パネルのようなマトリクス表示パネルを用いた場合は、同期信号ＳＹＮに従ってスキャンバスを順次走査し、１走査期間内のＲ，Ｇ，Ｂ信号をサンプルホールドしたデータ電圧をデータバスに印加するもので、第１６図はデータ電圧を出力する為の従来例のデータドライバの要部ブロック図を示す。同図に於いて、８１はトランジスタ等からなるサンプリングスイッチ、８２はホールド用のコンデンサ、８３はバッファ回路、８４はシフトレジスタ、８５はサンプルホールド回路８６はレベルコンバータ、８７はアナログバッファ回路、Ｑ１〜Ｑｎはマトリクス表示パネルのｎ本のデータバスに接続される出力端子、ＳＩはシフトデータ、ＣＬＫはシフトクロック信号、ＯＥはイネーブル信号、ＶＢＢは０Ｖ等の電源の電圧である。シフトレジスタ８４はシフトデータＳＩをシフトクロック信号ＣＬＫに従って順次シフトし、そのシフト出力信号Ｓ１〜Ｓｎをレベルコンバータ８６を介してサンプルホード回路８５のサンプリングタイミング信号とし、入力されたＲ，Ｇ，Ｂ信号をサンプリングスイッチ８１によりサンプリングし、コンデンサ８２によりホールドし、レベルコンバータ８６を介したイネーブル信号ＯＥによりバッファ回路８３を同時に動作状態とし、コンデンサ８２のホールド電圧に対応するデータ電圧を、１ライン分同時に出力端子Ｑ１〜Ｑｎから出力して、マトリクス表示パネルのデータバスに印加する。」（公報第２頁右上欄第１３行〜同右下欄第１行）
「データバスとスキャンバスとを直交配置した液晶表示パネルやＥＬ表示パネル等のマトリクス表示パネルを備えた表示装置を、コンピュータ等の表示端末装置として使用する場合、表示データの１ドットを、Ｒ，Ｇ，Ｂの３画素に対応させることになる。その場合、第１８図のＲＧＢで示す表示データを、時刻ｔ１，ｔ２，ｔ３のシフト出力信号Ｓ１，Ｓ２，Ｓ３に従って順次Ｒ，Ｇ，Ｂ信号をサンプルホールドし、それらをＲ，Ｇ，Ｂの３画素に対応させて表示することになる。しかし、表示データＲＧＢは、伝送経路の静電容量等により、ＲＧＢ’で示すように波形鈍りが生じるものであり、それによって、時刻ｔ１にＲ信号をシフト出力信号Ｓ１に従ってサンプルホールドすると、波形鈍りの部分をサンプリングすることになるから、表示データの正確なサンプリングができないことになる。」（公報第２頁右下欄第１０行〜同第３頁左上欄第６行）
「前述のように、従来例のマトリクス表示装置のデータドライバは、順次サンプリングか同時サンプリングかの何れかの構成を有するものであり、順次サンプリング構成の場合は、波形鈍りの影響により表示品質が低下し、又同時サンプリング構成の場合は、比較的表示容量が小さい構成の表示パネルを用いて動画等を表示する時に、解像度の低下が問題となる。本発明は、順次サンプリングと同時サンプリングとの何れにも適用可能とすることを目的とするものである。」（公報第３頁右上欄第７〜１７行）
「タイミング選択回路６は、アンド回路やラッチ回路により構成され、アンド回路により構成された場合は、シフトデータを３シフトクロック信号分の長さとすることにより、３シフト出力信号の重なりの時間が生じるから、３個の制御信号をその時間に同時に加えるタイミングとすると、タイミング選択回路６からは、Ｒ，Ｇ，Ｂ信号を同時にサンプリングする為のサンプリングタイミング信号がサンプルホールド回路５に加えられる。又３個の制御信号をそれぞれ異なるタイミングとすることにより、Ｒ，Ｇ，Ｂ信号を順次サンプリングする為のサンプリングタイミング信号がサンプルホールド回路５に加えられる。従って、３個の制御信号のタイミングを選択することにより、順次サンプリングと同時サンプリングとの何れにも適用することができる。」（公報第３頁左下欄第２０行〜同右上欄第１５行）
「第２図は本発明の一実施例の要部ブロック図であり、１１−１〜１１−ｎはトランジスタ等からなるサンプリングスイッチ、１２−１〜１２−ｎはホールド用のコンデンサ、１３−１〜１３−ｎはアンド回路、１４はシフトレジスタ、１５はサンプルホールド回路、１６はタイミング選択回路、１７はアナログバッファ回路、１８−１〜１８−ｎはバッファ回路、ＳＩはシフトデータ、ＣＬＫはシフトクロック信号、Ｓ１〜Ｓｎはシフト出力信号、Ｑ１〜Ｑｎは出力端子である。出力端子Ｑ１〜Ｑｎは、図示を省略したマトリクス表示パネルのデータバスに接続するものであり、又シフトレジスタ１４は、シフトロック信号ＣＬＫの３周期分の長さのシフトデータＳＩをシフトし、出力端子Ｑ１〜Ｑｎ対応、即ち、マトリクス表示パネルのｎ本のデータバス対応にシフト出力信号Ｓ１〜Ｓｎを出力するものである。従って、３個のシフト出力信号が時間的に重なって出力される。又タイミング選択回路１６は、ｎ個のアンド回路１３−１〜１３−ｎから構成され、３個のイネーブル信号ＲＥＮ，ＧＥＮ，ＢＥＮと、シフトレジスタ１４のシフト出力信号Ｓ１〜Ｓｎとが加えられる。前述の３個のイネーブル信号ＲＥＮ，ＧＥＮ，ＢＥＮが第１図に於ける制御信号に相当し、例えば、イネーブル信号ＲＥＮ，ＧＥＮ，ＢＥＮを同一タイミングで“１”とし、その時に、例えば、シフト出力信号Ｓ１，Ｓ２，Ｓ３がタイミング選択回路１６に加えられていると、タイミング選択回路１６のアンド回路１３−１，１３−２，１３−３の出力信号が同時に“１”となり、それによって、サンプルホールド回路１５のサンプリングスイッチ１１−１，１１−２，１１−３が同時にオンとなり、Ｒ，Ｇ，Ｂ信号が同時にサンプリングされてコンデンサ１２−１，１２−２，１２−３にホールドされる。」（公報第３頁右下欄第１９行〜同第４頁右上欄第１５行）
「第３図は本発明の一実施例の順次サンプリングの説明図であり、第２図と同一符号と同一名称の信号の一例を示す。シフトデータＳＩは、シフトクロック信号ＣＬＫの３周期分の長さを有し、従って、シフトクロック信号ＣＬＫにより順次シフトされると、シフト出力信号Ｓ１，Ｓ２，Ｓ３，・・・は、図示のように、３個のシフト出力信号が時間的に一部重なることになる。又イネーブル信号ＲＥＮ，ＧＥＮ，ＢＥＮをシフトクロック信号ＣＬＫに同期し、且つ３相関係のタイミングとすると、ＳＴで示すサンプリングタイミング信号がタイミング選択回路１６からサンプルホールド回路１５に加えられ、Ｒ，Ｇ，Ｂ信号の順次サンプリングが行われる。」（公報第４頁左下欄第６〜１９行）
「第７図は順次サンプリングの説明図であり、シフトレジスタ３４に加えるシフトデータＳＩを、シフトクロック信号ＣＬＫの１周期分の長さとする。このシフトクロック信号ＣＬＫに同期して、Ｌで示すように、ラッチ信号ＲＬ，ＧＬ，ＢＬを同一タイミングでラッチ回路３３−１，３３−２，３３−３に加える。」（公報第５頁右上欄第１５行〜同左下欄第１行）
「第９図は順次サンプリング表示の表示装置のブロック図であり、マトリクス表示パネル４０は、例えば、２４３×２４０の白黒マトリクス表示パネルであり、４１はデータバス、４２はスキャンバス、４３は薄膜トランジスク等のスイッチング素子、４４は液晶等からなる表示素子、４５は同期分離回路、４６は色差信号トラップ、４７はバッファ増幅器、４８はタイミング制御回路、４９はスキャンドライバ、５０−１〜５０−３はデータドライバである。データドライバ５０−１〜５０−３は、それぞれ第２図、第５図又は第６図に示す構成を有し、集積回路化されて、マトリクス表示パネル４０の表示容量に対応した個数を設けるものであり、例えば、マトリクス表示パネル４０の２４３本のデータバス４１を、３個のデータドライバ５０−１〜５０−３は８１本宛分担して駆動することになる。又各データドライバ５０−１〜５０−３のシフトレジスタは直列的に接続されて、シフトデータＳＩをシフトクロック信号ＣＬＫに従ってシフトするものである。ビデオ信号は、同期分離回路４５に加えられ、分離された同期信号ＳＹＮはタイミング制御回路４８に加えられ、シフトデータＳＩ、シフトクロック信号ＣＬＫ、イネーブル信号やラッチ信号等の制御信号ＣＳ１，ＣＳ２，ＣＳ３、スキャンデータＳＤ、スキャンクロック信号ＳＣＮ等が出力される。又色差信号トラップ４６に於いて、ビデオ信号から３．５８ＭＨｚのトラップにより色信号を抜き取り、白黒の輝度信号として、バッファ増幅器４７を介してデータドライバ５０−１〜５０−３に表示データとして加える。この場合、第２図、第５図は第６図に於けるＲ、Ｇ、Ｂ信号を加える端子を共通に接続して前述の輝度信号を加える構成とする。」（公報第６頁左上欄第２行〜同右上欄第１６行）
「　　　　〔発明の効果〕
　以上説明したように、本発明は、シフトレジスタ４のシフト出力信号Ｓ１，Ｓ２，・・・と、３個のイネーブル信号ＲＥＮ，ＧＥＮ，ＢＥＮ又はラッチ信号ＲＬ，ＧＬ，ＢＬ等の制御信号ＣＳ１，ＣＳ２，ＣＳ３とが加えられて、シフトデータＳＩの長さと３個の制御信号のタイミングとに従ったサンプリングタイミング信号を出力して、サンプルホ−ルド回路５に加えるタイミング選択回路６を設けたものであり、比較的表示容量が小さく、又白黒表示用のマトリクス表示パネル３に適用した時の順次サンプリングと、比較的表示容量が大きく、又カラー表示用のマトリクス表示パネル３に適用した時の同時サンプリングとの何れにも使用することができる。」（公報第９頁左下欄第１７行〜同右下欄第１１行）が記載されている。
　してみると、刊行物１には、次の発明が記載されている。
「行状のスキャンバス２、４２と、列状のデータバス１、４１と、両者の各交差部に配された行列状の表示素子４４と、各スキャンバス２、４２を線順次走査し一水平期間毎に一行分の表示素子４４を選択するスキャンドライバ８、４９と、一水平期間内で表示データＲＧＢを各データバス１、４１に供給し選択された一行分の表示素子４４に点順次で表示データＲＧＢの書き込みを行なうデータドライバとを有したマトリクス表示装置であって、
　前記データドライバは、外部から入力されたシフトクロック信号ＣＬＫに応じて動作し順次シフト出力信号Ｓ１、Ｓ２・・を出力するシフトレジスタ４、１４を有し、
　前記データドライバは又、該シフトレジスタ４、１４の各段に接続され該シフト出力信号Ｓ１、Ｓ２・・に応じて開閉動作し該シフトクロック信号ＣＬＫと同期する別のイネーブル信号ＲＥＮ、ＧＥＮ、ＢＥＮをサンプリングして順次サンプルタイミング信号ＳＴを生成するアンド回路群１３−１、１３−２・・を有し、
　前記データドライバは更に、各データバス１、４１の一端に接続され該サンプルタイミング信号ＳＴに応じて開閉動作しビデオラインから入力された表示データＲＧＢを各データバス１、４１に供給するサンプリングスイッチ群１１−１、１１−２・・を有する事を特徴とするマトリクス表示装置。」（以下、「引用発明」という。）
　上記取消理由で引用された刊行物２：特開平５−２１６４４１号公報（甲第２号証）には、
「【産業上の利用分野】本発明はマトリクス状に配列されたゲートラインとデータラインとの交点に形成された薄膜トランジスタ等の能動素子と、対応する画素電極とから構成されるアクティブマトリクス型液晶表示装置に関する。より詳しくは、映像信号を線順次でデ−タラインに分配供給する為の水平走査回路に関する。」（段落０００１）
「【発明が解決しようとする課題】次に、図９を参照して発明が解決しようとする課題を簡潔に説明する。図８に示す水平走査回路はシフトレジスタ等から構成されており、順次水平スイッチ駆動パルスφ１，φ２，・・・を出力する。論理的なレべルで考えると、先発のパルスφ１，と後発のパルスφ２とは重ならない様に設計されている。しかしながら、実際にはパルスの立ち上がりや立ち下がりにダレ等がある為ジッタが生じ部分的に重なってしまう場合が生じる。即ち、隣接するパルスが互いに干渉する。このジッタの量はシフトレジスタの各段における個々のデバイスの電気特性に依存しており固有のものである。従って、パルス列間における重複パタンは固定しており、シフトレジスタの特定の段には常に特定の量のジッタが現れる傾向にある。」（段落０００５）
「上述した従来の技術の問題点に鑑み、本発明はアクティブマトリクス型液晶表示装置に内蔵される水平走査回路に固定重複パタン除去機能を付与し画像の縦筋欠陥を改善する事を目的とする。」（段落０００７）
「【作用】本発明によれば、水平走査回路は水平スイッチ駆動パルス信号を順次発生する為のシフトレジスタの出力段に固定パタン除去回路を接続している。この固定パタン除去回路は、先に発生したＮ段目の先発水平スイッチ駆動パルスを制御信号として受け入れ且つこの先発水平スイッチ駆動パルスの立ち下がりと同位相の立ち上がりを有するＭ段目の後発水平スイッチ駆動パルスの出力タイミングを制御している。換言すると、先発パルスの出力中には後発パルスの出力を禁止し、先発パルスが立ち下がった後確実に後発パルスが立ち上がる様にしている。さらに、固定パタン除去回路から出力された後発パルスは所定の遅延をかけられた後対応する映像信号サンプリングスイッチに供給される。この結果、シフトレジスタのＮ段目に対応する先発サンプリングとＭ段目に対応する後発サンプリングが必ず重ならない事になるので、縦筋あるいは固定重複パタンが除去できる。この発明においては、後発パルスの出力タイミングを制御する為に先発パルスを用いている。それ故、特に複雑な構成を有する回路の追加やクロック源の追加を要しない。」（段落００１１）
「【００１６】引き続き図１を参照して、本発明の要部をなす水平走査部の回路構成を詳細に説明する。水平走査部はシフトレジスタＳ／Ｒを備えている。このシフトジスタはＤ型のフリップフロップ（Ｄ−ＦＦ）を多段接続したものであって、簡便の為Ｎ段目ないしＮ＋２段目のみを切り取って示してある。シフトレジスタの各段出力部にはＮＡＮＤ素子が接続されている。特に、シフトレジスタの各段との対応を示す場合には参照符号ＮＡＮＤにサフィックスを付す事にする。例えば、Ｎ段目の出力端子に接続されているＮＡＮＤ素子はＮＡＮＤｎで表わす。以下、他の種類の素子及び信号パルス等についても同様の規則によりシフトレジスタ段との対応関係を示す必要がある境合にはサフィックスを用いる事にする。各ＮＡＮＤ素子からは順次水平スイッチ駆動パルスＢが出力される。このパルスはジッタが含まれており固定重複パタンが除去されていないので以下一次パルスＢと称する。
【００１７】ＮＡＮＤ素子の出力端子にはＮＯＲ素子が接続されている。このＮＯＲ素子群が固定パタン除去回路を構成する。各ＮＯＲ素子の出力端子には遅延素子ＤＬＹが接続されている。これら遅延素子群が遅延回路を構成する。遅延回路の出力端子にはジッタが除去され且つ所定の遅延処理を施された水平スイッチ駆動パルスφが出力される。以下、かかる処理を施されたパルスを二次パルスφと称する。実際には、遅延素子ＤＬＹの出力は二次パルスφとその反転パルスである。遅延素子の一対の出力端子にはトランスミッションゲート素子Ｓが接続されている。これらトランスミッションゲート素子群がスイッチ手段を構成する。各トランスミッションゲート素子の入力端子は映像信号を供給する信号線ＳＩＧに共通に結線されているとともに、出力端子は対応するデータ線Ｙに接続されている。二次パルスφが印加されている期間に限りトランスミッションゲート素子が導通し、映像信号が順次対応するデータ線Ｙにサンプリング転送される。
【００１８】固定パタン除去回路を構成する個々のＮＯＲ素子の入力端子の一方には前述した様に一次パルスＢが供給されるとともに、他方の入力端子には二次パルスφが入力される。このＮＯＲ素子は先発の二次パルスφを制御信号として受け入れ且つこの先発二次パルスの立ち下がりと同位相の立ち上がりを有する後発一次パルスＢの出力タイミングを制御するものである。本例においては、前段に対応する二次パルスφに基き次段に対応する一次パルスＢの立ち上がりタイミングを規制している。例えば、Ｎ段目に対応するＮＯＲｎはφｎ−１に基きＢｎをゲート制御している。」（段落００１６〜００１８）
「【図１】本発明にかかる水平走査回路が適用されたアクティブマトリクス型液晶表示装置の一例を示す回路図である。」（図面の簡単な説明）が記載されている。
　上記取消理由で引用された刊行物３：特開昭６２−２１４７８３号公報（参考資料）には、
「　〔産業上の利用分野〕
　本発明は、中間調表示を行うマトリクス表示装置、特に、マトリクス表示パネルを複数のデータドライバで分割して駆動するようにしたマトリクス表示装置に関する。」（公報第２頁左上欄第７〜１１行）
「　〔問題点を解決するための手段〕
　本発明のマトリクス表示装置は、表示データのサンプリング時間を制御するサンプリングイネーブル手段を各データドライバに設けたものである。
　　〔作　　用〕
　上記サンプリングイネーブル手段を設けたことによって、サンプリングクロック周波数を変えることなしに、表示データのサンプリングを開始する時間および時間幅を上記表示データの周波数に応じて各データドライバごとに設定できる。よって、前述したようなサンプリングデータの重複をも簡単になくすことができ、周波数の高い表示データをも有効にサンプリングできるようになり、表示パターンがつぶれてしまうこともなくなる。」（公報第３頁左上欄第２〜１５行）
「第１図は、本発明の一実施例を示す概略図である。同図において、データドライバ１２、１３とマトリクス表示パネル１との接続関係は、第４図に示したものと同様であり、表示素子ａ１、ａ２・・・、ａｎ等からデータドライバ１２、１３に対して交互に電極１４、１５が取出されている。上記第１図において、データドライバ１２、１３には、表示デークＤおよびデータサンプリングクロックｃ３の他に、サンプリング時間を制御するためのサンプリングイネーブルｓ１、ｓ２がそれぞれ入力されている。このサンプリングイネーブルｓ１、ｓ２は、例えば、第２図に示すように互いに半周期ずれた波形になっており、このサンプリングイネーブルｓ１、ｓ２がそれぞれ「１」（ハイレベル）のときのみ、上記データドライバ１２、１３において表示データＤのサンプリングが可能になる。すなわち、データバライバ１２によるサンプリングは時間Ｔ３で行われ、一方データドライバ１３によるサンプリングは時間Ｔ４で行われる。従って、サンプリングは時間が重複することがなく、そのため、表示データＤが高い周波数であっても従来のように平均化されて同一レベルになってしまうことがないので、有効にサンプリングすることができる。なお、このときのデータサンプリングクロックｃ３は２つのデータドライバ１２に共通でよく、ここでは、上記サンプリイングイネーブルｓ１と等しくしてある。」（公報第３頁右上欄第２行〜同左下欄第８行）が記載されている。
　刊行物４：特開平５−１１９７４１号公報（参考資料１）には、
　バッファーを介在させて信号パルスの位相を調整するアクティブマトリクス液晶表示装置のスキャンドライバーが記載されている。
　刊行物５：特開平２−２８２７２２号公報（参考資料２）、刊行物６：特開平３−２９６７１２号公報（参考資料３）には、
　バッファーを介在させて信号パルスの位相を調整するアクティブマトリクス液晶表示装置のデータドライバーが記載されている。
　（４）対比・判断
　本件発明１について：
　本件発明１と刊行物１に記載された発明とを対比すると、刊行物１に記載された発明の「スキャンバス２、４２」、「データバス１、４１」、「表示素子４４」、「スキャンドライバ８、４９」、「表示データＲＧＢ」、「データドライバ」、「マトリクス表示装置」、「シフトクロック信号ＣＬＫ」、「シフト出力信号Ｓ１、Ｓ２・・・」、「シフトレジスタ４、１４」、「イネーブル信号ＲＥＮ、ＧＥＮ、ＢＥＮ」、「サンプルタイミング信号ＳＴ」、「サンプリングスイッチ群１１−１、１１−２・・・」は、それぞれ本件発明１の「ゲート線」、「信号線」、「画素」、「垂直走査回路」、「映像信号」、「水平走査回路」、「アクティブマトリクス表示装置」、「一次クロック信号」、「一次サンプリングパルス」、「シフトレジスタ」、「二次クロック信号」、「二次サンプリングパルス」、「二次スイッチ群」に相当する。
　ところで、刊行物１に記載された発明のアンド回路群１３−１、１３−２・・・は、シフトレジスタ１４の各段から出力されるシフト出力信号を条件としてシフトクロック信号ＣＬＫと同期するイネーブル信号ＲＥＮ、ＧＥＮ、ＢＥＮをサンプルタイミング信号ＳＴとして出力するものであるから、該サンプルタイミング信号生成のための制御を行うスイッチとして機能していることは明らかであるから、アンド回路群１３−１、１３−２・・・は一次スイッチ群といえるものである。
　してみると、両者は、次の一致点及び相違点を有している。
　［一致点］
　行状のゲート線と、列状の信号線と、両者の各交差部に配された行列状の画素と、各ゲート線を線順次走査し一水平期間毎に一行分の画素を選択する垂直走査回路と、一水平期間内で映像信号を各信号線に供給し選択された一行分の画素に点順次で映像信号の書き込みを行なう水平走査回路とを有したアクティブマトリクス表示装置であって、
　前記水平走査回路は、外部から入力された一次クロック信号に応じて動作し順次一次サンプリングパルスを出力するシフトレジスタを有し、
　前記水平走査回路は又、該シフトレジスタの各段に接続され該一次サンプリングパルスに応じて開閉動作し該一次クロック信号と同期する別の二次クロック信号をサンプリングして順次二次サンプリングパルスを生成する一次スイッチ群を有し、
　前記水平走査回路は更に、各信号線の一端に接続され該二次サンプリングパルスに応じて開閉動作しビデオラインから入力された映像信号を各信号線に供給する二次スイッチ群を有する事を特徴とするアクティブマトリクス表示装置。
　［相違点］
　相違点イ：本件発明１では、垂直走査回路と水平走査回路をアクティブマトリクス表示装置に内蔵しているのに対し、刊行物１に記載された発明では、スキャンドライバ（垂直走査回路）とデータドライバ（水平走査回路）がマトリクス表示装置に内蔵されているかどうかが明確でない点
　相違点ロ：本件発明１では、二次クロック信号が一次クロック信号と同一又は同じ周波数で同期しているのに対し、刊行物１に記載された発明では、イネーブル信号（二次クロック信号）はシフトクロック信号（一次クロック信号）と同期しているだけである点
　相違点ハ：本件発明１では、一次サンプリングパルスは、二次クロック信号から取り出すパルスより先に立ち上がりきり且つ該二次クロック信号から取り出すパルスより後で立ち下がりきる位相状態にあり、これにより一次スイッチ群で生成された二次サンプリングパルスは、該一次サンプリングパルスに含まれていた位相のばらつきが除かれているのに対し、刊行物１に記載された発明では、シフト出力信号（一次サンプリングパルス）とイネーブル信号（二次クロック信号）から取り出すパルスとの位相状態が明確でなく、サンプルタイミング信号（二次サンプリングパルス）は、シフト出力信号（一次サンプリングパルス）に含まれていた位相のばらつきが除かれているかどうかは明確でない点
　相違点ニ：本件発明１では、二次スイッチ群は各信号線の一端に直接接続されているのに対し、刊行物１に記載された発明では、サンプリングスイッチ群１１−１、１１−２・・・（二次スイッチ群）はデータバス１（信号線）に直接には接続されていない点
　そこで、上記相違点を検討すると、
　刊行物１に記載された発明のものは、比較的表示容量が小さく、又白黒表示用のマトリクス表示パネル３に適用した時の順次サンプリングと、比較的表示容量が大きく、またカラー表示用のマトリクス表示パネル３に適用した時の同時サンプリングとの何れにも使用することができることを目的としたマトリクス表示装置のデータドライバ（水平走査回路）であって、該データドライバは、シフト出力信号（一次サンプリングパルス）がイネーブル信号（二次クロック信号）に含まれるパルスを取り出してサンプルタイミング信号（二次サンプリングパルス）を得ているものの、シフト出力信号（一次サンプリングパルス）の位相ずれを考慮したものではない。
　刊行物２に記載された発明のものは、アクティブマトリクス型液晶表示装置に内蔵される水平走査回路のシフトレジスタの出力段に固定パタン除去回路を設けることにより、映像信号をデータ線取り込む順次水平スイッチ駆動パルスの重なりを防ぎ画像の縦筋欠陥を改善することを目的としたものであり、本件発明１の一次サンプリングパルスと二次サンプリングパルスの区別はなく、シフトレジスタから出力されたパルスをサンプリングパルスとして使用するものにすぎない。
　刊行物３に記載された発明のものは、マトリクス表示装置において表示データのサンプリング時間を制御するサンプリングイネーブル手段を設けることにより、周波数成分の高い表示データをも有効にサンプリングすることを目的とするものであって、シフトレジスタから出力されるパルス（一次サンプリングパルス）はサンプリングイネーブル（二次クロック信号）をゲート処理して表示データをサンプリングするサンプリングスイッチ（二次スイッチ群）を駆動するパルス（二次サンプリングパルス）を形成してはいるものの、シフトレジスタから出力されるパルス（一次サンプリングパルス）の波形が示されておらず、サンプリングイネーブル（二次クロック信号）とサンプリングスイッチ（二次スイッチ群）を駆動するパルス（二次サンプリングパルス）との位相関係が明記されていない。
　刊行物４ないし６は、上記項目（３）に述べたものにすぎない。
　してみれば、上記刊行物１〜６に記載されたものは、上記相違点（ハ）に係る本件発明１の構成要件である「該一次サンプリングパルスは、該二次クロック信号から取り出すパルスより先に立ち上がりきり且つ該二次クロック信号から取り出すパルスより後で立ち下がりきる位相状態にあり、これにより該一次スイッチ群で生成された該二次サンプリングパルスは、該一次サンプリングパルスに含まれていた位相のばらつきが除かれており」という点を備えていない。そして、本件発明１は、この点により、「水平走査回路に含まれるシフトレジスタから出力された一次サンプリングパルスを用いて、外部入力されたクロック信号から必要なパルスを必要な時間だけ取り出し、水平スイッチを駆動するサンプリングパルスにしている。この様にすると、サンプリングパルスのばらつきをクロック信号のばらつきだけに抑えられる。従って、本来サンプリングしなければならない映像信号を限定されたばらつき内で確実にサンプリングできる為、従来問題となっていた解像度劣化やゴースト等の問題がなくなる。」（明細書段落００１７）という顕著な効果を奏するものである。したがって、本件発明１は相違点（ハ）に係る構成を有することにより、刊行物１に記載された発明ではなく、また、上記刊行物１ないし６に記載された発明に基づいて当業者が容易に発明をすることができたものとも認められない。
　本件発明２および３について：
　本件発明２および３は、本件発明１の構成要件を全て含み、さらに他の構成要件を付加したものに相当するから、上記「本件発明１について」で説示したと同様の理由により、刊行物１ないし６に記載された発明に基づいて当業者が容易に発明をすることができたものではない。
　
　（５）むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件の特許請求の範囲の請求項１ないし３に係る特許を取り消すことはできない。
　また、他に本件の特許請求の範囲の請求項１ないし３に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１６年４月２６日（２００４．４．２６）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
アクティブマトリクス表示装置
（５７）【特許請求の範囲】
　【請求項１】　行状のゲート線と、列状の信号線と、両者の各交差部に配された行列状の画素と、各ゲート線を線順次走査し一水平期間毎に一行分の画素を選択する垂直走査回路と、一水平期間内で映像信号を各信号線に供給し選択された一行分の画素に点順次で映像信号の書き込みを行なう水平走査回路とを
内蔵し
　前記水平走査回路は、外部から入力された一次クロック信号に応じて動作し順次一次サンプリングパルスを出力するシフトレジスタ
を有し、
　
前記水平走査回路は又、
同じ周波数で
に含まれるパルスを取り出
を有し
　
該一次サンプリングパルスは、該二次クロック信号から取り出すパルスより先に立ち上がりきり且つ該二次クロック信号から取り出すパルスより後で立ち下がりきる位相状態にあり、これにより該一次スイッチ群で生成された該二次サンプリングパルスは、該一次サンプリングパルスに含まれていた位相のばらつきが除かれており、
　
前記水平走査回路は更に、
直接
ビデオラインから
　【請求項２】　前記シフトレジスタと前記一次スイッチ群との間にバッファが介在しており、該二次クロック信号に対する該一次サンプリングパルスの位相調整を行なう事を特徴とする請求項１記載のアクティブマトリクス表示装置。
　【請求項３】　前記一次スイッチ群と前記二次スイッチ群との間にバッファが介在しており、該二次サンプリングパルスは該バッファを介して個々の二次スイッチを開閉駆動する事を特徴とする請求項１記載のアクティブマトリクス表示装置。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明はアクティブマトリクス表示装置に関する。より詳しくは、点順次で映像信号を画素に書き込む際のサンプリングタイミング制御技術に関する。
　【０００２】
　【従来の技術】
　図５を参照して従来のアクティブマトリクス表示装置の一般的な構成を簡潔に説明する。図示する様に、アクティブマトリクス表示装置は行状のゲート線Ｇと、列状の信号線Ｓ１，Ｓ２，Ｓ３，…，と両者の各交差部に配された行列状の画素ＰＸＬとを備えている。個々の画素ＰＸＬは薄膜トランジスタＴｒ等からなるスイッチング素子により駆動される。薄膜トランジスタＴｒのゲート電極は対応するゲート線Ｇに接続され、ソース電極は対応する信号線Ｓに接続され、ドレイン電極は対応する画素ＰＸＬに接続されている。アクティブマトリクス表示装置は画素ＰＸＬ等に加え、垂直走査回路１０１及び水平走査回路１０２を内蔵している。垂直走査回路１０１は各ゲート線Ｇを線順次走査し、一水平期間毎に一行分の画素ＰＸＬを選択する。具体的には、垂直走査回路１０１は外部から入力される互いに逆相の垂直クロック信号ＶＣＫ，ＶＣＫＸに応じて動作し、同じく外部から供給される垂直スタート信号ＶＳＴを順次転送して、一水平期間毎に選択パルスを各ゲート線Ｇに出力し、同一ライン上の薄膜トランジスタＴｒを導通状態にする。これに対し、水平走査回路１０２は一水平期間内で映像信号Ｖｉｄｅｏを各信号線Ｓ１，Ｓ２，Ｓ３，…，に順次サンプリングし、選択された一行分の画素ＰＸＬに点順次で映像信号Ｖｉｄｅｏの書き込みを行なう。この水平走査回路１０２はフリップフロップＦＦを多段接続したシフトレジスタ１０３を有している。シフトレジスタ１０３は外部から供給される一対の互いに逆相な水平クロック信号ＨＣＫ，ＨＣＫＸに応じて動作し、同じく外部から供給される水平スタート信号ＨＳＴを順次転送して、各段毎にサンプリングパルスＡ１，Ａ２，Ａ３，…，を出力する。これらのサンプリングパルスＡ１，Ａ２，Ａ３，…，は波形整形用の論理回路１０４を介して、最終的なサンプリングパルスＢ１，Ｂ２，Ｂ３，…，が得られる。各信号線Ｓ１，Ｓ２，Ｓ３，…，には水平スイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，が各々接続されており、共通のビデオライン１０５を介して外部から映像信号Ｖｉｄｅｏの供給を受ける。各水平スイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，は各々対応するサンプリングパルスＢ１，Ｂ２，Ｂ３，…，により順次開閉動作し、映像信号Ｖｉｄｅｏを対応する信号線Ｓ１，Ｓ２，Ｓ３，…，に順次サンプリングする。
　【０００３】
　次に、図６のタイミングチャートを参照して、図５に示した水平走査回路１０２の動作を簡潔に説明する。図示する様に、水平スタート信号ＨＳＴは単発のパルスである。これに対し、水平クロック信号ＨＣＫ，ＨＣＫＸは互いに逆相の矩形波であり、シフトレジスタ１０３はこれに応じて動作しＨＳＴを順次転送して、選択パルスＡ１，Ａ２，Ａ３，…，を順次出力する。これらのサンプリングパルスＡはシフトレジスタ１０３の各段毎に設けた論理回路１０４により波形整形され、互いに時間的に分離した最終的なサンプリングパルスＢ１，Ｂ２，Ｂ３，…，が得られる。水平スイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，はこれらのサンプリングパルスＢ１，Ｂ２，Ｂ３，…，に応じて順次開閉し、映像信号Ｖｉｄｅｏを対応する信号線にサンプリングする。
　【０００４】
　【発明が解決しようとする課題】
　図７は１本の信号線Ｓの等価回路を示しており、信号線Ｓは抵抗Ｒと容量Ｃの直列接続で表わされ、Ｒ及びＣにより決まる時定数に従った周波数特性（ｆ特）を有している。例えば、ビデオライン１０５を介して映像信号Ｖｉｄｅｏが信号線Ｓにサンプリングされると、その電位Ｖｓｉｇはサンプリング開始点から所定の時定数に従って立ち上がり、サンプリング終了後同じく所定の時定数に従って立ち下がる。
　【０００５】
　図８は、２本の信号線Ｓ１，Ｓ２に着目した等価回路構成を表わしている。信号線Ｓ１はＨＳＷ１を介してビデオライン１０５に接続している。ＨＳＷ１はサンプリングパルスＢ１により開閉制御される。同様に、信号線Ｓ２はＨＳＷ２を介して共通のビデオライン１０５に接続している。ＨＳＷ２は次発のサンプリングパルスＢ２により開閉制御される。
　【０００６】
　図９は、信号線Ｓ１及びＳ２に現われる信号電位Ｖｓｉｇ１及びＶｓｉｇ２の変化を示した波形図である。この例では、１画素にのみ黒色（電位レベルＶｏ）を書き込み、残りの画素に白色（電位レベル０Ｖ）を書き込む為に図示の様な映像信号Ｖｉｄｅｏが供給されている。この映像信号Ｖｉｄｅｏに対し、サンプリングパルスＢ１，Ｂ２は位相がずれている。この様なサンプリングパルスの位相シフトは、アクティブマトリクス表示装置の製造プロセス上のばらつきや電源電圧依存性等によって生じる。たまたま、ロット甲では映像信号Ｖｉｄｅｏに対しサンプリングパルスＢが位相ずれを起している。この状態で、図８に示した信号線Ｓ１の信号電位Ｖｓｉｇ１の変化を見ると、Ｂ１の立ち上がりでＶｓｉｇ１は下降を始め、Ｖｉｄｅｏが黒レベルに変化するとこれに応じてＶｓｉｇ１も上昇する。途中でＢ１が立ち下がる為、Ｖｓｉｇ１は十分Ｖｏまで達する事ができず、中途の電位Ｖ１でホールドされてしまう。同様に、Ｖｓｉｇ２についてもＶｉｄｅｏが黒レベルから白レベルに復帰した後Ｂ２が立ち下がるまで十分な時間がない為、中途の電位Ｖ２がホールドされてしまう。
　【０００７】
　これに対し、アクティブマトリクス表示装置のロット乙では、Ｖｉｄｅｏに対しサンプリングパルスＢの位相が丁度整合している。この場合にはＶｓｉｇ１はＢ１に応じて十分なサンプリング時間が与えられる為、黒レベルに一致した電位Ｖｏでホールドされる。同様に、Ｖｓｉｇ２はＶｉｄｅｏが０Ｖに復帰した後Ｂ２に従って十分なサンプリング時間が与えられる為、略白レベルに該当する０Ｖでホールドされる。
　【０００８】
　図１０は、ロット甲とロット乙について画素の表示状態を模式的に表わしている。ロット甲ではＳ１の画素にグレイレベル（Ｖ１）が書き込まれ、Ｓ２の画素にも同様にグレイレベル（Ｖ２）が書き込まれる。これに対しロット乙ではＳ１の画素に黒レベル（Ｖｏ）が書き込まれ、Ｓ２の画素に白レベル（０Ｖ）が書き込まれる。本来、映像信号Ｖｉｄｅｏに従って１画素（１ドット）だけ黒表示を行なうべきであるのに対し、ロット甲のアクティブマトリクス表示装置ではそれが実現されていない。つまり、ロット甲の様なサンプリングパルスのタイミングでは解像度が劣化するという問題がある。特に、１ドット毎のサンプリングではなく、例えば３ドット同時サンプリング等の駆動方式を採用した場合、所謂「ゴースト」が発生してしまう。この様に、製造プロセス上のばらつき等でサンプリングパルスの発生タイミングが位相シフトすると、解像度劣化や「ゴースト」を発生させてしまう。図５に示した様に、サンプリングパルスＢ１，Ｂ２，Ｂ３，…，のばらつきは、シフトレジスタ１０３のフリップフロップ転送段からＨＳＷドライバ（出力段）の間のトランジスタばらつきが重畳されて起きる。ＨＳＷドライバまでのトランジスタ素子数をなるべく少なくすればサンプリングパルスのばらつきは減少可能である。しかしながら、実際にはＨＣＫ，ＨＣＫＸの立ち上がり及び立ち下がりのエッジから、シフトレジスタ１０３の出力Ａ１，Ａ２，Ａ３，…，さらに論理回路１０４を通過するまでの間に遅延が生じ、結局ＨＳＷに印加されるサンプリングパルスＢ１，Ｂ２，Ｂ３，…はこれらが重畳されて遅延する為、ロット間や素子領域間でばらつきが生じる。以上の様に、点順次駆動型のアクティブマトリクス表示装置では、映像信号をサンプリングする際、水平スイッチＨＳＷを開閉駆動するサンプリングパルスにばらつきが生じる。この為、本来その時間にサンプリングしなければならないはずが、そこよりずれた時間でサンプリングしてしまう為、解像度劣化やゴースト等を引き起す。又、映像信号に僅かに残留している同期ノイズ（サンプルホールドノイズ、クロックノイズ）を、ばらついたサンプリングパルスでサンプリングする為、所謂「縦筋」が生じ画像品位を損なう。このサンプリングパルスのばらつきは、シフトレジスタの転送段からＨＳＷの間に介在する論理構成された各トランジスタ素子の個々のばらつきが重畳されて起きる。
　【０００９】
　【課題を解決するための手段】
　上述した従来技術の課題に鑑み、本発明は水平スイッチを開閉駆動するサンプリングパルスの位相ばらつきを除去して、ゴースト、解像度劣化、縦筋等の画像品位低下を抑制する事を目的とする。かかる目的を達成する為に以下の手段を講じた。即ち、本発明にかかるアクティブマトリクス表示装置は基本的な構成として、行状のゲート線と、列状の信号線と、両者の各交差部に配された行列状の画素とを備えている。又、垂直走査回路を内蔵しており、各ゲート線を線順次走査し一水平期間毎に一行分の画素を選択する。さらに、水平走査回路を内蔵しており、一水平期間内で映像信号を各信号線に供給し、選択された一行分の画素に点順次で映像信号の書き込みを行なう。特徴事項として、前記水平走査回路はシフトレジスタと一次スイッチ群と二次スイッチ群とで構成されている。該シフトレジスタは外部から入力された一次クロック信号に応じて動作し順次一次サンプリングパルスを出力する。該一次スイッチ群は該シフトレジスタの各段に接続され、該一次サンプリングパルスに応じて開閉動作し該一次クロック信号と同一の二次クロック信号又は該一次クロック信号と
同じ周波数で
に含まれるパルスを取り出
該一次サンプリングパルスは、該二次クロック信号から取り出すパルスより先に立ち上がりきり且つ該二次クロック信号から取り出すパルスより後で立ち下がりきる位相状態にあり、これにより該一次スイッチ群で生成された該二次サンプリングパルスは、該一次サンプリングパルスに含まれていた位相のばらつきが除かれている。
直接
ビデオラインから
　【００１０】
　好ましくは、前記シフトレジスタと前記一次スイッチ群との間にバッファが介在しており、該二次クロック信号に対する該一次サンプリングパルスの位相調整を行なう。又好ましくは、前記一次スイッチ群と前記二次スイッチ群との間にバッファが介在しており、該二次サンプリングパルスは該バッファを介して個々の二次スイッチを開閉駆動する。
　【００１１】
　【作用】
　本発明によれば水平走査回路に含まれるシフトレジスタと、各信号線の端部に接続された二次スイッチ群（水平スイッチ）との間に、一次スイッチ群を介在させている。シフトレジスタの各段から出力された一次サンプリングパルスは従来の様に二次スイッチ群を直接開閉駆動するのではなく、一次スイッチ群を開閉駆動する。これに応じて、一次スイッチ群は所定のクロック信号から必要な時間だけサンプリングパルスを取り出し、これを二次スイッチ群に供給している。シフトレジスタの各段から出力された一次サンプリングパルスは様々な要因により位相ばらつきを含んでいる。この点に鑑み、本発明ではこの一次サンプリングパルスを直接二次スイッチ群に印加するのではなく、一次スイッチ群の開閉制御に用いている。この一次スイッチ群は外部入力されたクロック信号から必要なサンプリングパルスを取り出して二次スイッチ群に供給する。取り出された二次サンプリングパルスは一次サンプリングパルスと異なりばらつきが極めて少なくなっている。即ち、元々のクロック信号のばらつきだけに抑える事ができる。この様なサンプリングパルス生成方式は、特に駆動周波数の高いＨＤ−ＬＣＤ等に好適である。
　【００１２】
　【実施例】
　以下図面を参照して本発明の好適な実施例を詳細に説明する。図１は本発明にかかるアクティブマトリクス表示装置の一例を示す模式的なブロック図である。図示する様に、本アクティブマトリクス表示装置は行状のゲート線Ｇと、列状の信号線Ｓ１，Ｓ２，Ｓ３，…，と、両者の各交差部に配された行列状の画素ＰＸＬとを備えている。又各交差部にはスイッチング素子として薄膜トランジスタＴｒが形成されている。各薄膜トランジスタＴｒのドレイン電極は対応する画素ＰＸＬに接続され、ソース電極は対応する信号線Ｓに接続され、ゲート電極は対応するゲート線Ｇに接続されている。個々の画素ＰＸＬは例えば微細な液晶セルからなる。液晶セルは画素電極と対向電極と両者の間に保持された液晶からなる。本アクティブマトリクス表示装置はさらに垂直走査回路１と水平走査回路２とを含んでいる。垂直走査回路１は各ゲート線Ｇを線順次走査し、一水平期間毎に一行分の画素ＰＸＬを選択する。具体的には、垂直走査回路１はＶＣＫ，ＶＣＫＸに応じて動作し、ＶＳＴを順次転送して、選択パルスを各ゲート線Ｇに供給し、対応する一行分の薄膜トランジスタＴｒを一水平期間だけ導通状態にする。
　【００１３】
　これに対し、水平走査回路２は一水平期間内で映像信号Ｖｉｄｅｏを各信号線Ｓ１，Ｓ２，Ｓ３，…，に順次サンプリングし、選択された一行分の画素ＰＸＬに点順次で映像信号Ｖｉｄｅｏの書き込みを行なう。水平走査回路２はシフトレジスタ３と複数のクロックスイッチＣＫＳＷ１，ＣＫＳＷ２，ＣＫＳＷ３，…，からなる一次スイッチ群と、複数の水平スイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，からなる二次スイッチ群とを含んでいる。シフトレジスタ３はフリップフロップＦＦの多段接続からなり、外部から入力されたＨＣＫ，ＨＣＫＸからなる一次クロック信号に応じて動作し、水平スタート信号ＨＳＴを順次転送する事により、ＦＦの各段毎に一次サンプリングパルスＡ１，Ａ２，Ａ３，…，を逐次出力する。複数のクロックスイッチＣＫＳＷ１，ＣＫＳＷ２，ＣＫＳＷ３，…，はシフトレジスタ３の各段に接続され、一次サンプリングパルスＡ１，Ａ２，Ａ３，…，に応じて開閉動作し、一次クロック信号ＨＣＫ，ＨＣＫＸと同一の二次クロック信号又は該一次クロック信号と同期する別の二次クロック信号ＣＫ，ＣＫＸをサンプリングして、順次二次サンプリングパルスＢ１，Ｂ２，Ｂ３，…，を生成する。複数の水平スイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，は各信号線Ｓ１，Ｓ２，Ｓ３，…，の一端に接続され、二次サンプリングパルスＢ１，Ｂ２，Ｂ３，…，に応じて開閉動作し、外部入力された映像信号Ｖｉｄｅｏを各信号線に順次サンプリングする。場合によっては、シフトレジスタ３の各出力段と各クロックスイッチＣＫＳＷとの間にバッファを介在させ、二次クロック信号ＣＫ，ＣＫＸに対する一次サンプリングパルスＡの位相調整を行なっても良い。又、各クロックスイッチＣＫＳＷと各水平スイッチＨＳＷとの間にバッファを介在させ、二次サンプリングパルスＢはこのバッファを介して個々の水平スイッチＨＳＷを開閉駆動する様にしても良い。なお、本例ではＣＫＳＷ及びＨＳＷはアナログスイッチで構成されているが、これを論理回路構成としても良い。
　【００１４】
　次に図２のタイミングチャートを参照して、図１に示したアクティブマトリクス表示装置の動作を詳細に説明する。特に、本発明の対象となる水平走査回路２の動作を詳細に説明する。水平スタート信号ＨＳＴは単発パルスからなる。一次クロック信号ＨＣＫ，ＨＣＫＸは互いに逆相の矩形波からなる。シフトレジスタ３はＨＣＫ，ＨＣＫＸに応じて動作しＨＳＴを各段毎に順次転送する事により、一次サンプリングパルスＡ１，Ａ２，Ａ３，…，を順次出力する。二次クロック信号ＣＫ，ＣＫＸは互いに逆相の矩形波からなる。なお、ＨＣＫ及びＨＣＫＸとＣＫ及びＣＫＸとは同一の波形を有しており、共用しても良い。ＣＫＳＷ１はＡ１に応じて開閉動作し、ＣＫＸに含まれる１個分のパルスを取り出して二次サンプリングパルスＢ１を生成する。同様に、ＣＫＳＷ２はＡ２に応じて開閉動作し、ＣＫから１個分のパルスを取り出して二次サンプリングパルスＢ２を生成する。以下同様に、ＣＫＳＷ３はＡ３に応じて開閉動作し、ＣＫＸから１個分のパルスを取り出して、二次サンプリングパルスＢ３を生成する。各水平スイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，はこれらの二次サンプリングパルスＢ１，Ｂ２，Ｂ３，…，に応じて開閉動作し、映像信号Ｖｉｄｅｏを順次対応する信号線Ｓ１，Ｓ２，Ｓ３，…，にサンプリングする。この様に、本発明では映像信号Ｖｉｄｅｏをサンプリングする時の二次サンプリングパルスＢを、シフトレジスタ３への入力クロック信号又はこれと同等の他のクロック信号から必要な時間のみ取り出して形成している。この取り出すタイミングはシフトレジスタ３の各段から出力される一次サンプリングパルスＡを用いる。本例では、取り出すクロックは１ビットのみであるが、複数ビットを取り出す様にしても良い。以上説明した様に、本発明ではＨＳＷ駆動用のクロックラインを別途設け、シフトレジスタ３の転送段から出力された一次サンプリングパルスＡで、ＣＫ，ＣＫＸを選択し、二次サンプリングパルスＢを生成している。この二次サンプリングパルスＢでＨＳＷをドライブする。ＨＳＷドライブ用のサンプリングパルスＢは元のクロック信号ＣＫ，ＣＫＸからＣＫＳＷのみを介して取り出す為、この二次サンプリングパルスＢのばらつきはＣＫＳＷに起因するばらつきのみとなる。即ち、ＣＫＳＷにより生じる遅延のみとなる。但し、ＣＫ，ＣＫＸ自体も若干のばらつきが含まれる為、正確にはＣＫ，ＣＫＸ自体のばらつきとＣＫＳＷのばらつきを足し合わせたものになる。何れにしても、一次サンプリングパルスＡに比べ二次サンプリングパルスＢのばらつきは顕著に少なくなり、従来問題となっていたゴースト、解像度劣化、縦筋等の画品位低下を有効に抑制できる。
　【００１５】
　図３は、図１に示したアクティブマトリクス表示装置に含まれる水平走査回路の具体的な構成例を示す回路図である。図示する様に、シフトレジスタ３はＣＭＯＳトランジスタを組み合わせたフリップフロップＦＦを多段接続した構成となっている。又、各ＣＫＳＷは一対のトランスミッションゲート素子からなり、各ＦＦの出力バッファから供給された一次サンプリングパルスＡにより開閉制御される。又、各ＨＳＷは１個のトランスミッションゲート素子からなり、対応するＣＫＳＷからバッファを介して供給された二次サンプリングパルスＢにより開閉制御される。本例では、ＣＫＳＷに供給されるＣＫＸ，ＣＫと、シフトレジスタ３に供給されるＨＣＫ，ＨＣＫＸは別ラインを介して外部から供給されているが、共用しても構わない。又、ＣＫＳＷはＣＭＯＳトランジスタからなるトランスミッションゲート素子を用いているが、Ｐチャネル型トランジスタ又はＮチャネル型トランジスタのみからなるスイッチでも構わない。各ＣＫＳＷをドライブする一次サンプリングパルスＡは、ＣＫ，ＣＫＸに対して図２に示した位相状態となる様に、シフトレジスタ３の各段に含まれる出力バッファのサイズ等を決める。又、ＨＳＷの負荷が重い時は、図示する様にＣＫＳＷの後にバッファを設ける様にしても良い。
　【００１６】
　最後に、図４は図１に示したアクティブマトリクス表示装置を用いて組み立てられたディスプレイシステムの一例を示すブロック図である。本システムはアクティブマトリクス表示装置１１とデコーダ／ドライバ１２とタイミングジェネレータ１３との組み合わせからなる。デコーダ／ドライバ１２は外部から入力されたコンポジットビデオ信号ＶＩＤＥＯをデコードし、同期信号ＳＹＮＣと映像信号に分離する。さらに、タイミングジェネレータ１３から供給される反転信号ＦＲＰに応じて映像信号を一水平期間毎に反転処理し、交流化された映像信号Ｖｉｄｅｏをアクティブマトリクス表示装置１１に供給する。タイミングジェネレータ１３はデコーダ／ドライバ１２から供給された同期信号ＳＹＮＣに応じて動作し、上述したＦＲＰをデコーダ／ドライバ１２に供給すると共に、種々のタイミング信号（ＨＳＴ，ＨＣＫ，ＨＣＫＸ，ＣＫ，ＣＫＸ，ＶＳＴ，ＶＣＫ，ＶＣＫＸ）をアクティブマトリクス表示装置１１に供給する。
　【００１７】
　【発明の効果】
　以上説明した様に、本発明によれば、水平走査回路に含まれるシフトレジスタから出力された一次サンプリングパルスを用いて、外部入力されたクロック信号から必要なパルスを必要な時間だけ取り出し、水平スイッチを駆動するサンプリングパルスにしている。この様にすると、サンプリングパルスのばらつきをクロック信号のばらつきだけに抑えられる。従って、本来サンプリングしなければならない映像信号を限定されたばらつき内で確実にサンプリングできる為、従来問題となっていた解像度劣化やゴースト等の問題がなくなる。又、外部で映像信号に加えられていた同期ノイズに対して、アクティブマトリクス表示装置内も限定されたばらつき内でサンプリングできる為、従来問題となっていた縦筋が改善される。以上の理由により、アクティブマトリクス表示装置を製造する上でのプロセスのマージンが広がる。
【図面の簡単な説明】
　【図１】
　本発明にかかるアクティブマトリクス表示装置の一実施例を示す回路図である。
　【図２】
　図１に示したアクティブマトリクス表示装置の動作説明に供するタイミングチャートである。
　【図３】
　図１に示したアクティブマトリクス表示装置の具体的な回路構成を示す詳細図である。
　【図４】
　図１に示したアクティブマトリクス表示装置を用いて組み立てられたディスプレイシステムを示すブロック図である。
　【図５】
　従来のアクティブマトリクス表示装置の一例を示す回路図である。
　【図６】
　図５に示した従来のアクティブマトリクス表示装置の動作説明に供するタイミングチャートである。
　【図７】
　従来のアクティブマトリクス表示装置の課題説明に供する模式図である。
　【図８】
　同じく課題説明に供する模式図である。
　【図９】
　同じく課題説明に供する模式図である。
　【図１０】
　同じく課題説明に供する模式図である。
　【符号の説明】
　１　　　　垂直走査回路
　２　　　　水平走査回路
　３　　　　シフトレジスタ
　ＣＫＳＷ　クロックスイッチ
　ＨＳＷ　　水平スイッチ
　ＰＸＬ　　画素
　Ｇ　　　　ゲート線
　Ｓ　　　　信号線