(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上において第１方向に交互に複数積層された第１絶縁膜及び第１導電膜と、
前記第１方向に延びる第１半導体膜と、
前記第１絶縁膜及び前記第１導電膜と前記第１半導体膜との間に配置され、電荷蓄積膜と、この電荷蓄積膜と前記第１半導体膜との間に設けられる第２絶縁膜とを含むメモリ膜と
を備え、
前記第１絶縁膜と前記第１半導体膜との間において、前記第１半導体膜及び前記メモリ膜間に、前記第１半導体膜及び前記第２絶縁膜が露出する空隙が設けられ、
前記第１導電膜と前記第１半導体膜との間において、前記第１半導体膜と前記メモリ膜が接触する
ことを特徴とする半導体記憶装置。
【請求項２】
前記メモリ膜は、前記第１半導体膜から前記第１導電膜にかけて配置された前記第２絶縁膜、前記電荷蓄積膜、及び第３絶縁膜を有する
ことを特徴とする請求項１記載の半導体記憶装置。
【請求項３】
前記第２絶縁膜は、前記第１半導体膜から前記電荷蓄積膜にかけて配置された第１酸化膜、窒化膜、及び第２酸化膜を有する
ことを特徴とする請求項１又は２記載の半導体記憶装置。
【請求項４】
前記第１絶縁膜の前記第１方向と交差する第２方向の長さは、前記第１導電膜の前記第２方向の長さよりも小さい
ことを特徴とする請求項１〜３のいずれか１項記載の半導体記憶装置。
【請求項５】
前記第１半導体膜は、単結晶シリコン、或いは、平均粒径が前記第１方向と交差する第２方向の平均的な幅よりも大きい結晶を持つポリシリコンを含む
ことを特徴とする請求項１〜４のいずれか１項記載の半導体記憶装置。
【請求項６】
前記半導体基板及び最下層の前記第１絶縁膜間に配置された第２導電膜を備える
ことを特徴とする請求項１〜５のいずれか１項記載の半導体記憶装置。
【請求項７】
前記第２導電膜及び最下層の前記第１絶縁膜間に配置された第１金属膜を備える
ことを特徴とする請求項６記載の半導体記憶装置。
【請求項８】
前記第１金属膜は、アルミニウム（Ａｌ）、錫（Ｓｎ）、及び金（Ａｕ）のいずれか１つを含む
ことを特徴とする請求項７記載の半導体記憶装置。
【請求項９】
前記メモリ膜は、所定の前記第１導電膜の側面及び上面、前記所定の第１導電膜上に配置された所定の前記第１絶縁膜の側面、及び、前記所定の第１絶縁膜上に配置された他の所定の前記第１導電膜の底面及び側面に沿って連続的に形成されている
ことを特徴とする請求項１〜８のいずれか１項記載の半導体記憶装置。
【請求項１０】
前記第１半導体膜の底面は、前記第１金属膜の上面と接触する
ことを特徴とする請求項７又は８記載の半導体記憶装置。
【請求項１１】
前記第１方向に積層された複数の第１絶縁膜と前記第１半導体膜との間に、それぞれ空隙が設けられている
ことを特徴とする請求項１〜１０のいずれか１項記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置の分野では、リソグラフィ技術の解像度の限界に制限されることなく高集積化を達成することが可能なデバイスとして、三次元型のＮＡＮＤ型フラッシュメモリが注目されている。この三次元型のＮＡＮＤ型フラッシュメモリは、ワード線や選択ゲート線として機能する複数の導電膜と層間絶縁膜とを半導体基板上に交互に積層した積層体を備えると共に、この積層体を貫通するように配置された柱状の半導体膜を備えている。この半導体膜はメモリセルのチャネルとして機能する。また、三次元型のＮＡＮＤ型フラッシュメモリは、積層体中の導電膜と半導体膜との間に、順次配置されたブロック膜、電荷蓄積膜、及びトンネル絶縁膜を備える。
【０００３】
上記構造を持つ三次元型のＮＡＮＤ型フラッシュメモリでも、他の半導体装置と同様、微細化の影響によるフリンジ電界にリードディスターブや電荷蓄積膜からの電荷抜けが問題となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１３／０１６１７２５号明細書
【特許文献２】特開２０１２−４２４９号公報
【特許文献３】米国特許第８７９６７５７号明細書
【特許文献４】特表２０１３−５４３２６６号公報
【特許文献５】米国特許出願公開第２０１３／０３４１７０１号明細書
【特許文献６】特開２０１１−１８７９０１号公報
【特許文献７】米国特許第８６１７９７０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
書き込み／消去動作上のマージン拡大、データ保持特性の向上、及び読み出し動作の高速化を実現する半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体記憶装置は、半導体基板と、前記半導体基板上において第１方向に交互に複数積層された第１絶縁膜及び第１導電膜と、前記第１方向に延びる第１半導体膜と、前記第１絶縁膜及び前記第１導電膜と前記第１半導体膜との間に配置され電荷蓄積膜を含むメモリ膜とを備え、前記第１絶縁膜と前記第１半導体膜との間において、前記第１半導体膜及び前記メモリ膜間に空隙が設けられ、前記第１導電膜と前記第１半導体膜との間において、前記第１半導体膜と前記メモリ膜が接触することを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る半導体記憶装置の機能ブロックを示す図である。
【図２】実施形態に係る半導体記憶装置のメモリセルアレイの等価回路図である。
【図３】実施形態に係る半導体記憶装置のメモリセルアレイの構造を示す斜視図である。
【図４】実施形態に係る半導体記憶装置のメモリセルアレイの断面図である。
【図５】図４の一点鎖線で示す範囲の拡大図である。
【図６】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図７】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図８】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図９】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図１０】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図１１】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図１２】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図１３】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図１４】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図１５】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図１６】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図１７】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図１８】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図１９】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図２０】実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示す断面図である。
【図２１】比較例に係る半導体記憶装置のメモリセルアレイの断面図である。
【図２２】実施形態に係る半導体記憶装置の他のメモリセルアレイの断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら実施形態に係る半導体記憶装置について説明する。
【０００９】
先ず、実施形態に係る半導体記憶装置の全体構成について説明する。
図１は、実施形態に係る半導体記憶装置の機能ブロックを示す図である。
実施形態に係る半導体記憶装置は、メモリセルアレイ１、ロウデコーダ２、センスアンプ４、カラムデコーダ５、及び、制御信号生成部６を備える。メモリセルアレイ１は、複数のメモリブロックＭＢを有する。各メモリブロックＭＢは、三次元的に配列された複数のメモリセル（図１に図示せず）を有する。ロウデコーダ２は、取り込まれたブロックアドレス信号等をデコードし、メモリセルに対するデータの書き込み動作及び読み出し動作を制御する。センスアンプ４は、読み出し動作の際にメモリセルに流れる電気信号を検知し増幅する。カラムデコーダ５は、カラムアドレス信号をデコードし、センスアンプ４を制御する。制御信号生成部６は、基準電圧を昇圧し、書き込み動作や消去動作に用いる高電圧を生成する他、制御信号を生成し、ロウデコーダ２、センスアンプ４、及びカラムデコーダ５を制御する。
【００１０】
次に、メモリセルアレイ１の等価回路について説明する。
図２は、実施形態に係る半導体記憶装置のメモリセルアレイの等価回路図である。
メモリセルアレイ１は、前述の通り、複数のメモリブロックＭＢを有する。このメモリブロックＭＢは、消去動作の単位となる。各メモリブロックＭＢは、ソース線ＳＬ、センスアンプ４に電気的に接続された複数のビット線ＢＬ、ロウデコーダ２に電気的に接続されたソース側選択ゲート線ＳＧＳ、複数のワード線ＷＬ、及びドレイン側選択ゲート線ＳＧＤ、並びに、ソース線ＳＬに電気的に接続されたソースコンタクトＬＩを有する。このうち、ソース線ＳＬ及び複数のビット線ＢＬは、複数のメモリブロックＭＢに共有される。
【００１１】
また、各メモリブロックＭＢは、一端がビット線ＢＬに接続され、他端がソースコンタクトＬＩに接続された複数のメモリユニットＭＵを有する。各メモリユニットＭＵは、メモリストリングＭＳ、メモリストリングＭＳとソースコンタクトＬＩとの間に接続されたソース側選択トランジスタＳＴＳ、並びに、メモリストリングＭＳとビット線ＢＬとの間に接続されたドレイン側選択トランジスタＳＴＤを有する。複数のメモリストリングＭＳは、直列接続された複数のメモリセルＭＣを有する。各メモリセルＭＣは、半導体層、電荷蓄積層、及び制御ゲートを持つトランジスタであり、電荷蓄積層に蓄積された電荷量によって複数のデータを記憶する。異なるメモリストリングＭＳの複数のメモリセルＭＣの制御ゲートには、複数のワード線ＷＬが共通に接続されている。一つのワード線ＷＬに共通に接続された複数のメモリセルＭＣは、ページと呼ばれる書き込み動作、読み出し動作の単位となる。ソース側選択トランジスタＳＴＳの制御ゲートには、ソース側選択ゲート線ＳＧＳが接続される。ドレイン側選択トランジスタＳＴＤの制御ゲートには、ドレイン側選択ゲート線ＳＧＤが接続される。
【００１２】
次に、メモリセルアレイ１の構造について説明する。
図３は、実施形態に係る半導体記憶装置のメモリセルアレイの構造を示す斜視図である。また、図４は、実施形態に係る半導体記憶装置のメモリセルアレイのＹ−Ｚ方向の断面図であり、図５は、図４の一点鎖線で示す範囲の拡大図である。
【００１３】
メモリセルアレイ１は、半導体基板１０１と、半導体基板１０１上においてＺ方向に積層された導電膜１０２及び金属膜１０３を有する。ここで、半導体基板１０１は、例えばシリコン（Ｓｉ）で形成される。導電膜１０２は、例えばタングステン（Ｗ）で形成される。金属膜１０３は、後述のように、装置の製造工程でＶａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ薄膜成長法（以下、「ＶＬＳ法」と称する）を用いる場合に必要な膜であり、ＶＳＬ成長の触媒となる金属で形成される。この金属には、例えばアルミニウム（Ａｌ）、錫（Ｓｎ）、及び金（Ａｕ）がある。
【００１４】
また、メモリセルアレイ１は、金属膜１０３上において積層された複数の導電膜１０４、及び、孔１２４内に配置され、この導電膜１０４を貫通しＺ方向に延びる複数のメモリ柱状体１０５を有する。複数の導電膜１０４の各間には、層間絶縁膜１２１が配置されている。ここで、各導電膜１０４は、例えばタングステン（Ｗ）で形成される。複数の導電膜１０４は、ソース側選択ゲート線ＳＧＳ、複数のワード線ＷＬ、及びドレイン側選択ゲート線ＳＧＤとして機能する。複数の導電膜１０４及びメモリ柱状体１０５の交差部は、ソース側選択トランジスタＳＴＳ、複数のメモリセルＭＣ、及びドレイン側選択トランジスタＳＴＤとして機能する。層間絶縁膜１２１は、例えば酸化シリコン（ＳｉＯ２）で形成される。なお、メモリ柱状体１０５の構造については後述する。
【００１５】
複数の導電膜１０４は、その端部が階段状に形成されている。即ち、所定の導電膜１０４は、上層に位置する他の導電膜１０４の底面と対向しないコンタクト部１０４ｂを持つ。導電膜１０４は、このコンタクト部１０４ｂにおいてビア１０９と接続される。ビア１０９は、その上端において配線１１０と接続される。ビア１０９及び配線１１０は、例えばタングステン（Ｗ）で形成される。
【００１６】
また、メモリセルアレイ１は、溝１２２内に配置され、複数の導電膜１０４のＹ方向の側面に対向し、Ｘ方向に延びる導電膜１０８を有する。導電膜１０８は、その底面において導電膜１０２と接続される。導電膜１０２、導電膜１０４、及び層間絶縁膜１２１のＹ方向を向く側面と導電膜１０８のＹ方向を向く側面との間には、絶縁膜１２２が配置されている。ここで、導電膜１０８は、例えばタングステン（Ｗ）で形成され、ソースコンタクトＬＩとして機能する。絶縁膜１２２は、例えば酸化シリコン（ＳｉＯ２）で形成される。
【００１７】
また、メモリセルアレイ１は、複数の導電膜１０４及びメモリ柱状体１０５上において、Ｘ方向に所定ピッチで配列されＹ方向に延びる複数の導電線１０６と導電線１０７とを有する。導電線１０６は、その底面においてメモリ柱状体１０５と電気的に接続される。導電線１０６は、例えば銅（Ｃｕ）で形成され、ビット線ＢＬとして機能する。導電線１０７は、その底面において導電膜１０８と電気的に接続される。導電線１０７は、例えば銅（Ｃｕ）で形成され、ソース線ＳＬとして機能する。なお、実施形態のソース線ＳＬは、導電線１０７のように複数の導電膜１０４及びメモリ柱状体１０５の上に配置される場合に限定されるものではない。例えば、導電線１０７に替えてソース線ＳＬとなる導電膜を半導体基板１０１と最下層の導電膜１０４（ソース側選択ゲート線ＳＧＳ）との間に配置しても良い。
【００１８】
次に、メモリ柱状体１０５及びその周辺の構造について詳述する。
メモリ柱状体１０５は、半導体膜１２５及びメモリ膜１２６を有する。半導体膜１２５は、複数の導電膜１０４及び複数の層間絶縁膜１２１をＺ方向で貫通する柱状体である。半導体膜１２５は、その底面において金属膜１０３に接触する。半導体膜１２５は、後述の通り、ＶＬＳ法で形成しても良い。この場合、半導体膜１２５は、例えば、平均粒径がＹ方向の平均的な厚さよりも大きい結晶を持つポリシリコン（Ｐｏｌｙ−Ｓｉ）、或いは、単結晶シリコン（Ｍｏｎｏ−Ｓｉ）で形成される。また、ＶＬＳ法で形成する場合、半導体膜１２５の上部には、ＶＬＳ触媒１２８が残存する。ＶＬＳ触媒１２８は、例えばシリコン（Ｓｉ）が固溶したアルミニウム（Ａｌ）で形成される。
【００１９】
メモリ膜１２６は、半導体膜１２５及び導電膜１０４の間に配置されている。メモリ膜１２６は、半導体膜１２５から導電膜１０４にかけて配置されたトンネル膜１３１、電荷蓄積膜１３２、及びブロック膜１３３を有する。ここで、トンネル膜１３１は、例えば酸化シリコン（ＳｉＯ２）で形成される。なお、トンネル膜１３１は、例えば、図５中Ａに示すように、酸化シリコン（ＳｉＯ２）を材料とする酸化膜１４１、窒化シリコン（ＳｉＮ）を材料とする窒化膜１４２、及び酸化シリコン（ＳｉＯ２）を材料とする酸化膜１４３の多層構造でも良い。電荷蓄積膜１３２は、電荷蓄積が可能な材料、例えば窒化シリコン（ＳｉＮ）で形成される。ブロック膜１３３は、例えば酸化シリコン（ＳｉＯ２）で形成される。
【００２０】
本実施形態の場合、メモリセルアレイ１は、層間絶縁膜１２１のＹ方向の幅は、導電膜１０４のＹ方向の幅よりも狭くなっており、孔１２４の内側から見た場合、層間絶縁膜１２１のＹ方向を向く側面は、導電膜１０４のＹ方向を向く側面に対して凹んだ構造を持つ。
【００２１】
更に、メモリ膜１２６は、孔１２４の内側に沿うように、Ｚ方向で隣接するメモリセルＭＣ間で連続的に形成されている。つまり、メモリ膜１２６は、孔１２４に露出した所定の導電膜１０４の側面及び上面、この所定の導電膜１０４上に配置された所定の層間絶縁膜１２１の側面、この所定の層間絶縁膜１２１上に配置された他の所定の導電膜１０４の底面及び側面に接触している。また、導電膜１０４と同じ層では、メモリ膜１２６は半導体膜１２５と接触しており、その一方、導電膜１０４よりもＹ方向に凹んだ側面を持つ層間絶縁膜１２１と同じ層では、メモリ膜１２６は半導体膜１２５と接触しておらず、半導体膜１２５とメモリ膜１２６の間には空隙１２７が設けられている。
【００２２】
次に、メモリセルアレイ１の製造工程について説明する。
図６〜２０は、実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示すＹ−Ｚ方向の断面図である。
始めに、図示しない半導体基板１０１上において、導電膜１０２及び金属膜１０３をＺ方向に積層する。ここで、導電膜１０２は、例えばタングステン（Ｗ）で形成される。金属膜１０３は、例えば、アルミニウム（Ａｌ）、錫（Ｓｎ）、或いは金（Ａｕ）で形成される。続いて、図６に示すように、金属膜１０３上に、層間絶縁膜１２１及び犠牲膜１５１をＺ方向に複数交互に積層する。ここで、層間絶縁膜１２１は、例えば酸化シリコン（ＳｉＯ２）で形成される。犠牲膜１５１は、例えば窒化シリコン（ＳｉＮ）で形成される。この犠牲膜１５１は、後工程においてワード線ＷＬ等になる導電膜１０４に置き換えられる。
【００２３】
続いて、図７に示すように、異方性エッチングによって、最上層の層間絶縁膜１２１の上面から金属膜１０３の上面まで、Ｚ方向に延びる孔１２４を形成する。
【００２４】
続いて、図８に示すように、等方性のウエットエッチングによって、孔１２４の側面に露出した層間絶縁膜１２１の端部を選択的にリセスする。
【００２５】
続いて、図９に示すように、孔１２４の側面に露出した層間絶縁膜１２１の側面と犠牲膜１５１の底面、側面、及び上面に対してメモリ膜１２６を成膜する。メモリ膜１２６を成膜する際、ブロック膜１３３、電荷蓄積膜１３２、及びトンネル膜１３１を順次成膜する。トンネル膜１３１を成膜する際、酸化膜１４３、窒化膜１４２、及び酸化膜１４１を順次成膜する。ここで、トンネル膜１３１の酸化膜１４１及び１４２は、酸化シリコン（ＳｉＯ２）で形成される。トンネル膜１３１の窒化膜１４２は、例えば窒化シリコン（ＳｉＮ）で形成される。電荷蓄積膜１３２は、例えば窒化シリコン（ＳｉＮ）で形成される。ブロック膜１３３は、例えば酸化シリコン（ＳｉＯ２）で形成される。なお、メモリ膜１２６を成膜すると、孔１２４の底面に露出した金属膜１０３の上面と最上層の層間絶縁膜１２１の上面にも、メモリ膜１２６が成膜されてしまう。
【００２６】
続いて、図１０に示すように、メモリ膜１２６の表面に対してエッチングカバー膜１５２を成膜する。ここで、エッチングカバー膜１５２は、後工程において、孔１２４の底部にあるメモリ膜１２６を除去する際に、メモリ膜１２６に加わるダメージを低減させる膜である。エッチングカバー膜１５２は、トンネル膜１３１に対してウエットエッチングの選択比が取れる材料からなり、例えばアモルファスシリコン（ａ−Ｓｉ）で形成される。
【００２７】
続いて、図１１に示すように、異方性エッチングによって、メモリホール１２４の底部にあるエッチングカバー膜１５２及びメモリ膜１２６を金属膜１０３の上面が露出するまで除去する。
【００２８】
続いて、図１２に示すように、等方性のウエットエッチングによって、エッチングカバー膜１５２を除去する。ウエットエッチングには、トンネル膜１３１とエッチングカバー膜１５２との間で選択比が取れるような薬液を用いることができる。例えば、トンネル膜１３１が酸化シリコン（ＳｉＯ２）で形成され、エッチングカバー膜１５２がアモルファスシリコン（ａ−Ｓｉ）で形成されている場合、水酸化テトラメチルアンモニウム（Ｃ４Ｈ１３ＮＯ、ＴＭＡＨ）等のアルカリ性の薬液を用いることができる。
【００２９】
なお、エッチングカバー膜１５２は必ずしも成膜しなくても良い。例えば、孔１２４の底部にあるメモリ膜１２６を除去した後、図１３に示すように、メモリ膜１２６（トンネル膜１３１或いは酸化膜１４１）の表面を希フッ酸（Ｈｆ）で洗浄することでも、メモリ膜１２６のダメージを補える。
【００３０】
続いて、図１４に示すように、金属膜１０３を触媒とするＶＬＳ法によって、孔１２４内に半導体膜１２５を成長させる。ここでは、例えば金属膜１０３がアルミニウム（Ａｌ）だった場合、孔１２４に四塩化ケイ素（ＳｉＣｌ４）及び水素（Ｈ２）のガスを流し、孔１２４の底面に露出した金属膜１０３にこれらガスを反応させる。その結果、塩化水素（Ｃｌ）のガスが発生すると共に、アルミニウム（Ａｌ）中にシリコン（Ｓｉ）が固溶する。これによって、図１４中の白抜き矢印で示すように、シリコン（Ｓｉ）からなる半導体膜１２５が成長していく。なお、成長中の半導体膜１２５の上面を覆っている膜１２８は、アルミニウム（Ａｌ）中にシリコン（Ｓｉ）が固溶したＶＬＳ触媒である。
そして、図１５に示すように、ＶＬＳ法によって、半導体膜１２５を、その上面が少なくとも最上層の犠牲膜１５１の上面の位置になるまで成長させる。
【００３１】
なお、半導体膜１２５を、アモルファスシリコン（ａ−Ｓｉ）をアニール処理して生成したポリシリコン（Ｐｏｌｙ−Ｓｉ）で形成した場合、図１６中Ｂに示すように、その結晶は、膜厚（Ｙ方向の幅Ｔｙ）程度の平均粒径しか持たない。
【００３２】
これに対して、上記ＶＬＳ法を用いた場合、半導体膜１２５を、単結晶シリコン（Ｍｏｎｏ−Ｓｉ）、或いは、大粒径な結晶を持つポリシリコン（Ｐｏｌｙ−Ｓｉ）で形成することができる。ここでいう大粒径とは、図１６中Ａに示すように、平均粒径が膜厚（Ｙ方向の幅Ｔｙ）よりも十分に大きいことを意味し、例えば、平均粒径が膜厚の５倍程度あることを言う。この場合、ＶＬＳ法を用いた場合、各結晶のＺ方向の長さＴｚは、アニール処理によるポリシリコン（Ｐｏｌｙ−Ｓｉ）の各結晶の長さＴｚ´よりも長くなる。つまり、ＶＬＳ法を用いることによって、セル電流の流れる方向（Ｚ方向）に対して、電子の散乱の原因となる結晶粒界を少なくできる。つまり、ＶＬＳ法によれば、アニール処理による場合よりも、セル電流が流れやすい半導体膜１２５を成膜することができる。
【００３３】
続いて、図１７に示すように、メモリ膜１２６、複数の層間絶縁膜１２１、複数の犠牲膜１５１、及び金属膜１０３に対して、Ｚ方向を深さ方向とし、Ｘ方向を延伸方向とする溝１２２を形成する。この溝１２２の底部には、導電膜１０２の上面が露出する。
【００３４】
続いて、図１８に示すように、溝１２２を介したウエットエッチングによって、犠牲膜１５１を除去する。
【００３５】
続いて、図１９に示すように、溝１２２を介して前工程において犠牲膜１５１が除去された箇所１５１´に対して導電膜１０４を埋める。ここで、導電膜１０４は、例えばタングステン（Ｗ）で形成される。なお、箇所１５１´に導電膜１０４を埋めると、溝１２２内にも導電膜１０４が成膜される場合もある。
【００３６】
続いて、図２０に示すように、異方性エッチングによって、溝１２２内にある余分な導電膜１０４を除去する。
【００３７】
続いて、溝１２２の側面に対して絶縁膜１２３を成膜する。この際、溝１２２の底部にも絶縁膜１２３が成膜される場合、この底部にある絶縁膜１２３の一部を除去しておく。ここで、絶縁膜１２３は、例えば酸化シリコン（ＳｉＯ２）で形成される。最後に、絶縁膜１２３が成膜された溝１２２に対して導電膜１０８を成膜する。ここで、導電膜１０８は、例えばタングステン（Ｗ）で形成される。
以上の工程によって、図４に示すメモリセルアレイ１が形成される。
【００３８】
次に、実施形態の効果について比較例を用いて説明する。
図２１は、比較例に係る半導体記憶装置のメモリセルアレイのＹ−Ｚ方向の断面図である。図２１では、図４のメモリセルアレイ１と対応する構成については同じ符号が付されている。
【００３９】
なお、比較例に係るメモリセルアレイは、本実施形態のメモリセルアレイ１と比べて次のような差異点を持つ。つまり、導電膜１０４及び層間絶縁膜１２１のＹ方向を向く側面が揃っており、これによって、これらに沿うメモリ膜１２６は、Ｚ方向に延びる直線状に形成されている。また、層間絶縁膜１２１と同じ層でも、導電膜１０４と同じ層と同様、半導体膜１２５とメモリ膜１２６が接触している。
【００４０】
本実施形態の場合、比較例と異なり、層間絶縁膜１２１と同じ層では、半導体膜１２５とメモリ膜１２６との間には空隙が設けられており、ほとんど接触していない。そのため、本実施形態によれば、比較例よりも、読み出し動作時のディスターブ耐性が向上し、書き込み／消去動作上のマージンを向上させることができる。
【００４１】
また、本実施形態の場合、比較例と異なり、層間絶縁膜１２１の側面が導電膜１０４の側面よりも凹んでいる。そのため、本実施形態の場合、比較例よりも、Ｚ方向で隣接するメモリセルＭＣ間に形成された電荷蓄積膜１２６の長さ、つまりこれらメモリセルＭＣの電荷蓄積膜１２６間の経路を長くすることができる。その結果、本実施形態によれば、比較例よりも、隣接するメモリセルＭＣ間の電荷の横抜けが生じ難くなる。
【００４２】
更に、前述の製造工程のように、半導体膜１２５をＶＬＳ成長によって成膜した場合、単結晶シリコン（Ｍｏｎｏ−Ｓｉ）或いは大粒径なポリシリコン（Ｐｏｌｙ−Ｓｉ）によって半導体膜１２５を成膜できるため、セル電流が流れやすくなり、読み出し動作の高速化が可能となる。
【００４３】
つまり、本実施形態によれば、書き込み／消去動作上のマージン拡大、データ保持特性の向上、及び読み出し動作の高速化を実現する半導体記憶装置を提供することができる。
【００４４】
以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００４５】
例えば、実施形態のメモリセルアレイ１は、図４に示す構造に限られるものではない。例えば、導電膜１０２が、アルミニウム（Ａｌ）、錫（Ｓｎ）、金（Ａｕ）等、ＶＬＳ成長の触媒となる金属で形成されている場合、この導電膜１０２自身をＶＬＳ成長に利用できるため、図２２に示すように、図４に示す金属膜１０３に相当する構成を省略することも可能である。
【符号の説明】
【００４６】
１・・・メモリセルアレイ、２・・・ロウデコーダ、４・・・センスアンプ、５・・・カラムデコーダ、６・・・制御信号生成部、１０１・・・半導体基板、１０２、１０４、１０８・・・導電膜、１０３・・・金属膜、１２１・・・層間絶縁膜、１２２・・・溝、１２３・・・絶縁膜、１２４・・・孔、１２５・・・半導体膜、１２６・・・メモリ膜、１２７・・・空隙、１２８・・・ＶＬＳ触媒、１３１・・・トンネル膜、１３２・・・電荷蓄積膜、１３３・・・ブロック膜、１４１、１４３・・・酸化膜、１４２・・・窒化膜、１５１・・・犠牲膜、１５２・・・エッチングカバー膜。
【図１】
0006509768.tif 000002
【図２】
0006509768.tif 000003
【図３】
0006509768.tif 000004
【図４】
0006509768.tif 000005
【図５】
0006509768.tif 000006
【図６】
0006509768.tif 000007
【図７】
0006509768.tif 000008
【図８】
0006509768.tif 000009
【図９】
0006509768.tif 000010
【図１０】
0006509768.tif 000011
【図１１】
0006509768.tif 000012
【図１２】
0006509768.tif 000013
【図１３】
0006509768.tif 000014
【図１４】
0006509768.tif 000015
【図１５】
0006509768.tif 000016
【図１６】
0006509768.tif 000017
【図１７】
0006509768.tif 000018
【図１８】
0006509768.tif 000019
【図１９】
0006509768.tif 000020
【図２０】
0006509768.tif 000021
【図２１】
0006509768.tif 000022
【図２２】
0006509768.tif 000023