(57)【特許請求の範囲】
【請求項１】
セラミックからなる素体と、
前記素体の第１面に互いに離隔して配置される第１外部電極および第２外部電極と、
前記素体の内部に配置されて前記第１外部電極および前記第２外部電極と導通される内部電極と
を備え、
前記素体の前記第１面は、研削面を有し、
前記素体の第１面と前記第１外部電極および前記第２外部電極の上面とは、同一面である、サーミスタ。
【請求項２】
前記素体の前記第１面と反対側の第２面に第１保護層を有する、請求項１に記載のサーミスタ。
【請求項３】
サーミスタの厚さは、３０μｍ以上で、かつ、１００μｍ以下である、請求項１または２に記載のサーミスタ。
【請求項４】
前記素体の前記第１面における前記第１外部電極と前記第２外部電極との間の領域に第２保護層を有する、請求項１から３の何れか一つに記載のサーミスタ。
【請求項５】
前記第２保護層は、前記素体の前記第１面における前記第１外部電極および前記第２外部電極と重なる領域を除く全領域に設けられている、請求項４に記載のサーミスタ。
【請求項６】
請求項１から５の何れか一つに記載のサーミスタと、
前記サーミスタを覆う絶縁部材と
を備える、電子装置。
【請求項７】
第１セラミック層と内部電極と第２セラミック層と第１外部電極および第２外部電極とを少なくとも順に厚さ方向に積層して、積層体を作製する積層工程と、
前記積層体を焼成して、焼成体を作製する焼成工程と
を備え、
前記焼成工程の後に、前記焼成体の一部を厚さ方向に研削する研削工程を備え、
前記積層工程では、さらに、前記第１外部電極および前記第２外部電極を覆うように前記第２セラミック層上に第３セラミック層を積層して、前記積層体を作製し、
前記研削工程では、前記第１外部電極および前記第２外部電極を前記第３セラミック層から露出させるように、少なくとも前記第３セラミック層の一部を研削する、サーミスタの製造方法。
【請求項８】
前記焼成工程と前記研削工程との間に、前記第１セラミック層の前記内部電極と反対側に第１保護層を設ける保護工程を有する、請求項７に記載のサーミスタの製造方法。
【請求項９】
第１セラミック層と内部電極と第２セラミック層と第１外部電極および第２外部電極とを少なくとも順に厚さ方向に積層して、積層体を作製する積層工程と、
前記積層体を焼成して、焼成体を作製する焼成工程と
を備え、
前記焼成工程の後に、前記焼成体の一部を厚さ方向に研削する研削工程を備え、
前記研削工程では、前記内部電極を前記第１セラミック層から露出させないように、前記第１セラミック層の一部を研削する、サーミスタの製造方法。
【請求項１０】
前記研削工程の後に、前記第１セラミック層の前記内部電極と反対側に第１保護層を設ける保護工程を有する、請求項９に記載のサーミスタの製造方法。
【請求項１１】
前記研削工程の後に、
前記第１セラミック層の前記内部電極と反対側に第１保護層を設けると共に、前記第１外部電極および前記第２外部電極を覆うように前記第２セラミック層上に第２保護層を設ける保護工程と、
前記第１外部電極および前記第２外部電極を前記第２保護層から露出させるように、少なくとも前記第２保護層の一部を研削する保護層研削工程と
を有する、請求項９に記載のサーミスタの製造方法。
【請求項１２】
前記研削工程の前に、前記第１外部電極および前記第２外部電極を覆うように前記第２セラミック層上に第２保護層を設ける上側保護工程と、
前記研削工程の後に、前記第１セラミック層の前記内部電極と反対側に第１保護層を設ける下側保護工程と、
前記下側保護工程の後に、前記第１外部電極および前記第２外部電極を前記第２保護層から露出させるように、少なくとも前記第２保護層の一部を研削する保護層研削工程と
を有する、請求項９に記載のサーミスタの製造方法。
【請求項１３】
複数のサーミスタを製造する方法であって、
第１セラミック層と内部電極と第２セラミック層と第１外部電極および第２外部電極とを少なくとも順に厚さ方向に積層して、積層体を作製する積層工程と、
前記積層体を焼成して、焼成体を作製する焼成工程と
を備え、
前記焼成工程の後に、前記焼成体の一部を厚さ方向に研削する研削工程を備え、
前記積層工程では、１つのサーミスタの領域に対応する前記内部電極、前記第１外部電極および前記第２外部電極を、複数組設け、
前記研削工程の後に、前記焼成体を１つのサーミスタの領域毎に切断する切断工程を有し、
前記焼成工程と前記切断工程との間に、前記第１セラミック層の前記内部電極と反対側に第１保護層を設ける保護工程を有する、サーミスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーミスタ、電子装置およびサーミスタの製造方法に関する。
【背景技術】
【０００２】
従来、サーミスタとしては、特許第５３７５９６３号公報（特許文献１）に記載されたものがある。このサーミスタは、金属基材と、金属基材上に直接的に形成されたサーミスタ層と、サーミスタ層上に形成された一対の分割電極とを有し、金属基材の厚さは、サーミスタ層の厚さよりも厚い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５３７５９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、前記従来のサーミスタでは、金属基材の厚さは、サーミスタ層の厚さよりも厚いので、サーミスタの焼成工程において金属基材とサーミスタ層に収縮率の差があると、サーミスタに反りが発生するおそれがある。そして、サーミスタの反りが大きいと、後工程の設備（例えば、特性選別機のフィーダ部など）にて、サーミスタの搬送不具合が発生する。したがって、設備稼働率や歩留まりが悪化し、製造コストが高くなる。【０００５】
また、サーミスタの分割電極側を実装基板に実装する場合、金属基材は、サーミスタにおける実装基板と反対側の面（以下、非実装面という）に位置する。このように、サーミスタの非実装面は、金属基材であるため、サーミスタの非実装面の絶縁性を確保できない。【０００６】
そこで、本発明の課題は、サーミスタの反りの発生を抑制でき、また、実装基板に実装されたサーミスタの非実装面の絶縁性を確保できるサーミスタ、電子装置およびサーミスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
前記課題を解決するため、本発明のサーミスタは、
セラミックからなる素体と、
前記素体の第１面に互いに離隔して配置される第１外部電極および第２外部電極と、
前記素体の内部に配置されて前記第１外部電極および前記第２外部電極と導通される内部電極と
を備える。【０００８】
本発明のサーミスタによれば、内部電極は、素体の内部に配置されるので、サーミスタの焼成工程において内部電極と素体に収縮率の差があっても、素体が内部電極を押さえ込んで、サーミスタの反りの発生を抑制できる。このため、後工程の設備（例えば、特性選別機のフィーダ部など）にてサーミスタの搬送不具合が改善される。したがって、設備稼働率や歩留まりが向上し、製造コストが低くなる。【０００９】
また、サーミスタの第１、第２外部電極側を実装基板に実装する場合、素体の第１面と反対側の第２面は、実装基板と反対側の面（以下、非実装面という）に位置する。内部電極は、素体の内部に配置されるので、内部電極は、素体の第２面から露出しない。したがって、サーミスタの非実装面は、素体であるため、サーミスタの非実装面の絶縁性を確保できる。【００１０】
また、一実施形態のサーミスタでは、前記素体の前記第１面と反対側の第２面に第１保護層を有する。【００１１】
前記実施形態のサーミスタによれば、素体の第２面に第１保護層を有するので、強度の弱い素体を第１保護層で補強できて、サーミスタの強度を向上できる。【００１２】
また、一実施形態のサーミスタでは、サーミスタの厚さは、３０μｍ以上で、かつ、１００μｍ以下である。【００１３】
前記実施形態のサーミスタによれば、サーミスタの厚さは、３０μｍ以上で、かつ、１００μｍ以下であるので、サーミスタを低背化とできる。【００１４】
また、一実施形態のサーミスタでは、前記素体の前記第１面における前記第１外部電極と前記第２外部電極との間の領域に第２保護層を有する。【００１５】
前記実施形態のサーミスタによれば、素体の第１面における第１外部電極と第２外部電極との間の領域に第２保護層を有するので、第１外部電極および第２外部電極のマイグレーションの発生を抑制できる。【００１６】
また、一実施形態のサーミスタでは、前記第２保護層は、前記素体の前記第１面における前記第１外部電極および前記第２外部電極と重なる領域を除く全領域に設けられている。【００１７】
前記実施形態のサーミスタによれば、第２保護層は、素体の第１面における第１外部電極および第２外部電極と重なる領域を除く全領域に設けられているので、第１外部電極および第２外部電極にめっき層を設ける場合、めっき層による素体の第２面の浸食を防止できる。【００１８】
また、一実施形態の電子装置では、
前記サーミスタと、
前記サーミスタを覆う絶縁部材と
を備える。【００１９】
前記実施形態の電子装置によれば、絶縁部材はサーミスタを覆うので、サーミスタの強度と信頼性を確保できる。【００２０】
また、一実施形態のサーミスタの製造方法では、
第１セラミック層と内部電極と第２セラミック層と第１外部電極および第２外部電極とを少なくとも順に厚さ方向に積層して、積層体を作製する積層工程と、
前記積層体を焼成して、焼成体を作製する焼成工程と
を備える。【００２１】
前記実施形態のサーミスタの製造方法によれば、内部電極を第１セラミック層と第２セラミック層との間に挟んだ状態で焼成するので、焼成工程において、内部電極と素体に収縮率の差があっても、素体が内部電極を押さえ込んで、サーミスタの反りの発生を抑制できる。したがって、焼成体の反りの発生が抑制され、反りのないサーミスタを作製できる。【００２２】
また、一実施形態のサーミスタの製造方法では、前記焼成工程の後に、前記焼成体の一部を厚さ方向に研削する研削工程を備える。【００２３】
前記実施形態のサーミスタの製造方法によれば、焼成工程の後に、焼成体の一部を厚さ方向に研削するので、焼成工程前の積層体の厚さは厚いため、焼成工程において、焼成中の積層体の反りの発生が抑制される。これに対して、積層体の厚さが薄いと、積層体のアスペクト比に起因して、焼成中の積層体に反りが発生するおそれがある。したがって、焼成体の反りの発生が抑制され、反りのないサーミスタを作製できる。【００２４】
また、一実施形態のサーミスタの製造方法では、
前記積層工程では、さらに、前記第１外部電極および前記第２外部電極を覆うように前記第２セラミック層上に第３セラミック層を積層して、前記積層体を作製し、
前記研削工程では、前記第１外部電極および前記第２外部電極を前記第３セラミック層から露出させるように、少なくとも前記第３セラミック層の一部を研削する。【００２５】
前記実施形態のサーミスタの製造方法によれば、積層工程では、第１外部電極および第２外部電極を覆うように第２セラミック層上に第３セラミック層を積層し、研削工程では、第１外部電極および第２外部電極を第３セラミック層から露出させるように、第３セラミック層の一部を研削する。このように、第１セラミック層を研削しないので、例えば、第１セラミック層の内部電極と反対側に補強部材を貼り付けて、焼成体の強度を強くしてから、研削工程を行うことができ、研削工程での焼成体のひび割れを抑制できる。【００２６】
また、一実施形態のサーミスタの製造方法では、前記焼成工程と前記研削工程との間に、前記第１セラミック層の前記内部電極と反対側に第１保護層を設ける保護工程を有する。【００２７】
前記実施形態のサーミスタの製造方法によれば、焼成工程と研削工程との間に保護工程を有するので、第１セラミック層の内部電極と反対側に第１保護層を設けて、焼成体の強度を強くしてから、研削工程を行うことができ、研削工程での焼成体のひび割れを抑制できる。【００２８】
また、一実施形態のサーミスタの製造方法では、前記研削工程では、前記内部電極を前記第１セラミック層から露出させないように、前記第１セラミック層の一部を研削する。【００２９】
前記実施形態のサーミスタの製造方法によれば、研削工程では、内部電極を第１セラミック層から露出させないように、第１セラミック層の一部を研削する。このように、第１セラミック層を研削するだけなので、研削が簡単になる。【００３０】
また、一実施形態のサーミスタの製造方法では、前記研削工程の後に、前記第１セラミック層の前記内部電極と反対側に第１保護層を設ける保護工程を有する。【００３１】
前記実施形態のサーミスタの製造方法によれば、研削工程の後に、第１セラミック層の内部電極と反対側に第１保護層を設ける保護工程を有するので、サーミスタの強度を向上できる。【００３２】
また、一実施形態のサーミスタの製造方法では、
前記研削工程の後に、
前記第１セラミック層の前記内部電極と反対側に第１保護層を設けると共に、前記第１外部電極および前記第２外部電極を覆うように前記第２セラミック層上に第２保護層を設ける保護工程と、
前記第１外部電極および前記第２外部電極を前記第２保護層から露出させるように、少なくとも前記第２保護層の一部を研削する保護層研削工程と
を有する。【００３３】
前記実施形態のサーミスタの製造方法によれば、第１セラミック層の内部電極と反対側に第１保護層を設けるので、サーミスタの強度を向上できる。また、第２保護層は、第２セラミック層上に設けられているので、第１外部電極と第２外部電極との間に第２保護層を有し、第１外部電極および第２外部電極のマイグレーションの発生を抑制できる。また、第２保護層は、第２セラミック層上に設けられているので、第１外部電極および第２外部電極にめっき層を設ける場合、めっき層による第２セラミック層の浸食を防止できる。【００３４】
また、一実施形態のサーミスタの製造方法では、
前記研削工程の前に、前記第１外部電極および前記第２外部電極を覆うように前記第２セラミック層上に第２保護層を設ける上側保護工程と、
前記研削工程の後に、前記第１セラミック層の前記内部電極と反対側に第１保護層を設ける下側保護工程と、
前記下側保護工程の後に、前記第１外部電極および前記第２外部電極を前記第２保護層から露出させるように、少なくとも前記第２保護層の一部を研削する保護層研削工程と
を有する。【００３５】
前記実施形態のサーミスタの製造方法によれば、研削工程の前に、第１外部電極および第２外部電極を覆うように第２セラミック層上に第２保護層を設けるので、焼成体の強度を強くしてから、研削工程を行うことができ、研削工程での焼成体のひび割れを抑制できる。また、第１セラミック層の内部電極と反対側に第１保護層を設けるので、サーミスタの強度を向上できる。また、第２保護層は、第２セラミック層上に設けられているので、第１外部電極と第２外部電極との間に第２保護層を有し、第１外部電極および第２外部電極のマイグレーションの発生を抑制できる。また、第２保護層は、第２セラミック層上に設けられているので、第１外部電極および第２外部電極にめっき層を設ける場合、めっき層による第２セラミック層の浸食を防止できる。【００３６】
また、一実施形態のサーミスタの製造方法では、
複数のサーミスタを製造する方法であって、
前記積層工程では、１つのサーミスタの領域に対応する前記内部電極、前記第１外部電極および前記第２外部電極を、複数組設け、
前記研削工程の後に、前記焼成体を１つのサーミスタの領域毎に切断する切断工程を有する。【００３７】
前記実施形態のサーミスタの製造方法によれば、研削工程の後に、焼成体を１つのサーミスタの領域毎に切断する切断工程を有するので、切断前の大判の焼成体を研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のないサーミスタを作製できる。【００３８】
また、一実施形態のサーミスタの製造方法では、前記焼成工程と前記切断工程との間に、前記第１セラミック層の前記内部電極と反対側に第１保護層を設ける保護工程を有する。【００３９】
前記実施形態のサーミスタの製造方法によれば、焼成工程と切断工程との間に、第１セラミック層の内部電極と反対側に第１保護層を設ける保護工程を有するので、切断前の大判の焼成体に第１保護層を貼り付けやすくなる。
【発明の効果】
【００４０】
本発明のサーミスタ、電子装置およびサーミスタの製造方法によれば、サーミスタの反りの発生を抑制でき、また、実装基板に実装されたサーミスタの非実装面の絶縁性を確保できる。
【図面の簡単な説明】
【００４１】
【図１Ａ】本発明の第１実施形態のサーミスタを示す平面図である。
【図１Ｂ】サーミスタのＬＴ断面図である。
【図２Ａ】第１実施形態のサーミスタの製法を説明する説明図である。
【図２Ｂ】第１実施形態のサーミスタの製法を説明する説明図である。
【図２Ｃ】第１実施形態のサーミスタの製法を説明する説明図である。
【図３】第２実施形態のサーミスタのＬＴ断面図である。
【図４Ａ】第２実施形態のサーミスタの製法を説明する説明図である。
【図４Ｂ】第２実施形態のサーミスタの製法を説明する説明図である。
【図４Ｃ】第２実施形態のサーミスタの製法を説明する説明図である。
【図５】第３実施形態のサーミスタのＬＴ断面図である。
【図６Ａ】第３実施形態のサーミスタの製法を説明する説明図である。
【図６Ｂ】第３実施形態のサーミスタの製法を説明する説明図である。
【図６Ｃ】第３実施形態のサーミスタの製法を説明する説明図である。
【図６Ｄ】第３実施形態のサーミスタの製法を説明する説明図である。
【図７】第４実施形態のサーミスタのＬＴ断面図である。
【図８Ａ】第４実施形態のサーミスタの製法を説明する説明図である。
【図８Ｂ】第４実施形態のサーミスタの製法を説明する説明図である。
【図８Ｃ】第４実施形態のサーミスタの製法を説明する説明図である。
【図８Ｄ】第４実施形態のサーミスタの製法を説明する説明図である。
【図９】第５実施形態のサーミスタのＬＴ断面図である。
【図１０Ａ】第５実施形態のサーミスタの製法を説明する説明図である。
【図１０Ｂ】第５実施形態のサーミスタの製法を説明する説明図である。
【図１０Ｃ】第５実施形態のサーミスタの製法を説明する説明図である。
【図１０Ｄ】第５実施形態のサーミスタの製法を説明する説明図である。
【図１０Ｅ】第５実施形態のサーミスタの製法を説明する説明図である。
【図１０Ｆ】第５実施形態のサーミスタの製法を説明する説明図である。
【図１０Ｇ】第５実施形態のサーミスタの製法を説明する説明図である。
【図１１Ａ】第６実施形態のサーミスタの製法を説明する説明図である。
【図１１Ｂ】第６実施形態のサーミスタの製法を説明する説明図である。
【図１１Ｃ】第６実施形態のサーミスタの製法を説明する説明図である。
【図１１Ｄ】第６実施形態のサーミスタの製法を説明する説明図である。
【図１２Ａ】第７実施形態のサーミスタの製法を説明する説明図である。
【図１２Ｂ】第７実施形態のサーミスタの製法を説明する説明図である。
【図１２Ｃ】第７実施形態のサーミスタの製法を説明する説明図である。
【図１２Ｄ】第７実施形態のサーミスタの製法を説明する説明図である。
【図１３Ａ】第８実施形態のサーミスタの製法を説明する説明図である。
【図１３Ｂ】第８実施形態のサーミスタの製法を説明する説明図である。
【図１３Ｃ】第８実施形態のサーミスタの製法を説明する説明図である。
【図１３Ｄ】第８実施形態のサーミスタの製法を説明する説明図である。
【図１３Ｅ】第８実施形態のサーミスタの製法を説明する説明図である。
【図１４Ａ】第９実施形態のサーミスタの製法を説明する説明図である。
【図１４Ｂ】第９実施形態のサーミスタの製法を説明する説明図である。
【図１４Ｃ】第９実施形態のサーミスタの製法を説明する説明図である。
【図１４Ｄ】第９実施形態のサーミスタの製法を説明する説明図である。
【図１４Ｅ】第９実施形態のサーミスタの製法を説明する説明図である。
【図１５Ａ】第１０実施形態のサーミスタの製法を説明する説明図である。
【図１５Ｂ】第１０実施形態のサーミスタの製法を説明する説明図である。
【図１５Ｃ】第１０実施形態のサーミスタの製法を説明する説明図である。
【図１５Ｄ】第１０実施形態のサーミスタの製法を説明する説明図である。
【図１５Ｅ】第１０実施形態のサーミスタの製法を説明する説明図である。
【図１５Ｆ】第１０実施形態のサーミスタの製法を説明する説明図である。
【図１５Ｇ】第１０実施形態のサーミスタの製法を説明する説明図である。
【図１５Ｈ】第１０実施形態のサーミスタの製法を説明する説明図である。
【図１６Ａ】本発明のサーミスタを含む電子装置を示す斜視図である。
【図１６Ｂ】図１６ＡのＡ−Ａ断面図である。
【発明を実施するための形態】
【００４２】
以下、本発明を図示の実施の形態により詳細に説明する。
【００４３】
（第１実施形態）
図１Ａは、本発明の第１実施形態のサーミスタを示す平面図である。図１Ｂは、サーミスタの断面図である。図１Ａと図１Ｂに示すように、サーミスタ１は、素体１０と、素体１０の表面から露出する第１外部電極２１および第２外部電極２２と、素体１０の内部に配置される内部電極３０とを有する。
【００４４】
素体１０は、複数のセラミック層から構成され、複数のセラミック層は、一体的に積層される。セラミック層は、例えば、負の抵抗温度特性を有するセラミックからなる。つまり、サーミスタ１は、ＮＴＣ（Negative Temperature Coefficient）サーミスタであり、温度の上昇に伴って抵抗値が減少する。セラミックとしては、例えば、Ｍｎ，Ｎｉ，Ｆｅ，Ｔｉ，Ｃｏ，Ａｌ，Ｚｎなどを任意の組み合わせで適量含む種々の材料を用いることができる。実際、セラミックとして、前記遷移金属元素の酸化物を用いて混合されるが、前記元素の炭酸塩、水酸化物などを出発原料として用いてもよい。
【００４５】
素体１０は、長さ方向（Ｌ方向）と幅方向（Ｗ方向）と厚さ方向（Ｔ方向）とを有する。具体的に述べると、素体１０は、略直方体状に形成されている。素体１０は、第１面１０ａと、第１面１０ａと反対側に位置する第２面１０ｂとを有する。第１面１０ａおよび第２面１０ｂは、素体１０の長さ方向と幅方向とを含む面（ＬＷ面）である。
【００４６】
第１外部電極２１および第２外部電極２２は、素体１０の第１面１０ａから露出する。具体的に述べると、素体１０の第１面１０ａには、凹部が設けられ、この凹部内に、第１、第２外部電極２１，２２が配置される。第１、第２外部電極２１，２２のＴ方向の上面は、素体１０の第１面１０ａと同一面となる。
【００４７】
第１外部電極２１および第２外部電極２２は、Ｌ方向に、互いに離隔して配置される。第１、第２外部電極２１，２２は、平面視矩形状であるが、矩形以外の形状であってもよい。第１、第２外部電極２１，２２の材料としては、例えば、Ａｇ，Ｐｄ，Ｐｔ，Ａｕなどの貴金属またはＣｕ，Ｎｉ，Ａｌ，Ｗ，Ｔｉなどの卑金属の単体、あるいは、これらの単体を含む合金を用いることができる。
【００４８】
第１、第２外部電極２１，２２は、平面視、素体１０の第１面１０ａの外形線よりも、内側に位置している。具体的に述べると、平面視、第１、第２外部電極２１，２２のＬ方向の端面は、素体１０のＬ方向の端面よりも、内側に位置している。なお、第１、第２外部電極２１，２２のＬ方向の端面は、素体１０のＬ方向の端面に一致するように配置されてもよい。
【００４９】
内部電極３０は、素体１０を介して、第１、第２外部電極２１，２２と導通される。内部電極３０は、平板状に形成され、内部電極３０は、平面視、第１、第２外部電極２１，２２と重なる。内部電極３０の材料としては、例えば、第１、第２外部電極２１，２２の材料と同一である。
【００５０】
サーミスタ１の厚さＴ１は、第１面１０ａと第２面１０ｂとの間の長さに相当する。サーミスタ１の厚さＴ１は、３０μｍ以上で、かつ、１００μｍ以下であり、好ましくは、５０μｍ以上で、かつ、１００μｍ以下である。これにより、サーミスタ１を低背化とできる。なお、サーミスタ１の厚さは、１００μｍより大きくてもよい。
【００５１】
サーミスタ１のサイズは、例えば、ＪＩＳ規格０６０３サイズである。ＪＩＳ規格０６０３サイズとは、（０．６±０．０３）ｍｍ（Ｌ方向）×（０．３±０．０３）ｍｍ（Ｗ方向）である。なお、サーミスタ１のサイズは、ＪＩＳ規格１００５サイズやＪＩＳ規格１６０８サイズなどの他のサイズであってもよい。
【００５２】
次に、サーミスタ１の動作について説明する。第１外部電極２１に通電すると、第１外部電極２１から素体１０を介して内部電極３０に通電され、内部電極３０から素体１０を介して第２外部電極２２に通電される。素体１０の温度が高くなるほど、素体１０の抵抗が低くなって、電気が流れやすくなる。
【００５３】
次に、前記サーミスタ１の製造方法について説明する。
【００５４】
まず、図２Ａに示すように、第１セラミック層１１と内部電極３０と第２セラミック層１２と第１、第２外部電極２１，２２とを順に厚さ方向（Ｔ方向）に積層し、さらに、第１、第２外部電極２１，２２を覆うように第２セラミック層１２上に第３セラミック層１３を積層して、積層体５０を作製する。これを、積層工程という。積層体５０は、サーミスタ１の厚さＴ１（図１Ｂ参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１の厚さＴ１に一致する値である。なお、第１、第２、第３セラミック層１１，１２，１３は、それぞれ、積層された複数のシート体から構成されていてもよい。
【００５５】
その後、図２Ｂに示すように、積層体５０を焼成して、焼成体５１を作製する。これを、焼成工程という。そして、焼成体５１の厚さが目標値となるように、焼成体５１の一部を厚さ方向（Ｔ方向）に研削する。これを、研削工程という。この研削工程では、第１、第２外部電極２１，２２を第３セラミック層１３から露出させるように、第３セラミック層１３の一部と第１、第２外部電極２１，２２の一部とを研削する。焼成体５１の研削部分を、図中、ハッチングにて示す。研削部分は、例えばグラインディングホイールを用いて、厚さ方向Ｔに沿って研削される。なお、第１、第２外部電極２１，２２の一部を研削しないで、第３セラミック層１３の一部のみを研削して、第１、第２外部電極２１，２２を第３セラミック層１３から露出させるようにしてもよい。
【００５６】
これにより、図２Ｃに示すように、素体１０の上面と第１、第２外部電極２１，２２の上面とが同一面となり、前記サーミスタ１が作製される。
【００５７】
前記サーミスタ１によれば、内部電極３０は、素体１０の内部に配置されるので、サーミスタ１の焼成工程において内部電極３０と素体１０に収縮率の差があっても、素体１０が内部電極３０を押さえ込んで、サーミスタ１の反りの発生を抑制できる。このため、後工程の設備（例えば、特性選別機のフィーダ部など）にてサーミスタ１の搬送不具合が改善される。したがって、設備稼働率や歩留まりが向上し、製造コストが低くなる。
【００５８】
また、サーミスタ１の第１、第２外部電極２１，２２側を実装基板に実装する場合、素体１０の第１面１０ａと反対側の第２面１０ｂは、実装基板と反対側の面（以下、非実装面という）に位置する。内部電極３０は、素体１０の内部に配置されるので、内部電極３０は、素体１０の第２面１０ｂから露出しない。したがって、サーミスタ１の非実装面は、素体１０であるため、サーミスタ１の非実装面の絶縁性を確保できる。
【００５９】
前記サーミスタ１の製造方法によれば、サーミスタ１の厚さＴ１に対応する目標値よりも厚くなる積層体５０を作製してから、積層体５０を焼成して焼成体５１を作製する。このように、積層体５０の厚さは厚いため、焼成工程において、焼成中の積層体５０の反りの発生が抑制される。これに対して、積層体の厚さが薄いと、焼成中の積層体に反りが発生するおそれがある。この理由として、積層体のアスペクト比が起因していると考えられる。つまり、積層体のアスペクト比が大きい、つまり、長さＬが厚さＴに比べて所定比率以上に大きくなると、積層体の焼成中に反りが発生するおそれがある。そこで、本発明では、積層体の厚さをサーミスタの厚さに対応する目標値よりも厚くすることで、アスペクト比を小さくして、焼成中の積層体の反りの発生を確実に抑制している。
【００６０】
また、内部電極３０を第１セラミック層１１と第２セラミック層１２との間に挟んだ状態で焼成するので、焼成工程において、内部電極３０と素体１０に収縮率の差があっても、素体１０が内部電極３０を押さえ込んで、サーミスタ１の反りの発生を抑制できる。したがって、焼成体５１の反りの発生が抑制され、反りのないサーミスタ１を作製できる。
【００６１】
また、積層工程では、第１、第２外部電極２１，２２を覆うように第２セラミック層１２上に第３セラミック層１３を積層し、研削工程では、第１、第２外部電極２１，２２を第３セラミック層１３から露出させるように、第３セラミック層１３の一部を研削する。このように、第１セラミック層１１を研削しないので、例えば、第１セラミック層１１の内部電極３０と反対側に補強部材を貼り付けて、焼成体５１の強度を強くしてから、研削工程を行うことができ、研削工程での焼成体５１のひび割れを抑制できる。
【００６２】
（第２実施形態）
図３は、本発明の第２実施形態のサーミスタを示す断面図である。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
【００６３】
図３に示すように、第２実施形態のサーミスタ１Ａは、第１実施形態（図１Ｂ）のサーミスタ１と比べて、第１、第２外部電極２１，２２の位置が異なる。第２実施形態では、第１、第２外部電極２１，２２は、素体１０の第１面１０ａ上に、配置される。つまり、第１、第２外部電極２１，２２の上面は、第１面１０ａよりも上側に位置する。サーミスタ１Ａの厚さＴ１は、第１、第２外部電極２１，２２の上面と素体１０の第２面１０ｂとの間の長さに相当する。
【００６４】
次に、前記サーミスタ１Ａの製造方法について説明する。
【００６５】
まず、図４Ａに示すように、第１セラミック層１１と内部電極３０と第２セラミック層１２と第１、第２外部電極２１，２２とを順に積層して、積層体５０Ａを作製する（積層工程）。積層体５０Ａは、サーミスタ１Ａの厚さＴ１（図３参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ａの厚さＴ１に一致する値である。
【００６６】
その後、図４Ｂに示すように、積層体５０Ａを焼成して、焼成体５１Ａを作製する（焼成工程）。そして、焼成体５１Ａの厚さが目標値となるように、焼成体５１Ａの一部を研削する（研削工程）。この研削工程では、内部電極３０を第１セラミック層１１から露出させないように、第１セラミック層１１の一部を研削する。焼成体５１Ａの研削部分を、図中、ハッチングにて示す。
【００６７】
これにより、図４Ｃに示すように、第１、第２外部電極２１，２２が素体１０の上面に配置され、前記サーミスタ１Ａが作製される。
【００６８】
前記サーミスタ１Ａによれば、第１実施形態のサーミスタ１と同様の効果を有する。
【００６９】
前記サーミスタ１Ａの製造方法によれば、第１実施形態のサーミスタ１の製造方法と同様の効果を有する。また、研削工程では、内部電極３０を第１セラミック層１１から露出させないように、第１セラミック層１１の一部を研削する。このように、第１セラミック層１１を研削するだけなので、研削が簡単になる。
【００７０】
（第３実施形態）
図５は、本発明の第３実施形態のサーミスタを示す断面図である。なお、第３実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
【００７１】
図５に示すように、第３実施形態のサーミスタ１Ｂは、第１実施形態（図１Ｂ）のサーミスタ１と比べて、第１保護層４１を有する点が異なる。第３実施形態では、素体１０の第２面１０ｂに第１保護層４１を有する。第１保護層４１は、例えば樹脂から構成される。サーミスタ１Ｂの厚さＴ１は、素体１０の第１面１０ａと第１保護層４１の下面との間の長さに相当する。
【００７２】
次に、前記サーミスタ１Ｂの製造方法について説明する。
【００７３】
まず、図６Ａに示すように、第１セラミック層１１と内部電極３０と第２セラミック層１２と第１、第２外部電極２１，２２とを順に積層し、さらに、第１、第２外部電極２１，２２を覆うように第２セラミック層１２上に第３セラミック層１３を積層して、積層体５０Ｂを作製する（積層工程）。積層体５０Ｂは、サーミスタ１Ｂの厚さＴ１（図５参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ｂの厚さＴ１から第１保護層４１の厚さを引いた値である。
【００７４】
その後、図６Ｂに示すように、積層体５０Ｂを焼成して、焼成体５１Ｂを作製する（焼成工程）。そして、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける（保護工程）。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。
【００７５】
その後、図６Ｃに示すように、焼成体５１Ｂの厚さが目標値となるように、焼成体５１Ｂの一部を研削する（研削工程）。この研削工程では、第１、第２外部電極２１，２２を第３セラミック層１３から露出させるように、第３セラミック層１３の一部と第１、第２外部電極２１，２２の一部とを研削する。焼成体５１Ｂの研削部分を、図中、ハッチングにて示す。
【００７６】
これにより、図６Ｄに示すように、素体１０の上面と第１、第２外部電極２１，２２の上面とが同一面となり、前記サーミスタ１Ｂが作製される。
【００７７】
前記サーミスタ１Ｂによれば、第１実施形態のサーミスタ１と同様の効果を有する。また、素体１０の第２面１０ｂに第１保護層４１を有するので、強度の弱い素体１０を第１保護層４１で補強できて、サーミスタ１Ｂの強度を向上できる。
【００７８】
前記サーミスタ１Ｂの製造方法によれば、第１実施形態のサーミスタ１の製造方法と同様の効果を有する。また、焼成工程と研削工程との間に保護工程を有するので、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設けて、焼成体５１Ｂの強度を強くしてから、研削工程を行うことができ、研削工程での焼成体５１Ｂのひび割れを抑制できる。
【００７９】
（第４実施形態）
図７は、本発明の第４実施形態のサーミスタを示す断面図である。なお、第４実施形態において、第２実施形態と同一の符号は、第２実施形態と同じ構成であるため、その説明を省略する。
【００８０】
図７に示すように、第４実施形態のサーミスタ１Ｃは、第２実施形態（図３）のサーミスタ１Ａと比べて、第１保護層４１を有する点が異なる。第４実施形態では、素体１０の第２面１０ｂに第１保護層４１を有する。第１保護層４１は、例えば樹脂から構成される。サーミスタ１Ｃの厚さＴ１は、第１、第２外部電極２１，２２の上面と第１保護層４１の下面との間の長さに相当する。
【００８１】
次に、前記サーミスタ１Ｃの製造方法について説明する。
【００８２】
まず、図８Ａに示すように、第１セラミック層１１と内部電極３０と第２セラミック層１２と第１、第２外部電極２１，２２とを順に積層して、積層体５０Ｃを作製する（積層工程）。積層体５０Ｃは、サーミスタ１Ｃの厚さＴ１（図７参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ｃの厚さＴ１から第１保護層４１の厚さを引いた値である。
【００８３】
その後、図８Ｂに示すように、積層体５０Ｃを焼成して、焼成体５１Ｃを作製する（焼成工程）。そして、焼成体５１Ｃの厚さが目標値となるように、焼成体５１Ｃの一部を研削する（研削工程）。この研削工程では、内部電極３０を第１セラミック層１１から露出させないように、第１セラミック層１１の一部を研削する。焼成体５１Ｃの研削部分を、図中、ハッチングにて示す。このようにして、図８Ｃに示すように、目標値の厚さを有する焼成体５１Ｃが作製される。
【００８４】
そして、図８Ｄに示すように、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける（保護工程）。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。これにより、前記サーミスタ１Ｃが作製される。
【００８５】
前記サーミスタ１Ｃによれば、第２実施形態のサーミスタ１Ａと同様の効果を有する。また、素体１０の第２面１０ｂに第１保護層４１を有するので、強度の弱い素体１０を第１保護層４１で補強できて、サーミスタ１Ｃの強度を向上できる。
【００８６】
前記サーミスタ１Ｃの製造方法によれば、第２実施形態のサーミスタ１Ａの製造方法と同様の効果を有する。また、研削工程の後に、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける保護工程を有するので、サーミスタ１Ｃの強度を向上できる。
【００８７】
（第５実施形態）
図９は、本発明の第５実施形態のサーミスタを示す断面図である。なお、第５実施形態において、第４実施形態と同一の符号は、第４実施形態と同じ構成であるため、その説明を省略する。
【００８８】
図９に示すように、第５実施形態のサーミスタ１Ｄは、第４実施形態（図７）のサーミスタ１Ｃと比べて、第２保護層４２を有する点が異なる。第５実施形態では、第２保護層４２は、素体１０の第１面１０ａにおける第１、第２外部電極２１，２２と重なる領域を除く全領域に設けられている。第２保護層４２は、例えば、樹脂から構成される。第１、第２外部電極２１，２２には、めっき層４５が設けられている。めっき層４５は、例えば、Ｎｉ／ＳｎまたはＮｉ／ＣｕまたはＣｕから構成される。サーミスタ１Ｄの厚さＴ１は、めっき層４５の上面と第１保護層４１の下面との間の長さに相当する。なお、めっき層４５を省略してもよい。
【００８９】
次に、前記サーミスタ１Ｄの製造方法について説明する。
【００９０】
まず、図１０Ａに示すように、第１セラミック層１１と内部電極３０と第２セラミック層１２と第１、第２外部電極２１，２２とを順に積層して、積層体５０Ｄを作製する（積層工程）。積層体５０Ｄは、サーミスタ１Ｄの厚さＴ１（図９参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、おおよそ、サーミスタ１Ｄの厚さＴ１から第１保護層４１の厚さを引いた値である。
【００９１】
その後、図１０Ｂに示すように、積層体５０Ｄを焼成して、焼成体５１Ｄを作製する（焼成工程）。そして、焼成体５１Ｄの厚さが目標値となるように、焼成体５１Ｄの一部を研削する（研削工程）。この研削工程では、内部電極３０を第１セラミック層１１から露出させないように、第１セラミック層１１の一部を研削する。焼成体５１Ｄの研削部分を、図中、ハッチングにて示す。このようにして、図１０Ｃに示すように、目標値の厚さを有する焼成体５１Ｄが作製される。
【００９２】
そして、図１０Ｄに示すように、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設けると共に、第１、第２外部電極２１，２２を覆うように第２セラミック層１２上に第２保護層４２を設ける（保護工程）。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。第２保護層４２は、例えば樹脂から構成され、第２セラミック層１２に貼り付けられてから硬化される。
【００９３】
その後、図１０Ｅに示すように、第１、第２外部電極２１，２２を第２保護層４２から露出させるように、第２保護層４２の一部と第１、第２外部電極２１，２２の一部とを研削する（保護層研削工程）。この研削部分を、図中、ハッチングにて示す。なお、第１、第２外部電極２１，２２の一部を研削しないで、第２保護層４２の一部のみを研削して、第１、第２外部電極２１，２２を第２保護層４２から露出させるようにしてもよい。このようにして、図１０Ｆに示すように、第１、第２外部電極２１，２２が第２保護層４２から露出される。
【００９４】
そして、図１０Ｇに示すように、第１、第２外部電極２１，２２の上面にめっき層４５を設けて、前記サーミスタ１Ｄを作製する。
【００９５】
前記サーミスタ１Ｄによれば、第４実施形態のサーミスタ１Ｃと同様の効果を有する。また、第２保護層４２は、素体１０の第１面１０ａにおける第１、第２外部電極２１，２２と重なる領域を除く全領域に設けられているので、第１、第２外部電極２１，２２にめっき層４５を設ける場合、めっき層４５による素体１０の第２面１０ｂの浸食を防止できる。また、素体１０の第１面１０ａにおける第１外部電極２１と第２外部電極２２との間の領域に第２保護層４２を有するので、第１、第２外部電極２１，２２のマイグレーションの発生を抑制できる。
【００９６】
前記サーミスタ１Ｄの製造方法によれば、第４実施形態のサーミスタ１Ｃの製造方法と同様の効果を有する。また、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設けるので、サーミスタ１Ｄの強度を向上できる。また、第２保護層４２は、第２セラミック層１２上に設けられているので、第１外部電極２１と第２外部電極２２との間に第２保護層４２を有し、第１、第２外部電極２１，２２のマイグレーションの発生を抑制できる。また、第２保護層４２は、第２セラミック層１２上に設けられているので、第１、第２外部電極２１，２２にめっき層４５を設ける場合、めっき層４５による第２セラミック層１２の浸食を防止できる。
【００９７】
なお、焼成工程の後で、研削工程の前に、第１外部電極２１および第２外部電極２２を覆うように第２セラミック層１２上に第２保護層４２を設けるようにしてもよい（上側保護工程）。これにより、焼成体５１Ｄの強度を強くしてから、研削工程を行うことができ、研削工程での焼成体５１Ｄのひび割れを抑制できる。この場合も、研削工程の後に、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける（下側保護工程）。
【００９８】
（第６実施形態）
図１１Ａから図１１Ｄは、本発明の第６実施形態のサーミスタの製造方法を示す断面図である。なお、第６実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
【００９９】
第１実施形態（図２Ａから図２Ｃ）のサーミスタの製造方法は、単体のサーミスタの製造方法であるが、第６実施形態のサーミスタの製造方法は、複数のサーミスタの製造方法である。
【０１００】
図１１Ａに示すように、第１セラミック層１１と複数の内部電極３０と第２セラミック層１２と複数の第１、第２外部電極２１，２２とを順に積層し、さらに、複数の第１、第２外部電極２１，２２を覆うように第２セラミック層１２上に第３セラミック層１３を積層して、積層体５０Ｅを作製する（積層工程）。このとき、第１、第２、第３セラミック層１１，１２，１３をシート状に形成する。また、１つのサーミスタ１の領域に対応する内部電極３０および第１、第２外部電極２１，２２を複数組設けて、ＬＷ面に沿ってアレイ状に配置する。一組の内部電極３０および第１、第２外部電極２１，２２は、１つのサーミスタ１に相当する。積層体５０Ｅは、サーミスタ１の厚さＴ１（図１Ｂ参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１の厚さＴ１に一致する値である。
【０１０１】
その後、図１１Ｂに示すように、積層体５０Ｅを焼成して、焼成体５１Ｅを作製する（焼成工程）。そして、焼成体５１Ｅの厚さが目標値となるように、焼成体５１Ｅの一部を研削する（研削工程）。この研削工程では、第１、第２外部電極２１，２２を第３セラミック層１３から露出させるように、第３セラミック層１３の一部と第１、第２外部電極２１，２２の一部とを研削する。焼成体５１Ｅの研削部分を、図中、ハッチングにて示す。
【０１０２】
そして、図１１Ｃに示すように、目標値の厚さを有する焼成体５１Ｅを、一組の内部電極３０および第１、第２外部電極２１，２２毎（つまり、１つのサーミスタ１の領域毎）に、切断する（切断工程）。つまり、複数組の内部電極３０および第１、第２外部電極２１，２２は、ＬＷ面に沿って隣り合っており、この隣接部分を切断する。これにより、図１１Ｄに示すように、複数のサーミスタ１を作製する。複数組の内部電極３０および第１、第２外部電極２１，２２は、複数のサーミスタ１に相当する。
【０１０３】
前記サーミスタ１の製造方法によれば、第１実施形態のサーミスタ１の製造方法と同様の効果を有する。ここで、一般的に、シート状の積層体を焼成する場合、積層体のアスペクト比が大きくなる（つまり、長さＬが厚さＴに比べて非常に大きくなる）傾向にあることから、焼成中の積層体に反りが発生しやすい。そこで、本発明では、シート状の積層体５０Ｅの厚さを厚くすることで、積層体５０Ｅのアスペクト比を小さくして、焼成中の積層体５０Ｅの反りの発生を抑制している。
【０１０４】
また、研削工程の後に、焼成体５１Ｅを一組の内部電極３０および第１、第２外部電極２１，２２毎に切断する切断工程を有するので、切断前の大判の焼成体５１Ｅを研削することで、研削による負荷を低減して、損傷のないサーミスタ１を作製できる。
【０１０５】
（第７実施形態）
図１２Ａから図１２Ｄは、本発明の第７実施形態のサーミスタの製造方法を示す断面図である。なお、第７実施形態において、第２実施形態と同一の符号は、第２実施形態と同じ構成であるため、その説明を省略する。
【０１０６】
第２実施形態（図４Ａから図４Ｃ）のサーミスタの製造方法は、単体のサーミスタの製造方法であるが、第７実施形態のサーミスタの製造方法は、複数のサーミスタの製造方法である。
【０１０７】
図１２Ａに示すように、第１セラミック層１１と複数の内部電極３０と第２セラミック層１２と複数の第１、第２外部電極２１，２２とを順に積層して、積層体５０Ｆを作製する（積層工程）。このとき、第１、第２、第３セラミック層１１，１２，１３をシート状に形成する。また、１つのサーミスタ１Ａの領域に対応する内部電極３０および第１、第２外部電極２１，２２を複数組設けて、ＬＷ面に沿ってアレイ状に配置する。積層体５０Ｆは、サーミスタ１Ａの厚さＴ１（図３参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ａの厚さＴ１に一致する値である。
【０１０８】
その後、図１２Ｂに示すように、積層体５０Ｆを焼成して、焼成体５１Ｆを作製する（焼成工程）。そして、焼成体５１Ｆの厚さが目標値となるように、焼成体５１Ｆの一部を研削する（研削工程）。この研削工程では、内部電極３０を第１セラミック層１１から露出させないように、第１セラミック層１１の一部を研削する。焼成体５１Ｆの研削部分を、図中、ハッチングにて示す。
【０１０９】
そして、図１２Ｃに示すように、目標値の厚さを有する焼成体５１Ｆを、一組の内部電極３０および第１、第２外部電極２１，２２毎（つまり、１つのサーミスタ１Ａの領域毎）に、切断する（切断工程）。つまり、複数組の内部電極３０および第１、第２外部電極２１，２２は、ＬＷ面に沿って隣り合っており、この隣接部分を切断する。これにより、図１２Ｄに示すように、複数のサーミスタ１Ａを作製する。
【０１１０】
前記サーミスタ１Ａの製造方法によれば、第２実施形態のサーミスタ１Ａの製造方法と同様の効果を有する。特に、シート状の積層体５０Ｆの厚さを厚くすることで、積層体５０Ｆのアスペクト比を小さくして、焼成中の積層体５０Ｆの反りの発生を抑制している。また、研削工程の後に、焼成体５１Ｆを一組の内部電極３０および第１、第２外部電極２１，２２毎に切断する切断工程を有するので、切断前の大判の焼成体５１Ｆを研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のないサーミスタ１Ａを作製できる。
【０１１１】
（第８実施形態）
図１３Ａから図１３Ｅは、本発明の第８実施形態のサーミスタの製造方法を示す断面図である。なお、第８実施形態において、第３実施形態と同一の符号は、第３実施形態と同じ構成であるため、その説明を省略する。
【０１１２】
第３実施形態（図６Ａから図６Ｄ）のサーミスタの製造方法は、単体のサーミスタの製造方法であるが、第８実施形態のサーミスタの製造方法は、複数のサーミスタの製造方法である。
【０１１３】
図１３Ａに示すように、第１セラミック層１１と複数の内部電極３０と第２セラミック層１２と複数の第１、第２外部電極２１，２２とを順に積層し、さらに、複数の第１、第２外部電極２１，２２を覆うように第２セラミック層１２上に第３セラミック層１３を積層して、積層体５０Ｇを作製する（積層工程）。このとき、第１、第２、第３セラミック層１１，１２，１３をシート状に形成する。また、１つのサーミスタ１Ｂの領域に対応する内部電極３０および第１、第２外部電極２１，２２を複数組設けて、ＬＷ面に沿ってアレイ状に配置する。積層体５０Ｇは、サーミスタ１Ｂの厚さＴ１（図５参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ｂの厚さＴ１から第１保護層４１の厚さを引いた値である。
【０１１４】
その後、図１３Ｂに示すように、積層体５０Ｇを焼成して、焼成体５１Ｇを作製する（焼成工程）。そして、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける（保護工程）。第１保護層４１は、シート状に形成される。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。
【０１１５】
その後、図１３Ｃに示すように、焼成体５１Ｇの厚さが目標値となるように、焼成体５１Ｇの一部を研削する（研削工程）。この研削工程では、第１、第２外部電極２１，２２を第３セラミック層１３から露出させるように、第３セラミック層１３の一部と第１、第２外部電極２１，２２の一部とを研削する。焼成体５１Ｇの研削部分を、図中、ハッチングにて示す。
【０１１６】
その後、図１３Ｄに示すように、目標値の厚さを有する焼成体５１Ｇを、一組の内部電極３０および第１、第２外部電極２１，２２毎（１つのサーミスタ１Ｂの領域毎）に、切断する（切断工程）。つまり、複数組の内部電極３０および第１、第２外部電極２１，２２は、ＬＷ面に沿って隣り合っており、この隣接部分を切断する。これにより、図１３Ｅに示すように、複数のサーミスタ１Ｂを作製する。
【０１１７】
前記サーミスタ１Ｂの製造方法によれば、第３実施形態のサーミスタ１Ｂの製造方法と同様の効果を有する。特に、シート状の積層体５０Ｇの厚さを厚くすることで、積層体５０Ｇのアスペクト比を小さくして、焼成中の積層体５０Ｇの反りの発生を抑制している。また、研削工程の後に、焼成体５１Ｇを一組の内部電極３０および第１、第２外部電極２１，２２毎に切断する切断工程を有するので、切断前の大判の焼成体５０Ｇを研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のないサーミスタ１Ｂを作製できる。また、切断工程の前に、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける保護工程を有するので、切断前の大判の焼成体５１Ｇに第１保護層４１を貼り付けやすくなる。
【０１１８】
（第９実施形態）
図１４Ａから図１４Ｅは、本発明の第９実施形態のサーミスタの製造方法を示す断面図である。なお、第９実施形態において、第４実施形態と同一の符号は、第４実施形態と同じ構成であるため、その説明を省略する。
【０１１９】
第４実施形態（図８Ａから図８Ｄ）のサーミスタの製造方法は、単体のサーミスタの製造方法であるが、第９実施形態のサーミスタの製造方法は、複数のサーミスタの製造方法である。
【０１２０】
図１４Ａに示すように、第１セラミック層１１と複数の内部電極３０と第２セラミック層１２と複数の第１、第２外部電極２１，２２とを順に積層して、積層体５０Ｈを作製する（積層工程）。このとき、第１、第２、第３セラミック層１１，１２，１３をシート状に形成する。また、１つのサーミスタ１Ｃの領域に対応する内部電極３０および第１、第２外部電極２１，２２を複数組設けて、ＬＷ面に沿ってアレイ状に配置する。積層体５０Ｈは、サーミスタ１Ｃの厚さＴ１（図７参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、サーミスタ１Ｃの厚さＴ１から第１保護層４１の厚さを引いた値である。
【０１２１】
その後、図１４Ｂに示すように、積層体５０Ｈを焼成して、焼成体５１Ｈを作製する（焼成工程）。そして、焼成体５１Ｈの厚さが目標値となるように、焼成体５１Ｈの一部を研削する（研削工程）。この研削工程では、内部電極３０を第１セラミック層１１から露出させないように、第１セラミック層１１の一部を研削する。焼成体５１Ｈの研削部分を、図中、ハッチングにて示す。このようにして、図１４Ｃに示すように、目標値の厚さを有する焼成体５１Ｈが作製される。
【０１２２】
その後、図１４Ｄに示すように、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける（保護工程）。第１保護層４１は、シート状に形成される。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。
【０１２３】
その後、第１保護層４１が設けられた焼成体５１Ｈを、一組の内部電極３０および第１、第２外部電極２１，２２毎（つまり、１つのサーミスタ１Ｃの領域毎）に、切断する（切断工程）。つまり、複数組の内部電極３０および第１、第２外部電極２１，２２は、ＬＷ面に沿って隣り合っており、この隣接部分を切断する。これにより、図１４Ｅに示すように、複数のサーミスタ１Ｃを作製する。
【０１２４】
前記サーミスタ１Ｃの製造方法によれば、第４実施形態のサーミスタ１Ｃの製造方法と同様の効果を有する。特に、シート状の積層体５０Ｈの厚さを厚くすることで、積層体５０Ｈのアスペクト比を小さくして、焼成中の積層体５０Ｈの反りの発生を抑制している。また、研削工程の後に、焼成体５１Ｈを一組の内部電極３０および第１、第２外部電極２１，２２毎に切断する切断工程を有するので、切断前の大判の焼成体５１Ｈを研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のないサーミスタ１Ｃを作製できる。また、切断工程の前に、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける保護工程を有するので、切断前の大判の焼成体５１Ｈに第１保護層４１を貼り付けやすくなる。
【０１２５】
（第１０実施形態）
図１５Ａから図１５Ｈは、本発明の第１０実施形態のサーミスタの製造方法を示す断面図である。なお、第１０実施形態において、第５実施形態と同一の符号は、第５実施形態と同じ構成であるため、その説明を省略する。
【０１２６】
第５実施形態（図１０Ａから図１０Ｇ）のサーミスタの製造方法は、単体のサーミスタの製造方法であるが、第１０実施形態のサーミスタの製造方法は、複数のサーミスタの製造方法である。
【０１２７】
図１５Ａに示すように、第１セラミック層１１と複数の内部電極３０と第２セラミック層１２と複数の第１、第２外部電極２１，２２とを順に積層して、積層体５０Ｉを作製する（積層工程）。このとき、第１、第２セラミック層１１，１２をシート状に形成する。また、１つのサーミスタ１Ｄの領域に対応する内部電極３０および第１、第２外部電極２１，２２を複数組設けて、ＬＷ面に沿ってアレイ状に配置する。積層体５０Ｉは、サーミスタ１Ｄの厚さＴ１（図９参照）に対応する目標値よりも厚くなるように、形成される。ここで、目標値とは、おおよそ、サーミスタ１Ｄの厚さＴ１から第１保護層４１の厚さを引いた値である。
【０１２８】
その後、図１５Ｂに示すように、積層体５０Ｉを焼成して、焼成体５１Ｉを作製する（焼成工程）。そして、焼成体５１Ｉの厚さが目標値となるように、焼成体５１Ｉの一部を研削する（研削工程）。この研削工程では、内部電極３０を第１セラミック層１１から露出させないように、第１セラミック層１１の一部を研削する。焼成体５１Ｉの研削部分を、図中、ハッチングにて示す。このようにして、図１５Ｃに示すように、目標値の厚さを有する焼成体５１Ｉが作製される。
【０１２９】
その後、図１５Ｄに示すように、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設けると共に、第１、第２外部電極２１，２２を覆うように第２セラミック層１２上に第２保護層４２を設ける（保護工程）。第１、第２保護層４１，４２は、シート状に形成される。第１保護層４１は、例えば樹脂から構成され、第１セラミック層１１に貼り付けられてから硬化される。第２保護層４２は、例えば樹脂から構成され、第２セラミック層１２に貼り付けられてから硬化される。
【０１３０】
その後、図１５Ｅに示すように、第１、第２外部電極２１，２２を第２保護層４２から露出させるように、第２保護層４２の一部と第１、第２外部電極２１，２２の一部とを研削する（保護層研削工程）。この研削部分を、図中、ハッチングにて示す。このようにして、図１５Ｆに示すように、第１、第２外部電極２１，２２を第２保護層４２から露出した焼成体５１Ｉを作製する。
【０１３１】
その後、図１５Ｇに示すように、第１、第２保護層４１，４２が設けられた焼成体５１Ｉを、一組の内部電極３０および第１、第２外部電極２１，２２毎（つまり、１つのサーミスタ１Ｄの領域毎）に、切断する（切断工程）。つまり、複数組の内部電極３０および第１、第２外部電極２１，２２は、ＬＷ面に沿って隣り合っており、この隣接部分を切断する。
【０１３２】
その後、図１５Ｈに示すように、第１、第２外部電極２１，２２の上面にめっき層４５を設けて、複数のサーミスタ１Ｄを作製する。なお、切断工程後にめっき層４５を設けたが、切断工程前にめっき層４５を設けるようにしてもよい。
【０１３３】
前記サーミスタ１Ｄの製造方法によれば、第５実施形態のサーミスタ１Ｄの製造方法と同様の効果を有する。特に、シート状の積層体５０Ｉの厚さを厚くすることで、積層体５０Ｉのアスペクト比を小さくして、焼成中の積層体５０Ｉの反りの発生を抑制している。また、研削工程の後に、焼成体５１Ｉを一組の内部電極３０および第１、第２外部電極２１，２２毎に切断する切断工程を有するので、切断前の大判の焼成体５１Ｉを研削することで、生産性を向上できると共に、研削による負荷を低減して、損傷のないサーミスタ１Ｄを作製できる。また、切断工程の前に第１、第２保護層４１，４２を設ける保護工程を有するので、切断前の大判の焼成体５１Ｉに第１、第２保護層４１，４２を貼り付けやすくなる。
【０１３４】
なお、焼成工程の後で、研削工程の前に、第１外部電極２１および第２外部電極２２を覆うように第２セラミック層１２上に第２保護層４２を設けるようにしてもよい（上側保護工程）。これにより、焼成体５１Ｉの強度を強くしてから、研削工程を行うことができ、研削工程での焼成体５１Ｉのひび割れを抑制できる。この場合も、研削工程の後に、第１セラミック層１１の内部電極３０と反対側に第１保護層４１を設ける（下側保護工程）。
【０１３５】
（第１１実施形態）
図１６Ａは、本発明のサーミスタを含む電子装置を示す斜視図である。図１６Ｂは、図１６ＡのＡ−Ａ断面図である。なお、第１１実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
【０１３６】
図１６Ａと図１６Ｂに示すように、電子装置は、サーミスタセンサ１００である。サーミスタセンサ１００は、第１実施形態のサーミスタ１と、サーミスタ１を覆う絶縁部材１２８とを有する。図中、サーミスタ１は、第１、第２外部電極２１，２２が下側を向くように、配置される。なお、サーミスタとして、第１実施形態のサーミスタを用いているが、第２から第５実施形態の何れのサーミスタを用いてもよい。
【０１３７】
サーミスタ１の第１、第２外部電極２１，２２の下面には、それぞれ、実装用電極として、例えばＳｎめっき層１２４ａ、Ｎｉめっき層１２４ｂおよびＣｕめっき層１２４ｃがこの順に形成される。さらに、Ｃｕめっき層１２４ｃの下面には、Ｃｕ箔１２６が形成される。
【０１３８】
絶縁部材１２８は、サーミスタ１とともに、Ｓｎめっき層１２４ａ、Ｎｉめっき層１２４ｂおよびＣｕめっき層１２４ｃを被覆する。絶縁部材１２８は、例えばエポキシ樹脂からなる可撓性を有しない絶縁性樹脂材から構成される。
【０１３９】
サーミスタセンサ１００は、例えばポリイミド樹脂からなる短冊状の可撓性を有する絶縁性樹脂シート１３０を含む。絶縁性樹脂シート１３０上には、例えばＣｕ箔からなる直線状の可撓性を有する２つのリード線１３２が絶縁性樹脂シート１３０の幅方向に間隔を隔てて形成される。絶縁性樹脂シート１３０の長手方向における中間部および２つのリード線１３２の長手方向における中間部には、例えばポリイミド樹脂からなる可撓性を有する絶縁性樹脂材１３４が被覆される。
【０１４０】
サーミスタ１の第１、第２外部電極２１，２２のそれぞれは、Ｓｎめっき層１２４ａ、Ｎｉめっき層１２４ｂ、Ｃｕめっき層１２４ｃ、Ｃｕ箔１２６、および、導電性接続材１４０を介して、リード線１３２の一端部に、電気的に接続される。導電性接続材１４０は、例えばはんだなどであり、リード線１３２の一端部に配置される。
【０１４１】
Ｃｕ箔１２６、リード線１３２および導電性接続材１４０の周囲は、例えばエポキシ樹脂からなる可撓性を有しない絶縁性樹脂材１４２にて、被覆される。サーミスタ１は、絶縁性樹脂材１４２を介して、絶縁性樹脂シート１３０に接着される。
【０１４２】
前記サーミスタセンサ１００によれば、絶縁部材１２８はサーミスタ１を覆うので、サーミスタ１の強度と信頼性を確保できる。
【０１４３】
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。例えば、第１から第１１実施形態のそれぞれの特徴点を様々に組み合わせてもよい。
【０１４４】
前記実施形態では、サーミスタは、ＮＴＣサーミスタとしているが、ＰＴＣ（Positive Temperature Coefficient）サーミスタとしてもよい。
【０１４５】
前記第５実施形態では、第２保護層を、素体の第１面における第１、第２外部電極と重なる領域を除く全領域に設けているが、素体の第１面における第１、第２外部電極との間の領域にのみ設けてもよく、第１、第２外部電極のマイグレーションの発生を抑制できる。
【０１４６】
前記実施形態では、研削工程を設けているが、研削工程を省略してもよい。つまり、積層体を目標値となるように作製してから焼成して、サーミスタを製造するようにしてもよい。
【０１４７】
前記第１１実施形態では、電子装置を、可撓性の絶縁性樹脂シートにサーミスタを設けたサーミスタセンサ（いわゆる、フィルムタイプのサーミスタセンサ）としているが、その他のサーミスタセンサであってもよく、または、サーミスタが絶縁部材により覆われているその他の電子装置であってもよい。
【符号の説明】
【０１４８】
１，１Ａ〜１Ｄ  サーミスタ
１０  素体
１０ａ  第１面
１０ｂ  第２面
１１  第１セラミック層
１２  第２セラミック層
１３  第３セラミック層
２１  第１外部電極
２２  第２外部電極
３０  内部電極
４１  第１保護層
４２  第２保護層
４５  めっき層
５０，５０Ａ〜５０Ｉ  積層体
５１，５１Ａ〜５１Ｉ  焼成体
１００  サーミスタセンサ（電子装置）
１２８  絶縁部材
Ｔ１  サーミスタの厚さ
【図１Ａ】
0006489127.tif 000002
【図１Ｂ】
0006489127.tif 000003
【図２Ａ】
0006489127.tif 000004
【図２Ｂ】
0006489127.tif 000005
【図２Ｃ】
0006489127.tif 000006
【図３】
0006489127.tif 000007
【図４Ａ】
0006489127.tif 000008
【図４Ｂ】
0006489127.tif 000009
【図４Ｃ】
0006489127.tif 000010
【図５】
0006489127.tif 000011
【図６Ａ】
0006489127.tif 000012
【図６Ｂ】
0006489127.tif 000013
【図６Ｃ】
0006489127.tif 000014
【図６Ｄ】
0006489127.tif 000015
【図７】
0006489127.tif 000016
【図８Ａ】
0006489127.tif 000017
【図８Ｂ】
0006489127.tif 000018
【図８Ｃ】
0006489127.tif 000019
【図８Ｄ】
0006489127.tif 000020
【図９】
0006489127.tif 000021
【図１０Ａ】
0006489127.tif 000022
【図１０Ｂ】
0006489127.tif 000023
【図１０Ｃ】
0006489127.tif 000024
【図１０Ｄ】
0006489127.tif 000025
【図１０Ｅ】
0006489127.tif 000026
【図１０Ｆ】
0006489127.tif 000027
【図１０Ｇ】
0006489127.tif 000028
【図１１Ａ】
0006489127.tif 000029
【図１１Ｂ】
0006489127.tif 000030
【図１１Ｃ】
0006489127.tif 000031
【図１１Ｄ】
0006489127.tif 000032
【図１２Ａ】
0006489127.tif 000033
【図１２Ｂ】
0006489127.tif 000034
【図１２Ｃ】
0006489127.tif 000035
【図１２Ｄ】
0006489127.tif 000036
【図１３Ａ】
0006489127.tif 000037
【図１３Ｂ】
0006489127.tif 000038
【図１３Ｃ】
0006489127.tif 000039
【図１３Ｄ】
0006489127.tif 000040
【図１３Ｅ】
0006489127.tif 000041
【図１４Ａ】
0006489127.tif 000042
【図１４Ｂ】
0006489127.tif 000043
【図１４Ｃ】
0006489127.tif 000044
【図１４Ｄ】
0006489127.tif 000045
【図１４Ｅ】
0006489127.tif 000046
【図１５Ａ】
0006489127.tif 000047
【図１５Ｂ】
0006489127.tif 000048
【図１５Ｃ】
0006489127.tif 000049
【図１５Ｄ】
0006489127.tif 000050
【図１５Ｅ】
0006489127.tif 000051
【図１５Ｆ】
0006489127.tif 000052
【図１５Ｇ】
0006489127.tif 000053
【図１５Ｈ】
0006489127.tif 000054
【図１６Ａ】
0006489127.tif 000055
【図１６Ｂ】
0006489127.tif 000056