(57)【特許請求の範囲】
【請求項１】
交流電源から所定の直流出力電圧を得るスイッチング電源回路において、
前記交流電源を全波整流する全波整流器と、
前記全波整流器の出力端子に一端が接続される昇圧用のインダクタンス素子と、
前記インダクタンス素子の他端と基準電位との間に接続されるスイッチング素子と、
前記インダクタンス素子の他端からの電流を整流平滑化して所定の前記直流出力電圧を生成する直流電圧生成部と、
前記直流出力電圧の大きさを示すフィードバック電圧と第１の基準電圧との差電圧を増幅した誤差信号を出力するエラーアンプを含み、前記エラーアンプの前記誤差信号に基づいて前記スイッチング素子のオン時間を制御する力率改善回路と、
を備え、
前記力率改善回路は、前記誤差信号と比較されることで前記オン時間を制御するための鋸歯状波信号を生成する発振器を更に含み、
前記発振器は、前記エラーアンプの前記誤差信号と第２の基準電圧とを比較し前記誤差信号が前記第２の基準電圧を下回ると前記鋸歯状波信号を生成する充電電流を増加させることにより前記鋸歯状波信号を急な傾きに変更する充電電流変更回路を有していることを特徴とするスイッチング電源回路。
【請求項２】
前記充電電流変更回路は、前記第２の基準電圧と前記誤差信号との差電圧を電流に変換して出力する電流アンプを有していることを特徴とする請求項１記載のスイッチング電源回路。
【請求項３】
前記第２の基準電圧は、前記鋸歯状波信号の傾きを変更する点を決定する電圧であることを特徴とする請求項２記載のスイッチング電源回路。
【請求項４】
前記充電電流変更回路は、前記誤差信号を反転増幅回路により反転増幅させた信号を抵抗に印加し、該抵抗に流れる電流を基に前記充電電流を生成することを特徴とする請求項１記載のスイッチング電源回路。
【請求項５】
前記反転増幅回路は、前記誤差信号と比較させる第３の基準電圧を有していることを特徴とする請求項４記載のスイッチング電源回路。
【請求項６】
前記発振器は、前記誤差信号が前記第３の基準電圧より高いときに、前記鋸歯状波信号を生成するための定電流源を有していることを特徴とする請求項５記載のスイッチング電源回路。
【請求項７】
前記交流電源は、電圧が１００Ｖ系から２４０Ｖ系までの範囲の電源であることを特徴とする請求項１記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源回路に関し、特に広い入力電圧範囲内でスイッチング動作を安定的に制御する力率改善回路を備えたスイッチング電源回路に関する。
【背景技術】
【０００２】
商用交流電源（ＡＣ１００Ｖ〜２４０Ｖ）が供給される多くの電子機器では、内部の電子回路を駆動する直流電源を得るためにスイッチング電源回路を用いている。そのため、スイッチング電源回路では、商用交流電源を直流に変換する整流回路が必要になる。整流回路は、その後段に接続されている平滑コンデンサに入力電圧が平滑コンデンサの電圧を超えるピーク近傍になる時にだけ電流が流れることから、高周波の電流および電圧成分が発生して高周波ノイズ源となるとともに、力率が低下するという問題があった。
【０００３】
力率とは、交流回路における入力電圧と入力電流の同相成分の積である入力有効電力Ｐｉ（Ｗ）を、入力電圧の実効値と入力電流の実効値との積である皮相電力で割った値であり、有効電力は皮相電力に負荷で決まる係数（力率）をかけたものとなる。ＡＣ１００Ｖに単なる抵抗負荷を接続した場合、電圧波形と電流波形とは同相になり、力率は１となる。しかし、スイッチング電源では、抵抗以外の負荷要因により電圧位相に対して電流位相が遅れる場合があり、その遅れた分だけ有効電力の部分が欠けてしまう。そこで、力率改善（ＰＦＣ：Power Factor Controller）回路によって力率の低下を防止して有効電力の低下もしくは必要な有効電力を得るための皮相電力のむだな増加を抑えるとともに、上記高周波ノイズを抑制する必要がある。
【０００４】
力率改善回路とは、スイッチング電源回路において、交流入力電流波形を整流回路により整流された交流入力電圧波形と同相にすることにより、力率を１に近づけるように改善する回路である。力率改善回路は、さらに、有害なＥＭＩ（Electro-Magnetic Interference）発生や機器の破壊に繋がる高周波の電流や電圧を抑制する。
【０００５】
図９は従来の力率改善回路を用いたスイッチング電源回路を示す回路図、図１０は従来のランプ発振器の概略構成を示す回路図である。なお、以下の説明においては、端子名とその端子における電圧、信号等は、同じ符号を用いることがある。
【０００６】
このスイッチング電源回路は、図９に示したように、交流入力電圧を全波整流器１によって全波整流し、全波整流器１の出力端には、コンデンサ２の一端が接続され、コンデンサ２によってスイッチング動作に起因する高周波成分を除去する。全波整流器１の出力端には、また、インダクタンス素子であるトランスＴの一次側インダクタ３の一端が接続されている。トランスＴの一次側インダクタ３の他端は、基準電位（接地電位）との間にスイッチング素子であるＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ、以下、出力トランジスタという。）４、ダイオード５、およびコンデンサ６からなる昇圧回路が設けられている。なお、ダイオード５およびコンデンサ６は、トランスＴの一次側インダクタ３からの電流を整流平滑して所定の直流出力電圧を得る直流電圧生成部を構成している。以上の昇圧回路によって全波整流器１から出力される整流電圧を昇圧整流することで、出力端子７と接地との間に接続される負荷（図示せず）に対して、たとえば、約４００Ｖの直流出力電圧を供給することができる。
【０００７】
力率改善回路１００は、各種機能を一体にした集積回路によって構成され、出力トランジスタ４のオフ時にトランスＴの一次側インダクタ３の電流がゼロになると出力トランジスタ４をターンオンする臨界制御方式と呼ばれる制御を行っている。この臨界制御方式は、消費電力が小さい、たとえば、２５０Ｗ程度以下の電子機器に用いられる。
【０００８】
力率改善回路１００は、外部接続端子として、ＦＢ端子、ＩＳ端子、ＯＵＴ端子、ＺＣＤ端子、ＲＴ端子、およびＣＯＭＰ端子を有している。ＦＢ端子は、出力端子７と接地との間に直列接続された抵抗Ｒ４，Ｒ５の接続点に接続され、出力電圧を帰還するフィードバック信号入力用の端子である。ＩＳ端子は、接地との間に電流検出抵抗Ｒ３が接続され、電流検出抵抗Ｒ３に流れる電流を電圧に変換して出力トランジスタ４に流れる電流を検出するための端子である。ＯＵＴ端子は、出力トランジスタ４を構成するＭＯＳＦＥＴのゲート駆動信号出力用の端子であり、この端子からの出力によりＭＯＳＦＥＴのターンオンおよびターンオフを制御する。ＺＣＤ端子は、抵抗Ｒ２を介して、トランスＴの他端が接地された二次側インダクタ８の一端と接続され、トランスＴの二次側インダクタ８に生起されたゼロクロス信号を入力するための端子である。ＲＴ端子は、発振波形を決定する抵抗接続用の端子であって、一端が接地されたタイミング抵抗Ｒ１が接続され、そのタイミング抵抗Ｒ１の抵抗値に応じた傾きを持つ鋸歯状波信号を生成するための端子である。ＣＯＭＰ端子は、位相補償素子を接続するための端子であって、コンデンサＣ１を介して接地され、このコンデンサＣ１に対して抵抗Ｒ６とコンデンサＣ２との直列回路が並列に接続されている。コンデンサＣ１，Ｃ２および抵抗Ｒ６は、位相補償回路を構成している。なお、力率改善回路１００には、その他に、図示しない電源電圧入力用のＶＣＣ端子、接地用のＧＮＤ端子なども備えている。
【０００９】
力率改善回路１００の内部には、ＦＢ端子に入力される出力電圧の検出値と基準電圧Ｖｒｅｆとの差を増幅して出力するエラーアンプ１１、およびＰＷＭ（パルス幅変調：Pulse Width Modulation）コンパレータ１２が設けられている。力率改善回路１００は、また、ランプ発振器１３、ＯＲ回路１４ａ，１４ｂ、ＲＳフリップフロップ１５、ＺＣＤ（Zero-Crossing Detection）コンパレータ１６、ワンショット回路１７、およびリスタートタイマ１８を有している。力率改善回路１００は、さらに、過電圧保護用のＯＶＰ（Over Voltage Protection）コンパレータ１９、および過電流を検出するためのＯＣＰ（Over Current Protection）コンパレータ２０を有している。
【００１０】
力率改善回路１００のエラーアンプ１１は、その非反転入力に基準電圧Ｖｒｅｆを受け、反転入力にＦＢ端子が接続されている。このエラーアンプ１１の出力は、ＣＯＭＰ端子およびＰＷＭコンパレータ１２の反転入力に接続されている。ＰＷＭコンパレータ１２の出力は、ＯＲ回路１４ｂを介してＲＳフリップフロップ１５のリセット端子と接続されている。ランプ発振器１３は、ＲＴ端子を介して外部のタイミング抵抗Ｒ１と接続され、タイミング抵抗Ｒ１の抵抗値に応じた傾きを持つ鋸歯状波信号Ｓ１を生成し、その鋸歯状波信号は、ＰＷＭコンパレータ１２の非反転入力に供給される。
【００１１】
ＺＣＤコンパレータ１６は、非反転入力に基準電圧Ｖｚｃｄを受け、反転入力側がＺＣＤ端子に接続されている。ＺＣＤコンパレータ１６の出力は、ワンショット回路１７およびリスタートタイマ１８に接続され、ワンショット回路１７およびリスタートタイマ１８の出力は、ＯＲ回路１４ａを介してＲＳフリップフロップ１５のセット端子に供給される。ＲＳフリップフロップ１５の出力信号Ｓ０は、ＯＵＴ端子を介して出力トランジスタ４のゲート端子に供給される。
【００１２】
また、ＯＶＰコンパレータ１９は反転入力側に基準電圧Ｖｏｖｐを受け、非反転入力側がＦＢ端子に接続されていて、その出力がＯＲ回路１４ｂを介してＲＳフリップフロップ１５のリセット端子に接続されている。さらに、ＯＣＰコンパレータ２０は、反転入力側に基準電圧Ｖｏｃｐを受け、非反転入力側がＩＳ端子に接続されていて、その出力がＯＲ回路１４ｂを介してＲＳフリップフロップ１５のリセット端子に接続されている。
【００１３】
ここで、ランプ発振器１３は、図１０に示したように、オペアンプ１３０１と、基準電圧源１３０２と、ＮチャネルのＭＯＳＦＥＴ１３０３とを有し、ＲＴ端子に定電圧を出力してタイミング抵抗Ｒ１に一定の電流を流す回路を構成している。すなわち、オペアンプ１３０１の２つの入力が仮想短絡されてＲＴ端子に基準電圧源１３０２から出力される定電圧が印加され、この電圧と後述の基準電圧源１３０９から出力される電圧の差をタイミング抵抗Ｒ１の抵抗値で除した電流が、タイミング抵抗Ｒ１に流れる。タイミング抵抗Ｒ１を流れる一定の電流は、ＰチャネルのＭＯＳＦＥＴ１３０４，１３０５によって構成されるカレントミラー回路により折り返されて電流ｉ１となる。この電流ｉ１は、ＰチャネルのＭＯＳＦＥＴ１３０６と、インバータ１３０７と、ＮチャネルのＭＯＳＦＥＴ１３０８と、基準電圧源１３０９と、コンデンサ１３１０とを有する回路に供給される。インバータ１３０７の入力は、ＲＳフリップフロップ１５の出力信号Ｓ０が供給されるＳ０端子に接続され、インバータ１３０７の出力は、ＭＯＳＦＥＴ１３０６およびＭＯＳＦＥＴ１３０８のゲート端子に接続されている。ＭＯＳＦＥＴ１３０６およびＭＯＳＦＥＴ１３０８のドレイン端子は、コンデンサ１３１０の一端およびＳ１端子に接続され、コンデンサ１３１０の他端は、ＭＯＳＦＥＴ１３０８のソース端子と基準電圧源１３０９との接続点に接続されている。
【００１４】
このランプ発振器１３は、ＲＳフリップフロップ１５の出力信号Ｓ０を受けて出力トランジスタ４がオンの間（出力信号Ｓ０がＨ（Ｈｉｇｈ）レベルの間）、一定の電流ｉ１がＭＯＳＦＥＴ１３０６によってコンデンサ１３１０に充電される。また、出力トランジスタ４がオフする（出力信号Ｓ０がＬ（Ｌｏｗ）レベルになる）と、ＭＯＳＦＥＴ１３０８によってコンデンサ１３１０に蓄えられた電荷が急速に放電される。これにより、ランプ発振器１３は、基準電圧源１３０９の電圧を基準に、タイミング抵抗Ｒ１によって決まる傾きを持った鋸歯状波信号Ｓ１を端子Ｓ１に出力する。
【００１５】
次に、以上の構成を有するスイッチング電源回路の動作について詳細に説明する。
図１１はＲＳフリップフロップのセット時の動作を説明する図、図１２はＲＳフリップフロップのリセット時の動作を説明する図、図１３は負荷の変化による誤差信号Ｖｅｒｒの変化とＯＵＴ端子から出力される信号の関係を説明する図である。また、図１４は軽負荷時における誤差信号の変化要因を説明する図、図１５は軽負荷時における誤差信号の変化による影響を説明する図である。
【００１６】
ＺＣＤコンパレータ１６では、昇圧回路におけるトランスＴの一次側インダクタ３に流れるインダクタ電流がゼロになるタイミングを検出している。ＺＣＤ端子の電圧値は、インダクタ３に流れるインダクタ電流が増加中もしくはインダクタ電流がゼロのときはＬレベル、インダクタ電流が減少中のときはＨレベルとなる。ＺＣＤコンパレータ１６は、図１１に示したように、ＺＣＤ端子の電圧を監視していて、その電圧の立ち下がりを検出、すなわち、インダクタ電流ゼロを検出すると、その出力がＨレベルになる。ワンショット回路１７は、そのＨレベルの信号を受けてワンショットパルスを出力し、ＯＲ回路１４ａを介してＲＳフリップフロップ１５にセット信号として出力する。これにより、ＲＳフリップフロップ１５は、Ｈレベルの出力信号Ｓ０を出力し、ＯＵＴ端子を介して出力トランジスタ４のゲート端子に供給することで、出力トランジスタ４をオンにする。このとき、ＺＣＤコンパレータ１６の出力信号は、リスタートタイマ１８をトリガする。リスタートタイマ１８は、出力トランジスタ４が通常のオン・オフ動作をしているときには、タイムアウトする前に次のＺＣＤコンパレータ１６の出力信号によってトリガされるため、Ｌレベルの信号出力を維持している。
【００１７】
ここで、時刻ｔ１において、たとえば、ＯＶＰコンパレータ１９が出力電圧の過電圧を検出した場合、ＲＳフリップフロップ１５は、リセット信号がＨレベルとなって以降の出力トランジスタ４のスイッチング動作を停止する（オフのままとなる）。この場合でも、リスタートタイマ１８は、ＺＣＤコンパレータ１６がＺＣＤ端子の電圧の立ち下がりを検出することでトリガされ、計時を開始する（時刻ｔ２）。リスタートタイマ１８は、出力トランジスタ４がスイッチング動作を停止している間にタイムアウトすると（時刻ｔ３）、Ｈレベルの信号を出力する。このとき、ＲＳフリップフロップ１５は、ＯＶＰコンパレータ１９からのリセット信号が入力されていてリセット優先で動作しているため、出力信号Ｓ０はＬレベルのままである。
【００１８】
その後、時刻ｔ４にて出力電圧が正常に復帰し、ＯＶＰコンパレータ１９の出力がＬレベルになると、ＲＳフリップフロップ１５は、リスタートタイマ１８のＨレベルの出力信号によってセットされ、ＯＵＴ端子にＨレベルの信号を出力する。次に、時刻ｔ５で出力トランジスタ４がオフしてＺＣＤ端子の電圧が立ち上がると、リスタートタイマ１８は、その出力信号がＬレベルとなり、次のＺＣＤ端子の電圧が立ち下がり（時刻ｔ６）でトリガされて計時を開始する。
【００１９】
ＲＳフリップフロップ１５の出力信号Ｓ０は、ランプ発振器１３にも入力されている。ランプ発振器１３は、出力トランジスタ４がオンになるタイミングと同じタイミングで、ＭＯＳＦＥＴ１３０６がオンして電流ｉ１がコンデンサ１３１０に充電開始されることで鋸歯状波信号Ｓ１の生成を開始する。出力トランジスタ４がオフになると、ＭＯＳＦＥＴ１３０８がオンしてコンデンサ１３１０の電荷が放電され、鋸歯状波信号Ｓ１の生成を中止する。このように、ランプ発振器１３は、出力トランジスタ４のオン・オフに同期し、図１２に示したような鋸歯状波信号Ｓ１を生成する。この鋸歯状波信号Ｓ１は、ＰＷＭコンパレータ１２にて誤差信号Ｖｅｒｒと比較され、ＲＳフリップフロップ１５のリセット信号が生成される。
【００２０】
誤差信号Ｖｅｒｒは、出力端子７に出力される直流電圧を抵抗Ｒ４，Ｒ５で分圧してＦＢ端子にフィードバックされたフィードバック電圧と基準電圧Ｖｒｅｆとの差をエラーアンプ１１で増幅することで生成される。ＰＷＭコンパレータ１２では、誤差信号Ｖｅｒｒとランプ発振器１３からの鋸歯状波信号Ｓ１とを比較し、鋸歯状波信号Ｓ１が誤差信号Ｖｅｒｒに達するとＲＳフリップフロップ１５にリセット信号を出力する。これにより、ＲＳフリップフロップ１５の出力信号Ｓ０がＬレベルになる。Ｌレベルの出力信号Ｓ０がＯＵＴ端子から出力されると、出力トランジスタ４がオフになる。なお、図１２には、ＯＵＴ端子の電圧に応じて変化する、トランスＴの一次側インダクタ３に流れるインダクタ電流Ｉｉｎｄ、ＺＣＤ端子の電圧および出力トランジスタ４のドレイン・ソース間電圧Ｖｄｓの変化も示している。
【００２１】
誤差信号Ｖｅｒｒは、出力端子７から出力される電力の過不足を表しており、負荷の大きさによって上下に変動する。すなわち、誤差信号Ｖｅｒｒは、重負荷の場合に高くなり、軽負荷の場合には、低くなる。鋸歯状波信号Ｓ１の傾きが一定であるため、重負荷の場合には、図１３に示したように、鋸歯状波信号Ｓ１が誤差信号Ｖｅｒｒに到達するまでの時間が長く、その分、ＲＳフリップフロップ１５にリセット信号を出力するタイミングが遅くなる。これにより、出力トランジスタ４のオン幅（オン時間）が広くなり、出力端子７により多くのエネルギを送ることができるようになる。一方、軽負荷の場合、鋸歯状波信号Ｓ１が誤差信号Ｖｅｒｒに到達するまでの時間が短く、出力トランジスタ４のオン幅が狭くなる。
【００２２】
ここで、スイッチング電源回路の出力端子７に接続された負荷の大きさが一定であれば、基本的には誤差信号Ｖｅｒｒも一定になる。出力トランジスタ４のオン幅は、鋸歯状波信号Ｓ１が基準値（基準電圧１３０９）からスタートして誤差信号Ｖｅｒｒに達するまでの時間であることから、誤差信号Ｖｅｒｒが一定であれば、当該オン幅は一定に制御される。
【００２３】
しかし、スイッチング電源回路の入力が交流電圧であるために、その交流電圧の位相角によって一次側インダクタ３の両端電圧が変化する。そのため、トランスＴの一次側インダクタ３に流れるインダクタ電流Ｉｉｎｄは、その傾きが入力電圧に依存して変化し、インダクタ電流のピーク値（すなわち、出力トランジスタ４がオフするタイミングの電流値）は、交流波形になる。
【００２４】
また、交流入力電圧を直流出力電圧に変換するとき、交流入力の周期に依存したリップル電圧が出力電圧に発生する。このリップル電圧は、出力端子７に設けたコンデンサ６の容量値が小さいほど大きくなる。近年、電子機器の低価格化に伴い、電源の低コスト化のために出力端子７に設けるコンデンサ６の容量値が減少しており、リップル電圧が大きくなる傾向にある。このリップル電圧が大きくなると、エラーアンプ１１から出力される誤差信号Ｖｅｒｒのリップル電圧も大きくなる。
【００２５】
すなわち、図１４に示したように、全波整流器１によって全波整流された電圧Ｖａｃが入力されると、トランスＴの一次側インダクタ３およびコンデンサ６を流れる電流Ｉａｃは、電圧Ｖａｃの倍の周期で変化し、この電流Ｉａｃを受けるコンデンサ６の充電電圧、すなわち出力電圧も電圧Ｖａｃの倍の周期で変化する。この出力電圧の変化がＦＢ端子を介してエラーアンプ１１に入力されると、エラーアンプ１１は、平均値に対して揺らぎを持った不安定な波形の誤差信号Ｖｅｒｒを出力する。このため、ＰＷＭコンパレータ１２は、ランプ発振器１３からの鋸歯状波信号Ｓ１と不安定な誤差信号Ｖｅｒｒとを比較して出力トランジスタ４をオフさせるリセット信号を生成していることになる。この場合、通常動作をしてリセット信号が生成されＯＵＴ端子に出力トランジスタ４をオン・オフする出力信号Ｓ０が出力されたり、異常動作をしてリセット信号が出力し続けてＺＣＤ端子がＬレベルになってもＯＵＴ端子に出力信号Ｓ０が出力されなかったりすることがある。
【００２６】
これは、軽負荷時においては、誤差信号Ｖｅｒｒが低くなり、出力トランジスタ４のオン幅を狭くして出力端子７に送るエネルギを絞るような制御をしているときに顕著である。この場合、図１５に示したように、誤差信号Ｖｅｒｒと鋸歯状波信号Ｓ１の下限値（基準電圧１３０９）とが接近しているため、誤差信号Ｖｅｒｒに交流成分が乗ると、誤差信号Ｖｅｒｒが鋸歯状波信号Ｓ１の下限値を下回ることがある。誤差信号Ｖｅｒｒが鋸歯状波信号Ｓ１の下限値を下回っている期間はＰＷＭコンパレータ１２の出力が必ずＨレベルとなり、ＲＳフリップフロップ１５にリセット信号が入り続けることになるので、スイッチング電源回路は、そのスイッチング動作を停止していることになる。これにより、スイッチング動作をしている期間とスイッチング動作を停止している期間とが生じ、スイッチング電源回路は、間欠的に動作していることになる。その間欠動作の周期が可聴域に入ると、不安定なバースト動作となり、音鳴りを生じることがある。
【００２７】
ところで、上記力率改善回路は、国毎に異なる交流入力電圧に一つのスイッチング電源回路で対応するため、ＡＣ９０Ｖ〜ＡＣ２６４Ｖと幅広い入力電圧から一定電圧を出力する必要がある。このとき、低入力電圧で十分に大きな負荷を取るようにゲインを高く設計すると、高入力電圧で軽負荷となる場合、ゲインが高過ぎて不安定動作することがあり、広い入力電圧で安定的に動作させることが難しい。そのため、たとえば、特許文献１に示すように、入力電圧をフィードフォワード制御して、低入力電圧でゲインを高くし、高入力電圧でゲインを低くすることにより、広い入力電圧範囲内でスイッチング電源回路を安定動作させる手法が一般的に用いられている。
【先行技術文献】
【特許文献】
【００２８】
【特許文献１】米国特許出願公開第２０１３／０１２１０４７号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２９】
しかしながら、不安定動作解消のための入力電圧のフィードフォワード制御には、入力電圧を監視するため、入力電圧を分圧する抵抗の損失による待機電力の悪化、入力電圧監視のために力率改善回路の制御ＩＣのピン数が増加するという問題点があった。
【００３０】
本発明はこのような点に鑑みてなされたものであり、入力電圧のフィードフォワード制御を用いることなく、幅広い入力電圧に対応しつつ、誤差信号に交流成分が乗ることによる不安定動作をなくしたスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００３１】
本発明では上記の課題を解決するために、交流電源から所定の直流出力電圧を得るスイッチング電源回路が提供される。このスイッチング電源回路は、交流電源を全波整流する全波整流器と、全波整流器の出力端子に一端が接続される昇圧用のインダクタンス素子と、インダクタンス素子の他端と基準電位との間に接続されるスイッチング素子と、インダクタンス素子の他端からの電流を整流平滑化して所定の直流出力電圧を生成する直流電圧生成部と、直流出力電圧の大きさを示すフィードバック電圧と第１の基準電圧との差電圧を増幅した誤差信号を出力するエラーアンプを含み、エラーアンプの誤差信号に基づいてスイッチング素子のオン時間を制御する力率改善回路と、を備えている。ここで、力率改善回路は、誤差信号と比較されることでオン時間を制御するための鋸歯状波信号を生成する発振器を更に含み、この発振器は、エラーアンプの誤差信号と第２の基準電圧とを比較し誤差信号が第２の基準電圧を下回ると鋸歯状波信号を生成する充電電流を増加させることにより鋸歯状波信号を急な傾きに変更する充電電流変更回路を有している。
【００３２】
このようなスイッチング電源回路によれば、充電電流変更回路が誤差増幅信号の低下に比例して発振器の鋸歯状波信号の充電電流を増加させるように変更することで鋸歯状波信号の傾きを急にしている。これにより、誤差増幅信号が低下する範囲では、誤差信号を高い電圧に維持することができ、軽負荷での制御を安定化できるようになる。
【発明の効果】
【００３３】
上記構成のスイッチング電源回路は、発振器が充電電流変更回路を有しているため、負荷が軽いときに鋸歯状波信号の傾きを急にし、誤差信号を高い電圧に維持して入力電圧が高いときに誤差信号に交流成分が乗ることによる不安定動作が改善されるという利点がある。
【００３４】
また、上記のスイッチング電源回路によれば、入力電圧を検出する構成を有していないので、入力電圧を検出する構成による待機電力の増加や制御ＩＣのピン数の増加なしに広い入力電圧範囲内でスイッチング電源を安定的制御することが可能となる。
【図面の簡単な説明】
【００３５】
【図１】本発明のスイッチング電源回路を示す回路図である。
【図２】第１の実施の形態に係るスイッチング電源回路のランプ発振器の構成例を示す回路図である。
【図３】ランプ発振器の充電電流変更回路の特性を示す図である。
【図４】負荷の変化による鋸歯状波信号の変化を説明する図である。
【図５】軽負荷時における誤差信号の変化による影響を説明する図である。
【図６】第２の実施の形態に係るスイッチング電源回路のランプ発振器の構成例を示す回路図である。
【図７】ランプ発振器の充電電流変更回路の特性を示す図である。
【図８】オーバーシュート低減機能を説明する図である。
【図９】従来の力率改善回路を用いたスイッチング電源回路を示す回路図である。
【図１０】従来のランプ発振器の概略構成を示す回路図である。
【図１１】ＲＳフリップフロップのセット時の動作を説明する図である。
【図１２】ＲＳフリップフロップのリセット時の動作を説明する図である。
【図１３】負荷の変化による誤差信号Ｖｅｒｒの変化とＯＵＴ端子から出力される信号の関係を説明する図である。
【図１４】軽負荷時における誤差信号の変化要因を説明する図である。
【図１５】軽負荷時における誤差信号の変化による影響を説明する図である。
【発明を実施するための形態】
【００３６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は本発明のスイッチング電源回路を示す回路図、図２は第１の実施の形態に係るスイッチング電源回路のランプ発振器の構成例を示す回路図、図３はランプ発振器の充電電流変更回路の特性を示す図である。図４は負荷の変化による鋸歯状波信号の変化を説明する図、図５は軽負荷時における誤差信号の変化による影響を説明する図である。なお、以下では、図９に示す従来回路の対応する構成要素、端子名、信号名などは、同一の符号を用いて重複する説明を省略する。
【００３７】
本発明のスイッチング電源回路において、力率改善回路１０は、図９の従来例のスイッチング電源回路の力率改善回路１００と比較して、ランプ発振器１３にエラーアンプ１１が出力する誤差信号Ｖｅｒｒを入力するように構成されている点で相違する。したがって、出力トランジスタ４をオン制御するためのセット信号を生成する回路、すなわち、ＺＣＤコンパレータ１６、ワンショット回路１７、リスタートタイマ１８およびＯＲ回路１４ａは、力率改善回路１００と同じである。また、出力トランジスタ４をオフ制御するためのリセット信号を生成する回路、すなわち、エラーアンプ１１、ＰＷＭコンパレータ１２、ランプ発振器１３およびＯＲ回路１４ｂについても、ランプ発振器１３の内部構成を除いて、力率改善回路１００と同じである。そして、出力信号Ｓ０を生成するＲＳフリップフロップ１５、ＯＶＰコンパレータ１９およびＯＣＰコンパレータ２０についても、力率改善回路１００と同じである。
【００３８】
ランプ発振器１３は、図２に示したように、図１０に示す従来例の回路と基本的に同じ構成であるが、新たに、第１の充電電流変更回路３０を追加している。すなわち、このランプ発振器１３は、オペアンプ１３０１と、基準電圧源１３０２と、ＭＯＳＦＥＴ１３０３とによって構成され、オペアンプ１３０１による仮想短絡によりＲＴ端子に定電圧を出力する回路を有している。ランプ発振器１３は、また、ＭＯＳＦＥＴ１３０４，１３０５によって構成され、タイミング抵抗Ｒ１を流れる電流に比例した電流ｉ１を出力するカレントミラー回路を有している。ランプ発振器１３は、さらに、電流ｉ１を充電するコンデンサ１３１０と、ＭＯＳＦＥＴ１３０６、インバータ１３０７、ＭＯＳＦＥＴ１３０８および基準電圧源１３０９によって構成され、コンデンサ１３１０を充放電する回路を有している。そして、ランプ発振器１３は、誤差信号Ｖｅｒｒに応じた電流ｉ２を生成する第１の充電電流変更回路３０を有している。
【００３９】
この第１の充電電流変更回路３０は、電流アンプ（トランスコンダクタンスアンプ）３００１と基準電圧源３００２とを有している。電流アンプ３００１は、非反転入力に基準電圧３００２を受け、反転入力に誤差信号Ｖｅｒｒを受け、出力は、ＭＯＳＦＥＴ１３０５のドレインとＭＯＳＦＥＴ１３０６のソースとの接続点に接続されている。電流アンプ３００１は、誤差信号Ｖｅｒｒと基準電圧３００２とを比較し、誤差信号Ｖｅｒｒと基準電圧３００２との差電圧を電流に変換して出力する。すなわち、電流アンプ３００１は、図３に示したように、誤差信号Ｖｅｒｒが基準電圧３００２を下回ると電流ｉ２を出力し、そのときの電流ｉ２は、誤差信号Ｖｅｒｒが低下するにつれて増加する。この電流アンプ３００１が出力する電流ｉ２は、コンデンサ１３１０を充電する電流ｉ１に加算される。
【００４０】
ここで、誤差信号Ｖｅｒｒが基準電圧３００２より高い（スイッチング電源回路の負荷が重い）とき、コンデンサ１３１０を充電する電流は、電流ｉ１だけであるため、鋸歯状波信号Ｓ１の傾きは、図４に示したように、図１３に示した従来の場合と同じとなる。一方、誤差信号Ｖｅｒｒが基準電圧３００２より低い（スイッチング電源回路の負荷が軽い）ときには、電流ｉ１に電流ｉ２が加算された電流がコンデンサ１３１０の充電電流となり、これを基に鋸歯状波信号Ｓ１が形成される。このため、鋸歯状波信号Ｓ１の傾きは、誤差信号Ｖｅｒｒが基準電圧３００２より高い（スイッチング電源回路の負荷が重い）ときよりも急になり、ゲインが低くなる。
【００４１】
また、スイッチング電源回路の出力端子７に接続された負荷の大きさが一定の場合、出力トランジスタ４のオン幅が一定となるようにフィードバック制御が働く。そのため、鋸歯状波信号Ｓ１の傾きが急になると、図５に示したように、同じ負荷であっても、鋸歯状波信号Ｓ１が緩やかなときより同じオン幅を得るために、誤差信号Ｖｅｒｒが高い電圧に保たれる。誤差信号Ｖｅｒｒが高い電圧に保たれると、リップル電圧の影響を受けても、誤差信号Ｖｅｒｒはスイッチング停止電圧（基準電圧１３０９）を下回り難くなる。つまり、誤差信号Ｖｅｒｒがスイッチング停止電圧を下回ることがほぼなくなることでスイッチング動作が間欠的に停止することがなくなることにより、スイッチング電源回路は、より軽い負荷まで安定動作することが可能となる。
【００４２】
また、軽負荷での動作安定化に入力電圧の監視が不要になるため、入力電圧を分圧する抵抗の損失により待機電力が悪化したり、入力電圧監視のために制御ＩＣのピン数が増加したりすることがない。
【００４３】
さらに、このスイッチング電源回路は、１００Ｖ系の交流電源または２４０Ｖ系の交流電源にそれぞれ個別に最適化されて設計されたものではなく、１００Ｖ〜２４０Ｖの幅広い入力電圧範囲に対応したものに適用される。すなわち、このスイッチング電源回路は、１００Ｖ系および２４０Ｖ系のいずれにおいても重負荷での制御に問題のないものであるのに加え、入力電圧が高くて軽負荷のときに発生する不安定動作を安定化するものである。
【００４４】
図６は第２の実施の形態に係るスイッチング電源回路のランプ発振器の構成例を示す回路図、図７はランプ発振器の充電電流変更回路の特性を示す図である。
この第２の実施の形態に係るスイッチング電源回路のランプ発振器１３は、図６に示したように、図１０に示す従来例の回路の基準電圧１３０２を第２の充電電流変更回路３０ａに置き換えている。さらに、このランプ発振器１３では、ＭＯＳＦＥＴ１３０５に並列に接続される定電流源１３１１が追加されている。
【００４５】
第２の充電電流変更回路３０ａは、オペアンプ３００３、基準電圧源３００４、および抵抗３００５，３００６を有し、反転増幅回路を構成している。すなわち、オペアンプ３００３の非反転入力に基準電圧３００４が供給され、反転入力には抵抗３００５を介して誤差信号Ｖｅｒｒが供給される。オペアンプ３００３の反転入力と出力との間には、抵抗３００６が接続され、オペアンプ３００３の出力は、オペアンプ１３０１の非反転入力に接続されている。ここで、基準電圧３００４は、誤差信号Ｖｅｒｒが所定値に上昇するまで、オペアンプ３００３の出力が正電圧となるようにするとともに、誤差信号Ｖｅｒｒが所定値を超えて反転増幅された信号が負となる領域ではオペアンプ３００３の出力をゼロとする（オペアンプ３００３に負電圧の電源は供給されていない）電圧、すなわち、鋸歯状波信号Ｓ１の傾きが変更されるＲＴ端子の電圧を設定している。
【００４６】
これにより、負荷が重く、誤差信号Ｖｅｒｒが所定値より大きいときは、オペアンプ３００３の出力がゼロになるので、オペアンプ１３０１およびＭＯＳＦＥＴ１３０３がＲＴ端子に出力する電圧も、ゼロになる。この場合、タイミング抵抗Ｒ１を流れる電流がゼロになるため、コンデンサ１３１０に充電される電流ｉ１は、定電流源１３１１の電流ｉ０のみとなる。
【００４７】
負荷が軽くなって、誤差信号Ｖｅｒｒが所定値より小さくなると、オペアンプ３００３の出力もそれに伴って上昇していき、ＲＴ端子に出力する電圧は、図７に示したように、上昇していく。ＲＴ端子に接続されるタイミング抵抗Ｒ１の抵抗値は一定であるため、ＲＴ端子の電圧が上昇するとＲＴ端子の電流が増加し、ＭＯＳＦＥＴ１３０４，１３０５によるカレントミラー回路を通した電流も増加する。コンデンサ１３１０に充電される電流ｉ１は、カレントミラー回路を通した増加する電流に定電流源１３１１の電流ｉ０を加算した値になるため、このランプ発振器１３は、負荷が軽い状態のとき、出力される鋸歯状波信号Ｓ１の傾きが急になり、第１の実施の形態の場合と同様の効果を得ることができる。また、負荷が重いときには、ランプ発振器１３は、電流ｉ０のみによる定電流によって鋸歯状波信号Ｓ１が生成される。
【００４８】
なお、図１の力率改善回路１０は、スイッチング電源回路の起動時における出力電圧のオーバーシュートを低減することができるオーバーシュート低減機能をさらに備えていることが望ましい。以下に、このオーバーシュート低減機能について説明する。
【００４９】
図８はオーバーシュート低減機能を説明する図である。
力率改善回路１０は、交流入力電圧の周波数で発生する出力電圧のリップルを小さくするため、出力電圧制御の応答を遅く設定している。具体的には、ＣＯＭＰ端子に接続される位相補償素子による位相補償の時定数を大きく設定してある。しかし、応答が遅いと、起動時に、出力電圧のオーバーシュートが発生する。さらに、近年、電源を低コスト化するために、実使用条件に対してマージンのない耐圧の電界コンデンサを力率改善回路１０の出力に接続することが多くなっている。その場合、起動時のオーバーシュートによる一時的な過電圧が印加し、出力電界コンデンサの寿命が縮まってしまう。
【００５０】
そこで、力率改善回路１０においては、スイッチング電源回路の起動時に出力電圧が設定電圧まで到達すると、一時的に応答性を早くして出力電圧のオーバーシュートを低減する機能を内蔵するとよい。このオーバーシュート低減機能は、たとえば、起動直後に出力電圧が設定値に達したときに、誤差信号Ｖｅｒｒを負荷に相当する値まで強制的に引き下げるような回路を設けることで実現できる。
【００５１】
ここで、力率改善回路１０は、誤差信号Ｖｅｒｒが高いほど、大きな電力を出力に供給する。起動時は出力電圧を設定値まで上昇させるのに大きな電力を必要とするため、図８に示したように、誤差信号Ｖｅｒｒは、最大値まで上昇している。力率改善回路１０がこのオーバーシュート低減機能を有していない場合には、出力電圧制御の応答が遅く設定されているため、出力電圧が設定値まで到達しても、誤差信号Ｖｅｒｒの低下が遅れ、電力を過剰に供給し、出力電圧がオーバーシュートする。
【００５２】
これに対し、力率改善回路１０がオーバーシュート低減機能を有している場合、出力電圧が設定値に到達した時に、誤差信号Ｖｅｒｒを強制的に引き下げることで応答遅れを小さくし、起動時のオーバーシュートを低減している。これにより、耐圧の低い出力電界コンデンサを安全に使用できるようになる。
【符号の説明】
【００５３】
１  全波整流器
２  コンデンサ
３  一次側インダクタ
４  出力トランジスタ（スイッチング素子）
５  ダイオード
６  コンデンサ
７  出力端子
８  二次側インダクタ
１０  力率改善回路
１１  エラーアンプ
１２  ＰＷＭコンパレータ
１３  ランプ発振器
１４ａ，１４ｂ  ＯＲ回路
１５  ＲＳフリップフロップ
１６  ＺＣＤコンパレータ
１７  ワンショット回路
１８  リスタートタイマ
１９  ＯＶＰコンパレータ
２０  ＯＣＰコンパレータ
３０  第１の充電電流変更回路
３０ａ  第２の充電電流変更回路
１００  力率改善回路
１３０１  オペアンプ
１３０２  基準電圧源
１３０３  ＭＯＳＦＥＴ（Ｎチャネル）
１３０４，１３０５，１３０６  ＭＯＳＦＥＴ（Ｐチャネル）
１３０７  インバータ
１３０８  ＭＯＳＦＥＴ（Ｎチャネル）
１３０９  基準電圧源
１３１０  コンデンサ
１３１１  定電流源
３００１  電流アンプ
３００２  基準電圧源
３００３  オペアンプ
３００４  基準電圧源
３００５，３００６  抵抗
Ｃ１，Ｃ２  コンデンサ
Ｒ１  タイミング抵抗
Ｒ２  抵抗
Ｒ３  電流検出抵抗
Ｒ４，Ｒ５，Ｒ６  抵抗
Ｓ０  出力信号
Ｓ１  鋸歯状波信号
Ｔ  トランス
Ｖｅｒｒ  誤差信号
Ｖｏｃｐ  基準電圧
Ｖｏｖｐ  基準電圧
Ｖｒｅｆ  基準電圧
Ｖｚｃｄ  基準電圧
【図１】
0006447095.tif 000002
【図２】
0006447095.tif 000003
【図３】
0006447095.tif 000004
【図４】
0006447095.tif 000005
【図５】
0006447095.tif 000006
【図６】
0006447095.tif 000007
【図７】
0006447095.tif 000008
【図８】
0006447095.tif 000009
【図９】
0006447095.tif 000010
【図１０】
0006447095.tif 000011
【図１１】
0006447095.tif 000012
【図１２】
0006447095.tif 000013
【図１３】
0006447095.tif 000014
【図１４】
0006447095.tif 000015
【図１５】
0006447095.tif 000016