【事件の表示】
　特許第３３６７４２６号「セラミック電子部品及びその製造方法」の請求項１ないし４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３６７４２６号の請求項１ないし３に係る特許を維持する。
【理　由】
第１　手続きの経緯
本件特許第３３６７４２６号に係る手続きの主な経緯は次のとおりである。
　特許出願（特願平１０−２１２９１４号）　　　平成１０年　７月２８日
　特許権設定登録　　　　　　　　　　　　　　　平成１４年１１月　８日
　特許異議申立（異議申立人：宮本　久美）　　　平成１５年　７月１４日
　取消理由通知　　　　　　　　　　　　　　　　平成１６年　４月　７日
　特許異議意見書・訂正請求書　　　　　　　　　平成１６年　６月１５日
　
第２　訂正の適否についての判断
　１　訂正の内容
　（１）　訂正事項１
　特許請求の範囲の【請求項１】を
「【請求項１】　セラミック焼結体と、前記セラミック焼結体の外表面に形成された外部電極とを備え、
前記外部電極が、金属粉末含有導電ペーストの塗布・焼き付けにより形成されており、かつ前記外部電極が、セラミック焼結体表面に形成されておりかつ平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含有する導電ペーストを用いて構成されており、かつ焼き付け後の空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、平均粒径が５μｍ未満の金属粉末を含有する導電ペーストを用いて構成されており、かつ焼き付け後の空孔率が５％以下である第２の層とを有することを特徴とする、セラミック電子部品。」と訂正する。
　
　（２）　訂正事項２
　特許請求の範囲の【請求項２】を削除する。
　
　（３）　訂正事項３
　特許請求の範囲の【請求項３】を
「【請求項２】　セラミック電子部品の製造方法であって、
セラミック焼結体を用意する工程と、
前記セラミック焼結体の外表面に平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含む第１の導電ペーストを付与し、第１の導電ペースト層を形成する工程と、
平均粒径５μｍ未満の金属粉末を含む第２の導電ペースト層を第１の導電ペースト層上に形成する工程と、
前記第１，第２の導電ペースト層を焼き付けることにより、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極を形成する工程とを備えることを特徴とする、セラミック電子部品の製造方法。」と訂正する。
　
　（４）　訂正事項４
　特許請求の範囲の【請求項４】を
「【請求項３】　セラミック電子部品の製造方法であって、
セラミック焼結体を用意する工程と、
前記セラミック焼結体の外表面に、平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含む第１の導電ペーストを付与し、第１の導電ペースト層を形成する工程と、
第１の導電ペースト層を焼き付けて第１の層を形成する工程と、
前記第１の層上に、平均粒径５μｍ未満の金属粉末を含む第２の導電ペーストを付与し、第２の導電ペースト層を形成する工程と、
前記第２の導電ペーストを焼き付けて第２の層を形成し、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極を形成する工程とを備えることを特徴とする、セラミック電子部品の製造方法。」と訂正する。
　
　（５）　訂正事項５
　明細書の【発明の詳細な説明】の段落番号【００１３】を
「【００１３】
【課題を解決するための手段】請求項１に記載の発明に係るセラミック電子部品は、セラミック焼結体と、前記セラミック焼結体の外表面に形成された外部電極とを備え、前記外部電極が、金属粉末含有導電ペーストの塗布・焼き付けにより形成されており、かつ前記外部電極が、セラミック焼結体表面に形成されておりかつ平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含有する導電ペーストを用いて構成されており、かつ焼き付け後の空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、平均粒径が５μｍ未満の金属粉末を含有する導電ペーストを用いて構成されており、かつ焼き付け後の空孔率が５％以下である第２の層とを有することを特徴とする。」と訂正する。
　
　（６）　訂正事項６
　明細書の【発明の詳細な説明】の段落番号【００１４】を削除する。
　
　（７）　訂正事項７
　明細書の【発明の詳細な説明】の段落番号【００１５】を
「【００１５】請求項２に記載の発明は、セラミック電子部品の製造方法であって、セラミック焼結体を用意する工程と、前記セラミック焼結体の外表面に平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含む第１の導電ペーストを付与し、第１の導電ペースト層を形成する工程と、平均粒径５μｍ未満の金属粉末を含む第２の導電ペースト層を第１の導電ペースト層上に形成する工程と、前記第１，第２の導電ペースト層を焼き付けることにより、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極を形成する工程とを備えることを特徴とする。」と訂正する。
　
　（８）　訂正事項８
　明細書の【発明の詳細な説明】の段落番号【００１６】を
「【００１６】請求項３に記載の発明は、セラミック電子部品の製造方法であって、セラミック焼結体を用意する工程と、前記セラミック焼結体の外表面に、平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含む第１の導電ペーストを付与する工程と、第１の導電ペーストを焼き付けて第１の層を形成する工程と、前記第１の層上に、平均粒径５μｍ未満の金属粉末を含む第２の導電ペーストを付与する工程と、前記第２の導電ペーストを焼き付けて第２の層を形成し、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極を形成する工程とを備えることを特徴とする。」と訂正する。
　
　（９）　訂正事項９
　明細書の【発明の詳細な説明】の段落番号【００５２】を
「【００５２】
【発明の効果】請求項１に記載の発明に係るセラミック電子部品では、外部電極が、第１の層と第２の層とを積層した構造を有し、第１の層が平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含有する導電ペーストを用いており、焼き付け後の空孔率が２０〜３０％と相対的に高いため、焼き付け時の締め付け応力によりセラミック焼結体に歪みやクラックが発生し難い。また、第２の層は、平均粒径５μｍ未満の金属粉末を含有する導電ペーストを用いており、焼き付け後の空孔率が５％以下と相対的に低いので、第２の層により外部電極の緻密性が保たれる。本発明では、平均粒径５μｍ以上、１５μｍ以下の金属粉末によって第１の層が構成されており、平均粒径５μｍ未満の金属粉末によって第２の層が構成されているので、さらに、セラミック焼結体における歪みやクラックの発生を効果的に防止することができると共に、メッキ液や湿気の侵入が生じ難い、より一層信頼性に優れたセラミック電子部品を提供することができる。」と訂正する。
　
　（１０）　訂正事項１０
　明細書の【発明の詳細な説明】の段落番号【００５４】を削除する。
　
　（１１）　訂正事項１１
　明細書の【発明の詳細な説明】の段落番号【００５６】を
「【００５６】請求項２に記載の発明では、セラミック電子部品の製造にあたり、平均粒径が５μｍ以上、１５μｍ以下の金属粉末からなる第１の導電ペーストを付与し、次に、平均粒径５μｍ未満の金属粉末からなる第２の導電ペーストを第１の導電ペースト上に付与し、しかる後、第１，第２の導電ペーストを焼き付けることにより、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極が形成される。従って、第１，第２の導電ペーストを順次付与し、焼き付けるという一連の工程により、セラミック焼結体の歪みやクラックが生じ難くかつ外部電極の緻密性に優れた本発明に係るセラミック電子部品を得ることができる。」と訂正する。
　
　（１２）　訂正事項１２
　明細書の【発明の詳細な説明】の段落番号【００５７】を
「【００５７】請求項３に記載の発明では、平均粒径が５μｍ以上、１５μｍ以下の金属粉末からなる第１の導電ペーストを付与し、焼き付けて第１の層を形成した後、第１の層上に平均粒径５μｍ未満の金属粉末からなる第２の導電ペーストを付与し、焼き付けて第２の層が形成され、それによって空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極が形成される。従って、請求項２に記載の発明と同様に、焼き付け時に、セラミック焼結体に歪みやクラックが発生し難く、緻密な外部電極を有する本発明に係るセラミック電子部品を提供することができる。」と訂正する。
　
　（１３）　訂正事項１３
　明細書の【発明の詳細な説明】の段落番号【００５８】を
「【００５８】請求項２，３に記載の発明では、上記第１の導電ペーストとして、平均粒径が５μｍ以上、１５μｍ以下の金属粉末の導電ペーストを用い、第２の導電ペーストとして、平均粒径５μｍ未満の金属粉末の導電ペーストを用いるため、焼き付けに際してのセラミック焼結体の歪みやクラックの発生を一層効果的に防止することができると共に、メッキ液や湿気等の侵入がより一層生じ難い信頼性に優れたセラミック電子部品を製造することができる。」と訂正する。
　
　２　訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　（１）　訂正事項１
　訂正事項１は、金属粉末の平均粒径が導電ペースト時点のものである点及び空孔率が焼き付け後のものである点を明確にするとともに、第１の層と第２の層の空孔率を限定するものであるから、明りょうでない記載の釈明及び特許請求の範囲の減縮を目的とするものに当たる。
　さらに、訂正事項１については、登録時の特許明細書の請求項２及び段落【００３１】〜【００４４】の記載から明らかであり、新規事項には当たらない。
　したがって、訂正事項１は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（２）　訂正事項２
　訂正事項２は、特許請求の範囲の【請求項２】を削除するものであるから、特許請求の範囲の減縮を目的とするものに当たる。
　
　（３）　訂正事項３，４
　訂正事項３，４は、第１の層と第２の層の空孔率を限定するものであるから、特許請求の範囲の減縮を目的とするものに当たる。
　さらに、訂正事項３，４については、登録時の特許明細書の請求項２及び段落【００３１】〜【００４４】の記載から明らかであり、新規事項には当たらない。
　したがって、訂正事項３，４は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（４）　訂正事項５〜１３
　訂正事項５〜１３は、特許請求の範囲の訂正に対応して、これと整合するように発明の詳細な説明の欄を訂正するものであるから、明りょうでない記載の釈明を目的とするものに当たる。
　さらに、訂正事項５〜１３は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　３　訂正の適否のむすび
　以上のとおりであるから、上記訂正は、平成１１年改正前の特許法第１２０条の４第２項及び同条第３項において準用する特許法第１２６条第２項から第４項までの規定に適合するので、当該訂正を認める。
　
第３　特許異議申立についての判断
　１　本件発明
　上記第２で示したように上記訂正は認められるので、本件請求項１〜３に係る発明（以下、「本件発明１〜３」という。）は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１〜３に記載された次のとおりのものである。
「【請求項１】　セラミック焼結体と、前記セラミック焼結体の外表面に形成された外部電極とを備え、
前記外部電極が、金属粉末含有導電ペーストの塗布・焼き付けにより形成されており、かつ前記外部電極が、セラミック焼結体表面に形成されておりかつ平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含有する導電ペーストを用いて構成されており、かつ焼き付け後の空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、平均粒径が５μｍ未満の金属粉末を含有する導電ペーストを用いて構成されており、かつ焼き付け後の空孔率が５％以下である第２の層とを有することを特徴とする、セラミック電子部品。
【請求項２】　セラミック電子部品の製造方法であって、
セラミック焼結体を用意する工程と、
前記セラミック焼結体の外表面に平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含む第１の導電ペーストを付与し、第１の導電ペースト層を形成する工程と、
平均粒径５μｍ未満の金属粉末を含む第２の導電ペースト層を第１の導電ペースト層上に形成する工程と、
前記第１，第２の導電ペースト層を焼き付けることにより、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極を形成する工程とを備えることを特徴とする、セラミック電子部品の製造方法。
【請求項３】　セラミック電子部品の製造方法であって、
セラミック焼結体を用意する工程と、
前記セラミック焼結体の外表面に、平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含む第１の導電ペーストを付与し、第１の導電ペースト層を形成する工程と、
第１の導電ペースト層を焼き付けて第１の層を形成する工程と、
前記第１の層上に、平均粒径５μｍ未満の金属粉末を含む第２の導電ペーストを付与し、第２の導電ペースト層を形成する工程と、
前記第２の導電ペーストを焼き付けて第２の層を形成し、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極を形成する工程とを備えることを特徴とする、セラミック電子部品の製造方法。」
　
　２　特許異議申立の理由及び取消理由の概要
　（１）　特許異議申立の理由
　特許異議申立人は、証拠として、
１．刊行物１（特許異議申立人宮本久美提出の甲第１号証）：特開平４−３１１０１５号公報
２．刊行物２（同甲第２号証）：特開平８−１６２３５９号公報
３．刊行物３（同甲第３号証）：特公平５−６３９２８号公報
を提出し、本件訂正前の請求項１、３に係る発明は、その出願前日本国内において頒布された刊行物１に記載された発明であるから、本件訂正前の請求項１、３に係る発明の特許は、特許法第２９条第１項第３号の規定に違反してなされたものであり、また、本件特許の訂正前の請求項２、４に係る発明は、その出願前日本国内において頒布された刊行物１〜３に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、本件訂正前の請求項２、４に係る発明の特許は、特許法第２９条第２項の規定に違反してなされたものであり、特許を取り消すべき旨主張している。
　
　（２）　取消理由の概要
　取消理由の概要は、以下のとおりである。
１）本件特許の訂正前の請求項１、３に係る発明は、その出願前日本国内において頒布された下記の刊行物１に記載された発明であるから、本件訂正前の請求項１、３に係る発明の特許は、特許法第２９条第１項第３号の規定に違反してなされたものである。
２）本件特許の訂正前の請求項１〜４に係る発明は、その出願前日本国内において頒布された下記の刊行物１〜３に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、本件訂正前の請求項１〜４に係る発明の特許は、特許法第２９条第２項の規定に違反してなされたものである。
　
　　　　　　　　　　　　　　記
　
１．刊行物１（特許異議申立人宮本久美提出の甲第１号証）：特開平４−３１１０１５号公報
２．刊行物２（同甲第２号証）：特開平８−１６２３５９号公報
３．刊行物３（同甲第３号証）：特公平５−６３９２８号公報
　
　刊行物２の段落【００１２】には、第１、２電極層毎に焼き付けを行う点が記載されている。
　特許異議申立人宮本久美が提出した特許異議申立書の「３．申立ての理由」記載の理由により、本件訂正前の請求項１、３に係る発明は、刊行物１に記載された発明であり、また、本件訂正前の請求項１〜４に係る発明は、刊行物１〜３に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　さらに、平均粒径、空孔率の数値限定による本件訂正前の請求項１〜４に係る発明の効果については、刊行物１、２の記載から当業者が予測したとおりのものであり、当業者の予測を超える顕著（臨界的）なものとは認められない。
　
　３　刊行物に記載された発明
　　（１）　刊行物１に記載された発明
　刊行物１は、積層セラミックコンデンサに関するものであり、図１とともに以下の点が記載されている。
「【請求項１】　誘電体層と内部電極層とを交互に積層した積層体と、この積層体を構成するこの内部電極層に電気的に接続する外部電極とを備えた積層セラミックコンデンサにおいて、前記外部電極は前記積層体上に配置される第１の電極層と、この第１の電極層に重合して配置された第２の電極層とから構成されてなり、且つ前記第１の電極層の金属粒子は粒径3.0〜5.0μmの銀粒子であり、前記第２の電極層の金属粒子は粒径1.0〜3.0μmの銀粒子で構成されてなることを特徴とする積層セラミックコンデンサ。」
「【０００８】
【作用】上述の構成にすることにより、第１の電極層に用いる銀粒子の粒径を3.0〜5.0μmにすることにより、ポーラス化が拡大する。また、第１の電極層を実装した時、直接半田に接触しないため、半田が第１の電極層にしみ込むことも無い。したがって、第１の電極層のポーラス度合が維持され、熱衝撃試験で発生する熱応力を緩和、吸収することが可能となる。
【０００９】また、第２の電極層を回路基板に半田で実装する際、半田と直接接触するが、銀の平均粒径が1.0〜3.0μmと小さいため、緻密な層が形成される。したがって、上述の回路基板にチップ型積層セラミックコンデンサを実装した時の半田のしみ込みが抑制される。・・・」
「【００１２】セラミック粉体を有機バインダに混合後、ドクターブレード法によってグリーンシートを形成する。このグリーンシートに連続体に内部電極層（１）をスクリーン印刷により被着、乾燥し、その後内部電極層（１）の面積に応じたサイズで切り出す。所望の枚数積み重ねて、熱圧着後個片状態に切断してグリーンチップを形成する。このグリーンチップを900〜1100℃で焼成し、焼成チップすなわち積層体（２）を作成する。その後、積層体（２）の内部電極層（１）が露出した両端面に金属粒子として粒径が3.0〜5.0μmの銀粒子と少量のガラスフリットからなる第１の電極層（３）をディップ法により所望の厚さに形成する。次いで恒温槽で150℃、10分乾燥し第１の電極層（３）をディップ法により所望の厚さに形成する。この第１の電極層（３）に重合するように、金属粒子として粒径が1.0〜3.0μmの銀粒子より構成される第２の電極層（４）を同様にディップ法により所望の厚さに形成する。次いで、第２の電極層（４）を150℃、10分間乾燥させた後、第１の電極層（３）と第２の電極層（４）とを同時に約600〜800℃で焼き付け、外部電極（５）を作成することにより、チップ型積層セラミックコンデンサが完成する。」
「【００１５】なお、第１の電極層（３）の銀粒子の粒径3.0μm以下とした場合、緻密な層となりビッカース硬度が20kgｆ／mm２以上と硬くなり、熱衝撃試験の不良率は向上する。また、第１の電極層（３）の銀粒子の粒径を5.0μmより大とした場合、第１の電極層（３）のガラスフリットが第２の電極層（４）に拡散し、第１の電極層（３）と第２の電極層（４）との固着強度が劣化したり、第２の電極層（４）の半田ぬれ性を低下させる危険がある。さらに、第２の電極層（４）の銀粒子の粒径を1.0μmより小にすると、第１の電極層（３）と第２の電極層（４）との収縮の不整合により、焼き付時あるいは半田での実装時に第２の電極層（４）にクラックが生じる弊害が発生する。また、第２の電極層（４）の銀粒子の粒径を3.0μmより大にすると、第２の電極層のポーラス化が進行し、半田での実装時に第２の電極層（４）に半田がしみ込み、銀−半田の合金が形成される。これにより、ビッカース硬度は30kgｆ／mm２以上となり、熱衝撃試験で発生する熱応力の緩和・吸収が不可能となり熱衝撃試験での不良率が向上する。
【００１６】
【発明の効果】上述の構成をとることにより、本発明の積層セラミックコンデンサは、回路基板に半田で実装後の熱衝撃試験で発生する熱応力を充分に緩和吸収することが可能となり、この結果、熱衝撃試験での積層セラミックコンデンサへのクラックが入ることを防止でき信頼性を大幅に向上させることが可能となる。さらに、第２の電極層は緻密な層となり、実装時の半田しみ込みを抑制でき半田濡れ性も向上させる効果がある。」
　
　　（２）　刊行物２に記載された発明
　刊行物２は、チップ型セラミック電子部品に関するものであり、図１とともに以下の点が記載されている。
「【請求項１】　セラミック焼結体の端部に内部電極と導通する外部電極を有するチップ型セラミック電子部品において、前記外部電極はポーラスな第１電極層と、この第１電極層の表面の全面を覆う緻密な第２電極層とからなることを特徴とするチップ型セラミック電子部品。」
「【０００８】この本発明のチップ型セラミック電子部品（積層セラミックコンデンサ）の外部電極１４を、例えば、導電ペーストを塗布、焼成により形成する場合には、セラミック焼結体１３の端部にポーラスな第１電極層１５と、この第１電極層１５の表面の全体を覆う緻密な第２電極層１６を形成するために、第１電極層形成用の導電ペーストは、第２電極層形成用の導電ペーストに比べて、高温で焼結しにくく、ポーラスな電極層が形成できるものを用い、第２電極層形成用の導電ペーストは高温で焼結しやすく、緻密な電極層が形成できるものを用いればよい。
【０００９】例えば、金属成分、ガラス成分、樹脂成分及び溶剤成分などからなる導電ペーストについて言えば、具体的には第１電極層形成用の導電ペーストの金属成分を合金成分としたり、金属成分の中に焼結を抑制する添加物を添加したりすればよく、より具体的には金属成分として銀を用いる場合には、銀より高融点の金属成分との合金を用いればよく、銀／パラジュウム合金や銀／白金合金などであってもよい。また、焼結を抑制する添加物としては、例えば、酸化アルミナ、酸化シリカなどの酸化物を用いればよい。なお、外部電極１４を導電ペーストの塗布、焼成により形成する場合、第２電極層１６の焼成により第１電極層１５のポーラス性を損なわないようにする必要がある。つまり、第１電極層１５を形成する焼成温度は第２の外部電極層１６を形成する焼成温度と同じか、それ以上の温度とすることが好ましい。第１と第２電極層１５、１６の焼成を同じ温度で行う場合には、両電極層を１回の焼成で形成するようにしてもよい。また、導電ペーストの金属成分は銀を主体としたもののみならず、銅やニッケルなどの他の金属成分を主体としたものであってもよい。
【００１０】なお、この第１電極層１５の空隙率は１５％〜３５％が好ましい。その理由は、電極層の空隙面積率が１５％未満になると、ポーラスな電極層の機械的な応力や熱衝撃の緩衝効果が少なくなり、セラミック焼結体へのクラックが入りやすくなる。また、空隙率が３５％を越えると内部電極１１との導通不良が発生しやすくなる。なお、より好ましくは空隙率２０％〜３０％が望ましい。また、第２電極層１６は耐湿試験をしたり、外部電極１４の表面に湿式電解メッキを施しても、湿気やメッキ液がセラミック焼結体の内部に浸入しにくく、信頼性の高い電子部品を得ることができる程度に緻密に形成されている。
【００１１】以下に本発明のチップ型セラミック電子部品を、その外部電極形成方法についてより具体的に説明する。
【００１２】まず、図１に示すセラミック焼結体１３の端部に、第１電極層形成用の導電ペーストを塗布する。この第１電極層形成用の導電ペーストの金属成分は銀９５重量％、パラジウム５重量％からなる合金を使用する。そして、塗布された導電ペーストを７３０℃で焼成する。次に、その金属成分が銀のみからなる第２電極層形成用の導電ペーストを、第１電極層の表面の全面を覆うように塗布し、７３０℃で焼成する。
【００１３】上記のようにして外部電極が形成されたチップ型セラミック電子部品を、外部電極１４が含まれるように切断し、第１及び第２電極層１５、１６の断面層を走査型電子顕微鏡で写真をとり、空隙率を測定した結果、第１電極層１５の空隙率は２５％であり、ポーラスな電極層が形成され、そして、第２電極層は緻密な電極層（空隙率８％）が形成されていることが確認された。」
「【００２２】
【発明の効果】以上のように、本発明によれば、外部電極を２層に構成し、下層である第１電極層１５がポーラス層で形成されているため、チップ型セラミック電子部品のはんだ付け時のセラミック焼結体１３への熱衝撃や基板のたわみによってセラミック焼結体１３に加わる機械的な応力が緩和され、セラミック焼結体へのクラックの発生を防止できる。また、前記第１電極層の表面の全面を覆う緻密な第２電極層を設けることにより、第１電極層の一部がつぶれても、チップ型セラミック電子部品の電気的特性を損なうことがなく、かつセラミック焼結体の内部への湿気の浸入を防ぎ、絶縁抵抗等の劣化を防止できる。従って、面実装部品として、信頼性の高いチップ型セラミック電子部品を提供することができる。」
　
　　（３）　刊行物３に記載された発明
　第１，２電極層毎に焼成を行うことが、刊行物２の段落【００１２】に記載されているので、刊行物３については、記載を省略する。
　
　４　本件発明と刊行物に記載された発明との対比・判断
　　（１）　本件発明１について
　本件発明１と刊行物１〜３に記載された発明とを対比すると、刊行物１〜３には、本件発明１の構成要素である「外部電極が、セラミック焼結体表面に形成されておりかつ平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含有する導電ペーストを用いて構成されており、かつ焼き付け後の空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、平均粒径が５μｍ未満の金属粉末を含有する導電ペーストを用いて構成されており、かつ焼き付け後の空孔率が５％以下である第２の層とを有する」点が記載されていない。
　本件発明１は、上記構成要素により、焼き付け時の締め付け応力によりセラミック焼結体に歪みやクラックが発生し難く、また、メッキ液や湿気の侵入が生じ難い、より一層信頼性に優れたセラミック電子部品を提供することができるという特許明細書に記載された効果を奏する。
　なお、刊行物１には、第１の電極層（第１の層）の金属粒子の粒径を３．０〜５．０μｍとし、第２の電極層（第２の層）の金属粒子の粒径を１．０〜３．０μｍとすることが記載され、刊行物２には、第１電極層（第１の層）の空隙率を２５％とし、第２電極層（第２の層）の空隙率を８％とすることが記載されている。
　しかし、刊行物１の段落【００１５】には、「第１の電極層（３）の銀粒子の粒径を5.0μmより大とした場合、第１の電極層（３）のガラスフリットが第２の電極層（４）に拡散し、第１の電極層（３）と第２の電極層（４）との固着強度が劣化したり、第２の電極層（４）の半田ぬれ性を低下させる危険がある。」と記載されており、第１の電極層（第１の層）の金属粒子である銀粒子の粒径を５．０μmより大きくすることには、阻害要因がある。
　また、刊行物１は、粒径によりポーラス化を制御しているのに対して、刊行物２では、高温で焼結しにくい材料によりポーラス化を制御しており、ポーラス化の制御方法の異なる刊行物１に記載される外部電極の第１及び第２の電極層を構成する銀粒子の粒径についての構成と刊行物２に記載される外部電極の第１及び第２電極層の空隙率についての構成とを単に組み合わせることはできない。
　さらに、刊行物２の第２電極層（第２の層）の空隙率は８％であり、本件発明１の第２の層の空孔率５％以下の範囲外のものである。
　したがって、本願発明１は、刊行物１に記載された発明であるとも、また、刊行物１〜３に記載された発明に基づいて当業者が容易に発明をすることができたものともすることはできない。
　
　　（２）　本件発明２について
　本件発明２と刊行物１〜３に記載された発明とを対比すると、刊行物１〜３には、本件発明２の構成要素である「セラミック焼結体の外表面に平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含む第１の導電ペーストを付与し、第１の導電ペースト層を形成する工程と、平均粒径５μｍ未満の金属粉末を含む第２の導電ペースト層を第１の導電ペースト層上に形成する工程と、前記第１，第２の導電ペースト層を焼き付けることにより、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極を形成する工程」を有する点が記載されていない。
　本件発明２は、上記構成要素により、焼き付け時の締め付け応力によりセラミック焼結体に歪みやクラックが発生し難く、また、メッキ液や湿気の侵入が生じ難い、より一層信頼性に優れたセラミック電子部品を提供することができるという特許明細書に記載された効果を奏する。
　なお、刊行物１には、第１の電極層（第１の層）の金属粒子の粒径を３．０〜５．０μｍとし、第２の電極層（第２の層）の金属粒子の粒径を１．０〜３．０μｍとすることが記載され、刊行物２には、第１電極層（第１の層）の空隙率を２５％とし、第２電極層（第２の層）の空隙率を８％とすることが記載されている。
　しかし、刊行物１の段落【００１５】には、「第１の電極層（３）の銀粒子の粒径を5.0μmより大とした場合、第１の電極層（３）のガラスフリットが第２の電極層（４）に拡散し、第１の電極層（３）と第２の電極層（４）との固着強度が劣化したり、第２の電極層（４）の半田ぬれ性を低下させる危険がある。」と記載されており、第１の電極層（第１の層）の金属粒子である銀粒子の粒径を５．０μmより大きくすることには、阻害要因がある。
　また、刊行物１は、粒径によりポーラス化を制御しているのに対して、刊行物２では、高温で焼結しにくい材料によりポーラス化を制御しており、ポーラス化の制御方法の異なる刊行物１に記載される外部電極の第１及び第２の電極層を構成する銀粒子の粒径についての構成と刊行物２に記載される外部電極の第１及び第２電極層の空隙率についての構成とを単に組み合わせることはできない。
　さらに、刊行物２の第２電極層（第２の層）の空隙率は８％であり、本件発明２の第２の層の空孔率５％以下の範囲外のものである。
　したがって、本願発明２は、刊行物１に記載された発明であるとも、また、刊行物１〜３に記載された発明に基づいて当業者が容易に発明をすることができたものともすることはできない。
　
　　（３）　本件発明３について
　本件発明３と刊行物１〜３に記載された発明とを対比すると、刊行物１〜３には、本件発明３の構成要素である「セラミック焼結体の外表面に、平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含む第１の導電ペーストを付与し、第１の導電ペースト層を形成する工程と、第１の導電ペースト層を焼き付けて第１の層を形成する工程と、前記第１の層上に、平均粒径５μｍ未満の金属粉末を含む第２の導電ペーストを付与し、第２の導電ペースト層を形成する工程と、前記第２の導電ペーストを焼き付けて第２の層を形成し、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極を形成する工程」を有する点が記載されていない。
　本件発明３は、上記構成要素により、焼き付け時の締め付け応力によりセラミック焼結体に歪みやクラックが発生し難く、また、メッキ液や湿気の侵入が生じ難い、より一層信頼性に優れたセラミック電子部品を提供することができるという特許明細書に記載された効果を奏する。
　なお、刊行物１には、第１の電極層（第１の層）の金属粒子の粒径を３．０〜５．０μｍとし、第２の電極層（第２の層）の金属粒子の粒径を１．０〜３．０μｍとすることが記載され、刊行物２には、第１電極層（第１の層）の空隙率を２５％とし、第２電極層（第２の層）の空隙率を８％とすることが記載されている。
　しかし、刊行物１の段落【００１５】には、「第１の電極層（３）の銀粒子の粒径を5.0μmより大とした場合、第１の電極層（３）のガラスフリットが第２の電極層（４）に拡散し、第１の電極層（３）と第２の電極層（４）との固着強度が劣化したり、第２の電極層（４）の半田ぬれ性を低下させる危険がある。」と記載されており、第１の電極層（第１の層）の金属粒子である銀粒子の粒径を５．０μmより大きくすることには、阻害要因がある。
　また、刊行物１は、粒径によりポーラス化を制御しているのに対して、刊行物２では、高温で焼結しにくい材料によりポーラス化を制御しており、ポーラス化の制御方法の異なる刊行物１に記載される外部電極の第１及び第２の電極層を構成する銀粒子の粒径についての構成と刊行物２に記載される外部電極の第１及び第２電極層の空隙率についての構成とを単に組み合わせることはできない。
　さらに、刊行物２の第２電極層（第２の層）の空隙率は８％であり、本件発明３の第２の層の空孔率５％以下の範囲外のものである。
　したがって、本願発明３は、刊行物１〜３に記載された発明に基づいて当業者が容易に発明をすることができたものとすることはできない。
　
　５　特許異議申立についての判断のむすび
　以上のとおりであるから、特許異議の申立ての理由及び取消理由によっては本件発明１〜３についての特許を取り消すことはできない。
　また、他に本件発明１〜３についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１６年６月２９日（２００４．６．２９）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
セラミック電子部品及びその製造方法
（５７）【特許請求の範囲】
　【請求項１】　セラミック焼結体と、前記セラミック焼結体の外表面に形成された外部電極とを備え、
前記外部電極が、金属粉末含有導電ペーストの塗布・焼き付けにより形成されており、かつ前記外部電極が、セラミック焼結体表面に形成されておりかつ平均粒径が５μｍ以上、１５μｍ以下の金属粉末を
含有する導電ペーストを
焼き付け後の
２０〜３０％である
含有する導電ペーストを
焼き付け後の
５％以下である
　【請求項
２
セラミック焼結体を用意する工程と、
前記セラミック焼結体の外表面に平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含む第１の導電ペーストを付与し、第１の導電ペースト層を形成する工程と、平均粒径５μｍ未満の金属粉末を含む第２の導電ペースト層を第１の導電ペースト層上に形成する工程と、
前記第１，第２の導電ペースト層を焼き付けることにより、
空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する
　【請求項
３
セラミック焼結体を用意する工程と、
前記セラミック焼結体の外表面に、平均粒径が５μｍ以上、１５μｍ以下の金属粉末を含む第１の導電ペーストを付与し、第１の導電ペースト層を形成する工程と、
第１の導電ペースト層を焼き付けて第１の層を形成する工程と、
前記第１の層上に、平均粒径５μｍ未満の金属粉末を含む第２の導電ペーストを付与し、第２の導電ペースト層を形成する工程と、
前記第２の導電ペーストを焼き付けて第２の層を形成
し、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極を形成
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】本発明は、例えば積層コンデンサのようなセラミック電子部品及びその製造方法に関し、より詳細には、導電ペーストの塗布・焼き付けにより外部電極が形成されるセラミック電子部品及びその製造方法に関する。
　【０００２】
　【従来の技術】従来、積層コンデンサなどのセラミック電子部品においては、外部電極は導電ペーストの塗布・焼き付け法により形成されていることが多い。導電ペーストは、金属粉末と、有機バインダ樹脂と、ガラスフリットと、溶剤等を混練することにより得られる。導電ペーストが焼き付けられると、溶剤及び有機バインダは飛散し、金属粉末が焼結されて導電膜が形成される。
　【０００３】ところで、上記導電ペーストとしては、平均粒径が相対的に小さい、すなわち５μｍ未満の金属粉末と、粒径の大きな、すなわち平均粒径が５μｍ以上の金属粉末とを混合し、有機バインダ樹脂、ガラスフリット及び有機溶剤と混練したものが知られている。
　【０００４】上記のように、粒径の小さい金属粉末と粒径の大きい金属粉末とを併用しているのは、以下の理由による。すなわち、外部電極の導電性や耐湿性を高めるには、緻密な電極膜を形成する必要がある。この場合、粒径の小さい金属粉末を用いる程、緻密な電極膜を形成することができる。
　【０００５】ところが、粒径の小さい金属粉末を用いると、緻密な電極膜が得られるものの、外部電極焼き付け時の締め付け応力によりセラミックスに歪みやクラックが発生することがあった。
　【０００６】そこで、上記締め付け応力によるセラミックスの歪みやクラックを防止するために、粒径の大きな金属粉末が併用されている。すなわち、粒径の大きな金属粉末を配合することにより、焼き付けに際しての締め付け応力の緩和が図られている。
　【０００７】上記のように、粒径の大きな金属粉末と粒径の小さな金属粉末とを併用して構成された外部電極の構造を図２を参照してより具体的に説明する。図２は、従来の積層コンデンサを示す断面図である。積層コンデンサ２１は、セラミック層を介して厚み方向に重なり合うように配置された内部電極２３〜２６が形成されたセラミック焼結体２２を有する。セラミック焼結体２２の端面２２ａ，２２ｂを覆うように外部電極２７，２８が形成されている。
　【０００８】外部電極２７，２８は、粒径の大きな金属粉末と粒径の小さな金属粉末とを含む導電ペーストを塗布し、焼き付けることにより形成されている。従って、外部電極２７，２８では、最終的に、粒径の大きな金属粉末２９と、粒径の小さな金属粉末３０とがランダムに分散されている。
　【０００９】
　【発明が解決しようとする課題】従来の積層コンデンサ２１では、粒径の大きな金属粉末２９と粒径の小さな金属粉末３０とを併用することにより、外部電極焼き付けに際しての締め付け応力の低減と、得られる電極膜の緻密性とのバランスが図られていた。
　【００１０】しかしながら、現実には、粒径の大きな金属粉末２９と粒径の小さい金属粉末３０とを併用した場合、その混合割合を高精度に調整したとしても、外部電極焼き付け時の締め付け応力の緩和と、外部電極の緻密性を両立することは非常に困難であった。
　【００１１】すなわち、外部電極焼き付け時の締め付け応力の緩和を主眼においた場合には、外部電極の緻密性が低下し、信頼性が低下することがあった。逆に、外部電極の緻密性を高めて信頼性を高めようとした場合には、焼き付け時の締め付け応力により、セラミック焼結体２２に歪みやクラックが発生しがちであった。
　【００１２】本発明の目的は、上述した従来技術の欠点を解消し、導電ペーストの塗布・焼き付け法により外部電極を形成してなるセラミック電子部品において、焼き付け時の締め付け応力によるセラミック焼結体の歪みやクラックの発生を効果的に抑制することができると共に、緻密であり、信頼性に優れた外部電極を備えたセラミック電子部品及びその製造方法を提供することにある。
　【００１３】
　【課題を解決するための手段】請求項１に記載の発明に係るセラミック電子部品は、セラミック焼結体と、前記セラミック焼結体の外表面に形成された外部電極とを備え、前記外部電極が、金属粉末含有導電ペーストの塗布・焼き付けにより形成されており、かつ前記外部電極が、セラミック焼結体表面に形成されておりかつ平均粒径が５μｍ以上、１５μｍ以下の金属粉末を
含有する導電ペーストを
焼き付け後の
２０〜３０％である
含有する導電ペーストを
焼き付け後の
５％以下である
　【００１４】
　【００１５】請求項
２
空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する
　【００１６】請求項
３
し、空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する外部電極を形成
　【００１７】
　【００１８】
　【発明の実施の形態】以下、図面を参照しつつ、本発明の具体的な実施例を説明することにより、本発明を明らかにする。
　【００１９】図１は、本発明の一実施例に係る積層コンデンサを示す断面図である。積層コンデンサ１は、セラミック焼結体２を用いて構成されている。セラミック焼結体２は、例えばチタン酸バリウム系半導体セラミックスのような誘電体セラミックスにより構成されている。
　【００２０】セラミック焼結体２は直方体状の形状を有する。セラミック焼結体２内には、セラミック層を介して厚み方向に重なり合うように内部電極３〜６が配置されている。内部電極３，５は、セラミック焼結体２の第１の端面２ａに引き出されている。内部電極４，６は、セラミック焼結体２の第２の端面２ｂに引き出されている。
　【００２１】第１の端面２ａを覆うように外部電極７が、第２の端面２ｂを覆うように外部電極８が形成されている。外部電極７，８は、端面２ａ，２ｂだけでなく、セラミック焼結体２の上面２ｃ及び下面２ｄ並びに図示しない一対の側面にも至るように形成されている。
　【００２２】本実施例の特徴は、上記外部電極７，８の構造にある。外部電極７，８は、導電ペーストを塗布し、焼き付けることにより形成されている。もっとも、外部電極７，８は、セラミック焼結体２の表面に第１の層及び第２の層を順に積層してなる積層構造を有する。ここで、第１の層では、平均粒径が相対的に大きな金属粉末９からなり、空孔率が相対的に高くされている。第２の層は、第１の層の外側に形成されており、第１の層に多く含まれている粒径の大きな金属粉末９よりも平均粒径が小さい金属粉末１０からなり、空孔率が第１の層よりも低くされている。
　【００２３】従って、外部電極７，８においては、内側に形成される第１の層が相対的に平均粒径の大きな金属粉末９からなるため、空孔率が相対的に高く構成されているので、第１の層を焼き付ける際に、大きな締め付け応力が発生しない。よって、セラミック焼結体２の歪みやクラックが発生し難い。
　【００２４】他方、第１の層の外側に、上記第２の層が形成されているが、第２の層では、平均粒径が相対的に小さな金属粉末１０からなるため、空孔率が相対的に低くされているので、第２の層は緻密な電極膜として形成される。従って、外部電極７，８上にさらにメッキ膜を形成する場合、メッキ液が内部に侵入し難く、また湿気等が内部に侵入し難い。よって、積層コンデンサ１の信頼性を高めることができる。
　【００２５】すなわち、本実施例の積層コンデンサ１では、外部電極７，８が上記第１の層及び第２の層を積層した２層構造とされており、それによって、内側の第１の層において、焼き付け時の締め付け応力の緩和が図られ、外側の第２の層において、第１の層の緻密性が低い点が補われている。
　【００２６】従って、単に粒径の大きな金属粉末２９と小さな金属粉末３０とをアトランダムに混合してなる導電ペーストを用いた従来の積層コンデンサ２１では、金属粉末の含有割合を高精度に制御したとしても、セラミック焼結体２における歪みやクラックの発生を確実に防止しつつ、緻密な電極膜を形成することが困難であったのに対し、本実施例では、上記第１，第２の層を積層することにより、両者の役割が分担されているため、セラミック焼結体２２の歪み及びクラックの発生の防止と、電極膜の緻密化とを両立することが可能とされている。
　【００２７】上記第１，第２の層を構成するのに用いられる各導電ペーストを、それぞれ第１，第２の導電ペーストとする。この場合、第１の導電ペーストとしては、相対的に平均粒径が大きな金属粉末９の導電ペーストが、第２の導電ペーストとしては、平均粒径が相対的に小さな金属粉末１０の導電ペーストが用いられる。
　【００２８】ここで、粒径が相対的に大きな金属粉末９としては、好ましくは、平均粒径が５μｍ以上、１５μｍ以下の金属粉末が用いられる。平均粒径が５μｍ未満の金属粉末では、締め付け応力の緩和を十分に図れないことがあり、１５μｍを超えると導電膜の緻密性が低下しすぎることがある。
　【００２９】第１の導電ペーストでは、このような平均粒径が５〜１５μｍの金属粉末が配合されているものが好ましい。平均粒径が５μｍ未満の金属粉末の場合には、セラミック焼結体２に対する焼き付け時の締め付け応力の緩和を十分に図れないことがある。ちなみに、第１の導電ペーストにおいて、平均粒径が５〜１５μｍの金属粉末は、全金属粉末中の４０重量％以上、第２の導電ペーストにおいて、平均粒径が５μｍ未満の金属粉末は、全金属粉末中の６０重量％以上とするとよい。
　【００３０】他方、第２の導電ペーストとしては、好ましくは平均粒径５μｍ未満の金属粉末から構成されることが望ましい。平均粒径５μｍ以上の金属粉末の場合には、第２の層の緻密性が十分に高くならないことがある。
　【００３１】上記第１，第２の導電ペーストを用い、焼き付けることにより、第１，第２の層が形成される。この場合、第１の層では、平均粒径が相対的に大きな金属粉末９が用いられているので、空孔率が相対的に高くされる。また、第２の層では、平均粒径が相対的に小さい金属粉末１０が用いられているので、空孔率が相対的に低くされることになる。
　【００３２】上記のように、第１，第２の層を積層してなる外部電極７，８を形成するにあたっては、様々な方法を用いることができる。例えば、粒径が相対的に大きな金属粉末９の第１の導電ペーストをセラミック焼結体２の外表面に付与し、第１の導電ペースト層を形成し、次に、粒径が相対的に小さい金属粉末１０の第２の導電ペースト層を第１の導電ペースト層上に形成し、第１，第２の導電ペースト層を同時に焼き付ける方法が挙げられる。
　【００３３】あるいは、セラミック焼結体２の外表面に、粒径が相対的に大きな金属粉末９の第１の導電ペーストを付与し、第１の導電ペースト層を焼き付けて第１の層を先ず形成し、次に第１の層上に、粒径が相対的に小さい金属粉末１０の第２の導電ペーストを付与し、第２の導電ペースト層を焼き付けることにより第２の層を形成する方法を採用してもよい。
　【００３４】次に、具体的な実験例に基づき、積層コンデンサ１の製造方法を説明すると共に、その効果をより具体的に説明する。まず、複数の内部電極３〜６が配置されたチタン酸バリウム系誘電体セラミックスよりなる３．２×１．６×１．６ｍｍの寸法のセラミック焼結体２を用意した。
　【００３５】上記セラミック焼結体２の一方端面２ａ側から、セラミック焼結体２を第１の層を構成するための第１の導電ペーストに浸漬し、引き上げることにより、第１の導電ペースト層を形成した。同様にして、端面２ｂ側にも第１の導電ペースト層を形成した。
　【００３６】次に、第１の導電ペースト層を乾燥した後に、上記と同様にして、第２の層を構成するための導電ペーストにセラミック焼結体２を浸漬し、引き上げることにより、第１の導電ペースト層上に第２の導電ペースト層を積層した。しかる後、第１，第２の導電ペースト層を８００℃の温度で焼成し、外部電極７，８を形成した。
　【００３７】上記第１，第２の導電ペースト層として、下記の表１に示す試料番号１〜９の各導電ペーストを用い、それぞれ、試料番号１〜９の積層コンデンサを得た。
　【００３８】
　【表１】
　【００３９】なお、各積層コンデンサの外部電極７，８の総厚みは全て２０μｍとなるように、上記導電ペースト層を付与した。この場合、試料番号１〜６では、本発明に従って、第１の導電ペースト層及び第２の導電ペースト層を上記のように積層し、焼成したが、第１，第２の層の厚みは、それぞれ、１５μｍ，５μｍとした。
　【００４０】また、試料番号７〜９では、第２の層を形成しなかった。すなわち、表１に示す各平均粒径のＡｇ粉末含有導電ペーストを塗布し、乾燥した後、焼成し、厚み２０μｍの単一層の外部電極を形成した。
　【００４１】上記のようにして得た試料番号１〜９の各積層コンデンサを、以下の要領で評価した。
（１）空孔率の測定…各積層コンデンサの外部電極７，８を破断し、その空孔率を測定した。空孔率の測定に際し、試料番号１〜６の積層コンデンサについては、内側の第１の層及び外側の第２の層を目視により区別し、それぞれの空孔率を測定した。
　【００４２】（２）サーマル試験…２７５℃の半田に３秒浸漬させ、クラックの発生がないか確認した。
（３）耐湿不良試験…７０℃及び相対湿度９５％の環境の下で、各積層コンデンサに定格電圧（６．３Ｖ）を１０００時間印加し、絶縁抵抗不良が発生しているか否かを評価した。絶縁抵抗不良については、絶縁抵抗値が７．７Ω以下である場合を不良とした。
　【００４３】（４）メッキ液浸漬試験…メッキ液にチップを浸漬させ、ある一定時間経過後にメッキ液浸透による不良がないか確認した。
上記評価結果を、下記の表２に示す。
　【００４４】
　【表２】
　【００４５】表１から明らかなように、第１層の金属粒子の平均粒径が２μｍである試料番号１の積層コンデンサでは、サーマル試験においてクラックが発生し、かつ絶縁抵抗劣化割合が３０％と高かった。
　【００４６】また、平均粒径４μｍのＡｇ粉末を含有する導電ペーストを用いて単一層の外部電極を形成した試料番号７では、空孔率は５％と低く、シール性は良好であったものの、サーマル試験によりクラックが発生した。
　【００４７】さらに、試料番号８，９では、それぞれ、平均粒径が１０μｍ及び３０μｍのＡｇ粉末からなる導電ペーストを用いて単一層の外部電極を形成したためか、メッキ液浸漬試験においてメッキ液が浸透し、かつ耐湿不良試験においても耐湿不良が見られた。
　【００４８】これに対して、試料番号１〜６の積層コンデンサでは、サーマル試験によるクラックがほとんど生じず、絶縁抵抗不良もほとんど見られなかった。また、試料番号１〜３の積層コンデンサでは、メッキ液の浸透による不良も発生しなかった。
　【００４９】従って、相対的に粒径が大きな金属粉末からなり、空孔率が相対的に高い第１の層に、粒径が相対的に小さな金属粉末からなり、空孔率が相対的に低い第２の層を積層して外部電極を構成することにより、焼成時の締め付け応力によるセラミック焼結体の歪みやクラックの発生を効果的に抑制することができると共に、外部電極の緻密化が果たされることがわかる。
　【００５０】また、特に、第１の層の空孔率が２０〜３０％及び第２の層の空孔率が５％以下である試料番号２，３の積層コンデンサでは、より一層耐湿不良及びメッキ液浸透による不良が生じ難く、かつサーマル試験によるクラックの発生も見られなかった。
　【００５１】上記実施例では、セラミック電子部品として積層コンデンサを示したが、本発明は、セラミック焼結体の外表面に外部電極が導電ペーストの塗布・焼き付けにより形成されているセラミック電子部品に一般的に適用することができ、従って、積層バリスタ、積層圧電セラミック部品などの積層セラミック電子部品や、積層型以外のセラミックコンデンサ、セラミック・サーミスタなどのセラミック電子部品に広く用いることができる。
　【００５２】
　【発明の効果】請求項１に記載の発明に係るセラミック電子部品では、外部電極が、第１の層と第２の層とを積層した構造を有し、第１の層が平均粒径が５μｍ以上、１５μｍ以下の金属粉末
を含有する導電ペーストを用いており
焼き付け後の
２０〜３０％と
を含有する導電ペーストを用いており
焼き付け後の
５％以下と
　【００５３】従って、例えば積層コンデンサなどのセラミック電子部品の製造に際し、セラミック焼結体におけるクラックや歪みの発生を防止することができ、かつメッキ液や湿気の侵入等が生じ難い、信頼性に優れたセラミック電子部品を提供することが可能となる。
　【００５４】
　【００５５】
　【００５６】請求項
２
空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する
　【００５７】請求項
３
空孔率が２０〜３０％である第１の層と、第１の層の外側に形成されており、かつ空孔率が５％以下である第２の層とを有する
２
　【００５８】請求項
２，３
【図面の簡単な説明】
　【図１】本発明の一実施例に係る積層コンデンサを示す断面図。
　【図２】従来の積層コンデンサを示す断面図。
　【符号の説明】１…積層コンデンサ
　２…セラミック焼結体
　２ａ，２ｂ…第１，第２の端面
　３〜６…内部電極
　７，８…外部電極
　９…粒径の大きな金属粉末
　１０…粒径の小さい金属粉末