【事件の表示】
　特許第３３４７５５０号「画像処理装置及び方法」の請求項１ないし５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第３３４７５５０号の請求項１ないし５に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３３４７５５０号の請求項１ないし５に係る発明についての出願は、平成７年１０月１２日に特許出願され、平成１４年９月６日にその発明について特許権の設定登録がなされ、その後、その特許について、異議申立人小湊　勇次により特許異議の申立てがなされたものである。
　
２．特許異議の申立ての理由の概要
　特許異議申立人小湊　勇次は、証拠として甲第１号証（特開平６−１２１１１６号公報）、甲第２号証（特開平３−６４１６５号公報）を提出し、本件請求項１ないし５に係る発明は、特許法第２９条第２項の規定に違反してなされたものであるから、特許を取り消すべき旨主張している。
　
３．本件発明
　特許第３３４７５５０号の請求項１ないし５に係る発明は、特許明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし５に記載された事項により特定される次のとおりのものである。
「【請求項１】　ライン毎に画像データを入力し、ライン間引き率に応じ、そのラインが有効か否かを示す識別信号とともに画像データを出力する変倍ユニットと、
　前記変倍ユニットから出力された画像データを格納するメモリを備え、前記メモリに格納された画像データに所定の処理を施す処理ユニットとを有し、
　前記処理ユニットは、前記変倍ユニットから出力された画像データの中で、前記識別信号により有効とされたラインの画像データを前記メモリに書き込み、前記識別信号により無効とされたラインの画像データを前記メモリに書き込まないことで、前記ライン間引き率に基づき間引処理された画像データを前記メモリ上に生成し、前記生成された画像データに対して前記所定の処理を施すことを特徴とする画像処理装置。
【請求項２】　前記処理ユニットは取込んだ複数ライン分の画像データを記
憶するラインメモリを有することを特徴とする請求項１に記載の画像処理装置。
【請求項３】　前記処理ユニットは前記ラインメモリに記憶された複数ライ
ン分の画像データに対してフィルタ処理を行なうことを特徴とする請求項２に記載の画像処理装置。
【請求項４】　前記変倍ユニットは変倍率に応じて、そのラインが有効か否
かを示す識別信号を出力することを特徴とする請求項１に記載の画像処理装置。
【請求項５】　変倍ユニットとその後段の処理ユニットにおける画像処理方
法であって、
　前記変倍ユニットにおいて、ライン毎に画像データを入力し、ライン間引き率に応じ、そのラインが有効か否かを示す識別信号とともに画像データを出力する出力ステップと、
　前記処理ユニットにおいて、前記変倍ユニットから出力された画像データをメモリに格納し、前記メモリに格納された画像データに所定の処理を施す処理ステップとを有し、
　前記処理ステップは、前記変倍ユニットから出力された画像データの中で、前記識別信号により有効とされたラインの画像データを前記メモリに書き込み、前記識別信号により無効とされたラインの画像データを前記メモリに書き込まないことで、前記ライン間引き率に基づき間引処理された画像データを前記メモリ上に生成し、前記生成された画像データに対して前記所定の処理を施すことを特徴とする画像処理方法。」
　
４．甲各号証に記載された発明
（１）甲第１号証（特開平６−１２１１１６号公報）には、図面とともに以下の事項が記載されている。
　ア．「【００６９】ページメモリ１１１は、およそＡ４サイズの１色分の容量を有するメモリである。このメモリ１１１のアドレスとして、主走査アドレスカウンタ１０４からの１ライン内の画素識別カウント出力Ｈ−ＡＤＲをアドレスの下位として供給し、副走査アドレスカウンタ１１５からのラインカウント出力Ｖ−ＡＤＲをアドレスの上位として供給する。副走査アドレスカウンタ１１５は、転写ドラム２７近傍に配置されたフォトセンサ１５０からのページ開始信号ＩＴＯＰ信号により初期化され、ページ内でのラインカウント出力Ｖ−ＡＤＲを発生する。
【００７０】このようにメモリ１１１のアドレスは、ページ単位の画像読み取り、画像記録に同期して発生される。
【００７１】そして、このメモリ１１１への書き込みと読み出しの動作の切り替えは、ＣＰＵ１１６からのポート出力信号ＭＷＲによって行われる。ＭＷＲがレベルＨの場合はメモリへの書き込みとなり、レベルＬの場合は読み出しとなる。」（第７頁左欄第４〜２２行）
　イ．「【００７３】縮小回路１３２は、その詳細を図７（ａ）に示す。フリップフロップ３１０は、ＢＤ信号に同期してＤＡＴＡＶＡＬ信号を出力し、ＩＴＯＰ信号でクリアされる。ＸＯＲゲート３１１は、ＣＰＵ１１６からのＲＥＤＳＥＴ信号がレベルＬのときは、フリップフロップ３１０のＤＡＴＡＶＡＬ信号は常にレベルＨとなり、ＲＥＤＳＥＴがレベルＨのときは、ＤＡＴＡＶＡＬはＢＤ信号に同期して、Ｌ→Ｈ→Ｌ→Ｈ……となる。上記ＤＡＴＡＶＡＬ信号は、ＡＮＤゲート１３４によりＭＷＲ信号を制御し、ＡＮＤゲート１３６により副走査アドレスカウンタ１１５のＣＬＫ信号を制御する。」（第７頁左欄第３５〜４５行）
　ウ．「【００９５】次に、上記Ｓ５１１が選択されたとき、すなわち、原稿が白黒またはカラーで倍率が２５％から５０％のとき、光学系駆動モータ速度ＭＭＳは、
ＭＭＳ＝ＣＭＳ×５０／ＭＵＬ
となり、例えば複写倍率２６％のとき、等倍時の約１９２．３％の速度でモータを駆動することになる。これは光学系により副走査方向の変倍を行った場合の複写倍率５２％に相当する。また、ＣＰＵ１１６よりＲＥＤＳＥＴ信号をレベルＨ、ＭＡＧＳＥＴ信号をレベルＬに設定する。
【００９６】また、操作部５１から入力された倍率に応じて書き込みクロック１６６の周波数を設定する。
【００９７】ＲＥＤＳＥＴ信号をレベルＨにすることにより、メモリ１１１への画像記憶時にＤＡＴＡＶＡＬ信号がＢＤ信号に同期して、レベルＨとレベルＬを交互に繰り返す。ＤＡＴＡＶＡＬ信号がレベルＬのときは、副走査アドレスカウンタ１１５のカウントアップを一時止めるとともに、ＭＷＲ信号をレベルＬにしてメモリ１１１への画像記憶を止める。このようにして１ラインおきに画像をメモリに記録することにより、メモリ１１１内で副走査方向の５０％の縮小を実現している。つまり、光学系で５２％縮小およびメモリ１１１で５０％縮小で合わせて副走査方向の２６％の縮小を可能としている。」（第８頁右欄第２２〜４４行）
　エ．「【０１２５】また、この第３実施例における縮小回路１３２を図１２（ａ）に示す。
【０１２６】カウンタ８０１は、２ビットのダウンカウンタであり、ＢＤ信号に同期してダウンカウントを行い、ＩＴＯＰ信号で初期化される。このカウンタ８０１には、ＣＰＵ１１６よりロード値として２ビットのＲＥＤＳＥＴ信号が入力される。また、出力のＲＣ（リップルキャリー）信号は、ＤＡＴＡＶＡＬ信号としてＡＮＤゲート１３４によりＷＥ信号を制御し、また、ＡＮＤゲート１３６により副走査アドレスカウンタ１１５へのＣＬＫ信号を制御する。例えばＲＥＤＳＥＴ信号を０に設定すると、ＤＡＴＡＶＡＬ信号は常にレベルＨとなり、ＲＥＤＳＥＴ信号を３にすると、ＤＡＴＡＶＡＬ信号をＢＤ信号に同期して、Ｌ→Ｌ→Ｌ→Ｈ→Ｌ→Ｌ→Ｌ→Ｈ……のように、４回に１回レベルＨになる。」（第１０頁右欄第１８〜３２行）
　オ．「【０１４０】次に、上記Ｓ９１１が選択されたとき、光学系駆動モータ１５の速度ＭＭＳは、
ＭＭＳ＝ＣＭＳ×２５／ＭＵＬ
となり、例えば複写倍率１６％のとき、等倍時の約１５６．２５％の速度でモータを駆動することになる。これは光学系で副走査方向の複写倍率６４％の変倍を行うことを意味する。また、倍率に応じて書き込みクロック１６６の周波数を設定する。また、ＣＰＵ１１６よりＲＥＤＳＥＴ信号をレベル３、ＭＡＧＳＥＴ信号をレベル０に設定する。
【０１４１】ＲＥＤＳＥＴ信号をレベル３にすることにより、メモリ１１１への画像記憶時にＤＡＴＡＶＡＬ信号がＢＤ信号に同期して、レベルＨをレベルＬの４回に１回出力する。ＤＡＴＡＶＡＬ信号がレベルＬのときは、副走査アドレスカウンタ１１５のカウントアップを一時止めるとともに、ＭＷＲ信号をレベルＬにしてメモリ１１１への画像記憶を止める。このようにして４ラインに１ラインずつ画像をメモリ１１１に記憶することにより、メモリ１１１内で副走査方向の２５％の縮小を実現している。つまり、光学系で６４％縮小およびメモリ１１１で２５％縮小で合わせて副走査方向の１６％の縮小を可能としている。」（第１１頁右欄第１９〜４０行）
　
（２）甲第２号証（特開平３−６４１６５号公報）には、図面とともに以下の事項が記載されている。
　ア．「第１図は実施例の画像処理装置のブロック構成図である。図において、３０１はＣＰＵであり、画像処理装置の主制御を行う。即ち、まずＩ／Ｏコントローラ３１１を介して操作部３１２からの指定読取倍率ｍ％を入力し、該倍率ｍ％に応じて（１）式により副走査速度Ｖを求める。そして、Ｉ／Ｏコントローラ３１１及びモータドライバ３１３を介して速度Ｖによるモータ３１４の副走査制御を行う。また、ＣＰＵ３０１は入力した指定倍率ｍ％に応じてＲＯＭテーブル３１６から各種制御パラメータを読み出し、以下の主走査変倍処理回路に提供する。
　　　　・・・（中略）・・・変倍部３０７はＥＤＧデータ及び多値画像データの対をＲＡＭ３０９及び３１０に対して交互に書き込みと読み出しを行い、アドレスコントローラ３０２の制御と共に後述の主走査変倍処理も行う。フィルタ３１０は変倍処理した画像データのフィルタ処理を行い、その出力はレーザドライバ２３６に入力されて、出力画像３１５を得る。」（第３頁下右欄第１３行〜第４頁上右欄第９行）
　イ．「第３図は実施例の変倍部３０７のブロック構成図である。・・・（中略）・・・
　また、画像の縮小又は等倍指定時には、ＣＣＤ２１１で読取った画像データは、縮小倍率ｍ％に応じて間引きされ、併せて補間器４０４でデータ補間され、セレクタ４０８を介して、奇数ライン時にはＲＡＭ３０９に、また偶数ライン時にはＲＡＭ３１０に、夫々書き込まれる。」（第４頁上右欄第１０行〜第５頁上右欄第７行）
　ウ．「第７図は実施例のフィルタ回路３１０のブロック構成図である。図において、９０１，９０２は８ビットのファーストイン・ファーストアウト・メモリ（ＦＩＦＯ）であり、夫々入力の多値画像データに対して１ライン分の遅延を与える。これらは直列に接続しているから、結果として３ライン分の並列データが得られる。・・・（中略）・・・もしＥＤＧデータ＝０なら多値画像データはエッジ部分でないのでスムージング演算出力Ｓ０側を選択出力し、ＥＤＧデータ=１なら多値画像データはエッジ部分なのでエッジ強調演算出力Ｅ０側を選択出力する。」（第７頁上右欄第８行〜第８頁上左欄第４行）
　
５．対比・判断
（１）本件請求項１、５に係る発明について
　本件請求項１、５に係る発明と甲第１号証及び甲第２号証に記載された発明とを対比すると、
　甲各号証に記載された発明は、本件請求項１、５に係る発明を特定する事項である、変倍ユニットの後段の
処理ユニットに「メモリ」を備え、
　そして、本件請求項１、５に係る発明は、上記事項によって、「画像の変倍や解像度変換に適応した画像処理が実行可能となり、画像処理を良好なものとできる。」という効果が得られ、さらに、全体のメモリ量の増加を抑制することができるという作用効果を奏するものと認められる。
　したがって、本件請求項１、５に係る発明は、上記甲各号証に記載された発明から当業者が容易に発明をすることができたものとすることはできない。
　
（２）本件請求項２ないし４に係る発明について
　本件請求項２ないし４に係る発明は、請求項１に係る発明をさらに限定したものであるから、上記請求項１に係る発明についての判断と同様の理由により、上記甲各号証に記載された発明から当業者が容易に発明をすることができたものではない。
　
６．むすび
　以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件請求項１ないし５に係る発明の特許を取り消すことはできない。
　また、他に本件請求項１ないし５に係る発明の特許を取り消すべき理由を発見しない。
　したがって、本件請求項１ないし５に係る発明についての特許は拒絶の査定をしなければならない特許出願に対してされたものと認めない。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、結論のとおり決定する。
【異議決定日】
平成１５年１０月３０日（２００３．１０．３０）