(57)【特許請求の範囲】
【請求項１】
基準電圧信号と撮像信号を時分割に多重して生成した撮像出力を伝送する撮像装置において、
前記撮像信号をサンプルホールドする第１のサンプルホールド回路と、
前記基準電圧信号をサンプルホールドする第２のサンプルホールド回路と、
前記第１のサンプルホールド回路から入力される前記撮像信号と前記第２のサンプルホールド回路から入力される前記基準電圧信号との一方を切換え選択して前記撮像出力として出力する出力選択部と、
前記出力選択部の切換え選択のタイミングを制御するタイミング制御部と、
を備え、
前記タイミング制御部は、１画素の前記撮像信号の伝送に要する１画素伝送期間において前記基準電圧信号を伝送すると共に、複数画素の前記撮像信号の伝送毎に前記基準電圧信号を１回伝送するように、前記切換え選択のタイミングを決定する
ことを特徴とする撮像装置。
【請求項２】
前記撮像信号の生成に用いる電源電圧を利用して前記基準電圧信号を生成する基準電圧生成部
を具備したことを特徴とする請求項１に記載の撮像装置。
【請求項３】
画素を構成する光電変換素子が複数配列されて構成され、複数の前記光電変換素子により得られた画素信号を共通の信号線を介して時分割に転送する単位画素がマトリクス状に配置された受光部と、
走査信号を発生して前記単位画素に含まれる各画素から画素信号を読み出して前記第１のサンプルホールド回路に撮像信号として供給する垂直及び水平走査部と
を具備したことを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記垂直及び水平走査部によって読み出された前記画素信号に含まれるノイズを除去して前記撮像信号を得るノイズ除去部
を具備したことを特徴とする請求項３に記載の撮像装置。
【請求項５】
請求項１に記載の撮像装置を有する内視鏡と、
前記撮像装置から出力された前記撮像出力を伝送する伝送ケーブルと、
前記伝送ケーブルを介して伝送された前記撮像出力に含まれる前記基準電圧信号と前記撮像信号とに基づいて、前記撮像信号に含まれる同相ノイズを除去する信号処理部と、
前記信号処理部によってノイズが除去された撮像信号に対する信号処理によって観察画像を生成するプロセッサと
を具備したことを特徴とする内視鏡システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高解像度の撮像素子を採用した撮像装置及び内視鏡システムに関する。
【背景技術】
【０００２】
従来、撮像素子として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のイメージセンサ（以下、ＣＭＯＳセンサという）を採用した撮像装置が普及している。ＣＭＯＳセンサを用いた撮像装置においては、トランジスタのばらつきに応じて発生する固定パターンノイズと画素のリセットに際して生じるリセットノイズを除去するためのノイズ除去回路を備えている。ノイズ除去回路は、ノイズ成分の読み出しとノイズ成分を含む信号成分の読み出しの２回の読み出しを行い、読み出した信号同士の差分によってノイズ成分を除去する相関２重サンプリング処理を行う。【０００３】
このような撮像装置を内蔵し、医療分野等における診断や処置具を用いた治療等に利用される内視鏡が広く用いられている。内視鏡システムでは、ＣＭＯＳイメージセンサ等の撮像素子を内視鏡挿入部の先端に設け、イメージセンサを用いて撮像した観察像をビデオプロセッサによってテレビモニタに映出することが可能である。【０００４】
このような内視鏡システムでは、挿入部先端に配置したイメージセンサからの撮像信号を、比較的長いケーブルによってビデオプロセッサに伝送する必要がある。しかも、内視鏡においては、折り曲げやすく管腔内への挿入を容易にするためにケーブルの細径化を図る必要があり、伝送損失の点で不利である。このため、イメージセンサ出力のノイズが除去されていたとしても、伝送途中において撮像信号にノイズが混入する可能性が極めて高く、観察画像の画質が劣化することがある。【０００５】
そこで、日本国特許第５５９６８８８号公報においては、このような伝送途中におけるノイズや撮像部を駆動するための電源電圧の変動によるノイズ等を除去するために、基準電圧信号と各画素の撮像信号とを時分割で伝送する撮像装置が提案されている。日本国特許第５５９６８８８号公報の技術を用いることで、伝送された信号からノイズ成分を除去した撮像信号を取得することが可能である。【０００６】
しかしながら、近年、内視鏡システムにおいては高画質化が図られるようになり、撮像素子の画素数が増大すると共に、高フレームレート化する傾向にある。このため撮像素子からの信号出力の伝送量が増大し、特に、基準電圧信号と撮像信号との時分割伝送方式を採用した場合には、伝送量の増大が著しいという問題がある。【０００７】
本発明は、基準電圧信号と撮像信号との時分割伝送方式を採用した場合における伝送量の増大を抑制しながら、ノイズの除去を可能にして高画質化することができる撮像装置及び内視鏡システムを提供することを目的とする。
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明の一態様による撮像装置は、基準電圧信号と撮像信号を時分割に多重して生成した撮像出力を伝送する撮像装置において、前記撮像信号をサンプルホールドする第１のサンプルホールド回路と、前記基準電圧信号をサンプルホールドする第２のサンプルホールド回路と、前記第１のサンプルホールド回路から入力される前記撮像信号と前記第２のサンプルホールド回路から入力される前記基準電圧信号との一方を切換え選択して前記撮像出力として出力する出力選択部と、前記出力選択部の切換え選択のタイミングを制御するタイミング制御部と、備え、前記タイミング制御部は、１画素の前記撮像信号の伝送に要する１画素伝送期間において前記基準電圧信号を伝送すると共に、複数画素の前記撮像信号の伝送毎に前記基準電圧信号を１回伝送するように、前記切換え選択のタイミングを決定する。
【０００９】
また、本発明の一態様による内視鏡システムは、請求項１に記載の撮像装置を有する内視鏡と、前記撮像装置から出力された前記撮像出力を伝送する伝送ケーブルと、前記伝送ケーブルを介して伝送された前記撮像出力に含まれる前記基準電圧信号と前記撮像信号とに基づいて、前記撮像信号に含まれる同相ノイズを除去する信号処理部と、前記信号処理部によってノイズが除去された撮像信号に対する信号処理によって観察画像を生成するプロセッサとを具備する。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施の形態に係る撮像装置を示すブロック図。
【図２】図１の撮像装置が内蔵された内視鏡を含む内視鏡システムの一例を示す説明図。
【図３】内視鏡システムの要部の機能を表すブロック図。
【図４】撮像装置の主要部の構成を具体的に示す回路図。
【図５】図４中の基準電圧生成部２４６の具体的な構成の一例を示す回路図。
【図６】実施の形態における動作を説明するためのタイミングチャート。
【図７】撮像部２０から出力される撮像出力を示す波形図。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施の形態について詳細に説明する。【００１２】
図１は本発明の一実施の形態に係る撮像装置を示すブロック図である。また、図２は図１の撮像装置が内蔵された内視鏡を含む内視鏡システムの一例を示す説明図である。また、図３は内視鏡システムの要部の機能を表すブロック図である。また、図４は撮像装置の主要部の構成を具体的に示す回路図である。本実施の形態は、撮像信号の伝送に際して、基準電圧信号と撮像信号とを時分割で伝送する方式を採用する。この場合において、本実施の形態は、基準電圧信号の平均的な伝送周期を各画素の撮像信号の平均的な伝送周期よりも長くすることで、伝送量を削減するものである。【００１３】
先ず、図２を参照して内視鏡システムの構成について説明する。図２において、内視鏡システム１は、内視鏡２、プロセッサ６、表示装置７及び光源装置８を備える。内視鏡２は、管腔内等に挿入可能な細長の挿入部３ａを有しており、挿入部３ａの先端部２０ａにはＣＭＯＳセンサ等により構成された撮像部２０が配設されている。内視鏡２の挿入部３ａの基端側には操作部３ｂが設けられ、操作部３ｂからは伝送ケーブル４が延出されている。伝送ケーブル４は、延出端部に光源用コネクタ及び光源用コネクタの側部から延出した電気ケーブルにより構成されるコネクタ部５を備える。伝送ケーブル４は、光源用コネクタを介して光源装置８に着脱自在に接続されると共に、電気ケーブルを介してプロセッサ６に着脱自在に接続される。撮像部２０とプロセッサ６との間では、伝送ケーブル４及びコネクタ部５を介して信号の伝送が行われるようになっている。【００１４】
光源装置８は、照明光を出射する。この照明光は、コネクタ部５、伝送ケーブル４及び内視鏡２の挿入部３ａ内に挿通された光ファイバを介して先端部２０ａに導かれ、先端部２０ａに設けられた図示しない照明窓から被写体に照射される。照明光の照射による被写体からの戻り光は撮像部２０の撮像面に入射する。撮像部２０は、入射した被写体光学像を光電変換し、蓄積した電荷に基づく撮像信号を含む撮像出力を出力する。【００１５】
撮像出力は、伝送ケーブル４及びコネクタ部５を介してプロセッサ６に伝送される。プロセッサ６は、入力された撮像出力に対する信号処理によって、被写体の観察画像（内視鏡画像）を生成して表示装置７に出力する。こうして、表示装置７の表示画面上に、被写体観察画像が表示される。【００１６】
図３を参照して、内視鏡システム１の各構成について更に説明する。【００１７】
プロセッサ６は電源部６１を有している。電源部６１は、各部を駆動する電力を発生し、コネクタ部５、伝送ケーブル４及び挿入部３ａ内に挿通された２本の電源線により電源電圧及びグラウンド（ＧＮＤ）電圧を伝送する。撮像部２０には、２本の電源線相互間に、電源電圧安定用のコンデンサＣ１が設けられている。撮像部２０は第１チップ２１及び第２チップ２２が設けられており、これらのチップ２１，２２には２本の電源線によって電力が供給される。【００１８】
コネクタ部５には撮像信号処理部５２が設けられている。撮像信号処理部５２は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）により構成することができ、内視鏡２の各構成部の動作の基準となる基準クロック信号及び同期信号を生成する。これらの基準クロック信号及び同期信号は、伝送ケーブル４を介して撮像部２０に伝送される。【００１９】
撮像部２０の第１チップ２１は、受光部２３を有する。受光部２３は、マトリクス状に画素が配列されて構成される。受光部２３は、後述するように、水平に配線された複数の行選択線と垂直に配線された複数の垂直転送線との交差に対応して画素が構成される。受光部２３の各画素に被写体光学像に応じた電荷が蓄積されるようになっている。各画素は蓄積した電荷に応じた画素値の画素信号（撮像信号）を出力する。【００２０】
タイミング信号発生部２５は、基準クロック信号及び同期信号が与えられて、各画素信号の読み出しのためのタイミング信号を生成して出力部２４に供給する。出力部２４は、タイミング信号に基づいて各画素から画素信号を読み出す。本実施の形態においては、出力部２４は、後述するように、読み出した画素信号と基準電圧信号とを時分割に多重して、撮像出力として出力する。【００２１】
撮像部２０の第２チップ２２は、第１チップ２１の出力部２４から撮像出力が与えられ、撮像出力の交流成分のみをプロセッサ６へ送信する機能を有するバッファ２７を含む。撮像部２０は、バッファ２７からの撮像出力を伝送ケーブル４を介してコネクタ部５に供給する。【００２２】
コネクタ部５には、アナログ・フロント・エンド（ＡＦＥ）部５１が構成されている。ＡＦＥ部５１は、入力された撮像出力に対して相関二重サンプリング処理を施してノイズを除去する。即ち、ＡＦＥ部５１は、撮像出力に含まれる撮像信号成分と基準電圧信号成分との差分処理によって、撮像出力からノイズを除去した撮像信号を取り出す。ＡＦＥ部５１は、ノイズを除去した撮像信号を増幅した後、アナログ／デジタル変換処理によってデジタル信号に変換して出力する。このデジタル撮像信号は、撮像信号処理部５２に供給される。撮像信号処理部５２は、ノイズ除去等の信号処理が施されたデジタル撮像信号に対して、後段の回路に伝送するための各種信号処理を行って、映像信号を出力する。【００２３】
撮像信号処理部５２からのデジタル映像信号は、電気ケーブルを介してプロセッサ６の画像信号処理部６２に供給される。画像信号処理部６２は、入力された映像信号に対して、色信号を生成する色信号処理、ガンマ補正処理、電子ズーム処理、ホワイトバランス（Ｗ／Ｂ）処理等の各種信号処理を施し、表示装置７に適した表示形式に変換して表示装置７に出力する。こうして、表示装置７の表示画面上において、撮像部２０によって撮像された被写体画像（観察画像）が表示される。【００２４】
次に、図１を参照して図３の第１チップ２１に搭載された出力部２４の構成を更に説明する。【００２５】
タイミング信号発生部２５は、ヒステリシス回路２５ａ及びタイミング生成部２５ｂにより構成される。ヒステリシス回路２５ａは、伝送ケーブル４により長距離伝送された基準クロック信号及び同期信号の波形整形を行う。ヒステリシス回路２５ａで波形整形された基準クロック信号及び同期信号は、タイミング生成部２５ｂに供給される。【００２６】
タイミング生成部２５ｂは、波形整形された基準クロック信号及び同期信号に基づいて、出力部２４を駆動する各種駆動信号（φＴａ、φＴｂ、φＲ、φＸ、φＶＣＬ、φＨＣＬＲ、φＨＣＬＫ、φＭＵＸＳＥＬ、φＭＨＳＥＬ１、φＭＨＳＥＬ２）（図４参照）を生成する。タイミング生成部２５ｂは、駆動信号φＴａ、φＴｂ、φＲ、φＸを垂直走査部２４１に与え、駆動信号φＶＣＬ、φＨＣＬＲ、φＨＣＬＫを水平走査部２４５に与え、駆動信号φＭＵＸＳＥＬをマルチプレクサ（ＭＵＸ）２４８に与え、駆動信号φＭＨＳＥＬ１をサンプルホールド回路２４７に与え、駆動信号φＭＨＳＥＬ２を基準電圧生成部２４６に与える。【００２７】
垂直走査部２４１は、タイミング生成部２５ｂから供給される駆動信号（φＴ、φＲ、φＸ）に基づいて、受光部２３の各画素を行毎に駆動する。また、水平走査部２４５は、タイミング生成部２５ｂから供給される駆動信号（φＶＣＬ、φＨＣＬＲ、φＨＣＬＫ）に基づいて、受光部２３の各画素を駆動する。【００２８】
基準電圧生成部２４６は、サンプリングパルスφＭＨＳＥＬ２に基づいて基準電圧をサンプリングして、クランプ電圧Ｖｃｌｐを発生してノイズ除去部２４３に与えると共に、電圧Ｖｒｅｆの基準電圧信号を発生してＭＵＸ２４８に与える。【００２９】
受光部２３の各画素は、定電流源２４２によって駆動されて、画素信号をノイズ除去部２４３に出力する。ノイズ除去部２４３は、後述するように、クランプ電圧Ｖｃｌｐを用いて、各画素信号から固定パターンノイズ及びリセットノイズを除去する。列ソースフォロワバッファ２４４は、水平走査部２４５により駆動されて、ノイズ除去部２４３によってノイズが除去された画素信号をサンプルホールド回路２４７に出力する。第１のサンプルホールド回路としてのサンプルホールド回路２４７は、サンプリングパルスφＭＨＳＥＬ１に基づいて画素信号をサンプリングしてＭＵＸ２４８に出力する。【００３０】
出力選択部としてのＭＵＸ２４８には、サンプルホールド回路２４７から画素信号が供給され、基準電圧生成部２４６から基準電圧信号が供給され、選択信号φＭＵＸＳＥＬに基づいて、２入力をそれぞれ所定のタイミングで選択してバッファ２４９に出力する。本実施の形態においては、ＭＵＸ２４８は、画素信号の平均的な選択周期に比べて基準電圧信号の平均的な選択周期が長くなるように、２入力の選択を行う。例えば、ＭＵＸ２４８は、複数の画素信号毎に１画素信号の伝送に要する期間（以下、１画素伝送期間という）の基準電圧信号を選択する。これにより、本実施の形態においては、１画素の画素信号と１画素伝送期間の基準電圧信号とを交互に選択して伝送する場合に比して、伝送レートを向上させることが可能である。【００３１】
バッファ２４９は、入力された撮像出力を増幅して第２チップ２２に供給する。【００３２】
次に、図４を参照して撮像部２０を更に説明する。【００３３】
図４において、受光部２３は、複数の行選択線２４０ａと複数の垂直転送線２３９との各交点及び複数の行選択線２４０ｂと複数の垂直転送線２３９との各交点に対応して各画素が設けられている。光電変換素子（フォトダイオード）２３１は、受光部２３の奇数列の画素２３０ａに対応し、光電変換素子（フォトダイオード）２３２は、受光部２３の偶数列の画素２３０ｂに対応する。光電変換素子２３１，２３２は、それぞれ各画素２３０ａ，２３０ｂの受光領域に受光された光に応じた電荷を蓄積する。【００３４】
本実施の形態においては、奇数列の画素２３０ａと偶数列の画素２３０ｂとによって単位画素（単位セル）２３０を構成し、１つの単位画素２３０を、共通の垂直転送線２３９、共通のトランジスタ２３６〜２３８、共通のフローティングデュフュージョン（ＦＤ）２３３によって駆動する、所謂２画共有に対応した例を示している。これにより、受光部２３の水平方向の画素数に比べて受光部２３のサイズを小さくすることが可能である。各単位画素２３０の構成は相互に同一である。【００３５】
即ち、図４の例は、１つの光電変換素子２３１又は２３２によって１画素を構成し、複数の画素のＦＤ２３３等を共通化して相互に同一構成の単位画素２３０を構成し、この単位画素２３０をマトリクス状に配列して受光部２３を構成する複数画素共有センサの例を示している。図４の例では、受光部２３は、ｍ列（ｍは自然数）の単位画素２３０に対応する２ｍ列の画素を有する。図４では単位画素２３０を２画素で構成した例を示しているが、３画素以上で構成してもよい。【００３６】
垂直走査部２４１は、タイミング生成部２５ｂから供給される駆動信号（φＴ、φＲ、φＸ）に基づいて、第Ｎ（Ｎ＝０，１，２，…）行の画素を駆動する行選択パルスφＴａ＜Ｎ＞、行選択パルスφＴｂ＜Ｎ＞、リセットパルスφＲ＜Ｎ＞及び出力パルスφＸ＜Ｎ＞を生成する。【００３７】
各単位画素２３０は画素２３０ａ，２３０ｂに１つの共有のＦＤ２３３を有しており、奇数列の画素２３０ａの光電変換素子２３１からＦＤ２３３への電荷の転送路上にはトランジスタ２３４のドレイン・ソース路が設けられている。また、偶数列の画素２３０ａの光電変換素子２３２からＦＤ２３３への電荷の転送路上にはトランジスタ２３５のドレイン・ソース路が設けられている。【００３８】
トランジスタ２３４には、ゲートに、垂直走査部２４１から第Ｎ行の画素を選択する行選択パルスφＴａ＜Ｎ＞が行選択線２４０ａを介して与えられる。また、トランジスタ２３５には、ゲートに、垂直走査部２４１から第Ｎ行の画素を選択する行選択パルスφＴｂ＜Ｎ＞が行選択線２４０ｂを介して与えられる。【００３９】
トランジスタ２３４がオンとなることによって、光電変換素子２３１に蓄積された電荷はＦＤ２３３に転送されて蓄積され、トランジスタ２３５がオンとなることによって、光電変換素子２３２に蓄積された電荷はＦＤ２３３に転送されて蓄積される。ＦＤ２３３は蓄積された電荷に応じた電圧信号を発生することができる。【００４０】
ＦＤ２３３はトランジスタ２３６のドレイン・ソース路を介して電源端子ＶＤＤに接続されている。トランジスタ２３６は、ゲートに、垂直走査部２４１から第Ｎ行の画素をリセットするためのリセットパルスφＲ＜Ｎ＞が供給される。トランジスタ２３６がオンとなることで、ＦＤＤ２３は所定電位にリセットされるようになっている。【００４１】
電源端子ＶＤＤと各垂直転送線２３９との間には、トランジスタ２３７のドレイン・ソース路及びトランジスタ２３８のドレイン・ソース路が直列接続されている。トランジスタ２３７のゲートには、ＦＤ２３３に蓄積された電荷に応じた電圧が供給される。トランジスタ２３７はソースフォロワを構成し、ＦＤ２３３に生じた電圧をトランジスタ２３８のドレインに供給する。トランジスタ２３８は、ゲートに、垂直走査部２４１から第Ｎ行の画素の画素信号を転送する出力パルスφＸ＜Ｎ＞が供給される。トランジスタ２３８がオンとなることで、ＦＤＤ２３３に蓄積された電荷に応じた電圧、即ち画素信号が垂直転送線２３９に転送される。なお、後述するように、垂直転送線２３９にはリセット時及び非リセット時の画素信号が転送されるようになっている。【００４２】
各垂直転送線２３９は、定電流源であるトランジスタ２４２のドレイン・ソース路を介してグラウンド端子に接続される。トランジスタ２４２はゲートにバイアス電圧Ｖｂｉａｓ１が印加されて定電流源として機能する。各画素はトランジスタ２４２によって定電流駆動され、トランジスタ２３８がオンとなることによって、画素信号が垂直転送線２３９に読み出される。【００４３】
各垂直転送線２３９は、各ノイズ除去部２４３及び各列ソースフォロワバッファ２４４を介して、水平転送線２５８に接続される。列ソースフォロワバッファ２４４は、水平走査部２４５に制御されて、各垂直転送線２３９からの画素信号を水平転送線２５８に転送するようになっている。【００４４】
水平走査部２４５は、タイミング生成部２５ｂから供給される駆動信号（φＨＣＬＫ）に基づき、受光部２３の第Ｍ列＜Ｍ＞（Ｍ＝０，１，２，…，ｍ−１）の単位画素２３０からの画素信号を選択するための列選択パルスφＨＣＬＫ＜Ｍ＞を発生する。なお、各列選択パルスφＨＣＬＫ＜Ｍ＞によって、それぞれ単位画素２３０に含まれる２つの画素２３０ａ，２３０ｂからの画素信号を選択することができる。【００４５】
ノイズ除去部２４３は、転送容量（ＡＣ結合コンデンサ）２５２と、クランプ用のトランジスタ２５３と、を含む。転送容量２５２は、一端が垂直転送線２３９に接続され、他端はトランジスタ２５３のソースに接続される。トランジスタ２５３は、ドレインに基準電圧生成部２４６からクランプ電圧Ｖｃｌｐが供給され、ゲートにタイミング生成部２５ｂからクランプパルスφＶＣＬが供給される。トランジスタ２５３はクランプパルスφＶＣＬによってオンとなり、クランプ電圧Ｖｃｌｐを転送容量２５２の他端に印加する。【００４６】
後述するように、垂直転送線２３９にリセット時の画素信号が供給される場合には、トランジスタ２５３はオンであり、転送容量２５２の他端をクランプ電圧Ｖｃｌｐにクランプする。【００４７】
非リセット時には、トランジスタ２５３はオフである。この状態で、非リセット時の画素信号が垂直転送線２３９に転送されると、転送容量２５２の他端には、リセット時のノイズ成分が除去された画素信号が得られる。こうして、ノイズ除去部２４３は、リセット時のノイズを除去した画素信号を出力することができる。【００４８】
ノイズ除去部２４３は、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量（ＡＣ結合コンデンサ）２５２の容量は、トランジスタ２４４ａの入力容量に対して十分な容量を有していればよい。加えて、ノイズ除去部２４３は、サンプリング容量の無い分、第１チップ２１における占有面積を小さくすることができる。【００４９】
列ソースフォロワバッファ２４４は、トランジスタ２４４ａ，２４４ｂにより構成されており、電源端子と水平転送線２５８との間には、トランジスタ２４４ａのドレイン・ソース路及びトランジスタ２４４ｂのドレイン・ソース路が接続される。転送容量２５２の他端はトランジスタ２４４ａのゲートに接続されており、ソースフォロワを構成するトランジスタ２４４ａは、ゲートに供給された画素信号をトランジスタ２４４ｂのドレインに供給する。【００５０】
トランジスタ２４４ｂのゲートには、水平走査部２４５から列選択パルスφＨＣＬＫ＜Ｍ＞が供給されており、トランジスタ２４４ｂがオンとなることで、画素２３０ａ又は画素２３０ｂからの画素信号は水平転送線２５８に転送される。【００５１】
水平転送線２５８は、一端が定電流源を構成するトランジスタ２５７のドレイン・ソース路を介してグラウンド端子に接続される。トランジスタ２５７は、ゲートにバイアス電圧Ｖｂｉａｓ２が印加されて、定電流源として機能する。これにより、トランジスタ２４４ｂがオンとなることで、画素信号を転送容量２５２の他端から水平転送線２５８に読み出すことができる。【００５２】
水平リセットトランジスタ２５６は、ドレインに水平リセット電圧Ｖｃｌｒが印加され、ソースは水平転送線２５８に接続される。水平リセットトランジスタ２５６のゲートには、タイミング生成部２５ｂから水平リセットパルスφＨＣＬＲが印加される。水平リセット期間において水平リセットトランジスタ２５６がオンとなることで、水平転送線２５８が所定の電位にリセットされる。【００５３】
水平転送線２５８の他端はサンプルホールド回路２４７に接続される。サンプルホールド回路２４７は、水平転送線２５８に接続されたバッファ２６１、トランジスタ２６２、サンプリング容量２６３及びオペアンプ２６４を含む。【００５４】
バッファ２６１には、水平転送線２５８を介して、画素信号と水平リセット期間におけるノイズ信号とが与えられる。バッファ２６１の出力端はトランジスタ２６２のドレイン・ソース路を介してオペアンプ２６４の入力端に接続される。オペアンプ２６４の入力端はサンプリング容量２６３を介してグラウンド端子に接続される。【００５５】
トランジスタ２６２は、ゲートにタイミング生成部２５ｂから水平サンプリングパルスφＭＨＳＥＬ１が与えられる。トランジスタ２６２のオン期間に、水平転送線２５８からバッファ２６１を介して転送された信号がサンプリング容量２６３に蓄積されて保持され、オペアンプ２６４に供給される。オペアンプ２６４は入力された信号を増幅してマルチプレクサ（ＭＵＸ）２４８に出力する。【００５６】
後述するように、水平転送線２５８に画素信号が転送される水平リセット期間以外の期間においてトランジスタ２６２をオンにすることにより、サンプルホールド回路２４７は、画素信号をサンプリングしてＭＵＸ２４８に出力する。【００５７】
上述したように、水平転送線２５８には、ノイズ除去後の撮像信号が転送される。水平リセットトランジスタ２５６によって水平転送線２５８をリセットしながら、画像信号の出力を行うことにより、列方向の撮像信号のクロストークを抑制することが可能となる。また、サンプルホールド回路２４７において、トランジスタ２６２を、ノイズ除去後の撮像信号の転送時にオン状態とし、水平リセット期間のノイズ信号の転送時にオフ状態とすることにより、ノイズ除去後の撮像信号のみをオペアンプ２６４に出力することが可能となる。第１チップ２１がサンプルホールド回路２４７を備えることにより、後段の増幅回路の帯域を半分にするとともに、レンジを抑制することができる。【００５８】
マルチプレクサ２４８には、サンプルホールド回路２４７から出力されるノイズ除去された撮像信号と、基準電圧生成部２４６で生成された基準電圧Ｖｒｅｆの基準電圧信号とが入力される。【００５９】
図５は図１中の基準電圧生成部２４６の具体的な構成の一例を示す回路図である。【００６０】
基準電圧生成部２４６は、電源端子ＶＤＤとグラウンド端子との間に直列接続された２つの抵抗２９１及び２９２からなる抵抗分圧回路を有している。抵抗２９１，２９２の接続点はトランジスタ２９３のドレイン・ソース路を介してバッファ２９５，２９６の入力端に接続される。トランジスタ２９３のゲートにはタイミング生成部からサンプリングパルスφＭＨＳＥＬ２が与えられる。また、バッファ２９５，２９６の入力端はコンデンサ２９４を介してグラウンド端子に接続される。トランジスタ２９３及びコンデンサ２９４によって第２のサンプルホールド回路が構成される。【００６１】
抵抗２９１，２９２の接続点には、抵抗２９１，２９２により分圧された所定の定電圧が発生する。サンプリングパルスφＭＨＳＥＬ２によりトランジスタ２９３がオンになると、抵抗分圧された電圧によってコンデンサ２９４が充電されて、コンデンサ２９４は所定の定電圧をバッファ２９５，２９６の入力端に与える。コンデンサ２９４によって、安定した定電圧が得られる。バッファ２９５，２９６はコンデンサ２９４によって安定化された定電圧に基づいて、それぞれ基準電圧Ｖｒｅｆ、クランプ電圧Ｖｃｌｐを発生する。上述したように、クランプ電圧Ｖｃｌｐはトランジスタ２５３のドレインに供給され、基準電圧Ｖｒｅｆは基準電圧信号としてＭＵＸ２４８に供給される。【００６２】
こうして、基準電圧生成部２４６は、第１チップ２１に供給されている電源電圧ＶＤＤを元に、基準電圧Ｖｒｅｆと、ノイズ除去部２４３のクランプ電圧Ｖｃｌｐとを同時に生成する。クランプ電圧Ｖｃｌｐが電源電圧ＶＤＤの揺らぎの影響を受けると、クランプ電圧Ｖｃｌｐを利用するノイズ除去部２４３においてノイズが除去される撮像信号も電源電圧ＶＤＤの揺らぎの影響を受ける。また、電源電圧ＶＤＤが揺らいで、この揺らぎの影響によりクランプ電圧Ｖｃｌｐが揺らぐと、基準電圧Ｖｒｅｆもクランプ電圧Ｖｃｌｐと同様に電源電圧ＶＤＤの揺らぎの影響を受ける。【００６３】
従って、撮像信号と基準電圧信号とを用いることで、撮像信号から電源電圧ＶＤＤに生じる揺らぎ成分を除去することが可能である。更に、撮像信号の伝送時に生じるノイズを除去するために、撮像信号を伝送する信号線を用いて基準電圧信号も伝送する。【００６４】
ＭＵＸ２４８は、タイミング制御部としてのタイミング生成部２５ｂから供給される選択信号φＭＵＸＳＥＬに従って、サンプルホールド回路２４７からの撮像信号と基準電圧生成部２４６からの基準電圧信号とを時分割で選択して撮像出力として出力する。本実施の形態においては、サンプルホールド回路２４７は、撮像信号の平均的な伝送周期に比べて基準電圧信号の平均的な伝送周期が長くなるように、選択を行う。ＭＵＸ２４８からの撮像出力はアンプ２４９を介して第２チップ２２に供給される。【００６５】
第２チップ２２のバッファ２７はＭＵＸ２４８からの撮像出力を伝送ケーブル４を介してコネクタ部５のＡＦＥ部５１に供給する。ＡＦＥ部５１は撮像信号と基準電圧信号とを用いて、例えば相関二重サンプリング処理等のノイズ除去処理によって、撮像信号に含まれるノイズを除去して撮像信号処理部５２に出力する。【００６６】
基準電圧信号は、伝送ケーブル４を介した伝送時において、撮像信号に混入するノイズと同様の同相ノイズが混入する。即ち、基準電圧信号は、電源電圧ＶＤＤの揺らぎに起因してノイズ除去部２４３において発生する撮像信号の揺らぎ成分だけでなく撮像出力の伝送時における同相ノイズ成分を含む。ＡＦＥ部５１が撮像信号と基準電圧信号とを用いたノイズ除去処理を行うことで、撮像信号から電源電圧ＶＤＤの揺らぎに起因する揺らぎ成分及び伝送時の同相ノイズを除去することができる。【００６７】
次に、このように構成された実施の形態の動作について図６及び図７を参照して説明する。図６は実施の形態における動作を説明するためのタイミングチャートである。なお、図６は受光部２３の第ｎ行の単位画素２３０から信号を読み出し、アンプ２４９から出力されるまでを示している。また、図７は撮像部２０から出力される撮像出力を示す波形図である。【００６８】
本実施の形態は、ｍ列の垂直転送線２３９を利用して２ｍ列の画素の画素信号を読み出す２画素共有を例に説明する。図６は１ライン分の画素の読み出し期間（以下、１ライン期間という）を示しており、１ライン期間の前半の期間（以下、奇数画素読み出し期間という）は単位画素２３０のうちの左側の画素２３０ａの読み出し期間であり、後半の期間（以下、偶数画素読み出し期間という）は単位画素２３０のうちの右側の画素２３０ｂの読み出し期間である。同一行の各単位画素２３０において同様の読み出し動作が行われる。奇数画素読み出し期間及び偶数画素読み出し期間のうち、最初の期間は水平ブランキング期間ＨＢＬＫであり、水平ブランキング期間ＨＢＬＫに続く期間が画素の読み出しを行う映像信号期間である。【００６９】
奇数画素読み出し期間及び偶数画素読み出し期間の開始時には、タイミング生成部２５ｂからの水平リセットパルスφＨＣＬＲがハイレベル（以下、Ｈレベルという）になって水平リセットトランジスタ２５６がオンとなり、水平転送線２５８を初期化する水平ブランキング期間ＨＢＬＫとなる。水平ブランキング期間ＨＢＬＫには、先ず、クランプパルスφＶＣＬがＨレベルとなって、サンプリングパルスφＭＨＳＥＬ２のＨレベルタイミングで生成された基準電圧生成部２４６からのクランプ電圧Ｖｃｌｐが各列の転送容量２５２の他端にそれぞれ印加される。【００７０】
この状態で、リセットパルスφＲ＜Ｎ＞がＨレベルとなって、ＦＤ２３３が初期化されると共に、出力パルスφＸ＜Ｎ＞がＨレベルとなって、ＦＤ２３３の電位がトランジスタ２３７，２３８を介して各垂直転送線２３９に転送される。【００７１】
次に、リセットパルスφＲ＜Ｎ＞がローレベル（以下、Ｌレベルという）になり、ＦＤ２３３の初期化が終了する。次に、クランプパルスφＶＣＬがローレベル（以下、Ｌレベルという）となる。これにより、転送容量２５２の他端のクランプが解除される。なお、基準電圧生成部２４６は、クランプ電圧Ｖｃｌｐと同様に、サンプリングパルスφＭＨＳＥＬ２のＨレベルタイミングで基準電圧Ｖｒｅｆの基準電圧信号を生成してＭＵＸ２４８に出力している。【００７２】
次に、単位画素２３０の左側の画素２３０ａは行選択パルスφＴａ＜Ｎ＞によりトランジスタ２３４がオンとなって、フォトダイオード２３１に蓄積されていた電荷がＦＤ２３３に転送されると共に、ＦＤ２３３の電位がトランジスタ２３７，２３８を介して垂直転送線２３９に転送される。これにより、各列の垂直転送線２３９に接続された転送容量２５２には、各画素２３０ａの画素信号が供給される。転送容量２５２の他端にはノイズ成分が除去された画素信号（撮像信号）が現れる。【００７３】
次に、タイミング生成部２５ｂからの水平リセットパルスφＨＣＬＲがＬレベルとなり、水平ブランキング期間ＨＢＬＫが終了して映像信号期間に移行する。タイミング生成部２５ｂは、列選択パルスφＨＣＬＫ＜０＞をＨレベルにして、第０列の垂直転送線２３９に対応するトランジスタ２４４ｂをオンにする。これにより、第０列の単位画素２３０の画素２３０ａの画素信号が転送容量２５２の他端からトランジスタ２４４ａ，２４４ｂを介して水平転送線２５８に転送される。この画素信号は水平サンプリングパルスφＭＨＳＥＬ１がＨレベルとなることによりサンプリングホールドされてＭＵＸ２４８に供給される。【００７４】
次に、水平リセットパルスφＨＣＬＲがＬレベルからＨレベル、Ｌレベルと変化して水平転送線２５８がリセットされた後（図示省略）、行選択パルスφＨＣＬＫ＜１＞がＨレベルとなって第１列の垂直転送線２３９に対応するトランジスタ２４４ｂがオンとなる。これにより、第１列の単位画素２３０の画素２３０ａの画素信号が転送容量２５２の他端からトランジスタ２４４ａ，２４４ｂを介して水平転送線２５８に転送される。この画素信号は水平サンプリングパルスφＭＨＳＥＬ１がＨレベルとなることによりサンプリングホールドされてＭＵＸ２４８に供給される。【００７５】
同様にして、第２列の単位画素２３０の画素２３０ａの画素信号が転送容量２５２の他端からトランジスタ２４４ａ，２４４ｂを介して水平転送線２５８に転送され、サンプルホールド回路２４７によってサンプリングホールドされてＭＵＸ２４８に供給される。【００７６】
本実施の形態においては、図６のφＭＵＸＳＥＬに示すように、ＭＵＸ２４８には、第０〜第２列の単位画素２３０の画素２３０ａからの画素信号の出力期間、即ち、３画素伝送期間においてＨレベルの選択信号φＭＵＸＳＥＬが与えられており、ＭＵＸ２４８は、入力された３画素の画素信号を連続的に選択して出力する。【００７７】
そして、本実施の形態においては、タイミング生成部２５ｂは次の１画素伝送期間において、Ｌレベルの選択信号φＭＵＸＳＥＬを出力する。これにより、ＭＵＸ２４８は、次の画素伝送期間において、基準電圧生成部２４６からの基準電圧信号を選択して出力する。【００７８】
更に次の画素伝送期間において、行選択パルスφＨＣＬＫ＜３＞がＨレベルとなって第３列の垂直転送線２３９に対応するトランジスタ２４４ｂがオンとなり、第３列の単位画素２３０の画素２３０ａの画素信号が転送容量２５２の他端からトランジスタ２４４ａ，２４４ｂを介して水平転送線２５８に転送される。この画素信号は水平サンプリングパルスφＭＨＳＥＬ１がＨレベルとなることによりサンプリングホールドされてＭＵＸ２４８に供給される。ＭＵＸ２４８は、Ｈレベルの選択信号φＭＵＸＳＥＬが与えられており、第３列の単位画素２３０の画素２３０ａの画素信号を出力する。【００７９】
以後同様にして、第４列及び第５列の画素２３０ａからの画素信号が読み出されて出力された後、１画素伝送期間の基準電圧信号が出力される。【００８０】
即ち、タイミング生成部２５ｂは、３画素伝送期間連続してＨレベルの選択信号φＭＵＸＳＥＬを出力すると共に、次の１画素伝送期間にはＬレベルの選択信号φＭＵＸＳＥＬを出力する動作を繰り返す。これにより、ＭＵＸ２４８は、４画素伝送期間のうち最初の３画素伝送期間に３画素分の画素信号を出力し、最後の１画素伝送期間に基準電圧信号を出力する動作を繰り返す。【００８１】
１ライン分の単位画素２３０の全ての画素２３０ａからの画素信号の読み出しが終了すると奇数画素読み出し期間が終了し、偶数画素読み出し期間が開始される。偶数画素読み出し期間は、行選択パルスφＴａ＜Ｎ＞に代えて、垂直走査部２４１からＨレベルの行選択パルスφＴｂ＜Ｎ＞が発生して画素２３０ｂからの画素信号の読み出しが行われる点が奇数画素読み出し期間と異なるのみである。【００８２】
この偶数画素読み出し期間においても、タイミング生成部２５ｂは、３画素伝送期間連続してＨレベルの選択信号φＭＵＸＳＥＬを出力すると共に、次の１画素伝送期間にはＬレベルの選択信号φＭＵＸＳＥＬを出力する動作を繰り返す。これにより、ＭＵＸ２４８は、４画素伝送期間のうち最初の３画素伝送期間に３画素分の画素信号を出力し、最後の１画素伝送期間に基準電圧信号を出力する動作を繰り返す。ＭＵＸ２４８の出力は、アンプ２４９によって増幅された後第２チップ２２に与えられる。【００８３】
垂直走査部２４１は、図６の１ライン期間において第Ｎ行の全ての画素の読み出しを終了すると、図６と同様にして、次の第Ｎ＋１行の画素の読み出しを行う。以後、同様の動作により、受光部２３の全ての画素からの画素信号の読み出し及び撮像出力の伝送ケーブル４による伝送が行われる。【００８４】
図７は第２チップ２２からの撮像出力Ｖｏｕｔを説明するための波形図である。図７のφＭＵＸＳＥＬ’及びＶｏｕｔ’は、日本国特許第５５９６８８８号公報におけるタイミング生成部からマルチプレクサに与えられる選択信号及び第２チップからの撮像出力を示しており、図７のφＭＵＸＳＥＬ及びＶｏｕｔは、本実施の形態における選択信号及び撮像出力を示している。【００８５】
図７に示すように、日本国特許第５５９６８８８号公報の提案における撮像出力Ｖｏｕｔ’は、基準電圧信号と画素信号とが１画素伝送期間毎に交互に出力されている。これに対し、本実施の形態における撮像出力Ｖｏｕｔは、基準電圧信号が４画素伝送期間に１回伝送され、画素信号が４画素伝送期間に３回伝送されている。即ち、画素信号の平均的な伝送周期は（４／３）画素伝送期間であるのに対し、基準電圧信号の平均的な伝送周期は４画素伝送期間であり、画素信号の平均的な伝送周期に対して基準電圧信号の平均的な伝送周期は長くなっている。【００８６】
従って、本実施の形態においては、日本国特許第５５９６８８８号公報の提案に対して、撮像信号の伝送レートを向上させることができる。【００８７】
撮像部２０からの撮像出力は伝送ケーブル４を介してコネクタ部５のＡＦＥ部５１に供給される。ＡＦＥ部５１は、撮像出力に含まれる基準電圧信号と画素信号とを用いた相関二重サンプリング処理によって、撮像出力から同相の伝送ノイズを除去した撮像信号を得る。【００８８】
このように本実施の形態においては、画素信号（撮像信号）と基準電圧信号とを時分割多重して出力する。基準電圧信号には、撮像信号に含まれる電源電圧の揺らぎ成分及び撮像信号に含まれる同相の伝送ノイズ成分が含まれており、基準電圧信号を用いたノイズ除去によって、撮像信号からノイズを除去することができ、高画質化を図ることができる。また、基準電圧信号の平均的な伝送周期は、撮像信号の平均的な伝送周期よりも長く設定されており、撮像信号の伝送レートを向上させることが可能である。【００８９】
なお、上記実施の形態においては、列方向に隣り合う２つの画素を一組として単位画素を構成したが、行方向に隣り合う２つの画素を一組として単位画素を構成してもよいし、行方向及び列方向に隣り合う複数の画素を一組として単位画素を構成してもよい。また、画素共有を行わずに、１つの画素で単位画素を構成するようにしてもよい。【００９０】
本発明は、上記各実施形態にそのまま限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素の幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。【００９１】
本出願は、２０１７年１月１７日に日本国に出願された特願２０１７−００６１３１号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲に引用されるものとする。
【図１】
0006495564.tif 000002
【図２】
0006495564.tif 000003
【図３】
0006495564.tif 000004
【図４】
0006495564.tif 000005
【図５】
0006495564.tif 000006
【図６】
0006495564.tif 000007
【図７】
0006495564.tif 000008