(57)【特許請求の範囲】
【請求項１】
下地領域と、
前記下地領域上に設けられ、可動部分を有する素子部と、
前記素子部を覆い、その内側にキャビティを形成する保護膜と、
を備え、
前記保護膜は、前記下地領域の主面に対して平行な方向に延伸し、前記素子部の周囲に対応して複数の第１の穴が設けられた第１の保護層と、前記第１の保護層上に設けられ且つ前記第１の穴を塞ぐ第２の保護層とを含み、前記第１の穴を構成する面のうち、前記下地領域の主面に対して非平行な面は、前記第１の保護層である
ことを特徴とする電子装置。
【請求項２】
前記第１の穴の下面と上面との間に設けられた複数の柱状部をさらに具備し、前記柱状部は、前記第１の穴の延伸方向と平行な方向に配列されることを特徴とする請求項１記載の電子装置。
【請求項３】
前記第１の保護層は、前記第１の穴と異なる高さに設けられた第２の穴をさらに具備し、
前記第２の穴は、前記第２の保護層により塞がれる
ことを特徴とする請求項１記載の電子装置。
【請求項４】
前記第１の穴は、前記第１の穴の延伸方向において形状及び大きさの少なくとも一方が変化し、前記第２の保護層の侵入を抑制する侵入抑制部を具備している
ことを特徴とする請求項１に記載の電子装置。
【請求項５】
前記素子部の各辺に沿って複数前記第１の穴が配置されることを特徴とする請求項１記載の電子装置。
【請求項６】
下地領域と、
前記下地領域上に設けられ、可動部分を有する素子部と、
前記素子部を覆い、その内側にキャビティを形成する保護膜と、
を備え、
前記保護膜は、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成された下層部分と、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成された上層部分と、前記下層部分と前記上層部分との間に介在し且つシリサイド層及びアモルファス金属層の少なくとも一方を含む中間層部分とを含む第１の保護層を含む
ことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子装置及び電子装置の製造方法に関する。
【背景技術】
【０００２】
半導体基板上に可変キャパシタ等のＭＥＭＳ（micro electro-mechanical systems）素子が形成された電子装置が提案されている。
【０００３】
上述した電子装置では、可動部分を有する素子部（ＭＥＭＳ素子部）が保護膜で覆われており、保護膜の内側にはキャビティが形成されている。
【０００４】
しかしながら、従来の電子装置では、必ずしも適切な保護膜が設けられているとは言えなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２１８１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
適切な保護膜を有する電子装置及び電子装置の製造方法を提供する。
【課題を解決するための手段】
【０００７】
実施形態に係る電子装置は、下地領域と、前記下地領域上に設けられ、可動部分を有する素子部と、前記素子部を覆い、その内側にキャビティを形成する保護膜と、を備え、前記保護膜は、前記下地領域の主面に対して平行な方向に延伸し、前記素子部の周囲に対応して複数の第１の穴が設けられた第１の保護層と、前記第１の保護層上に設けられ且つ前記第１の穴を塞ぐ第２の保護層とを含み、前記第１の穴を構成する面のうち、前記下地領域の主面に対して非平行な面は、前記第１の保護層である。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る電子装置の構成を模式的に示した断面図である。
【図２】第１の実施形態に係る電子装置の構成を模式的に示した平面図である。
【図３】第１の実施形態に係る電子装置の製造方法の一部を模式的に示した断面図である。
【図４】第１の実施形態に係る電子装置の製造方法の一部を模式的に示した断面図である。
【図５】第１の実施形態に係る電子装置の製造方法の一部を模式的に示した断面図である。
【図６】第１の実施形態に係る電子装置の製造方法の一部を模式的に示した断面図である。
【図７】第１の実施形態に係る電子装置の製造方法の一部を模式的に示した断面図である。
【図８】第１の実施形態に係る電子装置の製造方法の一部を模式的に示した断面図である。
【図９】第１の実施形態に係る電子装置の製造方法の一部を模式的に示した断面図である。
【図１０】第１の実施形態に係り、第２の保護層によって穴を封止したときの第１の構成例を模式的に示した断面図である。
【図１１】第１の実施形態に係り、第２の保護層によって穴を封止したときの第２の構成例を模式的に示した断面図である。
【図１２】第１の実施形態に係り、穴の内部に柱状部を設けたときの第１の構成例を模式的に示した平面図である。
【図１３】第１の実施形態に係り、穴の内部に柱状部を設けたときの第１の構成例を模式的に示した断面図である。
【図１４】第１の実施形態に係り、穴の内部に柱状部を設けたときの第２の構成例を模式的に示した平面図である。
【図１５】第１の実施形態に係り、穴の第１の変更例の構成を模式的に示した平面図である。
【図１６】第１の実施形態に係り、穴の第２の変更例の構成を模式的に示した平面図である。
【図１７】第１の実施形態に係り、穴の第３の変更例の構成を模式的に示した平面図である。
【図１８】第１の実施形態の変更例に係る電子装置の構成を模式的に示した断面図である。
【図１９】第２の実施形態に係る電子装置の構成を模式的に示した断面図である。
【図２０】第２の実施形態に係り、第１の保護層の第１の構成例を模式的に示した断面図である。
【図２１】第２の実施形態に係り、第１の保護層の第２の構成例を模式的に示した断面図である。
【図２２】第２の実施形態に係り、第１の保護層の第２の構成例を模式的に示した断面図である。
【図２３】第２の実施形態の変更例に係る電子装置の構成を模式的に示した断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施形態を説明する。
【００１０】
（実施形態１）
まず、第１の実施形態に係る電子装置について説明する。本実施形態の電子装置は、可変キャパシタとして用いられ、ＭＥＭＳ技術によって形成される。可変キャパシタは、例えば、加速度センサとして用いられる。
【００１１】
図１は、第１の実施形態に係る電子装置の構成を模式的に示した断面図である。図２は、第１の実施形態に係る電子装置の構成を模式的に示した平面図である。図２のＡ−Ａ線に沿った断面が、概ね図１の断面図に対応する。
【００１２】
図に示すように、下地領域１０には、半導体基板１１及び絶縁領域１２が含まれている。半導体基板１１の表面領域にはＭＯＳトランジスタ１３が形成され、絶縁領域１２には配線１４が形成されている。すなわち、下地領域１０には、ＭＯＳトランジスタ１３及び配線１４を含む回路が設けられている。この回路には、後述する可変キャパシタ２０を駆動するための駆動回路が含まれている。絶縁領域１２には、層間絶縁膜１５及び下地絶縁膜１６が含まれている。
【００１３】
下地領域１０上には、可動部分を有する素子部として、可変キャパシタ２０が設けられている。この可変キャパシタ２０は、下地領域１０の主面に平行な方向に交互に配列された複数の固定電極２１及び複数の可動電極２２を有している。固定電極２１及び可動電極２２はいずれも櫛歯状の平面パターンを有しており、隣接する固定電極２１及び可動電極２２は互いに向かい合っている。固定電極２１は下地領域１０に固定されており、可動電極２２は下地領域１０の主面に平行な方向（水平方向）に可動である。可動電極２２が水平方向に動くことにより、可動電極２２と隣接する固定電極２１との間の距離が変化し、可動電極２２と隣接する固定電極２１との間のキャパシタンスが変化する。キャパシタンスの変化を検出することで、例えば、加速度を求めることができる。
【００１４】
可動電極２２には、大きなパターン面積を有するマス構成部２３が接続されている。具体的には、可動電極２２とマス構成部２３とは一体に形成されている。マス構成部２３には一対のバネ部２４が接続されており、一対のバネ部２４には一対のアンカー部２５が接続されている。
【００１５】
可変キャパシタ２０は、保護膜（薄膜キャップ）３０によって覆われており、保護膜３０の内側にはキャビティ４０が形成されている。保護膜３０は、複数の穴ｈ１が設けられた第１の保護層３１と、第１の保護層３１上に設けられ且つ穴ｈ１を塞ぐ第２の保護層３２とを含んでいる。
【００１６】
第１の保護層３１は、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成されており、下層部分３１ａ及び上層部分３１ｂを含んでいる。したがって、下層部分３１ａ及び上層部分３１ｂいずれも、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成されている。具体的には、第１の保護層３１（下層部分３１ａ及び上層部分３１ｂ）は、ＳｉＧｅで形成されている。第２の保護層３２には、例えば、共晶系材料膜或いはシリコン窒化膜等を用いることが可能である。
【００１７】
各穴ｈ１は、下地領域１０の主面に対して平行な方向に延伸している。また、各穴ｈ１の内面は、下地領域１０と第１の保護層３１とによって規定されている。すなわち、各穴ｈ１は、下地領域１０と第１の保護層３１とによって囲まれている。上述した穴ｈ１は、後述する犠牲層を除去する際に、エッチングガスを供給するため及びエッチングガスを排出するために用いられる。穴ｈ１の高さ（下地領域１０の主面に対して垂直な方向の高さ、穴ｈ１の下面と上面との間の距離）は０．０５μｍから０．５μｍの範囲であり、穴ｈ１の長さ（下地領域１０の主面に対して平行な方向の長さ）は５μｍ以上である。
【００１８】
次に、本実施形態に係る電子装置の製造方法を説明する。図３〜図９は、本実施形態に係る電子装置の製造方法を模式的に示した断面図である。
【００１９】
まず、図３に示すように、下地領域１０上に、ｐ型不純物を含有したポリＳｉＧｅ層のパターン９１を形成する。
【００２０】
次に、図４に示すように、下地領域１０上に第１の犠牲層９２を形成する。具体的には、全面にシリコン酸化膜を形成した後、ＣＭＰ（chemical mechanical polishing）によって平坦化処理を行う。その結果、シリコン酸化膜で形成された第１の犠牲層９２のパターンが得られる。
【００２１】
次に、図５に示すように、ポリＳｉＧｅ層パターン９１上及び第１の犠牲層９２上に、ｐ型不純物を含有したポリＳｉＧｅ層９３を形成する。さらに、ポリＳｉＧｅ層９３上にシリコン酸化膜パターン９４を形成する。
【００２２】
次に、図６に示すように、シリコン酸化膜パターン９４をマスクとして用いて、ポリＳｉＧｅ層９３をＲＩＥ（reactive ion etching）によってエッチングする。その結果、固定電極２１、可動電極２２、バネ部２４、アンカー部２５、及び第１の保護層３１の下層部分３１ａが形成される。固定電極２１、可動電極２２、バネ部２４及びアンカー部２５によって、可変キャパシタ２０が構成される。
【００２３】
次に、図７に示すように、固定電極２１、可動電極２２、バネ部２４、アンカー部２５、及び第１の保護層３１の下層部分３１ａが形成されていない領域のスペースを埋めるように、第２の犠牲層９５を形成する。具体的には、第２の犠牲層９５として、シリコン酸化膜を用いる。
【００２４】
次に、図８に示すように、第１の保護層３１の下層部分３１ａ上及び第２の犠牲層９５上に、第１の保護層３１の上層部分３１ｂのパターンを形成する。具体的には、上層部分３１ｂとして、ポリＳｉＧｅを用いる。上層部分３１ｂとして、ポリＳｉＧｅの代わりに、アモルファスＳｉ、アモルファスＳｉＣ、ＳｉＮ等を用いてもよい。
【００２５】
以上のようにして、下地領域１０上に、可変キャパシタ（素子部）２０と、可変キャパシタ２０を覆う第１の保護層３１と、下地領域１０上（下地領域１０と第１の保護層３１との間、下地領域１０と可動電極２２との間、等）に設けられた第１の犠牲層９２と、第１の保護層３１の内側に設けられた第２の犠牲層９５と、を含む構造が形成される。
【００２６】
次に、図９に示すように、第１の犠牲層９２及び第２の犠牲層９５を除去する。第１の犠牲層９２及び第２の犠牲層９５は、いずれもシリコンン酸化膜で形成されているため、同一のエッチング工程で除去することが可能である。第１の犠牲層９２を除去することで、下地領域１０と第１の保護層３１とによって規定される穴ｈ１が形成され、且つ下地領域１０と可動電極２２との間にスペースが形成される。また、第２の犠牲層９５を除去することで、第１の保護層３１の内側にキャビティ４０が形成される。
【００２７】
その後、図１に示すように、第１の保護層３１上に第２の保護層３２を形成する。第１の保護層３１に設けられた穴ｈ１は、第２の保護層３２によって塞がれる。
【００２８】
以上のように、本実施形態では、下地領域１０と第１の保護層３１との間に形成された第１の犠牲層９２を除去することで、第１の保護層３１の側面に穴ｈ１が形成される。そのため、穴ｈ１の大きさ（穴ｈ１の高さ）を第１の犠牲層９２の厚さによって規定することができ、面積の小さい、特に幅の狭い微細な穴ｈ１を得ることができる。仮に、第１の保護層３１の側面ではなく、第１の保護層３１の上面に穴を形成する場合には、パターニングによって穴を形成する必要があり、面積の小さい微細な穴を形成することは難しい。本実施形態では、上述したように、第１の保護層３１の側面に面積の小さい、特に幅の狭い微細な穴ｈ１を形成することが可能である。そのため、第２の保護層３２によって穴ｈ１を封止する際に、少ない封止量で高真空封止を行うことができ、ＭＥＭＳ技術を用いた高性能の電子装置を得ることができる。
【００２９】
また、本実施形態では、第１の保護層３１の側面に複数の穴ｈ１を設けているため、第１の犠牲層９２及び第２の犠牲層９５をエッチングによって除去する際に、エッチング生成物を第１の保護層３１の内側から容易に除去することができる。また、複数の穴ｈ１を設けているため、第１の保護層３１の応力を緩和することができ、第１の保護層３１の強度を増加させることが可能である。
【００３０】
図１０は、第２の保護層３２によって穴ｈ１を封止したときの第１の構成例を模式的に示した断面図である。例えば、第２の保護層３２をスパッタリングによって形成する場合には、図１０に示すように、第２の保護層３２は穴ｈ１の内側にはほとんど形成されない。なお、第２の保護層３２をスパッタリングによって形成する場合には、第２の保護層３２の材料として、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＯ、ＳｉＮ、等を用いることが可能である。
【００３１】
図１１は、第２の保護層３２によって穴ｈ１を封止したときの第２の構成例を模式的に示した断面図である。例えば、第２の保護層３２をリフローによって形成する場合には、図１１に示すように、第２の保護層３２は穴ｈ１の内側にも形成される。なお、第２の保護層３２をリフローによって形成する場合には、第２の保護層３２の材料として、Ｃｕ、Ａｌ、Ｔｉ等を用いることができる。
【００３２】
図１２及び図１３は、穴ｈ１の内側に柱状部５０を設けたときの、第１の構成例を模式的に示した図である。図１２及び図１３はそれぞれ、平面図及び断面図である。柱状部５０は、穴ｈ１の下面と上面との間に設けられており、穴ｈ１の下面及び上面に接触している。本構成例では、２つの柱状部５０が、穴ｈ１の延伸方向に平行な方向に配列されている。
【００３３】
図１４は、穴ｈ１の内部に柱状部５０を設けたときの、第２の構成例を模式的に示した平面図である。本構成例でも、柱状部５０は、穴ｈ１の下面と上面との間に設けられており、穴ｈ１の下面及び上面に接触している。また、本構成例では、２つの柱状部５０が、穴ｈ１の延伸方向に垂直な方向に配列されている。
【００３４】
上述したように、穴ｈ１の内部に柱状部５０を設けることにより、穴ｈ１の強度を増加させることができる。
【００３５】
図１５、図１６及び図１７はそれぞれ、穴ｈ１の第１、第２及び第３の変更例の構成を模式的に示した平面図である。上述した実施形態では、穴ｈ１の延伸方向において穴ｈ１の形状及び大きさ（面積）は一定であるが、図１５、図１６及び図１７に示した第１、第２及び第３の変更例では、穴ｈ１の延伸方向において穴ｈ１の形状及び大きさ（面積）の少なくとも一方が変化している。すなわち、穴ｈ１の延伸方向において穴ｈ１の断面の形状及び大きさ（面積）の少なくとも一方が変化している。
【００３６】
図１５に示した穴ｈ１の第１の変更例では、穴ｈ１の延伸方向の中央部で穴ｈ１の形状が変化し且つ穴ｈ１の大きさ（面積）が大きくなっている。図１６に示した穴ｈ１の第２の変更例では、第１の保護層３１の外表面側から内表面側に向かって穴ｈ１の大きさ（面積）が増加している。図１７に示した穴ｈ１の第３の変更例では、第１の保護層３１の外表面側から内表面側に向かって穴ｈ１の大きさ（面積）が減少している。
【００３７】
上述したように、穴ｈ１の延伸方向において穴ｈ１の形状及び大きさの少なくとも一方を変化させることにより、第２の保護層３２が必要以上に穴ｈ１の奥深くまで形成されることを抑制することができる。特に、第２の保護層３２をリフローによって形成する場合には、上述したような穴ｈ１の構成は有効である。
【００３８】
図１８は、第１の実施形態の変更例に係る電子装置の構成を模式的に示した断面図である。
【００３９】
上述した実施形態では、穴ｈ１を第１の保護層３１と下地領域１０との間に設けていたが、本変更例では、穴ｈ１に加えてさらに、複数の穴ｈ２を第１の保護層３１に設けている。各穴ｈ２は、下地領域１０の主面に対して平行な方向に延伸している。穴ｈ２は、第１の保護層３１の下層部分３１ａと上層部分３１ｂとの間に設けられており、第１の保護層３１によって囲まれている。したがって、穴ｈ２の内面は、第１の保護層３１のみによって規定されている。
【００４０】
このように、穴ｈ１に加えて穴ｈ１とは異なる高さに穴ｈ２を設けることにより、第１の犠牲層９２及び第２の犠牲層９５を、第１の保護層３１の内側からより容易に除去することが可能となる。
【００４１】
なお、上述したような穴ｈ２を第１の保護層３１に設ける場合には、穴ｈ１を設けないようにしてもよい。
【００４２】
（実施形態２）
次に、第２の実施形態に係る電子装置について説明する。なお、基本的な事項は第１の実施形態と同様であり、第１の実施形態で説明した事項の説明は省略する。
【００４３】
図１９は、第２の実施形態に係る電子装置の構成を模式的に示した断面図である。第１の実施形態で説明した構成要素に対応する構成要素には同一の参照番号を付し、それらの説明は省略する。
【００４４】
本実施形態では、保護膜３０の第１の保護層３１が、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成された下層部分３１ａと、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成された上層部分３１ｂと、下層部分３１ａと上層部分３１ｂとの間に介在し且つシリサイド層及びアモルファス金属層の少なくとも一方を含む中間層部分３１ｃとを含んでいる。第２の保護層３２の基本的な構成及び材料は、第１の実施形態と同様である。また、第１の保護層３１の下層部分３１ａと上層部分３１ｂの基本的な構成及び材料も、第１の実施形態と同様である。ただし、図１９に示した構成では、第１の保護層３１の上面に犠牲層を除去するための穴ｈ３が設けられている。
【００４５】
中間層部分３１ｃに含まれるシリサイド層は、シリコン（Ｓｉ）と、ニッケル（Ｎｉ）及びコバルト（Ｃｏ）の少なくとも一方とを含有することが好ましい。シリサイド層は、ゲルマニウム（Ｇｅ）をさらに含有していてもよい。本実施形態では、シリサイド層として、Ｎｉ（Ｓｉ1-xＧｅx）2 或いはＣｏ（Ｓｉ1-xＧｅx）2 を用いる。
【００４６】
中間層部分３１ｃに含まれるアモルファス金属層は、例えば、ニッケル（Ｎｉ）及びタンタル（Ｔａ）を含有している。本実施形態では、アモルファス金属層として、アモルファスＮｉＴａを用いる。
【００４７】
このような中間層部分３１ｃを設けることにより、下層部分３１ａと上層部分３１ｂとを強固に接続することができ、保護膜３０の内側を確実に高真空状態に維持することができる。以下、説明を加える。
【００４８】
第１の実施形態で説明したことからわかるように、第１の保護層３１の下層部分３１ａと上層部分３１ｂとは異なった工程で形成されるため、下層部分３１ａと上層部分３１ｂとの密着性が十分に確保できないおそれがある。そのため、保護膜３０の内側の高真空状態を維持できなくなるおそれがある。
【００４９】
本実施形態では、下層部分３１ａと上層部分３１ｂとの間に、シリサイド層及びアモルファス金属層の少なくとも一方を含む中間層部分３１ｃを設けることにより、上述したような問題を防止すること可能である。
【００５０】
中間層部分３１ｃにシリサイド層が含まれている場合について説明する。シリサイド、特にＮｉシリサイド及びＣｏシリサイドは、ＳｉＧｅの格子定数に近い格子定数を有している。そのため、ＳｉＧｅで形成された下層部分３１ａとＳｉＧｅで形成された上層部分３１ｂとの間に、上述したようなシリサイド層を含む中間層部分３１ｃを介在させることにより、下層部分３１ａと中間層部分３１ｃとの格子定数差、及び上層部分３１ｂと中間層部分３１ｃとの格子定数差を小さくすることができ、下層部分３１ａと上層部分３１ｂとを効果的に接続することができる。
【００５１】
中間層部分３１ｃにアモルファス金属層が含まれている場合について説明する。下層部分３１ａ及び上層部分３１ｂに用いるＳｉＧｅは結晶性を有している。そのため、中間層部分３１ｃが、結晶性を有し且つＳｉＧｅの格子定数と大きく異なる格子定数を有していると、中間層部分３１ｃによって下層部分３１ａと上層部分３１ｂとを効果的に接続することが難しくなる。アモルファス金属層は、結晶性を有していないため、上述したような問題が生じることはなく、中間層部分３１ｃによって下層部分３１ａと上層部分３１ｂとを効果的に接続することができる。
【００５２】
図２０は、第１の保護層３１（特に、中間層部分３１ｃ）の第１の構成例を模式的に示した断面図である。本構成例では、中間層部分３１ｃが単一の層で形成されている。すなわち、本構成例では、中間層部分３１ｃが、上述したシリサイド層及び上述したアモルファス金属層のいずれか一方で形成されている。
【００５３】
図２１は、第１の保護層３１（特に、中間層部分３１ｃ）の第２の構成例を模式的に示した断面図である。本構成例では、中間層部分３１ｃが、２つの層３１ｃ１及び３１ｃ２で形成されている。すなわち、本構成例では、中間層部分３１ｃが、上述したシリサイド層及び上述したアモルファス金属層の２層によって形成されている。
【００５４】
図２２は、第１の保護層３１（特に、中間層部分３１ｃ）の第３の構成例を模式的に示した断面図である。本構成例では、中間層部分３１ｃが３つの層３１ｃ１、３１ｃ２及び３１ｃ３で形成されている。具体的には、上述したシリサイド層で形成された層３１ｃ１及び層３１ｃ３間に上述したアモルファス金属層で形成された層３１ｃ２が設けられていてもよいし、上述したアモルファス金属層で形成された層３１ｃ１及び層３１ｃ３間に上述したシリサイド層で形成された３１ｃ２が設けられていてもよい。
【００５５】
なお、中間層部分３１ｃに含まれるシリサイド層の層数及びアモルファス金属層の層数を、さらに増やすようにしてもよい。
【００５６】
以上のように、本実施形態によれば、第１の保護層３１の下層部分３１ａと上層部分３１ｂとの間に、シリサイド層及びアモルファス金属層の少なくとも一方を含む中間層部分３１ｃを設けることにより、中間層部分３１ｃによって下層部分３１ａと上層部分３１ｂとを強固に接続することができ、保護膜３０の内側の高真空状態を確実に維持することが可能である。
【００５７】
図２３は、第２の実施形態の変更例に係る電子装置の構成を模式的に示した断面図である。上述した実施形態の構成（図１９に示した構成）では、第１の保護層３１の上面に犠牲層を除去するための穴ｈ３が設けられているが、図２３に示した変更例では、第１の実施形態と同様に、第１の保護層３１の側面に犠牲層を除去するための穴ｈ１が設けられている。すなわち、本実施形態でも、犠牲層を除去するために、第１の実施形態で説明した穴と同様の穴を設けてもよい。
【００５８】
このような構成を採用することにより、第１の実施形態で得られる効果及び第２の実施形態効果で得られる効果の両方の効果を得ることができる。
【００５９】
なお、上述した実施形態では、可動部分を有する素子部として可変キャパシタを採用したが、可動部分を有し且つＭＥＭＳ技術を用いて形成された素子であれば、可変キャパシタ以外の素子を採用することも可能である。
【００６０】
以下、上述した実施形態の内容について付記する。
【００６１】
[付記１]
下地領域と、
前記下地領域上に設けられ、可動部分を有する素子部と、
前記素子部を覆い、その内側にキャビティを形成する保護膜と、
を備え、
前記保護膜は、前記下地領域の主面に対して平行な方向に延伸した穴が設けられた第１の保護層と、前記第１の保護層上に設けられ且つ前記穴を塞ぐ第２の保護層とを含む
ことを特徴とする電子装置。
【００６２】
[付記２]
前記穴の内面は、前記下地領域と前記第１の保護層とによって規定されている
ことを特徴とする付記１に記載の電子装置。
【００６３】
[付記３]
前記穴の内面は、前記第１の保護層のみによって規定されている
ことを特徴とする付記１に記載の電子装置。
【００６４】
[付記４]
前記第１の保護層には、前記下地領域の主面に対して平行な方向に延伸した第２の穴がさらに設けられている
ことを特徴とする付記１に記載の電子装置。
【００６５】
[付記５]
前記穴の下面と上面との間に設けられた柱状部をさらに備える
ことを特徴とする付記１に記載の電子装置。
【００６６】
[付記６]
前記穴は、前記穴の延伸方向において形状及び大きさの少なくとも一方が変化している
ことを特徴とする付記１に記載の電子装置。
【００６７】
[付記７]
前記第１の保護層は、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成されている
ことを特徴とする付記１に記載の電子装置。
【００６８】
[付記８]
前記第１の保護層は、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成された下層部分と、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成された上層部分と、前記下層部分と前記上層部分との間に介在し且つシリサイド層及びアモルファス金属層の少なくとも一方を含む中間層部分とを含む
ことを特徴とする付記１に記載の電子装置。
【００６９】
[付記９]
下地領域と、
前記下地領域上に設けられ、可動部分を有する素子部と、
前記素子部を覆い、その内側にキャビティを形成する保護膜と、
を備え、
前記保護膜は、穴が設けられた第１の保護層と、前記第１の保護層上に設けられ且つ前記穴を塞ぐ第２の保護層とを含み、
前記穴の内面は、前記下地領域と前記第１の保護層とによって規定されている
ことを特徴とする電子装置。
【００７０】
[付記１０]
前記第１の保護層には、第２の穴がさらに設けられ、
前記第２の穴の内面は、前記下地領域と前記第１の保護層とによって規定されている
ことを特徴とする付記９に記載の電子装置。
【００７１】
[付記１１]
前記穴の下面と上面との間に設けられた柱状部をさらに備える
ことを特徴とする付記９に記載の電子装置。
【００７２】
[付記１２]
前記穴は、前記穴の延伸方向において形状及び大きさの少なくとも一方が変化している
ことを特徴とする付記９に記載の電子装置。
【００７３】
[付記１３]
前記第１の保護層は、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成されている
ことを特徴とする付記９に記載の電子装置。
【００７４】
[付記１４]
前記第１の保護層は、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成された下層部分と、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成された上層部分と、前記下層部分と前記上層部分との間に介在し且つシリサイド層及びアモルファス金属層の少なくとも一方を含む中間層部分とを含む
ことを特徴とする付記９に記載の電子装置。
【００７５】
[付記１５]
下地領域と、
前記下地領域上に設けられ、可動部分を有する素子部と、
前記素子部を覆い、その内側にキャビティを形成する保護膜と、
を備え、
前記保護膜は、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成された下層部分と、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する材料で形成された上層部分と、前記下層部分と前記上層部分との間に介在し且つシリサイド層及びアモルファス金属層の少なくとも一方を含む中間層部分とを含む第１の保護層を含む
ことを特徴とする電子装置。
【００７６】
[付記１６]
前記シリサイド層は、シリコン（Ｓｉ）と、ニッケル（Ｎｉ）及びコバルト（Ｃｏ）の少なくとも一方とを含有する
ことを特徴とする付記１５に記載の電子装置。
【００７７】
[付記１７]
前記シリサイド層は、ゲルマニウム（Ｇｅ）をさらに含有する
ことを特徴とする付記１５に記載の電子装置。
【００７８】
[付記１８]
前記アモルファス金属層は、ニッケル（Ｎｉ）及びタンタル（Ｔａ）を含有する
ことを特徴とする付記１５に記載の電子装置。
【００７９】
[付記１９]
前記第１の保護層には、穴が設けられている
ことを特徴とする付記１５に記載の電子装置。
【００８０】
[付記２０]
前記保護膜は、前記第１の保護層上に設けられ且つ前記穴を塞ぐ第２の保護層をさらに含む
ことを特徴とする付記１５に記載の電子装置。
【００８１】
[付記２１]
下地領域上に、可動部分を有する素子部と、前記素子部を覆う第１の保護層と、前記下地領域と前記第１の保護層との間に介在する第１の犠牲層と、前記第１の保護層の内側に設けられた第２の犠牲層と、を含む構造を形成する工程と、
前記第１の犠牲層を除去して、前記下地領域と前記第１の保護層とによって規定される穴を形成する工程と、
前記第２の犠牲層を除去して、前記第１の保護層の内側にキャビティを形成する工程と、
前記第１の保護層上に前記穴を塞ぐ第２の保護層を形成する工程と、
を備えることを特徴とする電子装置の製造方法。
【００８２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８３】
１０…下地領域      １１…半導体基板      １２…絶縁領域
１３…ＭＯＳトランジスタ      １４…配線
１５…層間絶縁膜      １６…下地絶縁膜
２０…可変キャパシタ      ２１…固定電極      ２２…可動電極
２３…マス構成部      ２４…バネ部      ２５…アンカー部
３０…保護膜      ３１…第１の保護層
３１ａ…下層部分      ３１ｂ…上層部分      ３１ｃ…中間層部分
３２…第２の保護層
４０…キャビティ      ５０…柱状部
９１…ポリＳｉＧｅ層パターン      ９２…第１の犠牲層
９３…ポリＳｉＧｅ層      ９４…シリコン酸化膜パターン
９５…第２の犠牲層      ｈ１、ｈ２、ｈ３…穴
【図１】
0006461030.tif 000002
【図２】
0006461030.tif 000003
【図３】
0006461030.tif 000004
【図４】
0006461030.tif 000005
【図５】
0006461030.tif 000006
【図６】
0006461030.tif 000007
【図７】
0006461030.tif 000008
【図８】
0006461030.tif 000009
【図９】
0006461030.tif 000010
【図１０】
0006461030.tif 000011
【図１１】
0006461030.tif 000012
【図１２】
0006461030.tif 000013
【図１３】
0006461030.tif 000014
【図１４】
0006461030.tif 000015
【図１５】
0006461030.tif 000016
【図１６】
0006461030.tif 000017
【図１７】
0006461030.tif 000018
【図１８】
0006461030.tif 000019
【図１９】
0006461030.tif 000020
【図２０】
0006461030.tif 000021
【図２１】
0006461030.tif 000022
【図２２】
0006461030.tif 000023
【図２３】
0006461030.tif 000024