(57)【特許請求の範囲】
【請求項１】
フィードバック受信経路において無線周波数（ＲＦ）信号を受信するように構成された入力と、ここにおいて、前記フィードバック受信経路が、電力推定回路を含む、
前記入力に結合され、前記ＲＦ信号に少なくとも部分的に基づいて低中間周波数（低ＩＦ）信号を生成するように構成された回路と、
前記電力推定回路に結合された単一のシリアル出力ピンと
を備え、
前記電力推定回路が、前記低ＩＦ信号に少なくとも部分的に基づいて、デジタルシリアル出力を生成するように構成され、前記シリアル出力ピンが、前記デジタルシリアル出力を送信するように構成される、装置。
【請求項２】
前記回路が、低ＩＦモードとベースバンドモードとの間でスイッチするように構成される、請求項１に記載の装置。
【請求項３】
前記回路が、前記入力に結合された第１のミキサ入力と、第２のミキサ入力とを有するミキサを備え、前記第２のミキサ入力が、前記低ＩＦモードでシングルトーン生成器回路に結合され、前記ベースバンドモードで局部発振器回路に結合された、請求項２に記載の装置。
【請求項４】
前記フィードバック受信経路が、前記回路に結合された消去回路を含み、前記消去回路が、前記フィードバック受信経路においてフィードバック受信信号を受信するために結合された第１の加算器入力と、直流（ＤＣ）オフセットを受信するために結合された第２の加算器入力とを有する加算器を含む、請求項２に記載の装置。
【請求項５】
前記消去回路が、フィルタおよびサンプリング回路を介して前記回路に結合される、請求項４に記載の装置。
【請求項６】
前記消去回路が、第２のフィードバック受信信号と、第２の直流（ＤＣ）オフセットとを受信するために結合された第２の加算器をさらに含む、請求項４に記載の装置。
【請求項７】
前記電力推定回路が、前記フィードバック受信経路中で第１のフィードバック信号のサンプルを受信するために結合された第１の２乗回路を含む、請求項１に記載の装置。
【請求項８】
前記電力推定回路が、
前記フィードバック受信経路中で第２のフィードバック信号のサンプルを受信するために結合された第２の２乗回路と、
前記第１の２乗回路と前記第２の２乗回路とに結合された加算器と
をさらに含む、請求項７に記載の装置。
【請求項９】
前記回路に結合されたフィルタおよびサンプリング回路と、
前記フィルタおよびサンプリング回路に結合された消去回路と
をさらに備える、請求項１に記載の装置。
【請求項１０】
前記電力推定回路の前記出力と、前記シリアル出力ピンとに結合されたＲＦフロントエンド（ＲＦＦＥ）シリアルインターフェースをさらに備え、前記消去ユニットが、前記電力推定回路に結合される、請求項９に記載の装置。
【請求項１１】
受信経路とスイッチング回路とをさらに備え、前記スイッチング回路は、前記受信経路に結合されたスイッチング回路出力を有し、前記回路の出力に結合されたスイッチング回路入力を有する、請求項１に記載の装置。
【請求項１２】
前記入力が送信経路のＲＦ出力に結合され、ここにおいて、前記送信経路および前記フィードバック受信経路が、複数のピンを含むトランシーバチップ上にあり、ここにおいて、前記トランシーバチップが、アナログ出力ピンを介してベースバンドチップに結合された受信経路をさらに備える、請求項１に記載の装置。
【請求項１３】
前記回路が、低ＩＦモードで第１の信号生成回路に結合され、ベースバンドモードで第２の信号生成回路に結合されるように構成され、前記低ＩＦ信号が、第１の成分と第２の成分とを有する、請求項１に記載の装置。
【請求項１４】
フィードバック受信経路において無線周波数（ＲＦ）信号を受信することと、
前記ＲＦ信号に少なくとも部分的に基づいて低中間周波数（低ＩＦ）信号を生成することと、
前記フィードバック受信経路において前記低ＩＦ信号の電力推定を生成することと、
単一のシリアル出力ピンを介して前記電力推定をデジタルベースバンドチップに送ることと
を備える、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]本出願は、その内容全体が参照により本明細書に明確に組み込まれる、同一出願人が所有する、２０１４年３月２７日に出願された米国仮特許出願第６１／９７１，２１１号、および２０１５年３月２０日に出願された米国非仮特許出願第１４／６６４，５５０号の優先権を主張する。
【０００２】
[0002]本開示は、一般に電子機器に関し、より詳細には、フィードバック受信経路に関する。
【背景技術】
【０００３】
[0003]概して、送信機および受信機のために使用されるダイ面積（die area）を低減することが望ましい。ダイ面積は、利用可能なインターフェースピンの数によって制限されることがあるので、ピンの数を低減することは、ダイ面積が低減されることを可能にし得る。
【０００４】
[0004]開ループ電力制御を使用して、送信電力制御が達成され得る。開ループ電力制御は、工場の較正時間を増加させることがあり、電源変動および温度変動により、精度劣化を受け易く、複雑なルックアップテーブルを使用し得る。代替的に、送信電力を制御するためのフィードバックループ中で使用され得る信号情報を生成するために送信信号（a transmitted signal）を検出し、ダウンコンバートするために、フィードバック受信機が使用され得る。
【０００５】
[0005]図において、別段に規定されていない限り、様々な図の全体を通して、同様の参照番号は同様の部分を指す。「１０２ａ」または「１０２ｂ」などの英文字名称をもつ参照番号について、英文字名称は、同じ図中に存在する２つの同様の部分または要素を区別し得る。参照番号が、すべての図において同じ参照番号を有するすべての部分を包含するものとする場合、参照番号に対する英文字名称は省略され得る。
【図面の簡単な説明】
【０００６】
【図１】[0006]ワイヤレス通信システムと通信するワイヤレスデバイスを示す図。
【図２】[0007]低中間周波数（low-intermediate frequency）（低ＩＦ）モードで動作可能な、およびベースバンドまたはゼロＩＦモードで動作可能なフィードバック受信経路を含む構成要素を示す図１のワイヤレスデバイスの図。
【図３】[0008]ヘテロダイン構成を有し、低ＩＦモードで動作する図２のフィードバック受信経路を含む構成要素を示す図１のワイヤレスデバイスの別の図。
【図４】[0009]低ＩＦモードで動作可能な図２のフィードバック受信経路を含み、フィードバック受信信号をデジタルベースバンドデバイスに送信するために使用され得る受信経路をも含む構成要素を示す図１のワイヤレスデバイスの別の図。
【図５Ａ】[0010]図１のワイヤレスデバイスによって実行され得る送信電力制御動作において使用され得る電力レベルのグラフ図。
【図５Ｂ】[0011]図５Ａの送信電力制御動作中に図１のワイヤレスデバイスによって実行される、フィードバック受信経路における信号の、オンチップ電力推定（an on-chip power estimation）のタイミングを示すグラフ図。
【図６】[0012]図１のワイヤレスデバイスにおいて実行され得る方法の例示的な実施形態を示す図。
【詳細な説明】
【０００７】
[0013]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好適または有利であると解釈されるべきであるとは限らない。
【０００８】
[0014]また、本明細書では、「アプリケーション」という用語は、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなど、実行可能なコンテンツを有するファイルを含み得る。さらに、本明細書で言及する「アプリケーション」は、開かれる必要があり得るドキュメント、またはアクセスされる必要がある他のデータファイルなど、本来実行可能でないファイルを含み得る。
【０００９】
[0015]本明細書で使用する「オンライン」という用語は、データまたは音声通信セッションに関与するときなど、通信デバイスが使用中である間、本明細書で説明するような送信電力制御を実行することを指す。
【００１０】
[0016]図１は、ワイヤレス通信システム１２０と通信するワイヤレスデバイス１１０を示す図である。ワイヤレス通信システム１２０は、ロングタームエボリューション（ＬＴＥ（登録商標）：Long Term Evolution）システム、符号分割多元接続（ＣＤＭＡ）システム、モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile Communications）システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ：wireless local area network）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ  １Ｘ、エボリューションデータオプティマイズド（ＥＶＤＯ：Evolution-Data Optimized）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ：Time Division Synchronous CDMA）、またはＣＤＭＡの何らかの他のバージョンを実装し得る。簡単のために、図１は、２つの基地局１３０および１３２と１つのシステムコントローラ１４０とを含むワイヤレス通信システム１２０を示している。概して、ワイヤレス通信システムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。
【００１１】
[0017]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス１１０は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、タブレット、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイスなどであり得る。ワイヤレスデバイス１１０はワイヤレス通信システム１２０と通信し得る。ワイヤレスデバイス１１０はまた、放送局（broadcast station）（たとえば、放送局１３４）からの信号、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ：global navigation satellite systems）中の衛星（たとえば、衛星１５０）からの信号などを受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ  １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１など、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。
【００１２】
[0018]ワイヤレスデバイス１１０は、複数のキャリア上での動作を含む、キャリアアグリゲーションをサポートし得る。キャリアアグリゲーションはマルチキャリア動作と呼ばれることもある。ワイヤレスデバイス１１０は、ローバンド（ＬＢ：low-band）周波数バンドグループ（たとえば、１つまたは複数の周波数バンド中に含まれる最高周波数が１０００メガヘルツ（ＭＨｚ）を超えない１つまたは複数の周波数バンドの「バンドグループ（band group）」）、ミッドバンド（ＭＢ：mid-band）周波数バンドグループ（たとえば、１つまたは複数の周波数バンド中に含まれる最低周波数が１０００ＭＨｚを超え、１つまたは複数の周波数バンド中に含まれる最高周波数が２３００ＭＨｚを超えない１つまたは複数の周波数バンドのバンドグループ）、および／またはハイバンド（ＨＢ：high-band）周波数バンドグループ（たとえば、１つまたは複数の周波数バンド中に含まれる最低周波数が２３００ＭＨｚを超える１つまたは複数の周波数バンドのバンドグループ）中で動作するように構成され得る。たとえば、ローバンドは６９８〜９６０ＭＨｚをカバーし得、ミッドバンドは１４７５〜２１７０ＭＨｚをカバーし得、ハイバンドは２３００〜２６９０ＭＨｚと３４００〜３８００ＭＨｚとをカバーし得る。ローバンド、ミッドバンド、およびハイバンドは、バンドの３つのグループ（またはバンドグループ）を指し、各バンドグループは、いくつかの周波数バンド（または単に、「バンド（bands）」）を含む。いくつかの実装形態では、各バンドは、２００ＭＨｚよりも小さいかまたはそれに等しいバンド幅（a bandwidth）を有し得、１つまたは複数のキャリアを含み得る。各キャリアは、ＬＴＥでは最高２０ＭＨｚまでをカバーし得る。ＬＴＥリリース１１は３５個のバンドをサポートし、それらのバンドは、ＬＴＥ／ＵＭＴＳバンドと呼ばれ、３ＧＰＰ（登録商標）  ＴＳ３６．１０１に記載されている。
【００１３】
[0019]ワイヤレスデバイス１１０は、送信のためにワイヤレス信号を生成するための送信経路を有するトランシーバを含み得る。ワイヤレスデバイス１１０のフィードバック受信（ＦＢＲｘ：feedback receive）経路は、送信信号の一部分を処理し得、ワイヤレスデバイス１１０が送信信号の電力制御を実行することを可能にするためのエネルギー測定回路を含み得る。受信フィードバック経路は、低中間周波数（低ＩＦ）モードで動作するように構成される。たとえば、フィードバック受信経路は、フィードバック受信経路のベースバンド部分における不正確な直流（ＤＣ）電圧レベルを補償するために、ＤＣオフセットなど、１つまたは複数のパラメータを決定するように低ＩＦモードで動作させられ得る。決定されたパラメータは、フィードバック受信経路の理想的でない信号処理構成要素の効果（an effect）を低減するためにフィードバック信号を変更するために、フィードバック受信経路によって使用され得る。フィードバック信号を変更することは、ベースバンド（すなわち、ゼロ中間周波数（ＺＩＦ：zero-intermediate frequency））動作モードでの動作中にエネルギー測定回路の精度（accuracy）を改善し得る。ワイヤレスデバイス１１０の受信フィードバック経路の例について、図２〜図４に関してさらに詳細に説明する。
【００１４】
[0020]図２に、図１中のワイヤレスデバイス１１０の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス１１０は、デジタルベースバンドチップ２０４に結合されたトランシーバチップ２０２上にトランシーバを含む。トランシーバチップ２０２は、送信経路２２０と、送信経路２２０に結合されたフィードバック受信経路２５０とを含む。フィードバック受信経路２５０は、低ＩＦモードでおよびベースバンドモードで動作可能である。
【００１５】
[0021]送信経路２２０はベースバンド入力２１４と無線周波数（ＲＦ）出力２０７とを含む。ベースバンド入力２１４は、同相（in-phase）（Ｉ）信号（たとえば、送信信号のＩ成分）を受信するように構成された第１のアナログ入力ピン２１６、および直交（quadrature）（Ｑ）信号（たとえば、送信信号のＱ成分）を受信するように構成された第２のアナログ入力ピン２１８など、インターフェースを含む。ベースバンドフィルタ２２２、２２４が、受信されたＩおよびＱ信号をフィルタ処理するように構成される。ミキサ２２６、２２８が、ＩおよびＱ信号のアップコンバートされた（周波数シフトされた）ＲＦバージョンを生成するために、それぞれ、ベースバンドフィルタ２２２、２２４の出力に送信局部発振器（ＴＸ  ＬＯ）信号２３７を乗算するように構成される。コンバイナ２３０が、ＲＦ  Ｉ信号とＲＦ  Ｑ信号とを組み合わせる（combine）ように構成され、増幅器２３４が、得られたＲＦ送信信号２２１をＲＦ出力２０７において与えるように構成される。
【００１６】
[0022]電力増幅器２０８が、ＲＦ出力２０７に結合され、カプラ（coupler）２１０を介してＲＦ送信信号２２１の増幅されたバージョンをアンテナ２１２に与えるように構成され得る。カプラ２１０は、電力推定および閉ループ送信電力制御において使用するために、ＲＦ送信信号２２１の増幅されたバージョンの一部分またはサンプルなど、ＲＦ信号２２３（たとえば、フィードバック受信信号）をフィードバック受信経路２５０の入力２４９に与えるように構成され得る。
【００１７】
[0023]フィードバック受信経路２５０の入力２４９は、（たとえば、カプラ２１０および電力増幅器２０８を介して）ＲＦ出力２０７に結合される。入力２４９は、フィードバック受信経路２５０においてＲＦ信号２２３を受信するように構成される。フィードバック受信経路２５０は、低ＩＦ／ゼロＩＦ信号生成回路２５３と、低ＩＦ／ゼロＩＦ信号生成回路２５３に結合されたフィルタおよびサンプリング回路２２３と、フィルタおよびサンプリング回路２２３を介して低ＩＦ／ゼロＩＦ信号生成回路２５３に結合された消去回路（a cancellation circuit）２４８と、電力推定回路（a power estimation circuit）２６６とを含む。
【００１８】
[0024]低ＩＦ／ゼロＩＦ信号生成回路２５３は、入力２４９に結合され、ＲＦ信号２２３に基づいて低ＩＦ信号２２５を生成するように構成される。たとえば、低ＩＦ／ゼロＩＦ信号生成回路２５３は、以下でさらに詳細に説明するように、低ＩＦモードとベースバンド（たとえば、ゼロＩＦ）モードとの間でスイッチするように構成され得る。低ＩＦ／ゼロＩＦ信号生成回路２５３は、入力２４９に結合された第１のミキサ入力２５５を有するミキサ２４０を含む。ミキサ２４０は第２のミキサ入力２５７を有する。第２のミキサ入力２５７は、低ＩＦモードでシングルトーン生成器回路（a single tone generator circuit）２３８に結合され、ベースバンドモードで局部発振器回路２３６に結合される。低ＩＦ／ゼロＩＦ信号生成回路２５３は、ＲＦフィードバック信号２５１（たとえば、ＲＦ信号２２３の増幅されたバージョン）をベースバンド信号にまたは低ＩＦ信号にダウンコンバートするように構成される。例示のために、低雑音増幅器（ＬＮＡ）などの増幅器２５２が、入力２４９に結合されており、そして、Ｉ処理経路２５４中のミキサ２４０に結合され、Ｑ処理経路２５６中のミキサ２４１に結合された出力を有する。ミキサ２４０、２４１は、それぞれ、ベースバンドフィルタ２４２、２４３に与えられる、ダウンコンバート信号を生成するために、受信されたＲＦフィードバック信号２５１をダウンコンバートするように構成される。
【００１９】
[0025]フィルタおよびサンプリング回路２２３は、ベースバンドフィルタ２４２、２４３と、アナログデジタル変換器（ＡＤＣ）２４４、２４５と、フィルタ２４６、２４７とを含む。アナログデジタル変換器（ＡＤＣ）２４４は、Ｉ処理経路２５４中にあり、フィルタ処理されたダウンコンバートＩ信号を、フィルタ２４６に与えられるデジタルＩ信号にサンプリングし、変換するように構成される。アナログデジタル変換器（ＡＤＣ）２４５は、Ｑ処理経路２５６中にあり、フィルタ処理されたダウンコンバートＱ信号を、フィルタ２４７に与えられるデジタルＱ信号にサンプリングし、変換するように構成される。
【００２０】
[0026]消去回路２４８は、フィードバック受信経路２５０においてフィードバック受信信号に直流（ＤＣ）オフセットを適用するように構成され得る。たとえば、消去回路２４８は、フィードバック受信信号（たとえば、フィルタ２４６から受信されたＩ信号）を受信するために結合された第１の加算器入力２６５を有し、同相ＤＣオフセット（Ｉｄｃ：in-phase DC offset）２６０などのＤＣオフセットを受信するために結合された第２の加算器入力２６５を有する加算器２５９を含み得る。加算器２５９は、フィルタ２４６の出力から受信されたＩ信号にＩｄｃ２６０を適用するように構成され得る。消去回路２４８は、第２のフィードバック受信信号（たとえば、フィルタ２４７から受信されたＱ信号）と、直交ＤＣオフセット（Ｑｄｃ：quadrature DC offset）２６１などの第２のＤＣオフセットとを受信するために結合された第２の加算器２７７をも含み得る。第２の加算器２７７は、フィルタ２４７の出力から受信されたＱ信号にＱｄｃ２６１を適用するように構成され得る。
【００２１】
[0027]消去回路２４８はまた、局部発振器（ＬＯ：local oscillator）キャリア漏れ（carrier leakage）および／または他の残差側波帯（ＲＳＢ：residual side band）成分を少なくとも部分的に補償するために１つまたは複数の利得を適用するように構成され得る。第１の増幅器２６２がＩ信号に利得「ｇｉ」を適用し得、第２の増幅器２６３が、Ｉ信号に利得「ｇｉｑ」を適用し、Ｑ処理経路２５６中の加算器回路２７９の入力に出力信号を与え得、第３の増幅器２６４が、Ｑ信号に利得「ｇｑ」を適用し、Ｑ処理経路２５６中の加算器回路２７９の別の入力に出力を与え得る。
【００２２】
[0028]フィードバック受信経路２５０は、消去回路２４８とフィードバック受信経路の出力２７５とに結合され、電力推定２７３を生成するように構成された電力推定器回路２６６を含む。電力推定器回路２６６は、消去回路２４８の第１の増幅器２６２の出力からＩ入力信号を受信し、消去回路２４８のＱ処理経路２５６中の加算器回路の出力からＱ入力信号を受信する。電力推定２７３は、送信経路２２０のＲＦ送信信号２２１に対応する低ＩＦ信号またはベースバンド信号に基づいて生成され（たとえば、ミキサ２４０、２４１によって生成され）得る。
【００２３】
[0029]電力推定器回路２６６は、フィードバック受信経路２５０中で第１のフィードバック信号のサンプルを受信するために結合された第１の２乗回路（a first squaring circuit）２６８を含む。たとえば、第１の２乗回路２６８は、フィードバック受信経路２５０中で第１のフィードバック信号（たとえば、Ｉ入力信号）のサンプルの２乗（a square of a second sample）に対応する値を生成するように構成され得る。電力推定器回路２６６は、フィードバック受信経路２５０中で第２のフィードバック信号のサンプルを受信するために結合された第２の２乗回路２６９をさらに含む。たとえば、第２の２乗回路２６９は、フィードバック受信経路２５０中で第２のフィードバック信号（たとえば、Ｑ入力信号）の第２のサンプルの２乗に対応する第２の値を生成するように構成され得る。２乗回路２６８、２６９の出力は、（たとえば、信号サンプルの２乗を積分する（integrate）ために）フィルタ２７０、２７１によってフィルタ処理され得、フィルタ処理された出力は、（たとえば、フィルタ２７０を介して）第１の２乗回路２６８に結合され、（たとえば、フィルタ２７１を介して）第２の２乗回路２６９に結合された、加算器回路２７２などの加算器の入力に与えられ得る。加算器回路２７２の出力が電力推定２７３を与える。電力推定２７３はＲＦフィードバック信号２５１の電力の推定である。
【００２４】
[0030]フィードバック受信経路２５０は、（たとえば、ＲＦフロントエンド（ＲＦＦＥ：RF front-end）シリアルインターフェース２７４を介して電力推定器回路２６６に結合された）シリアル出力ピン（a serial output pin）２７６を含み得る。シリアル出力ピン２７６は、ＲＦフィードバック信号２５１の電力推定２７３をデジタルベースバンドチップ２０４に送るように構成される。
【００２５】
[0031]デジタルベースバンドチップ２０４は、送信利得制御回路２８４に結合された制御プロセッサ／回路２８０を含む。送信利得コントローラ回路２８４は、送信されるべき信号のＩ送信成分（Ｉｔ：I transmit component）２８６とＱ送信成分（Ｑｔ：Q transmit component）２８７とを受信するための入力を含み、制御プロセッサ／回路２８０から利得制御信号２８５を受信するための入力をも含む。送信利得コントローラ回路２８４は、利得調整されたＩおよびＱ出力信号を、それぞれ、デジタルアナログ変換器（ＤＡＣ）２８８および２８９に与えるように構成され、利得調整されたＩおよびＱ出力信号は、送信経路２２０のベースバンド入力２１４のピン２１６、２１８に送られるべきである。
【００２６】
[0032]制御プロセッサ／回路２８０は、フィードバック受信経路２５０から受信された情報に基づいて、推定された送信電力を生成するように構成された電力推定器２８１を含み得る。たとえば、電力推定器２８１は、シリアル出力ピン２７６を介して受信された１つまたは複数のデジタル電力推定２７３を使用して１つまたは複数の計算を実行するように構成され得る。別の例として、電力推定器２８１は、図４に関してさらに詳細に説明するように、１つまたは複数のアナログピンを介して受信されるフィードバック受信信号２５１に対応するＩおよびＱ成分に基づいて電力推定を決定するように構成され得る。電力推定器２８１は、受信された送信信号に少なくとも部分的に基づいて（たとえば、デジタルベースバンドチップ４０４において受信された送信信号成分Ｉｔ２８６およびＱｔ２８７に基づいて）電力推定を生成するように構成され得る。たとえば、電力推定器２８１は、送信波形と、ＲＦフィードバック信号２５１に対応するフィードバック波形との間の相関を決定するように構成され得る。
【００２７】
[0033]制御プロセッサ／回路２８０はパラメータ推定器２８２を含み得る。パラメータ推定器２８２は、消去回路２４８によって使用され得る１つまたは複数のパラメータ値を決定するように構成され得る。たとえば、パラメータ推定器２８２は、フィードバック受信経路２５０が低ＩＦモードで動作する間、フィードバック受信経路２５０からデータを受信するように構成され得る。制御プロセッサ／回路２８０およびパラメータ推定器２８２中のデジタル化された低ＩＦ信号は、複素ＩおよびＱベースバンド信号にダウンコンバートし得る。
【００２８】
[0034]制御プロセッサ／回路２８０は、利得制御信号２８５を生成するように構成された利得推定器２８３を含み得る。たとえば、利得推定器２８３は、（たとえば、電力推定器２８１からの）電力推定を、指定された電力レベルと比較し、比較の結果に基づいて利得制御信号２８５を生成し得る。例示のために、利得推定器２８３は、図５Ａ〜図５Ｂに関してさらに詳細に説明するように、予想される送信電力レベルと推定される電力との間の偏差（deviation）の量を決定し、偏差に基づいて、利得調整量を決定するか、または電力レベル制御ループ中に次の利得ステップを決定し得る。
【００２９】
[0035]動作中に、フィードバック受信経路２５０は、低ＩＦモードとベースバンドモードとの間でスイッチするように構成される。例示のために、各ミキサ２４０、２４１は、ベースバンドモードでベースバンド信号を生成するためにＲＦフィードバック信号２５１をダウンコンバートするために送信局部発振器回路２３６から局部発振器信号２３７を受信することと、低ＩＦモードで低ＩＦ信号を生成するためにＲＦフィードバック信号２５１をダウンコンバートするためにシングルトーン生成器回路２３８からシングルトーン生成器信号２３９を受信することとの間で（たとえば、スイッチング回路２９０の制御入力を介して）スイッチするように構成される。
【００３０】
[0036]消去回路２４８によって適用されるＤＣオフセット（たとえば、Ｉｄｃ２６０および／またはＱｄｃ２６１）は、ベースバンドモードで決定することが困難であり得るので、フィードバック受信経路２５０は、ＤＣオフセットを決定するために低ＩＦモードで動作するように構成され得る。フィードバック受信経路２５０は、ＤＣオフセットが決定された後、低ＩＦモードからベースバンドモードにスイッチするように構成され得る。消去回路２４８は、ベースバンドモードでフィードバック受信信号にＤＣオフセット（たとえば、Ｉｄｃ２６０および／またはＱｄｃ２６１）を適用する。
【００３１】
[0037]例示のために、較正動作中に、制御プロセッサ／回路２８０は、ミキサ２４０、２４１のうちの１つまたは複数に、フィードバック受信経路２５０中で低ＩＦ動作のためにスイッチング回路２９０からシングルトーン生成器信号２３９を受信させるために、第１の制御信号（図示せず）を生成し得る。フィードバック受信経路２５０からの電力推定２７３に基づいて、パラメータ推定器２８２は、１つまたは複数の追加の制御信号を介して消去回路２４８に与えられる１つまたは複数のパラメータ値を生成し得る。
【００３２】
[0038]パラメータ値を更新した後、制御プロセッサ／回路２８０は、較正動作を終了し、ミキサ２４０、２４１に、フィードバック受信経路２５０中でベースバンド動作のためにスイッチング回路２９０からＴＸ  ＬＯ信号２３７を受信させるために、第２の制御信号（図示せず）を生成し得る。ベースバンド動作では、電力制御動作は、フィードバック受信経路２５０中でオンチップ電力推定を使用して実行され得る。
【００３３】
[0039]図２に示されている例示的な実施形態では、フィードバック受信（feedback receive）（ＦＢＲｘ）機能が、同相／直交信号（それぞれ、Ｉ／Ｑ経路２５４、２５６）を使用したオンチップ電力推定とともに、オンラインＦＢＲｘ経路２５０を使用して実装される。オンチップ電力推定の使用は送信電力制御の課題を克服し得る。フィードバック受信経路２５０は、シリアルインターフェース（ＲＦＦＥインターフェース）２７４を通してデジタルベースバンド（ＢＢ）チップ２０４へのゼロ中間周波数（ＺＩＦ：zero intermediate frequency）または非ＺＩＦ（たとえば、低ＩＦ）インターフェースを使用し得る。このＦＢＲｘ機能は、既存のシリアル出力ピン２７６を使用して、およびトランシーバチップ２０２に追加されるべき追加のピンを必要とすることなしに（たとえば、専用アナログＩおよびＱフィードバックピンなしに）実装され得る。フィードバック受信経路２５０は、送信（Ｔｘ）信号電力をダウンコンバートし、電力推定のためにＩ＾２＋Ｑ＾２を積分する（integrate）。ＦＢＲｘ経路２５０のための組込みＤＣオフセット（embedded DC offset）および残差側波帯（ＲＳＢ）較正が、ＤＣオフセットによる誤差を回避するためにＦＢＲｘ経路２５０を低ＩＦモードに入れること（placing）によって実行され、組込み利得較正（an embedded gain calibration）を実行する。
【００３４】
[0040]フィードバック受信経路２５０の出力がデジタルベースバンドチップ２０４に送信される間、他の信号からの干渉を回避または低減することによって、電力推定精度が改善され得る。他の送信動作（たとえば、ＧＰＳ、Ｗｉ−Ｆｉ（登録商標）など）からの干渉を回避または制限するように、測定時間期間を選択することによってクロストーク（crosstalk）を低減または除去するために、送信電力の測定がスケジュールされ得る。
【００３５】
[0041]デジタルベースバンドチップ２０４は、送信利得制御回路２８４を調整するために、電力推定の結果に基づいて送信利得調整を決定し得る。トランシーバチップ２０２において「オンチップで」電力を推定し（estimating the power “on-chip”）、シリアルインターフェース２７４を介してデジタルベースバンドチップ２０４にデジタル数値結果（たとえば、電力推定２７３）を送ることによって、デジタルベースバンドチップ２０４における電力推定のためにデジタルベースバンドチップ２０４にＩおよびＱ信号を与えるシステムと比較して、より少数のピンが使用され得る。さらに、アナログピンドライバ回路（analog pin driver circuitry）を省略し、代わりに、フィードバック受信経路２５０のために単一のシリアルピン２７６を使用することによって、電力使用量およびチップ面積が低減され得る。フィードバック受信経路２５０の消去ブロック２４８は、受信されたＩおよびＱ信号の推定されたＤＣ成分（Ｉｄｃ２６０、Ｑｄｃ２６１）を消去すること（cancelling）によって、電力推定を改善し得る。ＤＣ成分は、図３に示されているように、低ＩＦモードで動作するようにフィードバック受信経路２５０を再構成することによって推定され得る。
【００３６】
[0042]図３に、図１中のワイヤレスデバイス１１０の第２の例示的な設計を示す。この第２の例示的な設計では、ワイヤレスデバイス１１０は、図２のデジタルベースバンドチップ２０４とトランシーバチップ２０２とを含む。トランシーバチップ２０２は、送信経路２２０と、送信経路２２０に結合されたフィードバック受信経路２５０とを含む。フィードバック受信経路２５０は低ＩＦモードで動作させられる。たとえば、ミキサ２４０は、スイッチング回路２９０から出力されたＳＴＧ信号２３９を受信するように構成される。
【００３７】
[0043]図示のように、フィードバック受信経路２５０は、フィードバック受信経路２５０の図２のＱ処理経路２５６（図示せず）が無効にされ、Ｉ処理経路２５４中のミキサ２４０が、低ＩＦダウンコンバートＩ信号を生成するためにＳＴＧ信号２３９を受信する、ヘテロダイン構成で動作し得る。低ＩＦダウンコンバートＩ信号の信号電力が、推定され、シリアルインターフェース２７４を介してデジタルベースバンドチップ２０４に与えられ得る。デジタルベースバンドチップ２０４のパラメータ推定器２８２は、図２の消去回路２４８において使用するためのＤＣ電力、残差側波帯（ＲＳＢ）、およびＬＯパラメータを推定するために、１つまたは複数の動作を実行し得る。低ＩＦ動作とベースバンド動作との間でスイッチするフィードバック受信経路２５０の能力は、ＤＣオフセット（Ｉｄｃ２６０、Ｑｄｃ２６１）および／または低ＩＦモードでの他のパラメータの計算が、ＺＩＦモードでの改善された電力推定のために消去回路２４８によって使用されることを可能にする。
【００３８】
[0044]図４に、図２のフィードバック受信経路２５０のダウンコンバートされたＩおよびＱ信号が、ＧＰＳ受信経路などの受信経路４２４にルーティングされるが、場合によっては受信経路４２４が使用中でない、デジタルベースバンドチップ４０４に結合されたトランシーバチップ４０２の随意の動作モードを示す。トランシーバチップ４０２は、図２の送信経路２２０とフィードバック受信経路２５０とを含み、受信経路４２４をも含む。トランシーバチップ４０２は、ベースバンドチップ４０４に結合されるように構成された複数のピンを含む。たとえば、受信経路４２４は、それぞれ、ＩおよびＱ出力信号に対応するアナログ出力ピン４１６、４１８など、１つまたは複数のアナログ出力ピンを介してデジタルベースバンドチップ４０４に結合されるように構成される。
【００３９】
[0045]受信経路４２４は、アンテナ４２６に結合されるように構成され得る受信経路フロントエンド４０８を含む。受信経路フロントエンド４０８は、Ｉ処理経路４１０とＱ処理経路４１１とに沿った１つまたは複数のＬＮＡ、ミキサ、およびフィルタを含み得る。受信経路フロントエンド４０８によって出力されたダウンコンバートされたＩ信号が、アナログ出力ピン４１６に結合されたアナログドライバ４１２に与えられ得る。受信経路フロントエンド４０８によって出力されたダウンコンバートされたＱ信号が、アナログ出力ピン４１８に結合されたアナログドライバ４１３に与えられ得る。
【００４０】
[0046]受信経路４２４がＧＰＳ受信経路であるとき、およびＧＰＳ動作が無効にされたときなど、受信経路フロントエンド４０８が使用中でないとき、スイッチング回路４１４が、アナログ出力ピンを介して（たとえば、ＩおよびＱ出力ピン４１６、４１８を介して）ベースバンドチップ４０４にフィードバック受信信号をルーティングするためにフィードバック受信経路２５０を受信経路４２４に選択的に結合するように構成され得る。スイッチング回路４１４は、回路２５３の出力に結合された、代表的なスイッチング回路入力４１５など、１つまたは複数の入力を含み得、受信経路４２４に結合された、代表的なスイッチング回路出力４１７など、１つまたは複数の出力をも含み得る。たとえば、スイッチング回路４１４は、バンドパスフィルタ２４２、２４３の出力を、それぞれ、アナログドライバ４１２、４１３の入力に結合し得る。ＡＤＣ２４４、２４５、フィルタ２４６、２４７、消去回路２４８、および電力推定器回路２６６など、フィードバック受信経路２５０の構成要素は、（たとえば、スイッチング回路４１４がフィードバック受信経路２５０を受信経路４２４に結合したとき、ヘッドスイッチまたはフットスイッチ（図示せず）を非アクティブにすることによって）電源切断される（powered off）か、または場合によっては低電力消費状態に入れられ得る。
【００４１】
[0047]アナログフィードバック受信ＩおよびＱ信号が、それぞれ、アナログ出力ピン４１６、４１８から、ベースバンドチップ４０４におけるＡＤＣ４２０、４２２において受信され得る。コントローラプロセッサ／回路２８０は、電力推定器２８１において、受信されたＩおよびＱ信号を送信信号（Ｉｔ、Ｑｔ）に相関させることなどによって、電力制御動作中に、受信されたＩおよびＱ信号を使用するように構成され得る。
【００４２】
[0048]受信経路４２４（たとえば、ＧＰＳ経路）のアナログピンおよびドライバを再利用することは、ダウンコンバートされたＩおよびＱ信号が、トランシーバチップ４０２に追加のピンおよびドライバを追加することなしにデジタルベースバンドチップ４０４に与えられることを可能にする。デジタルベースバンドチップ４０４は、（たとえば、送信ＩおよびＱ波形（Ｉｔ、Ｑｔ）を、受信経路４２４から受信されたＩおよびＱ信号と相関させることによって）受信されたアナログ信号を使用して、フィードバック受信経路２５０の電力推定回路２６６において可能であり得るよりも正確な電力推定を計算し得る。相関技法を適用することが、信号統計特性への電力推定依存性を緩和し、電力推定不確実性を低減する。
【００４３】
[0049]図５Ａおよび図５Ｂは、図２〜図４のフィードバック受信経路２５０を使用した送信電力制御を適用することの例示的な実施形態を示す図である。例示的な実施形態では、フィードバック受信経路２５０は、内部ループ電力制御（ＩＬＰＣ：inner loop power control）のためにオンライン電力推定を与え、図２〜図３のデジタルベースバンドチップ２０２または図４のデジタルベースバンドチップ４０４は、図２の利得制御信号２８５などを介して、送信フロントエンド（ＦＥ）利得を更新するために、推定された電力情報を使用する。
【００４４】
[0050]図５Ａは、水平軸上の入力電力（ｄＢｍ）と、左垂直軸上の出力電力（ｄＢｍ）と、右垂直軸上の電力増幅器（ＰＡ）利得（ｄＢ）（たとえば、図２〜図４のＰＡ２０８の利得）とを示している。第１のトレース５０２が、入力電力の階段タイプ関数（a staircase-type function）としてＰＡ利得を示している。第２のトレース５０４が、第１のトレース５０２よりも小さいステップサイズを有する入力電力の階段タイプ関数として出力電力を示している。例示的な実施形態では、トレースは、受信機フィードバック電力推定および電力制御を可能にすることが、ＰＡ利得増分の潜在的誤差の存在下でさえ、ＰＡ利得スイッチングポイント（たとえば、ＰＡ利得増加５０６）において出力電力の変化を１ｄＢ増分（たとえば、ステップ高５０８）に制限することを示している。
【００４５】
[0051]図５Ｂは、図２〜図３に関して説明した送信電力制御がＰＡスイッチポイントにおいて使用され得、ここで、ＰＡ利得が工場較正とは異なり得ることと、ＰＡスイッチングポイントにおいて受信機フィードバック電力推定および電力制御を可能にすることが、ＰＡの利得が第１の利得レベルから第２の利得レベルにスイッチするときに生じ得る利得増分の誤差を補正することができることと、を示している。例示的な実施形態では、図２〜図３のフィードバック受信経路２５０における電力推定に基づいて利得ステップが測定され、利得ステップにおける誤差が補正されるので、ＰＡ利得較正は、ＩＬＰＣ動作中に実行され（たとえば、ＩＬＰＣ動作に組み込まれ）得る。
【００４６】
[0052]図５Ｂの図では、ＩＬＰＣ動作中の時間（水平軸）の関数として、第１のトレース５０２（第１の垂直軸上のＰＡ利得）と第２のトレース５０４（第２の垂直軸上の出力電力）との一部分が示されている。より低いレベルからより高いレベルへの出力電力における遷移の後の第１の時間期間５２２が、出力電力遷移と、より高いレベルに対応する電力推定２７３の生成との間のレイテンシに対応し得る。第２の時間期間５２４が、シリアルインターフェース２７４を介したデジタルベースバンドチップ２０２への電力推定２７３の送信と、制御プロセッサ／回路２８０中の利得推定器２８３による利得推定の完了とに対応し得る。例示的な実施形態では、第１の時間期間５２２は約５０マイクロ秒であり得、第２の時間期間５２４は約２０マイクロ秒であり得る。
【００４７】
[0053]第３の時間期間５２６が、更新された電力推定を生成するための時間量に対応し、第４の時間期間５２８が、ＰＡ利得ステップの後の更新された利得推定を生成するための時間量に対応する。第４の時間期間５２８の後に、フィードバック受信経路２５０に基づいて、（たとえば、ＴＤ−ＳＣＤＭＡ仕様によって指定されているように）指定された電力出力と推定された電力との間の差分を補正するために、および／または、電力推定２７３に基づいて、指定されたＰＡ利得と推定されたＰＡ利得との間の差分を補正するために、電力補正が、時間５３０において送信経路２２０のフロントエンドに適用され得る。時間５３０における電力補正は、内部ループ電力制御動作内に含まれる利得較正の形態を与える。
【００４８】
[0054]フィードバック受信経路中で電力推定を生成するのではなく、ベースバンドプロセッサにおいて電力推定を生成する、閉ループシステムと比較して、フィードバック受信経路２５０中でオンチップで電力を推定することによって、電力出力を調整することと電力補正を生成することとの間の時間期間が低減され得る。その結果、内部ループ電力制御（ＩＬＰＣ）動作中の出力電力ステップの精度が増加され得、ＩＬＰＣ動作のステップ持続時間よりも短い時間期間において、電力増幅器利得偏差が検出され、補償され得る。
【００４９】
[0055]図１〜図５の例示的な実施形態では、フィードバック受信経路２５０を使用した送信電力制御は、ＲＦデバイス（たとえば、トランシーバチップ２０２）とモデムデバイス（たとえば、デジタルベースバンドチップ２０４）との間の１つまたは複数のインターフェースピンの数を低減し得る。デバイスサイズがピン制限される（pin-limited）とき、トランシーバチップ２０２およびベースバンドチップ２０４のダイ面積も低減され得る。フィードバック受信機経路２５０およびシリアルインターフェース２７４を使用した送信電力制御は、モデムにフィードバック信号を与えるために複数のアナログピンを使用することと比較して、モデムとトランシーバとの間のルーティングを簡略化し得る。さらに、プリント回路板（ＰＣＢ）上でのトランシーバとモデムとの間のアナログ信号のルーティングを低減することによって、電力消費が低減され得る。ＰＣＢ上でルーティングされるアナログ信号の数の低減により、干渉信号によるクロストークも低減され得る。
【００５０】
[0056]図６を参照すると、方法の例示的な実施形態が示されており、全体的に６００と称される。方法６００は、図１のワイヤレスデバイス１１０など、低ＩＦモードで動作可能な受信フィードバック経路を含むワイヤレスデバイスにおいて実行され得る。たとえば、方法６００は、例示的な、非限定的な例として、図１〜図４のいずれかに示されているワイヤレスデバイス１１０によって実行され得る。
【００５１】
[0057]６０２において、フィードバック受信経路において無線周波数（ＲＦ）信号が受信される。たとえば、ＲＦ信号は図２〜図４のＲＦ信号２２３に対応し得る。
【００５２】
[0058]６０４において、ＲＦ信号に基づいて低中間周波数（低ＩＦ）信号が生成される。たとえば、低ＩＦ信号２２５など、低ＩＦ信号は、図２〜図４の信号生成回路２５３において生成され得る。たとえば、フィードバック受信経路は、図２〜図３のＤＣオフセットＩｄｃ２６０およびＱｄｃ２６１など、フィードバック受信経路の消去回路において使用するための１つまたは複数のパラメータの推定を生成するために、較正フェーズ中に低ＩＦモードで動作させられ得る。パラメータを生成した後、フィードバック受信経路は、電力制御動作についてベースバンドモードに遷移し得る。
【００５３】
[0059]フィードバック受信経路において低ＩＦ信号の電力推定が生成され得る。たとえば、図２〜図４の電力推定器２５０は、直交モード（図２）でまたはヘテロダインモード（図３）で、推定された電力を生成し得る。電力推定は、図２〜図３のシリアルピン２７６を介してなど、シリアルインターフェースを介してデジタルベースバンドチップに送信され得る。
【００５４】
[0060]方法６００はまた、フィードバック受信経路が低ＩＦモードにある間、ＤＣオフセットを決定することを含み得る。たとえば、パラメータ推定器２８２は、フィードバック受信経路２５０が低ＩＦモードで動作する間、フィードバック受信経路２５０からデータ（たとえば、電力推定２７３）を受信し得、Ｉｄｃ２６０およびＱｄｃ２６１など、ＤＣオフセットを決定し得る。フィードバック受信経路は、ＤＣオフセットが決定された後、低ＩＦモードからベースバンドモードにスイッチし得る。たとえば、ミキサ２４０、２４１は、（低ＩＦモードに対応する）シングルトーン生成器回路２３８からシングルトーン生成器信号２３９を受信することと、（ベースバンドモードに対応する）送信局部発振器回路２３６から局部発振器信号２３７を受信することとの間で（たとえば、スイッチング回路２９０の制御入力に応答して）スイッチし得る。図２中の消去回路２４８によって適用されるＩｄｃ２６０およびＱｄｃ２６１など、ＤＣオフセットは、ベースバンドモードでフィードバック受信経路においてフィードバック受信信号に適用され得る。
【００５５】
[0061]低ＩＦモードでフィードバック受信経路を作動させることは、ベースバンドモードで使用するための、ＤＣオフセットなど、生成消去パラメータの改善された精度を可能にする。その結果、ベースバンドモードでのオンチップ電力推定の向上した精度が達成され得る。オンチップ電力推定を使用した送信電力制御動作は、低減された遅延と改善された性能とを有し得る。
【００５６】
[0062]図６は方法６００の要素の特定の順序を示しているが、他の実施形態では、方法６００の要素は別の順序で実行され得ることを理解されたい。さらに、方法６００の要素のうちの２つまたはそれ以上（あるいはすべて）が、同時にまたは実質的に同時に実行され得る。たとえば、ＲＦ信号は、フィードバック受信経路２５０が低ＩＦモードで動作することと同時に、送信経路において送信され得る。
【００５７】
[0063]開示する実施形態とともに、フィードバック受信経路において無線周波数（ＲＦ）信号を受信するための手段を含む装置について説明する。たとえば、ＲＦ信号を受信するための手段は、図２〜図４の入力２４９、１つまたは複数の他のコネクタ、ピン、または導体、あるいはそれらの任意の組合せを含み得る。
【００５８】
[0064]本装置は、ＲＦ信号に基づいて低中間周波数（低ＩＦ）信号を生成するための手段をも含む。たとえば、低ＩＦ信号を生成するための手段は、図２〜図４の低ＩＦ／ゼロＩＦ信号生成回路２５３、１つまたは複数の他の混合またはダウンコンバージョン回路、あるいはそれらの任意の組合せを含み得る。
【００５９】
[0065]フィードバック受信経路は、低ＩＦ信号に基づいて電力推定を生成するための手段を含み得、電力推定を生成するための手段は、低ＩＦ信号を生成するための手段に結合される。たとえば、電力推定を生成するための手段は、図２〜図４の電力推定器回路２６６の１つまたは複数の構成要素、１つまたは複数の他の電力推定回路、あるいはそれらの任意の組合せを含み得る。
【００６０】
[0066]本装置は、ＲＦ信号の電力推定をデジタルベースバンドチップにシリアルに出力するための手段を含み得る。たとえば、電力推定をシリアルに出力するための手段は、図２〜図４のＲＦＦＥインターフェース２７４、図２〜図４のシリアル出力ピン２７６、電力推定をデジタルベースバンドチップにシリアルに出力するための１つまたは複数の他の回路または構造、あるいはそれらの任意の組合せを含み得る。
【００６１】
[0067]低ＩＦモードで動作可能であるフィードバック受信経路は、１つまたは複数のＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路板（ＰＣＢ）、電子デバイスなどの上に実装され得る。また、多段フィルタ（multi-stage filter）は、相補型金属酸化物半導体（ＣＭＯＳ）、ＮチャネルＭＯＳ（ＮＭＯＳ）、ＰチャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、シリコンオンインシュレータ（ＳＯＩ）など、様々なＩＣプロセス技術を使用して作製され得る。
【００６２】
[0068]本明細書で説明するように受信フィードバック経路の低ＩＦモードを実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）などのＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他であり得る。
【００６３】
[0069]１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含むコンピュータ通信媒体と、コンピュータ記憶媒体との両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。例示的な実施形態では、記憶媒体は、データを記憶するストレージデバイスである。ストレージデバイスは信号ではない。ストレージデバイスは、物理ストレージ材料の光反射率（optical reflectivity）または磁気配向（magnetic orientation）、トランジスタのフローティングゲートにまたはキャパシタのプレートに記憶された電荷量などに基づいてデータを記憶し得る。限定ではなく例として、コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ここで、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
【００６４】
[0070]本明細書で使用する「構成要素」、「データベース」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアなど、コンピュータ関連のエンティティを指すものとする。例示のために、図２のデータプロセッサ２８０は、本明細書で説明したように、フィードバック受信信号の多段フィルタ処理に基づいて、閉ループ電力制御動作中に１つまたは複数の利得制御信号の値を選択するためのプログラム命令、図５に関して説明したように、１つまたは複数のバイパスイネーブル信号の値を選択するためのプログラム命令、図６に関して説明したように、調整可能な受動構成要素（adjustable passive components）の１つまたは複数の値を選択するためのプログラム命令、あるいはそれらの任意の組合せを実行し得る。例示的な、非限定的な例として、構成要素は、プロセッサ上で走行しているプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラムおよび／またはコンピュータであり得る。例として、コンピューティングデバイス上で走行しているアプリケーションと、そのコンピューティングデバイスの両方が構成要素であり得る。１つまたは複数の構成要素がプロセスおよび／または実行スレッド内に常駐し得、１つの構成要素が１つのコンピュータ上に配置され得、および／または２つまたはそれ以上のコンピュータ間に分散され得る。さらに、構成要素は、データ構造を記憶している様々なコンピュータ可読媒体から実行し得る。
【００６５】
[0071]選択された態様について詳細に図示および説明したが、以下の特許請求の範囲によって定義されるように、本発明の範囲から逸脱することなく、様々な置換および改変を本明細書で行い得ることを理解されよう。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
フィードバック受信経路において無線周波数（ＲＦ）信号を受信するように構成された入力と、
前記入力に結合され、前記ＲＦ信号に基づいて低中間周波数（低ＩＦ）信号を生成するように構成された回路と
を備える装置。
［Ｃ２］
前記回路が、低ＩＦモードとベースバンドモードとの間でスイッチするように構成された、Ｃ１に記載の装置。
［Ｃ３］
前記回路が、前記入力に結合された第１のミキサ入力を有し、第２のミキサ入力を有するミキサを備え、前記第２のミキサ入力が、前記低ＩＦモードでシングルトーン生成器回路に結合され、前記ベースバンドモードで局部発振器回路に結合された、Ｃ２に記載の装置。
［Ｃ４］
前記フィードバック受信経路が、前記回路に結合された消去回路を含み、前記消去回路が、前記フィードバック受信経路においてフィードバック受信信号を受信するために結合された第１の加算器入力を有し、直流（ＤＣ）オフセットを受信するために結合された第２の加算器入力を有する加算器を含む、Ｃ２に記載の装置。
［Ｃ５］
前記消去回路が、フィルタおよびサンプリング回路を介して前記回路に結合された、Ｃ４に記載の装置。
［Ｃ６］
前記消去回路が、
第２のフィードバック受信信号と第２の直流（ＤＣ）オフセットとを受信するために結合された第２の加算器
をさらに含む、Ｃ４に記載の装置。
［Ｃ７］
前記フィードバック受信経路が、前記フィードバック受信経路の出力に結合された電力推定回路を含む、Ｃ１に記載の装置。
［Ｃ８］
前記電力推定回路が、前記フィードバック受信経路中で第１のフィードバック信号のサンプルを受信するために結合された第１の２乗回路を含む、Ｃ７に記載の装置。
［Ｃ９］
前記電力推定回路が、
前記フィードバック受信経路中で第２のフィードバック信号のサンプルを受信するために結合された第２の２乗回路と、
前記第１の２乗回路と前記第２の２乗回路とに結合された加算器と
をさらに含む、Ｃ８に記載の装置。
［Ｃ１０］
前記回路に結合されたフィルタおよびサンプリング回路と、
前記フィルタおよびサンプリング回路に結合された消去回路と
をさらに備える、Ｃ１に記載の装置。
［Ｃ１１］
前記消去回路に結合された電力推定回路をさらに備え、ここにおいて、前記電力推定回路の出力がシリアル出力ピンに結合された、Ｃ１０に記載の装置。
［Ｃ１２］
前記電力推定回路の前記出力と前記シリアル出力ピンとに結合されたＲＦフロントエンド（ＲＦＦＥ）シリアルインターフェースをさらに備える、Ｃ１１に記載の装置。
［Ｃ１３］
前記入力が送信経路のＲＦ出力に結合され、ここにおいて、前記送信経路および前記フィードバック受信経路が、複数のピンを含むトランシーバチップ上にあり、ここにおいて、前記トランシーバチップが、アナログ出力ピンを介してベースバンドチップに結合された受信経路をさらに備える、Ｃ１に記載の装置。
［Ｃ１４］
前記トランシーバチップが、前記回路の出力に結合されたスイッチング回路入力を有し、前記受信経路に結合されたスイッチング回路出力を有するスイッチング回路をさらに含む、Ｃ１３に記載の装置。
［Ｃ１５］
フィードバック受信経路において無線周波数（ＲＦ）信号を受信するための手段と、
前記ＲＦ信号に基づいて低中間周波数（低ＩＦ）信号を生成するための手段と
を備える装置。
［Ｃ１６］
前記フィードバック受信経路が、前記低ＩＦ信号に基づいて電力推定を生成するための手段を含み、前記電力推定を生成するための前記手段が、前記低ＩＦ信号を生成するための前記手段に結合された、Ｃ１５に記載の装置。
［Ｃ１７］
前記低中間周波数（低ＩＦ）信号を生成するための前記手段が、低ＩＦモードとベースバンドモードとの間でスイッチするように構成された、Ｃ１５に記載の装置。
［Ｃ１８］
前記ＲＦ信号の電力推定をデジタルベースバンドチップにシリアルに出力するための手段をさらに備える、Ｃ１５に記載の装置。
［Ｃ１９］
フィードバック受信経路において無線周波数（ＲＦ）信号を受信することと、
前記ＲＦ信号に基づいて低中間周波数（低ＩＦ）信号を生成することと
を備える方法。
［Ｃ２０］
前記フィードバック受信経路において前記低ＩＦ信号の電力推定を生成することと、
シリアル出力ピンを介して前記電力推定をデジタルベースバンドチップに送ることと
をさらに備える、Ｃ１９に記載の方法。
【図１】
0006509898.tif 000002
【図２】
0006509898.tif 000003
【図３】
0006509898.tif 000004
【図４】
0006509898.tif 000005
【図５Ａ】
0006509898.tif 000006
【図５Ｂ】
0006509898.tif 000007
【図６】
0006509898.tif 000008