【事件の表示】
　特許第３３０２６２５号「液晶表示装置」の請求項１ないし５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３０２６２５号の請求項１ないし５に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３３０２６２５号の請求項１〜５に係る発明についての出願は、平成９年８月７日に特許出願され、平成１４年４月２６日にその発明について特許の設定登録がなされ、その後、その特許について、特許異議申立人広瀬祥次より特許異議の申立てがなされ、取消理由が通知され、その指定期間内である平成１５年５月２１日に訂正請求がなされたものである。
　　　
２．訂正の適否についての判断
ア．訂正の内容
　特許請求の範囲の請求項１の
　「上記ダミー画素における画素電極が、付加容量配線に接続されていること」
を、
　「上記ダミー画素における画素電極と、付加容量配線とが、該画素電極にチャージした静電気を付加容量配線に流して放電できるように接続されていること」
と訂正する。
イ．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項は、願書に添付した明細書の段落【００１６】、【００６４】及び図１０の記載に基づいて請求項１に記載のダミー画素における画素電極と付加容量配線との接続の形態について限定するものであるから、特許請求の範囲の減縮に該当するものであり、新規事項を追加するものではなく、また、実質上特許請求の範囲を拡張、又は変更するものでもない。
ウ．むすび　
　以上のとおり、上記訂正は、特許法第１２０条の４第２項の規定及び同条第３項において準用する特許法第１２６条第２項及び第３項の規定に適合するので、当該訂正を認める。
　　　
３．特許異議申立てについて
ア．本件発明
　平成１５年５月２１日付けで提出された訂正明細書の請求項１〜５に係る発明（以下、それぞれ「本件発明１」〜「本件発明５」という）は、その特許請求の範囲の請求項１〜５に各々記載された事項により特定される次のとおりのものである。
　「【請求項１】互いに直交するように形成される走査線および信号線と、
　上記走査線および信号線の交差部に形成されるスイッチング素子と、
　上記スイッチング素子に接続され、上記走査線および信号線から供給される信号により駆動制御される画素電極とを備えている表示画素が、有効表示領域に複数形成されている一方、
　上記有効表示領域の周辺部に、上記走査線および信号線から切り離された画素電極を備えているダミー画素が、複数形成されており、
　上記ダミー画素における画素電極と、付加容量配線とが、該画素電極にチャージした静電気を付加容量配線に流して放電できるように接続されていることを特徴とする液晶表示装置。
【請求項２】互いに直交するように形成される走査線および信号線と、
　上記走査線および信号線の交差部に形成されるスイッチング素子と、
　上記スイッチング素子に接続され、上記走査線および信号線から供給される信号により駆動制御される画素電極とを備えている表示画素が、有効表示領域に複数形成されている一方、
　上記有効表示領域の周辺部に、上記走査線および信号線から切り離された画素電極を備えているダミー画素が、複数形成されており、
　上記ダミー画素の形成される位置が、上記有効表示領域の周辺部のうち、表示画素の上に形成される配向膜へのラビング処理が最後になされる領域に最も近い周辺部のみであることを特徴とする液晶表示装置。
【請求項３】上記ダミー画素が、上記表示画素からスイッチング素子を欠いたものであることを特徴とする請求項１または２記載の液晶表示装置。
【請求項４】上記ダミー画素が、上記表示画素におけるスイッチング素子と画素電極との間を断線したものであることを特徴とする請求項１または２記載の液晶表示装置。
【請求項５】上記ダミー画素の形成される位置が、上記有効表示領域の周辺部のうち、表示画素の上に形成される配向膜へのラビング処理が最後になされる領域に最も近い周辺部のみであることを特徴とする請求項１、３または４に記載の液晶表示装置。」
イ．申立ての理由の概要
　特許異議申立人広瀬祥次は、甲第１〜２号証を提出して、本件発明１〜５は甲第１〜２号証刊行物に各々記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものであり、その特許は取り消されるべきものである旨主張する。
ウ．刊行物に記載の発明
　特許異議申立人広瀬祥次の提出した甲第１〜２号証刊行物には、次のように記載されている。
特開平９−９０４１１号公報（以下、「刊行物１」という）
　「・・・・図３は従来技術のアクティブマトリクス表示装置の要部を示すブロック図である。
【０００４】この表示装置は、水平駆動回路の構成要素たるＨシフトレジスタ１や、垂直駆動回路としてのＶシフトレジスタ２やバッファ回路３が内挿されて構成される。　Ｈシフトレジスタ１には各種制御信号が入力されるとともに、スイッチング回路４が接続されている。・・・・」（段落【０００３】〜【０００４】）
　「【０００６】ＴＦＴ７には液晶セルＬＣおよび蓄積容量Ｃｓを介してコモンライン（コモン電極）８が形成され、コモンライン８には電極パッド８ａを介してコモン電圧が印加されるようになっている。ＴＦＴ７、液晶セルＬＣおよび蓄積容量Ｃｓ等からなる画素部は、アクティブマトリクス表示装置の水平、垂直方向に延在し、所定の領域において表示領域１０を形成し、表示領域１０以外の領域ではダミー画素領域１１を形成している。」（段落【０００６】）
　「・・・・本発明の課題は、従来技術のアクティブマトリクス表示装置におけるダミー画素領域の形成により、静電ダメージ等の影響がダミー画素領域に及び、視覚されない不良となることを回避し、生産効率を向上したアクティブマトリクス表示装置を提供することである。
【００１７】
【課題を解決するための手段】上述の従来技術の課題を解決するために以下の手段を講じた。即ち、行状に配線した複数のゲートラインが接続された垂直駆動回路と、列状に配線した複数のデータラインが接続された水平駆動回路と、これらの各交差部に設けられた画素部と、画素部によって情報を表示する表示領域を構成する。更に、表示領域以外をダミー画素領域として構成するアクティブマトリクス表示装置において、画素部は画素電極と、薄膜トランジスタと、蓄積容量とを備えて構成されるものとし、ダミー画素領域では、前述の画素部の薄膜トランジスタおよび蓄積容量を形成しないようにすることで前記課題を解決した。
【００１８】好ましくは、ダミー画素領域では、画素部の薄膜トランジスタを形成せず、蓄積容量のみを形成するようにしても良い。また、薄膜トランジスタや蓄積容量を形成したとしても、薄膜トランジスタとデータラインを接続しないように構成しても良い。
【００１９】本発明のアクティブマトリクス表示装置によれば、ダミー画素領域では、画素部の薄膜トランジスタおよび蓄積容量を形成しないようにしたため、静電ダメージ等の影響がダミー画素領域に及ぶことがなく、アクティブマトリクス表示装置に視覚されない不良が発生するのを回避できる。」（段落【００１６】〜【００１９】）
　「・・・・図１は本発明のアクティブマトリクス表示装置の実施の形態例１を示すブロック図である。
【００２２】本実施の形態例のアクティブマトリクス表示装置は、表示領域１０およびダミー画素領域１１に区分されて構成される。本実施の形態例のアクティブマトリクス表示装置にはスイッチング回路４が設けられていて、スイッチング回路４には電極パッド４ａを介して映像信号が入力される。スイッチング回路４にはデータライン５が接続されていて、このデータライン５を介して映像信号が各画素部に入力されるようになされている。
【００２３】Ｖシフトレジスタに接続されたバッファ回路３には、行方向のゲートライン６が接続されている。データライン５やゲートライン６はマトリクス状に配列されていて、表示領域１０におけるゲートライン６上には、画素部としてＴＦＴ７、液晶セルＬＣおよび蓄積容量Ｃｓが配設されている。
　一方、本発明の特徴事項として、ダミー画素領域１１におけるゲートライン６上には、画素部としてのＴＦＴ、液晶セルおよび蓄積容量が配設されていない。」（段落【００２１】〜【００２３】）
　「・・・・実施の形態例１におけるダミー画素領域に画素部を形成しないのに代えて、画素部は形成するが形成した画素部とデータラインを接続しないようにした例であり、これを図２を参照して説明する。図２は本発明のアクティブマトリクス表示装置の実施の形態例２を示すブロック部である。
【００２７】
　本実施の形態例のアクティブマトリクス表示装置は、表示領域１０およびダミー画素領域１１に区分されるととともに、表示領域１０およびダミー画素領域１１に共通するスイッチング回路４が設けられていて、スイッチング回路４には電極パッド４ａを介して映像信号が入力される。
【００２８】
　Ｖシフトレジスタに接続されたバッファ回路３には、行方向のゲートライン６が接続されている。データライン５やゲートライン６はマトリクス状に配列されていて、その交差部には画素部としてＴＦＴ７、液晶セルＬＣおよび蓄積容量Ｃｓが配設されている。ＴＦＴ７には液晶セルＬＣおよび蓄積容量Ｃｓを介してコモンライン８が形成され、コモンライン８は電極パッド８ａを介してコモン電圧が印加されるようになっている。各データライン５およびゲートライン６の交差部には、寄生容量Ｃが存在している。但し、本発明の特徴事項として、ダミー画素領域１１におけるＴＦＴ７と、データライン５とは符号Ａに示す如く接続しないようにした。具体的には、本発明のアクティブマトリクス表示装置の製造工程において、ＴＦＴ部となる多結晶シリコン（１Ｐｏｌｙ）とデータラインとなる配線層を接続しないようにした（図示省略）。従って、簡単な製造工程の追加によって、実施の形態例１と同様の効果を得ることができる。・・・・」（段落【００２６】〜【００２８】）
特開平５−２４１１５３号公報（以下、「刊行物２」という）
　「・・・・液晶の配向性は、上記配向制御膜表面に段差が有った場合、その段差部分で変化して不均一になってしまう。しかしながら、特に画素電極基板においては、各画素電極やスイッチング素子、配線を形成するためにその段差がそのまま影響して上記配向制御膜表面にも段差が生じてしまう。特に、表示部端部においては、隣接画素電極がないために、極端に低くなってしまい、画面端部において表示特性に劣るという問題が有った。・・・・本発明は、画素電極基板の表示部周囲近傍の少なくとも一部に該表示部と実質的に同じ段差形状のダミー部を有することを特徴とする液晶表示装置であり、本発明において、このダミー部は好ましくは表示部と同じ構成、即ち配線、スイッチング素子、画素電極等を有するダミー画素を形成し、各画素電極は電圧が印加されないように、電気的に絶縁状態にしておくことが必要である。このように、ダミー画素を形成することによって同じ段差形状を構成すると、表示部の各画素の製造工程をそのまま広げれば良く、余分の工程が不要であるため製造が容易である。
【０００５】本発明において、係るダミー部は表示部周囲の上下左右の必要な部分に形成すれば良く、その広さは、例えば上記ダミー画素の場合では、走査線或いは表示線にして５本分程度が好ましい。
【０００６】また、本発明に係る電気的に絶縁状態とは、特に限定されず、製造工程に合わせて適宜選択すれば良い。例えば、スイッチング素子がトランジスタの場合、走査線及び表示線とのコンタクトを取らずにおくことで絶縁状態にできる。また、部分的に配線を断線させたり、端部において駆動回路と結線しなければそのまま絶縁状態になる。」（段落【０００３】〜【０００６】）
　「【００１１】実施例１
図１に本発明第１の実施例を示す。図中１は表示線、２は走査線、３はＴＦＴ（薄膜トランジスタ）素子、４は画素電極、５は水平シフトレジスタ、６は垂直シフトレジスタ、７で示される行及び７’で示される列がダミー画素、８×８’で示される部分が表示部である。各ダミー画素はＴＦＴ素子３のゲート或いはソースと走査線２或いは表示線とのコンタクトを取らずに電気的に絶縁状態に置かれている。本実施例はスイッチング素子にＴＦＴ素子を用い、表示線及び走査線各３本ずつをダミー画素とした例である。このように、表示部の周囲をダミー部で囲むことにより画面端部においても中心部と同様の配向性が得られる。
【００１２】実施例２
図２に本発明第２の実施例を示す。図２は本実施例の装置の端部である。図中２１はＴＦＴ基板、２２〜２２”は絶縁層、２３、２３’は配向制御膜、２４は液晶、２５は封止材、２６は対向電極２７はカラーフィルター、２８は偏光板、２９は見切り板である。本実施例において、本図の右３個分の画素電極４がダミー画素で各画素電極に接続されたＴＦＴ素子（不図示）は走査線及び表示線とコンタクトを取っているが、該走査線或いは表示線を駆動回路と接続せずにダミー画素のみ電気的に絶縁状態に置いている。一方、これに対応する右３個分のカラーフィルター２７がダミーフィルターである。」（段落【００１１】〜【００１２】）
エ．対比、判断
　本件発明１と刊行物１及び２に各々記載のものとを対比すると、本件発明１においては、「ダミー画素における画素電極と、付加容量配線とが、該画素電極にチャージした静電気を付加容量配線に流して放電できるように接続されている」が、この点については刊行物１及び２のいずれにも記載されておらず、また、示唆するところもない。
　刊行物１の図１に示される例では、ダミー画素領域の画素電極がどのように接続されるかについては何ら記載されておらず、また、図２あるいは図３に示される例では、ダミー画素領域の画素電極は蓄積容量Ｃｓを介してコモンラインに接続された構成になっており、画素電極にチャージした静電気を流して放電できるようにコモンラインに接続されてはいない。
　この点について、申立人は、「走査線および信号線と切り離された画素電極を、本件特許の従来技術の説明で参照している図１５のように基準電位（接地電位）に接続される付加容量配線に接続して、画素電極にチャージした電荷を接地電位に放電させることは、容易に想到し得ることである」旨主張するが、この図１５に示される画素電極５６と付加容量配線５４とは付加容量５８を介して接続されており、画素電極にチャージした静電気を流して放電するように接続されるものではないので、この主張は何の根拠もないものである。
　さらに、ダミー画素における画素電極と、付加容量配線とが、該画素電極にチャージした静電気を付加容量配線に流して放電できるように接続されることについては、刊行物２にも記載されておらず、示唆するところもない。
　しかるに、本件発明１は、この点を含む事項により特定されるものとして、明細書に記載の格別な効果を奏するものであるから、刊行物１及び２に各々記載された発明に基づいて当業者が容易に発明をすることができたものではない。
　次に、本件発明２と刊行物１及び２に各々記載のものとを対比すると、本件発明２においては、「ダミー画素の形成される位置が、有効表示領域の周辺部のうち、表示画素の上に形成される配向膜へのラビング処理が最後になされる領域に最も近い周辺部のみである」ようにしているが、この点については刊行物１及び２のいずれにも記載されておらず、また、示唆するところもない。
　刊行物１においては、「表示領域１０以外の領域ではダミー画素領域１１を形成している。」（段落【０００６】）とするのみであり、ダミー画素領域とラビング処理との関係について示唆するところはない。また、刊行物２において、「・・・・係るダミー部は表示部周囲の上下左右の必要な部分に形成すればよく、その広さは、例えば、上記ダミー画素の場合では、走査線或いは表示線にして５本分程度が好ましい。」（段落【０００６】）、「・・・・本実施例はスイッチング素子にＴＦＴ素子を用い、表示線及び走査線各３本ずつをダミー画素とした例である。このように、表示部の周囲をダミー部で囲むことにより画面端部においても中心部と同様の配向性が得られる。」（段落【００１１】）と記載されているが、「表示部周囲の上下左右の必要な部分」が特にラビング処理との関係で規定されることを示唆するところはない。
　しかるに、本件発明２は、この点を含む事項により特定されるものとして、明細書に記載の格別な効果を奏するものであるから、刊行物１及び２に各々記載された発明に基づいて当業者が容易に発明をすることができたものではない。
　また、本件発明３は、本件発明１または２を引用するものであって、本件発明１または２を特定する事項を全て備えるものであるから、本件発明１または２の場合と同様の理由により、刊行物１及び２に各々記載された発明に基づいて当業者が容易に発明をすることができたものではない。
　さらに、本件発明４は、本件発明１または２を引用するものであって、本件発明１または２を特定する事項を全て備えるものであるから、本件発明１または２の場合と同様の理由により、刊行物１及び２に各々記載された発明に基づいて当業者が容易に発明をすることができたものではない。
　さらにまた、本件発明５は、本件発明１、３または４を引用するものであって、本件発明１、３または４を特定する事項を全て備えるものであるから、本件発明１、３または４の場合と同様の理由により、刊行物１及び２に各々記載された発明に基づいて当業者が容易に発明をすることができたものではない。
オ．むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件発明１〜５の特許を取り消すことはできない。
　また、他に本件発明１〜５の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１５年１２月９日（２００３．１２．９）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
液晶表示装置
（５７）【特許請求の範囲】
　【請求項１】
　互いに直交するように形成される走査線および信号線と、
　上記走査線および信号線の交差部に形成されるスイッチング素子と、
　上記スイッチング素子に接続され、上記走査線および信号線から供給される信号により駆動制御される画素電極とを備えている表示画素が、有効表示領域に複数形成されている一方、
　上記有効表示領域の周辺部に、上記走査線および信号線から切り離された画素電極を備えているダミー画素が、複数形成されており、
　上記ダミー画素における画素電極
と
とが、該画素電極にチャージした静電気を付加容量配線に流して放電できるよう
　【請求項２】
　互いに直交するように形成される走査線および信号線と、
　上記走査線および信号線の交差部に形成されるスイッチング素子と、
　上記スイッチング素子に接続され、上記走査線および信号線から供給される信号により駆動制御される画素電極とを備えている表示画素が、有効表示領域に複数形成されている一方、
　上記有効表示領域の周辺部に、上記走査線および信号線から切り離された画素電極を備えているダミー画素が、複数形成されており、
　上記ダミー画素の形成される位置が、上記有効表示領域の周辺部のうち、表示画素の上に形成される配向膜へのラビング処理が最後になされる領域に最も近い周辺部のみであることを特徴とする液晶表示装置。
　【請求項３】
　上記ダミー画素が、上記表示画素からスイッチング素子を欠いたものであることを特徴とする請求項１または２記載の液晶表示装置。
　【請求項４】
　上記ダミー画素が、上記表示画素におけるスイッチング素子と画素電極との間を断線したものであることを特徴とする請求項１または２記載の液晶表示装置。
　【請求項５】
　上記ダミー画素の形成される位置が、上記有効表示領域の周辺部のうち、表示画素の上に形成される配向膜へのラビング処理が最後になされる領域に最も近い周辺部のみであることを特徴とする請求項１、３または４に記載の液晶表示装置。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、画像表示に寄与する表示画素と、該表示画素に備えられるスイッチング素子の静電気による破壊を防止するダミー画素とを有するアクティブマトリクス型の液晶表示装置に関する。
　【０００２】
　【従来の技術】
　従来より、アクティブマトリクス型の液晶表示装置（以下、単に、液晶表示装置と略す）においては、液晶パネルを構成する一対の基板のうち、一方の基板（アクティブマトリクス基板）上に個々に独立した複数の表示画素がマトリクス状に配置されてなっている。この表示画素は、スイッチング素子としてのスイッチング素子と、画像を表示するための画素電極とからなっている。
　【０００３】
　上記液晶表示装置では、スイッチング素子としては、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）素子がよく用いられており、このＴＦＴ素子を介して、画素電極に駆動電圧を印加している。駆動電圧が印加された画素電極は、対向する位置に配置されている対向電極との電位差によって、上記画素電極と対向電極との間に介在している液晶を配向させる。この液晶の配向の状態により、該液晶に入射する光の透過・遮断が決定される。そのため、この液晶の配向を制御することで画像表示が可能となる。
　【０００４】
　上記表示画素について具体的に説明すると、図１４および図１５に示すように、１つの表示画素５１には、１つのＴＦＴ素子５２を備えており、このＴＦＴ素子５２におけるゲート電極には走査線５３が、また、ソース電極には信号線５５がそれぞれ接続されている。さらに、ＴＦＴ素子５２のドレイン電極には、付加容量５８の一方の端子が接続されているとともに、コンタクトホール５７を介して画素電極５６が接続されている。
　【０００５】
　上記付加容量５８のもう一方の端子は付加容量配線５４に接続されている。この付加容量配線５４は、図示しない対向電極に接続されている。上記走査線５３と信号線５５とは、画素電極５６の周囲を通り、互いに直交するように配設されている。
　【０００６】
　上記走査線５３によってゲート信号が入力されることによりＴＦＴ素子５２が駆動制御される。また、上記信号線５５によって、ＴＦＴ素子５２の駆動時に、該ＴＦＴ素子５２を介してデータ信号（表示信号）が画素電極５６に入力される。さらに、上記付加容量５８は、液晶に印加される電圧を保持するために用いられる。
　【０００７】
　上記ＴＦＴ素子５２について具体的に説明すると、図１６に示すように、透明な絶縁性基板６１上に、ゲート電極６２が形成され、これを覆うようにゲート絶縁膜６３が形成されている。ゲート電極６２の上部に、ゲート絶縁膜６３を介して半導体層６４が形成されている。この半導体層６４の中央部上にチャネル保護層６５が形成されている。このチャネル保護層６５と半導体層６４とのソース部側にｎ＋−シリコン層からなるソース電極６６ａが形成され、ドレイン部側に同じくｎ＋−シリコン層からなるドレイン電極６６ｂが形成されている。
　【０００８】
　上記ソース電極６６ａに対してソース配線となる金属層６７ａが接続されており、ドレイン電極６６ｂに対してドレイン配線となる金属層６７ｂが接続されている。このＴＦＴ素子５２の表面は、層間絶縁膜６８によって覆われており、さらに、その上に画素電極５６となる透明導電層６９が形成されている。この透明導電層６９は、コンタクトホール５７を介して、上記金属層６７ｂと接続されている。
　【０００９】
　ところで、上記ＴＦＴ素子５２などのスイッチング素子は、一般に強電界に対して弱い性質を有している。それゆえ、液晶表示装置の製造過程において、特にラビング工程で発生する静電気のために上記ＴＦＴ素子５２が破壊されることがある。そこで、液晶表示装置の有効表示領域となる複数の上記表示画素５１…の周辺部に、ダミー画素とよばれる画像表示に直接寄与しない画素（図示せず）を複数形成する。従来より、このダミー画素によって、外部からの静電気を吸収して、表示画素５１…の破壊を防止する手法が知られている。
　【００１０】
　このようなダミー画素を用いた液晶表示装置としては、特開平７−３３３６５４号公報に開示された液晶表示装置がある。この液晶表示装置では、ダミー画素となる画素には、スイッチング素子は形成されているが画素電極は欠いた構成となっている。そのため、このダミー画素は、上記スイッチング素子に静電気をチャージすることによって、外部からの静電気を吸収することができるとともに、画素電極を欠いているため、スイッチング素子の破壊により、ダミー画素が周辺の画素の表示に悪影響を与えることも回避できる。
　【００１１】
　【発明が解決しようとする課題】
　ところが、上記特開平７−３３３６５４号公報の液晶表示装置など、従来のダミー画素を設けている液晶表示装置では、上記ダミー画素のスイッチング素子が、有効表示領域の表示画素と同一の走査線や信号線に接続されている。そのため、ダミー画素のスイッチング素子によって吸収され内部にチャージされた静電気の一部は、上記走査線や信号線を介して、有効表示領域の表示画素にまで到達し、該表示画素の静電気による破壊（静電破壊）を引き起こす。それゆえ、従来のダミー画素では、液晶表示装置における欠陥表示画素の発生の防止効果が未だ不十分であるという問題点を生じている。
　【００１２】
　本発明は、上記問題点に鑑みてなされたものであって、その目的は、ダミー画素が外部からの静電気をチャージした際、この静電気を有効表示領域の表示画素へ到達させないことにより、表示画素の静電破壊を防止して、欠陥表示画素の発生を効果的に防止することができる液晶表示装置を提供することにある。
　【００１３】
　【課題を解決するための手段】
　本発明の請求項１記載の液晶表示装置は、上記の課題を解決するために、互いに直交するように形成される走査線および信号線と、上記走査線および信号線の交差部に形成されるスイッチング素子と、上記スイッチング素子に接続され、上記走査線および信号線から供給される信号により駆動制御される画素電極とを備えている表示画素が、有効表示領域に複数形成されている一方、上記有効表示領域の周辺部に、上記走査線および信号線から切り離された画素電極を備えているダミー画素が、複数形成されており、上記ダミー画素における画素電極が、付加容量配線に接続されていることを特徴としている。
　【００１４】
　上記の請求項１記載の構成によれば、ダミー画素における画素電極と走査線および信号線とは切り離された状態となっているため、上記ダミー画素では、液晶表示装置の製造過程で発生した静電気を画素電極にチャージした状態で維持する事が可能となる。そのため、上記走査線や信号線を介して有効表示領域の表示画素に上記静電気の一部が流れることがない。その結果、表示画素におけるスイッチング素子の静電破壊を確実に防止することができ、欠陥表示画素の発生を防止する効果を従来よりも向上させることができる。
　【００１５】
　【００１６】
　上記の請求項１記載の構成によれば、上記ダミー画素では、画素電極が走査線および信号線から切り離されていることに加え、該画素電極が付加容量配線と接続されている構成となっている。そのため、ラビング処理の際などに発生する静電気をダミー画素の画素電極にチャージし、さらに、該画素電極から付加容量配線に流して放電することができる。
　【００１７】
　その結果、従来のダミー画素のように、該ダミー画素にチャージされた静電気が走査線や信号線を流れて表示画素まで達することをより確実に回避し、表示画素が備えるスイッチング素子の静電破壊を防止して、欠陥表示画素の発生を防止する効果をより一層向上させることができる。
本発明の請求項２記載の液晶表示装置は、上記の課題を解決するために、互いに直交するように形成される走査線および信号線と、上記走査線および信号線の交差部に形成されるスイッチング素子と、上記スイッチング素子に接続され、上記走査線および信号線から供給される信号により駆動制御される画素電極とを備えている表示画素が、有効表示領域に複数形成されている一方、上記有効表示領域の周辺部に、上記走査線および信号線から切り離された画素電極を備えているダミー画素が、複数形成されており、上記ダミー画素の形成される位置が、上記有効表示領域の周辺部のうち、表示画素の上に形成される配向膜へのラビング処理が最後になされる領域に最も近い周辺部のみであることを特徴としている。
　【００１８】
　本発明の請求項３記載の液晶表示装置は、上記の課題を解決するために、上記請求項１または２記載の構成に加えて、上記ダミー画素が、上記表示画素からスイッチング素子を欠いたものであることを特徴としている。
　【００１９】
　上記の請求項３記載の構成によれば、上記ダミー画素では、スイッチング素子を形成しないことにより、画素電極と走査線および信号線とが切り離されている。そのため、従来の液晶表示装置に用いられている表示画素の形成工程の一部を適宜用いることで、上記ダミー画素を容易に製造することができる。その結果、ダミー画素の形成による液晶表示装置の製造工程の煩雑化は回避され、製造コストの上昇も抑制することができる。
　【００２０】
　本発明の請求項４記載の液晶表示装置は、上記の課題を解決するために、上記請求項１または２記載の構成に加えて、上記ダミー画素が、上記表示画素におけるスイッチング素子と画素電極との間を断線したものであることを特徴としている。
　【００２１】
　上記の請求項４記載の構成によれば、上記ダミー画素では、スイッチング素子と画素電極との間を断線させることにより、画素電極と走査線および信号線とが切り離されている。そのため、従来の液晶表示装置に用いられているスイッチング素子の形成工程を若干変更させるだけで、上記ダミー画素を容易に製造することができる。その結果、ダミー画素の形成による液晶表示装置の製造工程の煩雑化は回避され、製造コストの上昇も抑制することができる。
　【００２２】
　本発明の請求項５記載の液晶表示装置は、上記の課題を解決するために、上記請求項１、３または４に記載の構成に加えて、上記ダミー画素の形成される位置が、上記有効表示領域の周辺部のうち、表示画素の上に形成される配向膜へのラビング処理が最後になされる領域に最も近い周辺部のみであることを特徴としている。
　【００２３】
　上記の請求項５記載の構成によれば、液晶表示装置の製造過程における配向膜のラビング処理方向の際に、最後にラビング処理される領域に存在する表示画素で、静電気が最も発生し易くなっている。そのため、上記領域に最も近傍となる辺にダミー画素を形成することにより、上記ラビング処理の際に発生した静電気が表示画素へと達することなく、効果的にダミー画素にチャージすることができる。
　【００２４】
　【発明の実施の形態】
　〔実施の形態１〕
　本発明の実施の一形態を図１ないし図８を用いて以下に説明する。なお、これによって、本発明が限定されるものではない。
　【００２５】
　本実施の形態のアクティブマトリクス型の液晶表示装置（以下、単に液晶表示装置とする）は、図１に示すように、有効表示領域には、画像を表示するための画素（以下、表示画素とする）１…が形成され、その周辺領域には、ダミー画素２…が形成されている。このダミー画素２…が外部からの静電気をチャージすることにより、表示画素１…の静電気による破壊（以下、静電破壊とする）が防止される。
　【００２６】
　上記液晶表示装置は、図示しないが、従来の液晶表示装置と同様に、一対の透光性の基板の間に液晶を封入してなる液晶パネルを備えている。この液晶パネルを構成する一対の基板のうち、一方の基板であるアクティブマトリクス基板に、図１に示すような、表示画素１…とダミー画素２…とが複数形成されている。
　【００２７】
　上記アクティブマトリクス基板上には、互いに交差している走査線５…および信号線６…が形成されている。また、上記表示電極１…およびダミー画素２…を構成する画素電極４…が形成されている。また、上記走査線５と信号線６との交点には、スイッチング素子としてのＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）素子３が形成されており、さらに、後述する付加容量配線８も形成されている。
　【００２８】
　なお、対向するもう一方の基板には、表示画素１の形状に応じたカラーフイルタやブラックマトリクスなどが形成され、さらに、対向電極が基板のほぼ全面に形成されている。
　【００２９】
　上記表示画素１は、図２および図３に示すように、上記ＴＦＴ素子３、画素電極４、走査線５、信号線６、付加容量配線８、付加容量９および接続電極２０を備えている（なお、付加容量９は、図２には図示せず、また、接続電極２０は、図３には図示せず）。上記ＴＦＴ素子３のゲート電極には走査線５が、また、ソース電極には信号線６がそれぞれ接続されている。さらに、ＴＦＴ素子３のドレイン電極には、上記付加容量９の一方の端子が接続されているとともに、コンタクトホール７を介して画素電極４が接続されている。
　【００３０】
　上記付加容量９のもう一方の端子は、付加容量配線８に接続されている。この付加容量配線８は、上記対向電極に接続されている。上記走査線５と信号線６とは、画素電極４の周囲を通り、互いに直交するように配設されている。また、接続電極２０は、上記付加容量配線８と接続されているとともに、コンタクトホール７を介して画素電極４と接続されている。
　【００３１】
　上記走査線５によってゲート信号が入力されることによりＴＦＴ素子３が駆動制御される。また、上記信号線６によって、ＴＦＴ素子３の駆動時に、該ＴＦＴ素子３を介してデータ信号（表示信号）が画素電極４に入力される。さらに、上記付加容量９は、液晶に印加される電圧を保持するために用いられる。
　【００３２】
　上記ＴＦＴ素子３は、本実施の形態では、図４に示すように、透明な絶縁性基板１１上に形成されており、その上は層間絶縁膜１８によって覆われている。上記表示画素１は、上記層間絶縁膜１８のさらにその上に形成された画素電極４と、上記ＴＦＴ素子３とが接続された構成となっている。
　【００３３】
　このＴＦＴ素子３の構成について具体的に説明する。上記絶縁性基板１１上にゲート電極１２が形成され、これを覆うようにゲート絶縁膜１３が形成されている。ゲート電極１２の上部に、ゲート絶縁膜１３を介して半導体層１４が形成されている。この半導体層１４の中央部上にチャネル保護層１５が形成されている。このチャネル保護層１５と半導体層１４とのソース部側にｎ＋−シリコン層からなるソース電極１６ａが形成され、ドレイン部側に同じくｎ＋−シリコン層からなるドレイン電極１６ｂが形成されている。
　【００３４】
　上記ソース電極１６ａに対して、上層が金属層１７ａ、下層が透明導電層１９の２層構造となっている信号線６が接続されており、ドレイン電極１６ｂに対してドレイン配線となる金属層１７ｂが接続されている。さらにこの金属層１７ｂの下層には接続電極２０が形成されている。この接続電極２０は、層間絶縁膜１８に設けられたコンタクトホール７を介して、画素電極４と接続されている。
　【００３５】
　このような構成を有する表示画素１は、上記ＴＦＴ素子３を介して、画素電極４に駆動電圧を印加している。この画素電極４に対向して、前述した対向電極が配置しており、これら各電極の間に液晶が封入されている。駆動電圧が印加された上記画素電極４は、上記対向電極との間に電位差を形成することによって液晶を配向させる。この液晶の配向の状態により、該液晶に入射する光の透過・遮断が決定される。したがって、液晶配向の制御によって画像表示が可能となる。
　【００３６】
　一方、上記ダミー画素２は、上記表示画素１とは異なり、画素電極４が走査線５および信号線６とは接続されていない構成、すなわち、画素電極４と走査線５および信号線６とが切り離された構成となっている。たとえば、図１に示すような本実施の形態のダミー画素２では、ＴＦＴ素子３が形成されないことにより、画素電極４と走査線５および信号線６とが切り離されている。
　【００３７】
　このダミー画素２が形成される位置は、前述したように、複数の上記表示画素１…が形成されている有効表示領域の周辺部、すなわち、画像表示に関与しない領域となっている。
　【００３８】
　このとき、形成されるダミー画素２の数はできる限り多いことが好ましい。これは、ダミー画素２の数が多いほど、静電気をより確実にチャージすることができるためである。しかしながら、ダミー画素２の数が多すぎると表示画面上にて非表示領域となる面積が増大する。そのため、ダミー画素２…は、図５に示すように、有効表示領域の周辺部に１列ずつ形成されることが好ましい。
　【００３９】
　特に、ダミー画素２…の形成される位置としては、図６に示すように、液晶表示装置の製造過程において、配向膜になされるラビング処理の際に、最後にラビング処理される表示画素１…のさらに外側となる位置、すなわち、上記有効表示領域の周辺部のうち、配向膜へのラビング処理が最後になされる領域に最も近い周辺部にのみ１列形成されることがより好ましい。
　【００４０】
　上記ラビング処理の工程は、表示画素１…上に形成される図示しない配向膜に、ラビング布などを巻き付けたラビングローラを回転させながら一方向に擦ることによって、上記配向膜に液晶の配向方向を形成する工程である。このとき、上記ラビングローラが回転して配向膜を擦り、最後に配向膜から離れる領域、すなわち、最後にラビング処理される領域の表示画素１…において、静電気が最も発生し易くなっている。
　【００４１】
　そのため、たとえば、上記ラビング処理の方向が、図６における矢印Ｄのように、長方形状の有効表示領域に対する対角線方向である場合、上記有効表示領域においては、上記矢印Ｄの方向と対向する長手方向の一辺と、この一辺につらなるもう一辺とに１列ずつダミー画素２…が形成されることが好ましい。
　【００４２】
　なお、ラビング処理の方向は、図６の矢印Ｄに示される方向に限定されるものではない。それゆえ、ダミー画素２…の形成される位置も、配向膜に対するラビング処理が最後になされる領域に最も近傍の辺であればよく、図６に示すような位置に限定されるものではない。
　【００４３】
　上記ダミー画素２においては、前述したように、画素電極４と走査線５および信号線６とが、画素電極４から切り離された構成となっている。この構成によって、ダミー画素２では、静電気を画素電極４にチャージした際に、走査線５および信号線６に静電気が流れて表示画素１に達し、表示画素１におけるＴＦＴ素子３を静電破壊することがない。その結果、表示画素１における欠陥の発生を効果的に防止することができる。
　【００４４】
　上記構成を有するダミー画素２としては、たとえば、図１に示すように、有効表示領域周辺の層間絶縁膜１８上に画素電極４をとなる透明導電層を形成する構成、すなわち、ＴＦＴ素子３を欠いた構成のダミー画素２ａを挙げることができる。
　【００４５】
　また、上記ダミー画素２としては、図７に示すように、絶縁性基板１１上にて、表示画素１における半導体層１４、チャネル保護層１５、ソース電極１６ａおよびドレイン電極１６ｂを欠いたダミー画素２ｂであってもよい。
　【００４６】
　つまり、本実施の形態のダミー画素２としては、上記表示画素２からスイッチング素子であるＴＦＴ素子３を欠いたものであれば、その構成は特に限定されるものではない。
　【００４７】
　上記ダミー画素２ａの形成方法としては、有効表示領域にＴＦＴ素子３…が形成された後、このＴＦＴ素子３…を覆うように層間絶縁膜１８が形成されたその上に、表示画素１…とダミー画素２ａとを形成する領域全体に、画素電極４となる透明導電層を形成してパターニングすればよい。この状態では、表示画素１…は、ＴＦＴ素子３と画素電極４とを備えているが、ダミー画素２ａは、ＴＦＴ素子３を全く備えていない画素電極４のみの構成となる。このように、表示画素１の形成方法を適宜用いることによって、容易にダミー画素２ａを形成することができる。
　【００４８】
　また、ダミー画素２ｂの形成方法としては、有効表示領域にＴＦＴ素子３…が形成される過程で、半導体層１４などを形成する工程を除いて、ゲート電極１２、ゲート絶縁膜１３、透明導電層１９、接続電極２０および金属層１７ａ・１７ｂを形成する工程については、ダミー画素２ｂを形成する領域でも表示画素１を形成する領域と同様に行えばよい。その後、層間絶縁膜１８の上に画素電極４を形成することで、ダミー画素２ｂを容易に形成することができる。
　【００４９】
　以上のように、本実施の形態のダミー画素２ａまたはダミー画素２ｂには、ＴＦＴ素子３が形成されていないため、画素電極４と走査線５および信号線６とは切り離された状態となっている。そのため、上記ダミー画素２ａまたはダミー画素２ｂは、上記ラビング処理などにおいて発生した静電気を画素電極４にチャージした状態で維持する事が可能となる。その結果、表示画素１…が形成されている有効表示領域に静電気の一部が流れることがない。したがって、上記ダミー画素２ａまたはダミー画素２ｂは、表示画素１におけるスイッチング素子の静電破壊を確実に防止することができる。
　【００５０】
　また、上記ダミー画素２ａまたはダミー画素２ｂは、従来の液晶表示装置の製造過程において、表示画素１の形成工程を適宜用いることで容易に製造することができる。その結果、液晶表示装置の製造工程が煩雑化することはなく、製造コストの上昇も抑制することができる。
　【００５１】
　ここで、上記ダミー画素２ａ…を図５に示す位置に形成した液晶パネルと、従来のダミー画素を図５に示す位置に形成した液晶パネルとをそれぞれ作成し、これら液晶パネルにおけるＥＳＤ（ｅｌｅｃｔｒｏｓｔａｔｉｃ　ｄｉｓｃｈａｒｇｅ）発生率について調査した。その結果を表１に示す。なお、ＥＳＤ発生率とは、試作した液晶パネルの総数に対するＥＳＤ不良の発生した液晶パネルの割合を示すものである。
　【００５２】
　【表１】
　【００５３】
　このように、従来のダミー画素を備える液晶パネルでは、ＥＳＤ発生率は平均値で１３．８０％、最大値では２１．６２％となり、作成される液晶パネルの１割以上にＥＳＤ不良が発生したことになる。これに対して、本実施の形態のダミー画素２ａ…を備える液晶パネルでは、ＥＳＤ発生率は平均値および最大値ともに１％未満となり、表示画素１…の静電破壊を効果的に防止する大きな効果が得られた。
　【００５４】
　なお、本実施の形態におけるダミー画素、すなわち、ＴＦＴ素子３を形成しないことによって、画素電極４と走査線５および信号線６とを切り離した構成を有するダミー画素２の構成は、層間絶縁膜１８を形成しない表示画素１ａに対して適用することも可能である。
　【００５５】
　上記層間絶縁膜１８を形成しない表示画素１ａは、たとえば、図８（ａ）に示すように、絶縁性基板１１上に、ＴＦＴ素子３、画素電極４、信号線６、図示しない走査線などが形成されている。
　【００５６】
　上記ＴＦＴ素子３の構成は、図４に示すような表示画素１と同様の構成である。すなわち、上記絶縁性基板１１上に形成されたゲート電極１２を覆うようにゲート絶縁膜１３が形成されている。そして、このゲート電極１２の上部に、ゲート絶縁膜１３を介して半導体層１４、チャネル保護層１５が形成されている。さらに、ソース部側にソース電極１６ａが、ドレイン部側にドレイン電極１６ｂが形成されている。
　【００５７】
　上記ソース電極１６ａに対して、上層が金属層１７ａ、下層が透明導電層１９の２層構造となっている信号線６が接続されている点、および、ゲート電極１２に図示しない走査線が接続されている点も、上記表示画素１と同様である。しかしながら、上記ドレイン電極１６ｂに対しては、画素電極４が直接接続されている。
　【００５８】
　このような構成の表示画素１ａにおいて、図７に示すようなダミー画素２ｂのように、半導体層１４などを形成する工程を除くことによって、図８（ｂ）に示すような、本実施の形態のダミー画素２ｇが得られる。
　【００５９】
　このダミー画素２ｇには、上記ダミー画素２ａ・２ｂと同様に、ＴＦＴ素子３が形成されていないため、画素電極４は信号線６などとは切り離された状態となっている。そのため、上記ダミー画素２ｇは、ラビング処理などにおいて発生した静電気を画素電極４にチャージした状態で維持する事が可能となり、表示画素１ａにおけるスイッチング素子の静電破壊を確実に防止することができる。
　【００６０】
　加えて、上記ダミー画素２ｇも従来の液晶表示装置の製造過程において、表示画素１ａの形成工程を適宜用いることで容易に製造することができる。その結果、液晶表示装置における製造工程の煩雑化と製造コストの上昇とを抑制することができる。
　【００６１】
　〔実施の形態２〕
　本発明の実施の他の形態について、図５、図６、図９および図１０に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１の図面に示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
　【００６２】
　本実施の形態の液晶表示装置は、ダミー画素２として、前記ダミー画素２ａまたはダミー画素２ｂに代えて、画素電極４が付加容量配線８に接続されたダミー画素２ｃを用いた以外は前記実施の形態１に示した液晶表示装置と同一の構成となっている。
　【００６３】
　本実施の形態の液晶表示装置に備えられているダミー画素２ｃは、図９に示すように、走査線５および信号線６で囲まれた領域に、画素電極４および付加容量配線８を備えている。このダミー画素２ｃは、前記ダミー画素２ａ・２ｂと同様に、ＴＦＴ素子３を形成しないことにより画素電極４と走査線５および信号線６とを切り離している。加えて、このダミー画素２ｃでは、画素電極４がコンタクトホール２７を介して付加容量配線８と接続されている。
　【００６４】
　上記画素電極４と付加容量配線８とが接続されている状態について具体的に説明する。図１０に示すように、絶縁性基板１１上に上記付加容量配線８が形成されている。この付加容量配線８上を覆うようにゲート絶縁膜１３が形成され、その上に形成されている透明導電膜２６が、コンタクトホール２１を介して、付加容量配線８と接続されている。上記透明導電膜２６のさらにその上には、金属層２８、層間絶縁膜１８が形成され、この金属層２８は、コンタクトホール２７を介して画素電極４と接続されている。
　【００６５】
　上記の構成を有するダミー画素２ｃの形成工程について説明する。まず、絶縁性基板１１上に、付加容量配線８を形成し、この付加容量配線８を覆うように、酸化シリコンや窒化シリコンなどの無機材からなるゲート絶縁膜１３を形成する。その後、パターニングなどによりゲート絶縁膜１３を貫通するコンタクトホール２１を形成し、その上に、透明導電膜２６、金属層２８、層間絶縁膜１８が形成される。この層間絶縁膜１８に対して、パターニングなどによりコンタクトホール２７が形成され、さらにその上に画素電極４が形成される。
　【００６６】
　ここで、上記ダミー画素２ｃが形成される位置としては、前記実施の形態１と同様に、有効表示領域の周辺部である。たとえば、図５に示すように、ダミー画素２ｃ…は、有効表示領域の周辺部に１列ずつ形成されることが好ましく、図６に示すように、配向膜へのラビング処理が最後になされる領域に最も近い周辺部に１列形成されることがより好ましい。
　【００６７】
　これは、前記実施の形態１と同様に、最後にラビング処理される領域の表示画素１…において静電気が最も発生し易くなっていること、および、ダミー画素２ｃ…の数が多すぎると表示画面上にて非表示領域となる面積が増大することによる。なお、ダミー画素２ｃ…の形成される位置は、図５や図６に示すような位置に限定されるものではない。
　【００６８】
　以上のように、本実施の形態のダミー画素２ｃは、前記実施の形態１のダミー画素２ａ・２ｂと同様、通常の表示画素１と異なりＴＦＴ素子３が形成されないことにより、画素電極４と走査線５および信号線６とが切り離された構成となっている。しかも、上記ダミー画素２ｃは、上記構成に加えて、画素電極４が付加容量配線８と接続されている構成となっているため、ラビング処理の際などに発生する静電気をダミー画素２ｃの画素電極４にチャージし、さらに、該画素電極４から付加容量配線８に流して放電することができる。
　【００６９】
　その結果、従来のダミー画素のように、該ダミー画素にチャージされた静電気が走査線や信号線を流れて表示画素まで達することがなく、表示画素が備えるスイッチング素子の静電破壊を防止して、欠陥表示画素の発生をより効果的に回避することができる。
　【００７０】
　なお、上記のダミー画素２ｃには、ダミー画素２ａやダミー画素２ｂのようにＴＦＴ素子３が形成されていない。しかしながら、上記ダミー画素２ｃは、画素電極４が走査線５および信号線６と切り離されていれば、ＴＦＴ素子３が形成されていてもよい。すなわち、本実施の形態では、画素電極４と走査線５および信号線６とが切り離されているとともに、画素電極４と付加容量配線８とが接続されていれば、ダミー画素２ｃの構成は特に限定されるものではない。
　【００７１】
　〔実施の形態３〕
　本発明の実施のさらに他の形態について、図５、図６、図１１ないし図１３に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１の図面に示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
　【００７２】
　本実施の形態の液晶表示装置は、ダミー画素２として、前記ダミー画素２ａに代えて、表示画素１におけるＴＦＴ素子３と画素電極４との間を断線した構成を有するダミー画素２ｄ・２ｅ・２ｆを用いた以外は、前記実施の形態１に示した液晶表示装置と同一の構成となっている。
　【００７３】
　上記ダミー画素２ｄ・２ｅ・２ｆは、前記表示画素１と同様の構成を有しており、該ダミー画素２ｄ・２ｅ・２ｆが備えるＴＦＴ素子３のゲート電極には走査線５が、また、ソース電極には信号線６がそれぞれ接続されている。また、上記ＴＦＴ素子３も、前記表示画素１におけるＴＦＴ素子３とほとんど同一の構成となっている。
　【００７４】
　まず、ダミー画素２ｄの構成について説明する。ダミー画素２ｄが備えるＴＦＴ素子３は、図１１に示すように、絶縁性基板１１上にゲート電極１２が形成され、これを覆うようにゲート絶縁膜１３を介して半導体層１４が形成されている。この半導体層１４の中央部上にチャネル保護層１５が形成され、このチャネル保護層１５と半導体層１４とのソース部側にソース電極１６ａが、ドレイン部側にドレイン電極１６ｂが形成されている。上記ソース電極１６ａに対して、上層が金属層１７ａ、下層が透明導電層１９の２層構造となっている信号線６が接続されており、ドレイン電極１６ｂに対してドレイン配線となる金属層１７ｂが接続されている。
　【００７５】
　ここで、前記表示画素１では、画素電極４は、コンタクトホール７を介して上記ドレイン電極１６ｂと接続しているが、上記ダミー画素２ｄでは、画素電極４は、コンタクトホール７を介して、図１１に示すように、ゲート絶縁膜１３と接触している。すなわち、前記表示画素１に形成されていた接続電極２０が形成されておらず、そのため、画素電極４とドレイン電極１６ｂとが断線された状態となっている。
　【００７６】
　上記のような構成を有するダミー画素２ｄでは、接続電極２０が形成されず、ＴＦＴ素子３のドレイン電極１６ｂと画素電極４とが断線した状態となることによって、画素電極４と走査線５および信号線６とが切り離された状態となっている。
　【００７７】
　また、本実施の形態のダミー画素２は、表示画素１にコンタクトホール７が形成されていないダミー画素２ｅであってもよい。
　【００７８】
　上記ダミー画素２ｅは、図１２に示すように、絶縁性基板１１上に形成されたゲート電極１２、ゲート絶縁膜１３、半導体層１４、チャネル保護層１５、ソース電極１６ａおよびドレイン電極１６ｂからなるＴＦＴ素子３を備えている構成と、このＴＦＴ素子３のソース電極１６ａに、金属層１７ａおよび透明導電層１９の２層構造となる信号線６が接続されているとともに、ドレイン電極１６ｂに金属層１７ｂと接続電極２０とが接続されている構成とを有している。
　【００７９】
　上記構成は、前記表示画素１の構成とほとんど同一である。しかしながら、上記ダミー画素２ｅでは、上記接続電極２０上の層間絶縁膜１８にコンタクトホール７が形成されていない。それゆえ、画素電極４は、ドレイン電極１６ｂと、すなわちＴＦＴ素子３と接続していないことになり、画素電極４と走査線５および信号線６とが切り離された状態となる。
　【００８０】
　さらに、本実施の形態のダミー画素２は、コンタクトホール７周辺に画素電極４の一部を形成しないダミー画素２ｆであってもよい。
　【００８１】
　上記ダミー画素２ｆは、図１３に示すように、絶縁性基板１１上に形成されたゲート電極１２、ゲート絶縁膜１３、半導体層１４、チャネル保護層１５、ソース電極１６ａおよびドレイン電極１６ｂからなっているＴＦＴ素子３を備えている構成と、このＴＦＴ素子３のソース電極１６ａに、金属層１７ａおよび透明導電層１９の２層構造となる信号線６が接続されているとともに、ドレイン電極１６ｂに金属層１７ｂと接続電極２０とが接続されている構成とを有している。
　【００８２】
　上記構成は、前記表示画素１の構成とほとんど同一である。しかしながら、上記ダミー画素２ｆでは、層間絶縁膜１８に形成されているコンタクトホール７の周辺に画素電極４が形成されていない。それゆえ、画素電極４は、ドレイン電極１６ｂと、すなわちＴＦＴ素子３と接続していないことになり、画素電極４と走査線５および信号線６とが切り離された状態となる。
　【００８３】
　このように、本実施の形態のダミー画素２ｄ・２ｅ・２ｆでは、ＴＦＴ素子３と画素電極４とが断線した状態となることにより、画素電極４と走査線５および信号線６とが切り離されることになる。それゆえ、液晶表示装置の製造過程において発生した静電気が、上記ダミー画素２ｄ・２ｅ・２ｆにチャージされても、従来のダミー画素のように、静電気が走査線や信号線を流れて表示画素にまで達することがない。その結果、表示画素のスイッチング素子が静電破壊されることによる欠陥表示画素の発生を有効に防止することができる。
　【００８４】
　上述したダミー画素２ｄ・２ｅ・２ｆは、前記表示画素１の形成方法のうち、ＴＦＴ素子３と画素電極４との間を断線させるように工程を省略する、あるいは、別の工程に代えることによって、容易に形成することができる。
　【００８５】
　前記表示画素１の形成方法について説明すると、まず、絶縁性基板１１上に、ゲート電極１２となる金属膜が形成される。その上に、酸化シリコンや窒化シリコンなど無機材からなるゲート絶縁膜１３が形成される。さらにその上に、半導体層１４が形成され、さらにその上に、チャネル保護層１５と、ｎ＋−シリコン層からなるソース電極１６ａおよびドレイン電極１６ｂとが形成される。
　【００８６】
　さらに、上記ソース電極１６ａおよびドレイン電極１６ｂに接続するように、透明導電層１９および接続電極２０となるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜がそれぞれ形成され、その上に金属層１７ａおよび金属層１７ｂとなる金属膜が形成される。これら各膜は、スパッタ法などにより形成され、さらにパターニングされることにより、所定の形状に形成される。
　【００８７】
　このようにして形成されたＴＦＴ素子３上に層間絶縁膜１８が形成され、さらに、この層間絶縁膜１８を貫通するコンタクトホール７が形成される。そして、このコンタクトホール７を介して画素電極４とＴＦＴ素子３のドレイン電極１６ｂとが接続するように、画素電極４が形成されて、表示画素１が完成する。
　【００８８】
　次に、上記表示画素１の形成方法を参照して、上記ダミー画素２ｄ・２ｅ・２ｆの形成方法を説明する。まず、ダミー画素２ｄの場合では、表示画素１の形成過程にうち、接続電極２０を形成する工程を除けばよい。また、ダミー画素２ｅの場合では、表示画素１の形成過程のうち、コンタクトホール７を形成する工程を除けばよい。さらに、ダミー画素２ｆの場合では、画素電極４を形成する工程において、コンタクトホール７の周囲のみ画素電極４が形成されないような工程、すなわち、画素電極４を形成する際のパターンを、ダミー画素２ｆを形成する領域だけ代えればよい。
　【００８９】
　ここで、上記ダミー画素２ｄ、ダミー画素２ｅ、またはダミー画素２ｆが形成される位置としては、前記実施の形態１および２と同様に、有効表示領域の周辺部である。たとえば、図５に示すように、ダミー画素２ｄ…は、有効表示領域の周辺部に１列ずつ形成されることが好ましく、図６に示すように、配向膜へのラビング処理が最後になされる領域に最も近い周辺部に１列形成されることがより好ましい。
　【００９０】
　これは、前記実施の形態１と同様に、最後にラビング処理される領域の表示画素１…において、静電気が最も発生し易くなっていること、および、ダミー画素２ｄ…の数が多すぎると表示画面上にて非表示領域となる面積が増大することによる。なお、ダミー画素２ｄ…・２ｅ…・２ｆ…の形成される位置は、図５や図６に示すような位置に限定されるものではない。
　【００９１】
　以上のように、本実施の形態のダミー画素２であるダミー画素２ｄ、ダミー画素２ｅ、またはダミー画素２ｆでは、液晶表示装置の製造過程において発生した静電気が上記画素電極４にチャージされても、画素電極４と走査線５および信号線６とが、従来のダミー画素のように、静電気が走査線や信号線を流れて表示画素にまで達することがない。その結果、表示画素１のスイッチング素子（ＴＦＴ素子３）が静電破壊されることによる欠陥表示画素の発生を効果的に防止することができる。
　【００９２】
　また、上記ダミー画素２ｄ、ダミー画素２ｅ、またはダミー画素２ｆは、従来の液晶表示装置の製造工程を若干変更させるだけで容易に製造することができる。その結果、液晶表示装置の製造工程が煩雑化することはなく、製造コストの上昇も抑制することができる。
　【００９３】
　なお、上記ダミー画素２ｄ、ダミー画素２ｅ、またはダミー画素２ｆでは、画素電極４が付加容量配線８と接続されていないが、前記実施の形態２のダミー画素２ｃのように、画素電極４が付加容量配線８と接続されていてもよい。このような構成のダミー画素２を備えている液晶表示装置は、表示画素１におけるＴＦＴ素子３の静電破壊をより効果的に防止することができる。
　【００９４】
　また、本実施の形態のダミー画素２としては、表示画素１におけるＴＦＴ素子３と画素電極４との間を断線したものであれば、その構成は特に限定されるものではない。
　【００９５】
　以上のように、本発明にかかる液晶表示装置は、上述した各構成のダミー画素を備えているため、液晶表示装置の製造過程、特に、配向膜のラビング処理の工程において発生する静電気が、走査線および信号線を流れて表示画素に達し、該表示画素のスイッチング素子を静電破壊することが防止される。そのため、有効表示領域において、欠陥表示画素の発生が抑制された高品位の液晶表示装置を低コスト、かつ、容易に製造することができる。
　【００９６】
　【発明の効果】
　本発明の請求項１記載の液晶表示装置は、以上のように、互いに直交するように形成される走査線および信号線と、上記走査線および信号線の交差部に形成されるスイッチング素子と、上記スイッチング素子に接続され、上記走査線および信号線から供給される信号により駆動制御される画素電極とを備えている表示画素が、有効表示領域に複数形成されている一方、上記有効表示領域の周辺部に、上記走査線および信号線から切り離された画素電極を備えているダミー画素が、複数形成されており、上記ダミー画素における画素電極が、付加容量配線に接続されており、上記ダミー画素における画素電極が、付加容量配線に接続されている構成である。
　【００９７】
　それゆえ、上記構成では、ダミー画素における画素電極と走査線および信号線とが切り離された状態となっているため、上記ダミー画素は、液晶表示装置の製造過程で発生した静電気を画素電極にチャージした状態で維持する事が可能となる。そのため、上記走査線や信号線を介して有効表示領域の表示画素に上記静電気の一部が流れることがない。その結果、表示画素におけるスイッチング素子の静電破壊を確実に防止することができ、欠陥表示画素の発生を防止する効果を従来よりも向上させることができるという効果を奏する。
　【００９８】
　【００９９】
　また、上記構成では、上記ダミー画素の画素電極が付加容量配線と接続されているため、ラビング処理の際などに発生する静電気をダミー画素の画素電極にチャージし、さらに、該画素電極から付加容量配線に流して放電することができる。その結果、従来のダミー画素のように、該ダミー画素にチャージされた静電気が走査線や信号線を流れて表示画素まで達することをより確実に回避し、表示画素が備えるスイッチング素子の静電破壊を防止して、欠陥表示画素の発生を防止する効果をより一層向上させることができるという効果を奏する。
本発明の請求項２記載の液晶表示装置は、以上のように、互いに直交するように形成される走査線および信号線と、上記走査線および信号線の交差部に形成されるスイッチング素子と、上記スイッチング素子に接続され、上記走査線および信号線から供給される信号により駆動制御される画素電極とを備えている表示画素が、有効表示領域に複数形成されている一方、上記有効表示領域の周辺部に、上記走査線および信号線から切り離された画素電極を備えているダミー画素が、複数形成されており、上記ダミー画素の形成される位置が、上記有効表示領域の周辺部のうち、表示画素の上に形成される配向膜へのラビング処理が最後になされる領域に最も近い周辺部のみであることを特徴としている。
　【０１００】
　本発明の請求項３記載の液晶表示装置は、以上のように、上記請求項１または２記載の構成に加えて、上記ダミー画素が、上記表示画素からスイッチング素子を欠いたものである構成である。
　【０１０１】
　それゆえ、上記構成では、上記ダミー画素は、スイッチング素子を形成しないことにより、画素電極と走査線および信号線とを切り離している。そのため、従来の液晶表示装置に用いられている表示画素の形成工程の一部を適宜用いることで、上記ダミー画素を容易に製造することができる。その結果、ダミー画素の形成による液晶表示装置の製造工程の煩雑化は回避され、製造コストの上昇も抑制することができるという効果を奏する。
　【０１０２】
　本発明の請求項４記載の液晶表示装置は、以上のように、上記請求項１または２記載の構成に加えて、上記ダミー画素が、上記表示画素におけるスイッチング素子と画素電極との間を断線したものである構成である。
　【０１０３】
　それゆえ、上記構成では、上記ダミー画素は、スイッチング素子と画素電極との間を断線させることにより、画素電極と走査線および信号線とを切り離している。そのため、従来の液晶表示装置に用いられているスイッチング素子の形成工程を若干変更させるだけで、上記ダミー画素を容易に製造することができる。その結果、ダミー画素の形成による液晶表示装置の製造工程の煩雑化は回避され、製造コストの上昇も抑制することができるという効果を奏する。
　【０１０４】
　本発明の請求項５記載の液晶表示装置は、以上のように、上記請求項１、３または４の何れか１項に記載の構成に加えて、上記ダミー画素の形成される位置が、上記有効表示領域の周辺部のうち、表示画素の上に形成される配向膜へのラビング処理が最後になされる領域に最も近い周辺部のみである構成である。
　【０１０５】
　それゆえ、上記構成では、液晶表示装置の製造過程における配向膜のラビング処理方向の際に、最後にラビング処理される領域に存在する表示画素で、静電気が最も発生し易くなっている。そのため、上記領域に最も近傍となる辺にダミー画素を形成することにより、上記ラビング処理の際に発生した静電気が表示画素へ達することなく、効果的にダミー画素にチャージすることができるという効果を奏する。
【図面の簡単な説明】
　【図１】
　本発明の実施の一形態にかかる液晶表示装置における表示画素とダミー画素との構成を示す平面図である。
　【図２】
　上記液晶表示装置における表示画素の構成を示す平面図である。
　【図３】
　上記液晶表示装置における表示画素の等価回路図である。
　【図４】
　図２の表示画素のＡ−Ａ線矢視断面図である。
　【図５】
　上記液晶表示装置におけるダミー画素の形成位置を示す模式図である。
　【図６】
　上記液晶表示装置におけるダミー画素の他の形成位置を示す模式図である。
　【図７】
　図１のダミー画素の他の構成を示す断面図である。
　【図８】
　（ａ）は、図２の表示画素の他の構成を示す断面図であり、（ｂ）は、図１のダミー画素のさらに他の構成を示す断面図である。
　【図９】
　本発明の実施の他の形態にかかる液晶表示装置におけるダミー画素の構成を示す平面図である。
　【図１０】
　図９のダミー画素のＢ−Ｂ線矢視断面図である。
　【図１１】
　本発明の実施のさらに他の形態にかかる液晶表示装置におけるダミー画素の構成を示す断面図である。
　【図１２】
　図１１のダミー画素の他の構成を示す断面図である。
　【図１３】
　図１１のダミー画素のさらに他の構成を示す断面図である。
　【図１４】
　従来の液晶表示装置における表示画素の構成を示す平面図である。
　【図１５】
　従来の液晶表示装置における表示画素の等価回路図である。
　【図１６】
　図１４の表示画素のＣ−Ｃ線矢視断面図である。
　【符号の説明】
　１　　表示画素
　１ａ　表示画素
　２　　ダミー画素
　２ａ　ダミー画素
　２ｂ　ダミー画素
　２ｃ　ダミー画素
　２ｄ　ダミー画素
　２ｅ　ダミー画素
　２ｆ　ダミー画素
　２ｇ　ダミー画素
　３　　ＴＦＴ素子（スイッチング素子）
　４　　画素電極
　５　　走査線
　６　　信号線
　８　　付加容量配線
　９　　付加容量