【事件の表示】
　特許第３２４０８３７号「表示用半導体装置」の請求項１ないし５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２４０８３７号の請求項１ないし５に係る特許を維持する。
【理　由】
１．手続の経緯
　特許３２４０８３７号の請求項１〜５に係る発明の出願は、平成６年５月２４日に特許出願され、平成１３年１０月１９日にその特許権の設定登録がなされ、その後、その特許について、異議申立人　中川　徹　より特許異議の申立てがなされ、平成１４年９月８日付で取消理由が通知されたところ、その指定期間内である平成１４年１１月１２日に訂正請求がなされたものである。
　　
２．訂正の適否についての判断
（１）平成１４年１１月１２日付訂正の内容
　特許権者が求めている訂正の内容は、以下のとおりである。
　[訂正事項ａ]
　特許請求の範囲の記載
「【請求項１】 画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子とを備えており、
　該画素アレイ部は行列配置した画素を有し、
　該周辺回路部は供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と、選択された画素を列順次で書き込み駆動する水平駆動手段とを有しており、
　シール材を用いてパネルに組み立てられる表示用半導体装置であって、
　前記垂直駆動手段は画面の両側に配置された一対の垂直駆動回路からなり画素の各行を両側から同時に選択駆動するとともに、
　前記複数の入力端子は両方の垂直駆動回路に対して共通に割り当てられており且つ該シール材の外側となる位置に配された共用入力端子を含んでおり、
　シール材を横切って該共用入力端子を各垂直駆動回路に接続する内部配線を設けた事を特徴とする表示用半導体装置。
　【請求項２】 前記内部配線は、該共用入力端子を一方の垂直駆動回路に直接接続する直接内部配線と、該一方の垂直駆動回路を介して他方の垂直駆動回路に間接接続する間接内部配線とを有する事を特徴とする請求項１記載の表示用半導体装置。
　【請求項３】 前記内部配線は、該共用入力端子を両方の垂直駆動回路に分岐接続する分岐内部配線を有する事を特徴とする請求項１記載の表示用半導体装置。
　【請求項４】 前記内部配線は、該分岐内部配線と別に両方の垂直駆動回路を相互に補助接続する補助内部配線を有する事を特徴とする請求項３記載の表示用半導体装置。
　【請求項５】 駆動基板と対向基板とシール材で互いに貼り合わせた両者の間に保持された液晶とを備えたパネル構造を有し、該駆動基板には画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子とが形成されている液晶表示装置であって、
　該画素アレイ部は行列配置した画素を有し、該周辺回路部は供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と選択された画素を列順次で書き込み駆動する水平駆動手段とを有しており、
　前記垂直駆動手段は画面の両側に配置された一対の垂直駆動回路からなり画素の各行を両側から同時に選択駆動するとともに、
　前記複数の入力端子は両方の垂直駆動回路に対して共通に割り当てられており且つ該シール材の外側となる位置に配された共用入力端子を含んでおり、
　該シール材を横切って該共用入力端子を各垂直駆動回路に接続する内部配線を設けた事を特徴とする液晶表示装置。」
を
「【請求項１】画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子とが
集積形成された基板で構成されて
　該画素アレイ部は行列配置した画素を有し、
　該周辺回路部は供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と、選択された画素を列順次で書き込み駆動する水平駆動手段とを有しており、
　シール材を用いてパネルに組み立てられる表示用半導体装置であって、
　前記垂直駆動手段は画面の両側に配置された一対の垂直駆動回路からなり画素の各行を両側から同時に選択駆動するとともに、
　前記複数の入力端子は
、該基板上で
　シール材を横切って該共用入力端子を各垂直駆動回路に接続する内部配線を設けた事を特徴とする表示用半導体装置。
　【請求項２】 前記内部配線は、該共用入力端子を一方の垂直駆動回路に直接接続する直接内部配線と、該一方の垂直駆動回路を介して他方の垂直駆動回路に間接接続する間接内部配線とを有
し、前記間接内部配線は該画面の下側にある該基板のデットスペースに配されてい
　【請求項３】 前記内部配線は、該共用入力端子を両方の垂直駆動回路に分岐接続する分岐内部配線を有する事を特徴とする請求項１記載の表示用半導体装置。
　【請求項４】 前記内部配線は、該分岐内部配線と別に両方の垂直駆動回路を相互に補助接続する補助内部配線を
有し、前記補助内部配線は、該画面の下に残された該基板のデットスペースを利用して一対の垂直駆動回路を相互接続
　【請求項５】 駆動基板と対向基板とシール材で互いに貼り合わせた両者の間に保持された液晶とを備えたパネル構造を有し、該駆動基板には画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子とが形成されている液晶表示装置であって
　該画素アレイ部は行列配置した画素を有し、該周辺回路部は供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と選択された画素を列順次で書き込み駆動する水平駆動手段とを有しており、
　前記垂直駆動手段は画面の両側に配置された一対の垂直駆動回路からなり画素の各行を両側から同時に選択駆動するとともに、
　前記複数の入力端子は
、該駆動基板上で
　該シール材を横切って該共用入力端子を各垂直駆動回路に接続する内部配線を設けた事を特徴とする液晶表示装置。」
と訂正する。
　　
　[訂正事項ｂ]
　明細書の発明の詳細な説明における段落【０００９】及び【００１０】の記載
「【０００９】
【課題を解決するための手段】
　上述した従来の技術の課題に鑑み、本発明は入力端子数の増加を伴なう事なく一対の垂直駆動回路を表示用半導体装置に集積形成可能とする事を目的とする。かかる目的を達成する為に以下の手段を講じた。即ち、本発明にかかる表示用半導体装置は基本的な構成として、画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子とを備えている。該画素アレイ部は行列配置した画素を有する。該周辺回路部は供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と、選択された画素を列順次で書き込み駆動する水平駆動手段とを有する。前記垂直駆動手段は画面の両側に配置された一対の垂直駆動回路からなり、画素の各行を両側から同時に選択駆動する。本発明の特徴事項として、前記複数の入力端子は両方の垂直駆動回路に対して共通に割り当てられる共用入力端子を含んでいる。さらに、該共用入力端子を各垂直駆動回路に接続する内部配線を設けている。かかる構成を有する表示用半導体装置は、例えばアクティブマトリクス型液晶表示装置の駆動基板として用いられる。
　【００１０】
　具体化された発明では、前記内部配線が該共用入力端子を一方の垂直駆動回路に直接接続する直接内部配線と、該一方の垂直駆動回路を介して他方の垂直駆動回路に間接接続する間接内部配線とから構成されている。他の具体例では、前記内部配線は該共用入力端子を両方の垂直駆動回路に分岐接続する分岐内部配線を有している。さらに、該分岐内部配線とは別に両方の垂直駆動回路を相互に補助接続する補助内部配線を有している。」
を
「【０００９】
【課題を解決するための手段】
　上述した従来の技術の課題に鑑み、本発明は入力端子数の増加を伴なう事なく一対の垂直駆動回路を表示用半導体装置に集積形成可能とする事を目的とする。かかる目的を達成する為に以下の手段を講じた。即ち、本発明にかかる表示用半導体装置は基本的な構成として、画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子と
が集積形成された基板からな
、該基板上で
　【００１０】
　具体化された発明では、前記内部配線が該共用入力端子を一方の垂直駆動回路に直接接続する直接内部配線と、該一方の垂直駆動回路を介して他方の垂直駆動回路に間接接続する間接内部配線とから構成されて
おり、前記間接内部配線は該両面の下側にある該基板のデッドスペースに配されて
前記補助内部配線は、該画面の下に残された該基板のデッドスペースを利用して一対の垂直基板を相互に接続する
と訂正する。
　　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　[訂正事項ａについて]
　請求項１の「
集積形成された基板で構成されて
該基板上で
該駆動基板上で
　請求項２及び請求項４の「
前記間接内部配線は該画面の下側にある該基板のデットスペースに配されてい
前記補助内部配線は、該画面の下に残された該基板のデットスペースを利用して一対の垂直駆動回路を相互接続
　　
　[訂正事項ｂについて]
　また、訂正事項ｂについては、訂正事項ａの訂正に伴い訂正された請求項１〜５と明細書の発明の詳細な説明の記載との整合をとるために必要となった訂正であって、明りょうでない記載の釈明を目的としたものである。
　　
　さらに、これらの訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてするものであって、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　　
（３）むすび
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項、及び同条第３項で準用する特許法第１２６条第２項から第４項の規定に適合するので、当該訂正を認める。
　　
３．特許異議の申立てについての判断
（１）本件発明
  上記２．で訂正を認めたことにより、本件の請求項１〜５に係る発明(以下、「本件発明１〜５」という。)は、全文訂正明細書の特許請求の範囲の請求項１〜５に記載されたとおりの次のものである。
　　
「【請求項１】　画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子とが集積形成された基板で構成されており、
　該画素アレイ部は行列配置した画素を有し、
　該周辺回路部は供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と、選択された画素を列順次で書き込み駆動する水平駆動手段とを有しており、
　シール材を用いてパネルに組み立てられる表示用半導体装置であって、
　前記垂直駆動手段は画面の両側に配置された一対の垂直駆動回路からなり画素の各行を両側から同時に選択駆動するとともに、
　前記複数の入力端子は、該基板上で両方の垂直駆動回路に対して共通に割り当てられており且つ該シール材の外側となる位置に配された共用入力端子を含んでおり、
　シール材を横切って該共用入力端子を各垂直駆動回路に接続する内部配線を設けた事を特徴とする表示用半導体装置。
【請求項２】　前記内部配線は、該共用入力端子を一方の垂直駆動回路に直接接続する直接内部配線と、該一方の垂直駆動回路を介して他方の垂直駆動回路に間接接続する間接内部配線とを有し、前記間接内部配線は該画面の下側にある該基板のデットスペースに配されている事を特徴とする請求項１記載の表示用半導体装置。
【請求項３】　前記内部配線は、該共用入力端子を両方の垂直駆動回路に分岐接続する分岐内部配線を有する事を特徴とする請求項１記載の表示用半導体装置。
【請求項４】　前記内部配線は、該分岐内部配線と別に両方の垂直駆動回路を相互に補助接続する補助内部配線を有し、前記補助内部配線は、該画面の下に残された該基板のデットスペースを利用して一対の垂直駆動回路を相互接続する事を特徴とする請求項３記載の表示用半導体装置。
【請求項５】　駆動基板と対向基板とシール材で互いに貼り合わせた両者の間に保持された液晶とを備えたパネル構造を有し、該駆動基板には画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子とが形成されている液晶表示装置であって、
　該画素アレイ部は行列配置した画素を有し、該周辺回路部は供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と選択された画素を列順次で書き込み駆動する水平駆動手段とを有しており、
　前記垂直駆動手段は画面の両側に配置された一対の垂直駆動回路からなり画素の各行を両側から同時に選択駆動するとともに、
　前記複数の入力端子は、該駆動基板上で両方の垂直駆動回路に対して共通に割り当てられており且つ該シール材の外側となる位置に配された共用入力端子を含んでおり、
　該シール材を横切って該共用入力端子を各垂直駆動回路に接続する内部配線を設けた事を特徴とする液晶表示装置。」
　　
（２）取消理由通知で引用された刊行物に記載された発明
刊行物１：実願平２−１８２２７号（実開平３−１１０４８６号）のマイクロフィルム（異議申立人の提出した甲第１号証）
刊行物２：特開平２−２１４８１７号公報（異議申立人の提出した甲第２号証）
刊行物３：特開昭５９−２１４０７５号公報（異議申立人の提出した参考資料１）
刊行物４：特開昭５８−８５４７８号公報（異議申立人の提出した参考資料２）
刊行物５：特開昭６３−７５７３２号公報（異議申立人の提出した参考資料３）
刊行物６：特開平５−３０７１６７号公報（異議申立人の提出した参考資料４）
　　
　上記刊行物１には、図面（第１図）とともに以下の事項が記載されている。
（ア）「本考案は上記従来の問題点に鑑みてなされたものであり、その目的は装置の小型化を可能とする液晶表示装置を提供することである。
[課題を解決するための手段]
　本考案は、マトリックス状に配設された薄膜トランジスタ及び画素電極より成る画素部と前記薄膜トランジスタを駆動するドライバ回路とを配置した一方のガラス基板と、前記画素電極と対向する電極を配置した他方のガラス電極とをシール部材を介して対向配設し、これらのガラス基板間に液晶剤を封入して成る液晶表示装置において、前記ドライバ回路は前記シール部材の内側に配設されていることを特徴とするものである。
[作  用]
　本考案の液晶表示装置は、薄膜トランジスタを動作させるゲート線駆動回路やドレイン線駆動回路からなるドライバ回路を、基板間隙にムラが生じやすく、且つ配向ムラが生じやすいシール部材の近傍及びシール部材の形成部分からなるシール部材で囲われた領域の内側近傍に配置した。
　この構成により基板のシール部材外側にドライバ回路を形成するための周縁領域を設ける必要がなくなるため、液晶表示装置を小型化することができるものである。」（５頁１２行〜６頁１５行）
（イ）「第１図は本考案の一実施例の液晶表示装置の模式的平面図であり、第２図は第１図の断面図である。同図において、ガラス基板１７はガラス、石英等で構成され、ガラス基板１７上にはゲート線（ゲート電極）Ｇ１〜Ｇｍ、画素電極１９、薄膜トランジスタ２０、ドレイン電極Ｄ１〜Ｄｎが形成された画素領域が設けられ、この画素領域の外側には、上記ゲート線Ｇ１〜Ｇｍに接続されたゲート線駆動回路２１及び上記ドレイン線Ｄ１〜Ｄｎと接続されたドレイン線駆動回路２２が形成されている。このドレイン線駆動回路２２及び上記ゲート線駆動回路２１は上記薄膜トランジスタ２０等をガラス基板１７上に形成する際同時に形成されるものであり、後述するシール部材で囲まれる領域より内側に配設されている。このようにして形成される画素電極１９や薄膜トランジスタ２０、ゲート線駆動回路２１、ドレイン線駆動回路２２上にはさらに配向膜２３が形成されている。
　また、上記ガラス基板１７と同様にガラス、石英等で構成されるガラス基板１８の表面には第２図で示すようにコモン電極２４が形成され、このコモン電極２４上にさらに配向膜２５が形成されている。
　上記ガラス基板１７及び１８に形成された配向膜２３、２５は形成後配向処理され、この配向膜２３、２５を対面されてガラス基板１７及び１８を対向配置させ、ガラス基板１７，１８の周縁部に形成されたシール部材２６によって、所定間隔を隔てて接合されている。このガラス基板１７，１８の間にはシール部材の開口部２７から液晶２８が注入され、この開口部２７は封止部材２９により封止されている。尚、
ゲート線駆動回路２１、ドレイン線駆動回路２２への画像データ等の供給は制御信号線３０、端子３１を介して不図示の画像データ出力装置より行われる
　　
　上記刊行物２には、図面（第１図（ａ））とともに以下の事項が記載されている。
（ウ）「２．特許請求の範囲
　　１．複数のデータ線と、該複数のデ−夕線と交差する複数のゲート線を有し、上記データ線と上記ゲート線の各交点に画素電極と該画素電極を駆動する薄膜トランジスタを形成して成る第１の基板と、
　透明導電体を形成した第２の基板と、
　上記第１の基板と第２の基板の間に挟まれた液晶層と、を備えた液晶表示装置において、
　上記簿膜トランジスタを駆動するゲート駆動電圧を各ゲート線の両端から入力する手段を具備することを特徴とする液晶表示装置。
　　２．上記各ゲート線の両端から入力する電圧を各々のゲート線毎に実質的に同期させたことを特徴とする特許請求の範囲第１項記載の液晶表示装置の駆動方法。
　　３．複数のデータ線と、該複数のデータ線と交差する複数のゲート線を有し、上記データ線と上記ゲート線の各交点に画素電極と該画素電極を駆動する薄膜トランジスタを形成して成る第１の基板と、
　透明導電体を形成した第２の基板と、
　上記第１の基板と第２の基板の間に挟まれた液晶層と、を備えた液晶表示装置において、
　上記薄膜トランジスタを駆動するデータ駆動電庄を各データ線の両端から入力する手段を具備することを特徴とする液晶表示装置。
　　４．上記データ線の両端から入力する電圧を各々のデータ線毎に実質的に同期させたことを特徴とする特許請求の範囲第３項記載の液晶表示装置の駆動方法。
　　５．表示手段として、上記第１項または第３項に記載の液晶表示装置あるいは上記第２項または第４項に記載の駆動方法を用いたことを特徴とするテレビジョン画像表示装置。
　　６．表示手段として、上記第１項または第３項に記載の液晶表示装置あるいは上記第２項または第４項に記載の駆動方法を用いたことを特徴とする情報用端末装置または文字、図形表示装置。」（特許請求の範囲）
（エ）「第６図は、本発明の作用を説明するためのゲートパルス波形図である。
　第６図は、第ｉ番目のゲ−ト線の左端に印加するゲートパルスＶｇＬとその右端での遅延波形、および同じゲート線の右端に印加するゲートパルスＶｇＲとその左端での遅延波形を示したものである。
　同じゲート線の両端に同時にＶｇＬとＶｇＲを加えた場合には、少なくとも上記両者の波形を重畳した波形となる。
　この時、伝播遅延時間が最も大きいのは画面中央部であるが、その遅延時間の大きさは、従来の駆動法の場合の１／４以下に低減することが出来る。すなわち、１本のゲート線の両端にＶｇＬおよびＶｇＲを加えることにより、寄生容量および配線抵抗は実効的にいずれも片側に電圧を加える場合に比べて１／２となるので、前記（１）式から遅延時間は１／４となる。
　なお、上記の説明は、ゲート線の駆動について述べたが、他の方法として各データ線の両端から同時に信号を印加すれば、上記と同様にデータ信号の伝播遅延時間を従来の場合の１／４以下にすることが出来るので、信号書き込みの時間は充分に確保される。
　従って従来の信号書き込み時間の短縮の問題は解消される。
　また、上記のデータ線の駆動とゲート線の駆動との両方を組み合わせれば、更に伝播遅延時聞を短縮することが出来る。」（３頁右下欄６行〜４頁左上欄１３行）
（オ）「第１図は本発明の第１の実施例図であり、（ａ）は液晶表示装置のブロック構成図、（ｂ）液晶パネルの回路図、（ｃ）および（ｄ）はゲートパルスの波形図である。
　第１図において、液晶パネル１は、前記第２図と同様に、ゲート線とデータ線とでマトリクス電極が形成され、その各交点に薄膜トランジスタが設けられている。また、２および２’はゲートドライバであり、各ゲート線の両端にそれぞれ接続されている。このゲートドライバ２と２’は、ゲート線数と同じ段数のシフトレジスタによって構成されており、制御信号発生部４において発生されたクロック信号で出力が制御される。
　また、３はデータドライバであり、シフトレジスタ、ラッチ等によって構成される。５は画像信号発生部であり、画像信号を表示に整合する駆動波形に変換してデータドライバ３に出力する。
　本実施例による液晶表示装置は、前記第２図の従来の表示装置と異なり、ゲートドライバ２および２’を各ゲート線の両端に接続し、各ゲート線の両端から同相のゲートパルスを入力することが特長である。」（４頁左上欄１６行〜同頁右上欄１７行）
　　
　上記刊行物３には、図面（第４〜６図）とともに以下の事項が記載されている。
（カ）「しかしながらこのようにシール剤の外側に周辺回路を作り込む設計方法では、画面の端４４と半導体基板の端４５との間の距離４６が増し、延いては半導体チップ全体の大きさの増大を招き、１枚のウエハーからの取れ数が減り、歩留りも低下する。また小型携帯用の機器においては、このような不要な外周部は機器本体の設計上・デザイン上好ましくない。
　本発明は、画面部分の画素回路を集約して設計し、画面下部に周辺制御回路をも作り込むことで、画面周辺の寸法の縮少化を計り、パネル全体を小型化することのできるアクティブバネルの設計方法を提供しようとするものである。
　第４図には本発明によるアクティブパネルの構成の１例を示した。第３図と同様に３０は半導体基板、３３は液晶の流出を防ぐ為のシール剤であり、３４は上ガラス基板である。４７は液晶駆動用の画素電極であり、４８は画素電極の信号を作る画素回路である。第４図に示した例では各画素回路は対応した画素電極の下部に作り込まれるのではなく、画面中央部に表示体の画面における画素電極の並び方とほぼ相似形に、画素回路が集約して形成される。各画素電極における信号は、この集約化された画素回路から矢印４９，５０等に示すように表示体の画面全域の画素電極へ導びかれる。第３図で述べた周辺制御回路は、集約されることによってできた画面の余白部に作り込まれる（５１，５２，５３，５４）。５５等は周辺制御回路から画素回路への信号である。このように画面中央部に画素回路へ集約することにより、かなりの余白部ができるため、各周辺制御回路への入力信号（５６，５７，５８，５９）は、パネルの一方向へ導びくことができ信号の入力端子６０をパネルの一辺に集中化して形成することができ、実装を容易とする。」（３頁左上欄８行〜同頁左下欄２行）
　　
　上記刊行物４には、図面（第１図）とともに以下の事項が記載されている。
（キ）「上述した例においては、本発明を反射型液晶表示装備に適用した場合であるが、本発明を透渦型液晶表示装置に適用することもできる。この場合の一例を第４図を参照して説明しよう。第４図は、この透過型液晶表示装置の要部の拡大断面図を示すもので、第３図と対応する部分には同一符号を付して重複説明を省略する。すなわちこの例においても前述したと同様に基板(１１)と透明基板(１２)とを対向して設ける。そして両者間に形成した液密空間に液晶例えばネマチツクツイスト型の液晶(１３)を配置し、その中央部において各絵素を構成する液晶表示部Ｅを構成し、その周辺の例えば四周に第１図で説明した制御回路部(１)及び(２)を構成する周辺回路部Ｓを構成するものであるが、特にこの例においては、基板(１１)を透明基板例えばサフアイア基板によって構成し、このサフアイア基板(１１)上に例えばエピタキシヤル成長等による半導体層(４１)を形成し、これに第３図で説明したと同様の半導体回路を形成する。すなわちこの半導体層(４１)の周辺部に第１図で説明した制御回路(１)及び(２)を構成する周辺回路部Ｓを形成し、これより内側において表示部Ｅの複数の絵素部をマトリクス状に配列形成し、これらに対応して第１図で説明した各絵素に対応する駆動回路、すなわちＭＯＳ及びＣを配置する。」（３頁左下欄１４行〜同頁左下欄２行）
　　
（ク）また、上記刊行物５には、第２図に、一対のゲートドライバーの入力線である同期ライン１５及び駆動ライン１６を共通接続することが、上記刊行物６には、図１に、一対のゲート線駆動回路１５に同一の信号ＶｓｓｙとＶｄｄｙが供給されていることが、見てとれる。
            
（３）異議申立（取消理由）についての対比・判断
　上記刊行物１〜６にはいずれも、本件発明１の「複数の入力端子は、該基板上で両方の垂直駆動回路に対して共通に割り当てられており且つ該シール材の外側となる位置に配された共用入力端子を含んでいる」なる事項、及び本件発明５の「複数の入力端子は、該駆動基板上で両方の垂直駆動回路に対して共通に割り当てられており且つ該シール材の外側となる位置に配された共用入力端子を含んでいる」なる事項、が記載されていない。
　すなわち、
　上記刊行物１には、上記摘記事項（イ）に、本件発明１及び５の上記事項に関連して、
「
ゲート線駆動回路２１、ドレイン線駆動回路２２への画像データ等の供給は制御信号線３０、端子３１を介して不図示の画像データ出力装置より行われる
　しかしながら、画素領域外周に配置された駆動回路を駆動する配線が単一の信号線３０のみであり、また、同信号線３０が接続される端子が単一の端子３１のみでは、技術常識からみて、駆動回路と端子との間の結線方式が、実施可能な程度に開示されているとはいえないが、仮にこれが複数の配線を一本にまとめて記載したものであるとしても、両方の垂直駆動回路にどのように結線されているかは不明であるから、これらの記載事項に基づいて結線方式の如何を特定するには無理がある。しかも、刊行物１には、本件発明の課題である「入力端子数の増加を伴う事なく一対の垂直駆動回路を表示用半導体装置に集積形成可能とすること」の記載もないから、係る課題に沿って刊行物１の記載事項を解釈することもできない。
　したがって、刊行物１には、本件発明１及び５の上記事項が記載されてなく、また、刊行物１に記載されたものから本件発明の上記事項を導出することも困難である。
　また、上記刊行物２には、上記摘記事項（オ）に、「第１図において、液晶パネル１は、前記第２図と同様に、ゲート線とデータ線とでマトリクス電極が形成され、その各交点に薄膜トランジスタが設けられている。また、２および２’はゲートドライバであり、各ゲート線の両端にそれぞれ接続されている。このゲートドライバ２と２’は、ゲート線数と同じ段数のシフトレジスタによって構成されており、制御信号発生部４において発生されたクロック信号で出力が制御される。」と記載され、第１図を参酌すると制御信号発生部４において発生されたクロック信号が途中で分岐されてゲートドライバ２と２’とに入力されているものが見てとれるが、このものは、液晶パネル１上に形成される配線ではないから、液晶パネル基板上に形成される本件発明１（及び本件発明５）の「複数の入力端子は、該基板上で（該駆動基板上で）両方の垂直駆動回路に対して共通に割り当てられており且つ該シール材の外側となる位置に配された共用入力端子を含んでいる」なる事項の基礎たり得ないものである。
　さらに、上記刊行物３〜６には、上記（カ）〜（ク）が記載されているが、いずれも基板上における駆動回路と端子との間の結線方式について開示されていないから、本件発明１及び５の基礎たり得ないものである。
　また、本件発明２〜４は、いずれも本件発明1ないしは本件発明１を引用する本件発明３を引用し、それら引用発明にさらに限定を付した発明であるから、本件発明１と同様に、本件発明１の「複数の入力端子は、該基板上で両方の垂直駆動回路に対して共通に割り当てられており且つ該シール材の外側となる位置に配された共用入力端子を含んでいる」なる事項が、上記刊行物１〜６に記載のものにより充足し得ないことは明らかである。
　したがって、本件発明１〜５は、刊行物１〜６に記載された発明に基づいて当業者が容易に発明することができたものではないから、特許法第２９条第２項の規定に違反して特許を受けたものとはいえない。
　　
４．むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件請求項１〜５に係る特許を取り消すことはできない。
　また、他に本件請求項１〜５に係る特許を取り消すべき理由を発見しない。
　　
　よって、結論のとおり決定する。
【異議決定日】
平成１６年８月１９日（２００４．８．１９）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
表示用半導体装置
（５７）【特許請求の範囲】
　【請求項１】画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子と
が集積形成された基板で構成されて
　該画素アレイ部は行列配置した画素を有し、
　該周辺回路部は供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と、選択された画素を列順次で書き込み駆動する水平駆動手段とを有しており、
　シ−ル材を用いてパネルに組み立てられる表示用半導体装置であって、
　前記垂直駆動手段は画面の両側に配置された一対の垂直駆動回路からなり画素の各行を両側から同時に選択駆動するとともに、
　前記複数の入力端子は
、該基板上で
　シール材を横切って該共用入力端子を各垂直駆動回路に接続する内部配線を設けた事を特徴とする表示用半導体装置。
　【請求項２】前記内部配線は、該共用入力端子を一方の垂直駆動回路に直接接続する直接内部配線と、該一方の垂直駆動回路を介して他方の垂直駆動回路に間接接続する間接内部配線とを有
し、前記間接内部配線は該画面の下側にある該基板のデッドスペースに配されてい
　【請求項３】前記内部配線は、該共用入力端子を両方の垂直駆動回路に分岐接続する分岐内部配線を有する事を特徴とする請求項１記載の表示用半導体装置。
　【請求項４】前記内部配線は、該分岐内部配線と別に両方の垂直駆動回路を相互に補助接続する補助内部配線を有
し、前記補助内部配線は、該画面の下に残された該基板のデッドスペースを利用して一対の垂直駆動回路を相互接続
　【請求項５】駆動基板と対向基板とシール材で互いに貼り合わせた両者の間に保持された液晶とを備えたパネル構造を有し、該駆動基板には画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子とが形成されている液晶表示装置であって、
　該画素アレイ部は行列配置した画素を有し、該周辺回路部は供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と選択された画素を列順次で書き込み駆動する水平駆動手段とを有しており、
　前記垂直駆動手段は画面の両側に配置された一対の垂直駆動回路からなり画素の各行を両側から同時に選択駆動するとともに、
　前記複数の入力端子は
、該駆動基板上で
　該シール材を横切って該共用入力端子を各垂直駆動回路に接続する内部配線を設けた事を特徴とする液晶表示装置。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明はアクティブマトリクス型液晶表示装置の駆動基板等に用いられる表示用半導体装置に関する。より詳しくは、表示用半導体装置に設けられた外部信号の入力端子構造に関する。
　【０００２】
　【従来の技術】
　図５を参照して従来の表示用半導体装置の構成を簡潔に説明する。図示する様に、表示用半導体装置は行状のゲートラインＸと、列状の信号ラインＹと、両者の各交差部に配された行列状の画素アレイとを備えている。個々の画素は、例えば微細な画素電極ＰＸＬとこれを駆動する薄膜トランジスタＴｒとからなる。単一の垂直駆動回路１０１が各ゲートラインＸの一端側に接続し、一水平期間毎にゲートパルスＶＮ，ＶＮ＋１，ＶＮ＋２，…をゲートラインＸに順次印加して画素の各行を選択駆動する。この垂直駆動回路１０１は外部入力されるクロック信号ＶＣＫ，ＶＣＫＸに同期して垂直スタート信号ＶＳＴを順次転送する事により上述したゲートパルスを出力する。なお、ＶＣＫとＶＣＫＸは互いに反対極性のクロック信号である。一方、各信号ラインＹの端部には水平スイッチＨＳＷを介してビデオライン１０２が接続されており、外部から入力される映像信号ＶＳＩＧの供給を受ける。水平スイッチＨＳＷは水平走査回路１０３により開閉制御され、各信号ラインＹを順次走査して選択された１行分の画素に列順次で映像信号ＶＳＩＧを書き込む。この水平走査回路１０３は所定のクロック信号ＨＣＫ，ＨＣＫＸに同期して水平スタート信号ＨＳＴを順次転送する事により、水平スイッチＨＳＷを開閉制御するサンプリングパルスを出力する。水平走査回路１０３と水平スイッチＨＳＷにより水平駆動回路が構成される。
　【０００３】
　【発明が解決しようとする課題】
　図６は、図５に示した従来の表示用半導体装置の動作タイミングチャートである。図示する様に、水平スタート信号ＨＳＴは一水平期間毎に水平走査回路１０３に入力され、１行分の画素に対する映像信号の書き込みを開始する。一方垂直駆動回路１０１は垂直スタート信号ＶＳＴを順次転送する事により、一水平期間毎にゲートパルスを出力する。ゲートパルスは基本的に矩形の波形を有するが、実際にはゲートラインＸに抵抗成分ｒが含まれる為波形になまりが生じる。このなまりは垂直駆動回路１０１の入力側から離れるに従って顕著になる。図６のタイミングチャートでは、垂直駆動回路１０１側に近い初段列、中間の中段列、他端側の最終段列で各々観測されるゲートパルスを表わしている。初段列では各ゲートパルスＶＮ，ＶＮ＋１，ＶＮ＋２，…は略矩形形状を保っており、互いに時間的に分離されている。しかしながら、中段列ではゲートラインＸに含まれる抵抗成分の為ゲートパルスの波形がなまる様になる。特に、最終段列は抵抗成分ｒが直列的に加わる為最悪条件となり、波形なまりが顕著で先発ゲートパルスＶＮと後発ゲートパルスＶＮ＋１がオーバーラップしてしまう。同様に、ＶＮ＋１とＶＮ＋２もオーバーラップしてしまう。この様な状態では表示された画像にシェーディングが発生したり、画素の行間で映像信号の混合が生じ、画質を著しく損なうという課題がある。
　【０００４】
　特に図５に示した水平走査回路１０３として双方向型を採用した場合、信号混合が顕著になる。双方向型では、ゲートラインＸの一端側から他端側に向う順方向（図では右方向）又は他端側から一端側に向う逆方向（図では左方向）に沿って各信号ラインＹを順次走査し、画像の左右反転表示を可能にしている。この左右反転機能は、例えばアクティブマトリクス型液晶表示装置をプロジェクタのライトバルブに応用した場合必要になる。前述した様に、最終段列は抵抗成分ｒが直列的に加わる為最悪条件となり、波形なまりが顕著で先発ゲートパルスと後発ゲートパルスがオーバーラップしてしまう。この様な状態では画素行に対する逆方向点順次走査を行なった場合問題が生じる。図６のタイミングチャートに示す様に、例えば先発のゲートパルスＶＮが完全に立ち下がらない時点で、次発のゲートパルスＶＮ＋１が立ち上がり始めている。この時、水平スタート信号ＨＳＴが入力されＮ＋１行目の画素に対して映像信号の書き込みが開始する。しかしながら、ＨＳＴが入力された時点で、先発のゲートパルスＶＮが未だ立ち下がっていないので、第Ｎ行の画素に対しても映像信号が書き込まれてしまう。これにより、Ｎ行目の画素に対してＮ＋１行目に割り当てられた別の映像信号を書き込む事になり、信号混入が生じる。
　【０００５】
　図７は上述した映像信号の混入を模式的に表わしたものである。前述した様に、順方向走査の場合にはゲートパルスのなまりがない状態で水平スタート信号ＨＳＴが入力される為、映像信号混合の惧れはない。しかしながら、逆方向走査の場合にはゲートパルスが顕著になまる最終段列側から書き込みが開始する為、水平スタート信号ＨＳＴの入力時点と、前行のゲートパルスの立ち下がり時点にオーバーラップが生じてしまう。これにより前行画素に当該行に割り当てられた映像信号を書き込んでしまい、図示する様に画面の右端側で映像信号の混合により画像の乱れが生じる。
　【０００６】
　この様にゲートパルスのなまりを防ぐ為には、垂直駆動回路をゲートラインの両側に各々設ける構造も考えられており、図８にその例を示す。この表示用半導体装置は画面２０１を構成する画素アレイ部と、これを駆動する周辺回路部と、これに外部から信号を供給する複数の入力端子２０２とを備えている。画素アレイ部は行列配置した画素を有する。周辺回路部は供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と、選択された画素を列順次で書き込み駆動する水平駆動手段とを有している。垂直駆動手段は画面２０１の両側に配置された一対の垂直駆動回路２０３，２０４からなり、画素の各行を両側から同時に選択駆動する。一方、水平駆動手段は単一の水平駆動回路２０５からなる。
　【０００７】
　上述した表示用半導体装置では、一対の垂直駆動回路２０３，２０４の各々に対して、独立的に入力端子が設けられていた。図８の例では、一方の垂直駆動回路２０３に対して入力端子ａ，ｂ，ｃが設けられ、垂直スタート信号や垂直クロック信号を入力していた。他方の垂直駆動回路２０４に対しては別に入力端子ｄ，ｅ，ｆが設けられ、同様に垂直スタート信号や垂直クロック信号を入力していた。
　【０００８】
　しかしながら、上述した構成では垂直駆動回路を２個設ける事によりシェーディングや画像信号の混合を防止可能になった反面、単一の垂直駆動回路を有する構成に比べ入力端子数が増加する為他の欠点が生じる様になった。第一に、表示用半導体装置を構成する基板に対して入力端子の占める面積が増大した為、静電気ダメージをより多く受ける様になった。第二に、入力端子数の増加に伴ないこれに応じて検査工程数が増え製造プロセス上不利になる。第三に、入力端子と駆動回路部とを結線する内部配線が多くなり、組み立て実装工程で不良が起こりやすくなる。
　【０００９】
　【課題を解決するための手段】
　上述した従来の技術の課題に鑑み、本発明は入力端子数の増加を伴なう事なく一対の垂直駆動回路を表示用半導体装置に集積形成可能とする事を目的とする。かかる目的を達成する為に以下の手段を講じた。即ち、本発明にかかる表示用半導体装置は、シ−ル材を用いてパネルに組み立てられるものであり、基本的な構成として、画面を構成する画素アレイ部と、該画素アレイ部を駆動する周辺回路部と、該周辺回路部に外部から信号を供給する複数の入力端子と
が集積形成された基板からな
、該基板上で
　【００１０】
　具体化された発明では、前記内部配線が該共用入力端子を一方の垂直駆動回路に直接接続する直接内部配線と、該一方の垂直駆動回路を介して他方の垂直駆動回路に間接接続する間接内部配線とから構成されて
おり、前記間接内部配線は該画面の下側にある該基板のデッドスペースに配されて
前記補助内部配線は、該画面の下に残された該基板のデッドスペースを利用して一対の垂直駆動回路を相互接続する。
　【００１１】
　【作用】
　本発明では画面の両側に一対の垂直駆動回路を配置し、画素の各行を両側から同時に選択駆動している。これにより、単一の垂直駆動回路で画面の片側から駆動する方式に比べ画像のシェーディングや映像信号の混入が抑制でき、画質が大幅に改善できる。又、両方の垂直駆動回路に対して共通に割り当てられる共用入力端子を設けるとともに、該共用入力端子を各垂直駆動回路に接続する内部配線を設けている。これにより、互いに独立の入力端子を別々に設けた従来例に比較し、入力端子数の削減が可能となり製造プロセスや品質及び信頼性の面で有利となる。この場合、内部配線の低抵抗化が重要であり、両方の垂直駆動回路に対して同一タイミングでスタート信号やクロック信号を供給できる様にしている。これにより、両方の垂直駆動回路が互いに同期して動作可能になりタイミング的に整合した各画素行の選択駆動を行なえる。特に、垂直駆動回路は水平駆動回路に比べ周波数の低いクロック信号を用いている為、内部配線の引き回しによる信号遅延等の問題は生じない。
　【００１２】
　【実施例】
　以下図面を参照して本発明の好適な実施例を詳細に説明する。図１は本発明にかかる表示用半導体装置の第一実施例を示す模式的な平面図である。図示する様に、表示用半導体装置１は石英又はガラス等の絶縁基板２を用いて構成されており、画面３に含まれる画素アレイ部４と、これを駆動する周辺回路部と、これに外部から信号を供給する複数の入力端子５とが集積形成されている。
　【００１３】
　画素アレイ部４は行列配置した画素を有している。個々の画素は画素電極ＰＸＬとスイッチング用の薄膜トランジスタＴｒとからなる。又、行状に配列したゲートラインＸと列状に配列した信号ラインＹとを備えている。各薄膜トランジスタＴｒのゲート電極は対応するゲートラインＸに接続され、ソース電極は対応する信号ラインＹに接続され、ドレイン電極は対応する画素電極ＰＸＬに接続されている。
　【００１４】
　周辺回路部は入力端子５から供給された信号に応じて順次画素の各行を選択駆動する垂直駆動手段と、選択された画素を列順次で書き込み駆動する水平駆動手段とを有している。本発明では、前記垂直駆動手段は画面３の左右両側に配置された一対の垂直駆動回路６，７からなり、画素の各行を両側から同時に選択駆動する。具体的には、第一垂直駆動回路６がゲートラインＸの左端側に接続される一方、第二垂直駆動回路７がゲートラインＸの右端側に接続されている。両垂直駆動回路６，７は互いに同一タイミングでゲートパルスを順次出力し、薄膜トランジスタＴｒを行毎に開閉して上述した画素の選択駆動を行なう。各ゲートラインＸの両側から同時にゲートパルスを入力する為、従来問題となっていた波形なまりによるオーバーラッピングが抑制される。一方、前記水平駆動手段は単一の水平駆動回路８から構成されており、信号ラインＹの一端に接続されている。水平駆動回路８は入力端子５を介して外部から供給された映像信号を各信号ラインＹにサンプリング分配し、選択された画素を列順次で書き込み駆動する。
　【００１５】
　本発明の特徴事項として、前記複数の入力端子５は両方の垂直駆動回路６，７に対して共通に割り当てられる共用入力端子５ａ，５ｂ，５ｃを含んでいる。これらの共用入力端子５ａ，５ｂ，５ｃは垂直駆動回路６，７に対して垂直スタート信号や互いに反対極性の垂直クロック信号を供給する。この他図示しないが、垂直駆動回路に電源電圧等を供給する為の共用入力端子も設けられている。この他、水平駆動回路８に所定の信号や電源電圧を供給する為の入力端子５ｄ，５ｅ，５ｆ，…等も設けられている。共用入力端子５ａ，５ｂ，５ｃは内部配線を用いて各垂直駆動回路６，７に接続されている。本実施例では、共用入力端子５ａ，５ｂ，５ｃを第一垂直駆動回路６に直接接続する直接内部配線９Ｒと、第一垂直駆動回路６を介して第二垂直駆動回路７に間接接続する間接内部配線９Ｓとを用いている。即ち、外部のタイミングジェネレータ（図示せず）等から共用入力端子５ａ，５ｂ，５ｃに印加された信号は先ず最初に直接内部配線９Ｒを介して第一垂直駆動回路６に供給されその動作を制御する。次に、第二垂直駆動回路７に対しては第一垂直駆動回路６を経由した後、間接内部配線９Ｓを介して信号転送が行なわれる。直接内部配線９Ｒに比べ間接内部配線９Ｓは長くなる為高抵抗化が懸念される。しかしながら、通常画面３の下側はデッドスペースになっている事が多い為、例えばアルミニウム又はアルミニウム合金を用いた広幅な配線が可能であり、抵抗値を十分下げる事ができる。従って、垂直駆動回路の様に周波数の低いクロック信号を用いている場合、信号転送の遅延は実質上問題とならず、第一垂直駆動回路６及び第二垂直駆動回路７は十分タイミング的に同期している。
　【００１６】
　本発明では、両方の垂直駆動回路６，７に対して共用入力端子５ａ，５ｂ，５ｃを割り当てており、図８に示した独立の入力端子を各々の垂直駆動回路に割り当てる構成に比べ以下の利点を有している。先ず、垂直駆動回路に接続する入力端子の個数が減少する為、絶縁基板２に占める入力端子の面積が縮小し、静電気ダメージに対して強くなる。又、入力端子数が少なくなる為、検査工程も短縮可能である。さらに、図５に示した単一の垂直駆動回路を組み込んだ表示用半導体装置に接続されるタイミングジェネレータと同一のタイミングジェネレータを用いて駆動する事が可能である。加えて、共用入力端子を用いているので第一垂直駆動回路６と第二垂直駆動回路７の動作タイミングに相対的な遅延が現われない。以上の説明から理解できる様に、一対の垂直駆動回路構成とする事により従来生じていた問題を伴なう事なく、単一の垂直駆動回路構成よりも優れた画質を実現できる。
　【００１７】
　図２は本発明にかかる表示用半導体装置の第二実施例を示す模式的な平面図である。基本的な構成は図１に示した第一実施例と同一であり、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、分岐内部配線９Ｔを用いて、共用入力端子５ａ，５ｂ，５ｃを両方の垂直駆動回路６，７に分岐接続している事である。この様にすると、第一垂直駆動回路６と第二垂直駆動回路７は共用入力端子５ａ，５ｂ，５ｃに対して略平等な条件で接続可能となり、両者の動作タイミングを完全に同期させる事ができる。
　【００１８】
　図３は本発明にかかる表示用半導体装置の第三実施例を示す模式的な平面図である。基本的には図２に示した第二実施例と同一であり、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、分岐内部配線９Ｔとは別に、両方の垂直駆動回路６，７を相互に補助接続する補助内部配線９Ｐを設けている事である。この様に画面３の上下に残されたデッドスペースを利用して、一対の垂直駆動回路６，７を２組の内部配線９Ｔ，９Ｐで二重に相互接続する事により一層の低抵抗化を図る事が可能になる。
　【００１９】
　最後に、図４は本発明にかかる表示用半導体装置を用いて組み立てられたアクティブマトリクス型液晶表示装置の一例を示す模式的な断面図である。図示する様に、液晶表示装置は駆動基板と対向基板２１と両者の間に保持された液晶２２とを備えたパネル構造を有している。駆動基板は例えば図１に示した表示用半導体装置１を用いている。即ち駆動基板の内表面には一対の垂直駆動回路６，７と、画面を構成する画素アレイ部が集積形成されている。画素アレイ部は行列配置した画素電極ＰＸＬと対応するスイッチング用の薄膜トランジスタＴｒとを含んでいる。一方、対向基板２１の内表面には対向電極２３が全面的に形成されている。対向基板２１と駆動基板はシール材２４により互いに貼り合わされている。なお、図示しないが入力端子はシール材２４の外側に配置してある。従って、外側の入力端子と内側の駆動回路部とを結線する配線の一部はシール材２４を横切る事になる。本発明では入力端子を一部共用化する事により、シール材を横切る配線の本数が削減できる為、パネル組み立て時に発生する液晶洩れやシール切れ等の問題も減少する。
　【００２０】
　【発明の効果】
　以上説明した様に、本発明によれば、画面の両側に一対の垂直駆動回路を配置し画素の各行を両側から同時に選択駆動している。この際、共用入力端子を両方の垂直駆動回路に対して共通に割り当てるとともに、共用入力端子を各垂直駆動回路に接続する内部配線を設けている。かかる構成により、単一の垂直駆動回路構成に比べ表示画質を向上する事ができるという効果がある。又、一対の垂直駆動回路に対して互いに独立的に入力端子を設ける構造と比較し、静電気対策上有利である。又、検査工程の短縮化が可能になる。さらに、液晶パネルとして組み立て実装する時に発生する不良を減少できる。加えて、タイミングジェネレータ等周辺回路の設計自由度が増加する。最後に、表示用半導体装置自体レイアウトの設計自由度が増す。
【図面の簡単な説明】
　【図１】
　本発明にかかる表示用半導体装置の第一実施例を示す平面図である。
　【図２】
　本発明にかかる表示用半導体装置の第二実施例を示す模式的な平面図である。
　【図３】
　本発明にかかる表示用半導体装置の第三実施例を示す模式的な平面図である。
　【図４】
　本発明にかかる表示用半導体装置を用いて組み立てられたアクティブマトリクス型液晶表示装置の一例を示す模式的な断面図である。
　【図５】
　従来の表示用半導体装置の一例を示す回路図である。
　【図６】
　図５に示した従来例の動作説明に供するタイミングチャートである。
　【図７】
　図５に示した従来例の課題説明に供する模式図である。
　【図８】
　従来の表示用半導体装置の他の例を示す模式的な平面図である。
　【符号の説明】
　１　　　表示用半導体装置
　２　　　絶縁基板
　３　　　画面
　４　　　画素アレイ部
　５　　　入力端子
　５ａ　　共用入力端子
　５ｂ　　共用入力端子
　５ｃ　　共用入力端子
　６　　　第一垂直駆動回路
　７　　　第二垂直駆動回路
　８　　　水平駆動回路
　９Ｒ　　直接内部配線
　９Ｓ　　間接内部配線
　９Ｔ　　分岐内部配線
　９Ｐ　　補助内部配線
　２１　　対向基板
　２２　　液晶