【事件の表示】
　特許第３２８７６２４号「半導体センサ」の請求項１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２８７６２４号の請求項１に係る特許を維持する。
【理　由】
１．手続きの経緯
　本件特許第３２８７６２４号に係る出願は、平成５年１月１１日に特許出願され、平成１４年３月１５日にその発明について特許の設定登録がなされ、その後、吉田春男より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１５年６月１２日に訂正請求がなされたものである。
２．訂正の適否について
（１）訂正の内容
（イ）願書に添付した明細書【請求項１】の記載に「前記出力電圧制限回路が、電源に接続される抵抗と、この抵抗および前記接地端子間に接続された抵抗と、これら抵抗および電源端子に接続されたトランジスタと、このトランジスタおよび前記接地端子間に接続された抵抗と、この抵抗および前記トランジスタ間、前記接地端子ならびに前記出力端子に接続されたトランジスタとを備えた」との記載を加え、願書に添付した明細書【請求項１】の記載の全体を添付の訂正明細書のとおり、「半導体センサ素子と、該半導体センサ素子の出力信号を処理する差動増幅回路とを集積して形成した半導体センサ回路を備え、該半導体センサ回路には、電源端子と、出力端子と、接地端子とが設けられると共に、前記出力端子に入力インピーダンスで接地されるＡ−Ｄコンバータが接続された半導体センサに於いて、前記出力端子と、前記電源端子あるいは前記接地端子との間で前記半導体センサ装置の外部に抵抗を接続すると共に、前記半導体センサ内に設けられ、前記電源端子と、前記出力端子と、前記接地端子とのいずれに関しても断線が無い場合は前記出力端子に生じる前記半導体センサの出力電圧の上限および下限の少なくとも一方を所定値に制限して前記出力電圧が所定範囲内の値となるようにし、前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線が生じた場合は前記出力電圧が前記所定範囲外となるようにする出力電圧制限回路を設け、前記出力電圧の値で前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線を検出し得るようにした半導体センサであって、前記出力電圧制限回路が、電源に接続される抵抗と、この抵抗および前記接地端子間に接続された抵抗と、これら抵抗および電源端子に接続されたトランジスタと、このトランジスタおよび前記接地端子間に接続された抵抗と、この抵抗および前記トランジスタ間、前記接地端子ならびに前記出力端子に接続されたトランジスタとを備えたことを特徴とする半導体センサ。」に訂正する。
（ロ）願書に添付した明細書段落番号【００１２】の記載を添付の訂正明細書のとおり、「この発明に係る半導体センサは、前記出力端子と、前記電源端子あるいは前記接地端子との間で前記半導体センサ装置の外部に抵抗を接続すると共に、前記半導体センサ内に設けられ、前記電源端子と、前記出力端子と、前記接地端子とのいずれに関しても断線が無い場合は前記出力端子に生じる前記半導体センサの出力電圧の上限および下限の少なくとも一方を所定値に制限して前記出力電圧が所定範囲内の値となるようにし、前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線が生じた場合は前記出力電圧が前記所定範囲外となるようにする出力電圧制限回路を設け、前記出力電圧の値で前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線を検出し得るようにした半導体センサであって、前記出力電圧制限回路が、電源に接続される抵抗と、この抵抗および前記接地端子間に接続された抵抗と、これら抵抗および電源端子に接続されたトランジスタと、このトランジスタおよび前記接地端子間に接続された抵抗と、この抵抗および前記トランジスタ間、前記接地端子ならびに前記出力端子に接続されたトランジスタとを備えたことを特徴とする半導体センサである。」に訂正する。
（ハ）願書に添付した明細書段落番号【００２４】の記載を添付の訂正明細書のとおり、「以上のように、この発明の半導体センサによれば、出力端子と、前記電源端子あるいは前記接地端子との間で前記半導体センサ装置の外部に抵抗を接続すると共に、前記半導体センサ内に設けられ、前記電源端子と、前記出力端子と、前記接地端子とのいずれに関しても断線が無い場合は前記出力端子に生じる前記半導体センサの出力電圧の上限および下限の少なくとも一方を所定値に制限して前記出力電圧が所定範囲内の値となるようにし、前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線が生じた場合は前記出力電圧が前記所定範囲外となるようにする出力電圧制限回路を設け、前記出力電圧の値で前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線を検出し得るようにした半導体センサであって、前記出力電圧制限回路が、電源に接続される抵抗と、この抵抗および前記接地端子間に接続された抵抗と、これら抵抗および電源端子に接続されたトランジスタと、このトランジスタおよび前記接地端子間に接続された抵抗と、この抵抗および前記トランジスタ間、前記接地端子ならびに前記出力端子に接続されたトランジスタとを備えたものであるため、センサが安価に製造でき、高信頼のものが得られる効果がある。」に訂正する。
（２）訂正の目的の適否、新規事項の有無及び特許請求の範囲の拡張・変更の存否
　上記訂正事項（イ）は、発明を特定する事項である「出力電圧制限回路」を、「前記出力電圧制限回路が、電源に接続される抵抗と、この抵抗および前記接地端子間に接続された抵抗と、これら抵抗および電源端子に接続されたトランジスタと、このトランジスタおよび前記接地端子間に接続された抵抗と、この抵抗および前記トランジスタ間、前記接地端子ならびに前記出力端子に接続されたトランジスタとを備えた」という記載により下位概念に限定し、しかも上記事項は願書に添付された明細書の段落【００１４】、並びに図１，３及び４に記載されているから、特許請求の範囲の減縮を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　上記訂正事項（ロ）及び（ハ）は、上記訂正事項（イ）に伴い特許請求の範囲の記載と発明の詳細な説明の記載との整合性をとるためのものであるので、明瞭でない記載の釈明に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
（３）むすび
　したがって、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、平成１１年改正前の特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書及び第２項の規定に適合するので、当該訂正を認める。
３．特許異議申立てについての判断
（１）本件発明
　上記のとおり本件の訂正は認められるから、本件の請求項１に係る発明は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１に記載された事項により特定される、上記２．（１）−（イ）に記載のとおりのものである。
（２）申立の理由の概要
　申立人吉田春男は、証拠として甲第１〜１０号証（３．（３）−（イ）参照）を提示して、本件請求項１に係る発明は、甲第１乃至７号証に記載された発明に基づいて、または甲第８号証、並びに甲第１，９，２，３，４，５号証に記載された発明に基づいて、その発明の属する技術分野における通常の知識を有するものが容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、また、甲第１０号証に記載された発明と同一であるから特許法第２９条の２の規定により特許を受けることができず、結局本件請求項１に係る特許を取り消すべきと主張している。
（３）当審の判断
（イ）引用刊行物及び先願発明
　当審が通知した取消し理由に引用した刊行物及び先願発明は、以下のとおりである。
引用刊行物１（甲第１号証）：特開昭６２−２５１６７７号公報
引用刊行物２（甲第２号証）：William Dunn and Randy Frank　 [Automotive Silicon Sensor Integration] SAE International Congress  Exposition No.920471 February 24-28 1992
引用刊行物３（甲第３号証）：特開平３−１３４５３２号公報
引用刊行物４（甲第４号証）：特開昭６２−１７５６３１号公報
引用刊行物５（甲第５号証）：特開平４−８９５４１号公報
引用刊行物６（甲第６号証）：長橋芳行著「Ａ−Ｄ／Ｄ−Ａ変換回路の設計」ＣＱ出版株式会社　昭和５７年３月１日発行　ｐ１０２−ｐ１０６
引用刊行物７（甲第７号証）：蒲生良治著「アナログ回路のトラブル対策」ＣＱ出版株式会社　昭和５４年３月１日発行　ｐ５２
引用刊行物８（甲第８号証）：特開昭６３−４７５４６号公報
引用刊行物９（甲第９号証）：特開昭６１−１８０１２１号公報
先願明細書（甲第１０号証）：特願平３−９０２１７号（特開平５−１０７２９２号公報）の願書に最初に添付した明細書又は図面
（イ）−１　引用刊行物１について
　上記引用刊行物１には以下の事項が記載されている。
　第１頁右欄第２行目〜同頁同欄第９行目には、「本発明は例えば自動車用圧力センサの信号処理回路のように、圧力センサ部の演算増巾器と、この演算増巾器の出力電圧を入力処理するマイクロコンピュータなどの信号処理回路とを、この信号処理回路側に設けられた共通の直流電源に接続した回路において、前記信号処理回路から前記演算増巾器へ向かう電源線の断線を検出するための回路に関する。」と記載されている。
　また第３頁左上欄第３行〜同頁同欄第１５行には、第１図との関連において「第１図において、３は前記の演算増巾器でＯは演算増巾器３の出力端子、Ｑは同じく電源入力端子、Ｓは同じく接地端子である。端子Ｏと端子Ｑの間に新たに抵抗Ｒｌが接続される。制御回路１は電源電圧Ｖｐの供給と、演算増巾器３の出力電圧信号の入力処理を行う。ここでＲｐは電源電圧出力端子Ｐと電圧信号入力端子Ｒ間の、またＲｇは電圧信号入力端子Ｒと接地端子Ｇ間の、それぞれ制御回路１における内部抵抗である。端子Ｏと端子Ｒが接続され、端子Ｓと端子Ｇが接続される。また端子Ｑと端子Ｐ間の電源線４は通常は結線されているが、この実施例においては点４ａにおいて断線しているものとする。」と記載されている。
　　また第３頁右上欄第１０行目〜同頁左下欄第１２行目には、第１，２図との関連において「従って電源線４の断線時における演算増巾器３の出力端子Ｏと接地端子Ｓ間における出力電圧（断線検出電圧）Ｖｅは以下の式で表される。
　Ｖｅ＝Ｒｘ×Ｖｒ／（Ｒｘ＋Ｒｒ）　　．．．．．．．．．．．（７）　（ＲはＲｘと補正された）
　従来技術の場合と同じく、通常この断線検出電圧Ｖｅは電源線４の非断線時において演算増巾器３が出力し得る電圧下限Ｖｍｉｎより小さい値に選ばれる。すなわち
　　Ｖｅ＜Ｖｍｉｎ　　　．．．．．．．．．．．（８）
　よって式（７）と（８）より抵抗Ｒｘは以下の式の範囲に制限される必要がある。
　　　Ｒｘ＜Ｖｍｉｎ・Ｒｒ／（Ｖｒ−Ｖｍｉｎ）　．．．．．．．．．．．（９）
　更に（９）と（６）より抵抗Ｒｌは以下の式の範囲に制限されねばならない。
　　Ｒｌ＜Ｖｍｉｎ・Ｒａ・Ｒｒ／（（Ｖｒ−Ｖｍｉｎ）Ｒａ−Ｖｍｉｎ・Ｒｒ）−Ｒｂ
　　　　　　　　　．．．．．．．．．．．（１０）
　　但し抵抗Ｒｌの下限値は電源線非断線時における演算増巾器３の出力シンク電流の限界値で決まる。よって式（１０）を満足し、かつ演算増巾器３の出力シンク電流の限界内で抵抗Ｒｌの値を選ぶことにより、所望の断線検出電圧Ｖｅを得ることができる。」と記載されている。
　　また第３頁左下欄欄第１３行〜同頁右下欄第２行には、「なお抵抗はＲｌを演算増巾器出力端子Ｏと接地端子間Ｓ間に接続した場合でも、本実施例、すなわち演算増巾器出力端子Ｏと電源端子Ｑ間に抵抗Ｒｌ　を接続した場合と、同様の効果が得られる。・・・」と記載されている。
　上記記載及び第１，２図の記載によれば、引用刊行物１には「圧力センサ部に演算増巾器を備え、演算増巾器には電源端子Ｑと、出力端子Ｏと、接地端子Ｓが設けられ、この演算増巾器の出力端子Ｏに抵抗Ｒｇで接地される信号処理回路が接続され、前記演算増巾器と信号処理回路と共通の直流電源を備えた回路において、前記演算増巾器の出力端子Ｏと、この演算増巾器の電源端子Ｑとの間に抵抗Ｒｌを接続し、前記信号処理回路と前記演算増巾器との間における前記直流電源の饋電路の所定の一方が断線したとき、該饋電路の他方と前記演算増巾器の出力端子との間の電圧の絶対値が、前記の断線が無い場合に生じ得る該電圧の最小の絶対値を下回るようにして断線を検出する圧力センサ。」の発明が記載されていると認められる。
（イ）−２　引用刊行物２について
　上記引用刊行物２には以下の事項が記載されている。
　　第２頁左欄第１８行〜２８行目には、図１との関連において「In addition to the basic sensing element it is also possible to integrate the control circuitry necessary to provide the amplification, temperature compensation, zero and full scale calibration in the same monolithic structure. The circuit in Figure 1 shows the sensor and interface circuit of a fully integrated, MCU compatible manifold absolute pressure sensor. Bipolar IC technology was combined with semiconductor sensor technology to produce a sensor that utilizes the same voltage reference as the MCU and provides an input directly to the A/D converter.（さらに、基本センサ素子は、また、半導体集積回路内には、ゼロと最大目盛りの校正、温度補償および増幅などを提供するために必要な回路を集積可能である。図１の回路は、センサとインターフェース回路が集積されたものを示しており、ＭＣＵコンパチブルの圧力センサである。ＭＣＵと同じ基準電源を利用し入力を直接Ａ／Ｄコンバータへ供給するセンサを製作するために、バイポーラＩＣ技術と半導体センサ技術を組み合わせた。）」と記載されている。
　上記記載及び第１図の記載によれば、引用刊行物２には「自動車用シリコン半導体集積化センサにおいて、センシング素子と信号処理回路を同一チップ上に集積化した圧力センサ」の発明が記載されているものと認められる。
（イ）−３　引用刊行物３について
　上記引用刊行物３には以下の事項が記載されている。
　第４頁左下欄第６行目〜同頁右下欄第５行目には、第２図との関連において「前記圧力センサ（圧力センサ素子）１、前記増幅器４、前記温度センサ８、前記増幅器９および前記不揮発性ＲＡＭ（データ記憶素子）７は第２図に点線で囲んで示す単一のパッケージ内に設け一つの圧力センサとして形成することができる。・・・
　単一のパッケージ内に形成する前記圧力センサ素子を含む圧力センサとしては、全体を所謂ハイブリッドＩＣの構造とする。そして、アルミナ等の基板上に前記圧力センサ素子（１）、差動動作の前記増幅器（４、９）、固定抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ６、Ｒ７、Ｒ８、Ｒ９、前記温度センサ８及び前記ＥＥＰＲＯＭ（７）を組み付けてある。」と記載されている。
　上記記載及び第２図の記載によれば、引用刊行物３には「調整を殆ど必要としない、エンジン吸気圧計量、大気圧測定に用いられる圧力センサに関し、圧力センサ、差動増幅器、固定抵抗等が単一パッケージ内に設けられたハイブリッドＩＣ」の発明が記載されているものと認められる。
（イ）−４　引用刊行物４について
　上記引用刊行物４には以下の事項が記載されている。
　　　第２頁右下欄第１７行目〜第３頁左上欄第１８行目には、第１図及び第４図との関連において「・・・ゲージ抵抗１、電源Ｖ、出力端子Ｖ０、グランドＧＮＤは第４図と同様である。
　また、１０はゲージ抵抗１の微少出力を拡大する増幅部、・・・１２は圧力に対応したアナログ出力をデジタル出力に変換するアナログデジタル変換器（以下、Ａ／Ｄ変換器という）である。・・・かくして、補正機能付増幅回路１６が構成されており、半導体圧力センサ１７は前記ゲージ抵抗１と前記補正機能付増幅回路１６により構成され、モノリシック化されている。」と記載されている。
　上記記載及び第１，４図の記載によれば、引用刊行物４には「プログラム可能な半導体センサにおいて、ゲージ抵抗と補正機能付増幅回路がモノリシック化された半導体センサ」の発明が記載されているものと認められる。
（イ）−５　引用刊行物５について
　上記引用刊行物５には以下の事項が記載されている。
　　第１頁右欄第１８行目〜第２頁左上欄第１２行目には、第２図との関連において「シリコンチップ１は第２図（ｂ）の断面図に示すように、ダイヤフラム部１１を有し、このダイヤフラム部に拡散によって歪ゲージ２１，２２，２３，２４が形成され、ブリッジに構成されており、加圧によってブリッジ出力端子に差動電圧が発生するように配置が決められている。歪ゲージ２１〜２４以外の回路素子として演算増幅器ＯＰ１，ＯＰ２、薄膜抵抗３１，３２，３３，３４、拡散抵抗４１，４２，４３がチップ１のダイヤフラム部１１を囲む肉厚部内およびその上に形成され、歪ゲージブリッジ出力電圧の増幅、調整、補償を行って信号電圧を出力する信号処理回路を構成する。そして外部回路の接続のために、電源電圧印加用にＶｃｃ、接地用にＧｎｄ、出力電圧引き出し用にＶｏｕｔの各ボンディングパッドがチップ縁部上に設けられている。」
　上記記載及び第２図の記載によれば、引用刊行物５には「自動車に適用可能な半導体圧力センサにおいて、シリコンチップのダイヤフラム部に歪ゲージが形成され、その他シリコンチップ上に演算増幅器、電源電圧印加用・接地用・出力電圧引出し用の各ボンディングパッドが設けられた半導体圧力センサ」の発明が記載されているものと認められる。
（イ）−６　引用刊行物６について
　上記引用刊行物６には以下の事項が記載されている。
　　第１０６頁には、
「デュアル・スロープ型　Ａ−Ｄ変換器の設計・・・
　設計仕様・・・
６（マル付き）入力抵抗　１０ＭΩ±２％以下・・・」と記載されている。
　上記記載によれば、引用刊行物６には「入力抵抗が１０ＭΩ±２％以下のデュアルスロープ型Ａ−Ｄ変換器」の発明が記載されているものと認められる。
（イ）−７　引用刊行物７について
　上記引用刊行物７には以下の事項が記載されている。
　　第５２頁第１０行目から同頁第１２行目には、「ノイズ電圧は、ノイズ源の周波数および信号回路の入力インピーダンスに比例することとなります。」と記載されている。
　上記記載によれば、引用刊行物７には「ノイズ電圧がノイズ源の周波数および信号回路の入力インピーダンスに比例する信号回路」の発明が記載されているものと認められる。
（イ）−８　引用刊行物８について
　上記引用刊行物８には以下の事項が記載されている。
　　第３頁右上欄第１２行目〜同頁左下欄第１１行目には、第１図乃至第３図との関連において「第１図において、スロットル開度センサ２０は、スロットル開度が大きくなるに従ってＶｔｈ、Ｖｔ−間の抵抗値が増大する可変抵抗Ｒ１からなり、スロットル入力信号変換回路２１は、低電圧源ＶＣＬ、分圧抵抗Ｒ２、Ｒ３、ノイズ吸収用コンデンサＣ１、Ａ／Ｄ変換器入力保護用抵抗Ｒ４およびＡ／Ｄ変換器２２からなる。スロットル開度の増大に伴い、スロットル開度センサ２０の出力電圧は第２図に示すような使用電圧範囲となり、これをＡ／Ｄ変換器２２においてＡ／Ｄ変換すると、その値は第３図に示すようなグラフとなる。
　第３図において、スロットル開度センサ２０の正規の使用電圧範囲に対しては、Ｂの範囲のＡ／Ｄ変換値領域となり、スロットル開度センサ２０が故障し、Ｖｔ＋、Ｖｔｈ、Ｖｔ−が断線又はショート等の故障を起こした場合には、Ａ／Ｄ変換値はＡまたはＣに示す領域となり、これを検出してＣＰＵ２３におけるメモリ内の故障フラグをセットすることにより、ダイアグノーシス機能を持たせる。」と記載されている。
　上記記載及び第１乃至３図の記載によれば、引用刊行物８には「スロットル開度センサの出力端子Ｖｔｈと接地端子Ｖｔ−との間に抵抗Ｒ３が接続され、電源端子Ｖｔ＋、Ｖｔｈ、Ｖｔ−が断線またはショートした場合にＡ／Ｄ変換値が、正規の使用電圧範囲Ｂより電圧値が高い範囲Ａ、またはＢより電圧値が低い範囲Ｃに示す領域となるフェイルセーフ回路」の発明が記載されているものと認められる。
（イ）−９　引用刊行物９について
　上記引用刊行物９には以下の事項が記載されている。
　第３頁右上欄第２行目〜同頁同欄第１４行目には、「第１ないし第３抵抗器の各抵抗値を調整することによって、差動増幅器の出力電圧を該出力電圧が上述したフエールセーフ領域ＦＨ、ＦＬのいずれにも入らないように設定するようにして、もってこの力検出装置と信号処理部とからなり力検出装置の出力電圧が前記フエールセーフ領域ＦＨ、ＦＬにあると信号処理部から警報信号を出力するようにした力監視装置のような装置における、該力検出装置と該信号処理部とを接続する導線の断線、というような異常状態の検出を自動的かつ容易に飽和領域の警報と区別して行うことができる力検出装置が得られるようにしたものである。」
　また、第３頁左下欄第２行目〜第４頁左上欄第２０行目には、第１図乃至第４図との関連において「第１抵抗器Ｒ１は演算増幅器２を駆動する駆動電源の正電位を該演算増幅器２の正電源端子２ｂに供給するように該端子２ｂと正電位ライン６との間に接続され、第２抵抗器Ｒ２は正電位ライン６と装置出力端子３との間に接続され、第３抵抗器Ｒ３は出力端子３と基準電位ライン５との間に接続されている。・・・また第３図の場合と同様に圧力監視装置１５は、電線３ａ、７ａ、８ａや電位ライン５、６等に断線あるいは相互間短絡等の異常状態が発生した場合、圧力検出装置１４に設けられた図示していない機構によって第４図の場合と同様な上側または下側異常電圧Ｖｅｈ、Ｖｅｌが出力端子３から出力され、信号処理部１０がこれらの異常電圧を検出して警報信号を出力するように構成されている。すなわち信号処理部１０には異常電圧Ｖｅｈ、Ｖｅｌの各大きさをそれぞれ含むフエールセーフ領域ＦＨ、ＦＬが設けられている。・・・第２図においてＶｓｈ、Ｖｓｌはそれぞれ特性線１６の上限飽和電圧、下限飽和電圧・・・飽和電圧Ｖｓｈ、Ｖｓｌは抵抗器Ｒ１、Ｒ２、Ｒ３の各抵抗値を調整することによって適宜設定することが可能である。故に圧力検出装置１４においては、このように抵抗器Ｒ１、Ｒ２、Ｒ３を調整することによって、特性線１６が信号処理部１０に設定されたフエールセーフ領域ＦＨ、ＦＬのいずれにも入らないようにすることが容易にでき、・・・」と記載されている。
　上記記載及び第１乃至４図の記載によれば、引用刊行物９には「圧力検出装置において、該圧力検出装置の出力特性の上限飽和電圧より高い電圧領域ＦＨ、該出力特性の下限飽和電圧より低い電圧領域ＦＬに、圧力検出装置の上限飽和電圧、下限飽和電圧が通常時において入らないようにする出力電圧制限回路を備え、該出力電圧制限回路は、差動増幅器の正電源端子に接続された抵抗Ｒ１、駆動電源の正電位ラインと差動増幅器の出力端子に接続された抵抗Ｒ２と、前記出力端子と駆動電源の基準電位ラインに接続された抵抗Ｒ３からなり、これら抵抗値を調整して上限・下限飽和電圧を調整可能とし、さらに断線、短絡時には、圧力検出装置の出力が前記上限飽和電圧より高い電圧領域ＦＨ、または前記下限飽和電圧より低い電圧領域ＦＬに入るようにした機構を備えた圧力検出装置。」の発明が記載されているものと認められる。
（イ）−１０　先願明細書について
　上記先願明細書には以下の事項が記載されている。
　　段落番号【００１６】乃至【００２５】には、図１及び２との関連において
「【００１６】センサ１０の電源端子１１と電源端子１２、変換器２０の電源端子２１と電源端子２２を、図示しない定電圧電源等から電力を供給する。
【００１７】通常動作状態では、出力トランジスタＱがその物理的・化学的変化に伴ない流れる電流を増減すると、抵抗Ｒ２の電圧降下が変化し、信号出力端子１３が物理的・化学的変化に対応した信号となる。
【００１８】このとき、信号出力端子１３の最大出力電圧は抵抗Ｒ３によって決定されている。
【００１９】即ち、出力トランジスタＱがオン状態のとき、出力トランジスタＱのコレクタ−エミッタ間の抵抗をＲＣＥＯＮとすると、抵抗ＲＣＥＯＮは理論的にはＲＣＥＯＮ＝０である。また、出力トランジスタＱがオフ状態のとき、出力トランジスタＱのコレクタ−エミッタ間の抵抗をＲＣＥＯＦＦ　とすると、抵抗ＲＣＥＯＦＦ　は理論的にはＲＣＥＯＦＦ　＝∞である。
【００２０】ＲＣＥＯＮ＝０のとき、信号出力端子１３の出力電圧ＥＯＵＴ　は、電源電圧をＥとすると、
　　ＥＯＵＴ　＝Ｒｘ・Ｅ／（Ｒｘ＋Ｒ１　）
　　但し、　Ｒｘ＝１／（１／Ｒ２　＋１／Ｒ３　＋１／Ｒ４　）
　また、ＲＣＥＯＦＦ　＝∞のとき、信号出力端子１３の出力電圧ＥＯＵＴ　は、
　　ＥＯＵＴ　＝Ｒｙ・Ｅ／（Ｒｙ＋Ｒ１　）
　　但し、　Ｒｙ＝１／（１／Ｒ３　＋１／Ｒ４　）
　したがって、そのセンサ出力信号ＥＯＵＴ　は図２のように、変位量に比例した出
力となる。
【００２１】ここで、例えば、センサ１０の電源端子１１と変換器２０の電源端子２１との間が開放された場合、センサ１０の信号出力端子１３と変換器２０の信号入力端子２３との間が開放された場合、抵抗Ｒ４によって、電源端子２２側の電圧がＡ／Ｄコンバータ２５の入力となり、図２に示すように、通常のセンサ１０の信号出力のＥＯＵＴ　＝Ｒｘ・Ｅ／（Ｒｘ＋Ｒ１　）より低い信号入力となる。
【００２２】また、センサ１０の電源端子１２と変換器２０の電源端子２２との間が開放された場合、ＥＯＵＴ　＝Ｒ４　・Ｅ／（Ｒ１　＋Ｒ４　）となる。通常のセンサ１０の最大出力信号は、出力トランジスタＱのＲＣＥＯＦＦ　＝∞のときの信号出力端子１３の出力電圧ＥＯＵＴ　＝Ｒｘ・Ｅ／（Ｒｘ＋Ｒ１　）は、抵抗Ｒｘが抵抗Ｒ４と抵抗Ｒ３の並列抵抗値であるから、抵抗Ｒ４の値より小さくなる。したがって、センサ１０の電源端子１２と変換器２０の電源端子２２との間が開放された場合には、図２に示すように、通常のセンサ１０の出力以上の大きな信号が出力される。
【００２３】本実施例の断線検出装置は、センサ１０及びＡ／Ｄコンバータ２５に給電するワイヤハーネス３０等からなる２本の電源共通線と、前記Ａ／Ｄコンバータ２５の信号入力端子２３と前記電源共通線の一方の線の電源端子２２との間に接続した入力抵抗としての抵抗Ｒ４と、前記センサ１０の信号出力端子１３と前記電源共通線の一方の線の電源端子２２との間に接続したセンサ出力抵抗としての抵抗Ｒ３と、前記ワイヤハーネス３０等からなる２本の電源共通線にあって、前記センサ１０の信号出力端子１３と前記電源共通線の他方の線の電源端子１１との間に接続したセンサ電源側抵抗としての抵抗Ｒ１及びそのセンサ電源側抵抗としての抵抗Ｒ１と直列接続され、かつ、変量を電流変化として出力する出力トランジスタＱからなる出力手段と直列接続され、前記電源共通線の一方の線の電源端子１２との間に接続した直列抵抗Ｒ２とを具備するものである。
【００２４】したがって、電源端子２２及び／または信号出力端子２３の入力が断たれれば、入力抵抗としての抵抗Ｒ４が、Ａ／Ｄコンバータ２５の信号入力端子２３に一方の電源線の電位、すなわち、アース電位を引込むから、Ａ／Ｄコンバータ２５の信号入力端子２３は極端に低下する。また、Ａ／Ｄコンバータ２５の電源端子２２との間が開放された場合には、Ａ／Ｄコンバータ２５の信号入力端子２３に電源電圧Ｅの分圧した電圧Ｒ４　・Ｅ／（Ｒ１　＋Ｒ４　）が入力される。しかし、通常のセンサ１０の出力はセンサ出力抵抗としての抵抗Ｒ３よって低く制限されており、かつ、抵抗Ｒ４は一般に大きな抵抗値を使用しているから、その出力が大きくなる。なお、抵抗Ｒ４として大きな抵抗値を使用していなくても、抵抗Ｒ３との並列接続が解除されるから、その出力は大きくなる。
【００２５】このように、本実施例の断線検出装置は、通常状態で出力されるセンサの出力の出力領域以外の出力によって、出力の到来のない場合または電源線の供給ができていない場合の検出ができる。」
　上記記載及び図１，２の記載によれば、先願明細書には「センサ１０には、物理的・化学的変化に伴い流れる電流を増減する出力トランジスタＱ、該出力トランジスタＱに直列に接続された抵抗Ｒ１及びＲ２が備えられ、さらにセンサ１０には電源端子１１と、信号出力端子１３と、アース接続された電源端子１２とが設けられるとともに、前記信号出力端子１３に入力抵抗Ｒ４で接地されるＡ−Ｄコンバータが接続されたセンサにおいて、信号出力端子１３と、アース接続された電源端子１２との間で抵抗Ｒ３を接続すると共に、電源端子１１と、信号出力端子１３と、アース接続された電源端子１２とのいずれに関しても断線が無い場合は、信号出力端子に生じる出力電圧を抵抗Ｒ１〜Ｒ４の値で定まる上限値及び下限値に制限して前記出力電圧が所定範囲内の値となるようにし、前記電源端子１１と、信号出力端子１３と、アース接続された電源端子１２とのいずれかに関した断線が生じた場合は前記出力電圧が前記所定範囲外となるように抵抗Ｒ１〜Ｒ４の値が定められた出力電圧制限回路を設け、前記出力電圧の値で前記電源端子１１と、信号出力端子１３と、アース接続された電源端子１２とのいずれかに関した断線を検出し得るようにしたセンサ。」の発明が記載されているものと認められる。
（ロ）対比・判断
（ロ）−１　特許法第２９条第２項について
　　本件請求項１に係る発明と上記引用刊行物１〜９に記載の発明とを対比すると、各引用刊行物に記載の発明は、本件請求項１に係る発明を特定する事項である「前記出力電圧制限回路が、電源に接続される抵抗と、この抵抗および前記接地端子間に接続された抵抗と、これら抵抗および電源端子に接続されたトランジスタと、このトランジスタおよび前記接地端子間に接続された抵抗と、この抵抗および前記トランジスタ間、前記接地端子ならびに前記出力端子に接続されたトランジスタとを備えた」（以下「構成Ａ」という。）を備えておらず、かつ、引用刊行物１〜９の記載から自明のものとも認められない。そしてこの点により本件請求項１に係る発明は、クランプ時のインピーダンスが低く、ノイズの影響を受けず、安定した特性を出力することができ、センサが安価に製造でき高信頼のものが得られるという格別な効果を奏するものであり、本件請求項１に係る発明が、上記引用刊行物１〜９に記載の発明から当業者が容易に発明することができたものとすることはできない。
　　なお、引用刊行物１に記載の発明は、圧力センサ部の演算増幅器出力端子Ｏ、電源入力端子Ｑとの間でセンサ外部に抵抗Ｒｌを接続し、非断線時における出力端子Ｏが取り得るの電圧の下限値をＶｍｉｎとした時、断線時の出力端子Ｏと接地端子Ｒ間の断線検出電圧Ｖｅが、Ｖｅ＜Ｖｍｉｎ　となるようにＲｌの値を選ぶものであるが、出力電圧制限回路については、「演算増幅器３が出力可能な出力電圧下限値Ｖｍｉｎ」との記載から、演算増幅器自体が出力電圧制限回路としての機能を有しているものであり、上記構成Ａの如くトランジスタを備えた出力電圧制限回路について記載がないばかりか示唆もされていない。
　また、センサ出力値をトランジスタ等で構成されたクランプ回路にてクランプする回路、すなわちセンサ出力値が所定以下の時、下限値にて制限する出力制限回路、及び所定以上の値を上限値にて制限する出力制限回路自体は従来周知の技術（以下、下限値を制限する出力制限回路を「周知技術１」、上限値を制限する出力制限回路を「周知技術２」という）であるとしても、引用刊行物１に記載の発明は、演算増幅器自体が下限値を制限する出力電圧制限回路としての機能を有しているものであるから、引用刊行物１に記載の発明と前記周知技術１とを組み合わせること自体困難であり、また引用刊行物１に記載の発明に周知技術２を付加したとしても、そもそも引用刊行物１に記載の発明は上限値について想定しておらず、通常時に上限値以内に制限できるにしても、断線時に出力が上限値以上になる回路構成は導き出せない。
　また、引用刊行物２〜７には、本件請求項１に係る発明の部分的な構成に相当する発明が記載されているのみであり、これらの発明と引用刊行物１に記載の発明を組み合わせても、前記「構成Ａ」を備えてなる本件請求項１に係る発明が得られるとは認められない。
　　また、引用刊行物８には、具体的な出力電圧制限回路が明らかにされておらず、上記「構成Ａ」の如くトランジスタを備えた出力電圧制限回路についての記載はなくまた示唆もない。
　また前述の如くクランプ回路が周知の技術であるとしても、出力電圧制限回路の具体的構成が明らかでない引用刊行物８記載の発明に、前記周知技術１または２を組み合わせることは困難である。
　　また、引用刊行物９に記載の発明は、断線、短絡時に、圧力検出装置の出力特性の上限飽和電圧より高い電圧領域ＦＨ、または該出力特性の下限飽和電圧より低い電圧領域ＦＬに、圧力検出装置の出力が入るようにするものではあるが、引用刊行物９には、そのための具体的機構に関する記載は見当たらず、また示唆もされていない。
　さらに引用刊行物９に記載の発明は、通常時の圧力検出装置の上限飽和電圧、下限飽和電圧がＦＨ、ＦＬに入らないようにする出力電圧制限回路を備えているが、該出力電圧制限回路は抵抗Ｒ１〜Ｒ３からなり、これら抵抗値を調整して上限・下限飽和電圧を調整するもので、トランジスタを備えた出力電圧制限回路に関する記載は引用刊行物９には見当たらず、また示唆もされていない。
　そして前述の如くクランプ回路が周知の技術であるとしても、断線時にＦＨ、ＦＬに入るようにする具体的回路が明らかにされていない引用刊行物９記載の発明に、前記周知技術１または２を組み合わせること自体困難である。
（ロ）−２　特許法第２９条の２について
　　本件請求項１に係る発明と上記先願明細書に記載の発明（以下「先願発明」という）とを対比すると、先願発明は、本件請求項１に係る発明を特定する事項である上記「構成Ａ」を備えていない。そして、この点により本件請求項１に係る発明は、クランプ時のインピーダンスが低く、ノイズの影響を受けず、安定した特性を出力することができ、センサが安価に製造でき高信頼のものが得られるという格別な効果を奏するものであり、本件請求項１に係る発明と上記先願発明とは同一であるとは認めることができない。
　　なお、先願発明において、請求項１に係る発明の出力電圧制限回路に相当する機能を奏する部分は、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４で構成されており、上記「構成Ａ」の如くトランジスタを備えておらず、故に先願発明の出力電圧制限回路は、上記「構成Ａ」とは異なるものである。
　そして前述の如くクランプ回路が従来周知の技術であっても、先願発明の出力制限回路は、Ｒ１〜Ｒ４の抵抗値を適宜設定することで正常時と断線時の出力値を決定するもので、トランジスタで出力をクランプする前記周知技術１または２とは、その制限態様において本質的に異なるものであり、先願発明の出力制限回路を前記周知技術１または２と任意に置き換えることはできない。
　したがって、本件請求項１に係る発明と先願発明とは同一であるとは認められない。
（ハ）むすび
　以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件の請求項１に係る発明の特許を取り消すことはできない。
　また、他に本件の請求項１に係る発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１５年９月５日（２００３．９．５）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
半導体センサ
（５７）【特許請求の範囲】
　【請求項１】　半導体センサ素子と、該半導体センサ素子の出力信号を処理する差動増幅回路とを集積して形成した半導体センサ回路を備え、該半導体センサ回路には、電源端子と、出力端子と、接地端子とが設けられると共に、前記出力端子に入力インピーダンスで接地されるＡ−Ｄコンバータが接続された半導体センサに於いて、前記出力端子と、前記電源端子あるいは前記接地端子との間で前記半導体センサ装置の外部に抵抗を接続すると共に、前記半導体センサ内に設けられ、前記電源端子と、前記出力端子と、前記接地端子とのいずれに関しても断線が無い場合は前記出力端子に生じる前記半導体センサの出力電圧の上限および下限の少なくとも一方を所定値に制限して前記出力電圧が所定範囲内の値となるようにし、前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線が生じた場合は前記出力電圧が前記所定範囲外となるようにする出力電圧制限回路を設け、前記出力電圧の値で前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線を検出し得るようにした
半導体センサであって、
　前記出力電圧制限回路が、
　電源に接続される抵抗と、この抵抗および前記接地端子間に接続された抵抗と、これら抵抗および電源端子に接続されたトランジスタと、このトランジスタおよび前記接地端子間に接続された抵抗と、この抵抗および前記トランジスタ間、前記接地端子ならびに前記出力端子に接続されたトランジスタとを備えた
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　この発明は半導体センサに関し、特に故障検知手段を備えた半導体センサに関するものである。
　【０００２】
　【従来の技術】
　図６および図７は従来の半導体センサを示す等価回路であり、これらの図に於いて、半導体センサは例えば圧力、速度、加速度等の様々な物理量を検出して測定できる半導体センサ素子１と、半導体センサ素子１の出力信号を処理する差動増幅回路２とを集積して形成した半導体センサ回路３を備え、半導体センサ回路３は１点鎖線で示す如く一つのケースに収められて半導体センサ装置４を構成していて、電源５、出力６および接地７に接続されている。半導体センサ回路３には電源端子５ａ、出力端子６ａおよび接地端子７ａが設けられ、半導体センサ装置４には電源端子５ｂ、出力端子６ｂおよび接地端子７ｂが設けられている。出力端子６ｂには半導体センサ装置４の信号が入力される制御装置８の中のアナログ−ディジタル変換器９（以下Ａ−Ｄコンバーターと称す）に接続されており、Ａ−Ｄコンバーター９の入力インピーダンスは符号１０で表してある。
　【０００３】
　図７には、図６に示す半導体センサ回路３の出力部の等価回路を示す。この等価回路から明らかな通り、半導体センサ回路３にはその出力となるエミッタ接地のＮＰＮトランジスタ１１、カソードがＮＰＮトランジスタ１１のコレクタに接続され、アノードが接地された寄生ダイオード１２、ＮＰＮトランジスタ１１の負荷となる第１のＰＮＰトランジスタ１３、および第１のＰＮＰトランジスタ１３と共にカレントミラー回路を構成する第２のＰＮＰトランジスタ１４が設けられている。第２のＰＮＰトランジスタ１４は、そのベースが第１のＰＮＰトランジスタ１３のベースに接続され、エミッタが第１のＰＮＰトランジスタ１３のエミッタと接続され、コレクタは自身のベースと接続されている。第２のＰＮＰトランジスタ１４のベースとコレクタには定電流源１５が接続されて第１のＰＮＰトランジスタ１３に流れる定流を設定し、ＮＰＮトランジスタ１１のベースには増幅回路１６が接続されている。１７は半導体センサ回路３内部の電源５と接地７との間の内部インピーダンスである。
　【０００４】
　次にこのように構成された従来の半導体センサの動作について説明する。図６に於いて加速度センサ等の半導体センサ素子１の出力は差動増幅回路２で増幅され、出力端子６ａ，６ｂを介して制御装置８のＡ−Ｄコンバーター９に入力される。Ａ−Ｄコンバーター９によりアナログ信号はディジタル信号に変換され制御装置８による制御に用いられる。
　【０００５】
　ここで、半導体センサ回路の出力電圧の最大値ＶＯ（ｍａｘ）は次式で表わせる。
　　ＶＯ（ｍａｘ）＝ＶＣＣ−Ｖｓａｔ１３　　　　　　　　　　・・・（１）
　但し、ＶＣＣは電源端子５ａの電圧、Ｖｓａｔ１３は第１のＰＮＰトランジスタ１３の飽和電圧である。
　又、半導体センサ回路３の出力電圧の最小値ＶＯ（ｍｉｎ）は次式で表わせる。
　　ＶＯ（ｍｉｎ）＝Ｖｓａｔ１１　　　　　　　　　　　　　　・・・（２）
　但し、Ｖｓａｔ１１はＮＰＮトランジスタ１１の飽和電圧である。
　従って半導体センサ装置４の出力電圧は、Ｖｓａｔ１１からＶＣＣ−Ｖｓａｔ１３までの範囲の電圧をとることになる。
　【０００６】
　さて、ここで電源端子５ａと５ｂとの間で断線した場合に出力電圧がどうなるか考えてみる。この場合は半導体センサ回路３に電源が供給されなくなるため、ＮＰＮトランジスタ１１及び第１のＰＮＰトランジスタ１３は遮断される。従って出力端子６ｂは非常に高いインピーダンスとなるが、Ａ−Ｄコンバーター９の入力インピーダンス１０のため接地電位とほぼ同じ値となる。
　【０００７】
　次に出力端子６ａと６ｂの間で断線した場合の出力電圧は、電源端子５ａと５ｂとの間の断線と同じく出力端子６ｂは非常に高いインピーダンスとなるため、Ａ−Ｄコンバーター９の入力インピーダンス１０によりほぼ接地電位に等しくなる。
　【０００８】
　最後に接地端子７ａと７ｂとの間で断線すると、やはりＮＰＮトランジスタ１１及び第１のＰＮＰトランジスタ１３が遮断するが、電源端子５ａから半導体センサ素子１及び内部インピーダンス１７、寄生ダイオード１２を介し、Ａ−Ｄコンバーター９の入力インピーダンス１０に電流が流れる。この時の半導体センサ装置４の出力電圧ＶＯ（７ｏｐｅｎ）は次式の通りとなる。
　但しＲＧは半導体センサ素子１のゲージ抵抗値（即ち、電源５−接地７間のインピーダンス）、Ｒｉは内部インピーダンスの抵抗値、ＲＩ（Ａ−Ｄ）はＡ−Ｄコンバーター９の入力インピーダンス１０の値、ＶＥ１２は寄生ダイオード１２の順方向電圧である。従って、例えばＶＣＣ＝５Ｖ，ＲＧ＝３ｋΩ，Ｒｉ＝１０ｋΩ，ＲＩ（Ａ−Ｄ）＝１０ＭΩ，ＶＦ１２＝０．６Ｖのとき、ＶＯ（７ｏｐｅｎ）≒４．４０Ｖとなる。
　【０００９】
　以上の様に、電源端子５ａ，５ｂ及び出力端子６ａ，６ｂで断線した場合は、出力はほぼ接地電位になり、接地端子７ａ，７ｂが断線した場合はＶＣＣ＝５Ｖのとき出力電圧は約４．４Ｖとなることが分った。しかしながら、電源端子５ａ，５ｂ及び出力端子６ａ，６ｂが断線した場合には、Ａ−Ｄインピーダンス９の入力インピーダンス１０で接地されるため、接地に対するインピーダンスが高く、出力端子６ｂから制御装置８迄の配線に重畳されるノイズの影響を受け、非常に不安定な電位となり、半導体センサの通常動作時の出力電圧範囲に入ることが多く、正常動作時と断線時との判別ができない。又、接地端子７ａ，７ｂが断線した場合には、出力端子６ｂの電位はおよそ４．４Ｖになるが、（１）式の如くＶｓａｔ１３＝０．２ＶとすればＶＯ（ｍａｘ）＝４．８Ｖとなり、正常に半導体センサ装置４が動作していても、接地端子７ａ，７ｂが断線した場合と同様の電位を取り得ることになり、正常動作時と断線時との判別ができない。
　この様にいずれの場合にも、出力端子６ｂの出力電圧により、半導体センサ装置４の電源端子５ａ，５ｂ、出力端子６ａ，６ｂ、接地端子７ａ，７ｂの断線を検出することは不可能である。
　【００１０】
　【発明が解決しようとする課題】
　従来の半導体センサは以上のように構成されているため、端子部の断線が検出できず信頼性上問題があった。
　【００１１】
　この発明はこのような課題を解決するためになされたもので、各端子部の断線を確実に検出できる半導体センサ装置を得ることを目的としている。
　【００１２】
　【課題を解決するための手段】
　この発明に係る半導体センサは、前記出力端子と、前記電源端子あるいは前記接地端子との間で前記半導体センサ装置の外部に抵抗を接続すると共に、前記半導体センサ内に設けられ、前記電源端子と、前記出力端子と、前記接地端子とのいずれに関しても断線が無い場合は前記出力端子に生じる前記半導体センサの出力電圧の上限および下限の少なくとも一方を所定値に制限して前記出力電圧が所定範囲内の値となるようにし、前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線が生じた場合は前記出力電圧が前記所定範囲外となるようにする出力電圧制限回路を設け、前記出力電圧の値で前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線を検出し得るようにした
半導体センサであって、前記出力電圧制限回路が、電源に接続される抵抗と、この抵抗および前記接地端子間に接続された抵抗と、これら抵抗および電源端子に接続されたトランジスタと、このトランジスタおよび前記接地端子間に接続された抵抗と、この抵抗および前記トランジスタ間、前記接地端子ならびに前記出力端子に接続されたトランジスタとを備えた
　【００１３】
　【作用】
　この発明における半導体センサは、検出すべき物理量の範囲に対応する出力電圧の範囲を、断線時の出力電圧と分離区分しているため、半導体センサの断線を容易に判別でき、極めて信頼性の高い半導体センサを提供できる。
　【００１４】
　【実施例】
実施例１．
　以下、この発明の一実施例を図について説明する。図１において、本発明の半導体センサは、出力端子６ｂと電源５との間で半導体センサ装置４の外部に接続された抵抗２５と、半導体センサ装置４内部に設けられて半導体センサ装置４の出力電圧を制限する出力電圧制限回路３０とを備えており、半導体センサ装置４の出力端子６ｂの出力電圧を監視することにより断線を検出できるようにされている。出力電圧制限回路３０は、半導体センサ回路３の内部で電源端子５ａと出力端子６ａとの間に挿入された抵抗１８と、一端が電源５に接続された抵抗１９と、一端が抵抗１９の他端に接続されて他端が接地端子７ａに接続された抵抗２０と、抵抗１９および２０間の接続点がベースに接続され、コレクタが電源端子５ａに接続されたＮＰＮトランジスタ２１と、一端がＮＰＮトランジスタ２１のエミッタに、端子が接地端子７ｂに接続された抵抗２２と、ベースがＮＰＮトランジスタ２１のエミッタと抵抗２２との間の接続点に接続され、コレクタが接地端子７ｂに接続され、エミッタが出力端子６ａに接続されたＰＮＰトランジスタ２３と、ＮＰＮトランジスタ１１のコレクタと抵抗１８および出力端子６ａ間の接続点との間に接続された抵抗２４とを備えている。抵抗１８，１９，２０，２２，２４及びＮＰＮトランジスタ２１、ＰＮＰトランジスタ２３は半導体センサ回路３の内部に形成されていて、出力電圧制限回路３０を構成している。
　【００１５】
　次にこのように構成された本発明の半導体センサの動作につき説明する。まず半導体センサ素子１が検出する物理量Ｐが加速度などのベクトル量を扱うものとすると、値は正および負のいずれも取り得るため、物理量Ｐが０のときは半導体センサ回路３の出力電圧ＶＯはあるオフセット電圧Ｖｏｆｆｓｅｔを持つことになる。又、このオフセット電圧Ｖｏｆｆｓｅｔは電源５と接地７との間の電位差ＶＣＣの範囲のある値（例えば１／２ＶＣＣ）を取る（図２）。このとき物理量Ｐが増加すると出力電圧ＶＯが増加するものとすると、物理量Ｐが正のとき出力電圧ＶＯはＶｏｆｆｓｅｔより大きくなり、反対に物理量Ｐが負の時出力電圧ＶＯはＶｏｆｆｓｅｔより小さくなる。
　【００１６】
　次に電源端子５ａ，５ｂ、出力端子６ａ，６ｂならびに接地端子７ａ，７ｂの断線検知について説明する。まず、電源端子５ａ，５ｂが断線した時の出力６の出力電圧ＶＯ（５ｏｐｅｎ）は
ここでＲ１８は抵抗１８の抵抗値、Ｒ２５は抵抗２５の抵抗値である。Ｒ２５＝２２０ｋΩ，Ｒ１８＝５ｋΩ，ＲＧ＝３ｋΩ，Ｒｉ＝１０ｋΩ，ＲＩ（Ａ−Ｄ）＝１０ＭΩ、
ＶＣＣ＝５ＶとすればＶＯ（５ｏｐｅｎ）≒０．１６Ｖとなる。
　次に出力端子６ａ，６ｂが断線したときの出力６の出力電圧ＶＯ（６ｏｐｅｎ）は
　ＶＯ（６ｏｐｅｎ）は同様に計算するとＶＯ（６ｏｐｅｎ）≒４．９９Ｖである。
最後に接地端子７ａ，７ｂが断線したときの出力６の出力電圧ＶＯ（７ｏｐｅｎ）は
　ＶＯ（７ｏｐｅｎ）も同様に計算するとＶＯ（７ｏｐｅｎ）≒５．０Ｖである。
　したがって、例えば出力ＶＯとして０．５Ｖより小さい値あるいは４．５Ｖより大きい値が出力されない様にしておけば、０．５Ｖより小さい電圧あるいは４．５Ｖより大きい電圧が出力されたときには、端子が断線していることが分る。
　【００１７】
　次に出力ＶＯとして０．５Ｖより小さいか４．５Ｖより大きい値が出力されない様にする出力電圧制限回路３０について説明する。まず図１より半導体センサ回路３の出力電圧が取り得る最小値ＶＯ（ｍｉｎ）は、
　ここでＲ２４は抵抗２４の抵抗値である。従って出力電圧は、Ｖｓａｔ１１＝０．２Ｖ，Ｒ１８＝５ｋΩ，Ｒ２４＝０．３３ｋΩ，Ｒ２５＝２２０ｋΩ，ＶＣＣ＝５Ｖとしたとき０．５Ｖより小さくならない。
　【００１８】
　次に半導体センサ回路３が取り得る最大値ＶＯ（ｍａｘ）は次のように求められる。抵抗１９と抵抗２０によって分圧された電圧がＮＰＮトランジスタ２１のベースに印加される。このときのＮＰＮトランジスタ２１のエミッタ電圧ＶＥ（２１）は
　ここでＲ１９は抵抗１９の抵抗値、Ｒ２０は抵抗２０の抵抗値、ＶＢＥ（２１）はＮＰＮトランジスタ２１のベース・エミッタ間オン電圧である。抵抗２２はエミッタフォロアで動作しているＮＰＮトランジスタ２１の負荷であり、ＶＥ（２１）はＰＮＰトランジスタ２３のベース電位であるから（８）式を書き直すと
　但しＶＢ（２３）はＰＮＰトランジスタ２３のベース電位である。
　【００１９】
　ＰＮＰトランジスタ２３のベース電位は（９）式の如く一定の電圧であるから、ＰＮＰトランジスタ２３はエミッタ電位によってコレクタ電流が流れたり流れなかったりする。即ちＰＮＰトランジスタ２３を活性化するにはこのエミッタ電位が
　但しＶＥ（２３）はＰＮＰトランジスタ２３のエミッタ電位、ＶＢＥ（２３）はＰＮＰトランジスタ２３のベース・エミッタ間オン電圧である。（９）式（１０）式により
　ここで、ＶＢＥ（２３）はＰＮＰトランジスタ２３のエミッタ電流に係らずほぼ一定と仮定すると（実際はエミッタ電流の自然対数に比例する）
　但しＶＢＥ（１２）≒ＶＢＥ（２３）、即ち半導体センサ回路３の最大出力電圧ＶＯ（ｍａｘ）は
となる。ここでＲ１９＝５ｋΩ，Ｒ２０＝４５ｋΩ，とするとＶＯ（ｍａｘ）＝４．５Ｖとなる。
　【００２０】
　以上のように抵抗１８，２４，２５，１９，２０、ＮＰＮトランジスタ１１，２１、ＰＮＰトランジスタ２３により半導体センサ回路３の出力ＶＯは０．５Ｖより小さくあるいは４．５Ｖより大きい値をとらないことになり、半導体センサ回路３の特性は図２の如くなる。ここで物理量Ｐは、Ｐ１〜Ｐ２の範囲が通常計測範囲であり、物理量ＰがＰ１′のとき出力ＶＯはＶＯ（ｍａｘ）に固定されており、物理料ＰがＰ２′のときはＶＯはＶＯ（ｍａｘ）に固定されている。ＶＯがＶＯ（ｍａｘ）からＶＣＣ迄の範囲及びＶＯ（ｍｉｎ）から０迄の範囲は半導体センサ装置４のいずれかの端子が断線している場合である。
　この様にして半導体センサ装置４の断線を検出でき、又ＶＯが断線を示す範囲（図２の斜線の範囲）のときは制御回路８は半導体センサ装置４の出力電圧ＶＯを参照しない制御のモードを取る様にプログラムを作れば信頼性の高い制御装置が実現できる。必要があれば、ＶＯが断線を示す範囲のとき、表示ランプ等を点灯させ、警告を発することも可能である。
　【００２１】
実施例２．
　図３に示す実施例に於いては、実施例１の場合と異なり電源５と出力６との間に抵抗が挿入されておらず、出力６と接地７との間に抵抗２６が挿入されている。この場合も抵抗２６は半導体センサ装置４の外部に設けねばならない。出力電圧制限回路３０の内容は図１のものと同じである。電源端子５ａ，５ｂが断線しているときは、半導体センサ回路３の内部のトランジスタは全てオフであり、出力端子６ｂは抵抗２６と入力インピーダンス１０の並列抵抗により接地との間を終端されている。抵抗２６の値を入力インピーダンス１０より十分小さな値としておけば、出力６は抵抗２６で接地されているため出力電圧ＶＯは０Ｖである。出力端子６ａ，６ｂが断線しているときも同様、出力６は抵抗２６で接地されておりＯＶとなる。接地端子７ａ，７ｂが断線しているときは出力ＶＯ（７ｏｐｅｎ）は
　但しＲ２６は抵抗２６の抵抗値である。Ｒ２６＝２２０ｋΩ，ＲＩ（Ａ−Ｄ）＝１０ＭΩ、Ｒ１８＝５ｋΩ，ＶＣＣ＝５ＶのときＶＯ（７ｏｐｅｎ）≒４．８９Ｖ
　従って実施例１と同様に半導体センサ回路３の出力ＶＯが０．５Ｖより小さいか４．５Ｖより大きな値をとらない様にしておけば出力電圧ＶＯを見ることにより、半導体センサ装置４の各端子の断線は検出できる。
　【００２２】
実施例３．
　図５の様に絶対圧力の様に負の値を取らない物理量Ｐを半導体センサ素子１が計測する場合は、ＶＯ（ｍｉｎ）をＶｏｆｆｓｅｔとしておけば、ＶＯ（ｍａｘ）でのみ出力電圧ＶＯを制限すれば良いから図１及び図３の出力電圧制限回路３０の抵抗２４は不要であり、図４に示す如く、この抵抗２４に対応する抵抗の無い出力電圧制限回路３１で良い。この場合通常の物理量Ｐの計測範囲は０〜Ｐ１である。ＶＯがＶｏｆｆｓｅｔより或はＶＯ（ｍａｘ）より大きいとき半導体センサ装置４のいずれかの端子が断線していることになる。
　【００２３】
　又、前記実施例では、半導体センサ素子１を電源５と接地７の間に挿入して定電圧駆動方式を用いているが、半導体センサ素子１を定電流源により駆動する定電流駆動方式としても同様の効果を奏するし、温度特性の点からは好ましい。但しこの場合半導体センサ回路３の電源５と接地７との間のインピーダンスは抵抗１７（Ｒ１７）のみとなる。半導体センサ素子１としては公知の様々なタイプのものが使用できる。
　【００２４】
　【発明の効果】
　以上のように、この発明の半導体センサによれば、出力端子と、電源端子あるいは接地端子との間で前記半導体センサ装置の外部に抵抗を接続すると共に、前記半導体センサ内に設けられ、前記電源端子と、前記出力端子と、前記接地端子とのいずれに関しても断線が無い場合は前記出力端子に生じる前記半導体センサの出力電圧の上限および下限の少なくとも一方を所定値に制限して前記出力電圧が所定範囲内の値となるようにし、前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線が生じた場合は前記出力電圧が前記所定範囲外となるようにする出力電圧制限回路を設け、前記出力電圧の値で前記電源端子と、前記出力端子と、前記接地端子とのいずれかに関した断線を検出し得るようにした
半導体センサであって、前記出力電圧制限回路が、電源に接続される抵抗と、この抵抗および前記接地端子間に接続された抵抗と、これら抵抗および電源端子に接続されたトランジスタと、このトランジスタおよび前記接地端子間に接続された抵抗と、この抵抗および前記トランジスタ間、前記接地端子ならびに前記出力端子に接続されたトランジスタとを備えた
【図面の簡単な説明】
　【図１】　この発明の一実施例による半導体センサを示す等価回路図である。
　【図２】　この発明の一実施例の半導体センサの特性を示す図である。
　【図３】　この発明の他の実施例による半導体センサを示す等価回路図である。
　【図４】　この発明の他の実施例による半導体センサを示す等価回路図である。
　【図５】　この発明の他の実施例の半導体センサの特性を示す図である。
　【図６】　従来の半導体センサを示すブロック図である。
　【図７】　従来の半導体センサを示す等価回路図である。
　【符号の説明】
　４　半導体センサ装置、５　電源、５ａ、５ｂ　電源端子、６　出力、６ａ、６ｂ　出力端子、７　接地、７ａ、７ｂ　接地端子、８　制御装置、１１　ＮＰＮトランジスタ、１８〜２０　抵抗、２１　ＮＰＮトランジスタ、２３　ＰＮＰトランジスタ、２４〜２６　抵抗、３０、３１　出力電圧制限回路。