【事件の表示】
　特許第３２９７７９５号「液晶表示装置およびその駆動方法」の請求項１ないし３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２９７７９５号の請求項１ないし３に係る特許を取り消す。
【理　由】
１．手続の経緯
　特許第３２９７７９５号の手続の経緯は以下のとおりである。
特許出願　　　　　　　　　　　　　平成　８年１０月１７日
特許権設定登録　　　　　　　　　　平成１４年　４月１９日
特許公報発行　　　　　　　　　　　平成１４年　７月　２日
特許異議の申立て（申立人中川徹）　平成１４年１２月２６日
特許異議の申立て（申立人古川京子）平成１５年　１月　６日
取消理由通知　　　　　　　　　　　平成１５年　７月３０日（起案日）
　　　　　　　　　　　　　　　　　平成１５年　８月　８日（発送日）
訂正請求・特許異議意見書　　　　　平成１５年１０月　７日（差出日）
　
２．訂正の適否についての判断
２−１．訂正の内容
ア．訂正事項ａ
　特許請求の範囲の請求項１において、
「行状に配線した複数のゲート線が接続されたＶドライバと、
　列状に配線した複数の信号線が接続されたＨドライバと、
　Ｖドライバを構成するとともに、クロックパルス入力を備えた複数のシフトレジスタユニットとを有する液晶表示装置において、
　幾つかのシフトレジスタユニットのクロックパルス入力、およびクロックパルスバスラインとの間にバッファ回路を挿入すること
　を特徴とする液晶表示装置。」とあるのを、
「行状に配線した複数のゲート線が接続されたＶドライバと、
　列状に配線した複数の信号線が接続されたＨドライバと、
　
前記
、連続して接続され
　
前記複数のシフトレジスタユニットのうち、幾つかのシフトレジスタユニット毎に、当該
と
　ことを特徴とする液晶表示装置。」と訂正する。（下線は訂正個所を示す。以下同様。）
　
イ．訂正事項ｂ
　特許請求の範囲の請求項３において、
「行状に配線されたゲート線を線順次走査し１水平期間毎に１行分の画素を選択するＶドライバと、
　１水平期間内で列状に配線された信号線を順次サンプリングして選択された１行分の画素に点順次で映像信号を書き込むＨドライバと、
　Ｖドライバを構成するとともに、クロックパルス入力を備えた複数のシフトレジスタユニットとを有する液晶表示装置の駆動方法において、
　幾つかのシフトレジスタユニットのクロックパルス入力、およびクロックパルスバスライン間にバッファ回路を挿入することにより、Ｖドライバの動作を安定させること
　を特徴とする液晶表示装置の駆動方法。」とあるのを、
「行状に配線されたゲート線を線順次走査し１水平期間毎に１行分の画素を選択するＶドライバと、
　１水平期間内で列状に配線された信号線を順次サンプリングして選択された１行分の画素に点順次で映像信号を書き込むＨドライバと、
　
前記
、連続して接続され
　
前記複数のシフトレジスタユニットのうち、幾つかのシフトレジスタユニット毎に、当該
と
　ことを特徴とする液晶表示装置の駆動方法。」と訂正する。
　
ウ．訂正事項ｃ
　明細書の段落【０００９】の記載について、「クロックパルス入力を備えた複数のシフトレジスタユニット」とあるのを「クロックパルス入力を備え
、連続して接続され
幾つかのシフトレジスタユニット毎に、当該
　
エ．訂正事項ｄ
　明細書の段落【００１０】の記載について、「クロックパルス入力を備えた複数のシフトレジスタユニット」とあるのを「クロックパルス入力を備え
、連続して接続され
幾つかのシフトレジスタユニット毎に、当該
との
　
オ．訂正事項ｅ
　明細書の段落【００１６】の記載について、「幾つかのシフトレジスタユニット」とあるのを「
幾つかのシフトレジスタユニット毎に、当該
　
２−２．訂正の目的の適否、新規事項の有無、及び、拡張・変更の存否
ア．上記訂正事項ａについて
（ア）「Ｖドライバを構成する」とあるのを「前記Ｖドライバを構成する」とする訂正は、「Ｖドライバ」が請求項において前記されているものであることを明らかにすることを目的とするものであるから、明りょうでない記載の釈明を目的とした明細書の訂正に該当する。
（イ）「クロックパルス入力を備えた複数のシフトレジスタユニット」とあるのを「クロックパルス入力を備え、連続して接続された複数のシフトレジスタユニット」とする訂正は、「複数のシフトレジスタユニット」を「連続して接続され」るものに限定するものであるから、特許請求の範囲の減縮を目的とした明細書の訂正に該当する。この点については、願書に添付された明細書の段落【００１３】に記載されている。
（ウ）「幾つかのシフトレジスタユニット」とあるのを「前記複数のシフトレジスタユニットのうち、幾つかのシフトレジスタユニット毎に、当該幾つかのシフトレジスタユニット」とする訂正は、バッファ回路の挿入に関して、発明を特定する事項を限定するものであり、特許請求の範囲の減縮を目的とした明細書の訂正に該当する。バッファ回路を「複数のシフトレジスタユニットのうち、幾つかのシフトレジスタユニット毎に」挿入するという事項については、願書に添付された明細書の段落【００１５】に「本発明は前記実施の形態例に限定されず、・・・１０画素毎や１００画素毎といった幾つかのシフトレジスタユニット３に対してバッファ回路を設ける構成としても効果を上げることができる。」と記載されている。
（エ）「クロックパルス入力、およびクロックパルスバスラインとの間に」とあるのを「クロックパルス入力とクロックパルスバスラインとの間に」とする訂正は、バッファ回路が何と何の間に挿入されるものなのかを明らかにすることを目的とするものであるから、明りょうでない記載の釈明を目的とした明細書の訂正に該当する。
（オ）したがって、上記訂正事項ａは、特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とした明細書の訂正に該当するものであり、新規事項の追加に該当しない。また、実質的に特許請求の範囲を拡張し、又は変更するものでもない。
　
イ．上記訂正事項ｂについて
　上記訂正事項ａについて記載したのと同様の理由により、特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とした明細書の訂正に該当し、新規事項の追加に該当しない。また、実質的に特許請求の範囲を拡張し、又は変更するものでもない。
　
ウ．上記訂正事項ｃないしｅについて
　上記訂正事項ｃないしｅは、上記訂正事項ａ及びｂと整合を図るものであるから、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、また、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張し、又は変更するものでもない。
　
２−３．むすび
　したがって、上記訂正は、特許法第１２０条の４第２項の規定及び同条第３項で準用する特許法第１２６条第２項から第４項までの規定に適合するので、当該訂正を認める。
　
３．特許異議の申立てについての判断
３−１．本件の請求項に係る発明
　上記２．で示したように上記訂正が認められるから、本件の請求項１ないし３に係る発明は、上記訂正に係る訂正明細書の特許請求の範囲の請求項１ないし３に記載された事項に特定される、下記のとおりのものである（以下「本件発明１」ないし「本件発明３」という）。
　
　　　　　　　　　　　　　　　　　記
　
【請求項１】　行状に配線した複数のゲート線が接続されたＶドライバと、
　列状に配線した複数の信号線が接続されたＨドライバと、
　前記Ｖドライバを構成するとともに、クロックパルス入力を備え、連続して接続された複数のシフトレジスタユニットとを有する液晶表示装置において、
　前記複数のシフトレジスタユニットのうち、幾つかのシフトレジスタユニット毎に、当該幾つかのシフトレジスタユニットのクロックパルス入力とクロックパルスバスラインとの間にバッファ回路が挿入されている
　ことを特徴とする液晶表示装置。
　
【請求項２】　前記クロックパルス入力は、シフトレジスタユニットのクロックパルスＣＫおよびその逆位相のクロックパルスＣＫＸであることを特徴とする請求項１に記載の液晶表示装置。
　
【請求項３】　行状に配線されたゲート線を線順次走査し１水平期間毎に１行分の画素を選択するＶドライバと、
　１水平期間内で列状に配線された信号線を順次サンプリングして選択された１行分の画素に点順次で映像信号を書き込むＨドライバと、
　前記Ｖドライバを構成するとともに、クロックパルス入力を備え、連続して接続された複数のシフトレジスタユニットとを有する液晶表示装置の駆動方法において、
　前記複数のシフトレジスタユニットのうち、幾つかのシフトレジスタユニット毎に、当該幾つかのシフトレジスタユニットのクロックパルス入力とクロックパルスバスライン間にバッファ回路を挿入することにより、Ｖドライバの動作を安定させる
　ことを特徴とする液晶表示装置の駆動方法。
　
３−２．引用刊行物に記載された発明
　当審で通知した取消しの理由で引用した特開平２−２０４７１８号公報（特許異議申立人古川京子の提出した甲第１号証。以下「刊行物１」という。）には、以下の記載がある。
ア．「本発明は・・・液晶ディスプレイ装置に関する。」（第１頁第１７ないし１９行）
イ．「第３図において、（１）はテレビの映像信号が供給される入力端子で、この入力端子（１）からの信号がそれぞれ例えばＮチャンネルＦＥＴからなるスイッチング素子Ｍ１，Ｍ２・・・Ｍｍを通じて垂直（Ｙ軸）方向のラインＬ１，Ｌ２・・・Ｌｍに供給される。なおｍは水平（Ｘ軸）方向の画素数に相当する数である。さらにｍ段のシフトレジスタ（２）が設けられ、このシフトレジスタ（２）に水平周波数のｍ倍のクロック信号Φ1H，Φ2Hが供給され、このシフトレジスタ（２）の各出力端子からのクロック信号Φ1H，Φ2Hによって順次走査される駆動パルス信号φH1，φH2・・・φHmがスイッチング素子Ｍ１〜Ｍｍの各制御端子に供給される。なおシフトレジスタ（２）には低電位（ＶSS）と高電位（ＶDD）が供給され、この２つの電位の駆動パルスが形成される。
　また各ラインＬ１〜Ｌｍにそれぞれ例えばＮチャンネルＦＥＴからなるスイッチング素子Ｍ11，Ｍ21・・・Ｍn1，Ｍ12，Ｍ22・・・Ｍn2，・・・Ｍ1m，Ｍ2m・・・Ｍnmの一端が接続される。なおｎは水平走査線数に相当する数である。このスイッチング素子Ｍ11〜Ｍnmの他端がそれぞれ液晶セルＣ11，Ｃ21・・・Ｃnmを通じてターゲット端子（３）に接続される。」（第１頁右下欄第１２行ないし第２頁左上欄第１６行）
ウ．「さらにｎ段のシフトレジスタ（４）が設けられ、このシフトレジスタ（４）に水平周波数のクロック信号Φ1V，Φ2Vが供給され、このシフトレジスタ（４）の各出力端子からのクロック信号Φ1V，Φ2Vによって順次走査される駆動パルス信号φV1，φV2・・・φVnが、水平（Ｘ軸）方向のゲート線Ｇ１，Ｇ２・・・Ｇｎを通じてスイッチング素子Ｍ11〜ＭnmのＸ軸方向の各列（Ｍ11〜Ｍ1m），（Ｍ21〜Ｍ2m）・・・（Ｍn1〜Ｍnm）ごとの制御端子にそれぞれ供給される。なお、シフトレジスタ（４）にもシフトレジスタ（２）と同様にＶSSとＶDDが供給される。
　すなわちこの回路において、シフトレジスタ（２），（４）には第４図Ａ，Ｂに示すようなクロック信号Φ1H，Φ2H，Φ1V，Φ2Vが供給される。そしてシフトレジスタ（２）からは同図Ｃに示すように各画素期間ごとにφH1〜φHmが出力され、シフトレジスタ（４）からは同図Ｄに示すように１水平期間ごとにφV1〜φVnが出力される。さらに入力端子（１）には同図Ｅに示すような信号が供給される。」（第２頁左上欄第１７行ないし第２頁右上欄第１５行）
エ．第４図からは、クロック信号Φ1VとΦ2Vが逆位相であることが見て取れる。
　
　また、ｎ段のシフトレジスタが、クロック信号が入力されるフリップフロップがｎ個直列接続されたものであることは、例えば、特開昭５９−１１６７９０号公報、特開平７−２９８１７１号公報、特公平３−１３７８７号公報に示されているように、当業者における技術常識である。
　
　したがって、刊行物１には、以下の発明が記載されている。
　
「水平方向のゲート線Ｇ１，Ｇ２・・・Ｇｎが接続されたｎ段のシフトレジスタ（４）と、
　垂直方向のラインＬ１，Ｌ２・・・Ｌｍが接続されたｍ段のシフトレジスタ（２）と、
　前記ｎ段のシフトレジスタ（４）を構成するとともに、クロック信号入力を備え、直列接続されたｎ個のフリップフロップとを有する液晶ディスプレイ装置。」
　
３−３．本件発明１について
ア．対比
　本件発明１と刊行物１に記載された発明を比較すると、刊行物１に記載された発明の「水平方向のゲート線Ｇ１，Ｇ２・・・Ｇｎ」、「ｎ段のシフトレジスタ（４）」、「垂直方向のラインＬ１，Ｌ２・・・Ｌｍ」、「ｍ段のシフトレジスタ（２）」、「クロック信号」、「直列接続されたｎ個のフリップフロップ」及び「液晶ディスプレイ装置」は、それぞれ、本件発明１の「行状に配線した複数のゲート線」、「Ｖドライバ」、「列状に配線した複数の信号線」、「Ｈドライバ」、「クロックパルス」、「連続して接続された複数のシフトレジスタユニット」及び「液晶表示装置」に対応する。
　したがって、本件発明１と刊行物１に記載された発明とは「行状に配線した複数のゲート線が接続されたＶドライバと、列状に配線した複数の信号線が接続されたＨドライバと、前記Ｖドライバを構成するとともに、クロックパルス入力を備え、連続して接続された複数のシフトレジスタユニットとを有する液晶表示装置。」の点で一致し、他方、以下の点において相違する。
　
（相違点１）
　本件発明１の液晶表示装置は「前記複数のシフトレジスタユニットのうち、幾つかのシフトレジスタユニット毎に、当該幾つかのシフトレジスタユニットのクロックパルス入力とクロックパルスバスラインとの間にバッファ回路を挿入する」構成を有するのに対して、刊行物１にはこの点が記載されていない。
　
イ．判断
　所定個の負荷毎にバッファを介してクロックパルスを分配することは、当審で通知した取消しの理由で引用した「'９４三菱半導体データブック」１９９３年９月発行（特許異議申立人古川京子の提出した甲第３号証）の図３．７．５に記載され、また、例えば、特公平６−３４３５８号公報、特開平２−１５３１９号公報、特開昭６１−８２４５５号公報にも記載されており、周知技術といえる。
　刊行物１に記載された発明のＶドライバが水平走査線数に対応した数百のシフトレジスタユニットが縦続接続されたものである点を考慮すれば、刊行物１に記載された発明においても、このような周知のクロック分配技術を採用し「前記複数のシフトレジスタユニットのうち、幾つかのシフトレジスタユニット毎に、当該幾つかのシフトレジスタユニットのクロックパルス入力とクロックパルスバスラインとの間にバッファ回路を挿入する」構成とすることは、当業者ならば容易にできることである。
　
ウ．結論
　また、本件発明１の作用効果は、刊行物１に記載された発明及び周知技術から予測しうるものであって、格別のものと言うことは出来ないから、本件発明１は、刊行物１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
３−４．本件発明２について
　本件発明２は、本件発明１を特定する事項に「クロックパルス入力は、シフトレジスタユニットのクロックパルスＣＫおよびその逆位相のクロックパルスＣＫＸである」という事項が加えられたものであるが、刊行物１に記載された発明のクロックパルス入力も、摘記事項ウ．からみて、そのように構成されている。
　また、本件発明２の構成のうち、本件発明１と同一の構成については、本件発明１について記載したのと同様の理由により、当業者ならば容易に構成できるものである。
　
　そして、本件発明２の作用効果は、刊行物１に記載された発明及び周知技術から予測しうるものであって、格別のものと言うことは出来ないから、本件発明２は、刊行物１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
３−５．本件発明３について
　本件発明３は、本件発明１のカテゴリーを変えたものであり、実質的に本件発明１と同一の発明特定事項を有するものである。
　したがって、本件発明３は、本件発明１と同様の理由により、刊行物１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上の通りであるから、本件発明１ないし３についての特許は、特許法第２９条第２項の規定に違反してされたものである。
　したがって、本件発明１ないし３についての特許は、特許法第１１３条第２号に該当し、取り消されるべきものである。
　よって結論のとおり決定する。
【異議決定日】
平成１５年１２月２４日（２００３．１２．２４）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
液晶表示装置およびその駆動方法
（５７）【特許請求の範囲】
　【請求項１】　行状に配線した複数のゲート線が接続されたＶドライバと、
　列状に配線した複数の信号線が接続されたＨドライバと、
　
前記
、連続して接続された
　
前記複数のシフトレジスタユニットのうち、幾つかのシフトレジスタユニット毎に、当該
と
　ことを特徴とする液晶表示装置。
　【請求項２】　前記クロックパルス入力は、シフトレジスタユニットのクロックパルスＣＫおよびその逆位相のクロックパルスＣＫＸである
　ことを特徴とする請求項１に記載の液晶表示装置。
　【請求項３】　行状に配線されたゲート線を線順次走査し１水平期間毎に１行分の画素を選択するＶドライバと、
　１水平期間内で列状に配線された信号線を順次サンプリングして選択された１行分の画素に点順次で映像信号を書き込むＨドライバと、
　
前記
、連続して接続された
　
前記複数のシフトレジスタユニットのうち、幾つかのシフトレジスタユニット毎に、当該
と
　ことを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、例えばカメラ一体型ＶＴＲや液晶プロジェクタに用いられる液晶表示装置およびその駆動方法に関し、更に詳しくは、クロックドインバータなどで構成されたＶシフトレジスタの駆動方法を改良した液晶表示装置およびその駆動方法に関する。
　【０００２】
　【従来の技術】
　近年、カメラ一体型ＶＴＲや液晶プロジェクタに代表される液晶表示装置付機器の普及とともに、液晶表示装置への高性能化の要求が高まり、液晶表示装置の高画素化や高性能化が進んでいる。特に、多結晶シリコンを活性層とする薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：以下、単に「ＴＦＴ」と記す）を採用する液晶表示装置の駆動方法においては、その高速性能の高さから極めて短い時間内に１画素毎に順次映像信号を書き込む点順次方式が採用されている。
　【０００３】
　図２を参照して従来の液晶表示装置の構成を簡潔に説明する。図２は従来の液晶表示装置の要部構成を示す回路図である。
　【０００４】
　この液晶表示装置は、行状のゲート線Ｘと、列状の信号線Ｙと、両者の各交差部に配された液晶画素ＬＣを有している。個々の液晶画素ＬＣはＴＦＴ１により駆動される。Ｖドライバ２は、図に示すような複数のシフトレジスタユニット３が連続して接続された構成をなしている。
　【０００５】
　Ｖドライバ２は、各ゲート線Ｘを線順次走査して１水平期間（１Ｈ）毎に１行分の液晶画素ＬＣを選択する。そして、図示を省略したＨドライバは１Ｈ内で映像信号を各信号線Ｙに順次サンプリングし、選択された１行分の液晶画素ＬＣに点順次で映像信号を書き込む。具体的には、各信号線Ｙに接続された水平スイッチ４を介して映像信号の供給を受ける一方、Ｈドライバは順次水平サンプリングパルスφＨ１・・を出力して水平スイッチ４の開閉制御を行う。
　【０００６】
　Ｖドライバ２を構成するシフトレジスタユニット３には、転送クロックＡが入力されるとともに、シフトレジスタユニット３を駆動するクロックパルスＣＫおよび逆位相のクロックパルスＣＫＸが入力される。ところで、クロックパルスＣＫおよびＣＫＸが入力されるクロックラインの容量は、近年の高画素化の流れで画素数が増えることにより増加する傾向にある。クロックラインの容量が増加すると、図３に示す如く、クロックドインバータで構成されたシフトレジスタユニット３のクロック波形が鈍ってしまう。
　【０００７】
　すなわち、図３（ｂ）の従来のＶドライバの動作波形図からも明らかなように、転送クロックＡが“ハイレベル”に立ち上がったとき、クロックパルスＣＫが“ローレベル”に下がりきらず、Ｂ出力が破線のように“ローレベル”に落ちてしまう。これに伴いインバータを介したＣ出力も“ハイレベル”となり、結果的にＶドライバ２が誤動作を起こすという問題がある。
　【０００８】
　【発明が解決しようとする課題】
　本発明はかかる問題点に鑑みてなされたもので、その課題は、複数のシフトレジスタユニットから構成されたＶドライバのクロック波形が鈍ることによるＶドライバの誤動作を防ぎ、Ｖドライバ動作の安定を図る液晶表示装置およびその駆動方法を提供することである。
　【０００９】
　【課題を解決するための手段】
　上述した従来技術の課題を解決するため以下の手段を講じた。すなわち、本発明の液晶表示装置は、行状に配線した複数のゲート線が接続されたＶドライバと、列状に配線した複数の信号線が接続されたＨドライバと、Ｖドライバを構成するとともに、クロックパルスＣＫおよびＣＫＸなどのクロックパルス入力を備え
、連続して接続された
幾つかのシフトレジスタユニット毎に、当該
　【００１０】
　また、本発明の液晶表示装置の駆動方法は、行状に配線されたゲート線を線順次走査し１水平期間毎に１行分の画素を選択するＶドライバと、１水平期間内で列状に配線された信号線を順次サンプリングして選択された１行分の画素に点順次で映像信号を書き込むＨドライバと、Ｖドライバを構成するとともに、クロックパルス入力を備え
、連続して接続された
幾つかのシフトレジスタユニット毎に、当該
との
　【００１１】
　【発明の実施の形態】
　以下、本発明の具体的な実施の形態につき添付図面を参照して説明する。
　【００１２】
　図１を参照して本発明の液晶表示装置およびその駆動方法を説明する。図１は本発明のＶドライバの内部構成を示す図であり、（ａ）はその回路図、（ｂ）はその動作波形図である。なお、従来技術の液晶表示装置と同一の部分には同一の参照符号を付し、それらの説明を一部省略する。
　【００１３】
　図１におけるＶドライバ２は、複数のシフトレジスタユニット３を連続して接続されて構成される。シフトレジスタユニット３には転送パルスＡが入力されるとともに、シフトレジスタユニット３を駆動するクロックパルスＣＫおよびその逆位相のクロックパルスＣＫＸが入力される。複数のシフトレジスタユニット３のうち、幾つかのシフトレジスタユニット３のクロックパルスＣＫおよびＣＫＸ入力と、クロックパルスＣＫおよびＣＫＸバスラインとの間には、本発明の特徴事項として、バッファ回路５が挿入されている。このバッファ回路５の働きにより、高画素化の流れでクロックパルスバスラインの容量が増加する状況においても、クロックパルスＣＫおよびＣＫＸ波形が鈍ることがなくなる。
　【００１４】
　すなわち、図１（ｂ）の波形図からも明らかなように、クロックパルスＣＫおよびＣＫＸの波形はバッファ回路５の前では鈍っているが、バッファ回路５の後では立ち上がりの速いクロックパルスＣＫ′およびＣＫＸ′となる。これにより、転送クロックＡが“ハイレベル”に立ち上がったとき、Ｂ出力が“ローレベル”に落ちることがなくなり、Ｖドライバ２の動作が安定する。
　【００１５】
　本発明は前記実施の形態例に限定されず、種々の実施形態を採ることができる。例えば、本実施の形態例ではシフトレジスタユニット３全てにバッファ回路を配設する例を例示したが、１０画素毎や１００画素毎といった幾つかのシフトレジスタユニット３に対してバッファ回路を設ける構成としても効果を上げることができる。また、本発明は例示したＶドライバのシフトレジスタユニットに限らず、Ｈドライバのシフトレジスタユニットにも同様に適用可能である。更に、本発明の主旨を逸脱しない範囲で適宜応用が可能であることは言うまでもない。
　【００１６】
　【発明の効果】
　以上説明したように、本発明の液晶表示装置およびその駆動方法によれば、複数のシフトレジスタユニットが連続して構成されるＶドライバのうち、
幾つかのシフトレジスタユニット毎に、当該
【図面の簡単な説明】
　【図１】　本発明のＶドライバの内部構成を示す図であり、（ａ）はその回路図、（ｂ）はその動作波形図である。
　【図２】　従来の液晶表示装置の要部構成を示す回路図である。
　【図３】　従来のＶドライバの内部構成を示す図であり、（ａ）はその回路図、（ｂ）はその動作波形図である。
　【符号の説明】
　１……薄膜トランジスタ（ＴＦＴ）、２……Ｖドライバ、３……シフトレジスタユニット、４……水平スイッチ、５……バッファ回路