【事件の表示】
　特許第３３８１４４３号「基体から半導体層を分離する方法、半導体素子の製造方法およびＳＯＩ基板の製造方法」の請求項１ないし３、５、７ないし９、１２ないし１４、１６ないし２０、２２、２４ないし２６、２９ないし３１、３３ないし３７、３９、４１ないし４３、４６ないし４８、５０ないし５１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３８１４４３号の請求項１ないし３、５、７ないし９、１２ないし１４、１６ないし２０、２２、２４ないし２６、２９ないし３１、３３ないし３７、３９、４１ないし４３、４６ないし４８、５０ないし５１に係る特許を維持する。
【理　由】
１．手続の経緯・本件発明
　特許第３３８１４４３号の請求項１〜３、５、７〜９、１２〜１４、１６〜２０、２２、２４〜２６、２９〜３１、３３〜３７、３９、４１〜４３、４６〜４８、５０〜５１に係る発明についての出願は、平成７年２月２日に特許出願されたものであって、平成１４年１２月２０日にその特許の設定の登録がなされ、その後、キヤノン株式会社により特許異議の申立がなされ、取消理由通知がなされ、その指定期間内の平成１６年１月１３日付けで訂正請求がなされたものである。
２．訂正の適否について
２−１．訂正の内容
訂正事項（１）
　特許請求の範囲の請求項１、１８、及び３５中の「Ｈ２アニールする工程」を、「Ｈ２アニールすることにより前記多孔質層の表面の孔を埋める工程」と訂正する。
訂正事項（２）
　明細書の段落０００８の「Ｈ２アニールする工程」を、「Ｈ２アニールすることにより前記多孔質層の表面の孔を埋める工程」と訂正する。
２−２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否　
　上記訂正事項（１）については、請求項１、１８、及び３５に記載された「Ｈ２アニールする工程」を、「Ｈ２アニールすることにより前記多孔質層の表面を埋める工程」と限定しようとするものであり、明細書の段落００２４の記載を根拠とするものである。そして、この特許請求の範囲の訂正は、願書に添付した明細書に記載した事項の範囲内においてなされたものであり、実質上特許請求の範囲を拡張し、又は変更するものではなく、特許法第１２０条の４第２項のただし書き第１号に規定する特許請求の範囲の減縮に相当するものである。
　上記訂正事項（２）については、上記訂正事項（１）に対応し、特許請求の範囲と発明の詳細な説明との整合を図るためになされたもので、特許法第１２０条の４第２項第３号に規定する明りょうでない記載の釈明に相当するものである。
２−３．訂正の適否に対するむすび
　以上のとおり、本件訂正は、特許法第１２０条の４第２項及び同条第３項で規定する訂正について、平成６年法律第116号附則第６条第１項の規定により、なお従前の例によるとされる、同法律改正前の特許法第１２６条第１項ただし書き及び同第２項の規定に適合するので、当該訂正を認める。
３．特許異議申立の理由及び取消理由通知の概要
　特許異議申立人は、証拠として甲第１号証（特願平７−４５４４１号（特開平７−３０２８８９号公報：国内優先権主張を伴う出願）、甲第２号証（特願平６−３９３８９号　甲第１号証の先の出願）、甲第３号証（特開平５−２１７９８１号公報）、甲第４号証（「シリコン結晶とドーピング」、丸善株式会社、昭和６１年６月２５日）、甲第５号証（特開昭６２−２７９６２５号公報）を提出し、本件の請求項１〜３、５、７〜９、１２〜１４、１６〜２０、２２、２４〜２６、２９〜３１、３３〜３７、３９、４１〜４３、４６〜４８、５０〜５１に係る発明は、本件特許の出願前の優先権主張に係る先の特許出願(甲第２号証)と、該優先権を伴う特許出願（甲第１号証）との両方に記載され、本件特許の出願後に出願公開された甲第１号証の明細書又は図面に記載された発明と同一であり、特許法第２９条の２の規定に該当するので、本件のこれら請求項に係る発明の特許は取り消されるべきものである旨主張している。
　そして、上記特許異議申立と同趣旨の取消理由通知を平成１５年１０月３０日付けで通知した。
４．当審の判断
（１）本件発明
　本件特許異議申立に係る請求項のうち、独立形式の請求項は、請求項１、１８、３５であり、他の請求項はこれら独立項の従属項である。上記２．で示したように上記訂正が認められるから、本件の請求項１、１８、３５に係る発明（以下、「本件発明１」、「本件発明２」、「本件発明３」という。）は、訂正明細書の特許請求の範囲の請求項１、１８、３５に記載された次のとおりのものである。
「【請求項１】基体内に多孔質層を形成する工程と、前記多孔質層を形成した後に前記基体をＨ２アニールすることにより前記多孔質層の表面の孔を埋める工程と、前記Ｈ２アニールした後に前記基体表面上に半導体層を形成する工程と、前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有することを特徴とする基体から半導体層を分離する方法。
【請求項１８】基体内に多孔質層を形成する工程と、前記多孔質層を形成した後に前記基体をＨ２アニールすることにより前記多孔質層の表面の孔を埋める工程と、前記Ｈ２アニールした後に前記基体表面上に半導体素子を構成する半導体層を形成する工程と、前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有することを特徴とする半導体素子の製造方法。
【請求項３５】基体内に多孔質層を形成する工程と、前記多孔質層を形成した後に前記基体をＨ２アニールすることにより前記多孔質層の表面の孔を埋める工程と、前記Ｈ２アニールした後に前記基体表面上に半導体層を形成する工程と、前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有することを特徴とするＳＯＩ基板の製造方法。」
（２）甲各号証記載の発明
甲第１号証には、図面とともに、
「【産業上の利用分野】本発明は、半導体基板の作製方法に関する。更に詳しくは、誘電体分離あるいは、絶縁物上の単結晶半導体、半動体基板上の単結晶化合物半導体の作製方法、さらに単結晶半導体層に作成される電子デバイス、集積回路に適する半導体基板の作製方法に関するものである。」(段落０００１)、
「［実施態様例１］図１（ａ）に示すように、まず第１のＳｉ単結晶基板１１を用意して、その表面層を多孔質化１２し、多孔質Ｓｉ１２上に非多孔質単結晶Ｓｉ層１３を形成する（図１（ｂ））。」(段落００４９)、
「【実施例】（実施例１）６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型の６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
陽極化成条件は以下のとおりであった。電流密度：５（ｍＡ・ｃｍ-2）陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１時間：１２（分）　多孔質Ｓｉの厚み：１０（μｍ）Ｐｏｒｏｓｉｔｙ：１５（％）この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μｍエピタキシャル成長した。成長条件は以下の通りである。」（段落００９１〜００９３）、
「貼り合わせたウェハの面に対して垂直方向に均一に十分な引っ張り力を加えたところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。具体的には、貼り合わせたウェハの両面にプレートを接着剤を用いて接着し、該プレートを該プレートを互いに引き離す方向に移動せしめる治具に配した後、２つに引き離した。」(段落００９６)、
が記載されている。
甲第２号証には、図面とともに、
「【産業上の利用分野】本発明は、半導体基板の作製方法に関し、更に詳しくは、誘電体分離あるいは、絶縁物上の単結晶半導体、Ｓｉ基板上の単結晶化合物半導体の作製方法、さらに単結晶半導体層に作成される電子デバイス、集積回路に適する半導体基板の作
製方法に関するものである。」(段落０００１)、
「〔実施態様例１〕図１（ａ）に示すように、まず第１のＳｉ単結晶基板１１を用意して、その表面層を多孔質化１２し、多孔質Ｓｉ１２上に単結晶Ｓｉ層１３を形成する（図１（ｂ））。」(段落００４６)、
「【実施例】（実施例１）６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。陽極化成条件は以下のとおりであった。電流密度：５（ｍＡ・ｃｍ-2）陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ ＝１：１：１　時間：１２（分）多孔質Ｓｉの厚み：１０ (μｍ）Ｐｏｒｏｓｉｔｙ：１５ (％）この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μｍエピタキシャル成長した。成長条件は以下の通りである。」（段落００８６〜００８８）、
「貼り合わせたウェハに面内に対して垂直方向にさらに面内に均一に十分な引っ張り力を加えたところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。」(段落００９１)、が記載されている。
甲第３号証には、図面とともに、
「図２に示した半導体部材は図３に示した工程によって作製した。ｐ型で不純物濃度１０17〜１０19ｃｍ-3の第１の基板１４および白金電極をＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１（体積比）の溶液に浸漬し、前者に正の、後者に負の電圧を印加して３０ｍＡ／ｃｍ2 の電流を流した。これにより、基板１４の表面に、図３（ａ）に示す多孔質Ｓｉ層１５を形成した。この多孔質Ｓｉ層１５の孔は直径が数ｎｍ程度の極めて微細なものであり、孔の間隔は数１０ｎｍ程度であった。次に溶液をＨ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１（体積比）の液に替え、極性を逆にして電流を流し、多孔質層中に取り込まれたフッ酸を引き出した。次いで、Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１（体積比）混合液で５分間洗浄し、純水で１０分間リンス洗浄した。その後Ｎ2 雰囲気中で、４００℃の加熱を行い、真空中でベークしてＮ2 等の不活性ガスでパージした。さらにＯ2 雰囲気中で４００℃、３０分間熱処理を行って多孔質層の孔の内部を酸化層で充填し、その表面にも酸化層を形成した。Ｏ2 雰囲気中での熱処理後、表面に形成された薄い酸化膜をＨＦ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝０．０５：０．１：９（重量比）液で除去し、水素雰囲気中で９００℃、１０分熱処理した。これにより多孔質層１５の表面の凹凸は平坦化された。・・・・・・・・・・・・・・・・・・。この平坦化された多孔質層１５上に、分子線エピタキシャル成長法，バイアススパッタ法，減圧ＣＶＤ法等により、低温（望ましくはエピタキシャル成長面を３００〜９００℃の範囲の温度に維持する）下で成長速度をおとして、エピタキシャル成長させることで、０．１〜１μｍ厚のＳｉ単結晶層１３を平坦化された多孔質層１５上に成長させる（図３（ｂ））。本実施例においてはバイアススパッタ法を採用した。そしてエピタキシャル成長面の温度を３５０℃に維持し、ベースプレシャ１０-10 Ｔｏｒｒ，３ｍＴｏｒｒのＡｒプラズマ雰囲気下で平坦化された多孔質層１５上にＳｉエピタキシャル層１３を成長させて半導体部材（Ｉ）を得た。このように成長させたＳｉエピタキシャル層１３の表面凹凸は中心線平均粗さＲａで約０．３ｎｍとなっていた（ＳＴＭで測定して評価した）。このように成長させたＳｉエピタキシャル層１３の表面が極めて平坦化されているのは、前述の平坦化処理された多孔質層１５上にエピタキシャル成長させたからであると推測される。」（段落００３２〜００３６）が記載されている。
甲第４号証には、図面とともに、
「エピタキシャル工程は、基板ウエーハの準備→基板のローディング→・・・・→昇温→プリベーク(気相エッチングも含む）→成長→降温→成長ウエーハの取出し、の各工程からなる。標準的な成長工程の時間−温度図を図１・８３に示す。」(８８頁下から５行〜同２行)、
「このプリベーク工程は良質のエピタキシャル層を得るためにきわめて重要な工程である。すなわち、この工程は基板表面上に存在しているごく薄い酸化膜を除去し、清浄なＳｉ表面を露出させる効果がある。」(９０頁１７〜２０行)、が記載されている。
甲第５号証には、図面とともに、
「シリコン（Ｓｉ）単結晶半導体基板上に、例えばＳｉ単結晶層をエピタキシャル成長する場合、通常その単結晶層の形成に先立って半導体基板表面の自然酸化膜を除去する前処理が行われる。この前処理は、半導体基板が配置される反応容器内に水素ガスを送り込みつつ第２図にその温度プログラムを示すように、加熱を行い、基板温度を例えば１０５０〜１１５０℃程度に高温加熱し、この状態でＨ２ガス中或いはＨＣｌガス供給下で所要時間Ａ、例えば１０分間の高温処理を行うことによって自然酸化膜の除去処理を行う。」(１頁右欄７〜１７行)が記載されている。
（３）対比・判断 
［本件発明１、２、３について］ 
　本件発明１、２、３は、いずれも、「多孔質層が形成された基体をＨ２アニールすることにより前記多孔質層の表面の孔を埋める工程」を有する点に技術的特徴があるが、甲第１、２号証の両方にはこれに相当する直接的記載は見いだせない。これに関し、特許異議申立人は、多孔質層を形成した後にＨ２アニール処理することは甲第３号証により、さらに単結晶上にエピタキシャル成長させる前に表面酸化膜を除去するためにＨ２アニール処理することは、甲第４，５号証により、それぞれ従来周知であって、Ｈ２アニール処理することは、甲第１、２号証において単に省略されているに過ぎない旨主張する。
　しかし、甲第３号証は、「Ｏ2 雰囲気中で４００℃、３０分間熱処理を行って多孔質層の孔の内部を酸化層で充填し、その表面にも酸化層を形成した。Ｏ2 雰囲気中での熱処理後、表面に形成された薄い酸化膜をＨＦ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝０．０５：０．１：９（重量比）液で除去し、水素雰囲気中で９００℃、１０分熱処理した。これにより多孔質層１５の表面の凹凸は平坦化された。」の記載から明らかなように、水素雰囲気中での熱処理つまり、Ｈ２アニールは、内部が既に酸化層で充填された孔のある多孔質層に対して行われるもので、Ｈ２アニール処理により、多孔質層の表面の孔を埋めるものではない。また、甲第４号証は、図１・８３に、プリベーク工程は、基板表面上に存在しているごく薄い酸化膜を除去し、清浄なＳｉ表面を露出させるために重要であり、プリベークのひとつの処理としてＨ２アニールすることが読みとれるが、対象は多孔質層ではなく単なる基板であり、多孔質層の表面の孔を埋めるものではない。甲第５号証の開示内容は甲第４号証とほぼ同じであり、Ｈ２アニール処理により、多孔質層の表面の孔を埋めるものではない。
　よって、上記各甲号証には、上記各本件発明の技術的特徴を有していない。
  したがって、本件発明１、２、３は、甲第３〜４号証記載の事項を参酌しても、甲第１、２号証の両方に記載され、本件特許の出願後に出願公開された甲第１号証の明細書又は図面に記載された発明とは認められない。
［他の従属項に係る発明について］ 
　他の従属項に係る発明は、それぞれ本件発明１、または本件発明２、または本件発明３の構成を全て引用し、さらに限定を付加すものであるから、上記本件発明１、２、３に対すると同様の理由により、甲第１、２号証の両方に記載され、本件特許の出願後に出願公開された甲第１号証の明細書又は図面に記載された発明とは認められない。
５．むすび
　以上のとおり、特許異議申立の理由及び証拠によっては、本件請求項１〜３、５、７〜９、１２〜１４、１６〜２０、２２、２４〜２６、２９〜３１、３３〜３７、３９、４１〜４３、４６〜４８、５０〜５１に係る発明の特許を取り消すことはできない。
　又、他に本件発明の特許を取り消すべき理由を発見しない。 
　よって、結論のとおり決定する。
【異議決定日】
平成１６年２月３日（２００４．２．３）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
基体から半導体層を分離する方法、半導体素子の製造方法およびＳＯＩ基板の製造方法
（５７）【特許請求の範囲】
　【請求項１】　基体内に多孔質層を形成する工程と、
　前記多孔質層を形成した後に前記基体をＨ２アニールする
ことにより前記多孔質層の表面の孔を埋める
　前記Ｈ２アニールした後に前記基体表面上に半導体層を形成する工程と、
　前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有する
　ことを特徴とする基体から半導体層を分離する方法。
　【請求項２】　前記多孔質層は陽極化成により形成することを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項３】　前記基体は単結晶からなることを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項４】　前記基体は多結晶からなることを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項５】　前記基体は単結晶シリコンからなることを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項６】　前記基体は単結晶ＧａＡｓからなることを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項７】　前記半導体層はシリコン層からなることを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項８】　前記半導体層はＧａＡｓ層からなることを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項９】　前記半導体層はＳｉ１−ｘＧｅｘ（０＜ｘ≦１）層からなることを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項１０】　前記半導体層を分離する工程の前に前記基体を熱酸化することにより前記基体側面にバーズビークを形成する工程を更に有することを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項１１】　前記半導体層を分離する工程の前に前記半導体層の前記基体と反対側の表面上にプラスチック基板を接着する工程を更に有することを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項１２】　前記半導体層を形成する工程の後に前記半導体層上に保護膜を形成する工程を更に有することを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項１３】　前記基体から半導体層を分離する工程の後に前記半導体層に残された前記多孔質層を除去する工程を更に有することを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項１４】　前記基体から半導体層を分離する工程の後に前記基体に残された前記多孔質層を除去する工程を更に有することを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項１５】　前記基体から半導体層を分離する工程の前に前記多孔質層の側面にレーザービームにより傷をつける工程を更に有することを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項１６】　前記多孔質層の多孔度は１０〜５０％であることを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項１７】　前記多孔質層の厚さは５〜５０μｍであることを特徴とする請求項１記載の基体から半導体層を分離する方法。
　【請求項１８】　基体内に多孔質層を形成する工程と、
　前記多孔質層を形成した後に前記基体をＨ２アニールする
ことにより前記多孔質層の表面の孔を埋める
　前記Ｈ２アニールした後に前記基体表面上に半導体素子を構成する半導体層を形成する工程と、
　前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有する
　ことを特徴とする半導体素子の製造方法。
　【請求項１９】　前記多孔質層は陽極化成により形成することを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項２０】　前記基体は単結晶からなることを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項２１】　前記基体は多結晶からなることを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項２２】　前記基体は単結晶シリコンからなることを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項２３】　前記基体は単結晶ＧａＡｓからなることを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項２４】　前記半導体層はシリコン層からなることを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項２５】　前記半導体層はＧａＡｓ層からなることを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項２６】　前記半導体層はＳｉ１−ｘＧｅｘ（０＜ｘ≦１）層からなることを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項２７】　前記半導体層を分離する工程の前に前記基体を熱酸化することにより前記基体側面にバーズビークを形成する工程を更に有することを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項２８】　前記半導体層を分離する工程の前に前記半導体層の前記基体と反対側の表面上にプラスチック基板を接着する工程を更に有することを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項２９】　前記半導体層を形成する工程の後に前記半導体層上に保護膜を形成する工程を更に有することを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項３０】　前記基体から半導体層を分離する工程の後に前記半導体層に残された前記多孔質層を除去する工程を更に有することを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項３１】　前記基体から半導体層を分離する工程の後に前記基体に残された前記多孔質層を除去する工程を更に有することを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項３２】　前記基体から半導体層を分離する工程の前に前記多孔質層の側面にレーザービームにより傷をつける工程を更に有することを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項３３】　前記多孔質層の多孔度は１０〜５０％であることを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項３４】　前記多孔質層の厚さは５〜５０μｍであることを特徴とする請求項１８記載の半導体素子の製造方法。
　【請求項３５】　基体内に多孔質層を形成する工程と、
　前記多孔質層を形成した後に前記基体をＨ２アニールする
ことにより前記多孔質層の表面の孔を埋める
　前記Ｈ２アニールした後に前記基体表面上に半導体層を形成する工程と、
　前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有する
　ことを特徴とするＳＯＩ基板の製造方法。
　【請求項３６】　前記多孔質層は陽極化成により形成することを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項３７】　前記基体は単結晶からなることを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項３８】　前記基体は多結晶からなることを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項３９】　前記基体は単結晶シリコンからなることを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項４０】　前記基体は単結晶ＧａＡｓからなることを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項４１】　前記半導体層はシリコン層からなることを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項４２】　前記半導体層はＧａＡｓ層からなることを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項４３】　前記半導体層はＳｉ１−ｘＧｅｘ（０＜ｘ≦１）層からなることを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項４４】　前記半導体層を分離する工程の前に前記基体を熱酸化することにより前記基体側面にバーズビークを形成する工程を更に有することを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項４５】　前記半導体層を分離する工程の前に前記半導体層の前記基体と反対側の表面上にプラスチック基板を接着する工程を更に有することを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項４６】　前記半導体層を形成する工程の後に前記半導体層上に保護膜を形成する工程を更に有することを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項４７】　前記基体から半導体層を分離する工程の後に前記半導体層に残された前記多孔質層を除去する工程を更に有することを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項４８】　前記基体から半導体層を分離する工程の後に前記基体に残された前記多孔質層を除去する工程を更に有することを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項４９】　前記基体から半導体層を分離する工程の前に前記多孔質層の側面にレーザービームにより傷をつける工程を更に有することを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項５０】　前記多孔質層の多孔度は１０〜５０％であることを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項５１】　前記多孔質層の厚さは５〜５０μｍであることを特徴とする請求項３５記載のＳＯＩ基板の製造方法。
　【請求項５２】　基体内に多孔質層を形成する工程と、
　前記基体表面上に半導体層を形成する工程と、
　前記基体を熱酸化することにより前記基体側面にバーズビークを形成する工程と、
　前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有する
　ことを特徴とする基体から半導体層を分離する方法。
　【請求項５３】　前記多孔質層は陽極化成により形成することを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項５４】　前記基体は単結晶からなることを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項５５】　前記基体は多結晶からなることを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項５６】　前記基体は単結晶シリコンからなることを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項５７】　前記基体は単結晶ＧａＡｓからなることを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項５８】　前記半導体層はシリコン層からなることを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項５９】　前記半導体層はＧａＡｓ層からなることを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項６０】　前記半導体層はＳｉ１−ｘＧｅｘ（０＜ｘ≦１）層からなることを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項６１】　前記半導体層を分離する工程の前に前記半導体層の前記基体と反対側の表面上にプラスチック基板を接着する工程を更に有することを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項６２】　前記半導体層を形成する工程の後に前記半導体層上に保護膜を形成する工程を更に有することを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項６３】　前記基体から半導体層を分離する工程の後に前記半導体層に残された前記多孔質層を除去する工程を更に有することを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項６４】　前記基体から半導体層を分離する工程の後に前記基体に残された前記多孔質層を除去する工程を更に有することを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項６５】　前記基体から半導体層を分離する工程の前に前記多孔質層の側面にレーザービームにより傷をつける工程を更に有することを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項６６】　前記多孔質層の多孔度は１０〜５０％であることを特徴とする請求項５２記載の基体から半導体層を分離する方法。
　【請求項６７】　前記多孔質層の厚さは５〜５０μｍであることを特徴とする請求項５２記載の基体から半導体層を分離する方法。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　この発明は、基体から半導体層を分離する方法、半導体素子の製造方法およびＳＯＩ基板の製造方法に関し、例えば、薄膜太陽電池の製造に適用して好適なものである。
　【０００２】
　【従来の技術】
　太陽電池が発明されてから約４０年が経過した。太陽電池は一部実用化されてはいるものの、本格的に使用されるためには、特に低コスト化が重要である。また、地球環境の温暖化を防ぐという意味においては、エネルギー回収年数が例えば１年以下になる必要がある。したがって、太陽電池の製造に要するエネルギーを極力低減するため、製造に多くのエネルギーを要する厚膜太陽電池よりも薄膜太陽電池の方が望ましいことになる。
　【０００３】
　一方、薄膜太陽電池はある程度折り曲げることが可能であるため、例えば自動車のボディーの曲面部やポータブル電気製品の外部の曲面部に搭載して発電を行うことができる。あるいは、この薄膜太陽電池をソーラー充電器に応用した場合には、薄膜太陽電池を使用するときは広げ、使用しないときは折り畳むということも可能になる。
　【０００４】
　従来、このような薄膜太陽電池として、プラスチック基板上に形成したアモルファスシリコン太陽電池がある。ところが、このアモルファスシリコン太陽電池は、光電変換の変換効率が低い上に使用中に変換効率が低下するという問題がある。このため、アモルファスシリコンに比べて変換効率が高い単結晶シリコンまたは多結晶シリコンを用いた薄膜太陽電池の実現が望まれていた。
　【０００５】
　【発明が解決しようとする課題】
　しかしながら、単結晶シリコンまたは多結晶シリコンを形成するプロセス温度はかなり高いため、プラスチック基板やガラス基板上に形成することは困難であった。
　【０００６】
　この発明は、従来技術が有する上述の問題を解決するものである。
　【０００７】
　すなわち、この発明の目的は、高変換効率の薄膜太陽電池などの高性能の薄膜素子を低コストで製造することができる基体から半導体層を分離する方法、半導体素子の製造方法およびＳＯＩ基板の製造方法を提供することにある。
　【０００８】
　【課題を解決するための手段】
　上記目的を達成するために、この発明による基体から半導体層を分離する方法は、
　基体内に多孔質層を形成する工程と、
　前記多孔質層を形成した後に前記基体をＨ２アニールする
ことにより前記多孔質層の表面の孔を埋める
　前記Ｈ２アニールした後に前記基体表面上に半導体層を形成する工程と、
　前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有する
　ことを特徴とするものである。
　この発明による半導体素子の製造方法は、
　基体内に多孔質層を形成する工程と、
　前記多孔質層を形成した後に前記基体をＨ２アニールする
ことにより前記多孔質層の表面の孔を埋める
　前記Ｈ２アニールした後に前記基体表面上に半導体素子を構成する半導体層を形成する工程と、
　前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有する
　ことを特徴とするものである。
　この発明によるＳＯＩ基板の製造方法は、
　基体内に多孔質層を形成する工程と、
　前記多孔質層を形成した後に前記基体をＨ２アニールする
ことにより前記多孔質層の表面の孔を埋める
　前記Ｈ２アニールした後に前記基体表面上に半導体層を形成する工程と、
　前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有する
　ことを特徴とするものである。
　更なるこの発明による基体から半導体層を分離する方法は、
　基体内に多孔質層を形成する工程と、
　前記基体表面上に半導体層を形成する工程と、
　前記基体を熱酸化することにより前記基体側面にバーズビークを形成する工程と、
　前記多孔質層の内部および／または前記多孔質層と前記半導体層および前記基体との界面で機械的に破断を起こさせることにより前記基体から前記半導体層を分離する工程とを有する
　ことを特徴とするものである。
　【０００９】
　この発明において、典型的には、分離層の機械的強度は基体および素子形成層の機械的強度よりも弱い。
　【００１０】
　この発明において、分離層は、例えば多孔質、多結晶または非晶質である。
　【００１１】
　この発明において、典型的には、分離層は半導体からなる。この半導体は、元素半導体であっても、化合物半導体であってもよい。前者の一例はシリコン（Ｓｉ）であり、後者の一例はヒ化ガリウム（ＧａＡｓ）である。
　【００１２】
　この発明において、好適には、基体は単結晶であるが、多結晶でもよい。
　【００１３】
　この発明において、好適には、基体は単結晶シリコンからなるが、例えばキャスト多結晶シリコンからなるものでもよい。
　【００１４】
　この発明において、典型的には、素子形成層は半導体からなる。この場合、素子は半導体素子である。
　【００１５】
　この発明の好適な一実施形態においては、素子形成層は単結晶シリコンからなる。
　【００１６】
　この発明においては、典型的には、基体と素子形成層とを互いに反対方向に引っ張ることにより分離層の内部および／または分離層と素子形成層および基体との界面で機械的に破断を起こさせる。より実際的には、基体の分離層と反対側の主面を第１の治具に接着するとともに、素子形成層の分離層と反対側の主面を第２の治具に接着し、第１の治具および第２の治具を互いに反対方向に引っ張ることにより分離層の内部および／または分離層と素子形成層および基体との界面で機械的に破断を起こさせる。
　【００１７】
　この発明の典型的な一実施形態においては、単結晶シリコンからなる基体を陽極化成することにより多孔質シリコンからなる分離層を形成し、分離層上に単結晶シリコンからなる素子形成層を形成する。
　【００１８】
　この発明においては、典型的には、分離層の機械的な破断を行った後に基体上に残された分離層は研磨および／またはエッチングにより除去し、素子形成層の裏面に残された分離層も同様に研磨および／またはエッチングにより除去する。このようにして分離された基体は再び使用される。ここで、例えば、陽極化成などのような基体の厚さが減少するプロセスを用いて分離層を形成する場合には、その厚さの減少を補うために、基体上にこの基体と同一の物質を成長させて元の厚さに復元するようにすればよい。
　【００１９】
　この発明において、素子形成層は各種の素子に用いられるものであってよく、その一例を挙げると、薄膜太陽電池における太陽電池層である。
　【００２０】
　【作用】
　上述のように構成されたこの発明によれば、分離層の内部および／または分離層と素子形成層および基体との界面で機械的に破断を起こさせることにより基体から素子形成層を分離するようにしているので、この素子形成層を薄膜に形成しておくことにより、この薄膜の素子形成層を用いて薄膜素子、例えば薄膜太陽電池を製造することができる。この場合、素子形成層が薄膜であることや、素子形成層を分離するために基体の研磨やエッチングなどを行わないので基体を繰り返し使用することができることなどにより、薄膜素子、例えば薄膜太陽電池を低コストで製造することができる。さらに、素子形成層を単結晶または多結晶に形成することにより、高性能の薄膜素子、特に薄膜太陽電池にあっては高変換効率のものを得ることができる。また、この薄膜素子、例えば薄膜太陽電池はある程度折り曲げることが可能であるので、フレキシブルな薄膜素子、例えばフレキシブルな薄膜太陽電池を得ることができる。
　【００２１】
　【実施例】
　以下、この発明の実施例について図面を参照しながら説明する。なお、実施例の全図において、同一または対応する部分には同一の符号を付す。
　【００２２】
　図１〜図１０はこの発明の第１実施例による薄膜太陽電池の製造方法を工程順に示す断面図である。
　【００２３】
　この第１実施例による薄膜太陽電池の製造方法においては、まず、図１に示すように、単結晶Ｓｉ基板１を陽極化成（陽極酸化）することにより多孔質Ｓｉ層２を形成する。この陽極化成法による多孔質Ｓｉ層２の形成方法はよく知られており（例えば、応用物理第５７巻、第１１号、第１７１０頁（１９８８））、例えば、電流密度を３０ｍＡとし、陽極化成溶液としてＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１を用いた場合、得られる多孔質Ｓｉ層２の厚さは５〜５０μｍ、多孔度（ｐｏｒｏｓｉｔｙ）は１０〜５０％である。この多孔質Ｓｉ層２の厚さは、単結晶Ｓｉ基板１を繰り返し使用する観点からは、この単結晶Ｓｉ基板１の厚さの減少を少なくし、使用可能回数を多くするために、可能な限り薄くすることが望ましく、好適には５〜１５μｍ、例えば約１０μｍに選ばれる。また、単結晶Ｓｉ基板１は、陽極化成によりその上に多孔質Ｓｉ層２を形成する観点からはｐ型であることが望ましいが、ｎ型であっても、条件設定によっては多孔質Ｓｉ層２を形成することが可能である。
　【００２４】
　次に、図２に示すように、多孔質Ｓｉ層２上に例えばＣＶＤ法により例えば７００〜１１００℃の温度でｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ＋型Ｓｉ層５を順次エピタキシャル成長させた後、ｎ＋型Ｓｉ層５上に例えばＣＶＤ法により例えば単層のＳｉＯ２膜やＳｉＮ膜あるいはそれらの積層膜からなる保護膜６を形成する。ここで、ｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ＋型Ｓｉ層５は太陽電池層を構成し、それらの合計の厚さは典型的には１〜５０μｍ、例えば５μｍである。また、この場合、太陽電池層を構成するこれらのｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ＋型Ｓｉ層５の結晶性を良好にするため、それらのエピタキシャル成長前に、多孔質Ｓｉ層２を例えば４００〜６００℃の温度で短時間酸化することによりその内部の孔の内壁に薄い酸化膜を形成してその強度を高めるとともに、例えば真空中において例えば９５０〜１０００℃の温度でＨ２アニールすることにより多孔質Ｓｉ層２の表面の孔を極力埋めておき、エピタキシャル成長が良好に行われるようにするのが好ましい。このようにすることにより、単結晶のｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ＋型Ｓｉ層５を得ることができる（例えば、日経マイクロデバイス、１９９４年７月号、第７６頁）。
　【００２５】
　次に、図３に示すように、上述のように多孔質Ｓｉ層２、ｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ＋型Ｓｉ層５および保護膜６が形成された単結晶Ｓｉ基板１の全体を熱酸化することにより、その表面全体に例えば膜厚が５０〜５００ｎｍのＳｉＯ２膜からなる酸化膜７を形成する。この熱酸化時には、多孔質Ｓｉ層２の酸化速度が単結晶Ｓｉ基板１の酸化速度よりも速く、また、多孔質Ｓｉ層２の体積が膨張するため、エッジ部における多孔質Ｓｉ層２とｐ＋型Ｓｉ層３との界面に酸化膜７がバーズビーク状に形成され、エッジ部におけるｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ＋型Ｓｉ層５および保護膜６の全体が持ち上がった構造となる。
　【００２６】
　次に、酸化膜７をエッチング除去する。これによって、図４に示すように、エッジ部における多孔質Ｓｉ層２とｐ＋型Ｓｉ層３との間に楔状の間隙８が形成される。この楔状の間隙８は、後の工程で多孔質Ｓｉ層２の引っ張りによる破断を容易に行うことができるようにするためのものである。
　【００２７】
　次に、図５に示すように、単結晶Ｓｉ基板１の裏面を接着剤９により治具１０に接着するとともに、保護膜６の表面に接着剤１１によりもう一つの治具１２を接着する。これらの治具１０、１２は、後の工程で行われる引っ張りに耐えられるだけの十分な強度を有するものが用いられ、例えば金属や石英などからなるものが用いられる。また、接着剤９、１１は、後の工程で行われる引っ張りに耐えられるだけの十分な接着強度を有するものが用いられ、例えば瞬間接着剤などが用いられる。さらに、この場合、後の工程で多孔質Ｓｉ層２の引っ張りによる破断をより容易に行うことができるようにするため、多孔質Ｓｉ層２のエッジ部の側壁にあらかじめ傷１３を付けておく。この傷１３は、機械的な方法で付けることができるほか、レーザービームの照射などによって付けることもできる。
　【００２８】
　次に、図５に示すように、治具１０、１２に十分に大きな外力Ｐを加えて引っ張る。このとき、この外力Ｐは、単結晶Ｓｉ基板１の中心から多孔質Ｓｉ層２の傷１３が付いているエッジ部側にずれた位置に加え、多孔質Ｓｉ層２のエッジ部に応力集中が起きるようにする。この結果、多孔質Ｓｉ層２はそれ自身機械的強度が低いことに加えて、多孔質Ｓｉ層２のエッジ部の側壁にあらかじめ傷１３が付いていることやエッジ部における多孔質Ｓｉ層２とｐ＋型Ｓｉ層３との間に楔状の間隙８が形成されていることによりこれらの場所で応力集中が極めて顕著に起き、図６に示すように、多孔質Ｓｉ層２の内部や多孔質Ｓｉ層２とｐ＋型Ｓｉ層３との界面で破断が起きる。これによって、単結晶Ｓｉ基板１と、ｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ＋型Ｓｉ層５および保護膜６とが互いに分離される。
　【００２９】
　次に、図７に示すように、上述の破断後に単結晶Ｓｉ基板１の表面およびｐ＋型Ｓｉ層３の表面にそれぞれ残された多孔質Ｓｉ層２を例えばＨＦ／Ｈ２Ｏ２のようなエッチング液を用いてエッチング除去する。単結晶Ｓｉ基板１は、接着剤９を除去し、治具１０を取り外した後、その表面を研磨して再び薄膜太陽電池製造用の基板として用いられる。ここで、例えば、多孔質Ｓｉ層２の厚さを１０μｍ、単結晶Ｓｉ基板１を再使用するための研磨により除去される厚さが３μｍ程度であるとすると、薄膜太陽電池の製造の１サイクルで減少する単結晶Ｓｉ基板１の厚さは１３μｍである。したがって、単結晶Ｓｉ基板１を１０回使用しても、単結晶Ｓｉ基板１の厚さの減少は１３０μｍに過ぎないため、通常は単結晶Ｓｉ基板１を少なくとも１０回は使用することが可能である。
　【００３０】
　次に、図８に示すように、ｐ＋型Ｓｉ層３の露出した表面を例えばガラス基板１４の表面に接着剤１５により接着する。この接着剤１５としては例えばエポキシ樹脂系のものが用いられる。
　【００３１】
　次に、接着剤１１を除去して保護膜６から治具１２を取り外した後、図９に示すように、保護膜６の所定部分をエッチング除去して開口６ａを形成し、この開口６ａを通じてｎ＋型Ｓｉ層５上に受光面電極１６を形成する。この受光面電極１６は、例えば印刷法により形成する。この後、この受光面電極１６に対応する部分にこの受光面電極１６と同一形状の金属層１６があらかじめ形成されたプラスチック基板１８を用意し、これらの受光面電極１６および金属層１７同士を接続する。このとき、保護膜６とプラスチック基板１８との間には隙間が形成されるので、この隙間に例えばエポキシ樹脂系の透明な接着剤１９を充填して保護膜６とプラスチック基板１８とを接着する。
　【００３２】
　次に、接着剤１５を除去してｐ＋型Ｓｉ層３からガラス基板１４を取り外した後、図１０に示すように、例えば印刷法によりｐ＋型Ｓｉ層３上に裏面電極２０を形成し、この裏面電極２０に接着剤２１によりプラスチック基板２２を接着する。ここで、この裏面電極２０は、薄膜太陽電池に対する入射光の反射板ともなり、高変換効率化に寄与する。
　【００３３】
　以上により、太陽電池層を構成するｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ＋型Ｓｉ層５と保護膜６とが二枚のプラスチック基板１８、２２間にはさまれた構造の目的とする薄膜太陽電池が完成する。
　【００３４】
　以上のように、この第１実施例によれば、単結晶Ｓｉ基板１上に多孔質Ｓｉ層２を介して太陽電池層を構成する単結晶のｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ＋型Ｓｉ層５を順次エピタキシャル成長させた後、多孔質Ｓｉ層２を引っ張りにより機械的に破断してこの太陽電池層を単結晶Ｓｉ基板１から分離し、この太陽電池層を二枚のプラスチック基板１８、２２間にはさむことにより薄膜太陽電池を製造している。この場合、太陽電池層が単結晶であることにより、この薄膜太陽電池は高変換効率であり、信頼性にも優れている。また、単結晶Ｓｉ基板１を繰り返し使用することができること、単結晶Ｓｉ基板１からの太陽電池層の分離に機械的な方法を用いていること、安価なプラスチック基板１８、２２を用いていることなどにより、この薄膜太陽電池は低コストで製造することができる。また、この薄膜太陽電池は、太陽電池層が薄くてそれ自身ある程度曲げることができることやフレキシブルなプラスチック基板１８、２２を用いていることなどにより、全体としてある程度折り曲げ可能であることから、例えば自動車のボディーの曲面部やポータブル電気製品の外部の曲面部に搭載することができ、応用範囲が広い。
　【００３５】
　すなわち、この第１実施例によれば、高変換効率かつ高信頼性のフレキシブルな薄膜太陽電池を低コストで製造することができる。
　【００３６】
　次に、この発明の第２実施例について説明する。
　【００３７】
　上述の第１実施例による薄膜太陽電池の製造方法においては、多孔質Ｓｉ層２の破断により単結晶Ｓｉ基板１とｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ＋型Ｓｉ層５および絶縁膜６とを分離する際に治具１０、１２に図５に示すように外力Ｐを加えたのに対して、この第２実施例による薄膜太陽電池の製造方法においては、図１１に示すように治具１０、１２に外力Ｐを加えることにより多孔質Ｓｉ層２の破断を行い、単結晶Ｓｉ基板１とｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４、ｎ＋型Ｓｉ層５および絶縁膜６とを分離する。この第２実施例による薄膜太陽電池の製造方法のその他のことは、第１実施例による薄膜太陽電池の製造方法と同様であるので、説明を省略する。
　【００３８】
　この第２実施例によっても、第１実施例と同様に、高変換効率かつ高信頼性のフレキシブルな薄膜太陽電池を低コストで製造することができる。
　【００３９】
　次に、この発明の第３実施例について説明する。
　【００４０】
　上述の第１実施例による薄膜太陽電池の製造方法においては、図１０に示すように、ｐ＋型Ｓｉ層３の全面が裏面電極２０と接触しているため、このｐ＋型Ｓｉ層３と裏面電極２０との界面において光入射により発生した電子−正孔対の再結合が起きやすく、それが変換効率を低下させるおそれがある。そこで、この第３実施例による薄膜太陽電池の製造方法においては、図１２に示すように、ｐ＋型Ｓｉ層３上に単層のＳｉＯ２膜やＳｉＮ膜あるいはそれらの積層膜からなる保護膜２３を形成し、この絶縁膜２３に開口２３ａを形成し、この開口２３ａを通じて例えば印刷法により裏面電極２４を形成し、この裏面電極２４をプラスチック基板２２上にあらかじめ形成された金属層２５と接続する。このとき、保護膜２３と金属層２５との間には隙間が形成されるので、この隙間に例えばエポキシ樹脂系の透明な接着剤２６を充填して保護膜２３と金属層２５とを接着する。この第３実施例による薄膜太陽電池の製造方法のその他のことは、第１実施例による薄膜太陽電池の製造方法と同様であるので、説明を省略する。
　【００４１】
　この第３実施例によれば、ｐ＋型Ｓｉ層３と裏面電極２４との界面における電子−正孔対の再結合を大幅に減少させることができることにより、薄膜太陽電池の変換効率を第１実施例に比べてより高くすることができるほか、第１実施例と同様な利点がある。
　【００４２】
　次に、この発明の第４実施例について説明する。
　【００４３】
　上述の第１実施例による薄膜太陽電池の製造方法においては、図８に示す工程において一旦太陽電池層の裏面をガラス基板１４に接着し、その後このガラス基板１４を取り外してから、図１０に示す工程においてこの太陽電池層をプラスチック基板２２に接着するようにしているが、この第４実施例による薄膜太陽電池の製造方法においては、太陽電池層をガラス基板１４に接着せず、ｐ＋型Ｓｉ層３に印刷法により直接裏面電極２０を形成し、この裏面電極２０を接着剤２１によりプラスチック基板２２に接着する。この後、接着剤１１を除去して治具１２を取り外し、保護膜６に開口６ａを形成するとともに、受光面電極１６を形成し、この受光面電極１６とプラスチック基板１８上の金属層１７とを接続し、さらに保護膜６とプラスチック基板１８との間の隙間に接着剤１９を充填して接着する。この第４実施例による薄膜太陽電池の製造方法のその他のことは、第１実施例による薄膜太陽電池の製造方法と同様であるので、説明を省略する。
　【００４４】
　この第４実施例によれば、第１実施例に比べて製造工程の簡略化を図ることができ、したがってより低コストで薄膜太陽電池を製造することができるという利点がある。
　【００４５】
　次に、この発明の第５実施例について説明する。
　【００４６】
　上述の第１実施例による薄膜太陽電池の製造方法においては、図９に示す工程において受光面電極１６を形成したが、この第５実施例による薄膜太陽電池の製造方法においては、図３に示す工程において保護膜６に開口６ａを形成するとともに、受光面電極１６を形成する。この第５実施例による薄膜太陽電池の製造方法のその他のことは、第１実施例による薄膜太陽電池の製造方法と同様であるので、説明を省略する。
　【００４７】
　この第５実施例によっても、第１実施例と同様な利点を得ることができる。
　【００４８】
　次に、この発明の第６実施例について説明する。
　【００４９】
　この第６実施例による薄膜太陽電池の製造方法においては、太陽電池層をダブルヘテロ構造とする。すなわち、この第６実施例においては、図１３に示すように、多孔質Ｓｉ層２上にｐ＋型Ｓｉ層３１、ｐ型Ｓｉ１−ｘＧｅｘグレーディッド層３２、例えばアンドープのＳｉ１−ｙＧｅｙ層３３、ｎ型Ｓｉ１−ｘＧｅｘグレーディッド層３４およびｎ＋型Ｓｉ層３５を順次エピタキシャル成長させ、ダブルヘテロ構造の太陽電池層を形成する。この場合、ｐ型Ｓｉ１−ｘＧｅｘグレーディッド層３２のＧｅ組成比ｘは、このｐ型Ｓｉ１−ｘＧｅｘグレーディッド層３２の厚さ方向に、ｐ＋型Ｓｉ層３１とこのｐ型Ｓｉ１−ｘＧｅｘグレーディッド層３２との界面における０の値からＳｉ１−ｙＧｅｙ層３３とこのｐ型Ｓｉ１−ｘＧｅｘグレーディッド層３２との界面におけるｙの値まで単調に増加している。また、ｎ型Ｓｉ１−ｘＧｅｘグレーディッド層３４のＧｅ組成比ｘは、このｎ型Ｓｉ１−ｘＧｅｘグレーディッド層３４の厚さ方向に、ｎ＋型Ｓｉ層３５とこのｎ型Ｓｉ１−ｘＧｅｘグレーディッド層３４との界面における０の値からＳｉ１−ｙＧｅｙ層３３とこのｐ型Ｓｉ１−ｘＧｅｘグレーディッド層３４との界面におけるｙの値まで単調に増加している。これによって、これらのｐ＋型Ｓｉ層３１、ｐ型Ｓｉ１−ｘＧｅｘグレーディッド層３２、Ｓｉ１−ｙＧｅｙ層３３、ｎ型Ｓｉ１−ｘＧｅｘグレーディッド層３４およびｎ＋型Ｓｉ層３５間の各界面において格子が整合することから、良好な結晶性を得ることができる。この第６実施例による薄膜太陽電池の製造方法のその他のことは第１実施例による薄膜太陽電池の製造方法と同様であるので、説明を省略する。
　【００５０】
　この第６実施例によれば、太陽電池層がダブルヘテロ構造であり、その中央のＳｉ１−ｙＧｅｙ層３３にキャリアおよび光を有効に閉じ込めることができることにより高い変換効率を得ることができるほか、第１実施例と同様な種々の利点がある。
　【００５１】
　次に、この発明の第７実施例について説明する。この第７実施例は、ＣＭＯＳ型半導体装置の製造にこの発明を適用した実施例である。
　【００５２】
　この第７実施例によるＣＭＯＳ型半導体装置の製造方法においては、まず、図１４に示すように、単結晶Ｓｉ基板１上に多孔質Ｓｉ層２を形成した後、この多孔質Ｓｉ層２上に例えばＣＶＤ法により単結晶のｐ型Ｓｉ層４１をエピタキシャル成長させる。このｐ型Ｓｉ層４１の厚さは必要に応じて選ばれるが、例えば５μｍとする。また、このｐ型Ｓｉ層４１の不純物濃度は例えば１０１５ｃｍ−３程度とする。
　【００５３】
　次に、図１５に示すように、このｐ型Ｓｉ層４１中にイオン注入法や熱拡散法によりｎ型不純物を選択的にドープしてｎウエル４２を形成する。次に、ｐ型Ｓｉ層４１上に例えば熱酸化法により例えばＳｉＯ２膜のようなゲート絶縁膜４３を形成した後、このゲート絶縁膜４３上にゲート電極４４、４５を形成する。ここで、これらのゲート電極４４、４５は、例えば、ゲート絶縁膜４３上に例えばＣＶＤ法により多結晶Ｓｉ膜を形成し、この多結晶Ｓｉ膜に不純物をドープして低抵抗化した後、この不純物がドープされた多結晶Ｓｉ膜をエッチングによりパターニングすることにより形成する。
　【００５４】
　次に、ｎウエル４２の部分の表面をマスクで覆った状態でゲート電極４４をマスクとしてｐ型Ｓｉ層４１中にｎ型不純物をイオン注入することにより、ソース領域またはドレイン領域として用いられるｎ＋型領域４６、４７をゲート電極４４に対して自己整合的に形成する。次に、このｎ型不純物のイオン注入に用いたマスクを除去した後、ｎウエル４２の部分を除いた部分の表面を覆う別のマスクを形成した状態で、ゲート電極４５をマスクとしてｎウエル４２中にｐ型不純物をイオン注入することにより、ソース領域またはドレイン領域として用いられるｐ＋型領域４８、４９をゲート電極４５に対して自己整合的に形成する。
　【００５５】
　次に、例えばＣＶＤ法により全面に例えばＳｉＯ２膜のような層間絶縁膜５０を形成した後、この層間絶縁膜５０の所定部分をエッチング除去してコンタクトホール５０ａ、５０ｂ、５０ｃ、５０ｄを形成する。次に、例えばスパッタリング法や真空蒸着法により全面に例えばＡｌ膜を形成した後、このＡｌ膜をエッチングによりパターニングして電極５１、５２、５３、５４を形成する。この場合、ゲート電極４４とｎ＋型領域４６、４７とによりｎチャネルＭＯＳトランジスタが形成され、ゲート電極４５とｐ＋型領域４８、４９とによりｐチャネルＭＯＳトランジスタが形成される。そして、これらのｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタによりＣＭＯＳが形成される。
　【００５６】
　次に、第１実施例の図５に示すと同様にして、単結晶Ｓｉ基板１の裏面を接着剤９により治具１０に接着するとともに、ＣＭＯＳ型半導体装置の表面に接着剤１１により治具１２を接着する。次に、これらの治具１０、１２に外力Ｐを加えて互いに反対方向に引っ張ることにより多孔質Ｓｉ層２の破断を行い、単結晶Ｓｉ基板１からＣＭＯＳ型半導体装置を分離する。
　【００５７】
　次に、ｐ型Ｓｉ層４１の裏面から残りの多孔質Ｓｉ層２を除去し、さらに治具１０、１２を取り外した後、図１６に示すように、このｐ型Ｓｉ層４１の裏面を例えば銀ペーストなどにより金属からなるヒートシンク５５とはり合わせる。この後、必要に応じてチップ化（ペレタイズ）を行う。
　【００５８】
　以上により、ｐ型Ｓｉ層４１の裏面にヒートシンク５５を有するＣＭＯＳ型半導体装置が製造される。
　【００５９】
　この第７実施例によれば、活性層を構成するｐ型Ｓｉ層４１が単結晶であることによりバルクＳｉによるＣＭＯＳに匹敵する高い性能を有するＣＭＯＳ型半導体装置を低コストで製造することができる。また、このＣＭＯＳ型半導体装置のｐ型Ｓｉ層４１の裏面にはヒートシンク５５が設けられていることにより、動作時の温度上昇を少なくすることができ、温度上昇に伴う性能劣化や不良を防止することができる。
　【００６０】
　次に、この発明の第８実施例について説明する。この第８実施例は、ダブルヘテロ構造の半導体レーザーの製造にこの発明を適用した実施例である。
　【００６１】
　この第８実施例による半導体レーザーの製造方法においては、図１７に示すように、まず、単結晶ＧａＡｓ基板６１上に多孔質ＧａＡｓ層６２を形成する。次に、この多孔質ＧａＡｓ層６２上にｎ型ＧａＡｓ層６３をエピタキシャル成長させ、このｎ型ＧａＡｓ層６３上にｎ型クラッド層としてのｎ型ＡｌＧａＡｓ層６４、ＧａＡｓからなる活性層６５およびｐ型クラッド層としてのｐ型ＡｌＧａＡｓ層６６を順次エピタキシャル成長させてレーザー構造を形成する。なお、ｎ型ＧａＡｓ層６３の厚さは必要に応じて選ばれるが、例えば５μｍとする。
　【００６２】
　次に、第１実施例の図５に示すと同様にして、単結晶ＧａＡｓ基板６１の裏面を接着剤９により治具１０に接着するとともに、ｐ型ＡｌＧａＡｓ層６６の表面に接着剤１１により治具１２を接着する。次に、これらの治具１０、１２に外力Ｐを加えて互いに反対方向に引っ張ることにより多孔質ＧａＡｓ層６２の破断を行い、単結晶ＧａＡｓ基板６１からｎ型ＧａＡｓ層６３、ｎ型ＡｌＧａＡｓ層６４、活性層６５およびｐ型ＡｌＧａＡｓ層６６を分離する。
　【００６３】
　次に、ｎ型ＧａＡｓ層６３の裏面に残された多孔質ＧａＡｓ層６２を除去し、さらに治具１０、１２を取り外した後、図示は省略するが、このｎ型ＧａＡｓ層６３の裏面にｎ側電極を形成するとともに、ｐ型ＡｌＧａＡｓ層６６上にｐ側電極を形成し、目的とするダブルヘテロ構造の半導体レーザーを製造する。
　【００６４】
　この第８実施例によれば、ダブルヘテロ構造の半導体レーザーを低コストで製造することができる。また、この半導体レーザーにおいては、ｎ型ＧａＡｓ層６３が基板の役割を果たすが、このｎ型ＧａＡｓ層６３は半導体レーザーにおいて通常用いられるｎ型ＧａＡｓ基板に比べて非常に薄いので、基板による直列抵抗を極めて小さくすることができ、その分だけ半導体レーザーの動作電圧の低減を図ることができる。
　【００６５】
　以上、この発明の実施例について具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
　【００６６】
　例えば、上述の第１実施例においては、多孔質Ｓｉ層２上にＣＶＤ法によってｐ＋型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ＋型Ｓｉ層５をエピタキシャル成長させているが、多孔質Ｓｉ層２上にプラズマＣＶＤ法などにより非晶質Ｓｉ層を形成し、その後例えば６００〜８００℃の温度でアニールを行うことによりこの非晶質Ｓｉ層を固相成長させて結晶化させるようにしてもよい。この場合、多孔質Ｓｉ層２が種結晶となることにより、高品質な固相エピタキシャル層の形成が可能である。
　【００６７】
　また、上述の第６実施例におけるＳｉ１−ｙＧｅｙ層３３の代わりに、Ｇｅ層を用いてもよい。
　【００６８】
　さらに、この発明は、例えばＳＯＩ（ｓｉｌｉｃｏｎ　ｏｎ　ｉｎｓｕｌａｔｏｒ）基板の製造に適用することも可能である。
　【００６９】
　【発明の効果】
　以上説明したように、この発明によれば、分離層の内部および／または分離層と素子形成層および基体との界面で機械的に破断を起こさせることにより基体から素子形成層を分離するようにしているので、例えば高変換効率の薄膜太陽電池などの高性能の薄膜素子を低コストで製造することができる。
【図面の簡単な説明】
　【図１】
　この発明の第１実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図２】
　この発明の第１実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図３】
　この発明の第１実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図４】
　この発明の第１実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図５】
　この発明の第１実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図６】
　この発明の第１実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図７】
　この発明の第１実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図８】
　この発明の第１実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図９】
　この発明の第１実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図１０】
　この発明の第１実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図１１】
　この発明の第２実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図１２】
　この発明の第３実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図１３】
　この発明の第６実施例による薄膜太陽電池の製造方法を説明するための断面図である。
　【図１４】
　この発明の第７実施例によるＣＭＯＳ型半導体装置の製造方法を説明するための断面図である。
　【図１５】
　この発明の第７実施例によるＣＭＯＳ型半導体装置の製造方法を説明するための断面図である。
　【図１６】
　この発明の第７実施例によるＣＭＯＳ型半導体装置の製造方法を説明するための断面図である。
　【図１７】
　この発明の第８実施例による半導体レーザーの製造方法を説明するための断面図である。
　【符号の説明】
　１　単結晶Ｓｉ基板
　２　多孔質Ｓｉ層
　３　ｐ＋型Ｓｉ層
　４、４１　ｐ型Ｓｉ層
　５　ｎ＋型Ｓｉ層
　６、２３　保護膜
　７　酸化膜
　９、１１、１５、１９、２１　接着剤
　１０、１２　治具
　１４　ガラス基板
　１６　受光面電極
　１８、２２　プラスチック基板