(57)【特許請求の範囲】
【請求項１】
電流信号を電圧信号に変換するトランスインピーダンスアンプと、
基準電圧信号を生成する基準電圧出力回路と、
前記電圧信号と前記基準電圧信号との電圧レベルに応じて、前記電流信号に対応するパルス信号を生成する比較器と、を備え、
前記トランスインピーダンスアンプは、
前記電流信号を増幅する第１のトランジスタと、
前記電流信号を電圧変換する電圧変換器と、
前記第１のトランジスタの制御端子に流れる前記電流信号が所定値を超えると、前記電流信号をバイパスさせるバイパス回路と、
前記第１のトランジスタの出力電圧の振幅を抑制するレベルシフタと、
前記レベルシフタの出力電圧に応じて、前記電圧変換器の出力電圧を制御する第２のトランジスタと、を有するトランスインピーダンス回路。
【請求項２】
前記バイパス回路は、ダイオード接続されたトランジスタを有する請求項１に記載のトランスインピーダンス回路。
【請求項３】
前記バイパス回路は、前記ダイオード接続されたトランジスタに直列接続される抵抗素子を有する請求項２に記載のトランスインピーダンス回路。
【請求項４】
前記第１のトランジスタおよび前記ダイオード接続されたトランジスタは、バイポーラトランジスタである請求項３に記載のトランスインピーダンス回路。
【請求項５】
前記第１のトランジスタおよび前記ダイオード接続されたトランジスタは、ＭＯＳトランジスタであり、
前記ダイオード接続されたトランジスタの閾値電圧は、前記第１のトランジスタの閾値電圧より低い請求項２又は３に記載のトランスインピーダンス回路。
【請求項６】
前記バイパス回路は、順方向電圧が０．６Ｖ未満のダイオードを有する請求項１に記載のトランスインピーダンス回路。
【請求項７】
前記第１のトランジスタにダーリントン接続された第３のトランジスタを備え、
前記電流信号は、受光素子で受光した光信号に応じた電流信号であり、  前記バイパス回路は、前記第１のトランジスタの制御端子に流れる前記電流信号が所定値を超えると、前記電流信号を前記第３のトランジスタに流す請求項１乃至６のいずれかに記載のトランスインピーダンス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電流信号を電圧信号に変換するトランスインピーダンス回路に関する。
【背景技術】
【０００２】
フォトダイオードは、受光した光信号に応じた電流信号を出力する。この電流信号は、トランスインピーダンス回路で電圧信号に変換された後、パルス信号が生成される。フォトダイオードは、受光量が多いほど、大きな電流信号を出力する。
【０００３】
ところが、トランスインピーダンス回路内に設けられる初段トランジスタは、フォトダイオードから出力される電流信号が大きくなると、飽和してしまうおそれがある。初段トランジスタが飽和すると、電圧信号に歪みが生じ、最終的に得られるパルス信号も歪んでしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−８２８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、電流信号が大きくても、パルス信号の歪みを抑制可能なトランスインピーダンス回路を提供するものである。
【課題を解決するための手段】
【０００６】
一実施形態によるトランスインピーダンス回路は、電流信号を電圧信号に変換するトランスインピーダンスアンプと、
基準電圧信号を生成する基準電圧出力回路と、
前記電圧信号と前記基準電圧信号との電圧レベルに応じて、前記電流信号に対応するパルス信号を生成する比較器と、を備え、
前記トランスインピーダンスアンプは、
前記電流信号を増幅する第１のトランジスタと、
前記第１のトランジスタで増幅された電流信号を電圧変換する電圧変換器と、
前記第１のトランジスタの制御端子に流れる前記電流信号が所定値を超えると、前記電流信号をバイパスさせるバイパス回路と、を有する。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態によるトランスインピーダンス回路１のブロック図。
【図２】図１のトランスインピーダンスアンプ２の内部構成の一例を示す回路図。
【図３】図１および図２のトランスインピーダンス回路１内の各部の電圧波形図。
【図４】図２のバイパス回路１３を設けない一比較例のトランスインピーダンス回路１内の各部の電圧波形図。
【図５】エミッタ接地型の初段トランジスタ１１の回路構成の一例を示す回路図。
【図６】初段トランジスタ１１がドレイン接地型の一例を示す回路図。
【図７】初段トランジスタ１１がソース接地型の一例を示す回路図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、トランスインピーダンス回路内の特徴的な構成および動作を中心に説明するが、トランスインピーダンス回路には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。
【０００９】
図１は本発明の一実施形態によるトランスインピーダンス回路１のブロック図である。図１のトランスインピーダンス回路１は、トランスインピーダンスアンプ（ＴＩＡ）２と、基準電圧生成回路（ダミー回路）３と、電流源４と、ピークホールド回路５と、比較器６とを備えている。
【００１０】
トランスインピーダンスアンプ２は、電流信号Ｉpdを電圧信号Ｖpd1に変換する。通常、トランスインピーダンスアンプ２は、フォトダイオード等の受光素子から出力された電流信号Ｉpdを電圧信号Ｖpd1に変換する。受光素子は、トランスインピーダンスアンプ２に内蔵される場合と、外付けされる場合とがある。受光素子は、受光された光信号の光強度に応じた大きさの電流信号Ｉpdを生成して出力する。
【００１１】
基準電圧生成回路３は、トランスインピーダンスアンプ２と基本的には同じ回路構成になっており、基準電圧信号Ｖdm1を生成する。基準電圧生成回路３を設けるのは、コモンモードノイズ等の環境ノイズや、トランスインピーダンスアンプ２内の各回路素子の特性ばらつき等の影響を受けにくくするためである。より詳細には、トランスインピーダンスアンプ２が出力する電圧信号Ｖpd1は数十ｍＶ程度であり、環境ノイズや素子特性のばらつき等の影響を受けやすい。このため、トランスインピーダンスアンプ２から出力された電圧信号Ｖpd1を、トランスインピーダンスアンプ２と同じ回路構成の基準電圧生成回路３から出力された基準電圧信号Ｖdm1と比較することで、両信号に含まれる環境ノイズ等による変動分を相殺する。
【００１２】
電流源４は、トランスインピーダンスアンプ２と基準電圧生成回路３とで共通して用いられる基準電流を生成する。電流源４の具体的な構成は問わないが、電流源４から供給される電流を調整できるようにするのが望ましい。
【００１３】
ピークホールド回路５は、トランスインピーダンスアンプ２から出力された電圧信号Ｖpd1と基準電圧生成回路３から出力された基準電圧信号Ｖdm1とを用いて、中間電圧レベル信号を生成する。このような中間レベル信号を生成するのは、中間電圧レベルは最も信号歪みが少ないためである。また、ピークホールド回路５は、オフセット調整回路を内蔵している。オフセット調整回路は、トランスインピーダンスアンプ２内の受光素子が光信号を受光していないときの電圧信号Ｖpd1が基準電圧信号よりも大きいと誤って判断されないように、上述した新たな中間電圧レベル信号に所定のオフセット電圧を加算した信号を最終的な基準電圧信号Ｖatcとして出力する。
【００１４】
基準電圧生成回路３とピークホールド回路５を合わせたものが基準電圧出力回路である。なお、ピークホールド回路５は場合によっては省略してもよく、この場合、基準電圧出力回路は基準電圧生成回路３と等価な回路となる。
【００１５】
比較器６は、トランスインピーダンスアンプ２から出力された電圧信号Ｖpd1が、ピークホールド回路５が保持している基準電圧信号Ｖatcを上回っているか否かを示す２値信号であるパルス信号Ｖoutを生成する。ここで、比較器６は、電圧信号Ｖpd1と基準電圧信号Ｖatcとを比較してもよいし、電圧信号Ｖpd1と基準電圧信号Ｖatcをともに相対的に変化させた電圧信号同士を比較してもよい。すなわち、比較器６は、電圧信号Ｖpd1に相関する電圧信号と、基準電圧信号Ｖatcに相関する電圧信号とを比較して、比較結果を示すパルス信号Ｖoutを生成する。
【００１６】
図２は図１のトランスインピーダンスアンプ２の内部構成の一例を示す回路図である。以下では、内蔵または外付けされる光学素子がフォトダイオード１０である例を説明する。図２のトランスインピーダンスアンプ２は、フォトダイオード１０からの電流信号Ｉpdを増幅する初段トランジスタ（第１のトランジスタ）１１と、初段トランジスタ１１で増幅された電流信号を電圧変換する電圧変換器１２と、初段トランジスタ１１のベース（制御端子）に流れる電流が所定値を超えると電流信号Ｉpdをバイパスさせるバイパス回路１３と、電圧変換器１２から出力された電圧信号を反転増幅する反転増幅器１５と、を有する。
【００１７】
図２のトランスインピーダンスアンプ２内の各トランジスタはバイポーラトランジスタである。例えば、初段トランジスタ１１は、ダーリントン接続された２つのｎｐｎトランジスタＱ１、Ｑ２を有する。トランジスタＱ１のベースは、フォトダイオード１０のアノードに接続されている。トランジスタＱ１のコレクタは、抵抗素子Ｒ１を介して電源電圧ノードＶccに接続されている。トランジスタＱ１のエミッタは、抵抗素子Ｒ２を介して接地ノードＶssに接続されている。また、トランジスタＱ１のエミッタは、トランジスタＱ１にダーリントン接続されたトランジスタＱ２のベースに接続されている。トランジスタＱ２のエミッタは接地されている。
【００１８】
バイパス回路１３は、トランジスタＱ２のコレクタとフォトダイオード１０のアノードとの間に接続されている。バイパス回路１３は、ダイオード接続されたｎｐｎトランジスタ（第２のトランジスタ）Ｑ３と、このトランジスタＱ３に直列接続される抵抗素子Ｒ３とを有する。抵抗素子Ｒ３は、電流制限用の抵抗素子であり、後述するように、トランスインピーダンスアンプ２をＭＯＳトランジスタで構成する場合には、省略することができる。
【００１９】
トランジスタＱ３のベースおよびコレクタはフォトダイオード１０のアノードに接続され、トランジスタＱ３のエミッタは抵抗素子Ｒ３の一端に接続され、抵抗素子Ｒ３の他端はトランジスタＱ２のコレクタに接続されている。
【００２０】
フォトダイオード１０をトランスインピーダンスアンプ２に外付けした場合、基準電圧生成回路３内には、ダミーのフォトダイオードの代わりに、フォトダイオード１０の電気特性に合わせて、抵抗素子とキャパシタとを直列接続する。この場合の抵抗素子の抵抗値はフォトダイオード１０の寄生抵抗程度に設定され、キャパシタの容量はフォトダイオード１０の接合容量程度に設定される。
【００２１】
トランジスタＱ２のコレクタと図１に示す電流源４との間には、レベルシフタ１４が接続されている。このレベルシフタ１４は、ダイオード接続されたｎｐｎトランジスタＱ４と抵抗素子Ｒ５とを直列接続した回路である。抵抗素子Ｒ５の一端側には電流源４とｎｐｎトランジスタＱ５のベースとが接続されている。トランジスタＱ５のベース電圧の振幅変化が少ない方がトランジスタＱ５は高速動作する上で望ましい。そこで、ダイオード接続されたトランジスタＱ４を、抵抗素子Ｒ５の他端とトランジスタＱ２のコレクタとの間に接続している。これにより、トランジスタＱ５のベース電圧が持ち上げられ、トランジスタＱ５は高速動作が可能となる。なお、レベルシフタ１４は、必ずしも必要ではなく、場合によっては省略することも可能である。
【００２２】
フォトダイオード１０のアノードとトランジスタＱ５のエミッタ（ノードｚ１）との間にはキャパシタＣ２と抵抗素子Ｒ６とが並列接続されている。この抵抗素子Ｒ６には、フォトダイオード１０から出力された電流信号Ｉpdのほとんどが流れる。よって、抵抗素子Ｒ６は、フォトダイオード１０から出力された電流信号Ｉpdを電圧変換する電圧変換器１２として機能し、ノードｚ１には、電流信号を電圧変換した電圧信号が現れる。抵抗素子Ｒ６に並列接続されたキャパシタＣ２は、位相補償容量であり、トランスインピーダンスアンプ２の発振防止を図るためのものである。
【００２３】
電圧変換器１２の後段側には、反転増幅器１５と電流源１６とが設けられている。反転増幅器１５は、ｎｐｎトランジスタＱ６〜Ｑ８と、反転増幅器１５のゲインを決める抵抗素子Ｒ７，Ｒ８と、抵抗素子Ｒ９〜Ｒ１５と、ダイオード接続されたトランジスタＱ９と、キャパシタＣ３とを有する。反転増幅器１５は、Ｒ８／Ｒ７のゲインで、ノードｚ１の電圧信号Ｖpd1を反転増幅した信号Ｖpd1を生成する。
【００２４】
次に、図２のトランスインピーダンスアンプ２の回路動作を説明する。フォトダイオード１０が光信号を受光すると、フォトダイオード１０から光信号に応じた電流信号Ｉpdが出力される。この電流信号Ｉpdに応じて、トランジスタＱ１にエミッタ電流が流れ、トランジスタＱ２のベース電圧が高くなって、トランジスタＱ２のコレクタ電圧が低下する。トランジスタＱ２のコレクタには、電流源４からの一定電流が流れることから、トランジスタＱ２のコレクタ電圧が低下すると、トランジスタＱ５のベース電圧も低下し、それに応じてトランジスタＱ５のエミッタ（ノードｚ１）の電圧も低下する。よって、フォトダイオード１０からの電流信号Ｉpdの大部分は、抵抗素子Ｒ６に流れるとともに、トランジスタＱ１のベース電圧の上昇が抑制されるという負帰還制御が行われる。電流信号Ｉpdの電流値が、負帰還制御を超える程大きくなり、トランジスタＱ２のコレクタ電圧（ノードｘ１の電圧）が所定電圧レベルまで低下すると、フォトダイオード１０からの電流信号Ｉpdは、バイパス回路１３に流れるようになり、トランジスタＱ１のベース電流が減少する。よって、初段トランジスタ１１であるトランジスタＱ１，Ｑ２が飽和状態になるのが防止され、電圧信号Ｖpd1およびパルス信号に歪みが生じなくなる。
【００２５】
このように、バイパス回路１３内のダイオード接続されたトランジスタＱ３は、トランジスタＱ２のコレクタ電圧をモニターしており、トランジスタＱ２のコレクタ電圧が所定電圧レベルまで下がると、フォトダイオード１０からの電流信号Ｉpdをバイパス回路１３側にバイパスさせる。
【００２６】
トランジスタＱ２のコレクタと電流源４との間には、レベルシフタ１４を構成するダイオード接続されたトランジスタＱ４と抵抗素子Ｒ５とが直列接続されている。これにより、トランジスタＱ２のコレクタ電圧は、トランジスタＱ５のベース電圧より、Ｒ５×Ｉ４＋ＶＢＥだけ低下する。ここで、Ｒ５は抵抗素子Ｒ５の抵抗値、Ｉ４はトランジスタＱ４のコレクタ−エミッタ間電流、ＶＢＥはトランジスタＱ４のベース−エミッタ間電圧である。なお、以下では、トランスインピーダンスアンプ２内のすべてのトランジスタのベース−エミッタ間電圧が同じ電圧ＶＢＥとする。この場合、トランジスタＱ２のコレクタ電圧（ノードｘ１の電圧）は、２ＶＢＥ−Ｒ５×Ｉ４からＶＢＥまで変化し、ノードｘ１の振幅はＶＢＥ−Ｒ５×Ｉ４である。一方、レベルシフタ１４がなかったとすると、ノードｘ１の振幅は３ＶＢＥからＶＢＥまでの２ＶＢＥであり、レベルシフタ１４を設けた場合の方がノードｘ１の電圧振幅が抑制される。よって、レベルシフタ１４を設けることで、トランジスタＱ５の回復時間を短縮できる。
【００２７】
トランスインピーダンスアンプ２内の後段側に配置された反転増幅器１５は、電圧変換器１２で変換された電圧信号を、抵抗素子Ｒ８の抵抗値を抵抗素子Ｒ７の抵抗値で割ったゲインで反転増幅する。電圧変換器１２は、電流信号を反転して電圧信号に変換しているため、反転増幅器１５でさらに反転することにより、フォトダイオード１０の電流信号Ｉpdと同じ論理の電圧信号Ｖpd1が生成される。
【００２８】
基準電圧生成回路３は、トランスインピーダンスアンプ２と同じ回路で構成されているが、基準電圧生成回路３内のフォトダイオードは、光信号を受光しないようになっている。よって、基準電圧生成回路３は、ロウレベルに対応する基準電圧信号Ｖdm1を生成する。基準電圧信号Ｖdm1には、コモンモードノイズ等の環境ノイズや、基準電圧生成回路３内の各回路素子の特性バラツキ等によるノイズが含まれている。
【００２９】
図３は図１および図２のトランスインピーダンス回路１内の各部の電圧波形図、図４は図２のバイパス回路１３を設けない一比較例のトランスインピーダンス回路１内の各部の電圧波形図である。
【００３０】
図３および図４の波形ｗ１は図２のトランスインピーダンスアンプ２内のトランジスタＱ２のコレクタ電圧波形、波形ｗ２はフォトダイオード１０から出力される電流信号Ｉpdの波形、波形ｗ３はトランスインピーダンス回路１から出力されるパルス信号Ｖoutの波形である。
【００３１】
トランスインピーダンスアンプ２内にバイパス回路１３を設けないと、図２のトランジスタＱ２が飽和してしまい、フォトダイオード１０から電流信号Ｉpdが出力されなくなっても、トランジスタＱ２のコレクタ電圧は低い電圧レベルのままになる（図４の波形ｗ１）。これに対して、本実施形態のバイパス回路１３を設けると、トランジスタＱ２のコレクタ電圧が低くなると、フォトダイオード１０からの電流信号Ｉpdをバイパス回路１３に流すため、トランジスタＱ２が飽和しなくなる。よって、図３の波形ｗ１のように、フォトダイオード１０からの電流信号Ｉpdに同期して、トランジスタＱ３のコレクタ電圧も変化し、電流信号Ｉpdへの追随性がよくなる。また、トランスインピーダンス回路１から出力されるパルス信号の波形ｗ３は、本実施形態では急峻になる。波形ｗ３が急峻になるのは、バイパス回路１３とレベルシフタ１４を設けたことによるものである。一比較例では、パルス信号Ｖoutの波形ｗ３の立ち上がりエッジおよび立ち下がりエッジが急峻でなくなる上に、パルス信号Ｖoutの論理も正常でなくなっている。
【００３２】
また、図３および図４の波形ｗ４はトランスインピーダンスアンプ２の出力電圧Ｖpd1の波形、波形ｗ５は基準電圧生成回路３の出力電圧Ｖdm1の波形、波形ｗ６はピークホールド回路５で生成される中間電圧Ｖdivの波形、波形ｗ７はピークホールド回路５で保持される電圧Ｖarcの波形である。本実施形態の波形ｗ４〜ｗ７のいずれもが、フォトダイオード１０から出力される電流信号Ｉpdの電流値の変化に同期して電圧レベルが変化しており、波形歪みが小さい。一方、一比較例の波形ｗ４〜ｗ７は、電流信号Ｉpdの電流値の変化に正しく同期しておらず、波形歪みも大きい。
【００３３】
図２のトランスインピーダンスアンプ２では、初段トランジスタ１１をコレクタ接地型にしているが、エミッタ接地型にしてもよい。図５はエミッタ接地型の初段トランジスタ１１の回路構成の一例を示す回路図である。図５の初段トランジスタ１１は、ｎｐｎトランジスタＱ１の一つである。トランジスタＱ１のエミッタは接地されており、コレクタは、ダイオード接続されたｎｐｎトランジスタＱ５を介して電流源４に接続されている。
【００３４】
図５のバイパス回路１３は、順方向電圧Ｖｆが０．６Ｖ未満（例えば０．３Ｖ程度）のダイオード２０を有する。図５のダイオード２０は、金属と半導体との接合により生じるショットキー障壁を利用したショットキーバリアダイオード２０である。ショットキーバリアダイオード２０は、順方向電圧降下が小さく、かつスイッチング速度が速いという特徴を有する。図５のバイパス回路１３では、図２では必要であった抵抗素子Ｒ３は省略可能である。
【００３５】
図５のダイオード２０のアノードは、トランジスタのゲートおよびフォトダイオード１０のアノードに接続され、ダイオード２０のカソードは、トランジスタＱ１のコレクタに接続されている。
【００３６】
上述した図２や図５では、トランスインピーダンスアンプ２内のトランジスタとしてバイポーラトランジスタを用いる例を示したが、ＭＯＳトランジスタを用いてもよい。
【００３７】
図６および図７は初段トランジスタ１１としてＭＯＳトランジスタを用いる例を示す回路図であり、図６はドレイン接地型の一例を示す回路図、図７はソース接地型の一例を示す回路図である。
【００３８】
図６および図７では、トランスインピーダンスアンプ２内の各トランジスタとしてＮＭＯＳトランジスタを用いている。以下では、各ＮＭＯＳトランジスタを単にトランジスタと呼ぶ。図６の初段トランジスタ１１は、ダーリントン接続されたトランジスタＱ２１，Ｑ２２を有する。トランジスタＱ２１は図２のトランジスタＱ１に対応し、トランジスタＱ２２は図２のトランジスタＱ２に対応している。
【００３９】
図６および図７のバイパス回路１３は、ダイオード接続されたトランジスタＱ２３のみで構成されており、図２における電流制限用の抵抗素子Ｒ３は省略されている。これは、ＭＯＳトランジスタに流れる電流は、ゲート幅Ｗとゲート長Ｌの比により任意に調整できるため、抵抗素子を設けなくても、電流制限が可能となるためである。
【００４０】
また、バイパス回路１３内のトランジスタＱ２３は、初段トランジスタ１１よりも閾値電圧を低くしている。これにより、バイパス回路１３により多くの電流が流れやすくなる。
【００４１】
このように、本実施形態では、トランスインピーダンスアンプ２内の初段トランジスタ１１のベースやゲートに流れる受光素子からの電流信号Ｉpdをバイパスさせるバイパス回路１３を設けるため、初段トランジスタ１１が飽和するおそれがなくなり、トランスインピーダンス回路１から出力されるパルス信号の歪みを抑制できる。
【００４２】
また、バイパス回路１３に加えて、初段トランジスタ１１の出力側にレベルシフタ１４を設けることで、初段トランジスタ１１のオフ時の回復時間を短縮でき、後段側の反転増幅器１５の動作を高速化でき、パルス信号をより急峻にすることができる。
【００４３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４４】
１  トランスインピーダンス回路、２  トランスインピーダンスアンプ、３  基準電圧生成回路、４  電流源、５  ピークホールド回路、６  比較器、７  基準電圧出力回路、１０  フォトダイオード、１１  初段トランジスタ、１２  電圧変換器、１３  バイパス回路、１４  レベルシフタ、１５  反転増幅器、１６  電流源、２０  ダイオード
【図１】
0006461652.tif 000002
【図２】
0006461652.tif 000003
【図３】
0006461652.tif 000004
【図４】
0006461652.tif 000005
【図５】
0006461652.tif 000006
【図６】
0006461652.tif 000007
【図７】
0006461652.tif 000008