【事件の表示】
　特許第３３５３５２３号「液晶表示装置の基板およびその基板の分割方法」の請求項１ないし４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３５３５２３号の請求項１ないし４に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３３５３５２３号の請求項１〜４に係る発明についての出願は、平成７年３月１５日に特許出願されたものであって、平成１４年９月２７日にその特許の設定の登録がなされ、その後、中川徹により特許異議の申立がなされ、平成１５年６月１２日付けで取消理由通知がなされ、その指定期間内の平成１５年１１月１１日に訂正請求がなされたものである。
　
２．訂正の適否についての判断
２−１．訂正事項
　本件訂正は、特許明細書を訂正請求書に添付した訂正明細書のとおり訂正することを求めるものであり、その内容は以下のとおりである。
（ａ）特許請求の範囲の請求項１〜４を下記のとおり訂正する。
「【請求項１】　１枚の基板に複数の液晶表示装置が形成される液晶表示装置の基板において、
　基板に形成される各液晶表示装置の入力端子部の各端子間を接続するもので０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗を設け、
　基板に形成する一液晶表示装置の入力端子部の延長された各端子と該一液晶表示装置とは別の一液晶表示装置の周辺電極部とが接続されていることを特徴とする液晶表示装置の基板。
【請求項２】　１枚の基板に複数の液晶表示装置が形成される液晶表示装置の基板において、
　基板に形成する一液晶表示装置の周辺電極部と該一液晶表示装置とは別の一液晶表示装置の周辺電極部とを接続する導電性パターンを設け前記一液晶表示装置の入力端子部の延長された各端子と該一液晶表示装置とは別の一液晶表示装置の周辺電極部とが接続されていることを特徴とする液晶表示装置の基板。
【請求項３】　請求項１記載の液晶表示装置の基板において、
　前記一液晶表示装置の周辺電極部と該一液晶表示装置とは別の一液晶表示装置の周辺電極部とを接続する導電性パターンを設けたことを特徴とする液晶表示装置の基板。
【請求項４】　１枚の基板に複数の液晶表示装置が形成される液晶表示装置の基板の分割方法において、
　ラビング処理後、一液晶表示装置の周辺電極部と該一液晶表示装置とは別の一液晶表示装置の周辺電極部とを接続する導電性パターンを切断するとともに各液晶表示装置の入力端子部の延長された各端子と該入力端子部を有する液晶表示装置とは別の一液晶表示装置の周辺電極部とを接続する部分またはその近傍の各端子を切断し、その後各液晶表示装置の電気的検査を行い、その後、上下基板の重ね合わせを行ってから基板を分割することを特徴とする液晶表示装置の基板の分割方法。」
（ｂ）段落番号０００６の抜け落ち部分を無くして、番号順に段落番号を付け直す訂正をする。
（ｃ）上記特許請求の範囲の訂正に伴って、それとの整合を図るために段落番号０００６，０００７，０００８，００１１，００１２を訂正明細書のとおりに訂正する。
　
２−２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項（ａ）は、特許請求の範囲の請求項１〜４に記載された「別の液晶表示装置」を「別の一液晶表示装置」と訂正し、請求項４の「電気的検査を行ってから基板を分割する」を「電気的検査を行い、その後、上下基板の重ね合わせを行ってから基板を分割する」と訂正するものであるから、特許請求の範囲の減縮および明りょうでない記載の釈明に該当する。また、この訂正は、願書に最初に添付した明細書の【００３１】、【００３５】、【００４７】、【００４８】または図面の図４，図８（願書に添付した明細書の【００３０】、【００３１】、【００４４】、【００４５】または図面の図３，図６）に記載した事項の範囲内での訂正であり、実質上特許請求の範囲を拡張し又は変更するものではない。
　また、上記訂正事項（ｂ）は、段落番号０００６の抜け落ち部分を無くして、番号順に段落番号を付け直すものであるから、明瞭でない記載の釈明に該当する。
　さらに、訂正事項（ｃ）は、特許請求の範囲の訂正にともない、それとの整合を図るために【課題を解決するための手段】及び【作用】の記載を訂正するものであるから、明りようでない記載の釈明に該当し、また、これら訂正事項（ｂ）、（ｃ）は、願書に添付した明細書または図面に記載した事項の範囲内の訂正であり、特許請求の範囲を拡張し又は変更するものでもない。
　
２−３．むすび
　以上のとおり、本件訂正は、特許法第１２０条の４第２項及び第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書き及び第２項の規定に適合するので、当該訂正を認める。
　
３．特許異議申立てについて
３−１．本件発明
　本件発明は、訂正明細書の特許請求の範囲の請求項１〜４に記載された事項により特定されるとおりのものである。（上記２−１．訂正の内容の訂正事項（ａ）を参照。以下、「請求項１に係る発明」〜「請求項４に係る発明」をそれぞれ「本件発明１」〜「本件発明４」という。）
　
３−２．申立の理由の概要
　特許異議申立人は、証拠として甲第１号証（特開昭６３−１８０９３５号公報）、甲第２号証（特開平５−１６５０４１号公報）および甲第３号証（特開平６−３３２０１１号公報）を提出し、本件の請求項１乃至４に係る発明は、特許法第２９条第２項の規定に該当するものであるから、本件の請求項１乃至４に係る発明の特許は取り消されるべきものである旨主張している。
　そして、上記と同様の理由により、平成１５年６月１２日付けで取消理由を通知した。
　
３−３．甲各号証の記載事項
　甲第１号証（特開昭６３−１８０９３５号公報）には、
「１．１枚のガラス基板に複数の液晶表示装置を隣接配置したものにおいて、装置の外周辺に配置した各ゲート線及びソース・ドレイン線の外部接続端子をガラス基板の切断ラインを越えて延設した短絡線により相互に接続するとともに、装置が隣接する辺における各ゲート線及びソース・ドレイン線の外部接続端子はその両側端部をガラス基板の切断ラインを越えて延設した短絡線によって交互かつ順次に接続するとともに、最も端に位置する外部接続端子に延設した短絡線を通して前記外周辺における短絡線に接続したことを特徴とする薄膜トランジスタ液晶表示装置。」（特許請求の範囲）、
「第２図は本発明の一実施例の全体を示す概略平面図である。図示のように、一枚の大きなガラス基板１上に複数個のＴＦＴ液晶表示装置２を一体的に形成している。・・・
　これらゲート線５及びソース・ドレイン線８は夫々装置の周辺部において外部接続端子１０に接続されており、・・・
　そして、第１図にゲート線５及びソース・ドレイン線８の一部を拡大して示すように、・・・これで全部のゲート線５及びソース・ドレイン線８を一連に接続している。なお、第１図に示したように、端部に位置する外部接続端子１０には例えば隣りの装置の空きスペースを通して短絡線１３を延設し、前記短絡線１１に接続させている。したがって、この構成によれば装置が隣接する辺に外部接続端子１０を設けているゲート線５やソース・ドレイン線８をも全て電気的に接続させることができる。これにより、少なくともガラス基板１を切断して各装置に分離するまでの工程では静電気によるＭＯＳトランジスタ４の破壊を防止することができる。また、ガラス基板１を切断ラインＣに沿って切断して各装置に切離させることにより、短絡線１１，１２及び１３は全て途中位置で切断され、全てのゲート線５及びソース・ドレイン線８は電気的に分離されることになる。このため、ガラス基板の切離後に短絡線を除去する必要はなく製造工程の簡略化を図ることができる。」（２頁左下欄１２行〜３頁右上欄７行）と記載されている。
　また、第１図及び第２図には、隣り合う液晶表示装置２、２の外部接続端子１０から短絡線１２が延長されて接続されるとともに、端部に位置する外部接続端子１０には隣りの液晶表示装置の空きスペースを通して短絡線１３を延設し、また、隣り合う液晶表示装置がない側の外部接続端子１０から延設された短絡線は、複数の液晶表示装置の外周を囲むように形成された共通の短絡線１１に接続されていることが見てとれる。
　
  甲第２号証（特開平５−１６５０４１号公報）には、
「【００１０】【課題を解決するための手段】本発明の液晶表示素子は、少なくとも一方の基板が複数の電極を有する２枚の基板間に液晶組成物を挟持してなる液晶表示素子において、基板上の隣接する電極間の抵抗値が、電極の両端間の抵抗値の５０倍以上でかつ１００キロオーム（ＫΩ）乃至１０メガオーム（ＭΩ）の範囲にあることを特徴とする液晶表示素子にある。
【００１１】隣接する電極間の抵抗部分は電極線にそって分布させても、特定位置で接続してもよい。
【００１２】【作用】液晶表示素子の製造工程中あるいは取扱中に発生する静電気の帯電量は数キロ乃至数十キロボルトである。発生した電荷は数メガオーム程度の抵抗体上では容易に拡散される。このため、液晶表示素子の基板上の隣接する電極間の抵抗値を、１０メガーム以下とすることにより、製造工程中あるいは取扱中に静電気が発生しても、基板上の電極は相互に電気量の平衡が行われ、静電気による液晶組成物、配向膜、能動素子等の劣化のない液晶表示素子が得られる。
・・・
【００１５】なお、本発明と同時に先に述べたショートリング法を併用することはより効果的である。」と記載されている。
　また、実施例の記載から、隣接する電極間の抵抗部分は高抵抗被膜を用いていることが認められる。
　
  甲第３号証（特開平６−３３２０１１号公報）には、
「【特許請求の範囲】
【請求項１】　予定された分割線によって仕切られた複数の区画を有するウェハと、各区画内に設けられた表示用アクティブマトリクス回路と、個々の表示用アクティブマトリクス回路を囲む様に設けられたガードリングパタンと、分割線を介して隣り合うガードリングパタンを互いに共通接続する結線用パタンとを含む半導体集合基板であって、前記結線用パタンは分割線の両側に夫々外部過大電流に対するオープン構造を備えている半導体集合基板。
・・・
【０００４】・・・個々の表示用アクティブマトリクス回路２は前述した様にガードリングパタン１０により囲まれ静電ダメージから保護されている。さらに、分割線１２を介して隣り合うガードリングパタン１０を互いに共通接続する結線用パタン１４も設けられている。ウェハ１１上の全てのガードリングパタン１０は共通に結線され同電位となる。かかる構成により、製造工程中ウェハ１１に加わる静電気を均一化して、特定区画の表示用アクティブマトリクス回路２のみに静電ダメージが集中する事を防止している。なお、結線用パタン１４はウェハ１１の分離加工により切断される。」
と記載されている。
　また、図４には、ウエハから切り出された周端面２０の一側に沿って形成された外部接続用の引き出し電極９が、ガードリングパターン１０と交差して垂直駆動回路７や水平駆動回路８と接続しているものがみてとれる。
　
３−４．対比・判断 
［本件発明１について］
　甲第１号証には、「１枚の基板に複数の液晶表示装置が形成される液晶表示装置の基板において、液晶表示装置の外部接続端子が、前記複数の液晶表示装置の外周を囲むように形成された共通の短絡線に接続される」ことが記載されている。
　そこで、本件発明１と上記甲第１号証記載のものとを対比するに、甲第１号証記載のものには、本件発明１の構成要件である下記の２点が備わっていない点で相違する。
（１）基板に形成される各液晶表示装置の入力端子部の各端子間を接続するもので０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗を設ける点（相違点１）
（２）一液晶表示装置の入力端子部の延長された各端子と該一液晶表示装置とは別の一液晶表示装置の周辺電極部とが接続されている点（相違点２）。
　
　上記相違点に付いて検討する。
（イ）甲第２号証には、「基板上の隣接する電極間の抵抗値が、１００キロオーム（ＫΩ）乃至１０メガオーム（ＭΩ）の範囲にあること」及び「ショートリング法を併用すること」が記載されているから、相違点１の構成とすることは、甲第２号証記載のものから当業者が容易に想到し得る程度のことである。
（ロ）相違点２に関連して、異議申立人は、甲第１号証における前掲の「なお、第１図に示したように、端部に位置する外部接続端子１０には例えば隣りの装置の空きスペースを通して短絡線１３を延設し、前記短絡線１１に接続させている。」との記載から、上記相違点２の構成に相当するものが開示されていると主張する。
　しかし、本件発明１〜４における「別の液晶表示装置」は、取消理由通知に対してなされた訂正請求により「別の
一
　そして、本件特許明細書【００２２】には、「図３に示すように、基板２には、液晶表示装置１Ａ〜１Ｄが形成されている。そして液晶表示装置１Ｃの入力端子部１１（１１Ｃ）の各端子１２（１２Ｃ）と、この液晶表示装置１Ｃとは別の液晶表示装置１Ａの周辺電極部１５（１５Ａ）とが接続されている。また、液晶表示装置１Ｄの入力端子部１１（１１Ｄ）の各端子１２（１２Ｄ）と、この液晶表示装置１Ｄとは別の液晶表示装置１Ｂの周辺電極部１５（１５Ｂ）とが接続されている。このように、各液晶表示装置１の入力端子部１１の各端子１２と、これとは別の液晶表示装置１の周辺電極部１５とが接続されているものである。」と記載され、図３には、液晶表示装置１Ｃの入力端子部１１（１１Ｃ）の各端子１２（１２Ｃ）が、この液晶表示装置１Ｃの上部に隣接する別の液晶表示装置１Ａの周辺電極部１５（１５Ａ）と直接接続されているものが図示されている。また、同じく【００３１】には、「基板２に形成されている各液晶表示装置１の側周部に設けられている周辺電極部１５・・・」と記載されている。
　これらの記載からみると、本件発明１の上記相違点２の「一液晶表示装置の入力端子部の延長された各端子と該一液晶表示装置とは別の一液晶表示装置の
周辺電極
　一方、甲第１号証記載のものの短絡線は、複数の液晶表示装置の外周を囲むように設けられたものであるから、本件発明１の各液晶表示装置毎にその側周部に設けられるものとは異なり、しかも、一液晶表示装置の入力端子部の延長された各端子は、これとは別の一液晶表示装置の周辺電極部に直接接続されているともいえない。よって、甲第１号証記載のものは本件発明１の相違点２の構成を備えているとはいえない。
　また、甲第３号証には、個々の表示用アクティブマトリクス回路を囲むように設けられたガイドリングパタン（本件発明１の「周辺電極部」に相当）を結線用パタン（本件発明の「導電性パターン」に相当）で接続すること、及び外部接続用の引き出し電極（本件発明の「入力端子部の延長された端子」に相当）がガードリングパターンと交差していることは記載されている。しかし、一つの表示用アクティブマトリクス回路の外部接続用の引き出し電極が、別の表示用アクティブマトリクス回路のガイドリングパタンに接続することについては何も記載がない。
　そして、甲各号証記載のものを寄せ集めたとしても、上記相違点２の構成を導き出すことはできない。
　したがって、本件発明１は甲各号証に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
　
［本件発明２，３について］
　本件発明２，３は、本件発明１の上記相違点２の構成「一液晶表示装置の入力端子部の延長された各端子と該一液晶表示装置とは別の一液晶表示装置の周辺電極部とが接続されている」を備えているから、上記本件発明１に対すると同様の理由により、甲各号証に記載された発明に基づいて当業者が容易に発明をすることができたものではない。
　
［本件発明４について］                 
　本件発明４と上記甲第１号証ないし甲第３号証記載のものとを対比するに、甲各号証には、本件発明４の構成要件である「一液晶表示装置の周辺電極部と該一液晶表示装置とは別の一液晶表示装置の周辺電極部とを接続する導電性パターンを切断するとともに各液晶表示装置の入力端子部の延長された各端子と該入力端子部を有する液晶表示装置とは別の一液晶表示装置の周辺電極部とを接続する部分またはその近傍の各端子を切断し、その後各液晶表示装置の電気的検査を行い、その後、上下基板の重ね合わせを行ってから基板を分割する」一連の方法については記載がない。
　すなわち、甲第１号証及び甲第３号証記載のものは、基板の切断と同時に短絡線が切断されるものであるし、甲第２号証には、「基板上の電極をあらかじめ短絡しておき製造工程を経、後になって切り離す」（【０００５】参照。）こと、及び「貼り合わせた基板を所定形状にスクライブ・ブレークした後、液晶を注入する」（【００１８】参照。）ことが記載されているに過ぎない。
　したがって、本件発明４は甲各号証に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
　
８．むすび
　以上のとおり、特許異議申立の理由及び証拠によっては、本件請求項１ないし４に係る発明の特許を取り消すことはできない。
　又、他に本件発明の特許を取り消すべき理由を発見しない。 
　よって、結論のとおり決定する。
【異議決定日】
平成１６年２月２４日（２００４．２．２４）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
液晶表示装置の基板およびその基板の分割方法
（５７）【特許請求の範囲】
　【請求項１】　１枚の基板に複数の液晶表示装置が形成される液晶表示装置の基板において、
　基板に形成される各液晶表示装置の入力端子部の各端子間を接続するもので０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗を設け、
　基板に形成する一液晶表示装置の入力端子部の延長された各端子と該一液晶表示装置とは別の
一
　【請求項２】　１枚の基板に複数の液晶表示装置が形成される液晶表示装置の基板において、
　基板に形成する一液晶表示装置の周辺電極部と該一液晶表示装置とは別の
一
一
　【請求項３】　請求項１記載の液晶表示装置の基板において、
　前記一液晶表示装置の周辺電極部と該一液晶表示装置とは別の
一
　【請求項４】　１枚の基板に複数の液晶表示装置が形成される液晶表示装置の基板の分割方法において、
　ラビング処理後、一液晶表示装置の周辺電極部と該一液晶表示装置とは別の
一
一
い、その後、上下基板の重ね合わせを行
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、液晶表示装置の基板およびその基板の分割方法に関するものである。
　【０００２】
　【従来の技術】
　液晶表示装置の組立工程における静電気対策としては、何らかの方法で端子同士を短絡していた。その方法としては、
　▲１▼端子同士を直接短絡する、
　▲２▼端子間をトランジスタまたは非線型抵抗素子で接続する、
　▲３▼端子間を導電性テープで接続する、
　▲４▼端子間を非晶質シリコンからなるパターンで接続し、その部分に紫外線を照射して帯電を防止する、
　▲５▼端子間を容量を介して接続する、
等であった。例えば上記▲１▼の非晶質シリコンのパターンでは、ゲート電極と信号線とを短絡していた。このように端子と端子とを直接短絡しているため、液晶表示装置が形成される基板を分割してから電気的検査を行っていた。
　【０００３】
　【発明が解決しようとする課題】
　上記のように導電性パターンで端子同士を短絡したものでは、基板を分割してからでないと電気的検査が行えなかった。また導電性テープで端子同士を短絡したものでは、導電性テープを貼る工程が増え、しかも導電性テープを剥がす際の静電気によって素子が破壊されるという課題があった。
　【０００４】
　本発明は、静電気耐性に優れた液晶表示装置の基板およびその基板の分割方法を提供することを目的とする。
　【０００５】
　【課題を解決するための手段】
　本発明は、上記目的を達成するためになされた液晶表示装置の基板およびその基板の分割方法である。
　【０００６】
　液晶表示装置の基板は、１枚の基板に複数の液晶表示装置が形成されるものであって、基板に形成される各液晶表示装置の入力端子部の各端子間を接続する抵抗を備えたもので、その抵抗は０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有し、基板に形成する一液晶表示装置の入力端子部の延長された各端子と該一液晶表示装置とは別の
一
　【０００７】
　液晶表示装置の基板は、１枚の基板に複数の液晶表示装置が形成されるものであって、液晶表示装置の周辺電極部とこの液晶表示装置とは別の
一
一
　【０００８】
　基板の分割方法は、１枚の基板に複数の液晶表示装置が形成される液晶表示装置の基板の分割方法であって、ラビング処理後、一液晶表示装置の周辺電極部とこの液晶表示装置とは別の
一
一
い、その後、上下基板の重ね合わせを行
　【０００９】
　【作用】
　上記液晶表示装置の基板では、各液晶表示装置の入力端子部の各端子間を０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗で接続したことから、各端子に発生する静電気から液晶表示装置の素子が保護される。また上記抵抗の抵抗値が０．５ＭΩ〜５ＭΩと高いため、各端子に電位差を与えてもほとんどオープン的状態になる。したがって、基板に形成した状態で液晶表示装置の電気的検査が可能になる。
　【００１０】
　また上記抵抗の抵抗値を０．５ＭΩより低く設定した場合には、一端子に電位差を与えて検査を行う際に検査をする以外の端子の影響を受けることになる。一方、抵抗値を５ＭΩより高く設定した場合には、端子間を全く接続しない状態とほぼ同等になるため、静電気に対する保護効果はない。したがって、抵抗の抵抗値は上記のように０．５ＭΩ〜５ＭΩの範囲内に設定される。
　【００１１】
　上記液晶表示装置の基板では、１枚の基板に複数の液晶表示装置が形成され、一液晶表示装置の周辺電極部とこの液晶表示装置とは別の
一
一
　【００１２】
　上記液晶表示装置の基板の分割方法では、ラビング処理後に、基板に形成された液晶表示装置の周辺電極部とこの液晶表示装置とは別の
一
　【００１３】
　さらに導電性パターンを切断するとともに、基板に形成された各液晶表示装置の入力端子部の各端子とこの入力端子部を有する液晶表示装置とは別の液晶表示装置の周辺電極部とを接続する部分またはその近傍の各端子を切断することから、ラビング処理時には各端子が同電位に保たれる。このことからも、ラビング処理時における静電気耐性が高くなる。次いで導電性パターンを切断するとともに、上記接続する部分またはその近傍の各端子を切断してから各液晶表示装置の電気的検査を行うことから、周辺電極部と他の周辺電極部とを接続した影響を受けることなく、また各端子と周辺電極部とを接続した影響を受けることなく電気的検査が行える。
　【００１４】
　【実施例】
　まず、本発明の液晶表示装置の基板に搭載される液晶表示装置の一例を、図１の要部構成図によって説明する。
　【００１５】
　図１に示すように、液晶表示装置１には、その入力端子部１１が複数（例えばｎ個）の端子１２によって構成されている。上記各端子１２間には０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗１３が接続されている。この抵抗１３は、例えば多結晶シリコンからなる。また各端子１２には上記抵抗１３を介して配線電極１４が接続されている。なお図面では上記液晶表示装置１の側周部に設けられている周辺電極部１５も示した。
　【００１６】
　上記液晶表示装置１では、入力端子部１１の各端子１２間を０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗１３で接続したことから、各端子１２に発生する静電気から薄膜トランジスタ（以下、ＴＦＴという、ＴＦＴはＴｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒの略である）等の素子（図示省略）を保護する。また上記抵抗１３の抵抗値が０．５ＭΩ〜５ＭΩと高いため、各端子１２に電位差を与えてもほとんどオープン的状態になる。したがって、液晶表示パネルとなった状態でも静電気耐性を保ったままで駆動が可能である。
　【００１７】
　また上記抵抗１３の抵抗値を０．５ＭΩより低く設定した場合には、一端子１２（例えば１２ａ）に電位差を与えて検査を行う際にその一端子１２ａ以外の端子１２（例えば１２ｂ，１２ｃ，・・・，１２ｎ）の影響を受けることになる。一方、抵抗値を５ＭΩより高く設定した場合には、端子１２間を全く接続しない状態とほぼ同等になるため、静電気に対する保護効果はない。したがって、抵抗１３の抵抗値は上記のように０．５ＭΩ〜５ＭΩの範囲内に設定される。
　【００１８】
　次に１枚の基板に複数の液晶表示装置が形成される液晶表示装置の基板を、図２の要部構成図によって説明する。図では、液晶表示装置１（１Ａ，１Ｂ，１Ｃ，１Ｄ）が形成されている液晶表示装置の基板（以下、基板という）２を示す。また上記図１に示したのと同様に構成部品には同一の符号を付す。
　【００１９】
　図２に示すように、基板２に形成されている各液晶表示装置１（１Ａ，１Ｂ，１Ｃ，１Ｄ）の各入力端子部１１の各端子１２間には、０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗１３が設けられている。図では代表して液晶表示装置１Ａで示した。したがって、液晶表示装置１Ｂ〜１Ｄに関しても液晶表示装置１Ａと同様の構成になっている。また上記各液晶表示装置１の側周部の上記基板２上には周辺電極部１５が形成されている。なお、上記図２では、一例として４個の液晶表示装置１を形成した基板２を示したが、液晶表示装置１の個数は４個に限定されることはない。
　【００２０】
　次に１枚の基板に複数の液晶表示装置が形成される液晶表示装置の基板を、図３の要部構成図によって説明する。図では、液晶表示装置１（１Ａ，１Ｂ，１Ｃ，１Ｄ）が形成されている液晶表示装置の基板（以下、基板という）２を示す。また上記図２に示したのと同様に構成部品には同一の符号を付す。
　【００２１】
　図３に示すように、基板２には、液晶表示装置１Ａ〜１Ｄが形成されている。そして液晶表示装置１Ｃの入力端子部１１（１１Ｃ）の各端子１２（１２Ｃ）と、この液晶表示装置１Ｃとは別の液晶表示装置１Ａの周辺電極部１５（１５Ａ）とが接続されている。また、液晶表示装置１Ｄの入力端子部１１（１１Ｄ）の各端子１２（１２Ｄ）と、この液晶表示装置１Ｄとは別の液晶表示装置１Ｂの周辺電極部１５（１５Ｂ）とが接続されている。このように、各液晶表示装置１の入力端子部１１の各端子１２と、これとは別の液晶表示装置１の周辺電極部１５とが接続されているものである。なお、上記図４では、４個の液晶表示装置１を形成した基板２を示したが、液晶表示装置１の個数は４個に限定されることはない。
　【００２２】
　上記図３によって説明した基板２では、１枚の基板２に複数の液晶表示装置１が形成され、一液晶表示装置１（例えば液晶表示装置１Ｃ）の各端子１２と、これとは別の液晶表示装置１（例えば液晶表示装置１Ａ）の周辺電極部１５とを接続したことから、各液晶表示装置１をパネルに切断する前まで各液晶表示装置１の各端子１２は同電位に保たれる。そのため、静電気耐性が高くなる。
　【００２３】
　さらに、上記図２および図３によって説明した構造を組み合わせて構成することも可能である。すなわち、図４に示すように、基板２に形成されている各液晶表示装置１の各入力端子部１１の各端子１２間に０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗１３を設ける。また液晶表示装置１の各端子１２とこれとは別の液晶表示装置１の周辺電極部１５とを接続する。
　【００２４】
　上記図４によって説明した基板２では、一液晶表示装置１の各端子１２間を０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗１３で接続したことから、各端子１２に発生する静電気から素子が保護される。また各端子１２に電位差を与えてもほとんどオープン的状態になる。したがって、基板２に形成した状態で液晶表示装置１の電気的検査が可能になる。また上記抵抗１３の抵抗値は、図１によって説明した液晶表示装置１の場合と同様の理由によって、０．５ＭΩ〜５ＭΩの範囲内に設定される。
　【００２５】
　次に１枚の基板に複数の液晶表示装置が形成される本発明の液晶表示装置の基板を、図５の要部構成図によって説明する。図では、液晶表示装置１（１Ａ，１Ｂ，１Ｃ，１Ｄ）が形成されている液晶表示装置の基板（以下、基板という）２を示す。また上記図２に示したのと同様に構成部品には同一の符号を付す。
　【００２６】
　図５に示すように、基板２に形成されている各液晶表示装置１（１Ａ）の周辺電極部１５（１５Ａ）とこの液晶表示装置１Ａとは別の液晶表示装置１（１Ｂ）の周辺電極部１５（１５Ｂ）とは導電性パターン１６（１６Ａ）で接続されている。
　【００２７】
　同様に、各周辺電極部１５は、その周辺に配置されている周辺電極部１５と導電性パターン１６によって接続されている。すなわち、周辺電極部１５（１５Ｃ）と周辺電極部１５（１５Ｄ）とは導電性パターン１６（１６Ｂ）で接続され、導電性パターン１６Ａと導電性パターン１６Ｂとは導電性パターン１６Ｃで接続されている。したがって、各周辺電極部１５は導電性パターン１６（１６Ａ，１６Ｂ，１６Ｃ）によって互いに接続される。同様に、各液晶表示装置１の周辺電極部１５の近傍に形成されている別の液晶表示装置の周辺電極部（図示省略）とも導電性パターン１６によって接続されている。なお、上記図５では、４個の液晶表示装置１を形成した基板２を示したが、液晶表示装置１の個数は４個に限定されることはない。
　【００２８】
　上記図５によって説明した基板２では、１枚の基板２に複数の液晶表示装置１Ａ〜１Ｄが形成され、一液晶表示装置１Ａの周辺電極部１５Ａとこの液晶表示装置１Ａとは別の液晶表示装置１Ｂ〜１Ｄの周辺電極部１５Ｂ〜１５Ｄとを接続する導電性パターン１６Ａ〜１６Ｃを設けたことから、例えば一液晶表示装置１Ａの周辺電極部１５Ａが他の液晶表示装置１Ｂ〜１Ｄの周辺電極部１５Ｂ〜１５Ｄと共用されることになる。そのため、一液晶表示装置１Ａの周辺電極部１５Ａの容量が実質的に大きくなるので静電気耐性が高くなる。特に液晶表示装置の製造プロセスにおけるラビング処理時の静電気耐性が高くなる。
　【００２９】
　またさらに、上記図２，図３および図５によって説明した構造を組み合わせて構成することも可能である。すなわち、図６に示すように、基板２に形成されている各液晶表示装置１の各入力端子部１１の各端子１２間に０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗１３を設ける。また上記各液晶表示装置１の側周部に設けられている周辺電極部１５同士を導電性パターン１６で接続する。さらに各液晶表示装置１の入力端子部１１の各端子１２と、この液晶表示装置１とは別の液晶表示装置１の周辺電極部１５とを接続する。
　【００３０】
　さらにまた、上記図３および図５によって説明した構造を組み合わせて構成することも可能である。すなわち、図７に示すように、基板２に形成されている各液晶表示装置１の側周部に設けられている周辺電極部１５同士を導電性パターン１６で接続する。さらに各液晶表示装置１の入力端子部１１の各端子１２と、この液晶表示装置１とは別の液晶表示装置１の周辺電極部１５とを接続する。
　【００３１】
　次に上記説明した端子１２および抵抗１３の形成方法を、図８のＴＦＴ基板のフローチャートおよび図９のＴＦＴ基板の製造工程図によって説明する。以下の説明では、図８および図９を合わせて参照していただきたい。なお、ここでは一例として、ＴＦＴの製造プロセスを利用して形成する場合を説明する。
　【００３２】
　まず「チャネル層形成」を行う。すなわち図９の（１）に示すように、成膜技術のうち、例えば化学的気相成長〔以下、ＣＶＤという。ＣＶＤはＣｈｅｍｉｃａｌ　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎの略である〕法によって、基板（ここでは例えば石英基板を用いる）２上にチャネル層を形成するための多結晶シリコン層３１を堆積する。その後、ドーピング技術として例えばイオン注入法によって、上記多結晶シリコン層３１に導電性を与える不純物を注入する。さらに、アニーリング工程を行って、上記多結晶シリコン層３１に注入した不純物を活性化する。
　【００３３】
　その後図９の（２）に示すように、リソグラフィー技術（以下、リソグラフィー技術はレジスト塗布、露光、現像、ベーキング等によりレジストマスクを形成する工程をいう）およびエッチング技術によって、上記多結晶シリコン層（３１）をパターニングして、チャネル領域３２を形成する。また、上記多結晶シリコン層（３１）で各端子と各配線電極とを接続することになる抵抗１３を上記パターニングによって同時に形成する。それとともに補助容量を構成する一方の電極（図示省略）も上記パターニングによって同時に形成する。上記抵抗１３は、後のイオン注入工程を経てｎ＋層とすることによって、抵抗値を０．５ＭΩ〜５ＭΩの範囲内（例えば１ＭΩ程度）に制御する。
　【００３４】
　その後、上記リソグラフィー技術によって形成したレジストマスク（図示省略）を、例えばアッシングまたは剥離液によるウェット処理によって除去する。以下の工程においては、リソグラフィー技術で形成したレジストマスクは熱処理工程（例えば拡散工程，アニーリング等）や成膜工程の前に除去されるものとする。
　【００３５】
　次に「ゲート絶縁膜形成」を行う。図９の（３）に示すように、例えば熱酸化法またはＣＶＤ法によって、ゲート絶縁膜３３（２点鎖線で示す部分）を形成する。ゲート絶縁膜３３には酸化シリコンおよび窒化シリコンのいずれか一方または両方を用いる。続けて「ゲート電極形成」を行う。例えばＣＶＤ法によって多結晶シリコン層を堆積し、リソグラフィー技術とエッチング技術とによってこの多結晶シリコン層をパターニングしてゲート電極３４を形成する。このとき、補助容量（図示省略）を構成する他方の電極（図示省略）も同時にパターニングされる。
　【００３６】
　続けてリソグラフィー技術とエッチング技術とによって、ゲート絶縁膜３３をパターニングする。そしてイオン注入法によって、画素トランジスタとなる領域に不純物を注入してソース・ドレイン領域（図示省略）を形成する。また、ｎチャネルトランジスタおよびｐチャネルトランジスタとなる領域（図示省略）にも、イオン注入法によってそれぞれに不純物を注入して、ソース・ドレイン領域（図示省略）を形成する。
　【００３７】
　その後「層間絶縁膜形成」を行う。この工程では、図９の（４）に示すように、ＣＶＤ法によって層間絶縁膜３５を堆積する。その後アニーリングによって先に注入した不純物を拡散させる。続いて「コンタクトホール形成」を行う。この工程では、リソグラフィー技術とエッチング技術とによって、層間絶縁膜３５にコンタクトホールを形成する。これはソース電極、ドレイン、信号線電極、入力端子部の各端子（以下、入力端子電極という）、配線電極等を接続するためのもので、図面ではチャネル領域３２に接続する信号線用のコンタクトホール３６、抵抗１３に接続する入力端子電極用のコンタクトホール３７および抵抗１３に接続する配線電極用のコンタクトホール３８を示した。
　【００３８】
　次に「配線電極形成」を行う。例えばスパッタリングによって配線層を堆積する。この配線層としては、例えばアルミニウム，アルミニウム系金属，高融点金属等の通常の配線に用いる材料で形成する。その後、リソグラフィー技術とエッチング技術とによって、上記配線層でソース電極（図示省略），ドレイン電極（図示省略），信号線電極３９，入力端子電極４０（前記端子１２に相当），配線電極１４等を形成する。このとき、周辺電極部（図示省略）も形成されるので、同時に各周辺電極部（図示省略）同士が短絡されるように導電性パターン（図示省略）のパターニングも行う。また、上記抵抗１３は各入力端子電極４０間を接続する状態にも形成される。
　【００３９】
　さらに「層間絶縁膜形成」を行う。この工程では、ＣＶＤ法によって、層間絶縁膜４１を堆積する。続いて「コンタクトホール形成」を行う。この工程では、リソグラフィー技術とエッチング技術とによって、層間絶縁膜４１および層間絶縁膜３５にコンタクトホール４２を形成する。これは信号線電極３９と画素電極４３とを画素トランジスタのチャネル領域３２を介して接続するためのものである。
　【００４０】
　最後に「画素電極形成」を行う。この工程では、例えばスパッタリングによって、画素電極形成を行う。すなわち、インジウムスズ酸化物（以下、ＩＴＯという。ＩＴＯはＩｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅの略である）を堆積した後、リソグラフィー技術とエッチング技術とによって、画素電極４３を形成する。次いでアニーリングを行ってＴＦＴ４４を形成した基板（ＴＦＴ基板）２が完成する。その後、液晶セル製造工程に進む。
　【００４１】
　次に液晶セルの製造方法を図１０のフローチャートによって説明する。なお、主要構成部品には上記各図で用いた符号を付して説明する。
　【００４２】
　初めに「基板洗浄」を行い、続いて「配向膜塗布」を行う。この工程では、所望のパターンに配向膜を塗布する。続いて「ラビング処理」を行い、基板２の配向処理を行う。特にこのラビング時に発生する静電気は大きく、本発明の構造によって静電破壊を防止する。
　【００４３】
　その後「ウエハ検査」を行う。このウエハ検査では、まず、後述の図１１で説明するように、接続部分の切断を行う。そして上記図８，図９によって形成した基板２内の各チップ（例えばＴＦＴ等）の電気的特性を検査する。
　次に洗浄によって基板２上の塵埃を取り除き、シール材の塗布、スペーサの配置等を行ってから「重ね合わせ」を行う。この工程では、上下の基板を上記スペーサを介して重ね合わせる。
　【００４４】
　次に「分割」を行う。この工程では、スクライビング、ブレーク等で上記基板を分割する。その後、通常の「液晶の注入・封止」および「熱処理」の各工程を行い、液晶表示装置のパネルを完成させる。
　【００４５】
　次に、液晶表示装置の基板を分割するまでの方法を図１１の分割方法の工程図によって説明する。ここでは、例えば上記図５で説明したような、各液晶表示装置１の周辺電極部１５同士が導電性パターン１６によって接続されている構成例で説明する。したがって、図５で用いた符号を各構成部品に付して説明する。
　【００４６】
　図１１の（１）に示すように、ラビング処理後、液晶表示装置１の周辺電極部１５同士を接続している導電性パターン１６を切断する。切断方法は、基板２をステージ（図示省略）上に例えば吸着させて固定し、ダイシングによって上記導電性パターン１６を切断する。次いで上記各液晶表示装置の電気的検査を行う。その後、上記液晶表示装置の基板２をテープ５１に貼り付けてフルカットを行い、基板２を分割する。このようにして液晶表示パネルを形成する。
　【００４７】
　または図１１の（２）に示すように、ラビング処理後、上記導電性パターン１６を切断する前に、基板２をテープ５２に貼り付ける。その後導電性パターン１６をダイシングによって切断する。次いで上記テープ５２から基板２を外した後、上記（１）で説明したのと同様に電気的検査以降の工程を行う。
　【００４８】
　または図１１の（３）に示すように、上記（２）で示したように導電性パターン１６を切断した後、テープ５２を付けた状態で電気的検査を行い、続いてテープ５２を付けた状態でフルカットを行って基板２を分割する。このようにして液晶表示パネルを形成する。
　【００４９】
　上記説明では導電性パターン１６をダイシングによって切断したが、例えばスクライビングによって切断することも可能である。
　【００５０】
　上記基板の分割方法では、ラビング処理後に、基板２に形成された液晶表示装置１の周辺電極部１５同士を接続している導電性パターン１６を切断することから、ラビング処理時には周辺電極部１５同士が接続されている。このため、各周辺電極部１５の容量は大きくなるので、ラビング処理時における静電気耐性が高くなる。次いで導電性パターン１６を切断した後各液晶表示装置１の電気的検査を行うことから、周辺電極部１５同士を接続した影響を受けることなく電気的検査が行える。
　【００５１】
　また上記図３で説明したような、液晶表示装置の入力端子部の各端子１２と別の液晶表示装置の周辺電極部１５とが接続されている構成例で基板２の分割方法を説明する。なお、以下の説明では図３で用いた符号を各構成部品に付した。
　【００５２】
　この構成では、上記図１１に示した周辺電極部１５の一方を端子に置き換えればよい。まずラビング処理後、端子１２と周辺電極部１５とが接続されている部分またはその近傍の端子１２をダイシングまたはスクライビングによって切断する。その後各液晶表示装置の電気的検査を行い、液晶表示装置の基板のフルカットを行って、各液晶表示パネルに分割する。
　【００５３】
　またこの基板の分割方法では、ラビング処理後に、端子１２と周辺電極部１５とが接続されている部分またはその近傍の端子１２を切断することから、ラビング処理時には端子１２が周辺電極部１５によって同電位に保たれる。そのため、ラビング処理時における静電気耐性が高くなる。次いで上記接続する部分またはその近傍の端子１２を切断してから各液晶表示装置の電気的検査を行うことから、端子１２と周辺電極部１５とを接続した影響を受けることなく電気的検査が行える。
　【００５４】
　次に上記図７で説明したような、各液晶表示装置の周辺電極部１５同士が導電性パターン１６で接続されているとともに各液晶表示装置の入力端子部の各端子１２と別の液晶表示装置の周辺電極部１５とが接続されている構成例で説明する。なお、以下の説明では図７で用いた符号を各構成部品に付した。
　【００５５】
　この構成例では、上記説明したのと同様にして、ラビング処理後、周辺電極部１５同士を接続した導電性パターン１６を切断するとともに各端子１２と周辺電極部１５とが接続されている部分またはその近傍の各端子１２を切断する。その後各液晶表示装置の電気的検査を行い、液晶表示装置の基板のフルカットを行って、各液晶表示パネルに分割する。
　【００５６】
　この分割方法では、上記同様に、ラビング処理時には周辺電極部１５同士が接続されているため、周辺電極部１５の容量が大きくなる。またラビング処理時には各端子１２が周辺電極部１５によって同電位に保たれる。そのため、ラビング処理時における静電気耐性が高くなる。次いで導電性パターン１６を切断するとともに上記接続されている部分またはその近傍の各端子１２を切断してから後各液晶表示装置の電気的検査を行うことから、周辺電極部１５同士を接続した影響を受けることなく、また各端子１２と周辺電極部１５とを接続した影響を受けることなく電気的検査が行える。
　【００５７】
　【発明の効果】
　以上、説明したように、各液晶表示装置の入力端子部の各端子間を０．５ＭΩ〜５ＭΩの範囲内の抵抗値を有する抵抗で接続した本発明の液晶表示装置の基板によれば、各端子に発生する静電気から素子を保護できる。また各端子に電位差を与えてもほとんどオープン的状態になるので、基板に形成した状態で液晶表示装置の電気的検査が可能になる。
　【００５８】
　液晶表示装置の周辺電極部同士を接続する導電性パターンを設けた本発明の液晶表示装置の基板によれば、周辺電極部の容量が実質的に大きくなる。このため、静電気耐性を高めることができる。
　【００５９】
　液晶表示装置の入力端子部の各端子と別の液晶表示装置の周辺電極部とを接続した本発明の液晶表示装置の基板によれば、各液晶表示装置の電極接続部を切断する前まで各液晶表示装置の各端子は同電位に保つことができる。そのため、各液晶表示装置の静電気耐性を高めることができる。
　【００６０】
　本発明の基板の分割方法によれば、ラビング処理後に、周辺電極部同士を接続している導電性パターンを切断することから、ラビング処理時には周辺電極部が他の周辺電極部に接続されているため、周辺電極部の容量が大きくなるので、ラビング処理時における静電気耐性を高めることができる。さらに導電性パターンを切断するとともに、各端子と周辺電極部とを接続する部分またはその近傍の各端子を切断することから、ラビング処理時には各端子を同電位に保つことができる。このことからも、ラビング処理時における静電気耐性を高めることができる。次いで導電性パターンを切断するとともに、上記接続する部分またはその近傍の各端子を切断してから各液晶表示装置の電気的検査を行うことから、周辺電極部と他の周辺電極部とを接続した影響を受けることなく、また各端子と周辺電極部とを接続した影響を受けることなく電気的検査が行える。
【図面の簡単な説明】
　【図１】
　液晶表示装置の一例の要部構成図である。
　【図２】
　液晶表示装置の基板に係わる一例の要部構成図である。
　【図３】
　本発明の液晶表示装置の基板に係わる実施例の要部構成図である。
　【図４】
　本発明の液晶表示装置の基板に係わる実施例の要部構成図である。
　【図５】
　本発明の液晶表示装置の基板に係わる実施例の要部構成図である。
　【図６】
　本発明の液晶表示装置の基板に係わる実施例の要部構成図である。
　【図７】
　本発明の液晶表示装置の基板に係わる実施例の要部構成図である。
　【図８】
　ＴＦＴ基板の形成方法のフローチャートである。
　【図９】
　ＴＦＴ基板の製造工程図である。
　【図１０】
　液晶セルの製造方法のフローチャートである。
　【図１１】
　本発明の基板の分割方法の工程図である。
　【符号の説明】
　１…液晶表示装置、２…基板、１１…入力端子部、１２…端子、１３…抵抗、１５…周辺電極部、１６…導電性パターン