(57)【要約】  ディスプレイパネル上の必要な記憶容量を低減させるための、ディスプレイパネルへの必要なバンド幅を低減させるための、ディスプレイパネルの光オン時間を増加させるための、デバイスおよび方法が記載される。
2014510294.tif 000002
【特許請求の範囲】
【請求項１】
対象画像をベース画像およびシャープナー画像に圧縮する圧縮エンジンを備える、デバイス。
【請求項２】
前記ベース画像は前記対象画像より解像度の低い画像であり、前記対象画像および前記ベース画像は多原色成分を含むカラー画像であり、前記シャープナー画像は前記対象画像と解像度は等しいが前記対象画像よりピクセル当たりの合計ビット数が少ない画像である、請求項１に記載のデバイス。
【請求項３】
前記デバイスが空間光変調器を備える、請求項１に記載のデバイス。
【請求項４】
前記デバイスがコンピュータである、請求項１に記載のデバイス。
【請求項５】
前記圧縮エンジンが相互訂正アーキテクチャにおいて配置される、請求項１に記載のデバイス。
【請求項６】
対象画像のベース画像およびシャープナー画像を格納した記憶媒体を備えるデバイス。
【請求項７】
前記デバイスがコンピュータである、請求項６に記載のデバイス。
【請求項８】
ベース画像およびシャープナー画像に基づき再構成された画像を生成する再構成器を備える、デバイス。
【請求項９】
前記再構成器が空間光変調器を備える、請求項８に記載のデバイス。
【請求項１０】
前記再構成器が、再構成された画像のピクセル制御信号フォームを生成するハードウェアおよび／またはソフトウェアを備える、請求項８に記載のデバイス。
【請求項１１】
前記再構成器が、複数のピクセルに対する複数の制御信号を同時またはほぼ同時に計算する複数の処理素子を備える、請求項８に記載のデバイス。
【請求項１２】
前記デバイスが、ピクセルのピクセルアレイを備える空間光変調器を備え、該ピクセルアレイの各々のピクセルが、前記ベース画像および／または前記シャープナー画像に基づき再構成器の素子により駆動される、請求項８に記載のデバイス。
【請求項１３】
前記デバイスがコンピュータである、請求項８に記載のデバイス。
【請求項１４】
以下の工程：
（ａ）対象画像をベース画像およびシャープナー画像に変換する工程、および
（ｂ）該ベース画像および該シャープナー画像を記憶媒体に格納する工程、
を含む、方法。
【請求項１５】
以下の工程：
（ａ）ベース画像およびシャープナー画像に基づいて再構成された画像を生成する工程、および
（ｂ）該再構成された画像を視覚表示デバイス上に表示し、該再構成された画像を記憶媒体に保存し、および／または該再構成された画像をコンピュータに転送する工程、
を含む、方法。
【請求項１６】
工程（ｂ）が、前記再構成された画像を視覚表示デバイスに表示する工程を含む、請求項１５に記載の方法。
【請求項１７】
工程（ｂ）が、前記再構成された画像を記憶媒体に保存する工程を含む、請求項１５に記載の方法。
【請求項１８】
工程（ｂ）が、前記再構成された画像をコンピュータに転送する工程を含む、請求項１５に記載の方法。
【請求項１９】
空間光変調器を備えるデバイスであって、該空間光変調器が、
ピクセルアレイと、
複数の処理素子とを備え、
該ピクセルアレイの各ピクセルの各それぞれの多原色のピクセル駆動が、１つ以上の多原色ベース値および１つ以上のシャープナー値に基づき該複数の処理素子の１つ以上の処理素子により決定される、
デバイス。
【請求項２０】
各ピクセルには複数の多原色が存在し、各ピクセルについての該多原色の２つ以上のピクセル駆動が、共通のシャープナー値に基づいて前記１つ以上の処理素子により決定される、請求項１９に記載のデバイス。
【請求項２１】
前記デバイスがまた、前記ピクセルアレイをピクセルのグループに分割する分割器を備え、該ピクセルアレイのピクセルの各グループの各ピクセルについてのそれぞれの多原色のそれぞれのピクセル駆動が、共通の多原色ベース値に基づいて決定される、請求項１９に記載のデバイス。
【請求項２２】
前記分割器が、表示デバイス上に表示されたフレームおよび／またはフィールド間で前記ピクセルアレイの分割を変更する境界シフタを備える、請求項２１に記載のデバイス。
【請求項２３】
デバイスであって、
ピクセルのグループの色ピクセルデータの記憶、および
該ピクセルのグループの該色ピクセルデータの色重み付け平均を決定する色重み付け平均化器、
を備え、
該ピクセルのグループの各ピクセルが１つ以上の多原色成分を含む、
デバイス。
【請求項２４】
空間光変調器を備えるデバイスであって、該空間光変調器が、
複数のピクセルの各それぞれのピクセルについてのそれぞれの駆動を計算する複数の並列処理素子を備え、
該並列処理素子が、各ピクセルについての該それぞれの駆動を圧縮画像データに基づき計算し、該並列処理素子が無乗算器処理素子である、
デバイス。
【請求項２５】
前記無乗算器処理素子がまた無加算器処理素子である、請求項２４に記載のデバイス。
【請求項２６】
対象画像を圧縮する画像圧縮器を備えるデバイスであって、
該画像圧縮器が、
該対象画像に基づき低解像度画像を計算する低域フィルタおよび／またはデシメータ、該対象画像と該低解像度画像との間の差分に基づき差分画像を計算する算術モジュール、ならびに該差分画像に基づきビット削減画像を計算するビット深さ低減器を備える、
デバイス。
【請求項２７】
前記低域フィルタが色重み付け平均化器を備える、請求項２６に記載のデバイス。
【請求項２８】
前記ビット深さ低減器が、より少ない色チャネルの画像を計算する色チャネル低減器を備える、請求項２６に記載のデバイス。
【請求項２９】
前記ビット深さ低減器が量子化器を備える、請求項２６に記載のデバイス。
【請求項３０】
前記画像圧縮器が、ピクセルデータをブロックに組織化するデータバッファを備える、請求項２６に記載のデバイス。
【請求項３１】
空間光変調器を備えるデバイスであって、該空間光変調器が、
単一多原色記憶、
非単一多原色記憶、ならびに
該単一多原色記憶および該非単一多原色記憶の両方のデータに基づき画像を表示する再構成器を備える、
デバイス。
【請求項３２】
前記再構成器が複数の並列処理素子を備える、請求項３１に記載のデバイス。
【請求項３３】
空間光変調器（ＳＬＭ）を備えるデバイスであって、該空間光変調器が、
ピクセルアレイ、
該ピクセルアレイをピクセルのグループに分割するＳＬＭ分割器、ならびに
表示デバイス上に表示されたフレームおよび／またはフィールド間で該グループの該分割を変更する境界シフタを備える、
デバイス。
【請求項３４】
空間光変調器を備えるデバイスであって、該空間光変調器が、
複数の比較器、
列を含むミラーＲＡＭ（ＭＲＲＡＭ）アレイ、
該比較器を該ＭＲＲＡＭアレイに接続する複数のスイッチ素子を備え、
該複数のスイッチ素子が、該ＭＲＲＡＭアレイの列にどの比較器が接続するかを選択し、
該スイッチ素子がブロック境界シフト素子である、
デバイス。
【請求項３５】
デバイスであって、
ダミーサイクル駆動部、ならびに
空間光変調器（ＳＬＭ）のワード線ドライバを有するミラーＲＡＭ（ＭＲＲＡＭ）アレイを備え、
該ダミーサイクル駆動部が活性化されたとき、該ダミーサイクル駆動部が該ＳＬＭを加熱するよう該ＭＲＲＡＭアレイを制御する一連のダミーサイクルを駆動する、デバイス。
【請求項３６】
前記ダミーサイクル駆動部が、前記ＭＲＲＡＭアレイのワード線ドライバを無効化するワード線ディスエーブルラインを備える、請求項３５に記載のデバイス。
【請求項３７】
ビット平面記憶ユニットを備えるデバイスであって、該ビット平面記憶ユニットが、
画像のビット平面データを格納する複数の循環バッファを備え、
該ビット平面画像データの該それぞれのビット平面の少なくともいくつかが、該ビット平面記憶ユニットのそれぞれの循環バッファに格納されている、
デバイス。
【請求項３８】
前記画像のビット平面データがベース画像および／またはシャープナー画像を表現する、請求項３７に記載のデバイス。
【請求項３９】
ベース画像およびシャープナー画像から再構成された画像を生成する再構成器を備えるデバイスであって、該ベース画像の少なくとも１つのビット位置が色ロックインジケータである、デバイス。
【請求項４０】
望ましくない画像の乱れを引き起こす色の組み合わせおよび／または画像コンテンツの検出に従って、対象画像のフィルタ処理もしくは修正および／またはベースプラスシャープナー変換処理を制御する画像の乱れ検出モジュールを備えるデバイスであって、ベースプラスシャープナー圧縮を提供する、デバイス。
【請求項４１】
包含された加算を用いて画像を生成する無加算器処理素子を備えるデバイス。
【請求項４２】
マスキングマルチオペレーショナル分割比較器、算術分割比較器、マスキング算術比較器およびマスキングローダからなるグループの１つ以上の要素を備える空間光変調器を備えるデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１０年１２月２１日付で出願されたグタックらによる「記憶容量低減器を有する空間光変調器」という名称の米国仮特許出願第６１／４２５，４２８号の優先権を参照する。これを参照することにより、そのすべての内容が本出願に援用される。
【０００２】
本発明は、ディジタルバックプレーンならびにディジタルバックプレーン、光変調素子および空間光変調器を制御する種々の方法、システムおよびデバイスに関する。
【背景技術】
【０００３】
ディスプレイの解像度を増加させるために、典型的には、より大きなメモリおよびより費用のかかる処理ならびにより多くのデータがコントローラからディスプレイの空間光変調器に転送されることが必要とされる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
これは、コストおよび／または消費電力の増大をもたらす可能性があり、そのディスプレイはある応用には有用でなくなる。コストおよび消費電力を低く保つために、より低い解像度のディスプレイを用いることも、そのような低い解像度では視聴者が見ることを望む情報を支持することができないので、望ましくない。
【課題を解決するための手段】
【０００５】
本発明の第１の広い局面によれば、対象画像をベース画像およびシャープナー画像に圧縮する圧縮エンジンを備えるデバイスが提供される。
【０００６】
本発明の第２の広い局面によれば、対象画像のベース画像およびシャープナー画像を格納した記憶媒体を備えるデバイスが提供される。
【０００７】
本発明の第３の広い局面によれば、ベース画像およびシャープナー画像に基づき再構成された画像を生成する再構成器を備えるデバイスが提供される。
【０００８】
本発明の第４の広い局面によれば、以下の工程：（ａ）対象画像をベース画像およびシャープナー画像に変換する工程、および（ｂ）該ベース画像および該シャープナー画像を記憶媒体に格納する工程を含む方法が提供される。
【０００９】
本発明の第５の広い局面によれば、以下の工程：（ａ）ベース画像およびシャープナー画像に基づき再構成された画像を生成する工程、および（ｂ）該再構成された画像を視覚表示デバイス上に表示し、該再構成された画像を記憶媒体に格納し、および／または該再構成された画像をコンピュータに転送する工程を含む方法が提供される。
【００１０】
本発明の第６の広い局面によれば、ピクセルアレイと、複数の処理素子とを備え、該ピクセルアレイの各ピクセルについての各それぞれの多原色のピクセル駆動が、１つ以上の多原色ベース値および１つ以上のシャープナー値に基づき該複数の処理素子の１つ以上の処理素子により決定される、空間光変調器が提供される。
【００１１】
本発明の第７の広い局面によれば、ピクセルのグループの色ピクセルデータの記憶、および、該ピクセルのグループについての該色ピクセルデータの色重み付け平均を決定する色重み付け平均化器を備えるデバイスであって、該ピクセルのグループの各ピクセルが１つ以上の多原色成分を含む、デバイスが提供される。
【００１２】
本発明の第８の広い局面によれば、空間光変調器を備えるデバイスであって、該空間光変調器が、複数のピクセルの各それぞれのピクセルのそれぞれの駆動を計算する複数の並列処理素子を備え、該並列処理素子が各ピクセルのそれぞれの駆動を圧縮画像データに基づき計算し、該並列処理素子が無乗算器処理素子である、デバイスが提供される。
【００１３】
本発明の第９の広い局面によれば、対象画像を圧縮する画像圧縮器を備えるデバイスであって、該画像圧縮器が、該対象画像に基づき低解像度画像を計算する低域フィルタおよび／またはデシメータ、該対象画像と該低解像度画像との間の差分に基づき差分画像を計算する算術モジュール、ならびに、該差分画像に基づきビット削減画像を計算するビット深さ低減器を備える、デバイスが提供される。
【００１４】
本発明の第１０の広い局面によれば、単一多原色記憶、非単一多原色記憶、ならびに、該単一多原色記憶および該非単一多原色記憶の両方のデータに基づき画像を表示する再構成器を備える、空間光変調器が提供される。
【００１５】
本発明の第１１の広い局面によれば、空間光変調器（ＳＬＭ）を備えるデバイスであって、該空間光変調器が、ピクセルアレイ、ピクセルアレイをピクセルのグループに分割するＳＬＭ分割器、ならびに、表示デバイス上に表示されたフレームおよび／またはフィールド間で該グループの該分割を変更する境界シフタを備える、デバイスが提供される。
【００１６】
本発明の第１２の広い局面によれば、空間光変調器を備えるデバイスであって、該空間光変調器が、複数の比較器、列を含むミラーＲＡＭ（ＭＲＲＡＭ）アレイ、該比較器を該ＭＲＲＡＭアレイに接続する複数のスイッチ素子を備え、該複数のスイッチ素子が、該ＭＲＲＡＭアレイの列にどの比較器が接続するかを選択し、該スイッチ素子がブロック境界シフト素子である、デバイスが提供される。
【００１７】
本発明の第１３の広い局面によれば、デバイスであって、ダミーサイクル駆動部、ならびに、空間光変調器（ＳＬＭ）のワード線ドライバを有するミラーＲＡＭ（ＭＲＲＡＭ）アレイを備え、該ダミーサイクル駆動部が活性化されたとき、該ダミーサイクル駆動部が該ＳＬＭを加熱するよう該ＭＲＲＡＭアレイを制御する一連のダミーサイクルを駆動する、デバイスが提供される。
【００１８】
本発明の第１４の広い局面によれば、ビット平面記憶ユニットを備えるデバイスであって、該ビット平面記憶ユニットが、画像のビット平面データを格納する複数の循環バッファを備え、該ビット平面画像データのそれぞれのビット平面の少なくともいくつかが、該ビット平面記憶部それぞれの循環バッファに格納されている、デバイスが提供される。
【００１９】
本発明の第１５の広い局面によれば、再構成された画像をベース画像およびシャープナー画像から生成する再構成器を備えるデバイスであって、該ベース画像の少なくとも１つのビット位置が色ロックインジケータである、デバイスが提供される。
【００２０】
本発明の第１６の広い局面によれば、望ましくない画像の乱れを引き起こす色の組み合わせおよび／または画像コンテンツの検出に従って、対象画像のフィルタ処理もしくは修正および／またはベースプラスシャープナー変換処理を制御する画像の乱れ検出モジュールを備えるデバイスであって、ベースプラスシャープナー圧縮を提供する、デバイスが提供される。
【００２１】
本発明の第１７の広い局面によれば、包含された加算を用いて画像を生成する無加算器処理素子を備えるデバイスが提供される。
【００２２】
本発明の第１８の広い局面によれば、マスキングマルチオペレーショナル分割比較器、算術分割比較器、マスキング算術比較器およびマスキングローダからなるグループの１つ以上の要素を供える空間光変調器を備えるデバイスが提供される。
【図面の簡単な説明】
【００２３】
【図１】いくつかのベースプラスシャープナー再構成処理を図示するフローチャートを示す。
【図２】ＭＲＲＡＭの一部の回路図を示す。
【図３】本発明の一実施形態による空間光変調器（ＳＬＭ）およびＳＬＭ用コントローラを含むディスプレイサブシステムの実装を示すブロック図である。
【図４】本発明の一実施形態によるコマンドレジスタに保持されるピクセル制御コードワードを示す図である。
【図５】本発明の一実施形態によるメモリベースのディスプレイコントローラの動作を示す図である。
【図６】本発明の一実施形態による機能ベースのディスプレイコントローラの動作を示す図である。
【図７】本発明の一実施形態によるマスキングマルチオペレーショナル分割比較器の図を示す。
【図８】本発明の一実施形態によるマスキングローダおよびマスキング制御値再書き込み器を有するＥＲＡＭの図を示す。
【図９】本発明の一実施形態によるＥＲＡＭを有する再構成素子の図を示す。
【図１０】本発明の一実施形態によるベースプラスシャープナー（ＢＰＳ）ベースのディスプレイに使用されるＲＥＥのより詳細を示す。
【図１１】本発明の一実施形態によるＳＬＭのより詳細を示す。
【図１２】本発明の一実施形態によるＳＬＭを備える投影デバイスを示す。
【図１３】本発明の一実施形態によるダミーサイクル駆動部の図を示す。
【図１４】本発明の一実施形態による対象画像を圧縮する圧縮エンジンを備える「ＢＰＳコンバータ」を示す。
【図１５】本発明の一実施形態によるＢＰＳコンバータのより詳細な図を示す。
【図１６】本発明の一実施形態による相互訂正アーキテクチャを使用したＢＰＳコンバータを示す。
【図１７】本発明の一実施形態による２つのシステム構成を示す。一方は２４ｂ．ｐ．ｐ．画像の直接の記憶を想定し、他方は、２ｘ２ブロック、８ビットのベース値および４ビットのシャープナー値を使用したＢＰＳ表現を想定している。
【図１８】本発明の一実施形態による複数の循環バッファとして構成された例示のメモリを示す。
【図１９】本発明の一実施形態によるブロック境界シフトの例示的な使用を示す。
【図２０】本発明の一実施形態による分割器および境界シフトコントローラを有する空間光変調器の図を示す。
【図２１】本発明の一実施形態によるＢＰＳコンバータを使用した画像の乱れを低減するシステムを示す。
【図２２】本発明の一実施形態によるＢＰＳコンバータを使用した画像の乱れを低減するシステムを示す。
【図２３】本発明の一実施形態による境界シフトコントローラの動作のより詳細を示す。
【図２４】本発明の一実施形態による画像分割器を有するＢＰＳコンバータのより詳細を示す。
【図２５】本発明の一実施形態による色重み付け平均化器の図を示す。
【図２６】本発明の一実施形態による「シャープナー計算」部のより詳細を示す。
【図２７】本発明の一実施形態による「ベース修正」部のより詳細を示す。
【図２８】本発明の一実施形態による再構成器の図を示す。
【図２９】本発明の一実施形態による、再構成されたピクセル値がＢＰＳ表現に基づいていかに決定されるかの単一の２ｘ２ブロックについての例を示す。
【図３０】本発明の一実施形態による例示的なピクセル駆動波形を示す。
【図３１】本発明の一実施形態による比較出力を計算する算術部の図を示す。
【図３２】本発明の一実施形態による含意加算を実行する例示的なピクセル駆動波形を示す。
【図３３】本発明の一実施形態による回り込み効果を明示する例示的なピクセル駆動波形を示す。
【図３４】本発明の一実施形態による単一の色フィールドの単純化された例に対する例示的なピクセル駆動波形を示す。
【図３５】本発明の一実施形態による、４ビットのベースおよび２ビットのシャープナーのシステムにおける全ての可能な組合せについて、例示的なマッチインストラクションのリストの結果生じるパルス波形を示す。
【図３６】本発明の一実施形態による色ロックインジケータの例を示す。
【発明を実施するための形態】
【００２４】
ここに組み込まれ本明細書の一部を構成する添付図面は、本発明の例示的な実施形態を説明し、上述の概要並びに後述の詳細な説明と共に、本発明の特徴を説明する役目を果たす。
【００２５】
図面において、種々の特長、例えばデータブロックの大きさや縮尺を互いに関連して推測されることは意図していない。また、ある場合においては、種々のシステム、処理、回路、装置等々が、図面において特定の特長がより明確に示されるように図面において単純化されて示されていることに留意されたい。
【００２６】
本発明の説明を行う前に、いくつかの用語の定義を行うことは有用である。当然のことながら、以下の定義は本出願を通して使用される。
【００２７】
（定義）
用語の定義が一般に使用されている用語の意味から逸脱する場合は、出願人は特に断らない限り、以下に提供される定義を使用することを意図する。
【００２８】
本発明の目的のために、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、ここに明示されているように文脈が他のように示している場合を除き、複数形への参照を含んでいることに留意されたい。
【００２９】
本発明の目的のために、方向を示す用語、例えば「上面」、「底面」、「上の」、「下の」、「上に」、「下に」、「左」、「右」、「水平」、「垂直」、「上へ」、「下へ」等は、本発明の種々の実施形態を説明するために単に便宜上使用される。本発明の実施形態は種々の方向に向けられ得る。例えば、図面に示された図、装置等は、上下反転、あらゆる方向への９０°の回転、反転等々がなされてもよい。
【００３０】
本発明の目的のために、値もしくは特性は、もしその値が、その値、特性、その他の要素を用いて算術計算あるいは論理的決定を実行することにより導かれた場合、特定の値、特性、条件の満足、あるいは他の要素に「基づく」。
【００３１】
本発明の目的のために、用語「無加算器処理素子」は、加算器を含まない算術部を意味する。
【００３２】
本発明の目的のために、用語「アレイ」は、各素子が１ビット以上のデータを有する一次元もしくは二次元の素子のセットを意味する。アレイ素子あるいは素子内のビットでさえもが、互いに物理的に隣接して格納され得るがそれに限られない。二次元アレイは、二次元画像等におけるある物理的な関係をほのめかし得るが、素子／ビットが二次元アレイに格納されることを意味するわけではなく、二次元アレイに格納されたとしても同じ大きさを有することを意味するわけでもない。
【００３３】
本発明の目的のために、用語「画像の乱れ検出モジュール」は、存在するある視覚的に望ましくない特徴または属性の存在の検出のために、画像もしくは画像の一部分を分析するハードウェアおよび／またはソフトウェアを意味する。
【００３４】
本発明の目的のために、用語「使用可能メモリ」は、デバイスにより実行される幾つかの他の処理で現在必要とされていないデバイス上のメモリを意味する。
【００３５】
本発明の目的のために、用語「バックプレーン」は、ＳＬＭのためのロジックおよび制御機能を形成するのに用いられる基板を意味する。バックプレーンはシリコン、ＧａＡｓ等のような半導体材料で形成されて良く、ガラスの様な絶縁体基板上に堆積あるいは成長したトランジスタを含む。
【００３６】
本発明の目的のために、用語「ベース画像」あるいは「色ベース画像」は、対象画像を圧縮して生成された画像、および／または再構成された画像を生成するために用いられた画像であって、該「ベース画像」は、対象画像および／または再構成された画像と同じ多原色成分を有するが、対象画像および／または再構成された画像より低い解像度を有する。典型的には、ベース画像は、シャープナー画像と組み合わされ、ベース画像とシャープナー画像を基にして再構成された画像が所与の対象画像に近くなるように決定される。
【００３７】
本発明の目的のために、用語「ベース値」あるいは「色ベース値」または「ベース」は、ベース画像からの１つの値である。各ベース値は、再構成された画像の１つ以上のピクセルのただ１つの単一の多原色を決定するのに用いられる。例えば、少なくとも１つの本発明の実施形態において、再構成された画像における２ｘ２ブロックの各々のピクセルの各々の多原色についてベース値がある。
【００３８】
本発明の目的のために、用語「ベースプラスシャープナー表現」あるいは「ＢＰＳ表現」は、値のいくつかは色ベース値であり、値のいくつかはシャープナー値である、画像を表現するのに用いられるデータを意味する。
【００３９】
本発明の目的のために、用語「ビット深さ低減器」は、その入力として対応する解像度およびピクセル当たりのビット数を有する画像を取得し、入力画像と同じ解像度を有するがピクセル当たりの合計ビット数が入力画像より少ない画像を出力として生成するデバイスを意味する。
【００４０】
本発明の目的のために、用語「ビット線」は、あるライン（垂直あるいは水平）に伴うデータであるが、該ライン上の各ピクセルに対しただ１ビットのデータ（１あるいは０）しか含まないデータを意味する。複数のビット線のデータの組み合わせが、各ピクセルの出力の制御に用いられ得る。
【００４１】
本発明の目的のために、用語「ビット平面バッファ」は、ビット平面の全てあるいは一部を物理メモリ位置に格納することを意味する。ビット平面バッファは、視覚ディスプレイで見られるのと同じアレイの順序でビット平面を格納し得るがそれには限らない。幾つかの本発明の実施形態においては、ＥＲＡＭが１つ以上のビット平面バッファを格納する。幾つかの実施形態においては、一連のビット平面バッファが、サイズの異なった一連の循環バッファとして格納され得る。
【００４２】
本発明の目的のために、用語「ビット平面フォーマット」あるいは「平面フォーマット」は、１つの色の連続する各ピクセルからの１ビットが一緒に格納もしくは送られるように、ピクセルデータを格納することを意味する。例えば、平面フォーマットでは、ピクセルの３２ビットの１ワードが３２の連続するピクセルの１ビット位置を含み、一方、パックピクセルフォーマットでは、２４ビットは、赤、緑および青の色当たり８ビットの全てのビットを有する。よって、平面フォーマットでは、例えば、赤のビット３の隣接するピクセルからのビットが、簡単に取り出せるように一緒に格納され得る。
【００４３】
本発明の目的のために、用語「ビット平面」は、値のアレイより１ビット位置を取り出して、元のアレイと同じ次元（dimension）を有するがアレイの素子当たり１ビットのみを有する、ビットアレイを形成することを意味する。「ビット平面」は、「ビット平面に組織化」されたデータの場合のように、物理的に分離されてもよく、あるいは、それは、値のアレイ内でビット位置の概念に言及するのに用いられてもよい。「ビット平面」は、値のアレイに対応するビットのアレイであってよく、そしてビット値は、元の値のある計算に基づいてもよい。「ビット平面」のグラフィックスにおける一般の用法では、複数ビットのピクセル値のアレイからの１ビット位置を含む任意のアレイを意味するが、アレイは、ただピクセル値のものである必要はない。例えば、一連の「ビット平面」として格納され得る複数ビット量である色ベース値あるいはシャープナー値のアレイがあってもよい。
【００４４】
本発明の目的のために、用語「境界シフタ」は、分割器の一部でありかつフィールド間および／またはフレーム間を形成するグループの境界をシフトさせるように分割器を制御する制御部を意味する。
【００４５】
本発明の目的のために、用語「境界シフト素子」は、境界シフタの一部であるスイッチ素子を意味する。
【００４６】
本発明の目的のために、用語「色チャネル低減器」は、対応する解像度および色チャネル数を有する画像を入力とし、入力画像と同じ解像度だが入力画像より少ない色チャネルを有する画像を出力として生成するデバイスを意味する。
【００４７】
本発明の目的のために、用語「色フィールド」は、１つの色が表示される期間を意味する。例えば、フィールド順次式カラーでは、赤フィールドは、赤色が表示される期間を意味する。一般的にフレーム当たり複数の（異なった色の）フィールドがあり、フレームは、画像のシーケンスにおける１つの画像を表す全ての色フィールドからなる。また、１つのフレームに、同じ色の１より多くのフィールドがあってもよい。当該技術分野で良く知られている通り、原色である赤、緑および青に伴う色フィールドを有することが一般的であるが、減法混色の原色であるシアン、マゼンタおよび黄、あるいは「白」のフィールドもまた存在し得る。文脈から明らかな場合、「色フィールド」は、期間そのものを意味するのみならず、その期間に表示される情報あるいは画像成分も意味し得る。
【００４８】
本発明の目的のために、用語「色ロックインジケータ」は、色が「ロック」されているかどうか決定するのに用いられるベース値またはベース画像のビット位置またはビット位置のセットを意味する。色は、ベース値により制御されるピクセルを再構成するのに該ベース値のみが用いられ、シャープナー値が用いられない場合、「ロック」されている。ロックされていない画像の部分については、ベース画像およびシャープナー画像が、最終の再構成された画像を決定するのに一般的に用いられる。
【００４９】
本発明の目的のために、用語「色空間」は、各色成分を空間の一次元とすることにより形成された多次元ベクトル空間の意味での空間を意味する。
【００５０】
本発明の目的のために、用語「色重み付け平均化器」は、各多原色成分についてのピクセルのグループの重み付け平均を計算する算術部を意味する。該グループの各ピクセルにまず、全ての多原色に用いられる単一の重み付け係数が割り当てられる。重み付け係数は、色空間における該ピクセルの位置に基づいて各ピクセルについて決定される。
【００５１】
本発明の目的のために、用語「列」は、ビット線上に組織化されたメモリアレイセグメントに関して用いられる。しばしば、メモリの「列」当たり２本のビット線が存在する。しばしば、単一の出力を形成するために複数の列をマルチプレックスする働きをする列デコーダが存在する。
【００５２】
本発明の目的のために、用語「共通の多原色ベース値」は、２つ以上のピクセルで共有される多原色ベース値を意味する。すなわち、該２つ以上のピクセルが画像を再構成するのに同じベース値を用いた。
【００５３】
本発明の目的のために、用語「共通のシャープナー値」は、ピクセルの２つ以上の色成分で共有されるシャープナー値を意味する。すなわち、ピクセルの該２つ以上の色成分は、画像を再構成する際に同じシャープナー値を使用し得る。
【００５４】
本発明の目的のために、用語「算術比較する」は、リップル桁上げまたは単純な桁上げ演算を含む比較を意味する。大なり（＞）（greater-than）、小なり（＜）（less-than）、および大なりイコール（≧）（greater-than-or-equal-to）が、「算術比較」のいくつかの例である。
【００５５】
本発明の目的のために、用語「論理的に比較する」は、２つの値を入力とし、リップル桁上げのパスなしでブール演算を用いてこれらの値のビットに基づき１つ以上の結果を生成する演算を意味する。イコール（＝）比較（equal-to comparison）は、一般に、入力値における各ビットペア間のＸＮＯＲ関数および次いで該ＸＮＯＲ出力全ての結果のＡＮＤからなり、「論理的比較」の一例である。
【００５６】
本発明の目的のために、用語「圧縮画像データ」は、該データのビット数がそれが表す画像に存在するビット数より少ない画像を表すのに用いられるデータを意味する。
【００５７】
本発明の目的のために、用語「圧縮エンジン」は、画像に対応するビットよりより少ないビットの圧縮画像を生成するハードウェアおよび／またはソフトウェアならびに／あるいはハードウェアおよびソフトウェアの組み合わせを意味する。圧縮画像を見えるようにするためには一般に復元／再構成が必要とされ、理想的には、結果として圧縮画像から復元／再構成された画像は、人間には圧縮前の元の画像のように見える。いくらか忠実度が失われる「損失のある圧縮」では、圧縮画像においてそれが復元／再構成された後で、画像の乱れが生じ得る。
【００５８】
本発明の目的のために、用語「コンピュータ」は、パーソナルコンピュータ、ラップトップコンピュータ、タブレットコンピュータ、メインフレームコンピュータ、ミニコンピュータ等のような個々のコンピュータを含む、ソフトウェアを実装する任意のタイプのコンピュータまたは他のデバイスを意味する。コンピュータはまた、スマートフォン、電子ブックリーダ、携帯電話、テレビ、携帯電子ゲームコンソール、ビデオゲームコンソール、ＭＰ３プレーヤのような圧縮オーディオまたはビデオプレーヤ、ブルーレイプレーヤ、ＤＶＤプレーヤ、電子レンジ等のような電子デバイスを意味する。加えて用語「コンピュータ」は、ビジネスにおけるコンピュータのネットワーク、コンピュータバンク、クラウド、インターネット等のような任意のタイプのコンピュータのネットワークを意味する。
【００５９】
本発明の目的のために、用語「相互訂正」および用語「相互訂正アーキテクチャ」は、対象画像をベース画像およびシャープナー画像に圧縮する圧縮エンジンにおける推定器部の特定の配置を意味する。相互訂正アーキテクチャでは、第１のベース推定器は、対象画像に基づいて第１の中間ベース画像を生成する。第１のシャープナー推定器は、第１の中間ベース画像および対象画像に基づいて第１の中間シャープナー画像を生成する。その後第２のベース推定器は、第１の中間シャープナー画像および対象画像に基づいて第２の中間ベース画像を生成する。第２のシャープナー推定器は、第２の中間ベース画像および対象画像に基づいて第２の中間シャープナー画像を生成する。相互訂正アーキテクチャは、より多くの推定器またはより少ない推定器を備え得る。例えば、相互訂正アーキテクチャは、第３、第４、第５等のベース推定器を備え得、そして第３、第４、第５等のシャープナー推定器を備え得る。相互訂正アーキテクチャは、より少ない推定器を有し得、少なくとも１つのシャープナー推定器またはベース推定器が前の出力に基づきその出力を決定するという条件で、最小では、１つのベース推定器および１つのシャープナー推定器のみを含み得る。
【００６０】
本発明の目的のために、用語「現在の色フィールド」は、フィールド順次式カラー表示デバイスにより現在表示されている色を意味する。
【００６１】
本発明の目的のために、用語「ディスプレイパネル」および用語「パネル」は、空間光変調器（ＳＬＭ）、または空間光変調器（ＳＬＭ）を備えるデバイスを意味する。本発明の目的のために、用語「ディスプレイパネル」および「パネル」は、用語「空間光変調器」および「ＳＬＭ」と同じ意味で使用され得る。
【００６２】
本発明の目的のために、用語「ディスプレイ」は、画像を生成するＳＬＭの光変調素子のアレイか、または、文脈に応じて、画像そのものを意味する。
【００６３】
本発明の目的のために、用語「ダブルフレームバッファ」は、２つの異なるフレーム／画像の少なくとも一部が同時に格納されるメモリまたはメモリの領域を意味する。格納されたデータは、元画像の圧縮、サブサンプルまたは非圧縮のバージョンであってよい。
【００６４】
本発明の目的のために、用語「電極の駆動」は、直接または他の回路を介しての電極の駆動を意味する。電極の駆動に用いられる回路はロジック機能を含んでよい。
【００６５】
本発明の目的のために、用語「ダミーサイクル」は、電子デバイスのいくつかの機能が、電力を使用することを除いて、行われる動作がデバイスに正味の効果を与えないように無効に（disable）される電子デバイスの動作期間を意味する。例えば、ダミーサイクル期間、メモリの内容が変化しないようにメモリ書き込みが行われ得る。例として、これは、メモリについてワード線ドライバを無効にすることにより行われ得る。
【００６６】
本発明の目的のために、用語「ダミーサイクル駆動部」は、ダミーサイクルを駆動するように活性化され得る、ＭＲＲＡＭアレイのようなメモリに対し駆動（書き込み）する電子回路のセットを意味する。これらのダミーサイクルは、電力を消費するが、メモリの内容は変化させない。
【００６７】
本発明の目的のために、用語「ＥＰＥ」は、ＥＲＡＭアラインアーキテクチャにおけるＥＲＡＭおよび処理素子（ＰＥ）の組み合わせを意味する。
【００６８】
本発明の目的のために、用語「ＥＲＡＭアラインアーキテクチャ」もしくは「ＥＲＡＭアライメント」は、処理ロジックがミラーＲＡＭではなくＥＲＡＭ構造に適合するよう最適化されたＳＬＭアーキテクチャを意味する。
【００６９】
本発明の目的のために、用語「ＥＲＡＭ」または「実行ＲＡＭ」または「実行メモリ」は、ＳＬＭのピクセル駆動を計算するのに少なくとも一部用いられる空間光変調器のバックプレーン上にあるメモリビットのアレイを意味する。該ビットは、他の目的にも同様に使用され得る。ＥＲＡＭは、読み出しおよび書き込み動作を通常のＲＡＭのようにサポートするが、しかしディスプレイ制御を容易にする特別の機能を有し得る。文脈に応じて、語「ＥＲＡＭ」はワークＲＡＭが使用され得るのと同じ方法でＥＲＡＭ全体またはＥＲＡＭビットのあるサブセットを意味し得る。
【００７０】
本発明の目的のために、用語「フィールド順次式カラー」は、空間光変調器がカラー光のシーケンスにより照射される状況を意味する。これは、例えば、空間光変調器がＬＥＤ、レーザまたは他のカラー光源からの一連のフラッシュにより照射されるケースである。一般に、最低限、赤、緑および青の光のカラーの原色光が存在するが、１より多くの光源を同時にオンにするかまたは異なる光源を有することにより、２つ以上の色の組み合わせである光源が追加的に存在し得る。
【００７１】
本発明の目的のために、用語「フィールド」は、フィールド順次式カラーの意味では「色フィールド」を意味し、非フィールド順次式カラーシステムでは次のフィールド／フレームを意味し得る。両方の場合とも、次のフィールドは、表示デバイスにより表示される次の画像である。本発明の一実施形態はフィールド順次式カラーのためのものであるが、本発明の実施形態は非フィールド順次式ディスプレイ画像の生成にも使用され得る。
【００７２】
本発明の目的のために、用語「フレームバッファ」は、画像／フレームの表現の少なくとも一部が格納されているメモリまたはメモリ領域を意味する。この表現は、圧縮／サブサンプルまたは非圧縮であり得る。フレームバッファは、常に画像の全体を有し得るがそれには限らない。フレームバッファは、異なる時間長の画像の異なる様相を格納し得る。フレームバッファは、１つ以上の循環バッファとして実装され得る。
【００７３】
本発明の目的のために、用語「フレームレート」は、フィールド順次式カラーの文脈においては、画像の全体が変化し得るレートを意味する。通常、米国標準テレビのプログレッシブスキャンビデオでは、フレームレートはおよそ６０Ｈｚである。フィールド順次式カラーでは、典型的には、フレームあたり赤、緑および青のフィールドの各々少なくとも１つが存在し、原色のいくつかを繰り返すならびに／あるいは黄、シアン、マゼンタおよび／または白のような他の色を有する、それ以上のフィールドが存在してもよい。
【００７４】
本発明の目的のために、用語「フル解像度」は、画像の各ピクセルの各色について１つの値があることを意味する。
【００７５】
本発明の目的のために、用語「ガンマ補正」は、入力ピクセル値を出力ピクセル値にマップすることを意味する。表示デバイスにおいては、ディスプレイ上に線形応答を有するように入力値に線形変化を望まないことが一般的である。
【００７６】
本発明の目的のために、用語「ＥＰＥのグループ」は、ある共通のロジックまたはドライバ回路を共有し得る１より多くのＥＰＥおよびその対応するメモリである。例えば、ＥＰＥのグループは、ＥＲＡＭサブアレイの行デコード、ドライバを共有し得る。
【００７７】
本発明の目的のために、用語「ピクセルのグループ」および明白な場合、用語「グループ」は、１より多くのピクセルの集合またはグループを意味する。ある場合においては、グループは、単一のピクセルからなり得る。ピクセルのグループの形状は任意であり得る。また、画像またはディスプレイは、オーバラップするグループを有し得る。すなわち、ピクセルは、１より多くのグループのメンバーであり得る。
【００７８】
本発明の目的のために、用語「ハードウェアおよび／またはソフトウェア」は、ディジタルソフトウェア、ディジタルハードウェア、またはディジタルハードウェアおよびディジタルソフトウェア両方の組み合わせにより実装され得るデバイスを意味する。
【００７９】
本発明の目的のために、用語「画像」は、視覚画像のピクセルのセットを定義または制御する数値のセットを意味する。「画像」における素子または値と視覚画像における個々のピクセルとの間で、１対１の対応があってもなくてもよい。例えば、「ベース画像」における１つの値が、視覚画像の複数ピクセルを制御し得るかまたは影響を与え得る。通常、「画像」は、少なくとも概念的には、２つ以上の次元を有する。
【００８０】
本発明の目的のために、用語「包含された加算」は、関与する２つの値がいかなるロジックを用いても直接に一緒に加算されない処理の結果として存在する加算を意味する。これは、第１の値および第２の値が同一でないピクセルのグループに影響し、よってデータそのものの加算を実行することが計算またはメモリの視点から望ましくない場合に特に有用である。本発明の１つの実施形態においては、これは、ベース値が一連のパルスのエッジの１つのセットを制御するのに用いられ、かつシャープナー値がエッジの異なったセットを制御するのに用いられる場合に生じる。
【００８１】
本発明の目的のために、用語「入力ピクセル値」は、種々のシステムおよびデバイスの応答特性の補償のために値が補正または調整される前のピクセルに対応する数値を意味する。
【００８２】
本発明の目的のために、用語「光変調素子」は、光源の特性を制御する手段を意味する。例えば、光変調素子は、ドット蛍光体、ＬＥＤ等のような発光源を制御し得、ミラーデバイスにより光が反射される方法を制御し得、ＬＣＤまたはＬＣＯＳデバイス等におけるもののように偏光を制御し得る。
【００８３】
本発明の目的のために、用語「ライン」は、ミラーＲＡＭアレイの水平または垂直の表示ラインを意味する。これは、典型的にはアレイの１つの次元が１であり、そして他がミラーＲＡＭアレイのフルの水平または垂直の次元であるピクセルアレイを表す。用語「ライン」は、信号が伝播する伝導路を意味する場合にも使用され得る。例えば、ＭＲＲＡＭエネーブル信号は、ＭＲＲＡＭエネーブル「ライン」により伝播される。
【００８４】
本発明の目的のために、用語「液晶ディスプレイ」または「ＬＣＤデバイス」は、従来の用語の意味での大型直視ＬＣＤテレビのようなＬＣＤデバイス、ならびに、液晶オンシリコン（ＬＣＯＳ）デバイスのような関連するデバイスを意味する。
【００８５】
本発明の目的のために、用語「機械読取可能な媒体」は、コンピュータ、ネットワークデバイス、パーソナルディジタルアシスタント、製造ツール、１つ以上のプロセッサのセットを有する任意のデバイス等のような、機械によりアクセス可能なフォームで情報を格納する任意のメカニズムを意味する。例えば、機械読取可能な媒体は、書き込み可能／書き込み不能媒体（例えば、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、バーコード、ＲＦＩＤタグ等であり得る。
【００８６】
本発明の目的のために、用語「マスク書き込み」は、あるビットまたはビットのグループが別個のマスク値に基づく書き込みを有効（enable）または無効にされる書き込み動作を意味する。本発明の一実施形態において、マスキングは、ビット毎ベースでサポートされるが、しかし、本発明の他の実施形態では、ビットの限られた組み合わせがマスクされ得る。本発明の一実施形態において、書き込まれたデータは、ある動作により共通に広められ、そして出力の制御は、種々のビットが書き込み有効にされているかどうかに依存する。これは、実質的には記憶ビットをセット、リセット、または変更なしとし得る「セットリセット」（ＳＲ）フリップフロップとして扱う。マスク書き込みは、条件付きアップデートを実装する１つの方法である。マスク書き込み機能を有するＲＡＭの例は、２００６年７月４日に発行されたグタックらによる「ディジタルバックプレーン」という名称の米国特許第７，０７１，９０８号（以後「グタックらによる米国特許第７，０７１，９０８号」）の図９に示されている。それらの全ての内容と開示が参照することにより組み込まれる。
【００８７】
本発明の目的のために、用語「マスキングローダ」は、複数ビット量を複数ビットメモリ位置またはレジスタにロード／書き込みする際に、いくつかまたは全てのビットの書き込みを阻止するまたは「マスク」する能力を有するハードウェアのセットを意味する。最もフレキシブルな形では、マスキングをビット毎ベースでサポートするビット毎書き込みエネーブルハードウェアがあり得、さらに他の形では、１つ以上のビットのグループが、共通の書き込みエネーブルを共有し得る。
【００８８】
本発明の目的のために、用語「マスキング書き込み器」は、マスク書き込みを実行する能力を有する書き込み器を意味する。
【００８９】
本発明の目的のために、用語「マスキング制御値再書き込み器」または「ＭＣＶＲ」は、ある処理の結果に基づき、空間光変調器上のＥＲＡＭまたは他のメモリにデータを書き戻すハードウェアのセットを意味し、そこではいくつかもしくは全てのビットが、書き戻されることをプロテクトもしくはマスクされ得る。例えば、比較に基づき、他のビットをプロテクト／マスキング／変更せず、あるビットをＥＲＡＭに書き戻すことが望ましい場合がある。
【００９０】
本発明の目的のために、用語「マッチステージ」および用語「ステージ」は、ＭＲＲＡＭのいくつかのもしくは全ての活性化されたラインへの書き込みまたはマスク書き込み、加えて、次のマッチステージが開始し得る前に特定される任意の遅延／待機を意味する。マッチステージのサイクル数は、１サイクルでＭＲＲＡＭに書き込まれるビット数、ディスプレイにおける活性化されたピクセルセグメント数、および任意のプログラムされた待機時間の関数である。いくつかの実施形態においては、マッチステージは、ディスプレイの全てのピクセルセグメントへ書き込むが、マッチステージが所与のマッチステージにおいてピクセルセグメントのサブセットのみに書き込み得ることが可能である。
【００９１】
本発明の目的のために、用語「マッチサブステージ」は、全てもしくは一部のピクセルのセグメントについてのＥＲＡＭ読み出し、比較および無条件または条件付きＭＲＲＡＭ書き込みを含む。
【００９２】
本発明の目的のために、用語「マッチ値」または「ＭＣＨＶ」は、ピクセル値に対して比較される複数ビット量を意味する。この比較の結果は、次にピクセルの出力をオン、オフ、または現在の状態のまま放置する制御の一部として用いられる。マッチ値は、カウンタより来ても良く、またはマッチ値のリストより来ても良く、またはある他の方法で計算されても良い。単純なカウントでない一連のマッチ値が、メモリの節約および／または単にカウントに基づく幅でないパルスの生成に用いられ得る。
【００９３】
本発明の目的のために、用語「メモリ再割当て」または「再割当て」は、所与のメモリ位置に、その位置に格納されていた以前の値のためにそのメモリ位置が必要なくなったことにより、新しい値を格納することを意味する。本発明のいくつかの実施形態の１つの目的は、より少ないトータルメモリを必要とするようメモリの再割当てをサポートすることである。
【００９４】
本発明の目的のために、用語「マイクロディスプレイ」は、製品の意図された使用法では人間が見るためにはある形の拡大が必要とされるのに十分に小さい表示デバイスのあらゆるクラスを意味する。マイクロディスプレイは、空間光変調器の１つの型である。
【００９５】
本発明の目的のために、用語「ミラーＲＡＭアラインアーキテクチャ」または「ミラーＲＡＭアライメント」は、処理ロジックおよびその対応するメモリが表示ミラーＲＡＭの列におおよそマッチするよう構成されたＳＬＭアーキテクチャを意味する。この列構成ディスプレイの例は、２００７年１０月１６日付で発行されたダラスらによる「単一チップ上のマイクロディスプレイおよびインタフェース」という名称の米国特許第７，２８３，１０５号（以後「ダラスらによる米国特許第７，２８３，１０５号」）；２００６年９月２６日付で発行されたウィリスらによる「ピクセルをディジタル駆動するパルス幅変調波形生成」という名称の米国特許第７，１１３，１９５号（以後「ウィリスらによる米国特許第７，１１３，１９５号」）；グタックらによる米国特許第７，０７１，９０８号；および２００４年９月１６日付で発行されたウィリスらによる「ＬＣＯＳ画像デバイス」という名称の米国特許出願第２００４／０１７９１５５号に見られ、それらの全ての内容と開示が参照することにより組み込まれる。
【００９６】
本発明の目的のために、用語「ミラーＲＡＭアレイ」または「ＭＲＲＡＭアレイ」は、メモリアレイに組織化されたＭＲＲＡＭビットの集合を意味する。
【００９７】
本発明の目的のために、用語「ミラーＲＡＭビット」または「ＭＲＲＡＭビット」は、空間光変調器の出力を制御する電極の駆動に用いられる記憶ビットを意味する。ＭＲＲＡＭビットは、ＬＣＯＳディスプレイを含んだ液晶ディスプレイを駆動するのに良く知られているように、電極が駆動出力ビットに基づくよう記憶ビットの出力の反転を行うロジック回路および／または電圧レベルシフトを含む追加の回路を介して電極の駆動をし得る。
【００９８】
本発明の目的のために、用語「ミラーＲＡＭ」または「ＭＲＲＡＭ」は、その中に駆動ビットである記憶ビットを有するメモリアレイを意味する（「駆動ビット」の定義を参照）。いくつかの場合において、ミラーＲＡＭは、「駆動ビット」および駆動ビットではない「記憶ビット」の組み合わせを有し得る。
【００９９】
本発明の目的のために、用語「マルチオペレーショナル比較器」は、１より多くのタイプの動作を実行可能な比較器を意味する。例えば、マルチオペレーショナル比較器は、イコール（論理的）比較および小なりイコール比較および算術比較を実行し得る。
【０１００】
本発明の目的のために、用語「無乗算器処理素子」は、乗算器を含まない算術部を意味する。典型的には、これらの算術部は、乗算器を含む算術部に比べて小さく、低消費電力で、またはより少ないトランジスタを有する。ある場合においては、算術部は、ビットシフタおよび／または加算器で構成される固定乗算器を備える。そのような算術部は、シフタおよび／または加算器が乗算器と等価であるため、無乗算器処理部とは考えられない。
【０１０１】
本発明の目的のために、用語「多原色」は、カラー画像または色システムの１つの色成分を意味する。それは、伝統的には赤、緑または青のみを意味する、用語「原色」の一般化である。多原色は、赤、緑もしくは青のうちの１つ、または白、黄、シアン、マゼンタ、琥珀等のようなカラー画像を構成するのに用いられるある他の色であり得る。本発明の目的のために、用語「多原色」は、用語「原色」のスーパーセットであり、それは、赤、緑および青のような原色のみを含む色のセットを含み得るが、しかし、黄、シアンおよびマゼンタのような二次的な色のような他の色、ならびに白のような他の色をも含み得る。
【０１０２】
本発明の目的のために、用語「多原色成分」および用語「色成分」は、１つの色に対応する情報またはビットを意味する。フルカラー画像は、それを定義するのに常に少なくとも３つの色成分を必要とする。例えば、３つの成分は、赤、緑および青のデータである。多原色によるカラー表現では、追加的な色、例えば、黄、シアンおよび白がある。この定義は、用語「色成分」の一般的な意味と、多原色画像の成分にも同様に適用されることを明示的にはっきりさせたこと以外、同様である。
【０１０３】
本発明の目的のために、用語「多原色画像」または「多原色ディスプレイ」は、多原色成分を含む画像またはディスプレイを意味する。用語「多原色ディスプレイ」は、赤緑青ディスプレイを含み得るが、しかし、より多くのまたはより少ない多原色のディスプレイを含み得る。
【０１０４】
本発明の目的のために、用語「非単一多原色データ」は、多原色成分の２つ以上を決定するのに用いられる、画像の表現に用いられるデータまたはディスプレイに用いられるデータを意味する。
【０１０５】
本発明の目的のために、用語「非単一多原色記憶」は、非単一多原色データを格納するのに用いられる記憶装置を意味する。
【０１０６】
本発明の目的のために、用語「オリジナルピクセル値」または「オリジナルピクセル色値」は、種々のシステムおよびデバイス応答特性を補償するために値が訂正または調整される前のピクセルに対応する「ピクセル値」または「ピクセル色値」を意味する。
【０１０７】
本発明の目的のために、用語「パックされたピクセル」または「パックされたフォーマット」は、全てのビットが一緒にグループ化されている「整列したビットのグループ」の格納または送出の手法を意味する。例えば、赤、緑および青の原色各々について８ビットのデータで、ピクセルを特定するのに２４ビットのデータを使用することは、一般的である。パックされたピクセル表現では、ピクセル全体の全てのビットが、１つのもしくは非常に少ない動作で一緒に送られるか、またはメモリから読み出され得る。
【０１０８】
本発明の目的のために、用語「並列処理素子」または「ＰＰＥ」は、並列にそして一般に単一クロックと考えられる期間に複数ビットを処理する処理素子を意味する。処理は、リップル桁上げなしで単一ビットまたは複数ビットの出力を生成する複数ビットを用いるブール処理であり得るか、あるいは加算のようなリップル桁上げのある算術処理、あるいは大なり信号または小なり信号のような単一ビットの出力であり得る。複数サイクル動作は、いくつかの並列動作を行うことにより、「並列処理素子」により実行され得る。これらの複数サイクル動作は、単一ピクセルまたは複数ピクセルのブロックについてであり得る。
【０１０９】
本発明の目的のために、用語「分割器」は、ピクセルアレイおよび／または画像を各ピクセルのグループが、ある共通のデータを共有するようにピクセルのグループに分割させる制御部を意味する。分割器は、ハードウェアまたはソフトウェアあるいは両方の組み合わせとして実装され得る。
【０１１０】
本発明の目的のために、用語「ピクセルブロック」および明白な場合、用語「ブロック」は、１より多くのピクセルの集合またはグループを意味する。ある場合においては、ブロックは、単一のピクセルからなり得る。画像がブロックに分割されたと言われる時は、ブロックがオーバラップせず、画像内の全てのピクセルが１つのブロックのメンバーであることが一般である。ブロックは、長方形または正方形であり得るが、任意の形をとり得、隣接していないこともあり得る。
【０１１１】
本発明の目的のために、用語「ピクセル色値」は、ピクセルの１つの色に対応する数値を意味する。一般的に、それは、画像の１つのピクセルについての色成分の量である。カラー画像では、各色につき１つの３つのピクセル色値を有することが一般である。
【０１１２】
本発明の目的のために、用語「ピクセル制御フォームの再構成された画像」は、幾つかの処理により人間が見ることができる画像を生成し得るピクセル制御信号を生成するように処理されたベース画像データおよびシャープナー画像データから生成された再構成された画像を意味する。少なくともいくつかの実施形態においては、再構成された画像を人間が知覚するものに処理することを完了するために、人間視覚システムが頼られ得る。
【０１１３】
本発明の目的のために、用語「ピクセル値」は、ピクセルに対応する数値を意味する。「入力または出力」のような限定詞と共に用いられない場合、ピクセル値は、ピクセルの現在の値を意味する。それは、ピクセルの光出力および／または反射率および／または偏光の変化を制御する複数ビット数である。本発明のいくつかの実施形態においては、「ピクセル値」は、「修正されたピクセル値」を形成するように修正され得る。「ピクセル値」には一般に３つ以上の「ピクセル色値」が含まれるが、用語「ピクセル値」は、明白な場合、「ピクセル色値」を意味するのにも使用され得る。
【０１１４】
本発明の目的のために、用語「ピクセル」は、多次元ディスプレイの１つの素子を表す一般用語である。例として、この素子は、光の向きを変えるのに傾くディジタルマイクロミラー（ＤＭＤ）またはＤＬＰＴＭにおける小さなミラーであり得、あるいはＬＣＯＳの場合、ミラー／電極により制御される液晶があり、光の偏光を変化させ、その後他の光学系を通過してピクセルにおける光量に影響を与え、あるいは、発光ダイオード（ＬＥＤ）の場合、発光し、あるいはプリンタの場合、それはプリントアウトの要素の色を制御する。二次元画像の生成のためには、ピクセルのアレイがなんらかの方法で制御されねばならない。
【０１１５】
本発明の目的のために、用語「ピクセル制御信号」は、直接または他のハードウェアを介して間接に１つ以上のピクセルの出力を制御する信号を意味する。再構成器の素子の１つ以上の出力が、一連のピクセルを制御する一連のピクセル制御信号を生成し得る。ピクセル制御信号は、ピクセル電極に電圧を印加する「ピクセル駆動信号」とは異なり得る；例えば、ピクセル制御信号は、書き込みエネーブルを駆動し得、次にピクセル駆動に影響を与えるが、ピクセル制御信号とピクセル駆動そのものとの間には直接の１対１の対応はなくてよい。
【０１１６】
本発明の目的のために、用語「ピクセル駆動」は、ピクセル電極を駆動する電圧を意味する。ＭＲＲＡＭアレイの場合、各ピクセルは、該ピクセルを駆動するメモリビットを有する。ＭＲＲＡＭアレイは、ピクセル制御信号が直接各ピクセルに対応するメモリビットの値をセットするのではなく、ピクセル制御信号により制御される列対応の書き込みエネーブルのような機能を含み得る。
【０１１７】
本発明の目的のために、用語「ピクセル駆動波形」は、所与のピクセル駆動の時間に亘る対応する電圧および／または電流を表す図式または図面を意味する。
【０１１８】
本発明の目的のために、用語「ピクセルセグメント」および用語「セグメント」は、同時に書き込まれ得るディスプレイ上の水平または垂直に隣接する一連のピクセルを意味する。いくつかの実施形態においては、セグメントは、水平または垂直ラインのピクセル数に正確に等しいものであり得るが、またラインの一部または１つのラインのピクセル数より多いものであってもよい。
【０１１９】
本発明の目的のために、用語「平面化または平面分割」は、「パックピクセルフォーマット」のピクセルが「ビット平面フォーマット」に変換されるプロセスを意味する。「平面化ハードウェア」は、パックされたピクセルフォーマットのデータを入力とし、ビット平面フォーマットのデータを出力する。
【０１２０】
本発明の目的のために、用語「平面分割」は、一連の多ビットのパックデータ（例えば、パックされたピクセル）量をとり、１つ以上のビット位置のビットを分割し、分割されたビットを多ビットデータ量に再パックし、一連のデータ量について１つのビット位置のビットを有するのみとする処理を意味する。平面分割は、「パックされたピクセル」アレイを「ビット平面に組織化された」アレイに変換する方法である。平面分割は、全体のアレイもしくはいくつかのアレイのサブセットのみに対して行われ得る。平面分割は、入力されるピクセルデータがより効率的なデータ処理もしくはディスプレイ操作のために再フォーマット（再構成）され得る多くの方法のうちの１つである。
【０１２１】
本発明の目的のために、用語「原色」または「色」は、通常の原色を意味し得る、すなわち、赤、緑または青の１つである。しかし、他の色を独立に扱うシステムにおいては、処理および表示の目的のために、それらも原色として扱われ得る。例えば、あるシステムは、何らかの理由で２つの緑チャネルを有し得、これら２つが原色とされる。あるシステムは、白、シアン、マゼンタまたは黄チャネルもまた原色と扱い得る。赤外線または紫外線の様な非可視色を原色として扱う場合もあり得る。
【０１２２】
本発明の目的のために、用語「処理素子」または「ＰＥ」は、特定のテストもしくはテストのセットに対してマッチもしくは非マッチ条件を決定するのに、ピクセルもしくは複数のピクセルのビットが用いられ得るようにプログラムされるか、またはさもなければセットされる処理素子を意味する。用語「素子」は、処理データパスを意味するときは、複数のそしてしばしば大多数のプロセッサがデバイスにあることを暗に示す。多くのシナリオにおいて、ピクセルのビット平面は、どのピクセルが特定の値にマッチするか、そしてさらに該ピクセルに、関係するミラーＲＡＭピクセルの変化を引き起こし得るコマンドが送られるべきかを判断するために、多くのＰＥに送られる。ＰＥは、複数ビットを処理するのに複数サイクルをとるビットシリアルＰＥ、または、複数ビットに基づいて結果を並列に計算し得る並列処理素子もしくは「ＰＰＥ」のかたちをとり得る。パイプラインにより、ＰＰＥは、複数サイクルをとり得るが、しかし一般的にサイクル数は処理されるビット数に依存しない。
【０１２３】
本発明の目的のために、用語「プログラマブルマッチ値シーケンサ」は、必要な時にマッチ値を提供するユニットを意味し、所定の値のシーケンスでプログラムされるかもしくはこれらの値を計算し得、さらに非順次マッチ値もしくは順次マッチ値を必要な時に提供可能である。
【０１２４】
本発明の目的のために、用語「量子化されたシャープナー値」は、表すのに多くのビットを有する値から表すのにより少ないビットを有する数に「量子化」されたシャープナー値を意味する。一般に、量子化は、最下位ビットに単に落とす以上のことを含み、多くのビット数を有する値からより少ないビットを有する値に変換するのに数式もしくはルックアップテーブルを使用し得る。量子化ビンもしくは量子化値は、等間隔となり得るがそれには限らない。
【０１２５】
本発明の目的のために、用語「量子化器」は、対応する解像度および色チャネル数およびピクセル当たりのビット数を有する画像を入力として受容し、入力画像と同じ解像度および入力画像と同じ色チャネル数を有するが、しかし入力画像に比べてピクセル当たり少ないビット数を有する画像をその出力として生成するデバイスを意味する。量子化器はまた、１つの値もしくは値のセットに働き得、それは画像を表すものであり得るかまたは表さないものであり得る。量子化器は、値もしくは値のセットを表すのに必要なビット数を低減する。
【０１２６】
本発明の目的のために、用語「再構成器」は、シャープナー画像およびベース画像を取得し、再構成された画像を生成するハードウェアのセットである。「再構成された画像」は、多くのフォームのうちの１つであり得る。例えば、再構成された画像は、対象画像の解像度の各８ビットの赤、緑および青を有するピクセルあたり２４ビットの一般的なフォームであり得る。「再構成された画像」はまた、ピクセル駆動信号を生成し得るフォームであり得る。これらのピクセル制御信号は次に電極を駆動し得、ある方法でピクセルの強度を制御し、あるいはピクセルのミラーを照射する光を変調し、次に投射されるかまたは直接人間により見られる。本発明の少なくともいくつかのフォームにおいては、再構成された画像は、単純な一般の赤、緑および青のフォームでなく、むしろ、人間が見る画像を処理するために、一部、人間視覚システムに依存する。
【０１２７】
本発明の目的のために、用語「再構成器素子」ならびに用語「ＲＥＣＥＬ」は、ベースデータおよびシャープナーデータ入力を処理し、光出力、もしくは再構成された画像における１つ以上のピクセルの生じた反射率を制御する１つ以上の信号を生じるハードウェアのセットを意味する。しばしば、多くのＲＥＣＥＬが所与の空間光変調器上にあり得る。本発明の一実施形態において、ＭＲＲＡＭアレイにおいてピクセルの２列あたり１つのＲＥＣＥＬが存在するが、しかし設計要求に基づいてより多くのもしくはより少ないＲＥＣＥＬがＭＲＲＡＭの列あたりに存在してよい。ＲＥＣＥＬの出力は、ピクセルを制御するために、ハードワイヤもしくはスイッチを介してＭＲＲＡＭの列に接続され得る。
【０１２８】
本発明の目的のために、用語「ＥＲＡＭを有する再構成器素子」および用語「ＲＥＥ」は、再構成器素子と、ベースおよびシャープナーデータを有する対応するメモリもしくはＥＲＡＭとの組み合わせを意味する。
【０１２９】
本発明の目的のために、用語「行」は、ワード線「ＷＬ」上に組織化されたメモリアレイセグメントに関して用いられる。メモリビットの「行」は、典型的には、共通のワード線を共有する。
【０１３０】
本発明の目的のために、用語「セグメントマッチ」は、ピクセルの１つの垂直もしくは水平セグメントのピクセル値の１つ以上のＥＲＡＭ読み出しと各ピクセル値とマッチ値の比較を意味する。セグメントマッチは１つのサイクルで起こり得、もしくは複数サイクルをとり得る。ピクセル値のビットの全てもしくは１部がマッチに使用され得る。ピクセルおよびマスク値のどのビットが無視されるか選ぶのにマスクが使用され得る。
【０１３１】
本発明の目的のために、用語「１つ以上のビットを選択的にマスキングする」は、１つ以上の入力ビットのマスキングをサポートする並列処理ハードウェアが存在し、それにより入力ビットのサブセットのみが結果に影響を与えることを意味する。例えば、８ビット幅のイコール比較がありビットのうち３ビットが「マスク」されたとすると、マスクされていない５ビットがイコール比較に影響する。実効的には、入力のマスクされたビットは、結果に関して「無関係」となり無視される。
【０１３２】
本発明の目的のために、用語「一連のマッチステージ」は、複数のマッチステージが連続して適応されるシーケンスを意味する。一連のマッチステージの最終結果により、個々のＭＲＲＡＭビットがピクセルを駆動するミラーもしくは電極に電荷を印加するまたは印加しないを決める。ミラー／電極の電荷の変化の結果は、各ピクセルについて光を変調する光の駆動波形を引き起こす。
【０１３３】
本発明の目的のために、用語「シャープナー画像」は、対象画像を圧縮した時に生成される画像であり、かつ／または再構成された画像を生成するのに用いられ、該「シャープナー画像」は、対象画像および／または再構成された画像と同じ解像度を有するが、しかし対象画像および／または再構成された画像に比べてピクセル当たりより少ないトータルビットを有する。シャープナー画像は、典型的にはベース画像と組み合わせて、ベース画像およびシャープナー画像に基づく再構成された画像が所与の対象画像に可能な限り近づくよう決定される。シャープナー画像は、対象画像および／または再構成された画像より少ない多原色成分を有し得る。また、シャープナー画像の値は、対象画像および／または再構成された画像における値に比べてより少ないビットで表され得る。
【０１３４】
本発明の目的のために、用語「シャープナー値」もしくは「シャープナー」は、シャープナー画像からの１つの値である。各シャープナー値は、１つ以上のピクセルを決定するのに用いられ、これらのピクセルの１より多くの色成分に影響し得る。シャープナー値は、通常、ベース値のみのバージョンの画像をよりシャープにするため、または画像の詳細な特徴の見栄えを向上させるために該画像に適用される補償もしくは修正を表す。
【０１３５】
本発明の目的のために、用語「単一多原色データ」は、多原色成分のうちのただ１つを決定するのに用いられる、画像の表現に用いられるもしくは表示に用いられるデータを意味する。例えば、ＲＧＢ表現においては、赤データは、単一多原色データと考えられる。
【０１３６】
本発明の目的のために、用語「単一多原色記憶」は、たとえそれが１より多くの多原色の単一多原色データをも記憶する場合でも、単一多原色データを格納するのに用いられる記憶を意味する。
【０１３７】
本発明の目的のために、用語「ＳＬＭデバイス」は、ＳＬＭを含むもしくはＳＬＭである任意のデバイスを意味する。ＳＬＭデバイスの例は、視覚表示デバイス、ＳＬＭＳ等を含む。
【０１３８】
本発明の目的のために、用語「空間光変調器」もしくは「ＳＬＭ」は、入射するもしくは発光された光を制御もしくは修正する１、２、もしくは多次元アレイの光変調素子、ならびにデバイス上のこれらの素子を制御するのに含まれる回路、ならびに空間光変調を実行するデバイス上の全ての制御回路およびメモリを意味する。例えば、空間光変調器の各素子は、入射するもしくは発光された光の方向、入射するもしくは発光された光の強度、入射するもしくは発光された光の偏光、入射するもしくは発光された光の波長、入射するもしくは発光された光の焦点等を変化させ得る。空間光変調器は、光変調素子のアレイを有するディスプレイシステムの部品である。
【０１３９】
本発明の目的のために、用語「分割可能な比較器」は、ｎビットで１つの比較を生成し得る比較ロジックのセットを意味し、同じロジックハードウェアのかなりの部分が、各比較がｎビット未満である１より多くの比較の実行に用いられ得る。
【０１４０】
本発明の目的のために、用語「記憶」および用語「記憶媒体」は、情報ビットを格納するのに用いられ得る任意のフォームの記憶を意味する。記憶の例は、ＭＲＲＡＭ、ＭＲＲＡＭ、ＥＲＡＭ、フラッシュメモリ、フロッピーディスク、ＺｉｐＴＭディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ、ＤＶＤ−Ｒ、フラッシュメモリ、ハードディスク、光ディスク等のような揮発および不揮発メモリを含む。
【０１４１】
本発明の目的のために、用語「サブサンプルされた解像度」および用語「サブサンプルされた画像」は、フル解像度画像における各ピクセルについて１未満の値が存在することを意味する。例えば、サブサンプルされた画像は、フル解像度画像における２ｘ２の「ブロック」の４ピクセルの各々に１の値を有し得る。サブサンプルされた画像における各ピクセルは、この分野でよく理解されているように、しばしば「フル解像度」画像における複数ピクセルの関数として生成される。
【０１４２】
本発明の目的のために、用語「サブセット」は、用語サブセットの従来の意味を意味する。「サブセット」は、全ての素子の不適切なサブセットを含み得る。例えば、回路のアレイの「サブセット」は、回路のアレイの全ての回路を含み得る。
【０１４３】
本発明の目的のために、用語「サマリビット」は、所与のピクセルの１つ以上のビット位置の組み合わせを意味する。サマリビットは、大なり比較もしくは小なり比較のような他のビットのロジック組み合わせおよび／または他のビットに対する算術演算により計算される。サマリビットは、一般に、それがサマライズするビットのいくつかもしくは全てを送るかかつ／または格納することを必要とするかわりに使用される。
【０１４４】
本発明の目的のために、用語「スイッチ素子」は、データラインのセットを他のデータラインのセットに接続するユニットを意味し、どのラインがどこに接続されるかについてあるレベルの制御を可能にする。
【０１４５】
本発明の目的のために、用語「対象画像」は、「ベースプラスシャープナー」フォームに変換される前の画像を意味する。この画像は、入力源から直接に得ることが出来、もしくは何らかの他の画像処理機能により処理されたものであり得、以下を含むがこれに限定されるものではない：キーストーン訂正、画像リサイジング、オンスクリーンディスプレイもしくは色空間操作。対象画像は、一般に各ピクセル当たり３以上の色値を有する。
【０１４６】
本発明の目的のために、用語「一時的画像」は、どの瞬間においても視認できないが、むしろ人間視覚システムに依存して、急速に変化する一連の画像を組み合わせて人間が知覚する最終画像にする画像の内容全体を意味する。種々の色が矢継ぎ早に提示されるフィールド順次式カラーは、「一時的画像」の１つのフォームである。ある瞬間においてはただ１つの色しか表示されないが、しかし色が十分に速く変化すると、人間はフルカラー画像を知覚するからである。本発明のいくつかの実施形態は「一時的画像」を生成する。
【０１４７】
本発明の目的のために、用語「ピクセル当たりのトータルビット」は、ピクセルを表すのに用いられる全てのビットの合計を意味する。例えば、典型的なカラーピクセルは、赤、緑または青原色につき８ビットを有し、２４ビットの「ピクセル当たりのトータルビット」を有し得る。本発明のいくつかの実施形態においては、「シャープナー」は、ピクセル当たり８ビットを有し得、かつ、例えば、原色当たり８ビットのピクセル当たり２４ビットより少ない「ピクセル当たりのトータルビット」を有し得る。
【０１４８】
本発明の目的のために、用語「２状態色重み付け平均化器」は、決定される重み付け係数が２つの可能な値のみに限定される色重み付け平均化器である。例えば、重み付け係数が０または１に限定される場合、該色重み付け平均化器は２状態色重み付け平均化器である。
【０１４９】
本発明の目的のために、用語「値」は数量を意味する。量は概念的な無限の精度を有する数値であってもよく、または数値の有限なセットのメンバーであってよい。例えば、ベース値は０から２５５の範囲内の整数であり得、回路で８ビットとして表され得るが、しかし、数学的表現では、ベース値は、任意の精度を有すると考えられ得る。
【０１５０】
本発明の目的のために、用語「視覚表示デバイス」または「視覚表示装置」は、ＣＲＴモニタ、ＬＣＤスクリーン、ＬＥＤ、投射ディスプレイ、図面および／または文字等のような画像をプリントアウトするプリンタのようなあらゆるタイプの視覚表示デバイスもしくは装置を含む。視覚表示デバイスは、コンピュータモニタ、テレビ、プロジェクタ、携帯電話、スマートフォン、ラップトップコンピュータ、タブレットコンピュータ、携帯音楽および／またはビデオプレーヤ、パーソナルデータアシスタント（ＰＤＡ）、携帯ゲームプレーヤ、ヘッドマウントディスプレイ、ヘッドアップディスプレイ（ＨＵＤ）、画像が投射されるウォータスクリーン、グローバルポジショニングシステム（ＧＰＳ）受信機、自動車ナビゲーションシステム、ダッシュボード、時計、電子レンジ、電子オルガン、現金自動預け払い機（ＡＴＭ）等のような他のデバイスの一部であり得る。
【０１５１】
本発明の目的のために、用語「ワード線ディスエーブルライン」は、ＭＲＲＡＭアレイのようなメモリのワード線ドライバを無効にする信号を伝播するラインを意味する。
【０１５２】
（説明）
フィールド順次式のディジタル駆動パルス幅変調表示デバイスは、一般的に、表示デバイスのピクセルに対するパルス幅を制御するコントローラを有する。コントローラは、それと共に、ピクセルデータを保持するフレームバッファ、入力されるビデオデータを表示デバイスにより容易に処理され得る形式に変換するハードウェア、および表示デバイスの制御情報を伴う。コントローラは、１つ以上の基板上に物理的に形成され得る。例えば、フレームバッファについて別個のＤＲＡＭデバイスを用いる方がより費用効果が高いものであり得る。また、制御ロジックのいくつかあるいは全てが、コントローラデバイス、表示デバイスにあり得るか、あるいはそれらの間を分割され得、コントローラデバイスおよび表示デバイス間の機能ブロックの分割は幾分任意である。
【０１５３】
複数のビット平面のデータのチップ上処理能力を有する典型的なディスプレイパネルアーキテクチャは、特定のピクセルの種々のビット平面が比較器、処理素子、あるいは他のロジック部にロードされて、ディスプレイピクセル上に生成される表示可能なアクションを生成するという共通性を有する。さらに、それらの自然な配置であるように、処理素子が、それらが影響することを意図するピクセルの上／下に列状に垂直に整列されることがさらに共通であり、ここでは「ミラーＲＡＭ整列アーキテクチャ」と定義する。また、データを処理素子に供給するサポートするメモリビットが、一般的に、それらが影響することを意図するピクセル列と整列（厳密に整列しないにしても）することも、通例のことである。これは、２０１１年６月２３日付で発行されたグタックらによる「マスキング比較器を有する空間光変調器」という名称の米国特許出願第２０１１／０１５０５０１号、ダラスらによる米国特許第７，２８３，１０５号、２００８年１月８日に発行されたウィリスらによる「オフセットパルスを有するパルス幅変調空間光変調器」という名称の米国特許第７，３１７，４６４号、グタックらによる米国特許第７，０７１，９０８号、２００４年９月１６日付で発行されたウィリス他による「ＬＣＯＳ画像デバイス」という名称の米国特許出願第２００４／０１７９１５５号に見られ、それらの全ての内容と開示が参照することにより組み込まれる。
【０１５４】
いくつかの空間光変調器（ＳＬＭ）表示デバイスに組み込まれているのは、ピクセルのパルス幅を制御するメモリおよび処理を含むコントローラである。コントローラに付随するのは：（１）ピクセルデータを保持するフレームバッファ、（２）入力されるビデオデータをＳＬＭ表示デバイスにより容易に処理される形式に変換するハードウェア、および（３）ＳＬＭ表示デバイスのための制御ロジック。コントローラは、１つ以上の基板上に物理的に形成され得る。例えば、フレームバッファについて別個のＤＲＡＭデバイスを用いる方がより費用効果が高いものであり得る。また、制御ロジックのいくつかあるいは全てが、コントローラデバイス、表示デバイス、またはコントローラおよび表示デバイスのある組み合わせ上に配置される。よって、コントローラおよび表示デバイス間の機能ブロックの分割は幾分任意であり得る。もしフレームバッファがＳＬＭと別個のデバイス上に配置された場合、１つのディスプレイフィールドに伴うデータを格納するために、追加的にフィールドバッファがＳＬＭ上に配置され得る。
【０１５５】
カウンタが、パルス幅を制御するために比較器とともに使用されることがあり、このアプローチは、ダラスらによる米国特許第７，２８３，１０５号、２００８年１月８日に発行されたウィリスらによる「オフセットパルスを有するパルス幅変調空間光変調器」という名称の米国特許第７，３１７，４６４号、および２００４年９月１６日付で発行されたウィリスらによる「ＬＣＯＳ画像デバイス」という名称の米国特許出願第２００４／０１７９１５５号で使用され、それらの全ての内容と開示が参照することにより組み込まれる。それに対し、本発明は、無条件比較をカウンタに対して行わず、むしろ、ＳＬＭ上の記憶容量の必要量を削減するために、チェックされるコードの種々のビットをマスクし得るロジックを使用する方法を提供する。
【０１５６】
上述のパルス幅変調の概念を用いる１つの方法は、パルス幅値をカウンタと比較することである。パルスは、パルス幅が無／ゼロであれば１と初期化される（またはその代わりに、パルスは無条件に１と初期化され、次いで値がゼロであればすぐにゼロと設定される）。ある時間間隔にてカウンタは各回に１インクリメントし、比較が再度行われる。パルス幅の値がカウンタの値と等しくなれば、パルスはＬ（low）に駆動される。このピクセルに対する駆動パルス幅を用いる方法は、ウィリスらによる米国特許第７，１１３，１９５号、ダラスらによる米国特許第７，２８３，１０５号に記載されており、それらの全ての内容と開示が参照することにより組み込まれる。ウィリスらによる米国特許第７，１１３，１９５号およびダラスらによる米国特許第７，２８３，１０５号はともに、ピクセル／パルス値の全てのビットとカウンタとの間で完全な無条件比較を実施することに留意されたい。
【０１５７】
グタックらによる米国特許第７，０７１，９０８号は、いかにして空間光変調器のパルス幅が一連の部分比較で制御され得るかを示している。グタックらによる’９０８はまた、ビットシリアル処理を用いてこれらの比較をいかにして行うかを示している。本発明の目的の１つは、条件付きビット毎マスキングサポートを有する並列データ処理ハードウェアをいかにして用いて同様の機能を達成するかを示すことである。
【０１５８】
全ての視覚ディスプレイはいずれにせよ、表示デバイスにより生成された画像の処理および解釈のために、人間視覚システムに依存している。ディスプレイは、「客観的画像」（カメラにより撮られたものもしくは計器により測定されたもの）を生成するが、しかし、ユーザは、人間視覚システムを通して見られるように、「主観的画像」を見る。例えば、一般のＬＣＤカラーフラットパネルの場合、典型的に「ピクセル」を形成する、赤、緑および青の光の３つの独立したスポットが存在し、各スポットの明るさに応じて、眼は、物理ディスプレイに「白ピクセル」が存在しない場合でも、白を含む、赤、緑および青以外の何らかの色と解釈する。飛点の走査を用いるカラーＣＲＴの場合、ＣＲＴは視覚の持続性に依存し、よって人間は、走査ビームそのものではなく１つの画像を見る。単純な「フィールド順次式カラー」の場合、例えば、赤画像が眼に表示され、次に緑画像、そして次に青画像が異なった時点で眼に示されるが、色画像のシーケンスが十分に早ければ、人間は１つのフルカラー画像を見る。全ての表示デバイスは、何らかの方法で、人間視覚システムにより、人間が見る主観的画像と解釈される錯覚を創造する。本発明のいくつかの実施形態においては、表示の「錯覚」を創造する新しい手段が示される。
【０１５９】
本発明のいくつかの実施形態は、フィールド順次式カラーディスプレイにおいて利点を有する新規な「ベースプラスシャープナー」ＢＰＳ表現を使用する。画像圧縮が行われ、画像の各ピクセルを再構成するのにＳＬＭ上に２つの値のみが一度に必要とされる。加えてより少ないビットが色フィールド間に空間光変調器（ＳＬＭ）に送られる。加えてフレームバッファのサイズが縮小され得る。
【０１６０】
ＪＰＥＧおよびＭＰＥＧのような多くの一般の圧縮標準は、データを圧縮するのに周知の「彩度サブサンプリング」を用いている。彩度サブサンプリングが実行されると、ＹＵＶまたはＹＣｂＣｒのような色空間変換が３つの成分を得るのに行われ、１つが輝度成分（Ｙ）であり、そして２つが彩度成分（ＵおよびＶ、またはＣｂおよびＣｒ）を表す。彩度成分は、その後ある低解像度（サブサンプルされた）表現を用いて表される。他の先行技術の方法、例えばダラスらによる米国特許第７，２８３，１０５号は、輝度彩度フォーマット（広く用いられているＹＵＶに近い）に対する色空間変換を、記憶容量低減のための彩度成分のサブサンプリングと共に用いている。
【０１６１】
輝度彩度フォーマット（ＹＣｂＣｒのような）の１つの問題は、フレームバッファがＳＬＭそのものには存在しないフィールド順次式カラーシステムに使用するには不向きであることである。輝度彩度フォーマットで格納された画像データを１つの色に変換するには、一般的に、輝度値および１つもしくは２つの彩度値を読み出し、色ピクセル値（赤、緑または青の原色におけるような）を生成するために該成分を含むある計算を行う必要がある。ダラスらによる米国特許第７，２８３，１０５号は、カスタムフォーマットにより画像品質の若干のロスがあるが計算量を低減しているが、それでもピクセル値を再構成するためにある計算を必要としている。ダラスらによる米国特許第７，２８３，１０５号においては、この問題を回避するために輝度と彩度値の両方がＳＬＭ上に格納されるが、しかしより多くのメモリがＳＬＭ上に必要となり望ましくない。
【０１６２】
典型的なディスプレイシステムでは、入力される画像は色当たりピクセル当たり８ビットで、またはＲＧＢディスプレイではピクセル当たり２４トータルビットで表現され得る。フィールド順次式カラーシステムにおいて、典型的にはフルダブルフレームバッファを含むフレームバッファを使用することが一般的である。第１のバッファは、表示されているフレームを格納するのに用いられ、第２のバッファは、受け取られつつある次のフレームを格納するのに用いられる。このフルダブルバッファは、ピクセル当たり４８ビット（２ｘ２４ビット）またはそれ以上の記憶容量を必要とし得る。本発明の１つの目的は、このダブルフレームバッファのサイズを大幅に低減することである。
【０１６３】
フレームバッファがＳＬＭ上に無いフィールド順次式ディスプレイシステムについては、ＳＬＭ上に配置されたフィールドバッファを使用することが一般的である。ある場合においては、フルのダブルフィールドバッファが用いられる；第１のバッファは、表示されているフィールドを格納するのに用いられ、第２のバッファは、ＳＬＭに受け取られつつある次のフィールドを格納するのに用いられる。本発明の１つの目的は、ＳＬＭ上のフィールドバッファのサイズを低減することである。また他の本発明の目的は、フィールド間でＳＬＭに送られるデータ量を低減することである。
【０１６４】
本発明は、ディジタルバックプレーンならびにディジタルバックプレーン、光変調素子および空間光変調器を制御する種々の方法、システムおよびデバイスに関する。さらに本発明は、１つのマイクロディスプレイがパネルを順次照射する１より多くの色についてピクセル強度を制御するフィールド順次式カラーをサポートするのに特に有用である機能を有する。
【０１６５】
本発明のいくつかの実施形態においては、ＳＬＭデバイスは、複数のピクセルについてパルス幅を制御するためのメモリおよび処理をその中に組み込んでいる。コントローラは、それと共に、ピクセルデータを保持するフレームバッファ、入力されるビデオデータをＳＬＭデバイスにより容易に処理されるフォームに変換するハードウェア、ならびにＳＬＭデバイスの制御を伴う。いくつかの実施形態においては、本発明のコントローラは、１つ以上の基板上に物理的に形成され得る。例えば、フレームバッファについて別個のＤＲＡＭデバイスを用いる方がより費用効果が高いものであり得る。本発明のいくつかの実施形態においては、制御ロジックのいくつかあるいは全てが、コントローラデバイス、表示デバイスにあり得るか、あるいはそれらの間を分割され得、コントローラデバイスおよび表示デバイス間の機能ブロックの分割は幾分任意である。順次式カラーディスプレイシステムにおいては、パネルは、個々の色フィールドを次々に表示させることを担う。最低限の順次式カラーは、赤、緑および青（ＲＧＢ）の原色である。白フィールドは、入力ＲＧＢデータを基にして計算され得、３つの光源全てを同時にオンにして表示される。この場合、白は多原色と考えられる。黄、シアン、マゼンタ、琥珀もしくは他のような他の多原色も用いられ得る。
【０１６６】
一実施形態において、本発明は、ディスプレイパネル上の必要な記憶容量を低減、ディスプレイパネルへの必要なバンド幅を低減、および／またはディスプレイパネルの光オン時間を増加させる。
【０１６７】
一実施形態において、本発明は、コントローラのフレームバッファのサイズを低減する「ベースプラスシャープナー」表現を提供する。
【０１６８】
一実施形態において、本発明は、ＳＬＭ上のフィールドバッファサイズを低減する「ベースプラスシャープナー」表現を提供する。
【０１６９】
一実施形態において、本発明は、ＳＬＭに送られるデータ量を低減し、よってより少ない電力を消費する「ベースプラスシャープナー」表現を提供する。
【０１７０】
本発明の少なくとも１つの実施形態において、電極は、光を反射するとともに液晶に、偏光した光の偏光を変更させる電界を生じさせるミラーである。シリコン、ＧａＡｓ等の様な半導体ＣＭＯＳ基板を用い、液晶をこのように制御することは、液晶オンシリコン（ＬＣｏＳ）として知られている。他の実施形態においては、この電界は、テキサスインスツルメンツのＤＬＰＴＭデバイスの場合のようにマイクロミラーの制御に用いられ得る。
【０１７１】
図１は、本発明のある局面の３つの異なった実施形態のアウトラインを示す３つの異なったフローチャートを示す。この図面は、本発明の様々な局面に伴う用語の理解の助けとなる。
【０１７２】
フローチャート１００は、プロセッサ１０６に送られるベース画像データ１０２およびシャープナー画像データ１０４を示す。プロセッサ１０６は、一般のピクセル当たり２４ビットのフォームの赤、緑および青各々につきピクセル当たり８ビットの再構成された画像１１０を生成するのに、ベース画像データ１０２およびシャープナー画像データ１０４を用いるハードウェアおよび／またはソフトウェアを有する。再構成された画像１１０は、ベース画像データ１０２およびシャープナー画像データ１０４の生成に用いられた元の対象画像に比べて、より高いもしくはより低い解像度またはピクセル当たり多いか少ないかのビットのものであり得る。プロセッサ１０６は、画像を強調するか、またはさもなければ修正するために、スケーリングもしくは他の画像処理機能を有し得る。ピクセル当たり２４ビットの再構成された画像１１０は、ピクセル当たり２４ビットのデータを受け付け可能な任意の伝統的なデバイスで使用され得る。なお、図１には示されないが、本発明で使用され得るディジタル−アナログ変換および信号インタフェース変換（例えば、ＨＤＭＩへの）が存在し得る。
【０１７３】
フローチャート１００は、本発明の概念を使用する多くの方法のうちのただ１つを描写する。２４ビットＲＧＢフォームの再構成された画像１１０は、画像を再構成する多くの一般の手法のうちのただ１つであることは、当業者には理解されるであろう。例えば、ピクセル当たり２４より多いまたは少ないビットが存在し得、あるいは再構成された画像は、ＹＵＶまたはＹ、Ｃｒ、Ｃｂとして一般に知られる輝度および彩度ベクトルのような異なったフォームに再構成されてもよい。
【０１７４】
図１において、ベース画像データ１０２およびシャープナー画像データ１０４は、別の認識可能／良く理解される画像フォームに完全に変換される。しかしながら、人間の視覚システムの限界のために、ベースおよびシャープナーデータをＲＧＢもしくは他の従来のフォームに完全に変換する必要は無い。それよりも、人間の視覚システムが認識するフォームにデータを変換することのみが必要である。
【０１７５】
フローチャート１２０は、ディスプレイ処理ハードウェア、すなわち、ＥＲＡＭを有する再構成器素子（ＲＥＥ）１２６により、並列に処理されるベース画像データ１２２およびシャープナー画像データ１２４を示す。示されたプロセスにおいて、多くのＲＥＥが空間光変調器に存在し、各ＲＥＥはおそらく１つ以上のピクセル列を制御するか、もしくはある実施形態においては、１つのＲＥＥが複数ピクセル列を制御し得る。制御信号１３０は、ＲＥＥ１２６のセットの出力であり、再構成された画像を形成する。制御信号１３０は、フィールド順次式カラー画像を生成するために、ＭＲＲＡＭアレイ１３２においてピクセルを制御する。いくつかの実施形態においては、制御信号１３０は、ＭＲＲＡＭアレイ１３２書き込みエネーブルを駆動し得、これは次に、条件付き書き込みをＭＲＲＡＭビットに行い、次に液晶表示デバイスの液晶１３４を駆動／制御し、種々の原色がディスプレイを照射し、これは光１３６を反射してフィールド順次式一時的画像１３８を生成する。フローチャート１２０および１００の重要な差は、フローチャート１２０の再フィールド順次式フォームの構成された画像が一連の制御信号、すなわち制御信号１３０にすぎず、一般のフォームの画像ではないことである。さらに画像出力、すなわち、フィールド順次式一時的画像１３８は、それをフルカラー画像と解釈するのに人間視覚システムを必要とする「一時的画像」である。
【０１７６】
フローチャート１５０は、フローチャート１２０のものよりも、画像を処理／解釈するのに人間の視覚システムの能力のよりずっと多くを使用する、一時的画像の生成を示す。この場合、ベース画像データ１５２およびシャープナー画像データ１５４は、ディスプレイ処理ハードウェア、すなわち、ＲＥＥ１５６により処理され、ＢＰＳ制御信号フォームの再構成された画像１６０を生成する。ＢＰＳ制御信号フォームの再構成された画像１６０は、以下の点でフィールド順次式フォームの再構成された画像１３０とは異なる。制御信号は、あるレベルのベースおよびシャープナーの組み合わせ／解釈が人間視覚システムによって行われることを想定し、これは次にＲＥＥ１５６のセットが簡単化されることを可能にし、ＲＥＥ１２６のセットほどにはハードウェアを必要としない。ＢＰＳ制御信号フォームの再構成された画像１６０は、次に、場合により書き込みエネーブルのような他のハードウェアを介して、ＭＲＲＡＭアレイ１６２を制御するのに用いられ、次に、ＭＲＡＭビットに書き込みが行われ、次に液晶１６４を駆動し、原色／多原色照射１６６と組み合わされ、ＢＰＳカラー順次式画像１６８を生成する。ＢＰＳカラー順次式画像１６８は、より一般のフィールド順次式画像１３８とは異なるが、同様に人間視覚システムにより知覚される（知覚された画像全体は、ほとんどの画像については同じであるが、ある画像においてはいくぶんかの知覚された差が存在し得る）。
【０１７７】
フローチャート１００、１２０、および１５０の重要な点は、「再構成された画像」すなわち、ＲＧＢフォームの再構成された画像１１０、フィールド順次式フォームの再構成された画像１３０、ならびにＢＰＳ制御信号フォームの再構成された画像１６０は、赤、緑および青もしくは他の一般のフォーマットにまで「完全に」再構成されなくてもよいということである。再構成処理は、画像を、人間が最終画像として知覚するものに処理することを完了するために、駆動回路および人間視覚システムに依存し得る。
【０１７８】
フローチャート１２０および１５０は液晶表示デバイスの制御を示すが、フローチャート１２０および１５０の概念は、ＤＬＰとしても知られているディジタルマイクロミラーデバイス（ＤＭＤ）のような他の表示デバイスにも適用され得ることは、当業者には理解されるであろう。
【０１７９】
図２は、２行、行２０２および２０４、ならびに２列、列２０６および２０８を有するＭＲＲＡＭ２００の一部を示す。ＭＲＲＡＭビットは数多くの一般のメモリビットのいずれかと同一であり、加えて、ＭＲＲＡＭビットは、ピクセルを制御する１つ以上の電極を駆動する。この例では、４つのＳＲＡＭビット、ＳＲＡＭビット２３２、２３４、２３６、および２３８により各々駆動される４つのミラー電極、すなわち、ミラー電極２１２、２１４、２１６、２１８がある。各ＳＲＡＭビットは、２つのインバータ、インバータ２４２および２４４、ならびに２つのビット入力パストランジスタ、入力パストランジスタ２４６および２４８から構成される。ＭＲＲＡＭ２００におけるインバータ２４４の出力は、ライン２５０を介してその各々のミラー／電極２１２に接続される。ＭＲＲＡＭ２００は、一般の６−Ｔ  ＳＲＡＭと同様、２本のワード線、ワード線２５２および２５４、ならびに４本の真および偽ビット線、真および偽ビット線２６２、２６４、２６６、および２６８を含む。ＬＣＯＳデバイスの場合、ミラー電極２１２、２１４、２１６、および２１８は、反射金属および／または反射コーティングを含み得、そして図２においてミラー電極２１２、２１４、２１６、および２１８について各々の点線で示されるように、下にある回路のほとんどを覆い得る。
【０１８０】
通常のＳＲＡＭ動作に加えて、ＭＲＲＡＭは、本発明のいくつかの実施形態においては、列において、「マスク書き込み」をサポートする駆動回路を含み得る。これはグタックらによる米国特許第７，０７１，９０８号に示されており、それらの全ての内容と開示が参照することにより組み込まれる。
【０１８１】
グタックらによる米国特許第７，０７１，９０８号に記載されているように、ミラー上にＳＲＡＭビットの電圧とは異なる電圧を得るために、電圧「レベルシフト」ハードウェアのために追加のトランジスタが存在し得ることは、当業者によって理解されるであろう。これがＭＲＲＡＭビットの一部として使用し得るメモリビットを実装する多くの手法のうちの単なる１つであることを、当業者は認識するであろう。加えて、異なったディスプレイ技術は、真および偽の両電極を必要とし得る。
【０１８２】
図３は、本発明の一実施形態によるＳＬＭコントローラ３０２およびＳＬＭ３０４を含むディスプレイサブシステム３００の１つの実装を示す。図３に示す実施形態においては、上部および下部のデータバッファのセットがある。示された上部／下部の分割により、デバイスの上部および下部の半分はほぼ同一であり得る。
【０１８３】
入力されるビデオデータ３０６は、以下を含むがこれには限定されない数多くのフォーマットのいずれであってもよい：ディジタル赤、緑および青（ＲＧＢ）；Ｙ、Ｃｒ、Ｃｂフォーマットのコンポーネントビデオ；ＮＴＳＣのようなコンポジットビデオ；携帯電話向けのＭＩＰＩ  ＤＳＩ；テレビビデオＨＤＭＩ；あるいは任意の他のアナログまたはディジタルビデオフォーマット。入力されるビデオデータ３０６は、圧縮もしくは非圧縮データであり得る。入力されるビデオデータ３０６は、ビデオ入力バッファ３０８を介してＳＬＭコントローラ３０２に入る。
【０１８４】
ビデオ処理３１０は、数多くの周知のビデオ処理および／または強調動作のいずれかを実行し得る。ビデオ処理３１０は、１つのフォーマットもしくは色空間のデータを表示用のフォーマットに処理することを含み得る。ビデオ処理３１０は、圧縮データのデコードを含み得る。ビデオ処理３１０はまた、例えば、赤、緑および青データを取得すること、および、黄、マゼンタ、シアンおよび／または白のような他の多原色フィールドのための値を生成することを含み得る。ビデオ処理３１０はまた、入力されるビデオデータの数多くの周知の調整（例えば、ガンマ補正ならびに色調整および補正）、ならびに、液晶および／または光源の特性に関する調整を含み得る。ビデオ処理３１０の出力３１２は、所与の色フィールドに対応する複数ビット値であってよい。
【０１８５】
いくつかの実施形態においては、ビデオ処理３１０は、表示デバイスにより表示画像を生成するのに使用され得るベースプラスシャープナー（ＢＰＳ）表現もしくは任意の他のフォーマットに、画像データを変換することを含み得る。
【０１８６】
ビデオ処理３１０の出力３１２は、「パックされたピクセル」表現からビットフィールド平面化器３１４により、ビットがビット平面によりグループ化される「平面」表現に変換され得る。なお、ＳＬＭ３０４のいくつかの実施形態では、この「平面化」が必要とされ得るが、いくつかの実施形態においては、ＳＬＭ３０４が「パックされたピクセル」のピクセルデータを処理し得、よって、ビットフィールド平面化器３１４を必要としない。
【０１８７】
フィールド平面化器３１４からフレームバッファ書き込みコントローラ３２４が受信した処理された入力データ３２２は、フレームバッファ３２６のフレームバッファ書き込みコントローラ３２４に格納される。本発明の一実施形態において、フレームバッファ３２６は、少なくとも、２つ以上の完全なもしくは部分フレームを格納するのに十分なメモリを有する。なお、これは「フレームバッファ」と呼ばれるが、いくつかの実施形態においては、所与の時間のフレーム全体のデータの内容を含むものであっても、そうでなくともよい。
【０１８８】
本発明の少なくとも一つの実施形態において、フレームバッファ３２６は、複数の循環バッファを含む。１つの循環バッファは、各ビット平面、および／またはビット平面のサブセットについて用いられる。各循環バッファのサイズは、どの程度長く特定のビット平面が格納される必要があるかに応じて異なり得る。特定のバッファのサイズは、バッファが次のフレームからのデータで満たされつつある時に、バッファをオーバフローさせない時点で現在のフレームのデータが解放されるように設定される。現在のフレームのデータは、特定のビット平面が最後に転送されると解放され得る。これは、ビット平面に応じて、異なった時間に起こり得る。
【０１８９】
より詳細に以下に説明されるように、ベースプラスシャープナー表現を使用するとき、色ベース値のビット平面は複数回送られる必要がある。１フレーム時間の間に１つの色の複数フィールドが存在し得るためである。しかしながら、本発明のいくつかの実施形態においては、シャープナービット平面は、フレームの最初に一度送られ得る。したがって、シャープナービット平面に用いられる循環バッファは、色ベースビット平面に用いられる循環バッファに比べて小さいものであり得る。
【０１９０】
以下の説明では、ベースおよびシャープナーが一連の「ビット平面」として格納されるが、データを共にパックする他のグループ化も使用され得ることが、当業者にはまた理解されるであろう。例えば、ベース値が８ビット値としてパックされて１つ以上の単一循環バッファに格納され得、さらに８ビットシャープナーが、例えば、別個の循環バッファに格納され得る。いくつかの実施形態においては、ビット平面の使用は、ビット平面レベルの粒度により、追加のバッファサイズ削減を容易にする。
【０１９１】
フレームバッファ読み出しコントローラ３２８は、データをフレームバッファ３２６から受信し、該データをＳＬＭ３０４に送る。フレームバッファ読み出しコントローラ３２８は、フレームバッファ３２６より必要とされるデータを追跡し、必要なアドレスを生成する。いくつかの実施形態においては、フレームバッファ読み出しコントローラ３２８はまた、ＳＬＭ３０４上でデータが格納されるアドレスを生成し得、あるいは他の実施形態においては、アドレス生成は、ＳＬＭ３０４上で行われ得る。
【０１９２】
ディスプレイコマンドコントローラ（ＤＣＣ）３３０は、後述するように、ＳＬＭ３０４により使用されるディスプレイ制御情報を生成する。ＤＣＣ３３０からの制御情報は、別個の信号線３３２上で送られ得る。図３の信号線３３２は、説明の簡単化のために１本の線で示されているが、ＤＣＣ３３０から複数の信号線３３２があり得る。または、制御情報は、データバス３３４および３３６上をデータ情報と混合して、あるいは信号線のいくらかの他のセット上で送られ得る。
【０１９３】
マイクロコントローラ３３８は、当該技術分野で良く理解されているようなプログラマブルマイクロコントローラである。それは、マイクロコントローラそのものの内部に存在するかまたはその外部に設けられた（図示せず）ＲＯＭ、フラッシュ、ＲＡＭもしくは他のメモリに格納されたプログラムを実行する能力を有する。マイクロコントローラ３３８は、ＳＬＭコントローラ３０２内の機能からの種々の入力および出力、ならびに、Ｉ／Ｏライン３４０ならびにアナログ−ディジタルおよび／またはディジタル−アナログのコンバータならびに当該技術分野で良く知られている他の機能を介した外部入力および出力を有し得る。例えば、ビデオ処理３１０は、入力されるビデオデータの統計データを収集し、その情報をマイクロコントローラ３３８に送り、マイクロコントローラ３３８は、次に、ＬＥＤの駆動に影響を与える外部Ｉ／Ｏを制御するようにそれを処理し得る。外部光センサは、信号をＩ／Ｏライン３４０を介してマイクロコントローラ３３８に送り得、そして信号の処理後、次に、ＳＬＭ３０４を制御するいくつかのパラメータを変化させ得る。
【０１９４】
本発明のいくつかの実施形態においては、使用可能な技術に応じて、ＳＬＭコントローラ３０２の種々の機能の一部もしくは全てがＳＬＭ３０４上に実装（集積化）され得る。図３のＳＬＭコントローラ３０２は基本機能を示すのみであるが、本発明のいくつかの実施形態においては、以下を含むがこれには限定されない他の機能もコントローラに搭載され得る：ディジタル−アナログコンバータ、アナログ−ディジタルコンバータ、ならびに電圧レベル変更ハードウェア。
【０１９５】
データバス３３４および３３６は、フレームバッファ読み出しコントローラ３２８によりフレームバッファ３２６から読み出されたデータをＳＬＭ３０４に送るのに用いられる。ディスプレイサブシステム３００における表示処理は、ＳＬＭ３０４の上半部３４２および下半部３４４に半分に分割される。制御バッファ３４８は、制御情報をＳＬＭ３０４に持ち込むインタフェースとして働く。制御情報は、オンディスプレイコントローラ３５０の一部に送られる。送られる制御情報のタイプは、以下により詳しく説明される。データライン／バス３３４および３３６は、ＳＬＭ３０４のデータバッファ３５２および３５４にそれぞれ接続している。ＳＬＭ３０４はまた、アクティブディスプレイ３７８の、それぞれ上部および下部のＥＲＡＭデータ入力（ＥＤＩ）バス３５６および３５８；それぞれ上部および下部のＥＲＡＭを備えた再構成器素子（ＲＥＥ）３６０および３６２；それぞれ上部および下部のＭＲＲＡＭ書き込みバッファ３７０および３７２；それぞれ上部および下部のディスプレイピクセルミラー３７４および３７６を含む。各ＲＥＥ３６０もしくは３６２は、スクラッチメモリおよび処理ハードウェアとして働くＥＲＡＭを有し、以下により詳細に説明される。信号線３８４および３８６は、各上部ＲＥＥ３６０を上部ＭＲＲＡＭ書き込みバッファ３７０に接続し、各下部ＲＥＥ３６２を下部ＭＲＲＡＭ書き込みバッファ３７２に接続する。ＲＥＥ３６０からの結果は、上部ＭＲＲＡＭ書き込みバッファ３７０に送られ、次に上部ディスプレイピクセルミラー３７４を駆動する。ＲＥＥ３６２からの結果は、下部ＭＲＲＡＭ書き込みバッファ３７２に送られ、次に、下部ＭＲＲＡＭアレイ３７６を駆動する。
【０１９６】
図３に示される本発明の実施形態では、データライン／バス、ディスプレイピクセルミラー、ＭＲＲＡＭ書き込みバッファ等のようなＳＬＭの各種機能は上方および下方に向いて示されていたが、これら機能の他の向きもまた可能である。例えば、ＳＬＭのこれらの機能は左右を向き得る。
【０１９７】
図３に示されているのは、各ＲＥＥと上部もしくは下部ＭＲＲＡＭバッファとの間の信号線３８４および３８６であるが、これらは説明の簡単化のためのみである。例えば、いくつかの実施形態においては、時間多重化されたより少ない信号線があり得る。後述するように、図面は各ＲＥＥを個別に示しているが、種々の物理的実施形態では、複数のＲＥＥ３６０および３６２が共にグループ化され得る。
【０１９８】
ディスプレイシステム３００の動作例をここに説明する。ビデオデータ３０６がＳＬＭコントローラ３０２に入力され、各種のデータ処理がビデオ処理３１０により任意に実行され得る。この処理は、以下を含み得るがそれには限定されない：１つのディスプレイフォーマットから他への変換、ビデオデータが圧縮フォーマットであった場合復元、色補正、画像スケーリング、「白」フィールドおよび他の多原色フィールド生成、ならびに画像強調。
【０１９９】
図３に示される本発明の実施形態では、ビデオ処理３１０の出力は、「パックされた」ピクセルフォーマットである。ビットフィールド平面化器３１４は、パックされたピクセルデータを一連のビット平面に変換し、１つの色の１つのビットの複数ビットがビットのグループに入れられる。なお、いくつかの実施形態においては、ＳＬＭは、「パック」データを扱う能力を有し、よって、パックされたピクセルのフィールド平面化器３１４への入力は必要でなくともよい。
【０２００】
フィールド順次式カラーシステムでは、ビデオデータ３０６は、一般的に、ビデオ処理３１０にフレームレートでパックされたピクセルフォーマットで受信される。一般的に、このデータは「フィールドレート」より遅いレートで受信され、そしてデータフォーマットはフィールド順次式カラーシステムに表示するには適さない。フレームバッファ書き込み制御３２４は、フレームバッファ３２６のビットフィールド平面化器３１４の出力を格納する。フレームバッファ３２６は「フレームバッファ」と呼ばれるが、それは、単一フレームに必要とされる以上もしくは未満を格納し得る。
【０２０１】
フレームバッファ読み出しコントローラ３２８は、データをＳＬＭ３０４に送るためにフレームバッファ３２６より読み出し、（２）制御情報をＳＬＭ３０４にライン３３２により送る。いくつかの実施形態においては、ＲＥＥ３６０および３６２のなかのＥＲＡＭに必要なトータル記憶容量を低減し得るように、データをフレームバッファ３２６から読み出すことが有利であり得る。
【０２０２】
ＤＣＣ３３０は、ピクセル制御コード（ＰＣＣ）を生成しオンディスプレイコントローラ３４６に送る。専用のＤＣＣが使用され得るが、ＰＣＣはプロセッサまたは他の手段で計算され得る。
【０２０３】
ＤＣＣ３３０はまた、フレームバッファ書き込み制御３２４およびフレームバッファ読み出し制御３２８の全体の統制および制御を行う。それはまたデータおよび制御情報を、以下を含むがこれには限定されない他のＳＬＭコントローラ３０２内のコントローラと交換し得る：マイクロコントローラ３３８、フレームバッファ書き込みコントローラ３２４およびフレームバッファ読み出しコントローラ３２８。
【０２０４】
フレームバッファ読み出しコントローラ３２８は、それに付随して、フレームバッファ３２６からのデータを格納するデータバッファを有する。データは、データバス３３４およびデータバッファ３５２を介してＥＤＩ（ライン）バス３５６上をＲＥＥ３６０に送られる。データはまた、ＥＤＩライン（バス）３５８上をデータバス３３６およびバッファ３５４を介してＲＥＥ３６２に送られる。ピクセルデータ情報は、関連したＲＥＥ３６０もしくは３６２内のＥＲＡＭにロードされ、その後ＲＥＥ３６０もしくは３６２は一連の動作をパルス幅を制御するためにデータに対して実行する。各ＲＥＥ３６０もしくは３６２またはＲＥＥ３６０もしくは３６２のグループが結果を計算しアクティブディスプレイ３７８の１つのライン上の１つ以上のピクセルを条件付きもしくは無条件にオンもしくはオフするのに用いられ得る。これらの結果は、ＲＥＥ３６０を上部ＭＲＲＡＭ書き込みバッファ３７０に接続、またはＲＥＥ３６２を下部ＭＲＲＡＭ書き込みバッファ３７２に接続する信号線３８６を介して送られる。
【０２０５】
本発明のいくつかの実施形態において、図３においてフレームバッファは他のコントローラと共に同一の半導体基板上に示されているが、別個の大容量メモリデバイスをフレームバッファとして使用するほうが費用効率が高いものであり得る。
【０２０６】
本発明のいくつかの実施形態においては、フレームバッファ読み出しコントローラの一部もしくは全ての種々の機能が、使用可能な技術に応じてＳＬＭ上に実装され得る。本発明のいくつかの実施形態においては、フレームバッファ以外の全ての制御ロジックがＳＬＭの一部であり得、結果として２つの物理デバイス；フレームバッファＲＡＭおよびＳＬＭとなる。いくつかの実施形態においては、全ての制御およびフレームバッファＲＡＭがＳＬＭに実装され得る。なお、図３のコントローラは基本機能のみ示し、より多くのもしくは少ない機能をコントローラに含めることが可能であることもまた、理解されるべきである。
【０２０７】
本発明のいくつかの実施形態においては、ＭＲＲＡＭ書き込みバッファは、信号線３８６がデータというよりは実効的には書き込みエネーブル信号を送るのに働く条件付き／マスク書き込みをサポートし得る。これらのミラーＲＡＭバッファは、Ｇｕｔａｇらによる米国特許第７，０７１，９０８号に示されているように働き得、それらの全ての内容と開示が参照することにより援用される。ＭＲＲＡＭは一般のＲＡＭ（ＳＲＡＭ、ＤＲＡＭ、もしくは他のＲＡＭ）とはＲＡＭの出力が直接または間接的にピクセル出力を駆動するという点で異なっている。液晶オンシリコン（ＬＣＯＳ）の場合、ピクセル出力は液晶を制御する電極として働くミラーからなる。
【０２０８】
図３において、ＭＲＲＡＭは、２つの半部／セクションに分割されて示されている。しかし、本発明のいくつかの実施形態においては、ＭＲＲＡＭは、上下、左右、または上下左右の組み合わせの３分割、４分割等に分割され得る。単純化のため、残りの議論は主に、ＭＲＲＡＭが上下の２つの半部に分割されているか、または分割されない実施形態について議論するが、本発明のＭＲＲＡＭは、他の構成にも分割され得、以下に説明する処理はこれらの他のＭＲＲＡＭ構成に使用されるように適応され得ることを理解されるべきである。どのようなタイプの分割であれ、分割されたＭＲＲＡＭの部分は、共通の制御信号を共有し得るか、またはコントローラの独立した制御により互いに独立して働き得る。ＳＬＭのオンディスプレイコントローラは、フレームバッファにより緻密に制御されて、オンディスプレイコントローラが常に制御情報がフレームバッファ読み出しコントローラにより与えられ得るか、あるいはオンディスプレイコントローラは、オンディスプレイコントローラが大いに独立して動作可能なようにより多くの機能を有し得る。
【０２０９】
図４は、本発明の少なくとも一つの実施形態による単純なピクセル制御コード（ＰＣＣ）ワード４０２を示す。これは１つの可能なＰＣＣワードの単なる例示であることを理解されるべきであり、図４に示すものより多くの、または少ないフィールドが存在し得る。図４に示されたＰＣＣワード４０２はベースマッチ値（ＢＭＣＨＶ）４１０、ベースマスク（ＢＭＳＫ）４１２、シャープナーマッチ値（ＳＭＣＨＶ）４１４、およびシャープナーマスク（ＳＭＳＫ）４１６のビットを含む。
【０２１０】
ＰＣＣワード４０２はまた、ベース比較選択（Ｂ-ＣＯＭＰ）４１８、シャープナー比較選択（Ｓ-ＣＯＭＰ）４２０、および組み合わせロジック選択４２２を含み、それぞれのＭＲＲＡＭピクセルを制御するのにどのようにベース比較およびシャープナー比較の結果が組み合わされるかを決定する。
【０２１１】
ベースマッチ値４１０およびシャープナーマッチ値４１４は、各ピクセルに対応するＥＲＡＭに格納されているベース値およびシャープナー値と比較するのに用いられる。これらのマッチ値はマッチ値を一度に多くのピクセルと比較しマッチがあった場合、対応するピクセルを制御するために、多くのＰＰＥに送付され得る。
【０２１２】
ＢＭＳＫ４１２およびＳＭＳＫ４１６は、比較を行う時に選択的にいくつかのビットを無視するのに用いられる。
【０２１３】
Ｂ-Ｃｏｍｐ４１８およびＳ-Ｃｏｍｐ４２０は、どの種類の比較が行われるかを決定するのに用いられる。特定の実施形態に基づくと、イコール（＝）（equal-to）、ノットイコール（≠）（not-equal-to）、小なり（＜）（less-than）、小なりイコール（≦）（less-than-or-equal-to）、大なり（＞）（greater-than）、大なりイコール（≧）（greater-than-or-equal-to）、もしくは他のタイプの比較のような各種のタイプの比較が必要とされ得る。ＰＣＣはまた、ベースマッチの結果およびシャープナーマッチの結果が如何に組み合わされて最終マッチ結果を生成するかを決定するのに組み合わせロジック選択４２２を含む。
【０２１４】
以下に説明されるＰＰＥの特徴は、ＰＰＥが、可変ビット数間のマッチをサポートすることである。ＰＭＳＫはマスクに変換されるエンコードされた値であり得、または、独立のビットをピクセル値および／またはマッチ値の全てのビット位置に有し得る。
【０２１５】
ＰＣＣワード４０２はまた、最終のマッチ結果が真であるならピクセルがＨ（high）（ＤＲＩＶＥＨ＝１）もしくはＬ（low）（ＤＲＩＶＥＨ＝０）に駆動されるかを示す駆動Ｈ（ＤＲＩＶＥＨ）４２４のような信号を含み得る。Ｅ読み出し（Ｅ−ＲＥＡＤ）４２６は、所与の動作のためにＥＲＡＭが読み出される必要があるかを示す。Ｍ書き込み（Ｗ−Ｗｒｉｔｅ）４２８は、所与の動作の結果ＭＲＲＡＭが書き込まれるかどうかを示す。書き戻し有効化（ＷＢＥ）ビット４３０は、ＥＲＡＭが、例えばマッチ動作の結果に基づき再書き込みされるかどうかを示す。書き戻し値（ＷＢＶ）ビット４３２は、ＷＢＥビット４３０がアクティブであり他の条件が満足された場合書き戻しされる値を与える。
【０２１６】
当業者は、液晶ディスプレイがしばしば「ＤＣバランス」として知られていることを必要とすることを理解するであろう。ディジタル駆動のＬＣＯＳにはフィールドプレートを形成するカバーガラスの上にＩＴＯ電気コーティングがある。ＤＣバランスはＩＴＯの電圧を反転し同時に各ピクセルのミラー／電極の電圧を反転することで達成し得る。ピクセル上の反転はピクセル内部のハードウェアにより達成し得るが、またはピクセルに反転値を書き込むことでも達成し得る。このＤＣバランスおよびＩＴＯ変化の必要性のため、ロジック１のＤＲＩＶＥＨ信号はピクセルをＨとし、またはロジック０はピクセルをＬに駆動する。本発明のいくつかの実施形態においてはＩＴＯ電圧の状態に応じてＤＲＩＶＥＨを反転させるロジックが存在し得る。
【０２１７】
待ち時間値（ＷＡＩＴＶ）４３４は、次のコマンドまでの時間に関する値である。これは比較動作の時間間隔をとるのに用いられ得、よって所与のパルス幅の時間の重み付けに影響する。ＷＡＩＴＶ４３４はパルス幅の所望の精度を与えるのに十分なビットを有する。いくつかの実施形態においては、待ち値は待ち時間を示す「差分」タイミングで、当業者により理解されるように、制御タイミングを指定する多くの方法のうちのただ１つに過ぎない。待ち値はＳＬＭによる事象／制御の実行を変化可能／プログラマブルに間隔を空けるのに用いられ得る。
【０２１８】
ＰＣＣワード４０２はまた、他の制御機能のため他の制御ビット４４０を含む。各ピクセルの駆動波形を決定するのに用いられる多くの他の機能もしくは制御が存在し得る。
【０２１９】
当業者は、コマンドフィールドの値を指定する多くの等価な方法があることを理解するであろう。これらの値を単一コマンドに入れることは所望の機能を実装する１つの方法に過ぎない。
【０２２０】
待ち時間値（ＷＡＩＴＶ）４３４は、次のコマンドまでの時間に関する値である。ＷＡＩＴＶ４３４は比較動作の時間間隔をとるのに用いられ得、よって所与のパルス幅の時間の重み付けに影響する。ＷＡＩＴＶ４３４はパルス幅の所望の精度を与えるのに十分なビットを有する。待ち値は待ち時間を示す「差分」タイミングで、本発明において制御タイミングを指定する多くの方法のうちのただ１つに過ぎない。待ち値はＳＬＭによる事象／制御の実行を変化可能／プログラマブルに間隔をあけるのに用いられ得る。
【０２２１】
ＰＣＣワード４０２は、例として、図３のＤＣＣ３３０から図３のオンディスプレイ制御コマンドレジスタ３５０に送られる。
【０２２２】
ＰＣＣワード４０２はまた、他の制御機能のため他の制御ビット４４０を含む。以下に詳しく説明するように、多数の他の機能もしくは制御、同様に複数マッチ値および複数ＰＥマスク値が存在し得る。
【０２２３】
コマンドフィールドの値を指定する多くの等価な方法がある。これらの値を単一コマンドに入れることは所望の機能を実装する１つの方法に過ぎない。
【０２２４】
図５は、本発明の一実施形態による図３のＤＣＣ３３０として使用され得るメモリベースディスプレイコマンドコントローラ（ＤＣＣ）５０２の例を示す。メモリベースＤＣＣ５０２は、図３のオンディスプレイ制御コマンドレジスタ３５０に送られる図４のＰＣＣワード４０２の全てもしくはいくつかの制御信号を生成するのに使用され得る。
【０２２５】
メモリベースＤＣＣ５０２において、ライン５０４上のビデオタイミングおよびライン５０８上のマイクロコントローラの入力／出力のような入力および出力は、タイミングおよび他の制御情報をコマンドシーケンサ５１０に送る。ＤＣＣ５０２の目的は、ＳＬＭ（図５には示されていない）を制御するシーケンスで制御を生成することである。コマンドシーケンサ５１０は、次にアドレスおよび制御をライン５１２上でコマンドメモリ５１４に送る。コマンドメモリ５１４は、メモリおよび信号線５１６上の出力からフェッチしたプログラマブル制御コードを保持するのに使用されるＲＡＭ、ＲＯＭ、フラッシュメモリ、または他のメモリタイプであってもよい。コマンドメモリ５１４は、マイクロコントローラからライン５１８を介して直接的に、または間接的に入力／出力ライン５０８、コマンドシーケンサ５１０およびライン５１２を介してロードされ得る。コマンドメモリ５１４の使用は、結果として非常にフレキシブル／プログラマブルな制御コードとなり制御コード内のフィールドは信号線５１６上に出力される。信号線５１６上の制御コードは、他の情報とともにコマンドシリアライザ５２２により最適にシリアル化され得、ＤＣＣ５０２からライン５２４上に送出される。
【０２２６】
図６は、本発明の一実施形態による、図３のＤＣＣ３３０として使用され得る機能ベースディスプレイコマンドコントローラ（ＤＣＣ）６０２の例を示す。機能ベースＤＣＣ６０２は、図４のＰＣＣ４０２を形成する全てまたはいくつかの制御信号を生成するのに使用され得る。機能ベースＤＣＣ６０２は、メモリベースＤＣＣ５０２と少し異なり、オンディスプレイ制御コマンドレジスタ３５０に送られる制御信号を生成するのにロード可能なメモリを使用する代わりに、ＤＣＣ６０２は、機能生成器６１４を駆動する制御をライン６１２上に生成するコマンドシーケンサ６１０を有する。機能生成器６１４は、制御コードをライン６１６上に生成するのにロードされるかハードワイヤされたパラメータのセットを用いる。制御コードは、コマンドシリアライザ６２２もしくは何らかの他のハードウェアおよび／またはソフトウェアにより任意にシリアル化されライン６２４に出力され得る。ライン６３４上のビデオタイミングおよびライン６３８上のマイクロコントローラの入力／出力のような入力および出力は、タイミングおよび他の制御情報をコマンドシーケンサ６１０に送る。機能生成器６１４は、マイクロコントローラからライン６４８を介して直接的に、または間接的に入力／出力ライン６３８、コマンドシーケンサ６１０およびライン６１２を介してロードされ得る。
【０２２７】
ＤＣＣ５０２およびＤＣＣ６０２は、本発明のＤＣＣの実装の例に過ぎない。図５および６に示された機能は、システムの種々の物理的な位置に分散し得る。
【０２２８】
ＤＣＣは、テーブルルックアップにより生成されたいくつかのパラメータと機能生成器により生成された他の部分を含み得る。制御コードのいくつかの部分は、シーケンサへの入力として使用され得る。例えば「待ち値」は次の制御コードの生成の遅延に用いられ得る。
【０２２９】
両ＤＣＣ５０２と６０２は、単純なカウントもしくは固定値ではなく、ある意味「プログラマブル」であるマッチ値を含むがこれには限定されない制御コードの生成をサポートする。
【０２３０】
マスク比較がマッチステージで実行され、ピクセル制御信号が生成される。ＳＬＭ上のメモリが開放されリアロケートされる。以下に詳しく説明するように、これは強化されたＰＰＥの使用により可能となった。
【０２３１】
図７は、強化された並列処理素子（ＰＰＥ）７００を示す。ＰＰＥ７００は、「マスキングマルチオペレーショナル分割比較器」（ＭＭＯＳＣ）７０２を含む。ＭＭＯＳＣ７０２は、１つのハードウェア部品で、「マスキング比較器」、「マルチオペレーショナル比較器」、および「スプリッティング比較器」である。それは、ロジックおよび算術演算の両方を実行するよう設計されている。ＭＭＯＳＣ７０２は、下部７０４および上部７０８を有する「分割比較器」である。この分割、本実施形態に見られるように、２つの４ビット値もしくは１つの８ビット値を１サイクルで処理することを容易にする。当業者は、比較器を異なった形式で分割することにより、異なったビット幅を有する量に対応し得ることを理解するであろう。
【０２３２】
比較器のロジック７１０のビット０は、Ｌならばカウント（０）７３０（ビット１の桁上げ入力でもある）を含む桁上げパスをプルアップ７３２を介してプリチャージするクロック７２０を使用する。クロック７２０がＨとなれば、桁上げ入力（Ｌアクティブ）が−ｃｉｎ（０）７３４および−ｃｉｎ（４）７３６に注入され、下部７０４および上部７０８に比較を開始させる。ＰＭＳＫ入力７４０は、対応する伝播信号７４２をロジック１＝オンに、そして対応する生成信号７４４をロジック０＝オフにする。よって所与のＰＭＳＫ７４０が印加されると、そのビット「桁上げ生成」を引き起こさずあらゆる桁上げ入力をその桁上げ出力７３０に伝播し、次の最上位ビットの桁上げ入力となり、そのようにして２つの入力ビット、すなわち、ＥＲＡＭデータ（ＥＤ）入力ビット７５２および入力マッチ値ビット（ＭＣＨＶ）７５４をマスクする。各ＥＤ入力ビット７５２は、「ピクセル制御値」であり得、ＥＲＡＭ（図示せず）に格納された値からくる。ＢＰＳの場合、下に示すように、これはシャープナーもしくはベースのいずれかのビットである。ＭＣＨＶ７５４の入力マッチ値は比較対象となる値であり、該ユニットがどのような動作を実行しているかに応じてベースもしくはシャープナーマッチ値である。
【０２３３】
ＰＭＳＫ入力７４０の値は対応するビット位置の比較器の、算術（小なり（＜））比較もしくはロジック（イコール（＝））比較が実行されるかにつき、動作に影響を与える。あらゆる「マスク」されるビット位置はＭＣＨＶ７５４もしくはＥＤ７５２の状態に関わらず結果に影響を与えない。
【０２３４】
ＬＴ／-ＥＱ（Ｈならば未満（＜）およびＬならば等しい（＝））信号７６０は、比較器７０２が小なり比較を行うかイコール比較を行うかを選択する。単一の比較器７０２を用いてこの異なった動作を実行する能力により「マルチオペレーショナル比較器」が実現する。
【０２３５】
小なり比較には、ＬＴ／-ＥＱ信号７６０はＸＯＲゲート７６２にＭＣＨＶ７５４入力を反転させさらに「生成」信号７４４がカウント７３０を制御することを可能にする。イコール比較には、ＬＴ／-ＥＱ信号７６０はＬで、「生成」信号７４４を無効にしＭＣＨＶを反転させなくし、次にイコール比較を実行させる。
【０２３６】
リップル桁上げパスは「アクティブＬ」であり、最終桁上げ出力７０４は下部出力７７０を与えるために反転され、最終桁上げ出力７０８は上部出力７７２を与えるために反転される。反転機能信号７７４は、信号７６０の状態に応じて、大なりイコール比較もしくはノットイコール比較を許可するため出力を反転する。強制１信号７７６はあらゆる他のロジックに関わらず出力Ｌライン７８０、出力Ｈライン７８２および出力Ｈ-Ｌライン７８４を強制的に１／アクティブにする。４つの伝播出力は、論理ＡＮＤをとられグループ伝播信号７８６を形成する。グループ伝播７８６がＨならばＨ-Ｌ出力７８４が下部７０４の出力となる。グループ伝播がＬならば、Ｈ-Ｌ出力７８４が上部７０４の出力となる。
【０２３７】
信号７６０、７７４および７７６を一緒にしＰＰＥ７００により実行される機能を制御する。以降「機能コード」と呼ぶ。この機能コードは、ＰＣＣワード４０２からのＢ-Ｃｏｍｐ４１８およびＳ-Ｃｏｍｐ４２０信号により決定される。
【０２３８】
ＭＭＯＳＣ７０２は２つの４ビット比較の結果を出力Ｌライン７８０および出力Ｈライン７８２に、もしくは任意で１つの８ビット比較をライン７８４上に生成し得る。８ビット比較器を２つの４ビット比較器に分割する能力は「分割可能比較器」を実現する。「マルチオペレーショナル比較機能」は小なり（＜）、イコール（＝）、大なりイコール（≧）、ノットイコール（≠）、および、１／真を含む。比較はＥＤ７５２とマッチ値７５４との間でなされる。入力のあらゆるビットはＰＭＳＫ入力７４０の制御のもとでマスク／無視され得る。
【０２３９】
当業者に理解されるように、図７は、比較器部７０２を設計する数多くの方法の１つに過ぎない。また、異なる結果を計算する他のタイプの比較もしくは算術演算を含む他の機能が、本発明の範囲から逸脱することなく追加され得る。
【０２４０】
図８は「ＥＲＡＭ並列処理素子」（ＥＰＥ）８００を示し、これは、ＰＰＥ８０２（図７のＰＰＥ７００のような）をＥＲＡＭ８０４に接続し、ＥＲＡＭマスキングローダ８０６およびマスキング制御値再書き込み器（ＭＣＶＲ）８０８を有する。
【０２４１】
動作において、ＥＲＡＭ８０４は、読み出しおよび書き込みの両動作のためにＥＲＡＭをアドレスするためにＥＲＡＭアドレス（ＥＡＤＲ）８１０が与えられる。典型的な動作において、読み出しデータはＰＰＥ８０２に進む。
【０２４２】
図８に示されたハードウェアは、各々自身のマスキング能力を有する２つのタイプの書き込み動作をサポートする。新しいデータがＥＲＡＭに蓄積されるためにパネルに入ってきた場合、マルチプレクサ（ＭＵＸ）８１２は、データライン８２０にのる新データ入力８１４を選択する。ＥＲＡＭマスク８２２は、一般的に、同時にはアクティブ／Ｈ／オンの様なもののみを有し、そしてＥＲＡＭロード信号８２４と組み合わされて、ライン８２０上のデータがＥＲＡＭデータ入力８２８のうちの１つに書き込まれるように対応するビットの書き込みエネーブル８２６をオンする。
【０２４３】
ＥＲＡＭ８０４から読み出されたビットは、ＰＭＳＫビット８３２でマスクされていないビットに対しＭＣＨＶ８３０との比較のためＰＰＥ８０２に送付される。ＰＰＥ７００（図７）と同様、比較結果は下位ビット出力８３４、上位ビット出力８３６、ならびに上位および下位ビット出力８３８の組み合わせである出力を生成する。
【０２４４】
ＥＲＡＭ８０４は、ビット当たり書き込みエネーブル８２６およびデータ入力８２８を有する。図７に関して上述したように、マスキングローダ８０６は、ＥＲＡＭにおける単一の選択されたビット位置に新たに入力されるデータがロードされることを許可する。
【０２４５】
マスキング制御値再書き込み器（ＭＣＶＲ）８０８は、前の比較動作の結果に基づきＥＲＡＭへの書き込みをサポートする。書き戻し有効化（ＷＢＥ）８４６は、書き戻し値（ＷＢＶ）８４８を、ＭＵＸ８１２から送出される８１４の新しいデータの代わりにライン８４２の全てのＥＲＡＭデータに送出されるよう選択する。加えてＷＢＥ８４６は、書き戻し制御Ｌ８５６および書き戻し制御Ｈ８５８と論理ＡＮＤをとられ、ＥＡＤＲ８１０により選択されるＥＲＡＭ位置のセットがＷＢＶ８４８の新しい値で上書きされるかどうかを制御する。本実施形態では、Ｐマスクビット８３２もしくはその遅延されたバージョンと同一であるＰマスクビット８６０は、書き戻しのためにどのビットがエネーブルにされるかを制御する。マスキングロジックは、Ｐマスクビット８３２がＰマスクビット８６０と同じならば、比較においてあらゆるビットがマスクされ；書き戻し有効化８４６により書き戻しが要求された場合もまたマスクされる（書き込まれない）。
【０２４６】
図８は、単一の書き戻し値８４８と組み合わされたＭＣＶＲ８０８を示すが、このロジックは、他の算術能力を用いてＰＰＥにより計算され得るある値を含むがこれには限定されない、他の値の書き戻しをサポートするのに使用され得ることは、当業者には理解されるであろう。
【０２４７】
図９はＲＥＥ９００を示し、これは、２つのＥＰＥ９０２および９０４（例えば、各々図８のＥＰＥ８００で有り得る）、ならびにそれらの結果を合わせてＭＲＲＡＭ列９０６および９０７のペアを制御するロジックを含む。本実施形態におけるＭＲＲＡＭ列９０６および９０７は、ＭＲＲＡＭの列の多くのペアのうちの１つである。本実施形態において、全てのＭＲＲＡＭ列は共通のＭＲＲＡＭアドレス９０８を共有する。図９において、ＥＰＥ９０２は「Ａ」ＥＰＥとラベルされ、ＥＰＥ９０４は「Ｂ」ＥＰＥとラベルされているが、これらのラベルは図示と説明の容易化のためである。ＥＰＥ９０２およびＥＰＥ９０４は機能的に等価である。また、ＭＲＲＡＭ列９０６は「左」ＭＲＲＡＭ列とラベルされ、ＭＲＲＡＭ列９０７は「右」ＭＲＲＡＭ列とラベルされているが、これらのラベルは図示と説明の援用のためであり、物理的な意味を必ずしも有しない。
【０２４８】
フル_Ａ信号９４８は、Ｈならば、ＥＰＥ９０２を全幅モードで動作させ、ＥＰＥ９０４を分割モードで動作させ、９４８がＬならば、ＥＰＥ９０２を分割モードで動作させ、ＥＰＥ９０４を全幅モードで動作させる。本発明のいくつかの実施形態においては、「全幅」モードは８ビット比較に対応し、「分割」モードは２つの４ビット比較に対応する。
【０２４９】
ＥＰＥ９０２への入力は、機能コード９１０、ＥＲＡＭアドレス９１２、書き戻し制御上側９１４、書き戻し有効化９１６、マッチ値９１８、ＰＰＥマスク９２０、および書き戻し制御下側９２２を含む。ＥＰＥ９０２は、Ｈ出力９２４、ＨおよびＬ出力組み合わせ９２６、およびＬ出力９２８を有する。
【０２５０】
ＥＰＥ９０４への入力は、機能コード９３０、ＥＲＡＭアドレス９３２、書き戻し制御上側９３３、書き戻し有効化９３４、マッチ値９３６、ＰＰＥマスク９３８、および書き戻し制御下側９３９を含む。ＥＰＥ９０４は、Ｈ出力９４０、ＨおよびＬ出力組み合わせ９４２、およびＬ出力９４４を有する。
【０２５１】
左右ロジック９４６は、出力９２４、９２６、９２８、９４０、９４２、および９４４を取り、左ＭＲＲＡＭ列９０６および右ＭＲＲＡＭ列９０７を制御するよう組み合わせる。
【０２５２】
信号フル_Ａ９４８がＨならば、ＭＵＸ９５０およびＭＵＸ９５２はＨおよびＬ出力組み合わせ９２６をＭＵＸ出力９５６および９５８に送る。一方、信号フル_Ａ９４８がＬならば、ＭＵＸ出力９５６がＯｕｔ_Ｈ９２４にセットされ、ＭＵＸ出力９５８がＯｕｔ_Ｌ９２８にセットされる。ＭＵＸ出力９５６は、それを格納しかつ書き戻し制御上側９１４を駆動するラッチ９６０に供給される。ＭＵＸ出力９５８は、それを格納しかつ書き戻し制御下側９２２を駆動するラッチ９６１に供給される。
【０２５３】
フル_Ｂ信号９６２は、フル_Ａ信号９４８を反転することにより生成される。信号フル_Ｂ９６２がＨならば、ＭＵＸ９６３およびＭＵＸ９６４はＨおよびＬ出力組み合わせ９４２をＭＵＸ出力９６６および９６８に送る。一方、信号フル_Ｂ９６２がＬならば、ＭＵＸ出力９６６がＨ出力９４０にセットされ、ＭＵＸ出力９６８がＬ出力９４４にセットされる。ＭＵＸ出力９６６は、それを格納しかつ書き戻し制御上側９３３を駆動するラッチ９７０に供給される。ＭＵＸ出力９６８は、それを格納しかつ書き戻し制御下側９３９を駆動するラッチ９７１に供給される。
【０２５４】
フル_Ｂ９６２は、フル_Ａ９４８の反転なので、ＥＰＥ９０２およびＥＰＥ９０４のうち一方が「全幅」モードに、他方が「分割モード」に構成される。本実施形態では、１つのＥＰＥの結果の１つの８ビットは他のＥＰＥの２つの４ビットと組み合わされ、左ＭＲＲＡＭ列９０６および右ＭＲＲＡＭ列９０７を制御する信号が形成される。
【０２５５】
ＡＮＤゲート９７２は、論理的にＥＰＥ９０２からの出力９５６をＥＰＥ９０４の出力９６６と組み合わせ、左ＭＲＲＡＭエネーブル９７３を生成する。同様に、ＡＮＤゲート９７４は、論理的に出力９５８と出力９６８とを組み合わせ、右ＭＲＲＡＭエネーブル９７６を形成する。
【０２５６】
左ＭＲＲＡＭエネーブル９７３は、ＡＮＤゲート９７８を介してＭＲＲＡＭロード９８０とＡＮＤをとられ、左ＭＲＲＡＭ列９０６の書き込みエネーブル（ＷＥ）９８２を制御する。これにより、駆動Ｈ信号９８４上の共通のデータ値が、ＭＲＲＡＭアドレス９０８により与えられるＭＲＲＡＭアドレスに書き込まれる。同様に、右ＭＲＲＡＭエネーブル９７６およびＭＲＲＡＭロード９８０は、ＡＮＤゲート９８８を介して右ＭＲＲＡＭ列９０７の書き込みエネーブル９９０を制御する。左データ入力９９２は、ＤｒｉｖｅＨ９８４により駆動される。右データ入力９９６もまた、ＤｒｉｖｅＨ９８４により駆動される。
【０２５７】
ＥＰＥ９０２およびＥＰＥ９０４は、ハードウェアに関して同一であり得るが、異なるデータの異なる分割に対し異なった動作を実行し得る。左／右ロジック９４６は、ＥＰＥ９０２および９０４の出力をとり、ＭＲＲＡＭ列ペアの左右列を制御するために組み合わす。
【０２５８】
当業者は、図９の機能が異なった方法で実装され得ることを理解するであろう。トランジスタの価格が低価格になるにつれて、ＥＰＥ９０２および９０４の機能はより複雑になり、より多くの機能をサポートし、そして多くのビット結果を出力し得、そして左／右ロジックは、加算／減算のようなより複雑な動作をサポートし得ることが予測される。
【０２５９】
図９は、ＭＲＡＭ列９０６および９０７のペアがＥＰＥ９０２および９０４のペアにより制御されることを示しているが、ここに示された概念は、１より多くのペアの列をサポートするのに使用され得ることは当業者には理解されるであろう。必要なＥＰＥ数は、グループ化された列の数と必ずしも同じでなくてよい。２つの隣接する列を、要求される動作の相対的なスピードおよび使用されるロジック量に応じて、より多くのもしくは少ないＥＰＥで制御することが可能であることは、当業者に理解されるであろう。例えば、２倍で動作するたった１つのＥＰＥが、図９に示された２つのＥＰＥのタスクを実行し得る。
【０２６０】
本発明の他の実施形態では、ＲＥＥ９００が、図９に示されたように特定の列に接続するのに対し、ＭＲＲＡＭの異なる列に接続することを可能にする、スイッチ素子をサポートし得る。このスイッチ構成は、１つのＲＥＥ９００を用いてＭＲＲＡＭの２列より多くを制御することを容易にし得、および／または、冗長性を有し、デバイスの歩留まりを向上させるために「不良」ＲＥＥ９００についてスペアの「良」ＲＥＥ９００に切り替えることを容易にし得る。
【０２６１】
ＥＰＥは、ＥＲＡＭのアドレス制御の共通のセットを共有するグループもしくはブロックに構成され得る。図９は機能を伝えることを意図しハードウェアがどのように必然的にデバイス上に物理的に構成されるかを伝えることは意図しない。多くのＥＰＥ内のＥＲＡＭは共通のアドレスを共有しているので、実効上共通のアドレスおよび制御デコードを共有する複数のＥＲＡＭ８０４として働く、デバイスレイアウトに関して単一の物理メモリアレイを有することがより効率的であり得ることは、当業者に理解されるであろう。
【０２６２】
図１０は、図９と基本的に同じハードウェア機能であるがＥＲＡＭは明示的にＥＰＥから分割されている、別の構成を有する実施形態を示す。４バンクのＥＲＡＭ、すなわち、ＥＲＡＭバンク１００２、ＥＲＡＭバンク１００４、ＥＲＡＭバンク１００６、およびＥＲＡＭバンク１００８が存在する。ＥＰＥ９０２および９０４（図９）のような２つのＥＰＥが示されているが、ＥＲＡＭはＥＰＥの外にあり、よって「ＰＰＸ」もしくはＥＲＡＭ無のＰＰＥと呼ばれる。ＰＰＸ_Ａ１０１２およびＰＰＸ_Ｂ１０１４が示されており、機能的にはＥＲＡＭを有していない事以外それぞれＥＰＥ９０２および９０４と同じである。ＥＲＡＭは、ＥＰＥの機能の残りに関連してどのように構成されているかを示すように切り出されている。ＥＲＡＭバンク１００２およびＥＲＡＭバンク１００４は、ＰＰＸ_Ａ１０１２のＥＲＡＭデータ入力１０２２に接続され得、ＥＲＡＭバンク１００６およびＥＲＡＭバンク１００８は、ＰＰＸ_Ｂ１０１４のＥＲＡＭデータ入力１０２４に接続され得る。ＰＰＸ_Ａ１０１２は、図９のＯｕｔ_Ｈ９２４、Ｏｕｔ_ＨＬ９２６およびＯｕｔ_Ｌ９２８で有り得る出力１０２６を有する。同様にＰＰＸ_Ｂ１０１４は、図９のＨ出力９４０、ＨおよびＬ出力組み合わせ９４２およびＬ出力９４４であり得る出力１０２８を有する。ＰＰＸ出力１０２６および１０２８は、左／右ロジック１０３０（図９のロジック９４６のような）に進む。左／右ロジック１０３０は、左／右ロジック９４６（図９）のように、ＰＰＸ_Ａ１０１２が「フル」もしくはデュアル４ビット「分割」モードで機能するかを制御するフル_Ａ１０６６の入力を有する。本実施形態では、ＰＰＸ_１０１２がフルモードであれば、ＰＰＸＢ１０１４が「分割モード」と扱われる。フルＡ１０６６がＬであれば、ＰＰＸ_Ａ１０１２は「分割」モードでＰＰＸ_Ｂは「フル」モードである。機能コード１０４２および１０４４は、ＰＰＸ１０１２および１０１４で実行される機能をそれぞれ制御する。図１０に示されていないのは、書き戻しパスおよび多くの他の図８および図９に示された詳細である。
【０２６３】
図１０は、本発明のいくつかの実施形態において使用される物理ピクセル位置１０５２、１０５４、１０５６、および１０５８のグループを扱う１つの方法を示す、図１０５０を含む。示されている実施形態では、２ｘ２のピクセルのグループ当たり１つの８ビット「ベース」が存在し、そして各ピクセル当たり１つの４ビット「シャープナー」もしくは２ｘ２のピクセルのグループ当たり４つの４ビットシャープナーが存在する。よって、各２ｘ２ピクセルブロックに１ｘ８ビットの「ベース」および４ｘ４＝１６ビットのシャープナーが存在する。各ピクセルブロックに２つの「左」ピクセルおよび２つの「右」ピクセル、ならびに行Ｍに２つのピクセルおよび行Ｎに２つのピクセルが存在する。正味の結果は、シャープナービットがベースの２倍存在することとなる。メモリ使用の簡単化のため、２つの４ビットシャープナーは、各バンクのアクセスが単に８ビットとなるように１つの８ビットバイトにパックされる。シャープナーをこのようにパックすることもまた、「分割」モードの時のＰＰＸ１０１２もしくは１０１４による操作を容易にし得る。示されたメモリ構成では、ベース値はバンクの１つのセクションにグループ化して示されており、シャープナーはバンクの別の部分にグループ化されているが、これはメモリにデータを組織化する時の数多い方法のうちの１つに過ぎないことが、当業者に理解されるであろう。
【０２６４】
ディスプレイアレイが上／下に分割されているとすると、ＥＲＡＭバンク１００２、１００４、１００６および１００８は組み合わされて２つのピクセル列の半分（上もしくは下のいずれか）のベースおよびシャープナー値を含む。示された実施形態では、各２つの列あたり２つのＰＰＸの１セットが画像の上下に存在する。このようにピクセルのラインの全体が同時に計算される。
【０２６５】
ＥＲＡＭバンク１００２および１００６は、図示されない他のＥＲＡＭバンクとともに「ワード」線のセットを共有する。同様に、ＥＲＡＭバンク１００４および１００８は、ワード線のセットを他のメモリとともに共有する。ＥＲＡＭバンク１００２もしくはＥＲＡＭバンク１００４のいずれがデータバス１０６２に選択されるかを決定する、列毎のバンクセレクトが存在する。同様に、ＥＲＡＭバンク１００６もしくはＥＲＡＭバンク１００８が、ＥＲＡＭデータバス１０６４上に選択され得る。
【０２６６】
ＥＲＡＭバンク１００２およびＥＲＡＭバンク１００８、またはＥＲＡＭバンク１００４およびＥＲＡＭバンク１００６のいずれかが、同時にエネーブルされる。ＥＲＡＭバンクに送られたアドレスに応じて、８ビットベースもしくは２つの４ビットシャープナーのいずれかが、所与のＰＰＸに送られる。フル_Ａ信号１０６６は、ＰＰＸ_Ａ１０１２に８ビット幅のデータが送られるとＨ／アクティブとなり、フル_Ａ信号１０６６がＬであれば、ＰＰＸ_Ａ１０１２は２つの４ビット数を処理する。例えば、ＥＲＡＭバンク１００２への行アドレスはＰＰＸ_Ａ１０１２に進む８ビットベースを選択し得るが、同時に、２つの４ビットシャープナーがＥＲＡＭバンク１００８からＰＰＸ_Ｂ１０１４に送られ得る。
【０２６７】
示された実施形態では、ＥＲＡＭバンク１００２は、画像の所与の列における各ピクセルブロックの画像の偶数ベースの上半分、および各２ｘ２行についての奇数ブロック４ビットシャープナーの下半分を有する。４ビットシャープナーは各８ビットバイトに左および右のシャープナーとともに格納され、さらにピクセルブロック当たり各ベースバイトにつき２つのシャープナーバイトが存在するよう格納されたサブ行「Ｍ」「Ｎ」が存在する。同様に、他のブロックは、およそ半分のベースおよび半分のシャープナーを格納する。
【０２６８】
一連の動作の開始時に、８ビットベースはＥＲＡＭバンク１００２から来てＰＰＸ_Ａ１０１２に送られ、サブ行Ｍの２つのシャープナーはＥＲＡＭバンク１００８からＰＰＸ_Ｂ１０１４に送られる。ＰＰＸ_Ａ１０１２は分割されず、ＰＰＸ_Ｂ１０１４は分割され２つのシャープナーを処理する。ＰＰＸ_Ａ１０１２およびＰＰＸ_Ｂ１０１４の出力は左／右ロジック１０３０に行き、ディスプレイの所与の行のＭＲＲＡＭにおける２つのピクセルを制御する信号１０７２および１０７４を生成する。加えて、図９に示されたように（しかし図１０には図示せず）、次のサイクルでは、２つのＰＰＸ出力のうちの１つが、対応するＥＲＡＭへの条件付き書き込みを制御するのに使用され得る。続くサイクルでは、ＥＲＡＭバンク１００２からの同じベースデータがＰＰＸ_Ａ１０１２に進むが、ピクセルブロックのライン「Ｎ」のシャープナーはＰＰＸ_Ｂ１０１４に送られる。
【０２６９】
ＲＥＥ１０００内にはＢＰＳ再構成器素子（ＲＥＣＥＬ）１０６０が存在し、これは、ＰＰＸ_Ａ１０１２、ＰＰＸ_Ｂ１０１４、および左／右ロジック１０３０、ならびに、ブロック図には図示していない他のハードウェアを含む。ＲＥＣＥＬ１０６０は、ＥＲＡＭバンク１００２、１００４、１００６および１００８からのベースおよびシャープナーデータを「ピクセル制御信号フォームの再構成された画像」に変換するのに必要な処理ハードウェアを有する。実施形態の実装では、ＲＥＣＥＬ１０６０は、ＭＲＲＡＭ（図１０には図示せず）の２つの隣接するピクセル列のための２つの制御信号１０７２および１０７４を生成する。この構成は本実施形態に示される概念を実装する数多くの方法のうちの１つに過ぎないことが、当業者には理解されるであろう。所与のＲＥＣＥＬ１０６０は、単一列もしくは２より多くの列を、ハードウェアのスピードおよび相対的なコストならびに他の設計要求および／または制限に応じて制御し得る。
【０２７０】
図１１は、本発明の一実施形態による図３のＳＬＭ３０４と同様のＳＬＭ１１０４を示す。ＳＬＭ１１０４は、上部ＲＥＥ１１１０および下部ＲＥＥ１１１２を有し、各ＲＥＥは図１０のＲＥＥ１０００に対応する。ＲＥＥ当たりの関連したＥＲＡＭ量は、各種設計考察に応じて変化し得る。複数のＥＲＡＭは、示されるように「スタック」され得る。なお、図１１は説明のため単純化したものであり、より多くのＲＥＥが実際のデバイスに必然的に存在し得る。例えば、１２８０ｘ７２０ディスプレイには、アレイの上半分を駆動するのに６４０のＲＥＥが存在する。この例示的な実施形態において、各ＲＥＥは２列のＭＲＲＡＭを駆動するためである。また下半分を駆動する６４０のＲＥＥが存在し、合計１２８０のＲＥＥとなる。
【０２７１】
ＤＣＣからのＤＣＣ３３０（図示せず）のような制御情報は、別個の信号線３３２で送られ得る。図１１の信号線１１３２は、説明の簡単化のために１本のラインとして示されているが、ＤＣＣからの複数の信号線１１３２が存在し得る。あるいは、制御情報はデータライン１１３４および１１３６上をデータ情報と混合され、あるいはなんらかの他の信号線のセット上を送られ得る。データライン１１３４および１１３６のＥＲＡＭデータは、入力されるＥＲＡＭデータをそれぞれ上部ＲＥＥ１１１０および下部ＲＥＥ１１１２に供給する。
【０２７２】
ＳＬＭ１１０４における表示プロセスは、ＳＬＭ１１０４の上半部１１４２および下半部１１４４に２分割される。制御バッファ１１４８は、制御情報をＳＬＭ１１０４にもたらすインタフェースとして働く。制御情報は、オンディスプレイコントローラ１１５０の部分に送付される。送付される制御情報のタイプは、以下により詳細に議論する。データ（バス）ライン１１３４および１１３６は、それぞれＳＬＭ１１０４のデータバッファ１１５２および１１５４に接続する。ＳＬＭ１１０４はまた、アクティブディスプレイ１１７８の上部および下部のＥＲＡＭデータイン（ＥＤＩ）バス、それぞれ１１５６および１１５８；上部および下部のＭＲＲＡＭ書き込みバッファ、それぞれ１１７０および１１７２；ならびに上部および下部のＭＲＲＡＭアレイ、それぞれ１１７４および１１７６を有する。各ＲＥＥ１１１０もしくはＲＥＥ１１１２はスクラッチメモリおよび処理ハードウェアとして働くＥＲＡＭを含み、以下により詳細に説明される。信号線１１８４および１１８６は、各上部ＲＥＥ１１１０を上部ＭＲＲＡＭ書き込みバッファ１１７０に、各下部ＲＥＥ１１６２を下部ＭＲＲＡＭ書き込みバッファ１１７２に接続する。ＲＥＥ１１６０からの結果は上部ＭＲＲＡＭ書き込みバッファ１１７０に送られ、次に上部ディスプレイピクセルミラー１１７４を駆動する。ＲＥＥ１１６２からの結果は下部ＭＲＲＡＭ書き込みバッファ１１７２に送られ、次に下部ＭＲＲＡＭアレイ１１７６を駆動する。
【０２７３】
数多くのライン１１８２および１１８４は、上部ＲＥＥ１１１０および下部ＲＥＥ１１１２を上部ＭＲＲＡＭ１１７４および下部ＭＲＲＡＭ１１７６にそれぞれ接続する、上部結果バス１１８６および下部結果バス１１８８の一部である。上部結果バス１１８６および下部結果バス１１８８のライン１１８２および１１８４上にそれぞれスイッチ（図示せず）が存在し得、異なったＲＥＥをＭＲＲＡＭの異なった列に接続することを可能にする。ＲＥＥ１１１０（もしくは１１１２）の詳細が点線ボックス１１９０に示されている。点線ボックス１１９０のＲＥＥ１１１０は、２つのＥＲＡＭ１１９２、２つのＰＰＸ１１９４、ＥＤＩバス１１５６、ならびに上部結果バス１１８６を含めて示されている。点線ボックス１１９０は、一般的に図１０に対応する。
【０２７４】
いくつかのアプリケーションにおいては、最終デバイスをより薄くすることに寄与し得るので、デバイスをある方向に出来るだけ短くすることが望ましい。これらのＲＥＥは、本質的にはデバイス上のいかなる場所にも配置し得、このことは、より小さいおよび／またはより少ないＲＥＥがＳＬＭの上部および下部に、そしてより多くが側面に、デバイスの高さをある方向に低くするのを助けるために配置され得ることを意味する。
【０２７５】
図１２は、マルチメディア投影システム１２００において本発明の概念がどのように使用され得るかを示す１つの方法のブロック図を示す。この例では、システムはバッテリ１２１０を動力源としている。ブロック図は、マイクロディスプレイベースのプロジェクタのための一般的な光学エンジン１２１２を示している。単純な純粋なフィールド順次式カラーシステムにおいては、赤光源１２２０、緑光源１２２２もしくは青光源１２２４（各々ＬＥＤもしくはレーザであり得る）が順次オンされるが、多原色フィールドのために、該光源の２つもしくは３つ全てがある混合色のために同時にオンされることも可能である。光学素子１２４０、１２４２および１２４４が、赤、緑および青光源よりの光を各々成形するのに使用される。赤、緑および青以外の色がＬＥＤもしくはレーザに使用され得ることも可能である。加えて、人間には見えない赤外線のような色が、画像認識を助けるのに「組織化された光」画像を消すことを含む、種々の応用に使用され得る。
【０２７６】
赤、緑および青の光の混合には、当分野で良く知られているように単純な２色性フィルタ１２４６および１２４８を用いるように示されているが、他の方法も使用し得る。レーザの場合、各設計で異なり、図示しないが一般的に何らかの形のスペックル除去およびビーム成形光学系が存在する。ある設計においては、光はまたある「プレ偏光」光学系（図示せず）を通過し得る。次に、混合された光はマイクロディスプレイを照射するのに光を成形するフィールド光学系１２５０を通過する。
【０２７７】
ＬＣＯＳの場合、レーザからの偏光した光をマイクロディスプレイ１２５４に向けるビームスプリッタ１２５２がしばしば存在する。ＳＬＭのマイクロディスプレイ１２５４は、ＳＬＭ３０４（図３）またはＳＬＭ３０４（図３）の一実施形態である。偏光ビームスプリッタ１２５２は、ある方向に偏光した光を反射し他の偏光を透過する。ビームスプリッタは、高度に偏光した光のみをＬＣＯＳマイクロディスプレイに通す効果がある。ＬＣＯＳマイクロディスプレイの各ピクセル／ミラー／電極は、非黒の各ピクセルの光を、所与のピクセルミラーにより反射された後ビームスプリッタを通過するよう回転させるべく、ピクセル上の液晶を制御する。ビームスプリッタを出た光は、結果としての画像を視覚のために拡大する投影レンズ１２５６に進む。これは単純化された光学ダイアグラムであって、小さな光学エンジンを実装する多くの他の方法が存在し得ることが、当業者には理解されるであろう。
【０２７８】
ＬＥＤもしくはレーザドライバ１２６０は高電流電気信号をＬＥＤに供給し、ＬＣＯＳマイクロディスプレイも制御するＡＳＩＣ１２６２により制御される。ＡＳＩＣ１２６２は、フレームバッファをＡＳＩＣ１２６２そのものと同一シリコン基板上に有し得、またはフレームバッファは、１より多くのデバイスが同じパッケージに搭載される「システムオンパッケージ」（ＳＯＰ）の一部であり得る。メモリデバイスもしくはサブシステムを含み得るメディアプロセッサ１２６４は、各種のデータタイプを取得し、そしてＬＣＯＳ制御ＡＳＩＣ１２６２に送付する表示のための画像に変換するのに使用される。フラッシュメモリ１２６６は、データ、および、圧縮もしくは解凍された静止画および／またはビデオ、文書、プレゼンテーション図面材料、またはこのデバイスを用いて表示され得るあらゆる他のタイプの音声視覚材料を含み得るディスプレイ内容を保持するのに使用される。さらに示されているのは、電池の充電ならびにメディアプロセッサ１２６４へのデータおよびプログラムのダウンロードに用いられ得るＵＳＢ入力１２７０である。ビデオ入力１２７２は、標準的なメディアプロセッサ１２６４に行き得るアナログおよびディジタル、圧縮もしくは非圧縮ビデオ情報を受け付け得る。キーボードもしくは他の入力１２７４は、人間による入力および制御に用いられ得、今日の携帯電話、カメラおよびメディアプレーヤのような携帯デバイスに一般的なようにあらゆる数の他の入出力がシステムにあり得る。プロジェクタに加えて、ＬＣＤフラットパネル１２７６のような他の表示デバイスがあり得る。さらに示されているのはワイアレストランシーバであり、スピーカおよびマイクと組み合わされると、デバイスは他の応用のうちで携帯電話として使われ得る。他の応用ではカメラが含まれ得る。マイク１２７８は音声もしくは音楽入力に使用され得、スピーカ１２８０は音声再生もしくは携帯電話の様なものの一部として使用され得る。ワイアレス受信機１２８２はリモートコントロールのようなローカル入力の受信に使用され得、および／または携帯電話および／またはワイアレスインターネットを含むワイアレス通信に使用され得る。
【０２７９】
独立にまたはプロジェクタと協同して働き得るカメラ１２８４が含まれ得る。例えば、カメラ１２８４もしくは他の視覚入力もしくは距離測定デバイスが、プロジェクタの出力レンズの焦点合わせ機構の制御に使用され得る。カメラ１２８４は、メディアプロセッサ１２６４の画像認識を介して、手や指の動きを入力する入力デバイスとして使用され得る。加えて、カメラは、光学エンジン１２１２により投射された視認できるか、または人間に視認できない画像を検出し得る。動きを検出するために位置感受性のセンサも含まれ得、投射された画像に影響を与える。
【０２８０】
多くの種々の追加もしくは変更が図１２のシステムになされ得ることは、当業者に理解されるであろう。加えて、当業者に理解されるように、図１２に示されたブロックの一部は異なった実装では混合されたり分割されたりし得る。
【０２８１】
図１３は、ＭＲＲＡＭ１３０４が一連のダミーサイクルを実行することを制御するダミーサイクル駆動部１３０２を示している。これらのダミーサイクルは、ＭＲＲＡＭの内容に影響を与えないが、電力を消費させる。この消費された電力は液晶を加熱する効果を有する。本発明の一実施形態において、温度センサもしくは他のセンサが液晶の温度を推測するのに用いられる。推測された温度が低すぎるようであれば、液晶を温めるためにダミーサイクル駆動部が活性化され得る。ダミーサイクル駆動部１３０２は、通常の（非ダミーサイクル）動作においてＭＲＲＡＭ１３０４へ書き込むためのものとほぼ同じハードウェアから構成される。このハードウェアは、ＭＲＲＡＭ書き込みバッファ１３１２を介してＭＲＲＡＭ１３０４に書き込まれる値を生成するＰＰＥ１３０８を含む。ＰＰＥ１３０８は、ＰＥ制御ライン１３１８を介してオンディスプレイコントローラ１３１４により制御される。オンディスプレイコントローラ１３１４は、ワード／行アドレスをワード線（行）ドライバ１３２０にワード／行アドレスライン１３２２を介して供給する。オンディスプレイコントローラ１３１４は同時に、ＭＲＲＡＭ書き込みエネーブル（ＷＥ）ライン１３２４を介してＭＲＲＡＭ１３０４に書き込むためにＭＲＲＡＭ書き込みバッファ１３１２を有効にする。ダミーサイクル駆動部１３０２は、本発明の少なくとも一つの実施形態によるＳＬＭに表示された画像を生成するために、ＭＲＲＡＭ１３０４の内容を変更するためにこのハードウェアを制御する。ダミーサイクル駆動部はまた、ダミーサイクルが実行された時にワード線ドライバ１３２０を無効にすることを指示するワード線ディスエーブルライン１３２６を含む。この例においては、ＭＲＲＡＭバッファ１３１２はダミーサイクルの間もデータをＭＲＲＡＭ１３０４に転送するが、ワード線ドライバ１３２０がワード線ディスエーブルライン１３２６により無効にされているので、ＭＲＲＡＭの内容の変更は行わない。
【０２８２】
これらの上述の概念は、より複雑な動作をサポートするのにも使用され得る。以下により詳細に議論されるそのような１つの表現は、ベースプラスシャープナー（ＢＰＳ）表現と呼ばれる。ＢＰＳ表現は、画像を格納するのに必要とされるメモリの削減に関してこの表現を使用する幾つかの利点を含めて、以下により詳細に議論される特定のパルス波形スキームに好適である。
【０２８３】
図１４は、本発明の一実施形態によるＢＰＳ表現を生成するのに用いられ得る圧縮エンジン１４０２の例を示す。そのようなシステムはＢＰＳコンバータシステムもしくは「ＢＰＳコンバータ」と呼ばれ得る。このシステムは以下により詳細に説明される。圧縮エンジン１４０２は、対象画像１４０４を受取りベース画像１４０６およびシャープナー画像１４０８を生成する。ベース画像１４０６およびシャープナー画像１４０８は、ベース画像１４０６とシャープナー画像１４０８の加えられたトータルビット数が対象画像１４０４のもの未満であるので、圧縮画像データと考え得る。対象画像１４０４はより少ない記憶容量で表現されるが、対象画像１４０４に視覚的に近い画像を形成するのに再構成される。必要な記憶容量の削減は、必要とされるフレームバッファのサイズの削減および表示デバイスに転送される必要のあるデータ量の削減を含む複数の利点を有し、これによりシステム全体の消費電力が削減される。
【０２８４】
図１５は、本発明の一実施形態によるＢＰＳコンバータ１５００の詳細な例を示す。この例では、対象画像１５０２は１２５０ｘ８００ピクセル、もしくは１百万ピクセルの解像度を有する。ここに示される概念は解像度に関係しない；本例の解像度は丸めた数字が正確な１百万ピクセルから開始するのに選ばれたことが当業者に理解されるであろう。対象画像１５０２は３つの色成分、赤成分１５１２、緑成分１５１４および青成分１５１６を有する。色成分１５１２、１５１４および１５１６は各々ピクセル当たり（ｂｐｐ）８ビットを使用しよって２４百万ビットの記憶容量が対象画像１５０２に必要とされる。よって対象画像１５０２は２４ｂｐｐを有する。図１５に示されるように、対象画像１５０２は２つの相補的な画像、低周波数画像１５２２および高周波画像１５２４に分離される。低周波数画像１５２２は対象画像１５０２を低域フィルタ（ＬＰＦ）１５３０を通すことにより生成される。例として、ＬＰＦ１５３０のインパルス応答は、カットオフ周波数がピクセル当たり水平および垂直に名目上０．２５サイクルとなるようなものであり得、以降のデシメート（ピクセル数の削減）を容易にする。これは画像を低域フィルタに通し、デシメートする数多くある方法の１つに過ぎないことが、当業者には理解されるべきである。この例では、デシメートの前では、低周波数画像１５２２は対象画像１５０２と同じサイズであり、よって同じ２４百万ビットの記憶容量を必要とする。
【０２８５】
高周波画像１５２４は対象画像１５０２を高域フィルタに通すことにより、またはこの例で示されるように、減算器１５３２により対象画像１５０２から低周波数画像１５２２を減算することにより差分が高周波画像１５２４となり、生成され得る。高周波画像１５２４はよって負の値を含み得るので、８ビットに加えてサインビットを必要とし、各色当たり９ｂｐｐとなり、トータル２７ｂｐｐ、もしくは２７百万ビットの記憶容量となる。本例におけるこの動作は、対象画像１５０２が低周波数画像１５２２と高周波画像１５２４の加算をとることにより完全に再構成され得るので理論的には損失が無い。減算器１５３２により生成される高周波画像１５２４は「差分画像」の形式である。
【０２８６】
図１５に示されるように、必要な記憶容量は低周波数画像１５２２をデシメータ１５４０に通すことにより削減され得る。本例では、デシメータ１５４０は、低周波数画像１５２２を水平方向に２および垂直方向に２（２ｘ２）でデシメートし、記憶容量は因子４で削減される。デシメータ１５４０は１行おき、１列おきに捨て、よって２ｘ２領域で１つのピクセルのみを保持する。これは正方形サンプリンググリッドに対応する、しかし、一般的には使用されるサンプリンググリッドは正方形である必要は無い。水平および垂直方向に異なったデシメート係数を使用することにより得られた長方形グリッド、または他のサンプリンググリッド、菱形グリッド、六角形のグリッド、不規則なグリッドでさえ使用し得る。
【０２８７】
ベース画像１５４２は、デシメータ１５４０の出力に現れる。図１５は、例示のシステムを示しており、低域フィルタと続くデシメートの処理は、しばしば中間フル解像度低周波数画像１５２２を生成することなく単一ステップで実行されることが、当業者には理解されるであろう。
【０２８８】
図１５において、ベース画像１５４２の解像度は６２５ピクセルｘ４００ピクセル、もしくは２５０、０００ピクセルに削減されている。未だに各８ｂｐｐの３原色が存在し、各色に対し２百万ビット、ベース画像１５４２トータルで６百万ビットの記憶容量が必要である。なお、ベース画像１５４２の各色成分は対象画像１５０２の対応する色成分から独立に計算され、これは色空間変換を実行する彩度サブサンプリングを伴うＹＵＶ／ＹＣｂＣｒのような先行技術の方法とは異なっている。下に示す理由により、これはフィールド順次式カラーディスプレイに好適である。
【０２８９】
高周波画像１５２４に必要な記憶容量の低減のため、２つの技術が使用される。第１の技術は人間視覚システムが高い空間周波数色度情報に敏感でないことを利用する。高周波画像１５２４に必要な記憶容量の低減のため、高周波画像１５２４はピクセル当たりのトータルビットを低減するビット深さ低減器１５４４を通される。本例では、ビット深さ低減器１５４４は、ピクセル当たりのトータルビットを低減するのに２つの異なった技術を使用する２つのブロックから構成される。輝度のみ高周波画像１５５０が、高周波画像１５２４を色チャネル低減器に通すことにより得られる。これは、本例においては輝度計算部１５５２であり、周知式：Ｙ＝０．２９９Ｒ＋０．５８７Ｇ＋０．１１４Ｂを用いて、入力のＲＧＢ色成分からＹを得る。これが「輝度」値を計算する１つの方法にしか過ぎないことは、当業者に理解されるであろう。この式の係数は、システムに使用される実際の原色の色度測定のようなシステム設計パラメータに応じて、ここに与えられたものとは異なったように選ばれても良い。輝度のみを保持することにより高周波画像１５２４に必要とされる記憶容量は、輝度のみ高周波画像１５５０について２７ｂｐｐから９ｂｐｐに、３分の１に削減される。
【０２９０】
本発明は、人間視覚システムの同じ特性が利用されるにもかかわらず、ＪＰＥＧ、ＭＰＥＧもしくはＪＰＥＧ２０００のような既存の圧縮スキームに用いられる周知の「彩度サブサンプリング」技術と異なる。先行技術の周知のアプローチは、まずＲＧＢ対象画像をＹＵＶもしくはＹＣｂＣｒのような別の色空間に変換するのに彩度サブサンプリングを使用する。輝度成分、Ｙ、はフル解像度で保持されるが、一方彩度成分、ＵＶもしくはＣｂＣｒは、さらなる圧縮が実行される前にサブサンプルされる（フィルタおよびデシメートされる）。ビデオ信号がディジタルであり、さらにデシメートが各方向につき２倍もしくは２ｘ２で実行される場合、表現は、一般のビデオ処理の用語を使用して「ＹＣｂＣｒ４：２：０」と呼ばれる。本発明で説明された方法は、「彩度サブサンプリング」を超えるいくつかの利点を有する。例えば、彩度成分は全く計算されないので、必要とされる計算量がより少ない。なお、輝度のみ高周波画像１５５０は上述のように計算されたが、これは対象画像１５０２の輝度を表すのではなく、むしろそれは、対象画像１５０２の高周波のみの輝度である。また、図１５が明示するように、対象画像の輝度をＢＰＳコンバータの一部として計算することは全く必要でなく、それに対し先行技術のＹＣｂＣｒ４：２：０のような彩度サブサンプリング技術には、対象画像の輝度の計算は必須である。輝度計算部１５５２は色チャネル低減器の一例である。それは、それを通る画像の色チャネル数を３から（Ｒ、ＧおよびＢ）から１（Ｙ）に低減するためである。
【０２９１】
必要な記憶容量は、量子化を用いてさらに低減され得る。図１５において、最終のシャープナー画像１５６０は、輝度のみ高周波画像１５５０を量子化器１５６２に通すことにより生成される。提案された量子化は、ＪＰＥＧが周波数変換ドメインの係数に対し量子化を実行するのに対し空間ドメインのピクセル値に対して実行されるので、周知のＪＰＥＧおよびＭＰＥＧ圧縮で実行されるものとは異なっている。さらに、量子化が対数もしくは同様のスケールの非線形スケールで行われるという利点を有し得る。一方でＪＰＥＧを含む一般に用いられる画像量子技術は、典型的に線形スケールで量子化する。非線形スケールは、以下の観察できる輝度のみ高周波画像１５５０の特性、および、対象画像１５０２との関係により使用される。対象画像１５０２のフラットもしくはスムース（ゆっくり変化する）領域は、小さいかもしくは０の大きさの輝度のみ高周波画像１５５０の値を生成し、一方、対象画像１５０２の端もしくは粗い領域は、より大きい大きさの輝度のみ高周波画像１５５０の値を生成する。この観察は、輝度のみ高周波画像１５５０のより大きな値に対し一般により大きな量子化エラーが許されることを意味する。これらのエラーは再構成された画像の端もしくは粗さによりより簡単に隠されるためである。この理由により、量子化器１５６２は、量子化を実行するのに、より小さな量子化レベル間のステップを０近くにおいて、より大きなステップをより大きな絶対値の量子化レベル間に対し使用し得る、非線形スケールを使用し得る。非常に良好な視覚性能がほんの１６の非線形量子化レベルで達成し得ることが、経験的に決定されている。これはほんの４ｂｐｐ、もしくは４百万ビット、が最終のシャープナー画像１５６０を表現するのに必要であることを意味する。
【０２９２】
視覚的に楽しませる画像を維持しながらシャープナーを量子化する能力は、本発明と先行技術の彩度サブサンプリングとの差異の１つを際立たせる。先行技術の彩度サブサンプリングでは、輝度、Ｙ、項を量子化することは、再構成された画像の品質に著しく弊害のあるインパクトを有する。輝度は一般的に最も重要な成分であると考えられ、対象画像の「白黒」もしくはグレースケールバージョンを本質的に表すためである。
【０２９３】
表１は、量子化器１５６２により使用される、シャープナーを表すのに４ビット値が用いられる非線形スケール量子化レベルの１つの例を示す。なお、シャープナーを表現するのに４ビットを用いることはこの例の部分のみであり、異なったビット数もまた選ばれ得、いくつかの選択は、より少ない画像の乱れもしくは少ない必要な計算量のような、他を上回る利点を有する。表１は、量子化器１５６２により使用される量子化レベルの例示のセットを示す。いくつかの実施形態においては、入力値は、最も近い量子化レベルに量子化され、よって各量子化レベルには、そのレベルに量子化される入力値の領域を示す量子化しきい値が存在する。よって、各入力は、入力がどの領域に入るかに応じて、４ビットに量子化されたシャープナー値にコード化される。量子化されたシャープナー値の１０進および２進表現がともに、表１に示されている。再構成時、この量子化されたシャープナー値は、表１に与えられたデコードされたシャープナー値にデコードされる。この例では、デコードされたシャープナー値は、量子化レベルに等しくなるよう選ばれているが、異なったように選ばれ得る。
【０２９４】
【表１】
2014510294.tif 000003
【０２９５】
なお、シャープナー信号におけるより大きいエラーが、大きさがより大きいときに許容され、よって、０に近い値は、通常０より遠い値に比べて小さな間隔で配置される。シャープナーを表現するのに任意の値が必要とされる場合は、格納されたビット削減値からデコード値を取り出すのに、ルックアップテーブル（ＬＵＴ）が用いられ得る。しかし、ハードコードされたロジックが複雑化を減じ、デコード動作を高速化するために用いられ得る。４ビット表現のシャープナー画像を９ビット値に変換するロジックハードウェアを決定する当業者が良く知っている種々の技術が存在する。なお、少なくとも本発明の一実施形態において、４ビット値を元の９ビット値にデコードすることは必要でない。デコード動作は一連のマッチインストラクションを用いてピクセル駆動波形を生成することによりに暗に起こる。
【０２９６】
図１５に示された例では、所与の対象画像１５０２の記憶容量要求は、２４百万ビットから、ベース画像１５４２の６百万およびシャープナー画像１５６０の４百万の合計１０百万ビットに削減された。なお、この例は、ベースプラスシャープナー（ＢＰＳ）表現の背後にある概念を伝えることを意味しており；追加の処理もしくは代替の処理が再構成された画像の品質を向上させるために、または計算もしくは記憶容量要求の削減のために行われ得る。相互に関して相対的な利点を有する種々の実施形態が存在し得、それらは、本開示において明示的に説明し得るがそれには限らない。
【０２９７】
ＢＰＳ表現の１つの利点は、高周波成分に対する低周波数成分の記憶容量低減に２つの大きく異なった技術が使用されることである。これは、成分のうちの１つに導入されるエラーもしくは不完全性が、他の成分を用いて補償されるかまたは補正されることを可能にする。例えば、ベース画像１５４２を生成するのにデシメータ１５４０を使用することにより導入され得る良く知られたエイリアシングの画像の乱れが、ある程度、シャープナー画像１５６０を修正することにより訂正され得る。同様に、シャープナー画像１５６０を生成するのに量子化器１５６２を使用することにより導入される潜在的に視認できるエラーは、適当な方法でベース画像１５４２を修正することにより隠されるかまたは低減され得る。結果は、人間視覚システムに、対象画像１５０２により近いように認識される再構成された画像である。これを利用するシステムは、相互訂正アーキテクチャと言われる。
【０２９８】
図１６は、相互訂正アーキテクチャを使用する本発明の一実施形態によるＢＰＳコンバータ１６００のより詳細を示す。ＢＰＳコンバータ１６００は、対象画像１６０２を入力として受け取り、ベース画像１６０４およびシャープナー画像１６０６を出力として生成する。第１のベース推定器１６１０は、第１の中間ベース画像１６１２を対象画像１６０２に基づいて生成する。次に第１のシャープナー推定器１６１４は、第１の中間シャープナー画像１６１６を対象画像１６０２および第１の中間ベース画像１６１２に基づいて計算する。次に第２ベース推定器１６２０は、第２の中間ベース画像１６２２を対象画像１６０２および第１の中間シャープナー画像１６１６に基づいて計算する。次に第２のシャープナー推定器１６２４は、出力シャープナー画像１６０６を、対象画像１６０２および第２の中間ベース画像１６２２に基づいて計算する。次に第３のベース推定器１６３０は、ベース画像１６０４を、対象画像１６０２およびシャープナー画像１６０６に基づいて計算する。この例では、３つのベース推定器および２つのシャープナー推定器が存在するが、計算要求および画像品質の所望のレベルに応じて、より多くのもしくは少ない推定器が存在し得る。このＢＰＳコンバータは、シャープナー推定器のうちの少なくとも１つがベースの先の推定値を入力として使用し、および／またはベース推定器のうちの少なくとも１つがシャープナーの先の推定値を入力として使用するので、相互訂正アーキテクチャを使用していると言われ得る。相互訂正アーキテクチャを使用するＢＰＳコンバータは、最低１つのベース推定器および１つのシャープナー推定器を有し、これらのうちの少なくとも１つは、他方の出力を入力として使用する。なお、推定器は、図面では異なったユニットとして描かれているが、しかしながら、それらは、いくつかの推定器を繰り返して再利用することで実装し得る。なお、相互訂正アーキテクチャのいくつかの実施形態においては、点線ラインで示されるように、各推定器は、任意に先の推定値を入力とし得る。
【０２９９】
再構成された画像の画像品質は、反復技術もしくはいくつかの異なったアルゴリズムを実装すること、さらにある基準により元の対象画像に最も近い出力を選ぶことで向上され得る。これは、画像全体にわたりグローバルに、または、各ピクセルブロックで出力選択を行うことでローカルに行われ得る。
【０３００】
図１７は、本発明の一実施形態による例示的な従来の２４ｂｐｐ表現（ＢＰＳ無し）に対してＢＰＳ表現（ＢＰＳ有り）を使用することのいくつかの利点を際立たせるフィールド順次式ディスプレイシステム１７００を示す。明確化のために、この例は、図１５に示すシステム設計パラメータに従い、１２５０ｘ８００、もしくは１百万ピクセルのディスプレイ解像度を使用することを含めている。図１７において、フィールド順次式ディスプレイシステム１７００の基本部品は、表示デバイス、もしくはパネル１７０２、コントローラ１７１２およびフレームバッファ１７１４である。コントローラ１７１２およびフレームバッファ１７１４は、共通の基板１７１６上に形成され得るが、それには限らない。この例では、全てのフレームにつき各色の２つのフィールドが、順次式に、色フィールド順序ＲＧＢＲＧＢを用いて表示される。簡単化のために、図１７に示されるフィールド順次式ディスプレイシステム１７００において、特定の色の２つのフィールドは同一であり、よってそれぞれその色に必要な全てのビットが、そのフィールドが表示されている間、パネル１７０２に格納されていることが仮定される。この例においては、１つのフレーム（現在のフレーム）がパネル１７０２により表示されている間に、後続のフレーム（入力されるフレーム）がコントローラ１７１２に受信されつつあるように、パネル１７０２は、入力されるビデオデータ１７１８に同期されていることを仮定する。
【０３０１】
コントローラ１７１２は、入力されるビデオデータ１７１８を受け付け、フレームバッファ１７１４に格納されるために送る前に、データに対する処理を実行する。２つのケースが今比較される：１つは、ＢＰＳ表現を使用しない従来の２４ｂｐｐ表現を使用、２つめのケースでは、ＢＰＳ表現が使用される。ＢＰＳ無しでは、フレームバッファ１７１４は、メモリ割り当て１７２０を使用し、４８百万ビットの記憶容量を必要とする。これは、２バンクのデータが使用されるからである。第１バンク１７２２は、現在のフレーム（表示されているフレーム）のビデオデータを格納する。第１バンク１７２２はビット平面１７２４当たり１百万ビット、もしくは色１７２６当たり８百万ビット、もしくは２４百万ビットの記憶容量を必要とする。第２バンク１７２８は、入力されるフレームのデータを格納するのに使用される。第１バンク１７２２の現在のフレームのデータは、そのフレームの全てのデータは既に受信されているので、パネル１７０２に送られつつある。このデータは、第１バンク１７２２からパネル１７０２に一度に１つのビット平面１７２４が送られ、パネル１７０２のＥＲＡＭ１７３０に受信され、格納される。この例では、各色フィールドにつき８つのビット平面１７２４が、パネル１７０２に送られる。
【０３０２】
ＢＰＳ無しでは、ＥＲＡＭ１７３０は、８つのビット平面１７３４、もしくは１つのフルカラーの記憶容量を有するメモリ割り当て１７３２を使用する。ＥＲＡＭ１７３０のサイズを最小化するために、表示されている色フィールドに関係するデータのみがいずれの所与の時間においても記憶される。ＢＰＳ無しのＥＲＡＭ１７３０のサイズは、各ビット平面１７３４につき１百万ビット、もしくは合計８百万ビットである。コントローラ１７１２が入力されるフレームのデータを受信しつつある時に、現在のフレームの色フィールドがパネル１７０２に表示される。受信しつつあるデータは、フレームバッファ１７１４の第２バンク１７２８に格納される。第１バンク１７２２は、現在のフレームの色フィールドデータを格納するのに用いられており、入力されるフレームが受信されつつある間にその一部がパネル１７０２に送信あるいは再送信される必要があるため、入力されるフレームのデータの記憶には使用できない。コントローラ１７１２は、受信しつつある１つのフレームを格納するために１つのバンクを、および、表示しているフレームをパネル１７０２に送るために他のバンクを常に用いるように、設計され得る。それは、その後２つのバンクの間で交換もしくは「ピンポン」することが可能である。２つのフルバンクを使用する本技術は、「フルダブルバッファリング」と呼ばれている。
【０３０３】
他の実施形態においては、フレームバッファ１７１４は、代わりに、ビット平面当たり１つの循環バッファであるような、複数の循環バッファとして実装され得る。これはそのビット平面がフレーム時間の間で最後にパネル１７０２に送られると、特定のビット平面に用いられているフレームバッファ１７１４のメモリは開放されることが可能となるので、行われ得る。例えば、ディスプレイが色フィールドＲＧＢＲＧＢを各フレームに表示している場合、赤ビット平面はパネルに２度送られる。１度は、最初の赤フィールドが表示される前のまさにフレーム時間の開始時、そして再度は、フレーム時間の半分を過ぎたあたりの２回目の赤フィールドが表示される前である。赤ビット平面が２回目に送られる時、フレームバッファ１７１４に格納されている必要はもはや無く、よって、これらのビット平面のためのメモリは、フレーム時間のおよそ半分を過ぎたあたりで開放可能となる。その場合、現在のフレームの赤ビット平面および入力されるフレームは、およそ１．５百万ビット、もしくは１．５のビット平面のサイズの循環バッファを共有し得る。ビット平面は、１度に１つずつパネル１７０２に送られるので、各ビット平面は、フレーム時間の間の異なった時点で開放される。各ビット平面に別個の循環バッファを有するため、必要なフレームバッファ１７１４のトータルサイズを最小化するために、独立にサイズが選ばれることを可能にする。この循環バッファを使用する技術は、フレームバッファ１７１４のサイズをフルダブルバッファに必要とされるサイズより小さくすることを可能とするが、単一のバッファより大きく、「部分ダブルバッファ」と呼ばれる。なお、部分ダブルバッファを実装するいくつかの方法が存在するが、それらのうちの少なくともいくつかは循環バッファを使用しない。もはや必要とされなくなったメモリを開放および再利用し、かつフルダブルバッファより小さいいかなるバッファも、部分ダブルバッファと考えられる。
【０３０４】
上記の「フル」および「部分」ダブルバッファ方式の両方における８百万ビットのＥＲＡＭメモリは、ピクセル当たりフル８ビットが各色フィールドにつき送られ得るのに十分なバンド幅もしくは十分に長いフィールドブランキング時間が存在することを仮定している。輝度を向上させるために、短いブランキング時間を有することが通常望ましい。しかしながら、バンド幅が所望のブランキング時間をサポートするのに不十分であれば、追加のＥＲＡＭもしくは他のバッファメモリが必要とされる。前述の推論カウント技術は、必要とされる追加バッファ量を削減することを可能とし得る。
【０３０５】
これまで、フレームバッファ１７１４およびＥＲＡＭ１７３０は、ＢＰＳ表現を使用すること無しに必要であるように説明してきた。しかしながら、ＢＰＳを用いて、フレームバッファ１７１４のサイズは、メモリ割り当て１７４０を用いて１６百万ビットに削減し得る。コントローラ１７１２は、ビデオデータを、２４ｂｐｐ表現からＢＰＳ表現に、図１５に示されたもののようなＢＰＳコンバータを用いて変換する。現在のフレームの１つの色フィールドを表示するために、その色の色ベースデータおよびシャープナーデータが必要である。よって、ＥＲＡＭ１７３０は、シャープナー区画１７４４およびベース区画１７４６を示すメモリ割り当て１７４２を使用し得る。ベース区画１７４６は、表示された色フィールドの色ベースデータを格納し、各色フィールドにつきコントローラ１７１２により送られた色データにより上書きされる。表示されているフレーム（現在のフレーム）のシャープナーデータは、パネル１７０２のシャープナー区画１７４４のＥＲＡＭ１７３０に格納され、全ての色に共通である。このようにシャープナーデータは、フレーム当たり１度のみフレーム時間のまさに開始時に送られる。よって、ＢＰＳを用いると、ＥＲＡＭ１７３０は、シャープナー区画１７４４に４百万ビットの記憶容量、およびベース区画１７４６に２百万ビットの記憶容量、もしくは６百万のトータルビットの記憶容量を必要とすることがわかる。これにより、ＢＰＳを有しない場合のＥＲＡＭ１７３０のサイズに比べて２５%の削減が得られている。パネル１７０２上に配置されたメモリは、パネル１７０２上に配置されていないメモリに比べて相対的に高価であるので、この削減は重要である。
【０３０６】
ＢＰＳを用いると、２つのバンクがＢＰＳを有しない色データに必要とされるのと同じ理由で、フレームバッファ１７１４は色ベースデータに２つのバンクを必要とする。フレームバッファ１７１４は、メモリ割り当て１７４０を使用し、これは現在のフレームのデータを格納し、このデータを必要に応じて各色フィールドにつきパネル１７０２に送る、第１のベースバンク１７５２を示す。第２ベースバンク１７５４は、入力されるフレームの色ベースデータを格納する。ベースおよびシャープナーデータは入力されるフレームのために生成されるので、ベースデータは、第２ベースバンク１７５４に格納され、シャープナーデータは、フレームバッファ１７１４のシャープナー区画１７５６に格納される。なお、色ベースデータは、ベースデータのためのフルダブルバッファを含む２つのバンク、すなわち、第１ベースバンク１７５２および第２ベースバンク１７５４を使用する。しかしながら、シャープナーデータがＥＲＡＭ１７３０のシャープナー区画１７４４に転送されると、それはもはやフレームバッファ１７１４に必要とされないので、シャープナーデータは１つのバッファのみを使用する。このように、フレームバッファ１７１４のシャープナー区画１７５６は、次のフレームのシャープナーデータを格納するのに使用され得る。コントローラ１７１２は、色ベースデータを格納するために第１ベースバンク１７５２と第２ベースバンク１７５４との間をピンポンするが、シャープナーデータの格納のためにはシャープナー区画１７５６のみを使用する。ＢＰＳを使用するフレームバッファ１７１４に必要とされるトータルサイズは１６百万ビットの記憶容量であり、２つの各ベースバンク（すなわち、第１ベースバンク１７５２および第２ベースバンク１７５４）についての３つの各色１７５８のための２百万ビット、ならびにシャープナー区画１７５６の４百万である。よって、ＢＰＳ表現を用いることで、フレームバッファ１７１４は、４８百万ビットから１６百万ビットに削減された。なお、フレームバッファ１７１４のサイズのさらなる削減が、ベースデータに部分ダブルバッファのみを用いることで先に述べたように達成し得る。この部分ダブルバッファは、複数の循環バッファを使用して以前に述べたように実装し得る。
【０３０７】
図１７に示された例では、ディスプレイは、色フィールドＲＧＢＲＧＢ、もしくはフレーム当たり６つの色フィールドを示す。ＢＰＳを有しない場合、各色フィールドにつき８百万ビットがパネル１７０２に送られる必要がある。もしくはこの例の場合、４８百万ビットが各フレーム当たり送られる必要がある。しかしながら、ＢＰＳを有する場合、４百万ビットが、パネル１７０２にフレームの最初にシャープナーデータとして送られ、たった２百万ビットが、各色フィールドの色ベースデータとして送られる。よって、各フレームにつき１６百万ビットのみが、パネル１７０２に送られる必要がある。これは、パネル１７０２に送られる情報量が３分の１に減じることを表し、結果として消費電力が削減され、これは、組み込まれたバッテリにより駆動されるアプリケーションには極めて重要である。加えて、２つの色フィールドの間で非常に少ないデータしか送られる必要がないことを意味し、必要なバンド幅を削減し、および／または必要な最小ブランキング時間を削減する。
【０３０８】
前に述べたように、いずれかもしくは両方のフレームバッファ（すなわち、メモリ割り当て１７２０もしくはメモリ割り当て１７４０）が、必要なメモリサイズの低減のために、部分ダブルバッファとして実装され得る。図１８は、部分ダブルバッファを実装するのに用いられ得る循環バッファの例のセットを有するメモリ１８０２を示す。各ビット位置は、適当なサイズの循環バッファにアサインされ得る。例えば、赤チャネルのビット０は、開始ポインタ１８０６および終了ポインタ１８０８を有する第１循環バッファ１８０４に格納され得る。赤のビット１は、第２循環バッファ１８１０に、開始ポインタ１８１２および終了ポインタ１８１４とともに格納され得る。赤のビット２は、第３循環バッファ１８１８に、開始ポインタ１８２０および終了ポインタ１８２２とともに格納され得る。同様に、他の赤ビット位置ならびに青および緑ビット位置が各々自身の循環バッファに格納され得、開始および終了ポインタが、各バッファのサイズがそれぞれのビット位置に対し十分大きくなるよう選ばれる。フレーム時間のより遅くに開放するビット位置は、フレーム時間でより早くに開放するビット位置に比べて、より大きな循環バッファを必要とする。なお、循環バッファはメモリで必ずしも隣接している必要は無く、アロケートされていないメモリ１８２６が１つ以上の循環バッファのペアの間に存在し得る。
【０３０９】
ＢＰＳコンバータの実装を簡単化するため、インパルス応答が同じ係数を有する２ｘ２平方である低域フィルタが使用された例を考える。このフィルタを使用する１つの利点は、対象画像が、各々が独立に処理され得る２ｘ２ブロックに分割され得ることである。特に明記しない限り、このブロックベースの分割を用いて実装されることが仮定されるが、２ｘ２平方フィルタに対して種々の利点を有し得る異なったフィルタが使用され得ることが理解されるべきであり、それらは本発明の範囲内に含まれるべきである。ブロックベースの分割を使用することは問題点を局在化し、実装を大いに単純化する。ディスプレイ上の各２ｘ２ブロックは、対象画像の１つの２ｘ２ブロックのみに影響される。しかしながら、ブロックベースの分割を用いる１つの欠点が存在する；ブロックの画像の乱れが結果の画像にたまに見られ得る。これは、ブロック自身がお互いに独立し、一方でブロック内のピクセルはそうでないからである。よって、ある画像にはブロック境界が視認され得る。本発明の少なくとも一つの実施形態では、このブロックの画像の乱れを緩和するのに、ブロック境界のアライメントは、フレームおよび／またはフィールド間のピクセルアレイに対して動かされるかシフトされ得る。この技術は、ブロック境界シフト（（ＢＢＳ）と呼ばれ得る。いくつかの本発明の実施形態においては、お互いに対し水平および垂直に１ピクセルオフセットされる２つのアライメント間で、ブロック境界はシフトされる。
【０３１０】
図１９は、個々のピクセル１９０２を有する１０ｘ６のピクセルアレイ１９００のみを仮定する非常に小さな例についてブロック境界シフトを示す。各ピクセル１９０２は、第１の桁が行０から５、第２の桁が列０から９を与える２桁の数字でラベルされている。ピクセルアレイ１９００は、個々の２ｘ２ブロック１９０６からなるブロックアレイ１９０４を与えるために、ブロックに分割され得る。ブロックアレイ１９０４の分割度は、本例では、５ブロックｘ３ブロックである。太線で示されるブロック境界１９０８は、ＢＢＳが実装されていない場合、すべてのフレームに用いられる。
【０３１１】
代わりに、ＢＢＳアーキテクチャが使用される場合、偶数および奇数フレームは、ブロック境界に異なったアライメントを使用し得る。例として、偶数フレームに偶数フレーム境界１９１０が使用され得、奇数フレームに奇数フレーム境界１９１２が使用され得る。これらのアライメントは、お互いに対して水平垂直に１ピクセルシフトされ、よって、偶数フレーム境界１９１０は、奇数フレーム境界１９１２といかなる共通の境界も有しない。偶数フレームは、ブロックアレイの分割度は５ブロックｘ４ブロックであり、奇数フレームは、ブロックアレイの分割度は６ブロックｘ３ブロックである。なお、ＢＢＳが使用される場合、アレイ端に近いいくつかのブロックは、元のピクセルアレイ、すなわち、ピクセルアレイ１９００の４ピクセルを含まないようにシフトされ得る。例えば、ブロック１９２０は、ピクセル０９を左上ピクセルとして、ピクセル１９を左下ピクセルとして有するが、右上および右下ピクセルは空である。これを防ぐために、ピクセルアレイ１９００端に沿ったピクセルを複製する追加の列１９２２が生成され得る。このようにしてブロック１９２０は、右上ピクセルはその左上ピクセルと同じで、右下ピクセルはその左下ピクセルと同じであったかのように扱われ得る。同様に、追加のピクセル１９２４の列がアレイの左に導入される。偶数フレームには、ピクセル１９２６の追加の行がアレイの上に加えられ、ピクセル１９２８の追加の行がアレイの下に加えられる。この例は、アレイ端に沿ってブロックから通常は失われるピクセルを埋める、ピクセル複製と呼ばれる技術を示す。当業者には、ミラー画像複製、または失われたピクセルが０値もしくは「黒」ピクセルで置き換えられるゼロ詰めのような使用され得る他の技術も周知であろう。
【０３１２】
画像がブロックで処理され、ブロック境界シフトが使用される場合、表示デバイスもまたブロックで表示される。図２０は、いかにＢＢＳがＭＲＲＡＭアレイ２００４および複数の並列処理素子２００６を有する空間光変調器２００２を含む表示デバイス（図示せず）に実装され得るかを示す例である。並列処理素子２００６は、ＭＲＲＡＭアレイ２００４の列にスイッチ素子２０１０を介して接続される。例として、複数の並列処理素子２００６の各並列処理素子は、ＭＲＲＡＭアレイ２００４の２つの列を駆動する。ＳＬＭ分割器２０１２は、ＭＲＲＡＭアレイ２００４がどのようにグループに分割されるかを決定する。例として、ＭＲＲＡＭアレイ２００４は、図１９に示されたように配列された２ピクセルｘ２ピクセルブロックに分割され得る。この場合、ＳＬＭ分割器２０１２は、スイッチ素子２０１０およびアドレス生成器２０１４を、ピクセルのブロックが、それぞれの処理素子によりそのブロックのデータを使用して駆動されるように制御する。境界シフトコントローラ２０１６は、ブロック境界を、ＭＲＲＡＭアレイ２００４のどの行が処理素子２００６に駆動されるか制御するため、アドレス生成器２０１４を用いて垂直にシフトする。境界シフトコントローラ２０１６はまた、ブロック境界を水平に、スイッチ素子２０１０を制御してシフトする。図１９に示された例では、境界シフトコントローラは、２ピクセルｘ２ピクセルのブロックを水平垂直ともに、コントローラにより生成されたＢＢＳ制御信号２０２０に基づいて、フレームおよび／またはフィールド間で１ピクセルシフトする。
【０３１３】
種々の実施形態のブロック境界シフトおよび他の特徴はほとんどの画像について一般的に良好な結果を生み出すが、視認し得る画像の乱れを引き起こし得るある色の組み合わせおよび／またはある色のあるパターンが存在することが、実験により示されている。これらの画像の乱れを低減する１つの方法は、多くの問題が高いレートの変化（高周波）が画像の彩度（色）にあるときに起こることを認識することである。一般的に、彩度画像のこれらの高いレートの変化は、コンピュータにより生成されたコンテンツにのみ起こる。
【０３１４】
図２１は、対象画像２１０４をベース画像２１０６およびシャープナー画像２１０８に変換する、ＢＰＳコンバータ２１０２を有する画像の乱れを低減するシステム２１００を示す。この場合、ＢＰＳコンバータ２１０２に進む前に、対象画像２１０４はまず、対象画像の色／彩度変化の周波数を低減する低域彩度フィルタ２１１２を通る。対象画像の彩度部分の低域フィルタ処理により、ＢＰＳ画像および／またはブロック境界シフトにより引き起こされる画像の乱れの深刻度が低減され得る。
【０３１５】
図２２は、ＢＰＳおよび／またはブロック境界シフトを有する、画像の乱れを低減するための、より高機能な画像の乱れを低減するシステム２２００を示す。システム２２００では、ＢＰＳコンバータ２２０２は、対象画像２２０４をベース２２０６およびシャープナー２２０８画像に変換するが、その前に、対象画像２２０４は、対象画像２２０４のフィルタ処理を行う画像の乱れフィルタ２２１２を制御する、画像の乱れ検出モジュール２２１０に進む。画像の乱れ検出モジュール２２１０は、画像の画像の乱れ（点滅を含む）を引き起こす色および／または一もしくは二次元パターンのある組み合わせおよび／または色およびパターン双方のある組み合わせを探し得る。画像の乱れ検出モジュール２２１０は次に、画像の乱れが起こり得る場合にのみ、制御信号２２１４を画像の乱れフィルタ２２１２に画像のフィルタ処理のために送る。画像の乱れ検出モジュール２２１０により検出された画像の乱れのタイプに応じて、フィルタ２２１２により実行される異なったフィルタ処理機能が存在し得る。
【０３１６】
図２３は、ＳＬＭ分割器２０１２をより詳細に示す。この例に示されたように、ＭＲＲＡＭアレイ２００４は、上部ＭＲＲＡＭ列２３０４および下部ＭＲＲＡＭ列２３１０に分割された列を有する。上部スイッチ素子２３１２は、上部ＰＰＥ２３１４を上部ＭＲＲＡＭ列２３０４に接続し、下部スイッチ素子２３１６は、下部ＰＰＥ２３１８を下部ＭＲＲＡＭ列２３１０に接続する。例として、上部スイッチ素子２３１２および下部スイッチ素子２３１６は、列を実線の矢印２３２２で示されたように、もしくは点線の矢印２３２４で示されたように接続する。境界シフトコントローラ２３３０は、必要に応じてこれら２つの可能な状態間で切り替えるために、上部スイッチ素子２３１２および下部スイッチ素子２３１６を制御する。例として、境界シフトコントローラ２３３０は、表示された各フレーム間でスイッチ素子を切り替え得る。境界シフトコントローラ２３３０は、ブロック境界がシフトされるべきフレームに対して１もしくはマイナス１のアドレスオフセットを適用してブロック境界を垂直にシフトさせるために、アドレス生成器２３３２を制御し得る。ブロックが図１９に示されたようにシフトされる場合、いくつかのブロックが上部ＭＲＲＡＭおよび下部ＭＲＲＡＭ間に分割されるフレームがあり得る。この場合、これらのブロックのデータは、複製されて上部および下部の両半部に送られ得る。この複製は、コントローラ上でもしくはパネル上のいずれかで起こり得る。図２０および図２３では、境界シフトコントローラを有するＳＬＭ分割器の一例が示されたが、当業者には明らかなように、ＳＬＭ分割器および／または境界シフトコントローラの他の実装が存在し得る。
【０３１７】
図２４は、入力対象画像２４００に対して働きそして図１５に示された基本的なＢＰＳコンバータを超える機能を加えた、ＢＰＳコンバータの例を示す。画像分割器２４０２は、通常、ピクセル組織化フォーマットに配列された対象画像２４００を取得し、ブロック組織化の対象画像データ２４０４を生成する。この例のブロックは２ピクセルｘ２ピクセルであり、よって、１つのラインバッファおよびいくつかの制御ロジックのみが、画像分割器２４０２を実装するのに必要とされる。画像分割器２４０２はまた、ブロック境界シフト（ＢＢＳ）を実行し得、ＢＢＳ制御信号２４０６を表示デバイス（図示せず）に出力する。表示デバイスは、いかに２ｘ２ブロックがディスプレイ（図示せず）のピクセルにマップされるかを決定するのに、このＢＢＳ制御信号２４０６を使用する。この例では、２ｘ２ブロックの境界は、水平および垂直にフレーム毎に１ピクセルシフトされる。計算ベースモジュール２４０８は、ブロック構成の対象画像データ２４０４を取得し、各ブロックの各色につき１つの数値の中間ベース値２４１０を計算する。計算ベースモジュール２４０８は、図１６に示された相互訂正アーキテクチャにより説明されたように、第１のベース推定器の例である。計算シャープナーモジュール２４１２は、中間ベース値２４１０およびブロック構成の対象画像データ２４０４を取得し、出力シャープナー値２４１４を計算する。計算シャープナーモジュール２４１２は、図１６に示された相互訂正アーキテクチャにより説明されたように、第１のシャープナー推定器の例である。修正ベースモジュール２４１６は、中間ベース値２４１０およびブロック構成の対象画像データ２４０４および出力シャープナー値２４１４を取得し、出力ベース値２４１８を計算するのにこれらを使用する。修正ベースモジュール２４１６は、図１６に示された相互訂正アーキテクチャにより説明されたように、第２ベース推定器の例である。
【０３１８】
図２５は、図２４の計算ベースモジュール２４０８のより詳細を示す。この例では、ブロック構成の対象画像２５００の各２ｘ２ブロックが同様に扱われ、独立に処理される。ブロックの４つのピクセルのそれぞれに、重み付け係数２５０２が、重み付け計算モジュール２５０４によりアサインされる。重み付け係数２５０２は、色空間におけるそのピクセル位置に基づく。例として、１つの使われ得る方法は、低い重み付け係数を黒（Ｒ＝Ｇ＝Ｂ＝０）もしくは白（Ｒ＝Ｇ＝Ｂ＝２５５）に近いピクセルにアサインすることである。他の例として、一般的に、肌の色調は人間の知覚において重要な色と考えられるので、「肌の色調」と考えられるピクセルに、肌の色調でないピクセルに比べて比較的高い重み付け係数がアサインされ得る。重み付け係数２５０２は、各色の重み付け平均を計算する重み付け平均化モジュール２５０６により使用され、平均は、ブロックのピクセルにわたって取られる。例として、ＲＭＳ平均が使用され得、もしくは算術平均および最大値の組み合わせが、より少ない計算の複雑度でＲＭＳを近似するのに用いられ得る。重み付け平均の結果は、各ブロックの各色に対して１つの数値の中間ベース値２５０８として使用される。本発明の少なくとも一つの実施形態では、重み付け係数２５０２は１ビット数として選ばれ得る。０の重み付け係数は該ピクセルが平均に含まれないことを示し、１の重み付け係数は該ピクセルが平均に含まれることを示す。なお、図２５に示される色重み付け平均２５１０は、ＢＰＳ表現との関連に限られない色重み付け平均化器の例である。ピクセルの空間平均を色空間におけるピクセルの位置で決定される重み付け係数を持って計算する任意のシステムは、色重み付け平均化器である。そのようなシステムは、例えば、視覚性能の向上のための４：２：０ＹＣｒＣｂ彩度サブサンプリング計算において用いられ、本発明の範囲に含められるべきである。
【０３１９】
実際の応用では、画像もしくは画像の一部は、「写真／自然」もしくは「コンピュータ生成／合成」のいずれかと考えられる。写真／自然画像では、あまりシャープではないエッジ、特に色の急峻な変化は非常に稀有である傾向がある。コンピュータ生成／合成画像、特に文字では、色および強度が急に変化し得る。これら２つのカテゴリーのうちの１つに含まれる画像の部分を検出する周知技術が存在し、この検出は、色重み付け平均化器を含むベースおよびシャープナー計算に影響を与えるのに使用され得る。
【０３２０】
図２６は、図２４の計算シャープナーモジュール２４１２をより詳細に示す。差分画像２６０２はまず、加算器２６０８を用いて、中間ベース値２６０４をブロック構成対象画像２６０６より減算することにより計算される。差分画像２６０２は、フル解像度および全ての色を有する。差分画像２６０２は、その後、あるピクセルを白に向けてもしくは黒に向けて駆動するために修正され得る。ブロック構成の対象画像２６０６は、白調整モジュール２６１０および黒調整モジュール２６１２で、どのピクセルが白に近いかもしくは黒に近いかを決定するのに、ならびに白に向けてもしくは黒に向けて駆動するために必要なシャープナー値を決定するのに解析される。修正はその後、最小モジュール２６１４および最大モジュール２６１６を用いて、所望のようにピクセルをより白に向けてもしくは黒に向けて駆動するシャープナーを生成するために、差分画像２６０２に適用される。最大モジュール２６１６の出力はＤ、修正された差分画像２６１８である。修正された差分画像２６１８を１つの色に合併させるために、重み付け平均化モジュール２６２０により各ピクセルに対し色にわたっての重み付け平均が計算される。この例では、Ｗ、重み付け係数２６２２は、輝度重み付けモジュール２６２４によりその色の相対的な輝度とブロック構成対象画像２６０６および中間ベース値２６０４の合計を生成する加算器モジュール２６２６の出力の積として計算される。赤に０．２９９、緑に０．５８７そして青に０．１４４を掛けてＲＧＢをその輝度値に変換することが一般的であるが、しかしながら、これらの係数は、システムで用いられる原色の色ポイントに応じて、異なったように選ばれても良い。重み付け係数２６２２は、各ピクセルの色成分にわたって重み付け平均をとるのに使用される。重み付け平均化モジュール２６２０は、重み付け平均２６３６を与えるのに式ＳＵＭ（ＤｘＷ）／ＳＵＭ（Ｗ）を使用し、合計は、色成分にわたってとられる。最後に、重み付け平均２６３６は、量子化モジュール２６３８により量子化され出力シャープナー２６４０を与える。量子化モジュール２６３８を２の累乗の量子化レベルの対数スケールで量子化するように設計することにより、重み付け平均化モジュール２６２０により使用される分割器は、必要な計算量を大幅に削減するのに量子化モジュール２６３８と組合され得る。
【０３２１】
図２７は、図２４の修正ベースモジュール２４１６のより詳細を示す。このシステムは、各ブロックの各色（Ｒ、Ｇ、Ｂ）につき１つの値を有する中間ベース２７０２を、図２６に詳細が示される計算シャープナーモジュール２４１２により実行される量子化を補償するために、修正する。これは先に説明した相互訂正アーキテクチャの１つの例である。中間再構成２７０４は、中間ベース２７０２とデコードされたシャープナー２７１０を加え、その結果を０から２５５の範囲に制限する、再構成モジュール２７０８により計算される。デコードされたシャープナー２７１０は、４ビットの出力シャープナー２７１２をデコーダ２７１４に通すことにより表される９ビット値である。デコーダ２７１４は、量子化されたシャープナーをデコードし、９ビット数（サインを含めて）に戻す。デコードされたシャープナー値の例示的なセットは、表１に示される。中間再構成２７０４の平均およびブロック構成の対象画像２７１６の平均は、それぞれ平均化モジュール２７１８および２７２０で計算される。各ブロックにわたってとられた平均は、各色につき１つの平均である。平均２７２２および２７２４は、算術平均もしくはなんらかの他の形式の平均として計算され得る。出力ベース値２７２６はその後加算器２７２８により、中間ベース値２７０２プラス対象画像平均２７２４マイナス中間再構成平均２７２２として計算され、結果が０から２５５の範囲に制限される。中間再構成２７０４がブロック構成の対象画像２７１６に非常に近いか等しい場合、中間ベース２７０２はほとんど修正されないかもしくはまったくされない。
【０３２２】
当業者は、この実装を向上させる多くの方法を知っており、これら全てが本発明の範囲に含まれるべきである。最も基本的な形では、ここに開示された発明は、対象画像が１つは名目上高周波を構成し、他は名目上低周波を構成する、２つの成分に分割されることを規定する。これら２つの成分は、その後、異なった方法で圧縮される。これらの方法は、デシメートもしくはサブサンプリングの何らかの組み合わせ、輝度変換、量子化および他の知られた技術を含み得る。本発明はまた、相互訂正が高周波および低周波成分間に用いられることを可能にする。
【０３２３】
画像をＢＰＳ表現から再構成するのに必要とされる再構成システムが、これより説明される。そのようなシステムは、ＢＰＳ再構成器と呼ばれ得、図面が図２８に示される。ＢＰＳ再構成器２８０２は、ベース画像２８０４およびシャープナー画像２８０６を取得し、再構成された画像２８１０を再構成する。再構成器２８０２は、低い計算の複雑度を有するように設計され得る。再構成器２８０２のより詳細を示すさらなる例が、以下に提供される。
【０３２４】
再構成された画像が２ｘ２ブロックに分割される例について考える。なぜなら、これにより我々の再構成が各ブロックにつき独立に行われることが許容されるためである。図２９は、１つの２ｘ２ブロックに対し、再構成されたピクセル値２９００が色ベース値２９０２およびシャープナー値２９０４よりどのように計算されるかの例を示す。再構成された画像の各ブロックは同様に生成されるので、１つの２ｘ２ブロックのみが示されている。図２９に見られるように、この例のシステムについて、ただ１つの赤ベース値２９０６、１つの緑ベース値２９０８、および１つの青ベース値２９１０が、各ブロックにつき格納される。４つのシャープナー値２９０４もまた、各ピクセルにつき１つずつ格納され、それぞれのシャープナー値２９０４は、全ての色にわたって共有される。シャープナー値２９０４は、メモリに格納される２進数であり、括弧内に示される。デコードされたシャープナー値２９１２は、この例では、格納されたシャープナー値２９０４から、表１にしたがって得られる。例えば、右下ピクセル２９１４は、２進で’ｂ１１００のシャープナー値を有し、これは、表１より、デコードされたシャープナー値の２１を表す。２ｘ２ブロックのピクセル当たり１つのシャープナー値が使用され、これは３色全てに適用される。デコードされたシャープナー値２９１２は、実効的にはある強度値を各ピクセルに加えたり減じたりする。
【０３２５】
１つの再構成されたピクセル色値を計算するために、デコードされたシャープナー値は、そのピクセル位置に対しその色の色ベース値に加算される。よって、例えば、右下のデコードされたシャープナー値２９１４の２１を緑ベース値２９１６の１９１に加えれば、右下の緑の再構成された値２９１８として、２１２が得られる。なお、加算の結果が負の場合、（右上の赤ピクセル２９２０でそうであるように）そのピクセルは０にクランプされ得る。データパスの更なる先でどのように扱われるかに応じて、ロジックを用いて０に実際に置き換えられ得るか、もしくは単に０であるように扱われる。同様に、左上の緑ピクセル２９２２の場合のように、２５５より大きい結果は、２５５で置き換えられるか、もしくはこれに続く動作で同等に扱われるべきである。
【０３２６】
この方法の１つの重要な特徴は、再構成されたピクセル値２９００を格納された色ベース値２９０２およびシャープナー値２９０４から計算するのに必要とされる計算の複雑度が低いことである。この場合、たった１つの加算および０の積算が色当たりのピクセル当たり必要とされ、これは、彩度サブサンプリングを用いるＹＵＶ／ＹＣｂＣｒとは異なっている。この彩度サブサンプリングは、典型的には、各緑ピクセル値を再構成するのに少なくとも２つの積算および２つの加算を、ならびに各青もしくは赤ピクセル値を再構成するのに１つの積算と１つの加算を必要とする。
【０３２７】
再構成された画像の２ｘ２ブロックへの分割は、本発明の基本的な要素ではない。必要な記憶容量の同等な削減は、これらの信号を補完するより進んだ技術を用いて、ブロック当たり１つの赤、１つの緑および１つの青値を格納することで達成し得る；例えば、一または二次元の有限インパルス応答（ＦＩＲ）フィルタ技術を使用し得る。
【０３２８】
付加的な記憶容量削減技術が、必要な記憶容量をさらに削減するのに本発明と組み合わされて使用され得る。例えば、色ベース値は、周波数空間ベースのもしくはウェーブレットベースの圧縮技術または何らかの他の画像圧縮技術を用いて、さらに圧縮され得る。
【０３２９】
必要な記憶容量を削減するのに使用され得る１つの付加的な方法は、「ビット共有化」と呼ばれる。この方法は、データにわたって共有され得るあるビット位置を同定することを必要とする。例えば、赤ベース値の最下位ビット（ＬＳＢ）は、緑ベース値のＬＳＢと共有され得、さらに加えて青ベース値のＬＳＢと共有され得る。この技術は、ほとんどの画像データに内在する共有情報をより活用しようと試みる。ビットは、ブロックのいくつかもしくは全てのシャープナー値にわたって共有され得る。ビット共有化が記憶容量をより削減するのにどのように用いられ得るかを考える。図２９に見られるように、ブロックのデータを表現するために、ＢＰＳ表現を用いてトータル４０ビットが格納される。今、ＲＧＢベースデータのＬＳＢにわたって、およびシャープナーデータのＬＳＢにわたってビット共有化が使用されたと仮定する。この場合、ＬＳＢの値は、赤、緑および青について強制的に同一とされ、よって同一のメモリ位置に格納され得る。するとベース値は、赤について７ビット、緑について７、および青について７、加えて１つの共有のＬＳＢなので２２ビットのベース値となり、これは、ビット共有化を用いない場合の２４と比較される。シャープナー値は各左上、右上、左下および右下値に３ビットを必要とし、加えて追加の共有ビット、すなわち１３ビット（１６ではなく）となる。よって、トータルビット数は、ビット共有化無しの場合の４０からこの例では３５に削減される。より多くのビットが、必要な記憶容量をさらに削減するために、画像品質を犠牲にして共有され得る。
【０３３０】
対象画像をまず持つ必要なくＢＰＳ値を生成することが可能であることは、当業者に理解されるであろう。例えば、ＢＰＳ値を直接生成し得る描画エンジンが存在し得る。
【０３３１】
ここで、ＢＰＳ表現に変換された画を表示するのに使用されるシステムに注意を向ける。図３０は、パルス幅変調ディスプレイで使用される駆動波形の例を示す。波形３００２は削られていないパルスの例を示す。用語「削られていない」は、デコードされたシャープナー値が０であることを示す。このスキームは、右揃えの単一パルス３００４を使用する。用語「右揃え」は、パルス３００４の立ち下がり端３００６がフィールド時間の最後に起こり、立ち上がり端３００８の位置が所望のパルス幅を生成するために調整されることを意味する。幅Ｔ_１３９のパルスを与える１３９のベース値を例とする。一般に、パルス幅Ｔ_０、Ｔ_１、Ｔ_２、．．．Ｔ_２５５はそれぞれ、ピクセル値０、１、２、．．．２５５に対応する。幅は任意に選択し得、通常、液晶の立ち上がりおよび立ち下がり曲線、ならびに照射の立ち上がりおよび立ち下がり曲線の効果などを考慮した場合、スクリーン上のピクセルの所望の強度が達成できるように、所望のあらゆるガンマ補正を含めて、選ばれる。時間Ｔ_２５５は、値２５５はピクセルがフィールド全体に亘ってオンに保たれるべきことを示すので、フィールド時間である。波形３０１０では、ベース値はまだ１３９であるが、デコードされたシャープナー値はマイナス５１である。１３９から５１を引くと８８であるので、対応するパルス幅はＴ_８８（ピクセル強度８８に対応する時間）である。波形３０１２では、ベース値はまだ１３９であるが、シャープナー値はプラス６５である。これは、１３９に６５を加えるとピクセル強度２０４を与えるので、幅がＴ_２０４（ピクセル強度２０４に対応する時間）のパルスとなる。
【０３３２】
図３０に示された波形は、一般的に図１のＲＧＢ制御信号フォームの再構成された画像１３０により駆動される図１のＭＲＲＡＭミラー／電極１３２上の信号を表す。
【０３３３】
図３０に示された波形は、イコールベースの比較器を持つＰＰＥを使用する上述のマッチベースの駆動システムがその後に続く、ＢＰＳ再構成器よりなるシステムにより生成され得る。図３１は、そのようなシステムで使用され得るＰＰＥの部分の例を示す。比較出力３１０２は、ベース値３１０４およびシャープナー値３１０６、ならびに特定の比較ステージについてのマッチ値３１０８に基づいて決定される。この回路は、図３０に示されたような駆動波形を生成するために設計されたＰＰＥで用いられ得る。図３１では、デコーダ３１１０は、シャープナー値３１０６に基づいてデコードされたシャープナー値３１１２を生成する。デコーダ３１１０はデコード機能を実装し、その例を表１に示す。次いで、加算器３１１４は、デコードされたシャープナー値３１１２をベース値３１０４に加え、再構成されたピクセル値３１１６を生成する。この例においては、加算器３１１４は制限加算器であり、可能な再構成されたピクセル値の範囲である０から２５５の範囲にその出力を制限する。再構成されたピクセル値３１１６は、現在の比較ステージのマッチ値３１０８と、駆動波形が図３０に示されたように切り替えられるべきか決定するために、比較器３１２０を使用して比較される。
【０３３４】
前述のように、ＢＰＳ表現はフィールド順次式ディスプレイに非常によく適合しており、パルス幅変調ディスプレイにも非常によく適合している。実際、再構成は、図３１に示されるように、デコード動作もしくは数学的加算を明示的に実行する必要なく達成され得る。代わりに、包含された加算が起こる。基本的な考え方は、生成されるパルスのトータル幅がベース値およびデコードされたシャープナー値の合計に基づくように、パルスの１つの端は色ベース値により制御され、他端はシャープナー値により制御されるということである。
【０３３５】
包含された加算の概念を、図３２に示された例を用いて説明する。この例では、右揃えのメインパルス３２０２が使用され、そしてこれはベース値により制御される。ベース値の増加に従い、メインパルス３２０２はフィールド時間の左方向に延びる。例示の１３９のベース値は波形３２０４を与え、その幅はＴ_１３９である。ベース値はメインパルス３２０２の左（立ち上がり）端３２０６を制御する。波形３２０８に示されるように、デコードされたシャープナー値が負の場合、シャープナーはメインパルス３２０２の右（立ち下がり）端３２１０を制御する。この例に示されたように、デコードされた負の５１のシャープナー値は、右端３２１０を左にＴ_５１シフトさせる、これにより（Ｔ_１３９−Ｔ_５１）の幅のパルスとなる。なお、ベース値が５１未満の場合、左端と右端とが互いにクロスし、パルスを完全に消滅させる。波形３２１２に示されるようにシャープナー値が正の場合、左揃えの二次パルス３２１４が導入される。用語「左揃え」は、パルスの立ち上がり端がフィールド時間の開始時に起こることを意味する。この場合、ベース値はそれでもメインパルス３２０２の立ち上がり端３２０６を制御するが、シャープナーはいまや二次パルス３２１４の立ち下がり端３２１６を制御する。立ち下がり端３２１６は、例として、フィールド時間の最後から時間Ｔ_１９０に位置し得る。これはデコードされたシャープナー値が正の６５であり、２５５−６５は１９０となるからである。これはベース値が１９０以上の時、メインパルス３２０２および二次パルス３２１４が、フィールド時間全体を埋める１つの大きなパルスにマージすることを意味する。
【０３３６】
なお、１つのフィールドの終了は次のフィールドの始まりであるため、二次パルス３２１４は、第１のメインパルス３２０２の時間を回り込んだ継続として考えられ得る。この回り込み効果は、複数の色フィールドの例を示す図３３で明らかにされる。なお、本発明の種々の実施形態は、図３２に示された包含された加算方法、もしくは図３０に示された計算された再構成方法、あるいは何らかの他の方法を使用し得る。例えば、負のシャープナーが波形３２０８に示されたようにパルスの右端をシフトすることにより実装され、正のシャープナーが波形３０１２を使用して実装され得る、ハイブリッドスキーム。異なった実施形態は、消費電力、必要なハードウェアゲート数、メモリ使用量もしくは達成可能な色フィールドレートに関して種々の利点を有し得る。
【０３３７】
図３２に示された波形は、一般的に図１のＢＰＳ制御信号フォームの再構成された画像１６０により駆動される図１のＭＲＲＡＭのミラー／電極１６２上の信号を表す。
【０３３８】
図３３は、図２９よりの例示のブロックの４つのピクセルのパルス波形の例示的なセットを示す。右下ピクセル波形３３０２に見られるように、特定の色フィールドの二次の左揃えパルス３３０４はまた、以前の色フィールドからのメインパルス３３０６の継続と考え得る。これにより、ベース値はパルスの一端を制御し、シャープナー値は他端を制御すると言うことができる。ベースおよびシャープナー値に依存して、右上ピクセル波形３３１０の赤フィールド３３０８の場合のように時々パルスは完全に消滅し得ること、また左上ピクセル波形３３１４の緑フィールド３３１２の場合のようにパルス間のギャップが消滅し得ることが理解される。左下ピクセル波形３３１６では、そのピクセルは、デコードされたシャープナー値が０であるので、各色は、幅が所望のベース値のみで決定されるパルスを有する。パルスの右端３３１８は固定され、左端３３２０は正しい色ベース値を生成するのに調整される。この例では、色ベース値は４つの異なったピクセルで共有される。よって４つの波形は共有される左端を有し、これは青フィールド３３２４の立ち上がり端３３２２を観察することにより見られる。右端３３２６はその後シャープナー値により制御され、これは全ての色で共有される。デコードされたシャープナー値が負でありベース値より大きな値を有する時は、右端は左端とクロスし得、パルスを完全に消滅させる。図３３では、右上ピクセル波形３３１０の赤フィールド３３０８に起こっている。同様に、シャープナーが正の場合、左端が左にシフトされると、以前のパルスの右端をクロスする点を超えてシフトされ得、パルス間のスペースを完全に消滅させる。これは、図３３の左上ピクセル波形３３１４の緑フィールド３３１２に見られる。あるパルスの端が消滅したとしても、消滅していなければパルス端はそこにあるので、全ての４つのピクセルが立ち上がり端を共有しているということができる。
【０３３９】
波形ベースの再構成システムのより良い理解のために、非常に単純化された例を以下に示す。表１の１６のシャープナーの代わりに、この例では表２に示されるように、４つの可能なシャープナー値（すなわち、２ビットシャープナー）のみが使用される。また、ベース値の数は２５６から１６のみの可能なベース値（すなわち、４ビットベース）に削減される。許容されるベース値は０から１５、そして許容されるシャープナー値は表２に示される。
【０３４０】
【表２】
2014510294.tif 000004
【０３４１】
０でない各ベース値につき１つの、１５の可能な立ち上がりパルス端が存在し、そして各シャープナー値につき１つの、４つの可能な立ち下がり端が存在する。全ての可能なパルス端が図３４に示されている。上向きの矢印で示される、可能な立ち上がり端、もしくは「Ｈ書き込み」（high writes）３４０２は、１がＭＲＲＡＭに書き込まれ得る可能な時間を示し、全ての立ち上がりパルス端はこれらの時間のうちの１つで起こる。ベース値の１から１５に対応してＨ書き込み３４０２はＢ１からＢ１５とラベルされている。下向きの矢印で示された可能な立ち下がり端もしくは「Ｌ書き込み」（low writes）３４０４は、０がＭＲＲＡＭに書き込まれ得る可能な時間を示す。Ｌ書き込み３４０４はＳ０からＳ３とラベルされ、シャープナー値の０から３に対応する。一般に、Ｈ書き込みもしくはＬ書き込みはベースもしくはシャープナーが対応する値に等しい時に起こる。よってベースが１の時、Ｂ１でのＨ書き込みが起こり、ベースが２ならＢ２にＨ書き込みが起こる、等々。シャープナーが０なら、Ｓ０にＬ書き込みが起こり、シャープナーが１なら、Ｓ１にＬ書き込みが起こる、等々。このルールにはいくつかの重要な例外があり、以下の幾つかの例で説明される。
【０３４２】
ベースおよびシャープナー値の全ての可能な組み合わせについての波形はＨ書き込み３４０２およびＬ書き込み３４０４のみを用いて形成され得る。波形３４０６は修正されていないもしくは削られていないベースパルスの例を示す。波形３４０６では、ベース値は８であり、シャープナー値は１で、表２によれば０のデコードされたシャープナー値を示す。ベース値が８であるため、立ち上がり端３４０８はＢ８のＨ書き込み３４１０に起こる。立ち下がり端３４１２はフィールド時間の最後、Ｓ１のＬ書き込みに生じる。ベース値が大きくなるに従い、波形３４１４に示されるように、パルスは左方向にフィールド時間全体を埋めるまで延び、その時点でベース値は１５である。波形３４１６はベース値が０でデコードされたシャープナー値が正の場合の例を示す。この場合、ベース値は０のためメインパルスは存在せず二次パルスのみが存在する。なお、Ｂ１５とラベルされたフィールド開始時におけるＨ書き込みは、ベース値は１５に等しくないが二次パルスを形成するのにいまだに必要である。波形３４１８はメインパルスおよび二次パルスの両方が存在する例を示す。なお、この場合フィールド終了時のＳ１とラベルされたＬ書き込みがシャープナー値は１ではないが行われる。なお、フィールド開始時のＨ書き込みおよびフィールド終了時のＬ書き込みは特別な例であり適切に扱われる必要がある。
【０３４３】
ここで波形３４１８を波形３４２０と比較する。波形３４１８では、シャープナー値は２であり、二次パルスの立ち下がり端として用いられ働くＬ書き込みＳ２を引き起こす。シャープナー値が波形３４２０に示されるように３に増加すると、二次パルスは、メインパルスとマージしフィールド時間全体を埋める１つの大きなパルスを与えるポイントまで延びる。Ｌ書き込みは今やＢ５のＨ書き込みとクロスする。従って、所望のパルス形状を生成するために、Ｓ３のＬ書き込みは起こることを阻止されねばならないことが分かる。さもなければ、パルスの立ち下がり端が早く起こり過ぎる。一般に、ベース値とデコードされたシャープナー値を加算した数が１５（最大ベース値）より大きい時、２つのパルスはマージし、通常シャープナーにより引き起こされるＬ書き込みは阻止される必要がある。
【０３４４】
ここで波形３４２４と波形３４２６を比較する。この例は負のデコードされたシャープナー値が存在する時に何が起こるかを示している。両波形とも、シャープナー値は０で、表２から、負の１０．５の、デコードされたシャープナー値に対応する。波形３４２４では、ベース値は１３で１０．５より大きく、よってメインパルスはいまだに存在する。波形３４２６では、ベース値は７と小さくなり、これは１０．５未満であり、よってメインパルスは完全に消滅する。この場合の所望の波形は、駆動信号がフィールド時間全体に亘ってＬ（low）を保つことである。これを実現するために、Ｂ７のＨ書き込みは示されたように阻止されなければならない。一般に、デコードされたシャープナー値が負で、ベース値が大きさにおいてシャープナー値より小さい場合、Ｈ書き込みとＬ書き込みがお互いにクロスし、よって正しい波形形状を保つためにＨ書き込みは阻止されねばならない。
【０３４５】
本発明の少なくとも一つの実施形態において、図３２、図３３および図３４に示された波形は、マッチインストラクションのシーケンスを実行することにより生成され得る。これらのＰＥモジュールにより解釈されるマッチインストラクションは、ＭＲＲＡＭへの１もしくは０の書き込みに働く。２つのマッチ値が用いられる；１つはベースのためそして１つがシャープナーのためである。以下の形のマッチインストラクションのみを用いて必要なパルス形状を生成することが可能である：時間（時間）に（Ｈ／Ｌ）（high/low）をＭＲＲＡＭに書き込む、ｉｆベース（比較オペレータ）（値）（および／または）シャープナー（比較オペレータ）（値）。
【０３４６】
括弧は、プログラマブルであるマッチインストラクションの要素を示す。例えば、有効なマッチインストラクションは：「時間４．７にＨをＭＲＲＡＭに書き込む、ｉｆベース＝５およびシャープナー＜３」。
【０３４７】
インストラクションで与えられる時間は、フィールドの開始、以前の動作、または何らかの他の時間もしくは事象に相対的なものであって良い。これらのインストラクションは、所望の幅の駆動パルスを所望したように与えるよう既定の時間に実行される。
【０３４８】
表３に与えられたインストラクションのセットは、この単純化した例の所望のパルス形状を実現する。このインストラクションのセットは、ＭＲＲＡＭは初期に０にセットされ、最終のＭＲＲＡＭの値もまた０であることを仮定している。フィールド間の境界では、回り込み効果により、ＭＲＲＡＭは０にセットされる必要はないかも知れないこと、さらに表３のインストラクションのセットはこれを達成するために修正され得ることを、当業者は理解するであろう。
【０３４９】
【表３】
2014510294.tif 000005
【０３５０】
時間Ｂ１５、Ｂ１４、Ｓ２、等は、図３４に示される可能なパルス端の時間における位置を示す。表３に与えられたインストラクションは所望の波形を生成する１つの可能なインストラクションのセットを示し、これらのインストラクションのいくつかもしくは全てが最終の所望の波形形状を変化させないように修正され得ることが理解されるであろう。
【０３５１】
表３に示されたマッチインストラクションのシーケンスもしくは一般的にあらゆるマッチインストラクションのシーケンスは、図４の例示的なＰＣＣ、すなわち、ＰＣＣ４０２、のようなピクセルコード制御のシーケンスとして実装される。
【０３５２】
図３５は、表３に与えられたインストラクションのセットを用いたこの単純化した例のベース値３５０６およびシャープナー値３５０８の全ての可能な組み合わせを示す、波形３５０２のマトリックスを示す。なお、図３５において、「シャープナー＝３」とラベルされた列３５１０は、量子化されたシャープナー値が３に等しいことをいい、表２によれば、デコードされたシャープナー値が正の１３．５であることに対応する。点線３５１２は、図３４に描かれたように可能なパルス端の位置Ｂ１５、Ｂ１４、．．．Ｓ１を示している。この例では、いくつかの不必要なＨ書き込み３５１４が表３に与えられたインストラクションのセットにより生成されるが、しかしながら、全ての場合において駆動信号はすでにＨであるので、これらはパルス波形には影響しない。
【０３５３】
メモリが次のフィールドのデータのロードを開始するため開放することを許容するため、ＰＭＳＫが以前説明したように使用され得る。しかしながら、この場合、２つの比較が存在し、よって２つのマスク値が使用され、第１のＰＭＳＫがベース比較に適用され、第２のＰＭＳＫがシャープナー比較に適用される。また、パネル上の記憶のさらなる開放をサポートするため、マッチ比較の結果は、ＥＲＡＭに格納されたデータを修正するのに用いられ得る。例えば、マッチが生じた場合、マスクされていないＥＲＡＭデータは全て０値に置き換えられ得る。これは、ＭＳＢのマスキングにより導入された冗長な書き込みの発生を除外する。マスクされた比較の使用およびＥＲＡＭ再書き込みを組み合わせることで、先に説明したようにベース値のためにメモリを解放することが可能である。これにより、現在の色フィールドの間に、次の色フィールドのためのほとんど全てのベースビット平面をあらかじめロードすることを可能となる。フィールドブランキングは次に、非常に短くし得る、あるいは完全に取り除き得る。非常に短いフィールドブランキングは、輝度の向上のためのより長い光オン時間を可能にし、より高いフィールドレートを可能にすることを含め、いくつかの理由で有用である。
【０３５４】
本発明の少なくとも一つの実施形態において、ビットは、フィールドの始めにマスクされ得る。これは、すべてのビットが取り込まれる前にフィールドが開始することを可能にするために行われる。例えば、ＬＳＢがまだロード中に、マスク値０００００００１が最初の数カウントに用いられ得る。ＬＳＢのロードが完了すると、マスク値は全てのビットが使用されるように００００００００に切り替えられ得る。この技術は、フィールド間の非常に短いもしくは０のブランキング時間を可能にする。
【０３５５】
当業者に理解されるように、以前説明したハードウェアは、一連のマッチステージに基づくあらゆる任意の波形を感じることが完全に可能である。１つのパルスが図面に示されているが、使用されるマッチインストラクションに依存して、１より多くのパルスを生成することもまた可能である。
【０３５６】
本発明の少なくとも一つの実施形態において、ディスプレイは、通常の赤、緑および青の色フィールドに追加して、白、黄、マゼンタ、シアンおよび琥珀のような色フィールドをＲ、ＧおよびＢ以外の「多原色」と呼ばれる色を用いて示し得る。そのような場合においては、Ｒ、ＧもしくはＢの色信号になされるあらゆる処理、またはＲ、ＧおよびＢの色信号を混合する処理は、いかなる多原色の追加の色データに対しても、追加の色を第４の原色、もしくは第５の原色もしくは第６の原色、等々と取り扱うことで、同様の方法で行われ得ることが、理解されるべきである。
【０３５７】
本発明の少なくとも一つの実施形態において、ロックインジケータを使用された色の少なくとも１つに使用することは、表示された画像の視覚品質の向上のために望ましい。このロックインジケータは、シャープナー値がその特定の色に適用されるかどうかを示す。例えば、赤ロックインジケータが真（１）にセットされた場合、赤の表示された値はロックされる、すなわちシャープナー項は全て０と扱われることを意味する。その場合、シャープナー値ではなく、赤ベース値のみがそのブロックの赤ピクセル値を再構成するのに用いられる。
【０３５８】
本発明の少なくとも一つの実施形態において、色ベース値のビットのうちの１つが、ロックインジケータとして使用され得る。特定の色が「ロック」された場合、これは、シャープナー値は所与のピクセルのブロックのその色に適用されないことを意味する。例えば、色ベース値のＬＳＢが色ロックインジケータとして用いられた場合、赤ベースの奇数値は、例えば、シャープナーがそのブロックの赤に適用されないことを意味し、一方偶数値は、シャープナーが赤に適用されることを意味する。ベース値の１ビットが色ロックインジケータとして使用される代わりに、ある複数ビットの組み合わせが使用され得ることは、当業者は理解し得るであろう。どのビットを使用するか、およびそれらをどのように使用するかの異なった選択は、お互いに対して種々の相対的な利点を有し得る。図３６は、色ベース値３６０４のＬＳＢ３６０２が色ロックインジケータである例を示している。図３６に示された例において、シャープナーは、緑ベース値３６０４のＬＳＢ３６０２が１であるため、緑チャネル３６０６には適用されない。赤ベース値３６１０のＬＳＢ３６０８は０であり、赤チャネル３６１２はロックされていない状態を保ち、シャープナー値３６１４は、赤チャネル３６１２における再構成された赤ピクセル値３６１６を与えるため、赤ベース値３６１０に加算される。この色ロックインジケータの使用は、対象画像により良くマッチさせるための追加の自由度を与える。図３６にさらに示されているのは、青ベース値３６２２および青チャネル３６２４である。
【０３５９】
特に明記しない限り、本発明の種々のディジタル成分は、ハードウェアおよび／またはソフトウェアを含み得る。
【０３６０】
本出願で引用される全ての文書、特許、ジャーナル記事および他の資料は、ここに参照として援用される。
【０３６１】
本発明の多くの実施形態を詳細に説明したことにより、添付の請求範囲において定められる発明の範囲を逸脱しない範囲で、修正変更が可能であることは明白である。さらに、本開示における全ての例は、発明の多くの実施形態を説明しているが、制限されない例として提供されており、よって種々の局面を説明されたように制限すると捉えられるべきでないことが理解されるべきである。
【０３６２】
本発明は、特定の実施形態に関して開示されてきたが、説明された実施形態に対する数多くの修正、変更、変化が、添付の請求の範囲で定義される本発明の精神および範囲から逸脱することなく可能である。よって、本発明は説明された実施形態に制限されず、それは、以下の請求の範囲の言語およびその等価物により定義される全範囲を有することが意図されている。
【図１】
2014510294.tif 000006
【図２】
2014510294.tif 000007
【図３】
2014510294.tif 000008
【図４】
2014510294.tif 000009
【図５】
2014510294.tif 000010
【図６】
2014510294.tif 000011
【図７】
2014510294.tif 000012
【図８】
2014510294.tif 000013
【図９】
2014510294.tif 000014
【図１０】
2014510294.tif 000015
【図１１】
2014510294.tif 000016
【図１２】
2014510294.tif 000017
【図１３】
2014510294.tif 000018
【図１４】
2014510294.tif 000019
【図１５】
2014510294.tif 000020
【図１６】
2014510294.tif 000021
【図１７】
2014510294.tif 000022
【図１８】
2014510294.tif 000023
【図１９】
2014510294.tif 000024
【図２０】
2014510294.tif 000025
【図２１】
2014510294.tif 000026
【図２２】
2014510294.tif 000027
【図２３】
2014510294.tif 000028
【図２４】
2014510294.tif 000029
【図２５】
2014510294.tif 000030
【図２６】
2014510294.tif 000031
【図２７】
2014510294.tif 000032
【図２８】
2014510294.tif 000033
【図２９】
2014510294.tif 000034
【図３０】
2014510294.tif 000035
【図３１】
2014510294.tif 000036
【図３２】
2014510294.tif 000037
【図３３】
2014510294.tif 000038
【図３４】
2014510294.tif 000039
【図３５】
2014510294.tif 000040
【図３６】
2014510294.tif 000041
【国際調査報告】
2014510294.tif 000042
2014510294.tif 000043