(57)【要約】本発明は、ナノワイヤのアレイおよびその製造方法に関し、上記ナノワイヤのアレイは複数のナノワイヤを含み、上記複数のナノワイヤは複数の第１末端および複数の第２末端をそれぞれ含み、上記複数のナノワイヤのそれぞれに関し、上記複数の第１末端から選択される対応する第１末端と、上記複数の第２末端から選択される対応する第２末端とは、少なくとも２００μｍの距離分だけ離れており、上記複数のナノワイヤのうち、全てのナノワイヤは、互いに実質的に平行である。
2014503996.tif 000002
【特許請求の範囲】
【請求項１】
ナノワイヤのアレイであって、
複数のナノワイヤを含み、
複数のナノワイヤは、複数の第１末端および複数の第２末端をそれぞれ含み、
上記複数のナノワイヤのそれぞれに関し、上記複数の第１末端から選択される対応する第１末端と、上記複数の第２末端から選択される対応する第２末端とは、少なくとも２００μｍの距離分だけ離れており、
上記複数のナノワイヤのうち、全てのナノワイヤは、互いに実質的に平行であるナノワイヤのアレイ。
【請求項２】
上記第１末端と第２末端との距離が、少なくとも３００μｍである請求項１に記載のナノワイヤのアレイ。
【請求項３】
上記距離が、少なくとも４００μｍである請求項２に記載のナノワイヤのアレイ。
【請求項４】
上記距離が、少なくとも５００μｍである請求項３に記載のナノワイヤのアレイ。
【請求項５】
上記距離が、少なくとも５２５μｍである請求項４に記載のナノワイヤのアレイ。
【請求項６】
上記複数のナノワイヤのそれぞれが、半導体物質を含む請求項１に記載のナノワイヤのアレイ。
【請求項７】
上記半導体物質がシリコンである請求項６に記載のナノワイヤのアレイ。
【請求項８】
ナノ構造のアレイであって、
複数のナノ構造を含み、
上記複数のナノ構造は、複数の第１末端および複数の第２末端をそれぞれ含み、
上記複数のナノ構造に関し、上記複数の第１末端から選択される対応する第１末端と、上記複数の第２末端から選択される対応する第２末端とは、少なくとも２００μｍの距離分だけ離れており、
上記複数のナノ構造のうち、全てのナノ構造は、互いに実質的に平行であり、
上記複数のナノ構造のそれぞれは、半導体物質を含むナノ構造のアレイ。
【請求項９】
上記半導体物質がシリコンである請求項８に記載のナノ構造のアレイ。
【請求項１０】
上記距離が、少なくとも３００μｍである請求項８に記載のナノ構造のアレイ。
【請求項１１】
上記距離が、少なくとも４００μｍである請求項１０に記載のナノ構造のアレイ。
【請求項１２】
上記距離が、少なくとも５００μｍである請求項１１に記載のナノ構造のアレイ。
【請求項１３】
上記距離が、少なくとも５２５μｍである請求項１２に記載のナノ構造のアレイ。
【請求項１４】
上記複数のナノ構造が、複数のナノホールにそれぞれ対応する請求項８に記載のナノ構造のアレイ。
【請求項１５】
ナノワイヤのアレイであって、
複数のナノワイヤを含み、
上記複数のナノワイヤのそれぞれは、第１表面における第１末端および第２末端を含み、上記第１末端と第２末端とは、少なくとも２００μｍの第１距離分だけ離れており、
上記複数のナノワイヤは、上記第１表面上の第１領域に対応し、
上記複数のナノワイヤのうち、全てのナノワイヤは、互いに実質的に平行であるナノワイヤのアレイ。
【請求項１６】
上記複数のナノワイヤが熱電素子の一部である請求項１５に記載のナノワイヤのアレイ。
【請求項１７】
上記第１距離が、少なくとも３００μｍである請求項１５に記載のナノワイヤのアレイ。
【請求項１８】
上記第１距離が、少なくとも４００μｍである請求項１７に記載のナノワイヤのアレイ。
【請求項１９】
上記第１距離が、少なくとも５００μｍである請求項１８に記載のナノワイヤのアレイ。
【請求項２０】
上記第１距離が、少なくとも５２５μｍである請求項１９に記載のナノワイヤのアレイ。
【請求項２１】
上記第１領域が、少なくとも１００ｍｍ２の大きさである請求項１５に記載のナノワイヤのアレイ。
【請求項２２】
上記第１領域が、少なくとも１０００ｍｍ２の大きさである請求項２１に記載のナノワイヤのアレイ。
【請求項２３】
上記第１領域が、少なくとも２５００ｍｍ２の大きさである請求項２２に記載のナノワイヤのアレイ。
【請求項２４】
上記第１領域が、少なくとも５０００ｍｍ２の大きさである請求項２３に記載のナノワイヤのアレイ。
【請求項２５】
上記複数のナノワイヤのそれぞれは、上記第１表面に対して垂直である請求項１５に記載のナノワイヤのアレイ。
【請求項２６】
上記複数のナノワイヤのそれぞれの断面積は、直径が２５０ｎｍ未満に相当する請求項１５に記載のナノワイヤ。
【請求項２７】
上記断面積は、複数のナノワイヤの長手方向に沿って実質的に均一である請求項２６に記載のナノワイヤ。
【請求項２８】
上記複数のナノワイヤは、第１ナノワイヤおよび第２ナノワイヤを含み、
上記第１ナノワイヤと第２ナノワイヤとは、１０００ｎｍ未満の第２距離分だけ離れている請求項１５に記載のナノワイヤのアレイ。
【請求項２９】
上記複数のナノワイヤのそれぞれは、上記複数のナノワイヤから選択された他のナノワイヤから第２距離分だけ離れており、上記第２距離は１０００ｎｍ未満である請求項１５に記載のナノワイヤのアレイ。
【請求項３０】
上記複数のナノワイヤのそれぞれは、半導体物質を含む請求項１５に記載のナノワイヤのアレイ。
【請求項３１】
上記半導体物質がシリコンである請求項３０に記載のナノワイヤのアレイ。
【請求項３２】
ナノ構造のアレイであって、
複数のナノ構造を含み、
上記複数のナノ構造のそれぞれは、第１表面における第１末端および第２末端を含み、上記第１末端と第２末端とは、少なくとも２００μｍの第１距離分だけ離れており、
上記複数のナノ構造は、上記第１表面上の第１領域に対応し、
上記複数のナノ構造のうち、全てのナノ構造は、互いに実質的に平行であり、
上記複数のナノ構造のそれぞれは半導体物質を含むナノ構造のアレイ。
【請求項３３】
上記複数のナノ構造が熱電素子の一部である請求項３２に記載のナノ構造のアレイ。
【請求項３４】
上記半導体物質がシリコンである請求項３２に記載のナノ構造のアレイ。
【請求項３５】
上記第１距離が、少なくとも３００μｍである請求項３２に記載のナノワイヤのアレイ。
【請求項３６】
上記第１距離が、少なくとも４００μｍである請求項３５に記載のナノワイヤのアレイ。
【請求項３７】
上記第１距離が、少なくとも５００μｍである請求項３６に記載のナノワイヤのアレイ。
【請求項３８】
上記第１距離が、少なくとも５２５μｍである請求項３７に記載のナノワイヤのアレイ。
【請求項３９】
上記第１領域が、少なくとも１００ｍｍ２の大きさである請求項３２に記載のナノワイヤのアレイ。
【請求項４０】
上記第１領域が、少なくとも１０００ｍｍ２の大きさである請求項３９に記載のナノワイヤのアレイ。
【請求項４１】
上記第１領域が、少なくとも２５００ｍｍ２の大きさである請求項４０に記載のナノワイヤのアレイ。
【請求項４２】
上記第１領域が、少なくとも５０００ｍｍ２の大きさである請求項４１に記載のナノワイヤのアレイ。
【請求項４３】
上記複数のナノ構造のそれぞれは、上記第１表面に対して垂直である請求項３２に記載のナノ構造のアレイ。
【請求項４４】
上記複数のナノ構造が、複数のナノホールにそれぞれ対応する請求項３２に記載のナノ構造のアレイ。
【請求項４５】
上記複数のナノホールのそれぞれの断面積は、直径が２５０ｎｍ未満に相当する請求項４４に記載のナノ構造のアレイ。
【請求項４６】
上記断面積は、それぞれの複数のナノホールの長手方向に沿って実質的に均一である請求項４５に記載のナノ構造のアレイ。
【請求項４７】
上記複数のナノ構造は、第１ナノ構造および第２ナノ構造を含み、
上記第１ナノ構造と第２ナノ構造とは、１０００ｎｍ未満の第２距離分だけ離れている請求項３２に記載のナノ構造のアレイ。
【請求項４８】
上記複数のナノ構造のそれぞれは、上記複数のナノ構造から選択された他のナノ構造から第２距離分だけ離れており、上記第２距離は１０００ｎｍ未満である請求項３２に記載のナノ構造のアレイ。
【請求項４９】
ナノワイヤのアレイを形成する方法であって、
第１表面および１以上の第２表面を含む半導体基板を準備する工程と、
１以上の第２表面の１以上の部分を、露出した第１表面の少なくとも第１部分でマスキングする工程と、
上記第１表面の少なくとも上記露出した第１部分に、金属蒸着フィルムを貼り付ける工程と、
少なくとも上記第１表面の露出した第１部分を通じて、第１エッチング液を使用し、上記半導体基板をエッチングする工程と、
複数の第１ナノワイヤを形成する工程とを含み、
上記複数の第１ナノワイヤのそれぞれは、第３表面における第１末端および第２末端を含み、上記第１末端と第２末端とは、少なくとも２００μｍの第１距離分だけ離れており、
上記複数の第１ナノワイヤは、上記第１表面上の第１領域に対応し、
上記第１表面上の第１領域は、上記第１表面の露出した第１部分に実質的に対応し、
上記複数の第１ナノワイヤのうち全てのナノワイヤは、互いに実質的に平行であるナノワイヤのアレイを形成する方法。
【請求項５０】
上記半導体基板がシリコンを含む請求項４９に記載のナノワイヤのアレイを形成する方法。
【請求項５１】
上記１以上の第２表面の少なくとも１以上の部分をマスキングする工程には、１以上の第２表面に１以上のマスキング材料を貼り付ける工程が含まれる請求項４９に記載のナノワイヤのアレイを形成する方法。
【請求項５２】
上記１以上のマスキング材料は、テープ、マニキュア液、フォトレジスト、Ｓｉ３Ｎ４、ＳｉＣ、ＤＬＣ、Ａｌ、Ｔｉ、Ｎｉ、Ａｕ、Ａｇ、Ｃｒ、ＩＴＯ、Ｆｅ、ＰｔおよびＭｏからなる群から選択される請求項５１に記載のナノワイヤのアレイを形成する方法。
【請求項５３】
上記金属蒸着フィルムには、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、ＮｉおよびＣｕからなる群から選択された１以上の金属が含まれる請求項４９に記載のナノワイヤのアレイを形成する方法。
【請求項５４】
上記第１エッチング液には、１以上の酸化剤が含まれる請求項４９に記載のナノワイヤのアレイを形成する方法。
【請求項５５】
上記１以上の酸化剤は、ＡｇＮＯ３、ＫＮＯ３、ＮａＮＯ３、Ｆｅ（ＮＯ３）３、Ｈ２Ｏ２、Ａｇ２ＣｒＯ４、ＨＮＯ３およびＫＭｎＯ４からなる群から選択される請求項５４に記載のナノワイヤのアレイを形成する方法。
【請求項５６】
上記第１表面の少なくとも露出した部分を通じて、第２エッチング液を使用し、上記半導体基板をエッチングする工程をさらに含み、
上記第２エッチング液は、第１エッチング液とは異なる請求項４９に記載のナノワイヤのアレイを形成する方法。
【請求項５７】
上記半導体基板を洗浄する工程をさらに含む請求項４９に記載のナノワイヤのアレイを形成する方法。
【請求項５８】
複数の第１ナノワイヤを形成する工程の後、上記半導体基板を清掃する工程をさらに含む請求項４９に記載のナノワイヤのアレイを形成する方法。
【請求項５９】
複数の第１ナノワイヤを形成する工程の後、上記半導体基板を乾燥する工程をさらに含む請求項４９に記載のナノワイヤのアレイを形成する方法。
【請求項６０】
半導体基板には、上記第１表面に対して反対側の第４表面が含まれ、
上記１以上の第２表面の少なくとも１以上の部分をマスキングする工程は、露出した第４表面の少なくとも第２部分を維持する工程を含む請求項４９に記載のナノワイヤのアレイを形成する方法。
【請求項６１】
上記第４表面の少なくとも露出した第２部分に金属蒸着フィルムを貼り付ける工程と、
上記第４表面の少なくとも露出した第２部分と通じ、第１エッチング液を使用して、上記半導体基板をエッチングする工程と、
複数の第２ナノワイヤを形成する工程とを含み、
上記第５表面は、上記第３表面と異なっている請求項６０に記載のナノワイヤのアレイを形成する方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔関連出願の相互参照〕
この出願は、米国特許仮出願第６１／４１５，５７７（出願日：２０１０年１１月１９日）に基づいて優先権を主張し、該特許仮出願の内容全体が参照によって本明細書に援用されるものとする。
【０００２】
〔連邦政府が支援する調査または開発下にされた発明に対する権利に関する声明書〕
ここに記載される事業は、米国空軍ＳＢＩＲ契約番号：ＦＡ８６５０−１０−Ｍ−２０３１によって一部、支持されている。従って、米国政府は発明の相当の権利を有することができる。
【０００３】
〔背景技術〕
本発明は、ナノ構造に関する。より詳細には、本発明は、半導体物質の長いナノ構造のアレイおよびその製造方法に関する。一例を挙げれば、本発明は、或る熱電的性質を有するシリコン中の長いナノワイヤのアレイに適用される。但し、本発明は、ソーラーパワー、電池電極、および／またはエネルギー貯蔵、触媒、および／または発光ダイオードへの使用に限らず、これらを含む非常に広範囲の適用性を有することを認識されるであろう。
【０００４】
固体状態で不動の部品である熱電物質は、例えば、かなりの量の熱エネルギーの電気への温度勾配を適用した変換（例えばゼーベック効果）、或いは、電場を適用した吸熱（例えばペルティエ効果）に用いられる。空間或いはマイクロチップやセンサ等の物体の冷却と同様に、重要であろうと不要であろうと種々の熱源からの電気の発生を含む、固体状態の熱機関への適用は多数ある。熱電性能（例えば、効率、出力密度、或いは“熱電性能指数”ＺＴ、ここで、ＺＴはＳ２σ／ｋと等しく、Ｓは熱電物質のゼーベック係数、σは熱電物質の電気伝導率、ｋは熱電物質の熱伝導率である）が向上されたナノ構造物質の推進のために、および、エネルギー効率を改善するための電気としての排熱の回収システムや、性能向上のための集積回路の冷却システムの両方の増強のために、近年、熱電物質を含む熱電素子の使用に対する関心が大きくなっている。
【０００５】
今日まで、熱電気は、エネルギー発生や冷蔵の手段と同様に成し遂げられる他のテクノロジーと比較して、これらデバイスの乏しいコストパフォーマンスのために、商業的な適用性に限界を有している。他のテクノロジーが通常、軽量で低フットプリントの適用に対する用途のための熱電気として適切でないところ、それにもかかわらず、熱電気は、しばしば、これらの禁止的な高コストによって制限される。商業的な適用における熱電気の有用性の実現に関して重要なことは、高性能熱電物質を含むデバイス（例えばモジュール）の製造可能性である。これらモジュールは、例えば最低のコストで最大性能を保証する方法によっておそらく生産される。
【０００６】
現在、商業的熱電モジュールとして得られる熱電物質は、有毒で製造し難く、入手やプロセスに費用が掛かるテルル化ビスマス或いはテルル化鉛を一般的に含んでいる。二者択一的なエネルギー生産およびマイクロスケールでの冷却能力の両方に対する強力な現在の必要性に伴い、高い製造容易性、低コスト、高性能の熱電気に対する原動力が大きくなっている。
【０００７】
熱電デバイスはしばしば、Ｂｉ２Ｔｅ３やＰｂＴｅ等の一般的な熱電物質から作製される熱電Ｂｉ２Ｔｅ３部(legs)と、電気的に接続され、組み立てられた冷却（例えばペルティエ）デバイス或いはエネルギー転換（例えばゼーベック）デバイスとに分けられる。これはしばしば、全ての脚部を同時に横断して温度勾配を確立する目的で、連続配置された電気的接続を与える一方、熱平衡配置を与える形状で金属接触への熱電脚部のボンディングを必要とする。しかしながら、多くの故障は一般的な熱電デバイスの製造時に存在する。例えば、外部に設けられた熱電脚部の加工時および組み立て時に関係するコストは、しばしば高くなる。一般的な加工時或いは組み立て時の方法は、通常、多くの熱電的な適用に必要となるコンパクトな熱電デバイスの製造を困難にする。一般的な熱電物質は通常、有毒で高価である。
【０００８】
ナノ構造はしばしば、ナノスケール（例えば、０．１ｎｍから１０００ｎｍの間）で測定される少なくとも一つの構造上の大きさを有する構造を指す。例えば、ナノワイヤは、例えナノワイヤの長さがかなり長くても、ナノスケールで測定される距離の幅を有する断面積を有することで特徴付けられる。別の例として、ナノチューブ、或いは中空のナノワイヤは、例えナノチューブの長さがかなり長くても、ナノスケールで測定される距離の幅を有する壁の厚さおよび全断面積を有することで特徴付けられる。さらに別の例として、ナノホールは、例えナノホールの深さがかなり深くても、ナノスケールで測定される距離の幅を有する断面積を有するボイドによって特徴付けられる。さらに別の例として、ナノメッシュはアレイであり、しばしば連結されており、複数の他のナノ構造、例えばナノワイヤ、ナノチューブ、および／またはナノホールを含んでいる。
【０００９】
ナノ構造は、熱電性能を改善するための有望性を示している。熱電物質からの０Ｄ，１Ｄ，或いは２Ｄナノ構造の創作は、多くの場合、物質の熱電出力発生または冷却効率を改善することができ、そして他の場合に、しばしば非常に意味がある（１００以上の要因）。しかしながら、多くのナノ構造を含む実際の巨視的な熱電デバイスにおいて必要なナノ構造のために、整列および規模の点から、多くの制限が存在する。シリコンおよび他の半導体の加工と同様の方法で、ナノ構造のプロセスに対する能力は、非常なコスト優位性をもたらす。
【００１０】
それゆえ、シリコンのような安価で毒の少ない物質を用いた、例えばナノワイヤまたはナノホールのような、非常に長いナノ構造の長いアレイを構成するための技術の改良、そのアレイ、および他の好適な半導体が強く望まれている。熱電デバイスとしての用途において電気的および熱的性質に優れた物質からの非常に長いナノ構造のこれら大きいアレイの形成も強く望まれている。
【００１１】
〔発明の概要〕
本発明は、ナノ構造に関する。より詳細には、本発明は、半導体物質の長いナノ構造のアレイおよびその製造方法に関する。一例を挙げれば、本発明は、或る熱電的性質を有するシリコン中の長いナノワイヤのアレイに適用される。但し、本発明は、ソーラーパワー、電池電極、および／またはエネルギー貯蔵、触媒、および／または発光ダイオードへの使用に限らず、これらを含む非常に広範囲の適用性を有することを認識されるであろう。
【００１２】
一実施形態によれば、ナノワイヤのアレイは複数のナノワイヤを含む。複数のナノワイヤは、複数の第１末端および複数の第２末端をそれぞれ含む。複数のナノワイヤのそれぞれにおいて、複数の第１末端から選択される対応する第１末端および複数の第２末端から選択される対応する第２末端は、少なくとも２００μｍの距離分だけ離れている。複数のナノワイヤにおける全てのナノワイヤは、互いにほぼ平行である。
【００１３】
他の実施形態によれば、ナノ構造のアレイは複数のナノ構造を含む。複数のナノ構造は、複数の第１末端および複数の第２末端をそれぞれ含む。複数のナノ構造のそれぞれにおいて、複数の第１末端から選択される対応する第１末端および複数の第２末端から選択される対応する第２末端は、少なくとも２００μｍの距離分だけ離れている。複数のナノ構造における全てのナノ構造は、互いにほぼ平行である。複数のナノ構造のそれぞれは、半導体物質を含む。
【００１４】
さらに他の実施形態によれば、ナノワイヤのアレイは複数のナノワイヤを含む。複数のナノワイヤのそれぞれは、第１表面に位置する第１末端および第２末端を含む。第１末端および第２末端は、少なくとも２００μｍの距離分だけ離れている。複数のナノワイヤは、第１表面上の第１領域に相当する。複数のナノワイヤにおける全てのナノワイヤは、互いにほぼ平行である。
【００１５】
さらに他の実施形態によれば、ナノ構造のアレイは複数のナノ構造を含む。複数のナノ構造のそれぞれは、第１表面に位置する第１末端および第２末端を含む。第１末端および第２末端は、少なくとも２００μｍの距離分だけ離れている。複数のナノ構造は、第１表面上の第１領域に相当する。複数のナノ構造における全てのナノ構造は、互いにほぼ平行である。複数のナノ構造のそれぞれは、半導体物質を含む。
【００１６】
さらに他の実施形態によれば、ナノワイヤのアレイを形成する方法は、第１表面および一つ以上の第２表面を含む半導体基板を供給する；露出している第１表面の少なくとも第１部分と共に、一つ以上の第２表面の少なくとも一つ以上の部分をマスキングする；第１表面の少なくとも露出している第１部分に対して金属蒸着フィルムを貼り付ける；第１エッチング溶液を用いて、第１表面の少なくとも露出している第１部分を通して半導体基板をエッチングする；第１の複数のナノワイヤを形成する；ことを包含する。第１の複数のナノワイヤのそれぞれは、第三表面に位置する第１末端および第２末端を含む。第１末端および第２末端は、少なくとも２００μｍの距離分だけ離れている。第１の複数のナノワイヤは、第１表面上の第１領域に相当する。第１表面上の第１領域は、第１表面の露出している第１表面にほぼ相当する。第１の複数のナノワイヤにおける全てのナノワイヤは、互いにほぼ平行である。
【００１７】
実施形態によれば、一つ以上のこれら利益は達成されるであろう。本発明におけるこれら利益並びに種々の更なる目的、特徴、および利点は、以下の詳細な説明および添付の図面を参照することによって充分に理解されるであろう。
【００１８】
〔図面の簡単な説明〕
図１Ａは、本発明の一実施形態に係るナノワイヤのアレイを示す概略図である。
【００１９】
図１Ｂは、本発明の一実施形態に係るナノホールのアレイを示す概略図である。この図は一例に過ぎず、請求の範囲を不当に限定するものではない。
【００２０】
図２Ａ，２Ｂ，２Ｃは、本発明の或る実施形態に係る複数のナノワイヤの種々の面(views) を示す典型的な走査型電子顕微鏡画像である。
【００２１】
図３は、本発明の一実施形態に係る半導体基板内のナノワイヤのアレイを形成する方法を示す概略図である。
【００２２】
図４Ａ，４Ｂは、本発明の或る実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された半導体基板を示す概略図である。
【００２３】
図５Ａ，５Ｂは、本発明の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、官能化された半導体基板を示す概略図である。
【００２４】
図６Ａは、本発明の一実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、マスキングされた半導体基板の側面を示す概略図である。
【００２５】
図６Ｂは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、マスキングされた半導体基板の側面を示す概略図である。
【００２６】
図７Ａは、本発明の一実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、金属蒸着フィルムを有するマスクされた半導体基板の側面を示す概略図である。
【００２７】
図７Ｂは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、金属蒸着フィルムを有するマスクされた半導体基板の側面を示す概略図である。
【００２８】
図８Ａは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、エッチング工程中の半導体基板の側面を示す概略図である。
【００２９】
図８Ｂは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、エッチング工程中の半導体基板の側面を示す概略図である。
【００３０】
図９は、本発明の一実施形態に係る複数のナノワイヤを有する半導体基板の側面を示す概略図である。
【００３１】
図１０Ａ，１０Ｂは、本発明の一実施形態に係る半導体基板中の第１の複数のナノワイヤおよび第２の複数のナノワイヤの配置(formation) を示す概略図である。
【００３２】
図１１Ａ，１１Ｂは、本発明の他の実施形態に係る半導体基板中の第１の複数のナノワイヤおよび第２の複数のナノワイヤの配置(formation) を示す概略図である。
【００３３】
図１１Ｃは、本発明の或る実施形態に係る図１１Ｂに示される第１の複数のナノワイヤおよび第２の複数のナノワイヤを示す典型的な走査型電子顕微鏡画像である。
【００３４】
図１２は、本発明の或る実施形態によって形成された半導体基板上における、ナノワイヤの長さとナノワイヤの位置との関係を示す概略図である。
【００３５】
図１３は、本発明の幾つかの実施形態によって形成された半導体基板上における、ナノワイヤの長さとナノワイヤの位置との関係を示す概略図である。
【００３６】
〔発明の詳細な説明〕
本発明は、ナノ構造に関する。より詳細には、本発明は、半導体物質の長いナノ構造のアレイおよびその製造方法に関する。一例を挙げれば、本発明は、或る熱電的性質を有するシリコン中の長いナノワイヤのアレイに適用される。但し、本発明は、ソーラーパワー、電池電極、および／またはエネルギー貯蔵、触媒、および／または発光ダイオードへの使用に限らず、これらを含む非常に広範囲の適用性を有することを認識されるであろう。
【００３７】
一般に、熱電物質の有用性は、当該物質の物理的幾何学に依存する。例えば、熱電デバイスの熱くなったり冷たくなったりする面(hot and cold side) を表す熱電物質の表面積の大きさは、出力密度の増加を通した熱および／またはエネルギー移動を支持する熱電デバイスの能力の大きさである。他の例として、熱電物質の熱くなったり冷たくなったりする面の好適な最少距離（即ち、熱電ナノ構造の長さ）は、熱電デバイスを横断して最も高い温度勾配をよりよく支持するのに役立つ。これは、順番に、出力密度の増加による熱および／またはエネルギー移動を支持する能力を増加させるであろう。
【００３８】
或るタイプの熱電ナノ構造は、好適な熱電的性質を有するナノワイヤのアレイである。ナノワイヤは、有利な熱電的性質を有することができる。しかしながら今日まで、一般的なナノワイヤおよびナノワイヤのアレイは、アレイの比較的小さいサイズ、および、作り上げられたナノワイヤの短い長さのために、その技術的適用性に制限を有する。他のタイプの熱電的適用性を有するナノ構造は、ナノホールまたはナノメッシュである。ナノホールまたはナノメッシュのアレイはまた、作製や合成することができるこれらナノ構造に含まれる少ない量のために、適用性に制限がある。例えば、長さが１００μｍよりも短い一般的なナノ構造は、出力発生および／または熱排気に制限があり、１０μｍよりも短い一般的なナノ構造は、短いナノ構造に関して利用可能な熱交換技術を使用し、熱勾配を維持または達成する性能が低くなるため、より適応性が低くなる。さらに、他の例では、ウエハの直径４、６、８および１２インチよりも小さなアレイは、商業的に制限される。
【００３９】
半導体物質を形成する非常に長いナノ構造を有する長いアレイ、例えば、官能化されたシリコンは、熱電デバイスを作製するにおいて有用である。例えば、（１）熱伝導率が低く、（２）半導体基板の所定の領域内で形成されたシリコンナノ構造は、ユニウエハ熱電デバイスの作製用の複数の熱電部材を形成する用途に有用である。他の例では、半導体基板の所定の領域内で形成された官能化シリコンナノワイヤは、組み立てられた熱電デバイスにて、ｎ型またはｐ型脚部、或いは、ｎ型およびｐ型脚部として有用である。
【００４０】
図１Ａは、本発明の一実施形態に係るナノワイヤのアレイを示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図１Ａにおいて、ナノ構造のアレイ１２０が、半導体物質のブロック（例えば、半導体基板１１０）中に形成されている。一実施形態において、半導体基板１１０の全体はウエハであり、他の実施形態では、半導体基板１１０は、４インチのウエハである。さらに、他の実施形態では、半導体基板は、４インチのウエハよりも大きなパネルであり、さらに他の実施形態では、半導体基板１１０はシリコンを含む。
【００４１】
或る実施形態において、半導体基板１１０は官能化されている。例えば、半導体基板１１０はドープされており、ｎ型半導体を形成する。他の実施形態では、半導体基板１１０はドープされており、ｐ型半導体を形成する。さらに、他の実施形態では、半導体基板はIII 族および／またはＶ族の元素を用いてドープされている。さらに、他の実施形態では、半導体基板１１０は官能化されており、半導体基板１１０の電気的または熱的特定を制御する。さらに、他の実施形態では、半導体基板１１０はホウ素でドープされたシリコンを含む。さらに、他の実施形態では、半導体基板１１０はドープされており、半導体基板１１０の抵抗率を約０．００００１Ω・ｍ〜１０Ω・ｍに調節する。さらに、他の実施形態では、半導体基板１１０は官能化されており、熱伝導率が０．１Ｗ/ｍ・Ｋ〜１０Ｗ/ｍ・Ｋであるナノ構造のアレイ１２０が提供される。
【００４２】
他の実施形態において、ナノ構造のアレイ１２０は半導体基板１１０中に形成されている。例えば、ナノ構造のアレイ１２０は、半導体基板１１０の実質的に全ての中に形成されている。他の実施形態では、ナノ構造のアレイ１２０は、非常に長い複数のナノワイヤ１３０を含んでおり、さらに、他の実施形態では、複数のナノワイヤ１３０のそれぞれは、第１末端１４０および第２末端１５０を有している。さらに、他の実施形態では、複数のナノワイヤ１３０の第１末端１４０は、ナノ構造のアレイ１６０の第１表面を共同して形成している。さらに、他の実施形態では、複数のナノワイヤ１６０の第１表面は、０．１ｍｍ×０．０ｍｍである。さらに、他の実施形態では、複数のナノワイヤ１６０の第１表面は、直径が４５０ｍｍである。さらに、他の実施形態では、複数のナノワイヤ１３０の第２末端１５０は、複数のナノワイヤ１７０の第２表面を共同して形成している。さらに、他の実施形態では、それぞれの複数のナノワイヤ１３０の第１末端１４０と、それぞれの複数のナノワイヤ１３０の第２末端１５０との距離は、少なくとも２００μｍである。さらに、他の実施形態では、それぞれの複数のナノワイヤ１３０の第１末端１４０と、それぞれの複数のナノワイヤ１３０の第２末端１５０との距離は、少なくとも３００μｍである。さらに、他の実施形態では、それぞれの複数のナノワイヤ１３０の第１末端１４０と、それぞれの複数のナノワイヤ１３０の第２末端１５０との距離は、少なくとも４００μｍである。さらに、他の実施形態では、それぞれの複数のナノワイヤ１３０の第１末端１４０と、それぞれの複数のナノワイヤ１３０の第２末端１５０との距離は、少なくとも５００μｍである。さらに、他の実施形態では、それぞれの複数のナノワイヤ１３０の第１末端１４０と、それぞれの複数のナノワイヤ１３０の第２末端１５０との距離は、少なくとも５２５μｍである。
【００４３】
さらに、他の実施形態では、複数のナノワイヤ１３０の全てのナノワイヤは、互いに実質的に平行である。さらに、他の実施形態では、複数のナノワイヤ１３０は、半導体基板１１０において、実質的に垂直に形成されている。さらに、他の実施形態では、複数のナノワイヤ１３０は、ナノ構造１６０の第１表面およびナノ構造１７０の第２表面に対し、実質的に直角となるように配向している。さらに、他の実施形態では、それぞれの複数のナノワイヤ１３０は、粗面を有している。さらに、他の実施形態では、それぞれの複数のナノワイヤ１３０の断面積は実質的に均一であり、上記断面積に対するナノワイヤ１３０の長さの比率が高い。さらに、他の実施形態では、それぞれの複数のナノワイヤ１３０の断面積は、実質的に円形である。さらに、他の実施形態では、それぞれの複数のナノワイヤ１３０の断面積は１ｎｍ〜２５０ｎｍである。さらに、他の実施形態では、それぞれの複数のナノワイヤ１３０は、互いに２５ｎｍ〜２５０ｎｍの間隔を空けて配置されている。
【００４４】
図２Ａ、図２Ｂおよび図２Ｃは、本発明の或る実施形態に係る複数のナノワイヤ１３０の種々の面(views) を示す典型的な走査型電子顕微鏡画像である。これらの画像は単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。これらの典型的な走査型電子顕微鏡画像のそれぞれは、断面積に対する長さの比率が高く、互いに実質的に平行である複数のナノワイヤ１３０を示している。図２Ａに示すように、複数のナノワイヤ１３０は、それぞれの第１末端１４０とそれぞれの第２末端１５０との間の長さを有しており、上記長さは約４７８μｍである。図２Ｂに示すように、複数のナノワイヤ１３０は、それぞれの第１末端１４０とそれぞれの第２末端１５０との間の長さを有しており、上記長さは約２５０μｍである。図２Ｃに示すように、複数のナノワイヤ１３０は、それぞれの第１末端１４０とそれぞれの第２末端１５０との間の長さを有しており、上記長さは少なくとも２００μｍである。さらに、図２Ｃに示すように、ナノ構造のアレイ１２０は、複数のナノワイヤ１３０を含み、上記複数のナノワイヤ１３０は、非常に広い第１表面１６０および非常に広い第２表面１７０を有している。
【００４５】
上述し、さらにここで強調するように、図１Ａは、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。或る実施形態において、ナノワイヤ以外のナノ構造が形成される。例えば、半導体基板１１０中にナノホールおよび／またはナノメッシュが形成され、アレイ１２０が形成される。
【００４６】
図１Ｂは、本発明の一実施形態に係るナノホールのアレイを示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図１Ｂにおいて、半導体物質のブロック（例えば、半導体基板１１５）中に、ナノ構造のアレイ１２５が形成されている。例えば、半導体基板１１５は半導体基板１１０である。他の実施形態では、ナノ構造のアレイ１２５は、複数のナノホール１８０を含んでいる。さらに、他の実施形態では、それぞれの複数のナノホール１８０は、ナノホール１８０の周囲に配置された対応する半導体物質１９０を有している。
【００４７】
図３は、本発明の一実施形態に係る半導体基板内のナノワイヤのアレイを形成する方法を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。方法３００は、半導体基板を準備する工程３１０、半導体基板を官能化する工程３２０、半導体基板を洗浄する工程３３０、半導体基板の一部をマスキングする工程３４０、半導体基板に対して金属蒸着フィルムを貼り付ける工程３５０、半導体基板をエッチングする工程３６０、エッチングした半導体基板を清掃する工程３７０、およびエッチングした半導体基板を乾燥する工程３８０を含む。例えば、方法３００は、図１Ａに示す複数のナノワイヤ１３０を形成すべく使用される。他の実施形態では、方法３００は、図１Ｂに示される複数のナノホール１８０を形成すべく使用される。
【００４８】
工程３１０に関し、ナノ構造から形成される半導体基板を準備する。一実施形態において、半導体基板は半導体基板１１０である。他の実施形態では、上記半導体基板はシリコンを含み、さらに、他の実施形態では、上記半導体基板はＧａＡｓまたは他の半導体を含む。
【００４９】
図４Ａおよび図４Ｂは、本発明の或る実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された半導体基板を示す概略図である。これらの図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図４Ａおよび図４ｂ中に示されるように、半導体基板は種々の形状を取り得る。一実施形態において、半導体基板は実質的にブロック型をした形状４１０である。他の実施形態では、半導体基板は、実質的にディスク型をしたウエハ４２０の形状である。さらに、他の実施形態では、上記半導体基板は、４インチウエハであり、さらに、他の実施形態では、上記半導体基板は円形の縁部を有している。
【００５０】
或る実施形態によれば、半導体基板を官能化する任意の工程３２０は、種々の方法によりなされてもよいし、半導体基板の種々の材料特性を変更してもよい。例えば、１または複数のサブ工程を通じて半導体基板は官能化される。上記サブ工程は、ドープ工程、合金化工程、熱拡散工程および他の材料処理技術を含む。他の実施形態では、半導体基板は、有利な熱電値が付与されている（例えば、サブ工程を通じて、または、ナノ構造の形成の間に）。他の実施形態では、ゼーベック係数が著しく減少せず、熱伝導性が減少する、および／または、導電率が増加する。
【００５１】
図５Ａおよび図５Ｂは、本発明の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、官能化された半導体基板を示す概略図である。これらの図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。例えば、官能化された半導体基板は、半導体基板１１０である。他の実施形態では、半導体基板は、ドープされ、ｎ型半導体５１０を形成する。さらに、他の実施形態では、半導体基板は、ドープされ、ｐ型半導体５２０を形成する。さらに、他の実施形態では、半導体基板は、III 族および／またはＶ族の元素を用いてドープされる。さらに、他の実施形態では、半導体基板は、ドープされ、半導体基板の抵抗率が調節される。さらに、他の実施形態では、半導体基板はホウ素でドープされたシリコンを含む。さらに、他の実施形態では、半導体基板は、ドープされ、半導体基板の抵抗率が約０．００００１Ω・ｍ〜１０Ω・ｍに調節される。さらに、他の実施形態では、半導体基板が官能化されており、熱伝導率が０．１Ｗ/ｍ・Ｋ〜１０Ｗ/ｍ・Ｋであるナノ構造が準備される。
【００５２】
工程３３０において、半導体基板は所定の実施形態に従い洗浄される。一実施形態において、半導体基板は、１以上の化学溶液を用いて洗浄される。他の実施形態では、半導体基板は、ピラニア溶液を用いて洗浄される。さらに、他の実施形態では、半導体基板はフッ化水素（ＨＦ）を用いて洗浄される。
【００５３】
種々の実施形態によれば、工程３４０において、半導体基板の一部はマスキングされる。所定の実施形態によれば、半導体基板の一部はマスキングされ、ナノ構造が形成されている半導体基板の露出した表面領域を規定する。例えば、１以上のマスキング材料は、ナノ構造の形成を所望しない半導体基板の領域に塗布される。他の実施形態では、１以上のマスキング材料は、テープ、マニキュア液、フォトレジスト、フィルム（例えば、Ｓｉ３Ｎ４、ＳｉＣ、ＤＬＣ）、または、任意の他の適切なマスキングフィルムまたは材料を含む。さらに、他の実施形態では、１以上の導電性フィルムは、１以上のマスキング材料として使用される。さらに、他の実施形態では、１以上の導電性フィルムは、Ａｌ、ＳｉＣ、Ｔｉ、Ｎｉ、Ａｕ、Ａｇ、Ｃｒ、ＩＴＯ、Ｆｅ、ＰｔおよびＭｏからなる群から選択される。さらに、他の実施形態では、１以上の導電性フィルムは、エッチング液と半導体基板５１０との間の電気伝導度を有していてもよいし、後の工程中に電子またはホールの移動が、変更または増強されていてもよい。さらに、他の実施形態では、１以上のマスキング材料は、１以上の導電性フィルムおよび／または非導電性フィルムの組み合わせである。
【００５４】
図６Ａは、本発明の一実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、マスキングされた半導体基板の側面を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図６Ａに示すように、半導体基板６１０は、１以上のマスキング材料６２０と共に示されている。例えば、半導体基板６１０は、半導体基板１１０、４１０、４２０、５１０、および／または５２０である。他の実施形態では、１以上のマスキング材料６２０が半導体基板６１０の第１側面６３０の一部に塗布される。さらに、他の実施形態では、１以上のマスキング材料６２０が半導体基板６１０の第２側面の一部に塗布される。さらに、他の実施形態では、半導体基板６１０の表面領域６５０が、さらなる工程のため露出されたままとなっている。さらに、他の実施形態では、露出した表面領域６５０は、ナノ構造１６０の第１表面におおよそ対応する。
【００５５】
上述し、さらにここで強調するように、図６Ａは、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図６Ｂは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、マスキングされた半導体基板の側面を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図６Ｂに示すように、半導体基板７１０は、１以上のマスキング材料７２０を示す。例えば、半導体基板７１０は、半導体基板１１０、４１０、４２０、５１０、５２０および／または６１０である。他の実施形態では、１以上のマスキング材料７２０を半導体基板７１０の第１側面７３０の一部に塗布する。さらに、他の実施形態では、１以上のマスキング材料７２０を半導体基板７１０の第２側面７４０の一部に塗布する。さらに、他の実施形態では、１以上のマスキング材料７２０を、１以上の導電フィルムおよび／または導電材料である半導体基板７１０の第２側面７４０の一部に塗布する。さらに、他の実施形態では、１以上のマスキング材料７２０を端部領域７５０に塗布する。さらに、他の実施形態では、半導体基板７１０の表面領域７６０はさらなる工程のため露出したままとなっている。さらに、他の実施形態では、露出した表面領域７６０はナノ構造１６０の第１表面におおよそ対応する。
【００５６】
図７Ａは、本発明の一実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、金属蒸着フィルムを有するマスクされた半導体基板の側面を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図７Ａに示すように、所定の実施形態によれば、工程３５０では、金属蒸着フィルムが半導体基板８１０の露出された表面領域８４０に貼り付けられる。一実施形態において、マスキングされた半導体基板８１０は、露出した表面領域８４０上に金属蒸着フィルム８３０を形成すべく堆積場８２０に移動される。他の実施形態において、露出した表面領域８４０は、表面領域６５０および／または表面領域７６０である。さらに、他の実施形態では、金属蒸着フィルム８３０は、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｕおよび／または任意のその他の遷移金属からなる群から選択される１以上の材料であってもよい。
【００５７】
さらに、他の実施形態では、金属蒸着フィルム８３０は多孔質構造であってもよい。さらに、他の実施形態では、金属蒸着フィルム８３０は、ホール８５０が形成された部分的なフィルムであってもよい。さらに、他の実施形態では、多孔質構造には、露出した表面領域８４０を対応して覆う、ナノスケールのホール８５０が含まれる。さらに、他の実施形態では、金属蒸着フィルム８３０は、さらなる工程を誘導すべく、パターンを規定する。さらに、他の実施形態では、ホール８５０を有する金属蒸着フィルム８３０の領域は、半導体が酸化され易いように露出されていてもよい。さらに、他の実施形態では、酸化された半導体は、基礎となっている半導体基板８１０をさらなる工程から保護する。
【００５８】
他の実施形態によれば、金属蒸着フィルム８３０は、種々の手法によって形成される。一実施形態において、金属蒸着フィルム８３０は、ＨＦ溶液中で無電解めっきにより塗布される。他の実施形態では、金属蒸着フィルム８３０は、真空チャンバー中でスパッタ堆積によって形成される。さらに、他の実施形態では、金属蒸着フィルム８３０は熱蒸着(thermo evaporation)によって塗布される。さらに、他の実施形態では、金属蒸着フィルム８３０は、電気化学析出によって塗布される。さらに、他の実施形態では、金属蒸着フィルム８３０は、リソグラフィー法を用いて堆積される。さらに、他の実施形態では、上記リソグラフィー法は、ウェットエッチング、ドライエッチング、および／またはリフトオフ法を含む。さらに、他の実施形態では、金属蒸着フィルム８３０を塗布する工程３５０は、ホール８５０を所望の分布およびサイズとすべく制御される。さらに、他の実施形態では、それぞれのホール８５０により、ナノワイヤの配置およびサイズが規定される。
【００５９】
上述し、さらにここで強調するように、図７Ａは、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図７Ｂは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、金属蒸着フィルムを有するマスクされた半導体基板の側面を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図７に示すように、半導体基板８１０に金属蒸着フィルムを貼り付ける工程３５０では、半導体基板８１０は、第１側面、第２側面および１以上の端部領域においてマスキングがなされる。
【００６０】
図８Ａは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、エッチング工程３６０中の半導体基板８１０の側面を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図８Ａに示すように、金属蒸着フィルム８１０を有するマスキングされた半導体基板は、エッチング容器９２０中に配置され、ウェットエッチング法を用いてナノ構造が形成される。例えば、金属蒸着フィルム８１０を有するマスキングされた半導体基板に、ＨＦおよび１以上の酸化剤を含むエッチング液９３０が注入される。他の実施形態では、１以上の酸化剤は、ＡｇＮＯ３、ＫＮＯ３、ＮａＮＯ３、Ｆｅ（ＮＯ３）３、Ｈ２Ｏ２、Ａｇ２ＣｒＯ４、Ａｇ２ＣｒＯ４、ＫＭｎＯ４、ＨＮＯ３などからなる群から選択される。さらに、他の実施形態では、１以上の酸化剤は、エッチング液９３０の調製の間に添加される。さらに、他の実施形態では、１以上の酸化剤は、半導体基板をエッチングする工程３６０の間に規則的および／または不規則的に添加される。
【００６１】
さらに、他の実施形態では、エッチング工程３６０により、実質的に完全に半導体基板８１０の方向へと高い異方性が達成される。さらに、他の実施形態では、金属蒸着フィルム８３０中の金属粒子が、基礎となる半導体基板のエッチングを触媒する。さらに、他の実施形態では、金属蒸着フィルム８３０におけるホール８５０の下の半導体基板８１０は、エッチングから半導体基板８１０の一部を実質的に保護する半導体酸化物を生じさせる。さらに、他の実施形態では、複数のナノワイヤ９６０は、それぞれのホール８５０下に、エッチングされたそれぞれの複数のナノワイヤ９６０の周囲にある半導体基板として形成される。さらに、他の実施形態では、複数のナノワイヤ９６０は、複数のナノワイヤ１３０である。さらに、他の実施形態では、複数のナノワイヤ９６０の長さは、エッチング液９３０の選択、エッチング工程３６０間の温度、および／または、エッチング工程３６０の時間によって制御される。さらに、他の実施形態では、上記温度は、約室温に上げられる。さらに、他の実施形態では、上記温度は、室温以下に下げられる。さらに、他の実施形態では、金属樹枝状結晶構造９７０は、半導体基板８１０の表面に形成される。さらに、他の実施形態では、金属樹枝状結晶構造９７０は、ＫＭｎＯ４、ＨＮＯ３などからなる群から選択される１以上の化学物質の添加によって変化する。
【００６２】
所定の実施形態によれば、それぞれの複数のナノワイヤ９６０の１以上の寸法は制御される。例えば、それぞれの複数のナノワイヤ９６０の断面積は、金属蒸着フィルム８３０におけるホール８５０の形状およびサイズによって制御される。他の実施形態では、それぞれの複数のナノワイヤ９６０は第１末端９８０を有する。さらに、他の実施形態では、それぞれの複数のナノワイヤ９６０は第２末端９９０を有する。さらに、他の実施形態では、それぞれの複数のナノワイヤ９６０の第１末端９８０と、それぞれの複数のナノワイヤ９６０の第２末端９９０との距離は、少なくとも２００μｍである。さらに、他の実施形態では、それぞれの複数のナノワイヤ９６０の第１末端９８０と、それぞれの複数のナノワイヤ９６０の第２末端９９０との距離は、少なくとも４００μｍである。さらに、他の実施形態では、それぞれの複数のナノワイヤ９６０の第１末端９８０と、それぞれの複数のナノワイヤ９６０の第２末端９９０との距離は、少なくとも５００μｍである。
【００６３】
他の実施形態において、エッチング液９３０は、ＨＦ、ＡｇＮＯ３およびＨ２Ｏを含む。例えば、エッチング液９３０中のＨＦのモル濃度は、２Ｍから１０Ｍまで変更される。他の実施形態では、エッチング液９３０中のＡｇＮＯ３のモル濃度は、０．００１Ｍから０．５Ｍまで変更される。さらに、他の実施形態では、他のモル濃度は、所望のエッチング要素に応じて変更される。さらに他の実施形態では、エッチング液９３０にＫＮＯ３が添加される。一実施形態において、エッチング液９３０中にＫＮＯ３が含まれない初期エッチングの所定期間後、ＫＮＯ３はエッチング液９３０に添加される。他の実施形態では、ＫＮＯ３は他と同時にエッチング液９３０に添加される。さらに、他の実施形態では、ＫＮＯ３は予め定められた比率で継続的にエッチング液９３０に添加される。さらに、他の実施形態では、ＫＮＯ３はエッチング液９３０に添加され、エッチング比率、異方性および／または他のエッチング特性を制御するＡｇとＡｇ＋とのバランスが適正に維持される。さらに、他の実施形態において、ＫＮＯ３以外の他の酸化剤がエッチング液９３０に添加される。さらに、他の実施形態において、半導体基板８１０をエッチングする工程３６０は、複数のサブ工程を含む。一実施形態において、ＨＦ、ＡｇＮＯ３およびＨ２Ｏを含む第１エッチング液が第１期間に使用され、その後、ＨＦ、Ｈ２Ｏ２およびＨ２Ｏを含む第２エッチング液が第２期間に使用される。他の実施形態では、ＨＦ、ＡｇＮＯ３およびＨ２Ｏを含む第３エッチング液が第３期間に使用され、その後、ＨＦ、Ｆｅ（ＮＯ３）３およびＨ２Ｏを含む第４エッチング液が第４期間に使用される。
【００６４】
上述し、さらにここで強調するように、図８Ａは、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。所定の実施形態において、エッチング液９３０の体積は、半導体基板８１０の容量に対して制御され、半導体基板８１０をエッチングする工程３６０の間に除去される。例えば、１モル以上の半導体基板８１０を除去するために少なくとも６モルのＨＦおよび少なくとも１モルの１以上の酸化剤が必要である。他の実施形態において、エッチング液９３０は、半導体基板８１０をエッチングする工程３６０の間、撹拌される。さらに、他の実施形態において、エッチング液９６０は、半導体基板８１０をエッチングする工程３６０の間、エッチング容器９２０へ再循環される。さらに、他の実施形態において、半導体基板８１０をエッチングする工程３６０は、超音波エネルギーおよび／またはメガ音波(megasonic energy)エネルギーによって補助される。さらに、他の実施形態において、半導体基板８１０をエッチングする工程３６０の種々のさらなる特性、すなわち、圧力、露光量などが、制御される。
【００６５】
図８Ｂは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、エッチング工程中の半導体基板の側面を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図８Ｂに示すように、半導体基板８１０をエッチングする工程３６０では、半導体基板８１０は、第１側面、第２側面および１以上の端部領域においてマスキングがなされる。
【００６６】
図９は、本発明の一実施形態に係る複数のナノワイヤを有する半導体基板の側面を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図９に、エッチングされた半導体基板８１０を清掃する任意の工程３７０の後の複数のナノワイヤ９６０を有する半導体基板８１０を示す。例えば、エッチング工程３６０の間に形成される金属樹枝状結晶９７０を除去して、半導体基板８１０が清掃される。他の実施形態では、金属樹枝状結晶９７０は、ＨＮＯ３、希釈されたＨＮＯ３、Ｈ２Ｏ２溶液のＮＨ４ＯＨなどからなる群から選択された１以上の化学物質中で半導体基板８１０を洗浄することにより除去される。さらに、他の実施形態では、ＨＮＯ３による洗浄は、１以上の超音波、メガ音波、撹拌、ガスの注入および／または他の適切な技術によって補助される。さらに、他の実施形態では、エッチングされた半導体基板８１０を清掃する工程３７０は、水、または、ＣａＣＯ３などと水とを含有する中和溶液を用いた１以上の中間洗浄工程を含んでいる。さらに、他の実施形態では、エッチングされた半導体基板８１０を清掃する工程３７０は、１以上のマスキング材料６２０および／または１以上のマスキング材料７２０を除去する工程を含んでいる。
【００６７】
他の実施形態において、半導体基板８１０中にナノ構造を形成する方法３００は、エッチングされた半導体基板８１０を乾燥する任意の工程３８０を含む。一実施形態において、エッチングされた半導体基板８１０を乾燥する工程３８０は、半導体基板８１０および／または複数のナノワイヤ９６０から液体残渣を除去する工程である。他の実施形態では、エッチングされた半導体基板８１０を乾燥する工程３８０には、自然のまたは強制的な対流の使用が含まれる。さらに、他の実施形態では、エッチングされた半導体基板８１０を乾燥する工程３８０には、半導体基板８１０を高温に加熱することが含まれる。さらに、他の実施形態では、上記高温は５００℃以下であり、さらに、他の実施形態では、工程３８０の長さは、１０秒間〜２４時間の範囲で変化する。さらに、他の実施形態では、エッチングされた半導体基板８１０を乾燥する工程３８０には、Critical Point Dryer (CPD)の使用が含まれる。さらに、他の実施形態では、エッチングされた半導体基板８１０を乾燥する工程３８０には、表面張力の低い材料の使用が含まれる。
【００６８】
上述し、さらにここで強調するように、図３〜図９は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。或る実施形態において、ナノワイヤ以外のナノ構造が形成される。また、例えば、ナノホール、ナノチューブおよび／またはナノメッシュが半導体基板内に形成される。他の実施形態では、図１Ｂに示したように、複数のナノホール１８０が半導体基板内に形成される。他の実施形態において、半導体基板に金属蒸着フィルムを貼り付ける工程３５０は、半導体基板をエッチングする工程３６０中に行われる。さらに、他の実施形態では、半導体基板の一部をマスキングする工程３４０において、１以上のマスキング材料が貼り付けられ、半導体基板上の複数の露出した表面領域が規定される。
【００６９】
図１０Ａおよび図１０Ｂは、本発明の一実施形態に係る半導体基板中の第１の複数のナノワイヤおよび第２の複数のナノワイヤの配置(formation) を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図１０Ａに示すように、工程３４０の間、半導体基板１１１０は、１以上のマスキング材料１１２０にマスキングされ、第１の露出した表面領域１１３０および第２の露出した表面領域１１４０を規定する。半導体基板１１１０に金属蒸着フィルムを貼り付ける工程３５０、半導体基板１１１０をエッチングする工程３６０およびエッチングされた半導体基板１１１０を清掃する任意の工程３７０の後、図１０Ｂに示すように、半導体基板１１１０は、第１の複数のナノワイヤ１１５０および第２の複数のナノワイヤ１１６０を、第１の露出した表面領域１１３０および第２の露出した表面領域１１４０におおよそ対応して備える。さらに、他の実施形態では、第１の複数のナノワイヤ１１５０および第２の複数のナノワイヤ１１６０はアレイ１２０である。
【００７０】
図１１Ａおよび図１１Ｂは、本発明の他の実施形態に係る半導体基板中の第１の複数のナノワイヤおよび第２の複数のナノワイヤの配置(formation) を示す概略図である。これらの図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図１１Ａに示すように、工程３４０の間、半導体基板１２１０は、１以上のマスキング材料１２２０にマスキングされ、第１の露出した表面領域１２３０および第２の露出した表面領域１２４０を規定する。半導体基板１２１０に金属蒸着フィルムを貼り付ける工程３５０、半導体基板１２１０をエッチングする工程３６０およびエッチングされた半導体基板１２１０を清掃する任意の工程３７０の後、図１１Ｂに示すように、半導体基板１２１０は、第１の複数のナノワイヤ１２５０および第２の複数のナノワイヤ１２６０を、第１の露出した表面領域１２３０および第２の露出した表面領域１２４０におおよそ対応して備える。さらに、他の実施形態では、第１の複数のナノワイヤ１２５０および第２の複数のナノワイヤ１２６０はアレイ１２０である。
【００７１】
図１１Ｃは、本発明の或る実施形態に係る図１１Ｂに示される第１の複数のナノワイヤ１２５０および第２の複数のナノワイヤ１２６０を示す典型的な走査型電子顕微鏡画像である。この画像は単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。
【００７２】
上述し、さらにここで強調するように、図３は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。或る実施形態において、方法３００には、形成されたナノ構造の束を解く工程が含まれる。例えば、複数のナノワイヤ９６０の第１末端９８０が、過度に束状となっている場合、束状化された量を減少または抑制する。他の実施形態では、束状化物を減少させる工程には、それぞれの複数のナノワイヤ９６０の第１末端９８０のエッチングが含まれる。さらに、他の実施形態では、束状化物を減少させる工程には、複数のナノワイヤ９６０の第１末端９８０同士の間の吸引力よりも強い電荷を加える工程が含まれる。
【００７３】
図１２は、本発明の或る実施形態によって形成された半導体基板上における、ナノワイヤの長さとナノワイヤの位置との関係を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図１２に示すように、形成されたナノワイヤの長さは、ナノワイヤが形成される半導体基板の中心から、配置されたナノワイヤの距離に基づき変化する。４インチのｐ型シリコンウエハに関する二つの典型的な結果を示す。上記ウエハは、ホウ素がドープされたものであり、抵抗率が約０．０００６Ω・ｍ〜０．００１２Ω・ｍの範囲内に設定されており、上記結果は、実線、並びに正方形１３１０および菱形プロットマーカー１３２０を用いて示されている。さらに、４インチのｐ型シリコンウエハに関する二つの典型的な結果を示す。上記ウエハは、ホウ素がドープされたものであり、抵抗率が約０．１Ω・ｍ〜０．３Ω・ｍの範囲内に設定されており、上記結果は、破線並びに円１３３０および“ｘ”プロットマーカー１３４０を用いて示されている。四つ全ての例において、４インチのシリコンウエハの片面の実質全ては、２４時間、ＨＦおよびＡｇＮＯ３を含むエッチング液を用いてエッチングされたものである。図１２に示すように、ナノワイヤの平均長さは２００μｍを超えており、最大長さは４００μｍを超える。また、４インチのウエハの大部分を覆うナノワイヤは、長さが実質的に均一である。
【００７４】
図１３は、本発明の幾つかの実施形態によって形成された半導体基板上における、ナノワイヤの長さとナノワイヤの位置との関係を示す概略図である。この図は、単なる一例であり、請求項に係る発明を不当に限定するものではなく、当業者は、当該発明を変形、代替および修正することができる。図１３に示すように、形成されたナノワイヤの長さは、ナノワイヤが形成される半導体基板の中心から、配置されたナノワイヤの距離に基づき変化する。図１３中の例において、４インチのシリコンウエハの片面の実質全ては、ホウ素がドープされたものであり、抵抗率が約０．１Ω・ｍ〜０．３Ω・ｍの範囲内に設定されており、上記シリコンウエハは、可変な温度にて、ＨＦおよびＡｇＮＯ３を含むエッチング液を用いてエッチングされたものである。三角形のプロットマーカー１４１０で示されたプロットラインは、４２時間、アイスバス中でエッチングがなされたものである。一方、正方形のプロットマーカー１４２０で示されたプロットラインは、１８時間と４０分間、８０℃のホットプレートでエッチングがなされたものである。図１３に示すように、ナノワイヤの平均長さは２００μｍを超えており、最大長さは４００μｍを超える。また、４インチのウエハの大部分を覆うナノワイヤは、長さが実質的に均一である。
【００７５】
或る実施形態によれば、ナノワイヤのアレイは複数のナノワイヤを含み、複数のナノワイヤは、複数の第１末端および複数の第２末端をそれぞれ含む。それぞれの複数のナノワイヤに関し、複数の第１末端から選択された対応する第１末端と、複数の第２末端から選択された対応する第２末端とは、少なくとも２００μｍの距離分だけ、離れている。複数のナノワイヤのうち全てのナノワイヤは互いに実質的に平行である。例えば、ナノワイヤのアレイは、少なくとも図１Ａ、図２Ａ、図２Ｂおよび／または図９に従って実施される。
【００７６】
他の実施形態では、上記距離は少なくとも３００μｍであり、さらに、他の実施形態では、上記距離は少なくとも４００μｍであり、さらに、他の実施形態では、上記距離は少なくとも５００μｍであり、さらに、他の実施形態では、上記距離は少なくとも５２５μｍである。さらに、他の実施形態では、それぞれの複数のナノワイヤは、半導体物質を含み、さらに、他の実施形態では、半導体物質はシリコンである。
【００７７】
他の実施形態によれば、ナノ構造のアレイは、複数のナノ構造を含み、複数のナノ構造は、複数の第１末端および複数の第２末端をそれぞれ含む。それぞれの複数のナノ構造に関し、複数の第１末端から選択された対応する第１末端と、複数の第２末端から選択された対応する第２末端とは、少なくとも２００μｍの距離分、離間している。複数のナノ構造のうち全てのナノ構造は、互いに実質的に平行である。それぞれの複数のナノ構造は半導体物質を含む。例えば、ナノ構造のアレイは、少なくとも図１Ａ、図１Ｂ、図２Ａ、図２Ｂおよび／または図９に従って実施される。
【００７８】
他の実施形態では、半導体物質はシリコンである。さらに、他の実施形態では、上記距離は少なくとも３００μｍであり、さらに、他の実施形態では、上記距離は少なくとも４００μｍであり、さらに、他の実施形態では、上記距離は少なくとも５００μｍであり、さらに、他の実施形態では、上記距離は少なくとも５２５μｍである。さらに、他の実施形態では、複数のナノ構造は、複数のナノホールにそれぞれ対応する。
【００７９】
さらに他の実施形態によれば、ナノワイヤのアレイは複数のナノワイヤを含み、それぞれの複数のナノワイヤは、第１表面における第１末端（例えば、末端１５０）と、第２末端（例えば、末端１４０）とを含む。上記第１末端と第２末端とは、少なくとも２００μｍの第１距離分、離間している。複数のナノワイヤは、第１表面上の第１領域に対応する。複数のナノワイヤのうち全てのナノワイヤは、互いに実質的に平行である。例えば、ナノワイヤのアレイは、少なくとも図１Ａ、図２Ａ、図２Ｂおよび／または図９に従って実施される。
【００８０】
他の実施形態では、複数のナノワイヤは熱電素子の一部である。さらに、他の実施形態では、上記第１距離は少なくとも３００μｍであり、さらに、他の実施形態では、上記第１距離は少なくとも４００μｍであり、さらに、他の実施形態では、上記第１距離は少なくとも５００μｍであり、さらに、他の実施形態では、上記第１距離は少なくとも５２５μｍである。さらに、他の実施形態では、上記第１領域は少なくとも１００ｍｍ２の大きさであり、さらに、他の実施形態では、上記第１領域は少なくとも１０００ｍｍ２の大きさであり、さらに、他の実施形態では、上記第１領域は少なくとも２５００ｍｍ２の大きさであり、さらに、他の実施形態では、上記第１領域は少なくとも５０００ｍｍ２の大きさである。
【００８１】
さらに、他の実施形態では、それぞれの複数のナノホールは、第１表面に対して実質的に直角であり、さらに、他の実施形態では、それぞれの複数のナノワイヤの断面積は、直径が２５０ｎｍ未満に相当する。さらに、他の実施形態では、上記断面積は、それぞれの複数のナノワイヤの長手方向に沿って実質的に均一である。さらに、他の実施形態では、複数のナノワイヤは第１ナノワイヤおよび第２ナノワイヤを含み、上記第１ナノワイヤおよび第２ナノワイヤは、１０００ｎｍ未満の第２距離分だけ、離れている。さらに、他の実施形態では、それぞれの複数のナノワイヤは、複数のナノワイヤから選択される他のナノワイヤから１０００ｎｍ未満の第２距離分だけ、離れている。さらに、他の実施形態では、それぞれの複数のナノワイヤは半導体物質を含んでおり、さらに、他の実施形態では、上記半導体物質はシリコンである。
【００８２】
さらに、他の実施形態によれば、ナノ構造のアレイは複数のナノ構造を含む。それぞれの複数のナノ構造は第１表面における第１末端と第２末端とを含む。上記第１末端および第２末端は、少なくとも２００μｍの第１距離分、離れている。複数のナノ構造は、上記第１表面上の第１領域に相当する。複数のナノ構造のうち全てのナノ構造は、互いに実質的に平行である。それぞれの複数のナノ構造は半導体物質を含む。例えば、上記ナノ構造のアレイは、少なくとも図１Ａ、図１Ｂ、図２Ａ、図２Ｂおよび／または図９に従って実施される。
【００８３】
他の実施形態では、複数のナノ構造は熱電素子の一部である。さらに、他の実施形態では、上記半導体物質はシリコンである。さらに、他の実施形態では、上記第１距離は少なくとも３００μｍであり、さらに、他の実施形態では、上記第１距離は少なくとも４００μｍであり、さらに、他の実施形態では、上記第１距離は少なくとも５００μｍであり、さらに、他の実施形態では、上記第１距離は少なくとも５２５μｍである。さらに、他の実施形態では、上記第１距離は少なくとも５２５μｍである。さらに、他の実施形態では、上記第１領域は少なくとも１００ｍｍ２の大きさであり、さらに、他の実施形態では、上記第１領域は少なくとも１０００ｍｍ２の大きさであり、さらに、他の実施形態では、上記第１領域は少なくとも２５００ｍｍ２の大きさであり、さらに、他の実施形態では、上記第１領域は少なくとも５０００ｍｍ２の大きさである。さらに、他の実施形態では、複数のナノ構造は、上記第１領域に対して実質的に直角である。
【００８４】
さらに、他の実施形態では、それぞれの複数のナノ構造は複数のナノホールのそれぞれに相当する。さらに、他の実施形態では、それぞれの複数のナノホールの断面積は、直径が２５０ｎｍ未満に相当する。さらに、他の実施形態では、上記断面積は、それぞれの複数のナノホールの長手方向に沿って実質的に均一である。さらに、他の実施形態では、複数のナノ構造は、第１ナノ構造および第２ナノ構造を含み、第１ナノ構造および第２ナノ構造は、１０００ｎｍ未満の第２距離分だけ離れている。さらに、他の実施形態では、それぞれの複数の第１ナノ構造は、複数の第１ナノ構造から選択される他の第１ナノ構造から、１０００ｎｍ未満の第２距離分だけ離れている。
【００８５】
さらに、他の実施形態によれば、ナノワイヤのアレイを形成する方法は：第１表面および１以上の第２表面を含む半導体基板を準備する工程；１以上の第２表面の１以上の部分を、露出した第１表面の少なくとも第１部分でマスキングする工程；上記第１表面の少なくとも上記露出した第１部分に、金属蒸着フィルムを貼り付ける工程；少なくとも上記第１表面の露出した第１部分を通じて、第１エッチング液を使用し、上記半導体基板をエッチングする工程；および、複数の第１ナノワイヤを形成する工程を含む。それぞれの複数の第１ナノワイヤは、第３表面における第１末端（例えば、末端１５０）および第２末端（例えば、末端１４０）を含む。上記第１末端と第２末端とは、少なくとも２００μｍの第１距離分だけ離れている。それぞれの複数の第１ナノワイヤは、第１表面上の第１領域に対応する。上記第１表面上の第１領域は、上記第１表面の露出した第１部分に実質的に対応する。複数の第１ナノワイヤのうち全てのナノワイヤは、互いに実質的に平行である。例えば、上記方法は、少なくとも図３に従って実施される。
【００８６】
他の実施形態では、上記半導体基板はシリコンを含む。さらに、他の実施形態では、１以上の第２表面の少なくとも１以上の部分をマスキングする工程には、１以上の第２表面に１以上のマスキング材料を貼り付ける工程が含まれる。さらに、他の実施形態では、１以上のマスキング材料は、テープ、マニキュア液、フォトレジスト、Ｓｉ３Ｎ４、ＳｉＣ、ＤＬＣ、Ａｌ、Ｔｉ、Ｎｉ、Ａｕ、Ａｇ、Ｃｒ、ＩＴＯ、Ｆｅ、ＰｔおよびＭｏからなる群から選択される。さらに、他の実施形態では、金属蒸着フィルムには、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、ＮｉおよびＣｕからなる群から選択された１以上の金属が含まれる。さらに、他の実施形態では、第１エッチング液には、１以上の酸化剤が含まれる。さらに、他の実施形態では、１以上の酸化剤は、ＡｇＮＯ３、ＫＮＯ３、ＮａＮＯ３、Ｆｅ（ＮＯ３）３、Ｈ２Ｏ２、Ａｇ２ＣｒＯ４、ＨＮＯ３およびＫＭｎＯ４からなる群から選択される。
【００８７】
さらに、他の実施形態では、上記方法には、少なくとも上記第１表面の露出した第１部分を通じて、第２エッチング液を使用し、上記半導体基板をエッチングする工程がさらに含まれ、上記第２エッチング液は、第１エッチング液とは異なる。さらに、他の実施形態では、上記方法には、半導体基板を洗浄する工程が含まれる。また、さらに、他の実施形態では、上記方法には、複数の第１ナノワイヤを形成する工程の後、上記半導体基板を清掃する工程がさらに含まれる。さらに、他の実施形態では、上記方法には、複数の第１ナノワイヤを形成する工程の後、上記半導体基板を乾燥する工程がさらに含まれる。
【００８８】
さらに、他の実施形態では、半導体基板には、上記第１表面に対して反対側の第４表面が含まれ、１以上の第２表面の少なくとも１以上の部分をマスキングする工程には、露出した第４表面の少なくとも第２部分を維持する工程が含まれる。さらに、他の実施形態では、上記方法には、上記第４表面の少なくとも露出した第２部分に金属蒸着フィルムを貼り付ける工程、上記第４表面の少なくとも露出した第２部分と通じ、第１エッチング液を使用して、上記半導体基板をエッチングする工程、および、複数の第２ナノワイヤを形成する工程が含まれる。それぞれの複数の第２ナノワイヤは、第４表面における第３末端および第４末端を含む。上記第５表面は、上記第３表面と異なっている。
【００８９】
本発明の具体的な実施形態についてはすでに記載した通りであるが、当業者は、上記実施形態と等価な他の実施形態が存在することを理解するであろう。例えば、本発明に係る種々の実施形態および／または実施例を組み合わせることができる。したがって、本発明は、特定の図示された実施形態だけでなく、添付された特許請求の範囲によっても限定されると解されない。
【図面の簡単な説明】
【００９０】
【図１Ａ】図１Ａは、本発明の一実施形態に係るナノワイヤのアレイを示す概略図である。
【図１Ｂ】図１Ｂは、本発明の一実施形態に係るナノホールのアレイを示す概略図である。この図は一例に過ぎず、請求の範囲を不当に限定するものではない。
【図２Ａ】図２Ａは、本発明の或る実施形態に係る複数のナノワイヤの種々の面(views) を示す典型的な走査型電子顕微鏡画像である。
【図２Ｂ】図２Ｂは、本発明の或る実施形態に係る複数のナノワイヤの種々の面(views) を示す典型的な走査型電子顕微鏡画像である。
【図２Ｃ】図２Ｃは、本発明の或る実施形態に係る複数のナノワイヤの種々の面(views) を示す典型的な走査型電子顕微鏡画像である。
【図３】図３は、本発明の一実施形態に係る半導体基板内のナノワイヤのアレイを形成する方法を示す概略図である。
【図４Ａ】図４Ａは、本発明の或る実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された半導体基板を示す概略図である。
【図４Ｂ】図４Ｂは、本発明の或る実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された半導体基板を示す概略図である。
【図５Ａ】図５Ａは、本発明の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、官能化された半導体基板を示す概略図である。
【図５Ｂ】図５Ｂは、本発明の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、官能化された半導体基板を示す概略図である。
【図６Ａ】図６Ａは、本発明の一実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、マスキングされた半導体基板の側面を示す概略図である。
【図６Ｂ】図６Ｂは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、マスキングされた半導体基板の側面を示す概略図である。
【図７Ａ】図７Ａは、本発明の一実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、金属蒸着フィルムを有するマスクされた半導体基板の側面を示す概略図である。
【図７Ｂ】図７Ｂは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、金属蒸着フィルムを有するマスクされた半導体基板の側面を示す概略図である。
【図８Ａ】図８Ａは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、エッチング工程中の半導体基板の側面を示す概略図である。
【図８Ｂ】図８Ｂは、本発明の他の実施形態に係る図３の方法に示されるナノワイヤのアレイを用いて形成された、エッチング工程中の半導体基板の側面を示す概略図である。
【図９】図９は、本発明の一実施形態に係る複数のナノワイヤを有する半導体基板の側面を示す概略図である。
【図１０Ａ】図１０Ａは、本発明の一実施形態に係る半導体基板中の第１の複数のナノワイヤおよび第２の複数のナノワイヤの配置(formation) を示す概略図である。
【図１０Ｂ】図１０Ｂは、本発明の一実施形態に係る半導体基板中の第１の複数のナノワイヤおよび第２の複数のナノワイヤの配置(formation) を示す概略図である。
【図１１Ａ】図１１Ａは、本発明の他の実施形態に係る半導体基板中の第１の複数のナノワイヤおよび第２の複数のナノワイヤの配置(formation) を示す概略図である。
【図１１Ｂ】図１１Ｂは、本発明の他の実施形態に係る半導体基板中の第１の複数のナノワイヤおよび第２の複数のナノワイヤの配置(formation) を示す概略図である。
【図１１Ｃ】図１１Ｃは、本発明の或る実施形態に係る図１１Ｂに示される第１の複数のナノワイヤおよび第２の複数のナノワイヤを示す典型的な走査型電子顕微鏡画像である。
【図１２】図１２は、本発明の或る実施形態によって形成された半導体基板上における、ナノワイヤの長さとナノワイヤの位置との関係を示す概略図である。
【図１３】図１３は、本発明の幾つかの実施形態によって形成された半導体基板上における、ナノワイヤの長さとナノワイヤの位置との関係を示す概略図である。
【図１Ａ】
2014503996.tif 000003
【図１Ｂ】
2014503996.tif 000004
【図２Ａ】
2014503996.tif 000005
【図２Ｂ】
2014503996.tif 000006
【図２Ｃ】
2014503996.tif 000007
【図３】
2014503996.tif 000008
【図４Ａ】
2014503996.tif 000009
【図４Ｂ】
2014503996.tif 000010
【図５Ａ】
2014503996.tif 000011
【図５Ｂ】
2014503996.tif 000012
【図６Ａ】
2014503996.tif 000013
【図６Ｂ】
2014503996.tif 000014
【図７Ａ】
2014503996.tif 000015
【図７Ｂ】
2014503996.tif 000016
【図８Ａ】
2014503996.tif 000017
【図８Ｂ】
2014503996.tif 000018
【図９】
2014503996.tif 000019
【図１０Ａ】
2014503996.tif 000020
【図１０Ｂ】
2014503996.tif 000021
【図１１Ａ】
2014503996.tif 000022
【図１１Ｂ】
2014503996.tif 000023
【図１１Ｃ】
2014503996.tif 000024
【図１２】
2014503996.tif 000025
【図１３】
2014503996.tif 000026
【国際調査報告】
2014503996.tif 000027
2014503996.tif 000028
2014503996.tif 000029