(57)【要約】  本発明は、以下の層構造：Ａ）ドープ又は非ドープのＳｉを基にしたキャリア層、Ｂ）必要に応じて、組成ＢｘＡｌｙＧａｚＮｔＰｖを有する層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｔ＝０―０．１、及びｖ＝０．９―１）、Ｃ）組成ＢｘＡｌｙＧａｚＩｎｕＰｖＳｂｗを有する緩和層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｕ＝０―１、ｖ＝０―１、及びｗ＝０―１）、ここで、ｗ及び／又はｕは、層Ａ）又はＢ）の方を向く面において、層Ａ）又はＢ）から反対方向を向く面よりも小さい、等しい、又は大きく、ｖ＝１―ｗ、及び／又はｙ＝１―ｕ―ｘ―ｚである、Ｄ）必要に応じて、ミスフィット転位を遮断するための、かつ組成ＢｘＡｌｙＧａｚＩｎｕＰｖＳｂｗＮｔを有する層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｕ＝０―１、ｖ＝０―１、ｗ＝０―１、及びｔ＝０―０．１）、Ｅ）必要に応じて、組成ＢｘＡｌｙＧａｚＩｎｕＰｖＳｂｗＮｔＡｓｒを有するヘテロオフセットのための層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｕ＝０―１、ｖ＝０―１、ｗ＝０―１、ｔ＝０―０．１、及びｒ＝０―１）、及びＦ）任意の、好ましくはＩＩＩ／Ｖ族半導体材料、又はいくつかの異なる任意の半導体材料の組み合わせ、を含み、全ＩＩＩ族元素に対する上記の化学量論的添え字の合計は常に１であり、かつ全Ｖ族元素に対する上記の化学量論的添え字の合計も常に１である、モノリシック集積半導体構造に関する。【特許請求の範囲】
【請求項１】
モノリシック集積半導体構造であって、以下の層構造：
Ａ）ドープ又は非ドープのＳｉを基にしたキャリア層、
Ｂ）必要に応じて、組成ＢｘＡｌｙＧａｚＮｔＰｖを有する層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｔ＝０―０．１、及びｖ＝０．９―１）、
Ｃ）組成ＢｘＡｌｙＧａｚＩｎｕＰｖＳｂｗを有する緩和層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｕ＝０―１、ｖ＝０―１、及びｗ＝０―１）、ここで、ｗ及び／又はｕは、前記層Ａ）又は前記層Ｂ）の方を向く面において、前記層Ａ）又は前記Ｂ）から反対方向を向く面よりも小さい、等しい、又は大きく、かつ前記緩和層内で変数又は定数であり、ｖ＝１―ｗ、及び／又はｙ＝１―ｕ―ｘ―ｚである、
Ｄ）必要に応じて、ミスフィット転位を遮断するための、かつ組成ＢｘＡｌｙＧａｚＩｎｕＰｖＳｂｗＮｔを有する層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｕ＝０―１、ｖ＝０―１、ｗ＝０―１、及びｔ＝０―０．１）、
Ｅ）必要に応じて、組成ＢｘＡｌｙＧａｚＩｎｕＰｖＳｂｗＮｔＡｓｒを有するヘテロオフセットのための層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｕ＝０―１、ｖ＝０―１、ｗ＝０―１、ｔ＝０―０．１、及びｒ＝０―１）、及び
Ｆ）任意の、好ましくはＩＩＩ／Ｖ族半導体材料、又はいくつかの異なる任意の半導体材料の組み合わせ、を含み、
全ＩＩＩ族元素に対する上記の化学量論的添え字の合計は常に１であり、全Ｖ族元素に対する上記の化学量論的添え字の合計も常に１である、モノリシック集積半導体構造。
【請求項２】
請求項１に記載の半導体構造であって、前記層Ｄ）及び／又はＥ）のうちの１つの格子定数、及び／又は前記層Ａ）又はＢ）から反対方向を向く前記層Ｃ）の面の格子定数が、前記層Ｆ）の格子定数とほぼ一致するように、前記層Ｃ）、Ｄ）、及びＥ）の組成を選択する、半導体構造。
【請求項３】
請求項１又は２に記載の半導体構造であって、前記層Ａ）は、前記層Ｂ）又はＣ）の方を向く面において、Ｓｉ単結晶のＳｉ００１表面である、半導体構造。
【請求項４】
請求項１〜３のうちいずれか一項に記載の半導体構造であって、前記層Ｂ）は２０―１００ｎｍの厚さ、及び／又は１＊１０１５―１＊１０２１ｃｍ―３のｐ型又はｎ型のドーピング濃度を有する、半導体構造。
【請求項５】
請求項１〜４のうちいずれか一項に記載の半導体構造であって、前記層Ｂ）は以下の組成：
ｚ＝ｖ＝１、ｘ＝ｙ＝ｔ＝０、又は
ｙ＝ｖ＝１、ｘ＝ｚ＝ｔ＝０、又は
ｘ＝０．０１―０．１、ｙ＝０．９０―０．９９、ｚ＝ｔ＝０、ｖ＝１、又は
ｘ＝０．０１―０．１、ｚ＝０．９０―０．９９、ｙ＝ｔ＝０、ｖ＝１、又は
ｔ＝０．０１―０．１、ｖ＝０．９０―０．９９、ｙ＝ｘ＝０、ｚ＝１、のうちの１つを有する、半導体構造。
【請求項６】
請求項１〜５のうちいずれか一項に記載の半導体構造であって、前記層Ｃ）において、前記ｗ及び／又はｕは、前記層Ａ）又はＢ）の方を向く面において、前記層Ａ）又はＢ）から反対方向を向く面よりも小さく、かつ前記層Ｃ）の主要面に直交する位置座標の方向において最大を通過し、前記ｗ及び／又はｕは、最大において、必要に応じて、前記層Ａ）又はＢ）から反対方向を向く面よりも大きくてもよい、半導体構造。
【請求項７】
請求項１〜６のうちいずれか一項に記載の半導体構造であって、前記層Ｃ）は複数の部分層、特に１―３０層、好ましくは２―１０層で形成されており、前記ｗ及び／又はｕは前記部分層内で変数又は定数である、半導体構造。
【請求項８】
請求項１〜７のうちいずれか一項に記載の半導体構造であって、前記層Ｃ）は１―５００ｎｍ、特に１００―４００ｎｍの厚さを有し、及び／又はドープされておらず、又は１＊１０１５―１＊１０２１ｃｍ―３のｐ型又はｎ型のドーピング濃度を有する、半導体構造。
【請求項９】
請求項１〜８のうちいずれか一項に記載の半導体構造であって、前記層Ｃ）又はその部分層は以下の組成：
ｙ＝１、ｘ＝ｚ＝ｕ＝０、ｖ＝１―ｗ、又は
ｘ＝ｚ＝０、ｙ＝１―ｕ、ｖ＋ｗ＝１、のうちの１つを有する、半導体構造。
【請求項１０】
請求項１〜９のうちいずれか一項に記載の半導体構造であって、前記層Ｄ）は１―１５０ｎｍの厚さを有し、及び／又はドープされておらず、及び／又は１＊１０１５―１＊１０２１ｃｍ―３のｐ型又はｎ型のドーピング濃度を有する、半導体構造。
【請求項１１】
請求項１〜１０のうちいずれか一項に記載の半導体構造であって、前記層Ｄ）は単層又は複数の部分層、特に１―１０層、好ましくは２―５層で形成されている、半導体構造。
【請求項１２】
請求項１〜１１のうちいずれか一項に記載の半導体構造であって、前記層Ｄ）又はその部分層は以下の組成：
ｘ＝０―０．１、ｙ＝０．９―１、ｖ＝０―０．７、ｗ＝０．３―１、ｚ＝ｕ＝ｔ＝０、又は
ｕ＝１、ｗ＝０―０．５、ｖ＝０．５―１、ｔ＝０―０．１、ｘ＝ｙ＝ｚ＝０、又は
ｙ＝１、ｖ＝０―０．７、ｗ＝０．３―１、ｔ＝０―０．１、ｘ＝ｚ＝ｕ＝０、又は
ｕ＝０．９―１、ｘ＝０―０．１、ｖ＝０．５―１、ｗ＝０―０．５、ｙ＝ｚ＝ｔ＝０、のうちの１つを有する、半導体構造。
【請求項１３】
請求項１〜１２のうちいずれか一項に記載の半導体構造であって、前記層Ｅ）は５―２００ｎｍ、特に１０―１００ｎｍの厚さを有し、及び／又はドープされておらず、及び／又は１＊１０１５―１＊１０２１ｃｍ―３のｐ型又はｎ型のドーピング濃度を有する、半導体構造。
【請求項１４】
請求項１〜１３のうちいずれか一項に記載の半導体構造であって、前記層Ｅ）は単層又は複数の部分層、特に１―１０層、好ましくは２―５層で形成されている、半導体構造。
【請求項１５】
請求項１〜１４のうちいずれか一項に記載の半導体構造であって、前記層Ｅ）は以下の組成：
ｙ＝１、ｖ＝０．２―０．５、ｗ＝０．５―０．８、ｘ＝ｚ＝ｕ＝ｔ＝ｒ＝０、又は
ｙ＝１、ｗ＝０．４―０．８、ｒ＝０．２―０．６、ｘ＝ｚ＝ｕ＝ｖ＝ｔ＝０、のうちの１つを有する、半導体構造。
【請求項１６】
請求項１〜１５のうちいずれか一項に記載のモノリシック集積半導体構造を製造するための方法あって、
前記層Ａ）上で、必要に応じで前記層Ｂ）はエピタキシャルに成長し、
前記層Ａ）又はＢ）上で、前記層Ｃ）はエピタキシャルに成長し、
前記層Ｃ）上で、必要に応じて前記層Ｄ）及び／又はＥ）はエピタキシャルに成長し、
前記層Ｃ）又はＤ）又はＥ）上で、前記層Ｆ）はエピタキシャルに成長する、方法。
【請求項１７】
請求項１６に記載の方法であって、前記層Ａ）、Ｂ）、Ｃ）、Ｄ）、Ｅ）、及び／又はＦ）の層又はいくつかの層は、ｐ型又はｎ型にドープされている、方法。
【請求項１８】
請求項１６又は１７に記載の方法であって、以下の段階：
前記層Ａ）を含む基板をエピタキシー装置、具体的には有機金属気相成長（ＭＯＶＰＥ）装置内に配置する段階、
キャリアガスを、前記層Ａ）、Ｂ）、Ｃ）、Ｄ）、及びＥ）、該当する場合はＦ）も、又はそれらの部分層の所定の組成に従って、定義された濃度で遊離体と共に投入する段階、
投入された前記キャリアガスは、前記層Ｃ）及びＤ）又はそれらの部分層の場合、３００℃〜８００℃、特に４００℃〜６２５℃の範囲の温度、又は前記層Ｅ）若しくはその部分層、又は前記基板上の最上層の表面の場合、５２５℃〜７２５℃の範囲の温度に加熱された前記基板の表面上に定義された暴露時間の間送られ、前記遊離体の全濃度及び暴露時間を互いに調整することで、所定の層厚を有する半導体層が、前記基板の表面上に、又は前記基板上の最上層の表面にエピタキシャルに形成され、エピタキシャル成長モードは、好ましくは流量変調エピタキシー（ＦＭＥ）を用いて、又は原子層析出（ＡＬＤ）を用いて継続することが可能である段階、を含む、方法。
【請求項１９】
請求項１８に記載の方法であって、前記層Ｃ）は部分層に成長し、２つの部分層の成長の間に、及び／又は最後の部分層の成長後に、５５０℃〜７５０℃、特に６００℃〜７２５℃にて前記基板の焼成を行う、方法。
【請求項２０】
請求項１８又は１９に記載の方法であって、前記層の構成のための前記遊離体としては：
Ｇａ遊離体として、Ｃ１―Ｃ５トリアルキルガリウム、特にトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）、トリ第三ブチルガリウム、及び／又はトリメチルガリウム（Ｇａ（ＣＨ３）３）、
Ｂ遊離体として、ジボラン（Ｂ２Ｈ６）、又はＣ１―Ｃ５トリアルキルボラン、特にトリ第三ブチルボラン、及びトリエチルボラン（Ｂ（Ｃ２Ｈ５）３）、及び／又はボラン―アミン付加物、例えばジメチルアミノボラン、
Ａｌ遊離体として、アラン―アミン付加物、又はＣ１―Ｃ５トリアルキルアルミニウム、特にトリメチルアルミニウム（Ａｌ（ＣＨ３）３）、トリ第三ブチルアルミニウム、及び／又はジメチルエチルアミンアラン、
Ｉｎ遊離体として、Ｃ１―Ｃ５トリアルキルインジウム、特にトリメチルインジウム（Ｉｎ（ＣＨ３）３）、
Ｐ遊離体として、ホスフィン（ＰＨ３）、及び／又はＣ１―Ｃ５アルキルホスフィン、特に第三ブチルホスフィン（ｔ―（Ｃ４Ｈ９）―ＰＨ２）、
Ａｓ遊離体として、アルシン（ＡｓＨ３）、及び／又はＣ１―Ｃ５アルキルアルシン、及び／又はトリメチルアルシン（Ａｓ（ＣＨ３）３）、特に第三ブチルアルシン（ｔ―（Ｃ４Ｈ９）ＡｓＨ２）、
Ｓｂ遊離体として、Ｃ１―Ｃ５トリアルキルアンチモン、特にトリエチルアンチモン（Ｓｂ（Ｃ２Ｈ５）３）、及び／又はトリエチルアンチモン（Ｓｂ（ＣＨ３）３）、
Ｎ遊離体として、アンモニア（ＮＨ３）、モノ（Ｃ１―Ｃ８）アルキルヒドラジン、特に第三ブチルヒドラジン（ｔ―（Ｃ４Ｈ９）ＮＨ２）、及び／又は１，１―ジ（Ｃ１―Ｃ５）アルキルヒドラジン、特に、１，１―ジメチルヒドラジン（（ＣＨ３）２―Ｎ―ＮＨ２）、を使用し、
Ｃ３―Ｃ５アルキル基は直鎖又は分岐鎖であり得、
前記層をドーピングのための前記遊離体としては：ジエチルテルル（ＤＥＴｅ）、ジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）、ジ第三ブチルシラン（ＤｉｔＢｕｔＳｉ）、シラン、ジ第三ブチルスルフィド、ビス―シクロペンタジエニルマグネシウム、四臭化炭素、を使用する、方法。
【請求項２１】
請求項１８〜２０のうちいずれか一項に記載の方法であって、前記キャリアガス及び前記遊離体の全圧は１０〜１，０００ｈＰａ、特に５０〜５００ｈＰａの範囲であり得、前記キャリアガスの分圧に対する前記遊離体の分圧の合計の割合は、１＊１０Ｅ―６〜０．５の間であり、析出速度は０．０１〜１０μｍ／時、特に０．０５〜５μｍ／時である、方法。
【請求項２２】
シリコン基板上に、ＩＩＩ／Ｖチャネルトランジスタ、又はその他のＩＩＩ／Ｖ族ベースの部品、例えばレーザ、発光ダイオード、検出器、及び太陽電池を製造するための、請求項１〜１５のうちいずれか一項に記載の半導体構造の使用。
【請求項２３】
請求項１６〜２１のうちいずれか一項に記載の方法により得られる半導体構造。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野。
本発明はシリコン基板上でのＩＩＩ／Ｖ族元素に基づく集積半導体部品の形成に適したモノリシック集積半導体構造、その製造方法、及びその使用に関する。
【背景技術】
【０００２】
本発明及び従来技術の背景。
シリコン及び二酸化シリコンに基づいた集積回路の発明により、ここ数十年でマイクロチップ処理装置技術及びマイクロエレクトロニクスにおけるとてつもない進歩が可能となった。集積回路において、とりわけ、ｎ型チャネル及びｐ型チャネルのトランジスタはデータ処理のために、いわゆるＣＭＯＳロジック（相補型金属酸化物半導体）に組み込まれる。トランジスタは基本的に外部ゲート電圧により制御される抵抗である。ここ数十年、集積回路の性能はトランジスタのますますの小型化、故にトランジスタ密度の増大により、向上させることが可能であった。しかしながらその一方で、トランジスタ部品の個々の構造の寸法は非常に小さいため、根本的な物理的限界に到達しており、さらなる小型化は回路の改良にはつながらないであろう。
【０００３】
一方で、シリコン及び二酸化シリコンの他に、現時点では新たな材料が集積回路を製造するために使用されており、前記材料の物理的性質により機能性の改良がもたらされている。とりわけ、ＣＭＯＳ技術におけるＩＩＩ／Ｖ半導体材料の使用が検討されている。
【０００４】
いくつかのＩＩＩ／Ｖ半導体材料の電子移動度はシリコンの電子移動度よりも実質的に高いため、かつｎ型チャネルトランジスタの効率又はスイッチング速度は、とりわけ電子移動度により有意に決定されるため、ＩＩＩ／Ｖ半導体材料のｎ型チャネル層としての使用は集積回路の大幅な改良につながるであろう。さらに、ＩＩＩ／Ｖ半導体材料の使用によりゲート電圧を減少させることが可能であり、それは次に集積回路においてエネルギー消費、故に放熱が減少する。現在のところ、様々な研究所、大学、及び企業が、シリコン技術においてＩＩＩ／Ｖチャネル層の使用を調査している。
【０００５】
一方では、ＩＩＩ／Ｖ半導体がシリコン上での集積化に最も有用であることが、電子移動度及び電子バンドギャップなどの半導体材料の基本的な性質により決定される。
【０００６】
他方では、シリコン技術において大量生産のための適合性を最終的に考慮しなければならない。ヒ素は多数のＩＩＩ／Ｖ半導体混晶の実質的な構成要素である。ヒ素の高い毒性のために、大規模工業生産におけるヒ素含有材料の想定される使用には、ヒ素含有廃棄物の費用のかかる処理が必要となる。
【０００７】
シリコンベースの回路上でのＩＩＩ／Ｖ半導体材料の集積化のために、通常エピタキシー法が使用される。このエピタキシー析出法において、結晶性半導体材料の格子定数は極めて重要な役割を果たしている。シリコンチップ技術において使用されるシリコン基板又はキャリア基板は、基本の格子定数を決定する。しかしながら、高い電子移動度を有する大部分のＩＩＩ／Ｖ半導体材料は、シリコンの格子定数とは異なる格子定数を有し、それは通常より高いものである。シリコン基板上でのＩＩＩ／Ｖチャネル層のエピタキシャル集積において、格子定数のこの差異はＩＩＩ／Ｖ半導体層におけるミスフィット転位の形成につながる。これらの転位は結晶欠陥であり、それは半導体層の電子物性を著しく劣化させる。ＩＩＩ／Ｖチャネル層の最適な材料品質を確実にするために、特別なＩＩＩ／Ｖ緩衝層が必要である。これらの緩衝層は種々のＩＩＩ／Ｖ半導体材料の特別な配列によって、及び／又は特別な製造方法によって定義される。さらに、シリコン上でのＩＩＩ／Ｖ集積化における実際のＣＭＯＳプロセスとの適合性を確実にするために、この緩衝層は厚すぎてはならない。
【０００８】
種々の緩衝層又は整合層は、例えば独国特許出願公開第１０３  ５５  ３５７Ａ号の文献により当技術分野において周知である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】独国特許出願公開第１０３  ５５  ３５７Ａ号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の技術的課題。
本発明の技術的課題は集積モノリシック半導体構造を特定することであり、それは全ての電子的条件の充足下で、生産時のヒ素含有廃棄物の回避又は削減を考慮して、かつ一方ではシリコン、他方ではＩＩＩ／Ｖ族半導体の異なる格子定数の最適マッチングに基づいて、ＩＩＩ／Ｖ族半導体をシリコン基板上に集積させるものである。
【課題を解決するための手段】
【００１１】
本発明の基礎。
この技術的課題を達成するために、本発明は以下の層構造：Ａ）ドープ又は非ドープのＳｉを基にしたキャリア層、Ｂ）必要に応じて、組成ＢｘＡｌｙＧａｚＮｔＰｖを有する層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｔ＝０―０．１、及びｖ＝０．９―１）、Ｃ）組成ＢｘＡｌｙＧａｚＩｎｕＰｖＳｂｗを有する緩和層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｕ＝０―１、ｖ＝０―１、及びｗ＝０―１）、ここで、ｗ及び／又はｕは、層Ａ）又はＢ）の方を向く面において、層Ａ）又はＢ）から反対方向を向く面よりも小さい、等しい、又は大きく、かつ緩和層内で変数又は定数であり、ｖ＝１―ｗ及び／又は１＝ｕ＋ｘ＋ｙ＋ｚである、Ｄ）必要に応じて、ミスフィット転位を遮断するための、かつ組成ＢｘＡｌｙＧａｚＩｎｕＰｖＳｂｗＮｔを有する層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｕ＝０―１、ｖ＝０―１、ｗ＝０―１、及びｔ＝０―０．１）、Ｅ）必要に応じて、組成ＢｘＡｌｙＧａｚＩｎｕＰｖＳｂｗＮｔＡｓｒを有するヘテロオフセットのための層（式中、ｘ＝０―０．１、ｙ＝０―１、ｚ＝０―１、ｕ＝０―１、ｖ＝０―１、ｗ＝０―１、ｔ＝０―０．１、及びｒ＝０―１）、及びＦ）任意のＩＩＩ／Ｖ族半導体材料、又はいくつかの任意の半導体材料の組み合わせ、を含み、全ＩＩＩ族元素に対する上記の添え字の合計は常に１であり、かつ全Ｖ族元素に対する上記の添え字の合計も常に１である、モノリシック集積半導体構造を教示する。
【００１２】
本発明の基礎は、シリコン基板上でのＩＩＩ／Ｖ部品、特にチャネル層の集積化に対して、最適な緩衝層又は整合層をそれぞれ得るための、既存の半導体材料の新規の組み合わせ及びそのさらなる発展である。
【００１３】
本発明の特性は、リン（Ｐ）ベースで、かつ低量のヒ素（Ａｓ）又はＡｓを含まない緩衝層の実現であり、それは、ＩＩＩ／Ｖ半導体混晶においてＩＩＩ族側でのアルミニウム（Ａｌ）の混合により、比較的大きな電子バンドギャップの材料特性をさらに有し、かつ緩衝層表面上にできるだけ小さい転位欠陥密度のｎ型チャネル層の格子定数を有する。
【００１４】
本発明は既存の集積化概念に関して３つの極めて重要な利点を有する。
【００１５】
１．（ＡｌＧａ）Ｐ及びシリコンの格子定数は最小限にのみ異なる。したがって、低量のホウ素又は窒素を含む（ＢＡｌＧａ）（ＮＰ）薄層は、（００１）シリコン基板上にミスフィット転位を形成することなくエピタキシャルに析出し得る。原子結合特性及び格子基底などの２つの材料の異なる結晶特性による、ＩＩＩ／Ｖ半導体混晶とシリコンとのモノリシック結合のための手順的課題は、この第１のＩＩＩ／Ｖ半導体薄膜の成長中に解決する。次の段階でのみ、格子定数はアンチモン及びインジウムの特定の混合により増加し、かつミスフィット転位の形成は制御された様態で開始する。無欠陥テンプレートを用いることで、このようにＩＩＩ／Ｖ緩衝層の全体の層厚は大幅に減少し得、それは次に既存のＣＭＯＳプロセスとの適合のために極めて重要となる。さらに、より薄い層は製造においてより安価である。
【００１６】
２．バンドギャップはＩＩＩ／Ｖ結晶の材料組成及びその歪みの状態に左右される、特徴的な半導体材料特性である。ｎ型チャネル層のＩＩＩ／Ｖ材料のバンドギャップは主に小さいため、緩衝層が比較的大きなバンドギャップを有するとき、緩衝層とｎ型チャネル層との間の接触面で、電子バンド構造の伝導帯及び／又は価電子帯において大きなヘテロ―オフセットが存在する。伝導帯における大きなオフセットは、次にｎ型チャネルトランジスタの機能性に非常に有利となる。本発明では、特にｎ型チャネル層のための大きなヘテロ―オフセットを実現する。
【００１７】
３．部品に対して最適な特性を有するｎ型チャネル材料システムは、しばしばヒ素を含む。しかしながら、これらのチャネル層は緩衝層と比較して非常に薄く、それ故、厚い緩衝層において特にヒ素濃度を低減することが極めて重要である。リンベースの緩衝層の使用により、工業生産においてヒ素含有化合物の著しい減少が初めて可能になる。したがって、ヒ素含有廃棄物の高価な処理費用を大幅に低減することができる。
【００１８】
さらに、この集積化概念において、さらに薄い（３０―６０ｎｍ）ホウ素―アルミニウム―ガリウム―窒化物―リン化物（（ＢＡｌＧａ）（ＮＰ））層は、正配向（００１）シリコン基板上に、無欠陥で、かつ結晶極性の乱れなしで析出し得る。したがって、必要な緩衝層の厚さを著しく低減することができる。
【００１９】
それ故、この（ＢＧａＡｌ）（ＮＰ）―Ｓｉテンプレートを、本発明においてモデルとして使用する。以下では、必然的に確立された層Ｃ）〜Ｅ）を含む実施形態における緩衝層を、３つの層パッケージ（それぞれ１―３、又は層Ｃ）〜Ｅ））に細分する：
【００２０】
１．テンプレート上の第１の層パッケージ（緩和層Ｃ）)は、好ましくは異なる個々の層から構成されるが、単一層であってもよい。これらの(ＢＡｌＧａＩｎ)（ＳｂＰ）の個々の層の組成は変化するため、多数のミスフィット転位欠陥が形成され、格子定数は体系的に増加する。さらに、ミスフィット転位の形成を促進するために、特別な焼成法を使用することが可能である。第１層パッケージの表面において実現された格子定数が、チャネル層の集積化のために目的の格子定数と一致することが極めて重要である。
【００２１】
２．第２層パッケージ（層Ｄ））では、ミスフィット転位遮断層を実現する。この遮断層は、異なる組成を有する１以上の（ＢＡｌＧａＩｎ）（ＰＳｂＮ）の個々の層から成り得る。これらの（ＢＡｌＧａＩｎ）（ＰＳｂＮ）層の目的は、第１層パッケージからのミスフィット転位が上部のＩＩＩ／Ｖ層（層パッケージ２及び３並びにチャネル層）に到達することを防ぐことである。ここで、個々の層の歪みの状態は特異的に変化する。しかしながら、さらなるミスフィット転位は生成されず、その結果、これらの個々の層は仮像的に歪んだ様態で析出する。
【００２２】
３．第３層パッケージ（ヘテロ―オフセット、層Ｅ））では、チャネル層の集積化のための最適なバンドギャップ及び最適なヘテロ―オフセットを実現する。この最後の層パッケージは次に１以上の（ＢＡｌＧａＩｎ）（ＰＳｂＮＡｓ）層から成り得る。一方で、最初の２つの層パッケージはヒ素を含まないが、この最後の層パッケージはヒ素含有薄層を含み得る。しかしながら、この層は比較的薄いため（＜５０ｎｍ）、低量ヒ素製品に関する本発明の重要な利点はなお維持される。
【００２３】
特に、本発明の以下の変形が好ましい。
【００２４】
層Ｄ）及び／又はＥ）のうちの１つの格子定数、及び／又は層Ａ）又はＢ）から反対方向を向く層Ｃ）の面の格子定数が、層Ｆ）の格子定数とほぼ一致するように、層Ｃ）、Ｄ）、及びＥ）の組成を選択することができる。
【００２５】
層Ａ）は、層Ｂ）又はＣ）の方を向く面において、好ましくはＳｉ単結晶のＳｉ（００１）表面である。
【００２６】
個々の層は、好ましくは以下の特徴を有する。
【００２７】
層Ｂ）は５―１００ｎｍ、特に３０―８０ｎｍ、例えば６０ｎｍｍの厚み、及び／又は１＊１０１５―１＊１０２１ｃｍ―３、特に１＊１０１５―１＊１０１７ｃｍ―３、例えば３＊１０１５ｃｍ―３のｐ型又はｎ型のドーピング濃度を有し得る。好ましくは、層Ｂ）は以下の組成のうちの１つを有する：ｚ＝ｖ＝１、ｘ＝ｙ＝ｔ＝０、又はｙ＝ｖ＝１、ｘ＝ｚ＝ｔ＝０、又はｘ＝０．０１―０．１、ｙ＝０．９０―０．９９、ｚ＝ｔ＝０、ｖ＝１、又はｘ＝０．０１―０．１、ｚ＝０．９０―０．９９、ｙ＝ｔ＝０、ｖ＝１、又はｔ＝０．０１―０．１、ｖ＝０．９０―０．９９、ｙ＝ｘ＝０、ｚ＝１。例えば、層Ｂ）はＧａＰである。
【００２８】
層Ｃ）では、ｗ及び／又はｕは、層Ａ）又はＢ）の方を向く面から層Ａ）又はＢ）から反対方向を向く面に単調に増加又は減少する（ｗ及び／又はｕが、層Ａ）又はＢ）の方を向く面において、反対方向を向く面よりも小さいか又は大きい場合）。本明細書において、用語「単調に増加又は減少する」は、一方で数学的な厳密さにおいて「厳密に単調に増加／減少する」ことを意味し、それは層Ａ）又はＢ）の表面に対して直角に伸びる位置座標の方向においてｗ及び／又はｕの関数と見なされる。例としては、線形関数、指数関数、又はあらゆるその他の任意の単調関数がある。しかしながら、用語はまた、ｗ及び／又はｕの値が位置に応じて部分的に一定であり得る関数も含むことができる。この例としては（増加又は減少）段階関数があり、それは層Ｃ）が部分層に生成されたときに得られる。しかしながら、原理上は、層Ｃ）内のｗ及び／又はｕが位置依存濃度分布において変化する傾きの符号を部分的に有することは除外されていない。特に、関数ｗ又はｕは、前記位置座標に応じて、最大又は最小を有することも可能である。すなわち、その最大値又は最小値は、層Ｃ）の両面におけるｗ又はｕの値よりも高いか又は低くてもよい。しかしながら、最大値又は最小値は層Ｃ）の両面におけるｗ又はｕの値の間にあることも可能である。しかしながら、層Ｃ）は一定組成を有する単層から構成されてもよい。
【００２９】
上述したように、層Ｃ）は複数の部分層、特に１―３０の部分層、好ましくは２―１０の部分層、例えば６部分層から形成することができ、ｗは次に（層Ａ）又はＢ）の表面に直交する方向に）部分層内で変数又は定数であり得る。層Ｃ）は１―５００ｎｍ、特に１００―４００ｎｍ、例えば３００ｎｍの厚さを有することができる。部分層はそれぞれ、５〜５００ｎｍ、特に１０〜１００ｎｍ、例えば１０〜６０ｎｍの厚さを同様に又は異なって有することができる。層Ｃ）又はその部分層は、１０１５―１０２１ｃｍ―３のｐ型又はｎ型のドーピング濃度を部分で、又は全体で有し得るが、ドープされていなくてもよい。層Ｃ）又はその部分層（同一又は異なる）は、好ましくは以下の組成のうちの１つを有する：ｙ＝１、ｘ＝ｚ＝ｕ＝０、ｖ＝１―ｗ、又はｘ＝ｚ＝０、ｙ＝１―ｕ、ｖ＋ｗ＝１。例としては、ＡｌＰｖＳｂｗ、及びＡｌｙＩｎｕＰ、又はＡｌｙＩｎｕＰｖＳｂｗがある。最後に記載の層は、特に部分層内で最後であるが１つの部分層として推奨され、そうでなければＡｌｙＩｎｕＰを含み、それはその上を覆う次の層に関連する。この最後であるが１つの部分層は、例えばｗ＝０．０８及びｖ＝０．９２を有し得る。
【００３０】
通常、層Ｄ）は、１―１５０ｎｍの厚さを有し、及び／又はドープされていなくてもよく、及び／又は１０１５―１０２１ｃｍ―３のｐ型又はｎ型のドーピング濃度を有し得る。層Ｄ）は、単層又は複数の（同一又は異なる）部分層、特に１―１０層、好ましくは２―５層、例えば２層で形成され得る。部分層の層厚は１〜１５０ｎｍ、例えば５〜１００ｎｍの範囲とすることができる。層Ｄ）又はその部分層（同一又は異なる）は、好ましくは以下の組成のうちの１つを有する：ｘ＝０―０．１、ｙ＝０．９―１、ｖ＝０―０．７、ｗ＝０．３―１、ｚ＝ｕ＝ｔ＝０、又はｕ＝１、ｗ＝０―０．５、ｖ＝０．５―１、ｔ＝０―０．１、ｘ＝ｙ＝ｚ＝０、又はｙ＝１、ｖ＝０―０．７、ｗ＝０．３―１、ｔ＝０―０．１、ｘ＝ｚ＝ｕ＝０、又はｕ＝０．９―１、ｘ＝０―０．１、ｖ＝０．５―１、ｗ＝０―０．５、ｙ＝ｚ＝ｔ＝０。
【００３１】
層Ｅ）又はその部分層（例えば２〜５）は、５―２００ｎｍ、特に１０―１００ｎｍ、又は１０〜５０ｎｍの厚みを有し得る。１〜１０、好ましくは２〜５、例えば２の部分層は、同一又は異なる組成及び／又は厚さの部分層（部分層の厚さ：５―２００ｎｍ）で提供され得る。層Ｅ）又はその部分層はドープされていなくてもよく、及び／又は１０１５―１０２１ｃｍ―３のｐ型又はｎ型のドーピング濃度を有し得る。層Ｅ）又はその部分層（同一又は異なる）は、好ましくは以下の組成のうちの１つを有し得る：ｙ＝１、ｖ＝０．２―０．５、ｗ＝０．５―０．８、ｘ＝ｚ＝ｕ＝ｔ＝ｒ＝０、又はｙ＝１、ｗ＝０．４―０．８、ｒ＝０．２―０．６、ｘ＝ｚ＝ｕ＝ｖ＝ｔ＝０。
【００３２】
ドーピングは、提供される場合、元素Ｓｉ、Ｔｅ、Ｓ、Ｚｎ、Ｍｇ、Ｂｅ、及び／又はＣで行うことが可能である。下記に記載の方法において使用するドーピング試薬は、例えばジエチルテルル、ジメチル亜鉛、ジエチル亜鉛、ジ第三ブチルシラン、シラン、ジ第三ブチルスルフィド、ビス―シクロペンタジエニルマグネシウム、又は四臭化炭素である。
【００３３】
本発明は、請求項１〜１５のうちいずれか一項に記載のモノリシック集積半導体構造の製造方法をさらに含み、層Ａ）上で、必要に応じて層Ｂ）はエピタキシャルに成長し、層Ａ）又はＢ）上で、層Ｃ）はエピタキシャルに成長し、層Ｃ）上で、必要に応じて層Ｄ）及び／又はＥ）はエピタキシャルに成長し、層Ｃ）又はＤ）又はＥ）上で、層Ｆ）はエピタキシャルに成長する。層Ａ）、Ｂ）、Ｃ）、Ｄ）、Ｅ）、及び／又はＦ）の１層又はいくつかの層は、ｐ型又はｎ型にドープされ得るが、特にドープされなくてもよい。
【００３４】
特に、本発明による方法は、以下の段階を含み得る：層Ａ）を含む基板をエピタキシー装置、具体的には有機金属気相成長（ＭＯＶＰＥ）装置内に配置し、キャリアガス、好ましくは窒素又は水素を、層Ａ）、Ｂ）、Ｃ）、Ｄ）、及びＥ）、該当する場合はＦ）も、又はそれらの部分層の所定の組成に従って、定義された濃度で遊離体と共に投入し、投入されたキャリアガスは、層Ｃ）及びＤ）又はそれらの部分層の場合、３００℃〜８００℃、特に４００℃〜６２５℃の範囲の温度、又は層Ｅ）若しくはその部分層、又は基板上の最上層の表面上の場合、５２５℃〜７２５℃の範囲の温度に加熱された基板の表面上に定義された暴露時間の間送られ、遊離体の全濃度及び暴露時間を互いに調整することで、所定の層厚を有する半導体層が、基板の表面上に、又は基板上の最上層の表面上にエピタキシャルに形成される。
【００３５】
層Ｃ）は部分層に成長し得、かつ２つの部分層の成長の間に、及び／又は最後の部分層の成長後に、５５０℃〜７５０℃、特に６００℃〜７２５℃にて基板の焼成を行うことができる。
【００３６】
遊離体としては：Ｇａ遊離体として、Ｃ１―Ｃ５トリアルキルガリウム、特にトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）、トリ第三ブチルガリウム、及び／又はトリメチルガリウム（Ｇａ（ＣＨ３）３）、Ｂ遊離体として、ジボラン（Ｂ２Ｈ６）、又はＣ１―Ｃ５トリアルキルボラン、特にトリエチルボラン（Ｂ（Ｃ２Ｈ５）３）、及びトリ第三ブチルボラン、及び／又はボラン―アミン付加物、例えばジメチルアミノボラン、Ａｌ遊離体として、アラン―アミン付加物、例えばジメチルエチルアミンアラン、又はＣ１―Ｃ５トリアルキルアルミニウム、特にトリメチルアルミニウム（Ａｌ（ＣＨ３）３）、及びトリ第三ブチルアルミニウム、Ｉｎ遊離体として、Ｃ１―Ｃ５トリアルキルインジウム、特にトリメチルインジウム（Ｉｎ（ＣＨ３）３）、Ｐ遊離体として、ホスフィン（ＰＨ３）、及び／又はＣ１―Ｃ５アルキルホスフィン、特に第三ブチルホスフィン（ＴＢＰ）（ｔ―（Ｃ４Ｈ９）―ＰＨ２）、Ａｓ遊離体として、アルシン（ＡｓＨ３）、及び／又はＣ１―Ｃ５アルキルアルシン、特に第三ブチルアルシン（ＴＢＡｓ）（ｔ―（Ｃ４Ｈ９）―ＡｓＨ２）、及び／又はトリメチルアルシン（Ａｓ（ＣＨ３）３）、Ｓｂ遊離体として、Ｃ１―Ｃ５トリアルキルアンチモン、特にトリエチルアンチモン（Ｓｂ（Ｃ２Ｈ５）３）、及び／又はトリメチルアンチモン（Ｓｂ（ＣＨ３）３）、Ｎ遊離体として、アンモニア（ＮＨ３）、モノ（Ｃ１―Ｃ８）アルキルヒドラジン、特に第三ブチルヒドラジン（ｔ―（Ｃ４Ｈ９）ＮＨ２）、及び／又は１，１―ジ（Ｃ１―Ｃ５）アルキルヒドラジン、特に１，１―ジメチルヒドラジン（（ＣＨ３）２―Ｎ―ＮＨ２）、を使用することが可能であり、Ｃ３―Ｃ５アルキル基は直鎖又は分岐鎖であってもよい。
【００３７】
ドーピングのための遊離体は、ジエチルテルル（ＤＥＴｅ）、ジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）、ジ第三ブチルシラン（ＤｉｔＢｕｔＳｉ）、シラン、ジ第三ブチルスルフィド、ビス―シクロペンタジエニルマグネシウム、四臭化炭素である。
【００３８】
キャリアガス及び遊離体の全圧は、１０〜１，０００ｈＰａ、特に５０〜５００ｈＰａの範囲であり得、キャリアガスの分圧に対する遊離体の分圧の合計の割合は、１＊１０Ｅ―６〜０．５の間であり、析出速度は０．０１〜１０μｍ／時、特に０．０５〜５μｍ／時である。
【００３９】
そして、本発明はまた新規のエピタキシー法を含み、有機金属のＶ族出発物質の使用は、非常に低い析出温度の使用を可能とする。低い結晶成長温度は、非常に薄い緩衝層において格子不整合を実現するために特に重要である。これらの有機金属のＶ族前駆体、例えばＴＢＡｓ及びＴＢＰは室温で液体であり、製造での取り扱いは、通常の気体で毒性の高い出発物質であるアルシン及びホスフィンを使用することよりも実質的に安全である。さらに、排気管系中の寄生付着（ｐａｒａｓｉｔｉｃ  ｄｅｐｏｓｉｔｓ）が著しく低減するため、エピタキシー機器の維持管理時間を減少することが可能である。概して、この新規なエピタキシー法は、このように大量生産において重要な経済的利点を提供する。
【００４０】
最後に、本発明はシリコン基板上にＩＩＩ／ＶチャネルトランジスタなどのＩＩＩ／Ｖ半導体部品を製造するための、本発明による半導体構造の使用に関し、トランジスタのＩＩＩ／Ｖチャネルは、好ましくは層Ｆ）を形成し、かつエピタキシャルに成長する。本発明はまた、本発明の特許請求の範囲のうちいずれか一項に記載の方法により得られる半導体構造に関する。
【００４１】
本発明による半導体構造に関する説明を、本方法に対して類似の方法で使用することも可能であり、逆もまた同様である。
【００４２】
また、独立した重要性は、緩衝層としての特許請求の範囲に記載の層Ｃ）、Ｄ）、及びＥ）の組み合わせを有し、それは特許請求の範囲に記載のさらなる層の特徴から独立している。
【００４３】
以下では、実行における非限定的な例を参照しながら本発明をより詳細に説明する。
【実施例１】
【００４４】
実施例１．１：層Ｃ）、第１変形。
この実施例及び全ての以下の実施例では、Ａｉｘｔｒｏｎ社から得たＣＣＳ（クローズ  カップルド  シャワーヘッド）Ｃｒｕｉｓ  ＭＯＶＰＥシステムを使用する。
【００４５】
使用するテンプレートは、（００１）正配向シリコン基板上の６０ｎｍ厚のＧａＰ層から構成されている。第１段階では、テンプレートを第三ブチルホスフィン（ＴＢＰ）が安定化した状態で、６７５℃で５分間焼成する。反応器圧力は１００ｍｂａｒ、全流量は４８ｌ／分、かつＴＢＰ流量は１Ｅ―３モル／分である。反応器圧力及び全流量を、全工程で一定に保持する。
【００４６】
次の段階では、緩和層（層Ｃ））の成長のためにウェハ温度を５００℃に下げ、ＡｌＰＳｂ析出のためのＡｌ、Ｐ、及びＳｂのモル流量を調整する。成長モードは、好ましくは流量変調エピタキシー（ＦＭＥ）を用いて、又は原子層析出（ＡＬＤ）を用いて継続することができる。それに応じて、トリメチルアルミニウム（ＴＭＡｌ）モル流量を、１秒当たり１単層Ａｌが基板表面を占めるように調整する。（ＴＥＳｂ＋ＴＢＰ）／ＴＭＡｌ（ＴＥＳｂ＝トリエチルアンチモン）の割合は２０であり、一方で、ＴＥＳｂ／（ＴＢＰ＋ＴＥＳｂ）の割合は、全層においてＶ族元素の所望の組成が実現するように調整する。
【００４７】
概して、第１層パッケージ（緩和層）は６つの個々の層から成る。個々の層の厚さは各５０ｎｍである。すべての層はＦＭＥモードで析出し、その後焼成段階を実施する。焼成後、ウェハ温度を再度５００℃まで下げ、モル流を次の析出のために作動させる。焼成はＴＢＰが安定化した状態で行い、一方で、前駆体ＴＥＳｂは反応器内で析出のためにのみ使用可能である。焼成を６７５℃の温度で１分間実施する。
【００４８】
６つの個々のＡｌＳｂＰ層は以下のＳｂ濃度を有する：
【００４９】
１）１５％
２）３０％
３）４５％
４）６０％
５）６８％
６）６０％
【００５０】
最後の焼成段階の後、緩和層の析出が完了する。方法パラメータは具体的に以下の通りである：
【００５１】
全ガス流量は４８ｌ／分、反応器圧力は１００ｍｂａｒ、ウェハ温度は５００℃、焼成温度は６７５℃、及び焼成時間は１分間。
【００５２】
実施例１．２：層Ｃ）、第２変形。
この実施例及び全ての以下の実施例では、Ａｉｘｔｒｏｎ社から得たＣＣＳ  Ｃｒｕｉｓ  ＭＯＶＰＥシステムを使用する。
【００５３】
使用するテンプレートは、（００１）正配向シリコン基板上の６０ｎｍ厚のＧａＰ層から構成されている。第１段階では、テンプレートを第三ブチルホスフィン（ＴＢＰ）が安定化した状態で、６７５℃で５分間焼成する。反応器圧力は１００ｍｂａｒ、全流量は４８ｌ／分、かつＴＢＰ流量は１Ｅ―３モル／分である。反応器圧力及び全流量を、全工程で一定に保持する。
【００５４】
次の段階では、緩和層（層Ｃ））の成長のためにウェハ温度を５００℃に下げ、ＡｌＰＳｂ析出のためのＡｌ、Ｐ、及びＳｂのモル流量を調整する。成長モードは、好ましくは流量変調エピタキシー（ＦＭＥ）を用いて、又は原子層析出（ＡＬＤ）を用いて継続することができる。それに応じて、トリメチルアルミニウム（ＴＭＡｌ）モル流量を、１秒当たり１単層Ａｌが基板表面を占めるように調整する。（ＴＥＳｂ＋ＴＢＰ）／ＴＭＡｌ（ＴＥＳｂ＝トリエチルアンチモン）の割合は２０であり、一方で、ＴＥＳｂ／（ＴＢＰ＋ＴＥＳｂ）の割合は、全層においてＶ族元素の所望の組成が実現するように調整する。
【００５５】
概して、第１層パッケージ（緩和層）は５つの個々の層から成る。全ての個々の３層は５０ｎｍの厚さであり、個々の２層ＡｌＳｂの厚さのみ、焼成がｎ型チャネル層の半導体材料の所望の格子定数において部分的な緩和を引き起こすように選択する。この実施例において、これは、ＡｌＳｂ層は完全には緩和しておらず、ＡｌＳｂよりも小さいが、ｎ型チャネル層の格子定数と同一の格子定数をなお有していることを意味する。すべての層はＦＭＥモードで析出し、その後焼成段階を実施する。焼成後、ウェハ温度を再度５００℃まで下げ、モル流を次の析出のために作動させる。焼成はＴＢＰが安定化した状態で行い、一方で、前駆体ＴＥＳｂは反応器内で析出のためにのみ使用可能である。焼成を６７５℃の温度で１分間実施する。
【００５６】
６つの個々のＡｌＳｂＰ層は以下のＳｂ濃度を有する：
【００５７】
１）２５％
２）５０％
３）７５％
４）１００％
５）６０％
【００５８】
最後の焼成段階の後、緩和層の析出が完了する。方法パラメータは具体的に以下の通りである：
【００５９】
全ガス流量は４８ｌ／分、反応器圧力は１００ｍｂａｒ、ウェハ温度は５００℃、焼成温度は６７５℃、及び焼成時間は１分間。
【００６０】
実施例１．３：層Ｃ）、第３変形。
この実施例及び全ての以下の実施例では、Ａｉｘｔｒｏｎ社から得たＣＣＳ  Ｃｒｕｉｓ  ＭＯＶＰＥシステムを使用する。
【００６１】
使用するテンプレートは、（００１）正配向シリコン基板上の６０ｎｍ厚のＧａＰ層から構成されている。第１段階では、テンプレートを第三ブチルホスフィン（ＴＢＰ）が安定化した状態で、６７５℃で５分間焼成する。反応器圧力は１００ｍｂａｒ、全流量は４８ｌ／分、かつＴＢＰ流量は１Ｅ―３モル／分である。反応器圧力及び全流量を、全工程で一定に保持する。
【００６２】
次の段階では、緩和層（層Ｃ））の成長のためにウェハ温度を５００℃に下げ、ＡｌＩｎＰＳｂ析出のためのＡｌ、Ｉｎ、Ｐ、（又はＳｂ）のモル流量を調整する。成長モードは、好ましくは流量変調エピタキシー（ＦＭＥ）を用いて、又は原子層析出（ＡＬＤ）を用いて継続することができる。それに応じて、ＩＩＩ族、ここではＴＭＡｌ及びトリメチルインジウム（ＴＭＩｎ）のモル流量の合計を、１秒当たり１単層ＩＩＩ族元素が基板表面を占めるように調整する。ＴＭＡｌ／（ＴＭＡｌ＋ＴＭＩｎ）の割合及びＴＥＳｂ／（ＴＢＰ＋ＴＥＳｂ）の割合は、全層においてＩＩＩ族元素及びＶ族元素の所望の組成が実現するように調整する。
【００６３】
概して、第１層パッケージ（緩和層）は６つの個々の層から成る。個々の層の厚さは各５０ｎｍである。すべての層はＦＭＥモードで析出し、その後焼成段階を実施する。焼成後、ウェハ温度を再度５００℃まで下げ、モル流を次の析出のために作動させる。焼成はＴＢＰが安定化した状態で行い、一方で、前駆体ＴＥＳｂは反応器内で析出のためにのみ使用可能である。焼成は６５０℃の温度で１分間実施する。
【００６４】
６つの個々のＡｌＩｎＰ層は以下のＩｎ濃度を有する：
【００６５】
１）２５％
２）５０％
３）７５％
４）１００％
５）１００％、この層にはＳｂも組み込まれている（ｗ＝０．０８、ｖ＝０．９２）
６）１００％
【００６６】
最後の焼成段階の後、緩和層の析出が完了する。方法パラメータは具体的に以下の通りである：
【００６７】
全ガス流量は４８ｌ／分、反応器圧力は１００ｍｂａｒ、ウェハ温度は５００℃、焼成温度は６７５℃、及び焼成時間は１分間。
【実施例２】
【００６８】
実施例２．１：層Ｄ）、第１変形。
ミスフット転位遮断層の成長では、ウェハ温度を５７５℃に調整する。ＴＭＡｌモル流量を、５７５℃で２μｍ／時の連続成長モード（通常析出）に調整する。さらに、ＴＥＢ流量を２％のホウ素が組み込まれるように調整する。
【００６９】
ミスフィット転位遮断層は２層から成り、それらは成長中断又は焼成段階なしで連続して析出する。組成（１００％のＩＩＩ族元素又はＶ族元素にそれぞれ基づいた割合）及び層厚は以下の通りである：
【００７０】
１）５０ｎｍ、Ｂ  ２％  Ａｌ  ９８％  Ｐ  ４０％  Ｓｂ  ６０％
２）５０ｎｍ、Ｂ  ２％  Ａｌ  ９８％  Ｐ  ３４．１％  Ｓｂ  ６５．９％
【００７１】
成長速度は２μｍ／時（通常モード）、全ガス流量は４８ｌ／分、反応器圧力は１００ｍｂａｒ、かつウェハ温度は５７５℃である。層１）は層Ｃ）の方を向いている。
【００７２】
実施例２．２：層Ｄ）、第２変形。
２．２における手順は実施例２．１に類似している。ミスフィット転位遮断層は２層から成り、それらは成長中断又は焼成段階なしで連続して析出する。この実施例では、ＩＩＩ族原子はインジウムのみから成る。ＴＥＢの代わりに、１，１―ジメチルヒドラジン流量（ＵＤＭＨｙ）を、２％の窒素がＶ族の面に組み込まれるように調整する。
【００７３】
組成及び層厚は以下の通りである：
【００７４】
１）５０ｎｍ、Ｎ  ２％  Ｐ  ９８％  Ｉｎ  １００％
２）５０ｎｍ、Ｎ  ２％  Ｓｂ  ５．９％  Ｐ  ９２．１％  Ｉｎ  １００％
【００７５】
層１）は層Ｃ）の方を向いている。
【実施例３】
【００７６】
実施例３．１：層Ｅ）、第１変形。
最後の層パッケージ（緩衝層）は、５０ｎｍの厚さの３層ＡｌＰＳｂから成る。成長温度、反応器圧力、及び流量設定は、ミスフィット転位遮断層の析出用パラメータと同一である。１００％Ａｌ、４０％Ｐ、及び６０％Ｓｂの組成は、ｎ型チャネル層の集積化のための特定の格子定数をもたらす。実施例２．１のように設定するが、成長速度は１μｍ／時である。
【００７７】
実施例３．２：層Ｅ）、第２変形。
最後の層パッケージ（緩衝層）はここで、層Ｄ）の方を向く１０ｎｍ厚の部分層、及び組成ＡｌＡｓ０．５６Ｓｂ０．４４を有する４０ｎｍ厚の部分層を有する、実施例３．１に記載の３層ＡｌＰＳｂから成る。成長温度、反応器圧力、及び流量設定は、ミスフィット転位遮断層の析出用パラメータと同一であるが、成長速度は１μｍ／時である。
【国際調査報告】
2014526145.tif 000002
2014526145.tif 000003
2014526145.tif 000004
2014526145.tif 000005
2014526145.tif 000006
2014526145.tif 000007
2014526145.tif 000008
2014526145.tif 000009