(57)【要約】【課題】スレーブ・デバイスが、マスタ・デバイスへ通信の端緒を開く機構を提供する。【解決手段】マスタ・デバイスは、スレーブ・デバイスに対して、マスタ伝送リクエスト信号を送信する。それに応答して、スレーブ・デバイスは、マスタ伝送リクエスト信号を受信し、マスタ・デバイスに対して、スレーブ伝送アクセプト信号を送信する。それに直接応答し、マスタ・デバイスは、スレーブ伝送アクセプト信号を受信し、バイナリ・データを伝送する。スレーブ・デバイスが、マスタ・デバイスに対して、スレーブ伝送リクエスト信号を送信する。それに応答して、マスタ・デバイスは、スレーブ伝送リクエスト信号を受信し、スレーブ・デバイスに対して、スレーブ伝送アクセプト信号を送信する。それに直接応答して、スレーブ・デバイスが、マスタ伝送受領信号を受信し、バイナリ・データを伝送する。【選択図】図２
2014507035.tif 000002
【特許請求の範囲】
【請求項１】
シリアル・インタフェースを介した、マスタ・デバイスとスレーブ・デバイスとの間の全二重通信方法であって、
前記シリアル・インタフェースは、クロック線、リクエスト線、レディ線、マスタ・デバイスからスレーブ・デバイスに対して、バイナリ・データを伝送するマスタ・スレーブ・データ線、及びスレーブ・デバイスからマスタ・デバイスに対して、バイナリ・データを伝送するスレーブ・マスタ・データ線、の各々独立した５本の線を含み、
前記マスタ・デバイスは、前記スレーブ・デバイスに対して、前記クロック線を介してクロック信号を送信し、
前記方法は、
第一トランザクションにおいて、
前記マスタ・デバイスが、前記スレーブ・デバイスに対して、前記リクエスト線を介して、マスタ伝送リクエスト信号を送信し、
前記スレーブ・デバイスが、前記マスタ伝送リクエスト信号を受信し、それに応答して、前記マスタ・デバイスに対して、前記レディ線を介して、スレーブ伝送アクセプト信号を送信し、
前記マスタ・デバイスが、前記スレーブ伝送アクセプト信号を受信し、それに直接応答し、前記マスタ・スレーブ・データ線を介して、バイナリ・データを伝送し、
第二トランザクションにおいて、
前記スレーブ・デバイスが、前記マスタ・デバイスに対して、前記レディ線、または、スレーブ・リクエスト線を介してスレーブ伝送リクエスト信号を送信し、
前記マスタ・デバイスが、前記スレーブ伝送リクエスト信号を受信し、それに応答して前記スレーブ・デバイスに対して、前記リクエスト線、または、前記マスタ・レディ線を介して、スレーブ伝送アクセプト信号を送信し、
前記スレーブ・デバイスが、前記マスタ伝送受領信号を受信し、それに直接応答し、前記スレーブ・マスタ・データ線を介して、バイナリ・データを伝送することを含み、
第一、第二トランザクションの中の少なくとも一つにおいて、前記スレーブ・デバイスが、前記スレーブ・マスタ・データ線を介して、バイナリ・データを伝送すると同時に、マスタ・デバイスが、マスタ・スレーブ・データ線を介して、バイナリ・データを伝送することを特徴とする、全二重通信方法。
【請求項２】
前記マスタ伝送リクエスト信号と前記マスタ伝送受領信号の一方あるいは両方が、前記リクエスト線の切り替えを含むことを特徴とする、請求項１に記載の全二重通信方法。
【請求項３】
前記スレーブ伝送リクエスト信号、前記スレーブ伝送アクセプト信号の一方あるいは両方が、前記リクエスト線の切り替えを含むことを特徴とする請求項１または２に記載の全二重通信方法。
【請求項４】
前記マスタ・デバイスが、
（１）スレーブ・デバイスが、スレーブ・マスタ・データ線を介して、伝送するメッセージの全ビットを受信完了し、さらに、
（２）マスタ・スレーブ・データ線を介して伝送するメッセージの全ビットを伝送完了したとき、
トランザクションを終了させるステップを含む、請求項１から３の何れか１項に記載の全二重通信方法。
【請求項５】
前記マスタ・デバイスが、前記クロック線を介したクロック信号の送信を停止することによってトランザクションを終了させるステップを含む、請求項１から４の何れか１項に記載の全二重通信方法。
【請求項６】
前記マスタ・デバイスが、前記リクエスト線の切り替えを含むマスタ伝送終了信号を送信することによってトランザクションを終了させるステップを含む、請求項１から５の何れか１項に記載の全二重通信方法。
【請求項７】
前記マスタ・デバイス、及び／または、スレーブ・デバイスが、伝送リクエスト信号の送信前に、レディ線あるいはリクエスト線の状態をチェックして、前記各線の状態が伝送条件を満足している場合にのみ、前記伝送リクエスト信号を送信することを特徴とする、請求項１から６の何れか１項に記載の全二重通信方法。
【請求項８】
前記スレーブ・デバイスが、前記スレーブ・デバイスが全てのメッセージを受信する前に、前記マスタ・デバイスがトランザクションの終了を完了させる判定し、伝送条件を満足した場合に限り、伝送リクエスト信号を送信するステップを含む、請求項１から７の何れか１項に記載の全二重通信方法。
【請求項９】
前記スレーブ・デバイスが、前記レディ線を介して、スレーブ伝送リクエスト信号を送信し、その後、前記マスタ・デバイスに対して、メッセージを伝送することによって、再送信をリクエストするステップを含み、前記メッセージには予め定められた再送信リクエストを含むことを特徴とする、請求項８に記載の全二重通信方法。
【請求項１０】
マスタ・デバイス、スレーブ・デバイス、及び、シリアル・インタフェースを含む通信システムであって、
前記シリアル・インタフェースがクロック線、リクエスト線、レディ線、前記マスタ・デバイスから前記スレーブ・デバイスに対してバイナリ・データを伝送するマスタ・スレーブ・データ線、前記スレーブ・デバイスから前記マスタ・デバイスに対してバイナリ・データを伝送するスレーブ・マスタ・データ線、の各々独立した５本線を含み、
前記マスタ・デバイスは、前記スレーブ・デバイスに対して、前記クロック線を介してクロック信号を送信し、
前記マスタ・デバイスは、第一トランザクションにおいて、
前記スレーブ・デバイスに対して、前記リクエスト線を介して、マスタ伝送リクエスト信号を送信し、
前記スレーブ・デバイスが、前記マスタ伝送リクエスト信号を受信し、それに応答して前記マスタ・デバイスに対して、前記レディ線を介して、スレーブ伝送アクセプト信号を送信し、
前記マスタ・デバイスが、さらに、前記スレーブ伝送アクセプト信号を受信し、それに直接応答し、マスタ・スレーブ・データ線を介して、バイナリ・データを伝送するように構成されており、
前記スレーブ・デバイスは、第二トランザクションにおいて、
前記スレーブ・デバイスが、前記マスタ・デバイスに対して、前記レディ線、または、スレーブ・リクエスト線を介してスレーブ伝送リクエスト信号を送信し、
前記マスタ・デバイスが、前記スレーブ伝送リクエスト信号を受信し、それに応答して前記スレーブ・デバイスに対して、前記リクエスト線、または、前記マスタ・レディ線を介して、スレーブ伝送アクセプト信号を送信し、
前記スレーブ・デバイスが、前記マスタ伝送受領信号を受信し、それに直接応答し、スレーブ・マスタ・データ線を介して、バイナリ・データを伝送することを含み、
第一、第二トランザクションの少なくとも一つにおいて、バイナリ・データを相互に送信できる能力を持つことを特徴とする通信システム。
【請求項１１】
前記クロック線、マスタ・スレーブ・データ線、及び、スレーブ・マスタ・データ線が、シリアル・ペリフェラル・インタフェース（ＳＰＩ）を含む、請求項１０に記載の通信システム。
【請求項１２】
前記マスタ・デバイスが、二つの可能状態の一つにおいて、前記リクエスト線を扱うことを特徴とする、請求項１０または１１に記載の通信システム。
【請求項１３】
前記マスタ伝送リクエスト信号とマスタ伝送受領信号の一つあるいは両方が、前記リクエスト線の切り替えを含む、請求項１２に記載の通信システム。
【請求項１４】
前記スレーブ・デバイスが、二つの可能状態の一つにおいて、前記リクエスト線を扱うことを特徴とする、請求項１０から１３の何れか１項に記載の通信システム。
【請求項１５】
前記スレーブ伝送リクエスト信号とスレーブ伝送アクセプト信号の一つあるいは両方が、前記リクエスト線の切り替えを含む、請求項１４に記載の通信システム。
【請求項１６】
前記マスタ・デバイスが、バイナリ・データを送受信したときだけ、前記クロック信号を送信することを特徴とする、請求項１０から１５の何れか１項に記載の通信システム。
【請求項１７】
前記マスタ・スレーブ・データ線と、スレーブ・マスタ・データ線を、両方作動させ、さらに、前記マスタ・デバイスが前記スレーブ・デバイスにメッセージを伝送するとき、前記メッセージの長さが異なる場合、短いメッセージを持つデバイスが、短いメッセージの後にダミー・データを追加して送るように作動させることを特徴とする、請求項１０から１５の何れか１項に記載の通信システム。
【請求項１８】
前記マスタ・デバイスが、
（１）スレーブ・デバイスが、スレーブ・マスタ・データ線を介して、伝送するメッセージの全ビットを受信完了し、
（２）マスタ・スレーブ・データ線を介して伝送するメッセージの全ビットを伝送完了したときに、
トランザクションを終了させる処理を行うことを特徴とする、請求項１０から１７の何れか１項に記載の通信システム。
【請求項１９】
前記マスタ・デバイスが、前記クロック線を介したクロック信号の送信を停止することによって、トランザクションを終了させる処理を行うことを特徴とする、請求項１０から１８の何れか１項に記載の全通信システム。
【請求項２０】
前記マスタ・デバイスが、前記リクエスト線の切り替えを含むマスタ伝送終了信号を送信することによってトランザクションを終了させる処理を行うことを特徴とする請求項１０から１９の何れか１項に記載の通信システム。
【請求項２１】
前記マスタ・デバイス、前記スレーブ・デバイス、の一方あるいは双方が、前記伝送リクエスト信号の送信前に、レディ線あるいはリクエスト線の状態をチェックして、前記各線の状態が伝送条件を満足している場合に限って、前記伝送リクエスト信号を送信する処理を行うことを特徴とする、請求項１０から２０の何れか１項に記載の通信システム。
【請求項２２】
前記マスタ・デバイスが、送信バッファと個別受信バッファをさらに含む、請求項１０から２１の何れか１項に記載の通信システム。
【請求項２３】
前記マスタ・デバイス、前記スレーブ・デバイス、の一方あるいは双方が、さらに複数の伝送バッファとコントローラを含み、前記バッファの一つを現在か次の処理に使用する作動バッファに選択する処理を行うことを特徴とする、請求項１０から２１の何れか１項に記載の通信システム。
【請求項２４】
前記マスタ・デバイス、前記スレーブ・デバイス、の一方あるいは双方が、さらに複数の受信バッファとコントローラを含み、前記バッファの一つを現在か次の処理に使用する作動バッファに選択する処理を行うことを特徴とする、請求項１０から２３の何れか１項に記載の通信システム。
【請求項２５】
前記スレーブ・デバイスが、メッセージを完全に受信する前に、前記マスタ・デバイスの処理が終了したと判断した場合、前記マスタ・デバイスからのメッセージの再伝送をリクエストする処理を行うことを特徴とする、請求項１０から２４の何れか１項に記載の通信システム。
【請求項２６】
前記スレーブ・デバイスが、前記レディ線を介して、スレーブ伝送リクエスト信号を送信し、その後、前記マスタ・デバイスに対して、メッセージを伝送することによって、再送信をリクエストする処理を行い、前記メッセージには予め定められた再送信リクエストを含むことを特徴とする、請求項２５に記載の通信システム。
【請求項２７】
前記の５本線が電気的に接続されたものであることを特徴とする、請求項１０から２６の何れか１項に記載の通信システム。
【請求項２８】
複数のスレーブ・デバイスと、前記マスタ・デバイスを前記スレーブ・デバイスに接続させるスレーブ選択線を有し、前記複数のスレーブ・デバイスの一つを選択して動作させることを特徴とする、請求項１０から２７の何れか１項に記載の通信システム。
【請求項２９】
複数のスレーブ・デバイスを有し、各々のスレーブ・デバイスが前記マスタ・デバイスと接続されるレディ線を有する請求項１０から２７の何れか１項に記載の通信システム。
【請求項３０】
前記複数のスレーブ・デバイスが、前記クロック線、マスタ・デバイス方向データ線、及び、デバイス・マスタ方向データ線を共有することを特徴とする、請求項１０から２８の何れか１項に記載の通信システム。
【請求項３１】
クロック接続、リクエスト接続、レディ接続、マスタ・スレーブ・データ接続、及び、スレーブ・マスタ・データ接続、の５つのシリアル・インタフェース接続を含む、マスタ・デバイスであって、
前記マスタ・デバイスは、前記スレーブ・デバイスに対して、前記クロック接続から、クロック信号を送信し、
第一トランザクションにおいて、
前記マスタ・デバイスが、前記スレーブ・デバイスに対して、前記リクエスト接続から、マスタ伝送リクエスト信号を送信し、
前記レディ接続における前記マスタ伝送アクセプト信号を、前記スレーブ・デバイスから受信し、
それに直接応答し、前記マスタ・スレーブ・データ接続から、前記スレーブ・デバイスに対して、バイナリ・データを伝送し、
第二トランザクションにおいて、
前記マスタ・デバイスが、前記レディ接続、または、スレーブ・リクエスト接続に接続された前記スレーブ・デバイスから、スレーブ伝送リクエスト信号を受領し、
前記レディ接続に接続された前記スレーブ・デバイスから、スレーブ伝送アクセプト信号を受信し、
それに直接応答して、前記マスタ・スレーブ・データ接続から前記スレーブ・デバイスに対して、バイナリ・データを伝送することを含み、
前記マスタ・デバイスが、前記マスタ・スレーブ・データ接続からバイナリ・データを伝送すると同時に、前記スレーブ・マスタ・データ接続からも、バイナリ・データを同時に受信する能力を有することを特徴とする、マスタ・デバイス。
【請求項３２】
前記クロック線、マスタ・スレーブ・データ線、及び、スレーブ・マスタ・データ線が、シリアル・ペリフェラル・インタフェース（ＳＰＩ）を含む、請求項３１に記載の通信システム。
【請求項３３】
前記マスタ・デバイスが、二つの可能状態の一つにおいて、前記リクエスト接続を扱うことを特徴とする、請求項３１または３２に記載の通信システム。
【請求項３４】
前記マスタ伝送リクエスト信号とマスタ伝送受領信号の一つあるいは両方が、前記リクエスト接続の切り替えを含む、請求項３３に記載の通信システム。
【請求項３５】
前記マスタ・デバイスが、バイナリ・データを送受信したときだけ、前記クロック信号を送信することを特徴とする、請求項３１から３４の何れか１項に記載の通信システム。
【請求項３６】
前記マスタ・デバイスが、
（１）スレーブ・デバイスが、スレーブ・マスタ・データ線を介して、伝送するメッセージの全ビットを受信完了し、
（２）マスタ・スレーブ・データ線を介して伝送するメッセージの全ビットを伝送完了したときに、
トランザクションを終了させる処理を行うことを特徴とする、請求項３１から３５の何れか１項に記載の通信システム。
【請求項３７】
前記マスタ・デバイスが、前記クロック線を介したクロック信号の送信を停止することによって、トランザクションを終了させる処理を行うことを特徴とする、請求項３１から３６の何れか１項に記載の全通信システム。
【請求項３８】
前記マスタ・デバイスが、前記リクエスト接続の切り替えを含むマスタ伝送終了信号を送信することによって、トランザクションを終了させる処理を行うことを特徴とする、請求項３１から３７の何れか１項に記載の通信システム。
【請求項３９】
前記マスタ・デバイス、前記スレーブ・デバイス、の一方あるいは双方が、前記伝送リクエスト信号の送信前に、レディ接続またはリクエスト接続の状態をチェックして、前記各線の状態が伝送条件を満足している場合に限って、前記伝送リクエスト信号を送信する処理を行うことを特徴とする、請求項３１から３８の何れか１項に記載の通信システム。
【請求項４０】
前記マスタ・デバイスが、送信バッファと個別受信バッファをさらに含む、請求項３１から３９の何れか１項に記載の通信システム。
【請求項４１】
前記マスタ・デバイス、前記スレーブ・デバイス、の一方あるいは双方が、さらに複数の伝送バッファとコントローラを含み、
前記コントローラは、前記バッファの一つを現在か次の処理に使用する作動バッファに選択する処理を行うことを特徴とする、請求項３１から４０の何れか１項に記載の通信システム。
【請求項４２】
前記マスタ・デバイス、前記スレーブ・デバイス、の一方あるいは双方が、さらに複数の受信バッファとコントローラを含み、
前記コントローラは、前記バッファの一つを現在か次の処理に使用する作動バッファに選択する処理を行うことを特徴とする、請求項３１から４１の何れか１項に記載の通信システム。
【請求項４３】
クロック接続、リクエスト接続、レディ接続、マスタ・スレーブ・データ接続、及びスレーブ・マスタ・データ接続、の５つのシリアル・インタフェース接続を含む、スレーブ・デバイスであって、
前記スレーブ・デバイスは、前記マスタ・デバイスに対して、前記クロック接続から、クロック信号を送信し、
第一トランザクションにおいて、
前記スレーブ・デバイスが、前記マスタ伝送リクエスト信号を受信し、それに応答して前記マスタ・デバイスに対して、前記レディ接続された前記マスタ・デバイスに対して、スレーブ伝送アクセプト信号を送信し、
前記マスタ・スレーブ・データ接続に接続された前記マスタ・デバイスから、バイナリ・データを受信し、
第二トランザクションにおいて、
前記レディ接続、あるいは、スレーブ・リクエスト接続から、前記マスタ・デバイスに対して、スレーブ伝送リクエスト信号を送信し、
前記リクエスト接続、あるいは、マスタ・レディ接続から、マスタ伝送アクセプト信号を受信し、
それに直接応答して、前記スレーブ・マスタ・データ接続から、前記マスタ・デバイスに対して、バイナリ・データを伝送することを含み、
前記スレーブ・デバイスが、前記マスタ・スレーブ・データ接続からバイナリ・データを受信すると同時に、前記スレーブ・マスタ・データ接続からも、バイナリ・データを同時に伝送する能力を有することを特徴とする前記スレーブ・デバイス。
【請求項４４】
前記クロック線、マスタ・スレーブ・データ線、及び、スレーブ・マスタ・データ線が、シリアル・ペリフェラル・インタフェース（ＳＰＩ）を含む、請求項４３に記載の通信システム。
【請求項４５】
同期シリアル接続を介した、マスタ・デバイスとスレーブ・デバイスとの間でのデータ交換方法であって、
前記マスタ・デバイスが、前記スレーブ・デバイスに対して、バイナリ・データを伝送すると同時に、
メッセージ長さ情報を含むバイナリ・データを、前記マスタ・デバイスに伝送する、前記スレーブ・デバイスを含み、
前記マスタ・デバイスが、
（１）前記スレーブ・デバイスから、前記メッセージ長さ情報に応じたビット数のビットメッセージを受信が完了し、
（２）前記マスタ・デバイスが、前記スレーブ・デバイスに伝送しているメッセージの全ビットメッセージの伝送が完了したら、
前記マスタ・デバイスが、前記スレーブ・デバイスに対して、伝送終了信号を送信することを特徴とするデータ交換方法。
【請求項４６】
さらに、前記メッセージの両方を同時に伝送開始することを特徴とする、請求項４５に記載の通信システム。
【請求項４７】
マスタ・デバイス、スレーブ・デバイス、及び、同期シリアル接続を含む、データ交換システムであって、
前記マスタ・デバイスが、前記スレーブ・デバイスに対して、バイナリ・データを伝送すると同時に、
メッセージ長さ情報を含むバイナリ・データを、前記マスタ・デバイスに伝送する、前記スレーブ・デバイスを含み、
前記マスタ・デバイスが、
（１）前記スレーブ・デバイスから、前記メッセージ長さ情報に応じたビット数のビットメッセージを受信が完了し、
（２）前記マスタ・デバイスが、前記スレーブ・デバイスに伝送しているメッセージの全ビットメッセージの伝送が完了したら、
前記マスタ・デバイスが、前記スレーブ・デバイスに対して、伝送終了信号を送信することを特徴とするデータ交換システム。
【請求項４８】
さらに、前記メッセージの両方を同時に伝送開始することを特徴とする、請求項４７に記載の通信システム。
【請求項４９】
同期シリアル接続を介して、バイナリ・データを、スレーブ・デバイスから受信する、マスタ・デバイスであって、
メッセージ長さ情報を含み、同時に、前記マスタ・デバイスが、前記スレーブ・デバイスに対して、前記同期シリアル接続を介して、バイナリ・データを伝送し、
さらに、前記マスタ・デバイスが
（１）前記スレーブ・デバイスから、前記メッセージ長さ情報に応じたビット数のビットメッセージを受信が完了し、
（２）前記マスタ・デバイスが、前記スレーブ・デバイスに伝送しているメッセージの全ビットメッセージの伝送が完了したら、
前記マスタ・デバイスが、前記スレーブ・デバイスに対して、伝送終了信号を送信することを特徴とするデータ交換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル・インタフェースに関する。
【背景技術】
【０００２】
シリアル・インタフェースは、電子部品あるいは電子装置が、他とバイナリ・データを１ビットずつ通信するために一般に活用される。例えばマイクロ・プロセッサ・ユニット（ＭＣＵ）とプリント回路基板（ＰＣＢ）に取り付けられた無線チップは、相互にデータ通信するために、ＰＣＢ回路を含むシリアル・インタフェースを使うことができる。シリアル・バスの利用は、例えば、集積回路のピン数を多くする必要がなく、スペースを節約する場合、パラレル・バスよりも望まれるであろう。
【０００３】
一般的なシリアル・インタフェースの一つとしては、シリアル・ペリフェラル・インタフェース（ＳＰＩ）がある。これは、マスタ・デバイスと、スレーブ・デバイスとの同期通信を提供するものである。マスタ・デバイスがクロック信号を送信するクロック線と、データ伝送の方向ごとに一本ずつ二本のデータ線を使用する。データ交換はクロック信号に同期している。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のＳＰＩは、スレーブ・デバイスから、マスタ・デバイスへ通信を開始する機構が提供されていないという技術的な課題がある。
【０００５】
本発明が解決しようとする課題は、当該問題点を解決することにある。
【課題を解決するための手段】
【０００６】
上記技術的課題を解決するための本発明の第一の特徴は、クロック線、リクエスト線、レディ線、マスタ・スレーブ・データ線、スレーブ・マスタ・データ線の各独立した５本線を含むシリアル・インタフェースを介した、マスタ・デバイスとスレーブ・デバイスとの全二重通信方法であり、
前記マスタ・デバイスは、スレーブ・デバイスに対して、クロック線を介してクロック信号を送信し、
第一トランザクションにおいて、
前記マスタ・デバイスは、前記スレーブ・デバイスに対して、前記リクエスト線を介して、マスタ伝送リクエスト信号を送信し、
それに応答して、前記スレーブ・デバイスは、マスタ伝送リクエスト信号を受信し、前記マスタ・デバイスに対して、前記レディ線を介して、スレーブ伝送アクセプト信号を送信し、
それに直接応答し、前記マスタ・デバイスは、スレーブ伝送アクセプト信号を受信し、前記マスタ・スレーブ・データ線を介して、バイナリ・データを伝送し、
第二トランザクションにおいて、
前記スレーブ・デバイスが、前記マスタ・デバイスに対して、前記レディ線、または、スレーブ・リクエスト線を介してスレーブ伝送リクエスト信号を送信し、
前記マスタ・デバイスが、前記スレーブ伝送リクエスト信号を受信し、それに応答して前記スレーブ・デバイスに対して、前記リクエスト線、または、前記マスタ・レディ線を介して、スレーブ伝送アクセプト信号を送信し、
それに直接応答して、前記スレーブ・デバイスが、マスタ伝送受領信号を受信し、前記スレーブ・マスタ・データ線を介して、バイナリ・データを伝送し、
第一、第二トランザクションの中の少なくとも一つにおいて、前記スレーブ・デバイスが、前記スレーブ・マスタ・データ線を介して、バイナリ・データを伝送すると同時に、前記マスタ・デバイスが、前記マスタ・スレーブ・データ線を介して、バイナリ・データを伝送する。
【０００７】
本発明によるシリアル・インタフェースは、マスタ・デバイス、スレーブ・デバイスの何れからも通信を開始することが可能あり、同時に、どちらが最初に通信を開始するかについての衝突を避け、両デバイス間の全二重通信（すなわち、同時かつ双方向のデータの流れ）をサポートできることは、当業者ならば理解できることである。
【０００８】
このような構成は、スレーブ・デバイスが、データ送信可能となる前に、マスタ・デバイスからのポール・コマンドを待つことなく、両方向に効果的な通信を行うことを可能にする。イベントがスレーブ（あるいはマスタ）デバイスに生じたとき、マスタ（あるいはスレーブ）デバイスにより、より速い応答時間が得られる。
【０００９】
例えば、スレーブ・デバイスが、一体型無線送受信機であるとすると、このスレーブ・デバイスが無線パケットを受信したとき、直ちに、ＭＣＵ（マスタ・デバイス）に対して、受信したパケットの内容を伝えようとするリクエストが示され、ＭＣＵがスレーブ伝送リクエスト信号を認識するや否や、ＭＣＵによるポール・コマンドの発行を待つことなく、ＭＣＵに対して内容の伝送を開始できる。
【００１０】
本発明の第二の特徴は、
マスタ・デバイス、スレーブ・デバイス、及び、シリアル・インタフェースを含む通信システムであって、
前記シリアル・インタフェースはクロック線、リクエスト線、レディ線、マスタ・スレーブ・データ線、スレーブ・マスタ・データ線を含む。
前記マスタ・デバイスは、前記スレーブ・デバイスに対して、前記クロック線を介してクロック信号を送信する。
前記マスタ・デバイスは、第一トランザクションにおいて、
前記スレーブ・デバイスに対して、前記リクエスト線を介してマスタ伝送リクエスト信号を送信し、前記スレーブ・デバイスが、マスタ伝送リクエスト信号を受信する。
それに応答して、前記マスタ・デバイスに対して、前記レディ線を介して、スレーブ伝送アクセプト信号を送信する。
さらに、それに直接応答して、前記マスタ・デバイスが、スレーブ伝送アクセプト信号を受信し、前記マスタ・スレーブ・データ線を介して、バイナリ・データを伝送する。
前記スレーブ・デバイスは、第二トランザクションにおいて、
前記スレーブ・デバイスが、前記マスタ・デバイスに対して、前記レディ線を介して、スレーブ伝送リクエスト信号を送信する。
前記マスタ・デバイスがスレーブ伝送リクエスト信号を受信し、それに応答して、前記スレーブ・デバイスに対して、前記リクエスト線を介して、スレーブ伝送アクセプト信号を送信する。
それに直接応答して、前記スレーブ・デバイスが、マスタ伝送受領信号を受信し、前記スレーブ・マスタ・データ線を介して、バイナリ・データを伝送する。
第一、第二トランザクションの少なくとも一つにおいて、バイナリ・データを相互に送信できる能力を持つことである。
【００１１】
また、本発明の、
クロック接続、リクエスト接続、レディ接続、マスタ・スレーブ・データ接続、及びスレーブ・マスタ・データ接続、の５つのシリアル・インタフェース接続を含む、マスタ・デバイスの特徴は、
前記マスタ・デバイスは、前記スレーブ・デバイスに対して、前記クロック接続から、  前記マスタ・デバイスは、前記スレーブ・デバイスに対して、前記クロック接続から、クロック信号を送信し、
第一トランザクションにおいて、
前記マスタ・デバイスが、前記スレーブ・デバイスに対して、前記リクエスト接続から、マスタ伝送リクエスト信号を送信し、
前記レディ接続における前記マスタ伝送アクセプト信号を、前記スレーブ・デバイスから受信し、
それに直接応答し、前記マスタ・スレーブ・データ接続から、前記スレーブ・デバイスに対して、バイナリ・データを伝送し、
第二トランザクションにおいて、
前記マスタ・デバイスが、前記レディ接続、または、スレーブ・リクエスト接続に接続された前記スレーブ・デバイスから、スレーブ伝送リクエスト信号を受領し、
前記レディ接続に接続された前記スレーブ・デバイスから、スレーブ伝送アクセプト信号を受信し、
それに直接応答して、前記マスタ・スレーブ・データ接続から前記スレーブ・デバイスに対して、バイナリ・データを伝送することを含み、
前記マスタ・デバイスが、前記マスタ・スレーブ・データ接続からバイナリ・データを伝送すると同時に、前記スレーブ・マスタ・データ接続からも、バイナリ・データを同時に受信する能力を有することである。
【００１２】
また、本発明の
クロック接続、リクエスト接続、レディ接続、マスタ・スレーブ・データ接続、及びスレーブ・マスタ・データ接続、の５つのシリアル・インタフェース接続を含む、スレーブ・デバイスの特徴は、
前記スレーブ・デバイスは、前記マスタ・デバイスに対して、前記クロック接続から、クロック信号を送信し、
第一トランザクションにおいて、
前記スレーブ・デバイスが、前記マスタ伝送リクエスト信号を受信し、それに応答して前記マスタ・デバイスに対して、前記レディ接続された前記マスタ・デバイスに対して、スレーブ伝送アクセプト信号を送信し、
前記マスタ・スレーブ・データ接続に接続された前記マスタ・デバイスから、バイナリ・データを受信し、
第二トランザクションにおいて、
前記レディ接続、あるいは、スレーブ・リクエスト接続から、前記マスタ・デバイスに対して、スレーブ伝送リクエスト信号を送信し、
前記リクエスト接続、あるいは、マスタ・レディ接続から、マスタ伝送アクセプト信号を受信し、
それに直接応答して、前記スレーブ・マスタ・データ接続から、前記マスタ・デバイスに対して、バイナリ・データを伝送することを含み、
前記スレーブ・デバイスが、前記マスタ・スレーブ・データ接続からバイナリ・データを受信すると同時に、前記スレーブ・マスタ・データ接続からも、バイナリ・データを同時に伝送する能力を有することである。
【００１３】
クロック接続（例えば、ピン）はクロック線と（例えば、ＰＣＢ回路）と接続される。同様に、任意あるいは全てのリクエスト接続、レディ接続、マスタ・スレーブ・データ接続、スレーブ・マスタ・データ接続も、各線と接続される。もしあるなら、スレーブ・リクエスト接続は、スレーブ・リクエスト線と、マスタ応答接続は、マスタ応答線と接続してもよい。
【００１４】
クロック接続、マスタ・スレーブ・データ線、及び、スレーブ・マスタ・データ線は、ＳＰＩバスと接続できる。
【００１５】
マスタ・デバイスは、二つの取り得る状態の一方に、リクエスト線を保つ。これらは、簡単に言えば、ハイあるいはローである。これは、高い、または、低い電圧に、それぞれ対応させることができる。
マスタ伝送リクエスト信号は、リクエスト線の切り替えよりなる。いくつかの実施形態においては、マスタ伝送リクエスト信号は、ハイからローにリクエスト線の状態を下げるものもある。
【００１６】
スレーブ・デバイスは、二つの取り得る状態の一方に、レディ線を保つ。これらを簡単に言えば、ハイあるいはローである。これは、高い、または、低い電圧に、それぞれ対応させることができる。
スレーブ伝送アクセプト信号は、レディ線の切り替えよりなる。いくつかの実施形態においては、スレーブ伝送アクセプト信号は、ハイからローにリクエスト線の状態を下げるものもある。
【００１７】
スレーブ伝送リクエスト信号は、レディ線の切り替えよりなる。いくつかの実施形態においては、スレーブ伝送リクエスト信号は、ハイからローにレディ線の状態を下げるものもある。
【００１８】
マスタ伝送アクセプト信号は、リクエスト線の切り替えよりなる。いくつかの実施形態においては、マスタ伝送アクセプト信号は、ハイからローにリクエスト線の状態を下げるものもある。
【００１９】
マスタ・スレーブ・データ線、及び、スレーブ・マスタ・データ線は、互いに独立に操作できる。あるいは、システムは両方が同時に作動できるように構成する。
後述事例のように、デバイスの一つしか伝送するデータを持たないなら、他のデバイスは「ＮＵＬＬ」またはダミー・データを伝送してもよい。
【００２０】
マスタ・デバイスは、バイナリ・データを送受信するときに限り、クロック信号を伝送するように構成できる。
【００２１】
スレーブ・デバイスが、マスタ・デバイスに対して、互いに異なった長さのメッセージを伝送するのと同時に、マスタ・デバイスが、スレーブ・デバイスに対して、メッセージを伝送できるように、マスタ・デバイスは構成できる。
もし、マスタ・スレーブ、スレーブ・マスタ、両線が常時作動状態なら、より短いメッセージを有する方が、例えば、長いデータと同じ長さのデータとするため、その短いメッセージの最後に「ＮＵＬＬ」またはダミー・データを追加してもよい。
【００２２】
メッセージには、その長さに関する情報を含むことができる。このメッセージは、全体のメッセージの長さを伝える「長さ数」を含むことができる。例えば、メッセージの最初の１バイトをメッセージの、あるいは、メッセージの可変長領域の全バイト数とすることができる。
【００２３】
マスタ・デバイスは、スレーブ・マスタ・データ線を介して、スレーブ・デバイスから、メッセージ長さ情報を受信する。このメッセージ長さ情報は、トランザクションを何時終了させるか決定するのに使用される。マスタ・デバイスが、
（１）スレーブ・デバイスが、スレーブ・マスタ・データ線を介して、伝送するメッセージの全ビットを受信完了し、
（２）マスタ・スレーブ・データ線を介して伝送するメッセージの全ビットを伝送完了したとき、
トランザクションを終了させる。
【００２４】
このようなことから、異なった長さのメッセージが、同時かつ完全に、交換できることが保証されている。そのため、ロバストかつ有効な通信機構を提供できる。
【００２５】
この考えは新しく、それ自体で独創性がある。また、本発明のさらに他の特徴は、
同期シリアル接続を介した、マスタ・デバイスとスレーブ・デバイスとの間でのデータ交換方法である。
マスタ・デバイスが、スレーブ・デバイスに対して、バイナリ・データを伝送すると同時に、メッセージ長さ情報を含むバイナリ・データを、前記マスタ・デバイスに伝送する、スレーブ・デバイスを含み、
マスタ・デバイスが、
（１）前記スレーブ・デバイスから、前記メッセージ長さ情報に応じたビット数のビットメッセージを受信が完了し、
（２）前記マスタ・デバイスが、前記スレーブ・デバイスに伝送しているメッセージの全ビットメッセージの伝送が完了したら、
マスタ・デバイスが、前記スレーブ・デバイスに対して、伝送終了信号を送信する。
【００２６】
また、本発明のさらに他の特徴は、
マスタ・デバイス、スレーブ・デバイス、及び、同期シリアル接続を含む、データ交換システムである。
マスタ・デバイスが、スレーブ・デバイスに対して、バイナリ・データを伝送すると同時に、メッセージ長さ情報を含むバイナリ・データを、マスタ・デバイスに伝送する、スレーブ・デバイスを含み、
マスタ・デバイスが、
（１）前記スレーブ・デバイスから、前記メッセージ長さ情報に応じたビット数のビットメッセージを受信が完了し、
（２）前記マスタ・デバイスが、前記スレーブ・デバイスに伝送しているメッセージの全ビットメッセージの伝送が完了したら、
マスタ・デバイスが、前記スレーブ・デバイスに対して、伝送終了信号を送信する。
【００２７】
また、本発明のさらに他の特徴は、
同期シリアル接続を介して、バイナリ・データを、スレーブ・デバイスから受信する、マスタ・デバイスである。
メッセージ長さ情報を含み、同時に、マスタ・デバイスが、スレーブ・デバイスに対して、同期シリアル接続を介して、バイナリ・データを伝送し、
さらに、前記マスタ・デバイスが
（１）前記スレーブ・デバイスから、前記メッセージ長さ情報に応じたビット数のビットメッセージを受信が完了し、
（２）前記マスタ・デバイスが、前記スレーブ・デバイスに伝送しているメッセージの全ビットメッセージの伝送が完了したら、
マスタ・デバイスが、前記スレーブ・デバイスに対して、伝送終了信号を送信する。
【００２８】
両メッセージの伝送は、同時に開始できることが好ましい。
さらに、最初のクロック信号で同時に伝送されるメッセージの各々の最小有効ビットを伴っていることが好ましい。
【００２９】
上記の任意の特徴は、これらの特徴に含めることが可能である。
【００３０】
上記の特徴は何れも、リクエスト線または終了信号線を介して、マスタ・デバイスが、スレーブ・デバイスに対して、マスタ伝送終了信号を送信することによって、トランザクション（すなわち、連続、または、持続した通信期間）が終了する。
代わりに、あるいは、付加的に、マスタ・デバイスが、クロック線を介して、クロック信号の送信を停止することによっても、トランザクションは終了する。
【００３１】
マスタ伝送終了信号は、リクエスト線の切り替えによりなる。また、ある実施形態は、マスタ伝送終了信号が、リクエスト線のローからハイへの上昇遷移を含む。
【００３２】
スレーブ・デバイスは、マスタ伝送終了信号の受信に対応して、
マスタ伝送終了信号は、リクエスト線の切り替えによりなる。また、ある実施形態は、マスタ伝送終了信号が、リクエスト線のローからハイへの上昇遷移を含む。
【００３３】
マスタ・デバイスは、マスタ伝送リクエスト信号の送信前に、レディ、リクエスト両線の一方または両方の状態をチェックし、線の状態がマスタ伝送条件を満足している場合に限り、マスタ伝送リクエスト信号を送信できる。
【００３４】
同様に、スレーブ・デバイスは、スレーブ伝送リクエスト信号の送信前に、レディ、リクエスト両線の一方または両方の状態をチェックし、線の状態がスレーブ伝送条件を満足している場合に限り、マスタ伝送リクエスト信号を送信できる。
【００３５】
このようにして、トランザクションが既に開始されている間、伝送リクエストが送られないことを保証することによって、スレーブ・デバイスとマスタ・デバイスとの間の伝送リクエストの衝突を回避することができる。
【００３６】
マスタ・デバイスは、送信バッファと受信バッファを含むことが好ましい。
これらは、一つあるいは同一のバッファ（例えば、単８ビットバッファ）でよい。この場合、二値情報は、バッファの一端から伝送され、他端で受信される（巡回バッファ）。しかし、バッファは別々に設けることが好ましい。
【００３７】
マスタ・デバイスは、複数の伝送バッファ、複数の受信バッファ、の一方または両方を含む。マスタ・デバイス中のコントローラ（これは、ハードウェアあるいはソフトウェアよりなる）は、バッファの一つを作動伝送バッファとして選択し、この作動バッファを、現在か次の処理に使用する作動バッファとして使用できる。
【００３８】
同様に、スレーブ・デバイスは、一つの伝送バッファと、一つの受信バッファを含む。しかし、より好ましくは、一つ以上の伝送バッファと、一つ以上の個別受信バッファとを含む。スレーブ・デバイスは、作動送信バッファ、作動受信バッファ、の両方または一方を選択するコントローラを含んでもよい。
【００３９】
マスタ及びスレーブ・デバイス上のバッファは、全て同じサイズ（例えば、８ビット、あるいは、一定数のバイト）にしてもよいし、異なるサイズにしてもよい。
【００４０】
マスタ・デバイス上、スレーブ・デバイス上の、両方または一方のバッファは、ハードウェア、ソフトウェアで実現できる。
【００４１】
スレーブ・デバイスがメッセージを全て受信し終わる前に、マスタ・デバイスのトランザクションを終了することを、スレーブ・デバイスが決定したなら、スレーブ・デバイスは、マスタ・デバイスからのメッセージ再伝送を要求してもよい。
例えば、メッセージは、メッセージ長さ情報を含み、スレーブ・デバイスは、スレーブ・デバイスが、マスタ伝送終了信号を受信したとき、メッセージビット数と対応する長さ分を受信したか否かを決定するために、この情報を使うことができる。
伝送要求は、レディ線、スレーブ・マスタ・データ線の両方または一方を用いて、作られる。例えば、レディ線を介して、スレーブ・デバイスは、スレーブ伝送要求信号を送ることができる。また、事前再伝送要求を含むメッセージを、マスタ・デバイスに対して、伝送してもよい。
【００４２】
マスタ・デバイスは、マイクロ・コントローラ・ユニットであってもよいし、これらを含むものでもよい。スレーブ・デバイスも、マイクロ・コントローラ・ユニットであってもよいし、これらを含むものでもよい。
本発明は、特に、マスタ・デバイス、スレーブ・デバイス、双方のソフトウェア制御に適している。
しかし、スレーブ・デバイスが、ハードウェア・デバイス、例えば、１チップ無線機、あるいは、汎用プロセッサを有する必要が必ずしもない、他のコンポーネントのような、連結性のチップ・セットであってもよいし、これらを含むものでもよい。
【００４３】
インタフェースの接続線は、いくつか適切な形をとることができる。
これらは光学的手法でもよい。しかし、好ましくは、電気的手法が良い。
少なくとも５本の接続線を含むケーブルを用いて、マスタ・デバイスと、スレーブ・デバイスの間を接続できる。しかし、好ましい実施形態においては、マスタ・デバイスと、スレーブ・デバイスは、一つのシリコン・チップ上に集積される。そして、接続線が、シリコン・チップ上の電導体を含むことができる。
【００４４】
データ・ビットは、クロック信号を同じ速さで伝送することが好ましい。すなわち、１クロック当たり１ビットである。データは、クロック信号の上昇・下降時に、伝送・読込できる。
実施形態には、クロックの上昇時にデータを受け、下降時に伝送するものもある。
【００４５】
本発明では、一つのマスタ・デバイスと、一つのスレーブ・デバイスの例が述べられているが、代わりに、一つのマスタ・デバイスと、複数のスレーブ・デバイスを用いることもできることは明らかであろう。
スレーブ選択線は、マスタ・デバイスとスレーブ・デバイスとを接続してもよく、作動させるスレーブ・デバイスの一つを選択するために使用できる。これは、ＳＰＩとして、知られている。
もし、全てのスレーブ・デバイス間で線を共有するならば、作動していないスレーブ・デバイスは、リクエスト線、及び、マスタ・スレーブ・データ線の信号を無視することもできる。そして、レディ線、及び、スレーブ・マスタ・データ線の任意の信号を無視することもできる。
【００４６】
いくつかの実施形態では、複数のスレーブ・デバイスを含むものもある。各スレーブ・デバイスは、マスタ・デバイスと接続する、独自のレディ線、そして、任意で独自のリクエスト線を持つことが可能である。
このように、スレーブ・デバイスは、マスタ・デバイスと他のスレーブ・デバイスとのトランザクションの間であっても、マスタ・デバイスに対して、スレーブ伝送要求信号を送ることが可能である。また、マスタ伝送受領信号を待つことも可能である。
クロック線、マスタ・スレーブ・データ線、及び、スレーブ・マスタ・データ線は、それでも、複数のスレーブ・デバイス間で共有できる。それによって、スレーブ・デバイスの各々に対して独立したシリアル・インタフェースを完全に保持するのに比べて、場所を節約できる。
【００４７】
本発明の任意のまたは好ましい特徴は、他においても、任意のまたは好ましい特徴でもあることは明らかであろう。
本特徴の一部、あるいは、全てを一つの実施形態に取り入れることができる。
【図面の簡単な説明】
【００４８】
【図１】マイクロ・コントローラ（ＭＣＵ）、無線送受信機、及び、両者のシリアル接続の概略図である。
【図２】無線送受信機の内部構成の概略図である。
【図３】ＭＣＵによる通信開始を示したタイミング図である。
【図４】無線送受信機による通信開始を示したタイミング図である。
【発明を実施するための形態】
【００４９】
図１には、ＭＣＵ１、及び、一体型１チップ無線トランシーバ２を示す。
これらは、例えば、共通のプリント回路基板（ＰＣＢ）上に別々のパッケージとして、実装できる。
ＭＣＵ１と無線機は、これらを結ぶ５本一組のシリアル・バス３を持つ。これはＰＣＢ回路から形成できる。シリアル線は、リクエスト線（ＲＥＱＮ）、レディ線（ＲＤＹＮ）、クロック線（ＣＬＫ）、マスタイン・スレーブアウト・データ線（ＭＯＳＩ）、マスタアウト・スレーブイン・データ線（ＭＩＳＯ）、よりなる。
【００５０】
【表１】
2014507035.tif 000003
【００５１】
ＭＣＵ１上で実行されるソフトウェア・アプリケーションは、無線機２に対して、コマンドやメッセージのように無線機２によって伝送されるデータを送信するために、シリアル接続を使う。そして、無線機２から、無線機によって受信されるメッセージや、状態情報などのデータを受信する。
【００５２】
図２は、シリアル・インタフェースを制御するための、無線機２内の構成要素を示す。
【００５３】
クロック線、リクエスト線、レディ線は、アプリケーション・コントローラ・インタフェース（ＡＣＩ）制御部４と接続している。
マスタアウト・スレーブイン・データ線は、マスタアウト・スレーブイン・バッファ制御部５と接続している。一方、マスタイン・スレーブアウト・データ線は、マスタイン・スレーブアウト・バッファ制御部６と接続している。
マスタアウト・スレーブイン・バッファ制御部５は、ｎ個の受信（ＲＸ）バッファ７の任意のものに対して、書き込み可能である。マスタイン・スレーブアウト・バッファ制御部６は、ｍ個の伝送（ＴＸ）バッファ８の任意のものから、読み込み可能である。
ｎとｍは同じでも異なっていてもよい。各々のバッファはｘバイト長である。
ＡＣＩを使用する実装されたソフトウェア・プロトコルに対して、ｘは最大（断片化）長さとなる。
一つの例として、ｎ＝５、ｍ＝２なら、ｘ＝３２となる。他の例として、ｎ＝ｍ＝１０なら、ｘ＝４となる。
ＡＣＩ制御部４、バッファ制御部５、６、及び、ＲＸバッファ７、ＴＸバッファ８は、全てハードウェアで実装できる。
【００５４】
ＡＣＩ制御部４は、二つのバッファ制御部５、６とＲＸバッファ７、ＴＸバッファ８、及び、アプリケーション・コントローラ・インタフェース（ＡＣＩ）ドライバ制御部９と接続しており、これらはハードウェアあるいはソフトウェアで実装できる。
ＡＣＩドライバ制御部９は、シリアル接続バッファと他の無線送受信機の構成要素とをインタフェース接続している。
【００５５】
ＭＣＵ１は、図２に示されるように、各接続線の配置が反転しているものの、同様の、あるいは、全く同一の配置でもよい。
【００５６】
ＭＣＵ１が使用されているとき、ＲＥＱＮ線を接地させることで、無線機２との通信を要求できる。
無線機２は、通信できる状態になっていれば、ＲＤＹＮ線を接地させる。そうでなければ、通信できる状態になるまで、ハイに保つ。
ＭＣＵ１は、ＲＤＹＮ線が接地されたなら、データ伝送を開始する。
【００５７】
無線機２は、ＲＤＹＮ線を接地されることで、ＭＣＵ１との通信を要求できる。
ＭＣＵ１は、ＲＥＱＮ線を接地させることで、了知したことを応答する。そしてデータ伝送を開始する。
【００５８】
データ伝送は、常に、ＭＣＵ１によって調整される。ＭＣＵ１は、ＣＬＫ線のクロック信号を管理する。
【００５９】
無線機２が、ＭＣＵ１に対してメッセージを伝送したいことを示すために、ＲＤＹＮ線を接地されたとき、無線機２は、また、ＭＩＳＯ線上に、メッセージの最下位のデータ・ビットを置く。もし、ＭＣＵ１も、また、無線機２に対して送信すべきデータを持っていれば、ＭＯＳＩ線上に、メッセージの最下位のデータ・ビットを置き、ＣＬＫ線をハイに上昇させる。無線機２がクロック信号を受信し、ＭＯＳＩ線からデータを読み込んだら、それと同時に、ＭＣＵ１もＭＩＳＯ線から最下位のデータ・ビットを読み込む。
【００６０】
ＭＣＵ１はＣＬＫ線を下降・接地させ、ＭＯＳＩ線上に最下位のデータ・ビットを配置する。スレーブは、読み込みデータ・ビットを作動中のＲＸバッファに移動させて、ＭＩＳＯ線上に、第二下位のデータ・ビットを配置する。
【００６１】
この処理は、要求されるデータ・ビット数（すなわち、双方のメッセージ全体量）が、双方向に伝送完了されるまで続けられる。
【００６２】
各データ・ビットは、クロック信号の下降時に伝送され、クロックの上昇時に受信される。
【００６３】
ＡＣＩ制御部４はフロー制御、折衝、非対称データの伝送、再伝送を取り扱う。また、再伝送に関連して、バッファ制御部５，６を管理する。
【００６４】
無線機２がＭＣＵ１によって要求されたデータ伝送が受信可能になると、ＡＣＩ制御部４はＲＤＹＮ線の信号を認識できる。また、無線機２が伝送するデータを持つとき、ＭＣＵ１が、データ伝送の開始の要求を有することを、ＲＤＹＮ線上に示すことができる。
【００６５】
非対称のデータ伝送に対しては、ＡＣＩ制御部４は、ＭＯＳＩ線とＭＩＳＯ線に、独立してバッファ制御部５，６を持つ。もし、ＡＣＩ制御部４が、伝送・受信を、成功・完了したならば、ＡＣＩ制御部４は、ＭＯＳＩバッファ制御部５に対し、次の受信、伝送バッファを作動バッファにするように処理を進める。
【００６６】
ＲＤＹＮ線上の信号を送る前に、ＡＣＩ制御部４は、ＭＯＳＩバッファ制御部５、ＭＩＳＯバッファ制御部６をチェックする。これにより、一方向あるいは双方向で十分なバッファ容量があることを保証される。
【００６７】
バッファ制御部５，６は、データ伝送の間、独立シフトロジックの役目を果す。ＡＣＩ制御部４は、どのバッファから、あるいは、どのバッファに、データ・ビットを受信し、あるいは、シフトするかを示す。
【００６８】
ＡＣＩドライバ９は、ＡＣＩ制御部４に対してアクセスし、ＭＣＵ１、無線機２で要求された全ての入出力データ伝送を取り扱う。
【００６９】
図３には、次の順序の複数のイベントに関して、ＭＣＵ１から無線機２に対して送られたパケットのタイミングを示す。
−  ＲＥＱＮピンを接地させることで、データ伝送のための権利を要求する。
−  ＭＣＵ１からの要求を承認して、データ転送を開始するとき、無線チップ２は、
ＲＤＹＮ端子を接地させる。
ＭＣＵ１がクロック信号をＣＬＫピンに送り、ＭＯＳＩピンからデータ伝送を開始
する。
ＭＣＵ１からの最初の１バイトはメッセージ長と定義されている。
第２バイトは、メッセージの最初の１バイトである。
第ｎ番目のバイトがメッセージデータの歳後のバイトになる。
−  ＭＣＵ１はクロックを停止し、ＲＥＱＮピンをハイに設定し、データ伝送を終了
する。
−  無線機２はＲＤＹＮピンをハイに再設定する。
【００７０】
もし、無線機２にＭＣＵ１への送信待ちのデータがあれば、ＭＣＵ１から伝送と同時にこれを伝送できる。
【００７１】
図４には、次の順序の複数のイベントに関して、無線機２からＭＣＵ１に対して送られたパケットのタイミングを示す。
−  無線チップ２のＲＤＹＮピンを接地する。
−  ＭＣＵ１がＲＥＱＮピンを接地させ、クロック信号をＣＬＫピンに送信開始し、
ＭＯＳＩピンでデータ受信を開始する。
無線機２からの最初の１バイトは、ＭＣＵ１では捨てられる内部デバッグ・バイト
である。第２バイトは、メッセージ長と定義されている。
第３バイトは、メッセージの最初の１バイトである。
第ｎ番目のバイトがメッセージデータの歳後のバイトになる。
−  ＭＣＵ１がメッセージ全体を受信したなら、クロックを停止し、ＲＥＱＮピンを
ハイに設定して、データ・トランザクションを停止する。
−  無線機２はＲＤＹＮピンをハイに再設定する。
【００７２】
もし、ＭＣＵ１が無線機２への送信待ちのデータがあれば、無線機２から伝送と同時にこれを伝送できる。
【００７３】
パケットの最大長は、有効なバッファ・サイズに基づいて実装するように決定できる。
【００７４】
ＲＥＱＮ線、ＲＤＹＮ線、ＣＬＫ線、ＭＯＳＩ線、ＭＩＳＯ線を使うことで、ＭＣＵ１及び無線機２は全二重モードで送受信できる。
【００７５】
伝送されるデータにメッセージ長さを組み込んだことで、同時に伝送されたメッセージの最大長を測ることができる。それ故、全てのデータが無線機１及びＭＣＵ１に届くことが保証される。
【００７６】
もし、ＭＣＵ１が全ての予期されるデータ・ビットを測ることができなくても、組み込まれた伝送長さに従えば、ＡＣＩ制御部４（かつ、あるいは、付加的な高レベル・ソフトウェア）が未完の伝送を見つけることができる。これによって、無線機２に再送信を要求することができる。
【００７７】
エラー検出は、高プロトコル・レベルで実装できる。
【符号の説明】
【００７８】
１  ＭＣＵ
２  無線送受信機
３  ５線シリアル・バス
４  アプリケーションコントローラインタフェース（ＡＣＩ）制御部
５  マスタアウト・スレーブイン（ＭＯＳＩ）バッファ制御部
６  マスタイン・スレーブアウト（ＭＩＳＯ）バッファ制御部
７  受信バッファ
８  送信バッファ
９  アプリケーションコントローラインタフェース（ＡＣＩ）ドライバ
【図１】
2014507035.tif 000004
【図２】
2014507035.tif 000005
【図３】
2014507035.tif 000006
【図４】
2014507035.tif 000007
【国際調査報告】
2014507035.tif 000008
2014507035.tif 000009
2014507035.tif 000010
2014507035.tif 000011
2014507035.tif 000012