(57)【要約】  それぞれが少なくとも一つの半導体チップ（１）及び少なくとも一つの変換薄層（２）を有している、放射を放出する複数の半導体構成素子（１０）を製造するための方法が提供される。このために、それぞれが一次放射を放出することに適している複数の半導体チップ（１）がウェハ結合体（１０ａ）において準備される。更に、それぞれが一次放射を二次放射に変換することに適している複数の変換薄層が一つの共通の支持体（２ａ）上に準備される。それぞれ一つの変換薄層（２）が、自動化された方法により、一つの半導体チップ（１）又は複数の半導体チップ（１）に実装される。
2014501454.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが少なくとも一つの半導体チップ（１）及び少なくとも一つの変換薄層（２）を有している、放射を放出する複数の半導体構成素子（１０）を製造するための方法において、
少なくとも、以下の複数の方法ステップ、即ち、
ａ）それぞれが一次放射を放出することに適している複数の半導体チップ（１）をウェハ結合体（１０ａ）に準備するステップ、
ｂ）それぞれが前記一次放射を二次放射に変換することに適している複数の変換薄層（２）を一つの共通の支持体（２ａ）上に準備するステップ、
ｃ）それぞれ一つの変換薄層（２）を、自動化された方法により、一つの半導体チップ（１）又は複数の半導体チップ（１）に実装するステップ、
を備えていることを特徴とする、半導体構成素子（１０）を製造するための方法。
【請求項２】
方法ステップｃ）において、ピックアンドプレイス法（８）を使用する、請求項１に記載の方法。
【請求項３】
方法ステップｂ）の後、且つ方法ステップｃ）の前に、以下の複数の方法ステップ、即ち、
ｂ１）各変換薄層（２）の放射変換度を測定するステップ、
ｂ２）放射変換度に応じて前記変換薄層（２）を複数の薄層グループに分類するステップ、
ｂ３）複数の半導体チップグループを準備するステップ、但し、各グループには所定の一次放射を放出する半導体チップ（１）のみが設けられている、
ｂ４）変換薄層（２）及び半導体チップ（１）の各組み合わせによって、所定の色位置領域内にある放射が形成されるように、一つの変換薄層グループに一つの半導体チップグループを対応付けるステップ
が実施される、請求項１又は２に記載の方法。
【請求項４】
薄層グループと半導体チップグループの各組み合わせの放射は一つの共通の色位置領域内にある、請求項３に記載の方法。
【請求項５】
変換薄層（２）をそれぞれシリコーン層（３）を用いて前記半導体チップ（１）に固定する、請求項１乃至４のいずれか一項に記載の方法。
【請求項６】
各半導体チップ（１）における前記シリコーン層（３）を滴として形成する、請求項５に記載の製造方法。
【請求項７】
前記シリコーン層（３）を１５ｎｌ以上２０ｎｌ以下の大きさの滴として形成する、請求項６に記載の製造方法。
【請求項８】
前記半導体チップ（１）への前記変換薄層（２）の実装の前に、前記シリコーン層（３）は各半導体チップ（１）に設けられているか否かを求める、請求項５乃至７のいずれか一項に記載の方法。
【請求項９】
前記変換薄層（２）をそれぞれ真空プロセス（４）を用いて前記共通の支持体（２ａ）から剥がす、請求項１乃至８のいずれか一項に記載の方法。
【請求項１０】
前記共通の支持体（２ａ）と前記変換薄層（２）との間には接着層（２ｂ）が配置されており、
前記変換薄層（２）を剥がすために前記接着層（２ｂ）の粘着特性を加熱プロセスによって低下又は上昇させる、請求項９に記載の方法。
【請求項１１】
前記半導体チップ（１）への前記変換薄層（２）の実装の前に、前記ウェハ結合体（１０ａ）における前記半導体チップ（１）の位置及び配向を求める、請求項１乃至１０のいずれか一項に記載の方法。
【請求項１２】
前記半導体チップ（１）への前記変換薄層（２）の実装の前に、前記共通の支持体（２ａ）における前記変換薄層（２）の位置及び配向を求める、請求項１乃至１１のいずれか一項に記載の方法。
【請求項１３】
前記半導体チップ（１）への前記変換薄層（２）の実装時に、前記変換薄層（２）それぞれの配向を、前記半導体チップ（１）のそれぞれの配向に適合させる、請求項１１又は１２に記載の方法。
【請求項１４】
前記半導体構成素子（１０）を付加的な方法ステップｄ）において、それぞれ一つのケーシングボディ（５）に配置する、請求項１乃至１３のいずれか一項に記載の方法。
【請求項１５】
前記半導体構成素子（１０）はそれぞれキャスティングされる、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一つの半導体チップ及び一つの変換薄層を含む、複数の半導体構成素子を製造するための方法に関する。
【背景技術】
【０００２】
一つの半導体チップ及び一つの変換薄層を有する半導体構成素子では半導体チップが動作時に一次放射を放出し、その際に、変換薄層は一次放射の少なくとも一部を別の波長の二次放射に変換する。結果として生じる放射は、変換薄層を通過した一次放射と生成された二次放射とが重畳されたものより得られる。つまり、例えば、白色光を放出する半導体構成素子を形成することができる。
【０００３】
その種の構成素子の製造においては、多くの場合、シルクスクリーン印刷法を用いて変換薄層が直接的に半導体チップに設けられる。しかしながら不利なことに、構成素子から放出される放射の色位置の変動が生じる虞がある。半導体チップ上に変換薄層が直接的に設けられていることに基づき、欠陥のある変換薄層が機能半導体チップ上に設けられ、また逆に、欠陥のある機能半導体チップ上に変換薄層が設けられ、それにより不利なことに構成素子の部分的に余計な劣化が発生することがあることは更に不利である。
【０００４】
半導体チップに変換薄層が直接的に設けられる場合、不利なことに、変換薄層をその変換特性に依存させて半導体チップに所期のように対応付け、それにより、所望の放射特性を備えた構成素子を得ることはもはや不可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、変換薄層を所期のように半導体チップと組み合わせることができ、それと同時に構成素子のコンポーネントの劣化が低減されている方法を提供することである。
【課題を解決するための手段】
【０００６】
この課題は、特に、請求項１の特徴部分に記載された構成を備えた製造方法によって解決される。製造方法の有利な発展形態は従属請求項に記載されている。
【０００７】
一つの発展形態においては、それぞれが少なくとも一つの半導体チップ及び少なくとも一つの変換薄層を有している、放射を放出する複数の半導体構成素子を製造するための方法が、以下の複数の方法ステップを備えている：
ａ）それぞれが一次放射を放出することに適している複数の半導体チップをウェハ結合体に準備するステップ、
ｂ）それぞれが一次放射を二次放射に変換することに適している複数の変換薄層を一つの共通の支持体上に準備するステップ、
ｃ）それぞれ一つの変換薄層を、自動化された方法により、一つの半導体チップ又は複数の半導体チップに実装するステップ。
【０００８】
変換薄層をそれぞれ丁度一つの半導体チップに実装ことができる。択一的に、複数の半導体チップに共通の一つの変換薄層を配置することができる。
【０００９】
従って、それらの変換薄層は別個に製造された薄層である。別個に製造された薄層とは特に、構成素子のその他の構成部材とは別に製造されている薄層と解される。従って、薄層をその他の構成素子の製造の時間的に前、後又は並行して製造することができる。本明細書において術語「薄層」には、別個に製造され、チップ上に配置することができる、シート状で可撓性の層が含まれる。
【００１０】
変換薄層は特に、半導体チップから放出される一次放射の一部が別の波長の二次放射に変換される薄層である。変換薄層は放射透過性のマトリクス材料と、そのマトリクス材料に埋め込まれた蛍光物質とを有することができる。マトリクス材料は、変換薄層の機械的な特性を決定する。マトリクス材料として、特に、放射安定性で透明な材料が該当する。マトリクス材料は、例えば熱可塑性のプラスチック又は熱硬化性のプラスチック、例えばシリコーン、又はセラミックスである。通常の場合、マトリクス材料の屈折率は、変換薄層が半導体チップに設けられた後に不所望な散乱作用が発生しないように選択される。
【００１１】
マトリクス材料内に封入されているか、又は埋め込まれている蛍光物質は、例えばＷＯ  ９８／１２７５７  Ａ１に記載されており、その限りにおいて、その刊行物の開示内容は参照により本願に含まれる。
【００１２】
半導体チップはそれぞれ活性層を有しており、この活性層は放射を生成するためにｐｎ接合部、ダブルヘテロ構造、単量子井戸（ＳＱＷ，single-quantum-well）構造又は多量子井戸（ＭＱＷ，multi-quantum-well）構造を含んでいる。ここで、量子井戸構造という語には量子化の次元に関する含みはない。量子井戸構造には、例えば、量子箱、量子細線、量子点及びそれらの構造のあらゆる組み合わせが含まれる。
【００１３】
半導体チップの複数の層はそれぞれ有利にはＩＩＩ−Ｖ族半導体を有している。半導体チップはウェハ結合体において製造される。ウェハ結合体は特に、ケーシングが設けられていない複数の半導体チップを有しているあらゆる配置構成である。これは例えば半導体ウェハ、特に個々の複数の半導体チップを有している鋸引きされていない半導体ウェハでよい。同様にウェハ結合体は、ケーシングが設けられていないが、既に個別化された半導体チップが設けられている支持体でよく、これによりそれらの半導体チップの別のプロセスが実現される。
【００１４】
ウェハ結合体においては、変換薄層が個別に、又は共通して一つの部分に設けられ、続いてウェハ結合体が個別化される。この場合、半導体チップ、また同様に変換薄層を一緒に個別化することができる。
【００１５】
変換薄層の製造と半導体チップの製造とを分けることによって、特に、最終製品の放射の色位置制御をより良好に制御することができる製造方法を達成することができる。更には、欠陥のあるコンポーネント、例えば変換薄層又は半導体チップの劣化が低減される。何故ならば、変換薄層がそれぞれの半導体チップと組み合わされる前に、それらのコンポーネントを検査し、必要に応じて取り除くことができるからである。
【００１６】
そのようにして製造された構成素子は特にチップに近い位置での変換が行なわれるという利点を有しており、狭い色位置分布を有する白色のスペクトル領域において放射を放出する構成素子を達成することができる。半導体チップと変換薄層との所期のような組み合わせに基づき、構成素子の最大放射収量を達成することができる。更には、本発明による製造方法は、変換コストが僅かであること、また、半導体チップの接触接続時、例えばボンディングワイヤを用いる接触接続時の問題が少ないことを特徴としている。変換薄層の製造方法と半導体チップの製造方法とを分けることによって、更に有利には、変換薄層と半導体チップの所期のような組み合わせに基づきフレキシビリティが高まっている。
【００１７】
変換薄層を平坦に構成することができるか、又は変換薄層は３次元の構造を有することができる。従って、変換薄層を平坦な薄層として構成することができ、その場合、薄層の出射表面は平坦に構成されている。択一的に、薄層の出射表面は所望の光出力に関して３次元の構造、例えばレンズ状の構造、湾曲した構造又は粗面化された構造を有することができる。
【００１８】
変換薄層は例えばセラミックス又はシリコーンを含むことができる。
【００１９】
複数の変換薄層が同時に製造される。
【００２０】
一つの発展形態においては、変換薄層を半導体チップに実装するために、従来のピックアンドプレイス法が使用され、その原理は半導体構成素子実装技術、特にチップ実装技術において十分に公知であるので、ここでは詳細に説明しない。
【００２１】
一つの発展形態においては、方法ステップｂ）の後、且つ方法ステップｃ）の前に、以下の複数の方法ステップが実施される：
ｂ１）各変換薄層の放射変換度を測定するステップ、
ｂ２）放射変換度に応じて変換薄層を複数の薄層グループに分類するステップ、
ｂ３）複数の半導体チップグループを準備するステップ、但し、各グループには所定の一次放射を放出する半導体チップのみが設けられている、
ｂ４）変換薄層及び半導体チップの各組み合わせによって、所定の色位置範囲内にある放射が形成されるように、一つの変換薄層グループに一つの半導体チップグループを対応付けるステップ。
【００２２】
その種の方法は、特に、最終製品の放射の色位置をより良好に制御することができる点で優れている。特に、全ての薄層が同一の変換度又は同一の変換度範囲内の変換度を有している変換薄層グループを、全ての半導体チップが同一の一次放射又は同一の放射範囲内の一次放射を有している半導体チップグループに対応付けることによって、比較的簡単なやり方で、グループ内の色位置のばらつきが非常に少ない半導体構成素子のグループを形成することができる。
【００２３】
一つの発展形態においては、薄層グループと半導体グループの各組み合わせの放射が一つの共通の色位置範囲、特に白色の色位置範囲内にある。
【００２４】
一つの発展形態においては、変換薄層がそれぞれ透明なシリコーン層を用いてそれぞれの半導体チップに固定される。シリコーン層は特にジェットプロセスによって半導体チップに配置される。シリコーン層は有利には変換薄層の実装前に半導体チップに設けられる。
【００２５】
択一的に、変換薄層をそれぞれ、同一又は同様の熱特性、光学特性及び粘着特性を有している材料、例えばシリコーンから成る層を用いて設けることができる。
【００２６】
一つの発展形態においては、各半導体チップにおけるシリコーン層が滴として形成されて設けられる。各滴は有利には５ｎｌ以上２０ｎｌ以下の大きさの滴として形成されている。滴の高さ及び面積は自動的に監視され、それにより滴の高さは有利には所定の範囲から逸脱しない、又は実質的に逸脱しない。シリコーン層は周期的に半導体チップに設けられる。特に各半導体チップにはちょうど一つのシリコーン滴が設けられる。
【００２７】
択一的に、シリコーン層又は少なくともシリコーンと同様の特性を備えた材料から成る層をジェットプロセス、スタンププロセス又は印刷プロセスを用いて各半導体チップに設けることができる。更には、半導体チップに変換薄層を設ける前に、シリコーン層又は少なくともシリコーンと同様の特性を備えた材料から成る層を変換薄層の一方の側に配置し、続いてそのような層を用いて変換薄層を直接的に半導体チップに設けることができる。
【００２８】
一つの発展形態においては、変換薄層を半導体チップに実装する前に、シリコーン層が各半導体チップに設けられているかが確認される。シリコーン層がチップに設けられていないことが確認されると、後続の処理方法において変換薄層はそのチップに設けられない。シリコーン層が各半導体チップに設けられているか否かの確認は例えば、偏光フィルタを備えているカメラ光学系を用いて行なわれる。つまり、シリコーンを有していない変換薄層は半導体チップに設けられないことを達成することができる。
【００２９】
一つの発展形態においては、変換薄層がそれぞれ真空プロセスを用いて共通の支持体から剥がされ、続いて変換薄層を半導体チップに実装することができる。つまり、変換薄層の無針剥離技術を達成することができ、このことはフレキシブルなシリコーン層として形成されている変換薄層にとって非常に重要である。つまり、従来使用されている針に基づき起こり得る損傷を回避することができる。
【００３０】
共通の支持体から変換薄層を剥がすために接着層が使用され、この接着層は共通の支持体と変換薄層との間に配置されている。変換薄層を剥がすために接着層の粘着特性が加熱プロセスを用いて低下又は上昇される。加熱のためにいわゆるヒートスタンプが使用される。このヒートスタンプは共通の支持体の下に案内され、それにより接着層が膨張し、その粘着特性が失われる。続いて、真空プロセスを用いることにより、変換薄層を共通の支持体から問題無く剥がすことができる。
【００３１】
一つの実施の形態においては、変換薄層を半導体チップに実装する前に、ウェハ結合体における半導体チップの位置及び配向が求められる。求められた位置はいわゆる基板マップにおいて検出される。例えば、結合体における複数のマーキング、例えば結合体の角におけるマーキングに基づき位置が求められる。半導体チップの配向に関して、特に、各半導体チップのどの位置において上側の接触面が形成されているかが重要である。コンタクト面はそれぞれ半導体チップの角領域に配置されていることが多い。それらのデータも求められて、記録される。
【００３２】
結合体におけるある位置に半導体チップが存在しない場合には、その位置が基板マップにおいて検出され、その位置においては後続の処理は行なわれない。
【００３３】
一つの発展形態においては、変換薄層を半導体チップに実装する前に、共通の支持体における変換薄層の位置及び配向が求められる。例えばマーキングを用いて、又は半導体チップの角にあるコンタクト面の所定の領域において変換薄層の凹部に基づき、位置及び配向が求められる。
【００３４】
一つの発展形態においては、変換薄層を半導体チップに実装する際に、それぞれの変換薄層の配向が半導体チップのそれぞれの配向に適合される。特に、変換薄層の凹部が半導体チップの角にあるコンタクトの上方に配置されているように、変換薄層はそれぞれ半導体チップに配置される。
【００３５】
変換薄層の配向は、例えばいわゆるアップルキングカメラ（Uplooking Camera；ULC）を用いて求められる。このカメラは当業者には十分公知であり、従ってここでは詳細には説明しない。変換薄層を半導体チップに実装する際に、変換薄層又は半導体チップの回転が考慮され、それにより変換薄層は同様の形状で半導体チップに設けられる。
【００３６】
個々の構成素子の完成後に、それらの構成素子の放射特性をカメラ光学系によって検査することができる。変換薄層が半導体チップ上で曲がって又はずれて設けられている場合には、それらの構成素子を基板マップにおいて「不良」とマークすることができ、続いてそれらの構成素子を取り除くことができる。
【００３７】
続いて、ウェハ結合体をその上に配置されているチップと共に個々の構成素子に個別化することができ、例えば、鋸引きによって個別化することができ、個別化の後には有利にはそれぞれ一つの構成素子が半導体チップとその上に配置されている変換薄層とを含んでいる。
【００３８】
一つの発展形態においては、付加的な方法ステップｄ）において、有利には個別化された半導体構成素子がそれぞれケーシングボディに配置される。所望の用途に応じて、所望の種類のケーシングボディを選択することができる。続いて、半導体構成素子の実装後にケーシングボディをキャスティングすることができる。
【００３９】
本発明の更なる利点及び有利な発展形態は、以下において図１から図３を参照して説明する複数の実施例より明らかになる。
【図面の簡単な説明】
【００４０】
【図１】本発明による製造方法における本発明による実装プロセスの実施例の概略図を示す。
【図２Ａ】本発明による製造方法における半導体チップ又は変換薄層を示す。
【図２Ｂ】本発明による製造方法における半導体チップ又は変換薄層を示す。
【図２Ｃ】本発明による製造方法における半導体チップ又は変換薄層を示す。
【図２Ｄ】本発明による製造方法における半導体チップ又は変換薄層を示す。
【図２Ｅ】本発明による製造方法における半導体チップ又は変換薄層を示す。
【図２Ｆ】本発明による製造方法における半導体チップ又は変換薄層を示す。
【図２Ｇ】本発明による製造方法における半導体チップ又は変換薄層を示す。
【図３】本発明による製造方法と関連させた概略的なフローチャートを示す。
【発明を実施するための形態】
【００４１】
図中、同一又は同様に作用する構成部材にはそれぞれ同一の参照番号を付している。図示されている構成部材及びそれら構成部材の相互の大きさの比率は基本的に縮尺通りのものではない。むしろ、個々の構成部材、例えば層、構造、コンポーネント及び領域は見易くするため、及び／又は、より良い理解のために過度に厚く又は大きく図示されている場合もある。
【００４２】
図１には、一つの半導体チップ及び一つの変換薄層を含んでいる半導体構成素子の製造方法における実装プロセスが概略的に示されている。その種の構成素子を製造するために、複数の変換薄層２が、図１の左側に示されているように、一つの共通の支持体２ａに準備される。この共通の支持体２ａ上には、変換薄層２が周期的に、例えばマトリクス状に配置されている。変換薄層２は相互に間隔を空けており、それにより変換薄層２は相互に直接的には接していない。
【００４３】
更には、図１の右側に部分的に示されているように、複数の半導体チップがウェハ結合体に準備される。半導体チップ１は例えばケーシング５に配置されており、ケーシングは半導体チップ１が配置されている凹部を有している。ケーシングボディ５の凹部は例えば空気を含んでいる。
【００４４】
半導体チップは一次放射の放出に適している。例えば、半導体チップ１は青色の放射を放出する。変換薄層２は、一つ又は複数の半導体チップの一次放射を二次放射に変換することに適している。例えば、変換薄層２は青色の放射を黄色の放射へと変換することに適している。
【００４５】
それぞれひとつの変換薄層２は、自動化された方法８を用いて、例えばピックアンドプレイス法を用いて、図１において矢印によって表されているように、共通の支持体２ａから剥がされて、放射方向において半導体チップ１の後段に配置される。この実施例においては、変換薄層２が垂直に半導体チップ１に直接的に配置され、それにより、半導体チップ１から放出された放射が少なくとも部分的に変換薄層２を通過する。従って、そのようにして製造された構成素子１０は、一次放射及び二次放射を含む混合放射を放出する。混合放射は有利には白色の色位置範囲内にある。
【００４６】
択一的に、半導体チップをウェハ結合体において、ケーシングが設けられていないが、しかしながら既に個別化されている複数の半導体チップとして形成することができる。この場合、変換薄層が半導体チップの放射出射側に設けられることによって、変換薄層はそれぞれ半導体チップの後段に直接的に配置される。
【００４７】
個々の方法ステップを、図２Ａから図２Ｆ及び図３に関連させてより詳細に説明する。
【００４８】
図２Ａには、変換薄層２を共通の支持体２ａから剥がすプロセスが示されている。変換薄層２は共通の支持体２ａに直接的に固定されている。変換薄層２を支持体２ａから剥がすために、例えば真空プロセスが使用される。このために例えば真空装置４が使用され、例えば真空法を用いるように形成されている吸引器が使用される。真空装置４は直接的に変換薄層２の上方に案内され、特に、共通の支持体２ａ側とは反対側において変換薄層２と直接的に接触される。変換薄層２は真空プロセスを用いて真空装置に吸引され、それにより変換薄層２は真空装置に付着し、従って、変換薄層２を共通の支持体２ａから剥がすことができる。真空装置４を用いることにより、変換薄層２は続いて、図１において矢印によって示されているように、半導体チップの後段に配置される。
【００４９】
共通の支持体２ａは、変換薄層２が固定的に共通の支持体２ａに接続されているように形成されており、この固定的な接続を加熱プロセスによって弱めるか、又は強めることができる。そのようにして形成されている共通の支持体２ａは例えば図２Ｂ及び図２Ｃに示されている。
【００５０】
図２Ｂに示されているように、共通の支持体２ａと変換薄層２との間に接着層２ｂが配置されている。その種の接着層は、当業者には特に「熱剥離接着剤（thermal release adhesive）」として公知である。接着剤２ｂは粘着特性を有しており、それにより変換薄層は固定的に共通の支持体２ａに接続されている。しかしながら図２Ｃに示されているように、接着層のこの粘着特性を加熱プロセスによって低下又は上昇させることができる。
【００５１】
このために加熱装置２ｃ、例えばヒートスタンプが共通の支持体２ａの変換薄層２側とは反対側に配置され、それにより、この加熱装置２ｃは共通の支持体２ａ及び接着層２ｂを加熱する。この加熱プロセスに基づき、有利には、接着層２ｂが発泡されるか、もしくは膨張することによって、接着層２ｂの粘着特性が低減される。接着層２ｂの粘着特性を低下又は上昇させるこの発泡に基づき、変換薄層２を問題無く真空装置によって、例えば図２Ａに示されているように、共通の支持体２ａから浮き上がらせ、続いて更に処理することができる。有利にはこの真空による浮き上がりに基づき、例えば針を用いる剥離プロセスの際に生じる虞のある損傷を回避することができる。
【００５２】
図２Ｄには、シリコーン層、特にシリコーン滴３が塗布されている半導体チップ１が平面図で示されている。シリコーン滴３は変換薄層を半導体チップに固定するために設けられている。
【００５３】
このために、変換薄層が配置されるべき半導体チップ１の面には、１５ｎｌ以上２０ｎｌ以下の範囲の体積を有するシリコーン滴が垂らされる。このシリコーン滴３の上に続いて変換薄層２が載置され、その際にシリコーンが硬化され、それにより半導体チップ１と変換薄層とが固く接続される。
【００５４】
この製造方法においては、例えば図２Ｅに示されているように、構成素子がウェハ結合体に準備される。その際に、その都度一つのシリコーン滴が一つの半導体チップに垂らされる。シリコーン滴を垂らした後に、カメラ光学系及び偏光フィルタを用いて、各半導体チップにシリコーン滴が垂らされているか否かについてウェハ結合体が検査ないし確認される。カメラ光学系はシリコーン滴における基板の反射を確認することができる。反射が確認されない場合には、この半導体チップはいわゆる基板マップにマーキングされ、そのチップへの更なるプロセスは行なわれなくなる。特に、マーキングされた半導体チップには後続の方法ステップにおいて変換薄層は設けられない。半導体チップの検査及びマーキングは自動化された方法が使用される。
【００５５】
半導体チップの検査は図２Ｅに詳細に示されている。図２Ｅには、特に、ケーシングが設けられていないオプトエレクトロニクス半導体チップ１を備えたウェハ結合体１０の平面図が示されている。半導体チップ１の複数の層はウェハ１０ａにエピタキシャル成長される。半導体チップ１のそれらの層には一つの活性層が含まれている。活性層は例えば放射を生成するｐｎ接合部又は放射を生成する単一量子井戸構造若しくは多量子井戸構造を有している。半導体チップ１はウェハ１０ａにマトリクス状に配置されている。この場合、半導体チップ１は相互に隣接して配置されている。ウェハ結合体１０ａはそれらの複数の半導体チップ１から成るチップパターンを有している。半導体チップにはそれぞれコンタクト面が設けられており、それらのコンタクト面は半導体チップとの電気的な接触接続に使用される。
【００５６】
図２Ｂと関連させて説明したように、各半導体チップ１にシリコーン滴が垂らされているか否かを検出するために、マーキングを用いてウェハ結合体における半導体チップ１の位置及び配向が確認される。図２Ｅとの関連において、マーキングＡ１，Ａ２はウェハ結合体１０ａの角に位置している。このマーキングＡ１，Ａ２に基づき、半導体チップ１の正確な位置及び配向を求めることができ、それらの位置及び配向は基板マップにおいて検出される。例えば、ウェハ結合体１０ａのある位置において、その位置にはチップが無いことが確認されると、その位置がマーキングＡ１，Ａ２に基づき基板マップにおいて検出される。この検出に基づき、その位置においては更なる処理は行なわれない。
【００５７】
更には、ウェハ結合体における半導体チップ１の配向が確認される。この確認を図２Ｆと関連させて説明する。図２Ｆには結合体における半導体チップ１が平面図で示されている。半導体チップ１の表面にはコンタクト面１ａ及び給電端子１ｃが示されている。半導体チップ１はそれぞれカメラ光学系を用いてスキャニングされ、コンタクト面１ａがマーキングＡ５として確認される。更には、側面がマーキングＡ３，Ａ４によって確認される。それらのマーキングとコンタクト面を用いて、ウェハ結合体における半導体チップ１のそれぞれの配向を確認することができ、またいわゆるモジュールマップに記録される。半導体チップの配向は特に、変換薄層を後続の方法ステップにおいて最適に半導体チップ１に配置するために必要である。
【００５８】
半導体チップの表面におけるその種のコンタクト面１ａ及び給電端子１ｃを用いることにより、製造後において半導体チップを例えばボンディングワイヤによって電気的に接触接続することができる。ボンディングワイヤを使用しない代替的な接触接続、例えば平面接触接続技術も使用することができる。その種の接触接続技術は当業者には公知であり、従ってここでは詳細には説明しない。
【００５９】
更には、半導体チップの表面におけるその種のコンタクト面１ａ及び給電端子１ｃは必ずしも必要なものではない。特に当業者には、上面側のコンタクト面が必要とされない接触接続技術、例えばフリップチップコンタクト技術が公知であり、したがってそれらの技術も同様にここでは詳細に説明しない。
【００６０】
更には、共通の支持体における変換薄層の位置及び配向が確認される。この確認はカメラ光学系を用いて行なわれ、変換薄層の配向及び位置は同様にいわゆる変換薄層マップに記録される。変換薄層は角に切り欠きを有しており、この切り欠き内に半導体チップのコンタクト面を配置することができる。この切り欠きを後続の方法ステップにおいて、半導体チップのコンタクト面の上方に直接的に配置することができる。
【００６１】
図２Ｇには、完成した構成素子１０の平面図が示されている。構成素子１０は支持体９を有しており、この支持体９上には半導体チップ１が配置されている。支持体９は第１の導体路１ａ及び第２の導体路１ｂを有しており、それらの導体路１ａ，１ｂは支持体９においてチップが配置されている側に配置されている。半導体チップ１は特に、支持体９の導体路１ａにおける電気的な接続面と直接的に電気的且つ機械的に接続されている。半導体チップ１はコンタクト面を用いて、ボンディングワイヤ７によって支持体９の第２の導体路１ｂと導電的に接続されている。支持体の導体路１ａ，１ｂは例えばスペーサを用いて相互に絶縁されて配置されている。
【００６２】
半導体チップ１の支持体９側とは反対側には変換薄層が配置されている。変換薄層は、この変換薄層２の切り欠きが半導体チップ１のコンタクト面の領域内に位置するように配向されている。更には、変換薄層２は半導体チップ１に対する捻れが存在しないように配向されており、その際に変換薄層２は半導体チップ１の中央に配置されている。
【００６３】
そのようにして製造された構成素子を製造プロセス後にカメラ光学系を用いて検査することができる。半導体チップ１に対する変換薄層２の配向が最適ではない場合には、それらの半導体チップは基板マップにおいて不良としてマーキングされる。
【００６４】
図２Ｇに示されているような構成素子１０は依然としてウェハ結合体にあるが、製造プロセスの終了後にウェハ結合体を例えば鋸引きプロセスによって個々の構成素子に個別化することができる。
【００６５】
図３には、放射を放出する複数の半導体構成素子の本発明による製造方法の実施例の方法シーケンスが示されている。この方法に従い、所定の共通の色位置を有しており、且つ、共通の色位置範囲、有利には白色の色位置範囲内にある半導体構成素子を製造することができる。共通の色位置又は色位置範囲を有している放射乃至色を放出する複数の半導体構成素子をここでは半導体構成素子群と称する。
【００６６】
方法ステップＶ１ｂにおいては、別個に製造された複数の変換薄層が提供される。それらの薄層は特に一つの共通の支持体に配置されている。
【００６７】
方法ステップＶ２ｂにおいては、各薄層の放射変換度が測定される。例えば、既知の波長分布を有している半導体チップが配置されている測定装置を用いて薄層を個別に測定することができる。
【００６８】
方法ステップＶ３ｂにおいては、全ての変換薄層が測定された変換度に応じて薄層グループに分類され、それにより一つの薄層グループにおける全ての薄層は所定の共通の変換度を有するか、又は所定の共通の変換度範囲内にある。
【００６９】
完成した半導体構成素子において非常に正確な色位置が所望される場合には、有利には薄層が、それぞれが非常に狭い変換度範囲を有していることを特徴とする薄層グループに分類される。完成した半導体構成素子における色位置のばらつきについての許容公差が比較的大きい場合には、変換度範囲を比較的広く選択することができる。
【００７０】
方法ステップＶ１ａからＶ３ａにおいても、同様のことが半導体チップグループへの半導体チップの分類に関して当てはまる。方法ステップＶ１ａにおいては、複数の半導体チップがウェハ結合体において提供され、それらの半導体チップの一次放射の放射波長が方法ステップＶ２ａにおいて求められる。一次放射の求められた放射波長に応じて、半導体チップがグループ分けされ、このグループ分けがモジュールマップに記録される。
【００７１】
後続の方法ステップＶ４においては、変換薄層グループがそれぞれ一つの半導体チップグループに対応付けられ、それにより、変換薄層と半導体チップの各組み合わせから、一つの所定の色位置範囲、有利には一つの共通の色位置範囲、特に有利には白色の色位置範囲内にある放射が生成される。この分類に基づき、最終製品の放射の色位置をより良好に制御することができる、構成素子の製造方法を達成することができる。
【００７２】
方法ステップＶ５においては、選択された薄層グループの変換薄層がそれぞれ自動化された方法、有利にはピックアンドプレイス法を用いて、選択された半導体チップグループの半導体チップに実装される。この実装は、図２Ｄと関連させて説明したように、例えばシリコーン滴を用いて行なわれる。共通の支持体からの変換薄層の引き剥がしは、図２Ａから図２Ｃと関連させて説明したような方法を用いて行なわれる。半導体チップの配向並びに半導体チップの分類は例えば図２Ｅ及び図２Ｆのマーキングプロセスを用いて行なわれる。
【００７３】
薄層グループの薄層を対応付けられた半導体チップグループの半導体チップに実装した後には、共通の色位置範囲内にある全ての放射を有している複数の半導体構成素子が形成されている。薄層グループと半導体チップグループとが組み合わされた半導体構成素子はそれぞれ一つの半導体構成素子グループＧ１，Ｇ２又はＧ３に属する。
【００７４】
半導体構成素子の色位置のばらつきについての許容公差が大きい場合には、薄層及び／又は半導体チップの一次放射の変換度の測定及び対応付けを省略することができる。その場合には、準備された薄層が準備された半導体チップに自動化された方法によってランダムに実装される。
【００７５】
本発明は実施例に基づいた上記の説明によってそれらの実施例に限定されるものではなく、任意の新規な特徴及びそれら特徴の任意の組合せ、特に特許請求の範囲に記載されている特徴の任意の組合せを、それ自体特許請求の範囲又は実施例に明示的に示されていなくても含んでいる。
【００７６】
本願は、ドイツ連邦共和国特許出願第10 2010 056 571.7及び10 2011 013 369.0の優先権を主張するものであり、その開示内容は本願に含まれるものとする。
【図１】
2014501454.tif 000003
【図２Ａ】
2014501454.tif 000004
【図２Ｂ】
2014501454.tif 000005
【図２Ｃ】
2014501454.tif 000006
【図２Ｄ】
2014501454.tif 000007
【図２Ｅ】
2014501454.tif 000008
【図２Ｆ】
2014501454.tif 000009
【図２Ｇ】
2014501454.tif 000010
【図３】
2014501454.tif 000011
【手続補正書】
【提出日】平成25年7月1日(2013.7.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
それぞれが少なくとも一つの半導体チップ（１）及び少なくとも一つの変換薄層（２）を有している、放射を放出する複数の半導体構成素子（１０）を製造するための方法において、
少なくとも、以下の複数の方法ステップ、即ち、
ａ）それぞれが一次放射を放出することに適している複数の半導体チップ（１）をウェハ結合体（１０ａ）に準備するステップ、
ｂ）それぞれが前記一次放射を二次放射に変換することに適している複数の変換薄層（２）を一つの共通の支持体（２ａ）上に準備するステップ、
ｃ）それぞれ一つの変換薄層（２）を、自動化された方法により、一つの半導体チップ（１）又は複数の半導体チップ（１）に実装するステップ、
を備えており、
前記方法ステップｃ）はピックアンドプレイス法（８）であり、
前記半導体チップ（１）を、少なくとも一つの導体路（１ａ）を備えている支持体（９）又はケーシング（５）にそれぞれ配置する方法ステップｄ）を前記方法ステップｃ）の前に実施し、
前記変換薄層（２）をそれぞれ、シリコーン層（３）を用いて前記半導体チップ（１）に固定し、
前記シリコーン層（３）は５ｎｌ以上２０ｎｌ以下の大きさの滴として設けられることを特徴とする、半導体構成素子（１０）を製造するための方法。
【請求項２】
前記変換薄層（２）は構成素子（１０）のその他の構成部材とは別個に製造された薄層である、請求項１に記載の方法。
【請求項３】
方法ステップｂ）の後、且つ方法ステップｃ）の前に、以下の複数の方法ステップ、即ち、
ｂ１）各変換薄層（２）の放射変換度を測定するステップ、
ｂ２）放射変換度に応じて前記変換薄層（２）を複数の薄層グループに分類するステップ、
ｂ３）複数の半導体チップグループを準備するステップ、但し、各グループには所定の一次放射を放出する半導体チップのみが設けられている、
ｂ４）変換薄層（２）及び半導体チップ（１）の各組み合わせによって、所定の色位置範囲内にある放射が形成されるように、一つの変換薄層グループに一つの半導体チップグループを対応付けるステップ
が実施される、請求項１又は２に記載の方法。
【請求項４】
薄層グループと半導体チップグループの各組み合わせの放射は一つの共通の色位置範囲内にある、請求項３に記載の方法。
【請求項５】
前記変換薄層（２）は、前記半導体チップ（１）から放出される一次放射の一部のみを別の波長の放射に変換されるように構成されており、
前記変換薄層（２）は、放射透過性のマトリクス材料と、該マトリクス材料に埋め込まれた蛍光物質とを有しており、
前記マトリクス材料は前記変換薄層（２）の基体的な特性を決定する、請求項１乃至４のいずれか一項に記載の方法。
【請求項６】
前記マトリクス材料は透明であり、シリコーン又はセラミックスである、請求項５に記載の方法。
【請求項７】
ウェハ結合体は、ケーシングが設けられていない、個別化された複数の半導体チップ（１）が設けられている支持体であり、
前記ウェハ結合体においては変換薄層（２）を共通して一つの部分に設け、続いてウェハ結合体を個別化する、請求項１乃至６のいずれか一項に記載の方法。
【請求項８】
前記半導体チップ（１）への前記変換薄層（２）の実装の前に、前記シリコーン層（３）は各半導体チップ（１）に設けられているか否かを求める、請求項１乃至７のいずれか一項に記載の方法。
【請求項９】
前記変換薄層（２）をそれぞれ真空プロセス（４）を用いて前記共通の支持体（２ａ）から剥がす、請求項１乃至８のいずれか一項に記載の方法。
【請求項１０】
前記共通の支持体（２ａ）と前記変換薄層（２）との間には接着層（２ｂ）が配置されており、
前記変換薄層（２）を剥がすために前記接着層（２ｂ）の粘着特性を加熱プロセスによって低下又は上昇させる、請求項９に記載の方法。
【請求項１１】
前記半導体チップ（１）への前記変換薄層（２）の実装の前に、前記ウェハ結合体（１０ａ）における前記半導体チップ（１）の位置及び配向を求める、請求項１乃至１０のいずれか一項に記載の方法。
【請求項１２】
前記半導体チップ（１）への前記変換薄層（２）の実装の前に、前記共通の支持体（２ａ）における前記変換薄層（２）の位置及び配向を求める、請求項１乃至１１のいずれか一項に記載の方法。
【請求項１３】
前記半導体チップ（１）への前記変換薄層（２）の実装時に、前記変換薄層（２）それぞれの配向を、前記半導体チップ（１）のそれぞれの配向に適合させる、請求項１１又は１２に記載の方法。
【請求項１４】
前記半導体構成素子（１０）を前記付加的な方法ステップｄ）において、それぞれ、一つのケーシングボディ（５）における凹部に配置する、請求項１乃至１３のいずれか一項に記載の方法。
【請求項１５】
前記凹部における前記半導体構成素子（１０）はそれぞれキャスティングされる、請求項１４に記載の方法。
【国際調査報告】
2014501454.tif 000012
2014501454.tif 000013
2014501454.tif 000014
2014501454.tif 000015