(57)【要約】  有機発光表示素子の画素構造及びその駆動方法を提供する。当該画素構造は、第１から第５の薄膜トランジスタ、コンデンサ及びＯＬＥＤ素子を有し、且つ第１の薄膜トランジスタの幅長比はＯＬＥＤ素子の劣化による輝度損失を補償できるように設定されている。それぞれのフレームの画像リフレッシュ過程において、当該画素構造に対し、プレチャージ周期にスキャンラインと第１の制御信号（ＥＭ）は低レベルとなり、第２の制御信号（ＥＭＤ）は高レベルとなるステップと、補償周期にスキャンラインは低レベルとなり、第１の制御信号（ＥＭ）及び第２の制御信号（ＥＭＤ）が高レベルとなるステップと、発光周期にスキャンラインは高レベルとなり、第１の制御信号（ＥＭ）及び第２の制御信号（ＥＭＤ）は低レベルとなるステップを実行する。
2014530372.tif 000002
【特許請求の範囲】
【請求項１】
第１から第５の薄膜トランジスタ、コンデンサ及び有機発光表示素子を有する有機発光表示素子の画素構造であって、第１の薄膜トランジスタのドレイン電極は有機発光表示素子を通じてバックプレートの負レベルに接続され、第１の薄膜トランジスタのソース電極は第３の薄膜トランジスタのドレイン電極に接続され、第３の薄膜トランジスタのソース電極はバックプレートの正レベルに接続され、コンデンサの一端は第１の薄膜トランジスタと第３の薄膜トランジスタの間に接続され、コンデンサの他端は第２の薄膜トランジスタと第４の薄膜トランジスタのソース電極に接続され、第２の薄膜トランジスタのドレイン電極は第１薄膜トランジスタのドレイン電極と有機発光表示素子に接続され、第４の薄膜トランジスタのドレイン電極は第５の薄膜トランジスタのドレイン電極及び第１の薄膜トランジスタのゲート電極に接続され、第５の薄膜トランジスタのソース電極はデータラインに接続され、第５の薄膜トランジスタ及び第２の薄膜トランジスタのゲート電極はスキャンラインに接続され、第１の制御信号（ＥＭ）は第３の薄膜トランジスタのゲート電極に提供され、第２の制御信号（ＥＭＤ）は第４の薄膜トランジスタのゲート電極に提供される画素構造。
【請求項２】
プレチャージ周期内でスキャンライン上のラインスキャン電圧及び第１の制御信号は低レベルとなり、第２の制御信号は高レベルとなり、第４の薄膜トランジスタがオフとなり、第１の薄膜トランジスタ、第２の薄膜トランジスタ、第３の薄膜トランジスタ及び第５の薄膜トランジスタがオンとなり、データ電圧は第５の薄膜トランジスタを通じて第１の薄膜トランジスタのゲート電極に伝送される請求項１に記載の画素構造。
【請求項３】
補償周期内で、スキャンラインのラインスキャン電圧が低レベルとなり、第１の制御信号及び第２の制御信号は高レベルとなり、第３の薄膜トランジスタ及び第４の薄膜トランジスタはオフとなり、第１の薄膜トランジスタ、第２の薄膜トランジスタ及び第５の薄膜トランジスタがオンとなり、データ電圧は第５の薄膜トランジスタを通じて第１の薄膜トランジスタのゲート電極に伝送される請求項２に記載の画素構造。
【請求項４】
発光周期内で、スキャンラインのラインスキャン電圧が高レベルとなり、第１の制御信号及び第２の制御信号は低レベルとなり、第２の薄膜トランジスタ及び第５の薄膜トランジスタがオフとなり、第１の薄膜トランジスタ、第３の薄膜トランジスタ及び第４の薄膜トランジスタがオンとなる請求項３に記載の画素構造。
【請求項５】
プレチャージ周期と補償周期内で、前記データライン上の信号（ＤＡＴＡ）は実際のデータ電圧である請求項１から請求項４のいずれかに記載の画素構造。
【請求項６】
前記第１から第５の薄膜トランジスタは低温多結晶シリコン薄膜トランジスタである請求項１から請求項５のいずれかに記載の画素構造。
【請求項７】
第１の薄膜トランジスタの幅長比は有機発光表示素子の劣化による輝度損失を補償できるように設定されている請求項１から請求項６のいずれかに記載の画素構造。
【請求項８】
請求項１の画素構造を駆動するための方法であって、
それぞれのフレームの画像リフレッシュ過程において、
プレチャージ周期にスキャンラインと第１の制御信号（ＥＭ）は低レベルとなり、第２の制御信号（ＥＭＤ）は高レベルとなって第４の薄膜トランジスタをオフさせ、第１の薄膜トランジスタ、第２の薄膜トランジスタ、第３の薄膜トランジスタ及び第５の薄膜トランジスタをオンさせるステップと、
補償周期にスキャンラインは低レベルとなり、第１の制御信号（ＥＭ）及び第２の制御信号（ＥＭＤ）が高レベルとなって、第３の薄膜トランジスタ及び第４の薄膜トランジスタをオフさせ、第１の薄膜トランジスタ、第２の薄膜トランジスタ及び第５の薄膜トランジスタをオンさせるステップと、
発光周期にスキャンラインは高レベルとなり、第１の制御信号（ＥＭ）及び第２の制御信号（ＥＭＤ）は低レベルとなって第２の薄膜トランジスタ及び第５の薄膜トランジスタをオフさせ、第１の薄膜トランジスタ、第３の薄膜トランジスタ、第４の薄膜トランジスタをオンさせるステップとを有する方法。
【請求項９】
プレチャージ周期及び補償周期内で、前記データライン上の信号（ＤＡＴＡ）は実際のデータ電圧である請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機発光ディスプレイ素子の画素構造及びその駆動方法に関する。
【背景技術】
【０００２】
電流型発光素子として、有機発光ダイオード（ＯＬＥＤ）はますます高性能表示に応用されていく。表示サイズの増大に伴い、従来のパッシブ・マトリクス有機発光表示素子（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ、ＰＭＯＬＥＤ）は、更なる短い１つの画素あたりの駆動時間が要求されるので、瞬間電流を大きくして電力消費を増大する必要がある。それとともに、大きい電流の使用によってインジウムスズ酸化物（ＩＴＯ）ラインに電圧降下が大きすぎるようになり、ＯＬＥＤの作業電圧が高すぎるようになり、ＯＬＥＤの效率が下降してしまう。アクティブマトリクス有機発光表示素子（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ、ＡＭＯＬＥＤ）は、スイッチトランジスタによって入力ＯＬＥＤ電流をラインずつにスキャンすることで、上記問題をうまく解決した。
【０００３】
ＡＭＯＬＥＤバックプレートを設計するとき、主に解決すべき課題は画素と画素との間の輝度が不均一なことである。
【０００４】
まず、ＡＭＯＬＥＤは、ＯＬＥＤ素子に対応する電流を供給するよう低温多結晶シリコン薄膜トランジスタ（ＬＴＰＳ ＴＦＴ）で画素回路を構成することが多い。ＬＴＰＳ ＴＦＴは、一般的な非結晶シリコン薄膜トランジスタ（ａｍｏｒｐｈｏｕｓ−Ｓｉ ＴＦＴ）に比べ、より高い移動率及びより安定する特性を有するので、ＡＭＯＬＥＤ表示により適合する。然し、結晶化技術の制限により、大面積のガラス基板に形成されるＬＴＰＳ ＴＦＴは、例えば、閾値電圧、移動率等の電気パラメータに常に不均一性を有する。この不均一性は、ＯＬＥＤの電流差異及び輝度差異になってしまい、肉眼に感知される。即ち、ムラ（ｍｕｒａ）現象が生じてしまう。
【０００５】
第二に、大きいサイズの表示に、バックプレート電源線にある程度電気抵抗を有し、かつ全ての画素の駆動電流がＡＲＶＤＤにより供給されるので、バックプレートにおいて、ＡＲＶＤＤ電源の供電位置領域に近い電源電圧は供電位置から遠い領域の電源電圧より高い。このような現象はＩＲ Ｄｒｏｐと称する。ＡＲＶＤＤの電圧は電流に関わるので、ＩＲ Ｄｒｏｐによって異なる領域の電流が異なるようになり、表示の時にムラ現象が生じてしまう。
【０００６】
第三に、ＯＬＥＤ素子が蒸着されるとき、膜厚の不均一によって電気性能の不均一性ももたらす。また、長時間の作業を行った後、ＯＬＥＤ内部の電気学性能の劣化によって閾値電圧が高くなり、発光效率が低下し、輝度が低下する。図６（ａ）に示すように、ＯＬＥＤ素子は使用時間の増加に伴って、輝度は次第に低下する一方、閾値電圧は次第に上昇する。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】「Ｃｕｒｒｅｎｔ  ｐｒｏｇｒａｍｍｉｎｇ  ｐｉｘｅｌ  ｃｉｒｃｕｉｔ  ａｎｄ  ｄａｔａ−ｄｒｉｖｅｒ  ｄｅｓｉｇｎ  ｆｏｒ  ａｃｔｉｖｅ−ｍａｔｒｉｘ  ｏｒｇａｎｉｃ  ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅｓ」Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｉｎｆｏｍａｔｉｏｎ  Ｄｉｓｐｌａｙ  １２（２００４）２２７
【発明の概要】
【発明が解決しようとする課題】
【０００８】
現在、如何にＯＬＥＤ素子の劣化を補償するかは１つの重要課題になった。ＯＬＥＤの劣化によって、固定画面を長時間に表示する領域に画像残像（Image Sticking）が生じ、表示效果が影響される。
【０００９】
図６ｂ、図６ｃに示すように、ＯＬＥＤの閾値電圧の上昇は輝度損失とほぼリニア関係をなし、ＯＬＥＤ電流と輝度の関係もリニア関係であるので、ＯＬＥＤの劣化を補償するとき、ＯＬＥＤの閾値電圧の増大に従って、ＯＬＥＤの駆動電流をリニア増加させることで、輝度損失を補償することができる。
【００１０】
ＡＭＯＬＥＤは駆動の種類によってデジタル型、電流型及び電圧型の三種類に分けられる。デジタル型駆動法は、ＴＦＴをスイッチとして駆動時間を制御することでグレーレベルを実現し、不均一性を補償する必要がないが、作業頻度が表示サイズの増大に伴って倍に上昇し、電力消費が大きくなり、一定の範囲内に設計が物理の極限になるので、大きいサイズの表示に適合しない。電流型駆動法は、駆動トランジスタに大きさの異なる電流を直接に供給することでグレーレベルを実現し、ＴＦＴ不均一性及びＩＲ Ｄｒｏｐを比較的によく補償できるが、低いグレーレベル信号を書き込むとき、小さい電流でデータラインにおけるより大きい寄生容量を充電することで、書き込み時間が長すぎてしまう。この問題は、大きいサイズ表示で特に厳しくて克服しがたい。電圧型駆動方法は従来のＡＭＬＣＤ駆動方法に類似し、駆動ＩＣによって１つのグレーレベルを示す電圧信号を供給し、該電圧信号は画素回路内で駆動トランジスタの電流信号に変換し、ＯＬＥＤを駆動して輝度グレーレベルを実現する。このような方法は、駆動速度が速く、簡単に実現できるメリットを有し、大きいサイズのパネルの駆動に適合するので、業界に広く採用されたが、別途のＴＦＴ及びコンデンサ素子を設計してＴＦＴ不均一性及びＩＲ Ｄｒｏｐを補償する必要がある。
【００１１】
図７は従来の２つのＴＦＴトランジスタ及び１つのコンデンサからなる電圧駆動型画素ユニット回路構造（２Ｔ１Ｃ）を示す。それにおいて、スイッチトランジスタＴ２はデータラインにおける電圧を駆動トランジスタＴ１のゲート電極に伝送し、駆動トランジスタＴ１はこのデータ電圧を対応する電流に転換してＯＬＥＤに供給する。正常に作業するとき、駆動トランジスタＴ１は飽和領域にあり、１つのラインのスキャン時間内に定電流を供給する。その駆動電流は下式（１）で表す。
【００１２】
【数１】
2014530372.tif 000003
【００１３】
それにおいて、
【００１４】
【数２】
2014530372.tif 000004
【００１５】
はキャリヤー移動率であり、
【００１６】
【数３】
2014530372.tif 000005
【００１７】
はゲート酸化層容量であり、Ｗ/Ｌはトランジスタの幅と長さの比であり、Ｖdataはデータ電圧であり、ＡＲＶＤＤはＡＭＯＬＥＤバックプレートの電源であって全ての画素ユニットに共有され、ＶＴＨはトランジスタの閾値電圧である。上式から分かるように、異なる画素ユニット間のＶＴＨが異なれば、電流が異なるようになる。また、ＯＬＥＤ素子の劣化に従って、定電流を供給しても、ＯＬＥＤの発光輝度が低減する。
【００１８】
文献１は、図８に示すように、ＶＴＨ均一性、ＩＲ  ｄｒｏｐを補償できる画素構造及び制御シーケンスを公開している。図８に示す構造はＶＴＨ不均一性、ＩＲ Ｄｒｏｐ及びＯＬＥＤの劣化による影響を補償できるが、電流型駆動であるので、大きいサイズのパネルに応用に適しない。従って、従来技術は、ＯＬＥＤ素子の劣化、ＴＦＴ駆動トランジスタの閾値電圧の不均一性、及びバックプレート電源のＩＲ Ｄｒｏｐによる発光不均一をどのように補償するか、という前記技術的課題を解決する有効な手段を提供していない。
【課題を解決するための手段】
【００１９】
本発明の実施例は、改良された有機発行表示素子（ＯＬＥＤ）の画素構造を提供し、当該画素構造は前記ＯＬＥＤ素子に流れる駆動電流を薄膜トランジスタの閾値電圧及びバックプレート電源と無関係にさせることによって、ＴＦＴ駆動トランジスタの閾値電圧の不均一性、及びバックプレート電源の電圧降下（ＩＲ  ｄｒｏｐ）による発光不均一の問題を除去するものである。
本発明の一つの実施例によれば、当該画素構造は第１から第５の薄膜トランジスタ、コンデンサ及びＯＬＥＤ素子を有し、第１の薄膜トランジスタのドレイン電極はＯＬＥＤ素子を通じて負電源に接続され、第１の薄膜トランジスタのソース電極は第３の薄膜トランジスタのドレイン電極に接続され、第３の薄膜トランジスタのソース電極は正電源に接続され、コンデンサの一端は第１の薄膜トランジスタと第３の薄膜トランジスタの間にある第３のノードＮ３に接続され、コンデンサの他端は第２の薄膜トランジスタと第４の薄膜トランジスタのソース電極の間にある第２のノードＮ２に接続され、第２の薄膜トランジスタのドレイン電極は第１薄膜トランジスタとＯＬＥＤ素子の間にある第４のノードＮ４に接続され、第４の薄膜トランジスタのドレイン電極は第５の薄膜トランジスタのドレイン電極及び第１の薄膜トランジスタのゲート電極の間にある第１のノードN1に接続され、第５の薄膜トランジスタのソース電極はデータラインに接続され、第５の薄膜トランジスタ及び第２の薄膜トランジスタのゲート電極はスキャンラインに接続され、第１の制御信号（ＥＭ）は第３の薄膜トランジスタのゲート電極に提供され、第２の制御信号（ＥＭＤ）は第４の薄膜トランジスタのゲート電極に提供される。
【００２０】
本発明のもう一つの実施例によれば、例えば、当該画素構造は、プレチャージ周期内でスキャンライン上のラインスキャン電圧及び第１の制御信号は低レベルとなり、第２の制御信号は高レベルとなり、第４の薄膜トランジスタがオフとなり、第１の薄膜トランジスタ、第２の薄膜トランジスタ、第３の薄膜トランジスタ及び第５の薄膜トランジスタがオンとなり、データ電圧は第５の薄膜トランジスタを通じて第１の薄膜トランジスタのゲート電極に伝送される。
【００２１】
本発明のもう一つの実施例によれば、例えば、当該画素構造の補償周期内で、スキャンラインのラインスキャン電圧が低レベルとなり、第１の制御信号及び第２の制御信号は高レベルとなり、第３の薄膜トランジスタ及び第４の薄膜トランジスタはオフとなり、第１の薄膜トランジスタ、第２の薄膜トランジスタ及び第５の薄膜トランジスタがオンとなり、データ電圧は第５の薄膜トランジスタを通じて第１の薄膜トランジスタのゲート電極に伝送される。
【００２２】
本発明のもう一つの実施例によれば、例えば、当該画素構造の発光周期内で、スキャンラインのラインスキャン電圧が高レベルとなり、第１の制御信号及び第２の制御信号は低レベルとなり、第２の薄膜トランジスタ及び第５の薄膜トランジスタがオフとなり、第１の薄膜トランジスタ、第３の薄膜トランジスタ及び第４の薄膜トランジスタがオンとなる。
【００２３】
本発明のもう一つの実施例によれば、例えば、当該画素構造のプレチャージ周期と補償周期内で、データライン上の信号（ＤＡＴＡ）は実際のデータ電圧である。
【００２４】
本発明のもう一つの実施例によれば、例えば、当該画素構造にある第１から第５の薄膜トランジスタは低温多結晶シリコン薄膜トランジスタである。
【００２５】
本発明のもう一つの実施例によれば、例えば、当該画素構造にある第１の薄膜トランジスタの幅長比はＯＬＥＤ素子の劣化による輝度損失を補償できるように設定されている。
【００２６】
本発明の実施例によれば、上記画素を駆動するための駆動方法であって、それぞれのフレームの画像リフレッシュ過程において、プレチャージ周期にスキャンラインと第１の制御信号（ＥＭ）は低レベルとなり、第２の制御信号（ＥＭＤ）は高レベルとなって第４の薄膜トランジスタをオフにさせ、第１の薄膜トランジスタ、第２の薄膜トランジスタ、第３の薄膜トランジスタ及び第５の薄膜トランジスタをオンさせるステップと、補償周期にスキャンラインは低レベルとなり、第１の制御信号（ＥＭ）及び第２の制御信号（ＥＭＤ）が高レベルとなって、第３の薄膜トランジスタ及び第４の薄膜トランジスタをオフさせ、第１の薄膜トランジスタ、第２の薄膜トランジスタ及び第５の薄膜トランジスタをオンさせるステップと、発光周期にスキャンラインは高レベルとなり、第１の制御信号（ＥＭ）及び第２の制御信号（ＥＭＤ）は低レベルとなって第２の薄膜トランジスタ及び第５の薄膜トランジスタをオフさせ、第１の薄膜トランジスタ、第３の薄膜トランジスタ、第４の薄膜トランジスタをオンさせるステップとを有する駆動方法を提供する。
【００２７】
上記のＡＭＯＬＥＤ画素構造及び駆動方法によれば、ＯＬＥＤ素子の劣化及びＴＦＴ駆動トランジスタの閾値電圧の不均一性、バックプレート電源の電圧降下を有効的に補償でき、表示効果及び消費電力の改善を図ることができる。
【図面の簡単な説明】
【００２８】
【図１ａ】本発明の画素構造を示す図である。
【図１ｂ】図１ａの画素構造の制御手順を示す図である。
【図２ａ】図１の画素構造の三つの異なる周期での回路状態を示す図である。
【図２ｂ】図１の画素構造の三つの異なる周期での回路状態を示す図である。
【図２ｃ】図１の画素構造の三つの異なる周期での回路状態を示す図である。
【図３】薄膜トランジスタ駆動トランジスタの閾値電圧に対する均一性補償をシミュレートしたグラフである。
【図４】バックプレート電源の電圧降下に対する補償をシミュレートしたグラフである。
【図５】ＯＬＥＤ素子の劣化に対する補償をシミュレートしたグラフである。
【図６ａ】ＯＬＥＤ素子の輝度及び閾値電圧の使用時間の増加に伴う変化を示すグラフである。
【図６ｂ】ＯＬＥＤ素子の輝度及び閾値電圧の使用時間の増加に伴う変化を示すグラフである。
【図６ｃ】ＯＬＥＤ素子の輝度及び閾値電圧の使用時間の増加に伴う変化を示すグラフである。
【図７】従来の画素構造を示す回路図である。
【図８ａ】参考文献１の画素補償回路図及び制御シーケンス図である。
【図８ｂ】参考文献１の画素補償回路図及び制御シーケンス図である。
【発明を実施するための形態】
【００２９】
図１（ａ）に示すように、当該画素回路構造はＰ型ＴＦＴトランジスタ１〜５、コンデンサ６及びＯＬＥＤ７によって構成され、ＡＲＶＤＤ及びＡＲＶＳＳはそれぞれバックプレートの直流正、負レベルであり、ＤＡＴＡはデータ電圧信号であり、ＳＣＡＮはラインスキャン電圧信号であり、ＥＭ、ＥＭＤは制御信号であり、同一の行の画素部はＳＣＡＮ及びＥＭ、ＥＭＤ制御信号を共用し、同一の列の画素部はＤＡＴＡデータ電圧信号を共用する。本発明に基づく画素回路構成において、第１の薄膜トランジスタ１のドレイン電極はＯＬＥＤ素子を通じてバックプレートの負レベルに接続され、第１の薄膜トランジスタ１のソース電極は第３の薄膜トランジスタ３のドレイン電極に接続され、第３の薄膜トランジスタ３のソース電極はバックプレートの正レベルに接続され、コンデンサ６の一端は第１の薄膜トランジスタ１と第３の薄膜トランジスタ３の間（Ｎ３）に接続され、コンデンサ６の他端は第２の薄膜トランジスタ２と第４の薄膜トランジスタ４のソース電極（Ｎ２）に接続され、第２の薄膜トランジスタ２のドレイン電極は第１薄膜トランジスタ１のドレイン電極とＯＬＥＤ素子７（Ｎ４）に接続され、第４の薄膜トランジスタ４のドレイン電極は第５の薄膜トランジスタ５のドレイン電極及び第１の薄膜トランジスタ１のゲート電極（N１）に接続され、第５の薄膜トランジスタ５のソース電極はデータラインに接続され、第５の薄膜トランジスタ５及び第２の薄膜トランジスタ２のゲート電極はスキャンラインに接続され、第１の制御信号（ＥＭ）は第３のトランジスタ３のゲート電極に提供され、第２の制御信号（ＥＭＤ）は第４のトランジスタに提供される画素構造である。
【００３０】
当該画素回路の作業プロセスはプレチャージ、補償、発光の三段階に分かれ、その制御信号のシーケンスは図１（ｂ）に示すとおりである。
【００３１】
図２（ａ）に示すように、第１の段階はプレチャージ段階である。この段階では、ＳＣＡＮ、ＥＭは低レベルとなり、ＥＭＤは高レベルとなり、ＤＡＴＡは実際のデータ電圧である。このときトランジスタ４はオフとなり、トランジスタ１、２、３、５はオンとなる。データ電圧はトランジスタ５を通じてトランジスタ１のゲート電極にある第１のノードＮ１に伝送される。第３のノードＮ３はトランジスタ３を通じてＡＲＶＤＤに接続され、そのレベルはＡＲＶＤＤである。第４のノードＮ４の電圧はＡＲＶＳＳにＯＬＥＤ駆動電圧を加えたものとなる。トランジスタ２がオンであるため、このときコンデンサ６は第３のノードＮ３と第４のノードＮ４の間に接続されていることになる。プレチャージの役割は第３のノードＮ３をあらかじめ高レベルにするようにして、第２段階の補償プロセスでトランジスタ１に正確な初期電圧を確立させることである。
【００３２】
図２（ｂ）に示すように、第２の段階は補償段階である。この段階では、ＳＣＡＮは低レベルとなり、ＥＭ，ＥＮＤは高レベルとなり、Ｖｄａｔａは実際のデータ電圧となる。このときトランジスタ３、４はオフとなり、トランジスタ１、２、５はオンとなる。データ電圧はトランジスタ５を通じてトランジスタ１のゲート電極にある第１のノードＮ１に伝送される。ＥＭが高レベルになる前に第３のノードＮ３はトランジスタ３を通じてＡＲＶＤＤに接続されるため、第３のノードＮ３はトランジスタがオフとなる瞬間の初期電圧は高レベルであるＡＲＶＤＤとなる。トランジスタ３がオフになった後、第３のノードＮ３はフローティングし、トランジスタ１はオンとなり、第３のノードＮ３はＡＲＣＶＳＳに対して放電し、よって第３のノードＮ３の電位はトランジスタ１がオフ臨界点に達するまで次第に低下する。このとき第３のノードＮ３の電圧はＶＤＡＴＡ−ＶＴＨであり、ＶＴＨはトランジスタ１の閾値電圧となる。このプロセスにおいて、トランジスタ１とＯＬＥＤに流れる電流はだんだん小さくなり、第４のノードＮ４の電位もこれに伴って小さくなり、トランジスタ１がオフとなると、電流がゼロになる。このとき、第４のノードＮ４の電圧はＶＯＬＥＤ＿０、即ちＯＬＥＤ７の閾値電圧となる。こうして、コンデンサ６に（ＶDATA-ＶTH-ＶOLED_0）・Ｃの電荷が蓄えられる。
【００３３】
図２（ｃ）に示すように、第２の段階は発光段階である。この段階では、ＳＣＡＮは高レベルとなり、ＥＭ，ＥＭＤは低レベルとなる。このときトランジスタ２、５はオフとなり、トランジスタ１、３、４はオンとなる。第３のノードＮ３はトランジスタ３を通じてＡＲＶＤＤと接続され、その電位はＡＲＶＤＤとなる。トランジスタ５がオフとなり、第１のノードＮ１に直流の通路がなくなるため、当該点の電荷総量は第２の段階と変わらず、下記の式（２）のようになる。
【００３４】
【数４】
2014530372.tif 000006
【００３５】
計算の結果、以下の式が得られる。
【００３６】
【数５】
2014530372.tif 000007
【００３７】
このとき、トランジスタ１に流れる電流は以下のとおりである。
【００３８】
【数６】
2014530372.tif 000008
【００３９】
上記の式（４）から分かるように、その電流は閾値電圧及びＡＲＶＤＤと関係なく、閾値電圧の不均一性及びＩＲ  Ｄｒｏｐの影響を基本的になくした。図３は閾値電圧の不均一性を補償する場合をシミュレートした結果を示す図である。補償を行わない従来の構造では、閾値電圧が±０．６Ｖドリフティングしたとき、その電流は最大で１．８倍以上もドリフティングすることがあるが、本発明の構造においては、電流のバラツキは３％より小さい。図４はＩＲ  Ｄｒｏｐを補償する場合をシミュレートした結果を示す図である。補償を行わない従来の構造では、ＡＲＶＤＤ電圧降下が±０．５Ｖドリフティングしたとき、電流は最大で８１％ドリフティングする。これに対して、本発明の構造において、電流のバラツキは３．４％より小さい。
【００４０】
同時に、ＩOLED電流はＯＬＥＤの閾値電圧ＶＯＬＥＤ＿０と関連しており、ＯＬＥＤ劣化による輝度の損失を補償することができる。ＯＬＥＤ素子が劣化するとき、ＶＯＬＥＤ＿０は次第に増大し、発光効率が低減し、第１の薄膜トランジスタ（駆動トランジスタ）１が更に大きな電流を提供して同様の輝度を維持する必要がある。そして、応用にあたって、ＶDATA＜０且つＶDATA＜ＶＯＬＥＤ＿０とする場合、ＶＯＬＥＤ＿０の増大に伴い、|ＶDATA-ＶＯＬＥＤ＿０|も増大し、ＩOLEDを増加させることによって、ＯＬＥＤ輝度の損失を補償する。
テイラー級数の展開により、閾値電圧にドリフティングが発生した場合、ドリフティング後の閾値電圧をＶ’OLED_0＝ＶOLED_00+ΔＶOLED_0と表すことができ、したがってＩOLEDのΔＶOLED_0に対する１次近似展開式は以下のとおりとなる。
【００４１】
【数７】
2014530372.tif 000009
【００４２】
ＩOLEDはΔＶOLED_0とリニア関係であり、設計するときに、ＯＬＥＤ劣化の測定結果にしたがって、第１の薄膜トランジスタ１の幅長比を設定することで、ＩOLED曲線の傾斜度を調整し、それを輝度―ΔＶOLED_0曲線と補完関係にさせて、丁度ＯＬＥＤ劣化による輝度損失を補償するようにする。図５はＯＬＥＤ劣化を補償する場合をシミュレートした結果を示す図である。補償を行わない従来の構造では、ＯＬＥＤ閾値電圧が０〜８Ｖドリフティングしたとき、その電流は緩やかに減少する傾向があり、表示輝度の低減を深刻化させる。しかし、本発明の構造においては、電流はＯＬＥＤ閾値電圧の増大と同時にリニアに増加するので、ＯＬＥＤ輝度の損失を効果的に補償することができる。第１の薄膜トランジスタ１の幅長比を調節することによって、電流の速度や範囲を制御することができる。
【符号の説明】
【００４３】
１、２、３、４、５  薄膜トランジスタ
６、コンデンサ
７  ＯＬＥＤ
【図１ａ】
2014530372.tif 000010
【図３】
2014530372.tif 000011
【図４】
2014530372.tif 000012
【図５】
2014530372.tif 000013
【図７】
2014530372.tif 000014
【図８ａ】
2014530372.tif 000015
【図８ｂ】
2014530372.tif 000016
【図１ｂ】
2014530372.tif 000017
【図２ａ】
2014530372.tif 000018
【図２ｂ】
2014530372.tif 000019
【図２ｃ】
2014530372.tif 000020
【図６ａ】
2014530372.tif 000021
【図６ｂ】
2014530372.tif 000022
【図６ｃ】
2014530372.tif 000023
【国際調査報告】
2014530372.tif 000024
2014530372.tif 000025
2014530372.tif 000026
2014530372.tif 000027
2014530372.tif 000028
2014530372.tif 000029