(57)【要約】半導体基板に第１及び第２の相互嵌合型電極１８１、１８２を形成する方法であって、該方法は、半導体基板の裏面３０に誘電体層１５を設けること；この誘電体層に金属シード層１６を設けること；この金属シード層をレーザアブレーションによってパターニングし、これにより分離領域１７によって金属シード層を第１シード層１６１及び第２シード層１６２に分離すること、ここで第１シード層及び第２シード層は相互嵌合型で、電気的に互いに分離され；そして、めっきによって、第１シード層及び第２シード層を厚くし、これにより第１電極１８１及び第２電極１８２を形成することを備え、ここで、各シード層を厚くする前に、誘電体層１５は、例えばウェットエッチングによって分離領域１７において部分的に除去される。このことは、初期のレーザアブレーション・ステップに起因する再析した金属を除去し、ショートの危険性を減じる。この方法は、相互嵌合型バックコンタクト光起電力電池の製造プロセスにおいて好適に使用可能である。
2014527296.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１０）に第１電極及び第２電極を形成する方法であって、ここで第１電極及び第２電極は組み合わされており、この方法は、
半導体基板の表面に誘電体層（１５）を設けること、
誘電体層に金属シード層（１６）を設けること、
レーザアブレーションによって金属シード層をパターニングすること、これにより、間に分離領域（１７）を有する第１シード層（１６１）及び第２シード層（１６２）に金属シード層を分離し、ここで第１シード層及び第２シード層は組み合わされ互いから電気的に分離されている、
めっきによって第１シード層及び第２シード層を厚くすること、これにより第１電極（１８１）及び第２電極（１８２）を形成する、
を備え、
第１シード層及び第２シード層を厚くする前に、誘電体層が分離領域において部分的に除去される、
方法。
【請求項２】
分離領域における誘電体層の部分的な除去は、レーザアブレーション以外のプロセスによって行われる、請求項１に記載の方法。
【請求項３】
分離領域における誘電体層の部分的な除去は、ウェットエッチング、好ましくはＨＦを備えるエッチング溶液において行われる、請求項２に記載の方法。
【請求項４】
分離領域における誘電体層の部分的な除去は、誘電体層から１０ｎｍから５０ｎｍ厚の層を除去することを備える、請求項１から３のいずれかに記載の方法。
【請求項５】
めっきによって第１シード層及び第２シード層を厚くすることは、Ｃｕの電気めっきを含む、請求項１から４のいずれかに記載の方法。
【請求項６】
誘電体層（１５）は、８０ｎｍと１０００ｎｍとの間の厚さで設けられる、請求項１から５のいずれかに記載の方法。
【請求項７】
下層の半導体基板に電気コンタクトを形成する必要がある場所で誘電体層を除去するように、金属シード層を設ける前に誘電体層をパターニングすることをさらに備える、請求項１から６のいずれかに記載の方法。
【請求項８】
第１電極と半導体基板の第１領域との間の電気コンタクトを形成する必要のある場所、及び第２電極と半導体基板の第２領域との間の電気コンタクトを形成する必要のある場所で、誘電体層は除去される、請求項７に記載の方法。
【請求項９】
第１領域は光起電力電池のエミッタ領域（１４）であり、第２領域は光起電力電池の裏面電界領域（１２）である、請求項８に記載の方法。
【請求項１０】
誘電体層は、ＳｉＯｘ層、ＳｉＮｘ層あるいはＡｌＯｘ層、又はＳｉＯｘ層、ＳｉＮｘ層及び／又はＡｌＯｘ層を備える誘電体層スタックである、請求項１から９のいずれかに記載の方法。
【請求項１１】
金属シード層は金属層のスタックを備える、請求項１から１０のいずれかに記載の方法。
【請求項１２】
金属層のスタックは、コンタクト金属層、拡散バリア金属層、及び伝導金属層を含む、請求項１０に記載の方法。
【請求項１３】
コンタクト金属層及び拡散バリア金属層は２０ｎｍと５０ｎｍとの間の厚さを有し、伝導金属層は１００ｎｍと３００ｎｍとの間の厚さを有する、請求項１２に記載の方法。
【請求項１４】
第１シード層と第２シード層との間の分離領域は、２０マイクロメーターと３００マイクロメーターとの間の横サイズを有する、請求項１から１３のいずれかに記載の方法。
【請求項１５】
相互嵌合型バックコンタクト光起電力電池を製造するための、請求項１から１４のいずれかに記載の方法の使用。
【請求項１６】
半導体基板、並びに裏面に第１及び第２の相互嵌合型電極（１８１，１８２）を有する相互嵌合型バックコンタクト光起電力電池であって、
半導体基板の裏面における誘電体層（１５）と、
誘電体層における金属シード層（１６）と、この金属シード層は間に分離領域（１７）を有する第１シード層（１６１）及び第２シード層（１６２）にパターン化され、第１シード層及び第２シード層は組み合わされ、互いから電気的に分離されている、
第１シード層及び第２シード層におけるめっきであり、第１電極（１８１）及び第２電極（１８２）を形成するめっきと、
を備え、
２つのシード層間のショートの可能性を減じるように、誘電体層は２つのシード層間の分離領域において部分的に除去される、
相互嵌合型バックコンタクト光起電力電池。
【発明の詳細な説明】
【技術分野】
【０００１】
開示された技術は、相互嵌合型バックコンタクト光起電力電池の製造プロセスにて使用されるのに適した相互嵌合型電極の形成方法に関する。
【背景技術】
【０００２】
相互嵌合型バックコンタクト（ＩＢＣ：Interdigitated Back Contact）光起電力電池は、電池の裏側のエミッタ及びベースコンタクトの両方を有する。これらのデバイスでは、電子−正孔対は高寿命のバルク領域で生成され、電池裏側の相互嵌合型接合で集められる。電池の裏側のｐ型コンタクト及びｎ型コンタクトの両方では、光のシャドーイングが回避されるように前側に金属パターンは存在しない。また、裏面のかなりの部分は金属パターンで覆われることができることから、金属パターンの直列抵抗は非常に低くなりえる。裏面のかなりの部分が金属パターンで覆われることは、また、電池の裏側で光を反射することに役立ち、それにより電池を横切って多数の光を通過可能にする。したがって、ｐ型コンタクトとｎ型コンタクトとの間の金属化されていない領域（分離領域）のエリアは、良好に最小化される。さらに、前面でコンタクトされた電池のように、エミッタに沿って電流を導く必要がないので、直列抵抗とグリッド・シェーディング（grid shading）との間のトレードオフを行う必要が回避される。
【０００３】
相互嵌合型バックコンタクト光起電力電池の工業生産は、複雑な電池構造のため挑戦中であり、裏側に相互嵌合型ｎ型領域及びｐ型領域の形成、並びに電気的ショート及び／又はシャント無く裏側に相互嵌合型電極パターンの形成を要求する。
【０００４】
相互嵌合型バックコンタクト光起電力電池を製造するための一つの工業プロセスでは、シリコン基板の裏側にｐ型領域及びｎ型領域を形成した後、裏面に誘電体層が設けられる。また、誘電体層は、メタルコンタクト開口部を形成するため、例えばレーザアブレーションによってパターン化される。その後、相互嵌合型電極パターンは、以下の、裏面に金属シード層を設けること；このシード層を例えばレーザアブレーションによってパターン化して両電極間に分離領域を形成すること；及び、例えばＣｕ電気めっき等のめっきによって両電極を厚くすること、によって形成可能である。このようなプロセスでは、下層シリコンへの金属の侵入無く金属シード層のレーザアブレーションを行なうこと、さらに両電極間の良好な電気的分離を得ることにおいて、挑戦が行われている。シリコン基板への（レーザー除去された）金属の侵入は、結果的にシリコン基板の寿命低下をもたらすだろう。レーザアブレーションは、熱的に薄い金属シード層を蒸発させ、誘電体層、特に分離領域に金属の再堆積をもたらすかもしれず、よって電極間に電気的なショートを作成してしまう。
【０００５】
ＵＳ  ２００８／００３５１９８では、シリコン基板の裏側で誘電体層に、ポリマ層のようなエッチングバリア層及びメタル層を備えたスタックを形成すること；バリア層をパターニングする低出力レーザアブレーション；及び、電極を分離するためオープンエリアにおける金属エッチング、を備えた方法が記載されている。この方法では、低出力のレーザー加工のため、シリコンの損傷及び寿命低下のリスクが減じられるという利点がある。しかしながら、追加のエッチングバリア層の蒸着及びパターニングの必要性のため、プロセスの複雑さが増すという不利益がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国２００８／００３５１９８号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来に比べて、下層の半導体への金属の侵入リスクが避けられ、かつプロセスの複雑さが減じられる、相互嵌合型（interdigitated）電極間で良好な電気的分離を有し半導体基板に相互嵌合型電極を形成する方法を提供することが本発明の実施形態における目的である。
【課題を解決するための手段】
【０００８】
本発明の実施形態は、半導体基板に第１電極及び第２電極を形成する方法に関し、第１電極及び第２電極は組み合わされており（interdigitated）、この方法は、以下の、半導体基板の表面に誘電体層を設けること；この誘電体層に金属シード層を設けること；レーザアブレーションによって金属シード層をパターニングすること、これにより間に分離領域を有する第１シード層及び第２シード層に金属シード層を分離し、ここで第１シード層及び第２シード層は互いに組み合わされており電気的に互いに分離されている；並びに、例えばＣｕ電気めっきのようなめっきによって第１シード層及び第２シード層を厚くすること、これにより第１電極及び第２電極を形成する、ここで第１シード層及び第２シード層を厚くする前に、誘電体層は分離領域において部分的に除去される、ことを備える。
【０００９】
半導体基板は、例えば結晶性シリコン基板あるいは結晶性ゲルマニウム基板が可能である。
【００１０】
本発明の実施形態による方法は、第１電極と半導体基板の第１領域との間、及び／又は第２電極と半導体基板の第２領域との間の電気コンタクトのような、下層の半導体基板に電気コンタクトを設立する必要のある場所で誘電体層を除去するような方法で、誘電体層をパターニングことをさらに備えることができる。例えば、半導体基板の第１領域は、光起電力電池のエミッタ領域になることができ、半導体基板の第２領域は、光起電力電池の「裏面電界（Back Surface Field）」領域になることができ、又は、半導体基板の第１領域は、光起電力電池の裏面電界領域になることができ、半導体基板の第２領域は、光起電力電池のエミッタ領域になることができる。
【００１１】
本発明の実施形態では、誘電体層は、半導体基板、特にエミッタ及びＢＳＦ領域にコンタクトを許可するためにパターン化されるが、分離領域に対応する場所に残っている。
【００１２】
誘電体層は、例えばＳｉＯｘ層、ＳｉＮｘ層、ＡｌＯｘ層、あるいは当業者に知られている他の適切な誘電体層が可能であり、又はこれらを含むものが可能である。この層の厚さは、例えば約８０ｎｍと１０００ｎｍとの間、例えば約８０ｎｍと５００ｎｍとの間、例えば約８０ｎｍと３００ｎｍとの間の範囲が可能である。誘電体層は、誘電体層のスタックが可能であり、例えば酸化シリコン層及びシリコン窒化物層を備えたスタック、例えば酸化アルミニウム層及びシリコン窒化物層を備えたスタック、あるいは、当業者に知られている他の適切な誘電体層スタックが可能である。本発明の実施形態では、誘電体層は下層の半導体表面で荷電キャリアの再結合を減じる良好な表面パッシベーション層になるように選択することができる。
【００１３】
金属シード層は、複数層のスタックであってもよく、例えば、良好な反射を提供するコンタクト金属層（例えば約２０ｎｍと５０ｎｍとの間の厚さを有するＡｌＳｉ  １％層、等）、拡散バリア金属層（例えば、約２０ｎｍと５０ｎｍとの間の厚さを有するＴｉＮ層あるいはＴｉ層、等）、及び伝導金属層（例えば、約１００ｎｍから３００ｎｍ厚のＣｕ層、等）を備えたスタックであってもよい。
【００１４】
第１シード層と第２シード層間の分離領域は、例えば、約２０マイクロメーターと３００マイクロメーターとの間の範囲、例えば約３０マイクロメーターと１００マイクロメーターとの間の横サイズを有することができる。横サイズは、第１シード層と第２シード層との間の最小距離に相当する。例えば、第１シード層及び第２シード層が指形で組み合わされている場合、分離領域の横サイズは、第１シード層及び第２シード層の指の長手方向に実質的に直角方角における距離に相当する。
【００１５】
分離領域において誘電体層を部分的に除去することは、例えばバッファードＨＦ溶液、あるいは０．５％から５％のＨＦ例えば約２％のＨＦを備えるＨＦ溶液におけるウェットエッチングによって行うことができる。分離領域において誘電体層を部分的に除去することは、例えば誘電体層から約１０ｎｍから５０ｎｍ厚を除去することを備えることができ、これによって分離領域に薄い誘電体層を残す。
【００１６】
本発明の実施形態は、好適には、相互嵌合型（interdigitated）バックコンタクト（ＩＢＣ）電池の製造に使用することができる。本発明の実施形態による方法の利点は、誘電体層における金属再堆積の場合、シード層・レーザアブレーション・プロセスのため、分離領域において誘電体層を部分的に除去するために使用されたウェットエッチングはまた、そのように再析した金属トレースを除去し、これにより特にシード層を厚くした後に電気的ショートのリスクを減じることから、従来の方法に比べて、ＩＢＣ電池裏側の両電極間の電気的ショートのリスクが減じられるという点である。従来の解決策に比べて、電気的ショートのリスクが単一の付加的なウェットエッチング・ステップで低減可能であり、これがプロセスの複雑さにおける唯一のわずかな増加であるという点が本発明の実施形態による方法の利点である。
【００１７】
シード層のすべての形跡がレーザアブレーション・ステップによって除去されることを保証する必要はないので、即ち、より低いレーザーパワーが半導体例えばシリコン基板の損傷リスク、及び／又は基板への金属侵入のリスクを減じることから、従来の方法と比べて、より低いレーザーパワーを金属シード層・アブレーション・ステップに使用することができる点が本発明の実施形態の利点である。
【００１８】
電池の裏側でのエミッタ領域の形成のため、及び下層のシリコンとのコンタクトを可能にするため裏側で誘電体層を貫通する開口の生成のためのように、ＩＢＣ電池の製造プロセスの異なる段階でレーザアブレーションを使用することが知られている。本開示の実施形態による方法の利点は、追加のプロセスステップ、即ちシード層分離ステップ（セパレーション・ステップ）がレーザアブレーションによって行われるという点である。したがって、本発明に従う方法を使用することは、電池の裏側でのすべてのパターニング（即ち、機構のアラインメントあるいは位置決めに関するステップ、又はマスクの適用）は、同じタイプのツールで、かつ同じタイプのプロセスを用いて行うことができ、したがって異なるプロセスステップ間でより容易なアラインメントを提供することができる。
【００１９】
したがって、本発明は、相互嵌合型電極、例えば相互嵌合型バックコンタクト光起電力電池用の電極を形成する方法を提供することを目標とし、ここでは下層の半導体例えばシリコンの基板を損傷すること無く、半導体例えばシリコンの基板への金属侵入のリスクを減じかつ従来のプロセスよりも複雑さの少ないプロセスで、電極間の良好な電気的分離が得られる。
【００２０】
様々な創造性のある態様における対象（objects）及び利点を上に記述した。もちろん、そのような対象あるいは利点のすべてがいずれかの特定の実施形態に従い達成されるものではないことは理解されるべきである。したがって、例えば、発明はここで教示され示唆されたかもしれないような他の対象あるいは利点を必ずしも達成しなくても、ここで教示されたような一つの利点あるいは複数の利点を達成あるいは最適化する方法において具現化されあるいは実行されてもよいということを当業者は認識するであろう。さらに、この概要は単に例であり、発明の範囲を制限するように意図されないことは理解される。発明の特徴及び利点とともに動作の構成及び方法の両方について、発明は、添付図面とともに読むとき以下の詳細な説明を参照することによって最も良く理解されるかもしれない。
【図面の簡単な説明】
【００２１】
【図１】発明を具現化する方法を概略的に示す図である。
【図２】発明を具現化する方法を概略的に示す図である。
【図３】発明を具現化する方法を概略的に示す図である。
【図４】発明を具現化する方法を概略的に示す図である。
【図５】発明を具現化する方法を概略的に示す図である。
【図６】発明を具現化する方法を概略的に示す図である。
【図７】発明を具現化する方法を概略的に示す図である。
【図８】発明を具現化する方法を概略的に示す図である。
【図９】発明を具現化する方法を概略的に示す図である。
【発明を実施するための形態】
【００２２】
請求項における参照符号は、本発明の範囲を制限するように解釈すべきではない。
各図において、同一又は同様の構成部分については同じ符号を付している。
【００２３】
以下の詳細な説明では、多数の具体的な詳細が発明の完全な理解及び特定の実施形態において発明がどのように実施可能かを提供するために順番に記述されている。しかしながら、この発明はそれらの具体的な詳細なしで実施されてもよいことが理解されるだろう。他の例では、よく知られた方法、手順、及び技術は、本発明を不明瞭にしないように詳細には記述されていない。本発明は、特定の実施形態に関して及びある図面を参照して記述されているが、発明はこれに限定されない。ここに含まれ記述される図面は概略図であり、この発明の範囲を制限するものではない。また図面において、いくつかの要素のサイズは誇張されている場合があり、よって説明の目的のため縮尺比で描かれていない場合もある。
【００２４】
さらに、明細書及び請求項における第１、第２、第３等の用語は、類似の要素間を区別するために使用しており、必ずしも順番、時間的な空間的な順序あるいは他の方法を記述するために使用していない。そのように使用された用語は、適切な状況下で交換可能であり、またここに記述した発明の実施形態は、ここに記載あるいは図示した以外の他の順序で動作可能かもしれないということが理解されるべきである。
【００２５】
明細書及び請求項における上部（top）、底部、上方、下方等の用語は、説明目的のために使用され、必ずしも相対的位置を記述するものではない。そのように使用された用語は、適切な状況下で交換可能であり、また、ここに記述した発明の実施形態は、ここに記述されあるいは図示されたもの以外の他の配向において動作可能であるということが理解されるべきである。
【００２６】
請求項において使用される、用語「備える」は、それ以後に列挙する手段に限定されるように解釈すべきではなく、即ちそれは、他の構成部分又は工程を排除しないということに注意すべきである。よって、そのように述べられた特徴、整数、ステップ、又は部品の存在を特定するように解釈されるべきであり、１つ以上の他の特徴、整数、ステップ、又は部品、あるいはそれらのグループの存在あるいは追加を妨げない。したがって、表現「手段Ａ及びＢを備えたデバイス」の権利範囲は、部品Ａ及びＢのみからなるデバイスに限定されるべきではない。
【００２７】
本発明の文脈において、光起電力電池あるいは基板の前面（front surface）あるいは前側（front side）は、光源の方へ配向されるのに適した面あるいは側であり、よって照明を受け入れるのに適した面あるいは側である。光起電力電池あるいは基板の裏面、後面、裏側あるいは後側は、上記前面あるいは上記前側に対向する面あるいは側である。
【００２８】
本発明の文脈において、相互嵌合型（interdigitated）は、混じり合った、組み合わされた、を意味し、よって一つのグループからの要素と別のグループからの要素とが交互に存在することを意味する。特に、相互嵌合（interdigitation）は、光起電力電池の裏側コンタクトに関する。相互嵌合型電極は、例えば櫛状あるいは指状であることができ、例えば複数の指状要素を備えることができる。このような相互嵌合型裏側コンタクトの利点は、前側グリッド・シェーディングロスがないことである。
【００２９】
従来技術の方法とは対照的に、実施形態では、第１シード層及び第２シード層を厚くする前に、金属シード層のレーザアブレーション（第１シード層及び第２シード層への分離）の後に誘電体層の部分エッチング、例えばウェットエッチングが続く。このエッチングプロセスは、またシード層アブレーションの後に残っているかもしれないシード層金属残留物を除去する。もしこれらの金属残留物が除去されなければ、特に電気めっきによってシード層を厚くすることで、それらの存在によって電気的ショートに結びつくかもしれないというリスクがあるだろう。
【００３０】
一つの実施形態による方法を使用してＩＢＣ光起電力電池を製造する例示の方法は、ｎ形シリコン基板が使用される例示の実施形態に関して、図１から図９に概略的に説明されている。しかしながら、この発明はそれに制限されず、さらに、ｐ型シリコン基板、又は例えばゲルマニウム基板のようにシリコン基板以外の半導体基板を使用することが可能である。
【００３１】
図１に示すように、第１シリコン基板１０、例えばｎ形シリコン基板１０で、例えば約１０１５ｃｍ−３と１０１６ｃｍ−３との間のドーピング濃度を有するものが設けられ、基板１０の前側２０は凹凸がある。基板の前側では、前面電界（front surface field）（ＦＳＦ）領域１１が形成され、このＦＳＦ領域は、基板１０と同じドーピングタイプを有する重度にドープされた領域（例えば、約５×１０１８ｃｍ−３と５×１０１９ｃｍ−３との間のドーピング濃度で）である。例えば、ＦＳＦ領域１１は、リンの拡散を行なうことによりｎ形シリコン基板１０に形成することができる。同じ拡散工程において、裏面電界（ＢＳＦ）領域１２が基板の裏側３０に形成することができる。
【００３２】
次に、図２に図示するように、第１誘電体層１３がシリコン基板１０の裏面に堆積される。この第１誘電体層１３は、例えば約８０ｎｍと３００ｎｍとの間の厚さを有する。その後、第１誘電体層１３は、エミッタ領域が形成されることになっている場所で、好ましくはレーザアブレーション（例えばパルスレーザアブレーション）によって、局所的に除去される。誘電体層の良好な除去を得るために、レーザアブレーション中、レーザースポット間で例えば約２０％と６０％との間のオーバーラップが存在するのが好ましい。このこのレーザアブレーション・プロセスに続いて、レーザアブレーション中に損傷したかもしれない薄いシリコン層を除去するため、及びＢＳＦ領域１２を局所的に除去するために、ウェットエッチングプロセスが行われる。エッチング深さ（このプロセスで除去されるシリコン層の厚さに対応する）は、ＢＳＦ領域１２の厚さよりも大きい。これは、例えば約０．５マイクロメーターと１０マイクロメーターとの間、例えば約１マイクロメーターと５マイクロメーターとの間、例えば約２マイクロメーターのオーダー、であることが可能である。結果として生じる構造が図３に概略的に説明されている。
【００３３】
次のプロセスステップにおいて、図４に図示するように、ｐ型のエミッタ領域１４が、マスクとしてパターン化された第１誘電体層１３を用いて、例えばホウ素注入（例えば約２ｋｅＶと２０ｋｅＶとの間の注入エネルギーを使用して、約３×１０１４ｃｍ−２と３×１０１５ｃｍ−２との間のホウ素ドーズ量で）、及び後続の、例えば約９５０℃と１１００℃との間の温度での基板のアニーリングあるいは当業者に知られた他の適切な方法によって、裏側に形成される。第１誘電体層１３は、注入プロセス後、好ましくは除去される。図には示されていないが、エミッタ領域１４は、紙面に垂直な方向に延在する、長い長方形あるいは指形をしている。エッチング深さ及び第１誘電体層１３の側面の張出しのために、エミッタ領域１４と同様に指形のＢＳＦ領域１２との間に分離がある。
【００３４】
その後、第２誘電体層１５あるいは誘電体層のスタックが、裏側（図５）で、表面不活性化を提供するために、及びプロセスにおける後のステップでの金属侵入からの保護を提供するために、設けられる。この第２誘電体層１５あるいは誘電体層のスタックは、例えば酸化シリコン層及び／又はシリコン窒化物層、及び／又は当業者に知られている他の適切な誘電体層を備えることができる。それは、例えば、約８０ｎｍと１０００ｎｍとの間、例えば約８０ｎｍと３００ｎｍとの間の厚さを有することができる。しかしながら本発明はこれに制限されず、他の誘電体層厚が使用可能である。
【００３５】
その後、第２誘電体層１５は、好ましくはレーザアブレーションによってパターン化され、それによって、プロセスにおける後の段階で、シリコンに（さらに具体的にはエミッタ領域１４及びＢＳＦ領域１２に）電気コンタクトが設けられることになっている場所で第２誘電体層１５に開口部を形成する。この後に、基板の全裏側３０を覆い金属シード層１６（図６）の堆積が続く。この金属シード層は、例えば、良好な反射を提供するコンタクト金属層（約２０ｎｍと５０ｎｍとの間の厚さを有する例えばＡｌＳｉ １％層のような）、拡散バリア金属層（約２０ｎｍと５０ｎｍとの間の厚さを有する例えばＴｉＮ層あるいはＴｉ層のような）、及び伝導金属層（例えば約１００ｎｍから３００ｎｍの厚いＣｕ層のような）を備えたスタックのような、複数層のスタックであってもよい。しかしながら本発明はこれに制限されず、他の適切なシード層あるいは複数層のスタックが使用されてもよい。
【００３６】
次に、レーザアブレーション・プロセスが、シード層１６を局所的に除去するために、及びシード層１６に開口部１７を形成するために実行される。これにより、電気的に分離された組み合わされた（相互嵌合された）シード層つまりエミッタ領域１４と電気的に接触する第１シード層１６１及びＢＳＦ領域１２と電気的に接触する第２シード層１６２、が設けられ、第１シード層１６１は第２シード層１６２から電気的に分離される（図７）。分離領域１７の横サイズつまり幅ｗは、例えば約２０マイクロメーターと３００マイクロメーターとの間であることができる。しかしながら本発明は、これに制限されず、他の横サイズを使用することができる。
【００３７】
その後、ウェットエッチングプロセス（例えばバッファードＨＦ液、あるいは約０．５％から５％のＨＦを備えた溶液において）が実行され、これによりシード層が除去された場所で、即ち分離領域１７において、第２誘電体層１５を局所的に除去する。例えば、第２誘電体層１５の約１０ｎｍから５０ｎｍが局所的に除去される。結果として生じる構造が図８に示されている。プロセスのこの段階で部分的に第２誘電体層１５を除去することの利点は、電気的ショートのリスクが低下されるという点である。シード層・レーザアブレーション・プロセスに起因する誘電体層へ金属が再堆積する場合には、分離領域１７において第２誘電体層１５を部分的に除去するために使用されるウェットエッチングプロセスはまた、そのような再析した金属トレースを除去する。
【００３８】
最後に、第１シード層１６１及び第２シード層１６２が、電気めっきプロセスによって厚くされ、よってエミッタ裏側電極１８１及びバルク裏側電極１８２を形成する。エミッタ裏側電極１８１及びバルク裏側電極１８２は組み合わされ（相互嵌合され）、互いから電気的に分離される（図９）。例えば、約１０マイクロメーターと５０マイクロメーターとの間の厚さ（電池寸法に依存する）を有するＣｕ層は、電気めっきによって設けることができる。
【００３９】
図１から図９に図示したＩＢＣ製造プロセスの利点は、レーザアブレーションが裏側での３つの異なるパターニングプロセス、即ち、エミッタ領域を形成するため裏側での第１誘電体層の除去；金属コンタクトの場所で第２誘電体層を通して開口を設けること；及び両方の相互嵌合型電極間の分離領域を作るため金属シード層のレーザアブレーション、に使用されるということである。このような製造プロセスの利点は、すべてのパターニングが同じタイプのツールで同じタイプのプロセスを用いて実行可能であり、それにより各プロセス間で容易なクロス・アラインメントを提供するという点である。
【００４０】
上の記述は、この発明のある実施形態を詳しく述べている。しかしながら、当然のことながら、どんなに詳しく文章で記述しても、発明は多くの方法で実施されるかもしれない。この発明のある特徴あるいは態様を記述する特別な用語の使用は、その用語が関係している発明の特徴あるいは態様のいずれの具体的な特性を含むように制限されるために、その用語がここで再定義されることを暗示するように取られるべきではないということに注意すべきである。
【００４１】
様々な実施形態に適用されるように、上の詳細な記載が示され、記述され、発明の新規な特徴を指摘したが、説明した装置あるいはプロセスの構成及び詳細における種々の省略、置換、及び変更は、発明の精神から外れることなく当業者によってなされてもよい。
【図１】
2014527296.tif 000003
【図２】
2014527296.tif 000004
【図３】
2014527296.tif 000005
【図４】
2014527296.tif 000006
【図５】
2014527296.tif 000007
【図６】
2014527296.tif 000008
【図７】
2014527296.tif 000009
【図８】
2014527296.tif 000010
【図９】
2014527296.tif 000011
【国際調査報告】
2014527296.tif 000012
2014527296.tif 000013
2014527296.tif 000014