(57)【要約】カスケード構成のノーマリーオフ半導体装置およびノーマリーオン半導体装置を備えるスイッチについて説明する。スイッチは、ノーマリーオン装置のゲートとノーマリーオフ装置のソースとの間に接続されたコンデンサを含む。スイッチは、ノーマリーオン装置のゲートとノーマリーオフ装置のソースとの間でコンデンサに並列接続されたツェナーダイオードをさらに含んでいてもよい。スイッチは、ノーマリーオフ装置のゲートとソースとの間で逆向に直列接続された１組のツェナーダイオードをさらに含んでいてもよい。複数のノーマリーオンおよび／または複数のノーマリーオフ装置を備えるスイッチについてさらに説明する。ノーマリーオン装置は、ＳｉＣ  ＪＦＥＴなどのＪＦＥＴであってもよい。ノーマリーオフ装置は、Ｓｉ  ＭＯＳＦＥＴなどのＭＯＳＦＥＴであってもよい。ノーマリーオン装置は、高電圧装置であってもよく、ノーマリーオフ装置は、低電圧装置であってもよい。スイッチを備える回路についてさらに説明する。
2014512765.tif 000002
【特許請求の範囲】
【請求項１】
ゲート、ソースおよびドレインを含む第１のノーマリーオン半導体装置と、
ゲート、ソースおよびドレインを含む第１のノーマリーオフ半導体装置と、
第１のコンデンサと、
第１のダイオードと、を備え、
前記第１のノーマリーオン半導体装置の前記ソースが、前記第１のノーマリーオフ半導体装置の前記ドレインに接続され、
前記第１のノーマリーオン半導体装置の前記ゲートが、第１のコンデンサを介して、前記第１のノーマリーオフ半導体装置の前記ソースに接続され、
前記第１のダイオードが、前記第１のノーマリーオン半導体装置の前記ゲートと前記第１のノーマリーオフ半導体装置の前記ソースとの間で、前記第１のコンデンサと並列に接続され、前記第１のダイオードのカソードが、前記第１のノーマリーオン半導体装置の前記ゲートに接続され、前記第１のダイオードのアノードが、前記第１のノーマリーオフ半導体装置の前記ソースに接続されている、
スイッチ。
【請求項２】
前記第１のダイオードが、第１のツェナーダイオードである、
請求項１のスイッチ。
【請求項３】
前記第１のツェナーダイオードのツェナー電圧が、１５−２５Ｖである、
請求項２のスイッチ。
【請求項４】
前記第１のノーマリーオフ半導体装置の前記ゲートと前記ソースとの間で逆向きに直列接続された第２のツェナーダイオードおよび第３のツェナーダイオードをさらに備える、
請求項１のスイッチ。
【請求項５】
前記第１のノーマリーオン半導体装置の前記ドレインと前記第１のノーマリーオフ半導体装置の前記ソースとの間で互いに並列接続された第１および第２のダイオードをさらに備え、前記第１および第２のダイオードのそれぞれのカソードが、前記第１のノーマリーオン半導体装置の前記ドレインに接続されている、
請求項１のスイッチ。
【請求項６】
前記第１のノーマリーオフ半導体装置の前記ゲートと前記前記第１のコンデンサおよび前記第１のノーマリーオン半導体装置の前記ゲートの間の電気接続部との間で直列接続されたダイオードおよび抵抗器をさらに備え、前記ダイオードのアノードが、前記第１のノーマリーオフ半導体装置の前記ゲートに接続されている、
請求項１のスイッチ。
【請求項７】
前記第１のノーマリーオン半導体装置の前記ゲートと前記第１のコンデンサとの間で、互いに並列に配置され、さらに、前記第１のコンデンサと直列に配置された抵抗器およびダイオードをさらに備える、
請求項１のスイッチ。
【請求項８】
前記ダイオードのカソードが、前記第１のノーマリーオン半導体装置の前記ゲートに接続されている、
請求項７のスイッチ。
【請求項９】
前記ダイオードのアノードが、前記第１のノーマリーオン半導体装置の前記ゲートに接続されている、
請求項７のスイッチ。
【請求項１０】
前記第１のノーマリーオフ半導体装置の前記ゲートと前記第１のノーマリーオン半導体装置の前記ドレインとの間で直列に配置された抵抗器および第２のコンデンサをさらに備える、請求項１のスイッチ。
【請求項１１】
前記第１のノーマリーオン半導体装置が、高電圧装置である、
請求項１のスイッチ。
【請求項１２】
前記第１のノーマリーオン半導体装置が、接合型電界効果トランジスタである、請求項１のスイッチ。
【請求項１３】
前記第１のノーマリーオン半導体装置が、ＳｉＣ接合型電界効果トランジスタである、
請求項１のスイッチ。
【請求項１４】
前記第１のノーマリーオフ半導体装置が、低電圧装置である、
請求項１のスイッチ。
【請求項１５】
前記第１のノーマリーオフ半導体装置が、金属酸化膜半導体電界効果トランジスタである、請求項１のスイッチ。
【請求項１６】
前記第１のノーマリーオフ半導体装置が、Ｓｉ金属酸化膜半導体電界効果トランジスタである、請求項１のスイッチ。
【請求項１７】
前記スイッチが、１以上の付加的なノーマリーオン半導体装置を更に備え、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ドレインが、前記第１のノーマリーオン半導体装置の前記ドレインに接続され、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ソースが、前記第１のノーマリーオフ半導体装置の前記ドレインに接続され、
前記第１のノーマリーオン半導体装置の前記ゲートが、前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ゲートに接続されて共通ゲートを形成し、前記共通ゲートが、前記第１のコンデンサを介して前記第２のノーマリーオフ半導体装置の前記ソースに接続されている、
請求項１のスイッチ。
【請求項１８】
前記回路が、１以上の付加的なノーマリーオン半導体装置を更に備え、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ドレインが、前記第１のノーマリーオン半導体装置の前記ドレインに接続され、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ソースが、前記第１のノーマリーオフ半導体装置の前記ドレインに接続され、前記１以上の付加的なノーマリーオン半導体装置の前記ゲートのそれぞれが、コンデンサを介して前記第２のノーマリーオフ半導体装置の前記ソースに接続されている、
請求項１のスイッチ。
【請求項１９】
前記回路が、１以上の付加的なノーマリーオン半導体装置と１以上の付加的なノーマリーオフ半導体装置と、を更に備え、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ドレインが、前記第１のノーマリーオン半導体装置の前記ドレインに接続され、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ゲートが、前記第１のノーマリーオン半導体装置の前記ゲートに接続されて共通ゲートを形成し、前記共通ゲートが、前記第１のコンデンサを介して前記第１のノーマリーオフ半導体装置の前記ソースに接続され、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ソースが、前記１以上の付加的なノーマリーオフ半導体装置のうちの個別の１の付加的なノーマリーオフ半導体装置の前記ドレインに接続され、
前記１以上の付加的なノーマリーオフ半導体装置のそれぞれの前記ソースが、前記第１のノーマリーオフ半導体装置の前記ソースに接続され、前記１以上の付加的なノーマリーオフ半導体装置のそれぞれの前記ゲートが、前記第１のノーマリーオフ半導体装置の前記ゲートに接続されている、
請求項１のスイッチ。
【請求項２０】
前記第１のコンデンサの容量が、１０００−１０００００ｎＦである、
請求項１のスイッチ。
【請求項２１】
前記第１のコンデンサの容量が、２２００−６８００ｐＦである、
請求項１のスイッチ。
【請求項２２】
前記第１のコンデンサの定格電圧が、少なくとも２５Ｖである、
請求項１のスイッチ。
【請求項２３】
前記第１のノーマリーオン半導体装置が、禁止帯の幅が広い接合型電界効果トランジスタである、
請求項１のスイッチ。
【請求項２４】
直流電圧源をさらに備え、
前記直流電圧源が、前記第１のコンデンサに直流バイアスを供給することに適合している、
請求項１のスイッチ。
【請求項２５】
前記直流電圧源と前記第１のコンデンサおよび前記第１のノーマリーオン半導体装置の前記ゲートの間の前記接続部との間で直列接続されたダイオードおよび抵抗器をさらに備え、前記ダイオードのアノードが、前記第１のノーマリーオフ半導体装置の前記ゲートに接続されている、
請求項２４のスイッチ。
【請求項２６】
前記ノーマリーオフ半導体装置の前記ゲートに接続された直流電圧源をさらに備え、
前記直流電圧源が、
前記第１のノーマリーオフ半導体装置の前記ゲートと、前記第１のコンデンサおよび前記第１のノーマリーオン半導体装置の前記ゲートの間の前記接続部と、の間で直列接続された前記ダイオードおよび前記抵抗器を介して、前記第１のコンデンサに、および、
前記ノーマリーオフ半導体装置の前記ゲートに、
直流バイアスを供給することに適合している、
請求項６のスイッチ。
【請求項２７】
請求項１に記載のスイッチを備える回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で用いられる見出しは、体系化を目的とするにすぎず、決して本明細書に記載される主題を限定するように解釈するべきではない。
【０００２】
本出願は、概して半導体装置に関し、特に、カスケード構成のノーマリーオフ装置およびノーマリーオン高電圧装置を含むスイッチ並びに本スイッチを備える回路に関する。
【背景技術】
【０００３】
ソーススイッチ回路は、多くの場合「カスケード」と呼ばれ、ノーマリーオフゲーティング装置をノーマリーオン高電圧装置と共に含む複合回路であり、その組合せがノーマリーオフ大電力半導体装置として動作する。この装置は、ソース、ゲート、およびドレインという３つの外部端子を搭載している。ゲーティング装置は、小さな駆動信号を使用して高速にスイッチング可能な低電圧出力半導体装置であってもよい。このゲーティング装置は、そのドレイン端子が高電圧ノーマリーオン装置のソース端子に接続された低電圧電界効果トランジスタであってもよい。制御装置のゲートに保護装置を追加することを利用して、配置を簡素化し、さらに装置の信頼性を高めることができる。この複合回路は、トランジスタの代用品として使用するよう、３端子装置としてパッケージングするのに適している。
【０００４】
カスケード回路は、米国特許第４，６６３，５４７号明細書、米国特許第７，７１９，０５５号明細書，米国特許第６，８２２，８４２Ｂ２号明細書，米国特許第６，５５，０５０Ｂ２号明細書および、米国特許第６，６３３，１９５Ｂ２号明細書に開示されている。
【０００５】
しかし、いまだ、スイッチング損失が小さく、さらにスイッチング速度の制御性に優れたカスケードスイッチング装置が求められている。
【発明の概要】
【０００６】
ゲート、ソースおよびドレインを含む第１のノーマリーオン半導体装置と、ゲート、ソースおよびドレインを含む第１のノーマリーオフ半導体装置と、を備え、第１のノーマリーオン半導体装置のソースが、第１のノーマリーオフ半導体装置のドレインに接続され、第１のノーマリーオン半導体装置のゲートが、第１のコンデンサを介して第１のノーマリーオフ半導体装置のソースに接続されたスイッチが提供される。
【０００７】
前述のスイッチを備える回路が、さらに提供される。
【０００８】
本教示に関するこれらの特徴および他の特徴を、本明細書で説明する。
【図面の簡単な説明】
【０００９】
当業者であれば、以下で説明する図面が、例示を目的とするにすぎないことを理解すると考えられる。図面は、決して、本教示の範囲を限定することを意図していない。
【００１０】
【図１Ａ】図１Ａは、カスケード構成のノーマリーオフ装置Ｑ４およびノーマリーオン装置Ｑ１を備えるスイッチの回路図であり、図中、コンデンサＣ６およびツェナーダイオードＤ３は、ノーマリーオフ装置のソースとノーマリーオン装置のゲートとの間で互いに並列接続され、さらに、１組のツェナーダイオードＤ５およびＤ６が、ノーマリーオフ装置のゲートとソースとの間で逆向きに直列接続されている。
【図１Ｂ】図１Ｂは、図１Ａに示すスイッチの回路図であり、さらにノーマリーオフ装置Ｑ４のソースとノーマリーオン装置Ｑ１のドレインとの間で互いに並列接続された１組のダイオードＤ１を備え、ダイオードＤ１のカソードがノーマリーオン装置のドレインに接続されている。
【図１Ｃ】図１Ｃは、図１Ａに示すスイッチの回路図であり、さらにノーマリーオフ装置Ｑ４をまたぐコンデンサＣ７およびツェナーダイオードＤ７を備える。
【図２Ａ】図２Ａは、図１Ａに示すスイッチであり、さらにノーマリーオフ装置Ｑ４のゲートと、コンデンサＣ６およびノーマリーオン装置Ｑ１のゲートの間の電気接続部との間で直列接続されたダイオードＤ２および抵抗器Ｒ１を備える。
【図２Ｂ】図２Ｂは、図１Ａに示すスイッチであり、さらに、コンデンサＣ６とノーマリーオン装置Ｑ１のゲートとの間の電気接続部に、ダイオードＤ２および抵抗器Ｒ１を介して直列接続された直流電源を備える。
【図３】図３は、カスケード構成で接続されたノーマリーオフ装置Ｑ４およびノーマリーオン装置Ｑ１を備えるスイッチの回路図であり、ノーマリーオフ装置Ｑ４のソースとノーマリーオン装置Ｑ１のゲートとの間で、コンデンサＣ６およびツェナーダイオードＤ３が互いに並列接続されているのが示され、さらに、抵抗器Ｒ１００およびダイオードＤ１００が互いに並列接続されるとともに、コンデンサＣ６およびツェナーダイオードＤ３とノーマリーオン装置Ｑのゲートとの間でコンデンサＣ６およびツェナーダイオードＤ３と直列接続されているのが示され、さらに、ツェナーダイオードＤ３およびダイオードＤ１００のカソードが両方、ノーマリーオン装置のゲートに接続されている。
【図４】図４は、カスケード構成で接続されたノーマリーオフ装置Ｑ４およびノーマリーオン装置Ｑ１を備えるスイッチの回路図であり、ノーマリーオフ装置Ｑ４のソースとノーマリーオン装置Ｑ１のゲートとの間で、コンデンサＣ６およびツェナーダイオードＤ３が互いに並列接続されているのが示され、さらに、抵抗器Ｒ１００およびダイオードＤ１０１が互いに並列接続されるとともに、コンデンサＣ６およびツェナーダイオードＤ３とノーマリーオン装置のゲートとの間でコンデンサＣ６およびツェナーダイオードＤ３と直列接続されているのが示され、さらに、ツェナーダイオードＤ３のカソードおよびダイオードＤ１０１のアノードが、ノーマリーオン装置Ｑ１のゲートに接続されている。
【図５】図５は、図１Ａに示すスイッチの回路図であり、さらにノーマリーオフ装置Ｑ４のゲートとノーマリーオン装置Ｑ１のドレインとの間で直列接続された抵抗器Ｒ２００およびコンデンサＣ２００を備える。
【図６】図６は、ゲート、ソースおよびドレインを有する単一のノーマリーオフ装置Ｑ４、並びに、各々がゲート、ソースおよびドレインを有する複数のノーマリーオン装置Ｑ１１−Ｑ１ｎを備えるスイッチの回路図であり、ノーマリーオフ装置Ｑ４のソースとノーマリーオン装置Ｑ１１−Ｑ１ｎの共通ゲートとの間で互いに並列接続された単一のコンデンサＣ６および単一のツェナーダイオードＤ３が示されている。
【図７】図７は、ゲート、ソースおよびドレインを有する単一のノーマリーオフ装置Ｑ４、並びに、各々がゲート、ソースおよびドレインを有する複数のノーマリーオン装置Ｑ１１−Ｑ１ｎを備えるスイッチの回路図であり、離して配置されたコンデンサＣ６１−Ｃ６ｎおよびツェナーダイオードＤ３１−Ｄ３ｎが、ノーマリーオフ装置Ｑ４のソースと各ノーマリーオン装置Ｑ１１−Ｑ１ｎのゲートとの間で互いに並列に接続されている。
【図８】図８は、各々がゲート、ソースおよびドレインを有する複数のノーマリーオフ装置Ｑ４ｎ、並びに各々がゲート、ソースおよびドレインを有する複数のノーマリーオン装置Ｑ１ｎを備えるスイッチの回路図であり、ノーマリーオフ装置の共通ソースとノーマリーオン装置の共通ゲートとの間で互いに並列接続された単一のコンデンサＣ６および単一のツェナーダイオードＤ３が示されている。
【図９】図９は、ゲート、ソースおよびドレインを有する単一のノーマリーオフ装置Ｑ４、並びに、第１の群Ｑ１１−Ｑ１ｎ（Ｑ１１およびＱ１２を図示）と第２の群Ｑ２１−Ｑ２ｎ（Ｑ２１およびＱ２２を図示）とに分類された各々がゲート、ソースおよびドレインを有する複数のノーマリーオン装置を備えるスイッチの回路図であり、ノーマリーオフ装置のソースと第１の群の１以上のノーマリーオン装置Ｑ１１−Ｑ１ｎの共通ゲートとの間で互いに並列接続された第１のコンデンサＣ６１および第１のツェナーダイオードＤ３１が示され、さらに、ノーマリーオフ装置のソースと第２の群の１以上のノーマリーオン装置Ｑ２１−Ｑ２ｎの共通ゲートとの間で互いに並列接続された第２のコンデンサＣ６２および第２のツェナーダイオードＤ３２が示され、さらに、ノーマリーオフ装置Ｑ４のゲートと第１のコンデンサＣ６１および第１の群のノーマリーオン装置Ｑ１１−Ｑ１ｎの共通ゲートの間の電気接続部との間で直列接続されたダイオードＤ２および抵抗器Ｒ１１が示され、さらに、ノーマリーオフ装置Ｑ４のゲートと第２のコンデンサＣ６２および第２の群のノーマリーオン装置Ｑ２１−Ｑ２ｎの共通ゲートの間の電気接続部との間で直列接続されたダイオードＤ２および抵抗器Ｒ１２が示されている。
【図１０Ａ】図１０Ａおよび１０Ｂは、動作中の、図１Ｂの装置内での様々な位置における電圧を示す回路図であり、オン切替え時の装置が図１０Ａに示され、オフ切替え後の装置が図１０Ｂに開示されている。
【図１０Ｂ】同上。
【図１１Ａ】図１１Ａ−１１Ｃは、図１Ｂに示すスイッチのスイッチング波形を示す。
【図１１Ｂ】同上。
【図１１Ｃ】同上。
【発明を実施するための形態】
【００１１】
本明細書を解釈する目的において、本明細書での「または（ｏｒ）」の使用は、「および（ａｎｄ）／または（ｏｒ）」を意味するが、これと異なる指定がある場合または「および／または」の使用が明らかに不適切な場合はこの限りではない。本明細書での「１の（ａ）」の使用は、「１以上の（ｏｎｅ  ｏｒ  ｍｏｒｅ）」を意味するが、これと異なる指定がある場合または「１以上の」の使用が明らかに不適切な場合はこの限りではない。「備える（ｃｏｍｐｒｉｓｅ）」、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および「含む（ｉｎｃｌｕｄｉｎｇ）」の使用は、互いに代用可能であり、限定することを意図しない。さらに、１以上の実施形態の説明で、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語を使用する場合、当業者であれば、いくつかの特定の実施例において、「実質的に〜からなる（ｃｏｎｓｉｓｔｉｎｇ  ｅｓｓｅｎｔｉａｌｌｙ  ｏｆ）」および／または「からなる（ｃｏｎｓｉｓｔｉｎｇ  ｏｆ）」という表現を使用して、その実施形態（単数または複数）を代替的に説明できることを理解すると考えられる。いくつかの実施形態において、本教示が動作可能に保たれる限り、ステップの順序または特定の行為を実施する順序が重要ではないことも、理解できるはずである。さらに、いくつかの実施形態では、２以上のステップまたは行為を、同時に実行してもよい。
【００１２】
カスケード構成ノーマリーオフ装置およびノーマリーオン高電圧装置を備えるスイッチについて説明する。スイッチは、ノーマリーオン（例えば、高電圧）装置のゲートとノーマリーオフ（例えば、低電圧）装置のソースとの間に接続されたコンデンサを備える。コンデンサは、ゲート電荷を再利用するため、および、スイッチング遷移速度の制御を簡素化するために使用できる。特に、オフ切替え遷移中にミラー（すなわち、ゲート−ドレイン）容量内で移動する電荷は、次のオン切替え期間に必要な電荷を提供するために使用できる。この電荷は、ノーマリーオン装置のゲートとノーマリーオフ装置のソースとの間に接続されたコンデンサに蓄えられる。コンデンサの容量値の選択により、スイッチング速度を決定することができ、さらに、スイッチング速度は、スイッチングされる電流から半独立している。これにより、電気的な振動を減衰させる大きな受動素子（スナッバーと呼ばれる）を搭載せずに、より適切な電磁妨害（ＥＭＩ；Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）制御が可能となる。電荷を再利用せず、スイッチング速度の制御に他の技術を使用する従来のカスケード回路が、コンデンサの追加により著しく改善される。さらに、本明細書に記載されているコンデンサの使用法は、実質的に無損失であり、さらに、最小限の構成要素しか必要としない。
【００１３】
本明細書で使用する場合、「ノーマリーオン」は、ゲートバイアスが印加されていない時に電流を流し、電流を遮断するためにゲートバイアスを必要とする装置を意味する。本明細書で使用する場合、「ノーマリーオフ」は、ゲートバイアスが印加されていない時に電流を遮断し、ゲートバイアスが印加されると電流を流す装置を意味する。本明細書で使用する場合、「高電圧」は、１００ボルト以上の電圧であり、「低電圧」は、１００ボルト未満の電圧（例えば、２０−５０Ｖ）である。
【００１４】
本明細書で使用する場合、回路内の別の構成要素もしくは位置「に接続された」、または、回路内の２つの構成要素もしくは位置「の間に接続された」回路の構成要素は、回路内の他の構成要素（単数または複数）もしくは位置（単数または複数）に、直接接続されていてもよく、または間接的に接続されていてもよい。接続部に介在要素がない場合、構成要素は、回路内の別の構成要素または位置に直接接続され、接続部に１以上の介在要素がある場合、構成要素は、回路内の別の構成要素または位置に間接的に接続されている。回路内の第１の構成要素または位置が、第３の構成要素を介して回路内の第２の構成要素または位置に接続されていると記載されている場合、第３の構成要素は、回路内の第１の構成要素または位置と回路内の第３の構成要素または位置との間に電気的に接続されている。回路内の第１の構成要素または位置と第３の構成要素は、互いに直接接続されていてもよく、または間接的に接続されていてもよい。同様に、回路内の第２の構成要素または位置と第３の構成要素は、互いに直接接続されていてもよく、または間接的に接続されていてもよい。
【００１５】
ソース−スイッチングされる（すなわち、カスケード）構成の、ノーマリーオフ装置のソースとノーマリーオン装置のゲートとの間に接続されたコンデンサを含むいくつかのスイッチについて説明する。いくつかの実施形態に係るスイッチが、図１Ａに示されている。図１Ａは、ゲート、ソースおよびドレインを有するノーマリーオフ装置Ｑ４並びにゲート、ソースおよびドレインを有するノーマリーオン装置Ｑ１を、カスケード構成で備えるスイッチの回路図であり、ノーマリーオフ装置のソースとノーマリーオン装置のゲートとの間で並列接続されたコンデンサＣ６およびダイオードＤ３が示されている。図１ＡにはツェナーダイオードＤ３が示されているが、別の種類のダイオードを使用してもよい。図１Ａに示すように、ツェナーダイオードＤ３のカソードは、ノーマリーオン装置のゲートに接続されている。ツェナーダイオードＤ３は、ノーマリーオン装置のゲート電圧が負の値になるのを防ぐと同時に、ノーマリーオン装置のゲート電圧が過度に高くなってノーマリーオフ装置のなだれ降伏を引き起こす事態を防ぐことができる。図１Ａで、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途に用いることができる。
【００１６】
図１Ａでさらに示すように、１組のツェナーダイオードＤ５およびＤ６が、ノーマリーオフ装置のゲートとソースとの間で逆向きに直列接続されている。図１Ａに示すツェナーダイオードＤ５およびＤ６は、Ｑ４のゲートが動作限界を越えないようにするために使用できる随意的なクランプダイオードである。例えば、ツェナーダイオードＤ５およびＤ６は、漂遊インダクタンスおよび高いｄｉ／ｄｔに起因するスパイク電圧によって低電圧スイッチング装置Ｑ４（例えば、Ｓｉ  ＭＯＳＦＥＴまたはＳｉＣ  ＪＦＥＴ）を損傷する事態を防ぐことができる。図１Ａに示すダイオードＤ５およびＤ６は、本明細書に記載されるいずれの実施形態でも使用することができる。
【００１７】
ノーマリーオン装置Ｑ１は、高電圧（例えば、１００Ｖ以上）のノーマリーオン電界効果トランジスタであってもよい。ノーマリーオフ装置Ｑ４は、低電圧（例えば、１００Ｖ未満）のノーマリーオフトランジスタであってもよい。
【００１８】
図１Ｂは、ノーマリーオフ装置のソースとノーマリーオン装置のドレインとの間で互いに並列に接続された１組のダイオードＤ１を更に備えるスイッチの回路図であり、ダイオードＤ１のカソードがノーマリーオン装置のドレインに接続されている。ダイオードＤ１は、随意的である。図１Ｂに示すダイオードＤ１は、本明細書に記載されるいずれの実施形態でも使用することができる。ダイオードは、スイッチが同期整流器として動作している時に、伝導損を低減することができる。図１Ｂで、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途で使用することができる。図１ＢにはツェナーダイオードＤ３が示されているが、別の種類のダイオードを使用してもよい。
【００１９】
出力キャパシタンスの比に応じて、スイッチ内のノーマリーオフ装置（単数または複数）をまたいでコンデンサおよび／またはツェナーダイオードを追加してもよい。図１Ｃは、ノーマリーオフ装置Ｑ４をまたぐコンデンサＣ７およびツェナーダイオードＤ７を更に備えるスイッチの回路図である。ツェナーダイオードＤ７は、ドレイン電圧が過度に上昇した場合に、ノーマリーオフ装置Ｑ４からなだれ降伏エネルギーを解放することができる。コンデンサＣ７は、オフ切替えを減速させることができる。図１Ｃに示すコンデンサおよび／またはツェナーダイオードは、本明細書に記載されるいずれの実施形態でも使用することができる。図１Ｃで、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途で使用することができる。図１ＣにはツェナーダイオードＤ３が示されているが、別の種類のダイオードを使用してもよい。
【００２０】
本明細書に記載されるスイッチは、スイッチング速度をさらに変更するため、および伝導損を低減させるため、様々な拡張機能とともに単一のパッケージに一体化されていてもよい。いくつかの実施形態によれば、ゲート駆動源または直流電源からコンデンサＣ６に、小さな直流バイアスを印加することにより、伝導損を低減してもよい。ゲート駆動源からコンデンサＣ６に直流バイアスが印加される一実施形態が、図２Ａに示されている。図２Ａに示すように、ダイオードＤ２および抵抗器Ｒ１は、ノーマリーオフ装置のゲートとコンデンサＣ６およびノーマリーオン装置のゲートの間の電気接続部との間で直列接続されている。図２Ａに示すダイオードＤ２および抵抗器Ｒ１は、本明細書に記載されるいずれの実施形態でも使用することができる。図２Ａで、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途で使用することができる。図２ＡにはツェナーダイオードＤ３が示されているが、別の種類のダイオードを使用してもよい。
【００２１】
直流電源からコンデンサＣ６に直流バイアスが印加される一実施形態が、図２Ｂに示されている。図２Ｂに示すように、直流電源が、直列接続されたダイオードＤ２および抵抗器Ｒ１を介して、コンデンサＣ６とノーマリーオン装置Ｑ１のゲートとの間の電気接続部に接続されている。図２Ｂに示す直流電源、ダイオードＤ２および抵抗器Ｒ１は、本明細書に記載されるいずれの実施形態でも使用することができる。図２Ｂで、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途で使用することができる。図２ＢにはツェナーダイオードＤ３が示されているが、別の種類のダイオードを使用してもよい。
【００２２】
図３は、カスケード構成で接続された、ゲート、ソースおよびドレインを有するノーマリーオフ装置Ｑ４並びにゲート、ソースおよびドレインを有するノーマリーオン装置Ｑ１を備えるスイッチの回路図である。図３に示すように、ノーマリーオフ装置Ｑ４のソースとノーマリーオン装置Ｑ１のゲートとの間で、コンデンサＣ６とダイオードＤ３とが互いに並列接続されているのが示されている。ツェナーダイオードＤ３が図３に示されているが、別の種類のダイオードを使用してもよい。図３でさらに示すように、抵抗器Ｒ１００とダイオードＤ１００とが互いに並列接続されるとともに、コンデンサＣ６およびツェナーダイオードＤ３とノーマリーオン装置のゲートとの間でコンデンサＣ６およびツェナーダイオードＤ３に直列接続されている。図３でさらに示すように、ツェナーダイオードＤ３およびダイオードＤ１００のカソードが両方とも、ノーマリーオン装置のゲートに接続されている。この構成は、スイッチのオン切替えを高速化するために使用できる。随意的なクランプダイオードＤ５およびＤ６を、さらに図３に示す。図３に示す抵抗器Ｒ１００およびダイオードＤ１００は、本明細書に記載されるいずれの実施形態でも使用することができる。図３で、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途で使用することができる。
【００２３】
図４は、カスケード構成で接続された、ゲート、ソースおよびドレインを有するノーマリーオフ装置Ｑ４並びにゲート、ソースおよびドレインを有するノーマリーオン装置Ｑ１を備えるスイッチの回路図であり、ノーマリーオフ装置Ｑ４のソースとノーマリーオン装置Ｑ１のゲートとの間で、コンデンサＣ６とダイオードＤ３とが互いに並列接続されているのが示されている。ツェナーダイオードＤ３が図４に示されているが、別の種類のダイオードを使用してもよい。図４に示すように、抵抗器Ｒ１００およびダイオードＤ１０１が互いに並列接続されているとともに、コンデンサＣ６およびツェナーダイオードＤ３とノーマリーオン装置のゲートとの間で、コンデンサＣ６およびツェナーダイオードＤ３に列接続されているのが、さらに示されている。図４でさらに示すように、ツェナーダイオードＤ３のカソードおよびダイオードＤ１０１のアノードが、ノーマリーオン装置のゲートに接続されている。この構成は、スイッチのオフ切替えを高速化するために使用できる。随意的なクランプダイオードＤ５およびＤ６を、さらに図４に示す。図４に示す抵抗器Ｒ１００およびダイオードＤ１０１は、本明細書に記載されるいずれの実施形態でも使用することができる。図４で、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途で使用することができる。
【００２４】
図５は、図１Ａに示すスイッチの回路図であり、ノーマリーオフ装置のゲートとノーマリーオン装置のドレインとの間で直列接続された、抵抗器Ｒ２００およびコンデンサＣ２００をさらに備える。コンデンサＣ２００は、スイッチのスイッチング速度を制御するために使用できる。随意的なクランプダイオードＤ５およびＤ６を、さらに図５に示す。図５に示すようにノーマリーオフ装置のゲートとノーマリーオン装置のドレインとの間で直列接続された、抵抗器Ｒ２００およびコンデンサＣ２００は、本明細書に記載されるいずれの実施形態でも使用することができる。図５で、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途で使用することができる。ツェナーダイオードＤ３が図５に示されているが、別の種類のダイオードを使用してもよい。
【００２５】
複数のノーマリーオン装置と単一または複数のノーマリーオフ装置とを備えるスイッチが、さらに提供される。複数のノーマリーオン装置と単一または複数のノーマリーオフ装置とを備える実施形態の回路図を、図６−９に示し、以下で説明する。これらの図にはツェナーダイオードＤ３が示されているが、別の種類のダイオードを使用してもよい。
【００２６】
図６は、ゲート、ソースおよびドレインを有する単一のノーマリーオフ装置Ｑ４並びに各々がゲート、ソースおよびドレインを有する複数のノーマリーオン装置Ｑ１１−Ｑ１ｎを備えるスイッチの回路図であり、ノーマリーオン装置Ｑ１１−Ｑ１ｎのゲートが互いに接続されて共通ゲートを形成し、さらに、ノーマリーオフ装置Ｑ４のソースとノーマリーオン装置Ｑ１１−Ｑ１ｎの共通ゲートとの間で、単一のコンデンサＣ６と単一のツェナーダイオードＤ３とが互いに並列接続されているのが示されている。図６に、ノーマリーオフ装置Ｑ４のソースとノーマリーオン装置Ｑ１１−Ｑ１ｎの共通ドレインとの間で、ダイオードＤ１が互いに並列接続されているのが、さらに示されている。ダイオードＤ１は、随意的である。随意的なクランプダイオードＤ５およびＤ６を、さらに図６に示す。図６で、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途で使用することができる。
【００２７】
図７は、ゲート、ソースおよびドレインを有する単一のノーマリーオフ装置Ｑ４並びに各々がゲート、ソースおよびドレインを有する複数のノーマリーオン装置Ｑ１１−Ｑ１ｎを備えるスイッチの回路図であり、ノーマリーオフ装置Ｑ４のソースと各ノーマリーオン装置Ｑ１１−Ｑ１ｎのゲートとの間で、離して配置されたコンデンサＣ６ｎとツェナーダイオードＤ３ｎとが互いに並列接続されているのが示されている。図７に、ノーマリーオフ装置Ｑ４のソースとノーマリーオン装置Ｑ１１−Ｑ１ｎの共通ドレインとの間で、ダイオードＤ１が互いに並列接続されているのが、さらに示されている。ダイオードＤ１は、随意的である。随意的なクランプダイオードＤ５およびＤ６を、さらに図７に示す。図７で、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途で使用することができる。
【００２８】
図８は、各々がゲート、ソースおよびドレインを有する複数のノーマリーオフ装置Ｑ４１−Ｑ４ｎ並びに各々がゲート、ソースおよびドレインを有する複数のノーマリーオン装置Ｑ１１−Ｑ１ｎを備えるスイッチの回路図である。図８に示すように、ノーマリーオン装置Ｑ１１−Ｑ１ｎのゲートが互いに接続されて、共通ゲートを形成している。図８に示すように、ノーマリーオフ装置Ｑ４１−Ｑ４ｎのゲートが互いに接続されて共通ゲートを形成し、ノーマリーオフ装置Ｑ４１−Ｑ４ｎのソースが互いに接続されて共通ソースを形成し、さらに、各ノーマリーオフ装置Ｑ４１−Ｑ４ｎのドレインが、複数のノーマリーオン装置のうちの１のノーマリーオン装置のソースに接続されている。図８でさらに示すように、ノーマリーオフ装置の共通ソースとノーマリーオン装置の共通ゲートとの間で、単一のコンデンサＣ６と単一のツェナーダイオードＤ３とが互いに並列に接続されている。図８で、ノーマリーオフ装置Ｑ４１−Ｑ４ｎの共通ソースとノーマリーオン装置Ｑ１１−Ｑ１ｎの共通ドレインとの間で、ダイオードＤ１が互いに並列接続されているのがさらに示されている。ダイオードＤ１は、随意的である。随意的なクランプダイオードＤ５およびＤ６を、さらに図８に示す。
【００２９】
図９は、各々がゲート、ソースおよびドレインを有する単一のノーマリーオフ装置Ｑ４並びに各々がゲート、ソースおよびドレインを有する２つの群のノーマリーオン装置Ｑ１１−Ｑ１ｎおよびＱ２１−Ｑ２ｎを備えるスイッチの回路図である。図９に示すように、第１の群のノーマリーオン装置Ｑ１１およびＱ１２のゲートが互いに接続されて第１の群のノーマリーオン装置の共通ゲートを形成し、さらに、第２の群のノーマリーオン装置Ｑ２１およびＱ２２のゲートが互いに接続されて第２の群のノーマリーオン装置の共通ゲートを形成している。図９でさらに示すように、ノーマリーオフ装置のソースと第１の群のノーマリーオン装置の共通ゲートとの間で、第１のコンデンサＣ６１および第１のツェナーダイオードＤ３１が互いに並列接続されているのが示され、さらに、ノーマリーオフ装置のソースと第２の群のノーマリーオン装置の共通ゲートとの間で、第２のコンデンサＣ６２と第２のツェナーダイオードＤ３２とが互いに並列接続されているのが示されている。図９でさらに示すように、ノーマリーオフ装置のゲートと第１の群のノーマリーオン装置の共通ゲートとの間で直列接続されたダイオードＤ２および抵抗器Ｒ１１が示され、さらに、ノーマリーオフ装置のゲートと第２の群のノーマリーオン装置の共通ゲートとの間で直列接続されたダイオードＤ２および抵抗器Ｒ１２が示されている。ダイオードＤ２および抵抗器Ｒ１１およびＲ１２は、随意的である。随意的なクランプダイオードＤ５およびＤ６を、さらに図９に示す。図９で、「ｋ」は、ノーマリーオフ装置Ｑ４のソースへのケルビン接続を表す。ケルビン接続は随意的であり、大電力用途で使用することができる。
【００３０】
回路には３端子しかないため、回路は、３端子装置として搭載およびパッケージ化されていてもよく、さらに単一のトランジスタの代わりに用いられてもよい。
【００３１】
いくつかの実施形態によれば、ノーマリーオン装置Ｑ１は、高電圧ＪＦＥＴなどの高電圧装置（例えば、ＳｉＣ  ＪＦＥＴ）であってもよい。ノーマリーオン装置は、主電力スイッチングを実行する。高電圧装置の定格電圧は、１００Ｖより大きくてもよい。いくつかの実施形態によれば、ノーマリーオン装置は、米国特許第６，７６７，７８３号明細書に開示されたＳｉＣ  ＪＦＥＴであってもよく、同明細書はその全体が参照により本明細書に援用される。適切な市販のノーマリーオン装置は、ＳｅｍｉＳｏｕｔｈ  Ｌａｂｏｒａｔｏｒｉｅｓ，Ｉｎｃ．製の製品番号ＳＪＤＰ１２０Ｒ０８５の、１２００ＶノーマリーオンＳｉＣ  ＪＦＥＴである。
【００３２】
いくつかの実施形態によれば、Ｑ４は低電圧スイッチング装置であってもよく、その非限定的な例はＳｉ  ＭＯＳＦＥＴである。低電圧装置の定格電圧は、１００Ｖ未満であってもよい。例示的な低電圧装置の定格電圧は、約４０Ｖ（例えば、３８−４２Ｖ）であり、低電圧装置のＲａｓは、ノーマリーオン装置Ｑ１の抵抗の５−１０％である。この装置のスイッチングにより、主スイッチが導通する。
【００３３】
ノーマリーオン装置のゲートとノーマリーオフ装置のソースとの間に接続されたコンデンサＣ６を使用して、主スイッチのゲート−ドレイン容量の電荷を再循環させる。所望のスイッチング速度のスイッチを提供するように、コンデンサの容量値が選択されていてもよい。いくつかの実施形態によれば、コンデンサＣ６の容量値は、１０００−１０００００ｎＦであってもよい。いくつかの実施形態によれば、コンデンサＣ６の容量値は、２２００−６８００ｐＦであってもよい。
【００３４】
ノーマリーオン装置のゲートとノーマリーオフ装置のソースとの間でコンデンサＣ６と並列に接続されたツェナーダイオードＤ３の阻止電圧は、通常、約２０Ｖ（例えば、１８−２２Ｖ）である。ツェナーダイオードＤ３は、ノーマリーオン装置Ｑ１のゲートが負の値になるのを防ぐことができ、それにより、ノーマリーオン装置Ｑ１がオンに切り替わることができない。ツェナーダイオードＤ３は、なだれ降伏または漏れ電流によって、ノーマリーオン装置Ｑ１のゲートが過度に高くなるのを防ぐこともでき、その結果、Ｑ４はなだれ降伏を引き起こさない。
【００３５】
ノーマリーオフ装置Ｑ４のゲートとソースとの間で逆向きに直列接続されたツェナーダイオードＤ５およびＤ６は、クランプダイオードであり、例えば、漂遊インダクタンスおよび高いｄｉ／ｄｔによってもたらされる高いスパイク電圧に起因して、Ｑ４のゲートが製造元の定める限界を上回るのを防ぐことができる。ダイオードＤ５およびＤ６は、随意的である。
【００３６】
ダイオードＤ１は、随意的な逆方向導通ダイオードである。スイッチング周波数の低いいくつかの用途では、別のダイオードを使用することで、Ｑ４／Ｑ１の同期整流器の能力より伝導損を小さくしてもよい。
【００３７】
図１０Ａおよび１０Ｂは、動作中の装置内における様々な位置での電圧を示す回路図である。図１０Ａおよび１０Ｂに示すように、ノーマリーオン装置の閾値に達し、それ以上電流が流れなくなるまで、Ｑ４のソースが上昇する。その結果、スイッチングがまったく起こらない。オン切替え時の装置が、図１０Ａに示されている。図１０Ａに示すように、Ｑ４のゲートが高く（１０Ｖ）、Ｑ４のドレインが低い（０Ｖ）ため、ノーマリーオン装置Ｑ１が導通している。オン切替え遷移中、Ｑ４のドレイン−ゲート容量がＣ６を放電させる結果、それが負に向かうが、ツェナーダイオードＤ３にクランプされる。
【００３８】
オフ切替え後の装置が図１０Ｂに示されている。図１０Ｂに示すように、ノーマリーオフ装置Ｑ４のゲートがゼロに向かい、ノーマリーオン装置Ｑ１が導通してノーマリーオフ装置Ｑ４のドレインを引き上げ、Ｑ１のドレイン−ゲート容量がコンデンサＣ６を引き上げ、さらに、最大電圧がＤ３にクランプされる。
【００３９】
本明細書に記載されるスイッチでは、オン切替え遷移中、ノーマリーオフ装置Ｑ４のゲート電荷がコンデンサＣ６から供給され、これによりオン切替えが速くなる。オフ切替え中、コンデンサＣ６が充電される。特に、オフ切替え後、ノーマリーオン装置Ｑ１のドレイン−ゲート容量が、コンデンサＣ６の電圧を引き上げる。
【００４０】
コンデンサＣ６の容量値を変えて、スイッチングの挙動に影響を与えてもよい。例えば、Ｃ６の容量を小さくすると、オン切替えは速くなるが、オフ切替えは遅くなる。ノーマリーオン装置の容量Ｃａｓは、Ｑ４出力キャパシタンスを充電するために使用できる。
【００４１】
前述のスイッチを備える回路が、さらに提供される。スイッチは、スイッチングトランジスタを利用するあらゆる用途で使用することができる。例示的な回路として、バック型、ブースト型、フォワード型、ハーフブリッジ型、およびＣｕｋ型などの電源があげられる。
【００４２】
実験
【００４３】
本発明の実践手法は、以下の例を参照することでさらに理解することができるが、以下の例は、例証のためにのみ提供するのであって、限定することは意図していない。
【００４４】
本明細書に記載されているスイッチを製造して試験した。スイッチは、単一のノーマリーオン装置および単一のノーマリーオフ装置を備えるようにし、さらに、図１Ｂに示す構成とした。ノーマリーオン装置Ｑ１は、ＳｉＣ  ＪＦＥＴとした。ノーマリーオフ装置は、Ｓｉ  ＭＯＳＦＥＴとした。スイッチで使用されるコンデンサＣ６の容量は、４７００ｐＦとした。スイッチで使用されるツェナーダイオードＤ３、Ｄ５、およびＤ６の各ツェナー電圧は、１８Ｖとした。図１Ｂに示すように、スイッチには、さらに１組のダイオードＤｌが含まれるようにした。
【００４５】
図１１Ａ−１１Ｃは、スイッチのスイッチング波形を示す。図１１Ａは、オフ切替え時の、スイッチのスイッチング波形である。図１１Ｂは、オン切替え時の、スイッチのスイッチング波形である。図１１Ａ−１１Ｃで、５１は、ノーマリーオン装置のドレイン（すなわち、カスケードドレイン）で測定された電圧であり、５２は、ノーマリーオン装置のソースで測定された電圧であり、５３は、ノーマリーオン装置のゲートで測定された電圧であり、さらに、５４は、ノーマリーオフ装置のドレイン（すなわち、カスケードソース）で測定された電圧である。ｄｉ／ｄｔの測定値は、約２Ａ／ｎＳであったが、使用プローブは１００ＭＨｚプローブであったので、ｄｉ／ｄｔの実際の値はもっと大きかった可能性がある。
【００４６】
図１１Ａ−１１Ｃに示すように、ノーマリーオフ装置のゲートが高くなり（例えば、１０Ｖ）、その結果、ノーマリーオン装置Ｑ１のオン切替えが起こる。オン切替え中、Ｃ６の電圧はゼロに落ちて、ノーマリーオフ装置Ｑ４のゲートに電流を供給し、Ｑ４のドレイン−ゲート容量を補償する。これにより、スイッチのオン切替えが速くなる。
【００４７】
明細書のここまでの記載で、例示の目的のための例と併せて、本発明の原則について教示しているが、本開示を読んだ当業者であれば、本発明の真の範囲から逸脱することなく、様々な、形態上の変更および細部の変更が可能なことを理解すると考えられる。
【図１Ａ】
2014512765.tif 000003
【図１Ｂ】
2014512765.tif 000004
【図１Ｃ】
2014512765.tif 000005
【図２Ａ】
2014512765.tif 000006
【図２Ｂ】
2014512765.tif 000007
【図３】
2014512765.tif 000008
【図４】
2014512765.tif 000009
【図５】
2014512765.tif 000010
【図６】
2014512765.tif 000011
【図７】
2014512765.tif 000012
【図８】
2014512765.tif 000013
【図９】
2014512765.tif 000014
【図１０Ａ】
2014512765.tif 000015
【図１０Ｂ】
2014512765.tif 000016
【図１１Ａ】
2014512765.tif 000017
【図１１Ｂ】
2014512765.tif 000018
【図１１Ｃ】
2014512765.tif 000019
【手続補正書】
【提出日】平成26年2月26日(2014.2.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート、ソースおよびドレインを含む第１のノーマリーオン半導体装置と、
ゲート、ソースおよびドレインを含む第１のノーマリーオフ半導体装置と、
第１のコンデンサと、
第１のダイオードと、を備え、
前記第１のノーマリーオン半導体装置の前記ソースが、前記第１のノーマリーオフ半導体装置の前記ドレインに接続され、
前記第１のノーマリーオン半導体装置の前記ゲートが、第１のコンデンサを介して、前記第１のノーマリーオフ半導体装置の前記ソースに接続され、
前記第１のダイオードが、前記第１のノーマリーオン半導体装置の前記ゲートと前記第１のノーマリーオフ半導体装置の前記ソースとの間で、前記第１のコンデンサと並列に接続され、前記第１のダイオードのカソードが、前記第１のノーマリーオン半導体装置の前記ゲートに接続され、前記第１のダイオードのアノードが、前記第１のノーマリーオフ半導体装置の前記ソースに接続されている、
スイッチ。
【請求項２】
前記第１のダイオードが、第１のツェナーダイオードである、
請求項１のスイッチ。
【請求項３】
前記第１のツェナーダイオードのツェナー電圧が、１５−２５Ｖである、
請求項２のスイッチ。
【請求項４】
前記第１のノーマリーオフ半導体装置の前記ゲートと前記ソースとの間で逆向きに直列接続された第２のツェナーダイオードおよび第３のツェナーダイオードをさらに備える、
請求項１のスイッチ。
【請求項５】
前記第１のノーマリーオン半導体装置の前記ドレインと前記第１のノーマリーオフ半導体装置の前記ソースとの間で互いに並列接続された第１および第２のダイオードをさらに備え、前記第１および第２のダイオードのそれぞれのカソードが、前記第１のノーマリーオン半導体装置の前記ドレインに接続されている、
請求項１のスイッチ。
【請求項６】
前記第１のノーマリーオフ半導体装置の前記ゲートと前記前記第１のコンデンサおよび前記第１のノーマリーオン半導体装置の前記ゲートの間の電気接続部との間で直列接続されたダイオードおよび抵抗器をさらに備え、前記ダイオードのアノードが、前記第１のノーマリーオフ半導体装置の前記ゲートに接続されている、
請求項１のスイッチ。
【請求項７】
前記第１のノーマリーオン半導体装置の前記ゲートと前記第１のコンデンサとの間で、互いに並列に配置され、さらに、前記第１のコンデンサと直列に配置された抵抗器およびダイオードをさらに備える、
請求項１のスイッチ。
【請求項８】
前記ダイオードのカソードが、前記第１のノーマリーオン半導体装置の前記ゲートに接続されている、
請求項７のスイッチ。
【請求項９】
前記ダイオードのアノードが、前記第１のノーマリーオン半導体装置の前記ゲートに接続されている、
請求項７のスイッチ。
【請求項１０】
前記第１のノーマリーオフ半導体装置の前記ゲートと前記第１のノーマリーオン半導体装置の前記ドレインとの間で直列に配置された抵抗器および第２のコンデンサをさらに備える、請求項１のスイッチ。
【請求項１１】
前記第１のノーマリーオン半導体装置が高電圧装置である、ノーマリーオフ半導体装置が低電圧装置である、
請求項１のスイッチ。
【請求項１２】
前記第１のノーマリーオン半導体装置が、ＳｉＣ接合型電界効果トランジスタである、
請求項１のスイッチ。
【請求項１３】
前記スイッチが、１以上の付加的なノーマリーオン半導体装置を更に備え、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ドレインが、前記第１のノーマリーオン半導体装置の前記ドレインに接続され、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ソースが、前記第１のノーマリーオフ半導体装置の前記ドレインに接続され、
前記第１のノーマリーオン半導体装置の前記ゲートが、前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ゲートに接続されて共通ゲートを形成し、前記共通ゲートが、前記第１のコンデンサを介して前記第２のノーマリーオフ半導体装置の前記ソースに接続されている、
請求項１のスイッチ。
【請求項１４】
前記回路が、１以上の付加的なノーマリーオン半導体装置を更に備え、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ドレインが、前記第１のノーマリーオン半導体装置の前記ドレインに接続され、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ソースが、前記第１のノーマリーオフ半導体装置の前記ドレインに接続され、前記１以上の付加的なノーマリーオン半導体装置の前記ゲートのそれぞれが、コンデンサを介して前記第２のノーマリーオフ半導体装置の前記ソースに接続されている、
請求項１のスイッチ。
【請求項１５】
前記回路が、１以上の付加的なノーマリーオン半導体装置と１以上の付加的なノーマリーオフ半導体装置と、を更に備え、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ドレインが、前記第１のノーマリーオン半導体装置の前記ドレインに接続され、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ゲートが、前記第１のノーマリーオン半導体装置の前記ゲートに接続されて共通ゲートを形成し、前記共通ゲートが、前記第１のコンデンサを介して前記第１のノーマリーオフ半導体装置の前記ソースに接続され、
前記１以上の付加的なノーマリーオン半導体装置のそれぞれの前記ソースが、前記１以上の付加的なノーマリーオフ半導体装置のうちの個別の１の付加的なノーマリーオフ半導体装置の前記ドレインに接続され、
前記１以上の付加的なノーマリーオフ半導体装置のそれぞれの前記ソースが、前記第１のノーマリーオフ半導体装置の前記ソースに接続され、前記１以上の付加的なノーマリーオフ半導体装置のそれぞれの前記ゲートが、前記第１のノーマリーオフ半導体装置の前記ゲートに接続されている、
請求項１のスイッチ。
【請求項１６】
前記第１のコンデンサの容量が、１０００−１０００００ｎＦである、
請求項１のスイッチ。
【請求項１７】
前記第１のコンデンサの容量が、２２００−６８００ｐＦである、
請求項１６のスイッチ。
【請求項１８】
直流電圧源をさらに備え、
前記直流電圧源が、前記第１のコンデンサに直流バイアスを供給することに適合している、
請求項１のスイッチ。
【請求項１９】
前記直流電圧源と前記第１のコンデンサおよび前記第１のノーマリーオン半導体装置の前記ゲートの間の前記接続部との間で直列接続されたダイオードおよび抵抗器をさらに備え、前記ダイオードのアノードが、前記第１のノーマリーオフ半導体装置の前記ゲートに接続されている、
請求項１８のスイッチ。
【請求項２０】
前記ノーマリーオフ半導体装置の前記ゲートに接続された直流電圧源をさらに備え、
前記直流電圧源が、
前記第１のノーマリーオフ半導体装置の前記ゲートと、前記第１のコンデンサおよび前記第１のノーマリーオン半導体装置の前記ゲートの間の前記接続部と、の間で直列接続された前記ダイオードおよび前記抵抗器を介して、前記第１のコンデンサに、および、
前記ノーマリーオフ半導体装置の前記ゲートに、
直流バイアスを供給することに適合している、
請求項６のスイッチ。
【国際調査報告】
2014512765.tif 000020
2014512765.tif 000021
2014512765.tif 000022