(57)【要約】  パッケージに埋め込まれた半導体ダイ２を含む半導体デバイスを説明する。ダイは、パッケージの端子にボンディングされるべき複数のパッドを含む表側２８を有し、ダイの裏側１６がサーマルブリッジによりパッケージの裏側面２９に結合される。
2014507809.tif 000002
【特許請求の範囲】
【請求項１】
印刷回路基板に埋め込まれた半導体ダイ基板を含むチップモジュールであって、前記ダイが裏側と複数のコンタクトパッドを有する能動的な表側とを含み、前記ダイの前記裏側がサーマルブリッジにより前記チップモジュールの表面に結合される、チップモジュール。
【請求項２】
請求項１に記載のチップモジュールであって、前記ダイの前記裏側の少なくとも一部が、熱的に高度に導電性の被覆で被覆され、前記サーマルブリッジの内側端部が前記被覆に近接する、チップモジュール。
【請求項３】
請求項２に記載のチップモジュールであって、前記サーマルブリッジが、前記ダイの前記裏側の少なくとも前記全面にわたって横方向に延びるモノリシックブロックである、チップモジュール。
【請求項４】
請求項３に記載のチップモジュールであって、前記モノリシックブロックが、熱的に高度に導電性の材料で充填される材料からつくられる、チップモジュール。
【請求項５】
請求項１に記載のチップモジュールであって、前記サーマルブリッジが、各々が前記ダイの前記裏側と前記チップモジュールの前記表面との間のサーマルブリッジを提供する、複数の熱的に高度に導電性のチャネルを含む、チップモジュール。
【請求項６】
請求項５に記載のチップモジュールであって、前記熱的に高度に導電性のチャネルが、熱的に高度に導電性の材料で充填されるビアである、チップモジュール。
【請求項７】
請求項１に記載のチップモジュールであって、前記チップモジュールの前記表面の少なくとも一部が、熱的に高度に導電性の外側被覆で被覆され、前記サーマルブリッジの外側端部が前記外側被覆に近接している、チップモジュール。
【請求項８】
請求項１に記載のチップモジュールであって、前記チップモジュールの前記表面と前記ダイの前記裏側との間の電気的接触が前記サーマルブリッジを介して提供される、チップモジュール。
【請求項９】
チップモジュールを提供するための方法であって、
半導体ダイの表側でコンタクトパッドに接触する工程及び印刷回路基板内に前記半導体ダイを埋め込む工程、
前記半導体ダイの前記表側から背く前記印刷回路基板の表面に複数のビアをドリリングする工程、及び
前記ダイの前記裏側と前記チップモジュールの前記表面との間のサーマルブリッジを形成するように、前記ビアを熱的に高度に導電性の材料で充填する工程、
を含む、方法。
【請求項１０】
請求項９に記載の方法であって、熱的に高度に導電性な層を形成するように前記半導体ダイの前記裏側の少なくとも一部を被覆する工程を更に含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、印刷回路基板（ＰＣＢ）に埋め込まれた半導体ダイを含むチップモジュールに関し、このようなチップモジュールを提供するための方法に関連する。
【背景技術】
【０００２】
最近の半導体デバイスは高いパッキング及び電力密度を有するため、熱放散は重要な問題である。パッケージの熱特性は、特に、複数の集積回路及び／又は半導体デバイスを含むチップモジュールにとって非常に重要である。チップモジュールは種々の異なる形式で提供されている。これらは、小さな印刷回路基板（ＰＣＢ）上に予めパックされた集積回路から、高密度相互接続基板上に多くのチップダイを集積するフルカスタムチップパッケージまで多岐にわたり得る。チップ又はマルチチップモジュールは、パッケージ又はチップスタック内のシステムとしても知られている。
【０００３】
図１は、ＰＣＢ材料内への埋め込み前の、従来技術に従ったチップモジュール２０の簡略化した断面図である。複数のパッド又はコンタクトパッド４を含む能動的な表側３を有する薄化されシリコンダイ２が、ＰＣＢ基板８に非導電性の接着剤６で接着される。その後、接着剤６は硬化され、シリコンダイ２は図２のＰＣＢ基板材料１０に埋め込まれる。
【０００４】
図２は図１のチップモジュール２０の別の簡略化した断面図である。シリコンダイ２はＰＣＢ基板材料１０内部に埋め込まれる。好ましくは、ファイバー強化されたプラスチック材料が埋め込みのために用いられる。パッケージの裏側１２が、チップモジュール２０内部のトレースの更なる配路のために用いられ得る。チップモジュール２０は、単一のシリコンダイ２のためのパッケージ、又は場合によっては複数のダイ、半導体デバイス、及び／又はそこに埋め込まれた受動構成要素を含むマルチチップパッケージであり得る。図２に示すように、シリコンダイ２の能動的な表側におけるコンタクトパッド４は、適切な接続１４により印刷回路基板８に接続され、コンタクトパッド４に接触するためのビアは銅で充填される。
【０００５】
モバイルデバイスでは、小さなサイズ及び高いパッキング密度の最新のチップモジュールが開発されてきている。特にこれらの最新のパッケージでは、半導体ダイ又は複数のダイとチップモジュールの外側との間の熱的結合は重要な問題である。
【発明の概要】
【０００６】
本発明は、チップモジュールの表面とチップモジュールに埋め込まれた半導体ダイとの間の改善された熱的結合を有するチップモジュールを提供する。
【０００７】
１つの側面において、印刷回路基板（ＰＣＢ基板）に埋め込まれた半導体ダイを含むチップモジュールが提供される。ダイは、裏側と複数のコンタクトパッドを有する能動的な表側とを含み、ダイの裏側がサーマルブリッジを介してチップモジュールの表面に結合される。好ましくは、ダイの裏側は、ダイの厚みを所望の値まで低減するためのグラインドプロセスの結果であるグラインドされた表面である。
【０００８】
有利には、埋め込まれた半導体ダイとチップモジュールの表面との間の熱的結合が改善され、一層高い熱放散が提供される。従って、一層高い集積密度又は一層高度な電力統合が可能である。
【０００９】
別の側面において、ダイの裏側の少なくとも一部が、熱的に高度に導電性の被覆で被覆される。サーマルブリッジの内側端部がこの被覆に近接する。好ましくは、被覆は、ダイの裏側の全面にわたって伸張する。被覆は、閉鎖された層又はパターニングされた層であり得、別の側面に従って、パターンの密度は変更され得る。言い換えると、パターンの密度は、平均密度に比べて又は残りの表面におけるパターンの密度に比べて、ダイの裏側の或るエリアにおいて一層高くされ得る。本発明の１つの側面に従って、パターンの密度は、他の領域に比べて一層高い熱を生成するダイの領域において一層高く、例えば、パターン密度はパワートランジスタを含むエリアにおいて増大される。被覆のための好ましい材料は金属であり、好ましくは銅のように熱的に高度に導電性の金属である。有利には、ウエハ裏側の付加的な銅メタライゼーションが、ダイからサーマルブリッジへの熱放散を改善する。好ましくは、銅層は、ウエハをその最終的な厚みまでグラインドした後に堆積される。閉鎖された層は、最高熱放散を提供するが、ダイに機械的応力も印加し得る。組織化された層が、その一層低い機械的応力インパクトに起因して有利である。好ましいパターニングされる層は点又は斜線である。更に、熱的に高度に導電性の被覆は、ダイの裏側の或るエリア、好ましくは、例えば出力トランジスタのような、高い熱的出力を提供するエリア、に限定され得る。
【００１０】
別の側面において、サーマルブリッジは、ダイの裏側の少なくとも全面にわたって横方向に延びるモノリシックブロックである。好ましくは、モノリシックブロックは、例えば熱的に高度に導電性の粒子で充填される、熱的に高度に導電性の材料からつくられる。モノリシックブロックの材料は、金属粒子又は金属クラスタで充填され得、更に好ましくは銅などの熱的に高度に導電性の金属が用いられる。有利には、モノリシックブロックが、半導体ダイの裏側とチップモジュールの外側との間の熱搬送のため効率的なサーマルブリッジを提供する。更に、モノリシックブロックの生成は、埋め込みプロセスに容易に統合され得る。
【００１１】
別の実施例に従って、サーマルブリッジは、各々がダイの裏側とチップモジュールの表面との間のサーマルブリッジを提供する、複数の熱的に高度に導電性のチャネルを含む。好ましくは、熱的に高度に導電性のチャネルは、熱的に高度に導電性の材料、好ましくは銅などの熱的に高度に導電性の金属、で充填されるビアである。ビア又は孔は、表面から、好ましくはチップモジュールの裏面がダイまで又は少なくともダイの裏面近くの領域まで、ドリリングされ得る。ドリリングは、例えば機械的ドリリングにより又はレーザードリリングにより実行され得る。
【００１２】
別の有利な側面に従って、チップモジュールの表面の少なくとも一部が、熱的に高度に導電性の外側被覆で被覆される。サーマルブリッジの外側端部が外側被覆に近接している。チップモジュールのこの外側被覆は、パッケージからヒートシンク、例えばカスタマー印刷回路基板又はその一部、への熱放散を改善することが可能である。この被覆は、熱的に高度に導電性の金属からつくられることが好ましく、好ましい金属は、その高い熱伝導率に起因して銅である。裏側被覆又はめっきは、適切な接着剤又ははんだの助けを借りてヒートシンクに結合され得る。
【００１３】
別の側面において、半導体ダイの裏側は、サーマルブリッジを介して電気的に接触され得る。有利には、この電気的接触は、ビア又は孔を充填するための金属により、又はモノリシックブロックを提供するための熱的に高度に導電性の材料により提供され得る。
【００１４】
別の側面に従って、チップモジュールを提供するための方法が提供される。この方法は、半導体ダイの表側でコンタクトパッドに接触すること、及びＰＣＢ基板に半導体ダイを埋め込むことを含む。更に、半導体ダイの表側から背く印刷回路基板の裏側において複数のビアをドリリングすること、及びダイの裏側とチップモジュールの表面との間のサーマルブリッジを形成するように、これらのビアを熱的に高度に導電性の材料で充填することを含む。好ましくは、例えば銅などの熱的に高度に導電性の金属が用いられる。
【００１５】
その能動的な表側から背く半導体ダイの裏側は、ダイの能動的な表側に電気的に接触する前に、チップモジュールの外側表面に熱的に結合／接触され得ることが理解される。
【００１６】
有利な実施例に従って、この方法は、熱的に高度に導電性の層を形成するように半導体ダイの裏側の少なくとも一部を被覆する工程を更に含む。
【図面の簡単な説明】
【００１７】
【図１】従来技術に従った例示のチップモジュールの略断面図である。
【図２】従来技術に従った例示のチップモジュールの略断面図である。
【００１８】
【図３】パッキングプロセスの異なる段階の間のチップモジュールの簡略化した断面図である。
【図４】パッキングプロセスの異なる段階の間のチップモジュールの簡略化した断面図である。
【図５】パッキングプロセスの異なる段階の間のチップモジュールの簡略化した断面図である。
【図６】パッキングプロセスの異なる段階の間のチップモジュールの簡略化した断面図である。
【図７】パッキングプロセスの異なる段階の間のチップモジュールの簡略化した断面図である。
【図８】パッキングプロセスの異なる段階の間のチップモジュールの簡略化した断面図である。
【００１９】
【図９】別の簡略化した断面図におけるカスタマー印刷回路基板上に搭載されるチップモジュールである。
【００２０】
【図１０】別の実施例に従って、サーマルブリッジがモノリシックブロックであるチップモジュールの簡略化した断面図である。
【図１１】別の実施例に従って、サーマルブリッジがモノリシックブロックであるチップモジュールの簡略化した断面図である。
【発明を実施するための形態】
【００２１】
図３は、本発明の原理を実装する例示の一実施例に従ったチップモジュール２０を示す。複数のコンタクトパッド４を有する半導体ダイ２が、適切な接着剤６を用いることにより印刷回路基板（ＰＣＢ）８上に搭載される。孔又はホールが、レーザーなどを用いて接着剤６にドリリングされ、その後、適切な接続１４を提供するため銅で充填される。ダイ２のグラインドされた裏側１６が熱的に高度に導電性の被覆１８で被覆される。好ましくは、被覆は金属被覆であり、銅が好ましい金属である。被覆は、図３に図示するように半導体ダイ２の裏側１６全体にわたって伸張し得る。しかし、被覆１８は、例えば、点又は斜線の助けを借りることにより、パターニングされてもよい。被覆は、例えばパワートランジスタなど、ダイ２の熱発生部近辺にあることが好ましい半導体ダイ２の裏側１６の特定のエリアに限定されてもよい。これは、パワートランジスタの熱損失が、加熱を避けるためヒートシンクへ放散され得るためである。
【００２２】
図４に図示する更なる工程において、図３の構造が適切なＰＣＢ基板材料１０に埋め込まれる。チップモジュール２０の裏側１２は、適切な外側被覆２２、好ましくは熱的に高度に導電性な層、で被覆され、例えば銅層が用いられる。外側被覆２２は、パッケージの全面に伸張し得るか、又はパターニングされ得る。有利には、パターニングされた層を、後の処理工程における付加的な電気的接続を提供するために用いることができる。代替として、被覆は、パッケージの裏側１２の或る部分又はエリアに限定されてもよい。
【００２３】
図５は、更なる処理工程の後の図４のチップモジュール２０を示し、ホール又は孔２４が、外側被覆２２及びＰＣＢ基板材料１０内に半導体ダイ２の裏側被覆１８までドリリングされる。孔又はビア２４は、機械的ドリリングにより、レーザードリリングにより、又はそれらの組み合わせによりドリリングされ得る。
【００２４】
図６に示す更なる処理工程において、ビア２４は、熱的に高度に導電性の充填材料２６で充填され、好ましくはそれらは金属で、例えば銅で、充填される。充填されたビア２４（即ち、充填材料２６で充填されたビア２４）は、それぞれ、半導体ダイ２とチップモジュール２０の裏側１２とその外側被覆２２との間のサーマルブリッジを提供する。
【００２５】
図７は更なる処理工程を図示する。チップモジュール２０の能動的な表側２８が従来の方式で構成される。裏側２９が、銅外側被覆２２及び高度に導電性の充填材料２６で完全に残される。より良好な熱搬送のため、機械的応力の低減のため、又は付加的な電気的信号配路のため、パッケージの裏側２９を区分することも可能である。更に、チップモジュール２０の裏側２９と半導体ダイ２の裏側１６との間の電気的接触が、充填されたビア２４によって提供され得る。熱的に高度に導電性の充填材料２６は、同時に電気的接触を提供することにも適した銅であることが好ましい。
【００２６】
図８は本発明の一実施例に従ったチップモジュール２０の別の断面図である。以前の図面と比べると、チップモジュール２０は上下逆さまに示されている。即ち、サーマルブリッジが底部側に位置する。半導体ダイ２のパッド４は、パッケージ内部の接触層３０に接続される。この層３０の上には、チップモジュール２０の他の構成要素のための更なる空間がある。この更なる空間は、チップモジュール２０内部の電気的信号配路及び相互接続のため又はダイ２のパッド４への接続のためにも用いられ得る。
【００２７】
チップモジュール２０は、２つの方式のいずれかで組み立てられ得る。第１の方式において、ダイ２は、図３〜図７に示すように提供されるＰＣＢ基板８、及び電気的及び熱的結合上に配置され得る。これらの製造工程の後、ＰＣＢ基板８はフリップされ、その後、図８に図示するように、その熱的に結合された裏側１６が逆さにチップモジュール２０に埋め込まれる。代替として、第２の方式において、熱的結合は半導体ダイ２に電気的に接触する前に確立され得る。従って、ダイ２は、そのグラインドされた裏側が逆さにチップモジュール２０に埋め込まれ得、サーマルブリッジは、ビアをドリリング及び充填することによって製造される。その後、コンタクトパッド４はダイ２の能動的な表側において接触される。
【００２８】
図９において、図８のチップモジュール２０は、カスタマー印刷回路基板３５に搭載される。チップモジュール２０は、適切なはんだ３２によりカスタマー印刷回路基板３５の一部であるヒートシンク３４にはんだ付けされる。ヒートシンクは、印刷回路基板３５に埋め込まれた金属性ブロックであり得る。ビア２４内部の熱的に高度に導電性の材料２６は、半導体ダイ２の裏側１６とヒートシンク３４との間のサーマルブリッジを提供する。
【００２９】
図１０に示す別の実施例に従って、充填されたＰＣＢ基板材料３６が、半導体ダイ２の裏側被覆１８とチップモジュール２２の外側との間のサーマルブリッジ３８を提供するために用いられる。熱的に高度に導電性のＰＣＢ基板材料３６は、所望の熱的特性を達成するため金属粒子又はクラスタで充填されることが好ましい。サーマルブリッジ３８は、熱的に高度に導電性のペーストによっても提供され得る。埋め込みプロセス自体は、従来の埋め込みプロセスに類似し得る。その結果のパッケージ、即ち、その結果のチップモジュール２２、を図１１に示す。モノリシックブロック３８が、それぞれ、半導体ダイ２の裏側とパッケージ又はチップモジュール２０の裏側１２との間の熱的結合を提供する。熱放散を改善するため外側被覆２２がパッケージの裏側１２に堆積され得る。
【００３０】
上述したように、熱的結合は、半導体ダイ２に電気的に接触する前に確立される。有利には、サーマルブリッジ３８を製造するために透明の熱的に高度に導電性のＰＣＢ基板材料３６が用いられ得る。これにより、能動的な表側に電気的に接触するための正確な位置に半導体ダイ２を整合することが可能となる。
【００３１】
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。
【図３】
2014507809.tif 000003
【図４】
2014507809.tif 000004
【図５】
2014507809.tif 000005
【図６】
2014507809.tif 000006
【図７】
2014507809.tif 000007
【図８】
2014507809.tif 000008
【図９】
2014507809.tif 000009
【図１０】
2014507809.tif 000010
【図１１】
2014507809.tif 000011
【図１】
2014507809.tif 000012
【図２】
2014507809.tif 000013
【国際調査報告】
2014507809.tif 000014
2014507809.tif 000015