(57)【要約】  補聴器(20)用のＨブリッジのデジタルの３レベル出力ドライバ(7)は，出力ドライバ(7)に主電圧(3)および副電圧(8)を提供し，３レベル出力ドライバ(7)の中間レベルが上記出力ドライバ(7)についての入力信号に現れるたびに出力ドライバ(7)の両端に副電圧(8)を与えることで低減された容量性干渉を得る。出力ドライバ(7)はパルス幅変調信号，シグマ−デルタパルス密度変調信号，またはこれらの信号の組合せから制御できる。出力ドライバ(7)は補聴器(20)の音響出力トランスデューサを駆動するための正，負およびゼロレベルからなるクロック出力信号を生成する。副電圧(8)が主電圧(3)の値の半分である場合，上記正レベルおよび負レベルは副電圧(8)に関して規定され，３レベル出力段の省電力の利点を保ちつつ容量性干渉が最小に保たれる。この発明は補聴器(20)および補聴器(20)の出力段(7)を駆動する方法を提供する。
2014507890.tif 000002
【特許請求の範囲】
【請求項１】
入力トランスデューサ，アナログ／デジタル変換器，デジタル信号処理装置，３レベル出力ドライバに接続された３レベル出力変調器，第１の電圧源，第２の電圧源，共通電圧ノード，および音響出力トランスデューサを備える補聴器であって，上記出力ドライバが上記音響出力トランスデューサの第１および第２の端子の接続を制御するように構成されたＨブリッジ出力段を備え，上記Ｈブリッジが，上記出力変調器が第１レベルを生成したときに上記第１の電圧源を上記音響トランスデューサの第１の端子に接続し，かつ上記共通電圧ノードを上記音響出力トランスデューサの第２の端子に接続するように構成されており，上記出力変調器が第２レベルを生成したときに上記第２の電圧源を上記音響出力トランスデューサの上記第１および上記第２の端子の両方に接続するように構成されており，上記出力変調器が第３レベルを生成したときに上記第１の電圧源を上記音響出力トランスデューサの上記第２の端子に接続し，かつ上記共通電圧ノードを上記音響出力トランスデューサの上記第１の端子に接続するように構成されている，
補聴器。
【請求項２】
上記第２の電圧源が上記第１の電圧源の電圧レベルの実質的に半分の電圧レベルを提供するように構成されている，請求項１に記載の補聴器。
【請求項３】
上記出力変調器がシグマ−デルタ変調器である，請求項１に記載の補聴器。
【請求項４】
上記出力変調器がパルス幅変調器である，請求項１に記載の補聴器。
【請求項５】
上記出力変調器がパルス幅変調器およびシグマ−デルタ変調器を組み合わせたものである，請求項１に記載の補聴器。
【請求項６】
補聴器の出力段を駆動する方法であって，
上記補聴器によって再生されるべき音信号を表す単一ビットデジタル信号を提供し，
第１の電圧を生成する第１の電圧源を提供し，
第２の電圧を生成する第２の電圧源を提供し，
音響出力トランスデューサを提供し，
上記単一ビットデジタル信号を，正レベル，負レベルおよびゼロレベルからなる３レベル制御信号に変換し，
上記制御信号が負レベルを生成するたびに，上記第１の電圧源を上記音響出力トランスデューサの第１端子に接続し，かつ上記音響出力トランスデューサの第２端子をグランドに接続し，
上記制御信号が正レベルを生成するたびに，上記第１の電圧源を上記音響出力トランスデューサの第２端子に接続し，かつ上記音響出力トランスデューサの第１端子をグランドに接続し，
上記制御信号がゼロレベルを生成するたびに，上記第２の電圧源を上記音響出力トランスデューサの第１端子および第２端子の両方に接続する，
方法。
【請求項７】
上記第２の電圧源の電圧レベルが上記第１の電圧源の電圧の実質的に半分である，請求項６に記載の方法。
【請求項８】
上記制御信号によって制御される上記接続（複数）が半導体素子（複数）によって行われる，請求項６に記載の方法。
【請求項９】
上記第２の電圧の電圧が上記第１の電圧から導出される，請求項６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は補聴器に関する。より詳細には本願は音響出力トランスデューサを駆動するデジタル出力段を備える補聴器に関する。この発明はさらに補聴器のデジタル出力段を駆動する方法に関する。
【背景技術】
【０００２】
本願の開示において，補聴器は，聴覚障害者によって耳の中にまたは耳の後ろに装着されるように構成される，マイクロフォン，音処理装置および音響出力トランスデューサを備える，小さな電池駆動の装置として規定される。ユーザの聴覚損失の計測から算出される処方（prescription）にしたがって補聴器をフィッティングする（調整する）ことによって，補聴器は所定の周波数帯を増幅してその周波数帯における聴覚損失を補償することができる。正確かつ柔軟な増幅を得るために，近年のほとんどの補聴器はデジタルのものである。
【０００３】
現代のデジタル補聴器にはデジタル信号処理装置が組み込まれており，デジタル信号処理装置は上記処方にしたがって上記マイクロフォンからの音信号を処理して上記音響出力トランスデューサを駆動するのに適する電気信号にする。省スペース化および効率向上のために，デジタル補聴器の処理装置の中には，出力信号のデジタル−アナログ変換を実行することなく，上記音響出力トランスデューサを直接に駆動するためのデジタル出力信号を用いるものがある。デジタル信号が十分に高い周波数のデジタルビットストリームとして上記音響出力トランスデューサに直接に伝達されると，上記音響出力トランスデューサのコイルがローパスフィルタとしての機能を実行し，上記音響出力トランスデューサは，たとえば15−20ｋＨｚ未満の周波数のみを再生することができる。上記デジタル出力信号は，好ましくはパルス幅変調信号，シグマ−デルタ変調信号，またはこれらの組合せである。
【０００４】
Ｈブリッジは，電気モータまたはスピーカといった誘導負荷（inductive loads）を制御する電子回路である。Ｈブリッジは，上記Ｈブリッジ内にある一セットの電子スイッチを開放するまたは短絡することによって，上記Ｈブリッジの出力端子間に接続された負荷を通る電流の向きを制御するように動作する。上記スイッチ（複数）は好ましくはＢＪＴトランジスタまたはＭＯＳＦＥＴトランジスタといった半導体スイッチング素子として実装される。この動作原理によって，適切に調整されたデジタル信号がスピーカを直接に駆動することができるように実装される直接デジタル駆動出力段（direct digital drive output stage）が実現され，その結果として専用のデジタル−アナログ変換器の必要性が無くなり，同時に出力段に必要とされる電力が低減する。
【０００５】
シグマ−デルタ変調器は信号をビットストリームに変換する電子回路である。変換される信号はデジタルでもアナログでもよく，上記シグマ−デルタ変調器は典型的には高解像度（high resolution）の信号を低解像度（low resolution）の信号に変換するアプリケーションで用いられる。本願においてシグマ−デルタ変調器は補聴器における上記Ｈブリッジ出力段を駆動するために用いられる。
【０００６】
スピーカのダイアフラム（振動板）は，スピーカ・コイルに電流が流れていないときの静止ないし中間位置と，上記スピーカにいずれかの方向で最大許容電流が流れるときの２つの極位置（extreme positions）とを持つ。正および負の電圧インパルスによって表される十分に高速に変化するビットストリームをＨブリッジから上記スピーカ端子に与えることで，上記スピーカの上記２つのダイアフラム極位置間の任意の位置を獲得することができる。上記ビットストリーム中に正のインパルスの数が多ければ多いほど上記スピーカ・ダイアフラムは第１の極位置に向けてより移動し，上記ビットストリーム中に負のインパルスの数が多ければ多いほど，上記スピーカ・ダイアフラムは第２の極位置に向けてより移動する。このように駆動されるとき，上記ビットストリームのスイッチング周期が上記スピーカの再生限界周波数を十分に超えていれば，上記スピーカ・コイルのローパスフィルタリング効果のために上記スピーカから可聴スイッチング・ノイズは発せられない。
【０００７】
欧州特許ＥＰ−Ｂ１−１７１６７２３から補聴器用デジタル出力段が知られており，上記出力段はシグマ−デルタ変換器および補聴器用音響出力トランスデューサを駆動するＨブリッジを備えている。上記出力段は３つの独立信号レベル（three individual signal levels）からなるビットストリームを上記音響出力トランスデューサに伝達することができるので，３状態出力段（three-state output stage）と呼ばれる。以下において，これらのレベルを「＋１」，「−１」および「０」で示す。「＋１」は上記音響出力トランスデューサに加わる最大正電圧と等しく，「−１」は上記音響出力トランスデューサに加わる最大負電圧に等しく，「０」は無電圧に等しい。これは，正電圧パルスが上記音響出力トランスデューサのダイアフラムを一方向に移動させ，かつ負電圧パルスが上記音響出力トランスデューサを他方の方向に移動させることを利用している。上記スピーカ・コイルが電圧パルス（複数）の積分器として動作するので，「０」レベルが点在する「＋１」レベルおよび「−１」レベルからなるクロック化ビットストリームを上記音響出力トランスデューサに電圧パルス（複数）として伝達することによって，上記音響出力トランスデューサの機械的サスペンションの極範囲内の任意の位置偏差（any position deviation）を得ることができる。上記従来技術の上記デジタル出力段は，上記音響出力トランスデューサの両端子に同時に「＋１」レベルと「−１」レベルを与えることで「０」レベルを生成している。
【０００８】
上記音響出力トランスデューサについて上記「０」レベルを生成するこのやり方は，「０」レベルを提供するために追加要素を必要としないので実装が非常に容易であり，「０」レベルに追加電流が用いられず，かつ３つの独立レベルの提供が効果的に音響出力トランスデューサに加わる可能電圧スイングを倍増させる（doubles the possible voltage swing ）ので，省電力化が図られる利点がある。しかしながら，これは以下に詳細に説明するいくつかの明白な問題点も有している。
【０００９】
上記「＋１」レベルおよび「−１」レベルはいずれも，上記音響出力トランスデューサの配線や端子上において電位差を生成する。これは上記「０」レベルの場合には当てはまらない。「０」レベルの場合，両方の配線に同時に同じ電圧がかかり，これが急速に切り替わる電圧であるために，すぐ近くの環境に（to its immediate surroundings）多くのコモンモード信号（common mode signal）を放射する。この放射は，上記補聴器内に典型的に存在するテレコイルまたは無線送信レシーバコイルといった周囲に，クロストークの増加（increased crosstalk）をもたらす。このクロストークは１ＭＨｚを超える周波数を持つので，８−10ｋＨｚ未満の周波数を伝播するように構成されるテレコイルに対しては問題を生じさせることはない。ところが，上記無線レシーバコイルについては，このクロストーク現象から生じる容量性干渉（capacitive interferences）からかなり深刻な信号対雑音比の低減を蒙り，信頼性のある信号の受信が不可能となる程度になることがある。
【００１０】
この容量性干渉は，主に出力回路の電気的に露出した部分，主要には上記補聴器の電子回路チップの出力パッドを上記音響出力トランスデューサの入力端子に接続する配線から生じる。機械的な理由によりこの配線をさらに短くすることはできないが，配線を捻りかつこれを物理的に一緒に保持することによって，これらの配線とその周囲の感度の高い電子回路との間の容量性結合の低減を，幾ばくかは達成することができる。
【００１１】
上記電圧パルスは出力トランスデューサに１−２ＭＨｚの周波数で与えられ，その結果として生じるノイズ成分が，高周波数の容量性干渉に対して敏感な電子回路の動作を妨害することがある。上記の影響を蒙った電気機器が補聴器用無線リモートコントロール（ワイヤレスリモコン）を組込んでいる場合，上記無線リモートコントロールの有効動作範囲が，上記出力段から発生しかつ適切な受信から上記リモートコントロール信号をマスクする容量性干渉によって大幅に制限されるので，電磁干渉によって生じる問題はかなり深刻となる。
【００１２】
国際特許公開ＷＯ−Ａ１−０３／０４７３０９は，補聴器または携帯電話といった携帯機器用スピーカを駆動するデジタル出力ドライバ回路を開示している。上記デジタルドライバ回路は，入力，変調器および３レベルＨブリッジを備え，上記ドライバ回路を電磁干渉からシールドし，かつ上記ドライバ出力を上記スピーカにつなぐ配線を短く保つために，スピーカ筐体内に統合されている。上記ドライバ回路はさらに，上記ドライバ回路用の供給電圧を調整するために，上記スピーカに接続されたフィードバック回路を備えている。
【００１３】
ＷＯ−Ａ１−０３／０４７３０９に記載されているようなスピーカ内に内蔵された出力ドライバは，補聴器内で用いられる類のダイナミック標準スピーカと互換性がない。たとえば，補聴器ハウジングおよび電気回路が，たとえば異なる度合の聴覚損失を扱うために，異なるインピーダンス値を有する異なるスピーカ群とともに用いられるようになっている場合，内蔵出力ドライバを有するスピーカはこの構成にはうまく適合しないであろう。このタイプの柔軟性が必要とされる場合，補聴器回路の出力段端子と補聴器のスピーカの端子との間の長い配線が必要不可欠である。従来技術の出力ドライバでは，上記スピーカから上記フィードバック回路への信号のための別セットの長い配線が必要され，それは容量性干渉ノイズをさらに増加することになる。
【発明の開示】
【００１４】
この発明は，出力段を補聴器のスピーカに接続する長い配線を有するにもかかわらず，従来技術の出力変換器に関する上記容量性ノイズおよび干渉の問題を有することなく，３状態出力変換器の利点を提供することができる出力変換器を持つ補聴器用出力段を案出することを目的とする。この目的は，請求項１に記載の特徴を有する出力変換器を提供することによって達成される。
【００１５】
この発明はまた，補聴器用出力段を駆動する方法を案出することを目的とする。この目的は請求項６に記載の方法によって達成される。
【図面の簡単な説明】
【００１６】
【図１】従来技術による補聴器用出力段の概略図である。
【図２】この発明の実施例による補聴器用出力段の概略図である。
【図３】図２の出力段の第１状態を示す概略図である。
【図４】図２の出力段の第２状態を示す概略図である。
【図５】図２の出力段の第３状態を示す概略図である。
【図６】図２の出力段への典型的な入力信号を示すグラフである。
【図７】この発明の実施例による出力段を備える補聴器の概略図である。
【実施例】
【００１７】
以下，図面を参照してこの発明をさらに詳細に説明する。
【００１８】
図１は従来技術による補聴器の３状態デジタルＨブリッジ出力段（three-state digital H-bridge output stage）１の概略図を示している。上記出力段１は，制御入力２，正電圧Ｖbbを伝達する供給電圧ノード３，スピーカ４として示される音響出力トランスデューサ，グランド・ノード（接地ノード）５，遅延素子６，ならびにＭＯＳＦＥＴトランジスタ素子として示されている４つの可制御スイッチ（controllable switches）Ｓ１，Ｓ２，Ｓ３およびＳ４を備えている。上記供給電圧ノード３は上記Ｈブリッジ出力段１に電力を供給し，上記制御入力２は上記４つの可制御スイッチＳ１，Ｓ２，Ｓ３およびＳ４を制御するビットストリームを伝達することができる。上記遅延素子６の目的は，上記スイッチＳ２およびＳ４についての上記ビットストリームの一クロックパルス分の遅延を実行することにある。この機能はインバータによって実行することもできる。以下，上記出力段によって上記ビットストリームから生成される３つの異なる状態を「−１」，「０」および「＋１」で表す。上記スイッチＳ１，Ｓ２，Ｓ３およびＳ４の目的は，上記供給電圧ノード３から上記スピーカ４を通って上記グランド端子５に向かう電流を提供することにあり，上記スピーカ４は上記制御入力２からのビットストリームによって制御される。
【００１９】
上記スイッチ（複数）は次のように制御される。上記ビットストリームが「０」に続いて「０」を含むビット列を生成するたびに，上記スイッチＳ２およびＳ３が短絡しかつ上記スイッチＳ１およびＳ４が開放し，これは上記出力段の状態「−１」に対応する。この状態は，上記供給電圧ノード３からＳ２，スピーカ４およびＳ３をそれぞれ通ってグランドに流れる電流を生じさせる。上記電流は上記スピーカ４の膜（membrane）またはダイアフラム（diaphragm）の一方向への，たとえば内向きへの移動を生じさせる。
【００２０】
上記ビットストリームが「０」に続いて「１」を含むビット列，または「１」に続いて「０」を含むビット列を生成するたびに，上記スイッチＳ１およびＳ２が短絡しかつスイッチＳ３およびＳ４が開放し，またはこの逆となり，これは上記出力段の状態「０」に対応する。この状態は，Ｓ１およびＳ２が短絡されることに起因して上記スピーカ４の両端に上記供給電圧ノード３の電位を生じさせる。そうではなくＳ３およびＳ４が短絡されると，グランド電位が上記スピーカ４の両端に現れることになる。同じ電位が上記スピーカ４の両端に現れるので，上記スピーカ４の上記ダイアフラムはその中間位置に向けて移動する。
【００２１】
上記ビットストリームが「１」に続く「１」のビット列を生成するたびに，上記スイッチＳ１およびＳ４が短絡しかつスイッチＳ２およびＳ３が開放し，これは上記出力段の状態「＋１」に対応する。この状態は上記供給電圧ノード３からＳ１，スピーカ４およびＳ４をそれぞれ通ってグランドに流れる電流を生じさせる。この電流は，上記スピーカ４のダイアフラムに，上記出力段の状態「−１」に対して反対の方向，たとえば外向きへの移動を生じさせる。
【００２２】
この設計は，従前の２レベル出力段の設計と比べて非常に電力効率に優れた出力段を提供する。しかしながら，これは，その動作モードに起因するかなりの量の容量性干渉（キャパシティブ干渉）（capacitive interference）を生成する明白な問題点も有している。上記出力段が状態「＋１」または「−１」にあるとき，上記スイッチ（複数）は上記ビットストリームによって同期的に（in a synchronous manner）制御されるが，上記出力変換器が状態「０」にあるとき，上記スイッチ（複数）が同じ論理回路から制御されないことに起因してこの同期性は失われる。この非同期スイッチングから生じるスパイク（spikes）（電圧や電流の一時的変動）は，上記音響出力トランスデューサの一般的な動作に影響を与えない程度に非常に高い周波数であるが，かなりの量の容量性干渉を生成し，たとえば上記補聴器内のレシーバ回路と通信する無線リモートコントロールからの無線近距離通信信号を損なうことがあり，したがって無線リモートコントロールの有効動作範囲を狭める。
【００２３】
図２は，シグマ−デルタ変調器10，デコーダネットワーク（復号器網）17，およびこの発明による補聴器用Ｈブリッジ出力段７を示す概略図である。上記シグマ−デルタ変調器10は，差分ノード（difference node）11，第１の加算ノード12，第２の加算ノード13，第１の単位遅延ブロック14，第２の単位遅延ブロック15，および量子化器16を備えている。上記出力段７は，第１の供給電圧ノード３，グランド・ノード５，第２の供給電圧ノード８，ＮＡＮＤゲート18，スピーカ４，第１の可制御スイッチＳ１，第２の可制御スイッチＳ２，第３の可制御スイッチＳ３，第４の可制御スイッチＳ４，第５の可制御スイッチＳ５，および第６の可制御スイッチＳ６を備えている。図２には，表１に示すように，上記デコーダネットワーク17の動作を示すテーブルも示されている。
【００２４】
上記シグマ−デルタ変調器10の入力は補聴器（図示略）のデジタル信号処理装置の出力に接続され，上記シグマ−デルタ変調器10の出力は上記デコーダネットワーク17の入力に接続される。上記デコーダネットワーク17は，第１出力Ａおよび第２出力Ｂを備えている。上記第１出力Ａは第１の可制御スイッチＳ１および第４の可制御スイッチＳ４の入力に接続され，上記第２出力Ｂは上記第３の可制御スイッチＳ３および第２の可制御スイッチＳ２に接続されている。
【００２５】
上記第１の供給電圧ノード３および第２の供給電圧ノード８は上記Ｈブリッジ出力段７に電源を供給するものであり，８つの可制御スイッチのうちの４つのスイッチＳ１，Ｓ２，Ｓ３およびＳ４が，「−１」，「０」，「＋１」でそれぞれ表わされる上記出力段７の３つの異なる状態を制御するために，上記デコーダネットワーク17によって制御される。上記ＮＡＮＤゲート18は上記デコーダネットワーク17の上記第１出力Ａに接続された第１入力と，上記デコーダネットワーク17の上記第２出力Ｂに接続された第２入力とを持つ。上記デコーダネットワークの動作が表１に示されており，ここでＬはＬＯＷ論理レベルを，ＨはＨＩＧＨ論理レベルを表す。
【００２６】
上記第１の供給電圧ノード３は，好ましくは上記スピーカ４の出力を最大にする上記補聴器の公称供給電圧Ｖbbを供給するが，他の電圧（other voltages），たとえば上記補聴器の電池によって給電される電圧倍増器（voltage-doubler）によって伝達される電圧を，上記スピーカ４を駆動するために用いることもできる。上記第２の供給電圧ノード８は好ましくは上記第２の供給電圧ノード３の電圧の半分を供給する。この設定の背後にある理由について以下に詳細に説明する。
【００２７】
上記４つの可制御スイッチＳ１，Ｓ２，Ｓ３およびＳ４は，出力状態「−１」および「＋１」の生成に関して図１に示す従来技術の出力段１と概略同様に動作するが，上記出力段７は上記出力状態「０」の生成の新規なやり方を持つ。上記ＮＡＮＤゲート18は，上記デコーダネットワーク17の上記第１出力Ａおよび上記第２出力Ｂの両方がＬＯＷである場合にだけ，論理ＨＩＧＨを出力する。２つの可制御スイッチＳ５およびＳ６が上記ＮＡＮＤゲート18によって制御される。
【００２８】
論理ＨＩＧＨレベルによってアクティベートされることで，上記第５の可制御スイッチＳ５は第１のスピーカ端子を上記第２の供給ノード８に接続し，かつ上記第６の可制御スイッチＳ６は第２のスピーカ端子を上記第２の供給ノード８に接続する。論理ＬＯＷレベルによってデアクティベートされると，上記第５の可制御スイッチＳ５および上記第６の可制御スイッチＳ６は，それぞれ，両方のスピーカ端子を上記第２の供給ノード８から切断（接続解除）する。換言すると，上記ＮＡＮＤゲート18が論理ＨＩＧＨを出力するたびに，上記第１および第２のスピーカ端子の両方が上記第２の供給ノード８に接続される。
【００２９】
上記第２の供給電圧ノード８の電位が，上記第１の供給電圧ノード３の電位またはグランド電位と等しかったとすると，上記出力段７は，上記した容量性干渉の問題を含む従来技術の出力段と本質的に同様に動作することになる。しかしながら，上記第２の供給電圧ノード８の電位がＶbb／２または上記第１の供給電圧ノード３の電圧の半分に等しく設定されると，上記出力段７が２レベル出力段であったかのように，上記出力段７からの容量性干渉が同程度に相殺される（均衡が図られる）（balanced out）。
【００３０】
この構成において，上記音響出力トランスデューサは，上記グランド電位および上記第１の供給電圧ノード３の電位Ｖbbの間に，上記第２の電圧供給ノード８の上記電位Ｖbb／２の差の有効電圧スイング（有効電圧振れ幅）（effective voltage swing）を持つが，上記補聴器回路の上記出力段７を上記スピーカ４に接続するそれぞれの配線上の電圧シフトは，上記出力変換器の３レベル動作のために上記第１の供給電圧ノード３の電位Ｖbbの半分だけに等しい。上記デコーダネットワーク17の上記第１出力Ａおよび上記第２出力Ｂの両方がＬＯＷとなるたびに上記スイッチＳ５およびＳ６が短絡されることで，「０」を生成する上記シフトが上記ＮＡＮＤゲート18によって同期的に実行されるので，容量性ノイズ干渉レベルが少なくとも６ｄＢ低減される。電流節約の利点を除いて，典型的な信号に起因するシフトは２レベルスイッチング出力段と比べて頻繁ではないので，３レベル出力段の動作は明らかに経時的に低いスイッチングノイズレベルの利点を持つ。
【００３１】
この発明による上記出力段７の動作を，図３，４および５を参照して詳細に説明する。図３，４および５は，上記出力段７がどのようにして状態「−１」，「０」および「＋１」を扱うかを示す，図２に示す出力段７のシンプルな概略図である。上記第１の電圧供給ノード３および第２の電圧供給ノード８が図３，図４および図５に示されている。図３，図４および図５には６つのスイッチＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５およびＳ６のみが示されており，上記スピーカは図３，図４および図５においてコイル４として示されている。
【００３２】
図３には，上記出力段７がどのようにして状態「＋１」を生成するかが示されている。上記スイッチＳ１およびＳ４が短絡され，他方スイッチＳ２，Ｓ３，Ｓ５およびＳ６は開放される。上記第１の供給電圧ノード３とグランドとの間の電位差に起因して，電流Ｉ１が上記第１の供給電圧ノード３から，Ｓ１を通り，上記スピーカ４を通り，さらにＳ４を通ってグランドに流れて上記スピーカ・コイル上に起電力が及ぼされ，上記スピーカ４の膜を一方向，たとえば内向きに動かす力が働く。
【００３３】
図４には，上記出力段７がどのようにして状態「−１」を生成するかが示されている。ここでは上記スイッチＳ２およびＳ３が短絡され，他方スイッチＳ１，Ｓ４，Ｓ５およびＳ６が開放される。電流Ｉ２が上記第１の供給電圧ノード３から，Ｓ２を通り，上記スピーカ４を反対向きに通り，Ｓ３を通ってグランドに流れて上記スピーカ・コイル上に起電力が及ぼされ，上記スピーカ４の膜を反対方向，たとえば外向きに動かす力が働く。
【００３４】
図５には，上記出力段７がどのようにして状態「０」を生成するかが示されている。ここでは上記スイッチＳ５およびＳ６が短絡され，他方スイッチＳ１，Ｓ２，Ｓ３およびＳ４が開放される。上記第２の供給電圧ノード８の電位が同時に上記スピーカ４の両方の端子に供給される。上記スピーカ４の膜がその静止位置に無い場合に，静止位置に向かって移動する力が働く。この動きは，上記スイッチＳ５，上記スピーカ４および上記スイッチ６によって形成される閉鎖回路内を流れる電流Ｉ３を生じさせる。上記第２の供給電圧ノード８によって同じ電位が上記スピーカ４の両方の端子に与えられるので，上記電流Ｉ３は，上記スピーカのサスペンションによってもたらされる弾性力によって上記スピーカ・コイルに誘導される起電力だけから生じる。上記スピーカがその静止位置にあるとき，動きはなく，上記電流Ｉ３はゼロである。このようにこの発明の３レベル出力変換器において状態「０」を生成することによって，容量性干渉が低減される。
【００３５】
好ましい実施態様において，上記第２の供給電圧ノード８によって供給される電位を，上記第２の供給電圧ノード３の電位を２分割することによって，たとえば十分に高い出力インピーダンスを有しかつ最終的に小さいキャパシタによってデカップリングされるシンプルな分圧器を用いることによって，生成するようにしてもよい。別の好ましい実施例では，スイッチト・キャパシタ分圧器（switched-capacitor voltage divider）が，上記第１の供給電圧ノード３の電位から上記第２の供給電圧ノード８の電位を生成するために設けられる。スイッチト・キャパシタ分圧器は，クロック集積回路設計（clocked, integrated circuit designs）において好ましい選択であり，本質的に高入力インピーダンスを持つという追加的利点を持つ。
【００３６】
上述したように，３レベルデジタル出力段は，２レベルデジタル出力段と比較した場合に，同じ信号の再生について，より小さいシフト（fewer shifts）を実行する利点を持つ。これは消費電力が低いことを意味する。好ましい実施例では，上記デジタル出力段用の制御信号を供給する回路が，パルス幅変調およびシグマ−デルタ変調の組合せ（combination）を利用する。上記出力段について１ＭＨｚの典型的なクロック周波数が256ｋＨｚに低減されたとしても，十分なドライバ周波数帯域幅を得ることができる。
【００３７】
図６は，この発明による上記Ｈブリッジ出力変換器からの典型的な出力信号の時間領域のグラフを示している。Ｈブリッジ出力信号は，再生されるべき音信号を表す一連の等距離クロック信号パルス（a series of equidistant, clocked signal pulses）である。この信号は，３つに区別される値「−１」，「０」または「＋１」の一つをとることができる。図６のグラフには結果として得られるスピーカの動きも示されている。「＋１」が上記スピーカ膜によって達成可能な内側極位置（the innermost extreme position）に対応し，「−１」が外側極位置（the outermost extreme position）に対応し，「０」が上記スピーカ静止位置に対応する。上記入力信号に対する上記スピーカ・コイルの上記ローパスフィルタリング効果に起因して，上記スピーカの動きを表す曲線は，上記Ｈブリッジ出力信号によって表される値の平滑化積分値に近いもの（approximating a smoothed integral）となる。図６のグラフの下には，上記Ｈブリッジからの出力信号を生成するビットストリームを表す一連の符号（記号）（シンボル）も示されている。
【００３８】
図７はこの発明によるデジタル出力段７を有する補聴器20の概略図である。上記補聴器20は，マイクロフォン21，Ａ／Ｄ変換器22，デジタル信号処理装置23，シグマ−デルタ変換器24，上記出力段７および上記スピーカ４を備えている。
【００３９】
音響信号が上記マイクロフォン21によってピックアップされてアナログ電気信号に変換される。上記マイクロフォン21からの上記アナログ電気信号は上記Ａ／Ｄ変換器22によってデジタル信号に変換される。上記Ａ／Ｄ変換器22は上記デジタル信号を上記デジタル信号処理装置23の入力に供給し，そこで上記デジタル化マイクロフォン信号の主要な処理が上記補聴器20内において実行される。上記デジタル信号処理装置23の出力からの処理済デジタル出力信号が，上記シグマ−デルタ変換器24の入力信号として用いられる。
【００４０】
上記シグマ−デルタ変換器24は，上記デジタル信号処理装置23からの上記処理済デジタル出力信号を，上記Ｈブリッジ出力段７のためのデジタル入力信号として適する３レベルビットストリームを生成するための入力信号として利用する。上記Ｈブリッジ出力段７は上記３レベルビットストリームによって制御される上記スピーカ４を直接に駆動するように構成されている。この発明による上記補聴器の出力段は，消費電力の増加または複雑性の付加の形態のトレードオフを伴うことなく，容量性干渉をかなり低減する。
【図１】
2014507890.tif 000003
【図２】
2014507890.tif 000004
【図３】
2014507890.tif 000005
【図４】
2014507890.tif 000006
【図５】
2014507890.tif 000007
【図６】
2014507890.tif 000008
【図７】
2014507890.tif 000009
【国際調査報告】
2014507890.tif 000010
2014507890.tif 000011