(57)【要約】  エミッタ側（２２）のエミッタ電極（２）と、コレクタ側（２７）のコレクタ電極（２５）との間で以下の順序で、異なる導電型の層を有する絶縁ゲートバイポーラデバイス（１）が提供される：第１の導電型のソース領域（３）、接触領域（２４）でエミッタ電極（２）と接触する第２の導電型のベース層（４）、第１の導電型のエンハンスメント層（８）、補償層厚ｔp（９２）を有する第２の導電型の浮遊補償層（９）、エンハンスメント層（８）よりも低いドーピング濃度を有する第１の導電型のドリフト層（５）、および第２の導電型のコレクタ層（６）。エンハンスメント層（８）とドリフト層（５）との間のチャネルが維持されるように、補償層（９）は、エンハンスメント層（８）とドリフト層（５）の間の接触領域（２４）の投影内に配置される。エンハンスメント層（８）は、補償層厚（９２）と同一の平面で測定されるエンハンスメント層厚ｔn（８２）を有し、以下の規則が適用される。Ｎpｔp＝ｋＮnｔn、ただしＮnおよびＮpは、それぞれエンハンスメント層および補償層のドーピング濃度であり、ｋは０．６７から１．５の間の因子である。【選択図】図７
2014509453.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極を有する絶縁ゲートバイポーラデバイス（１）であって、エミッタ側（２２）のエミッタ電極（２）と、前記エミッタ側（２２）と反対側のコレクタ側（２７）のコレクタ電極（２５）との間で、
第１の導電型のソース領域（３）、
接触領域（２４）で前記エミッタ電極（２）と接触する第２の導電型のベース層（４）、
高ドーピング濃度を有する前記第１の導電型のエンハンスメント層（８）、
前記エンハンスメント層（８）よりも低いドーピング濃度を有する前記第１の導電型のドリフト層（５）、
前記第２の導電型のコレクタ層（６）
の順序で、異なる導電型の層を有するアクティブセルを備え、
前記ゲート電極が前記エミッタ側（２２）に配置され、前記エンハンスメント層（８）が、前記ドリフト層（５）から前記ベース層（４）を分離する、絶縁バイポーラデバイス（１）であって、
前記エミッタ側（２２）に垂直な平面内の補償層（９）の最大厚である補償層厚ｔp（９２）を有する前記第２の導電型の前記補償層（９）が、前記エンハンスメント層（８）と前記ドリフト層（５）との間に配置され、
前記エンハンスメント層（８）と前記ドリフト層（５）との間のチャネルが維持されるように、前記補償層（９）が、前記エンハンスメント層（８）と前記ドリフト層（５）との間の前記接触領域（２４）の投影内に配置され、
前記補償層（９）が、前記ベース層（４）に接続されず、前記補償層（９）が、前記接触領域（２４）の投影の外部のエリアまで延びず、
前記エンハンスメント層（８）が、前記補償層厚（９２）と同一の平面内で測定されるエンハンスメント層厚ｔn（８２）を有し、
【数１】
2014509453.tif 000005
であり、
Ｎnは、前記エンハンスメント層のドーピング濃度であり、
Ｎpは、前記補償層のドーピング濃度であり、
ｋは、０．６７から１．５の間の因子である、絶縁ゲートバイポーラデバイス（１）。
【請求項２】
前記ドリフト層（５）よりも高いドーピング濃度を有する前記第１の導電型のバッファ層（５５）を備え、前記バッファ層（５５）が、前記ドリフト層（５）と前記コレクタ層（６）との間に配置されることを特徴とする請求項１に記載のバイポーラデバイス（１）。
【請求項３】
前記エンハンスメント層（８）の最大ドーピング濃度が、少なくとも１＊１０16ｃｍ-3であることを特徴とする請求項１または２に記載のバイポーラデバイス（１）。
【請求項４】
前記エンハンスメント層（８）の最大ドーピング濃度が、少なくとも２＊１０16ｃｍ-3であることを特徴とする請求項１または２に記載のバイポーラデバイス（１）。
【請求項５】
前記エンハンスメント層の最大ドーピング濃度が、最大で１＊１０17ｃｍ-3であることを特徴とする請求項１から４のいずれかに記載のバイポーラデバイス（１）。
【請求項６】
前記補償層厚（９２）が０．１から１０μｍの間であり、具体的には０．５から５μｍの間であることを特徴とする請求項１から５のいずれかに記載のバイポーラデバイス（１）。
【請求項７】
ｋが０．８から１．２の間であることを特徴とする請求項１から６のいずれかに記載のバイポーラデバイス（１）。
【請求項８】
ｋが０．９から１．１の間であることを特徴とする請求項１から６のいずれかに記載のバイポーラデバイス（１）。
【請求項９】
ｋが０．９５から１．０５の間であることを特徴とする請求項１から６のいずれかに記載のバイポーラデバイス（１）。
【請求項１０】
前記ゲート電極が、トレンチゲート電極（７５）およびプレーナゲート電極（７）のうちの１つであることを特徴とする請求項１から９のいずれかに記載のバイポーラデバイス（１）。
【請求項１１】
前記補償層（９）が、前記接触領域（２４）の投影の外部のエリアに延びないことを特徴とする請求項１から１０のいずれかに記載のバイポーラデバイス（１）。
【請求項１２】
少なくとも２つのアクティブセルを備えることを特徴とする請求項１から１１のいずれかに記載のバイポーラデバイス（１）。
【請求項１３】
前記補償層厚ｔp（９２）が前記接触領域（２４）の中心に配置されることを特徴とする請求項１から１２のいずれかに記載のバイポーラデバイス（１）。
【請求項１４】
前記バイポーラデバイス（１）は、シリコン、ＧａＮ、またはＳｉＣ製のウェハに基づいて作成されることを特徴とする請求項１から１３のいずれかに記載のバイポーラデバイス（１）。
【請求項１５】
前記エンハンスメント層（８）が第１の深さで連続的部分を備え、前記第１の深さよりも深い第２の深さで、前記エンハンスメント層（８）が前記補償層（９）と交互になる別の部分を備えること、および前記第１の深さおよび前記第２の深さが前記エミッタ側（２２）から測定されることを特徴とする請求項１から１４のいずれかに記載のバイポーラデバイス（１）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーエレクトロニクスの分野に関し、より詳細には、独立請求項１のプリアンブルに記載されたパワー半導体デバイスに関する。
【背景技術】
【０００２】
図１および図３では、従来技術の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）１０が示されており、ＩＧＢＴ１０は、エミッタ側２２のエミッタ電極２と、エミッタ側２２と反対側のコレクタ側２７上のコレクタ電極２５との間で以下の順序で、異なる導電型の層を有するアクティブセルを備える：（ｎ＋）ドープトソース領域３、接触領域２４でエミッタ電極２５と接触するｐドープトベース層４、（ｎ−）ドープトドリフト層５、（ｎ＋）ドープトバッファ層５２、ｐドープトコレクタ層６。ゲート電極がエミッタ側２２に構成される。図１から図４では、プレーナゲート電極７を有するＩＧＢＴが示されているのに対して、図５では、トレンチゲート電極７５を有する従来技術のＩＧＢＴが示されている。
【０００３】
図２、図４、および図５に、ｎドープトエンハンスメント層８’がベース層４とドリフト層５との間に配置される、改善型の従来技術のＩＧＢＴを示す。エンハンスメント層８’は、ドリフト層５よりも高いドーピング濃度を有する。
【０００４】
典型的なエンハンスメント層ドーピング濃度は、過大な電界、したがってブロッキング性能の劣化を防止するために、１＊１０16ｃｍ-3に制限される。
【０００５】
そのようなエンハンスメント層８’によってアクティブセル付近のキャリア濃度が向上するので、そのようなエンハンスメント層８’を有するＩＧＢＴは、より高い安全動作領域（ＳＯＡ）と、低いオン状態損失とを考えると、エンハンスメント層を有さない従来技術のＩＧＢＴと比べて優れている。
【０００６】
図３に、エンハンスメント層を有さない従来技術のＩＧＢＴに関する電気的性質と効果とを示し、図４に、エンハンスメント層８’を有する従来技術のデバイスに関するそのような効果を示す。障壁を生み出し、カソードに到達する可能性のある正孔量（ＰＮＰホールドレナージ効果（PNP hole drainage effect））を低減することにより、ｎ型エンハンスメント層８’がセルからのキャリア拡散をどのように改善するかが示されている。これにより、ＰＩＮ効果が改善され、プラズマ濃度が増大し、オン状態損失が低減される。
【０００７】
しかし、ｎ拡張／ｐベース接合８’での電界も増大する。したがって、実際のエンハンスメント層ドーピング濃度は、過大な電界、したがってブロッキング性能の劣化を防止し、１＊１０16ｃｍ-3に制限される。
【０００８】
米国特許第６１４７３８１Ａ号は、ｐドープトベース層と、ベース層の下の（ｎ＋）ドープトエンハンスメント層と、ベース層の両側の、したがってベース層を完全に取り囲む（ｎ＋）ドープト層とを有する、プレーナゲートを有する従来技術のＩＧＢＴを示している。浮遊ｐ層がエンハンスメント層の下に配置される。ｐ浮遊層は濃くドープされ、接触領域の下のエリアを完全に覆い、接触領域をはるかに超えて横方向に延びる。
【０００９】
浮遊層は、高電界からｐベース接合を遮蔽するメインブロッキング接合を形成し、すなわち等電位線の進路がベース層の下端までも到達することを防止する。しかし、メインブロッキング接合のために、電荷は、拡散の点でチャネルから制限されたアクセスを有するだけである。
【００１０】
米国特許出願第２００８／２５８２０８Ａ１号は、ソース電位のフィールドプレートがトレンチゲートの下に配置される、いくぶん複雑な構造を有するＩＧＢＴを示している。ｐドープト層が、丸みのあるトレンチゲート底部の下にバブルとして配置される。そのような濃くドープされたｐバブル内に、小さな濃くドープされたｎバブルが構成される。トレンチゲート丸みの結果、高いピーク電界が生じるので、バブルはブロッキングを改善するため、または電界を遮蔽するために使用される。
【００１１】
トレンチ電極／フィールドプレートがエンハンスメント層内で終了するので、トレンチゲートがドリフト層内で終了する構成と比べて高いエンハンスメント層のドーピングのために、電界がさらに高くなる。ブロッキングを達成するために、米国特許出願第２００８／２５８２０８Ａ１号から知られているデバイスではｐバブルが必要である。ｐバブルの存在のために、濃くドープされたエンハンスメント層が、抵抗が低いためにドリフト層の方向にさらに延びる可能性がある。
【発明の概要】
【００１２】
本発明の目的は、オン状態損失が従来技術のデバイスと比べてさらに低減されるパワー半導体デバイスを提供することである。
【００１３】
この目的は、エミッタ側のエミッタ電極と、エミッタ側と反対側のコレクタ側のコレクタ電極との間で以下の順序で、異なる導電型の層を有するアクティブセルを備える本発明のパワー半導体デバイスを提供することによって達成される：
−第１の導電型のソース領域、
−接触領域でエミッタ電極と接触する第２の導電型のベース層、
−ベース層をドリフト層から分離する高ドーピング濃度を有する第１の導電型のエンハンスメント層、
−エンハンスメント層よりも低いドーピング濃度を有する第１の導電型のドリフト層、
−第２の導電型のコレクタ層。
【００１４】
ゲート電極がエミッタ側に配置される。
【００１５】
補償層厚ｔpを有する第２の導電型の補償層が、エンハンスメント層とドリフト層との間に配置される。補償層厚は、エミッタ側に垂直な平面内の補償層の最大厚である。補償層は、エンハンスメント層とドリフト層との間のチャネルが維持されるように、エンハンスメント層とドリフト層との間の接触領域の投影内に配置される。補償層は、接触領域の投影内部のエリアに制限される。補償層は浮遊しており、すなわち補償層はベース層に接続されない。
【００１６】
エンハンスメント層は、中央エリアの投影内のエンハンスメント層の最大厚であるエンハンスメント層厚ｔniを有する。
【数１】
2014509453.tif 000003
【００１７】
上式で、Ｎnはエンハンスメント層のドーピング濃度であり、
Ｎpは補償層のドーピング濃度であり、
ｋは０．６７から１．５との間の因子である。
【００１８】
補償層は、エンハンスメント層のドーピングを補償するために導入される。これにより、エンハンスメント層内のドーピング濃度を増大させることが可能となる。
【００１９】
例示的実施形態では、エンハンスメント層は、１＊１０16ｃｍ-3よりも高いドーピング濃度を有し、別の例示的実施形態では、２＊１０16ｃｍ-3よりもさらに高いドーピング濃度を有する。この結果、より効果的な障壁が得られ、それにより、エミッタへの正孔の流れがブロックされ、それによってプラズマ濃度が増大し、オン状態損失が低減される。
【００２０】
本発明の補償層により、ドーピング濃度が従来技術のデバイスで使用されるものよりも例示的に高い、非常に高いエンハンスメント層濃度が使用されるときであっても、低い電界が生じる。
【００２１】
補償層はベース層に接続されず、すなわち補償層は浮遊層である。このことは、パス正孔がエミッタ電極に到達することを可能にする、ベース層を介したエミッタ電極への導電パスを補償層が生み出さないことを意味する。それにより、同一の、またはさらに高い破壊電圧を保ちながら、デバイスのオン状態電圧が低減される。
【００２２】
全電界が低下し、ブロッキング性能が維持されるように、補償層がエンハンスメント層に隣接して配置される。
【００２３】
図９に、企図される構造により、本発明のデバイスのｎ型エンハンスメント層８のドーピング濃度が従来技術のエンハンスメント層８’と比べて増大することがどのように可能となるかを示す。マークされたエリアは、補償層のドーピングによって達成することのできるドーピング濃度の増大を示す。さらに、補償層９のドーピング濃度が図に示されている。
【００２４】
図１０では、図６および７による本発明のＩＧＢＴについて、それぞれ直線Ａ−ＡおよびＢ−Ｂに沿った電界が示されている。図５の従来技術のデバイスについての（直線Ａ’−Ａ’に沿った）電界は、補償層の存在のためにピーク電界を効率的に低減できることを示す。
【００２５】
図１１および図１２に、電荷補償構造による破壊電圧およびオン状態損失のシミューレートした性能改善を示す。ドーピング濃度とエンハンスメント層および補償層の厚さとの積の等価性が高いほど、効果が改善されることが示されている。
【００２６】
ドーピング濃度とエンハンスメント層および補償層の厚さとの積がより良好に対応するほど、性能改善が良好となる。しかし、ドーピング濃度と厚さとの積が理論的最適条件よりも２０％低い補償層を有する構造であっても、従来の構造に勝る著しい改善が得られる。
【００２７】
添付の図面を参照しながら、以下の本文で本発明の主題をより詳細に説明する。
【図面の簡単な説明】
【００２８】
【図１】プレーナゲート電極を有する従来技術の絶縁ゲート半導体デバイスを示す図。
【図２】エンハンスメント層およびプレーナゲート電極を有する別の従来技術の絶縁ゲート半導体デバイスを示す図。
【図３】図１による従来技術の絶縁ゲート半導体デバイスでの電気的効果を示す図。
【図４】図２による従来技術の絶縁ゲート半導体デバイスでの電気的効果を示す図。
【図５】エンハンスメント層およびトレンチゲート電極を有する別の従来技術の絶縁ゲート半導体デバイスを示す図。
【図６】プレーナゲート電極を有する本発明の絶縁ゲート半導体デバイスを示す図。
【図７】トレンチゲート電極を有する本発明の絶縁ゲート半導体デバイスを示す図。
【図６】プレーナゲート電極を有する本発明の絶縁ゲート半導体デバイスの別の実施形態を示す図。
【図９】従来技術のＩＧＢＴおよび本発明のＩＧＢＴのドーピング濃度を示す図。
【図１０】従来技術のＩＧＢＴおよび本発明のＩＧＢＴの電界を示す図。
【図１１】従来技術のＩＧＢＴおよび本発明のＩＧＢＴの破壊電圧を示す図。
【図１２】従来技術のＩＧＢＴおよび本発明のＩＧＢＴのオン状態損失を示す図。
【００２９】
図で使用される参照符号およびその意味が、参照符号のリストで要約されている。一般に、同様の部分または同様に機能する部分には同一の参照符号が与えられる。記載の実施形態は例として示され、本発明を限定しないものとする。
【発明を実施するための形態】
【００３０】
図６では、エミッタ側２２のエミッタ電極２と、エミッタ側２２と反対側のコレクタ側２７のコレクタ電極２５との間で以下の順序で、異なる導電型の層を備えるアクティブセルを有する本発明のＩＧＢＴ１が示されている：
−  （ｎ＋）ドープトソース領域３、
−  接触領域２４でエミッタ電極２と接触するｐドープトベース層４、
−  高ドーピング濃度を有するｎドープトエンハンスメント層８、
−  エミッタ側２２に垂直な平面内の補償層９の最大厚である補償層厚ｔp９２を有するｐドープト補償層９、
−  エンハンスメント層８よりも低いドーピング濃度を有する（ｎ−）ドープトドリフト層５、
−  第２の導電型のｐドープトコレクタ層６。
【００３１】
エミッタ電極２は接触領域２４を備え、接触領域２４で、エミッタ電極２はベース層４およびソース領域３と接触する。電荷キャリアがそれを通じて流れることのできる導電性チャネルを形成することのできる、ソース領域３が接触する接触領域２４のエミッタ側２２、前記ソース領域３、およびベース層４のそのような部分に対する直交投影内にある、そのような層またはそのような層の部分を備えるアクティブ半導体セルがウェハ内に形成される。アクティブセルは、こうした層またはこうした層の説明した部分に対する投影内に、ドリフト層５およびコレクタ層６の部分をさらに備える。ウェハは、シリコン、ＧａＮ、またはＳｉＣ製でよい。
【００３２】
図６から８に、本発明の半導体デバイスの右手部分を示し、すなわちデバイス全体は、右手部分の鏡像の結果である左手部分をさらに備える。
【００３３】
図６では、デバイスはプレーナゲート電極７デザインを備える。プレーナゲート電極７は、ベース層４、ソース領域３、およびドリフト層５から絶縁層７２によって電気的に絶縁されたエミッタ側２２の頂部に配置される。通常、プレーナゲート電極７とエミッタ電極２との間に別の絶縁層７４が配置される。
【００３４】
エンハンスメント層８とドリフト層５との間のチャネルが維持されるように、エンハンスメント層８とドリフト層５との間の接触領域２４の投影内に補償層９が配置される。それによってエンハンスメント層８とドリフト層５とが直接的に接続される。補償層９は、接触領域２４の投影外部のエリアまで延びない。補償層９は、アクティブセルの投影内にチャネルを形成することができるように配置される。他方では、補償層９は浮遊しており、すなわちベース層４に接続されない。例示的実施形態では、エンハンスメント層８とドリフト層５との間のこの接続は、接触領域２４の投影エリアの外部にある。
【００３５】
例示的実施形態では、補償層厚ｔp９２が接触領域２４の中心に配置される。補償層９が接触領域２４の投影の外部のエリアに延びないように補償層厚ｔp９２を配置することができる。
【００３６】
ドリフト層５とベース層４との間にエンハンスメント層８が配置され、それによってエンハンスメント層８は、ドリフト層５とベース層４とを分離する。エンハンスメント層８は、接触領域２４の投影内のエンハンスメント層の最大厚として測定されるエンハンスメント層厚ｔn８２を有する。エンハンスメント層のドーピング濃度Ｎnと厚さｔn８２との積が、補償層のドーピング濃度Ｎpと厚さｔp９２との積に対応するが、０．６７から１．５の間である因子ｋに対応する、これらの積の差が許される。ドーピング濃度は、層の最大ドーピング濃度と理解すべきである。
【数２】
2014509453.tif 000004
【００３７】
例示的実施形態では、因子ｋは０．８から１．２の間、または０．９から１．１の間であり、さらには０．９５から１．０５の間のみで変動している。図１１および１２では、こうした積のより良好な等価性について、破壊電圧がさらに改善され、オン状態損失がさらに低減されることが示されている。
【００３８】
別の例示的実施形態では、補償層厚９２が０．１から１０μｍの間であり、具体的には０．５から５μｍの間である。
【００３９】
ドリフト層５よりも高いドーピング濃度を有する第１の導電型のバッファ層５５を、ドリフト層５とコレクタ層６との間に配置することができる。
【００４０】
エンハンスメント層Ｎnの最大ドーピング濃度は、少なくとも１＊１０16ｃｍ-3の高さでよい。例示的実施形態では、エンハンスメント層Ｎnの最大ドーピング濃度は、少なくとも好ましくは２＊１０16ｃｍ-3である。エンハンスメント層の最大ドーピング濃度は１＊１０17ｃｍ-3まででよく、したがって補償層のドーピング濃度は、少なくとも０．６７＊１０16ｃｍ-3、具体的には１．３４＊１０16ｃｍ-3、最大で１．５＊１０17ｃｍ-3の高さでよい。
【００４１】
通常、エンハンスメント層のドーピング濃度はソース領域よりも低い。ベース層および補償層のドーピング濃度は、上記で与えたドーピング濃度に関する応用例の必要および規則のために自由に選ぶことができる。６００Ｖより高いデバイスでは、ドリフト層のドーピング濃度は通常、５＊１０14ｃｍ-3未満である。ベース層は、２＊１０18ｃｍ-3未満のドーピング濃度を有する。
【００４２】
図６に示すプレーナゲート電極７デザインの代替として、ＩＧＢＴは、図７に示すトレンチ電極デザインを備えることができ、図７に示すトレンチ電極デザインでは、トレンチゲート電極７５がベース層４、ソース領域３、およびドリフト層５から絶縁層７２によって電気的に絶縁される。トレンチゲート電極７５は、同一平面（エミッタ側２２と平行に配置される平面）内にベース層４と平行に配置され、ベース層４よりもドリフト層５に深く延びる。通常、別の絶縁層７４がゲート電極７５とエミッタ電極２との間に配置される。
【００４３】
ＩＧＢＴデバイスは、上記で開示したただ１つのアクティブセルを備えることができるが、デバイスが少なくとも２つ以上のそのようなアクティブセルを備えることも可能である。この結果、図４に示される従来技術のデバイスと同様のプレーナゲート電極の場合のデバイスが得られるが、もちろん接触領域２４の投影内に本発明の補償層９が追加される。
【００４４】
図８に、エンハンスメント層８が第１の深さで連続的部分を備え、第１の深さよりも深い第２の深さで、エンハンスメント層８が補償層９と交互になり、その結果エンハンスメント層８がコレクタ側２７に向くコームの歯を有するコーム形状となる別の部分を備える別の本発明の実施形態を示す。第１の深さおよび第２の深さは、エミッタ側２２からの距離として測定される。通常、層は、ソース領域３がエミッタ電極２およびゲート電極７を接続する方向と垂直となるような方向で交互になる。
【００４５】
こうした例は本発明の範囲を限定しないものとする。前述のデザインおよび配置は、ベース層（複数可）およびウェル（ゾーン）に関する任意の種類の可能なデザインおよび配置に関する例に過ぎない。
【００４６】
別の実施形態では、導電型が切り替わり、すなわち、第１の導電型のすべての層がｐ型であり（例えば、ドリフト層５、ソース領域３）、第２の導電型のすべての層がｎ型（例えば、ベース層４、コレクタ層）である。
【００４７】
「備える（comprising）」という用語は他の要素またはステップを除外しないこと、および不定冠詞「ａ」または「ａｎ」は複数を除外しないことに留意されたい。さらに、異なる実施形態に関連して説明した要素を組み合わせることができる。特許請求の範囲の参照符号は特許請求の範囲の範囲を限定すると解釈されないものとすることにも留意されたい。
【００４８】
本発明の精神またはその不可欠特徴から逸脱することなく、本発明を別の特定の形態で実施できることを当業者は理解されよう。したがって、現在開示する実施形態は、すべての点で限定的なものではなく例示的なものとみなされる。本発明の範囲は、上記の説明ではなく、添付の特許請求の範囲によって示され、本発明の意味および範囲および等価性の中のすべての変更が本発明に包含されるものとする。
【００４９】
エミッタ側２２上のインセンティブＩＧＢＴの構造を製造するために、第１のマスクが開口と共にエミッタ側２２に当てられ、補償層９を作成するために、開口を通じて、例えば注入によって粒子が付着される。その後で、第１のマスクよりも広い開口を有する別のマスクが当てられ、マスクを通じて、ｎドープトエンハンスメント層のための粒子が付着され、その後に、ｐドープトベース層に関する粒子、次いでソース領域に関する粒子が付着される。粒子をウェハに駆動するために拡散ステップが行われる。
【００５０】
デバイスのコレクタ側２７の層およびゲート電極が当業者に周知の方法によって作成され、最後に、層がウェハ内に作成された後、電極２、２５がウェハの金属層として付着される。
【符号の説明】
【００５１】
１  本発明のＩＧＢＴ
２  エミッタ電極
３  ソース領域
４  ベース層
５  ドリフト層
６  コレクタ層
７  プレーナゲート電極
８  エンハンスメント層
８’  従来技術のデバイスのエンハンスメント層
９  補償層
１０  従来技術のＩＧＢＴ
２２  エミッタ側
２４  接触領域
２５  コレクタ電極
２７  コレクタ側
５５  バッファ層
７５  トレンチゲート電極
８２  エンハンスメント層厚ｔn
９２  補償層厚ｔp
【図１】
2014509453.tif 000006
【図２】
2014509453.tif 000007
【図３】
2014509453.tif 000008
【図４】
2014509453.tif 000009
【図５】
2014509453.tif 000010
【図６】
2014509453.tif 000011
【図７】
2014509453.tif 000012
【図８】
2014509453.tif 000013
【図９】
2014509453.tif 000014
【図１０】
2014509453.tif 000015
【図１１】
2014509453.tif 000016
【図１２】
2014509453.tif 000017
【手続補正書】
【提出日】平成25年10月22日(2013.10.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
【図１】プレーナゲート電極を有する従来技術の絶縁ゲート半導体デバイスを示す図。
【図２】エンハンスメント層およびプレーナゲート電極を有する別の従来技術の絶縁ゲート半導体デバイスを示す図。
【図３】図１による従来技術の絶縁ゲート半導体デバイスでの電気的効果を示す図。
【図４】図２による従来技術の絶縁ゲート半導体デバイスでの電気的効果を示す図。
【図５】エンハンスメント層およびトレンチゲート電極を有する別の従来技術の絶縁ゲート半導体デバイスを示す図。
【図６】プレーナゲート電極を有する本発明の絶縁ゲート半導体デバイスを示す図。
【図７】トレンチゲート電極を有する本発明の絶縁ゲート半導体デバイスを示す図。
【図８】プレーナゲート電極を有する本発明の絶縁ゲート半導体デバイスの別の実施形態を示す図。
【図９】従来技術のＩＧＢＴおよび本発明のＩＧＢＴのドーピング濃度を示す図。
【図１０】従来技術のＩＧＢＴおよび本発明のＩＧＢＴの電界を示す図。
【図１１】従来技術のＩＧＢＴおよび本発明のＩＧＢＴの破壊電圧を示す図。
【図１２】従来技術のＩＧＢＴおよび本発明のＩＧＢＴのオン状態損失を示す図。
【国際調査報告】
2014509453.tif 000018
2014509453.tif 000019