(57)【要約】薄膜デバイスの少なくとも一部を製造する方法について説明している。この方法は、基板（好ましくはプラスチック基板）内に１つまたは複数のくぼみ（側壁とベースを有する）を形成する工程、１つまたは複数のくぼみの少なくとも１つを、第１材料前駆体（好ましくは第１金属前駆体、第１半導体前駆体または第１金属酸化物前駆体）を含む第１インクで充填する工程、くぼみ内部でベースの表面が脱濡れすると共に、くぼみ内部に幅狭の第１材料の第１構造が形成されるように、第１インクの少なくとも一部をアニールする工程を含む。
2014530477.tif 000002
【特許請求の範囲】
【請求項１】
薄膜デバイスの少なくとも一部を製造する方法であって、
基板（好ましくはプラスチック基板）に１つまたは複数のくぼみを形成する工程、ここでくぼみは側壁とベースを有するものであり、
前記１つまたは複数のくぼみの少なくとも１つを第１インクで充填する工程、ここで前記第１インクは、第１材料前駆体（好ましくは、第１金属前駆体、第１半導体前駆体または第１金属酸化物前駆体）を含むものであり、
くぼみ内部で前記ベースの表面が脱濡れすると共に、くぼみ内部に幅狭の第１材料の第１構造が形成されるように、前記第１インクの少なくとも一部をアニールする工程、
を含む方法。
【請求項２】
前記側壁は、前記インクに対して前記ベースの表面よりも高い親和性を有するように構成され、または、
前記ベースの表面は、前記インクに対して前記側壁よりも低い親和性を有するように構成された、
請求項１に記載の方法。
【請求項３】
前記インクに対する親和性を、側壁とベースの材料選択により制御し、かつ／または、
前記インクに対する親和性を、前記側壁とベースの表面処理（好ましくはプラズマ処理）により制御し、かつ／または、
前記インクに対する親和性を、インクの濡れ特性を変更するために、所定の界面活性剤および／または溶媒をインクに追加することにより制御し、かつ／または、
前記インクに対する親和性を、前記インクにＵＶ光を照射することにより制御する、
請求項２に記載の方法。
【請求項４】
前記アニールする工程は、前記インクをマイクロ波（好ましくは、マイクロ波出力は１００Ｗから１０ｋＷの間で選択され、マイクロ波周波数は３００ＭＨｚから３００ＧＨｚである）に曝露することにより、かつ／または前記インクを５０℃から３５０℃の温度に曝す熱アニール工程を実施することにより、前記インク中の材料前駆体を有機材料（好ましくはアモルファス半導体材料）に転移させる工程を含む、
請求項１から３のいずれか１項に記載の方法。
【請求項５】
前記アニールする工程は、前記無機固体材料をレーザ（好ましくはパルスレーザ）に曝露して、前記無機材料の少なくとも一部を結晶材料（好ましくは結晶半導体材料）に転移させる工程を含む、
請求項４に記載の方法。
【請求項６】
前記材料前駆体は、一般式がＳｉｎＸｍで表される１つまたは複数のシラン化合物を含む半導体前駆体を含んでもよく、
ここでＸは水素であり、ｎは好ましくは５以上、より好ましくは５以上２０以下の整数であり、ｍは好ましくはｎ、２ｎ−２、２ｎまたは２ｎ＋１で表される整数である、
請求項１から５のいずれか１項に記載の方法。
【請求項７】
前記アニールする工程は、前記くぼみ内部のベース面の少なくとも一部が脱漏れするように、前記１つまたは複数のくぼみ内で前記インクを所定時間ＵＶ光に曝露する工程を含んでもよい、
請求項６に記載の方法。
【請求項８】
前記１つまたは複数のくぼみの高さは、１０ｎｍから５０００ｎｍ（好ましくは２０ｎｍから２０００ｎｍ、より好ましくは４０ｎｍから１０００ｎｍ）であり、かつ／または、
前記１つまたは複数のくぼみの幅は、４０ｎｍから５０００ｎｍ（好ましくは８０ｎｍから２０００ｎｍ、より好ましくは１００ｎｍから１０００ｎｍ）である、
請求項１から７のいずれか１項に記載の方法。
【請求項９】
前記第１インクの少なくとも一部をアニールする工程の間、前記くぼみのベース面の中央部分が脱濡れしつつ、くぼみの底面のエッジに前記第１材料が堆積して第１構造（フィラメント）が形成されるものであり、
前記第１構造（フィラメント）を固体材料（好ましくは結晶材料）に転移させる工程をさらに含む、
請求項１から８のいずれか１項に記載の方法。
【請求項１０】
前記基板と第１構造を含むくぼみの少なくとも１つの上に第２インクを塗布する工程、ここで前記第２インクは、第２材料前駆体（好ましくは、第２金属前駆体、第２半導体前駆体または第２金属酸化物前駆体）を含むものであり、
前記第２材料前駆体を固体の第２材料（好ましくは結晶半導体材料）に転移させることにより、前記くぼみを横切るスタガード型第１薄膜を形成する工程、
をさらに含む、請求項９に記載の方法。
【請求項１１】
前記スタガード型第１薄膜の上に酸化物層を形成する工程、
前記第１構造とスタガード型第１薄膜の少なくとも一部を含むくぼみを第３インクで充填する工程、ここで前記第３インクは、第３材料前駆体（好ましくは、第３金属前駆体、第３半導体前駆体または第３金属酸化物前駆体）を含むものであり、
第３材料前駆体を含む第２構造がくぼみ内部に形成されるように、前記第３インクの少なくとも一部をアニールする工程、
をさらに含む、請求項１０に記載の方法。
【請求項１２】
前記基板は透明基板であり、
前記基板の裏面をＵＶ光に曝露するときに、前記基板の上のレジストを選択的に露出させるマスクとして、前記第１構造（フィラメント）を使用する、
請求項９に記載の方法。
【請求項１３】
前記第１インクの少なくとも一部をアニールする工程の間、前記くぼみの側壁に沿った領域が脱濡れしつつ、くぼみのベース面の中央に前記第１材料前駆体が堆積して第１構造が形成されるものであり、
前記第１構造を固体材料（好ましくは結晶材料）に転移させる工程、
前記第１構造の上に酸化物層を形成する工程、
前記第１構造を含むくぼみを第２インクで充填する工程、ここで前記インクは、第２材料前駆体（好ましくは第３金属前駆体、第３半導体前駆体または第３金属酸化物前駆体）を含むものであり、
前記第１構造の上で、第２材料前駆体を含む第２構造がくぼみの内側に形成されるように、前記第２インクの少なくとも一部をアニールする工程、
をさらに含む、請求項１から８のいずれか１項に記載の方法。
【請求項１４】
前記１つまたは複数のくぼみの少なくとも１つを、前記第１構造に対して整合する第２構造の形成の際にテンプレートとして使用する、
請求項１から１３のいずれか１項に記載の方法。
【請求項１５】
前記基板は、フレキシブル基板（好ましくはプラスチック基板または金属基板）である、請求項１から１４のいずれか１項に記載の方法。
【請求項１６】
請求項１から１５のいずれか１項に記載の方法を用いて製造した薄膜デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜（半導体）デバイスの少なくとも一部を製造するプロセスと、そのプロセスに従って製造したデバイスに関する。
【背景技術】
【０００２】
ダイオードやトランジスタのような半導体デバイスは、電子デバイスに必須のコンポーネントである。それらの製造に対して、新規であって、代替の、費用のかからない、かつ／または改善された製造プロセスに対する要望が引き続き存在している。
【０００３】
現在、例えばＲＦＩＤタグ、フレキシブルなＬＥＤ、ＬＣＤディスプレイ、太陽電池で使用するためのフレキシブル電子部品を製造するプロセスに特に関心が集まっている。通常、フレキシブル電子機器は、いわゆるロール・ツー・ロール（Ｒ２Ｒ）加工（ウェブ加工(web processing)やリール・ツー・リール加工としても知られる）を利用して製造される。Ｒ２Ｒ加工は、フレキシブル（プラスチック）基板の上に薄膜を堆積させ、電装品を連続的に加工する製造方法を指す。
【０００４】
Ｒ２Ｒプロセスでは、好ましくは印刷技術（例えばインプリント、インクジェットまたはスクリーン印刷）およびコーティング技術（例えばロールまたはスプレーコーティング）を利用して、高いスループットと低コストの加工を達成している。このような技術は、単純なコーティングや印刷技術を利用して、基板の上に堆積させることができるインク（すなわち液体組成物）の使用を含む。このように、従来の半導体製造方法にかかるコストのほんの一部で、フレキシブル電子機器を製造できる。しかし、Ｒ２Ｒ加工は未だ開発段階の技術である。
【０００５】
高性能用途のフレキシブル電子機器（ＨＦ帯ＲＦＩＤや折り畳み式電話など）を実現するために解決する必要がある課題として、例えば、小さい形状を有し且つアライメント精度が高い薄膜構造の実現を目指して低コストプロセスを発展させることや、フレキシブルプラスチック基板上で高移動度半導体薄膜の実現を目指してインクベースのプロセスを発展させること、が挙げられる。
【０００６】
特許文献１では、フレキシブル基板の上に薄膜半導体多層スタックが設けられ、その上で３次元レジスト構造が実現している。続いて、３Ｄマスクの（異方性）エッチングを行い、多層スタック内に薄膜半導体構造を形成する。３Ｄマスク、更にはフォトリソグラフィにより、最小の形状とアライメント精度が決定される。しかし、エッチング工程は真空プロセスに基づくことから、非効率なエネルギ消費と材料の使用がＲ２Ｒプロセスに加わる。さらに、３Ｄレジストマスクは必要なアライメントを与えるが、相当な設計制約と加工の複雑性が加わる。
【０００７】
特許文献２は、シリコン含有インクの基礎となるシリコン膜を形成する方法について説明している。インクジェット印刷を用いて、シラン化合物を含有する溶液が石英基板の上に塗布される。溶媒を蒸発させた後、シリコン前駆体膜を形成し、続いてアニール工程によりシリコンに転移させる(transform)。しかしこの方法では、膜内のシラン化合物を結晶シリコン化するために、非常に高い温度（最大５５０℃）が必要となる。このような高温加工工程は、フレキシブルプラスチック基板と組み合わせて使用することはできない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第６８６１３６５号明細書
【特許文献２】欧州特許出願公開第１０８７４２８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって、この分野において、フレキシブルプラスチック基板の上に薄膜構造を製造する改善した方法に対するニーズが存在する。
【課題を解決するための手段】
【００１０】
本発明の１つの目的は、先行技術で知られている欠点のうち少なくとも１つを改善し、または排除することである。
第１の態様で、本発明は、薄膜デバイスの少なくとも一部を製造する方法に関する。
この方法は、
基板（好ましくはプラスチック基板）に１つまたは複数のくぼみを形成する工程、ここでくぼみは側壁とベースを有するものであり、
前記１つまたは複数のくぼみの少なくとも１つを第１インクで充填する工程、ここで前記第１インクは、第１材料前駆体（好ましくは、第１金属前駆体、第１半導体前駆体または第１金属酸化物前駆体）を含むものであり、
くぼみ内部で前記ベースの表面が脱濡れする(dewet)と共に、くぼみ内部に幅狭の(narrowed)第１材料の第１構造が形成されるように、前記第１インクの少なくとも一部をアニールする工程、
を含んでもよい。
本発明によれば、くぼみ内のインクの脱濡れを利用することにより、幅狭構造を容易にかつ安価で実現できる。
【００１１】
一実施形態で、
前記側壁は、前記インクに対して前記ベースの表面よりも高い親和性を有するように構成され、または、
前記ベースの表面は、前記インクに対して前記側壁よりも低い親和性を有するように構成されてもよい。
脱濡れと、これによるくぼみ内側での第１構造の形成は、インクに対する側壁とベース面の親和性により制御できる。
【００１２】
一実施形態で、
前記インクに対する親和性を、側壁とベースの材料選択により制御し、かつ／または、
前記インクに対する親和性を、前記側壁とベースの表面処理（好ましくはプラズマ処理）により制御し、かつ／または、
前記インクに対する親和性を、インクの濡れ特性を変更するために、所定の界面活性剤および／または溶媒をインクに追加することにより制御し、かつ／または、
前記インクに対する親和性を、前記インクにＵＶ光を照射することにより制御してもよい。
【００１３】
実施形態で、
前記アニールする工程は、前記インクをマイクロ波（好ましくは、マイクロ波出力は１００Ｗから１０ｋＷの間で選択され、マイクロ波周波数は３００ＭＨｚから３００ＧＨｚである）に曝露することにより、かつ／または前記インクを５０℃から３５０℃の温度に曝す熱アニール工程を実施することにより、前記インク中の材料前駆体を有機材料（好ましくはアモルファス半導体材料）に転移させる工程を含んでもよい。
よって、比較的処理温度が低いプロセスで、材料前駆体を（固体）有機材料（例えばアモルファス材料）に転移させることができ、これにより方法は、プラスチック（ポリアミド）基板、ホイルおよび／またはシートの上での電子デバイスの製造に好適となる。
【００１４】
別の実施形態で、
前記アニールする工程は、前記無機固体材料をレーザ（好ましくはパルスレーザ）に曝露して、前記無機材料の少なくとも一部を結晶材料（好ましくは結晶半導体材料）に転移させる工程を含んでもよい。
よって、インクを処理することにより、フレキシブル基板上での高移動度ＴＦＴの製造に好ましい、結晶半導体材料を製造することができる。
【００１５】
実施形態で、
前記材料前駆体は、一般式がＳｉｎＸｍで表される１つまたは複数のシラン化合物を含む半導体前駆体を含んでもよく、
ここでＸは水素であり、ｎは好ましくは５以上、より好ましくは５以上２０以下の整数であり、ｍは好ましくはｎ、２ｎ−２、２ｎまたは２ｎ＋１で表される整数である。
シラン化合物は、フレキシブル基板上での高移動度多結晶ＴＦＴの製造に特に適している。
【００１６】
実施形態で、
前記アニールする工程は、前記くぼみ内部のベース面の少なくとも一部が脱漏れするように、前記１つまたは複数のくぼみ内で前記インクを所定時間ＵＶ光に曝露する工程を含んでもよい。
【００１７】
実施形態で、
前記１つまたは複数のくぼみの高さは、１０ｎｍから５０００ｎｍ（好ましくは２０ｎｍから２０００ｎｍ、より好ましくは４０ｎｍから１０００ｎｍ）であり、かつ／または、
前記１つまたは複数のくぼみの幅は、４０ｎｍから５０００ｎｍ（好ましくは８０ｎｍから２０００ｎｍ、より好ましくは１００ｎｍから１０００ｎｍ）である。
【００１８】
実施形態で、
前記第１インクの少なくとも一部をアニールする工程の間、前記くぼみのベース面の中央部分が脱濡れしつつ、くぼみの底面のエッジに前記第１材料が堆積して第１構造（フィラメント）が形成されるものであり、
方法は、前記第１構造（フィラメント）を固体材料（好ましくは結晶材料）に転移させる工程をさらに含む。
【００１９】
実施形態で、方法は、
前記基板と第１構造を含むくぼみの少なくとも１つの上に第２インクを塗布する工程、ここで前記第２インクは、第２材料前駆体（好ましくは、第２金属前駆体、第２半導体前駆体または第２金属酸化物前駆体）を含むものであり、
前記第２材料前駆体を固体の第２材料（好ましくは結晶半導体材料）に転移させることにより、前記くぼみを横切るスタガード型第１薄膜を形成する工程、
をさらに含んでもよい。
よって、自己整合型の薄膜スタックを製造できる。
【００２０】
実施形態で、方法は、
前記スタガード型第１薄膜の上に酸化物層を形成する工程、
前記第１構造とスタガード型第１薄膜の少なくとも一部を含むくぼみを第３インクで充填する工程、ここで前記第３インクは、第３材料前駆体（好ましくは、第３金属前駆体、第３半導体前駆体または第３金属酸化物前駆体）を含むものであり、
第３材料前駆体を含む第２構造がくぼみ内部に形成されるように、前記第３インクの少なくとも一部をアニールする工程、
をさらに含んでもよい。
【００２１】
実施形態で、
前記基板は透明基板であってもよく、
前記基板の裏面をＵＶ光に曝露するときに、前記基板の上のレジストを選択的に露出させるマスクとして、前記第１構造（フィラメント）を使用する。
【００２２】
実施形態で、
前記第１インクの少なくとも一部をアニールする工程の間、前記くぼみの側壁に沿った領域が脱濡れしつつ、くぼみのベース面の中央に前記第１材料前駆体が堆積して第１構造が形成されるものであってもよい。
【００２３】
別の実施形態で、方法は、
前記第１構造を固体材料（好ましくは結晶材料）に転移させる工程、
前記第１構造の上に酸化物層を形成する工程、
前記第１構造を含むくぼみを第２インクで充填する工程、ここで前記インクは、第２材料前駆体（好ましくは第３金属前駆体、第３半導体前駆体または第３金属酸化物前駆体）を含むものであり、
前記第１構造の上で、第２材料前駆体を含む第２構造がくぼみの内側に形成されるように、前記第２インクの少なくとも一部をアニールする工程、
をさらに含んでもよい。
【００２４】
実施形態で、
前記１つまたは複数のくぼみの少なくとも１つを、前記第１構造に対して整合する第２構造の形成の際にテンプレートとして使用してもよい。
【００２５】
実施形態で、
前記基板は、フレキシブル基板（好ましくはプラスチック基板または金属基板）であってもよい。
【００２６】
更なる態様で、
本発明は、上記方法に係る請求項のいずれか１つの方法を用いて製造した薄膜デバイスに関する。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態による、基板の上に薄膜構造を形成するプロセスを概略的に示す。
【図２】本発明の実施形態による、半導体デバイスの少なくとも一部を製造するプロセスを概略的に示す。
【図３】本発明の実施形態による、半導体デバイスの少なくとも一部を製造するプロセスを概略的に示す。
【図４】本発明の実施形態による、半導体デバイスの少なくとも一部を製造するプロセスを概略的に示す。
【図５】本発明の実施形態による、基板の上に薄膜構造を形成するプロセスを概略的に示す。
【図６】本発明の実施形態による、半導体デバイスの少なくとも一部を製造するプロセスを概略的に示す。
【図７】本発明の実施形態による、半導体デバイスの少なくとも一部を製造するプロセスを概略的に示す。
【発明を実施するための形態】
【００２８】
図１（ａ）〜（ｃ）は、本発明の実施形態による、基板の上に薄膜構造の少なくとも一部を形成するプロセスを概略的に示す。図１（ａ）に示すように、このプロセスは、基板１０４の表面における１つまたは複数の凹部領域（トレンチまたはくぼみ(indentation)）の形成で開始できる。凹部領域は側壁とベース(base)を有する。一実施形態では、基板１０４の表面の上で薄膜犠牲層１０２をパターニングすることにより凹部領域を形成してもよい。基板は、プラスチック製および／または金属製のシート（またはホイル）を備えたフレキシブル（支持）基板であってもよい。当該シート（またはホイル）は、例えばポリイミド、ＰＥＮ、ＰＰＳ、繊維強化樹脂およびステンレス鋼シートである。特定の用途に応じて、基板はさらに１つまたは複数の半導体層および／または絶縁層を含んでもよい。
【００２９】
一実施形態で、パターン化犠牲層は、このパターン化薄膜犠牲層により形成される側壁と基板表面の一部により形成される底面とで画定される１つまたは複数の凹部領域を有してもよい。この場合、凹部の側壁とベースは異なる材料を含んでもよい。別の実施形態で、パターン化犠牲層は、この薄膜犠牲層の側壁と底面により形成される１つまたは複数の凹部領域を含んでもよい。
【００３０】
凹部領域は、既知のマイクロインプリントまたはナノインプリント技術により形成してもよい。このインプリント技術では、テンプレート（インプリントモールドと呼ばれることもある）を使用して、有機層の機械的変形によりパターンまたは凹部領域を形成する。テンプレートを構成可能な材料の好適な例は、例えば金属や硬質な無機材料（セラミックや石英など）である。ミクロンオーダの寸法を有するテンプレートの使用は、その機械的耐久性と信頼性のために特に好都合である。
【００３１】
犠牲層内に凹部領域が形成されるように、ブランケット層にテンプレートのパターンを転写する。一実施形態では、ブランケット層に凹部領域を設けて支持基板の表面を露出させてもよい。犠牲層は、有機層（例えばエポキシやポリウレタン樹脂のアクリレート）であってもよく、無機層（例えば二酸化ケイ素層や窒化ケイ素層）であってもよい。同様に、基板は誘電体層（例えば二酸化ケイ素層や窒化ケイ素）で覆われてもよい。
【００３２】
凹部領域の側壁は、支持基板の表面に対して略垂直な側壁であってもよい。別の実施形態で、側壁は、基板表面に対してある角度だけ下側を向いていてもよい。
【００３３】
別の実施形態では、既知の印刷技術（例えばグラビア印刷やスクリーン印刷）により、凹部領域を形成してもよい。その場合、パターン化マスタから支持基板へ薄膜インクパターンを転写する。インクは、（硬化性）フォトレジストまたは誘電体前駆体を含んでもよい。インクを乾燥させ、ある場合にはインク内の分子を焼結および／または架橋させることにより、１つまたは複数の凹部領域を有するパターン化犠牲層の形成を実現できる。凹部領域は、１つまたは複数の側壁と支持基板の表面とにより画定することができる。
【００３４】
支持基板の上で長手方向に延びる少なくとも２つの対向側壁１０６を有するように犠牲層をパターニングし、略長方形の凹部領域１０８（以下、単に凹部、トレンチまたはくぼみということがある）を形成できる。実施形態では、パターン化犠牲層の厚さにより凹部領域の高さを決定できる。本開示で、凹部は約１０ｎｍから約５０００ｎｍ、好ましくは約２０ｎｍから約２０００ｎｍ、より好ましくは４０ｎｍから約１０００ｎｍから選択される高さを有してもよい。さらに、凹部は約４０ｎｍから約５０００ｎｍ、好ましくは約８０ｎｍから約２０００ｎｍ、より好ましくは約１００ｎｍから約１０００ｎｍの幅を有してもよい。特定の実施形態で、支持基板内の凹部（トレンチ）は、インク組成物を受容するリザーバを構成してもよい。
【００３５】
図１（ｂ）は、インク組成物（または単にインク）で充填された凹部を概略的に示す。パターン化犠牲層の表面に厚いインクの層を塗布することができる。種々のインクを使用可能である。インクは、半導体前駆体金属酸化物半導体前駆体または金属前駆体、および必要に応じて溶媒を含んでもよい。別の実施形態で、インクは液状有機半導体材料を含んでもよい。インク１１０が存在し且つ余剰インクが除去された状態で、凹部領域を充填し、またはその少なくとも一部を充填できるように、ドクターブレードを使用してパターン化犠牲層の表面の上を掃いてもよい。
【００３６】
一実施形態では、半導体前駆体（好ましくはＩＶ属半導体前駆体）と必要に応じて溶媒とを含むインク組成物を使用してもよい。溶媒を用いて、インクの粘度および／または濡れ特性(wetting property)を制御できる。インクを用いて、凹部内に薄膜（構造）を形成してもよい。
【００３７】
実施形態で、半導体前駆体は、一般式がＳｉｎＸｍで表されるシラン化合物を１つまたは複数含んでもよい。ここで、Ｘは水素である。ｎは好ましくは５以上の整数であり、より好ましくは５以上２０以下の整数である。ｍは好ましくは整数（ｎ、２ｎ−２、２ｎまたは２ｎ＋ｌ）である。水素の一部がハロゲンに置き換わってもよい。
【００３８】
当該シラン化合物の例は特許文献２で詳細に説明されており、これは参照により本出願に組み込まれる。
ｍ＝２ｎ＋２である化合物は、例えばトリシラン、テトラシラン、ペンタシラン、ヘキサシラン、およびヘプタシランのようなシランハイドライド(silane hydride)、およびその置換化合物（水素原子が部分的にまたは完全にハロゲン原子に置換された）などである。
ｍ＝２ｎである化合物は、例えば単環シリコンハイドライド化合物（シクロトリシラン、シクロテトラシラン、シクロペンタシラン、シリルシクロペンタシラン、シクロヘキサシラン、シリルシクロヘキサシランおよびシクロヘプタシランなど）、そのハロゲン化環状シリコン化合物であって、水素原子が部分的にまたは完全にハロゲン原子に置き換わったもの（ヘキサクロロシクロトリシラン、トリクロロシクロトリシラン、オクタ(cocta)クロロシクロテトラシラン、テトラクロロシクロテトラシラン、デカクロロシクロペンタシラン、ペンタクロロシクロペンタシラン、ドデカクロロシクロヘキサシラン、ヘキサ-クロロシクロヘキサシラン、テトラデカクロロシクロヘプタシラン、ヘプタクロロシクロヘプタシラン、ヘキサブロモシクロトリシラン、トリブロモ-シクロトリシラン、ペンタブロモシクロトリシラン、テトラブロモ-シクロトリシラン、オクタブロモシクロテトラシラン、テトラブロモ-シクロテトラシラン、デカブロモシクロペンタシラン、ペンタブロモ-シクロペンタシラン、ドデカブロモシクロヘキサシラン、ヘキサブロモシクロ-ヘキサシラン、テトラデカブロモシクロヘプタシランおよびヘプタブロモ-シクロヘプタシランなど）である。
ｍ＝２ｎ−２である化合物は、例えば双環シリコンハイドライド化合物（１，１’−ビスシクロブタシラン、１，１’−ビスシクロペンタシラン、１，１’−ビスシクロヘキサシラン、１，１’−ビスシクロヘプタシラン、１，１’−シクロブタシリルシクロペンタシラン、１，１’−シクロブタシリルシクロヘキサシラン、１，１’−シクロブタシリルシクロヘプタシラン、１，１’−シクロペンタシリルシクロヘキサシラン、１，１’−シクロペンタシリルシクロヘプタシラン、１，１’−シクロヘキサシリルシクロヘプタシラン、スピロ［２，２］ペンタシラン、スピロ［３，３］ヘプタシラン、スピロ［４，４］ノナシラン、スピロ［４，５］デカシラン、スピロ［４，６］ウンデカシラン、スピロ［５，５］ウンデカシラン、スピロ［５，６］ドデカシラン、スピロ［６，６］トリデカシラン、置換シリコン化合物（水素原子が部分的にまたは完全にＳｉＨ３群またはハロゲン原子に置換された））などである。
さらに、ｍ＝ｎである化合物の例には、多環シリコンハイドライド化合物、例えば下記の式で表される化合物１〜５、これらが乾燥状態で置換され(arid substituted)、水素原子が部分的にまたは完全にＳｉＨ３群またはハロゲン原子に置き換わったシリコン化合物が含まれる。
これらの化合物は、２つまたはそれ以上の種類の混合物として使用してもよい。
【００３９】
好ましい実施形態で、半導体前駆体はシクロペンタシラン（ＣＰＳ）Ｓｉ５Ｈ１０および／またはシクロ−ヘキサシラン（ＣＨＳ）Ｓｉ６Ｈ１２を含んでもよい。１つまたは複数のシラン化合物を含むインクは、溶媒なし（例えば純粋な液体ＣＰＳ）で用いてもよいし溶媒ありで用いてもよい。溶媒を追加することなく、ＣＰＳのようなシラン化合物をインクとして使用する場合、シラン化合物分子をＵＶに曝露して、その一部が転移してポリシランになるようにしてもよい。ＵＶ曝露したシラン化合物の粘度は高い。ＵＶ曝露したシラン化合物に溶媒を追加することにより、濡れ性を向上させることができる。
【００４０】
上記（水素化）シラン化合物は、単純な既知のプロセス、例えば（低水素）アモルファスＳｉ（ａ−Ｓｉ）を形成するためのアニール工程と、アモルファスシリコンを（多）結晶シリコンに転移させるための（パルス）レーザ結晶化または温度アニール工程とにより、容易に半導体に変質させることができるという利点を与える。さらに、このシラン化合物は、印刷技術で使用できる。
【００４１】
その代わりに且つ／またはそれに加えて、インクは半導体ナノ粒子（好ましくはＩＶ属半導体の）、例えばＳｉナノ粒子分散液を含んでもよい。
【００４２】
別の実施形態では、誘電体前駆体と溶媒を含むインクを使用してもよい。このインクを基に、凹部内に誘電体層または誘電体構造を形成してもよい。例えば一実施形態では、周知の液相堆積工程でフルオロケイ酸（Ｈ２ＳｉＦ６）などの誘電体前駆体を使用し、ＳｉＯ２などの誘電体層を形成してもよい。あるいは、ＳｉＯ２層の形成において、オルトケイ酸テトラエチル（ＴＥＯＳ）やジメチルスルホン酸化物（ＤＭＳＯ）を前駆体として使用してもよい。別の実施形態では、周知の液相堆積工程において金属系のケイ酸／ホウ酸混合物を使用して、Ｔｉ０２、Ｚｒ０２、Ｈｆ０２などの金属酸化物層を作成してもよい。
【００４３】
さらに別の実施形態では、金属前駆体と必要に応じて溶媒とを含むインクを使用してもよい。このインクを基に、金属またはメタリック（例えばシリサイド）の層または構造を形成してもよい。一実施形態で、金属層前駆体は、金属ナノ粒子（Ａｌ、Ｎｉ、Ｐｄ、Ｐｔ、Ｍｏ、Ｗｉ、Ｔｉ、Ｃｏなど）または有機金属化合物を含んでもよい。
【００４４】
インク組成物中で使用する好適な溶媒は、例えば、炭化水素系溶媒（ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワラン(squarane)など）、エーテル系溶媒（ジプロピルエーテル、エチレングリコール、ジメチルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフラン、テトラヒドロピラン、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなど）、および極性溶媒（プロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、アセトニトリル、ジメチルスルホキシド、シクロヘキサノンなど）である。
【００４５】
更なる実施形態では、溶媒としてトルエンまたはシクロオクタンを使用してもよい。
【００４６】
溶媒は、加工中に前駆体と反応しないように選択される。さらに、その蒸気圧は０．００１ｍｍＨｇから２００ｍｍＨｇであるべきである。０．００１ｍｍＨｇより低い圧力の場合、溶媒が蒸発する速度が小さすぎて最終的な層内に溶媒が残る可能性が増すであろう。溶媒が残ると、膜特性の質（例えばシラン化合物のシリコン前駆体を使用する場合はシリコン膜の質）が低下することになる。
【００４７】
インク組成物に界面活性剤などの添加剤を追加して、凹部での濡れ特性を変えてもよい。
界面活性剤はフッ素型、シリコン型、非イオン型であってもよく、所用の機能を損なわない範囲で、必要に応じて微量加えられる。非イオン型界面活性剤は、溶液を塗布し且つコーティング膜を平滑化するために濡れ性を改善すると共に、コーティング膜の粒状性とみかん肌表面を防止する。
【００４８】
インク組成物は、少なくとも２０重量パーセント分の溶媒(weight percent solvent)、少なくとも４０重量パーセント分の溶媒、または少なくとも６０重量パーセント分の溶媒を含んでもよい。したがって、インク中の溶媒が蒸発するとインクの体積が減少し、乾燥中のインクの体積（ポリマー半導体、金属または誘電体の前駆体を含む）は、インクの濡れ挙動に応じて凹部領域の複数の箇所に集まりうる。
【００４９】
濡れは、固体表面との接触を維持して基板表面の上に液体が広がるようにする液体の能力である。濡れは、基板と液体とが接触するときに両者の間で生じる分子間相互作用に起因して生じる。粘着力と凝集力の間の力平衡が、濡れの度合い（濡れ性）を決定する。脱濡れは、濡れと反対の意味をもつ。液体は基板表面との接触面積を最小化しようとする。
【００５０】
接触角θは、気液界面が固液界面と交わる角度である。簡単な基板−液体系の場合、周知のヤングの式γｓ＝γＳＬ＋γＬｃｏｓθが、接触角（θ）と基板の表面エネルギγｓとの関係、液体の表面エネルギγＬと基板−液体エネルギγＳＬとの関係を与える。液体の表面エネルギγＬが小さく、かつθが小さい場合、表面は濡れやすい。
【００５１】
表面エネルギ（したがって接触角）は、種々のパラメータおよび／または加工条件（例えば温度、基板材料、基板表面処理およびインク中の前駆体／溶媒比）に依存することがある。基板材料は、液体に対する高い親和性を有していてもよい。その場合、液体は基板表面に広がりうる（濡れる）。このような材料は、親水性材料（水ベースの液体の場合）または親油性材料と呼ばれる。同様に、基板材料の液体に対する親和性は低くてもよい。この場合、液体は接触角θで基板の上に球状のキャップを形成する。このような材料は疎水性材料（疎油性材料）と呼ばれる。パターン化基板の表面上（凹部を含む）での濡れ（脱濡れ）挙動は、これらのパラメータに影響を受ける。
【００５２】
図１（ａ）〜（ｃ）に示す実施形態で、犠牲層と基板の材料は、凹部の側壁面の疎水性が凹部のベース面（底面）よりも高くなるように構成される。例えば一実施形態で、側壁を形成する犠牲層の材料は、側壁表面が、ベース表面（例えば基板表面）を構成する材料よりも疎水性が高いように選択（および／または処理）されてもよい。それゆえ、図１（ｂ）に概略的に示すように、凹部側壁とのインクの接触角は比較的大きい。
【００５３】
液体半導体前駆体、例えばシクロペンタシラン（ＣＰＳ）の場合、接触角は基板表面の材料に応じて１０°から３５°で変化しうる。例えば、基板表面の材料としてＳｉ２Ｎ３を使用して、室温で約３３．４°の接触角が測定された。基板表面の材料として熱酸化物またはＴＥＯＳを使用して、約１２°から１８°の低い接触角が測定された。
【００５４】
表面修飾技術を利用して、ＣＰＳの接触角を増加または減少させてもよい。例えば実施形態では、短時間のＨＦディップ（０．５５％ＨＦで４分間）を使用して、接触角を数度減少させることにより、濡れ特性を向上させてもよい。別の実施形態では、米国特許出願公開第２００５／０１７００７６号明細書に記載されているように、凹部をＣＦ４／０２プラズマに曝露することにより、凹部を形成する材料の疎水性を制御してもよい。
【００５５】
更なる実施形態では、凹部で濡れを制御するための基板温度を利用してもよい。上記表面処理のいずれかと組み合わせてこれを利用してもよい。例えば、ＣＰＳによる基板表面の濡れ性は、特に短時間のＨＦエッチング（ＨＦディップ）と組み合わせた場合に、基板温度を増加させることにより増加させることができる。例えば、ＴＥＯＳの場合、約７５℃の基板温度で約５°の接触角が測定された。
【００５６】
図１（ｃ）は、インク中の溶媒蒸発後の、凹部領域における乾燥インクの構造を示す。溶媒の蒸発中、インクの全体積は第１体積から第２体積へ減少する。側壁は底面よりも疎水性が高いので、インクが側壁から離れて、少なくとも相当量の乾燥性インクが側壁から離れた凹部領域の中央に集中しやすいであろう。このように、側壁に沿った領域の少なくとも一部が脱濡れすることになる。続いて、半導体、金属または誘電体の前駆体を含む乾燥インクを処理して、それぞれ半導体、金属または誘電体に転移させてもよい。好適な除去工程を利用して、凹部付近に残っている材料を除去してもよい。
【００５７】
したがって、図１（ａ）〜（ｃ）に示すプロセスに基づいて、低下した寸法（すなわち凹部の幅より小さい寸法）を有する薄膜構造を凹部内に形成できる。このプロセスにより、凹部内部で幅狭の第１薄膜構造が生じ、その結果、凹部は更なる第２薄膜構造を形成する際のテンプレ−トとして機能しうる。この第２薄膜構造は、第１薄膜構造に対して正確に位置合わせすることができる。このように、小さい形状と高いアライメント精度を共に達成できる。図１（ｃ）は縦型の薄膜構造の形成を示しているが、当業者にとっては、本発明がインクフィラメントの任意の形状（例えば（部分的に）長方形、円形、三角形またはその組合せ）の形成を可能にすることは明らかである。
【００５８】
図２（ａ）〜（ｈ）は、本発明の実施形態による、薄膜構造を製造するプロセスを概略的に示す。このプロセスは、薄膜トランジスタ（ＴＦＴ）を製造するプロセスで利用してもよく、かつ／または層転写プロセスを伴うロールツーロールプロセスの一部であってもよい。
【００５９】
図２（ａ）は、このプロセスの始まりを示す。このプロセスでは、第１（支持）基板を準備し、この第１基板２０６の上面２０４に、それぞれが側壁とベース（底面）を有する１つまたは複数のくぼみ（凹部）２０２を形成する。１つまたは複数のくぼみは以下のようにして形成する。すなわち、図１（ａ）と（ｂ）を参照して説明したのと同様に、くぼみの側壁の疎水性がくぼみの底面より高いようにする。
【００６０】
図２（ｂ）は、第１液体材料２０８で充填されたくぼみを示す。液体材料２０８は、好ましくは第１半導体材料、例えば、図１（ｂ）を参照して説明した、半導体前駆体と（有機）溶媒を含む半導体インク組成物である。一実施形態で、半導体インク組成物は、一般式がＳｉｎＸｍで表されるシラン化合物を含んでもよい。
【００６１】
実施形態では（図示せず）、くぼみを充填するために、既知のスリットコーティング技術（ドクターブレード）を使用してもよい。くぼみを含む基板の上に第１液体半導体材料を設ける。ブレードで基板の表面を掃いたて余分な材料を除去した後、第１液体半導体材料でくぼみを充填する。別の実施形態では、インクジェット印刷法を利用してくぼみを充填してもよい。
【００６２】
その後、くぼみ内のインク組成物の全体積が減少するように、インク組成物中の溶媒を蒸発させてもよい。くぼみの側壁と底面の疎水性に起因して、溶媒の蒸発中、底面領域が側壁に沿って脱濡れし、図２（ｃ）に示すように、幅狭の第１薄膜構造２１０がくぼみの中央に形成される。好適な転移プロセスを利用して、第１薄膜構造を固体半導体薄膜に転移させてもよい。
【００６３】
一般式がＳｉｎＸｍで表されるシラン化合物を含む第１液体半導体材料の場合、溶媒の蒸発とシラン化合物のアモルファスシリコンへの転移を、マイクロ波アニール工程により達成できる。マイクロ波アニール工程により、溶媒が蒸発して底面で側壁に沿った脱濡れが生じ、くぼみの中央に幅狭の第１薄膜構造２１０が形成されるようにインク組成物が加熱されることになる（図２（ｃ）参照）。
【００６４】
さらに、シランモノマーは、マイクロ波を吸収することになる双極子を構成しうる。吸収されたエネルギは、Ｓｉ−Ｈ結合を壊して水素を切り離しうる。Ｓｉ−Ｓｉ結合が生じ、水素濃度が低い（通常５％から１０％）安定なａ−Ｓｉ膜が形成されることになる。マイクロ波アニール工程により、基板の全体温度を２５０℃未満に保つことができる。それゆえ、この加工工程は、定温加工（通常３００℃未満）が必要となるプラスチック基板の上で材料を加工する場合に特に好都合である。
【００６５】
シラン化合物の転移を達成するため、インク組成物に対し、１００Ｗから１０ｋＷの範囲から選択される出力、３００ＭＨｚから３００ＧＨｚのマイクロ波周波数でマイクロ波アニール工程を実施してもよい。アニール時間は、出力と周波数についての特定の設定に依存しうるが、概して１０秒から１０時間、好ましくは２０秒から５時間、より好ましくは４０秒から２．５時間であろう。ある実施形態では、マイクロ波アニール工程を加熱工程と組み合わせてもよく、このとき第１基板を５０℃から２５０℃の温度まで加熱する。
【００６６】
他の実施形態では、マイクロ波アニール工程の代わりに、例えばホットプレートを使用した温度アニールに基づいて、第１液体半導体材料の脱濡れと当該半導体材料の転移を実施してもよい。温度アニールは、５０℃から２５０℃の第１温度範囲での第１温度アニール工程と、その後の３００℃から４００℃（好ましくは３５０℃未満）の第２温度範囲で実施する第２温度アニール工程とを含む。第１温度アニール工程では、溶媒が蒸発して底面で側壁に沿って脱濡れが生じる結果、くぼみの中央に幅狭の第１薄膜構造が形成される。ある実施形態では、第２熱アニールをマイクロ波アニール工程と組み合わせて、熱アニール温度を３５０℃未満の温度まで低下させてもよい。
【００６７】
その後、ａ−Ｓｉを結晶シリコン（図示せず）に転移させるために、ａ−Ｓｉ薄膜構造をパルスレーザ、例えばＸｅＣｌエキシマ(exacimer)レーザ（３０８ｎｍ、２５０ｎｓ）に曝露してもよい。凹部の側壁に沿って残留するシリコンは、好適な除去工程（例えば短時間のＨＦエッチング（ＨＦディップ））を利用して除去できる。また、このＨＦエッチングを利用して、薄膜層の寸法をさらに低下させてもよい。
【００６８】
このようにして、くぼみ内に第１薄膜（多）結晶半導体構造を形成してもよい。この薄膜多結晶構造の幅は、くぼみの幅よりも小さい。その後、例えばＯ２プラズマに曝露して第１薄膜多結晶構造の表面を酸化し、これによりＳｉ０２絶縁層２１２を形成することにより、第１薄膜多結晶構造の上に絶縁層を形成してもよい（図２（ｄ）参照）。
【００６９】
このようにしてくぼみ内に形成された薄膜構造は、更なる薄膜構造を形成するためのテンプレートとして使用してもよい。そのために、薄膜（多）結晶半導体構造２１０を含むくぼみを、第２液体半導体材料２１４（図２（ｅ））、例えば図１（ｂ）と図２（ｂ）を参照して説明した（有機）溶媒を含む半導体インク組成物で充填してもよい。例えば一実施形態で、半導体インク組成物は、一般式がＳｉｎＸｍで表されるシラン化合物を含んでもよい。これは、第１薄膜構造を形成するくぼみの充填に使用されるインクと同様である。
【００７０】
一実施形態では、くぼみを充填する前にくぼみ表面に対して表面処理および／または温度処理を実施して、第２液体材料によるカバレッジが達成されるようにくぼみ表面の濡れ性を向上させてもよい。その代わりに且つ／またはそれに加えて、第２液体半導体材料に界面活性剤を追加して、第２液体半導体材料によりくぼみ内の濡れ性を向上させてもよい。
【００７１】
くぼみを充填した後、図２（ｃ）を参照して説明したように、一般式がＳｉｎＸｍで表されるシラン化合物を含む第２液体半導体材料中の溶媒の蒸発と、シラン化合物のアモルファスシリコンへの転移とを、マイクロ波アニール工程において達成できる。この場合、インク組成物は、低下した重量パーセント（例えば約２０重量パーセント未満）分の溶媒を有する。あるいは、溶媒を含まないインク組成物、例えば純粋な（ＵＶ曝露した）ＣＰＳを利用して、この特定の例における体積減少の影響を除き、または少なくとも充分に減らすことができる。
【００７２】
酸化した第１薄膜（多）結晶層の上に第２ａ−Ｓｉ薄膜層を位置合わせして形成した(aligned formation)後、図２（ｃ）を参照して説明したのと同様に（パルス）レーザ２１６に曝露して、ａ−Ｓｉを結晶シリコンに転移させてもよい（図２（ｆ））。薄膜ＴＦＴスタックの完成後、薄膜結晶シリコンスタックを備えた基板２２０の上面をプラスチック基板に接合することにより、薄膜ＴＦＴスタックを第２基板２１８に移してもよい（図２（ｇ））。その後、第１基板を除去し（例えばエッチング除去し）、第２基板の上に薄膜（多）結晶シリコンスタックを形成してもよい。ここで、第２基板材料はプラスチックであってもよい。あるいは、第２基板材料は、ステンレス鋼、ガラス、ポリマーまたはこれらの組合せであってもよい。
【００７３】
得られる構造（図２（ｈ））は、ポリシリコンチャネル層と自己整合型ポリシリコントップゲートを備えたトップゲート型ＴＦＴスタックであってもよい。このチャネル層をソース領域とドレイン領域に接続できる。ソース領域とドレイン領域は、酸化物コーティング拡散（ＯＣＤ）源を使用してドーパント源を堆積させることによる自己整合方式により形成してもよい。（パルス）レーザアニールを使用して、ドーパントをシリコン内に拡散させてもよい。ＯＣＤを除去した後、銀インクを使用して金属電極を印刷し、ＴＦＴのソースとドレインに対する電気コンタクトを有効にしてもよい。
【００７４】
したがって、図２（ａ）〜（ｈ）に示すプロセスは、簡単に言うと、半導体構造を形成するプロセスであって、
−基板（好ましくはポリマー基板）を準備する工程、
−基板にくぼみを設ける工程（好ましくは、前記くぼみは側壁とベースを有する）、
−第１前駆体材料と、必要に応じて溶媒とを含む第１インクで、前記くぼみを充填する工程、
−くぼみ内部で前記ベースの表面が脱濡れし、くぼみ内部で狭く薄くなった前記第１材料の第１構造が形成されるように、インクの少なくとも一部をアニールする工程、
−第１構造の少なくとも一部にマイクロ波を放射することにより、または第１構造の少なくとも一部を所定温度まで加熱することにより、第１構造内の前記第１前駆体材料を固体無機材料に転移させる工程、
−第１構造の第１材料を、好ましくは（パルス）レーザアニール工程を利用して結晶化する工程、
を含むプロセスを示す。
【００７５】
このようにして得られた、第１構造を含むくぼみを備えた基板は、自己整合型薄膜スタックを形成するためのテンプレートとして使用できる。
この薄膜スタックを形成する工程は、
−好ましくはアニールした第１材料を酸化することにより、第１構造の表面に絶縁層を設ける工程、
−前記くぼみを第２インクで充填する工程、ここで前記第２インクは第２前駆体材料を含み、
−第２材料を少なくとも部分的に乾燥させて第２構造を形成するように、前記第２インクの少なくとも一部をアニールする工程、
−好ましくは（パルス）レーザアニール工程を利用して、第２構造の第２材料を結晶化させる工程、
を含んでもよい。
【００７６】
実施形態では、
−くぼみを有する基板と、前記くぼみ内の第１および第２構造を層（好ましくはプラスチック層、ステンレス鋼層またはガラス層）の上に移す工程、
−基板を除去する工程、
を利用して、薄膜スタックを別の基板、例えばプラスチックシートに移して（または結合させて）もよい。
【００７７】
このプロセスに基づき、Ｒ２Ｒ加工に適した低温液体ベースのプロセス工程を利用して、プラスチック基板の上に半導体構造（特にＴＦＴ構造）を製造できる。このプロセスにより、複雑なマスク構造および／または高価な真空装置を必要とすることなく、自己整合型薄膜多層構造を形成できる。さらに、濡れ性を使用している。
【００７８】
図３は、本発明の実施形態による薄膜構造を製造するプロセスを概略的に示す。この特定の実施形態で、薄膜構造はトップゲート型薄膜トランジスタの一部であってもよい。さらに、このプロセスはロールツーロールプロセスの一部であってもよい。
【００７９】
このプロセスは、第１（支持）基板を準備する工程と、１つまたは複数のくぼみ（凹部）３０２を形成する工程で開始できる。図３（ａ）に示すように、各くぼみは第１基板３０６の上面３０４に側壁と底面を有する。１つまたは複数のくぼみは、当該くぼみの側壁がその底面よりも疎水性が高いように形成されてもよい。
【００８０】
一般式がＳｉｎＸｍで表されるシラン加工物を含む第１液体半導体材料３０８でくぼみを充填する（図３（ｂ））前に、くぼみの底部に対して表面処理および／または温度処理（例えば図１（ｂ）を参照して説明したように、基板の温度上昇とＨＦディップの組合せ）を行い、充填プロセスとこれに続く液体半導体材料中の溶媒の蒸発中に、液体半導体材料によるくぼみの底部の完全な濡れを達成できる。
【００８１】
５０℃から８０℃の温度まで基板をわずかに加熱することにより、液体をゆっくり蒸発させてもよい。このようにして、くぼみのベースの上に薄膜ポリマー半導体層３１０を形成できる（図３（ｃ）参照）。マイクロ波および（パルス）レーザアニール工程を利用して、ポリマー半導体層をａ−Ｓｉ、続いて（多）結晶Ｓｉに転移させると共に、図２（ｃ）と（ｄ）を参照して説明したプロセスと同じプロセスを利用して、その（多）結晶層の表面にシリコン酸化物層３１２を形成してもよい。底面に（多）結晶薄膜を含むくぼみは、続いて実施する薄膜形成構造のテンプレートとして使用してもよい。
【００８２】
（多）結晶薄膜層を含むくぼみは、一般式がＳｉｎＸｍで表されるシラン加工物を含む第２液体半導体材料３１４で充填してもよく（図３（ｅ））、図２（ａ）〜（ｃ）を参照して説明した工程と同様のプロセス工程を利用して、幅狭の第２（多）結晶薄膜３１６に加工してもよい。またこの実施形態では、凹部を構成する材料の疎水性を制御できるように、側壁と（この例では）二酸化ケイ素ベース面を有する凹部をＣＦ４／Ｏ２プラズマに曝露してもよい。この実施形態では、既知の表面処理に基づいて、側壁の疎水性が二酸化ケイ素ベース面より高いように構成され、マイクロ波アニール脱濡れ中に二酸化ケイ素ベース面が生じるようにしてもよい。
【００８３】
したがって、図３（ａ）〜（ｆ）に示すプロセスは、簡単に言うと、半導体構造を形成するプロセスであって、
−基板（好ましくはポリマー基板）を準備する工程、
−基板にくぼみを設ける工程（好ましくは、前記くぼみは側壁とベースを有する）、
−第１（半導体）材料を含む第１インクで前記くぼみを充填する工程、
−前記第１インクの少なくとも一部をアニールし、前記くぼみのベースを脱濡れさせることなく、当該くぼみ内に前記第１材料の第１層を形成する工程、
−好ましくは（パルス）レーザを使用して第１材料をアニールし、固体（半導体）の第１層を形成する工程、
−好ましくは前記第１材料を酸化することにより、第１層の表面の少なくとも一部の上に絶縁層を形成する工程、
−前記くぼみを第２インクで充填する工程、ここで前記第２インクは第２（半導体）材料と溶媒を含むものであり、
−くぼみ内部の前記ベースの表面が脱濡れするように前記第２インクの少なくとも一部をアニールし、くぼみ内部に狭く薄くなった第１材料の第１構造が形成されるようにした工程、
を含むプロセスを示す。
【００８４】
したがって、この実施形態で、薄膜（多）結晶膜のスタックを自己整合方式で形成することができる。このスタックは、ゲート層３１６とチャネル層３１８を含んでもよく、フレキシブル基板の上でＴＦＴを形成するためのベース構造として使用できる。図２（ｈ）で説明した方法と同様の方法により、ソース領域とドレイン領域、およびソースとドレインに接触する電極を実現できる。
【００８５】
図４（ａ）〜（ｆ）は、本発明の実施形態による薄膜構造を製造するプロセスを概略的に示す。この特定の実施形態で、半導体薄膜構造はトップゲート型薄膜トランジスタの一部であってもよい。このプロセスは、図３（ａ）〜（ｃ）を参照して説明したのと同様にして開始してもよい。
【００８６】
図４（ａ）は、第１基板４０６の上面４０４に１つまたは複数のくぼみ（凹部）４０２を形成する工程を示す。ここで各くぼみは、図３（ａ）に示す側壁と底面（ベース）を有する。この１つまたは複数のくぼみは、くぼみの側壁（および基板の上面）の疎水性がくぼみの底面（ベース）よりも高くなるように形成してもよい。
【００８７】
図４（ｂ）は、一般式がＳｉｎＸｍで表されるシラン化合物を含む液体半導体材料４０８による充填を示す。充填プロセスおよびその後の半導体液体中の溶媒蒸発中に、液体半導体によるくぼみのベースの充分な濡れを達成するために、くぼみのベースに対して表面処理および／または温度処理（例えば図１（ｂ）を参照して説明した、温度増加と組み合わせたＨＦディップ）を実施してもよい。
【００８８】
図４（ｃ）は、くぼみにおける、部分的に乾燥した薄膜ポリマーシラン化合物層の形成を示す。この場合、５０℃から２００℃の温度まで基板をわずかに加熱することにより、液体をゆっくり蒸発させることができる。このようにして、くぼみのベースの上に、部分的に乾燥した薄膜ポリマー半導体層４１０を形成してもよい（図４（ｃ）参照）。その後、マイクロ波アニール工程を利用して、部分的に乾燥したポリマー半導体層をａ−Ｓｉに転移させることができる。
【００８９】
このように、半導体薄膜構造４１２、好ましくはアモルファスシリコン薄膜構造をくぼみ内に形成する。続いて（パルス）レーザアニール工程により、半導体材料を（多）結晶半導体材料に転移させることができる。
【００９０】
その後、エッチング工程（例えばドライエッチングまたはウェットエッチング）を利用して、くぼみが拡大し且つ拡大したくぼみの中央に半導体薄膜層が位置するように、くぼみの面をエッチングしてもよい（図４（ｄ）参照）。
【００９１】
このようにして形成した（多）結晶半導体構造を含むくぼみは、くぼみ内で薄膜層のスタックを形成するためのテンプレートとして使用してもよい。例えばＯ２プラズマ曝露を利用して第１薄膜多結晶構造の表面を酸化し、ＳｉＯ２絶縁層４１４を形成することにより、第１薄膜多結晶構造の上に絶縁層を形成してもよい（図４（ｅ）参照）。
【００９２】
図４（ｆ）は、図２（ｅ）と（ｆ）を参照して説明した工程と同様の工程に基づいて、酸化（多）結晶化(crystalling)層の上のくぼみにおける更なる（半導体）層４１６の形成を示す。
【００９３】
したがって、この実施形態で、薄膜（多）結晶膜のスタックを自己整合方式で形成してもよい。このスタックは、ゲート層４１８とチャネル層４１６を含んでもよく、フレキシブル基板の上でＴＦＴを形成するためのベース構造として使用できる。図２（ｇ）と（ｈ）を参照して説明した方法と同様の方法により、このベース構造をプラスチック基板に移してもよい。
【００９４】
図５（ａ）〜（ｄ）は、本発明の実施形態による、基板の上に薄膜構造の少なくとも一部を形成するプロセスを概略的に示す。
【００９５】
図５（ａ）〜（ｃ）に示す実施形態では、犠牲層と基板の材料は、側壁の表面の疎水性がベース面（底面）より低い（親水性が高い）ように構成される。例えば一実施形態で、側壁を構成する犠牲層の材料は、側壁面の疎水性が、ベース面（例えば基板表面）を構成する材料よりも疎水性（親水性）が低いように選択（および／または処理）されてもよい。それゆえ、図５（ｂ）に概略的に示すように、凹部の側壁に対するインクの接触角は比較的小さい。
【００９６】
図５（ａ）は、プロセスの始まりを示しており、図１（ａ）を参照して説明したのと同様にして、側壁とベース（底面）を有する１つまたは複数の凹部領域（トレンチまたはくぼみ）を基板５０４の表面に形成する。一実施形態では、基板５０４の（上）面で薄膜犠牲層５０２をパターニングし、凹部領域５０８を形成してもよい。基板は、プラスチックシート（例えばポリイミド）を含むフレキシブル（支持）基板であってもよいし、金属ホイル（例えばステンレス鋼）であってもよい。支持基板の上で長手方向に延びる、少なくとも２つの対向する側壁５０６を有するように犠牲層をパターニングし、略長方形の凹部領域５０８を形成してもよい。
【００９７】
図５（ｂ）は、インク組成物（あるいは単にインク）で充填された凹部を概略的に示す。厚いインクの層をパターン化犠牲層の表面に塗布する。図１（ｂ）を参照して説明したように、種々のインクを使用できる。インク５１０と余剰インクを除去した状態で、凹部領域を充填し、または少なくとも部分的に充填することができるように、ドクターブレードを使用してパターン化犠牲層の表面の上を掃いてもよい。
【００９８】
図５（ｃ）は、インク中の溶媒を蒸発させた後の、凹部領域内の乾燥インク構造を示す。インク中の溶媒を蒸発させる間、インクの体積は減少する。
【００９９】
一実施形態で、側壁は、その疎水性が底面よりも低くなるように構成されてもよい。その場合、例えばマイクロ波アニール工程での溶媒の蒸発中、インクが側壁に向かって流れやすくなり、その結果、乾燥中のインクの少なくとも相当部分が、側壁に沿って凹部中央から離れた領域に集中することになる。このようにして、凹部中央の少なくとも一部が脱濡れすることになり、くぼみの側壁に沿って狭いインクフィラメントを形成できる。続いて、半導体、金属または誘電体の前駆体を含む乾燥インクを処理して、半導体、金属または絶縁体にそれぞれ転移させることができる。凹部付近の材料の残りは、好適な除去工程を利用して除去できる。
【０１００】
別の実施形態では、感光性の（好ましくはＵＶ感光性の）インクを曝露することにより、くぼみの側壁に沿ったインクフィラメントの形成（図５（ｃ）参照）を達成できる。図１（ｂ）を参照して説明したように、感光性の半導体前駆体は、一般式がＳｉｎＸｍで表されるシラン化合物（例えばＣＰＳ）を１つまたは複数含んでもよい。インクを所定時間ＵＶ光に曝露して、光重合によりシラン化合物の少なくとも幾らかをポリシラン鎖に転移させてもよい。このプロセスの間、インクの表面エネルギ（または表面張力）が変化することにより、接触角が変化（増加）しうる。この変化によりくぼみ内のインクの脱濡れ挙動が変化し、くぼみの側壁に沿ってインクフィラメントが形成され、くぼみの底面中央が脱濡れするようにしてもよい。
【０１０１】
このようにして形成したインクフィラメントは、続いて行うアニール工程（例えば上記マイクロ波アニール工程、例えばホットプレートを使用して１時間から５時間、最大３５０℃で行う温度アニール工程）を利用して、アモルファスシリコンに転移させることができる。熱アニール工程における温度を低下させ、かつ／または時間を減らすために、マイクロ波アニール工程と熱アニール工程を組み合わせてもよい。
【０１０２】
図５（ｄ）は、基板の上でＴＥＯＳをパターニングすることにより形成される凹部領域内での乾燥インクパターン形成についての実験結果を示す。この特定の実施例では、幅５ミクロン、長さ７ミクロン、高さ２５０ｎｍの構造を基板内に形成した。
【０１０３】
基板を８分間５００Ｗの酸素プラズマに曝露することにより、くぼみに対して酸化工程を実施した。プラズマによりくぼみ表面の粗さが変化し（増加し）、その結果、基板に対するアモルファスシリコンの接着性が向上する。
【０１０４】
グローブボックス(ガス精製プラットフォームMB20/MB200を有するMBRAUN GmbH Glovebox)内に試料を移した。このグローブボックスにより、ほぼ無酸素環境（酸素レベル１ｐｐｍ未満）が促進される。くぼみは、ドクターブレードコーティング技術を利用してＣＰＳで充填した。
【０１０５】
くぼみを充填した後、基板をＵＶ光(UV AHAND 250GS)に２分間曝露して、ＣＰＳを光重合させた。このＵＶ光は、３２０ｎｍから４００ｎｍの波長プロファイルを有し、ピークは約３７０ｎｍである。ＵＶ曝露中、穴に残ったＣＰＳを重合させて高次のポリシランとし、凹部領域内のＣＰＳの濡れ特性を変えて、くぼみ表面の中央領域を脱濡れさせた。このようにして、図５（ｃ）に概略的に示したのと同様に、くぼみの側壁に沿ってシラン化合物のインクフィラメントを形成する。この特定の実施例では、フィラメントの幅は約７００ｎｍから８００ｎｍであり、フィラメントの最大高さは約２５０ｎｍ、すなわちくぼみの高さと同一である。フィラメントの幅は、ＵＶ曝露時間、基板温度、表面処理、および、くぼみの側壁と底面についての材料選択を制御することで制御できる。脱濡れ領域にはシラン化合物の残りが存在する。これは、材料を（多）結晶シリコンに転移させた後に短時間のＨＦエッチングを利用して除去できる。
【０１０６】
したがって、図５（ａ）〜（ｄ）に示すプロセスに基づいて、低下したナノスケールの寸法（すなわち凹部の幅より小さい寸法ｗ’）を有する薄膜構造を凹部内に形成できる。このプロセスにより、凹部内部で幅狭の第１薄膜構造が得られ、その結果、凹部は更なる第２薄膜構造の形成の際にテンプレートとして機能しうる。第２薄膜構造は、第１薄膜構造に対して正確に位置決めできる。このようにして、小さい形状、好ましくはサブミクロン形状（２０ｎｍから４００ｎｍ、好ましくは４０ｎｍから２００ｎｍ）と、高いアライメント精度とを共に達成できる。図５（ｃ）は縦型構造の形成を示しているが、本発明により、インクフィラメントの形状を例えば（部分的に）長方形、円形、三角形またはこれらの組合せ、とすることができることは当業者によって明らかである。以下で図６と図７を参照して詳細に説明するように、くぼみでの自己整合型ＴＦＴ構造の製造にはこれらのインクフィラメントを使用してもよい。
【０１０７】
図６は、本発明の実施形態による薄膜構造を製造するプロセスの概略を示す。この特定の実施形態で、半導体薄膜構造は、スタガード型(staggered)トップゲート型薄膜トランジスタの一部であってもよい。
【０１０８】
図６（ａ）は、このプロセスの始まりを示している。第１（支持）基板を準備し、第１基板６０６の上面６０４に、それぞれ側壁とベース（底面）を有する１つまたは複数のくぼみ（凹部）６０２を形成する。一実施形態では、図５（ａ）と（ｂ）を参照して説明したのと同様に、１つまたは複数のくぼみを、当該くぼみの側壁の疎水性がくぼみの底面より高くなるように形成してもよい。
【０１０９】
図６（ｂ）は、第１液体材料６０８、好ましくは第１半導体材料（例えば、図５（ｂ）を参照して説明したような、半導体前駆体と（有機）溶媒を含む半導体インク組成物）で充填されたくぼみを示す。一実施形態で、半導体インク組成物は、一般式がＳｉｎＸｍで表されるシラン化合物を含んでもよい。
【０１１０】
実施形態（図示せず）では、くぼみを充填するために既知のスリットコーティング技術（ドクターブレード）を利用してもよい。このとき、くぼみを含む基板の上に、第１液体半導体材料、第１半導体インクを供給する。別の実施形態では、インクジェット印刷法を利用してくぼみを充填してもよい。
【０１１１】
その後、くぼみ内のインク組成物の全体積が低下するように、インク中の溶媒を蒸発させてもよい。一実施形態で、側壁の疎水性をくぼみ底面よりも低くし、その結果、くぼみの中央面が脱濡れしつつ乾燥中のインクが側壁に沿って集まるようにしてもよい。このようにして、幅狭の第１薄膜構造６１０、すなわちくぼみの側壁に沿った２つの狭いインクフィラメントがくぼみ内に形成される（図６（ｃ）参照）。第１薄膜構造の材料は、好適な転移プロセスを利用して、固体半導体材料に転移させてもよい。
【０１１２】
一実施形態で、半導体インクは、一般式がＳｉｎＸｍで表されるシラン化合物を含んでもよい。その場合、一実施形態で、溶媒の蒸発、インクフィラメントの形成、および、シラン化合物のアモルファスシリコンへの転移は、図２（ｃ）を参照して説明したのと同様のマイクロ波アニール工程において達成できる。マイクロ波アニール工程により、インク組成物が加熱されて溶媒が蒸発し、くぼみの側壁に沿って狭いインクフィラメントが形成され、くぼみの底面中央が脱濡れする。中央面のシリコンの残りは、好適な除去工程、例えば短時間のＨＦエッチング（ＨＦディップ）を利用して除去できる。このＨＦエッチングを利用して、さらに薄膜フィラメントの寸法を低下させてもよい。必要に応じて（パルス）レーザアニールを利用して、アモルファスシリコンを（多）結晶シリコンに転移させてもよい。
【０１１３】
別の実施形態で、半導体インクは、例えば一般式がＳｉｎＸｍで表されるシラン化合物（ＣＰＳなど）を１つまたは複数含むＵＶ感光性半導体インクであってもよい。図５（ｃ）と（ｄ）を参照して詳細に説明したように、ＵＶ感光性半導体インクの露光により、くぼみの側壁に沿ってインクフィラメントが集まり、くぼみの底面の中央で脱濡れする。
【０１１４】
インクフィラメントのシラン化合物材料は、好適なアニール工程（例えば上記マイクロ波アニール工程、例えばホットプレートを使用して１時間から５時間、最大３５０℃で行う熱アニール工程）を利用して、アモルファスシリコンに転移させてもよい。熱アニール工程における温度を低下させ、かつ／または時間を減らすために、マイクロ波アニール工程と熱アニール工程を組み合わせて利用してもよい。
【０１１５】
このようにしてくぼみ内に形成した第１薄膜構造は、次の薄膜加工工程用のテンプレートとして使用してもよい。一実施形態では、第２液体半導体材料に基づく更なる半導体層の形成開始前に、くぼみを含む基板の表面に対して表面処理および／または温度処理を実施して表面の濡れ性を向上させ、その結果、第２液体半導体材料のカバレッジが達成されるようにしてもよい。その代わりに且つ／またはそれに加えて、第２液体半導体材料に界面活性剤を追加して、基板表面にわたって濡れ性を向上させてもよい。
【０１１６】
図６（ｄ）は、くぼみを横切る第２液体半導体材料の層６１２の形成を示す。図１（ｂ）を参照して説明したように、第２液体半導体材料、第２半導体インクは、一般式がＳｉｎＸｍで表されるシラン化合物を含んでもよい。均一なカバレッジを達成するため、インクは基板の上に噴霧されてもよい。
【０１１７】
層の形成後、溶媒の蒸発とシラン化合物の（多）結晶シリコンへの転移は、図２（ｃ）を参照して説明したのと同様にして、マイクロ波アニール工程およびこれに続く（パルス）レーザアニール工程により達成できる。このようにして、第１スタガード型薄膜半導体（（多）結晶）層６１２を、くぼみを横切るように形成できる。
【０１１８】
くぼみの側壁に沿ったシリコンフィラメント６１０は、くぼみを横切る連続的な（多）結晶層を設けることができるようにスペーサとして機能しうる。スペーサにより、基板表面の上に位置する第１薄膜層の第１部分と、くぼみのベースに位置する第１薄膜層の第２部分との間に、連続的な（多）結晶接続(crystalline connection)が形成される。
【０１１９】
第１薄膜層は、シリコンフィラメントを含むくぼみのねじれ形態(staggered topology)に追随してもよい。したがって、第１薄膜層の形成後、基板にはくぼみ６１３が依然として存在し、自己整合型の第２薄膜構造を更に形成する際のテンプレートとしてこれを利用してもよい。この特定の実施形態で、くぼみの側壁は、基板表面に対して一定の角度を形成してもよい。当該角度は、（ポリ）シリコンフィラメントにより決定される。
【０１２０】
図６（ｅ）は、例えばＯ２プラズマ曝露を利用して第１薄膜層の表面を酸化し、その第１薄膜層の上にＳｉＯ２絶縁層６１６を形成することにより、第１薄膜層の上に絶縁層を形成する工程を示す。
【０１２１】
図６（ｆ）は、更なる第３液体半導体材料６１８、第３半導体インクによるくぼみの充填を示す。第３液体半導体材料６１８は、酸化した第１（多）結晶シリコン層６１２でのくぼみ内に第２半導体層６２０（特に（多）結晶シリコン）を形成する、例えば１つまたは複数のシラン化合物を含む。ここで、第２（多）結晶シリコン層は、下位の第１（多）結晶シリコンに対して整合している。第２半導体層は、図３（ｅ）と（ｆ）を参照して説明したのと同様のプロセス工程を利用して形成してもよい。
【０１２２】
したがって、図６（ａ）〜（ｆ）に示すプロセスは、簡単に言うと、半導体構造を形成するプロセスであって、
−基板（好ましくはプラスチック基板）を準備する工程、
−基板にくぼみを設ける工程（好ましくは、前記くぼみは側壁とベースを有する）、
−第１材料を含む第１インクでくぼみを充填する工程（好ましくは、前記第１材料は（ドープした）シラン化合物と、必要に応じて溶媒とを含む）、
−前記第１インクの少なくとも一部をアニールする工程、ここで前記アニール中、前記くぼみのベース面の中央部分が脱濡れしつつ、くぼみ底面のエッジに前記第１材料が堆積して第１構造（フィラメント）が形成されるものであり、
−前記基板と前記くぼみの上に、第２材料を含む第２インクの第１層を設ける工程、
−前記第２材料を含むくぼみを横切って第１スタガード型薄膜が形成されるように、第２インクの少なくとも一部をアニールする工程、
−前記第１スタガード型薄膜層の上に絶縁層を設ける工程、
−第３材料を含む第３インクで前記くぼみを充填する工程、
−前記第２材料を含むくぼみ内部で第２構造が形成されるように、第３インクの少なくとも一部をアニールする工程、
を含むプロセスを示す。
【０１２３】
このプロセスにより製造した構造は、スタガード型自己整合型ＴＦＴ構造として使用してもよい。第１スタガード型薄膜層はＴＦＴのチャネル層として動作し、第２構造はＴＦＴのゲートとして動作しうる。
【０１２４】
図７は、本発明の実施形態による薄膜構造を製造するプロセスの概略を示す。この特定の実施形態で、半導体薄膜構造は、透明フレキシブル基板の上に設けられるスタガード型トップゲート型薄膜トランジスタの一部であってもよい。
【０１２５】
図７（ａ）〜（ｅ）は、くぼみ７０２（第１基板７０６の上面７０４に形成された）を横切って形成されたスタガード型酸化第１半導体層７１２を形成するプロセスを示す。この特定の実施形態で、基板材料は、（ＵＶ）透明材料、例えば（ＵＶ）透明ガラスまたはプラスチックである。くぼみは、側壁、ベース（底面）を有してもよく、さらにくぼみの側壁に沿って形成されて第１半導体層用のスペーサとして機能しうる金属フィラメント（スペーサ）を含んでもよい。金属スペーサにより、基板表面の上に位置する第１薄膜の第１部分と、くぼみのベースに位置する第１薄膜層の第２部分との間に、連続的な（多）結晶接続７１４が形成される。金属フィラメントと、くぼみを横切って形成される酸化したスタガード型第１半導体層７１２は、図６（ａ）〜（ｅ）を参照して説明したプロセスと同様のプロセスを使用して製造できる。金属スペーサは、金属前駆体を含むインクまたは金属ナノ粒子を含むインクを熱アニールすることにより製造される。
【０１２６】
スタガード型第１薄膜層の形成後、基板にはくぼみ７１３が依然として存在し、自己整合型の第２薄膜構造を更に形成する際のテンプレートとしてこれを使用してもよい。
【０１２７】
一実施形態では、くぼみを充填する前に、スタガード型薄膜層の表面に対して表面処理および／または温度処理を実施してその濡れ性と接着性を向上させ、その結果、第２液体材料によるカバレッジが達成されるようにしてもよい。その代わりに且つ／またはそれに加えて、第２液体半導体材料に界面活性剤を追加して、さらに濡れ特性を向上させてもよい。
【０１２８】
図７（ｆ）は、液体半導体材料７１８の層の形成を示す。図１（ｂ）を参照して説明したように、第２液体半導体材料、第２半導体インクは、一般式がＳｉｎＸｍで表されるシラン化合物を含んでもよい。均一なカバレッジを達成するために、インクを基板の上に噴霧してもよい。
【０１２９】
層を形成した後、図２（ｃ）を参照して説明したように、マイクロ波アニール工程およびこれに続く（パルス）レーザアニール工程を利用して、層内のシラン化合物を（多）結晶シリコンに転移させることができる。このようにして、くぼみを横切って第２スタガード型薄膜半導体（（多）結晶）層７１８を形成できる。第１および第２スタガード型薄膜半導体層は、スタガード型薄膜スタックを構成してもよい。スタガード型薄膜スタックは、スタガード型ＴＦＴ構造の形成に使用できる。
【０１３０】
図７（ｇ）は、例えばスリットコーティングを使用した、スタガード型薄膜構造の上でのネガ型フォトレジスト層７２０の形成を示す。その後、ＵＶ透明基板の裏面をＵＶ光７２２に曝露してもよく、これにより金属フィラメント７１０がフォトレジスト層の一部を保護する。その結果、当該フォトレジスト層の一部はＵＶ曝露されない。金属フィラメントにより保護されないフォトレジスト層部分はポリマー化することになり、その結果、レジスト層のポリマー化しない部分を標準の現像工程により除去できる。このようにして、金属フィラメントが設けられた位置に、レジスト層の開口部７２３を設けることができる。
【０１３１】
開口部は、化学エッチング工程においてエッチングマスクとして使用してもよい。このとき、第２スタガード型半導体層の一部７２４を除去することにより、くぼみ内部に位置し且つ第２層の第２、第３部分（くぼみ外部に位置する）から孤立した薄膜半導体構造７２６が形成される。
【０１３２】
したがってこの実施形態では、自己整合方式により薄膜半導体膜／構造を形成できる。金属インクを蒸発させることにより形成される金属フィラメントを使用して、フォトレジストを自己整合方式で選択的に露出させる。
【０１３３】
スタガード型薄膜スタックは、（（多）結晶）チャネル層７２８に対して整合した(aligned)（トップ）ゲート層７２６を備えてもよく、したがってフレキシブル基板の上にＴＦＴを形成するためのベースとして使用できる。
【０１３４】
更なる実施形態で、第１スタガード型薄膜は透明半導体を含んでもよい。この透明半導体薄膜は、例えばＩｎＧａＺｎＯナノ粒子を含む溶媒を用いて形成できる。透明半導体薄膜は、例えば二酸化ケイ素層を構成する好適な誘電体前駆体を使用した絶縁層で覆われてもよい。さらに、第２スタガード型薄膜は、透明導電性材料、例えば酸化インジウムスズ（ＩＴＯ）を含んでもよい。この膜は、金属酸化物前駆体を含むインクを基に構成してもよい。この透明材料を使用する場合、フレキシブル基板の上に透明なフレキシブル電子コンポーネントを作成できる。
【０１３５】
したがって、図７（ａ）〜（ｈ）に示すプロセスは、簡単に言うと、半導体構造を形成するプロセスであって、
−おもて面(top side)と裏面を有し、好ましくは（ＵＶ）透明材料を含む基板を準備する工程、
−基板にくぼみを設ける工程（好ましくは、前記くぼみは側壁とベースを有する）、
−第１材料を含む第１インクでくぼみを充填する工程（好ましくは、前記第１材料は金属ナノ粒子、金属前駆体、（ドープした）シラン化合物および必要に応じて溶媒を含む）、
−前記第１インクの少なくとも一部を蒸発させる工程、ここで前記第１インクの蒸発中に、前記くぼみのベース面の中央部分が脱濡れしつつ、くぼみ底面のエッジに前記第１材料が堆積して第１構造（フィラメント）が形成されるものであり、
−前記基板と前記くぼみの上に、第２材料を含む第２インクの第１層を設ける工程（好ましくは、前記第２材料は透明半導体またはその複合物(compound)を含む）、
−前記第２材料を含む第１スタガード型薄膜層を形成するように、第２インクの少なくとも一部をアニールする工程、
−前記第１スタガード型薄膜層の上に絶縁層を設ける工程、
−前記基板と前記くぼみの上に、第３材料を含む第３インクの第２層を設ける工程（好ましくは、前記第３材料は透明導電性材料を含む）、
−前記第３材料を含む第２スタガード型薄膜層を形成するように、第３インクの少なくとも一部をアニールする工程、
−前記第２薄膜層の上にネガ型のフォトレジスト層を堆積させる工程、
−前記第１構造が前記ＵＶ光への曝露からフォトレジスト層を保護するように、前記基板の裏面をＵＶ光に曝露する工程、
−前記フォトレジスト層を現像して、前記第１構造に整合した前記フォトレジスト層の一部を開口する工程、ここで前記開口部は前記第２薄膜層を露出させるものであり、
−エッチングプロセスを利用して前記第２薄膜層の一部を除去し、これにより前記くぼみ内に第２構造を形成する工程、
を含む方法を示す。
【０１３６】
このプロセスにより製造した構造は、スタガード型自己整合型ＴＦＴ構造として使用してもよい。第１薄膜層はＴＦＴのチャネル層として機能し、第２構造はＴＦＴのゲートとして機能しうる。
【０１３７】
任意の実施形態に関連して説明した任意の特徴は、単独で用いることもでき、あるいは説明した他の特徴と組み合わせて用いることもできる。さらに、他の任意の実施形態（または他の任意の実施形態の組合せ）の１つまたは複数の特徴と組み合わせて用いることもできると理解することもできる。例えば、図１〜７の実施形態は、自己整合型ＴＦＴ構造での使用に適した薄膜スタックの形成について一般的に説明しているが、基板のくぼみ内でのインクの濡れ挙動に基づく、金属、絶縁体および／または半導体薄膜層の組合せを備えた薄膜多層構造を含む他の多くの自己整合型構造は、当業者にとって自明である。さらに、本発明は電子的な（ＴＦＴ）構造に限定されず、自己整合型の光電子構造や光起電力構造の形成にも利用できる。
【０１３８】
さらに、本発明は上記実施形態に限定されることはなく、添付の特許請求の範囲の範囲内で変更可能である。
【図１（ａ）】
2014530477.tif 000003
【図１（ｂ）】
2014530477.tif 000004
【図１（ｃ）】
2014530477.tif 000005
【図２】
2014530477.tif 000006
【図３（ａ）】
2014530477.tif 000007
【図３（ｂ）】
2014530477.tif 000008
【図３（ｃ）】
2014530477.tif 000009
【図３（ｄ）】
2014530477.tif 000010
【図３（ｅ）】
2014530477.tif 000011
【図３（ｆ）】
2014530477.tif 000012
【図４（ａ）】
2014530477.tif 000013
【図４（ｂ）】
2014530477.tif 000014
【図４（ｃ）】
2014530477.tif 000015
【図４（ｄ）】
2014530477.tif 000016
【図４（ｅ）】
2014530477.tif 000017
【図４（ｆ）】
2014530477.tif 000018
【図５（ａ）】
2014530477.tif 000019
【図５（ｂ）】
2014530477.tif 000020
【図５（ｃ）】
2014530477.tif 000021
【図５（ｄ）】
2014530477.tif 000022
【図６（ａ）】
2014530477.tif 000023
【図６（ｂ）】
2014530477.tif 000024
【図６（ｃ）】
2014530477.tif 000025
【図６（ｄ）】
2014530477.tif 000026
【図６（ｅ）】
2014530477.tif 000027
【図６（ｆ）】
2014530477.tif 000028
【図６（ｇ）】
2014530477.tif 000029
【図７（ａ）】
2014530477.tif 000030
【図７（ｂ）】
2014530477.tif 000031
【図７（ｃ）】
2014530477.tif 000032
【図７（ｄ）】
2014530477.tif 000033
【図７（ｅ）】
2014530477.tif 000034
【図７（ｆ）】
2014530477.tif 000035
【図７（ｇ）】
2014530477.tif 000036
【図７（ｈ）】
2014530477.tif 000037
【国際調査報告】
2014530477.tif 000038
2014530477.tif 000039
2014530477.tif 000040
2014530477.tif 000041