(57)【要約】本明細書に開示された主題は、連続的な方式でメモリを読み出すための技術に関する。本方法は、以下のステップを含む。そのステップとは、第一のページのメモリアドレスの第一部分の受信に応じて、データの第一のページを読み出し、かつ、ページバッファへとデータの第一のページを提供するステップと、第一のページのメモリアドレスの追加部分の受信に応じて、ページバッファに格納されたデータの第一のページのワードをフェッチするステップと、第一のページのワードのフェッチが完了する前に、データの第二のページをセンスするためのセンス増幅器をアクティブ化するステップである。第一のページの一部とその後のページの一部とを同時に読み出すこのプロセスは、読み出し速度を改良する利益を提供する可能性がある。
2014501999.tif 000002
【特許請求の範囲】
【請求項１】
第一のページのメモリアドレスの第一部分の受信に応じて、データの前記第一のページを読み出し、ページバッファへとデータの前記第一のページを提供するステップと、
前記第一のページの前記メモリアドレスの追加部分の受信に応じて、前記ページバッファに格納されたデータの前記第一のページの複数のワードをフェッチするステップと、
前記第一のページの複数のワードの前記フェッチが完了する前に、データの第二のページをセンスするための複数のセンス増幅器をアクティブ化するステップと、
を含む、
ことを特徴とする方法。
【請求項２】
前記ページバッファからフェッチされた前記複数のワードのカウントを監視するステップと、
前記カウントが、データの前記第一のページの前記複数のワード数よりも小さい特定の閾値数に達するのに応じて、前記複数のワードをフェッチし続ける間にデータの前記第二のページをセンスするステップと、
をさらに含む、
ことを特徴とする請求項１に記載の方法。
【請求項３】
データの前記第一のページの最終ワードがフェッチされるのに応じて、前記ページバッファへとデータの前記第二のページを提供するステップをさらに含む、
ことを特徴とする請求項１に記載の方法。
【請求項４】
データの前記第二のページの前記読み出しを開始するステップは、データの前記第二のページ用のアドレスを受信することなく自動的に実施される、
ことを特徴とする請求項１に記載の方法。
【請求項５】
前記メモリアドレスの前記第一部分は、データの前記第一のページのアドレスを含み、前記メモリアドレスの前記追加部分は、データの前記第一のページの前記複数のワードを識別するための前記メモリアドレスの複数の最下位ビットを含む、
ことを特徴とする請求項１に記載の方法。
【請求項６】
二つの値の間で、前記メモリアドレスの前記追加部分をトグルするステップをさらに含み、データの前記第一のページの前記複数のワードを前記フェッチするステップは、前記トグルするステップと同期して実施され、前記メモリアドレスの前記追加部分は、前記メモリアドレスの単一ビットを含む、
ことを特徴とする請求項１に記載の方法。
【請求項７】
前記第一のページの複数のワードを前記フェッチするステップは、前記メモリアドレスの前記追加部分の値の変更と同期して実施される、
ことを特徴とする請求項１に記載の方法。
【請求項８】
前記メモリアドレスの前記第一部分は二つ以上のページに対応する、
ことを特徴とする請求項１に記載の方法。
【請求項９】
データのページのメモリアドレスの第一部分の受信に応じて、データの前記ページを読み出し、ページバッファへとデータの前記ページを提供し、
前記メモリアドレスの追加部分の受信に応じて、前記ページバッファに格納されたデータの前記ページの複数のワードをフェッチし、
データの前記ページの複数のワードの前記フェッチが完了する前に、データのその後のページをセンスするための複数のセンス増幅器をアクティブ化するための
コントローラを含む、
ことを特徴とするメモリデバイス。
【請求項１０】
前記コントローラは、
前記ページバッファからフェッチされた前記複数のワードのカウントを監視し、
データの前記ページの前記複数のワードの数よりも小さい特定の閾値数に前記カウントが達するのに応じて、前記複数のワードのフェッチを続ける間に、データの前記その後のページを読み出す、
ようにさらに適応される、
ことを特徴とする請求項９に記載のメモリデバイス。
【請求項１１】
前記コントローラは、データの前記ページの最終ワードがフェッチされるのに応じて、前記ページバッファへとデータの前記その後のページをフラッシュするように適応される、
ことを特徴とする請求項９に記載のメモリデバイス。
【請求項１２】
データの前記その後のページの前記読み出しを開始するステップは、データの前記その後のページ用のアドレスを受信することなく、自動的に実施される、
ことを特徴とする請求項９に記載のメモリデバイス。
【請求項１３】
前記メモリアドレスの前記第一部分は、データの前記ページのアドレスを含み、前記メモリアドレスの前記追加部分は、データの前記ページの前記複数のワードを識別するための前記メモリアドレスの複数の最下位ビットを含む、
ことを特徴とする請求項９に記載のメモリデバイス。
【請求項１４】
前記マイクロコントローラは、二つの値の間で前記メモリアドレスの前記追加部分をトグルするように適応され、データの前記ページの前記複数のワードを前記フェッチするステップは、前記トグルと同期して実施され、前記メモリアドレスの前記追加部分は、前記メモリアドレスの単一ビットを含む、
ことを特徴とする請求項９に記載のメモリデバイス。
【請求項１５】
前記ページの複数のワードを前記フェッチするステップは、前記メモリアドレスの前記追加部分の値の変更と同期して実施される、
ことを特徴とする請求項９に記載のメモリデバイス。
【請求項１６】
前記メモリアドレスの前記第一部分は、二つ以上のページに対応する、
ことを特徴とする請求項９に記載のメモリデバイス。
【請求項１７】
複数のメモリセルのアレイを含むメモリデバイスであって、
データのページのメモリアドレスの第一部分の受信に応じて、データの前記ページを読み出し、ページバッファへとデータの前記ページをフラッシュし、
前記メモリアドレスの追加部分の受信に応じて、前記ページバッファに格納されたデータの前記ページの複数のワードをフェッチし、
前記第一のページの複数のワードの前記フェッチが完了する前に、データのその後のページをセンスするための複数のセンス増幅器をアクティブ化する、
ためのコントローラをさらに含む、メモリデバイスと、
前記複数のメモリセルへのアクセスを提供するために、一つ以上のアプリケーションをホストし、前記メモリコントローラへ前記書き込みコマンドを開始するためのプロセッサと、
を含む、
ことを特徴とするシステム。
【請求項１８】
前記コントローラは、
前記ページバッファからフェッチされた前記複数のワードのカウントを監視し、
前記カウントがデータの前記ページの前記複数のワードの数よりも小さい特定の閾値数に達するのに応じて、前記複数のワードのフェッチをし続ける間に、データのその後のページを読み出す、
ように適応される、
ことを特徴とする請求項１７に記載のシステム。
【請求項１９】
データの前記その後のページの前記読み出しを開始するステップは、データの前記その後のページ用のアドレスを受信することなく自動的に実施される、
ことを特徴とする請求項１７に記載のシステム。
【請求項２０】
前記メモリアドレスの前記第一部分は、データの前記ページのアドレスを含み、前記メモリアドレスの前記追加部分は、データの前記ページの前記複数のワードを識別するための前記メモリアドレスの複数の最下位ビットを含む、
ことを特徴とする請求項１７に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される主題は、連続的な方式でメモリを読み出すための技術に関する。
【背景技術】
【０００２】
メモリデバイスは、幾つかの例を挙げるだけでも、コンピュータ、携帯電話、ＰＤＡ、データロガーおよびナビゲーション設備など多くのタイプの電子デバイスで使用される。このような電子デバイスにおいて、幾つかの例を挙げるだけでも、ＮＡＮＤもしくはＮＯＲフラッシュメモリ、ＳＲＡＭ、ＤＲＡＭおよび相変化メモリなどの種々のタイプの不揮発性メモリデバイスが使用されることがある。概して、書き込みもしくはプログラミング動作は、このようなメモリデバイスにおいて情報を格納するために使用され、読み出し動作は、格納された情報を検索するために使用されうる。
【図面の簡単な説明】
【０００３】
限定することのない、非排他的な実施形態は、以下の図面を参照して説明され、特に明記されることがなければ、類似の参照番号は、種々の図面を通して類似部分に対して言及するものである。
【図１】一実施形態に従う、連続的読み出しプロセスのタイミング図である。
【図２】一実施形態に従う、連続的読み出しプロセスのフロー図である。
【図３】別の実施形態に従う、連続的読み出しプロセスのタイミング図である。
【図４】さらに別の実施形態に従う、連続的読み出しプロセスのタイミング図である。
【図５】さらに別の実施形態に従う、連続的読み出しプロセスのタイミング図である。
【図６】コンピューティングシステムの例示的な一実施形態を示す概略図である。
【発明を実施するための形態】
【０００４】
“ある実施形態”もしくは“一実施形態”に対する言及は、本明細書を通して、当該実施形態に関連して記述された具体的な特徴、構造もしくは特性が、主張された本主題の少なくとも一つの実施形態に含まれることを意味する。したがって、本明細書を通して、様々な位置における“ある実施形態においては”もしくは“一実施形態”という句の出現は、必ずしも全てが同一の実施形態に対する言及ではない。さらに、具体的な特徴、構造もしくは特性は、一つ以上の実施形態で組み合わせられてもよい。
【０００５】
本明細書で記述される実施形態は、並行する、連続的な方式でメモリに格納された複数のページのデータを読み出すことによって、データスループットレートを改善するための、プロセスおよび／もしくは電子アーキテクチャを含む。例えば、第一のページを読み出した後、第二のページは、第二のページのメモリアドレスを提供するために中断することなく、連続的に読み出されてもよい。このような読み出しプロセスは、第二のページの一部を読み出すための準備中に、第一のページの一部を読み出すステップを含んでもよい。例えば、第一のページの一部を読み出す間に、第二のページに含まれたメモリセルの状態を測定するために、メモリの一つ以上のセンス増幅器がアクティブ化されてもよい。ある実施においては、このセンス増幅器のアクティブ化は、ページを読み出すためのプロセスの最初の部分を含んでもよい。
【０００６】
ある実施においては、１ページのデータは１６ワードを含み、１ワードのデータは１６ビットを含んでもよいが、本主題はそのように限定はされない。多数のページのデータを読み出す連続的な方式は、多数のページを連続的に読み出さない読み出し動作と比較して、比較的早い読み出し動作につながる可能性がある。読み出し速度のこのような改善の理由の１つは、このような連続的読み出しプロセスが、あるページを読み出すためのプロセスの終了後、その後のページを読み出すためのプロセスの開始前に生じる可能性のある時間遅延を含む必要がないという事実に起因しうる可能性がある。例えば、このような時間遅延は、読み出しプロセスの間、メモリアドレスを提供するため、および／もしくは、その後のページのデータのメモリセルをセンスするための時間を見込むために使用されてもよい。また、このような連続的読み出しプロセスの利点は、バースト読み出し技術が使用されうるピン数の減少を含む可能性がある。例えば、連続的読み出しプロセスは、ＣＬＯＣＫピン、ＷＡＩＴピン、および／もしくはＡＤＤＲＥＳＳ  ＶＡＬＩＤピンを含む必要がない。もしそうであったとしても、このような連続的読み出しプロセスは、バースト読み出しプロセスとして、類似したデータスループットを達成する可能性がある。
【０００７】
一実施形態においては、並行する連続的方式でメモリデバイスの多数のページを読み出すプロセスは、メモリアドレスの第一部分の受信に応じて、１ページのデータをセンスし読み出すステップと、ページバッファへとデータのページをフラッシュするステップとを含んでもよい。メモリアドレスの第一部分は、データのページのアドレスを含み、メモリアドレスの追加部分は、データのページのワードを識別するためのメモリアドレスの最下位ビットを含んでもよい。例えば、３ビットアドレスの第一部分は、アドレスの４つの最下位ビット（ＬＳＢ）以外の全てを含んでもよい。データのページがページバッファにフラッシュされた後、メモリアドレスの追加部分（例えばＬＳＢ）が、メモリデバイスに対して提供されてもよい。結果として、ユーザは、ページバッファからページのワードをフェッチし始めてもよい。ワードをフェッチするこのプロセス中に、ページバッファからフェッチされたワード数がカウントされてもよい。このカウントが特定の閾値数に達した場合、データのその後のページを読み出すための読み出しプロセスが開始してもよい。この特定の閾値数は、特定のアプリケーション用に選択されることがあるが、データのページのワードの閾値数よりも小さい数を含んでもよい。一方、データのその後のページの少なくとも第一部分を読み出すのと同時に、第一のページの残りのワードがフェッチされ続けてもよい。メモリデバイスの多数のページを読み出すためのこのプロセスは、データのページの最終ワードがフェッチされるのに応じて、ページバッファへとデータのその後のページをフラッシュするステップをさらに含んでもよい。ある実施においては、データのその後のページの読み出しを開始するステップは、データのその後のページ用のアドレスを受信することなく、自動的に実施されてもよい。例えば、ユーザもしくは実行アプリケーションは、データのその後のページ用のアドレスを提供する必要がない。無論、多数のページを読み出すためのプロセスの詳細は、単なる実施例であって、本主題はそのように限定はされることはない。
【０００８】
別の実施形態においては、並行し、連続的な方式でメモリデバイスの多数のページを読み出すためのプロセスは、メモリアドレスのビットの二状態間でのトグルに応じて、実施されてもよい。例えば、ハイ状態からロウ状態へのメモリアドレスのＬＳＢのトグルは、結果としてデータのワードのフェッチをもたらすことがある。引き続き、ロウ状態からハイ状態へのトグルは、結果としてデータの別のワードのフェッチをもたらすことなどがある。このような方法においては、データのワードのフェッチは、メモリアドレスのビットのトグルと同期して実施されてもよい。このような実施においては、データをフェッチするプロセスは、単にメモリデバイスの単一のアドレスピン（例えば、メモリアドレスのＬＳＢ用のピン）を使用してもよい。
【０００９】
一実施形態においては、連続的方式でメモリデバイスの多数のページを読み出すためのプロセスは、メモリアドレスの第一部分の受信に応じて、データのページを読み出し、かつデータのページをページバッファへとフラッシュするためのコントローラを含むメモリデバイスによって実施されてもよい。本プロセスにおいては、コントローラは、メモリアドレスの追加部分の受信に応じて、ページバッファに格納されたデータのページのワードをフェッチしてもよい。このようなコントローラは、ページバッファからフェッチされたワードのカウントを監視し、当該カウントが特定の閾値数に達したのに応じて、コントローラは、ワードをフェッチし続ける間に、データのその後のページを読み出してもよい。この特定の閾値数は、データのページにおけるワード数よりも小さくてもよい。
【００１０】
図１は、一実施形態に従う、連続的読み出しプロセス１００のタイミング図である。ある実施においては、このような読み出しプロセスは、ＮＯＲフラッシュメモリ、メモリコントローラ、およびプロセッサを含むコンピューティングシステム（例えば、図６参照）へと適用されてもよい。他の実施は、ＮＡＮＤ、ＰＣＭなどの他のタイプのメモリを含んでもよい。例えば、プロセッサは、アプリケーションの実行に応じて、データが読み出されるべき物理的位置を識別するメモリアドレスを含む読み出しコマンドを提供してもよい。このようなアドレスは、複数ワード幅の並列信号を含んでもよい。ある実施においては、ＮＯＲフラッシュメモリから読み出されたデータは、プロセッサ（例えば、ユーザ）に送信される前にページバッファへとロードされてもよい。無論、コンピューティングの詳細は単なる実施例であって、本主題はそのように限定はされることはない。
【００１１】
ある実施においては、読み出しプロセス１００は、２４ビットアドレシングと、１６ワードを含むページとを含んでもよい。したがって、このような特定のページのワードは、例えば、４ビットアドレスによって、もしくは２４ビットアドレスのうちの４ビットのＬＳＢ部分によって個々に識別されてもよい。図１における“Ａ［Ｍａｘ：４］”という表記は、最上位ビット（ＭＳＢ）から、ＬＳＢから４ビット目までの複数ビットを含むメモリアドレスの一部を意味する。同様に、Ａ［３：０］は、ＬＳＢから４ビット目から、ＬＳＢまでの４ビットを含むメモリアドレスの一部を表す。無論、アドレスのサイズに関する詳細は単なる実施例であって、本主題は任意の具体的なサイズに限定されることはない。
【００１２】
図１に戻ると、時刻Ｔ１において、アドレスＡ［Ｍａｘ：４］のＭＳＢ部分が、メモリデバイスに提供されてもよい。また、時刻Ｔ１において、波形ＣＲＤ＃は、メモリデバイスに対して連続的読み出しモードを入力するよう命令するために、論理ロウへと遷移してもよい。チップイネーブル（有効化）信号ＣＥ＃もまた、論理ロウへと遷移してもよい。また、時刻Ｔ１において、メモリデバイスからデータのページを読み出すためのセンスプロセスが、波形ＡＴＤにおけるパルスによって示されてもよい。上記で説明されたように、このデータのページは、アドレスＡ［Ｍａｘ：４］のＭＳＢ部分によって識別されてもよい。センスプロセスは、メモリデバイスのメモリアレイのページの個々のメモリセルの論理レベルを検知するために、一つ以上のセンス増幅器のアクティブ化を含んでもよい。例えば、ある実施においては、センス増幅器は、メモリデバイスにおけるＡＴＤ回路によって生成されたアドレス処理検出（ＡＴＤ）パルスなどのイベントによってアクティブ化されてもよい。このＡＴＤ回路は、例えば、ＭＳＢアドレスの遷移の検出に応じて、ＡＴＤパルスを生成してもよい。このセンスプロセスの完了によって、データのうちの読み出されたページは、時には、期間ＥＬＱＶの間（例えば、ＣＥ＃ロウからＤＱ有効まで）にページバッファへと（例えば、フラッシュプロセスにおいて）ロードされてもよい。ページバッファに格納されたデータのページのうちの個々のバイトもしくは個々のワードは、その後、ユーザ、プロセッサ、もしくはメモリデバイスから読み出すための読み出しコマンドを発行した任意のエンティティによって検索されてもよい。一方、４ビットを含むメモリアドレスのＬＳＢ部分Ａ［３：０］は、メモリデバイスに提供されてもよい。時刻Ｔ２において、データのページのうちの第一のワードＤ０は、例えば、ページバッファからメモリコントローラによって検索されてもよい。時刻Ｔ３において、データのページのうちの第二のワードＤ１は、新規のメモリアドレスＡ［３：０］の受信に応じて、ページバッファからメモリコントローラによって検索されてもよい。例えば、新規のメモリアドレスは、現在のページの位置０１Ｈに格納されたワードＤ１に対応する値０１Ｈを含んでもよい。期間Ｔａｐａの間、メモリデバイスのメモリコントローラは、例えば、ページバッファからＤ１などの、その後のワードを検索し、データバス上にその後のワードを位置づけるためにＡ［３：０］をデコードしてもよい。データのページのうちのその後のワードは、その後のアドレスＡ［３：０］（例えば、０２Ｈ、０３Ｈ、０４Ｈ・・・）の受信に応じて、ページバッファから同様に検索されてもよい。ある実施においては、データバッファから検索されたデータワード数はカウントされてもよい。特定の閾値数に達した後、時刻Ｔ４などにおいて、ページバッファから第一のページの残りのワードのフェッチが続いている間に、（例えば、ワードＤ１６からＤ３１を含む）データのその後のページを読み出すためのプロセスが開始してもよい。詳細には、図１におけるＤＡＴＡ波形に関連して、ワードＤ９における特定の閾値数に達した後、時刻Ｔ４などにおいて、ページバッファから第一のページの残りのワードＤ１０からＤ１５のフェッチが続いている間に、データのその後のページを読み出すためのプロセスが開始してもよい。したがって、データのその後のページの読み出しを開始するためのプロセスは、データバッファからのワードの特定数の検索によって生じ、その特定数は、データのページにおけるワード数よりも小さい。波形ＡＴＤは、データのその後のページを読み出すためのセンスプロセスを開始するために、時刻Ｔ４におけるパルスを含んでもよい。このセンスプロセスは、期間Ｔｓｅｎｓｅ内に生じてもよい。センスプロセスの完了によって、ページバッファから第一のページのワードを検索するプロセスもしくはフェッチするプロセスの完了後に、時刻Ｔ５などにおいて、データのうち新規に読み出された第二のページは、時刻Ｔ５における波形Ｆｌｕｓｈにおけるパルスによって示され、ページバッファへとロードされてもよい。ある実施においては、ページのワードを検索するプロセスもしくはフェッチするプロセスは、ページの全ワードがフェッチされた場合に完了してもよい。第一のページの一部と、その後のページの一部とを同時に読み出すこのプロセスは、読み出し速度を改良する利益を提供する可能性がある。このプロセスは、第一のページおよびその後のページを読み出すための連続的読み出しプロセスを含んでもよい。
【００１３】
データの第一のページに関する限り、上述されたように、データの第二のページもしくはその後のページのその後のワードは、その後のアドレスＡ［３：０］（例えば、０１Ｈ、０２Ｈ、０３Ｈ・・・）の受信に応じて、ページバッファから同様に検索されてもよい。特定数に達した後、時刻Ｔ６などにおいて、ページバッファから第二のページの残りのワードのフェッチが続いている間に、（例えば、ワードＤ３２からＤ４７を含む）データの第三のページを読み出すためのプロセスが開始してもよい。詳細には、図１におけるＤＡＴＡ波形に関連して、ワードＤ２４において特定数に達した後、時刻Ｔ６などにおいて、ページバッファから第二のページの残りのワードＤ２５からＤ３１のフェッチが続いている間に、データの第三のページを読み出すためのプロセスが開始してもよい。したがって、データのその後のページの読み出しを開始するためのプロセスは、データバッファからのワードの特定の閾値数の検索によって生じてもよい。波形ＡＴＤは、データの第三のページを読み出すためのセンスプロセスを開始するために、時刻Ｔ６におけるパルスを含んでもよい。このセンスプロセスは、期間Ｔｓｅｎｓｅ（例えば、時刻Ｔ６から時刻Ｔ７まで）内に生じてもよい。センスプロセスの完了によって、ページバッファから第二のページのワードを検索するプロセスもしくはフェッチするプロセスの完了後に、時刻Ｔ７などにおいて、データのうち新規に読み出された第三のページは、時刻Ｔ７における波形Ｆｌｕｓｈにおけるパルスによって示され、ページバッファへとロードされてもよい。第二のページの一部と、第三のページの一部とを同時に読み出すプロセスは、上述されたように、読み出し速度を改良する利益を提供する可能性がある。このプロセスは、第二のページおよび第三のページを読み出すための連続的読み出しプロセスを含んでもよい。このプロセスは、データのその後のページに対して、上述されたのと同様の方式において継続してもよい。無論、プロセス１００の詳細は単なる実施例であって、本主題はこの点で限定されることはない。
【００１４】
図２は、一実施形態に従う、連続的読み出しプロセス２００のフロー図である。この読み出しプロセスは、例えば、図１におけるタイミング図によって記述された読み出しプロセスに類似してもよい。ブロック２１０において、メモリアドレスを含む読み出しコマンドは、メモリデバイスに提供されてもよい。この読み出しコマンドは、例えば、アプリケーションを実行するプロセッサによって開始されてもよいが、本主題はそのように限定されることはない。ある実施においては、この読み出しコマンドおよびメモリアドレスは、パラレルバス上のメモリデバイスによって受信されてもよい。別の実施においては、この読み出しコマンドおよびメモリアドレスは、メモリデバイスによってシリアルに受信されてもよい。いずれかの実施においては、ブロック２２０において、メモリデバイスは、ＭＳＢを含むメモリアドレスの少なくとも一部によって識別されたデータのページを読み出してもよい。対照的に、例えば、メモリアドレスのＬＳＢは、ページのデータの個々のワードおよび／もしくは個々のバイトを記述してもよい。データのページを読み出すプロセスは、メモリデバイスのメモリアレイのページの個々のメモリセルの論理レベルをセンスするための一つ以上のセンス増幅器のアクティブ化を含むセンスプロセスを含んでもよい。ブロック２３０において、このセンスプロセスの完了によって、データの読み出されたページは、ページバッファへとロードされるか、またはフラッシュされてもよい。ブロック２４０においては、ページバッファに格納されたデータのページの個々のワードは、その後、ユーザ、プロセッサもしくは、例えば、メモリデバイスから読み出すための読み出しコマンドを発行した任意のエンティティによって検索されてもよい。ブロック２５０においては、フェッチされたワードの数は、監視されるか、またはカウントされてもよい。菱形２６０において、それまでにフェッチされたワード数は、ページにおけるワード数よりも小さい特定の閾値数と比較されてもよい。例えば、この特定の閾値数は１２と等しく、ページにおけるワード数は１６に等しいことがある。フェッチされたワード数が特定の閾値数よりも小さい場合には、プロセス２００は別のワードをフェッチするためにブロック２４０へと戻ってもよい。しかしながら、フェッチされたワード数が特定の閾値数よりも小さくはない場合、プロセス２００は、データのその後のページを読み出すためのプロセスを開始するために、ブロック２７０へと進行してもよい。ブロック２８５においては、データのその後のページは、上述されたように、センシングプロセスによって読み出されてもよい。センシングプロセスの完了後、その後のページは、ページバッファへとフラッシュされてもよい。一方、ブロック２８５において記述されたプロセスと同時に、第一のページの残りのワードは、ページバッファからフェッチされてもよい。したがって、データのその後のページの読み出しを開始するためのプロセスは、データバッファからの特定のワード数の検索によって生じてもよい。さらには、このプロセスは、時間遅延なく、および／もしくは、その後のページ用の新規ページアドレスを提供することなく、その後のページを読み出すための連続的読み出しプロセスを含んでもよい。無論、プロセス２００の詳細は、単なる実施例であって、本主題はこの点で限定されることはない。
【００１５】
図３は、一実施形態に従う、特定の連続的読み出しプロセス３００のタイミング図である。このプロセスは、以下のように、プロセス３００が、不整列開始アドレスにおいて開始することを除いて、上述されたプロセス１００もしくはプロセス２００と類似していてもよい。この不整列開始アドレスは、データのページにおける第一のワードを表す（例えば、第一のワードＤ０がアドレス００Ｈによって表されるプロセス１００を参照）００Ｈとは等しくないワードアドレスを含む可能性がある。この場合においては、特定の一実施形態においては、ページの全アドレスが、それでも、データのその後のページが読み出される前に、ページバッファからフェッチされてもよい。しかしながら、このフェッチプロセスは、このワードがメモリアレイのページおよび／もしくはページバッファに格納された順序に対して順次実施される必要はない。例えば、図３においては、不整列の開始アドレスは０ＥＨに等しく、０ＥＨはワードＤ１４を表してもよい。ワードアドレス０ＦＨによって表されるＤ１５は、続いてフェッチされてもよい。ワードアドレス（例えば、０ＦＨ）の上位値に達すると、ワードアドレスは、ワードＤ０が次にフェッチされるように、ワードアドレス００Ｈにおいて続いて開始してもよい。続きのワードアドレスは、其々がＤ１、Ｄ２、Ｄ３・・・Ｄ１３を表す値０１Ｈ、０２Ｈ、０３Ｈ・・・０ＤＨを順次含んでもよい。したがって、全１６ワードがフェッチされてもよいが、本主題は任意の特定のフェッチ順序に限定されることはない。
【００１６】
詳細には、読み出しプロセス３００は、２４ビットアドレシングと、１６ワードを含むページとを含んでもよい。したがって、特定のページのワードは、例えば、４ビットアドレスによって、もしくは２４ビットアドレスの４ビットＬＳＢ部分によって個々に識別されてもよい。無論、アドレスのサイズに関する詳細は単なる実施例であって、本主題は任意の特定のサイズに限定されることはない。時刻Ｔ１において、アドレスＡ［Ｍａｘ：４］のＭＳＢ部分は、メモリデバイスへと提供されてもよい。時刻Ｔ１において、メモリデバイスからデータのページを読み出すためのセンスプロセスは、波形ＡＴＤにおけるパルスによって示されてもよい。上記で説明されたように、このデータのページは、アドレスＡ［Ｍａｘ：４］のＭＳＢ部分によって識別されてもよい。センスプロセスは、メモリデバイスのメモリアレイのページの個々のメモリセルの論理レベルを検知するために、一つ以上のセンス増幅器のアクティブ化を含んでもよい。このセンスプロセスの完了によって、データのうちの読み出されたページは、ときには、期間ＥＬＱＶの間にページバッファへとフラッシュされてもよい。ページバッファに格納されたデータのページの個々のバイトもしくは個々のワードは、ユーザ、プロセッサ、もしくはメモリデバイスから読み出すための読み出しコマンドを発行した任意のエンティティによってその後検索されてもよい。一方、４ビットを含むメモリアドレスのＬＳＢ部分Ａ［３：０］は、メモリデバイスに提供されてもよい。上記で指摘されたように、このようなメモリアドレスは、特定のメモリ位置（例えば、００Ｈ）で開始する必要がない。例えば、時刻Ｔ２において、データのページのうちの第一のワードＤ１４は、ページバッファから検索されてもよい。時刻Ｔ３において、データのページのうちの第二のワードＤ１５は、新規のメモリアドレスＡ［３：０］の受信に応じて、ページバッファから検索されてもよい。例えば、新規のメモリアドレスは、現在のページの位置０ＦＨに格納されたワードＤ１５に対応する値０ＦＨを含んでもよい。データのページのうちのその後のワードは、その後のアドレスＡ［３：０］（例えば、００Ｈ、０１Ｈ、０２Ｈ・・・）の受信に応じて、ページバッファから同様に検索されてもよい。ある実施においては、データバッファから検索されたデータワード数はカウントされてもよい。特定の閾値数に達した後、時刻Ｔ４などにおいて、ページバッファから第一のページの残りのワードのフェッチが続いている間に、（例えば、ワードＤ１６からＤ３１を含む）データのその後のページを読み出すためのプロセスが開始してもよい。詳細には、図３におけるＤＡＴＡ波形に関連して、ワードＤ７において特定の閾値数に達した後、時刻Ｔ４などにおいて、ページバッファから第一のページの残りのワードＤ８からＤ１３のフェッチが続いている間に、データのその後のページを読み出すためのプロセスが開始してもよい。したがって、データのその後のページの読み出しを開始するためのプロセスは、データバッファからのワードの特定の閾値数の検索によって生じてもよく、特定の閾値数は、データのページにおけるワード数よりも小さい。波形ＡＴＤは、データのその後のページを読み出すためのセンスプロセスを開始するために、時刻Ｔ４におけるパルスを含んでもよい。このセンスプロセスは、期間Ｔｓｅｎｓｅ内に生じてもよい。センスプロセスの完了によって、ページバッファから第一のページのワードを検索するプロセスもしくはフェッチするプロセスの完了後に、時刻Ｔ５などにおいて、データのうち新規に読み出された第二のページは、時刻Ｔ５における波形Ｆｌｕｓｈにおけるパルスによって示され、ページバッファへとロードされてもよい。データの第一のページは、第一のページ用のアドレス範囲の途中で開始してフェッチされ、データの次のページは、アドレス００Ｈで開始してフェッチされてもよい。例えば、データのその後のページもしくは第二のページのその後のワードは、アドレスＡ［３：０］（例えば、０１Ｈ、０２Ｈ、０３Ｈ・・・）の受信に応じて、ページバッファから検索されてもよい。データの第一のページの場合と同様に、特定数に達した後、時刻Ｔ６などにおいて、上記で説明されたように、ページバッファから第二のページの残りのワードのフェッチが続いている間に、（例えば、ワードＤ３２からＤ４７を含む）データの第三のページを読み出すためのプロセスが開始してもよい。詳細には、図３におけるＤＡＴＡ波形に関連して、ワードＤ２４において特定数に達した後、時刻Ｔ６などにおいて、ページバッファから第二のページの残りのワードＤ２５からＤ３１のフェッチが続いている間に、データの第三のページを読み出すためのプロセスが開始してもよい。したがって、データのその後のページの読み出しを開始するためのプロセスは、データバッファからのワードの特定数の検索によって生じてもよい。波形ＡＴＤは、データの第三のページを読み出すためのセンスプロセスを開始するために、時刻Ｔ６におけるパルスを含んでもよい。このセンスプロセスは、期間Ｔｓｅｎｓｅ（例えば、時刻Ｔ６から時刻Ｔ７まで）内に生じてもよい。センスプロセスの完了によって、ページバッファから第二のページのワードを検索するプロセスもしくはフェッチするプロセスの完了後に、時刻Ｔ７などにおいて、データのうち新規に読み出された第三のページは、時刻Ｔ７における波形Ｆｌｕｓｈにおけるパルスによって示され、ページバッファへとロードされてもよい。このプロセスは、データのその後のページ用に、上述されたのと同様の方式で継続してもよい。無論、プロセス３００の詳細は単なる実施例であって、本主題はこの点で限定されることはない。
【００１７】
図４は、一実施形態に従う具体的な連続的読み出しプロセス４００のタイミング図である。このプロセスは、プロセス４００が、プロセス３００と同様に、以下のように不整列な開始アドレスで開始するという点を除いて、上述されたプロセス１００もしくは２００と類似していることがある。上記で説明されたように、不整列開始アドレスは、００Ｈに等しくないワードアドレスを含み、００Ｈは、データのページにおける第一のワードを表す可能性がある（例えば、第一のワードＤ０がアドレス００Ｈによって表されるプロセス１００を参照）。このような場合においては、プロセス３００とは対照的に、不整列開始アドレスで開始する最初のページを読み出すプロセスは、最初のページを打ち切るステップと、整列アドレスで開始する（例えば、ワードアドレス００Ｈで開始する）その後のページを読み出すプロセスを開始するステップとを含んでもよい。詳細には、時刻Ｔ１において、アドレスＡ［Ｍａｘ：４］のＭＳＢ部分は、メモリデバイスに提供されてもよい。また、時刻Ｔ１において、メモリデバイスからデータのページを読み出すためのセンスプロセスが、波形ＡＴＤにおけるパルスによって示されてもよい。上記で説明されたように、このデータのページは、アドレスＡ［Ｍａｘ：４］のＭＳＢ部分によって識別されてもよい。センスプロセスは、メモリデバイスのメモリアレイのページの個々のメモリセルの論理レベルを検知するために、一つ以上のセンス増幅器のアクティブ化を含んでもよい。このセンスプロセスの完了によって、データのうちの読み出されたページは、時には、期間ＥＬＱＶの間にページバッファへとフラッシュされてもよい。ページバッファに格納されたデータのページのうちの個々のバイトもしくは個々のワードは、その後、ユーザ、プロセッサ、もしくはメモリデバイスから読み出すための読み出しコマンドを発行した任意のエンティティによって検索されてもよい。一方、４ビットを含むメモリアドレスのＬＳＢ部分Ａ［３：０］は、メモリデバイスに提供されてもよい。上記で指摘されたように、このメモリアドレスは、特定のメモリ位置（例えば、００Ｈ）で開始する必要がない。例えば、時刻Ｔ２において、データのページのうちの第一のワードＤ１４は、ページバッファから検索されてもよい。時刻Ｔ３において、データのページのうちの第二のワードＤ１５は、新規のメモリアドレスＡ［３：０］の受信に応じて、ページバッファから検索されてもよい。例えば、新規のメモリアドレスは、現在のページの位置０ＦＨに格納されたワードＤ１５に対応する値０ＦＨを含んでもよい。しかしながら、ページバッファからデータのページのその後のワードを検索する代わりに、プロセス４００が時刻Ｔ４において再初期化されてもよく、それによって、データの第一のページを切り捨てる。ある実施においては、このデータはページバッファに対するその後のフラッシュの間に残っていることがあるが、切り捨てられたデータは読み出されなくてもよい。データのその後のページ（例えば、ワードＤ１６からＤ３１を含む）を読み出すためのプロセスは、時刻Ｔ４で開始する期間ＥＬＱＶの間に、検知し、ページバッファへとその後のページをフラッシュすることによって開始してもよい。時刻Ｔ５においては、ワードＤ１６がフェッチされ、その後のワードＤ１７、Ｄ１８なども同様である。上記で説明されたように、特定のフェッチ数に達した後、時刻Ｔ６などにおいて、ページバッファから第二のページの残りのワードのフェッチが続いている間に、（例えば、ワードＤ３２からＤ４７を含む）データの第三のページを読み出すためのプロセスが開始してもよい。詳細には、図４におけるＤＡＴＡ波形に関連して、ワードＤ２４における特定数に達した後、時刻Ｔ６などにおいて、ページバッファから第二のページの残りのワードＤ２５からＤ３１のフェッチが続いている間に、データの第三のページを読み出すためのプロセスが開始してもよい。したがって、データのその後のページの読み出しを開始するためのプロセスは、データバッファからのワードの特定数の検索によって生じてもよい。波形ＡＴＤは、データの第三のページを読み出すためのセンスプロセスを開始するために、時刻Ｔ６におけるパルスを含んでもよい。このセンスプロセスは、期間Ｔｓｅｎｓｅ（例えば、時刻Ｔ６から時刻Ｔ７まで）内に生じてもよい。センスプロセスの完了によって、ページバッファから第二のページのワードを検索するプロセスもしくはフェッチするプロセスの完了後に、時刻Ｔ７などにおいて、データのうち新規に読み出された第三のページは、時刻Ｔ７における波形Ｆｌｕｓｈにおけるパルスによって示され、ページバッファへとロードされてもよい。このプロセスは、データのその後のページ用に、上述されたのと同様の方式で継続してもよい。無論、プロセス４００の詳細は単なる実施例であって、本主題はこの点で限定されることはない。
【００１８】
図５は、別の実施形態に従う、具体的な連続的読み出しプロセス５００のタイミング図である。特定の実施例を示すために、読み出しプロセス５００は、２４ビットアドレシングと、１６ワードを含むページとを含んでもよい。したがって、特定のページのワードは、例えば、４ビットアドレスによって、もしくは２４ビットアドレスのうちの４ビットのＬＳＢ部分によって個々に識別されてもよい。図５における“Ａ［Ｍａｘ：１］”という表記は、ＬＳＢを除く全ビットを含むメモリアドレスの一部を意味する。したがって、Ａ０は、メモリアドレスのＬＳＢを記述する。無論、アドレスのサイズに関する詳細は単なる実施例であって、本主題は任意の具体的なサイズには限定されることはない。
【００１９】
プロセス５００はページのバイトもしくはワードをフェッチするためのプロセスに関連することを除いて、プロセス１００に類似している可能性がある。詳細には、プロセス１００は、ワードアドレスＡ［３：０］をインクリメントする、および／もしくはアップデートすることによって、ワードＤ０、Ｄ１、Ｄ２などをフェッチするステップを含む。対照的に、プロセス５００は、メモリアドレスＡ０のＬＳＢをトグルすることによって、ワードＤ０、Ｄ１、Ｄ２などをフェッチするステップを含む。したがって、例えば、Ａ０がある論理レベルから別の論理レベルへと（例えば、１から０へと、もしくは０から１へと）遷移するとき、その後のワードは、ページバッファからフェッチされてもよい。
【００２０】
図５に戻ると、時刻Ｔ１において、アドレスＡ［Ｍａｘ：１］のＭＳＢ部分は、メモリデバイスに提供されてもよい。また、時刻Ｔ１において、波形ＣＲＤ＃は、メモリデバイスに対して連続的読み出しモードを入力するよう命令するために、論理ロウへと遷移してもよい。チップイネーブル信号ＣＥ＃もまた、論理ロウへと遷移してもよい。また、時刻Ｔ１において、メモリデバイスからデータのページを読み出すためのセンスプロセスが、波形ＡＴＤにおけるパルスによって示されてもよい。上記で説明されたように、このデータのページは、アドレスＡ［Ｍａｘ：１］のＭＳＢ部分によって識別されてもよい。センスプロセスは、メモリデバイスのメモリアレイのページの個々のメモリセルの論理レベルを検知するために、一つ以上のセンス増幅器のアクティブ化を含んでもよい。このセンスプロセスの完了によって、データのうちの読み出されたページは、時には、期間ＥＬＱＶの間にページバッファへと（例えば、フラッシュプロセス）ロードされてもよい。ページバッファに格納されたデータのページの内の個々のバイトもしくは個々のワードは、その後、ユーザ、プロセッサ、もしくはメモリデバイスから読み出すための読み出しコマンドを発行した任意のエンティティによって検索されてもよい。一方、メモリアドレスのＬＳＢであるＡ０がメモリデバイスに提供されてもよい。時刻Ｔ２において、データのページのうちの第一のワードＤ０は、ページバッファから検索されてもよい。時刻Ｔ３において、データのページのうちの第二のワードＤ１は、メモリアドレスのＬＳＢであるＡ０のトグルもしくは遷移に応じて、ページバッファから検索されてもよい。データのページのその後のワードは、Ａ０のトグルに応じて、ページバッファから同様に検索されてもよい。プロセス５００の残りの説明は、プロセス１００の説明と同様である可能性がある。例えば、データバッファから検索されたデータワード数はカウントされてもよい。特定の数に達した後、時刻Ｔ４などにおいて、ページバッファから第一のページの残りのワードのフェッチが続いている間に、（例えば、ワードＤ１６からＤ３１を含む）データのその後のページを読み出すためのプロセスが開始してもよい。波形ＡＴＤは、データのその後のページを読み出すためのセンスプロセスを開始するために、時刻Ｔ４におけるパルスを含んでもよい。このセンスプロセスは、期間Ｔｓｅｎｓｅ内に生じてもよい。センスプロセスの完了によって、ページバッファから第一のページのワードを検索するプロセスもしくはフェッチするプロセスの完了後に、時刻Ｔ５などにおいて、データのうち新規に読み出された第二のページは、時刻Ｔ５における波形Ｆｌｕｓｈにおけるパルスによって示され、ページバッファへとロードされてもよい。
データの第一のページに関する限り、上述されたように、データの第二のページもしくはその後のページのその後のワードは、Ａ０のトグルに応じて、ページバッファから同様に検索されてもよい。特定数に達した後、時刻Ｔ６などにおいて、ページバッファから第二のページの残りのワードのフェッチが続いている間に、（例えば、ワードＤ３２からＤ４７を含む）データの第三のページを読み出すためのプロセスが開始してもよい。詳細には、図５におけるＤＡＴＡ波形に関連して、ワードＤ２４において特定数に達した後、時刻Ｔ６などにおいて、ページバッファから第二のページの残りのワードＤ２５からＤ３１のフェッチとＡ０のトグルとが続いている間に、データの第三のページを読み出すためのプロセスが開始してもよい。したがって、データのその後のページの読み出しを開始するためのプロセスは、データバッファからのワードの特定数の検索によって生じてもよい。波形ＡＴＤは、データの第三のページを読み出すためのセンスプロセスを開始するために、時刻Ｔ６におけるパルスを含んでもよい。このセンスプロセスは、期間Ｔｓｅｎｓｅ（例えば、時刻Ｔ６から時刻Ｔ７まで）内に生じてもよい。センスプロセスの完了によって、ページバッファから第二のページのワードを検索するプロセスもしくはフェッチするプロセスの完了後に、時刻Ｔ７などにおいて、データのうち新規に読み出された第三のページは、時刻Ｔ７における波形Ｆｌｕｓｈにおけるパルスによって示され、ページバッファへとロードされてもよい。第二のページの一部と、第三のページの一部とを同時に読み出すプロセスは、上述されたように、読み出し速度を改良する利益を提供する可能性がある。このプロセスは、第二のページおよび第三のページを読み出すための連続的読み出しプロセスを含んでもよい。このプロセスは、データのその後のページに対して、上述されたのと同様の方式で継続してもよい。無論、プロセス５００の詳細は単なる実施例であって、本主題はこの点で限定されることはない。
【００２１】
図６は、メモリデバイス６１０を含むコンピューティングシステム６００の例示的な一実施形態を示す概略図である。このコンピューティングデバイスは、例えば、アプリケーションおよび／もしくは他のコードを実行するための一つ以上のプロセッサを含んでもよい。例えば、メモリデバイス６１０は、図１に示されるように、不揮発性メモリもしくはデータバッファ１３０などのデータバッファを含んでもよい。コンピューティングデバイス６０４は、メモリデバイス６１０を管理するように構成されうる任意のデバイス、電気製品もしくはマシンを表してもよい。メモリデバイス６１０は、メモリコントローラ６１５およびメモリ６２２を含んでもよい。例示の目的であって限定する目的ではなく、コンピューティングデバイス６０４は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイスなどの一つ以上のコンピューティングデバイスおよび／もしくはプラットフォーム、例えば、携帯情報端末、モバイル通信デバイスなどの一つ以上のパーソナルコンピューティングもしくは通信デバイス、例えば、データベースもしくはデータ記憶サービスプロバイダ／システムなどのコンピューティングシステムおよび／もしくは関連するサービスプロバイダ機能ならびに／またはそれらの任意の組み合わせを含んでもよい。
【００２２】
システム６００において示される種々のデバイスの全てもしくはその一部、ならびに本明細書でさらに記述されるプロセスおよび方法は、ハードウェア、ファームウェア、ソフトウェアもしくはそれらの任意の組み合わせを使用して、もしくはそれらを含んで実施されてもよいことを理解されたい。したがって、例示的な目的のためであって限定する目的ではなく、コンピューティングデバイス６０４は、バス６４０およびホストもしくはメモリコントローラ６１５を介してメモリ６２２へと動作可能なように結合された少なくとも一つのプロセシングユニット６２０を含んでもよい。プロセシングユニット６２０は、データコンピューティング手段もしくはプロセスの少なくとも一部を実施するように構成可能な一つ以上の回路を表す。例示的な目的のためであって限定する目的ではなく、プロセシングユニット６２０は、一つ以上のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーションに特化した集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールドプログラマブルゲートアレイなど、もしくはそれらの任意の組み合わせを含んでもよい。プロセシングユニット６２０は、メモリコントローラ６１５と通信するように構成されたオペレーティングシステムを含んでもよい。このオペレーティングシステムは、例えば、バス６４０を介してメモリコントローラ６１５へと送信されるべきコマンドを生成してもよい。ある実施においては、読み出しコマンドに応じて、例えば、メモリコントローラ６１５は、バス６４０を介したメモリアドレスの第一部分の受信に応じて、データのページを読み出して、ページバッファ６２５へとデータのページをフラッシュしてもよい。ページバッファ６２５に格納されたデータのページのワードは、その後、メモリアドレスの追加部分の受信に応じてフェッチされてもよい。メモリコントローラ６１５は、ページバッファからフェッチされたワードをカウントしてもよい。カウントされたワードが（ページのワード数よりも小さい）特定数に達するのに応じて、メモリコントローラは第一のページのワードをフェッチし続ける間に、その後のページの読み出しを開始してもよい。無論、このような実施は、単なる一実施例であって、本主題はそのように限定されることはない。例えば、別の実施においては、ページバッファがメモリ６２２内に含まれることがあるため、データバッファ６２５は、コンピューティングシステム６００に含まれる必要がない。具体的な一実施例においては、１６個のデータワードがフェッチされたか否かに少なくとも部分的に基づいて、このメモリは、そのページバッファがフラッシュされるべきかどうかを決定してもよい。また、メモリコントローラ６１５は、ある実施においては、フェッチされたデータをカウントする必要がない。なぜなら、連続的ページ読み出しプロトコルは、いったんメモリコントローラが１６個のワードをフェッチすると、その後のページがメモリによってセンスされるとき、メモリがページバッファを結果としてフラッシュしてもよいことを明らかにすることがあるからである。この方法においては、メモリがその後のセンシングプロセスを実施するのに十分な時間を有することを保証するために、メモリ自体は、メモリコントローラによってフェッチされたデータをカウントしてもよい。再度、この詳細は単なる実施例であって、本主題はそのように限定されることはない。
【００２３】
メモリ６２２は、任意のデータ記憶メカニズムを表す。メモリ６２２は、例えば、一次メモリ６２４および／もしくは二次メモリ６２６を含んでもよい。一次メモリ６２４は例えば、ランダムアクセスメモリ、リードオンリーメモリなどを含んでもよい。本実施例においては、プロセシングユニット６２０から分離されたものとして示されているが、一次メモリ６２４の全てもしくはその一部は、プロセシングユニット６２０内に、もしくはプロセシングユニット６２０とともに配置され／結合されて、提供されてもよいことを理解されたい。
【００２４】
二次メモリ６２６は、例えば、一次メモリと同一タイプの、もしくはそれに類似したタイプのメモリおよび／もしくは、例えば、ディスクドライブ、光ディスクドライブ、テープドライブ、ソリッドステートメモリドライブなどの一つ以上のデータ記憶デバイスもしくはシステムを含んでもよい。ある実施においては、二次メモリ６２６は、コンピュータ可読媒体６２８を動作可能なように受容してもよいし、または、コンピュータ可読媒体６２８へと結合するように構成可能であってもよい。コンピュータ可読媒体６２８は、例えば、システム６００における一つ以上のデバイス用のアクセス可能なデータ、コードおよび／もしくは命令を伝達および／もしくは生成することが可能な任意の媒体を含んでもよい。
【００２５】
コンピューティングデバイス６０４は、例えば、入力／出力６３２を含んでもよい。入力／出力６３２は、人および／もしくはマシン入力を受容するかまたは導入するように構成されうる一つ以上のデバイスもしくはフィーチャを表し、ならびに／または、人および／もしくはマシン出力を送達するかまたは提供するように構成されうる一つ以上のデバイスもしくはフィーチャを表す。例示的な目的のためであって限定する目的ではなく、入力／出力デバイス６３２は、動作可能なように構成されたディスプレイ、スピーカ、キーボード、マウス、トラックボール、タッチスクリーン、データポートなどを含んでもよい。
【００２６】
本明細書で使用される“ａｎｄ”、“ａｎｄ／ｏｒ”および“ｏｒ”という用語は、それが使用される文脈に少なくとも部分的に依存する種々の意味を含む可能性がある。典型的には、Ａ，Ｂ  ｏｒ  Ｃなどのようにリストを関連付けるために使用される場合には、“ａｎｄ／ｏｒ”は、“ｏｒ”と同様に、包括的な意味で使用されるＡ，Ｂ  ａｎｄ  Ｃと、排他的な意味で使用されるＡ，Ｂ  ｏｒ  Ｃを意味するものとして意図される。
【００２７】
例示的な実施形態として現在考えられている物が図示され、説明されてきたが、本主題から逸脱することなく、種々の他の改変がされ、均等物が置換される可能性があることが当業者には理解されるであろう。さらには、本明細書で記述された中心概念を逸脱することなく、多くの改変が本主題の教示に対して具体的な状況を適応させるためになされることがある。したがって、本主題は、開示された特定の実施形態に限定されることを意図されることはなく、本主題は、添付の請求項およびその均等物の範囲内にある全ての実施形態を包含する可能性がある。
【図１】
2014501999.tif 000003
【図２】
2014501999.tif 000004
【図３】
2014501999.tif 000005
【図４】
2014501999.tif 000006
【図５】
2014501999.tif 000007
【図６】
2014501999.tif 000008
【国際調査報告】
2014501999.tif 000009
2014501999.tif 000010