(57)【要約】  少なくとも１つの基板ボンディングパッドを持つ基板を備える半導体素子が開示されている。複数の半導体ダイは、基板の上にスタックされている。各半導体ダイは、ダイのアクティブ面に位置する、少なくとも１つのダイボンディングパッドを持つ。複数のインターポーザーは各々、半導体ダイの対応する１つの上に取り付けられている。各インターポーザーは、当該インターポーザーを通って少なくとも１つのダイボンディングパッドに位置合わせされて形成されている開孔部を持つ。少なくとも１つのダイボンディングパッドと少なくとも１つの基板ボンディングパッドとの間の電気的結合は、少なくとも一部がインターポーザーによって形成されている。電気的結合は、少なくとも１つのワイヤボンドを含む。
2014533895.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子であって、
少なくとも１つの基板ボンディングパッドを持つ基板と、
前記基板の上にスタックされている複数の半導体ダイであって、各半導体ダイは、前記ダイのアクティブ面に位置する、少なくとも１つのダイボンディングパッドを持つ、半導体ダイと、
複数のインターポーザーであって、各インターポーザーは前記半導体ダイの対応する１つの上に取り付けられており、各インターポーザーは前記インターポーザーを通って少なくとも１つの前記ダイボンディングパッドに位置合わせされて形成されている開孔部を持つ、インターポーザーと、
少なくとも１つの前記ダイボンディングパッドと少なくとも１つの前記基板ボンディングパッドとの間の電気的結合であって、前記電気的結合は少なくとも一部が前記インターポーザーによって形成されており、前記電気的結合は少なくとも１つのワイヤボンドを含む、電気的結合と
を備える半導体素子。
【請求項２】
複数のスペーサであって、各スペーサは前記インターポーザーの対応する１つの上に取り付けられている、スペーサをさらに備える、請求項１に記載の半導体素子。
【請求項３】
複数の前記スペーサの各々は、前記スペーサを通って形成されている開孔部を持ち、前記開孔部は一般的に、対応する前記インターポーザーの前記開孔部に位置合わせされる、請求項２に記載の半導体素子。
【請求項４】
少なくとも１つの前記ダイボンディングパッドは、複数のダイボンディングパッドである、請求項１に記載の半導体素子。
【請求項５】
複数の前記ダイボンディングパッドは、前記半導体ダイのアクティブ面の中央区域に位置している、請求項４に記載の半導体素子。
【請求項６】
複数の前記ダイボンディングパッドは、前記半導体ダイの中央スパインに沿って位置している、請求項５に記載の半導体素子。
【請求項７】
各インターポーザーはさらに、前記開孔部に沿って配置された複数の開孔部ボンディングパッドを備え、各開孔部ボンディングパッドは、複数の前記ダイボンディングパッドの１つに対応する、請求項４に記載の半導体素子。
【請求項８】
前記電気的結合は、各開孔部ボンディングパッドと、対応する前記ダイボンディングパッドとの間の電気的結合を備える、請求項７に記載の半導体素子。
【請求項９】
各開孔部ボンディングパッドと、対応する前記ダイボンディングパッドとの間の前記電気的結合は、ワイヤボンドである、請求項８に記載の半導体素子。
【請求項１０】
複数のスペーサであって、各スペーサは前記インターポーザーの対応する１つの上に取り付けられている、スペーサをさらに備える、請求項９に記載の半導体素子。
【請求項１１】
複数の前記スペーサの各々は、前記スペーサを通って形成されている開孔部を持ち、前記開孔部は一般的に、対応する前記インターポーザーの前記開孔部と前記開孔部ボンディングパッドとに位置合わせされる、請求項１０に記載の半導体素子。
【請求項１２】
前記電気的結合はさらに、各開孔部ボンディングパッドを、前記インターポーザーの外側縁部に沿って配置されている複数の縁部ボンディングパッドの対応する１つに結合する導体トレースを備える、請求項９に記載の半導体素子。
【請求項１３】
前記導体トレースは、前記インターポーザーの上に形成されている、請求項１２に記載の半導体素子。
【請求項１４】
前記導体トレースは、前記インターポーザーの内側部分に形成されている、請求項１２に記載の半導体素子。
【請求項１５】
前記電気的結合はさらに、各縁部ボンディングパッドと、対応する前記基板ボンディングパッドとの間のワイヤボンドを備える、請求項１２に記載の半導体素子。
【請求項１６】
前記電気的結合はさらに、各開孔部ボンディングパッドと、対応する前記ダイボンディングパッドとの間のワイヤボンドを備える、請求項１５に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
当出願は、２０１１年１１月２９日に出願された米国仮出願６１／５６４６２３の優先権の利点を主張するものであり、当該出願の内容は、全体として参照によって本願明細書に援用される。
【０００２】
本発明は一般的に、半導体メモリ素子、より具体的にはマルチチップパッケージに関する。
【背景技術】
【０００３】
メモリダイは通常、基板の限られた領域たとえば標準サイズのパッケージ内で、メモリ密度を増やすためにスタックされている。その結果できるスタック素子は、マルチチップパッケージ（ＭＣＰ）として知られている。
【０００４】
図１に関して、典型的な半導体素子１００は、各ダイ１０４の周辺部の周囲に位置するボンディングパッド１０２を持つ。これらのダイ１０４はスタックされ得、別のダイ１０４の下に位置する１つのダイ１０４に達しかつダイ１０４を基板１１０に電気的に結合するボンディングワイヤ１０８のための充分なスペースを作るための単一のインターポーザー１０６を使ってボンドされ得る。
【０００５】
図２に関して、ＮＡＮＤフラッシュのような別の半導体素子２００は、各ダイ２０４の１つの縁部に沿って位置するボンディングパッド２０２を持っていてよい。これによって、インターポーザーは全く必要なくなる。なぜなら、ボンディングパッド２０２を露出させるために、かつ基板２１０への電気的結合のために各ダイ２０４にボンディングワイヤ２０８がアクセスできるようにするために、ダイ２０４は交互に配列され得るから、あるいは、互いから横方向にオフセットされ得るからである。
【０００６】
しかしながら、ＤＤＲ３のような高速ＤＤＲ  ＤＲＡＭ素子は、ダイの中央スパイン上に位置するボンディングパッドを持つ。上記の技術のどちらも、このようなボンディングパッド構造に好都合に用いられ得ない。なぜなら、スタック中の下のダイのボンディングパッドは、スタック中の上のダイに遮られるであろうし、それゆえボンディングワイヤがボンディングパッドを基板に結合するのを妨げるからである。結果的に、ＤＲＡＭのメモリ密度は、事実上、１つのチップの能力に限定される。
【０００７】
この欠点に対処するための１つのアプローチは、シリコン貫通電極（ＴＳＶｓ）を使って、ＤＲＡＭダイを結合することである。しかしながらこのアプローチには、ＴＳＶｓを形成するのに複雑なプロセスが必要であり、当該プロセスは製造コストを増やし、製造ステップを追加し、生産収率を減少させるかもしれない。さらに、ＴＳＶｓはダイ上の領域を占領し、当該領域によって、メモリコンポーネントを再構成するためにダイを再設計する必要があるかもしれず、それに応じてダイのサイズを大きくするかあるいはメモリ容量を減らすことになる。それゆえこの方法は、従来のＤＲＡＭダイに使用するのには適切ではない。
【０００８】
それゆえ、すべてのスタックダイが共通の基板に結合され得るように、ＤＲＡＭダイをスタックする方法の必要性がある。
【０００９】
特別なボンディングパッド配置の必要なしに、半導体ダイをスタックし、かつダイを共通の基板にボンドする方法の必要性もある。
【００１０】
製造するのが容易な、スタックＤＲＡＭダイを持つマルチチップパッケージの必要性もある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許出願第１２／９６７９１８号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１２】
先行技術の１つあるいは複数の不利に対処することが、本願発明の目的である。
【００１３】
各ダイの中央で、ボンディングパッドにワイヤボンディングするのを可能にするインターポーザーを有する、スタックＤＲＡＭを持つマルチチップパッケージを提供することが、本願発明の別の目的である。
【００１４】
半導体ダイをスタックするための方法を提供し、かつダイの縁部に位置しないボンディングパッドへの電気的結合を提供することが、本願発明の別の目的である。
【００１５】
中央に位置する、半導体ダイのボンディングパッドと一般的に位置合わせされる開孔部を持つインターポーザーと、半導体ダイのボンディングパッドと、都合よく基板にワイヤボンドされ得る、インターポーザーの縁部近くのボンディングパッドとの間での電気的結合を提供する電気的トレースとを提供することが、本願発明の別の目的である。
【課題を解決するための手段】
【００１６】
一態様において、半導体素子は、少なくとも１つの基板ボンディングパッドを持つ基板を備える。複数の半導体ダイは、基板の上にスタックされている。各半導体ダイは、ダイのアクティブ面に位置する、少なくとも１つのダイボンディングパッドを持つ。複数のインターポーザーは各々、半導体ダイの対応する１つの上に取り付けられている。各インターポーザーは、当該インターポーザーを通って少なくとも１つのダイボンディングパッドに位置合わせされて形成されている開孔部を持つ。電気的結合は、少なくとも１つのダイボンディングパッドと少なくとも１つの基板ボンディングパッドとの間に形成されている。電気的結合は、少なくとも一部がインターポーザーによって形成されている。電気的結合は、少なくとも１つのワイヤボンドを含む。
【００１７】
さらなる一態様において、複数のスペーサは各々、インターポーザーの対応する１つの上に取り付けられている。
【００１８】
さらなる一態様において、複数のスペーサの各々は、当該スペーサを通って形成されている開孔部を持つ。開孔部は一般的に、対応するインターポーザーの開孔部に位置合わせされる。
【００１９】
さらなる一態様において、少なくとも１つのダイボンディングパッドは、複数のダイボンディングパッドである。
【００２０】
さらなる一態様において、複数のダイボンディングパッドは、半導体ダイのアクティブ面の中央区域に位置している。
【００２１】
さらなる一態様において、複数のダイボンディングパッドは、半導体ダイの中央スパインに沿って位置している。
【００２２】
さらなる一態様において、各インターポーザーはさらに、開孔部に沿って配置された複数の開孔部ボンディングパッドを備える。各開孔部ボンディングパッドは、複数のダイボンディングパッドの１つに対応する。
【００２３】
さらなる一態様において、電気的結合は、各開孔部ボンディングパッドと対応するダイボンディングパッドとの間の電気的結合を備える。
【００２４】
さらなる一態様において、各開孔部ボンディングパッドと対応するダイボンディングパッドとの間の電気的結合は、ワイヤボンドである。
【００２５】
さらなる一態様において、複数のスペーサは各々、インターポーザーの対応する１つの上に取り付けられている。
【００２６】
さらなる一態様において、複数のスペーサの各々は、当該スペーサを通って形成されている開孔部を持つ。開孔部は一般的に、対応するインターポーザーの開孔部と開孔部ボンディングパッドとに位置合わせされる。
【００２７】
さらなる一態様において、電気的結合はさらに、各開孔部ボンディングパッドを、インターポーザーの外側縁部に沿って配置されている複数の縁部ボンディングパッドの対応する１つに結合する導体トレースを備える。
【００２８】
さらなる一態様において、導体トレースは、インターポーザーの上に形成されている。
【００２９】
さらなる一態様において、導体トレースは、インターポーザーの内側部分に形成されている。
【００３０】
さらなる一態様において、電気的結合はさらに、各縁部ボンディングパッドと対応する基板ボンディングパッドとの間のワイヤボンドを備える。
【００３１】
さらなる一態様において、電気的結合はさらに、各開孔部ボンディングパッドと対応するダイボンディングパッドとの間のワイヤボンドを備える。
【図面の簡単な説明】
【００３２】
【図１】第１先行技術の実施形態に従った、マルチチップパッケージ（ＭＣＰ）の概略側面図である。
【図２】第２先行技術の実施形態に従った、マルチチップパッケージ（ＭＣＰ）の概略側面図である。
【図３Ａ】第１実施形態に従った、半導体ダイとインターポーザーとスペーサの上面図である。
【図３Ｂ】線Ｉ−Ｉに沿った図３の半導体ダイとインターポーザーとスペーサの断面図である。
【図４】線Ｉ−Ｉに沿った図３の半導体ダイとインターポーザーとスペーサのスタックされた配置の立断面図である。
【図５】第１実施形態に従った、マルチチップパッケージ（ＭＣＰ）の立断面図である。
【図６】第２実施形態に従った、マルチチップパッケージ（ＭＣＰ）の立断面図である。
【発明を実施するための形態】
【００３３】
図３から図５に関して、スタックされたダイ配置が、第１実施形態に従って記述されるであろう。図３に関して、半導体ダイ３０４は、ＤＲＡＭダイとして示されており、当該ＤＲＡＭダイは、ダイ３０４のアクティブ面上に多数のダイボンディングパッド３０２を持つ高速ＤＤＲ、ＤＤＲ２あるいはＤＤＲ３であってよい。ダイボンディングパッド３０２は、ダイ３０４の回路と、基板３１０（図５に示される）のような外部装置あるいは別のダイ３０４との間の電気的結合を可能にする。ダイボンディングパッド３０２は、ダイ３０４の中央スパインに沿って位置し、当該中央スパインは、ＤＲＡＭダイのための典型的な配置である。しかしながら本願発明は、別のタイプの半導体ダイに適用可能であると理解されるべきであり、当該半導体ダイは、ダイのアクティブ面の中央区域上の他の場所、それゆえ図２で示されるようなワイヤボンドを形成するにはダイの縁部から遠すぎる場所に位置するボンディングパッドを持ってよい。ダイボンディングパッド３０２は、図解目的のためだけに示されており、ＤＲＡＭダイのボンディングパッドの数あるいは相対的サイズを代表するよう意図されてはいないことも、理解されるべきである。
【００３４】
なお図３に関して、インターポーザー３０６は、当該インターポーザーを通って形成されている開孔部３１２を持つ。開孔部３１２は、さらに詳細に以下に記述されるように、インターポーザー３０６がダイ３０４の最上部にスタックされるときにダイボンディングパッド３０２がワイヤボンディングのために上からアクセス可能なほど充分大きい。多数の開孔部ボンディングパッド３１４は、ダイ３０４上のダイボンディングパッド３０２の数に対応して、開孔部３１２に沿って配置されている。導体トレース３１６は、各開孔部ボンディングパッド３１４から、インターポーザー３０６の外側縁部に沿って位置する、対応する縁部ボンディングパッド３１８に延在する。導体トレース３１６は、インターポーザー３０６の最上層の上に、あるいは最上層の下のインターポーザー３０６の内側部分に形成されてよく、各開孔部ボンディングパッド３１４と対応するその縁部ボンディングパッド３１８との間の電気的結合をもたらす。インターポーザー３０６は、ＦＲ４のような適切なプリント回路基板材料から作られ得る。
【００３５】
導体トレース３１６は、電源分配、遮蔽あるいは希望通りの他の目的のために任意に使われる他の層とともに、１つの相互接続層の中に形成され得る。導体トレース３１６は、単に概略的に説明されており、希望のアプリケーションに応じて、より複雑な形状あるいは同一でない幅を持っていてよいと考えられる。たとえば、導体トレース３１６は、ボンディングパッド３１４、３１８を提供するためのどちらかの端部あるいは両方の端部で幅がより広くてよく、ドライバとレシーバの連絡に対するトランスミッションラインのインピーダンスを適切に整合するためにその中間でより狭くてよい。導体トレース３１６は、たとえば、以下で記述されるであろうパッケージ基板上での結合を単純化するためにインターポーザー３０６を横切って均一に分配されるよりはむしろ、特定の領域において信号を集中させるために配置されていてもよい。たとえば、縁部ボンディングパッドへのワイヤボンディング結合での密集を減らすために、あるいは類似の信号のための結合を一緒にグループ化するために、あるいは信号路全体を短縮するために、１つのスタックにおける異なるインターポーザー３０６が、縁部ボンディングパッド３１８の異なる配置を持っていてよい。これは、全体として参照によって本願明細書に援用される特許文献１に開示されているように、パッケージ内部の独立したバスが、ＤＲＡＭの異なるグループに結合する場所で、有利であるかもしれない。さらに、インターポーザー３０６の１つ以上の縁部は、縁部ボンディングパッド３１８を提供され得ると考えられ、この場合開孔部ボンディングパッド３１４のいくつかは、適切な位置の導体トレース３１６を経由してインターポーザー３０６の反対側に位置する縁部ボンディングパッド３１８に結合するために、開孔部３１２の反対側に位置してよい。
【００３６】
なお図３に関して、スペーサ３２０は、当該スペーサを通って形成されている開孔部３２２を持つ。開孔部３２２は、スペーサ３２０がインターポーザー３０６の最上部にスタックされるときにダイ３０４のダイボンディングパッド３０２とインターポーザー３０６の開孔部ボンディングパッド３１４とがワイヤボンディングのためにアクセス可能なほど充分大きく、あるいは代替的に、ダイ３０４のダイボンディングパッド３０２とインターポーザー３０６の開孔部ボンディングパッド３１４との間に存在するいかなるワイヤボンディングも邪魔しないほど充分大きい。スペーサ３２０は、ＦＲ４のようないかなる適切な非導体材料から作られてもよい。代替的に、スペーサ３２０は、熱放散を可能にする高い熱伝導性を持つ導体材料から作られてよく、この場合スペーサ３２０は、インターポーザー３０６上の導体トレース３１６をショートさせるのを避けるために、薄い絶縁コーティングが施されてよい。導体トレース３１６が、インターポーザー３０６の内側層内に形成され、かつインターポーザー３０６の絶縁層で保護されているならば、薄い絶縁コーティングは必要なくてよい。
【００３７】
図４に関して、ダイ３０４とインターポーザー３０６とスペーサ３２０とは、後にマルチチップパッケージ（ＭＣＰ）３００（図５）になるアセンブリのサブアセンブリ３２４として、任意にスタックされ得る。この目的のために、ダイ３０４は、完全に検査された既知の良好なダイであり、当該ダイは好ましくは、ダイを１００μｍ以下に好ましくは７０μｍ以下に薄くなるように背面を研磨されたシリコンウエハー（図示されず）から作られており、その結果４つあるいは８つのダイ３０４は、全厚が１ｍｍ未満の素子に組み立てられるであろう。インターポーザー３０６はそれから、開孔部３１２がダイボンディングパッド３０２に位置合わせされるように、ダイ３０４のアクティブ面に取り付けられて、それによって、ボンディングワイヤ３２６が、ワイヤボンディング機（図示されず）によって付けられるのを可能にし、各ダイボンディングパッド３０２と対応するその開孔部ボンディングパッド３１４との間の電気的結合をもたらす。縁部ボンディングパッド３１８を含むインターポーザー３０６の縁部は、ダイ３０４の縁部を越えて延在しており、その結果多重サブアセンブリ３２４がスタックされて、図５で示されているようなＭＣＰ３００を形成するときに、縁部ボンディングパッド３１８は、基板３１０にワイヤボンドされ得る。インターポーザー３０６が、１つより多くの縁部に縁部ボンディングパッド３１８を持っているならば、インターポーザー３０６は、縁部ボンディングパッド３１８を持つ縁部の各々が、組み立てられたＭＣＰ３００でのワイヤボンディングを可能にするために、ダイ３０４の縁部を越えて延在するように、寸法付けられるであろう。スペーサ３２０は、ボンディングワイヤ３２６が付けられる前かあるいは後に、インターポーザー３０６の最上面に取り付けられる。スペーサ３２０の開孔部３２２は一般的に、インターポーザー３０６の開孔部３１２に位置合わせされ、ボンディングワイヤ３２６を邪魔しないように、あるいは、ボンディングワイヤがスペーサ３２０の取り付け後に形成されるならば、ボンディングワイヤ３２６の形成プロセスを邪魔しないように寸法づけられている。スペーサ３２０は、ダイ３０４と類似して横方向に延在してよく、縁部ボンディングパッド３１８を遮らないほど小さく、その結果ボンディングワイヤ３２８（図５）は、ＭＣＰ３００を形成するために、後に当該縁部ボンディングパッド３１８に付けられ得る。スペーサ３２０の厚さは、ボンディングワイヤ３２６と、スペーサ３２０の上に取り付けられるダイ３０４との間に隙間を作るのに充分であり、同時に、なお好ましくは、ＭＣＰ３００をかなりコンパクトに組み立てることができるほど薄い。
【００３８】
図５に関して、ＭＣＰ３００は、望ましい数のサブアセンブリ３２４たとえば４つあるいは８つのサブアセンブリ３２４を基板３１０にスタックすることによって、かつ、サブアセンブリ３２４が取り付けられているように、各サブアセンブリ３２４の縁部ボンディングパッド３１８を、ボンディングワイヤ３２８を介して、基板３１０に位置する基板ボンディングパッド３３０と電気的に結合することによって、組み立てられ得る。スタックの最上部にあるサブアセンブリ３２４は、コストあるいは製造ステップを節約するために、あるいはスタックの高さ全体を減らすために、任意的にスペーサ３２０を持っていなくてよい。代替的に、ＭＣＰ３００は、各層を個別にスタックし、プロセスの適当な段階で層をワイヤボンディングすることによって、組み立てられてよい。このやり方で、第１のダイ３０４が基板３１０の上にスタックされ、第１のインターポーザー３０６と第１のスペーサ３２０とがそれに続く。インターポーザー３０６は、スペーサ３２０のスタック前あるいは後に、ダイ３０４と基板３１０とにワイヤボンドされる。第２のダイ３０４は、第１のスペーサ３２０の上にスタックされ、第２のインターポーザー３０６と第２のスペーサ３２０とがそれに続き、第２のインターポーザー３０６は、ダイ３０４と基板３１０とにワイヤボンドされる。このプロセスは、望ましいスタックの高さに至るまで、たとえば４つあるいは８つのダイ３０４まで、さらなるダイ３０４とインターポーザー３０６とスペーサ３２０とで繰り返される。
【００３９】
代替的に、ＭＣＰ３００は、サブアセンブリとしての層の異なったグループ化を使って形成されてよい。たとえばインターポーザー３０６とワイヤボンドされた各ダイ３０４をサブアセンブリとして取り付け、インターポーザー３０６を基板３１０にワイヤボンディングし、それから、次のダイ３０４とインターポーザー３０６のサブアセンブリをスペーサ３２０の上に取り付ける前に、スペーサ３２０をインターポーザー３０６に取り付ける。このプロセスは、４つあるいは８つのダイ３０４のような、望ましいスタックの高さに至るまで繰り返され得る。
【００４０】
ＭＣＰ３００を組み立てる特定の方法にかかわらず、電気的結合は、ボンディングワイヤ３２６、３２８とインターポーザー３０６の導体トレース３１６とを通じて、各ダイボンディングパッド３０２と対応する基板ボンディングパッド３３０との間で形成されることが、理解されるべきである。基板ボンディングパッド３３０は、基板３１０の導体トレース（図示されず）を介して、基板３１０の反対側のボールグリッドアレイ３３２に電気的に結合される。このやり方で、基板３１０の反対側のボールグリッドアレイ３３２を介して外部装置（図示されず）から、データやその他の信号を送受信するために、各ダイ３０４は、基板３１０と電気的に連通する。
【００４１】
一旦組み立てられると、機械的支持を提供することと、ボンディングワイヤを電気的に絶縁することとによって、ＭＣＰ３００を保護するために、ＭＣＰ３００は、プラスチック樹脂あるいはその他のパッケージ合成物で覆われてよい。
【００４２】
図６に関して、ＭＣＰ４００は、図５のＭＣＰ３００と類似したコンポーネントで構成され、類似のやり方で結合され、ＭＣＰ４００のコンポーネントは、類似の参照番号が与えられ、再度詳細に記述されることはない。ＭＣＰ４００は、個別の半導体ダイ４０４とインターポーザー４０６とスペーサ４２０とをスタックすることによってか、あるいはサブアセンブリ４２４をスタックすることによってか、あるいはそのいくつかの適切な組み合わせとによって、かつ必要なボンディングワイヤを付けることによって、図５のＭＣＰ３００と類似のやり方で組み立てられてよい。しかしながら、図５のＭＣＰ３００とは違って、ＭＣＰ４００の半導体ダイ４０４は、外部回路との連通のためのボールグリッドアレイ４３２と直接的に結合していない。その代わりに、基板ボンディングパッド４３０は、基板４１０の導体トレース（図示されず）を介して、別の一組の基板ボンディングパッド４３４に結合する。基板ボンディングパッド４３４は、ボンディングワイヤ４３６を介して、ブリッジチップ４４０の対応するボンディングパッド４３８に結合されている。たとえば全体として参照によって本願明細書に援用される特許文献１に開示されているように、さらにブリッジチップ４４０は、ボールグリッドアレイ４３２との連通のために、基板４１０にワイヤボンドされるか、あるいは別のやり方で電気的に結合され、外部回路とダイ４０４との間のインターフェースを提供する。ブリッジチップ４４０は通常ダイ４０４よりもはるかに小さく、この場合、ボンディングワイヤ４２６の邪魔をせずに、最上部のインターポーザー４０６の１つの側に適合できるか、あるいは備わっているならば最上部のスペーサ４２０に適合できる。ブリッジチップ４４０が、最上部のインターポーザー４０６の開孔部３１２と重なるほど大きければ、ボンディングワイヤ４２６のためのスペースを作るために最上部のインターポーザー４０６に取り付けられたスペーサ４２０が必要かもしれない。ＭＣＰ４００のブリッジチップ４４０を介してインターフェースするいくつかの利点は、特許文献１に開示されており、外部バスの電気負荷の減少を含んでいる。
【００４３】
本願明細書で記述される構造体は、１つのパッケージにおいて従来の大容量ＤＤＲを使うことと、より複雑なＴＳＶ結合の代わりに従来のワイヤボンディングを使うことと、ＴＳＶと関連するさらなるプロセスステップを省くことと、多重ダイ配置を実行するために、マスターダイとスレーブダイとを分離する必要がないといった、多数の利点を提供するかもしれないということが理解されるべきである。
【００４４】
上述の本願発明の実施形態への変更箇所と改善点とが、当業者に明らかとなるかもしれない。前述の記述は、限定的なものというよりはむしろ、例を提供するよう意図されている。
【符号の説明】
【００４５】
１００  半導体素子
１０２  ボンディングパッド
１０４  ダイ
１０６  インターポーザー
１０８  ボンディングワイヤ
１１０  基板
２００  半導体素子
２０２  ボンディングパッド
２０４  ダイ
２０８  ボンディングワイヤ
２１０  基板
３００  マルチチップパッケージ
３０２  ダイボンディングパッド
３０４  半導体ダイ
３０６  インターポーザー
３１０  基板
３１２  開孔部
３１４  開孔部ボンディングパッド
３１６  導体トレース
３１８  縁部ボンディングパッド
３２０  スペーサ
３２２  開孔部
３２４  サブアセンブリ
３２６  ボンディングワイヤ
３２８  ボンディングワイヤ
３３０  基板ボンディングパッド
３３２  ボールグリッドアレイ
４００  マルチチップパッケージ
４０４  半導体ダイ
４０６  インターポーザー
４１０  基板
４２０  スペーサ
４２４  サブアセンブリ
４２６  ボンディングワイヤ
４２８  ボンディングワイヤ
４３０  基板ボンディングパッド
４３２  ボールグリッドアレイ
４３４  基板ボンディングパッド
４３６  ボンディングワイヤ
４３８  ボンディングパッド
４４０  ブリッジチップ
【図３Ａ】
2014533895.tif 000003
【図３Ｂ】
2014533895.tif 000004
【図４】
2014533895.tif 000005
【図５】
2014533895.tif 000006
【図６】
2014533895.tif 000007
【図１】
2014533895.tif 000008
【図２】
2014533895.tif 000009
【国際調査報告】
2014533895.tif 000010
2014533895.tif 000011