(57)【要約】本開示は、一般に、基板と、基板の上に設けられるドリフト層と、基板のアクティブ領域の上に設けられるショットキー層とを有するショットキー・ダイオードと関連する。接合障壁アレイが、ドリフト層においてショットキー層のすぐ下に設けられる。接合障壁アレイのエレメントは、一般に、ドリフト層におけるドープされた領域である。これらのドープされた領域の深さを増加させるために、個々の凹部をドリフト層の表面に形成することができ、ドリフト層の表面には、接合障壁アレイのエレメントが形成される。ドリフト層に凹部が形成されると、凹部のあたりおよび底部における範囲はドープされて、接合障壁アレイの個々のエレメントが形成される。
2014530486.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
アクティブ領域をもつ第１面と、複数の接合障壁エレメント凹部とを有するドリフト層であって、前記ドリフト層は、第１導電型のドーピング材料によりドープされる、ドリフト層と、
ショットキー接合を形成するために前記第１面の前記アクティブ領域の上にあるショットキー層と、
複数の第１のドープされた領域であって、前記複数の接合障壁エレメント凹部のうちの対応するもののあたりで前記ドリフト層の中へと延び、前記複数の第１のドープされた領域は、前記第１導電型とは逆の第２導電型のドーピング材料によりドープされ、前記ドリフト層において前記ショットキー接合の下に接合障壁エレメントのアレイを形成する、複数の第１のドープされた領域と
を含む半導体デバイス。
【請求項２】
請求項１に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部のそれぞれは、少なくとも１つの側部と１つの底部とを有し、前記複数の第１のドープされた領域のそれぞれは、前記複数の接合障壁エレメント凹部のうちの対応するものにおける前記少なくとも１つの側部および前記１つの底部のあたりで、前記ドリフト層内へと延びる、半導体デバイス。
【請求項３】
請求項１に記載の半導体デバイスであって、前記接合障壁エレメントのアレイにおける接合障壁エレメントは、前記ドリフト層内で互いに分離されている、半導体デバイス。
【請求項４】
請求項１に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部のうちの少なくとも１つのものの深さは少なくとも０．１ミクロンである、半導体デバイス。
【請求項５】
請求項４に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部のうちの少なくとも１つのものの幅は少なくとも０．５ミクロンである、半導体デバイス。
【請求項６】
請求項１に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部のうちの少なくとも１つのものの幅は少なくとも０．５ミクロンである、半導体デバイス。
【請求項７】
請求項１に記載の半導体デバイスであって、前記ドリフト層は、エッジ終端領域と更に関連し、前記エッジ終端領域は、前記アクティブ領域と実質的に横方向で隣接し、エッジ終端構造を含む、半導体デバイス。
【請求項８】
請求項７に記載の半導体デバイスであって、前記エッジ終端構造は複数のガード・リングを含み、前記ドリフト層の前記第１面は複数のガード・リング凹部を含み、前記複数のガード・リングのうちの少なくとも幾つかは、前記複数のガード・リング凹部のうちの対応するもののあたりで前記ドリフト層の中へと延びる第２のドープされた領域であり、前記第２のドープされた領域は、前記第２導電型のドーピング材料でドープされている、半導体デバイス。
【請求項９】
請求項８に記載の半導体デバイスであって、前記複数のガード・リングにおけるガード・リングは前記ドリフト層内で互いに分離されている、半導体デバイス。
【請求項１０】
請求項７に記載の半導体デバイスであって、前記エッジ終端領域は、前記第１面から前記ドリフト層の中へ延びるエッジ終端凹部を有し、前記エッジ終端構造は、前記エッジ終端凹部の底面に形成される複数のガード・リングを含む、半導体デバイス。
【請求項１１】
請求項１０に記載の半導体デバイスであって、前記エッジ終端凹部の前記底面は複数のガード・リング凹部を含み、前記複数のガード・リングのうちの少なくとも幾つかのものは、前記複数のガード・リング凹部のうちの対応するもののあたりで前記ドリフト層の中へと延びる第２のドープされた領域であり、前記第２のドープされた領域は、前記第２導電型のドーピング材料でドープされている、半導体デバイス。
【請求項１２】
請求項１１に記載の半導体デバイスであって、前記エッジ終端凹部と前記複数のガード・リングとは、実質的に前記アクティブ領域の周りに延びている、半導体デバイス。
【請求項１３】
請求項１０に記載の半導体デバイスであって、凹部ウェルが、前記ドリフト層における前記エッジ終端凹部の前記底面の下に形成され、前記凹部ウェルは、前記第２導電型のドーピング材料によりドープされる、半導体デバイス。
【請求項１４】
請求項１０に記載の半導体デバイスであって、前記アクティブ領域は前記ドリフト層のメサに設けられ、実質的に前記ショットキー層の周りに延びるメサ・ガード・リングを更に含み、前記メサ・ガード・リングは、前記ショットキー層と前記複数のガード・リングとの間にある、半導体デバイス。
【請求項１５】
請求項１４に記載の半導体デバイスであって、前記アクティブ領域の周りの前記ドリフト層の前記第１面はメサ・ガード・リング凹部を含み、前記メサ・ガード・リングは、前記メサ・ガード・リング凹部あたりの前記ドリフト層内へと延びる第２のドープされた領域であり、前記第２のドープされた領域は、前記第２導電型のドーピング材料によりドープされている、半導体デバイス。
【請求項１６】
請求項１に記載の半導体デバイスであって、前記ショットキー層は、障壁高さを低くできる金属から形成される、半導体デバイス。
【請求項１７】
請求項１６に記載の半導体デバイスであって、前記ショットキー層における障壁高さを低くできる前記金属はタンタルを含む、半導体デバイス。
【請求項１８】
請求項１６に記載の半導体デバイスであって、前記ショットキー層における障壁高さを低くできる前記金属は、チタニウムとクロミウムとアルミニウムとからなるグループのうちの少なくとも１つを含む、半導体デバイス。
【請求項１９】
請求項１６に記載の半導体デバイスであって、前記ショットキー層における障壁高さを低くできる前記金属は本質的にタンタルからなる、半導体デバイス。
【請求項２０】
請求項１に記載の半導体デバイスであって、前記ショットキー接合は０．９電子ボルト未満の障壁高さを有する、半導体デバイス。
【請求項２１】
請求項１に記載の半導体デバイスであって、前記ドリフト層は、薄くされた基板の上に形成され、前記基板は、前記ドリフト層が形成された後に薄くされたものであり、カソード接点が、前記薄くされた基板の底面の上に形成される、半導体デバイス。
【請求項２２】
請求項１に記載の半導体デバイスであって、前記ドリフト層は、主に前記第１導電型のドーピング材料を用いて段階的様式でドープされ、前記ドリフト層は、前記第１面の近くでは低いドーピング濃度を有し、前記第１面とは実質的に反対の側にある第２面の近くでは意図的に高くしたドーピング濃度を有する、半導体デバイス。
【請求項２３】
請求項１に記載の半導体デバイスであって、前記ドリフト層は炭化けい素を含む、半導体デバイス。
【請求項２４】
請求項１に記載の半導体デバイスであって、前記ドリフト層と前記ショットキー層とはショットキー・ダイオードの一部である、半導体デバイス。
【請求項２５】
請求項２４に記載の半導体デバイスであって、順方向バイアスされたときに、少なくとも４４０アンペア／センチメートル２のＤＣ電流密度をサポートする、半導体デバイス。
【請求項２６】
請求項２４に記載の半導体デバイスであって、順方向バイアスされたときに、少なくとも５００アンペア／センチメートル２のＤＣ電流密度をサポートする、半導体デバイス。
【請求項２７】
請求項２４に記載の半導体デバイスであって、逆方向バイアス・アノード−カソード・キャパシタンスに対するＤＣ順方向バイアス電流密度の比率は、少なくとも０．２７５アンペア／ピコファラッド（Ａ／ｐＦ）であり、逆方向バイアス・アノード−カソード電圧は、前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される、半導体デバイス。
【請求項２８】
請求項２４に記載の半導体デバイスであって、逆方向バイアス・アノード−カソード・キャパシタンスに対するＤＣ順方向バイアス電流密度の比率は、少なくとも０．３アンペア／ピコファラッド（Ａ／ｐＦ）であり、逆方向バイアス・アノード−カソード電圧は、前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される、半導体デバイス。
【請求項２９】
請求項２４に記載の半導体デバイスであって、逆方向バイアス・アノード−カソード・キャパシタンスに対するＤＣ順方向バイアス電流密度の比率は、少なくとも０．３５アンペア／ピコファラッド（Ａ／ｐＦ）であり、逆方向バイアス・アノード−カソード電圧は、前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される、半導体デバイス。
【請求項３０】
請求項１に記載の半導体デバイスであって、前記ドリフト層と前記ショットキー層とは炭化けい素ショットキー・ダイオードの一部である、半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
関連する出願の相互参照
[0001]  本願は、本願と同時に提出され「ＳＣＨＯＴＴＫＹ  ＤＩＯＤＥ（ショットキー・ダイオード）」と題された米国ユーティリティー・パテント出願第  号と、本願と同時に提出され「ＥＤＧＥ  ＴＥＲＭＩＮＡＴＩＯＮ  ＳＴＲＵＣＴＵＲＥ  ＥＭＰＬＯＹＩＮＧ  ＲＥＣＥＳＳＥＳ  ＦＯＲ  ＥＤＧＥ  ＴＥＲＭＩＮＡＴＩＯＮ  ＥＬＥＭＥＮＴ（エッジ終端エレメントのための凹部を用いるエッジ終端構造）」と題された米国ユーティリティー・パテント出願第  号とに関連し、この参照により、これらの開示の全体をここに組み込む。
【０００２】
開示の分野
[0002]  本開示は、半導体デバイスに関連する。
【背景技術】
【０００３】
背景
[0003]  ショットキー・ダイオードは半導体金属接合を利用するが、これは、ショットキー障壁を提供するものであり、金属層とドープされた半導体層との間に生成される。Ｎ型半導体層を持つショットキー・ダイオードに関して、金属層はアノードとして働き、Ｎ型半導体層はカソードとして働く。一般に、ショットキー・ダイオードは、伝統的なｐ−ｎダイオードのように働き、順方向バイアスの方向において電流を容易に通過させ、逆方向バイアスの方向において電流を阻止する。半導体金属接合において提供されるショットキー障壁は、ｐ−ｎダイオードに勝る２つの独特の利点を提供する。第１に、ショットキー障壁は、低い障壁高さと関連し、これは、低い順方向電圧低下と相関する。従って、デバイスのターン・オンに必要なのは小さい順方向電圧であり、電流が順方向バイアスの方向に流れることを可能にする。第２に、ショットキー障壁は、一般的に、同等のｐ−ｎダイオードよりもキャパシタンスが低い。キャパシタンスが低いことで、ｐ−ｎダイオードよりも切り換え速度が速くなる。ショットキー・ダイオードは、多数キャリア・デバイスであり、切り換えにおける損失を生じさせる少数キャリアの挙動を示さない。
【０００４】
[0004]  残念なことに、ショットキー・ダイオードは、伝統的に、逆方向バイアス電圧定格が比較的低いことと、逆方向バイアス漏れ電流が高いこととが欠点である。近年、ノースカロライナ州ダラムのクリー社（Ｃｒｅｅ，Ｉｎｃ．）は、炭化けい素基板およびエピタキシャル層から形成される一連のショットキー・ダイオードを紹介した。それらのデバイスは、逆方向バイアス電圧定格を増加させ、逆方向バイアス漏れ電流を低下させ、順方向バイアス電流ハンドリングを増加させることにより、最高技術水準を有し、且つ最高技術水準を前進させ続けている。しかし、ショットキー・デバイスの性能を更に改善すること、およびそれらのデバイスの費用を低減することについての必要性が残っている。
【発明の概要】
【０００５】
概要
[0001]  本開示は、一般に、基板と、基板の上に設けられるドリフト層と、基板のアクティブ領域の上に設けられるショットキー層とを有するショットキー・ダイオードと関連する。接合障壁アレイが、ドリフト層においてショットキー層のすぐ下に設けられる。接合障壁アレイのエレメントは、一般に、ドリフト層におけるドープされた領域である。これらのドープされた領域の深さを増加させるために、個々の凹部をドリフト層の表面に形成することができ、ドリフト層の表面には、接合障壁アレイのエレメントが形成される。ドリフト層に凹部が形成されると、凹部のあたりおよび底部における範囲はドープされて、接合障壁アレイの個々のエレメントが形成される。
【０００６】
[0002]  ショットキー層のための金属と、ドリフト層のための半導体材料とは、ドリフト層とショットキー層との間に低い障壁高さのショットキー接合を提供するように、選択される。１つの実施形態では、ショットキー層はタンタル（Ｔａ）で形成され、ドリフト層は炭化けい素で形成される。従って、ショットキー接合の障壁高さは、０．９電子ボルトよりも小さくすることができる。他の材料も、ショットキー層およびドリフト層の形成に適する。
【０００７】
[0003]  別の実施形態では、ドリフト層は、アクティブ領域と関連する第１の面を有し、エッジ終端領域を提供する。エッジ終端領域は、アクティブ領域の実質的に横に隣接し、特定の実施形態では、アクティブ領域を完全に又は実質的に囲む。ドリフト層は、第１の導電型のドープ用材料によりドープされ、エッジ終端領域は、第１の面からドリフト層へと延びるエッジ終端凹部を含むことができる。同心の幾つかのガード・リングなどのようなエッジ終端構造は、エッジ終端凹部の底面に形成することができる。ドープされたウェルを、ドリフト層においてエッジ終端凹部の底部に形成することができる。
【０００８】
[0004]  別の実施形態では、ドリフト層とショットキー層とを含む上側エピタキシャル構造が基板の上面に形成されるので、基板は比較的厚い。上側エピタキシャル構造の全て又は少なくとも一部が形成された後、基板の底部が除去されて、基板を事実上「薄く」する。従って、結果的に得られるショットキー・ダイオードは、薄くされた基板を有し、カソード接点は、薄くされた基板の底部に形成される。アノード接点は、ショットキー層の上に形成される。
【０００９】
[0005]  接合障壁アレイのエレメントと同様に、ドリフト層においてガード・リングのすぐ下に、凹部を設けることができる。メサ・ガード・リングを、ドリフト層において、アクティブ領域の全て又は一部のあたりに設けることができる。ガード・リングのエレメントとメサ・ガード・リングとは、ドリフト層における一般にドープされた領域である。これらのドープされた領域の深さを増加させるために、個々の凹部をドリフト層の表面に形成することができ、ドリフト層の表面には、接合障壁アレイのエレメント、ガード・リング、およびメサ・ガード・リングが形成される。ドリフト層に凹部が形成されると、凹部のあたりおよび底部における範囲はドープされて、接合障壁アレイの個々のエレメント、ガード・リング、およびメサ・ガード・リングが形成される。
【００１０】
[0005]  この明細書に組み込まれ且つ一部を形成する添付の図面は、本開示の幾つかの構成を例示し、説明と共に本開示の原理を説明するために用いられる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本開示の１つの実施形態に従ったショットキー・ダイオードの断面図である。
【図２】図２は、本開示の１つの実施形態に従った、ショットキー層およびアノード接点の無いショットキー・ダイオードの上面図である。
【図３】図３は、本開示の第２の実施形態に従った、ショットキー層およびアノード接点の無いショットキー・ダイオードの上面図である。
【図４】図４は、本開示の第３の実施形態に従った、ショットキー層およびアノード接点の無いショットキー・ダイオードの上面図である。
【図５】図５は、本開示の第４の実施形態に従った、ショットキー層およびアノード接点の無いショットキー・ダイオードの上面図である。
【図６】図６は、本開示の１つの実施形態に従った、均一なＪＢアレイを持つショットキー・ダイオードの部分断面図である。
【図７】図７は、本開示の別の実施形態に従った、非均一なＪＢアレイを持つショットキー・ダイオードの部分断面図である。
【図８】図８は、本開示の１つの実施形態に従った、ＪＢエレメント、ガード・リング、およびメサ・ガード・リングのそれぞれに対してドリフト層において凹部を用いるショットキー・ダイオードの部分断面図である。
【図９】図９は、本開示の別の実施形態に従った、ＪＢエレメント、ガード・リング、およびメサ・ガード・リングのそれぞれに対してドリフト層において凹部を用いるショットキー・ダイオードの部分断面図である。
【図１０】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図１１】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図１２】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図１３】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図１４】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図１５】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図１６】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図１７】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図１８】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図１９】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図２０】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図２１】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図２２】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図２３】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図２４】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【図２５】図１０ないし図２５は、図１に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
【発明を実施するための形態】
【００１２】
詳細な説明
[0016]  以下で説明する実施形態は、ここで開示されたものを当業者が実施できるようにするために必要な情報であり、開示されたものを実施する際の最適の実施形態を例示する。当業者であれば、添付の図面を参照して以下の説明を読むことにより、ここで開示するものの概念を理解し、それらの概念の、ここでは特定的に説明しない応用についても認識するであろう。それらの概念および応用は、ここでの開示および特許請求の範囲の範囲内にあることを理解すべきである。
【００１３】
[0017]  層、領域、基板などのエレメントに関して、「上」、「別のエレメントの『上』へ延び」などと記載されている場合、「直上」、「別のエレメントの『直上』へ延び」などを意味する場合もあれば、直接ではなくエレメント間に介在するエレメントが存在する場合もある。それに対して、エレメントに関して、「直上」、「別のエレメントの『直上』へ延び」などと記載されている場合、介在するエレメントは存在しない。また、エレメントに関して、別のエレメントへ「接続される」や「結合される」と記載されている場合、直接に接続または結合される場合もあれば、エレメント間に介在するエレメントが存在する場合もある。それに対して、エレメントに関して、別のエレメントへ「直接に接続される」や「直接に結合される」と記載されている場合、介在するエレメントは存在しない。
【００１４】
[0018]  ここでは、「下」、「上」、「上側」、「下側」、「水平」、「垂直」などのような相対語は、図に示す１つのエレメントや層や領域と、別のエレメントや層や領域との関係を説明するために用いる。これらの用語や上記で説明したことは、図に示しているデバイスの方向に加えて、デバイスの別の方向に関しても適用されることを意図していることが、理解されるであろう。
【００１５】
[0019]  最初に、図１と関連して、例示のショットキー・ダイオード１０の全体的構造の概観を提供する。ショットキー・ダイオード１０の様々な構造的および機能的な特徴の詳細と、図１のショットキー・ダイオード１０の製造の例示的なプロセスとは、この構造的概観の後に提供する。特に、ここで説明する実施形態は、その様々な半導体層またはエレメントを、Ｎ型またはＰ型のドープ用材料でドープされたものとして参照する。Ｎ型またはＰ型の材料でドープされているということは、層またはエレメントがそれぞれＮ型またはＰ型の導電性を有するということを示す。Ｎ型材料は、負荷電の電子の多数平衡濃度（majority equilibrium concentration）を有し、Ｐ型材料は、正荷電の正孔の多数平衡濃度を有する。様々な層またはエレメントに対してのドープ濃度は、低濃度のドープ、通常のドープ、または高濃度のドープとして定めることができる。これらの用語は相対語であり、１つの層またはエレメントに対するドープ濃度を別の層またはエレメントのものと関連させることを意図している。
【００１６】
[0020]  更に、以下の説明は、Ｎ型の基板およびドリフト層をショットキー・ダイオード１０で用いることに焦点を合わせているが、ここで提供する概念は、Ｐ型の基板およびドリフト層を用いるショットキー・ダイオードに対して、同様に適用することができる。従って、開示される実施形態におけるそれぞれの層またはエレメントに対するドーピング電荷は、Ｐ型の基板およびドリフト層を用いるショットキー・ダイオードを作るために、逆にすることができる。更に、本開示の概観から必ずしも離れずに、ここで説明する層の何れのものも、任意の使用可能な技術を用いて１以上のエピタキシャル層から形成することができ、また、説明されていない追加の層を、ここで説明したものの間に付加することができる。
【００１７】
[0021]  示されているように、ショットキー・ダイオード１０は、基板１２の上に形成され、エッジ終端領域１６内にあるアクティブ領域１４を有し、エッジ終端領域１６は、完全に又は実質的にアクティブ領域１４を囲むことができるが、必ずしもそうである必要はない。基板１２の底側に沿ってカソード接点１８が形成され、カソード接点１８は、アクティブ領域１４とエッジ終端領域１６との双方の下へと延びる。カソード・オーミック層２０を基板１２とカソード接点１８との間に設け、それらの間での低インピーダンスの結合を容易にすることができる。ドリフト層２２は、基板１２の上側に沿って延びる。ドリフト層２２と、カソード接点１８と、カソード・オーミック層２０とは、アクティブ領域１４とエッジ終端領域１６との双方に沿って延ばすことができる。
【００１８】
[0022]  アクティブ領域１４において、ショットキー層２４はドリフト層２２の上面の上にあり、アノード接点２６はショットキー層２４の上にある。示されているように、障壁層２８を、ショットキー層２４とアノード接点２６との間に設け、ショットキー層２４とアノード接点２６とのうちの一方からの材料が他方へ拡散することを妨げることができる。特に、アクティブ領域１４は、ショットキー・ダイオード１０のショットキー層２４がドリフト層２２上にある領域に、実質的に対応する。単なる例示の目的のためであるが、基板１２とドリフト層２２とは炭化けい素（ＳｉＣ）であると想定する。これらおよび他の層に対しての他の材料については後に説明する。
【００１９】
[0023]  示された実施形態では、Ｎ型材料により、基板１２は高濃度にドープされ、ドリフト層２２は比較的低濃度にドープされる。ドリフト層２２は、実質的に均一にドープするか、または段階的様式でドープすることができる。例えば、ドリフト層２２のドープ濃度は変化させることができ、基板１２の近くでの比較的高濃度にドープされているところから、ショットキー層２４のすぐ近くであるドリフト層２２の上面の近くでの低濃度にドープされているところまで、変化する。ドーピングの詳細は後に説明する。
【００２０】
[0024]  ショットキー層２４の下には、ドリフト層２２の上面に沿って、複数の接合障壁（ＪＢ）・エレメント３０が設けられる。ドリフト層２２の選択した領域をＰ型の材料でドープすることにより、これらのＪＢエレメント３０を形成する。従って、各Ｂエレメント３０は、ドリフト層２２の上面からドリフト層２２の中へ延びる。ＪＢエレメント３０は共になってＪＢアレイを形成する。図２から図５に示すように、ＪＢエレメント３０は、様々な形状にすることができる。図２の例示では、各ＪＢエレメント３０は１つの長く延びたストライプであり、これはアクティブ領域１４を実質的にまたぐように延び、ＪＢアレイは、複数の並列のＪＢエレメント３０である。図３においては、各ＪＢエレメント３０は短く延びたダッシュであり、ＪＢアレイは、線状に整列させられてアクティブ領域１４をまたぐように延びる複数のダッシュを並列にして行にしたダッシュを有する。図４においては、ＪＢエレメント３０は、複数の延びたストライプ（３０’）と、複数の島（３０”）とを含む。更に説明するように、延びたストライプと島とは、実質的に同じ又は実質的に異なるドープ濃度を有することができる。図５においては、ＪＢエレメント３０は、小さい円形の島のアレイと、小さい円形の島のアレイと共に均等に分散させた複数の大きい矩形の島とを含む。ＪＢエレメント３０と、ＪＢエレメント３０から形成される最終的なＪＢアレイとの他の形状および構成も、ここでの開示を読んだ後には、当業者には理解できる。
【００２１】
[0025]  図２ないし図５と関連させて図１を続けて参照する。エッジ終端領域１６は凹んだチャンネルを含み、この凹んだチャンネルは、ドリフト層２２の上面に形成され、アクティブ領域１４を実質的に囲む。この凹んだチャンネルは、エッジ終端凹部３２と呼ばれる。エッジ終端凹部３２が存在することによりメサが提供され、このメサは、ドリフト層２２のエッジ終端凹部３２により囲まれる。選択した実施形態では、エッジ終端凹部３２の表面とメサの底面との間の距離は、約０．２ないし０．５ミクロンであり、おそらく約０．３ミクロンである。
【００２２】
[0026]  少なくとも１つの凹部ウェル３４が、ドリフト層２２においてのエッジ終端凹部３２の底面の下にある部分に、形成される。凹部ウェル３４は、ドリフト層２２においてのエッジ終端凹部３２の底面の下にある部分を、Ｐ型材料により低濃度にドーピングすることにより形成される。従って、凹部ウェル３４は、ドリフト層２２内の低濃度にドープされたＰ型領域である。エッジ終端凹部３２の底面に沿い、且つ凹部ウェル３４内で、複数の同心ガード・リング３６が形成される。ガード・リング３６は、凹部ウェル３４の対応する部分を、Ｐ型ドープ材料を用いて高濃度にドープすることにより、形成される。選択した実施形態では、ガード・リングは互いに間隔がとられ、エッジ終端凹部３２の底面から凹部ウェル３４内へ延びる。
【００２３】
[0027]  エッジ終端凹部３２内にあるガード・リング３６に加えて、メサ・ガード・リング３８を、エッジ終端凹部３２により形成されるメサの外側周縁部の周りに提供することができる。メサ・ガード・リング３８は、メサの上面の外側部分を、Ｐ型材料を用いて高濃度にドープすることにより形成され、メサ・ガード・リング３８は、アクティブ領域１４の周縁部に形成され、メサ内へ延びるようにされる。図２ないし図５では、実質的に矩形のものとして示されているが、エッジ終端凹部３２、ガード・リング３６、およびメサ・ガード・リング３８は、任意の形状にすることができ、一般に、アクティブ領域１４の周縁部の形状に対応し、ここで例示した実施形態ではアクティブ領域１４の周縁部は矩形である。これら３つのエレメントのそれぞれは、アクティブ領域１４に対して連続する又は途切れた（例えば、ダッシュ型、ドット型など）ループを提供することができる。
【００２４】
[0028]  第１の実施形態において、図６は、アクティブ領域１４の一部の拡大図であり、ショットキー・ダイオード１０が動作する間に働く様々なｐ−ｎ接合を確認する手助けのために用いる。この実施形態に関して、ＪＢエレメントは延びたストライプ（図２に示されるもの）であると想定する。ＪＢエレメント３０が存在する場合、アクティブ領域１４について少なくとも２つのタイプの接合が存在する。第１のものは、ショットキー接合Ｊ１と呼ばれ、ショットキー層２４と、ドリフト層２２の上面におけるＪＢエレメント３０を有さない部分との間の、任意の半導体金属（ｍ−ｓ）接合である。換言すると、ショットキー接合Ｊ１は、ショットキー層２４と、ドリフト層の上面における、２つの隣接するＪＢエレメント３０の間の部分またはＪＢエレメント３０とメサ・ガード・リング３８（示さず）との間の部分との間での、接合である。第２のものは、ＪＢ接合Ｊ２と呼ばれ、ＪＢエレメント３０とドリフト層２２との間での任意のｐ−ｎ接合である。
【００２５】
[0029]  ショットキー・ダイオード１０は順方向バイアスされるので、ショットキー接合Ｊ１は、ＪＢ接合Ｊ２がターン・オンする前にターン・オンする。低い順方向電圧では、ショットキー・ダイオード１０における電流輸送は、ショットキー接合Ｊ１にわたって注入される多数キャリア（電子）により支配される。従って、ショットキー・ダイオード１０は、伝統的なショットキー・ダイオードのように作動する。この構成では、少数キャリアの注入は少ないか又は全くないので、少数の電荷は無い。その結果として、ショットキー・ダイオード１０は、通常の動作電圧において切り換え速度を高速にすることができる。
【００２６】
[0030]  ショットキー・ダイオード１０が逆方向バイアスにされると、ＪＢ接合Ｊ２の近くに形成される空乏層領域が拡張して、ショットキー・ダイオード１０を通る逆方向電流を阻止する。その結果として、拡張した空乏層領域は、ショットキー接合Ｊ１の保護と、ショットキー・ダイオード１０における逆方向の漏れ電流の制限との双方を行うように機能する。ＪＢエレメント３０を用いると、ショットキー・ダイオード１０はＰＩＮダイオードのようにふるまう。
【００２７】
[0031]  別の実施形態において、図７は、アクティブ領域１４の一部の拡大図であり、ショットキー・ダイオード１０が動作する間に働く様々なｐ−ｎ接合を確認する手助けのために用いる。この実施形態に関して、２つのタイプのＪＢエレメント３０、ここではストライプ型の低濃度にドープされたＪＢエレメント３０’と、島形状の高濃度にドープされたＪＢエレメント３０”と（図４に示されるもの）があると想定する。ここでも、ショットキー接合Ｊ１は、ショットキー層２４と、ドリフト層の上面における、２つの隣接するＪＢエレメント３０の間の部分またはＪＢエレメント３０とメサ・ガード・リング３８（示さず）との間の部分との間での、任意の半導体金属接合である。第１のＪＢ接合Ｊ２は、ストライプ型ＪＢエレメント３０’とドリフト層２２との間での任意のｐ−ｎ接合である。第２のＪＢ接合Ｊ３は、島型ＪＢエレメント３０”とドリフト層２２との間での任意のｐ−ｎ接合である。この実施形態では、ストライプ型ＪＢエレメント３０’は、Ｐ型材料により、島型ＪＢエレメント３０”と同じ又はそれより低い濃度にドープされると想定する。
【００２８】
[0032]  ショットキー・ダイオード１０のアクティブ領域１４の全表面範囲に対しての、低濃度にドープされたＪＢエレメント３０’および高濃度にドープされたＪＢエレメント３０”に占有されるアクティブ領域１４の表面範囲の比率は、逆方向漏れ電流とショットキー・ダイオード１０の順方向電圧降下との双方に影響し得る。例えば、アクティブ領域１４の全範囲に関して、低濃度にドープされたＪＢエレメント３０’および高濃度にドープされたＪＢエレメント３０”に占有される領域が増加した場合、逆方向漏れ電流を低減させることができるが、ショットキー・ダイオード１０の順方向電圧降下は増加し得る。従って、低濃度にドープされたＪＢエレメント３０’および高濃度にドープされたＪＢエレメント３０”により占有されるアクティブ領域１４の表面範囲の比率の選択は、逆方向漏れ電流と順方向電圧降下との間でのトレードオフを伴う。幾つかの実施形態では、
アクティブ領域１４の全表面範囲に対しての、低濃度にドープされたＪＢエレメント３０’および高濃度にドープされたＪＢエレメント３０”に占有されるアクティブ領域１４の表面範囲の比率は、約２％ないし４０％である。
【００２９】
[0033]  ショットキー・ダイオード１０は、第１のスレッショルドを超えると順方向バイアスされるので、ショットキー接合Ｊ１は、第１のＪＢ接合Ｊ２および第２のＪＢ接合Ｊ３の前にターン・オンされ、ショットキー・ダイオード１０は、低い順方向バイアス電圧において伝統的なショットキー・ダイオードの挙動を示す。低い順方向バイアス電圧において、ショットキー・ダイオード１０の動作は、ショットキー接合Ｊ１にわたっての多数キャリアの注入により、支配される。通常の動作状態の下での少数キャリアの注入が無いので、ショットキー・ダイオード１０は、切り換えを非常に速くする能力を有することができ、これは、一般的なショットキー・ダイオードの特徴である。
【００３０】
[0034]  示されるように、ショットキー接合Ｊ１に対するターン・オン電圧は、第１のＪＢ接合Ｊ２および第２のＪＢ接合Ｊ３に対するターン・オン電圧よりも低い。低濃度にドープされたＪＢエレメント３０’および高濃度にドープされたＪＢエレメント３０”は、順方向バイアス電圧が第２のスレッショルドを超えて増加を続けた場合に第２のＪＢ接合Ｊ３が伝導を開始するように、設計することができる。ショットキー・ダイオード１０を通しての電流サージの場合などのように、順方向バイアス電圧が第２のスレッショルドを超えて増加する場合、第２のＪＢ接合Ｊ３が伝導を開始する。第２のＪＢ接合Ｊ３が伝導を開始すると、ショットキー・ダイオード１０の動作は、注入と、第２の接合Ｊ３にわたっての少数キャリアの再組換えとにより、支配される。この場合、ショットキー・ダイオード１０のオン抵抗は減らされ、それにより、所与の電流レベルに関して、ショットキー・ダイオード１０により放散されるパワーの量を低減することができ、また、熱暴走を妨げる手助けとなり得る。
【００３１】
[0035]  逆方向バイアス状態の下では、第１のＪＢ接合Ｊ２および第２のＪＢ接合Ｊ３により形成される空乏層領域は拡張して、ショットキー・ダイオード１０を通る逆方向電流を阻止し、それにより、ショットキー接合Ｊ１を保護し、且つショットキー・ダイオード１０における逆方向漏れ電流を制限する。ここでも、逆方向バイアスされたとき、ショットキー・ダイオード１０は、実質的にＰＩＮダイオードのように機能することができる。
【００３２】
[0036]  特に、本発明の幾つかの実施形態に従ったショットキー・ダイオード１０の電圧阻止能力は、低濃度にドープされたＪＢエレメント３０’の厚さおよびドープにより決定される。十分に大きい逆方向電圧がショットキー・ダイオード１０へ印加されたとき、低濃度にドープされたＪＢエレメント３０’の空乏層領域は、ドリフト層２２と関連する空乏層領域へパンチスルーする。その結果として、大きい逆方向電流がショットキー・ダイオード１０を通して流れることを可能とされる。低濃度にドープされたＪＢエレメント３０’がアクティブ領域１４にわたって分散されているので、この逆方向ブレークダウンは、ショットキー・ダイオード１０を損傷させないように、均一に分散させること及び制御することができる。本質において、ショットキー・ダイオード１０のブレークダウンは、低濃度にドープされたＪＢエレメント３０’のパンチスルーに対して局所化され、それにより、ブレークダウン電流はアクティブ領域１４にわたって均一に分散される。その結果、ショットキー・ダイオード１０のブレークダウンの特徴は、ショットキー・ダイオード１０を損傷または破壊することなく大きい逆方向電流が放散されるように、制御することができる。幾つかの実施形態では、低濃度にドープされたＪＢエレメント３０’のドーピングは、パンチスルー電圧が、ショットキー・ダイオード１０のエッジ終端によりサポートされ得る最大逆方向電圧よりも僅かに低くなるように、選択することができる。
【００３３】
[0037]  図１に示すエッジ終端領域１６の設計は、ショットキー・ダイオード１０の順方向および逆方向の電流および電圧の双方の特性を更に改善する。特に、電界は、特に逆方向電圧が増加したときに、ショットキー・ダイオード１０の周縁部の周辺に構築される傾向がある。電界が増加すると、逆方向漏れ電流が増加し、逆方向ブレークダウン電圧が減少し、ブレークダウン電圧を超えたときのなだれ電流を制御する能力が低下する。これらの特徴のそれぞれは、低い逆方向漏れ電流と、高い逆方向ブレークダウン電圧と、制御されたなだれ電流とを有するショットキー・ダイオード１０を提供するための必要性に反する。
【００３４】
[0038]  幸いにも、ショットキー層２４またはアクティブ領域１４の周りにガード・リング３６を提供することは、一般に、ショットキー層２４の周縁部の周辺の電界の蓄積を低減する傾向がある。図１に示されているような選択した実施形態において、エッジ終端凹部３２の底部にあるドープされた凹部ウェル３４にガード・リング３６を提供することは、単にガード・リング３６をドリフト層２２の上面に及びＪＢエレメント３０が設けられる面と同じ面に提供するよりも、それらの電界の蓄積をかなり多く低減することを、証明している。メサ・ガード・リング３８を用いると、更にフィールドを抑制する。特定的に示していないが、メサ・ガード・リング３８は、ドリフト層２２に形成されたメサの縁部に巻きつけられるようにされ、エッジ終端凹部３２内へ延びることができる。そのような実施形態では、メサ・ガード・リング３８は、通常は互いに離れている別のガード・リング３６と、組み合わせても、組み合わせなくてもよい。
【００３５】
[0039]  従って、エッジ終端領域１６とＪＢエレメント３０との設計は、ショットキー・ダイオード１０の順方向および逆方向の電流および電圧の特性の決定における重要な役割を担う。後に更に説明するように、ＪＢエレメント３０、ガード・リング３６、メサ・ガード・リング３８、および凹部ウェル３４は、イオン注入を用いて形成され、その場合、適切なドープ用材料のイオンが、ドリフト層２２の露出した上面へ注入される。出願人は、より深いドーピング領域を用いてＪＢエレメント３０、ガード・リング３６、メサ・ガード・リング３８、更には凹部ウェル３４を形成することにより、ショットキー・ダイオード１０についての優れた電界抑制が提供されることと、電流および電圧の特性が更に改善されることとが証明されることを、発見した。残念なことに、ドリフト層２２が、イオン注入に対して幾らか耐性のある材料から形成される場合、比較的均一に且つ制御された様式でドープされる比較的深いドーピング領域を生成することは、挑戦である。
【００３６】
[0040]  図８を参照すると、代替の実施形態に従ったショットキー・ダイオード１０のドリフト層２２およびショットキー層２４が示されている。示されているように、ＪＢエレメント３０、ガード・リング３６、およびメサ・ガード・リング３８は、ドリフト層２２に形成され、ドリフト層２２の上面にエッチングされた対応する凹部のところにある。アクティブ領域１４において、複数のＪＢエレメント凹部４０とメサ・ガード・リング３８とは、ドリフト層２２にエッチングされている。エッジ終端領域１６では、エッジ終端凹部３２がドリフト層２２にエッチングされ、次に、ガード・リング凹部４２が、エッジ終端凹部３２の底面においてドリフト層２２にエッチングされている。望まれる場合、凹部ウェル３４は、エッジ終端凹部３２を選択的にドープすることにより、形成することができる。ＪＢエレメント凹部４０、ガード・リング凹部４２、メサ・ガード・リング凹部４４、およびエッジ終端凹部３２が形成されると、凹部の横側に沿った又は底部の範囲は選択的にドープされて、カップ型またはトラフ型のＪＢエレメント３０、ガード・リング３６、およびメサ・ガード・リング３８が形成される。ドリフト層２２に凹部をエッチングすることにより、ＪＢエレメント３０、ガード・リング３６、およびメサ・ガード・リング３８の個々のものを、より深いものとしてドリフト層２２に形成することができる。述べたように、これはＳｉＣデバイスには特に有益である。様々なＪＢエレメント凹部４０、ガード・リング凹部４２、およびメサ・ガード・リング凹部４４の深さおよび幅は、同じである場合も異なる場合もある。特定の凹部の幅を説明するとき、幅とは、幅と長さと深さとを持つ凹部の狭い横方向の寸法を言う。１つの実施形態では、任意の凹部の深さが少なくとも０．１ミクロンであり、任意の凹部の幅が少なくとも０．５ミクロンである。別の実施形態では、凹部の深さが少なくとも１．０ミクロンであり、任意の凹部の幅が少なくとも３．０ミクロンである。
【００３７】
[0041]  図９を参照すると、別の実施形態が提供されており、その実施形態は、ＪＢエレメント凹部４０、ガード・リング凹部４２、およびメサ・ガード・リング凹部４４を用いる。しかし、この実施形態では、エッジ終端凹部３２、メサ・ガード・リング凹部４４、およびメサ・ガード・リング３８がない。それに代えて、ガード・リング凹部４２が、ＪＢエレメント凹部４０と同じ面に形成され、それらの凹部の横側に沿っておよび底部に、ＪＢエレメント３０およびガード・リング３６が形成される。図７および図８の実施形態の何れにおいても、凹部ウェル３４はオプションである。
【００３８】
[0042]  上記の実施形態はショットキー・ダイオード１０に関するものであるが、凹部ウェル３４、ガード・リング３６、およびガード・リング凹部４２の構造および設計を含むエッジ終端領域１６の企図される構造および設計の全ては、アクティブ領域の周縁部の周辺の有害なフィールドの影響に苦しむ他の半導体デバイスに対して、同等に適用可能である。エッジ終端領域１６の企図される構造および設計の恩恵を受け得るデバイスの例は、全てのタイプの電界効果トランジスター（ＦＥＴ）、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、およびゲート・ターンオフ・サイリスター（ＧＴＯ）を含む。
【００３９】
[0043]  ショットキー・ダイオード１０の順方向および逆方向の電流および電圧の双方の特性に影響を及ぼす別の特徴は、ショットキー接合Ｊ１（図６および図７）と関連する障壁高さであり、再び述べるが、ショットキー接合Ｊ１は、金属のショットキー層２４と半導体のドリフト層２２との間での半導体金属接合である。ショットキー層２４などのような金属層が、ドリフト層２２などのような半導体層と近接している場合、２つの層の間にネイティブ・ポテンシャル障壁が生じる。ショットキー接合Ｊ１と関連する障壁高さは、ネイティブ・ポテンシャル障壁に対応する。外部電圧の印加が無い場合、このネイティブ・ポテンシャル障壁は、電子であれホールであれ、殆どの電荷キャリアに関して或る層から別の層へ動くことを妨げる。外部電圧が印加されると、ネイティブ・ポテンシャル障壁は、半導体層から見ると、有効に増加または減少する。特に、ポテンシャル障壁は、金属層から見ると、外部電圧が印加されたときに変化しない。
【００４０】
[0044]  Ｎ型ドリフト層２２を持つショットキー・ダイオード１０が順方向バイアスされたとき、ショットキー層２４においての正電圧の印加は、ネイティブ・ポテンシャル障壁を有効に低減し、電子が半導体から半導体金属接合を通って流れるようにする。ネイティブ・ポテンシャル障壁の大きさ、従って、障壁高さは、ネイティブ・ポテンシャル障壁を克服して電子が半導体層から金属層へ流れるようにするために必要な電圧の量と関連する。実際、ポテンシャル障壁は、ショットキー・ダイオードが順方向バイアスされたとしきに低減される。ショットキー・ダイオード１０が逆方向バイアスされたとき、ポテンシャル障壁は大きく増加して、電子の流れを阻止するように働く。
【００４１】
[0045]  ショットキー層２４を形成するために用いられる材料は、ショットキー接合Ｊ１と関連する障壁高さを大幅に規定することになる。多くの応用では、障壁高さが低いことが望ましい。障壁高さが低いことにより、以下の１つを可能とする。第１に、小さいアクティブ領域１４を持ち障壁高さが低いデバイスは、大きいアクティブ領域１４と高い障壁高さとを有するデバイスと同じ順方向ターン・オン及び動作の電流および電圧の定格を有するように、開発することができる。換言すると、小さいアクティブ領域１４を持ち障壁高さが低いデバイスは、所与の電流で、大きいアクティブ領域１４と高い障壁高さとを有するデバイスと同じ順方向電圧をサポートできる。代替的には、障壁高さの低いデバイスと障壁高さの高いデバイスとが同じサイズのアクティブ領域１４を有する場合、障壁高さの低いデバイスは、障壁高さの高いデバイスと同じ又は類似の電流を扱いつつ、低い順方向ターン・オンおよび動作の電圧を有することができる。また、低い障壁高さは、デバイスの順方向バイアスされたオン抵抗を低下させ、これは、デバイスをより効率的にするため、およびデバイスに危害を与え得る熱の発生を少なくするための手助けとなる。ＳｉＣドリフト層２２を用いるショットキー応用における低い障壁高さと関連する金属（合金を含む）の例は、限定ではないが、タンタル（Ｔａ）、チタニウム（Ｔｉ）、クロミウム（Ｃｒ）、アルミニウム（Ａｌ）を含み、このグループにおいて、タンタルが、最も低い障壁高さと関連する。金属は、低い障壁高さのケーブル金属として定められる。障壁高さは、ショットキー層２４に用いられる金属と、ドリフト層２２に用いられる金属と、おそらくは、ドリフト層２２におけるドーピングの範囲との関数であるが、特定の実施形態を用いて達成できる例示的な障壁高さは、１．２電子ボルト（ｅＶ）未満、１．１ｅＶ未満、１．０ｅＶ未満、０．９ｅＶ未満、および約０．８ｅＶ未満である。
【００４２】
[0046]  ここで図１０ないし図２４を参照すると、図１に示すようなショットキー・ダイオード１０を製造するための例示的なプロセスが提供されている。この例では、ＪＢエレメント３０は、図２に示すもののような、延びたストライプであると想定する。プロセスの説明を通じて、例示の材料、ドーピングのタイプ、ドーピングのレベル、構造の寸法、および選択した代替例について概説する。これらの構成は単なる例であり、ここで開示する概念と特許請求の範囲とは、これらの構成により限定されない。
【００４３】
[0047]  プロセスは、図１０に示すように、Ｎ型にドープされた単結晶の４Ｈ  ＳｉＣ基板１２を提供することから開始する。基板１２は、様々な結晶質ポリタイプ、例えば、２Ｈ、４Ｈ、６Ｈ、３Ｃなどを有することができる。また、基板は、他の材料、例えば、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉＧｅなどから、形成することもできる。Ｎ型にドープされたＳｉＣ基板１２の固有抵抗は、１つの実施形態では、約１０ｍΩ・ｃｍ（ミリオーム・センチメートル）ないし３０ｍΩ・ｃｍである。初期の基板１２は、２００ミクロンないし５００ミクロンの厚さを有し得る。
【００４４】
[0048]  図１１に示すように、基板１２の上にドリフト層２２を成長させ、原位置でドープする。ドリフト層２２は、成長させてＮ型ドープ用材料でドープする。特に、ドリフト層２２を形成する前に、１以上のバッファ層（示さず）を基板１２に形成することができる。バッファ層は、核生成層（nucleation layer）として用いることができ、Ｎ型ドープ用材料で比較的高濃度にドープすることができる。バッファ層は、特定の実施形態では、０．５ないし５ミクロンの範囲とすることができる。
【００４５】
[0049]  ドリフト層２２は、全体を比較的均一にドープするか、全体または一部を段階的にドープすることができる。均一にドープされたドリフト層２２に関しては、ドーピング濃度は、約２×１０１５ｃｍ−３ないし１×１０１６ｃｍ−３の間とすることができる。段階的なドーピングでは、ドーピング濃度は、ドリフト層２２における基板１２に近い底部で最も高く、ドリフト層２２におけるショットキー層２４に近い上部で最も低い。ドーピング濃度は、一般に、ドリフト層２２の底部の位置または底部の近くから、上部の位置または上部の近くへと、段階的に減少するか、または均一の様式である。段階的ドーピングを用いる１つの実施形態では、ドリフト層２２の下部を約１×１０１５ｃｍ−３の濃度にドープし、ドリフト層２２の上部を約５×１０１６ｃｍ−３の濃度にドープすることができる。段階的ドーピングを用いる別の実施形態では、ドリフト層２２の下部を約５×１０１５ｃｍ−３の濃度にドープし、ドリフト層２２の上部を約１×１０１６ｃｍ−３の濃度にドープすることができる。
【００４６】
[0050]  ドリフト層２２は、選択した実施形態では、望まれる逆方向ブレークダウン電圧に応じて、４ないし１０ミクロンの厚さである。１つの実施形態では、ドリフト層２２は、望まれる逆方向ブレークダウン電圧の１００ボルトに対して約１ミクロンの厚さである。例えば、ブレークダウン電圧が６００ボルトのショットキー・ダイオード１０は、約６ミクロンの厚さのドリフト層２２を有することができる。
【００４７】
[0051]  ドリフト層２２が形成されると、図１２に示すように、上面がエッチングされてエッジ終端凹部３２が作られる。エッジ終端凹部３２は、望まれるデバイスの特性に応じて深さおよび幅が異なる。６００ボルトの逆方向ブレークダウン電圧を有し、且つ５０アンペアの持続的順方向電流を扱えるショットキー・ダイオード１０の１つの実施形態では、エッジ終端凹部３２は、約０．２ないし０．５ミクロンの間の深さと、約１０ないし１２０の間の幅とを有するが、これは、最終的には、デバイスで用いるガード・リング３６の数に応じたものである。
【００４８】
[0052]  次に、図１３に示すように、ドリフト層２２におけるエッジ終端凹部３２の底の部分にＰ型材料を選択的に注入することにより、凹部ウェル３４が形成される。例えば、６００ボルトの逆方向ブレークダウン電圧を有し、且つ５０アンペアの持続的順方向電流を扱えるショットキー・ダイオード１０は、約５×１０１６ｃｍ−３ないし２×１０１７ｃｍ−３の間の濃度で、低濃度にドープされた凹部ウェル３４を有することができる。凹部ウェル３４は、約０．１ないし０．５ミクロンの間の深さとすることができ、エッジ終端凹部３２の幅と実質的に対応する幅を有する。
【００４９】
[0053]  凹部ウェル３４が形成されると、図１４に示すように、ＪＢエレメント３０、メサ・ガード・リング３８、およびガード・リング３６を形成するが、これらは、エッジ終端凹部３２の底面を含めてのドリフト層２２の上面の対応する部分へ、Ｐ型材料を選択的に注入することにより、形成する。ＪＢエレメント３０、メサ・ガード・リング３８、およびガード・リング３６は、比較的高濃度にドープされるものであり、同じイオン注入プロセスを用いて同時に形成することができる。１つの実施形態では、６００ボルトの逆方向ブレークダウン電圧を有し、且つ５０アンペアの持続的順方向電流を扱えるショットキー・ダイオード１０は、約５×１０１７ｃｍ−３ないし５×１０１９ｃｍ−３の間の濃度でドープされたＪＢエレメント３０、メサ・ガード・リング３８、およびガード・リング３６を有することができる。別の実施形態では、これらのエレメントは、同じまたは異なるイオン注入プロセスを用いて別の濃度でドープすることができる。例えば、ＪＢエレメント３０のＪＢアレイが、図４や図５に示したように、別の形状やサイズを含む場合や、様々なＪＢエレメント３０が様々な深さを有する場合がある。そのような場合、深さと、隣接するＪＢエレメント３０間の間隔、メサ・ガード・リング３８とＪＢエレメント３０との間の間隔、および隣接するガード・リング３６間の間隔とは、望まれるデバイスの特性に応じて異なる。例えば、これらのエレメントの深さは、０．２ミクロンから１．５ミクロンより大きい範囲とすることができ、個々のエレメントは、互いに約１ないし４ミクロンの間の間隔をとることができる。
【００５０】
[0054]  図８および図９に示すもののような、ＪＢエレメント凹部またはメサ・ガード・リング凹部４４またはガード・リング凹部４２を用いる実施形態では、ＪＢエレメント３０、メサ・ガード・リング３８、およびガード・リング３６のそれぞれは、ドリフト層２２に、より容易に深く形成される。ＳｉＣで形成されるドリフト層２２に関して、それぞれの凹部は、深さを約０．１ないし１．０ミクロンの間とすることができ、約１．０ないし５．０ミクロンの幅を有する。従って、ＪＢエレメント３０、メサ・ガード・リング３８、およびガード・リング３６の全体の深さは、ドリフト層２２の上面から測定して、０．５ないし１．５の間の深さへと、容易に延びることができる。
【００５１】
[0055]  図１５に示すように、熱酸化物層４６が、エッジ終端凹部３２の底面を含めてのドリフト層２２の上面の上に、形成される。ＳｉＣドリフト層２２に関して、酸化物は二酸化けい素（ＳｉＯ２）である。熱酸化物層４６は、ドリフト層２２およびドリフト層２２に形成される様々なエレメントの保護または動作の手助けを行うパッシベーション層として、働くことができる。次に、図１６に示すように、アクティブ領域１４と関連する熱酸化物層４６の一部が取り除かれてショットキー凹部４８が形成され、そこにショットキー層２４が後に形成される。
【００５２】
[0056]  ショットキー凹部４８が形成されると、図１７に示すように、ドリフト層２２におけるショットキー凹部４８により露出させられた部分の上に、ショットキー層２４が形成される。ショットキー層２４の厚さは、望まれるデバイスの特性と、ショットキー層２４の形成に用いられる金属とに応じて異なるが、一般には、約１００ないし４５００オングストロームの間である。参照した６００ボルトのデバイスに関して、タンタル（Ｔａ）で形成したショットキー層２４は、約２００ないし１２００オングストロームの間とすることができ、チタニウム（Ｔｉ）で形成したショットキー層２４は、約５００ないし２５００オングストロームの間とすることができ、アルミニウム（Ａｌ）で形成したショットキー層２４は、約３５００ないし４５００オングストロームの間とすることができる。上記のように、タンタル（Ｔａ）は、特に、ショットキー接合を形成するためにＳｉＣと組み合わせて用いる場合に、非常に低い障壁高さと関連する。また、タンタルは、ＳｉＣに対して非常に安定している。
【００５３】
[0057]  ショットキー層２４と後に作られるアノード接点２６とに使用される金属に応じて、図１８に示すように、ショットキー層２４の上に１以上の障壁層２８を形成することができる。障壁層２８は、チタニウム・タングステン合金（ＴｉＷ）、チタニウム・ニッケル合金（ＴｉＮ）、タンタル（Ｔａ）、および他の適する材料により形成することができ、選択された実施形態では、約７５ないし４００オングストロームの間の厚さとすることができる。障壁層２８は、ショットキー層２４と後に作られるアノード接点２６との形成に使用される金属の間での拡散を妨げる手助けをする。特に、特定の実施形態では障壁層２８を用いず、その場合、ショットキー層２４はタンタル（Ｔａ）であり、後に作られるアノード接点２６はアルミニウム（Ａｌ）から形成される。障壁層２８は、ショットキー層２４がチタニウム（Ｔｉ）であり、後に作られるアノード接点２６はアルミニウム（Ａｌ）から形成される実施形態において、一般には有益である。
【００５４】
[0058]  次に、図１９に示すように、ショットキー層２４の上に、また、障壁層２８がある場合にはその上に、アノード接点２６が形成される。アノード接点２６は、一般には比較的厚く、金属から作られ、ショットキー・ダイオード１０のアノードのためのボンド・パッドとして働く。アノード接点２６は、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）などから形成することができる。
【００５５】
[0059]  次に、図２０に示すように、熱酸化物層４６とアノード接点２６との少なくとも露出した面の上に、封止層５０を形成する。封止層５０は、窒化けい素（ＳｉＮ）などのような窒化物とすることができ、コンフォーマル・コーティングとして働いて、下にある層を有害な環境状態から保護する。スクラッチや同様の機械的損傷に対しての更なる保護のために、図２１に示すように、ポリイミド層５２を、封止層５０の上に設けることができる。ポリイミド層５２の特定の部分は取り除かれて、封止層５０の上にアノード開口５４が作られる。この例では、ポリイミド層５２は、エッチング用マスクとして用いられ、このエッチング用マスクは、アノード接点２６の上で中心が定められるアノード開口５４を有する。次に、図２２に示すように、封止層５０におけるアノード開口５４により露出させられた部分が除去されて、アノード接点２６の上面を露出させる。最終的には、ボンド・ワイヤーなどを、封止層５０のアノード開口５４を通じてアノード接点２６の上面へ、蝋付けまたは接続することができる。
【００５６】
[0060]  ここで、プロセスは、ショットキー・ダイオード１０の前面（上側）からショットキー・ダイオード１０の裏面（下側）へと切り換えられる。図２３に示すように、基板１２は、研削やエッチングやそれらと類似のプロセスを用いて基板１２の底部を取り除くことにより、実質的に薄くされる。６００ボルトの参照されたデバイスに関して、基板１２は、第１の実施形態では、約５０ないし２００ミクロンの厚さまで薄くすることができ、第２の実施形態では、約７５ないし１２５ミクロンにすることができる。基板１２を薄くすること、または薄い基板１２を用いることにより、ショットキー・ダイオード１０のアノードとカソードとの間の全体の電気的および熱的な抵抗が低減され、デバイスが過熱せずに高い電流密度を扱うことを可能にする。
【００５７】
[0061]  最後に、ニッケル（Ｎｉ）、けい化ニッケル（ＮｉＳｉ）、およびニッケル・アルミナイド（ＮｉＡｌ）などのようなオーミック金属を用いて、図２４に示すように、カソード・オーミック層２０が、薄くされた基板１２の底部に形成される。ポリイミド層５２を用いる実施形態では、カソード・オーミック層２０は、オーミック金属をアニールするために高温でデバイス全体をベーキングする代わりに、レーザー・アニールすることができる。レーザー・アニールは、アニールのために十分にオーミック金属を加熱することを可能とするが、ポリイミド層５２を損傷させる又は破壊する温度にまでデバイスの他の部分を加熱しない。カソード・オーミック層２０を形成してアニールした後、図２５に示すように、カソード接点１８がカソード・オーミック層２０の上に設けられて、ショットキー・ダイオード１０のための蝋付け又は同様のことのための面を提供する。
【００５８】
[0062]  ここで開示した概念を用いて、様々な動作パラメーターを必要とする様々な応用に対して、非常に性能の高いショットキー・ダイオード１０を設計することができる。特定の実施形態では、ＤＣ順方向バイアス電流と関連する電流密度は４４０アンペア／センチメートル２を超えることができ、他の実施形態では、５００アンペア／センチメートル２を超えることができる。更に、ショットキー・ダイオード１０は、様々な実施形態において、０．２７５、０．３、０．３２５、０．３５、０．３７５、および０．４アンペア／ピコファラッド（Ａ／ｃｍ２ｐＦ）より大きい、逆方向バイアス・アノード−カソード・キャパシタンスに対するＤＣ順方向バイアス電流密度の比率を有するように、構成することができる。逆方向バイアス・アノード−カソード電圧は、アクティブ領域が本質的に完全に枯渇させられる点へとショットキー・ダイオードが逆方向バイアスされたときに、決定される。
【００５９】
[0063]  当業者は、本開示での実施形態に対しての改善および改造を認識するであろう。そのような改善および改造の全ては、ここで開示した概念および特許請求の範囲の範囲内にあると考えられる。
【図１】
2014530486.tif 000003
【図２】
2014530486.tif 000004
【図３】
2014530486.tif 000005
【図４】
2014530486.tif 000006
【図５】
2014530486.tif 000007
【図６】
2014530486.tif 000008
【図７】
2014530486.tif 000009
【図８】
2014530486.tif 000010
【図９】
2014530486.tif 000011
【図１０】
2014530486.tif 000012
【図１１】
2014530486.tif 000013
【図１２】
2014530486.tif 000014
【図１３】
2014530486.tif 000015
【図１４】
2014530486.tif 000016
【図１５】
2014530486.tif 000017
【図１６】
2014530486.tif 000018
【図１７】
2014530486.tif 000019
【図１８】
2014530486.tif 000020
【図１９】
2014530486.tif 000021
【図２０】
2014530486.tif 000022
【図２１】
2014530486.tif 000023
【図２２】
2014530486.tif 000024
【図２３】
2014530486.tif 000025
【図２４】
2014530486.tif 000026
【図２５】
2014530486.tif 000027
【手続補正書】
【提出日】平成26年5月13日(2014.5.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
アクティブ領域をもつ第１面と、複数の接合障壁エレメント凹部とを有するドリフト層であって、前記ドリフト層は、第１導電型のドーピング材料によりドープされ、エッジ終端領域と関連し、前記エッジ終端領域は、前記アクティブ領域と実質的に横方向で隣接し、エッジ終端構造を含み、前記エッジ終端領域は、前記第１面から前記ドリフト層の中へ延びるエッジ終端凹部を有し、前記エッジ終端構造は、前記エッジ終端凹部に形成される複数のガード・リングを含む、ドリフト層と、
ショットキー接合を形成するために前記第１面の前記アクティブ領域の上にあるショットキー層と、
複数の第１のドープされた領域であって、前記複数の接合障壁エレメント凹部のうちの対応するもののあたりで前記ドリフト層の中へと延び、前記複数の第１のドープされた領域は、前記第１導電型とは逆の第２導電型のドーピング材料によりドープされ、前記ドリフト層において前記ショットキー層の下に接合障壁エレメントのアレイを形成する、複数の第１のドープされた領域と
を含む半導体デバイス。
【請求項２】
請求項１に記載の半導体デバイスであって、前記接合障壁エレメント凹部のそれぞれは、少なくとも１つの側部と１つの底部とを有し、前記複数の第１のドープされた領域のそれぞれは、前記複数の接合障壁エレメント凹部のうちの対応するものにおける前記少なくとも１つの側部および前記１つの底部のあたりで、前記ドリフト層内へと延びる、半導体デバイス。
【請求項３】
請求項１に記載の半導体デバイスであって、前記接合障壁エレメントのアレイにおける接合障壁エレメントは、前記ドリフト層内で互いに分離されている、半導体デバイス。
【請求項４】
請求項４に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部のうちの少なくとも１つのものの深さは少なくとも０．１ミクロンである、半導体デバイス。
【請求項５】
請求項４に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部のうちの少なくとも１つのものの幅は少なくとも０．５ミクロンである、半導体デバイス。
【請求項６】
請求項１に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部のうちの少なくとも１つのものの幅は少なくとも０．５ミクロンである、半導体デバイス。
【請求項７】
請求項１に記載の半導体デバイスであって、前記エッジ終端構造は複数のガード・リングを含み、前記ドリフト層の前記第１面は複数のガード・リング凹部を含み、前記複数のガード・リングのうちの少なくとも幾つかは、前記複数のガード・リング凹部のうちの対応するもののあたりで前記ドリフト層の中へと延びる第２のドープされた領域であり、前記第２のドープされた領域は、前記第２導電型のドーピング材料でドープされている、半導体デバイス。
【請求項８】
請求項７に記載の半導体デバイスであって、前記複数のガード・リングにおけるガード・リングは前記ドリフト層内で互いに分離されている、半導体デバイス。
【請求項９】
請求項１に記載の半導体デバイスであって、前記複数のガード・リングは、前記エッジ終端凹部の底面に形成される、半導体デバイス。
【請求項１０】
請求項９に記載の半導体デバイスであって、前記エッジ終端凹部の前記底面は複数のガード・リング凹部を含み、前記複数のガード・リング凹部のうちの少なくとも幾つかのものは、前記複数のガード・リング凹部のうちの対応するもののあたりで前記ドリフト層の中へと延びる第２のドープされた領域であり、前記第２のドープされた領域は、前記第２導電型のドーピング材料でドープされている、半導体デバイス。
【請求項１１】
請求項１０に記載の半導体デバイスであって、前記エッジ終端凹部と前記複数のガード・リングとは、実質的に前記アクティブ領域の周りに延びている、半導体デバイス。
【請求項１２】
請求項９に記載の半導体デバイスであって、凹部ウェルが、前記ドリフト層における前記エッジ終端凹部の前記底面の下に形成され、前記凹部ウェルは、前記第２導電型のドーピング材料によりドープされる、半導体デバイス。
【請求項１３】
請求項９に記載の半導体デバイスであって、前記アクティブ領域は前記ドリフト層のメサに設けられ、実質的に前記ショットキー層の周りに延びるメサ・ガード・リングを更に含み、前記メサ・ガード・リングは、前記ショットキー層と前記複数のガード・リングとの間にある、半導体デバイス。
【請求項１４】
請求項１３に記載の半導体デバイスであって、前記アクティブ領域の周りの前記ドリフト層の前記第１面はメサ・ガード・リング凹部を含み、前記メサ・ガード・リングは、前記メサ・ガード・リング凹部あたりの前記ドリフト層内へと延びる第２のドープされた領域であり、前記第２のドープされた領域は、前記第２導電型のドーピング材料によりドープされている、半導体デバイス。
【請求項１５】
請求項１に記載の半導体デバイスであって、前記ショットキー層は、障壁高さを低くできる金属から形成される、半導体デバイス。
【請求項１６】
請求項１５に記載の半導体デバイスであって、前記ショットキー層における障壁高さを低くできる前記金属はタンタルを含む、半導体デバイス。
【請求項１７】
請求項１５に記載の半導体デバイスであって、前記ショットキー層における障壁高さを低くできる前記金属は、チタニウムとクロミウムとアルミニウムとからなるグループのうちの少なくとも１つを含む、半導体デバイス。
【請求項１８】
請求項１５に記載の半導体デバイスであって、前記ショットキー層における障壁高さを低くできる前記金属は本質的にタンタルからなる、半導体デバイス。
【請求項１９】
請求項１に記載の半導体デバイスであって、前記ショットキー接合は０．９電子ボルト未満の障壁高さを有する、半導体デバイス。
【請求項２０】
請求項１に記載の半導体デバイスであって、前記ドリフト層は、薄くされた基板の上に形成され、前記基板は、前記ドリフト層が形成された後に薄くされたものであり、カソード接点が、前記薄くされた基板の底面の上に形成される、半導体デバイス。
【請求項２１】
請求項１に記載の半導体デバイスであって、前記ドリフト層は、主に前記第１導電型のドーピング材料を用いて段階的様式でドープされ、前記ドリフト層は、前記第１面の近くでは低いドーピング濃度を有し、前記第１面とは実質的に反対の側にある第２面の近くでは意図的に高くしたドーピング濃度を有する、半導体デバイス。
【請求項２２】
請求項１に記載の半導体デバイスであって、前記ドリフト層は炭化けい素を含む、半導体デバイス。
【請求項２３】
請求項１に記載の半導体デバイスであって、前記ドリフト層と前記ショットキー層とはショットキー・ダイオードの一部である、半導体デバイス。
【請求項２４】
請求項２３に記載の半導体デバイスであって、順方向バイアスされたときに、少なくとも４４０アンペア／センチメートル２のＤＣ電流密度をサポートする、半導体デバイス。
【請求項２５】
請求項２３に記載の半導体デバイスであって、順方向バイアスされたときに、少なくとも５００アンペア／センチメートル２のＤＣ電流密度をサポートする、半導体デバイス。
【請求項２６】
請求項２３に記載の半導体デバイスであって、逆方向バイアス・アノード−カソード・キャパシタンスに対するＤＣ順方向バイアス電流密度の比率は、少なくとも０．２７５アンペア／ピコファラッド（Ａ／ｐＦ）であり、逆方向バイアス・アノード−カソード電圧は、前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される、半導体デバイス。
【請求項２７】
請求項２３に記載の半導体デバイスであって、逆方向バイアス・アノード−カソード・キャパシタンスに対するＤＣ順方向バイアス電流密度の比率は、少なくとも０．３アンペア／ピコファラッド（Ａ／ｐＦ）であり、逆方向バイアス・アノード−カソード電圧は、前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される、半導体デバイス。
【請求項２８】
請求項２３に記載の半導体デバイスであって、逆方向バイアス・アノード−カソード・キャパシタンスに対するＤＣ順方向バイアス電流密度の比率は、少なくとも０．３５アンペア／ピコファラッド（Ａ／ｐＦ）であり、逆方向バイアス・アノード−カソード電圧は、前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される、半導体デバイス。
【請求項２９】
請求項１に記載の半導体デバイスであって、前記ドリフト層と前記ショットキー層とは炭化けい素ショットキー・ダイオードの一部である、半導体デバイス。
【国際調査報告】
2014530486.tif 000028
2014530486.tif 000029
2014530486.tif 000030