(57)【要約】  本明細書に開示する様々な態様は、電力をシステムコンポーネントに供給するために複数のパワーレールを使用する効率的なパワーサプライユニットと、高い性能を維持すると同時に、効率的な汎用サーバープロセッサーとして動作するように構成された専用プロセッサーと、およびシステムの全電力消費を最少にするためにシステムコンポーネントに供給される電力を制御するように構成されたプラットフォームマネージャーと、を有する効率的なコンピューターサーバーシステムに関する。開示する幾つかの態様は、汎用サーバープロセッサーとして機能するように専用プロセッサーを構成する工程と、性能および電力効率に基づき１組の電力効率的なシステムコンポーネントを選択する工程と、パワーサプライユニットにより供給される電力を制御するために効率的なパワーサプライユニットおよびプラットフォームマネージャーを使用する工程と、そしてプロセッサーの周波数を最適な性能／電力消費の比を達成するように調整する工程とを有する、情報を取り扱うサーバーシステムの電力消費を下げる方法に関する。【選択図】図４
2014527227.tif 000002
【特許請求の範囲】
【請求項１】
低電力消費の汎用コンピューターサーバーシステムであって：
マザーボードに接続した複数のシステムコンポーネントを有するマザーボードを有し、該複数のシステムコンポーネントが：
複数のシステムコンポーネントに電力を供給するための複数のパワーレールを備えたパワーサプライユニットと；
周辺ボードと；
メインプロセッサーであって、
ローカルバスと、複数のメインプロセッサーコアと、複数のオフロードエンジンと、および複数のメインプロセッサーコアと複数のオフロードエンジンとの間を接続する接続ファブリックとを備えたメインプロセッサーであり；該メインプロセッサーが所定のプロセッサーのタスクを複数のオフロードエンジンにオフロードするように構成され、そして最大負荷の下で動作中に約５３０の最小ＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比を有する、該メインプロセッサーと；
ローカルバスを用いてメインプロセッサーに接続されたプラットフォームマネージャーであって、該プラットフォームマネージャーは、複数のパワーレールから各パワーレールへパワーサプライユニットにより供給される電力を制御するように構成されている、該プラットフォームマネージャーと；
を有し、そして低電力消費の汎用コンピューターサーバーシステムが最大負荷で動作中に最大約１３０ワットの電力を消費する上記の低電力消費の汎用コンピューターサーバーシステム。
【請求項２】
前記メインプロセッサーが汎用コンピューターサーバープロセッサーとして動作するように構成されたチップ上の通信プロセッサーシステムであり、そして前記プラットフォームマネージャーがフィールドプログラマブルゲートアレイ（ＦＰＧＡ）に基づき、該プラットフォームマネージャーが：
プラットフォームマネージャープロセッサーと；
複数のプラットフォームマネージャーコアと；および
該プラットフォームマネージャープロセッサーと該複数のプラットフォームマネージャーコアとの間を接続するプラットフォームマネージャーバスと；
を有し、該プラットフォームマネージャーが、複数のパワーレールから各パワーレールへパワーサプライユニットにより供給される電力を制御するようにプラットフォームマネージャーソフトウェアにより構成されている、請求項１に記載のシステム。
【請求項３】
前記メインプロセッサーが１．５ＧＨｚの周波数で動作し、そして約８５ワット未満の電力を消費する請求項１に記載のシステム。
【請求項４】
前記メインプロセッサーが約摂氏２５．５度の周囲温度下で、約摂氏６７度未満のアイドル動作温度を有する請求項１に記載のシステム。
【請求項５】
前記メインプロセッサーが約摂氏２５．５度の周囲温度下で、約摂氏７７度未満の全負荷動作温度を有する請求項１に記載のシステム。
【請求項６】
少なくとも２０のパワーレールを有する請求項１に記載のシステム。
【請求項７】
標準サーバーラック内に２以上のシステムの配置を可能とするフォームファクターを有する請求項１に記載のシステム。
【請求項８】
前記パワーサプライユニットが約９０％の最小電力効率を有する請求項１に記載のシス
テム。
【請求項９】
前記プラットフォームマネージャープロセッサーがＡＲＭプロセッサーである請求項２に記載のシステム。
【請求項１０】
前記メインプロセッサーと前記プラットフォームマネージャーとの間を動作可能に接続する不揮発性メモリーコンポーネントをさらに有し、該不揮発性メモリーコンポーネントが：ブートソフトウェア、ボードコンポーネント変数、ソフトウェア構成変数、およびシステムコンポーネントにより使用されるファームウェアイメージの少なくとも１つを記憶するために使用される請求項１に記載のシステム。
【請求項１１】
さらに第一診断ソフトウェアおよび第一システム管理ソフトウェアを備えたオペレーティングシステムソフトウェアを有し、そしてブートレベルソフトウェアがＢＩＯＳメニュー、第二診断ソフトウェアおよび第二システム管理ソフトウェアを有する請求項１０に記載のシステム。
【請求項１２】
前記プラットフォームマネージャーがさらに、前記プラットフォームマネージャーソフトウェアを記憶し、そして実行するために前記プラットフォームマネージャープロセッサーに接続したメモリーモジュールを有する、請求項２に記載のシステム。
【請求項１３】
前記プラットフォームマネージャーがさらに：
前記プラットフォームマネージャープロセッサーに接続した１組の専用レジスタと；および前記プラットフォームマネージャープロセッサーと前記メインプロセッサーとの間を接続する１組の共有レジスタとを有する、請求項１２に記載のシステム。
【請求項１４】
前記共有レジスタの組がリビジョンレジスタおよびリセットリクエストレジスタを有し、そして前記専用レジスタの組がコントロールレジスタおよびステータスレジスタを有する請求項１３に記載のシステム。
【請求項１５】
さらに複数のシステムファンを有し、前記プラットフォームマネージャーが該複数のシステムファンを制御してシステムの温度を所定の範囲内に維持するように構成されている、請求項１に記載のシステム。
【請求項１６】
汎用サーバーコンピューターシステムであって：
１．５ＧＨｚの周波数および最大負荷の下で動作している間、約５３０の最小ＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比を有する再目的化された通信プロセッサーと；
少なくとも９０％の電力効率を有するパワーサプライユニットであって、該パワーサプライユニットが複数のパワーレールを有する、パワーサプライユニットと；および
パワーレールに供給する電力を制御するように構成されたプラットフォームマネージャーと；
を有し、そして該コンピューターシステムが最大負荷の下で動作している間、約１３０ワット未満を消費する、該汎用サーバーコンピューターシステム。
【請求項１７】
さらに前記再目的化された通信プロセッサーと前記プラットフォームマネージャーとの間を動作可能に接続する不揮発性メモリーコンポーネントを有し、該不揮発性メモリーコンポーネントがブートソフトウェアおよびオペレーティングシステムソフトウェアを記憶するために使用される、請求項１６に記載のシステム。
【請求項１８】
前記オペレーティングシステムソフトウェアが第一診断ソフトウェアおよび第一システム管理ソフトウェアを有し、そしてブートレベルソフトウェアがＢＩＯＳメニュー、第二
診断ソフトウェアおよび第二システム管理ソフトウェアを有する請求項１７に記載のシステム。
【請求項１９】
前記プラットフォームマネージャーがフィールドプログラマブルゲートアレイ（ＦＰＧＡ）に基づき、該プラットフォームマネージャーが：
プラットフォームマネージャープロセッサーと；
複数のプラットフォームマネージャーコアと；および
該プラットフォームマネージャープロセッサーと該複数のプラットフォームマネージャーコアとの間を接続するプラットフォームマネージャーバスと；
を有する、請求項１６に記載のシステム。
【請求項２０】
低電力コンピューターシステムの構築法であって：
汎用サーバープロセッサーとして使用するために専用プロセッサーを再目的化する工程であって、該専用プロセッサーが複数のプロセッサーコア、ポートおよびオフロードエンジンを有する、該工程と；
性能および電力効率に基づき１組のシステムコンポーネントを選択する工程と；
該専用プロセッサーの非使用ポートを除く工程と；
約９０％の最小電力効率を有するパワーサプライユニットを使用する工程と；
複数のパワーレールを介してパワーサプライユニットにより該組のシステムコンポーネントに供給される電力を制御するためにプラットフォームマネージャーを使用する工程と；そして
約５３０の最小ＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比に到達するように、該専用プロセッサーの周波数を調整する工程と、
を有する該方法。
【発明の詳細な説明】
【関連出願との関係】
【０００１】
本国際特許出願は、引用により全て本明細書に編入する「低電力コンピューターシステムを構築するための方法およびシステム」という表題の２０１１年７月２５日に出願された特許文献１の優先権の利益を主張する。
【技術分野】
【０００２】
本開示の少なくとも幾つかの態様は、コンピューターシステムのような情報を処理するコンポーネント（例えばマイクロプロセッサーまたはマイクロコントローラー）を使用する装置の電力消費の減少に関する。また開示する幾つかの態様は、情報を処理するコンポーネントを使用する装置のサイズの縮小および／またはそれにより生じる熱の減少または散逸に関する。
【背景技術】
【０００３】
コンピューターシステムは論理演算または算術演算のセットを順に実行するように設計されたプログラム可能な機械である。パーソナルコンピューターまたはスマートフォンのようなコンピューターシステムの中には、末端使用者のニーズに柔軟に対応するように設計できるものもある。他のコンピューターシステムは信号機、デジタル時計または玩具の操作に使用されるコンピューターシステムのような幾つかの特殊なタスクを行うように設計することができる。
【０００４】
情報化時代の登場に特徴付けられる現代社会は、コンピューターシステムの使用が増し、ならびにコンピューターシステムの改善に対する要望および必要性が生じる社会である。しかし今日の社会はまた、天然資源の不足および人間が環境に及ぼす悪影響に関する問題が取り上げられる機会が増えている社会でもある。コンピューターシステムの使用が増え、そしてそのようなシステムの性能が改善されることは、電力消費の増大、および環境に対する悪影響に繋がるので、コンピューターシステムの発展はこのパラドックスにぴったり当てはまる。
【０００５】
性能を犠牲にせずに、今日益々複雑で、かつ要求の厳しいコンピューターアプリケーションの実行に伴い増大するデジタルデータ量を処理するために必要な処理能力に見合うように、改善されたコンピューターシステム処理ユニットが発明された。例えば、様々な多目的でプログラム可能なクロック駆動（ｃｌｏｃｋ−ｄｒｉｖｅｎ）の集積回路、例えば８−、１６−、３２−、６４ビットマイクロプロセッサー（例えばＩｎｔｅｌ  ８００８，８０８６，８０２８６，Ｉｔａｎｉｕｍ，等）が開発された。マイクロプロセッサーの語長容量における改善と並んで、マイクロプロセッサーのクロック周波数限界における重要な進歩があった。
【０００６】
コンピューターシステムの処理能力における上記改善、ならびに他のそのような一般的改善で、システムによる電力消費は増加することとなった。またシングルプロセッサーの性能をどのくらい改善できるかという限界もある。例えばマイクロプロセッサーのクロック周波数を上げることは、それを利用するコンピューターシステムのさらに高い電力消費を導くだけでなく、熱の発生の増加も生じ、これは次にプロセッサーの正常な動作状態を妨害する恐れがある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許仮出願第６１／５１１，３７６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本明細書に開示するシステムおよび方法の好適な態様は、現代の厳しい性能要求を満たし、そしてそれを越えることができると同時に、無比の電力消費効率を達成でき、しかもコンピューターシステムを使用することによる環境に良くないフットプリントを、例えばコンピューターシステムにより発生する熱を減らし、またはコンピューターシステムのサイズを下げることにより減少することができるコンピューターシステムを構築する必要性を満たすために役立つ。
【０００９】
発明の要約
様々な態様に従いこれから記載するのは、低電力コンピューターシステムおよびそれを構築または設計する方法である。一つの態様は、様々なシステムコンポーネントと相互接続するために使用するマザーボードを含んでなる低消費電力の汎用コンピューターサーバーシステムである。このシステムコンポーネントは、システムコンポーネントに電力を供給するために利用される幾つかのパワーレール（ｐｏｗｅｒ−ｒａｉｌｓ）を有するパワーサプライユニット、１もしくは複数の周辺ボード、メインプロセッサーおよびプラットフォームマネージャーを含んでなる。メインプロセッサーは、接続ファブリック（ｃｏｎｎｅｃｔｉｏｎ  ｆａｂｒｉｃ）を介して動作可能に相互接続された複数のメインプロセッサーコア、メモリーコントローラ、オフロードエンジン、イーサネット（Ｅｔｈｅｒｎｅｔ）インターフェイスおよび周辺コンポーネント相互接続ブロックを含んでなる。メインプロセッサーはさらに、接続ファブリックと他のシステムコンポーネント、例えばプラットフォームマネージャーとの間を接続するローカルバスを含んでなる。プラットフォームマネージャーは、パワーサプライユニットによりパワーレールへ供給される電力を制御するように構成されている。一つの態様では、メインプロセッサーは所定のプロセッサーのタスクを複数のオフロードエンジンにオフロードするように構成され、そして最大負荷での動作中、すなわちすべてのプロセッサーコアが最大負荷であり、そしてディスクアクセス、イーサネットおよびＰＣＩｅのようなインターフェイスについて最大のＩＯ動作下である時に、約５３０の最小ＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比を有する。一つの態様では、約１．５ＧＨｚの周波数および全負荷で動作するように構成されたメインプロセッサーは、約４５１４０のＣｏｒｅＭａｒｋスコアを有し、そして８５ワットの電力を消費し、これにより約３０のＣｏｒｅＭａｒｋ−スコア／周波数（ＭＨｚ）比を有し、および約５３１のＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比を有する。この態様では、低消費電力の汎用コンピューターサーバーシステムは、最大負荷で動作している間に最大約１３０ワットの電力を消費する。
【００１０】
幾つかの実例態様に従い、メインプロセッサーは汎用コンピューターサーバープロセッサーとして動作するように構成されたチップ上の通信プロセッサーシステムであり、そしてプラットフォームマネージャーはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）に基づき、このプラットフォームマネージャーはプラットフォームマネージャープロセッサー、プラットフォームマネージャーコア、およびプラットフォームマネージャープロセッサーとプラットフォームマネージャーコアとの間を接続するプラットフォームマネージャーバスを含んでなる。別の態様では、プラットフォームマネージャーは特定用途向け集積回路（ＡＳＩＣ）、特定用途用標準品（ＡＳＳＰ）、またはベース管理コントローラ（ＢＭＣ）集積回路に基づく。一つの態様では、プラットフォームマネージャープロセッサーはＡＲＭプロセッサーであり、そしてプラットフォームマネージャーは、パワーサプライユニットによりパワーレールに供給される電力を制御するためのプラットフォームマネージャーソフトウェアにより構成される。幾つかの態様ではさらに、複数のシステムファンを含んでなり、ここでプラットフォームマネージャーは、システムの温度を所定の範囲に維持するためにシステムファンを制御するように構成されている。一つの態様では、プ
ラットフォームマネージャーは、約摂氏２５．５度の周囲温度下で、約摂氏６７度の最大アイドルメインプロセッサー動作温度（ｍａｘｉｍｕｍ  ｉｄｌｅ  ｍａｉｎ  ｐｒｏｃｅｓｓｏｒ  ｏｐｅｒａｔｉｎｇ  ｔｅｍｐｅｒａｔｕｒｅ）を維持するためにシステムファンを制御するように構成されている。一つの態様では、プラットフォームマネージャーは、約摂氏２５．５度の周囲温度下で、約摂氏７７度の最大全負荷プロセッサー動作温度を維持するためにシステムファンを制御すると同時に、システム全体の電力消費を１３０ワット未満に維持するように構成されている。
【００１１】
幾つかの態様では、最大負荷で動作している間に汎用コンピューターサーバーシステムが最大約１３０ワットの電力を消費するように、パワーサプライユニットは約９０％の最小電力効率を有し、そしてプラットフォームマネージャーは、最小２０のパワーレールに供給される電力を制御するように構成されている。幾つかの態様では、プラットフォームマネージャーはさらに、プラットフォームマネージャーソフトウェアを記憶し、そして実行するためにプラットフォームマネージャープロセッサーに接続したメモリーモジュール、プラットフォームマネージャープロセッサーに接続した１組の専用レジスタ、およびプラットフォームマネージャープロセッサーとメインプロセッサーとの間を接続する１組の共有レジスタを含んでなる。一つの態様では、この組の共有レジスタはリビジョン（ｒｅｖｉｓｉｏｎ）レジスタおよびリセットリクエスト（ｒｅｓｅｔ  ｒｅｑｕｅｓｔ）レジスタを含んでなり、そしてこの組の専用レジスタはコントロールレジスタおよびステータスレジスタを含んでなる。
【００１２】
一つの態様では、不揮発性メモリーコンポーネントは、メインプロセッサーとプラットフォームマネージャーとの間に動作可能に接続され、この不揮発性メモリーコンポーネントは、ブートソフトウェア、ボードコンポーネントおよびソフトウェア設定変数（例えば初期設定、ＭＡＣアドレスおよびボードＩＤ）、および／またはシステムコンポーネントにより利用される他のソフトウェアおよびファームウェアイメージを記憶するために利用される。幾つかの態様では、不揮発性メモリーコンポーネントは、オペレーティングシステムソフトウェアを記憶するためにも利用され、そして別の態様では、オペレーティングシステムソフトウェアはシステムのメインメモリーモジュールおよび／または不揮発性メモリーコンポーネントに記憶される。一つの態様では、オペレーティングシステムソフトウェアが第一診断用ソフトウェアおよび第一システム管理ソフトウェアを含んでなり、そしてブートレベルソフトウェアがＢＩＯＳメニュー、第二診断用ソフトウェアおよび第二システム管理ソフトウェアを含んでなる。
【００１３】
他の実例態様に従うのは、１．５ＧＨｚの周波数および最大負荷の下で動作している間に、約５３０の最小ＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比を有する再目的化された（ｒｅｐｕｒｐｏｓｅｄ）通信プロセッサー、少なくとも９０％の電力効率を有するパワーサプライユニット（このパワーサプライユニットは複数のパワーレールを含んでなる）、およびパワーレールに供給される電力を制御するように構成されたプラットフォームマネージャーを含んでなる汎用サーバーコンピューターシステムであり、ここでこのコンピューターシステムは、最大負荷で動作している間、すなわちすべてのプロセッサーコアが最大負荷の下であり、そしてディスクアクセス、イーサネットおよびＰＣＩｅのようなインターフェイスについて最大のＩＯ動作下である間、約１３０ワット未満を消費する。一つの態様では、プラットフォームマネージャーはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）に基づき、そしてプラットフォームマネージャープロセッサー、複数のプラットフォームマネージャーコア、およびプラットフォームマネージャープロセッサーとプラットフォームマネージャーコアとの間を接続するプラットフォームマネージャーバスを含んでなる。一つの態様では、さらに再目的化された通信プロセッサーとプラットフォームマネージャーとの間を動作可能に接続する不揮発性メモリーコンポーネントを含んでなり、これは第一診断用ソフトウェアおよび第一システム管理ソフトウェア、および
ＢＩＯＳメニューを有するブートソフトウェア、第二診断用ソフトウェアおよび第二システム管理ソフトウェアを有する動作システムを記憶するために利用される。
【００１４】
さらに他の実例態様に従うのは、低電力コンピューターシステムの構築法であり、この方法は汎用サーバープロセッサーとして使用するために、通信プロセッサーのような専用プロセッサー（ｓｐｅｃｉａｌ−ｐｕｒｐｏｓｅ  ｐｒｏｃｅｓｓｏｒ）を再目的化し（この専用プロセッサーは、複数のプロセッサーコア、ポートおよびオフロードエンジンを有する）、性能および電力効率に基づき１組のシステムコンポーネントを選択し、プロセッサーの非使用ポートを取り除き、約９０％の最小電力効率を有するパワーサプライユニットを使用し、パワーサプライユニットが複数のパワーレールを介してこの組のシステムコンポーネントに供給する電力を制御するためにプラットフォームマネージャーを使用し、そして電力消費比あたり最大性能を達成するためにプロセッサーの周波数を調整することを含んでなる。一つの態様は、約５３０の最小ＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比を達成するために、プロセッサーの周波数を調整することを含んでなる。
【００１５】
さらに別の実例的態様に従うのは、全負荷の下、すなわちすべてのプロセッサーコアが最大負荷であり、そしてディスクアクセス、イーサネットおよびＰＣＩｅのようなインターフェイスについて最大のＩＯ動作下で、１３０ワット未満の電力を消費する汎用コンピューターである。別の態様では、コンピューターシステムは業界標準サーバーコンピューターであることができ、そして少なくとも８個のコアを有する再目的化されたプロセッサーでよいプロセッサー、効率的パワーサプライユニット、およびプラットフォームマネージャーを含んでなることができ、プロセッサーは１．５ＧＨｚの周波数で、そして全負荷の下で動作している間に約８５ワット未満の電力を消費する。一つの態様では、プロセッサーは約５００の最小ＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比を有することができる。プロセッサーコアを特別に標的としている一般的なベンチマークであるＣｏｒｅＭａｒｋ−スコアが、組み込みマイクロプロセッサベンチマーク協会（ＥＥＭＢＣ）により開発された。
【００１６】
本コンピューターシステムの別の実例的態様に従うのは、業界標準ＬＡＭＰ（Ｌｉｎｕｘ，Ａｐａｃｈｅ，ＭｙＳＱＬ，ＰＨＰ）サーバーであり、これらは全負荷の下である間、すなわちすべてのプロセッサーコアが最大負荷であり、そしてディスクアクセス、イーサネットおよびＰＣＩｅのようなインターフェイスについて最大のＩＯ動作下である間、１３０ワット未満の電力を消費する。このサーバーは、通信プロセッサーであることができる再目的化されたプロセッサーを含んでなることができる。このサーバーはさらに９０％以上の電力効率のパワーサプライを含んでなることができる。またサーバーはプラットフォームマネージャーを含んでなることができ、これはフィールドプログラマブルゲートアレイ集積回路（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、特定用途用標準品（ＡＳＳＰ）、またはベース管理コントローラ（ＢＭＣ）集積回路に基づくことができ、そしてファンのようなシステムコンポーネントを使用可能にする（ＯＮ）または使用不可にする（ＯＦＦ）ために使用することができる。
【００１７】
本コンピューターシステムの別の実例的態様に従うのは、１．５ＧＨｚのプロセッサー周波数で動作している間、すべてのコアが最大負荷であり、そしてディスクアクセス、イーサネットおよびＰＣＩｅのようなインターフェイスについて最大のＩＯ動作下である間に、１３０ワット未満の電力を消費する再目的化された通信プロセッサーに基づく業界標準ＬＡＭＰ（Ｌｉｎｕｘ，Ａｐａｃｈｅ，ＭｙＳＱＬ，ＰＨＰ）サーバーである。この通信プロセッサーは１もしくは複数のオフロードエンジンを含んでなることができる。サーバーはさらに９０％以上の電力効率のパワーサプライ、およびファンのようなシステムコンポーネントを使用可能にする（ＯＮ）または使用不可にする（ＯＦＦ）ために使用することができるプラットフォームマネージャーを含んでなることができる。
【００１８】
本コンピューターシステムの別の実例的態様に従うのは、１もしくは複数のオフロードエンジンを含んでなることができる再目的化された通信プロセッサーに基づく業界標準ＬＡＭＰ（Ｌｉｎｕｘ，Ａｐａｃｈｅ，ＭｙＳＱＬ，ＰＨＰ）サーバーであり、このサーバーはさらに効率的パワーサプライユニット、およびプラットフォームマネージャーを含んでなる。このパワーサプライは９０％以上の効率であることができ、そしてプラットフォームマネージャーはファンのようなシステムコンポーネントを使用可能にする（ＯＮ）または使用不可にする（ＯＦＦ）ために使用するＦＰＧＡに基づく回路であることができ、そして１もしくは複数のシステムのパワーレールに異なる電力レベルを提供することができる。
【００１９】
本コンピューターシステムの別の実例的態様に従うのは、コンピューターのプラットフォームマネージャーによりそれぞれが所定のレベルまで電力を供給される（ｐｏｗｅｒｅｄ  ｕｐ）少なくとも１０以上のパワーレールを含んでなる汎用サーバーコンピューターである。このプラットフォームマネージャーは、ＡＲＭプロセッサーでよい専用プロセッサーを使用したＦＰＧＡに基づく集積回路であることができる。
【００２０】
本コンピューターシステムのさらに別の実例的態様に従うのは、１もしくは複数のファン、およびファンを制御するプラットフォームマネージャーを含んでなる汎用サーバーコンピューターである。このサーバーコンピューターはさらに再目的化された通信プロセッサー、およびパワーサプライユニットを含んでなることができる。一つの態様では、サーバーコンピューターは８−コアの通信プロセッサーを含んでなることができ、これは２５．５℃の周囲温度下で動作している間、約６７℃のアイドル温度で動作でき、あるいは約７７℃の全負荷温度で、すなわちすべてのコアが最大負荷であり、そしてディスクアクセス、イーサネットおよびＰＣＩｅのようなインターフェイスでについて最大のＩＯ動作下にある間、動作できる。幾つかの態様では、サーバーコンピューターは標準１Ｕサーバーラック中に２以上のサーバーの配置を可能にするスモールフォームファクター（ｓｍａｌｌ  ｆｏｒｍ  ｆａｃｔｏｒ）を含んでなる。例えば一つの態様は８．５ｘ１４ｘ１．７５インチの（幅ｘ長さｘ高さ）の寸法を有するフォームファクターを含んでなり、これは１９インチ幅の１Ｕサーバーラックに２台のサーバーの並んだ配置を可能にし、これは次に１７．５インチの内側の幅を有し、このシステムトレイおよびスライドが２台のサーバーとラックとの間の０．５インチの幅の差を埋める。
【００２１】
低電力汎用コンピューターシステムの構築法の実例的態様に従うのは、汎用プロセッサーとして動作するために専用プロセッサーを再目的化し、このシステムに最も効率的な電力のコンポーネントを選択し、そしてプラットフォームマネージャーを使用する工程を含んでなる方法である。一つの態様では、低電力汎用コンピューターシステムは、業界標準ＬＡＭＰサーバーのような汎用サーバーコンピューターでよい。別の態様では、専用プロセッサー、これは通信プロセッサーでよく、そして汎用サーバープロセッサーとして動作するために再目的化することができる。さらに別の態様は１もしくは複数のプロセッサーのオフロードエンジンを使用して特定のタスク（例えばネットワークデータパスアクセラレーション、データベースクエリオフローディング、ビデオトランスコーディング）を行って、プロセッサーが他のタスクを完了することを解放することにより、システムの効率をさらに上げる工程をさらに含んでなることができる。
【００２２】
低電力汎用サーバーコンピューターシステムの構築法の実例的態様に従うのは、汎用サーバープロセッサーとして動作するために通信プロセッサーを再目的化し、このシステムに最も効率的な電力のコンポーネントを選択し、非使用のプロセッサーポートを取り除き、プラットフォームマネージャーを使用し、そしてプロセッサーのＣＰＵ周波数をワット−消費比あたり最高の性能を達するように調整する工程を含んでなる方法である。
【００２３】
本開示の様々な実例的態様は以下の段落に表す：
【００２４】
２２Ａ：低電力消費の汎用コンピューターサーバーシステムは：それに接続した複数のシステムコンポーネントを有するマザーボードを含んでなり、この複数のシステムコンポーネントは、該複数のシステムコンポーネントに電力を供給するための複数のパワーレールを含んでなるパワーサプライユニット、周辺ボード、メインプロセッサー（これはローカルバス、複数のメインプロセッサーコア、複数のオフロードエンジン；および複数のメインプロセッサーコアと複数のオフロードエンジンとの間を接続する接続ファブリックを含んでなる）、およびローカルバスでメインプロセッサーに接続したプラットフォームマネージャー（このプラットフォームマネージャーは、パワーサプライユニットにより複数のパワーレールから各パワーレールに供給される電力を制御するように構成されている）を含んでなる。
【００２５】
２２Ｂ：メインプロセッサーが所定のプロセッサーのタスクを複数のオフロードエンジンにオフロードするように構成され、そして最大負荷で動作している間、約５３０の最小ＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比を有し、ここでシステムは最大負荷で動作している間に最大約１３０ワットの電力を消費するように構成されている２２Ａのシステム。
【００２６】
２２Ｃ：メインプロセッサーが、汎用コンピューターサーバープロセッサーとして動作するように構成されたチップ上の通信プロセッサーシステムであり、そしてここでプラットフォームマネージャーがフィールドプログラマブルゲートアレイ（ＦＰＧＡ）に基づき、このプラットフォームマネージャーがプラットフォームマネージャープロセッサー、複数のプラットフォームマネージャーコア、およびプラットフォームマネージャープロセッサーと複数のプラットフォームマネージャーコアとの間を接続するプラットフォームマネージャーバスを含んでなり、そしてここでプラットフォームマネージャーが、複数のパワーレールから各パワーレールへパワーサプライユニットにより供給される電力を制御するようにプラットフォームマネージャーソフトウェアにより構成されている２２Ａ−２２Ｂのシステム。
【００２７】
２２Ｄ：メインプロセッサーが１．５ＧＨｚの周波数で動作し、そして約８５ワット未満の電力を消費する２２Ａ−２２Ｃのシステム。
【００２８】
２２Ｅ：メインプロセッサーが好ましくは約摂氏２５．５度の周囲温度下で、約摂氏６７度未満のアイドル動作温度を有するか、またはメインプロセッサーが好ましくは約摂氏２５．５度の周囲温度下で、約摂氏７７度未満の全負荷動作温度を有する２２Ａ−２２Ｄのシステム。
【００２９】
２２Ｆ：少なくとも２０のパワーレールを含んでなり、そして好ましくは２以上のシステムを標準サーバーラックに配置可能とするフォームファクターを有する２２Ａ−２２Ｄのシステム。
【００３０】
２２Ｇ：パワーサプライユニットが約９０％の最小電力効率を有し、そしてプラットフォームマネージャープロセッサーが好ましくはＡＲＭプロセッサーである２２Ａ−２２Ｄのシステム。
【００３１】
２２Ｈ：さらにメインプロセッサーとプラットフォームマネージャーとの間を動作可能に接続する不揮発性メモリーコンポーネントを含んでなり、この不揮発性メモリーコンポーネントが：ブートソフトウェア、ボードコンポーネント変数、ソフトウェア設定変数、
およびシステムコンポーネントにより使用されるファームウェアイメージの少なくとも１つを記憶するために使用され、そしてシステムの動作ソフトウェアが好ましくは第一診断用ソフトウェアおよび第一システム管理ソフトウェアを含んでなり、そしてブートソフトウェアがＢＩＯＳメニュー、第二診断用ソフトウェアおよび第二システム管理ソフトウェアを含んでなる２２Ａ−２２Ｇのシステム。
【００３２】
２２Ｉ：プラットフォームマネージャーがさらに、プラットフォームマネージャーソフトウェアを記憶し、そして実行するためにプラットフォームマネージャープロセッサーに接続したメモリーモジュール、プラットフォームマネージャープロセッサーに接続した１組の専用レジスタ、およびプラットフォームマネージャープロセッサーとメインプロセッサーとの間を接続する１組の共有レジスタを含んでなり、そして好ましくはこの組の共有レジスタがリビジョンレジスタおよびリセットリクエストレジスタを含んでなり、そしてこの組の専用レジスタがコントロールレジスタおよびステータスレジスタを含んでなる２２Ａ−２２Ｄのシステム。
【００３３】
２２Ｊ：さらに複数のシステムファンを含んでなり、プラットフォームマネージャーが複数のシステムファンを制御してシステムの温度を所定の範囲内に維持するように構成される２２Ａ−２２Ｄのシステム。
【図面の簡単な説明】
【００３４】
【図１】本発明の一態様に従い、低電力のコンピューターシステムを具体的に説明するコンポーネントのブロック線図である。
【図２Ａ】本発明の一態様に従い、高レベルのハードウェアコンポーネントの線図を具体的に説明する。
【図２Ｂ】本発明の一態様の設計を使用したハードウェアコンポーネントの拡大側面図を具体的に説明する。
【図３】本発明の一態様で使用することができるコンピュータープロセッサーのコンポーネントおよびそれらの接続を具体的に説明するブロック線図である。
【図４】本発明の一態様で使用することができるコンポーネントおよびそれらの相互作用を具体的に説明するマザーボードのブロック線図である。
【図５】本発明の一態様で使用することができるプラットフォームマネージャーの様々なコンポーネントを具体的に説明するブロック線図である。
【図６】本発明の一態様で使用することができるプラットフォームマネージャーの様々なハードウェアコンポーネントを具体的に説明するブロック線図である。
【図７】本発明の一態様におけるプラットフォームマネージャーにより使用することができる様々なソフトウェアおよびインターフェイスのブロック線図である。
【図８】本発明の一態様で使用することができる様々なブートレベルソフトウェアおよび機能性、またはそれらのインターフェイスのブロック線図である。
【図９】本発明の一態様におけるプラットフォームマネージャーにより使用することができる様々なＯＳ−レベルソフトウェアおよびインターフェイスのブロック線図である。
【図１０】本発明の好適な態様を構築するために使用することができる様々な工程の流れ図である。
【図１１】本発明の一態様で使用されるプロセッサーの再目的化する工程に包含することができる様々な工程の流れ図である。
【図１２】本発明の一態様で使用されるプラットフォームマネージャーにより行われる工程の流れ図である。
【発明を実施するための形態】
【００３５】
詳細な説明
本システムおよび方法の詳細な態様を、本明細書に記載するが、開示する態様は様々な形態で具現され得るシステムおよび方法の単なる例示であると理解されたい。さらに本システムおよび方法の様々な態様と関連して与える各例は説明を意図しており、限定するものではない。さらに描いた図面は必ずしも一定の比率である必要はなく、特定のコンポーネントの詳細を示すために幾つかの特徴を強調することができる。加えて図面に示す任意の測定値、明細等は説明を意図しており、限定するものではない。故に他に明確に言及しない限り、本明細書に開示する具体的な構造的および機能的詳細は限定とは解釈されず、本発明を様々に使用するために当業者に教示する単なる代表的基礎と解釈される。さらに電力使用量および温度測定値は、例えば実例的態様で連続して接続されるようなＶａｌｈａｌｌａ  Ｄｉｇｉｔａｌ電力分析器およびＡｐｅｖｉａ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙテスター（例えばＭｏｄｅｌ  ＡＴＸ−１Ｂ６８０Ｗ）、および熱電対格子（例えば約１インチｘ１インチの熱電対格子）を用いて標準的装置および方法を使用して測ることができる。
【００３６】
図１は、汎用コンピューターシステム１０である態様を用いて好適な態様の高レベルコンポーネント図を具体的に説明する。好適な態様では、このコンピューターシステムはサーバーコンピューターである。ハイパーバイザー１１、ＢＩＯＳメニュー１２、Ｕ−ブートＢＳＰ１３、ブートレベル診断１４、およびブートレベルシステムマネージャー１５ソフトウェアは、システムで実行するブートレベルソフトウェアを構成することができる。アプリケーション１６、診断１７、システム管理１８およびＯＳ／ドライバー１９ソフトウェアは、コンピューターシステムで実行するオペレーティングシステム（ＯＳ）レベルを構成することができる。
【００３７】
図２Ａおよび２Ｂでさらに詳細に説明するように、ハードウェアブロック２０は、低電力コンピューターシステムの態様を構成することができる様々なハードウェアコンポーネントを表す。図４、５、６および７の態様でさらに詳細に説明するプラットフォームマネージャー６０は、プロセッサー３０の初期化、システムデバッグ、システムセキュリティを管理し、パワーサプライユニット２２を制御、そしてモニターし、システムの温度をモニターし、または１もしくは複数のシステムファン６８または６９を制御する。
【００３８】
図２Ａおよび２Ｂはさらに、ハードウェアコンポーネントブロック図および好適な態様の拡大側面図をそれぞれ説明する。マザーボード５０はプリント回路基板（ＰＣＢ）でよい。コンピューターシステム１０は、コネクターを介してマザーボード５０に接続される高効率のＡＣからＤＣへの回路からなることができるパワーサプライユニット（ＰＳＵ）２２を使用することができる。好適な態様では、このパワーサプライユニットはスイッチ式の１１０−２４０ボルトのＡＣ（ＶAC）から１２ボルトのＤＣ（ＶDC）へのパワーサプライであり、これは摂氏０度〜４５度の動作温度範囲にわたり約２０６ワットの連続的で定格出力を下げない（ｎｏｎ−ｄｅｒａｔｅｄ）最大出力電力能を提供している間に、メイン出力レール（ｍａｉｎ  ｏｕｔｐｕｔ  ｒａｉｌ）で１２ＶDC、スタンバイ出力、および入力／出力（Ｉ／Ｏ）信号を提供することができる。一つの態様では、ＰＳＵ２２は１２ＶDCのメイン出力レールで１８０ワットの出力負荷で９０％の電力効率を有する。ボタンボード２４は１もしくは複数のＬＥＤ２４−１を含んでなることができ、これは最新式のコンピューターシステムに従いパワーボタン２５を照らすために使用することができる。好適な態様では、マザーボード５０と任意のフロントパネルＵＳＢポートとの間のインターフェイスとしてフロントパネルＩ／Ｏボード２６を使用し、そしてボタンボード２４およびパワーボタン２５用のドライバーを有することができる。好適な態様では、フロントパネルＩ／Ｏボード２６は、システムファン６９のような他のシステムコンポーネントを収容するために使用するハウジング２６−１に連結または固定される。また一つの態様は、マザーボード５０とハードディスクドライブ２９との間のインターフェイスとしてドライブバックプレーン２７を使用する。さらに好適な態様は、ＰＣＩｅライザー２８を
使用することができる。一つの態様では、ＰＣＩｅライザー２８はマザーボード５０に９０°の角度で接続させることができ、周辺ボード２８−１をマザーボード５０と平行になるようにＰＣＩｅライザースロット２８に接続できるようになり、これがコンピューターシステムの垂直プロファイルをさらに下げる。別の態様では、パワーボタンは、パワーボタンへのアクセスを制御することができるパワーボタンハウジング２５−１に収容でき、そしてコンピューターシステム１０のコンポーネントはハウジング１０−１に収容でき、これは取り外し可能なカバー１０−２およびフロントパネルドアモジュール１０−３に付けることができる。好適な態様では、コンピューターシステム１０は、全負荷の下、そして１．５ＧＨｚのプロセッサー周波数で動作している間、約１３０ワットの電力を消費する再目的化された通信プロセッサーに基づく業界標準ＬＡＭＰサーバーであることができる。
【００３９】
図３はシステムオンチップ（ＳＯＣ）プロセッサー３０を利用する好適態様を具体的に説明する（すなわち組み込み周辺インターフェイスを有する）。説明する態様では、プロセッサー３０はマザーボード５０に機械的に支持され、そして電気的に接続される。プロセッサー３０は１もしくは複数のプロセッサーコア３１と、独立したキャッシュレベル３１、３２と、およびプロセッサーとハードディスクドライブ（ＨＤＤ）２９との接続またはインターフェイスを管理するメモリーコントローラーコンポーネント３３とを含んでなる。またプロセッサー３０は、１もしくは複数のオフロードエンジン４０（例えばパターンマッチング、暗号化ブロックアルゴリズムおよびバッファー管理のような共通操作に）、イーサネットインターフェイスコンポーネント４８、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）ルートコンプレックス４７、およびシリアライザ／デシリアライザ（ＳｅｒＤｅｓ）ブロック４９も含んでなる。さらにプロセッサー３０は、プロセッサーコア（１もしくは複数）３１およびメモリーコントローラー３３をオフロードエンジン（１もしくは複数）４０、ＰＣＩｅルートコンプレックス４７、イーサネットインターフェイス４８またはローカルバス３５に接続するための接続ファブリック３４を含んでなる。次にこのローカルバス３５は、必要に応じて他のインターフェイスまたはコンポーネント、例えば１もしくは複数の汎用非同期送受信機（ＵＡＲＴ）ポート３６、割り込みコントローラーインターフェイス３７、プリブート構成インターフェイス３８、セキュリティーモニターインターフェイス３９、電力管理インターフェイス４１、インター−インテグレイテッドサーキット（Ｉ2Ｃ）および／またはシリアルペリフェラルインターフェイス（ＳＰＩ）バス４２、ＵＳＢインターフェイス４３、レデュースト（Ｒｅｄｕｃｅｄ）ギガビットメディア独立インターフェイス（ＲＧＭＩＩ）４４、および／またはクロックリセットインターフェイス４５に接続することができる。好適な態様では、プロセッサーは通信プロセッサー、例えばＦｒｅｅｓｃａｌｅ  Ｅｉｇｈｔ−Ｃｏｒｅ  Ｐ４０８０通信プロセッサーでよい。別の態様では、プロセッサーは１．５ＧＨｚの周波数で、そして全負荷の下で動作している間、８５ワット未満の電力を消費する再目的化されたプロセッサーであることができる。一つの態様では、プロセッサーは約５００の最小ＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比を有する再目的化された通信プロセッサーであることができる。一つの態様では、プロセッサーは約５３０のＣｏｒｅＭａｒｋ−スコア対Ｗａｔｔｓ−消費の比を有する再目的化された通信プロセッサーであることができる。プロセッサーコアを特別に標的としている一般的なベンチマークであるＣｏｒｅＭａｒｋ−スコアが、組み込みマイクロプロセッサベンチマーク協会（ＥＥＭＢＣ）により開発された。ＥＥＭＢＣのＣｏｒｅＭａｒｋ  ウェッブサイト（ｗｗｗ．ｃｏｒｅｍａｒｋ．ｏｒｇ）に記載されているように、ＣｏｒｅＭａｒｋは読み書き操作、整数演算（ｉｎｔｅｇｅｒ  ｏｐｅｒａｔｉｏｎ）および制御操作の現実的混合を含むＡＮＳＩ  Ｃコードからなる。���ｏｒｅＭａｒｋにより使用される仕事量は、マトリックス操作（ＭＡＣおよび一般的な数学演算の使用を可能にするために）、連結リスト操作（ポインターの一般的使用を練習するために）、ステートマシーン操作（データ依存枝の一般的使用）、および巡回冗長検査（これは組み込みで使用される大変一般的な機能である）を含む幾つ
かの良く使用されるアルゴリズムからなる。
【００４０】
図２Ｂおよび４で具体的に説明するように、マザーボード５０はプロセッサー３０を様々なコンポーネントに対して機械的に支持し、そして電気的に接続するために使用され得る。このプロセッサー３０は１もしくは複数のメモリーモジュール５２にインターフェイスで繋ぐか、または接続することができる。好適な態様では、メモリーモジュール５２は１もしくは複数の６４−ビットのデュアルインラインメモリーモジュール（ＤＩＭＭ）を含んでなることができ、そして１もしくは複数のダブルデータレートタイプスリー（ＤＤＲ３）コントローラー３３を使用してプロセッサー３０にインターフェイスで繋ぐか、または接続することができる。またプロセッサー３０は、１もしくは複数のイーサネットチップ５４および５５、およびペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）２８−１コンポーネントにインターフェイスで繋ぐか、または接続することができる。好適な態様では、ＰＣＩｅルートコンプレックス４７はＳｅｒＤｅｓ４９を介してＰＣＩｅにインターフェイスで繋ぐか、または接続することができる。別の好適な態様では、プロセッサーのイーサネットインターフェイス４８が１もしくは複数の接続機構インターフェイス（ＡＵＩ）（例えばＸＡＵＩ）を含んでなることができ、これは１もしくは複数のイーサネットＰＨＹチップ５４にインターフェイスで繋ぐか、又は接続でき、および／または１もしくは複数のメディア独立インターフェイス（ＭＩＩ）（例えばＳＧＭＩＩ）を含んでなることができ、これは１もしくは複数のイーサネットトランシーバー５５にインターフェイスで繋ぐか、または接続できる。一つの態様では、ＰＨＹチップ５４はＴＮ２０２２  １０Ｇデュアルポートでよく、そしてイーサネットトランシーバー５５はＶＳＣ８２３４  ＳＧＭＩＩデュアルポートでよい。さらにＵＳＢインターフェイス４３は１もしくは複数のＵＬＰＩインターフェイスを含んでなることができ、これをビデオディスプレイコネクター５７（例えばＨＤＭＩ）に接続するか、またはそうではなくアダプター５８を使用してインターフェイスで繋ぐことができ、そしてＨＵＢ５９を使用して１もしくは複数のシステムＵＳＢコネクターを提供するために使用することができる。好適な態様ではアダプター５８はＤＬ  １２５ＵＳＢ−ＤＶＩでよい。
【００４１】
また図４で具体的に説明するように、マザーボード５０はプラットフォームマネージャー６０のコンポーネントを不揮発性メモリー（ＮＶＭ）５３および他のシステムコンポーネントに機械的に支持し、そして電気的に接続するために使用することもできる。ＮＶＭ５３は、プロセッサー３０のブートおよびＯＳソフトウェアを記憶するために使用することができ、そして好ましくはＮＯＲフラッシュメモリータイプでよい。図４で具体的に説明する実例的態様では、プラットフォームマネージャーはフィールドプログラマブルゲートアレイ集積回路（ＦＰＧＡ）７１に基づく。ＦＰＧＡ７１はプロセッサー３０のローカルバス３５上にあることができ、そして記憶するためにＲＯＭ７３を使用することができ、そしてＲＡＭ７２はプラットフォームマネージャーソフトウェア６６を実行するために使用することができる。一つの好適な態様では、ＮＶＭは、プラットフォームマネージャーのＵＡＲＴ７４がＮＶＭにプログラムされることにより外部データを読むことができるようにプログラムされることができ、これによりＦＰＧＡソフトウェア６６はＮＶＭ５３のコンテンツを確認し、消去し、または再プログラムできるようになる。プラットフォームマネージャー６０はＪＴＡＧバスを含んでなることができ、これはプロセッサーのデバッグポートに接続することができ、これは共通オンチッププロセッサー（ＣＯＰ）デバッグポート４６でよい。ＦＰＧＡ７１は１もしくは複数のパワーレール７５に接続することができ、そしてパワーレール７５を使用可能（ｅｎａｂｌｅ）またはパワーアップし、そしてパワーレールの電力ステータスをモニターするために使用することができる。
【００４２】
図５、６および７はＦＰＧＡ７１に基づくプラットフォームマネージャー６０の実例的態様を具体的に説明する。図５は、システムマネージャーインターフェイス６２、ＵＩおよびデバッグインターフェイス６４、ソフトウェア６６およびハードウェア７０のブロッ
クを含んでなることができるプラットフォームマネージャー６０の好適態様の高レベルコンポーネントのブロック図を具体的に説明する。
【００４３】
図６は、コンピューターシステム１０の様々な他のコンポーネントにインターフェイスで繋ぐか、または接続されるＦＰＧＡに基づくプラットフォームマネージャー６０ハードウェアブロック７０の例を具体的に説明する。プラットフォームマネージャーＦＰＧＡ７１はプロセッサー８０を含んでなることができる。一つの態様では、ＦＰＧＡは
Ａｃｔｅｌ  Ｍ１Ａ３Ｐ１０００Ｌ  ＦＰＧＡでよく、そしてＦＰＧＡプロセッサー８０はＡＲＭプロセッサーでよい。ＦＰＧＡプロセッサー８０はバス８１を使用して、他のＦＧＰＡおよびシステムコンポーネント、例えばＦＧＰＡメモリーコントローラー８３に接続、または通信またはインターフェイスで繋ぐことができる。好適な態様では、バスはＡＭＢＡ高性能バス（ＡＨＢ）であることができ、これはバストランスレーションコンポーネント８２、例えばＡＨＢ−から−ＡＰＢ（アドバンスペリフェラルバス；Ａｄｖａｎｃｅ  Ｐｅｒｉｐｈｅｒａｌ  Ｂｕｓ）へのトランスレーターを使用して、ＦＰＧＡプロセッサーのＦＰＧＡコア８４、メインプロセッサー３０、および様々な他のシステムコンポーネントとのインターフェイスまたは通信を容易にすることができる。ＦＰＧＡコア８４は、適切な場合にはステータスレジスタ８６における変化のような割り込み信号をＦＰＧＡプロセッサー８０に送ることができるコア−割り込みを含んでなることができる。好適な態様では、ＦＰＧＡはＦＰＧＡソフトウェア６６（示さず）により制御される他のコンポーネントとのＦＰＧＡプロセッサー８０の接続、通信またはインターフェイスを容易にするために、１もしくは複数のＳＰＩおよび１２Ｃバスインターフェイス、ＵＡＲＴインターフェイス、パルス−幅−モジュレーション（ＰＷＭ）インターフェイス、クロックタイマーインターフェイス、およびシステムウォッチ−ドッグインターフェイスのような他のインターフェイスコア８４も含んでなることができる。そのような態様では、ＳＰＩバスインターフェイスはシステムの差動（ｄｉｆｆｅｒｅｎｔｉａｌ）クロックジェネレーター９４のプログラミングを使用可能とし；Ｉ２ＣバスインターフェイスはＦＰＧＡプロセッサーソフトウェア６６により使用されて温度９３をモニターまたは制御することができ、したがってＦＰＧＡレジスタを事前設定（ｐｏｐｕｌａｔｅ）するか、または更新し、パワーサプライユニットのステータス９１を読み、リセットコンフィギュレーションワード（Ｒｅｓｅｔ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ  Ｗｏｒｄ：ＲＣＷ）９６を確認および／または更新するか、またはクロック９４をプログラムすることができる。パルス−幅−モジュレーション（ＰＷＭ）インターフェイスは１もしくは複数のシステムファン６８または６９の速度、および／またはフロントパネルＬＥＤ２４−１用のカラーＬＥＤを制御するために使用することができる。ウォッチドッグタイマーはＦＰＧＡプロセッサーのソフトウェアコアをリセットすることができる。
【００４４】
図４および６の態様でさらに説明するように、ＦＰＧＡはメインプロセッサーのローカルバス３５にブリッジ８７を介してインターフェイスで繋がれて、様々な機能、例えばＰＯＲＥＳＥＴ機能、ＮＶＭ５３へのＦＰＧＡ読み／書きアクセス、またはメインプロセッサー３０とＰＦＧＡプロセッサー８０との間の通信を提供する。このブリッジ８７は１もしくは複数のアドレスおよびデータレジスタ（示さず）を含んでなり、これらはＦＰＧＡプロセッサー８０により使用されてローカルバス３５への次のアクセスのためにアドレスおよびデータ値を設定することができる。
【００４５】
プラットフォームマネージャーＦＰＧＡ７１は１もしくは複数のレジスタタイプを使用する：レジスタの中にはＦＰＧＡプロセッサー８０スペースでのみアクセス可能となるものもあるが、他のものはブリッジ８７を介してメインプロセッサー３０スペースでアクセス可能とすることができる。リビジョンおよびリセットリクエストレジスタのように、メインプロセッサー３０と共有するＦＰＧＡレジスタは、レギュラーメモリーと同様にローカルバス３５を介してメインプロセッサー３０にアクセス可能となることができ、そして
ＦＰＧＡソフトウェア６６の実行の使用または制御のために、ＦＰＧＡによりアクセスすることもできる。例えばリセットリクエストレジスタは、レジスタを直接読み／書きすることにより、メインプロセッサー３０が外部サブシステム（例えばＰＣＩｅ、イーサネットＰＨＹ等）のリセットをリクエストできるようにし、ＦＰＧＡプロセッサー８０はレジスタが再度書き込まれた時に割り込まれ、そしてＦＰＧＡソフトウェア６６がレジスタを読み、そして実際のリセットを適宜取り扱う。図６のＦＰＧＡに基づくプラットフォームマネージャーの態様で説明するように、ＦＰＧＡ７１は、ＦＰＧＡプロセッサー８０スペースでのみアクセス可能な１もしくは複数のコントロールレジスタ８５およびステータスレジスタ８６を実行する。一つの態様では、システム制御の大部分がＦＰＧＡプロセッサーソフトウェア６６により取り扱われるが、少なくとも１つの例外はメインプロセッサーのローカルバス３５へのＲＣＷソースアプリケーションであり、これはシステムリセット信号ＰＯＲＥＳＥＴの終わりに起こる。ステータスレジスタ８６は、システム全体からのステータスビットをＦＰＧＡプロセッサー８０へ報告するために使用される。このＦＰＧＡ７１は、１もしくは複数のコントロールレジスタ８５使用して、パワーイネーブル（ｅｎａｂｌｅ）、クロックイネーブルまたはメモリーライトプロテクトビットのようなシステム全体のビットを使用可能とし、システム全体のビットをリセットし、またはメインプロセッサー３０に外部事象を知らせるように構成される。
【００４６】
図７はＦＰＧＡソフトウェア６６の様々なコンポーネントまたは機能のブロック図を具体的に説明する。ソフトウェア６６は、パワーボタン２５が押されるのを待つ間に、システム１０はパワーアップされるがすべてがリセットにホールドされている時に実行することができる。パワーボタンが押されたことを感知すると、ソフトウェア６６は様々なパワーレール７５を所定の順序で使用可能にすることができ、そしてプラットフォームマネージャーのコンポーネントを初期化できる。プラットフォームマネージャープロセッサー７１はメニューシステムを含んでなることができ、これを介してプラットフォームマネージャーのハードウェアブロック７０をマニュアルで制御できる。
【００４７】
図８は一つの態様におけるブートレベルソフトウェアコンポーネントの高レベルブロック図を具体的に説明する。ブートレベルソフトウェアは、全ＯＳのロードが始まる前に実行するすべてのソフトウェアであることができる。一つの態様では、Ｂｉｏｓ  Ｍｅｎｕ１２は標準ｕ−ブートのトップに座っている特殊化ブロックであるが、標準ＢＩＯＳセットアップに実質的に類似のステータスおよび構成インターフェイスを表す。このＢＩＯＳメニューインターフェイスは、モニターを介してビデオディスプレイ接続ポート５７に、ＵＡＲＴインターフェイス３６を介してシリアルコンソールに、またはイサ―ネット５４−５５を介してテルネットに接続することができる。ブートレベル診断ソフトウェア１４は、管理者がプロセッサー１０に関する情報を集めるか、または個々のサブブロックがシステムの失敗を早期に検出できるように使用することができる。このブートレベルシステムマネージャー１５は、システムの管理者にシステムの健全さまたは状態を、要求に応じて受動的または能動的に知らせる義務があるかもしれない。一つの態様では、コンピューターシステムは業界標準のサーバーコンピューターであることができ、そして所望によりＮＶＭ５３、ローカルハードドライブ２９、ネットワーク（ＮＦＳマウントを介して）、記憶領域のネットワーク（ＳＡＮ）上の外部記憶デバイス、またはリムーバルメディア（ＵＳＢ）に記憶されたＯＳソフトウェアイメージを使用して、Ｌｉｎｕｘ  ＯＳのようなＯＳをブートすることができる。
【００４８】
図９は一つの態様におけるＯＳ−レベルソフトウェアコンポーネントの高レベルブロック図を具体的に説明する。アプリケーション１６、診断１７、システム管理１８は、一旦ＯＳ／ドライバー１９がロードアップ（ｌｏａｄ  ｕｐ）されれば実行することができる様々な実例的ソフトウェアを含んでなる。オペレーティングシステムはＬｉｎｕｘ  ＯＳでよく、そして標準ＯＳカーネルとドライバーソフトウェアはオープンソースのソフトウ
ェアでよい。アプリケーションブロック１６は標準Ｌｉｎｕｘ      アプリケーションおよびアプリケーションハードウェアオフロードインターフェイスを含んでなることができ、アプリケーションがプロセッサーの１もしくは複数のオフロードエンジンを利用できるようにし、これによりアプリケーションの性能が上がると同時に負荷を下げ、すなわちプロセッサーの電力消費を下げる。一つの態様では、ＯＳ−レベルのシステム管理ブロック１８は、例えば管理者がすべてのハードウェアコンポーネント２０を管理し、システムの統計を集め、システム診断を実行し、ファームウェアをアップグレードし、そして健全さ、状態、またはブート−レベルシステムマネージャー１５により生じる情報も含め、失敗情報を集めることができるようにすることで、管理者がサーバーをローカルで、またはリモートで管理できるようにする。
【００４９】
図１０は、コンピューターシステムの電力消費を下げるか、または低電力コンピューターシステムを構築する方法の一態様を表す流れ図の工程を具体的に説明する。コンピューターシステムは汎用のサーバーコンピューターシステムでよい。工程１００では、最初に適正なプロセッサー３０を所定の基準に基づき選択でき、次いで再構成、再プログラム、または再目的化される。一つの態様では、プロセッサーは通信プロセッサーでよく、これは再構成、再プログラムまたは再目的化されてサーバープロセッサーとして機能することができる。プロセッサー３０の選択に関して、所定の選択基準は低電力消費、性能レベル、記憶容量および帯域幅、入／出力（ＩＯ）帯域幅、および／またはオフロードエンジンを含んでなることができる。選択したプロセッサーは試験または分析されてプロセッサーが消費ワットあたり最高の性能比（Ｐｅｒｆ．／Ｗａｔｔ）比を持つことを測定できる。一つの態様では、Ｐｅｒｆ．／Ｗａｔｔ試験はＣｏｒｅＭａｒｋおよびＰｈｏｒｏｎｉｘ試験でよく、ここでプロセッサーは他の匹敵するプラットフォームと比較できるベンチマークを生じることを試験される。次いでシステムプロセッサー３０は
Ｐｅｒｆ．／Ｗａｔｔ比、記憶容量および帯域幅、ＩＯ帯域幅、およびオフロードエンジンに基づき選択することができる。一つの態様では、選択したプロセッサーは、Ｉｎｔｅｌ  Ｘｅｏｎサーバープロセッサーのような競合するサーバープロセッサーの性能レベルに合うか、またはそれを凌ぐことができる通信プロセッサーを構成することができる。一つの態様では、システムプロセッサー３０は次にＩｎｔｅｌ  Ｘｅｏｎサーバープロセッサーのような競合するサーバープロセッサーに匹敵するＣｏｒｅＭａｒｋ  Ｐｅｒｆ．／Ｗａｔｔ比、少なくとも３２ＧＢの記憶容量、少なくとも２０Ｇｂ／ＳのＩＯ帯域幅、および効率的なオフロードエンジンを有する通信プロセッサーとして選択することができる。
【００５０】
１１で具体的に説明するように、プロセッサーの再目的化工程１００はさらに、特定のタスクを行うのにプロセッサーのオフロードエンジンを使用するかの決定、または測定に使用できる工程をさらに含んでなることができる。図１１、工程１１０−１２０の態様では、プロセッサー３０を使用して特定のタスクを実行するための電力要件を見積もることができ、そしてそうするために対応するＰｅｒｆ．／Ｗａｔｔ比を算出できる。工程１３０−１４０では、同様な見積もりおよび計算を行うと同時に、１もしくは複数のプロセッサーのオフロードエンジンを使用してそのタスクを行う。工程１５０では、算出されたＰｅｒｆ．／Ｗａｔｔ比が比較され、そしてタスクは優れたＰｅｒｆ．／Ｗａｔｔ比に従うプロセッサー１７０またはオフロードエンジン１６０を使用して行うことができる。
【００５１】
図１０、工程２００で具体的に説明するように、システムハードウェアコンポーネント２０は所定の基準に基づき選択することができる。一つの態様では、選択される主システムコンポーネントは、プロセッサー３０、プラットフォームマネージャーＦＰＧＡ７１、ＰＳＵ２２、パワーレール７５、イーサネットポート５４−５５、ＮＶＭ５３、ディスプレイチップ（１もしくは複数）５８、クロックチップ（１もしくは複数）９４、ＵＳＢハブ５９、またはＰＣＩｅコントローラー４７を含んでなることができる。一つの態様では
、選択基準は、性能、電力効率および追加のコンポーネントに独自な特徴を含んでなることができる。
【００５２】
図１２で具体的に説明するように、システムの電力を管理する工程４００では、システムの出発状態４１０でシステムの温度を測定でき４２０、これはすべてのシステムファンが動くことができないかまたはオフで、システムがオンの状態であることができる。システムの温度が所定の閾値レベル下にあると測定された場合４３０、システムの出発状態に変化が起こらないようにすることができる。システムの温度が所定の閾値レベルより上であるが臨界閾値レベルより下の場合４３０−４４０、１もしくは複数のシステムのファンを必要に応じて使用可能とするか、または動作する４５０。６つのシステムファンを含んでなる一つの態様では、例えばファン２、４および６が均一のサイクルで使用可能となることができ、そしてそうではなくファン１、３、５を適宜、使用可能とするようにできる。システム温度が所定の臨海レベルを越えたと測定された場合４４０、すべてのシステムのファンを必要に応じて使用可能とすることができ４６０、そしてシステムの温度が下がり始めない場合４７０、システムを強制的に臨界状態４８０にすることができる。
【００５３】
上記態様の具体的な構造的および機能的詳細は限定と解釈されず、本発明を様々に使用するために当業者に教示する単なる代表的基礎と解釈される。
【図１】
2014527227.tif 000003
【図２Ａ】
2014527227.tif 000004
【図２Ｂ】
2014527227.tif 000005
【図３】
2014527227.tif 000006
【図４】
2014527227.tif 000007
【図５】
2014527227.tif 000008
【図６】
2014527227.tif 000009
【図７】
2014527227.tif 000010
【図８】
2014527227.tif 000011
【図９】
2014527227.tif 000012
【図１０】
2014527227.tif 000013
【図１１】
2014527227.tif 000014
【図１２】
2014527227.tif 000015
【国際調査報告】
2014527227.tif 000016
2014527227.tif 000017
2014527227.tif 000018