(57)【要約】【課題】本発明は、ナノ構造のバルク材料を用いた熱電素子とこれを含む熱電モジュール及びその製造方法に関する。【解決手段】本発明は、複数のナノ構造からなるバルクタイプの基材上にナノ厚さの薄膜を形成して再結合することにより、フォノンの進路を阻んで既存のバルクタイプよりも高い熱電性能指数値を有し、薄膜タイプの熱電素子の製造コストを低減することができ、製造工程数を減らすことができる。【選択図】図８
2014509074.tif 000002
【特許請求の範囲】
【請求項１】
バルクタイプで形成され、内部はナノ構造からなる熱電半導体基材と、
前記熱電半導体基材の一面に形成されるフォノン散乱膜とを含み、
前記フォノン散乱膜の形成された熱電半導体基材が一方向に複数積層された構造を有する熱電素子。
【請求項２】
前記熱電半導体基材は、
単相のナノ結晶粒からなる多結晶材料を用いて１０ｎｍ〜２ｍｍの厚さに形成された請求項１に記載の熱電素子。
【請求項３】
前記熱電半導体基材は、
アンチモン(Ｓｂ)、セレン(Ｓｅ)、ホウ素(Ｂ)、ガリウム(Ｇａ)、テルル(Ｔｅ)、ビスマス(Ｂｉ)、インジウム(Ｉｎ)、銀(Ａｇ)、アルミナ(Ａｌ２Ｏ３)を含むテルル化ビスマス系(ＢｉＴｅ系)材料のうちいずれかを用いて形成された請求項２に記載の熱電素子。
【請求項４】
前記フォノン散乱膜は、
１０ｎｍ〜１００ｎｍ以下の厚さに形成された請求項１に記載の熱電素子。
【請求項５】
前記フォノン散乱膜は、
アンチモン(Ｓｂ)、セレン(Ｓｅ)、ホウ素(Ｂ)、ガリウム(Ｇａ)、テルル(Ｔｅ)、ビスマス(Ｂｉ)、インジウム(Ｉｎ)、銀(Ａｇ)、アルミナ(Ａｌ２Ｏ３)を含むテルル化ビスマス系(ＢｉＴｅ系)材料のうちいずれかを用いて形成された請求項４に記載の熱電素子。
【請求項６】
前記熱電半導体基材はｎ型半導体又はｐ型半導体である請求項１に記載の熱電素子。
【請求項７】
前記熱電素子は、
前記熱電半導体基材が２〜２００個積層された構造である請求項６に記載の熱電素子。
【請求項８】
金属電極を含み、互いに対向して配置される第１及び第２の基板と、
前記第１及び第２の基板の間に配置される複数の熱電素子とを含み、
前記熱電素子は、ナノ構造で形成されるバルクタイプの熱電半導体基材の一面にフォノン散乱膜が形成される熱電半導体基材が一方向に複数積層された構造であり、
前記熱電素子は、ｐ型及びｎ型熱電半導体からなる熱電素子が交互に配置される構造を有する熱電モジュール。
【請求項９】
前記熱電モジュールは、
前記第１の基板及び第２の基板の内側表面にそれぞれパターン化されて形成された第１の電極及び第２の電極と前記ｐ型及びｎ型熱電半導体との間に形成される金属の拡散を防止する拡散防止膜をさらに含む請求項８に記載の熱電モジュール。
【請求項１０】
前記第１及び第２の基板は、アルミナ基板であり、
前記第１の電極及び第２の電極は、Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｃｒ、Ｒｕ、Ｒｅ、Ｐｂ、Ｃｒ、Ｓｎ、Ｉｎ、及びＺｎを含む群から選ばれる少なくとも１種の金属又はこれらの金属を含む合金で形成される請求項８に記載の熱電モジュール。
【請求項１１】
前記拡散防止膜は、Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｃｒ、Ｒｕ、Ｒｅ、Ｐｂ、Ｃｒ、Ｓｎ、Ｉｎ、及びＺｎを含む群から選ばれる少なくとも１種の金属又はこれらの金属を含む合金で形成される請求項８に記載の熱電モジュール。
【請求項１２】
ナノ構造のバルクタイプで熱電半導体基材を形成し、
前記熱電半導体基材の一方の表面にフォノン散乱膜を形成することを含む熱電素子の製造方法。
【請求項１３】
前記熱電素子の製造方法は、
ｐ型又はｎ型熱電半導体である前記熱電半導体基材のフォノン散乱膜上に同じ構造の熱電半導体基材を一方向に複数積層する工程をさらに含む請求項１２に記載の熱電素子の製造方法。
【請求項１４】
ナノ構造のバルクタイプで熱電半導体基材を形成することは、
単相のナノ結晶粒からなる多結晶材料を用いて１０ｎｍ〜２ｍｍの厚さに形成する請求項１２に記載の熱電素子の製造方法。
【請求項１５】
ナノ構造のバルクタイプで熱電半導体基材を形成することは、
ナノバルク素材を用いて常圧焼結法、常圧焼結法、加圧焼結法、熱間等方加圧焼結法(Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓｉｎｇ：ＨＩＰ)、通電活性焼結法(Ｓｐａｒｋ Ｐｌａｓｍａ Ｓｉｎｔｅｒｉｎｇ：ＳＰＳ)、マイクロ波焼結法(Ｍｉｃｒｏｗａｖｅ Ｓｉｎｔｅｒｉｎｇ)、電動式焼結法(Ｅｌｅｃｔｒｉｃａｌｌｙ Ａｓｓｉｓｔｅｄ Ｓｉｎｔｅｒｉｎｇ)などを含む焼結工程のうちいずれかを用いて形成された請求項１２に記載の熱電素子の製造方法。
【請求項１６】
前記熱電半導体基材は、
アンチモン(Ｓｂ)、セレン(Ｓｅ)、ホウ素(Ｂ)、ガリウム(Ｇａ)、テルル(Ｔｅ)、ビスマス(Ｂｉ)、インジウム(Ｉｎ)、銀(Ａｇ)、アルミナ(Ａｌ２Ｏ３)を含むテルル化ビスマス系(ＢｉＴｅ系)材料のうちいずれかを用いて形成する請求項１２に記載の熱電素子の製造方法。
【請求項１７】
前記フォノン散乱膜を形成することは、
前記フォノン散乱膜を１０ｎｍ〜１００ｎｍ以下の厚さに形成する請求項１２に記載の熱電素子の製造方法。
【請求項１８】
前記フォノン散乱膜を形成することは、
コーティング又は蒸着工程を用いて前記フォノン散乱膜を形成する請求項１２に記載の熱電素子の製造方法。
【請求項１９】
前記フォノン散乱膜は、
アンチモン(Ｓｂ)、セレン(Ｓｅ)、ホウ素(Ｂ)、ガリウム(Ｇａ)、テルル(Ｔｅ)、ビスマス(Ｂｉ)、インジウム(Ｉｎ)、銀(Ａｇ)、アルミナ(Ａｌ２Ｏ３)を含むテルル化ビスマス系(ＢｉＴｅ系)材料のうちいずれかを用いて形成する請求項１２に記載の熱電素子の製造方法。
【請求項２０】
ナノ構造のバルクタイプで熱電半導体基材を形成し、
前記熱電半導体基材の一方の表面にフォノン散乱膜を形成し、
ｐ型又はｎ型熱電半導体である前記熱電半導体基材のフォノン散乱膜上に同じ構造の熱電半導体基材を一方向に複数積層して熱電素子を形成し、前記ｐ型及びｎ型熱電半導体を第１及び第２基板の内側表面にパターン化された第１の電極及び第２の電極との間に交互に配列することを含む熱電モジュールの製造方法。
【請求項２１】
前記第１及び第２の電極と前記ｐ型及びｎ型熱電半導体との間に金属の拡散を防止する拡散防止膜を形成することをさらに含む請求項２０に記載の熱電モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノ構造のバルク材料を用いた熱電素子とこれを含む熱電モジュール及びその製造方法に関し、より詳しくは、ナノ構造のバルク基材にナノ厚さの薄膜を形成して高い熱電性能指数を有する熱電素子とこれを含む熱電モジュール及びその製造方法に関する。
【背景技術】
【０００２】
一般に、熱電変換素子を含む熱電素子は、Ｐ型熱電材料とＮ型熱電材料を金属電極同士の間に接合させることにより、ＰＮ接合対を形成する構造である。このようなＰＮ接合対の間に温度差を設けると、ゼーベック効果(Ｓｅｅｂｅｃｋ ｅｆｆｅｃｔ)により電力が発生し、熱電素子は発電装置として機能することができる。又、ＰＮ接合対のいずれか一方は冷却され、他方は発熱するペルチェ効果(Ｐｅｌｔｉｅｒ ｅｆｆｅｃｔ)により、熱電素子は温度制御装置として用いることもできる。
【０００３】
ここで、前記ペルチェ効果(Ｐｅｌｔｉｅｒ ｅｆｆｅｃｔ)は、図１に示すように、外部でＤＣ電圧を加えたときｐ型(ｐ-ｔｙｐｅ)材料の正孔とｎ型(ｎ-ｔｙｐｅ)材料の電子が移動することにより、材料の両端に発熱と吸熱を起こす現象である。前記ゼーベック効果(Ｓｅｅｂｅｃｋ ｅｆｆｅｃｔ)は、図２に示すように、外部熱源から熱が供給されると、電子と正孔が移動しながら材料に電流の流れが生じ、発電を起こす現象をいう。
【０００４】
このような熱電材料を用いた能動冷却は、素子の熱的安定性を向上させ、振動と騒音がなく、別の凝縮器と冷媒を使用しないため、体積が小さく、環境に優しい方法として認識されている。このような熱電材料を用いた能動冷却の応用分野には、無冷媒冷蔵庫、エアコン、様々なマイクロ冷却システムなどがあり、特に、種々のメモリ素子に熱電素子を装着すると、従来の冷却方式に比べて体積は減らしながら、素子を均一で且つ安定した温度に維持させることが可能であるので、素子の性能を改善させることができる。
【０００５】
一方、前記ゼーベック効果(Ｓｅｅｂｅｃｋ ｅｆｆｅｃｔ)を利用して熱電材料を熱電発電に活用すれば、廃熱(ｗａｓｔｅ ｈｅａｔ)をエネルギー源として活用することができるので、車のエンジン及び排気装置、ごみ焼却場、製鉄所の廃熱、人体の熱を利用した人体内医療機器の電源などのエネルギーの効率を高めたり、廃熱を回収して使用する様々な分野に応用することができる。
【０００６】
このような熱電材料の性能を測定する因子としては、下記数(１)のように定義される無次元性能指数(以下、「熱電性能指数」とする。)のＺＴ値を使用する。
【数１】
2014509074.tif 000003
ここで、Ｓはゼーベック(Ｓｅｅｂｅｃｋ)係数、σは電気伝導度、Ｔは絶対温度、ｋは熱伝導度である。
【０００７】
以下、従来技術に係る熱電モジュールの構成を添付の図面を参照して説明する。
【０００８】
図３は、従来技術に係る熱電モジュールの構成を示す縦断面図である。
【０００９】
図に示すように、前記熱電モジュール１０の上下面には上部基板１１及び下部基板１２が備えられる。前記上部基板１１及び下部基板１２は、熱を放出又は吸熱する役割をするものであって、一定の距離だけ上下に離隔した状態に維持される。
【００１０】
前記上部基板１１と下部基板１２との間には、Ｎ型半導体１５及びＰ型半導体１６が備えられる。前記Ｎ型半導体１５及びＰ型半導体１６は、熱電材料が一定の形状及び一定の大きさを有するように形成した要素であって、前記上部基板１５と下部基板１６との間に交互に配置される。
【００１１】
前記Ｎ型半導体１５及びＰ型半導体１６と上部基板１１との間には、金属電極１７が備えられる。前記金属電極１７はＮ型半導体１５及びＰ型半導体１６を接続させる構成である。
【００１２】
前記金属電極１７の下方には金属層２５が備えられる。前記金属層２５は、前記金属電極１７から移動する原子がＮ型半導体１５及びＰ型半導体１６に移動することを防止するためのものであり、前記金属層２５はニッケルで形成され、燐又はホウ素を少量含有する。即ち、前記金属層２５は、熱電特性の低下を防止して安定化させるものであって、前記金属電極１７にコーティング処理される。
【００１３】
前記Ｎ型半導体１５及びＰ型半導体１６との間にバリア層２７が備えられる。前記バリア層２７は、Ｎ型半導体１５及びＰ型半導体１６が以下で説明する半田層２６により汚染されることを防止するためのものである。
【００１４】
前記金属層２５とバリア層２７との間には半田層２６が備えられる。前記半田層２６は、金属層２５とバリア層２７との接着状態を維持させるための構成である。前記半田層２６の下面にはＮ接点２０及びＰ接点２１がそれぞれ備えられる。
【００１５】
前記Ｎ接点２０とＰ接点２１は、互いに離隔した状態で前記Ｎ型半導体１５及びＰ型半導体１６の下面に設けられたものであり、前記Ｎ型半導体１５及びＰ型半導体１６に電源を供給する役割をする。
【００１６】
従来の冷却用熱電素子は、主にバルク(ｂｕｌｋ)タイプで製作されており、最近はナノ(ｎａｎｏ)タイプについての研究が活発に行われている。このように、バルクタイプからナノタイプに研究が活発に行われている理由は、図４に示すようにバルクタイプの場合、熱電性能指数(ＺＴ)が低くて主に効率性の低い素子が製作されるからである。一方、ナノタイプの場合、熱電性能指数は上昇するが、コスト及び活用分野に制限がある。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明は、上述した問題点を解決するためになされたものであり、本発明の目的は、複数のナノ構造からなるバルクタイプの基材上にナノ厚さの薄膜を形成して再結合することにより、フォノンの進路を阻んで既存のバルクタイプよりも高い熱電性能指数値を有するナノ構造のバルク材料を用いた熱電素子とこれを含む熱電モジュール及びその製造方法を提供することにある。
【００１８】
なお、本発明の他の目的は、バルクタイプにナノ粒子を形成する方法を統合して一度にナノ構造のバルクタイプで製作することにより、薄膜タイプの熱電素子の製造コストを低減し、バルクタイプよりも高い熱電性能指数値を有するナノ構造のバルク材料を用いた熱電素子とこれを含む熱電モジュール及びその製造方法を提供することにある。
【００１９】
なお、本発明の又他の目的は、既存にバルクタイプを製作した後ナノ粒子をドープ(析出)していたことを、最初にナノ構造のバルクタイプで製作することにより、工程数を減らすナノ構造のバルク材料を用いた熱電素子とこれを含む熱電モジュール及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
上述した課題を解決するための手段として、本発明は、ナノ構造のバルクタイプに形成される熱電半導体基材と、前記熱電半導体基材の一面に形成されるフォノン散乱膜とを含み、前記フォノン散乱膜が形成された熱電半導体基材が一方向に複数積層された構造を有する熱電素子を提供する。
【００２１】
なお、本発明は、上述した熱電素子を含む熱電モジュールとして、金属電極を含み、互いに対向して配置される第１及び第２の基板と、前記第１及び第２の基板の間に配置される上述した本発明に係る熱電素子とを含み、前記熱電素子は、ｐ型及びｎ型熱電半導体からなる熱電素子が交互に配置される構造の熱電モジュールを提供する。
【発明の効果】
【００２２】
本発明によると、複数のナノ構造からなるバルクタイプの基材上にナノ厚さの薄膜を形成して再結合することにより、フォノンの進路を阻んで既存のバルクタイプよりも高い熱電性能指数値を有することができる。
【００２３】
又、薄膜タイプの熱電素子の製作コストが高くなることを防ぐことができ、バルクタイプよりも高い熱電性能指数値を有するナノ構造のバルク材料を用いた熱電素子を製作することができる。
【００２４】
又、既存にバルクタイプを製作した後ナノ粒子をドープ(析出)していたことを、最初にナノ構造のバルクタイプで製作することにより、工程数を減らすことができる。
【００２５】
又、熱電効率は高いが、製作コストが高い蒸着方法を活用して薄膜を連続的に積層した超格子(ｓｕｐｅｒｌａｔｔｉｃｅ)を使用せずに、フォノンの移動を妨げる効果を高めることができる利点がある。
【図面の簡単な説明】
【００２６】
【図１】ペルチェ効果(Ｐｅｌｔｉｅｒ ｅｆｆｅｃｔ)による熱電冷却を示す概略図である。
【図２】ゼーベック効果(Ｓｅｅｂｅｃｋ ｅｆｆｅｃｔ)による熱電発電を示す概略図である。
【図３】従来技術に係る熱電モジュールの内部構成を示す縦断面図である。
【図４】従来のバルクタイプとナノタイプの熱電素子の熱電性能指数(ＺＴ)と性能係数(ＣＯＰ)の関係を示すグラフである。
【図５】本発明の好ましい実施例によるナノ構造のバルク材料を用いた熱電素子の製造工程を示す断面図である。
【図６】本発明の好ましい実施例によるナノ構造のバルク材料を用いた熱電素子の製造工程を示す断面図である。
【図７】本発明の好ましい実施例によるナノ構造のバルク材料を用いた熱電素子の製造工程を示す断面図である。
【図８】本発明の好ましい実施例によるナノ構造のバルク材料を用いた熱電素子を含む熱電モジュールの断面図である。
【図９】本発明に係る熱電モジュールを用いて熱を放出できるユニットを実現した一例を示す図である。
【図１０】本発明に係る熱電モジュールを用いて熱を放出できるユニットを実現した一例を示す図である。
【発明を実施するための形態】
【００２７】
以下、添付した図面を参照して本発明の好ましい実施例について詳しく説明する。但し、本発明はこれらにより限定されるものではない。本明細書に亘って同じ構成要素に対しては同じ符号を付し、これについての重複説明は省略する。
【００２８】
図５〜図７は、本発明の好ましい実施例によるナノ構造のバルク材料を用いた熱電素子の製造工程を示す断面図である。
【００２９】
先ず、図５に示すように、ナノバルク材料(単相の１００ｎｍ以下のナノ結晶粒からなる多結晶材料)を用いて１０ｎｍ〜２ｍｍに熱電半導体基材１０１を製作する。特に、好ましくは１ｍｍ〜２ｍｍの厚さに積層して形成する。積層の数が多いほど、フォノン散乱が多くなり、これにより、熱伝導率が低くなって性能を大幅に向上させることができる。
【００３０】
即ち、熱電半導体基材の形態は、バルクタイプの形状であるが、内部はナノ構造で形成するようになる。
【００３１】
このように製造される熱電半導体基材はｎ型半導体又はｐ型半導体である。
【００３２】
この時、ナノ構造のバルクタイプの製作方法としては、常圧焼結法、加圧焼結法、熱間等方加圧焼結法(Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓｉｎｇ：ＨＩＰ)、通電活性焼結法(Ｓｐａｒｋ Ｐｌａｓｍａ Ｓｉｎｔｅｒｉｎｇ：ＳＰＳ)、マイクロ波焼結法(Ｍｉｃｒｏｗａｖｅ Ｓｉｎｔｅｒｉｎｇ)、電動式焼結法(Ｅｌｅｃｔｒｉｃａｌｌｙ Ａｓｓｉｓｔｅｄ Ｓｉｎｔｅｒｉｎｇ)などを用いることができ、これらの焼結工程については後で詳しく説明する。このような方法によりナノ構造のバルクタイプの製作が可能であり、これは機械的強度を向上させることができる利点を有している。
【００３３】
本発明の好ましい一実施例では、容易に適用できる加圧焼結法を用いて熱電半導体のテルル化ビスマス系(ＢｉＴｅ系)材料で製作し、ナノ構造の特性上、熱の移動を支配する担うフォノンの移動を妨げることができる。前記熱電半導体基材の材料としては、アンチモン(Ｓｂ)、セレン(Ｓｅ)、ホウ素(Ｂ)、ガリウム(Ｇａ)、テルル(Ｔｅ)、ビスマス(Ｂｉ)、インジウム(Ｉｎ)、銀(Ａｇ)、アルミナ(Ａｌ２Ｏ３)を含むテルル化ビスマス系(ＢｉＴｅ系)材料から選ばれるいずれかを用いることができる。
【００３４】
その後、図６に示すように、ナノ構造で形成された前記熱電半導体基材(Ｐ、Ｎ）１０１の一方向の表面にフォノン散乱のための薄い膜１０２(フォノン散乱膜)をコーティングや蒸着により形成する(厚膜又は薄膜)。
【００３５】
この時、前記フォノン散乱膜の厚さは１０ｎｍ〜１００ｎｍ以下の厚さに形成することが好ましい。これは、熱電半導体基材の内部で起こる拡散作用が、フォノン散乱膜の厚さが１００ｎｍを超える場合には、フォノン散乱膜自体でも活発となり、性能指数が低下し、これにより効率が急激に低下してしまうためである。又、１０ｎｍ以下に形成すると製造効率が低下し、フォノン散乱の機能も低下する。
【００３６】
このようなフォノン散乱膜の形成方法としては、スパッタリング(ｓｐｕｔｔｅｒｉｎｇ)、蒸発(ｅｖａｐｏｒａｔｉｏｎ)などを用いて蒸着する方法がある。又、フォノン散乱膜は、アンチモン(Ｓｂ)、セレン(Ｓｅ)、ホウ素(Ｂ)、ガリウム(Ｇａ)、テルル(Ｔｅ)、ビスマス(Ｂｉ)、インジウム(Ｉｎ)、銀(Ａｇ)、アルミナ(Ａｌ２Ｏ３)を含むテルル化ビスマス系(ＢｉＴｅ系)材料のうちいずれかを使用して形成することができる。
【００３７】
その後、図７に示すように、前記フォノン散乱膜１０２の形成された熱電半導体基材１０１が一方向に複数積層された構造で一列に接着することで、一つの熱電素子１１０を形成する。この場合、前記熱電半導体基材が２〜２００個積層された構造で形成することができる。特に、好ましくは、熱電半導体基材が５０〜１００個積層されることが良く、これにより、最適の工程の効率性及び性能の向上を実現することができる。
【００３８】
図８は、本発明の好ましい実施例によるナノ構造のバルク材料を用いた熱電素子を含む熱電モジュールの断面図である。
【００３９】
本発明の熱電モジュールは、図８に示すように、第２の基板２３０上にパターン化された第２の電極２４０を形成させ、前記第２の電極２４０上に拡散防止膜２５０を形成させる。
【００４０】
この時、前記拡散防止膜２５０は、前記第２の電極２４０と後で形成される熱電半導体との間での金属の拡散を防止する役割をし、金属物質中ニッケル(Ｎｉ)を使用して形成することが好ましい。そして、前記第２の基板２３０は絶縁基板であって、特にアルミナ基板を使用し、前記第２の電極２４０は銅(Ｃｕ)のような金属電極を使用する。
【００４１】
次に、前記第２の電極２４０上に熱電素子３００、４００をｐ型とｎ型を交互に配列させ、前記熱電素子３００、４００上に拡散防止膜２５０を形成した後、前記拡散防止膜２５０上に第１の電極２２０を形成させる。この時、前記拡散防止膜２５０と前記第１の電極２２０は、前記第２の基板２３０上に形成された前記第２の電極２４０と同じ材質で形成する。
【００４２】
次いで、前記第１の電極２２０上に第１の基板２１０を貼り付けると熱電モジュールが完成する。前記熱電素子３００、４００を配列するときはｐ型とｎ型を交互に配列し、接続面に前記拡散防止膜２５０と第１及び第２の電極２２０、２４０を形成させる。
【００４３】
上述した熱電モジュールの製造工程は、第２の基板上に第２の電極、熱電素子、拡散防止膜が順次積層される構造を例として説明したが、これに限定されるのではなく、第１の基板上に順次積層される構造で形成したり、第１及び第２の基板上にそれぞれ第１及び第２の電極、拡散防止膜をそれぞれ形成した後、上述した熱電素子を積層する順に製造できることは勿論である。
【００４４】
本発明では、前記第１及び第２の電極２２０、２４０は、Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｃｒ、Ｒｕ、Ｒｅ、Ｐｂ、Ｃｒ、Ｓｎ、Ｉｎ、及びＺｎを含む群から選ばれる少なくとも１種の金属又はこれらの金属を含む合金で形成することができ、前記拡散防止膜２５０は、前記第１及び第２の電極２２０、２４０の材質に応じてＣｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｃｒ、Ｒｕ、Ｒｅ、Ｐｂ、Ｃｒ、Ｓｎ、Ｉｎ、及びＺｎを含む群から選ばれる少なくとも１種の金属又はこれらの金属を含む合金で形成することができる。
【００４５】
本発明に係る熱電素子、そして熱電素子を含む熱電モジュールの場合、既存のバルク材のみを用いてナノ構造を形成した場合は、約５０％以上性能が向上し、前記フォノン散乱膜１０２を形成した場合には、既存のバルク材より約２５％以上性能の向上をもたらすことができる。既存のバルク材の性能指数(ＺＴ)が約１程度であれば、ナノ構造のバルクタイプに薄膜を形成した場合は、１.８までに性能を向上させて高い効率を達成できる。
【００４６】
さらに、本発明は、既存のバルクタイプに比べて高い効率を達成することが可能である。又、バルクタイプにナノ粒子を形成する方法を統合して一度にナノ構造のバルクタイプで製作することにより、製作方法を減らすことができる利点がある。
又、熱電効率は高いが、製作コストが高い蒸着方法を活用して薄膜を連続的に積層する超格子(ｓｕｐｅｒｌａｔｔｉｃｅ)を使用せずに、フォノンの移動を妨げる効果を高めることができる利点がある。
【表１】
2014509074.tif 000004
【００４７】
次に、上記で言及したナノ構造のバルクタイプの製作方法について説明する。
【００４８】
１）常圧焼結法(Ｔｗｏ Ｓｔｅｐ Ｓｉｎｔｅｒｉｎｇ)
本発明において熱電半導体基材の形成方法として常圧焼結法を用いることができ、これは具体的には、高温で短い保持時間を有する１次焼結過程を経た後(７５％以上の緻密化)、より低い温度で完全緻密化によって完全緻密化を達成する。その反面、一般的な焼結は９０％の緻密化後に急激な粒成長が起こる。
【００４９】
２）加圧焼結法(Ｈｏｔ Ｐｒｅｓｓｉｎｇ)
本発明において熱電半導体基材の他の形成方法として加圧焼結法を用いることができ、これは、具体的に難焼結性材料及び常圧焼結時に存在する残留気孔の問題などを解決するために高い圧力を印加して焼結が行われるようにする。これは、高い圧力を加えて緻密化に役立つと共に、粉末内形成された内部圧力によって結晶粒の成長を抑制することができる。又、印加された高圧のエネルギーにより常圧焼結とは異なる熱力学的状態下で、常圧焼結に比べて低い温度で焼結が行われる利点がある。
【００５０】
３）熱間等方加圧焼結法(Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓｉｎｇ：ＨＩＰ）
本発明において熱電半導体基材の又他の形成方法として熱間等方加圧焼結法を用いることができ、これは、容器内にアルゴン(Ａｒ)などの不活性ガスを入れ込んでガス圧により成形体の緻密化を促進するようになる。一般に、２０ＭＰａ以下のガス圧を使用する場合をガス加圧焼結、それ以上を使用する場合を熱間等方加圧焼結という。
【００５１】
４）通電活性焼結法(Ｓｐａｒｋ Ｐｌａｓｍａ Ｓｉｎｔｅｒｉｎｇ：ＳＰＳ）
本発明において熱電半導体基材の又他の形成方法として通電活性焼結法を用いることができ、これは、具体的にパルス(Ｐｕｌｓｅ)型の直流電流で粉末間の隙間に発生する高温プラズマを利用して加圧焼結する方法である。焼結初期には、過量の電流によって粒子間にプラズマが生成され、これにより自発的に熱が発生する。この熱により粒子間の接触部位にＮｅｃｋが生成されると電流によるジュール加熱(ｊｏｕｌｅ ｈｅａｔｉｎｇ)につながる。焼結がある程度進行するとプラズマはこれ以上発生しないが、パルス形態で加えられる電流によってより緻密になる。通電活性焼結法は、焼結に必要なエネルギーが外部から供給されなく、充填された粉体内で発生するため、他の焼結法に比べて低い温度で焼結が可能であるという利点がある。
５）マイクロ波焼結法(Ｍｉｃｒｏｗａｖｅ Ｓｉｎｔｅｒｉｎｇ)
本発明において熱電半導体基材の又他の形成方法としてマイクロ波を熱源にすることにより、超急速加熱が可能であり、焼結時間を大幅に短縮して結晶粒の成長を抑制できるマイクロ波焼結法を用いることができる。特に、この方法でマイクロ波による自体体積の発熱を誘導することにより、成形体のすべての部分を急速に加熱して試料内部の熱勾配を減らすことができる利点がある。又、レーザー(Ｌａｓｅｒ)工程と組み合わせてマイクロ波レーザーハイブリッド(Ｍｉｃｒｏｗａｖｅ-Ｌａｓｅｒ ｈｙｂｒｉｄ)法により焼結温度を約１００℃も低めることができる利点を有している。
【００５２】
このように構成された本発明によるナノ構造のバルク材料を用いた熱電素子とこれを含む熱電モジュール及びその製造方法は、ナノ構造のバルク基材にナノ厚さの薄膜を形成して高い熱電性能指数を有することにより、本発明の技術的課題を解決することができる。
【００５３】
図９及び図１０は、本発明に係る熱電モジュールを用いて熱を放出できるユニットを実現した一例を示す図である。
【００５４】
図９は、コンピュータなどの電子機器の基板に実装される様々なチップ(ｇｒａｐｈｉｃ ｃｈｉｐ)やＣＰＵなどの一面に本発明に係る熱電モジュール(ＴＥＭ)を実装し、本発明に係る熱電モジュール(ＴＥＭ)の一面にヒートパイプ(Ｈｅａｔ Ｐｉｐｅ)が取り付けた構造を適用した一例を示す図である。
【００５５】
図１０は、冷却装置のアイスメーカー(Ｉｃｅ Ｍａｋｅｒ)の一面に本発明に係る熱電モジュール(ＴＥＭ)が装着され、前記熱電モジュールの反対面には熱を放出するためのファン(Ｆａｎ)が密着した構造を適用した一例を示す図である。
【００５６】
即ち、上述した構造の本発明に係る熱電モジュールは、冷蔵庫のアイスメーカー(Ｉｃｅ Ｍａｋｅｒ)、自動車のシート(Ｃａｒ Ｓｅａｔ)、エアコン、ＣＰＵクーラー(ＣＰＵ Ｃｏｏｌｅｒ)などに利用可能となる。つまり、熱を発散する家電製品や電子回路から発生する熱を放出するためのファン(Ｆａｎ)及びヒートパイプ(Ｈｅａｔ Ｐｉｐｅ)などが取り付けられた形態の熱電モジュールとして適用が可能となる。
【００５７】
本発明によると、複数のナノ構造からなるバルクタイプの基材上にナノ厚さの薄膜を形成して再結合することにより、フォノンの進路を阻んで既存のバルクタイプよりも高い熱電性能指数値を有することができる。
【００５８】
又、薄膜タイプの熱電素子の製作コストが高くなることを防ぐことができ、バルクタイプよりも高い熱電性能指数値を有するナノ構造のバルク材料を用いた熱電素子を製作することができる。
【００５９】
又、既存にバルクタイプを製作した後ナノ粒子をドープ(析出)していたことを、最初にナノ構造のバルクタイプで製作することにより、工程数を減らすことができる。又、熱電効率は高いが、製作コストが高い蒸着方法を活用して薄膜を連続的に積層した超格子(ｓｕｐｅｒｌａｔｔｉｃｅ)を使用せずに、フォノンの移動を妨げる効果を高めることができる利点がある。
【００６０】
前述のような本発明の詳細な説明では、具体的な実施例について説明した。しかし、本発明の範疇から外れない限度内では、いろいろな変形が可能である。本発明の技術的思想は本発明の記述した実施例に限定されて定まってはならず、本特許請求の範囲だけではなく本特許請求の範囲と均等なものにより定まらなければならない。
【符号の説明】
【００６１】
１０１  熱電半導体基材、１０２  フォノン散乱膜、１１０  熱電半導体、２１０  上部絶縁基板、２２０  上部電極、２３０  下部絶縁基板、２４０  下部電極、２５０  拡散防止膜、３００  (ｐ型)熱電素子、４００  (ｎ型)熱電素子
【図１】
2014509074.tif 000005
【図２】
2014509074.tif 000006
【図３】
2014509074.tif 000007
【図４】
2014509074.tif 000008
【図５】
2014509074.tif 000009
【図６】
2014509074.tif 000010
【図７】
2014509074.tif 000011
【図８】
2014509074.tif 000012
【図９】
2014509074.tif 000013
【図１０】
2014509074.tif 000014
【手続補正書】
【提出日】平成25年10月7日(2013.10.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
バルクタイプで形成され、内部はナノ構造からなる熱電半導体基材と、
前記熱電半導体基材の一面に形成されるフォノン散乱膜とを含み、
前記フォノン散乱膜の形成された熱電半導体基材が一方向に複数積層された構造を有する熱電素子。
【請求項２】
前記熱電半導体基材は、
単相のナノ結晶粒からなる多結晶材料を用いて１０ｎｍ〜２ｍｍの厚さに形成された請求項１に記載の熱電素子。
【請求項３】
前記熱電半導体基材は、アンチモン(Ｓｂ)、セレン(Ｓｅ)、ホウ素(Ｂ)、ガリウム(Ｇａ)、テルル(Ｔｅ)、ビスマス(Ｂｉ)、インジウム(Ｉｎ)、銀(Ａｇ)、アルミナ(Ａｌ２Ｏ３)を含むテルル化ビスマス系(ＢｉＴｅ系)材料のうちいずれかを用いて形成された請求項１又は２に記載の熱電素子。
【請求項４】
前記フォノン散乱膜は、
１０ｎｍ〜１００ｎｍ以下の厚さに形成された請求項１乃至３のいずれか１項に記載の熱電素子。
【請求項５】
前記フォノン散乱膜は、アンチモン(Ｓｂ)、セレン(Ｓｅ)、ホウ素(Ｂ)、ガリウム(Ｇａ)、テルル(Ｔｅ)、ビスマス(Ｂｉ)、インジウム(Ｉｎ)、銀(Ａｇ)、アルミナ(Ａｌ２Ｏ３)を含むテルル化ビスマス系(ＢｉＴｅ系)材料のうちいずれかを用いて形成された請求項４に記載の熱電素子。
【請求項６】
前記熱電素子は、前記熱電半導体基材が２〜２００個積層された構造である請求項５に記載の熱電素子。
【請求項７】
金属電極を含み、互いに対向して配置される第１及び第２の基板と、
前記第１及び第２の基板の間に配置される複数の熱電素子とを含み、
前記熱電素子は、ナノ構造で形成されるバルクタイプの熱電半導体基材の一面にフォノン散乱膜が形成される熱電半導体基材が一方向に複数積層された構造であり、
前記熱電素子は、ｐ型及びｎ型熱電半導体からなる熱電素子が交互に配置される構造を有する熱電モジュール。
【請求項８】
前記熱電モジュールは、
前記第１の基板及び第２の基板の内側表面にそれぞれパターン化されて形成された第１の電極及び第２の電極と前記ｐ型及びｎ型熱電半導体との間に形成される金属の拡散を防止する拡散防止膜をさらに含む請求項７に記載の熱電モジュール。
【請求項９】
前記拡散防止膜は、Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｃｒ、Ｒｕ、Ｒｅ、Ｐｂ、Ｃｒ、Ｓｎ、Ｉｎ、及びＺｎを含む群から選ばれる少なくとも１種の金属又はこれらの金属を含む合金で形成される請求項８に記載の熱電モジュール。
【請求項１０】
前記第１及び第２の基板は、アルミナ基板であり、
前記第１の電極及び第２の電極は、Ｃｕ、Ａｇ、Ｎｉ、Ａｌ、Ａｕ、Ｃｒ、Ｒｕ、Ｒｅ、Ｐｂ、Ｃｒ、Ｓｎ、Ｉｎ、及びＺｎを含む群から選ばれる少なくとも１種の金属又はこれらの金属を含む合金で形成される請求項７乃至９のいずれか１項に記載の熱電モジュール。
【国際調査報告】
2014509074.tif 000015
2014509074.tif 000016