(57)【要約】  本発明はマイクロフォン（ＭＩＣ）に関し、そのマイクロフォンは、２つのバックプレート（ＦＢＰ、ＳＢＰ）と、２つのバックプレート（ＦＢＰ、ＳＢＰ）の間に位置する膜（ＭＥＭ）と、膜（ＭＥＭ）及び第１のバックプレート（ＦＢＰ）に第１のバイアス電圧を印加し、膜（ＭＥＭ）及び第２のバックプレート（ＳＢＰ）に第２のバイアス電圧を印加する電圧源（ＶＳ１）と、第１のバイアス電圧及び第２のバイアス電圧を調整する制御ユニット（ＣＵ）とを備える。本発明はさらに、膜（ＭＥＭ）を最終電気機械的平衡位置においてマイクロフォン（ＭＩＣ）内の２つのバックプレート間の中間に配置する方法も提供する。【選択図】図１
2014510472.tif 000002
【特許請求の範囲】
【請求項１】
２つのバックプレート（ＦＢＰ、ＳＢＰ）と、
前記２つのバックプレート（ＦＢＰ、ＳＢＰ）間に位置する膜（ＭＥＭ）と、
前記膜（ＭＥＭ）及び前記第１のバックプレート（ＦＢＰ）に第１のバイアス電圧を印加し、前記膜（ＭＥＭ）及び前記第２のバックプレート（ＳＢＰ）に第２のバイアス電圧を印加する電圧源（ＶＳ１）と、
前記第１のバイアス電圧及び前記第２のバイアス電圧を調整する制御ユニット（ＣＵ）とを備える、マイクロフォン（ＭＩＣ）。
【請求項２】
前記膜（ＭＥＭ）及び前記第２のバックプレート（ＳＢＰ）に前記第２のバイアス電圧を印加する第２の電圧源（ＶＳ２）を備える、請求項１に記載のマイクロフォン（ＭＩＣ）。
【請求項３】
前記制御ユニット（ＣＵ）は少なくとも１つの調整可能電圧ポンプを備える、請求項１又は２に記載のマイクロフォン（ＭＩＣ）。
【請求項４】
前記膜（ＭＥＭ）と前記第１のバックプレート（ＦＢＰ）との間のコラプス電圧及び前記膜（ＭＥＭ）と前記第２のバックプレート（ＳＢＰ）との間のコラプス電圧を測定する手段を備える、請求項１〜３のいずれか１項に記載のマイクロフォン（ＭＩＣ）。
【請求項５】
前記膜（ＭＥＭ）と前記第１のバックプレート（ＦＢＰ）との間の静電容量及び前記膜（ＭＥＭ）と前記第２のバックプレート（ＳＢＰ）との間の更なる静電容量を測定する手段を備える、請求項１〜４のいずれか１項に記載のマイクロフォン（ＭＩＣ）。
【請求項６】
ＭＥＭＳマイクロフォン（ＭＩＣ）である、請求項１〜５のいずれか１項に記載のマイクロフォン（ＭＩＣ）。
【請求項７】
前記膜（ＭＥＭ）及び前記２つのバックプレート（ＦＢＰ、ＳＢＰ）は第１のチップ上に実装され、
前記制御ユニット（ＣＵ）及び前記電圧源（ＶＳ１、ＶＳ２）は特定用途向け集積回路チップ、すなわち、ＡＳＩＣチップ内に集積され、前記第１のチップ及び前記ＡＳＩＣチップは基板チップを通して電気的に接続される、請求項１〜６のいずれか１項に記載のマイクロフォン（ＭＩＣ）。
【請求項８】
前記膜（ＭＥＭ）、前記２つのバックプレート（ＦＢＰ、ＳＢＰ）、前記制御ユニット（ＣＵ）及び前記電圧源（ＶＳ１、ＶＳ２）は１つのチップ上に実装される、請求項１〜６のいずれか１項に記載のマイクロフォン（ＭＩＣ）。
【請求項９】
前記制御ユニット（ＣＵ）のうちの一部が外部試験ユニット上に実装される、請求項１〜６のいずれか１項に記載のマイクロフォン（ＭＩＣ）。
【請求項１０】
請求項１〜９のいずれか１項に記載のマイクロフォン（ＭＩＣ）内の２つのバックプレート間で膜（ＭＥＭ）を位置決めする方法であって、
前記マイクロフォン（ＭＩＣ）の製造後に前記第１のバックプレート（ＦＢＰ）と前記第２のバックプレート（ＳＢＰ）との間の前記膜の初期電気機械的平衡位置を決定するステップと、
前記第１のバイアス電圧及び第２のバイアス電圧のための最適値を計算し、前記膜（ＭＥＭ）を前記第１のバックプレート（ＦＢＰ）と前記第２のバックプレート（ＳＢＰ）との間の最終電気機械的平衡位置に移動させるステップと、
前記第１のバイアス電圧及び第２のバイアス電圧を調整するステップとを含む方法。
【請求項１１】
前記膜（ＭＥＭ）が、最終電気機械的平衡位置において前記第１のバックプレート（ＦＢＰ）と前記第２のバックプレート（ＳＢＰ）との間の中央に配置されるように、前記第１のバイアス電圧及び第２のバイアス電圧のための前記最適値が選択される、請求項１０に記載の方法。
【請求項１２】
前記第１のバイアス電圧及び第２のバイアス電圧は少なくとも１つの調整可能電圧ポンプの出力を特定の値に設定することによって調整される、請求項１０又は１１に記載の方法。
【請求項１３】
前記第１のバックプレートと前記第２のバックプレートとの間の前記膜（ＭＥＭ）の前記初期電気機械的平衡位置は、
前記第１のバイアス電圧及び第２のバイアス電圧を開始値に設定し、
前記膜（ＭＥＭ）及び前記第１のバックプレート（ＦＢＰ）が互いに接触するまで前記第１のバイアス電圧を高め、
前記膜（ＭＥＭ）及び前記第１のバックプレート（ＦＢＰ）が互いに接触する前記第１のコラプス電圧の値を求め、
前記第１のバイアス電圧を前記開始値にリセットし、
前記膜（ＭＥＭ）及び前記第２のバックプレート（ＳＢＰ）が互いに接触するまで前記第２のバイアス電圧を高め、
前記膜（ＭＥＭ）及び前記第２のバックプレート（ＳＢＰ）が互いに接触する前記第２のコラプス電圧の値を求め、
前記測定された電圧に基づいて前記第１のバックプレート（ＦＢＰ）と前記第２のバックプレート（ＳＢＰ）との間の前記膜（ＭＥＭ）の前記初期電気機械的平衡位置を算出する、請求項１０〜１２のいずれか１項に記載の方法。
【請求項１４】
前記第１のバックプレート（ＦＢＰ）と前記第２のバックプレート（ＳＢＰ）との間の前記膜（ＭＥＭ）の前記初期電気機械的平衡位置は、
前記膜（ＭＥＭ）と前記第１のバックプレート（ＦＢＰ）との間の静電容量及び前記膜（ＭＥＭ）と前記第２のバックプレート（ＳＢＰ）との間の静電容量を測定し、
前記測定された静電容量に基づいて、前記第１のバックプレート（ＦＢＰ）と前記第２のバックプレート（ＳＢＰ）との間の前記膜（ＭＥＭ）の前記初期電気機械的平衡位置を算出する、請求項１０〜１２のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマイクロフォンに関する。詳細には、本発明は、２つのバックプレートと、２つのバックプレート間に位置する膜とを備えるデュアルバックプレートマイクロフォンに関する。さらに、本発明は、デュアルバックプレートマイクロフォンの２つのバックプレート間で膜を位置決めする方法も提供する。
【背景技術】
【０００２】
膜及び１つのバックプレートを備える通常のマイクロフォンに比べて、デュアルバックプレートマイクロフォンは、同じチップ面積において高い性能を提供する。デュアルバックプレートマイクロフォンでは、膜と第１のバックプレートとの間の第１の静電容量が測定され、同時に、膜と第２のバックプレートとの間の第２の静電容量が測定される。単一バックプレートマイクロフォンと比べて、測定された静電容量間の差をとることによって、その性能が高められる。しかしながら、そのマイクロフォンの性能は、２つのバックプレート間の膜の位置の精度に大きく左右される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
マイクロフォンの製造中に２つのバックプレート間で膜を正確に位置決めする方法が既知である。これらの方法は、マイクロフォンの設計及び処理を最適化する。しかしながら、製造中に達成することができる精度は、マイクロフォンの仕様に関して高まりつつある要求を満たすのに十分に正確ではない。したがって、デュアルバックプレートマイクロフォン内の２つのバックプレート間の膜の位置決め精度を高めることが必要とされている。
【０００４】
本発明の目的は、２つのバックプレート間で膜をより正確に位置決めできるようにするマイクロフォンを提供することである。さらに、本発明の別の目的は、マイクロフォン内の２つのバックプレート間で膜を正確に位置決めする方法を提供することである。
【課題を解決するための手段】
【０００５】
請求項１に記載のマイクロフォン、及び請求項１０に記載の２つのバックプレート間で膜を位置決めするための方法が、この目的に対する解決策を提供する。従属請求項は、本発明の有利な実施形態を開示する。
【０００６】
本発明によるマイクロフォンは、２つのバックプレートと、２つのバックプレート間に位置する膜と、膜及び第１のバックプレートに第１のバイアス電圧を印加し、膜及び第２のバックプレートに第２のバイアス電圧を印加する電圧源と、第１のバイアス電圧及び第２のバイアス電圧を調整する制御ユニットとを備える。
【０００７】
代替の設計では、マイクロフォンは第２の電圧源をさらに備える。この場合、第１の電圧源は膜及び第１のバックプレートに第１のバイアス電圧のみを印加し、一方、第２の電圧源は膜及び第２のバックプレートに第２のバイアス電圧を印加する。
【０００８】
制御ユニットは、アナログ及び／又は論理回路構成要素を備え、マイクロフォンチップ上に、又は専用のＡＳＩＣチップ（特定用途向け集積回路）上に、又は外部機構内に、又はオンチップアナログ回路及び外部論理回路の組み合わせ内に配置することができる。
【０００９】
空隙が膜と各バックプレートとを分離する。したがって、膜とバックプレートのうちの一方との間にバイアス電圧が印加されるとき、膜とそれぞれのバックプレートとによって形成されるコンデンサが充電される。したがって、膜とバックプレートとの間に静電力が作用する。したがって、膜の復元力と静電力とが平衡に達するまで、膜がバックプレートに向かって移動しながら、膜とバックプレートとの間の空隙が減少する。理想的なマイクロフォンでは、膜及びバックプレートは正確にわかっている形状及び機械的特性を有する。それゆえ、この場合、２つのバックプレート間の膜の位置を正確に計算することができる。しかしながら、実際のマイクロフォンでは、製造精度が限られていることに起因して、バックプレート及び膜の幾何学的形状及び機械的特性が変動し、非対称になる可能性がある。したがって、バイアス電圧が印加されるときに、膜と２つのバックプレートとの間の距離は、理想的なマイクロフォンの場合に計算された理想的な距離から外れる可能性がある。本発明によれば、制御ユニットが第１のバイアス電圧及び第２のバイアス電圧を調整することができる。これらの電圧を調整することによって、膜を正確に位置決めできるようになる。
【００１０】
従来技術のマイクロフォンとは対照的に、本発明によれば、マイクロフォンの製造が完了した後に、膜の位置を再調整できるようになる。したがって、位置決め精度を大きく高めることができる。
【００１１】
一実施形態において、制御ユニットは、少なくとも１つの調整可能電圧ポンプを備えることができる。制御ユニットは、２つの調整可能電圧ポンプを備えることが好ましく、各調整可能電圧ポンプが、第１のバイアス電圧又は第２のバイアス電圧のうちの一方を調整することができる。電圧ポンプはＤＣ／ＤＣコンバータであり、コンデンサをエネルギー蓄積素子として用いて、より高い電圧、又はより低い電圧のいずれかの電源を形成する。電圧ポンプは、チャージポンプと呼ばれる場合もある。
【００１２】
一実施形態では、マイクロフォンは、膜と第１のバックプレートとの間の静電容量と、膜と第２のバックプレートとの間の更なる静電容量とを測定する手段を備える。
【００１３】
一実施形態では、マイクロフォンは、膜と第１のバックプレートとの間のコラプス電圧と、さらに膜と第２のバックプレートとの間のコラプス電圧とを測定する手段を備える。コラプス電圧は、膜及びそれぞれのバックプレートが互いに接触するために、膜とそれぞれのバックプレートとの間に印加が必要な電圧である。
【００１４】
一実施形態では、マイクロフォンはＭＥＭＳマイクロフォンであり、電圧源及び制御ユニットは特定用途向け集積回路（ＡＳＩＣ）内に集積される。
【００１５】
一実施形態では、マイクロフォンは単一のチップ上に実装することができ、制御ユニット、電圧源、２つのバックプレート及び膜が同じチップ上に実装される。
【００１６】
代替の実施形態では、制御ユニットは別個の専用チップ上に実装される。制御ユニットの最も可能性の高い配置は専用ＡＳＩＣチップ上である。バックプレート及び膜はＭＩＣチップ上に形成される。ＭＩＣチップ及びＡＳＩＣチップは、その後、基板チップを通して電気的に接続される。この３チップシステムはＣＳＰ（チップスケールパッケージ）と呼ばれる。
【００１７】
別の代替の実施形態では、制御ユニットは分割される。制御ユニットの一部は試験中にのみマイクロフォンに接続される外部試験ユニット上に実装することができる。制御ユニットの他の部分は、ＭＩＣチップ上、又は専用ＡＳＩＣチップ上のいずれかに実装することができる。
【００１８】
本発明は、２つのバックプレート間で膜を位置決めする方法をさらに提供する。この方法は、マイクロフォンの製造後に、第１のバックプレートと第２のバックプレートとの間の膜の初期電気機械的平衡位置を決定するステップと、第１のバイアス電圧及び第２のバイアス電圧のための最適値を計算し、膜を第１のバックプレートと第２のバックプレートとの間の最終電気機械的平衡位置に移動させるステップと、第１のバイアス電圧及び第２のバイアスを調整するステップとを含む。
【００１９】
第１のバックプレートと第２のバックプレートとの間の膜の初期電気機械的平衡位置は、製造完了後に、膜と第１のバックプレートとの間及び膜と第２のバックプレートとの間に同じバイアス電圧が印加されるときに、膜が存在する位置である。
【００２０】
第１のバックプレートと第２のバックプレートとの間の膜の最終電気機械的平衡位置は、２つのバイアス電圧に適応させた後に膜が存在する位置である。一実施形態では、膜は、その最終電気機械的平衡位置において、２つのバックプレート間の中間に配置される。
【００２１】
本発明の方法によれば、膜が、その初期電気機械的平衡位置から、通常は２つのバックプレート間の中間に位置する最終電気機械的平衡位置まで動かされるように、２つのバイアス電圧を調整できるようになる。
【００２２】
この方法は、マイクロフォン製造完了後に適用することができる。詳細には、その方法は、マイクロフォンを顧客に届ける前の最終試験段階において適用することができるが、マイクロフォンが顧客製品内に組み込まれるときに一度、又は何度も実行することができる。その方法によって、製造後に、及び／又は顧客組込み後に、さらにはこの初期位置を補正するために、２つのバックプレート間の初期膜位置を決定できるようになる。
【００２３】
第１のバイアス電圧及び第２のバイアス電圧は、調整可能電圧ポンプの出力を特定の値に設定することによって調整することができる。
【００２４】
一実施形態では、第１のバイアス電圧及び第２のバイアス電圧は、膜が最終電気機械的平衡位置において第１のバックプレートと第２のバックプレートとの間の中間に配置されるように選択される。最終電気機械的平衡位置に応じて、２つのバイアス電圧に対して異なる値が選択される可能性がある。
【００２５】
膜を位置決めする方法は、製造後に第１のバックプレートと第２のバックプレートとの間の膜の初期電気機械的平衡位置を決定するステップを含む。このステップは、種々の方法で実行することができる。
【００２６】
１つの可能性は、第１のバイアス電圧及び第２のバイアス電圧を開始値に設定し、その後、膜及び第１のバックプレートが互いに接触するまで第１のバイアス電圧を高め、そして、膜及び第１のバックプレートが互いに接触する第１のバイアス電圧の値を求めることである。この値は、コラプス電圧とも呼ばれる。したがって、このステップにおいて求められるコラプス電圧は、第１のバックプレート及び膜を物理的に接触させるために、これらの２つの要素に印加される必要がある電圧である。
【００２７】
次のステップにおいて、第１のバイアス電圧がその開始値にリセットされ、膜及び第２のバックプレートが互いに接触するまで、第２のバイアス電圧が高められる。膜及び第２のバックプレートが互いに接触する第２のバイアス電圧の値が求められ、ここで、測定されたコラプス電圧に基づいて、第１のバックプレートと第２のバックプレートとの間の膜の初期電気機械的平衡位置が算出されうる。この情報は、制御ユニットに供給するか、又は分配することができ、制御ユニットはバイアス電圧を調整して、膜を２つのバックプレート間の中間に配置する。
【００２８】
代替的には、製造後の第１のバックプレートと第２のバックプレートとの間の膜の初期電気機械的平衡位置は、膜と２つの各バックプレートとの間で１つ又は複数の電圧における静電容量を測定することによって求めることができる。その後、測定された静電容量が所定の中間値と比較され、バイアス電圧が調整され、第１のバックプレートと第２のバックプレートとの間のその最終電気機械的平衡位置に近づくように膜がシフトされる。
【００２９】
この方法は、膜がその最終電気機械的平衡位置において２つのバックプレート間の中間に正確に配置されるまで、何度も繰り返すことができる。また、このフィードバックシステムによって、測定された静電容量に基づいて、バイアス電圧を調整できるようになる。
【００３０】
２つのバックプレート間の膜の位置を調整することによって、そのマイクロフォンは音響的に対称になる。これは、最大音圧レベル（ＭＡＸ  ＳＰＬ）を最適化し、全高調波歪み（ＴＨＤ）を最小化する。ＭＡＸ  ＳＰＬは、膜がバックプレートのうちの一方に引っ張られるまで、マイクロフォンにどの程度の音響圧を加えることができるかを示す。ＭＡＸ  ＳＰＬはマイクロフォンの測定範囲を示すので、できる限り高くすべきである。ＴＨＤは、所与の音圧レベルにおいて信号がどの程度歪むかを示す。本発明によれば、ＴＨＤは最小化される。
【００３１】
本発明は、本明細書において以下に与えられる詳細な説明、及び添付の概略的な図面から十分に理解されるようになる。
【図面の簡単な説明】
【００３２】
【図１】本発明による、デュアルバックプレートＭＥＭＳマイクロフォンの概略図である。
【発明を実施するための形態】
【００３３】
図１は、本発明による、デュアルバックプレートＭＥＭＳマイクロフォンＭＩＣを示す。マイクロフォンＭＩＣは、第１のバックプレートＦＢＰ及び第２のバックプレートＳＢＰを備える。さらに、マイクロフォンＭＩＣは、第１のバックプレートＦＢＰと第２のバックプレートＦＢＰとの間に位置する膜ＭＥＭを備える。膜ＭＥＭと各バックプレートＦＢＰ、ＳＢＰとの間に空隙ＡＧがある。第１のバックプレートＦＢＰと第２のバックプレートＳＢＰとはそれぞれ、空隙ＡＧ及び膜ＭＥＭが外界と通じるような開口部ＯＰを備える。音響信号がマイクロフォンＭＩＣに圧力を加えるとき、その音響信号は、バックプレートＦＢＰ、ＳＢＰの開口部ＯＰを通って伝搬することができ、膜ＭＥＭは対応する圧力変動によって動かされる。
【００３４】
さらに、マイクロフォンＭＩＣは制御ユニットＣＵを備え、制御ユニットは、２つの電圧源ＶＳ１、ＶＳ２を備える。制御ユニットＣＵは、外部機構の一部である専用チップ、例えば、ＡＳＩＣチップ上に位置する膜及びバックプレートＦＢＰ、ＳＢＰとともに単一のチップ上に集積することができるか、又は膜ＭＥＭ及びバックプレートＦＢＰ、ＳＢＰを含むチップ、すなわち、専用チップ上、並びに／又は外部機構上の両方に分散配置することができる。
【００３５】
図１に示される実施形態では、制御ユニットＣＵは、専用ＡＳＩＣチップ上に実装される。膜ＭＥＭ及びバックプレートＦＢＰ、ＳＢＰは別個のチップ上に実装される。２つのチップは第３のチップ、すなわち、基板チップ（基板片）を介して電気的に接続される。制御ユニットＣＵは２つの電圧源ＶＳ１、ＶＳ２と、増幅器ＡＭＰと、アナログ回路ＡＣと、論理回路ＬＣとを備える。
【００３６】
第１の電圧源ＶＳ１は、第１のバックプレートＦＢＰと膜ＭＥＭとの間に第１のバイアス電圧を印加する。膜ＭＥＭ及び第１のバックプレートＦＢＰは空隙ＡＧによって分離されるので、膜ＭＥＭと第１のバックプレートＦＢＰとの間に静電容量が生成される。第１のバックプレートＦＢＰは第１の電圧レベルにあり、膜ＭＥＭは異なる電圧レベルにある。
【００３７】
第２の電圧源ＶＳ２は、膜ＭＥＭと第２のバックプレートＳＢＰとの間にバイアス電圧を印加する。膜ＭＥＭ及び第２のバックプレートＳＢＰは空隙ＡＧによって分離されるので、膜ＭＥＭと第２のバックプレートＳＢＰとの間に静電容量が生成される。第２のバックプレートＳＢＰは第２の電圧レベルにあり、膜ＭＥＭは異なる電圧レベルにある。
【００３８】
制御ユニットＣＵは、膜ＭＥＭと各バックプレートＦＢＰ、ＳＢＰとの間に印加される第１のバイアス電圧及び第２のバイアス電圧を調整できるようにする。このために、制御ユニットＣＵは、２つの調整可能電圧ポンプを備える。これらの電圧ポンプの出力は、膜ＭＥＭと各バックプレートＦＢＰ、ＳＢＰとの間の静電容量を変更できるように調整することができる。電圧ポンプの出力レベルは、膜ＭＥＭが最終電気機械的平衡位置において２つのバックプレートＦＢＰとＳＢＰとの間の中間に配置されるように選択される。
【００３９】
代替の設計では、制御ユニットＣＵは１つの電圧源ＶＳ１のみを備える。この場合、電圧源ＶＳ１は、膜ＭＥＭ、第１のバックプレートＦＢＰ及び第２のバックプレートＳＢＰに接続される。第１の電圧レベル、例えば、５Ｖ〜２０Ｖの電圧が膜ＭＥＭに印加される。さらに、はるかに低い電圧、例えば、０．０１Ｖ〜２Ｖの電圧が第１のバックプレートＦＢＰ及び第２のバックプレートＳＢＰに印加される。
【００４０】
したがって、膜ＭＥＭと第１のバックプレートＦＢＰとの間に第１の静電容量が生成され、膜ＭＥＭと第２のバックプレートＳＢＰとの間に第２の静電容量が生成される。さらに、制御ユニットは、膜ＭＥＭ、及び／又は第１のバックプレートＦＢＰ及び第２のバックプレートＳＢＰに印加される電圧を変更することができ、それゆえ、制御ユニットＣＵは、膜ＭＥＭと２つのバックプレートＦＢＰ、ＳＢＰとの間の静電容量を調整することができる。
【符号の説明】
【００４１】
ＭＩＣ  マイクロフォン
ＦＢＰ  第１のバックプレート
ＳＢＰ  第２のバックプレート
ＭＥＭ  膜
ＡＧ  空隙
ＯＰ  開口部
ＣＵ  制御ユニット
ＶＳ１  第１の電圧源
ＶＳ２  第２の電圧源
ＡＭＰ  増幅器
ＡＣ  アナログ回路
ＬＣ  論理回路
【図１】
2014510472.tif 000003
【国際調査報告】
2014510472.tif 000004
2014510472.tif 000005
2014510472.tif 000006