(57)【要約】  各ウェハが複数の集積回路を有する半導体ウェハをダイシングする方法が記載される。本方法は、半導体ウェハの上方にマスクを形成する工程を含む。マスクは、集積回路を覆い、保護する層から成る。マスクは、分割ビームレーザスクライビングプロセスによってパターニングされ、これによってギャップを有するパターニングされたマスクを提供する。パターニングは、集積回路間の半導体ウェハの領域を露出させる。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって集積回路を個片化する。
2014526146.tif 000002
【特許請求の範囲】
【請求項１】
複数の集積回路を含む半導体ウェハをダイシングする方法であって、
集積回路を覆い、保護する層を含むマスクを、半導体ウェハの上方に形成する工程と、
分割ビームレーザスクライビングプロセスでマスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する工程と、
パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって集積回路を個片化する工程を含む方法。
【請求項２】
分割ビームレーザスクライビングプロセスでマスクをパターニングする工程が、レーザビームをＭ×Ｎの点列に分割する工程を含み、Ｍ又はＮのうちの１つは１より大きい請求項１記載の方法。
【請求項３】
ＭとＮの両方が１より大きい請求項２記載の方法。
【請求項４】
Ｍ×Ｎの点列の全ての点が同じ出力を有する請求項２記載の方法。
【請求項５】
第１の点が、第２の点とは異なる出力を有する請求項２記載の方法。
【請求項６】
Ｍ＝２かつＮ＝２であり、Ｍ×Ｎの点列は、正方形及び長方形から成る群から選択される形状を有する請求項３記載の方法。
【請求項７】
分割ビームレーザスクライビングプロセスでマスクをパターニングする工程は、フェムト秒ベースのレーザを使用する工程を含む請求項１記載の方法。
【請求項８】
複数の集積回路を含む半導体ウェハをダイシングする方法であって、
集積回路を覆い、保護する層を含むマスクを、半導体ウェハの上方に形成する工程と、
分割ビームレーザスクライビングプロセスでマスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する工程であって、分割ビームレーザスクライビングプロセスは、レーザビームをＭ×Ｎの点列に分割する工程を含み、ＭとＮの両方が１より大きい工程と、
パターニングされたマスク内のギャップを貫通して集積回路を個片化する工程を含む方法。
【請求項９】
Ｍ×Ｎの点列の全ての点が同じ出力を有する請求項８記載の方法。
【請求項１０】
第１の点が、第２の点とは異なる出力を有する請求項８記載の方法。
【請求項１１】
Ｍ＝２かつＮ＝２であり、Ｍ×Ｎの点列は、正方形及び長方形から成る群から選択される形状を有する請求項８記載の方法。
【請求項１２】
分割ビームレーザスクライビングプロセスでマスクをパターニングする工程は、フェムト秒ベースのレーザを使用する工程を含む請求項８記載の方法。
【請求項１３】
パターニングされたマスク内のギャップを貫通して集積回路を個片化する工程は、分割ビームレーザスクライビングプロセスを使用する工程を含む請求項８記載の方法。
【請求項１４】
パターニングされたマスク内のギャップを貫通して集積回路を個片化する工程は、分割ビームレーザスクライビングプロセスとは異なるプロセスを使用する工程を含む請求項８記載の方法。
【請求項１５】
複数の集積回路を含む半導体ウェハをダイシングするためのシステムであって、
ファクトリインタフェースと、
ファクトリインタフェースと結合され、ビームスプリッタに結合されたレーザを含むレーザスクライブ装置と、
ファクトリインタフェースと結合されたプラズマエッチングチャンバを含むシステム。
【発明の詳細な説明】
【背景】
【０００１】
１）分野
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。
【０００２】
２）関連技術の説明
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ（基板ともいう）上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
【０００３】
集積回路形成プロセスに続いて、ウェハは「ダイシング」され、これによってパッケージ化するために、又はより大規模な回路内でパッケージ化されていない形態で使用するために、互いに個々のダイに分離される。ウェハダイシング用に使用される２つの主要な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿ってウェハ表面を横切って移動する。これらのスクライブラインは、ダイ間の空間に沿って延びている。これらの空間は、一般に「ストリート」と呼ばれている。ダイヤモンドスクライブは、ストリートに沿って、ウェハ表面に浅い傷を形成する。ローラなどによる圧力の印加時に、ウェハは、スクライブラインに沿って分離する。ウェハ内での破断は、ウェハ基板の結晶格子構造に従う。スクライビングは、約１０ミル（１インチの１０００分の１）又はそれ以下の厚さであるウェハに対して使用することができる。より厚いウェハに対しては、ソーイングが、現在のところ、ダイシングするのに好適な方法である。
【０００４】
ソーイングでは、１分当たり高回転数で回転するダイヤモンドが先端に付いた鋸（ソー）が、ウェハ表面に接触し、ストリートに沿ってウェハを切断（ソーイング）する。ウェハは、支持部材（例えば、フィルムフレーム全域に亘って伸ばされた接着フィルム）上に取り付けられ、鋸が垂直及び水平の両方のストリートに繰り返し印加される。スクライビング又はソーイングのいずれにおいても１つの問題は、チップ（欠け）及びゴージ（削り溝）が切断されたダイ端部に沿って形成される可能性があることである。また、亀裂が形成され、ダイの端部から基板内へと伝播し、集積回路を動作不能にする可能性がある。正方形又は長方形のダイの片側のみが結晶構造の＜１１０＞方向にスクライブ可能であるので、チッピング（欠け）及びクラッキング（割れ）は、スクライビングにおいて特に問題である。その結果、ダイのもう一方の側の劈開は、ギザギザの分離ラインをもたらす。チッピング及びクラッキングのために、集積回路への損傷を防止するための追加の間隔がウェハ上のダイ間に必要となる（例えば、チップ及びクラックが実際の集積回路からある距離に維持される）。間隔要件の結果として、標準サイズのウェハ上にはそれほど多くのダイを形成することはできず、もしもそうでないならば回路用に使用可能であったウェハの実質的な領域が無駄になる。鋸の使用は、半導体ウェハ上の実質的な領域の無駄を悪化させる。鋸の刃は、約１５ミクロンの厚さである。このように、鋸によって作られた切り口を取り巻く割れ及びその他の損傷が、集積回路に悪影響を及ぼさないことを保証するために、３００〜５００ミクロンはしばしばダイのそれぞれの回路を分離しなければならない。更に、切断後、各ダイは、ソーイングプロセスから生じる粒子及び他の汚染物質を除去するために実質的なクリーニングを必要とする。
【０００５】
プラズマダイシングもまた使用されてきたが、同様に制限を有するかもしれない。例えば、プラズマダイシングの実施を妨げる１つの制限は、コストであるかもしれない。レジストをパターニングするための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。
【概要】
【０００６】
本発明の実施形態は、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法を含む。
【０００７】
一実施形態では、複数の集積回路を有する半導体ウェハをダイシングする方法は、集積回路を覆い、保護する層から成るマスクを、半導体ウェハ上に形成する工程を含む。マスクはその後、分割ビームレーザスクライビングプロセスによってパターニングされ、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって集積回路を個片化する。
【０００８】
別の一実施形態では、複数の集積回路を有する半導体ウェハをダイシングする方法は、集積回路を覆い、保護する層から成るマスクを、半導体ウェハの上方に形成する工程を含む。その後、マスクは、分割ビームレーザスクライビングプロセスによってパターニングされ、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する。分割ビームレーザスクライブプロセスは、レーザビームをＭ×Ｎの点列に分割する工程を含み、ＭとＮの両方は１よりも大きい。集積回路は、パターニングされたマスク内のギャップを貫通して個片化される。
【０００９】
別の一実施形態では、半導体ウェハをダイシングするためのシステムは、ファクトリインタフェースを含む。レーザスクライブ装置は、ファクトリインタフェースに結合され、ビームスプリッタに結合されたレーザを含む。プラズマエッチングチャンバもまた、ファクトリインタフェースに連結される。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャートである。
【図２Ａ】本発明の一実施形態に係る、図１のフローチャートの操作１０２に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
【図２Ｂ】本発明の一実施形態に係る、図１のフローチャートの操作１０４に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
【図２Ｃ】本発明の一実施形態に係る、図１のフローチャートの操作１０６に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
【図３】本発明の一実施形態に係る、分割ビームレーザスクライビングプロセスの概略図を示す。
【図４】本発明の一実施形態に係る、ビームスプリッタの概略図を示す。
【図５】本発明の一実施形態に係る、フェムト秒範囲のレーザパルス幅とより長いパルス幅を使用した場合の効果の比較を示す。
【図６】本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図である。
【図７Ａ】〜
【図７Ｄ】本発明の一実施形態に係る、半導体ウェハをダイシングする方法における様々な操作の断面図を示す。
【図８】本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。
【図９】本発明の一実施形態に係る、例示的なコンピュータシステムのブロック図を示す。
【詳細な説明】
【００１１】
各ウェハが複数の集積回路を上に有する半導体ウェハのダイシング方法が記載される。以下の説明では、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細（例えば、分割ビームレーザスクライビングのアプローチ、プラズマエッチング条件及び材料レジーム）が記載される。本発明の実施形態は、これらの特定の詳細なしに実施できることが、当業者には明らかであろう。他の例では、周知の態様（例えば、集積回路の製造）は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。更に、図に示される様々な実施形態は、例示であり、必ずしも縮尺通りに描かれていないことを理解すべきである。
【００１２】
初めのレーザスクライブと、後続のプラズマエッチングを含むハイブリッドなウェハ又は基板のダイシングプロセスは、ダイの個片化のために実施することができる。レーザスクライブプロセスは、マスク層、有機・無機誘電体層、及びデバイス層をきれいに除去するために使用することができる。その後、レーザエッチングプロセスは、ウェハ又は基板の露出又は部分的なエッチング時に終了することができる。ダイシングプロセスのプラズマエッチング部分は、その後、ダイ又はチップを個片化又はダイシングするために、ウェハ又は基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用いることができる。本発明の一実施形態では、分割されたビームのアレイを用いたウェハのフェムト秒レーザスクライビングのための方法及びシステムが提供される。このような一実施形態では、必要なプロセスのスループットを維持しつつ、クリーンなレーザスクライビングが達成される。
【００１３】
ポリマー、誘電体及び金属は、典型的には、（例えば、シリコン基板又は薄化されたシリコン基板からの）シリコンと比べて、エッチング除去するのがより困難である。メカニズムは不明なままであるが、過溶融したシリコンもまた、規則的なシリコンよりもエッチングすることがより困難であることが見出されている。ハイブリッドダイシング方式の成功したプラズマエッチング部を確実にするために、及びウェハ全体にわたって再現性よく一貫したトレンチ幅及び全厚さにわたるエッチングを達成するために、特定の条件を適用する必要があるかもしれない。例えば、一実施形態では、クリーンなハイブリッドダイシングのアプローチのために、ポリマー、誘電体（例えば、酸化物）層及び金属層は、スクライブされる溝内に残される残渣を最小限にして、きれいに除去する必要がある。このアプローチは、スクライブされるトレンチの底部にシリコンの最大利用可能な表面積を露出させることができる。また、一実施形態では、レーザの態様は、一貫したスクライビングカーフ幅を提供すべきである。
【００１４】
レーザスクライビングのための上記の条件又は要件を達成するために、典型的には、マルチパスのためにスクライブラインに沿って単一ビームを前後に走査するマルチパススクライビング技術が使用される。最初のパスは、通常、材料の大部分を除去し、一方、後続のパスは、スクライビングされた溝をきれいにし、これによって各チャネルに沿った清浄度を確保する。しかしながら、マルチパスのアプローチは、レーザスクライビングのスループット又は有効スクライビング速度に（例えば、シングルパスのスクライビング速度と同等程度に）大きく影響を与える可能性がある。例えば、１ラインを２パスで約８００ミリメートル／秒でスクライビングするならば、有効スクライビング速度は、約４００ミリメートル／秒に過ぎない。
【００１５】
レーザスクライビング速度は、レーザのパルス繰り返しレートと一致する必要がある可能性があるので、マルチパススクライビングのアプローチは、典型的には、より高いパルス繰り返しレートを要求する。例えば、使用中のレーザのパルス繰り返しレートが低い場合、スクライビング速度は、典型的には、連続的な切断ラインを形成するために、高いスポット間の重複を生成するために低減される。ダイオード励起固体（ＤＰＳＳ）レーザを用いた場合のように、フェムト秒レーザは、パルス繰り返しレートの増加に伴ってパルスエネルギーが減少する同様の傾向を示す可能性がある。レーザスクライビングプロセスのために必要なパルスエネルギーは、適用可能なパルス繰り返しレートの上限を提供することができる。
【００１６】
こうして、本発明の一態様では、分割ビームレーザスクライビングプロセスとプラズマエッチングプロセスの組合せが使用され、これによって半導体ウェハを個片化された集積回路にダイシングすることができる。図１は、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャート１００である。図２Ａ〜図２Ｃは、本発明の一実施形態に係る、フローチャート１００の操作に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
【００１７】
フローチャート１００の操作１０２及び対応する図２Ａを参照すると、マスク２０２が、半導体ウェハ又は基板２０４の上方に形成される。マスク２０２は、半導体ウェハ２０４の表面上に形成された集積回路２０６を覆い、保護する層でできている。マスク２０２は、集積回路２０６のそれぞれの間に形成された介在するストリート２０７も覆う。
【００１８】
本発明の一実施形態によると、マスク２０２を形成する工程は、例えば、フォトレジスト層又はＩ線パターニング層が挙げられるが、これらに限定されない層を形成する工程を含む。例えば、ポリマー層（例えば、フォトレジスト層）は、リソグラフィプロセスで使用するのに適したそれ以外の材料で構成されてもよい。一実施形態では、フォトレジスト層は、例えば、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を加えたフェノール樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォトレジスト材料で構成される。
【００１９】
一実施形態では、半導体ウェハ又は基板２０４は、製造プロセスに耐えるのに適しており、その上に半導体処理層を好適に配置することができる材料で構成される。例えば、一実施形態では、半導体ウェハ又は基板２０４は、ＩＶ族系材料（例えば、結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）で構成される。特定の一実施形態では、半導体ウェハ２０４を提供する工程は、単結晶シリコン基板を提供する工程を含む。特定の一実施形態では、単結晶シリコン基板は、不純物原子によってドープされる。別の一実施形態では、半導体ウェハ又は基板２０４は、ＩＩＩ−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板など）から構成される。
【００２０】
一実施形態では、半導体ウェハ又は基板２０４は、半導体デバイスのアレイが集積回路２０６の一部として、その上又は中に配置される。このような半導体デバイスの例としては、シリコン基板内に製造され、誘電体層に囲まれたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属相互接続が、誘電体層を取り囲んで、デバイス又はトランジスタの上方に形成され、集積回路２０６を形成するようにデバイス又はトランジスタを電気的に結合するのに使用することができる。ストリート２０７を構成する材料は、集積回路２０６を形成するために使用される材料と類似又は同じであることができる。例えば、ストリート２０７は、誘電材料、半導体材料、メタライゼーションの層から構成することができる。一実施形態では、１以上のストリート２０７は、集積回路２０６の実際のデバイスと類似のテストデバイスを含む。
【００２１】
フローチャート１００の操作１０４及び対応する図２Ｂを参照すると、マスク２０２は、分割レーザスクライビングプロセスでパターニングされ、これによって集積回路２０６間の半導体ウェハ又は基板２０４の領域を露出させるギャップ２１０を有するパターニングされたマスク２０８を提供する。このように、レーザスクライビングプロセスは、集積回路２０６間にもともと形成されていたストリート２０７の材料を除去するために使用される。本発明の一実施形態によると、分割レーザスクライビングプロセスによってマスク２０２をパターニングする工程は、図２Ｂに示されるように、集積回路２０６間の半導体ウェハ２０４の領域内に部分的にトレンチ２１２を形成する工程を含む。一実施形態では、分割ビームレーザスクライビングプロセスでマスク２０２をパターニングする工程は、例えば、ナノ秒レーザ、ピコ秒レーザ、又はフェムト秒レーザが挙げられるが、これらに限定されないレーザを使用する工程を含む。
【００２２】
一例として、図３は、本発明の一実施形態に係る、分割ビームレーザスクライビングプロセスの概略図３００を示す。図３を参照すると、レーザ３０２は、ビームエキスパンダ・コリメータ３０４にビームを提供する。オプションで、例えば、ビームがガウシアン形状のビームである場合には、ビームは、ガウシアンートップハットビーム整形モジュール３０６を通過させることができる。ビームエキスパンダ・コリメータ３０４から、又はガウシアンートップハットビーム整形モジュール３０６のいずれか又は両方から得られたビームは、ビーム分割モジュール３０８を通過し、これによって分割ビームを提供する。分割ビームは、テレセントリックレンズ３１０を通過し、ワークピース３１２をスクライブするために使用される。また、概略図３００内で示されるＡ―Ａ図及びＢ−Ｂ図が図３に示されている。また、図３では正方形のパターンとして示されるが、Ａ―Ａ図及びＢ―Ｂ図は、矩形のパターンであってもよいことを理解すべきである。
【００２３】
一例として、図４は、本発明の一実施形態に係る、ビームスプリッタ４００の概略図を示す。回折型ビームスプリッタの動作原理は、回折素子（ＤＯＥ）４０４を通過した入射レーザ４０２に作用する。複数の焦点を有する集光レンズ４０６は、作業領域４０８に複数のビーム、点又はスポットを提供する。一実施形態では、回折型ビームスプリッタは、十分に特定された角度で一次元又は二次元アレイ内に配置された複数のビームにマスタービームを複製するために使用される。特定の一実施形態では、各複製ビームに対して、入力直径は、出力直径に等しい。
【００２４】
本発明の一実施形態によると、レーザの出力レーザビームは、ビーム分割光学モジュールを介してＭ×Ｎ（ただし、ＭとＮの一方又は両方は２以上の正の整数）のドットマトリクスパターンに分割される。その後、ドットマトリクスパターンは、テレセントリック焦点レンズを通して作業面に結像され、作業面上では、集束スポット間の距離が、個片化のために必要なダイのサイズに等しい。一実施形態では、レーザは、Ｍ×Ｎのドットマトリクスの各焦点に必要なパルスエネルギーを送出する最大パルス繰り返しレートで、又は最大パルス繰り返しレート近くで運転される。Ｍ＝Ｎである特定の一実施形態では、レーザビームはワークピースに対して移動され、合計Ｎ本のラインをスクライビングし、これによって単一のパス内で（Ｎ−１）個のダイの個片化を行う。
【００２５】
一実施形態では、回折型光学素子（ＤＯＥ）は、ビームスプリッタとして使用される。ＤＯＥは、入力ビームの発散角、プロファイル、直径、及び偏光を保持することができる。このように、いくつかの実施形態では、各分割ビームが同じ量のパルスエネルギーを伝えることができ、作業面上に名目上等しい焦点とフルエンスを送出するだろう。しかしながら、他の実施形態では、ビームを分割するために等しくない出力分布を有するビームが提供される。一実施形態では、テレセントリック焦点レンズが使用され、これによって例えば、回折型ビームスプリッタを介してレーザビームを分割した後で、非ゼロの分割角度が存在し得るので、入射ビーム点が作業面に垂直に送出されることを確実にする。
【００２６】
一実施形態では、二次元ビーム分割は、予め指定された間隔及びビームパターンの対称性を有するＮ×Ｎのビームに、単一のレーザビームを分割する。このような一実施形態では、適切な焦点距離に整合したテレセントリック焦点レンズが使用され、これによって個片化されるダイサイズに等しいピッチを有するようにＮ×Ｎのビームを提供する。特定の一実施形態では、レーザビームは、そのガウス分布内で使用される。あるいはまた、別の特定の一実施形態では、入力ビームは、ビーム分割光学装置に入力される前に、まずビーム整形光学モジュールを介してトップハットビームプロファイルに変換される。
【００２７】
一実施形態では、分割ビームのアプローチは、シングルパス・マルチスポットのスクライビングプロセスを可能にする。一実施形態では、連続したマルチスポットのアブレーションは、個片化を受けるウェハ全域に亘って一貫してきれいなスクライブトレンチ形成を確実にする。一実施形態では、このようなアプローチを用いることによって、スループットが大幅に改善される。例えば、特定の一実施形態では、作業面をスクライビングするためにビームあたり約５ｕＪが必要とされると仮定して、レーザは、約１００ｋＨｚで約４５ｕＪ、約２００ｋＨｚで約２０ｕＪ、約３００ｋＨｚで約１０ｕＪ、約４００ｋＨｚで約５ｕＪを送出する。スクライビングプロセスのために約１ミクロンスポットの分離が必要とされる可能性があると仮定して、例えば、約１００ｋＨｚでレーザを動作させながら、スクライビング速度は毎秒約１００ミリメートル（又は約２００ｋＨｚでのスクライビングに対して毎秒約２００ミリメートル等）である。
【００２８】
上記の例では、従来のアプローチは、毎秒約４００ミリメートルで複数回（例えば、２パス）スクライブするために約４００ｋＨｚで約５ｕＪの単一のビームを使用することができる。単一パス当たりの相当スクライビング速度は、毎秒約２００ミリメートル（＝毎秒４００ミリメートル／２）である。対照的に、一実施形態では、ビームは、事前に定義された間隔をもつ２×２＝４のビームに分割され、各分割ビーム内において約２００ｋＨｚで約５ｕＪを送出する。単一パス内において毎秒約２００ミリメートルでウェハをスクライブするのに２×２の分割ビームを使用すると、２本のスクライブされた線が同時に生成される。単一ビーム当たりの相当スクライビング速度は、およそ毎秒２００ミリメートル×２＝毎秒４００ミリメートルであり、これは４００ｋＨｚのスクライビングでの従来のアプローチの２倍である。
【００２９】
別の一実施形態では、入力レーザビームは、事前に定義された間隔をもつ３×３＝９のビームに分割され、約１００ｋＨｚで各分割ビームに約５ｕＪを送出する。このような一実施形態では、３×３の分割ビームは、単一パス内において毎秒約１００ミリメートルで、同時に３本のスクライブされたラインを生成してウェハをスクライブするのに使用される。単一ビーム当たりの相当スクライビング速度は、毎秒約１００ミリメートル×３で、約３００ミリメートル／秒を必要とする。一実施形態では、３×３の分割ビームが使用され、これによってスクライブされたトレンチの清浄度の一貫性を提供する。
【００３０】
このように、一実施形態では、分割ビームレーザスクライビングプロセスでマスクをパターニングする工程は、Ｍ又はＮのいずれかが１よりも大きいＭ×Ｎの点列にレーザビームを分割する工程を含む。このような一実施形態では、ＭとＮの両方が１よりも大きい。別のこのような一実施形態では、Ｍ×Ｎの点列のすべての点が、同じ出力を有する。別のこのような一実施形態では、第１の点は第２の点とは異なる出力を有し、例えば、出力分割比が点ごとに異なることができる。特定の一実施形態では、Ｍ＝２かつＮ＝２であり、Ｍ×Ｎの点列は、正方形、長方形などの形状を有するが、これらに限定されない。
【００３１】
一実施形態では、レーザパルスの分割された列（トレイン）は、フローチャート１００の操作１０４を参照して使用することができる。アブレーション加工される層の複雑さに応じて、単一パルスの分割された列は、アブレーション性能に対して最適なエネルギーを提供しないかもしれない。しかしながら、単一パルスにより大きな強度を提供することは、欠陥形成につながる可能性がある。その代わりに、一実施形態では、複数のパルスのバーストの分割された列がアブレーション加工のために使用される。
【００３２】
分割ビームレーザスクライビングの使用に関連して、フェムト秒ベースのレーザの使用は（例えば、ピコ秒ベースのレーザ又はナノ秒ベースのレーザと比較して）、個片化プロセスを受ける複雑な層スタックのアブレーション性能を更に最適化するために使用することができる。このように、一実施形態では、レーザスクライビングプロセスでマスク２０６をパターニングする工程は、フェムト秒範囲内のパルス幅を有するレーザを使用する工程を含む。具体的には、可視スペクトルに加えて紫外線（ＵＶ）及び赤外線（ＩＲ）範囲内の波長（合わせて、広帯域光スペクトル）を有するレーザが使用され、これによってフェムト秒ベースのレーザ、すなわちフェムト秒（１０−１５秒）オーダーのパルス幅を有するレーザを提供することができる。一実施形態では、アブレーションは、波長に依存しない、又は本質的には波長に依存しないので、複雑な膜（例えば、マスク２０２、ストリート２０７、及びひょっとすると半導体ウェハ又は基板２０４の一部の膜）に適している。
【００３３】
図５は、本発明の一実施形態に係る、フェムト秒範囲内のレーザパルス幅とより長いパルス幅を使用した場合の効果の比較を示す。図５を参照すると、フェムト秒範囲内のパルス幅を有するレーザを用いることによって、より長いパルス幅（例えば、ビア５００Ｂのピコ秒処理による損傷５０２Ｂ、及びビア５００Ａのナノ秒処理による顕著な損傷５０２Ａ）と比較して、熱損傷の問題が軽減又は取り除かれる（例えば、ビア５００Ｃのフェムト秒処理では僅かな損傷から損傷無し５０２Ｃ）。ビア５００Ｃの形成中の損傷の除去又は軽減は、図５に示されるように、（ピコ秒ベースのレーザアブレーションに対して見られるような）低エネルギー再結合又は（ナノ秒ベースのレーザアブレーションに対して見られるような）熱平衡の欠如に起因する可能性がある。
【００３４】
レーザパラメータの選択（例えば、パルス幅）は、クリーンなレーザスクライブ切断を実現するために、チッピング、マイクロクラック、層間剥離を最小化する、成功したレーザスクライビング・ダイシングプロセスを開発するのに重要である可能性がある。レーザスクライブ切断がクリーンであればあるほど、最終的なダイ個片化のために実行することができるエッチングプロセスはよりスムーズになる。半導体デバイスウェハにおいては、異なる材料の種類（例えば、導体、絶縁体、半導体）及び厚さの多くの機能層が、典型的には、その上に配置される。このような材料は、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素及び窒化ケイ素）を含むことができるが、これらに限定されない。
【００３５】
ウェハ又は基板上に配置された個々の集積回路の間のストリートは、集積回路自身と類似又は同じ層を含むことができる。例えば、図６は、本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図を示す。
【００３６】
図６を参照すると、ストリート領域６００は、シリコン基板の上部６０２、第１二酸化ケイ素層６０４、第１エッチストップ層６０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１低Ｋ誘電体層６０８、第２エッチストップ層６１０、第２低Ｋ誘電体層６１２、第３エッチストップ層６１４、非ドープシリカガラス（ＵＳＧ）層６１６、第２二酸化ケイ素層６１８、及びフォトレジスト６２０の層を、図示の相対的な厚さで含む。銅メタライゼーション６２２は、第１及び第３のエッチストップ層６０６及び６１４の間に、第２エッチストップ層６１０を貫通して配置される。特定の一実施形態では、第１、第２、第３エッチストップ層６０６、６１０、６１４は、窒化シリコンで構成され、一方、低Ｋ誘電体層６０８及び６１２は、炭素ドープ酸化シリコン材料で構成される。
【００３７】
従来のレーザ照射（例えば、ナノ秒ベース又はピコ秒ベースのレーザ照射）の下では、ストリート６００の材料は、光吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素などの誘電体層は、通常の条件下では市販されているレーザのすべての波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低Ｋ材料）及びシリコンは、（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射に応答して）非常に容易に光子に結合可能である。一実施形態では、分割ビームレーザスクライビングプロセスは、低Ｋ材料の層及び銅の層をアブレーション加工する前に、二酸化ケイ素の層をアブレーション加工することによって、フェムト秒ベースのレーザスクライビングプロセスで、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングするために使用される。
【００３８】
本発明の一実施形態によると、好適なフェムト秒ベースのレーザプロセスは、通常、様々な材料内で非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒〜５００フェムト秒の範囲内のパルス幅を有するが、好ましくは１００フェムト秒〜４００フェムト秒の範囲内である。一実施形態では、フェムト秒レーザ光源は、約２００ナノメートル〜１５７０ナノメートルの範囲内の波長を有するが、好ましくは２５０ナノメートル〜５４０ナノメートルの範囲内である。一実施形態では、レーザ及び対応する光学系は、作業面で約３ミクロン〜１５ミクロンの範囲内の焦点を提供するが、好ましくは、約５ミクロン〜１０ミクロンの範囲内である。
【００３９】
最終的に分割された空間ビームプロファイルは、シングルモード（ガウシアン）であるか、又は整形されたトップハットプロファイルを有していてもよい。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約３００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約５００ｍｍ／秒〜２ｍ／秒の範囲内である。
【００４０】
分割ビームスクライビングプロセスは、単一のパスのみ又は複数のパスで実行することができるが、一実施形態では、１〜２パスが好ましい。一実施形態では、ワークピース内のスクライビング深さは、約５ミクロン〜５０ミクロンの深さの範囲内であるが、約１０ミクロン〜２０ミクロンの深さの範囲内が好ましい。一実施形態では、生成されたレーザビームのカーフ幅は、約２ミクロン〜１５ミクロンの範囲内であるが、シリコンウェハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定して、約６ミクロン〜１０ミクロンの範囲内が好ましい。
【００４１】
無機誘電体（例えば二酸化ケイ素）のイオン化を達成し、無機誘電体の直接的なアブレーションの前に下地の損傷によって引き起こされる層間剥離及び欠けを最小限に抑えるのに十分に高いレーザ強度を提供するなどの利益及び利点によって、レーザパラメータを選択することができる。また、パラメータは、正確に制御されたアブレーション幅（例えば、カーフ幅）及び深さと共に、産業用途に意味のあるプロセススループットを提供するように選択することができる。上述したように、ピコ秒ベース及びナノ秒ベースのレーザアブレーションプロセスと比較して、フェムト秒ベースのレーザは、このような利点を提供するのにはるかにより適している場合がある。
【００４２】
しかしながら、フェムト秒ベースのレーザアブレーションのスペクトル内においてさえ、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。このような特定の一実施形態では、半導体ウェハ又は基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、約５４０ナノメートル以下の波長を有するレーザに基づく。このような特定の一実施形態では、約５４０ナノメートル以下の波長を有するレーザの、パルスは約４００フェムト秒以下が使用される。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
【００４３】
フローチャート１００の操作１０６及び対応する図２Ｃを参照すると、半導体ウェハ２０４は、パターニングされたマスク２０８内のギャップ２１０を貫通してエッチングされ、これによって個片化された集積回路２０６を形成する。本発明の一実施形態によると、半導体ウェハ２０４をエッチングする工程は、分割ビームレーザスクライビングプロセスによって初めに形成されたトレンチ２１２をエッチングすることによって、図２Ｃに示されるように、最終的に、半導体ウェハ２０４を完全に貫通してエッチングする工程を含む。
【００４４】
一実施形態では、半導体ウェハ２０４をエッチングする工程は、プラズマエッチングプロセスを使用する工程を含む。一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。例えば、特定の一実施形態では、半導体ウェハ２０４の材料のエッチング速度は、毎分２５ミクロンよりも大きい。超高密度プラズマ源を、ダイの個片化プロセスのプラズマエッチング部分用に使用してもよい。このようなプラズマエッチングプロセスを行うのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムは、容量性及び誘導性ＲＦ結合を組み合わせ、これによって容量結合のみで可能であったものよりも、イオン密度及びイオンエネルギーをはるかに独立して制御し、更に磁気強化による改善も提供される。この組み合わせは、イオン密度をイオンエネルギーから効果的に分離することを可能にし、これによって非常に低い圧力でさえ、高く、潜在的に損傷を与えるＤＣバイアスレベル無しで、相対的に高い密度のプラズマを達成することができる。これは、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバを用いることができる。例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度を約４０％上回るエッチング速度で単結晶シリコン基板又はウェハ４０４をエッチングするのに、ディープシリコンエッチングが使用される。特定の一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。エッチングプロセスは、一般的にフッ素系ガス（例えば、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２）である反応ガス又は比較的速いエッチング速度でシリコンをエッチングすることができる任意の他の反応ガスから生成されたプラズマに基づく。一実施形態では、図２Ｃに示されるように、マスク層２０８は、個片化プロセス後に除去される。
【００４５】
したがって、フローチャート１００及び図２Ａ〜図２Ｃを再び参照すると、ウェハのダイシングは、マスク層を貫通し、（メタライゼーションを含む）ウェハのストリートを貫通し、部分的にシリコン基板内へアブレーション加工する分割ビームレーザスクライビングプロセスを用いた最初のアブレーションによって実行することができる。その後、ダイの個片化は、後続のスルーシリコンディーププラズマエッチングによって完了することができる。本発明の一実施形態に係る、ダイシング用材料スタックの具体例が、図７Ａ〜図７Ｄに関連して後述される。
【００４６】
図７Ａを参照すると、ハイブリッドレーザアブレーション・プラズマエッチングダイシング用の材料スタックは、マスク層７０２、デバイス層７０４、及び基板７０６を含む。マスク層、デバイス層、及び基板は、バッキングテープ７１０に貼り付けられたダイアタッチフィルム７０８の上方に配置される。一実施形態では、マスク層７０２は、マスク２０２に関連して上述したフォトレジスト層などのフォトレジスト層である。デバイス層７０４は、１以上の金属層（例えば、銅層）及び１以上の低Ｋ誘電体層（例えば、炭素ドープの酸化物層）の上方に配置された無機誘電体層（例えば、二酸化ケイ素）を含む。デバイス層７０４はまた、集積回路間に配置され、集積回路と同一又は類似の層を含むストリートを含むことができる。基板７０６は、バルクの単結晶シリコン基板である。
【００４７】
一実施形態では、バルクの単結晶シリコン基板７０６は、ダイアタッチフィルム７０８に貼り付けられる前に、裏側から薄化される。薄化は、裏面研削プロセスによって実行することができる。一実施形態では、バルクの単結晶シリコン基板７０６が、約５０〜１００ミクロンの範囲内の厚さまで薄化される。なお、一実施形態では、薄化は、レーザアブレーション・プラズマエッチングダイシングプロセスの前に実行されることに留意することが重要である。一実施形態では、フォトレジスト層７０２は、約５ミクロンの厚さを有し、デバイス層７０４は、約２〜３ミクロンの範囲内の厚さを有する。一実施形態では、ダイアタッチフィルム７０８（又は薄化された又は薄いウェハ又は基板をバッキングテープ７１０に接着可能な任意の適した代替物）は、約２０ミクロンの厚さを有する。
【００４８】
図７Ｂを参照すると、マスク７０２、デバイス層７０４、及び基板７０６の一部が、分割ビームレーザスクライビングプロセス７１２によってパターニングされ、これによって基板７０６内にトレンチ７１４を形成する。図７Ｃを参照すると、スルーシリコンディーププラズマエッチングプロセス７１６が、ダイアタッチフィルム７０８までトレンチ７１４を拡張するために使用され、ダイアタッチフィルム７０８の上部を露出させ、シリコン基板７０６を個片化する。デバイス層７０４は、スルーシリコンディーププラズマエッチングプロセス７１６中に、フォトレジスト層７０２によって保護される。
【００４９】
図７Ｄを参照すると、個片化プロセスは、ダイアタッチフィルム７０８をパターニングする工程と、バッキングテープ７１０の上部を露出させる工程と、ダイアタッチフィルム７０８を個片化する工程を更に含むことができる。一実施形態では、ダイアタッチフィルムは、レーザプロセスによって、又はエッチングプロセスによって個片化される。更なる実施形態は、続いてバッキングテープ７１０から（例えば、個々の集積回路として）基板７０６の個片化された部分を除去する工程を含むことができる。一実施形態では、個片化されたダイアタッチフィルム７０８は、基板７０６の個片化された部分の背面側に保持される。他の実施形態は、デバイス層７０４からマスキングフォトレジスト層７０２を除去する工程を含むことができる。代替の一実施形態では、基板７０６が約５０ミクロンよりも薄い場合は、レーザアブレーションプロセス７１２を使用して、追加のプラズマ処理を用いることなく、基板７０６を完全に個片化する。
【００５０】
ダイアタッチフィルム７０８の個片化に続いて、一実施形態では、マスキングフォトレジスト層７０２がデバイス層７０４から除去される。一実施形態では、個片化された集積回路がパッケージングのためにバッキングテープ７１０から除去される。このような一実施形態では、パターニングされたダイアタッチフィルム７０８は、各集積回路の裏面に保持され、最終パッケージに含まれる。しかしながら、別の一実施形態では、パターニングされたダイアタッチフィルム７０８は、個片化プロセスの間又は後に除去される。
【００５１】
単一のプロセスツールは、分割ビームレーザアブレーション・プラズマエッチング個片化プロセスによるハイブリッドレーザトレイン内の多くの又はすべての操作を実行するように構成することができる。例えば、図８は、本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。
【００５２】
図８を参照すると、プロセスツール８００は、複数のロードロック８０４が結合されたファクトリインタフェース８０２（ＦＩ）を含む。クラスタツール８０６は、ファクトリインタフェース８０２に結合される。クラスタツール８０６は、１以上のプラズマエッチングチャンバ（例えば、プラズマエッチングチャンバ８０８）を含む。レーザスクライブ装置８１０もまた、ファクトリインタフェース８０２に結合される。プロセスツール８００全体の設置面積は、一実施形態では、図８に示されるように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であることができる。
【００５３】
一実施形態では、レーザスクライブ装置８１０は、分割ビームレーザスクライビングプロセスを実行するように構成されたレーザ装置を収容する。レーザは、ハイブリッドレーザ・エッチング個片化プロセスのレーザアブレーション部分（例えば、上述したレーザアブレーションプロセス）を実行するのに適しているかもしれない。一実施形態では、ビームスプリッタもまた、レーザスクライブ装置８１０に含まれる。特定の一実施形態では、ビームスプリッタは図３及び４に関連して説明されたビームスプリッタのうちの１つと同様である。レーザスクライブ装置８１０全体の設置面積は、一実施形態では、図８に示されるように、約２２４０ミリメートル×約１２７０ミリメートルであることができる。
【００５４】
一実施形態では、レーザスクライブ装置８１０のビームスプリッタは、Ｍ又はＮの一方が１より大きいＭ×Ｎの点列にレーザからのレーザビームを分割するように構成されている。このような一実施形態では、ＭとＮの両方が１よりも大きい。別のこのような一実施形態では、Ｍ×Ｎの点列のすべての点が同じ出力を有する。別のこのような一実施形態では、第１の点は第２の点とは異なる出力を有する。特定の一実施形態では、Ｍ＝２かつＮ＝２であり、Ｍ×Ｎの点列は、正方形又は長方形などの形状を有するが、これらに限定されない。
【００５５】
一実施形態では、１以上のプラズマエッチングチャンバ８０８は、パターニングされたマスク内のギャップを貫通してウェハ又は基板をエッチングして、これによって複数の集積回路を個片化するように構成される。このような一実施形態では、１以上のプラズマエッチングチャンバ８０８は、ディープシリコンエッチングプロセスを行うように構成される。特定の一実施形態では、１以上のプラズマエッチングチャンバ８０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。エッチングチャンバは、単結晶シリコン基板又はウェハの上又は中に収容された個別の集積回路を作成するために使用されるディープシリコンエッチング用に具体的に設計されてもよい。一実施形態では、高密度プラズマ源が、プラズマエッチングチャンバ８０８に含まれ、これによって高いシリコンエッチング速度を促進する。一実施形態では、複数のエッチングチャンバが、プロセスツール８００のクラスタツール８０６の部分に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
【００５６】
ファクトリインタフェース８０２は、レーザスクライブ装置８１０を有する外部の製造施設とクラスタツール８０６との間をインタフェース接続するのに適した大気ポートであってもよい。ファクトリインタフェース８０２は、ウェハ（又はそのキャリア）を格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール８０６又はレーザスクライブ装置８１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。
【００５７】
クラスタツール８０６は、個片化の方法において機能を実行するのに適した他のチャンバを含むことができる。例えば、一実施形態では、追加のエッチングチャンバの代わりに、堆積チャンバ８１２が含まれる。堆積チャンバ８１２は、ウェハ又は基板のレーザスクライビングの前に、ウェハ又は基板のデバイス層の上又は上方へのマスク堆積用に構成することができる。このような一実施形態では、堆積チャンバ８１２は、フォトレジスト層を堆積するのに適している。別の一実施形態では、追加のエッチングチャンバの代わりに、ウェット／ドライステーション８１４が含まれる。ウェット／ドライステーションは、基板又はウェハのレーザスクライブ・プラズマエッチング個片化プロセスの後、残留物及び断片を洗浄する又はマスクを除去するのに適している場合がある。一実施形態では、計測ステーションもまた、プロセスツール８００の構成要素として含まれる。
【００５８】
本発明の実施形態は、本発明の実施形態に係るプロセスを実行するように、コンピュータシステム（又は他の電子デバイス）をプログラミングするために使用することができる命令を内部に格納したマシン可読媒体を含むことができる、コンピュータプログラム製品、又はソフトウェアとして提供することができる。一実施形態では、コンピュータシステムは、図８に関連して説明された処理ツール８００に結合される。マシン可読媒体は、マシン（例えば、コンピュータ）によって読み取り可能な形式で情報を記憶又は伝送する任意の機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）で読み取り可能な記憶媒体（例えば、リードオンリーメモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、マシン（例えば、コンピュータ）で読み取り可能な伝送媒体（電気的、光学的、音響的又はその他の形式の伝搬信号（例えば、赤外線信号、デジタル信号等））等を含む。
【００５９】
図９は、本明細書に記載される任意の１以上の方法をマシンに実行させるための命令セットを内部で実行することができるコンピュータシステム９００の例示的な形態におけるマシンの図表示を示す。代替の実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内で他のマシンに接続（例えば、ネットワーク接続）することができる。マシンは、クライアント−サーバネットワーク環境におけるサーバ又はクライアントマシンの機能で、又はピアツーピア（又は分散）ネットワーク環境におけるピアマシンとして動作することができる。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ又はブリッジ、又はそのマシンによって取られる動作を特定する命令のセット（シーケンシャル又はそれ以外）を実行することができる任意のマシンであることができる。更に、単一のマシンのみが示されているが、用語「マシン」はまた、本明細書内に記載される任意の１以上の方法を実行する命令のセット（又は複数のセット）を個々に又は共同で実行するマシン（例えば、コンピュータ）の任意の集合を含むと解釈すべきである。
【００６０】
例示的なコンピュータシステム９００は、プロセッサ９０２、メインメモリ９０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ９０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ９１８（例えば、データ記憶装置）を含み、これらはバス９３０を介して互いに通信する。
【００６１】
プロセッサ９０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置など）を表す。より具体的には、プロセッサ９０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、又は命令セットの組み合わせを実行するプロセッサであることができる。プロセッサ９０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ９０２は、本明細書に記載の操作を実行するための処理ロジック９２６を実行するように構成される。
【００６２】
コンピュータシステム９００は更に、ネットワークインタフェースデバイス９０８を含むことができる。コンピュータシステム９００は、ビデオディスプレイユニット９１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置９１２（例えば、キーボード）、カーソル制御装置９１４（例えば、マウス）、及び信号生成装置９１６（例えば、スピーカ）も含むことができる。
【００６３】
二次メモリ９１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア９２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）９３１を含むことができる。ソフトウェア９２２はまた、コンピュータシステム９００、メインメモリ９０４及びプロセッサ９０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ９０４内及び／又はプロセッサ９０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア９２２は更に、ネットワークインタフェースデバイス９０８を介してネットワーク９２０上で送信又は受信されることができる。
【００６４】
マシンアクセス可能な記憶媒体９３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディアを含むが、これらに限定されないように解釈されるべきである。
【００６５】
本発明の一実施形態によれば、マシンアクセス可能な記憶媒体は、複数の集積回路を有する半導体ウェハをダイシングする方法をデータ処理システムに実行させる命令を内部に記憶している。この方法は、集積回路を覆い、保護する層からなるマスクを、半導体ウェハの上に形成する工程を含む。その後、マスクは、分割ビームレーザスクライブプロセスによってパターニングされ、これによってギャップを有するパターニングされたマスクを提供する。半導体ウェハの領域は、集積回路間で露出される。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって集積回路を個片化する。
【００６６】
このように、各ウェハが複数の集積回路を有する半導体ウェハをダイシングする方法が開示された。本発明の一実施形態によると、複数の集積回路を有する半導体ウェハをダイシングする方法は、集積回路を覆い、保護する層からなるマスクを半導体ウェハの上方に形成する工程を含む。本方法はまた、分割ビームレーザスクライビングプロセスでマスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する工程を含む。本方法はまた、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって集積回路を個片化する工程を含む。一実施形態では、分割ビームレーザスクライビングプロセスでマスクをパターニングする工程は、Ｍ又はＮのうちの１つが１より大きいＭ×Ｎの点列にレーザビームを分割する工程を含む。一実施形態では、分割ビームレーザスクライビングプロセスでマスクをパターニングする工程は、フェムト秒ベースのレーザを使用する工程を含む。
【図１】
2014526146.tif 000003
【図２Ａ】
2014526146.tif 000004
【図２Ｂ】
2014526146.tif 000005
【図２Ｃ】
2014526146.tif 000006
【図３】
2014526146.tif 000007
【図４】
2014526146.tif 000008
【図５】
2014526146.tif 000009
【図６】
2014526146.tif 000010
【図７Ａ】
2014526146.tif 000011
【図７Ｂ】
2014526146.tif 000012
【図７Ｃ】
2014526146.tif 000013
【図７Ｄ】
2014526146.tif 000014
【図８】
2014526146.tif 000015
【図９】
2014526146.tif 000016
【国際調査報告】
2014526146.tif 000017
2014526146.tif 000018