(57)【要約】本発明は、ＧａＮの単結晶層（３；３’、３”）を、熱膨張係数がＧａＮの熱膨張係数未満の基板（１）上に、エピタキシーを用いて形成するための方法であって、下記のステップ：（ｂ）エピタキシャル温度で緩和したＧａＮの層（３ａ）を３次元エピタキシャル成長させるステップと、（ｃ１）ＢｗＡｌｘＧａｙＩｎｚＮの中間層（４ａ）を成長させるステップ、（ｃ２）ＢｗＡｌｘＧａｙＩｎｚＮの層（３ｂ）を成長させるステップ、（ｃ３）ＢｗＡｌｘＧａｙＩｎｚＮの中間層（４ｂ）を成長させるステップであって、形成された層（３ｂ、４ａ、４ｂ）の少なくとも１つがアルミニウムおよびガリウムを含む少なくとも３元ＩＩＩ−Ｎ合金であるステップ（ｃ１）から（ｃ３）と、（ｄ）前記ＧａＮの層（３；３’、３”）を成長させるステップとを含む方法に関する。
2014527707.tif 000002
【特許請求の範囲】
【請求項１】
エピタキシーを用いて、熱膨張係数がＧａＮの熱膨張係数未満である基板（１）上に、ＧａＮの単結晶の有用層（３；３’、３”）を形成するための方法であって、前記基板（１）が前記有用層に引張り歪みを発生させるのに適しており、下記の逐次ステップ：
（ａ）ＡｌＮの緩衝層（２）を前記基板（１）上に形成するステップと、
（ｂ）エピタキシャル温度で緩和したＧａＮの層（３ａ）を、直接前記緩衝層（２）上に３次元エピタキシャル成長させるステップと、
（ｃ１）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０．５＜ｘ≦１、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１である）を有する第１の中間層（４ａ）を、前記ＧａＮの層（３ａ）上にエピタキシャル成長させるステップ、
（ｃ２）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１である）を有する層（３ｂ）を、エピタキシャル成長させるステップ、
（ｃ３）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０．５＜ｘ≦１、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１である）を有する第２の中間層（４ｂ）をエピタキシャル成長させるステップであって、
ステップ（ｃ１）から（ｃ３）で形成された層（３ｂ、４ａ、４ｂ）の少なくとも１つが、アルミニウムおよびガリウムを含む少なくとも３元ＩＩＩ−Ｎ合金である、ステップと、
（ｄ）前記ＧａＮの有用層（３；３’、３”）をエピタキシャル成長させるステップと
を含むことを特徴とする方法。
【請求項２】
前記基板（１）の直径は、１５０ｍｍ以上であることを特徴とする請求項１に記載の方法。
【請求項３】
ステップ（ｄ）は、前記ＧａＮの有用層（３；３’、３”）の、少なくとも５μｍの厚さを超えるエピタキシャル成長を含むことを特徴とする請求項１または２のいずれかに記載の方法。
【請求項４】
前記第１の中間層および第２の中間層（４ａ、４ｂ）は、１０〜５０ｎｍの厚さを有し、前記中間層（４ａ、４ｂ）の間に形成された、組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有する前記層（３ｂ）は、０．５〜２μｍの厚さを有することを特徴とする請求項１から３のいずれかに記載の方法。
【請求項５】
前記第１の中間層および第２の中間層（４ａ、４ｂ）のアルミニウム含量（ｘ）は、０．８〜１であり、前記中間層の間に形成された層（３ｂ）のアルミニウム含量（ｘ）は、０〜０．２であることを特徴とする請求項１から４のいずれかに記載の方法。
【請求項６】
ステップ（ｃ３）とステップ（ｄ）との間に、下記の逐次ステップ：
（ｃ４）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１である）を有し、ドーパント濃度が１０１８ｃｍ−３未満である、第１の遷移層（３ｃ１）を形成するステップ
（ｃ５）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、好ましくは濃度が１０１９ｃｍ−３以下まで漸増する、第２の遷移層（３ｃ２）を形成するステップ；
（ｃ６）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、ドーパント濃度が１０１９ｃｍ−３未満である、第３の遷移層（３ｃ３）を形成するステップ；
（ｃ７）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、ｘが０まで漸減し、ドーパンド濃度が１０１９ｃｍ−３未満である、第４の遷移層（３ｃ４）を形成するステップ
を含むことを特徴とする請求項１から５のいずれかに記載の方法。
【請求項７】
有機金属気相エピタキシー（ＭＯＶＰＥ）を用いて実施されることを特徴とする請求項１から６のいずれかに記載の方法。
【請求項８】
前記基板（１）は、下記の基板：Ｓｉ（１１１）、Ｓｉ（１１０）、Ｓｉ（１００）、多孔質Ｓｉ、多結晶ＳｉＣ上のシリコン（ＳｏｐＳｉＣ）、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ／Ｓｉ（１１１）、シリコンオンインシュレーター（ＳＯＩ）から選択されることを特徴とする請求項１から７のいずれかに記載の方法。
【請求項９】
前記基板は、前記基板の抵抗率が５ｍΩ．ｃｍ未満、好ましくは２ｍΩ．ｃｍ未満になるようにホウ素がドープされたシリコン基板であることを特徴とする請求項８に記載の方法。
【請求項１０】
前記基板は、窒素がさらにドープされていることを特徴とする請求項９に記載の方法。
【請求項１１】
前記有用層（３；３’、３”）のエピタキシャル成長後、前記層が基板上に転写されることを特徴とする請求項１から１０のいずれかに記載の方法。
【請求項１２】
前記有用層（３；３’、３”）の、少なくとも５μｍの厚さを超えるエピタキシャル成長後、その構造から前記有用層が除去されることで、それがＧａＮの自立層を形成するようにエピタキシーにかけられることを特徴とする請求項１から１１のいずれかに記載の方法。
【請求項１３】
ＧａＮの単結晶の有用層（３；３’、３”）を、熱膨張係数がＧａＮの熱膨張係数未満である基板（１）上に含む構造であって：
周囲温度で引張り歪み下にあるＧａＮの単結晶層（３ａ）、
組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０．５＜ｘ≦１、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有する第１の単結晶の中間層（４ａ）、
組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有する単結晶層（３ｂ）、
組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０．５＜ｘ≦１、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有する第２の単結晶の中間層（４ｂ）、
前記ＧａＮの有用層（３；３’、３”）
を順次含み、
周囲温度で引張り歪み下にある前記ＧａＮの単結晶層（３ａ）と、前記ＧａＮの有用層（３；３’、３”）との間にある層（３ｂ、４ａ、４ｂ）の少なくとも１つが、アルミニウムおよびガリウムを含む少なくとも３元ＩＩＩ−Ｎ合金で作製されている
ことを特徴とする構造。
【請求項１４】
前記ＧａＮの有用層（３；３’、３”）の直径は、１５０ｍｍ以上であることを特徴とする請求項１３に記載の構造。
【請求項１５】
前記ＧａＮの有用層（３；３’、３”）は、５μｍ以上の厚さを有することを特徴とする請求項１３または１４のいずれかに記載の構造。
【請求項１６】
前記ＧａＮの有用層（３；３’、３”）は、５×１０８ｃｍ−２以下の転位密度を有することを特徴とする請求項１３から１５のいずれかの記載の構造。
【請求項１７】
周囲温度で引張り歪み下にある前記ＧａＮの単結晶層（３ａ）は、１〜５μｍであり、好ましくは１〜２μｍであることを特徴とする請求項１３から１６のいずれかに記載の構造。
【請求項１８】
前記第１の中間層および第２の中間層（４ａ、４ｂ）は１０〜５０ｎｍの厚さを有し、前記中間層（４ａ、４ｂ）の間に形成された、組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）有する前記層（３ｂ）は０．５〜２μｍの厚さを有することを特徴とする請求項１３から１６のいずれかに記載の構造。
【請求項１９】
前記第１の中間層および第２の中間層（４ａ、４ｂ）のアルミニウム含量（ｘ）は０．８〜１であり、前記中間層の間に形成された前記層（３ｂ）のアルミニウム含量（ｘ）は０〜０．２であることを特徴とする請求項１３から１７のいずれかに記載の構造。
【請求項２０】
前記基板（１）は、下記の基板：Ｓｉ（１１１）、Ｓｉ（１１０）、Ｓｉ（１００）、多孔質Ｓｉ、多結晶ＳｉＣ上のシリコン（ＳｏｐＳｉＣ）、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ／Ｓｉ（１１１）、シリコンオンインシュレーター（ＳＯＩ）から選択されることを特徴とする請求項１３から１９のいずれかに記載の構造。
【請求項２１】
前記基板は、前記基板の抵抗率が５ｍΩ．ｃｍ未満、好ましくは２ｍΩ．ｃｍ未満になるようにホウ素がドープされたシリコン基板であることを特徴とする請求項２０に記載の構造。
【請求項２２】
前記基板には、窒素がさらにドープされていることを特徴とする請求項２１に記載の構造。
【請求項２３】
前記基板（１）と、周囲温度で引張り歪み下にある前記ＧａＮの単結晶層（３ａ）との間に緩衝層（２）を含み、引張り歪み下にある前記ＧａＮの単結晶層（３ａ）は、直接前記緩衝層（２）上にあることを特徴とする請求項１３から２２のいずれかに記載の構造。
【請求項２４】
前記緩衝層（２）は、ＡｌＮの層であることを特徴とする請求項２３に記載の構造。
【請求項２５】
前記第２の中間層（４ｂ）と前記有用層（３；３’、３”）との間に：
組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、ドーパント濃度が１０１８ｃｍ−３未満である、第１の遷移層（３ｃ１）
組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、好ましくは濃度が１０１９ｃｍ−３以下まで漸増する、第２の遷移層（３ｃ２）
組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、ドーパント濃度が１０１９ｃｍ−３未満である、第３の遷移層（３ｃ３）；
組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、ｘが０まで漸減し、ドーパント濃度が１０１９ｃｍ−３未満である、第４の遷移層（３ｃ４）
を順次含むことを特徴とする請求項１３から２４のいずれかに記載の構造。
【請求項２６】
前記有用層は、ｎ＋ドープＧａＮの層（３’）上にｎ−ドープＧａＮの層（３”）を含むことを特徴とする請求項１３から２５のいずれかに記載の構造。
【請求項２７】
ＧａＮの自立型の単結晶層（３；３’、３”）であって、５μｍ以上の厚さ、１５０ｍｍ以上の直径、および５×１０８ｃｍ−２以下の転位密度を有し、前記層が亀裂を有さないことを特徴とするＧａＮの自立型の単結晶層。
【請求項２８】
ＧａＮの単結晶層（３；３’、３”）を基板上に含む構造であって、前記ＧａＮの層（３；３’、３”）が、５μｍ以上の厚さ、１５０ｍｍ以上の直径、および５×１０８ｃｍ−２以下の転位密度を有することを特徴とする構造。
【請求項２９】
請求項２３から２８のいずれかに記載のＧａＮの有用層（３；３’、３”）の内部または上に形成されたことを特徴とする電子の、光電子の、または微小機械のデバイス。
【請求項３０】
ショットキーダイオードを含むことを特徴とする請求項２９に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、亀裂のない単結晶ＧａＮ層を、熱膨張係数がＧａＮの熱膨張係数未満であり、したがってこのＧａＮ層に引張り歪みを発生させるのに適した基板上に、エピタキシーを用いて形成するための方法に関する。
【背景技術】
【０００２】
シリコン基板上の、第ＩＩＩ族元素窒化物（「ＩＩＩ−Ｎ材料」と呼ぶ）をベースにした電子の、光電子の、および微小機械の部品には、かなりの可能性を示す。
【０００３】
特に、大きなバンドギャップを有する半導体をベースにした電子パワー部品には、大きな市場がある。
【０００４】
事実、大きなバンドギャップの半導体の使用は、大規模に集積されている電子回路のサイズおよび複雑さを低減するのを容易にすることができる。
【０００５】
これらの材料の、特定の、特に将来性ある適用例は、ダイオード関連の損失を著しく低減させるのに適したショットキー型整流ダイオードに関する。
【０００６】
事実、シリコンベースの整流ダイオードを使用したモーター制御ユニットは、ダイオード関連の損失を２％程度被り、それに対して大きなバンドギャップの半導体ベースのダイオード（例えばＳｉＣ、ＧａＮなど）を使用した同じユニットは、ダイオード関連の損失を０．２％程度有するだけであることが推定される。
【０００７】
大きいバンドギャップの半導体を支持する基板の場合、部品のコストを最適化するために、大きいサイズ（典型的には６インチ（１５０ｍｍ）以上）で入手可能にすべきであり、および妥当なコストを有するべきである。
【０００８】
この点に関し、シリコンは、標準化された半導体加工方法でのその低コスト、その入手可能性、およびその適切性ゆえに、好ましい材料の１種である。
【０００９】
一方、理論上はＩＩＩ−Ｎ材料のエピタキシャル成長に理想的な基板である窒化ガリウムは、工業的に実現可能な条件下で、現在バルク形態で入手することができない（基板が小さ過ぎ（即ち、２インチ（５０ｍｍ）以下）、過度に高いコストを有する）。
【００１０】
サファイヤおよび炭化シリコンは、その他の潜在的に有利な候補であるが、それぞれ費用が高過ぎ、在庫不足である。
【００１１】
さらに、サファイヤ上のエピタキシャルＧａＮは、「マイクロパイプ」と呼ばれる欠陥を示す。材料成長中の螺旋転位の形成によって引き起こされたこれらの欠陥は、２５０から５００ｎｍ程度の直径を典型的には有する。したがって３から６．１０５ｃｍ−２程度のこれらの欠陥の密度が明らかにされた。
【００１２】
しかしシリコン基板は、上述の利点にも関わらず、２つの主な欠点を有する。
【００１３】
第１は、ＩＩＩ−Ｎ材料に対する著しい格子不整合である。
【００１４】
事実、Ｓｉ（１１１）面では、ＧａＮ（格子定数が３．１８９Åである）とＳｉ（格子定数が３．８４０Åである）との間の格子不整合が１６．９％である。
【００１５】
第２に、シリコンとＩＩＩ−Ｎ材料との間の熱膨張係数に、著しい不整合がある。
【００１６】
このように、ＧａＮの熱膨張係数は５．５９．１０−６Ｋ−１であるのに対し、シリコンの場合は２．５９．１０−６Ｋ−１であり、５３．７％の熱的不整合を表している。
【００１７】
さらに、エピタキシー後に周囲温度に戻る際のシリコン基板の発散収縮（遅い）およびＩＩＩ−Ｎエピタキシャル層の発散収縮（速い）によって、この層は、周囲温度で＋１．４ＧＰａの引張り歪み下に配置されることになる。
【００１８】
格子定数不整合は、部品性能（漏れ電流、エージングなど）に潜在的に有害な、ＩＩＩ−Ｎ材料の結晶欠陥の原因である。
【００１９】
熱的不整合は、その部分では、ＩＩＩ−Ｎ材料に形成されて歪みを緩和させる亀裂の原因である。
【００２０】
亀裂は、ＧａＮ層の表面でこれらの亀裂により引き起こされた不連続性に起因する、部品動作に不適切なＩＩＩ−Ｎ材料層の巨視的欠陥である。
【００２１】
シリコン基板とＩＩＩ−Ｎ材料の（１または複数の）エピタキシャル層との間のこれらの不整合を改善するために、図１に示されるように、シリコン基板１上に、ＡｌＮのいわゆるバッファー層２を形成し、エピタキシーを用いてバッファー層２上にＧａＮの層３を成長させることが公知である。
【００２２】
事実、ＧａＮの格子定数（上述のように、３．１８９Åである）およびＡｌＮの格子定数（３．１１２Å程度である）により、ＧａＮの層は、ＡｌＮの層上にエピタキシーにより成長された場合、圧縮歪みを受ける。
【００２３】
理論上、即ちＧａＮがＡｌＮ上に擬似格子整合的に（ｐｓｅｕｄｏｍｏｒｐｈｉｃａｌｌｙ）成長した場合、ＧａＮの圧縮は−１０．９ＧＰａまでになる可能性があり、したがって、ＧａＮとシリコン基板との間の熱膨張係数の差によって周囲温度に戻る際に発生した引張り歪みを補償する。
【００２４】
実際に、ＧａＮとＡｌＮとの間の高い格子不整合（２．４７％）により、ＧａＮは擬似格子整合的に成長せず、転位の形成および／または既存の転位の曲げによって部分的に緩和される。
【００２５】
その結果、ＡｌＮ界面のＧａＮで発生した圧縮歪みの一部だけをＧａＮの層で維持することができ、したがって冷却中に生成された引張り歪みを補償するのに十分ではない。
【００２６】
このように、そのような構造での亀裂のないＧａＮの限界厚さは約１μｍであり、ほとんどの目的とする適用例には低過ぎる。
【００２７】
ＧａＮの層の圧縮歪みの保持を改善するために、様々なチームが、緩衝層とＧａＮの層との間に１または複数の「中間」層を形成することを提案してきた。
【００２８】
第１のプロセスは、ＡｌＮの層とＧａＮの最終層との間でアルミニウム含量を漸次的に変化させることにより、圧縮のより良好な保持に適したＡｌｘＧａ１−ｘＮ（式中、０＜ｘ＜１）の１または複数の層をエピタキシャル成長させることである。
【００２９】
例えば非特許文献１の論文、および特許文献１であって、ＧａＮの層との界面に近付くにつれてＡｌ組成が漸減する遷移層を、ＡｌＮの緩衝層とＧａＮの有用層との間に挿入することを提示するものを挙げることができる。
【００３０】
あるいは遷移層は、Ａｌ含量が漸進的に、離散的に低下する、層の積層体からなるものであってもよい。
【００３１】
非特許文献３の研究は、アルミニウム含量の連続的な変化に比べ、離散的な変化によって、ＧａＮの最終層内の転位密度を著しく低減させる（１０９ｃｍ−２にとは対照的に、１０８ｃｍ−２程度）のを可能にすることを示す。
【００３２】
特許文献２、３、４、５、および６は、上述のものに類似の遷移層について記述する。
【００３３】
しかし、本発明者らにより実施された実験によって裏付けされるこのタイプの構造に関する文献は、厚さが２．５μｍ以下であるＧａＮの連続的な亀裂のない層を得るのを可能にすることを実証する。
【００３４】
この厚さは、目的とする適用例のほとんどで依然として小さ過ぎる。
【００３５】
第２のタイプの溶液は、ＡｌＮの層とＧａＮの層とが交互に配されたもののエピタキシーである。
【００３６】
例えば特許文献７は、図２に示されるように、シリコン基板１、ＡｌＮの緩衝層２、ＧａＮの第１の層３ａ、ＡｌＮの中間層４、およびＧａＮの有用層３を順次含む構造を加工する。
【００３７】
中間層４は、単結晶質であり、ＧａＮの層の場合よりも小さい格子定数を有し、冷却中に発生した引張り歪みを少なくとも部分的に補償しようとしてエピタキシー中のＧａＮの重なり層３の圧縮が可能になる。
【００３８】
そのような構造は、有意ではあるがいくつかの目的とする適用例には小さ過ぎる、約３から４μｍの亀裂のない層３を得るのを可能にする。
【００３９】
図３は、この構造の代替的実施形態を示し、シリコン基板１、ＡｌＮの緩衝層２、ＧａＮの第１の層３ａ、ＡｌＮの第１の中間層４ａ、ＧａＮの第２の層３ｂ、ＡｌＮの第２の中間層４ｂ、およびＧａＮの有用層３を順次含む。
【００４０】
ＡｌＮの第２の中間層をこの構造に挿入することによって、ＧａＮの有用層３の厚さを増加させるが目的とする適用例のいくつかには不十分なままの程度まで増加させることが可能になる。
【００４１】
したがって本発明の目的は、今日まで得られた層よりも厚いＧａＮの亀裂のない層を、エピタキシーを用いて形成するための方法を定めることである。
【００４２】
より詳細には、本発明の目的は、５μｍよりも大きい厚さを有し、５．１０８ｃｍ−２以下の転位密度を有するＧａＮの連続する有用層（即ち、ＧａＮ以外の材料のいかなる層も含有しない１片）を、任意選択で直径６インチ（１５０ｍｍ）以上の基板上に生成することである。
【先行技術文献】
【特許文献】
【００４３】
【特許文献１】米国特許第６，６１７，０６０号明細書
【特許文献２】米国特許第６，６４９，２８７号明細書
【特許文献３】米国特許第７，２４７，８８９号明細書
【特許文献４】米国特許第７，３３９，２０５号明細書
【特許文献５】米国特許第７，３５２，０１５号明細書
【特許文献６】米国特許第７，３５２，０１６号明細書
【特許文献７】国際公開第０１／９５３８０号パンフレット
【特許文献８】米国特許第７，１１８，９２９号明細書
【非特許文献】
【００４４】
【非特許文献１】Ｈ．Ｉｓｈｉｋａｗａ，Ｇ．Ｙ．Ｚｈａｏ，Ｎ．Ｎａｋａｄａ，Ｔ．Ｅｇａｗａ，Ｔ．Ｓｏｇａ，Ｔ．Ｊｉｍｂｏ，Ｍ．Ｕｍｅｎｏ，Ｈｉｇｈ−ｑｕａｌｉｔｙ  ＧａＮ  ｏｎ  Ｓｉ  ｓｕｂｓｔｒａｔｅ  ｕｓｉｎｇ  ＡＩＧａＮ／ＡＩＮ  ｉｎｔｅｒｍｅｄｉａｔｅ  ｌａｙｅｒ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ａ  １７６，５９９（１９９９）
【非特許文献２】Ｍ．Ｈａｂｅｒｌｅｎ，Ｄ．Ｚｈｕ，Ｃ．ＭｃＡｌｅｅｓｅ，Ｍ．Ｊ．Ｋａｐｐｅｒｓ，Ｃ．Ｊ．Ｈｕｍｐｈｒｅｙｓ，Ｄｉｓｌｏｃａｔｉｏｎ  ｒｅｄｕｃｔｉｏｎ  ｉｎ  ＭＯＣＶＤ  ｇｒｏｗｎ  ＧａＮ  ｌａｙｅｒｓ  ｏｎ  Ｓｉ（１１１）  ｕｓｉｎｇ  ｔｗｏ  ｄｉｆｆｅｒｅｎｔ  ｂｕｆｆｅｒ  ｌａｙｅｒ  ａｐｐｒｏａｃｈｅｓ，１３ｔｈ  Ｅｕｒｏｐｅａｎ  Ｗｏｒｋｓｈｏｐ  ｏｎ  Ｍｅｔａｌｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ（ＥＷＭＯＶＰＥ−ＸＩＩＩ），Ｕｌｍ，Ｇｅｒｍａｎｙ，Ｊｕｎｅ  ７−１０，２００９（Ｂ−１１）
【非特許文献３】Ｊ．Ｂｌａｓｉｎｇ，Ａ．Ｒｅｉｈｅｒ，Ａ．Ｄａｄｇａｒ，Ａ．Ｄｉｅｚ，Ａ．Ｋｒｏｓｔ，Ｔｈｅ  ｏｒｉｇｉｎ  ｏｆ  ｓｔｒｅｓｓ  ｒｅｄｕｃｔｉｏｎ  ｂｙ  ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ＡｌＮ  ｉｎｔｅｒｌａｙｅｒｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８１，２７２２（２００２）
【非特許文献４】Ｍ．Ｇｒｕｎｄｍａｎｎ，Ａ．Ｋｒｏｓｔ，Ｄ．Ｂｉｍｂｅｒｇ，Ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ｍｅｔａｌｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ  ｏｆ  ＩｎＰ  ｏｎ  Ｓｉ（００１），Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５８，２８４（１９９１）
【非特許文献５】Ｅ．Ｆｒａｙｓｓｉｎｅｔ，Ｙ．Ｃｏｒｄｉｅｒ，Ｈ．Ｐ．Ｄ．Ｓｃｈｅｎｋ，Ａ．Ｂａｖａｒｄ，Ｇｒｏｗｔｈ  ｏｆ  ｔｈｉｃｋ  ＧａＮ  ｌａｙｅｒｓ  ｏｎ  ４−ｉｎ．  ａｎｄ  ６−ｉｎ．  ｓｉｌｉｃｏｎ（１１１）  ｂｙ  ｍｅｔａｌ−ｏｒｇａｎｉｃ  ｖａｐｏｒ  ｐｈａｓｅ  ｅｐｉｔａｘｙ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ｃ８，１４７９（２０１１）
【非特許文献６】Ｅ．Ｆｒａｙｓｓｉｎｅｔ，Ｂ．Ｂｅａｕｍｏｎｔ，Ｐ．Ｇｉｂａｒｔ，Ｊ．Ｐ．Ｆａｕｒｉｅ，Ｐｒｏｃｅｓｓ  ｆｏｒ  ｐｒｏｄｕｃｉｎｇ  ａｎ  ｅｐｉｔａｘｉａｌ  ｌａｙｅｒ  ｏｆ  ｇａｌｌｉｕｍ  ｎｉｔｒｉｄｅ
【非特許文献７】Ｅ．Ｆｒａｙｓｓｉｎｅｔ，Ｂ．Ｂｅａｕｍｏｎｔ，Ｊ．Ｐ．Ｆａｕｒｉｅ，Ｐ．Ｇｉｂａｒｔ，Ｚｓ．Ｍａｋｋａｉ，Ｂ．Ｐｅｃｚ，Ｐ．Ｌｅｆｅｂｖｒｅ，Ｐ．Ｖａｌｖｉｎ，Ｍｉｃｒｏ  ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ  ｏｆ  ＧａＮ／ｓａｐｐｈｉｒｅ  ｂｙ  ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｖａｐｏｕｒ  ｐｈａｓｅ  ｅｐｉｔａｘｙ，ＭＲＳ  Ｉｎｔｅｒｎｅｔ  Ｊ．Ｎｉｔｒｉｄｅ  Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．７，８（２００２）
【非特許文献８】Ｈ．Ｐ．Ｄ．Ｓｃｈｅｎｋ，Ｐ．Ｖｅｎｎｅｇｕｅｓ，Ｏ．Ｔｏｔｔｅｒｅａｕ，Ｔ．Ｒｉｅｍａｎｎ，Ｊ．Ｃｈｒｉｓｔｅｎ，Ｔｈｒｅｅ  ｄｉｍｅｎｓｉｏｎａｌｌｙ  ｎｕｃｌｅａｔｅｄ  ｇｒｏｗｔｈ  ｏｆ  ｇａｌｌｉｕｍ  ｎｉｔｒｉｄｅ  ｂｙ  ｌｏｗ−ｐｒｅｓｓｕｒｅ  ｍｅｔａｌｏｒｇａｎｉｃ  ｖａｐｏｕｒ  ｐｈａｓｅ  ｅｐｉｔａｘｙ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ  ２５８，２３２（２００３）
【非特許文献９】Ｍ．Ｊ．Ｋａｐｐｅｒｓ，Ｒ．Ｄａｔｔａ，Ｒ．Ａ．Ｏｌｉｖｅｒ，Ｆ．Ｄ．Ｇ．Ｒａｙｍｅｎｔ，Ｍ．Ｅ．Ｖｉｃｋｅｒｓ，Ｃ．Ｊ．Ｈｕｍｐｈｒｅｙｓ，Ｔｈｒｅａｄｉｎｇ  ｄｉｓｌｏｃａｔｉｏｎ  ｒｅｄｕｃｔｉｏｎ  ｉｎ  （０００１）ＧａＮ  ｔｈｉｎ  ｆｉｌｍｓ  ｕｓｉｎｇ  ＳｉＮｘ  ｉｎｔｅｒｌａｙｅｒｓ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ  ３００，７０（２００６）
【非特許文献１０】Ｍ．Ｊ．Ｋａｐｐｅｒｓ，Ｍ．Ａ．Ｍｏｒａｍ，Ｄ．Ｖ．Ｓ．Ｒａｏ，Ｃ．ＭｃＡｌｅｅｓｅ，Ｃ．Ｊ．Ｈｕｍｐｈｒｅｙｓ，Ｌｏｗ  ｄｉｓｌｏｃａｔｉｏｎ  ｄｅｎｓｉｔｙ  ＧａＮ  ｇｒｏｗｔｈ  ｏｎ  ｈｉｇｈ−ｔｅｍｐｅｒａｔｕｒｅ  ＡｌＮ  ｂｕｆｆｅｒ  ｌａｙｅｒｓ  ｏｎ  （０００１）ｓａｐｐｈｉｒｅ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ  ３１２，３６３（２０１０）
【非特許文献１１】Ｌ．Ｒ．Ｋｈｏｓｈｒｏｏ，Ｉ．Ｄ．Ｂｏｏｋｅｒ，Ｊ．Ｆ．Ｗｏｉｔｏｋ，Ｃ．Ｍａｕｄｅｒ，Ｈ．Ｂｅｈｍｅｎｂｕｒｇ，Ａ．Ｖｅｓｃａｎ，Ｈ．Ｋａｌｉｓｃｈ，Ｒ．Ｈ．Ｊａｎｓｅｎ，Ｍ．Ｈｅｕｋｅｎ，Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  ｂｏｒｏｎ  ｎｉｔｒｉｄｅ  ａｓ  ｉｎ−ｓｉｔｕ  ｍａｓｋｉｎｇ  ｌａｙｅｒ  ｆｏｒ  ＭＯＣＶＤ  ｇｒｏｗｎ  ＧａＮ，６ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｗｏｒｋｓｈｏｐ  ｏｎ  ｎｉｔｒｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ（ＩＷＮ  ２０１０），Ｔａｍｐａ，Ｆｌｏｒｉｄａ，Ｓｅｐ．１９−２４，２０１０（Ａ３．４），ｐｇ．１３４
【非特許文献１２】Ｋ．Ｈｉｒａｍａｔｓｕ，Ｋ．Ｎｉｓｈｉｙａｍａ，Ａ．Ｍｏｔｏｇａｉｔｏ，Ｈ．Ｍｉｙａｋｅ，Ｙ．ｌｙｅｃｈｉｋａ，Ｔ．Ｍａｅｄａ，Ｒｅｃｅｎｔ  ｐｒｏｇｒｅｓｓ  ｉｎ  ｓｅｌｅｃｔｉｖｅ  ａｒｅａ  ｇｒｏｗｔｈ  ａｎｄ  ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ  ｏｆ  ＩＩＩ−ｎｉｔｒｉｄｅｓ：Ｅｆｆｅｃｔｓ  ｏｆ  ｒｅａｃｔｏｒ  ｐｒｅｓｓｕｒｅ  ｉｎ  ＭＯＶＰＥ  ｇｒｏｗｔｈ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ａ  １７６，５３５（１９９９）
【非特許文献１３】Ｂ．Ｂｅａｕｍｏｎｔ，Ｐ．Ｖｅｎｎｅｇｕｅｓ，Ｐ．Ｇｉｂａｒｔ，Ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ  ｏｆ  ＧａＮ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ｂ  ２２７，１（２００１）
【非特許文献１４】Ｋ．Ｈｉｒａｍａｔｓｕ，Ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ  ｔｅｃｈｎｉｑｕｅｓ  ｕｓｅｄ  ｉｎ  ｇｒｏｕｐ  ＩＩＩ  ｎｉｔｒｉｄｅ  ｅｐｉｔａｘｙ，Ｊ．Ｐｈｙｓ．：Ｃｏｎｄｅｎｓ．Ｍａｔｔｅｒ  １３，６９６１（２００１）
【非特許文献１５】Ａ．Ｋｒｏｓｔ，Ａ．Ｄａｄｇａｒ，Ｇ．Ｓｔｒａｓｂｕｒｇｅｒ，Ｒ．Ｃｌｏｓ，ＧａＮ−ｂａｓｅｄ  ｅｐｉｔａｘｙ  ｏｎ  ｓｉｌｉｃｏｎ：Ｓｔｒｅｓｓ  ｍｅａｓｕｒｅｍｅｎｔｓ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ａ  ２００，２６（２００３）
【非特許文献１６】Ａ．Ｄａｄｇａｒ，Ｐ．Ｖｅｉｔ，Ｆ．Ｓｃｈｕｉｚｅ，Ｊ．Ｂｌａｓｉｎｇ，Ａ．Ｋｒｔｓｃｈｉｌ，Ｈ．Ｗｉｔｔｅ，Ａ．Ｄｉｅｚ，Ｔ．Ｈｅｍｐｅｌ，Ｊ．Ｃｈｒｉｓｔｅｎ，Ｒ．Ｃｌｏｓ，Ａ．Ｋｒｏｓｔ，ＭＯＶＰＥ  ｇｒｏｗｔｈ  ｏｆ  ＧａＮ  ｏｎ  ｓｉｌｉｃｏｎ：Ｓｕｂｓｔｒａｔｅｓ  ａｎｄ  ｓｔｒａｉｎ，Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ  ５１５，４３５６（２００７）
【非特許文献１７】Ｊ．Ｍ．Ｂｅｔｈｏｕｘ，Ｐ．Ｖｅｎｎｅｇｕｅｓ，Ｆ．Ｎａｔａｌｉ，Ｅ．Ｆｅｌｔｉｎ，Ｏ．Ｔｏｔｔｅｒｅａｕ，Ｇ．Ｎａｔａｆ，Ｐ．ｄｅ  Ｍｉｅｒｒｙ，Ｆ．Ｓｅｍｏｎｄ，Ｇｒｏｗｔｈ  ｏｆ  ｈｉｇｈ  ｑｕａｌｉｔｙ  ｃｒａｃｋ−ｆｒｅｅ  ＡＩＧａＮ  ｆｉｌｍｓ  ｏｎ  ＧａＮ  ｔｅｍｐｌａｔｅｓ  ｕｓｉｎｇ  ｐｌａｓｔｉｃ  ｒｅｌａｘａｔｉｏｎ  ｔｈｒｏｕｇｈ  ｂｕｒｉｅｄ  ｃｒａｃｋｓ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．９４，６４９９（２００３）
【非特許文献１８】Ｊ．Ｍ．Ｂｅｔｈｏｕｘ，Ｒｅｌａｘａｔｉｏｎ  ｄｅｓ  ｃｏｎｔｒａｉｎｔｅｓ  ｄａｎｓ  ｌｅｓ  ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ  ｅｐａｉｓｓｅｓ  （ＡＩ，Ｇａ）Ｎ：ｕｎｅ  ｐｉｓｔｅ  ｏｒｉｇｉｎａｌｅ  ｐｏｕｒ  ｌａ  ｒｅａｌｉｓａｔｉｏｎ  ｄｅ  ｄｉｏｄｅｓ  ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔｅｓ  ａ  ｃａｖｉｔｅ  ｒｅｓｏｎａｎｔｅ，Ｕｎｉｖｅｒｓｉｔｙ  ｏｆ  Ｎｉｃｅ−Ｓｏｐｈｉａ  Ａｎｔｉｐｏｌｉｓ，Ｓｅｐｔ．２４（２００４）
【非特許文献１９】Ｐ．Ｖｅｎｎｅｇｕｅｓ，Ｚ．Ｂｏｕｇｒｉｏｕａ，Ｊ．Ｍ．Ｂｅｔｈｏｕｘ，Ｍ．Ａｚｉｚｅ，Ｏ．Ｔｏｔｔｅｒｅａｕ，Ｒｅｌａｘａｔｉｏｎ  ｍｅｃｈａｎｉｓｍｓ  ｉｎ  ＭＯＶＰＥ  ｇｒｏｗｎ  Ａｌ  ｒｉｃｈ  （ＡＩ，Ｇａ）Ｎ／ＧａＮ  ｈｅｔｅｒｏ−ｓｔｒｕｃｔｕｒｅｓ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．９７，４９１２（２００５）
【非特許文献２０】Ｈ．Ｐ．Ｄ．Ｓｃｈｅｎｋ，Ｍ．Ｎｅｍｏｚ，Ｍ．Ｋｏｒｙｔｏｖ，Ｐ．Ｖｅｎｎｅｇｕｅｓ，Ａ．Ｄ．Ｄｒａｇｅｒ，Ａ．Ｈａｎｇｌｅｉｔｅｒ，Ｉｎｄｉｕｍ  ｉｎｃｏｒｐｏｒａｔｉｏｎ  ｄｙｎａｍｉｃｓ  ｉｎｔｏ  ＡｌｌｎＮ  ｔｅｒｎａｒｙ  ａｌｌｏｙｓ  ｆｏｒ  ｌａｓｅｒ  ｓｔｒｕｃｔｕｒｅｓ  ｌａｔｔｉｃｅ  ｍａｔｃｈｅｄ  ｔｏ  ＧａＮ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９３，０８１１１６＿（２００８）
【非特許文献２１】Ｈ．Ｐ．Ｄ．Ｓｃｈｅｎｋ，Ｍ．Ｎｅｍｏｚ，Ｍ．Ｋｏｒｙｔｏｖ，Ｐ．Ｖｅｎｎｅｇｕｅｓ，Ｐ．Ｄｅｍｏｌｏｎ，Ａ．Ｄ．Ｄｒａｇｅｒ，Ａ．Ｈａｎｇｌｅｉｔｅｒ，Ｒ．Ｃｈａｒａｓｈ，Ｐ．Ｐ．Ｍａａｓｋａｎｔ，Ｂ．Ｃｏｒｂｅｔｔ，Ｊ．Ｙ．Ｄｕｂｏｚ  ＡｌｌｎＮ  ｏｐｔｉｃａｌ  ｃｏｎｆｉｎｅｍｅｎｔ  ｌａｙｅｒｓ  ｆｏｒ  ｅｄｇｅ  ｅｍｉｔｔｉｎｇ  ｇｒｏｕｐ  ＩＩＩ−ｎｉｔｒｉｄｅ  ｌａｓｅｒ  ｓｔｒｕｃｔｕｒｅｓ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ｃ  ６，Ｓ８９７（２００９）
【非特許文献２２】Ａ．Ｄａｄｇａｒ，Ｍ．Ｎｅｕｂｕｒｇｅｒ，Ｆ．Ｓｃｈｕｌｚｅ，Ｊ．Ｂｌａｓｉｎｇ，Ａ．Ｋｒｔｓｃｈｉｌ，Ｉ．Ｄａｕｍｉｌｌｅｒ，Ｍ．Ｋｕｎｚｅ，Ｋ．−Ｍ．Ｇｕｎｔｈｅｒ，Ｈ．Ｗｉｔｔｅ，Ａ．Ｄｉｅｚ，Ｅ．Ｋｏｈｎ，Ａ．Ｋｒｏｓｔ，Ｈｉｇｈ−ｃｕｒｒｅｎｔ  ＡｌｌｎＮ／ＧａＮ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒｓ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．Ａ  ２０２，８３２（２００５）
【非特許文献２３】Ｍ．Ｇｏｎｓｃｈｏｒｅｋ，Ｊ．−Ｆ．Ｃａｒｌｉｎ，Ｅ．Ｆｅｌｔｉｎ，Ｍ．Ａ．Ｐｙ，Ｎ．Ｇｒａｎｄｊｅａｎ，Ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｌａｔｔｉｃｅ−ｍａｔｃｈｅｄ  ＡｌｌｎＮ／ＧａＮ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ  ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８９，０６２１０６（２００６）
【発明の概要】
【課題を解決するための手段】
【００４５】
本発明は、ＧａＮの単結晶の有用層（ｍｏｎｏｃｒｙｓｔａｌｌｉｎｅ  ｕｓｅｆｕｌ  ｌａｙｅｒ）を、熱膨張係数がＧａＮの熱膨張係数未満である基板であり、したがって前記有用層に引張り歪みを発生させるのに適している前記基板上に、エピタキシーを用いて形成するための方法を提示する。
【００４６】
前記方法は、下記の逐次ステップ：
（ａ）ＡｌＮの緩衝層を基板上に形成するステップと、
（ｂ）エピタキシャル温度で緩和したＧａＮの層を、直接前記緩衝層上に３次元エピタキシャル成長させるステップと、
（ｃ１）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０．５＜ｘ≦１、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１である）を有する第１の中間層を、ＧａＮの層上にエピタキシャル成長させるステップ、
（ｃ２）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１である）を有する層を、エピタキシャル成長させるステップ、
（ｃ３）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０．５＜ｘ≦１、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１である）を有する第２の中間層をエピタキシャル成長させるステップであって、形成された層の少なくとも１つが、アルミニウムおよびガリウムを含む少なくとも３元ＩＩＩ−Ｎ合金であるステップ（ｃ１）から（ｃ３）と、
（ｄ）前記ＧａＮの有用層をエピタキシャル成長させるステップと
を含むことを特徴とする。
【００４７】
本明細書において、第２の層に対する第１の層の位置に関する「〜上」という用語は、第１の層が第２に直接接触していることを必ずしも示唆せず；他に指示しない限り、この用語は１または複数の層が第１の層と第２との間に挿入されることを除外しない。
【００４８】
本発明の１つの好ましい実施形態によれば、基板の直径は６インチ（１５０ｍｍ）以上である。
【００４９】
特に有利には、ステップ（ｄ）は、前記ＧａＮの有用層を、少なくとも５μｍの厚さを超えてエピタキシャル成長させるステップを含む。
【００５０】
本発明の１つの好ましい実施形態によれば、第１の中間層および第２の中間層は、１０〜５０ｎｍの厚さを有し；前記中間層の間に形成される、組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有する層は、０．５〜２μｍの厚さを有する。
【００５１】
好ましくは、第１の中間層および第２の中間層のアルミニウム含量ｘは０．８〜１であり、前記中間層の間に形成された層のアルミニウム含量ｘは０〜０．２である。
【００５２】
本発明の１つの特定の実施形態によれば、方法は、ステップ（ｃ３）と（ｄ）との間に下記の逐次ステップ：
（ｃ４）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１である）を有し、ドーパント濃度が１０１８ｃｍ−３未満である、第１の遷移層を形成するステップ
（ｃ５）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、好ましくは濃度が１０１９ｃｍ−３以下まで漸増する、第２の遷移層を形成するステップ；
（ｃ６）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、ドーパント濃度が１０１９ｃｍ−３未満である、第３の遷移層を形成するステップ；
（ｃ７）組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、ｘが０まで漸減し、ドーパンド濃度が１０１９ｃｍ−３未満である、第４の遷移層を形成するステップ
を含む。
【００５３】
好ましくは、前記方法は、有機金属気相エピタキシー（ＭＯＶＰＥ）を用いて実施される。
【００５４】
基板は、下記の基板：Ｓｉ（１１１）、Ｓｉ（１１０）、Ｓｉ（１００）、多孔質Ｓｉ、多結晶ＳｉＣ上のシリコン（ＳｏｐＳｉＣ）、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ／Ｓｉ（１１１）、シリコンオンインシュレーター（ＳＯＩ）から選択することができる。
【００５５】
有利な実施形態によれば、基板は、前記基板の抵抗率が５ｍΩ．ｃｍ未満、好ましくは２ｍΩ．ｃｍ未満になるようにホウ素がドープされているシリコン基板である。
【００５６】
任意選択で、前記基板には窒素をさらにドープされていてもよい。
【００５７】
ＧａＮの有用層をエピタキシャル成長させた後、例えばＳｍａｒｔ  Ｃｕｔ（商標）プロセスを使用して、前記有用層を基板上に移すことが可能になる。
【００５８】
あるいは、ＧａＮの有用層を少なくとも５μｍの厚さを超えてエピタキシャル成長させた後、前記有用層を、ＧａＮの自立層が形成されるように、その上にエピタキシーされる構造から除去することが可能になる。
【００５９】
本発明のその他の態様は、ＧａＮの単結晶の有用層を、熱膨張係数がＧａＮの熱膨張係数未満である基板上に含む構造であって：
−  周囲温度で引張り歪み下にあるＧａＮの単結晶層、
−  組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０．５＜ｘ≦１、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有する第１の単結晶の中間層、
−  組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有する単結晶層、
−  組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１、０．５＜ｘ≦１、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有する第２の単結晶の中間層、
−  前記ＧａＮの有用層
を順次含み、
周囲温度で引張り歪み下にあるＧａＮの単結晶層と、ＧａＮの有用層との間にあるこれらの層の少なくとも１つが、アルミニウムおよびガリウムを含む少なくとも３元ＩＩＩ−Ｎ合金で作製される
ことを特徴とする構造に関する。
【００６０】
特に有利には、ＧａＮの有用層の直径は６インチ（１５０ｍｍ）以上である。
【００６１】
さらに、ＧａＮの有用層は、亀裂のない状態で５μｍ以上の厚さを有していてもよい。
【００６２】
ＧａＮの有用層は、５×１０８ｃｍ−２以下の転位密度を有していてもよい。
【００６３】
本発明の１つの好ましい実施形態によれば、周囲温度で引張り歪み下にあるＧａＮの単結晶層は、１〜５μｍ、好ましくは１〜２μｍである。
【００６４】
さらに、第１の中間層および第２の中間層は１０〜５０ｎｍの厚さを有していてもよく、前記中間層の間に形成された、組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有する層は、０．５〜２μｍの厚さを有していてもよい。
【００６５】
有利には、第１の中間層および第２の中間層のアルミニウム含量ｘは０．８〜１であり、前記中間層の間に形成された層のアルミニウム含量ｘは、０〜０．２である。
【００６６】
基板は、下記の基板：Ｓｉ（１１１）、Ｓｉ（１１０）、Ｓｉ（１００）、多孔質Ｓｉ、多結晶ＳｉＣ上のシリコン（ＳｏｐＳｉＣ）、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ／Ｓｉ（１１１）、シリコンオンインシュレーター（ＳＯＩ）から優先的に選択される。
【００６７】
本発明の１つの好ましい実施形態によれば、構造は、基板と、周囲温度で引張り歪み下にあるＧａＮの単結晶層との間に緩衝層を含み、引張り歪み下にあるＧａＮの単結晶層は、有利には緩衝層上にある。
【００６８】
緩衝層は、有利にはＡｌＮの層である。
【００６９】
本発明の１つの特定の実施形態によれば、構造は、第２の中間層と有用層との間に：
−  組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、ドーパント濃度が１０１８ｃｍ−３未満である、第１の遷移層
−  組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、好ましくは濃度が１０１９ｃｍ−３以下まで漸増する、第２の遷移層
−  組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、ドーパント濃度が１０１９ｃｍ−３未満である、第３の遷移層；
−  組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０≦ｙ＜１、０≦ｗ＜１、および０≦ｚ＜１）を有し、ｘが０まで漸減し、ドーパント濃度が１０１９ｃｍ−３未満である、第４の遷移層
を順次含む。
【００７０】
有用層は、ｎ−ドープＧａＮの層を、ｎ＋ドープＧａＮの層上に含んでいてもよい。
【００７１】
本発明の１つの特定の実施形態では、構造は、ＩＩＩ材料がアルミニウムおよび／またはガリウムであるＩＩＩ−Ｎ合金のみからなる（言い換えれば、構造の様々な層のホウ素およびインジウムの含量は、ゼロである。
【００７２】
本発明は、５μｍ以上の厚さ、６インチ（１５０ｍｍ）以上の直径、および５×１０８ｃｍ−２以下の転位密度を有する、ＧａＮの自立型の単結晶層であって、亀裂がない状態の前記層にも関する。
【００７３】
そのような層は、有用層を上述の構造から切り離すことによって得ることができる。
【００７４】
本発明のその他の目的は、ＧａＮの単結晶層を基板上に含む構造であって、前記ＧａＮの層が、５μｍ以上の厚さ、６インチ（１５０ｍｍ）以上の直径、および５×１０８ｃｍ−２以下の転位密度を有する構造である。
【００７５】
前記構造は、上述の構造の有用層を前記基板に移すことによって、得ることができる。
【００７６】
本発明のその他の目的は、自立型であり、そのエピタキシャル成長の基盤を形成する構造に一体化され、またはエピタキシー後に基板に載置されるのか否かに関わらず、上述のＧａＮの有用層の内部にまたは上に形成された、電子の、光電子の、または微小機械のデバイスに関する。
【００７７】
例えば、前記デバイスはショットキーダイオードを含む。
【図面の簡単な説明】
【００７８】
本発明のその他の特徴および利点は、添付される図を参照しながら、以下の詳細な説明から明らかにされよう。
【図１】シリコン基板、ＡｌＮの緩衝層、およびＧａＮの有用層を順次含む、公知の構造の断面図である。
【図２】シリコン基板、ＡｌＮの緩衝層、ＧａＮの第１の層、ＡｌＮの中間層、およびＧａＮの有用層を順次含む、公知の構造の断面図である。
【図３】シリコン基板、ＡｌＮの緩衝層、ＧａＮの層とＡｌＮの中間層とが２つ交互に配された層、およびＧａＮの有用層を順次含む、公知の構造の断面図である。
【図４】本発明の第１の実施形態による構造の、断面図である。
【図５】本発明の別の実施形態による構造の、断面図である。
【図６】本発明による構造の、部分ＴＥＭ画像である。
【図７】本発明によるものを含む２つの構造の、比較ＸＲＤ図である。
【図８】緩衝層と有用層との間の中間層の性質による、様々な構造の、ＧａＮの有用層での歪みの進行を示すグラフである。
【図９】本発明による遷移層の系における、アルミニウムおよびドーパントのプロファイルを示す図である。
【図１０】様々な構造のノマルスキーコントラスト光学顕微鏡像である。
【図１１】様々な構造のノマルスキーコントラスト光学顕微鏡像である。
【図１２】様々な構造のノマルスキーコントラスト光学顕微鏡像である。
【図１３】図１１の構造の、空隙のＴＥＭ画像を示す図である。
【図１４】図２の場合に類似した構造の、Ｖ字形欠陥のＴＥＭ画像を示す図である。
【図１５】本発明による構造から生成されたショットキーダイオードの断面図である。
【図１６】可視光範囲で放出する発光ダイオードの実施例を示す図である。
【図１７】２つのモノリシックブラッグミラーを有する共振空胴発光ダイオードの実施例を示す図である。
【図１８】１つのモノリシックブラッグミラーを有する共振空胴発光ダイオードの実施例を示す図である。
【図１９】（Ａｌ，Ｉｎ）Ｎをベースにしたモノリシックブラッグミラーを有するＲＣ−ＬＥＤの実施例を示す図である。
【図２０】レーザーダイオードの第１の実施例を示す図である。
【図２１】（Ａｌ，Ｉｎ）Ｎをベースにしたレーザーダイオードの第２の実施例を示す図である。
【図２２】高電子移動度トランジスター（ＨＥＭＴ）または電界効果トランジスター（ＦＥＴ）の実施例を示す図である。
【図２３】「スペーサー」層を含む、高電子移動度トランジスター（ＨＥＭＴ）または電界効果トランジスター（ＦＥＴ）の別の実施例を示す図である。
【図２４】ＧａＮの有用層の厚さの関数として、転位密度を示すグラフである。
【発明を実施するための形態】
【００７９】
様々な層のより容易な表示のため、それらの厚さの比は必ずしも観察しなかった。
【００８０】
以後、「エピタキシー」という用語は、単結晶材料の配向成長を別の単結晶材料上で可能にする、任意の方法を指す。
【００８１】
したがって「エピタキシー」という用語は、「有機金属気相エピタキシー」（ＭＯＶＰＥ）または有機金属化学気相成長（ＭＰＣＶＤ）または分子線エピタキシー（ＭＢＥ）および水素化物気相エピタキシー（ＨＶＰＥ）として公知の技法を、特に包含する。
【００８２】
ＭＯＶＰＥエピタキシーがその工業的な適用例により好ましいが、以下に述べる全てのエピタキシーステップは、これらの技法のそれぞれを使用して実施することができる。
【００８３】
任意選択で、いくつかのエピタキシーステップは、１つの技法を使用して行い、その他のステップは、別の技法を使用して行う。
【００８４】
図４および５は、本発明による２つの構造を示す。
【００８５】
他に指示しない限り、これらの図における共通の参照符号は、同一のまたは類似の要素を指す。
【００８６】
これらの構造の仕様の１つは、ＡｌＮの緩衝層とＧａＮの有用層との間の層の少なくとも１つが、ＡｌＮまたはＧａＮなどの２元ＩＩＩ−Ｎ合金ではなく、少なくとも３元ＩＩＩ−Ｎ合金（ＡｌＧａＮなど）または４元（例えば、ＡｌＧａＩｎＮ）もしくは５元（ＢＡｌＧａＩｎＮ）合金であることである。
【００８７】
以下に示されるように、構造が、少なくとも３元合金で作製された少なくとも１つの層を含有する場合、中間層によって有用層に加えられた圧縮歪みは、構造が２元合金を含むだけの場合よりも大きく、亀裂を形成することなくＧａＮのより厚い有用層を成長させることが可能になる。
【００８８】
基板
基板１は、有利には、大きいサイズ（典型的には、６インチ（１５０ｍｍ）よりも大きく、例えば８インチ（２００ｎｍ）である）で入手可能な単結晶基板であり、安価で、ＩＩＩ−Ｎ材料のエピタキシャル成長に適している。
【００８９】
これに関し、シリコンは特に好ましい材料である。
【００９０】
したがって、この記述の残りは、シリコン基板に基づくことになる。
【００９１】
以下に示される詳細な実施例では、基板は、チョクラルスキー（Ｃｚ）法を使用して得られるシリコン基板であり、ホウ素が高度にドープされており（Ｂ＋）（５ｍΩ．ｃｍ未満の抵抗率によって伝えられる）、６５０から１３００μｍの厚さを有し、平らな領域が設けられまたはない。
【００９２】
あるいは基板は、その抵抗率が２ｍΩ．ｃｍ未満になるように、非常に高い（Ｂ＋＋）ホウ素ドーピングを有するシリコン基板であってもよい。
【００９３】
Ｂ＋またはＢ＋＋ドーピングに加え、シリコン基板には窒素がドープされていてもよく、Ｎ濃度は５×１０１４ｃｍ−３程度である。
【００９４】
そのような非常に高いホウ素ドーピングおよび／または窒素の共ドーピングでは、シリコン基板はより大きな降伏強さを示し、それによって、成長したＧａＮ層にはより大きな圧縮歪みが与えられ、それが冷却中の引張り歪みをより良好に補償する。
【００９５】
したがって７μｍ超の厚さを有する有用ＧａＮ層を、いかなる亀裂もない状態で得ることができる。
【００９６】
しかし本発明は、目的とする適用例に関するシリコンと同じ特徴を有する、任意の基板に適用可能である。
【００９７】
例えば基板は、フローティングゾーン（ＦＺ）法を使用して得られ、および／またはヒ素もしくはリンがドープされ、および／または６５０〜２０００μｍの厚さを有する、シリコン基板であってもよい。
【００９８】
さらに基板は、バルク基板であってもよくまたは層のアセンブリーで形成されてもよく、構造化法（マスキング、スライシングなど）または任意の化学的および／または物理的処理（注入、ドーピングなど）が施されてもよい。
【００９９】
このように基板は、Ｓｉ（１１１）、Ｓｉ（１１０）、Ｓｉ（１００）、注入Ｓｉ、多孔質Ｓｉ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、ＳｏｐＳｉＣ（「シリコンオンポリＳｉＣ」）型基板、３Ｃ−ＳｉＣ／Ｓｉ（１１１）型基板、スライスＳｉ（１１１）基板、ＳＯＩ（「シリコンオンインシュレーター」）基板などであってもよい。
【０１００】
特にＳｏｐＳｉＣ型基板は、非常に低い転位密度および高い熱放散が求められる構造を形成するのに、特に有利である。
【０１０１】
緩衝層の成長前に、基板１をシラン流に供し、その後、水素または窒素中でアニール（例えば、Ｈ２中１０００℃で２０分間）してもよい。
【０１０２】
この事前のおよび任意選択の処理は、脱酸素化され、汚染除去され、比較的滑らかな表面を基板上に得るのを可能にし、内部に引き続き成長される層の結晶品質を最適化する。
【０１０３】
当然、基板表面を調製するための任意のその他の方法、例えば、非特許文献３および４の論文に記載されるような化学的方法を実施してもよい。
【０１０４】
緩衝層
緩衝層２は、５０〜５００ｎｍ、好ましくは２００ｎｍ程度の厚さを有するＡｌＮの層である。
【０１０５】
緩衝層の成長に最適な条件は、参照することができる非特許文献５の論文に、記載されている。
【０１０６】
この緩衝層２は、ＴＭＧａによるシリコンの腐食を防止するために、支持基板１に対して前駆体（ＴＭＧａまたはトリメチルガリウム）の拡散障壁を形成するのに十分厚い。
【０１０７】
さらに、この層２は、様々な層を引き続きエピタキシャル成長させるためのテンプレートが形成されるように、エピタキシャル温度で緩和される。
【０１０８】
緩衝層２がＭＯＶＰＥを用いて生成される場合、その厚さは、ＡｌＮの低成長速度に起因して５００ｎｍ以下に制限されることになる。
【０１０９】
あるいは、緩衝層２はＨＶＰＥを用いて生成され、場合によっては１μｍ程度の厚さに達する場合がある。
【０１１０】
３Ｄ  ＧａＮ層
緩衝層２上では、ＧａＮの層３ａが３次元的に成長され、エピタキシャル温度で完全に緩和するようになる。
【０１１１】
３次元（３Ｄ）成長は、ＧａＮの島の核形成が、その下にあるＡｌＮの緩衝層上に最初に生じ、緩衝層の表面に直角な方向に成長し、さらに側方に島が合体するまで前記表面に平行な方向にも成長する、ＧａＮ層の成長形態である。
【０１１２】
３Ｄ成長段階では、垂直成長速度（即ち、緩衝層の表面に直角）は側方成長速度よりもかなり大きく、それに対して合体段階では、側方成長速度が垂直成長速度よりもかなり大きい。
【０１１３】
そのような成長形態の利点は、合体中に、ＧａＮの本来の転位のほとんどがループの形に曲がって互いに打ち消し合う傾向があり、層に対して転位密度を数桁低減させ、その成長は２次元（２Ｄ）になった（即ち、下にある緩衝層の表面でのＧａＮの均一な核形成と、その後の、緩衝層の表面に直角な方向での均一な成長からなる）。
【０１１４】
転位を低減させるためのこのメカニズムおよび３次元成長を得るための方法は、既に化学文献で公表された広範な研究の主題であった。
【０１１５】
本発明の実施のために、任意の公知の３次元成長形態、特に以下に記述される実施形態の１つを使用してもよい。
【０１１６】
ＧａＮの層３ａは、任意選択で層の結晶品質が改善するようにより大きな厚さを有する、完全な合体を実現するために、十分な厚さを超えて成長させる。
【０１１７】
概して、ＧａＮの層３ａの厚さは１〜５μｍ、好ましくは１〜２μｍ、より好ましくは１．５μｍ程度である。
【０１１８】
しかし、成長条件を適応させることによって、より厚い層３ａが形成されるように合体を遅くすることが可能である。
【０１１９】
ＧａＮの層３ａは、直接ＡｌＮの緩衝層２上に形成され、即ち、例えばＡｌＧａＮの層は緩衝層２とＧａＮの層３ａとの間に挿入されない（３Ｄ成長を促進させることを目的に堆積された任意選択のマスクは除く）。
【０１２０】
このように、３次元成長を用いて得られたＧａＮの層３ａは、エピタキシャル温度での非常に低い固有転位密度および緩和状態（または、少なくとも、２Ｄ層よりも緩和された）によって特徴付けられる。
【０１２１】
このように、比較によって、Ｓｉ（１１１）の基板１、ＡｌＮの緩衝層２、および２Ｄ  ＧａＮの１マイクロメートルの層３が順次配されたものからなる構造では（図１参照）、５．１０９ｃｍ−２程度またはそれよりも大きい新たに生ずる転位密度が観察され、ＧａＮの層がＳｉＮのマスク上に３次元的に成長された類似の構造では、新たに生ずる転位密度は３．１０９ｃｍ−２程度またはそれ未満である。
【０１２２】
これは、エピタキシー後に周囲温度に戻ると、ＧａＮの熱膨張係数とシリコン基板のそれとの間の著しい差に起因して、非常に高い引張り歪みがＧａＮの層に生じる（即ち、層が２Ｄエピタキシャル成長された場合よりも高い）。
【０１２３】
この層３ａの３次元成長は、様々な構造検査手段により検出することができる。
【０１２４】
例えば、透過型電子顕微鏡法（ＴＥＭ）は、図６のように、構造の様々な層での転位の方向を見ることを可能にする。
【０１２５】
事実、図６は、図４に示される構造のＴＥＭ画像である。
【０１２６】
左の画像は完全な構造を示し、その表面において、ＧａＮの３Ｄ層３ａでは垂直転位（即ち、基板１の表面に直角）を観察することが可能であり、それに対して、上に重なるＧａＮの層３ｂおよび３では、転位が傾斜している。いくつかの転位を矢印により示す。
【０１２７】
右の画像は、ＡｌＮの緩衝層２を有するＧａＮの３Ｄ層３ａ付近の、先の画像の拡大図である。
【０１２８】
層３ａでは、緩衝層付近で、島の合体中に互いに接合し互いに打ち消し合う湾曲した転位を観察することが可能であり、それに対して、緩衝層２から最も遠く離れた層３ａの部分では、転位は、合体後に垂直方向になるのを観察することが可能である。
【０１２９】
さらに、この３Ｄ層の歪みの非常に特別な状態を、高解像度（ＨＲ）モードＸ線回折計（ＸＲＤ）を用いて検出することができる。
【０１３０】
したがって図７は、Ｓｉ（１１１）の基板１、ＡｌＮの緩衝層２、ＧａＮの第１の層３ａ、ＡｌＮの中間層４、およびＧａＮの第２の層３ｂが順次配されたものからなる２つの構造の回折曲線を示す。
【０１３１】
曲線（ａ）は、ＧａＮの第１の層３ａが、ＡｌＮの緩衝層２上に２次元成長によって１μｍを超えて形成された参照構造からなり；曲線（ｂ）は、本発明のように、破線により示されるＳｉＮマスクを用いて、ＧａＮの層３ａが、緩衝層２上に３次元成長によって１．５μｍを超えて形成された構造からなる。
【０１３２】
この曲線上で、下方のｘ軸は、単位が度で表される回折角２θ−ωであり（式中、ωは入射ビームとサンプルの表面との角度であり、２θは入射ビームと回折ビームとの角度である）、それに対して上方の軸は、単位がＧＰａで表される、１平面での歪みσである。
【０１３３】
この軸上で、原点（０）は、問題となっている層の緩和からなり、それに対して曲線の左部分にある点は負の（圧縮）歪みからなり、曲線の右部分にある点は正の、即ち引張り歪みからなる。
【０１３４】
ｙ軸は、回折Ｘ線ビームの強度（Ｉ）を表す。
【０１３５】
曲線（ａ）上には、＋０．６ＧＰａ程度の引張り歪みに対応する単一ピークが観察され、そこから、２Ｄ成長によって得られたＧａＮの２つの層３ａ、３ｂが共に、周囲温度で同じ状態の引張り歪みを有することが推定される。
【０１３６】
曲線（ｂ）上には、ゼロ歪みに対応する第１の、より強度のあるピークと、＋０．８ＧＰａ程度の引張り歪みに対応する第２のピークとが観察される。
【０１３７】
第１のピークはＧａＮの上方層３ｂに帰するものであり、それに対して第２は、ＧａＮの３Ｄ層３ａに帰する。
【０１３８】
この構造では、両方のＧａＮ層の歪みの状態の分離が観察され：したがって、緩和状態で成長させた（３Ｄ）第１は、周囲温度で高い引張り歪みに供されるが、ＧａＮの第２の層は周囲温度で実質的に緩和され、ＡｌＮの中間層４との界面で発生した圧縮歪みが保持されることを実証する。
【０１３９】
原位置マスキング
第１の実施形態によれば、原位置窒化シリコン（一般式ＳｉＮを有するが、様々な化学量を有するのに適している）マスキングがＡｌＮの緩衝層上で行われる。
【０１４０】
連続的ではないこのＳｉＮマスクは、開口を有し、それを通してＡｌＮの緩衝層の表面が露出し、および／または自由表面エネルギーを低減させることにより３Ｄ核形成を誘発させるアンチサーファクタントとして働く。
【０１４１】
このマスキングは、エピタキシャルフレームの内側で、例えばＧａＮ成長用の前駆体を導入する前に数秒から数分間適用されるシランおよびアンモニア流を用いて実施されるので、「原位置」と呼ぶ。
【０１４２】
マスク、したがって形成され易いＧａＮの島の密度は、シラン／アンモニア処理時間により制御することができる。
【０１４３】
これに関し、下記の文献：非特許文献６、特許文献８、非特許文献７、８、９、および１０を参照することができる。
【０１４４】
ＧａＮのエピタキシー中、ＧａＮの島は、露出したＡｌＮ表面上であってマスク上ではない場所に核形成する。
【０１４５】
エピタキシャル条件は、まず緩衝層に直角な方向で、その後、島が接合し合体するまで側方に成長するのを、促進させるように選択される。
【０１４６】
さらに、上述のように、ＧａＮの島に存在する転位は、合体中に曲がって接合する傾向があり、その結果、それらは互いに打ち消し合う。
【０１４７】
最後に、原位置マスキングを、ＳｉＮとは異なる材料で実施してもよい。
【０１４８】
例えば、非特許文献１１の論文に記載されるように、窒化ホウ素（一般式ＢＮを有するが、任意選択で様々な化学量を有する）を使用することが可能である。
【０１４９】
エクスサイチュマスキング
あるいは、エクスサイチュマスキングを実施してもよく、マスク開口内で、島の形でＧａＮの選択的成長が可能になる。
【０１５０】
エクスサイチュマスキングという用語は、マスクがエピタキシャルフレームの外側に形成されることを意味する。
【０１５１】
例えば、マスクは、マスキング材料の連続層を緩衝層上に堆積することによって、およびフォトリソグラフィー技法を用いてマスクに開口を生成し、緩衝層の表面を露出させすることによって、形成されてもよい。
【０１５２】
マスクは、典型的には、誘電体材料、例えばＳｉＯ２もしくはＳｉＮ、またはタングステンからなる。
【０１５３】
先の場合のように、ＧａＮのエピタキシーは選択的であり、即ちＧａＮの島は、マスクの開口を通して露出しているＡｌＮの緩衝層であってマスク以外の場所に形成される。
【０１５４】
マスクは、下にあるＡｌＮの層の転位に対する障壁を形成し、したがってＧａＮ層には伝搬しない。
【０１５５】
その結果、マスク上に存在するＧａＮ層の領域には転位がない。
【０１５６】
この技法は、ＥＬＯ（エピタキシャル側方過成長）として公知である。
【０１５７】
「ペンデオ−エピタキシー」と呼ばれる１つの代替例は、典型的には、緩衝層上に形成されたＧａＮのシード層にＧａＮの島を形成し、これを誘電体マスクでカバーし、ＧａＮ層が合体するまでまず最初に側方に、次いで緩衝層の表面に直角な方向に成長させるためにエピタキシーを再開することからなる。
【０１５８】
これらの様々な方法およびその代替的実施形態は、特に、非特許文献１２、１３、および１４に記載されている。
【０１５９】
マスキングのない３次元成長
最後に、３Ｄ成長または２Ｄ／３Ｄ遷移が誘発されるように成長条件を適合させることによって、マスクを使用せずにＧａＮの層の３次元成長を得ることも可能である。
【０１６０】
事実、当業者なら、所望の成長条件を得る目的で、エピタキシャル圧力（３Ｄ成長に好ましい圧力の増加）および／またはＩＩＩ−Ｎ前駆体の比（３Ｄ成長に好ましいＮＨ３／ＴＭＧａ比の低下）を調節することが可能と考えられるであろう。
【０１６１】
ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０．５＜ｘ≦１、０≦ｙ＜１、および０≦ｗ、およびｚ＜１である）の第１の中間層
ＧａＮの３Ｄ層３ａ上に、少なくともアルミニウムおよびガリウム（および任意選択で、インジウムおよび／またはホウ素）を含有する窒化物の第１の中間層４ａであって、アルミニウム含量ｘが少なくとも０．５、好ましくは０．８〜１の層を成長させる。
【０１６２】
事実、この層のＡｌＮ含量および厚さは、この層４ａが、下にあるＧａＮの層３ａ上に擬似格子整合的に成長しないように、十分であるべきである。
【０１６３】
事実、層４ａの厚さ、および下にあるＧａＮの層３ａとのその格子不整合は、この第１の中間層４ａが緩和状態で成長するようにまたはその成長後に緩和するように、十分であるべきである。
【０１６４】
このように、この第１の中間層４ａの厚さは、典型的には１０〜５０ｎｍである。
【０１６５】
２元合金（ＡｌＮ）からなる中間層の場合、厚さは、好ましくは１５から１７ｎｍである。
【０１６６】
組成Ａｌ０．８Ｇａ０．２Ｎを有する中間層の場合、厚さは、優先的には２５ｎｍである。
【０１６７】
概して、中間層４ａの厚さは、少なくとも３元合金から形成された場合、この層の全アルミニウム含量が上述の２元合金の中間層の場合と同じ大きさのものであるように決定される。
【０１６８】
さらに、この中間層は、例えば（非網羅的リスト）シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、イソブチルシラン（ＳｉＣＨ）、テトラエチルシラン（ＴｅＥＳｉ）、ゲルマン（ＧｅＨ４）を使用して、ｎ−ドープされていてもよい。
【０１６９】
この第１の中間層４ａの役割は、表面にエピタキシャル成長した層を圧縮することである。
【０１７０】
ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０＜ｙ≦１、および０≦ｗ、およびｚ＜１である）の層
第１の中間層４ａ上に、組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０＜ｙ≦１、および０≦ｗ、およびｚ＜１である）を有する層３ｂを成長させる。
【０１７１】
成長形態は、この場合、２次元である。
【０１７２】
表面にそれが形成される中間層４ａとは異なり、この層３ｂは、０〜０．２、好ましくは０〜０．１４の低いアルミニウム含量ｘを有する。
【０１７３】
優先的には、０．５〜２μｍの厚さを有する。
【０１７４】
成長条件は、この層３ｂが３Ｄではなく２Ｄで成長するように、即ち低いエピタキシャル圧力および／または高いＩＩＩ／Ｎの前駆体比を有するように選択される。
【０１７５】
より高いアルミニウム含量を有する中間層４ａ上に形成され、したがってより低い格子定数を有するので、低アルミニウム含量層３ｂはエピタキシー中に圧縮される。
【０１７６】
しかし、エピタキシャル温度では、ＧａＮの３Ｄ層３ａは、中間層４ａおよび低アルミニウム含量のＢｗＡｌｘＧａｙＩｎｚＮの層３ｂのエピタキシー用の緩和テンプレートとして作用する。
【０１７７】
次いで低アルミニウム含量を有するＢｗＡｌｘＧａｙＩｎｚＮの層３ｂは、中間層４ａとの界面で発生した圧縮歪みを保持することができる。
【０１７８】
アルミニウム含量を調節することが可能であり：この含量を増加させることによって、下にある中間層４ａとの格子不整合を低減させることが可能になり、したがって、低アルミニウム含量を有するＢｗＡｌｘＧａｙＩｎｚＮの層３ｂの緩和はゆっくり行われる。
【０１７９】
その結果、周囲温度では、ＧａＮの３Ｄ層３ａが高い引張り歪みに供される間、低アルミニウム含量を有するＢｗＡｌｘＧａｙＩｎｚＮの層３ｂは実際に平衡状態にあり、この層３ｂに維持される圧縮歪みは、冷却中に発生した引張り歪みを補償した。
【０１８０】
上述の図７は、この歪みシナリオを示す。
【０１８１】
曲線（ａ）（ＧａＮの２つの２Ｄ層を含む構造）によれば、ＧａＮの２つの層３ａおよび３ｂは、周囲温度で引張り歪みと同じ状態にある（＋０．６ＧＰａでピーク）。
【０１８２】
一方、曲線（ｂ）（ＧａＮの第１の３Ｄ層およびＧａＮの第２の２Ｄ層を含む構造）は、２つのピークを有し：
−  ＋０．８ＧＰａでのピークは、周囲温度でＧａＮの３Ｄ層３ａに加えられた高引張り歪みに該当し；
−  ０ＧＰａあたりのピークは、ＧａＮの３Ｄ層３ｂの、周囲温度での実質的に緩和した状態に該当する。
【０１８３】
これは、ＡｌＮの緩衝層２上でのＧａＮの層３ａの３Ｄ成長によって、ＧａＮの３Ｄ層３ａとＧａＮの２Ｄ層３ｂとの歪みの状態を分離することが可能になったことを実証する。
【０１８４】
低アルミニウム含量を有するＢｗＡｌｘＧａｙＩｎｚＮの層３ｂによって「回復した」圧縮歪みの値は、−０．８ＧＰａ程度であり、中間層４ａとの界面で発生した理論上の圧縮（上記からわかるように、−１０．９ＧＰａである）の約７％に等しい。
【０１８５】
有利には、層３ｂの成長前に、原位置またはエクスサイチュマスキング（上述のように）を中間層４ａに導入することが可能である。したがってこの成長は３Ｄであってもよく、したがって層３ｂでの転位密度を低減させることが可能になり、さらに厚い有用層を得ることが可能になる。
【０１８６】
ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０．５＜ｘ≦１、０≦ｙ＜１、および０≦ｗ、およびｚ＜１である）の第２の中間層
図４に示されるように、組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０＜ｙ≦１、および０≦ｗ、およびｚ＜１）である層３ｂ上には、組成ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０．５＜ｘ≦１、０＜ｙ＜１、および０≦ｗ、およびｚ＜１である（係数ｗ、ｘ、ｙ、およびｚは、任意選択で第１の中間層４ａの場合とは異なりまたは同じである））である第２の中間層４ｂが形成される。
【０１８７】
第１の中間層４ａに関し、この第２の中間層４ｂは緩和状態で成長する。
【０１８８】
この中間層４ｂの厚さは、１０〜５０ｎｍである。
【０１８９】
２元組成（ＡｌＮ）を有する中間層の場合、厚さは、優先的には１５から１７ｎｍである。
【０１９０】
組成Ａｌ０．８Ｇａ０．２Ｎを有する中間層の場合、厚さは、優先的には２５ｎｍである。
【０１９１】
高アルミニウム含量を有する第１の中間層４ａ、低アルミニウム含量を有する層３ｂ、および高アルミニウム含量を有する第２の中間層４ｂの少なくとも１つは、少なくともアルミニウムおよびガリウム、または該当する場合には、インジウムおよび／またはホウ素を含む、ＩＩＩ−Ｎ合金である。
【０１９２】
ＧａＮの有用層
次いでＧａＮの亀裂のない有用層３を、第２の中間層上に形成する。
【０１９３】
有用層は、例えばシリコンでｎ−ドープされていてもよい。
【０１９４】
該当する場合には、ドーパント濃度は有用層の厚さ全体を通して均一であってもよく、または漸次もしくは急峻に変化してもよい。
【０１９５】
したがって有用層３は、異なるドーピングレベルを有するＧａＮの２つの層３’、３”からなるものであってもよい。
【０１９６】
このように、ショットキーダイオードを形成するには、有用層３が、ｎ−ＧａＮの層３”を、ｎ＋またはｎ＋＋ＧａＮのいわゆる「埋め込み」層３’上に含むべきである。
【０１９７】
２つのドーピングレベルの間の遷移は、２つの層の間の界面で急峻であってもよく、または数十から数百ナノメートルの厚さにわたって漸次的であってもよい。
【０１９８】
ＧａＮの層におけるドーパントおよび／または自由キャリア濃度は、１０１８ｃｍ−３未満のままであるが、１μｍの有用層の厚化は、０．１ＧＰａ以上の引張り歪みの増加を引き起こす。
【０１９９】
図８は、２つの中間層を含む構造の有用層の厚さの関数として、緩衝層と有用層との間に形成された層の性質の関数として、歪みの進行を示す。
【０２００】
このグラフのｘ軸は、ｎ＋ドープＧａＮの１．５マイクロメートルの単層３（符号ＤＩＬ  １．５−０が付された構造）、またはｎ＋ドープＧａＮの１．５マイクロメートルの層３’およびｎ−ドープＧａＮの層３”（符号ＤＩＬ  １．５−ｘ（式中、ｘはｎ−ドープＧａＮの厚さである）が付された構造）からなるものであってもよい、有用層の様々な厚さを含有する。
【０２０１】
以下の表は、図８に表される様々な構造Ｃ、Ｖ０、Ｖ１、およびＶ２の主な特徴を示す。
【０２０２】
【表１】
2014527707.tif 000003
【０２０３】
ｙ軸は、有用層の歪みを表し；正の歪みは引張り歪みからなり、負の歪みは圧縮歪みからなる。
【０２０４】
＋０．３ＧＰａの引張り歪みより高いと、サンプルに亀裂が入る（斜線領域）。
【０２０５】
このグラフでは、所与の緩衝構造に関する実験結果だけを伝え、１μｍのＧａＮの厚さの増加が、＋０．１ＧＰａの張力の増加を引き起こすことが観察される。
【０２０６】
さらに、シリコンをＧａＮにドープすることにより、さらなる引張り歪みが生ずる。
【０２０７】
これに関し、非特許文献１５および１６を参照することができる。
【０２０８】
その結果、ｎ＋またはｎ＋＋ＧａＮ層の０．５μｍの増加は、ｎ−ＧａＮ層の１μｍの増加によって発生した引張り歪みと同じ増加を引き起こす。
【０２０９】
ＧａＮの層または層の組合せのドーピングのレベルにより、種々の亀裂のない厚さを実現することができ、より大きな厚さ（９μｍまで）が非ドープＧａＮ層で実現される。
【０２１０】
以下の表は、本発明を使用して得るのに適したいくつかのタイプの有用層を示し、これらの層または層の組合せは、発生した引張り歪みが均等である。
【０２１１】
【表２】
2014527707.tif 000004
【０２１２】
ＧａＮの、さらに大きい、亀裂のない厚さを得るために、第２の中間層４ｂ上に、ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ＜０．５、０＜ｙ≦１、および０≦ｗ、およびｚ＜１である）の第３の層を、その後、ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０．５＜ｘ≦１、０≦ｙ＜１、および０≦ｗ、およびｚ＜１である）の第３の中間層を成長させ、任意選択でこの操作を繰り返すことが可能になる。
【０２１３】
粗さ測定を、上述の方法を使用して得られたＧａＮの厚い層に関して行った。
【０２１４】
これらの測定は、ＧａＮの有用層の表面が非常に滑らかであり（ｒｍｓ粗さ  １０×１０μｍ２で１ｎｍ未満）、原子ステップにより特徴付けられることを実証する。
【０２１５】
さらに、この表面は、新たに生ずる転位密度が３から４×１０８ｃｍ−２であり、エピタキシャルＧａＮオンシリコン系では極めて低い。
【０２１６】
したがって、ＧａＮの有用層は、優れた性能を有する電子の、光電子の、または微小機械のデバイスを生成するのに適している。
【０２１７】
デバイスの例は、以下に詳細に記述する。
【０２１８】
さらに、少なくとも高アルミニウム含量を有する２つの層および低アルミニウム含量を有する２つの層が、基板と有用層との間に挿入される構造−例えば図４のように、ＡｌＮの２つの層４ａ、４ｂ（緩衝層２に加え）およびＧａＮの２つの層３ａ、３ｂが、シリコン基板１とＧａＮの有用層３との間に挿入される構造−は、有用層の引張り歪みを低減させ、低ひずみにするのに適している。
【０２１９】
ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ≦０．５、０＜ｙ≦１、および０≦ｗ、およびｚ＜１である）の遷移層
本発明の１つの特定の実施形態では、図５に示されるように、第２の中間層４ｂ（または該当する場合には、第ｎの中間層）とＧａＮの有用層３との間に、遷移層の系３ｃを成長させる。
【０２２０】
これらの遷移層は、ＧａＮの非常に厚い層（即ち、６μｍ超）および／または非常に低い転位密度を有しおよび／または高ｎ型ドーピングがなされた層を成長させるのに特に有用である。
【０２２１】
これらの遷移層は、典型的にはその数が少なくとも３であり、式ＢｗＡｌｘＧａｙＩｎｚＮ（式中、ｗ＋ｘ＋ｙ＋ｚ＝１であり、０≦ｘ≦０．５、０＜ｙ≦１、および０≦ｗ、およびｚ＜１である）組成を有する。
【０２２２】
層のそれぞれのアルミニウム含量は、層の厚さ全体を通して均一であってもよく、または漸次的に変化してもよい。
【０２２３】
遷移層のそれぞれの組成は、隣接する遷移層のものとは異なっていてもよく、または種々のドーピングが同一であってもよい。
【０２２４】
このように、単なる例示を目的として、４つの層３ｃ１、３ｃ２、３ｃ３、３ｃ４の系を成長させ、層はそれぞれ、第２の中間層４ｂからＧａＮの有用層３まで下記の特徴を有し：
−  第１の遷移層３ｃ１は、０〜１μｍの厚さ、好ましくは５０〜５００ｎｍ、より好ましくは約２５０ｎｍの厚さを有し、但しｘは０．５未満であり、優先的には０．０５〜０．３であり；この層にはシリコンがドープされ、但しｎ＜１０１８ｃｍ−３であり
−  第２の遷移層３ｃ２は、０〜１μｍの厚さ、好ましくは２００〜１０００ｎｍ、より好ましくは約７５０ｎｍの厚さを有し、但しｘは優先的には０．０５〜０．３であり；この層にはシリコンが、層の最上点で最大ｎ＜１０１９ｃｍ−３になるまで漸次的にドープされていてもよく；
−第３の遷移層３ｃ３は、０〜１μｍの厚さ、好ましくは１０〜１００ｎｍ、より好ましくは約５０ｎｍの厚さを有し、但しｘは優先的には０．０５〜０．３であり；この層には任意選択でシリコンがドープされていてもよく、但しｎ＜１０１９ｃｍ−３であり；
−  第４の遷移層３ｃ４は、０〜１μｍの厚さ、好ましくは２０〜５００ｎｍ、より好ましくは約３００ｎｍの厚さを有し、但しｘは、第２の中間層からＧａＮの有用層まで漸減し、但しｘは、第３の遷移層との界面で０．０５〜０．３であり、ＧａＮの有用層との界面で０に向かう傾向があり；さらに、この層にはシリコンがドープされていてもよく、但しｎ＜１０１９ｃｍ−３である。
【０２２５】
特に、目標デバイスが、ｎ＋ＧａＮの埋め込み層３’のエピタキシーを必要とする場合、これらの遷移層は任意選択で、任意のドーパント（典型的には：Ｓｉ、Ｇｅ、および／またはＯ）を用いてｎ−ドープされる。
【０２２６】
ドーピングは、各層の厚さ全体を通して均一であってもよく、漸次的であってもよい。
【０２２７】
事実、漸次的なドーピングは、有用層の品質に関して優れた結果をもたらすことが観察された。
【０２２８】
事実、漸次的なドーピングは、ドープされた層の内側に界面が形成されるのを防止することができる。
【０２２９】
界面は、潜在的な転位形成部位である。
【０２３０】
遷移層３ｃは有用層に圧縮歪みを誘発させるものであり、意図しないもしくは低いドーピングを有するＧａＮは高ｎ＋ドーピングを有するＧａＮ上で引張り歪み下で成長するので、遷移層３ｃでの転位の発生を防止することによって、高ｎ＋ドーピングを有するＧａＮの層の緩和を防止し、したがってこの層および意図しないまたは低いドーピングを有するＧａＮで圧縮歪みを保持することが可能になる。
【０２３１】
ドーピングプロファイルは、有利には下記の通りであり：
−  第１の遷移層３ｃ１は、１０１８ｃｍ−３未満のドーピングレベルでｎ−ドープされ；
−  第２の遷移層３ｃ２は、第３の遷移層との界面で、１０１９ｃｍ−３未満のドーピングレベルまで、第１の層から第３の遷移層へと増加する漸次的ドーピングレベルでｎ−ドープされ；
−  第３の遷移層３ｃ３は、１０１９ｃｍ−３未満のドーピングレベルでｎ−ドープされ；
−  第４の遷移層３ｃ４は、１０１９ｃｍ−３未満のドーピングレベルでｎ−ドープされる。
【０２３２】
図９は、４つの遷移層３ｃ１から３ｃ４でのアルミニウム（曲線（ａ））およびシリコン濃度（曲線（ｂ））のプロファイルを示し、最も低いｘ値は、第２の中間層４ｂとの界面に該当する。
【０２３３】
少なくとも３元ＩＩＩ−Ｎ合金の層の影響
本発明における、少なくとも１つの下にある層、高アルミニウム含量を有する中間層、および上に重なる層（任意選択で、低アルミニウム含量の有用層またはその他の層である）を含む構造の形成は、中間層の歪みを、この層の成長温度で緩和するのに適しており、これらの３つの層の少なくとも１つがアルミニウムおよびガリウムを含む少なくとも３元ＩＩＩ−Ｎ合金からなる場合、構造がＡｌＮおよびＧａＮなどの２元合金から形成された層を含むだけであるときよりも大きな圧縮歪みが、下にある層および有用層に加えられる。
【０２３４】
中間層における２つの歪み緩和メカニズムを、以下で明らかにし記述する。
【０２３５】
中間層と下にある層との界面の下に空隙を形成することによる、成長温度での中間層における歪みの緩和
最終構造の分析は、ＡｌＮおよびＧａＮなどの２元ＩＩＩ−Ｎ合金を含有するだけの構造に対して特定の形状および密度を有する空隙の存在を実証する。
【０２３６】
空隙は、材料に形成されたマイクロキャビティーからなる、半導体材料の加工で公知の欠陥である。
【０２３７】
図１０は、本発明とは異なってＡｌＮおよびＧａＮの２元層からなるだけの構造の、ノマルスキーコントラスト光学顕微鏡法による表面図である。事実、この基板は、Ｓｉ（１１１）の基板１、ＡｌＮの層２、ＧａＮの層３ａ、ＡｌＮの層４ａ、ＧａＮの層３ｂ、ＡｌＮの層４ｂ、およびＧａＮの有用層３を含む（図３参照）。
【０２３８】
包含物の稠密網状構造が内部に観察され、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）で断面を観察した場合、ＧａＮの層において、ＡｌＮオンＧａＮ界面の下に存在する空隙であることが示される。
【０２３９】
空隙の、これら２つの網状構造は、形成されたキャビティーのサイズおよび密度に関して同一であるように見える。
【０２４０】
図１０の構造で、１または複数の２元層を、１または複数の３元層（ＡｌＧａＮ）（または４元もしくは５元層）に置き換えることによって、および／または１または複数の３元（または４元もしくは５元）層を挿入することによって、中間層と下にある層との界面の下にある、空隙の希薄化が観察される。
【０２４１】
したがって図１１は、図１０の場合とは異なって、ＡｌＮの第２の中間層の代わりにＡｌＧａＮの層４ｂを含む構造の、ノマルスキーコントラスト光学顕微鏡法による表面図を示す。
【０２４２】
稠密な短い空隙は、第１の中間層４ａ（ＡｌＮで作製）と下にあるＧａＮの層３ａとの界面の下に、依然として検出されるが、第２の３元中間層４ｂと下にあるＧａＮの層３ｂとの界面の下に存在する空隙は、間隔がより開き、より長い。
【０２４３】
図１２は、図１０の場合とは異なって、低アルミニウム含量を有するＡｌＧａＮの遷移層３ｃ（ｘは、０．１程度である）が第２の中間層４ｂと有用層３との間に挿入された構造の（図５参照）、ノマルスキーコントラスト光学顕微鏡法による表面図である。
【０２４４】
稠密な短い空隙は、第１の中間層４ａ（ＡｌＮで作製）と下にあるＧａＮの層３ａとの界面の下に、依然として観察されるが、第２の中間層４ｂと下にあるＧａＮの層３ｂとの界面の下に存在する空隙は、間隔がより開き、より長い。
【０２４５】
非特許文献１７の論文のように、および非特許文献１８の博士論文のように、中間層および下にある層には、中間層の引張り歪みが緩和される間にエピタキシー中に原位置で亀裂が入るが、引き続き、再びエピタキシー中に癒合し、空隙は、下にある層のこの亀裂の残留物になるという仮説が立てられる。
【０２４６】
さらに、先のパラグラフで引用された研究は、空隙が、下にある層の水平転位（ａタイプ）のアンカー点として働くことができることを実証する。
【０２４７】
したがって空隙の発生には２重の利益があり：中間層の歪みを緩和しながら、材料を伝搬する転位を低減させるのを助けると考えられる。
【０２４８】
図１３は、図１２の構造の空隙のＴＥＭ画像を示し、左の写真は、第１の中間層４ａと下にあるＧａＮの層３ａとの界面に該当し；左の写真は、第２の中間層４ｂと下にあるＧａＮの層３ｂとの界面に該当する。
【０２４９】
キャビティーそのものの間に相違は観察されず、キャビティー由来でなければならない水平転位がＧａＮに見られる。
【０２５０】
この歪み緩和メカニズムに好ましい実験条件は、２つのエピタキシーシーケンス間でエピタキシャル反応器をより徹底してクリーニングすることと考えられ（反応器構成要素のアニーリング、スクラビング、およびスクレーピングを含む）、および／またはＨ２およびＮＨ３流中で緩衝層のエピタキシーを開始する。
【０２５１】
中間層と下にある層との界面にＶ字形欠陥を形成することによる、成長温度での中間層の歪みの緩和
他のメカニズムによれば、中間層を、下にある層上で成長させることにより、中間層にＶ字形欠陥（「Ｖ字形」または「Ｖピット」と呼ぶ）の形成をもたらす。
【０２５２】
そのような欠陥は、非特許文献１９の論文に記載されている。
【０２５３】
これらのＶ字形欠陥の存在は、中間層と下にある層との界面で水平（即ち、ａタイプ）転位核形成を引き起こす。
【０２５４】
これは、前述のａタイプの転位によって、中間層の歪みの緩和をもたらす。
【０２５５】
中間層の成長中、これらのＶ字形欠陥は、充填によっておよび／または側方成長によって漸進的に癒合する。
【０２５６】
図１４は、ＡｌＮの中間層４と下にあるＧａＮの層３ａとの界面を（図２に示したような構造で）、透過型電子顕微鏡で撮った写真を示し、界面のＶ字形欠陥が矢印により表されている。
【０２５７】
この第２の歪み緩和メカニズムに好ましい実験条件は、２つのエピタキシーシーケンス間でエピタキシャル反応器をそれほど徹底せずにクリーニングすることと考えられ（反応器構成要素のアニーリングのみ含み、スクラビングまたはスクレーピングは含まない）、および／またはＮ２およびＡｌ流で緩衝層のエピタキシーを開始する。
【０２５８】
上述の２つのメカニズムのどちらかの後の、中間層の歪みの緩和により、圧縮歪みが、上に重なる層に加えられる。
【０２５９】
ＢＡｌｂＧａＩｎＮオンＢＡｌａＧａＩｎＮ系（式中、ｂ＞ａ）の塑性緩和は、差Δｘ＝ｂ−ａの１次関数ではないので（しかし、Δｘが１に近付く場合は加速する）、上に重なる層に加えられる圧縮歪みは、中間層および上に重なる層の少なくとも１つがアルミニウムおよびガリウムを含む少なくとも３元ＩＩＩ−Ｎ合金である場合に増大する。
【０２６０】
中間層および上に重なる層を含む構造で、２元層を３元層に置き換えることにより、上に重なる層の圧縮歪みを最大−０．２ＧＰａに増大することができる。
【０２６１】
エピタキシャル温度での有用層の圧縮歪みの、それぞれ−０．１ＧＰａの増大は、有用層のｎドーピングが低くまたはない場合、亀裂のない有用層の厚さに約１μｍの増大を引き起こす。
【０２６２】
有用層が高ｎ＋ドーピングを有する場合、亀裂のない層の厚さの増大は、ドーピングにより有用層で発生した追加の引張り歪みにより、０．５μｍ程度である。
【０２６３】
構造の実施例
代替的実施形態０
２重中間層を有する構造の第１の実施例（図４参照）は、シリコン基板１、ＡｌＮの２００ｎｍの厚さの緩衝層２、ＧａＮの１．３μｍの３Ｄ層３ａ、ＡｌＮの１７ｎｍの第１の中間層４ａ、Ａｌ０．１Ｇａ０．９Ｎの１μｍの層３ｂ、ＡｌＮの１７ｎｍの第２の中間層４ｂ、ｎ＋ドープＧａＮの１．５μｍの層３’、およびｎ−ドープＧａＮの２μｍの層３”（即ち、３．５μｍの厚さの有用層３）を順次含む。
【０２６４】
代替的実施形態１
２重中間層を有する構造の第２の実施例（図４参照）は、シリコン基板１、ＡｌＮの２００ｎｍの厚さの緩衝層２、ＧａＮの１．３μｍの３Ｄ層３ａ、ＡｌＮの１７ｎｍの第１の中間層４ａ、ＧａＮの１μｍの層３ｂ、Ａｌ０．８Ｇａ０．２Ｎの２５ｎｍの第２の中間層４ｂ、ｎ＋ドープＧａＮの１．５μｍの層３’、およびｎ−ドープＧａＮの３μｍの層３”（即ち、４．５μｍの厚さの有用層３）を順次含む。
【０２６５】
代替的実施形態２
２重中間層を有する構造の第３の実施例（図５参照）は、シリコン基板１、ＡｌＮの２００ｎｍの厚さの緩衝層２、ＧａＮの１．３μｍの３Ｄ層３ａ、ＡｌＮの１７ｎｍの第１の中間層４ａ、ＧａＮの１μｍの層３ｂ、Ａｌ０．８Ｇａ０．２Ｎの２５ｎｍの第２の中間層４ｂ、４つの遷移層の系３ｃ、ｎ＋ドープＧａＮの２μｍの層３’、およびｎ−ドープＧａＮの４μｍの層３”（即ち、６μｍの厚さの有用層３）を順次含む。
【０２６６】
この目的のため、ＡｌｘＧａ１−ｘＮの遷移層は、有利には、０．０８〜０．１２のアルミニウム含量ｘを有する。
【０２６７】
例えば、遷移層の系は、順次、意図せずドープされたＡｌ０．１Ｇａ０．９Ｎの２５０ｎｍの層３ｃ１、漸次的なｎ→ｎ＋ドーピングを有するＡｌ０．１Ｇａ０．９Ｎの７５０ｎｍの層３ｃ２、ｎ＋ドープＡｌ０．１Ｇａ０．９Ｎ＋の５０ｎｍの層３ｃ３、およびｎ＋ドープＡｌＧａＮであり０．１から０まで低下するアルミニウム含量を有する３００ｎｍの層３ｃ４からなる。
【０２６８】
エピタキシーを用いて、ｎ＋ドープＧａＮの２μｍの厚さの層およびｎ−ＧａＮの５μｍの厚さの層を形成するために（即ち、６μｍの厚さの有用層）、ＡｌｘＧａ１−ｘＮの遷移層は０．２〜０．３のアルミニウム含量ｘを優先的に有する。
【０２６９】
代替的実施形態３
２重中間層を有する構造の第４の実施例は、ＧａＮの１μｍの層３ｂが２つの中間層４ａ、４ｂの間に配置されており、この場合はＡｌ０．１Ｇａ０．９Ｎの３元層で置き換えられること以外、先の実施例の場合と同一である。
【０２７０】
代替的実施形態４
最後に、第５の代替的実施形態は、この場合Ａｌ０．８Ｇａ０．２Ｎの２５ｎｍの層により置き換えられた第１の中間層４ａｍを除き、先の実施例の場合と同一である。
【０２７１】
デバイス
本発明による構造を使用して製造するのに適した、電子の、光電子の、または微小機械のデバイスの、いくつかの非限定的な実施例について、以下に述べる。
【０２７２】
ショットキーダイオード
図１５は、その左部分において、本発明を用いて形成されたＧａＮの有用層に生成されたショットキーダイオードを示す。
【０２７３】
図１５の右部分は、逆転電場状態（破壊電圧Ｖｂは１０２〜１０４Ｖ）に耐えるのに必要なｎ−ドープＧａＮの層の厚さｅをそのドーピングレベルＮｄの関数として決定したものを示す。
【０２７４】
有用層３は、オーミック接触用の埋め込み層３’と、ショットキー接触用の、上に重なる層３”とを含む。
【０２７５】
層３’はｎ＋＋ドープＧａＮで作製され、ドーパント濃度は１０２０ｃｍ−３程度であり、２μｍの厚さである。そのような層は、５０オーム／ｃｍ２程度の低抵抗を有する。
【０２７６】
層３”は、低ｎドーピングによるＧａＮで作製され、ドーパント濃度は２．１０１６ｃｍ−３程度であり、７μｍの厚さである。前記層は、６００Ｖ程度の破壊電圧に耐える。
【０２７７】
したがって有用層３の全厚は９μｍである。
【０２７８】
ＩＩＩ−Ｎショットキーダイオードにより、それを支持するエピタキシャル構造に適用される重要な要件は、シリコン基板上でのＧａＮの極めて厚い連続層のエピタキシーに適した、ＩＩＩ−Ｎ緩衝層の系のエピタキシーを必要とする。
【０２７９】
そのような亀裂のない層は、シリコン基板上でＩＩＩ−Ｎ材料のエピタキシーを用いてその他の群で得られた結果に比べ、ＧａＮ転位密度を非常に低いレベルにまで低減させることによって得られた。
【０２８０】
得られた材料の品質は、サファイヤ上のエピタキシャルＧａＮの場合よりも優れている（サファイヤ基板は、現時点で基準となる工業用基板である）。
【０２８１】
事実、シリコン上のＧａＮの厚いエピタキシャル層には、サファイヤ上のＧａＮのエピタキシャル層とは異なって、「マイクロパイプ」欠陥がない。
【０２８２】
当然ながら、本発明を用いて得られた低転位密度は、より薄い有用層を必要とする場合であっても、任意の電子の、光電子の、または微小機械のデバイスに使用することができる。
【０２８３】
このように、本発明の実施は、発光ダイオード、レーザーダイオード、トランジスター（ＨＦＥＴ、ＨＥＭＴ）などの製造にも有利である。
【０２８４】
図示され以下に記述される様々なデバイスでは、活性層３と、活性層上に形成された問題のデバイスに対する特定の層とだけが表され；シリコン基板を含めた、活性層３の下にある構造は、上述の通りである。
【０２８５】
発光ダイオード
発光ダイオードでは、シリコン基板が低コストおよび大きなサイズであることにより、サファイヤ、ＳｉＣ、またはバルクＧａＮなどの基板に比べ、最終構成要素のコストを低下させることが可能になり、本発明を用いることにより、転位密度に関してサファイヤ基板を使用したときに以前は可能ではなかった結晶品質が実現され、即ち、シリコン上のＧａＮの成長により従来技術で得られた密度の１０分の１の転位密度が実現される。これは、非放射再結合を低減させ、したがって優れた内部および外部量子収量を得るのを可能にする。
【０２８６】
図１６は、可視光範囲で放出する発光ダイオードの実施例を示す。
【０２８７】
そのようなダイオードを生成するには、シリコンがｎ＋ドープされたＧａＮの２μｍの厚さの活性層３上に、組成ＧａＮ／Ｇａ１−ｘＩｎｘＮを有する多重量子井戸ＭＱＷと、ＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ａ上の、マグネシウムがｐ−ドープされたＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ｂからなる層５と、マグネシウムがｐ−ドープされたＧａＮまたはＧａＩｎＮの２００ｎｍの層６と、マグネシウムがｐ＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ａ上の、マグネシウムがｐ＋＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ｂからなる層７が、順次形成される。
【０２８８】
多重量子井戸ＭＱＷは、Ｇａ１−ｘＩｎｘＮ（式中、ｘは０．０５〜０．３超の値であり、このとき１未満であること維持する）の３ｎｍの層ＭＱＷ１上の、ＧａＮの８ｎｍの層ＭＱＷ２からなる、１から５つの２重層構造の積層体からなる。
【０２８９】
図１７は、２つのモノリシックブラッグミラーを備えた共振空胴発光ダイオードの実施例を示す。
【０２９０】
そのようなダイオードは、シリコンがｎ＋ドープされたＧａＮの活性層３上に、シリコンがｎ−ドープされた組成ＧａＮ／ＡｌｘＧａ１−ｘＮを有する第１のブラッグミラーＭＢ１と、シリコンがｎ−ドープされたＧａＮの第１のキャビティーＣ１と、組成ＧａＮ／Ｇａ１−ｘＩｎｘＮを有する多重量子井戸ＭＱＷと、ＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ａ上の、マグネシウムがｐ−ドープされたＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ｂからなる層５と、マグネシウムがｐ−ドープされたＧａＮの第２のキャビティーＣ２と、マグネシウムがｐ−ドープされた組成ＧａＮ／ＡｌｘＧａ１−ｘＮを有する第２のブラッグミラーＭＢ２と、マグネシウムがｐ＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ａ上の、マグネシウムがｐ＋＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ｂからなる層７とを、順次含む。
【０２９１】
多重量子井戸ＭＱＷは、Ｇａ１−ｘＩｎｘＮ（式中、ｘは０．０５〜０．３超の値であり、このとき１未満であること維持する）の２．５ｎｍの層ＭＱＷ１上の、ＧａＮの１１．５ｎｍの層ＭＱＷ２からなる、１から５つの２重層構造の積層体からなる。
【０２９２】
第１のブラッグミラーＭＢ１は、シリコンがドープされたＧａＮの５５ｎｍの層ＭＢ１１上の、シリコンがドープされたＡｌ０．２Ｇａ０．８Ｎの６０ｎｍの層ＭＢ１２からなる、２０から３０の２重層構造の積層体からなる。
【０２９３】
最後に、第２のブラッグミラーＭＢ２は、マグネシウムがドープされたＧａＮの５５の層ＭＢ２１上の、マグネシウムがドープされたＡｌ０．２Ｇａ０．８Ｎの６０ｎｍの層ＭＢ２２からなる、２０から３０の２重層構造の積層体からなる。
【０２９４】
図１８は、１つのモノリシックブラッグミラーを備える共振空胴発光ダイオードの実施例を示す。
【０２９５】
そのようなダイオードは、シリコンがｎ＋ドープされたＧａＮの活性層３（ｎ接触層も形成する）上に、シリコンがｎ−ドープされた組成ＧａＮ／ＡｌｘＧａ１−ｘＮを有するブラッグミラーＭＢと、シリコンがｎ−ドープされたＧａＮの第１のキャビティーＣ１と、組成ＧａＮ／Ｇａ１−ｘＩｎｘＮを有する多重量子井戸ＭＱＷ（デバイスの活性ゾーンを形成する）と、ＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ａ上の、マグネシウムがｐ−ドープされたＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ｂからなる電子遮断層５と、マグネシウムがｐ−ドープされたＧａＮの第２のキャビティーＣ２と、マグネシウムがｐ＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ａ上の、マグネシウムがｐ＋＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ｂからなるｐ接触層７とを、順次含む。
【０２９６】
多重量子井戸ＭＱＷとブラッグミラーＭＢとの組成は、それぞれ、図１７に示したデバイスの多重量子井戸ＭＱＷと第１のブラッグミラーＭＢ１との場合に同一である。
【０２９７】
図１９は、ＡｌＩｎＮをベースにした、モノリシックブラッグミラーを備えたＲＣ−ＬＥＤの実施例を示す。
【０２９８】
このデバイスは、シリコンがｎ＋ドープされたＧａＮの活性層３上に、シリコンがｎ−ドープされた組成ＧａＮ／ＡｌｘＧａ１−ｘＮを有するブラッグミラーＭＢと、シリコンがｎ−ドープされたＧａＮの第１のキャビティーＣ１と、組成ＧａＮ／Ｇａ１−ｘＩｎｘＮを有する多重量子井戸ＭＱＷ（デバイスの活性ゾーンを形成する）と、ＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ａ上の、マグネシウムがｐ−ドープされたＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ｂからなる電子遮断層５と、マグネシウムがｐ−ドープされたＧａＮの第２のキャビティーＣ２と、マグネシウムがｐ＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ａ上の、マグネシウムがｐ＋＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ｂからなるｐ接触層７とを、順次含む。
【０２９９】
多重量子井戸ＭＱＷは、Ｇａ１−ｘＩｎｘＮ（式中、ｘは０．０５〜０．３超の値であり、このとき１未満であることが維持される）の２．５ｎｍの層ＭＱＷ１上の、ＧａＮの１１．５ｎｍの層ＭＱＷ２からなる、１から５の２重層構造の積層体からなる。
【０３００】
ブラッグミラーＭＢは、シリコンがドープされたＧａＮの５５ｎｍの層ＭＢ１１上の、シリコンがドープされたＡｌ０．８３Ｉｎ０．１７Ｎの６２ｎｍの層ＮＢ１２からなる、２０の２重層構造の積層体からなる。
【０３０１】
レーザーダイオード
レーザーダイオードでは、シリコン基板が低コストおよび大きなサイズであることにより、サファイヤ、ＳｉＣ、またはバルクＧａＮなどの基板に比べ、最終構成要素のコストを低下させることが可能になり、本発明を用いることにより、転位密度に関してサファイヤ基板を使用したときに以前は可能ではなかった結晶品質が実現され、即ち、シリコン上のＧａＮの成長により従来技術で得られた密度の１０分の１の転位密度が実現される。これは、非放射再結合を低減させ、したがってより低い閾値電流強度を得るのを可能にする。
【０３０２】
図２０は、「端面発光」レーザーダイオードの第１の実施例を示す。
【０３０３】
このデバイスは、シリコンがｎ＋ドープされたＧａＮの４μｍの活性層３（ｎ接触層を形成する）上に、シリコンがｎ−ドープされた組成ＧａＮ／ＡｌｘＧａ１−ｘＮを有する第１の超格子ＳＬ１（ｎコーティングを形成する）と、シリコンがｎ−ドープされたＧａＮの１１０ｎｍの層８（ｎ導波路を形成する）と、組成ＧａＮ／ＧａｘＩｎ１−ｘＮを有する多重量子井戸ＭＱＷ（デバイスの活性ゾーン）と、ＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ａ上の、マグネシウムがｐ−ドープされたＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ｂからなる電子遮断層５と、マグネシウムがｐ−ドープされたＧａＮの１００ｎｍの層９（ｐ導波路を形成する）と、マグネシウムがｐ−ドープされた組成ＧａＮ／ＡｌｘＧａ１−ｘＮを有する第２の超格子ＳＬ２（ｐコーティングを形成する）と、マグネシウムがｐ＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ａ上の、マグネシウムがｐ＋＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ｂからなるｐ接触層７とを、順次含む。
【０３０４】
多重量子井戸ＭＱＷは、Ｇａ０．１５Ｉｎ０．８５Ｎの３ｎｍの層ＭＱＷ１上の、ＧａＮの１０ｎｍの層ＭＱＷ２からなる、１から５の２重層構造の積層体からなる。
【０３０５】
第１の超格子ＳＬ１は、Ａｌ０．１Ｇａ０．９Ｎの１０ｎｍの層ＳＬ１１上の、シリコンがドープされたＡｌ０．８３Ｉｎ０．１７Ｎの２．５ｎｍの層ＳＬ１２からなる、１２０の２重層構造の積層体からなる。
【０３０６】
第２の超格子ＳＬ２は、Ａｌ０．１４Ｇａ０．８６Ｎの２．５ｎｍの層ＳＬ２１上の、マグネシウムがドープされたＧａＮの２．５ｎｍの層ＳＬ２２からなる、１０５の２重層構造の積層体からなる。
【０３０７】
図２１は、非特許文献２０および２１の論文に記載されるような、先の実施例と同じタイプであるがＡｌＩｎＮをベースにしたレーザーダイオードの第２の実施例を示す。
【０３０８】
このデバイスは、シリコンがｎ＋ドープされたＧａＮの４μｍの活性層３（ｎ接触層を形成する）上に、シリコンがｎ−ドープされた組成Ａｌ０．８３Ｉｎ０．１７Ｎを有する層１０（ｎコーティングを形成する）と、シリコンがｎ−ドープされたＧａＮの１１０ｎｍの層８（ｎ導波路を形成する）と、組成ＧａＮ／ＧａｘＩｎ１−ｘＮを有する多重量子井戸ＭＱＷ（デバイスの活性ゾーン）と、ＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ａ上の、マグネシウムがｐ−ドープされたＡｌｘＧａ１−ｘＮ（式中、ｘは０．１〜０．３である）の１０ｎｍの層５ｂからなる電子遮断層５と、マグネシウムがｐ−ドープされたＧａＮの１００ｎｍの層９（ｐ導波路を形成する）と、マグネシウムがｐ−ドープされた組成ＧａＮ／ＡｌｘＧａ１−ｘＮを有する超格子ＳＬ（ｐコーティングを形成する）と、マグネシウムがｐ＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ａ上の、マグネシウムがｐ＋＋ドープされたＧａＮまたはＧａＩｎＮの５ｎｍの層７ｂからなるｐ接触層７とを、順次含む。
【０３０９】
多重量子井戸ＭＱＷは、Ｇａ０．１５Ｉｎ０．８５Ｎの３ｎｍの層ＭＱＷ１上の、ＧａＮの１０ｎｍの層ＭＱＷ２からなる、１から５の２重層構造の積層体からなる。
【０３１０】
超格子ＳＬは、Ａｌ０．１４Ｇａ０．８６Ｎの２．５ｎｍの層ＳＬ２１上の、マグネシウムがドープされたＧａＮの２．５ｎｍの層ＳＬ２２からなる、１０５の２重層構造の積層体からなる。
【０３１１】
トランジスター
トランジスターの場合、シリコン基板が低コストおよび大きなサイズであることにより、サファイヤ、ＳｉＣ、またはバルクＧａＮなどの基板に比べ、最終構成要素のコストを低下させることが可能になり、本発明を用いることにより、転位密度に関してサファイヤ基板を使用したときに以前は可能ではなかった結晶品質が実現され、即ち、シリコン上のＧａＮの成長により従来技術で得られた密度の１０分の１の転位密度が実現される。これは、トランジスターの耐用寿命を延ばし、転位により誘発された電子散乱を低減させ、より高い移動度を得るのを可能にする。さらに、その優れた熱伝導により、サファイヤ基板上のトランジスターの設計に比べてシリコン基板をより小さい構成要素サイズにすることができ、したがって優れた基板収量が得られる。
【０３１２】
図２２は、高電子移動度トランジスター（ＨＥＭＴ）または電界効果トランジスター（ＦＥＴ）の実施例を示す。
【０３１３】
このトランジスターでは、緩衝層がＧａＮの活性層３によって形成される。緩衝層上には、ＧａＮの３ｎｍの層１２で覆われた、Ａｌ０．２５Ｇａ０．７５Ｎの３０ｎｍのチャネル層１１が形成される。
【０３１４】
図２３は、図２２の場合に類似した、しかし緩衝層３とチャネル層１１との間にＡｌＮの１ｎｍのスペーサー層１３を含む、高電子移動度トラジスター（ＨＥＭＴ）または電界効果トランジスター（ＦＥＴ）のその他の実施例を示す。
【０３１５】
ＧａＮとＡｌＧａＮとの間のこのＡｌＮの薄層により、界面でのバンドギャップはＧａＮ／ＡｌＧａＮ界面よりも大きい。その結果、電子波動関数のＡｌＧａＮにおける浸透はより低く、ＧａＮ／ＡｌＮ／ＡｌＧａＮ界面で自発的に形成される２次元電子ガス（圧電効果）は、より良好に閉じ込められる。さらに、ＡＩＮの薄層は、さらなる直列の抵抗を形成しないほど十分に薄い。
【０３１６】
あるいは（図示せず）、図２３の場合に類似した光電子移動度トランジスター（ＨＥＭＴ）または電界効果トランジスター（ＦＥＴ）は、緩衝層３上に、ＡｌＮの１から２ｎｍのスペーサー層１３、Ａｌ０．８２Ｉｎ０．１８Ｎの１０から３０ｎｍのチャネル層１１、およびＧａＮの３ｎｍの層１２を含んでいてもよい。
【０３１７】
本発明による方法は、ＧａＮの亀裂のない有用層の内部または上に、非特許文献２２または２３の論文により記載されたようなトランジスターを形成するのにも適している。
【０３１８】
明らかに、上記に示された実施例は、本発明の適用例の分野または有用層の内部もしくは上に形成されたデバイスに使用される材料に関して、いかようにも限定するものではない単なる特定の例示である。
【０３１９】
このように本発明は、ＧａＮの自立層を得るのに適しており、即ち、強化材に取着させる必要なく、表面にエピタキシャル成長されている基板から除去するのに適している。
【０３２０】
そのような、高い結晶品質のＧａＮの厚い層は、大きなＧａＮ基板として使用するのに、またはＳｍａｒｔ  Ｃｕｔ（商標）プロセスの使用を特に含む層転写法を用いて半導体構造を形成するのに適している。
【０３２１】
あるいは、本発明により得られたＧａＮの有用層は、目的とする適用例に応じて性質が選択される、基板に転写することができる。
【０３２２】
図２４は、本発明により形成された構造に関し、ＧａＮの有用層の厚さｅ（単位  μｍ）の関数として、転位密度ＴＤＤ（単位  ｃｍ−２）を示す。
【０３２３】
この図は、本発明による方法を用いて得られた構造がほとんど、特にＧａＮの層の厚さが１マイクロメートルを超える厚さである場合に５×１０８ｃｍ−２以下の転位密度を有することを示す。
【図１】
2014527707.tif 000005
【図２】
2014527707.tif 000006
【図３】
2014527707.tif 000007
【図４】
2014527707.tif 000008
【図５】
2014527707.tif 000009
【図９】
2014527707.tif 000010
【図１５】
2014527707.tif 000011
【図１６】
2014527707.tif 000012
【図１７】
2014527707.tif 000013
【図１８】
2014527707.tif 000014
【図１９】
2014527707.tif 000015
【図２０】
2014527707.tif 000016
【図２１】
2014527707.tif 000017
【図２２】
2014527707.tif 000018
【図２３】
2014527707.tif 000019
【図６】
2014527707.tif 000020
【図７】
2014527707.tif 000021
【図８】
2014527707.tif 000022
【図１０】
2014527707.tif 000023
【図１１】
2014527707.tif 000024
【図１２】
2014527707.tif 000025
【図１３】
2014527707.tif 000026
【図１４】
2014527707.tif 000027
【図２４】
2014527707.tif 000028
【国際調査報告】
2014527707.tif 000029
2014527707.tif 000030
2014527707.tif 000031