(57)【要約】時間領域切換え型アナログ／デジタル変換装置およびその使用方法。１つの実現例において、変換装置は、搬送波信号源と少なくとも１つの基準信号源とを含む。搬送波信号を入力信号と合成し、合成変調信号は比較器回路へ送られる。比較器は、変調波形の基準レベルとの交差を検出してトリガ事象を生成するように構成されている。相続くトリガ事象間の期間を用いて、入力信号に起因する変調信号の偏移を得、これにより入力信号測定が可能となる。搬送波振動振幅および周波数の制御により、変換器ダイナミックレンジおよび分解能をリアルタイムで調節できる。さらなる基準信号レベルを用いることにより、センサ周波数応答および精度が増す。デュアルチャネル変換装置により、共通モード雑音の推定および除去が可能となり、これにより信号変換精度が向上する。【選択図】図1
2014526226.tif 000002
【特許請求の範囲】
【請求項１】
入力信号および搬送波信号を受信するように構成された第１のインターフェースと、
該第１のインターフェースと信号通信する論理部とを含み、
該論理部は、
１つ以上の基準レベルを特定し、
前記入力信号および前記搬送波信号に基づいて変調信号を生成し、
前記１つ以上の基準レベルに対する前記変調信号の交差を検出し、
該検出された交差に基づいて、複数のタイミング周期を求め、
少なくとも部分的に前記複数のタイミング周期に基づいて、前記入力信号の１つ以上の推定値を生成するように構成されたアナログ／デジタル変換装置。
【請求項２】
前記変換装置はさらに、動的に調節可能な動的測定範囲を含む請求項１に記載の変換装置。
【請求項３】
前記動的に調節可能な動的測定範囲の調節は、少なくとも前記搬送波信号の振幅を用いて行う請求項２に記載の変換装置。
【請求項４】
前記調節は、少なくとも部分的に前記入力信号の振幅に基づいて選択される請求項３に記載の変換装置。
【請求項５】
前記入力信号の前記１つ以上の推定値は、独立した２つ以上の推定値を含む請求項１に記載の変換装置。
【請求項６】
前記論理部はさらに、前記独立した２つ以上の推定値を組み合わせて前記変換装置の精度を増加させるように構成された請求項５に記載の変換装置。
【請求項７】
前記変換装置はさらに、１つ以上の信号歪みを軽減するように構成された補償装置を含む請求項１に記載の変換装置。
【請求項８】
前記補償装置は第２の信号経路を含む請求項７に記載の変換装置。
【請求項９】
前記１つ以上の信号歪みは共通モード雑音を含み、
前記補償装置は、前記共通モード雑音の推定値を少なくとも部分的に前記第２の信号経路に基づいて生成するように構成された請求項８に記載の変換装置。
【請求項１０】
前記変換装置はさらにサンプルホールド装置を含み、該サンプルホールド装置は、前記変換装置のサンプリング周期にわたって一定のサンプル振幅を出力するように構成された請求項１に記載の変換装置。
【請求項１１】
アナログ波形を受信し、
該アナログ波形を周期的信号と混合して混合波形を生成し、
前記周期的信号に基づいて少なくとも１つの周期を定義し、
前記混合波形の少なくとも１つの所定の振幅レベルとの交差に基づいて、１つ以上のタイミング値を求め、
少なくとも部分的に前記定義された少なくとも１つの周期に対する前記１つ以上のタイミング値との比較に基づいて前記アナログ波形の振幅を推定するアナログ波形のデジタル信号への変換方法。
【請求項１２】
前記方法はさらに、雑音からの１つ以上の影響分を補償することを含む請求項１１に記載の方法。
【請求項１３】
前記アナログ波形の前記振幅の推定動作は、独立した２つ以上の推定アルゴリズムに基づく独立した２つ以上の値の生成を含む請求項１１に記載の方法。
【請求項１４】
前記アナログ波形は時変波形を含む請求項１１に記載の方法。
【請求項１５】
前記時変アナログ波形の前記振幅の推定動作は、前記アナログ波形の時間的変化を１つ以上のサンプリング周期にわたる線形変化としてモデル化することを含む請求項１４に記載の方法。
【請求項１６】
前記少なくとも１つの周期を定義することは、複数の周期を定義することを含み、前記方法はさらに、該定義された複数の周期のうち少なくとも１つにわたって少なくとも１つの論理装置の電力を低減して資源消費を減らすことを含む請求項１１に記載の方法。
【請求項１７】
前記周期的信号は非正弦波形を含む請求項１１に記載の方法。
【請求項１８】
１つ以上の処理を記憶するように構成されたコンピュータ読出し可能な非一時記憶装置であって、前記１つ以上の処理は複数の命令を含み、該複数の命令は、実行すると、
入力信号および既知の周波数の搬送波から導出された変調波形を受け、
基準レベルの前記変調波形との交差を含む複数の事象の相対的タイミングを求め、
該相対的タイミングを前記既知の周波数から導出された周期と比較し、
少なくとも前記比較に基づいて前記入力信号の推定値を算出するように構成されたコンピュータ読出し可能な非一時記憶装置。
【請求項１９】
命令はさらに、複数の前記推定値を順次算出して前記入力信号に基づくデジタル出力波形を生成するように構成された請求項１８に記載のコンピュータ読出し可能な非一時記憶装置。
【請求項２０】
前記推定値それぞれの間の時間幅は前記導出された周期に基づいて求める請求項１９に記載のコンピュータ読出し可能な非一時記憶装置。
【請求項２１】
前記入力信号は時変電圧レベルを含む請求項１８に記載のコンピュータ読出し可能な非一時記憶装置。
【請求項２２】
搬送波周期の特性を有する周期的搬送波信号を受信するように構成された第１のポートと、
入力アナログ信号を受信するように構成された入力ポートと、
論理部とを含み、該論理部は、
前記搬送波信号および前記入力アナログ信号に基づいて変調信号を生成し、
該変調信号を第１の基準信号と比較し、
少なくとも部分的に前記比較に基づいて前記第１の基準信号に関連する第１の複数のトリガ事象を生成し、
少なくとも部分的に該第１の複数のトリガ事象および基準クロックに基づいて第１の時間間隔を求め、
少なくとも部分的に該第１の時間間隔および前記搬送波周期に基づいて前記入力信号のデジタル表示を生成するように構成された時間領域切換え型アナログ／デジタル変換装置。
【請求項２３】
前記デジタル表示は少なくとも部分的に前記第１の基準信号に基づく請求項２２に記載の時間領域切換え型アナログ／デジタル変換装置。
【請求項２４】
前記論理部はさらに、
前記変調信号を第２の基準信号と比較し、
少なくとも部分的に該変調信号の該第２の基準信号との比較に基づいて該第２の基準信号に関連する第２の複数のトリガ事象を生成し、
少なくとも部分的に該第２の複数のトリガ事象および前記基準クロックに基づいて第２の時間間隔を求めるように構成され、
前記デジタル表示は、少なくとも部分的に第２の時間間隔、ならびに前記第１の基準信号と第２の基準信号との間の関係に基づく請求項２２に記載の時間領域切換え型アナログ／デジタル変換装置。
【請求項２５】
動的に調節可能な動的測定範囲を含むアナログ／デジタル変換装置。
【請求項２６】
前記動的に調整可能な動的測定範囲は、少なくとも搬送波信号の振幅を使用するように構成された請求項２５に記載のアナログ／デジタル変換装置。
【請求項２７】
前記調節は、少なくとも部分的に入力信号の振幅に基づいて選択される請求項２６に記載のアナログ／デジタル変換装置。
【発明の詳細な説明】
【背景技術】
【０００１】
（優先権および関連出願）
本出願は、本願と同時係属中の米国特許出願第１３／５８８，６４３号（出願日：２０１２年８月１７日、発明の名称：時間領域切換え型アナログ／デジタル変換装置および方法）に対する優先権を主張する。この米国特許出願は、米国仮特許出願第６１／５２５，５９６号（出願日：２０１１年８月１９日、発明の名称：上記と同じ）に対する優先権を主張し、引用によってその全体を本願に取り込む。
【０００２】
本出願は、米国特許出願第１３／１６８，６０３号（出願日：２０１１年６月２４日、発明の名称：発振揺らぎの時間領域測定装置および方法）にも関連し、引用によってその全体を本願に取り込む。
【技術分野】
【０００３】
本発明は一般に、信号変換用発振方法および装置に関し、より詳細には、１つの例示的局面では、時間領域切換え型アナログ／デジタル変換装置と、その実現方法および使用方法とに関する。
(関連技術の説明)
【０００４】
アナログ／デジタル変換器（ＡＤＣ）は、連続量を時間的に離散したデジタル表示に変換する装置であり、信号測定および他の用途に用いられている。典型的には、ＡＤＣは、入力アナログ信号（例えば、電圧または電流）を入力信号の大きさに比例するデジタル値に変換する電子装置である。
【０００５】
アナログ／デジタル変換器の性能は典型的には、サンプリングレート（これは典型的には、ナイキスト原理に従って、検出すべき最大周波数の２倍に選択される）と、分解能（ビット数）と、アナログ入力信号値の表わすのに用いるデジタル化ビットストリーム中のビット数と、最下位ビット（ＬＳＢ）（デジタル化ビットストリーム中の最小重みビット）とを用いて特徴付けられる。ＡＤＣＬＳＢに対応するアナログ信号値（例えば、電圧または電流）も、信号分解能すなわちＡＤＣ電気的分解能と呼ばれる。ＬＳＢは、ＡＤＣの出力コードレベルを変更するのに必要な入力電圧の最小変化を示す。現行のＡＤＣ技術の場合、現在のＡＤＣの分解能は典型的には８ビット〜２４ビットである。
【０００６】
既存のＡＤＣ技術を表１に示す。既存のＡＤＣ技術は、デルタシグマ変換器、デルタ変調変換器、逐次近似（ＳＡＲ）変換器、直接変換またはフラッシュＡＤＣ、ウィルキンソンＡＤＣ、積分型ＡＤＣ（例えばデュアルスロープ、クワッドスロープ）およびパイプラインＡＤＣ）を含む。表１は、いくつかの典型的なＡＤＣ技術についての選択された概要性能およびコスト指標を示す。
【０００７】
【表１】
2014526226.tif 000003
【０００８】
エラー源が多様なため、既存の市販のＡＤＣの性能に影響がでる。どれが主なエラー源となるかは、変換器に用いられる技術に依存する。典型的には、すべての種類のＡＤＣにおいて、量子化誤差、非線形性およびクロックジッタが発生するため、所与の用途に合わせたＡＤＣ技術の選択に影響がでる。これらの雑音源に起因して、（フルスケールの正弦入力波形について）以下のように定義される有効ビット数（ＥＮＯＢ）が低減することが多い。
ＥＮＯＢ＝（ＳＩＮＡＤ−１．７６）／６．０２、    （式１）
【０００９】
ただし、信号対雑音比および歪み（ＳＩＮＡＤ）は典型的にはｄＢで表され、変換器雑音のＲＭＳ値＋歪み（正弦波なしの）に対する正弦波ＡＤＣ入力の二乗平均平方根（ＲＭＳ）値の比である。ＲＭＳ雑音＋歪みは、ナイキスト周波数までの全スペクトル成分（基本波およびＤＣオフセットを除く）を含む。
【００１０】
そのため、例えば、２４ビットＡＤＣは、各サンプルの最初から２１ビットまたは２２ビット目（すなわち、ＥＮＯＢ＝２１）までに含まれる有意データのみを有する。
【００１１】
ほとんどの既存のＡＤＣ実現方法には、いくつかの欠陥（例えば、ダイナミックレンジおよび分解能が固定）がある。特に、既存の技術の場合、広いダイナミックレンジで不均一な信号振幅分布を有する信号（すなわち、高振幅信号または低振幅信号が中帯域信号ほど頻繁に出現しない場合）の測定には適していない。このような信号を測定する場合、ユーザは、妥協を高振幅信号部分（クリッピング）または低振幅信号部分（分解能）に対して余儀なくされるか、または、信号振幅範囲の離散部分をサンプリングする複数のＡＤＣで特殊な多チャネル方式を実現する必要に迫られる場合が多い。このような実現方法を用いた場合、コストおよび複雑性が増すため、広範な用途が限定される。また、既存の低コストの市販ＡＤＣの精度はそれほど高くないことが多い一方、より高精度のＡＤＣは非常に高コストとなりがちであり、広範な用途が限定される。
【００１２】
このように、より大きなダイナミックレンジを有し高精度および高分解能がさらに改善されるとともに、既存の方式と比較してコストおよび複雑性が低く、広範な検出および測定用途に用いることが可能なアナログ／デジタル変換装置の必要性が顕著である。
【発明の概要】
【００１３】
本発明は、特に、周期的搬送波形による時間領域ゲーティングに基づいたアナログ／デジタル変換装置および方法を開示する。
【００１４】
本発明の第１の局面において、アナログ／デジタル変換装置が開示される。一実施形態において、アナログ／デジタル変換器は、（ｉ）入力信号および搬送波信号を受信するように構成された第１のインターフェースと、（ｉｉ）処理論理部とを含む。処理論理部は、（ｉ）１つ以上の基準レベルを特定し、（ｉｉ）入力信号および搬送波信号に基づいて変調信号を生成し、（ｉｉｉ）変調信号の１つ以上の基準レベルとの交差を検出し、（ｉｖ）検出した交差に基づいて複数のタイミング周期を求め、（ｖ）少なくとも部分的にこのタイミング周期に基づいて入力信号の１つ以上の推定値を生成するように構成されている。
【００１５】
本発明の第２の局面において、アナログ波形をデジタル信号へ変換する方法が開示される。一実施形態において、本方法は、（ｉ）アナログ波形を受信し、（ｉｉ）アナログ波形を周期的信号と混合して混合波形を生成し、（ｉｉｉ）周期的信号に基づいて周期を定義し、（ｉｖ）混合波形の少なくとも１つの所定の振幅レベルとの交差に基づいて、１つ以上のタイミング値を求め、（ｖ）少なくとも部分的に前記定義された周期に対するこの１つ以上のタイミング値との比較に基づいてアナログ波形の振幅を推定することを含む。
【００１６】
本発明の第３の局面において、１つ以上の処理を記憶するように構成されたコンピュータ読出し可能な非一時記憶装置が開示される。一実施形態において、１つ以上の処理は複数の命令を含み、これらの命令は、実行すると、（ｉ）入力信号および既知の周波数の搬送波から導出された変調波形を受け、（ｉ）基準レベルの変調波形との交差を含む複数の事象の相対的タイミングを求め、（ｉｉｉ）相対的タイミングを既知の周波数から導出された周期と比較し、（ｉｖ）少なくともこの比較に基づいて入力信号の推定値を計算するように構成されている。
【００１７】
本発明の第４の局面において、時間領域切換え型アナログ／デジタル変換装置が開示される。一実施形態において、アナログ／デジタル変換器は、（ｉ）搬送波周期の特性を有する周期的搬送波信号を受信するように構成された第１のポーと、（ｉｉ）入力アナログ信号を受信するように構成された入力ポートと、（ｉｉｉ）論理ブロックとを含む。論理ブロックは、（ｉ）搬送波信号および入力信号に基づいて変調信号を生成し、（ｉｉ）変調信号を第１の基準信号と比較し、（ｉｉｉ）少なくとも部分的にこの比較に基づいて第１の基準信号に関連する第１の複数のトリガ事象を生成し、（ｉｖ）少なくとも部分的に第１の複数のトリガ事象および基準クロックに基づいて第１の時間間隔を求め、（ｖ）少なくとも部分的に第１の時間間隔および搬送波周期に基づいて入力信号のデジタル表示を生成するように構成されている。
【００１８】
本発明の第５の局面において、アナログ／デジタル変換処理にて発生する歪みを補償する方法が開示される。一実施形態において、時変入力波形をサンプリングし、これを一定の値に保持期間にわたって保持する。時間的変化から生じる高調波の影響分を補償する。
【００１９】
別の実施形態において、入力信号を搬送波と混合して変調入力信号を生成する。この変調入力信号により複数のサンプリング事象がトリガされる。これらのサンプリング事象を用いて、変調入力信号を示す近似曲線を生成する。この表示を用いて歪み項を定量化し、次に歪み項を除去する。
【００２０】
さらに別の実施形態において、差分技術を用いて、雑音からの影響分を除去する。
【００２１】
本発明の第６の局面において、波形整流に基づくアナログ／デジタル変換器が開示される。一実施形態において、変換器は、信号の負部分を正軸に折り返すように構成された処理論理部を含む。この折り返しにより、特定の波形に対する基準レベル交差の数が増加する。
【００２２】
本発明のさらなる特徴、その本質および多様な利点は、添付の図面および以下の詳細な説明から明らかとなる。
【図面の簡単な説明】
【００２３】
本発明の特徴、目的および利点は、以下に記載される詳細な説明を図面と共に読めば、より明らかとなる。
【図１】は、本発明によるＴＤＳＡＤＣの例示的実施形態を示す機能ブロック図である。
【図１Ａ】は、本発明による単一基準レベルの時間領域切換え型（ＴＤＳ）アナログ／デジタル変換器（ＡＤＣ）を用いて入力変調信号を測定する方法の一実施形態を示すグラフである。
【図１Ｂ】は、本発明の一実施形態による単一基準レベルの時間領域切換え型ＡＤＣの構成を示すブロック図である。
【図１Ｃ】は、本発明による２基準レベルＴＤＳＡＤＣを用いて入力変調信号を測定する方法の一実施形態を示すグラフである。
【図１Ｄ】は、一実施形態の本発明の２基準レベルＴＤＳＡＤＣによる一連の基準レベル交差間の時間間隔の変化を、図１に示すデータと比較して大きな入力信号に対する関数として示すグラフである。
【図１Ｅ】は、本発明の２基準レベルＴＤＳＡＤＣの第２の実施形態を示すブロック図である。
【図１Ｆ】は、図１ＥのＴＤＳＡＤＣの詳細を示す電気回路図である。
【図１Ｇ】は、図１Ｅおよび図１Ｆの例示的ＡＤＣ実現例で用いられる、従来技術による時間／デジタル変換器に対する時間を示すブロック図である。
【図１Ｈ】は、図１Ｅの単一チャネル２基準レベルＴＤＳＡＤＣの実施形態の実現例の詳細を示すブロック図である。
【図１Ｉ】は、図１Ｅに示す実施形態の時間領域切換え型ＡＤＣ装置の例示的動作シーケンスを示すタイミング図である。
【図１Ｊ】は、本発明の一実施形態による、搬送波信号波形曲線に対する変調効果の一例を示すグラフである。
【図１Ｋ】は、本発明による３基準レベルＴＤＳＡＤＣを用いて入力変調信号を測定する方法の一実施形態を示すグラフである。
【図１Ｌ】は、本発明による２基準レベルＴＤＳＡＤＣを用いて入力変調信号を測定する方法の一実施形態を示すグラフである。
【図１Ｍ】は、本発明の一実施形態による、別々に搬送波測定を行う２チャネル２基準レベル時間領域切換え型ＡＤＣの構成を示すブロック図である。
【図１Ｎ】は、本発明の一実施形態による、３基準レベル時間領域切換え型ＡＤＣの構成を示すブロック図である。
【図１Ｏ】は、本発明の３基準レベル時間領域切換え型ＡＤＣの別の実施形態を示すブロック図である。
【図１Ｐ】は、本発明の反転搬送波３基準レベル時間領域切換え型ＡＤＣの一実施形態を示すブロック図である。
【図１Ｑ】は、本発明の３基準レベル時間領域切換え型ＡＤＣの別の実施形態を示すブロック図である。
【図１Ｒ】は、本発明による図１Ｑおよび図１ＲのＡＤＣ実施形態における変調信号波形測定の一実施形態を示すグラフである。
【図２】は、本発明による単一基準レベル波形整流ＴＤＳＡＤＣを用いて入力変調信号を測定する方法の一実施形態を示すグラフである。
【図２Ａ】は、図２に示す方法の実施形態の細部領域を示すグラフである。
【図３】は、本発明による時変変調信号波形測定の一実施形態を示すグラフである。
【図３Ａ】は、本発明による、サンプルホールド技術をＴＤＳＡＤＣへ適用する一般化された方法の一実施形態を示す論理フロー図である。
【図３Ｂ】は、本発明による、サンプルホールドを用いない場合の例示的ＴＤＳＡＤＣ測定方法のシミュレーション結果を示すグラフである。
【図３Ｃ】は、本発明による、サンプルホールドを用いた場合の例示的ＴＤＳＡＤＣ測定方法のシミュレーション結果を示すグラフである。
【図３Ｄ】は、本発明の一実施形態によるサンプルホールド波形整流ＴＤＳＡＤＣによる構成を示すブロック図である。
【図３Ｅ】は、本発明による例示的サンプルホールド回路を示す機能ブロック図である。
【図３Ｆ】は、本発明による図３ＤのＴＤＳＡＤＣ実施形態の電気回路図である。
【図３Ｇ】は、本発明によるサンプルホールドを用いる時変入力信号のＴＤＳＡＤＣ測定方法のシミュレーション結果を示すグラフである。
【図４】は、本発明によるＴＤＳＡＤＣ測定へ多項補正を適用する一般化された方法の一実施形態を示す論理フロー図である。
【図４Ａ】は、本発明による単一搬送波入力による多項補正を用いた例示的ＴＤＳＡＤＣ測定方法の効果を示すシミュレーション結果を示すグラフである。
【図４Ｂ】および
【図４Ｃ】は、本発明による複数の搬送波入力による多項補正を用いた例示的ＴＤＳＡＤＣ測定方法の効果を示すシミュレーション結果を示すグラフである。
【図５】は、本発明による搬送波形フィルタリングを用いた例示的ＴＤＳＡＤＣ測定方法のシミュレーション結果を示すグラフである。
【図６】は、本発明による差分信号雑音補償を用いた例示的ＴＤＳＡＤＣ測定方法のシミュレーション結果を示すグラフである。
【図６Ａ】は、本発明の一実施形態による独立搬送波測定を含む２チャネル単一基準レベル時間領域切換え型ＡＤＣの構成を示すブロック図である。
【図６Ｂ】は、本発明の一実施形態による単一チャネル２基準レベル時間領域切換え型ＡＤＣの構成を示すブロック図である。
【図６Ｃ】は、本発明の一実施形態による独立搬送波測定を含む３基準レベル時間領域切換え型ＡＤＣの構成を示すブロック図である。
【図７】は、本発明によるＴＤＳＡＤＣにおける差分変調信号測定を用いた一般化された方法の一実施形態を示す論理フロー図である。
【図７Ａ】は、本発明による差分ＡＤＣスキュー補償を用いた例示的ＴＤＳＡＤＣ測定方法のシミュレーション結果を示すグラフである。
【図７Ｂ】は、本発明の一実施形態による差分測定ＴＤＳＡＤＣを示す機能ブロック図である。
【図７Ｃ】は、本発明による差分信号測定の様々な例示的信号および搬送波の組合せを示す機能ブロック図である。
【図７Ｄ】は、本発明の様々な例示的実施形態に対する様々な歪み成分の影響の詳細を示すグラフである。
【図８】は、本発明による複数の時間間隔無相関測定を行う様々な例示的ＴＤＳＡＤＣ平均演算技術の雑音レベルに対する効果を示すグラフである。
【図８Ａ】は、本発明によるＴＤＳＡＤＣのサンプリング周期を倍にした例示的平均演算法を示すグラフである。
【図８Ｂ】は、本発明によるＴＤＳＡＤＣのサンプリング周期を変更する例示的方法を示すグラフである。
【図９】は、本発明によるＴＤＳＡＤＣにおいて曲線近似を行う方法の例示的実施形態を示すグラフである。
【図９Ａ】は、本発明による曲線近似を用いた例示的ＴＤＳＡＤＣシステムのシミュレーション出力を示すグラフである。
【図１０】は、入力信号をＴＤＳＡＤＣにおける非一定の基準信号として用いた例示的処理を示す機能ブロック図である。
【図１１】は、本発明による２基準レベル時間領域切換え型ＡＤＣで用いられるＤＣレベルが変化する入力変調信号を用いた時間間隔測定方法の一実施形態を示すグラフである。
【図１２】は、本発明の一実施形態による搬送波振幅に対する変調信号測定の不変性を示すグラフである。
【図１２Ａ】は、本発明の一実施形態による搬送波振幅に対する変調信号測定の不変性を示すグラフである。
【図１３】は、本発明のＴＤＳＡＤＣ装置および測定方法で用いられる搬送波信号波形の様々な実施形態を示すグラフである。
【図１４】は、本発明の一実施形態による、デュアル電圧ＴＤＳＡＤＣ測定の相対的誤差を様々な値の変調振幅および電圧分離に対する入力電圧絶対値の関数として行ったシミュレーションを示す一連のグラフである。
【図１４Ａ】は、本発明の一実施形態による、デュアル電圧ＴＤＳＡＤＣ測定の相対的誤差を様々な値の変調振幅および電圧分離に対する入力電圧絶対値の関数として行ったシミュレーションを示す一連のグラフである。
【図１４Ｂ】は、本発明の一実施形態による、デュアル電圧ＴＤＳＡＤＣ測定の相対的誤差を様々な値の変調振幅および電圧分離に対する入力電圧絶対値の関数として行ったシミュレーションを示す一連のグラフである。
【図１４Ｃ】は、本発明の一実施形態による、デュアル電圧ＴＤＳＡＤＣ測定の相対的誤差を様々な値の変調振幅および電圧分離に対する入力電圧絶対値の関数として行ったシミュレーションを示す一連のグラフである。
【図１４Ｄ】は、本発明の一実施形態による、デュアル電圧ＴＤＳＡＤＣ測定の相対的誤差を様々な値の変調振幅および電圧分離に対する入力電圧絶対値の関数として行ったシミュレーションを示す一連のグラフである。
【図１４Ｅ】は、本発明の一実施形態による、デュアル電圧ＴＤＳＡＤＣ測定の相対的誤差を様々な値の変調振幅および電圧分離に対する入力電圧絶対値の関数として行ったシミュレーションを示す一連のグラフである。
【図１４Ｆ】は、本発明の一実施形態による、デュアル電圧ＴＤＳＡＤＣ測定の相対的誤差を様々な値の変調振幅および電圧分離に対する入力電圧絶対値の関数として行ったシミュレーションを示す一連のグラフである。
【図１４Ｇ】は、本発明の一実施形態による、デュアル電圧ＴＤＳＡＤＣ測定の相対的誤差を様々な値の変調振幅および電圧分離に対する入力電圧絶対値の関数として行ったシミュレーションを示す一連のグラフである。
【図１４Ｈ】は、本発明の一実施形態による、デュアル電圧ＴＤＳＡＤＣ測定の相対的誤差を様々な値の変調振幅および電圧分離に対する入力電圧絶対値の関数として行ったシミュレーションを示す一連のグラフである。
【図１４Ｉ】は、例示的ＴＤＳＡＤＣシステムの出力雑音対ジッタ性能を示すグラフである。
【００２４】
ここに開示されるすべての図面は、２０１１〜２０１２年におけるＬｕｍｅｄｙｎｅ  Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ．の著作権によって保護され、いかなる転載も禁止する。
（詳細な説明）
【００２５】
ここで図面を参照するが、全図にわたって類似の参照符号は類似の部分を指す。
【００２６】
本願で用いる「搬送波」および「搬送波周波数」という用語は、例えば入力信号測定時に入力信号との合成に用いられる内部生成または外部生成した周期的信号を指すが、これに限定されない。
【００２７】
本願で用いる「コンピュータ」、「コンピューティング装置」および「コンピュータ化された装置」という用語の例を非限定的に挙げると、メインフレームコンピュータ、ワークステーション、サーバ、パーソナルコンピュータ（ＰＣ）およびミニコンピュータ（デスクトップ、ラップトップなどを問わない）、携帯情報端末（ＰＤＡ）、ハンドヘルドコンピュータ、内蔵型コンピュータ、プログラマブル論理装置、デジタル信号処理システム、パーソナル通信機器、タブレットコンピュータ、ポータブルナビゲーション支援装置、Ｊ２ＭＥを備えた装置、携帯電話、スマートフォン、パーソナル一体型通信もしくは娯楽端末装置、または、１組の命令を実行し入来データ信号を処理可能な他のいずれの装置も、文言上含まれる。
【００２８】
本願で用いる「コンピュータプログラム」または「ソフトウェア」という用語は、ある機能を行うどんなシーケンスまたは人間もしくはマシン認識可能なステップも含むことを意味する。このようなプログラムは、何らかのプログラミング言語または環境（例えば、Ｃ／Ｃ＋＋、Ｃ＃、Ｆｏｒｔｒａｎ、ＣＯＢＯＬ、ＭＡＴＬＡＢ（商標）、ＰＡＳＣＡＬ、Ｐｙｔｈｏｎ、Ｖｅｒｉｌｏｇ、ＶＨＤＬ、アセンブリ言語、マークアップ言語（例えば、ＨＴＭＬ、ＳＧＭＬ、ＸＭＬ、ＶｏＸＭＬ）など、ならびにオブジェクト指向環境（例えば、Ｃｏｍｍｏｎ  Ｏｂｊｅｃｔ  Ｒｅｑｕｅｓｔ  Ｂｒｏｋｅｒ  Ａｒｃｈｉｔｅｃｔｕｒｅ（ＣＯＲＢＡ）、Ｊａｖａ（商標）（Ｊ２ＭＥ、ＪａｖａＢｅａｎｓなどを含む）、Ｂｉｎａｒｙ  Ｒｕｎｔｉｍｅ  Ｅｎｖｉｒｏｎｍｅｎｔ（例えば、ＢＲＥＷ）など）において仮想的に表現することができる。
【００２９】
本願で用いる「メモリ」という用語は、デジタルデータの蓄積機能を有するいずれの種類の集積回路または他の記憶装置（例を非限定的に挙げると、ＲＯＭ、ＰＲＯＭ、ＥＥＰＲＯＭ、ＤＲＡＭ、ＳＤＲＡＭ、ＤＤＲ／２ＳＤＲＡＭ、ＥＤＯ／ＦＰＭＳ、ＲＬＤＲＡＭ、ＳＲＡＭ、「フラッシュ」メモリ（例えば、ＮＡＮＤ／ＮＯＲ）、メモリスタメモリおよびＰＳＲＡＭがある）も含む。
【００３０】
本願で用いる「マイクロプロセッサ」および「デジタル処理装置」という用語は、広くすべての種類のデジタル処理装置（例を非限定的に挙げると、デジタル信号処理装置（ＤＳＰ）、縮小命令セットコンピュータ（ＲＩＳＣ）、汎用（ＣＩＳＣ）処理装置、マイクロプロセッサ、ゲートアレイ（例えば、ＦＰＧＡ）、ＰＬＤ、再構成可能なコンンピュートファブリック（ＲＣＦ）、アレイプロセッサ、セキュアマイクロプロセッサ、および特定用途向け集積回路（ＡＳＩＣ））を指す。このようなデジタル処理装置は、単一の一体ＩＣダイに設けてもよいし、あるいは複数のコンポーネントにわたって分散させてもよい。
【００３１】
本願で用いる「頂部」、「底部」、「横」、「上」、「下」、「左」、「右」などの用語は、ひとえに１つの構成要素の他の構成要素に対する相対的位置または配置を示すものであり、絶対的基準枠または何らかの必要な向きを示すものではない。例えば、１つの構成要素を別の装置に（例えば、ＰＣＢの下側に）取り付ける場合、当該構成要素の「頂」部が実際は「底」部の下側に位置してもよい
【００３２】
本願で用いる用語「基準信号」とは、例えば入力信号測定時におけるトリガ事象の生成に用いられる内部生成または外部生成した信号を指すが、これに限定されない。
（概要）
【００３３】
本発明は、顕著な局面において、（例えば、検出または測定用途に用いられるように）測定ダイナミックレンジが調節可能な、堅固で低コストかつ高分解能のアナログ／デジタル変換装置と、これを実現し使用する方法を提供する。
【００３４】
１つの実現例では、アナログ／デジタル変換装置は、周期が既知の周期的搬送波信号を用いてアナログ入力を変調し、この変調された信号を既知の基準信号レベルを比較する。１つの改変例において、搬送波周波数および振幅が既知の単一基準レベルを用いる。他の改変例において、複数の基準レベルを用いることにより、搬送波振幅および周波数に対して不変な入力信号測定が可能となる。変調波形が基準信号レベルと交差するごとに、ＡＤＣ装置は、対応するトリガ事象を生成する。変調波形が一連のトリガ事象と交差する位置に対応する時間間隔を組み合わせることにより、変調信号の周期および振幅を推定し、これによりアナログ入力信号のデジタル表示が得られる。
【００３５】
別の実現例では、さらなる基準信号レベルを用いて、変換装置周波数応答および精度を向上させる。
【００３６】
有利なことに、前記例示的な２基準レベル時間領域切換え型アナログ／デジタル変換装置の精度は、搬送波信号振幅または周波数に依存していないため、検出ダイナミックレンジ調整をリアルタイムに行うことが可能になる。このような構成によりさらに、装置精度は確実に、トリガ事象の一致性、基準信号レベル差の精度、およびトリガされた隣接事象の時間測定の精度のみに依存する。さらに、本発明の様々な実現例では、雑音および／または歪み補償技術を用いて、精度低下に繋がる様々な影響を軽減している。
【００３７】
また、この例示的装置は、広いダイナミックレンジにわたって変化するパラメータを有利に測定することができる。１つの改変例において、このような広いダイナミックレンジ機能は、搬送波信号振幅を変えることによって達成される。さらに、搬送波周期を調整することにより、入力信号変換速度を制御し、これにより、ＡＤＣ帯域幅および精度／分解能のリアルタイム調整が容易になる。
【００３８】
このようにして、本発明による単一のＡＤＣを用いて、広範囲の信号値を（振幅および周波数の両方とも）測定することができ、これにより、従来技術の場合のような特定の（より狭い）範囲に同調させた複数のＡＤＣの使用を回避することができる。
(例示的実施形態の詳細な説明)
【００３９】
以下、本発明の装置および方法の様々な実施形態および改変例について説明する。
[信号変換]
【００４０】
時間領域切換え型（ＴＤＳ）ＡＤＣのコンセプトは、所定の信号レベルと交差する変調信号波形に対応する時間間隔を測定することにより、入力信号を再構成することに基づく。一実施形態において、変調信号は、（ｉ）時間的に変化する電圧または電流入力信号（この信号は未知であり、測定の対象である）、および（ｉｉ）搬送波信号（電圧または電流）信号を含む。ＤＣ入力信号の場合、変調信号Ｖは以下のように表すことができる。
【００４１】
【数１】
2014526226.tif 000004
（式２）
ただし、
Ｖ（ｔ）は変調信号であり、
Ｖｃ（ｔ）は搬送波信号であり、
Ｖ入力は、測定すべき未知の入力信号であり、
Ａｃは搬送波信号振幅であり、
ωｃは搬送波信号角周波数ωｃ＝２ｆｃである。
【００４２】
ＴＤＳＡＤＣを実現するために、入力信号Ｖ入力を搬送波信号Ｖｃへ加えることにより、搬送波信号のオフセットを変調する。搬送波信号は、外部源から供給してもよいし、あるいはＡＤＣ装置の論理回路（例えば、ＦＰＧＡ／ＭＣＵ、共振タンク回路、電圧制御発振器など）によって内部的に生成してもよい。
【００４３】
ここで図１を参照すると、本ブロック図は、時間領域切換え型（ＴＤＳ）アナログ／デジタル変換（ＡＤＣ）の一般化したアーキテクチャを示す。時間領域切換え型（ＴＤＳ）アナログ／デジタル変換（ＡＤＣ）は、フロントエンド処理部１０１、タイミング識別部１０３、制御論理部１０９、時間／デジタル変換部１１１、およびこれらに対応する技術を定義するアルゴリズム構成部１１３を含む。本システムは複数のアナログ入力（例えば、デジタル化すべき信号（１１５信号１…信号Ｎ、変調信号とも呼ぶ）、一定の、または時間的に変化してよい基準信号（Ｒｅｆ１…ＲｅｆＭ）、および本来全体が振動する搬送波信号（搬送波１…搬送波Ｐ））を受信することができる。例えば、典型的な１組の入力信号は、１つの入力変調信号と、２つ以上の一定の基準レベルと、１つの正弦搬送波信号とを含む。上記した各構成要素は、ハードウェア回路および／または集積回路にて走行するソフトウェア要素として実現することができる。
【００４４】
フロントエンドアナログ信号処理部１０１は、入力信号１１５を受けて調整し、そのパラメータ／特性（例えば、帯域幅、フィルタリングレベル、減衰）を調整して、ＴＤＳＡＤＣの適切な動作および移行の機能を確実に行うものである。フロントエンド動作は、増幅、フィルタリング、差分信号変換、信号アンサンブル平均、線形／非線形合成、および信号変換を含んでよい。例示的フロントエンド処理の実施形態は、入力変調信号低域通過フィルタリング（アンチエイリアス処理）、サンプルホールド機能、信号加算ポート、および搬送波信号の帯域通過フィルタリングを含む。
【００４５】
タイミング識別要素１０３は、フロントエンド処理出力から導出された任意数のアナログおよびデジタル信号を受け取る。これらの出力から、タイミング識別要素は、遷移点が入力変調信号の基準信号との交差を表す１組のデジタルパルスを生成する。例示のため、機能的実現例は、信号比較器および／または出力制限型高利得増幅があるが、これに限定されない。
【００４６】
タイミング識別は、例えば、先に引用によって全体を取り込んだ同時係属中の米国特許出第１３／１６８，６０３号、（出願日：２０１１年６月２４日、発明の名称：発振揺らぎの時間領域測定装置および方法）に記載のような堅固で安定した時間領域振動測定装置によって行うことができる。同文献に記載のように、１つの例示的実施形態では、振動装置は、スイッチ装置（１つ（またはそれ以上）の閉スイッチ状態を形成する少なくとも１つの第１の要素および少なくとも１つの第２の要素を有する）へ接続された制御発振器、駆動回路、および検出回路を含む。駆動回路は、発振動作を生じるように構成された駆動信号を出力し、これによって１つ（またはそれ以上）の第１のスイッチ要素は１つ（またはそれ以上）の第２の要素に対して変位する。１つのアプローチでは、駆動信号は、（例えば、周期的に）オンまたはオフする時間的ゲート（すなわち「ピング」）信号を含むものである。別のアプローチでは、発振器は、（例えば、時間的に変化する波形関数によって）連続的に駆動される。スイッチの第１の要素が第２の要素と一致すると、閉スイッチ状態を示すトリガ信号が検出回路によって生成される。１つの例示的実現例では、２つの電子トンネル効果電極（１つは固定および１つは可動）がスイッチとして用いられ、両電極が閉スイッチ位置で一致すると、信号は、電極先端の直近で発生したトンネル放電パルスを含むことになる。一連のトリガ事象（基準位置を通過する発振器を示す）間の時間間隔を測定することにより、発振周期が求まり、これにより、装置に作用する外力を導出することができる。
【００４７】
制御論理部１０９は、デジタルパルス信号の信号調停およびデジタル処理を行う。例えば、この機能ブロックは、入力信号を１つ以上の必要なデジタル論理タイプ（例えば、ＬＶＤＳ、ＰＥＣＬ）へ変換するか、または、任意の１組の信号に対して組合せ論理（ＡＮＤ、ＯＲ、ＸＯＲ、ＮＯＴなど）を適用することができる。
【００４８】
時間／デジタル変換（ＴＤＣ）要素１１１は、複数の入力デジタルパルスをデジタル値（整数、浮動小数点など）として表される対応するタイミング事象へ変換する。例示のため、この変換要素は、アプリケーションに固有の集積回路および／またはフィールドプログラマブル・ゲートアレイ（ＡＳＩＣ／ＦＰＧＡ）に基づく装置、ならびにバーニア補間技術に基づいた市販の方式（例えば、ＡＣＡＭ  Ｍｅｓｓｅｌｅｃｔｒｏｎｉｃ  ｇｍｂｈ、Ｆｒｉｅｄｒｉｃｈ−Ｌｉｓｔ−Ｓｔｒａｓｓｅ４、７６２９７Ｓｔｕｔｅｎｓｅｅ−Ｂｌａｎｋｅｎｌｏｃｈ、Ｇｅｒｍａｎｙ；装置部品番号：ＧＰ２１）を含んでよい。
【００４９】
ＴＤＳＡＤＣは、ＴＤＣデジタルタイミング値を処理するアルゴリズム処理論理部１１３と、他のシステム要素から得たその他の情報とを含み、これにより、所与の時点における入力変調データを示すデジタル値を生成する。用いる特定のアルゴリズムは、ユーザの用途に応じて決めてよい。例えば、ＴＤＳアルゴリズムは、特定の式（例えば、表２の式）の適用を含み得る。これら式は、様々な時間間隔の比を組み合わせて、入力変調源の表示を一定のサンプリング間隔で生成する。さらなる例として、ＴＤＳアルゴリズムは、タイミングおよび基準交差情報を用いて入力変調源のモデルまたは表示を再構成可能な曲線近似ルーチンの形をとることもできた。
【００５０】
ここで図１Ａを参照して、時間領域切換え型アナログ／デジタル変換方法を詳細に説明する。搬送波に対する入力信号の効果を再構成するため、したがって入力信号を測定するために、変調信号（すなわち、搬送波＋入力信号）を既知の基準レベルと比較する。一実施形態において、基準レベルは、変調信号の電圧範囲全体内で事前選択された電圧Ｖ１（実線１０４で示す）を含む。変調信号波形が基準電圧レベルのうちいずれかと交差するたびに、トリガ事象が発生する。１つの改変例では、トリガ事象ごとにパルスが発生し、カウンタがオンまたはオフになる。これは、デジタルパルスを生成するか、あるいは２進値０から１へ、またはその反対に切り換わる何らかの機構によって達成される。そこでカウンタは、生成されたパルスによって、あるいはデジタル値０から１へまたはその逆の遷移の前縁によって、オン／オフがトリガされる。図１Ａに示すＴＤＳ測定方法の場合、式２に示すような入力信号を解くためには、搬送波振幅および周波数（周期）を知る必要がある。
【００５１】
図１Ｂの例示的実施形態は、入力信号を搬送波信号と合成し単一の基準レベルを用いる合成回路を含む。合成された変調信号は、例えば（以下、図１Ｅに示し、また説明するような）比較器すなわち窓検出器へ送られる。各比較器は、受け取った変調信号Ｖ（ｔ）をそれぞれの基準信号（例えば、図１ＢのＶ１）と比較する。基準信号Ｖ１のレベルを適切で都合のよい値に選択して、合成された変調信号の電圧範囲内にそのレベル値があるときに、安定するように構成する。制御論理ブロックは、比較器出力を受けて、各トリガ事象（例えば、上記において図１Ａについて述べたトリガ事象１１０）を生成する。トリガ事象に応答して、制御論理部は、カウンタブロックを起動／停止する。カウンタブロックは、入力クロックを用いて時間間隔Ｔ１の時間幅を推定するように構成されている。カウンタブロックの出力は、時間／デジタル変換器へ送られる。時間／デジタル変換器は、一連のトリガパルス間の時間間隔のデジタル表示を出力する。式２によれば、図１Ｂに示す単一基準レベルＴＤＳＡＤＣ実現例について時間間隔Ｔ１の測定から入力信号を再構成するためには、搬送波振幅および周波数が必要となる。搬送波振幅および周波数は、多様な方法（例えば、較正データおよびまたは専用測定チャネルの使用）で求めることができる。
【００５２】
図１Ｃ〜図１Ｄに示す時間領域切換え型アナログ／デジタル変換は、２つの既知の基準信号レベルを用いる。一実施形態において、基準レベルは、変調信号の全電圧範囲内にある事前選択された電圧Ｖ１およびＶ２（図１Ｃの実線１０４および１０６によってそれぞれ示す）を含む。変調信号波形が基準電圧レベルのいずれかと交差するたびに、トリガ事象が発生する。１つの改変例では、トリガ事象ごとにパルスが発生し、カウンタがオンまたはオフする。これは、デジタルパルスを生成するか、あるいは２進値０から１へ、またはその逆に切り換わる何らかの機構により達成される。そこでカウンタは、デジタル値０から１またはその逆への遷移の前縁で生成されたパルスにより、オン／オフトリガされる。
【００５３】
図１Ｃおよび図１Ｄは、入力信号Ｖinput１およびＶinput２の２つの異なる値それぞれについて基準レベルと交差する変調波形に対応する測定周期の変化を示す。（図１Ｃに示すような）第１の入力は時間間隔Ｔｒ１およびＴｒ２を生成し、これらはそれぞれ、レベルＶ１およびＶ２と交差する変調波形に対応し、トリガ事象２１０および２１２を生成する。（図１Ｄに示すような）第２の入力により、変調波形が正の振幅方向にシフトし、これにより、トリガ事象２２０および２２２それぞれに対応する時間間隔Ｔ１＞Ｔｒ１およびＴ２＞Ｔｒ２が生成される。逆に、変調波形を（負の振幅方向（図示せず））へシフトさせる入力信号の場合、時間間隔は小さくなる（図示せず）。以下に詳述するように、基準レベルと交差する変調波形に対応する期間を組み合わせて、変調波形振幅を（したがって入力信号も）を得る。
【００５４】
図１Ｅは、例示的ＴＤＳＡＤＣ回路の一実施形態の機能ブロック図である。このＴＤＳＡＤＣ回路は、譲受人によって実現され、上記した時間領域切換え型アナログ／デジタル変換方法の実証に用いられる。装置１２７は、変調信号Ｖ（ｔ）をシミュレートするように構成された任意の波形生成器（例えば、Ａｇｉｌｅｎｔ３３５２２Ａ）を含む。変調信号は、波形生成器から窓検出器へ送られ、これは、例示的デュアル比較器ＬＭ３１９を用いて実現され、基準レベル交差の検出およびトリガ事象の生成（例えば、パルス）を行うように構成されている。窓検出器の出力は、時間／デジタル変換器（ＴＤＣ）ＡＣＡＭＧＰ２１へ送られる。時間／デジタル変換器（ＴＤＣ）ＡＣＡＭＧＰ２１は、時間間隔ｓＴ１、Ｔ２、Ｔ３、Ｔ４測定を行う。
【００５５】
ＴＤＣの出力は、シリアルデータリンクを通って演算ブロック（マイクロチップマイクロコントローラ（ＭＣＵ）ＰＩＣ２４Ｆ）へ転送される。この演算ブロックはまた、高域通過フィルタリングされた変調信号を同期表示として受ける。ＭＣＵは、例えば以下の式５〜１８のうちのいずれかを用いて、入力信号推定を行う。
【００５６】
図１Ｆは、図１Ｅに示す実施形態のＴＤＳＡＤＣに対応する電気回路図である。
【００５７】
図１Ｇは、図１Ｅの例示的ＡＤＣ実施形態の一部として用いられる１つの市販の時間／デジタル変換器ＴＤＣＧＰ−２１のブロック図である。
【００５８】
図１Ｈは、図１Ｅに示す実施形態のＡＤＣ装置で用いられるサンプリング装置の１つの例示的実現例を示す。時間領域切換え型ＡＤＣサンプリング装置は、（図１Ｅの網掛け多角形によって示す）プログラマブル論理ブロック（例えば、フィールドプログラマブル・ゲートアレイＦＰＧＡ、プログラマブル論理装置（ＰＬＤ）、マイクロコントローラ、または機械読取り可能コードを実行するように構成された何らかの他のコンピュータ化された装置）を含む。１つの改変例では、制御論理は、内蔵マイクロプロセッサまたはデジタル処理装置をサポートするＦＰＧＡ内に実現される。
【００５９】
ここで図１Ｉを参照するが、これは、図１Ｈの時間領域切換え型アナログ／デジタル変換器構成の例示的動作シーケンスを示すタイミング図である。
【００６０】
図１Ｊは、異なる入力信号によって変調された搬送波形を示す。図中、曲線１３１は、曲線１３３に対応する入力信号Ｖｉｎ０と比較して大きな正の値の入力信号Ｖｉｎ１に対応している。Ｖｉｎ０＝０の曲線では、オフセット（１３９）がＶｉｎ１に対応する。図１Ｊ中のデータは、入力信号の変化（ＤＣシフト）に起因する（基準レベルごとの）一連のトリガ事象間の時間間隔の変化を示す。図１Ｊではこれを水平矢印１４１および１４３で示す
【００６１】
別の実施形態では、３つの基準信号レベル（Ｖ１、Ｖ２、およびＶ３）を用いて、図１Ｋに示すように変調信号振幅を測定する。１つの改変例では、３基準レベルの変調波形交差によって、トリガ事象２３０、２３２および２３４に対応する４つの時間間隔Ｔ１、Ｔ２、Ｔ３およびＴ４が生じる。すなわち、時間間隔Ｔ１、Ｔ２、Ｔ３およびＴ４は、それぞれ他の基準レベルとは別の基準レベルの交差に基づいて構成されている。別の改変例（図示せず）では、時間間隔は、一連のトリガ事象（例えば、図１Ｋ中の基準レベルＶ１、Ｖ２およびＶ３と交差する変調波形１３２によって生じたもの）の任意の組合せに基づいて構成されている。すなわち、トリガ事象１２２をトリガ事象１２０と組み合わせて変調波形を測定するといった具合である。基準レベルＶ１およびＶ３がレベルＶ２に対して対称である様子が図示されているが、基準レベルＶ１、Ｖ２およびＶ３が変調信号の予測最大振幅範囲内にあれば、他の基準信号レベル構成も利用可能である。すなわち、図１Ｋの実施形態では、Ｖ１はＡｍａｘよりも小さく（低く）、Ｖ３はＡｍｉｎよりも大きい（上回る）。
【００６２】
単極性信号測定に適用可能な別の実現例では、基準レベルはすべて正（または負）でなくてはならず、搬送波信号と同じ極性でなくてはならない。１つの改変例では、変調された信号がいずれの電圧基準レベルでもスイッチングできないほど十分にオフセットしていないかぎり、負の入力信号に対して十分な振幅の正の搬送波電圧を用いてもよい。
【００６３】
図１Ｃ、図１Ｄおよび図１Ｋに示す変換方法の実施形態では、搬送波信号Ａｃの振幅は既知でなくてよい。時間間隔Ｔ１、Ｔ２、Ｔ３およびＴ４から、変調信号振幅の２つの独立推定値（１つは波形最大値Ａ＋に近く、他方は波形最小値Ａ＿に近い）が得られる。
【００６４】
振動最大値付近の搬送波振幅は、振動上部の基準レベルＶ１交差期間Ｔ１および基準レベルＶ２交差期間Ｔ２を以下のように組み合わせることにより得られる。
【００６５】
【数２】
2014526226.tif 000005
（式３）
【００６６】
ただし、ｄ０は、基準トリガ点と正のトリガ点との間の距離（トリガギャップ）である。
Ｐは、振動の周期であり、Ｐ＝Ｔ１＋Ｔ３として定義される。
Ａ＋は、振動最大値付近の搬送波振幅である。
Ｔ１は、振動上部の基準レベルＶ１の交差期間である。
Ｔ２は、基準レベルＶ２の交差期間である。
【００６７】
同様に、振動下部の基準レベルＶ１期間Ｔ３および基準レベルＶ３交差期間Ｔ４を以下のように組み合わせることにより、振動最小値付近の搬送波振幅を得る。
【００６８】
【数３】
2014526226.tif 000006
（式４）
ただし、Ｐは、振動の周期であり、Ｐ＝Ｔ１＋Ｔ３として定義される。
Ａ＿は、振動最小値付近の搬送波振幅推定値である。
Ｔ３は、振動下部の基準レベルＶ１交差期間である。
Ｔ４は、基準レベルＶ３の交差期間である。
【００６９】
式２〜式４を組み合わせて、２つの独立した入力信号推定値を以下のように得る。
【００７０】
【数４】
2014526226.tif 000007
（式５）
【００７１】
【数５】
2014526226.tif 000008
（式６）
【００７２】
式５および式６により、本発明の一実施形態による時間領域切換え型アナログ／デジタル変換の根拠が得られる。入力信号の測定には、上述の図１Ｃおよび式５および式６に示すような時間間隔Ｔ１、Ｔ２、Ｔ３およびＴ４の高精度の推定が必要になる。式５および式６から分かるように、ＴＤＳＡＤＣ測定の精度は、基準信号レベル間の精度差に依存し、個々の基準レベルの絶対精度には依存しない。ＴＤＳＡＤＣのこの特徴により、経年、温度または他の影響に起因して起こり得る個々の基準信号ドリフトが相殺されるため、変換器の長期精度および安定性が有利に向上する。
【００７３】
１つの改変例では、２つの連続するトリガ点、および２つの電圧レベルＶ１とＶ２（またはＶ２とＶ３）の間の電圧差を測定することにより、搬送周波数の周期を得る。任意の２つの連続する時間間隔より近い側の（同一基準レベルに対応する）ＤＣ入力信号（上に式２で記述したような）を用いて、搬送波信号の周期を測定することができる。（式２０および式２１について以下に述べる）時間的に変化する入力信号について、ゼロ交差法を用いて搬送波周期を求める。これが必要な理由として、ゼロ以外の基準レベルに対応する時間間隔が入力信号の時間的変化に起因して「スキュー」することがある。
【００７４】
別の改変例では、搬送波周期は、任意の２つの連続する基準レベル交差（同一基準レベルに対応する）の変調信号間の時間間隔をある期間にわたって平均することにより、測定される。この期間は、搬送波周期の１０〜１００倍である。このようなアプローチにより、ＤＣおよび時変入力信号について、搬送波周期の推定を高精度で行うことが可能になる。
【００７５】
ここで図１Ｌを参照すると、正弦波のサンプリングパラメータが図示されている。これらのパラメータを用いて、搬送波と組み合わせた信号入力の振幅の推定値を構成する。次に、これらの推定値を用いて、式２の関係式を使用しないで信号入力振幅を導出する。本発明の様々な実施形態では、入力電圧（Ｖ入力）信号の推定値の様々な独立した式を用いる。このような式を非限定的に挙げると、以下のような表２中の式がある。
【００７６】
【表２】
2014526226.tif 000009
ただし、Ｖinputは、入力電圧であり、
【００７７】
Ｐは、搬送波の振動周期（図１Ｌの１５１、Ｔ５＋Ｔ８に等しいであり）、
【００７８】
Ｖ４は、上側基準電圧レベルおよび下側基準電圧レベルの絶対値（図１Ｌの１５２）であり、
【００７９】
Ｔ５―Ｔ１０は、レベル交差点間の期間（１５３〜１５８、図１Ｌ）である。
【００８０】
表２の各式は、式５および式６と一緒に用いてもよいし、あるいはそれらだけで用いて、入力信号電圧の独立した推定値を生成することができる。
【００８１】
プログラマブル論理ブロックは比較器状態レジスタを含み、これは、Ｖ１およびＶ２基準信号に対応する２つの比較器の出力チャネルへ接続されている。比較器の論理状態は、カウンタ有限状態マシン（ＦＳＭ）へ送られ、後者は、図１Ｄの期間Ｔ１〜Ｔ４のそれぞれに対応する４つの時間カウンタの動作を制御する。カウンタ出力は４つのレジスタへ接続され、これらはそれぞれ、期間幅系数値Ｔ１〜Ｔ４を蓄積するように構成されている。動作状態では、変調波形は入力信号Ｖinputによる影響によって変化し、その結果、（図１Ｃおよび図１Ｄに示すように）基準信号レベルに対応するトリガ事象を生じる。検出ブロックは、一連のトリガ事象（例えば、図１Ａ中のトリガ事象（２１０および２１２））間の時間間隔を測定し、上記した式２〜式６を用いて入力信号を求めるように構成されている。図１ＭのＴＤＣブロックおよびＭＣＵブロックは、図１Ｎに示すＡＤＣのデジタル回路部に相当している。
【００８２】
図１Ｎは、本発明による３つの基準信号を含むＴＤＳＡＤＣ装置の１つの例示的実施形態を示す。２つの基準レベル（例えば、図１Ｃおよび図１Ｄに示すもの）を用いることにより、さらなるトリガ事象（図１Ｃ中のトリガ事象１１４）が得られ、これにより時間間隔サンプリング点の数が倍（すなわち、１周期あたり２サンプル）になる。（この３電圧アプローチは、ジャークまたは時変入力を扱う際に有用である。
【００８３】
再度図１Ｎを参照すると、ＡＤＣ装置１６１は合成ブロック１６３を含む。合成ブロック１６３は、入力信号を搬送波に合成し、合成された変調信号を生成する。変調信号は、パルスすなわち１から０または０から１への状態変化を生じることが可能な比較器もしくは窓検出器のバンク、または何らかの装置へ送られる。各比較器は、受け取った変調信号Ｖ（ｔ）を各基準信号（例えば、Ｖ１、Ｖ２、Ｖ３）と比較する。電圧Ｖ１、Ｖ２およびＶ３は理想状態では安定しているはずであり、合成された信号の電圧範囲内にあるかぎり、適宜な任意の値に設定することができる。制御論理ブロックは、比較器出力を受け、各トリガ事象（例えば、上記の図１Ｋを参照して述べたトリガ事象２１０、２１２、２１４）を生成する。これらのトリガ事象に応答して、制御論理部はカウンタブロックを起動／停止し、これは、基準クロックを用いて時間間隔Ｔ１、Ｔ２、Ｔ３およびＴ４の時間幅を推定するように構成されている。カウンタブロックの出力は、時間／デジタル変換器へ送られる。時間／デジタル変換器は、適用可能な様々な実現法（例えば、ＦＰＧＡまたはＭＣＵ実現法）を用いて期間測定を行う。
【００８４】
図１Ｏに示す別の実施形態では、装置１７１のＡＤＣブロック１７３は、非変調入力信号を受けて測定するように構成されるとともに、装置１７１のＡＤＣブロック１７５は、合成された変調信号を受けて測定するように構成されている。
【００８５】
図１Ｐは、ＴＤＳＡＤＣ装置の別の実施形態を示す。図中、ＡＤＣ装置１８１のＡＤＣブロック１７５は反転搬送波信号を受け取り、ＡＤＣブロック１７３は合成された変調信号を受ける。
【００８６】
図１Ｑは、図１ＰのＡＤＣ実施形態と同様のＴＤＳＡＤＣ装置のさらに別の実施形態を示す。図１Ｑの実施形態では、ＡＤＣ装置１９１のＡＤＣブロック１７５は搬送波信号を受信するとともに、ＡＤＣブロック１７３は、合成された変調信号の反転状態を受信する。
【００８７】
図１Ｐおよび図１ＱのＡＤＣ装置構成によれば、図１Ｒに示す方法に従って入力信号の直接再構成が可能になる。図１Ｒに示す方法は、入力信号のデジタル表示を得るために、２つのＡＤＣブロック（例えば、図１ＰのＡＤＣ１８１のブロック１７３、１７５）によって測定された時間間隔（例えば、間隔Ｔ１、Ｔ２、Ｔ３、Ｔ４）の差をとるものである。図１Ｒにおける上側パネル１９３は、入力信号Ｖinput０ＶについてＡＤＣ装置１８１のＡＤＣブロック１７３および１７５へ送られる信号波形を示す。図１Ｒにおける下側パネル１９５は、入力信号Ｖinput０．３ＶについてＡＤＣ装置１８１のＡＤＣブロック１７３および１７５へ送られる信号波形を示す。
【００８８】
当業者であれば、図１Ｎ〜図１Ｑに示す実施形態は、３レベルＴＤＳＡＤＣを用いて実現されることを理解する。しかし、単一レベル、２レベル（例えば、図１Ｂ、図１ＭのＡＤＣ実施形態など）、あるいは任意の他の実際的基準レベル数の何らかの変換装置を用いてもよい。
【００８９】
本発明の様々な実現例で全波整流が用いられる。全波整流は、信号の負部分を対応する正のみの値（すなわち、信号の絶対値）に折り返す処理である。この処理をＴＤＳＡＤＣへ適用することにより、信号比較の必要数が半減し、これにより、基準交差時間を識別するハードウェアが低減する。図２および図２Ａは、全波整流波を示すグラフである。折り返された波および正の波の両方が単一基準レベル（２２２、Ｖｒｅｆｅｒｅｎｃｅ）と交差している。拡大した詳細部分（図２の２２０）から分かるように、整流信号波（図２Ａの２２４、２２６）の基準レベル交差点間の期間を測定することにより、タイミングパラメータ（Ｔ１１、Ｔ１２、ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６）を抽出する。これらの実施形態では、より多数のレベル交差があり得る場合、２つ以上のレベルに代わって単一の基準レベルを用いることができる。１つの例示的実施形態では、入力信号は以下を用いて推定することができる。
【００９０】
【数６】
2014526226.tif 000010
（式１９）
ただし、Ｖinputは入力電圧であり、
Ｐは、搬送波の振動周期（図２Ａの２２８）であり、
【００９１】
Ｖｒｅｆｅｒｅｎｃｅは、基準電圧レベルの大きさ（図２および図２Ａの２２２）であり、
【００９２】
Ｔ１１およびＴ１２は、図２Ａに定義されるような周期（２３０、２３２）である。
【００９３】
なお、式１９は例示のために記載したものであり、入力電圧の他の独立推定値（例を非限定的に挙げると、単一の基準電圧を用いて式５〜式１８を変形したもの）を用いてもよい。さらに、全波整流システムは、２つ以上の基準レベルを用いて、より多数の独立信号レベル推定値を生成（例えば、測定精度の向上、平均演算技術の実現、または以下に述べるような雑音補償法の実行）することができる。全波整流に基づいたシステムはまた、電子的要件を単純化／緩和させる。その結果、関連する雑音への影響が低減する。さらに、必要な基準レベル数が減るため、基準レベルドリフト効果が低減し得る。図２および図２Ａに示す実施形態では、サンプルホールドコマンド２３４を用いて、サンプリング期間中、整流波の振幅を一定に保持する。この処理を用いて、以下に説明するように、波形サンプリング処理の特定の歪みを軽減する。
[歪みおよび雑音補償]
【００９４】
様々な実現例において、サンプルホールド（Ｓ／Ｈ）機能を利用して出力高調波歪みを軽減している。Ｓ／Ｈ機能は、デフォルトレベル（例えば、ゼロレベル）に戻るかまたは単一点サンプルとして扱うことなく所与のサンプリングレベルを最小時間間隔にわたって維持させるものである。サンプリングレベルが持続することにより、定常的に変化する入力から離散的な一定の出力が得られる。いくつかの改変例では、最小持続時間をサンプリング周期に対して同調させる。あるいは、持続時間は、例えば、サンプリング信号、ＴＤＳ搬送波周期またはシステムノイズ成分などに関連する時定数などの他の要素に基づいてもよい。真の正弦波の搬送波信号の場合、あるサンプリング間隔にわたって入力変調信号が一定でない場合、特定のＴＤＳＡＤＣアルゴリズム式（例えば、式７）を用いてタイミングデータを処理すると、歪みが発生することがある。Ｓ／Ｈ動作に起因して、ある入力信号およびサンプリングクロックから離散的な一定出力が発生する（Ｓ／Ｈは、０次ホールドおよび／またはトラックホールド装置とも呼ばれる）。Ｓ／Ｈの複数の実現方法によれば、経時変化する入力変調信号に関連した高調波歪み成分が完全に除去される。
【００９５】
上に記載の時間領域切換え型アナログ／デジタル変換方法では、擬似定常の（ＤＣに近い）入力信号Ｖ入力（式２を参照）を仮定している。１つの実現例では、（搬送波信号周期と同程度の時間スケール上で変化する）時変入力信号の上記測定方法を適用するために、時変入力信号を搬送波信号の１周期Ｐにわたる線形変化として以下のようにモデル化する。
【００９６】
【数７】
2014526226.tif 000011
（式２０）
ただし、
Ｖ（ｔ）は変調信号であり、
ＶＤＣ＿inputは、測定すべき入力信号のＤＣ成分であり、
【００９７】
ＶＡＣ＿input（ｔ）は、測定すべき入力信号の時間依存（ＡＣ）成分であり、
φｃは、基準クロックに対する搬送波信号位相であり、
Ａｃは搬送波信号振幅であり、
ωｃは搬送波信号角周波数ｃ＝２ｆｃである。
【００９８】
短い時間増分ｄｔに対し、連続方程式２０を以下のような離散形式で示す。
【００９９】
【数８】
2014526226.tif 000012
（式２１）
ただし、
ｔｉ、ｔｉ−１は、一連の離散的時間（ｔｉ、＞ｔｉ−１）であり、
Ｖｉは、時間ｔｉにおける変調信号であり、
Ａｃｉは、時間ｔｉにおける搬送波信号振幅であり、
ＶＤＣ＿inputは、入力信号のＤＣ成分であり、
【０１００】
ＶＡＣ＿input＿ｉは、入力信号時間ｔｉの時間依存型（ＡＣ）成分であり、
Ｐは搬送波周期であり、
φｃｉは、時間ｔｉにおける搬送波信号位相であり、
ωｃｉは、時間ｔｉにおける搬送波信号角周波数である。
【０１０１】
時変入力信号について、式２０および式２１は、時間と共に生じる入力信号Ｖinput（ｔ）の変化に起因する全変調信号Ｖ（ｔ）の変化を記述している。
【０１０２】
図３は、離散式２１を用いた時変入力信号測定方法の一実施形態を示す。緑色線は、単なる比較用に搬送波信号を示す。青色信号は、時変入力信号を示す変調信号である。その効果として、期間が「スキュー」し、そこで、より一般化した式２１を用いて解く（または式５および式６を備えたサンプルホールド回路を用いる）必要が出てくる。
【０１０３】
本発明の別の実施形態では、式５および式６を組み込んだサンプルホールド回路を用いて時変入力信号を高精度で測定する。サンプルホールドブロックの目的として、相続くＡＤＣサンプル間に疑似ＤＣレベルを生成して、式５および式６を真に保持する。任意の２つの相続くサンプル間で（例えば、時間間隔Δｔ＝ｔｉ−ｔｉ−１にわたって）入力信号が実質的に変化しないものとする。なお、式２０および式２１を解く際にサンプルホールド回路は不要である。
【０１０４】
ここで図３Ａを参照すると、Ｓ／Ｈ技術を実現する一般化された方法３２０の一実施形態が図示されている。ステップ３２２において、搬送波で変調された入力信号を含むアナログ信号がＳ／Ｈ回路に入力される。ステップ３２４において、トリガ事象が発生する（例えば、基準電圧レベル交差など）。トリガ事象が発生すると、アナログ信号レベルを測定し（ステップ３２６）、測定波形をＳ／Ｈ回路の持続時間（例えば、他のサンプル、搬送波周期の一部などを取り込むまで）から測定レベルに保持する（ステップ３２６）。その後、測定波形をさらなる分析のために他のＴＤＣ回路へ送る（ステップ３２８）。ＴＤＣ出力を得ると、基準レベルおよび搬送波周波数の既知の値を用いて、タイミング値を時間領域から電圧レベル相当値へ変換する。一般化された方法３２０は、例えば、以下の図３Ｅの例示的回路３７０を用いて実行することができる。
【０１０５】
ここで図３Ｂおよび図３Ｃを参照すると、サンプルホールド技術３２０の例示的実施形態の有効性が図示されている。図３Ｂは、Ｓ／Ｈ技術を用いないシミュレーションを示す。入力信号３３２および高調波３３４はどちらも、出力信号に存在する。図３Ｃに示すシミュレーション結果では、方法３２０が実現され、高調波３３４が完全に抑圧されているが、入力信号３３２は依然として存在している。
【０１０６】
ＴＤＳＡＤＣの別の実施形態３５０を図３Ｄに示す。外部アナログ信号３５０がシステム３５０へ入力される。サンプルホールド装置３５４を入力信号へ適用すると、搬送波信号の周期の２倍の一定時間間隔にわたって離散的な一定の値が保持される。サンプリング間隔と（便宜上）同期した正弦搬送波信号が、サンプリングされた入力信号へ加算される。その結果の信号は、整流器／比較器ブロック３５６を用いて全波整流され、固定基準レベルと比較されてデジタルタイミングパルスが生成される。これらのパルスは、時間／デジタル変換装置３５８（例えば、ＡＣＡＭ  Ｍｅｓｓｅｌｅｃｔｒｏｎｉｃ  ｇｍｂｈ、Ｆｒｉｅｄｒｉｃｈ−Ｌｉｓｔ−Ｓｔｒａｓｓｅ  ４、７６２９７  Ｓｔｕｔｅｎｓｅｅ−Ｂｌａｎｋｅｎｌｏｃｈ、ドイツ、部品番号ＧＰ２１）によって受信され、１組のデジタル時間相当値（ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６）へ変換される。測定した時系列値は、式１９で表わすＴＤＳＡＤＣアルゴリズム要素３６０によって処理され、出力デジタル値を出力する。この場合、アルゴリズムはソフトウェアで実現され、出力値は浮動小数点数である。
【０１０７】
Ｓ／Ｈ装置の高い信号忠実性により、最大の信号対雑音比および低い歪み変換が確保される。図３Ｅを参照すると、例示的Ｓ／Ｈ回路３７０が図示されている。図３Ｅに示すＳ／Ｈ回路は、例えば上記した図３Ａの例示的方法３２０で用いることができる。
【０１０８】
両スイッチ（３７２および３７４）が閉じた状態（これらのスイッチは、図３Ｅでは開位置にあるとして図示されている）では、差動増幅器３７６がホールドコンデンサ３７８の負荷を差動駆動する。入力信号３８０は、差動増幅器およびホールドコンデンサによって、歪みおよび付加雑音が最小のままとなる。計装用増幅器３８２は、コンデンサの電荷をほとんど、もしくは全く電圧低下歪みのないまま回路の低インピーダンス出力駆動部へ送る。
【０１０９】
両スイッチ（３７２および３７４）が開いた状態では、ホールドコンデンサ３７８の電荷は、その誘電正接が高く計装用増幅器のインピーダンス入力も高いため、保持される。コンデンサに保持された電荷は、計装用増幅器によって出力駆動部へ（ここでもほとんど、もしくは全く電圧が低下せずに）連続して送られる。
【０１１０】
例示的実施形態では、スイッチ（３７２および３７４）がＳ／Ｈ制御装置３８６によって開閉することにより、周波数チョップ信号が生成される。結果のチョップ信号は、ホールドコンデンサを用いて積分され、信号の差分加算が行われることになる。
【０１１１】
図３Ｆは、図３Ｄに示し説明したＴＤＳＡＤＣ装置の実施形態の電気回路図である。
【０１１２】
図３Ｇは、ＴＤＳＡＤＣシミュレーションに関連するデータを示す。このシミュレーションでは、サンプルホールド法を用いて、疑似静的ＤＣ変調信号を各発振周期毎に生成する。図３Ｇ中のデータは、以下のようにして得る。すなわち、変調（５０Ｈｚにおいて振幅の２０％）、搬送波信号：１．５Ｖピーク、１．５ＶＤＣ、周波数５００Ｈｚである。デュアル基準レベルＡＤＣ構成（例えば、これまで図１Ｂにおいて述べたもの）に対応する１つおきの搬送波周期で、これらの信号サンプルを計数する。
【０１１３】
１つの改変例では、２つのサンプルホールド回路、すなわち１つは正の発振周期用に、そしてもう１つは負の発振周期用に使用し、これによりＴＤＳＡＤＣのサンプリングレートを倍にする。
【０１１４】
Ｓ／Ｈ技術を用いて、測定された信号から発生する歪みまたは測定自体の歪みに対処することができる。しかし、他の歪みも、搬送波形自体から発生し得る。望ましくない歪みが搬送波に発生した場合、計算された信号でも対応する歪みとなる。アルゴリズムによる歪みをなくす場合、搬送波歪みに関連する固有係数で多項式補償を用いて、搬送波からの歪みをなくすことができる。例えば、修正された信号Ｖ’は、歪んだ値Ｖに対して以下の関係にある。
【０１１５】
【数９】
2014526226.tif 000013
（式２２）
【０１１６】
修正係数は、搬送波歪み測定から推定することができる。搬送波歪みおよび修正係数を初期設定および較正してもよいし、あるいは、装置の寿命期間中、搬送波歪みをモニタして搬送波歪みの経時的変化を周期的に修正してもよい。さらに、修正係数は、確実に搬送波振幅に関係している。搬送波振幅をモニタしながら、それに応じて修正係数を更新することができる。搬送波振幅は、（例えば）以下のように計算することができる：
【０１１７】
【数１０】
2014526226.tif 000014
（式２３）
Ｒは、搬送波振幅の初期振幅Ａ０からの変化を示すものとする。
【０１１８】
【数１１】
2014526226.tif 000015
（式２４）
【０１１９】
この修正式にＲの関係を含めることにより、測定された入力信号値に搬送波の最初の３つの高調波を補償することができる。一例として、搬送波の３つの高調波を修正し、搬送波振幅の変化を考慮すると、
【０１２０】
【数１２】
2014526226.tif 000016
（式２５）
【０１２１】
搬送波の４つの高調波を修正するために、以下の修正式を用いることができる。
【０１２２】
【数１３】
2014526226.tif 000017
（式２６）
【０１２３】
搬送波の歪みが既知（搬送波高調波の数および大きさ）である限り、計算された信号かあら得られる歪みを修正することが可能である。
【０１２４】
ここで図４を参照すると、搬送波歪みを補償する一般化された方法４００の一実施形態が図示されている。ステップ４０２において、入力には変調信号が到来する。時変振幅の推定を行って、これを用いて入力電圧を推定する（ステップ４０４、すなわち、搬送波付加のない入力信号）。入力信号へ付加された搬送波成分の時間的変化に起因して、入力電圧の推定処理において高調波歪みが発生し得る。これは、入力電圧自体またはその測定における時間的変化に起因する歪みを考慮するサンプルホールド方法３２０とは対照的である。よって、ステップ４０６において、所定の修正係数を用いた搬送波の多項式（式２６を参照）を測定された信号へ適用して、搬送波の高調波成分の影響を軽減する。
【０１２５】
この歪み修正の例示的結果を図４Ａ〜図４Ｃに示す。図４Ａに示す２つのシミュレーション出力のうち、１つは歪み修正なしのものであり、１つは、単一の入力周波数の搬送波に起因する歪みを修正したものである。両シミュレーション出力には、搬送波信号入力の寄与分４１２が存在する。しかし、高調波４１４は元出力に存在するが、補償出力中では視認できない。図４Ｂおよび図４Ｃに示す対のデータセットは、複数の入力搬送波周波数（複数のピーク４１２）および搬送波振幅の変化を伴う歪み修正を示す。
【０１２６】
いくつかの実現例では、方法３２０および４００を組み合わせることにより、入力／測定歪みおよび搬送波形歪み両方を補償した推定が可能になる。
【０１２７】
アナログ／デジタル変換の分解能は、搬送波のスペクトル純度および雑音特性に関係している。（例えば、スペクトルおよび雑音成分からの）搬送波周波数の不確定性に起因して、入力信号振幅の推定の根拠として用いられるパラメータの精度が低下する。この要素を低減する１つの方法として、搬送波に対して帯域通過フィルタリングを行う方法があり、これは、フィルタの所定の通過帯域幅の外側の周波数成分を減衰させる処理である。一般に、フィルタの通過帯域は、搬送波の中心周波数と重なるように選択される。帯域通過フィルタリングを行うことにより、搬送波基本周波数から離れた周波数成分の振幅（よって歪み寄与分）が低減する。
【０１２８】
図５は、帯域通過フィルタリングを実現するシステムにおいて、測定された入力信号振幅分解能を低減するシミュレーションを示す。測定された搬送波入力雑音をシミュレーション入力として用い、計算された入力信号をシミュレートした。この搬送波入力へデジタルフィルタリングを適用した。
【０１２９】
各入力信号を共通搬送波形へ加えることにより、複数の入力信号を得ることができる。共通搬送波へ合成される入力信号は、例えば、時間多重、位相多重または周波数多重されたものでよい。あるいは、位相多重または周波数偏移搬送波を用いてもよい。各入力信号／搬送波の組合せごとに別々のＡＤＣで測定してもよいし、あるいは単一のＡＤＣ装置によって時間インタリーブしてもよい。
【０１３０】
信号の測定精度は、複数のＡＤＣチャネルの使用によって得ることができる。例えば、複数の同時測定された搬送波を入力信号と組み合わせると、各チャネルは、異なる位相の搬送波を測定する。あるいは、入力信号の複数の位相偏移値を共通搬送波へ加えてもよい。複数のＡＤＣチャネルにより、差分信号技術および搬送波雑音減算が可能になる。また、複数のＡＤＣチャネルによりさらなる平均演算も可能になり、その結果、特定の種類の入力信号の測定精度が向上する。
【０１３１】
２つ以上の同時ＡＤＣ測定チャネルを設けることにより、搬送波雑音による変換分解能への影響を低減することができる。例示的実施形態では、入力信号＋搬送波によって発生した時間間隔の測定を１つのチャネルにて測定し、第２のチャネルを用いて、同じ搬送波を入力信号なしで測定する。両ＡＤＣチャネルにおいて測定された時間間隔の不確定性を、搬送波からの共通モード雑音と相関付けることができる。定量化後、この不確定成分を除去することができる。例示的なシミュレートされたシステムについて変換分解能の向上が図６に示されている。この場合、実際の搬送波形をサンプリングし、シミュレーション結果の根拠として用いた。この例では、搬送波不確定性減算の効果は、搬送波形の適切な前フィルタリングと明確に関係していることが分かる。
【０１３２】
図６Ａは、搬送波周波数および振幅の測定値を入力信号測定値と同時に、かつ別々に出力するように構成されたＴＤＳＡＤＣの一実施形態を示す。図６ＡのＡＤＣ装置は、２つのＡＤＣブロック６０２および６０４を含む（例えば、上記した図１Ｂに示すＡＤＣブロック１２３）。ＡＤＣブロック６０２は、合成された変調信号を受けて測定するように構成されている。ブロック６０４は、搬送波信号のみを受けるように構成されている。ＡＤＣ装置６１０はさらに、ＴＤＳＡＤＣ処理ブロックを含み、同処理ブロックは、共通モード雑音推定および拒否ならびに入力信号推定の各アルゴリズム（例えば、式５および式６に記載のもの）を実行するものである。例えば図６Ａに示すようなＡＤＣ構成は、式５および式６の両方に用いられる搬送波の周期および振幅を測定するのに都合のよい手段を有利に提供する。
【０１３３】
図６Ｂは、２つの基準信号レベルを用いる時間領域アナログ／デジタル変換装置の１つの例示的実施形態のブロック図である。図１Ｂの装置１２１は、入力信号を搬送波に合成する合成回路を含む。合成された変調信号は、比較器（すなわち、上記の図１Ｅに示したような窓検出器）のバンクへ送られる。各比較器は、受け取った変調信号Ｖ（ｔ）をそれぞれの基準信号（例えば、Ｖ１、Ｖ２）と比較する。上述したように、基準レベルＶ１およびＶ２は理想状態では安定しているはずであり、合成された変調信号の電圧範囲内にあれば都合のよい何らかの値に設定することができる。制御論理ブロックは、比較器出力を受けて各トリガ事象（例えば、上で図１Ｃについて述べたトリガ事象１１０および１１２）を生成する。トリガ事象に応答して、制御論理部は、入力クロックを用いて時間間隔Ｔ１およびＴ２の時間幅を推定するように構成されたカウンタブロックを起動／停止する。カウンタブロックの出力は、時間／デジタル変換器へ送られる。時間／デジタル変換器は、一連のトリガパルス間の時間間隔のデジタル表示を出力する。
【０１３４】
図６Ｃは、搬送波周波数および振幅の測定値を入力信号測定値と同時に、かつ別々に出力するように構成されたＴＤＳＡＤＣの一実施形態を示す。ＡＤＣ装置６８０は、２つのＡＤＣブロック６８２および６８４を含む。ＡＤＣブロック６８２は、合成された変調信号を受けて測定するように構成され、ブロック６８４は、搬送波信号のみを受けるように構成されている。ＡＤＣ装置６８０はさらに、共通モード雑音推定および拒否アルゴリズムを実行するＴＤＳＡ処理ブロックを含んでいる。図６ＣのＡＤＣ実施形態によれば、上述したような式５および式６を用いて搬送波の正および負の周期の両方を較正することが有利に可能になる。基準信号を２つのみ用いて正負両方の変調信号周期を測定することも可能であるが、変調振動および基準信号構成は対称であるため、基準信号は３つが望ましい。このような構成は、変調信号の各側の勾配を正確に測定して（ｙ軸が電圧でなく変位であると仮定して）速度および加速度項を予測可能にするには有利であり、これにより、急速に変化する入力信号の測定をより高精度で行うことが可能になる。
【０１３５】
例えば図６Ｃに示すようなＡＤＣ構成により、（例えばＡＤＣブロック６８４によって測定された）搬送波の時間間隔を（ＡＤＣブロック６８２によって測定された）変調搬送波と比較することにより、共通モード雑音推定（および補償）が有利に可能になる。ＡＤＣブロック６８２および６８４は両方とも同じ信号基準を用いているので、共通モード雑音の推定および除去が可能になる。さらに、図６ＣのＡＤＣ構成により、式５および式６の両方で用いる搬送波の周期および振幅を測定するのに都合のよい手段が有利に得られる。
【０１３６】
他の種類の２チャネル測定に基づく様々な他の実現例がある。ここで図７を参照すると、例示的差分信号技術７００が図示されている。ステップ７０２において、第１のチャネルにて、搬送波＋入力波形の時間間隔（すなわち、基準レベル交差点間の期間）を測定する。並行するステップ７０４では、搬送波マイナス入力波形に対応する時間間隔を第２のチャネルにて測定する。次に、これらの結果を互に減算し、信号入力レベルの２倍の推定値が出力される（ステップ７０６）。いくつかの改変例では、これらの結果を減算し、入力信号レベルを推定する。別の改変例では、これらの結果を減算した後、入力信号レベルを推定する。ここで図７Ａを参照して、方法７００の効果を説明する。この方法７００は、信号入力７２２を保持し、すべての偶数次高調波７２４、したがって得られる高調波歪みの大部分も除去するシミュレーションによって示されたものである。しかし、奇数高調波は残留する７２６。
【０１３７】
図７Ｂを参照すると、この機能ブロック図は、差動測定回路の例示的実施形態７８０の配線パターンを示す。この実施形態では、搬送波および信号は２つの並列経路（７８２および７８４）に分岐する。一方の経路は電圧加算器７８６を用い、他方は電圧減算器７８８を用いる。そこで、変調波形はＴＤＳＡＤＣ７９０へ入力され、別々に測定され、２つの経路の出力が比較される。２つ以上のチャネルならびに入力信号および搬送波の様々な組合せを用いた他の差動方式を用いた場合も、曲線近似またはサンプルホールドを必要とせずに高調波歪みをさらに低減することができる。
【０１３８】
いくつかの改変例において、他の差分信号／搬送波合成が用いられる。これらの場合、正または負（振幅反転）の入力信号が正または負の搬送波形と混合される。その結果、図７Ｃに示す４つの場合（７３２、７３４、７３６、７３８）が得られる。これらの異なる組合せにより、方法７００に使用可能な独立した時間事象測定が変化し、ＡＤＣ処理の様々な段階（例えば、サンプリング、測定、搬送波効果など）において発生する歪みが軽減される。
【０１３９】
ここで図７Ｄを参照すると、各曲線は、差分信号技術を用いて基準レベルドリフトの状況を表すことができる例示的処理を示す。差分技術（例えば、図７の処理７００）により、搬送波の偏移または信号オフセットと基準レベルドリフトとの区別が可能になる。差分測定は、搬送波または信号オフセットの変化（すなわち、タイミング値が正／正の変調入力および負／負の変調入力に対して同じ方向に変化する）に対して反応しない。しかし、基準レベルドリフトの量を（様々な差分合成について）変えることによって、タイミング値がシフトする。これらのシフト値の比較を用いることにより、基準レベルドリフトを表すことができる。
【０１４０】
本発明のいくつかの実施形態において、平均演算法が実行している。例示的平均演算技術は、例えば、以下を含む：（ｉ）ＴＤＳＡＤＣアルゴリズムによって生成されたデータ点を組み合わせる技術、（ｉｉ）時間間隔を平均した後に信号推定アルゴリズムを適用する別の技術、および（ｉｉｉ）複数の基準レベルに基づく技術である。
【０１４１】
ＴＤＳＡＤＣによって生成される点を組み合わせる際、信号レベルの複数の推定値を（例えば、反復／一定した信号上に、または単一信号上の多数の並列測定値上に）生成して、結果を平均する。
【０１４２】
時間間隔を平均する際、推定の完了を待たずに、処理の早い段階へ平均演算テップを移す。時間間隔自体の複数の測定値を平均し、平均時間間隔値から信号入力の推定を行う。この場合、平均演算は、同じ信号の複数の並行する測定値および／または反復／一定した信号の複数の時系列測定値を基にしてもよい。なお、サンプリングレートよりはるかに大きな尺度で時間的に変化する信号を一定の信号として扱うことができる場合がいくつかある。
【０１４３】
複数の基準レベルを用いれば、ノイズと無相関の時間間隔を用いて入力信号を複数回演算することが可能になる。基準レベル数が増加すると、測定値の数、したがって平均値の数が増加する。基準レベルが複数の場合、回路の複雑性がいくらか増すことにより、測定精度が向上する。しかし、システム帯域幅を低減せずに複数の平均演算を行う能力としての利点に対し、複雑性の方に重点をおかねばならない。
【０１４４】
図８に示すグラフは、時間間隔の無相関測定を複数回行う平均演算技術を用いた雑音レベルの向上を示す。このグラフは、雑音レベルの向上が理論的限界に近づいていることを示す。図８Ａに示す別の平均演算技術は、サンプリング周期の増加に基づく。その結果、平均をとる点の数が増す。しかし、システムがサンプリング可能な特徴波形の最小の時間幅も長くなってしまう。そのため、これは、システム帯域幅の低減に相当する。より一般化すると、サンプリング周期は搬送波周期に対して調節してもよい。サンプリング周期は、搬送波の半周期に短縮してもよい。これを用いて、平均演算点を増すことができる。他の実現例では、この半周期測定を用いて、システムの通電時間を減らすことができ、その結果、資源消費が低減する。
【０１４５】
ここで図８Ｂを参照すると、より短い測定周期を用いたサンプリング法の例示的実施形態が図示されている。このような実施形態により、フィルタリングまたは帯域制限回路が不要となるため、他の補償方法と比較して測定帯域幅を増すことが可能になる。システム帯域幅が増すと測定周期が短くなるため、測定と測定の間で電源をオンオフさせて電力節減を達成することができる。あるいは、これらのより短い周期を用いて、さらに短い時間間隔（例えば、半周期測定）でもタイミングパラメータを測定することが可能になり、これによりサンプリング周波数が高くなる。加えて、システムが低雑音となることで分解能がさらに増加することがある。
[曲線近似]
【０１４６】
本発明の様々な実現例において、曲線近似技術が用いられる。これらの技術の様々なものを使用すれば、アルゴリズム歪みの低減、入力推定精度の向上、および／または入力レベルの任意の時点での推定が達成される。このような曲線近似技術を非限定的に挙げると、レーベン−バーグマーカート推定、ネルダ−メッド・シンプレックス分析および多項式曲線近似技術がある。
【０１４７】
例示のため、以下、多項式近似処理について説明する。この場合、搬送波は正弦波形であり、トリガ時間は、測定すべき入力信号へ搬送波を加えることにより、生成される。関連する機能およびパラメータを図９に示す。トリガ点９０２を用いて、合計変調入力（９０４、全体的多項式近似）を示す近似曲線を生成する。搬送波９０６は、正弦関数の多項式推定値としてモデル化される。搬送波を多項式近似全体から減算して、外部信号入力９０８を生成する。この処理のため、合計変調入力９０４（信号および搬送波）は以下のように定義する。
【０１４８】
【数１４】
2014526226.tif 000018
（式２７）
【０１４９】
このトリガ事象から、Ｖｔｏｔａｌ（ｔ）に対する「最小二乗」多項式近似９０４が生成される。測定されたトリガ点およびそれに対応する基準レベルは、以下の行列Ｖ→を形成する。
【０１５０】
【数１５】
2014526226.tif 000019
（式２８）
行列Ｐは、以下の関係を用いて得られる。
【０１５１】
【数１６】
2014526226.tif 000020
（式２９）
そこで入力信号９０８は次のように推定される：
【０１５２】
【数１７】
2014526226.tif 000021
（式３０）
ただし、搬送波９０６は、
【０１５３】
【数１８】
2014526226.tif 000022
（式３１）
【０１５４】
このような多項式近似法を用いたシミュレーション結果を図９Ａに示す。トリガ点の付近の領域において、本例における信号入力の推定の平均誤差は１．５ｐｐｍである。
[基準レベル]
【０１５５】
様々な実施形態において、入力信号自体（または処理後の入力）は、一定基準源に代わる基準として用いることができる。この入力は、一定基準源によって加算または減算、乗算または除算することができる。あるいは、位相偏移搬送波を一定の基準信号と合成するか、またはこれと置き換えてもよい、これらのやり方のそれぞれにより、入力信号の計算に使用可能な時間間隔が得られる。非一定の基準信号により、搬送波または基準信号から発生する共通モード雑音、ならびに基準信号ドリフトから生じる誤差を有利に低減することが可能になる。図１０に示す例示的実施形態では、一定基準レベル回路１０５０に代わって、入力信号自体を基準として用いている。信号を基準とした実施形態１０００において、タイミング周期は、搬送波が信号入力電圧レベルと交差する事象により定義される。これらの交差事象間のタイミングは、信号入力の電圧レベルの上昇および下降と共に変化する。逆に、信号の電圧レベルが一定であれば、タイミングも一定に留まる。そのため、これらのタイミング値を用いて、電流信号レベルを推定することが可能になる。
【０１５６】
上記したいくつかの実施形態では２つおよび３つの基準信号レベルを用いたが、当業者であれば、本発明の実現例はこのような実施形態に限定されず、任意の実際的数の基準レベルを利用することが可能であることを理解する。さらなる基準レベルによりさらなるタイミング情報が得られ、これにより、変調および入力信号の測定が改善される。さらに、信号レベルを増やせば、変換器周波数応答が改善される。時変入力信号は、変調搬送波信号をスキューさせる働きをし、その結果、信波形近似関数（例えば、式５および式６を参照）の品質に影響がでることがある。さらなる基準レベルに対応するさらなるトリガ事象により、より良い信号波形近似を得ることが可能になる。
[波形分析]
【０１５７】
図１１は、窓検出器の例示的スクリーンショットであり、相続く２つのトリガ事象間の時間間隔を示す。これらの時間間隔は、入力変調信号の入力信号ＤＣバイアスレベルの関数として変化し得る
【０１５８】
上に式５および式６によって記述される時間領域切換え型アナログ／デジタル変換法により、入力信号を搬送波信号振幅および／または周波数とは無関係に測定することが可能になる。図１２および図１２Ａは、図１１の実施形態の例示的ＡＤＣ装置によって得られたシミュレーション結果を示す。図１２は、抽出された入力信号（単位：ボルト（Ｖ））のＲＭＳ電圧を搬送波振幅（単位：Ｖ）の関数として示す。図１２に示すデータは、本発明のＴＤＳＡＤＣ測定方法が搬送波振幅に対して影響されないことを示す。図１２Ａは、抽出された入力信号（単位：Ｖ）のＲＭＳ電圧を搬送波周波数（単位：Ｈｚ）の関数として示す。図１２Ａに示すデータは、本発明のＴＤＳＡＤＣ測定方法が搬送波周波数に影響されないことを示している。
【０１５９】
図１２および図１２Ａに示すシミュレーション結果から分かるように、再構成された（測定された）信号は、搬送波信号の振幅および／または周波数の時間的変化に応動しない。本発明の測定方法のこれらの特徴により有利なのは、本発明のＴＤＳＡＤＣ装置は、動作中、測定特性を動的に調節可能なことである。詳細には、搬送波振幅を変えることにより信号のサンプリング範囲の調節が可能になり、そうすれば、ＡＤＣダイナミックレンジ調節は、時間間隔Ｔ２およびＴ４が必要最小値を確実に上回るようにすることでリアルタイムに行うことができる。さらに、搬送波周波数を変えることにより、再構成された信号への影響なしにＡＤＣサンプリングレートを調節することができる。その結果、ＡＤＣの感度をリアルタイムに調節することが可能になる（搬送波周波数を低くすれば、分解能ビット数が増える）。
【０１６０】
一実施形態において、基準信号レベルを搬送波信号振幅に応じて加減し、これにより、ＴＤＳＡＤＣ装置の電気的制限値内にあるどんな入力信号も測定することができる。
【０１６１】
搬送波の周波数の調節は、ＡＤＣへの外部入力を介してユーザが行うこともできるし、あるいは、１周期あたりの加速度の最大変化度をモニタし、それに応じて周波数を調節することによっても、自動的に行うことが可能である。
【０１６２】
図１３は、本願に記載の時間領域切換え型アナログ／デジタル変換装置および方法に（上記の正弦信号の他に）有用な搬送波信号波形の様々な実施形態を示す。鋸歯状波１３０２または三角波１３０４には、測定した周期と入力信号に起因するオフセットとの間に線形関係がある。波形１３０６および１３０８は、小さな入力信号オフセットに対して有用である。なぜならば、搬送波形の勾配は、（小さなオフセットに相当する）原点付近で小さいからである。小さな勾配により、精度が有利に向上する。なぜならば、変調信号が閾値レベルをまたがってゆっくりと変化する期間は、低周波数信号をサンプリングする際の急勾配の変調信号と比較して高い精度で測定することができ、その際、サンプリング周波数を低下させると生じていた検出器サンプリング帯域幅の犠牲も必要ないからである。図１３に示す波形は、本質的に例示的なものである。予測可能な周期性のある明確な波形特性を有し無限に多様な搬送波信号を用いて、ＴＤＳＡＤＣ動作に必要な機能を実行可能なアルゴリズムを生成することができる。
[例示的性能]
【０１６３】
図１４〜図１４Ｈは、搬送波振幅に対する相対誤差感度、および基準信号電圧レベル差ΔＶ＝Ｖ２−Ｖ１についての例示的データを示す。図１４〜図１４Ｈに示すデータは、固定搬送波周波数１０００Ｈｚおよびサンプリングクロック分解能１０ピコ秒（ｐｓ）について得られたものである。図１４〜図１４Ｈにそれぞれ矢印１４０２〜１４２０で表示した各線は、以下のようにして得た。
【０１６４】
−図１４〜図１４Ｂは、搬送波振幅１０Ｖで、それぞれ基準信号差０．２Ｖ、０．４Ｖおよび１Ｖに対応する。
【０１６５】
−図１４Ｃ〜図１４Ｅは、搬送波振幅５Ｖで、それぞれ基準信号差０．２５Ｖ、０．５Ｖおよび１．２５Ｖに対応する。
【０１６６】
−図１４Ｆ〜図１４Ｈは、搬送波振幅２．５Ｖで、それぞれ基準信号差０．２５Ｖ、０．５Ｖおよび１．２５Ｖに対応する。
【０１６７】
図１４〜図１４Ｈに示すデータから分かるように、基準信号差ΔＶが小さければ、全体として相対誤差は大きくなる（例えば、図１４Ｈの曲線１４２０が図１４Ｇの曲線１４１６より上方にシフトしているように）とともに、搬送波振幅が小さくなれば、相対誤差が小さくなり、電圧測定範囲が下がる（例えば、図１４の曲線１４０２が図１４Ｈの曲線１４２０より下方かつ左方へシフトしているように）。
【０１６８】
図１４〜図１４Ｈに示すデータから分かるように、例示的ＴＤＳＡＤＣ性能は、ある量子化ノイズフロアによって特徴付けられる。すなわち、検出および（一定の精度レベルへ）変換可能ないくつかの検出可能な電圧レベルが存在する。例示すれば、０．２ミリボルト（ｍＶ）の電圧を５０ナノボルト（ｎＶ）の精度で測定することができる。これから分かるように、この閾値より低い入力信号はＴＤＳＡＤＣによって検出不可能であるが、ＡＤＣ分解能ははるかに高い。低振幅信号の測定に有用な一実施形態では、ＴＤＳＡＤＣは、（振幅が既知の）小さな信号を入力信号へ加えて、ＡＤＣの全領域を５０ｎＶ分解能レベル以下で使用できるように構成する。「既知の」入力信号を減算することにより、他の場合では小さすぎて検出不能であった小さな入力信号を直接測定することが可能になる。この実施形態は例示のために提示したものであり、本発明を特定の機能範囲に限定するものではない。
【０１６９】
ここで図１４Ｉを参照すると、例示的ＴＤＳＡＤＣシステムの出力雑音対ジッタ特性のグラフが示されている。
[例示的な使用および用途]
【０１７０】
本発明の例示的なＴＤＳＡＤＣ装置および方法により、広いダイナミックレンジにわたって変化する信号の変換が有利に可能になる。１つの改変例では、このような広いダイナミックレンジ能力は、ＡＤＣ動作時に搬送波信号振幅を調節することで達成される。さらに、搬送波周期を調節することにより信号変換速度を制御し、これによりＡＤＣ帯域幅および精度のリアルタイム調節が容易になる。
【０１７１】
この特徴は、口語的には「自動測距」とも呼ばれ、本発明の例示的実施形態の単一のＡＤＣを用いて、（振幅および周波数の両方について）広範囲の信号値を測定することができ、これにより従来技術の場合のような特定の（より狭い）範囲に同調させた複数のセンサの使用が回避される。
【０１７２】
さらに、ＴＤＳＡＤＣ分解能はクロック分解能に対する入力変調周波数の比によって決まるため、本発明のＡＤＣ装置は、現在入手可能なＡＤＣデバイスのような高価かつ高電力の装置を必要とすることなく、例えば、３０ビットを超える非常に高い分解能を達成することができる。また、ＴＤＳＡＤＣ分解能および帯域幅は、搬送波周波数の調整によりリアルタイムに調節することが可能である。
【０１７３】
フロントエンド比較器以外でも、変換方法全体がデジタルであり、そのため多数の雑音源およびドリフト源（例えば、アナログ成分ドリフト）がなくなる。例示的時間領域切換え型アナログ／デジタル変換装置の精度は、有利なことに搬送波信号振幅または周波数に依存しないため、較正の必要がなくなる。このような構成によりさらに、装置精度は確実に、トリガ事象の一致性と、基準信号レベル差の精度と、トリガされた隣接事象の時間測定精度とのみに依存する。
【０１７４】
さらなる信号基準レベルを用いることにより、変換装置周波数応答および精度がさらに向上する。
【０１７５】
上述したように、本願に記載の特定のセンサ実施形態は、クロック周波数の変調周波数に対する比に基づいて入力信号を測定し、これによりセンサ精度がクロックドリフトに（一次まで）影響されないようにしている。さらに、複数の振動周期にわたって測定値を平均することにより、不要な雑音のフィルタリング除去が可能となる。
【０１７６】
出力が真に量子化されている場合、平均演算は有用でない。その場合は、ディザリングを用いて、少量の白色雑音をクロックまたは入力信号へ導入して、出力を平均することができる。入力ディザリングは典型的には、１／２クロック周期に相当する大きさである。
【０１７７】
本願に記載のＴＤＳＡＤＣのコンセプトによれば、とりわけ、他のＡＤＣアーキテクチャの場合に達成不可能な電力節減技術が可能になる。例えば、データを１周期に１回未満の頻度でサンプリングする場合、データ計算をしない搬送波周期において、ＴＤＣ測定ブロックを低電力または「スリープ」モードにしてもよい。さらに、時間間隔情報が不要である場合は、長い時間間隔で隔てた短い時間間隔から入力信号を計算してもよい。この場合、論理制御ブロックにおける入力信号に関連するデジタル的な信号エッジを利用して、ＴＤＣ装置をトリガして動作モードに入らせてもよい。その場合、ＴＤＣは、時間遅延させた入力信号パルス列のトリガ時間を計算してもよい。特定数のトリガ点を測定した後、次の１組のパルスエッジが到来するまで、ＴＤＣは低電力スリープモードに入ってもよい。別の電力節減例として、搬送波周波数の変更がある。より高い周波数搬送波を用いることにより、入力信号の計算に用いる時間間隔がより狭くなり、これにより、ＴＤＣを動作状態としておくべき全時間長を短くすることができる。この場合、搬送波周波数の増加と共に低下する精度と電力との間にトレードオフがあり得る。
【０１７８】
さらに、ＴＤＳＴＤＣ技術を用いて、デジタルパルスをタイミング事象へ変換することができる。ＴＤＳＴＤＣ技術を使用することによって得られる１つの利点として、（１０ピコ秒未満の）非常に高い分解能の時間測定を非常に低い電力で行うことが可能である点がある。時間事象の測定を非常に高い分解能で行うことができる能力は、ＴＤＳＡＤＣの高分解能の利点の主要な要素である。例えば、帯域幅が１ｋＨｚである場合、信号の特徴波形は１０−３のオーダであり得る。しかし、本発明によるＴＤＳＴＤＣ実現例によれば、これらの特徴波形の測定は１０−１２秒のオーダの分解能で行うことが可能である。これは、信号と測定分解能との大きさの差が９乗であることを意味している。
【０１７９】
従来の時間測定へのアプローチにおいては、高速クロックで駆動されるカウンタがＡＤＣデジタルパルスによってゲートされる。（例えば、ピコ秒オーダの）非常に高い分解能を達成するためには、１ＴＨｚに近い周波数で発振する高速クロック信号が必要となる。このアプローチは、現代の高速電子回路の限界を超える。
【０１８０】
本発明によるＴＤＳＡＤＣ技術の１つの実現例では、バーニア補間技術が用いられる。２つのスケールが必要な機械的バーニアスケールと同様に、２つのクロック信号が必要となる。一方のクロックは他方より高い周波数で動作する。低い方の周波数クロックを用いて「粗い」カウンタをゲートし、高い方の周波数クロックを用いて「細かい」カウンタをゲートする（例えば、このカウンタは、クロック信号が電圧基準レベルと交差する毎にその回数を計数することができる）。時間測定の開始時、「粗い」カウンタを起動させる。最終事象が発生すると、「細かい」カウンタを起動する。低周波数クロックおよび高周波数クロックが最終的に同時生起すると（すなわち、ゲーティング事象が同時に発生すると）、双方のカウンタは停止する。そこで、これらのカウンタ値を用いて時間測定を計算し、非常に高い分解能が達成される。例示的なバーニアタイミング技術について、Ｌａｎｇｅ他（Ｋ．ＬａｎｇｅおよびＭ．Ｋａｓｎｉａ、“Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ｖｅｒｎｉｅｒ  Ｉｎｔｅｒｐｏｌａｔｉｏｎ  ｆｏｒ  Ｄｉｇｉｔａｌ  Ｔｉｍｅ  Ｅｒｒｏｒ  Ｍｅａｓｕｒｅｍｅｎｔ”、Ｐｏｚｎａｎ  Ｗｏｒｋｓｈｏｐ  ｏｎ  Ｔｅｌｅｃｏｍｍｉｃａｔｉｏｎｓ、２００８年１２月１１日）に記載がある。引用によってその全体を本願に取り込む。部分遅延測定を用いて時間間隔を測定する例示的装置について、米国特許第３，６１１，１３４号（出願日：１９６９年４月３０日、発明の名称「任意の微小時間間隔の複数相関を用いた時間間隔の自動測定装置」）および第４，１６４，６４８号（出願日：１９７８年６月２３日、発明の名称「トリガされた位相同期発振器を用いたダブルバーニア時間間隔測定」）に記載がある。いずれも引用によってその全体を本願に取り込む。
【０１８１】
バーニア補間技術の１つの設計トレードオフとして、２つのクロックの同時発生に要する時間がある。同時発生に要する時間が長いほど、時間測定の分解能が高くなる。詳細には、高周波数および低周波数が近い（が、良好に区別され、別のものとして測定される）と、何らかの測定誤差が多数のクロック信号周期及んでも、その位相オフセットを高精度で測定することができる。なお、高い方の周波数が低い方の周波数またはその高調波（位相オフセットが０でないと仮定）の１つに近づくにつれ、同時発生事象の達成に必要な時間は無限へ近づく。この位相オフセットを用いれば、最終事象発生時に低い方の周波数クロックがあったその周期における位置を計算することができる。こうして、経過した周期の測定が高精度になる。バーニア技術の利点を挙げると、負荷のオンオフによる電力節減がある（すなわち、クロックの連続動作が不要なため、クロックを一時的に遮断することにより、電力消費の低減が可能となる）点と、精度の低い２つのクロックの電力変化および温度変化を連続的に較正する機会が得られる点がある。バーニア技術は、これまで航空用途（すなわち、超音波計器）で、一般的な集積回路処理装置（例えば、ＣＭＯＳ）が組み込まれた市販の装置において実用化されてきた。この技術および他のＴＤＣ技術をＴＤＳＡＤＣへ適用することにより、他のＡＤＣ技術に比して大きな利点およびシナジーが得られる。
【０１８２】
様々な実現例において、ＴＤＳＡＤＣは、タップ付き遅延に適用され、これは、測定中の入力信号（または入力クロック）を同じ量だけ順次遅延させた後、レジスタチェーンへ順次送るものである。合計遅延量が少なくとも１つのクロック周期にわたるように設計され、その結果、レジスタチェーンにおける遷移点は１−０または０−１となる。これは、２つのクロック周期の間の入力エッジ時間を示し、これを用いて、高精度の時間測定を達成することができる。さらに、２つの入力エッジ間のクロック周期数を計数して、粗い測定を行ってもよい。これらの２つの測定を組み合わせることにより、エッジ間の時間の合計測定値を得るが、測定の精度は遅延によって設定される。ＣＭＯＳを用いた実現例では、各遅延値が等しく、試験パルスを用いて遅延時間を定期的に再較正して、環境条件を補償する。このアプローチの利点として、システムクロックが単一でよい点がある。このアプローチは、各タップ遅延が均等でないことで制限されるフィールドプログラマブル・ゲートアレイ（ＦＰＧＡ）技術において行われている。不均等なタップ遅延を補償するために、様々な技術が用いられてきた。ＦＰＧＡアプローチを用いて１０ピコ秒の精度を達成する例示的技術について、Ｗｕ、（Ｊ．Ｗｕ、“Ｏｎ−Ｃｈｉｐ  ｐｒｏｃｅｓｓｉｎｇ  ｆｏｒ  ｔｈｅ  ｗａｖｅ  ｕｎｉｏｎ  ＴＤＣ  ｉｍｐｌｅｍｅｎｔｅｄ  ｉｎ  ＦＰＧＡ”、Ｒｅａｌｔｉｍｅ  Ｃｏｎｆｅｒｅｎｃｅ、２００９年、ＲＴ’０９．１６ｔｈ  ＩＥＥＥ−ＮＰＳＳ、２００９年５月、第２７９頁〜第２８２頁）、およびＷｕ他（Ｊ．Ｗｕ、Ｚ．Ｓｈｉ、“Ｔｈｅ  １０−ｐｓ  Ｗａｖｅ  Ｕｎｉｏｎ  ＴＤＣ：  Ｉｍｐｒｏｖｉｎｇ  ＦＰＧＡ  ＴＤＣ  Ｒｅｓｏｌｕｔｉｏｎ  ｂｅｙｏｎｄ  Ｉｔｓ  Ｃｅｌｌ  Ｄｅｌａｙ”、Ｎｕｃｌｅａｒ  Ｓｃｉｅｎｃｅ  Ｓｙｍｐｏｓｉｕｍ  Ｃｏｎｆｅｒｅｎｃｅ  Ｒｅｃｏｒｄ、２００８年、ＩＥＥＥ、２００８年１０月１９日〜２５日、第３４４０頁〜第３４４６頁）に記載がある。引用によってその全体を本願に取り込む。
【０１８３】
表3に、本発明に従って構成されたＴＤＳＡＤＣ装置の例示的な性能パラメータの概要を示す。表3のデータから分かるように、本発明のＴＤＳＡＤＣの例示的実施形態によれば、他のＡＤＣ技術と比較して、より低い（または少なくとも）同等のコストで、より高いダイナミックレンジおよびより低い非線形誤差を有利に得ることが可能になる。
【０１８４】
【表３】
2014526226.tif 000023
【０１８５】
主に電圧変換について議論してきたが、本発明はこれに限定されない。実際、他にも多数の物理的検出機構が本願に記載のセンサ装置および方法で有用である。これらには、電流、圧縮波、地震活動、強度、周波数、位相などがあるが、これらに限定されない。
【０１８６】
本発明の特定の局面について特定の順序の方法ステップを記載したが、これらの記載はひとえに、本発明のより広範な方法を説明するものであり、特定の用途に必要なように変更可能であることが認識されよう。特定の状況下では、特定のステップを不要または任意選択としてもよい。さらに、開示の実施形態には特定のステップまたは機能を追加してもよいし、あるいは、２つ以上のステップの実行順序を変更してもよい。このような改変例はすべて、本願に開示し請求項に記載の範囲内に含まれるものとしてみなす。
【０１８７】
上記の詳細な説明では、様々な実施形態に適用される本発明の新規な特徴について図示、記載および指摘してきたが、当業者であれば、記載した装置または処理の形態または細部の様々な省略、削除および変更を（本発明から逸脱することなく）行うことが可能であると理解されよう。上記の説明は、発明を実現するための現在考えられる最良の形態である。本明細書は、何ら限定を意図するものでなく、本発明の広範な原理を説明するものとしてとるべきである。発明の範囲は、特許請求の範囲に基づいて決定されるべきである。
【図１】
2014526226.tif 000024
【図１Ａ】
2014526226.tif 000025
【図１Ｂ】
2014526226.tif 000026
【図１Ｃ】
2014526226.tif 000027
【図１Ｄ】
2014526226.tif 000028
【図１Ｅ】
2014526226.tif 000029
【図１Ｆ】
2014526226.tif 000030
【図１Ｇ】
2014526226.tif 000031
【図１Ｈ】
2014526226.tif 000032
【図１Ｉ】
2014526226.tif 000033
【図１Ｊ】
2014526226.tif 000034
【図１Ｋ】
2014526226.tif 000035
【図１Ｌ】
2014526226.tif 000036
【図１Ｍ】
2014526226.tif 000037
【図１Ｎ】
2014526226.tif 000038
【図１Ｏ】
2014526226.tif 000039
【図１Ｐ】
2014526226.tif 000040
【図１Ｑ】
2014526226.tif 000041
【図１Ｒ】
2014526226.tif 000042
【図２】
2014526226.tif 000043
【図２Ａ】
2014526226.tif 000044
【図３】
2014526226.tif 000045
【図３Ａ】
2014526226.tif 000046
【図３Ｂ】
2014526226.tif 000047
【図３Ｃ】
2014526226.tif 000048
【図３Ｄ】
2014526226.tif 000049
【図３Ｅ】
2014526226.tif 000050
【図３Ｆ】
2014526226.tif 000051
【図３Ｇ】
2014526226.tif 000052
【図４】
2014526226.tif 000053
【図４Ａ】
2014526226.tif 000054
【図４Ｂ】
2014526226.tif 000055
【図４Ｃ】
2014526226.tif 000056
【図５】
2014526226.tif 000057
【図６】
2014526226.tif 000058
【図６Ａ】
2014526226.tif 000059
【図６Ｂ】
2014526226.tif 000060
【図６Ｃ】
2014526226.tif 000061
【図７】
2014526226.tif 000062
【図７Ａ】
2014526226.tif 000063
【図７Ｂ】
2014526226.tif 000064
【図７Ｃ】
2014526226.tif 000065
【図７Ｄ】
2014526226.tif 000066
【図８】
2014526226.tif 000067
【図８Ａ】
2014526226.tif 000068
【図８Ｂ】
2014526226.tif 000069
【図９】
2014526226.tif 000070
【図９Ａ】
2014526226.tif 000071
【図１０】
2014526226.tif 000072
【図１１】
2014526226.tif 000073
【図１２】
2014526226.tif 000074
【図１２Ａ】
2014526226.tif 000075
【図１３】
2014526226.tif 000076
【図１４】
2014526226.tif 000077
【図１４Ａ】
2014526226.tif 000078
【図１４Ｂ】
2014526226.tif 000079
【図１４Ｃ】
2014526226.tif 000080
【図１４Ｄ】
2014526226.tif 000081
【図１４Ｅ】
2014526226.tif 000082
【図１４Ｆ】
2014526226.tif 000083
【図１４Ｇ】
2014526226.tif 000084
【図１４Ｈ】
2014526226.tif 000085
【図１４Ｉ】
2014526226.tif 000086
【国際調査報告】
2014526226.tif 000087