(57)【要約】  この増幅回路は、入力電圧（ｖＩＮ）を受け取るための入力（ＩＮ）と、出力電圧（ｖＯＵＴ）を呈するための出力（ＯＵＴ）と、入力（ＩＮ）から入力電圧（ｖＩＮ）を受け取るように、１次制御電圧（ｖＣＴＬ，１）を受け取るように、制御電圧（ｖＣＴＬ，１）に依存する１次利得（Ｇ１）により入力電圧（ｖＩＮ）を増幅するように、ただし、このように増幅される入力電圧（ｖＩＮ）に出力電圧（ｖＯＵＴ）が対応するように、出力（ＯＵＴ）に出力電圧（ｖＯＵＴ）を供給するように設計される１次増幅器（２０２）と、入力（ＩＮ）から入力電圧（ｖＩＮ）を受け取るように、２次利得（Ｇ２）により入力電圧（ｖＩＮ）を増幅するように、ただし、このように増幅される入力電圧（ｖＩＮ）に１次制御電圧（ｖＣＴＬ，１）が対応するように、１次増幅器に１次制御電圧（ｖＣＴＬ，１）を供給するように設計される２次増幅器（２１２）とを備える。  ２次増幅器（２１２）は、少なくとも１ミリジーメンスの入力アドミタンス（ｇ２）を動作中に有する。
2014517582.tif 000002
【特許請求の範囲】
【請求項１】
−  入力電圧（ｖＩＮ）を受け取るための入力（ＩＮ）と、
−  出力電圧（ｖＯＵＴ）を呈するための出力（ＯＵＴ）と、
＋  前記入力（ＩＮ）から前記入力電圧（ｖＩＮ）を受け取るように、
＋  １次制御電圧（ｖＣＴＬ，１）を受け取るように、
＋  前記制御電圧（ｖＣＴＬ，１）に依存する１次利得（Ｇ１）により前記入力電圧（ｖＩＮ）を増幅するように、ただし、このように増幅される前記入力電圧（ｖＩＮ）に前記出力電圧（ｖＯＵＴ）が対応するように、
＋  前記出力（ＯＵＴ）に前記出力電圧（ｖＯＵＴ）を供給するように
−  設計される１次増幅器（２０２、６０２、７０２）と、
＋  前記入力（ＩＮ）から前記入力電圧（ｖＩＮ）を受け取るように、
＋  ２次利得（Ｇ２）により前記入力電圧（ｖＩＮ）を増幅するように、ただし、このように増幅される前記入力電圧（ｖＩＮ）に前記１次制御電圧（ｖＣＴＬ，１）が対応するように、
＋  前記１次増幅器に前記１次制御電圧（ｖＣＴＬ，１）を供給するように
−  設計される２次増幅器（２１２、６０４、７１４）と
を備える増幅回路であって、
前記２次増幅器（２１２、６０４、７１４）が、少なくとも１ミリジーメンスの入力アドミタンス（ｇ２）を動作中に有することを特徴とする増幅回路。
【請求項２】
前記１次増幅器（２０２、６０２、７０２）が、少なくとも１ミリジーメンスの入力アドミタンス（ｇ１）を動作中に有する、請求項１に記載の増幅回路。
【請求項３】
前記２次利得（Ｇ２）が、絶対的には厳密に１より大きい、請求項１または２に記載の増幅回路。
【請求項４】
−  前記２次増幅器（２１２、６０４、７１４）が、２次制御電圧（ｖＣＴＬ，２）を受け取るように設計され、
−  前記２次利得（Ｇ２）が、前記２次制御電圧（ｖＣＴＬ，２）に依存し、
前記増幅回路が、前記入力電圧（Ｖｉｎ）に依存する３次入力電圧を３次利得（Ｇ３）により増幅するように、ただし、このように増幅される前記３次入力電圧に前記２次制御電圧（ｖＣＴＬ，２）が対応するように設計される３次増幅器（２２６、７２４、８０２）をさらに備える、請求項１から３のいずれかに記載の増幅回路。
【請求項５】
前記３次利得（Ｇ３）が、絶対的には１に等しい、請求項４に記載の増幅回路。
【請求項６】
前記３次利得が、絶対的には厳密に１より小さい、請求項４に記載の増幅回路。
【請求項７】
前記３次入力電圧が、前記入力電圧（ＶＩＮ）である、請求項４から６のいずれかに記載の増幅条件。
【請求項８】
前記３次入力電圧が、前記出力電圧（ＶＯＵＴ）である、請求項４から６のいずれかに記載の増幅条件。
【請求項９】
前記入力電圧（ｖＩＮ）および／または前記出力電圧（ｖＯＵＴ）が、差動形式である、請求項１から８のいずれかに記載の増幅回路。
【請求項１０】
−  高周波信号を受け取り、前記高周波信号をアンテナ電圧に変換するように設計されるアンテナと、
−  前記アンテナ電圧からの入力電圧（ｖＩＮ）を受け取るように設計される、請求項１から９のいずれかに記載の増幅回路と
を備える受信チェーン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路および受信チェーンに関する。
【背景技術】
【０００２】
本発明の文脈では用語「増幅回路」は、絶対的には任意の正の値、および特に０から１の間の任意の値を採用するのに適した乗算値により、入力信号に対応する出力信号が乗算される任意の回路を指すことになる。この乗算値が「利得」と呼ばれることになる。したがって用語「増幅回路」および「利得」は、厳密性の点では、利得が０から１の間であるときに、出力信号が入力信号に対して振幅において低減される場合でも使用されることになる。
【０００３】
頭字語を使用して（「低雑音増幅器（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）」から）ＬＮＡとも呼ばれる低雑音増幅回路の目的は、入力信号の悪化を最小限に抑えながら入力信号を増幅するというものである。
【０００４】
ＬＮＡの雑音を定量化するために、「有用信号と暗騒音との間の差」の悪化の測定値を使用することが知られている。ＬＮＡ出力信号は３つの成分、すなわち、ＬＮＡ利得により増幅される有用入力信号、ＬＮＡ利得により増幅される入力雑音、および、出力に直接注入されるＬＮＡ部品の内部雑音を包含する。
【０００５】
したがってＬＮＡが出力雑音を注入する様式は、有用信号と雑音との間の差に、以下の乗り越えられない限界を伴う影響を与えることになり、それらの限界とはすなわち、入力信号電力が暗騒音電力より小さいならば、信号は周囲雑音内で「失われ」、ＬＮＡは周囲雑音から有用信号を決して検出できないことになる、および、出力でＬＮＡにより注入される内部雑音が、増幅される有用信号より大きいならば、ＬＮＡがＬＮＡの内部雑音によって信号をかき消すというものである。
【０００６】
これらの２つの極端な筋書の間でＬＮＡは、入力信号および入力雑音を、これらの２つの量の間の差をわずかに低減することにより増幅する。したがってＬＮＡは、以下のように規定される雑音係数（ｎｏｉｓｅ  ｆａｃｔｏｒ）Ｆにより定量化される信号対雑音比に影響を与える。
【数１】
2014517582.tif 000003
ただしＳ／Ｎｉｎｐｕｔ（またはＳ／Ｎｏｕｔｐｕｔ）は、入力（または出力）での信号対雑音比である。ＮＦは「雑音指数（ｎｏｉｓｅ  ｆｉｇｕｒｅ）」、すなわち対数尺度上の雑音係数Ｆである。
【０００７】
ＬＮＡは常に最小限の雑音を有するので、Ｓ／Ｎｏｕｔｐｕｔは常にＳ／Ｎｉｎｐｕｔより小さく、その結果Ｆは厳密に１より大きく、ＮＦは厳密に０ｄＢより大きい。
【０００８】
ＬＮＡは増幅器であり、その増幅器の雑音指数ＮＦは、従来技術によるＬＮＡ雑音指数ＮＦの規格値に対応するように１０ｄＢより小さく、好ましくは７ｄＢより小さく、より好ましくは１から３ｄＢの間である。雑音指数ＮＦが１ｄＢより小さいとき、ＬＮＡの電力消費は、一般により高く（数十ミリワットより大きく）なる。
【０００９】
特に高周波回路（radiofrequency circuit）では、電力のさらなる損失を引き起こす信号の寄生反射を防止するために区画間のインピーダンスを合わせることが頻繁に必要である。最も共通性のある規格は、ＬＮＡ入力インピーダンスを５０Ωに設定する。この値は、低いインピーダンスであると一般には考えられている。ＬＮＡに関する設計の問題点のうちの１つは、それらのＬＮＡが、電力消費が低い状態で５０Ωのインピーダンスを有することを確実にすることからなる。
【００１０】
ＬＮＡを低いインピーダンスに合わせ、ＬＮＡの内部雑音、ＬＮＡのひずみを最小限に抑え、ＬＮＡの利得を最大にするために、受動インダクタを使用することが知られている。より具体的には３つのインダクタが電界効果トランジスタの周囲に布置され、各々が、本段落の最初の部分に記載した利点からの個別の利点を与える。
【００１１】
これらのインダクタの主な短所は、それらのインダクタの製造のために必要とされる表面積に関する。このインダクタは、ナノメートルの大きさであるトランジスタにより占有される表面積と比較して非常に大きな平面の表面積を占有する部品を必然的に含む。
【００１２】
回路の費用は、使用される技術および回路の表面積に本質的に関連付けられる。現代技術ではｍｍ２あたりの費用がますます高まっているので、受動インダクタの使用を最小限に抑えることが必要となる。
【００１３】
１９９８〜２０００年には、共通ゲート電界効果トランジスタに基づく差動入力ＬＮＡに関する技法が説明されている。容量性交差結合技法またはＣＣＣＴと呼ばれるこの技法では、トランジスタを、単一の結合蓄電器によってそのトランジスタのソースおよびそのトランジスタのゲートを同時に作動させ、ソースおよびゲートの電圧が１８０°位相偏移されることを確実にすることにより制御することを概略的に提案している。この技法によって、共通ゲート集合体内のトランジスタの実効相互コンダクタンスを、相互コンダクタンスを生成するために使用される直流を増大することなく増大することが可能になる。しかしながら、結合蓄電器の固有の利得が１に等しい絶対値を有するという点で、この技法は、２により乗算されたトランジスタの固有的な相互コンダクタンスより大きい実効相互コンダクタンスを得るのには適していない。
【００１４】
ＣＣＣＴの例は、以下の刊行物において説明されている。
−  Ｓ．Ｂ．Ｔ  Ｗａｎｇ、Ａ．Ｍ．Ｎｉｋｎｅｊａｄ、Ｒ．Ｗ．Ｂｒｏｄｅｒｓｅｎ、「Ｄｅｓｉｇｎ  ｏｆ  ａ  Ｓｕｂ−ｍＷ  ９６０−ＭＨｚ  ＵＷＢ  ＣＭＯＳ  ＬＮＡ」、ＩＥＥＥ  ＪＳＳＣ、第４１巻第１１号、２００６年１１月、
−  Ｗ．Ｚｈｕｏ、Ｓ．Ｅｍｂａｂｉ、Ｊ．Ｐ．Ｄｅ  Ｇｙｖｅｚ、Ｅ．Ｓａｎｃｈｅｚ−Ｓｉｎｅｎｃｉｏ、「Ｕｓｉｎｇ  Ｃａｐａｃｉｔｉｖｅ  Ｃｒｏｓｓ−Ｃｏｕｐｌｉｎｇ  Ｔｅｃｈｎｉｑｕｅ  ｉｎ  ＲＦ  Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒｓ  ａｎｄ  Ｄｏｗｎ−Ｃｏｎｖｅｒｓｉｏｎ  Ｍｉｘｅｒ  Ｄｅｓｉｇｎ」、ＩＥＥＥ  ＥＳＳＣＩＲＣ、７７〜８０頁、２０００年５月、および、
−  Ｗｏｏ，Ｓ．Ｋｉｍら、「Ａ  ３．６ｍＷ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｃｏｍｍｏｎ  Ｇａｔｅ  ＣＭＯＳ  ＬＮＡ  ｗｉｔｈ  Ｐｏｓｉｔｉｖｅ−Ｎｅｇａｔｉｖｅ  Ｆｅｅｄｂａｃｋ」、ＩＥＥＥ  ＩＳＳＣＣ、２１８〜２１９頁、２００９年２月。
【００１５】
ＣＣＣＴ技法で使用される結合蓄電器ではなく、能動または受動の増幅器の使用を提案するいくつかの文献がさらに存在する。以下の文献について、特に言及が行われ得る。
−  Ｈ．Ｗａｎｇ、Ｌ．Ｚｈａｎｇ、Ｚ．Ｙｕ、「Ａ  Ｗｉｄｅｂａｎｄ  Ｉｎｄｕｃｔｏｒｌｅｓｓ  ＬＮＡ  Ｗｉｔｈ  Ｌｏｃａｌ  Ｆｅｅｄｂａｃｋ  ａｎｄ  Ｎｏｉｓｅ  Ｃａｎｃｅｌｌｉｎｇ  ｆｏｒ  Ｌｏｗ−Ｐｏｗｅｒ  Ｌｏｗ−Ｖｏｌｔａｇｅ  Ａｐｐｌｉｃａｔｉｏｎｓ」、ＩＥＥＥ  ＴＣＡＳ  Ｉ、第５７巻第８号、２０１０年８月、
−  Ｘ．Ｌｉ、Ｓ．Ｓｈｅｋｈａｒ、Ｄ．Ｊ．Ａｌｌｓｔｏｔ、「Ｇｍ−ｂｏｏｓｔｅｄ  Ｃｏｍｍｏｎ−Ｇａｔｅ  ＬＮＡ  ａｎｄ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｃｏｌｐｉｔｔｓ  ＶＣＯ／ＱＶＣＯ  ｉｎ  ０．１８−μｍ  ＣＭＯＳ」、ＩＥＥＥ  ＪＳＳＣ、第４０巻第１２号−２００５年１２月、および、
−  Ｉ．Ｒ．Ｃｈａｍａｓ、Ｓ．Ｒａｍａｎ、「Ａｎａｌｙｓｉｓ，  Ｄｅｓｉｇｎ，  ａｎｄ  Ｘ−Ｂａｎｄ  Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  ａ  Ｓｅｌｆ−Ｂｉａｓｅｄ  Ａｃｔｉｖｅ  Ｆｅｅｄｂａｃｋ  ｇｍ−Ｂｏｏｓｔｅｄ，  Ｃｏｍｍｏｎ−Ｇａｔｅ  ＣＭＯＳ  ＬＮＡ」、ＩＥＥＥ  ＭＴＴ、第５７巻第３号、２００９年３月。
【００１６】
利得が絶対的には１より大きい増幅器の使用によって、ＣＣＣＴ技法の使用とは異なり、２より大きな因子によりトランジスタの実効相互コンダクタンスを増大することが可能になる。
【００１７】
相互コンダクタンスのこの増大によって、ＬＮＡ入力アドミタンスが増大する（このことによって、ＬＮＡの入力インピーダンスが低減する）。
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明の目的は、増幅回路の入力アドミタンス対電力消費比をさらに高めるのに適した増幅回路を提案するというものである。
【課題を解決するための手段】
【００１９】
このために本発明は、入力電圧を受け取るための入力と、出力電圧を呈するための出力と、入力から入力電圧を受け取るように、１次制御電圧を受け取るように、制御電圧に依存する１次利得により入力電圧を増幅するように、ただし、このように増幅される入力電圧に出力電圧が対応するように、出力に出力電圧を供給するように設計される１次増幅器と、入力から入力電圧を受け取るように、２次利得により入力電圧を増幅するように、ただし、このように増幅される入力電圧に１次制御電圧が対応するように、１次増幅器に１次制御電圧を供給するように設計される２次増幅器とを備え、２次増幅器が、少なくとも１ミリジーメンスの入力アドミタンスを動作中に有する増幅回路に関する。
【００２０】
提案される回路では入力アドミタンスが、少なくとも２つのアドミタンス、すなわち１次アドミタンスおよび２次アドミタンスの間で分散され、一方従来技術では、１次アドミタンスのみが増幅回路の入力アドミタンスに寄与する。これに対して発明者らは、この分散によって、申し分のない入力アドミタンス対電力消費比を得ることが可能になったことを発見した。実際には一般則として、アドミタンスは増幅装置の電力消費の関数として線形に変動しない。換言すればアドミタンスを増大するために必要とされる電力消費の増大量は、アドミタンスの水準とともに増す。このようにして、単一の高いアドミタンスではなく複数の組み合わせた低いアドミタンスを想像することがより有利である。したがって例えば、一定の消費で入力アドミタンスをさらに増大する（したがってさらに低い入力インピーダンスを得る）ことが可能である。同様に例えば、一定の入力アドミタンスで（すなわち一定の入力インピーダンス、例えば５０Ωで）増幅回路の電力消費をさらに低減することが可能である。
【００２１】
随意には、１次増幅器は、少なくとも１ミリジーメンスの入力アドミタンスを動作中に有する。
【００２２】
さらに随意には、２次利得は、絶対的には厳密に１より大きい。
【００２３】
さらに随意には、２次増幅器は、２次制御電圧を受け取るように設計され、２次利得は、２次制御電圧に依存し、増幅回路は、入力電圧に依存する３次入力電圧を３次利得により増幅するように、ただし、このように増幅される３次入力電圧に２次制御電圧が対応するように設計される３次増幅器をさらに備える。
【００２４】
さらに随意には、３次利得は、絶対的には１に等しい。
【００２５】
さらに随意には、３次利得は、絶対的には厳密に１より小さい。
【００２６】
さらに随意には、３次入力電圧は、入力電圧である。
【００２７】
さらに随意には、３次入力電圧は、出力電圧である。
【００２８】
さらに随意には、入力電圧および／または出力電圧は、差動形式である。
【００２９】
本発明は、高周波信号を受け取り、その高周波信号をアンテナ電圧に変換するように設計されるアンテナと、アンテナ電圧からの入力電圧を受け取るように設計される、本発明による増幅回路とを備える受信チェーンにさらに関する。
【００３０】
本発明は、単に例として与えられる以降の説明を使用して、および添付される図を参照してより明確に理解されよう。
【図面の簡単な説明】
【００３１】
【図１】高周波受信チェーンを表す機能図である。
【図２】本発明の第１の実施形態による図１での増幅回路の電気回路図である。
【図３】高周波信号に対する図２での電気回路図と同等の電気回路図である。
【図４】図２での増幅回路の第１の代替実施形態の電気回路図である。
【図５】図２での増幅回路の第２の代替実施形態の電気回路図である。
【図６】本発明の第２の実施形態による増幅回路の電気回路図である。
【図７】本発明の第３の実施形態による増幅回路の電気回路図である。
【図８】本発明の第４の実施形態による増幅回路の電気回路図である。
【発明を実施するための形態】
【００３２】
図１を参照すると、本発明を使用する受信チェーンの例１００はまず第１に、電磁波をアンテナ信号に変換するためのアンテナ１０２を備える。
【００３３】
受信チェーン１００は、アンテナ信号内の有用情報を分離するように設計される高周波ろ波器１０４、および、ろ波された信号を増幅するための増幅回路１０６をさらに備える。
【００３４】
増幅回路１０６は、アンテナ１０２の信号の悪化を最小限に抑えることにより信号を増幅する機能を伴うＬＮＡである。
【００３５】
受信チェーン１００は、混合された信号を得るように、増幅される信号を局部発振器信号と混合するための混合器１０８、および、基底帯域の混合された信号を抽出するための低域ろ波器１１０をさらに備える。
【００３６】
受信チェーン１００は、基底帯域の混合された信号が正しく混合されているが電力が不十分である場合に、基底帯域の混合された信号の範囲を増大するための低周波調整可能増幅器１１２をさらに備える。受信チェーン１００は、基底帯域の混合された信号をデジタル化するためのアナログ・デジタル変換器１１４を備える。
【００３７】
図２を参照すると、増幅回路１０６はまず第１に、入力電圧ｖＩＮを受け取るための入力ＩＮを備える。入力ＩＮは、ｖＩＮ＝ｖＩＮ＋−ｖＩＮ−であるように同じ振幅を有し１８０°位相偏移されている２つの反対の入力電位ｖＩＮ＋およびｖＩＮ−を含む差動電圧の形式で入力電圧ｖＩＮを受け取るための、２つの入力端子ＩＮ＋、ＩＮ−を備える。
【００３８】
増幅回路１０６は、増幅される入力電圧ｖＩＮに対応する出力電圧ｖＯＵＴを呈するための出力ＯＵＴをさらに備える。出力ＯＵＴは、同じ振幅を有し１８０°位相偏移されている２つの出力電位ｖＯＵＴ＋およびｖＯＵＴ−を含む差動電圧の形式で出力電圧ｖＯＵＴを供給するための、２つの出力端子ＯＵＴ＋、ＯＵＴ−を備える。
【００３９】
この増幅を実行するために増幅回路１０６はまず第１に、１次増幅器２０２を備える。１次増幅器２０２は、一方で入力電圧ｖＩＮを受け取るための入力ＩＮに接続され、他方で出力ＯＵＴに、その出力ＯＵＴに増幅される入力電圧ｖＩＮを供給するために接続される。より具体的には１次増幅器２０２は、１次利得Ｇ１により入力電圧ｖＩＮを増幅するように設計される。
【００４０】
１次増幅器２０２の１次利得Ｇ１は可変である。利得を変動させるために１次増幅器２０２は、やはり差動形式であり、したがって同じ振幅を有し１８０°位相偏移されている制御電位ｖＣＴＬ＋，１、ｖＣＴＬ−，１を含む制御電圧ｖＣＴＬ，１を受け取るように設計される。したがって１次増幅器２０２は、利得Ｇ１が制御電圧ｖＣＴＬ，１に依存するように設計される。
【００４１】
１次増幅器２０２は、それぞれの入力電位ｖＩＮ＋、ｖＩＮ−のうちの１つからのそれぞれの出力電位ｖＯＵＴ＋、ｖＯＵＴ−のうちの１つを供給するように各々が設計される、２つの１次増幅装置２０４Ａ、２０４Ｂを備える。より具体的には第１の１次増幅装置２０４Ａは、入力電位ｖＩＮ＋からの出力電位ｖＯＵＴ＋を供給するように設計され、一方で第２の１次増幅装置２０４Ｂは、入力電位ｖＩＮ−からの負の出力電位ｖＯＵＴ−を供給するように設計される。
【００４２】
各々の１次増幅装置２０４Ａ、２０４Ｂは、以下のように接続されるドレイン、ソース、およびゲートを有する電界効果トランジスタ２０６Ａ、２０６Ｂを共通ゲート集合体内に備える。
【００４３】
各々の１次増幅装置２０４Ａ、２０４Ｂは、トランジスタ２０６Ａ、２０６Ｂのドレインを固定された電位Ｖｄｄ（水平線により表される）に接続する、値Ｒ１を有する抵抗器２０８Ａ、２０８Ｂを備える。各々の１次増幅装置２０４Ａ、２０４Ｂは、トランジスタ２０６Ａ、２０６Ｂのソースを増幅回路１０６の接地に接続する直流源２１０Ａ、２１０Ｂをさらに備える。さらに各々のトランジスタ２０６Ａ、２０６Ｂのゲートは、それぞれの制御電位ｖＣＴＬ＋，１、ｖＣＴＬ−，１のうちの１つを受け取るのに適している。
【００４４】
各々の入力端子ＩＮ＋、ＩＮ−は、それぞれのトランジスタ２０６Ａ、２０６Ｂのうちの１つのソースに接続され、一方で各々の出力端子ＯＵＴ＋、ＯＵＴ−は、それぞれのトランジスタ２０６Ａ、２０６Ｂのうちの１つのドレインに接続される。
【００４５】
このようにして１次増幅装置２０４Ａは、入力電位ｖＩＮ＋を増幅するように、かつ、このように増幅される入力電位ｖＩＮ＋を出力電位ｖＯＵＴ＋として供給するように設計される。同様に１次増幅装置２０４Ｂは、入力電位ｖＩＮ−を増幅するように、かつ、このように増幅される入力電位ｖＩＮ−を出力電位ｖＯＵＴ−として供給するように設計される。
【００４６】
増幅回路１０６は、入力ＩＮから入力電圧ｖＩＮを受け取るように、２次利得Ｇ２により入力電圧ｖＩＮを増幅するように、かつ、このように増幅される入力電圧ｖＩＮを１次制御電圧ｖＣＴＬ，１として１次増幅器２０２に供給するように設計される２次増幅器２１２をさらに備える。
【００４７】
２次増幅器２１２の２次利得Ｇ２は可変である。利得を変動させるために２次増幅器２１２は、２次利得Ｇ２が依存する制御電圧ｖＣＴＬ，２を受け取るように設計される。制御電圧ｖＣＴＬ，２は、やはり差動形式であり、したがって同じ振幅を有し１８０°位相偏移されている制御電位ｖＣＴＬ＋，２、ｖＣＴＬ−，２を含む。
【００４８】
２次増幅器２１２は、それぞれの入力電位ｖＩＮ−、ｖＩＮ＋のうちの１つからのそれぞれの制御電位ｖＣＴＬ＋，１、ｖＣＴＬ−，１のうちの１つを供給するように各々が設計される、２つの２次増幅装置２１４Ａ、２１４Ｂを備える。より具体的には第１の２次増幅装置２１４Ａは、入力電位ｖＩＮ−からの制御電位ｖＣＴＬ＋，１を供給するように設計され、一方で第２の２次増幅装置２１４Ｂは、入力電位ｖＩＮ＋からの制御電位ｖＣＴＬ−，１を供給するように設計される。
【００４９】
各々の２次増幅装置２１４Ａ、２１４Ｂは、以下のように接続されるドレイン、ソース、およびゲートを有する電界効果トランジスタ２１６Ａ、２１６Ｂを共通ゲート集合体内に備える。
【００５０】
各々の２次増幅装置２１４Ａ、２１４Ｂは、トランジスタ２１６Ａ、２１６Ｂのドレインを固定された電位Ｖｄｄに接続する可変周波トランジスタ２１８Ａ、２１８Ｂを備える。各々の可変周波抵抗器２１８Ａ、２１８Ｂは、電界効果トランジスタ２２０Ａ、２２０Ｂ、および抵抗器２２２Ａ、２２２Ｂを備える。トランジスタ２２０Ａ、２２０Ｂは、固定された電位Ｖｄｄに接続されるソース、トランジスタ２２０Ａ、２２０Ｂの２次増幅装置２１４Ａ、２１４Ｂのトランジスタ２１６Ａ、２１６Ｂのドレインに接続されるドレイン、および、抵抗器２２２Ａ、２２２Ｂを介してトランジスタ２２０Ａ、２２０Ｂのドレインに接続されるゲートを有する。各々の２次増幅装置２１４Ａ、２１４Ｂは、トランジスタ２１６Ａ、２１６Ｂのゲートを固定された電位Ｖｂｉａｓに接続する抵抗器２２４Ａ、２２４Ｂをさらに備える。
【００５１】
さらに各々のトランジスタ２１６Ａ、２１６Ｂのソースは、対応する電位を受け取るためにそれぞれの入力端子ＩＮ−、ＩＮ＋のうちの１つに接続される。各々のトランジスタ２１６Ａ、２１６Ｂのゲートは、それぞれの制御電位ｖＣＴＬ＋，２、ｖＣＴＬ−，２のうちの１つを受け取るのに適している。
【００５２】
したがって２次増幅装置２１４Ａは、入力電位ｖＩＮ−を増幅するように、かつ、このように増幅される入力電位ｖＩＮ−を制御電位ｖＣＴＬ＋，１として供給するように設計される。同様に２次増幅装置２１４Ｂは、入力電位ｖＩＮ＋を増幅するように、かつ、このように増幅される入力電位ｖＩＮ＋を制御電位ｖＣＴＬ−，１として供給するように設計される。
【００５３】
増幅回路１０６は、３つの中性化接続をさらに備える。より具体的には第１の中性化接続は、電位ｖＣＴＬ−，１を有する電線に沿って見出される寄生容量の少なくとも一部分を中性化するために、電位ｖＯＵＴ＋を有する供給回路１０６の電線に、電位ｖＣＴＬ−，１を有する供給回路１０６の電線を、図示されない蓄電器を介して接続する。この第１の中性化接続は、図内の節点Ａ１およびＡ２を接続するのに適している。
【００５４】
同様に第２の中性化接続は、電位ｖＣＴＬ＋，１を有する電線に沿って見出される寄生容量の少なくとも一部分を中性化するために、電位ｖＯＵＴ−を有する供給回路１０６の電線に、電位ｖＣＴＬ＋，１を有する供給回路１０６の電線を、図示されない蓄電器を介して接続する。この第２の中性化接続は、図内の節点Ｂ１およびＢ２を接続するのに適している。
【００５５】
さらに第３の中性化接続は、可変周波抵抗器２１８Ａ、２１８Ｂ内に存在する能動インダクタを少なくとも部分的に中性化するように、トランジスタ２２０Ａ、２２０Ｂのそれぞれのゲートを接続する。この第３の中性化接続は、図内の同じ名前Ｃを用いる節点を接続するのに適している。
【００５６】
増幅回路１０６は、入力電圧ｖｉｎに依存する３次入力電圧を３次利得Ｇ３により増幅するように、かつ、増幅される３次入力電圧を２次制御電圧ｖＣＴＬ，２として供給するように設計される３次増幅装置２２６をさらに備える。増幅回路１０６では、３次入力電圧は入力電圧ｖｉｎである。
【００５７】
より具体的には３次増幅器２２６は、それぞれの入力電位ｖＩＮ＋、ｖＩＮ−のうちの１つからのそれぞれの制御電位ｖＣＴＬ＋，２、ｖＣＴＬ−，２のうちの１つを供給するように各々が設計される、２つの３次増幅装置２２８Ａ、２２８Ｂを備える。
【００５８】
増幅回路１０６では３次増幅装置２２８Ａは、入力電位ｖＩＮ＋からの制御電位ｖＣＴＬ＋，２を供給し、一方で３次増幅装置２２８Ｂは、入力電位ｖＩＮ−からの制御電位ｖＣＴＬ−，２を供給する。
【００５９】
各々の３次増幅装置２２８Ａ、２２８Ｂは、それぞれの２次増幅装置２１４Ａ、２１４Ｂのトランジスタ２１６Ａ、２１６Ｂのゲートに、それぞれの入力端子ＩＮ＋、ＩＮ−を接続する蓄電器２３０Ａ、２３０Ｂを備える。
【００６０】
増幅回路１０６が高周波信号である入力電圧ｖＩＮを増幅するときの増幅回路１０６の動作を理解するために、高周波電気信号のみが考慮されることになる。このようにして図３において、ＤＣ電位または直流を供給するすべての電気部品が省略されている。同様に、当の高周波電気信号に対して十分に高い値を有する蓄電器は、これらの高周波電気信号に対して単なる接続として働くので、蓄電器は直接接続により置き換えられている。最後に可変周波抵抗器２１８Ａ、２１８Ｂは、値Ｒ２を有する単なる抵抗器により表されている。
【００６１】
次に、増幅回路１０６の動作が説明される。
【００６２】
まず第１に電界効果トランジスタが、ＤＣ電位Ｖｄｄ、ＶＢＩＡＳにより、および、同じ値ＩＲＥＦを有する直流を発生させる直流源２１０Ａ、２１０Ｂにより極性化される。
【００６３】
より具体的には電流ＩＲＥＦは、トランジスタ２０６Ａおよび２１６Ｂまたは２０６Ｂおよび２１６Ａをそれぞれ通過する、２つの直流Ｉ１およびＩ２に分割される。これらの２つの電流Ｉ１およびＩ２は、増幅回路１０６の消費の大部分に相当する。
【００６４】
各々のトランジスタ２０６Ａ、２０６Ｂの極性化は、抵抗器２０８Ａ、２０８Ｂの値Ｒ１を選定することにより、トランジスタの大きさおよびトランジスタに付与されるソース−ゲートＤＣ電圧を選定することにより遂行される。最初の２つのパラメータは、回路内の他の部品とは無関係に設定され得る。これに対して各々のトランジスタ２０６Ａ、２０６Ｂのゲート電圧は、各々のトランジスタ２０６Ａ、２０６Ｂが接続されるトランジスタ２１６Ａ、２１６Ｂのドレイン電圧と直接相互に関係付けられる。このように、トランジスタ２０６Ａ、２０６Ｂのソース−ゲート電圧とトランジスタ２１６Ａ、２１６Ｂの設定パラメータとの間には依存関係がある。
【００６５】
トランジスタ２１６Ａ、２１６Ｂの極性化は、それらのトランジスタのソース−ゲート電圧を選定することにより、それらのトランジスタの大きさを選定することにより、および、可変周波抵抗器２１８Ａ、２１８Ｂの値を選定することにより遂行される。ソース−ゲート電圧は、ＤＣ電位ＶＢＩＡＳにより設定される。
【００６６】
図示されない代替実施形態では、トランジスタ２１６Ａ（または２１６Ｂ）のドレインとトランジスタ２０６Ａ（または２０６Ｂ）のゲートとの間に、これらの２つの点で異なるＤＣ電位を設定するために接続蓄電器を追加することにより、トランジスタ２０６Ａ、２１６Ａ（または２０６Ｂ、２１６Ｂ）の極性化条件を別々にすることが可能である。
【００６７】
前の極性化に続いてトランジスタ２０６Ａ、２０６Ｂが同じ相互コンダクタンスｇｍ１を呈し、一方でトランジスタ２１６Ａ、２１６Ｂが同じ相互コンダクタンスｇｍ２を呈する。
【００６８】
以降では高周波電圧ｖＩＮが、増幅装置１０６の入力ＩＮで受け取られる。
【００６９】
次いで電流ｉ２が、２次増幅器２１２から端子ＩＮ−に出力される。電流ｉ２は、
ｖＣＴＬ＋，２＝ｖＩＮ＋
および
ｖＩＮ−＝−ｖＩＮ＋
であるので、
ｉ２＝ｇｍ２（ｖＣＴＬ＋，２−ｖＩＮ−）＝２ｇｍ２ｖＩＮ＋
に等しい。
【００７０】
同じ電流ｉ２が、端子ＩＮ＋から増幅器２１２に入力される。
【００７１】
このように動作中２次増幅器２１２は、次式に等しい非ゼロの入力アドミタンスｇ２を呈する。
【数２】
2014517582.tif 000004
【００７２】
実際にはこのことは、入力インピーダンスを相当に低減することに努める場合に、アドミタンスｇ２が、少なくとも１ミリジーメンス、好ましくは少なくとも１０ミリジーメンス、さらに好ましくは少なくとも２０ミリジーメンスの値を有するように増幅回路が設計されることを意味する。
【００７３】
さらに電流ｉ１が、１次増幅器２０２から端子ＩＮ−に出力される。電流ｉ１は、
ｖＩＮ−＝−ｖＩＮ＋
および
ｖＣＴＬ−，１＝２Ｒ２ｇｍ２ｖＩＮ＋
であるので、
ｉ１＝ｇｍ１（ｖＣＴＬ−，１−ｖＩＮ−）
すなわち
ｉ１＝ｇｍ１（１＋２Ｒ２ｇｍ２）ｖＩＮ＋
に等しい。
【００７４】
同じ電流ｉ２が、端子ＩＮ＋から増幅器２１２に入力される。
【００７５】
このように動作中１次増幅器２０２は、次式に等しい非ゼロの入力アドミタンスｇ１を呈する。
【数３】
2014517582.tif 000005
【００７６】
実際にはこのことは、入力インピーダンスを相当に低減することに努める場合に、アドミタンスｇ１が、少なくとも１ミリジーメンス、好ましくは少なくとも１０ミリジーメンス、さらに好ましくは少なくとも２０ミリジーメンスの値を有するように増幅回路１０６が設計されることを意味する。
【００７７】
このように増幅回路１０６は、次式に等しい入力アドミタンスｇを呈する。
【数４】
2014517582.tif 000006
ただし、
【数５】
2014517582.tif 000007
は、２次増幅器２１２が存在しない（ｇｍ２がゼロに等しい）ときの１次増幅器２０２のアドミタンスである。したがって、相互コンダクタンスｇｍ１およびｇｍ２が適度なままである以上は、電力消費が高くない状態で、高い入力アドミタンスを、したがって低い入力インピーダンス（好ましくは５０Ω）を得ることが可能である。
【００７８】
より具体的には提案される構成によって、２次増幅器２１２が存在しないときに１次増幅器２０２により示される入力アドミタンスｇ１に対して２つのさらなる寄与を追加することが可能になる。
【００７９】
第１の寄与は、２次増幅器２１２が存在することにより付与される利得の増大から得られる因子（１＋２Ｒ２ｇｍ２）からなる。
【００８０】
第２の寄与は、電流ｉ２の発生から得られ、ＣＣＣＴ（３次増幅器２２６）からの利益を得る項ｇｍ２からなる。
【００８１】
さらに増幅回路１０６の入力インピーダンスは、虚部、詳細にはインピーダンス・ジャイレータ効果からの誘導的な部分をさらに有する。この効果によって入力アドミタンスに誘導的な虚部が現れ、この虚部は、トランジスタ２０６Ａ、２０６Ｂ内の非ゼロの蓄電器の存在によって可変周波抵抗器２１８Ａ、２１８Ｂのアドミタンスに比例する。好ましくはこの誘導的な部分は有利には、増幅回路１０６が適している周波数の範囲の幅を増大するために入力での寄生容量とともに使用される。
【００８２】
利得Ｇ１は以下のように決定され得る。
【００８３】
３次増幅器２２６は、−Ｇ３・ｖＩＮに等しい２次制御電圧ｖＣＴＬ，２を供給し、ただしＧ３は１に等しい。
【００８４】
２次増幅器２１２は、Ｇ２・ｖＩＮに等しい１次制御電圧ｖＣＴＬ，１を供給し、ただしＧ２は次式に等しい。
Ｇ２＝（１＋Ｇ３）Ｒ２ｇｍ２＝（１＋Ｇ３）Ｇ２
ただしＧ２＝Ｒ２ｇｍ２は、３次増幅がない、すなわちＧ３＝０であるときの２次利得である。
【００８５】
１次増幅器２０２は、次式に等しい出力電圧ｖＯＵＴを供給する。
ｖＯＵＴ＝Ｇ１ｖＩＮ
ただしＧ１は、
Ｇ１＝（１＋Ｇ２）Ｒ１ｇｍ１
または
Ｇ１＝（１＋Ｇ２）Ｇ１
に等しく、ただしＧ１＝Ｒ１ｇｍ１は、２次増幅がない、すなわちＧ２＝０であるときの１次利得である。
【００８６】
１次利得は、以下のようにさらに表現され得る。
Ｇ１＝Ｇ１＋（１＋Ｇ３）Ｇ１Ｇ２
Ｇ３は１に等しいので、１次利得Ｇ１は次式に等しい。
Ｇ１＝Ｇ１＋２Ｇ１Ｇ２＝Ｇ１（１＋２Ｇ２）
【００８７】
このように、利得Ｇ１は因子（１＋２・Ｇ２）により増大され、ただしＧ２は、２次増幅器単独での利得であり、ＣＣＣＴ（３次増幅器２２６）の存在によって２の因子により同様に増大される。
【００８８】
上記の利得およびアドミタンスの計算は、回路の部品の単純なモデル化に基づいて実行されていることが留意されるべきである。より具体的にはこの単純化されたモデル化では、回路で使用されるトランジスタの寄生容量および有限のコンダクタンスの影響を無視している。
【００８９】
図４を参照すると、増幅回路１０６の第１の代替実施形態４００が例示され、この代替実施形態４００は、増幅回路１０６の代わりに受信チェーン１００での使用に適している。
【００９０】
この代替実施形態４００は、代替実施形態４００が、増幅回路１０６内のすべての部品に加えて継続的帰還路４０２を備えるという点で、増幅回路１０６と異なる。
【００９１】
継続的帰還路４０２は、トランジスタ２０６Ａ、２０６Ｂのドレインを相互接続する連続した２つの抵抗器４０４、４０６を備える。
【００９２】
継続的帰還路４０２は、固定された電位ＶＢＩＡＳに接続される出力、抵抗器４０４、４０６の間に接続される負入力、および、以降で解説されるように接続される正入力を有する演算増幅器４０８をさらに備える。
【００９３】
継続的帰還路４０２は、演算増幅器の正入力を固定された電位Ｖｄｄに接続する、値Ｒ１を有する抵抗器４１０、および、演算増幅器４０８の正入力を接地に接続し、接地に向かう値Ｉ１を有する電流を発生させる直流源４１２をさらに備える。
【００９４】
継続的帰還路４０２によって、Ｉ１とＩ２との間での電流ＩＲＥＦの分散は、増幅回路１０６においてよりも、電界効果トランジスタ２１６Ａ、２１６Ｂのゲートに付与されるＤＣ電位に対して感度が低くなる。
【００９５】
図５を参照すると、増幅回路１０６の第２の代替実施形態５００が例示され、この代替実施形態５００は、増幅回路１０６の代わりに受信チェーン１００での使用に適している。
【００９６】
この代替実施形態５００は、代替実施形態５００が、電流Ｉ１およびＩ２を別々に発生させるための直流源５０２Ａ、５０２Ｂ、５０４Ａ、５０４Ｂを備えるという点で、増幅回路１０６と異なる。
【００９７】
より具体的には直流源５０２Ａは、入力ＩＮ−を接地に接続し、接地に向かう電流Ｉ１を発生させる。直流源５０４Ａは、電界効果トランジスタ２１６Ａのソースを接地に接続し、接地に向かう電流Ｉ２を発生させる。
【００９８】
その結果電位ｖＩＮ＋は、電流源５０２Ａがトランジスタ２１６Ａの静的電流に影響を及ぼさない状態で、トランジスタ２１６Ａのソースに付与され続け、代替実施形態５００は、直流源５０４Ａを入力ＩＮ−に、および直流源５０２Ａに接続する蓄電器５０６Ａをさらに備える。
【００９９】
対称的に直流源５０２Ｂは、入力ＩＮ＋を接地に接続し、接地に向かう電流Ｉ１を発生させる。直流源５０４Ｂは、トランジスタ２１６Ｂのソースを接地に接続し、接地に向かう電流Ｉ２を発生させる。代替実施形態５００は、直流源５０４Ｂを入力ＩＮ＋に、および直流源５０２Ｂに接続する蓄電器５０６Ｂをさらに備える。
【０１００】
このように、電流Ｉ１およびＩ２を相互から独立的に設定することが可能である。
【０１０１】
図６を参照すると、本発明の第２の実施形態による増幅回路６００が例示されている。この代替実施形態６００は、増幅回路１０６の代わりに受信チェーン１００で使用され得る。
【０１０２】
増幅回路６００は、増幅回路１０６でのように３つの増幅器を備え、それらの増幅器の中の第２の増幅器のみが異なる。
【０１０３】
このように、今度は参照符号６０４を持つ２次増幅器は、それぞれの入力電位ｖＩＮ＋、ｖＩＮ−のうちの１つからのそれぞれの制御電位ｖＣＴＬ＋，１、ｖＣＴＬ−，１のうちの１つを供給するように各々が設計される、２つの２次増幅装置６０６Ａ、６０６Ｂを備える。より具体的には第１の２次増幅装置６０６Ａは、入力電位ｖＩＮ＋からの制御電位ｖＣＴＬ＋，１を供給するように設計され、一方で第２の２次増幅装置６０６Ｂは、負の入力電位ｖＩＮ−からの負の制御電位ｖＣＴＬ−，１を供給するように設計される。
【０１０４】
各々の２次増幅装置６０６Ａ、６０６Ｂは、同じ相互コンダクタンスｇｍ２を有し、抵抗性帰還路を伴う電界効果トランジスタ６０８Ａ、６０８Ｂを共通ゲート集合体内に備える。より具体的には各々のトランジスタ６０８Ａ、６０８Ｂは、以下のように接続されるドレイン、ソース、およびゲートを有する。
【０１０５】
各々の２次増幅装置６０６Ａ、６０６Ｂは、トランジスタ６０８Ａ、６０８Ｂのドレインを固定された電位Ｖｄｄに接続する、値Ｒ２を有する抵抗器６１０Ａ、６１０Ｂ、および、トランジスタ６０８Ａ、６０８Ｂのドレインをゲートに接続し、抵抗性帰還路として働く、値Ｒｆを有する抵抗器６１２Ａ、６１２Ｂを備える。
【０１０６】
さらに各々のトランジスタ６０８Ａ、６０８Ｂのゲートは、対応する電位を受け取るために、それぞれの入力端子ＩＮ−、ＩＮ＋のうちの１つに接続される。各々のトランジスタ６０８Ａ、６０８Ｂのソースは、それぞれの制御電位ｖＣＴＬ＋，２、ｖＣＴＬ−，２のうちの１つを受け取るのに適している。
【０１０７】
最後に各々の２次増幅装置６０６Ａ、６０６Ｂは、トランジスタ６０８Ａ、６０８Ｂの極性化のために、トランジスタ６０８Ａ、６０８Ｂのソースを接地に接続し、接地に向かう直流Ｉ２を発生させる直流源６１４Ａ、６１４Ｂを備える。
【０１０８】
さらに２次増幅器２１２の修正にしたがって、１次増幅器２０２の直流源２１０Ａ、２１０Ｂが今度は、トランジスタ２０６Ａ、２０６Ｂの極性化電流Ｉ１を発生させるが、極性化電流Ｉ２はもはや発生させない。
【０１０９】
さらにやはり２次増幅器２１２の修正にしたがって、電流ｉ３が３次増幅器２２６と入力ＩＮとの間を流れる。
【０１１０】
極性化の後トランジスタ２０６Ａ、２０６Ｂはｇｍ１に等しい相互コンダクタンスを呈し、一方でトランジスタ６０８Ａ、６０８Ｂはｇｍ２に等しい相互コンダクタンスを呈する。
【０１１１】
やはり回路部品の単純なモデル化を使用するこの実施形態では、１次増幅器６０２の入力アドミタンスは次式に等しい。
【数６】
2014517582.tif 000008
ただし、
【数７】
2014517582.tif 000009
である。
【０１１２】
さらに２次増幅器６０４の入力アドミタンスは次式に等しい。
【数８】
2014517582.tif 000010
【０１１３】
さらに３次増幅器２２６の入力アドミタンスは次式に等しい。
【数９】
2014517582.tif 000011
【０１１４】
このようにして、増幅回路６００の入力アドミタンスは次式に等しい。
【数１０】
2014517582.tif 000012
【０１１５】
さらに１次増幅器６０２の利得Ｇ１は次式に等しい。
【数１１】
2014517582.tif 000013
【０１１６】
図７を参照すると、本発明のさらなる実施形態による増幅回路７００が例示されている。この代替実施形態７００は、増幅回路１０６の代わりに受信チェーン１００で使用され得る。
【０１１７】
増幅回路７００は、増幅回路１０６に関しての３つの増幅器を備えるが、単極電位形式で入力電圧ｖＩＮを受け取るように、かつ、やはり単極電位形式で出力電圧ｖＯＵＴを供給するように設計される。
【０１１８】
このように増幅回路７００はまず第１に、入力電圧ｖＩＮを受け取るための入力ＩＮを備える。入力ＩＮは、単極電位電圧の形式で入力電圧ｖＩＮを受け取るための単一の入力端子を備える。
【０１１９】
増幅回路７００は、増幅される入力電圧ｖＩＮに対応する出力電圧ｖＯＵＴを呈するための出力ＯＵＴをさらに備える。出力ＯＵＴは、単極電位電圧の形式で出力電圧ｖＯＵＴを供給するための単一の出力端子を備える。
【０１２０】
この増幅を実行するために増幅回路７００はまず第１に、１次増幅器７０２を備える。１次増幅器７０２は、一方で入力電圧ｖＩＮを受け取るための入力ＩＮに接続され、他方で出力ＯＵＴに、その出力ＯＵＴに増幅される入力電圧ｖＩＮを供給するために接続される。より具体的には１次増幅器７０２は、１次利得Ｇ１により入力電圧ｖＩＮを増幅するように設計される。
【０１２１】
１次増幅器７０２の１次利得Ｇ１は可変である。利得を変動させるために１次増幅器７０２は、やはり単極電位形式である制御電圧ｖＣＴＬ，１を受け取るように設計される。したがって１次増幅器７０２は、利得Ｇ１が制御電圧ｖＣＴＬ，１に依存するように設計される。
【０１２２】
１次増幅器７０２は、抵抗性帰還路とともに電界効果トランジスタ７０４を共通ソース集合体内に備える。より具体的にはトランジスタ７０４は、以下のように接続されるドレイン、ソース、およびゲートを有する。
【０１２３】
１次増幅器７０２は、トランジスタ７０４のドレインを固定された電位Ｖｄｄに接続する抵抗器７０６を備える。１次増幅器７０２は、トランジスタ７０４のドレインをトランジスタ７０４のゲートに接続し、抵抗性帰還路として働く抵抗器７０８をさらに備える。さらにトランジスタ７０４のゲートは、入力電圧ｖＩＮを受け取るために入力ＩＮに接続される。１次増幅器７０２は、トランジスタ７０４のソースに接続されるドレイン、接地に接続されるソースを有する電界効果トランジスタ７１０、および加えて、トランジスタ７１０のドレインを固定された電位Ｖｄｄに接続する抵抗器７１２からなる可変抵抗器をさらに備える。可変抵抗器は、抵抗値を変動させるためにトランジスタ７１０のゲートで制御電圧ｖＣＴＬ，１を受け取るのに適している。
【０１２４】
増幅回路７００は、入力ＩＮから入力電圧ｖＩＮを受け取るように、２次利得Ｇ２により入力電圧ｖＩＮを増幅するように、かつ、このように増幅される入力電圧ｖＩＮを制御電圧ｖＣＴＬ，１として１次増幅器７０２に供給するように設計される２次増幅器７１４をさらに備える。
【０１２５】
２次増幅器７１４の２次利得Ｇ２は可変である。利得を変動させるために２次増幅器７１４は、２次利得Ｇ２が依存する制御電圧ｖＣＴＬ，２を受け取るように設計される。制御電圧ｖＣＴＬ，２は、やはり単極電位形式である。
【０１２６】
２次増幅器７１４は、電界効果トランジスタ７１６を共通ゲート集合体内に備える。トランジスタ７１６は、以下のように接続されるドレイン、ソース、およびゲートを有する。
【０１２７】
２次増幅器７１４は、電界効果トランジスタ７１６のドレインを接地に接続する、値Ｒ３を有する抵抗器７１８を備える。
【０１２８】
２次増幅器７１４は、トランジスタ７１６のソースを固定された電位Ｖｄｄに接続し、固定された電位Ｖｄｄからの、および電界効果トランジスタ７１６のソースへの電流Ｉ２を発生させる直流源７２０をさらに備える。
【０１２９】
２次増幅器７１４は、入力電圧ｖＩＮを受け取るためにトランジスタ７１６のソースを入力ＩＮに接続する接続蓄電器７２２をさらに備える。
【０１３０】
増幅回路７００は、入力電圧ｖｉｎに依存する３次入力電圧を３次利得Ｇ３により増幅するように、かつ、このように増幅される３次入力電圧を制御電圧ｖＣＴＬ，２として供給するように設計される３次増幅装置７２４をさらに備える。増幅回路７００では、３次入力電圧は出力電圧ｖＯＵＴである。
【０１３１】
より具体的には３次増幅器７２４は、２つの蓄電器７２６、７２８を容量分圧器電橋集合体内に備える。したがって２つの蓄電器７２６、７２８は、連続して配列され、出力ＯＵＴを接地に接続する。さらにトランジスタ７１６のゲートが、制御電圧ｖＣＴＬ，２を受け取るために２つの蓄電器７２６、７２８の間に接続される。
【０１３２】
極性化の後トランジスタ７０４はｇｍ１ａに等しい相互コンダクタンスを呈し、トランジスタ７１０はｇｍ１ｂに等しい相互コンダクタンスを呈し、トランジスタ７１６はｇｍ２に等しい相互コンダクタンスを呈する。
【０１３３】
なおも回路部品の単純なモデル化を使用すると、１次増幅器７０２の利得Ｇ１は次式に等しい。
【数１２】
2014517582.tif 000014
ただし、
【数１３】
2014517582.tif 000015
、
【数１４】
2014517582.tif 000016
および
【数１５】
2014517582.tif 000017
である。
【０１３４】
さらに１次増幅器の入力アドミタンスは次式に等しい。
【数１６】
2014517582.tif 000018
【０１３５】
さらに２次増幅器７１４の入力アドミタンスは次式に等しい。
【数１７】
2014517582.tif 000019
【０１３６】
このようにして、増幅回路７００の入力アドミタンスは次式に等しい。
ｇ＝ｇ１＋ｇ２＝ｇｆ（１−Ｇ１）＋ｇｍ２（１−ａＧ１）
【０１３７】
図８を参照すると、本発明のさらなる実施形態による増幅回路８００が例示されている。この代替実施形態８００は、増幅回路１０６の代わりに受信チェーン１００で使用され得る。
【０１３８】
増幅回路８００は、今度は参照符号８０２を持つ３次増幅器を除いて増幅回路１０６と同一である。
【０１３９】
３次増幅器８０２は、入力電圧ｖＩＮに依存する３次入力電圧を３次利得Ｇ３により増幅するように、かつ、このように増幅される３次入力電圧を制御電圧ｖＣＴＬ，２として供給するように設計される。増幅回路８００では、３次入力電圧は出力電圧ｖＯＵＴである。
【０１４０】
より具体的には３次増幅器８０２は、それぞれの出力電位ｖＯＵＴ＋、ｖＯＵＴ−のうちの１つからのそれぞれの２次制御電位ｖＣＴＬ＋，２、ｖＣＴＬ−，２のうちの１つを供給するように各々が設計される、２つの３次増幅装置８０４Ａ、８０４Ｂを備える。増幅回路８００では３次増幅装置８０４Ａは、出力電位ｖＯＵＴ＋からの２次制御電位ｖＣＴＬ＋，２を供給し、一方で３次増幅装置８０４Ｂは、出力電位ｖＯＵＴ−からの２次制御電位ｖＣＴＬ−，２を供給する。
【０１４１】
各々の３次増幅装置８０４Ａ、８０４Ｂは、それぞれの値Ｃ３ａおよびＣ３ｂを有する、２つの蓄電器８０６Ａ、８０８Ａ、または、８０６Ｂ、８０８Ｂのそれぞれを容量分圧器電橋集合体内に備える。したがって２つの蓄電器８０６Ａ、８０８Ａ、または、８０６Ｂ、８０８Ｂのそれぞれは、連続して配列され、出力ＯＵＴ＋またはＯＵＴ−のそれぞれを接地に接続する。さらにトランジスタ２１６Ａまたは２１６Ｂのゲートが、制御電位ｖＣＴＬ＋，２またはｖＣＴＬ−，２を受け取るために、２つの蓄電器８０６Ａ、８０８Ａの間、または、８０６Ｂ、８０８Ｂの間のそれぞれに接続される。
【０１４２】
極性化の後トランジスタ２０６Ａ、２０６Ｂはｇｍ１に等しい相互コンダクタンスを呈し、一方でトランジスタ２１６Ａ、２１６Ｂはｇｍ２に等しい相互コンダクタンスを呈する。さらに可変周波抵抗器２１８Ａ、２１８ＢはＲ２に等しい。
【０１４３】
やはり回路部品の単純なモデル化を使用すると、１次増幅器の入力アドミタンスは次式に等しい。
【数１８】
2014517582.tif 000020
ただし、
【数１９】
2014517582.tif 000021
であり、Ｇ１は１次増幅器の利得である。
【０１４４】
２次増幅器の入力アドミタンスは次式に等しい。
【数２０】
2014517582.tif 000022
【０１４５】
このようにして、増幅回路の入力アドミタンスは次式に等しい。
【数２１】
2014517582.tif 000023
【０１４６】
さらに１次増幅器の利得Ｇ１は次式に等しい。
【数２２】
2014517582.tif 000024
【０１４７】
本発明による増幅回路が、非常に有利な入力アドミタンス対電力消費比を得るのに適していることは明白である。
【０１４８】
特に上記で与えられる例は、２次増幅器がトランジスタを備え、そのトランジスタのソースで、各々の入力電位（場合に応じてＶＩＮ、または、ＶＩＮ−およびＶＩＮ＋）が受け取られ、そのことが２次増幅器の高い（すなわち１ｍＳより大きな）入力アドミタンスを得るのに役立つという筋書を説明している。
【０１４９】
さらに本発明は、上記で説明された実施形態に制限されず、反対に以降の特許請求の範囲により定義される。
【０１５０】
本明細書で開示された教示に照らして、上記で説明された実施形態に対して様々な修正が行われ得ることは当業者には明白であろう。
【０１５１】
以降の特許請求の範囲では、使用される用語は、本説明で開示された実施形態に特許請求の範囲を制限すると解釈されるべきではなく、特許請求の範囲によりその文言によって網羅されることが意図される、および、当業者により自らの一般的知識を本明細書で開示された教示の実装形態に適用することにより想像され得る、任意の等価物を含むように解釈されるべきである。
【符号の説明】
【０１５２】
１００  受信チェーン
１０２  アンテナ
１０４  高周波ろ波器
１０６  増幅回路、供給回路、増幅装置
１０８  混合器
１１０  低域ろ波器
１１２  低周波調整可能増幅器
１１４  アナログ・デジタル変換器
２０２  １次増幅器
２０４Ａ  第１の１次増幅装置
２０４Ｂ  第２の１次増幅装置
２０６Ａ、２０６Ｂ  電界効果トランジスタ
２０８Ａ、２０８Ｂ  抵抗器
２１０Ａ、２１０Ｂ  直流源
２１２  ２次増幅器
２１４Ａ  第１の２次増幅装置
２１４Ｂ  第２の２次増幅装置
２１６Ａ、２１６Ｂ  電界効果トランジスタ
２１８Ａ、２１８Ｂ  可変周波トランジスタ、可変周波抵抗器
２２０Ａ、２２０Ｂ  電界効果トランジスタ
２２２Ａ、２２２Ｂ、２２４Ａ、２２４Ｂ  抵抗器
２２６  ３次増幅装置、３次増幅器
２２８Ａ、２２８Ｂ  ３次増幅装置
２３０Ａ、２３０Ｂ  蓄電器
４００  第１の代替実施形態
４０２  継続的帰還路
４０４、４０６  抵抗器
４０８  演算増幅器
４１０  抵抗器
４１２  直流源
５００  第２の代替実施形態
５０２Ａ  直流源、電流源
５０２Ｂ、５０４Ａ、５０４Ｂ  直流源
５０６Ａ、５０６Ｂ  蓄電器
６００  増幅回路、代替実施形態
６０２  １次増幅器
６０４  ２次増幅器
６０６Ａ  第１の２次増幅装置
６０６Ｂ  第２の２次増幅装置
６０８Ａ、６０８Ｂ  電界効果トランジスタ
６１０Ａ、６１０Ｂ、６１２Ａ、６１２Ｂ  抵抗器
６１４Ａ、６１４Ｂ  直流源
７００  増幅回路、代替実施形態
７０２  １次増幅器
７０４  電界効果トランジスタ
７０６、７０８  抵抗器
７１０  電界効果トランジスタ
７１２  抵抗器
７１４  ２次増幅器
７１６  電界効果トランジスタ
７１８  抵抗器
７２０  直流源
７２２  接続蓄電器
７２４  ３次増幅装置、３次増幅器
７２６、７２８  蓄電器
８００  増幅回路、代替実施形態
８０２  ３次増幅器
８０４Ａ、８０４Ｂ  ３次増幅装置
８０６Ａ、８０６Ｂ、８０８Ａ、８０８Ｂ  蓄電器
Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃ  節点
Ｇ１  １次利得
Ｇ２  ２次利得
Ｇ３  ３次利得
ｇ、ｇ１、ｇ２  入力アドミタンス
ｇｍ１、ｇｍ１ａ、ｇｍ１ｂ、ｇｍ２  相互コンダクタンス
Ｉ１、Ｉ２  直流、電流、極性化電流
ｉ１、ｉ２、ｉ３  電流
ＩＮ  入力
ＩＮ＋、ＩＮ−  入力端子、端子、入力
ＩＲＥＦ  電流
ＯＵＴ  出力
ＯＵＴ＋、ＯＵＴ−  出力端子、出力
ＶＢＩＡＳ  ＤＣ電位、固定された電位
Ｖｂｉａｓ  固定された電位
ｖＣＴＬ，１  １次制御電圧
ｖＣＴＬ，２  ２次制御電圧
ｖＣＴＬ＋，１、ｖＣＴＬ−，１  制御電位
ｖＣＴＬ＋，２、ｖＣＴＬ−，２  制御電位、２次制御電位
Ｖｄｄ  固定された電位、ＤＣ電位
ＶＩＮ、Ｖｉｎ、ｖｉｎ  入力電圧
ｖＩＮ  入力電圧、高周波電圧
ｖＩＮ＋、ｖＩＮ−  入力電位
ＶＯＵＴ、ｖＯＵＴ  出力電圧
ｖＯＵＴ＋、ｖＯＵＴ−  出力電位
【図１】
2014517582.tif 000025
【図２】
2014517582.tif 000026
【図３】
2014517582.tif 000027
【図４】
2014517582.tif 000028
【図５】
2014517582.tif 000029
【図６】
2014517582.tif 000030
【図７】
2014517582.tif 000031
【図８】
2014517582.tif 000032
【国際調査報告】
2014517582.tif 000033
2014517582.tif 000034
2014517582.tif 000035
2014517582.tif 000036