(57)【要約】  システム（２１１）は、正端子（３６）と負端子（３８）とを有する直流バス（３３）を含む。第１スイッチング・トランジスタ（１０４）および第２スイッチング・トランジスタ（１０６）は、それぞれのスイッチ端子が、正端子（３８）と負端子（３８）との間において互いに対して直列に接続されている。１次電源（１６）は、直流バス（３３）の動作電圧よりも低い検査電圧を生成するように構成されている。検査電圧は、直流バス（３３）の正端子（３６）と負端子（３８）との間に印加される。１次熱回路（２２２）は、電源が動作温度しきい値を超えたか否か検出するために、電源（１６）と関連付けられている。熱回路（２２２）は、１次電源（１６）が動作温度しきい値を超えた場合、直流バス（３３）において検出された短絡回路を示す信号または論理レベル状態を供給する。【選択図】      図１
2014516402.tif 000002
【特許請求の範囲】
【請求項１】
直流バスに関連する短絡回路を検出するためのシステムであって、
正端子および負端子を有する直流バスと、
第１スイッチング・トランジスタおよび第２スイッチング・トランジスタであって、それぞれのスイッチ端子が前記正端子と前記負端子との間において互いに対して直列に接続されている、第１スイッチング・トランジスタおよび第２スイッチング・トランジスタと、
前記直流バスの動作電圧よりも低い検査電圧を生成する１次電源であって、前記検査電圧が前記直流バスの前記正端子と前記負端子との間に印加される、１次電源と、
前記電源が動作温度しきい値を超えたか否か検出するために、前記電源と関連した１次熱回路であって、前記電源が前記動作温度しきい値を超えた場合、前記直流バスにおいて検出された短絡回路を示す信号または論理レベル状態を供給する、１次熱回路と、
を含む、システム。
【請求項２】
請求項１記載のシステムにおいて、前記スイッチ端子がコレクタとエミッタとを含み、前記第１スイッチング・トランジスタのコレクタとエミッタとの間に並列に接続されている第１ダイオードと、前記第１スイッチング・トランジスタのコレクタとエミッタとの間に並列に接続されている第２ダイオードとを含む、システム。
【請求項３】
請求項２記載のシステムにおいて、短絡回路が、前記第１ダイオードおよび第２ダイオードが閉状態で故障することを含む、システム。
【請求項４】
請求項１記載のシステムにおいて、前記短絡回路が、前記第１スイッチング・トランジスタおよび前記第２スイッチング・トランジスタがそれぞれの閉状態において故障することを含む、システム。
【請求項５】
請求項１記載のシステムであって、更に、
前記第２スイッチング・トランジスタを閉状態で作動させたときに、前記第１スイッチング・トランジスタが閉状態で故障したことによる短絡回路が検出されるように、前記第１スイッチング・トランジスタおよび前記第２スイッチング・トランジスタの内少なくとも１つをオンにするバイアシング回路を含む、システム。
【請求項６】
請求項１記載のシステムであって、更に、
前記第１スイッチング・トランジスタを閉状態で作動させたときに、前記第２スイッチング・トランジスタが閉状態で故障したことによる短絡回路が検出されるように、前記第１スイッチング・トランジスタおよび前記第２スイッチング・トランジスタの内少なくとも１つをオンにするバイアシング回路を含む、システム。  
【請求項７】
請求項１記載のシステムにおいて、前記電源によって出力される電流を制限するために、抵抗器が前記電源と直列に置かれている、システム。
【請求項８】
請求項１記載のシステムであって、更に、
正端子と負端子とを有する直流バスと、
第３スイッチング・トランジスタおよび第４スイッチング・トランジスタであって、それぞれのスイッチ端子が、前記正端子と前記負端子との間に直列に接続されている、第３スイッチング・トランジスタおよび第４スイッチング・トランジスタと、
前記直流バスの動作電圧よりも低い検査電圧を生成する２次電源であって、前記検査電圧が前記直流バスの前記正端子と前記負端子との間に印加される、２次電源と、
前記電源が動作温度しきい値を超えたか否か検出するために前記電源に関連する２次熱回路であって、前記電源が動作温度しきい値を超えた場合、前記直流バスにおいて検出された短絡回路を示す信号または論理レベル状態を供給する、２次熱回路と、
前記１次熱回路および前記２次熱回路からの前記信号または論理レベルを受け入れるための論理デバイスと、
前記論理デバイスに結合され、前記論理信号または論理レベルを処理して、インバータにおける半導体デバイスの状態および前記熱回路の熱状態に基づいて、前記インバータ内の前記半導体の短絡回路診断を行うデータ処理システムと、
を含む、システム。
【請求項９】
請求項８記載のシステムであって、更に、
前記熱回路が、前記検査電圧レベルにおける検査モードの間に前記信号または論理レベルを供給した場合、前記動作電圧レベルで動作モードにある前記インバータの動作をディスエーブルすることを含む、システム。
【請求項１０】
直流バスに関連する短絡回路を検出するためのシステムであって、
正端子および負端子を有する直流バスと、
第１スイッチング・トランジスタおよび第２スイッチング・トランジスタであって、それぞれのスイッチ端子が前記正端子と前記負端子との間において互いに対して直列に接続されている、第１スイッチング・トランジスタおよび第２スイッチング・トランジスタと、
前記直流バスの動作電圧よりも低い検査電圧を生成するための１次電源であって、前記検査電圧が前記直流バスの前記正端子と前記負端子との間に印加される、１次電源と、
前記電源が動作電流しきい値を超えたか否か検出するために、前記電源と関連した１次電流検出回路であって、前記電源が前記動作電流しきい値を超えた場合、前記直流バスにおいて検出された短絡回路を示す信号または論理レベル状態を供給する、１次電流検出回路と、
を含む、システム。
【請求項１１】
請求項１０記載のシステムにおいて、前記スイッチ端子がコレクタとエミッタとを含み、前記第１スイッチング・トランジスタのコレクタとエミッタとの間に並列に接続されている第１ダイオードと、前記第１スイッチング・トランジスタのコレクタとエミッタとの間に並列に接続されている第２ダイオードとを含む、システム。
【請求項１２】
請求項１１記載のシステムにおいて、短絡回路が、前記第１ダイオードおよび第２ダイオードが閉状態で故障することを含む、システム。
【請求項１３】
請求項１０記載のシステムにおいて、前記短絡回路が、前記第１スイッチング・トランジスタおよび前記第２スイッチング・トランジスタがそれぞれの閉状態において故障することを含む、システム。
【請求項１４】
請求項１０記載のシステムであって、更に、
前記第２スイッチング・トランジスタを閉状態で作動させたときに、前記第１スイッチング・トランジスタが閉状態で故障したことによる短絡回路が検出されるように、前記第１スイッチング・トランジスタおよび前記第２スイッチング・トランジスタの内少なくとも１つをオンにするバイアシング回路を含む、システム。
【請求項１５】
請求項１０記載のシステムであって、更に、
前記第１スイッチング・トランジスタを閉状態で作動させたときに、前記第２スイッチング・トランジスタが閉状態で故障したことによる短絡回路が検出されるように、前記第１スイッチング・トランジスタおよび前記第２スイッチング・トランジスタの内少なくとも１つをオンにするバイアシング回路を含む、システム。  
【請求項１６】
請求項１０記載のシステムにおいて、前記電源によって出力される電流を制限するために、前記電源と直列に抵抗器が置かれている、システム。
【請求項１７】
請求項１０記載のシステムであって、更に、
正端子と負端子とを有する直流バスと、
第３スイッチング・トランジスタおよび第４スイッチング・トランジスタであって、それぞれのスイッチ端子が、前記正端子と前記負端子との間に直列に接続されている、第３スイッチング・トランジスタおよび第４スイッチング・トランジスタと、
前記直流バスの動作電圧よりも低い検査電圧を生成するための２次電源であって、前記検査電圧が前記直流バスの前記正端子と前記負端子との間に印加される、２次電源と、
前記電源が動作電流しきい値を超えたか否か検出するために前記電源に関連した２次電流検出回路であって、前記電源が動作電流しきい値を超えた場合、前記直流バスにおいて検出された短絡回路を示す信号または論理レベル状態を供給する、２次電流検出回路と、
前記１次電流検出回路および前記２次電流検出回路からの前記信号または論理レベルを受け入れるためのマルチプレクサと、
前記マルチプレクサに結合され、前記論理信号または論理レベルを処理して、インバータにおける半導体デバイスの状態および前記電流検出回路の熱状態に基づいて、前記インバータ内の半導体の短絡回路診断を行うデータ処理システムと、
を含む、システム。
【請求項１８】
請求項１７記載のシステムであって、更に、
前記電流検出回路が、検査モードの間に前記信号または論理レベルを供給した場合、動作モードにある前記インバータの動作をディスエーブルすることを含む、システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本文書は、35 U.S.C.119(e)に基づいて、２０１１年３月１６日に出願され、SYSTEM FOR DETECTING A SHORT CIRCUIT ASSOCIATED WITH DIRECT CURRENT BUS（直流バスに関連する短絡回路を検出するシステム）と題する米国仮特許出願第６１／４５３，１６４号に基づく優先権を主張する。
発明の分野
本発明は、直流バスに関連する短絡回路を検出するシステムに関する。
【従来技術】
【０００２】
先行技術では、直流データ・バスにおける直流電圧を、電気モータを制御する１つ以上の交流信号に変換するために、インバータが使用される。ある種の先行技術の構成では、インバータは開状態または閉状態になることができる１つ以上の電力スイッチング半導体を含む。１つ以上の電力スイッチング半導体が閉状態になると、直流データ・バスの逆極性の端子間において、または直流端子とインバータの通常交流出力との間において、短絡回路が作られることがある。これは、電気モータの巻線、またはインバータ内部の他の回路を損傷する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
このため、電気モータまたはインバータに対する損傷を最小限に抑えるために、インバータの動作電圧よりも低い検査電圧において直流バスにおける短絡回路を検出する必要がある。
【課題を解決するための手段】
【０００４】
一実施形態によれば、システムは、直流バスに関連する短絡回路を検出することができる。このシステムは、正端子および負端子を有する直流バスを含む。第１スイッチング・トランジスタおよび第２スイッチング・トランジスタは、それらのスイッチ端子が、正端子と負端子との間において、互いに対して直列に接続（または結合）されている。１次電源は、直流バスの動作電圧よりも低い検査電圧を生成するように構成されている。検査電圧は、直流バスの正端子と負端子との間に印加される。電源が動作温度しきい値を超えたか否か検出するために、１次熱回路が電源と関連付けられている。この熱回路は、１次電源が動作温度しきい値を超えた場合に、直流バスにおいて検出された短絡回路を示す信号または論理レベル状態を供給する。
【図面の簡単な説明】
【０００５】
【図１】図１は、直流バスに関連する短絡回路を検出するシステムの一実施形態のブロック図である。
【図２】図２は、直流バスに関連する短絡回路を検出するシステムの他の実施形態のブロック図である。
【発明を実施するための形態】
【０００６】
一実施形態によれば、図１は、直流バス３３に関連する短絡回路を検出することができるシステム２１１を示す。このシステムは、正端子３６と負端子３８とを有する直流バス３３を含む。インバータ１９９は、１つ以上のフェーズまたはサブアセンブリを有することができ、各フェーズまたはサブアセンブリは、インバータ１９９の対応する出力端子に別個の出力信号を供給する。インバータ１９９の各フェーズは、１対のスイッチング・トランジスタ（１０４、１０６）、対応する電圧源（１６、１８、２０）、および対応する熱回路（２２２、２２４、２２６）を有する。スイッチング・トランジスタ（１０４、１０６）は、直流バス３３から直流電力を受けるように構成されている。インバータ１９９の１つ以上の出力端子は、負荷１４４（例えば、モータ）に結合されている。インバータ１９９は、負荷１４４即ちモータに印加される出力信号を変調するために、スイッチング・トランジスタ（１０４、１０６）を制御することができ、モータの回転速度、トルク、加速、減速、または回転方向の制御をサポートする。
【０００７】
インバータ・フェーズの出力ノード（７６、７８、８０）は、モータの対応するモータ・フェーズ端子に結合すればよい。図１に示すように、インバータ１９９は、３に等しいフェーズを有し、負荷１４４は３つのフェーズを有する。負荷１４４の各フェーズは、例えば、インダクタンスまたはモータ巻線（１４６、１４８、１５０）として表される。負荷１４４はＷＹＥ構成として示されているが、負荷１４４は、信号フェーズ毎に異なって構成すること、二重フェーズで構成すること、または他のモータ構成に対して構成することもできる。
【０００８】
キャパシタ１２６が、直流バス３３の端子（３６、３８）の両端に並列に接続されている。キャパシタ１２６は、電解質キャパシタ、またはキャパシタ・バンクを含み、直流を濾波し、直流バス３３における電圧または電流を実質的に均一なレベルに、または所望の変動範囲内（例えば、容認可能な電流リップルに対する許容範囲）に保つことができる。例えば、キャパシタ１２６は、直流バス３３の電流における変動を低減または改善することができる。この変動は、インバータ１９９の１つ以上の段に関連する１つ以上の半導体スイッチ（１０４、１０６）が同時にまたは素早く連続してアクティブになったとき、即ち、オンにスイッチングされたときに、キャパシタ１２６がなければ発生する可能性がある。
【０００９】
１つ以上の熱回路（２２２、２２４、２２６）の出力は、論理デバイス２２８に結合されている。一方、論理デバイス２２８は、出力をバッファ・メモリ２２９（例えば、データ・ラッチ）に供給する。バッファ・メモリ２２９は、電子データ処理システム１１６（例えば、コンピュータ）に結合されている。
【００１０】
インバータ１９９は図１では３つのフェーズを有するが、インバータ１９９またはシステム２２１が１〜Ｎまでの任意の数のフェーズを有してもよいことは言うまでもない。ここで、Ｎは正の整数である。図示のように、インバータ１９９は、フェーズ１出力段４０、フェーズ２出力段４２、およびフェーズＮ出力段４４を有する。フェーズ２出力段４２とフェーズＮ出力段４４との間における任意の中間出力段が、図１において３つのドットで示されている。フェーズ１出力段４０は、第１スイッチング・セクション１０を有し、フェーズ２出力段４２は、第２スイッチング・セクション１２を有し、フェーズＮ出力段４４は第Ｎスイッチング・セクション１４を有する。インバータ１９９の各フェーズは、第１スイッチング・トランジスタ１０４と第２スイッチング・トランジスタ１０６とを含み、それぞれのスイッチ端子（例えば、コレクタおよびエミッタ、またはソースおよびドレイン）が、正端子３６と負端子３８との間において、互いに対して直列に接続されている。第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６はＮＰＮトランジスタとして示されているが、代替実施形態では、第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６は、ＰＮＰトランジスタ、電界効果トランジスタ、または他の適した半導体デバイスを含むこともできる。
【００１１】
第１スイッチング・セクション１０は、入力が第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６のベース（またはゲート）に関連付けられている。第１スイッチング・セクション１０は、第１出力ノード７６が負荷１４４即ちモータの第１巻線１４８に結合されている。第２スイッチング・セクション１２は、入力が第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６のベース（またはゲート）に関連付けられている。第２スイッチング・セクション１２は、第２出力ノード７８が負荷１４４即ちモータの第２巻線１５０に結合されている。第Ｎスイッチング・セクション１４（例えば、第３スイッチング・セクション）は、入力が第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６のベースに関連付けられている。第Ｎスイッチング・セクション１４（例えば、第３スイッチング・セクション）は、第Ｎ出力ノード８０（たとえば、第３出力ノード）が負荷１４４即ちモータの第３巻線１４６に結合されている。
【００１２】
各第１スイッチング・トランジスタ１０４のベース（またはゲート）は、バイアシング・ネットワーク１１７、ドライバ段、または第１スイッチング・トランジスタ１０４を作動させる（例えば、オンにスイッチングする）および動作を停止させる（例えば、オフにスイッチングする）信号（例えば、変調信号）を供給する論理回路に結合されている。同様に、第２スイッチング・トランジスタ１０６のベース（またはゲート）は、バイアシング・ネットワーク１１７、ドライバ段、または第２スイッチング・トランジスタ１０６を作動させる（例えば、オンにスイッチングする）および動作を停止させる（例えば、オフにスイッチングする）信号を供給する論理回路に結合されている。
【００１３】
図１に示すように、各第１スイッチング・トランジスタ１０４のコレクタは、直流バス３３の一方の電圧レールまたは正端子３６に結合されており、一方第１スイッチング・トランジスタ１０４のエミッタはそれぞれのフェーズの出力ノード（７６、７８、８０）に結合されている。各第２スイッチング・トランジスタ１０６のコレクタは、それぞれのフェーズの出力ノード（７６、７８、８０）に結合されており、一方第２スイッチング・トランジスタ１０６のエミッタは、（直流バス３３の）他方の電圧レールまたは直流バス３３の負端子３８に結合されている。
【００１４】
第１フェーズでは、第１出力ノード７６は負荷１４４即ちモータの第１巻線１４８または第１フェーズ接続に結合されている。第２フェーズでは、第２出力ノード７８が負荷１４４即ちモータの第２フェーズ接続または第２巻線１５０に結合されている。第３フェーズでは、第３出力ノードが負荷１４４即ちモータの第３フェーズ接続または第３巻線１４６に結合されている。
【００１５】
第１保護ダイオード１０８が、各第１スイッチング・トランジスタ１０４のコレクタとエミッタとの間に並列に接続されている。第２保護ダイオード１１０が、各第２スイッチング・トランジスタ１０６のコレクタとエミッタとの間に並列に接続されている。第１保護ダイオード１０８および第２保護ダイオード１１０は、第１スイッチング・トランジスタ１０４または第２スイッチング・トランジスタ１０６が状態間でスイッチングされる（例えば、またはオフになる）ときに電流を消散させる経路を設けることによって、過渡電流が第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６を損傷するのをそれぞれ防止する。
【００１６】
第１検出モジュール２４０は、第１熱回路２２２に関連する第１電圧源１６を含み、第２検出モジュール２４２は、第２熱回路２２４に関連する第２電圧源１８を含み、第Ｎ検出モジュール２４４（または第３検出モジュール）は、第Ｎ熱回路２２６に関連する第Ｎ電圧源２０を含む。以上の熱回路の内任意のものを、対応する電圧源に統合してもよい。
【００１７】
１次電源、即ち、第１電圧源１６は、直流バス３３の正端子３６と負端子３８との間に結合されている。例えば、１次電源（即ち、第１電圧源１６）は、出力が、第１スイッチング・セクション１０の正ＤＣバス・ノードの正電圧端子３６または正レールに結合されている。１次電源は、抵抗器Ｒ１および第１遮断デバイス３０と直列に置かれている。一実施形態では、抵抗器Ｒ１は電流制限抵抗器を含む。抵抗器Ｒ１は、第１電圧源１６によって出力される電流を制限するために、電源と直列に置かれている。一実施形態では、第１遮断デバイス３０は、１つ以上のダイオード１０２を含み、ダイオード１０２は、個々に、または全体的に縦続接続されて、直流バス３３の一方の電圧レールまたは正電圧端子３６からの電流の流れを遮断する。第１遮断デバイス３０は、直流バス３３からの電流が、例えば、１次電源（即ち、第１電圧源１６）に流れ込んでこれを損傷するのを防止する。
【００１８】
１次電源、即ち、第１電圧源１６は、直流バス３３の動作電圧よりも低い検査電圧を生成するように構成されている。検査電圧は、直流バス３３の正端子３６と負端子３８との間に印加される。例えば、検査電圧は、約２５ボルトＤＣ以下とするとよく、一方直流データ・バス１２０の動作電圧は７５ボルトＤＣ以上となるのでもよい。例えば、直流バス３３の動作電圧は、通例、２２０ＶＤＣ以上であり、電気推進車両では、３００ＶＤＣまたは６００ＶＤＣのＤＣ電圧も珍しくない。
【００１９】
１次熱回路、即ち、第１熱回路２２２は、第１電圧源１８が動作温度しきい値を超えているか否か検出するために、第１電圧源１８と関連付けられている。第１熱回路２２２は、第１電圧源１６(first voltage 16 supply)が動作温度しきい値を超えた場合、直流バス３３において検出された短絡回路を示す信号または論理レベル状態を供給する。第１熱回路２２２は、サーミスタまたは他のデバイスを含むとよく、１次電源（１６）の温度（例えば、外部パッケージ温度または内部温度）が動作温度しきい値を超えた場合、スイッチング信号またはディジタル出力を供給する。一実施形態では、動作温度しきい値は、経験的な検査、現場検査、または実験に基づいて、少なくとも大部分の時間において直流バス３３に関連する短絡回路を信頼性高く識別するように設定またはプログラミングするとよい。
【００２０】
２次電源、即ち、第２電圧源１８は、直流バス３３の正および負端子３８の間に結合されている。例えば、２次電源（即ち、第２電圧源１８）は、出力が第２スイッチング・セクション１２の正ＤＣバス・ノードの正電圧端子または正レールに結合されている。第２電圧源１８は、抵抗器Ｒ２および第２遮断デバイス３２と直列に置かれている。一実施形態では、抵抗器Ｒ２は電流制限抵抗器を含む。抵抗器Ｒ２は、第２電圧源１８によって出力される電流を制限するために、第２電圧源１８と直列に置かれている。一実施形態では、第２遮断デバイス３２は、１つ以上のダイオード１０２を含み、ダイオード１０２は、個々に、または全体的に縦続接続されて、直流バス３３の一方の電圧レールまたは正電圧端子３６からの電流の流れを遮断する。第２遮断デバイス３２は、直流データ・バス１２０からの電流が、例えば、第２電圧源１８に流れ込んでこれを損傷するのを防止する。
【００２１】
２次電源、即ち、第２電圧源１８は、直流バス３３の動作電圧よりも低い検査電圧を生成するように構成されている。検査電圧は、直流バス３３の正端子３６と負端子３８との間に印加される。例えば、検査電圧は、約２５ボルトＤＣ以下とするとよく、一方直流バス３３の動作電圧は７５ボルトＤＣ以上であってもよい。例えば、直流データ・バス１２０の動作電圧は、通例、２２０ＶＤＣ以上であり、電気推進車両では、３００ＶＤＣまたは６００ＶＤＣのＤＣ電圧も珍しくない。
【００２２】
２次熱回路、即ち、第２熱回路２２４は、電源が動作温度しきい値を超えているか否か検出するために、電源と関連付けられている。第２熱回路２２４は、第２電圧源１８が動作温度しきい値を超えた場合、直流バス３３において検出された短絡回路を示す信号または論理レベル状態を供給する。この熱回路は、サーミスタまたは他のデバイスを含むとよく、２次電源の温度（例えば、外部パッケージ温度または内部温度）が動作温度しきい値を超えた場合、スイッチング信号またはディジタル出力を供給する。一実施形態では、動作温度しきい値は、経験的な検査、現場検査、または実験に基づいて、少なくとも大部分の時間において直流バス３３に関連する短絡回路を信頼性高く識別するように設定またはプログラミングするとよい。
【００２３】
第Ｎ電源、即ち、第Ｎ電圧源２０は、直流バス３３の正端子３６および負端子３８の間に結合されている。例えば、第Ｎ電源２０は、出力が第Ｎスイッチング・セクション１４の正ＤＣバス・ノードの正電圧端子３６または正レールに結合されている。第Ｎ電圧源２０は、抵抗Ｒ３および第Ｎ遮断デバイス３４（例えば、第３遮断デバイス）と直列に置かれている。一実施形態では、抵抗器Ｒ３は電流制限抵抗器を含む。抵抗器Ｒ３は、第Ｎ電圧源２０によって出力される電流を制限するために、第Ｎ電圧源２０と直列に置かれている。一実施形態では、第Ｎ遮断デバイス３４は、１つ以上のダイオード１０２を含み、ダイオード１０２は、個々に、または全体的に縦続接続されて、直流バス３３の一方の電圧レールまたは正電圧端子３６からの電流の流れを遮断する。第３遮断デバイス３４は、直流バス３３からの電流が、例えば、第Ｎ電圧源２０に流れ込んでこれを損傷するのを防止する。
【００２４】
第Ｎ電源、即ち、第Ｎ電圧源２０は、直流バス３３の動作電圧よりも低い検査電圧を生成するように構成されている。検査電圧は、直流バス３３の正端子３６と負端子３８との間に印加される。例えば、検査電圧は、約２５ボルトＤＣ以下とするとよく、一方直流データ・バス１２０の動作電圧は７５ボルトＤＣ以上となるのでもよい。例えば、直流バス３３の動作電圧は、通例、２２０ＶＤＣ以上であり、電気推進車両では、３００ＶＤＣまたは６００ＶＤＣのＤＣ電圧も珍しくない。
【００２５】
第Ｎ熱回路２２６は、電源が動作温度しきい値を超えているか否か検出するために、第Ｎ電源２０と関連付けられている。第Ｎ熱回路２２６は、この電源が動作温度しきい値を超えた場合、直流バス３３において検出された短絡回路を示す信号または論理レベル状態を供給する。第Ｎ熱回路３２６は、サーミスタまたは他のデバイスを含むとよく、第Ｎ電圧源２０の温度（例えば、外部パッケージ温度または内部温度）が動作温度しきい値を超えた場合、スイッチング信号またはディジタル出力を供給する。一実施形態では、動作温度しきい値は、経験的な検査、現場検査、または実験に基づいて、少なくとも大部分の時間において直流バス３３に関連する短絡回路を信頼性高く識別するように設定またはプログラミングするとよい。
【００２６】
熱回路（例えば、第１熱回路２２２、第２熱回路２２４、および第Ｎ熱回路２２６）の出力は、論理デバイス２２８に結合されている。一例では、一構成において、論理デバイス２２８は、インバータ１９９の１つのフェーズにおける短絡回路を検出するために、複数入力のＯＲゲートを含むとよい。他の例では、論理デバイス２２８は、インバータの全てのフェーズで故障があっても負の故障指示が生じないように、非排他的ＯＲゲートを含むのでもよい。他の例では、論理デバイス２２８は、インバータ内部における特定の半導体デバイス、トランジスタ、またはダイオードの故障に対応する、複数の入力および出力構成を有することもできる。
【００２７】
論理デバイス２２８は、バッファ・メモリ２２９に結合されている。バッファ・メモリ２２９は、論理デバイス２２８の出力を格納すること、または格納してタイム・スタンプを付けることができる。バッファ・メモリ２２９は、論理デバイス２２８の出力を、先入れ先出し（ＦＩＦＯ）スタック、先入れ後出し（ＬＩＦＯ）スタック、シフト・レジスタのアレイ、またはそれ以外の形式で格納することができる。代替実施形態では、バッファ・メモリ２２９は、データ・ラッチまたは１群のフリップ・フロップ（例えば、Ｄフリップ・フロップまたはリセット可能なフリップ・フロップ）を含み、論理デバイス２２８の出力がデータ処理システム１１６によって読み取られるまで、それを格納または保持するようにするとよい。
【００２８】
一実施形態では、バッファ・メモリ２２９は電子データ処理システム１１６（例えば、コンピュータ）に結合されている。電子データ処理システム１１６は、データ・プロセッサ１２２、データ記憶デバイス１２４、およびデータ・バス１２０に結合されている１つ以上のデータ・ポート１１８を含む。データ・プロセッサ１２２、データ記憶デバイス１２４、およびデータ・ポート１１８は、データ・バス１２０を介して互いに通信することができる。
【００２９】
データ・プロセッサ１２２は、マイクロプロセッサ、マイクロコントローラ、論理デバイス、算術論理ユニット、特定用途集積回路、プログラマブル論理アレイ、または他のプログラマブル電子デバイスを含むことができる。
【００３０】
データ記憶デバイス１２４は、電子メモリ、ランダム・アクセス・メモリ、不揮発性メモリ、磁気記憶デバイス、光記憶デバイス、あるいはデータを格納するための任意の他の適したデバイスまたは媒体を含むことができる。各データ・ポート１１８は、入力／出力ポート、トランシーバ、あるいは伝送線またはその他を介して電子デバイスに送信する、電子デバイスから受信する、または電子デバイスと通信する他のデバイスを含むことができる。
【００３１】
データ・ポート１１８は、データ・メッセージ、あるいは熱によって誘起されるデータ・メッセージまたは信号をデータ処理システムが受信し易くするために、バッファ・メモリ２２９またはデータ・ラッチに結合されるとよい。バイアシング回路１１７は、データ処理システム１１６がバイアシング回路１１７またはドライバ段をディスエーブルまたはイネーブルするためのコマンドまたは出立信号を生成できるように、データ・ポート１１８に結合することができる。したがって、故障のないインバータ回路または負荷１１４（例えば、モータ）への損傷を防止するために、インバータのディスエーブルまたはイネーブルを制御することができる。
【００３２】
一構成では、電子処理システム１１６は、電子処理システム１１６は、熱回路が検査電圧レベルにおける検査モード中に前述の信号または論理レベルを供給したときに、動作電圧レベルで動作モードにあるインバータ１９９の動作をディスエーブルすることができる。他の構成では、電子データ処理システム１１６は、データ・バス１２０に結合されているユーザ・インターフェース（図示せず）を有し、インバータ１９９における故障した半導体デバイス、即ち、短絡回路の場所または識別を示す診断情報を提供する。他の構成では、検査モードにおいて、データ処理システム１１６は検査信号を生成して、スイッチング・セクションまたはインバータ内において短絡回路を特定できるように、バイアシング回路１１７またはドライバに、第１スイッチング・セクション１０、第２スイッチング・セクション１２、または第Ｎスイッチング・セクション１４（例えば、第３スイッチング・セクション）の第１スイッチング・トランジスタ１０４または第２スイッチング・トランジスタ１０６を選択的に作動させるように命令する。例えば、任意のスイッチング・セクションの第１スイッチング・トランジスタ１０４または第２スイッチング・トランジスタ１０６が閉状態において故障した場合、直流バス３３をわたる短絡回路は、同じスイッチング・セクション内における対の一方（例えば、逆側）を作動させることによって作ることができる。したがって、データ記憶デバイス１２４は、対応する熱回路によって短絡回路の検出をトリガするのに十分な時間だけ各スイッチング・トランジスタを作動させる（バイアシング回路１１７に対するトランジスタ作動コマンドの）検査シーケンスを格納するとよい。
【００３３】
代替実施形態では、ユーザ・インターフェース（図示せず）がデータ・バス１２０に結合されてもよい。ユーザ・インターフェースは、ディスプレイ、キーパッド、キーボード、ポインティング・デバイス、あるいはデータ処理システム１１６を介してインバータに関連するデータ（例えば、診断データ）を入力または監視するための他のデータ入力およびデータ出力デバイスを含むこともできる。
【００３４】
図１のシステムは、多種多様な代表例の下で、直流バス３３に関連する短絡回路を検出することができる。
【００３５】
第１の例の下では、任意のフェーズに対する第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６が双方共閉状態即ちアクティブ状態で故障した場合、直流バス３３の両端子間に短絡回路が形成される。第２の例の下では、任意のフェーズに対する第１保護ダイオード１０８および第２保護ダイオード１１０の双方が閉状態において故障した場合、直流バス３３の両端子間に短絡回路が形成される。第３の例の下では、第１保護ダイオード１０８および第２スイッチング・トランジスタ１０６が閉状態即ちアクティブ状態で故障した場合、直流バス３３の両端子間に短絡回路が形成される。第４の例の下では、第２保護ダイオード１１０および第１スイッチング・トランジスタ１０４の双方が閉状態即ちアクティブ状態で故障した場合、直流バス３３の両端子間に短絡回路が形成される。
【００３６】
第５の例の下では、第１スイッチング・トランジスタ１０４または第２スイッチング・トランジスタ１０６が閉状態即ちアクティブ状態で故障した場合、一方の極性性（例えば、正極性）の直流がモータ即ち負荷１４４の巻線（１２８、１４６、１５０）に印加される可能性がある。この直流は、巻線に印加されると、逆電位の直流即ち接地電位への経路に進もうとして、潜在的に(potentially)負荷１４４、モータ、またはインバータに対する損傷に至る可能性がある。第６の例の下では、第１保護ダイオード１０８または第２保護ダイオード１１０が閉状態即ちアクティブ状態で故障した場合、一方の極性（例えば、正極性）の直流がモータ即ち負荷１４４の巻線に印加される可能性がある。この直流が巻線に印加されると、逆電位の直流即ち接地電位への経路に進もうとして、負荷１４４、モータ、またはインバータ１９９に対する損傷に至る可能性がある。以上の例の内いずれかが発生した場合、熱回路は、一旦電源が、電源（１６、１８、２０）の外部温度上昇の原因となる時間期間にわたって通常よりも高い出力電流を供給したなら、しきい値温度をトリガ(trigger)またはトラップ(trap)しなければならない。一実施形態では、特定のフェーズに対する電源（１６、１８、２０）を個別に作動させること、または他の電源と共に纏めて作動させることができる。電源（１６、１８、２０）の全ては並列に接続されているので、電源の全てが同時動作しているときには、１つの電源よりも大きな電流が入手可能になり、１つの電源で可能なよりも高いレベルの電流で熱回路を素早くトリップ(trip)またはトリガすることができる。
【００３７】
一実施形態では、半導体のスイッチ端子(switched terminal)はコレクタおよびエミッタを含み、第１保護ダイオード１０８は、第１スイッチング・トランジスタ１０４のコレクタとエミッタとの間に並列に接続されており、第２保護ダイオード１１０は、第１スイッチング・トランジスタ１０４のコレクタとエミッタとの間に接続されている。
【００３８】
一構成では、バイアシング回路１１７は、第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６の内少なくとも１つをオンにするように構成されており、第２スイッチング・トランジスタ１０６を閉状態で作動させると、第１スイッチング・トランジスタ１０４が閉状態で故障したことによる短絡回路が検出される。データ処理システム１１６は、データ処理システム１１６の追加のデータ・ポート１１８を介してバイアシング回路１１７を制御して、インバータ１１９の検査モードにおいて任意のフェーズに対する任意のトランジスタをオンまたはオフにすることができる。他の構成では、バイアシング回路１１７は、第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６の内少なくとも１つをオンにするように構成されており、第１スイッチング・トランジスタ１０４を閉状態で作動させると、第２スイッチング・トランジスタ１０６が閉状態で故障したことによる短絡回路が検出される。
【００３９】
一実施形態では、第１フェーズを第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６と関連付けることができ、一方第２フェーズを第３スイッチング・トランジスタおよび第４スイッチング・トランジスタと関連付けることができる。第３スイッチング・トランジスタおよび第４スイッチング・トランジスタは、それぞれの切り替え端子が、直流バス３３の正端子３６と負端子３８との間において、互いに対して直列に接続されている。
【００４０】
第１スイッチング・トランジスタ１０４は第３スイッチング・トランジスタと実質的に同様であってよく、第２スイッチング・トランジスタ１０６は第４スイッチング・トランジスタと実質的に同様であってもよいが、１つのフェーズではＮＰＮトランジスタを使用し他のフェーズにはＰＮＰトランジスタを使用するというように、異なるフェーズ内におけるスイッチング・トランジスタに異なる構成または仕様を使用することも可能である。更に、半導体は、負荷１４４即ちモータの一定の巻線のインピーダンスに一致させるために、または一定のコンポーネントの故障の場合に一定の冗長性を設けるために、互いに異なっていてもよい。
【００４１】
一構成では、２次電源が、直流バス３３の動作電圧よりも低い検査電圧を生成するように構成されている。この検査電圧は、直流バス３３の正端子３６と負端子３８との間に印加される。２次熱回路が、電源が動作温度しきい値を超えたか否か検出するために、電源に関連付けられている。２次熱回路は、電源が動作温度しきい値を超えた場合に、直流バス３３において検出した短絡回路を示す信号または論理レベル状態を供給する。論理デバイス２２８が、１次熱回路および２次熱回路からの信号または論理レベルを受け入れるように構成されている。データ処理システム１１６は、論理信号または論理レベルを処理して、インバータにおける半導体デバイスの状態および熱回路の熱状態に基づいてインバータにおける半導体の短絡回路の診断を行うために、論理デバイス２２８に結合されている。
【００４２】
図２のシステムは、図１のシステムと同様であるが、図２では熱回路（２２２、２２４、２２６）が電流検出器（２２、２４、２６）と置き換わっていることが異なる。更に、図１の論理デバイス２２８およびバッファ・メモリ２２９が削除され、図２ではマルチプレクサ１１２およびアナログ／ディジタル変換器１１４が追加されている。図１および図２における同様の参照番号は、同様のエレメントを示す。
【００４３】
フェーズ１出力段４０は、１次電源、即ち、第１電圧源１６に関連する第１電流検出器２２を含む。フェーズ２出力段４２は、２次電源、即ち、第２電圧源１８に関連する第２電流検出器２４を含む。第Ｎ出力段は、第Ｎ電圧源２０に関連する第Ｎ電流検出器２６を含む。
【００４４】
各電流検出器（２２、２４、２６）は、比較器、電流比較器、電圧比較器、または対応する電源（１６、１８、２０）に流れ込む電流またはこれらから流れ出す電流を測定するための他のデバイスを含むことができる。一実施形態では、各電流検出器（２２、２４、２６)は、電源（１６、１８、２０）の一方の端子と直列に結合されており、または電流検出器（２２、２４、２６）は誘導性プローブまたはコイルを介して、電源の一方の端子に電磁的に結合される。一構成では、電流検出器（２２、２４、２６）が、電流比較器を含んでもよく、基準電流入力が、抵抗分圧器を介して電源に誘導性プローブまたは直列接続によって供給される測定電流と比較される。各電流検出器の出力は、電流検出器（２２、２４、２６）によって検出された電流が短絡回路を示す最大しきい値電流を超えた場合、状態を変化させることができる。
【００４５】
各電流検出器（２２、２４、２６）の論理状態または信号出力は、マルチプレクサ１１２に結合することができる。マルチプレクサ１１２は、データ・プロセッサ１２２が、フェーズ１出力段４０（即ち、第１フェーズ）、フェーズ２出力段４２（即ち、第２フェーズ）、またはフェーズ(stage)Ｎ出力フェーズ（即ち、第Ｎフェーズ）に関連する電流検出器の内任意の１つから出力を選択することを可能にする。例えば、マルチプレクサ１１２は、総当たり、順次(serial)、または走査(scanning)に基づいて、各フェーズからの出力を順次選択することができる。マルチプレクサ１１２の使用によって、対応する電流検出器毎に専用のアナログ／ディジタル変換器を使用するのではなく、１つの入力アナログ／ディジタル変換器の使用を可能にすることができる。
【００４６】
アナログ／ディジタル変換器１１４の入力は、マルチプレクサ１１２に結合されており、一方アナログ／ディジタル変換器１１４の出力はデータ処理システム１１６に結合されている。一実施形態では、データ処理システム１１６は、電流検出回路（２２、２４、２６）が検査モードの間に信号または論理レベルを供給した場合、動作モードにあるインバータの動作をディスエーブルするように構成されている。例えば、データ処理システム１１６は、ソフトウェア命令によって、システム１１５の電子回路への損傷を防止するために、電流検出回路がデータ・バス１２０に関連する短絡回路を示す信号または論理レベルが検査モード中に供給した場合、動作モードにあるインバータの動作をディスエーブルするようにプログラミングすることができる。
【００４７】
データ処理システムがデータ・メッセージ、即ち、過剰電流データ・メッセージまたは信号を受信し易くするために、データ・ポート１１８をアナログ／ディジタル変換器１１４に結合するとよい。データ処理システム１１６がバイアシング回路１１７またはドライバ段をディスエーブルまたはイネーブルする、つまり、しきい値電流の超過に応答してインバータ９９のディスエーブルまたはイネーブルを制御するコマンドまたは出立信号を生成することができるように、バイアシング回路１１７をデータ・ポート１１８に結合することができる。
【００４８】
一構成では、電子処理システム１１６は、電流検出器が検査電圧レベルにおける検査モード中に信号または論理レベルを供給した場合、動作電圧レベルで動作モードにあるインバータ９９の動作をディスエーブルすることができる。他の構成では、電子データ処理システム１１６は、データ・バス１２０に結合されているユーザ・インターフェースを有し、故障した半導体デバイスまたは短絡回路の場所または識別を示す診断情報を提供する。他の構成では、検査モードにおいて、データ処理システム１１６は検査信号を生成して、スイッチング・セクションまたはインバータ９９において短絡回路を特定できるように、バイアシング回路１１７またはドライバに、第１スイッチング・セクション１０、第２スイッチング・セクション１２、または第Ｎスイッチング・セクション１４（例えば、第３スイッチング・セクション）の第１スイッチング・トランジスタ１０４または第２スイッチング・トランジスタ１０６を選択的に作動させるように命令する。例えば、任意のスイッチング・セクションの第１スイッチング・トランジスタ１０４または第２スイッチング・トランジスタ１０６が閉状態において故障した場合、同じスイッチング・セクション内における対の一方（例えば、逆側）を作動させることによって、直流バス３３をわたる短絡回路を作ることができる。したがって、データ記憶デバイス１２４は、対応する電流検出器によって短絡回路の検出をトリガするのに十分な時間各スイッチング・トランジスタを作動させる（バイアシング回路１１７に対するトランジスタ作動コマンドの）検査シーケンスを格納するとよい。
【００４９】
代替実施形態では、ユーザ・インターフェース（図示せず）がデータ・バス１２０に結合されてもよい。ユーザ・インターフェースは、ディスプレイ、キーパッド、キーボード、ポインティング・デバイス、あるいはデータ処理システム１１６を介してインバータに関連するデータ（例えば、診断データ）を入力または監視するための他のデータ入力およびデータ出力デバイスを含むこともできる。
【００５０】
図２のシステムは、多種多様な代表例の下で、直流バス３３に関連する短絡回路を検出することができる。
【００５１】
第１の例の下では、任意のフェーズに対する第１スイッチング・トランジスタ１０４および第２スイッチング・トランジスタ１０６が双方共閉状態即ちアクティブ状態で故障した場合、直流バス３３の両端子間に短絡回路が形成される。第２の例の下では、任意のフェーズに対する第１保護ダイオード１０８および第２保護ダイオード１１０の双方が閉状態において故障した場合、直流バス３３の両端子間に短絡回路が形成される。第３の例の下では、第１保護ダイオード１０８および第２スイッチング・トランジスタ１０６の双方が閉状態即ちアクティブ状態で故障した場合、直流バス３３の両端子間に短絡回路が形成される。第４の例の下では、第２ダイオードおよび第１スイッチング・トランジスタ１０４の双方が閉状態即ちアクティブ状態で故障した場合、直流バス３３の両端子間に短絡回路が形成される。
【００５２】
第５の例の下では、第１スイッチング・トランジスタ１０４または第２スイッチング・トランジスタ１０６が閉状態即ちアクティブ状態で故障した場合、一方の極性（例えば、正極性）の直流がモータ即ち負荷１４４の巻線（１４６、１４８、１５０）に印加される可能性がある。この直流は、巻線に印加されると、逆電位の直流即ち接地電位への経路に進もうとして、潜在的に(potentially)負荷１４４、モータ、またはインバータに対する損傷に至る可能性がある。第６の例の下では、第１保護ダイオード１１８または第２保護ダイオード１１０が閉状態即ちアクティブ状態で故障した場合、一方の極性（例えば、正極性）の直流がモータ即ち負荷１４４の巻線（１４６、１４８、１５０）に印加される可能性がある。この直流が巻線に印加されると、逆電位の直流即ち接地電位への経路に進もうとして、負荷１４４、モータ、またはインバータに対する損傷に至る可能性がある。以上の例の内いずれかが発生した場合、一旦それぞれの電源（１６、１８、２０）が通常よりも高い出力電流を供給したなら、電流検出器（２２、２４、２６）はしきい値温度をトリガ(trigger)またはトリップ(trip)しなければならない。一実施形態では、特定のフェーズに対する電源を個別に作動させること、または他の電源と共に纏めて作動させることができる。電源の全ては並列に接続されているので、電源の全てが同時に動作しているときには、１つの電源よりも大きな電流が入手可能になり、１つの電源で可能なよりも高いレベルの電流で電流検出器を素早くトリップまたはトリガすることができる。
【００５３】
図２において、２次電源、即ち、第２電圧源１８は、直流バス３３の動作電圧よりも低い検査電圧を生成するように構成することができる。２次電源（１８）は、直流バス３３の正端子３６と負端子３８との間に検査電圧を印加する。２次電流検出回路２４は、電源（１８）が動作電流しきい値を超えたか否か検出するために、電源（１８）と関連付けられている。２次電流検出回路は、電源（１８）が動作電流しきい値を超えた場合、直流バス３３において検出された短絡回路を示す信号または論理レベル状態を供給する。
【００５４】
マルチプレクサ１１２は、１次電流検出回路および２次電流検出回路からの信号または論理レベルを受け入れる。データ処理システム１１６は、論理信号または論理レベルを処理して、インバータにおける半導体デバイスの状態、および電流検出回路の熱状態に基づいて、インバータにおける半導体の短絡回路の診断を行うために、マルチプレクサ１１２に結合されている。
【００５５】
以上、好ましい実施形態について説明したが、添付した特許請求の範囲に定められる本発明の範囲から逸脱することなく、種々の変更が行えることは明白であろう。
【図１】
2014516402.tif 000003
【図２】
2014516402.tif 000004
【国際調査報告】
2014516402.tif 000005