(57)【要約】  本発明の実施形態は、薄膜トランジスタデバイス内に形成された活性層の良好なプロファイル制御を備えた薄膜トランジスタデバイスの製造方法を提供する。一実施形態では、薄膜トランジスタデバイスの製造方法は、金属酸化物層である活性層の上にソース・ドレイン金属電極層が配置された基板を提供する工程と、ソース・ドレイン金属電極層内にチャネルを形成するためにバックチャネルエッチングプロセスを実行する工程と、バックチャネルエッチングプロセスの後に活性層パターニングプロセスを実行する工程を含む。
2014525143.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された金属酸化物層である活性層の上にソース・ドレイン金属電極層が配置された基板を提供する工程と、
ソース・ドレイン金属電極層内にチャネルを形成するためにバックチャネルエッチングプロセスを実行する工程と、
バックチャネルエッチングプロセスの後に活性層パターニングプロセスを実行する工程を含む薄膜トランジスタデバイスの製造方法。
【請求項２】
基板は、ソース・ドレイン金属電極層と活性層の間に配置されたエッチングストップ層を含む請求項１記載の方法。
【請求項３】
バックチャネルエッチングプロセスは、エッチングストップ層が露出するまで、ソース・ドレイン金属電極層をエッチングするために実行される請求項２記載の方法。
【請求項４】
エッチングストップ層は、Ｓｉ含有層、Ｚｒ含有層、Ｈｆ含有層、Ｔｉ含有層、又はＴａ含有層である請求項２記載の方法。
【請求項５】
活性層は、ＩｎＧａＺｎＯ、ＩｎＧａＺｎＯＮ、ＺｎＯ、ＺｎＯＮ、ＺｎＳｎＯ、ＣｄＳｎＯ、ＧａＳｎＯ、ＴｉＳｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯ、ＬａＣｕＯＳ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、及びＩｎＧａＡｌＮからなる群から選択される材料から製造される請求項１記載の方法。
【請求項６】
バックチャネルエッチングプロセスは、ドライエッチングプロセスである請求項１記載の方法。
【請求項７】
ドライエッチングプロセスは、
ソース・ドレイン金属電極層を塩素含有ガスに曝露させる工程を含み、ソース・ドレイン金属電極層は、クロム含有金属である請求項６記載の方法。
【請求項８】
ドライエッチングプロセスは、
ソース・ドレイン金属電極層をフッ素含有ガスに曝露させる工程を含み、ソース・ドレイン金属電極層は、モリブデン含有金属である請求項６記載の方法。
【請求項９】
バックチャネルエッチングプロセスは、ウェットエッチングプロセスである請求項１記載の方法。
【請求項１０】
ウェットエッチングプロセスは、
Ｈ２Ｏ２とＨ２Ｏ２／ＫＯＨのうちの少なくとも１つにソース・ドレイン金属電極層を曝露させる工程を含む請求項９記載の方法。
【請求項１１】
ソース・ドレイン金属電極層は、モリブデン含有金属である請求項１０記載の方法。
【請求項１２】
活性層パターニングプロセスは、ドライエッチングプロセスである請求項１記載の方法。
【請求項１３】
活性層パターニングプロセスは、酸性溶液を用いたウェットエッチングプロセスである請求項１記載の方法。
【請求項１４】
酸性溶液は、硝酸又は硫酸を含む請求項１３記載の方法。
【請求項１５】
活性層パターニングプロセスは、ＨＣｌ含有溶液を用いたウェットエッチングプロセスである請求項１記載の方法。
【請求項１６】
ＨＣｌ含有溶液は、約０．１体積パーセント〜約５体積パーセントの濃度を有する請求項１５記載の方法。
【請求項１７】
ソース・ドレイン金属電極層は、Ｃｕ、Ａｕ、Ａｇ、Ａｌ、Ｗ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、合金、又はそれらの組み合わせからなる群から選択される材料から製造される請求項１記載の方法。
【請求項１８】
パターニングされたフォトレジスト層が、ソース・ドレイン金属電極層上に形成される請求項１記載の方法。
【請求項１９】
パターニングされたフォトレジスト層を除去するためにアッシングプロセスを実行する工程を含む請求項１８記載の方法。
【発明の詳細な説明】
【発明の背景】
【０００１】
（発明の分野）
本発明の実施形態は、概して、薄膜トランジスタ用途のためのデバイス構造を形成するための方法に関する。特に、本発明は、薄膜トランジスタ用途のためのデバイス構造を形成するための方法及びシーケンスに関する。
【０００２】
（関連技術の説明）
プラズマディスプレイパネル、アクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）又はアクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）及び液晶ディスプレイは、しばしばフラットパネルディスプレイ用に使用される。液晶ディスプレイ（ＬＣＤ）は、概して、液晶材料の層が間に挟まれ、互いに接続された２枚の透明基板を含む。透明基板は、半導体基板、ガラス、石英、サファイア、可撓性がある又は透明なプラスチックフィルムであってもよい。ＬＣＤはまた、バックライティング用の発光ダイオードを含むことができる。
【０００３】
液晶ディスプレイの解像度の要求が高まるにつれて、画素と呼ばれる多数の分離した液晶セルの領域を制御することが望ましくなっている。現代のディスプレイパネルでは、１００万を超える画素が存在可能である。少なくとも同数のトランジスタをガラス基板上に形成し、これによって各画素は、基板上に配置された他の画素に対して通電・非通電状態間でスイッチングすることができる。
【０００４】
図１は、従来の薄膜トランジスタデバイスの製造シーケンスを示す。図２Ａ〜図２Ｄは、図１に示されるシーケンスによって製造される異なる製造段階における従来の薄膜トランジスタデバイスを示す。一般的に、薄膜トランジスタデバイス２００は、図２Ａに示されるように、基板２０２上に配置される。ゲート電極２０４が基板２０２上に形成され、パターニングされ、ゲート絶縁層０６が続く。活性層２０８が、ゲート絶縁層２０６上に形成される。活性層２０８は、多くの場合、高電子移動度を有する透明性金属酸化物材料から選択され、これはまた低温で処理される可撓性基板材料（例えば、プラスチック材料）の使用によって、基板の損傷を避けることができる低温製造プロセス要件を有する。活性層２０８の形成後に、エッチングストップ層２１０が、活性層２０８上に形成される。続いて、ソース・ドレイン金属電極層２１４が次いで上に配置され、これによって後続のエッチング及びパターニングプロセス中に、内部にチャネルを形成するようにパターニングされたフォトレジスト層２１６を貫通して領域２１８が露出された薄膜トランジスタデバイス２００を形成する。
【０００５】
図１に戻って参照すると、デバイス構造２００が基板２０２上に形成された後、次いで基板２０２は工程１０２で、金属活性層パターニングプロセスを実行するための金属活性層パターニングツールに搬送され、これによってデバイス構造２００から活性層２０８の保護されていない領域２３０を除去し、図２Ｂに示されるように、下地のゲート絶縁層２０６の露出領域２２６を露出させる。なお、活性層２０８の保護されていない領域２３０は、図２Ａで凹凸面として示されるように、前のプロセスによって損傷を受けるかもしれないし、受けないかもしれないことに留意すべきである。金属活性層パターニングプロセスの後、工程１０４で、ソース・ドレイン金属電極層２１４をエッチングするバックチャネルエッチング（ＢＣＥ）プロセスが実行され、これによって図２Ｃに示されるように、下地のエッチングストップ層２１０の上面２２０が露出するまで薄膜トランジスタ装置２００内にチャネル２２８を形成する。バックチャネルエッチング（ＢＣＥ）プロセスの間、エッチングプロセス中に利用される攻撃的なエッチング剤は、図２Ｃに示されるように、デバイス２００の下地の活性層２０８を不利なことにエッチングし攻撃し、活性層２０８内に損傷及び望ましくないエッジプロファイル２２２をもたらし、これによって、薄膜トランジスタデバイス２００の膜質及び電気的性能を劣化させる。工程１０６では、基板２０２は、次いで、図２Ｄに示されるように、フォトレジスト層２１６を除去するフォトレジスト層除去処理ツールに搬送される。フォトレジスト層除去プロセスの間、活性層２０８のエッジ２２２は、デバイス製造プロセスを完了させる工程１０８で実行される他のパッシベーション及びパターニングプロセスと共に後続のプロセスの間に更に損傷及び攻撃を受け、これによって不利なことに活性層２０８の膜質を劣化させ、デバイスの故障につながる。
【０００６】
したがって、電気的性能及び安定性が改善された薄膜トランジスタデバイスを製造するための方法が必要とされている。
【発明の概要】
【０００７】
本発明（開示）の実施形態は、薄膜トランジスタデバイス内に形成された活性層の良好なプロファイル制御を備えた薄膜トランジスタデバイスの製造方法を提供する。一実施形態では、薄膜トランジスタデバイスの製造方法は、金属酸化物層である活性層の上にソース・ドレイン金属電極層が配置された基板を提供する工程と、ソース・ドレイン金属電極層内にチャネルを形成するためにバックチャネルエッチングプロセスを実行する工程と、バックチャネルエッチングプロセスの後に活性層パターニングプロセスを実行する工程を含む。
【図面の簡単な説明】
【０００８】
本発明の上述した構成を実現し、詳細に理解することができるように、上記に簡単に要約した本発明のより具体的な説明を、その実施形態を参照して行う。実施形態は添付図面に示されている。
【図１】従来から行われているようなデバイス構造の製造シーケンスを示す。
【図２Ａ】〜
【図２Ｄ】図１の従来の製造法に係る従来の薄膜トランジスタデバイス構造の断面図である。
【図３】本発明の一実施形態に係るデバイス構造の製造シーケンスを示す。
【図４Ａ】〜
【図４Ｄ】図３に示されるシーケンスに係る薄膜トランジスタデバイス構造の断面図である。
【０００９】
理解を促進するために、図面に共通する同一の要素を示す際には可能な限り同一の参照番号を使用している。一実施形態の要素及び構成を更なる説明なしに他の実施形態に有益に組み込んでもよいと理解される。
【００１０】
しかしながら、添付図面は本発明の例示的な実施形態を示しているに過ぎず、したがってこの範囲を制限していると解釈されるべきではなく、本発明は他の等しく有効な実施形態を含み得ることに留意すべきである。
【詳細な説明】
【００１１】
本発明の実施形態は、薄膜トランジスタデバイス内に形成される島状の活性層の周辺の側壁の良好なプロファイル制御を備えた薄膜トランジスタデバイスの製造方法を提供する。一実施形態では、活性層の良好なプロファイル制御を維持するための方法は、ＴＦＴデバイス、フォトダイオード、半導体ダイオード、発光ダイオード（ＬＥＤ）、又は有機発光ダイオード（ＯＬＥＤ）、又は他の適したディスプレイ用途で使用することができる。薄膜トランジスタデバイス内に形成される活性層の良好なプロファイル制御は、有利には、金属電極層をエッチングする前に活性層をエッチングして金属電極層のエッチング剤に側壁を曝露させる従来の技術と比較して、損傷からデバイス構造を保護しながら、トランジスタ及びダイオードデバイスの高効率な電気的性能を提供する。活性層の周辺の側壁制御の喪失とエッチングからの損傷は、従来のデバイスにおいて、電気的性能の低下をもたらす。
【００１２】
図３は、本発明の一実施形態に係る薄膜トランジスタデバイスを製造するシーケンスを示す。図４Ａ−図４Ｄは、図３に示されるシーケンスによって製造される異なる製造段階での薄膜トランジスタデバイスを示す。図４Ａに示されるように、薄膜トランジスタデバイス４００は、ゲート電極層４０４、ゲート絶縁層４０６及び活性層４０８を連続して上に形成された基板４０２上に配置される。なお、基板４０２は、以前に膜、構造又は層の異なる組み合わせが上に形成され、これによって基板４０２上に異なるデバイス構造を形成するのを促進することができることに留意すべきである。一実施形態では、基板４０２は、ガラス基板、プラスチック基板、ポリマー基板、金属基板、単一化された基板、ロールツーロール基板、又は薄膜トランジスタを上に形成するのに適した他の適切な透明基板のいずれであってもよい。一実施形態では、ゲート電極層４０４は、任意の適切な金属材料（例えば、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ））又はそれらの組み合わせから製造することができる。ゲート絶縁層４０６は、シリコン酸化物（ＳｉＯ２）、ＴＥＯＳ、シリコン酸窒化物（ＳｉＯＮ）、シリコン窒化物（ＳｉＮ）等から製造することができる。更に、活性層４０８は、金属酸化物材料（とりわけ、ＩｎＧａＺｎＯ、ＩｎＧａＺｎＯＮ、ＺｎＯ、ＺｎＯＮ、ＺｎＳｎＯ、ＣｄＳｎＯ、ＧａＳｎＯ、ＴｉＳｎＯ、ＣｕＡｌＯ、ＳｒＣｕＯ、ＬａＣｕＯＳ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ又はＩｎＧａＡｌＮ等）から製造することができる。特定の一実施形態では、活性層４０８は、ＩｎＧａＺｎＯから製造される。なお、前の製造プロセスから（図４Ａ−４Ｃに示されるように）凹凸面を有する、デバイス４００によって保護されていない活性層４０８の露出部分４２２は、損傷を受けるかもしれないし、受けないかもしれないことに留意すべきである。
【００１３】
続いて、エッチングストップ層４１０が、活性層４０８上に形成される。エッチングストップ層４１０は、誘電体層、誘電体層を含む金属、金属層、又は他の適切な材料であってもよい。一実施形態では、エッチングストップ層４１０は、チタン（Ｔｉ）含有材料、タンタル（Ｔａ）含有材料、ケイ素含有材料、亜鉛含有材料、ハフニウム（Ｈｆ）含有材料、及び他の適切な誘電体材料からなる群から選択される材料から製造することができる。例示的な一実施形態では、エッチングストップ層４１０は、ＴｉＯ２又はＴａ２Ｏ５の層である。ソース・ドレイン金属電極層４１２は、エッチングストップ層４１０上に堆積させることができる。ソース・ドレイン金属電極層４１２は、トランジスタデバイス４００のソース及びドレイン接点を画定するようにパターニングすることができる導電性材料によって製造することができる。一実施形態では、ソース・ドレイン金属電極層４１２は、リソグラフィプロセスによってラインパターニングされる。一実施形態では、ソース・ドレイン金属電極層４１２は、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、これらの合金、及びこれらの組み合わせからなる群から選択される材料によって製造することができる。例示的な一実施形態では、ソース・ドレイン金属電極層４１２は、モリブデン（Ｍｏ）層又はチタン（Ｔｉ）層である。パターニングされたフォトレジスト層４１４がソース・ドレイン金属電極層４１２上に形成され、これによってエッチング用にソース・ドレイン金属電極層４１２の表面４１８を露出させる開口部４１６を形成する。
【００１４】
図３に戻って参照すると、工程３０２で、基板４０２は、ソース・ドレイン金属電極層４１２をエッチングするためのバックチャネルエッチング（ＢＣＥ）プロセスを実行するための処理ツールに搬送され、これによって図４Ｂに示されるように、下地のエッチングストップ層４１０の上面４２０が露出されるまで薄膜トランジスタデバイス４００内にチャネル４２６を形成する。バックチャネルエッチング（ＢＣＥ）プロセスは、ソース・ドレイン金属電極層４１２内にチャネル４２６を形成することができる、ドライエッチング、ウェットエッチング、イオンプラズマエッチング等を含む任意の適切なエッチングプロセスであってもよい。バックチャネルエッチング（ＢＣＥ）プロセスは、エッチングストップ層４１０の上面４２０が、チャネル４２６を通して露出されるまで、ソース・ドレイン金属電極層４１２上で実行され、これによってバックチャネルエッチング（ＢＣＥ）プロセスを完了する。
【００１５】
ＢＣＥプロセスがドライエッチングプロセスである一実施形態では、ソース・ドレイン金属電極層４１２は、クロム（Ｃｒ）含有金属であり、ソース・ドレイン金属電極層４１２をドライエッチングするために使用される化学物質は、塩素（Ｃｌ）含有ガスである。塩素含有ガスは、Ｃｌ２、三塩化ホウ素（ＢＣｌ３）等を含むことができるが、これらに限定されない。別の一実施形態では、ソース・ドレイン金属電極層４１２は、モリブデン（Ｍｏ）含有金属であり、ソース・ドレイン金属電極層４１２をドライエッチングするために使用される化学物質は、フッ素（Ｆ）含有ガスである。フッ素含有ガスは、ＳＦ６、ＣＦ４、Ｃ２Ｆ２等を含むことができるが、これらに限定されない。
【００１６】
ＢＣＥプロセスがウェットエッチングプロセスである一実施形態では、ソース・ドレイン金属電極層４１２は、モリブデン（Ｍｏ）含有金属であり、ソース・ドレイン金属電極層４１２をウェットエッチングするために使用される化学物質は、Ｈ２Ｏ２、Ｈ２Ｏ２／ＫＯＨ等を含むことができるが、これらに限定されない。
【００１７】
工程３０４では、チャネル４２６が下地のエッチングストップ層４１０を露出させるソース・ドレイン金属電極層４１２内に形成された後、基板４０２は、フォトレジスト層除去処理ツールに更に搬送され、これによって図４Ｃに示されるように、基板４０２からフォトレジスト層４１４を除去するためのアッシングプロセスを実行することができる。あるいはまた、工程３０２で行われるバックチャネルエッチング（ＢＣＥ）の間に、フォトレジスト層４１４が消費され、実質的にエッチング除去される実施形態では、工程３０４におけるアッシングプロセスは、製造コストを節約するために省略してもよい。
【００１８】
工程３０６では、基板４０２は、次いでトランジスタデバイス４００の構造から活性層４０８の保護されていない領域（例えば、露出部４２２）に金属活性層パターニングプロセスを実行するために、金属活性層パターニングツールに搬送され、図４Ｄに示されるように、下地のゲート絶縁層４０６の領域４２４を露出させる。活性層４０８をエッチングして下地のゲート絶縁層４０６の領域４２４を露出させた後は、所望のプロファイル／パターンを有する活性層４０８のエッジ４３０が画定される。バックチャネルエッチング（ＢＣＥ）プロセスの前に金属活性層エッチングプロセスを行う従来の方法とは異なり、チャネル４２６がソース・ドレイン金属電極層４１２内に形成されるまで、活性層４０８はエッチングされない。そうすることによって、活性層パターニングプロセス後に露出した活性層４０８のエッジ４３０は、従来の製造シーケンスに見られるように、バックチャネルエッチング（ＢＣＥ）プロセス及び／又はフォトレジスト層除去プロセスの間、攻撃的なエッチング剤のプラズマ損傷によって攻撃される可能性が無い。ソース・ドレイン金属電極層４１２内にチャネル４２６が形成され完成した後（例えば、バックチャネルエッチングプロセス後）に活性層エッチングプロセスを実行することによって、活性層４０８の良好な制御を維持することができ、これによってデバイス４００の電気的性能を低下させる可能性のある活性層４０８への損傷を形成することなく、実質的に良好な制御を有するエッジ４３０をもたらす。例えば、デバイスの湿度に対する耐性は、約２６８パーセント改善される。
【００１９】
一実施形態では、活性層エッチングプロセスは、エッチング溶液が中に配置されたタンク又はウェットベンチ内に基板４０２を浸漬することによって実行されるウェットエッチング処理であってもよい。一実施形態では、活性層４０８をウェットエッチングするために使用される化学物質は、酸である。酸は、硝酸、硫酸等を含むことができるが、これらに限定されない。特定の一実施形態では、活性層４０８をウェットエッチングするために使用される化学物質は、約０．１体積パーセント〜約５体積パーセントの濃度を有するＨＣｌ含有溶液である。なお、活性層パターニングプロセスは、ドライエッチングプロセス、又は任意のタイプの適切なパターニングプロセスによって実行することもできることに留意すべきである。
【００２０】
活性層パターニングプロセスの後、基板４０２上に形成されたデバイス４００は、パッシベーション層等を形成するために、工程３０８で更に処理され、これによってデバイス製造プロセスを完了してもよい。なお、追加のプロセス工程は、工程（例えば、工程３０２から工程３０８まで）のうちのいずれの中でも要望通りに実行することができ、これによって基板上にデバイス構造を形成するのを促進することに留意すべきである。例えば、追加のプロセス工程（例えば、追加のアニーリング、エッチング、堆積、及びクリーニング）を必要に応じて実行し、これによって必要に応じてプロセス３００で説明した工程のいずれかの間で構造を転写するのを支援することができる。
【００２１】
このように、本明細書に記載される方法は、有利には、薄膜トランジスタデバイスのバックチャネルエッチング（ＢＣＥ）プロセスの後に、活性層パターニングプロセスを実行することによって、電気デバイスの電子的性能、フィルム層プロファイル及び安定性を向上させる。このように、活性層の側壁がもはや金属電極層をエッチングするために使用されるエッチング剤にさらされないので、活性層の側壁は、損傷が低減すると共に、プロファイル制御が改善され、基板間の再現性がより良好になる。
【００２２】
上記は本発明の実施形態を対象としているが、本発明の他の及び更なる実施形態は本発明の基本的範囲を逸脱することなく創作することができ、その範囲は以下の特許請求の範囲に基づいて定められる。
【図１】
2014525143.tif 000003
【図２Ａ】
2014525143.tif 000004
【図２Ｂ】
2014525143.tif 000005
【図２Ｃ】
2014525143.tif 000006
【図２Ｄ】
2014525143.tif 000007
【図３】
2014525143.tif 000008
【図４Ａ】
2014525143.tif 000009
【図４Ｂ】
2014525143.tif 000010
【図４Ｃ】
2014525143.tif 000011
【図４Ｄ】
2014525143.tif 000012
【国際調査報告】
2014525143.tif 000013
2014525143.tif 000014