(57)【要約】  幾つかの実施形態は、結晶材料を含むユニットの処理方法を含む。損傷領域は結晶材料内に形成され、ユニットの一部は損傷領域上にあってもよい。チャックは、ユニットを曲げてそれによって損傷領域に沿って分割を誘発して、損傷領域上にユニットの一部から構造を形成するために使用されてもよい。幾つかの実施形態は、半導体オンインシュレータ構造を形成する方法を含む。ユニットは、単結晶半導体材料上に誘電性材料を有するように形成されてもよい。損傷領域は単結晶半導体材料内に形成され、単結晶半導体材料の一部は、損傷領域と誘電性材料との間にあってもよい。ユニットは、ハンドルコンポーネントでアセンブリに組み込まれ、チャックは、アセンブリを曲げてそれによって損傷領域に沿って分割を誘発するために使用されてもよい。【選択図】図６
2014532310.tif 000002
【特許請求の範囲】
【請求項１】
結晶材料を含むユニットの処理方法であって、
前記結晶材料での損傷領域の形成であって、前記ユニットの一部は、前記損傷領域上にある、形成と、
前記損傷領域上に前記ユニットの前記一部から構造を形成するために、前記ユニットを曲げて、それによって前記損傷領域に沿って分割を誘発するための、チャックの利用と、
を含む、
ことを特徴とする方法。
【請求項２】
前記チャックは静電チャックである、
ことを特徴とする請求項１に記載の方法。
【請求項３】
前記静電チャックはジョンソンラーベック型チャックである、
ことを特徴とする請求項２に記載の方法。
【請求項４】
前記静電チャックは、前記ユニットとかみ合う表面に沿って、凸面外部形状を有する、
ことを特徴とする請求項２に記載の方法。
【請求項５】
前記静電チャックは前記ユニットとかみ合う表面に沿って、凹面外部形状を有する、
ことを特徴とする請求項２に記載の方法。
【請求項６】
前記結晶材料は半導体材料を含む、
ことを特徴とする請求項１に記載の方法。
【請求項７】
前記結晶材料は単結晶シリコンを含む、
ことを特徴とする請求項１に記載の方法。
【請求項８】
前記損傷領域は、水素および／もしくはヘリウムで誘発される、
ことを特徴とする請求項７に記載の方法。
【請求項９】
前記結晶材料は半導体材料を含み、前記ユニットは、前記半導体材料上に誘電性材料を含み、
前記損傷領域の形成後、ハンドルコンポーネントに対する前記ユニットの前記誘電性材料の結合をさらに含み、
前記構造は、前記分割後に前記ハンドルコンポーネントによって支持される、
ことを特徴とする請求項１に記載の方法。
【請求項１０】
前記結晶半導体材料は、単結晶シリコンであり、前記誘電性材料は二酸化シリコンを含む、
ことを特徴とする請求項９に記載の方法。
【請求項１１】
前記ハンドルコンポーネントは単結晶シリコンウェーハを含む、
ことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記ハンドルコンポーネントに対する前記ユニットの前記誘電性材料の結合後、前記損傷領域の熱アニールでの膨張をさらに含む、
ことを特徴とする請求項９に記載の方法。
【請求項１３】
半導体オンインシュレータ構造を形成する方法であって、
単結晶半導体材料上の誘電性材料を含むユニットの形成と、
前記単結晶半導体材料内の損傷領域の形成であって、前記単結晶半導体材料の一部は、前記損傷領域と前記誘電性材料との間にある、形成と、
ハンドルコンポーネントおよび前記ユニットを含むアセンブリを形成するための、前記誘電性材料を通る前記ハンドルコンポーネントに対する前記ユニットの取り付けと、  
前記アセンブリを曲げ、それによって前記損傷領域に沿って分割を誘発し、前記半導体オンインシュレータ構造を形成するための、静電チャックの利用と、
を含み、
前記半導体オンインシュレータ構造は、前記絶縁体として前記誘電性材料を含み、前記半導体として前記半導体材料の前記一部の少なくとも幾らかを含む、
ことを特徴とする方法。
【請求項１４】
前記静電チャックは、前記アセンブリとかみ合う表面に沿って外部曲面形状を有する、
ことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記損傷領域の前記形成は、前記単結晶半導体材料への水素の注入を含む、
ことを特徴とする請求項１３に記載の方法。
【請求項１６】
前記水素は、約２×１０１６粒子／ｃｍ２から約５×１０１６粒子／ｃｍ２のドーズで注入される、
ことを特徴とする請求項１５に記載の方法。
【請求項１７】
前記ハンドルコンポーネントに対する前記ユニットの取り付け後、前記分割を誘発する前に、熱アニールでの前記損傷領域の膨張をさらに含む、
ことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記水素は、少なくとも約１×１０１７粒子／ｃｍ２のドーズで注入される、
ことを特徴とする請求項１５に記載の方法。
【請求項１９】
前記ユニットは前記水素注入および前記分割の間の期間に、３００℃を超える温度には晒されない、
ことを特徴とする請求項１８に記載の方法。
【請求項２０】
半導体オンインシュレータ構造を形成する方法であって、
単結晶半導体材料上の誘電性材料を含むユニットの形成と、
前記単結晶半導体材料内の損傷領域の形成であって、前記単結晶半導体材料の一部は、前記損傷領域と前記誘電性材料との間にある、形成と、
ハンドルコンポーネントおよび前記ユニットを含むアセンブリを形成するために、前記誘電性材料を通る前記ハンドルコンポーネントに対する前記ユニットの取り付けと、
前記損傷領域に沿って分割を誘発して、前記半導体オンインシュレータ構造を形成するために、チャックの外部曲面に沿った前記アセンブリの曲げと、
を含み、
前記半導体オンインシュレータ構造は前記絶縁体として前記誘電性材料を含み、前記半導体として前記半導体材料の前記一部の少なくとも幾らかを含む、
ことを特徴とする方法。
【請求項２１】
前記曲げは、前記アセンブリが前記外部曲面に対して第一の方向にあるときに、前記外部曲面に沿った前記アセンブリのかみ合わせと、
その後の、前記アセンブリの裏返しと、
前記アセンブリが前記外部曲面に対して第二の方向にあるときに、前記外部曲面に沿った前記アセンブリのかみ合わせと、を含み、
前記第二の方向は前記第一の方向とは逆である、
ことを特徴とする請求項２０に記載の方法。
【請求項２２】
前記チャックは静電チャックである、
ことを特徴とする請求項２０に記載の方法。
【請求項２３】
前記外部表面は前記チャックの外部凸面形状に含まれる、
ことを特徴とする請求項２０に記載の方法。
【請求項２４】
前記外部表面は、前記チャックの外部凹面形状に含まれる、
ことを特徴とする請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
結晶材料を含むユニットの処理方法および半導体オンインシュレータ構造の形成方法。
【背景技術】
【０００２】
スマートカット技術は、半導体オンインシュレータ（ＳＯＩ）構造を形成するためのプロセスである。スマートカット技術で使用されうる例示的なプロセス手順は、Ｂｒｕｅｌによって記述される（Ｍ．Ｂｕｒｅｌ，Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒｓ，Ｊｕｌｙ６，１９９５；Ｖｏｌ．３１，Ｎｏ．１４，ｐｐ１２０１−１２０２）。プロセス手順は、第一の単結晶シリコンウェーハ上の二酸化シリコンの形成、その後の、損傷領域を形成するためのウェーハへの水素イオンの注入を含む。損傷領域は、ウェーハの単結晶シリコン材料の中間部分によって二酸化シリコンから間隔を開けられる。その後、ウェーハは、シリコン酸化物を通る親水性結合によって（第二の半導体ウェーハである可能性がある）ハンドルコンポーネントに対して結合される。損傷領域は、その後、２位相プロセスで熱処理される。２位相プロセスは、まず、損傷領域に沿ってウェーハを分割するために約４００℃から約６００℃の温度へと損傷領域を加熱するステップを含む（ハンドル部分に結合された単結晶の薄層を有するＳＯＩ構造の形成、および、開始単結晶シリコンウェーハとして、プロセスで再利用することができる、単結晶シリコンに対応する第二の構造の形成）。２位相プロセスは、その後、化学結合を強化するために１０００℃以上の温度へとＳＯＩ構造を加熱するステップを含む。Ｂｒｕｅｌは、熱処理の第一フェーズは、約４００℃から約６００℃の温度を利用すると記述しているが、Ｂｒｕｅｌに続いて、第一フェーズは約２００℃から約６００℃の温度を利用して実施されてもよく、特に、共注入は当該第一フェーズで利用される温度を低下させるために利用することができることがわかっている。
【０００３】
ＳＯＩ構造のその後の処理は、単結晶シリコンの薄層の外部表面に沿った（即ち、損傷領域に沿った破損中に形成された表面に沿った）表面粗さを低減するための化学機械研磨（ＣＭＰ）を含んでもよい。
【０００４】
現存のスマートカットプロセスは、損傷領域を形成するうえで使用される大量の水素によって高価になる可能性がある。現存のスマートカットプロセスでの別の問題点は、損傷領域によって破損することによって形成される表面が非常に粗く、広範囲のＣＭＰが必要とされ、それによってスループットが低下しかつコストが増加することである可能性がある。
【０００５】
上述された理由のために、現存のプロセスよりも少ない水素を利用することができる、および／もしくは表面のその後のＣＭＰを減少させるか、もしくはことによると排除するために損傷領域に沿って形成される改良された表面を有しうる新規のスマートカットタイププロセスを開発することが望まれる。
【図面の簡単な説明】
【０００６】
【図１】例示的な実施形態プロセスの種々の処理段階における構造の一部の断面図である。
【図２】例示的な実施形態プロセスの種々の処理段階における構造の一部の断面図である。
【図３】例示的な実施形態プロセスの種々の処理段階における構造の一部の断面図である。
【図４】例示的な実施形態プロセスの種々の処理段階における構造の一部の断面図である。
【図５】図４で使用されたものとは異なる縮尺で示された、図４の構造の断面図であって、図５は構造全体を示す。
【図６】例示的な実施形態のプロセスの処理段階におけるチャックに隣接する図５の構造の断面図である。
【図７】例示的な実施形態のプロセスの種々の処理段階において示され、図５および図６とは異なる縮尺で示された図５の構造に類似する構造の断面図である。
【図８】例示的な実施形態のプロセスの種々の処理段階において示され、図５および図６とは異なる縮尺で示された図５の構造に類似する構造の断面図である。
【図９】例示的な実施形態のプロセスの種々の処理段階において示され、図５および図６とは異なる縮尺で示された図５の構造に類似する構造の断面図である。
【図１０】図５の構造で使用されうる、さらなる例示的な処理段階を示す。
【図１１】図５の構造で使用されうる、さらなる例示的な処理段階を示す。
【図１２】幾つかの実施形態における表面横方向応力（σ）を確定するための式に対する入力として使用されうる種々の寸法を有する半導体ウェーハの断面側面図である。
【図１３】幾つかの例示的実施形態において使用されうる、例示的な静電チャック構造の図である。
【図１４】幾つかの例示的実施形態において使用されうる、例示的な静電チャック構造の図である。
【図１５】幾つかの例示的実施形態において使用されうる、例示的な静電チャック構造の図である。
【発明を実施するための形態】
【０００７】
幾つかの実施形態は、チャックの曲面が損傷領域の形成後にウェーハを曲げるために使用される新規のスマートカットタイプ処理を含み、それによって、損傷領域に沿った破損を促進する。これらは、従来のスマートカットプロセスと比較して、損傷領域を形成するうえでより少ない水素を使用することを可能とし、および／もしくは、実質的に粗さの軽減されたＳＯＩ表面を形成することを可能にし、それによって従来のスマートカットプロセスで使用されるＣＭＰステップを排除するか、従来のスマートカットプロセスと比較してＣＭＰ量を少なくとも減少させる可能性がある。
【０００８】
任意の適切なチャックが、本明細書で記述された実施形態で使用されてもよい。幾つかの実施形態においては、チャックは、例えば、ジョンソンラーべック（Ｊ−Ｒ）型チャックなどの静電チャックであってもよい。
【０００９】
例示的な実施形態は、図１−図１５を参照して記述される。
【００１０】
図１−図９は例示的な一実施形態のスマートカットタイププロセスを示す。
【００１１】
図１に関連して、構造１０の一部が示される、構造は、その上に誘電性材料１４を有する結晶材料１２を含む。幾つかの実施形態においては、構造１０は結晶材料を含むユニット１６に対応するものと考えられてもよい。結晶材料を含む“ユニット”は、結晶材料を含む任意の構造である。“ユニット”は、単独か、もしくは一つ以上の他の材料と組み合わせられた結晶材料を含んでもよく、図１に示された実施形態においては、“ユニット”は誘電性材料１４と組み合わせられた結晶材料を含む。
【００１２】
幾つかの実施形態においては、結晶材料１２は、半導体材料を含むか、半導体材料で本質的に構成されるか、半導体材料で構成され、例えば、単結晶シリコンを含むか、単結晶シリコンで本質的に構成されるか、単結晶シリコンで構成されてもよい。幾つかの実施形態においては、単結晶シリコンは、集積回路作製用に適するような適切な組成および寸法のウェーハとして構成されてもよい。
【００１３】
誘電性材料１４は、幾つかの実施形態においては、二酸化シリコンを含むか、二酸化シリコンで本質的に構成されるか、二酸化シリコンで構成されてもよい。例えば、幾つかの実施形態においては、結晶材料１２は単結晶シリコンを含み、誘電性材料１４は、単結晶シリコンの表面にわたって熱的に成長した二酸化シリコン領域を含んでもよい。
【００１４】
図２に関連して、（図面では破線で示される）損傷領域１８は、結晶材料１２内に形成される。損傷領域は任意の適切な処理で形成されてもよい。示された実施形態においては、水素２０は、損傷領域を形成するために、誘電性材料１４を通して注入されてもよい（注入は矢印２１によって表される）。水素は任意の適切な形式であってよく、幾つかの実施形態においては、水素イオンを含んでもよい。注入された水素は、任意の適切なドーズで提供されてもよい。幾つかの実施形態においては、注入された水素は、スマートカット処理における水素を有する損傷領域を形成するために使用される従来のドーズよりも少ないドーズで提供されてもよい（従来のドーズは典型的には、１×１０１７粒子／ｃｍ２であって、“粒子”という用語は、水素イオンなどの注入中に存在する水素種を称する）。幾つかの実施形態においては、注入された水素は、従来のドーズの１／２よりも少ないドーズで提供され、例えば、従来のドーズの約１／４から約１／２のドーズである。例えば、水素は、約２×１０１６粒子／ｃｍ２から約５×１０１６粒子／ｃｍ２のドーズで提供されてもよい。本開示における他の例示的実施形態においては、水素が上述された具体的例示的実施形態において記述されているが、幾つかの実施形態において、ヘリウムおよび／もしくは他のイオンが、損傷領域を形成するために水素と置換されてもよいし、水素に加えて使用されてもよい。
【００１５】
低ドーズの水素の使用は、従来のスマートカットタイププロセスと比較して、本発明の例示的な実施形態のプロセスを低いコストで実施することを可能にすることができる。さらには、低ドーズの水素の利用はスループットを増加させる可能性がある。例えば、従来のドーズの水素を注入するために約３０分かかるが、従来のドーズの約１／４から約１／２を利用する実施形態は、従来の時間の約１／４から約１／２の時間で達成される可能性がある。
【００１６】
幾つかの実施形態においては、低ドーズの水素を利用するために有用でありうるが、他の実施形態においては、水素のドーズは、従来のプロセスで使用されるのとほぼ同一であり、例えば、少なくとも約１×１０１７粒子／ｃｍ２であってもよい。損傷領域を形成するために使用される水素のドーズが従来プロセスで使用されるドーズとほぼ同一である場合、実施形態は、従来のプロセスと比較して水素使用コストを節約しない可能性がある。しかしながら、実施形態は、以下に記述されるように、従来のスマートカットプロセスと比較して、（例えば、その後のＣＭＰを減少させるなど）さらに利点を有する可能性がある。
【００１７】
損傷領域１８は、誘電性材料１４から間隔を開けられ、したがって、結晶材料１２の一部１９は、誘電性材料と損傷領域との間にある。
【００１８】
図３に関連して、ユニット１６は、アセンブリ２６を形成するために、ハンドルコンポーネント２４に結合されるように示される。示されたハンドルコンポーネントは、半導体ウェーハ２５およびウェーハの半導体材料に隣接する誘電性材料２７を含む。幾つかの実施形態においては、半導体ウェーハ２５は、単結晶シリコンを含むか、単結晶シリコンで本質的に構成されるか、単結晶シリコンで構成されてもよく、誘電性材料２７は、二酸化シリコンを含むか、二酸化シリコンで本質的に構成されるか、二酸化シリコンで構成されてもよい。ハンドルコンポーネント２４は、ハンドルコンポーネントの誘電性材料２７のユニット１６の誘電性材料１４に対する親水性結合によって、ユニット１６に対して結合されてもよい。誘電性材料１４および２７は、アセンブリ２６内にお互いから分離されるように示されているが、幾つかの実施形態においては、誘電性材料１４および２７は、お互いに同一の組成であってもよいし、結晶材料１２と半導体材料２５との間の単一の誘電性材料を形成するためにマージされてもよい。また、ハンドルコンポーネント２４およびユニット１６の双方が誘電性材料を最初に含むように示されているが、他の実施形態においては、ハンドルコンポーネントおよびユニット１６のうちの唯一つが、最初に誘電性材料を有してもよいし、当該誘電性材料を通ってハンドルコンポーネントおよびユニットのうちの他方に結合されてもよい。
【００１９】
図４に関連して、損傷領域１８は、当該損傷領域を拡大するために熱的に処理される。当該熱処理は、スマートカット処理中の損傷領域の従来の熱処理と類似する条件を含んでもよいし、例えば、約２００℃から約６００℃の温度で、約３０分間損傷領域を維持するステップを含んでもよい。図４の熱処理は、幾つかの実施形態においては任意であってもよい。例えば、比較的低ドーズの水素が最初に注入されるとき、図４の熱処理を利用することは有用であり、従来のドーズの水素が注入されるとき、当該熱処理を利用することは必ずしも必要ではない可能性がある。
【００２０】
図５に関連して、図４の構造１０は、図４に対して反転されて示され、図４とは異なる縮尺で示される。特に、図５で使用される縮尺は、全体の幅のアセンブリ２６を示すことを可能にする。ハンドルコンポーネント２４をユニット１６に結合する誘電性材料は、図面を簡略化するために、二つの個別の誘電性材料として示されるのではなく、単一の誘電性材料“１４，２７”として示される。
【００２１】
図６に関連して、アセンブリはチャック３０に隣接して提供される。チャックは、曲面の外部表面３１（特に、図６の実施形態においては、凹面形状を有する外部曲面）を含み、アセンブリ２６は、アセンブリを曲げるために（矢印３２によって示されるように）当該曲面に方向づけられる。示された実施形態においては、曲げは、曲面３０に沿ってアセンブリを曲げるステップを含むが、他の実施形態においては、アセンブリの他の曲げがチャックの他の実施形態とともに達成されてもよい。
【００２２】
チャック３０は、任意の適切なチャックを含み、幾つかの実施形態においては、静電チャックを含んでもよい。チャック３０が静電チャックである場合、ＱｉｎおよびＭｃＴｅｅｒによる文献（Ｓ．ＱｉｎおよびＡ．ＭｃＴｅｅｒ，“Ｗａｆｅｒ  ｄｅｐｅｎｄｅｎｃｅ  ｏｆ  Ｊｏｈｎｓｏｎ−Ｒａｈｂｅｋ  ｔｙｐｅ  ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｃｈｕｃｋ  ｆｏｒ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｐｒｏｓｅｓｓｅｓ”，Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  １０２，０６４９０１−１（２００７））において議論された利点に類似する理由のために、チャックはジョンソンラーベック型静電チャックであることが有用である可能性がある。例示的なジョンソンラーベック型静電チャックは、図１３−図１５に関連して以下に記述される。
【００２３】
アセンブリ２６は、アセンブリを曲げるために表面３１によって噛み合わせられる。示されたチャック３０の表面の湾曲の程度は、例示の目的のために誇張されている。実際には、湾曲の程度は、損傷領域１８に沿ってユニット１６内での分離を促進するのに十分な大きさであるが、アセンブリ２６内の他の位置において望まれないひびもしくは破損を避けるために十分小さくなるように選択される。
【００２４】
図７は、チャックの表面に沿った湾曲が損傷領域１８に沿った分離の誘発を開始する処理段階におけるアセンブリ２６を示す。図７は、図５および図６とは異なる縮尺であって、損傷領域に沿った分離を明確に示すことを可能にする。また、アセンブリ２６は、図７におけるチャックから分離されて示されているが、チャックは、図７の処理段階においてアセンブリ２６とかみ合うかもしれないし、損傷領域に沿った分離を引き起こすアセンブリの示された曲げを誘発するかもしれない。示された曲げ（アセンブリを曲げるステップとして示される）は、当該曲げを強調するために誇張される。実際には曲げの量は、損傷領域に沿った分離を誘発するほど十分に大きいが、アセンブリの望ましくない有害な効果を回避するために十分に小さくなるように選択される。
【００２５】
図７は、損傷領域の端部に沿って形成する間隙４０を示し、損傷領域と誘電性材料１４との間の結晶材料１２の一部１９が結晶材料の残存部分４２から分割されることを示す。間隙は損傷領域の端部から開始するように示されているが、他の実施形態においては、間隙は、損傷領域に沿って他の位置で開始してもよい。
【００２６】
図８に関連して、構造１０は、図７の処理段階の後の処理段階において示され、特に、損傷領域１８に沿った分割（図７）が完了した後が示される。構造は、二つの断片４６および４８へと分割される。断片４８は、結晶材料の一部１９とは損傷領域の反対側にある結晶材料１２の一部４２を含む。断片４６は、半導体材料２５のウェーハを含むハンドルに結合された結晶材料１２の一部１９を含む。部分１９は、結晶材料構造５０であると考えられてもよい。
【００２７】
断片４８および４６は、矢印４５および４７によって示されるように、お互いに分離され、さらなる処理に晒されてもよい。断片４８は、図１−図８の処理にその後晒される可能性のある別のユニット１６を形成するために再利用されてもよい。
【００２８】
断片４６は、所望の場合には、構造５０の上部表面を平坦化するためにＣＭＰに晒され、ＳＯＩ構造として利用されてもよい（構造５０は、ＳＯＩの半導体であり、誘電体“１４、２７”はＳＯＩの絶縁体である）。図９は、断片４６を含むＳＯＩ構造５２を示す。半導体材料２５は、所望の場合には、ＳＯＩの絶縁体部分下の材料２５の量を薄くするために、（図示されていない）その後の処理において切断されてもよい。
【００２９】
図９の処理段階における構造５０は、損傷領域１８に沿った分割前に存在した最初の部分１９の全て（例えば、図６の処理段階において存在する部分１９の全て）を含むか、最初の部分１９のうちの幾らかのみを含んでもよい。例えば、部分１９の一部は、図６−図８に関連して記述された処理段階において失われる、および／もしくはその後のＣＭＰにおいて失われる可能性がある。
【００３０】
図６−図８の処理は、損傷領域に沿った分割を促進するためにチャックの曲面を利用する。図６−図８のチャックによって誘発された分割は、任意の適切な温度で実施され、幾つかの実施形態においては、従来のスマートカットプロセスでの分割を達成するために通常使用される温度よりも低い温度で実施されてもよい。例えば、幾つかの実施形態においては、チャックによって誘発される分割は室温（即ち約２２℃）で実施されてもよい。分割を室温で実施することができるとしても、熱アニールが望まれる実施形態が存在することがある（例えば、ドーパント活性化用、化学結合強化用など）。当該実施形態においては、熱アニールは、分割と同時、分割前、もしくは分割後に実施されてもよい。
【００３１】
図６―図８の処理の利点は、従来のプロセスよりも損傷領域を最初に形成するためのより少ないドーズの水素を利用しながら、損傷領域に沿った分割を可能にすることである。しかしながら、低ドーズの水素が損傷領域を最初に形成するために使用されるとき、損傷領域に沿った分割後に構造５０（図８）の表面に沿って存在する顕著な粗さが存在することがある。当該粗さは、従来のスマートカットプロセスの結果として生じる粗さと比較可能であり、従来のスマートカットプロセスで使用されるＣＭＰと類似するＣＭＰで除去されてもよい。
【００３２】
図６−図８の処理の別の利点は、損傷領域を形成するために使用される水素のドーズが、従来のスマートカットプロセスで使用されるドーズと比較可能な場合に明確になることがある。特に、図６―図８の処理は、損傷領域を熱的に膨張させることなく（即ち、図４の処理段階なしで）損傷領域を分割することを可能にする。したがって、図１のユニット１６は、水素注入（即ち図２の処理）によって形成された損傷領域１８を有し、その後、水素注入と損傷領域に沿った分割との間の期間に、損傷領域を拡大する熱処理に晒されない（即ち、３００℃を超える温度に晒されない）。損傷領域の熱膨張の省略は、従来のスマートカットプロセスによって生成されるよりも構造５０の表面に沿った粗さがより少なく生成されつつ、分割を達成することが可能になる可能性がある。このことは、従来のスマートカットプロセスで使用されるよりも、構造５０の表面のＣＭＰ平坦化を顕著に少なくし、構造５０をＳＯＩにおける使用に適切にすることができ、幾つかの実施形態においては、構造５０の表面のＣＭＰ平坦化なしで、構造５０をＳＯＩで使用することが可能になることがある。
【００３３】
図６の実施形態は、ハンドル２４上に方向づけられたユニット１６で曲げられたアセンブリ２６を示すが、他の実施形態においては、アセンブリは、図１０に示されるように、裏返されてもよい。
【００３４】
幾つかの実施形態においては、アセンブリ２６は、損傷領域に沿った所望の分割を誘発するために、一つ以上のチャックに対して複数の曲げに晒されてもよい。例えば、アセンブリ２６は、図６の方向に曲げられ、その後、図１０の方向に曲げられるように裏返されてもよいし、その逆であってもよい。
【００３５】
図６および図１０のチャック３０は、幾つかの実施形態で使用されうる外部曲面を有するチャックの多くの構成のうちの一つである。チャック３０は、凹面外部表面を有する。図１１は、図６の処理段階に類似する処理段階を示すが、凸面形状を有する曲面外部表面６１を有するチャック６０を利用する。示されたチャック６０の表面の湾曲の程度は、例示の目的のために誇張される。実際には、湾曲の程度は、損傷領域１８に沿ってユニット１６内の分離を促進するのに十分な大きさであるが、アセンブリ２６内の他の位置において、望ましくないひびもしくは破損を回避するために十分に小さくなるように選択される。
【００３６】
チャックの曲面を有する損傷領域に沿って誘発される分割は、ユニット（例えば、図１のユニット１６）の表面の横方向応力（σ）に関連する可能性がある。図１２は、幾つかの実施形態において、表面の横方向応力（σ）を確定するための式に入力として利用されうる種々の寸法を有する半導体ウェーハ６４の断面側面図を示す。特に、表面の横方向応力は、式Ｉによって特徴づけられる可能性がある。
【００３７】
【数１】
2014532310.tif 000003
【００３８】
数式１においては、“Ｅ”はヤング率（Ｓｉに対して１６９Ｇｐａ）、“ｙ”
は合計のウェーハ垂直変位、“ｔ”はウェーハの総厚さ、“Ｌ”はウェーハの長さ、“ａ”はウェーハの長さの１／４である。ウェーハ垂直変位“ｙ”は、チャックによって誘発された曲げ量に関連し、図６の実施形態においては、例えば、曲面３１によって誘発された垂直変位に対応するものと考えられてもよい。
【００３９】
前述されたように、本明細書で記述された種々の実施形態で使用されるチャックは静電チャックであってもよい。図１３−図１５は、使用されうる静電チャックの幾つかの例示的な実施形態を示す。各チャックは、幾つかの実施形態に対して利点を有し、他の実施形態に対しては不利益を有する可能性がある。図１３−図１５に示された電圧は、チャックの動作を理解するうえで読者を補助するために提供される例示的な電圧である。他の電圧は、種々の実施形態において使用されてもよい。
【００４０】
図１３のチャックは、Ｄ形状バイポーラ構成であり、図１４のチャックは、パイ形状マルチポーラ構成であり、図１５のチャックは、リング形状マルチポーラ構成である。バイポーラおよびマルチポーラ構成は、好都合なことに、任意の“実際の”接地を必要とすることがない。なぜなら、バイポーラおよびマルチポーラ構成は“仮想”接地を有し、それによって真空もしくは大気のいずれかの下で生じるプロセス用に容易に使用されうるからである。バイポーラおよびマルチポーラ構成は、低コスト、力の均一な生成、粒子および金属のコンタミネーションの低減を含む利点も有する可能性がある。
【００４１】
リング形状マルチポーラ構成は、その均一かつ単軸の力および柔軟でプログラマブルなスキームによって、損傷領域に沿って静電気力によって促進された分裂に対して特に魅力的である可能性がある。
【００４２】
上述された実施形態は、ＳＯＩ構造の作製に関連するが、本発明は、結晶材料を含む他の構造に向けられた実施形態を含む。当該他の構造は、例えば、半導体金属オンインシュレータ（ＳＭＯＩ）（例えば、３次元ＤＲＡＭおよびＮＡＮＤの超高密度垂直デバイス用に使用されうる）、シリコンオン多結晶窒化アルミニウム（ＳＯＰＡＮ）（例えば、ＬＥＤ作製に使用されうる）を含む可能性がある。
【００４３】
図面における種々の実施形態の具体的な方向は、単に例示的な目的のためだけのものであって、実施形態は、幾つかの用途においては、示された方向に対して回転されてもよい。本明細書で提供された記述およびそれに続く請求項は、構造が図面の特定の方向にあるか否か、当該方向に対して回転されているか否かに関わらず、種々の特性の間の記述された関係を有する任意の構造に関する。
【００４４】
添付の図面の断面図は、断面平面内のフィーチャのみを示しており、図面を簡略化するために断面平面より後ろの材料は示していない。
【００４５】
ある構造が別の構造“上（ｏｎ）”もしくは“相対して（ａｇａｉｎｓｔ）”いるものとして上記で称されるとき、他の構造上に直接存在するか、または、中間構造が存在してもよい。対照的に、ある構造が別の構造の“直接上（ｄｉｒｅｃｔｌｙ  ｏｎ）”もしくは“直接相対して（ｄｉｒｅｃｔｌｙ  ａｇａｉｎｓｔ）”いるものとして称されるとき、中間構造は存在しない。ある構造が、別の構造に対して“接続される（ｃｏｎｎｅｃｔｅｄ）”もしくは“結合される（ｃｏｕｐｌｅｄ）”ものとして称されるとき、別の構造に対して直接接続されるか結合されるか、または中間構造が存在してもよい。対照的に、ある構造が別の構造に対して、“直接接続される（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ）”か“直接結合される（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ）”ものとして称されるとき、中間構造は存在しない。
【００４６】
幾つかの実施形態は、結晶材料を含むユニットの処理方法を含む。損傷領域は結晶材料内に形成される。ユニットの一部は損傷領域上にある。チャックはユニットを曲げるために使用され、それによって、損傷領域に沿って分割を誘発して、損傷領域上のユニット部分から構造を形成する。
【００４７】
幾つかの実施形態は、半導体オンインシュレータ構造を形成する方法を含む。ユニットは、単結晶半導体材料上の誘電性材料を含むように形成される。損傷領域は、単結晶半導体材料内に形成される。単結晶半導体材料の一部は、損傷領域と誘電性材料との間にある。ユニットは、誘電性材料を通ってハンドルコンポーネントに取り付けられ、ハンドルコンポーネントとユニットとを含むアセンブリを形成する。静電チャックは、アセンブリを曲げるために使用され、それによって損傷領域に沿って分割を誘発して、半導体オンインシュレータ構造を形成する。半導体オンインシュレータ構造は、絶縁体として誘電性材料を含み、半導体として半導体材料の部分のうちの少なくとも幾らかを含む。
【００４８】
幾つかの実施形態は、半導体オンインシュレータ構造を形成する方法を含む。ユニットは、単結晶半導体材料上に誘電性材料を含むように形成される。損傷領域は、単結晶半導体材料内に形成される。単結晶半導体材料の一部は、損傷領域と誘電性材料との間にある。ユニットは、誘電性材料を通ってハンドルコンポーネントに取り付けられ、ハンドルコンポーネントおよびユニットを含むアセンブリを形成する。アセンブリはチャックの外部曲面に沿って曲げられ、それによって、損傷領域に沿った分割を誘発して、半導体オンインシュレータ構造を形成する。半導体オンインシュレータ構造は、絶縁体として誘電性材料を含み、半導体として半導体材料の一部の少なくとも幾らかを含む。
【図１】
2014532310.tif 000004
【図２】
2014532310.tif 000005
【図３】
2014532310.tif 000006
【図４】
2014532310.tif 000007
【図５】
2014532310.tif 000008
【図６】
2014532310.tif 000009
【図７】
2014532310.tif 000010
【図８】
2014532310.tif 000011
【図９】
2014532310.tif 000012
【図１０】
2014532310.tif 000013
【図１１】
2014532310.tif 000014
【図１２】
2014532310.tif 000015
【図１３】
2014532310.tif 000016
【図１４】
2014532310.tif 000017
【図１５】
2014532310.tif 000018
【手続補正書】
【提出日】平成26年6月2日(2014.6.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体オンインシュレータ構造を形成する方法であって、
単結晶半導体材料上の誘電性材料を含むユニットの形成と、
前記単結晶半導体材料内の損傷領域の形成であって、前記単結晶半導体材料の一部は、前記損傷領域と前記誘電性材料との間にある、形成と、
ハンドルコンポーネントおよび前記ユニットを含むアセンブリを形成するための、前記誘電性材料を通る前記ハンドルコンポーネントに対する前記ユニットの取り付けと、  
前記アセンブリを曲げ、それによって前記損傷領域に沿って分割を誘発し、前記半導体オンインシュレータ構造を形成するための、チャックの利用と、
を含み、
前記半導体オンインシュレータ構造は、前記絶縁体として前記誘電性材料を含み、前記半導体として前記半導体材料の前記一部の少なくとも幾らかを含み、
前記損傷領域の前記形成は、前記単結晶材料への水素の注入を含み、
前記水素は、約２×１０１６粒子／ｃｍ２から約５×１０１６粒子／ｃｍ２のドーズで注入されるか、少なくとも約１×１０１７粒子／ｃｍ２のドーズで注入される、
ことを特徴とする方法。
【請求項２】
前記水素は、約２×１０１６粒子／ｃｍ２から約５×１０１６粒子／ｃｍ２のドーズで注入される、
ことを特徴とする請求項１に記載の方法。
【請求項３】
前記ハンドルコンポーネントに対する前記ユニットの取り付け後、前記分割を誘発する前に、熱アニールでの前記損傷領域の膨張をさらに含む、
ことを特徴とする請求項２に記載の方法。
【請求項４】
前記水素は、少なくとも約１×１０１７粒子／ｃｍ２のドーズで注入される、
ことを特徴とする請求項１に記載の方法。
【請求項５】
前記ユニットは前記水素注入および前記分割の間の期間に、３００℃を超える温度には晒されない、
ことを特徴とする請求項４に記載の方法。
【請求項６】
前記チャックは、前記損傷領域に沿って前記分割を誘発するために使用される外部曲面を有し、前記曲げは、前記アセンブリが前記外部曲面に対して第一の方向にあるときに、前記外部曲面に沿った前記アセンブリのかみ合わせと、
その後の、前記アセンブリの裏返しと、
前記アセンブリが前記外部曲面に対して第二の方向にあるときに、前記外部曲面に沿った前記アセンブリのかみ合わせと、を含み、
前記第二の方向は前記第一の方向とは逆である、
ことを特徴とする請求項１に記載の方法。
【請求項７】
前記チャックは静電チャックである、
ことを特徴とする請求項１に記載の方法。
【国際調査報告】
2014532310.tif 000019
2014532310.tif 000020