(57)【要約】【課題】【解決手段】少なくとも１個の改善されたテストピン（２２）を含み、前記少なくとも１個の改善されたテストピン（２２）は、そのプランジャーチップ（２３）上に結合する静電気拡散性素子（２４）を有する、静電気放電保護を有するテストピンアレイ（２１）。テストピンアレイに改善されたテストピンを使用することにより、空気イオナイザの使用を必要としないため、費用が極めて低廉な手法を提供し、大規模なマイクロチップテストの課題を解決する。
2014525650.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１個の改善されたテストピンを含み、前記少なくとも１個の改善されたテストピンは、そのプランジャーチップ上に結合する静電気拡散性素子を有することを特徴とする、静電気放電保護を有するテストピンアレイ。  
【請求項２】
前記静電気拡散性素子は、前記少なくとも１個の改善されたテストピン中の前記プランジャーチップ上に被せた付加構造であることを特徴とする請求項１に記載の静電気放電保護を有するテストピンアレイ。
【請求項３】
前記静電気拡散性素子は、前記少なくとも１個の改善されたテストピン中の前記プランジャーチップ上にコーティングした静電気拡散性材料層であることを特徴とする請求項１に記載の静電気放電保護を有するテストピンアレイ。
【請求項４】
前記少なくとも１個の改善されたテストピン中の前記プランジャーチップは、前記静電気拡散性素子からなることを特徴とする請求項１に記載の静電気放電保護を有するテストピンアレイ。
【請求項５】
前記静電気拡散性素子をなす静電気拡散性材料の静電気拡散値の範囲が、１０ｅ４〜１０ｅ１１オームであることを特徴とする請求項１に記載の静電気放電保護を有するテストピンアレイ。
【請求項６】
前記静電気拡散性素子をなす静電気拡散性材料の静電気拡散値の範囲が、１０ｅ５〜１０ｅ９オームであることを特徴とする請求項５に記載の静電気放電保護を有するテストピンアレイ。
【請求項７】
前記静電気拡散性素子をなす静電気拡散性材料の静電気拡散値の範囲が、１０ｅ６〜１０ｅ８オームであることを特徴とする請求項６に記載の静電気放電保護を有するテストピンアレイ。
【請求項８】
前記少なくとも１個の改善されたテストピンは、常に前記テストピンアレイ中の他のテストピンよりも略高く、前記少なくとも１個の改善されたテストピンを先にマイクロチップの対応する接触点に接触可能にすることにより、他のテストピンが前記マイクロチップ上のそれらに対応する接触点に接触する前に、前記マイクロチップの残留静電電荷を放出することを特徴とする請求項１に記載の静電気放電保護を有するテストピンアレイ。
【請求項９】
前記少なくとも１個の改善されたテストピンは、前記テストピンアレイの外周に沿って設けられることを特徴とする請求項１に記載の静電気放電保護を有するテストピンアレイ。
【請求項１０】
前記少なくとも１個の改善されたテストピンは、マイクロチップの接地テスト点に接触するか、または前記マイクロチップの前記接地テスト点に接続した他のテスト点に接触することを特徴とする請求項１に記載の静電気放電保護を有するテストピンアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気除去技術に関し、さらに具体的には、静電気放電保護を有するテストピンアレイに関する。
【背景技術】
【０００２】
現代のマイクロエレクトロニクス技術分野において、静電気放電（ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｄｉｓｃｈａｒｇｅ，  ＥＳＤ）制御の重要性はすでに周知ものであり、そのため、マイクロチップ製造業者全体の一番の関心事となっている。大部分の関心は、静電気放電に敏感な素子の製造および処理過程における静電気放電の除去に集中している。人体、設備および原料がいずれも適切に接地されることによって、各人体、設備および原料に滞留する可能性のある有害な静電電荷を放出する必要がある。  
【０００３】
図１は、テストピンアレイ１１とテストピンアレイ１２とからなる市販されている典型的なマイクロチップシステムを示す。このテストピンアレイ１１は、テストソケット（ｔｅｓｔ  ｓｏｃｋｅｔ）下方の正確な位置で面一になっている。テストピンアレイ１２は、テストソケットのテスト穴を貫通し、マイクロチップの適切なテスト導線またはテスト点１３で停止した後、マイクロチップテストを開始する。
【０００４】
マイクロチップの静電電荷生成量を減少させるため、よく見られるものは、設計においてより多くのイオナイザを使用し、ＥＳＤの脅威を解消することである。マイクロチップテスト点上に、通常、戦略的に重要な位置にイオナイザ１個または数個を装着し、テストの前にピックアップ・シャトル領域（ｐｉｃｋ−ｕｐ  ｓｈｕｔｔｌｅ）に潜伏しマイクロチップ本体に滞留している静電電荷を中和する。
【０００５】
電離技術はＥＳＤ保護において常用されているが、典型的な半導体製造環境においては、いくつかの欠陥が存在している。
【０００６】
先ず、大規模な適用において、電離技術を使用するには非常に高い投入を必要とする。大量の資金を費やして、信頼性の高い性能のイオナイザを購入する必要があるだけでなく、定期検査、定期校正、保守（特に保証期間の後）ならびにコスト記録、人的資源および生産スペースなどの提供その他の隠れた経費の面で、非常に高い費用をかける必要がある。
【０００７】
第２に、テストハンドラー（Ｔｅｓｔ  Ｈａｎｄｌｅｒ）を使用するテスト点の周囲に装着するイオナイザには、さらに以下の性能の欠陥が存在している。
【０００８】
ａ）現代の高速高スループットのテストハンドラーにおいて、イオン中和に必要な時間は長すぎる。空気中に存在する窒素ガス（Ｎ２）および水蒸気（Ｈ２Ｏ）により、イオナイザの針先に沈着するアミノ化合物の蓄積が不可避であり、イオナイザの静電気減衰時間が使用時間に伴い著しく低下する。針先に尖りがなくなると、空気イオナイザが効力を失う。そのため、今日の高度にコンパクトなテストハンドラーの設計において、テストハンドラーの針先を定期的にきれいにし、イオナイザの信頼性を維持することは、極めて困難で、面倒である。
【０００９】
ｂ）イオナイザの生産使用には、例えば空気流特性に対する良好な理解、イオナイザの位置決め、イオナイザ保守後の再位置決めおよび電離空気の流動経路に沿った導電材料の影響など、ある種のレベルの技能が必要である。これらは、イオナイザの性能に直接影響を及ぼす。実際には、空気イオナイザを有効に操作できる良好な技能および実践的知識を有する技術者または技師に投資し、訓練する必要がある。
【００１０】
当業者は、テストソケットの製造に静電気拡散性材料を使用することによりＥＳＤの脅威を除去する代替案を提出する可能性がある。しかしながら、この技術は、リーク電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）の出現に影響を及ぼす可能性を増加させるが、リーク電流が、多くの現代のＥＳＤに敏感なマイクロチップのテスト過程の正確さおよび信頼性に影響を及ぼす可能性がある。
【００１１】
ＰＣＴ出願ＰＣＴ／ＭＹ２００９／０００７２および特許出願ＰＩ２０１０００４９７５は、イオナイザの代わりに使用するＥＳＤの脅威に抵抗する代替案を提供する。
【００１２】
しかしながら、これらの技術手法の多くは、現実の状况において以下の欠陥が存在する。
【００１３】
先ず、その幾何形状が精細すぎて、多くの微小なマイクロチップの設計は製造が難しいため、高精度加工および高価な機械配置において極めて高度な投入を必要とする。
【００１４】
次に、現代の製品は、より小さく高性能な設備の革新におけるマイクロチップの小型化の傾向に向かっており、この困難をさらに激しくしている。
【００１５】
そのため、現有技術の上述した欠陥の克服または除去のために、さらなる研究および開発が必要である。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明の主な目的は、独特の改善されたテストピン（ｔｅｓｔ  ｐｉｎ）またはプローブピン（ｐｒｏｂｅ  ｐｉｎ）を含み、マイクロチップテスト過程において有効にマイクロチップから静電電荷をアースに安全に排出する、静電気放電保護を有するテストピンアレイを提供することである。
【課題を解決するための手段】
【００１７】
本発明の前記静電気放電保護を有するテストピンアレイは、少なくとも１個の改善されたテストピンを含み、前記少なくとも１個の改善されたテストピンは、そのプランジャーチップ（ｐｌｕｎｇｅｒ  ｔｉｐ）上に結合する静電気拡散性素子（ｓｔａｔｉｃ  ｄｉｓｓｉｐａｔｉｖｅ  ｅｌｅｍｅｎｔ）を有する。
【００１８】
好ましくは、前記静電気拡散性素子は、前記少なくとも１個の改善されたテストピン中の前記プランジャーチップ上に被せた（ｃａｐｐｅｄ）付加構造である。
【００１９】
好ましくは、前記静電気拡散性素子は、前記少なくとも１個の改善されたテストピン中の前記プランジャーチップ上にコーティングした静電気拡散性材料層である。
【００２０】
好ましくは、前記少なくとも１個の改善されたテストピン中の前記プランジャーチップは、前記静電気拡散性素子からなる。
【００２１】
好ましくは、前記静電気拡散性素子をなす静電気拡散性材料の静電気拡散値の範囲は、１０ｅ４〜１０ｅ１１オームであり、好ましくは１０ｅ５〜１０ｅ９オームであり、さらに好ましくは１０ｅ６〜１０ｅ８オームである（米国ＥＳＤ協会試験方法ＡＮＳＩ／ＥＳＤ  １１．１１により測定）。
【００２２】
好ましくは、前記少なくとも１個の改善されたテストピンは、常に前記テストピンアレイ中の他のテストピンよりも略高く、前記少なくとも１個の改善されたテストピンを先にマイクロチップの対応する接触点に接触可能にすることにより、他のテストピンが前記マイクロチップ上のそれらに対応する接触点に接触する前に、前記マイクロチップの残留静電電荷を放出する。
【００２３】
好ましくは、前記少なくとも１個の改善されたテストピンは、前記テストピンアレイの外周に沿って設けられる。
【００２４】
好ましくは、前記少なくとも１個の改善されたテストピンは、マイクロチップの接地テスト点に接触するか、または前記マイクロチップの前記接地テスト点に接続した他のテスト点に接触する。
【００２５】
前記テストピンアレイが上向きに移動を開始し、前記マイクロチップのテスト接触点と電気的に接合したときに、そのプランジャーチップ上に結合した静電気拡散性素子を有する前記少なくとも１個の改善されたテストピンは、常に先にマイクロチップの対応する接触点に接触可能であり、これにより、他のテストピンが前記マイクロチップ上のそれらに対応する接触点に接触する前に、前記マイクロチップの残留静電電荷を放出する。
【００２６】
現有技術に比べ、この静電電荷放出技術は、例えばこの簡単な設計に必要な高精度工程加工および組み立てがさらに少なく、さらに製造が容易で生産が迅速であるという長所を有する。
【００２７】
テストピンアレイに改善されたテストピンを使用することにより、空気イオナイザの使用を必要としないため、費用が極めて低廉な手法を提供し、大規模なマイクロチップテストの課題を解決する。
【００２８】
次に、図面および実施例と合わせて本発明についてさらに説明する。
【図面の簡単な説明】
【００２９】
【図１】テストソケットおよびマイクロチップの接合テスト前の概略図である。
【図２】従来のテストピンおよび改善されたテストピンを示す。
【図３】他のテストピンの前にテスト点に接触する改善されたテストピンを示す。
【図４】テストソケットに接触する改善されたテスト指部の別のタイプのマイクロチップ設計パッケージを示す。
【発明を実施するための形態】
【００３０】
以下の記述および図面により、本発明の各種長所、各方面、革新的な特徴、およびその実施例の詳細をより深く（充分に）理解することができる。上述した本発明の好ましい実施例の記述の目的は、例を挙げて説明するためのものであり、制限的なものではない。
【００３１】
ここで、本発明は、改善されたテストピンまたはプローブピンを含む、典型的なマイクロチップテスト操作におけるテストピンアレイ（場合によっては、同様にプローブピンアレイと呼ぶこともできる）に関する。この改善されたテストピンまたはプローブピンは、そのプランジャーチップにおいて静電気拡散性特性を備えるか、または備えるように修正されている必要がある。このプランジャーチップは、静電気拡散性材料からなるか、静電気拡散性材料で被覆するか、または静電気拡散性材料を付加するなどとすることができる。このプランジャーチップの物理的修飾は、いかなる形状または配置によっても実現可能である。
【００３２】
図２は、従来のテストピン２１および改善後のテストピン２２を示す。この改善後のテストピン２２は、プランジャーチップ２３上に結合された静電気拡散性素子２４を有する。図２に示すように、静電気拡散性素子２４は、棒状の静電気拡散性材料である。簡単な機械作業を採用して、前記棒の中軸線に沿って微小な中央穴を製造することにより、この棒状の静電気拡散性材料をこの改善されたテストピンのプランジャーチップ２３上に被せる。当然、その他の実施例において、この静電気拡散性材料２４は、例えば正方形、矩形、菱形，またはその他規則的または不規則な形状など、いかなる形状にすることもでき、または、例えば前記プランジャーチップに巻き付けた、前記プランジャーチップにコーティングした、または前記プランジャーチップの頂部に装着したなど、その他の配置を採用することもできる。当業者は、実際の適用に応じて、この改善されたテストピンを先にマイクロチップの対応する接触点に接触可能にすることにより、他のテストピンが前記マイクロチップ上のそれらに対応する接触点に接触する前に、前記マイクロチップの残留静電電荷を放出するよう、この静電気拡散性材料を設計することができる。
【００３３】
その他の実施例において、この静電気拡散性材料は、前記少なくとも１個の改善されたテストピン中の前記プランジャーチップ上にコーティングした静電気拡散性材料層とすることもできる。その他の実施例において、前記少なくとも１個の改善されたテストピン中の前記プランジャーチップは、静電気拡散性材料からなる。前記静電気拡散性素子で使用する静電気拡散性材料の静電気拡散値の範囲は、１０ｅ４〜１０ｅ１１オームであり、好ましくは１０ｅ５〜１０ｅ９オームであり、さらに好ましくは１０ｅ６〜１０ｅ８オームである（米国ＥＳＤ協会試験方法ＡＮＳＩ／ＥＳＤ  １１．１１により測定）。
【００３４】
改善されたテストピン２２は、好ましくはマイクロチップの接地テスト点に接触するか、または前記マイクロチップの前記接地テスト点に接続した他のテスト点（または他の複数のテスト点）に接触する。
【００３５】
好ましくは、費用を節約し、製造しやすいようにするため、前記改善されたテストピン２２の寸法は、テストアレイ中のその他のテストピンよりも略大きくする。この改善されたテストピン２２の位置は、より多くのスペースをもたせて製造しやすくし、テスト過程の機械運動中に隣接するテストピンに対して生じる妨害をより小さくするために、前記テストピンアレイの外周に沿って選定することができる。当然、改善されたテストピンアレイは、スペース位置および工程製造が許す限り、前記テストピンアレイの内部またはこのテストピンアレイの周辺のいかなる位置にも位置決めすることができる。
【００３６】
本発明は、テストピンアレイが１個の改善されたテストピンを有する実施例しか公開していないが、当業者は、このテストピンアレイが、前記テストピンアレイの外周に沿って、または前記テストピンアレイの他の位置に設けられた１個以上の改善されたテストピンを有することも可能であることを理解する。
【００３７】
最も重要なことは、本発明の改善されたテストピンは、そのプランジャーチップが常に他のテストピンよりも略高くなるように製造し、位置決めする必要があることである。
【００３８】
図３は、他のテストピンの前にテスト点に接触する改善されたテストピンを示す。テストピンアレイ３１が上向きに移動を開始し、マイクロチップ上のテスト接触点３２と電気的に接合したときに、略伸び出した改善されたテストピン２２が、常に先に接触点３２の１つに接触することにより、他のテストピン２１が図３に示した接触点３２に接触する前にマイクロチップの残留静電電荷を放出する。
【００３９】
そのうち、この改善されたテストピン２２はマイクロチップの接地テスト点に接触するか、または前記マイクロチップの前記接地テスト点に接続した他の１個または数個のテスト点に接触する。
【００４０】
従来技術に比べ、この静電電荷放出技術は、例えばこの簡単な設計に必要な高精度工程加工および組み立てがさらに少なく、さらに製造が容易で生産が迅速であるという長所を有する。
【００４１】
同様に、他のテストピンの前にテスト点に接触する改善されたテストピン４１を有する方法を、テスト指４２を使用したもう１つのマイクロチップテスト過程に適用することができる。
【００４２】
総合すると、本発明における他のテストピンよりも略高く位置決めされた改善されたテストピンの使用により、空気イオナイザの使用を必要としないため、費用が極めて低廉な手法を提供し、大規模なマイクロチップテストの課題を解決する。
【００４３】
本発明は、いくつかの実施例により記述したが、当業者は、本発明の主旨および範囲を逸脱しない場合、これらの特徴および実施例に対して各種の変更または同等の交換を行うことができることを理解する。また、本発明の教示に基づき、具体的な状況および材料に応じて、本発明の主旨および範囲を逸脱せずに、これらの特徴および実施例を修正することができる。そのため、本発明は、ここに公開された具体的な実施例による制限を受けず、本出願の特許請求の範囲に該当するすべての実施例は、いずれも本発明の保護範囲に属す。
【図１】
2014525650.tif 000003
【図２】
2014525650.tif 000004
【図３】
2014525650.tif 000005
【図４】
2014525650.tif 000006
【国際調査報告】
2014525650.tif 000007
2014525650.tif 000008
2014525650.tif 000009