(57)【要約】【課題】消費電力を抑制することができる超音波振動子駆動回路を提供する。【解決手段】出力ラインＯへ超音波振動子１０１ａを駆動させる電流を供給する超音波振動子駆動回路であって、前記出力ラインが正電圧である時、前記超音波振動子１０１ａに充電された電荷による電流を前記出力ラインＯからグランドへ流す第四カレントミラー回路３２２と、前記出力ラインＯが負電圧である時、前記超音波振動子１０１ａに充電された電荷による電流をグランドから前記出力ラインＯへ流す第二カレントミラー回路３１２と、を有し、正側カレントＤＡＣ２１及び負側カレントＤＡＣ２２からの電流によって、前記第四カレントミラー回路３２２及び前記第二カレントミラー回路３１２の動作が制御されることを特徴とする。【選択図】図４
2014532472.tif 000002
【特許請求の範囲】
【請求項１】
超音波振動子を駆動させる出力電流又は出力電圧を出力ラインへ供給する超音波振動子駆動回路であって、
前記出力ラインが正電圧である時、前記超音波振動子に充電された電荷による電流を前記出力ラインからグランドへ流す第一電流放出回路と、
前記出力ラインが負電圧である時、前記超音波振動子に充電された電荷による電流をグランドから前記出力ラインへ流す第二電流放出回路と、
を有し、
前記出力電流又は前記出力電圧に従って、前記第一電流放出回路及び前記第二電流放出回路の動作が制御される
ことを特徴とする超音波振動子駆動回路。
【請求項２】
超音波振動子を駆動させる出力電流を制御する電流出力型回路と、
前記出力電流を制御する電流を前記電流出力型回路へ出力する電流制御部と、
を備え、
前記電流出力型回路は、前記出力ラインが正電圧である時、前記超音波振動子に充電された電荷による電流を前記出力ラインからグランドへ流す第一電流放出回路と、前記出力ラインが負電圧である時、前記超音波振動子に充電された電荷による電流をグランドから前記出力ラインへ流す前記第二電流放出回路とを有し、
前記第一電流放出回路及び前記第二電流放出回路は、前記電流制御部からの電流によって動作が制御される
ことを特徴とする超音波振動子駆動回路。
【請求項３】
前記電流制御部は、前記電流出力型回路の出力電流を制御する電流を出力するカレントＤＡＣであることを特徴とする請求項２に記載の超音波振動子駆動回路。
【請求項４】
前記電流出力型回路は、正の電流を出力する正側電流出力型回路と、負の電流を出力する負側電流出力型回路とからなり、
前記正側電流出力型回路は前記第二電流放出回路を含み、前記負側電流出力型回路は、前記第一電流放出回路を含む
ことを特徴とする請求項３に記載の超音波振動子駆動回路。
【請求項５】
前記正側電流出力型回路は、正の電源と接続されて前記正の電流を出力する正側カレントミラー回路を有し、
前記負側電流出力型回路は、負の電源と接続されて前記負の電流を出力する負側カレントミラー回路を有する
ことを特徴とする請求項４に記載の超音波振動子駆動回路。
【請求項６】
前記カレントＤＡＣは、前記正側電流出力型回路と接続された正側カレントＤＡＣと、前記負側電流出力型回路と接続された負側カレントＤＡＣとを有することを特徴とする請求項５に記載の超音波振動子駆動回路。
【請求項７】
前記正側電流出力型回路は、前記正側カレントミラー回路及び前記第二電流放出回路と接続されて、前記正側カレントミラー回路又は前記第二電流放出回路のいずれか一方に電流を流す正側電流切替回路を有し、
前記負側電流出力型回路は、前記負側カレントミラー回路及び前記第一電流放出回路と接続されて、前記負側カレントミラー回路又は前記第一電流放出回路のいずれか一方に電流を流す負側電流切替回路を有する
ことを特徴とする請求項６に記載の超音波振動子駆動回路。
【請求項８】
前記第一電流放出回路及び前記第二電流放出回路は、グランドと接続された一対のトランジスタからなるカレントミラー回路で構成されることを特徴とする請求項２〜７のいずれか一項に記載の超音波振動子駆動回路。
【請求項９】
超音波振動子を駆動させる電流を、出力電圧を制御して出力ラインへ供給する電圧出力型回路と、
前記出力ラインと接続された第一電流放出回路及び第二電流放出回路と、
を備え、
前記第一電流放出回路は、前記出力ラインが正電圧である時、前記超音波振動子に充電された電荷による電流を前記出力ラインからグランドへ流す回路であり、
前記第二電流放出回路は、前記出力ラインが負電圧である時、前記超音波振動子に充電された電荷による電流をグランドから前記出力ラインへ流す回路であり、
前記第一電流放出回路及び前記第二電流放出回路は、前記第一電流放出回路及び前記第二電流放出回路よりも前記超音波振動子側の前記出力ラインの電圧及び前記電圧出力型回路の出力電圧の電圧差によって動作が制御される
ことを特徴とする超音波振動子駆動回路。
【請求項１０】
前記第一電流放出回路及び前記第二電流放出回路は、前記出力ラインと接続されたカレントミラー回路で構成されていることを特徴とする請求項９に記載の超音波振動子駆動回路。
【請求項１１】
前記カレントミラー回路を構成する一対のトランジスタのうち、一方は前記電圧出力型回路と接続され、他方はグランドと接続されていることを特徴とする請求項１０に記載の超音波振動子駆動回路。
【請求項１２】
前記カレントミラー回路を構成する一対のトランジスタの接続部分に、スイッチが設けられていることを特徴とする請求項１０又は１１に記載の超音波振動子駆動回路。
【請求項１３】
超音波振動子を駆動させる電流を、出力電圧を制御して出力ラインへ供給する電圧出力型回路と、
該電圧出力型回路の出力ラインに設けられて前記電圧出力型回路の出力電圧が入力されるバッファアンプと、
を備え、
該バッファアンプは、該バッファアンプの出力ラインと接続された第一トランジスタ及び第二トランジスタからなる第一プッシュプル回路と、前記バッファアンプの出力ラインとグランドとの間に接続された第三トランジスタ及び第四トランジスタからなる第二プッシュプル回路とを含んで構成されており、
前記電圧出力型回路の出力電圧に対して、所定の電圧差を有する電圧が前記第一プッシュプル回路及び前記第二プッシュプル回路を構成する前記各トランジスタに入力されており、
前記バッファアンプの出力ラインが正電圧である時、前記第二トランジスタ及び前記第四トランジスタのうち、前記電圧出力型回路の出力電圧に基づいて前記第四トランジスタがオン状態になって、前記超音波振動子に充電された電荷による電流を前記バッファアンプの出力ラインからグランドへ流すように、前記所定の電圧差は、前記第二トランジスタよりも前記第四トランジスタの方が大きくなっており、
前記バッファアンプの出力ラインが負電圧である時、前記第一トランジスタ及び前記第三トランジスタのうち、前記電圧出力型回路の出力電圧に基づいて前記第三トランジスタがオン状態になって、前記超音波振動子に充電された電荷による電流をグランドから前記バッファアンプの出力ラインへ流すように、前記所定の電圧差は、前記第一トランジスタよりも前記第三トランジスタの方が大きくなっている
ことを特徴とする超音波振動子駆動回路。
【請求項１４】
前記第一トランジスタ及び前記第二トランジスタは、前記バッファアンプの出力ラインと電源との間に接続されていることを特徴とする請求項１３に記載の超音波振動子駆動回路。
【請求項１５】
前記第一トランジスタは、正の電源電圧と接続されており、前記第二トランジスタは、負の電源電圧と接続されていることを特徴とする請求項１４に記載の超音波振動子駆動回路。
【請求項１６】
前記第一トランジスタ及び前記第三トランジスタには、前記電圧出力型回路の出力電圧よりも大きい電圧が入力され、
前記第二トランジスタ及び前記第四トランジスタには、前記電圧出力型回路の出力電圧よりも小さい電圧が入力される
ことを特徴とする請求項１３〜１５のいずれか一項に記載の超音波振動子駆動回路。
【請求項１７】
請求項１〜１６のいずれか一項に記載の超音波振動子駆動回路を備えることを特徴とする超音波画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波振動子駆動回路及び超音波画像表示装置に関する。
【背景技術】
【０００２】
超音波振動子駆動回路は、正側パルスと負側パルスとからなるパルスを超音波振動子への出力ラインへ出力して前記超音波振動子を駆動する回路である。このような超音波振動子駆動回路として、例えば特許文献１には、出力電圧を制御して前記超音波振動子を駆動させる電流を供給する電圧出力型回路が記載されている。具体的には、電圧出力型回路は、正電圧を前記出力ラインへ出力する正電圧出力回路と、負電圧を前記出力ラインへ出力する負電圧出力回路とを備えている。この超音波振動子駆動回路では、前記出力ラインが正電圧である状態から負側パルスを発生させる時には前記負電圧出力回路を動作させ、前記出力ラインが負電圧である状態から正側パルスを発生させる時には前記正電圧出力回路を動作させている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１０１０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記出力ラインが正電圧である状態から負側パルスを発生させる時に前記負電圧出力回路を動作させると、この負電圧出力回路には、前記超音波振動子に充電された電荷による電流が一定の時間流れて電力が消費される。また、前記出力ラインが負電圧である状態から正側パルスを発生させる時に前記正電圧出力回路を動作させると、この正電圧出力回路には、前記超音波振動子に充電された電荷による電流が一定の時間流れて電力が消費される。従って、消費電力の抑制が課題になっている。
【課題を解決するための手段】
【０００５】
上述の課題を解決するためになされた一の観点の発明は、超音波振動子を駆動させる出力電流又は出力電圧を出力ラインへ供給する超音波振動子駆動回路であって、前記出力ラインが正電圧である時、前記超音波振動子に充電された電荷による電流を前記出力ラインからグランドへ流す第一電流放出回路と、前記出力ラインが負電圧である時、前記超音波振動子に充電された電荷による電流をグランドから前記出力ラインへ流す第二電流放出回路と、を有し、前記出力電流又は前記出力電圧に従って、前記第一電流放出回路及び前記第二電流放出回路の動作が制御されることを特徴とする超音波振動子駆動回路である。
【０００６】
ここで、前記出力電流又は前記出力電圧は、前記超音波振動子駆動回路の出力ラインの電流又は電圧である。
【０００７】
また、他の観点の発明は、超音波振動子を駆動させる出力電流を制御する電流出力型回路と、前記出力電流を制御する電流を前記電流出力型回路へ出力する電流制御部と、を備え、前記電流出力型回路は、前記出力ラインが正電圧である時、前記超音波振動子に充電された電荷による電流を前記出力ラインからグランドへ流す第一電流放出回路と、前記出力ラインが負電圧である時、前記超音波振動子に充電された電荷による電流をグランドから前記出力ラインへ流す前記第二電流放出回路とを有し、前記第一電流放出回路及び前記第二電流放出回路は、前記電流制御部からの電流によって動作が制御されることを特徴とする超音波振動子駆動回路である。
【０００８】
ここで、前記出力電流は、前記電流出力型回路の出力ラインの電流である。
【０００９】
また、他の観点の発明は、超音波振動子を駆動させる電流を、出力電圧を制御して出力ラインへ供給する電圧出力型回路と、前記出力ラインと接続された第一電流放出回路及び第二電流放出回路と、を備え、前記第一電流放出回路は、前記出力ラインが正電圧である時、前記超音波振動子に充電された電荷による電流を前記出力ラインからグランドへ流す回路であり、前記第二電流放出回路は、前記出力ラインが負電圧である時、前記超音波振動子に充電された電荷による電流をグランドから前記出力ラインへ流す回路であり、前記第一電流放出回路及び前記第二電流放出回路は、前記第一電流放出回路及び前記第二電流放出回路よりも前記超音波振動子側の前記出力ラインの電圧及び前記電圧出力型回路の出力電圧の電圧差によって動作が制御されることを特徴とする超音波振動子駆動回路である。
【００１０】
ここで、前記出力電圧は、前記電圧出力型回路の出力ラインの電圧である。
【００１１】
また、他の観点の発明は、超音波振動子を駆動させる電流を、出力電圧を制御して出力ラインへ供給する電圧出力型回路と、該電圧出力型回路の出力ラインに設けられて前記電圧出力型回路の出力電圧が入力されるバッファアンプと、を備え、該バッファアンプは、該バッファアンプの出力ラインと接続された第一トランジスタ及び第二トランジスタからなる第一プッシュプル回路と、前記バッファアンプの出力ラインとグランドとの間に接続された第三トランジスタ及び第四トランジスタからなる第二プッシュプル回路とを含んで構成されており、前記電圧出力型回路の出力電圧に対して、所定の電圧差を有する電圧が前記第一プッシュプル回路及び前記第二プッシュプル回路を構成する前記各トランジスタに入力されており、前記バッファアンプの出力ラインが正電圧である時、前記第二トランジスタ及び前記第四トランジスタのうち、前記電圧出力型回路の出力電圧に基づいて前記第四トランジスタがオン状態になって、前記超音波振動子に充電された電荷による電流を前記バッファアンプの出力ラインからグランドへ流すように、前記所定の電圧差は、前記第二トランジスタよりも前記第四トランジスタの方が大きくなっており、前記バッファアンプの出力ラインが負電圧である時、前記第一トランジスタ及び前記第三トランジスタのうち、前記電圧出力型回路の出力電圧に基づいて前記第三トランジスタがオン状態になって、前記超音波振動子に充電された電荷による電流をグランドから前記バッファアンプの出力ラインへ流すように、前記所定の電圧差は、前記第一トランジスタよりも前記第三トランジスタの方が大きくなっていることを特徴とする超音波振動子駆動回路である。
【００１２】
ここで、前記出力電圧は、前記電圧出力型回路の出力ラインの電圧である。
【００１３】
さらに、他の観点の発明は、上記いずれかの観点の発明に係る超音波振動子駆動回路を備えることを特徴とする超音波画像表示装置である。
【発明の効果】
【００１４】
上記観点の発明によれば、前記出力ラインが正電圧である時、前記超音波振動子に充電された電荷による電流が前記出力ラインからグランドへ流れる。また、前記出力ラインが負電圧である時、前記超音波振動子に充電された電荷による電流がグランドから前記出力ラインへ流れる。これにより、消費電力を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る超音波画像表示装置の実施の形態の一例を示すブロック図である。
【図２】図１に示す超音波画像表示装置における送受信部を示すブロック図である。
【図３】図１に示す超音波画像表示装置における超音波振動子駆動回路の概略構成を示す図である。
【図４】図１に示す超音波画像表示装置における超音波振動子駆動回路を示す回路図である。
【図５】第一カレントミラー回路の動作の説明図である。
【図６】第四カレントミラー回路の動作の説明図である。
【図７】第三カレントミラー回路の動作の説明図である。
【図８】第二カレントミラー回路の動作の説明図である。
【図９】第二実施形態の超音波振動子駆動回路を示す回路図である。
【図１０】電圧レベルが五つである電圧波形を示す図である。
【図１１】第二実施形態の超音波振動子駆動回路の他例を示す回路図である。
【図１２】電圧出力型回路から出力される出力電圧の波形の一例を示す図である。
【図１３】第二実施形態の超音波振動子駆動回路の動作の説明図である。
【図１４】第二実施形態の超音波振動子駆動回路の動作の説明図である。
【図１５】第二実施形態の超音波振動子駆動回路の動作の説明図である。
【図１６】第二実施形態の超音波振動子駆動回路の動作の説明図である。
【図１７】第二実施形態の第一変形例の超音波振動子駆動回路を示す回路図である。
【図１８】図１７に示す超音波振動子駆動回路においてスイッチをオフ状態にした回路図である。
【図１９】第二実施形態の第二変形例の超音波振動子駆動回路を示す回路図である。
【図２０】第三実施形態の超音波振動子駆動回路を示す回路図である。
【図２１】第三実施形態の超音波振動子駆動回路の動作の説明図である。
【図２２】第三実施形態の超音波振動子駆動回路の動作の説明図である。
【図２３】第三実施形態の超音波振動子駆動回路の動作の説明図である。
【図２４】第三実施形態の超音波振動子駆動回路の動作の説明図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図面に基づいて詳細に説明する。
（第一実施形態）
先ず、第一実施形態について図１〜図８に基づいて説明する。図１に示すように、超音波画像表示装置１００は、超音波プローブ１０１、送受信部１０２、エコーデータ処理部１０３、表示制御部１０４、表示部１０５、操作部１０６及び制御部１０７を有している。
【００１７】
前記超音波プローブ１０１には、超音波の送受信を行なう超音波振動子１０１ａが複数設けられている。
【００１８】
前記送受信部１０２は、図２に示すように送信部１０２１及び受信部１０２２を有している。前記送信部１０２１は、所定の走査条件で超音波を送信するための電気信号を、前記制御部１０７からの制御信号に基づいて前記超音波プローブ１０１に供給する。前記送信部１０２１は、前記超音波振動子１０１ａを駆動して超音波を送信させるための電気信号を供給する超音波振動子駆動回路１を有する（図２では図示省略。図３参照）。この超音波振動子駆動回路１については、後述する。
【００１９】
前記受信部１０２２は、前記超音波プローブ２で受信したエコー信号について、Ａ／Ｄ変換、整相加算処理等の信号処理を行ない、得られたエコーデータを前記エコーデータ処理部１０３へ出力する。
【００２０】
前記エコーデータ処理部１０３は、前記送受信部１０２から入力されたエコーデータに対し、超音波画像を作成するための処理を行なう。例えば、前記エコーデータ処理部１０３は、対数圧縮処理及び包絡線検波処理等のＢモード処理や、直交検波処理及びフィルタ処理等のドプラ（ｄｏｐｐｌｅｒ）処理などを行なう。
【００２１】
前記表示制御部１０４は、前記エコーデータ処理部１０３で得られたデータを、スキャンコンバータ（ｓｃａｎ  ｃｏｎｖｅｒｔｅｒ）によって走査変換して、超音波画像データを作成する。そして、前記表示制御部１０４は、前記超音波画像データに基づく超音波画像を前記表示部１０５に表示させる。
【００２２】
前記表示部１０５は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）やＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）などで構成される。前記操作部１０６は、操作者が指示や情報を入力するためのキーボード及びポインティングデバイス（図示省略）などを含んで構成されている。
【００２３】
前記制御部１０７は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を有して構成される。この制御部１０７は、図示しない記憶部に記憶された制御プログラムを読み出し、前記超音波画像表示装置１００の各部における機能を実行させる。
【００２４】
次に、前記超音波振動子駆動回路１について図３及び図４に基づいて説明する。前記超音波振動子駆動回路１の数は、同時に送信に用いられる超音波振動子１０１ａの最大数と同じ数（複数）である（図３では一つのみ図示）。前記超音波振動子駆動回路１は、カレントＤＡＣ（ｃｕｒｒｅｎｔ  ＤＡＣ（ＤＡＣ：Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ））２と電流出力型回路３とを備えている。前記電流出力型回路３は、出力ラインＯを流れる出力電流を制御して、前記超音波振動子１０１ａを駆動させる電流を出力ラインＯへ供給する。この出力ラインＯは、本発明における出力ラインの実施の形態の一例である。
【００２５】
ちなみに、前記出力ラインＯは、前記電流出力型回路３の出力ラインであり、なおかつ前記超音波振動子駆動回路１の出力ラインである。前記電流出力型回路３の出力ラインは前記超音波振動子駆動回路１の出力ラインになっている。
【００２６】
前記カレントＤＡＣ２は、正側カレントＤＡＣ２１及び負側カレントＤＡＣ２２を有している。また、前記電流出力型回路３は、正側電流出力型回路３１及び負側電流出力型回路３２を有している。前記カレントＤＡＣ２は、本発明における電流制御部の実施の形態の一例である。また、前記電流出力型回路３は、本発明における電流出力型回路の実施の形態の一例である。
【００２７】
前記正側カレントＤＡＣ２１及び前記負側カレントＤＡＣ２２は、前記正側電流出力型回路３１及び前記負側電流出力型回路３２の出力電流を制御する電流を出力する。
【００２８】
前記正側カレントＤＡＣ２１は、前記正側電流出力型回路３１と接続されている。前記正側カレントＤＡＣ２１から前記正側電流出力型回路３１へ出力される電流により、前記正側電流出力型回路３１の出力電流が制御される。また、前記負側カレントＤＡＣ２２は、前記負側電流出力型回路３２と接続されている。前記負側カレントＤＡＣ２２から前記負側電流出力型回路３２へ出力される電流により、前記負側電流出力型回路３２の出力電流が制御される。
【００２９】
ちなみに、前記正側電流出力型回路３１及び前記負側電流出力型回路３２の出力電流の制御に伴って、後述する第二カレントミラー回路３１２及び第四カレントミラー回路３２２の動作が制御される。より具体的には、前記正側カレントＤＡＣ２１及び前記負側カレントＤＡＣ２２から出力される電流により、第二カレントミラー回路３１２及び第四カレントミラー回路３２２の動作が制御される。
【００３０】
前記正側電流出力型回路３１は、正の電流を前記超音波振動子１０１ａへ出力する。また、前記負側電流出力型回路３２は、負の電流を前記超音波振動子１０１ａへ出力する。
【００３１】
前記正側電流出力型回路３１及び前記負側電流出力型回路３２の構成について図４に基づいて詳しく説明する。前記正側電流出力型回路３１は、第一カレントミラー回路３１１、第二カレントミラー回路３１２及び正側電流切替回路３１３を有している。前記第一カレントミラー回路３１１は、トランジスタＴｒ１及びトランジスタＴｒ２で構成されている。前記第二カレントミラー回路３１２は、トランジスタＴｒ３及びトランジスタＴｒ４で構成されている。前記正側電流切替回路３１３は、トランジスタＴｒ５及びトランジスタＴｒ６で構成されている。前記トランジスタＴｒ１〜Ｔｒ４は、ｐチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。また、前記トランジスタＴｒ５，Ｔｒ６はｎチャネル型のＭＯＳＦＥＴである。
【００３２】
前記第一カレントミラー回路３１１及び前記第二カレントミラー回路３１２は、後述するように前記正側カレントＤＡＣ２１の出力電流によって動作が制御される。前記第一カレントミラー回路３１１は、本発明における正側カレントミラー回路の実施の形態の一例である。前記第二カレントミラー回路３１２は、本発明における第二電流放出回路の実施の形態の一例である。
【００３３】
前記トランジスタＴｒ１，Ｔｒ２は、ゲート端子同士が接続され、ソース端子側が正の電源電圧＋ＨＶと接続されている。前記トランジスタＴｒ１のドレイン端子側は前記トランジスタＴｒ６のドレイン端子側と接続され、前記トランジスタＴｒ２のドレイン端子側は、前記出力ラインＯと接続されている。
【００３４】
前記トランジスタＴｒ３，Ｔｒ４はゲート端子同士が接続され、ソース端子側がグランドと接続されている。前記トランジスタＴｒ３のドレイン端子側は前記トランジスタＴｒ５と接続され、前記トランジスタＴｒ４のドレイン端子側は前記出力ラインＯと接続されている。また、前記トランジスタＴｒ４のドレイン端子と前記出力ラインＯの間には、ダイオードＤ１が接続されている。このダイオードＤ１は、前記トランジスタＴｒ４側から前記出力ラインＯ側へ電流を流す向きに接続されている。
【００３５】
前記トランジスタＴｒ５，Ｔｒ６はソース端子側が前記正側カレントＤＡＣ２１と接続されている。前記トランジスタＴｒ５のゲート端子は、電圧−ＶｒｅｆＧＮＤと接続され、前記トランジスタＴｒ６のゲート端子は前記出力ラインＯと接続されている。ちなみに、−ＶｒｅｆＧＮＤは、グランドよりも所定電圧低い電圧である。
【００３６】
前記トランジスタＴｒ５，Ｔｒ６からなる正側電流切替回路３１３は、差動増幅回路であり、前記トランジスタＴｒ５がオン状態の時、前記トランジスタＴｒ６はオフ状態であり、前記トランジスタＴｒ５がオフ状態の時、前記トランジスタＴｒ６はオン状態である。前記トランジスタＴｒ６は、前記出力ラインＯが正の電圧である時オン状態であり、負の電圧である時オフ状態である。従って、前記トランジスタＴｒ５は、前記出力ラインＯが正の電圧である時オフ状態であり、負の電圧である時オン状態である。
【００３７】
前記負側電流出力回路３２は、第三カレントミラー回路３２１、第四カレントミラー回路３２２及び負側電流切替回路３２３を有している。前記第三カレントミラー回路３２１は、トランジスタＴｒ７及びトランジスタＴｒ８で構成されている。前記第四カレントミラー回路３２２は、トランジスタＴｒ９及びトランジスタＴｒ１０で構成されている。前記負側電流切替回路３２３は、トランジスタＴｒ１１及びトランジスタＴｒ１２で構成されている。前記トランジスタＴｒ７〜Ｔｒ１０は、ｎチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。また、前記トランジスタＴｒ１１，Ｔｒ１２はｐチャネル型のＭＯＳＦＥＴである。
【００３８】
前記第三カレントミラー回路３２１は、本発明における負側カレントミラー回路の実施の形態の一例である。また、前記第四カレントミラー回路３２２は、本発明における第一電流放出回路の実施の形態の一例である。
【００３９】
前記トランジスタＴｒ７，Ｔｒ８は、ゲート端子同士が接続され、ソース端子側が負の電源電圧−ＨＶと接続されている。前記トランジスタＴｒ７のドレイン端子側は前記トランジスタＴｒ１２のドレイン端子側と接続され、前記トランジスタＴｒ８のドレイン端子側は、前記出力ラインＯと接続されている。
【００４０】
前記トランジスタＴｒ９，Ｔｒ１０はゲート端子同士が接続され、ソース端子側がグランドと接続されている。前記トランジスタＴｒ９のドレイン端子側は前記トランジスタＴｒ１１と接続され、前記トランジスタＴｒ１０のドレイン端子側は前記出力ラインＯと接続されている。また、前記トランジスタＴｒ１０のドレイン端子と前記出力ラインＯの間には、ダイオードＤ２が接続されている。このダイオードＤ２は、前記出力ラインＯ側から前記トランジスタＴｒ１０側へ電流を流す向きに接続されている。
【００４１】
前記トランジスタＴｒ１１，Ｔｒ１２はソース端子側が前記負側カレントＤＡＣ２２と接続されている。前記トランジスタＴｒ１１のゲート端子は、電圧＋ＶｒｅｆＧＮＤと接続され、前記トランジスタＴｒ１２のゲート端子は前記出力ラインＯと接続されている。ちなみに、＋ＶｒｅｆＧＮＤは、グランドよりも所定電圧高い電圧である。
【００４２】
前記トランジスタＴｒ１１，Ｔｒ１２からなる負側電流切替回路３２３は、差動増幅回路であり、前記トランジスタＴｒ１１がオン状態の時、前記トランジスタＴｒ１２はオフ状態であり、前記トランジスタＴｒ１１がオフ状態の時、前記トランジスタＴｒ１２はオン状態である。前記トランジスタＴｒ１２は、前記出力ラインＯが正の電圧である時オフ状態であり、負の電圧である時オン状態である。従って、前記トランジスタＴｒ１１は、前記出力ラインＯが正の電圧である時オン状態であり、負の電圧である時オフ状態である。
【００４３】
さて、本例の超音波振動子駆動回路１の動作について説明する。この超音波振動子駆動回路１においては、前記正側電流出力型回路３１から正の電流が出力され、前記負側電流出力型回路３２から負の電流が出力されて、前記超音波振動子１０１ａを駆動させる電流が供給される。以下具体的に説明する。
【００４４】
先ず、前記第一カレントミラー回路３１１が動作して、正の電流＋Ｉｏが出力される。具体的に説明すると、図５に示すように、前記正側カレントＤＡＣ２１から前記正側電流出力型回路３１へ負の電流−Ｉｉが入力される。この時、前記トランジスタＴｒ６はオン状態でありこのトランジスタＴｒ６を流れる電流Ｉ６が生じる。従って、前記トランジスタＴｒ１を流れる電流Ｉ１が生じるとともに、前記トランジスタＴｒ２を流れる電流Ｉ２が生じる。この電流Ｉ２が正の電流＋Ｉｏとして前記出力ラインＯに出力されてこの出力ラインＯの電圧が上昇し、正電圧になる。
【００４５】
次に、前記第四カレントミラー回路３２２が動作して、前記正の電流＋Ｉｏの出力によって前記超音波振動子１０１ａに充電された電荷を放電する。具体的には、図６に示すように、前記正側カレントＤＡＣ２１から前記正側電流出力型回路３１への負の電流−Ｉｉの入力に代わって、前記負側カレントＤＡＣ２２から前記負側電流出力型回路３２へ正の電流＋Ｉｉが入力される。この時、前記トランジスタＴｒ１１はオン状態であるため、前記正の電流＋Ｉｉによって、前記トランジスタＴｒ１１を流れる電流Ｉ１１、前記トランジスタＴｒ９を流れる電流Ｉ９、前記トランジスタＴｒ１０を流れる電流Ｉ１０が生じる。この電流Ｉ１０は、前記超音波振動子１０１ａに充電された電荷による電流であり、本発明において出力ラインからグランドへ流れる電流の実施の形態の一例である。
【００４６】
次に、第三カレントミラー回路３２１が動作する。具体的には、前記電流Ｉ１０が流れることにより、前記出力ラインＯの電圧（正の電圧）が下降する。そして、前記出力ラインＯの電圧が前記電圧＋ＶｒｅｆＧＮＤに達すると、前記トランジスタＴｒ１２がオン状態になり、前記トランジスタＴｒ１１はオフ状態になる。図７にしめすように、前記トランジスタＴｒ１２がオン状態になることによりこのトランジスタＴｒ１２を流れる電流Ｉ１２が生じる。従って、前記トランジスタＴｒ７を流れる電流Ｉ７が生じるとともに、前記トランジスタＴｒ８を流れる電流Ｉ８が生じる。この電流Ｉ８が負の電流−Ｉｏとして前記出力ラインＯに出力されてこの出力ラインＯの電圧が下降し、負電圧になる。
【００４７】
次に、第二カレントミラー回路３１２が動作して、前記負の電流−Ｉｏの出力によって前記超音波振動子１０１ａに充電された電荷を放電する。具体的には、図８に示すように、前記負側カレントＤＡＣ２２から前記負側電流出力型回路３２への正の電流＋Ｉｉの入力に代わり、前記正側カレントＤＡＣ２１から前記正側電流出力型回路３１へ負の電流−Ｉｉが入力される。この時、前記トランジスタＴｒ５はオン状態であるため、前記負の電流−Ｉｉによって、前記トランジスタＴｒ５を流れる電流Ｉ５、前記トランジスタＴｒ３を流れる電流Ｉ３、前記トランジスタＴｒ４を流れる電流Ｉ４が生じる。この電流Ｉ４は、前記超音波振動子１０１ａに充電された電荷による電流であり、本発明においてグランドから出力ラインへ流れる電流の実施の形態の一例である。
【００４８】
前記電流Ｉ４が流れることにより、前記出力ラインＯの電圧（負の電圧）が上昇する。そして、前記出力ラインＯの電圧が前記電圧−ＶｒｅｆＧＮＤに達すると、前記トランジスタＴｒ６がオン状態になり、前記トランジスタＴｒ５はオフ状態になる。トランジスタＴｒ６がオン状態になることにより、再び前記電流Ｉ２が生じ前記出力ラインＯへ正の電流＋Ｉｏが供給される。
【００４９】
本例の超音波振動子駆動回路１によれば、前記出力ラインＯが正電圧である時、前記超音波振動子１０１ａに充電された電荷による電流は、前記第四カレントミラー回路３２２によって前記出力ラインＯからグランドへ流れる。また、前記出力ラインＯが負電圧である時、前記超音波振動子１０１ａに充電された電荷による電流は、前記第二カレントミラー回路３１２によってグランドから前記出力ラインＯへ流れる。このように、前記超音波振動子１０１ａに充電された電荷による電流は、前記第一カレントミラー回路３１１及び前記第三カレントミラー回路３２１を流れないので、消費電力を抑制することができる。
（第二実施形態）
次に、第二実施形態について説明する。本例の超音波振動子駆動回路５０は、第一実施形態の超音波振動子駆動回路１と同様に、前記超音波画像表示装置１００の前記送信部１０２１（図１及び図２参照）に設けられている。
【００５０】
図９に示すように、前記超音波振動子駆動回路５０は、電圧出力型回路５１、第一電流放出回路５２及び第二電流放出回路５３を備えている。前記電圧出力型回路５１は、出力ラインＯの出力電圧を制御して、前記超音波振動子１０１ａを駆動させる電流を出力ラインＯへ供給する。この出力ラインＯは、本発明における出力ラインの実施の形態の一例である。
【００５１】
ちなみに、前記出力ラインＯは、電圧出力型出力型回路５１の出力ラインであり、なおかつ前記超音波振動子駆動回路１の出力ラインである。前記電圧出力型回路５１の出力ラインは前記超音波振動子駆動回路５０の出力ラインになっている。
【００５２】
前記電圧出力型回路５１は、出力電圧の電圧レベルが三つ以上であるマルチレベルパルサーである。例えば、前記電圧出力型回路５１は、図１０に示すように、電圧レベルが五つである出力電圧を出力する。ただし、これに限られるものではない。
【００５３】
前記電圧出力型回路５１は、オペアンプ５１１を有している。このオペアンプ５１１には、正の電源電圧を供給する正電源５１２と負の電源電圧を供給する負電源５１３とが接続されている。
【００５４】
また、前記オペアンプ５１１の非反転入力端子（＋）には、電源５１４が接続されている。この電源５１４は、一端が前記非反転入力端子（＋）と接続され他端がグランドと接続されている。
【００５５】
前記オペアンプ５１１の反転入力端子（−）とグランドの間には、抵抗Ｒ１が接続されている。この抵抗Ｒ１と前記反転入力端子（−）との間には、一端側が出力ラインＯと接続され抵抗Ｒ２を有するフィードバックラインＦＬの他端が接続されている。従って、このフィードバックラインＦＬにより、出力ラインＯの出力電圧が抵抗Ｒ２によって分圧されて前記反転入力端子（−）へ入力される。
【００５６】
前記第一電流放出回路５２及び前記第二電流放出回路５３は、前記出力ラインＯに設けられている。言い換えれば、前記第一電流放出回路５２及び前記第二電流放出回路５３は、前記電圧出力型回路５１と前記超音波振動子１０１ａとの間に設けられている。前記第一電流放出回路５２は、トランジスタＴｒ２１，Ｔｒ２２からなるカレントミラー回路で構成されている。前記第二電流放出回路５３は、トランジスタＴｒ２３，Ｔｒ２４からなるカレントミラー回路で構成されている。前記トランジスタＴｒ２１，Ｔｒ２２はｐチャネル型のＭＯＳＦＥＴであり、前記トランジスタＴｒ２３，２４はｎチャネル型のＭＯＳＦＥＴである。
【００５７】
前記トランジスタＴｒ２１，Ｔｒ２２は、ゲート端子同士が接続され、ソース端子側が前記超音波振動子１０１ａ側と接続されている。前記トランジスタＴｒ２１のドレイン端子側は前記電圧出力型回路５１側と接続され、前記トランジスタＴｒ２２のドレイン端子側はグランド側と接続されている。
【００５８】
前記トランジスタＴｒ２３，２４は、ゲート端子同士が接続され、ソース端子側が前記超音波振動子１０１ａ側と接続されている。前記トランジスタＴｒ２３のドレイン端子側は前記電圧出力型回路５１側と接続され、前記トランジスタＴｒ２４のドレイン端子側はグランド側と接続されている。
【００５９】
ここで、前記トランジスタＴｒ２１，Ｔｒ２３と前記オペアンプ５１１の出力端子の間を第一出力ラインＯ１とする。また、前記トランジスタＴｒ２１〜Ｔｒ２４と前記超音波振動子１０１ａとの間を第二出力ラインＯ２とする。すなわち、前記出力ラインＯは、前記第一出力ラインＯ１と前記第二出力ラインＯ２とからなる。前記第一出力ラインＯ１は、一端側が前記オペアンプ５１１の出力端子と接続され、他端側が分岐して前記トランジスタＴｒ２１，Ｔｒ２３のドレイン端子側と接続されている。
【００６０】
前記第一電流放出回路５２及び前記第二電流放出回路５３は、前記電圧出力型回路５１の出力電圧に基づいて動作が制御される。本例では、前記第一電流放出回路５２及び前記第二電流放出回路５３は、前記第二出力ラインＯ２の電圧と前記第一出力ラインＯ１の電圧の電圧差によって動作が制御される。詳細は後述する。
【００６１】
前記第一出力ラインＯ１の分岐部分には、ダイオードＤ２１，Ｄ２３が接続されている。前記ダイオードＤ２１は、前記トランジスタＴｒ２１側から前記オペアンプ５１１の出力端子側へ電流を流す向きに接続されている。前記ダイオードＤ２３は、前記オペアンプ５１１の出力端子側から前記トランジスタＴｒ２３側へ電流を流す向きに接続されている。
【００６２】
ただし、前記ダイオードＤ２１，Ｄ２３は、必ずしも設けられていなくてよい。
【００６３】
前記トランジスタＴｒ２２とグランドとの間にはダイオードＤ２２が接続されている。前記トランジスタＴｒ２４とグランドとの間にはダイオードＤ２４が接続されている。前記ダイオードＤ２２は前記トランジスタＴｒ２２側からグランドへ電流を流す向きに接続されている。また、前記ダイオードＤ２４はグランドから前記トランジスタＴｒ２４側へ電流を流す向きに接続されている。
【００６４】
ここで、図１１に示すように、前記ダイオードＤ２１は、前記トランジスタＴｒ２１のソース端子側と前記第二出力ラインＯ２との間に接続されていてもよい。前記ダイオードＤ２２は、前記トランジスタＴｒ２２のソース端子側と前記第二出力ラインＯ２との間に接続されていてもよい。前記ダイオードＤ２３は、前記トランジスタＴｒ２３と前記第二出力ラインＯ２との間に接続されていてもよい。前記ダイオードＤ２４は、前記トランジスタＴｒ２４と前記第二出力ラインＯ２との間に接続されていてもよい。
【００６５】
なお、特に図示しないが、前記トランジスタＴｒ２１〜Ｔｒ２４のゲート−ソース間の逆電圧が大きくなり過ぎないための回路が設けられていてもよい。
【００６６】
さて、本例の超音波振動子駆動回路１の動作について説明する。この超音波振動子駆動回路１においては、前記電圧出力型回路５１から図１２に示す波形の電圧が出力される。図１２では出力電圧の波形を単純化して正弦波が示されている。
【００６７】
前記第二出力ラインＯ２がグランド電圧である状態において、時刻ｔ１で前記電圧出力型回路５１から前記第一出力ラインＯ１への出力電圧の供給が開始されると、この第一出力ラインＯ１の電圧が上昇し、出力電圧は正電圧になる。そして、図１３に示すように前記トランジスタＴｒ２３を流れる電流Ｉ２３が生じ、前記第二出力ラインＯ２の電圧が上昇する。
【００６８】
次に、前記電圧出力型回路５１の出力電圧が時刻ｔ２で最大になった後、下降し始めると、前記第一出力ラインＯ１よりも前記第二出力ラインＯ２の電圧の方が小さくなり、図１４に示すように、前記トランジスタＴｒ２１を流れる電流Ｉ２１と前記トランジスタＴｒ２２を流れる電流Ｉ２２が生じる。前記電流Ｉ２１は前記第二出力ラインＯ２から前記第一出力ラインＯ１へ向かって流れる電流である。前記電流Ｉ２２は前記第二出力ラインＯ２からグランドへ向かって流れる電流である。
【００６９】
次に、前記電圧出力型回路５１の出力電圧が時刻ｔ３でグランド電圧になった後、さらに下降して負電圧になると、前記第二出力ラインＯ２はグランド電圧よりも低くなるので、図１５に示すように、電流Ｉ２２は流れず電流Ｉ２１のみが流れる。
【００７０】
次に、前記電圧出力型回路５１の出力電圧が時刻ｔ４で最小になった後、上昇し始めると、前記第二出力ラインＯ２よりも前記第一出力ラインＯ１の電圧の方が大きくなり、図１６に示すように、前記トランジスタＴｒ２３を流れる電流Ｉ２３と前記トランジスタＴｒ２４を流れる電流Ｉ２４が生じる。前記電流Ｉ２３は前記第一出力ラインＯ１から前記第二出力ラインＯ２へ向かって流れる電流である。前記電流Ｉ２３はグランドから前記第二出力ラインＯ２へ向かって流れる電流である。
【００７１】
本例の超音波振動子駆動回路５０によれば、前記出力ラインＯが正電圧である時、前記超音波振動子１０１ａに充電された電荷による電流は、前記第一電流放出回路５２により、前記第二出力ラインＯ２からグランドへ前記電流Ｉ２２として流れるとともに、前記第二出力ラインＯ２から前記第一出力ラインＯ１へ前記電流Ｉ２１として流れる。従って、前記電流Ｉ２２が流れる分だけ消費電力を抑制することができる。
【００７２】
また、前記出力ラインＯが負電圧である時、前記超音波振動子１０１ａに充電された電荷による電流は、前記第二電流放出回路５３により、グランドから前記第二出力ラインＯ２へ前記電流Ｉ２４として流れるとともに、前記第一出力ラインＯ１から前記第二出力ラインＯ２へ前記電流Ｉ２３として流れる。従って、前記電流Ｉ２４が流れる分だけ消費電力を抑制することができる。
【００７３】
次に、第二実施形態の変形例について説明する。先ず、第一変形例について説明する。この第一変形例の超音波振動子駆動回路５０においては、図１７に示すように、前記トランジスタＴｒ２１，Ｔｒ２２の接続部分、すなわち前記トランジスタＴｒ２１，Ｔｒ２２のゲート端子の間にスイッチＳＷ１が設けられている。また、前記トランジスタＴｒ２３，Ｔｒ２４の接続部分、すなわち前記トランジスタＴｒ２３，Ｔｒ２４のゲート端子の間にスイッチＳＷ２が設けられている。図１８に示すように、前記スイッチＳＷ１，ＳＷ２をオフにすることにより、前記トランジスタＴｒ２２，Ｔｒ２４及び前記ダイオードＤ２２，Ｄ２４を、前記出力ラインＯの電圧をグランドに保つグランドクランプ回路として動作させることができる。
【００７４】
次に、第二変形例について説明する。この第二変形例の超音波振動子駆動回路５０においては、前記電圧出力型回路５１の代わりに、図１９に示す電圧出力型回路５１′が前記出力ラインＯと接続されている。この第二変形例の超音波振動子駆動回路５０は、出力電圧の電圧レベルが二つである。
【００７５】
前記電圧出力型回路５１′は、正電圧出力回路５４及び負電圧出力回路５５を有している。前記正電圧出力回路５４も前記負電圧出力回路５５も共に前記出力ラインＯに電圧を出力する。前記正電圧出力回路５４は前記出力ラインＯに正電圧を出力し、前記負電圧出力回路５５は前記出力ラインＯに負電圧を出力する。
【００７６】
前記正電圧出力回路５４は、正の電源電圧＋ＨＶ、トランジスタＴｒ２５、ダイオードＤ２５を有している。前記ダイオードＤ２５は前記トランジスタＴｒ２５と前記出力ラインＯとの間に接続されている。
【００７７】
前記トランジスタＴｒ２５はｐチャネル型のＭＯＳＦＥＴであり、ソース端子側に前記正の電源電圧＋ＨＶが接続され、ドレイン端子側に前記ダイオードＤ２５が接続されている。また、前記トランジスタＴｒ２５のゲート端子にはこのトランジスタＴｒ２５をオンオフするドライブ信号を出力する第一ドライバ回路５６が接続されている。
【００７８】
前記負電圧出力回路５５は、負の電源電圧−ＨＶ、トランジスタＴｒ２６、ダイオードＤ２６を有している。前記ダイオードＤ２６は前記トランジスタＴｒ２６と前記出力ラインＯとの間に接続されている。
【００７９】
前記トランジスタＴｒ２６はｎチャネル型のＭＯＳＦＥＴであり、ソース端子側に前記負の電源電圧−ＨＶが接続され、ドレイン端子側に前記ダイオードＤ２６が接続されている。また、前記トランジスタＴｒ２６のゲート端子にはこのトランジスタＴｒ２６をオンオフするドライブ信号を出力する第二ドライバ回路５７が接続されている。
【００８０】
第二変形例の回路の動作について説明する。図１２に示す時刻ｔ１で前記トランジスタＴｒ２５がオン状態になる。これにより、前記トランジスタＴｒ２３を流れる電流Ｉ２３が生じ、前記出力ラインＯの電圧が上昇する。
【００８１】
次に、時刻ｔ２になると、前記トランジスタＴｒ２５がオフ状態になるとともに前記トランジスタＴｒ２６がオン状態になる。これにより、前記第一出力ラインＯ１の電圧が低下して前記トランジスタＴｒ２１，Ｔｒ２２を流れる電流Ｉ２１，Ｉ２２が生じる。
【００８２】
次に時刻ｔ４になると、前記トランジスタＴｒ２６がオフ状態になるとともに前記トランジスタＴｒ２５がオン状態になる。これにより、前記第一出力ラインＯ１の電圧が上昇して前記トランジスタＴｒ２３，Ｔｒ２４を流れる電流Ｉ２３、Ｉ２４が生じる。
（第三実施形態）
次に、第三実施形態について説明する。本例の超音波振動子駆動回路７０は、第一実施形態の超音波振動子駆動回路１及び第二実施形態の超音波振動子駆動回路５０と同様に、前記超音波画像表示装置１００の前記送信部１０２１（図１及び図２参照）に設けられている。
【００８３】
図２０に示すように、前記超音波振動子駆動回路７０は、電圧出力型回路７１及びバッファアンプ７２を有している。前記電圧出力型回路７１は、出力ラインＯの出力電圧を制御して、前記超音波振動子１０１ａを駆動させる電流を出力ラインＯへ供給する。この出力ラインＯは、前記電圧出力型回路７１の出力ラインを意味する。前記出力ラインＯは、前記超音波振動子駆動回路７０の出力ラインを含む。前記出力ラインＯは、本発明における出力ラインの実施の形態の一例である。
【００８４】
ここでは、前記電圧出力型回路７１の詳細な構成は図示省略する。
【００８５】
バッファアンプ７２は、前記電圧出力型回路７１の出力ラインＯに設けられている。ここで、この出力ラインＯは、前記バッファアンプ７２への入力ラインＩＬと前記バッファアンプ７２の出力ラインＯｂとで構成される。前記バッファアンプ７２には、前記電圧出力型回路７１の出力電圧が前記入力ラインＩＬから入力される。
【００８６】
ちなみに、前記バッファアンプ７２の出力ラインＯｂは、前記超音波振動子駆動回路７０の出力ラインでもある。
【００８７】
前記バッファアンプ７２は、第一プッシュプル回路７３及び第二プッシュプル回路７４を有している。前記第一プッシュプル回路７３は、トランジスタＴｒ３１，Ｔｒ３２によって構成されている。また、前記第二プッシュプル回路７４は、トランジスタＴｒ３３，Ｔｒ３４によって構成されている。前記トランジスタＴｒ３１，Ｔｒ３３は、ｎｐｎ型のバイポーラトランジスタ（ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｅｒ）である。前記トランジスタＴｒ３２，Ｔｒ３４は、ｐｎｐ型のバイポーラトランジスタである。
【００８８】
前記第一プッシュプル回路７３は、本発明における第一プッシュプル回路の実施の形態の一例であり、前記第二プッシュプル回路７４は、本発明における第二プッシュプル回路の実施の形態の一例である。また、前記トランジスタＴｒ３１は、本発明における第一トランジスタの実施の形態の一例であり、前記トランジスタＴｒ３２は、本発明における第二トランジスタの実施の形態の一例である。さらに、前記トランジスタＴｒ３３は、本発明における第三トランジスタの実施の形態の一例であり、前記トランジスタＴｒ３４は、本発明における第四トランジスタの実施の形態の一例である。
【００８９】
前記第一プッシュプル回路７３は、前記トランジスタＴｒ３１，Ｔｒ３２のエミッタ端子同士が接続されている。また、前記第二プッシュプル回路７４は、前記トランジスタＴｒ３３，Ｔｒ３４のエミッタ端子同士が接続されている。前記トランジスタＴｒ３１，Ｔｒ３２の間、前記トランジスタＴｒ３３，Ｔｒ３４の間には、前記バッファアンプ７２の出力ラインＯｂが接続されている。
【００９０】
前記トランジスタＴｒ３１のコレクタ端子側には、正の電源電圧＋ＨＶが接続されている。前記トランジスタＴｒ３２のコレクタ端子側には、負の電源電圧−ＨＶが接続されている。
【００９１】
前記トランジスタＴｒ３３，Ｔｒ３４のコレクタ端子側は、グランドと接続されている。
【００９２】
前記正の電源電圧＋ＨＶと前記入力ラインＩＬとの間には、電流源ＩＳ１とショットキーダイオード（ｓｃｈｏｔｔｋｙ  ｄｉｏｄｅ）Ｄ３１とが設けられている。前記電流源ＩＳ１は前記正の電源電圧＋ＨＶ側に設けられており、前記ショットキーダイオードＤ３１は前記入力ラインＩＬ側に設けられている。前記電流源ＩＳ１と前記ショットキーダイオードＤ３１との間には、前記トランジスタＴｒ３１のベース端子が接続されている。
【００９３】
前記負の電源電圧−ＨＶと前記入力ラインＩＬとの間には、電流源ＩＳ２とショットキーダイオードＤ３２とが設けられている。前記電流源ＩＳ２は前記負の電源電圧−ＨＶ側に設けられており、前記ショットキーダイオードＤ３２は前記入力ラインＩＬ側に設けられている。前記電流源ＩＳ２と前記ショットキーダイオードＤ３２との間には、前記トランジスタＴｒ３２のベース端子が接続されている。
【００９４】
また、前記正の電源電圧＋ＨＶと前記入力ラインＩＬとの間には、前記電流源ＩＳ１及び前記ショットキーダイオードＤ３１と並列に、電流源ＩＳ３及びダイオードＤ３３が設けられている。前記電流源ＩＳ３は前記正の電源電圧＋ＨＶ側に設けられ、前記ダイオードＤ３３は前記入力ラインＩＬ側に設けられている。前記電流源ＩＳ３と前記ダイオードＤ３３の間には、前記トランジスタＴｒ３３のベース端子が接続されている。
【００９５】
同様に、前記負の電源電圧−ＨＶと前記入力ラインＩＬとの間には、前記電流源ＩＳ２及び前記ショットキーダイオードＤ３２と並列に、電流源ＩＳ４及びダイオードＤ３４が設けられている。前記電流源ＩＳ３は前記負の電源電圧−ＨＶ側に設けられ、前記ダイオードＤ３４は前記入力ラインＩＬ側に設けられている。前記電流源ＩＳ４と前記ダイオードＤ３４の間には、前記トランジスタＴｒ３４のベース端子が接続されている。
【００９６】
前記トランジスタＴｒ３１〜Ｔｒ３４には、前記入力ラインＩＬの電圧、すなわち前記電圧出力型回路７１の出力電圧に対して、所定の差を有する電圧が入力されている。例えば、前記入力ラインＩＬの電位に対し、前記トランジスタＴｒ３１のベース端子の電位は０．３Ｖ高く、前記トランジスタＴｒ３３のベース端子の電位は０．７Ｖ高い。また、前記入力ラインＩＬの電位に対し、前記トランジスタＴｒ３２のベース端子の電位は０．３Ｖ低く、前記トランジスタＴｒ３４のベース端子の電位は０．７Ｖ低い。
【００９７】
前記トランジスタＴｒ３３のベース端子と前記入力ラインＩＬとの電位差は、前記トランジスタＴｒ３１のベース端子と前記入力ラインＩＬとの電位差よりも大きくなっている。また、前記トランジスタＴｒ３４のベース端子と前記入力ラインＩＬとの電位差は、前記トランジスタＴｒ３２のベース端子と前記入力ラインＩＬとの電位差よりも大きくなっている。
【００９８】
前記トランジスタＴｒ３１，Ｔｒ３３のベース端子と前記入力ラインＩＬとの電位差が上述のようになっていることにより、前記電圧出力型回路７１の出力電圧に基づいて、前記出力ラインＯｂが負電圧である時、前記トランジスタＴｒ３１と前記トランジスタＴｒ３３のうち、前記トランジスタＴｒ３３がオン状態になって、前記超音波振動子１０１ａに充電された電荷による電流を、グランドから前記出力ラインＯｂへ流す。詳細は後述する。
【００９９】
また、前記トランジスタＴｒ３２，Ｔｒ３４のベース端子と前記入力ラインＩＬとの電位差が上述のようになっていることにより、前記電圧出力型回路７１の出力電圧に基づいて、前記出力ラインＯｂが正電圧である時、前記トランジスタＴｒ３２と前記トランジスタＴｒ３４のうち、前記トランジスタＴｒ３４がオン状態になって、前記超音波振動子１０１ａに充電された電荷による電流を、前記出力ラインＯｂからグランドへ流す。詳細は後述する。
【０１００】
さて、本例の超音波振動子駆動回路７０の動作について説明する。前記電圧出力型回路７１からは、第二実施形態と同様に図１２に示す波形を有する電圧が出力される。前記出力ラインＯｂがグランド電圧である状態において、時刻ｔ１で前記電圧出力型回路７１から前記入力ラインＩＬへの出力電圧の供給が開始されると、この入力ラインＩＬの電圧が上昇する。この入力ラインＩＬの電圧の上昇とともに、前記トランジスタＴｒ３１のベース−エミッタ間電圧が上昇し、前記トランジスタＴｒ３１がオン状態になる。これにより、図２１に示すように前記トランジスタＴｒ３１を流れる電流Ｉ３１が生じ、前記出力ラインＯｂの電圧が上昇する。
【０１０１】
次に、前記電圧出力型回路７１の出力電圧が時刻ｔ２で最大になった後、下降し始めると、前記トランジスタＴｒ３１はベース電圧の低下によってオフ状態になる。また、前記電圧出力型回路７１の出力電圧の下降によって、前記トランジスタＴｒ３２，Ｔｒ３４のベース電圧が下降する。前記トランジスタＴｒ３１がオフ状態になることによって前記出力ラインＯｂの電圧上昇が停止するので、前記トランジスタＴｒ３２，Ｔｒ３４のベース電圧が下降すると、前記トランジスタＴｒ３２，Ｔｒ３４におけるエミッタ端子に対するベース端子の電位差が大きくなる。
【０１０２】
ここで、上述のように、前記トランジスタＴｒ３２のベース端子と前記入力ラインＩＬとの電位差よりも、前記トランジスタＴｒ３４のベース端子と前記入力ラインＩＬとの電位差の方が大きくなっている。従って、前記トランジスタＴｒ３２よりも前記トランジスタＴｒ３４の方が先にオン状態になり、図２２に示すように前記トランジスタＴｒ３４を流れる電流Ｉ３４が生じる。
【０１０３】
前記トランジスタＴｒ３４がオン状態になってから、前記電圧出力型回路７１の出力電圧が時刻ｔ３でグランド電圧になるまでは、前記トランジスタＴｒ３４のエミッタ端子に対するベース端子の電圧と、前記入力ラインＩＬに対する前記トランジスタＴｒ３４のベース端子の電圧とが等しい状態で、前記入力ラインＩＬの電圧と前記出力ラインＯｂの電圧とが低下する。そして、時刻ｔ３で前記電圧出力型回路７１の出力電圧がグランド電圧になった後、さらに下降すると、前記出力ラインＯｂの電圧がグランド電圧のままであるため、前記トランジスタＴｒ３２のエミッタ端子に対するベース端子の電圧が下降して前記トランジスタＴｒ３２がオン状態になる。これにより、図２３に示すように前記トランジスタＴｒ３２を流れる電流Ｉ３２が生じ、前記出力ラインＯｂの電圧が下降する。
【０１０４】
次に、前記電圧出力型回路７１の出力電圧が時刻ｔ４で最小になった後、上昇し始めると、前記トランジスタＴｒ３２はベース電圧の上昇によってオフ状態になる。また、前記電圧出力型回路７１の出力電圧の上昇によって、前記トランジスタＴｒ３１，Ｔｒ３３のベース電圧が上昇する。前記トランジスタＴｒ３２がオフ状態になることによって前記出力ラインＯｂの電圧下降が停止するので、前記トランジスタＴｒ３１，Ｔｒ３３のベース電圧が上昇すると、前記トランジスタＴｒ３１，Ｔｒ３３のエミッタ端子に対するベース端子の電位差が大きくなる。
【０１０５】
ここで、上述のように、前記トランジスタＴｒ３１のベース端子と前記入力ラインＩＬとの電位差よりも、前記トランジスタＴｒ３３のベース端子と前記入力ラインＩＬとの電位差の方が大きくなっている。従って、前記トランジスタＴｒ３１よりも前記トランジスタＴｒ３３の方が先にオン状態になり、図２４に示すように前記トランジスタＴｒ３３を流れる電流Ｉ３３が生じる。
【０１０６】
前記トランジスタＴｒ３３がオン状態になってから、前記電圧出力型回路７１の出力電圧が時刻ｔ４でグランド電圧になるまでは、前記トランジスタＴｒ３３のエミッタ端子に対するベース端子の電圧と、前記入力ラインＩＬに対する前記トランジスタＴｒ３３のベース端子の電圧とが等しい状態で、前記入力ラインＩＬの電圧と前記出力ラインＯｂの電圧とが上昇する。そして、時刻ｔ４で前記電圧出力型回路７１の出力電圧がグランド電圧になった後、さらに上昇すると、前記出力ラインＯｂの電圧がグランド電圧のままであるため、前記トランジスタＴｒ３１のエミッタ端子に対するベース端子の電圧が上昇して、再び前記トランジスタＴｒ３１がオン状態になる。
【０１０７】
本例の超音波振動子駆動回路５０によれば、前記出力ラインＯｂが正電圧である時、前記超音波振動子１０１ａに充電された電荷による電流は、前記トランジスタＴｒ３４がオン状態になることによって、前記出力ラインＯｂからグランドへ前記電流Ｉ３４として流れる。また、前記出力ラインＯｂが負電圧である時、前記超音波振動子１０１ａに充電された電荷による電流は、前記トランジスタＴｒ３３がオン状態になることによってグランドから出力ラインＯｂへ前記電流Ｉ３３として流れる。従って、消費電力を抑制することができる。
【０１０８】
以上、本発明を前記実施形態によって説明したが、本発明はその主旨を変更しない範囲で種々変更実施可能なことはもちろんである。
【符号の説明】
【０１０９】
１，５０，７０  超音波振動子駆動回路
２  カレントＤＡＣ
３  電流出力型回路
２１  正側カレントＤＡＣ
２２  負側カレントＤＡＣ
３１  正側電流出力型回路
３２  負側電流出力型回路
５１，７１  電圧出力型回路
５２  第一電流放出回路
５３  第二電流放出回路
７２  バッファアンプ
７３  第一プッシュプル回路
７４  第二プッシュプル回路
１０１ａ  超音波振動子
３１１  第一カレントミラー回路（正側カレントミラー回路）
３１２  第二カレントミラー回路（第二電流放出回路）
３１３  正側電流切替回路
３２１  第三カレントミラー回路（負側カレントミラー回路）
３２２  第四カレントミラー回路（第一電流放出回路）
Ｔｒ３１  トランジスタ（第一トランジスタ）
Ｔｒ３２  トランジスタ（第二トランジスタ）
Ｔｒ３３  トランジスタ（第三トランジスタ）
Ｔｒ３４  トランジスタ（第四トランジスタ）
Ｏ  出力ライン
Ｏｂ  バッファアンプの出力ライン
【図１】
2014532472.tif 000003
【図２】
2014532472.tif 000004
【図３】
2014532472.tif 000005
【図４】
2014532472.tif 000006
【図５】
2014532472.tif 000007
【図６】
2014532472.tif 000008
【図７】
2014532472.tif 000009
【図８】
2014532472.tif 000010
【図９】
2014532472.tif 000011
【図１０】
2014532472.tif 000012
【図１１】
2014532472.tif 000013
【図１２】
2014532472.tif 000014
【図１３】
2014532472.tif 000015
【図１４】
2014532472.tif 000016
【図１５】
2014532472.tif 000017
【図１６】
2014532472.tif 000018
【図１７】
2014532472.tif 000019
【図１８】
2014532472.tif 000020
【図１９】
2014532472.tif 000021
【図２０】
2014532472.tif 000022
【図２１】
2014532472.tif 000023
【図２２】
2014532472.tif 000024
【図２３】
2014532472.tif 000025
【図２４】
2014532472.tif 000026
【国際調査報告】
2014532472.tif 000027
2014532472.tif 000028