(57)【要約】  フォーミング電圧が低いランダムアクセスメモリ（ＲＲＡＭ）抵抗スイッチング素子を製造する方法であって、誘電体フィルム中に酸素空孔を作るドーピングを行う。誘電体フィルム中の酸素空孔は、導電経路の形成を促進する。絶縁体を、絶縁体の導電経路形成能力を強化するドーパントでドーピングすることによって、低いフォーミング電圧とセット電圧が得られる。ドーパントは、絶縁体全体に均一に分散されるか、あるいじゃ、絶縁体と電極間のインターフェース近傍の領域で均一に分散される。【選択図】図３
2014533429.tif 000002
【特許請求の範囲】
【請求項１】
ＡＬＤプロセスで抵抗スイッチング素子を形成する方法において、
第１の金属前駆体を蒸着するステップと；
前記第１の金属前駆体の過剰量をパージするステップと；
第１のドーパントを蒸着するステップと；
前記第１のドーパントの過剰量をパージするステップと；
前記第１の金属前駆体と前記第１のドーパントを試薬で酸化するステップと；
前記試薬の過剰量をパージするステップと；を具え、
前記第１の金属前駆体を蒸着するステップと、前記第１の金属前駆体の過剰量をパージするステップと、前記第１のドーパントを蒸着するステップを、順次実行することを特徴とする方法。
【請求項２】
請求項１に記載の方法が更に：
第２の金属前駆体を蒸着するステップと；
前記第２の金属前駆体の過剰量をパージするステップと；
第２のドーパントを蒸着するステップと；
前記第２のドーパントの過剰量をパージするステップと；
前記第２の金属前駆体と、前記第２のドーパントを試薬で酸化するステップと；
前記試薬の過剰量をパージするステップと；を具え、
前記第２の金属前駆体を蒸着するステップと、前記第２の金属前駆体の過剰量をパージするステップと、前記第２のドーパントを蒸着するステップを、順次実行することを特徴とする方法。
【請求項３】
請求項２に記載の方法が更に、前記第１の金属前駆体の濃度に応じて前記第２の金属前駆体の濃度を変化させるステップを具えることを特徴とする方法。
【請求項４】
請求項２に記載の方法が更に、前記第１の金属前駆体の蒸着期間に応じて前記第２の金属前駆体の蒸着時間を変化させるステップを具えることを特徴とする方法。
【請求項５】
請求項２に記載の方法が更に、前記第１のドーパントの濃度に応じて、前記第２のドーパントの濃度を変化させるステップを具えることを特徴とする方法。
【請求項６】
請求項２に記載の方法が更に、前記第１のドーパントの蒸着期間に応じて前記第２のドーパントの蒸着期間を変化させるステップを具えることを特徴とする方法。
【請求項７】
請求項１に記載の方法が更に：
第２の金属前駆体用の第２のドーパントを蒸着するステップと；
前記第２のドーパントの過剰量をパージするステップと；
第２の金属前駆体を蒸着するステップと；
前記第２の金属前駆体の過剰量をパージするステップと；
前記第２の金属前駆体と前記第２のドーパントを試薬で酸化させるステップと；を具え、
前記第２のドーパントを蒸着するステップと、前記第２のドーパントの過剰量をパージするステップと、前記第２の金属前駆体を蒸着するステップを、順次実行することを特徴とする方法。
【請求項８】
請求項７に記載の方法が更に、前記第１の金属前駆体の濃度に応じて前記第２の金属前駆体の濃度を変化させるステップを具えることを特徴とする方法。
【請求項９】
請求項７に記載の方法が更に、前記第１の金属前駆体の蒸着期間に応じて前記第２の金属前駆体の蒸着期間を変化させるステップを具えることを特徴とする方法。
【請求項１０】
請求項７に記載の方法が更に、前記第１のドーパントの濃度に応じて前記第２のドーパントの濃度を変化させるステップを具えることを特徴とする方法。
【請求項１１】
請求項７に記載の方法が更に、前記第１のドーパントの蒸着期間に応じて前記第２のドーパントの蒸着期間を変化させるステップを具えることを特徴とする方法。
【請求項１２】
請求項１に記載の方法が更に：
第２の金属前駆を蒸着するステップと；
前記第２の金属前駆体の過剰量をパージするステップと；
前記第２の金属前駆体を試薬で酸化するステップと；
前記試薬の過剰量をパージするステップと；
を具えることを特徴とする方法。
【請求項１３】
ＡＬＤプロセスで抵抗スイッチング素子を形成する方法において：
第１の金属前駆体を蒸着するステップと；
第１のドーパントを蒸着するステップと；
過剰量の前記第１の金属前駆体と前記第１のドーパントをパージするステップと；
前記第１の金属前駆たちと前記第１のドーパントを試薬で酸化するステップと；
過剰量の試薬をパージするステップと；を具え、
前記第１の金属前駆体を蒸着するステップと前記第１のドーパントを蒸着するステップが、少なくとも部分的に同時に行われることを特徴とする方法。
【請求項１４】
請求項１３に記載の方法が更に：
第２の金属前駆体を蒸着するステップと；
第２のドーパントを蒸着するステップと；
過剰量の前記第２の金属前駆体と前記第２のドーパントをパージするステップと；
前記第２の金属前駆体と前記第２のドーパントを試薬で酸化するステップと；
過剰量の試薬をパージするステップと；を具え、
前記第２の金属前駆体を蒸着するステップと前記第２のドーパントを蒸着するステップと少なくとも部分的に同時に行われることを特徴とする方法。
【請求項１５】
請求項１４に記載の方法が更に、前記第２の金属前駆体の濃度を、前記第１の金属前駆体の濃度に応じて変化させるステップを具えることを特徴とする方法。
【請求項１６】
請求項１４に記載の方法が更に、前記第２の金属前駆体の蒸着期間を、前記第１の金属前駆体の蒸着期間に応じて変化させるステップを具えることを特徴とする方法。
【請求項１７】
請求項１４に記載の方法が更に、前記第２のドーパントの濃度を前記第１のドーパントの濃度に応じて変化させるステップを具えることを特徴とする方法。
【請求項１８】
請求項１４に記載の方法が更に、前記第２のドーパントの蒸着期間を、前記第１のドーパントの蒸着期間に応じて変化させるステップを具えることを特徴とする方法。
【請求項１９】
請求項１３に記載の方法が更に：
第２の金属前駆体を蒸着するステップと；
過剰量の第２の金属前駆体をパージするステップと；
前記第２の金属前駆体を試薬で酸化するステップと；
過剰量の試薬をパージするステップと；
を具えることを特徴とする方法。
【請求項２０】
第１の電極と；
金属酸化物誘電体を具える抵抗スイッチング素子であって、前記金属酸化物誘電体がドーパントでほぼ均一にドーピングされた少なくとも一の領域を有する抵抗スイッチング素子と；
第２の電極と；
を具えるメモリデバイス。
【請求項２１】
請求項２０に記載のメモリデバイスにおいて、前記少なくとも一の領域が、前記第１の電極近傍にある前記抵抗スイッチング素子の領域であることを特徴とするメモリデバイス。
【請求項２２】
請求項２０に記載のメモリデバイスにおいて、前記少なくとも一の領域が、前記第２の電極近傍にある前記抵抗スイッチング素子の領域であることを特徴とするメモリデバイス。
【請求項２３】
請求項２０に記載のメモリデバイスにおいて、前記少なくとも一の領域が、前記金属酸化物誘電体全体であることを特徴とするデバイス。
【請求項２４】
請求項２０に記載のメモリデバイスにおいて、前記金属酸化物が、酸化ハフニウム、酸化ジルコニウム、酸化チタンのうちの一つであることを特徴とするデバイス。
【請求項２５】
請求項２０に記載のメモリデバイスにおいて、前記ドーパントが、銅、ストロンチウム、アルミニウム、イットリウム、ランタン、ジルコニウム、及びチタンのうちの一つであることを特徴とするデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、半導体メモリに関し、特に、フォーミング電圧及びスイッチング電圧が低い、抵抗スイッチングメモリ素子の形成方法に関する。
【背景技術】
【０００２】
最も単純な電子デバイスのほとんどは、不揮発性メモリを使用している。電子デバイスが、電源が入っていない状態に置かれている間及びその後に情報を保持しなければならない場合、不揮発性メモリがなくてはならない。何種類かの不揮発性メモリがこの分野で知られている。不揮発性メモリは、持ち運び可能であり、補助的であり、回路に一体化されているか、あるいは一般的なコンピュータシステムや埋め込み型コンピュータシステムの両方において部品として一体化されている。最も一般的には、不揮発性メモリは、デジタルカメラ、携帯電話、音楽プレーヤ、及びＵＳＢベースのフラッシュドライブなどの持ち運び可能なメモリにおける重要な部品に見ることができる。
【０００３】
不揮発性メモリは、しばしば電気的に消去可能でプログラム可能な読み出し専用メモリ（ＥＰＲＯＭ）技術を用いて形成される。ＥＰＲＯＭは、フラッシュメモリとも呼ばれ、急速に増大する電子デバイスの動作速度の要求と、急速に小さくなるサイズの要求に必要な、アクセス、消去及び書き込み時間において不適切な構造を用いている。必要とされるものは、より小さいデバイスにスケーラブルで、アクセス、消去及び書き込み時間がより速いメモリ構造である。揮発性メモリ（ランダムアクセスメモリ（ＲＡＭ）などの）は、不揮発性メモリの速度が、現在揮発性メモリを使用しているＲＡＭとその他のアプリケーションの要求に合うようになれば、潜在的に不揮発性メモリで置き換えることができる。抵抗スイッチングメモリは、フラッシュメモリの代替を提供することができる。
【０００４】
抵抗スイッチング不揮発性メモリは、抵抗スイッチング素子でできたアレイで形成されており、各素子が２又はそれ以上の安定した抵抗状態を有する。双安定抵抗スイッチング素子は、二つの安定した状態を持つ。特定の電圧又は電流を有する電場によって、所望の素子抵抗となる。電圧パルスは、通常、メモリ素子を一の抵抗状態から他方の抵抗状態に切り替えるのに使用される。
【０００５】
抵抗スイッチング素子は、「成形法」を用いて、使用するメモリデバイスを作る。成形法は、通常、工場で、組立時に、あるいは初期システム構成時に適用される。抵抗スイッチング材料は、通常は、絶縁されているが、抵抗スイッチング材料に印加された十分な電圧（フォーミング電圧と呼ばれる）が、抵抗スイッチング材料内に一またはそれ以上の導電経路を形成する。様々な電圧（設定電圧及び再設定電圧）を適宜に印加することで、導電経路が変わり、高抵抗状態又は低抵抗状態ができる。例えば、抵抗スイッチング材料は、設定電圧を印加すると第１の抵抗率から第２の抵抗率へ変化し、再設定電圧を印加すると第２の抵抗率から第１の抵抗率へ戻る。
【０００６】
抵抗スイッチング素子は、周辺トランジスタを用いて、抵抗スイッチング材料への電圧の印加を制御して、これによって、抵抗スイッチング材料の抵抗状態を変える。フォーミング電圧が高い抵抗スイッチング素子は、高電圧周辺トランジスタを必要とする。高電圧周辺トランジスタを使うことで、抵抗スイッチングメモリのコストが上がり、複雑さが増す。その結果、フォーミング電圧が低い抵抗スイッチングメモリが求められている。
【０００７】
抵抗スイッチングメモリのフォーミング電圧を下げる一つの方法は、抵抗スイッチング素子に、抵抗スイッチング素子の抵抗を上げるドーパントをドーピングして、抵抗スイッチング素子の電子血管を作ることによって導電経路を形成することである。一のドーピングスキームは、一サイクルの原子層蒸着工程において誘電ホスト金属前駆体を蒸着するステップと、この誘電ホスト金属前駆体を酸化させるステップと、次いで、続くサイクルの原子層蒸着工程においてドーパントを蒸着するステップと；を具える。この方法によると、ホスト金属酸化物又はナノラミネートでできたドーピング層と非ドーピング層を有する抵抗スイッチング素子ができる。このナノラミネートは、金属酸化物／絶縁体を介して理想的な電子伝達を行う適当な電子欠陥密度を提供するものではない。必要とされるものは、金属酸化物を通して又は金属酸化物の一又はそれ以上の電極近傍部分にドーパントを埋め込んで、ホスト金属酸化物のスイッチング動作を改善する方法である。
【図面の簡単な説明】
【０００８】
本発明の目的と利点は、添付の図面を参照することで、当業者により良く理解される。
【図１】図１は、フォーミング電圧とスイッチング電圧が低い抵抗スイッチングメモリの一形成方法を示すフローチャートである。
【図２】図２は、フォーミング電圧とスイッチング電圧が低い抵抗スイッチングメモリを形成する別の方法を示すフローチャートである。
【図３】図３は、図１及び図２に示す抵抗スイッチングメモリなど、実施例によって製造した抵抗スイッチング素子のブロック図である。
【図４】図４は、フォーミング電圧とスイッチング電圧が低い抵抗スイッチングメモリ素子を形成する別の方法を示すフローチャートである。
【図５】図５は、図４に示す抵抗スイッチングメモリ素子など、実施例によって製造した抵抗スイッチング素子のブロック図である。
【図６】図６は、フォーミング電圧とスイッチング電圧が低い抵抗スイッチングメモリを形成する別の方法を示すフローチャートである。
【図７】図７は、ＡＬＤサイクルを示す図であり、ホスト金属前駆体とドーパントを同時に蒸着させている。
【図８】図８は、ＡＬＤ工程を示す図であり、交互のＡＬＤサイクル中でホスト金属前駆体とドーパントを交互に蒸着している。
【図９】図９は、ＡＬＤ蒸着サイクル９００を示す図である。
【図１０】図１０は、ＡＬＤプロセスを示すフローチャートである。
【発明を実施するための形態】
【０００９】
本発明は、フォーミング電圧とスイッチング電圧が低い抵抗ランダムアクセスメモリ（ＲＲＡＭ）抵抗スイッチング素子を製造する方法に関する。本発明の実施例は、絶縁体の導電経路を形成する能力を強化するドーパントで絶縁体をドーピングすることで、フォーミング電圧とセット電圧を下げることができる。このドーパントは、絶縁体全体に均一に分散されるか、あるいはこのドーパントは絶縁体と電極間のインターフェース近傍の領域中で均一に分散される。
【００１０】
フォーミング電圧とセット電圧が低いＲＲＡＭ抵抗スイッチング素子は、フォーミング電圧とセット電圧が低いＲＲＡＭ抵抗スイッチング素子がより低い電圧の周辺トランジスタを要するため、有益である。発明の範囲は、特許請求の範囲によってのみ制限を受ける。様々な代替、変形、均等に及ぶ。明確にするために、この実施例の技術分野で知られている技術的材料は、記載を不必要に不明瞭にしないようにするために、詳細な説明はしていない。
【００１１】
ＲＲＡＭセルの形成
ＲＲＡＭセルは二つの電極を具えており、一般的に誘電金属酸化物からなる抵抗スイッチング素子を有する二つの電極の間に配置されている。ＲＲＡＭでは、フォーミングは、ＲＲＡＭの抵抗スイッチング素子を初めに低抵抗状態にするプロセスである。このプロセスは、フォーミング電圧と呼ばれる電圧を抵抗スイッチング素子二つの電極間に印加して行い、抵抗スイッチング素子中に一またはそれ以上の導電経路を形成する。フォーミングプロセスで形成した導電経路が、抵抗スイッチング素子の抵抗を下げる。フォーミングプロセスが完了すると、二つの電極間に印加されたリセット電圧と呼ばれる電圧が導電経路をリセットし、これによって、抵抗スイッチング素子の抵抗が上がる。二つの電極間に印加されるセット電圧と呼ばれるもう一つの電圧は、導電経路を再形成して、これによって抵抗スイッチング素子の抵抗を下げる。セット電圧とリセット電圧は、通常、フォーミング電圧より低い。
【００１２】
ＲＲＡＭセルは、論理ビットを保存するとされている。抵抗スイッチング素子が高い抵抗を有する場合は、ＲＲＡＭセルは、「０」ビットを保存し、抵抗スイッチング素子が低い抵抗を有する場合は、ＲＲＡＭセルは「１」ビットを保存するとされている。この分野で知られているＲＲＡＭセルに関連するその他の回路は、二つの電極にリード電圧を印加して、抵抗スイッチング素子を流れる相応の電流を測定することによって抵抗スイッチング素子の抵抗状態を読みとる。抵抗スイッチング素子を流れる電流が、予め決められたベースライン電流より多きい場合、抵抗スイッチング素子は、低い抵抗状態になくてはならず、したがって、ＲＲＡＭセルは論理「１」を保存しており、抵抗スイッチング素子を流れる電流が予め決められたベースライン電流より小さい場合、抵抗スイッチング素子は高い抵抗状態になくてはならず、したがって、ＲＲＡＭセルは論理「０」を保存している。リード電圧は、通常、あらかじめ決められた電圧であり、セット電圧、リセット電圧、及びフォーミング電圧より低い。リード電圧は、抵抗スイッチング素子の抵抗状態決めるのに十分な電圧でなくてはならないが、抵抗スイッチング素子の導電経路を変えるものではない。
【００１３】
フォーミング電圧、セット電圧、リセット電圧、及びリード電圧、及び高い抵抗状態と低い抵抗状態は、すべて、抵抗スイッチング素子に使用した電極、抵抗スイッチング素子に使用した抵抗スイッチング材料のタイプ、および、ドーピングやアニーリングなど、電極や抵抗スイッチング材料に実行したプロセスに関連する。製造業者は、個別の、良好に規定された高い及び低い抵抗状態、及び低いフォーミング電圧を有するＲＲＡＭを所望している。
【００１４】
図１及び２に示すように誘電材料をドーピングしてフォーミング抵抗を下げる
図１を参照すると、原子層蒸着法（ＡＬＤ）によって抵抗スイッチング素子を形成する方法が示されている。第１の電極１００は、基体上に蒸着させることができる。第１の電極は、多結晶シリコン（ｐｏｌｙ−Ｓｉ）、Ｐ＋ｐｏｌｙ、窒化チタン（ＴｉＮ）、タングステン（Ｗ）など、抵抗スイッチング素子に好適に使用される材料である。次いで、金属酸化物フィルム１０２を、ＡＬＤ、化学蒸着（ＣＶＤ）物理蒸着（ＰＶＤ）あるいは同等のプロセスによって第１電極の上に蒸着する。ＡＬＤプロセス用に、金属前駆体を用いて、酸化ハフニウム（ＨｆＯｘ）、酸化ジルコニウム（ＺｒＯｘ）又は酸化チタン（ＴｉＯｘ）など抵抗スイッチング素子での使用に適した誘電体を形成する。次いで、アルゴン（Ａｒ）などの不活性ガスで処理室から過剰金属前駆体をパージ１０３する。ＡＬＤ処理におけるパージは、処理室から過剰ガスを除去し、基体上に蒸着した前駆体、試薬、あるいはドーパント層又は量を残すことを意味すると通常理解されている。次いで、ＡＬＤ、ＣＶＤ、又はＰＶＤによって金属前駆体上にドーパントを蒸着１０４する。このドーパントは、結果物である金属酸化物中の酸素空孔を増やすように構成されている。酸素空孔は、誘電材料の構造における特定タイプの異形であり、誘電材料の導電経路を形成する能力を強化する。Ｈｆ，Ｚｒ，及びＴｉ前駆体の場合のドーパントは、銅（Ｃｕ２＋）、ストロンチウム（Ｓｒ２＋）、アルミニウム（Ａｌ３＋）、イットリウム（Ｙ３＋）、ランタン（Ｌａ３＋）、ジルコニウム（Ｚｒ４＋）又はチタン（Ｔｉ４＋）などの物質である。Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋といった異原子価のドーパントは、４価の前駆体に好ましい。なぜなら、これらのドーパントがＨｆ４＋などの４価原子を置換するときに、酸化ハフニウムなどの化合物中に空孔を形成するからである。この実施例では、金属前駆体の蒸着、金属伝躯体のパージ、およびドーパントの蒸着が、途中に酸化することなく順次生じる。前駆体が酸化する前にドーパントを蒸着させることで、前駆体がほぼ均一にドーパントを吸収して、均一にドーピングされた領域を形成する。吸収されなかったドーパントは、次いで、Ａｒなどの不活性ガスによって処理室からパージ１０５される。次いで、金属前駆体とドーパントを試薬を用いて酸化１０６する。金属前駆体をドーパントでドーピングした後の酸化によってのみ、結果物である金属酸化物に酸素空孔ができる。次いで反応しなかった試薬をＡｒなどの不活性ガスによって処理室からパージ１０７する。次いで、スタック上に第２の電極を蒸着１０８する。第２の電極は、窒化チタンあるいはＴｉＮなどの抵抗スイッチング素子に好適に使用される材料である。ＡＬＤ以外のプロセスは図１に示されていないが、本発明の実装に使用することができる。
【００１５】
図２を参照すると、抵抗スイッチング素子は、ＡＬＤプロセスで複数の蒸着、ドーピング及び酸化が行われ、所望の厚さとなる。この実施例では、ｐｏｌｙ−Ｓｉ、Ｐ＋ｐｏｌｙ、ＴｉＮ、又はＷなどの適当な材料でできた第１の電極を、基板上に蒸着させる。次いで、金属酸化物フィルムを、ＡＬＤ、ＣＶＤ、ＰＶＤ又は同等のプロセスによって第１の電極の上に蒸着２０２させる。ＡＬＤプロセスには、金属前駆体を用いて、ＨｆＯｘ、ＺｒＯｘ又はＴｉＯｘなどの抵抗スイッチング素子中の絶縁体として適当である誘電体を形成する。次いで、過剰な金属前駆体を、Ａｒなどの不活性ガスによって処理室からパージ２０３する。次いで、ＡＬＦ、ＣＶＤ又はＰＶＤによって、ドーパントを金属前駆体に蒸着２０４させる。ドーパントは、結果物としての金属酸化物中に酸素空孔を作るように構成されている。Ｈｆ、Ｚｒ、及びＴｉ前駆体の場合、ドーパントは、Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋、Ｚｒ４＋又はＴｉ４＋などの物質である。Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋といった異原子価のドーパントは、４価の前駆体に好ましい。なぜなら、これらのドーパントがＨｆ４＋などの４価原子を置換するときに、酸化ハフニウムなどの化合物中に空孔を形成するからである。吸収されなかったドーパントは、次いで、Ａｒなどの不活性ガスによって処理室からパージ２０５される。次いで、金属前駆体とドーパントを試薬を用いて酸化２０６する。金属前駆体をドーパントでドーピングした後の酸化によってのみ、結果物である金属酸化物に酸素空孔ができる。次いで反応しなかった試薬をＡｒなどの不活性ガスによって処理室からパージ２０７する。第２の金属前駆体を、ＡＬＤ、ＣＶＤ、ＰＶＤ又は同等のプロセスによって蒸着２０８する。第２の金属前駆体は、第１の金属前駆体と組成が同様であり、Ｈｆなどの金属を形成する誘電体でできている。蒸着圧又は濃度あるいはその両方は、第１の金属前駆体の蒸着に応じて変化し、低いフォーミング電圧といった所望の電子特性を持った結果物である金属酸化物となる。次いで、Ａｒなどの不活性ガスによって、過剰な金属前駆体を処理室からパージ２０９する。次いで、第２のドーパントを、ＡＬＤ、ＣＶＤ又はＰＶＤによって第２の金属前駆体の上に蒸着２１０する。このドーパントは、結果物としての金属酸化物中に酸素空孔を作るように構成されている。Ｈｆ、Ｚｒ，及びＴｉ前駆体の場合は、このドーパントは、Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋、Ｚｒ４＋又はＴｉ４＋などの物質である。蒸着圧又は濃度あるいはその両方は、第１のドーパントの蒸着に応じて変化し、低いフォーミング電圧といった所望の電子特性を持った結果物である金属酸化物となる。次いで、Ａｒなどの不活性ガスによって、吸収されなかったドーパントを処理室からパージ２１１する。次いで、第２の金属前駆体とドーパントを試薬によって酸化２１２する。第２の金属前駆体をドーパントでドーピングした後の酸化によってのみ、結果物である金属酸化物に酸素空孔ができる。次いで反応しなかった試薬をＡｒなどの不活性ガスによって処理室からパージ２１３する。適当な回数の蒸着サイクルを行った後、第２の電極をスタックの上に蒸着する。第２の電極は、ＴｉＮ、Ｐｏｌｙ−Ｓｉ、Ｗ又は窒化タンタル（ＴａＮ）などの、抵抗スイッチング素子に好適に使用される材料である。 この方法によって、ほぼ均一にドーピングされた誘電体層を有する絶縁体を伴う抵抗スイッチング素子ができる。誘電体を均一にドーピングすることで、誘電体の複数導電経路を形成する能力が上がり、抵抗スイッチング素子のフォーミング電圧とセット電圧を下げることができる。ＡＬＤ以外のプロセスは、図２に示されていないが、本発明の実装に使用することができる。
【００１６】
図３を参照すると、この実施例で製造した抵抗スイッチング素子は、ｐｏｌｙ−Ｓｉでできた第１の電極３０８を具えており、これは抵抗スイッチング素子３０４で覆われている。抵抗スイッチング素子３０４は、Ａｌ又はＴｉドーパント３１２で埋め込んだＨｆＯｘホスト酸化物３１０でできている。最終的には、第２の電極３０２が抵抗スイッチング素子３０４を覆う。第２の電極は、ＴｉＮ，Ｐｏｌｙ−Ｓｉ、Ｗ又はＴａＮなどの物質である。
【００１７】
図４及び図６に示すような電極近辺のドーパントの集中
図４を参照すると、ＡＬＤプロセスによる抵抗スイッチング素子を形成する代替の方法が示されており、ここでは第２の電極付近にドーピング領域が集中している。この実施例では、ｐｏｌｙ−Ｓｉ、Ｐ＋ｐｏｌｙ、ＴｉＮ又はＷなどの好適材料でできた第１の電極を基体上に蒸着する。次いで、金属酸化物フィルムを、ＡＬＤ、ＣＶＤ、ＰＶＤ又は同等のプロセスによって第１の電極上に蒸着４０２する。ＡＬＤプロセスでは、金属前駆体を用いて、ＨｆＯｘ、ＺｒＯｘ又はＴｉＯｘなどの抵抗スイッチング素子中の絶縁体として使用するのに適した誘電体を形成する。次いで、過剰な金属前駆体を、Ａｒなどの不活性ガスによって処理室からパージ４０３する。次いで、蒸着した金属前駆体を、試薬を用いて酸化４０４させる。次いで、反応しなかった試薬を、Ａｒなどの不活性ガスによって処理室からパージ４０５する。次いで、第２の金属前駆体を、ＡＬＤ、ＣＶＤ、ＰＶＤ又は同等のプロセスによって蒸着４０６する。第２の金属前駆体は、第１の金属前駆体と組成が同様であり、Ｈｆなどの金属を形成する誘電体でできている。蒸着圧又は濃度あるいはその両方は、第１の金属前駆体の蒸着に応じて変化し、低いフォーミング電圧といった所望の電子特性を持った結果物である金属酸化物となる。次いで、Ａｒなどの不活性ガスによって、過剰な金属前駆体を処理室からパージ４０７する。次いで、ＡＬＤ、ＣＶＤ又はＰＶＤによって、第２の金属前駆体の上にドーパントを蒸着４０８する。Ｈｆ、Ｚｒ，及びＴｉ前駆体の場合は、このドーパントは、Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋、Ｚｒ４＋又はＴｉ４＋などの物質である。Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋といった異原子価のドーパントは、４価の前駆体に好ましい。なぜなら、これらのドーパントがＨｆ４＋などの４価原子を置換するときに、酸化ハフニウムなどの化合物中に空孔を形成するからである。吸収されなかったドーパントは、次いで、Ａｒなどの不活性ガスによって処理室からパージ４０９される。次いで、第２の金属前駆体とドーパントを試薬を用いて酸化４１０する。第２の金属前駆体をドーパントでドーピングした後の酸化によってのみ、結果物である金属酸化物に酸素空孔ができる。次いで反応しなかった試薬をＡｒなどの不活性ガスによって処理室からパージ４１１する。抵抗スイッチング素子が適宜の厚さになるまで続けて金属前駆体を蒸着し、ドーピングし、酸化して、次いで、第２の電極をスタック上に蒸着する。第２の電極は、ＴｉＮ、Ｐｏｌｙ−Ｓｉ，Ｗ又はＴａＮなどの、抵抗スイッチング素子に好適に使用される材料である。 この方法によって、ほぼ均一にドーピングされた誘電体層を有する絶縁体を伴う抵抗スイッチング素子ができる。誘電体を均一にドーピングすることで、誘電体の複数導電経路を形成する能力が上がり、抵抗スイッチング素子のフォーミング電圧とセット電圧を下げることができる。ＡＬＤ以外のプロセスは、図４に示されていないが、本発明の実装に使用することができる。
【００１８】
図５を参照すると、この方法によって製造した抵抗スイッチング素子５００が示されている。この抵抗スイッチングメモリはｐｏｌｙ−Ｓｉ  ５０８でできており、これは、Ｃｕ、Ｓｒ、Ａｌ、Ｙ、Ｌａ、ＺｒまたはＴｉドーパント５１０を用いて埋め込んだＨｆＯｘ、ＺｒＯｘ、又はＴｉＯｘホスト酸化物５１２でできた抵抗スイッチング素子５０４で覆われている。最終的に、ＴｉＮ電極５０２が、抵抗スイッチング素子５０４を覆っている。ドーパント５１０は、ＴｉＮ電極５０２近傍の抵抗スイッチング素子５０４の領域内に集中している。
【００１９】
代替的に、図６を参照すると、第１の電極近傍にドーピングした領域を有するＡＬＤプロセスによって抵抗スイッチング素子を形成する方法が示されている。この実施例では、ｐｏｌｙ−Ｓｉ、Ｐ＋ｐｏｌｙ、ＴｉＮ又はＷなどの好適材料でできた第１の電極を、基体上に蒸着する。次いで、金属酸化物フィルムを、ＡＬＤ、ＣＶＤ、ＰＶＤ又は同等のプロセスによって第１の電極上に蒸着６０２する。ＡＬＤプロセスについては、金属前駆体を用いて、ＨｆＯｘ、ＺｒＯｘ又はＴｉＯｘなどの抵抗スイッチング素子中の絶縁体として使用するのに適した誘電体を形成する。次いで、過剰な金属前駆体を、Ａｒなどの不活性ガスによって処理室からパージ６０３する。次いで、ドーパントをＡＬＤ、ＣＶＤ又はＰＶＤによって、第１の金属前駆体上に蒸着６０４する。ドーパントは、結果物としての金属酸化物中に酸素空孔を作るように構成されている。Ｈｆ、Ｚｒ，及びＴｉ前駆体の場合は、このドーパントは、Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋、Ｚｒ４＋又はＴｉ４＋などの物質である。Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋といった異原子価のドーパントは、４価の前駆体に好ましい。なぜなら、これらのドーパントがＨｆ４＋などの４価原子を置換するときに、酸化ハフニウムなどの化合物中に空孔を形成するからである。吸収されなかったドーパントは、次いで、Ａｒなどの不活性ガスによって処理室からパージ６０５される。次いで、蒸着した金属前駆体とドーパントを、試薬を用いて酸化６０６する。第１の金属前駆体をドーパントでドーピングした後の酸化によってのみ、結果物である金属酸化物に酸素空孔ができる。次いで反応しなかった試薬をＡｒなどの不活性ガスによって処理室からパージ６０７する。次いで、第２の金属前駆体を、ＡＬＤ、ＣＶＤ、ＰＶＤ又は同等のプロセスによって蒸着６０８する。第２の金属前駆体は、第１の金属前駆体と組成が同様であり、Ｈｆ、Ｚｒ、又はＴｉなどの金属を形成する誘電体でできている。蒸着圧又は濃度あるいはその両方は、第１の金属前駆体の蒸着に応じて変化し、低いフォーミング電圧といった所望の電子特性を持った結果物である金属酸化物となる。次いで、Ａｒなどの不活性ガスによって、過剰な金属前駆体を処理室からパージ６０９する。次いで、試薬によって、第２の金属前駆体を酸化６１０させる。次いで反応しなかった試薬をＡｒなどの不活性ガスによって処理室からパージ６１１する。金属前駆体を、抵抗スイッチング素子が適宜の厚さになるまで続けて蒸着し、ドーピングし、酸化して、次いで、第２の電極をスタック上に蒸着する。第２の電極は、ＴｉＮ、Ｐｏｌｙ−Ｓｉ、Ｗ又はＴａＮなどの、抵抗スイッチング素子に好適に使用される材料である。この方法によって、ほぼ均一にドーピングされた誘電体層を有する絶縁体を伴う抵抗スイッチング素子ができる。誘電体を均一にドーピングすることで、誘電体の複数導電経路を形成する能力が上がり、抵抗スイッチング素子のフォーミング電圧とセット電圧を下げることができる。ＡＬＤ以外のプロセスは、図６に示されていないが、本発明の実装に使用することができる。
【００２０】
第１又は第２の電極近傍の抵抗スイッチング素子の領域にドーパントが集中している抵抗スイッチング素子は、欠陥位置と濃度に影響する。ドーピングはホスト酸化物の結晶性を調整し、熱処理によってスタックフィルムの抵抗をより高くして、フォーミング電圧とスイッチング電流を下げることができる。第２の電極近傍の抵抗スイッチング層の領域に集中しているドーパントは、強い酸素ちらつき（ｏｘｙｇｅｎ  ｇｕｔｔｅｒｉｎｇ）を提供し、より多くの酸素空孔を作ってフォーミング電圧を下げる。
【００２１】
図７及び８に示すような、金属前駆体の蒸着とドーピングを同時に行う
図７を参照すると、ＡＬＤ蒸着サイクル７００の図が示されている。ＡＬＤは一般的に、複数サイクル７００の蒸着があり；各サイクル７００は、前駆体の蒸着７０２と、前駆体のパージ７０４と、試薬の蒸着７０６と、試薬のパージ７０８を具える。本発明のいくつかの実施例では、前駆体の蒸着７０２が、少なくとも部分的に、金属前記帯の蒸着７１０とドーパントの蒸着７１２を同時に行う。金属前駆体７１０は、Ｈｆ，Ｚｒ又はＴｉなどの抵抗スイッチング素子中に誘電性絶縁体を形成するのに適した物質を含む。Ｈｆ、Ｚｒ又はＴｉの場合、ドーパント７１２は、Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋、Ｚｒ４＋又はＴｉ４＋などの物質であり、結果物としての金属酸化物中に酸素空孔を作るように構成されている。金属前駆体７１０とドーパント７１２の同時蒸着により、確実にドーパントが金属前駆体７１０中に実質均一に埋め込まれる。
【００２２】
図８を参照すると、金属前駆体の蒸着とドーパントの蒸着を同時に行うことによって、ＡＬＤプロセスで抵抗スイッチング素子を形成する方法が示されている。この実施例では、ｐｏｌｙ−Ｓｉ、Ｐ＋ｐｏｌｙ、ＴｉＮ又はＷなどの好適材料でできた第１の電極を、基体上に蒸着する。次いで、金属酸化物フィルムを、ＡＬＤ、ＣＶＤ、ＰＶＤ又は同等のプロセスによって第１の電極上に蒸着８００する。ＡＬＤプロセスについては、金属前駆体を用いて、ＨｆＯｘ、ＺｒＯｘ又はＴｉＯｘなどの抵抗スイッチング素子中の絶縁体として使用するのに適した誘電体を形成する。同じプロセスで、ドーパントを金属前駆体と同時に蒸着８０２する。ドーパントは、結果物としての金属酸化物中に酸素空孔を作るように構成されている。Ｈｆ、Ｚｒ，及びＴｉ前駆体の場合は、このドーパントは、Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋、Ｚｒ４＋又はＴｉ４＋などの物質である。Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋といった異原子価のドーパントは、４価の前駆体に好ましい。なぜなら、これらのドーパントがＨｆ４＋などの４価原子を置換するときに、酸化ハフニウムなどの化合物中に空孔を形成するからである。過剰な金属前駆体と吸収されなかったドーパントは、次いで、Ａｒなどの不活性ガスによって処理室からパージ８０４される。次いで、金属前駆体とドーパントを、試薬を用いて酸化８０６させる。金属前駆体とドーパントが同時に蒸着されているので、金属酸化物はほぼ均一にドープされる。次いで反応しなかった試薬をＡｒなどの不活性ガスによって処理室からパージ８０８する。同様の蒸着、ドーピング、及び酸化サイクルを、抵抗スイッチング素子が所望の厚さになるまで続ける。続けて行う蒸着サイクルの各々において、蒸着及びドーピング圧力又は濃度あるいはその両方は、その前のサイクルに応じて変化し、低いフォーミング電圧といった所望の電子特性を持った結果物である金属酸化物ができる。適宜の回数の蒸着サイクルを行った後、第２の電極をスタック上に蒸着する。第２の電極は、ＴｉＮ、Ｐｏｌｙ−Ｓｉ、Ｗ又はＴａＮなどの、抵抗スイッチング素子に好適に使用される材料である。この方法によって、ほぼ均一にドーピングされた誘電体層を有する絶縁体を伴う抵抗スイッチング素子ができる。誘電体を均一にドーピングすることで、誘電体の複数導電経路を形成する能力が上がり、抵抗スイッチング素子のフォーミング電圧とセット電圧を下げることができる。ＡＬＤ以外のプロセスは、図８に示されていないが、本発明の実装に使用することができる。
【００２３】
図９及び図１０に示すように、金属前駆体の蒸着とドーピングを交互に行う
図９を参照すると、ＡＬＤ蒸着サイクル９００の図を示す。本発明のいくつかの実施例では、ＡＬＤ蒸着サイクルは、金属前駆体を蒸着するステップ９０２と、金属前駆体をパージするステップ９１６と、ドーパントを蒸着するステップ９０４と、ドーパントをパージするステップ９１６と、試薬を蒸着して金属酸化物とドーパントを酸化するステップ９０６と、試薬をパージするステップ９１６と、を具える。  ドーパントを蒸着９０８し、ドーパントをパージ９１６し、金属酸化物を蒸着９１０し、金属酸化物をパージ９１６し、試薬を蒸着９１２し、試薬をパージ９１６し、ドーパントを蒸着９１４することで新しいサイクルが開始する。金属前駆体とドーパント間の蒸着順序を交互にすることで、製造者は金属前駆体中のドーパント濃度を制御し、金属前駆体中でドーパントをより均一に分配することができる。
【００２４】
図１０を参照すると、ＡＬＤプロセスにおける複数回の蒸着、ドーピング、及び酸化の間に、蒸着の順序を変えて、結果物としての抵抗スイッチング素子に所望の電子特性を得るようにしている。この実施例では、ｐｏｌｙ−Ｓｉ、Ｐ＋ｐｏｌｙ、ＴｉＮ又はＷなどの好適材料でできた第１の電極を、基体上に蒸着する。次いで、金属前駆体を、ＡＬＤ、ＣＶＤ、ＰＶＤ又は同等のプロセスによって第１の電極上に蒸着１００２する。ＡＬＤプロセスについては、金属前駆体を用いて、ＨｆＯｘ、ＺｒＯｘ又はＴｉＯｘなどの抵抗スイッチング素子中の絶縁体として使用するのに適した誘電体を形成する。次いで、過剰な金属前駆体をＡｒなどの不活性ガスによって処理室からパージ１００３する。ＡＬＤ、ＣＶＤ、ＰＶＤによって、第１のドーパントを第１の金属前駆体に蒸着１００４する。ドーパントは、結果物としての金属酸化物中に酸素空孔を増やすように構成されている。Ｈｆ、Ｚｒ，及びＴｉの場合は、このドーパントは、Ｃｕ２＋，Ｓｒ２＋，Ａｌ３＋，Ｙ３＋，Ｌａ３＋、Ｚｒ４＋又はＴｉ４＋などの物質である。Ｃｕ２＋，Ｓｒ２＋，Ａｌ３＋，Ｙ３＋，Ｌａ３＋といった異原子価のドーパントは、４価の前駆体に好ましい。なぜなら、これらのドーパントがＨｆ４＋などの４価原子を置換するときに、酸化ハフニウムなどの化合物中に空孔を形成するからである。吸収されなかったドーパントは、次いで、Ａｒなどの不活性ガスによって処理室からパージ１００５される。次いで、第１の金属前駆体と第１のドーパントを、試薬を用いて酸化１００６させる。次いで、反応しなかった試薬を、Ａｒなどの不活性ガスによって処理室からパージ１００７する。次いで、第２の金属前駆体用の第２のドーパントを、ＡＬＤ、ＣＶＤ、ＰＶＤ又は同等のプロセスによって蒸着１００８する。第２の金属前駆体を蒸着する前に第２のドーパントを蒸着することによって、ドーパントの総濃度と、結果物としての抵抗スイッチング素子内の位置を調整することができる。蒸着圧又は濃度あるいはその両方は、第１のドーパントの蒸着に応じて変化し、低いフォーミング電圧といった所望の電子特性を持った結果物である金属酸化物となる。次いで、過剰なドーパントをＡｒなどの不活性ガスによって処理室からパージ１００９する。ＡＬＤ、ＣＶＤ、ＰＶＤによって、第２の金属前駆体を蒸着１０１０する。蒸着圧又は濃度あるいはその両方は、第１の金属前駆体の蒸着に応じて変化し、低いフォーミング電圧といった所望の電子特性を持った結果物である金属酸化物となる。次いで、過剰な金属前駆体をＡｒなどの不活性ガスによって処理室からパージ１０１１する。次いで、第２の金属前駆体とドーパントを、試薬を用いて酸化１０１２させる。次いで反応しなかった試薬をＡｒなどの不活性ガスによって処理室からパージ１０１３する。この方法によれば、抵抗スイッチング素子のドーパントの濃度と位置を正確に制御して、均一にすることができる。誘電体の均一なドーピングが、誘電体の複数導電経路形成能力を強化し、これによって、抵抗スイッチング素子のより低いフォーミング電圧とセット電圧となる。ＡＬＤ以外のプロセスは、図１０に示されていないが、本発明の実装に使用することができる。
【００２５】
本発明は、特に、ＨｆＯｘ、ＺｒＯｘ又はＴｉＯｘなどの化合物と前駆体を用いた抵抗スイッチング素子の絶縁体の例を用いていることに留意されたい。更に、このような前駆体のドーパントは、Ｃｕ２＋、Ｓｒ２＋、Ａｌ３＋、Ｙ３＋、Ｌａ３＋といった物質であり、ドーパントの能力に基づいてその前駆体中に空孔を作る。上述した抵抗スイッチング素子のその部分は、４価の特性を有する金属を伴う二値の金属酸化物に加えて、その他の化合物を用いて構成することができる。更に、これらのその他の前駆体のドーパントは、ここに列挙したドーパントがここに列挙した金属前駆体を表す同様の関係を示す。
【００２６】
本発明及び利点の多くは、これまでの説明で理解されると考えられる。また、本発明の範囲と精神から外れることなく、あるいは、その物質のすべての利点を犠牲にすることなく、その成分の形、構造及び構成における様々な変更を成すことができる。上述した形は、単に実施例を説明するものであり、特許請求の範囲はこのようなに及び、このような変更を含むことを意図している。
【図１】
2014533429.tif 000003
【図２】
2014533429.tif 000004
【図３】
2014533429.tif 000005
【図４】
2014533429.tif 000006
【図５】
2014533429.tif 000007
【図６】
2014533429.tif 000008
【図７】
2014533429.tif 000009
【図８】
2014533429.tif 000010
【図９】
2014533429.tif 000011
【図１０】
2014533429.tif 000012
【国際調査報告】
2014533429.tif 000013
2014533429.tif 000014
2014533429.tif 000015