(57)【要約】  超小型電子アセンブリ１０は、第１の表面２２と、第１の表面２２に露出しているとともに、第１の領域と第２の領域とを含む面５４を有する、第１の薄い導電性素子５２とを含む。面５４の第１の領域に接続されるとともにその第１の領域を覆うベース５８を有する、第１の導電性突起５６が、ベースから遠位の端６２に延びる。第１の誘電性材料層４０が、第１の薄い素子５２の第２の領域を覆い、第１の導電性突起５６の少なくともベース５８に接触する。アセンブリ１０は、第２の表面２４を有する第２の基板１８と、第２の表面２４から離れる方向に延びる第２の導電性突起７５とを更に含む。第１の溶融性金属塊７０が、第１の突起５６を第２の突起７５に接続し、第１の誘電性材料層４０に向かって前記第１の突起５６の縁に沿って延びる。【選択図】図２
2014502057.tif 000002
【特許請求の範囲】
【請求項１】
超小型電子アセンブリであって、
第１の表面と、
前記第１の表面に露出しており、第１の領域と第２の領域とを含む第１の面を有する、第１の薄い導電性素子と、
前記第１の面の前記第１の領域に接続されるとともに該第１の領域を覆うベースを有しており、該ベースから遠位の端に延びる、第１の導電性突起と、
前記第１の薄い素子の前記第２の領域を覆うとともに、少なくとも前記第１の導電性突起の前記ベースに接触する、第１の誘電性材料層と、
第２の面と該第２の面から離れる方向に延びる第２の導電性突起とを有する、第２の表面と、
前記第１の表面上の前記第１の面が前記第２の表面側に向くように、前記第１の導電性突起を前記第２の導電性突起に接続する第１の溶融性金属塊であって、前記第１の誘電性材料層に向かって、前記第１の導電性突起の縁に沿って延びる、第１の溶融性金属塊と
を含んでなる、超小型電子アセンブリ。
【請求項２】
前記第１の表面は基板上に形成され、前記第２の表面は超小型電子素子上に形成されている、請求項１に記載の超小型電子アセンブリ。
【請求項３】
前記第１の表面は、更なる超小型電子素子が上に固着されている基板上に形成され、前記第２の表面は、第２の基板上に形成されている、請求項１に記載の超小型電子アセンブリ。
【請求項４】
前記第１の溶融性金属塊は、前記第１の誘電性材料層に接触している、請求項１に記載の超小型電子アセンブリ。
【請求項５】
前記第１の誘電性材料層は、前記第１の表面の少なくとも一部分を覆っている、請求項１に記載の超小型電子アセンブリ。
【請求項６】
前記第２の導電性突起は、前記第２の表面から遠位の端を含み、前記第１の導電性突起の前記端は、該第１の導電性突起の該端と前記第２の導電性突起の前記端との間の間隙を規定する第１の距離をおいて、前記第２の導電性突起の前記端から離間し、前記金属塊は前記間隙内に延びている、請求項１に記載の超小型電子アセンブリ。
【請求項７】
前記第１の距離は、１０μｍ〜３０μｍの間である、請求項６に記載の超小型電子アセンブリ。
【請求項８】
前記請求項１に記載の超小型電子アセンブリであって、該超小型電子アセンブリが、
前記第１の表面上に露出している複数の薄い導電性素子であって、それぞれが第１の領域と第２の領域とを有する第１の面を有する、複数の薄い導電性素子と、
複数の第１の導電性突起であって、それぞれが前記複数の薄い素子のうちのそれぞれの薄い素子の前記第１の面の前記第１の領域に接続されるとともに、該第１の領域から遠位の端に延びる、複数の第１の導電性突起と、
複数の第２の導電性突起であって、それぞれが前記第２の面から離れる方向に延びる、複数の第２の導電性突起と
を更に含み、
前記第１の誘電性材料層は、前記薄い素子の前記第２の領域を覆い、複数の第１の溶融性金属塊が、前記第１の突起のうちのそれぞれの第１の突起を、前記第２の突起のうちのそれぞれの第２の突起に接続し、前記それぞれの第１の塊は、前記第１の誘導性層に向かって、前記それぞれの第１の突起の一部分の上に延びている、請求項１に記載の超小型電子アセンブリ。
【請求項９】
前記第１の誘電性材料層の第１の開口には、内側表面が画定され、該内側表面は、前記第１の突起の、該内側表面と実質的に接触する部分に沿って延びている、請求項１に記載の超小型電子アセンブリ。
【請求項１０】
前記第１の誘電性材料層は、前記第１の薄い素子の前記第１の面に対して垂直方向に延びる厚さを有し、該厚さは、１０μｍ〜３０μｍの間である、請求項９に記載の超小型電子アセンブリ。
【請求項１１】
前記第１の誘電性材料層は、前記薄い素子の前記第１の面に対して垂直方向に延びる厚さを有し、該厚さは、前記第１の導電性突起の高さの２０％〜５０％である、請求項９に記載の超小型電子アセンブリ。
【請求項１２】
前記第１の導電性突起の前記ベースは、周縁を有し、前記第１の面の前記第２の領域は、前記第１の突起の前記ベースの前記周縁の外側に露出している、請求項１の記載の超小型電子アセンブリ。
【請求項１３】
前記第１の突起には、該第１の突起の断面外形に沿って実質的に真っ直ぐである側壁が画定されている、請求項１２に記載の超小型電子アセンブリ。
【請求項１４】
前記第１の薄い素子の前記第１の面と前記第１の薄い導電性素子の前記側壁との間に隅部が形成され、該隅部は、前記第１の導電性素子の前記ベースの前記周縁に沿って位置し、前記第１の誘電性材料層は、前記隅部を実質的に覆う、請求項１３の記載の超小型電子アセンブリ。
【請求項１５】
前記第１の導電性突起の前記ベースは、前記端から延びる実質的に真っ直ぐな部分と、前記ベースの前記周縁から延びる遷移部分であって、前記外周縁の断面外形に沿って実質的に弧状である、遷移部分とを含み、前記第１の誘電性材料層は、前記遷移部分を実質的に覆っている、請求項１２に記載の超小型電子アセンブリ。
【請求項１６】
前記第１の導電性突起の前記ベースは、該第１の導電性突起の該ベースの前記周縁と実質的に位置合わせされる外側表面を有する導電性金属層によって、前記第１の薄い素子に接続され、前記第１の導電性材料層は、前記導電性金属層の前記外側表面を実質的に覆う、請求項１２に記載の超小型電子アセンブリ。
【請求項１７】
前記第２の表面上に露出しており、第１の領域と第２の領域とから構成される第２の面を有する、第２の薄い導電性素子であって、前記第２の突起は、ベースであって、周縁が画定され、該第２の薄い素子の前記第１の領域に接続されるとともに該第１の領域を覆う、ベースと、該ベースから遠位の端部分とを有する、第２の薄い導電性素子と、
前記第２の薄い素子の前記第２の領域を覆う、第２の誘電性材料層と
を更に含む、請求項１に記載の超小型電子アセンブリ。
【請求項１８】
前記第１の塊は、前記第２の誘電性材料層に向かって、前記第２の導電性突起の一部分の上に延びている、請求項１７に記載の超小型電子アセンブリ。
【請求項１９】
前記第１の導電性突起は、側壁が画定され、前記第１の導電性突起の前記端と前記第１の導電性突起の前記側壁の少なくとも一部分との上に、蒸着金属層が形成される、請求項１に記載の超小型電子アセンブリ。
【請求項２０】
前記第１の誘電性材料層は、前記第１の表面に対して実質的に平行な外側表面を含み、めっき層が、該めっき層の一部分が前記外側表面に沿って外側に、そして、前記第１の導電性突起から離れる方向に延びるように更に形成されている、請求項１９に記載の超小型電子アセンブリ。
【請求項２１】
前記薄い素子は実質的に円形のパッドである、請求項１に記載の超小型電子アセンブリ。
【請求項２２】
第１のサブアセンブリが、前記第１の基板上に形成されるとともに前記パッドから延びる導電性トレースを更に含む、請求項２１に記載の超小型電子アセンブリ。
【請求項２３】
超小型電子アセンブリであって、
第１の表面と、
前記第１の表面上に露出しており、第１の領域と第２の領域とから構成される第１の面を有する、第１の薄い導電性素子と、
前記第１の面の前記第１の領域に接続されるとともに該第１の領域を覆い、該第１の領域から遠位の端に延び、そして、前記第１の薄い導電性素子から遠位の第１の縁を有するバリアが一部分に沿って形成されている、第１の導電性突起と、
第２の面であって、該第２の面から離れる方向に延びる第２の導電性突起を有する、第２の面と、
前記第１の表面上の前記第１の面が第２の表面上の前記第２の面側に向くように前記第１の導電性突起を前記第２の導電性突起に接続する第１の溶融性金属塊であって、該第１の塊は、前記バリアの前記第１の縁に向かって、或る位置まで、前記第１の導電性突起の一部分に沿って延び、前記バリアは、前記第１の薄い素子と前記第１の金属塊との間に位置する、第１の溶融性金属塊と、
を含む、超小型電子アセンブリ。
【請求項２４】
前記バリアは、前記第１の導電性突起内に形成される表面処理層である、請求項２３に記載の超小型電子アセンブリ。
【請求項２５】
前記表面処理層は、酸化によって形成されている、請求項２４に記載の超小型電子アセンブリ。
【請求項２６】
前記表面処理層は、前記第１の導電性突起の表面上に施されるコーティングである、請求項２４に記載の超小型電子アセンブリ。
【請求項２７】
前記バリアは、誘電性材料層である、請求項２３に記載の超小型電子アセンブリ。
【請求項２８】
前記誘電性材料層は、前記第１の薄い素子の前記第２の領域を覆っている、請求項２７に記載の超小型電子アセンブリ。
【請求項２９】
第１の表面を有する第１の基板と、
前記第１の表面上に露出している第１の面をそれぞれが有する、複数の第１の導電性パッドと、
周縁を有するとともに前記第１のパッドのそれぞれの第１のパッドに接続されるベースがそれぞれ画定されており、前記それぞれの第１のパッドから離れる方向に延びている、複数の第１の突起であって、前記第１の面の露出部分は、前記第１の突起の前記ベースの周縁の外側に画定される、複数の第１の突起と、
前記第１のパッドの前記面の前記露出部分に重なり、前記第１の突起のそれぞれの第１の突起が通過する複数の開口を画定する第１の誘電性材料層であって、少なくとも前記第１の突起の前記周縁に接触し、第１の外側表面を画定する第１の誘電性材料層とを備える、第１のサブアセンブリと、
第２の表面を有する第２の基板と、
前記第２の表面上に露出している複数の第２の導電性パッドと、
前記第２のパッドのそれぞれの第２のパッドに接続されるとともに該第２のパッドから離れる方向に延びるベースをそれぞれが有する、複数の第２の突起とを備える、第２のサブアセンブリと、
前記第２の基板の前記第２の面が前記第１の基板の前記第１の面側に向くように、前記複数の第１の導電性パッドを前記複数の第２の導電性パッドのそれぞれの第２の接続素子にそれぞれ接合している、複数の溶融性金属塊であって、前記第１の突起の、少なくとも前記第１の誘電性材料層の前記第１の外側表面に延びる部分を覆っている、複数の溶融性金属塊と
を含んでなる、超小型電子アセンブリ。
【請求項３０】
超小型電子アセンブリであって、
第１の表面を有する第１の基板と、
前記第１の表面上に露出しているとともに第１の面を有する、第１の薄い導電性素子と、
前記第１の面に接続されるとともに該第１の面から遠位の端に延びるベースを有する、第１の導電性突起であって、前記ベースと前記端との間に側壁が画定されている、第１の導電性突起と、
第２の表面と該第２の表面から遠位の第３の表面とを有する誘電性材料層であって、前記第２の表面は、前記第１の基板の前記第１の表面に沿って延び、該誘電性材料層は、周縁が画定されている第１の開口が内部に形成されている、誘電性材料層と、
前記端に沿って、かつ前記第１の導電性突起の前記側壁の少なくとも一部分に沿って延びる、第１の部分と、前記誘電性材料層の一部分に沿って外側に、かつ前記第１の導電性突起から離れる方向に延びる、第２の部分とを有する、金属めっき層と、
前記金属めっき層の少なくとも前記第１の部分にわたって形成されるとともに前記第３の表面に向かって延びている、第１の半田塊と
を含んでなる、超小型電子アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、パッケージ化超小型電子アセンブリにおいて用いられる相互接続構造体に関する。特に、本願は、フリップチップボンディング等の、基板への超小型電子チップ及び超小型電子ダイの接続に用いられるか、又は積層パッケージの構成体等における基板同士の間に用いられる相互接続体に関する。本明細書において記載される構造体を用いて、従来の構造体の構成部品同士の間のエレクトロマイグレーションによって引き起こされるボイド発生に起因する相互接続ボンド不良を低減することができる。
【０００２】
［関連出願の相互参照］
本願は、２０１０年１２月１０日に出願された米国仮特許出願第１２／９６５，１９２号の出願日の利益を主張するものであり、この仮特許出願は、その開示内容を引用することにより、本明細書の一部をなすものとする。
【背景技術】
【０００３】
エレクトロマイグレーションは、特に、相互接続における電流密度及びデバイス動作温度が高い高性能デバイスにおける、相互接続不良の主な原因である。一般に、エレクトロマイグレーションは、相互接続アセンブリにおいて用いられる材料の異なる拡散速度によって引き起こされる。例えば、相互接続アセンブリは、２つの基板のそれぞれの上に形成されている銅製の接触パッドと、接触パッド同士の間で接合される半田塊と、を含むことができる。半田は、２つの接触パッド、すなわち、それらの２つの接触パッドが形成されている基板を機械的に固定し、また、２つのパッドを電子的に接続し、そのため、電流によって搬送される信号が半田塊を通じて２つのパッドの間に伝わることができる。この例では、半田とパッドの銅との間の拡散速度は異なる可能性がある。拡散速度は、特に、電流を受けたときの又はデバイスの動作によって生じた熱を受けたときの、経時による、金属構造体における分子移動の速度である。
【０００４】
相互接続構造体において発生するボイドは、相互接続構造体が用いられる超小型電子アセンブリの信頼性を下げる可能性がある。さらに、ボイドの存在により、ボイドを囲むエリアにおける材料内の電流密度が増加する。ひいては、この電流密度の増加が拡散速度の差をさらに助長し、ボイド発生を促し、最終的には、相互接続素子の電気的不良及び機械的不良の双方につながる可能性がある。
【０００５】
エレクトロマイグレーションを低減する現在の手段は、半田の中にバリアメタル又はドーパントを使用することを含む。しかしながら、これらの手段は、自身の信頼性の問題を呈しおり、また、その効力を上回るようなコスト増加につながる可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
したがって、エレクトロマイグレーションを低減する更なる手段が必要とされている。
【課題を解決するための手段】
【０００７】
本発明の一実施の形態は、超小型電子アセンブリに関する。該超小型電子アセンブリは、
第１の表面と、
前記第１の表面に露出しており、第１の領域と第２の領域とを含む第１の面を有する、第１の薄い導電性素子とを含む。前記面の前記第１の領域に接続されるとともに該第１の領域を覆うベースを有する第１の導電性突起が、該ベースから遠位の端に延びる。第１の誘電性材料層は、前記第１の薄い素子の前記第２の領域を覆うとともに、少なくとも前記第１の導電性突起の前記ベースに接触する。該アセンブリは、第２の面と該第２の面から離れる方向に延びる第２の導電性突起とを有する、第２の面とを更に含む。第１の溶融性金属塊が、前記第１の表面上の前記第１の面が前記第２の面側に向くように前記第１の突起を前記第２の突起に接続する。前記第１の塊は、前記第１の誘電性材料層に向かって、前記第１の突起の縁に沿って延びている。更なる実施の形態では、前記第１の溶融性金属塊は、前記第１の誘電性材料層に接触することができる。
【０００８】
該超小型電子アセンブリは、前記第１の表面は、基板上に形成され、前記第２の表面は、超小型電子素子上に形成されるように構成することができる。付加的に又は代替的に、前記第１の表面は、更なる超小型電子素子が上に固着されている基板上に形成することができ、前記第２の表面は第２の基板上に形成することができる。更なる実施の形態では、該超小型電子アセンブリは、第１の導電性素子、第１の導電性突起、第２の導電性突起及び第１の金属塊をそれぞれ含む複数の相互接続構造体を含む。各相互接続構造体は第１の面の第１の領域と第２の面との間に接続され、上述の構造と同様の構造を有し、第１の誘電性材料層が薄い素子の第２の領域を覆う。
【０００９】
前記第１の誘電性材料層の第１の開口は、第１の突起の、内側表面と実質的に接触する部分に沿って延びるように該内側表面を画定することができる。したがって、前記第１の誘電性材料層は、前記第１の薄い素子の前記第１の面に対して垂直方向に延びる厚さを有することができる。該厚さは、前記第１の導電性突起の高さの約２０％〜５０％とすることができる。
【００１０】
前記第１の導電性突起の前記ベースは、前記第１の面の前記第２の領域が、前記第１の突起の前記ベースの周縁の外側に露出するように該周縁を有することができる。この構造は前記第１の薄い素子の前記第１の面と前記第１の薄い導電性素子の前記側壁との間に隅部を更に形成することができる。該隅部は、前記第１の導電性素子の前記ベースの前記周縁に沿って位置することができ、前記第１の誘電性材料層は、前記隅部を実質的に覆うことができる。
【００１１】
更なる実施の形態では、第２の薄い導電性素子が第２の表面上に露出することができ、第１の領域と第２の領域とから構成される第２の面を有することができる。第２の突起は、第２の薄い素子の第１の領域に接続されるとともにその第１の領域を覆うベースを更に有することができ、周縁とベースから遠位の端部分とが画定されている。第２の誘電性材料層が、第２の薄い素子の第２の領域を覆うことができる。さらに、前記第１の塊は、前記第２の誘電性材料層に向かって、前記第２の導電性突起の一部分の上に延びることができる。
【００１２】
本発明の更なる実施の形態は、超小型電子アセンブリであって、
第１の表面と、
前記第１の表面上に露出しており、第１の領域と第２の領域とから構成される第１の面を有する、第１の薄い導電性素子とを備える超小型電子アセンブリに関する。第１の導電性突起が、前記第１の面の前記第１の領域に接続されるとともに該第１の領域を覆い、該第１の領域から遠位の端に延びる。前記導電性突起は、前記第１の薄い導電性素子から遠位の第１の縁を有するバリアが一部分に沿って形成されている。該アセンブリは、第２の面であって、該第２の面から離れる方向に延びる第２の導電性突起を有する、第２の面を更に含む。第１の溶融性金属塊が、前記第１の面の前記第１の表面が前記第２の面の第２の表面側に向くように、前記第１の導電性突起を前記第２の導電性突起に接続する。該第１の塊は、前記バリアの前記第１の縁に向かって、或る位置まで、前記第１の導電性突起の一部分に沿って延び、前記バリアは、前記第１の薄い素子と前記第１の金属塊との間に位置する。前記バリアは、前記第１の導電性突起内に形成される表面処理層とすることができる。前記表面処理層は、酸化によって形成することができるか、又は、前記第１の導電性突起の表面上に施されるコーティングとすることができる。
【００１３】
また更なる実施の形態では、超小型電子アセンブリは、第１の表面を有する第１の基板と、第１の基板上に露出しているとともに第１の面を有する第１の薄い導電性素子とを含む。第１の面に接続されるベースを有する第１の導電性突起が、第１の面から遠位の端に延び、ベースと端との間に側壁が画定される。誘電性材料層が、第１の基板の第１の表面に沿って延び、第２の表面と第２の表面から遠位の第３の表面とを有する。誘電性材料層は、周縁が画定されている第１の開口が内部に更に形成されている。第１の部分を有する金属めっき層が、端に沿って、かつ第１の導電性突起の側壁の少なくとも一部分に沿って延びる。金属めっき層の第２の部分が、誘電性材料層の一部分に沿って外側に、かつ第１の導電性突起から離れる方向に延びる。第１の半田塊が、金属めっき層の少なくとも第１の部分にわたって形成され、第３の表面に向かって延びる。
【００１４】
また更なる実施の形態は、第１の表面を有する基板と、第１の表面上に露出しているとともに面が画定されている複数の第１の導電性パッドと、複数の第１の金属ポストとを含む超小型電子アセンブリに関する。各金属ポストは、外周縁を有するベースが画定されており、第１の導電性パッドのそれぞれの第１の導電性パッドに接続される。各金属ポストは、ベースから、側壁に沿って、第１の導電性パッドから遠位の端に延びる。アセンブリは、内側表面と、外側表面と、複数の開口とを有する誘電性材料層を更に含む。内側表面は、基板の第１の表面に沿って延び、外側表面は、基板から遠位にある。第１の金属ポストのうちのそれぞれの第１の金属ポストは、誘電性材料層が第１の金属ポストの少なくとも外周縁に接触するように開口を通って突出する。複数の溶融性金属塊が、第１の金属ポストのうちの少なくとも幾つかの端に接触し、誘電性材料層の外側表面に向かって第１の金属ポストの側壁に沿って延びる。超小型電子素子が、基板上に担持され、第１の導電性パッドのうちの少なくとも幾つかに電子的に接続される。
【００１５】
また更なる実施の形態は、第１の表面を有する第１の基板と、第１の面を有するとともに第１の表面上に露出している第１の薄い導電性素子とを含む、超小型電子アセンブリに関する。ベースを有する第１の導電性突起が、第１の面に接続され、第１の面から遠位の端に延びる。ベースと端との間に側壁が画定される。アセンブリは、第２の表面と第２の表面から遠位の第３の表面とを有する誘電性材料層を更に含む。第２の表面は、第１の基板の第１の表面に沿って延び、誘電性材料層は、周縁を有する第１の開口が内部に形成されている。端に沿って、かつベースと端との間に位置する場所まで側壁の一部分に沿って延びる第１の半田塊が、第１の導電性突起上に形成される。第１の導電性突起は、第１の開口の周縁が側壁の一部分に接触するように第１の開口を通って延びる。半田塊は、誘電性材料層の第３の表面に向かって延びる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態による相互接続構造体を含む、パッケージ化超小型電子素子の積層アセンブリを示す図である。
【図２】本発明の別の実施形態による相互接続構造体を含む、パッケージ化超小型電子素子の積層アセンブリを示す図である。
【図３】第１の条件下での、図１の実施形態による相互接続構造体の特性を示すチャートである。
【図４】第２の条件下での、図１の実施形態による相互接続構造体の特性を示すチャートである。
【図５】第１の条件下での、従来技術の相互接続構造体の特性を示すチャートである。
【図６】第２の条件下での、図５の従来技術の相互接続構造体の特性を示すチャートである。
【図７】代替的な一実施形態による相互接続構造体の構成部品を示す図である。
【図８】更なる代替的な実施形態による相互接続構造体の構成部品を示す図である。
【図９】代替的な一実施形態による相互接続構造体の構成部品を示す図である。
【図１０】更なる代替的な実施形態による相互接続構造体の構成部品を示す図である。
【図１１】蒸着金属層を含む、相互接続構造体の構成部品を示す図である。
【発明を実施するための形態】
【００１７】
ここで図面を参照すると、図面では同様の参照符号が同様の特徴に用いられており、図１及び図２は、超小型電子サブアセンブリ１２、１４の積層パッケージ１０を示す。超小型電子サブアセンブリは、本明細書において更に説明される構成部品を含む１つ以上の相互接続構造体５０によって互いに電子的かつ機械的に接合される。
【００１８】
図１の積層パッケージ１０は、下側アセンブリ１２及び上側アセンブリ１４を備える。なお、本明細書において用いられる場合、上側という語及び下側という語は、例えば水平又は垂直、左又は右等の方向又は位置を指す任意の他の語とともに、図面及び例示的な使用形態を参照して理解されることが留意される。これらの語は、他の位置及び向きを当業者が理解する場合に、本明細書における明確性の目的から用いられているのであって、限定的ではない。下側基板１６及び上側基板１８のそれぞれが、それぞれの下側表面２０、２４及び上側表面２２、２６を有する。上側表面２２、２６は、それぞれの下側表面２０、２４に対して概ね平行であり、表面２０、２２、２４、２６は全て、概ね平面である。上側基板１８及び下側基板１５のそれぞれの厚さは、それぞれの上側表面２２、２６と下側表面２０、２４との間に規定される。この厚さは、上側基板１８と下側基板１５との間で実質的に等しいものとすることも様々とすることもできる。厚さは、基板１５、１８に実質的に薄いウェハ状構造体を与えるのに十分な係数だけ、基板１５、１８の長さよりも概して短いとともに基板１５、１８の幅よりも概して短く、当業者によって一般的に理解される範囲内にある。
【００１９】
各アセンブリ１２、１４は、それぞれの超小型電子素子３０、３２も含む。超小型電子素子３０は、フリップチップボンディングによって下側基板１６に固着されて示されており、その導電接触部（図示せず）が上側表面２２側に面するように逆さになっている。その場合、超小型電子素子は、導電性突起３４を用いて基板１６に固着され、この導電性突起３４は、超小型電子素子の接触部から延びており、半田塊３６又は別の導電性接合材料を用いて、基板１６に形成されている第２の導電性突起３８にボンディングされる。フェイスアップ実装を含む、超小型電子素子３０を基板１６に接続する他の構成が可能であり、その場合、超小型電子素子３０の接触部は上側表面２２に面さず、接着剤を用いて、超小型電子素子３０を上側表面２６にボンディングし、また、ワイヤリードを用いて、超小型電子素子３０の接触部を、基板１６に形成されている、トレース又はパッド等の導電性機能部に電子的に接続する。超小型電子素子３２は、同様にして基板１８に固着されて示されており、代替的には上述したように取着することができる。
【００２０】
図１に示されている相互接続構造体５０は、基板１６の上側表面２２上に露出している面５４を有する導電性パッド５２を含む。本明細書で用いられる場合の「において露出している」という語は、基板１６上のパッド５２のための任意の特定の取着手段、又はパッド５２と基板１６との間の任意の相対位置を指すものではない。そうではなく、この語は、導電性構造体が、誘電性構造体の外側から誘電性構造体の表面に向かって、誘電性構造体の表面に対して垂直な方向に移動する理論上の地点との接触に利用可能であることを指す。したがって、誘電性構造体の表面に露出している端子又は他の導電性構造体は、そのような表面から突出することができるか、そのような表面と面一とすることができるか、又は、そのような表面に対して凹状になっているとともに誘電性構造体の穴又は窪みを通して露出することができる。パッド５２は、蒸着等によって表面２２上に直接形成されることによって基板１６に固着することができるか、又は、面５４が表面２２と面一になるように基板１６内に埋め込むことができるか、又は、面５４が表面２２上に露出したままとなる限り表面２２よりも上若しくは下の高さに配置することができる。代替的な実施形態では、相互接続構造体５０は、導電性パッド５２に加えて又は導電性パッド５２の代わりに、導電性トレース又は導電性トレースの一部分を含むことができる。
【００２１】
導電性パッド５２の面５４の一部分にわたって導電性ピラー５６が形成される。図１に見ることができるように、ピラー５６のベース５８が面５４の一部分を覆っており、面５４の、ベース５８の周縁から延びる別の部分を、表面２２上に露出したままにしている。ピラー５６にはまた、ピラー５６のベース５８から端６２へと離れる方向に延びる縁表面６０が画定されている。導電性ピラーが図１に示されているが、当業者によって理解されるように、ピンやポスト等を含む、導電性突起を形成する代替的な構造体を用いることができる。
【００２２】
相互接続構造体５０は、基板１８の下側表面２４上に露出している面６６を有する接触パッド６４を更に含む。導電性パッド５２の場合と同様に、パッド６４は、面６６が下側表面２４と面一になるように基板１８内に埋め込むことができるか、面６６が下側表面２４上に露出したままである限り下側表面２４よりも上又は下に配置することができる。パッド６４は、基板１８の中に形成されている導電性ビア６８を用いて、基板１８の上側表面２６上に形成されている、トレース又はワイヤ等の導電性機能部に接続することができる。代替的な実施形態では、相互接続構造体５０は、パッド６４の代わりに、下側表面２４に露出しているトレース又はトレースの一部を含むことができる。
【００２３】
半田塊７０を用いて、ピラー５６をパッド６４に機械的かつ電子的にボンディングする。パッケージ１０の形成及び組立て時に、半田塊７０を、最初にピラー５６又はパッド６４のいずれかの上に形成することができ、次に、アセンブリ１２、１４がともに位置合わせされたときにリフローさせ、半田塊７０をピラー５６又はパッド６４のうちの他方に固着することが可能になることができる。半田塊７０は、パッケージ１０内の適所に置かれると、上縁７２及び下縁７４を形成する。上縁７２及び下縁７４のそれぞれは、１本のライン又は１つの点又は１つの表面となるように形成することができる。図１に示されているように、上縁７２は、パッド６４を囲む表面２４の一部に沿って延びる表面である。上縁７２はまた、パッド６４の幾何学形状に応じて、表面２４と接触している状態又は表面２４から離れている状態のいずれかで、パッド６４又はこのパッドを囲む円形ラインに接触する表面を形成することができる。
【００２４】
本明細書に開示されている構造及び技術は、パッドとパッドを接続する半田塊との間の界面におけるエレクトロマイグレーションを低減させるのに役立つことができる。エレクトロマイグレーションは、互いと接触している２つ以上の金属素子が異なる拡散速度を示すエリアにおいて、問題を引き起こす可能性がある。そのような場合、接合界面においてボイド発生が起こる可能性がある。すなわち、一方の金属が他方から離れることで、それらの間に間隙又は開口が形成される可能性がある。
【００２５】
相互接続構造体５０においてピラー５６又は別の導電性突起を用いることにより、２つの対向するパッドを接続する半田塊を含む構造体と比べると、ピラー５６の端６２とパッド６４との間を移動する電子電流のラインに沿ったピラー５６の端６２とパッド６４との間の距離が短くなる。したがって、ピラー５６及びパッド６４の双方が銅から形成される図１の構造体は、銅−半田−銅の相互接続構造体におけるボイド発生につながるエレクトロマイグレーションを低減する上で効果的であることが示されている。同種金属（like metals）が、それらが第２の金属によって隔離される電子相互接続構造体において使用される場合、同種金属を含む内部金属間化合物（inner-metallic compound）が第２の金属内に形成される。この内部金属間化合物は、一方の同種金属構造体から他方の同種金属構造体に向かって延在する。内部金属間化合物の形成は、金属間化合物では半田よりもエレクトロマイグレーションが低速であるため、エレクトロマイグレーションに起因するボイド発生を低減する要因である。構造体における同種金属から同種金属までの距離を短くすることによって、一方の同種金属構造体から他方の同種金属構造体まで延在する金属間化合物を形成することができる。パッド６４及びピラー５６が銅から形成され、半田塊７０が錫を含む図１の例において、内部金属間化合物は、例えばＣｕ３Ｓｎ〜Ｃｕ３Ｓｎ５まで比率が様々とすることができる。さらに、本明細書に示されている相互接続構造体は、相互接続構造体の全体における同種金属の濃度勾配を低減することができ、この濃度勾配は、エレクトロマイグレーションを低減する推進要因であることが示されている。構造体における濃度勾配は、例えば同種金属の濃度が、構造体において空間的に変化する割合である。ピラー５６が半田塊７０の中へ延びていることにより、構造体における銅の表面積が増加し、この増加により、半田塊７０内に存在する内部金属間化合物が更に増す。内部金属間化合物がこの増加量だけ延在することにより、構造体における銅の存在の変化率を下げることができ、エレクトロマイグレーションが更に低減する。
【００２６】
図３〜図６に示されているグラフは上述の現象を示す。図３及び図４は、図１の相互接続構造体と同様の相互接続構造体での水平位置における、その垂直距離の端から端までの銅の変化濃度を示す。図示のグラフは、パッド５２、６４及びピラー５６が銅から作製され、半田塊７０が錫を含有する半田化合物から作製される、相互接続構造体５０に対応する。図３は、構造体が、通過する電流がない場合に生じる温度（Ｔ０）にあるときの銅の濃度を示し、これは、その温度条件下では半田塊７０内に銅がないことを示す。図４は、電子電流の存在下での同じ構造体の平衡温度におけるその構造体の全体の銅の濃度を示す。図４のグラフは、内部金属間化合物の形成に起因して存在する、半田塊７０内に存在する銅濃度を示す。内部金属間化合物は、ピラー５６の端６２からパッド５２の面５４まで延在することが示されている。端６２及び面５４の双方に沿った銅の濃度はまた、それらに沿うボイド発生が実質的にないことを示す。さらに、図４のグラフは、ピラー５６の存在により、相互接続構造体５０における銅の濃度の変化率が下がることができることを示す。例えば、半田塊７０内の、パッド６４にすぐ隣接するエリアでは、銅の濃度を表すラインは方向が急激に変わっている。逆に、半田塊７０の、ピラー５６に隣接するエリアでは、銅の濃度を表すラインの方向変化はあまり劇的ではない。なお、これらのグラフは、本明細書において説明されている挙動の単なる例示であり、本明細書において説明されている挙動を説明するものである一方で、一定の縮尺率でない場合があり、図面に示されている特定の構造体の挙動を正確に表すものではない場合があることが留意される。
【００２７】
図５及び図６に示されているグラフは、半田塊１７０が２つの接触パッド１５２及び１６４の間に配置されている従来の相互接続構造体における銅の濃度を示し、この従来の相互接続構造体では、パッド１５２、１６４の間の距離１９０は、図３及び図４のパッド５２、６４の間の距離９０と実質的に同じである。図５は、Ｔ０での構造体における銅の濃度を示し、これは、その条件において半田塊１７０内には銅がないことを示す。図６は、平衡温度における構造体における銅の濃度を示し、また、金属間化合物の形成に起因する、半田塊１７０内の一部の銅濃度を示すが、この濃度は半田塊１７０に及ばない。この結果、不良をもたらすボイド１８６が発生する。
【００２８】
したがって、半田塊７０の他方の側の、パッド６４等の同種金属構造体へ向かって半田塊の中に延びる端６２を有するピラー５６の存在により、エレクトロマイグレーションに起因するボイド発生の可能性を低減することができる。このことは特に、金属間化合物が延在することを想定することができる距離よりも長い距離９０全体に及ぶ構造体に当てはまる。ピラー５６及びパッド６４が銅から形成されるとともに、半田塊７０が錫を含む実施形態では、端６２と面６６との間の距離９２は、距離９０の約１０％〜５０％の間とすることができる。なお、図３では、距離９０は基板１８の下側表面２４と誘電性層４０の外側表面との間に規定されているが、距離９０は、構造体のタイプを問わず、パッド５２、６４を囲む構造体の主面の間に規定される。
【００２９】
一実施形態では、下縁７４は、ピラー５６の縁表面６０の、半田塊７０の中に延びている部分の周囲に、円形のライン又は環状の表面を形成する。さらに、下縁７４は、ピラー５６のベース５８の周囲に露出したままの部分を含む、パッド５２のいかなる部分にも、半田塊７０が直接接触しないように、パッド５２から離間している。半田塊７０が縁表面６０に沿って運ばれて面５４又はパッド５２と接触することを防止することができる処置を、ベース５８近くのピラー５６、特に縁表面６０に施すことができる。そのような処置として酸化等を挙げることができる。同様に、半田流出に耐性がある材料層を縁表面６０の周囲に施すことができる。
【００３０】
更なる実施形態では、半田塊７０の下縁７４は、面５４にわたって延びているとともにベース５８に隣接する縁表面６０の少なくとも一部分と接触している誘電性層４０によって、パッド５２の面５４から離して保持される。この実施形態では、半田塊７０が流出して、表面４２を含む誘電性層４０と接触することが可能となり、そのため、下縁７４がパッド５２と離間した関係で誘電性層４０に沿って延びることができる。
【００３１】
半田塊７０をパッド５２から離しておくことによって、エレクトロマイグレーションに起因するボイド発生の可能性も低減することができる。このタイプの相互接続構造体は、半田塊７０内の電子電流の濃度を下げることによって、エレクトロマイグレーションを低減する。図７及び図８に示されているように、相互接続構造体５０を移動する電流は、構造体の一端の地点から、最初の地点の実質的に側方反対側にある、構造体の他端の地点まで、ラインに沿って対角線上に移動する。これは、図７のパッド２５２から流れる電流が半田塊２７０を通過してピラー２５６を経由する、ライン２９６によって表される経路に沿って移動することを意味する。そして、電流は、ピラー２５６を出て、半田塊２７０に再入してからパッド２６４に至る。この経路の結果、半田塊２７０の、ピラー２５６のベース２５２近くの部分において、或る電流濃度が得られる。電流濃度は、相互接続不良をもたらすボイド発生を引き起こす可能性があるエレクトロマイグレーションの原因となる別の助長力である。
【００３２】
図８に示されているように、半田塊７０の下縁７４と露出しているパッド５２との間に誘電性層４０を介在させることによって、電流がパッド５２から流れない。そうではなく、電流は、端６２と半田塊７０との間の界面に示されている、半田塊７０に一度だけ入るライン９６に沿って流れる。これにより、約１．２５倍〜１．７５倍の間で電流の濃度勾配を低減することができ、この低減により、さらにはボイド発生の可能性を低減することができる。半田塊７０が誘電性層４０によってパッド５２から離れて保持される限り、半田塊７０が誘電性層４０の一部に沿って外側に延びる構造体において、同様の経路が観察される。
【００３３】
誘電性層４０は、基板１６の上側表面２２の大部分に沿って延びるものとして図１に示されている。この部分は、他の接触素子が貫入しない上側表面２２の全てを含む。代替的には、誘電性層４０は、相互接続構造体５０において用いられる任意のピラー５６を囲む幾つかの部分に形成されることで、半田塊７０を関連の接触パッド５２から離しておくのに十分な距離にわたってピラー５６から離れる方向に延びることができる。そのような実施形態では、誘電性層の幾つかの部分は、パッドの別様に露出しているいかなる部分も確実に覆うように、接触パッドと実質的に同じサイズ及び形状又は接触パッドよりも僅かに大きいサイズ及び形状とすることができる。
【００３４】
一実施形態では、誘電性層４０は、半田塊７０の下縁７４をパッド５２から或る距離に離間させておくように、パッド５２を覆うエリアにおいて厚さ４２を有する。この距離は、パッド５２の面５４の意図しない露出につながる穴又は間隙が存在しないことを確実にする材料厚全体における任意の公差の補償を含み得る。厚さ４２は、約１０μｍ〜３０μｍの間とすることができる。そのような実施形態では、誘電性層４０は、任意の相互接続ピラー５６が延びる１つの穴４４又は複数の穴４４を有する。穴４４は、ベース５８から上方に延びる縁表面６０の一部分に接触することができる内側表面４６を形成する。
【００３５】
図１１に示されているように、端４４と、縁表面４６の、誘電性層４０上に露出している部分とを含むピラー５６の上に、めっき層８８を施すことができる。めっき層８８は、ピラー５６と半田塊７０との間に確実な相互接続を確保するのに役立つことができる。
【００３６】
図２は、相互接続構造体５０を有する複数の超小型電子サブアセンブリ１２、１４を含む積層パッケージ１０を示す。図２に示されているパッケージ１０は、図１に示されているパッケージと実質的に同様であるが、但し、図２のパッケージ１０における相互接続構造体５０は、パッド６４の面６６から延びる導電性ポスト７５を含む。ポストは、面６６に固着されているベース７８と、面６６から遠隔した端８２まで延びる縁表面８０とを含む。ベース７８の周縁の外側に露出している面６６及びパッド６４のいかなる部分も覆う第２の誘電性層４１を、基板１８の下側表面２４に沿って形成することができる。誘電性層４０の場合のように、誘電性層４１は半田塊７０の上縁を接触パッド６４から離しておき、これにより、上縁近くの半田塊７０の電流濃度が減少する。この減少により、誘電性層４０に関して上述したように、相互接続構造体５０におけるボイド発生の可能性が更に低減する。
【００３７】
図９及び図１０は、相互接続構造体に含まれる半田塊を関連する導電性パッドと接触させないことによって得られる、半田塊内の電流濃度の減少を示す。図９は、ピラーが上に形成されているパッド３５２を含む相互接続構造体を示す。半田塊３７０が、ピラー及びパッド３５２を上側パッド及びその上に形成されているポスト３７６に固着している。ライン３９６によって表されている電流の流れは、接触パッド３５２から出て半田塊３７０の中を流れ、次に、ピラーを経由し、その後、半田塊３７０の中を再び流れる。そして、電流の流れ（ライン３９６）は、ポスト３７６の中を流れてから半田塊３７０を経由し、最終的にパッド３６４の中に入る。この電流のライン３９６の結果、半田塊３７０の上縁７２及び下縁７４のエリアにおける半田塊３７０内の電流濃度が増加する。図１０に示されているように、誘電性層４０、４１を含むことにより、電流（ライン３９６）が半田塊７０の上縁７２又は下縁７４近くを通過することを防止することで、約１．２５倍〜１．７５倍の間で各エリア内の電流濃度の勾配が低減する。これが、半田塊７０の各端の界面におけるボイド発生に起因する相互接続不良の可能性の低減につながることができる。
【００３８】
さらに、ポスト７６をアセンブリ１４内に含むことにより、図１に関して上述したように、相互接続構造体５０における同種金属から同種金属までの距離を更に短くすることができる。図１０の構造体では、この距離は、端から端までの距離９４によって表されている。距離９４は、距離９０の約１０％〜３０％の間にある場合、端７２から端７４に延在する金属間化合物の形成をもたらすことができる。代替的には、例えばポスト７６を、ピラーやピン等の任意の導電性突起とすることができる。双方のアセンブリ１２、１４上に導電性突起を含むことによって、より長い距離９０全体を覆うと同時に、隣接する相互接続構造体５０との間に、図１に示されているピラーとパッドとの構成を用いて可能であるよりも微細なピッチを達成しつつも、確実な金属間化合物をもたらす接続を達成することが可能である。さらに、パッド６４の上に誘電性層４１を形成することによって、半田塊７０が形成されているのがパッド６４だけの場合よりも低い電流濃度が可能である。ポスト７６を相互接続構造体５０に含むことによって、エレクトロマイグレーションに対する濃度勾配の関与も更に低減することができる。そのような構造体では、相互接続構造体５０のピラー５６のエリアにおける銅濃度の変化率の低減も、ポスト７６のエリアにおいて達成することができ、それによって、半田塊７０の両端における銅濃度のいかなる急激な変化もなくなる。
【００３９】
誘電性層４０、４１とそれらの関連した構造体とを含む、図１及び図２に示されている相互接続構造体５０は、図１及び図２に示されている積層サブアセンブリ構成以外の他の接続タイプに用いることができる。例えば、相互接続構造体５０は、（図１及び図２において超小型電子素子３０と基板１６との間に示されているような）フリップチップボンディングの際に、また、フェイスアップボンディング又はフリップチップボンディングのいずれかにおいて超小型電子サブアセンブリ１２等の超小型電子サブアセンブリを別の基板に接続する際に用いることができる。さらに、アセンブリ１４等のアセンブリは、図１又は図２に示されている相互接続構造体のような相互接続構造体を用いて、ピラー５６及び誘電性層４０が追加の超小型電子アセンブリに接続する様式でピラー及び誘電性層が上に形成されている、基板１８の上側表面２６上に、追加の接触パッドを更に含むことができる。この構成は、更なるアセンブリを積層パッケージ内に連続して取着することができる。
【００４０】
特定の実施形態を参照しながら本明細書において本発明を説明してきたが、これらの実施形態は本発明の原理及び応用形態を例示するにすぎないことを理解されたい。それゆえ、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を考案することができることを理解されたい。
【図１】
2014502057.tif 000003
【図２】
2014502057.tif 000004
【図３】
2014502057.tif 000005
【図４】
2014502057.tif 000006
【図５】
2014502057.tif 000007
【図６】
2014502057.tif 000008
【図７】
2014502057.tif 000009
【図８】
2014502057.tif 000010
【図９】
2014502057.tif 000011
【図１０】
2014502057.tif 000012
【図１１】
2014502057.tif 000013
【国際調査報告】
2014502057.tif 000014
2014502057.tif 000015
2014502057.tif 000016