(57)【要約】  ＣＭＯＳデバイスのＩＤＤＱ試験。方法の実施形態は、１つ又はそれよりも多くのＣＭＯＳ（相補型金属酸化物半導体）トランジスタを含むデバイスに入力の試験パターンを適用する段階と、測定値の各々がデバイスに試験パターンの入力を印加した後の電流の測定値である複数の電流測定値をデバイスに対して取得する段階とを含む。フィルタ関数を電流測定値に適用し、フィルタ関数を適用する段階は、欠陥電流値を電流測定値から分離する段階を含む。本方法は、閾値との欠陥電流値の比較に少なくとも部分的に基づいて欠陥がデバイスに存在するか否かを判断する段階を更に含む。【選択図】      図３
2014502721.tif 000002
【特許請求の範囲】
【請求項１】
１つ又はそれよりも多くのＣＭＯＳ（相補型金属酸化物半導体）トランジスタを含むデバイスに入力の試験パターンを適用する段階と、
各々が前記デバイスに前記試験パターンの入力を印加した後の電流の測定値である複数の電流測定値を該デバイスに対して取得する段階と、
欠陥電流値を前記電流測定値から分離する段階を含む、該複数の電流測定値にフィルタ関数を適用する段階と、
閾値と前記欠陥電流値との比較に基づいて欠陥が前記デバイスに存在するか否かを判断する段階と、
を含むことを特徴とする方法。
【請求項２】
各電流測定値は、信号成分及びノイズ成分を含み、該信号成分は、前記欠陥電流であり、該ノイズ成分は、前記１つ又はそれよりも多くのＣＭＯＳトランジスタの漏れ電流を含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記フィルタ関数を適用する段階は、
前記電流測定値における前記欠陥電流を増幅して該測定値における漏れ電流値を低減する段階と、
増幅欠陥電流を合計する段階と、
を含む、
ことを特徴とする請求項２に記載の方法。
【請求項４】
前記欠陥電流を増幅する段階は、前記複数の電流測定値の畳み込みを行う段階を含むことを特徴とする請求項３に記載の方法。
【請求項５】
前記欠陥電流を増幅する段階は、前記複数の電流測定値の重み付き合計を行う段階を含むことを特徴とする請求項３に記載の方法。
【請求項６】
前記増幅欠陥電流を合計する段階は、所定の閾値よりも大きい増幅電流値を合計する段階を含むことを特徴とする請求項３に記載の方法。
【請求項７】
前記フィルタ関数を適用する段階は、複数のフィルタ関数を適用する段階を含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記デバイスに対する前記複数の電流測定値に前記フィルタ関数を適用する段階は、並び替えられた電流結果を生成するよう該電流測定値の並び替えを含むことを特徴とする請求項１に記載の方法。
【請求項９】
前記フィルタ関数を適用する段階は、前記電流測定値を前記並び替えられた電流結果と連結する段階を含むことを特徴とする請求項８に記載の方法。
【請求項１０】
前記フィルタ関数を発生させる段階を更に含むことを特徴とする請求項１に記載の方法。
【請求項１１】
乱数発生に基づいて前記フィルタ関数を発生させる段階を更に含むことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記フィルタ関数を発生させる段階は、ｎ次Ψ再帰方程式の利用を含むことを特徴とする請求項１０に記載の方法。
【請求項１３】
１つ又はそれよりも多くのＣＭＯＳ（相補型金属酸化物半導体）デバイスを収容するデバイスに１組の入力を印加する接続である被試験デバイスのためのインタフェースと、
前記被試験デバイスに入力の試験パターンを適用する論理と、
前記入力の組の各入力に対して前記デバイスの電流を測定して複数の電流測定値を生成する電流測定ユニットと、
前記電流測定値へのノイズフィルタ関数の適用を含む、欠陥電流を該電流測定値から分離する論理と、
前記欠陥電流に少なくとも部分的に基づいて前記被試験デバイス内の欠陥の存在を判断する論理と、
を含むことを特徴とする試験装置。
【請求項１４】
前記欠陥電流を分離する前記論理は、欠陥電流値を増幅してノイズ電流値を低減する論理を含むことを特徴とする請求項１３に記載の装置。
【請求項１５】
前記欠陥電流値の前記増幅は、前記電流測定値の重み付き合計を含むことを特徴とする請求項１４に記載の装置。
【請求項１６】
前記欠陥電流を分離する前記論理は、前記電流測定値を前記ノイズフィルタ関数と共に畳み込んで欠陥電流を分離し、かつ前記被試験デバイスに対して該欠陥電流を合計する論理を含むことを特徴とする請求項１４に記載の装置。
【請求項１７】
前記欠陥電流の前記合計は、所定の閾値よりも大きい増幅欠陥電流値の合計を含むことを特徴とする請求項１６に記載の装置。
【請求項１８】
前記ノイズフィルタ関数の適用は、複数のフィルタ関数の適用を含むことを特徴とする請求項１３に記載の装置。
【請求項１９】
前記ノイズフィルタ関数の適用は、並び替えられた電流結果を生成するよう前記電流測定値の並び替えを含むことを特徴とする請求項１３に記載の装置。
【請求項２０】
前記ノイズフィルタ関数の適用は、前記電流測定値の前記並び替えられた電流結果との連結を含むことを特徴とする請求項１９に記載の装置。
【請求項２１】
プロセッサによって実行された時に該プロセッサをして、
１つ又はそれよりも多くのＣＭＯＳ（相補型金属酸化物半導体）トランジスタを含むデバイスに入力の試験パターンを適用する段階と、
各々が前記デバイスに前記試験パターンの入力を印加した後の電流の測定値である複数の電流測定値を該デバイスに対して取得する段階と、
欠陥電流値を前記電流測定値から分離する段階を含む、該複数の電流測定値にフィルタ関数を適用する段階と、
閾値と前記欠陥電流値との比較に基づいて欠陥が前記デバイスに存在するか否かを判断する段階と、
を含む演算を行わせる命令のシーケンスを表すデータが記憶された非一時的なコンピュータ可読ストレージ媒体。
【請求項２２】
各電流測定値は、信号成分及びノイズ成分を含み、該信号成分は、前記欠陥電流であり、該ノイズ成分は、前記１つ又はそれよりも多くのＣＭＯＳトランジスタの漏れ電流を含むことを特徴とする請求項２１に記載の媒体。
【請求項２３】
前記フィルタ関数を適用する段階は、
前記電流測定値における前記欠陥電流を増幅して該測定値における漏れ電流値を低減する段階と、
増幅欠陥電流を合計する段階と、
を含む、
ことを特徴とする請求項２２に記載の媒体。
【請求項２４】
前記欠陥電流を増幅する段階は、前記複数の電流測定値の畳み込みを行う段階を含むことを特徴とする請求項２３に記載の媒体。
【請求項２５】
前記欠陥電流を増幅する段階は、前記複数の電流測定値の重み付き合計を行う段階を含むことを特徴とする請求項２３に記載の媒体。
【請求項２６】
前記増幅欠陥電流を合計する段階は、所定の閾値よりも大きい増幅電流値を合計する段階を含むことを特徴とする請求項２３に記載の媒体。
【請求項２７】
前記フィルタ関数を適用する段階は、複数のフィルタ関数を適用する段階を含むことを特徴とする請求項２３に記載の媒体。
【請求項２８】
前記デバイスに対する前記複数の電流測定値に前記フィルタ関数を適用する段階は、並び替えられた電流結果を生成するよう該電流測定値の並び替えを含むことを特徴とする請求項２３に記載の媒体。
【請求項２９】
前記フィルタ関数を適用する段階は、前記電流測定値を前記並び替えられた電流結果と連結する段階を含むことを特徴とする請求項２８に記載の媒体。
【請求項３０】
前記プロセッサによって実行された時に該プロセッサをして、
乱数発生に基づいて前記フィルタ関数を発生させる段階、
を含む演算を行わせる命令を更に含むことを特徴とする請求項２３に記載の媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
〔関連出願〕
本出願は、２０１０年１２月１７日出願の米国特許仮出願第６１／４２４，５７２号及び２０１１年１１月１６日出願の米国特許非仮出願第１３／２９８，００１号に関連し、かつそれらに対する優先権を請求し、これらの出願は、引用により本明細書に組み込まれている。
【０００２】
本発明の実施形態は、一般的に半導体デバイスの試験の分野に関し、より具体的には、ＣＭＯＳデバイスのＩＤＤＱ試験の方法、装置、及びシステムに関する。
【背景技術】
【０００３】
半導体デバイスの生産において、有意な数のデバイスが欠陥であると判明する場合がある。半導体デバイス生成の性質上、欠陥デバイスは、一般的にそれ自体がすぐに現れることになる。こういう理由から、このようなデバイスの試験は、欠陥デバイスを識別するのに重要である。
【０００４】
しかし、試験には実際的な制限がある。製造業者又は実験所が、短時間に、正確に、かつ適切な費用で半導体デバイスを試験することができない場合には、試験が可能でないことになる。
【０００５】
ＣＭＯＳ（相補型金属酸化物半導体）の製造欠陥試験は、ＩＤＤＱ試験を含むことができる。ＩＤＤＱ試験は、電流に基づく試験方法であって、縮退試験及び遅延試験のような一般的に使用される構造試験で見落とされ兼ねない故障を検出するのに有効であることが公知である。このような試験では、様々な処理を通じて休止状態の供給電流（Ｉｄｄ）を測定する。ＩＤＤＱ試験は、漏れ電流が、モデル化された欠陥電流よりも有意に小さい０．１８μｍ又はそれよりも大きいＣＭＯＳのようなより大規模なデバイスに有効であると考えられる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、ＩＤＤＱ試験は、漏れ電流の増大及びウェーハにわたって発生する有意な変動のために、０．１３μｍ又はそれよりも小さいデバイスのような高度の製造工程において課題がある。このような高度の製造工程（「ナノメートル工程」という場合がある）において製造されるＩＣ（集積回路）デバイスの試験開発費は、所要の試験複雑性のために増大する傾向がある。ナノメートル工程は、性能改善及び各ダイ上に実施されるトランジスタの多数化を提供するが、試験が必要な新手の故障機構も導入する。増大する試験費に対処するためには、経費負担が軽減された試験代案が非常に有用である。ナノメートルデバイスのＩＤＤＱ試験の有効性は、漏れ電流の増大及びウェーハにわたるその変動によって困難になっている。
【課題を解決するための手段】
【０００７】
ＣＭＯＳデバイスのＩＤＤＱ試験の方法及び装置を提供する。
【０００８】
本発明の第１の態様において、方法の実施形態は、１つ又はそれよりも多くのＣＭＯＳ（相補型金属酸化物半導体）トランジスタを含むデバイスに入力の試験パターンを適用する段階と、測定値の各々がデバイスに試験パターンの入力を印加した後の電流の測定値である電流測定値をデバイスに対して取得する段階とを含む。フィルタ関数を電流測定値に適用し、フィルタ関数を適用する段階は、欠陥電流値を電流測定値から分離する段階を含み、閾値と欠陥電流値との比較に少なくとも部分的に基づいて欠陥がデバイスに存在するか否かの判断が行われる。
【０００９】
本発明の第２の態様において、試験装置の実施形態は、１つ又はそれよりも多くのＣＭＯＳデバイスを収容するデバイスに１組の入力を印加するのに使用される被試験デバイスのためのインタフェースと、被試験デバイスに入力の試験パターンを適用する論理とを含む。装置は、入力の組の各入力に対してデバイスの電流を測定する電流測定ユニットと、電流測定値へのノイズフィルタ関数の適用を含む欠陥電流を測定電流から分離する論理と、欠陥電流に少なくとも部分的に基づいて被試験デバイス内の欠陥の存在を判断する論理とを更に含む。
【００１０】
本発明の実施形態を制限ではなく一例として同様の参照番号が類似の要素を指す添付図面の図に示す。
【図面の簡単な説明】
【００１１】
【図１】非欠陥ＣＭＯＳインバータ回路の図である。
【図２】故障検出方法、装置、又はシステムの実施形態による検出のための欠陥ＣＭＯＳインバータ回路の図である。
【図３】高度デバイスのＩＤＤＱ試験のための処理の実施形態を示す流れ図である。
【図４】電流の判断の実施形態におけるフィルタ関数の適用図である。
【図５Ａ】欠陥電流検出処理、装置、又はシステムの実施形態で利用されるノイズフィルタ関数を示す図である。
【図５Ｂ】欠陥電流検出処理、装置、又はシステムの実施形態で利用されるノイズフィルタ関数を示す図である。
【図６Ａ】欠陥電流抽出処理の実施形態における測定電流関数を示す図である。
【図６Ｂ】欠陥電流抽出処理の実施形態におけるフィルタ関数を示す図である。
【図７】欠陥電流を回復又は抽出する方法における畳み込みの実施形態を示す図である。
【図８】ノイズ電流を低減する処理の実施形態で直列に適用される複数のフィルタ関数を示す図である。
【図９】欠陥電流検出の実施形態で対処される欠陥電流及びノイズ電流の図である。
【図１０】電流測定値へのフィルタリング適用の方法の実施形態の図である。
【図１１Ａ】欠陥電流検出の実施形態におけるランダムフィルタ関数発生を示す図である。
【図１１Ｂ】欠陥電流検出の実施形態におけるランダムフィルタ関数発生を示す図である。
【図１２】欠陥電流検出を提供する方法、装置、又はシステムの実施形態の再帰方程式を示す図である。
【図１３】欠陥電流検出を提供する方法、装置、又はシステムの実施形態の畳み込みを使用して定義した高次ｋのフィルタ関数を示す図である。
【図１４】欠陥電流検出処理の実施形態における係数の計算を示す図である。
【図１５】欠陥電流検出の実施形態のフィルタ関数を示す図である。
【図１６】ＩＤＤＱ測定値を利用する欠陥構成要素の検出のための装置又はシステムの実施形態を示す図である。
【発明を実施するための形態】
【００１２】
本発明の実施形態は、一般的に、ＣＭＯＳデバイスのＩＤＤＱ試験に関する。
【００１３】
本明細書で使用する時に、
【００１４】
「ＩＤＤＱ」は、休止状態の漏れ電流（ＩDD）の測定を含む半導体デバイスの試験を意味する。
【００１５】
一部の実施形態において、意図するＩＤＤＱ電流からの漏れ電流の分離を含む半導体デバイスのＩＤＤＱ試験のための装置、システム、及び方法を提供する。一部の実施形態において、ナノメートルＩＣ設計の新しいＩＤＤＱ試験方法を提供する。一部の実施形態において、ＩＤＤＱ試験方法を利用し、大きい漏れ電流及びウェーハにわたるその有意な変動が存在する場合に試験の問題点を緩和することができる。
【００１６】
一部の実施形態において、漏れ電流の増大及び処理変動がある場合がある高度の製造工程において製造されるＩＣデバイスのＩＤＤＱ試験方法を提供する。一部の実施形態において、高い漏れ電流及びデバイス間の有意な変動が存在する場合にＩＤＤＱ試験の問題点を緩和するためにＩＤＤＱ試験システムを実施する。
【００１７】
一部の実施形態において、試験処理は、測定値からの一般的な漏れ電流の除去を含み、一方、検出欠陥電流は増幅される。一部の実施形態において、次に、増幅欠陥電流を電流合計により更に増幅して良好な回路を欠陥回路から分離することを補助することができる。一部の実施形態において、電流試験又は自動試験機器（ＡＴＥ）を使用する付加的な電流の測定を必要とすることなく、小さい１組のＩＤＤＱ電流測定値において捕捉される欠陥電流の可観測性を増大させるＩＤＤＱ試験方法を提供する。
【００１８】
一部の実施形態において、試験方法及びシステムは、ＩＤＤＱ試験に信号及びシステム理論を適用する。試験方法の実施形態において、測定電流を入力信号、及び漏れ電流低減関数をシステムと見なす。入力信号がシステムに適用される時に、入力信号及び漏れ低減関数の畳み込みによりシステムの出力を説明することができる。一部の実施形態において、方法は、漏れの影響を低減して畳み込みを通じて低減関数により測定電流内に埋没している欠陥電流を増幅し、畳み込みから生じる増幅欠陥電流の合計により欠陥電流を更に増幅することができ、畳み込みでは、入力信号及び低減関数を構成する信号成分の積を合計する。
【００１９】
一部の実施形態において、試験パターンが適用された後に定常状態のＩＤＤＱ電流を感知することにより、ＡＴＥ（自動試験機器）又は他の装置又はシステムにより電流を測定することができる。通常演算において、ＩＤＤＱ試験に費やされる試験時間は、回路計又はＡＴＥで電流測定値に必要とされる時間に占められる。ＩＤＤＱ電流が判断される実施形態により、畳み込み及び合計を計算するのに必要とされる時間は、一般的に、ＩＤＤＱ電流測定時間と比較して取るに足らないものになり、従って、値判断を電流測定と同時に実行することができる。
【００２０】
一部の実施形態において、測定ＩＤＤＱ電流は、成分が「信号成分」及び「ノイズ成分」と解釈される合成電気量であると考えることができる。この図では、信号成分は、電流の求められている成分を示し、ノイズ成分は、不要な成分である。漏れ電流効果を低減し、ＩＤＤＱ欠陥（欠陥電流）により引き起こされた電流の可観測性を増大させることを目的とするＩＤＤＱ試験方法の実施形態において、漏れ電流は、ノイズ成分を構成し、欠陥電流は、信号成分を構成する。他の至る場所でゼロを仮定することによって１組の非ゼロ信号及びノイズ成分を表記ｆ（ｋ）で表すことができる関数として定義することができる。同様に測定電流及びノイズ電流をそれぞれＩm（ｋ）及びＩc（ｋ）ように示すことができる。
【００２１】
一部の実施形態において、高度の処理デバイスにおいて、トランジスタ上の短絡及び開路のような製造欠陥により引き起こされる欠陥電流をターゲットにするＩＤＤＱ方法を提供する。このようなデバイスに発生する突発故障は、電源及び接地短絡欠陥のようなあらゆる電流測定から直ちに検出することができるが、他の欠陥電流の方が繊細であり、このようなデバイスの電流変動で見失われる可能性がある。
【００２２】
一例として、漏れ（ノイズ）電流は、図１及び図２に示している。図１は、非欠陥ＣＭＯＳインバータ回路１０２の図である。図２は、故障検出方法、装置、又はシステムの実施形態による検出のための欠陥ＣＭＯＳインバータ回路２０２の図である。図１及び図２では、入力電圧（図１の１０４及び図２の２０４）が論理「１」にバイアスされた場合に、接地に接続されたＮＦＥＴ（Ｎ型電界効果トランジスタ）（１０６、２０６）はオンにされ、ＰＦＥＴ（Ｐ型電界効果トランジスタ）（１０８、２０８）はオフにされて、論理「０」の出力電圧（１１６、２１６）が生成される。しかし、入力電圧（１０４、２０４）が「０」にバイアスされた場合に、それぞれＰＦＥＴ（１０８、２０８）はオン、ＮＦＥＴ（１０６、２０６）はオフにされて、出力（１１６、２１６）で論理「１」が生成される。ＣＭＯＳ回路の理想的な電流特性は、理論的には、電流が例えば論理「１」から「０」に出力遷移中に流れることができ、出力が定常状態に到達する時に流れる電流はないことである。しかし、実際の作動において、小さい電流が、定常状態でＣＭＯＳトランジスタの中を流れる。この小さい電流は、「漏れ電流」であり、漏れ電流の量は、オン及びオフにされたトランジスタの抵抗に依存する。
【００２３】
オフにされた（Ｒoff）トランジスタの抵抗１１８は、オンにされた（Ｒon）トランジスタ１１４よりも有意に大きいので、図１に示すように、オームの法則を使用してＲoffで漏れ電流を近似することができる。被試験デバイス（ＤＵＴ）の全漏れ電流（Ｉleakage）１１２は、ＤＵＴにおいて全ての漏れ経路から電流を加算することによって取得することができる。非常に多くのトランジスタデバイスを含むシステム・オンチップ（ＳＯＣ）デバイスのような例えば大きい設計には潜在的に多くの漏れ経路がある。各論理ゲートは、例えば、独立した漏れ経路であると考えることができる。こういう理由から、潜在的に何百万ものゲートを有する回路の全漏れ電流は、大幅に増大する可能性がある。
【００２４】
一部の実施形態において、ＩＤＤＱ試験の例では、被試験デバイスのオフにされたトランジスタにおける故障をターゲットにすることができる。試験パターンという１組の入力刺激を使用し、回路において異なる部分集合のトランジスタをオン及びオフにすることができる。抵抗Ｒoffは、次に、定常状態中に電流フローを低減するように使用することになる。ＩＤＤＱ欠陥は、定常状態の抵抗を変えて電源（ＶDD）（１１０、２１０）から接地まで予想されるより有意に大きい電流が流れることを可能にする可能性がある。
【００２５】
例えば、短絡欠陥２２０が図２に示すようにＰＦＥＴ２０６内にある場合に、ＰＦＥＴ２０６は恒久的にオンにされ、抵抗は、Ｒonに恒久的に変更される。しかし、開いたままのゲートのような他の欠陥は、トランジスタを部分的にオンにする可能性がある。部分的にオンにされたトランジスタの抵抗は、Ｒonより大きいが、依然としてＲoffより有意に小さい可能性がある。例えば、ＮＦＥＴ２０８が入力刺激Ｖin＝「１」を強制することによってオンにされた場合に、大きい電流が、定常状態でＶDD２１０から接地に流れることができる。このような欠陥電流（Ｉdefect）２２２は、同様に予想することができ、図２に示すように、Ｉdefectは、ＶDD÷２Ｒonと予想することができる。図２は、グラフ表示でも電流を示している。例えば、Ｖinが論理「１」値２３０であり、Ｖout２３２が従って「０」である場合に、初期スパイクの後に、欠陥のないデバイスの定常状態ＩＤＤＱ電流は、例えば、定常電流レベル２３６に下がる。しかし、欠陥デバイスに対して、定常電流は、電流レベル２３４によって示すように高いままになる。
【００２６】
図３は、高度デバイスのＩＤＤＱ試験のための処理の実施形態を示す流れ図である。この図では、半導体デバイスは、被試験デバイス（ＤＵＴ）３０２として試験装置又はシステムに接続される。一部の実施形態において、電流試験をＤＵＴに適用するが、他の試験もこのような電流試験共に行うことができる。電流測定値に適用すべきノイズフィルタ関数に関して判断を提供し３０４、このような判断は、試験装置又はシステムの設計において行うことができる。ＤＵＴの電流試験の試験パターンを生成してＤＵＴに適用する３０６。このような試験パターンの結果、定常状態での電流をＤＵＴから測定する３０８。選択したフィルタを電流測定値に適用し３１０、このような印加により、結果として電流測定値の畳み込み３１２及び欠陥電流測定値の合計３１４が行われ、欠陥電流測定値が、漏れ電流測定値から分離される３１６。次に、欠陥電流を閾値と比較する３１８。欠陥電流が閾値３２０よりも大きい場合に、ＤＵＴを欠陥ありかつ不合格と判断することができる３２２。欠陥電流が閾値を超えない場合に３２０、ＤＵＴが欠陥ありか否かの判断はなく、引き続き、ＤＵＴの試験をデバイス３２４に計画されたあらゆる付加的な試験と共に行うことができる。
【００２７】
以下の方程式は、測定電流及びノイズ電流を定義する。
2014502721.tif 000003
［１］
2014502721.tif 000004
［２］
【００２８】
この図では、定常状態（Ｉm（ｋ）として示す）の試験パターンｋの測定電流は、欠陥電流及び回路の全ての漏れ電流経路から寄与された全漏れ電流Ｉc（ｋ）を含む可能性がある。Ｉm（ｋ）は、ｋ番目の試験パターンを適用した後にＩＤＤＱ電流を測定することによって取得することができる。欠陥によるＩＤＤＱ電流の増大は、ａ（ｋ）Ｉsatとして定義することができ、ここで、ａ（ｋ）∈Ｒは、欠陥からの電流寄与係数を示している。欠陥電流は、ＰＦＥＴ（又はＮＦＥＴ）飽和電流でモデル化されて同じ飽和電流の単位で測定される。Ｉc（ｋ）は、ＤＵＴにおいて全ての漏れ経路から漏れ電流を追加することによって予想することができる。漏れ電流を追加することによって予想することができるＩleakage（ｋ、経路）は、次に、特定の試験パターンｋのＤＵＴ内の経路の１つを流れる漏れ電流を示している。たとえノイズ電流を理論的に推定することができるとしても、ノイズ電流は、ランダムと考えることができ、μ＝Ｉ0でガウス分布を仮定する。
【００２９】
一部の実施形態において、方程式〔１〕及び〔２〕に示す電流の定義を使用し、欠陥電流の方が観測可能であるようにＩc（ｋ）の影響を低減する処理を実行する。一部の実施形態において、Ｉc（ｋ）の影響を低減し、かつ改良型可観測性を供給するために欠陥電流を増幅するために一般的なノイズフィルタ関数を設ける。処理の実施形態において、増幅欠陥電流の合計により更に可観測性が改善する。
【００３０】
図４は、電流の判断の実施形態におけるフィルタ関数の適用図である。この図では、要素４１０である定数関数ｃ（ｋ）＝Ｉ0は、全てのｋに対してＩ0のマグニチュードを有する理想的なＩc（ｋ）を表している。関数ｃ（ｋ）がフィルタ関数ｆ（ｋ）４２０の入力に適用される場合に、望ましいフィルタ関数の出力はゼロであるべきである。図４に示すように畳み込み４３０によりフィルタ関数の応答を説明することができる。畳み込み方程式では、一般的なノイズ関数を判断する基準が得られる。畳み込み方程式のいずれの解もΣｆ（ｋ）＝０という特性を満たすことを数学的に示すことができる。自明な解、全てのｋに対してｆ（ｋ）＝０は除外されるが、その理由は、自明な解は、共通ノイズだけでなくこのような（欠陥電流）信号も除去するからである。
【００３１】
一部の実施形態において、代替的に、畳み込みの代わりに重み付き合計を使用することができる。重み付き合計を割算のない移動平均と見ることができる。重み付き合計の場合に、合計ウインドウサイズは、フィルタ関数の非ゼロ成分により判断することができる。フィルタ関数の非ゼロ成分のマグニチュードは、合計に向けて電流測定値に割り当てられる重み値と見なすことができる。畳み込みは、ｃ（ｋ）の重みｆ（ｎ−ｋ）による重み付き合計と見ることができる。
【００３２】
図５Ａ及び図５Ｂは、欠陥電流検出処理、装置、又はシステムの実施形態で利用されるノイズフィルタ関数を示している。図示のように、非ゼロ信号成分のみが示されており、他の位置でゼロを仮定することができる。フィルタ関数５１０及び５２０は図４に示す畳み込み方程式４３０の可能な解であり、従って、これらのフィルタ関数はフィルタ関数基準を満たすことを示すことができる。
【００３３】
実際には、Ｉc（ｋ）は理想的ではなく、ＩＤＤＱ電流測定値にわたって変動する。Ｉc（ｋ）の統計的仮定に基づいて、畳み込みに関わっている電流測定値の数が増加する時に、又はｆ（ｋ）内の非ゼロ成分として増加する時にノイズ電流の影響を低減することができる。個数が増大したｆ（ｋ）成分は、畳み込み演算中により多くのノイズ成分を取り消すように演算することができる。
【００３４】
図６及び図７は、欠陥電流抽出処理の実施形態を示している。説明する内容の簡潔さを期すために、単一のＩsat欠陥電流が導入され、理想的な一般的なノイズ電流は、他の位置で仮定される。図６Ａ及び図６Ｂは、欠陥電流抽出処理の実施形態における測定電流関数Ｉm（ｋ）６１０及びフィルタ関数ｆ（ｋ）６２０を示している。このような図では、Ｆ0は、フィルタ関数内非ゼロ成分の数を示している。フィルタ関数ｆ（ｋ）６２０のＦ0は、例えば、３である。この例では、Ｍ0として示すいくつかの最初の電流測定値から図６の測定電流信号Ｉm（ｋ）を以下のように構成することができる。
2014502721.tif 000005
［３］
ここで、ｋ（ｍｏｄＭ0）は、「ｋ  ｍｏｄｕｌｏ  Ｍ0」を示している。
【００３５】
この例では、最初の電流測定値の組から、ｋ＜０に対してＩm（０）をＩm（ｋ）に割り当てる。畳み込みが最初の測定値内で完了することを可能にするために、測定電流全体を電流測定値の終点で繰り返す。畳み込みをあらゆるｋに対して無限に行うか、又は図６の場合と同様に１つのサイクル（すなわち、ｋ＝Ｍ0＋Ｆ0−２）の後に停止することができる。
【００３６】
図７は、欠陥電流を回復又は抽出する方法での畳み込みの実施形態を示している。一部の実施形態において、抽出欠陥電流を試験限界値又は閾値と比較し、ＤＵＴが欠陥であると見なすか否かを判断することができる。一部の実施形態において、処理は、欠陥電流を観測するためにｆ（ｋ）でＩm（ｋ）の畳み込み演算を行うことを含む。この例では、
2014502721.tif 000006
の範囲で畳み込みを提供する。
【００３７】
一部の実施形態において、共通ノイズは、ｆ（ｋ）により除去され、欠陥電流Ｉsatは、増幅される。欠陥電流のマグニチュードを回復するために畳み込みの絶対値を取る。一部の実施形態において、フィルタ関数による畳み込みを使用し、欠陥電流を増幅し、かつ一般的なノイズ電流を除去する。
【００３８】
しかし、実際には、一般的なノイズ電流はゼロでない。一部の実施形態において、フィルタ関数を利用して欠陥電流抽出の妥当性条件を示すことができる。例えば、左右の近傍点のノイズ電流が中心の２倍に近づいた場合に、より多くの欠陥電流を観測することができる。妥当性条件が保持される場合に、ノイズの影響｜Ｉc（４）−２Ｉc（５）＋Ｉc（６）｜は、例えば、２*Ｉsatよりも有意に小さくなる可能性がある。妥当性条件が保持されない場合に、ｆ（ｋ）は、ノイズの影響を低減された状態に保つためにより多くの非ゼロ成分を含む場合がある。
【００３９】
図８は、ノイズ電流を低減する処理の実施形態で、直列に適用された複数のフィルタ関数を示している。例えば、システム８１０内のフィルタ関数ｆ（ｋ）及びｇ（ｋ）は、ｑ≧１及びｒ≧１という仮定条件下で利用することができる図５に示す関数を含むことができる。一般は、フィルタ関数ｆ（ｋ）及びｇ（ｋ）は、同じか又は異なる関数とすることができ、又はあらゆる数の他のフィルタ関数とすることができる。一部の実施形態において、ｆ（ｋ）でのＩm（ｋ）の畳み込みから取得することができる中間電流関数Ｉ（ｊ）に対して、例（ａ）７１０に示す例を適用することができる。図８に示すように、フィルタ関数ｇ（ｊ）を適用してＩ（ｎ）８２０において更に増幅電流を増幅することができる。この例では、Ｉ（ｊ）に示す合計６つのＩsat電流及び１２個のＩsat電流が｜（ｇ*Ｉ）（ｎ）｜にある。また、フィルタ関数ｇ（ｊ）による畳み込みがｆ（ｋ）との比較において免れるフィルタリングされていないノイズ電流を更に低減することができるので、ｆ（ｘ）からフィルタリングされていないノイズ電流を更に低減することができる。より多くの電流測定値が｜（ｇ*Ｉ）（ｎ）｜の計算にも関わり、ここで、Ｉ（ｊ）＝｜（ｆ*Ｉm）（ｊ）｜である。
【００４０】
一部の実施形態において、振幅がδＩsatのように示す所定の閾値よりも大きい増幅電流を合計することにより、欠陥電流を更に増幅することができ、ここで、δは、実数である。合計電流をＩAように示すことができ、Ｉsatの単位（すなわち、ＩA／Ｉsat単位）で測定することができる。ＩA／Ｉsatは、いくつの飽和電流がＩAにあるのかを測定する。一部の実施形態において、合計電流ＩAを使用し、ＤＵＴを欠陥あり又は欠陥なしと見なすか否かを判断することができる。例えば、δ＝１．０である場合に、図８に示す｜（ｇ*Ｉ）（ｎ）｜信号の合計電流は、ＩA＝１２*Ｉsatである。一部の実施形態において、ＩAの試験限界値又は閾値が１２*Ｉsatよりも小さい場合に、ＤＵＴを欠陥ありと判断することができる。
【００４１】
一部の実施形態において、ＩAを取得する方法を方程式［４］に示している。
入力：全てのｎに対して｜（ｆ*ｙ）（ｎ）｜          ［４］
ＩA＝０；
ｆｏｒ
2014502721.tif 000007
｛
ｉｆ
2014502721.tif 000008
出力：ＩA
【００４２】
一部の実施形態において、ＩAの計算は、全てのｎに対して｜（Ｉm*ｆ）（ｎ）｜の条件付き合計を伴っている。閾値δＩsatより大きい増幅電流は、ＩAに加算される。そうでなければ、電流は無視される。δ＝０である場合に、いずれのサイズの欠陥電流も合計される。例では、図６に示すＩm（ｋ）の単一の欠陥電流、要素６１０は、畳み込み及び合計により１２回増幅される。ノイズ電流は、｜（Ｉn*ｇ）（ｎ）｜に低減することができ、ここで、Ｉn（ｊ）＝｜（Ｉc*ｆ）（ｊ）｜である。一部の実施形態において、所定の閾値よりも小さいか又は大きい振幅を有する増幅電流に含まれるフィルタリングされていないノイズ電流は除去され、及び／又は残りのノイズ電流は、合計中にそれぞれ平均される。
【００４３】
図９は、欠陥電流検出の実施形態で対処される欠陥電流及びノイズ電流の図である。ノイズ電流を低減することができる場合に、欠陥を捕捉する増大した数の電流測定値が畳み込みにおいて処理される時に、欠陥電流とノイズ電流間の差が増加し、合計は、図９の示すグラフ９１０に示す通りである。
【００４４】
一部の実施形態において、付加的な電流を測定することなくｎを増大させる処理を実行することができる。電流測定は、試験時間の観点から高価な作業である可能性があり、全体的な試験費を大いに増大させる可能性がある。一部の実施形態において、以下の取り組み、すなわち、測定電流関数の並び替え及び複数のフィルタ関数の使用１つ又はそれよりも多くによりｎの増加をもたらすことができる。このような手法は、畳み込み演算の結果が順序の影響を受けやすい観測に基づいている。最初の測定電流関数の成分が並べ替えられた場合に、並べ替えられた測定電流に演算された畳み込みにより異なる結果が得られる可能性がある。一部の実施形態において、関数Ｉm（ｋ）は、従って、並べ替えられたか又は置換された電流測定値と最初の電流測定値を連結することによって拡張することができる。欠陥電流が最初の電流測定値において捕捉された場合に、それは拡張された測定電流関数Ｉm（ｋ）で更に増幅することができる。
【００４５】
例えば、１０個の電流測定値を取り、３つの異なる並び替えを最初の電流測定値に連結した場合に、畳み込み｜（Ｉm*ｆ）（ｎ）｜は、１０個の代わりに４０個の電流測定値に対して演算することができる。一部の実施形態において、欠陥電流が最初の組の電流測定値において捕捉された場合に、図９に示すように、並び替えの連結を利用して有意にＩAを増大させて、欠陥部分を欠陥のない部分と区別するのを補助することができる。
【００４６】
一部の実施形態において、同じフィルタ関数を使用して並べ替えられた電流測定値上の畳み込みによる増幅は、複数のフィルタ関数を使用して最初の電流関数上の畳み込みにより同様に達成することができる。従って、並行して演算された複数のフィルタ関数を使用して異なる並び替えの役割を模倣することができる。
【００４７】
一部の実施形態において、１組の異なるフィルタ関数を最初のフィルタ関数の並び替えから同様に取得することができる。図１０は、電流測定値へのフィルタリング適用システムの実施形態の図である。一部の実施形態において、図１０の要素１０１０に示すように、１組のフィルタ関数を並行して最初の測定電流関数で畳み込むことができる。合計方法は、ＩA，xとして示すフィルタ関数ｆx（ｋ）を用いて図８に示す通りである。各合計電流を加算して１０２０、全合計電流ＩAを生成することができる１０３０。一部の実施形態において、合計電流を合計の代わりに他の演算を使用して結合することができる。
【００４８】
一部の実施形態において、複数のフィルタ関数を使用する利点は、畳み込み及び合計を自動試験機器（ＡＴＥ）で電流測定と同時に行うことができる点とすることができる。一部の実施形態において、電流をＡＴＥから測定すると直ちに、畳み込み及び合計を同時に行うことができる。一部の実施形態において、異なるフィルタ関数による増幅欠陥電流は、例えば、畳み込みの全ての段階で欠陥がないかを試験することができる。更に、畳み込みの終わりに、ＩA値が直ちに利用可能であるとすることができる。一部の実施形態において、予想されたより電流ＩAが有意に大きい場合に、被試験デバイスは欠陥ありと判断することができる。
【００４９】
欠陥電流検出の作業において、ノイズ電流低減は、利用されるフィルタ関数に依存する。しかし、実施形態は、フィルタ関数又はこのようなフィルタ関数を発生させる手法に限定されない。多くの有資格のフィルタ関数は、図４に示す基準を満たし、フィルタ関数を発生させる複数の異なる手法は、このような基準を満たす。
【００５０】
一部の実施形態において、フィルタ関数発生は、乱数発生及びｎ次Ψ再帰方程式に基づくことができる。ランダムフィルタ関数という乱数から得られるフィルタ関数を利用し、欠陥電流を増幅しながら、ノイズ電流を低減又除外することができる。ｎ次再帰方程式に基づくフィルタ関数は、ノイズ電流を低減して高次差演算を通じて欠陥電流を増幅することができる。図６Ａに示すＩm（ｋ）信号において含まれる単一の欠陥電流に対して、再帰フィルタ関数を利用して２k倍を上回って欠陥電流を増幅することができる。
【００５１】
一部の実施形態において、欠陥電流を増幅するために、図８に示すように、２つの異なる手法から得られるフィルタ関数を連続して適用することができる。例えば、ランダムフィルタ関数を電流測定値に適用して欠陥電流を増幅してノイズ電流を除外することができる。ランダムフィルタ関数による測定電流の畳み込みから生じる増幅電流信号に再帰フィルタ関数を適用することができる。例えば、以下の通りである。
入力：０≦ｎ＜Ｎ0）に対してアレイＨ（Ｎ0）（Ｈ（ｎ）＞０          〔５〕
０≦ｎ≦Ｎ0−１に対して、
Ａ＝ｒａｎｄ（ｍｉｎ、ｍａｘ、−０）
０≦ｈ≦Ｈ（ｎ）−１に対して、
ｆ（２Ｎ0ｎ＋ｈ）＝Ａ
ｆ（２Ｎ0ｎ＋（ｈ＋Ｈ（ｎ）））＝−Ａ
出力：ｆ（ｋ）、（０≦ｋ≦２）（ΣＨ（ｋ））−１
【００５２】
図１１Ａ及び図１１Ｂは、欠陥電流検出の実施形態におけるランダムフィルタ関数発生を示している。一部の実施形態において、ランダムフィルタ関数の生成では、サイズのＮ0の１次元アレイＨ（Ｎ0）の入力を受諾して関数ｆ（ｋ）を生成する。フィルタ関数のこのような生成において、Ｈ（ｎ）の各配列の要素により２Ｈ（ｎ）個の非ゼロｆ（ｋ）成分を得ることができる。一部の実施形態において、Ａとして示す増幅定数を入力として供給することができ、又は乱数発生関数（ｒａｎｄとして示す）を使用し、内部的に生成することができる。乱数発生関数ｒａｎｄ（ｍｉｎ，ｍａｘ，−０）は、最小値「ｍｉｎ」と最大値「ｍａｘ」の間に乱数を生成し、ゼロ（−０）の値は除外される。
【００５３】
０≦ｈ≦Ｈ（ｎ）−１に対して、増幅定数は、ｆ（ｈ）に、及びｆ（ｈ＋Ｈ（ｎ））に割り当てることができ、増幅定数の符号が逆転される。図１１に示すｆ（ｋ）の例は、ｒａｎｄ（Ａ0，Ａ0，−０）及び図１１Ａ（フィルタ関数１１１０）の入力Ｈ（３）＝［１，１，１］及び図１１Ｂ（フィルタ関数１１２０）のＨ（２）＝［１，２］を仮定する。得られるフィルタ関数ｆ（ｋ）がフィルタ関数基準を満たすことを示すことができる。得られたフィルタ関数は、測定電流内に埋没しているノイズ電流を低減しながら畳み込み中に欠陥電流を増幅することができる。
【００５４】
一部の実施形態において、フィルタ関数の選択は、ＩAの増幅及び欠陥電流の可観測性を改善することができる。更に、Ｈ（Ｎ0）内の偶数と奇数の番号の介在は、増幅が均一な場合に、欠陥電流の可観測性を増大させることができる。同じマグニチュードの増幅定数がｆ（ｋ）に使用された場合に、増幅は均一である。増幅定数のマグニチュードは、｜Ａ｜として示す増幅定数Ａの絶対値として定義することができる。偶数と奇数の番号がＨ（Ｎ0）において含まれている場合に、奇数又は偶数の測定値であるか否かに関わらず、欠陥電流を観測することができる。従って、このような電流をより頻繁に観測することができ、かつ合計で増幅することができる。例えば、Ｄが奇数である場合に、欠陥電流が測定電流Ｉm（ｊ）及びＩm（ｊ＋Ｄ）において捕捉された時に、例えば、図１１Ａに示すフィルタ関数１１１０が使用された場合に、それらの欠陥電流を観測することができない。しかし、図１１Ａに示すフィルタ関数１１１０の増幅が不均一な場合に、又は図１１Ｂに示すフィルタ関数１１２０が使用される場合に、同じ欠陥電流を覆い隠すことができない。
【００５５】
一部の実施形態において、処理は、関数ｒａｎｄ（ｍｉｎ，ｍａｘ，−０）にｍｉｎ及びｍａｘを供給することにより、均一な増幅及び不均一な増幅を伴うフィルタ関数を発生させることができる。
【００５６】
一部の実施形態において、フィルタ関数ｆ（ｋ）は、ｎ次Ψ再帰方程式を使用して生成することができる。ｎ次Ψ再帰方程式を使用するｆ（ｋ）の生成を図１２、図１３、及び図１４に示している。一部の実施形態において、ｎ次のデルタ再帰方程式では、満足したフィルタ関数基準からノイズ電流の影響を低減しながらより高い次数の再帰関係を通じて欠陥電流を増幅する。
【００５７】
図１２は、欠陥電流検出を提供する方法、装置、又はシステムの実施形態の再帰方程式を示している。特定の再帰方程式から、Ψn（ｃ（ｎ））は、Ψn−1（ｃ（ｎ））−Ψn−1（ｃ（ｎ−１））として再帰的に表される。Ψn（ｃ（ｎ））は、ｃ（ｎ）＝ｃ（ｎ−１）＝Ｉ0及び従ってｃ（ｎ）−ｃ（ｎ−１）＝０であるためにフィルタ関数基準を満たすことができる。従って、以下のように示すことができる。
Ψn（ｃ（ｎ））＝Ψn−1（ｃ（ｎ））−Ψn−1（ｃ（ｎ−１））＝０          〔６〕
【００５８】
Ψn（ｃ（ｎ））を表す方程式は、その展開から生じる差分方程式の係数の合計がゼロでもあることを意味する。これは、Ψn（ｃ（ｎ））がｃ（ｎ）信号で畳み込まれた係数と見ることができる場合にこの係数がフィルタ関数と見なされることを意味する。一部の実施形態において、従って、生成方法は、あらゆるｎに対してΨn（ｃ（ｎ））の展開係数を生成することである。Ψn（ｃ（ｎ））の展開が畳み込みと見なされる場合に、Ｆ0＝３のフィルタ関数は、例えば、以下のようにｎ＝Ｆ0−１＝２に対してΨn（ｃ（ｎ））から取得することができる。
Ψ2（ｃ（２））＝Ψ（ｃ（２））−Ψｃ（１）
＝（ｃ（２）−ｃ（１））−（ｃ（１）−ｃ（０））
＝ｃ（０）−２ｃ（１）＋ｃ（２）
＝ｆ（２−０）ｃ（０）＋ｆ（２−１）ｃ（１）＋ｆ（２−２）ｃ（２）        〔７〕
尚、ｆ（ｎ−ｋ）である。
【００５９】
方程式［７］のこのような計算から得られるフィルタ関数は、係数１、−２、１による差分方程式とすることができる。従って、ｋ＝２，１，０に対して、それぞれ、望ましいｆ（ｋ）＝１，−２，１である。図６Ｂは、得られるフィルタ関数を示している。このような例では、全ての一般的なノイズ電流成分は除去され、一方、欠陥電流は、２倍に増幅される。このような増幅は、提案する再帰方程式が左右両側の近傍信号成分に関して欠陥電流を抽出することができることによる。増幅定数が増大した場合に、増幅欠陥電流が高くなる。このような計算において、制約事項は、ノイズ電流を同時に低減する必要があることである。
【００６０】
図１３は、欠陥電流検出を提供する方法、装置、又はシステムの実施形態の畳み込みを使用して定義した高次ｋのフィルタ関数を示している。フィルタ関数ｆnは、ｆjでのフィルタ関数ｆiの畳み込みから取得することができ、ここで、ｎ＝ｉ＋ｊである。ｎ＝３の場合のｆnの判断の例を図１３に示している。ｆ2（１３２０）でのｆ1（１３１０）の畳み込みにより、ｆ3（ｋ）（１３３０）が生成され、ここで、ｋ＝０，１，２，３に対して、それぞれｆ3（ｋ）＝１，３，−３，−１である。しかし、欠陥電流の覆い隠しは、発生する恐れはなく、その理由は、増幅が均一でないからである。
【００６１】
図１３に示す定義は、演算に関して、高次フィルタ関数を実際に計算することができる方法を反映している。ｉ＝１である特別な場合には、フィルタ関数ｆ1を使用し、ｆn-1でｆ1を畳み込むことによってｎ次フィルタ関数を発生させることができる。このような場合に、畳み込みと組み合わされたｆ1をｉｎｃとして示す増分演算子と見なすことができる。更に、フィルタ関数ｆ1は、演算子関数と呼ぶことができる。演算子がいずれかのフィルタ関数に適用された時に、演算子は、フィルタ関数次数を増す。従って、フィルタ関数ｆnは、ｎ回演算子を適用することによって取得することができる。
【００６２】
図１４は、欠陥電流検出処理の実施形態での係数の計算を示している。図１４に示すように、演算子関数の観点から、ｎ次Ψ再帰方程式（デルタ再帰方程式１４２０として例示）の係数の計算１４１０は、（−ｘ＋ｙ）nの二項展開において係数を見つけるために、パスカルの三角形１４３０と同一である。従って、パスカルの三角形を図１３に示すように畳み込みにより、又は図１３に示すように演算子関数によるｉｎｃ演算子によって生成することができる。パスカルの三角形は、三角形内の２項係数の幾何学的構成であり、組合せを使用して階乗を伴う二項展開から生成されることが多い。一部の実施形態において、しかし、係数生成の畳み込み手法の方が効率的であり、計算の観点からより直観的演算が得られると考えられる。
【００６３】
ＩＤＤＱ試験手順の実施形態をここで判断されたフィルタ関数ｆ（ｋ）が非ゼロ成分のＦ0数を含むという仮定条件下で方程式［８］に示す。
１．ＩA＝０；ｆ（ｋ）］＝ノイズフィルタ関数；          〔８〕
２．ｎ＝０からＭ0＋Ｆ0−１に対して、ｄｏ｛
２．１．（ｎ＜Ｍ0）である場合｛試験パターンｎを適用する、
Ｉm（ｎ）＝ＡＴＥから電流を測定する、
（Ｉm（ｎ）＞電源短絡電流限界値）である場合に、｛試験不合格；｝｝
２．２（Ｆ0−１≦ｎ＜Ｍ0＋Ｆ0−１）｛Ｉ（ｎ）＝｜（Ｉm*ｆ）（ｎ）｜である場合に、
（Ｉ（ｎ）＞畳み込み試験限界値）である場合に、｛試験不合格；｝
そうでなければ、
｛（Ｉ（ｎ）＞δＩsat）である場合に、｛ＩA＝ＩA＋Ｉ（ｎ）；｝｝｝
３．（ＩA＞合計試験限界値）である場合に、｛試験不合格；｝
【００６４】
一部の実施形態において、ＩＤＤＱ試験手順により、畳み込み及び合計をＡＴＥで電流測定と同時に行うことができる。各電流測定値を電源短絡突発欠陥がないかを試験する。一部の実施形態において、電源短絡により引き起こされた欠陥電流は、非常に重大でありかつ直ちに目立つ可能性がある。被試験デバイス（ＤＵＴ）が電源突発欠陥のない場合に、回路計での各測定電流を使用して測定電流関数Ｉm（ｎ）を構成することができる。
【００６５】
一部の実施形態において、第１の電流測定値Ｉm（０）が回路計から入手可能である場合に、Ｉm（ｎ）＝Ｉm（０）を割り当てることによって全てのｎ＜０又は−Ｆ0＜ｎ＜０のＩm（ｎ）を構成することができる。一部の実施形態において、ＩＤＤＱ試験手順では、Ｍ0個の電流測定値及びＭ0＞Ｆ0を仮定する。（Ｆ0−２）番目の電流測定値が利用可能である場合に、第０から（Ｆ0−２）番目（Ｉm［０：Ｆ0−２］として示す）までの電流測定値又はその並び替えをＩm［Ｍ0：Ｍ0＋Ｆ0２］にコピーすることができる。代案において、必要に応じて、全てのｎ＜Ｍ0＋Ｆ0−２に対してＩm（Ｍ0＋Ｆ0−２）をＩm（ｎ）に割り当てることができる。図７に示すように、（Ｆ0−１）番目の電流測定値が利用可能な時に畳み込み及び合計を開始することができる。一部の実施形態において、しかし、早くは第０番目の電流測定値（Ｉm（０））が利用可能である時に、ｎ＜０に対してＩm（ｎ）＝Ｉm（０）仮定条件下で畳み込み及び合計を開始することができる。一部の実施形態において、畳み込み結果の各段階又は増幅電流を畳み込み試験限界値と比較してＤＵＴが欠陥か否かを判断する。最終電流Ｉm（Ｍ0−１）を回路計で測定した時に、電流信号Ｉm（ｎ）の構成を完了することができる。一部の実施形態において、残りのＩm［Ｍ0：Ｍ0＋Ｆ0２］に畳み込み及び合計を実行することによって試験を完了することができる。全ての畳み込みが終了した時に、ＩAを試験限界値と比較して欠陥を検出する。
【００６６】
図１５は、欠陥電流の検出の実施形態に対して、フィルタ関数を示している。一部の実施形態において、最終電流測定値Ｉm（Ｍ0−１）が利用可能な時に畳み込み及び合計が完了することができるように、添付の電流測定値Ｉm［Ｍ0：Ｍ0＋Ｆ0−２］に対する畳み込み及び合計を予め実行することができる。フィルタ関数が既知であるので、図１５に示す例のような部分的な畳み込み及び合計をＩm［Ｍ0：Ｍ0＋Ｆ0−２］に対して予め行って、必要とされる電流測定値が利用可能である時に完了することができる。図１５のｎ＝５の場合に、ｆ（０）及びＩm（０）であるＩm（５）を予め乗算し、Ｉm（４］）ｘｆ（１）及びＩm（３）ｘｆ（２）が畳み込み及び合計を完了するのを待つことができる。このようにして、測定電流が回路計から入手可能であると直ちに、必要とされる乗算及び加算を実行することができる。同様に、ｎ＝６に対して、２つの積Ｉm（５）ｘｆ（１）及びＩm（６）ｘｆ（０）の合計をＩm（０）及びＩm（１）が利用可能な時に計算することができ、最終電流Ｉm（Ｍ0−１）が測定される時に畳み込みを完了することができる。
【００６７】
一部の実施形態において、ＩＤＤＱ手順を拡張し、図８及び図１１に示す関数のような例えば複数のフィルタ関数に適合させることができる。図８の場合と同様に直列に適用されるフィルタ関数に対して、Ｉ（ｎ）が取得することができる時に、全てのフィルタ関数が適用されるまでＩm（ｎ）であるかのように同じＩＤＤＱ試験手順を再帰的にＩ（ｎ）に適用することができる。例えば、図８では、Ｉm［０：Ｍ0’−１］と見なすことができるＩ（ｎ）を取得するためにＩＤＤＱ手順をｆ（ｋ）及びＩm［０：Ｍ0−１］に適用することができる。次に、試験結果を取得するためにＩＤＤＱ手順を再びＩ（ｎ）及びｇ（ｊ）に適用することができる。
【００６８】
一部の実施形態において、図１１においてのような並列において演算されるフィルタ関数に同様に適合するように、方程式［８］の段階２．２を複数のフィルタ関数に対して繰り返すことができる。一部の実施形態において、各合計電流を方程式［６］の段階３に進む前に合計することができる。代案において、段階３を繰返し、全合計電流ＩAを生成するために電流が合計される前に別々に各個々の合計電流ＩA，xに対して試験限界値を検査することができる。
【００６９】
図１６は、ＩＤＤＱ測定値を利用する欠陥構成要素検出のための装置又はシステムの実施形態を示している。この図では、試験装置又はシステム１６００は、被試験デバイス（ＤＵＴ）１６５０と結合される。ＤＵＴ１６５０は、このような０．１３μｍ又はそれよりも小さいデバイスのような高度の製造工程を使用して生成される半導体デバイスを含むことができるが、実施形態は、いずれの特定のデバイスの試験にも限定されない。一部の実施形態において、試験装置又はシステム１６００は、ＤＵＴ１６５０を試験することに対して試験パターン１６１０を作成する論理を含む。生成された試験パターンは、ＤＵＴ１６５０においてトランジスタデバイスを通る経路内の電流を測定するために休止電流を印加するパターンを含むことができる。一部の実施形態において、試験装置又はシステム１６００は、更に、ＤＵＴ１６５０に生成された試験パターンを供給する入力インタフェース１６２０を含む。
【００７０】
一部の実施形態において、試験装置又はシステム１６００は、ＤＵＴ１６５０に対して電流１６３０測定モジュール又はユニットを更に含む。一部の実施形態において、電流測定値は、電流欠陥検出１６４０に対して論理によって使用される。一部の実施形態において、モジュールは、電流集大体の使用を含む検出欠陥電流を増幅しながら測定値から一般的な漏れ電流を除去するように作動する。一部の実施形態において、装置又はシステム１６００は、欠陥電流の検出を利用してＤＵＴ１６５０が欠陥ありか否かを判断する。
【００７１】
以上の説明では、説明上、本発明を完全に理解することができるように多くの特定の詳細に対して説明している。しかし、これらの特定の詳細の一部がなくても本発明を実施することができることが当業者に明らかであろう。他の例では、公知の構造及びデバイスがブロック図タイプに示されている。図示の構成要素間に中間の構造がある場合がある。本明細書に説明又は示す構成要素は、例示も説明もされない付加的な入力又は出力を有することができる。
【００７２】
本発明の様々な実施形態は、様々な処理を含むことができる。これらの処理は、ハードウエア構成要素により行うことができ、又はコンピュータプログラム又はコンピュータ実行可能命令で実施することができ、コンピュータプログラム又はコンピュータ実行可能命令を使用し、命令でプログラムされた汎用又は専用プロセッサ又は論理に処理を実行させることができる。代替的に、処理は、ハードウエア及びソフトウエアの組合せによって実行することができる。
【００７３】
本発明の様々な実施形態の各部分をコンピュータプログラム製品として供給することができ、コンピュータプログラム製品は、コンピュータプログラム命令が記憶された固定コンピュータ可読ストレージ媒体を含むことができ、コンピュータプログラム命令を使用し、コンピュータ（又は他の電子デバイス）が本発明の実施形態により処理を実行するようにプログラムすることができる。コンピュータ可読媒体には、フロッピーディスケット、光学ディスク、コンパクトディスク読取専用メモリ（ＣＤ−ＲＯＭ）、及び磁気光学ディスク、読取専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、消去可能プログラマブル読取専用メモリ（ＥＥＰＲＯＭ）、電気的消去可能プログラマブル読取専用メモリ（ＥＥＰＲＯＭ）、磁気又は光学カード、フラッシュメモリ、又は電子命令を記憶するのに適する他のタイプの媒体／コンピュータ可読媒体を含むことができるが、これらに限定されない。更に、本発明は、コンピュータプログラムとしてダウンロードすることができ、プログラムをリモートコンピュータから要求側コンピュータに転送することができる。
【００７４】
方法の多くを最も基本的な形態に説明しているが、処理を方法のいずれかに追加するか又は方法のいずれかにから削除することができ、本発明の基本的な範囲から逸脱することなく、説明した内容に情報を追加するか又は説明された内容から情報を差し引くことができる。多くの付加的な修正及び改作を行うことができることは当業者には明らかであろう。特定的な実施形態は、本発明を制限するためではなく、例示するために示すものである。本発明の実施形態の範囲は、上述の特定的な例により判断すべきではなく、下記の特許請求の範囲によってのみ判断すべきである。
【００７５】
要素「Ａ」が要素「Ｂ」に結合されたと呼ばれる場合に、要素Ａは、要素Ｂに直接に結合するか、又は例えば要素Ｃを通じて間接的に結合することができる。本明細書又は特許請求の範囲で構成要素、特徴、構造、処理、又は特性Ａが構成要素、特徴、構造、処理、又は特性Ｂを「引き起こす」と説明している時に、「Ａ」は、少なくとも「Ｂ」の部分的な原因であるが、「Ｂ」を引き起こしやすくする少なくとも１つの他の構成要素、特徴、構造、処理、又は特性がある場合があることを意味する。本明細書で、構成要素、特徴、構造、処理、又は特性を含む「場合がある」、「かもしれない」、又は「ことができるであろう」のように示す場合に、その特定の構成要素、特徴、構造、処理、又は特性を含む必要はない。本明細書で「ａ」又は「ａｎ」要素に言及した場合に、これは、説明する要素の１つしかないことを意味するわけではない。
【００７６】
実施形態は、本発明の実施又は例である。「実施形態」、「一実施形態」、「一部の実施形態」、又は「他の実施形態」への本明細書での言及は、実施形態に関連して説明する特定の特徴、構造、又は特性は少なくとも一部の実施形態に含まれるが必ずしも全ての実施形態に含まれるわけではないことを意味する。「実施形態」、「一実施形態」、又は「一部の実施形態」が様々な外観を示しても、必ずしも全てが同じ実施形態を指しているわけではない。本発明の例示的な実施形態の以上の説明において、本発明の様々な特徴は、時には、本発明の開示を簡素化して様々な本発明の態様の１つ又はそれよりも多くを理解しやすくすることを目的として単一の実施形態、図面、又はその説明にまとめられていることは認められるものとする。しかし、この開示の方法は、主張する主題に各請求項において明示的に説明されているものよりも多い特徴が必要であるという意図を反映するとは解釈しないものとする。むしろ、特許請求の範囲が反映するように、本発明の実施形態は、単一の上述の開示する実施形態の全部ではない特徴にある。従って、特許請求の範囲は、本明細書に明示的に組み込まれており、各請求項は、本発明の個別の実施形態として存在する。
【符号の説明】
【００７７】
３０２  被試験半導体デバイス（ＤＵＴ）を置く処理
３０４  電流測定値に適用すべきノイズ関数を判断する処理
３０６  試験パターンを生成してＤＵＴに適用する処理
３０８  定常状態の電流ＩDDを測定する処理
３１０  フィルタを電流測定値に適用する処理
【図１】
2014502721.tif 000009
【図２】
2014502721.tif 000010
【図３】
2014502721.tif 000011
【図４】
2014502721.tif 000012
【図５Ａ】
2014502721.tif 000013
【図５Ｂ】
2014502721.tif 000014
【図６Ａ】
2014502721.tif 000015
【図６Ｂ】
2014502721.tif 000016
【図７】
2014502721.tif 000017
【図８】
2014502721.tif 000018
【図９】
2014502721.tif 000019
【図１０】
2014502721.tif 000020
【図１１Ａ】
2014502721.tif 000021
【図１１Ｂ】
2014502721.tif 000022
【図１２】
2014502721.tif 000023
【図１３】
2014502721.tif 000024
【図１４】
2014502721.tif 000025
【図１５】
2014502721.tif 000026
【図１６】
2014502721.tif 000027
【国際調査報告】
2014502721.tif 000028
2014502721.tif 000029