(57)【要約】  リソグラフィプロセスは、基板上にレジスト層が配置される準備ステップと、レジスト層内に少なくとも１つの先行フィーチャ（１１２）を画定するために実行される先行リソグラフィステップとを含み、そのプロセスは、先行リソグラフィステップ中に、レジスト層内にレリーフを形成する少なくとも１つの位置決めマークを形成することを含み、レジスト層に少なくとも１つの後続のリソグラフィステップが適用され、後続のリソグラフィステップは、少なくとも１つの位置決めマークに応じてリソグラフィ手段を位置決めすることを含む先行位置決めステップと、少なくとも１つの位置決めマークに応じて位置決めされたリソグラフィ手段を用いてレジスト層内に更なるフィーチャ（１１８）を形成する少なくとも１つのステップとを含むことを特徴とする。
2014517501.tif 000002
【特許請求の範囲】
【請求項１】
レジスト層（１１０）が基板（１００）上に堆積される準備ステップと、前記レジスト層（１１０）内に少なくとも１つの予備パターン（１１２）を画定するために実行される予備リソグラフィステップとを含むリソグラフィ方法であって、
・前記予備リソグラフィステップはナノインプリンティングステップを含み、前記ナノインプリンティングステップ中に、レリーフ（１２２）を設けられた型（１２０）が前記レジスト層（１１０）内に貫入し、前記少なくとも１つの予備パターン（１１２）及び少なくとも１つの位置決めマーク（１１６）を生成し、前記レジスト層（１１０）内にレリーフを形成することを特徴とし、
・前記方法は前記レジスト層（１１０）に適用される少なくとも１つの後続のリソグラフィステップを含み、前記後続のリソグラフィステップは、
前記少なくとも１つの位置決めマーク（１１６）に応じてリソグラフィ手段を位置決めすることを含む予備位置決めステップと、
前記少なくとも１つの位置決めマーク（１１６）に応じて位置決めされたリソグラフィ手段を用いて前記レジスト層（１１０）内に更なるパターン（１１８）を形成する少なくとも１つのステップとを含み、前記更なるパターン（１１８）を形成する前記ステップは、予備パターン（１１２）のうちの少なくとも一部を露光するステップを含むことを特徴とする、リソグラフィ方法。
【請求項２】
更なるパターン（１１８）を形成する前記ステップは、少なくとも１つの予備パターン（１１２）を更なるパターン（１１８）と重ね合わせ、前記レジスト層（１１０）内に少なくとも２段の深さを有する少なくとも１つの最終凹パターン（１１７）を前記レジスト層（１１０）内に形成するように実行される、請求項１に記載の方法。
【請求項３】
更なるパターン（１１８）を形成する前記ステップは、前記レジスト（１１０）内に、少なくとも２段の高さ（１１３、１１４）を有する少なくとも１つの最終凸パターン（１１９）を形成するように実行される、請求項１に記載の方法。
【請求項４】
前記位置決めステップは、光回折によって前記位置決めマーク（１１６）を検出することを含む、請求項１に記載の方法。
【請求項５】
前記更なるパターンの中の少なくとも１つは前記少なくとも１つの予備パターンから分離される、請求項１に記載の方法。
【請求項６】
前記少なくとも１つの後続のリソグラフィステップ後に、前記少なくとも１つの予備パターン（１１２）及び前記更なるパターン（１１８）を前記レジスト層（１１０）から前記基板（１００）に転写することからなる転写ステップを含む、請求項１に記載の方法。
【請求項７】
前記少なくとも１つの位置決めマーク（１１６）は、前記少なくとも１つの後続のリソグラフィステップの終了時に維持される、請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記少なくとも１つの位置決めマーク（１１６）は前記レジスト層（１１０）から前記基板（１００）の中に転写される、請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記少なくとも１つの位置決めマーク（１１６）は前記少なくとも１つの後続のリソグラフィステップ中に除去される、請求項６に記載の方法。
【請求項１０】
前記転写ステップは、前記レジスト（１１０）の層及び前記基板（１００）の層をエッチングするステップを含み、前記エッチングは前記レジストの場合及び前記基板（１００）の場合に概ね同一の選択性を有する、請求項６から９のいずれか一項に記載の方法。
【請求項１１】
前記転写ステップは、前記少なくとも１つの最終パターン（１１７、１１９）を前記レジスト層（１１０）から前記基板（１００）の中に転写し、前記基板（１００）内に、２段のエッチング深さを有する少なくとも１つの最終３次元パターンを形成するように実行される、請求項６から１０のいずれか一項に記載の方法。
【請求項１２】
前記少なくとも１つの最終パターンの中に導電性材料を供給するステップを含む、請求項１から１１のいずれか一項に記載の方法。
【請求項１３】
前記準備ステップの前に、前記基板（１００）内に少なくとも１つの集積回路層が形成され、前記転写ステップ及び前記供給ステップは、前記導電性材料がラインと、前記ラインを前記少なくとも１つの集積回路層に接続する垂直相互接続とを形成するように実行される、請求項１から１２のいずれか一項に記載の方法。
【請求項１４】
前記レジスト（１１０）は感光性レジストであり、前記レジスト層（１１０）内に更なるパターン（１１８）を形成する前記ステップはフォトリソグラフィステップを含み、前記露光することは、前記少なくとも１つの予備パターン（１１２）の少なくとも一部を照射することを含む、請求項１に記載の方法。
【請求項１５】
前記レジスト層（１１０）内に更なるパターン（１１８）を形成する前記ステップは電子ビームリソグラフィステップ又はイオンビームリソグラフィステップを含み、前記露光することは、前記少なくとも１つの予備パターン（１１２）の少なくとも一部を書き込むことを含む、請求項１に記載の方法。
【請求項１６】
前記ナノインプリンティングステップは、レジスト残留物が前記予備パターン（１１２）によって形成された凹部の底部に現れるように実行され、更なるパターン（１１８）を形成する前記ステップは、前記凹部の底部にある前記レジスト残留物を消失させるように、又は前記レジスト残留物内に前記凹部から前記基板（１００）まで延在する少なくとも１つの開口部を作製するように実行される、請求項１４又は１５に記載の方法。
【請求項１７】
前記レジストはポジ型感光性レジストであり、前記後続のリソグラフィステップは、前記凹部の底部にある前記レジスト残留物を消失させるように、又は前記凹部から前記基板（１００）まで延在する少なくとも１つの開口部を作製するように、前記レジスト残留物を少なくとも部分的に照射するように実行される照射ステップを含むフォトリソグラフィステップを含む、請求項１４と併用される請求項１６に記載の方法。
【請求項１８】
前記予備リソグラフィステップは、第１の厚み（１１３）を有する第１のゾーンと、前記第１の厚みよりも薄い厚み（１１４）をそれぞれ有する第２のゾーンとを画定し、前記少なくとも１つの後続のリソグラフィステップは、前記レジストを前記第２のゾーンのうちの少なくとも幾つかにおいて少なくとも部分的に消失させるように実行される、請求項１に記載の方法。
【請求項１９】
更なるパターン（１１８）を形成する前記ステップはナノインプリンティングステップを含む、請求項１から１８のいずれか一項に記載の方法。
【請求項２０】
幾つかの後続のリソグラフィステップを含み、各後続のリソグラフィステップが更なるパターン（１１８）を形成するステップを含み、ナノインプリンティングステップ、フォトリソグラフィステップ、電子ビームリソグラフィステップ、イオンビームリソグラフィステップの中の１つを含む、請求項１から１９のいずれか一項に記載の方法。
【請求項２１】
前記予備パターン（１１２）は前記位置決めマーク（１１６）の深さよりも浅い深さを有する、請求項１から２０のいずれか一項に記載の方法。
【請求項２２】
レジスト層（１１０）で覆われる基板（１００）を備える多層アセンブリ（２００）であって、前記レジスト層（１１０）は複数の予備凹パターン（１１２）を含み、前記レジスト層（１１０）は少なくとも１つの位置決めマーク（１１６）を含み、前記少なくとも１つの位置決めマーク（１１６）は、前記レジスト層（１１０）内に凹レリーフを形成し、前記少なくとも１つの位置決めマーク（１１６）に対してリソグラフィ装置を位置決めできるように構成されることを特徴とし、前記少なくとも１つの位置決めマーク（１１６）は前記予備パターン（１１２）の前記深さよりも深い深さを有することを特徴とする、多層アセンブリ。
【請求項２３】
請求項２２に記載の多層アセンブリ（２００）からマイクロエレクトロニクスデバイスを製造する方法であって、前記方法は、前記多層アセンブリ（２００）の前記レジスト層（１１０）内に、リソグラフィ装置を用いてパターン（１１８）を生成する少なくとも１つのリソグラフィステップを含み、前記リソグラフィステップは、
前記リソグラフィ装置を位置決めするステップを含み、前記位置決めするステップは、前記レジスト層（１１０）内に形成された前記少なくとも１つの位置決めマーク（１１６）を検出するステップと、前記少なくとも１つの位置決めマーク（１１６）に対して前記リソグラフィ装置を位置決めするステップとを含み、
前記リソグラフィステップは、前記少なくとも１つの位置決めマーク（１１６）に応じて位置決めされた前記リソグラフィ装置を用いて前記レジスト層（１１０）内に更なるパターン（１１８）を形成するステップも含み、前記更なるパターン（１１８）を形成する前記ステップは、前記レジスト層（１１０）内に少なくとも２段の深さを有する少なくとも１つの最終凹パターン（１１７）を、又は少なくとも２段の高さ（１１３、１１４）を有する最終凸パターン（１１９）を形成するように、少なくとも１つの予備パターン（１１２）の少なくとも一部を露光することを含む、マイクロエレクトロニクスデバイスを製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に集積回路のリソグラフィに関し、より詳細には、幾つかのリトグラフを含むリソグラフィ方法を記述する。
【０００２】
本発明の特に有利な応用例は、パターンを種々の厚みにエッチングできるようにするリソグラフィ方法である。
【背景技術】
【０００３】
マイクロエレクトロニクス産業によって作製される回路の集積度が徐々に高くなるに伴って、この発展を持続できるようにするために、これらのデバイスの全ての作製段階において用いられる不可欠な技法であるリソグラフィは、数多くの課題に対処しなければならない。
【０００４】
具体的には、リソグラフィは、数十年にわたって、単面とはいえ、徐々に小さくなり、徐々に高精度になるパターンを作製するのに必ず使用される技法であったが、今では、１つ又は複数の下層材料のエッチングを、単一の製造ステップ中に少なくとも２つの異なる厚みにおいても達成できるか否かが問われている。
【０００５】
この発展の代表例が、集積回路の上側層のデバイスの相互接続に関与する回路の水平線を、既に作製されている下側層に上側層を接続する垂直相互接続、言い換えると、ビアと同じ製造段階中に同時に作製することができる技法である。集積回路の全ての構成要素を相互接続できるようにするために、実際には、ほとんどの場合に、少なくとも５つの回路層が必要であり、製造ステップ数をできる限り少なくすることが重要である。金属を嵌め込む中世の方法に関連して、「デュアルダマシン（ｄｕａｌ  ｄａｍａｓｃｅｎｅ）又は「ダマシン（ｄａｍａｓｃｅｎｅ）」、言い換えると、それぞれ「ダブルダマシン（ｄｏｕｂｌｅ  ｄａｍａｓｃｅｎｉｎｇ）」又は「ダマシンｄａｍａｓｃｅｎｉｎｇ）」という英語用語によって知られているこの技法は、先行する相互接続層上に堆積された酸化物層内に、相互接続ライン及びビアのサイトが予め形成されていることを前提とする。電気的絶縁体としての役割を果たす下層の酸化物層を維持しながら、相互接続ラインを形成することを意図したトレンチが、そこにエッチングされる。ビアのサイトは、トレンチの内部に、相互接続されることになる下層の場所まで酸化物内に延在する垂直穴の形で作製される。したがって、一方はトレンチ用、他方はビアの垂直穴に対応する、２つの異なるエッチング厚を達成できなければならない。この技法の利点は、その後、垂直穴及び相互接続トレンチが、通常シリコンウエハによって形成される基板の全面にわたる金属によって、同じ堆積動作中に充填されることである。それらの相互接続は、ウエハの化学機械研磨が余分な金属を除去した後に実質的に形成され、トレンチ内、及びビアを形成することを意図した垂直穴内に埋め込まれた金属のみが残される。
【０００６】
デュアルダマシンの数多くの実施態様が提案されてきたが、２段の酸化物エッチングを互いに対して、言い換えると、相互接続ラインを形成することを意図しているトレンチに対してビアを形成することを意図している垂直穴を正確に位置決めしなければならないという共通の難題を抱えている。それゆえ、それは、得られる最終パターンの画定を制御する微妙な問題である。最終パターンの画定に関するこの不都合は、最終パターンが非常に小さな寸法を有するときにさらに問題となる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の１つの目的は、この不都合を少なくとも制限することである。より詳細は、別の目的は、幾つかのリソグラフィステップを必要するパターンの画定を改善することである。
【課題を解決するための手段】
【０００８】
本発明は、その対象としてリソグラフィ方法を含み、基板上にレジスト層が堆積される準備ステップと、レジスト層内に少なくとも１つの予備パターンを画定するために実行される予備リソグラフィステップとを含み、予備リソグラフィステップは、レリーフを設けられた型がレジスト層内に貫入し、それぞれがレジスト層内に１つの凹部を画定する少なくとも１つの予備パターンを生成し、レジスト層内に凹レリーフを形成する少なくとも１つの位置決めマークを画定するナノインプリンティングステップを含む。さらに、その方法は、レジスト層に適用される少なくとも１つの後続のリソグラフィステップを含み、そのリソグラフィステップは以下のステップを含む。
少なくとも１つの位置決めマークに応じてリソグラフィ手段を位置決めすることを含む予備位置決めステップ。
少なくとも１つの位置決めマークに応じて位置決めされたリソグラフィ手段を用いて、レジスト層内に更なる凹パターンを形成する少なくとも１つのステップ。更なるパターンを形成するステップは、少なくとも１つの予備パターンの少なくとも一部を露光することを含む。
【０００９】
レジストを露光する際に露光されたレジストが消失する場合には、エンボス加工されたゾーンによって予備パターンが形成され、その後、エンボス加工されたゾーン上に凹部として更なるパターンも形成される。このようにして、例えば、レジスト層の内部に少なくとも２つの異なる深さ又は異なる高さ、言い換えると、２段の階段を有する凹部によって形成されたパターンを得ることができる。実際には、予備パターンは第１の深さを画定し、予備パターン上に重ね合わせられた更なるパターンが第２の深さを画定する。その深さは、レジスト層の空き表面に対して、言い換えると、ナノインプリンティング中に型が貫入するレジスト層の面に対して決定される。その高さは、レジスト層が載置される基板と接触しているレジスト層の面に対して決定される。
【００１０】
レジストを露光する際に、露光されたゾーンの外側のレジスト（照射を受けたネガ型フォトレジスト）が消失する場合には、その後、例えば、最終パターンが、後続のリソグラフィ前のレジストの厚みに概ね対応する第１の高さと、それよりも低く、ナノインプリンティング中にエンボス加工されたゾーンに対応する第２の高さとを有する凸部を形成することができる。
【００１１】
それゆえ、１つ又は複数の位置決めレリーフマークは、一連のリソグラフィステップを互いに対して、かつ非常に正確に位置決めできるようにする。それゆえ、予備リソグラフィステップ中に得られたパターンは、後続のリソグラフィステップ中に得られたパターンに対して完全に位置決めされる。それゆえ、２段の深さにおいて形成される最終パターンは、良好に画定されるとともに、おそらくは小さなサイズ、典型的は１マイクロメートル未満のサイズからなる。
【００１２】
さらに、それらのマークはレジスト内に作製される。それゆえ、本発明は、パターンを画定する前に、基板内に位置決めマークを作製する必要はない。それゆえ、本発明は、英語では通常「剥離（ｓｔｒｉｐｐｉｎｇ）」と呼ばれ、基板内にマークを作製する際に通常必要とされるが、基板を劣化させる、レジストのエッチングステップ及び除去ステップを回避できるようにする。特に、レジストのエッチング及び除去のための解決法又は技法は、基板の下層を劣化させる恐れがあることがわかっていた。それゆえ、特に基板がレジスト下に既に形成された集積回路層を含むときに、エッチングステップを利用すると害を及ぼす恐れがある。
【００１３】
それゆえ、本発明は、基板及び基板が含む可能性がある層の完全性を維持するという利点も有する。
【００１４】
さらに、本発明は、パターンの形成ステップ中に位置決めマークを形成できるようにする。それゆえ、ステップの全数を、それゆえ、コストを削減する傾向がある。
【００１５】
別の態様によれば、本発明は、１つの対象としてリソグラフィ方法を有し、レジスト層が基板上に配置される準備ステップと、レジスト層内に少なくとも１つの予備パターンを画定するように実行される予備リソグラフィステップとを含む。特徴として、本方法は、予備リソグラフィステップ中に、レジスト層内にレリーフを形成する少なくとも１つの位置決めマークを形成することを含む。さらに、本方法は、レジスト層に適用される少なくとも１つの後続のリソグラフィステップを含み、そのリソグラフィステップは以下のステップを含む：少なくとも１つの位置決めマークに応じてリソグラフィ手段を位置決めすることを含む予備位置決めステップ；少なくとも１つの位置決めマークに応じて位置決めされたリソグラフィ手段を用いて、レジスト層内に更なるパターンを形成するステップ。
【００１６】
任意選択では、本発明による方法は、以下の任意選択のステップ及び特徴のうちの少なくともいずれか１つを有する場合がある。
【００１７】
更なるパターンの中の少なくとも１つが、レジスト層内に少なくとも１つの３次元パターンを形成するように少なくとも１つの予備パターン上に重ね合わせられる。
【００１８】
３次元パターンを形成することに対する代替形態として、それゆえ、更なるパターンは少なくとも１つの予備パターンに重ね合わせられない。このようにして、相対的な位置決めを改善された２次元パターンが得られる。
【００１９】
位置決めステップは、光回折によって位置決めマークを検出することを含む。
【００２０】
少なくとも１つの更なるパターンが少なくとも１つの予備パターン上に重ね合わせられることが好都合である。
【００２１】
更なるパターンを形成するステップは、レジスト層内に少なくとも２段の深さを有する少なくとも１つの最終凹パターンを形成するように実行される。代替的には、更なるパターンを形成するステップは、少なくとも２段の高さを有する少なくとも１つの最終凸パターンを形成するように実行される。
【００２２】
本方法は、少なくとも１つの後続のリソグラフィステップ後に、少なくとも１つの予備パターン及び更なるパターンをレジスト層から基板に転写することを含む転写ステップを含む。
【００２３】
第１の変形形態によれば、少なくとも１つの後続のリソグラフィステップの終了時に位置決めマークが維持される。このようにして、他の後続のリソグラフィステップによって位置決めマークを再利用することができ、それにより、必要なステップ数を制限し、製造方法全体を簡単にすることができる。必要なら、その後、位置決めマークは、レジスト層から基板に転写され、リソグラフィによって得られた全てのパターンの良好な相対的位置決めを有するように他のリトグラフによって再利用されるようにする。さらに、最終製品を得るために必要なステップ数が削減される。
【００２４】
第２の変形形態では、少なくとも１つの後続のリソグラフィステップ中に、位置決めマークが除去される。通常、これらの位置決めマークを消失させるために、そのレジストがポジ型感光性レジストである場合には、それらの位置決めマークを照射すれば十分である。レジストがネガ型感光性レジストである場合には、これらのマークを照射しなくても十分になる。
【００２５】
最後の変形形態によれば、これらのマークが位置合わせのために働いた後に、それらのマークは、基板に転写されることになる有用なパターンを形成するように最終的に変更することができる。これら２つの後者の変形形態では、都合の良いことに、基板における位置合わせマークに起因して空間が失われない。この空間を用いて、機能的なゾーンを形成することができる。
【００２６】
転写ステップは、レジスト層及び基板層をエッチングするステップを含む。そのエッチングは、都合の良いことに、レジスト及び基板に対して概ね同一の選択性を有する。しかしながら、異なるアスペクト比を得るために一方のエッチングに比べて他方のエッチングの選択性を高めることによって、転写されるパターンの形状に影響を及ぼすために特に用いられる場合がある特定の選択性を受け入れることもできる。特に都合の良いことに、そのエッチングステップはプラズマエッチングを含む。このタイプのエッチングは基本的に異方性であり、それはエッチングが基板の平面に対して基本的に垂直な方向に行われることを意味する。パターンの壁は相対的に十分に維持され、それにより、パターンの小さな寸法を保持する。それゆえ、このタイプのエッチングは、結果的な精度の制御を改善できるようにする。
【００２７】
都合の良いことに、少なくとも１つの３次元パターンを形成するように、更なるパターンの中の少なくとも１つが少なくとも１つの予備パターン上に重ね合わせられ、転写ステップは、少なくとも１つの３次元パターンをレジスト層から基板に転写し、レジスト層内の少なくとも１つの最終３次元パターンを基板内に形成するように実行される。
【００２８】
都合の良いことに、その方法は、少なくとも１つの最終３次元パターンの中に導電性材料を供給するステップも含む。
【００２９】
準備ステップに先行して、基板内に少なくとも１つの集積回路層が形成される。さらに、転写ステップ及び供給ステップは、導電性材料が相互接続ラインと、そのラインを少なくとも１つの集積回路層に接続する垂直相互接続とを形成するように実行される。
【００３０】
そのラインは基板の表面に対して概ね平行な平面内に延在するトレンチによって形成される。垂直相互接続、すなわち、ビアは、導電性材料を収容し、トレンチから基板の表面に対して概ね垂直に延在する垂直穴によって形成される。ビアは、集積回路層を形成するか、又は形成するように意図された、基板の下層まで延在する。位置決めマークは、ラインを形成するように意図されたトレンチに対して垂直穴を非常に正確に位置決めできるようにするので、このようにして、本発明は相互接続を特に正確に作製できるようにする。さらに、これらの相互接続の形成は、基板の下層を劣化させることなく達成される。
【００３１】
都合の良いことに、導電性材料は銅からなる。この材料はスクリーン印刷のような通例の技法によって堆積できないという欠点を有するが、これらの通例の技法とともに通常利用される材料よりも良好に電気を流すという利点を有するので、本発明は特に好都合であることがわかる。それゆえ、これらの導電性によって、銅は回路を機能させるのに必要な電力を制限できるようにする。また、銅は、ライン及び相互接続の幅を狭くできるようにし、それにより、集積回路のサイズを縮小することにつながる。
【００３２】
予備リソグラフィステップは、後続のリソグラフィステップとは別である。
【００３３】
好ましくは、予備リソグラフィステップは、レリーフを設けられた型がレジスト層に貫入し、少なくとも１つの位置決めマーク及び少なくとも１つの予備パターンを生成するナノインプリンティングステップを含む。
【００３４】
この実施形態は、基板をさらに劣化させる可能性があるレジストエッチング及び除去の任意の更なるステップを必要とすることなく、特にレリーフ内に位置決めマークを生成できるようにするので、特に好都合である。さらに、レリーフ内に位置決めマークを得るために、任意のレジスト現像ステップを必要としないので、現像液によるレジストの任意の汚染が回避される。それゆえ、後続のステップによって得られるパターンの品質が改善される。
【００３５】
さらに、この実施形態は、非常に小さなサイズのパターンを画定できるようにする。
【００３６】
レジスト層内に更なるパターンを形成するステップは、フォトリソグラフィステップ、又は電子ビームリソグラフィステップ、又はイオンビームリソグラフィステップを含む。
【００３７】
ナノインプリンティングによるリソグラフィステップに比べて、ナノインプリンティングによるリソグラフィステップ後に、光、電子又はイオンによるリソグラフィステップを続けることによって、非常に高い精度、及び完全に制御された相対的位置を有するパターンを画定できるようになる。
【００３８】
ナノインプリンティングステップは、少なくとも１つの予備パターンがレジスト内に凹部を画定するように実行され、更なるパターンを形成するステップは、更なるパターンのうちの少なくとも１つが、凹部を画定する予備パターン上に少なくとも部分的に重ね合わせられるように実行される。それゆえ、この方法は、レジスト内に、改善された形状精度を有する３次元パターンを生成できるようにする。具体的には、この実施形態は、縮小された寸法、典型的には１００ナノメートル未満、さらには５０ナノメートル未満の寸法を有する３次元パターンを得るのに非常に好都合であることがわかっており、形状の制御が改善される。
【００３９】
さらに、この実施形態は、互いに絶縁された３次元パターンを得られるようにする。３次元パターンを形成する既知の技法は、連続するリソグラフィステップ間の相対的な位置決めが不正確であることが最終パターンの形状に及ぼす結果を制限するために、或る特定のパターンを連続させることに基づく。
【００４０】
それゆえ、本発明による方法は、サイズが小さく、互いに絶縁された３次元パターンを得られるようにする。
【００４１】
一実施形態によれば、更なるパターンを形成するステップは、更なるパターンのうちの少なくとも１つが、凹部を画定する予備パターン上に少なくとも部分的に重ね合わせられるように、かつ凹部の底部にあるレジスト残留物を消失させるように、又は凹部から基板まで延在する穴を作製するように実行される。
【００４２】
それゆえ、本発明による方法は、予備パターンの全幅、言い換えると、予備リソグラフィ中にエンボス加工されたゾーン全体が更なるパターンによって覆われる場合には、それらのパターンの底部にあるレジストを消失させることができるようにする。このようにして、ナノインプリンティングによるリソグラフィの著しい不都合が解決される。
【００４３】
代替的には、レジストが予備パターンの一部にわたってのみ、言い換えると、予備リソグラフィ中にエンボス加工されたゾーンの一部にわたってのみ消失することによって、予備パターンと基板との間を導通できるようにする開口部を形成できるようになる。このようにして得られた最終パターンは、典型的には、集積回路の幾つかのレベル間の垂直相互接続を形成できるようにする。
【００４４】
都合の良い実施形態によれば、レジストは感光性レジストであり、レジスト層内に更なるパターンを形成するステップはフォトリソグラフィステップを含み、露光は、少なくとも１つの予備パターンの少なくとも一部を照射することを含む。
【００４５】
都合の良い実施形態によれば、レジスト層内に更なるパターンを形成するステップは、電子ビームリソグラフィステップ又はイオンビームリソグラフィステップを含み、露光は、少なくとも１つの予備パターンの少なくとも一部を書き込むことを含む。
【００４６】
都合の良い実施形態によれば、レジストはポジ型感光性レジストであり、後続のリソグラフィステップは、凹部の底部にあるレジスト残留物を消失させるように、又は凹部から基板まで延在する穴を作製するように実行される照射ステップを含むフォトリソグラフィステップを含む。
【００４７】
好ましくは、予備リソグラフィステップは、第１の厚みを有する第１のゾーンと、それぞれ第１の厚みよりも薄い厚みを有する第２のゾーンとを画定し、少なくとも１つの後続のリソグラフィステップは、第２のゾーンの少なくとも幾つかにおいて少なくとも部分的にレジストを消失させるように実行される。このようにして、その方法は、第２のゾーンの底部にあるレジスト残留物を消失させるか、又はこれらの第２のゾーンから基板まで延在する穴を作製できるようにする。
【００４８】
一実施形態によれば、レジスト層内に更なるパターンを形成するステップは、フォトリソグラフィステップ、又は電子ビームリソグラフィステップ、又はイオンビームリソグラフィステップを含む。
【００４９】
別の実施形態によれば、更なるパターンを形成するステップは、レリーフを備える型がレジスト層に貫入し、更なるパターンを生成するナノインプリンティングステップを含む。
【００５０】
また、その方法は、幾つかの後続のリソグラフィステップも含むことができ、各リソグラフィステップは、ナノインプリンティングステップ、フォトリソグラフィステップ、電子ビームリソグラフィステップ、イオンビームリソグラフィステップの中から選択された、更なるパターンを形成するステップを含む。
【００５１】
具体的には、第１の後続のリソグラフィステップはフォトリソグラフィステップを含み、第２の後続のリソグラフィステップは、以下のステップ：フォトリソグラフィステップ、電子ビームリソグラフィステップ、イオンビームリソグラフィステップの中の１つを含むことが提供される。
【００５２】
このようにして、本発明は、基板内に位置合わせマークを生成する予備ステップを実行することなく、幾つかのリトグラフを達成できるようにする。このようにして、リトグラフと位置合わせとの組み合わせを達成するためのステップ数（それゆえ、コスト）が削減される。
【００５３】
好ましくは、位置決めマークはレジスト層内に凹レリーフを形成する。代替的には、位置決めマークはレジスト層内に凸レリーフを形成する。
【００５４】
１つの可能性によれば、位置決めマークは予備パターンを形成する。それゆえ、後続のリソグラフィステップの位置決めのために働く位置決めマークも基板内に転写される。
【００５５】
１つの可能性によれば、予備パターンは位置合わせマークの深さよりも浅い深さを有する。
【００５６】
別の態様によれば、本発明は、その対象として、マイクロエレクトロニクスデバイスを製造する方法も有し、その方法は、基板の上を覆うレジスト内にパターンを生成し、リソグラフィ装置を関与させるための少なくとも１つのリソグラフィステップを含み、そのリソグラフィステップは、リソグラフィ装置を位置決めするステップを含む。位置決めするステップは、レジスト層内のレリーフ内に形成される少なくとも１つの位置決めマークを検出するステップと、少なくとも１つの位置決めマークに対してリソグラフィ装置を位置決めするステップとを含む。
【００５７】
マイクロエレクトロニクスデバイスは、マイクロエレクトロニクス手段を用いて作製される任意のタイプのデバイスであることは理解されたい。これらのデバイスは、具体的には、純粋に電子工学的な目的を有するデバイスだけでなく、微小機械又は電気機械デバイス（ＭＥＭＳ、ＮＥＭＳ等）、及び光又は光電子デバイス（ＭＯＥＭＳ等）も含む。
【００５８】
この方法は、上記の特徴のうちの少なくともいずれか１つを含むことができる。具体的には、ナノインプリンティングステップによって少なくとも１つの位置決めマークを都合良く得ることができる。
【００５９】
別の態様によれば、本発明は１つの対象として、本明細書において先に記述された方法の実施形態のうちのいずれか１つに従って得られた多層アセンブリを有する。
【００６０】
本発明は、さらに別の対象として、レジスト層で覆われる基板を含む多層アセンブリを有し、そのレジスト層は少なくとも１つの位置決めマークを含み、その位置決めマークは、そのレジスト層内のレリーフ内に形成され、この少なくとも１つの位置決めマークに対してリソグラフィ装置を位置決めできるように構成されることを特徴とする。
【００６１】
任意選択ではあるが、特に好都合であるのは、少なくとも１つの位置決めマークはナノインプリンティングによって得られる。
【００６２】
都合の良いことに、少なくとも１つの位置決めマークは、予備パターンの深さよりも深い深さを有する。
【００６３】
特定の実施形態によれば、最終パターンは、３段以上の深さ又は３段以上の高さを有する。都合の良いことに、その型は、種々の深さの予備パターンを画定するために幾つかの高さのレリーフを有する。
【００６４】
本発明の別の対象は、本発明による多層のアセンブリからマイクロエレクトロニクスデバイスを製造する方法に関し、多層アセンブリのレジスト層内にパターンを生成し、リソグラフィ装置を使用する少なくとも１つのリソグラフィステップを含む。そのリソグラフィステップは、リソグラフィ装置を位置決めするステップを含む。位置決めステップは、レジスト層内のレリーフ内に形成された少なくとも１つの位置決めマークを検出するステップと、少なくとも１つの位置決めマークに対してリソグラフィ装置を位置決めするステップとを含む。
【００６５】
都合の良いことに、リソグラフィステップは、少なくとも１つの位置決めマークに応じて位置決めされたリソグラフィ装置を用いてレジスト層内に更なるパターンを形成するステップも含み、更なるパターンを形成するステップは、レジスト層内に少なくとも２段の深さを有する少なくとも１つの最終凹パターン、又は少なくとも２段の高さを有する最終凸パターンを形成するように、少なくとも１つの予備パターンの少なくとも一部を露光することを含む。
【００６６】
本発明の目的、対象並びに特徴及び利点は、以下の添付の図面によって例示される実施形態の詳細な説明からさらに明らかになるであろう。
【図面の簡単な説明】
【００６７】
【図１ａ】明確に画定された３次元リソグラフィを達成できるようにする、本発明による方法の例示的な実施形態を示す図である。
【図１ｂ】明確に画定された３次元リソグラフィを達成できるようにする、本発明による方法の例示的な実施形態を示す図である。
【図１ｃ】明確に画定された３次元リソグラフィを達成できるようにする、本発明による方法の例示的な実施形態を示す図である。
【図１ｄ】明確に画定された３次元リソグラフィを達成できるようにする、本発明による方法の例示的な実施形態を示す図である。
【図１ｅ】明確に画定された３次元リソグラフィを達成できるようにする、本発明による方法の例示的な実施形態を示す図である。
【図１ｆ】明確に画定された３次元リソグラフィを達成できるようにする、本発明による方法の例示的な実施形態を示す図である。
【図１ｇ】明確に画定された３次元リソグラフィを達成できるようにする、本発明による方法の例示的な実施形態を示す図である。
【図２】製造中のウエハ上のデバイスの最適な位置決めを示す図である。
【発明を実施するための形態】
【００６８】
添付の図面は一例として与えられており、本発明を限定するものではない。
【００６９】
図１は、図１ａ〜図１ｇを含み、明確に画定された３次元リソグラフィを達成できるようにする、本発明による方法の実施態様の主なステップを示す。以下に想起されるように、本発明は３次元パターンの作製には限定されない。それにもかかわらず、３次元パターンの形成は、本発明の利点を特に明白に引き出す。本発明の範囲内で、用語「３次元パターン」は、所与の層内、例えば、レジスト又は基板内に、そのパターンが凹部であるときには層の上面の下方に少なくとも２段の深さを有し、又はそのパターンが突出しているときにはその層の上面の上方に少なくとも２段の高さを有するパターンを表す。これは、以下に具体的に説明されることになる、例えば、図１ｆ及び図１ｇにおいて明らかになる。
【００７０】
本発明は、長年にわたって開発されてきた幾つかのタイプのリソグラフィを組み合わせる。ナノメートルプリンティングによるリソグラフィ、すなわち、英語において「ナノインプリントリソグラフィ（ｎａｎｏｉｍｐｒｉｎｔ  ｌｉｔｈｏｇｒａｐｈｙ）」又はＮＩＬは、インプリントされた型からナノメートルサイズのパターンを画定することを含む。この技法は、１９９０年代半ばから知られており、それ以来、半導体用技術の国際的なロードマップ、すなわち、ＩＴＲＳ「国際半導体技術ロードマップ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  ｔｅｃｈｎｏｌｏｇｙ  ｒｏａｄｍａｐ  ｆｏｒ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）」の一部であった。
【００７１】
図１ａに示されるように、本発明は概ね均一なレジスト層１１０から開始することによって本技法を実施する。このレジスト層１１０は、製造中にデバイス上に従来通りに堆積される。通常、レジスト層は、一般的に「スピンコーティング」とも呼ばれる遠心分離によって堆積される。本発明は、製造中のデバイスの特性に関して仮定を設けない。通常、デバイスは、マイクロエレクトロニクス産業によって開発及び作製され、製造中の各ステップにおいて幾何学的パターンを画定するためにリソグラフィを使用する必要がある、集積回路、又は任意の光電子若しくは電気機械タイプのデバイスまでも含む。それゆえ、レジスト層１１０が堆積された基板１００又は支持体は、例えば、その上にデバイスが構成される半導体ウエハである。ウエハは、例えば、結晶半導体、通常シリコンから構成される。レジスト層１１０は、その表面全体にわたって基板１００又はウエハを覆う。基板１００は、その製造の進んだ段階にある場合がある。特に、各基板は、表されない多数の様々な層を既に有し、非常に多くの数のパターンを有する場合がある。
【００７２】
図１ｂに概略的に示される次のステップは、予備リソグラフィステップである。そのステップは特に、エッチングされる層内に形成される種々の厚みのパターンの一部を画定するための役割を果たす型１２０のレリーフパターン１２２を、レジスト層１１０内にインプリントすることを含む。通常、従来技術に関するセクションにおいて論じられたデュアルダマシンの場合の本発明の実施態様の場合、トレンチが型によってレジスト１１０内に形成され、次いで、下層の酸化物層に転写された後、相互接続ラインを形成するために用いられる金属で満たされる。
【００７３】
図１ｃに概略的に示される型の剥離は、レジスト１１０の固化後に実行することができる。型が所定の位置にある間に、全ての感光特性を維持するために、アセンブリ（型、レジスト１１０及び基板１００）を、ネガ型感光性レジストの場合には架橋結合温度を超えることを許されない温度まで、又はポジ型感光性レジストの場合には熱脱保護温度まで加熱することによってシェーピングが行われる。加熱ステップ後に固化が行われる。この技法は、熱ナノインプリントリソグラフィを表す頭字語ＴＮＩＬによって、言い換えると、熱ナノインプリンティングと組み合わせたリソグラフィとしてさらに知られている。
【００７４】
型は、型内にレリーフ１２２が存在するのと同じだけ多くのインプリント１１２をレジスト１１０内に残す。明確にするために、本発明の記述から多少なりとも逸れることなく、かつ本発明の範囲を制限することなく、ここでは、単一のインプリント１１２が表される。実際には、例えば、その最も高い密度が現時点で何億個ものトランジスタ、さらには１０億個を超えるトランジスタを含む場合がある集積回路を作製するために、１回のインプリンティング動作中に、対応する数のパターンが型によってインプリントされなければならない場合がある。また、単一のインプリント１１２が表される縮尺は、基板１００及び型１２０を表すのと同じ比率でないことにも留意されたい。実際には、基板又はウエハは一般的に数十センチメートル（１０−２メートル）、通常３０センチメートルまでの直径を有し、一方、インプリントされるパターンは数十ナノメートル（１０−９メートル）の測定単位を有する。
【００７５】
本発明は、位置合わせマークとも呼ばれる位置決めマーク１１６が同じインプリンティング動作中にレジスト１１０内にインプリントされ、それゆえ、レリーフの形で、パターンと同じように型上に存在することを提供する。これらの位置決めマーク１１６は、基板を位置決めするためのデバイスによって標準的に用いられる。それらの位置決めマークは、以下に記述されるリソグラフィ動作を確実にするための役割を果たす。
【００７６】
それゆえ、このステップは、基板１００と、その中に少なくとも１つの位置決めマーク１１６、好ましくは幾つかの位置決めマーク１１６が形成されるレジスト層１１０とを含む、多層アセンブリ２００を画定できるようにする。
【００７７】
例示される実施形態では、位置決めマーク１１６は、製造されている回路にとって実用性はない。その唯一の機能は、幾つかの連続するリトグラフを位置決めできるようにすることである。実際には、これらのマークは通常、検出及び位置決めシステムによって検出するのを容易にする特有の形状を有する。
【００７８】
本発明の範囲内で、それらのマークは、通常の位置決めシステムによって検出することができる標準的な形状を有する。代替の実施形態によれば、マークは、形成されることになる回路のパターンを画定するための役割も果たす。基板１００上のマークの数及び配置は、用いられる位置決めシステムのタイプによる。一例として、それらのマークは４個であり、図示されるように、基板の周辺部近くに位置し、位置決め欠陥を、より多く観察することができる。
【００７９】
型によって残される全てのインプリント１１２において、遠心分離によって堆積されたレジスト１１０の初期厚と、型１２０のレリーフ１２２の高さによって、レジスト１１０の制御された厚み１１１が残ることに留意されたい。ナノインプリントリソグラフィの標準的な実施態様では、これは、インプリントされたパターンを、エッチングされることになる下層内に転写できるようにする前に除去されなければならない残留物であると見なされる。以下で明らかにされるように、本発明は、同じリソグラフィ動作中に異なるレジスト厚を得るために、この欠点を利用する。
【００８０】
それゆえ、予備リソグラフィステップは、レジスト層内に予備パターン及び位置決めマークを形成することを含む。図示される例では、このステップはナノインプリンティングを含む。それにもかかわらず、予備パターン及び位置決めマークは、光リソグラフィ、又はイオンビームリソグラフィ、又は電子ビームリソグラフィによってレジスト内に形成することもできる。その場合、このステップは二重の感光性レジスト層を堆積するように実施されることが好都合であり、２つのレジスト層は異なる色調を有するか、同じ色調を有する場合には、照射に対して異なる感度を有する。例えば、基板と接触しているネガ型レジスト、及びポジ型レジストからなるスタックを用いることができる。このポジ型レジストは、その後、照射され、現像されて、所望のパターンを形成する。
【００８１】
この予備リソグラフィステップに続いて、レジスト層に少なくとも１つの後続のリソグラフィステップが適用される。後続のリソグラフィステップごとに、位置決めマークに対する位置決めが実行され、その後、レジスト層内に更なるパターンを形成するステップが実行される。既知の方法では、位置決めステップは、位置決めマークを検出し、その位置を特定するステップを含む。
【００８２】
図１ｄに示される例では、更なるパターンを形成するステップは光リソグラフィステップを含む。これは、マスク１３０を通してレジストを照射する（１４０）標準的な動作であり、マスク１３０は、予備リソグラフィステップ中に型によってインプリントされた位置決めマーク１１６によって非常に正確に位置決めすることができる。標準的な場合、マスクは、透過性材料１３２、すなわち、石英から形成されるマスクであり、その上に不透過性のクロムパターン１３４が形成されている。この標準的な光リソグラフィ動作の特定の実施態様によれば、マスクは、位置決め後に、透過性の部分を通して選択的に照射するために、レジスト層１１０上に直接被着することができるか（コンタクトリソグラフィ）、又は近接して配置することができる。マスクはレチクル、言い換えると、製造中のデバイスのうちの単一のデバイスに関する一般的に拡大されたマスクとすることもできる。その後、パターンをより良好に画定するために、基板１００を覆うレジスト１１０の表面全体に、図示されない適切な光学的及び機械的手段を用いて、レチクルの縮小された画像が投影され、繰り返される。
【００８３】
図１ｄのレジスト層内に更なるパターンを形成するステップは、マスクを用いることなく、誘導イオンビーム又は電子ビームでレジスト１１０を照射し、各パターンを書き込むことによって達成することもできる。この後者の技法は、「電子ビームリソグラフィ」又は「電子リソグラフィ」の名称で知られており、英語の「電子ビーム（ｅｌｅｃｔｒｏｎ  ｂｅａｍ）」から省略形「ｅ−ビーム」によって表される場合もある。電子リソグラフィは、基板の各デバイスの各パターンを順次に書き込まなければならないという代償を払うが、エッチングされることになるパターンの非常に高い解像度を達成できるようにする技法である。そのような動作は非常に長い時間を要し、それゆえ、コストがかかる。
【００８４】
したがって、本発明の範囲内で、レジストゾーンの露光は、リソグラフィがフォトリソグラフィである場合には、レジストゾーンの照射とも呼ばれ、リソグラフィがイオンビームリソグラフィ又は電子ビームリソグラフィである場合には、レジストゾーンの書き込みとも呼ばれる。
【００８５】
レジスト層内に更なるパターンを形成するステップは、新たなナノインプリンティングも含むことができる。
【００８６】
この段階において用いられるリソグラフィ技法にかかわらず、本発明による方法は、先行するナノインプリンティング動作に対して非常に正確に位置決めされるために、先に論じられた位置合わせマーク１１６を利用する。
【００８７】
図１ｅは、異なるレジスト厚を得るために、ネガ型感光性レジスト及びポジ型感光性レジストとともにそれぞれ用いられることになるマスク１３１及び１３３の例を与える。
【００８８】
ポジ型感光性レジストの場合、マスク１３３の透過性部分を通して照射されるゾーンは可溶性になり、照射後のレジストの現像動作中に消失する。それゆえ、ポジ型レジスト及びタイプ１３３のマスクを使用することは、従来技術に関するセクションにおいて論じられたデュアルダマシンに対して本発明を使用する場合に適している。この場合、マスクの開口部１３６の表面積は非常に小さく、この例では、レジスト内に型１２０によって残されるインプリント１１２内に形成されなければならない相互接続穴１１８に対応する。それゆえ、マスク１３３の大部分はクロム１３４によって覆われる。もう一度、実際には、形成される層と既に形成されている下側層との間の垂直相互接続を保証するために、当然、非常の多くの数の穴が形成されなければならないが、明確にするために、マスク１３３上には２つの相互接続穴のみが表されることに留意されたい。
【００８９】
タイプ１３３のマスクとともにポジ型レジストを使用することに対応する光リソグラフィの結果が、相互接続穴を形成する更なるパターン１１８のうちの１つを通る断面図、及び平面図において図１ｆに示される。この例の２つの相互接続穴は、レジスト１００の照射及び現像後の型１２０によってエンボス加工されたゾーンに対応するトレンチ１１２の底部に形成される。実際には、２つのレジスト厚、１１３及び１１４が得られる。図面において矢印によって示されるように、これらの厚みは、基板１００上に載置されるレジスト層１１０の面から画定される。ゾーン１１４は型によってエンボス加工された。それゆえ、このゾーンの厚みは、ステップ１ａに比べて薄くされた。ゾーン１１３は、型によってエンボス加工されなかったか、又はわずかにしかエンボス加工されなかった。さらに、更なるパターン１１８に対応するゾーンは別のレジスト厚を画定し、その厚みは０である。それゆえ、転写前の最終パターン１１７の構造は、レジスト層内に２つの異なる凹部高を有し、０の凹部高がゾーン１１８に対応し、凹部高１１４が型１２０のインプリント１１２によって残された凹部に対応する。言い換えると、最終パターン１１７は２つの深さを有し、レジスト層の厚みに等しい深さは後続のリソグラフィの終了時に得られ、浅い方の深さは、型１２０のインプリント１１２によって残された凹部によって形成される。後続のリソグラフィの終了時に、レジスト内に２段の深さを有するパターン１１７は実際にこのようにして得られた。それゆえ、少なくとも３つの異なるレジスト厚を測定することができ、そのレジスト厚は昇順に、その層が変更されなかったか、わずかに変更された第１の厚み１１３、予備リソグラフィ中に形成された凹部によって画定された第２の厚み１１４、及び後続のリソグラフィ中に形成された凹部によって画定された第３の厚みであり、この厚みは図１ｆに示される例では０である。このようにしてレジスト１１０内に２段に形成されたパターンは、異方性ドライエッチングによって下層に転写可能であり、それにより、パターンをレジスト１１０から基板１００に転写できるようになる。このエッチングは純粋に物理的なものとすることができる。基板１００との化学反応は行われず、そのエッチングは単に、サンプルにイオンを照射することから生じる（ＩＢＥエッチング：イオンビームエッチング又は電子ビームエッチング）。そのエッチングは、少なくとも部分的に化学的にすることもできる（ＰＥプラズマエッチング、ＲＩＥ反応性イオンエッチング）。基板及びレジストがエッチングに対して概ね等しい感度を有する場合には、パターンは変形することなく、レジストから基板に転写されることになる。転写されたパターンの形状を適応させるために、レジストと基板との間の或る程度の選択度を容認することもできる。
【００９０】
デュアルダマシン技法を実施するために用いられるとき、第２の光リソグラフィの終了時に得られた最終パターン１１７の多次元構造は、下側の酸化物層に転写した後に、対応する回路層の相互接続ライン及び下側の回路層とのビアを形成する役割を果たす。本発明の方法は、デュアルダマシンのためにのみ使用することに多少なりとも制限されない。２つの異なるレジスト厚１１０を得る必要があるときはいつでも、又は互いに正確に位置決めされなければならないリソグラフィ動作を実行する必要があるときはいつでも、リソグラフィの他の応用例とって都合良く役に立つことがある。
【００９１】
図１ｇはネガ型レジスト及びタイプ１３１のマスクの使用の結果を示す。ネガ型感光性レジストの場合、照射されたゾーンは不溶性になり、それゆえ、レジストの現像後に所定の位置に残る。その方法の他の応用例の場合に異なる最終パターン１１９になるが、上記のように、第２の光リソグラフィ後に２つのレジスト段（１１３及び１１４）が得られる。先に示されたように、このレジスト構造は、パターン１１９を変形させることなく２つの異なるエッチング深さ１０２を得るために、プラズマエッチングタイプの異方性エッチング、この場合に非選択性エッチングを用いて、下層に転写される。
【００９２】
後続のリソグラフィの終了時に、このようにして、レジスト内に２段の深さを有するパターン１１９が得られる。それゆえ、少なくとも３つの異なるレジスト厚を測定することができ、そのレジスト厚は昇順に、その層が変更されなかったか、わずかに変更された第１の厚み１１３、ナノインプリンティング中に形成された凹部によって画定された第２の厚み１１４、及び後続のリソグラフィ中に形成された凹部によって画定された第３の厚みであり、この厚みは図１ｇに示される例では０である。それゆえ、この３次元パターン１１９は、基板１００に転写することができる。
【００９３】
上記の方法は、予備リソグラフィステップ中にレジスト１１０内にインプリントされた位置決めマーク１１６を用いることによって、２段のリソグラフィ間、言い換えると、予備リソグラフィステップ（例示される事例ではナノインプリンティング）と後続のリソグラフィステップ（例示される事例では光リソグラフィ）との間で優れた位置合わせを得られるようにする。このようにして、予備パターンと更なるパターンが完全に位置決めされた最終パターンが得られる。これらのパターンの組み合わせが３次元パターンを画定するとき、これらの３次元パターンは非常に良好な画定を示す。
【００９４】
本発明は、３Ｄパターンを分離して、かつ非常に小さな寸法で、言い換えると、典型的には１００ナノメートル未満の寸法で作製するのに特に好都合であることがわかる。
【００９５】
特に都合の良いことに、その位置決めマークはレジスト層内で生成され、検出される。本発明は、位置決めマークを基板に転写するために、位置決めマークをエッチングするいかなるステップも不要である。それゆえ、エッチング又は剥離ステップが基板の下側層を劣化させることはない。
【００９６】
上記に詳述された例では、予備リソグラフィステップは１つのナノインプリンティングステップのみを含む。それは、レジスト層を単にエンボス加工することによって位置決めマークを生成するという利点を有する。この層は、位置合わせマークを画定するレリーフを形成するために現像される必要はない。ここで、光、電子又はイオンビームリソグラフィステップにおいて通常利用される現像液を使用すると、レジストを劣化させることになる。レジストの感度が劣化し、後続のリソグラフィステップ中に解像度の劣化につながる。それゆえ、予備リソグラフィステップのためにナノインプリンティングを使用する本発明の実施形態は、得られたパターンの画定を著しく改善できるようにする。
【００９７】
さらに、レジストを連続して現像すると、既に形成されているパターンを「腐食させる」傾向があり、それゆえ、アスペクト比の減少及び最終パターンの幾何形状の劣化につながる。その傾向は、パターンが高いアスペクト比を有するときに、より顕著になることがわかる。このようにして、本発明は、位置決めマーク及び予備パターンを形成するためにナノインプリンティングステップを与えることによって、現像ステップ数を削減できるようにし、かつ例えば、フォトリソグラフィに基づいて位置決めマークを形成する方法と比べてパターンの形状を改善できるようにする。結果として、位置決めマークは、非常に小さな寸法であっても、また、例えば、回折によって検出されるように意図される場合でも、後続のリソグラフィ中の現像ステップ後に良好な形状を保持し、更なるリソグラフィに対して再利用することが可能である。
【００９８】
さらに、本発明によれば、ポジ型又はネガ型の感光性レジストを使用できるようになる。
【００９９】
一実施形態によれば、位置合わせマークを形成するように意図される型のレリーフは、予備パターンを形成するように意図される型のレリーフと同じ高さを有しない。したがって、位置合わせマーク及び予備パターンは異なる深さを有する。通常、位置合わせマークの深さは、予備パターンの深さよりも深い。好ましくは、全ての位置合わせマークの深さは同一であり、全ての予備パターンの深さは同一である。型のレリーフの高さ、又はマークの深さと、予備パターンの高さとの差は、これらの後者のパターンのためのレジスト層の「部分的」ナノインプリンティング、言い換えると、浅い深さのナノインプリンティングを達成できるようにし、その結果、作製されることになる最終パターンを自由にモデル化することができる。位置合わせマークの場合、例えば、回折によって正確に検出できるようにするために非常に重要であるアスペクト比及び精度を改善するように、かつ改善された位置決めを得るように、最も深くすることが可能なナノインプリンティングが実行されることが好都合である。
【０１００】
さらに、ナノインプリンティングの実施は、非常に小さな寸法の位置決めマークを形成できるようにする。このようにして、それらの位置決めマークは、回折に基づく検出システムに適している場合があり、それにより、後続のリソグラフィステップの位置決め精度を改善できるようになる。典型的には、本発明は、約１０〜数１０ナノメートルの位置決めマークを得られるようにする。その位置合わせ精度は通常１００ナノメートル未満であるのに対して、典型的には光検出に基づく従来のアライナによれば、位置合わせ精度は１ミリメートルよりも大きい。本発明によって提供される位置合わせ精度は、縮小されたサイズ及び改善された品質の最終３次元パターンを得られるようにする。実際に、既知の方法は、大抵の場合に、１マイクロメートルよりも大きな３次元パターンしか得ることができないが、本発明は、１ミリメートルよりも小さな３次元パターンを容易に得られるようにする。
【０１０１】
したがって、本発明は、ハイブリッド又は複合リトグラフに拡張することもできる。念のために、ハイブリッド又は複合リトグラフは少なくとも２つのタイプのリトグラフを含むが、異なるハイブリッドリソグラフィステップ中に作製されるパターンは重なり合うのに対して、異なる複合リソグラフィステップ中に作製されるパターンは重なり合わない。
【０１０２】
位置決めマークを使用する後続のリソグラフィステップの数は制限されない。
【０１０３】
インプリントされた位置決めマークはエッチングすることはできない。パターン、それゆえ、位置決めマークが系統的にエッチングされる標準的なリソグラフィ方法とは対照的に、ここでは、本発明の方法を用いる製造プロセスを後に実行したいか否かに応じて、位置決めマークを保持するか、除去するか、又は変更することができる。マークが除去されなければならない場合には、ネガ型レジストの場合、マークを照射するのを止めれば十分である。一方、レジストがポジ型である場合には、マークは照射されなければならない。それゆえ、マスク又はレチクルを必要に応じて適応させる。
【０１０４】
位置決めマークがエッチングされるとき、後続のリソグラフィステップは位置決めマークを再利用することができ、新たなマークを生成する必要はないことに留意されたい。このようにして、レジストのリソグラフィ、エッチング及び除去のステップが不要にされ、それにより、装置の負荷時間率及び使用される消耗品を削減できるようになり、デバイスの作製コストの削減につながる。
【０１０５】
レジスト内にインプリントされる位置決めマークは、或る特定のトポグラフィを有する。このようにして、それらの位置決めマークは位置決めシステムによって検出することができる。例えば、光回折に基づく検出システムは、光学認識システムと全く同じようにして、位置決めマークを検出することができる。種々の装置業者によって開発された数多くの位置決めシステムが存在する。例えば、装置業者ＡＳＭＬは、Ｔｈｒｏｕｇｈ−Ｔｈｅ−Ｌｅｎｓの頭字語であるＴＴＬシステム、言い換えると、レンズを通して位置決めする装置、又はＡＴＨＥＮＡシステムを提供する。
【０１０６】
一例として、ＡＳＭＬ３００ステッパの場合２つのタイプのマークを用いることができる。それらのマークはＰＭ（プライマリマーク）又はＳＰＭ（スクライブレーンプライマリマーク）として知られている。
【０１０７】
本発明の方法によれば、マークを位置決めするためのリソグラフィにおいて、標準的に既に使用されているタイプのマークの大部分を使用することができる。必要に応じて、基板内に従来通りに作製されたパターンと比べてレジスト内に作製されたパターンの検出を容易にするために、寸法、特に厚みを適応させることができる。例えば、上記に定義されたＰＭマークの場合、シリコン基板内に作製された同じマークの場合の１２０ｎｍと比べて、レジスト内のこれらのマークの深さを４００ｎｍまで深くすることができる。これらの調整は、これらのマークが従来技術において作製される基板のタイプに応じて類似の調整を行う方法を既に知っている当業者にはよく知られている。インプリント用型の対応するパターンは実際には標準的な位置決めマークの鏡像にならなければならないことに留意されたい。さらに、そのトポグラフィを反転する必要もある。トレンチから構成されるマークは、型上のレリーフから構成されなければならない。
【０１０８】
このようにして作製されたパターンの画定は、単一のナノインプリンティングステップを用いる技法と比べて良好である。実際には、後続のリソグラフィステップ中に実行される更なるパターンを形成するステップによって、全ての問題、及び型から取り外すことに特有の欠陥を最小限に抑えることができるようになる。
【０１０９】
具体的には、上記において既に留意されたように、ナノインプリントリソグラフィの標準的な実施態様では、型によってエンボス加工されたレジスト部分は残留物と見なされ、その残留物は除去できなければならない。更なるパターンがエンボス加工されたゾーンの底部全体を覆う場合には、それらの残留物は容易に、かつ正確に剥離することができる。
【０１１０】
更なるパターンがエンボス加工されたゾーンの底部よりも小さく、点の形を有する場合には、相互接続を作製するのに特に有用な垂直穴を形成することができる。それゆえ、本発明は、ナノインプリンティングによって必然的に生成され、通常その技法の主な欠点と見なされる残留物を利用できるようにする。
【０１１１】
本発明の別の利点は、犠牲層又は反射防止層を用いる方法よりも実施するのが簡単であるという事実にある。より厳密には、本発明は、これらの既知の解決法で通常必要なステップ数を削減できるようにする。それゆえ、本発明は、簡単さ、信頼性及びコストに関して著しい利点を提供する。
【０１１２】
最後に、位置合わせと、レジスト１１０内に型をインプリントするステップとの、より良好な整合性を得るために、図２に示されるように、基板１００のＸ軸及びＹ軸に対して対称なオーバーレイを作製することが好ましい。このようにして、回転、並進、拡張及び拡大の誤差を補正するのが容易になる。当然、位置決めマークは、後続のリソグラフィステップを実行する位置決め装置によって読み取ることができるプレートのゾーン内に位置しなければならない。
【０１１３】
本発明は上記の実施形態には限定されず、その精神に従う任意の実施形態に及ぶ。
【符号の説明】
【０１１４】
１００  基板
１０２  エッチング深さ
１１０  レジスト層
１１１  厚み
１１２  予備パターン
１１３  高さ
１１４  高さ
１１６  位置決めマーク
１１７  最終凹パターン
１１８  更なるパターン
１１９  最終凸パターン
１２０  型
１２２  レリーフ
１３０  マスク
１３１  マスク
１３２  透過性材料
１３３  マスク
１３４  クロムパターン
１３６  開口部
１４０  照射
２００  多層アセンブリ
【図１ｂ】
2014517501.tif 000003
【図１ｃ】
2014517501.tif 000004
【図１ｄ】
2014517501.tif 000005
【図１ｇ】
2014517501.tif 000006
【図２】
2014517501.tif 000007
【図１ａ】
2014517501.tif 000008
【図１ｅ】
2014517501.tif 000009
【図１ｆ】
2014517501.tif 000010
【手続補正書】
【提出日】平成25年12月13日(2013.12.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
レジスト層（１１０）が基板（１００）上に堆積される準備ステップと、前記レジスト層（１１０）内に少なくとも１つの予備パターン（１１２）を画定するために実行される予備リソグラフィステップとを含むリソグラフィ方法であって、
・前記予備リソグラフィステップはナノインプリンティングステップを含み、前記ナノインプリンティングステップ中に、レリーフ（１２２）を設けられた型（１２０）が前記レジスト層（１１０）内に貫入し、前記少なくとも１つの予備パターン（１１２）及び少なくとも１つの位置決めマーク（１１６）を生成し、前記レジスト層（１１０）内にパターンを形成し、前記型（１２０）によって生成されるパターンのうちの少なくとも幾つかは異なる深さを有することを特徴とし、
・前記方法は前記レジスト層（１１０）に適用される少なくとも１つの後続のリソグラフィステップを含み、前記後続のリソグラフィステップは、
前記少なくとも１つの位置決めマーク（１１６）に応じてリソグラフィ手段を位置決めすることを含む予備位置決めステップと、
前記少なくとも１つの位置決めマーク（１１６）に応じて位置決めされたリソグラフィ手段を用いて前記レジスト層（１１０）内に更なるパターン（１１８）を形成する少なくとも１つのステップとを含み、前記更なるパターン（１１８）を形成する前記ステップは、予備パターン（１１２）のうちの少なくとも一部を露光するステップを含むことを特徴とする、リソグラフィ方法。
【請求項２】
更なるパターン（１１８）を形成する前記ステップは、少なくとも１つの予備パターン（１１２）を更なるパターン（１１８）と重ね合わせ、前記レジスト層（１１０）内に少なくとも２段の深さを有する少なくとも１つの最終凹パターン（１１７）を前記レジスト層（１１０）内に形成するように実行される、請求項１に記載の方法。
【請求項３】
更なるパターン（１１８）を形成する前記ステップは、前記レジスト（１１０）内に、少なくとも２段の高さ（１１３、１１４）を有する少なくとも１つの最終凸パターン（１１９）を形成するように実行される、請求項１に記載の方法。
【請求項４】
前記位置決めステップは、光回折によって前記位置決めマーク（１１６）を検出することを含む、請求項１に記載の方法。
【請求項５】
前記更なるパターンの中の少なくとも１つは前記少なくとも１つの予備パターンから分離される、請求項１に記載の方法。
【請求項６】
前記少なくとも１つの後続のリソグラフィステップ後に、前記少なくとも１つの予備パターン（１１２）及び前記更なるパターン（１１８）を前記レジスト層（１１０）から前記基板（１００）に転写することからなる転写ステップを含む、請求項１に記載の方法。
【請求項７】
前記少なくとも１つの位置決めマーク（１１６）は、前記少なくとも１つの後続のリソグラフィステップの終了時に維持される、請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記少なくとも１つの位置決めマーク（１１６）は前記レジスト層（１１０）から前記基板（１００）の中に転写される、請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記少なくとも１つの位置決めマーク（１１６）は前記少なくとも１つの後続のリソグラフィステップ中に除去される、請求項６に記載の方法。
【請求項１０】
前記転写ステップは、前記レジスト（１１０）の層及び前記基板（１００）の層をエッチングするステップを含み、前記エッチングは前記レジストの場合及び前記基板（１００）の場合に概ね同一の選択性を有する、請求項６から９のいずれか一項に記載の方法。
【請求項１１】
前記転写ステップは、前記少なくとも１つの最終パターン（１１７、１１９）を前記レジスト層（１１０）から前記基板（１００）の中に転写し、前記基板（１００）内に、２段のエッチング深さを有する少なくとも１つの最終３次元パターンを形成するように実行される、請求項６から１０のいずれか一項に記載の方法。
【請求項１２】
前記少なくとも１つの最終パターンの中に導電性材料を供給するステップを含む、請求項１から１１のいずれか一項に記載の方法。
【請求項１３】
前記準備ステップの前に、前記基板（１００）内に少なくとも１つの集積回路層が形成され、前記転写ステップ及び前記供給ステップは、前記導電性材料がラインと、前記ラインを前記少なくとも１つの集積回路層に接続する垂直相互接続とを形成するように実行される、請求項１から１２のいずれか一項に記載の方法。
【請求項１４】
前記レジスト（１１０）は感光性レジストであり、前記レジスト層（１１０）内に更なるパターン（１１８）を形成する前記ステップはフォトリソグラフィステップを含み、前記露光することは、前記少なくとも１つの予備パターン（１１２）の少なくとも一部を照射することを含む、請求項１に記載の方法。
【請求項１５】
前記レジスト層（１１０）内に更なるパターン（１１８）を形成する前記ステップは電子ビームリソグラフィステップ又はイオンビームリソグラフィステップを含み、前記露光することは、前記少なくとも１つの予備パターン（１１２）の少なくとも一部を書き込むことを含む、請求項１に記載の方法。
【請求項１６】
前記ナノインプリンティングステップは、レジスト残留物が前記予備パターン（１１２）によって形成された凹部の底部に現れるように実行され、更なるパターン（１１８）を形成する前記ステップは、前記凹部の底部にある前記レジスト残留物を消失させるように、又は前記レジスト残留物内に前記凹部から前記基板（１００）まで延在する少なくとも１つの開口部を作製するように実行される、請求項１４又は１５に記載の方法。
【請求項１７】
前記レジストはポジ型感光性レジストであり、前記後続のリソグラフィステップは、前記凹部の底部にある前記レジスト残留物を消失させるように、又は前記凹部から前記基板（１００）まで延在する少なくとも１つの開口部を作製するように、前記レジスト残留物を少なくとも部分的に照射するように実行される照射ステップを含むフォトリソグラフィステップを含む、請求項１４と併用される請求項１６に記載の方法。
【請求項１８】
前記予備リソグラフィステップは、第１の厚み（１１３）を有する第１のゾーンと、前記第１の厚みよりも薄い厚み（１１４）をそれぞれ有する第２のゾーンとを画定し、前記少なくとも１つの後続のリソグラフィステップは、前記レジストを前記第２のゾーンのうちの少なくとも幾つかにおいて少なくとも部分的に消失させるように実行される、請求項１に記載の方法。
【請求項１９】
幾つかの後続のリソグラフィステップを含み、各後続のリソグラフィステップが更なるパターン（１１８）を形成するステップを含み、第１の後続のリソグラフィステップはフォトリソグラフィステップを含み、第２の後続のリソグラフィステップは、フォトリソグラフィステップ、電子ビームリソグラフィステップ、イオンビームリソグラフィステップの中の１つを含む、請求項１から１８のいずれか一項に記載の方法。
【請求項２０】
前記予備パターン（１１２）は前記位置決めマーク（１１６）の深さとは異なる深さを有する、請求項１から１９のいずれか一項に記載の方法。
【請求項２１】
前記予備パターン（１１２）は前記位置決めマーク（１１６）の深さよりも浅い深さを有する、請求項１から２０のいずれか一項に記載の方法。
【請求項２２】
全ての前記位置決めマーク（１１６）の前記深さは同一であり、全ての前記予備パターン（１１２）の前記深さは同一である、請求項１から２１のいずれか一項に記載の方法。
【請求項２３】
前記型（１２０）は異なる深さの予備パターン（１１２）を画定するための幾つかの高さを有するレリーフ（１２２）を有する、請求項１から２１のいずれか一項に記載の方法。
【請求項２４】
レジスト層（１１０）で覆われる基板（１００）を備える多層アセンブリ（２００）であって、前記レジスト層（１１０）は複数の予備凹パターン（１１２）を含み、前記レジスト層（１１０）は少なくとも１つの位置決めマーク（１１６）を含み、前記少なくとも１つの位置決めマーク（１１６）は、前記レジスト層（１１０）内に凹レリーフを形成し、前記少なくとも１つの位置決めマーク（１１６）に対してリソグラフィ装置を位置決めできるように構成されることを特徴とし、前記少なくとも１つの位置決めマーク（１１６）は前記予備パターン（１１２）の前記深さよりも深い深さを有することを特徴とする、多層アセンブリ。
【請求項２５】
請求項２４に記載の多層アセンブリ（２００）からマイクロエレクトロニクスデバイスを製造する方法であって、前記方法は、前記多層アセンブリ（２００）の前記レジスト層（１１０）内に、リソグラフィ装置を用いてパターン（１１８）を生成する少なくとも１つのリソグラフィステップを含み、前記リソグラフィステップは、
前記リソグラフィ装置を位置決めするステップを含み、前記位置決めするステップは、前記レジスト層（１１０）内に形成された前記少なくとも１つの位置決めマーク（１１６）を検出するステップと、前記少なくとも１つの位置決めマーク（１１６）に対して前記リソグラフィ装置を位置決めするステップとを含み、
前記リソグラフィステップは、前記少なくとも１つの位置決めマーク（１１６）に応じて位置決めされた前記リソグラフィ装置を用いて前記レジスト層（１１０）内に更なるパターン（１１８）を形成するステップも含み、前記更なるパターン（１１８）を形成する前記ステップは、前記レジスト層（１１０）内に少なくとも２段の深さを有する少なくとも１つの最終凹パターン（１１７）を、又は少なくとも２段の高さ（１１３、１１４）を有する最終凸パターン（１１９）を形成するように、少なくとも１つの予備パターン（１１２）の少なくとも一部を露光することを含む、マイクロエレクトロニクスデバイスを製造する方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正の内容】
【０１１３】
本発明は上記の実施形態には限定されず、特許請求の範囲によって包含される任意の実施形態に及ぶ。
【国際調査報告】
2014517501.tif 000011
2014517501.tif 000012
2014517501.tif 000013
2014517501.tif 000014
2014517501.tif 000015
2014517501.tif 000016