(57)【要約】電流遮断層（ＣＢＬ）として、アンモニア（ＮＨ３）ベース分子線エピタキシャル成長法（ＭＢＥ）成長ｐ型窒化ガリウム（ｐ−ＧａＮ）を伴う、電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ）。具体的には、ＣＡＶＥＴは、電流遮断目的のために、活性埋込マグネシウム（Ｍｇ）ドープＧａＮ層を特徴とする。本構造は、高電力スイッチング用途およびその機能性のために埋込活性ｐ−ＧａＮ層を要求する任意の素子に非常に有利である。本発明は、ＩＩＩ族窒化物電流遮断層内にアパーチャ領域を含むＣＡＶＥＴを開示し、ＩＩＩ族窒化物ＣＢＬを通る電子流に対する障壁は、少なくとも１または２電子ボルトである。
2014520405.tif 000002
【特許請求の範囲】
【請求項１】
電子素子であって、該電子素子は、
ＩＩＩ族窒化物電流遮断層の中にアパーチャ領域を含む、電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ）を備え、該ＩＩＩ族窒化物電流遮断層を通る電子流に対する障壁は、少なくとも１電子ボルトである、電子素子。
【請求項２】
前記ＩＩＩ族窒化物電流遮断層は、活性ｐ型ドープＩＩＩ族窒化物層であるか、またはイオン注入によってドープされた類似のｐ型ＩＩＩ族窒化物層を上回る正孔濃度を有する、請求項１に記載の素子。
【請求項３】
前記ＩＩＩ族窒化物電流遮断層は、活性ｐ型ＧａＮ層である、請求項２に記載の素子。
【請求項４】
前記ｐ型ＧａＮ層は、活性マグネシウムドープ層である、請求項３に記載の素子。
【請求項５】
前記電流遮断層の正孔濃度および組成物は、前記電子流に対する障壁が、少なくとも１電子ボルトであるようなものである、請求項１に記載の素子。
【請求項６】
前記アパーチャ領域は、ｎ型ＧａＮを備える、請求項１に記載の素子。
【請求項７】
ドレインと、
前記アパーチャ領域と該ドレインとの間のｎ型ＩＩＩ族窒化物ドリフト領域と
をさらに備え、
該ドリフト領域の中のｎ型ドーピング濃度は、該アパーチャ領域の中のｎ型ドーピング濃度よりも小さい、請求項１に記載の素子。
【請求項８】
ＡｌＧａＮ障壁層によってＧａＮ層の中に閉じ込められた２次元電子ガスを含む活性領域またはチャネルと、
該ＧａＮ層および該ＡｌＧａＮ障壁層へのソースコンタクトと、
１つ以上のｎ型ＧａＮ層を備えるドリフト領域であって、前記電流遮断層が該ドリフト領域と該活性領域またはチャネルとの間にある、ドリフト領域と、
該ドリフト領域へのドレインコンタクトと、
該活性領域もしくはチャネルおよび前記アパーチャの上またはその上方に配置されて、ソースとドレインとの間の電流を変調するゲートと
をさらに備える、請求項１に記載の素子。
【請求項９】
前記ＩＩＩ族窒化物電流遮断層を通る電子流に対する障壁は、少なくとも２電子ボルトである、請求項１に記載の素子。
【請求項１０】
前記電流遮断層は、オン状態電流を前記アパーチャ領域を通って流れさせる、請求項１に記載の素子。
【請求項１１】
前記ＣＡＶＥＴのＣＢＬとソースとは、動作時に該ソースと該ＣＢＬとの間にバイアスが存在しないように、電気的に接続される、請求項１に記載の素子。
【請求項１２】
電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ）を加工する方法であって、該方法は、
アパーチャ領域および犠牲領域を第１のＩＩＩ族窒化物層の中に画定することと、
該犠牲領域の中の該第１のＩＩＩ族窒化物層を除去することと、
ＩＩＩ族窒化物電流遮断層を該アパーチャ領域の周囲に形成することと、
１つ以上の第２のＩＩＩ族窒化物層を該第１のＩＩＩ族窒化物層および該ＩＩＩ族窒化物電流遮断層の両方の上に形成することと
を含む、方法。
【請求項１３】
前記電流遮断層は、アンモニア（ＮＨ３）ベース分子線エピタキシャル成長法（ＭＢＥ）を使用して成長させられる、請求項１２に記載の方法。
【請求項１４】
前記犠牲領域の中の前記第１のＩＩＩ族窒化物層の除去に先立って、前記アパーチャ領域を覆うマスクを形成することをさらに含む、請求項１２に記載の方法。
【請求項１５】
前記第２のＩＩＩ族窒化物層の形成に先立って、前記マスクを除去することをさらに含む、請求項１４に記載の方法。
【請求項１６】
前記ＩＩＩ族窒化物電流遮断層は、窒化ガリウム層をＭｇドーパントを用いてドープすることによる金属有機化学蒸着（ＭＯＣＶＤ）成長技法によって成長させられ、
該ＩＩＩ族窒化物電流遮断層は、水素を含まない環境の中で、７００℃を上回る温度でアニーリングすることにより、該ＩＩＩ族窒化物電流遮断層をｐ型ＩＩＩ族窒化物電流遮断層にすることによって活性化され、
ＡｌＧａＮ／ＧａＮ層を備える前記第２のＩＩＩ族窒化物層は、Ｍｇアクセプタを不動態化させないアンモニア−ＭＢＥの中で再成長させられ、それによって、該ＩＩＩ族窒化物電流遮断層のｐ型挙動を保存する、請求項１２に記載の方法。
【請求項１７】
ＩＩＩ族窒化物の電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ）であって、該ＣＡＶＥＴは、
電流遮断層を備え、該電流遮断層は、該ＣＡＶＥＴが、該ＣＡＶＥＴが４００Ｖ以下のソース−ドレインを用いてオフ状態にバイアスされると、０．４Ａ／ｃｍ２を上回る電流密度が該電流遮断層を通って流れることを防止するように動作可能になるようなものである、ＩＩＩ族窒化物のＣＡＶＥＴ。
【請求項１８】
前記ＣＡＶＥＴは、該ＣＡＶＥＴが約４００Ｖのソース−ドレイン電圧を用いてオフ状態にバイアスされると、０．４Ａ／ｃｍ２を上回る電流密度が前記電流遮断層を通って流れることを防止するように動作可能である、請求項１７に記載のＩＩＩ族窒化物ＣＡＶＥＴ。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本願は、以下の同時係属かつ共通譲受人の米国仮特許出願の米国特許法第１１９条第（ｅ）項の利益を主張する：
Ｓｒａｂａｎｔｉ  Ｃｈｏｗｄｈｕｒｙ、Ｒａｍｙａ  Ｙｅｌｕｒｉ、Ｃｈｒｉｓｔｏｐｈｅｒ  Ｈｕｒｎｉ、Ｕｍｅｓｈ  Ｋ．Ｍｉｓｈｒａ、およびＩｌａｎ  Ｂｅｎ−Ｙａａｃｏｖによる米国仮特許出願第６１／４９９，０７６号（名称「ＣＵＲＲＥＮＴ  ＡＰＥＲＴＵＲＥ  ＶＥＲＴＩＣＡＬ  ＥＬＥＣＴＲＯＮ  ＴＲＡＮＳＩＳＴＯＲＳ  ＷＩＴＨ  ＡＭＭＯＮＩＡ  ＭＯＬＥＣＵＬＡＲ  ＢＥＡＭ  ＥＰＩＴＡＸＹ  ＧＲＯＷＮ  Ｐ−ＴＹＰＥ  ＧＡＬＬＩＵＭ  ＮＩＴＲＩＤＥ  ＡＳ  Ａ  ＣＵＲＲＥＮＴ  ＢＬＯＣＫＩＮＧ  ＬＡＹＥＲ」、２０１１年６月２０日出願、代理人整理番号３０７９４．４１７−ＵＳ−Ｐ１（２０１１−８３１−１））、および、
Ｓｒａｂａｎｔｉ  Ｃｈｏｗｄｈｕｒｙ、Ｒａｍｙａ  Ｙｅｌｕｒｉ、Ｃｈｒｉｓｔｏｐｈｅｒ  Ｈｕｒｎｉ、Ｕｍｅｓｈ  Ｋ．Ｍｉｓｈｒａ、およびＩｌａｎ  Ｂｅｎ−Ｙａａｃｏｖによる米国仮特許出願第６１／５８３，０１５号（名称「ＣＵＲＲＥＮＴ  ＡＰＥＲＴＵＲＥ  ＶＥＲＴＩＣＡＬ  ＥＬＥＣＴＲＯＮ  ＴＲＡＮＳＩＳＴＯＲＳ  ＷＩＴＨ  ＡＭＭＯＮＩＡ  ＭＯＬＥＣＵＬＡＲ  ＢＥＡＭ  ＥＰＩＴＡＸＹ  ＧＲＯＷＮ  Ｐ−ＴＹＰＥ  ＧＡＬＬＩＵＭ  ＮＩＴＲＩＤＥ  ＡＳ  Ａ  ＣＵＲＲＥＮＴ  ＢＬＯＣＫＩＮＧ  ＬＡＹＥＲ」、２０１２年１月４日出願、代理人整理番号３０７９４．４１７−ＵＳ−Ｐ２（２０１１−８３１−１））。これらの出願の両方は、参照することによって本明細書に援用される。
【０００２】
本発明は、概して、電子素子の分野に関し、より具体的には、電流遮断層（ＣＢＬ）として、アンモニア（ＮＨ３）分子線エピタキシャル成長法（ＭＢＥ）成長ｐ型窒化ガリウム（ＧａＮ）を伴う、電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ）に関する。
【背景技術】
【０００３】
（注：本願は、明細書の全体を通って示されるように、角括弧内の１つ以上の参照番号、例えば［Ｘ］によっていくつかの異なる刊行物を参照する。これらの参照番号による順序で示されるこれらの異なる刊行物の一覧は、以下の「参考文献」という表題の項に見出すことができる。これらの刊行物のそれぞれは、参照することにより本明細書に組み込まれる。）
図１は、ＣＡＶＥＴ１００の略図であって、高濃度ｎ型ドープ窒化ガリウム（ｎ＋−ＧａＮ）１０２、低濃度ｎ型ドープＧａＮ（ｎ−−ＧａＮ）１０４、アパーチャ１０６、電流遮断層（ＣＢＬ）、非意図的にドープされた（ＵＩＤ）ＧａＮ１０８、アルミニウム窒化ガリウム（ＡｌＧａＮ）１１０、ソース１１２、ゲート１１４、およびドレイン１１６を含む。ＣＡＶＥＴ１００は、電圧を保持するためのｎ型ドープドリフト領域１１８と、ソース１１２から、平面ゲート１１４の下側、次いで、ドレイン１１６に垂直方向に、アパーチャ１０６を通って流れる電流を搬送する水平２次元電子ガス（２ＤＥＧ）１２０とから構成される垂直素子である。
【０００４】
図１に示されるように、電子は、水平に、ソース１１２から、２ＤＥＧ（破線１２０）を通って、次いで、垂直に、アパーチャ領域１０６を通って、ドレイン１１６に流れ、ゲート１１４によって変調される。ＣＡＶＥＴの基礎部分は、ＣＢＬであって、これは、電流の流れを遮断し、オン状態電流をアパーチャ１０６を通して流れさせる。
【０００５】
従来、ＣＢＬは、イオン注入によって加工されている。例えば、ＣＡＶＥＴ内のＣＢＬの２つの先行技術設計は、以下に説明される。
１．ＣＢＬとしてアルミニウム（Ａｌ）イオン注入ＧａＮを伴うＡｌＧａＮ／ＧａＮＣＡＶＥＴ（［１］）
２．ＣＢＬとしてマグネシウム（Ｍｇ）イオン注入ＧａＮを伴うＡｌＧａＮ／ＧａＮＣＡＶＥＴ（［２］、非特許文献１）。
【０００６】
両先行技術設計では、機能素子は、ＣＢＬ領域として、イオン注入ＧａＮ層を使用して、ＣＢＬ領域を通って流れる電流をうまく遮断することによって達成されている。損傷（トラップ充填）ＣＢＬ領域は、ソースから入射される電子に対する障壁を導入し、それによって、電子が、ゲート下を通過せずに、直接、ドレイン内に流れないように防止した。
【０００７】
それでもなお、当技術分野では、ＣＡＶＥＴ設計において、改良の必要性がある。本発明は、その必要性を満たす。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｓｒａｂａｎｔｉ  Ｃｈｏｗｄｈｕｒｙ，Ｂｒｉａｎ  Ｌ．Ｓｗｅｎｓｏｎ  ａｎｄ  Ｕｍｅｓｈ  Ｋ．Ｍｉｓｈｒａ，“Ｅｎｈａｎｃｅｍｅｎｔ  ａｎｄ  Ｄｅｐｌｅｔｉｏｎ  Ｍｏｄｅ  ＡｌＧａＮ／ＧａＮ  ＣＡＶＥＴ  Ｗｉｔｈ  Ｍｇ−Ｉｏｎ−Ｉｍｐｌａｎｔｅｄ  ＧａＮ  ａｓ  Ｃｕｒｒｅｎｔ  Ｂｌｏｃｋｉｎｇ  Ｌａｙｅｒ，”  ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．２９，Ｎｏ．６，ｐｐ．５４３−５４５，Ｊｕｎｅ  ２００８．
【発明の概要】
【課題を解決するための手段】
【０００９】
前述の先行技術における制限を克服し、かつ本明細書を熟読および理解することによって明白となるであろう他の制限を克服するために、本発明は、ＩＩＩ族窒化物電流遮断層内にアパーチャ領域を含むＣＡＶＥＴを開示し、ＩＩＩ族窒化物ＣＢＬを通る電子流に対する障壁は、少なくとも１または２電子ボルトである。
【００１０】
ＩＩＩ族窒化物ＣＢＬは、活性ｐ型ＧａＮ層または活性マグネシウムドープ層等の活性ｐ型ドープＩＩＩ族窒化物層であることができる。アパーチャ領域は、ｎ型ＧａＮを備えることができる。
【００１１】
ＣＢＬは、オン状態電流をアパーチャ領域を通して流れさせることができる。
【００１２】
ＣＢＬの厚さ（例えば、少なくとも１０ナノメートル（ｎｍ））、正孔濃度、および組成物は、電子流に対する障壁が、所望の値（例えば、少なくとも１電子ボルト）を有するようなものであることができる。
【００１３】
素子はさらに、ＡｌＧａＮ障壁層によってＧａＮ層内に閉じ込められた２次元電子ガスを含む活性領域と、ＧａＮ層およびＡｌＧａＮ障壁層へのソースコンタクトと、１つ以上のｎ型ＧａＮ層を備えるドリフト領域であって、ＣＢＬがドリフト領域と活性領域との間にある、ドリフト領域と、ドリフト領域へのドレインコンタクトと、活性領域およびアパーチャの上またはその上方に配置され、ソースとドレインとの間の電流を変調するゲートとを備えることができる。
【００１４】
ｎ型ＩＩＩ族窒化物ドリフト領域は、アパーチャ領域とドレインとの間にあることができる。ドリフト領域内のｎ型ドーピング濃度は、アパーチャ領域内のｎ型ドーピング濃度未満であることができる。
【００１５】
ソースおよびＣＢＬは、動作時、ソースとＣＢＬとの間にバイアスが存在しないように、電気的に接続されることができる。
【００１６】
本発明はさらに、電流遮断層を備えるＩＩＩ族窒化物ＣＡＶＥＴを開示し、ＣＢＬは、ＣＡＶＥＴがソース−ドレイン電圧約４００Ｖまたは４００Ｖ以下でオフ状態にバイアスされると、０．４Ａ／ｃｍ２を上回る電流密度がＣＢＬを通って流れることを防止するようにＣＡＶＥＴが動作可能であるようなものである。
【００１７】
本発明はさらに、電子素子を加工する方法を開示し、アパーチャ領域および犠牲領域を第１のＩＩＩ族窒化物層内に画定するステップと、犠牲領域内の第１のＩＩＩ族窒化物層を除去するステップと、ＩＩＩ族窒化物ＣＢＬをアパーチャ領域の周囲に形成するステップと、１つ以上の第２のＩＩＩ族窒化物層を第１のＩＩＩ族窒化物層およびＩＩＩ族窒化物電流遮断層の両方の上に形成するステップとを含む。マスクが、犠牲領域内の第１のＩＩＩ族窒化物層の除去に先立って、アパーチャ領域を覆って形成されることができる。マスクは、第２のＩＩＩ族窒化物層の形成に先立って、除去されることができる。
【００１８】
ＣＢＬは、アンモニア（ＮＨ３）ベース分子線エピタキシャル成長法（ＭＢＥ）を使用して成長させられることができる。
【００１９】
ＣＢＬは、窒化ガリウム層をＭｇドーパントでドープすることによって、金属有機化学蒸着（ＭＯＣＶＤ）成長技法によって成長させられることができ、ＩＩＩ族窒化物電流遮断層は、水素を含まない環境内において、７００℃を上回る温度でアニーリングし、ＩＩＩ族窒化物ＣＢＬをｐ型ＩＩＩ族窒化物電流遮断層にすることによって、活性化される。ＡｌＧａＮ／ＧａＮ層を備える第２のＩＩＩ族窒化物層は、次いで、Ｍｇアクセプタを不動態化しないアンモニア−ＭＢＥ内で再成長させられ、それによって、ＩＩＩ族窒化物ＣＢＬのｐ型挙動を保存することができる。
【００２０】
次に、全体を通って類似参照数字が対応する部品を表す、図面を参照する。
【図面の簡単な説明】
【００２１】
【図１】図１は、ＣＡＶＥＴの断面図である。
【図２−１】図２（ａ）−（ｉ）は、本発明の一実施形態による、ＣＡＶＥＴを加工するために使用されるステップの断面図である。
【図２−２】図２（ａ）−（ｉ）は、本発明の一実施形態による、ＣＡＶＥＴを加工するために使用されるステップの断面図である。
【図２−３】図２（ａ）−（ｉ）は、本発明の一実施形態による、ＣＡＶＥＴを加工するために使用されるステップの断面図である。
【図３】図３は、図２（ａ）−（ｉ）の方法に従って加工されるＣＡＶＥＴのバンド構造をプロットする。
【図４−１】図４（ａ）は、Ｍｇ濃度と、ＣＡＶＥＴ構造を通り、二次イオン質量分析（ＳＩＭＳ）によって測定される、推定深度をプロットする。
【図４−２】図４（ｂ）は、ゼロアパーチャおよび活性ｐ−ＧａＮＣＢＬを伴うＣＡＶＥＴに対するドレイン−ソース電圧（Ｖｄｓ）の関数として、電流密度をプロットする。
【図５−１】図５（ａ）は、ＣＡＶＥＴ内のｐ−ＧａＮＣＢＬのＣＢＬ遮断容量を測定するための構造の断面図である。
【図５−２】図５（ｂ）は、図５（ａ）における構造の順方向バイアス電流−電圧（Ｉ−Ｖ）特性のグラフであって、図５（ｃ）は、図５（ａ）における構造の逆方向バイアスＩ−Ｖ特性のグラフである。
【図５−３】図５（ｄ）は、図５（ａ）に示されるものに類似する構造のＩ−Ｖ特性のグラフであって、図２（ｉ）の構造を有するＣＡＶＥＴのＩ−Ｖ特性を反映し、電流（アンペア、Ａ）および電流密度（Ａ／ｃｍ２）を電圧の関数としてプロットし、背面ｐ−ｎダイオードは、逆方向バイアス電圧４００Ｖ時、漏れ電流１４０μＡまたは０．３５Ａ／ｃｍ２を有する。
【図６】図６は、ＣＡＶＥＴの直流（ＤＣ）Ｉ−Ｖ特性のグラフであって、ドレイン−ソース電流（Ｉｄｓ）をアパーチャ長Ｌａｐ＝１５μｍ、３０μｍ×７５μｍ素子面積を伴う素子に対するＶｄｓの関数としてプロットし、各曲線は、Ｖｇｓが、０Ｖ〜−１０Ｖに降圧するにつれた（上部曲線から底部曲線にＶｇｓ＝０Ｖ、−２Ｖ、−４Ｖ、−６Ｖ、−８Ｖ、−１０Ｖ）異なるゲートソース電圧（Ｖｇｓ）に対するものである。
【図７】図７は、移動特性（ゲート電圧Ｖｇの関数としてのＩｄｓ）と、アパーチャ長Ｌａｐ＝１５μｍおよびゲート／アパーチャ重複Ｌｇｏ＝４μｍを伴うＣＡＶＥＴのｇｍをプロットするグラフである。
【図８】図８は、ＤＣと、８０μｓパルスを使用して電流崩壊を示さないパルス動作の場合の、Ｖｓｔｅｐ＝−２Ｖ（上部から底部曲線）のステップを使用したＶｇｓ＝０〜−１０Ｖの間の、かつＬａｐ＝１５μｍおよびＬｇｏ＝４μｍである、ＣＡＶＥＴに対するＶｄｓの関数としてＩｄｓをプロットするグラフである。
【図９】図９は、Ｌｇｏ＝２μｍおよびＬｇｏ＝４μｍを有するＣＡＶＥＴに対するＶｄｓの関数として、Ｉｄｓをプロットし、Ｖｇｓ＝０〜−１０Ｖ（上部曲線から底部曲線にＶｇｓ＝０Ｖ、−２Ｖ、−４Ｖ、−６Ｖ、−８Ｖ、−１０Ｖ）およびＬａｐ＝３μｍであり、Ｌｇｏが減少するにつれて、漏れ電流の増加を示す。
【図１０】図１０は、１つ以上の本発明の実施形態に従って、ＣＡＶＥＴを加工する方法を図示する流れ図である。
【発明を実施するための形態】
【００２２】
以下の発明を実施するための形態において、本明細書の一部を形成し、かつ本発明が実践され得る特定の実施形態を例示目的で示す添付図面を参照する。本開示の範囲から逸脱することなく、他の実施形態が用いられてもよく、また、構造的な変更が行われてもよいことを理解されたい。
【００２３】
（概要）
ＣＡＶＥＴは、電圧を保持するためのｎ型ドープドリフト領域と、ソースから、水平に、平面ゲート下、次いで、垂直に、ドレインに、アパーチャを通って流れる電流を搬送するための水平２ＤＥＧとから構成される、垂直素子である。ＣＡＶＥＴの基礎部分は、ＣＢＬであって、電流が流れることを遮断し、任意のオン状態素子電流をアパーチャを通って流れさせる。以前に、ＣＢＬは、金属有機化学蒸着（ＭＯＣＶＤ）反応器内で成長の間における原位置でのドーピングによって、またはイオン注入によって、達成されている。しかしながら、本発明は、ＣＢＬとして、アンモニアベースＭＢＥ−成長ｐ−ＧａＮ層を伴う、ＣＡＶＥＴを説明する。具体的には、本発明の実施形態は、ＣＡＶＥＴ内における電流遮断目的のために、活性埋込Ｍｇ−ドープｐ−ＧａＮ層を特徴とする。本構造は、高電力スイッチング用途およびその機能性のために埋込活性ｐ−ＧａＮ層を要求する任意の素子に非常に有利である。
【００２４】
ｐ型ドーパントがイオン注入されたｐ型電流遮断ＧａＮ層を採用するＣＡＶＥＴでは、結果として生じるｐ型ＣＢＬは、典型的には、注入プロセスによって生じる損傷が電子流に対して低障壁をもたらすので、活性ｐ型層ではない。すなわち、層内の正孔の数は、実質的に、ｐ型ドーパントの同一の密度を有する活性ｐ型層内のものより少ない。続いて、非活性ｐ型ＣＢＬを通る電子流に対する障壁は、活性ｐ型電流遮断層に対するものより小さく、非活性ｐ型電流遮断層を通してより高い漏れ電流をもたらす。例えば、活性ｐ型ＣＢＬは、少なくとも２または少なくとも３電子ボルト（ｅＶ）である、層を通る電子流に対する障壁を有し得る。多くのイオン注入されたＣＢＬ、またはＭｇ以外のドーパントでＧａＮをドープすることによって形成されたＣＢＬ、例えば、Ｆｅ−ドープＣＢＬは、１ｅＶ未満の電子流に対する障壁を有する。本明細書で使用されるように、活性ｐ型ＣＢＬは、層を通る電子流に対する障壁が、少なくとも１ｅＶであるように、正孔濃度が十分に大きいものである。すなわち、ｐ型ドーピング濃度の生成物および活性である（すなわち、価電子帯内に存在する正孔をもたらす）ドーパントの存在は、電子流に対する障壁が、少なくとも１ｅＶであることを確実にするように十分に大きい。中程度または高度に損傷されるｐ型ＩＩＩ−Ｎ層、例えば、Ｍｇでイオン注入されたＩＩＩ−Ｎ層、または水素で不動態化されるＭｇ−ドープＩＩＩ−Ｎ層、例えば、ＭＯＣＶＤ成長Ｍｇ−ドープＩＩＩ−Ｎ層では、正孔濃度は、典型的には、比較的に小さく、したがって、結果として生じる電子流に対する障壁は、１ｅＶ未満である。
【００２５】
（技術説明）
ＣＡＶＥＴのための基本構造は、厚い低濃度ドープｎ型ドリフト領域上に成長させられたｎ型ＧａＮ（ｎ−ＧａＮ）アパーチャ領域を含み、これは、アパーチャを保護するためのマスクを使用して、底部ｎ−ＧａＮドリフト領域にエッチバックされる。アパーチャの両側に、ｐ−ＧａＮが再成長させられ、これは、アンモニア支援ＭＢＥ技法を使用して再成長させられる。したがって、ＣＢＬは、アパーチャ領域を狭入して形成される。ｐ−ＧａＮ層は、水素を含まない雰囲気下において、低温で再成長させられ、層は、高度に損傷されず（イオン注入された層同様に）、または水素で不動態化もされないため（ＭＯＣＶＤ成長Ｍｇ−ドープＩＩＩ−Ｎ層同様に）、ｐ型ドーピングのＧａＮのために使用されるＭｇドーパントの活性状態を確保する。再成長は、アパーチャ領域がマスクで保護された（すなわち、マスクがアパーチャ領域を覆った）状態で行われ、ｐ型再成長が、アパーチャ領域の上部に生じないことを確実にする。続いて、マスクは、エッチングで除去され、表面は、必要に応じて、平坦化される。素子構造は、ＡｌＧａＮ／ＧａＮチャネルの別の再成長によって完了され、２ＤＥＧを形成する。
【００２６】
代替として、素子はまた、最初に、アンモニア支援ＭＢＥ技法を使用して、均一ｐ型層を成長させることによって、アパーチャを作成することにより加工されることができる。アパーチャ領域は、エッチングされ、ｎ型電流搬送アパーチャが、再成長させられた後、ＡｌＧａＮ／ＧａＮチャネルが続き、２ＤＥＧを形成する。ｐ型層厚は、素子機能性による必要性に応じて、１０ｎｍ〜約５ミクロンの範囲であることができ、典型的層は、約１００〜５００ナノメートルの範囲である。より厚い層も可能であり得るが、加工プロセスを複雑にし得る。
【００２７】
図２（ａ）−（ｈ）は、本発明の一実施形態による、ＣＡＶＥＴを加工するために使用されるプロセスフローの略図である。
【００２８】
図２（ａ）は、基本構造２００を表し、ｎ＋−ＧａＮ２０２、ｎ−−ＧａＮ２０４、およびｎ−ＧａＮ２０６層を含み、アパーチャ層は、ｎ−ＧａＮ層２０６であって、その全層は、金属有機化学蒸着（ＭＯＣＶＤ）を使用して成長させられる。一実施例では、ｎ−−ＧａＮ層２０４は、６マイクロメートル厚であって、シリコンでドーピング濃度２×１０１６／ｃｍ３までドープされることができ、および／またはｎ＋−ＧａＮ２０２は、ｎ＋−ＧａＮ基板であることができる。
【００２９】
図２（ｂ）は、マスクされたアパーチャを表し、再成長マスク２０８は、例えば、金属、窒化アルミニウム（ＡｌＮ）、または二酸化ケイ素（ＳｉＯ２）であることができる。
【００３０】
図２（ｃ）は、マスク２０８下で無傷で残されているｎ−ＧａＮ層２０６のアパーチャ領域２１０を表す一方、ｎ−ＧａＮ層２０６の残りは、エッチングで除去される。
【００３１】
図２（ｄ）は、ＣＢＬを形成するために、アンモニアベースＭＢＥ技法を使用して成長させられたＭｇ−ドープｐ−ＧａＮ２１２を表す。一実施例では、ｐ−ＧａＮ層は、低温（８４０℃）で再成長させられ、活性であって、さらなる活性化が必要なく［５］、再成長は、ＡｌＮ層がアパーチャ領域上のいかなる再成長も防止するために、アパーチャ２１０をマスクした状態で行われた。ｐ−ＧａＮ２１２の層が、再成長マスクを覆って堆積されるように、図２（ｄ）に示されるが、いくつかの実装では、再成長マスクの組成物および再成長条件は、実質的に、ｐ−ＧａＮが、再成長マスクを覆って再成長させられないように選択される。
【００３２】
図２（ｅ）は、マスク２０８の除去と、必要に応じて、表面２１４の平坦化とを表す。マスクは、例えば、ＫＯＨを使用して、エッチングされることができる。
【００３３】
図２（ｆ）は、アンモニアＭＢＥによる、２ＤＥＧを伴うチャネルを形成するための、ＡｌＧａＮ／ＧａＮ層２１６、２１８の再成長を表す。例えば、ステップは、アンモニアベースＭＢＥ技法を使用した、ＧａＮ層２１６（例えば、ＵＩＤＧａＮ）およびＡｌ０．３Ｇａ０．７Ｎ層２１８の再成長を含むことができる。
【００３４】
図２（ｇ）は、Ａｌ０．３Ｇａ０．７Ｎ層２１８およびＧａＮ層２１６内へのソースコンタクト２２２のために行われるＳｉ注入２２０ａ、２２０ｂ後のＭＯＣＶＤ活性化アニールを表す。ドレインコンタクト２２４（図２（ｉ）参照）は、例えば、Ｔｉ／Ａｕ／Ｎｉコンタクトを使用して、背面に形成されることができる。
【００３５】
図２（ｈ）は、例えば、原子層堆積（ＡＬＤ）によるゲート誘電体２２６の堆積、およびソース金属２２２（例えば、Ｔｉ／Ａｕ／Ｎｉ）の堆積を表す。
【００３６】
本プロセスフローの最終結果は、図２（ｉ）に図示されるように、アンモニアベースＭＢＥ再成長活性埋込ｐ型層２１２を伴う、ＣＡＶＥＴである。
【００３７】
図２（ｉ）は、チャネル領域２３０、ＩＩＩ族窒化物ＣＢＬ２１２間に狭入されたアパーチャ領域２１０（例えば、ｎ型ＧａＮ）、ドリフト領域２０４、およびゲート２３２を含むＣＡＶＥＴ２２８を図示する。チャネル２３０は、ＧａＮ層２１６上またはその上方におけるＡｌＧａＮ障壁層２１８によって、ＧａＮ層２１６内に閉じ込められた２ＤＥＧを備えることができる。ドリフト領域２０４内のｎ型ドーピング濃度は、アパーチャ領域２１０内のｎ型ドーピング濃度未満であることができる。ゲート２３２は、ＡＬＤ堆積Ａｌ２Ｏ３ゲート誘電体２２４を覆って堆積されたＮｉ／Ａｕ／Ｎｉゲート２３２を備えることができる。図２（ｉ）では、ＣＢＬ２１２およびソース２２２は、ソース２２２およびＣＢＬ２１２の任意の部分にわたってバイアスが存在しないように、電気的に接続される２３６。電気接続は、ソース金属の堆積に先立って、ｐ−ＧａＮ層２１２を通してトレンチをエッチングし、次いで、ソース金属をトレンチ内ならびにＳｉ注入領域２２０ａおよび２２０ｂを覆って堆積させることによって形成されることができる。
【００３８】
ＣＢＬのための成長パラメータ、ならびに後続素子層の成長および堆積のために使用される条件およびパラメータに応じて、ＣＢＬは、少なくとも１ｅＶ、少なくとも２ｅＶ、または少なくとも３ｅＶである、電子流に対する障壁を有し得る。１ｅＶ障壁は、低電圧、例えば、ソース−ドレイン電圧１００Ｖ未満では、素子動作に十分であり得るが、少なくとも２ｅＶまたは少なくとも３ｅＶ等のより大きな障壁が、３００Ｖ超または６００Ｖ超等のより高い電圧における動作に好ましくあり得る。
【００３９】
図３は、それぞれ、ＣＢＬと２ＤＥＧ内の電子および正孔のエネルギー（例えば、フェルミ準位、ＥＦ）との間の伝導帯Ｅｃオフセットおよび価電子帯ＥＦオフセットが、少なくとも３ｅＶであり得る、構造のバンド図を示す。図３では、ＣＢＬ２１２は、ドーピングレベル５×１０１９ｃｍ−２を伴うｐ−ＧａＮ層であって、ＧａＮチャネル層２１６は、ＵＩＤＧａＮであって、ドリフト領域２０４は、２×１０１６ｃｍ−３ドーピングを伴うｎ−ＧａＮを備える。チャネル層２１６を覆うＡｌＧａＮ２１８もまた、示される。
【００４０】
（特性評価）
図２（ｉ）のＣＡＶＥＴ構造上で行われたＳＩＭＳは、図４（ａ）に示されるように、非常に良好な挙動（例えば、急峻）ドーピングプロファイルを示した。
【００４１】
図２（ｉ）のＣＡＶＥＴ内のｐ−層（ＣＢＬ、２１２）の遮断容量は、測定されることができる。
【００４２】
図４（ｂ）は、ゼロアパーチャＣＡＶＥＴのｐ−ＧａＮＣＢＬを通るＶｄｓの関数として、電流密度をプロットする。
【００４３】
加えて、ｐ−層の遮断容量は、図５（ａ）に示されるように、ＧａＮ基板５００（例えば、３×１０１８ｃｍ−３ドーピングを伴うｎ＋−ＧａＮ）上にｎ−ｐ−ｎ構造を加工することによって、別個に検証されることができる。
【００４４】
図５（ａ）の構造は、ｎ−ＧａＮ層５０４（例えば、６μｍ厚、２×１０１６ｃｍ−３ドーピングを伴う）とｎ＋−ＧａＮ層５０６（例えば、１２０ｎｍ厚、３×１０１８ｃｍ−３ドーピングを伴う）との間にｐ−ＧａＮ層５０２（例えば、１００ｎｍ厚、８×１０１９ｃｍ−３ドーピングを伴う）を備える。本構造は、コンタクト５０８、５１０、例えば、Ｔｉ／Ａｕ（３０／２５０ｎｍ）コンタクトと接触される。層５０６および５０２は、アンモニア分子線エピタキシャル成長法（ＭＢＥ）によって再成長させられた。
【００４５】
図５（ｂ）は、図５（ａ）における構造のコンタクト５０８、５１０間で測定された、順方向バイアスＩ−Ｖを示し、図５（ｃ）は、逆方向バイアスＩ−Ｖ特性を示す。層５０４および５０２によって形成されたｐ−ｎダイオードの漏れ電流は、逆方向バイアスでは、５２８Ｖのとき１６４μＡであって、ピーク電場Ｅｐｅａｋ＝１７６Ｖ／μｍおよび降伏電圧５２８Ｖであった。
【００４６】
図５（ａ）に示されるものと類似構造を有する別のダイオードは、図５（ｄ）に示されるように、逆方向バイアスにおいて、４００Ｖのとき、漏れ電流１４０μＡまたは０．３５Ａ／ｃｍ２を有する。図５（ｄ）は、ＧａＮ基板上のｎ／ｐ／ｎ構造のＩ−Ｖ特性のグラフであって、背面ｐ／ｎダイオード５１２（層５０４および５０２を備える）は、逆方向バイアス下、背面ｐ／ｎダイオード５１２にわたって印加される４００Ｖ時、１４０μＡ電流（および、電流密度０．４Ａ／ｃｍ２未満）を示す。したがって、そのようなＣＢＬを有し、いかなる他のオフ状態漏れ電流経路も欠いている、図２（ｉ）のＣＡＶＥＴは、素子が、ソース−ドレイン電圧４００Ｖ以下でオフ状態にバイアスされると、ＣＢＬを通って流れる電流密度０．４Ａ／ｃｍ２未満を有するであろう。
【００４７】
図６−９は、図２（ｉ）の構造を有するＣＡＶＥＴ上で行われる測定である。
【００４８】
活性ｐ−ＣＢＬとともに加工されたＣＡＶＥＴ素子は、図６に示されるように、良好なチャネル変調およびピンチオフ−１０Ｖを伴う、良好なトランジスタ特性を呈する。図６は、ＣＡＶＥＴのＤＣＩ−Ｖ特性のグラフであって、アパーチャ２１０長Ｌａｐ＝１５μｍ、Ｖｇａｔｅ＝０〜−１０Ｖ、およびＶｓｔｅｐ＝−２Ｖである。
【００４９】
図７は、電流３．６ｋＡ／ｃｍ２で位置合わせされた１５μｍアパーチャ２１０長を伴う、７５μｍ幅のＣＡＶＥＴ素子２２８を示し、活性面積３０μｍ×７５μｍは、ソース注入領域２２０ａからソース注入領域２２０ｂ（注入開口部を含む）において測定された。低オン抵抗（Ｒｏｎ）１．２２ｍΩｃｍ２が、本素子から得られた。ピーク相互コンダクタンス（ｇｍ）１４８ｍＳ／ｍｍ（ソースの）は、図７に示されるように、素子の移動特性から得られた。
【００５０】
８０μｓパルス幅でパルスされたゲートで測定されたパルスＩＤＳ−ＶＤＳ特性は、図８に示されるように、電流崩壊を示さなかった。
【００５１】
Ｌｇｏ（ゲート−アパーチャ重複）の減少に伴って、漏れ電流は、図９に示されるように、ソースからアパーチャを通ってドレインに流れる非変調電子により増加した。
【００５２】
（プロセスステップ）
図１０は、ＩＩＩ族窒化物ＣＢＬ内にアパーチャ領域を含む、ＣＡＶＥＴを形成または加工する方法の実施例を図示し、ＩＩＩ族窒化物ＣＢＬを通る電子流に対する障壁は、例えば、少なくとも１電子ボルトである。本方法は、以下のステップのうちの１つ以上を備えることができる。
【００５３】
ブロック１０００は、ドリフト領域（例えば、ｎ−ＧａＮ）を取得、成長、または形成するステップを表す。ドリフト領域は、例えば、ｎ＋型ＧａＮ基板上またはその上方に形成されることができる。
【００５４】
ブロック１００２は、第１のＩＩＩ族窒化物層から構成されるアパーチャ領域を形成するステップを表す。第１のＩＩＩ族窒化物層は、例えば、ドリフト領域上に形成される、ｎ型ＩＩＩ族窒化物またはｎ型ＧａＮ層２０６であることができる。
【００５５】
ステップは、犠牲領域内の第１のＩＩＩ族窒化物層の除去（例えば、エッチング）に先立って、アパーチャ領域および犠牲領域を第１のＩＩＩ族窒化物層内に画定するステップ（例えば、アパーチャ領域を覆ってマスクを形成することによって）を含むことができる。犠牲領域の除去後、残っている第１のＩＩＩ族窒化物層は、アパーチャ領域であることができる。次いで、ＩＩＩ族窒化物ＣＢＬ（例えば、ｐ型ＩＩＩ族窒化物）が、例えば、第１のＩＩＩ族窒化物層が除去された面積内のアパーチャ領域の周囲または両側に形成されることができる。
【００５６】
代替として、均一ｐ型層が、アンモニア支援ＭＢＥ技法を使用して、ＣＡＶＥＴのドリフト領域上に成長させられることができる。アパーチャ領域が、次いで、ｐ型層内にエッチングされることができる。次いで、ｎ型電流搬送アパーチャ領域が、ｐ型層内に形成されたエッチングされたアパーチャ内に再成長させられることができる。
【００５７】
ｐ型層厚は、素子機能性のための必要性に応じて、厚さ１０ｎｍ以上（例えば）を有することができる。電流遮断層の厚さ（例えば、少なくとも１０ナノメートル）、正孔濃度、および組成物は、電子流に対する障壁が、所望の値（例えば、少なくとも１ｅＶ、少なくとも２ｅＶ、または少なくとも３ｅＶ等）を有するようなものであることができる。
【００５８】
ｐ型ＩＩＩ族窒化物ＣＢＬは、ドーパントとともに、ｐ型ＩＩＩ族窒化物層のドーパントが活性化されるか、またはｐ型ＩＩＩ族窒化物層が活性である成長条件下において、成長させられることができる。成長条件として、例えば、低温（例えば、９００℃以下または５００−９００℃）および水素を含まない雰囲気が挙げられ得る。ＣＢＬは、アンモニア（ＮＨ３）ベース分子線エピタキシャル成長法（ＭＢＥ）を使用して、成長させられることができる。
【００５９】
ｐ型電流遮断層は、窒化ガリウム層をＭｇドーパントでドープすることによって、金属有機化学蒸着（ＭＯＣＶＤ）成長技法によって成長させられ、水素を含まない環境内において、＞７００℃でアニーリングし、電流遮断層ｐ型を作製することによって活性化されることができる。次いで、上部ＡｌＧａＮ／ＧａＮ層（図２の２１６、２１８またはブロック１００４における第２のＩＩＩ族窒化物層）が、Ｍｇアクセプタを不動態化しない、アンモニア−ＭＢＥにおいて、再成長させられ、それによって、電流遮断層のｐ型挙動を保存することができる。
【００６０】
ブロック１００４は、ｐ型ＩＩＩ族窒化物層またはＣＢＬおよび第１のＩＩＩ族窒化物層上またはその上方あるいはその下方に、ＣＡＶＥＴのためのＩＩＩ族窒化物活性領域またはチャネル（および、ソース、ドレイン、ゲート）を含む、後続素子特徴を成長および加工するステップを表す。ステップは、第１のＩＩＩ族窒化物層およびＩＩＩ族窒化物ＣＢＬの両方上に、１つ以上の第２のＩＩＩ族窒化物層を形成することを含むことができる。ＩＩＩ族窒化物活性領域は、第２のＩＩＩ族窒化物層を備えることができる。マスク２０８は、第２のＩＩＩ族窒化物層の形成に先立って、除去されることができる。
【００６１】
後続素子特徴の成長および加工は、ｐ型ＩＩＩ族窒化物層のドーパントが、活性化されたままである条件下にあることができる。
【００６２】
ブロック１００６は、図２（ｉ）に図示されるような最終結果であるＩＩＩ族窒化物ＣＡＶＥＴ２２８を表す。ＣＡＶＥＴ２２８は、ＩＩＩ族窒化物ＣＢＬ２１２内のアパーチャ領域２１０を含むことができ、ＩＩＩ族窒化物ＣＢＬを通る電子流に対する障壁は、少なくとも１または２電子ボルトである。ＩＩＩ族窒化物ＣＢＬは、活性ｐ型ドープＩＩＩ族窒化物層２１２（例えば、活性ｐ型ＧａＮまたは活性マグネシウムドープ層）である、および／またはイオン注入によってドープされた類似ｐ型ＩＩＩ族窒化物層を上回る正孔濃度を有することができる。アパーチャ領域は、ｎ型ＧａＮを備えることができる。
【００６３】
ＣＢＬは、オン状態電流をアパーチャ領域を通って流れさせることができる。
【００６４】
素子はさらに、ＡｌＧａＮ障壁層２１８によってＧａＮ層２１６内に閉じ込められた２ＤＥＧと、ＧａＮ層２１６およびＡｌＧａＮ障壁層２１８へのソース２２２コンタクトと、１つ以上のｎ型ＧａＮ層を備え、ＣＢＬがドリフト領域２０４と活性領域またはチャネル２３０との間にある、ドリフト領域２０４と、ドリフト領域２０４へのドレインコンタクト２２４とを備える、活性領域またはチャネル２３０を備えることができ、ゲート２３２が、活性領域またはチャネル２３０およびアパーチャ２１０上またはその上方に配置され、ソースとドレインとの間の電流を変調する。
【００６５】
ｎ型ＩＩＩ族窒化物ドリフト領域２０４は、アパーチャ領域２１０とドレイン２２４との間にあって、ドリフト領域２０４内のｎ型ドーピング濃度は、アパーチャ領域２１０内のｎ型ドーピング濃度未満であることができる。
【００６６】
ソース２２２およびＣＢＬは、ソースおよびＣＢＬの任意の部分にわたってバイアスが存在しないように、電気的に接続されることができる２３６。
【００６７】
ＩＩＩ族窒化物ＣＡＶＥＴは、ＣＢＬを備えることができ、ＣＡＶＥＴは、ＣＡＶＥＴが、約４００Ｖまたは４００Ｖ以下のソース−ドレイン電圧でオフ状態にバイアスされると、０．４Ａ／ｃｍ２を上回る電流密度が、ＣＢＬを通って流れないように防止するように動作可能である（図３−９も参照）。
【００６８】
（利点および改良）
本発明は、先行技術に勝る以下の利点および改良点を含む
１．活性埋込Ｍｇ−ドープＧａＮ層は、活性化プロセスのいかなる必要性もなく、原位置で成長させられることができる。
２．ＣＢＬは、ホモエピタキシャル遮断層である。
３．ＣＡＶＥＴは、ＣＢＬとして、注入ＧａＮを必要としない。
４．ＣＡＶＥＴは、素子信頼性を向上させるように、素子の動作の間、生成されるいかなる正孔も収集する能力を提供する。
５．本方法／素子は、ソースおよびＣＢＬの任意の部分にわたってバイアスが存在せず、ソースからドレインへの電子入射を防止するように、ソースをＣＢＬに接続する有効な様式を提供する。
６．本方法／素子は、損傷をもたらす注入を使用して作成されるＣＢＬと比較して、ｐ型ＣＢＬの予測可能応答のため、平滑な高周波数スイッチングを可能にする。
本発明の別の利点は、素子の処理の単純性である。ＣＡＶＥＴのような素子における最大の課題は、ＣＢＬである。最も費用効果的ＣＢＬは、ｎ−ドリフト領域の上部に成長させられたｐ−ＧａＮ層である。ｐ−ｎ接合が、素子動作の間、逆方向バイアス状態になると、非常に大きな電圧を保持することができ、これは、素子の作用に望ましい。最大の課題は、後続のＡｌＧａＮ／ＧａＮ層が、２ＤＥＧを形成するために上部に成長させられるにつれて、活性埋込ｐ−層を得ることである。しかしながら、高再成長温度（〜１１６０℃）における水素雰囲気下では、ｐ−層は、活性しない。一方、本発明は、埋込活性ｐ−ＧａＮ層を構造内に確保し、これは、素子性能の観点から、機能的かつより効果的にする。
【００６９】
（専門用語）
本明細書で使用されるような用語「（ＡｌＩｎＧａＮ）」、「（Ｉｎ，Ａｌ）ＧａＮ」、または「ＧａＮ」（ならびに、概して使用される用語「ＩＩＩ族窒化物」、「ＩＩＩ窒化物」、または「窒化物」）は、化学式ＧａｗＡｌｘＩｎｙＢｚＮを有する、（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ半導体の合金組成物を指し、ここでは、０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｗ＋ｘ＋ｙ＋ｚ＝１である。これらの用語は、単一種、Ｇａ、Ａｌ、Ｉｎ、およびＢの個別の窒化物、ならびにそのようなＩＩＩ族金属種の二元、三元、および四元組成物を含むものと広義に解釈されることが意図される。故に、ＧａＮおよびＡｌＧａＮ材料を参照する以下の本発明の議論は、種々の他の（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ材料種の形成にも適用可能であることを理解されるであろう。さらに、本発明の範囲内の（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ材料は、さらに少量のドーパントおよび／または他の不純物または含有材料を含んでもよい。
【００７０】
（参考文献）
以下の参考文献は、参照することによって本明細書に援用される。
［１］  Ｓ．Ｃｈｏｗｄｈｕｒｙ  ｅｔ  ａｌ，Ｐｒｅｓｅｎｔｅｄ  ａｔ  ＥＭＣ  ２００８，Ｓａｎｔａ  Ｂａｒｂａｒａ．
［２］  Ｓｒａｂａｎｔｉ  Ｃｈｏｗｄｈｕｒｙ，Ｂｒｉａｎ  Ｌ．Ｓｗｅｎｓｏｎ  ａｎｄ  Ｕｍｅｓｈ  Ｋ．Ｍｉｓｈｒａ，“Ｅｎｈａｎｃｅｍｅｎｔ  ａｎｄ  Ｄｅｐｌｅｔｉｏｎ  Ｍｏｄｅ  ＡｌＧａＮ／ＧａＮ  ＣＡＶＥＴ  Ｗｉｔｈ  Ｍｇ−Ｉｏｎ−Ｉｍｐｌａｎｔｅｄ  ＧａＮ  ａｓ  Ｃｕｒｒｅｎｔ  Ｂｌｏｃｋｉｎｇ  Ｌａｙｅｒ，”  ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．２９，Ｎｏ．６，ｐｐ．５４３−５４５，Ｊｕｎｅ  ２００８．
［３］  Ｓｒａｂａｎｔｉ  Ｃｈｏｗｄｈｕｒｙ，“ＡｌＧａＮ／ＧａＮ  ＣＡＶＥＴｓ  ｆｏｒ  ｈｉｇｈ  ｐｏｗｅｒ  ｓｗｉｔｃｈｉｎｇ  ａｐｐｌｉｃａｔｉｏｎ，”Ｐｈ．Ｄ．ｔｈｅｓｉｓ，Ｕｎｉｖｅｒｓｉｔｙ  ｏｆ  Ｃａｌｉｆｏｒｎｉａ  Ｓａｎｔａ  Ｂａｒｂａｒａ，Ｄｅｃｅｍｂｅｒ  ２０１０，ｉｎｃｌｕｄｉｎｇ  ｔｈｅ  ｆｏｌｌｏｗｉｎｇ  ｐａｇｅｓ：ｃｏｖｅｒ，ｉｉｉ，ｖｉｉｉ−ｘｉｖ，ａｎｄ  １５４−１５５．
［４］  “ｐ−ｎ  ｊｕｎｃｔｉｏｎｓ  ｏｎ  Ｇａ−ｆａｃｅ  ＧａＮ  ｂｙ  ＮＨ３  ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ  ｗｉｔｈ  ｌｏｗ  ｉｄｅａｌｉｔｙ  ｆａｃｔｏｒｓ  ａｎｄ  ｌｏｗ  ｒｅｖｅｒｓｅ  ｃｕｒｒｅｎｔｓ，”  Ｃ．Ａ．Ｈｕｒｎｉ．ｅｔ  ａｌ，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  Ｖｏｌ．９７，２２２１１３，Ｎｏｖ  ２０１０．
［５］  Ｓ．Ｃｈｏｗｄｈｕｒｙ  ｅｔ  ａｌ，ＩＥＥＥ  ＥＤＬ，Ｖｏｌ．２９，２００８．
［６］  Ｓ．Ｃｈｏｗｄｈｕｒｙ  ｅｔ  ａｌ，ＤＲＣ，Ｓｏｕｔｈ  Ｂｅｎｄ，Ｊｕｌｙ  ２０１０．
（結論）
これは、本発明の好適な実施形態の説明を締めくくるものである。本発明の１つ以上の実施形態の上述の説明は、図解および説明のために示したものである。本記述は、網羅的であること、または本発明を開示された形態に限定することを意図したものではない。上述の教示に照らして、多数の修正および変形が可能である。本発明の範囲は、この詳細な説明によって限定されるのではなく、むしろ本明細書に添付された請求項によって限定されることを意図する。
【図１】
2014520405.tif 000003
【図２−１】
2014520405.tif 000004
【図２−２】
2014520405.tif 000005
【図２−３】
2014520405.tif 000006
【図３】
2014520405.tif 000007
【図４−１】
2014520405.tif 000008
【図４−２】
2014520405.tif 000009
【図５−１】
2014520405.tif 000010
【図５−２】
2014520405.tif 000011
【図５−３】
2014520405.tif 000012
【図６】
2014520405.tif 000013
【図７】
2014520405.tif 000014
【図８】
2014520405.tif 000015
【図９】
2014520405.tif 000016
【図１０】
2014520405.tif 000017
【国際調査報告】
2014520405.tif 000018
2014520405.tif 000019