(57)【要約】抵抗メモリ素子改善された製造方法が開示される。抵抗メモリは、下部電極、上部電極、及びそれらの間に挟まれた抵抗材料層を有する。抵抗材料と上部及び下部の各電極との間に界面が形成される。これらの界面の一方又は双方の特性を変化させるために、素子内にイオンが注入され、それによって、メモリ素子の性能が改善される。これらのイオンは、３つの層が形成された後、これらの層の形成中、又はその双方において、注入される。【選択図】図２
2014513873.tif 000002
【特許請求の範囲】
【請求項１】
下部電極を形成するステップと、
前記下部電極上に当該下部電極との間に第１の界面を有する抵抗材料層を形成するステップと、
前記抵抗材料層上に当該抵抗材料層との間に第２の界面を有する上部電極を形成するステップと、
前記第１の界面又は前記第２の界面にイオンが注入されるために充分なエネルギーで、前記上部電極に前記イオンを注入するステップと
を含む、メモリ素子の製造方法。
【請求項２】
前記下部電極及び前記上部電極は、ニッケル、ハフニウム、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、銅、プラチナ及び銀からなる群から選択される種でそれぞれ形成される、請求項１に記載の方法。
【請求項３】
前記メモリ素子は抵抗メモリ素子を含み、前記抵抗材料層は遷移金属酸化物で形成される、請求項１に記載の方法。
【請求項４】
前記メモリ素子は、導電性ブリッジＲＡＭを含み、前記抵抗材料層は、硫化ゲルマニウム（ＧｅＳｘ）及びセレン化ゲルマニウム（ＧｅＳｅｘ）からなる群から選択される種で形成される、請求項１に記載の方法。
【請求項５】
前記メモリ素子は相変化ＲＡＭを含み、前記抵抗材料層はカルコゲナイドガラスで形成される、請求項１に記載の方法。
【請求項６】
前記イオンは、前記下部電極、前記抵抗材料層及び前記上部電極が形成された後に注入される、請求項１に記載の方法。
【請求項７】
前記イオンは、前記第２の界面に注入されるために充分なエネルギーで注入される、請求項６に記載の方法。
【請求項８】
前記イオンは、前記第１の界面に注入されるために充分なエネルギーで注入される、請求項６に記載の方法。
【請求項９】
前記注入されるイオンは、不活性元素、ドーパント、金属、酸素、水素、炭素、フッ素、塩素及びＣＨ４からなる群から選択された種を含む、請求項１に記載の方法。
【請求項１０】
下部電極を形成するステップと、
前記下部電極上に当該下部電極との間に第１の界面を有する抵抗材料層を形成するステップと、
前記第１の界面又は前記抵抗材料層の上面にイオンが注入されるために充分なエネルギーで、前記抵抗材料層に前記イオンを注入するステップと、
前記注入するステップが行われた後、前記抵抗材料層上に当該抵抗材料層との間に第２の界面を有する上部電極を形成するステップと、
を含む、メモリ素子の製造方法。
【請求項１１】
前記イオンは、前記第１の界面に注入されるために充分なエネルギーで注入される、請求項１０に記載の方法。
【請求項１２】
前記イオンは、前記抵抗材料層の前記上面に注入されるために充分なエネルギーで注入される、請求項１０に記載の方法。
【請求項１３】
前記上部電極が形成された後に、前記素子にイオンを注入するステップをさらに含む、請求項１０に記載の方法。
【請求項１４】
前記イオンは、前記第２の界面に注入されるために充分なエネルギーで注入される、請求項１３に記載の方法。
【請求項１５】
前記下部電極及び前記上部電極は、ニッケル、ハフニウム、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、銅、プラチナ及び銀からなる群から選択される種でそれぞれ形成される、請求項１０に記載の方法。
を備える処理システム。
【請求項１６】
前記メモリ素子は抵抗メモリ素子を含み、前記抵抗材料層は遷移金属酸化物で形成される、請求項１０に記載の方法。
【請求項１７】
前記メモリ素子は、導電性ブリッジＲＡＭを含み、前記抵抗材料層は、硫化ゲルマニウム（ＧｅＳｘ）及びセレン化ゲルマニウム（ＧｅＳｅｘ）からなる群から選択される種で形成される、請求項１０に記載の方法。
【請求項１８】
前記メモリ素子は相変化ＲＡＭを含み、前記抵抗材料層はカルコゲナイドガラスで形成される、請求項１０に記載の方法。
【請求項１９】
前記注入されるイオンは、不活性元素、ドーパント、金属、酸素、水素、炭素、フッ素、塩素及びＣＨ４からなる群から選択された種を含む、請求項１０に記載の方法。
【請求項２０】
下部電極を形成するステップと、
前記下部電極上に当該下部電極との間に第１の界面を有する抵抗材料層を形成するステップと、
前記第１の界面に注入されるために充分なエネルギーでイオンが注入されるように、前記抵抗材料層に前記イオンを注入するステップと、
前記抵抗材料層の上面に注入されるために充分なエネルギーで、イオンを前記抵抗材料層に注入するステップと、
前記注入するステップが行われた後、前記抵抗材料層上に上部電極を形成するステップと、
を含む、メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗ランダムアクセスメモリの動作及び歩留まりの改善に関し、具体的には、電極／抵抗材料の界面の改善に関する。
【背景技術】
【０００２】
抵抗メモリ素子、又はより一般的にはメモリスタ（memoristor）は、２００８年に広く公表されて以来、大きな注目を集めている。基本的に、抵抗メモリ素子は、閉じ込められたセル内に物質の層を有する。図１は、典型的な抵抗メモリセル素子１０を示す。素子１０の大きさは、直径１０〜１００ｎｍで、高さ３０〜２００ｎｍの範囲とすることができる。素子１０は、３つの構成要素を備え、誘電体６０によって周囲を覆われている。下部電極２０は、１０〜５０ｎｍの厚さとすることができる。この下部電極２０は、典型的には、ニッケル、ハフニウム、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、銅、プラチナ及び銀等の金属であるが、これらに限定されない。抵抗材料層３０は、下部電極２０上に形成される。いくつかの実施形態において、抵抗材料層３０は、化学蒸着（ＣＶＤ）又は他の蒸着処理により堆積される。但し、抵抗材料層３０を形成する蒸着以外の他の方法も使用することができる。抵抗材料層３０の上には上部電極４０があり、上部電極４０は、典型的には、チタン、窒化チタン、タングステン、ニッケル、ハフニウム、タンタル、窒化タンタル、銅、プラチナ又は銀等の金属であるが、これらに限定されない。下部電極２０と同様に、上部電極４０は、１０〜５０ｎｍの厚さとすることができる。
【０００３】
抵抗材料層３０は、少なくとも２つの異なる状態を切り替え、維持するという機能を果たす。抵抗ＲＡＭの場合（ＲｅＲＡＭの場合も含め）、抵抗材料層３０は、２つの異なる状態をとることができ、抵抗材料層３０の抵抗は、これら２つの状態の間で異なる。例えば、抵抗材料層３０として誘電材料を使用することができる。誘電材料は、典型的には高い抵抗を有する。しかしながら、下部電極２０と上部電極４０とにわたって充分な電圧を印加すると、印加された電圧により生じる電場によってもたらされる誘電破壊の結果、誘電材料全体にわたって導電パスが形成される。この導電パスは、フィラメントと呼ぶこともでき、抵抗材料層３０内において導通不良の密度が高い領域に沿って生じる。但し、他の方法によっても、このフィラメントは生じる。例えば、導電パスは、帯電した酸素空孔の方向に沿って形成される。
【０００４】
このフィラメントは、一旦形成されると、最初の高電場の印加によって生じた損傷を熱的にアニールする適当な電流を印加することにより破壊される。誘電材料は、一旦修復されると、下部電極２０と上部電極４０とにわたって第２の電圧が印加されることにより、再び導電パスを形成しうる。従って、この誘電材料は、フィラメントが導電パスを形成する低抵抗状態と、誘電材料の固有抵抗値が観察される高抵抗状態との２つの異なる状態を有する。
【０００５】
ＲｅＲＡＭの場合、抵抗材料層３０は、典型的には、酸化ハフニウム（ＨｆＯｘ）、シリコン酸化ハフニウム（ＨｆＳｉＯｘ）、酸化銅（ＣｕＯｘ）、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、酸窒化チタン（ＴｉＯｘＮｙ）、酸化タンタル（ＴａＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タングステン（ＷＯｘ）又は酸化アルミニウム（ＡｌＯｘ）等の遷移金属酸化物であるが、これらに限定されない。
【０００６】
抵抗材料層３０は、導電性ブリッジＲＡＭ、すなわちＣＢＲＡＭを形成するためにも使用される。この形態において、抵抗材料内に溶解した金属イオンは、抵抗材料内を流れて、上部電極４０と下部電極２０との間に導電パスを形成する。この導電パスは、ナノワイヤと呼ぶことができる。いくつかの実施形態において、下部電極２０又は上部電極４０の第１の電極は、例えば銀又は銅のように電気化学的に活性であり、下部電極２０又は上部電極４０の第２の電極は、より不活性である。第２の電極に負バイアスを印加すると、抵抗材料内の金属イオンは、下部電極２０と上部電極４０との間にナノワイヤを形成し、ナノワイヤは、抵抗材料層３０にわたって抵抗を下げる。第２の電極に負バイアスが印加されるとき、電気的に活性な第１の電極も、導電性金属イオンを抵抗材料内に遊離することができる。正の電圧が第２の電極に印加されると、金属イオンはナノワイヤから流出して第１の電極に戻り、その結果、抵抗材料の抵抗を増加させる。そのため、ＲｅＲＡＭのように、抵抗材料にわたって導電パスが形成されるところにおいて、２つの異なる状態が形成される。ＣＢＲＡＭの場合、抵抗材料層３０は、硫化ゲルマニウム（ＧｅＳｘ）又はセレン化ゲルマニウム（ＧｅＳｅｘ）とすることができるが、これらに限定されない。いくつかの実施形態において、これらの材料は、例えば銅又は銀等の金属にドープされる。
【０００７】
抵抗材料層３０は、相変化ＲＡＭ、すなわちＰＣＲＡＭを形成するためにも使用される。この形態においては、抵抗材料は、カルコゲナイドガラスである。適当な加熱とその後の冷却を行うことにより、この材料は、高抵抗の非結晶質の状態と、低抵抗の結晶質の状態との間で繰り返し転換する。ＰＣＲＡＭの場合、抵抗材料層３０は、ゲルマニウム、アンチモン及びテルル（Ｇｅ−Ｓｂ−Ｔｅ、すなわちＧＳＴ）の合金又はゲルマニウム及びテルル（Ｇｅ−Ｔｅ）の合金とすることができる。
【０００８】
これら３つの構成要素、すなわち、下部電極２０、抵抗材料層３０及び上部層４０は、２つの異なる界面を有する。第１の界面５０は、上部電極４０と抵抗材料層３０との間に存在し、第２の界面５５は、抵抗材料層３０と下部電極２０との間に存在する。場合によっては、下部電極２０、抵抗材料層３０及び上部電極４０の間の導通は、これらの各界面におけるポテンシャル障壁を通る電子のトンネル効果により達成される。これら第１及び第２の界面５０及び５５を越えて電子を移動させる能力は、素子１０の性能に寄与しうる。例えば、上部電極４０と抵抗材料層３０との間（又は抵抗材料層３０と下部電極２０との間）の電気伝導が乏しい場合、下部電極２０と上部電極４０との間における抵抗材料層３０を通る導電パスを形成する能力が妨げられる。そのため、後にこれらのパスを形成し又は消滅させるために、より高い電圧を使用せざるを得なくなるかもしれない。このことは、いくつかの実施形態において、素子１０の信頼性を低下させうる。他の実施形態では、「オン」及び「オフ」の状態における素子１０の抵抗は、しばしば許容できない程度にまで変化しうる。
【０００９】
従って、抵抗ＲＡＭの電極間及びこれらの電極間の抵抗材料層の導電性を改善する方法が存在すれば、有益である。
【発明の概要】
【００１０】
抵抗メモリ素子改善された製造方法が開示される。抵抗メモリは、下部電極、上部電極、及びそれらの間に挟まれた抵抗材料層を有する。抵抗材料と上部及び下部の各電極との間に界面が形成される。これらの界面の一方又は双方の特性を変化させるために、素子内にイオンが注入され、それによって、メモリ素子の性能が改善される。これらのイオンは、３つの層が形成された後、これらの層の形成中、又はその双方において、注入される。
【００１１】
本開示の理解をより良くするために、参照により本明細書に組み込まれる添付図面について述べる。
【図面の簡単な説明】
【００１２】
【図１】抵抗メモリ素子の例を示す図である。
【図２】上部電極を通して注入する第１の実施形態を示す図である。
【図３】第１の注入エネルギーにおいて図２の実施形態を使用したアルミニウム分布を示すグラフを示す図である。
【図４】第２の注入エネルギーにおいて図２の実施形態を使用したアルミニウム分布を示すグラフを示す図である。
【図５】図２の注入の結果を示す図である。
【図６】上部電極なしで注入する第２の実施形態を示す図である。
【図７】図６の注入の結果を示す図である。
【図８】図６におけるより低いエネルギー注入の結果を示す図である。
【発明を実施するための形態】
【００１３】
新たな抵抗メモリ技術が発達するにつれ、信頼性の問題、反復性及び性能が、技術の進歩を妨げている。場合によっては、これらの問題のいくつかは、上部及び下部の電極と、それらの間の抵抗材料層との間の電気伝導により引き起こされる。この界面の改善により、抵抗メモリの特性、例えば、スイッチング時間及び歩留まりが改善され、それによって抵抗メモリの製品化が可能になる。
【００１４】
第１の実施形態においては、図２に示されるように、抵抗メモリ素子１０は、例えば、ＣＶＤ、物理蒸着（ＰＶＤ）及び原子層堆積（ＡＬＤ）を含めた従来技術の方法に基づいて製造される。上部電極４０が塗布され、又は形成された後、注入１００が行われる。第１の実施形態においては、注入１００は、例えば、アルゴン、ネオン又はクリプトン等の不活性種を含む。他の実施形態での種は、ホウ素、リン又はヒ素等のドーパントである。他の実施形態での種は、アルミニウム、ケイ素、チタン、ハフニウム、ニッケル、タングステン、銅又は銀等の金属である。他の実施形態での種は、酸素、水素、炭素、フッ素、塩素又はＣＨ４のような分子である。
【００１５】
注入１００の深さは、イオンが金属等の上部電極４０を突き抜けて抵抗材料層３０の対象領域に入るような適当なエネルギーレベルを使用することにより制御される。
【００１６】
例えば、１つの実施形態において、界面５０及び抵抗材料層３０の上部に金属を注入することが好ましい。図３は、この実施形態の具体的な例を示す。この例において、上部電極４０はチタンであり、抵抗材料層３０は酸化ハフニウムであり、下部電極２０はプラチナである。これらの各層は、厚さ５００オングストロームである。注入種としてアルミニウムを使用し、２５ｋｅＶの注入エネルギーを使用して、深さのプロファイルが得られる。線１１０は界面５０を示し、線１２０は界面５５を示す。線１００と線１１０との間隔は上部電極４０の厚さを示し、線１１０と線１２０との間隔は抵抗材料層３０の厚さを示し、線１２０と線１３０との間隔は下部電極２０の厚さを示す。図３は、目標深さが約３００オングストローム、すなわち上部電極４０を通過する場合の約５０％であることを示す。領域１４０に示すように、イオン分布の尾部は抵抗材料層３０にわたる。つまり、注入されたイオンの少なくとも一部は、界面５０に注入される。これらのイオンは、いくつかの重要な機能を果たす。第１に、これらのイオンは、抵抗材料層３０の一部にドーピングを生成し、それによって導電パスがより簡単に生成されるようにする。第２に、注入されたイオンは、上部電極４０と抵抗材料層３０との間の界面５０を「粗くする」傾向がある。界面５０が滑らかでない方が、層間の接触が良く導電性が高い。このような注入の第３の利点は、界面５０で生じるイオンビーム混合である。アルミニウムイオンが、チタン等の上部電極４０を通過するため、これらのエネルギーアルミニウムイオンのいくつかは、チタン原子と衝突する。エネルギーアルミニウムイオンからチタン原子に伝達された運動量は、チタンイオンを上部電極４０から抵抗材料層３０に「押し」出す。このイオンビーム混合は界面５０にグラデーションをつけ、電極４０の金属と抵抗材料層３０の抵抗材料との間で集中物が円滑に移転する。このグラデーションは、層間により良い導通パスを形成し、ナノワイヤ又はフィラメントを形成するために必要な電圧を減少させうる。上記において、具体的な深さ及びエネルギーレベルが開示されているが、これらのパラメータは、他の実施形態において同様の結果が得られるように変更できる。
【００１７】
図４は、抵抗メモリ素子１０へのアルミニウム注入の第２の例を示す。素子１０は、図３に関連して記載されており、重複する説明は行わない。この実施形態において、注入エネルギーは２５ｋｅＶから４０ｋｅＶに増加される。これにより、図４に示されるように、目標注入深さが、界面５０の深さである約５００オングストロームとなる。つまり、この注入エネルギーで、注入されたイオンのより多くの部分が界面５０に注入される。この実施形態においては、領域１４５に示されるように、より多くのアルミニウムイオンが抵抗材料層３０に入る。
【００１８】
注入１００は、単一の注入エネルギーで行われる必要がないことに注意すべきである。例えば、抵抗材料層３０にわたってより均一な分布を形成するために、複数の注入エネルギーを有する注入が実行されてもよい。
【００１９】
従って、要約すると、例えば図２に示されるようなイオン注入は、いくつかの利点を提供することができる。第１に、イオンビーム混合は、上部電極４０と抵抗材料層３０との間にグラデーションを形成する。イオン及び注入エネルギーを適切に選択することにより、グラデーションは制御することができる。第２に、この注入は、界面５０を粗くする働きも行う。イオン注入は、上部電極４０と抵抗材料層３０との間の界面５０において、欠損も生じる。この注入は、抵抗材料層３０の抵抗材料の少なくとも一部をドーピングすることに加えて、上部電極４０と抵抗材料層３０との間の界面５０をドーピングする働きも行う。
【００２０】
図５は、図２の注入の効果を示す。上部電極４０と抵抗材料層３０との間の界面５０は、注入された種と、上部電極からの原子と、この界面５０における抵抗材料との混合が生じるため、網掛け領域によって図示されるように、明確ではなくなっている。加えて、欠損５８及びドーパント５９が、イオン注入１００の結果、抵抗材料層３０に存在する。
【００２１】
上述の説明は、上部電極４０と抵抗材料層３０との間の界面５０に対して行われた改善についてのものであるが、この実施形態はかかる適用に限定されない。例えば、注入エネルギーを１００ｋｅＶのように増加させることにより、抵抗材料層３０と下部電極２０との間の界面５５は、イオン注入１００による作用を受けうる。つまり、注入されたイオンの少なくとも一部が、界面５５に注入される。このような実施形態においても、界面５５は、抵抗材料層３０から下部電極２０に入るイオンにより、グラデーションになりうる。加えて、欠損５８及びドーパント５９は、このイオン注入の結果、抵抗材料層３０に注入される。
【００２２】
図６は、本方法の他の実施形態を示す。この実施形態において、イオン注入１５０は、上部電極４０の塗布又は形成前に行われる。従って、界面５５に達するために必要な注入エネルギーは、図２に示される注入を使用する際に必要となる注入エネルギーよりもはるかに少ない。例えば、２５から５０ｋｅＶの注入エネルギーが、前述の１００ｋｅＶに替わりに使用される。注入１５０で使用される種は、上述の如何なる種であってもよい。そして、この注入１５０の利点は、上述の利点と同様である。
【００２３】
図７は、注入１５０の効果を図示したものである。図示されるように、界面５５にはグラデーションがつけられ、欠損５８及びドーパント５９は抵抗材料層３０内に存在する。
【００２４】
他の実施形態において、注入１５０は、極めて小さなエネルギーであり、例えば５ｋｅＶよりも小さい。この実施形態において、注入は、極めて浅い注入を行い、抵抗材料層３０の上層のみに作用する。この浅い注入は、上部電極４０が抵抗材料層３０に塗布されるときに、より高い導通を生じうる。図８は、この浅い注入の結果を示す。
【００２５】
他の実施形態において、これらの処理の組合せが実行される。例えば、抵抗材料層３０の蒸着の後であって上部電極４０の塗布又は形成前に、図６に示すように注入１５０が行われ、図７に示すようなグラデーション界面５５が形成される。必要に応じて、低エネルギー注入も実行され、図８に示すような注入された界面５０が形成される。この注入１５０の後、上部電極４０が抵抗材料層３０に塗布される。そして注入１０が行われ、界面５０において、図５に示すようなグラデーションが形成される。
【００２６】
これらの各注入において使用される注入エネルギー及び注入種は異なる。これらの注入は、ビームラインイオン注入機、プラズマ蒸着システム（ＰＬＡＤ）、プラズマシースを修正する注入機、及び他の収束ビーム装置を含め、これらに限定されない如何なる種類のイオン注入装置を使用して行うことができる。
【００２７】
本開示は、本明細書に記載された具体的な実施形態によって範囲が限定されるものではない。実際、本明細書に記載された実施形態に加えて、本開示に対する修正を行った他の様々な実施形態が、前述の記載及び添付図面により、この技術分野における当業者にとって明らかになるであろう。従って、このような他の実施形態及び修正が本開示の範囲に含まれる。さらに、本開示は、特定の環境下での特定の目的のための特定の実施形態に即して説明されたが、この技術分野における当業者は、本開示の実用性がこれらに限定されず、本開示が如何なる環境下で如何なる目的においても有益に実施できることを理解できるであろう。従って、以下に記載される特許請求の範囲は、本明細書に記載された本開示の全ての範囲及び精神を考慮して解釈されるべきである。
【図１】
2014513873.tif 000003
【図２】
2014513873.tif 000004
【図３】
2014513873.tif 000005
【図４】
2014513873.tif 000006
【図５】
2014513873.tif 000007
【図６】
2014513873.tif 000008
【図７】
2014513873.tif 000009
【図８】
2014513873.tif 000010
【手続補正書】
【提出日】平成26年1月27日(2014.1.27)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
これら３つの構成要素、すなわち、下部電極２０、抵抗材料層３０及び上部電極４０は、２つの異なる界面を有する。第１の界面５０は、上部電極４０と抵抗材料層３０との間に存在し、第２の界面５５は、抵抗材料層３０と下部電極２０との間に存在する。場合によっては、下部電極２０、抵抗材料層３０及び上部電極４０の間の導通は、これらの各界面におけるポテンシャル障壁を通る電子のトンネル効果により達成される。これら第１及び第２の界面５０及び５５を越えて電子を移動させる能力は、素子１０の性能に寄与しうる。例えば、上部電極４０と抵抗材料層３０との間（又は抵抗材料層３０と下部電極２０との間）の電気伝導が乏しい場合、下部電極２０と上部電極４０との間における抵抗材料層３０を通る導電パスを形成する能力が妨げられる。そのため、後にこれらのパスを形成し又は消滅させるために、より高い電圧を使用せざるを得なくなるかもしれない。このことは、いくつかの実施形態において、素子１０の信頼性を低下させうる。他の実施形態では、「オン」及び「オフ」の状態における素子１０の抵抗は、しばしば許容できない程度にまで変化しうる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
例えば、１つの実施形態において、界面５０及び抵抗材料層３０の上部に金属を注入することが好ましい。図３は、この実施形態の具体的な例を示す。この例において、上部電極４０はチタンであり、抵抗材料層３０は酸化ハフニウムであり、下部電極２０はプラチナである。これらの各層は、厚さ５００オングストロームである。注入種としてアルミニウムを使用し、２５ｋｅＶの注入エネルギーを使用して、深さのプロファイルが得られる。線１１０は界面５０を示し、線１２０は界面５５を示す。線１００と線１１０との間隔は上部電極４０の厚さを示し、線１１０と線１２０との間隔は抵抗材料層３０の厚さを示し、線１２０と線１３０との間隔は下部電極２０の厚さを示す。図３は、目標深さが約３００オングストローム、すなわち上部電極４０を通過する場合の約５０％であることを示す。領域１４０に示すように、イオン分布の尾部は抵抗材料層３０にわたる。つまり、注入されたイオンの少なくとも一部は、界面５０に注入される。これらのイオンは、いくつかの重要な機能を果たす。第１に、これらのイオンは、抵抗材料層３０の一部にドーピングを生成し、それによって導電パスがより簡単に生成されるようにする。第２に、注入されたイオンは、上部電極４０と抵抗材料層３０との間の界面５０を「粗くする」傾向がある。界面５０が滑らかでない方が、層間の接触が良く導電性が高い。このような注入の第３の利点は、界面５０で生じるイオンビーム混合である。アルミニウムイオンが、チタン等の上部電極４０を通過するため、これらのエネルギーアルミニウムイオンのいくつかは、チタン原子と衝突する。エネルギーアルミニウムイオンからチタン原子に伝達された運動量は、チタンイオンを上部電極４０から抵抗材料層３０に「押し」出す。このイオンビーム混合は界面５０にグラデーションをつけ、上部電極４０の金属と抵抗材料層３０の抵抗材料との間で集中物が円滑に移転する。このグラデーションは、層間により良い導通パスを形成し、ナノワイヤ又はフィラメントを形成するために必要な電圧を減少させうる。上記において、具体的な深さ及びエネルギーレベルが開示されているが、これらのパラメータは、他の実施形態において同様の結果が得られるように変更できる。
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
下部電極を形成するステップと、
前記下部電極上に当該下部電極との間に第１の界面を有する抵抗材料層を形成するステップと、
前記抵抗材料層上に当該抵抗材料層との間に第２の界面を有する上部電極を形成するステップと、
前記第１の界面又は前記第２の界面にイオンが注入されるために充分なエネルギーで、前記上部電極に前記イオンを注入するステップと
を含む、メモリ素子の製造方法。
【請求項２】
前記下部電極及び前記上部電極は、ニッケル、ハフニウム、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、銅、プラチナ及び銀からなる群から選択される種でそれぞれ形成される、請求項１に記載の方法。
【請求項３】
前記メモリ素子は抵抗メモリ素子を含み、前記抵抗材料層は遷移金属酸化物で形成される、請求項１に記載の方法。
【請求項４】
前記メモリ素子は、導電性ブリッジＲＡＭを含み、前記抵抗材料層は、硫化ゲルマニウム（ＧｅＳｘ）及びセレン化ゲルマニウム（ＧｅＳｅｘ）からなる群から選択される種で形成される、請求項１に記載の方法。
【請求項５】
前記メモリ素子は相変化ＲＡＭを含み、前記抵抗材料層はカルコゲナイドガラスで形成される、請求項１に記載の方法。
【請求項６】
前記イオンは、前記下部電極、前記抵抗材料層及び前記上部電極が形成された後に注入される、請求項１に記載の方法。
【請求項７】
前記イオンは、前記第２の界面に注入されるために充分なエネルギーで注入される、請求項６に記載の方法。
【請求項８】
前記イオンは、前記第１の界面に注入されるために充分なエネルギーで注入される、請求項６に記載の方法。
【請求項９】
前記注入されるイオンは、不活性元素、ドーパント、金属、酸素、水素、炭素、フッ素、塩素及びＣＨ４からなる群から選択された種を含む、請求項１に記載の方法。
【請求項１０】
下部電極を形成するステップと、
前記下部電極上に当該下部電極との間に第１の界面を有する抵抗材料層を形成するステップと、
前記第１の界面又は前記抵抗材料層の上面に第１のイオンが注入されるために充分なエネルギーで、前記抵抗材料層に前記第１のイオンを注入するステップと、
前記注入するステップが行われた後、前記抵抗材料層上に当該抵抗材料層との間に第２の界面を有する上部電極を形成するステップと、
を含む、メモリ素子の製造方法。
【請求項１１】
前記第１のイオンは、前記第１の界面に注入されるために充分なエネルギーで注入される、請求項１０に記載の方法。
【請求項１２】
前記第１のイオンは、前記抵抗材料層の前記上面に注入されるために充分なエネルギーで注入される、請求項１０に記載の方法。
【請求項１３】
前記上部電極が形成された後に、前記メモリ素子に第２のイオンを注入するステップをさらに含む、請求項１０に記載の方法。
【請求項１４】
前記第２のイオンは、前記第２の界面に注入されるために充分なエネルギーで注入される、請求項１３に記載の方法。
【請求項１５】
前記下部電極及び前記上部電極は、ニッケル、ハフニウム、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、銅、プラチナ及び銀からなる群から選択される種でそれぞれ形成される、請求項１０に記載の方法。
を備える処理システム。
【請求項１６】
前記メモリ素子は抵抗メモリ素子を含み、前記抵抗材料層は遷移金属酸化物で形成される、請求項１０に記載の方法。
【請求項１７】
前記メモリ素子は、導電性ブリッジＲＡＭを含み、前記抵抗材料層は、硫化ゲルマニウム（ＧｅＳｘ）及びセレン化ゲルマニウム（ＧｅＳｅｘ）からなる群から選択される種で形成される、請求項１０に記載の方法。
【請求項１８】
前記メモリ素子は相変化ＲＡＭを含み、前記抵抗材料層はカルコゲナイドガラスで形成される、請求項１０に記載の方法。
【請求項１９】
前記注入される第１のイオンは、不活性元素、ドーパント、金属、酸素、水素、炭素、フッ素、塩素及びＣＨ４からなる群から選択された種を含む、請求項１０に記載の方法。
【請求項２０】
下部電極を形成するステップと、
前記下部電極上に当該下部電極との間に第１の界面を有する抵抗材料層を形成するステップと、
前記第１の界面に注入されるために充分なエネルギーで第１のイオンが注入されるように、前記抵抗材料層に前記第１のイオンを注入するステップと、
前記抵抗材料層の上面に注入されるために充分なエネルギーで、第２のイオンを前記抵抗材料層に注入するステップと、
前記第２のイオンが注入された後、前記抵抗材料層上に上部電極を形成するステップと、
を含む、メモリ素子の製造方法。
【国際調査報告】
2014513873.tif 000011
2014513873.tif 000012