(57)【要約】  電流検出回路、及びその制御回路と電力変換回路を提供する。電流検出回路は、サンプルアンドホールド回路１と、立ち上がりエッジ検出回路２と、立ち下がりエッジ検出回路３と、タイミング制御回路４と、同期検出回路５と、ローパスフィルタ６とを備える。電力変換回路は、電流検出回路を利用し、メインスイッチＳ１を介して流れる電流を検出し処理する。【選択図】図１
2014508501.tif 000002
【特許請求の範囲】
【請求項１】
電力変換回路用電流検出回路であって、
サンプルアンドホールド回路と、立ち上がりエッジ検出回路と、立ち下がりエッジ検出回路と、タイミング制御回路と、同期検出回路と、ローパスフィルタとを備え、
前記サンプルアンドホールド回路の第１端子は駆動制御トランジスタS2の第３端子と接続され、前記サンプルアンドホールド回路の第２端子は前記タイミング制御回路の第１端子と接続され、前記サンプルアンドホールド回路の第３端子は前記同期検出回路の第１端子と接続され、
前記立ち上がりエッジ検出回路の第１端子はメインスイッチS1の第２端子と接続され、前記立ち上がりエッジ検出回路の第２端子は前記タイミング制御回路の第２端子と接続され、
前記立ち下がりエッジ検出回路の第１端子はメインスイッチS1の第２端子と接続され、前記立ち下がりエッジ検出回路の第２端子は前記タイミング制御回路の第３端子と接続され、
前記タイミング制御回路の第４端子は前記同期検出回路の第２端子と接続され、前記同期検出回路の第３端子は前記ローパスフィルタの第１端子と接続され、
前記ローパスフィルタの第２端子は前記電流検出回路の出力端子であることを特徴とする電力変換回路用電流検出回路。
【請求項２】
請求項１記載の電力変換回路用電流検出回路であって、
前記サンプルアンドホールド回路は、ＦＥＴN1と、インバータINV1と、コンデンサC3と、増幅器A1と、抵抗R3及びR4とを備え、
前記ＦＥＴN1のドレイン電極は前記サンプルアンドホールド回路の第１端子として機能し、前記ＦＥＴN1のゲート電極は前記インバータINV1の入力端子と接続され、前記ＦＥＴN1のソース電極は前記コンデンサC3を介して接地され、
前記インバータINV1の前記入力端子での信号は前記駆動制御トランジスタS2の前記第１端子での制御信号と同位相であり、前記インバータINV1の前記出力端子は前記サンプルアンドホールド回路の前記第２端子として機能し、
前記増幅器A1の非反転入力端子は前記ＦＥＴN1のソース電極と接続され、前記増幅器A1の反転入力端子は抵抗R3を介して接地され、前記増幅器A1の出力端子は前記抵抗R4を介して前記反転入力端子と接続され、前記サンプルアンドホールド回路の第３端子として機能し、
前記メインスイッチS1がオン状態であるとき、前記サンプルアンドホールド回路はサンプルモードであり、入力電流信号に比例する信号を出力し、
前記メインスイッチS1がオフにされると、前記サンプルアンドホールド回路はホールドモードに入ることを特徴とする電力変換回路用電流検出回路。
【請求項３】
請求項１記載の電力変換回路用電流検出回路であって、
前記立ち上がりエッジ検出回路は、増幅器A2と、抵抗R5及びR6とを備え、
前記抵抗R5の第１端子は前記立ち上がりエッジ検出回路の第１端子として機能し、前記抵抗R5の第２端子は前記抵抗R6を介して接地され、
前記増幅器A2の非反転入力端子は前記抵抗R5と前記抵抗R6との間のノードに接続され、前記増幅器A2の反転入力端子は基準電圧端子と接続され、前記増幅器A2の出力端子は前記立ち上がりエッジ検出回路の第２端子として機能し、前記タイミング制御回路の第２端子と接続され、
前記立ち上がりエッジ検出回路は前記メインスイッチS1の点で電圧が設定値に達したことを検出すると、前記立ち上がりエッジ検出回路はラッチ回路を動作させ、前記同期検出回路を制御して信号を前記サンプルアンドホールド回路から前記ローパスフィルタに出力することを特徴とする電力変換回路用電流検出回路。
【請求項４】
請求項１記載の電力変換回路用電流検出回路であって、
前記立ち下がりエッジ検出回路は、増幅器A3と、インバータINV2と、ＦＥＴN2と、コンデンサC4と、クランプ用ツェナーダイオードZ1〜Z4と、抵抗R7及びR8とを備え、
前記抵抗R7の第１端子は前記立ち下がりエッジ検出回路の第１端子として機能し、前記抵抗R7の第２端子は前記抵抗R8を介して接地され、
前記コンデンサC4の第１端子は前記抵抗R7と前記抵抗R8の間のノードと接続され、前記コンデンサC4の第２端子は前記増幅器A3の非反転入力端子と接続され、
前記増幅器A3の反転入力端子は基準電圧端子と接続され、前記増幅器A3の出力端子は前記インバータINV2の入力端子と接続され、前記インバータINV2の出力端子は前記立ち下がりエッジ検出回路の第２端子として機能し、
前記ＦＥＴN2のゲート電極とドレイン電極は前記増幅器A3の非反転入力端子と接続され、前記ＦＥＴN2のソース電極は接地され、
前記クランプ用ツェナーダイオードZ1の負極は前記抵抗R7と前記抵抗R8の間のノードと接続され、前記クランプ用ツェナーダイオードZ1の正極は、直列に接続される前記クランプ用ツェナーダイオードZ2と前記クランプ用ツェナーダイオードZ3と前記クランプ用ツェナーダイオードZ4とを介して接地され、
前記立ち下がりエッジ検出回路は前記メインスイッチS1の点で電圧の立ち下がりエッジを検出すると、前記立ち下がりエッジ検出回路がラッチをアンロックし、前記同期検出回路をカットオフすることにより、前記ローパスフィルタの入力信号をゼロにすることを特徴とする電力変換回路用電流検出回路。
【請求項５】
請求項１記載の電力変換回路用電流検出回路であって、
前記タイミング制御回路は、ＤフリップフロップDF1と、ＤフリップフロップDF2とを備え、
前記ＤフリップフロップDF1のリセット端子は前記タイミング制御回路の第１端子として機能し、前記サンプルアンドホールド回路の第２端子と接続され、前記ＤフリップフロップDF1のクロック信号端子は前記タイミング制御回路の第３端子として機能し、前記立ち下がりエッジ検出回路の第２端子と接続され、前記ＤフリップフロップDF1の信号入力端子は電源と接続され、前記ＤフリップフロップDF1の出力端子は前記ＤフリップフロップDF2のリセット端子と接続され、前記ＤフリップフロップDF1の反転出力端子は開放され、
前記ＤフリップフロップDF2のクロック信号端子は前記タイミング制御回路の第２端子として機能し、前記立ち上がりエッジ検出回路の第２端子と接続され、前記ＤフリップフロップDF2の信号入力端子は電源と接続され、前記ＤフリップフロップDF2の出力端子は開放され、前記ＤフリップフロップDF2の反転出力端子は前記タイミング制御回路の第４端子として機能し、前記同期検出回路の第２端子と接続されることを特徴とする電力変換回路用電流検出回路。
【請求項６】
請求項１記載の電力変換回路用電流検出回路であって、
前記同期検出回路は、インバータINV3と、ＦＥＴN3及びN4とを備え、
前記ＦＥＴN3のドレイン電極は前記同期検出回路の第１端子として機能し、前記サンプルアンドホールド回路の第３端子と接続され、前記ＦＥＴN3のソース電極は前記ＦＥＴN4のドレイン電極と接続され、前記ＦＥＴN3のゲート電極はインバータINV3の出力端子と接続され、
前記インバータINV3の入力端子は前記同期検出回路の第２端子として機能し、前記タイミング制御回路の第４端子と接続され、
前記ＦＥＴN4のゲート電極は前記インバータINV3の入力端子と接続され、前記ＦＥＴN4のソース電極は接地され、前記ＦＥＴN4のドレイン電極は前記同期検出回路の第３端子として機能し、前記ローパスフィルタの第１端子と接続されることを特徴とする電力変換回路用電流検出回路。
【請求項７】
請求項１記載の電力変換回路用電流検出回路であって、
前記ローパスフィルタの第１端子は前記同期検出回路の第３端子と接続され、前記ローパスフィルタの第２端子は誤差増幅器の入力端子と接続され、
前記ローパスフィルタは入力信号をフィルタリングし、ＤＣ負荷15の平均出力電流に比例する信号を出力することを特徴とする電力変換回路用電流検出回路。
【請求項８】
請求項１〜７のいずれか一項に記載の電流検出回路を利用する制御回路であって、
ピーク−バレー検出回路と、誤差増幅器と、ＰＷＭコントローラと、駆動制御回路とをさらに備え、
前記電流検出回路の端子Uは前記駆動制御トランジスタS2の第３端子と接続され、前記電流検出回路の端子Dは前記メインスイッチS1の第２端子と接続され、前記電流検出回路の出力端子は前記ローパスフィルタの第２端子として機能し、前記誤差増幅器の入力端子と接続され、
前記誤差増幅器の出力端子は前記ＰＷＭコントローラと接続され、前記ＰＷＭコントローラは前記駆動制御回路と接続され、
前記駆動制御回路はまた前記ピーク−バレー検出回路の出力端子と接続され、前記ピーク−バレー検出回路の入力端子は前記メインスイッチS1の第２端子と接続されることを特徴とする制御回路。
【請求項９】
請求項８記載の制御回路を有する電力変換回路であって、
外部ＡＣ電源と接続され、前記外部ＡＣ電源のノイズを遮断するように構成されたフィルタ回路12と、
前記フィルタ回路と接続され、交流を直流に変換するように構成された整流回路13と、
コンデンサC1と、インダクタンス又はスイッチングトランスLと、ダイオードD1と、コンデンサC2と、メインスイッチS1と、駆動制御トランジスタS2と、抵抗R2と、制御回路と、補助電源回路とを備える単段電力変換回路14とを備え、
前記コンデンサC1の第１端子は前記整流回路及び前記ＤＣ負荷の負極と接続され、前記コンデンサC1の第２端子は接地され、
前記インダクタンス又はスイッチングトランスLの第１端子は前記ＤＣ負荷の負極と接続され、前記インダクタンス又はスイッチングトランスLの第２端子は前記ダイオードD1の正極と接続され、前記ダイオードD1の負極は前記ＤＣ負荷の正極と接続され、
前記コンデンサC2は前記ＤＣ負荷の正極と負極との間に接続され、
前記メインスイッチS1の第１端子は前記補助電源回路を介して前記ＤＣ負荷の負極と接続され、前記メインスイッチS1の第２端子は前記ダイオードD1の正極と接続され、
前記駆動制御トランジスタS2の第１端子は前記制御回路と接続され、前記駆動制御トランジスタS2の第２端子は前記メインスイッチS1の第３端子と接続され、前記駆動制御トランジスタS2の第３端子は前記抵抗R2を介して接地され、また前記制御回路と接続され、
前記制御回路はまた前記メインスイッチS1の第２端子と接続され、
前記単段電力変換回路は力率を調整するように設計され、前記メインスイッチを介して回路電流を検出することによって演算により出力電流信号を得ることを特徴とする電力変換回路。
【請求項１０】
請求項９記載の電力変換回路であって、
前記補助電源回路は、ダイオードD2と、抵抗R1と、コンデンサC6と、電圧安定化トランジスタZ2とを備え、
前記ダイオードD2の正極は前記ＤＣ負荷の負極と接続され、前記ダイオードD2の負極は、直列に接続される前記抵抗R1と前記コンデンサC6とを介して接地され、
前記抵抗R1と前記コンデンサC6との間のノードは前記メインスイッチS1の第１端子と接続され、
前記電圧安定化トランジスタZ2の正極は接地され、前記電圧安定化トランジスタZ2の負極は前記メインスイッチS1の第１端子と接続されることを特徴とする電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路の技術分野に関し、より具体的には、電流検出回路、及びその制御回路と電力変換回路に関する。
【背景技術】
【０００２】
ＡＣ−ＤＣ変換回路等の電力変換回路は、交流を直流に変換し、電力を関連装置に供給する。しかしながら、従来の電力変換回路は通常、出力電流検出機能を有さない。
【発明の概要】
【０００３】
本発明の実施形態の目的は、出力電流を検出でき、そして、信頼性が高く、構成が簡易で、低コストである電力変換回路用電流検出回路を提供することである。
【０００４】
本発明の実施形態の他の目的は、上述した電流検出回路のための制御回路を提供することである。
【０００５】
本発明の実施形態の他の目的は、電力変換回路に上述した制御回路を提供することである。
【０００６】
本発明の実施形態は、次のように実施される。すなわち、電力変換回路用電流検出回路であって、サンプルアンドホールド回路と、立ち上がりエッジ検出回路と、立ち下がりエッジ検出回路と、タイミング制御回路と、同期検出回路と、ローパスフィルタとを備え、
前記サンプルアンドホールド回路の第１端子は駆動制御トランジスタの第３端子と接続され、前記サンプルアンドホールド回路の第２端子は前記タイミング制御回路の第１端子と接続され、前記サンプルアンドホールド回路の第３端子は前記同期検出回路の第１端子と接続され、
前記立ち上がりエッジ検出回路の第１端子はメインスイッチS1の第２端子と接続され、前記立ち上がりエッジ検出回路の第２端子は前記タイミング制御回路の第２端子と接続され、
前記立ち下がりエッジ検出回路の第１端子はメインスイッチS1の第２端子と接続され、前記立ち下がりエッジ検出回路の第２端子は前記タイミング制御回路の第３端子と接続され、
前記タイミング制御回路の第４端子は前記同期検出回路の第２端子と接続され、前記同期検出回路の第３端子は前記ローパスフィルタの第１端子と接続され、
前記ローパスフィルタの第２端子は前記電流検出回路の出力端子であることを特徴とする。
【０００７】
本発明の実施形態は、電力変換回路に上述の制御回路を提供する。すなわち、電力変換回路は、
外部ＡＣ電源と接続され、前記外部ＡＣ電源のノイズを遮断するように構成されたフィルタ回路12と、
前記フィルタ回路と接続され、交流を直流に変換するように構成された整流回路13と、
コンデンサC1と、インダクタンス又はスイッチングトランスLと、ダイオードD1と、コンデンサC2と、メインスイッチS1と、駆動制御トランジスタS2と、抵抗R2と、制御回路と、補助電源回路とを備える単段電力変換回路14とを備え、
前記コンデンサC1の第１端子は前記整流回路及びＤＣ負荷の負極と接続され、前記コンデンサC1の第２端子は接地され、
前記インダクタンス又はスイッチングトランスLの第１端子は前記ＤＣ負荷の負極と接続され、前記インダクタンス又はスイッチングトランスLの第２端子は前記ダイオードD1の正極と接続され、前記ダイオードD1の負極はＤＣ負荷の正極と接続され、
前記コンデンサC2は前記ＤＣ負荷の正極と負極との間に接続され、
前記メインスイッチS1の第１端子は前記補助電源回路を介して前記ＤＣ負荷の負極と接続され、前記メインスイッチS1の第２端子は前記ダイオードD1の正極と接続され、
前記駆動制御トランジスタS2の第１端子は前記制御回路と接続され、前記駆動制御トランジスタS2の第２端子は前記メインスイッチS1の第３端子と接続され、前記駆動制御トランジスタS2の第３端子は前記抵抗R2を介して接地され、また前記制御回路と接続され、
前記制御回路はまた前記メインスイッチS1の第２端子と接続され、
前記単段電力変換回路は力率を調整するように構成され、前記メインスイッチを介して回路電流を検出することによって演算により出力電流信号を得ることを特徴とする。
【０００８】
本発明の電力変換回路用電流検出回路は、メインスイッチを介して回路電流を検出することによって演算により出力電流信号を得る。
【図面の簡単な説明】
【０００９】
【図１】本発明の電流検出回路を利用する電力変換回路の回路図。
【図２】図１の本発明の電流検出回路を有する制御回路の回路図。
【図３】本発明の電流検出回路の好ましい第１実施形態の回路図。
【図４】本発明の電流検出回路の好ましい第２実施形態の回路図。
【図５】図１及び図２に示された点での波形図。
【発明を実施するための形態】
【００１０】
本発明の目的、技術的解決法、及び利点をより明確に理解させるために、本発明がさらに添付図面を参照して実施形態により詳しく説明される。明細書で説明された実施形態は本発明を説明するために提供されただけであり、本発明を限定するものではないということは理解されるべきである。
【００１１】
本発明の実施形態では、電力変換回路用電流検出回路が提供される。電流検出回路は、出力電流を検出でき、そして、信頼性が高く、構成が簡易である。
【００１２】
図１を参照すると、本発明の電力変換回路は、フィルタ回路１２と、整流回路１３と、単段電力変換回路１４とを備える。
【００１３】
フィルタ回路１２は、外部ＡＣ電源のライブラインLとヌルラインNとの両方に接続される。
【００１４】
整流回路１３は、フィルタ回路１２を介して外部ＡＣ電源と接続される。
【００１５】
単段電力変換回路１４は、整流回路１３の正極出力端子とＤＣ負荷１５との間に接続される。ここで、整流回路１３の正極出力端子とＤＣ負荷１５との間のノードが「C」として示される。
【００１６】
明細書において、フィルタ回路１２は当該技術分野において周知のフィルタ回路であり、整流回路１３はブリッジ整流回路である。これらは明細書ではこれ以上説明されない。
【００１７】
単段電力変換回路１４は、コンデンサC1と、インダクタンス又はスイッチングトランスLと、ダイオードD1と、コンデンサC2と、メインスイッチS1と、駆動制御トランジスタS2と、抵抗R2と、制御回路１６と、補助電源回路１７とを備える。
【００１８】
コンデンサC1の第１端子は整流回路１３及びＤＣ負荷１５の負極と接続され、コンデンサC1の第２端子は接地される。インダクタンス又はスイッチングトランスLの第１端子はＤＣ負荷１５の負極と接続され、インダクタンス又はスイッチングトランスLの第２端子はダイオードD1の正極と接続され、ダイオードD1の負極はＤＣ負荷１５の正極と接続される。コンデンサC2はＤＣ負荷１５の正極と負極との間に接続される。メインスイッチS1の第１端子は補助電源回路１７を介してＤＣ負荷１５の負極と接続され、メインスイッチS1の第２端子はダイオードD1の正極と接続される。駆動制御トランジスタS2の第１端子は制御回路１６の第１端子Hと接続され、駆動制御トランジスタS2の第２端子はメインスイッチS1の第３端子と接続され、駆動制御トランジスタS2の第３端子は抵抗R2を介して接地され、また制御回路１６の第２端子Uと接続され、制御回路１６の第３端子DはメインスイッチS1の第２端子と接続される。
【００１９】
メインスイッチS1と駆動制御トランジスタS2は、Ｎチャネル電界効果トランジスタである。ここで、メインスイッチS1のドレイン電極とダイオードD1の正極との間のノードが「D」としてとして示され、メインスイッチS1のゲート電極と補助電源回路１７との間のノードが「E」としてとして示され、駆動制御トランジスタS2のドレイン電極とメインスイッチS1のソース電極との間のノードが「F」としてとして示される。
【００２０】
図２を参照すると、制御回路１６は、ピーク−バレー検出回路１６１と、電流検出回路１６２と、誤差増幅器Err_ampと、ＰＷＭコントローラU1と、駆動制御回路１６３とを備える。電流検出回路１６２の入力端子Uは駆動制御トランジスタS2の第３端子と接続され、電流検出回路１６２の入力端子DはメインスイッチS1の第２端子と接続され、電流検出回路１６２の出力端子は誤差増幅器Err_ampの入力端子と接続される。誤差増幅器Err_ampの出力端子はＰＷＭコントローラU1と接続され、ＰＷＭコントローラU1は駆動制御回路１６３の第１端子と接続される。駆動制御回路１６３の第２端子はピーク−バレー検出回路１６１の出力端子と接続され、駆動制御回路１６３の第３端子は駆動制御トランジスタS2の第１端子と接続される。ピーク−バレー検出回路１６１の入力端子はメインスイッチS1の第２端子と接続される。
【００２１】
補助電源回路１７は、ダイオードD2と、抵抗R1と、コンデンサC6と、電圧安定化トランジスタZ2とを備える。ダイオードD2の正極はＤＣ負荷１５の負極と接続され、ダイオードD2の負極は直列に接続される抵抗R1とコンデンサC6とを介して接地される。抵抗R1とコンデンサC6との間のノードはメインスイッチS1の第１端子と接続される。電圧安定化トランジスタZ2の正極は接地され、電圧安定化トランジスタZ2の負極はメインスイッチS1の第１端子と接続される。
【００２２】
本発明の電力変換回路の動作プロセスは、以下のように説明される。
フィルタ回路１２はＡＣ電源のノイズを遮断するように設計され、整流回路１３はＡＣ−ＤＣ変換を実行するように設計され、単段電力変換回路１４は電力変換回路の力率を調整し、出力電流を検出するように設計される。ここで、単段電力変換回路１４の補助電源回路１７は補助電源を提供するように設計され、制御回路１６は、定電流出力制御を達成するように、ＤＣ負荷１５に出力する出力電流を検出し、かつ、ＤＣ負荷１５に出力される平均出力電流値を設定された所定の値に調整するように設計される。
【００２３】
メインスイッチS1の入力制御端子Eは、電源ＯＮした後、固定レベルにクランプされ、メインスイッチS1のＯＮ／ＯＦＦは主に、駆動制御トランジスタS2によって制御される。メインスイッチS1がＯＮにスイッチが入れられると、インダクタLの電流が立ち上がる。メインスイッチS1がＯＦＦにスイッチが入れられると、メインスイッチS1とダイオードD1の寄生容量のために、メインスイッチS1の点Dの電圧が次第に０（ゼロ）から立ち上がる（電圧「０（ゼロ）」でスイッチＯＦＦ）。点Dの電位がＤＣ負荷１５の点Kの電位を超えると、ダイオードD1がＯＮにされ、インダクタLの電流がダイオードD1を介してＤＣ負荷１５に出力されてピーク値から降下する。一旦、インダクタLの電流が０（ゼロ）に降下すると、メインスイッチS1の点Dの電位はダイオードD1とメインスイッチS1とインダクタLの寄生容量の共鳴効果のために、降下する。しばらくして、ピーク−バレー電圧値はメインスイッチS1の点Dで発生する。
【００２４】
ピーク−バレー検出回路１６１は主に、端子Dでの電圧を検出することにより、単段電力変換回路１４のスイッチＯＮモーメントを制御するように設計される。そして、ピーク−バレー電圧値が発生すると、検出された結果を駆動制御回路１６３に送信し、駆動制御回路１６３と駆動制御トランジスタS2はメインスイッチS1を駆動し、瞬時にスイッチをＯＮにすることにより、「ゼロ」ボルトでスイッチをＯＮにすることを達成し、スイッチング損失を低減する。回路の動作プロセスでは、メインスイッチS1のＯＮ時間が増加すると、インダクタLの動作電流と負荷１５への電流出力が増加する。メインスイッチS1のＯＮ時間が減少すると、インダクタLの動作電流と負荷１５への電流出力が減少する。
【００２５】
図２を参照すると、制御回路１６と単段電力変換回路１４は３つの接続ポートD、U及びHを有する。ポートD及びUは制御回路１６の２つの入力端子であり、制御回路１６は、駆動制御トランジスタS2を制御するように、２つの入力端子からの情報に応じてポートHで制御信号を生成することにより、単段電力変換回路１４全体のオペレーションを制御する。制御回路１６は、スイッチング回路を制御して、よりよい電源効率と力率を得るように、負荷１５への電流出力の情報を取得することが必要である。
【００２６】
本発明の電力変換回路は、フィルタ回路１２を介してＡＣ電源のノイズを遮断し、整流回路１３を介してＡＣ−ＤＣ変換を実行し、そして、単段電力変換回路１４を介して、出力電流を検出し、力率を調整する。
【００２７】
さらに、本発明の電力変換回路は、フューズF1をさらに備える。フューズF1はライブラインLとフィルタ回路１２との間に接続される。フューズF1を介して電流があまりにも高い場合、フューズF1が溶け、電力変換回路を保護する。
【００２８】
図２を参照すると、さらに、電流検出回路１６２はサンプルアンドホールド回路１と、立ち上がりエッジ検出回路２と、立ち下がりエッジ検出回路３と、タイミング制御回路４と、同期検出回路５と、ローパスフィルタ６とを備える。
【００２９】
サンプルアンドホールド回路１の第１端子S11はノードUと接続され、サンプルアンドホールド回路１の第２端子S12はタイミング制御回路４の第１端子S41と接続され、サンプルアンドホールド回路１の第３端子S13は同期検出回路５の第１端子S51と接続される。
【００３０】
立ち上がりエッジ検出回路２の第１端子S21はノードDと接続され、立ち上がりエッジ検出回路２の第２端子S22はタイミング制御回路４の第２端子S42と接続される。
【００３１】
立ち下がりエッジ検出回路３の第１端子S31はノードDと接続され、立ち下がりエッジ検出回路３の第２端子S32はタイミング制御回路４の第３端子S43と接続される。
【００３２】
タイミング制御回路４の第４端子S44は同期検出回路５の第２端子S52と接続される。
【００３３】
同期検出回路５の第３端子S53はローパスフィルタ６の第１端子S61と接続される。ローパスフィルタ６の第２端子S62は誤差増幅器Err_ampの入力端子と接続される。
【００３４】
制御回路１６は、ＤＣ負荷１５に出力される電流平均値を取得し、電流平均値を駆動制御回路１６３に入力し、そして設定値と比較するように、電流検出回路１６２によってサンプル抵抗R2を介して電流を検出し、電流信号を処理して、メインスイッチS1のＯＮ時間を増加するか減少するかを決定し、その結果、出力電流を設定値に調整する。ＤＣ負荷１５や入力電圧が変化するか否かにかかわらず、駆動制御回路１６３は動的にメインスイッチS1のＯＮ／ＯＦＦ時間を調整することができ、ＤＣ負荷１５から期待電流出力を取得する。
【００３５】
図３を参照すると、本発明の好ましい実施形態として、電流検出回路１６２のサンプルアンドホールド回路１は、ＮチャネルＦＥＴN1と、インバータINV1と、コンデンサC3と、増幅器A1と、抵抗R3及びR4とを備える。ＮチャネルＦＥＴN1のドレイン電極はノードUと接続され、ＮチャネルＦＥＴN1のゲート電極はインバータINV1の入力端子と接続され、ＮチャネルＦＥＴN1のソース電極はコンデンサC3を介して接地される。インバータINV1の入力端子は、制御端子CTLと接続される。増幅器A1の非反転入力端子はＮチャネルＦＥＴN1のソース電極と接続され、増幅器A1の反転入力端子は抵抗R3を介して接地され、増幅器A1の出力端子は抵抗R4を介して前記反転入力端子と接続される。メインスイッチS1がＯＮ状態であるとき、電流サンプルアンドホールド回路１はサンプルモードであり、入力電流信号に比例する信号を出力する。メインスイッチS1がスイッチをＯＦＦに入れられると、電流サンプルアンドホールド回路１はホールドモードに入る。
【００３６】
立ち上がりエッジ検出回路２は、増幅器A2と、抵抗R5及びR6とを備える。抵抗R5の一方の端子はノードDと接続され、抵抗R5の他方の端子は抵抗R6を介して接地される。増幅器A2の非反転入力端子は抵抗R5と抵抗R6との間のノードに接続され、増幅器A2の反転入力端子は基準電圧端子VREF2と接続される。立ち上がりエッジ検出回路２はメインスイッチS1の点の電圧が設定値に到達したことを検出すると、立ち上がりエッジ検出回路２はラッチ回路を動作させ、同期検出回路５を制御して信号を電流サンプルアンドホールド回路１からローパスフィルタ６に出力する。
【００３７】
立ち下がりエッジ検出回路３は、増幅器A3と、インバータINV2と、ＮチャネルＦＥＴN2と、コンデンサC4と、クランプ用ツェナーダイオードZ1〜Z4と、抵抗R7及びR8とを備える。抵抗R7の一方の端子はノードDと接続され、他方の端子は抵抗R8を介して接地される。コンデンサC4の一方の端子は抵抗R7と抵抗R8の間のノードと接続され、コンデンサC4の他方の端子は増幅器A3の非反転入力端子と接続される。増幅器A3の反転入力端子は基準電圧端子VREF1と接続され、増幅器A3の出力端子はインバータINV2の入力端子と接続される。ＮチャネルＦＥＴN2のゲート電極とドレイン電極は増幅器A3の非反転入力端子と接続され、ＮチャネルＦＥＴN2のソース電極は接地される。クランプ用ツェナーダイオードZ1の負極は抵抗R7と抵抗R8の間のノードと接続され、クランプ用ツェナーダイオードZ1の正極は、直列に接続されるクランプ用ツェナーダイオードZ2とクランプ用ツェナーダイオードZ3とクランプ用ツェナーダイオードZ4とを介して接地される。立ち下がりエッジ検出回路３はメインスイッチS1の点で電圧の立ち下がりエッジを検出すると、立ち下がりエッジ検出回路がラッチをアンロックし、同期検出回路５をカットオフすることにより、ローパスフィルタ６の入力信号を「０（ゼロ）」にする。
【００３８】
タイミング制御回路４は、ＤフリップフロップDF1と、ＤフリップフロップDF2とを備える。ＤフリップフロップDF1のクロック信号端子CKは立ち下がりエッジ検出回路３のインバータINV2の出力端子と接続され、ＤフリップフロップDF1のリセット端子Rはサンプルアンドホールド回路１のインバータINV1の出力端子と接続され、ＤフリップフロップDF1の信号入力端子Dは電源VDDと接続され、ＤフリップフロップDF1の出力端子QはＤフリップフロップDF2のリセット端子Rと接続され、ＤフリップフロップDF1の反転出力端子QBは開放される。ＤフリップフロップDF2の端子CKは立ち上がりエッジ検出回路２の増幅器A2の出力端子と接続され、ＤフリップフロップDF2の信号入力端子Dは電源VDDと接続され、ＤフリップフロップDF2の出力端子Qは開放される。
【００３９】
同期検出回路５は、インバータINV3と、ＮチャネルＦＥＴN3及びN4とを備える。インバータINV3の入力端子はタイミング制御回路４のＤフリップフロップDF2の反転出力端子QBと接続され、インバータINV3の出力端子はＮチャネルＦＥＴN3のゲート電極と接続される。ＮチャネルＦＥＴN3のドレイン電極はサンプルアンドホールド回路１の増幅器A1の出力端子と接続され、ＮチャネルＦＥＴN3のソース電極はＮチャネルＦＥＴN4のドレイン電極と接続される。ＮチャネルＦＥＴN4のゲート電極はインバータINV3の入力端子と接続され、ＮチャネルＦＥＴN4のソース電極は接地される。
【００４０】
ローパスフィルタ６は、抵抗R9と、コンデンサC5とを備える。抵抗R9の一方の端子は同期検出回路５のＮチャネルＦＥＴN4のドレイン電極と接続され、抵抗R9の他方の端子はコンデンサC5を介して接地され、また誤差増幅器の入力端子と接続される。ローパスフィルタ６は入力信号をフィルタリングし、ＤＣ負荷１５から出力される電流平均値に比例する信号を出力する。
【００４１】
同時に、図５を参照すると、インダクタLの電流波形は「I_L」として示され、ダイオードD1の電流波形は「I_D1」として示され、ノードFの電圧波形は「V_F」として示され、ノードDの電圧波形は「V_D」として示され、サンプルアンドホールド回路１の出力信号波形は「S_H_out」として示され、同期検出回路５の出力信号波形は「Syn_out」として示され、ＤフリップフロップDF1の出力端子Qの出力波形は「DF1_Q」として示され、ＤフリップフロップDF2の出力端子QBの出力波形は「DF2_QB」として示される。
【００４２】
図５から、ＤＣ負荷１５に出力される電流平均値I_avrがI_D1の平均値、すなわち、２によって割算され、負荷率（duty ratio）で乗算されたI_D1のピーク値と等しいことがわかる。現実の利用の観点から、I_avrに比例する信号のみが要求される。以後、電流検出回路１６２がこのような信号を取得する方法が、以下のように説明される。メインスイッチS1がＯＮにスイッチが入れられると、ノードUからの信号がサンプルアンドホールド回路１に入力される。メインスイッチS1がＯＮ状態であるとき、サンプルアンドホールド回路１はサンプルモードであり、サンプルアンドホールド回路１の出力信号S_H_outはインダクタLの電流I_Lに追随し；同期検出回路５はＯＦＦ状態であり、同期検出回路５の出力信号Syn_outは低レベルである。
【００４３】
メインスイッチS1のＯＮ時間の終わりで、ノードFの電圧V_Fが立ち上がり、メインスイッチS1はＯＦＦにスイッチが入れられ、ノードDで電位V_Dが立ち上がる。ノードDの電位がノードCの電位に近づくと、インダクタの電流I_LがダイオードD1を介してＤＣ負荷１５に流される。立ち上がりエッジ検出回路２は動作し、タイミング制御回路４に動作信号を出力する。タイミング制御回路４はサンプルアンドホールド回路１をホールドモードにする。そして、サンプルアンドホールド回路１で保持された電圧はインダクタLの電流のピーク値に比例する。インダクタLの電流のピーク値はダイオードD1の電流のピーク値に等しいので、サンプルアンドホールド回路１の出力S_H_outはダイオードD1の電流I_D1のピーク値に比例する。
【００４４】
インダクタLの電流I_Lが０（ゼロ）に減少する前は、サンプルアンドホールド回路１がその期間中ホールドモードであるために、この信号は変化がない。この時点で、同期検出回路５はＯＮ状態であり、サンプルアンドホールド回路１の出力S_H_outは同期検出回路５を介してローパスフィルタ６に出力される。インダクタの電流I_LはダイオードD1を介してＤＣ負荷１５に流されるので、インダクタLの電流I_Lは次第に減少する。
【００４５】
インダクタLの電流I_Lが「０（ゼロ）」に減少すると、ノードDの電位が減少し始める。立ち下がりエッジ検出回路３がノードDの電圧降下信号を検出すると、立ち下がりエッジ検出回路３は動作して、タイミング制御回路４に動作信号を出力し、そして、タイミング制御回路４は同期検出回路５をカットオフし、これによってローパスフィルタ６の入力信号を「０（ゼロ）」にする。ＯＮ−ＯＦＦ周期では、ローパスフィルタ６に出力される入力信号の平均値はその周期での平均出力電流値に比例する。すなわち、ローパスフィルタは出力電流I_avrの平均値に比例する信号を出力する。
【００４６】
ローパスフィルタ６から出力される電圧信号は内部に予め設定された基準値と共に誤差増幅器Err_ampに送られる。平均出力電流が前記内部に予め設定された基準値より大きい場合、誤差増幅器Err_ampの出力はＰＷＭコントローラU1を介してメインスイッチS1のON時間をゆっくりと減少する。平均出力電流が前記内部に予め設定された基準値より小さい場合、誤差増幅器Err_ampの出力はＰＷＭコントローラU1を介してメインスイッチS1のON時間をゆっくりと増加する。最終的に、平均出力電流は前記内部に予め設定された基準値と等しくなるように調整され、これにより定電流出力制御が達成される。
【００４７】
メインスイッチS1のＯＦＦ時間の終わりで、メインスイッチS1は再度切り替えられ、回路は次の周期に入る。
【００４８】
V_Fが低レベルであるとき、メインスイッチS1はＯＮにスイッチが入れられ、ＤフリップフロップDF2の端子D2_QBは高レベルを出力する。電流サンプル抵抗R2からの信号はサンプルアンドホールド回路１のＦＥＴN1に入力される。ＦＥＴN1のゲート電極に印加される一連の信号はメインスイッチS1の駆動信号と同期する。メインスイッチS1がＯＮ状態であるとき、制御端子CTLは（V_Fと反対に）高レベルであり、サンプルアンドホールド回路１はサンプルモードである。この時点で、タイミング制御回路４のＤフリップフロップDF1の端子D1_Qは高レベルを出力し、ＤフリップフロップDF2の端子D2_QBは高レベルを出力し、同期検出回路５のＦＥＴN4はＯＮにされて接地し、同期検出回路５のＦＥＴN3はＯＦＦにされ、同期検出回路５の出力は「０（ゼロ）」である。
【００４９】
メインスイッチS1のＯＮ時間の終わりで、V_Fは高レベルに変化し、メインスイッチS1はＯＦＦにスイッチが入れられ、制御端子CTLは低レベルに変化し、サンプルアンドホールド回路１はホールドモードに入り、ＤフリップフロップDF1はリセットされ、ＤフリップフロップDF1の端子D1_Qの出力は低レベルであり、ＤフリップフロップDF2はリセット状態から解放される。メインスイッチS1がＯＦＦにスイッチが入れられるので、メインスイッチS1の点Dの電位は立ち上がる。点Dでの電位が点Cでの電位に近づくと、立ち上がりエッジ検出回路２は動作し、増幅器A2の出力は増加し、タイミング制御回路４のＤフリップフロップDF2を動作させ、端子D2_QBの出力は減少し、従って、同期検出回路５のＦＥＴN3はＯＮにされ、同期検出回路５のＦＥＴN4はＯＦＦにされ、サンプルアンドホールド回路１の出力信号はローパスフィルタ６の入力端子に出力される。この時点で、インダクタLの電流I_LはＤＣ負荷１５に流され、これにより次第に減少する。
【００５０】
図４を参照すると、本発明の好ましい他の実施形態では、電流検出回路１６２の立ち下がりエッジ検出回路３のＮチャネルＦＥＴN1はダイオードD3と置き換えられてもよい。ダイオードD3の正極は増幅器A1の非反転入力端子と接続され、ダイオードD3の負極は接地される。
【００５１】
本発明の電力変換回路は、フィルタ回路１２を介してＡＣ電源のノイズを遮断し、整流回路１３を介してＡＣ−ＤＣ変換を実行し、力率を調整して、平均出力電流を調整して単段電力変換回路１４を介して内部に予め設定された値と等しくし、これにより定電流出力制御を達成する。
【００５２】
上述した実施形態は本発明のいくつかの好ましい実施形態だけであり、本発明を制限するものではない。本発明の精神及び本質から逸脱することなく行われる任意の変更、均等な置換、及び改良は、本発明の保護範囲に属するとみなされる。
【図１】
2014508501.tif 000003
【図２】
2014508501.tif 000004
【図３】
2014508501.tif 000005
【図４】
2014508501.tif 000006
【図５】
2014508501.tif 000007
【国際調査報告】
2014508501.tif 000008
2014508501.tif 000009
2014508501.tif 000010
2014508501.tif 000011
2014508501.tif 000012
2014508501.tif 000013