(57)【要約】半導体検査装置は、半導体設計データベースを分析することにより、セルツーセル検査に適したレチクルまたは半導体ウェーハの領域を特定する。適切な領域を、オフライン検査ツールによって用いられる領域マップ内において特定することができる。
2014515859.tif 000002
【特許請求の範囲】
【請求項１】
検査装置であって、
プロセッサと、
前記プロセッサへ接続されたメモリと、
前記プロセッサへ接続された画像化デバイスであって、レチクルまたは半導体ウェーハのうち少なくとも１つのセルツーセル検査のために構成された画像化デバイスと、
コンピュータで実行可能なプログラムコードであって、前記プログラムコードは、前記プロセッサ上において実行するように構成され、前記コンピュータで実行可能なプログラムコードは、半導体設計データベースに基づいてセルツーセル検査に適切であると特定された前記レチクルまたは半導体ウェーハの領域のセルツーセル検査を行うように構成される、コンピュータで実行可能なプログラムコードと
を含む、装置。
【請求項２】
前記コンピュータで実行可能なプログラムコードは、セルツーセル検査に適していると特定された前記レチクルまたは半導体ウェーハの領域のセルツーセル検査を前記半導体設計データベースに基づいて禁止するように、さらに構成される、請求項１に記載の装置。
【請求項３】
前記コンピュータで実行可能なプログラムコードは、セルツーセル検査に適していると特定された前記レチクルまたは半導体ウェーハの領域に対し、前記半導体設計データベースに基づいてセルツーセル検査以外の検査プロセスを行うようにさらに構成される、請求項１に記載の装置。
【請求項４】
前記コンピュータで実行可能なプログラムコードは、前記半導体設計データベースを分析して、セルツーセル検査に適した前記レチクルまたは半導体ウェーハの領域を特定するようにさらに構成される、請求項１に記載の装置。
【請求項５】
前記半導体設計データベースを分析することは、自己相関分析または階層分析のうち少なくとも１つを少なくとも含む、請求項４に記載の装置。
【請求項６】
前記メモリは、前記レチクルまたは半導体ウェーハの領域マップを保存するように構成され、
前記領域マップは、セルツーセル検査に適した前記レチクルまたは半導体ウェーハの領域を特定するように構成され、
前記コンピュータで実行可能なプログラムコードは、
前記領域マップを読み出すことと、
前記領域マップを前記レチクルまたは半導体ウェーハ上の１つ以上の参照へと方向付けることと、
を行うようにさらに構成される、
請求項１に記載の装置。
【請求項７】
前記コンピュータで実行可能なプログラムコードは、前記領域マップ内においてセルツーセル検査に不適切であると特定された前記レチクルまたは半導体ウェーハの領域のセルツーセル検査を禁止するように、さらに構成される、請求項６に記載の装置。
【請求項８】
前記コンピュータで実行可能なプログラムコードは、前記領域マップ内においてセルツーセル検査に不適切であると特定された前記レチクルまたは半導体ウェーハの領域に対し、セルツーセル検査以外の検査プロセスを行うようにさらに構成される、請求項１に記載の装置。
【請求項９】
コンピュータ装置であって、
プロセッサと、
前記プロセッサへ接続されたメモリであって、前記メモリは、レチクルまたは半導体ウェーハの領域マップを保存するように構成される、メモリと、
コンピュータで実行可能なプログラムコードであって、
前記コンピュータで実行可能なプログラムコードは、
半導体設計データベースを読み出すことと、
有効セルツーセル検査領域の領域マップを生成することと、
を行うように構成される、コンピュータで実行可能なプログラムコードと、
を含む、コンピュータ装置。
【請求項１０】
前記コンピュータで実行可能なプログラムコードは、前記半導体設計データベースをレンダリングするようにさらに構成される、請求項９に記載の装置。
【請求項１１】
前記コンピュータで実行可能なプログラムコードは、自己相関分析を行うようにさらに構成される、請求項１０に記載の装置。
【請求項１２】
前記コンピュータで実行可能なプログラムコードは、セル間マッチング領域を自己相関閾値に基づいて捨象するようにさらに構成される、請求項１１に記載の装置。
【請求項１３】
前記プロセッサへ接続された半導体画像化デバイスをさらに含み、前記半導体画像化デバイスは、前記レチクルまたは半導体ウェーハのセルツーセル検査のために構成される、請求項９に記載の装置。
【請求項１４】
前記コンピュータで実行可能なプログラムコードは、前記レチクルまたは半導体ウェーハ上の１つ以上の参照へ前記領域マップを方向付けるように、さらに構成される、請求項１３に記載の装置。
【請求項１５】
前記コンピュータで実行可能なプログラムコードは、前記領域マップ内においてセルツーセル検査対象として無効であると特定された前記レチクルまたは半導体ウェーハの領域のセルツーセル検査を禁止するように、さらに構成される、請求項１４に記載の装置。
【請求項１６】
前記コンピュータで実行可能なプログラムコードは、前記領域マップ内においてセルツーセル検査対象として無効であると特定された前記レチクルまたは半導体ウェーハの領域に対し、セルツーセル検査以外の検査プロセスを行うようにさらに構成される、請求項１４に記載の装置。
【請求項１７】
検査方法であって、
半導体設計データベースを分析して、セルツーセル検査に適した領域を特定することと、
セルツーセル検査に適した領域の領域マップを生成することと、
を含む、方法。
【請求項１８】
前記半導体設計データベースを分析することは、自己相関分析または階層分析のうち１つをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記領域マップをレチクルまたは半導体ウェーハのうち１つへと方向付けることと、
前記領域マップ内においてセルツーセル検査に適していると特定された領域に対してセルツーセル検査をイネーブルすることと、
をさらに含む、請求項１７に記載の方法。
【請求項２０】
前記領域マップ内においてセルツーセル検査に不適切であると特定された領域に対し、セルツーセル検査以外の検査を行うことをさらに含む、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、米国仮出願シリアル番号第６１／４７９，００２号（出願日：２０１１年４月２６日）の３５Ｕ．Ｓ．Ｃ.セクション１１９（ｅ）下における優先権を主張する。本明細書中、同文献を参考のため援用する。
【０００２】
本発明は、主に半導体処理における検査に関し、より詳細には、セルツーセル検査プロセスに関する。
【背景技術】
【０００３】
検査および計測技術は、従来から、半導体製造施設において材料監視、堆積、歩留まり予測および歩留まり管理のために用いられる。ウェーハは、インラインプロセスおよびオフラインプロセス双方を用いた多様な製造段階において検査される。セルツーセル検査は、局所的に反復する構造を相互に比較し、何か顕著な差があれば当該差を欠陥として決定するモードである。セルツーセル検査は、ウェーハ検査およびレチクル検査双方において用いられる。この様式の場合、参照データが試験領域に対して極めて近接に配置されるため、このアプローチを上首尾に用いるために検査ツールを特に安定した状態で用いる必要が無いという利点がある。
【０００４】
リソグラフィックアプローチにおける近年の変化により、セルツーセル検査における問題が増している。光マスクのためのモデルに基づく光近接効果補正（ＯＰＣ）および極端紫外線（ＥＵＶ）マスクのためのフレア補正を用いた場合、ほぼ反復するパターンの設計において極めて微細な差が発生する場合がある。これらの差の例を挙げると、明確な目的の無い長い直線における極めて微細な段差がある。セルツーセル検出器の適用が可能な位に領域の反復性が充分に高いかを決定するための既存の方法においては、画像そのものを用いる。すなわち、セル間の微細な設計差を（意図的な設計フィーチャとしてではなく）容易に欠陥として決定することができる。この疑似欠陥機構は、セルツーセル欠陥検出器の感度および適用可能性を制限することができる。
【０００５】
よって、セルツーセル検査に適したレチクル中のセルの特定に適した装置があれば、有利である。
【発明の概要】
【０００６】
よって、本発明は、セルツーセル検査に適したレチクル中のセルの特定のための新規な方法および装置に関する。
【０００７】
本発明の一実施形態は、半導体設計データベースを直接分析することにより、セルツーセル検査に適したレチクル中のセルを決定する方法である。この方法は、セルツーセル検査において有効なセルを示す領域マップを生成することを含み得る。
【０００８】
本発明の別の実施形態は、セルツーセル検査装置である。このセルツーセル検査装置は、半導体設計データベースの分析を行って、有効なセルツーセル検査候補を決定する。
【０００９】
本発明の別の実施形態は、セルツーセル検査装置である。このセルツーセル検査装置は、有効セルツーセル検査候補を示す領域マップの分析を行う。領域マップは、半導体設計データベースの分析に基づいて生成される。
【００１０】
上記の一般的な記載および以下の詳細な記載は例示的かつ説明的なものであり、特許請求の範囲を制限するものではないことが理解される。添付の図面は、本明細書中において採用されかつ本明細書の一部を構成し、本発明の実施形態を示し、以下の一般的な記載と共に、本発明の原理を説明する機能を果たす。
【００１１】
当業者であれば、添付の図面を参照すれば、本発明の多数の目的および利点をより深く理解し得る。
【図面の簡単な説明】
【００１２】
【図１】レチクルのブロック図である。
【図２】レチクルのセルツーセル検査を行うのに適したシステムのブロック図である。
【図３】セルツーセル検査に適したレチクル中の領域を決定する方法のフローチャートである。
【図４】領域マップを用いてレチクルのセルツーセル検査を行うための方法のフローチャートである。
【発明を実施するための形態】
【００１３】
以下、添付図面中に例示される開示の発明について詳述する。本発明の範囲は特許請求の範囲のみによって制限され、多数の代替例、改変例および均等物が包含される。記載を明瞭にするため、実施形態に関連する技術分野において公知の技術については、記載を不必要に不明瞭にするのを回避するため、詳述を控える。
【００１４】
図１を参照して、レチクル１００のブロック図が図示されている。リソグラフィック製造時において、１つ以上のレチクル１００を用いて、当該分野において公知の方法を通じて、電子コンポーネントを半導体ウェーハ上に構成する。これらの電子コンポーネントをグループ分けすることにより、セル１０２、１０４および１０６と呼ばれるものに分類する。いくつかのセルは、同一方向において同一コンポーネントを含み得、これにより、２つのこのようなセル（例えば、第１のセル１０２および第２のセル１０４）を適切にアライメントして比較することができ、その結果、第１のセル１０２または第２のセル１０４中の欠陥が明らかになる。
【００１５】
しかし、レチクル１００中には、極めて類似しているが同一ではないセル１０２、１０４および１０６も含まれる。半導体製造プロセスは、レチクル１００中の特定のセル１０２、１０４および１０６について、３つのセル１０２、１０４および１０６全てに実質的に同じコンポーネントが実質的に同じ方向に含まれている場合であっても、例えば、他のセル（例えば、第１のセル１０２および第２のセル１０４）と比較して第３のセル１０６が若干異なることを必要とし得る。光近接効果補正などのプロセスを用いた場合、製造プロセスにおける可能な不規則性を補正するために、特定のセルの設計が変更され得る。第１のセル１０２および第３のセル１０６を比較した場合において、双方のセル１０２および１０６が意図される設計に基づいて適切に作製された場合であっても、欠陥がみられる場合がある（疑似欠陥）。
【００１６】
セルの類似性（再現性）を決定するために自己相関分析において実際の検査画像を用いる場合、画像中のノイズに起因して、自己相関の忠実度が基本的に制限され得る。そのため、システムは、再現性について一定の閾レベルを規定する必要がある。システムは、疑似欠陥に繋がる不完全な反復パターンは受容する一方、欠陥を含む反復するパターンは拒絶するため、感度低下に繋がり得る。なぜならば、セルツーセル検出器がディセーブルからである。これらの要素は、現在においてセルツーセル検査における疑似欠陥の主な原因であり、検査プロセスの感度を制限する。本発明を用いれば、このような疑似欠陥の可能性を排除することが可能である。
【００１７】
図２を参照して、装置が図示されている。この装置は、レチクル１００の領域マップを生成し、レチクル１００のセルツーセル検査を行う。この装置は、プロセッサ２０４と、プロセッサ２０４へ接続されたメモリ２０６と、プロセッサ２０４へ接続された半導体設計データベース２０８とを含み得る。プロセッサ２０４は、半導体設計データベース２０８を分析して、設計側によって同一構造を持つことが意図されるセルを特定する。よって、これらのセルは、セルツーセル検査に適している。その後、プロセッサ２０４は、領域マップを生成し得る。領域マップは、半導体設計データベース２０８から特定されたセルのうち、セルツーセル比較に適したセルを示す。プロセッサ２０４はまた、半導体設計データベース２０８から参照ポイントを特定し、これらの参照ポイントを領域マップ中に含めることで、領域マップを実際に作製されたレチクル１００と適切にアライメントさせることもできる。
【００１８】
半導体設計データベース２０８を用いて、プロセッサ２０４は、プロセス（例えば、自己相関分析）を用いて、半導体構造の再現性を分析することができる。自己相関中のピークは、多様な忠実度およびサイズの反復するパターンを示し得る。レンダリングされた半導体設計データベース２０８により、測定ノイズはゼロになる。レンダリングの忠実度は、レンダリング計算制度によって限定され、数値精度によって向上し、レンダリング画素サイズによって向上する可能性もある。その結果、プロセッサ２０４は、検査感度を大幅に下回るセルツーセル検査を適用すべきかどうか選択するための閾値を設定することが可能になる。さらに、半導体設計データベース２０８上において計算が行われるため、実際の欠陥の存在に起因して結果が損なわれる場合がある。この方法を用いれば、プロセッサ２０４は、レチクル１００の適切なセルツーセル検査領域の領域マップを生成し得る。この領域マップは、検査デバイスによって用いられるメモリ中において用いられ得る。
【００１９】
図２の装置は、レチクル１００の画像化のための画像化デバイス２０２をさらに含み得る。レチクル１００は、半導体設計データベース２０８に従って生成することができる。プロセッサ２０４は、メモリ２０６中に保存された領域マップを読み出し得る。この領域マップは、セルツーセル検査に適したレチクル１００の領域を示す。その後、プロセッサ２０４は、画像化デバイス２０２を用いてレチクル１００を画像化し得る。その後、プロセッサ２０４は、対応する参照ポイントに基づいて、領域マップおよびレチクル１００の画像を方向付け得る。その後、プロセッサ２０４は、領域マップによってセルツーセル検査に適していることが特定されたレチクル１００の領域に対し、セルツーセル検査を行い得る。
【００２０】
プロセッサ２０４は、疑似欠陥の原因となる可能性が高いためセルツーセル検査に不適切であることが領域マップによって特定された領域に対し、一定の適切な検査プロセスをさらに行い得る。
【００２１】
本発明によれば、半導体設計データベース２０８のレンダリングおよび分析を行って、領域マップを生成し、この領域マップをレチクル１００画像へ適用する。当業者であれば、領域マップを生成するプロセスは、領域マップを適用するプロセスと別のタイミングおよび空間で行うことが可能であることを理解する。
【００２２】
よって、別の実施形態において、装置は、プロセッサ２０４と、プロセッサ２０４へ接続されたメモリ２０６と、プロセッサ２０４へ接続された画像化デバイス２０２とを含み得る。プロセッサ２０４は、メモリ２０６中に保存された領域マップを読み出し得る。領域マップは、セルツーセル検査に適したレチクル１００の領域を示す。その後、プロセッサ２０４は、画像化デバイス２０２を用いてレチクル１００を画像化し得る。その後、プロセッサ２０４は、領域マップおよびレチクル１００の画像の方向付けを対応する参照ポイントに基づいて行う。その後、プロセッサ２０４は、領域マップによってセルツーセル検査に適していると特定されたレチクル１００の領域に対し、セルツーセル検査を行い得る。検査時において、プロセッサ２０４を半導体設計データベース２０８へ接続する必要は無い。
【００２３】
当業者であれば、上記の記載においてはレチクル１００の検査について集中して述べているが、同一の原理、プロセスおよび構造も全て、半導体ウェーハのセルツーセル検査に等しく適用可能であることを理解する。
【００２４】
図３を参照して、レチクル検査のフローチャートが図示されている。プロセッサは、半導体設計データベースを読み出し得る（３００）。その後、プロセッサは、半導体設計データベースを高忠実度でレンダリングし得る（３０２）。この実施形態において、高忠実度とは、検査時において検査ハードウェアによって概して生成される画像と比較したときの得られた画像のノイズレベルを指す。
【００２５】
あるいは、高忠実度でレンダリングされた半導体設計データベース画像を検査する代わりに、プロセッサは、反復するパターンの特定の特性を用いてもよい。半導体設計データベース中において、半導体設計データベース中に正確に反復するパターンを示す「階層」があり得る。このパターンが一度だけ詳細に記述された後、当該パターンが存在する全位置の表示が得られ得る。階層は、半導体設計データベースデータを圧縮する手段として用いられる。プロセスは、当該階層について、半導体設計データベースを分析し得る。このような半導体設計データベースは、真に反復している領域を決定するために用いられる。
【００２６】
プロセッサは、半導体設計データベースをレンダリングした後、自己相関分析を行って（３０４）、半導体設計データベースのうち真に反復している領域を決定し、自己相関分析の閾値に基づいて、セルツーセルマッチング領域を捨象する（３０６）。いくつかの実施形態において、例えばプロセッサが現在検査を行っていない場合、プロセッサは、有効なセルツーセル検査領域の領域マップを出力し得る（３０８）。あるいは、プロセッサが現在検査を行っている場合、プロセッサは、特定された領域を直接用いて、領域マップを生成することなくまたは領域マップを一時データ構造として用いることなく、セルツーセル検査を行い得る。
【００２７】
図４を参照して、検査プロセスにおいて領域マップを用いるためのフローチャートが図示されている。検査装置が半導体設計データベースへ接続されていない箇所において、検査装置中のプロセッサは、領域マップを読み出し得る（４００）。この領域マップは、セルツーセル検査に適したレチクル中の領域を特定する。その後、プロセッサは、領域マップおよびレチクルに共通する参照ポイントに基づいて、領域マップをレチクルの画像へと方向付け得る（４０２）。その後、プロセッサは、領域マップ中のセルツーセル検査に適していると特定されたレチクルの領域のセルツーセル検査をイネーブルし得る。領域マップ中のセルツーセル検査に適していると特定されていない領域（特に、セルツーセル検査に不適切であると特定された領域）については、プロセッサは、当該分野において公知の別の欠陥検出方法を行い得る（４０６）。
【００２８】
本発明および付随する利点のうち多くが上記の記載から理解されることが考えられ、その構成要素の形態、構成および配置において多様な変更が本発明の範囲および意図から逸脱することなくまたはその実質的な利点を犠牲にすることなく可能であることが明らかである。本明細書中において上記した形態は、ひとえに説明的な実施形態であり、このような変更を含むのは、以下の特許請求の範囲であることが意図される。
【図１】
2014515859.tif 000003
【図２】
2014515859.tif 000004
【図３】
2014515859.tif 000005
【図４】
2014515859.tif 000006
【国際調査報告】
2014515859.tif 000007