(57)【要約】電力システムの電流又は電圧信号をサンプリングして、１ビットデルタシグマビットストリームを生成する、電力測定デバイス。電力測定デバイスは、１ビットデルタシグマビットストリームから電力システム周波数を直接決定する周波数ロックループを有する。周波数ロックループは、１ビットデルタシグマビットストリームのそれぞれのビットについてマルチビットワードを有する差信号を生成するように構成された１ビット回転ＣＯＲＤＩＣと、電力システム周波数の位相と周波数レジスタ内の周波数測定値から生成された位相ランプとの間の差を決定する位相誤差計算機とを有する。位相誤差計算機は、位相補正信号を周波数レジスタに返信し、周波数測定値を電力システム周波数にロックする。【選択図】図５
2014511152.tif 000002
【特許請求の範囲】
【請求項１】
電力システムのシステム周波数を有する電圧又は電流のうち１つをサンプリングし、１ビットデルタシグマ信号を出力するように構成されたデルタシグマ変調器と、
周波数ロックループと
を備え、
前記周波数ロックループは、
位相ランプ信号及び１ビットデルタシグマ信号を受信し、１ビットデルタシグマ信号の各ビットについてマルチビットワードをそれぞれ有する同相の差信号及び直角位相の差信号を出力する１ビット回転ＣＯＲＤＩＣと、
前記差信号を受信し、前記位相ランプ信号と前記１ビットデルタシグマ信号に含まれる前記システム周波数の位相との間の差に基づいて位相誤差信号を出力するように構成された、位相誤差計算機と、
周波数値を有する周波数レジスタと、
前記周波数値によって決定される周期性を有する前記位相ランプ信号を生成する位相積算器とを含み、
前記周波数ロックループは、前記位相誤差信号に基づいて前記周波数値を調整して、前記周波数値を前記システム周波数にロックするように構成されている、
電力測定デバイス。
【請求項２】
前記１ビット回転ＣＯＲＤＩＣは、前記デルタシグマから前記１ビットデルタシグマ信号をローパスフィルタに通さずに受信する、請求項１に記載の電力測定デバイス。
【請求項３】
前記周波数ロックループは、前記差信号を生成するために、前記１ビット回転ＣＯＲＤＩＣの出力をフィルタリングするローパスフィルタを含む、請求項１又は２に記載の電力測定デバイス。
【請求項４】
前記電力システムの１つ以上の位相の電圧及び電流のうちの１つを測定する１つ以上の追加のデルタシグマ変調器を更に備え、前記追加のデルタシグマ変調器のそれぞれは追加の１ビットデルタシグマ信号を生成し、前記追加の１ビットデルタシグマ信号のそれぞれについて位相ロックループを更に備え、前記位相ロックループのそれぞれは、追加の１ビットデルタシグマ信号のそれぞれを受信して同相及び直角位相の差信号を生成する１ビット回転ＣＯＲＤＩＣを含む、請求項１乃至３のいずれか一項に記載の電力測定デバイス。
【請求項５】
前記位相誤差計算機はベクトルＣＯＲＤＩＣを備える、請求項１乃至４のいずれか一項に記載の電力測定デバイス。
【請求項６】
前記１ビット回転ＣＯＲＤＩＣはm段階のＣＯＲＤＩＣを備え、前記マルチビットワードは前記１ビットデルタシグマ信号の全ての入力ビットに対して2m±1ビットである、請求項１乃至５のいずれか一項に記載の電力測定デバイス。
【請求項７】
前記周波数レジスタの周波数値を読み、前記周波数値をタイムスタンプとともにリモート位置に送信するように構成された通信サブシステムを更に含む、請求項１乃至６のいずれか一項に記載の電力測定デバイス。
【請求項８】
過渡キャプチャ及び位相跳躍検出部を更に備える請求項１乃至７のいずれか一項に記載の電力測定デバイス。
【請求項９】
前記１ビットデルタシグマ信号に基づいて電圧又は電流についてのＲＭＳ値を決定するＲＭＳ計算機を更に備える、請求項１乃至８のいずれか一項に記載の電力測定デバイス。
【請求項１０】
電力システムの特性を測定する方法であって、前記電力システムはシステム周波数及び１つ以上の位相を有し、該方法は、
１ビットデルタシグマビットストリームを生成するために、電圧又は電流のうちの１つをサンプリングするステップと、
周波数値に基づく位相ランプ信号を受信する１ビット回転ＣＯＲＤＩＣを使用して、前記１ビットデルタシグマビットストリームから同相及び直角位相の差信号を生成するステップと、
前記位相ランプ信号と前記１ビットデルタシグマ信号に含まれる前記システム周波数の位相との間の差（この差は前記差信号から得られる）に基づいて位相誤差信号を生成することにより、前記周波数値を前記システム周波数にロックするステップステップと
を備える方法。
【請求項１１】
電力システムのシステム周波数を有する電圧又は電流のうち１つをサンプリングし、１ビットデルタシグマビットストリームを出力するように構成されたデルタシグマ変調器と、
前記１ビットデルタシグマビットストリームを受信し、前記システム周波数にロックされた周波数値を出力するように構成された周波数ロックループと、
前記１ビットデルタシグマビットストリームを受信し、前記１ビットデルタシグマビットストリームから選択されたスペクトルをフィルタリングし、過渡データを取得するように構成された過渡キャプチャモジュールと
を備える電力測定デバイス。
【請求項１２】
前記周波数ロックループは、前記１ビットデルタシグマビットストリームをフィルタリングされずに受信するように構成された、請求項１１に記載の電力測定デバイス。
【請求項１３】
前記周波数ロックループは、位相ランプ信号及び１ビットデルタシグマ信号を受信して同相の差信号及び直角位相の差信号を出力する１ビット回転ＣＯＲＤＩＣを含み、前記差信号は、前記１ビットデルタシグマ信号のそれぞれのビットについてマルチビットワードをそれぞれ有し、前記位相ランプ信号は、前記周波数ロックループにより維持される周波数値から導出される、請求項１１又は１２に記載の電力測定デバイス。
【請求項１４】
前記周波数ロックループは、前記差信号を生成するために、前記１ビット回転ＣＯＲＤＩＣの出力をフィルタリングするローパスフィルタを含む、請求項１３に記載の電力測定デバイス。
【請求項１５】
前記周波数ロックループは、前記差信号を受信して位相ランプ信号と前記１ビットデルタシグマ信号に含まれるシステム周波数の位相との間の差に基づいて位相誤差信号を出力するように構成された位相誤差計算機を更に備え、前記周波数ロックループは、前記位相誤差信号に基づいて前記周波数値を調整して、前記周波数値を前記システム周波数にロックするように構成された、請求項１３又は１４に記載の電力測定デバイス。
【請求項１６】
前記電力システムの１つ以上の位相の電圧及び電流のうちの１つを測定するために、１つ以上の追加のデルタシグマ変調器を更に含み、追加のデルタシグマ変調器のそれぞれは追加の１ビットデルタシグマ信号を生成し、前記追加の１ビットデルタシグマ信号のそれぞれについて位相ロックループを更に備える、請求項１１乃至１５のいずれか一項に記載の電力測定デバイス。
【請求項１７】
前記位相ロックループのそれぞれは、前記追加の１ビットデルタシグマ信号のそれぞれを受信して同相及び直角位相の差信号を生成する１ビット回転ＣＯＲＤＩＣを含む、請求項１６に記載の電力測定デバイス。
【請求項１８】
前記周波数レジスタ内の周波数値を読み、前記周波数値をタイムスタンプとともにリモート位置に送信するように構成された通信サブシステムを更に有する、請求項１１乃至１７に記載の電力測定デバイス。
【請求項１９】
デルタシグマ変調器によりサンプリングされた信号をシステム周波数にロックする周波数ロックループであって、前記デルタシグマ変調器は、１ビットデルタシグマビットストリームを出力し、前記周波数ロックループは、位相ランプ信号及び前記１ビットデルタシグマ信号を受信し、同相の差信号及び直角位相の差信号を出力する１ビット回転ＣＯＲＤＩＣを備え、前記差信号は１ビットデルタシグマ信号のそれぞれのビットについてマルチビットワードをそれぞれ有し、前記位相ランプ信号は、前記周波数ロックループにより維持される周波数値から導出される、周波数ロックループ。
【請求項２０】
前記差信号を受信し、前記位相ランプ信号と前記１ビットデルタシグマ信号に含まれるシステム周波数の位相との間の差に基づいて位相誤差信号を出力するように構成された、位相誤差計算機と、
前記周波数値によって決定される周期性を有する前記位相ランプ信号を生成する位相積算器とを更に備え、
前記周波数ロックループは、前記位相誤差信号に基づいて前記周波数値を調整して、前記周波数値を前記システム周波数にロックするように構成された、
請求項１９に記載の周波数ロックループ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して電力システム測定及び監視、特に、同期フェーザ測定並びに過渡キャプチャ及びレポート用のデバイスに関する。
【背景技術】
【０００２】
現在、電力システムの監視及び事象レポートを改良するために、ネットワーク内に分散する様々な場所からデータを検出して相互に関連付けることに、努力が注がれている。同期読み込みを達成するため、ローカルデータサンプリングは通常全地球測位システム（ＧＰＳ）により取得されるような絶対時間基準に同期した時間基準を基準とする。測定デバイスが電流及び電圧値をサンプリングし、そのデータに高調波解析等の解析を実行する。典型的なサンプリングレートは、高分解能測定において１〜１２ｋＨｚであり、低分解能の高速トランジェント検出において、その周波数の５００倍（例えば、最大で６Ｍｓ／ｓ）である。
【０００３】
典型的な電力システム測定デバイスは、高分解能の測定及び高速の過渡キャプチャを達成するために、異なるサンプリングレートを有する個別の回路を使用する。２つの回路を使用することは、データを単一の有用なデータストリームに結合させるという複雑さを導入することになる。２つの回路間のゲイン及びアパーチャの整合は完全にはしえない。
【０００４】
典型的な電力システム測定デバイスは、ノイズ及び他のアーチファクトを除去するために、サンプリングされたデータをローパスフィルタ処理する。
【０００５】
正確性、スピード及び低コストが、電力測定デバイスを発展させるために望ましい性質である。
【発明の概要】
【０００６】
一態様において、本出願は、１ビットデルタシグマビットストリームを出力するデルタシグマ変調器によりサンプリングされる信号をシステム周波数にロックする周波数ロックループを開示している。本周波数ロックループは１ビット回転ＣＯＲＤＩＣを含み、１ビット回転ＣＯＲＤＩＣは、位相ランプ信号及び１ビットデルタシグマ信号を受信し、同相の差信号及び直角位相の差信号を出力し、差信号は１ビットデルタシグマ信号の各ビットについてマルチビットワードをそれぞれ有し、位相ランプ信号は、周波数ロックループにより維持される周波数値から導出される。
【０００７】
他の一態様において、本出願は、電力測定デバイスを記載している。このデバイスは、電力システムのシステム周波数を有する電圧又は電流のうち１つをサンプリングし、１ビットデルタシグマ信号を出力するように構成されたデルタシグマ変調器と、１ビットデルタシグマビットストリームを受信し、システム周波数にロックされた周波数値を出力するように構成された周波数ロックループと、１ビットデルタシグマビットストリームを受信し、１ビットデルタシグマビットストリームから選択されたスペクトルをフィルタリングし、過渡データを取得するように構成された過渡キャプチャモジュールとを有する。
【０００８】
更に他の一態様において、本出願は、電力システムのシステム周波数を有する電圧又は電流のうち１つをサンプリングし、１ビットデルタシグマ信号を出力するように構成されたデルタシグマ変調器と、周波数ロックループとを有する電力測定装置を開示している。周波数ロックループは、位相ランプ信号及び１ビットデルタシグマ信号を受信し、１ビットデルタシグマ信号の各ビットについてマルチビットワードをそれぞれ有する同相の差信号及び直角位相の差信号を出力する１ビット回転ＣＯＲＤＩＣと、差信号を受信し、位相ランプ信号の位相と１ビットデルタシグマ信号に含まれるシステム周波数の位相との間の差に基づいて位相誤差信号を出力するように構成された、位相誤差計算機と、周波数値を保持する周波数レジスタと、周波数値によって決定される周期性を有する位相ランプ信号を生成する位相積算器とを有する。周波数ロックループは、位相誤差信号に基づいて周波数値を調整して、周波数値をシステム周波数にロックするように構成されている。
【０００９】
更に他の一態様において、本発明は、システム周波数及び１つ以上の位相を有する電力システムの特性を測定する方法を開示している。この方法は、１ビットデルタシグマビットストリームを生成するために、電圧又は電流のうちの１つをサンプリングするステップと、周波数値に基づく位相ランプ信号を受信する１ビット回転ＣＯＲＤＩＣを使用して、１ビットデルタシグマビットストリームから同相及び直角位相の差信号を生成するステップと、前記差信号から得られる、位相ランプ信号と１ビットデルタシグマ信号に含まれるシステム周波数の位相との間の差に基づいて位相誤差信号を生成することにより、周波数値をシステム周波数にロックするステップとを有する。
【００１０】
本発明の他の態様及び特徴は、添付の図面と合わせて、以下の実施例の説明を参照することにより、本技術分野における通常の知識を有する者によって理解されるであろう。
【００１１】
次に、例証として、本発明の模範的な実施形態を示す添付の図面について説明する。
【図面の簡単な説明】
【００１２】
【図１】電力測定デバイスの簡略化したブロック図である。
【図２】図１の電力測定デバイスにおける信号プロセッサの簡略化した例示ブロック図である。
【図３】デルタシグマ変調後の電力信号のスペクトルの簡略化した例示グラフである。
【図４】一実施例の信号プロセッサに係るより詳細なブロック図である。
【図５】１ビットＦＬＬ／ＰＬＬのＣＯＲＤＩＣベースの実施形態の簡略化したブロック図である。
【図６】１ビット回転ＣＯＲＤＩＣ２００の１つの例示的実施形態を図式的に示す図である。
【発明を実施するための形態】
【００１３】
同様の参照符号は、異なる図面において同一の構成要素を示すものとして使用される。
【００１４】
以下において、図示を容易にするために、いくつかの簡略化がなされている。例えば、当業者であれば、多くの場合、電力測定デバイスは３相の電流及び電圧を測定するように構成することができるが、本明細書に記載の実施形態においては、簡略化のために単相の電圧及び／又は電流が示されていることが理解できるであろう。
【００１５】
先ず、電力測定デバイス１０の簡略化したブロック図を示す図１について説明する。デバイス１０は、電力量（１つの相の電圧又は電流）を測定し、１ビット信号又はビットストリーム１４を生成するために、１ビットデルタシグマ（ＤＳ）変調器１２を含む。ＤＳ変調器１２のクロッキング、すなわち出力ビットストリームのビットレートは、本実施形態に要求される分解能及び周波数特性に応じて１０ｋＨｚから６Ｍｓ／ｓの範囲に及ぶ。従来のＤＳコンバータは、デルタシグマ変調の高調波量子化ノイズ成分を取り除くために、出力にローパスフィルタを使用することが理解されよう。デバイス１０は、そのようなローパスフィルタを使用せず、代わりに、後に検討及び記載するように、高周波成分を保有する。上述したように、簡略化のために単一のＤＳ変調器１２が図１に示されている。実際の実施形態は、１つ以上の相の電流及び電圧信号を測定するために２以上のＤＳ変調器を有する。三相３線式システムの場合、全ての三相の電流及び電圧を測定するために６つのＤＳ変調器が使用される。同様に、三相４線システムの場合、全ての三相と中性相との電流及び電圧を測定するために８つのＤＳ変調器が使用される。
【００１６】
デバイス１０は、外部時刻ソース信号を受信する時刻同期サブシステム１６を更に有する。外部時刻ソース信号は、絶対時刻基準を提供し、例えばＧＰＳ又はＩＲＩＧ−Ｂから取得される。いくつかの実施形態において、他の外部信号も絶対時刻基準として機能することができる。時刻同期サブシステム１６は、クロック補正信号又は誤差信号１８を提供する。
【００１７】
デバイス１０は信号プロセッサ２０を有する。信号プロセッサ２０は、ビットストリーム１４を受信し、以下に詳述する信号解析及び測定を実行する。特に、信号プロセッサ２０は、１ビットＤＳ出力ビットストリーム１４に直接処理するように実現される。信号プロセッサ２０はクロック補正信号１８を受信し、ローカル発振器（図示なし）を正確に補正する。ローカル発振器をＧＰＳ等の外部絶対時刻基準信号にロックするより、時刻同期サブシステム１６は、クロック補正信号１８の形式で補正因子を提供し、一実施形態においては、最大で１００ｐｐｍの補正因子を提供する。信号プロセッサ２０は、ビットストリーム信号１４の周波数及び位相を測定するのに使用される周波数／位相ロックループに、クロック補正信号１８から補正因子を取り込み、それによって、正確に同期したフェーザ（シンクロフェーザ）測定値を生成する。他の実施形態では、ローカル発振器は、より直接的に使用される。
【００１８】
信号プロセッサ２０は、電力システムの基本となる高精度のシンクロフェーザ測定値を生成する。また、プロセッサ２０は、存在する（電力容量により選択される）高調波のフェーザを選択的に検出及び測定することができ、過渡検出を実行し、残留波形補足を行うこともできる。
【００１９】
デバイス１０は、測定データを保存するためにメモリ又はバッファ２２を有することができる。また、デバイス１０は、リモート位置３０と通信するための通信サブシステム２４を含むことができる。通信サブシステム２４は、任意の様々な通信プロトコル及び物理層の接続を実装することができる。一実施形態において、通信サブシステム２４は、イーサネット（例えば１０／１００又はギガビット）、ＧＳＭ、８０２．１１  ＷｉＦｉ、ＵＳＢ等を実装することができる。いくつかの実施形態において、通信サブシステム２４は、２以上の通信プロトコルに従って動作することができる。
【００２０】
図１は、通信サブシステム２４を介して電力測定又は解析をリモート位置３０へ送信するために使用されるデータフォーマットを示すものではない。データの圧縮及び暗号化が、信号プロセッサ２０若しくは通信サブシステム２４又はその両方によって実行される。いくつかの実施例において、データは、ハフマン符号化や算術符号化のような可変長符号化（ＶＬＣ）等の適切な無損失符号化スキームを使用してエントロピ符号化される。
【００２１】
信号プロセッサ２０は、様々な態様で実施されうる。いくつかの実施形態において、信号プロセッサ２０は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を用いて実施することができる。いくつかの実施形態において、プロセッサ２０は、適切にプログラミングされた汎用マイクロコントローラ又はマイクロプロセッサを用いて実施することができる。更に他の実施形態において、信号プロセッサ２０は、デジタル信号プロセッサを用いて実施することができる。更に他の実施形態において、プロセッサ２０は、特定用途向け集積回路（ＡＳＩＣ）を用いて実施することができる。いくつかの実施形態において、前述の態様は、信号プロセッサ２０の特定の動作又は特徴を実施する個別のアナログ及び／又はデジタル部品で補完することができる。以下の記載を考慮すると、実施可能な全範囲が当業者に明らかになるであろう。
【００２２】
図１に示される簡略化された図では、デバッグ回路、内部クロックのローカル発振器、アイソレーションハードウェア、電源回路等、デバイス１０に含まれる様々な部品又は構成要素が省略されていることが理解されるだろう。
【００２３】
続いて、信号プロセッサ２０の簡略化した例示ブロック図を示す図２について説明する。１ビットＤＳビットストリーム１４が信号プロセッサ２０に入力される。信号プロセッサ２０は、時刻補正信号１８（図１）及びローカルクロック信号（図示なし）も受信する
【００２４】
信号プロセッサ２０は、１ビット二重周波数ロックループ（ＦＬＬ）及び位相ロックループ（ＰＬＬ）３２アーキテクチャを有する。１ビットＦＬＬ／ＰＬＬ３２は、周波数信号４９及び位相信号４８等のフェーザデータを出力する。多相システムの場合、複数の位相信号４８が存在することが理解されるであろう。また、いくつかの実施例において、例えば変圧器信号から測定された１つの信号及び変流器信号から測定されたもう１つの信号のように、２つ以上の周波数信号４９が出力されることが理解されるであろう。また、いくつかの実施形態において、２つ以上のＦＬＬを有することが有効であることも知られている。例えば、測定デバイス１０（図１）は、システムへの接続前に新規発電源が正確な位相であることを確認するための同期チェックデバイスとして使用されるように構成することができる。
【００２５】
信号プロセッサ２０は更に１ビットＲＭＳ計算機３４を有する。ＲＭＳ計算機３４は、入力されたＤＳビットストリームの二乗平均平方根の値を計算し、ＲＭＳ信号４２を生成する。
【００２６】
また、信号プロセッサ２０は、過渡キャプチャ及び位相跳躍検出部３６も有する。過渡キャプチャ及び位相跳躍検出部３６は、ビットストリーム１４内で生じうる過渡電流を検出するように構成される。いくつかの実施形態において、過渡キャプチャ及び位相跳躍検出部３６は、残留データ信号４４を出力する。残留データ信号４４は、デルタシグマ変調からのノイズデータを含む。この点について、過渡キャプチャ及び位相跳躍検出部３６は、スペクトル選択により信号から「重要」又は「基本」成分を取り除き、残留成分を残すことができる。残留データ信号４４は、これらの成分を含む。いくつかの実施形態において、過渡キャプチャ及び位相跳躍検出部３６は、過渡検出信号４６を出力することができる。過渡キャプチャ及び位相跳躍検出部３６は、例えば、パワースペクトル解析又はノイズ信号の大きな振幅変化若しくは変動を検出する他の手段を使用して残留データを解析し、残留データに発生しうる過渡現象の検出に応答して過渡検出信号４６を出力することにより、過渡検出信号を生成することができる。
【００２７】
続いて、デルタシグマ変調後の電力信号のスペクトル、つまり１ビットＤＳビットストリーム１４のうちの１つのスペクトルの簡略化した例示グラフ９０を示す図３について説明する。グラフ９０は、電力システムの基本周波数が６０Ｈｚ付近で発見されることを示しており、ＤＳ変調器が量子化ノイズを高周波数域に追いやるため、このシステムでは、高周波数域において、信号対雑音比が低くなるとともに、遭遇されるノイズが増加することを示している。従来の電力測定では、フェーザ計算及び解析前にノイズ成分を除去するためにローパスフィルタリングが行われてきたが、過渡データ及び他の関与しうるアーチファクトが、高周波数帯で発見されうる。そのため、本発明の一実施形態によれば、フェーザの計算及び解析は、ビットストリーム１４を最初にローパスフィルタリングすることなく、１ビットのビットストリーム１４に直接実行される。
【００２８】
続いて、一実施例の信号プロセッサ２０に係るより詳細なブロック図を示す図４について説明する。本実施例における信号プロセッサ２０は、離散ウェーブレット変換（ＤＷＴ）又は離散フーリエ変換（ＤＦＴ）等の変換プロセッサ５０を含み、ビットストリーム１４において発見されたスペクトル成分を示す変換領域信号５２を生成する。変換プロセッサ５０は、電力システム信号における検出された基本周波数を示す信号周波数５６を生成するように構成することもできる。この信号周波数５６は、１ビットＦＬＬ／ＰＬＬ３２に供給され、ＦＬＬ／ＰＬＬに信号周波数値を提供する。これに応答して、１ビットＦＬＬ／ＰＬＬ３２は、変換プロセッサ５０が変換を正確な信号周波数に調整するために変換処理のビンを中心に位置させることに使用することができる、周波数補正信号５７を提供する。場合によっては、周波数補正信号５７は、ＦＬＬによって測定された実際の周波数信号とすることができる。
【００２９】
スペクトルセレクタ５４は、変換領域信号５２を受信し、特定の成分を選択するように構成することができる。選択された成分は、例えば、電力システムの基本周波数成分とすることができ、場合によっては、基本周波数の高調波とすることができる。スペクトルセレクタ５４は、変換領域信号から選択する「有意」成分を特定するためのモデル又はアルゴリズムを有することができる。いくつかの例においては、これは予め定義されたモデルとすることができる。場合によっては、これは成分の大きさの変化に適応及び応答するものとすることができる。スペクトルセレクタ５４は、選択された成分を、基本スペクトル成分信号５８として出力することができる。スペクトルセレクタ５４は、代わりに又は合わせて高調波信号６０を出力することができる。高調波信号６０は、高調波成分のスペクトルデータを含むことができるが、必ずしも基本電力システム周波数成分を含まなくてもよい。
【００３０】
基本スペクトル成分信号５８として出力された選択された成分は、続いて逆変換プロセッサ６２を通過する。逆変換プロセッサ６２は、選択された成分を、選択された成分を含む時間領域信号６４に逆変換する。選択された成分を含む時間領域信号６４は、続いて１ビットＤＳビットストリーム１４から減算される。図４に示されている実施形態において、減算は、１ビット信号を減算する１ビット減算器として実装することができる。場合によっては、時間領域信号６４は、減算のためにマルチビットワード信号から１ビット信号に変換することができる。しかし他の実施形態においては、入力ＤＳビットストリーム１４は、マルチビットワード信号に変換され、減算はマルチビットワード減算器として実装することができる。
【００３１】
しかし他の実施形態において、前記減算は、基本スペクトル成分信号５８の変換領域信号５２からの減算として実装することができる。得られる信号は、変換領域の過渡信号であり、この信号が逆変換プロセッサ６２を通して逆変換され、このプロセスの出力は残留信号４４となる。本実施形態では、時間領域操作を除外している。本実施形態の実行が成功するか否かは、使用されるＤＷＴ／ＩＤＷＴペアに部分的に左右される。
【００３２】
減算の結果、選択された成分がビットストリーム１４から取り除かれ、残留信号４４が残る。残留信号４４は、高周波ノイズ成分と、ビットストリーム１４からの任意の過渡信号又は他の特性信号等のアーチファクトを含んでいる。過渡電流が残留信号４４に存在するか否かを識別するために、電力検出器６６を使用することができる。電力検出器６６は、スペクトル内の短時間であるが有意の電力の変化を識別することを試行できる。場合によっては、電力検出器６６は、変換プロセッサからのデータ５２を受信することができる（図示なし）。電力検出器６６は、過渡検出信号４６を出力することができる。いくつかの実施形態においては、過渡検出信号は、残留信号４４内の残留データのキャプチャ及びレポートを開始することができる。そうでない場合には、残留信号４４は、破棄されるか、又は、必要に応じて、後の解析のために一時的に保存することができる。
【００３３】
１ビットＦＬＬ／ＰＬＬ３２は、位相跳躍検出器７０に位相情報７４を提供する。位相跳躍検出器７０は、１ビットのビットストリーム１４も受信し、一定時間内に予め定められた閾値よりも大きい位相の変化があったことを検出した場合には、位相跳躍検出信号７２を生成する。１ビットＦＬＬ／ＰＬＬ３２が、ＦＬＬ／ＰＬＬのフィルタ定数の調整等、位相跳躍エラーを回避するための調整を行うことができるように、位相跳躍検出信号７２は１ビットＦＬＬ／ＰＬＬ３２にも入力される。一実施形態において、フィルタ定数は、ロック又は再ロックをすぐに達成できるように調整され、その後、一度ロックされたループ帯域幅を狭めることにより位相ノイズ（位相測定精度）を低減するように構成されている。１つの例示的実施形態において（図示なし）、位相跳躍検出器７０は、１ビットＤＳビットストリーム１４に適用される離散ヒルベルト変換等の変換オペレータと、１ビットＦＬＬ／ＰＬＬ３２からの位相情報と変換オペレータからの１ビットＤＳビットストリーム１４の変換位相データとを比較する比較器とを含む。
【００３４】
上述のように、周波数信号４９及び位相信号４８等のフェーザデータは、フィルタされていない１ビットＤＳビットストリーム１４に作用する１ビットＦＬＬ／ＰＬＬ３２を使用して得られる。１ビットＤＳビットストリーム１４は、一般に高いサンプリング周波数でクロックされる。一実施例では、サンプリング周波数は約６メガビット／秒である。正確なフェーザデータを受信するために、１ビットＦＬＬ／ＰＬＬ３２は、高速単一ビット計算を使用して実行される。一実施形態において、１ビットＦＬＬ／ＰＬＬ３２は、ダイレクトデジタルシンセサイザ（ＤＤＳ）（図示なし）を使用して実行される。他の実施形態において、１ビットＦＬＬ／ＰＬＬ３２は、座標回転デジタルコンピュータ（ＣＯＲＤＩＣ）ベースアーキテクチャで実行される。ＣＯＲＤＩＣアーキテクチャは、ゲートをほとんど必要とせず、簡易な演算処理で足りるという点で有効である。
【００３５】
ＣＯＲＤＩＣは任意の角度のサイン又はコサインを計算するのに有用であることを想起されたい。特に、ＣＯＲＤＩＣ法は、次の式を実現するために使用することができる。
xm = K[x0cos(z0) - y0sin(z0)]  （１）
ym = K[y0cos(z0) + x0sin(z0)]  （２）
【００３６】
y0がゼロの場合（すなわち、以下説明するように、x0がｘ軸上のベクトルを規定する場合）、上記式は次のようになる。
xm = Kx0cos(z0)  （３）
ym = Kx0sin(z0)  （４）
【００３７】
上式において、x0及びy0は、入力信号又はベクトルの直交座標であり、z0は、回転の方向によって±１の符号が付される角度であり、Kは定数である。これは、x0、y0座標における入力ベクトルr0を新しい座標xm、ymへ角度z0だけ回転させること（及びK倍にすること）である。ＣＯＲＤＩＣを実行することは、必要とされる精度でz0に近づくまで、つまり、zmの絶対値が必要とされる精度の角度よりも小さくなるまで、漸次小さくなる角度で反復回転させることである。ＣＯＲＤＩＣの利点の１つは、回転角ziがtan(zi) = ±2iに制限される場合、前記回転をシフト及び加算演算で達成できる点にある。mは、段階又は反復の回数を示すものであることに留意されたい。
【００３８】
続いて、１ビットＦＬＬ／ＰＬＬ３２のＣＯＲＤＩＣベースの実施形態の簡略化したブロック図を示す図５について説明する。入力信号の１つは、基準信号xr(t)として作用し、他の信号（三相４線システムでは、他の７つの信号）は、位相信号xp(t)として指定される。基本周波数測定は、基準信号xr(t)に関して行われる一方、位相オフセットは、位相信号xp(t)に対して決定される。図示しやすくするために、１つの位相信号xp(t)のみが図５に示されている。
【００３９】
ＤＳ変調器１２は、入力信号を１ビットＤＳビットストリーム１４に変換する。基準信号xr(t)に対する１ビットＤＳビットストリーム１４は、回転ＣＯＲＤＩＣ１０２に入力される。回転ＣＯＲＤＩＣ１０２は入力角z0を受信し、これは本例においては、位相積算器１０４により生成されるランプ関数である。回転ＣＯＲＤＩＣ１０２は、各入力ビットx0に対して、同相のデジタルワードxmを出力し、xmは、約2mビットの精度を有するマルチビットワードである。１ビット回転ＣＯＲＤＩＣ１０２の例示的実施形態の更なる詳細を、以下記載する。
【００４０】
１ビット回転ＣＯＲＤＩＣ１０２の出力は、以下の２つの信号となる。
xm = Kx0cos(z0)  （５）
ym = Kx0sin(z0)  （６）
【００４１】
この場合、x0は、１ビットＤＳビットストリームであり、これは、電力システム信号（数学的説明のために、あらゆる高調波及びノイズを無視する）を示すＤＳビットストリームである。
【００４２】
また、１ビットＦＬＬ／ＰＬＬ３２の位相積算器１０４によって生成される位相ランプは、測定された電力システム基本周波数（最初は６０．０Ｈｚで提供されるが、次第に実際の周波数にロックする）を含む周波数レジスタ１０６によって動作される点に留意されたい。換言すると、角度z0は、x0で発見された電力システム周波数に基づいている。
【００４３】
従って、回転ＣＯＲＤＩＣの出力は、以下の信号となる。
xm= Kcos(z0) * asin(ωt + φ)  （７）
ym = Ksin(z0) * asin(ωt + φ)  （８）
【００４４】
このミキシングは、z0 - (ωt + φ)で半振幅の差信号となり、z0 + (ωt + φ)で半振幅の加算信号となることが理解されるだろう。z0がωtに近づくと、差信号は本質的にＤＣ信号の組となる一方、加算信号はＡＣ信号となる。従って、ここでは差信号に注目するため、xm及びymはローパスフィルタ１０８及び１１０を通過し、フィルタ処理された差信号はベクトルＣＯＲＤＩＣ１１２に入力される。
【００４５】
ベクトルＣＯＲＤＩＣ１１２は回転ＣＯＲＤＩＣ１０２に類似するが、座標で定義される入力ベクトルを新規の座標に回転させる代わりに、ベクトルＣＯＲＤＩＣ１１２は、入力ベクトルをｘ軸に回転させ、当該回転を生じさせるのに必要な角度を出力する。ベクトルＣＯＲＤＩＣ１１２から出力される角度zmは、次の式により与えられる。
zm= z0' + tan-1(y0'/x0')  （９）
【００４６】
明確にするために、入力信号はx0'及びy0'とする。入力z0'は任意の一定角であり、一実施形態では0である。他の一実施形態、例えばアークタンジェントの比が１にロックされることが想定される場合、π/4と設定される。
【００４７】
ローパスフィルタ処理されたベクトルＣＯＲＤＩＣ１１２への入力信号は、基準発振器への入力信号の(x, y)ＤＣ射影であることを想起されたい。入力信号及び基準発振器は、本来はサイン曲線である。従って、位相オフセットx0'及びy0'は、それぞれコサイン関数及びサイン関数のようであると考えることができる。これらの比は、タンジェント関数に換算することができる。その結果、式（９）の方程式は、以下のようにすることができる。
zm = z0' + z0 - (ωt + φ)  （１０）
【００４８】
換言すれば、ベクトルＣＯＲＤＩＣ１１２の出力は、位相誤差信号１１４である。位相誤差信号は、周波数レジスタ１０６に入力され、そこに含まれる基本周波数を調整し、電力システムの周波数にロックする。
【００４９】
前述のように、周波数レジスタ１０６は、加算ループを介して基本周波数を位相積算器１０４に提供し、z0を提供する位相ランプを生成する数値制御発振器を形成する。時刻補正信号１１６は、数値制御発振器に加えられ、ローカル発振器の誤差を補正する。時刻補正信号１１６は、例えばＧＰＳ又はＩＲＩＧ−Ｂ信号等の外部時刻源から生じるものとすることができる。時刻補正信号１１６は、位相積算器１０４への入力、すなわち積算器１０４へのステップ幅入力に加えることができ、又は、周波数レジスタ１０６に直接入力することができる。さらに他の実施形態において、時刻補正信号１１６が積算器１０４への入力ステップ幅として使用される前に、時刻補正信号１１６に１を加えたものに周波数レジスタ１０６の出力を乗じることができる。
【００５０】
１ビットＦＬＬ／ＰＬＬ３２のこの部分は、一度ロックされると、周波数レジスタ１０６に発見される電力システムの基本周波数への周波数ロックを提供することが理解されるだろう。回転ＣＯＲＤＩＣ１０２は、１ビット入力信号で動作し、入力信号x0の各ビットに対して約2mの出力ワードを生成する。２つの例示的実施形態において、m-段階の回転ＣＯＲＤＩＣ１０２は、サンプリング周波数fsのm倍でＣＯＲＤＩＣをクロックすることにより実行することができ、又は、ＣＯＲＤＩＣをアンロールし、ＣＯＲＤＩＣをサンプリング周波数に近い値でクロックするが、mビットの遅れを許容することにより実行することもできる。後者の実施例について、以下、より詳細に示すが、本発明はアンロールの構成に限定されるものではない。
【００５１】
なおも図５を参照すると、位相信号xp(t)は、類似する回路に入力される。特に、位相信号xp(t)は、１ビット入力信号x0として回転ＣＯＲＤＩＣ１２２に提供される。回転ＣＯＲＤＩＣ１２２は、同一のランプ関数z0を位相積算器１０４から受信するが、位相は、位相オフセットレジスタ１２８からの値により調整される。回転ＣＯＲＤＩＣ１２２の出力は、ＬＰＦ１２５及び１２４でローパスフィルタ処理され、フィルタ処理された差信号はベクトルＣＯＲＤＩＣ１２６に入力される。ベクトルＣＯＲＤＩＣ１２６は、位相オフセット補正信号１３０を供給する。位相オフセット補正信号１３０は、位相信号xp(t)と基準信号xr(t)との間の位相差を含む位相オフセットレジスタ１２８に提供される。
【００５２】
本記載から、ベクトルＣＯＲＤＩＣ１１２及び１２６は、回転ＣＯＲＤＩＣ１０２及び１２２と同一の速度で動作する必要がないことが理解されるだろう。実際、いくつかの例示的実施形態において、ベクトルＣＯＲＤＩＣ１１２及び１２６を実行するハードウェアは、入力信号間で共有することができ、これは、ベクトルＣＯＲＤＩＣ１１２及び１２６の単一のハードウェアのみを実装する必要があるだけであることを意味する。ハードウェアのクロッキングの速度及びサンプリング周波数fs次第によっては、他の実施形態において、追加のハードウェアを共有することも可能である。
【００５３】
一実施形態において、ベクトルＣＯＲＤＩＣ１１２及び１２６は、入力される差信号に基づいて位相差を決定する代替の回路で置き換えることができる。例えば、１つの代替実施形態において、ベクトルＣＯＲＤＩＣ１１２は、除算及びアークタンジェントの区分的線形補間で置き換えることができる。本発明は、この機能のためのベクトルＣＯＲＤＩＣの使用に限定されない。とはいうものの、実施形態によっては、ベクトルＣＯＲＤＩＣ１１２の使用により除算を除外するのが有利であることが認識されよう。
【００５４】
続いて、１ビット回転ＣＯＲＤＩＣ２００の１つの例示的実施形態を図式的に示す図６について説明する。本例では、明確にするため、回転ＣＯＲＤＩＣ２００のｘ側のみが示されている。上述のように、回転ＣＯＲＤＩＣ２００は、ｍ回の段階を有し、各入力ビットに対して約２ｍビットの精度を有する出力ワードとなる。これによって、フィルタ処理されてない１ビットＤＳ信号を使用した周波数及び位相ロック並びに位相測定が著しく正確になる。後述するように、一実施形態において、シフト演算及び加算演算を使用するハードウェアにおいて、実装が効率的に実現される。
【００５５】
ＣＯＲＤＩＣ２００への入力は、１ビットＤＳ信号１４（図５）からのビットであり、x0として示されている。x1の値は、y0及びz0に基づく。特に、任意のxiの値は、次の式によって与えられる。
xi+1 = xi - yi・di・2-i  （１１）
但し、zi < 0のときdi = -1で、それ以外の場合di = +1である。
【００５６】
各ziは次の式によって計算される。
zi+1 = zi - di・tan-1(2-i)  （１２）
【００５７】
項-di・tan-1(2-i)のためのルックアップテーブルを使用すると、これらの値を実現する残りの演算は、加算及びシフト演算である。さらに、第１段階における入力が単一ビットであるため、段階に従って長さ（精度）が大きくなるので、このプロセスはハードウェア効率が良く、そのため、計算の各段階において、フル出力ワードの実行は必要とされないことを意味する。
【００５８】
図６に示されている回転ＣＯＲＤＩＣ２００の実施形態は、アンロールＣＯＲＤＩＣである。値x0は、ある意味で、理論上符号ビットと考えることができる。同様に、値y0は（ゼロに設定される）、符号付きゼロと考えることができる。
【００５９】
従って、回転ＣＯＲＤＩＣ２００は、簡単な２進加算及びシフト演算を使用して実装することができる。ＣＯＲＤＩＣ２００のm段階の各段階は、ＣＯＲＤＩＣの並行なy側からの値を所定の桁数だけビットシフトさせ、ziがゼロ以下であるか否かに応じて、その段階におけるxiの値からy側からの値を加算又は減算する。並行演算において、ziの値は、各段階において、それ以前の値及び項-di・tan-1(2-i)のルックアップテーブルの値に基づいて決定される。ルックアップテーブルの値は、必要に応じて、各段階において固定であり、必要に応じハードワイヤド構成とすることができる。
【００６０】
ＣＯＲＤＩＣ２００に係る演算は、２進加算及びシフト演算を使用しており、比較的単純に実施されることが理解されるであろう。一実施形態において、ＣＯＲＤＩＣ２００は、フィールドプログラマブルゲートアレイを使用して実装される。このような一実施形態においては、回転ＣＯＲＤＩＣ２００は、2mビットの出力ワードを生成するm段階のx及びyの演算に対して、全体で約m2-m+2の加算器のみを使用して実施することができる。
【００６１】
上述の１ビット回転ＣＯＲＤＩＣ２００の実施形態では、全段階においてフルワードの精度を維持するというよりも、ワード長が長くなるにつれて精度が高まるということが理解されるであろう。従って、第１段階における入力が単一ビットであるため、この段階では、ＣＯＲＤＩＣは、単一ビットの精度を維持するだけでよい。
【００６２】
前述の電力測定デバイスは、部分的にはハードウェアで実行され、部分的にはソフトウェアで実行されることが理解されるであろう。いくつかの実施形態は、１つ以上のフィールドプログラムゲートアレイ（ＦＰＧＡ）を含む。いくつかの実施形態は、１つ以上のマイクロプロセッサ又はマイクロコントローラを含む。いくつかの実施形態は、１つ以上の特定用途向け集積回路（ＡＳＩＣ）を含む。特定のハードウェア構成の選択は、コスト、スピード、動作環境等に基づくものとすることができる。そのような構成の選択及びプログラミングは、本技術分野における通常の知識を有する者が、本明細書における詳細な説明で理解される範囲において行うことができる。
【００６３】
更に他の形態において、本発明は、プロセッサにより実行されるときに、プロセッサに、上記方法の任意の１つ以上を実行させるコンピュータ実行可能命令を格納するコンピュータ可読メディアを開示するものである。
【００６４】
記載された実施形態について、ある程度の変形や修正が可能である。従って、上記説明した実施形態は、限定的なものではなく、例示的なものであると理解される。
【図１】
2014511152.tif 000003
【図２】
2014511152.tif 000004
【図３】
2014511152.tif 000005
【図４】
2014511152.tif 000006
【図５】
2014511152.tif 000007
【図６】
2014511152.tif 000008
【国際調査報告】
2014511152.tif 000009
2014511152.tif 000010