(57)【要約】  ＮフェイスＧａＮ半導体デバイスは、基板と、前記基板上に配置されたアルミニウムを包含するバッファ層と、前記バッファ層上に配置されたアルミニウムを包含するバリア層と、前記バリア層の上に堆積されたＧａＮチャネル層とを有する。チャネル層、バリア層およびバッファ層が、チャネル層とバリア層との間に遷移して２次元電子ガス(2-DEG)層を形成することを特徴とする。
2014524661.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置されたアルミニウムを包含するバッファ層と、
前記バッファ層上に配置されたアルミニウムを包含するバリア層と、
前記バリア層の上に堆積されたＧａＮチャネル層と
を有し、
チャネル層、バリア層およびバッファ層が、チャネル層とバリア層との間に遷移して２次元電子ガス(2-DEG)層を形成することを特徴とするＮフェイスＧａＮ半導体デバイス。
【請求項２】
前記バッファ層がＡｌＮバッファ層であることを特徴とする請求項１に記載のデバイス。
【請求項３】
前記バッファ層が、ＡｌＧａＮバッファ層であることを特徴とする請求項１に記載のデバイス。
【請求項４】
前記バリア層が、ＡｌＧａＮバリア層であることを特徴とする請求項１に記載のデバイス。
【請求項５】
前記ＡｌＧａＮバリア層が、傾斜層であり、バリア層のガリウムとアルミニウムが、バッファ層とバリア層との間の遷移で高い濃度のアルミニウム及び低い濃度のガリウムから、バリア層とチャネル層との間の遷移で低い濃度のアルミニウムおよび高い濃度のガリウムまで選択的に傾斜することを特徴とする請求項４に記載のデバイス。
【請求項６】
前記バリア層が、ＡｌＮバリア層であることを特徴とする請求項１に記載のデバイス。
【請求項７】
前記半導体デバイスが、高電子移動度トランジスタ(HEMT)デバイスであることを特徴とする請求項１に記載のデバイス。
【請求項８】
基板が、シリコンカーバイド(SiC)基板であることを特徴とする請求項１に記載のデバイス。
【請求項９】
シリコンカーバイド(SiC)基板と、
基板上に堆積されたアルミニウムを包含するバッファ層と、
前記バッファ層上に堆積されたアルミニウムを包含するバリア層と、
前記バリア層上に堆積されたＧａＮチャネル層と
を有し、
チャネル層、バリア層、および、バッファ層が、チャネル層とバリア層との間の遷移で２次元電子ガス(2-DEG)層を形成することを特徴とするＮフェイスＧａＮ高電子移動度トランジスタ(HEMT)デバイス。
【請求項１０】
バッファ層がＡｌＮバッファ層であることを特徴とする請求項９に記載のデバイス。
【請求項１１】
前記バッファ層が、ＡｌＧａＮバッファ層であることを特徴とする請求項９に記載のデバイス。
【請求項１２】
前記バリア層が、ＡｌＧａＮバリア層であることを特徴とする請求項９に記載のデバイス。
【請求項１３】
前記ＡｌＧａＮバリア層が、傾斜層であり、バリア層のアルミニウムおよびガリウムが、バッファ層とバリア層との間の遷移で高い濃度のアルミニウム及び低い濃度のガリウムから、バリア層とチャネル層との間の遷移で低い濃度のアルミニウムおよび高い濃度のガリウムまで選択的に傾斜することを特徴とする請求項１２に記載のデバイス。
【請求項１４】
前記バリア層がＡｌＮバリア層であることを特徴とする請求項９に記載のデバイス。
【請求項１５】
基板を提供するステップと、
バッファ層がアルミニウムを包含するＮフェイス方位デバイスを形成する基板の面にバッファ層をエピタキシャル成長させるステップと、
バッファ層にアルミニウムを包含するバリア層をエピタキシャル成長させるステップと、
チャネル層、バリア層、および、バッファ層が、チャネル層とバリア層との間の遷移で２次元電子ガス(2-DEG)層を形成するように、バリア層上にＧａＮチャネル層をエピタキシャル成長させるステップと、
を有することを特徴とするＮフェイスＧａＮ半導体デバイスを製造する方法。
【請求項１６】
前記バッファ層をエピタキシャル成長させるステップが、ＡｌＮバッファ層をエピタキシャル成長させるステップを包含することを特徴とする請求項１５に記載の方法。
【請求項１７】
前記バッファ層をエピタキシャル成長させるステップが、ＡｌＧａＮバッファ層をエピタキシャル成長させるステップを包含することを特徴とする請求項１５に記載の方法。
【請求項１８】
前記バリア層をエピタキシャル成長させるステップが、ＡｌＧａＮバリア層をエピタキシャル成長させるステップを包含することを特徴とする請求項１５に記載の方法。
【請求項１９】
前記バリア層をエピタキシャル成長させるステップが、ＡｌＮバリア層をエピタキシャル成長させるステップを包含することを特徴とする請求項１５に記載の方法。
【請求項２０】
前記半導体デバイスが、高電子移動度トランジスタ(HEMT)デバイスであることを特徴とする請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
政府契約
[0001]  DARPAによって与えられる契約番号HR011-09-C-0132の条件によって提供されるように、アメリカ政府は特許所有者が相応な値段で他を認可することを必要とするために本発明の支払済みの許可および限られた状況の権利を有することができる。
【０００２】
[0002]  本発明は、一般にN-フェイスGaN半導体デバイスに関し、より詳しくはAlNまたはAlGaNバッファ層を含むN-フェイスGaN高電子移動度トランジスタ（HEMT）デバイスに関する。
【背景技術】
【０００３】
[0003]  デバイスの回路構成要素を提供するために堆積させるかまたは半導体基板上のさまざまな半導体層を育てるエピタキシャル製作過程までに、集積回路は概して製造される。集積回路のための基板は、さまざまな半導体材料（例えばシリコン、InP、GaAsなど）を含む。
【発明の概要】
【課題を解決するための手段】
【０００４】
集積回路製作技術が進み、より複雑になるにつれて、より多くの回路構成要素は同じ領域の中の基板に作られ、一緒により密接に間隔を置かれることが可能である。更に、これらの集積回路製作技術によって、回路の操作の周波数が超短波（GHzレンジ）まで増加することができる。
【０００５】
[0004]  HEMTデバイスは、多くのアプリケーション、特に高周波または高速アプリケーションを有するポピュラーな半導体デバイスである。GaN HEMTデバイスは適切な基板（例えば炭化ケイ素（SiC）、サファイヤ、シリコンなど）に、典型的にはエピタキシャル成長し、全て当業者にとって公知である。GaN HEMTデバイスのための１つの製造方法は従来技術においてGaフェイス製造と称される。ここで、デバイスプロファイル層は正、またはGa極方位を有して成長する。例えば、典型的HEMTデバイスは、シリコンおよびカーボンの交流結晶質の層を含むSiC基板を有することができる。核形成層（例えばAIN層）はエピタキシャル成長を促進するために概してSIC基板に堆積され、核形成層および次のデバイス層の結晶構造の方位にガリウム方位があるために、核形成層はシリコン表面を有する基板側で成長する。ガリウムおよび窒素が核形成層のエピタキシャル堆積処理のための減圧室に提供されるとき、ガリウムまたはアルミニウムの交互層および窒素が形成されるために、半導体エレメントはそれらの結晶方位に基づいて基板に置かれる。ここで、窒素層は最初に形成される。限られた欠陥を有する結晶構造を提供する核形成層に、GaNバッファ層は、典型的に成長される。AlGaNバリア層はバッファ層に堆積され、ここで、バッファ層およびバリア層の組合せはこれらの層間の遷移で電子の流れのための二次元の電子ガス（2-DEG）層をつくる。
【０００６】
[0005]  エピタキシャル層が成長することができる効率を原因として生じるので、様々な形のGaフェイス製造プロセスは、一般的に使用された。基板の反対側が、N-フェイスまたはN極デバイスプロセスと称され、他のデバイスプロファイル層が成長する側であるために、エピタキシャル成長プロセスの方位を逆転させることは従来技術において提唱された。典型的なN-フェイスGaN HEMTデバイス（時々、逆構造HEMT（inverted-HEMT）と概して称される）は、AIN核形成層、GaNバッファ層、AlGaNバックバリア層およびGaNチャネル層を含む。SiC基板のための上で議論される実施形態のために、デバイスプロファイル層は基板のカーボン表面に成長され、その結果、デバイスプロファイル層の結晶方位にガリウム方位の代わりに窒素方位がある。
【０００７】
[0006]  上記のように、N-フェイスデバイスに関して、類似した層はGaフェイスデバイスに関しては主要部として堆積するが、しかし、アルミニウムの方位、ガリウムおよび核形成層、GaNバッファ層およびGaNチャネルが階層化するAlGaN/AINを形成する窒素の結晶が結晶方位において対向するために、それらは対向する方位および極性を有する。GaNチャネル層はAlGaNバックバリア層に成長し、ここで、2-DEGチャネルはそれからそれらの２つの層の間で形成される。2-DEG層のチャネル電子は、AlGaN/AlNバックバリアおよびGaNチャネル層の間の圧電性の/自然発生的な分極化効果から誘導される。AlGaNのバックバリア層はGaNバッファ層上に成長させるとき、Ｎフェイスデバイスの場合、結晶の向きが反対の2-DEG層がその間に形成されることはない。
【０００８】
[0007]  N-フェイス製造方法がGaフェイス製造プロセスより概してむずかしいにもかかわらず、2-DEG層を形成するとき、N-フェイス製造方法は概してより望ましい結果を提供する。チャネル層がN-フェイスデバイスのAlGaNバックバリア層の上に形成されるので、多くの効果（例えばソースおよびドレイン端子により良い電気的接点を作る能力）は理解されることができる。また、チャネル層がバリア層および接触の間にあるので、デバイスをオン／オフ動作に切替えることはより迅速かつ効率よく実行されることができる。更に、チャネル層の位置はバッファリーク電流を減らし、それはパワーを節約して、パフォーマンスを増やす。
【０００９】
[0008]  垂直方向のＮフェイスHEMTデバイスのスケーリングは、それが2-DEG層の電荷を減少させるために、自然に発生する表面空乏層が観測されるゲート-チャネル間距離を減少させるために行うことができる。これは、より大きい分極電荷が補償を提供することを必要とする。厚みおよび／またはAlGaN/AlNバックバリア層のアルミニウム組成は、2-DEG層の充分なキャリア密度を維持するために増加しなければならない。標準GaNバッファ層プロファイルと、アルミニウム組成の増大またはバックバリアの厚さは、原子間間隔の差の結果として、デバイスに大きな応力を生成する。その結果、ウェハは深刻な反りか、クラックが入ったりすることがある。このクラッキングは、2-DEG層のチャージを減少させる。更に、ウェハの反りは、高解像度リソグラフィの低い歩留まりの原因となる。
【図面の簡単な説明】
【００１０】
【図１】[0009]  図1は、周知のN-フェイスHEMTデバイスのデバイスプロファイルである。
【図２】[0010]  図２は、AlNバッファ層を含んでいるN-フェイスHEMTデバイスのデバイスプロファイルである。
【図３】[0011]  図3は、AlGaNバッファ層を含んでいるN-フェイスHEMTデバイスのデバイスプロファイルである。
【図４】[0012]  図４は、水平軸に深さ、左の垂直軸にエネルギー、および、右側の垂直軸に図3に示されるデバイスの電子エネルギーを示すボリュームを示すグラフである。
【発明を実施するための形態】
【００１１】
[0013]  AlNまたはAlGaNバッファ層を含んでいるN-フェイスGaN HEMTデバイスに向けられる本発明の実施形態の以下の説明は、単に自然に典型的で、本発明またはそのアプリケーションを制限することを目的とする方法または使用法ではない。
【００１２】
[0014]  図1は、HEMTデバイス10のさまざまなエピタキシャルまたはデバイスプロファイル層が周知のエピタキシャル成長技術を使用して堆積する基板12を含んでいる周知のN-フェイスHEMTデバイス10のデバイスプロファイルである。基板12は、本願明細書において議論される目的に適しているいかなる基板（例えばSiC、サファイヤ、GaN、AIN、Siなど）であってよい。デバイス10がN-フェイスデバイスであるので、基板12の方位はデバイス10の他のプロファイル層を仕上げている基板12の上部表面がデバイス層に当業者によってかなりよく理解されているように、窒素方位を有するものである。
【００１３】
[0015]  本実施形態では、AlN核形成層14は、基層をデバイスプロファイル層の適当なエピタキシャル成長に提供するために基板12上で成長する。次いで、GaNバッファ層16は核形成層14上で成長し、AlGaNバリア層18はバッファ層16上に成長し、任意のAlNバリア層20はバリア層18上に成長し、ここで、層18および20の組合せは電子チャネルのためのバックバリアを形成する。GaNチャネル層22は、バリア層20に堆積され、AlGaN/AlNバックバリアおよびGaNチャネル層22間の圧電性の/自然発生的な分極化効果はバリア層20およびチャネル層22間の2-DEG層24を生成する。適切なパタニングおよび金属堆積ステップは、それからソース、ドレインおよびゲート端子（図示せず）をチャネル層22に堆積するように実行される。
【００１４】
[0016]  デバイス10に示すのと同じであるか又は類似したデバイス層を有することができるGaフェイスデバイスにおいて、エピタキシャル成長プロセスの結果として、起こる要素および層の対向するクリスタル方位はバッファ層16とバリア層18との間の2-DEG層をつくる。ここで、GaNチャネル層22はGa表面デバイスのそのタイプに、入れられない。AlGaNバリア層18は、電子チャネルの中の電子ガスとコンタクトとの間の電子のソースである。
【００１５】
[0017]  N-フェイスデバイス10に関して、さまざまな要素および層の方位は、2-DEG層24にそれがデバイス10の端末または接点（図示せず）を有するより良い電気的接点を作ることができているバリア層20の上にある。しかし、この構成、そして、層のオリエンテーション圧電性の効果および電荷保存の結果としての層16と18との間の自由なホールチャージ層26を作成する。それが寄生的な静電容量をつくって、漏出電流を引き起こすことがありえ、デバイス10による電流の流れの周波数レスポンスを減らすので、自由なホールチャージ層26は逆にデバイス性能を遂行する。更に、自由なホールチャージ層26はトラップチャージを作成する穴の流れを引き起こし、それはまた、デバイス10の速度を制限する。また、GaNバッファ層16およびAlGaNバリア層18の間の遷移は、層16および18の格子の方位間の原子間隔の違いの結果として、層16および18間の横方向の張力の緊張を引き起こす。特に、AIGaNおよびAINバリア層18および20の原子間隔は層16の原子間隔より狭く、層18または層18および20の厚みのアルミニウムの濃度があまりに高い場合、横方向の張力の圧力は層18および20にクラックが入り、または、ウェーハは著しい湾曲を有する。このクラッキングおよび湾曲問題が層18のアルミニウムおよび／またはクラッキングを予防するのに必要である層18および20の厚みの量を制限するので、チャージまたは実行することができる電子の量はまた、制限され、それは速度およびデバイス10の性能を制限する。
【００１６】
[0018]  図２は、上記のように、デバイス10の横方向の張力の圧力に関する課題に対応して修正するN-フェイスHEMTデバイス30のデバイスプロファイルである。デバイス30は、基板12と同様の基板32、およびいかなる適切な材料からなる存在をも含む。AIN核形成層14およびGaNバッファ層16の代わりに、デバイス30は基板32に直接発達するAlNバッファ層34を含む。そして、それは核形成層14の必要を除去する。したがって、バッファ層34は、エピタキシャル成長を促進するための構造および基板32で起こることができる欠陥を減らす層を提供する。任意のAlGaNバックバリア層36は、バッファ層34に堆積され、必要な場合は、導かれることができるバリア層18と類似し、または、AINバッファ層34がGaNチャネルに十分なチャージを提供するので、除去されることができる。次いで、GaNチャネル層38は、バックバリア層36に堆積され、ここで、AINバッファ層34およびGaNチャネル層38間の圧電性の/自然発生的な分極化効果は、電子フローチャネルを提供する2-DEG層40を形成させる。ある実施形態では、層36としてのアルミニウムおよびガリウム変化の濃度が堆積する所で、任意のバックバリア層36は傾斜される。一般的に、任意の層36の傾斜づけは、バッファ層34とバックバリア層36との間の遷移の近くでより低い濃度のアルミニウムとより高い濃度のガリウムと、層36とチャネル層38との間の遷移の近くで、より高い濃度のアルミニウムとより低い濃度のガリウムとを提供する。所望ならば、任意のAlNキャップ層42は、チャネル層38の上に堆積することができる。
【００１７】
[0019]  ガリウムがバッファ層34のアルミニウムと取り替えられるので、自由なホールチャージ層がもはや存在しない。層32および34の間の基板接点に対するAINバッファは、成長した層（充電層は有意に開発することができない自由なホール）と関連する欠陥の有意な数を含み、著しいチャージを負うことが可能でない。AINバッファ層34が使用される場合、引張歪みがもはや存在せず、オプションのバックバリア層36が使用される場合、歪みが大幅に低減されるが、しかし、層34および36の間の原子間隔の差を低減することにより、バッファ層34におけるアルミニウムの添加の結果としての圧縮の性質である。更に、バックバリア層36より多くのバッファ層34のアルミニウムは、デバイス30がクラックが入るのを防止する圧縮緊張を引き起こす。
【００１８】
[0020]  強い圧電性フィールドがAlNバッファ層34の間にあり、GaNは2-DEG層40の電子を誘導する層38を向け、このように、AIGaNバックバリア層36は任意である。バッファ層34のAlNのワイドバンドギャップは、2-DEG層40と基板32との間の理想的な絶縁を提供する。これはバックバリアの下で自由ホールチャージを除去し、それはRFパフォーマンス低下を引き起こすことがありえる。
【００１９】
[0021]  多数の設計オプションは、2-DEG層40の電子密度を制御するために利用でき、例えばGaNチャネル層38の厚みを制御して、AlNキャップ層42を提供し、および／またはAlGaN層36を傾斜づけする。さまざまな技術は、厚みを選ぶことを含む特定のデバイスまたは手段アプリケーションおよびバックバリア層36の組成のためのGaNチャネル層38の電子の数を制御するために使用されることができる。更なる他の設計考慮は、2-DEG層40の位置を制御するために使用されることができる。
【００２０】
[0022]  図3はまた、デバイス10を有する上で議論される割れる課題に対処するN-フェイス他のHEMTデバイス50のデバイスプロファイルである。デバイス50は、基板32と同様の基板52およびチャネル層38と同様のGaNチャネル層54を含む。本実施形態では、AlNバッファ層34は、例えば、同じであるか類似した効果を提供するAlGaNバッファ層56と取り替えられる。そして、圧力を減らすかまたは除去する。任意のAlNバックバリア層58はバッファ層56に置かれる。ここで、バックバリア層58およびチャネル層54間の圧電性の/自然発生的な分極化効果は2-DEG層60をつくる。デバイス50は、歪分散と格子不整合のための利点を提供しつつ、上述のように自由ホールチャージ層28、バッファ層56およびバック障壁層58との間の引張歪みを排除している。デバイス50のために、1つの非制限する実施形態で、バックバリア層58は2ナノメートルであってもよく、チャネル層54は厚さ6ナノメートルであってもよい。
【００２１】
[0023]  図4は、水平軸に深さ、左の垂直軸にエネルギーおよび右側の垂直軸にボリュームを有するグラフである。グラフ線62および64は伝導帯のエネルギーを識別し、それぞれ、バッファ層56およびグラフ第66行の原子価バンドは2-DEG層60の電子の濃度である。
【００２２】
[0024]  HEMTデバイス30および50は、手段10に示される周知のN-フェイスHEMT側面に勝る多くの利点を提供する。例えば、デバイス30および50はGaNチャネル層およびAlNまたはAlGaNバッファ層間の強い圧電性フィールドのために、積極的なデバイススケーリングを可能にする。更に、AlNまたはAlGaNバッファ層の大きいバンドギャップは、バッファリークを減らして、チャネルコンファインメントを増やす。また、クラックが入っているエピ層は、AlGaNバックバリア層の抗張力を減らすことによって除去される。また、デバイス30および50は、バックバリア層の背後にある電荷の自由ホールを排除し、引張応力を排除するか、全体的なエピ層の応力のバランスをとることによって、ウェハの湾曲を最小限に抑える。更に、デバイス30および50は、チャネル厚および2-DEG電荷の増加スケーリングを可能にすることにより、より高いチャネル電荷にアクセス抵抗を低減することにより、 還元ウェハの反りに起因する高いデバイス歩留まりを設けることにより、GaNおよびAlGaNの対AlN層の高い熱伝導率を有するAlNバッファ・プロファイルのより高い熱放散を提供することにより、バッファ層下部のリーク電流を提供し、正孔の電荷の除去によってRFのばらつきを低減することによってHEMTデバイスの性能を向上させる。
【００２３】
[0025]  前述の議論は、単に典型的な実施形態だけを開示して記載する。当業者は、この種の議論から、および、添付の図面並びに特許請求の範囲（そのさまざまな変更）から直ちに、修正変更が以下の特許請求の範囲に記載の開示の趣旨および範囲から逸脱することなく、その中でなされることができると認識する。
【図１】
2014524661.tif 000003
【図２】
2014524661.tif 000004
【図３】
2014524661.tif 000005
【図４】
2014524661.tif 000006
【国際調査報告】
2014524661.tif 000007
2014524661.tif 000008
2014524661.tif 000009