(57)【要約】  導電層又は信号層を間に有する複数の非導電層を具えるプリント回路基板（ＰＣＢ）が提供されている。このＰＣＢは、複数の非導電層及び導電層又は信号層に亘る第１の導電ビア、並びに、複数の非導電層及び導電層又は信号層に亘る第２の導電ビアを具え、第２の導電ビアが、第１の導電ビアと平行に配置されている。埋め込み型の電気−光学受動素子も設けられており、これは、第１の導電ビアと第２の導電ビアに直交して、これらのビアの間に延在する。埋め込み型の電気−光学受動素子は、プリント回路基板の第１の深さに配置されており、この第１の深さは、入射電磁波反射されてプリント回路基板に戻り、正又は負の電磁干渉を作ることによって、第１の導電ビア中の電気信号を強化する又は減衰させるように選択されている。【選択図】図５
2014534642.tif 000002
【特許請求の範囲】
【請求項１】
プリント回路基板において：
導電層又は信号層を間に有する複数の非導電層と；
前記複数の非導電層及び導電層又は信号層にわたる第１の導電ビアと；
前記複数の非導電層及び導電層又は信号層にわたる第２の電電ビアであって、前記第１の導電ビアとほぼ平行に配置された第２の導電ビアと；
前記第１の導電ビアと前記第２の導電ビアに垂直に及びこれらの間に延在し、前記プリント回路基板中の選択された層に第１の深さで埋め込まれた電気−光学受動素子であって、入射電磁波を前記プリント回路基板に反射して、正又は負の電磁干渉を作ることによって前記第１の導電ビアで電気信号を強化又は減衰させるように、前記第１の深さが選択されている電気−光学受動素子と；
を具えることを特徴とするプリント回路基板。
【請求項２】
請求項１に記載のプリント回路基板において、前記第１の導電ビアが第１の層中の第１の信号トレースと第２の層中の第２の信号トレースに接続されており、電源信号が、前記第１の信号トレースから前記第１の導電ビアへ流れることを特徴とするプリント回路基板。
【請求項３】
請求項２に記載のプリント回路基板において、前記第１の導電ビアが第１の層において信号源に接続されており、前記第２の導電ビアが第２の層に接続されており、前記信号源からの信号電流が、前記第１の導電ビアから前記第２の導電ビアへ流れることを特徴とするプリント回路基板。
【請求項４】
請求項１に記載のプリント回路基板において、前記第１導電ビアと前記第２の導電ビアの少なくともいずれか一方が終端開放ビアであることを特徴とするプリント回路基板。
【請求項５】
請求項１に記載のプリント回路基板において、前記第１導電ビアと前記第２の導電ビアの少なくともいずれか一方がバックドリルビアであることを特徴とするプリント回路基板。
【請求項６】
請求項１に記載のプリント回路基板において、前記第１の導電ビアと、第２の導電ビアがブラインドビアであることを特徴とする基板。
【請求項７】
請求項１に記載のプリント回路基板において、前記電気−光学受動素子がぜんぉ第２の導電ビアを通る信号電流を再度方向付けし、前記第１の導電ビアの開放端へ信号電流が流れないようにして、信号層の下での電磁波の更なる励起を防止することを特徴とするプリント回路基板。
【請求項８】
請求項１に記載のプリント回路基板において、前記電気−光学素子が埋め込まれている深さが、入射電磁波と負に干渉して入射電磁波を実質的に打ち消す反射電磁波として、前記入射電磁波を反射するように選択されていることを特徴とするプリント回路基板。
【請求項９】
請求項１に記載のプリント回路基板において、前記前記電気−光学素子が埋め込まれている深さが、前記入射電磁波と正に干渉して入射電磁波を実質的に打ち消す反射電磁波として、前記入射電磁波を反射するように選択されていることを特徴とするプリント回路基板。
【請求項１０】
請求項１に記載のプリント回路基板において、前記電気−光学素子が埋め込まれている深さが、信号ロスを小さくする反射電磁波として前記入射電磁波を反射するように選択されていることを特徴とするプリント回路基板。
【請求項１１】
請求項１に記載のプリント回路基板において、前記電気−光学素子が埋め込まれている深さが、伝送路の周波数応答におけるノッチをシフトする又は取り除く反射電磁波として、前記入射電磁波を反射するように選択されていることを特徴とするプリント回路基板。
【請求項１２】
請求項１に記載のプリント回路基板において、前記電気−光学素子の幅が、前記第１の導電ビアの直径と、前記第１の導電ビアの直径の２倍の間であることを特徴とするプリント回路基板。
【請求項１３】
プリント回路基板を製造する方法において：
導電層又は信号層を間に有する複数の非導電層を形成するステップと；
前記複数の非導電層と導電層又は信号層をまたいで第１の導電ビアを形成するステップと；
前記複数の非導電層と導電層又は信号層をまたいで第２の導電ビアを形成するステップであって、当該第２の導電ビアが前記第１の導電ビアにほぼ平行に配置されているステップと；
前記第１の導電ビアと第２の導電ビアに垂直に、かつ、これらのビアの間に延在する電気−光学受動素子を形成するステップであって、当該電気−光学受動素子が前記プリント回路基板の第１の深さの選択された層内に埋め込まれているステップと；を具え、
前記第１の深さが、入射電磁波をプリント回路基板に反射して、前記第１の導電ビア内の電気信号を、正又は負の電磁干渉を作ることによって強化する又は減衰させるように選択されていることを特徴とする方法。
【請求項１４】
請求項１３に記載の方法において、前記第１の導電ビアが第１層の第１信号トレースと第２層の第２の信号トレースに接続されており、電源信号が前記第１の信号トレースから前記第１の導電ビアへ流れることを特徴とする方法。
【請求項１５】
請求項１３に記載の方法において、前記電気−光学素子が埋め込まれている深さが、前記入射電磁波と正に干渉して前記入射電磁波を実質的に打ち消す反射電磁波として前記入射電磁波を反射するよう選択されていることを特徴とする方法。
【請求項１６】
請求項１３に記載の方法において、前記電気−光学素子が埋め込まれている深さが、前記入射電磁波と負に干渉して前記入射電磁波を実質的に打ち消す反射電磁波として前記入射電磁波を反射するよう選択されていることを特徴とする方法。
【請求項１７】
請求項１３に記載の方法において、前記電気−光学素子が埋め込まれている深さが、信号ロスを低減する反射電磁波として前記入射電磁波を反射するよう選択されていることを特徴とする方法。
【請求項１８】
請求項１３に記載の方法において、前記電気−光学素子が埋め込まれている深さが、伝送路の周波数応答におけるノッチをシフトする又は取り除く反射電磁波として前記入射電磁波を反射するよう選択されていることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[優先権の主張]
本特許出願は、２０１１年１１月９日に出願した米国暫定特許出願第６１／５５７，８８３号の優先権を主張する。この出願は、引用によりここに組み込まれている。
【０００２】
様々な特徴が多層プリント回路基板に関するものであり、特に、電磁妨害を低減し、信号ロスを改善し、対象の周波数帯における周波数応答ノッチを調整、除去、あるいは最小化する埋め込み型電気工学受動素子の使用に関する。
【背景技術】
【０００３】
プリント回路基板（ＰＣＢｓ）における高速信号伝送には、ホール又はバイアスを通るめっき、信号トレース、開放された伝達媒体、などＰＣＢの様々な構成要素間に固有のインピーダンス不整合がある。このインピーダンス不整合は、Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ（ＰＣＩ−Ｅｘ），Ｇｅｎ  ３，Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃ  Ｅｎｇｉｎｅｅｒｓ（ＩＥＥＥ）８０２．３ｂａ，及びＯｐｔｉｃａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｆｏｒｕｍ（ＯＩＦ）Ｃｏｍｍｏｎ  Ｅｌｅｃｔｒｉｃａｌ  Ｉｎｔｅｒｆａｃｅ（ＣＥＩ）２５Ｇ  Ｌｏｎｇ  Ｒｅａｃｈ（ＬＲ）ｓｔａｎｄａｒｄｓなどの高速データ伝送速度（すなわち、８乃至２５＋ギガビット／秒）プロトコルで、ロスが少なくフラットデータ伝送を得るのに大きな障害を引き起こす。これらの設計のいくつかは、多数の層と、ＰＣＢにある様々な層間に信号を送るのに使用する長いビアが設けられている比較的厚いＰＣＢ構造が必要である。これらのビアは、信号ラインへ戻る配線ビアの使用していない部分による大きな電磁反射によって、非常に好ましくない干渉を起こす。通常、この好ましくない干渉を回避するには、このビアの使用していないスタブを信号層近傍へまで戻して穴をあけるようにしている。
【０００４】
図１は、ＰＣＢ内に位置する終端部が開放されたスタブを有するビアチャネルを示す。ＰＣＢ１０２は、導電層１０６（例えば、基準／接地層及び／又は単一層）を間に挟んだ複数の非導電層１０４（例えば誘電層）を具える。終端部が開放されたビア対１０８と１１０は、複数のＰＣＢ層を横切っている。終端部が開放されたビア対は、信号ビア１０８と基準／接地ビア１１０を具える。信号ビア１０８は、第１の信号トレース１０３（ＰＣＢ１０２の上側で）と、信号層１０６上の第２の信号トレースに接続されている。基準／接地ビア１１０は、基準／接地層１０７に接続されている。
【０００５】
ビアチャンネル１００は、主に、電流通過レール（バレル１０８と１１０を介して）によって結合されている誘電媒体を具える。ビアチャネル１００は、ＰＣＢ１０２の主に非導電層（例えば誘電材料）でできているＰＣＢ１０２の厚さ方向に亘る領域であるが、薄い信号層及び／又は導電層（例えば、薄い又はフォイル上の信号層及び／又は導電層）も具えている。電流通過レールは、信号ビア１０８と基準／リターンビア１１０を具える。信号ビア１０８と基準／リターンビア１１０を流れる電源流１２０、１２０’、及び１２０”は、例えば、ビア１０８及び１１０を流れる電源信号１０５（例えば、５ＧＨｚ信号乃至２５ＧＨｚ又はそれ以上の高周波信号）からの電磁波に対して準横電磁（ＴＥＭ）伝搬モードを提供する。信号エネルギィのほとんどは、誘電媒体の内側（例えば、ビア１０８と１１０間のＰＣＢ非導電層、信号層、及び導電層の厚さ方向に）を、信号ビアを接地／基準層とその他の信号層から分離しているギャップ（アンチパッド）を通って伝搬される。図１は、基準／接地ビア１１０を有する単純なケースを示しているが、その他の設計で複数の基準／接地ビアを具えていてもよい。
【０００６】
前進電磁波１１２の一つの弊害は、終端開放ビアスタブから制御できない態様で反射されることであり、これは信号ビア１０８の端点１１６から散逸／伝搬、及び／又はＰＣＢ１０２への後方反射を含み、信号１０５との干渉を引き起こす。例えば、典型的な制御できない反射では、例えば、第１及び第３高調波の重要な領域で、全信号が２０ｄＢまで減衰する。伝送ライン誘電媒体（例えば、ビアチャンネル１００）と、導電ビア１０８及び１１０は、例えばマルチＧＨｚ周波数帯で大きなロスが生じ、その結果、更なるロスが信号ノイズバジェットを多く消耗するため、更に吸収及び散逸技術を使用することは実用的でない。
【０００７】
図２は、ホールビアを通してプレートした終端が開放された伝送ラインの典型的なＳ２１減衰パターン２０２を示す図である。図に示すように、ＰＣＩ  Ｅｘ，Ｇｅｎ  ３  ａｎｄ  ＩＥＥＥ  ８０２．３ｂａ  ｓｔａｎｄａｒｄｓの一次及び三次高調波において、重要な周波数（例えば、４．０から５．０ＧＨｚ，及び１２．０から１５．０ＧＨｚ）に、有意な干渉ノッチ２０４と２０６が存在する。一次高調波近傍の深いノッチ２０４は、主に、終端開放ビアスタブの反射によるものである。二番目に深いノッチ２０６は、三次高調波近傍の領域に位置しており、これらの高調波におけるより大きい誘電損失と銅損によって更に減衰効果が出ている。
【０００８】
この望ましくない干渉（例えば、特定の周波数におけるノッチ）を回避するための現在の取り組みは、ビアにバックドリル加工をすることである。図３は、ＰＣＢ内のビアにバックドリル加工を行った図１のビアチャネルを示す図である。しかしながら、これは不十分な解決策である。
【０００９】
図４は、ビア対にバックドリルを行ったスタブを有する図３と同様の伝送ライン構造のＳ２１減衰パターン４０２を示す図である。バックドリルには、ドリルを行うことによってビアの使用していない部分を除去する工程が含まれるため、導電プレートが除去される。ビアバックドリルは一次高調波の領域中のノッチ（反射電磁波によって生じる）は取り除くが、三次高調波のその領域近傍により弊害のあるノッチ３０４を新たに作ることになる。ノッチ３０４の配置は、少なくとも部分的に、ＰＣＢラミネートの電気的特性と物理的なＰＣＢ設計の属性に依存している。バックドリルを行ったビアは、周波数軸に沿って三次高調波の重要な領域に干渉ノッチを移動させる。バックドリルを行ったビアは、使用していないビア部分が除去されるので低周波数で伝送帯域を改善するという好ましい効果もあるが、この改善は、高周波数に制限されており、あるいは、実際には、干渉ノッチを高周波に移動させることになる。
【００１０】
したがって、ビアの使用による好ましくない干渉ノッチを減らすより有効な方法が求められている。現在、この問題を解決する二つの取り組み合がある。第１の取り組みは、終端開放ビア（回路）スタブに終端エレメントを配置することである。第２の取り組みは、正規ＰＣＢ構造に埋め込んだ光学アクリル導波路を使用して、帯域を広げ、ビアのバックドリルを回避することである。これらのいずれも、アプローチ方法論である。
【００１１】
第１の従来技術のアプローチは、米国特許第５，１６１，０８６号、第６，５９３，５３５号、及び第７，４５７，１３２号に記載されている。このアプローチでは、入射電磁波の吸収と散逸が、終端エレメントによって行われる。しかしながら、データ伝送速度が速くなると、ＰＣＢの非導電層（例えば、誘電材料）と導電／信号層のロスも劇的に大きくなり、ＰＣＢ伝送ラインの帯域と長さを大きく制限する。したがって、このアプローチは、追加のロスが信号ノイズのバジェットを非常に多く使用するため、追加の吸収及び散逸技術を使用するのに実用的でない。
【００１２】
第２の従来技術のアプローチは、アクリル導波路をＰＣＢに埋め込むあるいは含めることであるが、これは比較的高価であり、後面、ドーターカードが付いている中面の光学的結合といった、未解決の問題がある。さらに、このアプローチでは、数千倍の周波数スケーリングで電気−光及び光−電気変換インターフェース／カプラが必要である。このアプローチの実装にかかる比較的高いコストとエネルギー消費が、このアプローチを好ましくないものにしている。
【００１３】
したがって、ラミネート−銅ＰＣＢのビア構造内の信号伝達を改善して、従来技術の欠点に取り組む解決法が求められている。
【発明の概要】
【００１４】
間に導電層と信号層を挟んだ複数の非導電層を具えるプリント回路基板（ＰＣＢ）が提供されている。このＰＣＢは、複数の非導電層と導電層又は信号層を横切る第１の導電ビア、並びに、複数の非導電層と導電層又は信号層を横切る第２の導電ビアを具える。第１の導電ビア及び第２の導電ビアに直交してそれらの間に延在する埋め込み型電気−光学受動素子も提供されている。埋め込み型電気−光学受動素子は、プリント回路基板中の第１の深さに選択された層内に配置されており、この第１の深さは、入射電磁波が反射してプリント回路基板に戻って、正の又は負の電磁干渉を起こして第１の導電ビアで電気信号を強めるあるいは弱めるように選択される。
【図面の簡単な説明】
【００１５】
【図１】図１は、ＰＣＢ内に配置した終端開放スタブを有するビアチャネルを示す図である。
【図２】図２は、ホールビアを通ってプレートした終端開放を有する伝送ライン用の典型的なＳ２１減衰パターンを示す図である。
【図３】図３は、ＰＣＢ内でビアをバックドリルした図１のビアチャネルを示す図である。
【図４】図４は、バックドリルしたビア対のスタブを有する図３と同様の伝送ライン構造についてのＳ２１減衰パターンを示す図である。
【図５】図５は、ＥＯＰ素子又は構成部品をＰＣＢに使用していない場合のビアチャネルにおける電流フローを示す図である。
【図６】図６は、終端開放スタブを有するが、ビア対の間の選択された位置に沿ってＥＯＰ素子６０１が接続されている、ビアチャネル６００を通る電流フローを示す図である。
【図７】図７Ａは、一実施例に係る電気−光学受動的（ＥＯＰ）構造の側面図である。図７Ｂは、図７Ａの電気−光学受動的構造の平面図である。図７Ｃは、電磁波が伝わる領域に配置した複数の基準／接地ビアを有する作動信号ビア対の一例を示す図である。
【図８】図８は、ビアチャネル内に埋め込んだ電気−光学受動（ＥＯＰ）素子を有する伝送ラインのＳ２１減衰パターン応答を示す。
【図９】図９は、エア−ラミネート−エア媒体を通る電磁波伝送のシミュレーションを示す。
【図１０】図１０は、図９に示すＥＯＰ素子がないビアチャネルのシミュレーション結果を示す。
【図１１】図１１は、ビルトイン／埋め込みＥＯＰ素子を有するエア−ラミネート−エア媒体を通る電磁波の伝送のシミュレーションを示す。
【図１２】図１２は、ＥＯＰ素子を有するビアチャネルのシミュレーションを示す。
【図１３】図１３は、図９に示す境界について電磁場が最大１５％の減衰がある透明媒体としてＥＯＰ素子がない構造を通って伝わること示すグラフである。
【図１４】図１４は、埋め込み型ＥＯＰ素子を有する構造に関して、電磁場が１ＧＨｚで入射フィールドの４０％で開始し、図１１の境界については１５ＧＨＺｚで、０．０５％まで劇的に落ちることを示すグラフである。
【図１５】図１５は、シミュレーションソフトウエアを用いた、プレートしたホールビアを有する送信リンク中のトランスミッタによってみられる可視特性インピーダンスについてのシミュレーション結果を示す図である。
【図１６】図１６は、ビアチャネルに埋め込んだＥＯＰ素子を有する送信リンク中の可視特性インピーダンスのシミュレーションを示すグラフである。
【図１７】図１７は、電気−光学受動素子を埋め込んだプリント回路基板を形成する方法を示す図である。
【発明を実施するための形態】
【００１６】
以下の詳細な説明において、実施例を完全に理解するために、多くの詳細情報が記載されている。しかしながら、この実施例は、これらの詳細情報がなくとも実行できることは当業者には理解できる。例えば、良く知られた操作、構造、及び技術は、実施例を不明確にしないように、詳細は示されていない。
【００１７】
［要旨］
一の態様では、電気−光学受動（ＥＯＰ）素子が、電気的及び光学的ドメインで同時に作動する部品／デバイスとして導入されている。電気−光学受動（ＥＯＰ）素子は、電気的ドメインでは電気素子として作動して、信号ビアを流れる信号電流を基準／接地ビアに再度方向付けして信号層の下で電磁波が更に励起することを防止する。ＥＯＰ素子は、また、光学ドメインでは、ミラーとして作動して、予め決められた態様で入射電磁波を反射して、信号トレースがつながっているＶＩＡチャネルの特定地点における総電磁場に正又は負の干渉を提供する。
【００１８】
一つの特徴によれば、ビア対に沿ったＥＯＰ素子の配置が、所望する正（構造的）又は負（破壊的）の干渉を達成するように特に選択されている。すなわち、ビアチャネルに沿ったＥＯＰ素子の位置は、ＰＣＢの厚さに沿ってランダムあるは任意に配置されていない。むしろ、ＥＯＰ素子の位置または距離（すなわち、特定の信号層）は、例えば、特定の正又は負の電磁干渉を達成するような電磁ベクトル（例えば、入射電磁波及び反射電磁波）の幾何学的和の値及び／方向を提供するように選択される。
【００１９】
［電気−光学受動素子がない場合のビアチャネル電流フロー］
図５は、ＥＯＰ素子又は部品をＰＣＢ５００に使用していない場合のビアチャネル５０２における電流フローを示す図である。ＰＣＢ５００は、間に導電層（例えば、単一層、基準層）を有する複数の非導電層を具える。電流５０８は、信号源５０７から信号ビア５０４、信号ビア５０４の終端開放スタブを取って流れ、変位電流５２２としてビアチャネル誘電体５１６を通って流れ続け、基準／接地電流５０９として基準／接地ビア５０６を通って信号源５０７に戻る。ここで明らかなとおり、入射電磁波５１２は、信号電流５０８によって誘導される。入射電磁波５１２は、ＰＣＢ５００の端部を超えて伝搬し、及び／又は、反射電磁波５１４を生じさせる。入射電磁波５１２及び／又は反射電磁波５１４は、信号ロス及び／又は周波数ノッチとなる望ましくない干渉を生じさせる。
【００２０】
［電気−光学受動素子がある場合のビアチャネル電流フロー］
図６は、終端開放スタブを有するが、ビア対の間の選択された位置に沿ってＥＯＰ素子６０１が接続されているビアチャネル６００を流れる電流フローを示す図である。ＰＣＢ６００は、間に導電層（例えば、信号層、基準層）を有する複数の非導電層を具える。ビアチャネル６００は、電流搬送レール（例えば、信号ビア６０４や、一またはそれ以上の基準／リターンビア６０６）によって結合されている誘電媒体を具える。信号ビア６０４は、ＰＣＢ６００の複数の導電及び／又は非導電層を通っている。第１の実装では、信号ビア６０４及び／又は反射／リターンビア６０６が、ＰＣＢ層を通って延在している（例えば、ＰＣＢ６００の第１表面から反対側の第２表面へ）。第２の実装では、信号ビア６０４及び／又は基準／リターンビア６０６が、ホールがＰＣＢ内を部分的にのみ延在している（例えば、ＰＣＢ６００の層サブセットに亘って）ブラインドビアである。第３の実装では、信号ビア６０４及び／又は基準／リターンビア６０６は、スルーホールビア（例えば、ＰＣＢ層に亘って延在している）であるが、バックドリルされており、このビアの導電材料のみが、ＰＣＢ６００の層サブセットを通って延在している。なお、いくつかの実装では、信号ビア６０４及び／又は基準／リターンビア６０６が、同じタイプのビア（例えば、スルーホールビア、ブラインドビア、あるいはバックドリルビア、その他）であってもよく、あるいは、異なるタイプのビア（例えば、スルーホールビア、ブラインドビア、バックドリルビア、その他の組み合わせ）であってもよい。
【００２１】
信号源６０７は、信号ビア６０４に信号（例えば、高周波信号（例えば、５ＧＨｚ又はそれ以上））を挿入又は提供する。電気信号電流６０８は、信号源６０７から信号ビア６０４を通って流れる。信号電流６０８は信号ビア６０４からＥＯＰ素子６０１の導電体を通って流れ、関連する基準／接地ビア６０６を通って信号源６０７に戻る。一実施例では、ＥＯＰ素子６０１は、ある素子（例えば、低インピーダンス抵抗）として部分的に実現されており、これがわずかのエネルギィロスだけで電流の方向をこの信号に変える。例えば、ＥＯＰ素子６０１は、電流５０８をＥＯＰ素子６０１を介して信号ビア６０４から基準／リターンビア６０６へ迂回させる。ここに示すように、信号電流６０８、６０８’、及び６０８”は、信号ビア６０４から、ＥＯＰ素子６０１を通って、基準／リターンビア６０６へ流れる。ＥＯＰ素子６０１は、したがって、このような信号電流６０８がＥＯＰ素子６０１の下の層のビア部分に流れ込むのを防止する。
【００２２】
信号ビア６０４流れる信号電流６０８は、入射電磁波６１２を誘発する一方で、基準／リターン／接地ビア６０６を流れる信号電流６０８”は反射電磁波６１４を誘発する。電磁波６１２及び／又は６１４”は、吸収又は散逸によって、並びに反射電磁波６１４を制御することによって実質的に排除又は打ち消され、入射電磁波６１２を干渉（例えば、打ち消す）する。電磁波６１２及び６１４は、電源流６０８によってビアバレルで励起され、ビアバレル６０４と６０６の間の誘電媒体中を伝搬して、電気−光学受動（ＥＯＰ）素子６０１を使用することにより反射される。
【００２３】
一特徴によれば、電磁波の反射は、信号ロスを低減する、及び／又は、周波数帯の減衰ノッチを最小に抑える又は防止するよう、特別に設計されている。ＥＯＰ素子６０１は、最小の信号ロスで電流レール／ビアバレル６０４及び６０６中の電流の方向を変更して、下側ビア部分６１１で電磁波が励起する／誘導されることを防ぐとともに、入射電磁干渉６１２が下側ビア部分６１１に伝達しないようにすることによって、電気的な解を提供するよう設計されている。この態様において、ＥＯＰ素子６０１は、信号層６０９の下の層において誘電材料中の新しい電磁波部分を抑止している。
【００２４】
ＥＯＰ素子６０１は、また、ＥＯＰ素子６０１がビアチャネル中に存在する電磁波を反射して、前進（入射）電磁波６０４と後進（反射）電磁波６１４との間で正（構造的の干渉又は負（破壊的）の干渉を達成するように、ビア対６０４と６０６の長さに沿って配置又は位置を選択することによって、光学的解を提供している。一例では、構造的干渉を用いて、総信号長を延ばし、より高い高調波での誘電損及び銅損を補償し、及び／又は、望ましくない周波数ノッチを抑制している。別の例では、破壊的干渉を用いて、例えば、伝送リンク及び／又はビアチャネルに対する周波数応答において、特定の周波数帯での電圧急上昇又はスパイクを減衰させている。
【００２５】
これらの電気的及び光学的特性によって、ＥＯＰ素子６０１は、電気ドメインと光学ドメインで同時に、伝送帯域を増やし、電流路（ビア部分だけでなく）の特徴インピーダンスを、バックドリルを行うことなく制御するよう動作する。いくつかの実装では、ＥＯＰ素子６０１は、ＰＣＢｓ中の高周波信号（例えば、５ＧＨｚ及びそれ以上）用の電気路上に実装することができる。電気ドメインと光学ドメインの両ドメイン中の信号を特徴づけることによって、５乃至７ＧＨｚあたりで、（ａ）電気信号応答ロスから（ｂ）電気及び電磁信号ロスまでの伝送路に沿って信号挙動が応答することが観察された。５乃至７ＧＨｚの境界を超えると、電磁的挙動（例えば、光学的挙動と同じ）が開始して、周波数が高くなるほどより多くの音がでる。
【００２６】
図７Ａは、一実施例に係る電気−光学受動（ＥＯＰ）構造を示す。図７Ｂは、図７Ａの電気−光学受動構造の平面図である。電気−光学受動構造７００は、電流搬送レール（ビアバレル）対の間に延在するＥＯＰ素子７０２を具える。電流レールは、信号ビア７０４と基準／リターンビア７０６を具える。一実施例では、ＥＯＰ素子７０２は、信号ロスを最小限に抑えるための所望の条件に合った公知材料で作ることができ、プリント回路基板の全厚さに影響を与えることなくその構造内に実装することができる。導電体をエッチングしたラミネート７０８が、ＥＯＰ素子７０２を囲んでおり、導電層７１０が、導電体エッチングラミネート７０８を囲んでいる。導電層７１０は、電気−光学受動構造７００が埋め込まれているＰＣＢ中の導電層の一部である。
【００２７】
図７Ａ及び７Ｂは、一の信号ビアと一の基準／リターンビアを具える簡単なＥＯＰ構造を示している。しかしながら、その他の実施例が複数の信号ビアと複数の基準／リターンビアを具えていてもよいと理解される。
【００２８】
ＥＯＰ素子７０２の形状（例えば、サイズ又は面積）と、信号源に対するＥＯＰ素子の距離又は配置は、信号ロスを最小限に抑え、所望の周波数応答を得るように特に選択されている。この例では、ＥＯＰ素子７０２の長さ及び／又は幅が、入射電磁波が反射して、更に、信号ロスを最小に抑えるように特に選択されている。ＥＯＰ素子の形状及び／又は配置は、動作周波数帯、コネクタピン−フィールド特性、ビアの特徴（ビア径、ビア長、ビア間の分離、その他）、ＰＣＢ特性（例えば、ラミネート係数、層厚、ＰＣＢ設計、その他）に依存している。一つのアプローチでは、ＥＯＰ形状、距離、位置、又は変異が、例えば、Ｃｏｍｐｕｔｅｒ  Ｓｉｍｕｌａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ（ＣＴＳ）Ｍｉｃｒｏｗａｖｅ  Ｓｔｕｄｉｏ（登録商標）又はその他のモデリング／シミュレーションソフトウエアを用いた特定のＰＣＢの電気的及び／又は電磁的応答の三次元モデル／シミュレーションを取得することによって、確実になる。
【００２９】
いくつかの例は、単一信号ビアと単一基準ビアを示しているが、複数の信号ビアと複数の基準ビアを具えていてもよいことは理解される。信号ビアに対する基準ビアの数及び／又は位置、及びビアと一またはそれ以上の基準ビア間にあるＥＯＰ素子の形状、サイズ、位置、及び／又は配置は、信号ビアに関する電磁伝搬に依存するであろう。このような電磁波の伝搬は、信号ビアの各タイプ又は構成についてシミュレート及び／又はモデル化することができ、ビア径、ＰＣＢ導電層及び非導電層の特性、信号周波数、その他を含む多くのファクタに依存する。すなわち、特定の信号ビアについての電磁波の伝搬は、いくつの基準ビアを使うか、ビアの位置、及び、信号ビアと一またはそれ以上の基準ビア間のＥＯＰ素子の配置、サイズ、及び／又は位置を決定する。
【００３０】
図７Ｃは、電磁波が伝搬する領域７５８ａ−ｄ中に複数の基準ビア７５６ａ−ｊを配置した差動信号対７５２と７５４の一例を示す。領域７５８ａ−ｄが同じであれば、基準ビア７５６ａ−ｊはこれらの領域内に位置する、及び／又は、配置される。ＥＯＰ素子７６０ａ−ｄのサイズ及び配置も、差動ビア対７５２と７５４の電磁波伝搬特性に依存している。この例では、正信号ビア７５４が、電磁伝搬領域７５８ａと７５８ｂに位置する二つのＥＯＰ素子７６０ａと７６０ｂを有する。なお、基準ビア７５６ａ−ｊの配置は、実際はビア７５２と７５４に近いが、説明の目的で離れているように示されている。
【００３１】
図８は、ビアチャネルに埋め込んだ電気−光学受動（ＥＯＰ）素子を有する伝送ラインについてのＳ２１減衰パターン応答８０２を示す。図に示すように、ＥＯＰ素子をビアチャネルに埋め込むことで、一次高調波における干渉ノッチと、三次高調波における干渉及び減衰ノッチを取り除く。すなわち、周波数ノッチ８０４は、約２７ｄＢのロス又は減衰を示している一方で、図２及び４における三次高調波のロスは、４０ｄＢに近い。更に、信号挿入ロスは、図２及び４に示す終端開放プレートスルーホールビアとバックドリルビアについてのＳ２１応答に比べて、三次高調波の重要部分で、約２０ｄＢ有意に低減されている。一例では、ＥＯＰ素子が、正の態様で前進する電磁波を反射してミラーとして作用するし、標的マルチＧＨｚ周波数領域又は帯域の誘電損及び銅損に対する補償を提供している。
【００３２】
［ＥＯＰ素子のない場合のシミュレーションモデル］
図９は、エア−ラミネート−エア媒体を通る電磁波伝搬のシミュレーションを示す。ここに述べた反射と補償の減少をより完全に理解するために、このシミュレーションでは、ＥＯＰ素子を用いておらずビアチャネル中の電磁波の伝搬に合致している、エア−ラミネート−エア媒体９００（例えば、エア−Ｍｅｇｔｒｏｎ  ６−エア媒体）を通る電磁波９０１の伝搬をモデルにしている。この補助構造の電磁シミュレーションは、実施にプレートしたスルーホールビアとバックドリルビアについての理想的なケース／上位の評価を示す。この例では、シミュレーション９００は、エア媒体対９０４と９０６の間にＭｅｇｔｒｏｎ  ６ラミネート９０２を具えている。第１及び第２の平面９０８と９１０は、異なる伝搬媒体間に位置する微小の電磁境界を示す。ここで、境界Ｏ１とＯ３は、電磁境界の上側を示し、Ｏ２とＯ４は、同じ電磁境界の下側を示す。例えば、境界Ｏ１は、第１のエア媒体９０８を有する電磁境界の上側を示す。
【００３３】
図１０は、図９に示すようなＥＯＰ素子がないビアチャネルのシミュレーション結果を示す。このシミュレーションは、入射後進波の振幅と、図９の境界Ｏ１面における周波数を示す。図に示すように、総ＥＭフィールドプロット１００４には、大きく強いノッチ１００６が存在する。このノッチ１００６は、Ｍｅｇｔｒｏｎ  ６  表面上での最大５０％の反射の結果であり、大きさ対周波数が最大５倍である。
【００３４】
［ＥＯＰ素子がある場合のシミュレーションモデル］
図１１は、ビルトイン／埋め込み型ＥＯＰ素子を有するエア−ラミネート−エア媒体を通る電磁波伝搬のシミュレーションを示す。このシミュレーションモデルは、例えば、図６に示すように実装したＥＯＰ素子を有するビアチャネル中の電磁波伝搬に合致したＡｉｒ−Ｍｅｇｔｒｏｎ  ６−ＮｉＣｒ−Ｍｅｇｔｒｏｎ  ６−Ａｉｒ媒体を具える。より詳しくいうと、シミュレーションモデル１１００は、第１のエア媒体１１０２と、第１のエア媒体１１０２の下にある第１のＭｅｇｔｒｏｎ  ６ラミネート１１０４と、第１のＭｅｇｔｒｏｎ  ６ラミネート１１０４の底にあるＥＯＰ素子１００６と、ＥＯＰ素子１００６の底にある第２のＭｅｇｔｒｏｎ  ６  スラブ１１０８と、第２のＭｅｇｔｒｏｎ  ６ラミネート１１０８の下にある第２のエア媒体１１１０を具える。一実施例では、ＥＯＰ素子１１０６は、例えばニッケルクロム（ＮｉＣｒ）でできた層であってもよい。しかしながら、ＥＯＰ素子１１０６は、例えば、信号ロスを最小にする低インピーダンスといった、所望の電気的特性に合った公知の材料で実現することができる。例えば、０．０５オーム乃至１オームのインピーダンスを第１の場合に用いて、１オーム乃至５オームのインピーダンスをその他に用い、５オーム乃至１００オームのインピーダンスをその他のケースに用いることができる。
【００３５】
図１１に示すように、境界Ｏ２は、第１のエア媒体１００２と第１のＭｅｇｔｒｏｎ  ６スラブ１１０４との間の電磁境界を示しており、Ｍｅｇｔｒｏｎ  ６媒体に関連する。境界Ｏ３は、第１のＭｅｇｔｒｏｎ  ６ラミネート１１０４とＥＯＰ素子１１０６（ＮｉＣｒ層／ラミネート）の間の電磁境界の上側を示しており、Ｍｅｇｔｒｏｎ  ６  媒体に関連する。境界Ｏ４は、第１のＭｅｇｔｒｏｎ  ６ラミネート１１０４とＥＯＰ素子１１０６（ＮｉＣｒラミネート）との間の電磁境界の下側を示しており、ＮｉＣｒ媒体に関連する。境界Ｏ５は、ＥＯＰ（ＮｉＣｒラミネート）１００６と第２のＭｅｇｔｒｏｎ  ６ラミネート１００８との間の電磁境界の上側を示しており、ＮｉＣｒ媒体に関連する。
【００３６】
図１１の境界Ｏ１−Ｏ８は、電磁場を計算する面を示す。シミュレーションデータは、周波数の関数としての電場の強度を示す。なお、受信機は、前進／入射電磁波１１０１と後進／反射電磁波１１０３の和である総電磁場のみを受信する。
【００３７】
図１２は、ＥＯＰ素子を有するビアチャネルのシミュレーションを示す。このシミュレーションは、入射波、後進波の強度と総電磁場に対する、図１１のＯ１境界面における周波数を示す。図に示すように、ＥＯＰ素子（ＮｉＣｒ層）の存在が、勾配が小さい反射振幅対周波数並びに総電磁場１２０４対周波数の増加を伴って、最大７０％の大きな反射（後進波１２０２）を引き起こす。このように、ＥＯＰ素子は、ミラーとして作用し、前進波１２００と反射／後進波１２０２が正に干渉する結果、総電磁場が大きくなる。また、同時に、この現象は、図８に示した三次高調波の重要領域におけるＳ２１応答の最大２０ｄＢの成長を説明している。
【００３８】
図１３は、透明媒体としてＥＯＰ素子がない構造体を通る、図９に示す境界によって最大１５％減衰する電磁場の伝達を示すグラフである。図１４は、埋め込み型ＥＯＰ素子を有する構造体について、電磁場が１ＧＨｚの入射フィールドの４０％でスタートして、図１１に示す境界で１５ＧＨｚで０．０５％まで劇的に落ちることを示している。このことは、より高い周波数では、ＥＯＰ素子の光学特性が電気的影響よりも支配的であり、ＰＣＢｓ中のより高い帯域での伝達を有意に改善することを示している。図９に示すＡｉｒ−Ｍｅｇｔｒｏｎ  ６−Ａｉｒ構造体がホールビア又はバックドリルしたビアを通るプレートに合致するため、図１３は、両タイプのビアが強力に放射して、近くのＰＣＢｓにノイズを誘発し、シャーシの金属部分に迷走電流が生じ、電磁準拠（ＥＭＣ）条件を満たすのに問題となるであろう。
【００３９】
図１１に示すＡｉｒ−Ｍｅｇｔｒｏｎ  ６−ＮｉＣｒ−Ｍｅｇｔｒｏｎ  ６−Ａｉｒ  構造は、埋め込み型ＥＯＰ素子を有するビアに合致する。図１４は、出力（すなわち、放射）、ミラーとして作用するＥＯＰからの反射による１ＧＨｚの入射フィールドの４０％から、１５ＧＨｚで０．０５％への劇的な低減を示すグラフである。このように、ＥＯＰ素子は、近傍のＰＣＢｓをノイズから保護し、シャーシの金属部分を迷走電流から保護し、ＥＭＣスペックに合致するより良い条件を提供する。
【００４０】
図１５は、Ａｎｓｏｆｔ  ＨＦＳＳ（登録商標）シミュレーションソフトウエアを用いてプレートしたスルーホールビアを有する送信リンクにある送信機で見られる可視特性インピーダンスのシミュレーション結果を示す。図に示すように、可視特性インピーダンスには、１−２ＧＨｚの領域で最大４００オームの巨大な振動があり、それによって、ＩＣｓ  Ｉ／Ｏバッファを調整できなくなる。
【００４１】
図１６は、ビアチャネル中にＥＯＰ素子を埋め込んだ通信リンクの可視特性インピーダンスのシミュレーションを示すグラフである。図に示すように、可視特性インピーダンス変形が、プレートしたスルーホールビアの変形に比べて有意に小さくなっており、ＩＣｓ  Ｉ／Ｏバッファの調整を容易にしている。更に、Ａｎｓｏｆｔ  ＨＦＳＳ（登録商標）シミュレーションソフトウエアも受信機ＩＣｓに同じ挙動を示す。
【００４２】
図１７は、埋め込み型電気−光学受動素子を有するプリント回路基板を形成する方法を示す。複数導電層と少なくとも一の信号ビア１７０２を有するＰＣＢデザインを取得する。この信号ビアを通る信号の電磁伝達特性を、ＰＣＢ１７０４について取得する。これは、信号ビアを通る信号電流ビア（すなわち、一またはそれ以上の周波数で）モデリングして、電磁伝達マップを確定することによって行われる。一またはそれ以上の基準ビアの数、位置、及び／又は配置は、確定した電磁伝達特性１７０６に基づいて選択される。同様に、基準ビアと信号ビアの間の距離は、確定した電磁伝達特性によって決まる。次いで、電気−光学素子の位置、サイズ、及び／又は配置は、入射電磁波がプリント回路基板に反射されて、正又は負の電磁干渉１７０８を作ることによって第１の導電ビアの電気信号を強化する又は減衰させるように選択される。
【００４３】
一実施例によれば、プリント回路基板が提供されており、これは、導電層又は信号層を間に有する複数の非導電層を具える。第１の導電ビアは、複数の非導電層と導電又は信号層をまたいで形成されている。第２の導電ビアは、複数の非導電層と導電又は信号層をまたいで形成されており、この第２の導電ビアは、第１の導電ビアとほぼ平行に配置されている。電気−光学受動素子も形成されており、これは、第１の導電ビアと第２の導電ビアに直交して、これらの導電ビアの間に延在しており、プリント回路基板中に第１の深さで選択された層内に埋め込まれている。この第１の深さは、入射電磁波をプリント回路基板へ反射して、正又は負の電磁干渉を作ることによって第１の導電ビアの電気信号を強化又は減衰させるように選択される。
【００４４】
一の実装例では、第１の導電ビアが第１の層の第１の信号トレースと第２の層の第２の信号トレースに接続されており、電源信号が第１の信号トレースから第１の導電ビアへ流れる。第１の導電ビアは、第１の層で信号源に、第２の導電ビアは、第２の層に接続されており、信号源からの信号電流が、第１の導電ビアから第２の導電ビアへ流れる。
【００４５】
様々な例示において、第１の導電ビアと第２の導電ビアのうちの少なくとも一方は：先端開放ビア、ブラインドビア、及び／又は、バックドリルビアである。
【００４６】
電気−光学受動素子は、第２の導電ビアを通る信号電流を再度方向づけて、第２の導電ビアの開放端に伝達しないように作用し、信号層の下の電磁波の更なる励起を防ぐ。
【００４７】
あるケースでは、電気−光学素子を埋め込む深さが、入射電磁波を負に干渉して、入射電磁波を実質的に打ち消す反射電磁波として、入射電磁波を反射するように選択されている。
【００４８】
別のケースでは、電気−光学素子を埋め込む深さが、入射電磁波を正に干渉して、入射電磁波を増やす反射電磁波として、入射電磁波を反射するように選択されている。
【００４９】
さらに別のケースでは、電気−光学素子を埋め込む深さが、入射電磁波を、信号ロスを低減する反射電磁波として反射するように選択されている。
【００５０】
さらに別のケースでは、電気−光学素子を埋め込む深さが、伝送路の周波数応答におけるノッチをシフトさせる又は除去する反射電磁波として入射電磁波を反射するように選択されている。
【００５１】
電気−光学素子は、第１の導電ビアの直径と、第１の導電ビアの直径の２倍の間の幅を有する。
【００５２】
例示的実施例について述べ、図面に示したが、これらの実施例は説明のための者であって、広い本発明を限定するものではない。また、本発明は、様々なその他の変形例が当業者には自明であるため、図に示して説明した特定の構造及び構成に限定されるものではない。
【図１】
2014534642.tif 000003
【図２】
2014534642.tif 000004
【図３】
2014534642.tif 000005
【図４】
2014534642.tif 000006
【図５】
2014534642.tif 000007
【図６】
2014534642.tif 000008
【図７−１】
2014534642.tif 000009
【図７−２】
2014534642.tif 000010
【図８】
2014534642.tif 000011
【図９】
2014534642.tif 000012
【図１０】
2014534642.tif 000013
【図１１】
2014534642.tif 000014
【図１２】
2014534642.tif 000015
【図１３】
2014534642.tif 000016
【図１４】
2014534642.tif 000017
【図１５】
2014534642.tif 000018
【図１６】
2014534642.tif 000019
【図１７】
2014534642.tif 000020
【国際調査報告】
2014534642.tif 000021
2014534642.tif 000022