(57)【要約】  デジタル伝送器は、適応可能で再構成可能な汎用デジタル伝送器モジュールと、該適応可能で再構成可能な汎用デジタル伝送器モジュールに動作可能に連結された可逆的に取り外し可能なモジュールと、を含む。プログラム可能シグナルコンディショナを有する適応可能で再構成可能な汎用デジタル受信器を構成する段階は、出力ＲＦチャネルの数を特定する段階と、出力チャネルのＲＦ帯域幅を特定する段階と、適応可能で再構成可能な汎用デジタル受信器のプロセッサ／デマルチプレクサを使用して、プログラム可能シグナルコンディショナのデジタルアナログ変換器のデジタルアナログ変換サンプリングレートを、出力チャネルのＲＦ帯域幅の関数として選択する段階と、を含む。【選択図】      図５
2014524179.tif 000002
【特許請求の範囲】
【請求項１】
適応可能で再構成可能な汎用デジタル伝送器モジュールと、該適応可能で再構成可能な汎用デジタル伝送器モジュールに動作可能に連結された可逆的に取り外し可能なモジュールと、を含むデジタル伝送器を備え、
前記可逆的に取り外し可能なモジュールが、遮断周波数を有するＲＦフィルタと、少なくとも部分的に特定の適応構成を定めるパラメータを格納するメモリと、を含むことを特徴とする装置。
【請求項２】
前記可逆的に取り外し可能なモジュールが、他のＲＦフィルタを含む、請求項１に記載の装置。
【請求項３】
ヘッドエンド／ハブにおいて前記デジタル伝送器と共に同一場所に配置されるＣＭＴＳ及びエッジＱＡＭを更に備える、請求項１に記載の装置。
【請求項４】
デジタル送信器を構築することを含む方法であって、
遮断周波数を有するＲＦフィルタと、少なくとも部分的に特定の適応構成を定めるパラメータを格納するメモリとを含む、可逆的に取り外し可能なモジュールを、適応可能で再構成可能な汎用デジタル伝送器モジュールに連結する段階と、
前記可逆的に取り外し可能なモジュールのメモリから信号帯域幅を読み取る段階と、
前記適応可能で再構成可能な汎用デジタル伝送器モジュールのアナログデジタル変換サンプリングレートを、前記信号帯域幅の関数として選択する段階と、
を含むことを特徴とする方法。
【請求項５】
前記可逆的に取り外し可能なモジュールの前記メモリから別の信号帯域幅を読み取る段階と、
前記適応可能で再構成可能な汎用デジタル伝送器モジュールの別のアナログデジタル変換サンプリングレートを、別の信号帯域幅の関数として選択する段階と、
を更に含む、請求項４に記載の方法。
【請求項６】
適応可能で再構成可能な汎用デジタル受信器モジュールと、該適応可能で再構成可能な汎用デジタル受信器モジュールに動作可能に連結された、可逆的に取り外し可能なモジュールと、を含むデジタル受信器を備え、
前記可逆的に取り外し可能なモジュールは、遮断周波数を有するＲＦフィルタと、少なくとも部分的に特定の適応構成を定めるパラメータを格納するメモリと、を含むことを特徴とする装置。
【請求項７】
前記可逆的に取り外し可能なモジュールが、別のＲＦフィルタを含む、請求項６に記載の装置。
【請求項８】
ノードにおいて前記デジタル受信器と共に同一場所に配置されるＣＭＴＳ及びエッジＱＡＭを更に備える、請求項６に記載の装置。
【請求項９】
デジタル受信器を構築することからなる方法であって、
遮断周波数を有するＲＦフィルタと、少なくとも部分的に特定の適応構成を定めるパラメータを格納するメモリとを含む、可逆的に取り外し可能なモジュールを、適応可能で再構成可能な汎用デジタル受信器モジュールに連結する段階と、
前記可逆的に取り外し可能なモジュールの前記メモリから信号帯域幅を読み取る段階と、
前記適応可能で再構成可能な汎用デジタル受信器モジュールのデジタルアナログ変換サンプリングレートを、前記信号帯域幅の関数として選択する段階と、
を含むことを特徴とする方法。
【請求項１０】
前記可逆的に取り外し可能なモジュールの前記メモリから別の信号帯域幅を読み取る段階と、
前記適応可能で再構成可能な汎用デジタル受信器モジュールの別のデジタルアナログ変換サンプリングレートを、前記別の信号帯域幅の関数として選択する段階と、
を更に含む、請求項９に記載の方法。
【請求項１１】
少なくとも部分的に特定の適応構成を定めるアナログデジタル変換サンプリングレートを用いてプログラムされた、アナログデジタル変換器を含む、プログラム可能シグナルコンディショナを有する、適応可能で再構成可能な汎用デジタル伝送器モジュールを備えることを特徴とする装置。
【請求項１２】
前記プログラム可能シグナルコンディショナは、少なくとも部分的に前記特定の適応構成を定めるようにプログラムされた別のアナログデジタル変換器を含み、前記適応可能で再構成可能な汎用デジタル伝送器モジュールは、少なくとも２つのチャネルを含む、請求項１１に記載の装置。
【請求項１３】
ヘッドエンド／ハブにおいて前記適応可能で再構成可能な汎用デジタル伝送器モジュールと共に同一場所に配置されるＣＭＴＳ及びエッジＱＡＭを更に備える、請求項１１に記載の装置。
【請求項１４】
プログラム可能シグナルコンディショナを有する適応可能で再構成可能な汎用デジタル伝送器を構成することを含む方法であって、
入力ＲＦチャネルの数を特定する段階と、
入力チャネルのＲＦ帯域幅を特定する段階と、
前記適応可能で再構成可能な汎用デジタル伝送器のプロセッサ／マルチプレクサを使用して、前記プログラム可能シグナルコンディショナのアナログデジタル変換器のアナログデジタル変換サンプリングレートを、前記入力チャネルの前記ＲＦ帯域幅の関数として選択する段階と、
を含むことを特徴とする方法。
【請求項１５】
別の入力チャネルの別のＲＦ帯域幅を特定する段階と、
前記適応可能で再構成可能な汎用デジタル伝送器の前記プロセッサ／マルチプレクサを使用して、前記プログラム可能シグナルコンディショナの別のアナログデジタル変換器の別のアナログデジタル変換サンプリングレートを、前記別の入力チャネルの前記別のＲＦ帯域幅の関数として選択する段階と、
を更に含む、請求項１４に記載の方法。
【請求項１６】
少なくとも部分的に特定の適応構成を定めるデジタルアナログ変換サンプリングレートを用いてプログラムされた、デジタルアナログ変換器を含む、プログラム可能シグナルコンディショナを有する、適応可能で再構成可能な汎用デジタル受信器モジュールを備えることを特徴とする装置。
【請求項１７】
前記プログラム可能シグナルコンディショナは、少なくとも部分的に前記特定の適応構成を定めるようにプログラムされた別のデジタルアナログ変換器を含み、前記適応可能で再構成可能な汎用デジタル受信器モジュールは、少なくとも２つのチャネルを含む、請求項１６に記載の装置。
【請求項１８】
ノードにおいて前記適応可能で再構成可能な汎用デジタル受信器モジュールと共に同一場所に配置されるＣＭＴＳ及びエッジＱＡＭを更に備える、請求項１６に記載の装置。
【請求項１９】
プログラム可能シグナルコンディショナを有する適応可能で再構成可能な汎用デジタル受信器を構成することを含む方法であって、
出力ＲＦチャネルの数を特定する段階と、
出力チャネルのＲＦ帯域幅を特定する段階と、
前記適応可能で再構成可能な汎用デジタル受信器のプロセッサ／デマルチプレクサを使用して、前記プログラム可能シグナルコンディショナのデジタルアナログ変換器のデジタルアナログ変換サンプリングレートを、前記出力チャネルの前記ＲＦ帯域幅の関数として選択する段階と、を含むことを特徴とする方法。
【請求項２０】
別の出力チャネルの別のＲＦ帯域幅を特定する段階と、
前記適応可能で再構成可能な汎用デジタル受信器の前記プロセッサ／デマルチプレクサを使用して、前記プログラム可能シグナルコンディショナの別のデジタルアナログ変換器の別のデジタルアナログ変換サンプリングレートを、前記別の出力チャネルの前記別のＲＦ帯域幅の別の関数として選択する段階と、
を更に含む、請求項１９に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
デジタルＣＡＴＶ復路の利点
【０００２】
嘗てないほど高速のデータサービスを提供して高まる需要に応えるために、ケーブル事業者は、家庭と事業体とを接続するＤＯＣＳＩＳ ３．０を展開している。ＤＯＣＳＩＳ ３．０では、下流方向へのデータ接続速度を１００Ｍｂ／ｓといった速度まで高めることができる、上流側及び下流側の「チャネルボンディング」が可能になる。家庭加入者へのデータサービスは、歴史的に見て、上流側データ速度が下流側データ速度より遅い「非対称型」である。しかしながら、ケーブル事業者としては、小規模の事業サービスを行う事例が増加しているので、１００Ｍｂ／ｓに達するほど、そして、それを上回るほどの対称的なデータ速度を提供することが緊急課題になっている。
【０００３】
ＤＯＣＳＩＳ ３．０システムは、ケーブル事業者が、上流側経路においても、上流側通信に割り当てられる帯域幅に応じて、１２０Ｍｂ／ｓまで、或いは２４０Ｍｂ／ｓまでの速度を提供して、下流側速度と対応させ、対称的な（１００Ｍｂ／ｓ）データサービスを提供できるようにする。このためには、４個又は８個の６．４ＭＨｚチャネルのボンディングを含むことの他に、従来採用されていた１６−ＱＡＭから６４−ＱＡＭまでの変調レベルよりも変調レベルを高めた、ＤＯＣＳＩＳ ３．０サービスを、上流側において完全に実装することが求められる。このアップグレードにより、一層高速な上流側データ速度が可能となるが、上流側レーザーに必要とされる性能もまた飛躍的に増加する。さらに、業界は、上流側速度を、なお一層高速化して、３６０Ｍｂ／ｓまで、及び４８０Ｍｂ／ｓまでにすることを公表した。この更なる高速化は、５から４５ＭＨｚ又は５から６５ＭＨｚの上流側帯域幅を５から８５ＭＨｚに拡張すること、及び変調レベルを２５６ＱＡＭに高めることによって可能となる。これらの容量増加は、何れかのサービスプラットホーム、例えば、ＤＯＣＳＩＳプラットホームによって、又は周波数分割多重化信号を使用する他の何れかのプラットホームによって対応することができる。
【０００４】
ケーブル事業者は、それらが保有する旧式のアナログ復路リンクの多くが、これらの一層高速な性能要求に対応することができないことに気付いている。ケーブル事業者は、次第に、優れた信号対雑音比性能をもたらし、ダイナミックレンジを高め、パワーバジェットを更に大きくして、現在の増加するサービス展開及びＤＯＣＳＩＳ ３．０その他のプラットホームでの将来における広帯域のアップグレードに対応できるようにすることが確実になるデジタル上流側リンクに移行している。
【０００５】
さらに、デジタルリンクは、リンクの距離が長くなり（受信器の感度より上の信号レベルに関する）ＲＦ信号レベルが低下することによって品質劣化を生じることがなく、さらに、光ファイバー・同軸ケーブル・ハイブリッドシステム（ＨＦＣ）ネットワークにおける復路の設計、配置調整、維持管理を簡略化する。従って、ケーブル事業者においては、そのＨＦＣ又は光区間が拡大したネットワークの復路について、デジタル技術に移行するものが増加している。
【０００６】
デジタルＣＡＴＶ下流側経路の利点
【０００７】
現在、ＣＡＴＶシステムにおいて下流側アナログチャネルにおける搬送のために、非常に高価な１５５０ｎｍ外部変調（ＥｘＭｏｄ）レーザーが用いられている。１５５０ｎｍ波長帯域の使用は、統合されたヘッドエンドを備える広帯域ＨＦＣネットワークにおいて遭遇する、１００ｋｍにわたり、かつ、それより長い光ファイバーリンク距離のアナログチャネル搬送に対応するために、ＣバンドＥＤＦＡを利用できるようにするものである。高価な外部変調レーザーの使用は、アナログチャネルの分散に起因した二次歪みを防止するための超低レーザーチャープが要求されるために、必要になる。
【０００８】
デジタル下流側リンクは、性能、到達距離、及び容量の観点から、現在のアナログリンクよりも利点がある。しかしながら、５０ＭＨｚから１０００ＭＨｚまでのいずれかに位置する広いＢＣ帯域幅では、Ａ／Ｄ変換器を使用して、配信（下流側）帯域全体をマルチＧｂ／ｓデジタル信号に変換し、結果として生じるデータレートを、ネットワークの費用に敏感なアクセス部において、ヘッドエンド／ハブから光ノードまで搬送することは、過去においては、費用の面で実現できないものであった。
【０００９】
アナログチャネル帯域に対しては狭い帯域幅とし、ＱＡＭチャネルを有する狭幅キャスト（ＮＣ）帯域に対してはより広い帯域幅とする現在の傾向は、ＣＡＴＶシステムのアナログ下流側経路をデジタル化するのにデジタルＡ／Ｄ技術を使用することを実現可能なものとする。アナログＢＣ帯域幅が３００ＭＨｚを下回る場合には、デジタル下流側リンクが、費用及び性能の観点から、アナログリンクよりも優れたものとなる。さらに、Ａ／Ｄ変換器のコスト低下と、搬送モジュール及び構成要素の高データレート化という、同時進行の傾向が、３００ＭＨｚより広い帯域幅へのデジタル化手法の適用を実現可能としている。
【００１０】
関連技術の説明
【００１１】
従来のデジタル復路型ＣＡＴＶシステムの説明
【００１２】
デジタル復路は、ケーブルの「ノード」に配置され、アナログケーブル復路信号をデジタル化するデジタル伝送器（ＤＴ）（ここではアナログ信号は、復路帯域幅に周波数分割多重化されたＲＦキャリアに与えられ、該キャリアは、純粋なアナログ信号であるか、ＱＡＭその他のＲＦ変調デジタル信号のいずれかである）と、この信号をケーブルシステムハブ又はヘッドエンドにおいてアナログ信号に変換し戻すデジタル受信器（ＤＲ）と、を含む。典型的なＤＴのブロック図を図１に示す。
【００１３】
ケーブル復路ＲＦ信号は、最初にローパスフィルタ（ＬＰＦ）処理されて信号を帯域制限し、次に増幅（ＡＭＰ）される。次に、この信号は、ケーブル復路信号の帯域幅に応じた周波数を有するクロック信号によって決定されるサンプリングレートで、Ａ／Ｄ変換器を使用してデジタル化される。この帯域幅は、世界中の異なる地域で違ったものとなっており（例えば、北米においては４５ＭＨｚ、欧州においては６５ＭＨｚ）、ＭＳＯが復路に更なる帯域幅を割り当てるのを開始するのに伴って、将来は、更に異なるものとなる。例えば、８５ＭＨｚから２００ＭＨｚまでの範囲内の復路帯域幅を検討しているＭＳＯが存在している。
【００１４】
次に、Ａ／Ｄ出力からのパラレルデータビットストリームが、プロセッサ／マルチプレクサユニットに供給される。プロセッサ／マルチプレクサは、例えば、マイクロプロセッサ、フィールドプログラム可能ゲートアレイ（ＦＰＧＡ）、その他のソフトウェアとチップセットとの組み合わせとすることができる。プロセッサ／マルチプレクサユニットは、フレーム化、ディザー処理、フォーマット化、及び符号化のような信号処理機能を実行する。プロセッサ／マルチプレクサユニットは更に、ＤＴの遠隔的な管理及び監視を実行することができる。
【００１５】
ＤＴのプロセッサ／マルチプレクサユニットは更に、デジタル化されたＲＦ入力信号に対して、ＤＴの双方向光コネクタを経由して届く第２のデジタル（光）信号を重ねる多重化を実行することができる。このようにして、（例えば、局所的な小規模及び中規模の事業体からの）一組の上流側データ信号は、別の地域からの上流側データ信号の別の組と共に多重化することができる。さらに、幾つかのＤＴは、バス型ネットワークにおいて光学的にカスケード接続することができ、このカスケード接続における前位のＤＴからのデジタル信号を、この地域からのデジタル化されたＲＦ信号と共にデジタル的に多重化又は混合することができる。
【００１６】
次に、多重化されたデジタル信号は、シリアライザ／デシリアライザ（シリアル／パラレル変換器）を使用してシリアル化され、この高速度デジタル信号が、上流側レーザー伝送器を変調する。さらに、前述したように、局所的にデジタル化されたＲＦ入力信号と共に多重化される光入力信号を検出するために使用できるフォトダイオード受信器が存在している。図１は、光学的モジュールが小型の要素プラグ接続可能（ＳＦＰ）な構成要素である事例を示しているが、実際には、他の何れかの種類の双方向光学的下位組立体を用いることができる。
【００１７】
２つのＲＦ入力信号をデジタル化し、それらの両方を同じデジタル復路信号上に多重化することによって、加入者ごとに、ノードを「分割」し、復路帯域幅を倍増することが可能である。ノード分割の方法は（２つ又はそれより多いデジタル化された復路信号を１つのデータストリームに多重化することにより）、２又はそれより多い分割単位ごとに１つの波長を使用し、これによって、光ファイバーの容量を節約することを可能にする。図２は、同様の二重チャネルデジタル伝送器のブロック図を示す。
【００１８】
ここでは、２つの経路でＤＴに入力される２つのアナログＲＦ入力信号と、該信号を帯域制限する２つのＲＦフィルタと、これらの信号をデジタル化する２つのＡ／Ｄ変換器が存在する。この場合においても同様に、これら２つのデジタルストリーム（及び光受信器からの第３のデータ信号）を単一のデジタル信号に多重化するプロセッサ／マルチプレクサユニットが存在する。シリアル／パラレル変換器は、プロセッサ／マルチプレクサのパラレルデータビットストリームをシリアルに変換し、この高速度デジタル信号が上流側レーザー伝送器を変調する。
【００１９】
さらに、前述したように、２つのデジタル化されたＲＦ入力信号と共に多重化される（ＳＭＢからの局所的なデータ、このＤＴと直列に接続された前位のＤＴからのデータ、又はネットワーク制御ユニットからのデータを搬送する）光入力信号を検出するためのフォトダイオード受信器が存在している。
【００２０】
デジタル復路システムは、単一のＤＴ、或いは一連の長さの光ファイバー上で単一チャネル又は二重チャネルのデジタル受信器（ＤＲ）に接続されたＤＴの光学的カスケードを含むことができる。リンクはデジタル的であるので、リンクの性能又はＤＲ出力の出力レベルにおける劣化がほとんどなく、リンクの距離は、０ｋｍから１００ｋｍを上回る値まで変えることができる。典型的な二重チャネルＤＲのブロック図を図３に示す。
【００２１】
ＤＲへの光入力は、フォトダイオード（又はＡＰＤ）受信器によって検出される。このシリアルデータストリームは、シリアル／パラレル変換器を使用して非シリアル化されて、プロセッサ／デマルチプレクサユニットに供給され、該プロセッサ／デマルチプレクサユニットが、管理／監視信号及びデータ信号から、２つの埋め込まれたデジタル復路信号を分離する。２つのデジタル復路信号は、復路信号の帯域幅に応じたサンプリングレートを有するＤ／Ａ変換器に供給される。
【００２２】
２つのアナログ信号は、増幅（ＡＭＰ）され、復路信号によって占有される帯域幅に等しい遮断周波数を有するフィルタによってローパスフィルタ（ＬＰＦ）処理される。２つのアナログ信号の出力レベルは、可変減衰器（Ｖａｒ．  Ａｔｔ．）及び管理ソフトウェアを使用して設定される。アナログ信号の出力レベル及び信号対雑音（ＳＮＲ）比は、光ファイバーの距離の長さによって大幅に変わるものではなく、このことは、光ファイバーの距離の長さが長くなるのに伴って、アナログ信号の出力レベル及び信号対雑音（ＳＮＲ）比の両方が急速に悪くなるアナログ復路システムとの対比で、重要な利点となる。
【００２３】
前述のＤＴ及びＤＲは、前述の配信帯域幅のデジタル化及び搬送のために使用することができる。従って、前述した全ての態様における信号のデジタル化及び搬送は、復路及び配信の信号搬送に使用したとき、ベースバンドデジタル信号伝送に関する全ての利点をもたらすことができる。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】米国特許第７７０６６８９号明細書
【特許文献２】米国特許第６４５２７０８号明細書
【特許文献３】米国特許第６７６０５５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２５】
本発明の以下の実施形態についての必要性がある。当然ながら、本発明は、これらの実施形態に限定されるものではない。
【課題を解決するための手段】
【００２６】
本発明の一実施形態によれば、適応可能で再構成可能な汎用デジタル伝送器モジュールと、該適応可能で再構成可能な汎用デジタル伝送器モジュールに動作可能に連結された可逆的に取り外し可能なモジュールと、を含むデジタル伝送器を備え、該可逆的に取り外し可能なモジュールが、遮断周波数を有するＲＦフィルタと、少なくとも部分的に特定の適応構成を定めるパラメータを格納するメモリと、を含む装置が提供される。本発明の別の実施形態によれば、遮断周波数を有するＲＦフィルタと、少なくとも部分的に特定の適応構成を定めるパラメータを格納するメモリと、を含む、可逆的に取り外し可能なモジュールを、汎用的な適応可能で再構成可能な汎用デジタル伝送器モジュールに連結させる段階と、該可逆的に取り外し可能なモジュールのメモリから信号帯域幅を読み取る段階と、適応可能で再構成可能な汎用デジタル伝送器モジュールのアナログデジタル変換サンプリングレートを、信号帯域幅の関数として選択する段階と、を含む、デジタル伝送器を構成する方法が提供される。
【００２７】
本発明の別の実施形態によれば、適応可能で再構成可能な汎用デジタル受信器モジュールと、該適応可能で再構成可能な汎用デジタル受信器モジュールに動作可能に連結された可逆的に取り外し可能なモジュールと、を含むデジタル受信器を備え、該可逆的に取り外し可能なモジュールが、遮断周波数を有するＲＦフィルタと、少なくとも部分的に特定の適応構成を定めるパラメータを格納するメモリとを含む装置が提供される。本発明の別の実施形態によれば、遮断周波数を有するＲＦフィルタと、少なくとも部分的に特定の適応構成を定めるパラメータを格納するメモリとを含む可逆的に取り外し可能なモジュールを、適応可能で再構成可能な汎用デジタル受信器モジュールに連結させる段階と、該可逆的に取り外し可能なモジュールのメモリから信号帯域幅を読み取る段階と、適応可能で再構成可能な汎用デジタル受信器モジュールのデジタルアナログ変換サンプリングレートを、信号帯域幅の関数として選択する段階と、を含む、デジタル受信器を構成する方法が提供される。
【００２８】
本発明の別の実施形態によれば、少なくとも部分的に特定の適応構成を定めるアナログデジタル変換サンプリングレートを用いてプログラムされたアナログデジタル変換器を含む、プログラム可能シグナルコンディショナを有する、適応可能で再構成可能な汎用デジタル伝送器モジュールを備える装置が提供される。本発明の別の実施形態によれば、プログラム可能シグナルコンディショナを有する適応可能で再構成可能な汎用デジタル伝送器を構成する方法であって、入力ＲＦチャネルの数を特定する段階と、入力チャネルのＲＦ帯域幅を特定する段階と、適応可能で再構成可能な汎用デジタル伝送器のプロセッサ／マルチプレクサを使用して、プログラム可能シグナルコンディショナのアナログデジタル変換器のアナログデジタル変換サンプリングレートを、入力チャネルのＲＦ帯域幅の関数として選択する段階と、を含む方法が提供される。
【００２９】
本発明の別の実施形態によれば、少なくとも部分的に、特定の適応構成を定めるデジタルアナログ変換サンプリングレートを用いてプログラムされたデジタルアナログ変換器を含む、プログラム可能シグナルコンディショナを有する、適応可能で再構成可能な汎用デジタル受信器モジュールを備える装置が提供される。本発明の別の実施形態によれば、プログラム可能シグナルコンディショナを有する適応可能で再構成可能な汎用デジタル受信器を構成する方法であって、出力ＲＦチャネルの数を特定する段階と、出力チャネルのＲＦ帯域幅を特定する段階と、適応可能で再構成可能な汎用デジタル受信器のプロセッサ／デマルチプレクサを使用して、プログラム可能シグナルコンディショナのデジタルアナログ変換器のデジタルアナログ変換サンプリングレートを、出力チャネルのＲＦ帯域幅の関数として選択する段階と、を含む方法が提供される。
【００３０】
本発明のこれらの及び他の実施形態は、以下の説明及び添付図面を併せて考慮することにより、よく認識され、理解されるであろう。しかしながら、以下の説明は、本発明の様々な実施形態及びそれらの多くの具体的な詳細内容を示しているが、例示の目的で用いており、限定することを意味していないことを理解されたい。本発明の実施形態の範囲で、多くの置換、変更、追加、及び／又は再配置を行うことができ、本発明の実施形態は、このような置換、変更、追加、及び／又は再配置の全てを包含するものである。
【００３１】
本明細書に付属し、その一部を形成する図面は、本発明の幾つかの実施形態を示すために含まれるものである。本発明の実施形態及び本発明の実施形態と組み合わせ可能な構成要素の一層明確な概念、並びに本発明の実施形態と共に提供されるシステムの動作は、図面に示す例示的な従って非限定的な実施形態を参照することにより、容易に明らかになる（図面において、同じ符号は、（１つより多い図に用いられる場合に）同じ要素を示す）。本明細書において提示する以下の説明と組み合わせてこれらの図面の１つ又はそれ以上を参照することにより、本発明の実施形態を一層よく理解することができる。図面に示す特徴は、必ずしも縮尺どおりに作図されたものではないことに留意されたい。
【図面の簡単な説明】
【００３２】
【図１】「従来技術」と適切にラベル付けした単一チャネルデジタル復路伝送器のブロック図を示す図である。
【図２】「従来技術」と適切にラベル付けした二重チャネルデジタル復路伝送器のブロック図を示す図である。
【図３】「従来技術」と適切にラベル付けした二重チャネルデジタル復路受信器のブロック図を示す図である。
【図４】汎用モジュール及び個別モジュールを組み込んだ、本発明の実施形態を表す単一チャネルデジタル復路伝送器のブロック図を示す図である。
【図５】汎用モジュール及び個別モジュールを組み込んだ、本発明の実施形態を表す二重チャネルデジタル復路伝送器のブロック図を示す図である。
【図６】汎用モジュール及び個別モジュールを組み込んだ、本発明の実施形態を表す二重チャネルデジタル復路受信器のブロック図を示す図である。
【図７】アナログ信号をデジタル化する、本発明の実施形態を表す下流側デジタル伝送器（ＤＳ／ＤＴ）のブロック図を示す図である。
【図８】アナログ信号を再生するための、本発明の実施形態を表す下流側デジタル受信器（ＤＳ／ＤＲ）のブロック図を示す図である。
【図９】本発明の一実施形態を示すもので、ヘッドエンド／ハブに配置されるＣＭＴＳ／エッジＱＡＭを備える、デジタル上流側及び下流側をもったＣＡＴＶシステムのブロック図を示す図である。
【図１０】本発明の一実施形態を示すもので、ケーブルノードに配置されるＣＭＴＳ／エッジＱＡＭを備える、デジタル上流側及び下流側をもったＣＡＴＶシステムのブロック図を示す図である。
【図１１】本発明の一実施形態を示すもので、プログラム可能シグナルコンディショナを組み込む、二重チャネルデジタル復路伝送器のブロック図を示す図である。
【図１２】本発明の一実施形態を示すもので、プログラム可能シグナルコンディショナを組み込む、二重チャネルデジタル復路受信器のブロック図を示す図である。
【発明を実施するための形態】
【００３３】
添付図面に示し、以下の説明において詳述する、非限定的な実施形態を参照して、本発明の実施形態、並びにそれらの様々な特徴及び利点の詳細を、より完全に説明する。本発明の実施形態を細部において不必要に曖昧にしないように、周知の出発原料、処理技術、構成要素、及び装置の説明を省略する。しかしながら、詳細な説明及び具体的な例は、本発明の好ましい実施形態を示すが、限定ではなく一例として用いられることを理解されたい。基礎を成す発明の概念の範囲内での様々な置換、変更、追加、及び／又は再配置は、本開示内容から当業者に明らかになるであろう。
【００３４】
以下で参照する米国特許及び／又は米国特許出願は、それらが意図する目的において有用な実施形態を開示する。米国特許第７７０６６８９号明細書、米国特許第６４５２７０８号明細書、及び米国特許第６７６０５５０号明細書の開示内容全体は、引用により明示的に本明細書に組み込まれる。
【００３５】
上述のデジタル伝送器技術では、システムごとに最適なコストを維持しながら、特定の適用に対して十分な帯域幅を提供するために、様々な帯域幅に対して多数の異なる種類のＤＴ及びＤＲが必要とされる。各々の適用に対してコスト効率の良い解決手段を提供するためには、様々な帯域幅に対して様々なモジュールを構築し、事業者に提供する必要がある。これは、帯域幅要求条件が変化した場合、製造の側面では投資のための追加のコストとなり、運用事業者の側にとっては、ＤＴ及びＤＲの交換が必要となる。これに対する代替手段は、最大帯域幅に対応する１つのモジュールを構築することであり、これは、広帯域システム事業者にとって、一層の高コストが必要とされるものとなる。世界中の異なる地域でのケーブル復路システムは、異なる復路帯域幅（例えば、北米においては４５ＭＨｚ、欧州においては６５ＭＨｚ）を使用する。さらに、今日では、８５ＭＨｚから２００ＭＨｚ、又はそれ以上の範囲にわたる一層高い復路帯域幅を有するシステムが設計されている。また、デジタル伝送器においては、単一チャネル、二重チャネル、又はそれより多い数のチャネルが存在する可能性がある。その結果、多くの数の異なるモジュール及びＤＴ／ＤＲリンクを構築し、在庫保存し、光ファイバーを追加することなく、帯域幅を変更し、又はノードを分割するときに、事業者により交換できるようにすることが必要とされる。例えば、６つの復路帯域幅を選択し、ＤＴ／ＤＲデジタルリンクごとのチャネル数に関して２つを選択する場合には、利用可能にする必要があるＤＴのモデルは、全体で１２となる。さらに、ＤＲのモデルもまた同数が必要とされる。
【００３６】
多数のモデルのＤＴを在庫保存する必要なく、多数の帯域幅を選択できるようにする解決手段を図４に示す。図４は、動作が図１に示すＤＴに関して説明したものと同様であるように構成された単一チャネル上流側デジタル伝送器のブロック図を示す。その違いは、図４のＤＴが汎用ＤＴモジュール及び個別モジュールから構成される点である。
【００３７】
個別モジュールは、所望のアナログ復路又は送信帯域幅に適した遮断周波数（４５ＭＨｚ、６５ＭＨｚ、８５ＭＨｚ、など）を有するＲＦフィルタを含むプラグイン形式のものである。さらに、個別モジュールは、該個別モジュールを特徴付けるパラメータを格納するメモリ（例えば、フラッシュメモリ）を含む。汎用モジュールは、デジタル伝送器の他の部分を含む。個別モジュールの多くの特性と連携するように設計される、ただ１つの汎用ＤＴモジュールを設ける。
【００３８】
汎用モジュール内の増幅器その他の構成要素のＲＦ帯域幅は、全ての個別モジュールと共に使用できるのに十分な大きさである。個別モジュールによって規定される全ての信号帯域幅に対してＡ／Ｄ変換を実行できるように、汎用モジュールにおいて、様々なクロック周波数が利用可能である。
【００３９】
最もコスト効率の良い光学系を利用して、最も普遍的な帯域幅の範囲及びチャネルの数に対応できる単一の汎用モジュールを使用することは、速度を高める必要が生じるごとにＤＴ／ＤＲモジュールを頻繁に交換すること、或いは、最初から、予想される最高の帯域幅及びチャネル数に対応する技術手段を講じることよりも、コストを抑えることになる。予想される最高の帯域幅に対応する技術手段を講じることは、最高速度の光学系を必要とし、技術及びシステムの寿命期間中、何れの適用にとってもコスト負担となる。
【００４０】
汎用ＤＴモジュール上のプロセッサ／マルチプレクサは、個別モジュールのメモリ内に格納された個別モジュールのパラメータを読み取り、特定の信号帯域幅に適したＡ／Ｄサンプリングレートを選択する。その結果、多くの個別モジュールと共に動作するように設計されるＤＴのモデルが１つしか存在しないということにより、投資のコストが低減される。より重要なこととして、事業者が、伝送される信号に必要とされる帯域幅を変更することを決定した場合において、該事業者は、個別モジュールを交換することによってＤＴモジュールをアップグレードでき、これによって、モジュール全体を新しいモジュールに交換することのコストを大幅に節約することができる。
【００４１】
さらに、この手法をノード分割及びカスケード構成の変更に適用することもでき、この場合には、個別モジュールが、単一チャネルモジュールを二重（又はより多重の）チャネルモジュールに構成することにより、ノード分割を容易にすることができる。図５は、汎用モジュール及び個別モジュールで構成される二重チャネル上流側デジタル伝送器のブロック図を示す。ＤＴの動作は、図２に示すＤＴにおけるものと同様であり、違いは、図５のＤＴが個別モジュール及び汎用ＤＴモジュールで構成される点である。ここでは、個別モジュールが、２つのアナログ復路入力に対して２つのＲＦフィルタを含む。この場合もやはり、個別モジュールの関連するパラメータを格納する個別モジュール上のメモリが存在する。この場合には、汎用モジュールは、事業者によって選択される任意の帯域幅に対して単一チャネル又は二重チャネルとして構成することができる。
【００４２】
単一チャネルの場合と同様に、ＤＴ上のプロセッサ／マルチプレクサユニットは、個別モジュールのメモリ内に格納された個別モジュールのパラメータを読み取り、具体的な信号帯域幅に適したＡ／Ｄサンプリングレートを選択する。単一チャネル及び二重チャネルＤＴのみを説明したが、これは、例示のみを目的とするもので、本発明を限定することを意味するものではない。ＤＴは、任意の数のＲＦチャネルに対応することができる。
【００４３】
図６は、汎用モジュール及び個別モジュールで構成される二重チャネル上流側デジタル受信器のブロック図を示す。二重チャネルＤＲに関して説明するが、これは、例示のみを目的とするもので、本発明を限定することを意味するものではない。ＤＲは、任意の数のチャネルに対応することができる。
【００４４】
ＤＲの動作は、図３に示すＤＲにおけるものと同様であり、違いは、図６のＤＲが低コストの個別モジュール及び汎用ＤＲモジュールで構成される点である。個別モジュールは、２つのアナログ復路出力に対して２つのＲＦフィルタを含む。この場合も同様に、個別モジュールの関連するパラメータを格納するメモリが個別モジュール上に設けられる。ＤＲ上のプロセッサ／マルチプレクサユニットは、個別モジュールのメモリ内に格納された個別モジュールのパラメータを読み取り、特定の信号帯域幅に適したＤ／Ａ構成を選択する。
【００４５】
下流側ＣＡＴＶに関する汎用デジタル伝送器／受信器モジュール
【００４６】
狭幅化されたアナログＢＣ帯域幅へと向かう現在の傾向は、デジタルＡ／Ｄ技術を利用してＣＡＴＶシステムのアナログ下流全体をデジタル化し、その信号をデジタル的にノードに搬送することが、コスト効率の良いものとなり得ることを意味する。図７は、アナログ信号をデジタル化する下流側デジタル伝送器（ＤＳ／ＤＴ）のブロック図を示す。前述したように、これは、図４に示すモジュールと本質的に同様である。
【００４７】
アナログ信号は、将来においては、僅か約３０のアナログキャリアを含むものとされて、アナログ帯域幅が約２５８ＭＨｚであるようにされる可能性がある。これは、例示のみを目的とするもので、本発明を限定することを意味するものではない。従って、この例では、個別モジュール内のＬＰＦは、２５８ＭＨｚの遮断周波数を有する。ＤＳ／ＤＴ上のプロセッサ／マルチプレクサユニットは、この帯域幅を個別モジュールのメモリから読み取り、Ａ／Ｄ変換器のサンプリングレートを適切な周波数に設定する。
【００４８】
下流側デジタル受信器（ＤＳ／ＤＲ）は、単一チャネル上流側受信器と本質的に同様であり、図８に示すようにノードにおいてアナログチャネルを再生する。個別モジュール内のＬＰＦは、この場合においても同様に、この例において２５８ＭＨｚの遮断周波数を有する。ＤＳ／ＤＴ上のプロセッサ／マルチプレクサユニットは、この帯域幅を個別モジュールのメモリから読み取り、Ｄ／Ａ変換器のサンプリングレートを適切な周波数に設定する。
【００４９】
アナログチャネルのベースバンドデジタル伝送は、優れた性能を提供し、外部変調伝送器又はＣバンドフルスペクトル（すなわち、１ＧＨｚ）伝送器による代替的なアナログ伝送の手段と比べて、潜在的に低コストになる。さらに、ＤＳ／ＤＲとＤＳ／ＤＴの下流側との組は、二重チャネル構成で設計することができ、これによって、アナログ信号に対するノード分割が容易になる。さらに、ＤＳ／ＤＴ及びＤＳ／ＤＲは、本明細書においてアナログ信号に対応するものとして説明するが、どのような信号も、デジタル化された帯域幅の一部とすることができ、この信号には、ＱＡＭ信号も含まれる。
【００５０】
上流側に対するＤＳ／ＤＴとＤＳ／ＤＲとの組み合わせ、及び下流側に対するＤＳ／ＤＴとＤＳ／ＤＲとの組み合わせにより、図９に示すような上流方向及び下流方向の両方において完全な形でのデジタルＣＡＴＶシステムがもたらされる。ここで、下流側（アナログ又はデジタルＱＡＭ）チャネルは、デジタル化され、ＤＷＤＭシステムの１つの波長で下流側の（ヘッドエンド／ハブにおける）ＤＴ及び（ノードにおける）ＤＲを経由して搬送される。
【００５１】
ＣＭＴＳ／エッジＱＡＭ（が信号源の事例である場合）は、この例では、ヘッドエンド／ハブに配置され、ＮＣ  ＱＡＭチャネルは、第２の波長を使用してＣバンドＱＡＭ伝送器を介して搬送される。それより多くの下流側ＮＣチャネルの組を搬送するための更なる波長を使用できる構成は示していない。上流側信号は、上流側の（ノードにおける）ＤＴ及び（ヘッドエンド／ハブにおける）ＤＲを介して搬送される。
【００５２】
ノードに配置されるＣＭＴＳ／エッジＱＡＭを有する別のアーキテクチャを図１０に示す。ヘッドエンドを起点とする下流側（アナログ又はデジタルＱＡＭ）チャネルは、この場合においても同様に、デジタル化され、下流側の（ヘッドエンド／ハブにおける）ＤＴ及び（ノードにおける）ＤＲを介して１つの光ファイバー上で搬送される。各ノード向けの第２の光ファイバー（又は、同じ光ファイバー上の異なる波長の組）は、（（双方向ＳＦＰ又はＸＦＰ、或いは他の双方向の光学的な伝送手段を用いて、）ルータからＣＭＴＳ／エッジＱＡＭまでの）双方向イーサネット信号を搬送する。全てがデジタル化されたこのようなケーブルシステムは、多くの運用上の利点、例えば、光ファイバー距離の増加、及び高密度のＤＷＤＭをもたらす。
【００５３】
上流側／下流側ＣＡＴＶのためのプログラム可能デジタル伝送器
【００５４】
本発明の別の実施形態においては、（図４、５、及び７の）デジタル伝送器内の個別モジュールが、プログラム可能シグナルコンディショナ（ＰＳＣ）に置き換えられる。ＰＳＣは、Ａ／Ｄ変換、増幅、及び（任意選択の）デジタルフィルタ処理のタスクを実行する。プラグインデバイスである個別モジュールとは違って、ＰＳＣは、取り外し可能ではなく、ソフトウェアにより、局所的に又は遠隔的に構成される。
【００５５】
ＰＳＣを組み込む二重チャネルプログラム可能デジタル伝送器のブロック図を図１１に示す。二重チャネルＤＴに関して説明するが、これは、例示のみを目的とするもので、本発明を限定するものではない。プログラム可能ＤＴは、任意の数のチャネルに対応することができる。さらに、これらのチャネルは、上流側又は下流側ＣＡＴＶ信号のいずれかとすることができる。
【００５６】
本発明のこの実施形態においては、単一の汎用ＤＴのみが存在し、複数の個別プラグインデバイスを在庫保存しておく必要すらなくなる。ＰＳＣの構成は、ソフトウェアにより、局所的に又は遠隔的に行われる。この構成は、入力ＲＦチャネルの数（１、２、３、など）、入力チャネルのＲＦ帯域幅（４５ＭＨｚ、６５ＭＨｚ、８５ＭＨｚ、２００ＭＨｚ、など）、及び他のシステムパラメータを特定することを含むことができる。次に、汎用ＤＴ上のプロセッサ／マルチプレクサは、特定の信号帯域幅に適したＡ／Ｄサンプリングレートを選択する。汎用モジュールでは、様々なクロック周波数が利用可能であり、具体的な信号帯域幅の全てに対してＡ／Ｄ変換を実行できるようになっている。
【００５７】
その結果、多くのＲＦ帯域幅で動作し、様々な数のＲＦチャネルと連携するように構成できる単一の汎用ＤＴが存在するということにより、投資コストが低減される。別の重要な利点は、ケーブル事業者が、ノードを分割するか又は伝送される信号の必要帯域幅を変更する決定をしたとき、ＤＴモジュールを遠隔的に再構成することができ、これによって、資本及び労働コストが大幅に節約されることである。
【００５８】
図１１に示すようにデジタル−アナログ変換器（ＤＡＣ）及びデジタル信号処理（ＤＳＰ）チップセットを使用して、ＰＳＣの機能は、いずれも個別に実行することができ、或いは、ＰＳＣの機能の幾つかは、プロセッサ／ＦＰＧＡに組み込むことができる。例えば、プロセッサ／ＦＰＧＡは、デジタルローパスフィルタ処理、並びに他の信号処理機能、例えば、フレーム化、ディザー処理、フォーマット化、及び符号化を実行することができ、さらに同様にして、ＤＴの遠隔的な管理及び監視を実行することができる。さらに、ＤＴが、システム情報を含むオーバヘッドビットを出力シリアルデータストリームに挿入して、他のヘッドエンドにおけるＤＲが、この情報を抽出し、ＤＲ自体を自動的に構成するようにすることができる。
【００５９】
上流側／下流側ＣＡＴＶのためのプログラム可能デジタル受信器
【００６０】
本発明の別の実施形態においては、（図６、及び８の）デジタル伝送器内の個別モジュールが、プログラム可能シグナルコンディショナ（ＰＳＣ）に置き換えられる。ＰＳＣは、Ｄ／Ａ変換、増幅、及び（任意選択の）デジタルフィルタ処理のタスクを実行する。プラグインデバイスである個別モジュールとは異なり、ＰＳＣは、取り外し可能ではなく、ソフトウェアにより、局所的に、遠隔的に、又は自動的に構成される。他のヘッドエンドにおけるＤＴがシステム情報をシリアルデータストリームに挿入した場合には、ＤＲの自動的な構成を実行することができる。
【００６１】
ＰＳＣを組み込む二重チャネルプログラム可能デジタル受信器のブロック図を図１２に示す。二重チャネルＤＲに関して説明するが、これは、例示のみを目的とするもので、本発明を限定するものではない。プログラム可能ＤＲは、任意の数のチャネルに対応することができる。さらに、これらのチャネルは、上流側又は下流側ＣＡＴＶ信号のいずれかとすることができる。
【００６２】
本発明のこの実施形態においては、単一の汎用ＤＲのみが存在し、複数の個別プラグインデバイスを在庫保存しておく必要すらなくなる。ＰＳＣの構成は、ソフトウェアにより、局所的に、遠隔的に、又は自動的に行われる。局所的な又は遠隔的な構成は、入力ＲＦチャネルの数（１、２、３、など）、入力チャネルのＲＦ帯域幅（４５ＭＨｚ、６５ＭＨｚ、８５ＭＨｚ、２００ＭＨｚ、など）、及び他のシステムパラメータを特定することを含むことができる。自動的な構成においては、ＤＲが、他のヘッドエンドにおいてＤＴが既にシリアルデータストリーム内に符号化したシステム情報を抽出する。次に、汎用ＤＲ上のプロセッサ／マルチプレクサが、具体的な信号帯域幅に適したＤ／Ａサンプリングレートを選択する。汎用モジュールにおいては、様々なクロック周波数が利用可能であり、具体的な信号帯域幅の全てに対してＤ／Ａ変換を実行できるようになっている。
【００６３】
その結果、多くのＲＦ帯域幅で動作し、種々異なる数のＲＦチャネルと共に動作するように構成できる単一の汎用ＤＲが存在するということにより、投資コストが低減される。別の重要な利点は、ケーブル事業者が、ノードを分割するか又は伝送される信号の必要帯域幅を変更する決定をしたとき、ＤＴ及びＤＲモジュールの両方を遠隔的に再構成することができ、これによって、資本及び労働コストが大幅に節約されることになる点である。
【００６４】
ＰＳＣの機能は、図１２に示すＤＡＣとＤＳＰチップとからなる組を使用して個別に実行することができ、或いは、ＰＳＣの機能の幾つかを、プロセッサ／ＦＰＧＡに組み込むことができる。例えば、デジタルフィルタ処理は、望まれる場合には、プロセッサ／ＦＰＧＡにおいて実行することができる。
【００６５】
結論として、特許請求する内容は、上流側又は下流側アナログケーブル信号をデジタル化するためのデジタル伝送器と、これらのデジタル信号を元のアナログ信号に戻して変換するデジタル受信器とであり、これらは、多くの可能な帯域幅の１つに信号をフィルタ処理するプラグイン型個別モジュールと、多数のこのような個別モジュールに対応できる汎用モジュールとから構成されるものである。汎用モジュールは、個別モジュール上のメモリから情報を読み取り、この情報を使用して（デジタル伝送器の場合には）Ａ／Ｄ変換器に適したクロック周波数を選択し、（デジタル受信器の場合には）Ｄ／Ａ変換器の適切な構成を選択する。単一の汎用モジュールにプラグ接続できる多数のプラグイン型個別モジュールの使用により、在庫管理する必要があるデジタル伝送器及び受信器のモデルの数が大幅に減少し、コストが抑えられ、同軸広帯域ネットワーク事業者にとって（下流側及び上流側の）帯域幅アップグレード及びノード分割が簡略化される。
【００６６】
本発明の別の実施形態においては、プログラム可能シグナルコンディショナを備え、取り外し可能な個別モジュールがない、汎用ＤＴ又はＤＲのみが存在する。ＰＳＣの構成は、ソフトウェアにより、局所的に、又は遠隔的に（或いはさらに、ＤＲの場合には自動的に）行われる。この実施形態の重要な利点は、ケーブル事業者が、ノードを分割するか又は伝送される信号の必要帯域幅を変更する決定をしたとき、ＤＴ及びＤＲモジュールの両方を遠隔的に再構成することができ、これによって、資本及び労働コストが大幅に節約されることになる点である。
【実施例】
【００６７】
ここでさらに、幾つかの様々な詳細な特徴で示す役割を果たす以下の非限定的な実施例によって、本発明の具体的な実施形態を説明する。本発明の実施形態を実施できる方法の理解を容易にするために、以下の実施例を示す。以下の実施例は、本発明の実施において良好に作用することが明らかになった実施形態を示し、従って、本発明の実施形態の実施にとって好ましいモードを構成するとみなすことができることを理解されたい。しかしながら、本発明の実施形態の範囲を逸脱することなく、依然として同様又は類似の結果を得ると同時に、開示する例示的な実施形態において多くの変更を行うことができることを理解されたい。従って、実施例は、本発明の範囲を限定するものとみなすべきではない。
（実施例１）
【００６８】
本発明の例示的な実施形態は、図４に示すようにアナログケーブル復路信号をデジタル化する単一チャネル復路（上流側）デジタル伝送器（ＤＴ）を含み、該ＤＴは、入力アナログ信号を可能な多数の帯域幅の１つにローパスフィルタ処理する（この可能な多数の帯域幅としては、４５ＭＨｚ、６５ＭＨｚ、８５ＭＨｚ、１００ＭＨｚ、１５０ＭＨｚ、２００ＭＨｚ、２５８ＭＨｚがある）プラグイン型個別モジュールと、全てのプラグイン型個別モジュールに対応する汎用ＤＴモジュールとを備え、該個別モジュール上のメモリは、汎用モジュール上のプロセッサ／マルチプレクサユニットによって読み取られ、次に、該プロセッサ／マルチプレクサユニットは、この情報を使用して具体的な信号帯域幅に適したＡ／Ｄサンプリングレート及び構成を選択する。
（実施例２）
【００６９】
本発明の例示的な実施形態は、デジタル信号を元のアナログケーブル復路（上流側）信号に変換する図６に示す構成と同様の復路（上流側）デジタル受信器（ＤＲ）を含み、該ＤＲは、出力アナログ信号を可能な多数の帯域幅の１つにローパスフィルタ処理する（この可能な多数の帯域幅としては、４５ＭＨｚ、６５ＭＨｚ、８５ＭＨｚ、１００ＭＨｚ、１５０ＭＨｚ、２００ＭＨｚ、２５８ＭＨｚがある）プラグイン型個別モジュールと、全てのプラグイン型個別モジュールに対応する汎用ＤＲモジュールとを備え、該個別モジュール上のメモリは、汎用モジュール上のプロセッサ／マルチプレクサユニットによって読み取られ、次に、該プロセッサ／マルチプレクサユニットは、この情報を使用して具体的な信号帯域幅に適したＤ／Ａ構成を選択する。
（実施例３）
【００７０】
本発明の例示的な実施形態は、図５に示すように２つ又はそれより多いアナログケーブル復路（上流側）信号をデジタル化する復路（上流側）デジタル伝送器（ＤＴ）を含み、該ＤＴは、複数の入力アナログ信号を可能な多数の帯域幅の１つにローパスフィルタ処理する（この可能な多数の帯域幅としては、４５ＭＨｚ、６５ＭＨｚ、８５ＭＨｚ、１００ＭＨｚ、１５０ＭＨｚ、２００ＭＨｚ、２５８ＭＨｚがある）プラグイン型個別モジュールと、全てのプラグイン型個別モジュールに対応する汎用ＤＴモジュールとを備え、該個別モジュール上のメモリは、汎用モジュール上のプロセッサ／マルチプレクサユニットによって読み取られ、次に、該プロセッサ／マルチプレクサユニットは、この情報を使用して、単一の光学的波長に対応する具体的な信号帯域幅及びチャネルの数（復路信号）に適したＡ／Ｄサンプリングレート及び構成を選択する。
（実施例４）
【００７１】
本発明の例示的な実施形態は、図６に示すように、デジタル信号を２つ又はそれより多い元のアナログケーブル復路信号に変換する復路デジタル受信器（ＤＲ）を含み、該ＤＲは、出力アナログ信号を可能な多数の帯域幅の１つにローパスフィルタ処理する（この可能な多数の帯域幅としては、４５ＭＨｚ、６５ＭＨｚ、８５ＭＨｚ、１００ＭＨｚ、１５０ＭＨｚ、２００ＭＨｚ、２５８ＭＨｚがある）プラグイン型個別モジュールと、全てのプラグイン型個別モジュールに対応する汎用ＤＲモジュールとを備え、該個別モジュール上のメモリは、汎用モジュール上のプロセッサ／マルチプレクサユニットによって読み取られ、次に、該プロセッサ／マルチプレクサユニットは、この情報を使用して、単一の光学的波長に対応する具体的な信号帯域幅及びチャネルの数（復路信号）に適したＤ／Ａ構成を選択する。
（実施例５）
【００７２】
本発明の例示的な実施形態は、図８に示すようにアナログ信号をデジタル化する下流側デジタル伝送器（ＤＴ）を含み、該ＤＴは、入力アナログ信号を可能な多数の帯域幅（典型的には、限定ではないが、２００ＭＨｚから３００ＭＨｚ）の１つにローパスフィルタ処理するプラグイン型個別モジュールと、全てのプラグイン型個別モジュールに対応する汎用ＤＴモジュールとを備え、該個別モジュール上のメモリは、汎用モジュール上のプロセッサ／マルチプレクサユニットによって読み取られ、次に、該プロセッサ／マルチプレクサユニットは、この情報を使用して、単一の光学的波長に対応する具体的な信号帯域幅及びチャネルの数（配信経路信号）に適したＡ／Ｄサンプリングレートを選択する。
（実施例６）
【００７３】
本発明の例示的な実施形態は、図９に示すようにデジタル信号をアナログ信号に戻して変換する下流側デジタル受信器（ＤＲ）を含み、該ＤＲは、入力アナログ信号を可能な多数の帯域幅（典型的には、限定ではないが、２００ＭＨｚから３００ＭＨｚ）の１つにローパスフィルタ処理するプラグイン型個別モジュールと、全てのプラグイン型個別モジュールに対応する汎用ＤＲモジュールとを備え、該個別モジュール上のメモリは、汎用モジュール上のプロセッサ／マルチプレクサユニットによって読み取られ、次に、該プロセッサ／マルチプレクサユニットは、この情報を使用して、単一の光学的波長に対応する具体的な信号帯域幅及びチャネルの数（配信経路信号）に適したＤ／Ａ構成を選択する。
（実施例７）
【００７４】
本発明の例示的な実施形態は、図１１に示すように１つ又はそれより多いＲＦ信号（ＣＡＴＶ上流側又は下流側信号のいずれか）をデジタル化するデジタル伝送器（ＤＴ）を含み、該ＤＴは、Ａ／Ｄ変換、増幅、及び、複数の入力アナログ信号に対する可能な多数の帯域幅の１つへの（この可能な多数の帯域幅としては、４５ＭＨｚ、６５ＭＨｚ、８５ＭＨｚ、１００ＭＨｚ、１５０ＭＨｚ、２００ＭＨｚ、２５８ＭＨｚがある）（任意選択の）デジタルフィルタ処理のタスクを実行するプログラム可能シグナルコンディショナ（ＰＳＣ）と、様々なクロック周波数に対応して、必要とされる全ての信号帯域幅に対してＡ／Ｄ変換を実行できるようにする汎用ＤＴモジュールとを備え、ＰＳＣのソフトウェア構成は、（チャネルの数、信号帯域幅、及び他の関連するシステムパラメータを含み、）局所的に又は遠隔的に構成される。
（実施例８）
【００７５】
本発明の例示的な実施形態は、図１２に示すようにデジタル信号を１つ又はそれより多いＲＦ信号（ＣＡＴＶ上流側又は下流側信号のいずれか）に変換するデジタル受信器（ＤＲ）を含み、該ＤＲは、出力アナログ信号を可能な多数の帯域幅の１つにローパスフィルタ処理する（この可能な多数の帯域幅としては、４５ＭＨｚ、６５ＭＨｚ、８５ＭＨｚ、１００ＭＨｚ、１５０ＭＨｚ、２００ＭＨｚ、２５８ＭＨｚがある）プログラム可能シグナルコンディショナ（ＰＳＣ）と、様々なクロック周波数に対応して、必要とされる全ての信号帯域幅に対してＤ／Ａ変換を実行できるようにする汎用ＤＲモジュールとを備え、ＰＳＣのソフトウェア構成は、（チャネルの数、信号帯域幅、及び他の関連するシステムパラメータを含み、）局所的に、遠隔的に、或いは（他のヘッドエンドにおけるＤＴがシステム情報をシリアルデータストリームに挿入した場合には）自動的に構成される。
（実施例９）
【００７６】
本発明の例示的な実施形態は、前述の実施例１から８までのデジタル伝送器及びデジタル受信器を備えるシステムを含み、ＣＴＭＳ及びエッジＱＡＭが図９に示すようにケーブルヘッドエンド／ハブに配置された構成において、下流側及び上流側両方のケーブル経路が、デジタル化され、様々な波長を使用したＤＷＤＭシステム上で搬送され、狭幅キャストＱＡＭチャネルがフルスペクトルＣバンドＱＡＭ伝送器を使用して区別できる波長からなる別の組を介して搬送される。
（実施例１０）
【００７７】
本発明の例示的な実施形態は、前述の実施例１から８までのデジタル伝送器及びデジタル受信器を備えるシステムを含み、図１０に示すように、下流側アナログ信号は、デジタル化され、１つの光ファイバーを介して各ノードに搬送され、同じ又は異なる光ファイバー上の別個の波長からなる第２の組が、（両方の方向において２４個の狭幅キャスト２５６ＱＡＭチャネル分の容量の）双方向ＧＥ信号を、ヘッドエンド／ハブ内のルータからノード内のＣＭＴＳ／エッジＱＡＭに（双方向ＳＦＰを使用して）搬送する。
【００７８】
［定義］
「汎用的」という用語は、包括的、適応可能、かつ再構成可能であることを意味する意図のものである。「個別」という用語は、少なくとも部分的に、適応される特定の構成を形成することを意味することを意図している。プログラム及び／又はソフトウェアという用語、及び／又は、コンピュータプログラム及び／又はコンピュータソフトウェアという語句は、コンピュータシステム上で実行されるように設計された一連の命令を意味する（例えば、プログラム及び／又はコンピュータプログラムは、サブルーチン、関数、手順、オブジェクト手法、オブジェクト実装、実行可能アプリケーション、アプレット、サーブレット、ソースコード、オブジェクトコード、共有ライブラリ／動的ロードライブラリ、及び／又は、コンピュータ若しくはコンピュータシステム上の実行のために設計された他の一連の命令を含むことができる）ことを意図している。
【００７９】
「実質的に」という用語は、特定されたものの大部分を意味するが、必ずしも完全なものを意味するものではないことを意図している。「約」という用語は、所与の値（例えば、１０％以内）に少なくとも近いものを意味することを意図している。「概して」という用語は、少なくとも所与の状態に達していることを意味する意図で使用されている。「連結される」という用語は、接続されることを意味するが、必ずしも直接的に及び機械的に接続されることを意味するものではない、という意図で使用している。「展開する」という用語は、設計する、構築する、出荷する、導入する、及び／又は運用することを意味することを意図している。
【００８０】
「第１の」又は「１つの」という用語、及び「少なくとも第１の」又は「少なくとも１つ」のという語句は、本明細書固有の本文から別の意味であることが明らかでない限り、単数又は複数を意味することを意図している。「第２の」又は「もう１つの」という用語、及び「少なくとも第２の」又は「少なくとももう１つの」という語句は、本明細書固有の本文から別の意味であることが明らかでない限り、単数又は複数を意味することを意図している。「又は」という用語は、本明細書固有の本文において、反対の意味であることが明示されない限り、包含的な「又は」であり、排他的な「又は」ではないことを意味することを意図している。具体的には、条件Ａ又はＢは、以下のこと、すなわち、Ａは真であり（又は存在し）Ｂは偽である（又は存在しない）、Ａは偽であり（又は存在せず）Ｂは真である（又は存在する）、並びに、Ａ及びＢの両方が真である（又は存在する）ことのうちの何れか１つによって満たされる。不定冠詞は、文法的な表現方法のために用いられ、単に便宜上用いられる。
【００８１】
「複数」という用語は、２つ又はそれ以上を意味することを意図している。「何れかの」という用語は、１つのセットの全ての適用可能なメンバ、又は該セットの全ての適用可能なメンバのうちの少なくともサブセットを意味することを意図している。「手段」という用語は、「ための」という用語が続く場合には、結果を実現するための、ハードウェア、ファームウェア、及び／又はソフトウェアを意味することを意図している。「段階」という用語は、「ための」という用語が続く場合には、前記の結果を実現するための、（下位の）方法、（下位の）工程、及び／又は（下位の）ルーチンを意味することを意図している。別の意味で用いられない限り、本明細書において用いられる全ての技術的な及び科学的な用語は、本発明の一般的な当業者が通常理解するのと同じ意味を有する。重複する場合には、本明細書が、定義を含めて、優先する。
【００８２】
［結論］
説明した実施形態及び例は、一例にすぎず、限定を意図するものではない。本発明の実施形態は、別々に実行することができるが、本発明の実施形態は、実施形態に関連するシステムに組み込むことができる。ここに開示する本発明の全ての実施形態は、開示内容に従えば、必要以上に実験することなく、制作し使用することができる。発明者が意図している本発明の最良の態様を開示するが、本発明の実施形態は、それらに限定されるものではない。本発明の実施形態は、本明細書において示す（何れかの）理論的な説明によって限定されるものではない。本発明の実施形態の個別の段階は、開示する方法で実行されるか、或いは開示する順番で組み合わせる必要はなく、何れかの及び全ての方法で実行することができ、及び／又は何れかの及び全ての順番で組み合わせることができる。本発明の実施形態の個別の構成要素は、開示する形態で形成するか、或いは開示する構成で組み合わせる必要はなく、何れかの及び全ての形態で設けるか、及び／又は、何れかの及び全ての構成で組み合わせることができる。
【００８３】
基礎を成す発明の概念の範囲から逸脱することなく、本発明の実施形態の機能の様々な置換、変更、追加、及び／又は再配置を加えることができる。開示する各実施形態の開示する要素及び機能の全ては、これらの要素又は機能が相互に排他的である場合を除いて、開示する他のあらゆる実施形態の開示する要素及び機能と組み合わせるか、又は置き換えることができる。特許請求の範囲によって定められる基礎を成す発明の概念の範囲及びその均等形態は、このような置換、変更、追加、及び／又は再配置の全てを包含する。
【００８４】
特許請求の範囲は、与えられる特許請求の範囲において、「ための手段」及び／又は「ための段階」という語句を使用して、手段プラス機能限定のような限定が明記されない限り、手段プラス機能限定を含むものと解釈されるべきではない。本発明の下位実施形態は、特許請求の範囲の独立請求項及びそれらの均等形態によって明確化される。本発明の具体的な実施形態は、特許請求の範囲の従属請求項及びそれらの均等形態によって区別される。
【図１】
2014524179.tif 000003
【図２】
2014524179.tif 000004
【図３】
2014524179.tif 000005
【図４】
2014524179.tif 000006
【図５】
2014524179.tif 000007
【図６】
2014524179.tif 000008
【図７】
2014524179.tif 000009
【図８】
2014524179.tif 000010
【図９】
2014524179.tif 000011
【図１０】
2014524179.tif 000012
【図１１】
2014524179.tif 000013
【図１２】
2014524179.tif 000014
【国際調査報告】
2014524179.tif 000015
2014524179.tif 000016