(57)【要約】  デジタルディスプレイ装置が発光ピクセル３０のアレイを含み、各発光ピクセルはディスプレイ基板１０上に形成された第１の電極１２及び第２の電極１６を備える。ディスプレイ基板上に複数のチップレット２０が位置し、各チップレットは電極接続パッド２４、信号接続パッド２４、ピクセル回路２２を含む。電極接続パッドは第１又は第２の電極の一方に接続される。各チップレットは、チップレット内に形成され、対応する電極接続パッド及び信号接続パッドに電気的に接続される１つ又は複数のピクセル回路を含む。チップレットのうちの少なくとも１つのチップレットの信号接続パッドにデジタル画像信号が与えられる。各ピクセル回路は、少なくとも１つのデジタル画像信号値をピクセルの輝度を制御する連続値のアナログピクセル駆動信号に変換する。ディスプレイは、デジタル制御を用いる、より高性能のピクセル回路を提供し、その結果、画像品質が改善される。
2014511499.tif 000002
【特許請求の範囲】
【請求項１】
デジタルディスプレイ装置であって、
（ａ）ディスプレイ基板であって、該ディスプレイ基板のプロセス面に表示エリアを有する、ディスプレイ基板と、
（ｂ）前記ディスプレイ基板の前記プロセス面上の前記表示エリア内に形成されるピクセルのアレイであって、各ピクセルは、第１の電極と、該第１の電極の上方に位置する１つ又は複数の発光材料層と、該１つ又は複数の発光材料層の上方に位置する第２の電極とを含み、該ピクセルは、該第１の電極及び該第２の電極を通して与えられた電流に応答して光を放射する、ピクセルのアレイと、
（ｃ）前記ディスプレイ基板の前記プロセス面上の前記表示エリア内に位置する複数のチップレットであって、各チップレットは、前記ディスプレイ基板とは別個の異なるチップレット基板と、電極接続パッドと、該チップレット基板の上方に形成される信号接続パッドとを含み、前記電極接続パッドは、前記第１の電極又は前記第２の電極の一方に接続され、各チップレットは、該チップレット内に形成され、対応する前記電極接続パッド及び対応する前記信号接続パッドに電気的に接続される１つ又は複数のピクセル回路を含む、複数のチップレットと、
（ｄ）前記チップレットのうちの少なくとも１つのチップレットの前記信号接続パッド（複数の場合もある）に１つ又は複数のデジタル輝度値を含むデジタル画像信号を与える手段と、
を備え、
（ｅ）各ピクセル回路は、少なくとも１つのデジタル輝度値を、前記少なくとも１つの電極コネクタに接続される前記ピクセルの輝度を制御する連続値のアナログピクセル駆動信号に変換するためのデジタル輝度値コンバーター回路を含む、デジタルディスプレイ装置。
【請求項２】
前記デジタル画像信号はシリアル信号であり、各ピクセル回路は入力及び出力を有する１つ又は複数の蓄積転送回路を含む、請求項１に記載のディスプレイデバイス及びシステム。
【請求項３】
第１のピクセル回路内の蓄積転送回路の前記入力は第２のピクセル回路の前記出力に接続され、シリアルシフトレジスタを形成する、請求項２に記載のディスプレイデバイス及びシステム。
【請求項４】
前記第１のピクセル回路は第１のチップレット内にあり、前記第２のピクセル回路は前記第１のチップレットとは異なる第２のチップレット内にある、請求項３に記載のディスプレイデバイス及びシステム。
【請求項５】
前記アナログピクセル駆動信号は、電流信号、又は電圧信号のいずれかである、請求項１に記載のディスプレイデバイス。
【請求項６】
ピクセルごとに個別のデジタル輝度値コンバーター回路が設けられる、請求項１に記載のディスプレイデバイス。
【請求項７】
各チップレット内に１つのデジタル輝度値コンバーター回路が設けられる、請求項１に記載のディスプレイデバイス。
【請求項８】
前記ピクセルのアレイは行及び列に配列される互いに排他的なピクセルグループに分割され、前記ピクセル回路は前記ピクセルグループのうちの１つ又は複数を制御するためのパッシブマトリックス制御回路を含む、請求項１に記載のディスプレイデバイス。
【請求項９】
各パッシブマトリックス制御回路は、対応する前記ピクセルグループのうちの１つ又は複数のピクセルグループの各行又は各列内の前記ピクセルを駆動するための別個のデジタル輝度値コンバーター回路を含む、請求項８に記載のディスプレイデバイス。
【請求項１０】
チップレット内にあり、前記ピクセルグループのうちの１つのピクセルグループの共通の行又は列内に形成される複数のピクセルに接続される共通回路を更に備える、請求項８に記載のディスプレイデバイス。
【請求項１１】
複数の共通チップレットを更に含み、前記共通回路は共通チップレット内にある、請求項１０に記載のディスプレイデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレイ内のピクセルを制御するための、分散し、独立したチップレットを備える基板を有するデジタルディスプレイ装置に関する。
【０００２】
２００９年２月１６日に出願され、同じ譲受人に譲渡されたR. Cokによる「CHIPLET DISPLAY DEVICE WITH SERIAL CONTROL」と題する同時係属中の米国特許出願第１２／３７１，６６６号、２００９年２月１８日に出願され、同じ譲受人に譲渡されたR. Cok他による「DISPLAY DEVICE WITH CHIPLET DRIVERS」と題する同時係属中の米国特許出願第１２／３７２，９０６号、２００９年６月２６日に出願され、同じ譲受人に譲渡されたR. Cokによる「PASSIVE-MATRIX CHIPLET DRIVERS FOR DISPLAYS」と題する同時係属中の米国特許出願第１２／４９２，６７８号、及び２０１１年２月１０日に出願され、同じ譲受人に譲渡されたR. Cok他による「DIGITAL DISPLAY WITH INTEGRATED COMPUTING CIRCUIT」と題する同時出願の米国特許出願第１３／０２４，７９９号が参照され、それらの特許出願の開示は、引用することにより本明細書の一部をなすものとする。
【背景技術】
【０００３】
フラットパネルディスプレイデバイスは、コンピューティングデバイスとともに、そしてポータブル電子デバイスにおいて、そしてテレビ等の娯楽デバイス用に広く用いられている。そのようなディスプレイは通常、基板上の表示エリア内に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画素を表すために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。本明細書において用いられるとき、ピクセル及びサブピクセルは区別されず、単一の発光素子を指す。様々なフラットパネルディスプレイ技術、例えば、プラズマディスプレイ、液晶ディスプレイ、及び有機発光ダイオード（ＯＬＥＤ）ディスプレイを含む発光ダイオード（ＬＥＤ）ディスプレイが知られている。
【０００４】
発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。有機ＬＥＤ発光素子のアレイを含むカラーディスプレイが実現されている。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料に電流が通電するときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて（ボトムエミッター）、若しくは封入カバーを通じて（トップエミッター）、又はその両方を通じて光を放射することができる。
【０００５】
ＬＥＤデバイスは、パターニングされた発光層を備えることができ、材料に電流が通電するときに異なる色の光を放射させるために、そのパターンにおいて異なる材料が用いられる。代替的には、フルカラーディスプレイを形成するために、カラーフィルターとともに単一の発光層、例えば、白色光エミッターを用いることができる。また、カラーフィルターを含まない白色サブピクセルを用いることも知られている。従来技術文献において記載されている１つの設計はデバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルター及びサブピクセルと、フィルターを備えていない白色サブピクセルとを含む４色ピクセルとともに、パターニングされていない白色エミッターを用いる設計が。
【０００６】
フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。パッシブマトリックスデバイスでは、基板は能動電子素子（例えば、トランジスタ）を含まない。行電極アレイ及び別個の層内にある直交する列電極アレイが基板上に形成される。行電極と列電極との間の交差部は発光ダイオードの電極を画定する。パッシブマトリックスデバイスは、例えば、アレイ内の各ピクセル列に接続される電極がそれぞれのアナログデータ値を与えられる間に、行電極を順次に起動することによって制御される。行電極が起動されるとき、そのピクセル行内の各列は、関連付けられた列電極上のデータ値に対応する輝度に駆動される。その過程は、ピクセルアレイ内の行ごとに順次に繰り返される。
【０００７】
外部ドライバーチップが、各行（又は列）に電流を順次に供給し、その間、直交する列（又は行）が、その行（又は列）内の各発光ダイオードを点灯させるのに適した電圧を供給する。それゆえ、パッシブマトリックス設計は、２ｎ個の接続を用いて、ｎ２個の別々に制御可能な発光素子を作製する。しかしながら、パッシブマトリックス駆動デバイスでは、行（又は列）を順次に駆動する性質によってフリッカーが生じるので、デバイス内に含めることができる行（又は列）の数に制限がある。含める行の数が多すぎる場合には、フリッカーは知覚できるほどになる可能性がある。通常、パッシブマトリックスデバイスは約１００ラインに制限され、それは、例えば、１０００を超えるラインを有する高精細度テレビのような最新の大型パネルディスプレイにおいて見られるライン数よりもはるかに少なく、それゆえ、パッシブマトリックス制御には適していない。さらに、パッシブマトリックスディスプレイ内の行全体（又は列全体）を駆動するために必要な電流が問題をはらむ可能性があり、パッシブマトリックスディスプレイの物理的サイズを制限する。さらに、パッシブマトリックス及びアクティブマトリックスのいずれのディスプレイの場合も、外部行ドライバーチップ及び外部列ドライバーチップは費用がかかる。
【０００８】
アクティブマトリックスデバイスでは、アレイ内の列電極ごとにデータ値が同じように適用され、１つの行に関連付けられた選択信号を起動して、アレイ内の各ピクセルに関連付けられた記憶素子内にデータ値を設定する。再び、その過程は行ごとに順次に繰り返される。アクティブマトリックスデバイスの重要な際立った特徴は、各ピクセルでデータ値が格納され、それによって、そのピクセルのための選択信号が非アクティブであっても、そのピクセルが光を放射できるようになることである。パッシブマトリックス及びアクティブマトリックスのいずれの場合でも、信号線が垂直ワイヤ及び水平ワイヤの２次元マトリックスを形成し、それらのワイヤは、それぞれ外部ドライバーによって駆動される。（例えば、特許文献１を参照）代替的には、駆動チップが基板上の画像表示エリア外に位置することができる（特許文献２を参照）それらの信号のための配線はまた、基板上で少なからぬ面積を占有し、それにより、アパーチャ比を減らすか、又は基板上の金属層の数及びコストを増やし、動作することができる周波数及び用いることができる電流が制限される。
【０００９】
アクティブマトリックスデバイスでは、アクティブ制御素子が、フラットパネルディスプレイ基板上に被膜した半導体材料、例えば、非結晶又は多結晶シリコンの薄膜で形成される。通常、各サブピクセルは、１つの制御素子により制御され、各制御素子は少なくとも１つのトランジスタを含む。例えば、単純なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は、２つのトランジスタ（選択トランジスタ及び電力トランジスタ）と、ピクセルの輝度を指定する電荷を蓄える１つのキャパシタとを含む。各発光素子は通常、独立した制御電極と、共通に電気的に接続された電極とを利用する。発光素子の制御は、アナログデータ信号線、選択信号線、電力接続、及び接地接続を通じて提供することができる。デジタル駆動法を有するアクティブマトリックスディスプレイの一例に関して、特許文献３を参照されたい。
【００１０】
アクティブマトリックス制御素子を形成する１つの一般的な従来技術の方法は通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。そのようなアクティブマトリックス設計では、各発光素子は駆動回路への別個の接続を必要とする。
【００１１】
アクティブマトリックス及びパッシブマトリックスのいずれの制御方式も、マトリックスアドレス指定に頼っており、１つ又は複数のピクセルを選択するのに、ピクセル素子ごとに２つの制御線を使用する。直接アドレス指定（例えば、メモリデバイスにおいて用いられる）のような他の方式では、アドレスデコーディング回路部を使用する必要があり、その回路部は従来の薄膜アクティブマトリックスバックプレーン上に形成するのが非常に難しく、かつパッシブマトリックスバックプレーン上には形成することができないために、このマトリックスアドレス指定技法が用いられる。特許文献４において教示されるような、例えば、ＣＣＤイメージセンサーにおいて用いられる別のデータ通信方式は、１つのセンサー行から別の行へ、そして最終的にはシリアルシフトレジスタへのパラレルデータシフトを利用し、そのシリアルシフトレジスタを用いて、各センサー素子からのデータを出力する。この構成は、センサーの各行間の相互接続、及び付加的な高速シリアルシフトレジスタを必要とする。さらに、そのようなデータシフトをサポートするために必要とされるロジックは、従来の薄膜トランジスタアクティブマトリックスバックプレーンにおいて大きな空間を必要とするので、デバイスの解像度が著しく制限されることになり、パッシブマトリックスバックプレーンでは不可能である。
【００１２】
アクティブマトリックス素子は、必ずしもディスプレイには限定されず、空間的な分散制御を必要とする他の用途において、基板上に分散配置して用いることができる。アクティブマトリックスデバイスでは、パッシブマトリックスデバイスと同じ数の外部制御線（電源及びグラウンドを除く）を用いることができる。しかしながら、アクティブマトリックスデバイスでは、各発光素子は、制御回路とは別個の駆動接続を有し、データ設定のために選択されないときでも、フリッカーが除去されるようにアクティブである。
【００１３】
代替的な制御技法を用いるものとして、Matsumura他は、特許文献５において、ＬＣＤディスプレイの駆動に用いられる結晶シリコン基板を記述している。その出願は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。マトリックスアドレス指定ピクセル制御技法が教示され、それゆえ、先に言及されたのと同じ制限を受ける。
【００１４】
特許文献６は、チップレットが論理連鎖（logical chain）において接続されているアクティブマトリックスディスプレイを記述している。
【００１５】
フラットパネルディスプレイ基板上の表示エリア内のピクセル素子を実際に制御する信号はアナログであり、すなわち、ピクセル素子によって放射又は制御される光の量は、連続信号、例えば、電圧信号又は電流信号に対して連続的に応答する。画像データ、例えば、当初に放送されていたテレビ映像信号も同様にアナログとすることができる。しかしながら、画像データは多くの場合にデジタルフォーマットにおいて記憶され、送信される。それゆえ、例えば、特許文献７において開示されるように、画像を表示するために、デジタル画像データがアナログ形式に変換され、その後、ディスプレイに送信される。特許文献８は、ディスプレイ基板の表示エリア外に取り付けられるデータラインドライバーチップ内にデジタル／アナログコンバーターを置くことを開示している。残念なことに、アナログデータ信号は、特に大型ディスプレイの場合、及びパッシブマトリックスディスプレイの場合に、送信時及び記憶時の両方において劣化を受ける。大型ディスプレイ上のデータ線及び制御線内の大きな伝送線路効果がフレーム周波数を下げ、それにより、フリッカーを誘発する可能性があるか、又は電流及び電圧信号線駆動要件を実現不可能なほど高める可能性がある。
【００１６】
デジタル信号を利用してディスプレイピクセルを駆動するための１つの機構は、例えば、特許文献９に開示されているように、時間領域パルス幅変調を利用することである。この技法では、各画像フレームが、フリッカーが誘発されないような、短すぎて視認者が見分けられないより短いサブフレームに時間的に細分される。その後、サブフレーム時間中にピクセルが完全にオンにされるか、又は完全にオフにされる。ピクセルがオンにされる時間の割合が、ピクセルの相対的な階調に対応する。例えば、最大明度にあるピクセルはその時間の１００％においてオンにされ、５０％明度にあるピクセルはその時間の５０％だけオンにされ、それ以外も同様である。しかしながら、この方法は、適切な階調、解像度を与えるために、非常に高い周波数の制御信号を必要とする。そのような高周波信号は、フラットパネルディスプレイ、特に、非常に長い信号線を有する大型ディスプレイにおいて、維持するのが難しい可能性がある。デジタル信号を利用する別の方法が、同じ譲受人に譲渡された特許文献１０に記述されている。
【００１７】
非特許文献１に記述されている関連する方法は、１つのピクセルをデジタル制御される別個のピクセル部分に細分し、それらのピクセル部分はそれぞれ、例えば、面積に関係なく、全てのピクセル部分に共通の電流密度を供給することによって、そのピクセル部分の面積に対応する光の量を放射するように起動される。ピクセル部分は異なる面積を有することができ、例えば、２のべき乗だけ面積が異なる。ピクセル部分の所望の組み合わせを制御することによって、階調が与えられる。しかしながら、そのような方法は、別個の構成、及び部分制御を必要とするので、アパーチャ比が小さくなり、回路サイズが大きくなる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】米国特許第６，２３２，９４６号明細書
【特許文献２】米国特許第６，５８２，９８０号明細書
【特許文献３】米国特許第７，７８２，３１１号明細書
【特許文献４】米国特許第７，０７８，６７０号明細書
【特許文献５】米国特許出願公開第２００６／００５５８６４号明細書
【特許文献６】国際公開第２０１００４６６３８号パンフレット
【特許文献７】米国特許第６，８８８，５２３号明細書
【特許文献８】米国特許第７，２５９，７４０号明細書
【特許文献９】米国特許出願公開第２００７／０２５２８５５号明細書
【特許文献１０】米国特許出願公開第２０１０／０１５６７６６号明細書
【非特許文献】
【００１９】
【非特許文献１】「A Novel Low-Power-Consumption All-Digital System-on-Glass Display with Serial Interface」（the Society for Information Display Digest 2009, 28.1）
【発明の概要】
【発明が解決しようとする課題】
【００２０】
したがって、先に言及された制御及び配線に関する問題を克服するディスプレイデバイスのための改善された制御方法が必要とされている。
【課題を解決するための手段】
【００２１】
本発明によれば、デジタルディスプレイ装置であって、
（ａ）ディスプレイ基板であって、該ディスプレイ基板のプロセス面に表示エリアを有する、ディスプレイ基板と、
（ｂ）前記ディスプレイ基板の前記プロセス面上の前記表示エリア内に形成されるピクセルのアレイであって、各ピクセルは第１の電極と、該第１の電極の上方に位置する１つ又は複数の発光材料層と、該１つ又は複数の発光材料層の上方に位置する第２の電極とを含み、該ピクセルは該第１の電極及び該第２の電極を通して与えられた電流に応答して光を放射する、ピクセルのアレイと、
（ｃ）前記ディスプレイ基板の前記プロセス面上の前記表示エリア内に位置する複数のチップレットであって、各チップレットは、前記ディスプレイ基板とは別個の異なるチップレット基板と、電極接続パッドと、該チップレット基板の上方に形成される信号接続パッドとを含み、前記電極接続パッドは、前記第１の電極又は前記第２の電極の一方に接続され各チップレットは、該チップレット内に形成され、対応する前記電極接続パッド及び対応する前記信号接続パッドに電気的に接続される１つ又は複数のピクセル回路を含む、複数のチップレットと、
（ｄ）前記チップレットのうちの少なくとも１つのチップレットの前記信号接続パッド（複数の場合もある）に１つ又は複数のデジタル輝度値を含むデジタル画像信号を与える手段と、を備え、
（ｅ）各ピクセル回路は、少なくとも１つのデジタル輝度値を、前記少なくとも１つの電極コネクタに接続される前記ピクセルの輝度を制御する連続値のアナログピクセル駆動信号に変換するためのデジタル輝度値コンバーター回路を含む、デジタルディスプレイ装置が提供される。
【発明の効果】
【００２２】
本発明は、より高性能のピクセル回路、画像品質、デジタル制御を有するディスプレイを提供するという利点を有する。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態を示す概略図である。
【図２】本発明の一実施形態による、チップレット及びピクセルの断面図である。
【図３】本発明の一実施形態による、チップレット及び回路の断面図である。
【図４】本発明の一実施形態による、複数の行に対して１つの直列接続を有するディスプレイデバイス内のピクセルのアレイの概略図である。
【図５】本発明の一実施形態による、チップレット及び回路の断面図である。
【発明を実施するための形態】
【００２４】
図面中の種々の層及び素子は大きく異なるサイズを有するので、図面は縮尺通りではない。
【００２５】
図１及び図２を参照すると、本発明の一実施形態では、デジタルディスプレイデバイス及びシステムはディスプレイ基板１０を備え、ディスプレイ基板は、ディスプレイ基板１０のプロセス面９上に表示エリア１１を有する。ディスプレイ基板１０のプロセス面９の表示エリア１１内にピクセル３０のアレイが形成され、各ピクセル３０は第１の電極１２と、第１の電極１２の上方に位置する１つ又は複数の発光材料層１４と、１つ又は複数の発光材料層１４の上方に位置する第２の電極１６とを含み、ピクセル３０は、第１の電極１２及び第２の電極１６によって与えられた電流に応答して、１つ又は複数の発光材料層１４を通して光を放射する。層１２、１４及び１６は、３つ全ての層１２、１４、１６が重なり合うエリア内でピクセル３０、例えば、有機発光ダイオード１５を画定し、電極１２、１６から１つ又は複数の発光材料層１４を通って電流が流れることができる。
【００２６】
ディスプレイ基板１０のプロセス面９の表示エリア１１内に複数のチップレット２０が位置し、各チップレット２０はディスプレイ基板１０とは別個の異なるチップレット基板２８を含む。チップレット基板２８の上方に１つ又は複数の電極及び信号接続パッド２４が形成される。図３に示されるように、各チップレット２０は１つ又は複数のピクセル回路２２を含み、ピクセル回路はチップレット２０内に形成され、電極接続パッド２４を通して少なくとも１つの電極コネクタ３２に電気的に接続され、表示エリア１１の外部にあるコントローラー４０によって与えられるデジタル画像信号において１つ又は複数のデジタル輝度値を受信するために信号接続パッド２４を通して電気的に接続される。各ピクセル回路２２は、少なくとも１つのデジタル輝度値を、少なくとも１つの電極コネクタ３２に接続されるピクセル３０の輝度を制御するピクセル駆動信号に変換するためのデジタル輝度値コンバーター回路２９（図３を参照）を含む。図２に示されるように、複数の電極コネクタ３２がディスプレイ基板１０のプロセス面９上の表示エリア１１内に形成され、第１の電極１２又は第２の電極１６を電極接続パッド２４に電気的に接続することができる。図１は、複数の信号コネクタ３４が、コントローラー４０からチップレット２０上の信号接続パッド２４に、又はチップレット２０上の信号接続パッド２４から別のチップレット２０上の信号接続パッド２４に、デジタル画像信号を送信できることを示す。デジタル画像信号を受信するために、少なくとも１つの信号コネクタ３４がデジタルディスプレイデバイスから外部にアクセス可能である。
【００２７】
図２及び図３に示されるように、各チップレット２０は、ディスプレイデバイス基板１０から独立した別個のチップレット基板２８を有する。チップレット基板２８はプロセス面９上に位置する。本明細書において用いられるときに、「基板１０の上方に分散配置される」という表現は、チップレット２０が、ピクセルアレイの周辺部の周りだけに位置するのではなく、ピクセルのアレイ内に、すなわち、下方に（すなわち、チップレット２０がピクセル３０と基板１０との間に位置する）、上方に（すなわち、チップレット２０がピクセル３０の基板１０とは反対側の面上に位置する）、又は表示エリア１１内のピクセル３０間に位置することを意味する。各チップレット２０は、例えば、蓄積転送回路２６及びピクセルドライバー回路３１を含む、回路部２２を含む。電極コネクタ３２を介してチップレットをピクセル３０に接続するために、チップレット２０の表面上に接続パッド２４を形成することができる。平坦化層１８を用いて、接続パッド２４との電気的接続、例えば電極コネクタ３２及び信号コネクタ３４をフォトリソグラフィによって形成するのを助けることができる。少なくとも部分的にチップレット２０の上方にある単一の配線層内にチップレット相互接続バスが形成されることが好ましい。
【００２８】
図３を参照すると、本発明の一実施形態では、デジタル画像信号は、シリアル信号コネクタ（例えば、３４）上で送信されるシリアル信号であり、チップレット２０Ａ及び２０Ｂ上にそれぞれ位置する各ピクセル回路２２Ａ及び２２Ｂは、入力２７Ａ及び出力２７Ｂを有する１つ又は複数の蓄積転送回路２６を含む。蓄積転送回路２６は、例えば、クロックによって制御されるＤフリップフロップを含むことができる。本発明の更なる実施形態では、第１のチップレット２０Ｂ内のピクセル回路２２Ｂ内の蓄積転送回路２６の入力２７Ａは、第１のチップレット２０Ａ内のピクセル回路２２Ａの出力２７Ｂに接続され、シリアルシフトレジスタを形成する。第１のピクセル回路２６は、第１のチップレット２０Ａ内に存在することができ、第２のピクセル回路２６は、第１のチップレット２０Ａとは異なる第２のチップレット２０Ｂ内に存在することができる。複数の蓄積転送回路２６が、複数のチップレット２０に及ぶシリアルシフトレジスタ２５を形成することができる。
【００２９】
クロックは、２つ以上のチップレット２０に直列に接続される又は全てのチップレット２０に並列に配信される共通信号とすることができる。チップレット２０は、複数の行又は列において接続することができる。チップレットの各行（又は列）は、同じ、又は異なるコントローラー４０によって駆動される異なるシリアルバスに接続されることができる。代替的には、基板１０において別個の行を互いにシリアルに接続することによって、チップレット２０の２つ以上の異なる行を同じシリアルバスで駆動することができる。図４に示されるように、交互の行を、互い違いの方向において駆動することができる。代替的には、全ての行を同じ方向において駆動することができる（図示せず）。
【００３０】
シリアルバスは、電気的に分離された電気的接続において、１つの回路から次の回路にデータが再送されるバスである。パラレルバスは、電気的に共通の電気的接続において、全てのチップレットにデータが同時にブロードキャストされるバスである。１つのチップレット２０内に複数のシリアルに接続された蓄積転送回路２６を含むことができ、シリアルバスの電気的接続に接続して、単一のシリアルバス上に独立した１組の蓄積転送回路２６を形成することができる。さらに、複数組のチップレット内の複数のチップレット２０をシリアルに接続する複数のシリアルバスを用いることができる。複数のシリアルバスを１つのチップレット２０に接続することもでき、１つのチップレット２０内にシリアルに接続される複数組の蓄積転送回路２６を含むこともできる。図１及び図４に示されるように、チップレット２０は、複数の行又は列において配列することができる。シリアルバスは、２つ以上の行においてチップレット２０をシリアルに接続することができる。代替的には、シリアルバスは、２つ以上の列においてチップレットをシリアルに接続することができる。
【００３１】
本発明の一実施形態おいて、シリアルバスは、電気導体（例えば、３４、３５）を用いて、駆動デバイス（例えば、コントローラー４０）を第１の蓄積転送回路２６に接続する。シリアルバス上の各蓄積転送回路２６は、電気的に独立している電気導体を用いて次の蓄積転送回路２６に接続し、その結果、例えば、１つのクロック信号に応答して、全ての電気導体が、１つの蓄積転送回路２６から次の蓄積転送回路２６に同時に異なるデータを通信することができる。コントローラー４０は、コントローラー４０に接続された第１の蓄積転送回路２６に第１のデジタル輝度値及び制御信号（例えば、クロック）を与え、それにより、蓄積転送回路２６がデジタル輝度値を格納できるようにする。第１の蓄積転送回路２６が第１のデジタル輝度値を格納すると、第１の蓄積転送回路２６が第１のデジタル輝度値を第１の蓄積転送回路２６に接続された第２の蓄積転送回路２６に与えるのと同時に、第１の蓄積転送回路２６に第２のデジタル輝度値を与えることができる。制御信号（例えば、クロック信号）は、全ての蓄積転送回路に一緒に与えることができるか、又はデジタル輝度値が伝搬されるのと同じように、１つの蓄積転送回路から次の蓄積転送回路に伝搬させることができる。その後、第１の蓄積転送回路２６は第２のデジタル輝度値を格納し、一方、第２の蓄積転送回路２６は第１のデジタル輝度値を格納する。その後、その過程は、第３のデジタル輝度値及び第３の蓄積転送回路２６を用いて繰り返され、それ以降も同様であり、その結果、１つの蓄積転送回路２６から次の蓄積転送回路２６にデジタル輝度値が順次にシフトされる。各チップレット２０は、１つ又は複数の蓄積転送回路２６を含み、デジタル輝度値が１つのチップレット２０から次のチップレット２０にシフトされるようになる。対照的に、本明細書において用いられるような、パラレルバスは、全ての回路（又はチップレット）に同時に同じ信号を与える。
【００３２】
デジタル画像信号は、ピクセル回路２２及び蓄積転送回路２６を制御するのを助ける制御信号を含むことができる。例えば、リセット信号及びクロック信号が役に立つ可能性がある。また、信号コネクタ、例えば、信号コネクタ３５（図１）上で制御信号を送信するのが有用である可能性もあり、それらのコネクタは、その上でデジタル輝度値が送信される信号コネクタとは別個である。
【００３３】
信号コネクタ３４、３５は、チップレット２０上の接続パッド２４に接続することができる。内部チップレット接続４４を用いて、各蓄積転送回路２６を次の蓄積転送回路に直列に接続することができる。他の信号（例えば、クロック信号又はリセット信号）は、チップレット２０を通って１つの接続パッド２４から別の接続パッド２４に進み、それにより、全てのチップレットを共通の信号に並列に、又は直列に接続することができる。
【００３４】
本発明の代替の実施形態によれば、共通のチップレットに接続される２つのシリアルバスが関連付けられ、差動信号対を形成するために用いられる。差動信号は、２つの別個のワイヤ上の電圧間の差が信号を形成する信号である。例えば、両方のワイヤが同じ電圧を有する場合には、０値が指示される。ワイヤが異なる電圧を有する場合には、１値が指示される。両方のワイヤが同じ干渉を受け、同じように反応する可能性が高いので、そのような差動信号は干渉の存在時に、より頑健性がある。両方のワイヤの電圧が同じように変更される場合には、差動信号は変更されない。
【００３５】
本発明によれば、輝度値はデジタル値として送信される。しかしながら、制御信号はアナログである可能性がある。先に言及されたように、ピクセル３０を駆動するために用いられる（例えば、電極コネクタ３２上の）信号はアナログである。それゆえ、各デジタル輝度値コンバーター回路２９が、デジタル輝度値を、例えば、デジタル／アナログコンバーターを用いることによって、電極コネクタ３２に接続されるピクセル３０の輝度を制御するアナログピクセル駆動信号に変換しなければならない。アナログピクセル駆動信号は、電流信号、又は電圧信号とすることができる。
【００３６】
本発明の一実施形態では、チップレット２０内においてピクセル３０ごとに個別のデジタル輝度値コンバーター回路２９が設けられる。代替的には、各チップレット２０内に単一のデジタル輝度値コンバーター回路２９を設けて、デジタル輝度信号をピクセル３０ごとのピクセル駆動信号に変換するために用いることができる。
【００３７】
各チップレット２０は、ピクセル３０を制御するためのピクセル回路２２を含むことができ、チップレット２０は接続パッド２４を通してピクセル３０に接続される。回路２２は蓄積転送回路２６を含むことができ、蓄積転送回路は、チップレット２０が１つの行又は列内において接続されるピクセル３０ごとの所望の輝度を表すデジタル輝度値を記憶し、チップレット２０は、そのような値を用いて、ピクセル３０に接続される第１の電極又は第２の電極を制御し、ピクセル３０を起動して光を放射する。本発明の種々の実施形態において、ピクセル駆動信号を生成するピクセル回路はアクティブマトリックス制御回路とすることができる。エレクトロルミネッセントピクセル素子の電圧制御及び電流制御の両方を含む、輝度値を表すアナログ電荷（analog charge）を用いる多種多様のそのような回路が当該技術分野において既知である。
【００３８】
図４を参照すると、本発明の代替の実施形態では、ピクセル３０のアレイは、基板１０上の表示エリア１１内に行及び列に配列される互いに排他的なピクセルグループ３１に分割され、ピクセル回路は、ピクセルグループを制御するパッシブマトリックス制御回路の少なくとも一部であり、ピクセルグループ３１内の列ごとに別個のデジタル輝度値コンバーター回路がピクセルを駆動し、列ドライバー回路を形成する。ピクセル回路、パッシブマトリックス制御回路、又は列ドライバー回路はチップレット２０Ａ内に形成することができる。また、ピクセル回路は、チップレット２０Ａとは別個である別個のチップレット２０Ｂ内に行ドライバー回路も含むことができる。行ドライバー回路は、共通のチップレット内のピクセルグループのうちの１つのピクセルグループの共通の行又は列内に形成される複数のピクセルに電気的に接続される共通の回路とすることができる。当該技術分野において既知のように、行及び列は交換することができ、本明細書における行及び列の指示は任意である。
【００３９】
代替的には、図５に示されるように、列ドライバー回路５０は、行ドライバー回路５２と同じチップレット２０内に位置することができる。この後者の場合、単一のチップレット２０が、接続パッド２４を通して、ピクセルグループの行電極及び列電極の両方に接続される。例えば、行ドライバーチップレット２０Ａ（図３に示される）が８つの行に接続され、列ドライバーチップレットが８つの列に接続される場合には、８つの蓄積回路２６を用いて、１つの行又は列内の行ドライバーチップレット又は列ドライバーチップレットに接続される８つのピクセルのための輝度情報を記憶することができる。行又は列が起動されるとき、対応するチップレット２０に輝度情報を供給することができる。本発明の一実施形態では、チップレットに接続される行又は列ごとに２つの蓄積回路２６を用いることができ、それにより、蓄積回路２６のうちの一方を用いて輝度情報を表示する間に、他方の蓄積回路に輝度情報を記憶することができる。本発明の更に別の実施形態では、チップレット２０が接続される発光素子３０ごとに１つ又は２つの蓄積回路２６を用いることができる。
【００４０】
本発明の種々の実施形態によれば、デジタル輝度値及びオプションの制御信号を含むデジタル画像信号は、種々の方法でデジタル輝度値コンバーター回路に通信することができる。本発明の一実施形態では、デジタル画像信号は、例えば、各チップレットをコントローラーに直接接続する信号接続３４を通して、全てのチップレットに並列に分配される。複数のコントローラーを用いることができる。代替的には、チップレットは信号接続３４を通して直列に接続することができ、デジタル画像信号は、マルチチップレットシリアルシフトレジスタを形成する蓄積転送回路２６を用いることによって、図１、図３、図４及び図５に示されるように、直列接続において１つのチップレットから次のチップレットに直列に分配される。
【００４１】
動作時に、例えば、デジタルテレビ信号源又はコンピュータから、多色ピクセル、例えば、赤色、緑色及び青色、又は赤色、緑色、青色及び白色ピクセルのアレイのそれぞれの所望の輝度を示すデジタル輝度値を含む、デジタル画像信号の外部信号源がディスプレイコントローラーに通信される。ディスプレイコントローラーは、デジタル画像信号を適切な制御信号（クロック信号又はリセット信号等）とともに、信号コネクタ、例えば、シリアルバスを介して、表示エリア内に位置するチップレットのアレイに送信する。チップレットのアレイは、デジタル輝度値を記憶するための記憶レジスタ、例えば、シリアルシフトレジスタを含むことができる。記憶されたデジタル輝度値は、デジタル／アナログコンバーターを用いてアナログピクセル駆動信号に変換することができ、その後、その信号は、ピクセル、例えば、有機発光ダイオードのアレイを制御するピクセル電極に送信され、それにより、ピクセルがデジタル輝度値に対応する光を放射する。同じプロセスを用いて、ピクセルによって一連のデジタル画像を順次に表示することができる。アナログピクセル駆動信号は、アクティブマトリックス制御回路を形成することができる。代替的には、ピクセルグループのアレイを規定することができる。各ピクセルグループは、１つ又は複数のチップレットによって制御されるローカル行電極又はローカル列電極を通して、個別のパッシブマトリックス制御ピクセルアレイとして動作することができる。
【００４２】
本発明は、デジタル輝度値を与えるが、アナログでピクセルを駆動する点で、従来技術よりも優れた利点を提供する。例えば、薄膜トランジスタを用いる従来技術の方法は、必要な論理回路が大きすぎ、かつ性能が低いので、デジタル信号伝搬及び変換を提供することができない。本発明は、従来技術において教示されている技法よりも優れた改善された性能を提供する。デジタル輝度信号を用いることによって、大型表示エリア、例えば、対角線上で１メートル、更にはそれ以上の表示エリアにわたって信号を送信する場合であっても、信号精度が維持される。直列信号接続は、ディスプレイ内のピクセルをコントローラーに相互接続するために必要とされるワイヤの数を少なくし、結晶シリコン内に形成されるチップレットは、シリアルデジタル輝度信号を受信し、ピクセルを制御する際に有用な高速高密度の回路を提供する。チップレットのアレイによって、チップレット間の接続を相対的に短くできるようになり、信号伝搬遅延を小さくし、データ転送速度を高くすることができる。蓄積転送回路は、シリアルデジタル信号、すなわち、データ信号及び制御信号の両方を、１つのチップレットから別のチップレットに送信されるのに応じて再構成することができ、更に高速通信を可能にする。結晶シリコンチップレット基板によって可能にされるチップレット内の高い回路密度によって、例えば、デジタル／アナログコンバーター、アクティブマトリックス回路及び複数のパッシブマトリックス回路コントローラーを含む、ピクセルのための複雑な駆動回路をチップレット内に形成できるようになる。チップレット内にフィードバック回路又は検出回路も形成することができ、ピクセル駆動回路の性能、並びにピクセル出力の精度、安定性及び均一性が更に改善される。そのようなフィードバック信号は、ピクセル電流又は制御電圧の測定値を含むことができる。検出回路は光センサーによる光検出を含むことができる。
【００４３】
詳細には、ＯＬＥＤ材料は使用されると経時変化し、所与の光出力を得るための駆動電流が増加することが知られている。高回路密度チップレット内で高度な電流制御ピクセル回路を用いることによって、光出力を経時的に一貫するように制御することができる。
【００４４】
コントローラー４０は、チップレットとして実装し、基板１０に固定することができる。コントローラー４０は、基板１０の周辺に配置することができるか、又は基板１０の外部に配置することができ、従来の集積回路を含むことができる。
【００４５】
本発明の種々の実施形態によれば、チップレット２０は種々の方法で構成することができ、例えば、チップレット２０の長い寸法に沿って１行又は２行の接続パッド２４を用いて構成することができる。信号コネクタ及び電極コネクタは、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができる。例えば、信号コネクタ及び電極コネクタは、アルミニウム又はアルミニウム合金のような蒸着又はスパッタリングされる金属とすることができる。代替的には、信号コネクタ及び電極コネクタは、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な１つの実施形態では、信号コネクタ及び電極コネクタは単層内に形成される。
【００４６】
本発明は、大きなデバイス基板、例えば、ガラス、プラスチック又は箔を利用し、デバイス基板１０上に複数のチップレット２０が規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレット２０は、チップレット２０内の回路部に従って、かつ制御信号に応答して、デバイス基板１０上に形成された複数のピクセル３０を制御することができる。個別のピクセルグループ又は複数のピクセルグループをタイル状の構成要素上に配置することができ、それらの構成要素を組み立てて、ディスプレイ全体を形成することができる。
【００４７】
本発明によれば、チップレット２０は、基板１０上に分散配置されるピクセル制御素子を提供する。チップレット２０は、デバイス基板１０に比べて相対的に小さな集積回路であり、独立した基板２８上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む１つ又は複数のピクセル回路２２を備える。チップレット２０は、ディスプレイ基板１０とは別に製造され、その後、ディスプレイ基板１０に取り付けられる。これらのプロセスの詳細は、例えば、米国特許第６，８７９，０９８号；米国特許第７，５５７，３６７号；米国特許第７，６２２，３６７号；米国特許出願公開第２００７００３２０８９号；米国特許出願公開第２００９０１９９９６０号、及び米国特許出願公開第２０１００１２３２６８号において見いだすことができる。
【００４８】
チップレット２０は、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコンオンインシュレーター（ＳＯＩ）ウェハーを用いて製造されることが好ましい。各チップレット２０は、その後、デバイス基板１０に取り付けられる前に分離される。それゆえ、各チップレット２０の結晶性基部は、デバイス基板１０とは別個であり、かつチップレットの回路部２２がその上に配置される基板２８と見なすことができる。それゆえ、複数のチップレット２０は、デバイス基板１０とは別個であり、かつ互いに別個である対応する複数の基板２８を有する。詳細には、独立した基板２８は、その上にピクセル３０が形成される基板１０とは別個であり、独立したチップレット基板２８の面積は、合わせても、デバイス基板１０より小さい。チップレット２０は、例えば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板２８を有することができる。チップレット２０は１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがより好ましい。これは、チップレット２０上に接着剤及び平坦化材料１８を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレット２０は、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板（例えば１０）に接着される。チップレット２０の表面上の接続パッド２４を用いて、各チップレット２０を信号ワイヤ、電力バス及び行電極又は列電極（１６、１２）に接続し、ピクセル３０を駆動する。チップレット２０は少なくとも４つのピクセル３０を制御することができる。
【００４９】
チップレット２０は半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。例えば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレット２０は、ディスプレイ基板１０上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッド２４も必要とする。接続パッド２４のサイズは、ディスプレイ基板１０上で用いられるリソグラフィツールの機構サイズ（例えば、５μｍ）、及び配線層に対するチップレット２０の位置合わせ（例えば、±５μｍ）に基づくことができる。それゆえ、接続パッド２４は、例えば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。これは、パッドが一般的には、チップレット２０内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。
【００５０】
パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。
【００５１】
基板（例えば、アモルファスシリコン又は多結晶シリコン）上に直接形成される回路よりも高い性能の回路部を有する独立した基板（例えば、結晶シリコンを含む）を備えるチップレットを利用することによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（例えば、トランジスタ）も有するので、回路部サイズは非常に小さくなる。例えば、Yoon、Lee、Yang及びJang著「A novel use of MEMS switches in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されているように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。
【００５２】
デバイス基板１０はガラスを含むことができ、蒸着又はスパッタリングされる金属又は金属合金、例えば、アルミニウム又は銀から作製される配線層が、平坦化層（例えば、樹脂）上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。チップレット２０は、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。
【００５３】
差動信号対を用いる本発明の実施形態では、基板は、箔又は他の固体導電性材料とすることができることが好ましく、差動信号対を形成する２つのシリアルバスは、エレクトロニクス技術分野において既知であるように、基板を基準とした差動マイクロストリップ構成で配置することができる。非導電性基板を用いるディスプレイでは、差動信号対は、第２の電極を優先的に基準とすることができ、任意のピクセルの第１の電極の部分が第２の電極と差動対のいずれかのシリアルバスとの間に配置されないように配線される。その差動信号対に関して、エレクトロニクス技術分野において既知であるＬＶＤＳ（ＥＩＡ−６４４）、ＲＳ４８５又は他の差動信号方式標準規格を用いることができる。４ｂ５ｂのような平衡ＤＣエンコーディングを用いて、当該技術分野において知られているように、差動信号対にわたって転送されるデータをフォーマットすることができる。
【００５４】
本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、米国特許第４，７６９，２９２号及び米国特許第５，０６１，５６９号において開示されているような小分子又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて利用される。例えば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（例えば、米国特許出願公開第２００７／００５７２６３号において教示されている）、有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機／無機デバイスを利用することができる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。
【００５５】
本発明は、或る特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の趣旨及び範囲内で変形及び変更を実施できることが理解されるべきである。
【符号の説明】
【００５６】
９  ディスプレイ基板のプロセス面
１０  ディスプレイ基板
１１  表示エリア
１２  第１の電極
１４  発光材料層
１５  発光ダイオード
１６  第２の電極
１８  平坦化層
２０、２０Ａ、２０Ｂ  チップレット
２２、２２Ａ、２２Ｂ  ピクセル回路
２４  接続パッド
２５  シリアルシフトレジスタ
２６  蓄積転送回路
２７Ａ  入力
２７Ｂ  出力
２８  チップレット基板
２９  デジタル輝度値コンバーター回路
３０  ピクセル
３１  ピクセルドライバー回路
３２  電極コネクタ
３４  信号コネクタ
３５  信号コネクタ
４０  コントローラー
４４  内部チップレット接続
５０  列ドライバー回路
５２  行ドライバー回路
【図１】
2014511499.tif 000003
【図２】
2014511499.tif 000004
【図３】
2014511499.tif 000005
【図４】
2014511499.tif 000006
【図５】
2014511499.tif 000007
【国際調査報告】
2014511499.tif 000008
2014511499.tif 000009