(57)【要約】【解決手段】  コントローラを備えるフライバックコンバータが開示されている。当該コントローラは、フライバックコンバータに電源が入るとスタートアップスイッチングプロセスを実行し、その後で通常スイッチングを実行する。当該コントローラは、通常スイッチングのための制御信号を生成するパルス生成部を有する。スタートアップスイッチングの間、コントローラは、パルス生成部が生成するパルスのうちＮ個毎のパルスを出力することによって制御信号を生成するとしてよい。別の実施形態では、コントローラは、フライバックコンバータの入力部から得られる検知信号に基づいてパルスを生成するとしてよい。【選択図】  図２
2014500705.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧をトランスの巻線に印加して、前記トランスの前記巻線を流れる電流を生成する段階と、
第１のデューティーサイクルを持つ第１の制御信号でスイッチを制御することによって、電源オフ状態から始まる第１の期間において前記トランスの前記巻線を流れる前記電流を制御する段階と、
前記第１の期間の後のタイミングにおいて、前記第１のデューティーサイクルよりも大きい第２のデューティーサイクルを持つ第２の制御信号で前記スイッチを制御することによって、前記トランスの前記巻線を流れる前記電流を制御する段階と
を備え、
前記トランスの前記巻線における磁化電流は、前記第１の期間において、閾値レベルを超えない方法。
【請求項２】
前記閾値レベルは、前記トランスの飽和電流パラメータである請求項１に記載の方法。
【請求項３】
前記入力電圧を前記トランスの一次巻線に印加する段階をさらに備える請求項１または２に記載の方法。
【請求項４】
複数のパルスを生成する段階と、
前記複数のパルスのうち、Ｎ個毎のパルスを、前記第１の期間において前記第１の制御信号として出力する段階と、
前記複数のパルスのうち全てのパルスを前記第１の期間の後の前記タイミングにおいて前記第２の制御信号として出力する段階と
をさらに備える請求項１から３のいずれか一項に記載の方法。
【請求項５】
カウント値を含むメモリストアから読み出す段階をさらに備え、
前記Ｎの値は、前記カウント値に基づいて決まる請求項４に記載の方法。
【請求項６】
前記入力電圧に基づいて決まる検知信号をモニタリングする段階をさらに備え、
前記第１の制御信号のパルスのパルス幅は、前記検知信号をモニタリングすることに基づいて決まる請求項１から３のいずれか一項に記載の方法。
【請求項７】
前記入力電圧に基づいて決まる検知信号を閾値と比較する段階と、
前記第１の制御信号の第１のパルスを生成する段階と、
前記閾値を所定量インクリメントする段階と、
前記第１の制御信号の第２のパルスを生成する段階と
をさらに備え、
前記第１のパルスは、前記閾値と前記検知信号とを比較することに基づいて決まるパルス幅を持ち、
前記第２のパルスは、インクリメントされた前記閾値と前記検知信号とを比較することに基づいて決まるパルス幅を持つ請求項１から３および６のいずれか一項に記載の方法。
【請求項８】
出力電圧を電圧閾値と比較する段階をさらに備え、
前記第１の期間の後の前記タイミングは、前記出力電圧が前記電圧閾値を超えるタイミングである請求項１から７のいずれか一項に記載の方法。
【請求項９】
トランス巻線、および、二次巻線を有するトランスと、
前記トランス巻線を流れる電流を発生および停止させるべく、前記トランス巻線に接続されているトランジスタと、
前記トランジスタに接続されており、制御信号を出力して前記トランジスタを制御するコントローラと
を備え、
前記コントローラは、
電源オフ状態から始まる第１の期間において第１のデューティーサイクルを持つ第１の制御信号を生成し、
前記第１の期間の後のタイミングにおいて前記第１のデューティーサイクルよりも大きい第２のデューティーサイクルを持つ第２の制御信号を生成し、
前記トランス巻線における磁化電流は、前記第１の期間において、閾値レベルを超えない回路。
【請求項１０】
前記閾値レベルは、前記トランスの飽和電流パラメータである請求項９に記載の回路。
【請求項１１】
前記コントローラは、パルス生成部を有しており、
前記第１の制御信号は、前記パルス生成部が生成するパルスのうちＮ個毎のパルスを含み、
前記第２の制御信号は、前記パルス生成部が生成するパルスのうち全パルスを含む請求項９または１０に記載の回路。
【請求項１２】
カウント値を格納しているメモリをさらに備え、
前記Ｎの値は、前記カウント値に基づいて決まる請求項１１に記載の回路。
【請求項１３】
入力電圧に基づいて決まる検知信号をさらに備え、
前記第１の制御信号のパルスのパルス幅は、前記検知信号をモニタリングすることによって決定される請求項９または１０に記載の回路。
【請求項１４】
前記トランス巻線は、前記トランスの一次巻線である請求項９から１３のいずれか一項に記載の回路。
【請求項１５】
入力電圧に基づいて決まる検知信号をさらに備え、
前記第１の制御信号の第１のパルスは、前記検知信号と前記閾値とを比較することに基づいて決まるパルス幅を持ち、
前記閾値は、所定量インクリメントされ、
前記第１の制御信号の第２のパルスは、前記検知信号とインクリメントされた前記閾値とを比較することに基づいて決まるパルス幅を持つ請求項９、１０または１４に記載の回路。
【請求項１６】
前記閾値を格納しているメモリをさらに備える請求項１５に記載の回路。
【請求項１７】
フライバックコンバータの出力電圧と前記コントローラとの間にフィードバックループをさらに備え、
前記第１の期間の後の前記タイミングは、前記出力電圧が電圧閾値を超えるタイミングである請求項９から１６のいずれか一項に記載の回路。
【請求項１８】
ＡＣ整流回路と、
前記ＡＣ整流回路に接続されている一次巻線を有するトランスと、
コントローラと、
前記一次巻線に接続されており、前記コントローラの出力に接続されている制御ゲートを有するトランジスタと
を備え、
前記コントローラは、
電源オフ状態から始まる第１の期間において第１のデューティーサイクルを持つ第１の制御信号を生成し、
前記第１の期間の後のタイミングにおいて前記第１のデューティーサイクルよりも大きい第２のデューティーサイクルを持つ第２の制御信号を生成し、
前記一次巻線における磁化電流は、前記第１の期間において前記トランスの飽和電流パラメータを超えず、
前記ＡＣ整流回路は、前記コントローラに接続される検知信号を出力し、
前記コントローラはさらに、前記第１の制御信号の第１の制御パルスを生成し、
前記第１の制御パルスのパルス幅は、前記検知信号に基づいて決まる回路。
【請求項１９】
閾値を格納しているメモリをさらに備え、
前記第１の制御信号の第１のパルスは、前記検知信号と前記閾値とを比較することに基づいて決まるパルス幅を持ち、
前記第１の制御信号の第２のパルスは、前記検知信号とインクリメントされた前記閾値とを比較することに基づいて決まるパルス幅を持つ請求項１８に記載の回路。
【請求項２０】
前記回路の出力電圧と前記コントローラとの間にフィードバックループをさらに備え、
前記第１の期間の後の前記タイミングは、前記出力電圧が電圧閾値を超えるタイミングである請求項１９に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、スイッチングモード電源に関する。本開示は特に、トランスをベースとするフライバックコンバータに関する。
【０００２】
＜関連出願＞
本開示は、米国仮特許出願第６１／４２７，００１号（出願日：２０１０年１２月２３日）による優先権を主張する。当該仮出願の内容は全て、参照により本願に組み込まれる。
【背景技術】
【０００３】
特に明記していない限り、このセクションで説明する技術は、本願の請求項に対する先行技術ではなく、このセクションを含むことによって先行技術として認めるものでもない。
【０００４】
図１は、基本的なフライバックコンバータ１００を示すブロック図である。フライバックコンバータ１００は、負荷を駆動するべく、ＤＣ入力の電圧レベル（例えば、Ｖｉｎ）を新しい電圧レベルＶｏｕｔに変換する。フライバックコンバータ１００は、一次巻線および二次巻線を有するトランスＴを備える。入力電圧Ｖｉｎは、一次巻線の入力端子１０２に印加される。一次巻線の他方の端子は、スイッチＱ（例えば、金属酸化膜半導体電界効果トランジスタ：ＭＯＳＦＥＴ）に接続されている。ダイオードＤは、二次巻線の端子と、フライバックコンバータ１００の出力端子１０４との間で直列に接続されている（一次巻線および二次巻線の点で示した端部の関係に注意されたい。両端部で対流電流が入力される）。コンデンサＣは、出力端子１０４および１０６の間に接続されている。
【０００５】
スイッチＱがオンになると（閉じると）、ＤＣ入力からの入力電流ＩＰがトランスＴの一次巻線に流れ、トランスコアにおいて磁界を生成すると共に、二次巻線に電圧を発生させる。この時点において、ダイオードＤは、逆バイアスがかかっている（点で示した端部は、別の端子よりも電位が高い）ので、二次巻線には電流が流れない（ＩＳ＝０）。
【０００６】
しばらく経ってからスイッチＱがオフになると（開くと）、一次巻線における電流経路が断絶される（ＩＰ＝０）。磁界が崩壊して、一次巻線および二次巻線において電圧反転が発生する。二次巻線における電圧極性の反転の結果、ダイオードＤには順バイアスがかかり、電流ＩＳが流れる電流ＩＳはコンデンサＣを充電し、Ｖｏｕｔを０Ｖから増加させる。コンデンサＣが充電されると、コンデンサからの電流Ｉｃによって、出力端子１０４および１０６にわたって接続されている負荷を駆動することができる。
【０００７】
出力Ｖｏｕｔからのフィードバック経路１０８は、Ｖｏｕｔの所望の電圧レベルを維持することを目的としてコンデンサＣの充電を維持するために、電流ＩＰおよびＩＳを変化させるべく、スイッチング制御信号のデューティーサイクル（例えば、スイッチングサイクルのオン時間を、スイッチングサイクルの期間に占める割合として示したもの）を制御するために利用されるとしてよい。しかし、電源を入れると、Ｖｏｕｔは最初の電圧レベルである０Ｖから増加する。したがって、フィードバック経路１０８は、スイッチＱのオン時間およびオフ時間を適切に制御するための適切なフィードバック信号を提供することが出来ない場合があるとしてよい。コンデンサＣを最初に充電するために用いられるスタートアップシーケンスに応じて、トランスＴは、スタートアップシーケンス中に飽和状態になる場合があるとしてよい。トランスＴを飽和状態とすることによって、スイッチＱにおいて十分に高い電圧レベルが発生して（例えば、ＭＯＳＦＥＴにおけるドレイン−ソース電圧ＶＤＳ）、スイッチが損傷する場合がある。解決方法として、より高い飽和定格を持つ十分に大きなトランスを利用する方法が挙げられる。しかし、このようなデバイスは概して高価であり、より大きな問題としては、所与の構造には大き過ぎる場合がある。同様に、定格電圧が高い十分にロバストなＭＯＳＦＥＴデバイスも、所与の構造には大きすぎ、および／または、高価過ぎて利用できない。
【発明の概要】
【課題を解決するための手段】
【０００８】
実施形態によると、フライバックコンバータは、トランスの一次巻線に対して入力電圧を受け取るとしてよい。スタートアップ期間中、コントローラ回路は、一次巻線を流れる電流を制御するべく、トランジスタスイッチを制御する。一部の実施形態によると、コントローラは、スタートアップ期間中に第１のデューティーサイクルを持つ第１の制御信号を生成する。スタートアップ期間の後、コントローラは、第１のデューティーサイクルよりも大きい第２のデューティ―サイクルを持つ第２の制御信号を生成する。第１の制御信号のパルスのオフ時間を長くすることで、トランスが飽和状態にならないようにしている。
【０００９】
一部の実施形態によると、コントローラは、所定のデューティーサイクルを持つパルス生成部を有する。第１の制御信号は、パルス生成部で生成されるパルスを含むとしてよく、特に、パルス生成部で生成されるパルスのうちＮ個毎のパルスを含むとしてよい。
【００１０】
ある実施形態によると、カウント値がメモリに格納されているとしてよい。Ｎの値は、このカウント値に基づいて決定されるとしてよい。
【００１１】
別の実施形態によると、入力電圧に基づく検知信号は、スタートアップ期間の制御パルスを生成するために用いられるとしてよい。具体的には、検知信号をモニタリングすることによってパルス幅を決定するとしてよい。ある実施形態によると、このモニタリングは、検知信号を閾値と比較することを含む。
【００１２】
以下に記載する詳細な説明および添付図面は、本開示の本質および利点を理解しやすくするためのものである。
【図面の簡単な説明】
【００１３】
【図１】従来のフライバックコンバータの一般的な構成を示す図である。
【００１４】
【図２】本開示の原理に応じたフライバックコンバータを示す上位ブロック図である。
【００１５】
【図３】トランスにおける磁化電流の波形を示す図である。
【図４】トランスにおける磁化電流の波形を示す図である。
【００１６】
【図５】図２に示すコントローラの実施形態を示すブロック図である。
【００１７】
【図６】図５に示すコントローラの実施形態における処理を説明するための図である。
【００１８】
【図７】図５に示すコントローラによる処理に関連する波形を示す図である。
【００１９】
【図８】図２に示すコントローラの別の実施形態を示すブロック図である。
【００２０】
【図９】図８に示すコントローラの実施形態における処理を説明するための図である。
【００２１】
【図１０】図８に示すコントローラによる処理に関連する波形を示す図である。
【発明を実施するための形態】
【００２２】
以下に記載する説明では、説明を目的として、数多くの例および具体的且つ詳細な内容を記載して、本開示を完全に理解していただく。しかし、請求項で定義される本開示は、以下に記載する例の特徴の一部または全てを単独で、あるいは、以下で説明する他の特徴と組み合わせたものを含むとしてよく、さらに本明細書で説明した特徴および概念の変形例および均等性を含み得ることは、当業者には明らかであろう。
【００２３】
一部の実施形態によると、例えば、図２に図示した実施形態では、フライバックコンバータ２００は、負荷（例えば、発光ダイオード、ＬＥＤアレイ等）を駆動するために設けられるとしてよい。本開示に応じて、フライバックコンバータ２００は、交流（ＡＣ）電圧を受け取る入力部を備えるとしてよい。ある実施形態によると、入力部は、整流回路２０４、および、整流回路に接続されているトランス２０２を有するとしてよい。整流回路２０４は、全波整流器、半波整流器等であってよい。別の実施形態によると、入力部は、整流回路２０４のみを有するとしてよく、この場合には、トランス２０２は、フライバックコンバータ２００の入力端子２０２ａに接続されている外部素子と見なされる。
【００２４】
整流回路２０４は、入力電流ＩＰを示す電流２０４ａを抵抗器ＲＳに出力する。整流回路２０４は、整流電圧Ｖｉｎ  ２０４ｂをスタートアップ回路２０６およびトランス（フライバックトランス）２０８に出力する。一部の実施形態では、スタートアップ回路２０６は、コントローラ２１０に電力を供給するべく電源電圧（例えば、ＶＤＤ）を生成するとしてよい。スタートアップ回路２０６はさらに、制御信号であるＶｉｎ有効信号を生成するとしてよい。当該制御信号は、スイッチング制御信号ＳＷを出力するか否かを判断する際にコントローラ２１０が利用するとしてよい。
【００２５】
本開示によると、コントローラ２１０は、スタートアップスイッチングシーケンスおよび通常スイッチングシーケンスを実行する。これらについては以下でより詳細に説明する。コントローラ２１０は、スイッチＭ１に接続されている。一部の実施形態によると、スイッチＭ１はＭＯＳＦＥＴ電源デバイスであってよい。コントローラ２１０は、スイッチＭ１のゲート端子Ｇに結合され得るスイッチング制御信号ＳＷを生成することにより、スイッチのＯＮ状態およびＯＦＦ状態を制御する。コントローラ２１０は、過電流検知信号２１０ａを受け取る。過電流検知信号２１０ａは、一部の実施形態によると、抵抗器Ｒｓにおける電圧レベルであってよい。実施形態によると、過電流検知信号２１０ａは、入力電圧Ｖｉｎに基づいて生成されており、過電流状態を検出するために用いられるとしてよい。より詳細に後述するが、過電流信号は、一部の実施形態において、スイッチング制御信号ＳＷの生成を制御するべく用いられるとしてよい。
【００２６】
コントローラ２１０は、コントローラの動作を設定するためのパラメータを含む設定メモリ２１２に接続されているとしてよい。例えば、本開示の原理に応じて、設定メモリ２１２は、１以上のパラメータを含むとしてよく、例えば、スキップカウント２１２ａ、過電流ステップ値２１２ｂ、過電流開始値２１２ｃ、および、Ｖｏｕｔ閾値２１２ｄを含むとしてよい。これらについては、以下でより詳細に説明する。
【００２７】
一部の実施形態によると、コントローラ２１０は、特定用途向け集積回路（ＡＳＩＣ）として、または、デジタルシグナルプロセッサ（ＤＳＰ）と共に、または、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を用いて等の方法で実現されるとしてよい。設定メモリ２１２は、コントローラ２１０のロジックに組み込まれるとしてよく、または、設定メモリは、コントローラロジックとは別個のメモリデバイス（例えば、フラッシュメモリ）であってよい。
【００２８】
トランス２０８は、一次巻線Ｐおよび二次巻線Ｓを含む。整流回路２０４から得られる整流電圧２０４ｂは、一次巻線のうち「点で示した」端子に接続される。このように「点」を名称として用いるのは、トランスを設計する際に電流の流れる方向を示すべく用いられる従来の概念である。一次巻線Ｐのうち点が付与されていない端子は、スイッチＭ１のドレイン端子Ｄに接続されている。スイッチＭ１のソース端子Ｓは、グラウンド電位に接続されている。
【００２９】
二次巻線側では、二次巻線Ｓの点が付与されていない端子と、フライバックコンバータ２００の出力端子２２４ａとの間で、ダイオード２２２が接続されている。二次巻線Ｓのうち点が付与されている端子は、フライバックコンバータ２００の別の出力端子２２４ｂに接続されている。二次巻線Ｓの端子同士の間には、コンデンサ２２６が接続されている。
【００３０】
フィードバックエラー回路２２８および光カプラ２３０は、コントローラ２１０へのフィードバック経路を形成する。フィードバックエラー回路２２８は、フライバックコンバータ２００の出力電圧Ｖｏｕｔに基づいたレベルを出力する。光カプラ２３０は、コントローラ２１０の入力にフィードバック信号２１０ｂを供給する一方、同時に、フライバックコンバータ２００の出力側（つまり、二次巻線Ｓに接続されている回路）をコントローラから分離して、出力側で生成され得る高電圧による損傷からコントローラ（そして、入力側の他の回路、例えば、一次巻線Ｐに接続されている回路）を保護する。
【００３１】
より詳細に後述するが、コントローラ２１０は、フィードバック信号２１０ｂを利用して、通常スイッチングシーケンスにおいてスイッチＭ１のスイッチングを制御する。一部の実施形態において、設定メモリ２１２は、所望のレベルのＶｏｕｔを維持するためにコントローラ２１０によって利用される閾値電圧レベルＶｏｕｔ閾値２１２ｄを含むとしてよい。
【００３２】
フライバックコンバータ２００の一般的な動作には、コントローラ２１０がスイッチＭ１を所定期間にわたってオンに制御することにより、一次巻線Ｐに電流ＩＰを発生させることが含まれる。電流ＩＰは、時間の経過に応じて増加する。オン期間におけるＩＰの増加は、以下の数１で表される。
【数１】
2014500705.tif 000003
式中、ΔＩＰはオン期間における電流ＩＰの変化量、Ｖｉｎは入力電圧、ＴｏｎはスイッチＭ１のオン期間の長さ、そして、Ｌｍはトランス２０８の一次巻線Ｐのインダクタンスを表す。スイッチＭ１のオン期間において、トランス２０８の二次巻線Ｓには電流が流れない。つまり、ＩＳ＝０となる。
【００３３】
コントローラ２１０がスイッチＭ１をオフに制御すると、トランス２０８における磁界が崩壊し始めるので、電流ＩＰは停止して、電流ＩＳが発生する。オフ期間における電流ＩＳの変化量は、以下の数２で表される。
【数２】
2014500705.tif 000004
式中、ΔＩＳはオフ期間における電流ＩＳの変化量、Ｖｏｕｔはフライバックコンバータ２００の出力電圧、Ｖｆｄはダイオード２２２の順電圧降下、ＴｏｆｆはスイッチＭ１のオフ期間の長さ、Ｌｍはトランス２０８の一次巻線Ｐのインダクタンス、および、Ｎｔはトランス２０８のトランス巻線数比を表す。スイッチＭ１のオフ期間において、トランス２０８の一次巻線Ｐには電流が流れない。つまり、ＩＰ＝０となる。
【００３４】
フライバックコンバータ２００の一般的な動作をさらに説明すると、Ｖｏｕｔ＝０Ｖである電源オフ状態からの出力電圧Ｖｏｕｔの蓄積は、スイッチＭ１のオン期間およびオフ期間のサイクル毎に徐々に増加する。各サイクルでコンデンサ２２６に蓄積される電流の量は、以下の数３で表される。
【数３】
2014500705.tif 000005
式中、ΔＩａｖｇは各オフ期間における二次巻線Ｓの平均電流変化量、Ｖｉｎは入力電圧、ＴｏｎはスイッチＭ１のオン期間の長さ、Ｌｍはトランス２０８の一次巻線Ｐのインダクタンス、および、ΔＩＳはオフ期間における電流ＩＳの変化量を表す。各サイクルにおける出力電圧Ｖｏｕｔの変化量は、以下の数４で表される。
【数４】
2014500705.tif 000006
式中、ΔＶｏｕｔは出力電圧、ΔＩａｖｇは各オフ期間における二次巻線Ｓの平均電流変化量、ＴｏｆｆはスイッチＭ１のオフ期間の長さ、Ｃ０はコンデンサ２２６のキャパシタンスを表す。
【００３５】
図３を参照すると、同図に示すグラフは、コントローラ２１０が生成するスイッチング制御信号ＳＷのパルス波形３０４、および、トランス２０８における磁化電流波形３０２を示す。磁化電流は、スイッチＭ１のオン期間において一次巻線Ｐに流れる電流に関する。磁化電流は、オン期間において、トランス２０８で磁界を発生させる。続くオフ期間において、磁界は崩壊し、二次巻線Ｓにおいて電流が発生している。二次巻線Ｓにおける電流が増加し続けると、トランスにおける磁化電流は減少する。波形３０２によると、磁化電流のピークは飽和電流Ｉｓａｔと呼ばれるトランス２０８のパラメータを超えていないことが分かる。このパラメータは、最大磁束密度（Ｂｍａｘ）と呼ばれることもあり、Ｉｓａｔから算出することができる。
【００３６】
図３は、フライバックコンバータ２００の動作のうち「通常スイッチング」期間を示している。理想的な条件においては、スイッチング制御信号ＳＷは、パルス幅およびデューティーサイクルが一定であるパルスを用いて、出力電圧Ｖｏｕｔを一定のレベルに維持することができる。しかし、Ｖｏｕｔのレベルは通常変動するので、フィードバック回路２２８は、Ｖｏｕｔを一定に維持するべくコンデンサ２２６の充電量を一定に維持する機能を持つ。したがって、コントローラ２１０は、フィードバック信号２１０ｂに基づいて、スイッチング制御信号ＳＷのパルスを、周期Ｔｐｅｒｉｏｄ、オン時間ＴＯＮ、オフ時間ＴＯＦＦ等を変化させることによって、調整するとしてよい。通常スイッチング期間においては、出力電圧Ｖｏｕｔが十分に高いので、検出可能な電圧レベルがコントローラ２１０にフィードバックされて、スイッチＭ１を制御するための適切なパルス（ＳＷ）を生成する。図３に図示されている波形は、上記の考察内容を説明するべく、大きく強調されている。
【００３７】
数１から分かるように、一次巻線の電流ＩＰは、トランスのインダクタンスＬｍに反比例する。しかし、トランスが飽和状態になると（例えば、ＩＰ＞Ｉｓａｔ）、トランス２０８のコアのインダクタンスは急激に降下して、一次巻線Ｐの電流は急激に増加する。電流が急激に変化すると、スイッチＭ１のドレインとソースとの間に非常に高い電圧が発生し、十分に高い動作電圧を定格電圧としてもっていなければスイッチが損傷してしまう場合がある。通常のスイッチングについては、コントローラ２１０は、フィードバック信号２１０ｂに基づいてパルス（ＳＷ）を適宜制御することによって、トランスの磁化電流が飽和電流Ｉｓａｔを超えないように保証する。
【００３８】
図４は、トランス２０８が飽和状態になる場合を説明する。トランス２０８の磁化電流は、パルス１のオン期間において立ち上がり、オン期間の終了時にピークレベルに到達して、オフ期間において放電を開始する。しかし、磁化電流は、パルス１のオフ期間の終了時までに完全に放電するのではなく、残留磁化電流Ｉｒｅｓｉｄｕａｌ１が残る。スイッチＭ１がパルス２でオンになると、トランス２０８の磁化電流は、Ｉｒｅｓｉｄｕａｌ１のレベルから増加し始めて、パルス２のオン期間の終了時点において前回より高いピークレベルに到達する。繰り返しになるが、磁化電流はパルス２のオフ期間の終了時点までに完全に放電せず、前回より高い残留磁化電流Ｉｒｅｓｉｄｕａｌ２が残る。図４から分かるように、トランス２０８は、パルス３によってタイミングｔ１において飽和状態になる。残留磁化電流は、以下の数５によって表される。
【数５】
2014500705.tif 000007
式中、Ｉｒｅｓｉｄｕａｌは残留磁化電流、ΔＩＰはオン期間において一次巻線Ｐで生成される電流（数１を参照のこと）、ΔＩＳは続くオフ期間において二次巻線Ｓにおいて発生する電流（数２を参照のこと）、そして、Ｎｔはトランス２０８のトランス巻線数比を表す。
【００３９】
フライバックコンバータ２００が電源オフ状態から電源が入ると、出力電圧Ｖｏｕｔは最初は０Ｖであるが、０Ｖから徐々に増加する。数２および数５からは、トランス２０８における残留磁化電流は、通常のスイッチング動作期間よりもスタートアップ期間において高くなると考えられる。このため、スタートアップ期間は、トランスが飽和状態になる可能性が高くなるので、スイッチＭ１が損傷する危険性も高くなる。このため、本開示の原理によると、コントローラ２１０の実施形態は、スタートアップ期間における動作を制御する。
【００４０】
図５を参照すると、一部の実施形態において、コントローラ２１０は、パルス生成部５０２と、スタートアップスイッチングブロック５０４と、通常スイッチングブロック５０６とを備えるとしてよい。パルス生成部５０２は、スタートアップスイッチングブロック５０４および通常スイッチングブロック５０６に供給されるパルストレイン５０２ａ（Ｐｕｌｓｅ＿ｇｅｎ）を生成する。ある実施形態によると、パルストレインは、周期およびデューティーサイクルが略同じであるパルスを複数含む。これらのパルスは、スイッチング制御信号ＳＷを生成するために用いられるとしてよい。ｍｕｘ５０８は、スタートアップスイッチングブロック５０４の出力および通常スイッチングブロック５０６の出力のいずれかを、スイッチング制御信号ＳＷとして、選択する。ＭＵＸにおける選択は、コンパレータ５１０で制御される。コンパレータ５１０は、Ｖｏｕｔフィードバック信号２１０ｂと、設定メモリ２１２から受信するＶｏｕｔ閾値パラメータ２１２ｄとを比較する。
【００４１】
スイッチング制御信号ＳＷは、フライバックコンバータ２００がスタートアップシーケンスを完了させると、通常スイッチングブロック５０６から取得される。一部の実施形態によると、例えば、コンパレータ５１０は、Ｖｏｕｔフィードバック信号２１０ｂと、Ｖｏｕｔ閾値パラメータ２１２ｄとを比較することによって、スタートアップシーケンスが完了したことを示す情報を供給するとしてよい。通常スイッチング期間においては、通常スイッチングブロック５０６は単に、パルス生成部５０２で生成される出力パルスをｍｕｘ５０８へと通過させて、スイッチング制御信号ＳＷとして出力させるとしてよい。また、通常スイッチングブロック５０６は、Ｖｏｕｔについて適切な電圧レベルを維持するように、Ｖｏｕｔフィードバック信号２１０ｂに応じて、パルス生成部５０２から受信したパルスを修正または変化させるとしてよい。
【００４２】
本開示によると、スイッチング制御信号ＳＷは、例えば、コンパレータ５１０によって決められるが、フライバックコンバータ２００のスタートアップ動作期間においてスタートアップスイッチングブロック５０４から得られる。スタートアップスイッチングブロック５０４は、設定メモリ２１２からスキップカウントパラメータ２１２ａを受信する。一部の実施形態では、当該パラメータ２１２ａを用いて、スイッチング制御信号ＳＷを生成する。
【００４３】
一部の実施形態によると、ｍｕｘ５０８の出力は、スタートアップ回路２０６からのＶｉｎ有効信号によって制御されるＡＮＤゲート５１２によってゲーティングされるとしてよい。実施形態によっては、Ｖｉｎ有効信号は、電圧降下から保護するべく、スイッチング制御信号ＳＷの出力をディセーブルするために用いられる。このため、例えば、スタートアップ回路２０６が電圧降下状態を検出すると、Ｖｉｎ有効信号はＬＯになるが、それ以外の場合にはＨＩのままとなる。
【００４４】
図６を参照しつつ、図５に示すコントローラ２１０の動作を説明する。６０２において、パルス生成部５０２はパルスの生成を開始する。６０４において、設定メモリ２１２からパラメータを読み込む。例えば、スキップカウントパラメータ２１２ａを読み込んで、スタートアップスイッチングブロック５０４で利用し、Ｖｏｕｔ閾値パラメータ２１２ｄを読み込んで、コンパレータ５１０で用いる。
【００４５】
６０６において、スタートアップシーケンスが完了したか否かを判断する。実施形態によっては、スタートアップシーケンスは、Ｖｏｕｔフィードバック信号２１０ｂがＶｏｕｔ閾値パラメータ２１２ｄによって決まる閾値よりも大きい場合に、完了したと判断される。したがって、コンパレータ５１０は、Ｖｏｕｔフィードバック信号２１０ｂとＶｏｕｔ閾値パラメータ２１２ｄとを比較する。コンパレータ５１０は、Ｖｏｕｔフィードバック信号２１０ｂがＶｏｕｔ閾値パラメータ２１２ｄよりも小さい場合には、スタートアップスイッチングブロック５０４の出力を（ｍｕｘ５０８で）選択する。Ｖｏｕｔフィードバック信号２１０ｂがＶｏｕｔ閾値パラメータ２１２ｄ以上である場合、コンパレータ５１０は、（６１２において）通常スイッチングブロック５０６の出力を選択して通常スイッチングを行う。
【００４６】
Ｖｏｕｔフィードバック信号２１０ｂがＶｏｕｔ閾値パラメータ２１２ｄより小さい場合、６０８に進み、スタートアップスイッチングブロック５０４は、パルス生成部５０２からの出力５０２ａの第１のパルスを受信して、第１のパルスをｍｕｘ５０８に出力する。６１０において、スタートアップスイッチングブロック５０４は、パルス生成部から続くＮ個のパルスを受信して、これらＮ個のパルスをｍｕｘ５０８に出力しないことによって、これらＮ個のパルスをスキップする。尚、Ｎはスキップカウントパラメータ２１２ａに等しくなるように設定されている。この後、６０６に戻る。
【００４７】
図７を参照すると、タイミング波形は、パルス生成部５０２が生成するパルスと、Ｖｏｕｔフィードバック信号２１０ｂに応じて生成されるスイッチング制御信号ＳＷとの間のタイミング関係を示している。最上部の波形は、パルス生成部５０２が生成するパルストレインを示す。図６のフローチャートによると、６０６から６１０におけるスタートアップスイッチングでは、最下部の波形で示すスイッチング制御信号ＳＷが生成される。タイミングｔ１において、パルス生成部５０２からの第１のパルスは、スイッチング制御信号ＳＷの一のパルスとして現れている。この後、続くＮ個のパルスについては（図９ではＮ＝４である）、省略しており、スイッチング制御信号ＳＷに現れていない。尚、Ｎは、スキップカウントパラメータ２１２ａに等しい。この状態は、タイミングｔ２およびｔ３でも繰り返されており、Ｖｏｕｔフィードバック電圧信号２１０ｂが着実に増加している間はこのようになる。Ｖｏｕｔフィードバック電圧信号２１０ｂがタイミングｔ４においてＶｏｕｔ閾値に到達すると、通常スイッチングが行われ、パルス生成部５０２からのパルスがスイッチング制御信号ＳＷに出力される。
【００４８】
本開示によると、スイッチング制御信号ＳＷのデューティーサイクルは、スタートアップスイッチングシーケンスと通常スイッチングシーケンスとでは異なるものと考えられる。スタートアップスイッチングシーケンスは常に、スイッチング制御信号ＳＷに１パルスが出力される毎にＮ個のパルスをスキップするので、スイッチング制御信号のデューティーサイクルは、通常スイッチングに比べてスタートアップスイッチングの間は、１／（Ｎ＋１）に低減する。
【００４９】
図８を参照すると、コントローラ２１０の別の実施形態を示している。コントローラ２１０は、図５に図示したものと同じ構成要素を備える。しかし、図８に示す実施形態では、スタートアップスイッチングブロック８０４が、設定ブロックから過電流パラメータ２１２ｂおよび２１２ｃを受信する。これに加えて、スタートアップスイッチングブロック８０４は、スタートアップスイッチングシーケンスにおいて、スイッチング制御信号ＳＷのパルス幅を制御するべく、フィードバックループにおいて過電流検知信号２１０ａを利用する。
【００５０】
図９を参照しつつ、図８に示したコントローラ２１０の動作を説明する。９０２において、パルス生成部５０２はパルスの生成を開始する。９０４において、設定メモリ２１２からパラメータを読み込んで設定する。例えば、スキップカウントパラメータ２１２ａを読み込んで、スタートアップスイッチングブロック８０４で利用し、Ｖｏｕｔ閾値パラメータ２１２ｄを読み込んで、コンパレータ５１０で利用する。また、過電流ステップパラメータ２１２ｂおよび過電流スタートパラメータ２１２ｃを読み込む。過電流開始パラメータ２１２ｃを用いて、過電流閾値の初期値を設定する。
【００５１】
９０６において、スタートアップシーケンスが完了したか否かを判断する。実施形態によっては、スタートアップシーケンスは、Ｖｏｕｔフィードバック信号２１０ｂがＶｏｕｔ閾値パラメータ２１２ｄによって決まる閾値よりも大きい場合に、完了したと判断される。したがって、コンパレータ５１０は、Ｖｏｕｔフィードバック信号２１０ｂとＶｏｕｔ閾値パラメータ２１２ｄとを比較する。コンパレータ５１０は、Ｖｏｕｔフィードバック信号２１０ｂがＶｏｕｔ閾値パラメータ２１２ｄよりも小さい場合には、スタートアップスイッチングブロック５０４の出力を（ｍｕｘ５０８で）選択する。Ｖｏｕｔフィードバック信号２１０ｂがＶｏｕｔ閾値パラメータ２１２ｄ以上である場合、コンパレータ５１０は、通常スイッチングブロック５０６の出力を選択する。
【００５２】
Ｖｏｕｔフィードバック信号２１０ｂがＶｏｕｔ閾値パラメータ２１２ｄより小さい場合、９０８において、スタートアップスイッチングブロック８０４は、パルス生成部５０２の出力５０２ａがＨＩになるまで待機する。ＨＩになったタイミングで、スタートアップスイッチングブロックは出力においてロジックＨＩをアサートする（９１０）。スタートアップスイッチングブロック８０４の出力は、ｍｕｘ５０８を介して、スイッチング制御信号ＳＷに出力される。９１２において、過電流閾値は、過電流検知信号２１０ａと比較する。過電流検知信号２１０ａが過電流閾値よりも小さい場合、９２２において、パルス生成部５０２の出力５０２ａがＨＩまたはＬＯのいずれであるかを判断する。ＬＯの場合、スタートアップスイッチングブロック８０４は、９２４においてＬＯをアサートして、９０６に進む。ＨＩの場合、スタートアップスイッチングブロック８０４は、９１０においてＨＩをアサートして、９１２において過電流閾値と過電流検知信号２１０ａとを比較する動作を繰り返す。過電流検知信号２１０ａが過電流閾値を超えている場合、９１４において、スタートアップスイッチングブロック８０４の出力はロジックＬＯにアサートして、スイッチング制御信号ＳＷにおけるＯＮパルスを画定する。
【００５３】
９１６において、スタートアップスイッチングブロック５０４は、パルス生成部からＮ個のパルスを受信して、これらＮ個のパルスをｍｕｘ５０８に出力しないことによってスキップする。尚、Ｎは、スキップカウントパラメータ２１２ａに等しくなるように設定される。９１８において過電流閾値をインクリメントする場合、過電流閾値は、９２０において、設定メモリ２１２から受信する過電流ステップパラメータ２１２ｂに応じてインクリメントする。この後、９０６以降の処理を繰り返す。ループ９０６−９２０の次のパスでは、過電流閾値がインクリメントしているので、スイッチング制御信号ＳＷにおけるＯＮパルスは、ループ９０８から９１２の動作によって、広くなる。
【００５４】
９０６において、Ｖｏｕｔフィードバック信号２１０ｂがＶｏｕｔ閾値パラメータ２１２ｄよりも大きくなると、９２６に進み、過電流閾値を最終参照値に設定する。そして９２８において、通常スイッチングを実行する。
【００５５】
図１０を参照すると、タイミング波形によると、パルス生成部５０２が生成するパルス、過電流検知信号、生成されたスイッチング制御信号ＳＷの相対タイミングを、Ｖｏｕｔフィードバック信号２１０ｂに対して示している。最上部の波形は、パルス生成部５０２が生成するパルストレインを示す。図９のフローチャートによると、９０８から９１２におけるスタートアップスイッチングは、最下部の波形で示すように、タイミングｔ１においてスイッチング制御信号ＳＷに第１のパルスを発生させる。過電流閾値はＴＨ１に設定される。過電流検知信号２１０ａがＴＨ１に到達すると、第１のパルスが形成される。図示している例では、スキップカウントパラメータ２１２ａは３に設定されている。このため、続くＮ＝３個のパルスをスキップして、スイッチング制御信号ＳＷには発生させない。これをタイミングｔ２およびｔ３でも繰り返し、過電流閾値は、ＴＨ２にインクリメントさせた後、ＴＨ３にインクリメントさせる。タイミングｔ４において、Ｖｏｕｔフィードバック電圧信号２１０ｂは、Ｖｏｕｔ閾値に到達する。通常のスイッチングが行われ、パルス生成部５０２からのパルスをスイッチング制御信号ＳＷに出力する。
【００５６】
「ａ」、「ａｎ」（共に、単数を表す不定冠詞）および「ｔｈｅ」（定冠詞）といった用語は、本明細書および以下に記載する請求項で用いる場合、文脈から明らかにそうでないことが分かる場合を除き、複数も含む。また、「ｉｎ」（「において」、「の内部に」等の翻訳が該当する）の意味には、本明細書および以下に記載する請求項で用いる場合、文脈から明らかにそうでないことが分かる場合を除き、「ｉｎ」および「ｏｎ」（「において」、「上に」等の翻訳が該当する）の意味を含むものとする。
【００５７】
上記の説明は、本開示のさまざまな実施形態を、さまざまな側面の実施例に基づいて記載している。上述した例および実施形態は、当該実施形態のみと判断されるべきではなく、以下に記載する請求項で定義するように、本開示の利点および柔軟性を説明するために記載している。上述した開示内容および以下に記載する請求項に基づき、他の構成、実施形態、実施例および均等物は、当業者には明らかであり、請求項の範囲および意図から逸脱することなく利用され得る。
【図１】
2014500705.tif 000008
【図２】
2014500705.tif 000009
【図３】
2014500705.tif 000010
【図４】
2014500705.tif 000011
【図５】
2014500705.tif 000012
【図６】
2014500705.tif 000013
【図７】
2014500705.tif 000014
【図８】
2014500705.tif 000015
【図９】
2014500705.tif 000016
【図１０】
2014500705.tif 000017
【国際調査報告】
2014500705.tif 000018