(57)【要約】入力信号により表される離散事象の数を決定するデバイス（１０）を提供する。入力信号は、例えば検出器に到達する光子を表すパルスを含むものとし得る。デバイス（１０）は入力信号を読み込む複数（ｎ）の比較器回路（１４）を備える。ｉ＝１からｉ＝ｎまでの各比較器回路（１４）に対して、第ｉの比較器回路（１４）はｉ個の離散事象を表すパルスの振幅を超えるがｉ−１個の離散事象を表すパルスの振幅を超えない対応閾値を有する。各比較器回路（１４）は、入力信号がその閾値を超えるとき第１の値を出力し、入力信号がその閾値より小さいとき第２の値を出力するように構成される。デバイス（１０）は、複数の比較器回路（１４）により出力された第１の値の出力の数をカウントするカウンタ（１６）を備える。
2014524237.tif 000002
【特許請求の範囲】
【請求項１】
複数の離散事象を表す１以上のパルスを含む入力信号により表される離散事象の数を決定するデバイスであって、前記デバイスは、
前記入力信号を読み込む複数（ｎ）の比較器回路を備え、ｉ＝１からｉ＝ｎまでの各比較器回路に関して、第ｉの比較器回路はｉ個の離散事象を表すパルスの振幅を超えるがｉ−１個の離散事象を表すパルスの振幅を超えない対応閾値を有し、各比較器回路は、前記入力信号がその閾値を超えるとき第１の値を出力し、前記入力信号がその閾値より小さいとき第２の値を出力するように構成され、
更に、前記複数の比較器回路により出力された前記第１の値の出力の数をカウントするカウンタを備える、
ことを特徴とするデバイス。
【請求項２】
前記デバイスは前記入力信号を一連の時間窓として処理するように構成され、各時間窓に対して、前記カウンタは前記時間窓の開始時にゼロに設定され、前記時間窓内において前記複数の比較器回路により出力された前記第１の値の出力の数をカウントするように構成され、且つ前記デバイスは前記時間窓の終了時に前記カウントを出力するように構成されている、ことを特徴とする請求項１記載のデバイス。
【請求項３】
前記時間窓は１００ナノ秒から１ミリ秒までの範囲内である、ことを特徴とする請求項２記載のデバイス。
【請求項４】
前記時間窓は５００ナノ秒から２ミリ秒までの範囲内である、ことを特徴とする請求項３記載のデバイス。
【請求項５】
前記カウンタは、第１の比較器回路の出力が第２の値から第１の値になり第２の値に戻る完全サイクルに相当するフルパルスプロファイルの期間に亘って第１の比較器回路をモニタし、前記期間中に第１の比較器回路の第１の値の出力に対して１回をカウントするとともに他の比較器回路の第１の値の各出力に対して１回をカウントすることによって、前記複数の比較器回路により出力された第１の値の出力の数をカウントする、ことを特徴とする請求項１−４のいずれかに記載のデバイス。
【請求項６】
前記デバイスは、前記複数の比較器回路の任意の一部分を活性化又非活性化することによって前記パルス入力信号に対する前記デバイスの応答を変更するように再構成可能である、請求項１−５のいずれかに記載のデバイス。
【請求項７】
前記カウンタはフィールドプログラマブルゲートアレイで実装されている、請求項１−６のいずれかに記載のデバイス。
【請求項８】
請求項１−７のいずれかに記載のデバイスと、
離散事象を検出する検出器とを備え、前記検出器は複数の離散事象を表す１以上のパルスを含む信号を発生するように構成されている、
ことを特徴とする装置。
【請求項９】
前記検出器は単一光子感知検出器を備え、前記離散事象は単一光子事象である、ことを特徴とする請求項８記載の装置。
【請求項１０】
前記検出器はシリコンフォトマルチプライヤである、ことを特徴とする請求項９記載の装置。
【請求項１１】
分子を検査する分析デバイスを更に備え、前記分析デバイスは前記分子と相互作用して光子を出力するように構成されている、請求光８−１０のいずれかに記載の装置。
【請求項１２】
前記分析デバイスは検出窓を有するナノポアを備え、前記分析デバイスは前記検出窓を規定する局部的電磁場を生成するためにプラズモン共鳴し得る、ことを特徴とする請求項１１記載の装置。
【請求項１３】
分子をナノポア及び検出窓を備える分析デバイスに通して移動させるステップを備え、前記分析デバイスは前記検出窓を規定する局部的電磁場を生成するためにプラズモン共鳴することができ、更に、
前記分子が検出窓を通過する際に前記局部的電磁場と前記分子との相互作用中に発生される光子を検出するステップと、
複数の検出光子を表す１以上のパルスを含む信号を発生するステップと、
請求項１−７のいずれかに記載のデバイスを用いて前記検出光子の数を決定するステップと、
を備えることを特徴とする分子検査方法。
【請求項１４】
前記分子は生体分子である、ことを特徴とする請求項１３記載の分子検査方法。
【請求項１５】
前記分子は核酸である、ことを特徴とする請求項１４記載の分子検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の離散事象を表す１以上のパルスを含む入力信号で表される離散事象の数を決定するデバイスに関する。詳しくは、本発明は単一光子感知検出器から受信される信号で表される単一光子事象の数を決定するデバイスに関する。より詳しくは、本発明は、このようなデバイスを生体分子、例えば核酸のような分子により生成される光子の検出に使用して分子の特性を検査できるようにすることに関する。
【背景技術】
【０００２】
離散事象を検出し、対応する電気信号を生成するシステムにおいては、各離散事象が信号中に単パルスを生成し、各単パルスはほぼ同じ振幅にすることができる。単パルスが重なり合わなければ、信号により表される離散事象の数を決定するための電気信号の処理はかなり簡単になり得る。しかしながら、離散事象が単パルスの重複を生じるのに十分に頻繁であるとき、これは複数の離散事象を表す複合パルスを生成する。離散事象の検出がこのような複合パルスを生じ得る一つの例は、シリコンフォトマルチプライヤ（ＳｉＰＭ）のような単一光子感知検出器を用いて多数の単一光子事象を検出する場合である。
【０００３】
ＳｉＭＰのような検出器の電気出力信号を処理する既知の技術は検出器からの信号のアナログ−ディジタル（ＡＤ）変換を用いる。典型的なＡＤ変換技術は信号を一定の間隔でサンプリングし、そのデータを記憶し、そのデータを適切にプログラムされたコンピュータで後処理する。このような技術は多量のデータを記憶し処理できなければならない。サンプリング間隔が極めて短く、例えばミリ秒、マイクロ秒又はナノ秒スケールである場合には、膨大な量のデータを短時間に演算できなければならない。例えば、各パルスが毎秒１バイトのデータを使用し、５ナノ秒ごとに１つのサンプルが取られる場合、毎秒約２００メガバイトのデータが生じる。既知のＡＤ技術がミリ秒、マイクロ秒又はナノ秒スケールで生じる離散事象を表す信号（例えば多数の単一光子事象を表す信号）を分析するために必要とする量のデータの記憶及び後処理は、事象のタイムスケールが短くなるにつれてますます実行不可能になる。
【０００４】
検出器の電気出力信号を処理する既知のデバイスは多量のデータの記憶及び処理に依存し、アナログ−ディジタルキャプチャカード、例えばアドリンクテクノロジー社製のＰＸＩ−９８２０ディジタイザカード又はナショナルインスツルメンツ社製のＮＩＰＣＩ−６５５１を含んでいる。
【０００５】
特許文献１及び特許文献２は２つの動作モードを用いる光子計数技術を開示している。第１の動作モードでは、単一の比較器を用いて離散単一光子事象をカウントする。入力する光束が閾値を越え、２以上の光子が同時に到達する確率が高い場合には、特許文献１及び特許文献２のシステムは第２の動作モードに切り替わる。第２の動作モードでは、到達する光子の数を（特許文献１では）積分技術を使って、（特許文献２では）衝突事象の持続時間の間合成ディジタルパルスを発生するフリーランニング不安定マルチバイブレータをトリガすることによって推定している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開２０１０／０１８１４９号（Karim）
【特許文献２】日本国特許出願公開Ｈ０４−３６６８２号（Toshiya）
【０００７】
本発明は複数の離散事象を表すパルスプロファイルを含む入力信号で表される離散事象の数を決定するために使用できる手法を提供しようとするものである。また、本発明はミリ秒、マイクロ秒又はナノ秒スケールで生じる光子検出事象のような事象を表す信号を処理するのに適した手法を提供しようとするものでもある。
【発明の概要】
【０００８】
本発明の一つの態様は入力信号により表される離散事象の数を決定するデバイスを提供する。入力信号は複数の離散事象を表す１以上のパルスを含むことができる。本デバイスは入力信号を読み込む複数（ｎ）の比較器回路を備えることができ、ｉ＝１からｉ＝ｎまでの各比較器回路に対して、第ｉの比較器回路はｉ個の離散事象を表すパルスの振幅を超えるがｉ−１個の離散事象を表すパルスの振幅を超えない対応閾値を有し、各比較器回路は、入力信号がその閾値を超えるとき第１の値（例えばTRUE）を出力し、入力信号がその閾値より小さいとき第２の値（例えばFALSE）を出力するように構成される。本デバイスは、複数の比較器回路により出力された第１の値の出力の数をカウントするカウンタも備える。
【０００９】
入力信号を読み込む複数の比較器回路と、複数の比較器回路により出力された第１の値の出力の数をカウントするカウンタを設けることによって、複数の離散事象を表すパルスプロファイルを含む入力信号で表される離散事象の数を決定するために使用できるデバイスが提供される。第１の値の出力の数が入力信号により表される事象の数をカウントするために使用されるので、信号のサンプリング及び後処理を必要とすることなく事象の数を決定し、その数をコンピュータに送ることができる。従って、ミリ秒、マイクロ秒又はナノ秒スケールで生じる事象を表す信号を処理するのに適した手法が提供される。
【００１０】
ｎは２以上の数値であることは理解されよう。比較器回路の数ｎは、ｎ個までの単パルスからなる複合パルスを処理し得るように選択され、これは検査する離散事象の特性に依存する。好ましくは、ｎは本発明の幾つかの実施形態において２〜２０とすることができる。いくつかの実施形態ではｎは４〜１０とすることができる。
【００１１】
本デバイスは入力信号を一連の時間窓として処理するように構成することができる。各時間窓に対して、カウンタは時間窓の開始時に零に設定され、時間窓内において複数の比較器回路により出力された第１の値の出力の数をカウントすることができる。本デバイスは時間窓の終了時にそのカウントを出力することができる。このようにすると、任意の長さの時間に亘って信号を処理することができる手法が提供される。この手法は、信号の振幅がパルス群の間で零である期間を有する信号、特に信号中にパルスが存在する時間と比較して信号中にパルスが存在しない時間が長い信号を処理するのに適している。例えば、通常のＡＤ技術と比較すれば、これらの期間における信号のサンプリングは不要であるが、通常のＡＤ技術はこれらの期間中も信号のサンプリングを依然として必要とする。
【００１２】
時間窓は１００ナノ秒から１ミリ秒までの範囲内とすることができる。時間窓は５００ナノ秒から２マイクロ秒までの範囲内とすることができる。信号が処理される総時間長は任意の時間長にすることができる。
【００１３】
カウンタは、第１の比較器回路の出力が第２の値から第１の値になり第２の値に戻る（例えばFALSE−TRUE−FALSE）完全サイクルに相当するフルパルスプロファイルの期間に亘って第１の比較器回路をモニタし、前記期間中に第１の比較器回路の第１の値（例えばTRUE）の出力に対して１回をカウントするとともに他の比較器回路の第１の値（例えばTRUE）の各出力に対して１回をカウントすることによって、複数の比較器回路により出力された第１の値の出力の数をカウントすることができる。このような手法によれば複数の複合パルスを含む信号を処理することが可能になる。
【００１４】
本デバイスは、複数の比較器回路の任意の一部分を活性化又非活性化することによってパルス入力信号に対するデバイスの応答を変更するように再構成可能とすることができる。例えば、本デバイスは比較器回路の数を変更するように再構成することができるとともに、カウンタを方向した数の比較器回路で動作するように再構成することができる。
【００１５】
カウンタはフィールドプログラマブルゲートアレイで実装することができる。
【００１６】
本発明の別の態様は上述したデバイスと離散事象を検出する検出器とを備える装置を提供する。検出器は複数の離散事象を表す１以上のパルスを含む信号を発生するように構成される。
【００１７】
検出器は単一光子感知検出器を備えることができ、離散事象は単一光子事象とすることができる。例えば、検出器はシリコンフォトマルチプライヤ（ＳｉＰＭ）とすることができる。
【００１８】
本装置は更に、分子を検査する分析デバイスを備えることができる。分析デバイスは、分子と相互作用して光子（例えば、蛍光又はラマン散乱により単又は複光子事象から発生される光子）を出力するように構成することができる。分析デバイスは、出口又は入口内に又は出口又は入口に隣接して検出窓を有するナノポアを備えることができる。分析デバイスは、検出窓を規定する局部的電磁場を生成するためにプラズモン共鳴し得るものとすることができる。
【００１９】
本装置は好適には複数の検出器及び複数の分析デバイスを使用することができる。例えば、複数対の検出器及び分析デバイスのアレイを使用し、各検出器はそれと対をなす分析デバイスで発生される光子を検出するように配置することができる。
【００２０】
他の応用も考えられるが、本発明によるデバイスは、分子の特性を検査できるように、生体分子又は生体高分子等の分子により発生される光子を単一光子検出器で検出するという特定の用途に使用される。本デバイスは１つの特定の応用では遺伝物質の配列を決定するように設計された装置に使用される。具体的には、本発明による装置は特にナノデバイス等の分析デバイスのナノポアを通過するとき光子を発生する分子を検査するために使用される。通常の技術は、以下で明らかにされるように、このようなシステムにより発生される光子を検査するために特に適していない。
【００２１】
シリコンフォトマルチプライヤ（ＳｉＰＭ）又は単一光子アバランシェダイオード（ＳＰＡＤ）等の単一光子感知検出器は一般に約２０ｎｓの持続時間の短い電気信号を発生する。パルスは３５ｎｓ毎に１回のレートで到達する。ＳｉＰＭからの信号の場合には、各パルスはパルスの周期中に到達する光子の数に線形に比例する振幅を有する。
【００２２】
各光子事象を、例えば１バイトのデータとして処理する場合、１つの検出器が毎秒約３０メガバイトのレートでデータを発生する。検出器の数が増えると、コンピュータの入力バスを急速に飽和するデータレートになる。本発明による実施形態は、１つの検出器からのデータレートを毎秒１メガバイトに低減することができ、例えばＤＮＡ等の生体分子がナノポアを通過する際に発生する光子を検査するのに理想的に適した速度でそのデータを読み込むことができる。
【００２３】
ＳｉＭＰ検出器からのマルチハイト信号をＡＤ変換技術を用いて処理する場合、各検出器に高速ＡＤ変換が必要とされるので、これは非効率的である。このような変換は回路の複雑さ、部品コスト、ボードスペース及びスケーラビリードティに関して費用がかかる。本発明による実施形態は、各パルスはパルスの周期中に到達する光子の数に線形に比例する振幅を有することを認識し、それに応じて設定されたそれぞれの閾値を有する複数の比較器回路及び複数の比較器回路により出力された第１の値（例えばTRUE）の出力の数をカウントするカウンタを設けることによって、ＳｉＭＰ検出器からのマルチハイト信号を効率よく処理することができる。
【００２４】
従って、本発明の別の態様は、分子をナノポア及び検出窓を備える分析デバイスを通過するように移動させるステップを備える分子検査方法を提供する。検出窓はナノポア内に又はその出口に隣接して位置させることができ、プラズモン共鳴により局部的電磁場を発生させる手段によって規定することができる。本方法は更に、分子が検出窓を通過する際の局部的電磁場と分子との相互作用中に発生される光子を検出するステップを備えることができる。本方法は更に、複数の検出光子を表す１以上のパルスを含む信号を発生するステップを備えることができる。本方法は、本発明の一実施形態によるデバイスを用いて信号により表される検出光子の数を決定するステップを備えることもできる。
【００２５】
ナノポアは固体ナノポア又は生体ナノポアとすることができること、及び分子自体又は分子に付された蛍光タグ等のタグがナノポア通過時に光子を発生することができることは理解されよう。検査し得る分子は核酸（ＤＮＡ又はＲＮＡ）又はプロテイン／ペプチド等の生体分子を含む。核酸又は直鎖プロテイン／ペプチド等の直鎖分子が特に適している。単鎖核酸が特に適している。
【００２６】
一実施形態においては、核酸を構成する４つの塩基の特性を示す１以上のマーカで標識し、マーカが局部的電磁場との相互作用によって光子を蛍光発光により放射するようにする。
【００２７】
本発明のいくつかの実施形態が以下において、単なる一例として、添付図面を参照して詳細に説明される。図面において、同等の参照番号が同等の部分を示すために使用されている。
【図面の簡単な説明】
【００２８】
【図１】検出器、本発明によるデバイスの一実施形態、ディジタルアクイジションカード及びコンピュータを備える装置を示す。
【図２】図１のデバイスに使用される比較器回路を示す。
【図３】単パルスを含む信号及び図２の比較機械路の出力を示す。
【図４】６個の比較器回路を有する本発明によるデバイスの一実施形態を示す。
【図５ａ】一連のパルスを含む信号及び図４のデバイスの比較器回路の出力を示す。
【図５ｂ】TRUE出力の数のカウントを示す。
【図６】図４のデバイスのカウンタで実行されるステップを示す流れ図である。
【図７】検出器及び図４のデバイスで実行されるステップを示す流れ図である。
【図８】分析デバイス、検出器、図４のデバイス、ディジタルアクイジションカード及びコンピュータを示す。
【図９】本発明の一実施形態に従って実行されるステップを示す流れ図である。
【発明を実施するための形態】
【００２９】
本発明によるデバイスの実施形態は入力信号により表される離散事象の数を決定するものである。
【００３０】
図１は、検出器１０、本発明によるデバイス１２の一実施形態、ディジタルアクイジションカード２２及びコンピュータ２６を示す。デバイス１２は、複数の比較器回路１４及び比較器回路１４により出力された第１のタイプの出力の数をカウントするカウンタ１６を備える。デバイス１２はそのカウントをディジタルアクイジションカード２２を介してコンピュータ２６に出力するように構成される。コンピュータ２６はプロセッサ及びメモリを備えるコンピュータである。一実施形態では、プロセッサ及びメモリは中央バス構造に接続され、コンピュータはディスプレイアダプタを介して中央バスに接続されたディスプレイ及びそれぞれ入力デバイスアダプタを介して中央バスに接続された１以上の入力デバイス（例えばマウス及び／又はキーボード）も備える。
【００３１】
検出器１０は、図示の実施形態では光子事象１８である複数の離散事象１８を検出するように構成される。検出器１０は１つ又は一連の離散事象の検出を表すパルスを含む出力電気信号を発生するように構成される。一連のパルスの各パルスは単一の離散光子事象（単パルス）又は時間的に隣接して生じる複数の離散光子事象（重複する単パルスのエンベロープを有する複合パルスとして現れる）のいずれかに対応する。好適には、各単一パルスはほぼ同じ振幅を有するため、複合パルスは該パルスを構成する単パルスの数に比例する合成又は合計振幅を有する。例えば、複合パルスは、それが２つの単パルスからなるときは単一パルスのほぼ２倍の振幅を有し、３つの単パルスからなるときは単一パルスのほぼ３倍の振幅を有し、以下同様である。
【００３２】
図１には複数ｎの比較器回路が示されている。これらの比較器回路の各々はＣｉとして示され、ここでｉはｉ＝１〜ｎである。図１は、第１の比較器回路Ｃ１を１４（１）として、第２の比較器回路Ｃ２を１４（２）として、第ｎ比較器回路Ｃｎを１４（ｎ）として示している。図に示すように、比較器回路の系列はｉ＝１からｉ＝ｎまで続く。
【００３３】
図２は図１の比較器Ｃ１〜Ｃｎの各々に対して使用される比較器回路１４（ｉ）をより詳細に示す。比較器回路１４（ｉ）は比較器２８を備える。比較器２８は２つの入力、(i)入力信号を受信するＶin（図の３０）及び(ii)閾値または基準電圧を設定するＶref（図の３２）、を有する。比較器２８は出力Ｖout（図の３４）も有する。比較器２８は電圧源３６で給電される。電圧源３６は、比較器の動作時における電圧源の電圧トランジェント効果を低減するために２つのキャパシタ３８及び４０でバイパスされる。比較器回路は、入力信号が閾値より高いとき第１の値の出力に、入力信号が閾値より低いときの第２の値の出力に切り替わる。
【００３４】
第１及び第２の値は２つのバイナリ状態のいずれかであり、説明を簡単にするために、比較器回路の出力は、入力信号が閾値より高いときTRUEと記載し、入力信号が閾値より低いときFALSEと記載する。入力信号が閾値に等しいとき比較器回路の出力がTRUEであるかFALSEであるかは実装時固有事項であり、いずれかの設定を使用することができる。図２に示す比較器回路においては、この比較器回路は信号（Ｖin）が閾値より大きいか等しいときTRUE出力を発生し、信号（Ｖin）が閾値より小さいときFALSE出力を発生する。
【００３５】
図３は、図２の比較器回路１４（ｉ）のＶinがパルス４２を構成する電気信号に対してどのように時間とともに変化するかを示す。比較器の出力は最初FALSEである。Ｖinが時刻ｔ１でＶrefを超えると、比較器回路の出力４４（Ｖout）はFALSEからTRUEへ切り替えられる。Ｖinが時刻ｔ２で閾値より下に戻ると、比較器回路は再びFALSE出力を発生する。
【００３６】
図４は本発明によるデバイス１２の一実施形態を示し、このデバイス１２は図に比較器回路１４(１)、１４（２）、１４（３）、１４（４）１４(５)及び１４（６）として示す６個の比較器回路１４を備える。各比較器回路に使用する構造は図２について上述したとおりである。このデバイスの特定の実装は、米国、マサチュセッツ所在のアナログデバイス社からのＡＤ８６１１の単一電源４ｎｓ比較器回路を使用することができる。
【００３７】
図４の実施形態のデバイス１２は検出器１０からの出力である信号を読み込む又は受信する。信号は比較器回路１４の各々により読み込まれる。各比較器回路は、所定の振幅のパルスが受信されたときその出力がTRUEになるように設定された閾値を有する。好適には、第１の比較器回路の閾値は、単一事象を表す振幅を有するパルスがその閾値を超えてTRUE出力を発生するように設定される。２以上の事象を表す振幅を有するパルスも第１の比較器回路の閾値を超えてTRUE出力を発生する。第２の比較器回路の閾値は、単一事象を表す振幅を有するパルスはその閾値を超えないが、２以上の事象を表すパルスの振幅はその閾値を超えるように設定される。同様に、第３の比較器回路の閾値は、２つの事象を表すパルスの振幅はその閾値を超えないが、３以上の事象を表すパルスの振幅はその閾値を超えるように設定される。同様に、対応する閾値が第４、第５及び第６比較器回路に対して設定される。即ち、各比較器回路の閾値電圧はレベル“ｉ”のパルスの高さより低いがレベル“ｉ−１”のパルスの高さより高いレベルに設定される。上記の実施形態では、閾値はレベル“ｉ”のパルスの高さと“ｉ−１”のパルスの高さの中間レベル（５０％レベル）に設定される。他の実施形態では、閾値は他の適切なレベル、例えば関連するパルス高さの５０％＝８０％のレベルにすることができる。従って、上記の実施形態では、ｉ＝１からｉ＝６の各比較器回路に関し、第ｉ比較器回路は、ｉ個の離散事象を表すパルスの振幅を超えるがｉ−１個の離散事象を表すパルスの振幅は超えない対応閾値を有し、各比較器回路は、入力信号がその閾値に等しいかそれを超えるとき第１の値（例えばTRUE）を出力し、入力信号がその閾値より小さいとき第２の値（例えばFALSE）を出力する。
【００３８】
図５ａは４個のパルスの流れ又は列を含む信号に対してＶinが時間窓ｔ＝０〜ｔ＝twにおいて時間とともにどのように変化し得るかを示すとともに、この信号が図４のデバイスの６個の比較器回路によりどのように処理されるかを示す。これらのパルスは、単パルス４８（１つの事象を表す）、複合パルス５０（２つの事象を表す）、単パルス５２（１つの事象を表す）、及び複合パルス５４（３つの事象を表す）である。比較器回路１〜３は、それぞれの閾値が超えられるときにTRUE５６，５８，６０，６２，６４，６６及び６８を出力する。TRUE出力をカウントすることによって信号により表される離散事象の数（７）が得られる。そのカウント又は数は時間窓の終了時（即ちｔ=ｔｗ時）にディジタルアクイジションカード２２に出力することができ、そのカウントは次の時間窓の処理のために零に設定することができる。図４の実施形態において、ｔｗ＝１マイクロ秒である。
【００３９】
図５ｂは、図４のデバイスの６個の比較器回路によって発生されるTRUE出力の数はどのようにカウントできるかを示す。図に示すように、時間がｔ＝０からｔ＝ｔｗへと進むにつれて各TRUE出力が合計カウントに寄与する。TRUE出力５６は７０で示すように１のカウントを与え、TRUE出力５８は７２で示すようにカウントを２にインクリメントし、TRUE出力６０は７４で示すようにカウントを３にインクリメントし、TRUE出力６２は７６で示すようにカウントを４にインクリメントし、TRUE出力６４は７８で示すようにカウントを５にインクリメントし、TRUE出力６６は８０で示すようにカウント６２にインクリメントし、TRUE出力６８は８２で示すようにカウントを７にインクリメントする。
【００４０】
図４の実施形態では、カウンタ１６はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）で実装される。カウンタはＦＰＧＡで実装されるビニング回路を備え、ｔ＝ｔｗの所定の持続時間を有する時間窓のためにデータビンが使用される。
【００４１】
図６は時間窓の間図４のカウンタにより実行されるステップを示す流れ図である。図につき説明すると、ステップＳ２において、時間窓の開始時（ｔ＝０）にカウントがデータビンのために零に設定される。
【００４２】
ステップＳ４において、カウントがｔ＝ｔｗまで比較器回路からの出力に基づいてインクリメントされる。これを行うために、ＦＰＧＡのビニング回路がすべての比較器回路を同時にモニタする。比較器回路は、TRUE出力を発生するとき、論理レベルパルスを発生し、それをビニング回路に供給する。フルパルスプロファイルが到達したとき（例えば、第１の比較器回路がFALSE−TRUE−FALSEの全サイクルを経過したとき）、ビニング回路はそのパルスのTRUE出力の数をデータビンに加算する。例えば、５つの事象を表すパルスは上述したように５つの比較器回路をトリガし、５つのカウントがデータビンに加算される。時間窓の終了時に、ビン内のカウント又は数はステップＳ６においてコンピュータに転送される。ステップＳ８において次の時間窓を処理する場合には、ステップＳ２に戻って次の時間窓が処理され、ビンのカウントがその時間窓の開始時に（その時間窓のｔ＝０に）零に設定される。図４のデバイスでは、図６に示すステップは連続ループで実行され、データが処理されるか否かはディジタルアクイジションカードをスイッチオン又はオフすることによって制御される。図４の一つの特定の実施形態はＸｉｌｉｎｘ  Ｓｐａｒｔａｎ−３ＡＮという不揮発性ＦＰＧＡを使用する。
【００４３】
図４の実施形態では、カウントは６ビット２進符号としてコンピュータに転送され、ディジタルアクイジションカード２２はカウンタ１２の出力とコンピュータ２６のメモリとの間のインタフェースとして作用する。カード２２は入力ラインを介してカウンタに接続され、その入力ラインを経てカウンタ１２は２進符号数及び制御信号を出力する。カウンタ２２からの信号の受信時に、アクイジションカード２２は入力ラインをインタロゲートし、カウンタに維持されている現在の事象カウントに対応する６ビット２進数を読み込む。この６ビット２進数は次に収集カード２２内の一時メモリに記憶される。コンピュータ２６のプロセッサにより実行される命令が次にアクイジションカードからコンピュータ２６のメモリへの現在の事象カウントの転送を制御する。図４のデータの一つの特定の実施形態はＡｄｌｉｎｋ  ＰＣＩ−７３００  ＲｅｖＡという高速ディジタルアクイジションカードを使用する。
【００４４】
図４のデバイスは、パルス入力信号に対するデバイスの応答を変更するために複数の比較器回路の任意の一部を活性化又は非活性化することによって再構成することができる。図４の比較器回路はその入力を接続又は切断することによって活性化又は非活性化される。例えば、ＳＰＡＤ検出器から出力されるパルスを、このような検出器からのパルスの高さがパルス周期中に検出器に入射する光子の数に正比例しないにもかかわらず、デバイスにより分析しカウントすることができるように、比較器回路Ｃ１を除くすべての比較器回路を非活性化することができる。別の例では、所定の高より低い変動及びパルスがデバイスにより無視されるように低い閾値の比較器回路を非活性化し、検査中のシステムに重要でない雑音信号をフィルタリングする手段として作用させることができる。カウンタは活性化される比較器の数と無関係に動作可能である。
【００４５】
図７は、検出器及び図４に示すデバイスのような本発明によるデバイス１２の実施形態によって実行されるステップの流れ図を示す。ステップＳ１０において、検出器が離散事象を検出し、電気パルスの流れを含む電気信号を発生する。ステップＳ１２において、複数の比較器回路がこの信号を読み込み、この信号がそれぞれの比較器回路の閾値を超えるとき、それらの比較器回路はTRUEを出力する。ステップＳ１６において、デバイスはカウントを出力する。必要に応じ、上述したように、信号を連続的に読み込みながら、ステップＳ１２〜Ｓ１６を規定の時間窓内で実行し、信号の分析を反復することができ、各反復の開始時にカウントを零に設定することができる。
【００４６】
図８はＤＮＡ配列決定装置を示し、本装置は分析デバイス８４、検出器１０、図４に示すデバイスのような本発明によるデバイス１２、ディジタルアクイジションカード２２及びコンピュータ２６を備える。分析デバイス８４は少なくとも１つのナノポア８５を有する非導電性有孔膜及びナノポアの開口の１つの周囲に並置された（例えば金又は銀製の）金属プラズモン構造体８６からなる関連する検出窓を備える。典型的には、ナノポアは１ｎｍ〜１００ｎｍの程度の直径であり、必要に応じ、検査する分子に依存してもっと小さくすることができる（例えば１ｎｍ〜３０ｎｍ、１ｎｍ〜１０ｎｍ、１ｎｍ〜５ｎｍ又は２ｎｍ〜５ｎｍ）。分析デバイスは、塩基特定蛍光標識で適切に標識された目標分子（例えばＤＮＡ）を適切な貯蔵所からナノポアを通過して検出窓内へ移動させるように構成することができる。この実施形態では、プラズモン構造体はプラズモンリファレンスにより局部的電磁場を発生し、この局部的電磁場がＤＮＡに付された蛍光標識と相互作用してそれらを蛍光発光させ、検出器で捕集される光子を放射する。このような分析デバイスはＷＯ２００９／０３０９５３に詳細に記載されており、その全内容は参照することにより本明細書に組み込まれる。
【００４７】
図８に示されるように、蛍光発光する目標分子により発生された光子８８は単一光子事象を検出する単一光子感知検出器よりなる検出器で検出される。一実施形態では、検出器はシリコンフォトマルチプライヤ（ＳｉＰＭ）を備える。ＳｉＰＭはセルアレイを備え、各セルはガイガーモードアバランシェフォトダイオード（ＡＰＤ）を備える。光子がＡＰＤに衝突すると、ＳｉＰＭは電気パルスを出力する。例えば、２つの光子が同時に検出されたときにＳｉＰＭにより出力される電気パルスの振幅は、単一光子が検出されたときにＳｉＰＭにより出力される電気パルスの振幅の約２倍である。デバイス１２は上述したように動作し、光子の数のカウントをコンピュータ２６に転送する。
【００４８】
図９は本発明の一実施形態による分子検査方法で実行されるステップを示す流れ図である。ステップＳ２０において、分子が分析デバイスのナノポアを通して移動される。ナノポアは検出窓を有し、分析デバイスは検出窓を規定する局部的電磁場を生成するためにプラズモン共鳴し得る。ステップＳ２２において、分子が検出窓を通過するとき、局部的電磁場と分子との相互作用により放射される光子が検出される。ステップＳ２４において、複数の検出光子を表す１以上のパルスを含む信号が発生される。ステップＳ２６において、信号により表される検出光子の数が図４のデバイスのような本発明によるデバイスの実施形態を用いて決定される。
【００４９】
ステムからの時間依存光子カウントをコンピュータのメモリに捕獲後に分析することによって、システム内で標識された生体分子の動的ふるまい、特に分子の物理的運動の観察が光学系により可能になる。このような特性付けは分子の内部構造を明らかにし、それらの原子及び塩基組成に関する情報を与えてくれる。
【００５０】
上記の実施形態はほんの一例として記載したものであり、記載の実施形態はすべての点で例示とのみ考えるべきで、限定と考えるべきではない。記載の実施形態は以上の記載よりはむしろ添付の請求項により特定される本発明の範囲から逸脱することなく様々な変更が可能であることは理解されよう。
【００５１】
例えば、幾つかの実施形態では、パルス電子出力信号の検出は他の非光学検出器、例えば音響検出器、振動検出器、放射線イオン化検出器で行うことができる。いくつかの実施形態は、単一光子検出器ではなく、光信号に応答して適切なマルチレベル出力でパルス動作を示すパルス光学検出器からのパルス信号の分析にも使用することができる。
【００５２】
また、幾つかの実施形態では、ディジタルアクイジションカードを使用しないことができ、デバイスの出力は直接コンピュータに供給することもできる。いくつかの実施形態においては異なる比較器回路、カウンタ及びコンピュータを使用することもできる。例えば、ＦＰＧＡを使用しないで、カウンタは個別の論理集積回路（ＩＣ）素子を用いて実装することもできる。
【００５３】
また、比較器回路のTRUE出力はバイナリ１又は他の数値のような値にすることができる。同様に、FALSEはバイナリ０又は他の数値のような値にすることができる。他の実施形態では、TRUE及びFALSE出力を上記の実施形態と交換することができ、入力信号が規定の閾値を超えるときFALSEが出力し、入力信号が既定の閾値より小さいときTRUEが出力するようにしてもよい。このような実施形態では、カウンタは複数の比較器回路により出力されたFALSE出力の数をカウントする。
【００５４】
また、幾つかの実施形態では、ｔｗは１００ナノ秒から１ミリ秒の範囲内とすることもでき、５００ナノ秒から２マイクロ秒の範囲内とすることもできる。
【図１】
2014524237.tif 000003
【図２】
2014524237.tif 000004
【図３】
2014524237.tif 000005
【図４】
2014524237.tif 000006
【図５】
2014524237.tif 000007
【図６】
2014524237.tif 000008
【図７】
2014524237.tif 000009
【図８】
2014524237.tif 000010
【図９】
2014524237.tif 000011
【国際調査報告】
2014524237.tif 000012
2014524237.tif 000013
2014524237.tif 000014
2014524237.tif 000015
2014524237.tif 000016