(57)【要約】  処理デバイスは、第１の変調方式に従って変調を実行する複数の変調器と、複数の変調器からの出力を組み合わせるように構成されたコンバイナと、ビット・ストリームを受け取り、コンバイナが第２の変調方式に従って変調された出力を生成するように、ビット・ストリームを複数の変調器の複数の入力信号に変換するように構成された信号プロセッサとを含む。複数の変調器を、低次変調器とすることができ、変調された出力の変調方式は、たとえば、回転された４位相偏移変調（ＱＰＳＫ）、パルス振幅変調（ＰＡＭ）、高次直交振幅変調（ＱＡＭ）、および複数分解能直交振幅変調（Ｍ−ＱＡＭ）を含むことができる。
2014515226.tif 000002
【特許請求の範囲】
【請求項１】
複数の変調器であって、前記複数の変調器のそれぞれが同一の第１の変調方式に従って変調を実行する、複数の変調器と、
前記複数の変調器からの出力を組み合わせ、前記複数の変調器の前記組み合わされた出力に基づいて変調された出力を創出するように構成されたコンバイナと、
ビット・ストリームを受け取り、前記ビット・ストリームを前記複数の変調器の複数の入力信号に変換し、前記コンバイナが第２の変調方式に従って前記変調された出力を生成するような形で前記複数の変調器に前記複数の入力信号を提供するように構成された信号プロセッサと
を備える処理デバイス。
【請求項２】
前記第１の変調方式は、位相偏移変調（ＱＰＳＫ）方式であり、前記第２の変調方式は、回転されたＱＰＳＫ方式であり、
前記複数の変調器は、少なくとも第１の変調器および第２の変調器を含む、
請求項１に記載の処理デバイス。
【請求項３】
前記信号プロセッサは、前記複数の入力信号の中からの第１の入力信号を前記第１の変調器のＱ分岐に提供し、固定された信号を前記第１の変調器のＩ分岐に提供するように構成されて、前記第１の変調器が第１の出力を生成するようになり、
前記信号プロセッサは、前記複数の入力信号の中からの第２の入力信号を前記第２の変調器のＩ分岐に提供し、固定された信号を前記第２の変調器のＱ分岐に提供するように構成されて、前記第２の変調器が第２の出力を生成するようになり、
前記コンバイナは、前記第１の出力および前記第２の出力を組み合わせることによって前記変調された出力を生成するように構成されている、
請求項２に記載の処理デバイス。
【請求項４】
前記信号プロセッサは、それぞれ、前記第１の変調器および前記第２の変調器に第１の入力信号および第２の入力信号を提供し、前記第１の変調器および前記第２の変調器を制御して第１の振幅および第２の振幅を有する前記第１の出力および前記第２の出力を生成するように構成され、前記第１の振幅および前記第２の振幅は、回転されたコンステレーション（Ｘ，Ｙ）の所望の量の回転を提供するように選択される、請求項２に記載の処理デバイス。
【請求項５】
前記回転されたコンステレーション（Ｘ，Ｙ）は、
【数１】
2014515226.tif 000006
と定義され、ここで、Ａは、前記第１の振幅であり、Ｂは、前記第２の振幅であり、Θ＝π／４−αであり、α＝ａｒｃｔａｎ（Ａ／Ｂ）である、
請求項４に記載の処理デバイス。
【請求項６】
前記信号プロセッサは、前記第１の変調器に提供される前記固定された信号が、前記第１の変調器の前記Ｉ分岐が前記第１の変調器の前記出力の変動を引き起こすのを防ぎ、前記第２の変調器に提供される前記固定された信号が、前記第２の変調器の前記Ｑ分岐が前記第２の変調器の前記出力の変動を引き起こすのを防ぐように構成されている、請求項２に記載の処理デバイス。
【請求項７】
前記第１の変調方式は、４位相偏移変調（ＱＰＳＫ）方式であり、前記第２の変調方式は、パルス振幅変調（ＰＡＭ）方式であり、
前記複数の変調器は、少なくとも第１の変調器および第２の変調器を含む、
請求項１に記載の処理デバイス。
【請求項８】
前記信号プロセッサは、前記複数の入力信号の中からの第１の入力信号を前記第１の変調器のＩ分岐に提供し、固定された信号を前記第１の変調器のＱ分岐に提供するように構成されて、前記第１の変調器が第１の出力を生成するようになり、
前記信号プロセッサは、前記複数の入力信号の中からの第２の入力信号を前記第２の変調器のＩ分岐に提供し、固定された信号を前記第２の変調器のＱ分岐に提供するように構成されて、前記第２の変調器が第２の出力を生成するようになり、
前記コンバイナは、前記第１の出力および前記第２の出力を組み合わせることによって前記変調された出力を生成するように構成されている、
請求項７に記載の処理デバイス。
【請求項９】
前記第１の変調器および前記第２の変調器は、前記第１の出力の振幅が前記第２の出力の振幅の２倍になるように構成されている、請求項７に記載の処理デバイス。
【請求項１０】
前記信号プロセッサは、前記第１の変調器に提供される前記固定された信号が、前記第１の変調器の前記Ｑ分岐が前記第１の変調器の前記出力の変動を引き起こすのを防ぎ、前記第２の変調器に提供される前記固定された信号が、前記第１の変調器の前記Ｑ分岐が前記第２の変調器の前記出力の変動を引き起こすのを防ぐように構成されている、請求項７に記載の処理デバイス。
【請求項１１】
前記第１の変調方式は、４位相偏移変調（ＱＰＳＫ）方式であり、前記第２の変調方式は、パルス振幅変調（ＱＡＭ）方式であり、
前記複数の変調器は、少なくとも第１の変調器および第２の変調器を含む、
請求項１に記載の処理デバイス。
【請求項１２】
前記信号プロセッサは、前記複数の入力信号の中からの第１の入力信号を前記第１の変調器のＩ分岐に提供し、前記複数の入力信号の中からの第２の入力信号を前記第１の変調器のＱ分岐に提供するように構成されて、前記第１の変調器が第１の出力を生成するようになり、
前記信号プロセッサは、前記複数の入力信号の中からの第３の入力信号を前記第２の変調器のＩ分岐に提供し、前記複数の入力信号の中からの第４の入力信号を前記第２の変調器のＱ分岐に提供するように構成されて、前記第２の変調器が第２の出力を生成するようになり、
前記コンバイナは、前記第１の出力および前記第２の出力を組み合わせることによって前記変調された出力を生成するように構成されている、
請求項１１に記載の処理デバイス。
【請求項１３】
前記第１の変調器および前記第２の変調器は、前記第１の出力の振幅が前記第２の出力の振幅の２倍になるように構成されている、請求項１１に記載の処理デバイス。
【請求項１４】
前記複数の変調器は、第３の変調器を含み、
前記信号プロセッサは、前記複数の入力信号の中からの第５入力信号を前記第３の変調器のＩ分岐に提供し、前記複数の入力信号の中からの第６入力信号を前記第３の変調器のＱ分岐に提供するように構成されて、前記第３の変調器が第３の出力を創出するようになり、
前記コンバイナは、前記第１の出力、前記第２の出力、および前記第３の出力を組み合わせることによって前記変調された出力を生成するように構成されている、
請求項１１に記載の処理デバイス。
【請求項１５】
前記第１の変調器、前記第２の変調器、および前記第３の変調器は、前記第１の出力の振幅が前記第２の出力の振幅の２倍になり、前記第２の出力の振幅が前記第３の出力の振幅の２倍になるように構成されている、請求項１４に記載の処理デバイス。
【請求項１６】
ビット・ストリームを変調する方法であって、
前記ビット・ストリームを複数の入力信号に変換するステップと、
前記複数の入力信号を複数の変調器に提供するステップであって、前記複数の変調器のそれぞれは、同一の第１の変調方式に従って変調を実行する、ステップと、
前記複数の変調器から出力を生成するステップと、
変調された信号を生成するために前記複数の変調器からの前記出力を組み合わせるステップであって、前記複数の入力信号は、前記出力を前記組み合わせるステップが第２の変調方式に従って前記変調された信号を生成するような形で前記複数の変調器に提供される、ステップと
を含む方法。
【請求項１７】
前記第１の変調方式は、４位相偏移変調（ＱＰＳＫ）方式であり、前記第２の変調方式は、回転されたＱＰＳＫ方式であり、
前記複数の変調器は、少なくとも第１の変調器および第２の変調器を含む、
請求項１６に記載の方法。
【請求項１８】
前記生成するステップは、
前記複数の入力信号の中からの第１の入力信号を前記第１の変調器のＱ分岐に提供し、固定された信号を前記第１の変調器のＩ分岐に提供することによって、前記第１の変調器から第１の出力を生成するステップと、
前記複数の入力信号の中からの第２の入力信号を前記第２の変調器のＩ分岐に提供し、固定された信号を前記第２の変調器のＱ分岐に提供することによって、前記第２の変調器から第２の出力を生成するステップとを含む、
請求項１７に記載の方法。
【請求項１９】
前記第１の出力および前記第２の出力は、第１の振幅および第２の振幅をそれぞれ有し、前記第１の振幅および前記第２の振幅は、回転されたコンステレーション（Ｘ，Ｙ）の所望の量の回転を提供するように選択される、請求項１７に記載の方法。
【請求項２０】
前記回転されたコンステレーション（Ｘ，Ｙ）は、
【数２】
2014515226.tif 000007
と定義され、ここで、Ａは、前記第１の振幅であり、Ｂは、前記第２の振幅であり、Θ＝π／４−αであり、α＝ａｒｃｔａｎ（Ａ／Ｂ）である、
請求項１９に記載の方法。
【請求項２１】
前記第１の変調器に提供される前記固定された信号は、前記第１の変調器の前記Ｉ分岐が前記第１の変調器の前記出力の変動を引き起こすのを防ぎ、前記第２の変調器に提供される前記固定された信号は、前記第２の変調器の前記Ｑ分岐が前記第２の変調器の前記出力の変動を引き起こすのを防ぐ、請求項１７に記載の方法。
【請求項２２】
前記第１の変調方式は、４位相偏移変調（ＱＰＳＫ）方式であり、前記第２の変調方式は、パルス振幅変調（ＰＡＭ）方式であり、
前記複数の変調器は、少なくとも第１の変調器および第２の変調器を含む、
請求項１６に記載の方法。
【請求項２３】
前記生成するステップは、
前記複数の入力信号の中からの第１の入力信号を前記第１の変調器のＩ分岐に提供し、固定された信号を前記第１の変調器のＱ分岐に提供することによって、前記第１の変調器から第１の出力を生成するステップと、
前記複数の入力信号の中からの第２の入力信号を第２の変調器のＩ分岐に提供し、固定された信号を前記第２の変調器のＱ分岐に提供することによって、前記第２の変調器から第２の出力を生成するステップとを含む、
請求項２２に記載の方法。
【請求項２４】
前記第１の出力の振幅は、前記第２の出力の振幅の２倍である、請求項２２に記載の方法。
【請求項２５】
前記第１の変調器に提供される前記固定された信号は、前記第１の変調器の前記Ｑ分岐が前記第１の変調器の前記出力の変動を引き起こすのを防ぎ、前記第２の変調器に提供される前記固定された信号は、前記第２の変調器の前記Ｑ分岐が前記第２の変調器の前記出力の変動を引き起こすのを防ぐ、請求項２２に記載の方法。
【請求項２６】
前記第１の変調方式は、４位相偏移変調（ＱＰＳＫ）方式であり、前記第２の変調方式は、直交振幅変調（ＱＡＭ）方式であり、
前記複数の変調器は、少なくとも第１の変調器および第２の変調器を含む、
請求項１６に記載の方法。
【請求項２７】
前記生成するステップは、
前記複数の入力信号の中からの第１の入力信号を第１の変調器のＱ分岐に提供し、前記複数の入力信号の中からの第２の入力信号を前記第１の変調器のＩ分岐に提供することによって、前記第１の変調器から第１の出力を生成するステップと、
前記複数の入力信号の中からの第３の入力信号を前記第２の変調器のＩ分岐に提供し、前記複数の入力信号の中からの第４の入力信号を前記第２の変調器のＱ分岐に提供することによって、前記第２の変調器から第２の出力を生成するステップとを含む、
請求項２６に記載の方法。
【請求項２８】
前記第１の出力の振幅は、前記第２の出力の振幅の２倍である、請求項２６に記載の方法。
【請求項２９】
前記複数の変調器は、第３の変調器を含み、
前記生成するステップは、
前記複数の入力信号の中からの第５入力信号を前記第３の変調器のＱ分岐に提供し、前記複数の入力信号の中からの第６入力信号を前記第３の変調器のＩ分岐に提供することによって、前記第３の変調器から第３の出力を生成するステップをさらに含む、
請求項２６に記載の方法。
【請求項３０】
前記第１の変調器、前記第２の変調器、および前記第３の変調器は、前記第１の出力の振幅が前記第２の出力の振幅の２倍になり、前記第２の出力の振幅が前記第３の出力の振幅の２倍になるように構成されている、請求項２９に記載の方法。
【請求項３１】
前記変調された信号に対応するコンステレーションの所望の間隔を決定するステップと、
前記所望の間隔に基づいて前記第１の変調器および前記第２の変調器の前記出力の振幅を決定するステップと
をさらに含む、請求項２６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
例示的な諸実施形態は、一般に、信号変調方式の実施に関する。
【背景技術】
【０００２】
ワイヤレス通信ネットワークは、通信ネットワークによってカバーされる地理的区域内を移動するモバイルにワイヤレス・カバレージを提供する。ワイヤレス通信ネットワークは、ワイヤレス・ダウンリンク接続を介してモバイルにデータを送信する基地局（ＢＳ）を含む。モバイルは、ワイヤレス・アップリンク接続を介してＢＳにデータを送信することができる。ＢＳとモバイルとの両方が、データを送信する前にデータを変調する。たとえば、二進移相変調（ＢＰＳＫ）、４位相偏移変調（ＱＰＳＫ）、直交振幅変調（ＱＡＭ）、およびパルス振幅変調（ＰＡＭ）を含む、多数の異なるタイプの変調方式がある。これらの変調方式のそれぞれが、いくつかのタイプの伝送に望ましい。さらに、これらの方式のそれぞれの実施態様には、その方式を実施する基地局またはモバイル内の異なるハードウェア構成が必要である場合がある。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】「３Ｇ  ＵＭＴＳ  Ｗｉｒｅｌｅｓｓ  Ｓｙｓｔｅｍ  Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ：Ｂａｓｅｂａｎｄ  Ｐｒｏｃｅｓｓｉｎｇ  Ｈａｒｄｗａｒｅ  Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  Ｐｅｒｓｐｅｃｔｉｖｅ」、ＩＥＥＥ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｍａｇａｚｉｎｅ、２００６年９月、５２〜５８頁
【非特許文献２】「Ａｎ  Ｅｉｇｈｔ−Ｕｓｅｒ  ＵＭＴＳ  Ｃｈａｎｎｅｌ  Ｕｎｉｔ  Ｐｒｏｃｅｓｓｏｒ  ｆｏｒ  ３ＧＰＰ  Ｂａｓｅ  Ｓｔａｔｉｏｎ  Ａｐｐｌｉｃａｔｉｏｎｓ」、ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ、３９巻、第９号、２００４年９月
【非特許文献３】「Ｐｒｏｐｏｓｅｄ  Ｔｅｘｔ  ｏｆ  Ｃｏｄｉｎｇ−Ｒｏｔａｔｅｄ−Ｍｏｄｕｌａｔｉｏｎ  ＯＦＤＭ  ｓｙｓｔｅｍ  ｆｏｒ  ｔｈｅ  ＩＥＥＥ  ８０２．１６ｍ  Ａｍｅｎｄｍｅｎｔ」、ＩＥＥＥ  Ｃ８０２．１６ｍ−０９／０４１４
【非特許文献４】「Ｓｉｇｎａｌ  Ｓｐａｃｅ  Ｄｉｖｅｒｓｉｔｙ：Ａ  Ｐｏｗｅｒ−ａｎｄ  Ｂａｎｄｗｉｄｔｈ−Ｅｆｆｉｃｉｅｎｔ  Ｄｉｖｅｒｓｉｔｙ  Ｔｅｃｈｎｉｑｕｅ  ｆｏｒ  ｔｈｅ  Ｒａｙｌｅｉｇｈ  Ｆａｄｉｎｇ  Ｃｈａｎｎｅｌ」、ＩＥＥＥ  ＴＲＡＮＳ  ＯＮ  ＩＮＦＯＲ  ＴＨＥＯＲＹ、４４巻、第４号、１９９８年７月
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例示的な実施形態は、低次変調器を使用して諸変調方式を実施する装置および方法を対象とする。
【課題を解決するための手段】
【０００５】
一実施形態によれば、処理デバイスは、複数の変調器であって、複数の変調器のそれぞれが同一の第１の変調方式に従って変調を実行する、複数の変調器と、複数の変調器からの出力を組み合わせ、複数の変調器の組み合わされた出力に基づいて変調された出力を創出するように構成されたコンバイナと、信号プロセッサとを含む。信号プロセッサは、ビット・ストリームを受け取り、ビット・ストリームを複数の変調器の複数の入力信号に変換し、コンバイナが第２の変調方式に従って変調された出力を生成するような形で複数の変調器に複数の入力信号を提供するように構成されている。
【０００６】
一実施形態によれば、第１の変調方式は、位相偏移変調（ＱＰＳＫ）方式であり、第２の変調方式は、回転されたＱＰＳＫ方式である。複数の変調器は、少なくとも第１の変調器および第２の変調器を含む。信号プロセッサは、複数の入力信号の中からの第１の入力信号を第１の変調器のＱ分岐に提供し、固定された信号を第１の変調器のＩ分岐に提供するように構成されて、第１の変調器が第１の出力を生成するようになり、信号プロセッサは、複数の入力信号の中からの第２の入力信号を第２の変調器のＩ分岐に提供し、固定された信号を第２の変調器のＱ分岐に提供するように構成されて、第２の変調器が第２の出力を生成するようになり、コンバイナは、第１の出力および第２の出力を組み合わせることによって、変調された出力を生成するように構成されている。
【０００７】
一実施形態によれば、第１の変調方式は、４位相偏移変調（ＱＰＳＫ）であり、第２の変調方式は、パルス振幅変調（ＰＡＭ）方式である。複数の変調器は、少なくとも第１の変調器および第２の変調器を含む。信号プロセッサは、複数の入力信号の中からの第１の入力信号を第１の変調器のＩ分岐に提供し、固定された信号を第１の変調器のＱ分岐に提供するように構成されて、第１の変調器が第１の出力を生成するようになり、信号プロセッサは、複数の入力信号の中からの第２の入力信号を第２の変調器のＩ分岐に提供し、固定された信号を第２の変調器のＱ分岐に提供するように構成されて、第２の変調器が第２の出力を生成するようになり、コンバイナは、第１の出力および第２の出力を組み合わせることによって変調された出力を生成するように構成されている。
【０００８】
一実施形態によれば、第１の変調方式は、４位相偏移変調（ＱＰＳＫ）方式であり、第２の変調方式は、パルス振幅変調（ＱＡＭ）方式である。複数の変調器は、少なくとも第１の変調器および第２の変調器を含む。信号プロセッサは、複数の入力信号の中からの第１の入力信号を第１の変調器のＩ分岐に提供し、複数の入力信号の中からの第２の入力信号を第１の変調器のＱ分岐に提供するように構成されて、第１の変調器が第１の出力を生成するようになり、信号プロセッサは、複数の入力信号の中からの第３の入力信号を第２の変調器のＩ分岐に提供し、複数の入力信号の中からの第４の入力信号を第２の変調器のＱ分岐に提供するように構成されて、第２の変調器が第２の出力を生成するようになり、コンバイナは、第１の出力および第２の出力を組み合わせることによって変調された出力を生成するように構成されている。
【０００９】
一実施形態によれば、ビット・ストリームを変調する方法は、ビット・ストリームを複数の入力信号に変換するステップと、複数の入力信号を複数の変調器に提供するステップであって、複数の変調器のそれぞれは、同一の第１の変調方式に従って変調を実行する、ステップと、複数の変調器から出力を生成するステップと、変調された信号を生成するために複数の変調器からの出力を組み合わせるステップとを含む。複数の入力信号は、出力を組み合わせるステップが第２の変調方式に従って変調された信号を生成するような形で複数の変調器に提供される。
【００１０】
一実施形態によれば、第１の変調方式は、４位相偏移変調（ＱＰＳＫ）方式であり、第２の変調方式は、回転されたＱＰＳＫ方式である。複数の変調器は、少なくとも第１の変調器および第２の変調器を含む。生成するステップは、複数の入力信号の中からの第１の入力信号を第１の変調器のＱ分岐に提供し、固定された信号を第１の変調器のＩ分岐に提供することによって、第１の変調器から第１の出力を生成するステップと、複数の入力信号の中からの第２の入力信号を第２の変調器のＩ分岐に提供し、固定された信号を第２の変調器のＱ分岐に提供することによって、第２の変調器から第２の出力を生成するステップとを含む。
【００１１】
一実施形態によれば、第１の変調方式は、４位相偏移変調（ＱＰＳＫ）方式であり、第２の変調方式は、パルス振幅変調（ＰＡＭ）方式である。
【００１２】
複数の変調器は、少なくとも第１の変調器および第２の変調器を含む。生成するステップは、複数の入力信号の中からの第１の入力信号を第１の変調器のＩ分岐に提供し、固定された信号を第１の変調器のＱ分岐に提供することによって、第１の変調器から第１の出力を生成するステップと、複数の入力信号の中からの第２の入力信号を第２の変調器のＩ分岐に提供し、固定された信号を第２の変調器のＱ分岐に提供することによって、第２の変調器から第２の出力を生成するステップとを含む。
【００１３】
一実施形態によれば、第１の変調方式は、４位相偏移変調（ＱＰＳＫ）方式であり、第２の変調方式は、直交振幅変調（ＱＡＭ）方式である。複数の変調器は、少なくとも第１の変調器および第２の変調器を含む。生成するステップは、複数の入力信号の中からの第１の入力信号を第１の変調器のＱ分岐に提供し、複数の入力信号の中からの第２の入力信号を第１の変調器のＩ分岐に提供することによって、第１の変調器から第１の出力を生成するステップと、複数の入力信号の中からの第３の入力信号を第２の変調器のＩ分岐に提供し、複数の入力信号の中からの第４の入力信号を第２の変調器のＱ分岐に提供することによって、第２の変調器から第２の出力を生成するステップとを含む。
【００１４】
本発明の例示的な実施形態は、以下に提供される詳細な説明および添付図面からより十分に理解されるようになる。添付図面では、同様の要素が同様の符号によって表され、添付図面は、例示としてのみ与えられるにすぎず、したがって、本発明について限定するものではない。
【図面の簡単な説明】
【００１５】
【図１】一実施形態によるワイヤレス通信ネットワークの一部を示す図である。
【図２】例示的な実施形態による、ＢＳまたはモバイルのいずれかで使用可能なベースバンド・プロセッサ・システムの例示的な構造を示す図である。
【図３】４位相偏移変調（ＱＰＳＫ）変調方式を実施するディジタル信号プロセッサ（ＤＳＰ）ユニットおよび特定用途向け集積回路（ＡＳＩＣ）ユニットの例示的な動作を示す図である。
【図４】二進位相偏移変調（ＢＰＳＫ）変調方式を実施するＤＳＰユニットおよびＡＳＩＣユニットの例示的な動作を示す図である。
【図５】例示的な実施形態による回転されたＱＰＳＫ方式を実施するＤＳＰユニットおよびＡＳＩＣユニットの例示的な構成を示す図である。
【図６】図５に示された構成を使用して回転されたＱＰＳＫ方式を実施する方法を示す図である。
【図７Ａ】例示的な実施形態による４パルス振幅変調（ＰＡＭ）方式および８−ＰＡＭ方式を実施するＤＳＰユニットおよびＡＳＩＣユニットの例示的な構成を示す図である。
【図７Ｂ】例示的な実施形態による４パルス振幅変調（ＰＡＭ）方式および８−ＰＡＭ方式を実施するＤＳＰユニットおよびＡＳＩＣユニットの例示的な構成を示す図である。
【図８】図７に示された構成を使用してＰＡＭ方式を実施する方法を示す図である。
【図９】例示的な実施形態による１６−ＱＡＭ方式を実施するＤＳＰユニットおよびＡＳＩＣユニットの例示的な構成を示す図である。
【図１０】例示的な実施形態によるＱＡＭ方式を実施する方法を示す図である。
【図１１】図９に示された出力信号Ｔｘに対応する１６−ＱＡＭコンステレーションを説明するベクトル表現を示すグラフである。
【図１２】例示的な実施形態による複数分解能ＱＡＭ方式を説明するコンステレーションを示す図である。
【図１３】例示的な実施形態による６４−ＱＡＭを実施するＤＳＰおよびＡＳＩＣユニット２２０の例示的な構成を示す図である。
【図１４】高次ＱＡＭ方式を実施するシステムを説明するグラフである。
【発明を実施するための形態】
【００１６】
次に、本発明のさまざまな例示的な実施形態を、本発明のいくつかの例示的な実施形態を示す添付図面を参照して、より十分に説明する。
【００１７】
本発明の詳細な例示的実施形態を、本明細書で開示する。しかし、本明細書で開示される特定の構造的詳細および機能的詳細は、単に、本発明の例示的な実施形態を説明するための代表にすぎない。しかし、本発明を、多数の代替形態で具現化することができ、本発明を、本明細書で示される実施形態だけに限定されるものと解釈してはならない。
【００１８】
したがって、本発明の例示的な実施形態は、さまざまな変更形態および代替形態が可能であるが、その実施形態を、例として図面に示し、本明細書で詳細に説明する。しかし、本発明の例示的な実施形態を開示される特定の形態に限定する意図はなく、逆に、本発明の例示的な実施形態は、本発明の範囲に含まれるすべての変更形態、同等物、および代替形態を包含すべきであることを理解されたい。同様の符号は、図面の説明全体を通じて同様の要素を指す。本明細書で使用されるとき、用語「および／または」は、関連するリストされた項目のうちの１つまたは複数の任意のすべての組合せを含む。
【００１９】
要素が、別の要素に「接続される（ｃｏｎｎｅｃｔｅｄ）」または「結合される（ｃｏｕｐｌｅｄ）」ものとして言及されるとき、これを、他方の要素に直接に接続しまたは結合することができ、あるいは、介在する要素が存在してもよいことが理解されよう。対照的に、ある要素が、別の要素に「直接に接続される」または「直接に結合される」ものとして言及されるとき、介在する要素は存在しない。要素の間の関係を記述するのに使用される他の単語は、同様の形で解釈されなければならない（たとえば、「〜の間（ｂｅｔｗｅｅｎ））対「直接に〜の間（ｄｉｒｅｃｔｌｙ  ｂｅｔｗｅｅｎ）」、「隣接する（ａｄｊａｃｅｎｔ）」対「直接に隣接する（ｄｉｒｅｃｔｌｙ  ａｄｊａｃｅｎｔ）」など）。
【００２０】
本明細書で使用される用語法は、特定の実施形態を説明するためのみのものであって、本発明の例示的な実施形態について限定的であることは意図されていない。本明細書で使用されるとき、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈がそうではないことを明らかに示さない限り、複数形をも含むことが意図されている。さらに、用語「ｃｏｍｐｒｉｓｅｓ（備える、含む）」、「ｃｏｍｐｒｉｓｉｎｇ（備える、含む）」、「ｉｎｃｌｕｄｅｓ（含む）」、および／または「ｉｎｃｌｕｄｉｎｇ（含む）」は、本明細書で使用されるとき、述べられる特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそのグループの存在または追加を除外しないことを理解されたい。
【００２１】
また、いくつかの代替実施態様で、示される機能／行為が、図に示された順序から外れて行われる可能性があることに留意されたい。たとえば、連続して示される２つの図が、関連する機能性／行為に依存して、実際には実質的に同時に実行されることも、あるいは、時々逆の順序で実行されることもある。
【００２２】
本明細書で使用されるときに、モバイルという用語は、端末、アクセス端末（ＡＴ）、モバイル・ユニット、移動局、モバイル・ユーザ、ユーザ機器（ＵＥ）、加入者、ユーザ、リモート・ステーション、アクセス端末、受信機などと同義と考えることができ、以下では時々そのように称する場合があり、ワイヤレス通信ネットワーク内のワイヤレス・リソースのリモート・ユーザを記述する場合がある。基地局（ＢＳ）という用語は、ベース・トランシーバ基地局（ＢＴＳ）、ＮｏｄｅＢ、ｅｘｔｅｎｄｅｄ  Ｎｏｄｅ  Ｂ（ｅＮＢ）、フェムト・セル、アクセス・ポイントなどと同義と考えることができ、かつ／またはそのように称する場合があり、ネットワークと１つまたは複数のユーザとの間のデータ接続性および／または音声接続性に関する無線ベースバンド機能を提供する機器を記述する場合がある。
【００２３】
例示的な実施形態を、適切なコンピューティング環境内で実施されるものとして本明細書で議論する。必要ではないが、例示的実施形態を、１つまたは複数のコンピュータ・プロセッサまたはＣＰＵによって実行される、プログラム・モジュールまたは機能プロセスなどのコンピュータ実行可能命令の概括的文脈で説明する。概して、プログラム・モジュールまたは機能プロセスは、特定のタスクを実行するか特定の抽象データ型を実施する、ルーチン、プログラム、オブジェクト、構成要素、データ構造などを含む。
【００２４】
本明細書で議論するプログラム・モジュールおよび機能プロセスを、既存の通信ネットワーク内で既存のハードウェアを使用して実施することができる。たとえば、本明細書で議論するプログラム・モジュールおよび機能プロセスを、既存のネットワーク要素または制御ノード（たとえば、図１に示されたＢＳまたはモバイル）で既存のハードウェアを使用して実施することができる。そのような既存のハードウェアは、１つまたは複数のディジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）コンピュータ、または類似物を含むことができる。
【００２５】
次の説明では、別段の指示がない限り、例示的実施形態を、１つまたは複数のプロセッサによって実行される行為と動作の記号表現（たとえば、流れ図の形の）とに関して説明する。したがって、時々コンピュータで実行されると称されるそのような行為および動作が、構造化された形でデータを表す電気信号のプロセッサによる操作を含むことが理解されよう。この操作は、当業者によく理解される形でコンピュータの動作を再構成しまたは他の形で変更する、コンピュータのメモリ・システム内の位置のデータを変換し、またはこれを維持する。
【００２６】
図１に、ワイヤレス通信ネットワーク１００の一部を示す。ワイヤレス通信ネットワーク１００は、たとえば、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ）、またはロング・ターム・エボリューション（ＬＴＥ）プロトコルに従うことができる。ワイヤレス通信ネットワーク１００は、モバイル１１０および基地局（ＢＳ）１２０を含むことができる。ＢＳ１２０は、ＢＳ１２０に関連するセルまたは地理的領域内のモバイル１００にワイヤレス・カバレージを提供することができる。したがって、ＢＳ１２０およびモバイル１１０は、両方とも、ワイヤレスでお互いとの間でデータを送信し、受信することができる。モバイル１１０またはＢＳ１２０のいずれかから送信されるデータは、無線信号の形で無線で送信される前に、まず変調される。この変調を実行するために、ＢＳ１２０とモバイル１１０との両方が、ベースバンド・プロセッサ・システムを含むことができる。
【００２７】
図２に、例示的な実施形態による、ＢＳまたはモバイルのいずれかで使用できるベースバンド・プロセッサ・システム２００の例示的な構造を示す。図２を参照すると、ベースバンド・プロセッサ・システム２００は、ディジタル信号プロセッサ（ＤＳＰ）ユニット２１０、特定用途向け集積回路（ＡＳＩＣ）ユニット２２０、およびメモリ・ユニット２３０を含むことができる。
【００２８】
メモリ・ユニット２３０は、たとえばＳＲＡＭタイプのメモリ・デバイスを含む、任意の既知のタイプのメモリ・デバイスとすることができる。
【００２９】
ＤＳＰユニット２１０は、たとえば信号を処理できるプロセッサを含む。たとえば、ＤＳＰユニット２１０は、入力ビット・ストリームに対する直並列変換またはグレイ・コード変換を実行するのに必要なハードウェアを含む。ＤＳＰユニット２１０は、たとえば、プログラム内に含まれる実行可能命令に基づいて、信号に対して処理動作を実行することができる。ＤＳＰユニット２１０を制御するプログラムは、たとえばメモリ・ユニット２３０内に格納される。ＤＳＰユニット２１０は、たとえばバス２４０を介して、ＡＳＩＣユニット２２０およびメモリ・ユニット２３０に接続される。ＤＳＰユニット２１０は、たとえばバス２４０を使用して、ＡＳＩＣユニット２２０およびメモリ・ユニット２３０ヘおよび／またはからデータ信号および制御信号を送り、かつ／または受け取ることができる。以下でより詳細に議論するように、ＤＳＰユニット２１０は、ＡＳＩＣユニット２２０の動作を制御するためにＡＳＩＣユニット２２０に制御信号を送ることができる。たとえば、ＤＳＰユニット２１０は、ＡＳＩＣユニット２２０内の変調器の入力を制御することができる。ＤＳＰユニット２１０は、ＡＳＩＣユニット２２０内の変調器の出力の振幅を制御することもできる。ＤＳＰユニット２１０の例示的な構造は、その全体が参照によって本明細書に組み込まれている、「３Ｇ  ＵＭＴＳ  Ｗｉｒｅｌｅｓｓ  Ｓｙｓｔｅｍ  Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ：Ｂａｓｅｂａｎｄ  Ｐｒｏｃｅｓｓｉｎｇ  Ｈａｒｄｗａｒｅ  Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  Ｐｅｒｓｐｅｃｔｉｖｅ」、ＩＥＥＥ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｍａｇａｚｉｎｅ、２００６年９月、５２〜５８頁で議論されている。
【００３０】
ＡＳＩＣユニット２２０は、入力ビット・ストリームを変調するハードウェアを含む。ＡＳＩＣユニット２２０は、１つまたは複数の変調器を含む。変調器は、たとえば、４位相偏移変調（ＱＰＳＫ）変調器とすることができる。変調器のそれぞれは、入力信号を受け取り、変調された信号を出力することができる。変調器は、異なる振幅で変調された信号を出力することができる。変調器のそれぞれが変調された信号を出力する振幅を、ＤＳＰユニット２１０によって制御することができる。
【００３１】
ＡＳＩＣユニット２２０は、信号、たとえば変調された信号を、それぞれＲｘ入力インターフェース２２４およびＴｘ出力インターフェース２２２を介して受信し、送信することができる。ＡＳＩＣユニット２２０は、Ｔｘ出力インターフェース２２２から組み合わされた信号を出力するために複数の信号を組み合わせることができる。たとえば、ＡＳＩＣユニット２２０内のＱＰＳＫ変調器のそれぞれは、別々の変調された出力を生成することができ、これらの別々の変調された出力のそれぞれは、Ｔｘ出力インターフェース２２２に供給され得、別々の出力が、Ｔｘ出力インターフェース２２２で組み合わされ、組み合わされた変調された出力としてＴｘ出力インターフェース２２２から出力される。ＤＳＰユニット２１０は、変調された出力を組み合わせ、組み合わされた変調された信号を出力するようにＡＳＩＣユニットを制御することができる。ＡＳＩＣユニット２２０の例示的な構造は、その全体が参照によって本明細書に組み込まれている、「Ａｎ  Ｅｉｇｈｔ−Ｕｓｅｒ  ＵＭＴＳ  Ｃｈａｎｎｅｌ  Ｕｎｉｔ  Ｐｒｏｃｅｓｓｏｒ  ｆｏｒ  ３ＧＰＰ  Ｂａｓｅ  Ｓｔａｔｉｏｎ  Ａｐｐｌｉｃａｔｉｏｎｓ」、ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ、３９巻、第９号、２００４年９月で議論されている。
【００３２】
例示的な実施形態によれば、ベースバンド・プロセッサ・システム２００は、ＡＳＩＣ送信器ハードウェア（Ｔｘ  ＡＳＩＣ）の再設計を全く必要とせずに、複数のタイプの変調方式を実施することができる。たとえば、下でより詳細に議論するように、ベースバンド・プロセッサ・システム２００は、例示的な実施形態に従って、回転されたＱＰＳＫ方式、パルス振幅変調（ＰＡＭ）方式、および直交振幅変調（ＱＡＭ）方式を実施することができる。ＰＡＭ方式は、４−ＰＡＭ方式を含むが、これに限定されない。ＱＡＭ方式は、１６−ＱＡＭ方式と、６４−ＱＡＭを含む高次変調（ＨＯＭ）方式とを含むが、これに限定されない。下でより詳細に議論するように、ＤＳＰユニット２１０の適当なプログラミングを提供することによって、上で議論したすべての方式を、たとえばＡＳＩＣユニット２２０内の１つまたは複数のＱＰＳＫ変調器だけを使用して実施することができる。したがって、例示的な実施形態によれば、既存のベースバンド・プロセッサ・システムは、低次変調器を使用して、ＨＯＭ方式を含む変調方式の拡張されたセットを実施することができ、したがって、新しいハードウェアは不要である。
【００３３】
ＤＳＰユニット２１０およびＡＳＩＣユニット２２０の能力を、これから図３〜図１４を参照して下でより詳細に議論する。
【００３４】
ＱＰＳＫ変調の実施
図３に、ＱＰＳＫ変調方式を実施するＤＳＰユニット２１０およびＡＳＩＣユニット２２０の例示的な動作を示す。図３に示されているように、ＤＳＰユニット２１０は、直並列（Ｓ／Ｐ）変換機能３１０とグレイ・コード変換機能３２０とを実施することができる。Ｓ／Ｐ変換機能３１０は、ビット・ストリームｂｉの形でデータを受け取り、ビット・ストリームｂｉに基づいて、第１のビット・ストリームｂ０および第２のビット・ストリームｂ１の形の並列データを作る。データｂｉは、モバイルからの送信の場合にはアップリンク・データ、ＢＳからの送信の場合にはダウンリンク・データとすることができる。グレイ・コード変換機能３２０は、第１のビット・ストリームｂ０および第２のビット・ストリームｂ１を受け取り、これらのビット・ストリームをグレイ・コードに変換し、グレイ・コード変換さされビット・ストリームｂ０およびｂ１として信号ＩおよびＱを出力する。ビット・ストリームＩおよびＱは、ＱＰＳＫ変調器３３０の同相（Ｉ）分岐入力および直角位相（Ｑ）分岐入力に対応する。図３のテーブル３１２は、グレイ・コード変換の前の値０〜３に対応するビット・ストリームｂ０およびｂ１を示し、テーブル３２２は、グレイ・コード変換の後の値０〜３に対応するビット・ストリームＩおよびＱを示す。図３のテーブル３２２によって示されるように、グレイ・コード変換の後には、値０〜３の隣接する２ビット表現の間で、一時に１ビットだけが変化する。
【００３５】
グレイ・コード変換されたビット・ストリームは、ＡＳＩＣユニット２２０内に含まれるＱＰＳＫ変調器３３０に供給される。上で説明したように、ビット・ストリームＩおよびＱは、ＱＰＳＫ変調器３３０の同相（Ｉ）分岐および直角位相（Ｑ）分岐入力に対応する。ＱＰＳＫ変調器３３０は、Ｉビット・ストリームおよびＱビット・ストリームに対してＱＰＳＫ変調を実行する。出力信号Ｔｘを、Ｔｘ＝Ａ（Ｉ＋ｊＱ）と表すことができ、ここで、Ａは、出力信号Ｔｘの振幅であり、ｊ２＝−１である。
【００３６】
ＱＰＳＫコンステレーション３４０は、振幅Ａに１がセットされると仮定して、出力信号Ｔｘに対応するコンステレーションを示す。
【００３７】
ＢＰＳＫ変調の実施
図４に、ＢＰＳＫ変調方式を実施するＤＳＰユニット２１０およびＡＳＩＣユニット２２０の例示的な構成を示す。
【００３８】
たとえば、図４に示されているように、ＤＳＰユニット２１０は、すべてのビット・ストリームｂｉを、ＡＳＩＣユニット２２０内に含まれるＱＰＳＫ変調器４１０のＱ分岐に供給する。ＤＳＰユニット２１０は、ＱＰＳＫ変調器４１０のＩ分岐入力への０の固定された論理値を維持する。ＱＰＳＫ変調器は、実質的にＢＰＳＫ出力である出力を作ることによって応答する。すなわち、図４２０によって示されるフルＱＰＳＫコンステレーションとは対照的に、上で説明したように固定された入力をうけるＱＰＳＫ変調器によって出力されるシンボルは、図４３０に示されているようにＢＰＳＫコンステレーションに制限される。
【００３９】
回転されたＱＰＳＫ変調の実施
図５に、例示的な実施形態による回転されたＱＰＳＫ方式を実施するＤＳＰユニット２１０およびＡＳＩＣユニット２２０の例示的な構成を示す。
【００４０】
たとえば、図５に示されているように、ＱＰＳＫ変調を、ＡＳＩＣユニット２２０内に含まれる第１のＱＰＳＫ変調器５１０および第２のＱＰＳＫ変調器５２０を使用することによって実施することができる。さらに、図５に示されているように、ＤＳＰユニット２１０は、並列ビット・ストリームｂ０およびｂ１を作成するために、入力ビット・ストリームｂｉに対して直並列Ｓ／Ｐ変換機能５７０を実行することができる。さらに、ＤＳＰユニット２１０は、ＡＳＩＣユニット２２０の第１のＱＰＳＫ変調器５１０および第２のＱＰＳＫ変調器５２０に変換されたビット・ストリームを供給する前に、並列ビット・ストリームｂ０およびｂｉに対してグレイ・コード機能５８０を実行することができる。図６に、図５に示された構成を使用して回転されたＱＰＳＫ方式を実施する方法を示す。
【００４１】
図６を参照すると、ステップＳ６１０では、入力信号は、Ｉ分岐入力を０に固定された第１の変調器のＱ分岐入力に供給される。ステップＳ６２０では、第１の出力は第１の変調器から生成される。
【００４２】
たとえば、図５に示されているように、ＤＳＰユニット２１０は、対応するＩ分岐入力を、たとえば第１のＱＰＳＫ変調器５１０で０Ｖに固定するように構成しながら（図５ではＩ０としてラベル付けされている）、第１のＱＰＳＫ変調器５１０のＱ分岐入力にグレイ・コード変換されたビット・ストリームｂ０を出力する（図５ではＱ０としてラベル付けされている）。さらに、第１の変調器５１０は、第１の出力信号Ｏｕｔ０を生成する。第１の出力信号Ｏｕｔ０を、Ｏｕｔ０＝Ａ×ｊ×Ｑ０と定義することができ、ここで、Ａは、第１のＱＰＳＫ変調器５１０によって出力される信号の振幅であり、ｊ２＝−１である。第１の出力信号Ｏｕｔ０は、ＢＰＳＫコンステレーション５１５を構成する値をとることができる。
【００４３】
図６に戻って、ステップＳ６３０では、入力信号は、Ｑ分岐入力を０に固定された第２の変調器のＩ分岐入力に供給される。ステップＳ６４０では、第２の出力は第２の変調器から生成される。ステップＳ６１０〜Ｓ６４０は、直列に実行されるものとして図示されているが、ステップＳ６１０〜Ｓ６２０を、ステップＳ６３０〜Ｓ６４０と並列に実行できることを理解されよう。
【００４４】
たとえば、図５に示されているように、ＤＳＰユニット２１０は、対応するＱ分岐入力を、たとえば第２のＱＰＳＫ変調器５２０について０Ｖに固定するように構成しながら（図５ではＱ１とされている）、グレイ・コード変換されたビット・ストリームｂ１を出力し、これを第２のＱＰＳＫ変調器５２０のＩ分岐入力に向ける（図５ではＩ１としてラベル付けされている）。さらに、第２の変調器５２０は、第２の出力信号Ｏｕｔ１を生成する。第２の出力信号Ｏｕｔ１を、Ｏｕｔ１＝Ｂ×Ｉ１と定義することができ、ここで、Ｂは、第２のＱＰＳＫ変調器５２０によって出力される信号の振幅である。第２の出力信号Ｏｕｔ１は、ＢＰＳＫコンステレーション５２５を構成する値をとることができる。
【００４５】
図６を参照すると、ステップＳ６５０では、変調された信号を、第１の出力および第２の出力に基づいて生成する。
【００４６】
たとえば、図５に示されているように、第１の出力信号Ｏｕｔ０および第２の出力信号Ｏｕｔ１を、加算器５３０を使用して組み合わせて、変調された信号Ｔｘを生成することができる。加算器５３０は、たとえば、ＡＳＩＣユニット２２０の出力インターフェース２２２とすることができる。変調された信号Ｔｘを、Ｔｘ＝Ｂ（Ｉ１＋ｊ×（Ａ／Ｂ）×Ｑ０）と定義することができる。変調された信号Ｔｘの可能な値は、４つの点を有するＱＰＳＫコンステレーションに対応する。これらのコンステレーション点を、回転することができる。たとえば、コンステレーション点（Ａ，Ｂ）をθ°回転して、次の式に従う回転されたコンステレーション点（Ｘ，Ｙ）を作成することができる。
【数１】
2014515226.tif 000003
ここで、θは、π／４−αと定義され、α＝ａｒｃｔａｎ（Ａ／Ｂ）である。
【００４７】
変調された信号Ｔｘに対応するコンステレーション点を角度θだけ回転することによって、回転されたＱＰＳＫコンステレーションを作成することができる。コンステレーション５４０は、角度θだけ回転されたＱＰＳＫコンステレーションの例である。さらに、ＤＳＰソフトウェア・プログラミングを用いて角度θを調整することによって、最適変調ダイバーシティを入手して、ビット誤り率（ＢＥＲ）を減らしまたは最小にすることができる。たとえば、これに関して有用な調査結果が、両方が参照によってその全体を本明細書に組み込まれている、「Ｐｒｏｐｏｓｅｄ  Ｔｅｘｔ  ｏｆ  Ｃｏｄｉｎｇ−Ｒｏｔａｔｅｄ−Ｍｏｄｕｌａｔｉｏｎ  ＯＦＤＭ  ｓｙｓｔｅｍ  ｆｏｒ  ｔｈｅ  ＩＥＥＥ  ８０２．１６ｍ  Ａｍｅｎｄｍｅｎｔ」、ＩＥＥＥ  Ｃ８０２．１６ｍ−０９／０４１４および「Ｓｉｇｎａｌ  Ｓｐａｃｅ  Ｄｉｖｅｒｓｉｔｙ：Ａ  Ｐｏｗｅｒ−ａｎｄ  Ｂａｎｄｗｉｄｔｈ−Ｅｆｆｉｃｉｅｎｔ  Ｄｉｖｅｒｓｉｔｙ  Ｔｅｃｈｎｉｑｕｅ  ｆｏｒ  ｔｈｅ  Ｒａｙｌｅｉｇｈ  Ｆａｄｉｎｇ  Ｃｈａｎｎｅｌ」、ＩＥＥＥ  ＴＲＡＮＳ  ＯＮ  ＩＮＦＯＲ  ＴＨＥＯＲＹ、４４巻、第４号、１９９８年７月で報告された。上記論文によって理論的に研究されているように、変調ダイバーシティを、信号コンステレーションを回転することによって達成することができ、変調ダイバーシティを使用して、フェージング・チャネル上のＱＰＳＫ変調の性能を改善することができる。多次元回転されたＱＡＭコンステレーションまたは（位相偏移変調）ＰＳＫコンステレーションを用いると、非常に高いダイバーシティ次数を達成でき、これが、フェージング・チャネル上でのほぼガウシアンの性能をもたらす。この多次元変調方式は、本質的に未コーディングであり、電力または帯域幅を犠牲にせずにダイバーシティをシステムの複雑さとトレードすることを可能にする。上で説明したように、ＤＳＰ２１０およびＡＳＩＣ２２０は、回転された変調方式を実施することができる。
【００４８】
ＰＡＭの実施
図７Ａに、例示的な実施形態によるＰＡＭ方式を実施するＤＳＰユニット２１０およびＡＳＩＣユニット２２０の例示的な構成を示す。
【００４９】
たとえば、図７Ａに示されているように、４−ＰＡＭ方式を、ＡＳＩＣユニット２２０内に含まれる第１のＱＰＳＫ変調器７１０および第２のＱＰＳＫ変調器７２０を使用することによって実施することができる。図８に、図７に示された構成を使用してＰＡＭ方式を実施する方法を示す。さらに、図７Ａに示されているように、ＤＳＰユニット２１０は、並列ビット・ストリームｂ０およびｂ１を作成するために入力ビット・ストリームｂｉに対してＳ／Ｐ変換機能７７０を実行することができる。さらに、ＤＳＰユニット２１０は、変換されたビット・ストリームをＡＳＩＣユニット２２０の第１のＱＰＳＫ変調器７１０および第２のＱＰＳＫ変調器７２０に供給する前に、並列ビット・ストリームｂ０およびｂ１に対してグレイ・コード機能７８０を実行することができる。
【００５０】
図８を参照すると、ステップＳ８１０では、入力信号は、Ｑ分岐入力を０に固定された第１の変調器のＩ分岐入力に供給される。ステップＳ８２０では、第１の出力は第１の変調器から生成される。
【００５１】
たとえば、図７Ａに示されているように、ＤＳＰユニット２１０は、対応するＱ分岐入力を、たとえば第１のＱＰＳＫ変調器７１０について０Ｖに固定するように構成しながら（図７ＡではＱ０としてラベル付けされている）、第１のＱＰＳＫ変調器７１０のＩ分岐入力にビット・ストリームｂ０を出力する（図７ＡではＩ０としてラベル付けされている）。さらに、第１の変調器７１０は、第１の出力信号Ｏｕｔ０を生成する。第１の出力信号Ｏｕｔ０を、Ｏｕｔ０＝２Ａ×Ｉ０と定義することができ、ここで、２Ａは、第１のＱＰＳＫ変調器７１０によって出力として供給される信号の振幅であり、ｊ２＝−１であり、Ａは、第１のＱＰＳＫ変調器７１０および第２のＱＰＳＫ変調器７２０の電力レベル・スケーリング係数である。係数Ａは、たとえば０．４４７２と等しいものとすることができる。第１の出力信号Ｏｕｔ０は、ＢＰＳＫコンステレーション７１５を構成するために、２Ａまたは−２Ａの値をとることができる。
【００５２】
図８に戻ると、ステップＳ８３０では、入力信号は、Ｑ分岐入力を０に固定された第２の変調器のＩ分岐入力に供給される。ステップＳ８４０では、第２の出力は第２の変調器から生成される。ステップＳ８１０〜Ｓ８４０は、直列に実行されるものとして図示されているが、ステップＳ８１０〜Ｓ８２０を、ステップＳ８３０〜Ｓ８４０と並列に実行できることを理解されよう。
【００５３】
たとえば、図７Ａに示されているように、ＤＳＰユニット２１０は、対応するＱ分岐入力を、たとえば第２のＱＰＳＫ変調器７２０について０Ｖで固定するように構成しながら（図７ＡではＱ１としてラベル付けされている）、第２のＱＰＳＫ変調器７２０のＩ分岐入力にビット・ストリームｂθ１を出力する（図７ＡではＩ１としてラベルを付ける）。さらに、第２の変調器７２０は、第２の出力信号Ｏｕｔ１を生成する。第２の出力信号Ｏｕｔ１は、Ｏｕｔ１＝Ａ×Ｉ１と定義することができ、ここで、Ａは、第１のＱＰＳＫ変調器７１０および第２のＱＰＳＫ変調器７２０の電力レベル・スケーリング係数であり、第２のＱＰＳＫ変調器７２０によって出力される信号Ｏｕｔ１の振幅は、電力レベル・スケーリング係数Ａと等しい。第２の出力信号Ｏｕｔ１は、ＢＰＳＫコンステレーション７２５を構成するために、値Ａまたは−Ａをとることができる。図７Ａに示された例では、第１の出力信号Ｏｕｔ０の振幅は、第２の出力信号Ｏｕｔ１の振幅の２倍とすることができる。
【００５４】
図８に戻ると、ステップＳ８５０では、変調された信号をは第１の出力および第２の出力に基づいて生成される。
【００５５】
たとえば、図７に示されているように、第１のＱＰＳＫ変調器７１０および第２のＱＰＳＫ変調器７２０の第１の出力信号Ｏｕｔ０および第２の出力信号Ｏｕｔ１は、変調された信号Ｔｘを生成するために、加算器７３０を使用して組み合わされる。加算器７３０は、たとえば、ＡＳＩＣユニット２２０の出力インターフェース２２２とすることができる。変調された信号Ｔｘを、Ｔｘ＝Ａ（２×Ｉ０×Ｉ１）と定義することができる。出力信号Ｔｘは、コンステレーション７４０を構成する値をとる。コンステレーション７４０によって示されるように、変調された信号Ｔｘは、４−ＰＡＭコンステレーションから構成した値をとる。
【００５６】
上で図７Ａおよび８に関して示した例は、４−ＰＡＭ方式の特定の参照を用いて議論されたが、ＤＳＰユニット２１０およびＡＳＩＣユニット２２０は、ＱＰＳＫ変調器を使用して、たとえば８−ＰＡＭまたは１６−ＰＡＭを含む他のＰＡＭ方式を実施することができる。
【００５７】
たとえば、図７Ｂに、８−ＰＡＭ方式を実施するＤＳＰユニット２１０およびＡＳＩＣユニット２２０の例示的な構成を示す。図７Ｂに示された構成は、図７Ａに示された構成に類似する。しかし、図７Ａに示されているように２つの並列ビット・ストリームを生成するためにＳ／Ｐ処理を実行するのではなく、ＤＳＰユニット２１０は、３つの並列ビット・ストリームｂ０〜ｂ２を作成するために入力ビット・ストリームｂｉに対してＳ／Ｐ変換機能７７０’を実行することができる。さらに、ＤＳＰユニット２１０は、変換されたビット・ストリームをＡＳＩＣユニット２２０の第１のＱＰＳＫ変調器７５０、第２のＱＰＳＫ変調器７５２、および第３のＱＰＳＫ変調器７５４に供給する前に、並列ビット・ストリームｂ０〜ｂ２に対してグレイ・コード機能７８０’を実行することができる。
【００５８】
第１のＱＰＳＫ変調器７５０は、ＤＳＰ２１０からＩ分岐入力Ｉ０でグレイ・コード変換された入力ｂ０を受け取り、対応するＱ分岐入力Ｑ０は、たとえばＤＳＰ２１０によって０Ｖに固定されるように構成される。第１の出力Ｏｕｔ０を、Ｏｕｔ０＝４Ａ×Ｉ０によって定義することができる。第２のＱＰＳＫ変調器７５２は、ＤＳＰ２１０からＩ分岐入力Ｉ１でグレイ・コード変換された入力ｂ１を受け取り、対応するＱ分岐入力Ｑ１は、たとえばＤＳＰ２１０によって０Ｖに固定されるように構成される。第２の出力Ｏｕｔ１を、Ｏｕｔ１＝２Ａ×Ｉ１によって定義することができる。第３のＱＰＳＫ変調器７５４は、ＤＳＰ２１０からＩ分岐入力Ｉ２でグレイ・コード変換された入力ｂ２を受け取り、対応するＱ分岐入力Ｑ２は、たとえばＤＳＰ２１０によって０Ｖに固定されるように構成される。第３の出力Ｏｕｔ２を、Ｏｕｔ２＝Ａ×Ｉ２によって定義することができる。第１から第３のＱＰＳＫ変調器７５０〜７５２の第１から第３の出力Ｏｕｔ０〜Ｏｕｔ２は、変調された信号Ｔｘを生成するために加算器７３０’によって組み合わされる。加算器７３０’は、たとえば、ＡＳＩＣユニット２２０の出力インターフェース２２２とすることができる。変調された信号Ｔｘを、Ｔｘ＝Ａ（４×Ｉ０＋２×Ｉ１＋Ｉ２）と定義することができる。図７Ｂのコンステレーション７４０’によって示されるように、出力信号Ｔｘは、８−ＰＡＭコンステレーションを構成する値をとることができる。したがって、ＤＳＰ２１０およびＡＳＩＣユニット２２０は、３つを超えないＱＰＳＫ変調器を使用して８−ＰＡＭ方式を実施することができる。
【００５９】
図７Ｂに示された例では、第１の出力信号Ｏｕｔ０の振幅は、第２の出力信号Ｏｕｔ１の振幅の２倍とすることができ、第２の出力信号Ｏｕｔ１の振幅は、第３の出力信号Ｏｕｔ２の振幅の２倍とすることができる。
【００６０】
したがって、例示的な実施形態によれば、高次ＰＡＭ方式を、ＡＳＩＣユニット内のＱＰＳＫ変調器を使用して実施することができる。
【００６１】
ＱＡＭの実施
図９に、例示的な実施形態による１６−ＱＡＭ方式を実施するＤＳＰユニット２１０およびＡＳＩＣユニット２２０の例示的な構成を示す。
【００６２】
たとえば、図９に示されているように、１６−ＱＡＭ方式を、ＡＳＩＣユニット２２０内に含まれる第１のＱＰＳＫ変調器９１０および第２のＱＰＳＫ変調器９２０を使用することによって実施することができる。図１０に、ＱＡＭ方式を実施する方法を示す。図１０を、これから、図９を参照して説明する。
【００６３】
図１０に戻って、ステップＳ１０１０では、複数のビット・ストリームを生成するために、入力信号に対してＳ／Ｐ変換を実行する。ステップＳ１０２０では、複数のビット・ストリームの中から、ビット・ストリームが第１の変調器および第２の変調器に供給される。
【００６４】
たとえば、図９に示されているように、ＤＳＰユニット２１０は、Ｓ／Ｐ変換機能９３０およびグレイ・コード変換機能９４０を実施することができる。Ｓ／Ｐ変換機能９３０は、ビット・ストリームｂｉの形で受け取られたデータに対してＳ／Ｐ変換を実行し、ビット・ストリームｂｉに基づいて、第１から第４のビット・ストリームｂ０〜ｂ３の形の並列データを作る。さらに、グレイ・コード変換機能９４０は、第１から第４のビット・ストリームｂ０〜ｂ３に対してグレイ・コード変換を実行する。グレイ・コード変換機能９４０は、第１のＱＰＳＫ変調器９１０のＩ分岐入力およびＱ分岐入力（図９ではそれぞれＩ０およびＱ０としてラベル付けされている）にグレイ・コード変換されたビット・ストリームｂ０〜ｂ１を出力し、第２のＱＰＳＫ変調器９２０のＩ分岐入力およびＱ分岐入力（図９ではそれぞれＩ１およびＱ１としてラベル付けされている）にグレイ・コード変換されたビット・ストリームｂ２〜ｂ３を出力する。
【００６５】
図１０に戻って、ステップＳ１０３０では、第１の出力が第１のＱＰＳＫ変調器から生成される。ステップＳ１０４０では、第２の出力が第２のＱＰＳＫ変調器から生成される。ステップＳ１０３０およびＳ１０４０は、直列に実行されるものとして図示されているが、ステップＳ１０３０およびＳ１０４０を並列に実行できることを理解されよう。
【００６６】
たとえば、図９に示されているように、第１のＱＰＳＫ変調器９１０は、第１の出力Ｏｕｔ０を生成する。第１の出力Ｏｕｔ０は、第１のＱＰＳＫ変調器９１０のＩ分岐入力およびＱ分岐入力Ｉ０およびＱ０に基づくものとすることができ、Ｏｕｔ０＝２Ａ（Ｉ０＋ｊ×Ｑ０）と定義することができ、ここで、Ａは、第１のＱＰＳＫ変調器９１０および第２のＱＰＳＫ変調器９２０の電力レベル・スケーリング係数である。係数Ａを、たとえば０．３１６２とすることができる。第１のＱＰＳＫ変調器９１０によって出力される信号の振幅は、２Ａであり、ｊ２＝−１である。さらに、第２のＱＰＳＫ変調器９２０は、第２の出力Ｏｕｔ１を生成する。第２の出力Ｏｕｔ１は、第２のＱＰＳＫ変調器９２０のＩ分岐入力およびＱ分岐入力Ｉ１およびＱ１に基づくものとすることができ、Ｏｕｔ１＝Ａ（Ｉ１＋ｊ×Ｑ１）と定義することができ、第１のＱＰＳＫ変調器９１０によって出力される信号の振幅は、Ａとすることができ、ｊ２＝−１である。図９に示された例では、第１の出力信号Ｏｕｔ０の振幅を、第２の出力信号Ｏｕｔ１の振幅の２倍とすることができる。
【００６７】
図１０に戻って、ステップＳ１０５０では、変調された信号が、第１の出力および第２の出力に基づいて生成される。
【００６８】
たとえば、図９に示されているように、第１のＱＰＳＫ変調器９１０および第２のＱＰＳＫ変調器９２０の第１の出力信号Ｏｕｔ０および第２の出力信号Ｏｕｔ１は、変調された信号Ｔｘを生成するために加算器９５０を使用して加算される。加算器９５０は、たとえば、ＡＳＩＣユニット２２０の出力インターフェース２２２とすることができる。変調された信号Ｔｘを、Ｔｘ＝Ａ（（２×Ｉ０×Ｉ１）＋ｊ（２×Ｑ０＋Ｑ１））と定義することができる。出力信号Ｔｘは、１６−ＱＡＭコンステレーションを構成する値をとることができる。図１１に、図９に示された出力信号Ｔｘに対応する１６−ＱＡＭコンステレーションを示す。
【００６９】
図１１を参照すると、２つのＱＰＳＫ変調を使用して、１６−ＱＡＭコンステレーションを構成する値をとる出力信号Ｔｘをどのようにして作ることができるのかを説明するために、ベクトルＱＰＳＫ１、ＱＰＳＫ２、および１６ＱＡＭが示されている。ベクトルＱＰＳＫ１は、図９に示された第１の変調器９１０の第１の出力Ｏｕｔ０に対応し、大きさＲ１を有する。ベクトルＱＰＳＫ１は、第１のＱＰＳＫ変調器９１０から出力される第１の出力Ｏｕｔ０を表すことができる４つのコンステレーション点のうちの１つを示す。図１１に示された例では、ベクトルＱＰＳＫ１は、点（２Ａ，２Ａ）を示す。ベクトルＱＰＳＫ１によって到達できる点は、（＋／−２Ａ，＋／−２Ａ）である。値２Ａ単位は、第１の出力信号Ｏｕｔ１の振幅に対応し、この振幅は、上で議論したように、２Ａである。
【００７０】
ベクトルＱＰＳＫ２は、図９に示された第２の変調器９２０の第２の出力Ｏｕｔ１に対応し、大きさＲ２を有する。ベクトルＱＰＳＫ２は、４つのコンステレーション点のうちの１つを示す。この例では、ベクトルＱＰＳＫ２は、ＱＰＳＫ変調器９２０からの第２の出力信号すなわちＯｕｔ２と、第１の出力信号Ｏｕｔ１との合計である。ベクトルＱＰＳＫ２によって到達できる点は、点（２Ａ，２Ａ）に関して（＋／−１Ａ，＋／−１Ａ）である。値１Ａ単位は、第２の出力信号Ｏｕｔ２の振幅に対応し、この振幅は、上で議論したように、１Ａである。
【００７１】
ベクトルＱＰＳＫ１およびベクトルＱＰＳＫ２の組合せは、ベクトル１６ＱＡＭによって表される。図１１に示されているように、２ＡおよびＡのそれぞれの振幅を有する第１の出力信号Ｏｕｔ０および第２の出力信号Ｏｕｔ１を組み合わせることによって、１６−ＱＡＭコンステレーション上のすべての点に到達することができる。したがって、ＤＳＰユニット２１０およびＡＳＩＣ２２０は、２つを超えないＱＰＳＫ変調器を使用して１６−ＱＡＭ方式を実施することができる。
【００７２】
さらに、例示的な実施形態によれば、ＤＳＰユニット２１０およびＡＳＩＣ２２０は、複数分解能ＱＡＭ方式を実施することができる。図１２に、例示的な実施形態による複数分解能ＱＡＭ方式の次の議論の実例となる１つのコンステレーションを示す。
【００７３】
図１１と同様に、図１２は、たとえば２つのＱＰＳＫ変調器を使用して実施できる１６−ＱＡＭ方式に対応するコンステレーションを示す。しかし、図１２に示された例では、２つのＱＰＳＫ変調器の振幅には、必ずしも２ＡおよびＡにセットされない。図１２に示された１６−ＱＡＭコンステレーションは、Ｍの振幅を有する出力信号を有する第１のＱＰＳＫ変調器と、Ｎの振幅を有する出力信号を有する第２のＱＰＳＫ変調器とによって生成されることができる。図１２に示されているように、１６−ＱＡＭコンステレーションのコンステレーション点の間隔を、振幅ＭおよびＮについて選択される値に基づいて制御することができる。図１１の第１のベクトルＱＰＳＫ１および第２のベクトルＱＰＳＫ２の説明に似て、図１２では、ベクトルＲ＿ＱＰＳＫ１が、振幅Ｍを有する第１の変調器の出力に対応し、ベクトルＲ＿ＱＰＳＫ２が、振幅Ｎを有する第２の変調器の出力に対応する。これは、複数の間隔タイプまたは分解能を有するＱＡＭコンステレーションの生成を可能にする。複数分解能ＱＡＭを、たとえば、多入力多出力（ＭＩＭＯ）ＵＭＴＳ地上無線アクセス（ＵＴＲＡ）ＬＴＥシステムのマルチメディア・ブロードキャスト／マルチキャスト・サービス（ＭＢＭＳ）と共に使用することができる。
【００７４】
図１２に示されたコンステレーションに関連する送信信号Ｔｘを、Ｔｘ＝Ａ（（Ｍ×Ｉ０＋Ｎ×Ｉ１）＋ｊ（Ｍ×Ｑ０＋Ｎ×Ｑ１））と定義することができ、ここで、Ａは、第１のＱＰＳＫ変調器および第２のＱＰＳＫ変調器の電力レベル・スケーリング係数であり、この２つの変調器は、上で注記したように、ＭおよびＮの振幅を有するそれぞれの出力信号を供給する。電力レベル・スケーリング係数Ａを、
【数２】
2014515226.tif 000004
と定義することができる。
【００７５】
図１２に示された例は、複数分解能１６ＱＡＭコンステレーションを特に対象とするが、これが、単に例示であり、限定的ではなく、他の複数分解能ＱＡＭ方式を実施できることに留意されたい。したがって、例示的な実施形態によれば、ワイヤレス・ネットワーク１００のシステム・オペレータは、所望のコンステレーション間隔または分解能を決定し、所望のコンステレーション間隔または分解能に基づいて、所望の分解能に従って複数のＱＰＳＫ変調器の振幅をＡＳＩＣユニット２２０にセットさせるのに必要な命令を含むプログラミングをＤＳＰユニット２１０に供給することができる。
【００７６】
さらに、例示的な実施形態によれば、より高次のＱＡＭ方式を実施することができる。たとえば、図１３に、６４−ＱＡＭ方式を実施するＤＳＰユニット２１０およびＡＳＩＣユニット２２０の例示的な構成を示す。
【００７７】
図１３に示された構成は、図９に示された構成に類似する。しかし、図９に示されているように、４つの並列ビット・ストリームを生成するためにＳ／Ｐ処理を実行するのではなく、ＤＳＰユニット２１０は、６つの並列ビット・ストリームｂ０〜ｂ５を生成するＳ／Ｐ機能１２４０を実施する。ＤＳＰユニット２１０は、ビット・ストリームｂ０〜ｂ５に対してグレイ・コード変換を実行するグレイ・コード変換機能１２５０をも実施することができる。さらに、図９に示されているように２つのＱＰＳＫ変調器を利用するのではなく、第１のＱＰＳＫ変調器１２１０、第２のＱＰＳＫ変調器１２２０、および第３のＱＰＳＫ変調器１２３０が、ＡＳＩＣユニット２２０内で利用される。第１のＱＰＳＫ変調器１２１０は、Ｉ分岐入力Ｉ０およびＱ分岐入力Ｑ０でグレイ・コード変換された入力ｂ０およびｂ１を受け取り、第１の出力Ｏｕｔ０を生成する。第１の出力Ｏｕｔ０を、Ｏｕｔ０＝４Ａ（Ｉ０＋ｊＱ０）によって定義することができる。第２のＱＰＳＫ変調器１２２０は、Ｉ分岐入力Ｉ１およびＱ分岐入力Ｑ１でグレイ・コード変換された入力ｂ２およびｂ３を受け取り、第２の出力Ｏｕｔ１を生成する。第２の出力Ｏｕｔ１を、Ｏｕｔ０＝２Ａ（Ｉ１＋ｊＱ１）によって定義することができる。第３のＱＰＳＫ変調器１２３０は、Ｉ分岐入力Ｉ２およびＱ分岐入力Ｑ２でグレイ・コード変換された入力ｂ４およびｂ５を受け取り、第３の出力Ｏｕｔ２を生成する。第３の出力Ｏｕｔ０を、Ｏｕｔ０＝Ａ（Ｉ２＋ｊＱ２）によって定義することができる。図１３に示された例示的な値Ａは、第１から第３のＱＰＳＫ変調器の電力レベル・スケーリング係数であり、たとえば０．１５４３と等しいものとすることができる。第１から第３のＱＰＳＫ変調器１２１０〜１２３０の第１から第３の出力Ｏｕｔ０〜Ｏｕｔ２は、変調された信号Ｔｘを生成するために、加算器１２６０によって組み合わされる。加算器１２６０は、たとえば、ＡＳＩＣユニット２２０の出力インターフェース２２２とすることができる。変調された信号Ｔｘを、Ｔｘ＝Ａ（（４×Ｉ０＋２×Ｉ１＋Ｉ２）＋ｊ（４×Ｑ０＋２×Ｑ１＋Ｑ２））と定義することができる。出力信号Ｔｘは、６４−ＱＡＭコンステレーションからへの値をとることができる。したがって、ＤＳＰユニット２１０およびＡＳＩＣユニット２２０は、３つを超えないＱＰＳＫ変調器を使用して６４−ＱＡＭ方式を実施することができる。
【００７８】
図１４は、高次ＱＡＭ方式を実施するシステムを説明するグラフである。
【００７９】
図１４は、それぞれ４Ａ、２Ａ、およびＡの振幅を有する信号を出力するＱＰＳＫ変調器の出力を組み合わせることによって到達できるコンステレーション点に対応する第１から第３の半径１３１０、１３２０、および１３３０を示す。たとえば、半径１３１０、１３２０、および１３３０は、図１３に示された第１から第３の変調器１２１０〜１２３０によって出力される第１から第３の出力信号Ｏｕｔ０、Ｏｕｔ１、およびＯｕｔ２に対応することができる。したがって、半径１３１０、１３２０、および１３３０は、組み合わされたときに、６４−ＱＡＭコンステレーションの６４個すべての点に到達することができる。図１４は、Ｍ×Ａの値を有する第４の半径１３４０をも示し、ここで、Ｍは、たとえば８、１６、または３２を含む任意の正の整数とすることができる。図１４に示されているように、適当にセットされた振幅を有する複数のＱＰＳＫ変調器だけを使用して、たとえば２５６−ＱＡＭまたは１０２４−ＱＡＭを含むより高次の方式さえ、実施することができる。
【００８０】
概括的な２２Ｍ個のＱＡＭ  ＨＯＭ方式
上で議論したように、ＤＳＰユニット２１０で適当な命令を含むプログラムを使用することによって、ＡＳＩＣユニット２２０は、６４−ＱＡＭおよび２５６−ＱＡＭなどのＨＯＭ方式を含む複数のＱＡＭ方式を実施するのにＱＰＳＫ変調器を使用することができる。例示的な実施形態によるベースバンド・プロセッサ・システム２００内に含まれるＤＳＰユニット２１０およびＡＳＩＣユニット２２０によって生成されるＱＡＭ変調方式の送信信号Ｔｘの概括的な定義は、下の式（２）によって表される。
【数３】
2014515226.tif 000005
ここで、Ｍは、ＱＡＭ方式を実施するのに使用されるＱＰＳＫ変調器の個数と等しい正の整数とすることができ、ｍ＝０、１、２、３…（Ｍ−１）である。
【００８１】
したがって、例示的な実施形態によれば、１つまたは複数の低次ＱＰＳＫ変調器を含むＡＳＩＣユニット２２０を使用して、回転されたＱＰＳＫ方式、ＰＡＭ方式、高次ＱＡＭ方式、および複数分解能ＱＡＭ方式を含む複数のタイプの変調方式を実施することができる。さらに、これらの方式のそれぞれを、ＡＳＩＣユニット２２０のハードウェアに対する変更を必要とせずに、ＤＳＰユニット２１０で適当なプログラミングを提供することによって、実施することができる。さらに、上のいくつかの例示的な実施形態によれば、変調された信号の生成は、変調器の出力を組み合わせることによって達成されるものとして説明され、この組合せを達成するのに使用できる動作が、加算に限定されず、たとえば、減算、乗算、または除算を含む他の演算を含むことができることを理解されたい。さらに、上のいくつかの例示的な実施形態によれば、変調器の選択された入力が、ＤＳＰ２１０によって０Ｖで固定されるように構成されるものとして説明されるが、固定された値を、固定された信号を受け取る変調器の入力が変調器の出力の変動を引き起こすのを防ぐ任意の値とすることができることを理解されたい。
【００８２】
本発明をこのように説明したが、本発明を多くの方法で変更できることは明白であろう。そのような変更形態は、本発明からの逸脱とみなされてはならず、すべてのそのような変更形態が、本発明の範囲に含まれることが意図されている。
【図１】
2014515226.tif 000008
【図２】
2014515226.tif 000009
【図３】
2014515226.tif 000010
【図４】
2014515226.tif 000011
【図５】
2014515226.tif 000012
【図６】
2014515226.tif 000013
【図７Ａ】
2014515226.tif 000014
【図７Ｂ】
2014515226.tif 000015
【図８】
2014515226.tif 000016
【図９】
2014515226.tif 000017
【図１０】
2014515226.tif 000018
【図１１】
2014515226.tif 000019
【図１２】
2014515226.tif 000020
【図１３】
2014515226.tif 000021
【図１４】
2014515226.tif 000022
【国際調査報告】
2014515226.tif 000023
2014515226.tif 000024