(57)【要約】  ポート・タイプのペリフェラル・インターコネクト・エクスプレス／シリアル・アドバンスト・テクノロジー・アタッチメントのホスト・コントローラ・アーキテクチャの構成を容易にするための機構を説明する。１つの実施形態において、装置は、ペリフェラル・インターコネクト・エクスプレス（ＰＣＩｅ）のポート及びシリアル・アドバンスト・テクノロジー・アタッチメント（ＳＡＴＡ）のポートとして用いられる複数のＰＨＹと、複数のＰＨＹの１つ又はそれ以上を、ＰＣＩｅポートである状態とＳＡＴＡポートである状態との間でスワップするのを容易にするための論理とを含む。【選択図】      図３Ａ
2014506362.tif 000002
【特許請求の範囲】
【請求項１】
ペリフェラル・インターコネクト・エクスプレス（ＰＣＩｅ）ポート及びシリアル・アドバンスト・テクノロジー・アタッチメント（ＳＡＴＡ）ポートとして用いられる複数のＰＨＹと、
前記複数のＰＨＹの１つ又はそれ以上を前記ＰＣＩｅポートと前記ＳＡＴＡポートとの間でスワップさせるのを容易にする論理と、
を含むことを特徴とする装置。
【請求項２】
前記ＰＣＩｅポートと前記ＳＡＴＡポートとの間でスワップさせるのを容易にするよう前記論理をトリガする単一のスイッチをさらに含むことを特徴とする、請求項１に記載の装置。
【請求項３】
前記ＰＣＩｅポートと前記ＳＡＴＡポートとの間でスワップさせるのを容易にするよう前記論理をトリガする複数のスイッチをさらに含むことを特徴とする、請求項１に記載の装置。
【請求項４】
前記複数のＰＨＹは、１つのＰＣＩｅポートと１５個のＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項１に記載の装置。
【請求項５】
前記複数のＰＨＹは、２つのＰＣＩｅポートと１４個のＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項１に記載の装置。
【請求項６】
前記複数のＰＨＹは、４つのＰＣＩｅポートと１２個のＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項１に記載の装置。
【請求項７】
前記複数のＰＨＹは、８つのＰＣＩｅポートと８つのＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項１に記載の装置。
【請求項８】
ペリフェラル・インターコネクト・エクスプレス（ＰＣＩｅ）ポート及びシリアル・アドバンスト・テクノロジー・アタッチメント（ＳＡＴＡ）ポートとして用いられる複数のＰＨＹと、
前記複数のＰＨＹの１つ又はそれ以上を前記ＰＣＩｅポートと前記ＳＡＴＡポートとの間でスワップさせるのを容易にする論理と、
を有する集積回路を含むことを特徴とするシステム。
【請求項９】
前記ＰＣＩｅポートと前記ＳＡＴＡポートとの間でスワップさせるのを容易にするよう前記論理をトリガする単一のスイッチをさらに含むことを特徴とする、請求項８に記載のシステム。
【請求項１０】
前記ＰＣＩｅポートと前記ＳＡＴＡポートとの間でスワップさせるのを容易にする前記論理をトリガする複数のスイッチをさらに含むことを特徴とする、請求項８に記載のシステム。
【請求項１１】
前記複数のＰＨＹは、１つのＰＣＩｅポートと１５個のＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項８に記載のシステム。
【請求項１２】
前記複数のＰＨＹは、２つのＰＣＩｅポートと１４個のＳＡＴＡポートの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項８に記載のシステム。
【請求項１３】
前記複数のＰＨＹは、４つのＰＣＩｅポートと１２個のＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項８に記載のシステム。
【請求項１４】
前記複数のＰＨＹは、８つのＰＣＩｅポートと８つのＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項８に記載のシステム。
【請求項１５】
ペリフェラル・インターコネクト・エクスプレス（ＰＣＩｅ）ポート及びシリアル・アドバンスト・テクノロジー・アタッチメント（ＳＡＴＡ）ポートとして用いられる複数のＰＨＹを識別するステップと、
前記ＰＣＩｅポートと前記ＳＡＴＡポートとの間で前記複数のＰＨＹの１つ又はそれ以上をスワップさせるステップと、
を含むことを特徴とする方法。
【請求項１６】
単一のスイッチを用いて、前記ＰＣＩｅポートと前記ＳＡＴＡポートとの間でスワップさせるステップをさらに含むことを特徴とする、請求項１５に記載の方法。
【請求項１７】
複数のスイッチを用いて、前記ＰＣＩｅポートと前記ＳＡＴＡポートとの間でスワップさせるステップをさらに含むことを特徴とする、請求項１５に記載の方法。
【請求項１８】
前記複数のＰＨＹは、１つのＰＣＩｅポートと１５個のＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項１５に記載の方法。
【請求項１９】
前記複数のＰＨＹは、２つのＰＣＩｅポートと１４個のＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項１５に記載の方法。
【請求項２０】
前記複数のＰＨＹは、４つのＰＣＩｅポートと１２個のＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含み、かつ、８つのＰＣＩｅポートと８つのＳＡＴＡポートとの組み合わせを有する１６個のＰＨＹを含むことを特徴とする、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般に、ネットワークの分野に関し、より具体的には、構成可能なポート・タイプのペリフェラル・インターコネクト・エクスプレス（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）／シリアル・アドバンスト・テクノロジー・アタッチメント（Ｓｅｒｉａｌ  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｔｔａｃｈｍｅｎｔ）のホスト・コントローラ・アーキテクチャを容易にするための機構に関する。
【背景技術】
【０００２】
ネットワークは、複数の個人用電子デバイスの相互接続を含むことができる。様々なデバイスを互いにネットワーク化し、データを共有し、利便性を高め、各要素をより十分に活用することができる。例えば、シリアル・アドバンスト・テクノロジー・アタッチメント（Ｓｅｒｉａｌ  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｔｔａｃｈｍｅｎｔ）（「ＳＡＴＡ」又は「シリアルＡＴＡ」）は、ホスト・バス・アダプタを、ディスク・ドライブ、光学ドライブ、ソリッド・ステート・ドライブ等のような他のデバイスに接続するための周知のバス・インターフェースである。ＳＡＴＡは、コンピュータのマザーボードに広く用いられている。同様に、ペリフェラル・インターコネクト・エクスプレス（「ＰＣＩｅ」）は、マザーボードに取り付けられた周辺機器とアドイン・ボードとをリンクさせるためにコンピュータ・マザーボードに用いられるコンピュータ拡張バスを指す。しかしながら、今日のホスト・コントローラは、固定ポート設計の点で柔軟性がなく、各々のニッチ（隙間）セグメントについて異なるコントローラが必要であり、結果的に、例えば、異なるウェブ・サービスのための種々のタイプのストレージ・サーバを配置することを必要とする。さらに、例えば、典型的な通常のエンタープライズ・コントローラは、例えば、シリアル・アタッチド・スモール・コンピュータ・システム・インターフェース（ｓｅｒｉａｌ  ａｔｔａｃｈｅｄ  Ｓｍａｌｌ  Ｃｏｍｐｕｔｅｒ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ、「ＳＣＳＩ」）及びプロトコル、バッテリ・バックアップ・メモリ、メモリ・エラー訂正コード（「ＥＣＣ」）及びコントローラ冗長性等などの付加的なコンポーネントを必要とすることがあり、このため、エンタープライズ・コントローラは、一般的な使用において約７ワット又はそれより多くを消費し、冷却目的のためにヒートシンク、ファン等を必要とし得る。
【０００３】
ポート・タイプのＰＣＩｅ／ＳＡＴＡホスト・コントローラ・アーキテクチャの構成を容易にするための機構を説明する。
【発明の概要】
【０００４】
１つの実施形態において、装置が、ＰＣＩｅポート及びＳＡＴＡポートとして用いられる複数のＰＨＹと、複数のＰＨＹの１つ又はそれ以上を、ＰＣＩｅポートである状態とＳＡＴＡポートである状態との間でスワップさせるのを容易にするための論理とを含む。
【０００５】
１つの実施形態において、システムが、ＰＣＩｅポート及びＳＡＴＡポートとして用いられる複数のＰＨＹと、複数のＰＨＹの１つ又はそれ以上を、ＰＣＩｅポートとＳＡＴＡポートとの間でスワップするのを容易にするための論理とを含む集積回路を含む。
【０００６】
１つの実施形態において、方法が、ＰＣＩｅポート及びＳＡＴＡポートとして用いられる複数のＰＨＹを識別するステップと、複数のＰＨＹの１つ又はそれ以上を、ＰＣＩｅポートである状態とＳＡＴＡポートである状態との間でスワップさせるステップとを含む。
【０００７】
同様な参照符号が類似の要素を指す添付図面の図において、本発明の実施形態が、限定としてではなく一例として示される。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態による、構成可能なＰＣＩｅ・ＳＡＴＡホスト・コントローラ・アーキテクチャを示す。
【図２Ａ】本発明の一実施形態による、図１の１６ポートのＰＣＩｅ／ＳＡＴＡホスト・コントローラの１：１５のＰＣＩｅ・ＳＡＴＡポート構成の設定を示す。
【図２Ｂ】本発明の一実施形態による、図１の１６ポートのＰＣＩｅ／ＳＡＴＡホスト・コントローラの２：１４のＰＣＩｅ・ＳＡＴＡポート構成の設定を示す。
【図２Ｃ】本発明の一実施形態による、図１の１６ポートのＰＣＩｅ／ＳＡＴＡホスト・コントローラの４：１２のＰＣＩｅ・ＳＡＴＡポート構成の設定を示す。
【図２Ｄ】本発明の一実施形態による、図１の１６ポートのＰＣＩｅ／ＳＡＴＡホスト・コントローラの８：８のＰＣＩｅ・ＳＡＴＡポート構成の設定を示す。
【図３Ａ】本発明の一実施形態による、ＰＣＩｅ・ＳＡＴＡホスト・コントローラ上にＰＣＩｅ又はＳＡＴＡポートを構成するためのコンボポート切り換えホスト・コントローラ構成機構を示す。
【図３Ｂ】本発明の一実施形態による、ＰＣＩｅ・ＳＡＴＡホスト・コントローラ上にＰＣＩｅ又はＳＡＴＡポートを構成するための分割ポート切り換えホスト・コントローラ構成機構を示す。
【図４】本発明の一実施形態による、ＰＣＩｅ／ＳＡＴＡホスト・コントローラのカスタマイズされた構成を容易にするためにポート切り換え機構を用いる方法を示す。
【図５】本発明の１つの実施形態によるコンピュータ・システムを示す。
【発明を実施するための形態】
【０００９】
本発明の実施形態は、一般に、構成可能なポート・タイプのＰＣＩｅ／ＳＡＴＡホスト・コンピュータ・アーキテクチャを容易にすることに向けられる。
【００１０】
本明細書で用いられる「ネットワーク」又は「通信ネットワーク」とは、デバイス間で、デジタル媒体コンテンツ（音楽、オーディオ（音声）／ビデオ（映像）、ゲーミング、写真及びその他のものを含む）を配信するための相互接続ネットワークを意味する。ネットワークは、家庭内のネットワークのような個人用娯楽ネットワーク、ビジネス場面におけるネットワーク、又はデバイス及び／又はコンポーネントのいずれかの他のネットワークを含むことができる。ネットワークにおいて、特定のネットワーク・デバイスは、デジタル・テレビジョン・チューナ、ケーブル・セットトップボックス、ビデオ記憶装置サーバ、及び他のソース・デバイスのような媒体コンテンツ源とすることができる。他のデバイスは、デジタル・テレビジョン、ホーム・シアター・システム、オーディオ・システム、ゲーミング・システムのような媒体コンテンツを表示又は使用することができ、又はブラウザ及び他のデバイスにおいてインターネット上で提示することができる。さらに、特定のデバイスは、ビデオ及びオーディオ記憶装置サーバのような媒体コンテンツを格納又は転送することを意図するものとすることができる。特定のデバイスが、複数の媒体機能を実施することができる。幾つかの実施形態においては、ネットワーク・デバイスを、単一のローカル・エリア・ネットワーク内に共に配置することができる。他の実施形態においては、ネットワーク・デバイスは、ローカル・エリア・ネットワークの間を通り抜け、複数のネットワーク・セグメントにわたってもよい。ネットワークは、複数のデータ符号化及び暗号化プロセスを含むことができる。
【００１１】
実施形態は、選択されたポートをＳＡＴＡ又はＰＣＩｅとして使用するように構成することができ、従って、単一チップ上で種々の単一レーン及び複数レーンのＰＣＩｅ構成を可能にする単一チップのカスタマイズ可能なＳＡＴＡ／ＰＣＩｅコントローラ（「ホスト・コントローラ」）のような、構成可能又はカスタマイズ可能なＳＡＴＡ／ＰＣＩｅコントローラを容易にするための機構を提供する。このように、ユーザ（例えば、システム設計者、システム管理者等）は、ターゲット・コンピュータ・システムの性能及び／又は接続要件に合致させるように、一定の組の構成を選択することができる。チップとは、主として半導体デバイスから成る電子回路を含む集積回路（ＩＣ）を指す。ホスト・コントローラは、１つの実施形態において、電力がその一部に適用される前に、ストラップ・ピンにより構成される４つのモードをサポートする。ホスト・コントローラは、ＳＡＴＡ又はＰＣＩｅのいずれかとすることができる７つのポートを有する、１６個の高速ポートを含むことができる。この独特な柔軟性により、この単一のコントローラ・ベースのサーバ・アーキテクチャを、はるかに広いスペクトルのサーバ・アーキテクチャにわたって配置することが可能になる。さらに、会社は、単一のドライバ及び単一の接触点を維持しながら異なるニーズのための最適化された格納解決法を実施し、保守管理及び構成に関して技術及び作業チームに対して真の利点をもたらすことができる。
【００１２】
さらに、１つの実施形態においては、この単純なＳＡＴＡホスト・コントローラは、従来の高価な品目（例えば、バッテリ・バックアップ・メモリ）、シリアル・アタッチド・スモール・コンピュータ・システム・インターフェース（「シリアル・アタッチドＳＣＳＩ」又は「ＳＡＳ」）のサポートを取り除くことにより、低価格のサーバが使用するのに十分なポートを提供し、結果的に電力消費を大幅に下げる（典型的な使用における従来の７ワットに対して２ワット）一方で、ＳＡＴＡポートの数を増大させる（例えば、１５個のＳＡＴＡポート）。この組み合わせは、例えば従来の８ポートのエンタープライズ・サーバ・モデルと比較すると、費用を大幅に低減させることができる。例えば、１つの実施形態において、ホスト・コントローラは、８−ＳＡＴＡポートのソリッド・ステート・ドライブ（「ＳＤＤ」）から１５−ＳＡＴＡポートのハードディスク・ドライブ（「ＨＤＤ」）までに及ぶ、４つの異なる性能レベルに構成することができるハード・ドライブ又はソリッド・ステート・ドライブをサポートすることができる。実施形態は、７つの柔軟なポートを有する１６個のポートを有するホスト・コントローラ（例えば、グリーン・クラウド製品）に限定されるものではなく、１６レーンのＰＣＩｅのような他のより大きい及び小さいトポロジーも同様に含み、かつ、これを許容すると考えられる。
【００１３】
図１は、本発明の１つの実施形態による構成可能なＰＣＩｅ・ＳＡＴＡ（ＰＣＩｅ  ｔｏ  ＳＡＴＡ）ホスト・コントローラ・アーキテクチャ１００を示す。１つの実施形態において、ＰＣＩｅ／ＳＡＴＡホスト・コントローラ・アーキテクチャ１００は、１６個のポートを有するＰＣＩｅ／ＳＡＴＡホスト・コントローラ１０２を含む。前述のように、本発明の実施形態は、本明細書で示されるホスト・コントローラ１０２に限定されるものではなく、本明細書で論じられるものより小さいトポロジー及び大きいトポロジーの両方の他の形態のホスト・コントローラにも適用可能であることが留意される。簡潔さ、明確さ及び理解の容易さのために、本文書全体にわたって、ホスト・コントローラ１０２が論じられる。
【００１４】
１つの実施形態において、ホスト・コントローラ１０２は、同じチップ上で、８つのＰＣＩｅポート１０４及び８つのＳＡＴＡポート１０６の種々の組み合わせを含むように構成すること又はカスタマイズすることができる。例えば、関連したバックエンド論理が直接切り換え可能であり、トランスペアレントである場合、ＰＣＩｅ（例えば、ＰＣＩｅ２．０）及びＳＡＴＡ（例えば、ＳＡＴＡ３．０（５Ｇ／６Ｇ））についての物理層すなわちＰＨＹが、再使用されるのに十分に類似しているとする。非効率を排除しながら簡単な再使用をもたらすために、各機能についての完全なサポート・チェーンが、多目的のＰＨＹの背後にあるものとすることができる。後の図に関してさらに説明されるように、例えば、１つの実施形態においては、この優れた、効率的で新規なホスト・コントローラ・アーキテクチャ１００を生成する際にいずれのＰＨＹも無駄にすることなく、ＳＡＴＡバックエンド論理に対して、ＰＣＩｅバックエンド論理の一部をスワップアウトすることができる（例えば、１５、１４、１２又は８個のＳＡＴＡポートに適合させるように、それぞれ１、２、４又は８個のＰＣＩｅポートを有する）。
【００１５】
ホスト・コントローラ１０２のこの示される実施形態においては、最大１５個のＳＡＴＡポート１０６に適合させるための柔軟性をもつことは、８つのＳＡＴＡポートのみに固定された従来のホスト・コントローラよりも、ＳＡＴＡポートが７つ多いことを意味する。この柔軟性は、使用及び効率（例えば、ダイ効率、パッケージ効率）を最大にする一方で、費用及び複雑さを低減させる。図２Ａ−図２Ｄを参照して、ＰＣＩｅポート１０４とＳＡＴＡポート１０６の種々の組み合わせが提供される。
【００１６】
図２Ａは、本発明の１つの実施形態による、図１の１６ポートのＰＣＩｅ／ＳＡＴＡホスト・コントローラ１０２の、１：１５のＰＣＩｅ・ＳＡＴＡポート構成設定２００を示す。１つの実施形態においては、７つのＰＣＩｅポートをスワップアウトし、これらをＳＡＴＡポートとして使用するのを可能にすることにより、ホスト・コントローラ１０２の８つのＰＣＩｅポート（図１に示されるような）は、１−ポート又は１−レーンのＰＣＩｅ２０２に低減される。従って、構成設定２００は、１５個のＳＡＴＡポート２１２及び１つのＰＣＩｅポート２０２を有するものとしてホスト・コントローラ１０２を提供する。
【００１７】
図２Ｂは、本発明の１つの実施形態による、図１の１６ポートのＰＣＩｅ／ＳＡＴＡホスト・コントローラ１０２の、２：１４のＰＣＩｅ・ＳＡＴＡポート構成設定２２０を示す。本実施形態においては、ＳＡＴＡポートとして使用するように、ホスト・コントローラ１０２の８つのＰＣＩｅポートのうちの６つをスワップアウトする。従って、１つの実施形態においては、構成設定２２０は、１４個のＳＡＴＡポート及び２つのＰＣＩｅポート２０４を有するものとしてホスト・コントローラ１０２を提供する。
【００１８】
図２Ｃは、本発明の１つの実施形態による、図１の１６ポートのＰＣＩｅ／ＳＡＴＡホスト・コントローラ１０２の、４：１２のＰＣＩｅ・ＳＡＴＡポート構成設定２３０を示す。本実施形態においては、８つのＰＣＩｅポートのうちの４つのポートをＳＡＴＡポートとして使用するようにスワップアウトすることによって、８つのＰＣＩｅポートが４つのポートに半減される。従って、構成設定２３０は、１２個のＳＡＴＡポート２１６及び４つのＰＣＩｅポート２０６を有するものとしてホスト・コントローラ１０２を示す。
【００１９】
図２Ｄは、本発明の１つの実施形態による、図１の１６ポートのＰＣＩｅ／ＳＡＴＡホスト・コントローラ１０２の、ＰＣＩｅとＳＡＴＡが８：８のポート構成設定２４０を示す。図２Ａ−図２Ｃの構成設定２００、２２０、２３０と同様に、本実施形態においては、８つのＰＣＩｅレーン又はポート２０８の全てが使用され、これによってＳＡＴＡポート２１８の使用は８つに制限されている。従って、構成設定２４０は、８つのＳＡＴＡポート２１８及び８つのＰＣＩｅポート２０８を有するようにホスト・コントローラ１０２を提供する。
【００２０】
図３Ａは、本発明の１つの実施形態による、ＰＣＩｅ・ＳＡＴＡホスト・コントローラ上に、ＰＣＩｅ・ＳＡＴＡポートを構成するためのコンボポート切り換えホスト・コントローラ構成機構３００を示す。１つの実施形態において、コンボＰＨＹポート切り換えホスト・コントローラ構成機構（「コンボＰＨＹ機構」）３００は、ＰＨＹレベルでのポート切り換えによってホスト・コントローラの構成を容易にするように提供される。前述のように、１つの実施形態において、ＰＣＩｅ（例えば、ＰＣＩｅ２．０  ５Ｇｂ／ｓ）とＳＡＴＡ（例えば、ＳＡＴＡ３．０  ６Ｇｂ／ｓ）についてのＰＨＹは十分に類似しているので、直接切り換え可能であり、トランスペアレントな関連したバックエンド論理を用いてこれらをスワップし、再使用することができる。
【００２１】
本実施形態においては、ＳＡＴＡポート３０２と、ＳＡＴＡ  ６Ｇｂ／ｓのリンク論理コントローラ３０８及びＰＣＩｅ  ５Ｇｂ／ｓのリンク論理コントローラ３１０の両方をサポートする単一のシリアライザ／デシリアライザ（「ＳｅｒＤｅｓ」）３０４（例えば、ＳｅｒＤｅｓ  ＰＨＹ  ５Ｇｂ／ｓ又は６Ｇｂ／s）と、ＰＨＹクロック論理コーデック３０６とが、コンボＰＨＹ機構３００内に提供される。ＰＨＹクロック論理コーデック３０６は、スイッチ３１２を介して、２つのリンク論理コントローラ３０８、３１０とさらに接続される。コンボＰＨＹ機構３００は、単一のスイッチ３１２を通して、単一のＰＨＹクロック論理コーデック３０６に接続された２つのリンク論理コントローラ３０８、３１０の組み合わせを提供する。１つの実施形態において、単にスイッチ３１２の向きを変えることにより、ＰＣＩｅとＳＡＴＡとの間のスワップを実行することができる。例えば、スイッチ３１２がＳＡＴＡリンク論理コントローラ３０８に向けられると、適用可能なポートはＳＡＴＡ専用になり、スイッチ３１２がＰＣＩｅリンク論理コントローラ３１０に向けられると、適用ポートはＰＣＩｅ専用になる。
【００２２】
図３Ｂは、本発明の１つの実施形態による、ＰＣＩｅ・ＳＡＴＡホスト・コントローラ上にＰＣＩｅ又はＳＡＴＡポートを構成するための分割ポート切り換えホスト・コントローラ構成機構３５０を示す。１つの実施形態において、分割ポート切り換えホスト・コントローラ構成機構（「スイッチＰＨＹ機構」）３５０は、ＰＨＹレベルでのポート切り換えによってホスト・コントローラの構成を容易にするように提供される。１つの実施形態において、ＰＨＹ  ５Ｇｂ／ｓ及びＳＡＴＡ  ＰＨＹ  ６Ｇｂ／ｓ  ３７４についての２つの別個のＳｅｒＤｅｓ３５４及び３７４が、ＰＣＩｅポート（共有又は別個の入力／出力（Ｉ／Ｏ）とすることができる）に提供され、かつ、それぞれのＰＨＹクロック論理コーデック３５６及び３７６と通信状態にあるように示される。２つのＰＨＹクロック論理コーデック３５６、３７６は、ＰＣＩ  ５Ｇｂ／ｓリンク論理コントローラ３５８及びＳＡＴＡ  ６Ｇｂ／ｓリンク論理コントローラ３７８と接続され、さらにそれぞれのスイッチ３６０及び３８０と接続されるように示される。
【００２３】
示される実施形態において、ＰＣＩｅポート３５２は、アプリケーション・スイッチ３８０をオンにして、ＳＡＴＡリンク論理コントローラ３７８をＰＨＹクロック論理コーデック３７６及びＳｅｒＤｅｓ  ＳＡＴＡ  ＰＨＹ３７４に接続することにより、ＳＡＴＡポートとして使用されるように示され、一方、他方のスイッチ３６０はオフであるように示され、従って、ポート３５２をＰＣＩｅポート３５８として使用することを許容しない。１つの実施形態において、スイッチ３６０がオンにされた場合、ポート３５２をＰＣＩｅポートとして使用する一方、他方のスイッチ３８０をオフにして、ポート３５２をＳＡＴＡポートとして使用するのを停止することができる。
【００２４】
図４は、１つの実施形態による、ＰＣＩｅ／ＳＡＴＡホスト・コントローラのカスタマイズされた構成を容易にするためにポート切り換え機構を用いる方法４００を示す。方法４００は、ブロック４０５において、ＰＣＩｅ及びＳＡＴＡについての十分に類似したＰＨＹを識別することで開始する。１つの実施形態において、ブロック４１０におけるコンボＰＨＹ機構の場合、ブロック４１５において、単一のスイッチを介して、単一のＰＨＹクロック論理コーデックをＳＡＴＡリンク論理コントローラ及びＰＣＩｅリンク論理コントローラに接続する。ブロック４２０において、スイッチをそれぞれＰＣＩｅリンク論理コントローラ及びＳＡＴＡリンク論理コントローラに向けることにより、ＰＣＩｅポートである状態とＳＡＴＡポートである状態との間でポートをスワップさせる。従って、ブロック４４０において、構成されたホスト・コントローラが得られる。
【００２５】
別の実施形態において、ブロック４２５における分割ＰＨＹ機構の場合、ブロック４３０において、２つのＰＨＹクロック論理コーデックが用いられ、ＰＨＹクロック論理コーデックの１つがＰＣＩｅリンク論理コントローラと接続され、他方のものがＳＡＴＡリンク論理コントローラと接続される。ブロック４３５において、ＰＨＹクロック論理コーデックは、ＰＣＩｅポートである状態とＳＡＴＡポートである状態との間でポートをスワップさせるのに使用される２つのスイッチとさらに接続される。例えば、ＳＡＴＡ側スイッチがオフであり、ＰＣＩｅ側スイッチがオンである場合、ポートは、ＰＣＩｅポート又はラインとして挙動するように変換される。反対に、ＳＡＴＡ側スイッチがオンであり、ＰＣＩｅ側スイッチがオフである場合、ポートは、ＳＡＴＡポートとして働く。従って、ブロック４４０において、構成されたホスト・コントローラが得られる。
【００２６】
図５は、本発明の実施形態を実装することができるコンピュータ・システム５００を示す。コンピュータ・システム５００は、情報を伝えるためのシステム・バス５２０と、情報を処理するための、バス５２０に結合されたプロセッサ５１０とを含む。１つの実施形態によれば、プロセッサ５１０は、多数のマイクロプロセッサの１つを用いて実装される。それにも関わらず、当業者であれば、他のプロセッサを用い得ることを理解するであろう。
【００２７】
コンピュータ・システム５００は、情報及びプロセッサ５１０によって実行される命令を格納するための、バス５２０に結合されたランダム・アクセス・メモリ（ＲＡＭ）又は他の動的記憶装置５２５（本明細書ではメイン・メモリと呼ばれる）をさらに含む。メイン・メモリ５２５はまた、プロセッサ５１０による命令の実行中、一時的変数又は他の中間情報を格納するために用いることもできる。コンピュータ・システム５００はまた、静的情報及びプロセッサ５１０により用いられる命令を格納するための、バス５２０に結合された読み出し専用メモリ（ＲＯＭ）及び／又は他の静的記憶装置５２６も含むことができる。
【００２８】
情報及び命令を格納するために、磁気ディスク又は光ディスクのようなデータ記憶装置５２５及びその対応するドライブをコンピュータ・システム５００に結合することもできる。Ｉ／Ｏインターフェース５３０を介して、コンピュータ・システム５００を第２の入力／出力（Ｉ／Ｏ）バス５５０に結合することもできる。表示デバイス５２４、入力デバイス（例えば、文字数字入力デバイス５２３及び／又はカーソル制御デバイス５２２）を含む、複数のＩ／ＯデバイスをＩ／Ｏバス５５０に結合することができる。通信デバイス５２１は、外部データ・ネットワークを介して、他のコンピュータ（サーバ又はクライアント）にアクセスするためのものである。通信デバイス５２１は、モデム、ネットワーク・インターフェース・カード、又はイーサネット、トークン・リング、若しくは他のタイプのネットワークに結合するのに用いられるもののような他の周知のインターフェース・デバイスを含むことができる。コンピュータ・システム５００は、これらに限定されるものではないが、ネットワーク・コンピュータ・デバイス、携帯電話、携帯用情報端末（ＰＤＡ）等を含む。
【００２９】
コンピュータ・システム５００は、クライアント／サーバ・ネットワーク・システムにおいて相互接続することができる。ネットワークは、ローカル・エリア・ネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）、メトリポリタン・エリア・ネットワーク（ＭＡＮ）、イントラネット、インターネット等を含むことができる。本文書内の他の場所に述べられるように、任意の数のネットワーク・デバイスをカスケードしてポート・マルチプライヤと接続し、ネットワーク内にネットワーキング機構を形成することができる。ネットワークを介して任意の数のデバイスが接続されてもよいと考えられる。デバイスは、本文書で説明されたプロトコルを含む、多数の標準的及び非標準的プロトコルを介して、ストリーミング・メディア・データのようなデータ・ストリームを、ネットワーク・システム内の他のデバイスに転送することができる。
【００３０】
上記の説明において、説明目的で、本発明の完全な理解を与えるために、多くの特定の詳細が述べられている。しかしながら、本発明は、これらの特定の詳細の一部がなくても実施できることが、当業者には明らかであろう。他の例において、周知の構造体及びデバイスは、ブロック図の形態で示されている。図示されるコンポーネントの間に中間構造体があってもよい。本明細書で説明又は図示されたコンポーネントは、図示又は説明されていない付加的な入力又は出力を有することができる。
【００３１】
本発明の様々な実施形態は、種々のプロセスを含むことができる。これらのプロセスは、ハードウェア・コンポーネントによって実装することもでき、又は、コンピュータ・プログラム若しくは機械実行可能命令において具体化することができ、これらを用いて、命令がプログラムされた汎用プロセッサ若しくは専用プロセッサ又は論理回路が、プロセスを実行させることができる。代替的に、本プロセスは、ハードウェアとソフトウェアの組み合わせによって実施することができる。
【００３２】
ポート・マルチプライヤ強化機構の実施形態内で示されたもの又はその実施形態と関連付けられたもののような、本文書全体にわたって説明される１つ又はそれ以上のモジュール、コンポーネント、又は要素は、ハードウェア、ソフトウェア、及び／又はこれらの組み合わせを含むことができる。モジュールがソフトウェアを含む場合、ソフトウェアのデータ、命令、及び／又は構成は、機械／電子デバイス／ハードウェアによる製造物品を介して与えることができる。製造物品は、命令、データ等を与えるコンテンツを有する機械アクセス可能／可読媒体を含むことができる。コンテンツは、例えば、ファイラ、ディスク、又は説明される種々の動作又は実行を行う、本明細書で説明されるようなディスク・コントローラなどの電子デバイスをもたらすことができる。
【００３３】
本発明の種々の実施形態の一部は、コンピュータ・プログラム製品として提供することができ、コンピュータ・プログラム製品は、コンピュータ・プログラム命令が格納されたコンピュータ可読媒体を含むことができ、このコンピュータ・プログラム命令を用いてコンピュータ（又は他の電子デバイス）をプログラムして、本発明によるプロセスを実行させることができる。機械可読媒体は、これらに限定されるものではないが、フロッピー・ディスケット、光ディスク、コンパクト・ディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、及び光磁気ディスク、読み出し専用メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、消去可能プログラム可能読み出し専用メモリ（ＥＰＲＯＭ）、ＥＥＰＲＯＭ、磁気又は光学カード、フラッシュ・メモリ、又は電子的命令を格納するのに適した他のタイプの媒体／機械可読媒体を含むことができる。さらに、本発明をコンピュータ・プログラム製品としてダウンロードすることもでき、この場合、プログラムを遠隔コンピュータから要求中のコンピュータに転送することができる。
【００３４】
方法の多くがその最も基本的な形態で説明されているが、本発明の基本的な範囲から逸脱することなく、プロセスを方法のいずれかに付加すること、又はそこから除去することができ、情報を説明されたメッセージのいずれに付加することも、又はそこから取り去ることもできる。多数のさらなる変更及び改造をなし得ること当業者には明らかであろう。特定の実施形態は、本発明を限定するためではなく、これを例証するために提供される。本発明の実施形態の範囲は、上記に与えられる特定の例によってではなく、以下の特許請求の範囲によってのみ定められる。
【００３５】
要素「Ａ」が要素「Ｂ」に又は要素「Ｂ」と結合されると言われる場合、要素Ａは、要素Ｂに直接結合されることも、又は、例えば要素Ｃを通して間接的に結合されることもある。明細書又は特許請求の範囲において、あるコンポーネント、特徴、構造体、プロセス、又は特性Ａが、あるコンポーネント、特徴、構造体、プロセス、又は特性Ｂを「引き起こす」と述べられる場合、「Ａ」は、「Ｂ」の少なくとも部分的な原因ではあるが、「Ｂ」を引き起こすのを助ける少なくとも１つの他のコンポーネント、特徴、構造体、プロセス、又は特性も存在し得ることを意味する。明細書が、あるコンポーネント、特徴、構造体、プロセス、又は特性を「含んでもよい」、「含むことがある」又は「含むことができる」と指し示す場合、その特定のコンポーネント、特徴、構造体、プロセス、又は特性が含まれることが要求されているわけではない。明細書又は特許請求の範囲が「ある（「ａ」又は「ａｎ」）」要素に言及する場合、これは、説明される要素の１つしか存在しないことを意味するわけではない。
【００３６】
１つの実施形態は、本発明の１つの実装又は実施例である。明細書において、「１つの実施形態」、「一実施形態」、「幾つかの実施形態」又は「他の実施形態」への言及は、その実施形態に関連して説明された特定の特徴、構造体、又は特性が少なくとも幾つかの実施形態内に含まれるが、必ずしも全ての実施形態内に含まれる必要はないことを意味する。「１つの実施形態」、「一実施形態」、又は「幾つかの実施形態」の様々な出現は、必ずしも全てが同じ実施形態を指すとは限らない。本発明の例示的な実施形態の上記の説明において、開示を簡素化し、種々の本発明の態様の１つ又はそれ以上の理解を助ける目的で、種々の特徴は、時には、単一の実施形態、図面、又はその説明の形でグループ化され得ることを理解されたい。しかしながら、この開示の方法は、特許請求される本発明が、各請求項において明示的に列挙されるより多い特徴を必要とするという意図を示すものとして解釈されるものではない。むしろ、以下の特許請求の範囲が示すように、本発明の態様は、決して上記の開示された単一の実施形態の全ての中にあるものではない。従って、特許請求の範囲は、ここではこの説明の中に明示的に組み込まれ、各請求項は、本発明の別個の実施形態としてそれ自体で存在する。
【符号の説明】
【００３７】
１００：ホスト・コントローラ・アーキテクチャ
１０２：ホスト・コントローラ
１０４、２０２、２０４、２０６、２０８、３５２：ＰＣＩｅポート
１０６、２１２、２１４、２１６、２１８、３０２：ＳＡＴＡポート
２００、２２０、２３０、２４０：ＰＣＩｅ・ＳＡＴＡポート構成設定
：ＳＡＴＡ
３００：コンボＰＨＹポート切り換えホスト・コントローラ構成機構（「コンボＰＨＹ機構」）
３０４、３５４、３７４：シリアライザ／デシリアライザ（ＳｅｒＤｅｓ）
３０６、３５６、３７６：ＰＨＹクロック論理コーデック
３０８、３１０、３５８、３７８：リンク論理コントローラ
３１２、３６０、３８０：スイッチ
３５０：分割ポート切り換えホスト・コントローラ構成機構（「スイッチＰＨＹ機構」）
３５６、３７６：ＰＨＹクロック論理コーデック
５００：コンピュータ・システム
５１０：プロセッサ
５２０：システム・バス
５２１：通信デバイス
５２２：カーソル制御デバイス
５２３：文字数字入力デバイス
５２４：表示デバイス
５２５：動的記憶装置（メイン・メモリ）
５２６：静的記憶装置
５２７：データ記憶装置
５３０：Ｉ／Ｏインターフェース
５５０：第２の入力／出力バス
【図１】
2014506362.tif 000003
【図２Ａ】
2014506362.tif 000004
【図２Ｂ】
2014506362.tif 000005
【図２Ｃ】
2014506362.tif 000006
【図２Ｄ】
2014506362.tif 000007
【図３Ａ】
2014506362.tif 000008
【図３Ｂ】
2014506362.tif 000009
【図４】
2014506362.tif 000010
【図５】
2014506362.tif 000011
【国際調査報告】
2014506362.tif 000012
2014506362.tif 000013
2014506362.tif 000014