(57)【要約】  ＩＩＩ−Ｎ半導体デバイスは、ＩＩＩ−Ｎ材料構造の表面上に設けられた厚さを有する電極画定層を備える。電極画定層は、側壁を有する凹部を有し、側壁は、複数の段を有する。ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、第１の幅が第２の幅より大きい。凹部内には電極が設けられ、電極は、凹部の側壁の上に拡張部分を有する。電極画定層の一部は、拡張部分とＩＩＩ−Ｎ材料構造との間にある。側壁は、ＩＩＩ−Ｎ材料構造の表面に対して約４０°以下の有効角を形成する。【選択図】  図５
2014511032.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ−Ｎ材料構造の表面上に設けられた厚さを有する電極画定層であって、複数の段を含む側壁を有する凹部を有し、前記ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、前記ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、前記第１の幅が前記第２の幅より大きい電極画定層と、
前記凹部内に設けられ、前記側壁の上に拡張部分を有し、前記電極画定層の一部が前記拡張部分と前記ＩＩＩ−Ｎ材料構造との間にある電極とを備え、
前記側壁は、前記ＩＩＩ−Ｎ材料構造の表面に対して約４０°以下の有効角を形成するＩＩＩ−Ｎ半導体デバイス。
【請求項２】
前記ＩＩＩ−Ｎ材料構造は、第１のＩＩＩ−Ｎ材料層と、第２のＩＩＩ−Ｎ材料層と、前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層の間の組成の相違によって、前記第２のＩＩＩ−Ｎ材料層に隣接する前記第１のＩＩＩ−Ｎ材料層内に誘起された２ＤＥＧチャネルとを備える請求項１記載のデバイス。
【請求項３】
前記第１のＩＩＩ−Ｎ材料層は、ＧａＮを含む請求項２記載のデバイス。
【請求項４】
前記第２のＩＩＩ−Ｎ材料層は、ＡｌＧａＮ又はＡｌＩｎＧａＮを含む請求項３記載のデバイス。
【請求項５】
前記第１のＩＩＩ−Ｎ材料層と前記第２のＩＩＩ−Ｎ材料層との間に第３のＩＩＩ−Ｎ材料層を更に備える請求項２記載のデバイス。
【請求項６】
前記第３のＩＩＩ−Ｎ材料層は、ＡｌＮを含む請求項５記載のデバイス。
【請求項７】
前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層は、第ＩＩＩ族面又は［０００１］配向、又は第ＩＩＩ族終端半極層であり、前記第２のＩＩＩ−Ｎ材料層は、前記第１のＩＩＩ−Ｎ材料層と前記電極画定層との間にある請求項２記載のデバイス。
【請求項８】
前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層は、Ｎ面又は［０００１ｂａｒ］配向又は窒素終端半極層であり、前記第２のＩＩＩ−Ｎ材料層は、前記第１のＩＩＩ−Ｎ材料層と前記電極画定層との間にある請求項２記載のデバイス。
【請求項９】
前記凹部は、前記電極画定層の厚さの全体に亘って延びている請求項２記載のデバイス。
【請求項１０】
前記凹部は、前記ＩＩＩ−Ｎ材料構造内まで延びている請求項９記載のデバイス。
【請求項１１】
前記凹部は、前記２ＤＥＧチャネルを介して延びている請求項１０記載のデバイス。
【請求項１２】
前記凹部は、前記ＩＩＩ−Ｎ材料構造内に少なくとも３０ナノメートル延びている請求項１０記載のデバイス。
【請求項１３】
前記凹部は、前記電極画定層の厚さ方向に部分的に延びている請求項１記載のデバイス。
【請求項１４】
前記電極画定層は、全体的に実質的に一定の組成を有する請求項１記載のデバイス。
【請求項１５】
前記電極画定層は、ＳｉＮｘを含む請求項１記載のデバイス。
【請求項１６】
前記電極画定層の厚さは、約０．１μｍ乃至５μｍである請求項１記載のデバイス。
【請求項１７】
前記ＩＩＩ−Ｎ材料構造と前記電極画定層との間に誘電性パッシベーション層を更に備え、前記誘電性パッシベーション層は、前記電極に隣接するＩＩＩ−Ｎ材料の表面に直接的に接触する請求項１記載のデバイス。
【請求項１８】
前記誘電性パッシベーション層は、ＳｉＮｘを含む請求項１７記載のデバイス。
【請求項１９】
前記誘電性パッシベーション層は、前記電極が前記ＩＩＩ−Ｎ材料構造に直接的に接触しないように、前記電極と前記ＩＩＩ−Ｎ材料構造との間に設けられている請求項１７記載のデバイス。
【請求項２０】
前記誘電性パッシベーション層と前記電極画定層との間に更なる絶縁層を更に備える請求項１７記載のデバイス。
【請求項２１】
前記更なる絶縁層は、ＡｌＮを含む請求項２０記載のデバイス。
【請求項２２】
前記更なる絶縁層の厚さは、約２０ナノメートル未満である請求項２０記載のデバイス。
【請求項２３】
前記電極の拡張部分は、フィールドプレートとして機能する請求項１記載のデバイス。
【請求項２４】
前記電極は、アノードであり、前記デバイスは、ダイオードである請求項１記載のデバイス。
【請求項２５】
前記電極は、ゲートであり、前記デバイスは、トランジスタである請求項１記載のデバイス。
【請求項２６】
前記デバイスは、エンハンスメントモードデバイスである請求項２５記載のデバイス。
【請求項２７】
前記デバイスは、デプレションモードデバイスである請求項２５記載のデバイス。
【請求項２８】
前記デバイスは、高電圧デバイスである請求項１記載のデバイス。
【請求項２９】
前記有効角は、約２０°以下であり、前記デバイスの降伏電圧は、約１００Ｖ以上である請求項１記載のデバイス。
【請求項３０】
前記有効角は、約１０°以下であり、前記デバイスの降伏電圧は、３００Ｖ以上である請求項１記載のデバイス。
【請求項３１】
前記段の少なくとも１つは、前記ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、前記ＩＩＩ−Ｎ材料構造の表面に実質的に垂直な第２の表面とを有する請求項１記載のデバイス。
【請求項３２】
前記段の少なくとも１つは、前記ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有し、前記第２の表面は、前記ＩＩＩ−Ｎ材料構造の表面に対して、５°乃至８５°の角度を形成する請求項１記載のデバイス。
【請求項３３】
前記拡張部分は、前記側壁に直接的に接触する請求項１記載のデバイス。
【請求項３４】
ＩＩＩ−Ｎ材料構造の表面上に設けられた厚さを有する電極画定層であって、複数の段を含む側壁を有する凹部を有し、前記ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、前記ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、前記第１の幅が前記第２の幅より大きい電極画定層と、
前記凹部内に設けられ、前記側壁の上に拡張部分を有し、前記電極画定層の一部が前記拡張部分と前記ＩＩＩ−Ｎ材料構造との間にある電極とを備え、
前記側壁の段の少なくとも１つは、前記ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有し、前記第２の表面は、前記ＩＩＩ−Ｎ材料構造の表面に対して５°〜８５°の角度を形成するＩＩＩ−Ｎ半導体デバイス。
【請求項３５】
前記ＩＩＩ−Ｎ材料構造は、第１のＩＩＩ−Ｎ材料層と第２のＩＩＩ−Ｎ材料層とを備え、前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層の間の組成の相違によって、前記第２のＩＩＩ−Ｎ材料層に隣接する前記第１のＩＩＩ−Ｎ材料層内に２ＤＥＧチャネルが誘起されている請求項３４記載のデバイス。
【請求項３６】
前記第１のＩＩＩ−Ｎ材料層は、ＧａＮを含む請求項３５記載のデバイス。
【請求項３７】
前記第２のＩＩＩ−Ｎ材料層は、ＡｌＧａＮ又はＡｌＩｎＧａＮを含む請求項３６記載のデバイス。
【請求項３８】
前記第１のＩＩＩ−Ｎ材料層と前記第２のＩＩＩ−Ｎ材料層との間に第３のＩＩＩ−Ｎ材料層を更に備える請求項３５記載のデバイス。
【請求項３９】
前記第３のＩＩＩ−Ｎ材料層は、ＡｌＮを含む請求項３８記載のデバイス。
【請求項４０】
前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層は、第ＩＩＩ族面又は［０００１］配向、又は第ＩＩＩ族終端半極層であり、前記第２のＩＩＩ−Ｎ材料層は、前記第１のＩＩＩ−Ｎ材料層と前記電極画定層との間にある請求項３５記載のデバイス。
【請求項４１】
前記第１のＩＩＩ−Ｎ材料層及び前記第２のＩＩＩ−Ｎ材料層は、Ｎ面又は［０００１ｂａｒ］配向又は窒素終端半極層であり、前記第２のＩＩＩ−Ｎ材料層は、前記第１のＩＩＩ−Ｎ材料層と前記電極画定層との間にある請求項３５記載のデバイス。
【請求項４２】
前記凹部は、前記電極画定層の厚さの全体に亘って延びている請求項３５記載のデバイス。
【請求項４３】
前記凹部は、前記ＩＩＩ−Ｎ材料構造内まで延びている請求項４２記載のデバイス。
【請求項４４】
前記凹部は、前記２ＤＥＧチャネルを介して延びている請求項４３記載のデバイス。
【請求項４５】
前記凹部は、前記ＩＩＩ−Ｎ材料構造内に少なくとも３０ナノメートル延びている請求項４３記載のデバイス。
【請求項４６】
前記凹部は、前記電極画定層の厚さ方向に部分的に延びている請求項３４記載のデバイス。
【請求項４７】
前記電極画定層は、全体的に実質的に一定の組成を有する請求項３４記載のデバイス。
【請求項４８】
前記電極画定層は、ＳｉＮｘを含む請求項３４記載のデバイス。
【請求項４９】
前記電極画定層の厚さは、約０．１μｍ乃至５μｍである請求項３４記載のデバイス。
【請求項５０】
前記ＩＩＩ−Ｎ材料構造と前記電極画定層との間に誘電性パッシベーション層を更に備え、前記誘電性パッシベーション層は、前記電極に隣接するＩＩＩ−Ｎ材料の表面に直接的に接触する請求項３４記載のデバイス。
【請求項５１】
前記誘電性パッシベーション層は、ＳｉＮｘを含む請求項５０記載のデバイス。
【請求項５２】
前記誘電性パッシベーション層は、前記電極が前記ＩＩＩ−Ｎ材料構造に直接的に接触しないように、前記電極と前記ＩＩＩ−Ｎ材料構造との間に設けられている請求項５０記載のデバイス。
【請求項５３】
前記誘電性パッシベーション層と前記電極画定層との間に更なる絶縁層を更に備える請求項５０記載のデバイス。
【請求項５４】
前記更なる絶縁層は、ＡｌＮを含む請求項５３記載のデバイス。
【請求項５５】
前記更なる絶縁層の厚さは、約２０ナノメートル未満である請求項５３記載のデバイス。
【請求項５６】
前記電極の拡張部分は、フィールドプレートとして機能する請求項３４記載のデバイス。
【請求項５７】
前記電極は、アノードであり、前記デバイスは、ダイオードである請求項３４記載のデバイス。
【請求項５８】
前記電極は、ゲートであり、前記デバイスは、トランジスタである請求項３４記載のデバイス。
【請求項５９】
前記デバイスは、エンハンスメントモードデバイスである請求項５８記載のデバイス。
【請求項６０】
前記デバイスは、デプレションモードデバイスである請求項５８記載のデバイス。
【請求項６１】
前記デバイスは、高電圧デバイスである請求項３４記載のデバイス。
【請求項６２】
前記拡張部分は、前記側壁に直接的に接触する請求項３４記載のデバイス。
【請求項６３】
ＩＩＩ−Ｎデバイスを製造する方法であって、
ＩＩＩ−Ｎ材料構造の表面上に厚さを有する電極画定層を形成するステップと、
前記電極画定層上に幅を有する開口を含むマスク層をパターン化するステップと、
前記電極画定層をエッチングして、複数の段を含む側壁を有する凹部であって、前記ＩＩＩ−Ｎ材料構造から遠い凹部の一部が第１の幅を有し、前記ＩＩＩ−Ｎ材料構造に近い凹部の一部が第２の幅を有し、前記第１の幅が前記第２の幅より大きい凹部を形成するステップと、
前記マスク層を除去するステップと、
前記凹部内に、前記側壁上に拡張部分を有し、前記電極画定層の一部が前記拡張部分と前記ＩＩＩ−Ｎ材料構造の間にある電極を形成するステップとを有し、
前記エッチングするステップは、第１の処理及び第２の処理を含み、前記第１の処理は、前記電極画定層の一部を除去し、前記第２の処理は、前記マスク層を完全には除去することなく、前記マスク層の一部を除去し、前記マスク層の開口の幅を広げる方法。
【請求項６４】
前記第２の処理は、前記第１の処理が実行された後に再度実行される請求項６３記載の方法。
【請求項６５】
前記第２の処理は、前記第１の処理が再度実行された後に再度実行される請求項６４記載の方法。
【請求項６６】
前記マスク層は、ホトレジストを含む請求項６３記載の方法。
【請求項６７】
前記エッチングステップを実行する前に、前記マスク層内のホトレジストを再分布させるステップを更に有する請求項６６記載の方法。
【請求項６８】
前記ホトレジストを再分布させるステップは、前記ホトレジストを熱アニール処理するステップを含む請求項６７記載の方法。
【請求項６９】
前記ホトレジストの再分布によって、前記マスク層は、前記開口に隣接した傾斜側壁を有するようになる請求項６７記載の方法。
【請求項７０】
前記エッチングステップによって、前記電極画定層の厚さの全体の亘って延びる凹部が形成される請求項６３記載の方法。
【請求項７１】
前記エッチングステップは、第１のエッチングステップであり、前記ＩＩＩ−Ｎ材料構造内に延びる凹部を形成する第２のエッチングステップを更に有する請求項７０記載の方法。
【請求項７２】
前記デバイスは、前記電極画定層と前記ＩＩＩ−Ｎ材料構造との間に厚さを有する更なる誘電体層を含む請求項６３記載の方法。
【請求項７３】
前記エッチングステップによって、前記更なる誘電体層の厚さの全体に亘って延びる凹部が形成される請求項７２記載の方法。
【請求項７４】
前記デバイスは、前記電極画定層と前記更なる誘電体層との間に厚さを有するパッシベーション層を更に有する請求項７２記載の方法。
【請求項７５】
前記エッチングステップによって、前記パッシベーション層の厚さの全体に亘って延びる凹部が形成される請求項７４記載の方法。
【請求項７６】
前記電極は、アノードであり、前記ＩＩＩ−Ｎデバイスは、ダイオードである請求項６３記載の方法。
【請求項７７】
前記電極は、ゲートであり、前記ＩＩＩ−Ｎデバイスは、トランジスタである請求項６３記載の方法。
【請求項７８】
前記エッチングステップによって、前記ＩＩＩ−Ｎ材料構造の表面に対して約４０°以下の有効角を形成する側壁が形成される請求項６３記載の方法。
【請求項７９】
前記エッチングステップによって、前記側壁の少なくとも１つの段は、前記ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有するように形成され、前記第２の表面は、前記ＩＩＩ−Ｎ材料構造の表面に対して５°〜８５°の角度を形成する請求項６３記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体電子デバイスに関し、詳しくは、電極がフィールドプレートに接続されたデバイスに関する。
【背景技術】
【０００２】
これまで、例えば、高電圧のＰ−Ｉ−Ｎダイオード、及びパワートランジスタ、例えば、電力ＭＯＳＦＥＴ及び絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistors：ＩＧＢＴ）等の現代のパワー半導体ダイオードは、通常シリコン（Ｓｉ）半導体材料から製造されてきた。より近年になって、炭化シリコン（ＳｉＣ）パワーデバイスも、その優れた特性のために研究されている。大電流を搬送し、高電圧をサポートし、極低レベルのオン抵抗、高電圧デバイス動作及び高速スイッチングを提供する魅力的な候補として、ＩＩＩ族窒化物（ＩＩＩ−Ｎ）半導体デバイスが注目されている。ここで使用するＩＩＩ−Ｎ又はＩＩＩ族窒化物材料、層、デバイス等の用語は、化学式ＡｌｘＩｎｙＧａｚＮで表される化合物半導体材料を含む材料又はデバイスを意味し、ｘ＋ｙ＋ｚは、約１である。
【０００３】
従来のＩＩＩ−Ｎ高電子移動度トランジスタ（electron mobility transistor：ＨＥＭＴ）及びＩＩＩ−Ｎダイオードの実例をそれぞれ図１及び図２に示す。図１に示すＩＩＩ−Ｎ  ＨＥＭＴは、基板１０と、例えば、基板上のＧａＮの層であるチャネル層１１と、例えば、チャネル層上のＡｌｘＧａ１−ｘＮの層であるバリア層１２とを含む。チャネル層１１内のチャネル層１１とバリア層１２との間の界面の近傍には、２次元電子ガス（two-dimensional electron gas：２ＤＥＧ）チャネル１９が誘起されている。ソース電極１４及びドレイン電極１５は、２ＤＥＧチャネルとオーミックコンタクトを形成する。ゲート１６は、ゲート領域内、すなわち、ゲート１６の直下の２ＤＥＧの一部を変調する。図２のＩＩＩ−Ｎダイオードは、図１のＩＩＩ−Ｎ  ＨＥＭＴと同様のＩＩＩ−Ｎ材料層を含む。但し、図２のＩＩＩ−Ｎダイオードが有しているのは、アノードコンタクト２７及びカソードコンタクト２８の２つのコンタクトのみである。アノードコンタクト２７は、ＩＩＩ−Ｎバリア層１２上に形成され、カソードコンタクト２８は、２ＤＥＧ１９に接触する単一のコンタクトである。アノードコンタクト２７は、ショットキーコンタクトであり、単一のカソードコンタクト２８は、オーミックコンタクトである。図２では、２つのカソードコンタクトがあるように見えるが、実際には、２つのコンタクトが電気的に接続されおり、単一のカソードコンタクト２８を形成している。
【０００４】
ＩＩＩ−Ｎデバイスでは、一般的にフィールドプレートが使用され、これは、デバイスの高フィールド領域に電界を形成し、ピーク電界を減少させ、デバイス降伏電圧を高め、この結果、より高い電圧での動作を実現する。フィールドプレートが使用されている従来のＩＩＩ−Ｎ  ＨＥＭＴの具体例を図３に示す。図３のデバイスは、図１のデバイスに含まれている層に加えて、ゲート１６に接続されたフィールドプレート１８と、ＳｉＮ等の層である絶縁層１３とを含む。フィールドプレート１８は、ゲート１６と同じ材料を含んでもよく、同じ材料から形成してもよい。絶縁層１３は、表面パッシベーション層として機能でき、絶縁層１３に隣接するＩＩＩ−Ｎ材料の表面における電圧変動を防止又は抑制する。
【０００５】
傾斜フィールドプレート（slant field plate）は、ＩＩＩ−Ｎデバイスにおけるピーク電界を低減し、降伏電圧を高める点で特に有効であることが知られている。図４は、図３と同様のＩＩＩ−Ｎデバイスであって、傾斜フィールドプレート２４を有するＩＩＩ−Ｎデバイスを示している。このデバイスでは、ゲート１６及び傾斜フィールドプレート２４は、単一の電極２９によって形成されている。絶縁層２３は、ＳｉＮを材料としてもよく、電極２９の形状を少なくとも部分的に画定する凹部を含む。また、電極画定層２３は、電極画定層２３に隣接するＩＩＩ−Ｎ材料の表面における電圧変動を防止又は抑制する表面パッシベーション層としても機能できる。このデバイスのゲート１６及び傾斜フィールドプレート２４は、まず、ＩＩＩ−Ｎバリア層１２の表面全体上に電極画定層２３を堆積させ、ゲート１６を含む領域内で電極画定層２３を介して傾斜側壁２５を含む凹部をエッチングし、最後に少なくとも凹部内及び傾斜側壁２５上に電極２９を堆積させることによって形成できる。ＩＩＩ−Ｎダイオードにおいても、同様の傾斜フィールドプレート構造を形成できる。例えば、図２と同様のＩＩＩ−Ｎダイオードは、アノードコンタクト２７に接続された傾斜フィールドプレートを含むことができる。
【０００６】
例えば図４のフィールドプレート２４等の傾斜フィールドプレートは、図３のフィールドプレート１８等の傾斜部分を含まない従来のフィールドプレートに比べて、より大きな体積に亘ってデバイス内の電界を広げる傾向がある。したがって、傾斜フィールドプレートは、基底にあるデバイスにおけるピーク電界を低減するためにより効果的であり、この結果、より高い動作電圧及び降伏電圧を実現できる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
傾斜フィールドプレートは、多くの用途において望ましいが、再現可能に製造することが困難である。したがって、ピーク電界を適切に抑制できると共に、再現可能に製造できるフィールドプレート構造が望まれている。
【課題を解決するための手段】
【０００８】
一側面においては、ＩＩＩ−Ｎ材料構造の表面上に設けられた厚さを有する電極画定層を備えるＩＩＩ−Ｎ半導体デバイスを開示する。電極画定層は、側壁を有する凹部を有し、側壁は、複数の段を有する。ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、第１の幅は、第２の幅より大きい。凹部内には電極が設けられ、電極は、凹部の側壁の上に拡張部分を有する。電極画定層の一部は、拡張部分とＩＩＩ−Ｎ材料構造との間にある。側壁は、ＩＩＩ−Ｎ材料構造の表面に対して約４０°以下の有効角を形成する。
【０００９】
他の側面においては、ＩＩＩ−Ｎ材料構造の表面上に設けられた厚さを有する電極画定層を備えるＩＩＩ−Ｎ半導体デバイスを開示する。電極画定層は、側壁を有する凹部を有し、側壁は、複数の段を有する。ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、第１の幅は、第２の幅より大きい。凹部内には電極が設けられ、電極は、凹部の側壁の上に拡張部分を有する。電極画定層の一部は、拡張部分とＩＩＩ−Ｎ材料構造との間にある。側壁の段の少なくとも１つは、ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有し、第２の表面は、ＩＩＩ−Ｎ材料構造の表面に対して５°〜８５°の角度を形成する。
【００１０】
ここに開示するデバイスは、以下の特徴の１つ以上を含むことができる。ＩＩＩ−Ｎ材料構造は、第１のＩＩＩ−Ｎ材料層と、第２のＩＩＩ−Ｎ材料層と、第１のＩＩＩ−Ｎ材料層及び第２のＩＩＩ−Ｎ材料層の間の組成の相違によって、第２のＩＩＩ−Ｎ材料層に隣接する第１のＩＩＩ−Ｎ材料層内に誘起された２ＤＥＧチャネルとを備えていてもよい。第１のＩＩＩ−Ｎ材料層は、ＧａＮを含んでいてもよい。第２のＩＩＩ−Ｎ材料層は、ＡｌＧａＮ又はＡｌＩｎＧａＮを含んでいてもよい。第１のＩＩＩ−Ｎ材料層と第２のＩＩＩ−Ｎ材料層との間に第３のＩＩＩ−Ｎ材料層を設けてもよい。第３のＩＩＩ−Ｎ材料層は、ＡｌＮを含んでいてもよい。第１のＩＩＩ−Ｎ材料層及び第２のＩＩＩ−Ｎ材料層は、第ＩＩＩ族面又は［０００１］配向、又は第ＩＩＩ族終端半極層であってもよく、第２のＩＩＩ−Ｎ材料層は、第１のＩＩＩ−Ｎ材料層と電極画定層との間にあってもよい。第１のＩＩＩ−Ｎ材料層及び第２のＩＩＩ−Ｎ材料層は、Ｎ面又は［０００１ｂａｒ］配向又は窒素終端半極層であってもよく、第２のＩＩＩ−Ｎ材料層は、第１のＩＩＩ−Ｎ材料層と電極画定層との間にあってもよい。
【００１１】
凹部は、電極画定層の厚さの全体に亘って延びていてもよく、ＩＩＩ−Ｎ材料構造内まで延びていてもよく、２ＤＥＧチャネルを介して延びていてもよい。凹部は、ＩＩＩ−Ｎ材料構造内に少なくとも３０ナノメートル延びていてもよい。凹部は、電極画定層の厚さ方向に部分的に延びていてもよい。電極画定層は、全体的に実質的に一定の組成を有していてもよい。電極画定層は、ＳｉＮｘを含んでいてもよい。電極画定層の厚さは、約０．１μｍ乃至５μｍであってもよい。
【００１２】
ＩＩＩ−Ｎ材料構造と電極画定層との間に誘電性パッシベーション層を設けてもよく、誘電性パッシベーション層は、電極に隣接するＩＩＩ−Ｎ材料の表面に直接的に接触する。誘電性パッシベーション層は、ＳｉＮｘを含んでいてもよい。誘電性パッシベーション層は、電極がＩＩＩ−Ｎ材料構造に直接的に接触しないように、電極とＩＩＩ−Ｎ材料構造との間に設けてもよい。誘電性パッシベーション層と電極画定層との間に更なる絶縁層を設けてもよい。更なる絶縁層は、ＡｌＮを含んでいてもよい。更なる絶縁層の厚さは、約２０ナノメートル未満であってもよい。
【００１３】
電極の拡張部分は、フィールドプレートとして機能してもよい。電極は、アノードであってもよく、デバイスは、ダイオードであってもよい。電極は、ゲートであってもよく、デバイスは、トランジスタであってもよい。デバイスは、エンハンスメントモードデバイスであってもよく、デプレションモードデバイスであってもよく、高電圧デバイスであってもよい。有効角は、約２０°以下であってもよく、デバイスの降伏電圧は、約１００Ｖ以上であってもよい。有効角は、約１０°以下であってもよく、デバイスの降伏電圧は、３００Ｖ以上であってもよい。
【００１４】
段の少なくとも１つは、ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、ＩＩＩ−Ｎ材料構造の表面に実質的に垂直な第２の表面とを有していてもよい。段の少なくとも１つは、ＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有し、第２の表面は、ＩＩＩ−Ｎ材料構造の表面に対して、５°乃至８５°の角度を形成してもよい。拡張部分は、側壁に直接的に接触してもよい。
【００１５】
他の側面では、ＩＩＩ−Ｎデバイスを製造する方法を開示し、この方法は、ＩＩＩ−Ｎ材料構造の表面上に厚さを有する電極画定層を形成するステップと、電極画定層上に幅を有する開口を含むマスク層をパターン化するステップとを有する。方法は、更に、電極画定層をエッチングして、複数の段を含む側壁を有する凹部を形成するステップを有する。ＩＩＩ−Ｎ材料構造から遠い凹部の一部は、第１の幅を有し、ＩＩＩ−Ｎ材料構造に近い凹部の一部は、第２の幅を有し、第１の幅は、第２の幅より大きい。この方法は、更に、マスク層を除去するステップと、凹部内に、側壁上に拡張部分を有する電極を形成するステップを有する。電極画定層の一部は、拡張部分とＩＩＩ−Ｎ材料構造の間にある。エッチングステップは、第１の処理及び第２の処理を含み、第１の処理は、電極画定層の一部を除去し、第２の処理は、マスク層を完全には除去することなく、マスク層の一部を除去する第２の処理によって、マスク層の開口の幅が広がる。
【００１６】
ここに開示する方法は、以下の１つ以上の特徴を含むことができる。第２の処理は、第１の処理が実行された後に再度実行してもよい。第２の処理は、第１の処理が再度実行された後に再度実行してもよい。マスク層は、ホトレジストを含んでいてもよく、エッチングステップを実行する前に、マスク層内のホトレジストを再分布させてもよい。ホトレジストを再分布させるステップは、ホトレジストを熱アニール処理するステップを含んでいてもよい。ホトレジストの再分布によって、マスク層は、開口に隣接した傾斜側壁を有することができる。エッチングステップによって、電極画定層の厚さの全体の亘って延びる凹部を形成してもよい。エッチングステップは、第１のエッチングステップであってもよく、方法は、ＩＩＩ−Ｎ材料構造内に延びる凹部を形成する第２のエッチングステップを更に有していてもよい。
【００１７】
デバイスは、電極画定層とＩＩＩ−Ｎ材料構造との間に厚さを有する更なる誘電体層を含んでいてもよい。エッチングステップによって、更なる誘電体層の厚さの全体に亘って延びる凹部を形成してもよい。電極は、アノードであってもよく、ＩＩＩ−Ｎデバイスは、ダイオードであってもよい電極は、ゲートであってもよく、デバイスは、トランジスタであってもよい。エッチングステップによって、ＩＩＩ−Ｎ材料構造の表面に対して約４０°以下の有効角を形成する側壁を形成してもよい。エッチングステップによって、側壁の少なくとも１つの段がＩＩＩ−Ｎ材料構造の表面に実質的に平行な第１の表面と、傾斜した第２の表面とを有するように形成してもよく、第２の表面は、ＩＩＩ−Ｎ材料構造の表面に対して５°〜８５°の角度を形成してもよい。
【００１８】
再現可能に製造でき、低い漏洩で高い電圧をサポートでき、同時に低いオン抵抗及び高い降伏電圧を示すＩＩＩ−Ｎデバイスを開示する。このデバイスを製造する方法についても開示する。ここに開示するＩＩＩ−Ｎデバイスは、トランジスタ又はダイオードであってもよく、高電圧用途に適する高電圧デバイスであってもよい。本発明の１つ以上の具体例の詳細は、添付の図面及び以下の説明に記されている。本発明の他の特徴及び利点は、明細書、図面及び特許請求の範囲によって明らかとなる。
【図面の簡単な説明】
【００１９】
【図１】従来のＩＩＩ−Ｎ  ＨＥＭＴデバイスの断面図である。
【図２】従来のＩＩＩ−Ｎダイオードの断面図である。
【図３】従来のＩＩＩ−Ｎ  ＨＥＭＴデバイスの断面図である。
【図４】従来のＩＩＩ−Ｎ  ＨＥＭＴデバイスの断面図である。
【図５】ＩＩＩ−Ｎダイオードの１つの具体例の断面図である。
【図６】ＩＩＩ−Ｎダイオードの電極レイアウトの平面図である。
【図７】ＩＩＩ−Ｎダイオードの他の具体例の断面図である。
【図８】ＩＩＩ−Ｎ  ＨＥＭＴデバイスの１つの具体例の断面図である。
【図９】ＩＩＩ−Ｎダイオードの他の具体例の断面図である。
【図１０】ＩＩＩ−Ｎ  ＨＥＭＴデバイスの他の具体例の断面図である。
【図１１】図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
【図１２】図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
【図１３】図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
【図１４】図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
【図１５】図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
【図１６】図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
【図１７】図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
【図１８】図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
【図１９】図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
【図２０】図５のＩＩＩ−Ｎダイオードを製造する方法を説明する図である。
【発明を実施するための形態】
【００２０】
各図面において、同様の符号は、同様の要素を示している。
【００２１】
ＩＩＩ−Ｎヘテロ構造に基づくデバイスを開示する。このデバイスの電極は、デバイスを再現可能に製造でき、低い漏洩で高い電圧をサポートでき、同時に低いオン抵抗を示すことができるように設計されている。また、このデバイスを製造する方法についても開示する。ここに説明するＩＩＩ−Ｎデバイスは、例えば、トランジスタ又はダイオードであってもよく、高電圧用途に適する高電圧デバイスであってもよい。このような高電圧ダイオードでは、ダイオードが逆バイアスされると、ダイオードは、少なくとも、その用途において使用されている高電圧以下の全ての電圧をサポートし、この電圧は、例えば、１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ又はこれ以上であってもよい。ダイオードは、順バイアスされると、低いオン電圧で実質的な電流を流すことができる。許容可能な最大のオン電圧は、ダイオードが使用されている用途においてサポートされている最大電圧である。高電圧トランジスタのバイアスがオフにされると（すなわち、ソースに対するゲートの電圧がトランジスタ閾値電圧より低くなると）、高電圧トランジスタは、少なくとも使用される用途の高電圧以下の全てのソースドレイン電圧をサポートできる。高電圧トランジスタのバイアスがオンになると（すなわち、ソースに対するゲートの電圧がトランジスタ閾値電圧より高くなると）、高電圧トランジスタは、低いオン電圧で実質的な電流を流すことができる。許容可能な最大のオン電圧は、トランジスタが使用されている用途においてサポートされている最大電圧である。
【００２２】
図４に示すように、所与の厚さの電極画定層２３について、傾斜フィールドプレート２４を設けたことによって広がる電界の領域の水平方向の長さは、主に、基底にあるＩＩＩ−Ｎ材料構造の表面２８に対してフィールドプレートが形成する角度２６によって決まる。角度２６が小さい程、電界が広がり、対応するデバイスの動作電圧及び降伏電圧が大きくなる。例えば、厚さ約０．８５μｍの電極画定層２３を有するＩＩＩ−Ｎデバイスでは、信頼できる５０Ｖ又は１００Ｖ動作のためには、約４０°以下の角度が必要となることがあり、信頼できる３００Ｖ又は６００Ｖ動作のためには、約１０°以下の角度が必要となることがある。しかしながら、このような小さな角度２６で傾斜フィールドプレート２４を再現可能に製造することは、困難な場合がある。大規模生産のためには、これに相当するデバイス動作電圧及び降伏電圧を達成しながら、再現可能な製造を実現するフィールドプレート構造が必要である。
【００２３】
図５〜図１０に示すように、ここに開示するＩＩＩ−Ｎデバイスは、それぞれがＩＩＩ−Ｎ材料構造上に電極画定層を有するトランジスタ及びダイオードである。電極画定層は、凹部を含み、この凹部内に電極が設けられる。凹部の頂部の幅は、凹部の底部の幅より大きい。電極は、電極画定層の一部の上に配設され、フィールドプレートとして機能する拡張部分を含む。電極は、電極画定領域内の凹部内にコンフォーマルに堆積され、拡張部分は、凹部の側壁上に設けられる。したがって拡張部分のプロファイルは、少なくとも部分的に、側壁のプロファイルによって決定される。電極の拡張部分の下の凹部の側壁は、複数の段（steps）を含む。側壁は、基底にあるＩＩＩ−Ｎ材料構造の最上位の表面に対して、有効角（effective angle）を形成する。有効角は、デバイスが使用される回路用途による要求に応じて、デバイスの高電圧動作が実現されるように十分小さくすることができる。
【００２４】
図５に示すように、ＩＩＩ−Ｎダイオードは、基板１０と、基板の上の第１のＩＩＩ−Ｎ層１１と、第１のＩＩＩ−Ｎ層上の第２のＩＩＩ−Ｎ層１２とを備える。ＩＩＩ−Ｎ層１１、１２は、互いに異なる組成を有し、これらの組成は、第１のＩＩＩ−Ｎ層１１と第２のＩＩＩ−Ｎ層１２との間の界面近傍で、第１のＩＩＩ−Ｎ層１１内に（破線で示される）２次元電子ガス（two-dimensional electron gas：２ＤＥＧ）１９、すなわち、導電チャネルが誘起されるように選択される。
【００２５】
第２のＩＩＩ−Ｎ層１２上には、電極画定層３３が形成され、この電極画定層３３は、電極画定層３３の厚さの全体に亘る凹部を有し、アノードコンタクト３９がこの凹部内に形成される。電極画定層３３の厚さは、通常、約０．１μｍ〜５μｍ、例えば、約０．８５μｍである。電極画定層３３は、全体に亘って実質的に均一な組成を有していてもよい。電極画定層３３は、ＳｉＮｘ等の絶縁体から形成される。凹部内に形成されたアノードコンタクト３９は、デバイスの領域４１において、第２のＩＩＩ−Ｎ層１２の上面に接触する。アノードコンタクト３９は、電極画定層３３の一部を覆い、フィールドプレートとして機能する拡張部分３４を有する。アノードコンタクト３９は、電極画定層３３の凹部内にコンフォーマルに堆積され、拡張部分３４が凹部の側壁４３を覆い、側壁４３は、電極画定層３３の領域４１に最も近い部分（すなわち、点４４）から、電極画定層３３が実質的に平坦になる部分を僅かに超える電極画定層３３の頂部の点４５までの全体に亘って広がっている。したがって拡張部分のプロファイルは、少なくとも部分的に、側壁４３のプロファイルによって決定される。アノードコンタクト３９の少なくとも一部に近接して、２ＤＥＧ１９に接触する単一のカソードコンタクト２８が形成されている。アノードコンタクト３９は、ショットキーコンタクトであり、単一のカソードコンタクト２８は、オーミックコンタクトである。
【００２６】
ここで用いる「単一のカソードコンタクト」という用語は、カソードとして機能する単一の金属コンタクト、又はカソードとして機能し、電気的に接続されて、デバイス動作の間に各コンタクトの電位が略々同じになり、若しくは同じになることが意図された複数のコンタクトを意味する。図５の断面図では、２つのカソードコンタクトがあるように見えるが、実際には、２つのコンタクトが電気的に接続されおり、単一のカソードコンタクト２８を形成している。これは、図５のダイオードの平面図である図６に明確に示されている。ここで用いる２つ以上のコンタクト又は他の要素が「電気的に接続される」という表現は、これらが十分な導電性を有する材料で接続されて、動作中は常に、これらのコンタクト又は他の要素のそれぞれの電位が略々同じになり、若しくは同じになることが意図されることが保証されていることを意味する。
【００２７】
図６は、図５のデバイスで用いることができる電極構造の平面図（上面図）であり、この電極構造は、図６の上部に示すカソードコンタクトパッド及び図６の下部に示すアノードコンタクトパッドに接続されたカソードコンタクト２８及びアノードコンタクト３９の交互の「フィンガ」を有する。図５の断面図は、単一のアノードフィンガ及び２つのカソードフィンガのみを示しているが、図６に示すように、更なるカソードフィンガ及びアノードフィンガを追加することができる。
【００２８】
図５に戻って説明すると、ダイオードは、オプションとして、少なくともアノードコンタクト３９とカソードコンタクト２８との間でＩＩＩ−Ｎ材料表面に接触するパッシベーション層２２と、パッシベーション層２２と電極画定層３３との間の更なる誘電体層２１とを備えていてもよい。また、デバイスは、例えば、第１のＩＩＩ−Ｎ層１１と基板１０との間のＩＩＩ−Ｎバッファ層、又は第１のＩＩＩ−Ｎ層１１と第２のＩＩＩ−Ｎ層１２との間のＡｌＮ等のＩＩＩ−Ｎ層等の更なるＩＩＩ−Ｎ層（図示せず）を含むことができる。
【００２９】
図５のダイオードは、以下のように動作する。アノードコンタクト３９における電圧がカソードコンタクト２８における電圧より低くなり、アノードコンタクト３９とＩＩＩ−Ｎ層１２との間のショットキーコンタクトが逆バイアスされると、ダイオードは、オフ状態になり、アノードとカソードとの間には、僅かな逆バイアス電流のみが流れる。理想的には、逆バイアス電流は、可能な限り小さいことが望ましい。アノードコンタクト３９における電圧がカソードコンタクト２８における電圧より高くなると、アノードコンタクト３９とＩＩＩ−Ｎ層１２との間のショットキーコンタクトが順バイアスされ、ダイオードは、オン状態になる。この状態では、実質的な電流が、カソードコンタクト２８から、主に２ＤＥＧ１９を介して、続いて順バイアスされたショットキーコンタクトを介して、アノードコンタクト３９に流れる。順方向バイアス電流フローの少なくとも９９％は、ショットキーバリア及び２ＤＥＧチャネルを介してアノードからカソードに流れる。他の経路を介して、例えば、デバイスの表面に沿って、少量の漏れ電流が流れることもある。
【００３０】
上述したように、ＩＩＩ−Ｎ層１１、１２は、互いに異なる組成を有する。この組成は、第２のＩＩＩ−Ｎ層１２が第１のＩＩＩ−Ｎ層１１より大きいバンドギャップを有し、２ＤＥＧ１９の形成に寄与するように選択される。ＩＩＩ−Ｎ層１１、１２が非極性（non-polar）配向又は半極性（semi-polar）配向に配向されたＩＩＩ−Ｎ材料から構成されている場合、２ＤＥＧ１９を誘起するために、第２の半導体層１２の全部又は一部にｎ型不純物をドーピングする必要がある場合がある。ＩＩＩ−Ｎ層１１、１２が［０００１］（すなわち、第ＩＩＩ族面）配向等の極性方向（polar direction）に配向されている場合、２ＤＥＧ１９は、何れのＩＩＩ−Ｎ層にもドーピングを行う必要なく、分極場によって誘起することができるが、第２のＩＩＩ−Ｎ層１２の全部又は一部にｎ型不純物をドーピングすることによって、２ＤＥＧシート電荷密度（sheet charge concentration）を高めることができる。２ＤＥＧシート電荷密度を高めることは、ダイオードのオン抵抗を低くする点で有益であるが、これによって、逆バイアス降伏電圧も低くなってしまうことがある。したがって、２ＤＥＧシート電荷密度は、ダイオードが使用される用途に適する値に最適化することが好ましい。
【００３１】
層１１、１２には、ＩＩＩ−Ｎ材料を使用することができ、層の組成は、層１１、１２の要求を満たすように選択される。例えば、ＩＩＩ−Ｎ層１１は、ＧａＮであってもよく、ＩＩＩ−Ｎ層１２は、ＡｌＧａＮ又はＡｌＩｎＧａＮであってもよく、層１２には、ｎ形不純物をドーピングしてもよく、又は有意な濃度のドーピング不純物を含まなくてもよい。層１２がドーピングされない場合、２ＤＥＧは、層１１、１２間の分極場の差から誘起される。また、上述したダイオードのためのＩＩＩ−Ｎ材料構成は、例えば、図１、図３及び図４に示すようなＩＩＩ−Ｎ  ＨＥＭＴデバイスにおいても用いることができる。したがって、ここに開示するダイオードは、単一のチップ上でＩＩＩ−Ｎ  ＨＥＭＴデバイスと統合でき、これによって、製造工程を簡素化し、ダイオード及びＨＥＭＴの両方を必要とする回路のコストを削減することができる。
【００３２】
基板１０は、その上にＩＩＩ−Ｎ層１１、１２を形成できる適切な如何なる基板であってもよく、例えば、炭化シリコン（ＳｉＣ）、シリコン、サファイア、ＧａＮ、ＡｌＮ又は他のその上にＩＩＩ−Ｎデバイスを形成できる如何なる適切な基板であってもよい。幾つかの具体例では、層１１及び層１２における材料欠陥を最小化するために、基板１０と半導体層１１の間にＩＩＩ−Ｎバッファ層（図示せず）、例えば、ＡｌＧａＮ又はＡｌＮの層が設けられる。
【００３３】
図５のダイオードは、オプションとして、パッシベーション層２２及び更なる誘電体層２１を含む。第２のＩＩＩ−Ｎ層１２上にＳｉＮｘ等の絶縁性誘電体材料から形成されるパッシベーション層２２は、デバイスの最上位のＩＩＩ−Ｎ表面の有効なパッシベーションを維持する。ここで使用する「パッシベーション層」という用語は、半導体デバイス内の半導体層の表面に成長又は堆積されて、デバイス動作の間、表面における電圧変動を防止又は抑制でき、これによって分散（dispersion）を防止又は抑制することができるあらゆる層又は層の組合せを指す。例えば、パッシベーション層は、最上位のＩＩＩ−Ｎ表面における表面／界面準位の形成を防止又は抑制することができ、又はデバイス動作の間、表面／界面準位が電荷をトラップしてしまうことを防止又は抑制できる。パッシベーション層２２と電極画定層３３との間にオプションとして設けられる更なる誘電体層２１は、エッチング停止層として機能することによってデバイス製造を容易にする。更なる誘電体層２１は、電極画定層３３の材料をエッチングできるが、更なる誘電体層２１の材料を実質的にエッチングしない化学エッチングが存在する材料から形成できる。更に、アノードコンタクト３９は、基底にあるＩＩＩ−Ｎ材料に接触しているので、電極画定層３３の凹部は、更なる誘電体層２１及びパッシベーション層２２を完全に貫通して延びている。幾つかの具体例では、パッシベーション層２２及び更なる誘電体層２１は、省略され、電極画定層３３がデバイスの最上位のＩＩＩ−Ｎ表面の有効なパッシベーションを維持する。
【００３４】
分散（dispersion）とは、デバイスがＲＦ又はスイッチング条件で動作しているときと、デバイスがＤＣ条件で動作しているときとを比較して観測される電流電圧（Ｉ−Ｖ）特性における差を意味する。ＩＩＩ−Ｎデバイスでは、例えば、最上位のＩＩＩ−Ｎ表面における電圧フリッカによって分散等の作用が生じることが多く、この結果、デバイス動作の間に表面準位がチャージされる。例えば、層２２等のパッシベーション層は、最上位のＩＩＩ−Ｎ表面において電圧フリッカを防止又は抑圧することによって、分散を防止又は抑制する。
【００３５】
図５のダイオードでは、パッシベーション層２２が設けられる場合、電極画定層３３は、パッシベーション層２２と連携して、デバイスの最上位のＩＩＩ−Ｎ表面の有効なパッシベーションを維持する。パッシベーション層２２と電極画定層３３との間に、例えば、ＡｌＮ等の更なる誘電体層２１を設ける場合、最上位のＩＩＩ−Ｎ表面の有効なパッシベーションを維持するために、更なる誘電体層２１は、十分薄く例えば、約２０ｎｍ以下、約１０ｎｍ以下、又は約５ｎｍ以下に形成する必要がある場合がある。更なる誘電体層２１が厚すぎる、例えば、約２０ｎｍより厚い場合、パッシベーション層２２、３３の効果が低下することがある。
【００３６】
ＩＩＩ−Ｎ層１２の表面上に形成されるアノードコンタクト３９の一部３５は、層１２へのショットキーコンタクトを形成する。カソードコンタクト２８は、オーミック領域４９で２ＤＥＧ１９に接触し、実質的にオーミックコンタクトを形成する。カソードコンタクト２８は、複数の手法で２ＤＥＧ１９に接触することができる。例えば、層１２の表面上のオーミックコンタクト領域４９内に金属又は金属の組合せを堆積させ、熱アニール処理を行い、この結果、堆積した金属が基底にある半導体材料と共に金属合金を形成してもよい。２ＤＥＧに接触することができる他の手法では、以下に限定されるものではないが、オーミック領域４９にｎ型ドーパントのイオン打ち込みを行い、続いて、この領域の上に金属を堆積させ、又はオーミックコンタクト領域４９内の材料をエッチング除去し、ｎ型材料を再成長させ、続いて、この領域上に金属を堆積させる。アノードコンタクト３９及びカソードコンタクト２８は、任意の形状を有することができるが、この形状は、理想的には、所定の順電流のために必要とされるデバイス面積を最小化するために、最適化される。
【００３７】
側壁４３（したがって、アノードコンタクト３９の拡張部分３４）は、複数の段４６を有する。図５では、３つの段４６が設けられている。最上段の水平方向の幅は、構造内の他の段の平均幅になるように画定される。これに応じて、カソードコンタクト２８に最も近い側壁４３の端部（すなわち、点４５の位置）が最上段の端部となるように画定される。側壁４３は、点４４から点４５を通る破線４７の傾斜に等しい有効な傾斜を有する。このように、側壁４３は、基底にあるＩＩＩ−Ｎ材料構造の最上位の表面に対して有効角３６を形成する。
【００３８】
所与の厚さの電極画定層３３について、有効角３６が小さい程、基底にあるデバイスにおけるピーク電界が小さくなる傾向がある。したがって、有効角３６が小さい程、降伏電圧が大きく、高い動作電圧における信頼性が向上したデバイスが実現される傾向がある。例えば、５０Ｖ又は１００Ｖの逆バイアスで動作するように設計されたデバイスでは、有効角３６を約４０°以下にする必要がある場合がある。約２００Ｖの逆バイアスで動作するように設計されたデバイスでは、有効角３６を約２０°以下にする必要がある場合があり、３００Ｖ又は６００Ｖの逆バイアスで動作するように設計されたデバイスでは、有効角３６を約１０°以下にする必要がある場合がある。特に、電極画定層３３がより厚く形成される程、約４０°以下の角度を有する傾斜フィールドプレート構造（slant field plate structure）は、再現可能に製造することが困難な傾向があるが、例えば、図５に示すような段状フィールドプレート構造（stepped field plate structure）は、有効角が約４０°以下であっても、より容易に、再現可能に製造できる。
【００３９】
図５に示すように、各段４６は、２つの表面を有する（段は、更に多くの表面を有していてもよい）。段４６の第１の表面は、ＩＩＩ−Ｎ材料構造の最上位の表面に実質的に平行であり、第２の表面は、ＩＩＩ−Ｎ材料構造の最上位の表面に対してある角度を有する。段４６の第２の表面は、ＩＩＩ−Ｎ材料構造の最上位の表面に実質的に垂直であってもよく、又は第２の表面は、例えば、ＩＩＩ−Ｎ材料構造の最上位の表面に対して、約５°から８５°の間の角度を形成してもよい。第２の表面がＩＩＩ−Ｎ材料構造の最上位の表面に対して実質的に垂直である段４６を形成する方が簡単ではあるが、第２の表面の傾斜によって、基底にあるデバイスのピーク電界が更に低下し、ＩＩＩ−Ｎ材料構造の最上位の表面に対する側壁４３の有効角３６がより小さくなるため、傾斜した第２の表面を形成する方が望ましい。
【００４０】
他の具体例を図７に示す。図７のダイオードは、図５のダイオードと同様であるが、電極画定層３３の凹部は、更にＩＩＩ−Ｎ材料内まで延びている。この図に示すように、凹部の底部において、アノードコンタクト３９が第１のＩＩＩ−Ｎ層１１と直接的に接触するように、凹部は、少なくとも、２ＤＥＧ１９を介して延びている。更に、図７のアノードコンタクト３９を含む凹部の深さ（すなわち、２ＤＥＧ１９より下の深さ）によって、デバイスの順動作電圧Ｖｏｎ及びこれに対応して、逆バイアス電流Ｉｒｅｖｅｒｓｅのシフトを制御又は変更できることが見出された。アパーチャの深さを変更することによって、アノードコンタクト３９上の電位によって変調される２ＤＥＧ１９の一部の近傍のＩＩＩ−Ｎ材料における電界プロファイルが変化する。凹部をより深くすると、従来のフィールドプレートと同様に、２ＤＥＧ１９の近くの領域内のピーク電界が低下し、この結果、順動作電圧Ｖｏｎが高く、逆バイアス電流Ｉｒｅｖｅｒｓｅが低く、及び／又は逆降伏電圧が高いデバイスが得られる。
【００４１】
図５及び図７に示すダイオードと同様の段状フィールドプレート構造を用いて高電圧動作を実現すると共に、製造手順が簡単で再現可能であるＩＩＩ−Ｎ  ＨＥＭＴトランジスタを図８に示す。図５及び図７のダイオードと同様に、図８のＩＩＩ−Ｎ  ＨＥＭＴは、基板１０と、基板上の第１のＩＩＩ−Ｎ層１１と、第１のＩＩＩ−Ｎ層上の第２のＩＩＩ−Ｎ層１２とを備える。ＩＩＩ−Ｎ層１１、１２は、互いに異なる組成を有し、これらの組成は、第１のＩＩＩ−Ｎ層１１内の第１のＩＩＩ−Ｎ層１１と第２のＩＩＩ−Ｎ層１２との間の界面近傍（破線で示される）に２次元電子ガス（two-dimensional electron gas：２ＤＥＧ）１９、すなわち、導電チャネルが誘起されるように選択される。第２のＩＩＩ−Ｎ層上には、電極画定層３３が形成され、電極画定層３３は、電極画定層３３の厚さの全体に亘る凹部を有する。電極画定層３３の厚さは、通常、約０．１μｍ〜５μｍ、例えば、約０．８５μｍである。電極画定層３３は、全体に亘って実質的に均一な組成を有していてもよい。電極画定層３３は、ＳｉＮｘ等の絶縁体から形成される。
【００４２】
凹部には、ゲート５９が形成される。ゲート５９は、デバイスのゲート領域５１内にアクティブなゲート部分６１を有し、及びドレインアクセス領域５３内の電極画定層の一部の上に配設され、フィールドプレートとして機能する拡張部分５４を有する。ゲート５９は、電極画定層の凹部内にコンフォーマルに堆積され、拡張部分が凹部の側壁４３を覆い、側壁４３は、電極画定層３３の領域５１に最も近い部分（すなわち、点４４）から、電極画定層３３が実質的に平坦になる部分を僅かに超える電極画定層３３の頂部の点４５までの全体に亘って広がっている。したがって拡張部分のプロファイルは、少なくとも部分的に、側壁４３のプロファイルによって決定される。ソースコンタクト１４及びドレインコンタクト１５は、ゲート５９を挟んで反対側にあり、２ＤＥＧチャネル１９とオーミックコンタクトを形成する。また、デバイスは、例えば、第１のＩＩＩ−Ｎ層１１と基板１０との間のＩＩＩ−Ｎバッファ層、又は第１のＩＩＩ−Ｎ層１１と第２のＩＩＩ−Ｎ層１２との間のＡｌＮ等のＩＩＩ−Ｎ層等の更なるＩＩＩ−Ｎ層（図示せず）を含むことができる。
【００４３】
図８のＩＩＩ−Ｎ  ＨＥＭＴは、ゲート領域５１と、ゲート領域を挟んで反対側に設けられたソースアクセス領域５２及びドレインアクセス領域５３と、オーミック領域５６とを有する。ソースアクセス領域５２は、ソースコンタクト１４とゲートの一部６１との間あり、ドレインアクセス領域５３は、ドレインコンタクト１５とゲートの一部６１との間にある。図５及び図７のダイオードと同様に、図８のＩＩＩ−Ｎ  ＨＥＭＴは、少なくともアクセス領域において、ＩＩＩ−Ｎ材料表面に接触するパッシベーション層２２と、パッシベーション層２２と電極画定層３３との間の更なる誘電体層２１とを備えていてもよい。なお、図８に示すように、電極画定層３３の凹部は、更なる誘電体層２１の厚さの全体に亘って延びていてもよいが、パッシベーション２２内には延びない。したがって、パッシベーション層２２は、ＩＩＩ−Ｎ材料と、ゲート領域５１内のゲート５９の一部６１との間に存在し、これによって、ゲート絶縁体として機能する。ゲート絶縁体は、ＨＥＭＴにおけるゲート漏れ電流を防止することに役立つ。
【００４４】
図８のＩＩＩ−Ｎ  ＨＥＭＴは、エンハンスメントモード（enhancement-mode）デバイス（すなわち、閾値電圧が０Ｖより大きい、通常、オフのデバイス）であってもよく、又はデプレションモード（depletion-mode）デバイス（すなわち、閾値電圧が０Ｖより小さい、通常、オンのデバイス）であってもよい。また、図８のＩＩＩ−Ｎ  ＨＥＭＴは、他の構成を有することもできる。例えば、一具体例においては、電極画定層３３の凹部は、電極画定層３３の厚さの全体ではなく、部分的に延びていてもよく、これによって、電極画定層３３の一部は、ＩＩＩ−Ｎ材料とゲートの一部６１との間に存在する（図示せず）。この場合、電極画定層３３がゲート絶縁体として機能でき、パッシベーション層２２及び／又は更なる誘電体層２１を省略することができる。他の具体例では、電極画定層３３の凹部は、パッシベーション層２２の厚さの全体に亘って更に延びており、ゲート５９は、基底のＩＩＩ−Ｎと直接的に接触する（図示せず）。更に他の具体例では、凹部は、更にＩＩＩ−Ｎ材料内まで延び（図示せず）、例えば、図７のダイオードと同様に、２ＤＥＧ１９を越えて延びている。凹部が２ＤＥＧ１９を貫通して延びている場合、ＨＥＭＴは、エンハンスメントモードデバイスとなることができる。
【００４５】
段状フィールドプレート構造を有するデバイスの、更なる具体例を図９及び図１０に示す。図９は、図５のデバイスと同様であるが、Ｎ極［０００１ｂａｒ］方向に配向され又は窒素終端された半極材料（nitrogen-terminated semipolar material）であるＩＩＩ−Ｎ半導体材料上に形成されたダイオードの断面図を示している。すなわち基板から最も遠いＩＩＩ−Ｎ材料の面は、［０００１ｂａｒ］面又は窒素終端された半極面である。このデバイスは、Ｎ極又は半極性ＩＩＩ−Ｎ材料の成長に適する基板２００を含む。層２０１は、上位のＩＩＩ−Ｎ材料における欠陥密度を低減するＧａＮ又はＡｌＮ等のバッファ層である。幾つかの場合、層２０１を省略して、基板２００に直接的にＩＩＩ−Ｎ層２０４を成長させることもできる。ＩＩＩ−Ｎ層２０４、２０２の組成は、層２０２、２０４の間の界面の近傍の層２０２において２ＤＥＧ１９が誘起されるように選択される。例えば、層２０４は、ＡｌＧａＮ又はＡｌＩｎＧａＮであってもよく、層２０２は、ＧａＮであってもよい。ＩＩＩ−Ｎ層２０４、２０２の間にＡｌＮの層等の更なるＩＩＩ−Ｎ層（図示せず）を設けてもよい。電極画定層３３は、図５のダイオードの電極画定層３３と同様又は同じである。アノードコンタクト３９は、電極画定層３３内の凹部に形成され、基板２００から反対側のＩＩＩ−Ｎ層２０２の表面に接触する。単一のカソードコンタクト２８は、２ＤＥＧ１９に接触して形成されており、アノードコンタクト３９の少なくとも一部に近接している。アノードコンタクト３９は、ショットキーコンタクトであり、単一のカソードコンタクト２８は、オーミックコンタクトである。図５のダイオードと同様に、ＩＩＩ−Ｎ材料構造の最上位の表面上にパッシベーション層２２、例えば、ＳｉＮｘ層を設けてもよく、電極画定層３３とパッシベーション層２２との間に更なる誘電体層２１、例えばＡｌＮ層を設けてもよい。また、図７のダイオードと同様に、アノードコンタクト３９を含む凹部は、ＩＩＩ−Ｎ材料構造内に延びていてもよく（図示せず）、例えば、２ＤＥＧ１９を介して延びていてもよく、アノードコンタクト３９は、凹部の底部でＩＩＩ−Ｎ層２０４に接触してもよい。
【００４６】
図１０は、図８のデバイスと同様であるが、Ｎ極［０００１ｂａｒ］方向に配向され又は窒素終端された半極材料であるＩＩＩ−Ｎ半導体材料上に形成されたＩＩＩ−Ｎ  ＨＥＭＴトランジスタの断面図を示している。このデバイスは、Ｎ極又は半極性ＩＩＩ−Ｎ材料の成長に適する基板２００を含む。層２０１は、上位のＩＩＩ−Ｎ材料における欠陥密度を低減するＧａＮ又はＡｌＮ等のバッファ層である。幾つかの場合、層２０１を省略して、基板２００に直接的にＩＩＩ−Ｎ層２０４を成長させることもできる。ＩＩＩ−Ｎ層２０４、２０２の組成は、層２０２、２０４の間の界面の近傍の層２０２において２ＤＥＧ１９が誘起されるように選択される。例えば、層２０４は、ＡｌＧａＮ又はＡｌＩｎＧａＮであってもよく、層２０２は、ＧａＮであってもよい。ＩＩＩ−Ｎ層２０４、２０２の間にＡｌＮの層等の更なるＩＩＩ−Ｎ層（図示せず）を設けてもよい。凹部を含む電極画定層３３も、図８の電極画定層３３と同様又は同じである。この凹部には、ゲート５９が形成される。ゲート５９は、デバイスのゲート領域５１内にアクティブなゲート部分６１を有し、及びドレインアクセス領域５３内の電極画定層の一部の上に配設され、フィールドプレートとして機能する拡張部分５４を有する。ゲート５９は、電極画定層の凹部内にコンフォーマルに堆積され、拡張部分が凹部の側壁４３を覆い、側壁４３は、電極画定層３３の領域５１に最も近い部分（すなわち、点４４）から、電極画定層３３が実質的に平坦になる部分を僅かに超える電極画定層３３の頂部の点４５までの全体に亘って広がっている。したがって拡張部分のプロファイルは、少なくとも部分的に、側壁４３のプロファイルによって決定される。ソースコンタクト１４及びドレインコンタクト１５は、ゲート５９の反対側にある、２ＤＥＧチャネル１９にオーミックコンタクトを形成する。
【００４７】
図８のＨＥＭＴと同様に、ＩＩＩ−Ｎ材料構造の最上位の表面上にパッシベーション層２２、例えば、ＳｉＮｘ層を設けてもよく、電極画定層３３とパッシベーション層２２との間に更なる誘電体層２１、例えばＡｌＮ層を設けてもよい。図１０に示すように、電極画定層３３の凹部は、更なる誘電体層２１の厚さの全体に亘って延びていてもよいが、パッシベーション２２内には延びず、これによって、パッシベーション層２２は、ゲート絶縁体として機能する。
【００４８】
図１０のＩＩＩ−Ｎ  ＨＥＭＴは、エンハンスメントモード（enhancement-mode）デバイス（すなわち、閾値電圧が０Ｖより大きく、通常状態でオフのデバイス）であってもよく、又はデプレションモード（depletion-mode）デバイス（すなわち、閾値電圧が０Ｖより小さく、通常状態でオンのデバイス）であってもよい。また、図１０のＩＩＩ−Ｎ  ＨＥＭＴは、他の構成を有することもできる。例えば、一具体例においては、電極画定層３３の凹部は、電極画定層３３の厚さの全体ではなく、部分的に延びていてもよく、これによって、電極画定層３３の一部がＩＩＩ−Ｎ材料とゲートの一部６１との間に存在する（図示せず）。この場合、電極画定層３３がゲート絶縁体として機能でき、パッシベーション層２２及び／又は更なる誘電体層２１を省略することができる。他の具体例では、電極画定層３３の凹部は、パッシベーション層２２の厚さの全体に亘って更に延びており、ゲート５９は、基底のＩＩＩ−Ｎと直接的に接触する（図示せず）。更に他の具体例では、凹部は、更にＩＩＩ−Ｎ材料内まで延び（図示せず）、例えば、図７のダイオードと同様に、２ＤＥＧ１９を越えて延びている。
【００４９】
図５のデバイスを製造する方法を図１１〜図２０を用いて説明する。図１１に示すように、例えば、有機金属気相成長（metalorganic chemical vapor deposition：ＭＯＣＶＤ）又は分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）によって、基板１０上にＩＩＩ−Ｎ材料層１１、１２を形成する。次に、例えば、ＭＯＣＶＤ又はプラズマ化学気相成長（plasma enhanced chemical vapor deposition：ＰＥＣＶＤ）によって、ＩＩＩ−Ｎ材料層１１、１２の上にパッシベーション層２２を堆積させる。次に、図１２に示すように、ＩＩＩ−Ｎ材料層内に誘起される２ＤＥＧ１９に接触するカソードコンタクト２８を形成する。カソードコンタクト２８は、様々な手法で形成できる。例えば、蒸着、スパッタリング又はＣＶＤによって、層１２の表面上のオーミックコンタクト領域４９内に金属又は金属の組合せを堆積させ、熱アニール処理を行い、この結果、堆積した金属が基底にある半導体材料と共に金属合金を形成してもよい。これに代えて、ｎ型ドーパントをオーミック領域４９にイオン打ち込みし、続いて、蒸着、スパッタリング又はＣＶＤによって、この領域の上に金属を堆積させてもよい。或いは、オーミックコンタクト領域４９内の材料をエッチング除去し、ＭＯＣＶＤ又はＭＢＥによってこの領域内でｎ型材料を再成長させ、続いて、この領域上に金属を堆積させてもよい。
【００５０】
そして、図１３に示すように、例えば、ＰＥＣＶＤ法、スパッタリング又は蒸着によって、パッシベーション層２２上に更なる誘電体層２１及び電極画定層３３を堆積させる。そして、例えば、反応性イオンエッチング（reactive ion etching：ＲＩＥ）又は誘導結合プラズマ（inductively coupled plasma：ＩＣＰ）エッチングによって電極画定層をエッチングして凹部を形成する。凹部を形成するための手順を図１４〜図１９に示す。
【００５１】
図１４に示すように、電極画定層３３上にホトレジストマスク層７１をパターン化し、開口７２を設ける。パターン化は、標準的なリゾグラフィ処理によって行うことができる。そして、例えば、構造を熱アニール処理することによってマスク層７１のホトレジストを再分布させ（redistributed）、図１５に示すようなホトレジストプロファイルを得る。アニール処理は、ホトレジスト層７１又は基底にある如何なる層も損なわない温度で実行される。図１５に示すように、ホトレジストの再分布の後、ホトレジストマスク層には、傾斜側壁７３が形成される。これにより得られるホトレジスト層７１及び側壁７３のプロファイルは、例えば、アニール時間、アニール温度、アニール処理が実行される雰囲気の化学的性質等のアニール条件を変更することによって制御できる。例えば、アニール時間を長くし、又はアニール温度を高くする程、側壁７３の傾斜が小さくなる。
【００５２】
次に、図１６に示すように、層７１のホトレジスト材料及び電極画定層３３の材料の両方をエッチングする化学エッチングを用いた第１のエッチングを実行することによって、電極画定層３３の凹部を部分的に形成する。例えば、電極画定層３３がＳｉＮｘである場合、第１のエッチングは、Ｏ２及びＳＦ６を含むエッチャントを用いる反応性イオンエッチング（ＲＩＥ）又は誘導結合プラズマ（ＩＣＰ）エッチングによって実行できる。幾つかの具体例では、第１のエッチングは、実質的に、異方性エッチングである。
【００５３】
次に、図１７に示すように、ホトレジストマスク層７１をエッチングするが、電極画定層３３を実質的にエッチングせず、この結果、開口７２の幅を広くする第２のエッチングを実行する。例えば、電極画定層３３がＳｉＮｘである場合、第２のエッチングは、Ｏ２のみを含むエッチャントを用いる反応性イオンエッチング（ＲＩＥ）又は誘導結合プラズマ（ＩＣＰ）エッチングによって実行できる。幾つかの具体例では、第２のエッチングは、実質的に等方性エッチングである。次に、層７１のホトレジスト材料及び電極画定層３３の材料の両方をエッチングする化学エッチングを用いた第１のエッチングと同様の第３のエッチングを実行することによって、図１８に示すプロファイルを得る。そして、凹部が電極画定層３３を貫通し、段状の側壁を有するアパーチャが得られるまで、ホトレジストをエッチングする処理及びこれに続いて両方の層７１、３３をエッチングする処理を複数回繰り返す。そして、例えば、溶剤洗浄によってホトレジストマスク層７１を除去し、図１９に示すプロファイルを得る。更なる誘電体層２１は、電極画定層３３に凹部をエッチングするために用いられるエッチング処理では実質的にエッチングされない材料から形成できる。
【００５４】
次に、図２０に示すように、例えば、更なる誘電体層２１の材料をエッチングするが電極画定層３３又はパッシベーション層２２の材料をエッチングしないエッチングを実行することによって、電極画定層３３の凹部に隣接している更なる誘電体層２１の一部を除去する。例えば、層３３、２２が共にＳｉＮｘであり、層２１がＡｌＮである場合、電極画定層３３の凹部に隣接する層２１の一部は、ホトレジスト現像液等の基剤において化学エッチングすることができる。次に、例えば、ＲＩＥ又はＩＣＰエッチングによって、凹部に隣接するパッシベーション層２２の一部をエッチングすることによって、図２０の構造を得る。最後に、例えば、蒸着、スパッタリング又はＣＶＤによって凹部に電極３９をコンフォーマルに堆積させ、オプションとして、化学ウエットエッチング又はＲＩＥ若しくはＩＣＰエッチングによってカソードコンタクト１８上の層２１、３３の一部を除去し、図５のダイオードを得る。
【００５５】
電極画定層３３を介する凹部内の各段構造の側壁の傾斜した角度は、図１５に示すホトレジストマスク層７１の傾斜側壁から得られる。各段構造について、傾斜側壁ではなく垂直側壁が望まれる場合、ホトレジスト再分布工程を省略又は変更して、結果的に得られるホトレジストプロファイルを変更してもよい。
【００５６】
図７〜図１０のデバイスは、上述した方法を僅かに変更したバージョンを用いて形成できる。例えば、図７のデバイスは、上述した手順に更に１つの工程を加えて形成できる。この場合、凹部がパッシベーション層２２を介してＩＩＩ−Ｎ材料の最上位の表面まで延びた後、電極３９の蒸着の前に、電極画定層３３及びパッシベーション層２２に用いられている材料より高いエッチングレートでＩＩＩ−Ｎ材料をエッチングする化学エッチングを用いて、構造をエッチングできる。例えば、電極画定層３３及びパッシベーション層２２が共にＳｉＮｘである場合、Ｃｌ２ＲＩＥ又はＩＣＰエッチングを実行して、ＩＩＩ−Ｎ材料構造内に延びる凹部を得ることができる。図８のデバイスは、上述の手順において、カソードコンタクト１８に代えて、ソースオーミックコンタクト１４及びドレインオーミックコンタクト１５を形成し、パッシベーション層２２をエッチングする工程を省略する変更を加えることによって形成できる。図９及び図１０のデバイスを形成するための手順は、それぞれ図５及び図８のデバイスを形成するための手順と同じであるが、図９及び図１０において基板上に形成されるＩＩＩ−Ｎ層は、図５及び図８において基板上に形成されたＩＩＩ−Ｎ層とは異なる結晶方位（crystallographic orientation）を有する点が異なる。
【００５７】
幾つかの具体例について説明した。但し、ここに開示した技術及びデバイスの思想及び範囲から逸脱することなく、様々な変更を加えることができることは明らかである。それぞれの具体例に示した特徴は、単独で若しくは互いに組み合わせて用いることができる。したがって、他の具体例も特許請求の範囲に含まれる。
【図１】
2014511032.tif 000003
【図２】
2014511032.tif 000004
【図３】
2014511032.tif 000005
【図４】
2014511032.tif 000006
【図５】
2014511032.tif 000007
【図６】
2014511032.tif 000008
【図７】
2014511032.tif 000009
【図８】
2014511032.tif 000010
【図９】
2014511032.tif 000011
【図１０】
2014511032.tif 000012
【図１１】
2014511032.tif 000013
【図１２】
2014511032.tif 000014
【図１３】
2014511032.tif 000015
【図１４】
2014511032.tif 000016
【図１５】
2014511032.tif 000017
【図１６】
2014511032.tif 000018
【図１７】
2014511032.tif 000019
【図１８】
2014511032.tif 000020
【図１９】
2014511032.tif 000021
【図２０】
2014511032.tif 000022
【国際調査報告】
2014511032.tif 000023
2014511032.tif 000024