(57)【要約】  本開示は、ビア構造のためのシステム、方法、および装置を提供する。一態様では、装置は、基板と、基板の表面上の第１の電気機械システムデバイスとを含む。第１の電気機械システムデバイスは、第１の金属層と第２の金属層とを含む。第１のビア構造が、基板の表面上に含まれ得る。第１のビア構造は、第１の金属層と、第２の金属層と、第３の金属層とを含む。第１の電気機械システムデバイスの第１の金属層は、第１のビア構造の第１の金属層と同じ金属層であり得る。
2014534470.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面上の第１の電気機械システム（ＥＭＳ）デバイスであって、第１の金属層と第２の金属層とを含む第１のＥＭＳデバイスと、
前記基板の前記表面上の第１のビア構造であって、前記第１の金属層と、前記第２の金属層と、第３の金属層とを含み、前記第２の金属層が、前記第１の金属層上に配設され、前記第３の金属層が、前記第１のビア構造の中心部分において前記第２の金属層上に配設される、第１のビア構造と
を備え、
前記第１のＥＭＳデバイスの前記第１の金属層が、前記第１のビア構造の前記第１の金属層に結合され、前記第１のＥＭＳデバイスの前記第１の金属層、および前記第１のビア構造の前記第１の金属層は、同じ金属層である、装置。
【請求項２】
前記第１のＥＭＳデバイスが第１のピクセルデバイスを含む、請求項１に記載の装置。
【請求項３】
ピクセルデバイスのアレイをさらに備え、前記第１のピクセルデバイスが、前記ピクセルデバイスのアレイの一部である、請求項２に記載の装置。
【請求項４】
前記第１のピクセルデバイスが干渉変調器を含む、請求項２または３に記載の装置。
【請求項５】
前記第１のビア構造の前記第１の金属層、前記第２の金属層、および前記第３の金属層が、前記第１のビア構造の前記中心部分において互いに電気接触する、請求項１から４のいずれか一項に記載の装置。
【請求項６】
前記第１のビア構造の前記中心部分が、実質的に正方形を有する、請求項１から５のいずれか一項に記載の装置。
【請求項７】
前記第１のビア構造の前記第１の金属層に結合されるデバイスをさらに備え、それによって前記デバイスを前記第１のＥＭＳデバイスに結合する、請求項１から６のいずれか一項に記載の装置。
【請求項８】
前記デバイスが薄膜トランジスタデバイスを含む、請求項７に記載の装置。
【請求項９】
前記第１のビア構造の周辺部分中の前記金属層間の複数の誘電体層であって、前記第１のビア構造の前記中心部分が、前記第１のビア構造の前記周辺部分を含まない、複数の誘電体層
をさらに備える、請求項１から８のいずれか一項に記載の装置。
【請求項１０】
前記基板の前記表面上の複数のビア構造であって、前記第１のビア構造と第２のビア構造とを含み、前記第２のビア構造が、前記第２の金属層と前記第３の金属層とを含み、前記第３の金属層が、前記第２のビア構造の中心部分において前記第２の金属層上に配設される、複数のビア構造
をさらに備える、請求項１から９のいずれか一項に記載の装置。
【請求項１１】
前記第１のＥＭＳデバイスの前記第２の金属層が、前記第２のビア構造の前記第２の金属層に結合され、前記第１のＥＭＳデバイスの前記第２の金属層、および前記第２のビア構造の前記第２の金属層が、同じ金属層である、請求項１０に記載の装置。
【請求項１２】
前記第２のビア構造の前記第２の金属層および前記第３の金属層が、前記第２のビア構造の前記中心部分において互いに電気接触する、請求項１０に記載の装置。
【請求項１３】
ディスプレイと、
前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、
前記プロセッサと通信するように構成されたメモリデバイスと
をさらに備える、請求項１から１２のいずれか一項に記載の装置。
【請求項１４】
前記ディスプレイに少なくとも１つの信号を送るように構成されたドライバ回路と、
前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラと
をさらに備える、請求項１３に記載の装置。
【請求項１５】
前記プロセッサに前記画像データを送るように構成された画像ソースモジュールであって、受信機、トランシーバ、および送信機のうちの少なくとも１つを含む、画像ソースモジュール
をさらに備える、請求項１３に記載の装置。
【請求項１６】
入力データを受け取り、前記プロセッサに前記入力データを伝達するように構成された入力デバイス
をさらに備える、請求項１３に記載の装置。
【請求項１７】
基板と、
前記基板の表面上の第１の電気機械システム（ＥＭＳ）デバイスであって、第１の金属層と第２の金属層とを含む第１のＥＭＳデバイスと、
前記基板の前記表面上の第１のビア構造であって、前記第１の金属層と、前記第２の金属層と、第３の金属層と、第４の金属層とを含み、前記第２の金属層が、前記第１の金属層上に配設され、前記第３の金属層が、前記第２の金属層上に配設され、前記第４の金属層が、前記第１のビア構造の中心部分において前記第３の金属層上に配設される、第１のビア構造と
を備え、
前記第１のＥＭＳデバイスの前記第１の金属層が、前記第１のビア構造の前記第１の金属層に結合され、前記第１のＥＭＳデバイスの前記第１の金属層、および前記第１のビア構造の前記第１の金属層が、同じ金属層である、装置。
【請求項１８】
前記第１のビア構造の前記第１の金属層、前記第２の金属層、前記第３の金属層、および前記第４の金属層が、前記第１のビア構造の前記中心部分において互いに電気接触する、請求項１７に記載の装置。
【請求項１９】
複数のビア構造であって、前記第１のビア構造と第２のビア構造とを含み、前記第２のビア構造が、前記第２の金属層と、前記第３の金属層と、前記第４の金属層とを含み、前記第３の金属層が、前記第２の金属層上に配設され、前記第４の金属層が、前記第２のビア構造の中心部分において前記第３の金属層上に配設される、複数のビア構造
をさらに備える、請求項１７または１８に記載の装置。
【請求項２０】
前記第２のビア構造の前記第２の金属層、前記第３の金属層、および前記第４の金属層が、前記第２のビア構造の前記中心部分において互いに電気接触する、請求項１９に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権主張
本出願は、その全体がすべての目的のために参照により本明細書に組み込まれる、２０１１年１０月２０日に出願された「ＳＴＡＣＫＥＤ  ＶＩＡＳ  ＦＯＲ  ＶＥＲＴＩＣＡＬ  ＩＮＴＥＧＲＡＴＩＯＮ」と題する米国特許出願第１３／２７８，０８０号（代理人整理番号ＱＵＡＬＰ１０６／１０２５６０）の優先権を主張する。
【０００２】
本開示は、一般に、ビア構造に関し、より詳細には、電気機械システム（ＥＭＳ）デバイスのためのビア構造に関する。
【背景技術】
【０００３】
電気機械システム（ＥＭＳ）は、電気的および機械的要素と、アクチュエータと、トランスデューサと、センサーと、（ミラーを含む）光学的構成要素と、電子回路とを有するデバイスを含む。電気機械システムは、限定はしないが、マイクロスケールおよびナノスケールを含む、様々なスケールで製造され得る。たとえば、マイクロ電気機械システム（ＭＥＭＳ：ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ）デバイスは、約１ミクロンから数百ミクロン以上に及ぶサイズを有する構造を含むことができる。ナノ電気機械システム（ＮＥＭＳ：ｎａｎｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ）デバイスは、たとえば、数百ナノメートルよりも小さいサイズを含む、１ミクロンよりも小さいサイズを有する構造を含むことができる。電気および電気機械デバイスを形成するために、堆積、エッチング、リソグラフィを使用して、ならびに／あるいは、基板および／または堆積された材料層の部分をエッチング除去するかまたは層を追加する、他の微細加工プロセスを使用して、電気機械要素が作成され得る。
【０００４】
１つのタイプのＥＭＳは干渉変調器（ＩＭＯＤ：ｉｎｔｅｒｆｅｒｏｍｅｔｒｉｃ  ｍｏｄｕｌａｔｏｒ）と呼ばれる。本明細書で使用する干渉変調器または干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収および／または反射するデバイスを指す。幾つかの実施態様では、干渉変調器は伝導性プレートのペアを含み得、そのペアの一方または両方は、全体的にまたは部分的に、透明でおよび／または反射性であり、適切な電気信号の印加時の相対運動が可能であり得る。一実施態様では、一方のプレートは、基板上に堆積された固定層を含み得、他方のプレートは、エアギャップによって固定層から分離された反射膜を含み得る。別のプレートに対するあるプレートの位置は、干渉変調器に入射する光の光学干渉を変化させることがある。干渉変調器デバイスは、広範囲の適用例を有しており、特にディスプレイ能力がある製品の場合、既存の製品を改善し、新しい製品を作成する際に使用されることが予期される。
【０００５】
ビアおよび伝導性トレースは、ＥＭＳデバイスを互いに、または他の構成要素に電気的に接続するために使用され得る。たとえば、ビアおよび伝導性トレースは、基板上のＥＭＳデバイス中に含まれる異なる材料の層間の電気的接続を可能にし得る。
【発明の概要】
【課題を解決するための手段】
【０００６】
本開示のシステム、方法およびデバイスは、それぞれ幾つかの発明的態様を有し、それらのうちの単一の態様だけが、本明細書で開示する望ましい属性に関与するとは限らない。
【０００７】
本開示で説明する主題の１つの発明的態様は、基板と、基板の表面上の第１の電気機械システム（ＥＭＳ）デバイスと、基板の表面上の第１のビア構造とを含む、装置において実施され得る。第１のＥＭＳデバイスは、第１の金属層と第２の金属層とを含み得る。第１のビア構造は、第１の金属層と、第２の金属層と、第３の金属層とを含み得る。第２の金属層は、第１の金属層上に配設され得、第３の金属層は、第１のビア構造の中心部分において第２の金属層上に配設され得る。第１のＥＭＳデバイスの第１の金属層は、第１のビア構造の第１の金属層に結合され得る。第１のＥＭＳデバイスの第１の金属層、および第１のビア構造の第１の金属層は、同じ金属層であり得る。
【０００８】
幾つかの実施態様では、第１のビア構造の第１の金属層、第２の金属層、および第３の金属層は、第１のビア構造の中心部分において互いに電気接触し得る。幾つかの実施態様では、この装置は、第１のビア構造の周辺部分中の金属層間の複数の誘電体層をさらに含み得、第１のビア構造の中心部分は、第１のビア構造の周辺部分を含まない。
【０００９】
本開示で説明する主題の別の発明的態様は、基板と、基板の表面上の第１の電気機械システム（ＥＭＳ）デバイスと、基板の表面上の第１のビア構造とを含む、装置において実施され得る。第１のＥＭＳデバイスは、第１の金属層と第２の金属層とを含み得る。第１のビア構造は、第１の金属層と、第２の金属層と、第３の金属層と、第４の金属層とを含み得る。第２の金属層は、第１の金属層上に配設され得、第３の金属層は、第２の金属層上に配設され得、第４の金属層は、第１のビア構造の中心部分において第３の金属層上に配設され得る。第１のＥＭＳデバイスの第１の金属層は、第１のビア構造の第１の金属層に結合され得る。第１のＥＭＳデバイスの第１の金属層、および第１のビア構造の第１の金属層は、同じ金属層であり得る。
【００１０】
幾つかの実施態様では、第１のビア構造の第１の金属層、第２の金属層、第３の金属層、および第４の金属層は、第１のビア構造の中心部分において互いに電気接触し得る。幾つかの実施態様では、この装置は、複数のビア構造をさらに含み得、複数のビア構造は、第１のビア構造と第２のビア構造とを含む。第２のビア構造は、第２の金属層と、第３の金属層と、第４の金属層とを含み得る。第３の金属層は、第２の金属層上に配設され得、第４の金属層は、第２のビア構造の中心部分において第３の金属層上に配設され得る。
【００１１】
本開示で説明する主題の別の発明的態様は、基板の表面上に第１の金属層を堆積させることを含む方法において実施され得る。第１の金属層がパターニングされ得る。第１の誘電体層が堆積され得る。第１の誘電体層が、第１のビア構造の中心部分中で第１の金属層を露出するようにパターニングされ得る。第２の金属層が堆積され得る。第２の金属層の一部分は、第１のビア構造の中心部分中で第１の金属層に接触し得る。第２の金属層がパターニングされ得る。第２の誘電体層が堆積され得る。第２の誘電体層が、第１のビア構造の中心部分中で第２の金属層を露出するようにパターニングされ得る。第３の金属層が堆積され得る。第３の金属層の一部分は、第１のビア構造の中心部分中で第２の金属層に接触し得る。
【００１２】
幾つかの実施態様では、第２の誘電体層をパターニングすることは、第２のビア構造の中心部分中で第２の金属層をさらに露出し得る。第３の金属層の別の部分は、第２のビア構造の中心部分中で第２の金属層に接触し得る。
【００１３】
幾つかの実施態様では、パターニングされた第１の金属層は、基板の表面上のデバイスへのトレースを含み得る。幾つかの実施態様では、パターニングされた第１の金属層は、基板の表面上のデバイスの一部を形成する。幾つかの実施態様では、このデバイスは薄膜トランジスタデバイスであり得、幾つかの他の実施態様では、このデバイスはＥＭＳデバイスであり得る。
【００１４】
本明細書において説明される主題の１つまたは複数の実施態様の詳細が、添付の図面および以下の説明において示されている。本開示において提供される例は、主に、電気機械システム（ＥＭＳ）およびマイクロ電気機械システム（ＭＥＭＳ）ベースのディスプレイに関して説明されるが、本明細書において提供される概念は、液晶ディスプレイ、有機発光ダイオード（「ＯＬＥＤ」）ディスプレイ、および電界放出ディスプレイなど、他のタイプのディスプレイにも適用することができる。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。以下の図の相対寸法は一定の縮尺で描かれていないことがあることに留意されたい。
【図面の簡単な説明】
【００１５】
【図１】干渉変調器（ＩＭＯＤ）ディスプレイデバイスの一連のピクセル中の２つの隣接ピクセルを示す等角図の一例を示す図である。
【図２】３×３干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す図である。
【図３】図１の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す図である。
【図４】様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示す図である。
【図５Ａ】図２の３×３干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す図である。
【図５Ｂ】図５Ａに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す図である。
【図６Ａ】図１の干渉変調器ディスプレイの部分断面図の一例を示す図である。
【図６Ｂ】干渉変調器の異なる実施態様の断面図の一例を示す図である。
【図６Ｃ】干渉変調器の異なる実施態様の断面図の一例を示す図である。
【図６Ｄ】干渉変調器の異なる実施態様の断面図の一例を示す図である。
【図６Ｅ】干渉変調器の異なる実施態様の断面図の一例を示す図である。
【図７】干渉変調器のための製造プロセスを示す流れ図の一例を示す図である。
【図８Ａ】干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。
【図８Ｂ】干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。
【図８Ｃ】干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。
【図８Ｄ】干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。
【図８Ｅ】干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。
【図９】スタックビア構造のための製造プロセスを示す流れ図の一例である。
【図１０Ａ】図９に記載されたプロセスのある段階におけるスタックビア構造の断面概略図の一例である。
【図１０Ｂ】図９に記載されたプロセスのある段階におけるスタックビア構造の断面概略図の一例である。
【図１０Ｃ】図９に記載されたプロセスのある段階におけるスタックビア構造の断面概略図の一例である。
【図１０Ｄ】図９に記載されたプロセスのある段階におけるスタックビア構造の断面概略図の一例である。
【図１０Ｅ】図９に記載されたプロセスのある段階におけるスタックビア構造の断面概略図の一例である。
【図１１Ａ】製造プロセスのある段階における２つのスタックビア構造のトップダウン図の一例である。
【図１１Ｂ】製造プロセスのある段階における２つのスタックビア構造のトップダウン図の一例である。
【図１１Ｃ】製造プロセスのある段階における２つのスタックビア構造のトップダウン図の一例である。
【図１１Ｄ】製造プロセスのある段階における２つのスタックビア構造のトップダウン図の一例である。
【図１１Ｅ】製造プロセスのある段階における２つのスタックビア構造のトップダウン図の一例である。
【図１１Ｆ】製造プロセスのある段階における２つのスタックビア構造のトップダウン図の一例である。
【図１２】スタックビア構造の投影断面概略図の一例である。
【図１３Ａ】複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の一例の図である。
【図１３Ｂ】複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の一例の図である。
【発明を実施するための形態】
【００１６】
種々の図面において類似の参照番号および指示は類似の要素を示す。
【００１７】
以下の説明は、本開示の発明的態様について説明する目的で、幾つかの実施態様に向けられる。ただし、本明細書の教示が多数の異なる方法において適用できることは、当業者は容易に認識されよう。説明される実施態様は、動いていようと（たとえば、ビデオ）、静止していようと（たとえば、静止画像）、およびテキストであろうと、グラフィックであろうと、絵であろうと、画像を表示するように構成されることができる任意のデバイスまたはシステムにおいて実施することができる。より詳細には、説明される実施態様は、限定はしないが、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビジョン受信機、ワイヤレスデバイス、スマートフォン、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、携帯情報端末（ＰＤＡ）、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイス（すなわち、電子リーダー）、コンピュータモニタ、自動車ディスプレイ（オドメータおよびスピードメータディスプレイなどを含む）、コックピットコントロールおよび／またはディスプレイ、カメラビューディスプレイ（車両における後部ビューカメラのディスプレイなど）、電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダーまたはプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、パーキングメータ、（電気機械システム（ＥＭＳ）、マイクロ電気機械システム（ＭＥＭＳ）および非ＭＥＭＳ適用例などにおける）パッケージング、審美構造物（たとえば、１つの宝飾品上の画像のディスプレイ）、ならびに様々なＥＭＳデバイスなど、種々の電子デバイス中に含まれるかまたはそれらに関連付けられる場合があると考えられる。また、本明細書の教示は、限定はしないが、電子スイッチングデバイス、無線周波数フィルタ、センサー、加速度計、ジャイロスコープ、運動検知デバイス、磁力計、コンシューマーエレクトロニクスのための慣性構成要素、コンシューマーエレクトロニクス製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセスおよび電子テスト機器など、ディスプレイ以外の応用形態において使用することもできる。したがって、本教示は、単に図に示す実施態様に限定されるものではなく、代わりに、当業者には容易に明らかになるであろう広い適用性を有する。
【００１８】
本明細書で説明する幾つかの実施態様は、基板に関連付けられたデバイスの相互接続のためのスタックビア構造、およびスタックビア構造を作製するためのプロセスに関する。幾つかの実施態様では、スタックビア構造は、基板に関連付けられたデバイスの垂直集積または相互接続、および、基板上に形成された異なる層間の信号ルーティングを可能にする。スタックビア構造は、複数の金属層を含み得る。複数の金属層は、スタックビア構造の中心部分において互いに接触し得る。複数の金属層は、スタックビア構造の周辺部分中で、およびスタックビア構造の周辺部分を越えて延在する領域中で、金属層間に配設された誘電体層を有し得る。
【００１９】
たとえば、幾つかの実施態様では、装置は、基板の表面上に第１の電気機械システム（ＥＭＳ）デバイスがある、基板を含み得る。第１のＥＭＳデバイスは、第１の金属層と第２の金属層とを含み得る。装置は、基板の表面上の第１のビア構造をさらに含み得る。第１のビア構造は、第１の金属層と、第２の金属層と、第３の金属層とを含み得る。第２の金属層は、第１の金属層上に配設され得、第３の金属層は、第１のビア構造の中心部分において第２の金属層上に配設され得る。第１のＥＭＳデバイスの第１の金属層は、第１のビア構造の第１の金属層に結合され得、第１のＥＭＳデバイスの第１の金属層、および第１のビア構造の第１の金属層は、同じ金属層である。
【００２０】
本開示で説明する主題の特定の実施態様は、以下の潜在的な利点のうちの１つまたは複数を実現するために実施され得る。スタックビア構造は、スタガードビアおよびダイレクトビアなど、他の従来のビアと比較して小さい形状因子を有することができる。小さい形状因子は、ディスプレイおよびイメージングセンサーなど、ピクセルデバイス適用例において有利であり得る。小さい形状因子はまた、ピクセルと、薄膜トランジスタ（ＴＦＴ）、蓄積キャパシタ、または抵抗器などの電子構成要素との間の相互接続のための、オンパネルまたはオンチップ集積ソリューションのためにも有利であり得る。スタックビア構造は、ローカルピクセル間、ならびにピクセルアレイ全体にわたって、およびピクセルアレイ間さえも、信号をルーティングするために実装され得る。スタックビア構造はまた、ピクセルアレイとオンパネルまたはオンチップ駆動回路との間、ならびにパネルと外部電子構成要素との間で、信号をルーティングするためにも実装され得る。さらに、幾つかの実施態様では、スタックビア構造は、他のビア構造よりも作製が容易であり得、他の商用の薄膜プロセスに適合し得る。たとえば、スタックビア構造の製作では、たとえば、化学機械研磨（ＣＭＰ）または他の平坦化プロセスを含む、ダマシンプロセスのコストおよび複雑さを必要としなくてもよい。別の例として、スタックビア構造の製作では、様々な厚さ（たとえば、数十ナノメートルから数ミクロンまで）をもつ様々な材料の層を通して、様々な寸法（たとえば、サブミクロンから数十ミクロンまで）を有するビアをレーザードリル加工するコストおよび複雑さを必要としなくてもよい。スタックビア構造の製造は、ガラスおよび可撓性の箔など、大きいフォーマットの基板に対してスケーラブルであり得、ロールツーロール基板とともにさえ使用され得る。加えて、スタックビア構造は、下から上へ、または上から下への信号のルーティングにおける柔軟性を追加することができる。
【００２１】
説明する実施態様が適用され得る好適なＥＭＳまたはＭＥＭＳデバイスの一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用してそれに入射する光を選択的に吸収および／または反射するために干渉変調器（ＩＭＯＤ）を組み込むことができる。ＩＭＯＤは、吸収器、吸収器に対して可動である反射体、ならびに吸収器と反射体との間に画定された光共振キャビティを含むことができる。反射体は、２つ以上の異なる位置に移動され得、これは、光共振キャビティのサイズを変化させ、それにより干渉変調器の反射率に影響を及ぼすことがある。ＩＭＯＤの反射スペクトルは、かなり広いスペクトルバンドをもたらすことができ、そのスペクトルバンドは、異なる色を生成するために可視波長にわたってシフトされ得る。スペクトルバンドの位置は、光共振キャビティの厚さを変更することによって、すなわち、反射体の位置を変更することによって調節され得る。
【００２２】
図１は、干渉変調器（ＩＭＯＤ）ディスプレイデバイスの一連のピクセル中の２つの隣接ピクセルを示す等角図の一例を示す。ＩＭＯＤディスプレイデバイスは、１つまたは複数の干渉ＭＥＭＳディスプレイ要素を含む。これらのデバイスでは、ＭＥＭＳディスプレイ要素のピクセルが、明状態または暗状態のいずれかにあることがある。明（「緩和」、「開」または「オン」）状態では、ディスプレイ要素は、たとえば、ユーザに、入射可視光の大部分を反射する。逆に、暗（「作動」、「閉」または「オフ」）状態では、ディスプレイ要素は入射可視光をほとんど反射しない。幾つかの実施態様では、オン状態の光反射特性とオフ状態の光反射特性は逆にされ得る。ＭＥＭＳピクセルは、黒および白に加えて、主に、カラーディスプレイを可能にする特定の波長において、反射するように構成され得る。
【００２３】
ＩＭＯＤディスプレイデバイスは、ＩＭＯＤの行／列アレイを含むことができる。各ＩＭＯＤは、（光ギャップまたはキャビティとも呼ばれる）エアギャップを形成するように互いから可変で制御可能な距離をおいて配置された反射層のペア、すなわち、可動反射層と固定部分反射層とを含むことができる。可動反射層は、少なくとも２つの位置の間で移動され得る。第１の位置、すなわち、緩和位置では、可動反射層は、固定部分反射層から比較的大きい距離をおいて配置され得る。第２の位置、すなわち、作動位置では、可動反射層は、部分反射層により近接して配置され得る。それら２つの層から反射する入射光は、可動反射層の位置に応じて、強め合うようにまたは弱め合うように干渉し、各ピクセルについて全反射状態または無反射状態のいずれかを引き起こすことがある。幾つかの実施態様では、ＩＭＯＤは、作動していないときに反射状態にあり、可視スペクトル内の光を反射し得、また、作動していないときに暗状態にあり、可視範囲外の光（たとえば、赤外光）を反射し得る。ただし、幾つかの他の実施態様では、ＩＭＯＤは、作動していないときに暗状態にあり、作動しているときに反射状態にあり得る。幾つかの実施態様では、印加電圧の導入が、状態を変更するようにピクセルを駆動することができる。幾つかの他の実施態様では、印加電荷が、状態を変更するようにピクセルを駆動することができる。
【００２４】
図１中のピクセルアレイの図示の部分は、２つの隣接する干渉変調器１２を含む。（図示のような）左側のＩＭＯＤ１２では、可動反射層１４が、部分反射層を含む光学スタック１６からの所定の距離における緩和位置に示されている。左側のＩＭＯＤ１２の両端間に印加された電圧Ｖ０は、可動反射層１４の作動を引き起こすには不十分である。右側のＩＭＯＤ１２では、可動反射層１４は、光学スタック１６の近くの、またはそれに隣接する作動位置に示されている。右側のＩＭＯＤ１２の両端間に印加された電圧Ｖｂｉａｓは、可動反射層１４を作動位置に維持するのに十分である。
【００２５】
図１では、ピクセル１２の反射特性が、概して、ピクセル１２に入射する光を示す矢印１３と、左側のＩＭＯＤ１２から反射する光１５とを用いて示されている。詳細に示していないが、ピクセル１２に入射する光１３の大部分は透明基板２０を透過され、光学スタック１６に向かうことになることを、当業者なら理解されよう。光学スタック１６に入射する光の一部分は光学スタック１６の部分反射層を透過されることになり、一部分は反射され、透明基板２０を通って戻ることになる。光学スタック１６を透過された光１３の部分は、可動反射層１４において反射され、透明基板２０に向かって（およびそれを通って）戻ることになる。光学スタック１６の部分反射層から反射された光と可動反射層１４から反射された光との間の（強め合うまたは弱め合う）干渉が、ＩＭＯＤ１２から反射される光１５の（１つまたは複数の）波長を決定することになる。
【００２６】
光学スタック１６は、単一の層または幾つかの層を含むことができる。その（１つまたは複数の）層は、電極層と、部分反射および部分透過層と、透明な誘電体層とのうちの１つまたは複数を含むことができる。幾つかの実施態様では、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であり、たとえば、透明基板２０上に上記の層のうちの１つまたは複数を堆積させることによって、作製され得る。電極層は、様々な金属、たとえば酸化インジウムスズ（ＩＴＯ）など、様々な材料から形成され得る。部分反射層は、様々な金属、たとえば、クロム（Ｃｒ）、半導体、および誘電体など、部分的に反射性である様々な材料から形成され得る。部分反射層は、材料の１つまたは複数の層から形成され得、それらの層の各々は、単一の材料または材料の組合せから形成され得る。幾つかの実施態様では、光学スタック１６は、光吸収体と導体の両方として働く、金属または半導体の単一の半透明の膜（ｔｈｉｃｋｎｅｓｓ）を含むことができるが、（たとえば、光学スタック１６の、またはＩＭＯＤの他の構造の）異なる、より伝導性の高い層または部分が、ＩＭＯＤピクセル間で信号をバスで運ぶ（ｂｕｓ）ように働くことができる。光学スタック１６は、１つまたは複数の伝導性層または伝導性／吸収層をカバーする、１つまたは複数の絶縁層または誘電体層をも含むことができる。
【００２７】
幾つかの実施態様では、光学スタック１６の（１つまたは複数の）層は、以下でさらに説明するように、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。当業者によって理解されるように、「パターニング」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。幾つかの実施態様では、アルミニウム（Ａｌ）などの高伝導性および反射性材料が可動反射層１４のために使用され得、これらのストリップはディスプレイデバイスにおける列電極を形成し得る。可動反射層１４は、（光学スタック１６の行電極に直交する）１つまたは複数の堆積された金属層の一連の平行ストリップとして形成されて、ポスト１８の上に堆積された列とポスト１８間に堆積された介在する犠牲材料とを形成し得る。犠牲材料がエッチング除去されると、画定されたギャップ１９または光キャビティが可動反射層１４と光学スタック１６との間に形成され得る。幾つかの実施態様では、ポスト１８間の間隔は約１〜１０００μｍであり得、ギャップ１９は１０，０００オングストローム（Å）未満であり得る。
【００２８】
幾つかの実施態様では、ＩＭＯＤの各ピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタである。電圧が印加されないとき、可動反射層１４は、図１中の左側のＩＭＯＤ１２によって示されるように、機械的に緩和した状態にとどまり、可動反射層１４と光学スタック１６との間のギャップ１９がある。しかしながら、電位差、たとえば、電圧が、選択された行および列のうちの少なくとも１つに印加されたとき、対応するピクセルにおける行電極と列電極との交差部に形成されたキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印加された電圧がしきい値を超える場合、可動反射層１４は、変形し、光学スタック１６の近くにまたはそれに対して移動することができる。光学スタック１６内の誘電体層（図示せず）が、図１中の右側の作動ＩＭＯＤ１２によって示されるように、短絡を防ぎ、層１４と層１６との間の分離距離を制御し得る。その挙動は、印加電位差の極性にかかわらず同じである。幾つかの事例ではアレイ中の一連のピクセルが「行」または「列」と呼ばれることがあるが、ある方向を「行」と呼び、別の方向を「列」と呼ぶことは恣意的であることを、当業者は容易に理解されよう。言い換えれば、幾つかの配向では、行は列と見なされ得、列は行であると見なされ得る。さらに、ディスプレイ要素は、直交する行および列に一様に配置されるか（「アレイ」）、または、たとえば、互いに対して一定の位置オフセットを有する、非線形構成で配置され得る（「モザイク」）。「アレイ」および「モザイク」という用語は、いずれかの構成を指し得る。したがって、ディスプレイは、「アレイ」または「モザイク」を含むものとして言及されるが、その要素自体は、いかなる事例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必要がなく、非対称形状および不均等に分布された要素を有する配置を含み得る。
【００２９】
図２は、３×３干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す。電子デバイスは、１つまたは複数のソフトウェアモジュールを実行するように構成され得るプロセッサ２１を含む。オペレーティングシステムを実行することに加えて、プロセッサ２１は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他のソフトウェアアプリケーションを含む、１つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。
【００３０】
プロセッサ２１は、アレイドライバ２２と通信するように構成され得る。アレイドライバ２２は、たとえば、ディスプレイアレイまたはパネル３０に、信号を与える行ドライバ回路２４と列ドライバ回路２６とを含むことができる。図２には、図１に示したＩＭＯＤディスプレイデバイスの断面が線１−１によって示されている。図２は明快のためにＩＭＯＤの３×３アレイを示しているが、ディスプレイアレイ３０は、極めて多数のＩＭＯＤを含んでいることがあり、列におけるＩＭＯＤの数とは異なる数のＩＭＯＤを行において有し得、その逆も同様である。
【００３１】
図３は、図１の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す。ＭＥＭＳ干渉変調器の場合、行／列（すなわち、コモン／セグメント）書込みプロシージャが、図３に示すこれらのデバイスのヒステリシス特性を利用し得る。干渉変調器は、可動反射層またはミラーに緩和状態から作動状態に変更させるために、たとえば、約１０ボルトの電位差を必要とし得る。電圧がその値から低減されると、電圧が低下して、たとえば、１０ボルトより下に戻ったとき、可動反射層はそれの状態を維持するが、電圧が２ボルトより下に低下するまで、可動反射層は完全には緩和しない。したがって、図３に示すように、印加電圧のウィンドウがある電圧の範囲、約３〜７ボルトが存在し、そのウィンドウ内でデバイスは緩和状態または作動状態のいずれかで安定している。これは、本明細書では「ヒステリシスウィンドウ」または「安定性ウィンドウ」と呼ばれる。図３のヒステリシス特性を有するディスプレイアレイ３０の場合、行／列書込みプロシージャは、一度に１つまたは複数の行をアドレス指定するように設計され得、その結果、所与の行のアドレス指定中に、作動されるべきアドレス指定された行におけるピクセルは、約１０ボルトの電圧差にさらされ、緩和されるべきピクセルは、ほぼ０ボルトの電圧差にさらされる。アドレス指定後に、それらのピクセルは、それらが前のストローブ状態にとどまるような、約５ボルトの定常状態またはバイアス電圧差にさらされる。この例では、アドレス指定された後に、各ピクセルは、約３〜７ボルトの「安定性ウィンドウ」内の電位差を経験する。このヒステリシス特性の特徴は、たとえば、図１に示した、ピクセル設計が、同じ印加電圧条件下で作動または緩和のいずれかの既存の状態で安定したままであることを可能にする。各ＩＭＯＤピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタであるので、この安定状態は、電力を実質的に消費するかまたは失うことなしに、ヒステリシスウィンドウ内の定常電圧において保持され得る。その上、印加電圧電位が実質的に固定のままである場合、電流は本質的にほとんどまたはまったくＩＭＯＤピクセルに流れ込まない。
【００３２】
幾つかの実施態様では、所与の行におけるピクセルの状態の所望の変化（もしあれば）に従って、列電極のセットに沿って「セグメント」電圧の形態のデータ信号を印加することによって、画像のフレームが作成され得る。次に、フレームが一度に１行書き込まれるように、アレイの各行がアドレス指定され得る。第１の行におけるピクセルに所望のデータを書き込むために、第１の行におけるピクセルの所望の状態に対応するセグメント電圧が列電極上に印加され得、特定の「コモン」電圧または信号の形態の第１の行パルスが第１の行電極に印加され得る。次いで、セグメント電圧のセットは、第２の行におけるピクセルの状態の所望の変化（もしあれば）に対応するように変更され得、第２のコモン電圧が第２の行電極に印加され得る。幾つかの実施態様では、第１の行におけるピクセルは、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第１のコモン電圧行パルス中にそれらのピクセルが設定された状態にとどまる。このプロセスは、画像フレームを生成するために、一連の行全体、または代替的に、一連の列全体について、連続方式で繰り返され得る。フレームは、何らかの所望の数のフレーム毎秒でこのプロセスを断続的に反復することによって、新しい画像データでリフレッシュおよび／または更新され得る。
【００３３】
各ピクセルの両端間に印加されるセグメント信号とコモン信号の組合せ（すなわち、各ピクセルの両端間の電位差）は、各ピクセルの得られる状態を決定する。図４は、様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示している。当業者によって容易に理解されるように、「セグメント」電圧は、列電極または行電極のいずれかに印加され得、「コモン」電圧は、列電極または行電極のうちの他方に印加され得る。
【００３４】
図４に（ならびに図５Ｂに示すタイミング図に）示すように、開放電圧（ｒｅｌｅａｓｅ  ｖｏｌｔａｇｅ）ＶＣＲＥＬがコモンラインに沿って印加されたとき、コモンラインに沿ったすべての干渉変調器要素は、セグメントラインに沿って印加された電圧、すなわち、高いセグメント電圧ＶＳＨおよび低いセグメント電圧ＶＳＬにかかわらず、代替的に開放または非作動状態と呼ばれる、緩和状態に入れられることになる。特に、開放電圧ＶＣＲＥＬがコモンラインに沿って印加されると、そのピクセルのための対応するセグメントラインに沿って高いセグメント電圧ＶＳＨが印加されたときも、低いセグメント電圧ＶＳＬが印加されたときも、変調器の両端間の潜在的な電圧（代替的にピクセル電圧と呼ばれる）は緩和ウィンドウ（図３参照。開放ウィンドウとも呼ばれる）内にある。
【００３５】
高い保持電圧ＶＣＨＯＬＤ＿Ｈまたは低い保持電圧ＶＣＨＯＬＤ＿Ｌなどの保持電圧がコモンライン上に印加されたとき、干渉変調器の状態は一定のままであることになる。たとえば、緩和ＩＭＯＤは緩和位置にとどまることになり、作動ＩＭＯＤは作動位置にとどまることになる。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧ＶＳＨが印加されたときも、低いセグメント電圧ＶＳＬが印加されたときも、ピクセル電圧が安定性ウィンドウ内にとどまることになるように、選択され得る。したがって、セグメント電圧スイング（ｖｏｌｔａｇｅ  ｓｗｉｎｇ）、すなわち、高いＶＳＨと低いセグメント電圧ＶＳＬとの間の差は、正または負のいずれかの安定性ウィンドウの幅よりも小さい。
【００３６】
高いアドレス指定電圧ＶＣＡＤＤ＿Ｈまたは低いアドレス指定電圧ＶＣＡＤＤ＿Ｌなどのアドレス指定または作動電圧がコモンライン上に印加されたとき、それぞれのセグメントラインに沿ったセグメント電圧の印加によって、データがそのコモンラインに沿った変調器に選択的に書き込まれ得る。セグメント電圧は、作動が印加されたセグメント電圧に依存するように選択され得る。アドレス指定電圧がコモンラインに沿って印加されたとき、一方のセグメント電圧の印加は、安定性ウィンドウ内のピクセル電圧をもたらし、ピクセルが非作動のままであることを引き起こすことになる。対照的に、他方のセグメント電圧の印加は、安定性ウィンドウを越えるピクセル電圧をもたらし、ピクセルの作動をもたらすことになる。作動を引き起こす特定のセグメント電圧は、どのアドレス指定電圧が使用されるかに応じて変動することができる。幾つかの実施態様では、高いアドレス指定電圧ＶＣＡＤＤ＿Ｈがコモンラインに沿って印加されたとき、高いセグメント電圧ＶＳＨの印加は、変調器がそれの現在位置にとどまることを引き起こすことがあり、低いセグメント電圧ＶＳＬの印加は、変調器の作動を引き起こすことがある。当然の結果として、低いアドレス指定電圧ＶＣＡＤＤ＿Ｌが印加されたとき、セグメント電圧の影響は反対であり、高いセグメント電圧ＶＳＨは変調器の作動を引き起こし、低いセグメント電圧ＶＳＬは変調器の状態に影響しない（すなわち、安定したままである）ことがある。
【００３７】
幾つかの実施態様では、常に変調器の両端間で同じ極性電位差を引き起こす保持電圧、アドレス電圧、およびセグメント電圧が使用され得る。幾つかの他の実施態様では、変調器の電位差の極性を交番する信号が使用され得る。変調器の両端間の極性の交番（すなわち、書込みプロシージャの極性の交番）は、単一の極性の反復書込み動作後に起こることがある電荷蓄積を低減または抑止し得る。
【００３８】
図５Ａは、図２の３×３干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す。図５Ｂは、図５Ａに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す。それらの信号は、たとえば、図２の３×３アレイに印加され得、これは、図５Ａに示すライン時間６０ｅディスプレイ配置を最終的にもたらすことになる。図５Ａ中の作動変調器は暗状態にあり、すなわち、その状態では、反射光の実質的部分が、たとえば、閲覧者に、暗いアピアランスをもたらすように可視スペクトルの外にある。図５Ａに示すフレームを書き込むより前に、ピクセルは任意の状態にあることがあるが、図５Ｂのタイミング図に示す書込みプロシージャは、各変調器が、第１のライン時間６０ａの前に、開放されており、非作動状態に属すると仮定する。
【００３９】
第１のライン時間６０ａ中に、開放電圧７０がコモンライン１上に印加され、コモンライン２上に印加される電圧が、高い保持電圧７２において始まり、開放電圧７０に移動し、低い保持電圧７６がコモンライン３に沿って印加される。したがって、コモンライン１に沿った変調器（コモン１，セグメント１）、（１，２）および（１，３）は、第１のライン時間６０ａの持続時間の間、緩和または非作動状態にとどまり、コモンライン２に沿った変調器（２，１）、（２，２）および（２，３）は、緩和状態に移動することになり、コモンライン３に沿った変調器（３，１）、（３，２）および（３，３）は、それらの前の状態にとどまることになる。図４を参照すると、コモンライン１、２または３のいずれも、ライン時間６０ａ中に作動を引き起こす電圧レベルにさらされていないので（すなわち、ＶＣＲＥＬ−緩和、およびＶＣＨＯＬＤ＿Ｌ−安定）、セグメントライン１、２および３に沿って印加されたセグメント電圧は、干渉変調器の状態に影響しないことになる。
【００４０】
第２のライン時間６０ｂ中に、コモンライン１上の電圧は高い保持電圧７２に移動し、コモンライン１に沿ったすべての変調器は、アドレス指定または作動電圧がコモンライン１上に印加されなかったので、印加されたセグメント電圧にかかわらず、緩和状態にとどまる。コモンライン２に沿った変調器は、開放電圧７０の印加により、緩和状態にとどまり、コモンライン３に沿った変調器（３，１）、（３，２）および（３，３）は、コモンライン３に沿った電圧が開放電圧７０に移動するとき、緩和することになる。
【００４１】
第３のライン時間６０ｃ中に、コモンライン１は、コモンライン１上に高いアドレス電圧７４を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧６４がセグメントライン１および２に沿って印加されるので、変調器（１，１）および（１，２）の両端間のピクセル電圧は変調器の正の安定性ウィンドウの上端よりも大きく（すなわち、電圧差は、あらかじめ定義されたしきい値を超えた）、変調器（１，１）および（１，２）は作動される。逆に、高いセグメント電圧６２がセグメントライン３に沿って印加されるので、変調器（１，３）の両端間のピクセル電圧は、変調器（１，１）および（１，２）のピクセル電圧よりも小さく、変調器の正の安定性ウィンドウ内にとどまり、したがって変調器（１，３）は緩和したままである。また、ライン時間６０ｃ中に、コモンライン２に沿った電圧は低い保持電圧７６に減少し、コモンライン３に沿った電圧は開放電圧７０にとどまり、コモンライン２および３に沿った変調器を緩和位置のままにする。
【００４２】
第４のライン時間６０ｄ中に、コモンライン１上の電圧は、高い保持電圧７２に戻り、コモンライン１に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン２上の電圧は低いアドレス電圧７８に減少される。高いセグメント電圧６２がセグメントライン２に沿って印加されるので、変調器（２，２）の両端間のピクセル電圧は、変調器の負の安定性ウィンドウの下側端部（ｌｏｗｅｒ  ｅｎｄ）を下回り、変調器（２，２）が作動することを引き起こす。逆に、低いセグメント電圧６４がセグメントライン１および３に沿って印加されるので、変調器（２，１）および（２，３）は緩和位置にとどまる。コモンライン３上の電圧は、高い保持電圧７２に増加し、コモンライン３に沿った変調器を緩和状態のままにする。
【００４３】
最後に、第５のライン時間６０ｅ中に、コモンライン１上の電圧は高い保持電圧７２にとどまり、コモンライン２上の電圧は低い保持電圧７６にとどまり、コモンライン１および２に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン３上の電圧は、コモンライン３に沿った変調器をアドレス指定するために、高いアドレス電圧７４に増加する。低いセグメント電圧６４がセグメントライン２および３上に印加されるので、変調器（３，２）および（３，３）は作動するが、セグメントライン１に沿って印加された高いセグメント電圧６２は、変調器（３，１）が緩和位置にとどまることを引き起こす。したがって、第５のライン時間６０ｅの終わりに、３×３ピクセルアレイは、図５Ａに示す状態にあり、他のコモンライン（図示せず）に沿った変調器がアドレス指定されているときに起こり得るセグメント電圧の変動にかかわらず、保持電圧がコモンラインに沿って印加される限り、その状態にとどまることになる。
【００４４】
図５Ｂのタイミング図では、所与の書込みプロシージャ（すなわち、ライン時間６０ａ〜６０ｅ）は、高い保持およびアドレス電圧、または低い保持およびアドレス電圧のいずれかの使用を含むことができる。書込みプロシージャが所与のコモンラインについて完了されると（また、コモン電圧が、作動電圧と同じ極性を有する保持電圧に設定されると）、ピクセル電圧は、所与の安定性ウィンドウ内にとどまり、開放電圧がそのコモンライン上に印加されるまで、緩和ウィンドウを通過しない。さらに、各変調器が、変調器をアドレス指定するより前に書込みプロシージャの一部として開放されるので、開放時間ではなく変調器の作動時間が、必要なライン時間を決定し得る。詳細には、変調器の開放時間が作動時間よりも大きい実施態様では、開放電圧は、図５Ｂに示すように、単一のライン時間よりも長く印加され得る。幾つかの他の実施態様では、コモンラインまたはセグメントラインに沿って印加される電圧が、異なる色の変調器など、異なる変調器の作動電圧および開放電圧の変動を相殺するように変動し得る。
【００４５】
上記に記載した原理に従って動作する干渉変調器の構造の詳細は大きく異なり得る。たとえば、図６Ａ〜図６Ｅは、可動反射層１４とそれの支持構造とを含む、干渉変調器の異なる実施態様の断面図の例を示している。図６Ａは、金属材料のストリップ、すなわち、可動反射層１４が、基板２０から直角に延在する支持体１８上に堆積される、図１の干渉変調器ディスプレイの部分断面図の一例を示している。図６Ｂでは、各ＩＭＯＤの可動反射層１４は、概して形状が正方形または長方形であり、コーナーにおいてまたはその近くでテザー３２に接して支持体に取り付けられる。図６Ｃでは、可動反射層１４は、概して形状が正方形または長方形であり、フレキシブルな金属を含み得る変形可能層３４から吊るされる。変形可能層３４は、可動反射層１４の外周の周りで基板２０に直接または間接的に接続することがある。これらの接続は、本明細書では支持ポストと呼ばれる。図６Ｃに示す実施態様は、変形可能層３４によって行われる可動反射層１４の機械的機能からのそれの光学的機能の分離から派生する追加の利益を有する。この分離は、反射層１４のために使用される構造設計および材料と、変形可能層３４のために使用される構造設計および材料とが、互いとは無関係に最適化されることを可能にする。
【００４６】
図６Ｄは、可動反射層１４が反射副層（ｒｅｆｌｅｃｔｉｖｅ  ｓｕｂ−ｌａｙｅｒ）１４ａを含む、ＩＭＯＤの別の例を示している。可動反射層１４は、支持ポスト１８などの支持構造上に載る。支持ポスト１８は、たとえば、可動反射層１４が緩和位置にあるとき、可動反射層１４と光学スタック１６との間にギャップ１９が形成されるように、下側静止電極（すなわち、図示のＩＭＯＤにおける光学スタック１６の一部）からの可動反射層１４の分離を可能にする。可動反射層１４は、電極として働くように構成され得る伝導性層１４ｃと、支持層１４ｂとをも含むことができる。この例では、伝導性層１４ｃは、基板２０から遠位にある支持層１４ｂの一方の面に配設され、反射副層１４ａは、基板２０の近位にある支持層１４ｂの他方の面に配設される。幾つかの実施態様では、反射副層１４ａは、伝導性であることがあり、支持層１４ｂと光学スタック１６との間に配設され得る。支持層１４ｂは、誘電材料、たとえば、酸窒化ケイ素（ＳｉＯＮ）または二酸化ケイ素（ＳｉＯ２）の、１つまたは複数の層を含むことができる。幾つかの実施態様では、支持層１４ｂは、たとえば、ＳｉＯ２／ＳｉＯＮ／ＳｉＯ２３層スタックなど、複数の層のスタックであり得る。反射副層１４ａと伝導性層１４ｃのいずれかまたは両方は、たとえば、約０．５％の銅（Ｃｕ）または別の反射金属材料を用いた、アルミニウム（Ａｌ）合金を含むことができる。誘電支持層１４ｂの上および下で伝導性層１４ａ、１４ｃを採用することは、応力のバランスをとり、伝導の向上を与えることができる。幾つかの実施態様では、反射副層１４ａおよび伝導性層１４ｃは、可動反射層１４内の特定の応力プロファイルを達成することなど、様々な設計目的で、異なる材料から形成され得る。
【００４７】
図６Ｄに示すように、幾つかの実施態様はブラックマスク構造２３をも含むことができる。ブラックマスク構造２３は、周辺光または迷光を吸収するために、光学不活性領域において（たとえば、ピクセル間にまたはポスト１８の下に）形成され得る。ブラックマスク構造２３はまた、光がディスプレイの不活性部分から反射されることまたはそれを透過されることを抑止し、それによりコントラスト比を増加させることによって、ディスプレイデバイスの光学的特性を改善することができる。さらに、ブラックマスク構造２３は、伝導性であり、電気的バス層として機能するように構成され得る。幾つかの実施態様では、行電極は、接続された行電極の抵抗を低減するために、ブラックマスク構造２３に接続され得る。ブラックマスク構造２３は、堆積およびパターニング技法を含む様々な方法を使用して形成され得る。ブラックマスク構造２３は１つまたは複数の層を含むことができる。たとえば、幾つかの実施態様では、ブラックマスク構造２３は、光吸収器として働くモリブデンクロム（ＭｏＣｒ）層と、ＳｉＯ２層と、反射体およびバス層として働く、アルミニウム合金とを含み、それぞれ、約３０〜８０Å、５００〜１０００Å、および５００〜６０００Åの範囲内の厚さである。１つまたは複数の層は、たとえば、ＭｏＣｒ層およびＳｉＯ２層の場合は、カーボンテトラフルオロメタン（ＣＦ４）および／または酸素（Ｏ２）、ならびにアルミニウム合金層の場合は、塩素（Ｃｌ２）および／または三塩化ホウ素（ＢＣｌ３）を含む、フォトリソグラフィおよびドライエッチングを含む、様々な技法を使用してパターニングされ得る。幾つかの実施態様では、ブラックマスク２３はエタロンまたは干渉スタック構造であり得る。そのような干渉スタックブラックマスク構造２３では、伝導性吸収体は、各行または列の光学スタック１６における下側静止電極間で信号を送信するかまたは信号をバスで運ぶために使用され得る。幾つかの実施態様では、スペーサ層３５が、ブラックマスク２３中の伝導性層から吸収層１６ａを概して電気的に絶縁するのに、役立つことができる。
【００４８】
図６Ｅは、可動反射層１４が自立している、ＩＭＯＤの別の例を示している。図６Ｄとは対照的に、図６Ｅの実施態様は支持ポスト１８を含まない。代わりに、可動反射層１４は、複数のロケーションにおいて、下にある光学スタック１６に接触し、可動反射層１４の湾曲は、干渉変調器の両端間の電圧が作動を引き起こすには不十分であるとき、可動反射層１４が図６Ｅの非作動位置に戻るという、十分な支持を与える。複数の幾つかの異なる層を含んでいることがある光学スタック１６は、ここでは明快のために、光吸収体１６ａと誘電体１６ｂとを含む状態で示されている。幾つかの実施態様では、光吸収体１６ａは、固定電極としても、部分反射層としても働き得る。
【００４９】
図６Ａ〜図６Ｅに示す実施態様などの実施態様では、ＩＭＯＤは直視型デバイスとして機能し、直視型デバイスでは、画像が、透明基板２０の正面、すなわち、変調器が配置された面の反対の面から、閲覧される。これらの実施態様では、デバイスの背面部分（すなわち、たとえば、図６Ｃに示す変形可能層３４を含む、可動反射層１４の背後のディスプレイデバイスの任意の部分）は、反射層１４がデバイスのそれらの部分を光学的に遮蔽するので、ディスプレイデバイスの画質に影響を及ぼすことまたは悪影響を及ぼすことなしに、構成され、作用され得る。たとえば、幾つかの実施態様では、バス構造（図示せず）が可動反射層１４の背後に含まれ得、これは、電圧アドレス指定およびそのようなアドレス指定に起因する移動など、変調器の電気機械的特性から変調器の光学的特性を分離する能力を与える。さらに、図６Ａ〜図６Ｅの実施態様は、パターニングなどの処理を簡略化することができる。
【００５０】
図７は、干渉変調器のための製造プロセス８０を示す流れ図の一例を示しており、図８Ａ〜図８Ｅは、そのような製造プロセス８０の対応する段階の断面概略図の例を示している。幾つかの実施態様では、製造プロセス８０は、図７に示されていない他のブロックに加えて、たとえば、図１および図６に示す一般的なタイプの干渉変調器を製造するために実施され得る。図１、図６および図７を参照すると、プロセス８０はブロック８２において開始し、基板２０上への光学スタック１６の形成を伴う。図８Ａは、基板２０上で形成されたそのような光学スタック１６を示している。基板２０は、ガラスまたはプラスチックなどの透明基板であり得、それは、フレキシブルであるかまたは比較的固く曲がらないことがあり、光学スタック１６の効率的な形成を可能にするために、事前準備プロセス、たとえば、洗浄にかけられていることがある。上記で説明したように、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であることがあり、たとえば、透明基板２０上に、所望の特性を有する１つまたは複数の層を堆積させることによって、作製され得る。図８Ａでは、光学スタック１６は、副層１６ａおよび１６ｂを有する多層構造を含むが、幾つかの他の実施態様では、より多いまたはより少ない副層が含まれ得る。幾つかの実施態様では、副層１６ａ、１６ｂのうちの１つは、組み合わせられた導体／吸収体副層１６ａなど、光吸収特性と伝導特性の両方で構成され得る。さらに、副層１６ａ、１６ｂのうちの１つまたは複数は、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。そのようなパターニングは、当技術分野で知られているマスキングおよびエッチングプロセスまたは別の好適なプロセスによって実行され得る。幾つかの実施態様では、副層１６ａ、１６ｂのうちの１つは、１つまたは複数の金属層（たとえば、１つまたは複数の反射層および／または伝導性層）上に堆積された副層１６ｂなど、絶縁層または誘電体層であり得る。さらに、光学スタック１６は、ディスプレイの行を形成する個々の平行ストリップにパターニングされ得る。
【００５１】
プロセス８０はブロック８４において続き、光学スタック１６上への犠牲層２５の形成を伴う。犠牲層２５は、キャビティ１９を形成するために後で（たとえば、ブロック９０において）除去され、したがって、犠牲層２５は、図１に示した得られた干渉変調器１２には示されていない。図８Ｂは、光学スタック１６上で形成された犠牲層２５を含む、部分的に作製されたデバイスを示している。光学スタック１６上での犠牲層２５の形成は、後続の除去後に、所望の設計サイズを有するギャップまたはキャビティ１９（図１および図８Ｅも参照）を与えるように選択された厚さの、モリブデン（Ｍｏ）またはアモルファスシリコン（Ｓｉ）など、フッ化キセノン（ＸｅＦ２）エッチング可能材料の堆積を含み得る。犠牲材料の堆積は、物理堆積（ＰＶＤ、たとえば、スパッタリング）、プラズマ強化化学堆積（ＰＥＣＶＤ）、熱化学堆積（熱ＣＶＤ）、またはスピンコーティングなど、堆積技法を使用して行われ得る。
【００５２】
プロセス８０はブロック８６において続き、支持構造、たとえば、図１、図６および図８Ｃに示すポスト１８の形成を伴う。ポスト１８の形成は、支持構造開口を形成するために犠牲層２５をパターニングすることと、次いで、ＰＶＤ、ＰＥＣＶＤ、熱ＣＶＤ、またはスピンコーティングなど、堆積方法を使用して、ポスト１８を形成するために開口中に材料（たとえば、ポリマーまたは無機材料、たとえば、酸化ケイ素）を堆積させることとを含み得る。幾つかの実施態様では、犠牲層中に形成された支持構造開口は、ポスト１８の下側端部が図６Ａに示すように基板２０に接触するように、犠牲層２５と光学スタック１６の両方を通って、下にある基板２０まで延在することがある。代替的に、図８Ｃに示すように、犠牲層２５中に形成された開口は、犠牲層２５は通るが、光学スタック１６は通らないで、延在することがある。たとえば、図８Ｅは、光学スタック１６の上側表面（ｕｐｐｅｒ  ｓｕｒｆａｃｅ）と接触している支持ポスト１８の下側端部を示している。ポスト１８、または他の支持構造は、犠牲層２５上に支持構造材料の層を堆積させることと、パターニングして犠牲層２５中の開口から離れて配置された支持構造材料の部分を除去することとによって形成され得る。支持構造は、図８Ｃに示すように開口内に配置され得るが、少なくとも部分的に、犠牲層２５の一部分の上で延在することもある。上述のように、犠牲層２５および／または支持ポスト１８のパターニングは、パターニングおよびエッチングプロセスによって実行され得るが、代替エッチング方法によっても実行され得る。
【００５３】
プロセス８０はブロック８８において続き、図１、図６および図８Ｄに示す可動反射層１４などの可動反射層または膜の形成を伴う。可動反射層１４は、１つまたは複数のパターニング、マスキング、および／またはエッチングプロセスとともに、１つまたは複数の堆積プロセス、たとえば、反射層（たとえば、アルミニウム、アルミニウム合金）堆積を採用することによって、形成され得る。可動反射層１４は、電気伝導性であり、電気伝導性層（ｅｌｅｃｔｒｉｃａｌｌｙ  ｃｏｎｄｕｃｔｉｖｅ  ｌａｙｅｒ）と呼ばれることがある。幾つかの実施態様では、可動反射層１４は、図８Ｄに示すように複数の副層１４ａ、１４ｂ、１４ｃを含み得る。幾つかの実施態様では、副層１４ａ、１４ｃなど、副層のうちの１つまたは複数は、それらの光学的特性のために選択された高反射性副層を含み得、別の副層１４ｂは、それの機械的特性のために選択された機械的副層を含み得る。犠牲層２５は、ブロック８８において形成された部分的に作製された干渉変調器中に依然として存在するので、可動反射層１４は、一般にこの段階では可動でない。犠牲層２５を含んでいる部分的に作製されたＩＭＯＤは、本明細書では「非開放（ｕｎｒｅｌｅａｓｅｄ）」ＩＭＯＤと呼ばれることもある。図１に関して上記で説明したように、可動反射層１４は、ディスプレイの列を形成する個々の平行ストリップにパターニングされ得る。
【００５４】
プロセス８０はブロック９０において続き、キャビティ、たとえば、図１、図６および図８Ｅに示すキャビティ１９の形成を伴う。キャビティ１９は、（ブロック８４において堆積された）犠牲材料２５をエッチャントにさらすことによって形成され得る。たとえば、ＭｏまたはアモルファスＳｉなどのエッチング可能犠牲材料が、ドライ化学エッチングによって、たとえば、一般に、キャビティ１９を囲む構造に対して選択的に除去される、所望の量の材料を除去するのに有効である期間の間、固体ＸｅＦ２から派生した蒸気などの気体または蒸気エッチャントに犠牲層２５をさらすことによって、除去され得る。エッチング可能な犠牲材料およびエッチング方法、たとえば、ウェットエッチングおよび／またはプラズマエッチングによる他の組合せも使用され得る。犠牲層２５がブロック９０中に除去されるので、可動反射層１４は、一般に、この段階後に可動となる。犠牲材料２５の除去後に、得られた完全にまたは部分的に作製されたＩＭＯＤは、本明細書では「開放」ＩＭＯＤと呼ばれることがある。
【００５５】
基板に関連付けられた様々な半導体および／またはＥＭＳデバイスの垂直集積または相互接続は、デバイスの様々な層間の信号ルーティングに制限を課すことがある。さらに、デバイスの様々な層中の様々な材料の処理に関する課題があり得る。
【００５６】
たとえば、フラットパネルディスプレイなどの装置は、ＩＭＯＤを含むＥＭＳデバイスなど、幾つかのピクセルデバイスを含むピクセルアレイと、マトリックス型能動スイッチおよびドライバ、ならびに蓄積／感知キャパシタおよび抵抗器などの受動デバイスなど、他の構成要素とを含み得る。ピクセルデバイスおよび他の構成要素は、層中に様々な材料をもつ多層構造を含み得る。装置の動作のために、信号は、各ピクセルデバイスの様々な層に、および各ピクセルデバイスの様々な層からルーティングされる必要があり得る。この信号ルーティングを達成するためのビア構造は、十分な充填率を有するために、ほんのわずかのピクセルデバイス面積を占有し得る。ビア構造の作製は、処理を複雑にし得る、ピクセルデバイスの多層構造中の様々な材料を処理することを伴い得る。
【００５７】
代替的に、スタックビア構造のための作製プロセスは、本明細書でさらに説明するように、一度に１つの材料の層をエッチングすることを含み得る。スタックビア構造は、複数の金属層を含み得る。複数の金属層は、スタックビア構造の中心部分において互いに接触し得る。複数の金属層は、スタックビア構造の周辺部分中で、金属層間に配設された誘電体層を有し得る。
【００５８】
図９は、スタックビア構造のための製造プロセスを示す流れ図の一例を示す。図１０Ａ〜１０Ｅは、図９に記載されたプロセスの様々な段階におけるスタックビア構造の断面概略図の例を示す。図９は、単一のスタックビア構造を製造するためのプロセスを示すが、複数のスタックビア構造が基板の表面上に同時に製造され得る。加えて、また図示の簡略化のために、図９および図１０Ａ〜１０Ｅは、３スタックビア構造のための製造プロセスおよび概略図を示す。３つより多い、またはより少ないスタックビアを有する構造を製作するために、これらのプロセスおよび概略図が繰り返され、かつ／または調整され得ることは、当業者には容易に理解されよう。さらに、スタックビア構造を製造するために使用される、図９に記載されたプロセス動作はまた、スタックビア構造を製造しながら、半導体デバイスまたはＥＭＳデバイスなどのデバイスを作製するためにも使用され得る。
【００５９】
最初に図９を参照すると、プロセス９００のブロック９０２において、第１の金属層が基板の表面上に堆積される。基板は、透明な材料、不透明な材料、可撓性材料、剛性材料、またはこれらの組合せを含む、様々な基板材料を含み得る。幾つかの実施態様では、基板は、シリコン、シリコンオンインシュレータ（ＳＯＩ）、ガラス（ディスプレイガラスもしくはホウケイ酸ガラスなど）、可撓性プラスチック、または金属箔である。幾つかの実施態様では、基板は、数ミクロンから数百ミクロンの寸法を有し得る。幾つかの他の実施態様では、基板は、数十、数百、または数千センチメートルの寸法を有し得る。
【００６０】
基板は、中心部分と周辺部分とを含み得る。これらは、スタックビア構造の中心部分およびスタックビア構造の周辺部分がその上にそれぞれ形成され得る部分である。スタックビア構造の中心部分中で、複数の金属層が互いに接触し得る。スタックビア構造の周辺部分中で、複数の金属層の各々は、それと複数の金属層のうちの別の金属層との間に、誘電体層を有し得る。基板はまた、周辺部分を越えて延在する領域をも含み得る。幾つかの実施態様では、半導体デバイスおよび／もしくはＥＭＳデバイスなどの１つもしくは複数のデバイス、ならびに／または、スタックビア構造から１つもしくは複数のデバイスへの伝導性トレースは、これらの延在する領域の上に形成され得る。スタックビア構造はまた、その周辺部分を越えて延在し得る。周辺部分を越えて延在するスタックビア構造の領域中に、複数の金属層が存在しなくてもよい。複数の金属層のうちの１つまたは複数が、スタックビア構造の周辺部分を越えて延在する領域中に存在するとき、複数の金属層の各々は、それと複数の金属層のうちの別の金属層との間に、誘電体層を有し得る。
【００６１】
幾つかの実施態様では、基板の表面はバッファ層を含み得る。バッファ層は、基板の表面を密封するために絶縁表面またはパッシベーション層としての働きをし得る。幾つかの実施態様では、バッファ層は、ＳｉＯ２、窒化ケイ素（ＳｉｘＮ）、ＳｉＯＮ、炭化ケイ素（ＳｉＣ）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、またはスピンオンガラス（ＳＯＧ）など、誘電体であり得る。幾つかの実施態様では、バッファ層は、ポリイミド、ベンゾシクロブテン（ＢＣＢ、Ｃ８Ｈ８）、またはフォトレジスト（たとえば、エポキシベースのフォトレジスト）など、ポリマーであり得る。バッファ層はまた、これらの材料の任意の多層組合せであってもよい。幾つかの実施態様では、バッファ層は、約１ミクロンの厚さなど、約１００ナノメートル（ｎｍ）から１０ミクロンの厚さであり得る。
【００６２】
第１の金属層は、基板の中心部分および周辺部分上に堆積され得る。第１の金属層は、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、タングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）など、任意の数の異なる金属、ならびに、ＭｏＣｒ、ＡｌＣｕ、およびＡｌＳｉなど、これらの金属のうちの少なくとも１つを含む合金を含み得る。幾つかの実施態様では、第１の金属層は、約１０ｎｍ未満の厚さ、数十ナノメートルの厚さ、数百ナノメートルの厚さ、または数ミクロンの厚さであり得る。第１の金属層は、ＰＶＤプロセス、ＣＶＤプロセス、または原子層堆積（ＡＬＤ）プロセスなどの堆積プロセスを使用して堆積され得る。
【００６３】
ブロック９０４において、第１の金属層がパターニングされる。リソグラフィプロセスならびに（プラズマエッチング、反応性イオンエッチング（ＲＩＥ）、イオンビームミリングなどを含む、ウェットエッチングまたはドライエッチングなどの）エッチングプロセスを含む、パターニング技法が、第１の金属層を含む基板の部分を画定するために使用され得る。たとえば、第１の金属層は、形成された後、フォトレジストを用いてパターニングされ得る。次いで、第１の金属層は、第１の金属層の部分を基板の表面の選択された部分から除去するためにエッチングされ得る。第１の金属層は、第１の金属がスタックビア構造の中心部分と、デバイスへの伝導性トレースと、デバイスの構成要素とを形成するように、パターニングされ得る。
【００６４】
図１０Ａは、プロセス９００のこの時点（たとえば、ブロック９０４まで）におけるスタックビア構造の断面概略図の一例を示す。スタックビア構造１０００は、基板１００２と第１の金属層１００４とを含む。基板１００２は、中心部分１０１２と周辺部分１０１４とを含む。図１０Ａ〜１０Ｅは、プロセス９００の幾つかの段階におけるスタックビア構造の断面概略図の例を示す。基板１００２の周辺部分１０１４を越えて延在する領域（図示せず）は、基板上に延在し得、伝導性トレース、ならびに／または能動デバイスおよび受動デバイスを含み得る。
【００６５】
図９に戻ると、ブロック９０６において、第１の誘電体層が堆積およびパターニングされる。第１の誘電体層の誘電体は、ＳｉＯ２、ＳｉＣ、Ａｌ２Ｏ３、酸化ハフニウム（ＨｆＯ２）、ＴｉＯ２、ＳｉＯＮ、ＳｉｘＮなど、任意の数の異なる誘電体を含み得る。幾つかの実施態様では、各誘電体層は、約５ミクロン未満の厚さ、または約１００ｎｍ未満の厚さであり得る。幾つかの実施態様では、各誘電体層は、約数十ナノメートルから１ミクロンの厚さ、または約１ミクロンの厚さであり得る。第１の誘電体層は、ＰＶＤプロセス、ＣＶＤプロセス、またはＡＬＤプロセスなどの堆積プロセスを使用して堆積され得る。第１の誘電体層は、第１の誘電体層がスタックビア構造の中心部分に存在しないが、スタックビア構造の周辺部分に残るように、パターニングされ得る。上記で説明したように、リソグラフィプロセスならびにエッチングプロセスを含む、パターニング技法が使用され得る。
【００６６】
図１０Ｂは、プロセス９００のこの時点（たとえば、ブロック９０６まで）におけるスタックビア構造１０００の断面概略図の一例を示す。スタックビア構造１０００は、基板１００２と、第１の金属層１００４と、第１の誘電体層１００６とを含む。第１の誘電体層は、基板１００２の中心部分１０１２の上にないが、基板１００２の周辺部分１０１４の上にある。
【００６７】
図９に戻ると、スタックビア構造のための製造プロセス９００は、金属の層を堆積させること、金属の層をパターニングすること、誘電体の層を堆積させること、および誘電体の層をパターニングすることを続ける。これらのプロセスは、所望のスタックビア構造が形成されるまで繰り返され得る。たとえば、ブロック９０８において、第２の金属層が堆積およびパターニングされる。幾つかの実施態様では、第２の金属層は、第１の金属層と同じ金属を含み得、幾つかの実施態様では、第２の金属層は、第１の金属層とは異なる金属を含み得る。幾つかの実施態様では、第２の金属層は、第１の金属層と同じ厚さであり得、幾つかの実施態様では、第２の金属層は、第１の金属層とは異なる厚さであり得る。
【００６８】
図１０Ｃは、プロセス９００のこの時点（たとえば、ブロック９０８まで）におけるスタックビア構造１０００の断面概略図の一例を示す。スタックビア構造１０００は、基板１００２と、第１の金属層１００４と、第１の誘電体層１００６と、第２の金属層１００８とを含む。第２の金属層１００８は、部分的に基板１００２の中心部分１０１２の上にあるエリア中で第１の金属層１００４に接触し、周辺部分１０１４の上にあるエリア中で第１の誘電体層１００６に接触する。第２の金属層１００８は、第２の金属層１００８が傾斜部分１０５４を含むように、第１の誘電体層１００６のエッジと共形である。第２の金属層１００８の平面部分１０５２が傾斜部分１０５４と作り出す角度１０３８は、約９０度から１５０度であり得る。幾つかの実施態様では、スタックビア構造を形成する後続の金属層は、同様の傾斜部分を含み得る。金属層の傾斜部分と平面部分との間の角度は、均一であるか、またはスタックビア構造の両端間で変動し得る。たとえば、任意の２つの金属層は、同じまたは異なる角度を含み得る。
【００６９】
図９に示すプロセス９００のブロック９１０において、第２の誘電体層が堆積およびパターニングされる。幾つかの実施態様では、第２の誘電体層は、第１の誘電体層と同じ誘電体を含み得、幾つかの実施態様では、第２の誘電体層は、第１の誘電体層とは異なる誘電体を含み得る。幾つかの実施態様では、第２の誘電体層は、第１の誘電体層と同じ厚さであり得、幾つかの実施態様では、第２の誘電体層は、第１の誘電体層とは異なる厚さであり得る。第２の誘電体層は、第２の誘電体層がスタックビア構造の中心部分に存在しないが、スタックビア構造の周辺部分に残るように、パターニングされ得る。
【００７０】
図１０Ｄは、プロセス９００のこの時点（たとえば、ブロック９１０まで）におけるスタックビア構造１０００の断面概略図の一例を示す。スタックビア構造１０００は、基板１００２と、第１の金属層１００４と、第１の誘電体層１００６と、第２の金属層１００８と、第２の誘電体層１０１０とを含む。第２の誘電体層は、基板１００２の中心部分１０１２の上にないが、基板１００２の周辺部分１０１４の上にある。
【００７１】
図９に示すプロセス９００のブロック９１２において、第３の金属層が堆積およびパターニングされる。幾つかの実施態様では、第３の金属層は、第１の金属層と同じ金属を含み得、幾つかの実施態様では、第３の金属層は、第１の金属層とは異なる金属を含み得る。幾つかの実施態様では、第３の金属層は、第１の金属層と同じ厚さであり得、幾つかの実施態様では、第３の金属層は、第１の金属層とは異なる厚さであり得る。
【００７２】
図１０Ｅは、プロセス９００のこの時点（たとえば、ブロック９１２まで）におけるスタックビア構造１０００の断面概略図の一例を示す。スタックビア構造１０００は、基板１００２と、第１の金属層１００４と、第１の誘電体層１００６と、第２の金属層１００８と、第２の誘電体層１０１０と、第３の金属層１０１３とを含む。第３の金属層１０１３は、基板１００２の中心部分１０１２の上にあるエリア中で第２の金属層１００８に接触する。したがって、幾つかの実施態様では、第１の金属層１００４、第２の金属層１００８、および第３の金属層１０１３は、中心部分１０１２の上にあるエリア中で互いに電気接触し得る。基板の周辺部分１０１４の上にあるスタックビア構造の部分中で、誘電体層が金属層間に存在し得る。図１０Ｅの例では、第１の誘電体層１００６は、周辺部分１０１４の上にあるエリア中で、第１の金属層１００４および第２の金属層１００８を分離する。同様に、第２の誘電体層１０１０は、周辺部分１０１４の上にあるエリア中で、第２の金属層１００８および第３の金属層１０１３を分離する。したがって、幾つかの実施態様では、第１の金属層１００４、第２の金属層１００８、および第３の金属層１０１３は、基板１００２の周辺部分１０１４の上にあるエリア中で互いから電気的に絶縁され得る。
【００７３】
スタックビア構造の形成のためのプロセス９００では、一度に１つのタイプの材料がパターニングされている。たとえば、ブロック９０４において、第１の金属層がパターニングされ、このパターニングは、第１の金属層をエッチングすることを含み得る。ブロック９０６において、第１の誘電体層がパターニングされ、このパターニングは、第１の誘電体層をエッチングすることを含み得る。プロセス９００におけるブロック９０８、９１０、および９１２は、一度に１つの層がパターニングされる点で同様である。幾つかの実施態様では、一度に単一の層をパターニングすることは、その層をエッチングすることを含み得る。一度に単一の材料をエッチングすることは、スタックビア構造の作製プロセスを助け得る。たとえば、スタックビア構造のための製造プロセスにおいて様々な材料がエッチングされる場合、異なる速度で異なる材料をエッチングするエッチャントのために、またはエッチング停止層の使用のために、プロセスがより複雑になり得る。
【００７４】
さらに、プロセス９００は、３つの金属層と２つの誘電体層とを含む、図１０Ｅに示すスタックビア構造１０００を生じ得るが、プロセス９００は、金属層および誘電体層の堆積およびパターニングを続け得る。たとえば、スタックビア構造は、任意の数の金属層と、スタックビア構造の周辺部分中で金属層を分離する誘電体層とを含み得る。たとえば、スタックビア構造は、２から１２個の金属層を含み得、幾つかの実施態様では、設計構成に応じて、１２個以上の層を含み得る。
【００７５】
図１１Ａ〜１１Ｆは、製造プロセスの様々な段階における２つのスタックビア構造のトップダウン図の例を示す。例示のために、スタックビア構造の周辺部分は、図１１Ａ〜１１Ｆに示されていない。たとえば、図１１Ａは、図９に示すプロセス９００のブロック９０２および９０４後に形成された装置の一例であり得る。図１１Ａに示す装置１１００は、第１の金属層１００４が堆積およびパターニングされた基板１００２を含む。第１の金属層１００４は、第１のスタックビア構造の中心部分１１０２と、中心部分１１０２に結合された伝導性トレース１１０４とを含むようにパターニングされる。伝導性トレース１１０４は、第１のスタックビア構造の周辺部分を越えて延在する領域にあり得る。伝導性トレースの端部は、基板１００２の表面上で第１のデバイス（図示せず）に結合され得、または第１のデバイス（図示せず）の一部を形成し得る。
【００７６】
図１１Ａでは、第１のスタックビア構造の中心部分１１０２は、実質的に正方形を有するように示される。第１のスタックビア構造の正方形の中心部分１１０２の一辺は、幾つかの実施態様では、約０．１ミクロンから１ミクロン、約１ミクロンから５ミクロン、約１５ミクロンから４５ミクロン、または約１０ミクロンから１００ミクロンの寸法を有し得る。第１のスタックビア構造の中心部分１１０２はまた、幾つかの実施態様では、長方形、円形、または楕円形を含む、他の形状をも有し得る。そのような第１のスタックビア構造の中心部分の寸法もまた、幾つかの実施態様では、約０．１ミクロンから１ミクロン、約１ミクロンから５ミクロン、約１５ミクロンから４５ミクロン、または約１０ミクロンから１００ミクロンであり得る。
【００７７】
図１１Ｂは、第１の誘電体層１００６が堆積およびパターニングされた後の装置１１００を示す。たとえば、図１１Ｂは、図９に示すプロセス９００のブロック９０６後に形成された装置の一例であり得る。誘電体層１００６は、伝導性トレース１１０４を覆う。誘電体層１００６は、第１のスタックビア構造の中心部分１１０２を露出するようにパターニングされる。幾つかの実施態様では、第１の誘電体層１００６は、ＥＭＳデバイス、トランジスタ、またはキャパシタの一部であり得る。たとえば、誘電体層１００６は、トランジスタのためのゲート誘電体、キャパシタのための絶縁体、またはＥＭＳデバイスのための様々な機能的構造のうちの１つとして形成され得る。
【００７８】
図１１Ｃは、第２の金属層１１０８が堆積およびパターニングされた後の装置１１００を示す。たとえば、図１１Ｃは、図９に示すプロセス９００のブロック９０８後に形成された装置の一例であり得る。第２の金属層１００８は、第１のスタックビア構造の中心部分１１２２を含むようにパターニングされる。第２の金属層はまた、第２のスタックビア構造の中心部分１１１２と、中心部分１１１２に結合された伝導性トレース１１１４とを含むようにパターニングされる。伝導性トレース１１１４は、第２のスタックビア構造の周辺部分を越えて延在する領域にあり得る。伝導性トレースの端部は、基板１００２の表面上で第１のデバイス（図示せず）に結合され得、または第１のデバイス（図示せず）の一部を形成し得る。
【００７９】
図１１Ｄは、第２の誘電体層１０１０が堆積およびパターニングされた後の装置１１００を示す。たとえば、図１１Ｄは、図９に示すプロセス９００のブロック９１０後に形成された装置の一例であり得る。第２の誘電体層１０１０は、伝導性トレース１１１４を覆う。第２の誘電体層１０１０は、第１のスタックビア構造の中心部分１１２２と第２のスタックビア構造の中心部分１１１２とを露出するようにパターニングされ得る。上記で説明した第１の誘電体層１００６と同様に、第２の誘電体層１０１０もまた、ＥＭＳデバイス、トランジスタ、またはキャパシタの一部であり得る。たとえば、第２の誘電体層１０１０は、トランジスタのためのゲート誘電体、キャパシタのための絶縁体、またはＥＭＳデバイスのための様々な機能的構造のうちの１つとして形成され得る。
【００８０】
図１１Ｅは、第３の金属層１０１３が堆積およびパターニングされた後の装置１１００を示す。たとえば、図１１Ｅは、図９に示すプロセス９００のブロック９１２後に形成された装置の一例であり得る。第３の金属層１０１３は、第２のスタックビア構造の中心部分１１３２を含むようにパターニングされる。第３の金属層１０１３はまた、第１のスタックビア構造の中心部分１１４２と、その中心部分に結合された伝導性トレース１１２４とを含むようにパターニングされ得る。伝導性トレース１１２４は、第１のスタックビア構造の周辺部分を越えて延在する領域にあり得る。伝導性トレースの端部は、たとえば、基板の表面上に作製されることになる第２のデバイス（図示せず）に結合され得、または基板９０２の表面上に作製されることになる第２のデバイス（図示せず）の一部を形成し得る。代替的に、伝導性トレースの端部は、別の基板上の別のデバイスまたはシステム（図示せず）への相互接続を与え得る。第２のスタックビア構造の中心部分１１３２中に含まれる第３の金属層１０１３は、第１のデバイス（図示せず）への相互接続を与え得る。
【００８１】
図１１Ｆは、装置１１００のトップダウン図を示す。例示のために、図１１Ｆは、互いからオフセットされている金属層を示し、誘電体層を除く。装置１１００は、基板１００２の表面上に第１の金属層１００４が堆積およびパターニングされた、基板１００２を含む。第１の金属層１００４は、第１のスタックビア構造の中心部分１１０２と、中心部分１１０２に結合された伝導性トレース１１０４とを含む。堆積およびパターニングされる第２の金属層１００８は、第１のスタックビア構造の中心部分１１２２を含む。第２の金属層１００８はまた、第２のスタックビア構造の中心部分１１１２と、中心部分１１１２に結合された伝導性トレース１１１４とを含む。堆積およびパターニングされる第３の金属層１０１３は、第２のスタックビア構造の中心部分１１３２を含む。第３の金属層１０１３はまた、第１のスタックビア構造の中心部分１１４２と、中心部分１１４２に結合された伝導性トレース１１２４とを含む。
【００８２】
図１２は、スタックビア構造の投影断面概略図の一例を示す。図１２は、図１１Ａ〜１１Ｆに示す装置１１００の投影断面概略図の一例を示す。上記で説明したように、装置１１００は、基板１００２と、第１の金属層１００４と、第１の誘電体層１００６と、第２の金属層１００８と、第２の誘電体層１０１０と、第３の金属層１０１３とを含む。金属層および誘電体層のうちの一部は、第１のスタックビア構造１２０２、第２のスタックビア構造１２０４、および第１のデバイス１２０６中に含まれる。第１の金属層１００４は、第１のスタックビア構造１２０２の一部、ならびに第１のデバイス１２０６への伝導性トレースを形成する。金属層１００４、１００８、および１０１３は、第１のスタックビア構造１２０２の中心部分において互いに電気接触し得る。
【００８３】
第２の金属層１００８は、第２のスタックビア構造１２０４の一部、ならびに第１のデバイス１２０６への伝導性トレースを形成する。金属層１００８および１０１３は、第２のスタックビア構造１２０４の中心部分において互いに電気接触し得る。
【００８４】
図１２に示すように、第１の金属層１００４および／または第２の金属層１００８は、第１のデバイス１２０６の一部を形成し得る。たとえば、第１の金属層１００４および／または第２の金属層１００８は、薄膜トランジスタデバイスのゲート電極、蓄積キャパシタデバイスの電極、抵抗器デバイスの構成要素、または、ＥＭＳデバイスもしくはＥＭＳディスプレイデバイスのヒンジ構造、ミラースタック、複合膜、カンチレバー、もしくは梁の一部を形成し得る。幾つかの実施態様では、第１の誘電体層１００６および／または第２の誘電体層１０１０もまた、第１のデバイス１２０６中に含まれ得る。たとえば、第１の誘電体層１１０６および／または第２の誘電体層１１１０は、薄膜トランジスタデバイスのゲート誘電体、蓄積キャパシタデバイスの誘電体層、ＥＭＳディスプレイデバイスの可動層のためのポスト構造、または、ＥＭＳデバイスのカンチレバー、梁、もしくは複合膜を形成し得る。
【００８５】
幾つかの実施態様では、第１の金属層１００４および第２の金属層１００８は、第１のデバイス１２０６の一部を形成することなしに、第１のデバイス１２０６への伝導性トレースを含み得る。
【００８６】
さらに、図１２に示すように、スタックビア構造１２０２および１２０４は、（たとえば、第２のスタックビア構造１２０４を使用して）装置１１００の上部から、または（たとえば、第１のビア構造１２０２に結合されたトレースを用いて）装置１１００の側部からの、デバイス１２０６への接続を可能にする。
【００８７】
本明細書で説明したように、スタックビア構造を形成することは、堆積プロセスとパターニングプロセスとを含み得る。スタックビア構造を構成する層はまた、半導体デバイスなどのデバイス、蓄積／感知キャパシタおよび抵抗器などの受動デバイス、またはＥＭＳデバイス中にも含まれ得る。そのようなデバイスのための層は、スタックビア構造のための層の堆積およびパターニングと同時に堆積およびパターニングされ得る。たとえば、１つまたは複数のスタックビア構造と同時に作製されているデバイスは、ＩＭＯＤまたは薄膜トランジスタデバイスを含み得る。１つの金属層が堆積およびパターニングされ得、ＩＭＯＤピクセルの光学スタックの電極層と、伝導性トレースと、第１のスタックビア構造中の金属層とを形成し得る。光学スタックの電極層、伝導性トレース、および第１のスタックビア構造は、電気的に接続され得る。したがって、スタックビア構造は、ＩＭＯＤピクセルへの相互接続を与え得る。第２の金属層もまた堆積およびパターニングされ得、ＩＭＯＤピクセルの反射層と、伝導性トレースと、第２のスタックビア構造中の金属層とを形成し得る。反射層、伝導性トレース、および第２のスタックビア構造は、電気的に接続され得る。したがって、第２のスタックビア構造は、ＩＭＯＤピクセルへの別の相互接続を与え得る。
【００８８】
代替的に、基板の表面上のデバイスのための作製プロセスにおいて、スタックビア構造が作製され得る。ビアが作製された後、デバイスを作製するためにさらなるプロセス動作が使用されるとき、ビアがマスクオフされてもよく、さらなる材料の層がスタックビア構造上に堆積されなくてもよい。
【００８９】
図１３Ａおよび図１３Ｂは、複数の干渉変調器を含むディスプレイデバイス４０を示すシステムブロック図の例を示している。ディスプレイデバイス４０は、たとえば、スマートフォン、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス４０の同じ構成要素またはディスプレイデバイス４０の軽微な変形も、テレビジョン、タブレット、電子リーダー、ハンドへルドデバイスおよびポータブルメディアプレーヤなど、様々なタイプのディスプレイデバイスを示す。
【００９０】
ディスプレイデバイス４０は、ハウジング４１と、ディスプレイ３０と、アンテナ４３と、スピーカー４５と、入力デバイス４８と、マイクロフォン４６とを含む。ハウジング４１は、射出成形および真空成形を含む様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから製作され得る。ハウジング４１は、異なる色の、または異なるロゴ、ピクチャ、もしくはシンボルを含んでいる、他の取外し可能な部分と交換され得る、取外し可能な部分（図示せず）を含むことができる。
【００９１】
ディスプレイ３０は、本明細書で説明する、双安定またはアナログディスプレイを含む様々なディスプレイのうちのいずれかであり得る。ディスプレイ３０はまた、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ  ＬＣＤ、またはＴＦＴ  ＬＣＤなど、フラットパネルディスプレイ、あるいはＣＲＴまたは他の管デバイスなど、非フラットパネルディスプレイを含むように構成され得る。さらに、ディスプレイ３０は、本明細書で説明する干渉変調器ディスプレイを含むことができる。
【００９２】
ディスプレイデバイス４０の構成要素は図１３Ｂに概略的に示されている。ディスプレイデバイス４０は、ハウジング４１を含み、それの中に少なくとも部分的に密閉された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス４０は、トランシーバ４７に結合されたアンテナ４３を含むネットワークインターフェース２７を含む。トランシーバ４７はプロセッサ２１に接続され、プロセッサ２１は調整ハードウェア５２に接続される。調整ハードウェア５２は、信号を調整する（たとえば、信号をフィルタ処理する）ように構成され得る。調整ハードウェア５２は、スピーカー４５およびマイクロフォン４６に接続される。プロセッサ２１は、入力デバイス４８およびドライバコントローラ２９にも接続される。ドライバコントローラ２９は、フレームバッファ２８に、およびアレイドライバ２２に結合され、アレイドライバ２２は次にディスプレイアレイ３０に結合される。幾つかの実施態様では、電源５０が、特定のディスプレイデバイス４０設計における実質的にすべての構成要素に電力を与えることができる。
【００９３】
ネットワークインターフェース２７は、ディスプレイデバイス４０がネットワークを介して１つまたは複数のデバイスと通信することができるように、アンテナ４３とトランシーバ４７とを含む。ネットワークインターフェース２７はまた、たとえば、プロセッサ２１のデータ処理要件を軽減するための、何らかの処理能力を有し得る。アンテナ４３は信号を送信および受信することができる。幾つかの実施態様では、アンテナ４３は、ＩＥＥＥ１６．１１（ａ）、（ｂ）、または（ｇ）を含むＩＥＥＥ１６．１１規格、あるいはＩＥＥＥ８０２．１１ａ、ｂ、ｇ、ｎおよびそれらのさらなる実施態様を含むＩＥＥＥ８０２．１１規格に従って、ＲＦ信号を送信および受信する。幾つかの他の実施態様では、アンテナ４３は、ＢＬＵＥＴＯＯＴＨ規格に従ってＲＦ信号を送信および受信する。セルラー電話の場合、アンテナ４３は、３Ｇまたは４Ｇ技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される、符号分割多元接続（ＣＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、時分割多元接続（ＴＤＭＡ）、Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））、ＧＳＭ／Ｇｅｎｅｒａｌ  Ｐａｃｋｅｔ  Ｒａｄｉｏ  Ｓｅｒｖｉｃｅ（ＧＰＲＳ）、Ｅｎｈａｎｃｅｄ  Ｄａｔａ  ＧＳＭ  Ｅｎｖｉｒｏｎｍｅｎｔ（ＥＤＧＥ）、Ｔｅｒｒｅｓｔｒｉａｌ  Ｔｒｕｎｋｅｄ  Ｒａｄｉｏ（ＴＥＴＲＡ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ（登録商標））、Ｅｖｏｌｕｔｉｏｎ  Ｄａｔａ  Ｏｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、１ｘＥＶ−ＤＯ、ＥＶ−ＤＯ  Ｒｅｖ  Ａ、ＥＶ−ＤＯ  Ｒｅｖ  Ｂ、高速パケットアクセス（ＨＳＰＡ）、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）、高速アップリンクパケットアクセス（ＨＳＵＰＡ）、発展型高速パケットアクセス（ＨＳＰＡ＋）、Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）、ＡＭＰＳ、または他の知られている信号を受信するように設計される。トランシーバ４７は、アンテナ４３から受信された信号がプロセッサ２１によって受信され、プロセッサ２１によってさらに操作され得るように、その信号を前処理することができる。トランシーバ４７はまた、プロセッサ２１から受信された信号がアンテナ４３を介してディスプレイデバイス４０から送信され得るように、その信号を処理することができる。
【００９４】
幾つかの実施態様では、トランシーバ４７は受信機によって置き換えられ得る。さらに、幾つかの実施態様では、ネットワークインターフェース２７は、プロセッサ２１に送られるべき画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ２１は、ディスプレイデバイス４０の全体的な動作を制御することができる。プロセッサ２１は、ネットワークインターフェース２７または画像ソースから圧縮された画像データなどのデータを受信し、そのデータを生画像データに、または生画像データに容易に処理されるフォーマットに、処理する。プロセッサ２１は、処理されたデータをドライバコントローラ２９に、または記憶のためにフレームバッファ２８に送ることができる。生データは、一般に、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、飽和、およびグレースケールレベルを含むことができる。
【００９５】
プロセッサ２１は、ディスプレイデバイス４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、または論理ユニットを含むことができる。調整ハードウェア５２は、スピーカー４５に信号を送信するための、およびマイクロフォン４６から信号を受信するための、増幅器およびフィルタを含み得る。調整ハードウェア５２は、ディスプレイデバイス４０内の個別構成要素であり得、あるいはプロセッサ２１または他の構成要素内に組み込まれ得る。
【００９６】
ドライバコントローラ２９は、プロセッサ２１によって生成された生画像データをプロセッサ２１から直接、またはフレームバッファ２８から取ることができ、アレイドライバ２２への高速送信のために適宜に生画像データを再フォーマットすることができる。幾つかの実施態様では、ドライバコントローラ２９は、生画像データを、ラスタ様フォーマットを有するデータフローに再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ３０にわたって走査するのに好適な時間順序を有する。次いで、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送る。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、スタンドアロン集積回路（ＩＣ）としてシステムプロセッサ２１に関連付けられるが、そのようなコントローラは多くの方法で実施され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ２１中に埋め込まれるか、ソフトウェアとしてプロセッサ２１中に埋め込まれるか、またはハードウェアにおいてアレイドライバ２２と完全に一体化され得る。
【００９７】
アレイドライバ２２は、ドライバコントローラ２９からフォーマットされた情報を受信することができ、ビデオデータを波形の並列セットに再フォーマットすることができ、波形の並列セットは、ディスプレイのピクセルのｘ−ｙ行列から来る、数百の、および時には数千の（またはより多くの）リード線に毎秒何回も適用される。
【００９８】
幾つかの実施態様では、ドライバコントローラ２９、アレイドライバ２２、およびディスプレイアレイ３０は、本明細書で説明するディスプレイのタイプのうちのいずれにも適している。たとえば、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（ＩＭＯＤコントローラなど）であり得る。さらに、アレイドライバ２２は、従来のドライバまたは双安定ディスプレイドライバ（ＩＭＯＤディスプレイドライバなど）であり得る。さらに、ディスプレイアレイ３０は、従来のディスプレイアレイまたは双安定ディスプレイアレイ（ＩＭＯＤのアレイを含むディスプレイなど）とすることができる。幾つかの実施態様では、ドライバコントローラ２９はアレイドライバ２２と一体化することができる。そのような実施態様は、高集積システム、たとえば、携帯電話、ポータブル電子デバイス、腕時計または小面積ディスプレイにおいて、有用であることがある。
【００９９】
幾つかの実施態様では、入力デバイス４８は、たとえば、ユーザがディスプレイデバイス４０の動作を制御できるように構成することができる。入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ３０と一体化されたタッチセンシティブスクリーン、あるいは感圧膜または感熱膜を含むことができる。マイクロフォン４６は、ディスプレイデバイス４０のための入力デバイスとして構成することができる。幾つかの実施態様では、ディスプレイデバイス４０の動作を制御するために、マイクロフォン４６を通してのボイスコマンドを用いることができる。
【０１００】
電源５０は種々のエネルギー蓄積デバイスを含むことができる。たとえば、電源５０は、ニッケルカドミウムバッテリまたはリチウムイオンバッテリなどの充電式バッテリとすることができる。充電式バッテリを使用する実施態様では、充電式バッテリは、たとえば、壁コンセントあるいは光起電性デバイスまたはアレイから来る電力を使用して充電可能な場合がある。代替的には、充電式バッテリはワイヤレス充電可能とすることができる。電源５０はまた、再生可能エネルギー源、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池とすることもできる。電源５０はまた、壁コンセントから電力を受け取るように構成することもできる。
【０１０１】
幾つかの実施態様では、制御プログラマビリティがドライバコントローラ２９中に存在し、これは電子ディスプレイシステム中の幾つかの場所に配置され得る。幾つかの他の実施態様では、制御プログラマビリティがアレイドライバ２２中に存在する。上記で説明した最適化は、任意の数のハードウェアおよび／またはソフトウェア構成要素において、ならびに様々な構成において実施され得る。
【０１０２】
本明細書で開示する実施態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実施され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的な構成要素、ブロック、モジュール、回路およびステップにおいて示された。そのような機能がハードウェアで実施されるか、ソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。
【０１０３】
本明細書で開示する態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実施するために使用される、ハードウェアおよびデータ処理装置は、汎用シングルチップまたはマルチチッププロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実施または実行され得る。汎用プロセッサは、マイクロプロセッサ、あるいは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサは、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実施することもできる。幾つかの実施態様では、特定のステップおよび方法が、所与の機能に固有である回路によって実行され得る。
【０１０４】
１つまたは複数の態様では、説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実施され得る。また、本明細書で説明した主題の実施態様は、１つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の１つまたは複数のモジュールとして、実施され得る。
【０１０５】
本開示で説明した実施態様への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施態様に適用され得る。したがって、特許請求の範囲は、本明細書で示した実施態様に限定されるものではなく、本開示と、本明細書で開示する原理および新規の特徴とに一致する、最も広い範囲を与られるべきである。「例示的」という単語は、本明細書ではもっぱら「例、事例、または例示の働きをすること」を意味するために使用される。本明細書に「例示的」と記載されたいかなる実施態様も、必ずしも他の可能性または実施態様よりも好ましいまたは有利であると解釈されるべきではない。さらに、「上側」および「下側」という用語は、図の説明を簡単にするために時々使用され、適切に配向されたページ上の図の配向に対応する相対位置を示すが、実施されたＩＭＯＤの適切な配向を反映しないことがあることを、当業者は容易に諒解されよう。
【０１０６】
また、別個の実施態様に関して本明細書で説明された幾つかの特徴は、単一の実施態様において組合せで実施され得る。また、逆に、単一の実施態様に関して説明した様々な特徴は、複数の実施態様において別個に、あるいは任意の好適な部分組合せで実施され得る。その上、特徴は、幾つかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの１つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。
【０１０７】
同様に、動作は特定の順序で図面に示されているが、そのような動作は、望ましい結果を達成するために、示される特定の順序でまたは順番に実行される必要がないこと、またはすべての例示される動作が実行される必要があるとは限らないことは、当業者は容易に認識されよう。さらに、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、１つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。幾つかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実施態様における様々なシステム構成要素の分離は、すべての実施態様においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実施態様が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。
【符号の説明】
【０１０８】
１２  干渉変調器、ＩＭＯＤ、ピクセル
１３、１５  光
１４  可動反射層、層、反射層
１４ａ  反射副層、伝導性層、副層
１４ｂ  支持層、誘電支持層、副層
１４ｃ  伝導性層、副層
１６  光学スタック、層
１６ａ  吸収層、光吸収体、副層、導体／吸収体副層
１６ｂ  誘電体、副層
１８  ポスト、支持体、支持ポスト
１９  ギャップ、キャビティ
２０  透明基板、基板
２１  プロセッサ、システムプロセッサ
２２  アレイドライバ
２３  ブラックマスク構造
２４  行ドライバ回路
２５  犠牲層、犠牲材料
２６  列ドライバ回路
２７  ネットワークインターフェース
２８  フレームバッファ
２９  ドライバコントローラ
３０  ディスプレイアレイ、パネル、ディスプレイ
３２  テザー
３４  変形可能層
３５  スペーサ層
４０  ディスプレイデバイス
４１  ハウジング
４３  アンテナ
４５  スピーカー
４６  マイクロフォン
４７  トランシーバ
４８  入力デバイス
５０  電源
５２  調整ハードウェア
６０ａ  第１のライン時間、ライン時間
６０ｂ  第２のライン時間、ライン時間
６０ｃ  第３のライン時間、ライン時間
６０ｄ  第４のライン時間、ライン時間
６０ｅ  ライン時間、第５のライン時間
６２  高いセグメント電圧
６４  低いセグメント電圧
７０  開放電圧
７２  高い保持電圧
７４  高いアドレス電圧
７６  低い保持電圧
７８  低いアドレス電圧
１０００  スタックビア構造
１００２  基板
１００４  第１の金属層
１００６  第１の誘電体層
１００８  第２の金属層
１０１０  第２の誘電体層
１０１２  基板１００２の中心部分
１０１３  第３の金属層
１０１４  周辺部分
１０３８  角度
１０５２  平面部分
１０５４  傾斜部分
１１００  装置
１１０２、１１２２、１１４２  第１のスタックビア構造の中心部分
１１０４、１１１４、１１２４  伝導性トレース
１１１２、１１３２  第２のスタックビア構造の中心部分
１２０２  第１のスタックビア構造、スタックビア構造、第１のビア構造
１２０４  第２のスタックビア構造、スタックビア構造
１２０６  第１のデバイス
【図１】
2014534470.tif 000003
【図２】
2014534470.tif 000004
【図３】
2014534470.tif 000005
【図４】
2014534470.tif 000006
【図５Ａ】
2014534470.tif 000007
【図５Ｂ】
2014534470.tif 000008
【図６Ａ】
2014534470.tif 000009
【図６Ｂ】
2014534470.tif 000010
【図６Ｃ】
2014534470.tif 000011
【図６Ｄ】
2014534470.tif 000012
【図６Ｅ】
2014534470.tif 000013
【図７】
2014534470.tif 000014
【図８Ａ】
2014534470.tif 000015
【図８Ｂ】
2014534470.tif 000016
【図８Ｃ】
2014534470.tif 000017
【図８Ｄ】
2014534470.tif 000018
【図８Ｅ】
2014534470.tif 000019
【図９】
2014534470.tif 000020
【図１０Ａ】
2014534470.tif 000021
【図１０Ｂ】
2014534470.tif 000022
【図１０Ｃ】
2014534470.tif 000023
【図１０Ｄ】
2014534470.tif 000024
【図１０Ｅ】
2014534470.tif 000025
【図１１Ａ】
2014534470.tif 000026
【図１１Ｂ】
2014534470.tif 000027
【図１１Ｃ】
2014534470.tif 000028
【図１１Ｄ】
2014534470.tif 000029
【図１１Ｅ】
2014534470.tif 000030
【図１１Ｆ】
2014534470.tif 000031
【図１２】
2014534470.tif 000032
【図１３Ａ】
2014534470.tif 000033
【図１３Ｂ】
2014534470.tif 000034
【国際調査報告】
2014534470.tif 000035
2014534470.tif 000036