(57)【要約】  本発明は電子ペーパー能動基板とその製造方法及び電子ペーパーディスプレイスクリーンを開示する。前記電子ペーパー能動基板はベース基板と、ゲート電極と、第１の共通電極と、第２の共通電極と、ゲート電極絶縁層と、能動層と、ソースドレイン電極と、パッシベーション層と、樹脂パッシベーション層と、画素電極層とを備える。前記ゲート電極と前記第１の共通電極とは前記ベース基板に設けられ、かつ前記ゲート電極上に前記ゲート電極絶縁層、能動層、ソースドレイン電極と、パッシベーション層と、樹脂パッシベーション層と、画素電極層とが順次に設けられ、前記第１の共通電極にゲート電極絶縁層と、ソースドレイン電極と、パッシベーション層と、第２の共通電極と、樹脂パッシベーション層と、画素電極層とが順次に設けられ、前記第１の共通電極と前記第２の共通電極とは電気的に接続される。
2014534478.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と、ゲート電極と、第１の共通電極と、第２の共通電極と、ゲート電極絶縁層と、能動層と、ソースドレイン電極と、パッシベーション層と、樹脂パッシベーション層と、画素電極層と、を備える電子ペーパー能動基板であって、
前記ゲート電極と前記第１の共通電極が前記ベース基板上に設けられ、
前記ゲート電極に前記ゲート電極絶縁層、能動層、ソースドレイン電極、パッシベーション層、樹脂パッシベーション層及び画素電極層が順次に設けられ、
前記第１の共通電極にゲート電極絶縁層、ソースドレイン電極、パッシベーション層、第２の共通電極層、樹脂パッシベーション層、及び画素電極層が順次に設けられ、
前記第１の共通電極と前記第２の共通電極とが電気的に接続されることを特徴とする電子ペーパー能動基板。
【請求項２】
前記第１の共通電極と前記第2の共通電極とは平行に配置され、前記ゲート電極絶縁層及び前記パッシベーション層を通過する第２のビアホールを介して互いに電気的に接続されることを特徴とする請求項１に記載の電子ペーパー能動基板。
【請求項３】
前記第２の共通電極の材料は金属または酸化インジウム・錫、あるいは金属または酸化インジウム・錫の組合せであることを特徴とする請求項１または２に記載の電子ペーパー能動基板。
【請求項４】
前記第１の共通電極の面積と画素電極層における対応する画素ユニットにおける画素電極の面積との比率は、３０％よりも小さくないことを特徴とする請求項１から３のいずれか一項に記載の電子ペーパー能動基板。
【請求項５】
前記第２の共通電極の面積と画素電極層における対応する画素ユニットにおける画素電極の面積との比率は、３０％よりも小さくないことを特徴とする請求項１から４のいずれか一項に記載の電子ペーパー能動基板。
【請求項６】
前記第１の共通電極と第２の共通電極がないソースドレイン電極の上方において、前記樹脂パッシベーション層とパッシベーション層に第１のビアホールが形成され、画素電極層が前記第１のビアホールを介して前記ソースドレインン電極に電気的に接続されることを特徴とする請求項１から５のいずれか一項に記載の電子ペーパー能動基板。
【請求項７】
電子ペーパー能動基板の製造方法であって、
ベース基板上にゲート電極と第１の共通電極を形成する、ゲート電極及び第１の共通電極の形成ステップと、
前記ゲート電極、第１の共通電極及びベース基板表面にゲート電極絶縁層を形成する、ゲート電極絶縁層の形成ステップと、
前記ゲート電極絶縁層に能動層を形成する、能動層の形成ステップと、
前記能動層にソースドレイン電極を形成し、ソースドレイン電極が少なくとも部分的に第１の共通電極上のゲート電極絶縁層に設けられ、ソースドレイン電極が第１の共通電極上のゲート電極絶縁層を完全に被覆をしない、ソースドレイン電極の形成ステップと、
前記ソースドレイン電極の形成ステップから得られた構造上にパッシベーション層を形成する、パッシベーション層の形成ステップと、
前記パッシベーション層と前記ゲート電極絶縁層を通過する第２のビアホールを形成し、第２のビアホールを介して第１の共通電極の一部分を露出する、第２のビアホールの形成ステップと、
第２の共通電極を形成し、前記第２の共通電極がパッシベーション層に形成され、かつ前記第２のビアホールを介して前記第１の共通電極に接続される、第２の共通電極の形成ステップと、を備える電子ペーパー能動基板の製造方法。
【請求項８】
前記第２の共通電極の形成ステップから得られた構造表面に樹脂パッシベーション層を形成する、樹脂パッシベーション層の形成ステップと、
前記第１の共通電極と第２の共通電極がないソースドレイン電極の上に、樹脂パッシベーション層とパッシベーション層を通過してソースドレイン電極の一部分を露出させる第１のビアホールを形成する、第１のビアホールの形成ステップと、
前記第１のビアホールの形成ステップから得られた構造表面に、前記第１のビアホールを介して前記ソースドレイン電極の露出部分に接続される画素電極層を形成する、画素電極層の形成ステップと、
をさらに備えることを特徴とする請求項７に記載の電子ペーパー能動基板の製造方法。
【請求項９】
前記第１のビアホールの形成ステップは、
前記パッシベーション層の形成ステップの後、前記パッシベーション層に第１のビアホールの下部分を形成する、第１のビアホールの第１の形成ステップを備えることを特徴とする請求項８に記載の電子ペーパー能動基板の製造方法。
【請求項１０】
前記樹脂パッシベーション層の形成ステップは、前記樹脂パッシベーション層で前記第1のビアホールの下部分を充填させ、
前記第１のビアホールの形成ステップは、樹脂パッシベーション層に前記第１のビアホールの下部分を含み、ソースドレイン電極の一部分を露出する前記第１のビアホールが形成される、第１のビアホールの第２の形成ステップを備え、
前記第１のビアホールの第２の形成ステップから得られた構造表面に、前記第１のビアホールを介して前記ソースドレイン電極の露出部分に接続される画素電極層を形成する、画素電極の形成ステップを備えることを特徴とする請求項９に記載の電子ペーパー能動基板の製造方法。
【請求項１１】
請求項１から６のいずれか一項に記載の電子ペーパー能動基板を備えることを特徴とする電子ペーパーディスプレイスクリーン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子ペーパー能動基板とその製造方法及び電子ペーパーディスプレイスクリーンに関する。
【背景技術】
【０００２】
電子ペーパーは新型の重複利用されることができる電子表示装置である。その外形は薄くて柔らかいペーパー状に呈される。電気泳動型の電子ペーパーはその種類に属し、黒色の粒子と白色の粒子が含まれる荷電粒子で印加した電界で上下移動することにより画像表示を実現する。電子ペーパーでは書類情報の表示を実現するために、能動マトリックス駆動技術を使用する必要がある。例えば、薄膜トランジスター（Thin Film Transistor，TFT）技術は能動マトリックス駆動を実現する技術の一種類である。
【０００３】
電気泳動型の電子ペーパーは一般的に能動基板と電気泳動基板とのセルにより形成される。電気泳動基板上に共通電極が設けられるとともに、電気泳動粒子層が塗布される。能動基板はデータ信号を入力することで表示画像に対してリアルタイム制御を行い、マトリックス形式に配列される複数の画素ユニットにより構成される。
【０００４】
電気泳動型の電子ペーパーは対比度、輝度視覚などの性能がよく、電気消費量が低く、重量が軽くて薄型化しやすく、多種類の形状に製造できるなどの利点がある。これに対して、比較的高い電圧が必要であり、高電圧、漏洩電流が多いなどの欠点がある。従って、電荷の安定性を維持するために、比較的大きな蓄積容量が必要とされる。
【０００５】
商用された能動電子ペーパーディスプレイスクリーンでは、大きな蓄積容量を実現するために、蓄積容量はほぼ全体の画素ユニットを占める必要がある。電子ペーパーの膜が厚いと、画素電極層と電気泳動基板の共通電極層とが形成する容量が小さくなるため、ソースドレイン電極と能動基板における共通電極とで容量を形成する必要がある。つまり、ソースドレイン電極と能動基板における共通電極層とが形成した容量は各画素の主な容量であり、画素電極層と電気泳動基板における共通電極層とが形成した容量は見落とすことができる。
【０００６】
現有の電子ペーパーでは一般的に、パッシベーション層外に一層の樹脂パッシベーション層があり、寄生容量を減少することで、画素電極層をより大きな面積に広げることができる。現有の電子ペーパー画素（サブピクセル）構造における能動基板の断面構造図は図1に示される。図1から見られるように、比較的大きな蓄積容量を実現するために、スイッチ素子に用いられる薄膜トランジスターのソースドレイン電極5が画素領域内に大面積に広げられる。容量公式C=εS/d（εはコンデンサーの極板間の媒質の誘電定数であり、Sは平行極板と対向する面積であり、dは平行極板間の距離である）からわかるように、εが大きければ大きいほど、容量は大きくなる。面積が大きければ大きいほど、容量は大きくなる。距離が近ければ近いほど、容量は大きくなる。能動基板において、ソースドレイン電極5と共通電極3とが容量の両極板に相当し、ゲート電極絶縁層4は絶縁層である。容量公式において、εが容量両極板の間に充填される絶縁材料に関わるため、絶縁材料が選択された後、εは基本的に定値である。したがって、能動基板の各画素の大きな容量を実現するために、一つの方法はソースドレイン電極が共通電極との対応する面積を増大することであるが、画素面積は限りがあるため、該方法の効果は一定の限度がある。もう一つの方法は、ゲート電極絶縁層の厚さを減少することである。しかし、ゲート電極絶縁層が薄すぎると、ゲート電極のエッジとソースドレイン電極のショートまたはブレーキッジが生じる恐れがあり、かつTFT（薄膜電界効果トランジスター）の性能に影響を及ぼす。
【０００７】
従って、TFT部材の性能に影響を及ぼさないとともに蓄積容量を高めることは、目前に解決しようとする技術課題である。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする技術課題の一つは、従来技術に存在する前記欠陥に対して、TFT部材の性能に影響を及ぼさないとともに蓄積容量を高める電子ペーパー能動基板と該電子ペーパー能動基板を採用する電子ペーパーディスプレイクリーン、および該電子ペーパー能動基板の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明は電子ペーパー能動基板を提供する。電子ペーパー能動基板は、ベース基板、ゲート電極、第1の共通電極、第2の共通電極、ゲート電極絶縁層、能動層、ソースドレイン電極、パッシベーション層、樹脂パッシベーション層、および画素電極層、を備え、前記ゲート電極と前記第1共通電極とが前記ベース基板上に設けられ、かつ前記ゲート電極上に前記ゲート電極絶縁層、能動層、ソースドレイン電極、パッシベーション層、樹脂パッシベーション層及び画素電極が順次に設けられ、前記第1の共通電極上にゲート電極絶縁層、ソースドレイン電極、パッシベーション層、第2の共通電極、樹脂パッシベーション層、および画素電極層が順次に設けられ、前記第1の共通電極が前記第2の共通電極に電気的に接続される。
【００１０】
例示において、前記電子ペーパー能動基板において、前記第１の共通電極と前記第２の共通電極とは平行に配置され、前記ゲート電極絶縁層及び前記パッシベーション層を通過する第２のビアホールにより互いに電気的に接続される。
【００１１】
例示において、前記電子ペーパー能動基板において、前記第２の共通電極の材料は金属または酸化シンジウム錫であるか、あるいは、金属または酸化シンジウム錫の組合せである。
【００１２】
例示において、前記第２の共通電極には金属が含まれる。
【００１３】
例示において、前記電子ペーパー能動基板において、前記第１の共通電極の面積と、画素電極層の対応する画素ユニットにおける画素電極の面積との比率は、３０％よりも小さくない。
【００１４】
例示において、前記第２の共通電極の面積と、画素電極層の対応する画素ユニットにおける画素電極の面積との比率は、３０％よりも小さくない。
【００１５】
例示において、前記電子ペーパー能動基板において、第１の共通電極と第２の共通電極がないソースドレイン電極の上の前記樹脂パッシベーション層とパッシベーション層とに第１のビアホールが形成されることにより、画素電極は前記第１のビアホールを介して前記ソースドレイン電極に接続される。
【００１６】
本発明の実施例に記載の電子ペーパー能動基板において、パッシベーション層と樹脂パッシベーション層との間に一層の第２の共通電極を追加して、第２の共通電極が第２のビアホールを介して第１の共通電極に接続することにより、もともとソースドレイン電極と単独の共通電極とにより形成されていた容量をソースドレイン電極と第1と第2の共通電極により形成される容量に変更させ、蓄積容量を大きく増加させ（ほぼ一倍に増大）、電子ペーパーの蓄積容量の極限を増大させる。
【００１７】
本発明の他の実施例は電子ペーパー能動基板の製造方法を提供する。当該方法は、ベース基板上にゲート電極と第1の共通電極を形成するゲート電極と第1の共通電極の形成ステップと、ゲート電極、第1の共通電極及びベース基板表面にゲート電極絶縁層を形成するゲート電極絶縁層の形成ステップと、ゲート電極絶縁層に能動層を形成する能動層の形成ステップと、能動層にソースドレイン電極を形成するソースドレイン電極の形成ステップと、を備え、ソースドレイン電極は少なくとも一部分が第1の共通電極上のゲート電極絶縁層に設けられ、かつソースドレイン電極が第1の共通電極を完全に被覆せず、ソースドレイン電極の形成ステップから得られた構造上にパッシベーション層を形成するパッシベーション層の形成ステップと、第2ビアホールを形成し、前記パッシベーション層と前記ゲート電極絶縁層を通過する第2ビアホールを介して第1の共通電極の一部分を露出する第2ビアホールの形成ステップと、第2の共通電極を形成し、前記第2の共通電極がパッシベーション層に形成され、かつ前記第2ビアホールを介して前記第1の共通電極に接続される第2の共通電極の形成ステップと、を備える。
【００１８】
例示において、前記電子ペーパー能動基板の製造方法は、第２の共通電極の形成ステップから得られた構造表面上に樹脂パッシベーション層を形成する樹脂パッシベーション層形成ステップと、第１の共通電極と第２の共通電極がないソースドレイン電極の上に第1のビアホールを形成して樹脂パッシベーション層とパッシベーション層と通過することでソースドレイン電極の一部分を露出させる第1のビアホールの形成ステップと、第１のビアホールの形成ステップの後に得られた構造表面に画素電極層を形成し、前記画素電極層が前記第1のビアホールを介して前記ソースドレイン電極の露出部分に接続される画素電極層の形成ステップと、を備える。
【００１９】
例示において、前記電子ペーパー能動基板の製造方法は、パッシベーション層の形成ステップの後、前記パッシベーション層に第1のビアホールの下部分を形成する第1のビアホールの第1形成ステップを備える。
【００２０】
例示において、前記電子ペーパー能動基板の製造方法において、樹脂パッシベーション層の形成ステップでは、前記樹脂パッシベーション層が前記第1のビアホールの下部分を充填することになる。且つ、前記第1のビアホール形成ステップは、樹脂パッシベーション層に前記第１のビアホールを形成する第1のビアホールの第2の形成ステップを備える。前記第1のビアホールは前記第１のビアホールの下部分を含んでいるため、前記第1のビアホールはソースドレイン電極の一部分を露出させる。且つ、前記画素電極層の形成ステップは、第1のビアホールの第１の形成ステップから得られた構造表面に画素電極層を形成し、前記画素電極は前記第1のビアホールを介して前記ソースドレインの露出部分に接続される。
【００２１】
本発明の電子ペーパー能動基板の製造方法を利用することで、パッシベーション層と樹脂パッシベーション層との間に一層の第２の共通電極を増加し、且つ前記第２の共通電極を第２のビアホールを介して第１の共通電極に接続できる。このように、もともとソースドレイン電極と単独の共通電極とにより形成されていた容量をソースドレイン電極と第１と第2の共通電極により形成される容量に変更して、蓄積容量を大きく増加させ（ほぼ一倍に増大）、電子ペーパーの蓄積容量の極限を大幅に拡充させる。
【００２２】
本発明の他の実施例は前記電子ペーパー能動基板を有する電子ペーパーディスプレイスクリーンを提供する。
【００２３】
本発明の実施例に記載の電子ペーパー能動基板を採用するため、電子ペーパーディスプレイスクリーンは電子ペーパー能動基板が実現する有益な技術効果を同様に実現することができる。即ち、パッシベーション層と樹脂パッシベーション層との間に一層の第２の共通電極を増加して、第２の共通電極が第２のビアホールを介して第1の共通電極に電気的に接続することにより、もともとソースドレイン電極と単独の共通電極とにより形成されていた容量をソースドレイン電極と第１と第2の共通電極により形成される容量に変更して、蓄積容量を大きく増加させ（ほぼ一倍に増大）、電子ペーパーの蓄積容量の極限を大幅に拡充させるとともに、TFT部材の性能に影響を及ぼさない。
【００２４】
本発明の技術案を明確にするために、以下では実施例の図面を簡単に説明する。明らかに、以下の図面はただ本発明の実施例に関わるのみであり、本発明に対する制限ではない。
【図面の簡単な説明】
【００２５】
【図１】従来技術の電子ペーパー能動基板の断面構造図である。
【図２】本発明の第１の実施例における電子ペーパー能動基板におけるゲート電極及び第１の共通電極を形成した後の断面概略図である。
【図３】本発明の第１の実施例における電子ペーパー能動基板におけるゲート電極絶縁層を形成した後の断面概略図である。
【図４】本発明の第１の実施例における電子ペーパー能動基板におけるソースドレイン電極を形成した後の断面概略図である。
【図５】本発明の第１の実施例における電子ペーパー能動基板におけるパッシベーション層を形成した後の断面概略図である。
【図６】本発明の第１の実施例における電子ペーパー能動基板における第２のビアホールを形成した後の断面概略図である。
【図７】本発明の第１の実施例における電子ペーパー能動基板における第２の共通電極を形成した後の断面概略図である。
【図８】本発明の第１の実施例における電子ペーパー能動基板における樹脂パッシベーション層を形成した後の断面概略図である。
【図９】本発明の第１の実施例における電子ペーパー能動基板における第１のビアホールを形成した後の断面概略図である。
【図１０】本発明の第１の実施例における電子ペーパー能動基板における画素電極層を形成した後の断面概略図である。
【図１１】図１０における可能な電子ペーパー能動基板の平面図である。
【図１２】本発明の第１の実施例における電子ペーパー能動基板の製造方法のフローチャートである。
【図１３】本発明の第２の実施例における電子ペーパー能動基板における第２のビアホール及び第１のビアホールの下部分を同時に形成した後の断面概略図である。
【発明を実施するための形態】
【００２６】
本発明に係る実施例の目的、技術案及び利点をより明確にするために、以下に、本発明の実施例を表す図面を参照しながら、本発明の実施例を明確かつ完全に説明する。勿論、ここで記載された実施例は、ただ本発明の実施例の一部のみであり、本発明のすべての実施例ではない。本発明の実施例に基づき、当業者が創造的な活動をしない前提で得られるほかの実施例は、全て本発明の技術範囲に含まれる。
【００２７】
図面に示す構造は縮尺通り制作するものではない。且つ、図面において、同じまたは類似的な素子は同じまたは類似的な記号をつけられる。
【００２８】
本発明の実施例の電子ペーパー能動基板は、ベース基板、ゲート電極、第1の共通電極、ゲート電極絶縁層、能動層、ソースドレイン電極、パッシベーション層、第２の共通電極、樹脂パッシベーション層、及び、画素電極層を備える。
【００２９】
図１１に示すように、該能動基板は複数のゲート線１２と複数のデータ線１３とを備える。アレイに配列される複数の画素ユニットを定義するように、これらのゲート線１２とデータ線１３は互いに交差される。例えば、各画素ユニットはスイッチユニットとしての薄膜トランジスターを備え、薄膜トランジスターのゲート電極は対応するゲート線に接続、または一体的に形成される。ソースドレインのうちの一つは対応するデータ線に接続、または一体的に形成され、他のソースドレイン電極が画素電極に接続される。以下は単一の画素ユニットに対して説明するが、他の画素ユニットにも同様に適用される。
【００３０】
例えば、ゲート電極と第１の共通電極が直接ベース基板上に配置される。ゲート電極絶縁層はゲート電極と第１の共通電極を被覆し、かつゲート電極と第１の共通電極に被覆されない一部分のベース基板表面を被覆する。
【００３１】
例えば、ソースドレイン電極の一部分が第１の共通電極上の一部分のゲート電極絶縁層上（即ち、第１の共通電極上におけるゲート電極絶縁層はソースドレイン電極により被覆されない）に配置され、かつソースドレイン電極の他の一部分がベース基板上の一部分のゲート電極絶縁層上に配置されてもよい。ゲート電極絶縁層とソースドレイン電極との間に能動層が設けられる（図示なし）。
【００３２】
例えば、パッシベーション層の一部分が第１の共通電極上の一部分のゲート電極絶縁層上に配置され、かつパッシベーション層の一部分はソースドレイン電極、ゲート電極の上方のゲート電極絶縁層及び近傍領域を被覆する。
【００３３】
例えば、パッシベーション層に第２の共通電極が配置される。
【００３４】
例えば、第１の共通電極と第２の共通電極は第２のビアホールにより互いに接続される。該第２のビアホールはゲート電極絶縁層とパッシベーション層を横切る。
【００３５】
例えば、樹脂パッシベーション層は第２の共通電極を被覆し、かつ樹脂パッシベーション層は一部分のゲート電極絶縁層を被覆する。
【００３６】
例えば、最上層において、画素電極層は樹脂パッシベーション層を被覆する。
【００３７】
以上から分かるように、ゲート電極上にゲート電極絶縁層、能動層、ソースドレイン層、パッシベーション層、樹脂パッシベーション層及び画素電極層が順次に配置される。第１の共通電極上にゲート電極絶縁層、ソースドレイン電極、パッシベーション層、第２の共通電極、樹脂パッシベーション層、および画素電極層が順次に配置される。
【００３８】
例えば、該電子ペーパー能動基板の表面に第１のビアホールが形成される。
【００３９】
ゲート電極、ゲート電極絶縁層、能動層、ソースドレイン電極は1つの薄膜電界効果トランジスター（Thin Film Transistor，TFT）を構成する。画素電極層は対応する画素の表示に用いられる各画素ユニットの画素電極を備える。樹脂パッシベーション層は開口率を拡大するように寄生容量を減少する。薄膜電界効果トランジスターはスイッチ素子として、画素電極に加電するか否かを制御するのに用いられる。
【００４０】
第１の共通電極と第２の共通電極とは共通電極であり、能動基板上に対応する画素ユニットにおける蓄積容量を形成するのに用いられる。以上に見られるように、パッシベーション層と樹脂パッシベーション層との間に一層の導電層（第２の共通電極）を設け、1つのビアホール（第２のビアホール）により該導電層を第１の共通電極に導通させると、コンデンサーの1つの容量板の面積は単一の共通電極から２つの共通電極に拡張する。このように、該容量板の面積はほぼ一倍に増大して、第１の共通電極と第２の共通電極とはソースドレイン電極とともにより大きい容量を形成するようになるため、画素の蓄積容量を大きく増加することができる。
【００４１】
例えば、第１の共通電極と第２の共通電極とは平行に配置され、蓄積容量をよりよく増大させる。
【００４２】
例えば、第１の共通電極と第２の共通電極の材料としては同じ材料を選択することができるし、異なる材料を選択することもできる。
【００４３】
例えば、第２の共通電極は金属であってもよい。例えば、Mo，MO/Al/Mo，Mo/Al/Nd/Moなどであってもよいし、酸化インジウム錫（ITO）であってもよいし、金属または酸化インジウム錫の組み合わせであってもよい。更に、抵抗を減少するために、第２の共通電極は例えば金属とする。
【００４４】
例えば、第１の共通電極の面積と対応する画素ユニットにおける画素電極の面積との比率は、３０％よりも小さくない。例えば、第２の共通電極の面積と対応する画素ユニットにおける画素電極の面積との比率は、３０％よりも小さくない。このように、蓄積容量を増大する技術効果を確保することができる。
【実施例１】
【００４５】
以下では図２から図１０を参照しながら、第１の実施例の電子ペーパー能動基板製造方法の具体的な実施方式を説明する。図面にただ１つの画素ユニットを示すが、他の画素ユニットも同じステップにて形成することができる。
【００４６】
図１２は本発明の第１の実施例の電子ペーパー能動基板製造方法のフローチャートである。図１２に示すように、本実施例の電子ペーパー能動基板製造方法は以下のステップを備える。
【００４７】
ゲート電極と第１の共通電極形成ステップＳ１では、例えば光エッチング工程により基板にゲート電極２と第１の共通電極３を形成する。図２は能動基板にゲート電極２と第１の共通電極３とが形成された後の断面概略図である。同図から見られるように、第１の共通電極３はほぼ画素ユニットの大部分の領域を占める。例えば、第１の共通電極３の面積と対応する画素ユニットにおける画素電極の面積との比率は、３０％よりも小さくない。ゲート電極２と第１の共通電極３は同一の導電材料、例えば金属材料または導電酸化物材料、または異なる導電材料により形成されることができる。当該ステップにて、ゲート線を同時に形成することができる。ゲート電極２は対応するゲート線に電気的に接続される。
【００４８】
ゲート電極絶縁層形成ステップＳ２では、ゲート電極２、第１の共通電極３及び基板表面にゲート電極絶縁層４（例えば、ゲート電極絶縁層の材料としては二酸化珪素を採用する）を形成する。図３は能動基板にゲート電極絶縁層４が形成された後の断面概略図である。同図から見られるように、ゲート電極絶縁層はほぼ画素ユニット上方の全体領域を被覆する。
【００４９】
能動層処理ステップＳ３では、能動層（図示なし）に対して堆積、活性化、エッチングパターン化などの処理を行う。能動層（又は能動領域と称する）の構造と処理は従来技術を採用して行われるため、ここでは省略する。
【００５０】
ソースドレイン電極形成ステップＳ４では、ゲート電極絶縁層上にソースドレイン電極５を形成する。ソースドレイン電極５は、少なくとも一部分が第1共通電極３におけるゲート電極絶縁層４上に配置され、かつ、ソースドレイン電極５は完全に第１の共通電極３上のゲート電極絶縁層４を被覆せず、後続のステップにおいてビアホールを形成するように、ただ小さい領域を残す（例えば、図６に示す第2のビアホール１１）。図５においてあけておく領域は図面の右側部分である。該ステップＳ４において、ソースドレイン電極5を自己整合マスクとして、例えばエッチング工程により能動層のチャンネルを形成する（図示なし）。これらの工程ステップは従来技術の工程を採用して行われる。図４は能動基板にソースドレイン電極５が形成された後の断面概略図である。該ステップにおいて、複数のデータ線を同時に形成することができる。同一の薄膜トランジスターのソースドレイン電極５のうちの一つは対応するデータ線に電気的に接続され、他のソースドレイン電極５はその後に形成される対応する画素電極に接続される。
【００５１】
パッシベーション層形成ステップＳ５では、プラズマ増強化学気相堆積（PECVD）を利用してSiO2あるいはSiNx又は他の適合可能な材料で得られた構造上にパッシベーション層６を堆積する。例えば、ソースドレイン電極５、第１の共通電極３におけるゲート電極絶縁層４、ゲート電極２におけるゲート電極絶縁層４、およびその近傍領域にパッシベーション層６が形成される。図５は能動基板にパッシベーション層６が形成された後の断面概略図である。
【００５２】
第２のビアホール形成ステップＳ６では、例えば光エッチング工程により一つの第２のビアホール１１が形成され、それはパッシベーション層６とゲート電極絶縁層４を同時に通過する。このように、第２のビアホール１１により第１の共通電極３の一部分を露出することができる。図６は能動基板に第２のビアホール１１が形成された後の断面概略図である。
【００５３】
第２の共通電極形成ステップＳ７では、第２の共通電極９を形成する。該第2の共通電極９は前のステップにて形成された第２のビアホール１１により第１の共通電極３に接続される。図７は能動基板に第２の共通電極９が形成された後の断面概略図である。図７に示す水平方向に、第２の共通電極９のソースドレイン電極５との大きな重複被覆部分がある。第２の共通電極９の面積とその後に形成される対応する画素ユニットにおける画素電極の面積との比率は、３０％よりも小さくないため、大きな蓄積容量を形成するようになる。かつ、該第２の共通電極９は、後続ステップにて形成される樹脂パッシベーション層７とソースドレイン電極５との間に接続される第１のビアホール（図９と図１０に示される）を被覆しない。第２の共通電極９はMo、Al、Cu、Al、Ndなどの金属、およびその合金であってもよいし、酸化インジウム錫などの材料であってもよい。
【００５４】
樹脂パッシベーション層形成ステップＳ８では、ステップＳ７から得られた構造表面上に樹脂パッシベーション層７を形成する。該樹脂パッシベーション層７の材料を選択する際の要求は、低誘電定数、即ち、ε<5である。例えば、ＪＳＲ株式会社のPC403、PC405G、PC411B、PC415G、PC542であり、東進株式会社のDA-2009などである。図８は能動基板に樹脂パッシベーション層７が形成された後の断面概略図である。
【００５５】
第１のビアホール形成ステップＳ９では、一つの第１のビアホール１０を形成することで樹脂パッシベーション層７とパッシベーション層６を通過させ、ソースドレイン電極５の一部分を露出させることにより、ソースドレイン電極５の露出部分を後続に形成される画素電極層８における画素電極に接触して接続させる。該ステップＳ９において、樹脂パッシベーション層７をエッチングするだけではなく、パッシベーション層６をエッチングする必要もあるため（例えばSiO2又はSiNx）、乾式エッチングで一回に前記２種類の材料をエッチングすることができる。または、他の例示において、２つのステップに分けられる。先ずは湿式エッチングで樹脂パッシベーション層７に第１のビアホール１０の上部分を形成し、そして、乾式エッチングでSiO2又はSiNxのパッシベーション層に対応する第１のビアホール１０の下部分を形成する。図９は能動基板に第１のビアホール１０が形成された後の断面概略図である。異なる樹脂パッシベーション層７のパターン化方法は異なるため、具体的な樹脂パッシベーション層７によりエッチング工程（例えば、乾式エッチング又は湿式エッチング）を選択することができる。これは公知常識で選択することができるため、ここでは省略する。
【００５６】
画素電極層形成ステップＳ１０では、電子ペーパー能動基板の表面に画素電極層８を形成する。該画素電極層８は各画素ユニットの画素電極を備え、該画素電極は第１のビアホール１０によりソースドレイン電極５の露出部分に接続される。図１０は能動基板に画素電極層が形成された後の断面概略図である。
【００５７】
本実施例の前記電子ペーパー能動基板製造方法によって、図１０と図１１に示す電子ペーパー能動基板構造を得る。図１１は図１０に示す電子ペーパー能動基板の一つの可能な平面図である。図１１は６つの画素ユニット構造の能動基板を備える概略図である。しかし、本実施例における画素ユニットはそれに限らない。図１０は図１１に示すA-Aに沿って切り取った電子ペーパー能動基板の断面概略図である。図１０と図１１はいずれも電子ペーパー能動基板における第２のビアホール１１の位置を明確に示す。
【００５８】
前記は図１〜１２を参照しながら、本実施例の電子ペーパー能動基板及びその製造方法について各ステップで説明したが、本発明は前記ステップ以外の他のステップを排除しない。そのため、本発明の範囲を脱離しない場合に、説明したステップに他のステップを加えて他の構造を形成する、または他の目的を実現することができる。
【実施例２】
【００５９】
本実施例が第１の実施例と異なるところは、第1の実施例に記載の電子ペーパー能動基板製造方法では、第１のビアホール形成ステップＳ９において、樹脂パッシベーション層７とパッシベーション層６とをエッチングして第１のビアホール１０を形成する必要があることである。これに対して、本実施例では、第１のビアホール１０形成ステップＳ９の工程を省略する。即ち、パッシベーション層６形成ステップＳ５または第２のビアホール１１形成ステップＳ６の後に、パッシベーション層６に第１のビアホール１０を形成する第１の形成ステップ（例えば、エッチングで）を加えることで、第２のビアホール１１及び第１のビアホール１０の下部分の構造を便利に得られる。
【００６０】
第２のビアホール形成ステップと第１のビアホール第１の形成ステップとは、同一のエッチングステップで完成されることができる。即ち、一つのマスクを用いて一回で両者の形成を完成する。図１３に示すように、形成工程を省略する。
【００６１】
そして、樹脂パッシベーション層形成ステップＳ８では、該第１のビアホール下部分を充填する。その後、第１のビアホール形成ステップＳ９において樹脂パッシベーション層の材料を一回エッチングすることのみで図９に示す構造を形成することができる。
【００６２】
本実施例の電子ペーパー能動基板製造方法における他のステップは第1の実施例と同じであるため、省略する。
【００６３】
本発明の実施例に記載の電子ペーパー能動基板は第２の共通電極構造を備えるため、単一の共通電極から2つの共通電極に拡張することで、容量板の面積をほぼ一倍に増大させ、画素の蓄積容量をほぼ一倍に増大させるとともに、形成された薄膜トランジスター（TFT）の部材性能に影響を及ぼさない。
【００６４】
また、本発明の実施例は電子ペーパーディスプレイスクリーンを提供する。当該電子ペーパーディスプレイスクリーンは、第１の実施例または第２の実施例に記載の電子ペーパー能動基板と電気泳動型基板とを備える。例えば、電気泳動型基板に共通電極が設けられるとともに、電気泳動型粒子層が塗布される。能動基板はデータ信号を入力することで画像をリアルタイムに制御し、マトリックス状に配列される複数の画素ユニットを備える。本発明の実施例の電子ペーパー能動基板は比較的大きな蓄積容量を有するため、電子ペーパーディスプレイスクリーンの耐圧が高く、漏洩電流が大きい能力を有効的に高められる。
【００６５】
本発明の技術案から脱離しない内容、本発明の技術案による前記実施例に対するいずれの簡単な補正、均等変更及び修飾は、いずれも本発明の保護範囲内に入る。
【符号の説明】
【００６６】
１−ベース基板
２−ゲート電極
３−第１の共通電極
４−ゲート電極絶縁層
５−ソースドレイン電極
６−パッシベーション層
７−樹脂パッシベーション層
８−画素電極層
９−第２の共通電極
１０−第１のビアホール
１１−第２のビアホール
【図１】
2014534478.tif 000003
【図２】
2014534478.tif 000004
【図３】
2014534478.tif 000005
【図４】
2014534478.tif 000006
【図５】
2014534478.tif 000007
【図６】
2014534478.tif 000008
【図７】
2014534478.tif 000009
【図８】
2014534478.tif 000010
【図９】
2014534478.tif 000011
【図１０】
2014534478.tif 000012
【図１１】
2014534478.tif 000013
【図１２】
2014534478.tif 000014
【図１３】
2014534478.tif 000015
【国際調査報告】
2014534478.tif 000016
2014534478.tif 000017
2014534478.tif 000018
2014534478.tif 000019
2014534478.tif 000020
2014534478.tif 000021