(57)【要約】フラッシュメモリ制御器及び、データ転送とエラー訂正検出処理が分かれる方式で並列処理を実現すると共に、目的フラッシュメモリに送られたデータの正確性を遅れるように確認できるフラッシュメモリ間のデータ転送方法を提供する。さらに、エラー検出ユニットがエラーの発生したデータに対してエラー訂正処理を行うと共に、エラー訂正処理後の正確なデータを更新してフラッシュメモリにおけるエラーのデータを覆う。上記の技術案は、フラッシュメモリ制御器とフラッシュメモリの間のバンド幅を充分に利用でき、データの転送利用率を向上でき、さらに、エラー訂正処理でもデータ転送の過程に隠れるようにできると共に、フラッシュメモリアレイの間におけるフラッシュメモリ制御器のデータ転送性能をさらに向上でき、フラッシュメモリ素子を記憶媒介とする各種類の記憶設備の制御器に適用できる。【選択図】図６
2014535104.tif 000002
【特許請求の範囲】
【請求項１】
転送制御モジュールを備えるフラッシュメモリ制御器であって、
前記転送制御モジュールは、制御ユニットと、エラー検出ユニットと、インタフェースユニットとを備えるものであり、
前記制御ユニットは、それぞれ、前記エラー検出ユニットと前記インタフェースユニットに接続し、フラッシュメモリ間に転送データに対する読み書き制御指令を生成するためのものであり、
前記読み書き制御指令は、データ直接転送制御指令とデータエラー検出制御指令を備え、
前記インタフェースユニットは、さらに、フラッシュメモリアレイに接続し、データ転送のインタフェースを提供し、前記フラッシュメモリ制御器と前記フラッシュメモリアレイの間のデータ転送を完了するためものであり、
前記エラー検出ユニットは、フラッシュメモリ間に転送されるデータを受けると共に、該データにエラーが発生したかどうかを検出するためものである、ことを特徴とするフラッシュメモリ制御器。
【請求項２】
前記データ直接転送制御指令は、フラッシュメモリアレイの源フラッシュメモリから目的フラッシュメモリへのフラッシュメモリ間のデータの転送を制御するためものであり、
前記データエラー検出制御指令は、フラッシュメモリ間のデータがフラッシュメモリアレイの源フラッシュメモリから前記インタフェースユニットを介して前記エラー検出ユニットへ転送されるのを制御するためものである、請求項１に記載のフラッシュメモリ制御器。
【請求項３】
前記インタフェースユニットは、データバスを介して前記フラッシュメモリアレイに接続する、請求項１に記載のフラッシュメモリ制御器。
【請求項４】
前記エラー検出ユニットは、さらに、エラーの発生を検出したデータにエラー訂正処理を行うためものであり、
前記制御ユニットで生成した読み書き制御指令は、さらに、エラー訂正データ制御指令を含む、請求項１乃至３のうち何れか一項に記載のフラッシュメモリ制御器。
【請求項５】
前記エラー訂正データ制御指令は、前記エラー検出ユニットを制御することで、エラー訂正処理後のデータを、前記インタフェースユニットを介してフラッシュメモリアレイの目的フラッシュメモリに転送する、請求項４に記載のフラッシュメモリ制御器。
【請求項６】
フラッシュメモリアレイの源フラッシュメモリからデータを読み取り、それぞれ、フラッシュメモリアレイの目的フラッシュメモリに直接、転送する一方のルートとインタフェースユニットを介してエラー検出ユニットに転送する他方のルートの両ルートで転送するステップと、
エラー検出ユニットが受けたデータに対してエラー検出を行うステップと、
目的フラッシュメモリが受けたデータを外フラッシュメモリのバッファメモリに記憶するステップと、
前記エラー検出ユニットでデータにエラーがないと検出した場合、前記バッファメモリにおけるデータを目的バッファメモリの記憶ユニットに書き込むステップとを備える、ことを特徴とするフラッシュメモリ間のデータ転送方法。
【請求項７】
データバスを介して前記両ルートのデータを転送する、請求項６に記載のフラッシュメモリ間のデータ転送方法。
【請求項８】
前記両ルートのデータを並列に転送する、請求項６に記載のフラッシュメモリ間のデータ転送方法。
【請求項９】
前記両ルートのデータ転送が完了した後、前記エラー検出ユニットが、受けたデータに対するエラー検出を開始する、請求項６に記載のフラッシュメモリ間のデータ転送方法。
【請求項１０】
前記エラー検出ユニットでデータにエラーがあると検出した場合、データに対してエラー訂正処理を行ってから目的フラッシュメモリの記憶ユニットに書き込む、請求項６乃至９のうち何れか一項に記載のフラッシュメモリ間のデータ転送方法。
【請求項１１】
前記エラー訂正処理は、前記エラー検出ユニットがデータに対してエラー訂正処理を行うと共に、エラー訂正されたデータを、インタフェースユニットを介して目的フラッシュメモリの記憶ユニットに書き込むものである、請求項１０に記載のフラッシュメモリ間のデータ転送方法。
【請求項１２】
エラー訂正されたデータを目的フラッシュメモリの記憶ユニットに書き込むのは、エラー訂正されたデータを前記インタフェースを介して目的フラッシュメモリのバッファメモリユニットに書き込んでデータの更新を行い、その後、さらに前記バッファメモリにおけるデータを目的フラッシュメモリの記憶ユニットに書き込むステップを備える、請求項１０に記載のフラッシュメモリ間のデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ記憶技術に関し、具体的に、フラッシュメモリ素子を記憶媒介とする記憶設備を制御するためのフラッシュメモリ制御器、及びフラッシュメモリ間のデータ転送方法に関る。
【背景技術】
【０００２】
従来の個体ディスク又は携帯端末において、複数のフラッシュメモリチップがアレイの方式で組合せられ、フラッシュメモリ制御器とデータの交換を行い、データ転送の効率を向上する。フラッシュメモリアレイの組合せ方式は、図１に示されている。フラッシュメモリは、複数のルートに分けられ、各ルートとフラッシュメモリ制御器の間が独立のバスで接続される。このようなアレイ構造は、単独のルートとフラッシュメモリ制御器の間におけるデータの転送を保証できる同時に、他のルートとフラッシュメモリ制御器の間のデータ通信を影響しない。
【０００３】
多ルートのフラッシュメモリアレイは、フラッシュメモリ素子とフラッシュメモリ制御器の間のデータ入力率を向上できるが、フラッシュメモリ素子において、プログラミング障害、読み障害、浮遊ゲート結合効果等の複数の寄生物理効果の障害が存在する。フラッシュメモリ素子のプログラミング回数の増加及び素子部立特性の減衰により、このような寄生効果の影響が著しく増加することとなり、フラッシュメモリにおいてエラーが増加することとなる。このため、フラッシュメモリチップは、保存及びデータ転送の過程においてデータのエラーを防止できず、このようなエラーで多ルートのフラッシュメモリアレイの転送性能が低減することとなる。フラッシュメモリ制御器は、異なるフラッシュメモリ素子においてデータの転送を行う必要があり、その時に、データエラーの累積でフラッシュメモリ制御器がデータを回復できなくなる。このため、フラッシュメモリ制御器がデータを受けた後、データに対してエラー訂正操作を行う必要がある。データにアラーがあると、データをエラー訂正処理の後に改めてフラッシュメモリ制御器にて記憶しなければならない。この過程において、フラッシュメモリ制御器が、各々のデータをバッファリングするだけではなく、他のバンド幅の資源を占めてデータを改めて転送する必要がある。フラッシュメモリアレイのデータ転送過程において、データのエラーによる相関操作がシステムの資源消耗を増加すると共に、フラッシュメモリアレイの全体と制御器の間のデータ転送効率を低減する。このため、フラッシュメモリアレイにおけるエラー訂正処理の消耗の減少は、既にフラッシュメモリ素子が高速データの転送応用において解決しなければならない中心問題の一つとなっている。従来の特許を検索することで、該課題を解決できる特許書類が発見されていない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、その解決しようとする主な課題が、直接なデータ交換の過程において隠れているデータのエラーに対する検出処理操作を実現でき、さらに、エラーを検出した後、フラッシュメモリ制御器にて行われるエラー訂正処理でエラー訂正処理によるシステム資源の消耗を低減できる、フラッシュメモリ制御器及びフラッシュメモリ間のデータ転送方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本発明は、転送制御モジュールを備えるフラッシュメモリ制御器であって、前記転送制御モジュールは、制御ユニットと、エラー検出ユニットと、インタフェースユニットとを備えるものであり、前記制御ユニットは、それぞれ、前記エラー検出ユニットと前記インタフェースユニットに接続し、フラッシュメモリ間に転送データに対する読み書き制御指令を生成するためのものであり、前記読み書き制御指令は、データ直接転送制御指令とデータエラー検出制御指令を備え、前記インタフェースユニットは、さらに、フラッシュメモリアレイに接続し、データ転送のインタフェースを提供し、前記フラッシュメモリ制御器と前記フラッシュメモリアレイの間のデータ転送を完了するためものであり、前記エラー検出ユニットは、フラッシュメモリ間に転送されるデータを受けると共に、該データにエラーが発生したかどうかを検出するためものである、ことを特徴とするフラッシュメモリ制御器を提供する。
【０００６】
前記データ直接転送制御指令は、フラッシュメモリアレイの源フラッシュメモリから目的フラッシュメモリへのフラッシュメモリ間のデータの転送を制御するためものであり、前記データエラー検出制御指令は、フラッシュメモリ間のデータがフラッシュメモリアレイの源フラッシュメモリから前記インタフェースユニットを介して前記エラー検出ユニットへ転送されるのを制御するためものであることが好ましい。
【０００７】
前記インタフェースユニットは、データバスを介して前記フラッシュメモリアレイに接続することが好ましい。
【０００８】
前記エラー検出ユニットは、さらに、エラーの発生を検出したデータにエラー訂正処理を行うためものであり、前記制御ユニットで生成した読み書き制御指令は、さらに、エラー訂正データ制御指令を含むことが好ましい。
【０００９】
前記エラー訂正データ制御指令は、前記エラー検出ユニットを制御することで、エラー訂正処理後のデータを前記インタフェースユニットを介してフラッシュメモリアレイの目的フラッシュメモリに転送することが好ましい。
【００１０】
本発明は、さらに、フラッシュメモリアレイの源フラッシュメモリからデータを読み取り、それぞれ、フラッシュメモリアレイの目的フラッシュメモリに直接、転送する一方のルートとインタフェースユニットを介してエラー検出ユニットに転送する他方のルートの両ルートで転送するステップと、エラー検出ユニットが受けたデータに対してエラー検出を行うステップと、目的フラッシュメモリが受けたデータを外フラッシュメモリのバッファメモリに記憶するステップと、前記エラー検出ユニットでデータにエラーがないと検出した場合、前記バッファメモリにおけるデータを目的バッファメモリの記憶ユニットに書き込むステップとを備える、ことを特徴とするフラッシュメモリ間のデータ転送方法を提供する。
【００１１】
データバスを介して前記両ルートのデータを転送することが好ましい。
【００１２】
前記両ルートのデータを並列に転送することが好ましい。
【００１３】
前記両ルートのデータ転送が完了した後、前記エラー検出ユニットが、受けたデータに対するエラー検出を開始することが好ましい。
【００１４】
前記エラー検出ユニットでデータにエラーがあると検出した場合、データに対してエラー訂正処理を行ってから目的フラッシュメモリの記憶ユニットに書き込むことが好ましい。
【００１５】
前記エラー訂正処理は、前記エラー検出ユニットがデータに対してエラー訂正処理を行うと共に、エラー訂正されたデータをインタフェースユニットを介して目的フラッシュメモリの記憶ユニットに書き込むものであることが好ましい。
【００１６】
エラー訂正されたデータを目的フラッシュメモリの記憶ユニットに書き込むのは、エラー訂正されたデータを前記インタフェースを介して目的フラッシュメモリのバッファメモリユニットに書き込んでデータの更新を行い、その後、さらに前記バッファメモリにおけるデータを目的フラッシュメモリの記憶ユニットに書き込むステップを備えることが好ましい。
【発明の効果】
【００１７】
データ直接転送とエラー訂正検出処理が分かれる並列処理の規則を採用することにより、データがフラッシュメモリアレイの源フラッシュメモリから目的フラッシュメモリへ直接、転送される過程において、エラー検出ユニットで速やかに検出できると共に、データの正確性を遅れるように確認できる。本発明によれば、フラッシュメモリ制御器とフラッシュメモリの間のバンド幅を充分に利用でき、データの転送利用率を向上できる。
【００１８】
さらに、エラー検出ユニットにおいて、エラーの発生したデータに対してエラー訂正処理を直接行い、エラー訂正処理後のデータをインタフェースユニットを介してフラッシュメモリアレイの目的フラッシュメモリに転送してエラーのデータを覆う。このような処理規則によれば、エラー訂正処理でもデータ転送の過程に隠れるようにでき、フラッシュメモリアレイの間におけるフラッシュメモリ制御器のデータ転送性能をさらに向上できる。
【図面の簡単な説明】
【００１９】
【図１】従来のフラッシュメモリの構造の概略図である。
【図２】本発明に係るフラッシュメモリ制御器の実施例一によるデータ転送の流れ図である。
【図３】本発明に係るフラッシュメモリ制御器の実施例一によるデータ転送のシーケンス図である。
【図４】本発明に係るフラッシュメモリ制御器の実施例二によるエラー訂正データの流れ図である。
【図５】本発明に係るフラッシュメモリ制御器の実施例二によるエラー訂正データのシーケンス図である。
【図６】本発明に係るフラッシュメモリ間のデータ転送方法のフローチャートである。
【発明を実施するための形態】
【００２０】
以下、本発明については、図面及び具体的な実施形態を合わせてさらに説明する。
【００２１】
本発明の主な開発思想は、従来のフラッシュメモリ制御器を改造するものである。フラッシュメモリ制御器においては、その転送制御モジュールの主な機能が、フラッシュメモリ制御器とフラッシュメモリアレイの間のデータの通信を完了することである。このため、本発明は、転送制御モジュールに制御ユニット、エラー検出ユニット及びインタフェースユニットを設けているものである。このうち、制御モジュールは、それぞれ、エラー検出ユニット及びインタフェースユニットに接続し、データ転送過程における指令制御と調整を行うものであり、具体的に、フラッシュメモリの間の転送データに対して、制御データが異なるフラッシュメモリの間に転送される制御指令とデータに対する制御エラー検出ユニットのエラー検出指令とを備える読み書きの制御指令を生成するものである。インタフェースのポートは、データバスとフラッシュメモリアレイが接続することで、フラッシュメモリ制御器とフラッシュメモリアレイの間のデータ転送を完了するものである。エラー検出ユニットは、受けたデータをエラー検出するためものである。
【００２２】
実施例一は、データエラーが発生しなかったときのデータ転送過程である。
【００２３】
データがフラッシュメモリアレイにおける一個のフラッシュメモリである源フラッシュメモリから他のフラッシュメモリアレイにおける他個のフラッシュメモリである目的フラッシュメモリに転送されると、そのデータ転送の流れが図２のように示されている。制御ユニットの操作で、データが源フラッシュメモリから詠み出され、データバスを介してそれぞれ目的フラッシュメモリとフラッシュメモリ制御器に転送される。一方、フラッシュメモリ制御器が受けたデータをインタフェースユニットからエラー検出ユニットに転送してエラー検出を行い、他方、目的フラッシュメモリに転送されたデータが目的フラッシュメモリのバッファメモリに書き込まれる。エラー検出ユニットの確定したデータにおいては、エラーが現れないと、制御ユニットへ確認情報を出し、転送データがバッファメモリから目的フラッシュメモリの記憶ユニットに書き込まれ、データ転送操作の全体が完了する。
【００２４】
本実施例において、データ転送過程のフラッシュメモリのシーケンスが図３に示されている。制御ユニットの制御で、フラッシュメモリ制御器がそれぞれ源フラッシュメモリと目的フラッシュメモリに読み書きの命令を発送すると共に、読み書きのアドレスを転送する。源フラッシュメモリと目的フラッシュメモリが準備された後、源フラッシュメモリに読み取ったデータを目的フラッシュメモリに直接、発送するので、フラッシュメモリ制御器がデータ読み取りの過程で改めて記憶して発送するのに必要な時間を低減することができる。
【００２５】
データの交換が完了した後、データ交換の過程で発生したエラーの累積を防止するように、フラッシュメモリ制御器が転送のデータをエラー検出する必要があるので、データ転送が完了した後、フラッシュメモリ制御器が、データ転送の正確性を保証するように確認を遅らせる方式を更に採用する。データバスにおけるデータ転送が完了した後、フラッシュメモリがエラー検出ユニットを起動し、データをエラー検出する。転送したデータがエラーを発生しなかった場合、確認命令を発送し、データを目的フラッシュメモリのバッファメモリからほかの記憶ユニットに書き込み、一回のデータ転送過程を完了することとなる。
【００２６】
実施例二は、データのエラーが発生した時のエラー訂正処理過程である。
【００２７】
転送したデータがエラーを発生した場合、フラッシュメモリ制御器が相応のエラー訂正処理を行い、そのデータの転送方式が図４に示されている。エラー検出ユニットがエラーを発見した後、エラー検出ユニットにおいて、直接、データに対してエラー訂正操作を行うと共に、エラー訂正操作で正確なデータに回復することが可能である。その後、正確なデータをインタフェースユニットに発送すると共に、インタフェースユニットを介して改めて目的フラッシュメモリのバッファメモリに発送し、前回の転送で保存されたデータを覆う。
【００２８】
エラー訂正操作時のシーケンスが図５に示されている。並列データ転送の後、エラー訂正操作を行う。正確なデータを得た後、該正確なデータを直接、目的フラッシュメモリのバッファメモリに発送し、並列データ転送時に発送した原始データを更新する。更新操作が完了した後、確認命令を発送し、更新したデータを目的フラッシュメモリの記憶ユニットに書き込み、データ転送操作を完了する。
【００２９】
実施例二においては、エラー検出ユニットで行うエラー訂正処理であり、本発明に係るエラー訂正は、幾つかの実現方式があり、例えば、他の機能ユニットで、又は新たな機能ユニットの設置でエラー訂正処理を行うものであり、データのエラーが発生したのを確保する必要がある時のみに、エラー訂正処理を行うと共に、エラー訂正したデータを目的フラッシュメモリに発送してデータの更新を行い、更新が完了した後、更にバッファメモリにおける更新データを目的フラッシュメモリの記憶ユニットに書き込む。
【００３０】
図６に示すのは、本発明に係るフラッシュメモリ間のデータ転送方法のフローチャートである。データ転送が開始した後、直接、両ルートの並列データ転送を行うと共に、データ転送完了の後にデータに対してエラー検出処理を行う。その後、エラー検出処理の結果でデータ更新操作を行うかどうかを選択する。エラー処理でエラーが無いと発見した場合、データ転送を確認し、エラーがあると発見した場合、エラーのデータに対してエラー訂正処理を行ってから正確なデータを更新すると共に、更新が完了した後、データ転送を確認し、更新したデータを目的フラッシュメモリの記憶ユニットに書き込み、データ処理操作を完了する。
【００３１】
上記のように、本発明に提出のフラッシュメモリ制御器は、フラッシュメモリ間のデータ転送過程において、データ転送の正確性を補正する同時に、バスの利用率を向上することができる。
【００３２】
上記の内容は、具体的な実施形態を合わせて本発明を更に詳しく説明したものであり、本発明の実施形態がこれらに限定しないのを理解すべきであるので、当業者にとっては、本発明の思想を脱出しない前提で、幾つかの簡単な変更が本発明の保護範囲に属すものと見なされるべきである。
【図１】
2014535104.tif 000003
【図２】
2014535104.tif 000004
【図３】
2014535104.tif 000005
【図４】
2014535104.tif 000006
【図５】
2014535104.tif 000007
【図６】
2014535104.tif 000008
【国際調査報告】
2014535104.tif 000009
2014535104.tif 000010
2014535104.tif 000011
2014535104.tif 000012