(57)【要約】  アナログデジタルコンバータ（ＡＤＣ２００−Ａ）が積分ＡＤＣとして機能する。サンプルアンドホールド（Ｓ／Ｈ）回路（２０２）が、入力信号ｘ（ｔ）をクロック信号（ＳＣＬＫ）でサンプリングする。デジタルアナログコンバータ（ＤＡＣ２１２）が、サンプル電圧からのＳ／Ｈ回路の出力ノードにおける電圧を変更するため制御信号（ＤＣＮＴＬ）により設定される電流を印加する。コンパレータ（２０４）が、この電圧を基準電圧（ＲＥＦ）と比較し、基準電圧に達するとき、パルス（出力信号ＣＯＵＴの一部）をコントローラ（２０６）に出力する。電圧がサンプル電圧から変更されるにつれて、カウンタ（２０８）が時間を測定するためカウント値を増分する。出力回路（２１０）が、時間インタバル及びＤＡＣ（２１２）からの印加される電流からデジタル出力信号（ｙ［ｎ］）を生成する。
2014515581.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
入力信号からサンプル電圧を生成するように構成されるサンプルアンドホールド（Ｓ／Ｈ）回路であって、サンプルクロック信号により制御される前記Ｓ／Ｈ回路、
前記Ｓ／Ｈ回路の出力端子への複数の印加される電流の少なくとも１つを印加するように前記Ｓ／Ｈ回路の前記出力端子に結合されるデジタルアナログコンバータ（ＤＡＣ）、
前記出力端子に結合され、参照電圧を受け取るコンパレータ、
前記Ｓ／Ｈ回路の出力端子上の第１の電圧が、前記ＤＡＣからの前記複数の印加される電流の第１の印加される電流を用いて前記サンプル電圧から前記基準電圧に変わる第１のインタバルの長さを判定するように構成されるカウンタ、及び
前記コンパレータと、前記ＤＡＣと、前記カウンタと、前記Ｓ／Ｈ回路とに結合されるコントローラであって、前記サンプルクロック信号を前記Ｓ／Ｈ回路に提供し、クロック信号を前記カウンタに提供する、前記コントローラ、
を含み、
前記コントローラが、前記Ｓ／Ｈ回路の前記出力端子上の前記第１の電圧が前記参照電圧に達した後、第２の印加される電流を提供するため前記ＤＡＣを調節するように構成され、更に、
前記サンプル電圧に関連付けられる前記サンプルクロックのサンプル周期の間、前記Ｓ／Ｈ回路の前記出力端子上の第２の電圧が、前記ＤＡＣからの前記複数の印加される電流の前記第２の印加される電流を用いて前記サンプル電圧から前記基準電圧に変わる第２のインタバルの長さを判定するように前記カウンタが構成される、
装置。
【請求項２】
請求項１に記載の装置であって、前記Ｓ／Ｈ回路が複数のサンプリングブランチを更に含み、各サンプリングブランチが、前記Ｓ／Ｈ回路の前記出力端子に結合され、前記コントローラからのサンプル制御信号により制御され、サンプリングキャパシタを有する、装置。
【請求項３】
請求項２に記載の装置であって、
前記ＤＡＣが、
複数のスイッチであって、各スイッチが前記Ｓ／Ｈ回路の前記出力端子に結合され、各スイッチが前記コントローラにより制御される、前記複数のスイッチ、及び
複数の電流源であって、各電流源が前記スイッチの少なくとも１つに結合される、前記複数の電流源、
を更に含む、装置。
【請求項４】
請求項３に記載の装置であって、前記複数の電流源が前記サンプリングキャパシタを放電するように構成される、装置。
【請求項５】
請求項３に記載の装置であって、前記複数の電流源が前記サンプリングキャパシタを充電するように構成される、装置。
【請求項６】
請求項３に記載の装置であって、前記装置が、前記コントローラに結合される出力回路を更に含む、装置。
【請求項７】
請求項６に記載の装置であって、前記コントローラが、前記クロック信号を前記コンパレータに提供する、装置。
【請求項８】
装置であって、
複数のサンプリングインスタントにおいて入力信号から複数のサンプル電圧を生成するように構成されるサンプルアンドホールド（Ｓ／Ｈ）回路であって、サンプルクロック信号により制御される、前記Ｓ／Ｈ回路、
前記Ｓ／Ｈ回路の出力端子への複数の電流の少なくとも１つを印加するように前記Ｓ／Ｈ回路の前記出力端子に結合されるデジタルアナログコンバータ（ＤＡＣ）、
前記出力端子に結合され、参照電圧を受け取るコンパレータ、
前記Ｓ／Ｈ回路の出力端子上の電圧が前記基準電圧から各サンプル電圧に変わるインタバルの長さを判定するように構成されるカウンタ、及び
前記コンパレータと、前記ＤＡＣと、前記カウンタと、前記Ｓ／Ｈ回路とに結合されるコントローラ、
を含み、
前記コントローラがクロック信号を前記カウンタに提供し、
前記コントローラが、電流サンプル電圧に少なくとも部分的に基づいて後続のサンプル電圧のため前記基準電圧を調節するように構成される、
装置。
【請求項９】
請求項８に記載の装置であって、
前記ＤＡＣが第１のＤＡＣを更に含み、
前記装置が、前記コントローラと前記コンパレータとの間に結合される第２のＤＡＣであって、前記基準電圧を前記コンパレータに提供する前記第２のＤＡＣを更に含む、装置。
【請求項１０】
請求項８に記載の装置であって、前記Ｓ／Ｈ回路がサンプリングキャパシタを更に含む、装置。
【請求項１１】
方法であって、
サンプル電圧を生成するためサンプリングインスタントにおいて入力信号をサンプリングすること、
ノード上の電圧を変えるため第１の電流を前記ノードに印加すること、
前記ノード上の前記電圧を前記第１の電流を用いて前記サンプル電圧からの基準電圧に変えるため第１のインタバルを判定すること、
後続のサンプリングインスタントの前に前記ノード上の電圧を変えるため第２の電流を前記ノードに印加すること、及び
前記ノード上の前記電圧を前記第２の電流を用いて前記サンプル電圧から前記基準電圧に変えるため第２のインタバルを判定すること、
を含む、方法。
【請求項１２】
請求項１１に記載の方法であって、
前記方法が、
第１及び第２のキャパシタ上の前記サンプル電圧をストアすること、
前記第１の電流を印加する前記工程の前に前記第１のキャパシタを前記ノードに結合すること、及び
前記第２の電流を印加する前記工程の前に前記第２のキャパシタを前記ノードに結合すること、
を更に含む、方法。
【請求項１３】
請求項１２に記載の方法であって、
前記第１のインタバルを判定する前記工程が、前記ノード上の前記電圧が前記参照電圧に達するまでクロック信号を用いて第１のカウント値を増分させることを更に含み、及び
前記第２のインタバルを判定する前記工程が、前記ノード上の前記電圧が前記参照電圧に達するまで前記クロック信号を用いて第２のカウント値を増分させることを更に含む、方法。
【請求項１４】
請求項１３に記載の方法であって、前記方法が、
後続のサンプリングインスタント前に前記ノード上の前記電圧が前記第２の電流を用いて前記基準電圧に達する場合、前記第２のカウント値を前記サンプル電圧のデジタル表示に変換すること、及び
前記後続のサンプル前に前記ノード上の前記電圧が前記第２の電流を用いて前記基準電圧に達しない場合、前記第１のカウント値を前記サンプル電圧の前記デジタル表示に変換すること、
を更に含む、方法。
【請求項１５】
請求項１４に記載の方法であって、前記第１及び第２の電流が、それぞれ、前記第１及び第２のキャパシタを前記参照電圧まで放電する、方法。
【請求項１６】
請求項１４に記載の方法であって、前記第１及び第２の電流が、それぞれ、前記第１及び第２のキャパシタを前記参照電圧まで充電する、方法。
【請求項１７】
方法であって、
サンプル電圧を生成するためサンプリングインスタントにおいて入力信号をサンプリングすること、
ノード上の電圧を変えるため電流を前記ノードに印加すること、
前記ノード上の前記電圧を前記電流を用いて前記サンプル電圧から基準電圧に変えるインタバルを判定すること、及び
前記インタバルに少なくとも部分的に基づいて後続のサンプルのため前記基準電圧を調節すること、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してアナログデジタルコンバータ（ＡＤＣ）に関し、更に特定して言えば、ＡＤＣ内の不均一な量子化器に関連する。
【背景技術】
【０００２】
量子化は、概してＡＤＣの機能性の一部であり、ＡＤＣにおいて用いられる殆どの量子化器は線形である。例えば、多くのフラッシュＡＤＣは、等距離間隔が開けられた幾つかの参照電圧を生成するために供給電圧を均等に分割するレジスタディバイダを用いる。しかし、ＡＤＣ１００など、不均一である量子化器を有する従来のＡＤＣが幾つかある。図示するように、ＡＤＣ１００は概して、サンプルアンドホールド（Ｓ／Ｈ）回路１０２、及び不均一な量子化器１０４（これは、レジスタＲ１〜Ｒ８及びコンパレータ１０６−１〜１０６−７を有するディバイダを含む）を含む。レジスタＲ１〜Ｒ８は、コンパレータ１０６−１〜１０６−７に印加される参照電圧が不均一に間隔が開けられるように、異なる抵抗（即ち、Ｒ〜５＊Ｒ）を有する。しかし、これらの従来のＡＤＣは多くの課題（即ち、高電力消費、低精度など）を有する。従って、不均一な量子化を用いる改善されたＡＤＣアーキテクチャが求められている。
【０００３】
幾つかの他の従来の回路は下記文献に記載されている。
【特許文献１】米国特許番号第５，８０１，６５７号
【特許文献２】米国特許番号第６，２７１，７８２号
【特許文献３】米国特許番号第７，８５９，４４１号
【非特許文献１】Narayanasami etal. "A Design Technique for Nonuniform Quantizer in PCM Generation"IEEE Transactions on Circuits and Systems, Vol. CAS-29, Vol. 3, March 1982
【非特許文献２】Li et al,"A Second Order Sigma Delta Modulator Using Semi-uniform Quantizer with81dB Dynamic Range at 32x OSR," Proc. Europrean Solide States CircuitsConference, pp. 579-582, September 2002
【非特許文献３】Syed Murtuza,"Non-Uniform Error- Sampled Control Systems," Proc. of the 29th Conf.on Decision and Control, Dec. 1990
【非特許文献４】Bingxin Li,"Design of Multi-bit Sigma-Delta Modulators for Digital WirelessCommunications," Ph.D Dissertation, 2003
【発明の概要】
【０００４】
従って、一実施例は或る装置を提供する。この装置は、入力信号からサンプル電圧を生成するように構成され、且つ、サンプルクロック信号により制御されるサンプルアンドホールド（Ｓ／Ｈ）回路、Ｓ／Ｈ回路の出力端子への複数の印加される電流の少なくとも１つを印加するようにＳ／Ｈ回路の出力端子に結合されるデジタルアナログコンバータ（ＤＡＣ）、出力端子に結合され、且つ、参照電圧を受け取るコンパレータ、Ｓ／Ｈ回路の出力端子上の第１の電圧が、ＤＡＣからの複数の印加される電流の第１の印加される電流を用いてサンプル電圧から基準電圧に変わる第１のインタバルの長さを判定するように構成されるカウンタ、及び、コンパレータと、ＤＡＣと、カウンタと、Ｓ／Ｈ回路とに結合されるコントローラを含む。コントローラは、サンプルクロック信号をＳ／Ｈ回路に提供し、クロック信号をカウンタに提供する。コントローラは、Ｓ／Ｈ回路の出力端子上の第１の電圧が参照電圧に達した後、第２の印加される電流を提供するためＤＡＣを調節するように構成される。カウンタは、サンプル電圧に関連付けられるサンプルクロックのサンプル周期の間、Ｓ／Ｈ回路の出力端子上の第２の電圧が、ＤＡＣからの複数の印加される電流の第２の印加される電流を用いてサンプル電圧から基準電圧に変わる第２のインタバルの長さを判定するように構成される。
【０００５】
一実施例に従って、Ｓ／Ｈ回路は複数のサンプリングブランチを更に含み、各サンプリングブランチが、Ｓ／Ｈ回路の出力端子に結合され、コントローラからのサンプル制御信号により制御され、サンプリングキャパシタを有する。
【０００６】
一実施例に従って、ＤＡＣは、複数のスイッチ及び複数の電流源を更に含む。各スイッチはＳ／Ｈ回路の出力端子に結合され、各スイッチはコントローラにより制御される。各電流源はスイッチの少なくとも１つに結合される。
【０００７】
一実施例に従って、複数の電流源はサンプリングキャパシタを放電するように構成される。
【０００８】
一実施例に従って、複数の電流源はサンプリングキャパシタを充電するように構成される。
【０００９】
一実施例に従って、この装置は、コントローラに結合される出力回路を更に含む。
【００１０】
一実施例に従って、このコントローラは、クロック信号をコンパレータに提供する。
【００１１】
一実施例に従って或る装置が提供される。この装置は、複数のサンプリングインスタントにおいて入力信号から複数のサンプル電圧を生成するように構成され、且つ、サンプルクロック信号により制御されるサンプルアンドホールド（Ｓ／Ｈ）回路、Ｓ／Ｈ回路の出力端子への複数の電流の少なくとも１つを印加するようにＳ／Ｈ回路の出力端子に結合されるデジタルアナログコンバータ（ＤＡＣ）、出力端子に結合され、且つ、参照電圧を受け取るコンパレータ、Ｓ／Ｈ回路の出力端子上の電圧が基準電圧から各サンプル電圧に変わるインタバルの長さを判定するように構成されるカウンタ、及び、コンパレータと、ＤＡＣと、カウンタと、Ｓ／Ｈ回路とに結合されるコントローラを含む。コントローラは、クロック信号をカウンタに提供する。コントローラは、電流サンプル電圧に少なくとも部分的に基づいて後続のサンプル電圧のため基準電圧を調節するように構成される。
【００１２】
一実施例に従って、ＤＡＣは第１のＤＡＣを更に含む。この装置は、コントローラとコンパレータとの間に結合され、且つ、基準電圧をコンパレータに提供する第２のＤＡＣを更に含む。
【００１３】
一実施例に従って、Ｓ／Ｈ回路はサンプリングキャパシタを更に含む。
【００１４】
一実施例に従って、第１のＤＡＣは、各スイッチがＳ／Ｈ回路の出力端子に結合され、各スイッチがコントローラにより制御される複数のスイッチと、各電流源がスイッチの少なくとも１つに結合される複数の電流源とを更に含む。
【００１５】
一実施例に従って、複数の電流源はサンプリングキャパシタを放電するように構成される。
【００１６】
一実施例に従って、複数の電流源はサンプリングキャパシタを充電するように構成される。
【００１７】
一実施例に従って、このコントローラは、２つの前のサンプル電圧に少なくとも部分的に基づいて後続のサンプル電圧のため基準電圧を調節する。
【００１８】
一実施例に従って或る方法が提供される。この方法は、サンプル電圧を生成するためサンプリングインスタントにおいて入力信号をサンプリングすること、ノード上の電圧を変えるため第１の電流をノードに印加すること、ノード上の電圧を第１の電流を用いてサンプル電圧からの基準電圧に変えるため第１のインタバルを判定すること、後続のサンプリングインスタントの前にノード上の電圧を変えるため第２の電流をノードに印加すること、及びノード上の電圧を第２の電流を用いてサンプル電圧から基準電圧に変えるため第２のインタバルを判定することを含む。
【００１９】
一実施例に従って、この方法は、第１及び第２のキャパシタ上のサンプル電圧をストアすること、第１の電流を印加する工程の前に第１のキャパシタをノードに結合すること、及び第２の電流を印加する工程の前に第２のキャパシタをノードに結合することを更に含む。
【００２０】
一実施例に従って、第１のインタバルを判定する工程が、ノード上の電圧が参照電圧に達するまでクロック信号を用いて第１のカウント値を増分させることを更に含み、及び第２のインタバルを判定する工程が、ノード上の電圧が参照電圧に達するまでクロック信号を用いて第２のカウント値を増分させることを更に含む。
【００２１】
一実施例に従って、この方法は、後続のサンプリングインスタント前にノード上の電圧が第２の電流を用いて基準電圧に達する場合、第２のカウント値をサンプル電圧のデジタル表示に変換すること、及び後続のサンプル前にノード上の電圧が第２の電流を用いて基準電圧に達しない場合、第１のカウント値をサンプル電圧のデジタル表示に変換することを更に含む。
【００２２】
一実施例に従って、第１及び第２の電流は、それぞれ、第１及び第２のキャパシタを参照電圧まで放電する。
【００２３】
一実施例に従って、第１及び第２の電流は、それぞれ、第１及び第２のキャパシタを参照電圧まで充電する。
【００２４】
一実施例に従って或る方法が提供される。この方法は、サンプル電圧を生成するためサンプリングインスタントにおいて入力信号をサンプリングすること、ノード上の電圧を変えるため電流をノードに印加すること、ノード上の電圧を電流を用いてサンプル電圧から基準電圧に変えるインタバルを判定すること、及びこのインタバルに少なくとも部分的に基づいて後続のサンプルのため基準電圧を調節することを含む。
【００２５】
一実施例に従って、この方法は、キャパシタ上のサンプル電圧をストアすること、電流を印加する工程の前にキャパシタをノードに結合することを更に含む。
【００２６】
一実施例に従って、インタバルを判定する工程が、ノード上の電圧が参照電圧に達するまでクロック信号を用いて第１のカウント値を増分させることを更に含む。
【００２７】
一実施例に従って、この方法は、カウント値をサンプル電圧のデジタル表示に変換することを更に含む。
【００２８】
一実施例に従って、調節する工程が、サンプル電圧と前のサンプルとの間のスロープを計算すること、及びこのスロープに少なくとも部分的に基づいて後続のサンプルのため参照電圧を調節することを更に含む。
【図面の簡単な説明】
【００２９】
例示の実施例を添付の図面を参照して説明する。
【００３０】
【図１】図１は、不均一な量子化器を用いる従来のＡＤＣの一例の図である。
【００３１】
【図２】図２は、一実施例に従ったＡＤＣの一例の図である。
【００３２】
【図３】図３は、図２のＳ／Ｈ回路及びＤＡＣの例を更に詳細に示す図である。
【図４】図４は、図３のＤＡＣを用いた図２のＡＤＣのオペレーション図である。
【図５】図５は、図２のＳ／Ｈ回路及びＤＡＣの例を更に詳細に示す図である。
【００３３】
【図６】図６は、図５のＤＡＣを用いた図２のＡＤＣのオペレーション図である。
【００３４】
【図７】図７は、一実施例に従ったＡＤＣの一例の図である。
【００３５】
【図８】図８は、図５のＤＡＣを用いた図７のＡＤＣのオペレーションの図である。
【発明を実施するための形態】
【００３６】
図２は、一実施例に従ったＡＤＣ２００−Ａの一例を示し、ＡＤＣ１００が概して「積分」ＡＤＣとして機能する。好ましくは、Ｓ／Ｈ回路２０２が、サンプルクロック信号ＳＣＬＫ（これは概してタイミング回路及び／又はコントローラ２０６によって提供される）により設定されるサンプリングインスタントにおいて入力信号ｘ（ｔ）をサンプリングし、このサンプルがＳ／Ｈ回路２０２の出力ノード又は端子上で提供される。ＤＡＣ２１２が、このノード上の電圧を変更するように電流（これは、コントローラ２０６からの制御信号ＤＣＮＴＬにより設定される）をＳ／Ｈ回路の出力ノード又は端子に印加する。Ｓ／Ｈ回路２０２の出力端子上の電圧が、ＤＡＣ２１２により印加される電流に起因してサンプル電圧から変更されるにつれて、コンパレータ２０４（これは典型的に、クロック信号ＣＬＫにより制御されるラッチされたコンパレータである）が、この電圧を基準電圧ＲＥＦと比較する。このノード又は端子上の電圧が基準電圧ＲＥＦに達すると、コンパレータはパルス（これは出力信号ＣＯＵＴの一部である）をコントローラ２０６に出力する。Ｓ／Ｈ回路２０２の出力端子上の電圧がサンプル電圧から基準電圧ＲＥＦまで変えられるにつれて、カウンタ２０８が（クロック信号を用いて）、電圧の変化が起こるインタバルを測定するためカウント値を増分させる。出力回路２１０がその後、インタバルからデジタル表示又はデジタル出力信号ｙ［ｎ］を、及びＤＡＣ２１２から印加される電流を生成することができる。
【００３７】
ＡＤＣ２００−Ａが実装され得る幾つかの方式があり、これらの実装の一つの一部の例を図３で見ることができる。典型的に、Ｓ／Ｈ回路２０２は、サンプリングされた信号の値（電圧）をストアするためサンプルキャパシタを用いる。ここで、Ｓ／Ｈ回路２０２は、それぞれ、サンプルクロック信号ＳＣＬＫ及びその逆数によりアクティブにされる入力及び出力スイッチＳＳ−１及びＳＳ−２と、幾つかのブランチ（即ち、図示するような、ｐ個のブランチ）とで表す。簡潔にするため示されるように、これらのブランチの各々は概して、スイッチＣＳ−１〜ＣＳ−ｐ（これはコントローラ２０６からの制御信号ＳＣＮＴＬにより制御される）及びサンプルキャパシタＣ−ｌ〜Ｃ−ｐを含む。この配置を用いることにより、サンプリングされた電圧又はストアされた値で複数のオペレーション又はデータ変換が実行され得る。また、ＤＡＣ２１２−Ａ（これは図示するように電流ステアリングＤＡＣである）が、多数のブランチ（即ち、ｋ個のブランチ）を含み、ブランチの各々がスイッチＩＳ−１〜ＩＳ−ｋ及び電流源２１４−１〜２１４−ｋを含む。制御信号ＤＣＮＴＬに基づいて、Ｓ／Ｈ回路２０２の出力端子に印加される電流は、この出力端子に電圧を供給するキャパシタＣＳ−１〜ＣＳ−ｐを放電するように調節され得る。この配置を用いることにより、ＡＤＣ２００−Ａは、より良好な精度を達成するため異なる大きさの（即ち、２つ又はそれ以上の）電流を用いてサンプル周期内で単一のサンプルに対し複数の（即ち、２つ又はそれ以上の）測定をすることができる。また、この例は、これが放電するため「真の」積分ＡＤＣとして機能しないが、これは同様の原理を用いる。
【００３８】
図４は、ＤＡＣ２１２−Ａを用いてＡＤＣ１００のオペレーションの一例を示す。この例では、ＤＡＣ２１２−Ａ内に４個のブランチがあり（即ち、ｋ＝４）、Ｓ／Ｈ回路２０２に２個のブランチがある（即ち、ｐ＝２）と仮定することができる。サンプリングインスタントＴＳ１では、クロック信号ＣＬＫ（これは、スイッチＳＳ−１をアクティブにし、スイッチＳＳ−２をイナクティブにする）の周期の２分の１の間、サンプルクロック信号ＳＣＬＫは論理高又は「１」に遷移し、サンプリングインスタントＴＳ１に対応するクロック信号ＣＬＫに対する周期の間、コントローラ２０６は、「１１」の値を有する制御信号ＳＣＮＴＬを発し、これは、キャパシタＣＳ−１及びＣＳ−２をサンプル電圧ｘ（ＴＳ１）まで充電するようにスイッチＣＳ−１及びＣＳ−２がアクティブにされるか又は閉じられることを意味する。サンプリングインスタントＴＳ１に対応するクロック信号ＣＬＫのための周期に続いて、制御信号ＳＣＮＴＬ（これは「０１」である）が、スイッチＣＳ−１をアクティブにするためキャパシタＣ−１が出力端子に結合され、ＤＡＣ２１２−Ａが電流Ｉ１（これはこの例では「１１１１」の制御信号ＤＣＮＡＬに対応する）を出力端子に印加する。図示するように、クロック信号ＣＬＫ（ＴＣＬＫ）の１周期は、キャパシタＣ−１を基準電圧ＲＥＦ（これはこの例では０Ｖである）まで放電するために用いられ、出力信号ＣＯＵＴにクロスするパルスを出力する。サンプリングインスタント間に１０周期のＴＣＬＫがあるため、コントローラ２０６は、サンプリングインスタントＴＳ１に対するサンプル周期内で一層高い解像度でサンプル電圧ｘ（ＴＳ１）を分解することができる。その後、コントローラ２０６は、出力端子に印加される電流を電流Ｉ２となるように制御信号ＤＣＮＴＬ（これは「０００１」である）で調節する。コントローラ２０６はその後、制御信号ＳＣＮＴＬ（これは「１０」である）でスイッチＣＳ−２を閉じることによりキャパシタＣ−２を出力ノードに結合する。電流Ｉ２は、５周期ＴＣＬＫにわたってキャパシタＣ−２を放電する。第２の測定（即ち、電流Ｉ２では５ＴＣＬＫ）は一層高い解像度を有するため、第２の測定は、デジタル出力又はデジタル表示ｙ［ｎ］を生成するために用いることができる。次のサンプリングインスタントＴＳ２に対し、同じプロセスが実行されるが、ＤＡＣ２１２−Ａ（これは「１１００」の制御信号ＤＣＮＴＬに対応する電流Ｉ３を印加する）は、次のサンプリング周期が始まる前にキャパシタＣ−２を放電することができない。そのため、サンプリングインスタントＴＳ２に対する第１の測定（即ち、電流Ｉ１では３ＴＣＬＫ）は、サンプル電圧ｘ（ＴＳ２）に対するデジタル表示を生成するために用いることができる。この配置があると、ＡＤＣ２００−Ａの全体的な精度は、他の従来の実装に対して改善され得る。
【００３９】
代替として、真の積分ＡＤＣ実装を用いることができる。このような実装の一例を図５で見ることができ、これは、ＡＤＣ２００−Ａと共に用いられるＤＡＣ２１２−Ｂを示す。図示するように、図５のＳ／Ｈ回路２０２及びＤＡＣ２１２−Ｂは、図３のＳ／Ｈ回路２０２及びＤＡＣ２１２−Ａと同様の構成を有する。しかし、１つの違いは、電流源２１４−２〜２１４−ｋが、出力端子上の電圧を基準電圧ＲＥＦまで「プルアップ」するようにキャパシタＣ−１〜Ｃ−ｐを充電し、「真の」積分ＡＤＣとして動作する点にある。ＤＡＣ２１２−Ａは更に、別の実装としてＳ／Ｈ回路２０２内で放電及び充電キャパシタ（即ち、ＣＰ−１）両方を実行するためＤＡＣ２１２−Ｂと組み合わせることもできる。
【００４０】
ＡＤＣ２００−Ａ（これはＤＡＣ２１２−Ｂを用いる）のオペレーションの一例を図６で見ることができ、これは図４と同じ仮定を用いる。ＤＡＣ２１２−Ｂを用いるＡＤＣ２００−Ａが、ＤＡＣ２１２−Ａを用いるＡＤＣ２００−Ａと同様の方式で機能するが、基準電圧ＲＥＦは異なる。この例では、基準電圧が、最大予測入力信号ｘ（ｔ）より大きい（即ち、７Ｖ）正の電圧であると仮定できる。基準電圧ＲＥＦが入力信号ｘ（ｔ）より大きいため、ＡＤＣ２００−Ａは、出力ノード又は端子上の電圧が基準電圧ＲＥＦに達するインタバルを測定し（即ち、電流Ｉ１を用いたサンプル電圧ｘ（ＴＳ１）では３ＴＣＬＫ）、ＤＡＣ２１２−Ａを用いるＡＤＣ２００−Ａと同様の結果を提供する。
【００４１】
図７は、不均一な量子化器を用いるＡＤＣ２００−Ｂの別の例を示す。ＡＤＣ２００−Ａは、ＡＤＣ２００−Ｂの量子化器がＤＡＣ２１６を含むことを除き、ＡＤＣ２００−Ｂと構造が同様であり、同じ機能性を有する。このＤＡＣ２１６（これは、典型的に、コントローラ２０６からの制御信号ＤＲＥＦにより制御される）は概して、一層小さな電圧スイングを捕捉するように基準電圧ＲＥＦを調節するために用いられる。おそらく、各サンプリングインスタント（即ち、ＴＳ２）における入力信号ｘ（ｔ）の電圧は、前のサンプリングインスタント（即ち、ＴＳ１）における入力信号ｘ（ｔ）の電圧に「近く」なるか、又は各サンプリングインスタント（即ち、ＴＳ３）における入力信号ｘ（ｔ）の電圧は、前のサンプルのセット（即ち、ＴＳ１及びＴＳ２）から予測され得る。コントローラ２０６は、予測器を含み得、又は基準電圧ＲＥＦに調節をするために前のサンプル電圧（即ち、ｘ（ＴＳ２））のデジタル表示を用いることができる記憶媒体を備えたプロセッサ上に実装される予測アルゴリズムを含み得る。例えば、２つの前のサンプルのデジタル表示からスロープが計算され得る。他の代替のアルゴリズムを用いてもよい。
【００４２】
図８において、ＡＤＣ２００−Ｂのオペレーションの一例を見ることができる。この例では説明を簡潔にするため、ＤＡＣ２１２−Ｂを概して一定の電流を印加するように示すが、上述の変換プロセスが用いられてもよい。図示するように、入力信号ｘ（ｔ）はサンプリングインスタントＴＳ１及びＴＳ２間で大きく変化し（大きな電圧スイングを有し）、サンプリングインスタントＴＳ２及びＴＳ１ｏ間ではわずかに変化する（小さな電圧スイングを有する）。そのため、サンプリングインスタントＴＳ２〜ＴＳ１０のための一層高い解像度を達成するために基準電圧ＲＥＦを低くすることが望ましい。まず、コントローラ２０６は、サンプル電圧ｘ（ＴＳ１）〜ｘ（ＴＳ３）に対し（上述のように）積分データ変換を実行するため基準電圧を電圧Ｖ０（これはデフォルト電圧であり得る）に設定する。ｘ（ＴＳ２）〜ｘ（ＴＳ３）間には小さな差があるため、コントローラ２０６は、制御信号ＤＲＥＦを介して基準電圧ＲＥＦを電圧Ｖ１まで下げる。基準電圧ＲＥＦはまた、サンプリングインスタントＴＳ６に対し電圧Ｖ２まで下げられる。このように、ＡＤＣ２００−Ｂは、サブナイキストサンプリングレートで一層低い電圧スイングに対する一層高い粒度を達成することができる。
【００４３】
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。
【図３】
2014515581.tif 000003
【図４】
2014515581.tif 000004
【図５】
2014515581.tif 000005
【図６】
2014515581.tif 000006
【図８】
2014515581.tif 000007
【図１】
2014515581.tif 000008
【図２】
2014515581.tif 000009
【図７】
2014515581.tif 000010
【国際調査報告】
2014515581.tif 000011
2014515581.tif 000012