(57)【要約】  回路は、電流帰還バイアス型pチャネル金属酸化物半導体(PMOS)トランジスタ、負荷PMOSトランジスタ、および検知動作中に抵抗ベースのメモリ要素に印加された電圧をクランプするように構成されたクランプトランジスタを含む。負荷PMOSトランジスタのゲートは、演算増幅器の出力によって制御される。
2014518431.tif 000002
【特許請求の範囲】
【請求項１】
電流帰還バイアス型pチャネル金属酸化物半導体(PMOS)トランジスタと、
負荷PMOSトランジスタと、
検知動作中、抵抗ベースのメモリ要素に対する電圧をクランプするように構成されたクランプトランジスタと
を含み、
前記負荷PMOSトランジスタのゲートは、制御電圧に応答する第1の入力と、前記負荷PMOSトランジスタのソース端子に結合され、前記電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される第2の入力とを有する演算増幅器の出力によって制御される、回路。
【請求項２】
前記負荷PMOSトランジスタの出力に結合される入力を有する検知増幅器をさらに含む、請求項1に記載の回路。
【請求項３】
前記クランプトランジスタは、マルチプレクサnチャネル金属酸化物半導体(NMOS)トランジスタに結合され、第2の演算増幅器に結合される、請求項1に記載の回路。
【請求項４】
前記抵抗ベースのメモリ要素は、メモリセル内のアクセストランジスタに直列に結合される磁気トンネル接合(MTJ)素子を含む、請求項1に記載の回路。
【請求項５】
少なくとも1つの半導体ダイに統合される請求項1に記載の回路。
【請求項６】
前記回路の前記トランジスタが統合された、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されたデバイスをさらに含む、請求項1に記載の回路。
【請求項７】
制御電圧に応答する第1の入力と、負荷pチャネル金属酸化物半導体(PMOS)トランジスタおよび電流帰還バイアス型PMOSトランジスタに結合される第2の入力とを有する演算増幅器の出力によって前記負荷PMOSトランジスタに印加されるゲート電圧を制御するステップ
を含む、方法。
【請求項８】
前記第2の入力は、前記負荷PMOSトランジスタのソース端子、および電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される、請求項7に記載の方法。
【請求項９】
前記ゲート電圧を制御するステップは、電子デバイスに統合されたプロセッサにおいて実行される、請求項7に記載の方法。
【請求項１０】
制御電圧に応答する第1の入力および負荷を提供するための手段のソース端子に結合される第2の入力を有する、演算増幅器の出力を介して制御されるゲート電圧に応答して負荷を提供するための手段と、
検知動作中に抵抗ベースのメモリ要素に印加された電圧をクランプするための手段であって、前記負荷を提供するための前記手段のドレイン端子に結合される、クランプするための手段と
を含む、装置。
【請求項１１】
前記第2の入力は、前記負荷を提供するための前記手段のソース端子に結合される、請求項10に記載の装置。
【請求項１２】
少なくとも1つの半導体ダイに統合された、請求項10に記載の装置。
【請求項１３】
提供するための前記手段およびクランプするための前記手段が統合された、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含む、請求項10に記載の装置。
【請求項１４】
第1の入力を演算増幅器に提供するためのステップであって、前記第1の入力は、制御電圧に応答する、ステップと、
第2の入力を前記演算増幅器に提供するためのステップであって、前記第2の入力は、負荷pチャネル金属酸化物半導体(PMOS)トランジスタおよび電流帰還バイアス型PMOSトランジスタに結合される、ステップと、
前記演算増幅器の出力によって、前記負荷PMOSトランジスタに印加されるゲート電圧を制御するためのステップと
を含む、方法。
【請求項１５】
前記第2の入力は、前記負荷PMOSトランジスタのソース端子、および電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される、請求項14に記載の方法。
【請求項１６】
前記第1の入力を提供するための前記ステップ、前記第2の入力を提供するための前記ステップ、および前記ゲート電圧を制御するための前記ステップは、電子デバイスに統合されたプロセッサによって実行される、請求項14に記載の方法。
【請求項１７】
プロセッサによって実行可能な命令を記憶するコンピュータ可読記憶媒体であって、
制御電圧に応答する第1の入力と、負荷pチャネル金属酸化物半導体(PMOS)トランジスタおよび電流帰還バイアス型PMOSトランジスタに結合される第2の入力とを有する演算増幅器の出力によって前記負荷PMOSトランジスタに印加されるゲート電圧を制御しようとする、
コンピュータ可読記憶媒体。
【請求項１８】
前記第2の入力は、前記負荷PMOSトランジスタのソース端子、および電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される、請求項17に記載のコンピュータ可読記憶媒体。
【請求項１９】
前記プロセッサは、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに統合される、請求項17に記載のコンピュータ可読記憶媒体。
【請求項２０】
半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、
電流帰還バイアス型pチャネル金属酸化物半導体(PMOS)トランジスタと、
負荷PMOSトランジスタと、
検知動作中、抵抗ベースのメモリ要素に印加された電圧をクランプするように構成されたクランプトランジスタと
を含み、
前記負荷PMOSトランジスタのゲートは、制御電圧に応答する第1の入力と、前記負荷PMOSトランジスタのソース端子に結合され、前記電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される第2の入力とを有する演算増幅器の出力によって制御される、ステップと、
前記設計情報をファイルフォーマットに適合するように変換するステップと、
前記変換された設計情報を含むデータファイルを生成するステップと
を含む方法。
【請求項２１】
前記データファイルは、GDSIIフォーマットを含む、請求項20に記載の方法。
【請求項２２】
前記データファイルは、GERBERフォーマットを含む、請求項20に記載の方法。
【請求項２３】
半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記半導体デバイスを製作するステップであって、前記半導体デバイスが、
電流帰還バイアス型pチャネル金属酸化物半導体(PMOS)トランジスタと、
負荷PMOSトランジスタと、
検知動作中、抵抗ベースのメモリ要素に印加された電圧をクランプするように構成されたクランプトランジスタと
を含み、
前記負荷PMOSトランジスタのゲートは、制御電圧に応答する第1の入力と、前記負荷PMOSトランジスタのソース端子に結合され、前記電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される第2の入力とを有する演算増幅器の出力によって制御される、ステップと
を含む方法。
【請求項２４】
前記データファイルは、GDSIIフォーマットを有する、請求項23に記載の方法。
【請求項２５】
前記データファイルは、GERBERフォーマットを有する、請求項23に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は概して、検知回路に関する。
【背景技術】
【０００２】
技術の進歩によって、コンピューティングデバイスはより小型にかつより高性能になっている。たとえば、現在、小型で、軽量で、ユーザが簡単に持ち運べる、携帯式のワイヤレス電話、携帯情報端末(PDA)、およびページングデバイスなどの、ワイヤレスコンピューティングデバイスを含む、様々な携帯式の個人向けコンピューティングデバイスが存在する。より具体的には、セルラー電話やインターネットプロトコル(IP)電話などの携帯式のワイヤレス電話は、ボイスおよびデータパケットを、ワイヤレスネットワークを介して通信することができる。さらに、多くのそのようなワイヤレス電話には、内部に他の種類のデバイスが組み込まれている。たとえば、ワイヤレス電話は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤも含み得る。
【０００３】
不揮発性メモリ技術の進歩には、磁気ランダムアクセスメモリ(MRAM)などの抵抗ベースのメモリが含まれる。MRAM技術は、磁気トンネル接合(MTJ)およびアクセストランジスタを含むメモリセルを使用し得る。検知増幅器は、メモリセルのアレイ内の1つまたは複数のセルに結合され得る。検知増幅器は、メモリ要素が高抵抗値を有するか、または低抵抗値を有するかを判定するために抵抗ベースのメモリ要素を通して電流を流すことによって抵抗ベースのメモリ要素に記憶されたデータを「読み取る」ことができる。検知増幅器は、抵抗値を判定する際、抵抗ベースのメモリ要素を通る電流による電圧を、基準電圧と比較して差分を得ることができ、検知増幅器は、比較された差分を増幅することができる。メモリデバイスは、より小さくなるので、プロセス変動の影響は増大し、それにより、データを正確に読み取る難しさが増大する。
【発明の概要】
【課題を解決するための手段】
【０００４】
検知回路は、負荷pチャネル金属酸化物半導体電界効果トランジスタ(PMOS)に印加されるゲート電圧を制御するための演算増幅器を使用する。演算増幅器が負荷PMOSトランジスタのゲート電圧を制御するので、負荷PMOSトランジスタは、大きい出力抵抗を有し、したがって、データ値間の電圧差を改善し、出力電圧変動を低減する。
【０００５】
検知回路は、負荷pチャネル金属酸化物半導体電界効果トランジスタ(PMOS)に印加されるゲート電圧を制御するための演算増幅器回路を含む。演算増幅器の第1の入力は、制御電圧に応答する。演算増幅器の第2の入力は、負荷PMOSのソース端子に結合され、電流帰還バイアス型PMOSのドレイン端子に結合される。電流帰還バイアス型PMOSを利用することにより、また演算増幅器回路を用いて負荷PMOSのゲート電圧を制御することにより、検知回路の出力抵抗値および検知回路の検知マージンが増加し得る。
【０００６】
特定の実施形態では、回路は、電流帰還バイアス型PMOSトランジスタ、負荷PMOSトランジスタ、およびクランプトランジスタを含む。クランプトランジスタは、検知動作中、抵抗ベースのメモリ要素に印加された電圧をクランプするように構成される。負荷PMOSトランジスタのゲートは、制御電圧に応答する第1の入力と、負荷PMOSトランジスタのソース端子に結合され、電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される第2の入力とを有する演算増幅器の出力によって制御される。
【０００７】
別の特定の実施形態では、方法は、演算増幅器の出力によって、負荷PMOSトランジスタに印加されるゲート電圧を制御するステップを含む。演算増幅器は、制御電圧に応答する第1の入力と、負荷PMOSトランジスタおよび電流帰還バイアス型PMOSトランジスタに結合される第2の入力とを有する。
【０００８】
検知回路の開示する実施形態のうちの少なくとも1つによって提供される具体的な利点には、電流帰還バイアス型PMOSを利用せず、検知動作中に演算増幅器回路によって負荷PMOSのゲート電圧を制御しない検知回路と比較して、出力抵抗値の増加、検知マージンの向上、およびプロセス変動許容差の増加のうちの1つまたは複数を達成することが含まれる。
【０００９】
本開示の他の態様、利点、および特徴は、以下のセクション、すなわち、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本出願全体の検討後に明らかになろう。
【図面の簡単な説明】
【００１０】
【図１】検知回路の第1の例示的な実施形態の図である。
【図２】検知回路の第2の例示的な実施形態の回路図である。
【図３Ａ】演算増幅器によって制御されるクランプNMOSトランジスタ、および固定されたゲート電圧によって制御される負荷PMOSトランジスタを含む検知回路の負荷曲線を示すグラフである。
【図３Ｂ】第1の演算増幅器によって制御される負荷PMOSトランジスタ、および第2の演算増幅器によって制御されるクランプNMOSトランジスタを含む検知回路の負荷曲線を示すグラフである。
【図４】検知回路の動作方法の例示的な実施形態の流れ図である。
【図５】演算増幅器回路の出力によって制御されるゲートを有する負荷PMOSを含む電子デバイスの例示的な実施形態の図である。
【図６】演算増幅器回路の出力によって制御されるゲートを有する負荷PMOSトランジスタを含む集積回路デバイスを製造する方法の例示的な実施形態の図である。
【発明を実施するための形態】
【００１１】
図1を参照すると、検知回路の第1の例示的な実施形態の図が開示され、全体が100と表示される。検知回路100は、メモリアレイ111に結合される検知増幅器101を含む。メモリアレイ111は、図示したメモリセル112などの複数のメモリセルを含む。メモリアレイ111は、典型的には、複数のメモリセル112を含む。メモリアレイ111は、例示的な例として、磁気抵抗ランダムアクセスメモリ(MRAM)、相変化ランダムアクセスメモリ(PRAM)、またはスピントルクトランスファーMRAM(STT-MRAM)であってもよい。
【００１２】
検知増幅器101は、電流帰還バイアス型PMOSトランジスタ102、負荷PMOSトランジスタ104、およびクランプトランジスタ110を含む。検知増幅器101は、電源130、出力電圧152、第1の演算増幅器回路106、および第2の演算増幅器回路108をさらに含む。
【００１３】
クランプトランジスタ110は、検知動作中、抵抗ベースのメモリ要素に印加された電圧をクランプするように構成される。特定の実施形態では、検知動作は、メモリ読取り中に起こり得る。抵抗ベースのメモリ要素は、論理値「1」に対応する第1の抵抗値、および論理値「0」に対応する第2の抵抗値を有するデバイスである。抵抗ベースのメモリ要素の一例は、磁気トンネル接合(MTJ)デバイスであり、MTJは、メモリセル112内に組み込まれ得る。クランプトランジスタ110は、メモリアレイ111内のメモリセル112に印加された電圧をクランプするように構成される。特定の実施形態では、クランプトランジスタ110は、nチャネル金属酸化物半導体(NMOS)トランジスタである。
【００１４】
負荷PMOSトランジスタ104のゲート118は、第1の演算増幅器回路106の出力120によって制御される。第1の演算増幅器回路106は、制御信号122(Vloadと標示)に応答する第1の入力121と、負荷PMOSトランジスタ104の端子に結合される第2の入力123とを含む。特定の実施形態では、第1の演算増幅器回路106の第2の入力123は、負荷PMOSトランジスタ104のソース端子103に応答する。この構成では、ソース端子103を介した負荷PMOSトランジスタ104からのフィードバックループは、第1の演算増幅器回路106の第2の入力123に与えられる。ソース端子103は、電流帰還バイアス型PMOSトランジスタ102のドレイン端子に結合される。
【００１５】
負荷PMOSトランジスタ104は、ゲート電圧に応答して負荷を提供するための手段を提供するが、ゲート電圧は、第1の入力121および第2の入力123を含む第1の演算増幅器回路106の出力120を介して制御される。
【００１６】
クランプトランジスタ110のゲート124は、第2の演算増幅器回路108の出力109によって制御される。第2の演算増幅器回路108は、第2の制御信号132(Vclampと標示)に応答する第1の入力134と、クランプトランジスタ110の端子に結合される第2の入力136とを有する。特定の実施形態では、第2の演算増幅器回路108の第2の入力136は、クランプトランジスタ110のドレイン端子126に応答する。この構成では、ドレイン端子126を介したクランプトランジスタ110からのフィードバックループは、第2の演算増幅器回路108の第2の入力136に与えられる。
【００１７】
検知回路100は、検知動作中、抵抗ベースのメモリ要素に印加される電圧をクランプするための手段を提供するクランプトランジスタ110を含む装置内に含まれ得る。特定の実施形態では、抵抗ベースのメモリ要素は、MTJ素子、またはMTJ素子を含むメモリセルである。特定の例示的な実施形態では、クランプするための手段は、負荷を提供するための手段に結合される。たとえば、クランプトランジスタ110は、図1に示すように、負荷PMOSトランジスタ104に結合される。
【００１８】
検知回路100は、半導体ダイ内に統合され得る。半導体ダイは、集積回路または同様のタイプの半導体デバイス内に含まれ得る。そのような半導体デバイスは、多くの電子デバイス内に組み込まれ得る。たとえば、半導体ダイを含み得る電子デバイスは、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択することができ、図1に示す回路要素のいずれかが統合され得る。たとえば、負荷PMOSトランジスタ104およびクランプトランジスタ110は、電子デバイス内に組み込まれた集積回路内のトランジスタであってもよい。
【００１９】
特定の実施形態では、検知回路100は、2つのプライマリ状態、すなわち、論理データ値1がメモリセル112に記憶されることを示す論理状態1、および論理データ値0がメモリセル112に記憶されることを示す論理状態0のうちの1つにおいて動作し得る。検知回路100は、メモリセル112に記憶されたデータ値と、メモリセル112の抵抗値に基づく基準電圧(図示せず)との間の電圧差を検知する。特定の実施形態では、基準電圧は、検知回路100と同様の構造を有する別の検知回路から導出される電圧である。電圧差(たとえば、出力電圧152と基準電圧との間の差)は、検知増幅器(図示せず)に与えられる。電圧差を増加させる(たとえば、検知マージンを増加させる)ことにより、メモリセル112に記憶されるデータ値(たとえば、0または1)が、より正確に読み取られ得る。
【００２０】
図1に示す回路構成は、有利なことに、プロセス変動および他の環境要因などの態様による電圧変動を補償し得る。負荷PMOSトランジスタ104のゲート電圧を制御するために、演算増幅器106、電流帰還バイアス型PMOSトランジスタ102、およびフィードバック経路を使用することにより、負荷PMOSトランジスタ104の出力抵抗値は大きくなる。負荷PMOSトランジスタ104が大きい出力抵抗値を有するので、電圧差を増加させることができ、プロセス変動および他の環境要因によって生じる電流変動にもかかわらず、出力電圧変動を低減することができる。電圧差を増加させることができるので、検知マージンの向上を達成することができる。したがって、検知回路100は、電流帰還バイアス型PMOS102を利用することにより、またフィードバック構成および演算増幅器回路106によって負荷PMOS104のゲート電圧を制御することにより検知マージンを改善する。
【００２１】
図2を参照すると、検知回路の第2の例示的な実施形態の図が開示され、全体が200と表示される。検知回路200は、図1の検知回路100の多くの特徴を含む。さらに、検知回路200は、データ電圧152に応答する出力段を含む。出力段は、第1の入力としてデータ電圧152を含み、第2の入力として基準電圧254を含む、検知増幅器250を含む。特定の実施形態では、基準電圧254は、検知回路200と同様の構造を有する別の検知回路から導出される電圧である。検知増幅器250の出力は、以下でさらに詳細に説明するように、検知回路200の検知出力の指示を与える出力電圧(Vout)256を含む。
【００２２】
検知回路200は、マルチプレクサ(MUX)トランジスタ217および抵抗ベースのメモリ要素212をさらに含む。抵抗ベースのメモリ要素212は、磁気トンネル接合(MTJ)部214およびNMOSトランジスタ216を含む。検知回路200の他の回路要素は、図1の検知回路100の対応する要素と構造が同様であり、これらと同様に動作する。
【００２３】
たとえば、検知回路200は、電流帰還バイアス型PMOSトランジスタ102、負荷PMOSトランジスタ104、およびクランプトランジスタ110を含む。検知増幅器回路は、電源130、データ電圧152、第1の演算増幅器回路106、および第2の演算増幅器回路108をさらに含む。クランプトランジスタ110は、検知動作中、抵抗ベースのメモリ要素212に印加された電圧をクランプするように構成される。特定の実施形態では、検知動作は、メモリ読取りである。
【００２４】
動作中、検知回路200は、2つのプライマリ状態、すなわち、論理値1が抵抗ベースのメモリ要素212に記憶されることを示す論理1の状態、および論理値0が抵抗ベースのメモリ要素212に記憶されることを示す論理0の状態のうちの1つにおいて動作する。たとえば、データ電圧152が基準電圧254よりも大きいとき、検知増幅器250は、論理1の状態 (または、論理状態高)を示す、その出力256における高値を与えることができる。そうでない場合、データ電圧152が基準電圧254よりも小さいとき、検知増幅器250は、論理0の状態 (または、論理状態低)を示す、その出力256における低値を与えることができる。したがって、検知増幅器250によって検出されるような、データ電圧152と基準電圧254との間の相対電圧は、検知回路200の検知出力の指示を与える。したがって、データ電圧152と基準電圧254との間の相対差が増加する場合、検知増幅器250に関する論理0の状態または論理1の状態を検出するためのより大きい検知マージンが与えられ得る。
【００２５】
メモリデバイスの個体群の統計的分析を行うことにより、設計者は、テクノロジースケーリングとともに増加する傾向がある(特に、検知増幅器における)プロセス変動に対処することが可能になり得る。検知増幅器マージンなどの信号マージンΔVは、電圧V1と電圧Vrefとの間の差(ΔV1)、または電圧Vrefと電圧V0との間の差(ΔV0)に対応し得る。たとえば、電圧V1は、論理値1が抵抗ベースのメモリ要素212に記憶されるとき、図2のデータ電圧152に対応する可能性があり、電圧Vrefは、図2の基準電圧254に対応する可能性がある。そうでない場合、電圧V0は、論理値0が抵抗ベースのメモリ要素212に記憶されるとき、図2のデータ電圧152に対応する可能性があり、電圧Vrefは、図2の基準電圧254に対応する可能性がある。統計的分析は、測定変数ΔV0およびΔV1の平均(すなわち、平均値)およびシグマ(すなわち、標準偏差)の値を報告し得る。設計者は、代表統計値としてΔV0およびΔV1の(平均値-N*シグマ)をとることができるが、Nの値は、所望の歩留まりを達成するように選択される。信号マージンΔVを改善することにより、メモリデバイスの歩留まりを改善することができる。
【００２６】
図3Aおよび図3Bは、検知回路の負荷曲線のシミュレーション結果を示すグラフである。図3Aを参照すると、演算増幅器によって制御されるクランプNMOSトランジスタ、および固定されたゲート電圧によって制御される負荷PMOSトランジスタを含む検知回路の負荷曲線特性の図が示され、全体が302と表示される。第1の曲線Isat_clamp0は、抵抗ベースのメモリ要素における論理「0」回路の電流電圧(I-V)特性を示し、第2の曲線Isat_clamp1は、抵抗ベースのメモリ要素における論理「1」回路の電流電圧(I-V)特性を示す。負荷曲線Isat_loadは、負荷PMOSトランジスタのI-V特性に対応する。図3Aに示す例示的な実施形態では、負荷PMOSトランジスタの幅は2.0umであり、クランプNMOSトランジスタの幅は2.0umであり、クランプNMOSにおける電圧VDD_OPAMP=1.2Vであり、検知回路の電源における電圧Vsense=1.2Vである。ΔV0およびΔV1のシミュレーション値は、次のようになる。ΔV0の(平均値-3*シグマ)=0.132mVであり、ΔV1の(平均値-3*シグマ)=0.152mVである。信号マージンΔVは、0.132mV(すなわち、ΔV0の(平均値-3*シグマ)とΔV1の(平均値-3*シグマ)の小さい方)である。
【００２７】
図3Aとは対照的に、図3Bは、第1の演算増幅器によって制御される負荷PMOSトランジスタ、および第2の演算増幅器によって制御されるクランプNMOSトランジスタを含む検知回路(図1の検知回路100および図2の検知回路200など)の、全体が304と表示される負荷曲線特性を示す。第1の曲線Isat_clamp0は、抵抗ベースのメモリ要素における論理「0」回路の電流電圧(I-V)特性を示し、第2の曲線Isat_clamp1は、抵抗ベースのメモリ要素における論理「1」回路の電流電圧(I-V)特性を示す。負荷曲線Isat_loadは、負荷PMOSトランジスタのI-V特性に対応する。図3Bに示す例示的な実施形態では、負荷PMOSトランジスタの幅は2.0umであり、クランプNMOSトランジスタの幅は2.0umであり、電圧VDD_OPAMP=1.2Vであり、電圧Vsense=1.2Vである。たとえば、電源130におけるシミュレーション電圧(たとえば、Vsense)および第1の演算増幅器106におけるシミュレーション電圧(たとえば、VDD_OPAMP)に1.2ボルトが使用されるとき、ΔV0およびΔV1のシミュレーション値は、次のようになる。ΔV0の(平均値-3*シグマ)=0.306mVであり、ΔV1の(平均値-3*シグマ)=0.367mVである。信号マージンΔVは、0.306mV(すなわち、ΔV0の(平均値-3*シグマ)とΔV1の(平均値-3*シグマ)の小さい方)である。図3Aに示す回路に関連する信号マージンΔV(0.132mV)を、図3Bに示す回路に関連する信号マージンΔV(0.306mV)と比較すると、負荷PMOSトランジスタのゲート電圧を制御するための演算増幅器を使用して、信号マージンが改善される。たとえば、負荷PMOSトランジスタ104のゲート電圧を制御するための演算増幅器106を使用することにより、信号マージンが改善される。
【００２８】
図4を参照すると、検知回路の動作方法の例示的実施形態の流れ図が開示され、全体が400と表示される。本方法は、図1の検知回路100または図2の検知回路200などの検知回路によって実施され得る。
【００２９】
方法400は、制御信号に応答する第1の入力および負荷PMOSトランジスタに結合される第2の入力を有する演算増幅器の出力によって負荷PMOSトランジスタに印加されるゲート電圧を制御するステップを含む。たとえば、402に示すように、第1の入力および第2の入力が、演算増幅器において受け取られる。第1の入力は、制御電圧に応答し、第2の入力は、負荷PMOSおよび電流帰還バイアス型PMOSに結合される。404に示すように、負荷PMOSに印加されるゲート電圧は、演算増幅器の出力によって制御される。
【００３０】
例示のために、図1において、負荷PMOSトランジスタ104のソース端子103は、電流帰還バイアス型PMOSトランジスタ102のドレイン端子に結合される。負荷PMOSトランジスタ104に印加されるゲート電圧は、第1の演算増幅器回路106の出力120によって制御される。第1の演算増幅器回路106は、制御信号122(Vload)に応答する第1の入力121と、負荷PMOSトランジスタ104のソース端子103に結合される第2の入力123とを含む。電流帰還バイアス型PMOSを利用することにより、またフィードバック経路および演算増幅器回路を使用して負荷PMOSのゲート電圧を制御することにより、検知回路の検知マージンは、増加し得る。
【００３１】
図5を参照すると、電流帰還バイアス型PMOSと、ゲート電圧が演算増幅器回路の出力によって制御される負荷PMOSとを含む回路564を含む電子デバイスの特定の例示的な実施形態のブロック図が示され、500と表示される。デバイス500は、携帯情報端末(PDA)、ワイヤレスモバイルデバイス、コンピューティングデバイス、別のタイプのデバイスなどの電子デバイス、またはこれらの任意の組合せであってもよい。デバイス500は、デジタル信号プロセッサ(DSP)などのプロセッサ510を含む。プロセッサ510は、電流帰還バイアス型PMOSと、ゲート電圧が演算増幅器回路の出力によって制御される負荷PMOSとを含む回路564を含み得るメモリ532に結合される。たとえば、回路564は、図1の検知回路100、図2の検知回路200、またはこれらの任意の組合せであってもよい。メモリ532は、コントローラ537を含む。コントローラ537は、プロセッサ命令535を含む。コントローラ537は、プロセッサ、状態機械、または回路564の動作を制御するように構成された別の回路であってもよい。メモリ532は、回路564の動作を制御するための、本明細書に記載した方法のいずれもコントローラ537に実施させるのに実行可能であるプロセッサ命令535を記憶する非一時的コンピュータ可読媒体であってもよい。たとえば、命令535には、制御電圧に応答する第1の入力と、負荷PMOSトランジスタおよび電流帰還バイアス型PMOSトランジスタに結合される第2の入力とを有する演算増幅器の出力によって負荷PMOSトランジスタに印加されるゲート電圧を制御するための命令が含まれ得る。特定の実施形態では、コントローラ537は、電子デバイス500に統合され得る。
【００３２】
符号器復号器(コーデック)534、ディスプレイコントローラ526、およびワイヤレスコントローラ540が、プロセッサ510に結合される。ディスプレイコントローラ526は、ディスプレイ528に結合される。スピーカー536およびマイクロフォン538がコーデック534に結合され得る。
【００３３】
ワイヤレスコントローラ540が、ワイヤレスアンテナ542に結合され得る。特定の実施形態では、プロセッサ510、ディスプレイコントローラ526、メモリ532、コーデック534、およびワイヤレスコントローラ540は、システムインパッケージデバイスまたはシステムオンチップデバイス522に含まれる。特定の実施形態では、入力デバイス530および電源544が、システムオンチップデバイス522に結合される。さらに、特定の実施形態では、図5に示すように、ディスプレイ528、入力デバイス530、スピーカー536、マイクロフォン538、ワイヤレスアンテナ542、および電源544は、システムオンチップデバイス522の外部にある。しかしながら、ディスプレイ528、入力デバイス530、スピーカー536、マイクロフォン538、ワイヤレスアンテナ542、および電源544の各々は、インターフェースまたはコントローラなどの、システムオンチップデバイス522の構成要素に結合され得る。
【００３４】
図6は、検知回路(たとえば、図1〜図2に示すように、演算増幅器回路の出力によって制御されるゲートを有する負荷PMOSを含む検知回路)を含む電子デバイスを製造するための製造プロセスの特定の例示的な実施形態のデータフロー図である。
【００３５】
前述の開示されたデバイスおよび機能は、コンピュータ可読媒体に記憶されるコンピュータファイル(たとえば、RTL、GDSII、GERBERなど)になるように設計および構成され得る。そのようなファイルの一部またはすべてが、そのようなファイルに基づいてデバイスを製造する製造担当者に提供され得る。得られる製品は半導体ウエハを含み、このようなウエハは次いで、半導体ダイに切り分けられ、半導体チップにパッケージングされる。次いで、これらのチップが、上述のデバイスで利用される。図6は、電子デバイス製造プロセス600の特定の例示的な実施形態を示す。
【００３６】
物理デバイス情報602が、製造プロセス600において、たとえば研究用コンピュータ606などで受け取られる。物理デバイス情報602には、図1の検知回路100、図2の検知回路200、またはこれらの任意の組合せなどの、半導体デバイスの少なくとも1つの物理的特性を表す設計情報が含まれ得る。たとえば、物理デバイス情報602には、研究用コンピュータ606に結合されるユーザインターフェース604を介して入力される、物理的パラメータ、材料特性、および構造情報が含まれ得る。研究用コンピュータ606は、メモリ610などのコンピュータ可読媒体に結合される1つまたは複数のプロセシングコアなどのプロセッサ608を含む。メモリ610は、プロセッサ608に、ファイルフォーマットに適合するように物理デバイス情報602を変換させ、ライブラリファイル612を生成させるのに実行可能であるコンピュータ可読命令を記憶することができる。
【００３７】
特定の実施形態では、ライブラリファイル612は、変換された設計情報を含む少なくとも1つのデータファイルを含む。たとえば、ライブラリファイル612は、図1の検知回路100、図2の検知回路200、またはこれらの任意の組合せを含む半導体デバイスのライブラリを含んでもよく、このライブラリは、電子設計オートメーション(EDA)ツール620とともに使用するために提供される。
【００３８】
ライブラリファイル612は、メモリ618に結合される1つまたは複数のプロセシングコアなどのプロセッサ617を含む設計用コンピュータ616において、EDAツール620とともに用いられ得る。EDAツール620は、設計用コンピュータ616のユーザが、ライブラリファイル612の検知回路を使用するシステムを設計することができるように、プロセッサ実行可能命令としてメモリ618に記憶され得る。たとえば、設計用コンピュータ614のユーザは、設計用コンピュータ614に結合されるユーザインターフェース624を介して、回路設計情報622を入力し得る。回路設計情報622には、図1の検知回路100、図2の検知回路200、またはこれらの任意の組合せなどの、半導体デバイスの少なくとも1つの物理的特性を表す設計情報が含まれ得る。例示のために、回路設計の特性には、回路設計における特定の回路の識別および他の要素との関係、位置情報、形状サイズ情報、相互接続情報、または半導体デバイスの物理的特性を表す他の情報が含まれ得る。
【００３９】
設計用コンピュータ616は、回路設計情報622を含む設計情報を、ファイルフォーマットに適合するように変換するように構成され得る。例示のために、ファイルフォーマットには、平面的な幾何形状、テキストラベル、およびグラフィックデータシステム(Graphic Data System)(GDSII)ファイルフォーマットなどの階層的なフォーマットでの回路レイアウトに関する他の情報を表す、データベースのバイナリファイルフォーマットが含まれ得る。設計用コンピュータ614は、図1の検知回路100、図2の検知回路200、またはこれらの任意の組合せを表す情報を他の回路または情報に加えて含む、GDSIIファイル627などの変換された設計情報を含むデータファイルを生成するように構成され得る。例示のために、データファイルは、図1の検知回路100、図2の検知回路200、またはこれらの任意の組合せを含み、内部に追加の電子回路および構成要素をさらに含むシステムオンチップ(SOC)に対応する情報が含み得る。
【００４０】
GDSIIファイル626は、図1の検知回路100、図2の検知回路200、またはこれらの任意の組合せを、GDSIIファイル626内の変換された情報に従って製造するために、製作プロセス628において受け取られ得る。たとえば、デバイス製造プロセスは、代表的なマスク632として図示された、フォトリソグラフィ処理に使用されることになるマスクなどの1つまたは複数のマスクを作成するために、GDSIIファイル626をマスク製造業者630に供給するステップを含み得る。マスク632は、製作プロセス中に、テストされ、代表的なダイ636などのダイに分割され得る1つまたは複数のウエハ634を生成するために使用され得る。ダイ636は、図1の検知回路100、図2の検知回路200、またはこれらの任意の組合せなどの検知回路を含む。
【００４１】
ダイ636をパッケージングプロセス638に供給することができ、ダイ636は代表的なパッケージ640に組み込まれる。たとえば、パッケージ640は、システムインパッケージ(SiP)構成などの、単一のダイ636または複数のダイを含み得る。パッケージ640は、電子機器技術評議会(JEDEC)規格などの1つまたは複数の規格または仕様に準拠するように構成され得る。
【００４２】
パッケージ640に関する情報は、たとえばコンピュータ646に記憶されるコンポーネントライブラリを介して、様々な製品設計者に配布され得る。コンピュータ646は、メモリ610に結合される1つまたは複数のプロセシングコアなどのプロセッサ648を含み得る。プリント回路基板(PCB)ツールをメモリ650にプロセッサ実行可能命令として記憶し、ユーザインターフェース644を介してコンピュータ646のユーザから受け取られたPCB設計情報642を処理することができる。PCB設計情報642は、図1の検知回路100、図2の検知回路200、またはこれらの任意の組合せなどの検知回路を含む、パッケージ640に対応するパッケージングされた半導体デバイスの、回路基板上での物理的な位置情報を含み得る。
【００４３】
コンピュータ646は、PCB設計情報642を変換して、パッケージングされた半導体デバイスの回路基板上での物理的な位置情報とともに、配線およびビアなどの電気的な接続のレイアウトを含む、データを有するGERBERファイル652などのデータファイルを生成するように構成されてもよく、パッケージングされた半導体デバイスは、検知回路を含むパッケージ640に対応する。他の実施形態では、変換されたPCB設計情報によって生成されたデータファイルは、GERBERフォーマット以外のフォーマットを有してもよい。
【００４４】
GERBERファイル652は、基板組立プロセス654において受け取られ、GERBERファイル652内に記憶される設計情報に従って製造される、代表的なPCB656などのPCBを作成するために使用され得る。たとえば、GERBERファイル652は、PCB生産プロセスの様々なステップを実行するための1つまたは複数の機械にアップロードされ得る。PCB656は、代表的なプリント回路アセンブリ(PCA)658を形成するためにパッケージ640を含む電子構成要素を実装され得る。
【００４５】
PCA658は、製品製造プロセス660において受け取られ、第1の代表的な電子デバイス662および第2の代表的な電子デバイス664などの、1つまたは複数の電子デバイスに統合されてもよい。例示的、非限定的な例として、第1の代表的な電子デバイス662、第2の代表的な電子デバイス664、またはその両方は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータの群から選択され得る。別の例示的かつ非限定的な例として、電子デバイス662および664のうちの1つまたは複数は、携帯電話、携帯用パーソナル通信システム(PCS)ユニット、携帯情報端末などの持ち運び可能なデータユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、メータ読取り機器などの固定位置データユニット、または、データもしくはコンピュータ命令を記憶しもしくは取り出す他の任意のデバイス、あるいはこれらの任意の組合せなどの、遠隔ユニットであってもよい。本開示の実施形態は、メモリおよびオンチップ回路を含む能動的な集積回路を含む、任意のデバイスにおいて適切に利用され得る。
【００４６】
したがって、図1の検知回路100、図2の検知回路200、またはこれらの任意の組合せは、例示的なプロセス600で説明したように、製作され、処理され、電子デバイスに組み込まれ得る。図1〜図2に関して開示される実施形態のうちの1つまたは複数の態様は、ライブラリファイル612、GDSIIファイル626、およびGERBERファイル652内などに、様々な処理段階で含まれてもよく、また、研究用コンピュータ606のメモリ610、設計用コンピュータ616のメモリ618、コンピュータ646のメモリ650、基板組立プロセス654などの様々な段階で使用される1つまたは複数の他のコンピュータまたはプロセッサ(図示せず)のメモリに記憶されてもよく、また、マスク632、ダイ636、パッケージ640、PCA658、プロトタイプ回路もしくはデバイスなどの他の製品(図示せず)、またはこれらの任意の組合せなどの1つまたは複数の他の物理的な実施形態に組み込まれてもよい。物理デバイス設計から最終製品までの生産の様々な代表的な段階が示されるが、他の実施形態では、これより少ない段階が使用されてもよく、または追加の段階が含まれてもよい。同様に、プロセス600は、単一のエンティティによって、または、プロセス600の様々な段階を実行する1つもしくは複数のエンティティによって実行されてもよい。
【００４７】
本明細書で開示される実施形態とともに説明される様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムのステップは、電子的なハードウェア、ハードウェアプロセッサ等の処理デバイスにより実行されるコンピュータソフトウェア、またはこれら両方の組合せとして実装され得ることが、当業者にはさらに理解されよう。上記に、様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップについて、それらの機能に関して概略的に説明した。そのような機能をハードウェアとして実装するか、実行可能ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。
【００４８】
本明細書で開示した実施形態に関連して説明した方法またはアルゴリズムのステップは、直接ハードウェアで具体化されるか、プロセッサによって実行されるソフトウェアモジュールで具体化されるか、またはその2つの組合せで具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、磁気抵抗ランダムアクセスメモリ(MRAM)、スピントルク注入MRAM(STT-MRAM)、フラッシュメモリ、読取り専用メモリ(ROM)、プログラム可能読取り専用メモリ(PROM)、消去可能なプログラム可能読取り専用メモリ(EPROM)、電気的に消去可能なプログラム可能読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、取り外し可能ディスク、コンパクトディスク読取り専用メモリ(CD-ROM)などの非一時的記憶媒体、または当技術分野で知られる他の任意の形態の記憶媒体内に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であってもよい。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)内に常駐し得る。ASICは、コンピューティングデバイスまたはユーザ端末内に存在し得る。代替として、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末内に、個別構成要素として常駐し得る。
【００４９】
開示された実施形態の上記の説明は、当業者が、開示された実施形態を作成または使用することができるように与えられる。これらの実施形態に対する様々な修正が、当業者には容易に明らかとなり、本明細書で定義される原理は、本開示の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書に示す実施形態に限定されることは意図されず、以下の特許請求の範囲によって定義されるような、原理および新規の特徴と矛盾しない、可能な最大の範囲を認められるべきである。
【符号の説明】
【００５０】
100  検知回路
101  検知増幅器
102  電流帰還バイアス型PMOSトランジスタ
104  負荷PMOSトランジスタ
106  第1の演算増幅器回路
108  第2の演算増幅器回路
110  クランプトランジスタ
111  メモリアレイ
112  メモリセル
120  第1の演算増幅器回路の出力
121  第1の演算増幅器回路の第1の入力
123  第1の演算増幅器回路の第2の入力
152  データ電圧
212  抵抗ベースのメモリ要素
216  アクセスNMOSトランジスタ
217  マルチプレクサトランジスタ
250  検知増幅器
【図１】
2014518431.tif 000003
【図２】
2014518431.tif 000004
【図４】
2014518431.tif 000005
【図５】
2014518431.tif 000006
【図６】
2014518431.tif 000007
【図３Ａ】
2014518431.tif 000008
【図３Ｂ】
2014518431.tif 000009
【手続補正書】
【提出日】平成25年4月29日(2013.4.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流帰還バイアス型pチャネル金属酸化物半導体(PMOS)トランジスタと、
負荷PMOSトランジスタと、
検知動作中、抵抗ベースのメモリ要素に対する電圧をクランプするように構成されたクランプトランジスタであって、前記負荷PMOSトランジスタに結合されるクランプトランジスタと
を含み、
前記負荷PMOSトランジスタのゲートは、制御電圧に応答する第1の入力と、前記負荷PMOSトランジスタのソース端子に結合され、前記電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される第2の入力とを有する演算増幅器の出力によって制御される、回路。
【請求項２】
前記負荷PMOSトランジスタのドレイン端子に結合される入力を有する検知増幅器をさらに含む、請求項1に記載の回路。
【請求項３】
前記クランプトランジスタは、マルチプレクサnチャネル金属酸化物半導体(NMOS)トランジスタに結合され、第2の演算増幅器に結合される、請求項1に記載の回路。
【請求項４】
前記抵抗ベースのメモリ要素は、メモリセル内のアクセストランジスタに直列に結合さｓれる磁気トンネル接合(MTJ)素子を含む、請求項1に記載の回路。
【請求項５】
前記電流帰還バイアス型PMOSトランジスタ、前記負荷PMOSトランジスタ、および前記クランプトランジスタが、少なくとも1つの半導体ダイに統合される、請求項1に記載の回路。
【請求項６】
前記電流帰還バイアス型PMOSトランジスタ、前記負荷PMOSトランジスタ、および前記クランプトランジスタが統合された、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、コンピュータ、またはこれらの組合せのうちの1つを含むデバイスをさらに含む、請求項1に記載の回路。
【請求項７】
制御電圧に応答する第1の入力と、負荷pチャネル金属酸化物半導体(PMOS)トランジスタのソース端子に結合され、電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される第2の入力とを有する演算増幅器の出力を介して前記負荷PMOSトランジスタに印加されるゲート電圧を制御するステップ
を含む、方法。
【請求項８】
前記ゲート電圧を制御するステップは、検知増幅器に関連する検知マージンに影響を及ぼし、前記負荷PMOSトランジスタのドレイン端子は、前記検知増幅器の第1の入力に結合され、基準検知回路の出力は、前記検知増幅器の第2の入力に結合する、請求項7に記載の方法。
【請求項９】
前記演算増幅器の前記出力を介して前記ゲート電圧を制御するステップは、電子デバイスに統合されたプロセッサによって開始される、請求項7に記載の方法。
【請求項１０】
制御電圧に応答する第1の入力および負荷を提供するための手段のソース端子に結合される第2の入力を有する、演算増幅器の出力を介して制御されるゲート電圧に応答して負荷を提供するための手段と、
検知動作中に抵抗ベースのメモリ要素に印加された電圧をクランプするための手段であって、前記負荷を提供するための前記手段のドレイン端子に結合される、クランプするための手段と
を含む、装置。
【請求項１１】
前記第2の入力は、前記負荷を提供するための前記手段に対するソース電流帰還を与えるための手段のドレイン端子に結合する、請求項10に記載の装置。
【請求項１２】
前記負荷を提供するための前記手段およびクランプするための前記手段が、少なくとも1つの半導体ダイに統合された、請求項10に記載の装置。
【請求項１３】
前記負荷を提供するための前記手段およびクランプするための前記手段が統合された、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、コンピュータ、またはこれらの組合せのうちの1つを含むデバイスをさらに含む、請求項10に記載の装置。
【請求項１４】
第1の入力を演算増幅器に提供するためのステップであって、前記第1の入力は、制御電圧に応答する、ステップと、
第2の入力を前記演算増幅器に提供するためのステップであって、前記第2の入力は、負荷pチャネル金属酸化物半導体(PMOS)トランジスタのソース端子および電流帰還バイアス型PMOSトランジスタに結合される、ステップと、
前記演算増幅器の出力を介して、前記負荷PMOSトランジスタに印加されるゲート電圧を制御するためのステップと
を含む、方法。
【請求項１５】
前記第2の入力は、電流帰還バイアス型PMOSトランジスタのドレイン端子に結合する、請求項14に記載の方法。
【請求項１６】
前記第1の入力を提供するための前記ステップ、前記第2の入力を提供するための前記ステップ、および前記ゲート電圧を制御するための前記ステップは、電子デバイスに統合されたプロセッサによって実行される、請求項14に記載の方法。
【請求項１７】
プロセッサによって実行可能な命令を記憶するコンピュータ可読記憶媒体であって、前記命令が、
制御電圧に応答する第1の入力と、負荷pチャネル金属酸化物半導体(PMOS)トランジスタのソース端子および電流帰還バイアス型PMOSトランジスタに結合する第2の入力とを有する演算増幅器の出力によって前記負荷PMOSトランジスタに印加されるゲート電圧を制御しようとする、
コンピュータ可読記憶媒体。
【請求項１８】
前記第2の入力は、電流帰還バイアス型PMOSトランジスタのドレイン端子に結合する、請求項17に記載のコンピュータ可読記憶媒体。
【請求項１９】
前記プロセッサは、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、コンピュータ、またこれらの組合せのうちの1つを含むデバイスに統合される、請求項17に記載のコンピュータ可読記憶媒体。
【請求項２０】
半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、
電流帰還バイアス型pチャネル金属酸化物半導体(PMOS)トランジスタと、
負荷PMOSトランジスタと、
検知動作中、抵抗ベースのメモリ要素に印加された電圧をクランプするように構成されたクランプトランジスタと
を含み、
前記負荷PMOSトランジスタのゲートは、制御電圧に応答する第1の入力と、前記負荷PMOSトランジスタのソース端子に結合され、前記電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される第2の入力とを有する演算増幅器の出力によって制御され、前記クランプトランジスタは前記負荷PMOSトランジスタに結合される、ステップと、
前記設計情報をファイルフォーマットに適合するように変換するステップと、
前記変換された設計情報を含むデータファイルを生成するステップと
を含む方法。
【請求項２１】
前記データファイルは、GDSIIフォーマットを含む、請求項20に記載の方法。
【請求項２２】
前記データファイルは、GERBERフォーマットを含む、請求項20に記載の方法。
【請求項２３】
半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記半導体デバイスを製作するステップであって、前記半導体デバイスが、
電流帰還バイアス型pチャネル金属酸化物半導体(PMOS)トランジスタと、
負荷PMOSトランジスタと、
検知動作中、抵抗ベースのメモリ要素に印加された電圧をクランプするように構成されたクランプトランジスタと
を含み、
前記負荷PMOSトランジスタのゲートは、制御電圧に応答する第1の入力と、前記負荷PMOSトランジスタのソース端子に結合され、前記電流帰還バイアス型PMOSトランジスタのドレイン端子に結合される第2の入力とを有する演算増幅器の出力によって制御され、前記クランプトランジスタは前記負荷PMOSトランジスタに結合される、ステップと
を含む方法。
【請求項２４】
前記データファイルは、GDSIIフォーマットを有する、請求項23に記載の方法。
【請求項２５】
前記データファイルは、GERBERフォーマットを有する、請求項23に記載の方法。
【国際調査報告】
2014518431.tif 000010
2014518431.tif 000011
2014518431.tif 000012