(57)【要約】  ドライブアレイ、第１のキャッシュ回路、複数の第２のキャッシュ回路およびコントローラを含む装置。ドライブアレイは複数のディスクドライブを含むだろう。複数の第２のキャッシュ回路がそれぞれディスクドライブのそれぞれの１つに接続される。コントローラは、（ｉ）ディスクドライブの読書き動作を制御し、（ｉｉ）ディスクドライブから第１のキャッシュに情報を読書きし、（ｉｉｉ）第２のキャッシュ回路に情報を読書きし、（ｉｖ）ディスクドライブの１つから第２のキャッシュ回路の１つへの直接の情報の読書きを制御するように構成される。【選択図】図１
2011518392.tif 000002
【特許請求の範囲】
【請求項１】
複数のディスクドライブを含むドライブアレイと、
第１のキャッシュ回路と、
それぞれが前記ディスクドライブのそれぞれの１つに接続された複数の第２のキャッシュ回路と、
（ｉ）前記ディスクドライブの読書き動作を制御し、（ｉｉ）前記ディスクドライブから前記第１のキャッシュに情報を読書きし、（ｉｉｉ）前記第２のキャッシュ回路に情報を読書きし、（ｉｖ）前記ディスクドライブの１つから前記第２のキャッシュ回路の１つへの直接の情報の読書きを制御するように構成されたコントローラと、
を含むことを特徴とする装置。
【請求項２】
前記コントローラがマイクロプロセッサを含む請求項１に記載の装置。
【請求項３】
前記コントローラは、前記コントローラと前記ディスクドライブ間に接続された第１の制御バスを介して前記ディスクドライブの読書き動作を制御する請求項１に記載の装置。
【請求項４】
前記コントローラは、第２の制御バスを介して前記ディスクドライブから前記第１のキャッシュに読書き情報を送信することを制御する請求項３に記載の装置。
【請求項５】
前記コントローラは、第３の制御バスを介して前記ディスクドライブから前記第２のキャッシュ回路に情報を送信することを制御する請求項４に記載の装置。
【請求項６】
（ｉ）前記コントローラは、前記第２の制御バスを介して前記ディスクドライブから前記第２のキャッシュ回路に情報を直接送信することを制御し、（ｉｉ）前記データ送信は前記第２のキャッシュ回路に複数の接続バスによって直接送信される請求項５に記載の装置。
【請求項７】
前記第１のバス、前記第２のバス、及び前記第３のバスのそれぞれは双方向バスを含む請求項５に記載の装置。
【請求項８】
前記複数の第２のキャッシュ回路がソリッドステート記憶装置として実現される請求項１に記載の装置。
【請求項９】
（ｉ）前記コントローラは、制御バスを介して前記ディスクドライブから前記第２のキャッシュ回路に情報を直接送信することを制御し、（ｉｉ）前記データ送信は前記第２のキャッシュ回路に複数の接続バスによって直接送信される請求項１に記載の装置。
【請求項１０】
（ｉ）先ず前記複数の第２のキャッシュ回路の１つ以上は、第１の記憶回路上に実現され、（ｉｉ）次いで前記複数の第２のキャッシュ回路の１つ以上は、第２の記憶回路上に実現される請求項１に記載の装置。
【請求項１１】
（ｉ）先ず前記複数の第２のキャッシュ回路の１つ以上は、記憶回路の第１の部分上に実現され、（ｉｉ）次いで前記複数の第２のキャッシュ回路の１つ以上は、前記記憶回路の第２の部分上に実現される請求項１に記載の装置。
【請求項１２】
複数の前記第２のキャッシュ回路は前記ディスクドライブの１つにリンクされるように構成される請求項１１に記載の装置。
【請求項１３】
前記複数の第２のキャッシュ回路は前記ディスクドライブにダイナミックに割り付けられる請求項１２に記載の装置。
【請求項１４】
前記複数の第２のキャッシュ回路は前記ディスクドライブへの入出力要求に応じて再構成可能である請求項１３に記載の装置。
【請求項１５】
それぞれの前記ディスクドライブはデータボリュームを含む請求項１に記載の装置。
【請求項１６】
前記ディスクドライブの２つ以上はデータボリュームを含む請求項１に記載の装置。
【請求項１７】
複数のディスクドライブを含むドライブアレイを実現するための手段と、
第１のキャッシュ回路を実現するための手段と、
それぞれが前記ディスクドライブのそれぞれの１つに接続された複数の第２のキャッシュ回路を実現するための手段と、
（ｉ）前記ディスクドライブの読書き動作を制御し、（ｉｉ）前記ディスクドライブから前記第１のキャッシュに情報を読書きし、（ｉｉｉ）前記第２のキャッシュ回路に情報を読書きし、（ｉｖ）前記ディスクドライブの１つから前記第２のキャッシュ回路の１つへの直接の情報の読書きを制御するための手段と、
を含むことを特徴とする装置。
【請求項１８】
（Ａ）複数のディスクドライブの１つからドライブボリュームの作成を開始し、
（Ｂ）複数のキャッシュ部分の１つの活性化し、
（Ｃ）前記活性化したキャッシュ部分を前記ドライブボリュームにリンクし、
（Ｄ）前記ドライブボリュームにアクセスを許可する、
ことを特徴とするドライブアレイにおける駆動コントローラを構成する方法。
【請求項１９】
ステップ（Ｂ）に先立って、前記複数のキャッシュ部分の１つのためにスペースが利用可能かどうかをチェックし、
前記スペースが利用可能であるとき、ステップ（Ｂ）を継続し、
前記スペースが利用可能でないとき、ステップ（Ｃ）をスキップしてステップ（Ｄ）を継続するステップを更に含む請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、ドライブアレイに係り、特に、ドライブアレイにおける分散キャッシュシステムを実現するための方法及び／又は装置に関するものである。
【背景技術】
【０００２】
従来の外部の独立ディスク冗長アレイ（ＲＡＩＤ）コントローラはすべてのボリュームによって用いられる一定のローカルキャッシュ（ＲＡＭ）を有する。監視された常習的なブロックアドレスパターンに基づいて、ＲＡＩＤコントローラは、前もって対応ブロックアドレスから関連するデータを取って来る。ブロックキャッシングの方法は、僅かな割合のファイルが入出力要求の大きな割合を占めるアプリケーション（メッセージ通信、ウェブサーバ及びデータベースアプリケーションのような）の増大するアクセス密度要求を満足させないだろう。これはレイテンシ及びアクセス時間の遅延の原因となる場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来のＲＡＩＤコントローラにおけるキャッシュには有限の容量がある。従来のキャッシュは増大するアクセス密度、現代のアレイの要求事項を満足させることができないだろう。従来のＲＡＩＤコントローラにおけるキャッシュは、ファイルキャッシングを必要とする高い入出力強度のアプリケーションの要求を満たさないブロックキャッシングを用いる。有限のＲＡＩＤキャッシュ容量がキャッシュ要求を満たさないとき、記憶域ネットワーク（ＳＡＮ）環境における増大するデータボリュームとの他の問題が発生する。すべての論理ユニット番号デバイス（ＬＵＮ）は共通のＲＡＩＤレベルのブロックキャッシングを用いている。異なるＬＵＮから異なるオペレーティングシステム及びアプリケーションに属するデータを取り扱おうとするとき、そのような構成はしばしばボトルネックの原因となる。
【課題を解決するための手段】
【０００４】
本発明は、ドライブアレイ、第１のキャッシュ回路、複数の第２のキャッシュ回路及びコントローラを含む装置に関する。ドライブアレイは複数のディスクドライブを含むと良い。複数の第２のキャッシュ回路が各々ディスクドライブのそれぞれの１つに接続されると良い。コントローラは、（ｉ）ディスクドライブの読書き動作を制御し、（ｉｉ）ディスクドライブから第１のキャッシュに情報を読書きし、（ｉｉｉ）第２のキャッシュ回路に情報を読書きし、（ｉｖ）ディスクドライブの１つから第２のキャッシュ回路の１つへの直接の情報の読書きを制御するように構成されると良い。
【０００５】
本発明の目的、特徴及び利点は、（ｉ）記憶アレイと同じサブシステムにおけるファイルキャッシングを許可し、（ｉｉ）ボリューム又はＬＵＮにとって専用のファイルキャッシングを備え、（ｉｉｉ）基準化されたＳＳＤのグループ中の分散されたファイルキャッシングを備え、（ｉｖ）ＲＡＩＤキャッシングに無限のキャッシュ容量を提供し、（ｖ）アクセス時間を低減し、（ｖｉ）アクセス密度を増大し、及び／又は（ｖｉｉ）全面的にアレイ性能を上昇させる分散したキャッシュを実現することを含む。
【０００６】
これら及び他の本発明の目的、特徴及び利点は、以下の詳細な説明及び添付された特許請求の範囲及び図面から明らかになる。
【図面の簡単な説明】
【０００７】
【図１】図１は本発明のシステムのブロック図である。
【図２】図２は本発明の動作を示すフローチャートである。
【図３】図３はグループの別の実施形態を示すブロック図である。
【図４】図４はキャッシュグループの更に別の実施形態を示すブロック図である。
【発明を実施するための形態】
【０００８】
本発明は、独立したディスク（ＲＡＩＤ）コントローラの冗長アレイを実現するだろう。コントローラは、ドライブにとって外部的に実現されると良い。コントローラは、キャッシュシンジケート（又はキャッシュ部分のグループ）にアクセスするように設計されるだろう。キャッシュシンジケートは、ソリッドステートデバイス（ＳＳＤ）上に存在するキャッシュメモリの論理グループと考えられるだろう。ボリュームはＲＡＩＤコントローラにより所有された（又は制御された）専用のキャッシュリポジトリをキャッシュシンジケートから指定されるだろう。特定の割り当てられたキャッシュリポジトリは、ファイルキャッシングのためのオペレーティングシステム／アプリケーションレイヤにプロジェクトされるだろう。
【０００９】
図１を参照すると、システム１００のブロック図が示される。システム１００はＲＡＩＤ環境で実現されるだろう。システム１００は一般にブロック（又は回路）１０２、ブロック（又は回路）１０４、ブロック（又は回路）１０６及びブロック（又は回路）１０８を含む。回路１０２はマイクロプロセッサ（又はマイクロコントローラの一部）として実現されるだろう。回路１０４はローカルキャッシュとして実現されるだろう。回路１０６は記憶回路として実現されるだろう。回路１０８はキャッシュグループ（又はキャッシュシンジケート）として実現されるだろう。回路１０６は一般に多くのボリュームＬＵＮ０−ＬＵＮｎを含む。ボリュームＬＵＮ０−ＬＵＮｎの数は特定の実施形態のその設計基準を満たすために変えられるだろう。
【００１０】
キャッシュグループ１０８は一般に多くのキャッシュセクションＣ１−Ｃｎを含む。キャッシュグループ１０８はキャッシュリポジトリと考えられるだろう。キャッシュセクションＣ１−Ｃｎはソリッドステートデバイス（ＳＳＤ）グループ上に実現されるだろう。例えば、キャッシュセクションＣ１−Ｃｎはソリッドステート記憶装置上に実現されるだろう。
【００１１】
ソリッドステート記憶装置の例は、デュアルインラインメモリモジュール（ＤＩＭＭ）、ナノフラッシュメモリ又は他の揮発性又は、不揮発性メモリで実現されるだろう。キャッシュセクションＣ１−Ｃｎの数は特定の実施形態のその設計基準を満たすために変えられるだろう。一例では、ボリュームＬＵＮ０−ＬＵＮｎの数はキャッシュセクションＣ１−Ｃｎの数と一致するように構成されるだろう。しかしながら、他の比（例えば各ボリュームＬＵＮ０−ＬＵＮｎにつき２つ以上のキャッシュセクションＣ１−Ｃｎ）も実現されるだろう。一例では、キャッシュグループ１０８は、回路１０２から外部チップとして実現され、及び／又は製作されるだろう。別の例では、キャッシュグループ１０６は回路１０２の一部として実現され、及び／又は製作されるだろう。回路１０６が回路１０２の一部として実現される場合、個別のメモリーポートはキャッシュセクションＣ１−Ｃｎのそれぞれへの並列アクセスを許可するために実現されるだろう。
【００１２】
コントローラ回路１０２はバス１２０によって回路１０６に接続されるだろう。バス１２０はボリュームＬＵＮ０−ＬＵＮｎの読書き動作を制御するために用いられるだろう。一例では、バス１２０は双方向バスとして実現されるだろう。別の例では、バス１２０は１つ以上の片方向バスとして実現されるだろう。バス１２０のビット幅は特定の実施形態のその設計基準を満たすために変えられるだろう。
【００１３】
コントローラ回路１０２はバス１２２によって回路１０４に接続されるだろう。バス１２２はボリュームＬＵＮ０−ＬＵＮｎから回路１０４に読書き情報を送信することを制御するために用いられるだろう。一例では、バス１２２は双方向バスとして実現されるだろう。別の例では、バス１２２は１つ以上の片方向バスとして実現されるだろう。バス１２２のビット幅は特定の実施形態のその設計基準を満たすために変えられるだろう。
【００１４】
コントローラ回路１０２はバス１２４によって回路１０８に接続されるだろう。バス１２４はボリュームＬＵＮ０−ＬＵＮｎから回路１０８に情報の読書きすることを制御するために用いられるだろう。一例では、バス１２４は双方向バスとして実現されるだろう。別の例では、バス１２４は１つ以上の片方向バスとして実現されるだろう。バス１２４のビット幅は特定の実施形態のその設計基準を満たすために変えられるだろう。
【００１５】
回路１０６は複数の接続バス１３０ａ−１３０ｎによって回路１０８に接続されるだろう。コントローラ回路１０２はボリュームＬＵＮ０−ＬＵＮｎからキャッシュグループ１０８（例えば、ＬＵＮ０からＣ１、ＬＵＮ１からＣ２、ＬＵＮｎからＣｎなど）に情報を直接送信することを制御するだろう。一例では、接続バス１３０ａ−１３０ｎは複数の双方向バスとして実現されるだろう。別の例では、接続バス１３０ａ−１３０ｎは複数の片方向バスとして実現されるだろう。接続バス１３０ａ−１３０ｎのビット幅は特定の実施形態のその設計基準を満たすために変えられるだろう。
【００１６】
システム１００は、キャッシュシンジケートのためのソリッドステートデバイスのグループとしてキャッシュ部分Ｃ１−Ｃｎを実現するだろう。システム１００がボリュームＬＵＮ０−ＬＵＮｎの新しい１つを作成するとき、対応するキャッシュ部分Ｃ１−Ｃｎは回路１０８に通常作成される。回路１０８の容量は、あらかじめ定義されたコントローラ仕様の一部として通常決定される。例えば、回路１０８の容量は、ボリュームＬＵＮ０−ＬＵＮｎの容量の１％と１０％の間にあることとして一例では定義されるだろう。しかしながら、他の割合は特定の実施形態のその設計基準を満たすために実現されるだろう。特定のキャッシュ部分Ｃ１−Ｃｎは特定のボリュームＬＵＮ０−ＬＵＮｎのための専用のキャッシュリソースになるだろう。システム１００は、オペレーティングシステム及び／又はアプリケーションプログラムが、キャッシュ部分Ｃ１−Ｃｎをファイルキャッシングのために、及び／又は実データを格納するための追加ボリューム容量に用いるのと同じ方法で、特定のボリュームＬＵＮ０−ＬＵＮｎ及び特定のキャッシュ部分Ｃ１−Ｃｎを初期化するだろう。
【００１７】
システム１００はｎ個（ｎは整数）のボリュームで実現されるだろう。作成された１つ以上のキャッシュセクションＣ１−Ｃｎをそれぞれ有するＬＵＮ０−ＬＵＮｎを実現することにより、システム１００は、性能における上昇を提供するだろう。オペレーティングシステム及び／又はアプリケーションプログラムは、ボリュームＬＵＮ０−ＬＵＮｎキャッシュリポジトリセクションＣ１−Ｃｎの結合したスペースにアクセスするだろう。一例では、キャッシュセクションＣ１−Ｃｎはローカルキャッシュ回路１０４に加えて実現されるだろう。しかしながら、特定の実施形態では、キャッシュセクションＣ１−Ｃｎはローカルキャッシュ回路１０４の代わりに実現されるだろう。
【００１８】
図２を参照すると、方法（又はプロセス）２００のフローチャートが示される。プロセス２００はステート（又はステップ）２０２、判断ステート（又はステップ）２０４、判断ステート（又はステップ）２０６、ステート（又はステップ）２０８、ステート（又はステップ）２１０、ステート２１２（又はステップ）、ステート（又はステップ）２１４及びステート（又はステップ）２１６を含むだろう。
【００１９】
ステート２０２は、ボリュームＬＵＮ０−ＬＵＮｎの１つを作成しても良い。例えば、ステート２０２は、特定のボリューム（例えば、ボリュームＬＵＮ０）の作成を始めるためにボリューム生成シーケンスを開始しても良い。判断ステート２０４は、キャッシュ部分Ｃ１−Ｃｎの１つを追加するために回路１０８では十分な空きスペースが利用可能かどうか判断しても良い。例えば、判断ステート２０４は、キャッシュ部分Ｃ１を追加するのに十分なスペースがあるかどうか判断しても良い。そうでなければ、プロセス２００は判断ステート２０６に移る。判断ステート２０６は、ユーザがキャッシュ部分Ｃ１のないボリュームを作成したいかどうか判断しても良い。そうならば、次に、プロセス２００はステート２１０に移るだろう。ステート２１０は、対応するキャッシュ部分Ｃ１のないボリュームＬＵＮ０を作成する。ステート２１０は、対応するキャッシュ部分Ｃ１のないボリュームＬＵＮ０を作成する。そうでなければ、プロセス２００はステート２０８に移る。ステート２０８は、ボリュームＬＵＮ０の作成を止める。回路１０８に空きスペースがある場合、プロセス２００はステート２１２に移る。ステート２１２はキャッシュ部分Ｃ１及びボリュームＬＵＮ０を作成する。ステート２１４はボリュームＬＵＮ０を対応するキャッシュ部分Ｃｎにリンクしても良い。ステート２１６は、オペレーティングシステム及び／又はアプリケーションプログラムによりキャッシュ部分ＣｎにおけるスペースとボリュームＬＵＮ０へのアクセスを許可しても良い。
【００２０】
図３を参照すると、システム１００’の別の実施形態が示される。システム１００’は多くのキャッシュセクション１０８ａ−１０８ｎを実現するだろう。一例では、キャッシュセクション１０８ａ−１０８ｎのそれぞれは個別のデバイスとして実現されるだろう。別の例では、キャッシュセクション１０８ａ−１０８ｎのそれぞれは、同じデバイスの異なる部分に実現されるだろう。キャッシュ部分１０８ａ−１０８ｎが個別のデバイス上に実現される場合、システム１００’のインサービス修復が実行されるだろう。例えば、別のキャッシュセクション１０８ａ−１０８ｎがインサービスを存続している間に、キャッシュセクション１０８ａ−１０８ｎの１つは交換されるだろう。一例では、ボリュームＬＵＮ０にリンクされるキャッシュ部分１０８ａのキャッシュ部分Ｃ１及びキャッシュ部分１０８ｎのキャッシュ部分Ｃ１が示される。対応するボリュームＬＵＮ０−ＬＵＮｎにキャッシュ部分１０８ａ−１０８ｎの２以上のそれぞれのキャッシュ部分Ｃ１−Ｃｎの１つ以上のリンクにより、キャッシュリダンダンシは実現されるだろう。ボリュームＬＵＮ０にリンクされてキャッシュ部分Ｃ１は示されているが、ボリュームＬＵＮ０−ＬＵＮｎのそれぞれにリンクされた特定のキャッシュ部分Ｃ１−Ｃｎは、特定の実施形態のその設計基準を満たすように修正されるだろう。
【００２１】
図４を参照すると、システム１００”の別の実施形態が示される。システム１００”はキャッシュプールとして回路１０８’を実現するだろう。回路１０８’は、ボリュームＬＵＮ０−ＬＵＮｎの数より大きいキャッシュセクションＣ１−Ｃｎの数を実現するだろう。キャッシュ部分Ｃ１−Ｃｎの１つ以上はボリュームＬＵＮ０−ＬＵＮｎのそれぞれにリンクされるだろう。例えば、ボリュームＬＵＮ１は、キャッシュ部分Ｃ２及びキャッシュ部分Ｃ４にリンクされて示される。ボリュームＬＵＮｎは、キャッシュ部分Ｃ５、キャッシュ部分Ｃ７及びキャッシュ部分Ｃ９にリンクされて示される。ボリュームＬＵＮ０−ＬＵＮ１のそれぞれにリンクされた特定のキャッシュ部分Ｃ１−Ｃｎが特定の実施形態のその設計基準を満たすように修正されるだろう。キャッシュ部分Ｃ１−Ｃｎは同じ大きさ又は異なる大きさを有して実現されるだろう。キャッシュ部分Ｃ１−Ｃｎが同じ大きさを有して実現される場合、キャッシュ部分Ｃ１−Ｃｎの１つ以上をボリュームＬＵＮ０−ＬＵＮｎの単一の１つに割り当てることは、より高い負荷を経験するボリュームＬＵＮ０−ＬＵＮ１の追加のキャッシングを許可するだろう。キャッシュ部分Ｃ１−Ｃｎは、受信した入出力要求のボリュームに応じてボリュームＬＵＮ０−ＬＵＮ１にダイナミックに割り当てられるだろう。例えば、キャッシュ部分Ｃ１−Ｃｎの構成は、初期設定の後に１回以上再構成されるだろう。
【００２２】
一般に、図３のシステム１００’は多くのキャッシュセクション１０８ａ−１０８ｎを実現する。図１のキャッシュセクション１０８と比較されたとき、図４のシステム１００”はより大きなキャッシュセクション１０８’を実現する。システム１００’及び１００”の組合せが実現されるだろう。例えば、図３のキャッシュ回路１０８ａ−１０８ｎのそれぞれは、図４のより大きなキャッシュ回路１０８’で実現されるだろう。多くの回路１０８’を実現することにより、システム１００”はリダンダンシを実現しても良い。システム１００、システム１００’及びシステム１００”の他の組合せが実現されるだろう。
【００２３】
システム１００のファイルキャッシング回路１０８は通常記憶アレイ１０６と同じサブシステムにおいて利用可能になる。ファイルキャッシングは特定のボリュームＬＵＮ０−ＬＵＮｎ専用であるだろう。一例では、ファイルキャッシング回路１０８はソリッドステートデバイスのグループ中に分散されるかもしれない。そのようなソリッドステートデバイスが基準化されるだろう。
【００２４】
システム１００は、特定のボリュームＬＵＮ０−ＬＵＮｎのキャッシング専用の回路１０８の無限のおよび／又は拡張可能な容量を供給するだろう。ソリッドステートデバイスとしてキャッシュ回路１０８を実現することによって、特定のキャッシュ読み取りの全面的なアクセス時間は低減されるだろう。アクセス時間の低減が生じる一方で全面的なアクセス密度は増大する。キャッシュ回路１０８は、ボリュームＬＵＮ０−ＬＵＮｎの総合的業績を上昇させるだろう。
【００２５】
キャッシュグループ１０８は、システム１００を製造するために単に総原価を僅かに増やすソリッドステート記憶装置を用いて実現されるだろう。特定の実施形態では、キャッシュグループ１０８はデータ不良の場合にはリダンダンシを提供するためにミラーリングされるだろう。システムは、異なるアプリケーションを用いる複数のオペレーティングシステム及び／又は複数ユーザがアレイ１０６にアクセスを必要とするかもしれない企業レベル記憶域ネットワーク（ＳＡＮ）環境に有用であるだろう。例えば、メッセージ通信、ウェブ及び／又はデータベースサーバアプリケーションはシステム１００を実現するだろう。図２のフローチャートによって動作された機能は、関連する技術に熟練している人々に明らかであるように本明細書の教示によってプログラムされた従来の多目的デジタルコンピュータを用いて実現されるだろう。更に関連する技術に熟練している人々に明らかであるように本開示の教示に基づいた熟練したプログラマは適切なソフトウェアコーディングを容易に作成することができる。
【００２６】
本発明は、ＡＳＩＣ、ＦＰＧＡの作成、又は従来の構成回路の適切なネットワークを相互に連結させることによっても実現され、ここに説明されるように、それらの変更は当業者に容易に明らかとなるであろう。
【００２７】
本発明は、更に本発明によるプロセスを実行するようにコンピュータをプログラムするために用いることができる指示を含む記憶媒体であるコンピュータ製品を含むだろう。記憶媒体は限定されないが、フロッピー（登録商標）ディスク、光ディスク、ＣＤ−ＲＯＭ、光磁気ディスク、ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、磁気又は光カード、又は電子指示を格納するのに好適ないかなるタイプの媒体を含むいかなるタイプのディスクを含む。
【００２８】
ここに用いられた用語「同時」は、ある普通拍子期間を共有する現象であるが、同じ時点での開始、同じ時点での終了、又は同じ持続時間を有する現象に限定する意図ではない。
【００２９】
本発明はその好ましい実施形態に関連して特に示され説明されたが、発明の範囲から外れることなく形状と細部における様々な変更をなし得ることが当業者によって理解されるだろう。
【図１】
2011518392.tif 000003
【図２】
2011518392.tif 000004
【図３】
2011518392.tif 000005
【図４】
2011518392.tif 000006
【国際調査報告】
2011518392.tif 000007