(57)【要約】  導波路を作製する方法は、（ａ）基板（２２）と、基板上の下部クラッディング（２０）層と、下部クラッディング層上に窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むコア層（２４）と、を含む導波路構成体を提供すること、（ｂ）コア層をパターン化すること、及び（ｃ）導波路構成体をアニール（２８）すること、を含む。
2011505596.tif 000002
【特許請求の範囲】
【請求項１】
導波路を作製する方法であって、
（ａ）基板と、前記基板上の下部クラッディング層と、前記下部クラッディング層上に窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むコア層と、を含む導波路構成体を提供すること、
（ｂ）前記コア層をパターン化すること、及び
（ｃ）前記導波路構成体をアニールすること、
を含む、方法。
【請求項２】
前記コア層をパターン化した後かつ前記導波路構成体をアニールする前に、上部クラッディング層を前記コア層上に堆積させることを更に含む、請求項１に記載の方法。
【請求項３】
前記基板がシリコンウェハである、請求項１又は２に記載の方法。
【請求項４】
前記下部クラッディング層が二酸化ケイ素を含む、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
前記下部クラッディング層が、約０．５μｍ〜約５０μｍの厚さを有する、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
前記下部クラッディング層が、約０．５μｍ〜約３μｍの厚さを有する、請求項５に記載の方法。
【請求項７】
前記コア層が、０．１μｍ〜約１μｍの厚さを有する、請求項１〜６のいずれか一項に記載の方法。
【請求項８】
前記上部クラッディング層が、約０．０５μｍ〜約５０μｍの厚さを有する、請求項２に記載の方法。
【請求項９】
前記上部クラッディング層が、約０．０５μｍ〜約３μｍの厚さを有する、請求項８に記載の方法。
【請求項１０】
前記コア層が、約１．６〜約４．６の屈折率を有する、請求項１〜９のいずれか一項に記載の方法。
【請求項１１】
前記コア層が、約１．６〜約３．８の屈折率を有する、請求項１０に記載の方法。
【請求項１２】
前記コア層が、窒化ケイ素又はアモルファスシリコンを含み、前記コア層の窒素含有率が、約２０ｍｏｌ％より大きい、請求項１〜１１のいずれか一項に記載の方法。
【請求項１３】
前記コア層のパターン化が、フォトリソグラフィ及び反応性イオンエッチングを含む、請求項１〜１２のいずれか一項に記載の方法。
【請求項１４】
前記コア層のパターン化が、前記コア層内のリッジをパターン化することを含む、請求項１〜１２のいずれか一項に記載の方法。
【請求項１５】
アニーリングが、約６００℃〜約１０００℃の温度で行われる、請求項１〜１４のいずれか一項に記載の方法。
【請求項１６】
アニーリングが、約７００℃〜約９００℃の温度で行われる、請求項１５に記載の方法。
【請求項１７】
二酸化ケイ素の下部クラッディング層上にパターン化されたコア層を含む導波路であって、前記コア層は、窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含み、約１．６〜約４．６の屈折率を有し、本質的に亀裂がなく、リッジ導波路又はチャネル導波路である、導波路。
【請求項１８】
前記パターン化されたコア層上に二酸化ケイ素の上部クラッディング層を更に含む、請求項１７に記載の導波管。
【請求項１９】
前記導波路が、約１３１０ｎｍ〜約１５６５ｎｍの波長において約０．１５ｄＢ／ｃｍ未満の光学的損失を示す、請求項１７又は１８に記載の導波管。
【請求項２０】
前記導波管がリッジ導波路である、請求項１７〜１９のいずれか一項に記載の導波路。
【請求項２１】
前記導波管はチャネル導波路である、請求項１７〜１９のいずれか一項に記載による導波路。
【請求項２２】
リング共振器を作製する方法であって、
（ａ）基板と、前記基板上の下部クラッディング層と、前記下部クラッディング層上に窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むコア層と、を含む導波路構成体を提供すること、
（ｂ）前記コア層をパターン化すること、
（ｃ）上部クラッディング層を前記コア層上に堆積してサンドイッチ型導波路構成体を提供すること、
（ｄ）前記サンドイッチ型導波路構成体をアニールすること、
（ｅ）窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むリング共振層を、前記アニールされたサンドイッチ型導波路構成体の上に堆積させること、及び
（ｆ）リングを前記リング共振層の中にパターン化すること、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光導波路を作製する方法に関する。別の態様では、本発明は窒化ケイ素系及びアモルファスシリコン系の光導波路に関する。
【背景技術】
【０００２】
光導波路は、一般的に光通信の用途に使われる。光導波路は普通下部クラッディング層と上部クラッディング層との間に挟まれているコア層を含む。一般的には、コア層は下部及び上部クラッディング層よりも高い屈折率を有する。
【０００３】
従来、コア及びクラッディング層を形成するためにシリカが使われたが、コア層はクラッディング層に対してその屈折率を上げるために（例えば、ゲルマニウム、リン、又はチタンで）ドープされた。近年においては、プラズマ化学気相堆積法（ＰＥＣＶＤ）によって成長した窒化ケイ素又は酸窒化ケイ素のコア層を使うことによってコア層とクラッディング層との間の屈折率差がより大きい光導波路を作製することにいっそう重点的に取り組まれている。
【０００４】
しかしながら、ＰＥＣＶＤで成長した窒化ケイ素及び酸窒化ケイ素のコア層においては、光通信用途において使用される赤外（ＩＲ）波長で高い光学的損失（例えば、５〜１０ｄＢ／ｃｍ）がしばしば観測されている。この損失は、シラン、亜酸化窒素、及び／又はアンモニアガスの前駆体からＰＥＣＶＤ中にコア層に組み入れられるＳｉ−Ｈ、Ｎ−Ｈ及び−ＯＨの結合に起因していると考えられている。したがって、コア層内のＳｉ−Ｈ、Ｎ−Ｈ及び−ＯＨの結合を取り除くために、コア層を高温でアニールする必要がある。
【０００５】
したがって、窒化ケイ素系及び酸窒化ケイ素系のリッジ導波路は、通常図１（ａ）〜１（ｅ）に示される順序に従って作製される。まず、図１（ａ）に示されているように、下部クラッディング層１０（例えば、二酸化ケイ素の下部クラッディング）がシリコンウェハの基板１２の上に堆積される。それから、図１（ｂ）に示されているように、窒化ケイ素又は酸窒化ケイ素のコア層１４が、ＰＥＣＶＤを使って下部クラッディング層１０の上に堆積される。次に、図１（ｃ）に描かれているように、この構造体がアニールされ１８、それから図１（ｄ）に示されているように、コア層１４がパターン化される。最後に、図１（ｅ）に示されているように、上部クラッディング層１６（例えば、二酸化ケイ素の上部クラッディング層）が、アニールされパターン化されたコア層１４の上に堆積される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、約１．６を超える屈折率を有する酸窒化ケイ素のコア層は、高温のアニーリング（例えば、約１０００℃以上でのアニーリング）の結果として亀裂を起こすことがある。亀裂の発生は、酸窒化ケイ素のコア層、クラッディング層、及びシリコンウェハの異なる熱膨張係数による。この異なる熱膨張係数は、層内の誘発された引張応力の数値が許容できないほど高くなるのを引き起こす。亀裂発生の問題は、窒化ケイ素膜が酸窒化ケイ素膜よりも高い引張応力を有しているため、窒化ケイ素では更に悪化することがある。
【課題を解決するための手段】
【０００７】
前述を考慮し、コア層の屈折率が約１．６を超える光学的損失の低いリッジ導波路を作製する方法の必要性があるものと我々は認識する。
【０００８】
簡潔に言えば、一つの態様では、本発明は、光導波路を作製する方法を提供する。本方法は、（ａ）基板と、基板上の下部クラッディング層と、下部クラッディング層上に窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むコア層と、を含む導波路構成体を提供すること、（ｂ）コア層をパターン化すること、及び（ｃ）導波路構成体をアニールすること、を含む。好ましくは、本方法は、コア層をパターン化した後かつ光導波路構成体をアニールする前に、上部クラッディング層をコア層上に堆積させることを更に含む。
【０００９】
意外にも本発明の方法は、コア層をパターン化する前にアニーリングを実行する従来のリッジ導波路の作製方法と比べて、低い温度で及び短時間に、窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金のコア層の効果的で亀裂のないアニーリングを可能にする。本発明の方法の低温でのアニーリングは、高温でのアニーリングと比べて応力を低減することができ、それによってデバイスの品質を高めることができる。
【００１０】
別の態様では、本発明は、リング共振器を作製する方法を提供する。本方法は、（ａ）基板と、基板上の下部クラッディング層と、下部クラッディング層上に窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むコア層と、を含む導波路構成体を提供すること、（ｂ）コア層をパターン化すること、（ｃ）上部クラッディング層をコア層上に堆積してサンドイッチ型導波路構成体を提供すること、（ｄ）サンドイッチ型導波路構成体をアニールすること、（ｅ）窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むリング共振層を、アニールされたサンドイッチ型導波路構成体の上に堆積させること、及び（ｆ）リングをリング共振層の中にパターン化すること、を含む。
【００１１】
更に別の態様では、本発明は、二酸化ケイ素の下部クラッディング層上にパターン化されたコア層を含むリッジ導波路又はチャネル導波路を提供し、コア層は、窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含み、約１．６〜約４．６の屈折率を有し、本質的に亀裂がないものである。
【００１２】
本明細書において使用される時、
「二酸化ケイ素」とは、ＳｉＯ２を意味し、ホウ素、リン、フッ素、チタン、アルミニウム、ジルコニウムなど、及びそれらの組み合わせのような要素で必要に応じてドープされている。
【００１３】
「窒化ケイ素」は、Ｓｉ３Ｎ４、及びＳｉＯｘＮｙの化学式で表される酸窒化ケイ素化合物を含み、式中０＜ｙ＜４／３及び０＜ｘ＜２であり、
「本質的に亀裂がない」とは、光学顕微鏡を使って見た時に直径４インチ（１０ｃｍ）のウェハ内でコア層に亀裂がないことを意味する。
【図面の簡単な説明】
【００１４】
【図１（ａ）】概略的側面図を使った、リッジ導波路を作製する従来の方法。
【図１（ｂ）】概略的側面図を使った、リッジ導波路を作製する従来の方法。
【図１（ｃ）】概略的側面図を使った、リッジ導波路を作製する従来の方法。
【図１（ｄ）】概略的側面図を使った、リッジ導波路を作製する従来の方法。
【図１（ｅ）】概略的側面図を使った、リッジ導波路を作製する従来の方法。
【図２（ａ）】概略的側面図を使った、本発明のリッジ導波路を作製する方法。
【図２（ｂ）】概略的側面図を使った、本発明のリッジ導波路を作製する方法。
【図２（ｃ）】概略的側面図を使った、本発明のリッジ導波路を作製する方法。
【図２（ｄ）】概略的側面図を使った、本発明のリッジ導波路を作製する方法。
【図２（ｅ）】概略的側面図を使った、本発明のリッジ導波路を作製する方法。
【図３（ａ）】概略的側面図を使った、本発明のチャネル導波路を作製する方法。
【図３（ｂ）】概略的側面図を使った、本発明のチャネル導波路を作製する方法。
【図３（ｃ）】概略的側面図を使った、本発明のチャネル導波路を作製する方法。
【図３（ｄ）】概略的側面図を使った、本発明のチャネル導波路を作製する方法。
【図３（ｅ）】概略的側面図を使った、本発明のチャネル導波路を作製する方法。
【図４】実施例１のリング共振器の受信電力対波長のプロット。
【図５】比較実施例１のリング共振器の受信電力対波長のプロット。
【発明を実施するための形態】
【００１５】
本発明の導波路は、図２（ａ）〜２（ｅ）及び図３（ａ）〜３（ｅ）に図示されている方法を用いて作製することができる。図２（ａ）〜２（ｅ）に図示されている方法は、リッジ導波路の作製を示している。まず、図２（ａ）に示されているように、下部クラッディング層２０（例えば、二酸化ケイ素の下部クラッディング層）が基板２２（例えば、シリコンウェハ基板）の上に堆積される。それから、図２（ｂ）に示されているように、窒化ケイ素又はアモルファスシリコンのコア層２４が下部クラッディング層２０の上に堆積される。次に、図２（ｃ）に示されているように、コア層２４がリッジパターンでパターン化される。それから、図２（ｄ）に示されているように、上部クラッディング層２６（例えば、二酸化ケイ素の上部クラッディング層）が、パターン化されたコア層２４の上に堆積される。最後に、図２（ｅ）に描かれているように、導波路がアニールされる２８。図３（ａ）〜３（ｅ）は、チャネル導波路の作製を図示している。チャネル導波路を作製する方法は、コア層がチャネル３４の周りで完全にエッチングされる（図３（ｃ）に示されているように）のを除いては、本質的にはリッジ導波路を作製する方法と同じである。
【００１６】
本発明の導波路は、基板上で支持された導波路構成体を含んでいる。基板は通常、シリコン、サファイア、又は溶融石英のような市販の材料で構成されている。好ましくは、基板はシリコンウェハである。
【００１７】
導波路構成体は、低屈折率の下部クラッディング層（即ち、コア層の屈折率よりも低い屈折率を有する材料を含んだクラッディング層）の上に高屈折率の窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金のコア層を含む。導波路構成体は、コア層が低屈折率の下部クラッディング層と低屈折率の上部クラッディングとの間に挟まれたサンドイッチ型導波路構成体であることが好ましい。
【００１８】
下部クラッディング層は、例えば、二酸化ケイ素、酸化ジルコニウム、酸化アルミニウム、フッ化マグネシウム、低屈折率でドープされたシリカ（例えば、ホウ素、リン、又はフッ素でドープされたシリカ）などの相対的に低い屈折率のアモルファス材を含む。下部クラッディング層は、二酸化ケイ素を含むのが好ましい。下部クラッディング層は、約１．３〜約１．５の屈折率を有するのが好ましい。下部クラッディング層は当該技術分野において既知の方法によって基板上に堆積されることが可能である。例えば、下部クラッディング層は、ＰＥＣＶＤ、大気圧化学気相堆積（ＡＰＣＶＤ）、又は低圧化学気相堆積（ＬＰＣＶＤ）などの化学気相堆積（ＣＶＤ）プロセス、スパッタリング、蒸発、電子ビーム蒸発、分子線エピタキシー、及びパルスレーザー堆積などの物理気相堆積（ＰＶＤ）プロセス、火炎加水分解堆積（ＦＨＤ）、並びにゾル−ゲルプロセスを用いて堆積することができる。下部クラッディング層はＰＥＣＶＤを用いて堆積されるのが好ましい。
【００１９】
通常は、下部クラッディング層は約０．５μｍ〜約５０μｍの厚さを有する（好ましくは、約０．５〜約３μｍ）。
【００２０】
コア層は、窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金（好ましくは、窒化ケイ素又はアモルファスシリコン、より好ましくは、窒化ケイ素）を含む。コア層が窒化ケイ素を含む場合、コア層の窒素含有率は通常約２０ｍｏｌ％を超える。好ましくは、コア層は約１．６〜４．６、より好ましくは約１．６〜約３．８、最も好ましくは約１．６〜約２．０の屈折率を有する。コア層は、上述された堆積技術のいずれかを用いて下部クラッディング層の上に堆積することができる。好ましくは、コア層はＰＥＣＶＤを用いて堆積する。
【００２１】
通常、コア層は約０．１μｍ〜約２μｍ（好ましくは、約０．１μｍ〜約１μｍ）の厚さを有する。
【００２２】
コア層は、例えば、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）による、又はイオンビームエッチングによる（好ましくは、フォトリソグラフィ及びＲＩＥ）ような、当該技術分野において既知のパターン化技術を用いてパターン化できる。通常、リッジ又はチャネルは、約０．５μｍ〜約７μｍの幅を有する。
【００２３】
コア層がパターン化された後で、その上に任意の上部クラッディング層を堆積してもよい。上部クラッディング層は、例えば、二酸化ケイ素、酸化ジルコニウム、酸化アルミニウム、フッ化マグネシウム、低屈折率でドープされたシリカ（例えば、ホウ素、リン、又はフッ素でドープされたシリカ）などの相対的に低い屈折率のアモルファス材を含む。好ましくは、上部クラッディング層は二酸化ケイ素を含む。好ましくは、下部クラッディング層は約１．３〜約１．５の屈折率を有する。下部クラッディング層は、上述されたもののような当該技術分野において既知の方法によって基板上に堆積することができる。通常、上部クラッディング層は、約０．０５μｍ〜約５０μｍ（好ましくは、約０．０５μｍ〜約３μｍ）の厚さを有する。
【００２４】
導波路構成体は、コア層がパターン化された後で（又はもし導波路構成体がサンドイッチ型の構成体であれば、上部クラッディング層が堆積された後で）アニールすることができる。本発明の方法は、従来のプロセスよりも低温でのアニーリングを可能にし、それ故、応力誘起複屈折が小さい導波路を提供する。例えば、サンドイッチ型導波路を約６００℃〜約１０００℃（好ましくは、約７００℃〜約９００℃）の温度で効果的にアニールすることができる。本発明の方法は、またアニーリングの時間を減らすことを可能にするので、生産コストを減らすことを可能にする。導波路を少なくとも約１時間（好ましくは、約２時間〜約４時間）アニールするのが好ましい。その結果として得られた導波路は、本質的に亀裂がなく、光通信用途で使用される波長において低い光学的損失を示す。好ましくは、導波路は、約１３１０ｎｍ〜約１５６５ｎｍの波長において約０．１５ｄＢ／ｃｍ未満（より好ましくは、約０．１ｄＢ／ｃｍ未満）の光学的損失を示す。
【００２５】
本発明の導波路は、例えばスプリッター、スイッチ、光ファイバー、方向性結合器などのような光通信用途向け、又は光バイオセンサー向けの様々なデバイスを作製するのに使用することができる。
【実施例】
【００２６】
本発明の目的及び利点は以下の実施例によって更に例示されているが、それらの実施例に列挙されている特定の材料及びその量、並びに他の条件及び詳細は、本発明を不当に制限するものと解釈されるべきではない。
【００２７】
実施例１：（アニールされた）ＳｉＯ２／ＳｉＮリッジ／ＳｉＯ２サンドイッチ型のリング共振器
本発明は、直径１００μｍの縦に結合したリング共振器を作製することによって実施説明されている。リング共振器は、以下のように作製された。
【００２８】
屈折率１．４６を持つ厚さ３μｍのホウリンケイ酸ガラス（ＢＰＳＧ）下部クラッディング層が、０．５ｍｍのＳｉウェハ（１００）（Ｓｉウェハは、モントコ・シリコン・テクノロジーズ社、スプリングシティ、ペンシルベニア州（Montco Silicon Technologies, Inc., Spring City, PA）から入手した）上に、表１に記載されている以下のパラメーターを使ってプラズマ化学気相堆積法（ＰＥＣＶＤ、オックスフォード・インストルメンツ、ヤットン、英国（Oxford Instruments, Yatton, UK）から入手可能なモデル・プラズマラボ（商標）システム１００））によって堆積された。
【００２９】
【表１】
2011505596.tif 000003
【００３０】
ＢＰＳＧ下部クラッディング層がＳｉウェハ上に形成された後、サンプルはランプ速度５℃／分で火炉中で１０８０℃まで加熱され、ＢＰＳＧをリフローさせるために約４時間その温度に保たれた。熱処理の後、厚さ２５０ｎｍのＳｉＮのコア層は、表２で説明されている以下のパラメーターを使ったＰＥＣＶＤによってＢＰＳＧ下部クラッディング層上に堆積された。
【００３１】
【表２】
2011505596.tif 000004
【００３２】
ＳｉＮのコア層の屈折率はメトリコン・モデル２０１０プリズムカプラー（Metricon Model 2010 Prism Coupler）（メトリコン社，ペニングトン、ニュージャージー州（Metricon Corporation, Pennington, NJ））を使って計測され、２と計測された。
【００３３】
ＳｉＮのコア層の堆積が完了した後、以降「ＰＲ」と呼ばれるポジ型フォトレジスト（エレクトロニック・マテリアルズ社、スパータンバーグ、サウスカロライナ州（Electronic Materials Inc., Spartanburg, SC）から入手可能なシップリー（Shipley）ＰＲ１８１３）が、スピンコーティングによってＳｉＮのコア層上にコーティングされた。ＰＲ層は導波路パターンマスク及び標準フォトリソグラフィ技術を使ってパターン化された。次に、導波路のコア層をエッチングしリッジ導波路のコアを形成するために、エッチングプロセスが実施された。反応性イオンエッチング（ＲＩＥ、モデル・プラズマラボ（商標）システム１００、オックスフォード・インストルメンツ、ヤットン、英国（Oxford Instruments, Yatton, UK）から入手可能）が、表３で説明されている以下の条件に従って実施された。導波路は名目上、幅２．５μｍであり、エッチングの深さは５０〜２００ｎｍであった。
【００３４】
【表３】
2011505596.tif 000005
【００３５】
イオンエッチングの次に、厚さ１００ｎｍのＳｉＯ２上部クラッディング層を、パターン化された導波路上に堆積してＳｉＯ２／ＳｉＮリッジ／ＳｉＯ２サンドイッチ型導波路構成体を形成した。ＳｉＯ２の上部クラッディング層は、表４に説明されている以下の条件に従ってＰＥＣＶＤを使って堆積された。
【００３６】
【表４】
2011505596.tif 000006
【００３７】
結果として生じたサンプルは火炉の中に入れられ、暖冷速度２℃／分を使って８００℃の温度で５時間空気中でアニールされた。導波路には光学顕微鏡で見て亀裂がなかった。
【００３８】
サンドイッチ型導波路をアニールした後、リング共振器を上部クラッディング層上に作製した。これは、表２で説明されているのと同じ堆積パラメーターを使って、厚さ２５０ｎｍのＳｉＮ層をＳｉＯ２／ＳｉＮリッジ／ＳｉＯ２のサンドイッチ型導波路に堆積することによって行われた。直径１００μｍのリングは、リングマスクを使った標準フォトリソグラフィプロセスによって画定され、その後、表３で説明されているのと同じエッチングパラメーターを使って、反応性イオンエッチング（ＲＩＥ）が続いた。ＰＲのエッチングの後、個々のチップが光学的測定のために切断され、研磨された。光学的測定は、ヌフォトン（Nuphoton）ＮＰ２５００−ＡＳＥ（ヌフォトン・テクノロジーズ社、ムリエタ、カリフォルニア州（Nuphoton Technologies, Inc., Murrieta, CA））を光源として及びＪＤＳユニフェイズ（Uniphase）ＰＳ３  ＰＤＬ  マルチメーター（ＪＤＳユニフェイズ社、ミルピタス、カリフォルニア州）（JDS Uniphase Corporation, Milpitas, CA））を検出器として使って得られた。１００μｍのリングのリング共振器の受信電力対波長のプロットが、図４に示されている。相対的に平坦な曲線が観察された。１４９５ｎｍ〜１５５５ｎｍの波長では、吸収が最小限であった。
【００３９】
比較実施例１：（アニーリングなしの）ＳｉＯ２／ＳｉＮリッジ／ＳｉＯ２サンドイッチ型のリング共振器
別のサンプルが、導波路がアニールされなかったこと以外は実施例１に説明されているプロセスを使って作製された。１００μｍのリングのリング共振器の受信電力対波長のプロットは、図５に示されている。このサンプルでは、Ｎ−Ｈ及びＳｉ−Ｈの振動倍音吸収のために１４９５ｎｍ〜１５５５ｎｍの波長において強い導波路吸収が観測された。
【００４０】
比較実施例２：（パターン化なしで、アニールされた）平面ＳｉＯＮコア層の作製
厚さ７００ｎｍのＳｉＯＮのコア層が、表５に説明されている以下のパラメーターを使ってＰＥＣＶＤによっていくつかのＳｉウェハ上に堆積された。
【００４１】
【表５】
2011505596.tif 000007
【００４２】
ＳｉＮコア層の屈折率はメトリコン（Metricon）モデル２０１０プリズムカプラーを使って計測され、１．７８と計測された。
【００４３】
比較実施例２のＳｉＯＮコア層は火炉中でランプ速度２℃／分で６００℃、７００℃、８００℃、９００℃、及び１０００℃で３０分間アニールされた。
【００４４】
実施例２及び３：（パターン化され、アニールされた）リッジＳｉＯＮコア層の作製
比較実施例２で説明されているように準備されたＳｉＯＮコーティングの厚さ７００ｎｍの層でコーティングされたＳｉウェハのいくつかがＰＲでコーティングされ、そのＰＲ層は導波路パターンマスク及び標準フォトリソグラフィ技術を使ってパターン化された。リッジ導波路コア（実施例２では１００μｍリッジ、実施例３では５０μｍリッジ）を形成するために、表３に説明されている条件に従って、反応性イオンエッチングが実施された。
【００４５】
実施例２及び３のＳｉＯＮコア層は、火炉中でランプ速度２℃／分で６００℃、７００℃、８００℃、９００℃、及び１０００℃で３０分間アニールされた。ＳｉＯＮコア層には光学顕微鏡を使用して観察した時に亀裂がなかった。
【００４６】
比較実施例３：（パターン化なしで、アニーリングなしの）平面ＳｉＯＮコア層の作製
比較実施例３のサンプルは、それらがアニールされなかった以外は比較実施例２と同じやり方で調製された。
【００４７】
比較実施例４及び５：（パターン化され、アニーリングなしの）平面及びリッジＳｉＯＮコア層の作製
比較実施例４及び５のサンプルは、それらがアニールされなかった以外は実施例２の材料と同じやり方で調製された。反応性イオンエッチングは、リッジ導波路コア（比較実施例４では１００μｍリッジ、比較実施例５では５０μｍリッジ）を形成するために、表３で説明されている条件に従って実施された。
【００４８】
フーリエ変換赤外（ＦＴＩＲ）分析
比較実施例２、３、４、及び５、並びに実施例２及び３は、ニコレット・マグナＩＲ（Nicolet Magna-IR）７５０分光計シリーズＩＩ（ニコレット・アナリティカル・インストルメンツ、マディソン、ウィスコンシン州（Nicolet Analytical Instruments, Madison, WI））を使用するＦＴＩＲ分光法によって分析された。３３５７ｃｍ−１前後の小さなピークが、Ｎ−Ｈ振動モードに割り当てられている。表６は、サンプルのＳｉＯｎ層のＮ−Ｈピーク（３３５７ｃｍ−１）の下部領域を示している。
【００４９】
【表６】
2011505596.tif 000008
【００５０】
実施例４：（アニールされた）ＳｉＯ２／ａ−Ｓｉリッジ／ＳｉＯ２サンドイッチ型のリング共振器
１．４６の屈折率を持つ厚さ３μｍのホウリンケイ酸塩ガラス（ＢＰＳＧ）の下部クラッディング層が、０．５ｍｍのＳｉウェハ（１００）（Ｓｉウェハはモントコ・シリコン・テクノロジーズ社、スプリングシティ、ペンシルベニア州（Montco Silicon Technologies, Inc., Spring City, PA）から入手した）上に、表１に記載されているパラメーターを使ってプラズマ化学気相堆積法（ＰＥＣＶＤ、オックスフォード・インストルメンツ、ヤットン、英国（Oxford Instruments, Yatton, UK）から入手可能なモデル・プラズマラボ（商標）（Model PlasmaLab（商標））システム１００））によって堆積された。
【００５１】
Ｓｉウェハ上にＢＰＳＧ層が形成された後、サンプルは火炉中でランプ速度５℃／分で１０８０℃まで加熱され、ＢＰＳＧをリフローさせるために約４時間その温度に保たれた。熱処理後、厚さ２５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）コア層が、表７で説明されている以下のパラメーターを使ってＰＥＣＶＤによってＢＰＳＧ下部クラッディング層上に堆積された。
【００５２】
【表７】
2011505596.tif 000009
【００５３】
ａ−Ｓｉコア層の堆積が完了した後、以降「ＰＲ」と呼ばれるポジ型フォトレジスト（エレクトロニック・マテリアルズ社、スパータンバーグ、サウスカロライナ州（Electronic Materials Inc., Spartanburg, SC）から入手可能なシップリーＰＲ１８１３（Shipley PR1813））がスピンコーティングによってａ−Ｓｉコア層に塗布された。ＰＲ層は導波路パターンマスク及び標準フォトリソグラフィ技術を使ってパターン化された。導波路コア層をエッチングし、リッジ導波路コアを形成するために、エッチングプロセスを実施した。反応性イオンエッチング（ＲＩＥ、モデル・プラズマラボ（Model PlasmaLab）（商標）システム１００、オックスフォード・インストルメンツ、ヤットン、英国（Oxford Instruments, Yatton, UK）から入手可能）が、表３で説明されている条件に従って実施された。導波路は名目上、幅２．５μｍであり、エッチングの深さは５０〜２００ｎｍであった。
【００５４】
イオンエッチングの後に、厚さ１００ｎｍのＳｉＯ２の上部クラッディング層を、パターン化された導波路上に堆積してＳｉＯ２／ａ−Ｓｉリッジ／ＳｉＯ２のサンドイッチ型導波路構成体を形成した。ＳｉＯ２の上部クラッディング層は、表４に説明されている条件に従ってＰＥＣＶＤを使って堆積された。
【００５５】
その結果生じた導波路サンプルは火炉の中に入れられ、暖冷速度２℃／分を使って８００℃で５時間空気中でアニールされた。アニーリング後、導波路には光学顕微鏡で観察した時に亀裂がなかった。
【００５６】
本発明の範囲及び趣旨から逸脱することなく本発明に対する様々な修正及び変更が当業者には明らかになるであろう。本発明は、本明細書に説明されている発明の例示的な実施形態及び実施例によって不当に制限されるものではなく、そのような実施例及び実施形態は例としてのみ提示されるものであり、本発明の範囲は、以下に説明される特許請求の範囲によってのみ制限されるものであることを理解すべきである。
【図１ａ】
2011505596.tif 000010
【図１ｂ】
2011505596.tif 000011
【図１ｃ】
2011505596.tif 000012
【図１ｄ】
2011505596.tif 000013
【図１ｅ】
2011505596.tif 000014
【図２ａ】
2011505596.tif 000015
【図２ｂ】
2011505596.tif 000016
【図２ｃ】
2011505596.tif 000017
【図２ｄ】
2011505596.tif 000018
【図２ｅ】
2011505596.tif 000019
【図３ａ】
2011505596.tif 000020
【図３ｂ】
2011505596.tif 000021
【図３ｃ】
2011505596.tif 000022
【図３ｄ】
2011505596.tif 000023
【図３ｅ】
2011505596.tif 000024
【図４】
2011505596.tif 000025
【図５】
2011505596.tif 000026
【国際調査報告】
2011505596.tif 000027
2011505596.tif 000028
2011505596.tif 000029
2011505596.tif 000030
2011505596.tif 000031