(57)【要約】  ＵＳＢハブを有するＵＳＢ−ｔｏ−イーサネット・コントローラを単一の集積回路（ＩＣ）のＵＥＣ（ＵＳＢ−Ｅｔｈｅｒｎｅｔ  Ｃｏｍｂｉｎａｔｉｏｎ）装置に統合可能である。ＵＥＣは、イーサネット・ポート、複数のダウンストリームＵＳＢポート、及びＵＳＢホストコントローラに接続するためのアップストリームＵＳＢポートをエンドユーザーに提供可能である。ＵＳＢハブポートの中の１つ又は複数のものは、ＩＣから引き出し可能であり、これにより、エンドユーザーは、これらのポートを１つ又は複数の任意のＵＳＢ装置に接続可能である。第３ハブポートは、物理レイヤを伴わない内部ダウンストリームポートであってよく、且つ、イーサネット・コントローラに接続するべく構成可能であり、このイーサネット・コントローラは、ＵＳＢ装置コントローラを有することができる。イーサネット・コントローラは、ＵＴＭＩなどのデジタルインターフェイスを介して内部ダウンストリーム・ポートに接続可能である。ＵＥＣ装置は、ホスト・コンピュータからは、イーサネット・コントローラとＵＳＢハブという２つの別個の装置として見えることになる。イーサネット・コントローラは、内部ダウンストリーム・ポート上における永久装着された装置として見えることになる。
2011530743.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）ハブと、
イーサネット・コントローラと、
前記ＵＳＢハブを前記イーサネット・コントローラに結合し、前記ＵＳＢハブと前記イーサネット・コントローラの間のデータ・トラフィックを管理するデジタル・インターフェイスと、
周期的信号を生成するべく構成された水晶と、
前記周期的信号に基づいて、第１クロック信号及び第２クロック信号を生成するべく構成された制御回路と、
を有し、
前記イーサネット・コントローラは、前記第１クロック信号によってクロッキングされるべく構成され、且つ、前記ＵＳＢハブは、前記第２クロック信号によってクロッキングされるべく構成されている、
システム。
【請求項２】
前記ＵＳＢハブは、物理レイヤ（ＰＨＹ）を伴わない内部ダウンストリーム・ポートを有し、前記イーサネット・コントローラは、ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）モジュールを有し、且つ、前記デジタルインターフェイスは、前記ＵＳＢハブの前記内部ダウンストリーム・ポートを前記イーサネット・コントローラの前記ＭＡＣモジュールに結合するべく構成されている請求項１記載のシステム。
【請求項３】
前記デジタルインターフェイスは、前記ＵＳＢハブと前記イーサネット・コントローラの間のデータ・トラフィックを管理するべく構成されたＵＳＢ装置コントローラ又は前記イーサネット・コントローラと前記ＵＳＢハブの間のデジタルバス接続を提供するべく構成されたＵＴＭＩ（ＵＳＢ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｍａｃｒｏｃｅｌｌ  Ｉｎｔｅｒｆａｃｅ）の中の１つ又は複数のものを有する請求項１記載のシステム。
【請求項４】
前記ＵＳＢハブは、ホストに結合するべく構成された物理レイヤ（ＰＨＹ）を有する少なくとも１つのアップストリームポートを有する請求項１記載のシステム。
【請求項５】
前記イーサネット・コントローラは、ネットワークに結合するべく構成された少なくとも１つの物理レイヤ（ＰＨＹ）を有する請求項１記載のシステム。
【請求項６】
前記ＵＳＢハブは、物理レイヤ（ＰＨＹ）を有する少なくとも１つのダウンストリーム・ポートを有する請求項１記載のシステム。
【請求項７】
前記システムは、単一の集積回路（ＩＣ）上において構成される請求項１記載のシステム。
【請求項８】
物理レイヤ（ＰＨＹ）を伴わない内部ダウンストリーム・ポートを有するＵＳＢハブと、
ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）モジュールを有し、且つ、Ｅｔｔｈｅｒｎｅｔパケットをネットワークへ／から送受信するべく構成されたイーサネット・コントローラと、
前記イーサネット・コントローラの前記ＭＡＣモジュールを前記ＵＳＢハブの前記内部ダウンストリーム・ポートに接続するべく構成され、且つ、前記ＵＳＢハブへの／からの前記イーサネット・パケットに対応する第１データを送受信するべく構成されたデジタル・インターフェイスと、
を有し、
前記ＵＳＢハブは、前記第１データをホストへ／から送受信するべく構成されている、システム。
【請求項９】
前記ＵＳＢハブは、装置に結合するべく構成されたＰＨＹを具備する少なくとも１つの外部ダウンストリーム・ポートを更に有し、前記ＵＳＢハブは、前記少なくとも１つの外部ダウンストリーム・ポートを介して前記第１データを前記装置に／から送受信するべく更に構成されている請求項８記載のシステム。
【請求項１０】
前記ＵＳＢハブは、前記ホストに結合するべく構成されたＰＨＹを有するアップストリーム・ポートを有し、前記ＵＳＢハブは、前記アップストリームポートを介して前記第１データを前記ホストに／から送受信するべく構成されている請求項８記載のシステム。
【請求項１１】
前記ＵＳＢハブは、複数のダウンストリーム・ポートを有し、前記複数のダウンストリーム・ポートの中の少なくとも１つのサブセットは、個々の装置に結合するべく構成された個々のＰＨＹを具備する請求項８記載のシステム。
【請求項１２】
前記イーサネット・コントローラは、前記ホストからは、前記ＵＳＢハブの前記内部ダウンストリーム・ポート上における永久装着された装置として見える請求項８記載のシステム。
【請求項１３】
前記イーサネット・コントローラは、前記ネットワークに結合するべく構成されたＰＨＹを有する請求項８記載のシステム。
【請求項１４】
個別のクロック信号を前記ＵＳＢハブ及び前記イーサネット・コントローラに供給するべく構成された１つ又は複数のＰＬＬ（Ｐｈａｓｅ  ｌｏｃｋｅｄ  Ｌｏｏｐ）を更に有する請求項８記載のシステム。
【請求項１５】
個別のクロック信号を前記ＵＳＢハブに供給するべく構成された第１ＰＬＬと、個別のクロック信号を前記イーサネット・コントローラに供給するべく構成された第２ＰＬＬと、を更に有する請求項８記載のシステム。
【請求項１６】
水晶発振器を更に有し、前記第１ＰＬＬ及び前記第２ＰＬＬは、前記水晶発振器を共有する請求項１５記載のシステム。
【請求項１７】
集積回路（ＩＣ）であって、
データをネットワークに／から送受信するべく構成されたイーサネット・コントローラ回路と、
前記データをホストに／から送受信するべく構成されたＵＳＢハブ回路と、
前記ＵＳＢハブ回路を前記イーサネット・コントローラ回路に結合し、且つ、前記ＵＳＢハブと前記イーサネット・コントローラの間のデータ交換を管理するべく構成されたデジタル・インターフェイスと、
を有するＩＣ。
【請求項１８】
前記ＵＳＢハブ回路及び前記イーサネット・コントローラ回路は、前記ホストからは、２つの別個の装置として見える請求項１７記載のＩＣ。
【請求項１９】
前記ＵＳＢハブ回路は、内部ダウンストリーム・ポートを有し、前記デジタル・インターフェイスは、前記イーサネット・コントローラを前記内部ダウンストリームポートに結合するべく構成されており、且つ、前記イーサネット・コントローラは、前記ホストからは、前記内部ダウンストリーム・ポート上において永久装着された装置として見える請求項１７記載のＩＣ。
【請求項２０】
前記イーサネット・コントローラ回路は、ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）モジュールを有し、前記デジタル・インターフェイスは、前記ＵＳＢハブ回路を前記イーサネット・コントローラの前記ＭＡＣモジュールに結合するべく構成されている請求項１７記載のＩＣ。
【請求項２１】
前記デジタル・インターフェイスは、ＵＴＭＩ（ＵＳＢ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｍａｃｒｏｃｅｌｌ  Ｉｎｔｅｒｆａｃｅ）を有する請求項１７記載のＩＣ。
【請求項２２】
前記イーサネット・コントローラ回路は、ＵＳＢ装置コントローラを有し、前記デジタル・インターフェイスは、前記ＵＳＢ装置コントローラを前記ＵＳＢハブ回路に結合するべく構成されている請求項１７記載のＩＣ。
【請求項２３】
前記ＵＳＢハブは、少なくとも１つのアップストリーム物理レイヤ（ＰＨＹ）と、少なくとも１つのダウンストリームＰＨＹと、少なくとも１つのイーサネットＰＨＹと、を有する請求項１７記載のＩＣ。
【請求項２４】
電力を前記ＵＳＢハブ回路、前記イーサネット・コントローラ回路、及び前記デジタル・インターフェイスに供給するべく構成された１つ又は複数の電圧調整器及び個別のクロック信号を前記ＵＳＢハブ回路、前記イーサネット・コントローラ回路、及び前記デジタル・インターフェイスに供給するべく構成された１つ又は複数のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）の中の１つ又は複数のものを更に有する請求項１記載のＩＣ。
【請求項２５】
周期的信号を生成するべく構成された水晶と、
前記周期的信号に基づいて、前記ＵＳＢハブ回路及び前記イーサネット・コントローラ回路用の個別のクロック信号を生成するべく構成されたＰＬＬと、
を更に有する請求項１７記載のＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、コンピュータ・ネットワーキングに関し、更に詳しくは、組合せ型ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）／イーサネット（Ｅｔｈｅｒｎｅｔ）コントローラ装置の設計に関する。
【背景技術】
【０００２】
現在、コンピュータと外部周辺装置を接続する様々なインターフェイス規格が広く使用されており、そのそれぞれのものが、簡単な接続性を高速において提供することを目的としている。このような規格の例には、ＦｉｒｅＷｉｒｅとも呼ばれるＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ）１３９４規格と、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）と、が含まれ、これらは、いずれも、高速のシリアルバス・プロトコルである。ローカルエリア・ネットワーク（ＬＡＮ）及びワイドエリア・ネットワーク（ＷＡＮ）の両方においてコンピュータを接続するべく最も広く使用されてきたネットワーク規格がイーサネット（登録商標）・プロトコルである。更に詳しくは、イーサネットは、元来、複数のコンピュータステーションが共通ケーブリングシステムを共有するための手段を提供したＣＳＭＡ／ＣＤ（Ｃａｒｒｉｅｒ  Ｓｅｎｓｅ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ  ｗｉｔｈ  Ｃｏｌｌｉｓｉｏｎ  Ｄｅｔｅｃｔｉｏｎ）法に基づいたＩＥＥＥ８０２．３シリーズの規格である。ＣＳＭＡ／ＣＤは、メガビットのレンジ、即ち、Ｍｂｉｔ／ｓｅｃのレンジの転送速度に到達したＥｈｔｅｒｎｅｔシステムの基礎を形成した。最近の交換に基づいた及び／又はルーターに基づいたイーサネット・システムは、Ｇｂｉｔ／ｓｅｃのレンジの転送速度をサポートする能力を有する。イーサネットは、一般に、共有リソースを効率的に使用し、通常、再構成及び保守が容易であり、且つ、コストを低く抑えつつ、多数の製造者及びシステムに跨る互換性を提供する。
【０００３】
イーサネットは、ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）／データリンク・レイヤにおけるネットワーク・アクセスの手段を通じて、且つ、共通アドレッシングフォーマットを通じて、物理レイヤ（ＰＨＹ）のためのいくつかのワイヤリング及びシグナリング規格を定義している。イーサネットにより、ＰＨＹ上において、装置は、通常、個別に送信及び供給されるデータブロックを有するデータパケットを送信することにより、通信可能である。その他のＩＥＥＥ８０２のＬＡＮと同様に、それぞれのイーサネット・ステーションには、単一の４８ビットのＭＡＣアドレスが付与され、このアドレスは、それぞれのデータパケットの宛先及び送信元の両方を指定するべく使用される。ＭＡＣデータ通信プロトコルサブ・レイヤは、７レイヤＯＳＩ（Ｏｐｅｎ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）モデルに規定されたデータリンク・レイヤのサブ・レイヤ（レイヤ２）であり、且つ、ＬＬＣ（Ｌｏｇｉｃａｌ  Ｌｉｎｋ  Ｃｏｎｔｒｏｌ）サブ・レイヤとネットワークの物理レイヤの間のインターフェイスとして機能する。これは、マルチポイント・ネットワーク内においてフルデュプレックスの論理通信チャネルをエミュレートし、通常は、ＬＡＮ又はＷＡＮであるマルチポイント・ネットワーク内においていくつかの端末又はネットワーク・ノードが通信できるようにするアドレッシング及びチャネルアクセス制御メカニズムを提供する。
【０００４】
ＵＳＢは、信じられないほどに多種多様な周辺装置をＰＣユーザーのコンピュータに接続するための機能が強化され且つ使い易いインターフェイスをＰＣユーザーに提供するべく開発された。ＵＳＢの開発は、当初、小さなプロファイルの周辺装置用コネクタから大きな利益を享受するラップトップ・コンピュータを考慮して行われた。ＵＳＢの多数の利益の中の１つが、最小のコンピュータ設備にも影響を及ぼしうる急増するケーブルの低減である。一般に、ＵＳＢは、簡単な接続性をユーザーに提供するため、ＰＣ用の人気のインターフェイスになっている。ＵＳＢは、プリンタ、キーボード、マウス、及びその他の周辺装置のために異なるコネクタを具備する必要性を除去し、且つ、低速のマウス入力からデジタル化されたオーディオ及び圧縮されたビデオに至る様々なデータタイプをサポートしている。更には、ＵＳＢ装置は、ホットプラグ機能を有しており、即ち、ＵＳＢ装置は、ＰＣの電源を切る必要なしに、ＰＣに接続又はＰＣから切断可能である。
【０００５】
ＵＳＢの仕様は、様々な改訂を経てきており、ＵＳＢ２．０規格が、現在、その他のものと共に、高速デジタルビデオ用の人気のインターフェイスとして、ＩＥＥＥ１３９４インターフェイス（「ＦｉｒｅＷｉｒｅ」）に挑んでいる。益々賢く、速く、且つ、小さくなる周辺装置の設計の急増に伴って、携帯可能な電子装置の市場の人気の高まりに対処するべく、ＵＳＢ２．０仕様に対するＯＴＧ（Ｏｎ−Ｔｈｅ−Ｇｏ）  Ｓｕｐｐｌｅｍｅｎｔが開発された。ＵＳＢ及びＯＴＧの利点の中のいくつかのものには、世界中に出荷される１４億を上回る数のＵＳＢ対応型ＰＣ及び周辺装置の形態における組込みサポート、ＵＳＢ−ＩＦによって運営されるコンプライアンス及びロゴプログラムを通じたユーザーのスムーズでトラブルのない体験、知的財産（ＩＰ）ブロックなどの様々なＵＳＢソリューション、ＳＯＣ（Ｓｙｓｔｅｍ−ｏｎ−Ｃｈｉｐ）部品、個別チップ、多数の産業ベンダによって提供されるソフトウェアドライバ及びシステム、並びに、システムニーズに基づいた設計の柔軟性が含まれる。
【０００６】
ＯＴＧ装置は、通常、ＰＣホストを必要とせず、且つ、互いに直接的に通信可能である。例えば、ＰＤＡは、ＰＣと通信するＵＳＢ周辺装置として機能する一方で、ＵＳＢプリンタに対して直接印刷する能力を有するＵＳＢホストとして機能可能である。一般に、設計者は、更に少ない時間及び少ないコストで、更に小さく且つ高速の製品を設計するべく増大する圧力に直面している。同時に、更に小さなディープサブミクロンプロセスの導入は、ＵＳＢ及びＯＴＧなどの技術が必要とする物理レイヤ（ＰＨＹ―トランシーバ）アナログ回路の統合などの新しい課題を生成し、これが、平均仕事量、財政的及び時間的投資、及びシリコンレビションの増大に結び付く。コストを低く抑えつつ、製品開発時間（ｔｉｍｅ−ｔｏ−ｍａｒｋｅｔ）を増大させる１つの方法は、ＰＨＹを別個のチップにおいて提供するというものである。この場合には、設計者は、通常、わずかな時間で、ＵＳＢデジタルロジックの大部分をＡＳＩＣ（Ａｐｐｌｉｃａｔｏｉｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）に統合し、且つ、市場で既に入手可能な実績のある外部ＰＨＹに接続可能である。
【０００７】
ＵＳＢ２．０仕様のリリースに続いて、Ｉｎｔｅｌ社は、ＵＴＭＩ（ＵＳＢ  ２．０  Ｔｒａｎｓｃｅｉｖｅｒ  Ｍａｃｒｏｃｅｌｌ  Ｉｎｔｅｒｆａｃｅ）の仕様をリリースした。ＵＴＭＩは、ＵＳＢトランシーバマクロセル（ＩＰ）とＵＳＢリンク・レイヤ（ＳＩＥ）という２つのＩＰブロックの間のインターフェイスを定義している。例えば、ＵＴＭＩを使用し、ＵＳＢ  ＬｉｎｋとＵＳＢ  ＰＨＹの間をインターフェイスすることができる。ＵＴＭＩ用の信号は、８ビットの双方向データバスとインターフェイスする。通常、１つの装置において、ＬｉｎｋとＰＨＹの間には、最少で２２個の信号が必要である。
【０００８】
次いで、埋込み型ホスト及びＯＴＧの能力をＵＳＢ装置に組み込むという新たなニーズを満足させるべく、オリジナルのＵＴＭＩ仕様の拡張であるＵＴＭＩ＋仕様が開発された。オリジナルのＵＴＭＩは、個別ＩＣを結合するべく意図していないインターフェイスを規定していたが、ＵＴＭＩ＋は、本質的に、ホスト及びＯｎ−Ｔｈｅ−Ｇｏ能力をＵＳＢシステムに導入した。ＵＴＭＩをスタート地点として使用し、ＵＴＭＩ＋は、徐々に新しい機能及びインターフェイス信号をＬｉｎｋ及びＰＨＹに追加している。これらの追加の信号は、完全なＯＴＧ  ＵＴＭＩ＋インターフェイスの場合には、合計で３３個である。設計者は、自身のオリジナルのＵＴＭＩ  ＩＰからのすべてのブロックを再使用可能であり、且つ、追加する必要があるのは、ホスト又はＯＴＧサポートのために必要な新しい回路のみである。この方式は、ＵＳＢ周辺装置が必要とするのがホスト及びＯＴＧ機能のサブセットのみであることから、ＵＴＭＩ＋の場合には良好に機能した。ＵＴＭＩ＋は、４つのレベルの機能を導入しており、それぞれの上位レベルは、下位レベルとの完全に逆行する互換性を維持しつつ、ハードウェア及びソフトウェアの両面において複雑性が増大している。
【０００９】
あらゆるＵＳＢアプリケーションが使用可能な、低ピン、低コスト、小フォームファクタのトランシーバインターフェイスによって低コストのＵＳＢ及びＯＴＧ  ＰＨＹを供給するべく、ＵＬＰＩと呼ばれるＬＰＩ（Ｌｏｗ  Ｐｉｎ  Ｉｎｔｅｒｆａｃｅ）  ＵＴＭＩ＋仕様がＵＳＢ産業のリーダー企業によって開発された。ＵＴＭＩ及びＵＴＭＩ＋を含む既存の仕様は、主には、マクロセルの開発のために開発されており、且つ、従って、外部ＰＨＹとして使用するべく最適化されてはいなかった。既存のＵＴＭＩ＋仕様の上に構築されることにより、ＵＬＰＩは、インターフェイス信号の数を１２ピンに低減しており、任意選択の８ピンの実装を有する。この結果、ＰＨＹ及びＬｉｎｋのＩＣのパッケージサイズは、全般的に低減され、これにより、Ｌｉｎｋ及びＰＨＹのＩＣのコストが低減されるのみならず、関連する印刷回路基板（ＰＣＢ）の必要なサイズも低減された。ＵＬＰＩ仕様の中心に位置するのがＬＰＩであり、これは、実際には、クロック、３つの制御信号、双方向データバス、及びバスアービトレーションを定義する汎用バスである。通常、ＵＬＰＩリンクは、双方向の共有データバス上におけるレジスタ書き込みを使用し、ＵＬＰＩ  ＰＨＹを構成することになる。ＵＬＰＩ  ＰＨＹは、リンクとＰＨＹの間の８ビットデータバスのアービトレータである。
【発明の概要】
【００１０】
多くの消費者用電子装置がＵＳＢポートを具備している。しかしながら、多くの場合に、それらの装置には、エンドユーザーがその機能を所望しているにも拘わらず、イーサネット・ポートが提供されていない。これは、ゲームコンソール及び超薄型のラップトップなどの製品において、一般的である。このような場合には、エンドユーザーは、通常、Ｅｈｔｅｒｎｅｔ機能を装置に提供するべく、利用可能なＵＳＢポートの中の１つのものにＵＳＢ−ｔｏ−Ｅｔｈｅｒｎｅｔコントローラを装着しなければならない。このような装置にイーサネット機能が望ましい際には、限られた数のＵＳＢポートの中の１つを占有する必要なしに、イーサネット機能を提供するほうが更に実際的であろう。現在、この問題に対する多くの解決策は、単一の装置上に統合されたＵＳＢハブＩＣ（集積回路）及びイーサネット・コントローラＩＣを含む。このような解決策の大部分は、費用効率が良好ではなく、且つ、相当の電力（パワー）を消費する。従って、消費電力が少なく、コンパクトであり、且つ、エンドユーザーにとって便利な、小フォームファクタの装置に対するニーズが存在している。
【００１１】
従来技術に関係するその他の対応する問題点については、それらの従来技術を本明細書に記述されている本発明と比較した後に当業者に明らかとなろう。
【００１２】
一群の実施例においては、ＵＳＢハブを有するＵＳＢ−ｔｏ−Ｅｔｈｅｒｎｅｔコントローラを単一集積回路（ＩＣ）のＵＥＣ（ＵＳＢ−Ｅｔｈｅｒｎｅｔ  Ｃｏｍｂｉｎａｔｉｏｎ）装置に統合可能である。このＵＥＣの実施例は、イーサネット・ポート、複数のダウンストリームＵＳＢポート、及びＵＳＢホスト・コントローラに接続するためのアップストリームＵＳＢポートをエンドユーザーに提供可能である。一実施例においては、ＵＳＢハブポートの中の１つ又は複数のものは、ＩＣから引き出し可能であり、これにより、エンドユーザーは、それらのポートを１つ又は複数の任意のＵＳＢ装置及び／又は機能に接続可能である。ハブポートの中の少なくとも１つものは、イーサネット・コントローラに接続するための物理レイヤ（ＰＨＹ）を伴わない内部ダウンストリームポートとして構成可能であり、イーサネット・コントローラは、ＵＳＢハブとイーサネット・コントローラのＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）部分の間のデータ・トラフィックを管理するべく、ＵＳＢ装置コントローラを有するように構成可能である。イーサネット・コントローラは、ＵＴＭＩ（ＵＳＢ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｍａｃｒｏｃｅｌｌ  Ｉｎｔｅｒｆａｃｅ）などのデジタルインターフェイスを介して、ＵＳＢハブの内部ダウンストリームポートに接続可能である。ＵＥＣ装置は、ホスト・コンピュータからは、イーサネット・コントローラとＵＳＢハブという２つの別個の装置として見えることになる。Ｅｈｔｅｒｎｅｔコントローラは、ホスト・コントローラからは、指定ポート上における永久装着された装置として見えることになり、指定ポートは、この場合には、ＵＳＢハブの内部ダウンストリームポートである
【００１３】
一群の実施例においては、ＵＥＣ装置の一部として、アップストリームＵＳＢ  ＰＨＹ（物理レイヤ）、複数のダウンストリームＵＳＢ  ＰＨＹ、及びイーサネットＰＨＹを同一のＩＣ上に構成可能である。更には、ＢＯＭ（Ｂｉｌｌ  ｏｆ  Ｍａｔｅｒｉａｌ）の大幅な低減を実現するべく、ＰＬＬ及び電圧調整器をＩＣ上に構成することも可能である。又、ＵＥＣ装置を更に最適化するべく、ＵＳＢ  ＰＨＹ及びイーサネットＰＨＹが必要とする個々のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）をＩＣ上において統合すると共に、同一の水晶発振器を共有することも可能である。代替実施例においては、単一のＰＬＬを使用し、ＩＣ内のすべてのコンポーネント用の個々のクロック信号を生成可能であり、この単一のＰＬＬは、単一の水晶発振器を使用する。
【００１４】
本発明の以上の並びにその他の目的、特徴、及び利点については、添付図面との関係において以下の詳細な説明を参照することにより、更に十分に理解することができよう。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例による統合型イーサネット・コントローラ／ＵＳＢハブ装置のハイレベルブロックダイアグラムを示す。
【図２】本発明の一実施例によるＵＳＢハブとイーサネット・コントローラを組み合わせる集積回路（ＩＣ）の機能ブロックダイアグラムを示す。
【図３】図１及び図２に示されているＵＳＢハブの一実施例のブロックダイアグラムを示す。
【発明を実施するための形態】
【００１６】
本発明は、様々な変更及び代替形態が可能であるが、その特定の実施例が一例として添付図面に示されており、且つ、以下、これらの実施例について詳細に説明することとする。但し、図面及びその詳細な説明は、開示される特定の形態に本発明を限定することを意図したものではなく、むしろ、本発明は、添付の請求項に定義された本発明の精神及び範囲に含まれるあらゆる変更、均等物、及び代替物を含むことを理解されたい。見出しは、構成を目的としたものに過ぎず、且つ、記述内容及び請求項を限定又は解釈するべく使用されることを意図したものではないことに留意されたい。更には、「可能である（ｍａｙ）」という用語は、本出願の全体を通じて、必須（即ち、そうでなければならない）の意味においてではなく、許容（即ち、その潜在力又は能力を有する）の意味において使用されていることに留意されたい。「含む（ｉｎｃｌｕｄｅ）」という用語及びその派生語は、「限定することなしに含む」ことを意味する。「結合された（ｃｏｕｐｌｅｄ）」という用語は、「直接的に又は間接的に接続された」ことを意味する。
【００１７】
図１に示されているように、ＵＳＢ−ｔｏ−Ｅｔｈｅｒｎｅｔコントローラ及びＵＳＢハブを単一モジュール１００に統合可能である。一群の実施例においては、モジュール１００は、集積回路（ＩＣ）チップ１００であってよく、このチップは、イーサネット・インターフェイス（ポート）１１８と、複数のダウンストリームＵＳＢポート１０８と、をエンドユーザーに提供可能である。又、ＵＳＢホスト・コントローラに接続するべく、アップストリームポート１０６を提供することも可能である。これにより、イーサネット／ＵＳＢコンボＩＣ（チップ）１００は、複数のチップを伴って構成された印刷回路基板を必要とすることなしに、イーサネットの接続性と、ＵＳＢハブの機能と、を含む単一チップソリューションを提供可能である。
【００１８】
図１は、ＵＳＢハブ１０２とイーサネット・コントローラ装置１１２の組合せを有する単一のＩＣ１００の一実施例を示す。図１に示されている実施例においては、ＵＳＢハブのダウンストリームポートの中の２つのものは、エンドユーザーがそれらのポートを１つ又は複数の任意のＵＳＢ装置に接続できるように、外部ポート、即ち、個々の物理レイヤ（ＰＨＹ）１０８を介してチップから引き出されたポートであってよい。ＵＳＢハブの第３のポートは、ＰＨＹを伴うことなしに構成されると共に、イーサネット・コントローラ１１２に接続するべく更に構成された内部ダウンストリームポート１２０であってよい。又、ＩＣ１００は、ＵＳＢ装置コントローラを包含することも可能であり、このＵＳＢ装置コントローラは、いくつかの実施例においては、イーサネット・コントローラ１１２内に設計可能である。イーサネット・コントローラ１１２は、ＵＴＭＩ（ＵＳＢ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｍａｃｒｏｃｅｌｌ  Ｉｎｔｅｒｆａｃｅ）などのデジタルインターフェイス１２２を介してＵＳＢハブ１０２に接続可能である。尚、本明細書においては、様々な実施例において、イーサネット・コントローラ１１２がＵＳＢハブ１０２に接続するための主要な手段としてＵＴＭＩに言及されているが、その他の実施例は、同一の結合を別のデジタルインターフェイスによって実現可能であり、この別のデジタルインターフェイスは、ＰＨＹを必要とすることなしにイーサネット・コントローラ１１２をＵＳＢハブ１０２に結合するべく構成可能な多数の入手可能なデジタルインターフェイスの中のいずれかであってよいことに留意されたい。デジタルインターフェイス１２２は、このような任意の又はすべてのデジタルインターフェイスを表すべく意図されている。
【００１９】
ＩＣ１００に（例えば、アップストリームポート１０６を介して）結合されたホスト・コンピュータからは、ＩＣ１００は、ホストに装着された２つの別個の装置として見えることになる。イーサネット・コントローラ１１２は、ホストからは、ＵＳＢハブの内部ダウンストリームポート１２０上における永久装着された［ＵＳＢ］装置として見えることになる。一群の実施例においては、図１に示されているように、アップストリームＵＳＢ  ＰＨＹ１０６、２つのダウンストリームＵＳＢ  ＰＨＹ１０８及び１１０、並びに、イーサネットＰＨＹ１１６をＩＣ１００上に統合可能である。更には、１つ又は複数のＰＬＬ及び電圧調整器をＩＣ１００上において構成することも可能であり、これにより、ＢＯＭ（Ｂｉｌｌ  Ｏｆ  Ｍａｔｅｒｉａｌ）の大幅な低減が実現される。個別のクロック信号をＵＳＢハブ１０２及びイーサネット・コントローラ１１２に供給するべく、１つ又は複数のＰＬＬを構成可能であり、これらのクロック信号を使用し、ＵＳＢハブ１０２及びイーサネット・コントローラ１１２を適切にクロッキング可能である。一実施例においては、ＩＣ１００を更に最適化するべく、ＵＳＢ  ＰＨＹ（１０６及び１０８）とイーサネットＰＨＹ１１６の両方が必要とするＰＬＬ機能を、単一の水晶発振器を使用するべく構成された単一のＰＬＬとして、ＩＣ１００上において統合可能である。ＵＳＢハブ１０２及びイーサネット・コントローラ１１２用の個々のクロック信号を生成するためにＰＬＬが使用する周期的信号を生成するべく、水晶発振器を構成可能である。イーサネット・コントローラ１１２とＵＳＢハブ１０２を単一のチップに組み合わせることにより、最終的なシステムコスト及び電力消費の前例のない低減を実現可能である。
【００２０】
２チップ実装においては、イーサネット・コントローラは、ＵＳＢ  ＤＰ／ＤＭインターフェイスを介してＵＳＢハブに接続するべく構成しなければならないであろう。図１に示されている実施例ＩＣ１００によって例示される単一ＩＣ実装の様々な実施例においては、Ｅｈｔｅｒｎｅｔコントローラ１１２は、例えば、ＵＴＭＩなどのデジタルインターフェイスを介してＵＳＢハブ１０２に接続するべく構成可能であり、この結果、複数チップ実装においてＵＳＢ装置コントローラ（イーサネット・コントローラ内に包含可能である）内に包含されなければならないものとＵＳＢハブのダウンストリームポート内に包含されなければならないものという２つのＵＳＢ  ＰＨＹを除去可能である。２つのＰＨＹの除去により、結果的に、コスト及び電力消費が大幅に低減される。又、前述のように、複数チップソリューションにおいては、ＵＳＢハブ及びイーサネット・コントローラ用の個々のクロックを生成するべく、少なくとも２つの水晶が必要となろう。例えば、２５ＭＨｚの水晶がイーサネット・コントローラに必要となり、且つ、１２（２４）ＭＨｚの水晶がＵＳＢハブに必要となろう。対照的に、本明細書に開示されているＩＣ１００の実施例が必要としうるのは、イーサネット、ＵＳＢ、及びシステムのクロックのすべてについて、単一の水晶のみである。一実施例においては、２５ＭＨｚの水晶を使用可能である。単一の水晶のみを使用することより、シリコン面積を節約可能であり、且つ、ＢＯＭを更に低減可能である。
【００２１】
図２は、組込み型イーサネット・コントローラ２３６を有するＵＳＢハブ２２０を有する単一のＩＣ２００の一実施例の更に詳細な論理図を示す。この実施例においては、ＵＳＢハブコア２２０は、図示のＵＴＭＩ２ＵＴＭＩ２３０などのデジタルインターフェイスを介してイーサネット・コントローラ２３６に結合可能である。前述のように、インターフェイス２３０は、ＰＨＹを必要とすることなしにＵＳＢハブ２２０をイーサネット・コントローラ２３６に結合するべく構成可能な任意のデジタルインターフェイスを含むＵＴＭＩ２ＵＴＭＩとは異なるデジタルインターフェイスであってよい。ＰＨＹブロック２０２は、図示のように、ＩＣ２００上においてＤＰ／ＤＭピンとして利用可能である２つのＵＳＢダウンストリームポート２２４及び２２８と、外部ホスト装置に結合するべく利用可能であるＵＳＢアップストリームポート２１２と、を有するように、ＩＣ２００上において構成可能である。一群の実施例においては、ＵＳＢハブ２２０は、図示のように、個々のＵＴＭＩ要素２２２、２２６、及び２１８を介して個々の物理レイヤ要素に結合されたＵＳＢリンク・レイヤを有することができる。代替実施例においては、ＵＴＭＩ要素２２２、２２６、及び２１８は、ＵＳＢリンク・レイヤをＵＳＢ  ＰＨＹにインターフェイスさせる能力を有する適切な代替相互接続／インターフェイス要素によって置換することも可能である。
【００２２】
又、図２に示されているように、イーサネット・コントローラ２３６用のＰＨＹ２３８も、イーサネット・ポート２３８を提供することにより、データをネットワークから受信及び／又はネットワークへ送信できるように、ＩＣ２００上において統合可能である。従って、ＩＣ２００を使用し、ネットワーク（ＰＨＹ２３８に接続されたもの）とホスト（ＡＦＥ２１２に結合されたもの）の間のデータ転送を円滑に実行可能である。ホストに（ＡＦＥ２１２を介して）結合した際には、イーサネット・コントローラ２３６は、ホストからは、ＵＳＢハブ２２０の指定ポートに、即ち、デジタルインターフェイス（例えば、ＵＴＭＩ２ＵＴＭＩ）２３０を介してイーサネット・コントローラ２３６に結合されたＵＳＢハブ２２０の内部ポートに、配線接続されたものとして見えることになる。それぞれ、デジタルインターフェイス２２２及び２２６（これは、図示のように、ＵＴＭＩであってよい）を介してＡＦＥ２２４及びＡＦＥ２２８に結合された残りの２つのポートは、ダウンストリームＵＳＢポートとして機能可能である。
【００２３】
又、ＰＨＹ２０２は、ＩＣ２００上に構成された様々なコンポーネントが必要とする１つ又は複数のクロック信号生成要素を内蔵することも可能である。一群の実施例においては、ＩＣ２００用の入力クロックは、水晶又は発振器２０８であってよい。一実施例においては、水晶の周波数は２５ＭＨｚである。単一のＰＬＬ２０６を使用し、すべてのクロッキング信号を生成可能である。又、発振器２０８の周波数と相応した周波数を具備するクロック基準をイーサネットＰＨＹ２３８に提供することも可能である。ＵＳＢハブ２２０及びイーサネット・コントローラ２３６用のクロックは、単一のクロック制御ブロックＣＰＭ２１４から供給可能である。イーサネット・コントローラ２３６及びＵＳＢハブ２２０は、いずれも、それぞれの独自のクロック分配システムを有するように構成可能である。ＰＬＬ２０６は、ＵＳＢハブ２２０及びイーサネット・コントローラ２３６のいずれか又は両方がそれを必要とする場合に機能可能であってよい。一群の実施例においては、ＰＬＬ２０６及び／又は水晶発振器２０８は、ＵＳＢハブ２２０及びイーサネット・コントローラ２３６のいずれもがＰＬＬ２０６及び／又は水晶発振器２０８の動作を必要としていない場合には、ターンオフ可能である。ＰＬＬ２０６がターンオフされた場合には、ＵＳＢハブ２２０又はイーサネット・コントローラ２３６内の任意のウェークアップイベントにより、ＰＬＬ２０６を結果的に起動可能である。
【００２４】
一群の実施例においては、ＵＳＢウェークアップイベントが発生した後に、以下の手順を使用してＰＬＬ２０６を稼働させることができる。
【００２５】
１．発振器の水晶をハードウェアによって自動起動可能である。
【００２６】
２．システムクロック供給源を発振器の水晶に設定可能である。
【００２７】
３．水晶発振器２０８をイネーブル可能であり、且つ、ＰＬＬ２０６を起動可能である。
【００２８】
４．ハードウェアは、ＰＬＬ２０６がロックするまで待機可能である。
【００２９】
５．ＰＬＬ２０６がロックされたら、システムクロックをＰＬＬ２０６に切替可能である。ＩＣ２００は、外部ＥＰＲＯＭ内に保存されている構成データをできる限り入手するべく構成されたＥＰＲＯＭコントローラ２３４を包含することも可能である。
【００３０】
イーサネット・コントローラを（例えば、図１及び図２に示されているように）統合することにより、ＵＳＢハブ２２０の様々なＵＳＢハブ機能をイーサネット・コントローラ２３６と絡み合わせることができる。例えば、ＵＳＢハブ２２０とイーサネット・コントローラ２３６の両方が正常なＵＳＢサスペンドモードを完全にサポートするように、ＩＣ２００を設計可能である。例えば、イーサネット・コントローラ２３６が、サスペンドモードにおいて、非常に低い電力状態に降下して最小限の電力消費を実現するように、ＩＣ２００を構成可能である。一群の実施例においては、イーサネット・コントローラ２３６は、ＵＳＢハブ２２０のアップストリームポート２１２と同一の速度において動作するべく構成可能である。ＨＳ「チャープ」速度ネゴシエーションメカニズムがエミュレートされ、且つ、有効になるように、内部メカニズムを構成可能である。
【００３１】
図３は、ＵＳＢハブ２２０の可能な１つの実施例３００を示す。一群の実施例においては、図３に示されたＰＬＬ（及び水晶）を省略可能であり、且つ、前述のように、それらの機能を図２に示されているＰＬＬ２０６によって提供可能である。又、前述のように、アップストリーム及びダウンストリームＰＨＹ（３０２、３１６）を、図２に示されているように、ＰＨＹ２０２内において実装可能である。図３に示されているように、ＵＳＢハブの第１ダウンストリームポート３２０を使用し、ＩＣ２００上に包含されるインターフェイスを介して、イーサネット・コントローラ２３６（図２に示されている）を結合可能である。ＵＳＢハブ用のバス・パワー検出をモジュール３２２内において実装可能である。ハブリピータ３０４は、アップストリームＰＨＹ３０２とルーティングロジック３２２の間において、且つ、シリアルインターフェイスエンジン（ＳＩＥ）３０６に対して、結合可能である。シリアルインターフェイス３０８は、外部ＥＰＲＯＭと通信し、且つ、制御情報をコントローラ３１０に供給可能であり、このコントローラは、ＵＳＢハブ３００用の所与のＵＳＢプロトコル（例えば、ＵＳＢ２．０プロトコル）を稼動させるべく構成されたＳＩＥ３０６とインターフェイス可能である。トランザクショントランスレータ３１２は、ルーティングロジック３２２を介して、ダウンストリームポート３１６及び３２０にアクセスするべく構成可能である。ダウンストリームポート３１６及び３２０の制御は、ポートコントローラ３１４によって処理可能であり、このポート・コントローラは、ＵＳＢハブ３００の外部ダウンストリームポートを制御するべく、制御センス回路３１８と協働して動作可能である。
【００３２】
当業者には、以上の説明に鑑み、本発明の様々な態様の更なる変形及び代替実施例が明らかであろう。従って、以上の説明は、例示を目的としたものに過ぎないと解釈するべきであり、且つ、本発明を実施する概略的な方法を当業者に教示することを目的としたものである。本明細書に図示及び記述された本発明の形態は、実施例として解釈するべきであることを理解されたい。本発明に関する以上の説明を参照した後に、いずれも、当業者に明らかとなるように、要素及び材料を本明細書に図示及び記述されているものについて代用可能であり、部品及びプロセスを逆転可能であり、且つ、本発明の特定の特徴は、独立的に利用可能である。請求項に記述されている本発明の精神及び範囲を逸脱することなしに、本明細書に記述されている要素において変更を実施可能である。
【符号の説明】
【００３３】
１０２  ＵＳＢハブ；  １１２  イーサネット・コントローラ装置。
【図１】
2011530743.tif 000003
【図２】
2011530743.tif 000004
【図３】
2011530743.tif 000005
【手続補正書】
【提出日】平成23年2月9日(2011.2.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）であって、
データをネットワークへ／から送受信するべく構成されたイーサネット・コントローラ回路と、
前記データを前記イーサネット・コントローラ回路へ／から送受信するべく構成されたＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）ハブであって、前記ＵＳＢハブは、前記データをホストへ／から送受信するべく更に構成され、前記ＵＳＢハブは、装置に結合するための少なくとも１つの外部ダウンストリーム・ポートを更に有し、前記ＵＳＢハブは、前記少なくとも１つの外部ダウンストリーム・ポートを介して第２データを前記装置へ／から送受信するべく更に構成されている、ＵＳＢハブと、
前記ＵＳＢハブを前記イーサネット・コントローラ回路に結合し、且つ、前記ＵＳＢハブと前記イーサネット・コントローラ回路の間のデータ交換を管理するべく構成されたデジタル・インターフェイスと、
を有し、
前記イーサネット・コントローラ回路、前記ＵＳＢハブ、及び前記デジタル・インターフェイスをいずれも包含して成る集積回路。
【請求項２】
前記ＵＳＢハブ及び前記イーサネット・コントローラ回路は、前記ホストからは、２つの別個の装置として見える請求項１記載の集積回路。
【請求項３】
前記ＵＳＢハブは、内部ダウンストリーム・ポートを有し、前記デジタル・インターフェイスは、前記イーサネット・コントローラ回路を前記内部ダウンストリーム・ポートに結合するべく構成されており、且つ、前記イーサネット・コントローラ回路は、前記ホストからは、前記内部ダウンストリーム・ポート上において永久装着された装置として見える請求項１記載の集積回路。
【請求項４】
前記イーサネット・コントローラ回路は、ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）モジュールを有し、前記デジタルインターフェイスは、前記ＵＳＢハブを前記イーサネット・コントローラ回路の前記ＭＡＣモジュールに結合するべく構成されている請求項１記載の集積回路。
【請求項５】
前記デジタルインターフェイスは、ＵＴＭＩ（ＵＳＢ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｍａｃｒｏｃｅｌｌ  Ｉｎｔｅｒｆａｃｅ）を有する請求項１記載の集積回路。
【請求項６】
前記イーサネット・コントローラ回路は、ＵＳＢ装置コントローラを有し、前記デジタルインターフェイスは、前記ＵＳＢ装置コントローラを前記ＵＳＢハブに結合するべく構成されている請求項１記載の集積回路。
【請求項７】
前記ＵＳＢハブは、少なくとも１つのアップストリーム物理レイヤ（ＰＨＹ）と、少なくとも１つのダウンストリームＰＨＹと、少なくとも１つのイーサネットＰＨＹと、を有する請求項１記載の集積回路。
【請求項８】
電力を前記ＵＳＢハブ回路、前記イーサネット・コントローラ回路、及び前記デジタル・インターフェイスに供給するべく構成された１つ又は複数の電圧調整器及び個別のクロック信号を前記ＵＳＢハブ、前記イーサネット・コントローラ回路、及び前記デジタル・インターフェイスに供給するべく構成された１つ又は複数のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）の中の１つ又は複数のものを更に有する請求項１記載の集積回路。
【請求項９】
周期的信号を生成するべく構成された水晶と、
前記周期的信号に基づいて、前記ＵＳＢハブ回路及び前記イーサネット・コントローラ回路用の個別のクロック信号を生成するべく構成されたＰＬＬと、
を更に有する請求項１記載の集積回路。
【請求項１０】
前記ＵＳＢハブは、物理レイヤ（ＰＨＹ）を伴わない内部ダウンストリーム・ポートを有し、前記イーサネット・コントローラ回路は、ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）モジュールを有し、且つ、前記デジタル・インターフェイスは、前記ＵＳＢハブの前記内部ダウンストリーム・ポートを前記イーサネット・コントローラ回路の前記ＭＡＣモジュールに結合するべく構成されている前項までの請求項中のいずれか一項記載の集積回路。
【請求項１１】
前記イーサネット・コントローラ回路は、前記ネットワークに結合するべく構成された少なくとも１つの物理レイヤ（ＰＨＹ）を有する前項までの請求項中のいずれか一項記載の集積回路。
【請求項１２】
前記ＵＳＢハブは、前記ホストに結合するべく構成されたＰＨＹを有するアップストリーム・ポートを有し、前記ＵＳＢハブは、前記アップストリーム・ポートを介して前記データを前記ホストに／から送受信するべく構成されている前項までの請求項中のいずれか一項記載の集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
当業者には、以上の説明に鑑み、本発明の様々な態様の更なる変形及び代替実施例が明らかであろう。従って、以上の説明は、例示を目的としたものに過ぎないと解釈するべきであり、且つ、本発明を実施する概略的な方法を当業者に教示することを目的としたものである。本明細書に図示及び記述された本発明の形態は、実施例として解釈するべきであることを理解されたい。本発明に関する以上の説明を参照した後に、いずれも、当業者に明らかとなるように、要素及び材料を本明細書に図示及び記述されているものについて代用可能であり、部品及びプロセスを逆転可能であり、且つ、本発明の特定の特徴は、独立的に利用可能である。請求項に記述されている本発明の精神及び範囲を逸脱することなしに、本明細書に記述されている要素において変更を実施可能である。
なお、この明細書に開示した技術の態様を列挙すれば次のようである。
（アイテム１）
ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）ハブと、
イーサネット・コントローラと、
前記ＵＳＢハブを前記イーサネット・コントローラに結合し、前記ＵＳＢハブと前記イーサネット・コントローラの間のデータ・トラフィックを管理するデジタル・インターフェイスと、
周期的信号を生成するべく構成された水晶と、
前記周期的信号に基づいて、第１クロック信号及び第２クロック信号を生成するべく構成された制御回路と、
を有し、
前記イーサネット・コントローラは、前記第１クロック信号によってクロッキングされるべく構成され、且つ、前記ＵＳＢハブは、前記第２クロック信号によってクロッキングされるべく構成されている、
システム。
（アイテム２）
前記ＵＳＢハブは、物理レイヤ（ＰＨＹ）を伴わない内部ダウンストリーム・ポートを有し、前記イーサネット・コントローラは、ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）モジュールを有し、且つ、前記デジタルインターフェイスは、前記ＵＳＢハブの前記内部ダウンストリーム・ポートを前記イーサネット・コントローラの前記ＭＡＣモジュールに結合するべく構成されているアイテム１記載のシステム。
（アイテム３）
前記デジタルインターフェイスは、前記ＵＳＢハブと前記イーサネット・コントローラの間のデータ・トラフィックを管理するべく構成されたＵＳＢ装置コントローラ又は前記イーサネット・コントローラと前記ＵＳＢハブの間のデジタルバス接続を提供するべく構成されたＵＴＭＩ（ＵＳＢ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｍａｃｒｏｃｅｌｌ  Ｉｎｔｅｒｆａｃｅ）の中の１つ又は複数のものを有するアイテム１記載のシステム。
（アイテム４）
前記ＵＳＢハブは、ホストに結合するべく構成された物理レイヤ（ＰＨＹ）を有する少なくとも１つのアップストリームポートを有するアイテム１記載のシステム。
（アイテム５）
前記イーサネット・コントローラは、ネットワークに結合するべく構成された少なくとも１つの物理レイヤ（ＰＨＹ）を有するアイテム１記載のシステム。
（アイテム６）
前記ＵＳＢハブは、物理レイヤ（ＰＨＹ）を有する少なくとも１つのダウンストリーム・ポートを有するアイテム１記載のシステム。
（アイテム７）
前記システムは、単一の集積回路（ＩＣ）上において構成されるアイテム１記載のシステム。
（アイテム８）
物理レイヤ（ＰＨＹ）を伴わない内部ダウンストリーム・ポートを有するＵＳＢハブと、
ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）モジュールを有し、且つ、Ｅｔｔｈｅｒｎｅｔパケットをネットワークへ／から送受信するべく構成されたイーサネット・コントローラと、
前記イーサネット・コントローラの前記ＭＡＣモジュールを前記ＵＳＢハブの前記内部ダウンストリーム・ポートに接続するべく構成され、且つ、前記ＵＳＢハブへの／からの前記イーサネット・パケットに対応する第１データを送受信するべく構成されたデジタル・インターフェイスと、
を有し、
前記ＵＳＢハブは、前記第１データをホストへ／から送受信するべく構成されている、システム。
（アイテム９）
前記ＵＳＢハブは、装置に結合するべく構成されたＰＨＹを具備する少なくとも１つの外部ダウンストリーム・ポートを更に有し、前記ＵＳＢハブは、前記少なくとも１つの外部ダウンストリーム・ポートを介して前記第１データを前記装置に／から送受信するべく更に構成されているアイテム８記載のシステム。
（アイテム１０）
前記ＵＳＢハブは、前記ホストに結合するべく構成されたＰＨＹを有するアップストリーム・ポートを有し、前記ＵＳＢハブは、前記アップストリームポートを介して前記第１データを前記ホストに／から送受信するべく構成されているアイテム８記載のシステム。
（アイテム１１）
前記ＵＳＢハブは、複数のダウンストリーム・ポートを有し、前記複数のダウンストリーム・ポートの中の少なくとも１つのサブセットは、個々の装置に結合するべく構成された個々のＰＨＹを具備するアイテム８記載のシステム。
（アイテム１２）
前記イーサネット・コントローラは、前記ホストからは、前記ＵＳＢハブの前記内部ダウンストリーム・ポート上における永久装着された装置として見えるアイテム８記載のシステム。
（アイテム１３）
前記イーサネット・コントローラは、前記ネットワークに結合するべく構成されたＰＨＹを有するアイテム８記載のシステム。
（アイテム１４）
個別のクロック信号を前記ＵＳＢハブ及び前記イーサネット・コントローラに供給するべく構成された１つ又は複数のＰＬＬ（Ｐｈａｓｅ  ｌｏｃｋｅｄ  Ｌｏｏｐ）を更に有するアイテム８記載のシステム。
（アイテム１５）
個別のクロック信号を前記ＵＳＢハブに供給するべく構成された第１ＰＬＬと、個別のクロック信号を前記イーサネット・コントローラに供給するべく構成された第２ＰＬＬと、を更に有するアイテム８記載のシステム。
（アイテム１６）
水晶発振器を更に有し、前記第１ＰＬＬ及び前記第２ＰＬＬは、前記水晶発振器を共有するアイテム１５記載のシステム。
（アイテム１７）
集積回路（ＩＣ）であって、
データをネットワークに／から送受信するべく構成されたイーサネット・コントローラ回路と、
前記データをホストに／から送受信するべく構成されたＵＳＢハブ回路と、
前記ＵＳＢハブ回路を前記イーサネット・コントローラ回路に結合し、且つ、前記ＵＳＢハブと前記イーサネット・コントローラの間のデータ交換を管理するべく構成されたデジタル・インターフェイスと、
を有するＩＣ。
（アイテム１８）
前記ＵＳＢハブ回路及び前記イーサネット・コントローラ回路は、前記ホストからは、２つの別個の装置として見えるアイテム１７記載のＩＣ。
（アイテム１９）
前記ＵＳＢハブ回路は、内部ダウンストリーム・ポートを有し、前記デジタル・インターフェイスは、前記イーサネット・コントローラを前記内部ダウンストリームポートに結合するべく構成されており、且つ、前記イーサネット・コントローラは、前記ホストからは、前記内部ダウンストリーム・ポート上において永久装着された装置として見えるアイテム１７記載のＩＣ。
（アイテム２０）
前記イーサネット・コントローラ回路は、ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）モジュールを有し、前記デジタル・インターフェイスは、前記ＵＳＢハブ回路を前記イーサネット・コントローラの前記ＭＡＣモジュールに結合するべく構成されているアイテム１７記載のＩＣ。
（アイテム２１）
前記デジタル・インターフェイスは、ＵＴＭＩ（ＵＳＢ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｍａｃｒｏｃｅｌｌ  Ｉｎｔｅｒｆａｃｅ）を有するアイテム１７記載のＩＣ。
（アイテム２２）
前記イーサネット・コントローラ回路は、ＵＳＢ装置コントローラを有し、前記デジタル・インターフェイスは、前記ＵＳＢ装置コントローラを前記ＵＳＢハブ回路に結合するべく構成されているアイテム１７記載のＩＣ。
（アイテム２３）
前記ＵＳＢハブは、少なくとも１つのアップストリーム物理レイヤ（ＰＨＹ）と、少なくとも１つのダウンストリームＰＨＹと、少なくとも１つのイーサネットＰＨＹと、を有するアイテム１７記載のＩＣ。
（アイテム２４）
電力を前記ＵＳＢハブ回路、前記イーサネット・コントローラ回路、及び前記デジタル・インターフェイスに供給するべく構成された１つ又は複数の電圧調整器及び個別のクロック信号を前記ＵＳＢハブ回路、前記イーサネット・コントローラ回路、及び前記デジタル・インターフェイスに供給するべく構成された１つ又は複数のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）の中の１つ又は複数のものを更に有するアイテム１記載のＩＣ。
（アイテム２５）
周期的信号を生成するべく構成された水晶と、
前記周期的信号に基づいて、前記ＵＳＢハブ回路及び前記イーサネット・コントローラ回路用の個別のクロック信号を生成するべく構成されたＰＬＬと、
を更に有するアイテム１７記載のＩＣ。
【国際調査報告】
2011530743.tif 000006
2011530743.tif 000007