(57)【要約】通信デバイスにおけるタイル処理と割当処理とを同期させる方法および装置が開示される。特に、この方法および装置は、タイル処理されるべきタイル数に対応するアサート可能なビット数を備えたタイル処理スコアカードを利用する。各タイルがタイル処理されると、スコアカードまたはビット・インジケータがアサートされ、タイルが処理されたことが示される。複数のタイルにおけるシンボルからの情報を有するコードワードを含む割当ジョブは、適切なタイルのすべてがタイル処理された後に処理される。スコアカード情報は、どのタイルが処理されたのかを判定する割当処理のためにアクセス可能であるので、タイル処理動作と割当処理動作との独立を最大にしながら、タイル処理の割当処理との同期が与えられる。タイル処理動作はさらに、既知のキューされた割当ジョブに関連してタイル処理の優先度付けまたは順序付けを行うために、スコアカード情報を使用する。
2011519512.tif 000002
【特許請求の範囲】
【請求項１】
通信デバイスにおけるタイル処理動作と割当処理動作との間の通信のための方法であって、
割当ジョブが分割された複数のタイルを処理することを備え、
少なくとも１つの割当ジョブ・コードワードが、前記複数のタイルのうちの少なくとも一部から構成され、
前記方法はさらに、
前記複数のタイルからのそれぞれのタイルが処理された場合、前記複数のタイルからのそれぞれのタイルに対応するビット・インジケータをアサートすることと、
少なくとも１つのリソース割当ジョブの割当処理の間、前記少なくとも１つの割当ジョブ内のタイルに対応するビット・インジケータがアサートされたかを判定することと、
前記少なくとも１つの割当ジョブ内のタイルに対応するすべてのビット・インジケータがアサートされた場合、前記割当ジョブを処理することと
を備える方法。
【請求項２】
前記複数のタイルのうちの１または複数は、複数のレイヤを含む請求項１に記載の方法。
【請求項３】
通信システムはＯＦＤＭシステムである請求項１に記載の方法。
【請求項４】
前記通信デバイスは、ＭＩＭＯを使用した受信機である請求項１に記載の方法。
【請求項５】
前記受信機は、少なくとも２つのレイヤにおいて受信するように構成されており、おのおののレイヤは、それぞれモバイル・ユニットに対応し、前記少なくとも２つのレイヤは、同一の周波数およびシンボル時間を有するタイルのうちの少なくとも一部を含む請求項４に記載の方法。
【請求項６】
おのおののフレームのタイル処理の開始において、前記ビット・インジケータをリセットすることをさらに備える請求項１に記載の方法。
【請求項７】
前記ビット・インジケータから、どのタイルが処理されたかを判定し、どのタイルが、キューされた割当ジョブに対応するのかを判定することと、
前記ビット・インジケータおよび割当ジョブの判定に基づいて、前記複数のタイルの処理のうちの少なくとも一部を順序付けることと
をさらに備える請求項１に記載の方法。
【請求項８】
前記割当処理は、前記少なくとも１つの割当ジョブ・コードワードを復号することを含む請求項１に記載の方法。
【請求項９】
前記タイル処理は、前記複数のタイルの復調と、ログ尤度比（ＬＬＲ）の生成とのうちの少なくとも１つを含む請求項１に記載の方法。
【請求項１０】
通信デバイスにおいて、タイル処理および割当処理を同期させるための装置であって、
受信した複数のタイルのうちの１または複数のタイルをタイル処理するように構成された少なくとも１つのタイル処理ユニットと、
割当ジョブを処理するように構成された少なくとも１つの割当処理ユニットとを備え、
少なくとも１つの割当ジョブ・コードワードは、前記複数のタイルのうちの処理されたタイルのうちの少なくとも一部分から構成され、
前記装置はさらに、
複数のアサート可能なビット・インジケータを有するタイル処理スコアカードを備え、
前記タイル処理スコアカードにおけるおのおののビット・インジケータが、対応するタイルに割り当てられ、この対応するタイルは、前記少なくとも１つのタイル処理ユニットによって処理され、前記少なくとも１つのタイル処理ユニットがタイルを処理した場合、前記タイル処理スコアカードにおけるおのおののビット・インジケータは、前記少なくとも１つのタイル処理ユニットによってアサートされることが可能であり、
複数のビット・インジケータのうちの１または複数は、前記少なくとも１つのタイル処理ユニットによって特定のタイルが処理されたかを判定するために、前記少なくとも１つの割当処理ユニットによってアクセスされることが可能であり、もって、割当ジョブに関連付けられたタイルが、前記少なくとも１つのタイル処理ユニットによって処理されたと判定された場合、前記少なくとも１つの割当処理ユニットが、前記割当ジョブの処理を開始できるようになる装置。
【請求項１１】
前記複数のタイルのうちの１または複数は、複数のレイヤを含む請求項１０に記載の装置。
【請求項１２】
通信システムはＯＦＤＭシステムである請求項１０に記載の装置。
【請求項１３】
前記通信デバイスはＭＩＭＯ受信機である請求項１０に記載の装置。
【請求項１４】
前記ＭＩＭＯ受信機は、少なくとも２つのレイヤにおいて受信するように構成されており、おのおののレイヤは、それぞれモバイル・ユニットに対応し、前記少なくとも２つのレイヤは、同一の周波数およびシンボル時間を有するタイルのうちの少なくとも一部を含み、前記少なくとも１つのタイル処理ユニットは、ＭＩＭＯ技術に基づいて、前記少なくとも２つのレイヤを復調するように構成された請求項１３に記載の装置。
【請求項１５】
前記通信デバイスによって受信されたおのおののフレームのタイル処理の開始において、前記ビット・インジケータをリセットするように構成された請求項１０に記載の装置。
【請求項１６】
前記少なくとも１つのタイル処理ユニットはさらに、
前記ビット・インジケータから、どのタイルが処理されたかを判定し、どのタイルが、キューされた割当ジョブに対応するのかを判定し、
前記ビット・インジケータおよび割当ジョブの判定に基づいて、前記複数のタイルの処理のうちの少なくとも一部を順序付ける
ように構成された請求項１０に記載の装置。
【請求項１７】
前記少なくとも１つの割当ジョブ・コードワードを復号するように構成されたデコーダをさらに備える請求項１０に記載の装置。
【請求項１８】
前記少なくとも１つのタイル処理ユニットは、前記複数のタイルの復調と、ログ尤度比（ＬＬＲ）の生成とのうちの少なくとも１つを行うように構成された請求項１０に記載の装置。
【請求項１９】
通信デバイスにおいて、タイル処理動作および割当処理動作を同期させるための装置であって、
割当ジョブが分割された複数のタイルを処理する手段を備え、
少なくとも１つの割当ジョブ・コードワードは、前記複数のタイルのうちの少なくとも一部から構成され、
前記装置はさらに、
複数のタイルからのそれぞれのタイルが処理された場合、前記複数のタイルからのそれぞれのタイルに対応するビット・インジケータをアサートする手段と、
少なくとも１つのリソース割当ジョブの割当処理の間、少なくとも１つの割当ジョブ内のタイルに対応するビット・インジケータがアサートされたかを判定する手段と、
前記少なくとも１つの割当ジョブ内のタイルに対応するすべてのビット・インジケータがアサートされた場合、前記割当ジョブを処理する手段と
を備える装置。
【請求項２０】
前記複数のタイルのうちの１または複数は、複数のレイヤを含む請求項１９に記載の装置。
【請求項２１】
通信システムはＯＦＤＭシステムである請求項１９に記載の装置。
【請求項２２】
前記通信デバイスは、ＭＩＭＯを使用した受信機である請求項１９に記載の装置。
【請求項２３】
前記受信機は、少なくとも２つのレイヤにおいて受信するように構成されており、おのおののレイヤは、それぞれモバイル・ユニットに対応し、前記少なくとも２つのレイヤは、同一の周波数およびシンボル時間を有するタイルのうちの少なくとも一部を含み、前記複数のタイルを処理する手段は、ＭＩＭＯ技術に基づいて、前記少なくとも２つのレイヤを復調するように構成された請求項２２に記載の装置。
【請求項２４】
おのおののフレームのタイル処理の開始において、前記ビット・インジケータをリセットする手段をさらに備える請求項１９に記載の装置。
【請求項２５】
前記ビット・インジケータから、どのタイルが処理されたかを判定し、どのタイルが、キューされた割当ジョブに対応するのかを判定する手段と、
前記ビット・インジケータおよび割当ジョブの判定に基づいて、前記複数のタイルの処理のうちの少なくとも一部を順序付ける手段と
をさらに備える請求項１９に記載の装置。
【請求項２６】
前記割当ジョブを処理する手段は、前記少なくとも１つの割当ジョブ・コードワードを復号するように構成された請求項１９に記載の装置。
【請求項２７】
前記複数のタイルを処理する手段は、前記複数のタイルの復調と、ログ尤度比（ＬＬＲ）の生成とのうちの少なくとも１つを行うように構成された請求項１９に記載の装置。
【請求項２８】
コンピュータ読取可能媒体を備えるコンピュータ・プログラム製品であって、
前記コンピュータ読取可能媒体は、
通信システムにおいて動作可能な通信デバイスによって受信された割当ジョブが分割された複数のタイルを、コンピュータに処理させるためのコードを備え、
少なくとも１つの割当ジョブ・コードワードが、前記複数のタイルのうちの少なくとも一部から構成され、
前記コンピュータ読取可能媒体はさらに、
前記複数のタイルからのそれぞれのタイルが処理された場合、前記複数のタイルからのそれぞれのタイルに対応するビット・インジケータを、コンピュータにアサートさせるためのコードと、
少なくとも１つのリソース割当ジョブの割当処理の間、前記少なくとも１つの割当ジョブ内のタイルに対応するビット・インジケータがアサートされたかを、コンピュータに判定させるためのコードと、
前記少なくとも１つの割当ジョブ内のタイルに対応するすべてのビット・インジケータがアサートされた場合、前記割当ジョブをコンピュータに対して処理させるためのコードと
を備えるコンピュータ・プログラム製品。
【請求項２９】
前記複数のタイルのうちの１または複数は、複数のレイヤを含む請求項２８に記載のコンピュータ・プログラム製品。
【請求項３０】
前記通信システムはＯＦＤＭシステムである請求項２８に記載のコンピュータ・プログラム製品。
【請求項３１】
前記通信デバイスは、ＭＩＭＯを使用した受信機である請求項２８に記載のコンピュータ・プログラム製品。
【請求項３２】
前記受信機は、少なくとも２つのレイヤにおいて受信するように構成されており、おのおののレイヤは、それぞれモバイル・ユニットに対応し、前記少なくとも２つのレイヤは、同一の周波数およびシンボル時間を有するタイルのうちの少なくとも一部を含む請求項３１に記載のコンピュータ・プログラム製品。
【請求項３３】
前記コンピュータ読取可能媒体は、おのおののフレームのタイル処理の開始において、前記ビット・インジケータをコンピュータにリセットさせるためのコードをさらに備える請求項２８に記載のコンピュータ・プログラム製品。
【請求項３４】
前記コンピュータ読取可能媒体は、
コンピュータに対して、前記ビット・インジケータから、どのタイルが処理されたかを判定させ、どのタイルが、キューされた割当ジョブに対応するのかを判定させるためのコードと、
コンピュータに対して、前記ビット・インジケータおよび割当ジョブの判定に基づいて、前記複数のタイルの処理のうちの少なくとも一部を順序付けさせるためのコードと
をさらに備える請求項２８に記載のコンピュータ・プログラム製品。
【請求項３５】
前記割当処理は、前記少なくとも１つの割当ジョブ・コードワードを復号することを含む請求項２８に記載のコンピュータ・プログラム製品。
【請求項３６】
前記タイル処理は、前記複数のタイルの復調と、ログ尤度比（ＬＬＲ）の生成とのうちの少なくとも１つを含む請求項２８に記載のコンピュータ・プログラム製品。
【発明の詳細な説明】
【優先権主張】
【０００１】
本願は、２００８年４月１日に出願され、本願の譲受人に譲渡され、“ＴＩＬＥ  ＡＮＤ  ＡＳＳＩＧＮＭＥＮＴ  ＰＲＯＣＥＳＳＩＮＧ”と題され、本明細書において参照によって明確に組み込まれた米国仮出願６０／０４１，２９３の優先権を主張する。
【技術分野】
【０００２】
本開示は、一般に、タイル処理および割当処理のための装置および方法に関し、さらに詳しくは、改善されたパフォーマンスのために、タイル・ベースの処理を、割当ベースの処理と同期させるために、タイル・ベースの処理で処理されたタイルを考慮することに関する。
【背景技術】
【０００３】
通信システムでは、変調シンボルが、周波数領域および時間領域で処理される。例えば直交周波数分割多重化（ＯＦＤＭ）システムのようないくつかの通信システムでは、一例として、これらの領域は、周波数および時間における隣接領域である「タイル」と称されるものに分割されうる。例えば、タイルは、８つの連続するＯＦＤＭシンボルに対して、１６のサブキャリア周波数を備える。
【０００４】
一例として、ウルトラ・モバイル・ブロードバンド（ＵＭＢ）のようなＯＦＤＭシステムでは、アップリンクのためにモバイル局に割り当てられたリソース割当は、通常、さまざまなタイルに分割される。受信されたＯＦＤＭ信号のリソース割当処理は、誤り訂正復号の準備時に、コードワード単位で実行される。しかしながら、ＯＦＤＭシンボルは、時間順（すなわち、シンボル）ではなく、周波数でスキャンされるので、単一のコードワードのための情報（または、ＵＭＢにおけるサブ・パケット）を搬送するさまざまなタイルのすべてにおける変調またはタイル処理は、チャネル推定および信号最大化によって、あるいは、例えば、割当処理前の最大比結合（ＭＲＣ）または最小平均二乗誤差（ＭＭＳＥ）のような技術によるノイズ・フィルタリングによって処理される必要がある。さらに、いくつかのシステムでは、所与の任意のタイルが、複数のサブ・パケットの一部分を含み、それぞれのモバイル・ユニットからの複数のレイヤを含みうる。ここで、複数のレイヤは、ＭＩＭＯ（複数入力複数出力）伝送技術を用いて、受信機において分離可能な同じ周波数および時間の領域である。したがって、１つのレイヤの１つの割当処理のためのタイルはまた、別のレイヤの別の割当処理のためにも必要とされる。これによって、タイル処理が２倍になる。したがって、特定のレイヤにおける特定のサブ・パケットを処理するために、どのタイルがタイル処理される必要があるかを決定することは、複雑になる。したがって、処理の最適化、および、タイルの２重処理の回避のために、タイル処理および割当処理を同期または調整するニーズが存在する。
【発明の概要】
【０００５】
態様によれば、通信デバイスにおけるタイル処理動作と割当処理動作との間の通信のための方法が開示される。この方法は、割当ジョブが分割された複数のタイルを処理することを含む。ここで、少なくとも１つの割当ジョブ・コードワードは、複数のタイルのうちの少なくとも一部から構成される。この方法はさらに、複数のタイルからのそれぞれのタイルが処理された場合、複数のタイルからのそれぞれのタイルに対応するビット・インジケータをアサートすることと、少なくとも１つのリソース割当ジョブの割当処理の間、少なくとも１つの割当ジョブ内のタイルに対応するビット・インジケータがアサートされたかを判定することとを含む。さらに、この方法は、少なくとも１つの割当ジョブ内のタイルに対応するすべてのビット・インジケータがアサートされた場合、割当ジョブを処理することを含む。
【０００６】
別の態様によれば、通信デバイスにおいて、タイル処理および割当処理を同期させるための装置が開示される。この装置は、受信した複数のタイルのうちの１または複数のタイルをタイル処理するように構成された少なくとも１つのタイル処理ユニットと、割当ジョブを処理するように構成された少なくとも１つの割当処理ユニットとを含む。ここでは、少なくとも１つの割当ジョブ・コードワードは、複数のタイルのうちの処理されたタイルのうちの少なくとも一部分から構成される。この装置はまた、複数のアサート可能なビット・インジケータを有するタイル処理スコアカードを含んでいる。ここでは、タイル処理スコアカードにおけるおのおののビット・インジケータが、対応するタイルに割り当てられる。この対応するタイルは、少なくとも１つのタイル処理ユニットによって処理され、少なくとも１つのタイル処理ユニットがタイルを処理した場合、少なくとも１つのタイル処理ユニットによるアサートが可能となる。さらに、少なくとも１つのタイル処理ユニットによって特定のタイルが処理されたかを判定するために、複数のビット・インジケータのうちの１または複数は、少なくとも１つの割当処理ユニットによるアクセスが可能となる。これによって、割当ジョブに関連付けられたタイルが、少なくとも１つのタイル処理ユニットによって処理されたと判定された場合、少なくとも１つの割当処理ユニットは、割当ジョブの処理を開始できるようになる。
【０００７】
別の態様では、通信デバイスにおいて、タイル処理動作および割当処理動作を同期させるための装置が開示される。この装置は、割当ジョブが分割された複数のタイルを処理する手段を含む。ここで、少なくとも１つの割当ジョブ・コードワードは、複数のタイルのうちの少なくとも一部から構成される。複数のタイルからのそれぞれのタイルが処理された場合、複数のタイルからのそれぞれのタイルに対応するビット・インジケータをアサートする手段もまた、この装置に含まれる。さらに、この装置は、少なくとも１つのリソース割当ジョブの割当処理の間、少なくとも１つの割当ジョブ内のタイルに対応するビット・インジケータがアサートされたかを判定する手段と、少なくとも１つの割当ジョブ内のタイルに対応するすべてのビット・インジケータがアサートされた場合、割当ジョブを処理する手段とを含む。
【０００８】
１つのさらなる態様では、コンピュータ読取可能媒体を備えるコンピュータ・プログラム製品が開示される。このコンピュータ読取可能媒体は、コンピュータに対して、通信システムにおいて動作可能な通信デバイスによって受信された割当ジョブが分割された複数のタイルを処理させるためのコードを含む。ここで、少なくとも１つの割当ジョブ・コードワードは、複数のタイルのうちの少なくとも一部から構成される。このコンピュータ読取可能媒体はまた、コンピュータに対して、複数のタイルからのそれぞれのタイルが処理された場合、複数のタイルからのそれぞれのタイルに対応するビット・インジケータをアサートさせるためのコードを含む。さらに、このコンピュータ読取可能媒体は、コンピュータに対して、少なくとも１つのリソース割当ジョブの割当処理の間、少なくとも１つの割当ジョブ内のタイルに対応するビット・インジケータがアサートされたかを判定させるためのコードと、コンピュータに対して、少なくとも１つの割当ジョブ内のタイルに対応するすべてのビット・インジケータがアサートされた場合、割当ジョブを処理させるためのコードとを含む。
【図面の簡単な説明】
【０００９】
【図１】図１は、多元接続無線通信システムの一例を示す。
【図２】図２は、通信システムのブロック図である。
【図３】図３は、通信信号のための周波数領域および時間領域を横切るタイルの配置を例示する。
【図４】図４は、タイル処理および割当処理を同期させるメカニズムを適用し、通信信号の復調および復号を行う装置のブロック図である。
【図５】図５は、典型的なタイル処理スコアカードを例示する。
【図６】図６は、通信システムにおいて、タイルと、タイルがどのようにして割当と相関しているのかとを例示する。
【図７】図７は、複数のタイル処理ユニットを備えた図４の装置の代替構成の実例である。
【図８】図８は、２つのタイプの処理の間の同期を達成するタイル処理および割当処理の方法のフロー図を例示する。
【図９】図９は、通信デバイスにおけるタイル処理および割当処理の同期のために使用される別の装置を例示する。
【００１０】
これら図面のうちのいくつかにわたる同一の符号は、同一の部分を示していることが注目される。
【発明を実施するための形態】
【００１１】
本開示によれば、変調またはタイル・ベースの処理および割当ベースの処理を同期させる方法および装置が開示される。これによって、これら２タイプの処理の独立性を最大にする。また、改善されたパフォーマンスのための、複数の変調またはタイル・プロセッサを含むアーキテクチャを可能にする。
【００１２】
態様では、開示された方法および装置は、タイルのフレーム内の１つの物理的なタイルをそれぞれ表すために使用されるビットを有するタイル処理スコアカードを適用する。タイル・スコアカード内の対応するおのおののビットがアサートされると、タイル処理の状態が、連続的に考慮される。そして、現在のまたは複数のペンディングの割当ジョブに対応するタイルが処理されたかを判定するために検査される。このように、タイル処理は、タイル処理および割当処理が、互いに独立を維持したまま、割当処理との同期が図られる。タイル処理スコアカードの検査から判定されたように、必要なタイルが、割当ジョブのために利用可能になった場合、割当ジョブが実行される。タイル・プロセッサと割当プロセッサとの両方が、タイル処理スコアカードにアクセスできるので、このタイル処理スコアカードは、高速化のために、複数のタイル処理エンジンが、タイル処理タスクを分割するように設定されたり、あるいは、複数の割当処理エンジンが、割当処理タスクを分割するような、より一般的なメカニズムとして使用することもできる。
【００１３】
本明細書に記載された技術は、例えば符号分割多元接続（ＣＤＭＡ）ネットワーク、時分割多元接続（ＴＤＭＡ）ネットワーク、周波数分割多元接続（ＦＤＭＡ）ネットワーク、直交周波数分割多元接続（ＯＦＤＭＡ）ネットワーク、シングル・キャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）ネットワーク等のような様々な無線通信ネットワークのために使用される。「システム」、「ネットワーク」という用語は、しばしば置換可能に使用される。ＣＤＭＡネットワークは、例えば、ユニバーサル地上ラジオ・アクセス（ＵＴＲＡ）、ｃｄｍａ２０００等のようなラジオ技術を実施することができる。ＵＴＲＡは、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）およびロー・チップ・レート（ＬＣＲ）を含んでいる。ｃｄｍａ２０００はＩＳ−２０００規格、ＩＳ−９５規格、およびＩＳ−８５６規格をカバーする。ＴＤＭＡネットワークは、例えばグローバル移動体通信システム（ＧＳＭ（登録商標））のようなラジオ技術を実現することができる。ＯＦＤＭＡネットワークは、例えば、ウルトラ・モバイル帯域幅（ＵＭＢ）、イボルブドＵＴＲＡ（Ｅ−ＵＴＲＡ）、ＩＥＥＥ  ８０２．１１、ＩＥＥＥ  ８０２．１６、ＩＥＥＥ  ８０２．２０、フラッシュ−ＯＦＤＭ等のようなラジオ技術を実現することができる。ＵＴＲＡ、Ｅ−ＵＴＲＡ、およびＧＳＭは、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）の一部である。ロング・ターム・イボリューション（ＬＴＥ）は、Ｅ−ＵＴＲＡを使用するＵＭＴＳの最新のリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＧＳＭ、ＵＭＴＳ、およびＬＴＥは、「第３世代パートナシップ計画」（３ＧＰＰ）と命名された組織からの文書に記載されている。ｃｄｍａ２０００は、「第３世代パートナシップ計画２」（３ＧＰＰ２）と命名された組織からの文書に記載されている。これらさまざまなラジオ技術および規格は、当該技術分野において知られている。明瞭さのために、これら技術のうちのある態様が、以下では、ＵＭＢについて説明されており、ＵＭＢ用語が、以下の説明の多くで使用されている。
【００１４】
本発明はＵＭＢシステムにおける使用について記載されているが、開示された概念は、動作が段階的に行われる他の通信システムにも当てはまる。例えば、開示された概念は、ＬＴＥのように、復号またはその他の動作の前にタイルとは異なる領域が処理される他のシステムに対して、あるいは、複数のコードワードが割当毎に使用される他のシステムに対しても当てはまる。さらに、上述したように、本開示は、例えばＵＭＢのようなＯＦＤＭベースのシステムに限定される必要はない。
【００１５】
図１に示すように、本方法および装置が適用される多元接続無線通信システムの例が示される。アクセス・ポイント１００（ＡＰ）は、複数のアンテナ・グループを含んでいる。１つは１０４、１０６を含み、他のものは１０８、１１０を含み、さらに他のものは１１２、１１４を含む。図１では、おのおののアンテナ・グループについて２本のアンテナしか示されていない。しかしながら、おのおののアンテナ・グループについて、それより多くまたはそれより少ないアンテナが利用されうる。アクセス端末１１６（ＡＴ）はアンテナ１１２およびアンテナ１１４と通信しており、アンテナ１１２、１１４は、ダウンリンクすなわち順方向リンク１２０でアクセス端末１１６に情報を送信し、アップリンクすなわち逆方向リンク１１８でアクセス端末１１６から情報を受信する。アクセス端末１２２は、アンテナ１０６、１０８と通信しており、アンテナ１０６、１０８は、順方向リンク１２６でアクセス端末１２２へ情報を送信し、逆方向リンク１２４でアクセス端末１２２から情報を受信する。ＦＤＤシステムでは、通信リンク１１８、１２０、１２４、１２６は、通信のために異なる周波数を使用することができる。例えば、順方向リンク１２０は、逆方向リンク１１８によって使用されるものとは異なる周波数を使用しうる。
【００１６】
通信するように設計された領域および／またはアンテナのおのおののグループは、しばしば、アクセス・ポイントのセクタと称される。態様では、アンテナ・グループは各々、アクセス・ポイント１００によってカバーされた領域のセクタ内のアクセス端末に通信するように設計される。
【００１７】
アクセス・ポイントは、端末と通信するために使用される固定局であり、アクセス・ポイント、ノードＢ、あるいはその他幾つかの専門用語でも称されうる。アクセス端末はまた、アクセス端末、ユーザ機器（ＵＥ）、無線通信デバイス、端末、アクセス端末、あるいはその他いくつかの専門用語で称されうる。
【００１８】
図２は、空間ダイバーシティ多重化を提供するＭＩＭＯシステム２００における（アクセス・ポイントとしても知られている）送信機システム２１０および（アクセス端末としても知られている）受信機システム２５０の例を示すブロック図である。送信機システム２１０では、多くのデータ・ストリーム用のトラフィック・データが、データ・ソース２１２から送信（ＴＸ）データ・プロセッサ２１４に提供される。
【００１９】
態様では、データ・ストリームはおのおのの、それぞれの送信アンテナを介して送信される。ＴＸデータ・プロセッサ２１４は、おのおののデータ・ストリームのトラフィック・データ・ストリームをフォーマットし、このデータ・ストリームのために選択された特定の符合化スキームに基づいて符号化し、インタリーブして、符合化されたデータを提供する。
【００２０】
おのおののデータ・ストリームの符合化されたデータは、ＯＦＤＭ技術を用いてパイロット・データと多重化されうる。パイロット・データは一般に、既知の方法で処理される既知のデータ・パターンであり、チャネル応答を推定するために受信機システムにおいて使用されうる。おのおののデータ・ストリームについて多重化されたパイロットおよび符合化されたデータは、データ・ストリームのために選択された特定の変調スキーム（例えば、ＢＰＳＫ、ＱＰＳＫ、Ｍ−ＰＳＫ、あるいはＭ−ＱＡＭ等）に基づいて変調（例えば、シンボル・マップ）され、変調シンボルが提供される。おのおののデータ・ストリームのデータ・レート、符号化、および変調は、プロセッサ２３０によって実行される命令群によって決定されうる。
【００２１】
すべてのデータ・ストリームの変調シンボルは、（例えば、ＯＦＤＭのために）変調シンボルをさらに処理するＴＸ  ＭＩＭＯプロセッサ２２０に提供される。ＴＸ  ＭＩＭＯプロセッサ２２０はその後、ＮＴ個の変調シンボル・ストリームを、ＮＴ個の送信機（ＴＭＴＲ）２２２ａ乃至２２２ｔへ提供する。ある態様では、ＴＸ  ＭＩＭＯプロセッサ２２０は、データ・ストリームのシンボルに対して、および、シンボルが送信されるアンテナに対して、ビームフォーミング重みを適用する。
【００２２】
おのおのの送信機２２２は、１または複数のアナログ信号を提供するために、それぞれのシンボル・ストリームを受信して処理し、さらには、ＭＩＭＯチャネルを介した送信に適切な変調信号を提供するために、このアナログ信号を調整（例えば、増幅、フィルタ、およびアップコンバート）する。送信機２２２ａ乃至２２２ｔからのＮＴ個の変調信号は、ＮＴ個のアンテナ２２４ａ乃至２２４ｔそれぞれから送信される。
【００２３】
受信機システム２５０では、送信された変調信号がＮＲ個のアンテナ２５２ａ乃至２５２ｒによって受信され、おのおののアンテナ２５２からの受信信号が、それぞれの受信機（ＲＣＶＲ）２５４ａ乃至２５４ｒへ提供される。おのおのの受信機２５４は、それぞれの受信信号を調整（例えば、フィルタ、増幅、およびダウンコンバート）し、この調整された信号をデジタル化してサンプルを提供し、さらにこのサンプルを処理して、対応する「受信された」シンボル・ストリームを提供する。
【００２４】
ＲＸデータ・プロセッサ２６０は、ＮＲ個の受信機２５４からＮＲ個のシンボル・ストリームを受信し、受信されたこれらシンボル・ストリームを、特定の受信機処理技術に基づいて処理して、ＮＴ個の「検出された」シンボル・ストリームを提供する。ＲＸデータ・プロセッサ２６０は、その後、検出されたおのおののシンボル・ストリームを復調し、デインタリーブし、復号して、そのデータ・ストリームのためのトラフィック・データを復元する。ＲＸデータ・プロセッサ２６０による処理は、送信機システム２１０におけるＴＸ  ＭＩＭＯプロセッサ２２０およびＴＸデータ・プロセッサ２１４によって実行されるものと相補的である。
【００２５】
逆方向リンク・メッセージは、通信リンクおよび／または受信されたデータ・ストリームに関するさまざまなタイプの情報を備えうる。逆方向リンク・メッセージは、多くのデータ・ストリームのトラフィック・データをデータ・ソース２３６から受け取るＴＸデータ・プロセッサ２３８によって処理され、変調器２８０によって変調され、送信機２５４ａ乃至２５４ｒによって調整され、基地局２１０へ送り戻される。
【００２６】
送信機システム２１０では、受信機システム２５０からの変調信号が、アンテナ２２４によって受信され、受信機２２２によって調整され、復調器２４０によって復調され、ＲＸデータ・プロセッサ２４２によって処理されて、受信機システム２５０によって送信された逆方向リンク・メッセージを抽出する。さらに、プロセッサ２３０は、ビームフォーミング重みを決定するためにどの事前符合化行列を使用するかを決定するために、この抽出されたメッセージを処理する。
【００２７】
図３は、タイルに分割されたＯＦＤＭの部分、および、そのようなタイルを読む周波数順の例を示す。この例で例示されるように、論理的なタイル３０２は、周波数および時間の隣接領域であり、８つのＯＦＤＭシンボルに対して、１６のサブキャリアまたはトーンを含むように示されている。タイル３０２は、例えばＵＭＢのようなある通信システムを例示するために「論理タイル」と称されることが注目される。ここでは、オリジナルの物理タイルが、送信ダイバーシティのために周波数ホップされうる。したがって、受信されたタイルの順序は、オリジナルのタイルの順序（すなわち、物理的なタイル順序）とは必ずしも同じである必要はない。このホッピングは、例えばＵＭＢのようなあるタイプの通信システムにのみ典型的である。
【００２８】
この例において、簡潔のために、３つの論理タイル３０２、３０４、３０６のみが図３において示されている。ＯＦＤＭシンボルは、時間シーケンスで受信されるので、このシンボル内の各サブキャリアの周波数データは、垂直矢印３０８によって例示されているように、指定された順にスキャンされ処理される。したがって、第１のＯＦＤＭシンボルの論理タイル３０２、３０４、３０６に対するサブキャリアは、次のシンボルの前にスキャンされる。そして、複数のタイルの一部が、タイル全体が処理される前に処理されるであろうことが明らかとなる。第１のＯＦＤＭシンボルの周波数順の処理の後、処理は、次に、破線矢印３１０に示すように、次のシンボルの第１のサブキャリアで始まる。タイルが完全にスキャンされる（つまり、８つすべてのＯＦＤＭシンボルのすべてのサブキャリアがスキャンされる）まで、この手順を繰り返す。
【００２９】
用語「タイル」のように、図３の例がＵＭＢ関連用語で記載されることがさらに注目される。ＬＴＥシステムでは、例えば、タイルの概念と等化な概念は、「リソース・ブロック」と称される。したがって、以下の記載では、タイル処理の構成要素および動作は、ＬＴＥシステムにおけるリソース・ブロック処理の態様に適用される。他のシステムは異なる用語を使用するかもしれないが、ここで開示された概念は、段階的な動作を有する任意の異ステムに対して適用することが可能である。そのようなシステムは、復号またはその他の動作の前に処理（例えば、復調）される周波数領域および／または時間領域を有している。
【００３０】
図４は、タイル処理および割当処理を同期させるメカニズムを使用する、通信信号の復調および復号のための装置４００を例示する。単なる一例として、装置４００は、例えば送信機システム２１０のような基地局において適応され、さらに詳しくは、送信機システム２１０の復調器２４０およびＲＸデータ・プロセッサ２４２に関連付けられている。別の例として、装置４００はまた、例えば受信機システム２５０、さらに詳しくは、ＲＸデータ・プロセッサ２８０において適用されうる。
【００３１】
装置４００は、入力４０２に示すように、タイル・メモリから、データおよびパイロット・サンプルの入力を受け取る。この入力４０２は、タイル処理ユニット４０４に提供され、そこで復調される。処理ユニット４０４は特に、チャネル推定ブロック４０６を含んでいる。チャネル推定ブロック４０６は、入力４０２からサンプルを受け取り、この入力サンプル内のパイロット・トーンを用いて、チャネル推定を実行する。このデータはまた、ＭＭＳＥ、ＭＲＣ、ＬＬＳＥ、またはその他の処理のうちの少なくとも１つを実行するために、ブロック４０８へ提供され、受信信号の雑音除去および／または検出向上が図られる。これらは、適用可能である場合、ＭＩＭＯレイヤを分離することを含む。チャネル推定ブロック４０６およびＭＭＳＥ／ＭＲＣブロック４０８の両方は、タイル処理制御４１０に接続されている。タイル処理制御４１０は、入力サンプル内のタイルの処理を指示するとともに、どのタイルが処理されたかのアカウントを保持する。
【００３２】
どのタイルがタイル処理されたかのアカウントの一部として、装置４００は、処理制御４１０と通信可能に接続されているタイル処理スコアカード４１２を含む。タイル処理スコアカード４１２は、フレーム内のどの物理タイルがタイル処理ユニット４０４によって処理されたかのアカウントを保持するために使用される。すなわち、タイル処理および割当処理を同期させるためのメカニズムである。図５に例示するような１つの例では、タイル処理スコアカードは、アサート可能なビット・エントリ数ｎを有するビット・レジスタとして、または、フレーム内のタイル数ｎに対応するフィールドとして設定される。物理タイルがユニット４０４によって処理された場合、タイル処理制御４１２は、スコアカード内の物理タイルに対応するビットに対して、アサートされる（すなわち、例えば“０”または“低”のように、タイルが処理されていないことを示す状態から、例えば、“１”または“高”のように、タイルが処理されたことを示す状態へと変更される）ように命じる。図５に例示するように、物理タイル１に対応する第１番目のビット・フィールド５０２は、物理タイル１が処理されていないことを示す状態“０”で示されている。それに対して、第２番目のビット・フィールド５０４は、物理タイル２が処理されていることを示す状態“１”にアサートされている。説明するように、タイル処理スコアカード４１２は、ハードウェア・レジスタとして実現されうる。しかしながら、その代わりに、当業者であれば、スコアカード４１２はまた、ＡＳＩＣ内のファームウェアによってのみならず、メモリ内に格納されプロセッサによって実行されるソフトウェアとしても実現されることを認識するだろう。
【００３３】
図４に戻って、装置４００はまた、タイル処理ユニット４０４によって処理された復調済みのシンボルを受け取り、格納するメモリ４１４をも含んでいる。図４の例はまた、ＭＩＭＯシステム内の別のレイヤにしたがって復調済シンボルを格納するように構成された復調済シンボル・メモリ４１４をも例示している。特に、メモリ４１４は、レイヤ０（４１６）およびレイヤ１（４１８）に対応するシンボルを格納するために機能的に分割されうる。メモリ４１４内に格納されたシンボルは、割当処理ユニット４２０によって読み出される。割当処理ユニット４２０は、メモリ４１４内に格納されたシンボルを、割当ジョブに基づいて処理することによって、復号されるべきコードワードを再アセンブルする。
【００３４】
割当処理ユニット４２０は、タイル処理スコアカード４１２と通信するように構成された割当ノード制御ユニット４２２を含んでいる。ユニット４２２は、１つの態様では、おのおのの特定の割当ジョブのタイルが処理されたかを判定するために、スコアカード４１２にアクセスすることができる。割当ノード制御ユニット４２２は、スライサ／ＬＬＲユニット（ＬＬＲは、ログ尤度比：log likelihood ratioを意味する）４２４に対して、メモリ４１４からシンボルを読み取り、コードワードをアセンブルするように命じる。さらに、ユニット４２０は、バッファ・マネジャ４２６を含む。バッファ・マネジャ４２６は、ＬＬＲメモリ４２８内のコードワードのストレージを管理する。コードワードは、受信ビットストリームを復元するために、ＬＬＲメモリ４２８からデコーダ４３０へと読み出され、その後、さらに、装置４００が利用されている（図示しない）通信デバイスの他の部分によって利用される。
【００３５】
代替実装では、スライシング／ＬＬＲ生成は、タイル処理ユニット４０４内で実行されることが注目されるべきである。そのような場合、処理ユニット４０４は、（破線によって代替態様であると示されている）スライサ／ＬＬＲユニット４２４を含む。スライサ／ＬＬＲユニット４２４は、ＭＭＳＥ／ＭＲＣユニット４０８によって提供される。したがって、メモリ４１４は、復調されたシンボル値ではなく、ＬＬＲ値を含むだろう。そして、割当処理ユニット４２０はもはや、スライサ／ＬＬＲユニット４２４を含まないだろう。さらに、バッファ・マネジャ４２６は、デコーダ４３０のための入力バッファとして動作するＬＬＲメモリ４２８との同じ接続を保ちながら、（別の接続４３２によって示されるように）メモリ４１４と直接的に接続されるだろう。
【００３６】
タイル処理スコアカード４１２は、受信フレーム（フレームは、予め定めた数のＯＦＤＭシンボルである）内の物理タイルのおのおののためにビット・フィールドを提供するように構成されうる。このフレーム内のすべてのタイルがタイル処理され、次のフレームが、タイル処理ユニット４０４への入力を開始した後、タイル処理スコアカード４１２がリセットされ、どのタイルも処理されていないことを、すべてのビット・フィールドが示すようになる。このリセットは、一例として、タイル処理制御４０４、ファームウェア制御スコアカード４１２、あるいは、例えば（図示しない）ＤＳＰのような他のデバイスによって実行される。さらに、図５の例は、単なる典型例であり、スコアカードはさらに、サブタイル（すなわち、タイルの一部分）あるいは、受信信号の周波数領域および時間領域のその他任意の区分を考慮するように構成されうることが注目される。
【００３７】
態様では、タイル処理スコアカード４１２はまた、割当ジョブのより効率的な処理のためのタイル処理を命じるために、処理制御４１０によって使用される。これによって、デコーダは、より多くの時間、ビジー状態に居続けるようになる。図６に示すように、１乃至７と付番された多くのタイルと、対応する割当ジョブとが例示されている。特に、おのおののタイルの横には、割当ジョブが処理される前にタイル処理される必要のあるコードワードのうちの少なくとも一部分を有するタイルに対応する割当ジョブ番号が例示されている。例えば、割当ジョブ１は、タイル１（６０２）、タイル２（６０４）、タイル４（６０８）、タイル５（６１０）およびタイル７（６１４）にマップされる。したがって、割当ジョブ１を処理するためには、割当ジョブの開始前に、これら５つのタイルすべてが処理されねばならない。さらに、図４のシステムでは、割当ジョブ１の処理が開始された後、スコアカード４１２内のビット・フィールドがアサートされ、タイル１、２、４、５、７がタイル処理されたことが示される。
【００３８】
図６にさらに示されるように、別の割当ジョブ２は、タイル１（６０２）、タイル２（６０４）、タイル３（６０６）、タイル５（６１０）、およびタイル６（６１２）にマップされる。割当ジョブ２が、割当ジョブ１を引き継ぐと、タイル１、２、５が既に、割当ジョブ１のために処理されていることが、スコアカード４１２から容易に判定されうる。したがって、割当処理ユニットは、これら復調されたタイルが既にメモリ４１４内に存在しているものと判定しうる。タイル１、２、５は、割当ジョブ１のために既に処理されているので、割当ジョブ２のためにタイル１、２、５を再び処理することを回避するために、タイル処理ユニット４０４は、スコアカード４１２内のビット情報を利用することができ、これによって、処理効率を最適化するという点が重要である。
【００３９】
図６の例において理解されるように、割当処理ユニット４２０が、割当ジョブ３の処理を開始した場合、ジョブ３のタイルのすべて（すなわち、タイル１、３、４、６、および７）が既に処理されており、割当ジョブ３の処理は、さらなるタイル処理なく、直ちに開始されうる。ここで重要なことは、ジョブ割当を共有し、かつ、既に処理されたタイルを利用することによって、タイル処理の順序の優先度付けを行い、割当処理における遅延を低減するために、タイル処理ユニット４０４がさらに、スコアカード４１２内の情報を利用することである。したがって、タイル処理は、スコアカード４１２から判定されるように、どのタイルがすでに処理されているかに基づいて、再び順序付けがなされる。
【００４０】
図７は、図４の装置の代替構成例である。この例において、タイル処理ユニット４０４の数は、増やすことができ、並列処理によって、タイル処理効率をさらに高めるために、ｎ個の処理ユニット４０４ａ乃至４０４ｎが利用されることが可能である。ユニット４０４ａ乃至４０４ｎのおのおのは、処理ユニットがフレーム内のタイルを処理する場合、ビット・フィールド内のビットをアサートするために、スコアカード４１２と通信可能に接続されている。この例において、スコアカード４１２は、おのおのタイルがユニット４０４ａ乃至４０４ｎによって一度だけ処理されたことを保証するのに役に立つ。図示していないが、当業者であれば、スコアカード４１２は、タイルが処理された複数の割当処理ユニットによる判定を容易にしながら、複数の割当処理ユニットも同様に適用できることもまた認識するであろう。
【００４１】
図８は、２つのタイプの処理間の同期を達成するタイル処理および割当処理のための方法のフローチャートを例示する。図示するように、方法８００は、フレームの処理が開始されるブロック８０２における第１の処理を含む。この処理は、割当が分割される複数のタイルのタイル処理を含む。ここで、少なくとも１つのコードワードは、複数のタイルのうちの少なくとも一部分から構成される。ブロック８０２はさらに、例えば、メモリ４１４に格納された復調済シンボル（すなわち、処理済タイル）を処理する処理ユニット４２０の動作のような、処理済タイルの割当処理をも含む。ブロック８０４では、複数のビット・インジケータからの少なくとも１つのビット・インジケータが、アサートされる。ここでは、それぞれのタイルがタイル処理された場合、ビット・インジケータのおのおのは、タイル処理されるべき複数のタイルからのそれぞれのタイルに対応している。一例として、処理ユニット４０４およびタイル処理スコアカード４１２が、ブロック８０２、８０４の処理を実施する。より具体的な例において、ブロック８０２、８０４の処理は、チャネル推定ユニット４０６、ＭＭＳＥ／ＭＲＣユニット４０８、およびタイル処理制御４１０によって達成される。タイル処理制御４１０は、タイル処理スコアカード４１２内のビット・インジケータをアサートする。
【００４２】
ブロック８０６は、少なくとも１つの割当ジョブの割当処理をする前に、少なくとも１つのリソース割当ジョブ内のタイルに対応するビット・インジケータがアサートされたかを判定する処理を含む。態様によれば、ブロック８０６における処理は、割当処理ユニット４２０によって実行され、さらに詳しくは、タイル処理スコアカード４１２にアクセスするノード制御４２２によって実行される。ブロック８０６は、フロー図においてブロック８０２およびブロック８０４と連続して示されているが、当業者であれば、割当ジョブの処理は、割当ジョブに対応するすべてのタイルが処理された後になされるという制限の下、割当処理とタイル処理とは、一般に、タイル処理と割当処理との間の同期を達成するために付随的になされることを認識するであろうことが注目される。したがって、ブロック８０６の処理は、ブロック８０４の処理と並行かつ独立してなされ、処理タイプ間の同期を達成するものと考えられる。
【００４３】
ブロック８０８に示すように、少なくとも１つの割当ジョブに対応するタイルのためのすべてのビット・インジケータがアサートされた場合、リソース割当ジョブが処理される。一例として、ブロック８０８の処理は、割当処理ユニット４２０によって実行され、態様では、ＬＬＲメモリ４２８およびデコーダ４３０による復号の実施も含むことができる。
【００４４】
さらに、方法８００は、判定ブロック８１０に示すように、フレーム内の処理されるべきすべてのタイルが処理されたときを判定または確認することを含む。繰り返すが、ブロック８０４の処理は、ブロック８０６のみならずブロック８０８の処理に対して付随的になされる。したがって、ブロック８１０における確認は、実際には、タイル処理およびブロック８０４における処理が、フレームについて完了したかを判定するための確認である。したがって、図８は、これらの処理がフレームについて完了していないのであれば、ブロック８０４およびタイル処理の動作は、ループによって示されるように、ブロック８１０からブロック８０４へ続く。ブロック８１０において、すべてのタイルが処理されたと判定された場合、ブロック８１２に示すように、ビット・インジケータがリセットされる。図４で開示された装置のコンテキストでは、これは、タイル処理スコアカード４１２内のすべてのビット・フィールドをリセットすることに等しい。
【００４５】
また、図８は、どのタイルが処理されたかのみならず、どのタイルが、キューされた割当ジョブに対応するのかを判定するために、ビット・インジケータが使用されるブロック８１４を例示している。言い換えれば、タイル処理スコアカード４１２が検査され、どのタイルが既に処理されているのかが考慮される。そして、どのタイルが、キューされた割当ジョブに対応するのかを判定するために、完了されるべき割当ジョブが判定され、検査される。態様では、この処理は、割当処理ユニット４２０と通信しているタイル処理ユニット４０４によって実行される（注：この通信接続は、図４には例示されていない）。ブロック８１６において、ビット・インジケータ状態の現在のアカウントが取得され、現在の割当ジョブが、それぞれのタイルと関連付けられた後、複数のタイルのタイル処理のうちの少なくとも一部が、ビット・インジケータ状態に基づいて順序付けられる。この順序付け処理は、どのタイルがすでにタイル処理されたかを確認することによって、割当ジョブの処理のための時間を最大にするために、タイル処理ユニット４０４、特にタイル処理制御４１０によって実行される。
【００４６】
図９は、例えば図２の装置２１０または装置２５０、あるいは図４の装置４００のような通信デバイスにおけるタイル処理と割当処理の調整または同期のために使用される別の装置９０２を例示する。装置９０２は、タイルをタイル処理する手段９０４を含む。手段９０４は、例えば、タイルを処理するためのタイル処理制御４１０、チャネル推定部４０６、およびＭＭＳＥ／ＭＲＣ４０８を含むタイル処理ユニット４０４と、復調されたシンボルを格納するための復調メモリ４１４とによって、あるいは、等価な機能デバイスによって実現される。装置９０２はまた、装置９０２内のさまざまな手段またはデバイス間の通信の機能を例示するバス９０６、あるいは、同様の適切な通信カップリングまたはインタフェースを備えて例示される。
【００４７】
装置９０２はまた、割当ジョブの割当処理のための手段９０８を含んでいる。一例として、手段９０８は、スライサ／ＬＬＲ４２４およびバッファ・マネジャ４２６を含む割当ノード制御４２０によって、あるいは、同様の機能デバイスによって実現される。手段９０８はまた、ＬＬＲメモリ４２８、デコーダ４３０のみならず、復調メモリ４１４をも含んで実現されうる。
【００４８】
装置９０２はさらに、それぞれのタイルがタイル処理された場合に、タイル処理されるべき複数のタイルから、おのおののが各タイルに対応している複数のビット・インジケータのうちの少なくとも１つのビット・インジケータをアサートする手段９１０を含む。複数のビット・インジケータが、ビット・インジケータ手段９１２内に存在し、バス９０６を介して手段９１０によってアサートされる。手段９１０は、例として、タイル処理制御４１０によって、あるいは、その他任意の等価な機能デバイスによって実現されることが注目される。それに加えて、タイル処理スコアカード４１２と関連して説明したようなビット・レジスタ、あるいは、等価なデバイスによって、ビット・インジケータ手段９１２が実現される。
【００４９】
さらに、装置９０２は、少なくとも１つの割当ジョブの割当処理をする前に、少なくとも１つのリソース割当ジョブ内のタイルに対応するビット・インジケータがアサートされたかを判定する手段９１４を含む。態様では、手段９１４は、バス９０６を介して、ビット・インジケータ手段９１２内のビット・インジケータ情報にアクセスする。手段９１４は、割当ノード制御４２２によって、あるいは、等価な操作性を有する他のデバイスによって実現される。
【００５０】
さらに、装置９０２は、手段９１４によって判定されたように、少なくとも１つの割当ジョブ内のタイルに対応するすべてのビット・インジケータがアサートされた場合、リソース割当ジョブを処理する手段９１６を含む。手段９１４は、割当ノード制御４２２、スライサ／ＬＬＲ４２４、およびバッファ・マネジャ４２６によって、あるいは、等価な操作性を有するデバイスによって実現される。態様では、手段９０８は、手段９１４と実質的に同じ手段であるが、説明目的のために分離されていることも注目される。したがって、手段９１４は、手段９０８に含まれ、単に１つの機能ブロックとして考えることもできる。
【００５１】
さらに、装置９０２はまた、ビット・インジケータ手段９１２をリセットする手段９１８をも含んでいる。既に説明したように、ビット・インジケータは、おのおののフレームのタイル処理の後にリセットされる。手段９１８は、タイル処理制御９４０、タイル処理スコアカード４１２の内側または外側にあるファームウェア、あるいはその他いくつかのプロセッサによって具体化されうる。
【００５２】
装置９０２には、アサートされたビット・インジケータおよびキューされた割当ジョブに基づいて、タイル処理の優先度付けまたは順序付けを実行するための代替手段９２０、９２２も含まれる。特に手段９２０は、どのタイルが処理されたのかを、ビット・インジケータ手段９１２内のビット・インジケータから判定し、どのタイルが、キューされた割当ジョブに対応するのかを判定する手段である。手段９２２は、手段９２０によるビット・インジケータおよび割当ジョブの判定に基づいて、複数のタイルのタイル処理のうちの少なくとも一部の順序付け、再順序付け、あるいは優先度付けを行うように構成される。手段９２０は、タイル処理ユニット４０４によって、特に、割当処理ユニット４２０と連携したタイル処理ユニット４０４内のタイル処理制御４１０によって実現され、手段９２２は、タイル処理制御９１０によって実現される。
【００５３】
さらに、装置９０２は、例えばＤＳＰ９２４のようなプロセッサと、格納媒体またはメモリ・デバイス９２６内に格納され、ＤＳＰ９２４または装置９０２内のモジュールの何れかによって実行可能な１または複数のプログラム可能命令群とを含むことが注目される。
【００５４】
既に行った開示から理解されるように、開示された方法および装置は、開示されたように、通信システムにおいて、タイル・ベースの処理および割当ベースの処理の同期化および変調を与える。この同期は、タイル処理の節約、タイル処理および割当処理の独立性の最大化を与え、複数の変調またはタイル・プロセッサを含むアーキテクチャのみならず、改善されたパフォーマンスのための複数の割当またはデコーダ・プロセッサをも考慮する。
【００５５】
本明細書において使用される「典型的な」という用語は、「例、事例、または例示として役立つ」ことを意味することが意図されていることが注目される。本明細書において「典型的な」と記載されている例または態様は、他の例または態様よりも好適であるとも有利であるとも必ずしも解釈される必要はない。
【００５６】
当業者であれば、情報および信号は、さまざまな異なる技術および技法のうちの何れかを用いて表されることを理解するだろう。例えば、上記説明を通じて参照されうるデータ、命令群、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光学場または光学粒子、あるいはこれらの任意の組み合わせによって表現されうる。
【００５７】
説明を単純にする目的で、開示されたこれら方法は、一連のまたは多くの動作として示され説明されているが、本明細書に記載されたこれら処理は、幾つかの動作が本明細書で示され記載されたものとは異なる順序で、あるいは他の動作と同時に生じうるので、本明細書に記載された処理は、これら動作の順序によって限定されないことが理解されるべきである。例えば、当業者であれば、これら方法はその代わりに、例えば状態図におけるように、一連の相互関連する状態またはイベントとして表されうることを認識するだろう。さらに、本明細書で開示された主題とする方法にしたがって方法を実現するために、必ずしも例示された全ての動作が必要とされる訳ではない。
【００５８】
当業者であれば、情報および信号は、さまざまな異なる技術および技法のうちの何れかを用いて表されうることを理解するであろう。例えば、上記説明を通じて参照されうるデータ、命令群、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光学場または光学粒子、あるいはこれらの任意の組み合わせによって表現されうる。
【００５９】
当業者であればさらに、本明細書で開示された例に関連して記載されたさまざまな例示的な論理ブロック、モジュール、回路、およびアルゴリズム・ステップが、電子工学ハードウェア、コンピュータ・ソフトウェア、あるいはこれらの組み合わせとして実現されることを理解するであろう。ハードウェアとソフトウェアとの相互置換性を明確に説明するために、さまざまな例示的な構成要素、ブロック、モジュール、回路、およびステップが、それらの機能の観点から一般的に記述された。それら機能がハードウェアとしてまたはソフトウェアとして実現されるかは、特定のアプリケーションおよびシステム全体に課せられている設計制約に依存する。当業者であれば、特定のアプリケーションおのおのに応じて変化する方法で上述した機能を実現することができる。しかしながら、この適用判断は、本発明の範囲からの逸脱をもたらすものと解釈されるべきではない。
【００６０】
本明細書で開示された例に関連して記述されたさまざまな例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）あるいはその他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、または上述された機能を実現するために設計された上記何れかの組み合わせを用いて実現または実施されうる。汎用プロセッサとしてマイクロ・プロセッサを用いることが可能であるが、代わりに、従来技術によるプロセッサ、コントローラ、マイクロコントローラ、あるいは順序回路を用いることも可能である。プロセッサは、例えばＤＳＰとマイクロ・プロセッサとの組み合わせ、複数のマイクロ・プロセッサ、ＤＳＰコアと連携する１または複数のマイクロ・プロセッサ、またはその他任意のこのような構成である計算デバイスの組み合わせとして実現することも可能である。
【００６１】
本明細書で開示された例に関連して記述された方法やアルゴリズムのステップは、ハードウェアによって直接的に、プロセッサによって実行されるソフトウェア・モジュールによって、または、これらの組み合わせによって具体化される。ソフトウェア・モジュールは、ＲＡＭメモリ、フラッシュ・メモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハード・ディスク、リムーバブル・ディスク、ＣＤ−ＲＯＭ、あるいは当該技術分野で知られているその他の型式の記憶媒体に収納されうる。典型的な記憶媒体は、この記憶媒体から情報を読み取ったり、この記憶媒体に情報を書き込むことができるプロセッサのようなプロセッサに接続される。あるいは、この記憶媒体は、プロセッサに統合されうる。このプロセッサと記憶媒体とは、ＡＳＩＣ内に存在することができる。ＡＳＩＣは、ユーザ端末内に存在することもできる。あるいはプロセッサと記憶媒体とは、ユーザ端末内のディスクリート部品として存在することができる。
【００６２】
開示された例の前述の記載は、いかなる当業者であっても、ここで開示された装置または方法を製造または使用できるように提供される。これら例に対する様々な変形例もまた、当業者に容易に明らかになるだろう。そして、本明細書で定義された一般的な原理は、本開示の精神または範囲から逸脱することなく他の例にも適用されうる。このように、本開示は、本明細書で示された例に限定されるものではなく、本明細書で開示された原理および新規な特徴に一致した最も広い範囲に相当することが意図されている。
【図１】
2011519512.tif 000003
【図２】
2011519512.tif 000004
【図３】
2011519512.tif 000005
【図４】
2011519512.tif 000006
【図５】
2011519512.tif 000007
【図６】
2011519512.tif 000008
【図７】
2011519512.tif 000009
【図８】
2011519512.tif 000010
【図９】
2011519512.tif 000011
【国際調査報告】
2011519512.tif 000012
2011519512.tif 000013
2011519512.tif 000014