(57)【要約】  本発明は、高電圧スイッチングパワー増幅器と、高電圧スイッチング増幅器の出力部に結合された入力部を有する抽出フィルタと、容量性負荷と、抽出フィルタの出力部に結合された入力部とを有する静電スピーカ要素とを備える静電型スピーカシステムに関する。抽出フィルタと容量性負荷の組合せは、少なくとも第１のフィルタ段と第２のフィルタ段とを有するフィルタ回路を形成する。第１のフィルタ段は、共振周波数ω０及び品質係数Ｑ＞１／２を有するＲＬＣ回路を備え、低域フィルタである第２のフィルタ段は、ＲＬＣ回路の共振周波数の信号成分を、抽出フィルタの出力部で減衰させる少なくとも１つの電気要素を備える。
2011505740.tif 000002
【特許請求の範囲】
【請求項１】
高電圧スイッチングパワー増幅器（１００）と、
前記高電圧スイッチング増幅器の出力部に結合された入力部を有する抽出フィルタ（１０２）と、
容量性負荷（Ｃ４２）と、前記抽出フィルタ（１０２）の出力部に結合された入力部とを有する静電型スピーカ要素（１０４）と
を備え、前記抽出フィルタと前記容量性負荷の組合せが、少なくとも第１のフィルタ段（１０６）と第２のフィルタ段（１０８）とを有するフィルタ回路（１０２、１０４）を形成し、
前記第１のフィルタ段が、共振周波数ω０及び品質係数Ｑ＞１／２を有するＲＬＣ回路を備え、前記第２のフィルタ段が、前記ＲＬＣ回路の共振周波数の信号成分を、前記抽出フィルタ（１０２）の出力部で減衰させる少なくとも１つの電気要素を有する低域フィルタである
静電型スピーカシステム。
【請求項２】
抽出フィルタが、単一端低域Ｎ次フィルタであり、Ｎが、３以上の整数である、請求項１に記載の静電型スピーカシステム。
【請求項３】
第１のフィルタ段が、第１の段のインダクタと第１の段のコンデンサの直列接続を含み、前記直列接続が、第１のフィルタ段の入力部と接地ノードの間に接続されており、第２のフィルタ段が、第２のフィルタ段の入力部と接地ノードの間に接続された、第２の段の抵抗器と第２の段のコンデンサの直列接続を含む、請求項１又は２に記載の静電型スピーカシステム。
【請求項４】
第２の段の抵抗器と第２の段のコンデンサの間のノードが、第２のフィルタ段の出力部に結合されており、第２のフィルタ段の出力部が、第１のフィルタ段の入力部に結合されており、容量性負荷が第１の段のコンデンサである、請求項３に記載の静電型スピーカシステム。
【請求項５】
第１のフィルタ段のインダクタと第１の段のコンデンサの間のノードが、第１のフィルタ段の出力部に結合されており、第１の段の出力部が、第２のフィルタ段の入力部に結合されており、容量性負荷が、第２の段のコンデンサである、請求項３に記載の静電型スピーカシステム。
【請求項６】
第２の段の抵抗器の抵抗値が、下式によって近似され、
【数１】
2011505740.tif 000060
上式で、Ｒ４２＝第２の段の抵抗器の抵抗器値、
Ｃ４１＝第１の段のコンデンサの静電容量値、
Ｌ４１＝第１の段のインダクタのインダクタンス値
であり、第１の段のコンデンサの静電容量値が、下式によって近似され、
【数２】
2011505740.tif 000061
上式で、Ｃ４１＝第１の段のコンデンサの静電容量値、
Ｃ４２＝第２の段のコンデンサの静電容量値
である、請求項５に記載の静電型スピーカシステム。
【請求項７】
第２のフィルタ段が、第２の段の抵抗器と第２の段のコンデンサの間に接続された第２の段のインダクタを含む、請求項５に記載の静電型スピーカシステム。
【請求項８】
第２の段の抵抗器の抵抗値が、下式によって定義され、
【数３】
2011505740.tif 000062
上式で、
【数４】
2011505740.tif 000063
及び
Ｑ６２＝第２のフィルタ段の減衰を設定する品質係数
であり、第１の段の静電容量の静電容量値と第２の段の静電容量の静電容量値の比、及び、第１の段のインダクタのインダクタンス値と第２の段のインダクタのインダクタンス値の比が、下式によって定義され、
【数６】
2011505740.tif 000064
及び
【数７】
2011505740.tif 000065
上式で、ｎとｍの関係が下式によって定義され、
【数８】
2011505740.tif 000066
上式で、
【数９】
2011505740.tif 000067
であり、上式で、
Ｃ６１＝第１の段のコンデンサの静電容量値、
Ｃ６２＝第２の段のコンデンサの静電容量値、
Ｌ６１＝第１の段のインダクタのインダクタンス値、
Ｌ６２＝第２の段インダクタのインダクタンス値、
ｎ及びｍ＞０、並びにＱ６２＞１／２
である、請求項７に記載の静電型スピーカシステム。
【請求項９】
第２のフィルタ段が、第２の段のインダクタに並列に接続された追加の第２の段のコンデンサを含む、請求項７に記載の静電型スピーカシステム。
【請求項１０】
第２のフィルタ段に並列に接続されたＭ個の追加の第２のフィルタ段を備え、前記Ｍ個の追加の第２のフィルタ段がそれぞれ、追加の第２の段の抵抗器と追加の静電型スピーカ要素の直列接続を含み、Ｍが、１以上の整数である、請求項１に記載の静電型スピーカシステム。
【請求項１１】
抽出フィルタが差動低域Ｎ次フィルタであり、Ｎが、３以上の整数であり、静電型スピーカ要素が、差動的に駆動される要素である、請求項１に記載の静電型スピーカシステム。
【請求項１２】
第１のフィルタ段が、第１の段の第１のインダクタ（Ｌ３２ａ、Ｌ７３ａ）、第１の段のコンデンサ（Ｃ３５、Ｃ７４）及び第１の段の第２のインダクタ（Ｌ３２ａ、Ｌ７３ｂ）の直列接続を備え、該直列接続が、第１のフィルタ段の第１の端子（ＩＮ７２ａ）と第１のフィルタ段の第２の端子（ＩＮ７２ｂ）の間に接続されており、第２のフィルタ段が、第２の段の第１の抵抗器（Ｒ３３ａ、Ｒ７４ａ）、第２の段のコンデンサ（Ｃ３３、Ｃ７５）及び第２の段の第２の抵抗器（Ｒ３３ｂ、Ｒ７４ｂ）の直列接続を備え、該直列接続が、第２のフィルタ段の第１の端子（ＩＮ３２ａ）と第２のフィルタ段の第２の端子（ＩＮ３２ｂ）の間に接続されており、静電型スピーカ要素が、第１の段のコンデンサ（Ｃ３５）又は第２の段のコンデンサ（Ｃ７５）である、請求項１１に記載の静電型スピーカシステム。
【請求項１３】
第２の段の第１の抵抗器（Ｒ３３ａ）と第２の段のコンデンサ（Ｃ３３）の間のノードが、第２のフィルタ段の第１の出力ノードに結合されており、第２の段の第２の抵抗器（Ｒ３３ｂ）と第２の段のコンデンサ（Ｃ３３）の間のノードが、第２のフィルタ段の第２の出力ノードに結合されており、第１の出力ノードが、第１のフィルタ段の第１の端子に結合されており、第２の出力ノードが、第１のフィルタ段の第２の端子に結合されており、容量性負荷が第１の段のコンデンサ（Ｃ３５）である、請求項１２に記載の静電型スピーカシステム。
【請求項１４】
第１の段の第１のインダクタ（Ｌ７３ａ）と第１の段のコンデンサ（Ｃ７４）の間のノードが、第１のフィルタ段の第１の出力ノードに結合されており、第１の段の第２のインダクタ（Ｌ７３ｂ）と第１の段のコンデンサ（Ｃ７４）の間のノードが、第１のフィルタ段の第２の出力ノードに結合されており、第１の出力ノードが、第２のフィルタ段の第１の端子に結合されており、第２の出力ノードが、第２のフィルタ段の第２の端子に結合されており、容量性負荷が第２の段のコンデンサ（Ｃ７５）である、請求項１２に記載の静電型スピーカシステム。
【請求項１５】
第２のフィルタ段の直列接続が、第２の段の第１のインダクタ（Ｌ７４ａ）及び第２の段の第１のコンデンサ（Ｃ７６ａ）の並列接続と、第２の段の第２のインダクタ（Ｌ７４ｂ）及び第２の段の第２のコンデンサ（Ｃ７６ａ）の並列接続とを含む、請求項１４に記載の静電型スピーカシステム。
【請求項１６】
第２のフィルタ段の直列接続が、第２の段の第１のインダクタ（Ｌ８４ａ）及び第２の段の第２のインダクタ（Ｌ８４ｂ）を含み、静電型スピーカシステムがさらに、第２のフィルタ段に並列に接続されたＭ個の追加の第２のフィルタ段を備え、該Ｍ個の追加の第２のフィルタ段がそれぞれ、追加の第２の段の第１の抵抗器（Ｒ８６ａＡ）、追加の静電型スピーカ要素（Ｃ８６Ａ）及び追加の第２の段の第２の抵抗器（Ｒ８６ｂＡ）の直列接続を含み、Ｍが、１以上の整数である、請求項１５に記載の静電型スピーカシステム。
【請求項１７】
静電型スピーカシステムで使用される、請求項１〜１６のいずれかに記載の抽出フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電型スピーカシステムに関し、より具体的には、パルス変調器と、パルス変調された信号（パルス変調信号）を増幅する高電圧スイッチング出力段及び増幅されたパルス変調高電圧信号を復調する抽出フィルタ（extraction filter）と、増幅されたパルス変調高電圧信号の高周波を減衰させるフィルタと、このフィルタの出力部に結合された静電型スピーカ要素とを備える静電型スピーカシステムに関する。
【背景技術】
【０００２】
静電型スピーカ要素は、静電原理を利用して音響信号を生成する。例えば、静電型スピーカ要素の最も一般的な実施形態は、固定板（stator）としても知られている２枚の多孔導電板を備え、さらに、これらの２枚の固定板間に配置され、固定板に対してその両側に小さな空隙を有する薄い導電振動板（diaphragm）を備える。続いて、所望の電界強度を達成するため、高ＤＣバイアス電圧によって、導電振動板を、固定板に対して一定の電荷に維持する。固定板は、ＡＣ高電圧アナログ信号に接続され、逆相（counter phase）で駆動され、この構成は「プッシュプル（push pull）」構成とも呼ばれ、両固定板間に、比例した均一な静電界を生じさせ、この静電界は、帯電した振動板上に力を生じさせるのに十分な電界強度を生み出し、振動板を運動させ、続いて周囲の空気を運動させる。低インピーダンス装置であるエレクトロダイナミック型コーンスピーカとは対照的に、静電型スピーカは、高インピーダンス装置を表す容量性負荷を有する。
【０００３】
音響原始信号を再生するために、特定の機能をそれぞれが提供する複数の構成要素からなるモジュールシステムが必要となることがある。
【０００４】
静電型スピーカシステムとともに構成されたこのようなモジュールシステムは一般に、以下の構成要素からなる。すなわち
−  例えばＣＤプレーヤなどの音声再生装置。
−  例えばエレクトロダイナミック型コーンスピーカなどの低インピーダンス装置を駆動するために、音声信号に利得を与える音声パワー増幅器。
−  高インピーダンス装置、すなわち静電型スピーカ要素の容量性負荷を駆動するのに必要なインピーダンス整合を実行する音声パワー変圧器であり、低ＡＣ電圧信号をＡＣ高電圧アナログ信号に変換する音声パワー変圧器。
−  例えば帯電した振動板がそれに従う固定板間の交番電界を与える、音声パワー変圧器によって得たＡＣ高電圧アナログ信号によって駆動される静電型スピーカ要素。
【０００５】
音声パワー変圧器の２次側が、静電型スピーカ要素に接続されている結果、前述の音声パワー増幅器に接続された変圧器の１次側の複素インピーダンスが、非常に低くなる可能性がある。したがって、この非常に低い複素インピーダンスのために、音声パワー増幅器が設計どおりの性能を示さないことがあり、その結果、歪みが増大し、不安定な摂動挙動の可能性が生じることがある。その結果、安定した非常に強力な音声増幅器が必要となることがある。
【０００６】
音声パワー変圧器の重要な役割は、動作音声帯域幅全体にわたって一定の変圧比を提供することである。パワー変圧器の２次層巻線及び接続された静電型スピーカ要素の容量性負荷に起因する、漏れインダクタンスと寄生容量の組合せは、周波数応答を否定的に規定する可能性があるＬＣ低域フィルタを形成する。多様な特性のため、パワーハンドリング（power handling）は、音声パワー変圧器構成の別の制限因子である。その結果、これらの多様な特性間の妥協が必要となることは避けられないため、音声パワー変圧器の構造は重要である。さらに、構成静電型スピーカ要素及び音声パワー変圧器は、標準音声パワー増幅器に対して設計され、その結果、設計、構造及び最適化可能性の柔軟性が狭まる。続いて、音声パワー変圧器が、静電型スピーカ要素の駆動を可能にする方法において、物理的限界を有することは明らかである。
【０００７】
標準音声パワー増幅器及びパワー変圧器によって、静電型スピーカ要素を駆動するこれらの欠陥を克服するため、静電型スピーカ要素の容量性負荷をパワー変圧器を使用せずに直接に駆動することができる高電圧音声パワー増幅器を利用することができる。静電型スピーカ要素の容量性負荷を直接に駆動するように設計された高電圧音声パワー増幅器は、原則的に、標準音声パワー増幅器及びパワー変圧器によって静電型スピーカ要素を駆動するよりも良好である。高電圧音声パワー増幅器は、半導体技術又は熱電子管（真空管）技術を使用して構成することができる。
【０００８】
例えばバイポーラ接合トランジスタ（ＢＪＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラ接合トランジスタ（ＩＧＢＴ）などの半導体ベースの多様な能動部品を直列に接続して、所望のＡＣ高電圧出力信号を達成することができ、構成半導体の全体にわたってブリッジ電圧を均等に分割することができる。クラスＡ／Ｂ技術を使用して設計された高電圧音声パワー増幅器は、基本的な２つの欠陥、すなわちバイアス電流調整及び電力損を有する。クラスＡ／Ｂ技術を使用して交差歪みを低減させるためには、バイアス電流調整が必要となり、最適なバイアス電流調整は、クラスＡセッティングにおいて達成される。交差歪みを低減させるためにバイアス電流を増大させると、それに応じて電力損が増大する。続いて、高電圧音声パワー増幅器の一実施形態では、結果として生じる重い電力要求のため、クラスＡセッティングを達成することが困難である。さらに、静電型スピーカ要素の容量性負荷などの複雑な負荷を使用することによって、電力損及び不安定挙動の可能性はさらに増大する。したがって、この概念は最適ではなく、妥協しなくてはならない部分がでてくる。
【０００９】
高電圧音声パワー増幅器を構成する別の選択肢は、前述の熱電子管技術（真空管）の使用である。熱電子管技術の使用は一般に、前述の半導体技術に関する欠点に加えて、例えば老化に対する感度、比較的に低い信頼性などの欠点を有する。
【００１０】
前述のとおり、先行技術の多様な増幅技法は、容量性負荷の駆動能力に関して多くの点で共通している。すなわち、
−  線形伝送を目指すためには、フィードバック及び高バイアス電流が必要である。
−  容量性負荷を使用することにより安定性が限定される。
−  非常に低いエネルギー効率。
−  容量性負荷の使用による電力損のさらなる増大。
−  温度、したがってパラメータシフトの高い分散。
−  高エネルギー電源及び冷却手段による費用増。
【００１１】
パルス変調増幅器とも呼ばれ、より具体的に例えばパルス幅変調増幅器又はクラスＤ増幅器とも呼ばれているスイッチング音声増幅器は、エネルギー効率及び相互関係にある課題に対して、例えば前述のエレクトロダイナミック型コーンスピーカなどの低インピーダンス装置を駆動することができる低電圧増幅概念に対する例外を形成する。スイッチング増幅器の概念は、９０％以上の効率を達成することができ、これはこの原理に固有である。国際公開第０００７２６２７Ａｌ号パンフレットは、容量型変換器を駆動するスイッチング増幅器を開示している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】国際公開第０００７２６２７Ａ１号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００１３】
先行技術の配置に存在する上記の欠陥を考慮すれば、本発明の目的は、静電型スピーカ要素の容量性負荷を直接に駆動することができる改良型の静電型スピーカシステムであって、音声再生において高い品質レベルを示す静電型スピーカシステムを提供することにある。
【課題を解決するための手段】
【００１４】
本発明によれば、静電型スピーカシステムは、
−  高電圧スイッチングパワー増幅器と、
−  高電圧スイッチング増幅器の出力部に結合された入力部を有する抽出フィルタと、
−  容量性負荷と、抽出フィルタの出力部に結合された入力部とを有する静電型スピーカ要素と
を備え、抽出フィルタと容量性負荷の組合せが、少なくとも第１のフィルタ段及び第２のフィルタ段を有するフィルタ回路を形成し、
第１のフィルタ段は、共振周波数ω０及び品質係数（quality factor）Ｑ＞１／２を有するＲＬＣ回路を備え、第２のフィルタ段は、ＲＬＣ回路の共振周波数ω０の信号成分を、抽出フィルタの出力部で減衰させる少なくとも１つの電気要素を有する低域フィルタである。
【００１５】
本発明は、静電型スピーカ要素の容量性負荷を直接に駆動するシステムであって、フラットな周波数応答を有する広い動作帯域幅、安定性、信頼性、柔軟性、及び非常にエネルギー効率的な概念を可能にし、増幅されたアナログＡＣ高電圧信号を非常に精確に処理し、高い忠実度を達成することができるシステムを提供する。さらに、非常にエネルギー効率的な概念を可能にする本発明の方法によって、低エネルギー電源、より少ない冷却手段、及びしたがってより小さなエンクロージャ手段、さらに、パラメータのシフトを小さくし、存在する構成要素のライフサイクルを長くする低い温度分散を達成することができる。
【００１６】
本発明の目的は、提示する方法、回路、式及び構成要素に従って、後に説明する方法で得られるよく設計された抽出フィルタであり、この抽出フィルタは、抽出フィルタの入力に提示されるパルス変調スイッチング信号の周波数が、抽出フィルタの動作帯域幅に比べて少なくとも１桁高いという条件で、受動積分器の役目を果たすことができる。続いて、抽出フィルタの動作帯域幅の範囲内で定義されるアナログＡＣ出力信号は、パルス変調スイッチング入力信号の平均値に等しく、増幅されたアナログＡＣ出力信号は、アナログ源信号の比例した複製である。抽出フィルタの出力部に接続された静電型スピーカ要素の容量性負荷は、周波数ドメイン及び信号ドメインにおいて、フラットな周波数応答を有する広い動作帯域幅、スイッチング周波数及びその調波を十分に減衰させる狭いフィルタロールオフ、良好なインパルス応答、アナログ信号が非常に精確に復元される安定したフィルタを可能にする方法を達成するために、抽出フィルタ構成の一体部分を形成する。
【００１７】
さらに、本発明は、静電型スピーカ要素を、抽出フィルタとともに電気的にセグメント化する方法を提供し、したがって、静電型スピーカ要素を音響的に適合させることを可能にする技法を提供する。
【００１８】
本発明の他の実施形態は、従属請求項に示されている。
【００１９】
本発明に示された議論によれば、音声再生において高い品質レベルを達成するため、静電型スピーカ要素の容量性負荷に接続された高電圧スイッチングパワー増幅器の開ループ特性を非常に良好にすることができる。好ましい実施形態のこの新規の方法は、高分解能電圧レベルを提供し、したがって非常に低い全高調波歪み（ＴＨＤ）特性を表す、高度に緩和され、したがって非常に安定した高圧電源によって達成され、この非常に低い全高調波歪み（ＴＨＤ）特性は、負荷として使用される高インピーダンス装置、実現される高効率スイッチングトポロジ、及び抽出フィルタ及び高電圧ＤＣ電源に関連して無効電力量を再生することができる容量性負荷に固有の高い無効電力成分に従って達成される。さらに、容量性負荷を含む抽出フィルタを構成する高インピーダンス装置を駆動することによって、高電圧スイッチング出力段を、最小限のむだ時間で、非常に高速にスイッチングすることができる。さらに、よく設計された抽出フィルタは、好ましい高電圧スイッチングパワー増幅器の非常に良好な開ループ特性に資することができる。その結果、本発明は、フィードバック手段を一切使用せずに静電型スピーカ要素の容量性負荷を駆動する、ディジタルフロントエンド高電圧スイッチングパワー増幅器を提供する。
【００２０】
一般に、本発明を使用する設計者には、静電型スピーカセッティングの所望のパラメータを整合させるために、後に提示するさまざまな動作トポロジを選択する柔軟性が与えられる。続いて、本発明の範囲に含まれる高電圧スイッチングパワー増幅器の一実施形態は、さまざまなパワーレベルに関連したさまざまな高電圧レベルで、さまざまな性能レベルで、さまざまなアナログ及びディジタル入力フォーマットに関連したさまざまなパルス変調技法で、さまざまな出力段スイッチングトポロジで、並びにさまざまな抽出フィルタ構成で、動作することができることに留意されたい。
【００２１】
次に、いくつかの例示的な実施形態を使用し、添付図面を参照して、本発明をより詳細に論じる。添付図面は、本発明を例示することが意図されているが、本発明の範囲を限定することは意図されておらず、本発明の範囲は、添付の特許請求項の範囲及びその等価の実施形態によって定義される。
【図面の簡単な説明】
【００２２】
【図１】本発明に基づく静電型スピーカシステムの概念ブロック図である。
【図２ａ】電圧フィードバック信号の電気回路図である。
【図２ｂ】電流フィードバック信号の電気回路図である。
【図３ａ】傾斜スイッチングパワートポロジの回路構成を示す図である。
【図３ｂ】より複雑な傾斜スイッチングパワートポロジの回路構成を示す図である。
【図４】単純な受動単一端低域１次フィルタを示す図である。
【図５】受動差動低域１次フィルタを示す図である。
【図６】単一端低域２次フィルタを示す図である。
【図７】差動低域２次フィルタを示す図である。
【図８】単一端低域３次フィルタを示す図である。
【図９】差動低域３次フィルタを示す図である。
【図１０】他の形態の単一端低域３次フィルタを示す図である。
【図１１】他の形態の差動低域３次フィルタを示す図である。
【図１２】単一端低域４次フィルタを示す図である。
【図１３】差動低域４次フィルタを示す図である。
【図１４】好ましい単一端抽出フィルタ実施形態を示す図である。
【図１５】好ましい差動抽出フィルタ実施形態を示す図である。
【図１６】並列共振フィルタが追加された好ましい単一端抽出フィルタを示す図である。
【図１７】２つの並列共振フィルタが追加された好ましい差動抽出フィルタを示す図である。
【図１８】メインの第２のフィルタ段に１又は複数の追加の低域フィルタが並列に接続された、好ましい単一端抽出フィルタを示す図である。
【図１９】メインの第２のフィルタ段に１又は複数の追加の低域フィルタが並列に接続された、好ましい差動抽出フィルタを示す図である。
【図２０】高域１次フィルタ及び低域３次フィルタを備える、単一端帯域フィルタのより実用的な回路構成を示す図である。
【発明を実施するための形態】
【００２３】
図１に、パルス変調器（ブロック１）、制御ユニット（ブロック２）、伝送リンク（ブロック３）、高電圧スイッチング出力段（ブロック４）、高電圧ＤＣ電源（ブロック５）、抽出フィルタ（ブロック６）及び容量性負荷（ブロック７）を備える静電型スピーカシステムの基本概念ブロック構造を示す。
【００２４】
本発明は、例えば前置増幅器又はＣＤプレーヤなどの音声再生装置から送出され、パルス変調器（図１のブロック１）に接続された１又は複数のアナログ音声信号及びディジタル音声信号を、入力として受け取ることができる実施形態を提供する。このディジタル音声信号は、ＳＰＤＩＦ、ＡＡＣ、ＤＴＳ、Ｑｕｉｃｋｔｉｍｅ、ＷＭＡ、ＭＰ３などの適当な任意のディジタル音声フォーマットを有することができる。
【００２５】
パルス変調器、より具体的にはパルス幅変調器（ＰＷＭ）には例えば、アナログ音声フォーマット入力信号及び基準三角信号が供給され、基準三角信号の周波数は、アナログ音声フォーマット入力信号の動作帯域幅に比べて少なくとも１桁高い。続いて、パルス幅変調器は、アナログ音声フォーマット入力信号を基準三角信号とアナログ方式で比較することによって、アナログ音声フォーマット入力信号を、三角信号の周波数に等しい基本波を表すパルス幅変調信号に変換する。このパルス変調信号の平均値は、アナログ音声フォーマット入力信号の平均値に等しい。
【００２６】
パルス変調技法は、上記の例で説明したストレートなパルス幅変調に限定されず、音声用途に対して最適化された、後により詳細に説明するマルチビットパルス変調トポロジを使用するアナログ又はディジタルパルス変調器など、他のパルス変調手段を含む。パルス変調トポロジ（図１のブロック１）を、タイミングの誤りによる歪みを防ぐために例えばスイッチング出力段の状態をフィードバックするフィードバック信号に対応する特性を補償するように構成することができる。
【００２７】
静電型スピーカ要素の容量性負荷も、パルス変調トポロジに、電圧フィードバック及び電流フィードバックに基づくフィードバックを返すことができる。
【００２８】
図２ａに示すように、入力端子Ｕｉｎは、大地基準ＡＣ高電圧アナログ信号を受け取ることができ、大地基準電圧フィードバック信号Ｕｆｂａを供給する大地基準コンデンサＣｆｂに直列に接続された静電型スピーカ要素の容量性負荷Ｃｅｓｅに接続されており、適切な帰還率を設定するために、容量性負荷Ｃｅｓｅは、はるかに高い静電容量値を有するコンデンサＣｆｂに対する容量型分圧器を形成する。図２ｂに示すように、入力端子Ｕｉｎは、大地基準ＡＣ高電圧アナログ信号を受け取ることができ、大地基準電流フィードバック信号Ｕｆｂｂを供給する大地基準抵抗器Ｒｆｂに直列に接続された静電型スピーカ要素の容量性負荷Ｃｅｓｅに接続されており、フィードバック信号Ｕｆｂｂは、容量性負荷Ｃｅｓｅを流れる電流の等価比（equivalent ratio）である。
【００２９】
本発明を使用する設計者には、例えばシグマデルタ変調、自己振動クラスＤ変調、又はTexas Instruments社製のEquibit、Zetex社製のclass Zのようなディジタル変調器などのさまざまなパルス変調トポロジを選択する柔軟性が与えられることに留意されたい。さらに、これらのさまざまなパルス変調トポロジを、アナログドメイン及びディジタルドメインで実現されるフィードフォワード手段及びフィードバック手段と組み合わせることもできる。
【００３０】
スイッチングパワートポロジ内に構成された構成要素には実用上の限界があるため、本発明に基づく静電型スピーカシステムは、例えばディレイタイミング（delay timing）制御及びリミッタ機能を実現する制御ユニット（ブロック２）を備えていてもよい。ディレイタイミング制御は一般に、変調器が生成したパルス変調信号のタイミングを調整し、むだ時間（dead time）と呼ばれる調整された時間が、スイッチング出力段における遷移中に交差伝導を防ぐ。さらに、スイッチング出力段のセーブ（save）動作を達成するため、リミッタ機能によって、パルス変調信号のパルス幅を、許容される最小パルス幅の範囲内に制限することもできる。
【００３１】
制御ユニット（ブロック２）は、前述のフィードフォワード制御法の例に限定されず、誤りを排除して、静電型スピーカシステムの動作をより効率的で信頼性の高いものにする、フィードバック手段などの他の制御手段を含むこともできる。
【００３２】
一般に、スイッチングパワートポロジは、１又は複数のスイッチング要素からなる回路構成を表し、これらのスイッチング要素は、互いに対して、及び大地基準を含む囲われた他の構成要素に対して浮動（floating）であることができる。続いて、浮動特性を維持する構成スイッチング要素を駆動するために、各スイッチング要素に対して、図１のブロック３に示した１又は複数のガルバニック減結合（galvanically decoupled）伝送リンクを利用することができる。ガルバニック減結合伝送リンクは例えば、囲われたドライバ回路を有する発光ダイオードからなり、入力として１ビットディジタル信号が供給される伝送器を備えることができ、この伝送器を、光ケーブルによって、ドライバ回路内に囲われたフォトトランジスタなどの適当な受信器に接続することができる。続いて、この受信器は、スイッチング要素を、１ビットディジタル入力信号に対応する伝導又は遮断状態に駆動することができる。
【００３３】
使用されるガルバニック減結合伝送技法は、前述のデータ伝送リンクの例に限定されず、高速及び高電圧動作に対して最適化された一体型の光アイソレータ、又は変圧器などの他のガルバニック減結合手段を含むことができる。ガルバニック減結合ドライバ配置の正確さは、エンドシステム性能にとって非常に重要であることを留意されたい。
【００３４】
高電圧スイッチング出力信号を生成することができる安定した信頼性の高い方法を提供するためには、傾斜（gradient）スイッチングトポロジを、スイッチングパワー出力段（ブロック４）として使用することが望ましい。高電圧スイッチング出力信号は、数百から数千ボルト程度の出力電圧を有することができ、加えて高い効率を表し、これはこの原理に固有である。傾斜スイッチングパワートポロジは一般に、カスケード接続されたいくつかのスイッチング出力ユニットが、それらのいくつかのスイッチング出力ユニットが発生させる電圧の和とすることができるスイッチング出力電圧を供給する、当業者によく知られた方法を表し、各スイッチング出力ユニットは、単独で、所定のスイッチング出力電圧を有することができる。スイッチング出力ユニットの出力電圧を決定し、カスケード接続された接続スイッチング出力ユニットの数を選択することによって、傾斜スイッチング出力段の所望の最大スイッチング出力電圧を容易に得ることができる。
【００３５】
傾斜スイッチングパワートポロジを有するように実現されたスイッチングパワー出力段は、２つ以上のスイッチング出力ユニットを囲い、１つの出力ユニットが複数のスイッチング要素を備え、スイッチング要素は、例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）又はクランプダイオード結合されたバイポーラ接合トランジスタ（ＢＪＴ）などの適当な任意のタイプの半導体とすることができる。さらに、スイッチング出力ユニットはそれぞれ、例えば１つ又は並列に接続された２つ以上の適当なコンデンサからなることができるＤＣ電源を備える。
【００３６】
傾斜スイッチングパワートポロジは、さまざまな回路構成で実現することができることに留意されたい。そのうちの２つの例示的な構成回路を図３Ａ及び図３Ｂに示す。図３ａに示すように、この傾斜スイッチングパワートポロジの回路構成は、大地に対するスイッチング出力ユニットの電圧の和に等しいスイッチング出力電圧を供給する。さらに、カスケード接続されたスイッチング出力ユニットの第２のＤＣ電源及び後続のＤＣ電源は、接地された第１のスイッチング出力ユニットのメインの最初のＤＣ電源によって充電される。大地に対するＤＣ電圧成分を含まないスイッチング出力信号が必要な場合、例えばＤＣブロッキングコンデンサ又はＤＣバイアス電圧によって、減結合を実現することができる。図３ｂを参照すると、大地に対するＤＣ電圧オフセット成分を含まないスイッチング出力信号を供給する、より複雑な傾斜スイッチングパワートポロジの回路構成が示されている。さらに、各スイッチング出力ユニットは、適合ＤＣ電源電圧によって、特性スイッチング出力電圧を有するように実現することができる。
【００３７】
傾斜スイッチング配置が、一体式とは反対のモジュール形態で構成される場合、実現されるモジュールはそれぞれ、例えばコネクタ手段、並びにエンクロージャ手段及び冷却装置が追加され、その結果、例えば、スタック形態にカスケード接続されたスイッチング出力モジュールの数を選択することによって所望のスイッチング出力電圧又は電圧出力ステップの分解能を選択する際のシステム汎用性が増大した、前述のスイッチング出力ユニットを提供することができる。さらに、モジュール設計によるシステム汎用性の増大は、高電圧スイッチング増幅器の製造に関する最適な費用対性能比を可能にすることができる。
【００３８】
傾斜スイッチング配置の各スイッチング出力ユニットでは、異なるレベルのスイッチング出力電圧と電流の組合せを提供するために、別々だが相互に関係したマルチビットパルス変調制御方式を実現することができ、少なくとも１つのスイッチング出力ユニットのスイッチング周波数が、アナログ動作信号帯域幅に比べて少なくとも１桁高いという条件で、互いに独立した各スイッチング出力ユニットを、異なる時点及び周波数で切り換えることができることに留意されたい。前述のマルチビットパルス変調制御方式を使用する傾斜スイッチング配置を使用して、例えば、マルチビットパルス変調高電圧スイッチング信号からの高電圧アナログ信号の抽出を強化するように、フィルタリング性能を最適化することができる。
【００３９】
図３ａ及び図３ｂに示した例示的な回路構成に基づく傾斜スイッチングパワートポロジは、半ブリッジトポロジを示す。
【００４０】
しかしながら、本発明の提示された他の実施形態では、後により詳細に説明するように、互いの反対側に２つの傾斜スイッチング配置がセットされた、フルブリッジ又はＨブリッジトポロジも使用される。
【００４１】
本発明の好ましい実施形態で使用する傾斜スイッチングパワートポロジは、上記の２つの傾斜スイッチング配置の例示的な回路構成に限定されず、例えば、よく整形されたブロック波出力信号及び高電圧動作に対して最適化された、最も基本的なよく知られたスイッチング半ブリッジ及びフルブリッジトポロジなどの他のスイッチングトポロジ手段を含む。
【００４２】
高電圧パワー増幅器の容量性負荷を考えると、処理される皮相電力は、後により詳細に説明するように、有効電力部分よりも優勢な無効電力部分からなることができる。続いて、図１のブロック５に示した、よく設計された高ＤＣ電圧電源の目的は、静電型スピーカ要素の容量性負荷を駆動するために皮相電力を処理し、可変の負荷条件下で正確で安定したＤＣ電圧を維持することであり、電源の高いＤＣ電圧は、スイッチング出力段のブロック波出力信号、したがって関連アナログ出力信号による内部変調を所望の最小値に抑え、これにより、負荷として使用された高インピーダンス装置に基づく開ループセッティングであっても非常に良好な全高調波歪み（ＴＨＤ）特性、構成高効率スイッチングトポロジ、及び容量性負荷に固有の高い無効電力成分を達成することができる。
【００４３】
ＡＣ本線から電力を得るＤＣ電源は、例えば、１つの安定化コンデンサ又は並列の２つ以上の安定化コンデンサ、或いはスイッチモード電源（ＳＭＰＳ）に関連したブリッジ整流器などのよく知られた設計トポロジによって実現することができる。
【００４４】
ＤＣ電圧をゼロ電圧と最大電圧の間で調整することができるＤＣ電源の場合、主音量アナログ出力信号制御が得られる。したがって、アナログ又はディジタル音声フォーマット入力信号は、高電圧スイッチングパワー増幅器の回路全体を通じて最大信号分解能を維持する。その結果、小信号増幅が改善され、雑音が低減し、例えば高電圧スイッチングパワー増幅器の入力におけるアナログ又はディジタル音声フォーマット信号の規則的な主音量調節に関する効率がさらに増大する。
【００４５】
本発明の１つの目的は、図１のブロック６に示すよく設計された抽出フィルタである。次に、抽出フィルタトポロジのいくつかの例、及びそれぞれの抽出フィルタトポロジに対して最適な構成要素値を得る方法を説明する。提示する方法、回路、式及び構成要素は、当業者が、後に説明する２つの主要なフィルタリング要件を表し、周波数ドメイン及び信号ドメインにおいて、フラットな周波数応答を有する広い動作帯域幅、スイッチング周波数及びその調波を十分に減衰させる狭いフィルタロールオフ、良好なインパルス応答、アナログ信号が非常に精確に復元される安定したフィルタを提供する抽出フィルタを得ることを可能にする。抽出フィルタの出力部に接続された、図１のブロック７に示す静電型スピーカ要素の特性容量性負荷は、上記の目的を達成するための抽出フィルタ構成の一体部分を形成し、さらに、抽出フィルタ計算の始点となることに留意されたい。したがって、以下の説明では、ブロック６とブロック７を同時に論じる。
【００４６】
第１の要件によれば、抽出フィルタの入力に提示される生成された高電圧スイッチング出力信号の一般に２５０ｋＨｚから１．５ＭＨｚである周波数が、抽出フィルタの動作帯域幅に比べて少なくとも１桁高く、一般に５から１０倍であるという条件で、抽出フィルタは、受動積分器の役目を果たすように強制される。続いて、抽出フィルタの動作帯域幅の範囲内で定義されるアナログ出力信号は、パルス変調スイッチング入力信号の平均値に等しく、増幅されたアナログ出力信号は、アナログ源信号の比例した複製である。
【００４７】
第２の要件によれば、抽出フィルタは、高電圧スイッチング出力段によって生成される電磁干渉（ＥＭＩ）を最小化するように強制される。一般に、高電圧出力段は、スイッチング周波数及び基本波の整数倍のスペクトルエネルギーを含む急速に移動する過渡縁を有する高電圧及び高周波ブロック波信号を供給する。その結果、ＥＭＩの放射及び伝導を最小化し、さらに適用可能な規制の順守を保証するために、高電圧スイッチング信号のスイッチング周波数及びその調波が十分に減衰される抽出フィルタが必要となる。
【００４８】
例えば、適切なＥＭＩ性能を得るために、スペクトラム拡散変調（Spread spectrum modulation）を、抽出フィルタとともに使用することができる。スペクトラム拡散変調は一般に、固定パルス変調信号周波数ではなしに、パルス変調信号の基本波をディザリング（dithering）し、ランダム化することによって達成される。その結果、抽出フィルタの周波数出力スペクトル中に存在するエネルギーの総量は、スペクトラム拡散変調を使用しても同じだが、スペクトルエネルギー全体が、より広い帯域幅にわたって効果的に拡散され、したがって、固定スイッチング周波数及びその調波に集中しない。
【００４９】
一般に、本発明の好ましい抽出フィルタ実施形態の目的は、消散する電気エネルギーを最小化することである。さらに、好ましい抽出フィルタ実施形態は、例えば静電型スピーカ要素の設計及び構造、処理対象のパルス変調信号のフォーマットなどの本発明がカバーする所望のパラメータを整合させるために、さまざまな設計問題に依存する。
【００５０】
２枚の多孔導電固定板を備え、さらに、これらの２枚の固定板間に配置され、固定板に対してその両側に小さな空隙を有する薄い導電振動板を備える静電型スピーカ要素の基本構造によれば、静電型スピーカ要素の存在する容量性負荷を、半ブリッジスイッチングトポロジを使用する単一端抽出フィルタ構成、及びフルブリッジスイッチングトポロジを使用する差動抽出フィルタ構成で実現することができる。可逆的に動作する差動抽出フィルタにおける平衡を維持するため、使用される差動抽出フィルタは、静電型スピーカ要素の容量性負荷に関して対称に実現されることを強調しておく。
【００５１】
単一端構成を実現する場合には、半ブリッジスイッチングトポロジが、単一端抽出フィルタとともに使用され、単一端フィルタの出力部が、静電型スピーカ要素の導電振動板に接続される。さらに、静電型スピーカ要素の両方の固定板には、導電振動板に対して、互いに相補的な一定の電荷（正及び負の電荷）が供給される。続いて、単一端構成で実現された静電型スピーカ要素の容量性負荷は、静電型スピーカ要素の導電振動板と振動板の両側の２枚のＡＣ短絡固定板との間にある。
【００５２】
固定板に対して一定の電荷を有する振動板を備える静電型スピーカ要素の代替実施形態では、どちらか一方の固定板を、単一端構成で駆動することができ、残りの固定板は例えば共通ＤＣ基準電圧に接続され、容量性負荷は、静電型スピーカ要素の２枚の固定板間にある。
【００５３】
しかしながら、他の実施形態では、静電型スピーカ要素の容量性負荷を差動抽出フィルタによって差動的に駆動するため、２つの半ブリッジトポロジが互いの反対側にセットされたフルブリッジ又はＨブリッジスイッチングトポロジを使用することができる。一般に、最も基本的なフルブリッジスイッチングトポロジは、互いに相補的な２つのブロック波信号を生成し、その結果、同じ電源電圧を使用する半ブリッジトポロジに比べて２倍の出力電圧振幅を提供する交番差動電圧が、差動抽出フィルタに印加される。
【００５４】
差動構成を実現する場合には、フルブリッジスイッチングトポロジが、「プッシュプル」構成を表す差動抽出フィルタとともに使用され、差動抽出フィルタの出力部が、静電型スピーカ要素の固定板に接続される。さらに、静電型スピーカ要素の振動板には、固定板に対して、一定の電荷が供給される。続いて、差動構成で実現された静電型スピーカ要素の容量性負荷は、静電型スピーカ要素の固定板間にある。
【００５５】
それぞれが例えば全く同じ基本静電型スピーカ要素の容量性負荷を駆動する上述の単一端構成及び差動構成によれば、単一端構成において提示される存在する容量性負荷は、差動構成において存在する容量性負荷の４倍である。その結果、単一端構成で実現された基本静電型スピーカ要素は、差動構成で実現された同一の静電型スピーカ要素に比べて、等しい量の電荷、したがって等しい電界強度を発生させるために使用するアナログ高電圧振幅が４分の１ですむ。
【００５６】
例えば単一の電源電圧によるＤＣ電圧オフセット成分を含む半ブリッジ又はフルブリッジトポロジでは、ＤＣ電圧オフセット成分を含まないＡＣ高電圧アナログ信号が、例えば静電型スピーカ要素内に実現される共通基準電圧とともに必要な場合、このＤＣ電圧オフセット成分を、例えばＤＣブロッキングコンデンサ、正及び負の電源電圧、又はＤＣバイアス電圧によって除去することができることに留意されたい。ＤＣ電圧オフセット成分を含む半ブリッジトポロジと同様に、フルブリッジトポロジも、容量性負荷のそれぞれの側に、共通基準電圧に対するＤＣ電圧オフセット成分を有する。
【００５７】
静電型スピーカ要素の振動板領域を、静電型スピーカ要素の設計及び構造に応じて２つ以上のセグメントにセグメント化することによって、例えば特に高周波可聴範囲内の音波のより幅広い分散を提供するように、振動板領域を音響的に適合させることができる。振動板領域を音響的にセグメント化することを可能にする方法は、一方又は両方の固定板及び導電振動板領域を電気的にセグメント化することによって達成することができる。その結果、各セグメントは、後により詳細に説明する抽出フィルタ実施形態で使用する容量構成要素を形成する特性静電容量を含む。言うまでもなく、静電型スピーカ要素で実施されるセグメント化技法は、前述の単一端構成及び差動構成とともに使用することができる。
【００５８】
静電型スピーカ要素を、例えば別の静電型スピーカ要素に対して、１つのセグメントと解釈することもできることに留意されたい。さらに、動作帯域幅を全体として又は部分的に適合させるセグメント化技法は、静電型スピーカ要素に限定されず、エレクトロダイナミック型コーンスピーカ要素など、他の音声投射構成要素を含むことができる。それにもかかわらず、静電型スピーカ要素を音響的に適合させるために、静電型スピーカ要素が複数のセクションにセグメント化される場合には、例えば信号フィルタ手段又は信号遅延手段を提供して、セグメント化された各セクションを、高電圧スイッチングパワー増幅器によって単独で駆動することができ、複数のそれぞれの高電圧スイッチングパワー増幅器には、適合したアナログ又はディジタルフォーマット信号が、例えば前置増幅器トポロジ内に囲われたアナログ又はディジタル処理ユニットによって分配された入力として供給される。
【００５９】
次に、本発明の抽出フィルタ実施形態をより具体的に説明する。抽出フィルタ実施形態に関する本発明の以下の説明は、例示及び説明のためだけに本明細書に提示したものであり、開示される正確な形態が、網羅的であること、又はそれらに限定されることは意図されていないことを強調しておく。さらに、本発明の抽出フィルタ実施形態は、フィルタ構成自体に属するだけでなく、その全ての構造の特定の組合せ、並びに指定された機能に対するその全ての相互関係にも属する。
【００６０】
図４は、単純な受動１次フィルタを表す単一端低域フィルタ１０ａの回路図を示す。
【００６１】
図４に示すように、低域フィルタ１０ａ構成は、大地に対して入力端子ＩＮ１１に供給される高電圧パルス変調信号を受け取ることができ、フィルタ１０ａ段は、抵抗器Ｒ１１とコンデンサＣ１１の直列接続を備え、この直列接続は、入力端子ＩＮ１１と接地ノードの間に接続される。低域フィルタ１０ａ構成の構成コンデンサＣ１１は、静電型スピーカ要素の容量性負荷を表す。
【００６２】
理想的には、１次低域フィルタ１０ａセッティングのロールオフが、遮断周波数後において２０ｄＢ／デカードの減衰を提供する。フィルタ１０ａのラジアンで表現された遮断周波数は以下のとおりである。
【００６３】
【数１】
2011505740.tif 000003
【００６４】
フィルタ１０ａの出力インピーダンスは、下式によって定義され、
【００６５】
【数２】
2011505740.tif 000004
【００６６】
フィルタ１０ａの伝達関数は、以下のように定義される。
【００６７】
【数３】
2011505740.tif 000005
【００６８】
図５は、受動１次フィルタを表す差動低域フィルタ１０ｂの回路図を示す。
【００６９】
図５に示すとおり、低域フィルタ１０ｂ構成は、入力端子ＩＮ１２ｂに供給される相補高電圧パルス変調信号に対して入力端子ＩＮ１２ａに供給される高電圧パルス変調信号を受け取ることができ、フィルタ１０ｂ段は、第１の抵抗器Ｒ１２ａ、コンデンサＣ１２及び第２の抵抗器Ｒ１２ｂの直列接続を備え、この直列接続は、第１の入力端子ＩＮ１２ａと第２の入力端子ＩＮ１２ｂの間に接続される。低域フィルタ１０ｂ構成の構成コンデンサＣ１２は、静電型スピーカ要素の容量性負荷を表す。
【００７０】
差動フィルタ１０ｂセッティングは、他の形態で実現された、単一端フィルタ１０ａセッティングの等価モデルを表す。単一端フィルタ１０ａセッティングのフィルタ特性と差動フィルタ１０ｂセッティングのフィルタ特性とを整合させるために、抵抗器Ｒ１１の抵抗を２で割り、抵抗器Ｒ１２ａ及びＲ１２ｂに割り当てる。
【００７１】
例えば、抵抗器Ｒ１１の抵抗器値が１０キロオームと計算された場合には、抵抗器Ｒ１２ａを５キロオームに設定し、抵抗器Ｒ１２ｂを５キロオームに設定する。最後に、コンデンサＣ１１の静電容量は、指定された容量性負荷を表すコンデンサＣ１２の静電容量に等しい。
【００７２】
単一端フィルタ１０ａセッティング及び等価の差動フィルタ１０ｂセッティングは無条件で安定であり、例えば、より高次の他の受動フィルタ手段及びセグメント化手段とともに使用することができる。しかしながら、単一端フィルタ１０ａ構成及び差動フィルタ１０ｂ構成は、前述の２つの明示された主要なフィルタリング要件を満たす抽出フィルタ性能を提供することができない。
【００７３】
図６は、受動２次ＲＬＣフィルタを表す単一端低域フィルタ２０ａの回路図を示す。
【００７４】
図６に示すとおり、低域フィルタ２０ａ構成は、大地に対して入力端子ＩＮ２１に供給される高電圧パルス変調信号を受け取ることができ、フィルタ２０ａ段は、抵抗器Ｒ２１、インダクタＬ２１及びコンデンサＣ２１の直列接続を備え、この直列接続は、入力端子ＩＮ２１と接地ノードの間に接続される。低域フィルタ２０ａ構成の構成コンデンサＣ２１は、静電型スピーカ要素の容量性負荷を表す。
【００７５】
理想的には、低域２次フィルタ２０ａセッティングのロールオフが、遮断周波数後において４０ｄＢ／デカードの減衰を提供する。フィルタ２０ａのラジアンで表現された減衰共振周波数は以下のとおりである。
【００７６】
【数４】
2011505740.tif 000006
【００７７】
フィルタ２０ａの出力インピーダンスは、下式によって定義され、
【００７８】
【数５】
2011505740.tif 000007
【００７９】
フィルタ２０ａの伝達関数は、以下のように定義される。
【００８０】
【数６】
2011505740.tif 000008
【００８１】
図７は、受動２次ＲＬＣフィルタを表す差動低域フィルタ２０ｂの回路図を示す。この説明において、用語「共振周波数」は、ＲＬＣ回路の不減衰共振周波数又は固有周波数ω０に対応し、減衰共振周波数は、ＲＬＣ回路の固有周波数及び減衰率から導き出される周波数である。
【００８２】
図７に示すとおり、低域フィルタ２０ｂ構成は、入力端子ＩＮ２２ｂに供給される相補高電圧パルス変調信号に対して入力端子ＩＮ２２ａに供給される高電圧パルス変調信号を受け取ることができ、フィルタ２０ｂ段は、第１の抵抗器Ｒ２２ａ、第１のインダクタＬ２２ａ、コンデンサＣ２２、第２のインダクタＬ２２ｂ及び第２の抵抗器Ｒ２２ｂの直列接続を備え、この直列接続は、第１の入力端子ＩＮ２２ａと第２の入力端子ＩＮ２２ｂの間に接続される。低域フィルタ２０ｂ構成の構成コンデンサＣ２２は、静電型スピーカ要素の容量性負荷を表す。
【００８３】
差動フィルタ２０ｂセッティングは、他の形態で実現された、単一端フィルタ２０ａセッティングの等価モデルを表す。単一端フィルタ２０ａセッティングのフィルタ特性と差動フィルタ２０ｂセッティングのフィルタ特性とを整合させるために、抵抗器Ｒ２１の抵抗を２で割り、抵抗器Ｒ２２ａ及びＲ２２ｂに割り当てる。さらに、インダクタＬ２１のインダクタンスを２で割り、インダクタＬ２２ａ及びＬ２２ｂに割り当て、最後に、コンデンサＣ２１の静電容量は、指定された容量性負荷を表すコンデンサＣ２２の静電容量に等しい。
【００８４】
単一端フィルタ２０ａセッティングを使用する場合、安定して機能する抽出フィルタの設計に関係する決定的に重要な因子の１つは、共振周波数における減衰特性である。低域フィルタ２０ａセッティングの最適減衰特性を達成し、続いて、指定された最適減衰要件を満たすために、式Ｅ４によって定義されるラジアンで表現された共振周波数をゼロにセットし、共振周波数における減衰特性のピーキングを防ぐ。この指定された最適減衰要件は、フィルタ２０ａセッティングが直ぐに安定し、摂動挙動を防ぎ、その一方で、可能な限り広い動作帯域幅及び可能な限りフラットな周波数応答を有する低域フィルタ２０ａセッティングを提供する最低限の減衰を維持する、よく平衡した状態を提示する。
【００８５】
式Ｅ４によって定義されるラジアンで表現された減衰共振周波数ωｄをゼロにセットした場合、式Ｅ４を、下式に従って、より一般的な項で書き直すことができる。
【００８６】
【数７】
2011505740.tif 000009
【００８７】
上式で、Ｒは抵抗、Ｌはインダクタンス、Ｃは静電容量である。
【００８８】
式Ｅ４によって定義されるラジアンで表現された減衰共振周波数ωｄがゼロにセットされているという条件で、式Ｅ７を再配列すると、以下の式を得ることができる。
【００８９】
【数８】
2011505740.tif 000010
【００９０】
式Ｅ８を、最適な減衰抵抗値であるＲについて解いた場合、Ｒは、下式によって表現することができる。
【００９１】
【数９】
2011505740.tif 000011
【００９２】
フィルタ２０ａセッティングに示した減衰２次フィルタの品質係数Ｑは、下式に従って、より一般的な項で定義することができる。
【００９３】
【数１０】
2011505740.tif 000012
【００９４】
前述のとおり減衰共振周波数がゼロにセットされる、Ｒを定義する式Ｅ１０に、式Ｅ９を代入し、Ｑについて解くと、Ｑは以下の結果に等しい。
【００９５】
【数１１】
2011505740.tif 000013
【００９６】
図８は、受動低域３次フィルタを表す、第２のフィルタ段及び第１のフィルタ段からなる単一端抽出フィルタ３０ａの回路図を示す。第２のフィルタ段はＲＣフィルタを含み、第１のフィルタ段はＲＬＣ回路を含む。抽出フィルタ３０ａの構成要素値セッティング、及び後述する派生差動フィルタ３０ｂセッティングは、第１の弱減衰フィルタ段から送出された共振周波数の信号成分を、第２のフィルタ段に存在する構成減衰構成要素によって十分に減衰させる観点から実現される。
【００９７】
図８に示すとおり、低域フィルタ３０ａ構成は、大地に対して入力端子ＩＮ３１に供給される高電圧パルス変調信号を受け取ることができ、フィルタ３０ａの第２のフィルタ段は、第２の段の抵抗器Ｒ３１と第２の段のコンデンサＣ３１の直列接続を備え、この直列接続は、第２の段の入力端子ＩＮ３１と接地ノードの間に接続され、フィルタ３０ａの第１のフィルタ段は、第１の段の抵抗器Ｒ３２、第１の段のインダクタＬ３１及び第１の段のコンデンサＣ３２の直列接続を備え、この直列接続は、第２の段の入力端子と接地ノードの間に接続され、第２の段の抵抗器Ｒ３１と第２の段のコンデンサＣ３１の間のノードは、第２のフィルタ段の出力ノードに結合され、この出力ノードは、第１のフィルタ段の第１の段の入力端子に結合される。低域フィルタ３０ａ構成の第１の段の構成コンデンサＣ３２は、静電型スピーカ要素の容量性負荷を表す。
【００９８】
理想的には、低域３次フィルタ３０ａセッティングのロールオフが、第２の遮断周波数後において６０ｄＢ／デカードの減衰を提供する。フィルタ３０ａの出力インピーダンスは、下式によって定義され、
【００９９】
【数１２】
2011505740.tif 000014
【０１００】
フィルタ３０ａの伝達関数は、以下のように定義される。
【０１０１】
【数１３】
2011505740.tif 000015
【０１０２】
図９は、受動低域３次フィルタを表す差動抽出フィルタ３０ｂの回路図を示す。
【０１０３】
図９に示すとおり、低域フィルタ３０ｂ構成は、入力端子ＩＮ３２ｂに供給される相補高電圧パルス変調信号に対して入力端子ＩＮ３２ａに供給される高電圧パルス変調信号を受け取ることができ、フィルタ３０ｂの第２のフィルタ段は、第２の段の第１の抵抗器Ｒ３３ａ、第２の段のコンデンサＣ３３及び第２の段の第２の抵抗器Ｒ３３ｂの直列接続を備え、この直列接続は、第２の段の第１の入力端子ＩＮ３２ａと第２の段の第２の入力端子ＩＮ３２ｂの間に接続され、フィルタ３０ｂ段の第１のフィルタ段は、第１の段の第１の抵抗器Ｒ３４ａ、第１の段の第１のインダクタＬ３２ａ、第１の段のコンデンサＣ３５、第１の段の第２のインダクタＬ３２ｂ及び第１の段の第２の抵抗器Ｒ３４ｂの直列接続を備え、この直列接続は、第１の段の第１の端子と第１の段の第２の端子の間に接続され、第２の段の第１の抵抗器Ｒ３３ａと第２の段のコンデンサＣ３３の間のノードは、フィルタ３０ｂの第２のフィルタ段の第１の出力ノードに結合され、第２の段の第２の抵抗器Ｒ３３ｂと第２の段のコンデンサＣ３３の間のノードは、第２のフィルタ段の第２の出力ノードに結合され、第２のフィルタ段の第１の出力ノードは、第１の段の第１の端子に結合され、第２のフィルタ段の第２の出力ノードは、第１の段の第２の端子に結合され、さらに、第１の出力ノードと接地ノードの間にコンデンサＣ３４ａが接続され、第２の出力ノードと接地ノードの間にコンデンサＣ３４ｂが接続される。低域フィルタ３０ｂ構成の第１の段の構成コンデンサＣ３５は、静電型スピーカ要素の容量性負荷を表す。
【０１０４】
コンデンサＣ３４ａ及びＣ３４ｂを除く差動フィルタ３０ｂセッティングは、他の形態で実現された、単一端フィルタ３０ａセッティングの等価モデルを表す。
【０１０５】
同様に、コンデンサＣ３３を除く差動フィルタ３０ｂセッティングも、単一端フィルタ３０ａセッティングの等価モデルを表す。続いて、差動低域フィルタ３０ｂ構成は、好ましい構成を形成する、コンデンサＣ３４ａ及びＣ３４ｂを除く単一のコンデンサＣ３３によって、又はＤＣ電圧若しくは接地ノードを基準とする、コンデンサＣ３３を除くコンデンサＣ３４ａ及びＣ３４ｂによって、或いはコンデンサＣ３３、Ｃ３４ａ及びＣ３４ｂの組合せによって実現することができる。単一端フィルタ３０ａセッティングのフィルタ特性と差動フィルタ３０ｂセッティングのフィルタ特性とを整合させるため、抵抗器Ｒ３１の抵抗を２で割り、抵抗器Ｒ３３ａ及びＲ３３ｂに割り当て、抵抗器Ｒ３２の抵抗を２で割り、抵抗器Ｒ３４ａ及びＲ３４ｂに割り当て、さらに、インダクタＬ３１のインダクタンスを２で割り、インダクタＬ３２ａ及びＬ３２ｂに割り当てる。コンデンサＣ３４ａ及びＣ３４ｂを除いてコンデンサＣ３３を実現する場合、コンデンサＣ３１の静電容量は、コンデンサＣ３３の静電容量に等しい。コンデンサＣ３３を除いて、低域差動フィルタ３０ａ構成のコンデンサＣ３４ａ及びＣ３４ｂを実現する場合には、コンデンサＣ３１の静電容量に２を掛け、コンデンサＣ３４ａ及びＣ３４ｂに割り当てる。最後に、コンデンサＣ３２の静電容量は、指定された容量性負荷を表すコンデンサＣ３５の静電容量に等しい。
【０１０６】
単一端フィルタ３０ａセッティングを使用する場合、安定して機能するフィルタの設計に関係する決定的に重要な因子の１つは、最適減衰特性を達成するために、コンデンサＣ３１の静電容量値とコンデンサＣ３２の静電容量値の間の適切な比、並びに抵抗器Ｒ３１及びＲ３２の適切な減衰抵抗を達成することである。可能な限り広い動作帯域幅及び可能な限りフラットな周波数応答を有する最適な低域フィルタ３０ａセッティングを得るためには、フィルタ３０ａ構成の抵抗器Ｒ３２を排除することが望ましい。しかしながら、インダクタＬ３１の実用上の限界のため、小さな抵抗値が残り、抵抗器Ｒ３２が、インダクタＬ３１の内部ＤＣ抵抗を表すことがある。その結果、低域フィルタ３０ａ構成は、最適な低域フィルタ３０ａセッティングに対する良好な近似となる。したがって、以下の式及び開示する記述では、特に指摘しない限り、結果を危うくすることなく、低域フィルタ３０ａ構成の中に構成された抵抗器Ｒ３２が無視される。
【０１０７】
最適減衰要件を満たすため、抵抗器Ｒ３１の抵抗値を、インダクタＬ３１及びコンデンサＣ３２、並びにコンデンサＣ３１を含むＲＬＣ回路の特性インピーダンスに等しくなるようにセットする。抵抗器Ｒ３１の抵抗値は、下式によって表現することができる。
【０１０８】
【数１４】
2011505740.tif 000016
【０１０９】
上式で、静電容量値Ｃｓは、コンデンサＣ３２に直列に接続されたコンデンサＣ３１の相当値（equivalent value）を表し、以下のように表現することができる。
【０１１０】
【数１５】
2011505740.tif 000017
【０１１１】
コンデンサＣ３１の静電容量値とコンデンサＣ３２の静電容量値の間の適切な比は、式Ｅ８によって得ることができ、式Ｅ８は、低域フィルタ３０ａセッティングを達成するために、下式のように書き直すことができる。
【０１１２】
【数１６】
2011505740.tif 000018
【０１１３】
コンデンサＣ３１の静電容量値とコンデンサＣ３２の静電容量値の間の適切な比を、比係数ｎで表した場合には、コンデンサＣ３２の静電容量値を、下式に等しくなるようにセットすることができる。
【０１１４】
【数１７】
2011505740.tif 000019
【０１１５】
式Ｅ１４及びＥ１７を式Ｅ１６に代入すると、下式が得られる。
【０１１６】
【数１８】
2011505740.tif 000020
【０１１７】
式Ｅ１８を、前述の式Ｅ１４に存在する最適減衰抵抗を用いて、最適比係数であるｎについて解いた場合、ｎは、丸められた以下の結果に等しく、
【０１１８】
【数１９】
2011505740.tif 000021
【０１１９】
続いて、式Ｅ１７を以下のように書くことができる。
【０１２０】
【数２０】
2011505740.tif 000022
【０１２１】
フィルタ３０ａセッティングの所望のインパルス応答を得るため、その抵抗が増大するとＱが低下する抵抗器Ｒ３２によって、Ｑを調整することができる。抵抗器Ｒ３２の抵抗とＱの間の関係は、下式によって表現することができる。
【０１２２】
【数２１】
2011505740.tif 000023
【０１２３】
単一端フィルタ３０ａセッティング及び等価の差動フィルタ３０ｂセッティングは、フラットな周波数応答並びに前述の抽出フィルタ実施形態に比べて改良されたロールオフ特性を示す、より広い動作帯域幅を達成する安定した抽出フィルタを可能にする方法を提供する。
【０１２４】
図１０は、受動低域３次フィルタを表す、第１のフィルタ段及び第２のフィルタ段からなる単一端抽出フィルタ４０ａの回路図を示す。第１のフィルタ段はＲＬＣ回路を含み、第２のフィルタ段はＲＣ回路を含む。抽出フィルタ４０ａの構成要素値セッティング、及び後述する派生差動フィルタ４０ｂセッティングは、第１の弱減衰フィルタ段から送出された共振周波数の信号成分を、第２のフィルタ段に存在する構成減衰構成要素によって減衰させる観点から実現される。
【０１２５】
図１０に示すとおり、低域フィルタ４０ａ構成は、大地に対して入力端子ＩＮ４１に供給される高電圧パルス変調信号を受け取ることができ、フィルタ４０ａの第１のフィルタ段１０６は、第１の段の抵抗器Ｒ４１、第１の段のインダクタＬ４１及び第１の段のコンデンサＣ４１の直列接続を備え、この直列接続は、第１の段の入力端子ＩＮ４１と接地ノードの間に接続され、フィルタ４０ａの第２のフィルタ段は、第２の段の抵抗器Ｒ４２と第２の段のコンデンサＣ４２の直列接続を備え、この直列接続は、第２の段の入力端子と接地ノードの間に接続され、第１の段のインダクタＬ４１と第１の段のコンデンサＣ４１の間のノードは、第１のフィルタ段の出力ノードに結合され、この出力ノードは、第２のフィルタ段の第２の段の入力端子に結合される。低域フィルタ４０ａ構成の第２の段の構成コンデンサＣ４２は、静電型スピーカ要素の容量性負荷を表す。
【０１２６】
理想的には、低域３次フィルタ４０ａセッティングのロールオフが、第２の遮断周波数後において６０ｄＢ／デカードの減衰を提供する。フィルタ４０ａの出力関数は、下式によって定義され、
【０１２７】
【数２２】
2011505740.tif 000024
【０１２８】
フィルタ４０ａの伝達関数は、以下のように定義される。
【０１２９】
【数２３】
2011505740.tif 000025
【０１３０】
図１１は、受動低域３次フィルタを示す差動抽出フィルタ４０ｂの回路図を表す。
【０１３１】
図１１に示すとおり、低域フィルタ４０ｂ構成は、入力端子ＩＮ４２ｂに供給される相補高電圧パルス変調信号に対して入力端子ＩＮ４２ａに供給される高電圧パルス変調信号を受け取ることができ、フィルタ４０ｂの第１のフィルタ段１０６は、第１の段の第１の抵抗器Ｒ４３ａ、第１の段の第１のインダクタＬ４２ａ、第１の段のコンデンサＣ４３、第１の段の第２のインダクタＬ４２ｂ及び第１の段の第２の抵抗器Ｒ４３ｂの直列接続を備え、この直列接続は、第１の段の第１の入力端子ＩＮ４２ａと第１の段の第２の入力端子ＩＮ４２ｂの間に接続され、フィルタ４０ｂ段の第２のフィルタ段は、第２の段の第１の抵抗器Ｒ４４ａ、第２の段のコンデンサＣ４４及び第２の段の第２の抵抗器Ｒ４４ｂの直列接続を備え、この直列接続は、第２の段の第１の入力端子と第２の段の第２の入力端子の間に接続され、第１の段の第１のインダクタＬ４２ａと第１の段のコンデンサＣ４３の間のノードは、第１のフィルタ段１０６の第１の出力ノードに結合され、第１の段の第２のインダクタＬ４２ｂと第１の段のコンデンサＣ４３の間のノードは、第１のフィルタ段１０６の第２の出力ノードに結合され、第１の出力ノードは、第２の段の第１の入力端子に結合され、第２の出力ノードは、第２の段の第２の入力端子に結合される。低域フィルタ４０ｂ構成の第２の段の構成コンデンサＣ４４は、静電型スピーカ要素の容量性負荷を表す。
【０１３２】
差動フィルタ４０ｂセッティングは、他の形態で実現された、単一端フィルタ４０ａセッティングの等価モデルを表す。単一端フィルタ４０ａセッティングのフィルタ特性と差動フィルタ４０ｂセッティングのフィルタ特性とを整合させるため、抵抗器Ｒ４１の抵抗を２で割り、抵抗器Ｒ４３ａ及びＲ４３ｂに割り当て、抵抗器Ｒ４２の抵抗を２で割り、抵抗器Ｒ４４ａ及びＲ４４ｂに割り当て、さらに、インダクタＬ４１のインダクタンスを２で割り、インダクタＬ４２ａ及びＬ４２ｂに割り当て、コンデンサＣ４３の静電容量は、コンデンサＣ４１の静電容量に等しく、最後に、コンデンサＣ４２の静電容量は、指定された容量性負荷を表すコンデンサＣ４４の静電容量に等しい。
【０１３３】
単一端フィルタ４０ａセッティングを使用する場合には、最適減衰特性を達成するために、コンデンサＣ４１の静電容量値とコンデンサＣ４２の静電容量値の間の適切な比、並びに抵抗器Ｒ４１及びＲ４２の適切な減衰抵抗を達成することが強調される。可能な限り広い動作帯域幅及び可能な限りフラットな周波数応答を有する最適な低域フィルタ４０ａセッティングを得るためには、抽出フィルタ４０ａ構成の抵抗器Ｒ４１を排除することが望ましい。しかしながら、インダクタＬ４１の実用上の限界のため、小さな抵抗値が残り、抵抗器Ｒ４１が、インダクタＬ４１の内部ＤＣ抵抗を表すことがある。その結果、低域フィルタ４０ａ構成は、最適な低域フィルタ４０ａセッティングに対する良好な近似となる。したがって、以下の式及び開示する記述では、特に指摘しない限り、結果を危うくすることなく、低域フィルタ４０ａ構成の中に構成された抵抗器Ｒ４１が無視される。
【０１３４】
最適減衰要件を満たすため、抵抗器Ｒ４２の抵抗値を、インダクタＬ４１及びコンデンサＣ４１を含むＲＬＣ回路の特性インピーダンスに等しくなるようにセットする。抵抗器Ｒ４２の抵抗値は、下式によって表現することができる。
【０１３５】
【数２４】
2011505740.tif 000026
【０１３６】
コンデンサＣ４１の静電容量値とコンデンサＣ４２の静電容量値の間の適切な比は、式Ｅ８によって得ることができ、式Ｅ８は、低域フィルタ４０ａセッティングを達成するために、下式のように書き直すことができる。
【０１３７】
【数２５】
2011505740.tif 000027
【０１３８】
コンデンサＣ４１の静電容量値とコンデンサＣ４２の静電容量値の間の適切な比を、比係数ｎで表した場合には、コンデンサＣ４２の静電容量値を、下式に等しくなるようにセットすることができる。
【０１３９】
【数２６】
2011505740.tif 000028
【０１４０】
式Ｅ２４及びＥ２６を式Ｅ２５に代入すると、下式が得られる。
【０１４１】
【数２７】
2011505740.tif 000029
【０１４２】
式Ｅ２７を、前述の式Ｅ２４に存在する最適減衰抵抗を用いて、最適比係数であるｎについて解いた場合、ｎは、以下の結果に等しく、
【０１４３】
【数２８】
2011505740.tif 000030
【０１４４】
続いて、式Ｅ２６を以下のように書くことができる。
【０１４５】
【数２９】
2011505740.tif 000031
【０１４６】
フィルタ４０ａセッティングの所望のインパルス応答を得るため、その抵抗が増大するとＱが低下する抵抗器Ｒ４１によって、Ｑを調整することができる。抵抗器Ｒ４１の抵抗とＱの間の関係は、下式によって表現することができる。
【０１４７】
【数３０】
2011505740.tif 000032
【０１４８】
単一端フィルタ４０ａセッティング及び等価の差動フィルタ４０ｂセッティングは、フラットな周波数応答、並びに単一端フィルタ３０ａ実施形態及び差動フィルタ３０ｂ実施形態に匹敵するロールオフ特性を示す、広い動作帯域幅を達成する安定した抽出フィルタを可能にする方法を提供する。フィルタ４０ａ及びフィルタ４０ｂでは、抵抗器に供給される信号の高周波が減衰されるため、抽出フィルタの抵抗器によって消費される電力が減り、図４〜９に示した前述のフィルタ実施形態に比べて高い効率が達成されることに留意されたい。フィルタ４０ａ及びフィルタ４０ｂでは、抵抗器に供給される信号の高周波が減衰されるため、抽出フィルタの抵抗器によって消費される電力が減る。
【０１４９】
図１２は、受動低域４次フィルタを表す、第１のＲＬＣフィルタ段１０６及び第２のＲＬＣフィルタ段１０８からなる単一端抽出フィルタ５０ａの回路図を示し、抽出フィルタ５０ａの構成要素値セッティング、及び後述する派生差動フィルタ５０ｂセッティングは、第１の弱減衰フィルタ段から送出された共振周波数の信号成分を、第２のフィルタ段に存在する構成減衰構成要素によって減衰させる観点から実現される。
【０１５０】
図１２に示すとおり、低域フィルタ５０ａ構成は、大地に対して入力端子ＩＮ５１に供給される高電圧パルス変調信号を受け取ることができ、フィルタ５０ａの第１の第２の段１０８は、第２の段の抵抗器Ｒ５１、第２の段のインダクタＬ５１及び第２の段のコンデンサＣ５１の直列接続を備え、この直列接続は、入力端子ＩＮ５１と接地ノードの間に接続され、フィルタ５０ａの第１のフィルタ段は、第１の段の抵抗器Ｒ５２、第１の段のインダクタＬ５２及び第１の段のコンデンサＣ５２の直列接続を備え、この直列接続は、第１の段の入力端子と接地ノードの間に接続され、第２の段のインダクタＬ５１と第２の段のコンデンサＣ５１の間のノードは、第２のフィルタ段１０８の出力ノードに結合され、この出力ノードは、第１のフィルタ段１０６の第１の段の入力端子に結合される。低域フィルタ５０ａ構成の第１の段の構成コンデンサＣ５２は、静電型スピーカ要素の容量性負荷を表す。
【０１５１】
理想的には、低域４次フィルタ５０ａセッティングのロールオフが、第２の遮断周波数後において８０ｄＢ／デカードの減衰を提供する。フィルタ５０ａの出力関数は、下式によって定義され、
【０１５２】
【数３１】
2011505740.tif 000033
【０１５３】
フィルタ５０ａの伝達関数は、以下のように定義される。
【０１５４】
【数３２】
2011505740.tif 000034
【０１５５】
図１３は、受動低域４次フィルタを表す差動抽出フィルタ５０ｂの回路図を示す。
【０１５６】
図１３に示すとおり、低域フィルタ５０ｂ構成は、第２の入力端子ＩＮ５２ｂに供給される相補高電圧パルス変調信号に対して第１の入力端子ＩＮ５２ａに供給される高電圧パルス変調信号を受け取ることができ、フィルタ５０ｂの第２のフィルタ段１０８は、第２の段の第１の抵抗器Ｒ５３ａ、第２の段の第１のインダクタＬ５３ａ、第２の段のコンデンサＣ５３、第２の段の第２のインダクタＬ５３ｂ及び第２の段の第２の抵抗器Ｒ５３ｂの直列接続を備え、この直列接続は、第１の入力端子ＩＮ５２ａと第２の入力端子ＩＮ５２ｂの間に接続され、フィルタ５０ｂの第１のフィルタ段１０６は、第１の段の第１の抵抗器Ｒ５４ａ、第１の段の第１のインダクタＬ５４ａ、第１の段のコンデンサＣ５４、第１の段の第２のインダクタＬ５４ｂ及び第１の段の第２の抵抗器Ｒ５４ｂの直列接続を備え、この直列接続は、第１の段の第１の入力端子と第１の段の第２の入力端子の間に接続され、第２の段の第１のインダクタＬ５３ａと第２の段のコンデンサＣ５３の間のノードは、第２のフィルタ段１０８の第１の出力ノードに結合され、第２の段の第２のインダクタＬ５３ｂと第２の段のコンデンサＣ５３の間のノードは、第２のフィルタ段１０８の第２の出力ノードに結合され、第１の出力ノードは、第１の段の第１の入力端子に結合され、第２の出力ノードは、第１の段の第２の入力端子に結合される。低域フィルタ５０ｂ構成の第１の段の構成コンデンサＣ５４は、静電型スピーカ要素の容量性負荷を表す。
【０１５７】
差動フィルタ５０ｂセッティングは、他の形態で実現された、単一端フィルタ５０ａセッティングの等価モデルを表す。単一端フィルタ５０ａセッティングのフィルタ特性と差動フィルタ５０ｂセッティングのフィルタ特性とを整合させるため、抵抗器Ｒ５１の抵抗を２で割り、抵抗器Ｒ５３ａ及びＲ５３ｂに割り当て、抵抗器Ｒ５２の抵抗を２で割り、抵抗器Ｒ５４ａ及びＲ５４ｂに割り当て、さらに、インダクタＬ５１のインダクタンスを２で割り、インダクタＬ５３ａ及びＬ５３ｂに割り当て、インダクタＬ５２のインダクタンスを２で割り、インダクタＬ５４ａ及びＬ５４ｂに割り当て、コンデンサＣ５３の静電容量は、コンデンサＣ５１の静電容量に等しく、最後に、コンデンサＣ５２の静電容量は、指定された容量性負荷を表すコンデンサＣ５４の静電容量に等しい。
【０１５８】
単一端フィルタ５０ａセッティングを使用する場合には、コンデンサＣ５１の静電容量値とコンデンサＣ５２の静電容量値の間の第１の比、及びインダクタＬ５１のインダクタンス値とインダクタＬ５２のインダクタンス値の間の第２の比を達成し、これらの第１及び第２の適切な比、並びに抵抗器Ｒ５１及びＲ５２の適切な減衰抵抗が、最適減衰特性を達成することが協調される。可能な限り広い動作帯域幅及び可能な限りフラットな周波数応答を有する最適な低域フィルタ５０ａセッティングを得るためには、抽出フィルタ５０ａ構成の抵抗器Ｒ５２を排除することが望ましい。しかしながら、インダクタＬ５２の実用上の限界のため、小さな抵抗値が残り、抵抗器Ｒ５２が、インダクタＬ５２の内部ＤＣ抵抗を表すことがある。その結果、低域フィルタ５０ａ構成は、最適な低域フィルタ５０ａセッティングに対する良好な近似となる。したがって、以下の式及び開示する記述では、特に指摘しない限り、結果を危うくすることなく、低域フィルタ５０ａ構成の中に構成された抵抗器Ｒ５２が無視される。
【０１５９】
最適減衰要件を満たすため、抵抗器Ｒ５１の抵抗値を、インダクタＬ５１、コンデンサＣ５１、及び第１の段ＲＬＣ回路の減衰をセットするＱ５１を含む第１の段のＲＬＣ回路の特性インピーダンス、並びにインダクタＬ５２及びコンデンサＣ５１、Ｃ５２を含む第２の段のＲＬＣ回路の特性インピーダンスに等しくなるようにセットする。抵抗器Ｒ５１の抵抗値は、下式によって表現することができる。
【０１６０】
【数３３】
2011505740.tif 000035
【０１６１】
上式で、静電容量値Ｃｓは、コンデンサＣ５２に直列に接続されたコンデンサＣ５１１の相当値を表し、以下のように表現することができる。
【０１６２】
【数３４】
2011505740.tif 000036
【０１６３】
構成コンデンサ値間及び構成インダクタ値間の適切な比は、式Ｅ８によって得ることができ、式Ｅ８は、単一端フィルタ５０ａセッティングを達成するために、下式のように書き直すことができる。
【０１６４】
【数３５】
2011505740.tif 000037
【０１６５】
構成コンデンサ値間及び構成インダクタ値間の適切な比を、比係数ｎ及びｍで表した場合には、コンデンサＣ５２の静電容量値及びインダクタＬ５２のインダクタンス値を、下式に等しくなるようにセットすることができる。
【０１６６】
【数３６】
2011505740.tif 000038
【０１６７】
及び
【０１６８】
【数３７】
2011505740.tif 000039
【０１６９】
式Ｅ３３、Ｅ３６及びＥ３７を式Ｅ３５に代入すると、下式が得られる。
【０１７０】
【数３８】
2011505740.tif 000040
【０１７１】
Ｑ５１を、可能な限り広い動作帯域幅及び可能な限りフラットな周波数応答を与える１／√２に最適減衰抵抗をセットするとともに、比例数ｍを１．０にセットして、式Ｅ３８を、比係数ｎについて解いた場合、ｎは、丸められた以下の結果に等しく、
【０１７２】
【数３９】
2011505740.tif 000041
【０１７３】
続いて、式Ｅ３６及びＥ３７を、以下のように書くことができる。
【０１７４】
【数４０】
2011505740.tif 000042
【０１７５】
及び
【０１７６】
【数４１】
2011505740.tif 000043
【０１７７】
単一端フィルタ５０ａセッティングの仕様に応じ、異なる比係数ｍ及び異なるＱ５１をセットすることができ、式Ｅ３８をもう一度解くことによって、新しい適切な比係数ｎを得ることができる。したがって、Ｑ５１が１／√２以下である条件で、構成コンデンサ値と構成インダクタ値の間の比係数ｍ及びｎ、並びに適切な減衰抵抗が、前述のとおりにセットされる限り、単一端フィルタ５０ａセッティングは、適切な動作フィルタに見えることになる。
【０１７８】
フィルタ５０ａセッティングの所望のインパルス応答を達成するため、Ｑ５１がＱ５２に等しい条件で、Ｑ５１及びＱ５２を調整することによって、フィルタ５０ａセッティングの全体のＱを調整することができ、抵抗器Ｒ５２の抵抗値がＱ５２をセットし、抵抗器Ｒ５２の抵抗値は、下式によって表現することができる。
【０１７９】
【数４２】
2011505740.tif 000044
【０１８０】
単一端フィルタ５０ａセッティング及び等価の差動フィルタ５０ｂセッティングは、単一端フィルタ４０ａ実施形態及び差動フィルタ４０ｂ実施形態に関する単一端フィルタ５０ａ構成と差動フィルタ５０ｂ構成の両方において、構成インダクタＬ５２、Ｌ５４ａ及びＬ５４ｂを追加することにより、スイッチング周波数及びその調波の減衰のさらなる増大を達成する安定した抽出フィルタを可能にする方法を提供する。
【０１８１】
図１４は、好ましい受動低域４次フィルタ実施形態を表す、第１のＲＬＣフィルタ段１０６及び第２のＲＬＣフィルタ段１０８からなる単一端抽出フィルタ６０ａの回路図を示し、第１のＲＬＣフィルタ段１０６及び第２のＲＬＣフィルタ段１０８は、図１２に示した単一端フィルタ５０ａ構成と同様だが、第１のフィルタ段と第２のフィルタ段の定義が相互に入れ替えられている。単一端フィルタ５０ａの構成要素値セッティングと同様に、単一端フィルタ６０ａの構成要素値セッティング、及び後述する派生差動フィルタ６０ｂセッティングは、第１の弱減衰フィルタ段から送出された共振周波数の信号成分を、第２のフィルタ段に存在する構成減衰構成要素によって減衰させる観点から実現される。
【０１８２】
図１４に示すとおり、低域フィルタ６０ａ構成は、大地に対して入力端子ＩＮ６１に供給される高電圧パルス変調信号を受け取ることができ、フィルタ６０ａの第１のフィルタ段１０６は、第１の段の抵抗器Ｒ６１、第１の段のインダクタＬ６１及び第１の段のコンデンサＣ６１の直列接続を備え、この直列接続は、入力端子ＩＮ６１と接地ノードの間に接続され、フィルタ６０ａの第２のフィルタ段１０８は、第２の段の抵抗器Ｒ６２、第２の段のインダクタＬ６２及び第２の段のコンデンサＣ６２の直列接続を備え、この直列接続は、第２のフィルタ段の入力部と接地ノードの間に接続され、第１の段のインダクタＬ６１と第１の段のコンデンサＣ６１の間のノードは、第１のフィルタ段１０６の出力ノードに結合され、この出力ノードは、第２のフィルタ段１０８の入力部に結合される。低域フィルタ６０ａ構成の第２の段の構成コンデンサＣ６２は、静電型スピーカ要素の容量性負荷を表す。
【０１８３】
理想的には、低域４次フィルタ６０ａセッティングのロールオフが、第２の遮断周波数後において８０ｄＢ／デカードの減衰を提供する。フィルタ６０ａの出力関数は、下式によって定義され、
【０１８４】
【数４３】
2011505740.tif 000045
【０１８５】
フィルタ６０ａの伝達関数は、以下のように定義される。
【０１８６】
【数４４】
2011505740.tif 000046
【０１８７】
図１５は、受動低域４次フィルタを表す差動抽出フィルタ６０ｂの回路図を示す。
【０１８８】
図１５に示すとおり、低域フィルタ６０ｂ構成は、第２の入力端子ＩＮ６２ｂに供給される相補高電圧パルス変調信号に対して第１の入力端子ＩＮ６２ａに供給される高電圧パルス変調信号を受け取ることができ、フィルタ６０ｂの第１のフィルタ段１０６は、第１の段の第１の抵抗器Ｒ６３ａ、第１の段の第１のインダクタＬ６３ａ、第１の段のコンデンサＣ６３、第１の段の第２のインダクタＬ６３ｂ及び第１の段の第２の抵抗器Ｒ６３ｂの直列接続を備え、この直列接続は、第１の入力端子ＩＮ６２ａと第２の入力端子ＩＮ６２ｂの間に接続され、フィルタ６０ｂの第２のフィルタ段は、第２の段の第１の抵抗器Ｒ６４ａ、第２の段の第１のインダクタＬ６４ａ、第２の段のコンデンサＣ６４、第２の段の第２のインダクタＬ６４ｂ及び第２の段の第２の抵抗器Ｒ６４ｂの直列接続を備え、この直列接続は、第２の段の第１の端子と第２の段の第２の端子の間に接続され、第１の段の第１のインダクタＬ６３ａと第１の段のコンデンサＣ６３の間のノードは、第１のフィルタ段１０６の第１の出力ノードに結合され、第１の段の第２のインダクタＬ６３ｂと第１の段のコンデンサＣ６３の間のノードは、第１のフィルタ段１０６の第２の出力ノードに結合され、第１の出力ノードは、第２の段の第１の入力端子に結合され、第２の出力ノードは、第２の段の第２の端子に結合される。低域フィルタ６０ｂ構成の第２の段の構成コンデンサＣ６４は、静電型スピーカ要素の容量性負荷を表す。
【０１８９】
差動フィルタ６０ｂセッティングは、他の形態で実現された、単一端フィルタ６０ａセッティングの等価モデルを表す。単一端フィルタ６０ａセッティングのフィルタ特性と差動フィルタ６０ｂセッティングのフィルタ特性とを整合させるため、抵抗器Ｒ６１の抵抗を２で割り、抵抗器Ｒ６３ａ及びＲ６３ｂに割り当て、抵抗器Ｒ６２の抵抗を２で割り、抵抗器Ｒ６４ａ及びＲ６４ｂに割り当て、さらに、インダクタＬ６１のインダクタンスを２で割り、インダクタＬ６３ａ及びＬ６３ｂに割り当て、インダクタＬ６２のインダクタンスを２で割り、インダクタＬ６４ａ及びＬ６４ｂに割り当て、コンデンサＣ６１の静電容量は、コンデンサＣ６３の静電容量に等しく、最後に、コンデンサＣ６２の静電容量は、指定された容量性負荷を表すコンデンサＣ６４の静電容量に等しい。
【０１９０】
単一端フィルタ６０ａセッティングを使用する場合には、コンデンサＣ６１の静電容量値とコンデンサＣ６２の静電容量値の間の第１の比、及びインダクタＬ６１のインダクタンス値とインダクタＬ６２のインダクタンス値の間の第２の比を達成し、これらの第１及び第２の適切な比、並びに抵抗器Ｒ６１及びＲ６２の適切な減衰抵抗が、最適減衰特性を達成することが強調される。可能な限り広い動作帯域幅及び可能な限りフラットな周波数応答を有する最適な低域フィルタ６０ａセッティングを得るためには、抽出フィルタ６０ａ構成の抵抗器Ｒ６１を排除することが望ましい。しかしながら、インダクタＬ６１の実用上の限界のため、小さな抵抗値が残り、抵抗器Ｒ６１が、インダクタＬ６１の内部ＤＣ抵抗を表すことがある。その結果、低域フィルタ６０ａ構成は、最適な低域フィルタ６０ａセッティングに対する良好な近似となる。したがって、以下の式及び開示する記述では、特に指摘しない限り、結果を危うくすることなく、低域フィルタ６０ａ構成の中に構成された抵抗器Ｒ６１が無視される。
【０１９１】
最適減衰要件を満たすため、抵抗器Ｒ６２の抵抗値を、インダクタＬ６１及びコンデンサＣ６１を含む第１の段のＲＬＣ回路の特性インピーダンス、並びにインダクタＬ６２、コンデンサＣ６１、Ｃ６２、及び第２の段のＲＬＣ回路の減衰をセットするＱ６２を含む第２の段のＲＬＣ回路の特性インピーダンスに等しくなるようにセットする。抵抗器Ｒ６２の抵抗値は、下式によって表現することができる。
【０１９２】
【数４５】
2011505740.tif 000047
【０１９３】
上式で、静電容量値Ｃｓは、コンデンサＣ６２に直列に接続されたコンデンサＣ６１の相当値を表し、以下のように表現することができる。
【０１９４】
【数４６】
2011505740.tif 000048
【０１９５】
構成コンデンサ値間及び構成インダクタ値間の適切な比は、式Ｅ８によって得ることができ、式Ｅ８は、単一端フィルタ６０ａセッティングを達成するために、下式のように書き直すことができる。
【０１９６】
【数４７】
2011505740.tif 000049
【０１９７】
構成コンデンサ値間及び構成インダクタ値間の適切な比を、比係数ｍ及びｎで表した場合には、コンデンサＣ６２の静電容量値及びインダクタＬ６１のインダクタンス値を、下式に等しくなるようにセットすることができる。
【０１９８】
【数４８】
2011505740.tif 000050
【０１９９】
及び
【０２００】
【数４９】
2011505740.tif 000051
【０２０１】
式Ｅ４８及びＥ４９を結合し、比係数ｍを１にセットすると、下式を書くことができる。
【０２０２】
【数５０】
2011505740.tif 000052
【０２０３】
式Ｅ４５、Ｅ４８及びＥ４９を式Ｅ４７に代入すると、下式が得られる。
【０２０４】
【数５１】
2011505740.tif 000053
【０２０５】
上式で
【０２０６】
【数５２】
2011505740.tif 000054
【０２０７】
比係数ｍを、最適減衰抵抗に関連する１．０にセットし、Ｑ６２を、可能な限り広い動作帯域幅及び可能な限りフラットな周波数応答を与える１√２にセットして、式Ｅ５１をｎについて解いた場合、ｎは、以下の結果に等しい。
【０２０８】
【数５３】
2011505740.tif 000055
【０２０９】
続いて、式Ｅ４８及びＥ４９を次のように書くことができる。
【０２１０】
【数５４】
2011505740.tif 000056
【０２１１】
及び
【０２１２】
【数５５】
2011505740.tif 000057
【０２１３】
単一端フィルタ６０ａセッティングの仕様に応じ、異なる比係数ｍ及び異なるＱ６２をセットすることができ、式Ｅ５１をもう一度解くことによって、新しい適切な比係数ｎを得ることができる。したがって、Ｑ６２が１／√２以下である条件で、構成コンデンサ値と構成インダクタ値の間の係数ｍ及びｎ、並びに適切な減衰抵抗が、前述のとおりにセットされる限り、単一端フィルタ６０ａセッティングは、適切な動作フィルタに見えることになる。
【０２１４】
フィルタ６０ａセッティングの所望のインパルス応答を達成するため、Ｑ６１がＱ６２に等しい条件で、Ｑ６１及びＱ６２を調整することによって、フィルタ６０ａセッティングの全体のＱを調整することができ、抵抗器Ｒ６１の抵抗値がＱ６１をセットし、抵抗器Ｒ６１の抵抗値は、下式によって表現することができる。
【０２１５】
【数５６】
2011505740.tif 000058
【０２１６】
単一端フィルタ６０ａ実施形態及び前述の等価の差動フィルタ６０ｂ実施形態は、周波数ドメイン及び信号ドメインにおいて非常に良好な結果を示すよく設計され、安定した抽出フィルタに資することができ、さらに、構成減衰抵抗器での消散による低い残留スイッチングエネルギーを達成し、効率的な抽出フィルタを達成する方法を提供する本発明の好ましい抽出フィルタ実施形態を表し、続いて、この好ましい抽出フィルタは、後述するように、追加のフィルタ手段の所望の始点を形成することができる。
【０２１７】
一般に、少なくとも第１の低域フィルタ段及び第２の低域フィルタ段を備える本発明に記載の３次以上の抽出フィルタ実施形態に対する適切な減衰要件は、特性共振周波数ω０及び品質係数Ｑ＞１／２を有する弱減衰ＲＬＣ回路を含む第１のフィルタ段から送出された共振周波数にある信号成分を、弱減衰ＲＬＣ回路の共振周波数にある信号成分を減衰させる少なくとも１つの構成要素を備える第２のフィルタ段によって減衰させる観点から得られ、この場合には、第１のフィルタ段の出力部を、第２のフィルタ段の入力部に結合することができ、その結果、第２の段のコンデンサが、抽出フィルタの出力における容量性負荷となり、第２のフィルタ段の出力部が第１のフィルタ段の入力部に結合されており、抽出フィルタの出力の容量性負荷が、第１の段のコンデンサである抽出フィルタ構成も可能であることに留意されたい。しかしながら、少なくとも第１の低域フィルタ段及び第２の低域フィルタ段を備える、本発明の範囲内で実現された３次以上の代替の抽出フィルタ実施形態では、弱減衰ＲＬＣ回路の共振周波数にある信号成分を減衰させる少なくとも１つの構成要素を含むように実現された共振周波数ω０及びＱ＞１／２を有する弱減衰ＲＬＣ回路を備える結合されていないフィルタ段自体の共振周波数にある信号成分を減衰させることが可能であり、これは、結合されていないフィルタ段が再接続される条件で、中程度の抽出フィルタ特性を有する安定した抽出フィルタを依然として形成する。
【０２１８】
図１６は、図１４に示した低域フィルタ６０ａ構成を包含する低域フィルタを表す単一端抽出フィルタ７０ａの回路図を示し、第２のフィルタ段１０８は、この構成ではノッチフィルタとも呼ばれる２次並列共振フィルタを実現する、第２の段のインダクタＬ７２に並列に接続された第２の段の追加のコンデンサＣ７３を含む。
【０２１９】
図１６に示すとおり、低域フィルタ７０ａ構成は、大地に対して入力端子ＩＮ７１に供給される高電圧パルス変調信号を受け取ることができ、第１のフィルタ段１０６は、第１の段の抵抗器Ｒ７１、第１の段のインダクタＬ７１及び第１の段のコンデンサＣ７１の直列接続を備え、この直列接続は、入力端子ＩＮ７１と接地ノードの間に接続され、第２のフィルタ段１０８は、第２の段の抵抗器Ｒ７２、第２の段のインダクタＬ７２及び第２の段のコンデンサＣ７２の直列接続を備え、この直列接続は、第２の段の入力端子と接地ノードの間に接続され、第２のフィルタ段１０８はさらに、第２の段の追加のコンデンサＣ７３と第２の段のインダクタＬ７２の並列接続を備え、第１の段のインダクタＬ７１と第１の段のコンデンサＣ７１の間のノードは、第１のフィルタ段１０６の出力ノードに接続され、この出力ノードは、第２のフィルタ段１０８の第２の段の入力端子に結合される。低域フィルタ７０ａ構成の第２の段の構成コンデンサＣ７２は、静電型スピーカ要素の容量性負荷を表す。
【０２２０】
理想的には、低域５次フィルタ７０ａセッティングのロールオフが、第２の遮断周波数後のノッチ周波数の両側において、６０ｄＢ／デカードの減衰を提供する。
【０２２１】
単一端抽出フィルタ７０ａ構成に示すような並列共振フィルタを含むように拡張された低域フィルタ構成は、固定スイッチング周波数を有するパルス変調信号を使用して実現することができ、インダクタＬ７２とコンデンサＣ７３とからなる並列共振回路の共振周波数を、抽出フィルタ７０ａセッティングの入力ＩＮ７１に提示される高電圧パルス変調信号の基本波と整合させることができる。その結果、抽出フィルタ７０ａ構成内に実現されたこの並列共振フィルタは、パルス変調信号の基本波をある程度遮断し、静電型スピーカ要素の容量性負荷Ｃ７２の両端にかかる残留スイッチング電圧を減衰させる。さらに、残留スイッチング電圧の基本波が並列共振フィルタで遮断されることによって、直列接続された減衰抵抗Ｒ７２内で消散する残留スイッチングエネルギーが低下し、より高い効率レベルが達成される。この狭帯域並列共振フィルタのノッチにおける減衰は、このセッティングでは抵抗Ｒ７２と直列に接続されたインピーダンス値、特に、後により詳細に説明するように、それぞれＱによって定義される構成インダクタＬ７２及びコンデンサＣ７３の品質特性に起因する。続いて、実際に、並列共振フィルタのノッチにおける減衰を強化するため、特に、高いＱを示し、インダクタＬ７２の内部ＤＣ抵抗が物理的に可能な限り小さい、コンデンサＣ７３及びインダクタＬ７２を実現する必要がある。実際に、並列共振フィルタのノッチ周波数を、パルス変調信号の基本波と整合させるため、示されていないトリマコンデンサによって、コンデンサＣ７３の静電容量値を、完全に又は部分的に可変とすることができる。
【０２２２】
抽出フィルタ７０ａセッティングは、実用的な方法並びに式Ｅ４５、Ｅ５１及びＥ５５を利用して、低域フィルタ６０ａ実施形態で説明した方式で、実現することができる。例えば、抽出フィルタ７０ａセッティングに対して指定された構成要素は、ともに２／πにセットされたＱ５１及びＱ５２、１．０にセットされた比係数ｍ、約６５ｋＨｚの動作帯域幅、並びにコンデンサＣ７２によって表される４００ｐＦの容量性負荷に従って実現することができ、これらによって、以下の計算され、丸められた値が得られる、すなわち、比係数ｎを１．８２１８とし、抵抗器Ｒ７１を９３８オームにセットし、抵抗器Ｒ７２を１１．２キロオームにセットし、インダクタＬ７１を１２．０ｍＨにセットし、インダクタＬ７２を６．６ｍＨにセットし、コンデンサＣ７１を２２０ｐＦにセットする。固定スイッチング周波数４００ｋＨｚを有するパルス変調信号が使用され、インダクタＬ７２とコンデンサＣ７３とからなる並列共振回路の共振周波数を、提示されたスイッチング周波数の基本波と整合させることができる場合、スイッチング周波数が、抽出フィルタ７０ａセッティングの動作帯域幅よりも少なくとも１桁高いという条件で、抽出フィルタ７０ａセッティングの結果を危うくすることなく、コンデンサＣ７３を計算することができ、コンデンサＣ７３は、以下のように表現することができる。
【０２２３】
【数５７】
2011505740.tif 000059
【０２２４】
インダクタＬ７２によって表されるスイッチング周波数４００ｋＨｚ及びインダクタンス値６．６ｍＨに従って、式Ｅ５６を利用すると、コンデンサＣ７３に対して、丸められた静電容量値２４ｐＦが得られる。
【０２２５】
上で示した計算した構成要素値に従って実現された抽出フィルタ７０ａセッティングは、入力端子ＩＮ７１に供給される固定周波数パルス変調スイッチング信号、及び抽出フィルタの出力部に結合された静電型スピーカ要素の容量性負荷に関する、非常に良好なインパルス応答要件に資する。さらに、抽出フィルタ７０ａセッティングの位相応答は、有利な一定の群遅延に帰着する、動作帯域幅内の周波数のほぼ完璧な線形関数である。
【０２２６】
図１７は、図１５に示した低域フィルタ６０ｂ構成を包含する低域フィルタを表す差動抽出フィルタ７０ｂの回路図を示し、第２のフィルタ段は、前述と同様の２つの２次並列共振フィルタを実現する、第２の段のインダクタＬ７４ａに並列に接続された第２の段の追加の第１のコンデンサＣ７６ａと、第２の段のインダクタＬ７４ｂに並列に接続された第２の段の追加の第２のコンデンサＣ７６ｂとを含む。
【０２２７】
図１７に示すとおり、低域フィルタ７０ｂ構成は、入力端子ＩＮ７２ｂに供給される相補高電圧パルス変調信号に対して入力端子ＩＮ７２ａに供給される高電圧パルス変調信号を受け取ることができ、第１のフィルタ段１０６は、第１の段の第１の抵抗器Ｒ７３ａ、第１の段の第１のインダクタＬ７３ａ、第１の段のコンデンサＣ７４、第１の段の第２のインダクタＬ７３ｂ及び第１の段の第２の抵抗器Ｒ７３ｂの直列接続を備え、この直列接続は、第１の入力端子ＩＮ７２ａと第２の入力端子ＩＮ７２ｂの間に接続され、第２のフィルタ７０ｂ段は、第２の段の第１の抵抗器Ｒ７４ａ、第２の段の第１のインダクタＬ７４ａ、第２の段のコンデンサＣ７５、第２の段の第２のインダクタＬ７４ｂ及び第２の段の第２の抵抗器Ｒ７４ｂの直列接続を備え、この直列接続は、第２の段の第１の入力端子と第２の段の第２の入力端子の間に接続され、第２のフィルタ７０ｂ段はさらに、第２の段の第１のインダクタＬ７４ａに並列に接続された第２の段の追加の第１のコンデンサＣ７６ａと、第２の段の第２のインダクタＬ７４ｂに並列に接続された第２の段の追加の第２のコンデンサＣ７６ｂとを備え、第１の段の第１のインダクタＬ７３ａと第１の段のコンデンサＣ７４の間のノードは、第１のフィルタ段１０６の第１の出力ノードに結合され、第１の段の第２のインダクタＬ７３ｂと第１の段のコンデンサＣ７４の間のノードは、第１のフィルタ段１０６の第２の出力ノードに結合され、第１の出力ノードは、第２の段の第１の入力端子に結合され、第２の出力ノードは、第２の段の第２の入力端子に結合される。低域フィルタ７０ｂ構成の第２の段の構成コンデンサＣ７５は、静電型スピーカ要素の容量性負荷を表す。
【０２２８】
差動フィルタ７０ｂセッティングは、他の形態で実現された、単一端フィルタ７０ａセッティングの等価モデルを表す。抽出フィルタ７０ｂセッティングは、実用的な方法並びに式Ｅ４５、Ｅ５１及びＥ５５を利用して、低域フィルタ６０ａ実施形態及び低域フィルタ６０ｂ実施形態で説明した方式で、実現することができる。例えば、抽出フィルタ７０ｂセッティングに対して指定された構成要素は、ともに２／πにセットされたＱ５１及びＱ５２、１．０にセットされた比係数ｍ、約６５ｋＨｚの動作帯域幅、並びにコンデンサＣ７５によって表される１００ｐＦの容量性負荷に従って実現することができ、これらによって、以下の計算され、丸められた値が得られる。すなわち、比係数ｎを１．８２１８とし、抵抗器Ｒ７３ａ及びＲ７３ｂを１．９キロオームにセットし、抵抗器Ｒ７４ａ及びＲ７４ｂを２２．４キロオームにセットし、インダクタＬ７３ａ及びＬ７３ｂを２４ｍＨにセットし、インダクタＬ７４ａ及びＬ７４ｂを１３．２ｍＨにセットし、コンデンサＣ７４を５５ｐＦにセットする。固定スイッチング周波数４００ｋＨｚを有するパルス変調信号が使用され、抽出フィルタ７０ｂ構成内に実現された並列共振回路の共振周波数を、提示されたスイッチング周波数の基本波と、前述の式Ｅ５６を利用して整合させることができる場合、よく平衡したフィルタ７０ｂセッティングにおいて、コンデンサＣ７６ａ及びＣ７６ｂに対して計算され、丸められた静電容量値は１２ｐＦである。
【０２２９】
本明細書の議論を読んだ当業者には理解されるとおり、抽出フィルタ７０ａセッティング及び抽出フィルタ７０ｂセッティングに対して提示した構成要素値は、単に例示目的で示したものであり、網羅的であること、又はそれらに限定されることは意図されていない。比係数ｍ及びｎ、スイッチング周波数、容量性負荷、並びに必要な帯域幅及びインパルス応答の値が異なれば、抽出フィルタの構成要素に対する構成要素値も異なる。さらに、本発明の好ましい実施形態において使用する共振フィルタ技法は、上述の抽出フィルタ７０ａ構成及びフィルタ７０ｂ構成内に構成された例示的な並列共振フィルタに限定されず、高電圧パルス変調信号の１又は複数の周波数成分をノッチングするように最適化された、単一端フィルタ構成及び差動抽出フィルタ構成に関連した、１又は複数の並列共振フィルタと直列共振フィルタの組合せなど、他のノッチフィルタ手段を含む。
【０２３０】
抽出フィルタ構成内に囲われた実現されたフィルタ次数は、本発明がカバーする抽出フィルタ実施形態中に示された数に限定されず、むしろ、例えば動作帯域幅及び全体の容量性負荷に関連したスイッチング周波数の抑制特性に従って決定されることに留意されたい。
【０２３１】
図１８は、図１４に示した単一端抽出フィルタ６０ａを包含し、Ｍ個の追加の第２のフィルタ８０ａ段を備える低域フィルタを表す単一端抽出フィルタ８０ａの回路図を示し、Ｍ個の追加の第２のフィルタ８０ａ段はそれぞれ、図４に示した低域１次フィルタを与え、メインの第２のフィルタ段１０８に並列に接続される。Ｍは、１以上の整数である。第２のフィルタ段１０８に並列に接続されたこれらの追加の第２のフィルタ段は、静電型スピーカ要素を、電気的にフィルタリングされたＭ＋１個のセグメントにセグメント化することを可能にする方法を提供する。
【０２３２】
図１８に示すとおり、低域フィルタ８０ａ構成は、大地に対して入力端子ＩＮ８１に供給される高電圧パルス変調信号を受け取ることができ、第１のフィルタ段１０６は、第１の段の抵抗器Ｒ８１、第１の段のインダクタＬ８１及び第１の段のコンデンサＣ８１の直列接続を備え、この直列接続は、この低域フィルタ構成の入力端子ＩＮ８１と接地ノードの間に接続され、メインの第２のフィルタ８０ａ段は、第２の段の抵抗器Ｒ８２、第２の段のインダクタＬ８２及び第２の段のコンデンサＣ８２の直列接続を備え、この直列接続は、第２のフィルタ段の入力端子と接地ノードの間に接続される。この低域フィルタ構成はさらに、Ｍ個の追加の第２のフィルタ段を備え、これらのＭ個の追加の第２のフィルタ段はそれぞれ、追加の第２の段の抵抗器Ｒ８３（Ａ、Ｂ、Ｃなど）と追加の第２の段のコンデンサＣ８３（Ａ、Ｂ、Ｃなど）の直列接続を含み、この直列接続は、追加の第２のフィルタ段の入力端子と接地ノードの間に接続され、第１の段のインダクタＬ８１と第１の段のコンデンサＣ８１の間のノードは、第１のフィルタ８０ａ段の出力ノードに結合され、この出力ノードは、メインの第２の段の入力端子及びＭ個の追加の第２の段の入力端子に結合される。抽出フィルタ８０ａ構成内に実現された第２の段のコンデンサＣ８２及びＭ個の追加の第２の段のコンデンサＣ８３（Ａ、Ｂ、Ｃなど）は、静電型スピーカ又は要素内に存在する容量性負荷を表す。
【０２３３】
理想的には、メインの低域４次フィルタ８０ａのロールオフが、第２の遮断周波数後において８０ｄＢ／デカードの減衰を提供し、それぞれのさらに追加された低域３次フィルタのロールオフが、第２の遮断周波数後において６０ｄＢ／デカードの減衰を提供する。
【０２３４】
抽出フィルタ８０ｂセッティングは、実用的な方法並びに式Ｅ１、Ｅ４５、Ｅ５１及びＥ５５を利用して、単一端抽出フィルタ１０ａ実施形態及び単一端抽出フィルタ６０ａ実施形態で説明した方式で、実現することができる。
【０２３５】
第２の段のコンデンサＣ８２及びＭ個の追加の第２の段のコンデンサＣ８３（Ａ、Ｂ、Ｃなど）は、静電型スピーカ要素内に実現されたＭ＋１個のセグメントの特性静電容量値を表し、コンデンサＣ８２によって表される第１のセグメントは、動作帯域幅全体を有する信号を取得し、Ｍ個の追加の第２の段のコンデンサＣ８３（Ａ、Ｂ、Ｃなど）によって表される残りのセグメントは、動作帯域幅の指定された部分を有する信号を取得し、例えばサブロー（sub low）、ロー（low）及びミッドロー（mid low）の音声周波数能力を提供する。動作帯域幅全体を投射するコンデンサＣ８２によって表されるセグメントの特性静電容量は、Ｍ個の追加の第２の段の抵抗器Ｒ８３（Ａ、Ｂ、Ｃなど）及びＭ個の追加の第２の段のコンデンサＣ８３（Ａ、Ｂ、Ｃなど）を無視した、前述の単一端抽出フィルタ６０ａセッティングに等しいフィルタ計算の始点を形成することができる。続いて、Ｍ個の追加の第２の段のコンデンサＣ８３（Ａ、Ｂ、Ｃなど）によって表されるセグメントの残りの特性容量は、Ｍ個の追加の第２の段の抵抗器Ｒ８３（Ａ、Ｂ、Ｃなど）とともに構成されたＭ個の追加の第２の段の１次フィルタで使用する容量成分を形成し、それぞれの低域１次フィルタの遮断周波数を、式Ｅ１を利用し、図１８の回路図が規定するように実現された動作帯域幅の所望の部分に対して調整することができる。
【０２３６】
当業者が、静電型スピーカ要素を音響的に適合させることを可能にする、本発明の好ましい実施形態で使用する技法を提供する、静電型スピーカ要素を電気的にセグメント化する方法は、前述のセグメント化手段に関連した例示的なフィルタリング手段に限定されず、例えば、一般に、セグメントのタップ付き遅延線を得るために、所望の信号遅延時間を有するそれぞれの追加のセグメントを駆動する受動遅延回路によって、通常、初期動作帯域幅の下部を、指定された時間、徐々に遅延させることができるアナログ信号遅延手段を含む。したがって、セグメント化された静電型スピーカ要素は、例えば脈動球（pulsating sphere）に似た信号パターンを投射する。
【０２３７】
単一端抽出フィルタ８０ａの回路図を示す図１８を顧みた場合、第２の段の受動遅延回路を形成する追加の第２の段の抵抗器Ｒ８３（Ａ、Ｂ、Ｃなど）とそれぞれの追加の第２の段のコンデンサＣ８３（Ａ、Ｂ、Ｃなど）の間に、追加の第２の段のインダクタ（図示せず）を接続することができる。続いて、第２の段のコンデンサＣ８２によって表される第１のセグメントは、最小信号遅延時間を有する初期動作帯域幅を含み、Ｍ個の追加の第２の段のコンデンサＣ８３（Ａ、Ｂ、Ｃなど）によって表される残りのセグメントは、タップ付き遅延線を形成する、信号及び周波数ドメインにおいてそれぞれ指定される動作帯域幅のある遅延部分を含む。言うまでもなく、タップ付き遅延線は、セグメントを表す静電容量をそれぞれが含むカスケード接続された複数の受動遅延回路で構成することができる。さらに、指定された信号遅延時間に対して最適化された本発明に基づく抽出フィルタ実施形態を含むタップ付き遅延線は、例えば他の複数の遅延を囲う並列接続された初期抽出フィルタ、及び前述の１又は複数のセグメントを駆動する抽出フィルタ実施形態とともに実現することもできる。
【０２３８】
図１９は、図１５に示した差動抽出フィルタ６０ｂを包含する低域フィルタを表す差動抽出フィルタ８０ｂの回路図を示す。この回路図はさらに、図５に示した低域１次フィルタをそれぞれが構成するＭ個の追加の第２のフィルタ段を備える。図１９ではＭ＝３である。Ｍ個の追加の第２のフィルタ段は、メインの第２のフィルタ段１０８に並列に接続される。これらのＭ個の追加の第２のフィルタ段は、当業者が、静電型スピーカ要素を、前述の同様に、静電型スピーカの電気的にフィルタリングされたＭ＋１個のセグメントにセグメント化することを可能にする方法を提供する。
【０２３９】
図１９に示すとおり、低域フィルタ８０ｂ構成は、第２の入力端子ＩＮ８２ｂに供給される相補高電圧パルス変調信号に対して第１の入力端子ＩＮ８２ａに供給される高電圧パルス変調信号を受け取ることができ、第１のフィルタ段１０６は、第１の段の第１の抵抗器Ｒ８４ａ、第１の段の第１のインダクタＬ８３ａ、第１の段のコンデンサＣ８４、第１の段の第２のインダクタＬ８３ｂ及び第１の段の第２の抵抗器Ｒ８４ｂの直列接続を備え、この直列接続は、第１の入力端子ＩＮ８２ａと第２の入力端子ＩＮ８２ｂの間に接続される。メインの第２のフィルタ段１０８は、第２の段の第１の抵抗器Ｒ８５ａ、第２の段の第１のインダクタＬ８４ａ、第２の段のコンデンサＣ８５、第２の段の第２のインダクタＬ８４ｂ及び第２の段の第２の抵抗器Ｒ８５ｂの直列接続を備え、この直列接続は、メインの第２の段の第１の入力端子とメインの第２の段の第２の入力端子の間に接続される。低域フィルタ８０ｂはさらに、Ｍ個の追加の第２のフィルタ段を備え、Ｍ個の追加の第２のフィルタ段はそれぞれ、追加の第２の段の第１の抵抗器Ｒ８６ａ（Ａ、Ｂ、Ｃなど）、追加の第２の段のコンデンサＣ８６（Ａ、Ｂ、Ｃなど）及び追加の第２の段の第２の抵抗器Ｒ８６ｂ（Ａ、Ｂ、Ｃなど）の直列接続を備え、この直列接続は、追加の第２の段の第１の入力端子と追加の第２の段の第２の入力端子の間に接続される。第１の段の第１のインダクタＬ８４ａと第１の段のコンデンサＣ８４の間のノードは、第１のフィルタ段１０６の第１の出力ノードに結合され、第１の段の第２のインダクタＬ８４ｂと第１の段のコンデンサＣ８４の間のノードは、第１のフィルタ段１０６の第２の出力ノードに結合される。第１の出力ノードは、メインの第２の段の第１の入力端子及びＭ個の追加の第２の段の第１の入力端子に結合され、第２の出力ノードは、メインの第２の段の第２の入力端子及びＭ個の追加の第２の段の第２の入力端子に結合される。低域フィルタ８０ｂ構成内に実現された第２の段のコンデンサＣ８５及びＭ個の追加の第２の段のコンデンサＣ８６（Ａ、Ｂ、Ｃなど）は、静電型スピーカ要素内に存在する容量性負荷を表す。
【０２４０】
差動フィルタ８０ｂセッティングは、他の形態で実現された、単一端フィルタ８０ａセッティングの等価モデルを表す。単一端フィルタ８０ａセッティングのフィルタ特性と差動フィルタ８０ｂセッティングのフィルタ特性とを整合させるため、抽出フィルタ８０ｂセッティングは、実用的な方法並びに式Ｅ１、Ｅ４５、Ｅ５１及びＥ５５を利用して、フィルタ１０ａ、フィルタ１０ｂ、フィルタ６０ａ及びフィルタ６０ｂの実施形態で説明した方式で、実現することができる。
【０２４１】
図２０は、理想的には、低い遮断周波数の前において２０ｄＢ／デカードの減衰を示すロールオフを提供する１次高域フィルタと、理想的には、第２の高い遮断周波数後において６０ｄＢ／デカードの減衰を示すロールオフを提供する３次低域フィルタを構成する等価の低域フィルタ４０ａ構成とを含む帯域フィルタ構成のより実用的な回路を表す、単一端抽出フィルタ９０の回路図を示す。
【０２４２】
示されているとおり、帯域フィルタ９０構成は、大地に対して入力端子ＩＮ９１に供給される高電圧パルス変調信号を受け取ることができ、第１のフィルタ段１０６は、第１の段の抵抗器Ｒ９１（ａ、ｂ、ｃなど）、第１の段のインダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）及び第１の段のコンデンサＣｒｅａｌ９１の直列接続を備える。この直列接続は、入力端子ＩＮ９１と接地ノードの間に接続される。第２のフィルタ段１０８は、第２の段の抵抗器Ｒ９２（ａ、ｂ、ｃなど）、それぞれ抵抗器Ｒ９３（ａ、ｂ、ｃなど）に並列に接続された第２の段のコンデンサＣ９２（ａ、ｂ、ｃなど）、及びコンデンサＣ９３に並列に接続された第２の段の抵抗器Ｒ９４（ａ、ｂ、ｃなど）の直列接続を備える。この直列接続は、第２のフィルタ段の入力部と接地ノードの間に接続され、第１の段の最後のインダクタＬｒｅａｌ９１と第１の段のコンデンサＣｒｅａｌ９１の間のノードは、第１のフィルタ段１０６の出力ノードに結合され、この出力ノードは、第２のフィルタ段１０８の入力部に結合される。帯域フィルタ９０構成の構成コンデンサＣ９３は、静電型スピーカ要素の容量性負荷を表す。
【０２４３】
本発明に基づいて設計されたより改良型の抽出フィルタを得るためには、最終的な性能に影響を及ぼす適当な特性を有する構成実構成要素を選択することが強調される。実際には、本発明の抽出フィルタの好ましい実施形態において、プリント回路板レイアウト手段、エンクロージャ手段、及び、コネクタ、電気（遮蔽）ケーブル、フィードスルーコンデンサなどの接続手段を、一体の実構成要素として実現することができることに留意されたい。さらに、抽出フィルタ実施形態の目的は、例えば製造、温度、周波数、電流、電圧、及び老化などのさまざまな条件の影響下で、物理的に可能な限り標的インピーダンスから外れない全体インピーダンス公差を示し、最終的なフィルタ性能を維持する実構成要素を実現することである。
【０２４４】
一般に、受動実構成要素の印加可能な電圧要件を満たすため、より高い電圧をブリッジしなければならない場合には、印加電圧を、それぞれの実構成要素の両端に印加可能な電圧値に分配し、続いて、直列に置かれた実構成要素が、理想構成要素に対する計算インピーダンス値と同じ全体インピーダンス値を達成する条件で、全損失も実構成要素に分配する、例えば同じインピーダンス値を有する２つ以上の実構成要素を直列に接続することができる。
【０２４５】
図２０に示すとおり、実抵抗器Ｒ９１（ａ、ｂ、ｃなど）は直列に接続されており、ここでは、構成実抵抗器に対する印加可能な電圧要件及び損失要件を満たすために、単一の抵抗器に対する計算抵抗値を、より低い抵抗値を有する複数の実抵抗器に、同じ全抵抗値を達成するように分配する。
【０２４６】
構成実抵抗器Ｒ９１（ａ、ｂ、ｃなど）は、帯域フィルタ９０セッティングの全体のＱを、前述の所望のインパルス応答を達成するように調整する抵抗性インピーダンス構成要素の役目を果たすことができる。さらに、低い寄生容量、良好なインパルス応答及び低い雑音特性を示す、例えば図２０に示された実抵抗器Ｒ９１ａによって表される実抵抗器を実現することが望ましく、ここでは、フィルタ性能に影響を及ぼす寄生インダクタンスはそれほど重要ではない。実現された実抵抗器の全体設計目的によれば、例えば酸化アルミニウム基板を有する、実抵抗器Ｒ９１（ａ、ｂ、ｃなど）を表す厚膜抵抗器を選択することができる。
【０２４７】
図２０に示すとおり、実インダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）は直列に接続されており、ここでは、構成実インダクタに対する印加可能な電圧要件及び損失要件を満たすために、単一のインダクタの計算インダクタンス値を、より低いインダクタンス値を有する複数の実インダクタに、同じ全体インダクタンス値を達成するように分配する。さらに、前述のように電圧及び損失を分配することに加えて、実インダクタを直列に接続することによって、実インダクタを流れる電流を達成することもでき、その場合には、実インダクタの有効性を維持するその最大電流定格及び飽和電流以下で実インダクタが十分に動作しなければならず、ＤＣ電流が使用される場合には、アナログＡＣ信号電流及び高周波リップル電流に重ね合わされるＤＣ電流を考慮する。
【０２４８】
構成実インダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）は、低域信号フィルタリング用のフィルタ構成要素とともに、電気エネルギー緩衝器の役目を果たし、さらに、実インダクタを流れる電流を平滑化する。効率的なエネルギー緩衝器及び最適な抽出フィルタ設計を達成するためには、高いＱを示す実インダクタ、例えば図２０に示したＬｒｅａｌ９１ａを実現する必要があり、実インダクタのＱは、Ｌｉｄｅａｌ９１ａによって表される理想誘導性リアクタンスと、Ｒｌｏｓｓ９１ａによって表されるその損失の総和との比と定義され、周波数に依存する。言うまでもなく、例えば心材料の損失と銅線のＤＣ抵抗とからなる実インダクタの全損失抵抗は、物理的に可能な限り損失なしで動作し、それに応じて作用し、実現された実インダクタの有効性及び性能を維持するために、最小限に維持されなければならない。
【０２４９】
実インダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）によって表される使用実インダクタの構造は例えば、非常に低い損失を示す高品質ニッケル−亜鉛（ＮｉＺｎ）粉末心を含む巻線インダクタに基づくことができ、フェライト心の個々の粉末粒子は互いに絶縁され、均等に分布した空隙を与え、エネルギー貯蔵能及び温度安定性が強化され、漏れ磁束が小さく維持される。さらに、インダクタが線形であり続ける条件で、使用実インダクタを、磁気遮蔽された構成要素とすることもできる。
【０２５０】
実インダクタの性能に影響を及ぼす他の重要な問題は、その巻線に起因する容量結合である。例えば図２０に示したコンデンサＣｐａｒ９１ａの寄生容量は、理想インダクタＬｉｄｅａｌ９１ａと並列共振回路を形成し、導入される自己共振周波数のため、実インダクタＬｒｅａｌ９１ａの適用可能性が限定される。実際には、抽出フィルタ９０構成においてノッチフィルタの働きをする寄生並列共振回路が導入されるため、実現された実インダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）は、歪みを回避するために、自己共振周波数よりも十分に低い周波数で動作しなければならない。続いて、物理的に可能な限り低い寄生容量値を示す好ましい実インダクタの目的は、好ましい実インダクタの導入された自己共振周波数を、適用可能な周波数にシフトさせること、及び抽出フィルタ９０構成の入力端子ＩＮ９１に供給される高電圧ブロック波信号の急速に移動する過渡縁の間の電流スパイクを緩和することである。図２０に示すように、実インダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）は直列に接続されており、ここでは、単一の実インダクタの計算インダクタンス値を、より低いインダクタンス値を有する複数の実インダクタに、同じ全インダクタンスを達成するように分配し、単一の実インダクタの寄生容量も、より低い静電容量値を有する複数の寄生コンデンサＣｐａｒ９１（ａ、ｂ、ｃなど）に分配し、さらに、直列接続によって、抽出フィルタ性能を強化する、使用される全理想インダクタンス値にわたって非常に低い全寄生容量を達成する。
【０２５１】
例えば実インダクタの寄生容量に関連した追加の寄生要素のために共振現象が起こる場合には、高損失用にトリミングされ、ＥＭＩの伝導又は放射を最小限に抑えるために実現された実インダクタに直列に接続された１又は複数のＥＭＩ抑制フェライトビーズによって、この高周波共振効果を緩和することができる。言うまでもなく、図２０に示した実現された実抵抗器Ｒ９１（ａ、ｂ、ｃなど）は、ＥＭＩを十分に減衰させることができ、さらに、抵抗器Ｒ９１（ａ、ｂ、ｃなど）に対して指定された計算全抵抗を小さくすることによって、構成実インダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）の内部ＤＣ抵抗を補償することができ、実インダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）に対して指定された存在する全内部ＤＣ抵抗は抽出フィルタ性能を維持する。
【０２５２】
構成実コンデンサＣｒｅａｌ９１は、低域信号フィルタリング用のフィルタ構成要素とともに、実インダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）に由来する平滑化された電流を平均し、したがって、入力端子ＩＮ９１に供給され、実コンデンサＣｒｅａｌ９１の両端間に、ＤＣオフセット電圧（使用される場合）、アナログＡＣ信号電圧及び残留スイッチング電圧が重ね合わされた使用高電圧パルス変調信号を抽出する、受動積分器の役目を果たす。
【０２５３】
適切な高周波特性を達成するためには、低い等価直列インダクタンス（ＥＳＬ）Ｌｐａｒ９４及び低い等価直列抵抗（ＥＳＲ）Ｒｌｏｓｓ９４を示す、図２０に示した実コンデンサＣｒｅａｌ９１を実現する必要がある。言うまでもなく、例えば誘電材料の損失及びリード線抵抗からなる実コンデンサの低いＥＳＲは、高いＱを提供する。一般に、ＥＳＬは、実コンデンサの静電容量と直列共振回路を形成し、導入される自己共振周波数のため、実コンデンサの適用可能性が限定される。実際には、実コンデンサＣｒｅａｌ９１の導入される自己共振周波数は、実インダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）の自己共振周波数よりもはるかに高く、構成実コンデンサの寄生直列共振回路は、抽出フィルタ９０構成においてノッチフィルタの働きもする。高周波特性を強化するため、図２０に示した実コンデンサＣｒｅａｌ９１を例えば、２本の出力リード線（図示せず）から分離した２本の入力リード線を備える単一の実コンデンサとして使用することができ、共通寄生インダクタンスＬｐａｒ９１及び共通損失抵抗Ｒｌｏｓｓ９１を、物理的に可能な限り小さい共通寄生インピーダンス値まで低くすることができる。
【０２５４】
直列に接続された実コンデンサに対する印加可能な電圧要件及び損失要件を満たすために、単一のコンデンサに対する計算静電容量値を、より高い静電容量値を有する複数の実コンデンサに、同じ全静電容量値を達成するように分配する直列に接続された２つ以上の実コンデンサを、図２０に示した単一の実コンデンサＣｒｅａｌ９１の代わりに使用すると、寄生インダクタンスが増大し、それにより高周波特性が劣化する可能性があることに留意されたい。さらに、直列に接続された複数の実コンデンサにかかる電圧を平衡させるために必要な抵抗器ネットワークは、望ましくないＲＣ高域遮断周波数を導入する。そのため、図２０に示した単一の実コンデンサＣｒｅａｌ９１だけが好ましく、必要ならば明細書上に実施される。
【０２５５】
図２０に示した単一の実コンデンサＣｒｅａｌ９１の代わりに、単一のコンデンサに対する計算静電容量値を、より低い静電容量値を有する複数の実コンデンサに、同じ全静電容量値を達成するように分配する２つの実コンデンサを並列に接続する場合には、並列に接続された実コンデンサのうちの一方の実コンデンサが例えば、遮蔽された２つの区画間の分離を維持するフィードスルーコンデンサを表すことができ、ここでは、追加のＥＭＩ抑制を達成するために、例えばπフィルタを形成するフェライトビーズによって、並列に接続されたコンデンサ間の信号経路を遮断することができる。
【０２５６】
例えば、図２０に示したＣｒｅａｌ９１によって表される、ほぼ完璧な実コンデンサを示すクラスＩセラミックコンデンサを使用する場合には、他のフィルタ構成要素の温度ドリフトを補償し、特性フィルタ特性を維持するために、所定の温度ドリフトを追加することができる。
【０２５７】
アナログ大地基準（ＡＧＮＤ）から完全に分離された高電圧スイッチング配置の大地基準（ＤＧＮＤ）は、単一の接続ポイント、好ましくは図２０に示した実コンデンサＣｒｅａｌ９１の大地基準接続で結合されることを強調しておく。
【０２５８】
図２０に示すとおり、実抵抗器Ｒ９２（ａ、ｂ、ｃなど）は直列に接続されており、ここでは、構成実抵抗器に対する印加可能な電圧要件及び損失要件を満たすために、単一の抵抗器に対する計算抵抗値を、より低い抵抗値を有する複数の実抵抗器に、同じ全抵抗値を達成するように分配する。
【０２５９】
直列に接続された実インダクタＬｒｅａｌ９１（ａ、ｂ、ｃなど）並びに前述の実コンデンサＣｒｅａｌ９１及びＣ９３によって構成された共振回路の残留スイッチング周波数及び共振周波数を減衰させて、安定した抽出フィルタを提供するため、構成実抵抗器Ｒ９２（ａ、ｂ、ｃなど）は、所望の動作帯域幅にわたって、一定の高抵抗性インピーダンス構成要素の働きをする。
【０２６０】
実抵抗器Ｒ９１（ａ、ｂ、ｃなど）と同様に、低い寄生容量、良好なインパルス応答及び低い雑音特性を示す図２０に示された実抵抗器Ｒ９２（ａ、ｂ、ｃなど）を実現することが望ましく、フィルタ性能に影響を及ぼす寄生インダクタンスはそれほど重要ではない。実現された実抵抗器の全体設計目的によれば、例えば酸化アルミニウム基板を有する、実抵抗器Ｒ９２（ａ、ｂ、ｃなど）を表す厚膜抵抗器を選択することができる。
【０２６１】
コンデンサＣ９３によって表される容量性負荷を２倍にし、フィルタ構成要素も、特性フィルタ特性を維持するように適合させた場合には、容量性負荷に存在する電荷と等しい量の電荷を生成するために、入力端子ＩＮ９１に供給され、容量性負荷の両端間にアナログ高電圧信号振幅を与えるパルス変調高電圧信号を半分にすることができ、その結果、実抵抗器Ｒ９１（ａ、ｂ、ｃなど）及びＲ９２（ａ、ｂ、ｃなど）に生じる損失が半分になることに留意されたい。
【０２６２】
図２０に示すように、実コンデンサＣ９２（ａ、ｂ、ｃなど）は直列に接続されており、ここでは、構成実コンデンサに対して印加可能な電圧要件を満たすために、単一のコンデンサに対する計算静電容量値を、より高い静電容量値を有する複数の実コンデンサに、同じ全静電容量値を達成するように分配する。
【０２６３】
構成実コンデンサＣ９２（ａ、ｂ、ｃなど）は、使用される場合に、大地基準に対して入力端子ＩＮ９１に供給される高電圧パルス変調信号のＤＣオフセット電圧成分を減結合して、図２０に示したＣ９３によって表される実容量性負荷の両端間に重ね合わされるアナログＡＣ信号電圧及び残留スイッチング電圧を与えるＤＣブロッキングコンデンサの役目を果たす。
【０２６４】
図２０に示すように、比較的に高い静電容量値を有する実コンデンサＣ９２（ａ、ｂ、ｃなど）の両端のＤＣ電圧を平衡させるために、非常に高い抵抗値を有する実抵抗器Ｒ９３（ａ、ｂ、ｃなど）からなる抵抗ネットワークが実現され、結果として生じるＲＣ高域遮断周波数は、コンデンサＣ９３によって表される実容量性負荷の両端間に重ね合わされる大地基準アナログＡＣ信号電圧及び残留スイッチング電圧を提供する実コンデンサＣ９２（ａ、ｂ、ｃなど）と高い抵抗値を有する実抵抗器Ｒ９４（ａ、ｂ、ｃなど）とによって構成されるＲＣ高域遮断周波数に比べて少なくとも１桁低い。
【０２６５】
図２０に示されているようにＤＣブロッキングコンデンサとして使用される構成実コンデンサ、例えばＣ９２ａは、その機能に従って、このフィルタセッティングにおいて比較的に高い静電容量値を示し、したがって低い高周波特性を有することに留意されたい。それにもかかわらず、代替抽出フィルタ実施形態では、適切な動作フィルタ設計を達成するため、直列に接続された１又は複数のＤＣブロッキング実コンデンサを、抽出フィルタの入力部、したがって高電圧スイッチング出力段の直接出力部にも置くことができる。
【０２６６】
一般に、実コンデンサＣ９２（ａ、ｂ、ｃなど）及び実抵抗器Ｒ９４（ａ、ｂ、ｃなど）によって構成されるＲＣ高域遮断周波数は、例えばクロスオーバフィルタ整合サブウーファ特性を提供し、静電型スピーカ要素に存在する振動板の共振周波数を軽減することができる。実ＤＣブロッキングコンデンサＣ９２（ａ、ｂ、ｃなど）を表すＤＣブロッキング実コンデンサの全体設計目標によれば、低い誘電体損失を示す金属被覆ポリプロピレンフィルムコンデンサを選択することができる。
【０２６７】
２つ以上の実負荷コンデンサを直列及び並列に接続して、図２０に示した実コンデンサＣ９３によって表される全実容量性負荷値を達成することができ、構成コンデンサ値とインダクタ値の間の適切な比及び適切な減衰抵抗が、前述の抽出フィルタセッティング内にセットされる限りにおいて、フィルタ性能に影響を及ぼす囲われた寄生インダクタンス及び抵抗はそれほど重要ではないことに留意されたい。言うまでもなく、結果として生じる全実容量性負荷値は、所望の動作帯域幅にわたってインピーダンス値を支配する容量性リアクタンス成分と定義することができ、容量性リアクタンス成分は、誘導性リアクタンス成分及び抵抗成分に比べて少なくとも１桁高い値を有する。
【０２６８】
図２０に示した帯域抽出フィルタ９０セッティングの入力インピーダンスを考えると、高電圧電源に関連した高電圧スイッチング出力段によって入力インピーダンスを駆動するのに必要な処理される皮相電力は、ＡＣ動作電力帯域幅が、ＡＣ動作信号帯域幅内の例えば２０Ｈｚから２２ｋＨｚの定義された部分である条件で、実電力成分とも呼ばれる有効電力成分よりも優勢な無効電力成分からなることができる。続いて、入力端子ＩＮ９１に提示される高電圧パルス変調信号によって交流電流が供給され、エネルギー貯蔵要素の働きをする図２０に示した構成インダクタ構成要素及びコンデンサ構成要素は、エネルギー流の方向を定期的に逆転させ、ＡＣアナログ信号波形の半サイクルにわたって送達されるエネルギーの所定の部分は、もう一方の半サイクルの間に、皮相電力の無効電力成分を示す高電圧スイッチング出力段の調整された介入によって、高電圧電源へ再び伝送される。他方、皮相電力の有効電力成分は主に、図２０に示した減衰抵抗器Ｒ９１（ａ、ｂ、ｃなど）及びＲ９２（ａ、ｂ、ｃなど）内の電気エネルギー損失並びに前述の寄生損失成分によって生じる。高電圧電源は、皮相電力の有効電力成分を供給するだけでよく、無効電力成分のエネルギーは再生されることに留意されたい。したがって、非常に軽減された電源は、例えばアナログ高電圧増幅器設計法に関して、より複雑でない非常に安定な高圧電源を提供する。
【０２６９】
高電圧出力段は、基本波及びその調波において大量のスペクトルエネルギーを含む高電圧ブロック波信号を生成し、これは、ＥＭＩの高電界成分、したがって容量結合に対する感受性を与える。容量結合効果、したがって構成要素とその周囲との間のＥＭＩを小さくするため、抽出フィルタ構成の構成要素群の部分及び高電圧スイッチング配置の部分にそれぞれ存在する、例えばスタック形態にカスケードされた銀被膜銅又はアルミニウムなどの高導電率金属のさまざまな区画を形成する遮蔽を実現することができ、その中では、抽出フィルタ性能及び適用可能な規制の順守を保証するために、分離が維持され、ＥＭＩが所定の経路に沿って導かれる。
【０２７０】
開示する最後の例示的実施形態では、音声投射配置が、一体型の高電圧スイッチング増幅器によってそれぞれが能動的に駆動される２つの静電型スピーカからなる。続いて、一体型のそれぞれの高電圧スイッチング増幅器には、中央ベースユニット、より具体的には前置増幅器から送出され、例えば電線、光ファイバ又は無線によって分配されたアナログ及びディジタル音声フォーマット信号を、追加の制御信号とともに、入力として供給することができる。この中央前置増幅器は、例えばアナログ−ディジタル変換器、ディジタル−アナログ変換器などのさまざまな機能ブロックを備えることができ、さらに、例えば音量及び音質調節能力、さらにはマルチチャネル能力を含むホームシネマオペレーティングモード用のさまざまな音声設定を提供する１又は複数の囲われたアナログ及びディジタル処理ユニットを備えることができる。この中央前置増幅器はさらに、それぞれの一体型サブユニット、より具体的には各静電型スピーカ内に一体化された高電圧スイッチング増幅器に電線によって電力を供給する単一の電源構成要素も備えることができる。言うまでもなく、高電圧スイッチング増幅器自体も、前述の前置増幅器に対して定義したさまざまな機能ブロックを備えることができる。
【０２７１】
静電型スピーカ要素に存在する容量性負荷を、追加の機能を有する高電圧スイッチングパワー増幅器によって駆動する能力に関して、本発明を説明したが、上で開示した高電圧スイッチングトポロジ及び抽出フィルタを利用して容量性負荷を駆動することができる同様の実施形態も適当である。囲われた例示的な実施形態に関して本発明に示された方法、回路、式及び構成要素は、例示及び説明のためだけに本明細書に提示したものであり、開示した正確な形態が、網羅的であること、又はそれらに限定されることは意図されていないことに留意されたい。指定された機能に対する発明は、ハードウェア及びソフトウェアによって実現することができ、本発明に開示された１又は複数の等価のアイテム内において、ハードウェア手段とソフトウェア手段が相互関係を有していてもよいことを強調しておく。続いて、本発明の趣旨及び範囲は、新規の特徴自体に属するだけでなく、その全ての構造の特定の組合せ、並びに指定された機能に対するその全ての相互関係にも属することは当業者には明白である。
【０２７２】
記載した実施形態は、本発明の原理及び本発明の実用的用途を最もよく説明し、それによって、当業者が、さまざまな実施形態で、及び企図される特定の使用に適したさまざまな変更を加えて、本発明を最もよく利用することを可能にするものを選択した。本発明の範囲は、本明細書に添付された特許請求の範囲によって定義されることが意図されている。
【図１】
2011505740.tif 000068
【図２ａ】
2011505740.tif 000069
【図２ｂ】
2011505740.tif 000070
【図３ａ】
2011505740.tif 000071
【図３ｂ】
2011505740.tif 000072
【図４】
2011505740.tif 000073
【図５】
2011505740.tif 000074
【図６】
2011505740.tif 000075
【図７】
2011505740.tif 000076
【図８】
2011505740.tif 000077
【図９】
2011505740.tif 000078
【図１０】
2011505740.tif 000079
【図１１】
2011505740.tif 000080
【図１２】
2011505740.tif 000081
【図１３】
2011505740.tif 000082
【図１４】
2011505740.tif 000083
【図１５】
2011505740.tif 000084
【図１６】
2011505740.tif 000085
【図１７】
2011505740.tif 000086
【図１８】
2011505740.tif 000087
【図１９】
2011505740.tif 000088
【図２０】
2011505740.tif 000089
【国際調査報告】
2011505740.tif 000090
2011505740.tif 000091