(57)【要約】  本発明は、少なくとも１つの第１の材料層を準備するステップと、第１の材料層の上方にパターン化される少なくとも１つの第２の材料層を形成するステップと、少なくとも１つの第２の材料層と少なくとも１つの第１の材料層との間に拡散障壁層を形成して、多層スタックを形成するステップと、多層スタックを引き続き熱処理する間に、少なくとも１つの第１の材料層の材料が、拡散障壁層を通って実質的に拡散しないように、少なくとも１つの第１の材料の部分を露出することなく、拡散障壁層に向けて下方に拡散障壁層を貫通せずに、少なくとも１つの第２の材料をパターン化、特に、エッチングするステップとを含む、半導体構造のパッシベーション方法に関する。【選択図】  図１
2011530178.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造をパッシベーションする方法であって、
少なくとも１つの第１の材料層を準備するステップと、
前記第１の材料層の上方にパターン化される少なくとも１つの第２の材料層を形成するステップと、
前記少なくとも１つの第２の材料層と前記少なくとも１つの第１の材料層との間に拡散障壁層を形成して、多層スタックを形成するステップと、
多層スタックを引き続き熱処理する間に、前記少なくとも１つの第１の材料層の材料が、前記拡散障壁層を通って実質的に拡散しないように、前記少なくとも１つの第１の材料の部分を露出することなく、前記拡散障壁層に向けて下方に前記拡散障壁層を貫通せずに、前記少なくとも１つの第２の材料をパターン化、特に、エッチングするステップと、
を含む、方法。
【請求項２】
半導体構造をパッシベーションする方法であって、
第２の材料層の下方に形成された少なくとも１つの埋め込み層を備える多層スタックを準備するステップと、
前記第２の材料を通して多層スタックの表面をパターン化、特に、エッチングすることで、前記少なくとも１つの埋め込み層の部分を露出するステップと、
前記多層スタックを引き続き熱処理する間、前記少なくとも１つの埋め込み層の材料が拡散障壁層を通って実質的に拡散しないように、前記少なくとも１つの埋め込み層の前記少なくとも露出部分上に前記拡散障壁層を堆積するステップと、
を含む、方法。
【請求項３】
前記拡散障壁層の堆積ステップが、前記パターン化された第２の材料層上および前記少なくとも１つの埋め込み層の露出部分上に前記拡散障壁層を堆積する工程を含み、
前記パターン化された第２の材料層の材料上に堆積された前記拡散障壁層の少なくとも部分を除去するステップをさらに含む、請求項２に記載の方法。
【請求項４】
前記第２の材料層のパターン化ステップが、前記少なくとも１つの埋め込み層に延伸する前記第２の材料層を通ってトレンチをエッチングする工程を含み、前記トレンチの底部および／または前記トレンチの側壁、および前記少なくとも１つの埋め込み層の部分が露出された前記多層スタックの側面上にのみ前記拡散障壁層が残るように、前記拡散障壁層の部分が除去される、請求項３に記載の方法。
【請求項５】
前記拡散障壁層を堆積するステップが、前記少なくとも１つの埋め込み層の部分が露出される前記多層スタックの側面上に前記拡散障壁層を堆積する工程を含む、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
前記第１の材料層が、低粘性層であり、特に、支持基板に接合され、
前記第２の材料層が、歪み材料層であり、前記歪み材料層が、特に、シード基板上にすでに成長され、前記第１の材料層によって前記支持基板に転写され、
前記パターン化ステップが、前記歪み材料アイランドを形成するために前記歪み材料層にトレンチをエッチングする工程を含み、
前記歪み材料アイランドを少なくとも部分的に応力緩和するために、熱処理が実行される、請求項１に記載の方法。
【請求項７】
前記拡散障壁層の堆積前に熱処理が実行される、請求項６に記載の方法。
【請求項８】
前記少なくとも１つの埋め込み層が、柔軟性材料を含む低粘性層であり、特に、支持基板に接合され、
前記第２の材料層が、歪み材料層であり、前記歪み材料層が、特に、シード基板上にすでに成長され、前記第１の材料層によって前記支持基板に転写され、
前記パターン化ステップが、前記歪み材料アイランドを形成するために前記歪み材料層にトレンチをエッチングする工程を含み、
前記歪み材料アイランドを少なくとも部分的に応力緩和するために熱処理が実行され、前記多層スタックからの柔軟性材料の拡散が、前記拡散障壁層によって実質的に防止される、請求項２〜５のいずれか一項に記載の方法。
【請求項９】
前記低粘性層が、埋め込み酸化物層であり、ホウリンケイ酸塩ガラスまたはホウ素またはリンを含むＳｉＯ２化合物を含むか、またはホウリンケイ酸塩ガラスまたはホウ素またはリンを含むＳｉＯ２化合物からなる、請求項６〜８のいずれか一項に記載の方法。
【請求項１０】
前記柔軟性材料が、特に、４．５重量％のホウ素および２重量％のリンを含むホウリンケイ酸塩ガラスである、請求項９に記載の方法。
【請求項１１】
前記拡散障壁層が、ＳｉＮまたはＳｉＯ２を含むか、またはＳｉＮまたはＳｉＯ２からなる、請求項９または１０に記載の方法。
【請求項１２】
前記歪み材料層が、二元、三元、四元合金から選択されたＩＩＩ族／Ｎ材料を含むか、または二元、三元、四元合金から選択されたＩＩＩ族／Ｎ材料からなる、請求項６〜１１のいずれか一項に記載の方法。
【請求項１３】
前記歪み材料層が、ＩｎＧａＮを含むか、またはＩｎＧａＮからなる、請求項１２に記載の方法。
【請求項１４】
前記歪み材料層が、大きなＩＩＩ族／Ｎ材料基板から転写され、前記露出層の面極性がＩＩＩ族元素面である、請求項６〜１３のいずれか一項に記載の方法。
【請求項１５】
前記拡散障壁層が、１０ｎｍ〜３マイクロメートル、特に、１０ｎｍ〜２００ｎｍの厚さで堆積される、請求項１〜１４のいずれか一項に記載の方法。
【請求項１６】
請求項６〜１４のいずれか一項に記載の半導体構造形成物をパッシベーションするステップを含み、前記形成された少なくとも部分的に応力緩和された歪み材料、特に、少なくとも部分的に応力緩和された歪み材料アイランド上に材料層をエピタキシャル成長するステップをさらに含む、半導体デバイスの製造方法。
【請求項１７】
前記少なくとも部分的に応力緩和された歪み材料上に、少なくとも１つの活性層、特に、ＬＥＤ、レーザ、または光起電力デバイス層を形成するステップを含む、請求項１〜１６のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エッチングされたトレンチによって露出された埋め込み層の部分のような多層半導体構造のエッチング部分のパッシベーションに関する。特に、本発明は、半導体デバイスの製造において用いられた歪み層の応力緩和に使用される柔軟性材料層を備える埋め込み酸化物層のパッシベーションに関する。より詳細には、本発明のパッシベーションされた多層構造は、ＬＥＤ、レーザ応用など、電子、光学、光起電力、光電子の分野において使用される。
【背景技術】
【０００２】
半導体デバイスの製造技術には、半導体および絶縁体材料の多層スタックにトレンチおよび同様の構造を形成するために使用される多種多様なエッチングプロセスがある。集積回路は、典型的に、特定の回路レイアウトに従って所与のチップ領域上に設けられた多数の回路素子で構成され、複合回路において、電界効果トランジスタは、１つの主要な回路素子である。一般に、現在複数のプロセス技術が実施されており、マイクロプロセッサ、ストレージチップなどの電界効果トランジスタがベースの複合回路の場合、現在では、ＣＭＯＳ技術が、動作速度および／または電力消費および／またはコスト効率の面で優れた特性を備えることから、最も有力なアプローチの１つとなっている。ＣＭＯＳ技術を用いた複合集積回路の作製中、通常、トレンチのエッチングが実行される。
【０００３】
他の手順のステップにおいても、さまざまな環境の中で、異なる作製状態で半導体コンポーネントの熱処理を実行する必要がある。伝導率、強度、および硬度などの物理特性に変化を生じさせる（半導体）材料のマイクロ構造を変えるアニールプロセスが一般に知られている。小型トランジスタの製造において、引っ張り歪みまたは圧縮歪みをチャネル領域に与えてトランジスタの性能を高めるために、アニール処理が含まれる場合がある。シード基板上にヘテロエピタキシャル成長された歪み薄膜の使用を容易にする柔軟性物質の場合、歪み薄膜の応力を部分的または完全に緩和するために、エッチングされたトレンチが設けられる場合がある。
【０００４】
しかしながら、トレンチおよび同様のエッチングされた構造において、底面および側面は、エッチングプロセスの完了後、環境に露出されるエッチングされた多層スタックの材料層の部分を含む。このようなエッチングされたコンポーネントに何らかの熱処理が施されると、これらの材料層の組成物が、露出部分から環境へ拡散する可能性がある。アニール処理環境が汚染され、その結果、すでに形成された層と、アニール処理プロセス中に形成される構造の両方が汚染されるため、この拡散は、後続の製造ステップおよび完成した半導体デバイスの性能に深刻な影響を及ぼす可能性がある。
【０００５】
例えば、応力が緩和されたＩｎＧａＮ層を有するＩｎＧａＮＯＳデバイスの製造において、歪み材料ＩｎＧａＮのアイランドが形成されると、歪み層の応力が緩和される。アイランドは、歪み層の部分を分離するトレンチをエッチングすることによって形成される。例えば、ホウリンケイ酸塩ガラス（ＢＰＳＧ）を含む柔軟性層の上方に形成されたアイランドを熱処理することによって、応力の緩和が起こる。熱処理により、ホウリンケイ酸塩ガラス層の塑性変形およびリフローが生じることで、歪みＩｎＧａＮ層を弾性的に応力緩和する。しかしながら、熱処理中、ホウ素およびリン原子が、上述したトレンチの側壁および底面に露出されたホウリンケイ酸塩ガラス材料の部分から拡散される。活性層の成長前または成長中、エピタキシャルリアクタにおいて熱処理が実行されれば、拡散された原子は、リアクタ雰囲気および成長中の層を汚染し、ひいては、構築された活性層の性能に影響を及ぼす。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
したがって、多層スタック構成においてエッチングされたトレンチの内壁および底面でエッチングされた構造によって露出された埋め込み層の材料部分の拡散を回避する手段を提供することが、本発明の根本的な課題である。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、請求項１および２に記載の拡散障壁層を設けるステップを含む半導体構造のパッシベーション方法が提供される。したがって、半導体構造のパッシベーション方法であって、
少なくとも１つの第１の材料層を準備するステップと、
第１の材料層の上方にパターン化される少なくとも１つの第２の材料層を形成するステップと、
少なくとも１つの第２の材料層と少なくとも１つの第１の材料層との間に拡散障壁層を形成して、多層スタックを形成するステップと、
多層スタックを引き続き熱処理する間に、少なくとも１つの第１の材料層の材料が、拡散障壁層を通って実質的に拡散しないように、少なくとも１つの第１の材料の部分を露出することなく、拡散障壁層に向けて下方に拡散障壁層を貫通せずに、少なくとも１つの第２の材料をパターン化、特に、エッチングするステップと、
を含む方法が提供される。
【０００８】
第２の材料層のパターン化は、例えば、トレンチまたは同様の構造をエッチングすることによって実行され得る。エッチングは、第２の材料層の部分に加えて拡散障壁層の材料を除去し得るが、拡散障壁層が完全にエッチングされないこと、すなわち、第１の材料層が、エッチングされた構造において拡散障壁層によって完全に被覆されたままであることが必須である。
【０００９】
別のアプローチによれば、半導体構造のパッシベーション方法であって、
多層スタックの第２の材料層（特に、表面層）の下方に形成された少なくとも１つの埋め込み層を備える多層スタックを準備するステップと、
第２の材料を通して多層スタックの表面をパターン化、特に、エッチングすることで、少なくとも１つの埋め込み層の部分を露出するステップと、
多層スタックを引き続き熱処理する間、少なくとも１つの埋め込み層の材料が拡散障壁層を通って実質的に拡散しないように、少なくとも１つの埋め込み層の少なくとも露出部分上に拡散障壁層を堆積するステップと、
を含む半導体構造のパッシベーション方法が提供される。
【００１０】
いずれの態様においても、拡散障壁層の材料は、半導体構造の熱処理を引き続き実行する際、エッチングされた構造から第１の材料層の組成物（原子、分子）の拡散がまったくまたは実質的になくなるような材料が選択される。拡散障壁層の材料の選択は、特に、第１の材料層の組成物の拡散係数および熱処理プロセスに伴う温度に応じる。特に、上述した両方の方法には、多層スタックの熱処理を実行するステップが補足されてもよい。
【００１１】
拡散障壁層を設けることで、熱処理中の環境汚染、例えば、ある処理リアクタに発生するアニール雰囲気の汚染を防止することができる。例えば、半導体構造上に半導体デバイスを製造するのに有用な層をエピタキシャル成長させるために使用されるエピタキシャルリアクタにおいて、半導体構造をアニールする場合、第１の材料層の拡散原子による成長層の汚染が防止される。
【００１２】
拡散障壁層を堆積するステップは、有利には、少なくとも１つの埋め込み層の部分が露出された多層スタックの側面上に拡散障壁層を堆積する工程を含んでもよい。これによって、パターン化されたトレンチ状の構造（隙間）からの第１の材料層の組成物の拡散が防止されるだけでなく、多層スタックの側面からのこれらの組成物の拡散も防止され得る。
【００１３】
一実施形態によれば、拡散障壁層を堆積するステップは、パターン化された第２の材料層および少なくとも１つの埋め込み層の露出部分上、および多層スタックの上述した側面上に拡散障壁層を堆積する工程を含み、パターン化された第２の材料層上に堆積された拡散障壁層の少なくとも部分が除去される。この除去は、選択的エッチングＣＭＰによって実行されてもよい。パターン化により、アイランドを分離するトレンチが得られれば、第２の材料層の材料で作られたアイランドの表面は、第２の材料層上に予め堆積された拡散障壁層の材料を除去するためにエッチングされる（あるいは、別の方法で処理される）。
【００１４】
特に、第２の材料層をパターン化するステップは、少なくとも１つの埋め込み層に延伸する第２の材料層を通ってトレンチをエッチングする工程を含んでもよく、その場合、トレンチの底部および／またはトレンチの側壁上にのみ拡散障壁層が残るように、または、トレンチの底部および／または少なくとも１つの埋め込み層の部分が露出される多層スタックの側壁および／または側面にのみ拡散障壁層が残るように、拡散障壁層の部分が除去される。
【００１５】
例えば、電子応用および光電子応用において使用される層のエピタキシーに対して使用される少なくとも部分的に応力緩和された歪み材料層を形成する状況で、拡散層を設けることは特に有益である。したがって、半導体構造のパッシベーション方法であって、
特に、柔軟性材料で作られた埋め込み酸化物層または埋め込みポリマー層であり、特に、支持基板に接合される低粘性層である第１の材料層を準備するステップと、
多層スタックを形成するために、第１の材料層の上方にパターン化される少なくとも１つの第２の材料層を形成し、特に、シード基板上に予め成長され、第１の材料層によって支持基板に転写される歪み材料層である第２の材料層を形成するステップと、
少なくとも１つの第２の材料層と少なくとも１つの第１の材料層との間に拡散障壁層を形成するステップと、
多層スタックを引き続き熱処理する間に、少なくとも１つの第１の材料層の材料が、拡散障壁層を通って実質的に拡散しないように、少なくとも１つの第１の材料の部分を露出することなく、拡散障壁層に向けて下方に拡散障壁層を貫通せずに、少なくとも１つの第２の材料をパターン化するステップとを含み、
パターン化ステップは、歪み材料アイランドを形成するために、歪み材料層にトレンチをエッチングする工程を含み、
歪み材料アイランドを少なくとも部分的に応力緩和するために熱処理が実行され、拡散障壁層によって、多層スタックからの柔軟性材料の拡散が実質的に防止される、半導体構造のパッシベーション方法が提供される。
【００１６】
一実施形態によれば、多層スタックの第２の材料層の下方に形成された少なくとも１つの埋め込み層を含む多層スタックを準備するステップと、第２の材料層を通って多層スタックの表面をパターン化することで、埋め込み層の少なくとも１つの部分を露出するステップとを含む請求項２に記載の別の方法において、
少なくとも１つの埋め込み層が、柔軟性材料で作られた低粘性層、特に、埋め込み酸化物層であり、特に、支持基板に接合され、
第２の材料層が、歪み材料層であり、歪み材料層が、特に、シード基板上にすでに成長され、第１の材料層によって支持基板に転写され、
パターン化ステップは、歪み材料アイランドを形成するために、歪み材料層にトレンチをエッチングする工程を含み、
少なくとも１つの埋め込み層の少なくとも露出部分上に拡散障壁層を堆積し、歪みパターン表面上の障壁層をエッチングするステップを含む。
【００１７】
さらに、歪み材料アイランドを少なくとも部分的に応力緩和するために熱処理が実行され、多層スタックからの柔軟性材料の拡散が、拡散障壁によって実質的に防止される。
【００１８】
特に、例えば、ＬＥＤおよび太陽電池の製造に有用なＩｎＧａＮＯＳ構造を製造する状況において、ＧａＮシード層上にヘテロエピタキシャル成長され、支持基板に転写された歪みＩｎＧａＮ層を部分的または完全に応力緩和するための熱処理は、プロセスラインにおいて非常に重要なステップである。応力緩和された歪みＩｎＧａＮ層の表面上にエピタキシャル形成された層の品質は、応力緩和するために使用される柔軟性材料の拡散された組成物によって大きな影響を受け得る。本発明による拡散障壁層を設けることで、このような拡散によって生じる問題が解決される。
【００１９】
別の実施形態によれば、拡散障壁層は、歪み材料アイランドの応力緩和ステップ後に堆積されてもよい。次に、拡散障壁層は、アイランド上に実行される活性層のエピタキシーとして引き続き熱処理をしている間に、元素の拡散がまったく起こらないように柔軟性層の部分を露出することなく、少なくとも部分的に応力緩和した歪みの表面を露出するためにエッチングされる。
【００２０】
また、ＩｎＧａＮは、歪み材料層の材料の一例にすぎないことに留意されたい。実際のところ、歪み材料層は、例えば、二元、三元、四元合金から選択されたＩＩＩ族／Ｎ材料を含むか、またはこの材料からなるものであってもよい。
【００２１】
柔軟性および変形能力を表すために低粘性と呼ばれる上述した低粘性層は、例えば、ガラス転移温度が５００〜９５０℃の材料である。例えば、１２００℃を超えるガラス転移温度を有するドープされていない二酸化物材料のほとんどは、特に、ホウリンケイ酸塩ガラスまたはホウ素やリンを含むＳｉＯ２化合物を含むか、またはホウリンケイ酸塩ガラスまたはホウ素やリンを含むＳｉＯ２化合物からなり得る埋め込み酸化物層、または埋め込みポリマー層であり得る。柔軟性材料が、約４．５重量％のホウ素と、２重量％のリンとを含む典型的なホウリンケイ酸塩ガラスである場合に、ＩｎＧａＮで作られた歪み材料アイランドは、確実に応力緩和され得る。実験によれば、拡散障壁層が、二酸化シリコンＳｉＯ２（ホウ素またはリン種を含まない）またはＳｉＮ、特に、ＳｉｘＮｙ：ＨまたはＳｉ３Ｎ４を含むか、または二酸化シリコンＳｉＯ２（ホウ素またはリン種を含まない）またはＳｉＮ、特に、ＳｉｘＮｙ：ＨまたはＳｉ３Ｎ４からなる場合に、ホウ素および／またはリンの拡散が効率的に抑制され得ることが判明した。応力緩和された歪み材料上のエピタキシーに伴う温度（約８００℃）で十分な機械的剛性を保証するために、４重量％未満のホウ素が好ましい。１つの実施形態によれば、第１の材料層の組成物、特に、ホウリンケイ酸塩ガラスまたはホウ素やリンを含むＳｉＯ２化合物のホウ素および／またはリンが拡散しないようにするために、拡散障壁層（例えば、ＳｉＯ２またはＳｉＮ、特に、ＳｉｘＮｙ：ＨまたはＳｉ３Ｎ４を含むか、またはＳｉＯ２またはＳｉＮ、特に、ＳｉｘＮｙ：ＨまたはＳｉ３Ｎ４からなる拡散障壁層）が、１０ｎｍ〜３マイクロメートル、特に、１０ｎｍ〜２００ｎｍの厚さで堆積される。
【００２２】
すでに記載したように、本明細書に開示した方法は、少なくとも部分的に応力緩和された歪み材料層上にエピタキシャル成長層を備える半導体デバイスの製造に特に有用である。このように、上記実施形態の１つに記載の半導体構造形成物をパッシベーションするステップを含み、形成された少なくとも部分的に応力緩和された歪み材料、特に、少なくとも部分的に応力緩和された歪み材料アイランド上に材料層をエピタキシャル成長またはホモエピタキシャル成長させるステップをさらに含む、半導体デバイスの製造方法が提供される。
【００２３】
少なくとも部分的に応力緩和された歪み材料は、エピタキシーの前に別の基板に転写されてもよい。例えば、部分的または完全に応力緩和された歪みＩｎＧａＮアイランドの場合、（ホモ）エピタキシーを容易に実行可能なＧａ自由面が得られる。Ｇａ面（すなわち、ＩＩＩ族元素面）を露出するこのような二重転写を回避するために、ドナー基板のＮ極性面から歪みＩｎＧａＮ層を直接転写することで、Ｎ面を基板に接合し、後続ステップのためにＩｎＧａＮ層のＧａ面を自由にすることも可能である。
【００２４】
さらに、本発明により、第２の材料層の下方に形成された埋め込み層を備える多層スタックを備える半導体構造が提供され、この場合、両方の層はパターン化され、パターン化によって露出された少なくとも１つの埋め込み層の少なくとも部分上に拡散障壁層が堆積される。さらに、パターン化された歪み材料層を少なくとも部分的に応力緩和するために熱処理が実行された後、第２の材料層が歪み材料層であるこの種の半導体構造が提供される。さらに、本明細書において、パターン化された埋め込み層の上方にある少なくとも部分的に応力緩和された歪み材料層と、パターン化によって露出された少なくとも１つの埋め込み層の少なくとも部分上に堆積された拡散障壁層とを備え、加えて、少なくとも部分的に応力緩和された歪み材料層上に、特に、ＬＥＤ、レーザ、または光起電力デバイス層などの活性層を備える半導体構造が提供される。
【図面の簡単な説明】
【００２５】
【図１】拡散障壁層の上方に歪み材料アイランドを形成するステップを含む、本発明の方法の実施形態を示す。
【図２】歪み材料アイランドの形成ステップおよび拡散障壁層の堆積ステップを含む本発明の方法の実施形態を示す。
【図３】歪み材料アイランドの形成ステップおよび拡散障壁層の堆積ステップを含む本発明の方法の別の実施形態を示す。
【発明を実施するための形態】
【００２６】
図面を参照しながら、本発明の追加の特徴および利点について記載する。以下の記載において、本発明の好ましい実施形態を説明することが意図された添付の図面が参照される。このような実施形態は、本発明のすべての範囲を表すものではないことを理解されたい。
【００２７】
以下、本発明による熱処理中に歪み材料層の応力を部分的または完全に緩和するために設けられた柔軟性材料層の組成物の拡散を防止するための実施形態について説明する。上述した点を考慮すると、当業者であれば、任意の多層構造への一般化が容易であることを認識するであろう。
【００２８】
図１は、本明細書において開示された半導体構造のパッシベーション方法により形成された多層スタックの実施形態を示す。多層スタックは、支持基板１と、第１のホウリンケイ酸塩ガラス層２と、第２のホウリンケイ酸塩ガラス層３と、拡散障壁層４と、自由（上側）Ｇａ面を有する歪みＩｎＧａＮ層５とを備える。詳細には、この多層スタックを以下のようにして形成した。歪みＩｎＧａＮ層５は、支持基板１上の転写後、ＩｎＧａＮ層５の自由面がＧａ極性を有するように、Ｎ面極性のＩｎＧａＮドナー基板から転写される。拡散障壁層４は、ＩｎＧａＮ層５上のＮ面上にすでに堆積され、引き続き、第２のホウリンケイ酸塩ガラス層３は、拡散障壁層４の上部に堆積された。本実施形態において、この拡散障壁層４は、Ｓｉ３Ｎ４層である。
【００２９】
第１のホウリンケイ酸塩ガラス層２は、第２のホウリンケイ酸塩ガラス層３と接合し、ソース基板から支持基板１へ歪みＩｎＧａＮ層５を転写するために、支持基板上に堆積される。図１に示す構造は、この転写後、すなわち、ソース基板の剥離後に得られる。転写後、歪みＩｎＧａＮ層５は、トレンチ６をエッチングすることで、歪みＩｎＧａＮアイランド５’を形成することによってパターン化される。トレンチは、拡散障壁層４に向けて下方に拡散障壁層４を貫通しないようにエッチングされる。このようにして、第１のホウリンケイ酸塩ガラス層２は、第２のホウリンケイ酸塩ガラス層３の材料によって被覆された状態を維持する。エッチングは、例えば、拡散障壁層４の材料が、エッチング雰囲気中に検出されるか、またはエッチング速度の著しい変化が特定されるとすぐに停止することができる。
【００３０】
歪みＩｎＧａＮ層５のパターン化後、多層スタックに熱処理を施すことで、少なくとも第２のホウリンケイ酸塩ガラス層３がリフロー（塑性変形）し、それにより、歪みＩｎＧａＮアイランド５’の応力が緩和される。拡散障壁層４を設けることで、第１および第２のホウリンケイ酸塩ガラス層２および３の組成物は、熱処理プロセスのために発生させたアニール雰囲気中に拡散せず、したがって、引き続き成長する層の汚染は生じない。
【００３１】
本発明のパッシベーション方法のこの実施形態には、処理が高速かつ容易であるという利点がある一方で、柔軟性のある第２のホウリンケイ酸塩ガラス層３と、歪みＩｎＧａＮアイランド５’との間に設けられた拡散障壁層４は、応力緩和のプロセスに影響を与え得る。特に、拡散障壁層４は、歪みＩｎＧａＮアイランド５’の完全な応力緩和を妨げる。図２を参照しながら、別の方法について記載する。
【００３２】
図２に示すように、支持基板１０と、ホウリンケイ酸塩ガラス層１１と、歪みＩｎＧａＮ層１２とを備える多層スタックが準備される。また、このスタックも、何らかのシード基板から支持基板１０へ歪みＩｎＧａＮ層１２を転写することで得られる。歪みＩｎＧａＮ層１２は、トレンチ１３をエッチングして、歪みＩｎＧａＮアイランド１２’を形成することによってパターン化される。トレンチはまた、柔軟性層１１に形成されてもよい。引き続き、Ｓｉ３Ｎ４の拡散障壁層１４が、歪みＩｎＧａＮアイランド１２’、トレンチ１３、少なくとも柔軟性層１１のトレンチ壁、および多層スタックの側面に堆積される。
【００３３】
次に、図２に示すように、多層スタックの側面、柔軟性層１１のトレンチ壁、およびトレンチ１３の下側部分に、この拡散障壁層１４が維持されるように、拡散障壁層１４の材料を部分的に除去するために、フォトリソグラフィステップが実行される。この実施形態は、さらなるフォトリソグラフィステップを含むが、後続の熱処理による歪みＩｎＧａＮアイランド１２’の応力緩和が、拡散障壁層１４によって著しく妨げられることがないという利点があり、これは、特に、歪みＩｎＧａＮアイランド１２’が、熱処理中にリフローによる応力緩和を生じる柔軟性ホウリンケイ酸塩ガラス層１１と直接接触した状態にあるためである。さらに、歪みＩｎＧａＮアイランド１２’の応力緩和は、これらのアイランドの上面から拡散障壁層１４を除去することによって向上する。図１を参照しながら記載した実施形態と同様に、熱処理中、ホウリンケイ酸塩ガラス層１１の組成物、特に、ホウ素原子またはリン原子の拡散は、拡散障壁層１４によって防止される。
【００３４】
図３は、本明細書に開示するパッシベーション方法の別の実施形態を示す。支持基板２０と、ホウリンケイ酸塩ガラス層２１と、歪みＩｎＧａＮ層２２とを備える、図２に示すスタックに類似したスタックが準備され、トレンチ２３は、ホウリンケイ酸塩ガラス層２１および歪みＩｎＧａＮ層２２を通ってエッチングされる。図３に示すように、Ｓｉ３Ｎ４からなる拡散障壁層２４が、残留するホウリンケイ酸塩ガラス層２１および歪みＩｎＧａＮ層２２、トレンチ２３、多層スタックの側面に堆積される。引き続き、パターン化された歪みＩｎＧａＮ層２２の残留部分の上部およびトレンチ２３の底部２３から、拡散障壁層２４の材料を除去するために、異方性ドライエッチングが実行される。トレンチの内壁は、拡散障壁層２４によって被覆されたままである。トレンチのエッチングが、支持基板２０でのみ停止するため、歪みＩｎＧａＮ層２２を応力緩和するための後続のアニール中、ホウ素原子またはリン原子の拡散が生じない。
【００３５】
図１〜図３を参照しながら上述した実施形態において、ＩｎＧａＮ層へのホウリンケイ酸塩ガラス層の付着性を高めるために、例えば、ホウリンケイ酸塩ガラスを堆積する前に、ＩｎＧａＮ層上に、約５０ｎｍの厚さのＳｉＯ２層またはドープされていないシリコンガラスが堆積されてもよい。図１のホウリンケイ酸塩ガラス層または図２および図３のホウリンケイ酸塩ガラス層は、約５００ｎｍの厚さを有してもよく、４〜５重量％のホウ素および２重量％のリンを含んでもよい。ＩｎＧａＮ層は、約１００ｎｍの厚さを有してもよく、５〜７モル質量％のインジウムを含んでもよい。
【００３６】
当業者に既知の任意の堆積方法によって、例えば、低圧プラズマ強化化学気相堆積（ＬＰＣＶＤ）または有機金属化合物からのプラズマ強化化学気相堆積（ＰＥＣＶＤ）によって、例えば、１０〜２００ｎｍの厚さでの拡散障壁層（図１の参照符号４、図２の参照符号１４、および図３の参照符号２４）の堆積が実行され得る。
【００３７】
少なくとも部分的に応力緩和された歪み（ＩｎＧａＮ）アイランドは、半導体デバイスまたは太陽電池の形成に有用な層のエピタキシーに使用され得る。少なくとも部分的に応力緩和された歪みアイランドは、例えば、ＩｎＧａＮ層の（ホモ）エピタキシーを実行可能なＧａ自由面を示すように、別の基板に転写されてもよい。あるいは、ヘテロエピタキシャル成長された歪みＩｎＧａＮ層の窒素極性の面は、後続のエピタキシープロセスに対してガリウム極性の応力緩和された自由面を得るために、支持基板に直接転写されてもよい。また、望ましければ、ガリウム極性の自由面を有するＩｎＧａＮ構造が得られ得ることは明らかである。
【００３８】
外方拡散を低減するために、拡散障壁を形成することなく、歪み層および柔軟性層を通って、支持基板に向かって下方にトレンチが形成され得ることに留意されたい。この場合、外方拡散は、トレンチの底部に柔軟性層の材料がないため、トレンチ壁でしか起こりえない。しかしながら、拡散障壁層を設けることは、埋め込み層の材料部分の外方拡散を防止する最も効率的な方法である。
【００３９】
前述したすべての実施形態は、限定的なものとして意図されたものではなく、本発明の特徴および利点を示す実施形態としての役割を果たすものである。上述した特徴の一部またはすべては、さまざまな方法で組み合わせ得ることを理解されたい。
【図１】
2011530178.tif 000003
【図２】
2011530178.tif 000004
【図３】
2011530178.tif 000005
【国際調査報告】
2011530178.tif 000006
2011530178.tif 000007
2011530178.tif 000008