(57)【要約】  本発明は、特にエレクトロニクス、光学、またはオプトエレクトロニクスの分野における応用を目的とする、支持基板（３）上に半導体材料の薄層（１）を備える構造物を製造するための方法に関し、前記方法によって、ａ）前記薄層（１）は、分子付着で前記支持基板（３）上に接着接合され、ｂ）工程ａ）によって得られる前記構造物は、接着接合界面（２）を安定化するために熱処理され、前記方法は、工程ｂ）に先たって、前記界面（２）においてイオンを注入することにより、原子が前記薄層（１）から前記支持基板（３）に、および／または前記支持基板（３）から前記薄層（１）に転写されることを特徴とする。
2011530182.tif 000002
【特許請求の範囲】
【請求項１】
特にエレクトロニクス、光学、またはオプトエレクトロニクスの分野における応用を目的とする、支持基板（３）上に半導体材料の薄層（１）を備える構造物を製造するための方法であって、前記方法によって、
ａ）前記薄層（１）は、分子付着で前記支持基板（３）上に接着接合され、
ｂ）工程ａ）によって得られる前記構造物は、接着接合界面（２）を安定化するために熱処理され、
前記方法は、
工程ｂ）に先たって、前記界面（２）においてイオンを注入することにより、原子が前記薄層（１）から前記支持基板（３）に、および／または前記支持基板（３）から前記薄層（１）に転写されることを特徴とする方法。
【請求項２】
工程ａ）に先立って、半導体材料ドナー基板の厚さ方向で脆化区域を作製してドナー基板の表面において薄層（１）の範囲を画定し、この工程の直後に、前記ドナー基板を前記脆化線で分離して前記薄層を切り離すことを特徴とする請求項１に記載の方法。
【請求項３】
工程ａ）において、前記薄層（１）が内蔵されるドナー基板は、前記支持基板（３）上に接着接合され、前記薄層（１）が得られるまでこのドナー基板を特にエッチングおよび／または研削により膜厚減少することを特徴とする請求項１に記載の方法。
【請求項４】
前記薄層（１）および前記支持基板（３）は表面酸化物厚さを含み、それによって、前記接着接合界面（２）は酸化物オン酸化物（ｏｘｉｄｅ−ｏｎ−ｏｘｉｄｅ）タイプとすることを特徴とする請求項１乃至３のいずれかに記載の方法。
【請求項５】
少なくとも前記薄層（１）を膜厚減少するための１つの工程をさらに備え、この膜厚減少後にイオン注入が行われることを特徴とする請求項１乃至４のいずれかに記載の方法、
【請求項６】
前記薄層（１）の開放表面（ｆｒｅｅ  ｓｕｒｆａｃｅ）の酸化および前記酸化によって形成される酸化物の除去により、前記膜厚減少が行われることを特徴とする請求項１乃至５のいずれかに記載の方法。
【請求項７】
エネルギーを利用することによりイオン注入が行われ、前記エネルギーの値が前記薄層の厚さによって決まり、それによって注入されるイオンの大部分が前記界面（２）の領域において注入されることを特徴とする請求項１乃至６のいずれかに記載の方法。
【請求項８】
前記界面（２）において存在する少なくとも１つの原子種のイオンが注入されることを特徴とする請求項１乃至７のいずれかに記載の方法。
【請求項９】
少なくとも２つの原子種のイオンが注入され、注入される各種のイオンの投与は、前記界面（２）において存在する原子化学量論を実質的に守ることを特徴とする請求項１乃至８のいずれかに記載の方法。
【請求項１０】
少なくとも２つの原子種のイオンが注入され、前記注入は共注入で行われることを特徴とする請求項８または９に記載の方法。
【請求項１１】
少なくとも２つの原子種のイオンが注入され、前記注入は連続注入で行われることを特徴とする請求項８または９に記載の方法。
【請求項１２】
前記注入は室温で行われることを特徴とする請求項１乃至１１のいずれかに記載の方法。
【請求項１３】
注入はほぼ３００℃程度の温度において行われることを特徴とする請求項１乃至１２のいずれかに記載の方法。
【請求項１４】
前記工程ｂ）は１２００℃以下の温度において実施されることを特徴とする請求項１乃至１３のいずれかに記載の方法。
【請求項１５】
前記薄層（１）および支持基板（３）は、シリコン、サファイア（ｓａｐｐｈｉｒｅ）、窒化ガリウム（ｇａｌｌｉｕｍ  ｎｉｔｒｉｄｅ）、またはゲルマニウム（ｇｅｒｍａｎｉｕｍ）に基づくことを特徴とする請求項１乃至１４のいずれかに記載の方法。
【請求項１６】
前記薄層（１）および支持基板（３）はシリコンに基づき、１０１５ａｔ／ｃｍ２から１０１６ａｔ／ｃｍ２範囲内の注入投与量で、シリコンおよび酸素イオンの共注入が行われることを特徴とする請求項１乃至１５のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロニクス、光学、またはオプトエレクトロニクスの分野における応用を目的とする、基板上に半導体材料の薄層を備える構造物を製造するための方法に関する。
【背景技術】
【０００２】
選択的には、この方法は、
ａ）ドナー基板の厚さ方向で脆化区域を作製する工程と、
ｂ）ドナー基板を支持基板と接着接合する工程と、
ｃ）ドナー基板を、例えば脆化区域における分離により、あるいは、さらにエッチングおよび／または研削により分離して、ドナー基板の一部を支持基板上に転写し、薄層を支持基板上に形成する工程と、
ｄ）支持基板上に薄層を備える構造物を熱処理して、薄層と支持基板の間の接着接合界面を安定化する工程と
を備えるタイプとしている。
【０００３】
しかし、この方法は、
工程ａ）の応用を省略し、
工程ｃ）のかわりに、ドナー基板をエッチングおよび／または研削により膜厚減少し、ドナー基板の一部を支持基板上に転写し、薄層を支持基板上に形成する種類としてもよい。
【０００４】
前述のタイプの方法は既に知られており、これらは、例えばＳｍａｒｔ  Ｃｕｔ（登録商標）タイプの方法である。Ｓｍａｒｔ  Ｃｕｔプロセスに関して、もっと幅広い詳細は非特許文献１に記載されている。
【０００５】
こられの方法によって、支持基板上に半導体材料の薄層を備える構造物、特に絶縁層が薄層と支持基板の間に挿入されているＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）タイプの構造物を有利に製造することが可能となる。
【０００６】
こられの方法によって得られる構造物は、マイクロエレクトロニクス、光学、またはオプトエレクトロニクスの分野における応用に使用される。薄層は典型的に部品を形成するための活性層として使用される。
【０００７】
薄層と支持基板の間の接着接合界面の安定化は、分離後に得られる構造物に、本発明の応用分野の要求および仕様に従う機械的特性および電気的特性を与えるために必要であることが証明されている。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Jean-Pierre Colinge、「Silicon-On-Insulator Technology: Materials to VLSI, 2nd Edition」（Kluwer Academic Publishers）、５０および５１頁
【発明の概要】
【発明が解決しようとする課題】
【０００９】
課題は、特に、薄層および支持基板の強力接着を保証することである。このような接着がない場合は、電子部品を形成するための引き続く工程が、接着接合界面における薄層の剥離を引き起こすおそれがある。
【００１０】
この主題については、少なくとも接着接合界面の強化を目指す処理がない場合に、Ｓｍａｒｔ  Ｃｕｔタイプの方法によって形成される構造物の分離直後の例えばＨＦ浴など浴への浸漬は、構造物の周縁部の数ミクロンの径方向の区域における薄層の分離、または薄層の全体的な分離さえ引き起こす。
【００１１】
加えて、接着接合界面における接着接合の品質は、薄層中のキャリアの挙動を変化させることができる。満足できかつ再現性がある電気的性能を保証するためには、接着接合界面を安定化する必要がある。
【００１２】
接着接合界面の安定化の問題に対する不完全な解決法が提案されている。近来は典型的に接着接合工程と分離工程との間に熱エネルギーを与えることにより、あるいは、さらに接着接合工程の前に接着接合されるべき表面の一方および／または他方の調整処理を実施することにより、ドナー基板と支持基板との間の強力接着接合を生じさせることを推奨する。しかし、こられの「前安定化」処理によって、一般的に、機械的強さおよび／または電気的性能に関して十分な品質を有する界面を得ることができない。
【００１３】
薄層と支持基板との間に接着接合界面の真の安定化を実現するために、今日では、典型的には、薄層の分離およびドナー基板から支持基板への転写の後に得られる構造物に対して、熱処理が実施される。
【００１４】
より具体的には、この処理は、分離後に得られる構造物に対して、構造物の材料の特性（支持基板および絶縁体の上位層の特性）によって１〜２時間にわたってほぼ１０００℃から１２００℃程度の温度おいて炉中アニーリングすることである。これは、安定化アニーリングと称される。
【００１５】
接着接合界面において存在し得る欠陥は、電子透過顕微鏡を用いて撮られる、場合によりこられの欠陥をよく見えるようにするための処理後に得られる、構造物の断面図のサンプル写真で見ることができる。この処理はＦＲ２９０３８０９において詳しく記載されている。
【００１６】
実際に、その中に、「オープン」スペース、すなわち原子間の標準の距離により大きい距離に対応する明るい区域が識別される。
【００１７】
いずれの場合でも、ほぼ１０００℃から１２００℃程度の温度を応用して接着接合界面を完全化することには、一定の制約がある。
【００１８】
従って、特に産業上、その応用は非従来型炉を用いることを必要とする。
【００１９】
さらに、接着接合が実施される構造物によって、そのような高温の応用は構造物に損害を与える可能性がある。上位層および支持基板の材料が異なる熱膨張係数を有する場合に、損害が発生する。材料の1つは、例えば、溶融温度がほぼ９００℃程度であるゲルマニウム（Ｇｅ）のようなもので、高すぎる温度に当てることができない場合にも、損害が発生する。
【００２０】
よって、本発明目的は、安定化アニーリングのそのような高温を用いることを必要とせずに完全な接着接合界面を得ることができる上記の種の方法を提案することにより、上記の問題を解決することにある。
【課題を解決するための手段】
【００２１】
従って、本発明は、特にエレクトロニクス、光学、またはオプトエレクトロニクスの分野における応用を目的とする、支持基板上に半導体材料の薄層を備える構造物を製造するための方法に関し、この方法によって、
ａ）前記薄層は、分子付着で前記支持基板上に接着接合され、
ｂ）このように得られる前記構造物は、接着接合界面を安定化するために熱処理される。
【００２２】
工程ｂ）に先たって、前記界面においてイオンを注入することにより、薄層からの原子が支持基板に転写され、および／または原子が支持基板から薄層に転写されることを特徴とする。
【００２３】
イオンを注入することによるこの処理で、界面の領域の「損害」および原子の再配列が多少起こる。
【００２４】
これは、より低い安定化アニーリング温度を必要とするよりよい界面の接着接合で表現される。
【００２５】
この方法の他の有利で非限定的な特徴によると、以下となる：
工程ａ）に先立って、半導体材料ドナー基板の厚さ方向で脆化区域を作製してドナー基板の表面において薄層の範囲を画定し、この工程の直後に、ドナー基板を前記脆化線で分離して前記薄層を切り離すことと、
工程ａ）において、前記薄層が内蔵されるドナー基板は、前記支持基板上に接着接合され、前記薄層が得られるまでこのドナー基板を特にエッチングおよび／または研削により膜厚減少することと、
前記薄層および前記支持基板は表面酸化物厚さを含み、それによって、前記接着接合界面は酸化物オン酸化物（ｏｘｉｄｅ−ｏｎ−ｏｘｉｄｅ）タイプとすることと、
前記方法は、少なくとも前記薄層を膜厚減少するための１つの工程をさらに備え、この膜厚減少後にイオン注入が行われることと、
前記薄層の開放表面（ｆｒｅｅ  ｓｕｒｆａｃｅ）の酸化およびそれによって形成される酸化物の除去により、前記膜厚減少が行われることと、
エネルギーを利用することにより、イオン注入が行われ、前記エネルギーの値が前記薄層の厚さによって決まり、それによって注入されるイオンの大部分が界面の領域において注入されることと、
界面において存在する少なくとも１つの原子種のイオンが注入されることと、
少なくとも２つの原子種のイオンが注入され、注入される各種のイオンの投与量は、前記界面において存在する原子化学量論を実質的に守ることと、
少なくとも２つの原子種のイオンの共注入が行われることと、
少なくとも２つの原子種のイオンの連続注入が行われることと、
室温で前記注入が行われることと、
ほぼ３００℃程度の温度において前記注入が行われることと、
前記工程ｂ）は１２００℃以下の温度において実施されることと、
前記薄層および支持基板は、シリコン、サファイア（ｓａｐｐｈｉｒｅ）、窒化ガリウム（ｇａｌｌｉｕｍ  ｎｉｔｒｉｄｅ）、またはゲルマニウム（ｇｅｒｍａｎｉｕｍ）に基づくことと、
前記薄層および支持基板はシリコンに基づき、１０１５ａｔ／ｃｍ２から１０１６ａｔ／ｃｍ２範囲内の注入投与量で、シリコンおよび酸素イオンの共注入が行われること。
【００２６】
本発明の他の特徴および利点は、以下の本発明の好ましい実施形態の詳細な説明を読んだときに明確になるであろう。添付の図面を参照するとともに、詳細な説明を提供する。
【図面の簡単な説明】
【００２７】
【図１】本発明による構造物の部分断面図である。
【発明を実施するための形態】
【００２８】
例えばシリコンでできて酸化物厚さを備える薄層は、図１において符号１として参照され、例えば同じようにシリコンでできて酸化物厚さを備える支持基板は、符号３として参照される。層１の酸化表面および支持基板３の酸化表面は接触するように置かれ、特定される界面２において分子付着でお互いに接着接合される。
【００２９】
前述のように、本発明は、イオン注入を用いて、この実施形態の場合に酸化物／酸化物界面に損害を与え、およびこの領域において原子を再配列し、それによりこの構成物の層１と層３との間に完全な接合を保証する、界面２のミキシングと考えられてもよい。
【００３０】
この注入のパラメータは、特に以下となる：
イオン質量と、
イオン投与量と、
注入温度（温度が上昇するほど、通した材料に損害を与えずにより多量の投与を注入することができる）と、
注入エネルギー（主に注入の深さに影響を与える）。
【００３１】
注入されるイオンが界面において存在するイオンと同じ特性を有することは好ましい。
【００３２】
注入後に、酸素を拡散させることおよび結晶欠陥を取り除くことを可能にする安定化アニーリングが実行される。８００または９００℃の温度はこの目的に十分であり得る。
【００３３】
室温ではなくおよそ３００℃の温度において注入を実施しようと考えることもでき、それによって、損害を制限し、安定化アニーリングの持続期間を削減することができる。
【００３４】
高すぎる温度にさらされる場合に材料の１つが損害を受け得る構造物には、これは特に有利である。
【００３５】
最後に、構造物が完全に改良されたので、界面が不均一ではなくなる比較的均一な酸化層が得られる。
【００３６】
注入の期間中に、酸化物の両側の材料（シリコン）に過度の損害を与えらないことが求められる。実際に、注入はシリコンをアモルファス化する効果があり、そのシリコンは安定化アニーリングのとき再結晶化するが、いわゆる「範囲の境界」すなわち進行境界の欠陥は残る。
【００３７】
注入の目的で、「トップ」薄層の厚さはイオンが通すことができるように十分に薄い必要があることが規定される。厚い「トップ」層が望ましい場合に、解決法は注入後にエピタキシーを実施することである。
【００３８】
中間ＳｉＯ２層の場合およびＳｉイオンと酸素イオンとの共注入の場合に、好ましくは、界面において存在するＳｉＯ２と同じ理論混合比でイオンを注入する。注入エネルギーは、イオンが主にイオン界面の領域において分布するように決められる。
【００３９】
薄層を形成した直後に注入を応用することもできる。しかしながら、その開放表面の逐次酸化およびそれによって形成された酸化物の除去により薄層を膜厚減少して極薄層を形成する場合に、注入は最終の酸化サイクル／酸化物の除去の後に実施することができる。
【実施例１】
【００４０】
Ｓｉイオンの注入
Ｓｍａｒｔ  Ｃｕｔ（登録商標）法によって得られる（Ｓｉ／ＳｉＯ２／Ｓｉタイプの）ＳＯＩ構造物は使用され、ＳＯＩ構造物を得るには、接着接合界面が、トップ薄層側に存在するシリコン酸化物と支持側に存在するシリコン酸化物とを接触するように置くことにより形成される。
【００４１】
酸化層の全厚さは１０ｎｍであるが、トップ薄層の全厚さは３００から４００ｎｍである。
【００４２】
Ｓｉイオンの注入は、薄層のＳｍａｒｔ  Ｃｕｔ（登録商標）法の期間中に起こる分離の直後に発生する。
【００４３】
３００ｋｅＶのエネルギー、室温、および１０１５ａｔ／ｃｍ２の投与で、Ｓｉの注入を行い、それによって、ほぼ３４０ｍｍ程度の深さの近くにアモルファス化が始まる。文献によると、これは有効な「ミキシング」を生じさせるために十分であろう。
【００４４】
この非アモルファス化注入の後には、特に１２００℃以下、例えば８００℃から９００℃範囲内の温度におけるアニーリングによる標準な仕上げ工程となる。
【００４５】
３ｘ１０１５ａｔ／ｃｍ２を得るためのイオンの投与量の増加は、微細埋め込み酸化層（ｆｉｎｅ  ｂｕｒｉｅｄ  ｏｘｉｄｅ  ｌａｙｅｒ）を中心としたアモルファス埋め込みシリコン層（ａｍｏｒｐｈｏｕｓ  ｂｕｒｉｅｄ  ｓｉｌｉｃｏｎ  ｌａｙｅｒ）の作製を引き起こす。その後の熱処理および上位層を膜厚減少するための工程の期間中に、このアモルファス層は固相におけるエピタキシー（つまり、ＳＰＥ：「固相エピタキシー」）によって再結晶化することができる。上位層における「範囲の境界」欠陥は薄層の膜厚減少の期間中に除去することができる。下位に（すなわち、支持基板において）位置する欠陥は残り、それら自身が欠陥を閉じ込めるための層を形成する。
【実施例２】
【００４６】
室温および減少した投与量でのＳｉおよびＯイオンの共注入
Ｓｉ／ＳｉＯ２／サファイアタイプの構成物
この構成物は下記のように製造される。３００から４００ｎｍの上位層を有するＳＯＩ基板、１００ｎｍ埋め込み酸素物、およびほぼ７００ミクロン程度のＳｉ支持基板を酸化して１００ｎｍ表面酸化物を形成する。
【００４７】
この基板の酸化された上位層をサファイア基板と接触するように置き、組み立てを（この組み立てを高すぎる温度に当てることができないようにする熱膨張係数差のため）ほぼ３００℃から６００℃程度の低温においてアニーリングする。
【００４８】
シリコン支持ならびに最初のＳＯＩ基板の埋め込み酸化物を逐次研削およびエッチング工程により除去する。
【００４９】
最後に、前述のＳｉ／ＳｉＯ２／サファイアタイプの構成物が得られる。この場合の接着接合界面は、酸化層とサファイア支持との間にある。
【００５０】
酸化層の厚さは１０ｎｍであり、トップ薄層の厚さは３００から４００ｎｍである。サファイア支持は数百ミクロンの厚さを有する。
【００５１】
シリコンおよび酸素イオンを連続して注入する。
【００５２】
Ｓｉイオンをおよそ３００ｋｅＶのエネルギーで注入する。
【００５３】
Ｏイオンをおよそ１８０ｋｅＶのエネルギーで注入する。
【００５４】
全注入投与は、２．１０１５ａｔ／ｃｍ２と推定されるアモルファス化閾値以下に保つべきである。
【００５５】
ほぼ１／２程度のＳｉ／Ｏの各投与を使用して酸化層の化学量論の歪みを避ける。
【００５６】
「標準な」仕上げ工程は、方法を完成させるために、例えばトップ薄層をその所望の最終厚さに膜厚減少するために用いられる。
【実施例３】
【００５７】
後にイオンビーム誘起エピタキシャル結晶化（ＩＢＩＥＣ：Ｉｏｎ−Ｂｅａｍ−Ｉｎｄｕｃｅｄ  Ｅｐｉｔａｘｉａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）が続く、高温でのＳｉイオンの注入
実施例１と同じのＳｉ／ＳｉＯ２／Ｓｉタイプの構造物
酸化層の厚さは１０ｎｍであり、薄層の厚さは３００から４００ｎｍである。
【００５８】
注入は薄層の分離後に発生する。
【００５９】
まずは、３００ｋｅＶのエネルギーおよび２×１０１６ａｔ／ｃｍ２の投与で、Ｓｉイオンを注入する。注入温度は２００℃をわずかに下回る。この注入はおよそ１００−１５０ｎｍの深さの薄層においてＳｉのアモルファス化を作製することが推定される。
【００６０】
次に、満足できる結晶品質を有するように層を改良するために、１８０ｋｅＶのエネルギー、４００℃、および４×１０１６ａｔ／ｃｍ２の投与で、酸素注入を実施し、これは、アモルファス化したＳｉの層の完全なＩＢＩＥＣを引き起こす。
【００６１】
標準な仕上げ工程は、方法を完成させるために応用することができる。
【００６２】
本発明は、接着接合がシリコン酸化物の１つまたは２つの接着接合層を応用する方法に限らないことを留意されたい。特に、接着接合界面において存在する材料の特性に拘わらず、応用することができる。
【００６３】
例えば、それらはＳｉ３Ｎ４などのアモルファス材料または結晶性材料でもよい。
【００６４】
特に、結晶性材料だけからなる薄層が、自身が結晶または多結晶である支持と直接に接触するように置かれる場合に、応用することができる。
【図１】
2011530182.tif 000003
【国際調査報告】
2011530182.tif 000004
2011530182.tif 000005
2011530182.tif 000006