(57)【要約】  本発明は、回路装置（Ｓ，Ｅ）、およびシングルエンド論理レベルベースの信号と、特にコモンモードベースの差動信号の両方を用いる対応する方法であって、前記タイプの回路（Ｓ，Ｅ）および前記タイプの方法に関連するツールのサイズをさらに低減することが可能である方法に関する。
2014529932.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）で輸送可能なデータ信号であって、前記データライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）の各々に、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と、特に、コモンモードベースの、差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方が存在するデータ信号と、
少なくとも１つのクロックライン（ＣＬＫ＋，ＣＬＫ−）で輸送可能なクロック信号であって、前記クロックライン（ＣＬＫ＋，ＣＬＫ−）の各々に、シングルエンド論理レベルベースのクロック信号と、特に、コモンモードベースの、差動クロック信号との両方が存在するクロック信号と、
をそれに印加することができる少なくとも１つの送信装置（Ｓ）を備え、および
少なくとも１つのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）で輸送可能なデータ信号であって、データライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）の各々に、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と、特に、コモンモードベースの、差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方が存在するデータ信号と、
少なくとも１つのクロックライン（ＣＬＫ＋，ＣＬＫ−）で輸送可能なクロック信号であって、クロックライン（ＣＬＫ＋，ＣＬＫ−）の各々に、シングルエンド論理レベルベースのクロック信号と、特に、コモンモードベースの、差動クロック信号との両方が存在するクロック信号と、
を出力する少なくとも１つの受信装置（Ｅ）を備える回路装置（Ｓ，Ｅ）であって、
前記送信装置（Ｓ）は、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号およびクロック信号をシリアル化して共通信号ストリーム（ＳＩ）を形成すること、および
前記受信装置（Ｅ）は、この共通信号ストリーム（ＳＩ）を、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号およびクロック信号とに非直列化することを特徴とする回路装置。
【請求項２】
前記送信装置（Ｓ）は、データソース、具体的には、少なくとも１つのカメラ（ＫＡ）および／または少なくとも１つのアプリケーションプロセッサ（ＡＰ）の下流に配置され、
前記受信装置（Ｅ）は、少なくとも１つのデータシンク、具体的には、少なくとも１つのアプリケーションプロセッサ（ＡＰ）および／または少なくとも１つのディスプレイユニット（ＤＵ）の下流に配置され、および
特に、Ｄ−ＰＨＹデータ信号の形態の前記データ信号と、特に、Ｄ−ＰＨＹクロック信号の形態の前記クロック信号を、プロトコルに基づいて、具体的には、ＣＳＩプロトコルに基づいて、および／またはＣＳＩ−２プロトコルに基づいて、および／またはＣＳＩ−３プロトコルに基づいて、および／またはＤＳＩプロトコルに基づいて、および／またはＤＳＩ−２プロトコルに基づいて、前記データソースと前記データシンクとの間で伝送することができることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記送信装置（Ｓ）は、
前記データ信号およびクロック信号のための少なくとも１つの入力部（ＥＳ）と、
前記入力部（ＥＳ）の下流の、前記データ信号およびクロック信号を受け取るための少なくとも１つの送信インタフェースロジック（ＬＳ）と、
前記送信インタフェースロジック（ＬＳ）の下流の、共通信号ストリーム（ＳＩ）を生成するための少なくとも１つのシリアライザ（ＳＥ）と、
前記シリアライザ（ＳＥ）の上流で、前記送信インタフェースロジック（ＬＳ）の少なくとも１つのクロックモジュール（ＣＳ）の下流に設けられた、少なくとも１つの基準クロックを生成するために設けられた少なくとも１つのクロック発振器（ＰＳ）、特に、位相ロックループ、例えば、クロックマルチプライヤユニットと、
前記シリアライザ（ＳＥ）の下流の少なくとも１つの出力ドライバ（ＡＴ）と、
前記出力ドライバ（ＡＴ）の下流の、前記共通信号ストリーム（ＳＩ）を受信装置（Ｅ）へ送信するための少なくとも１つの出力部（ＡＳ）と、
を備えることを特徴とする請求項１または２に記載の回路装置。
【請求項４】
前記シリアライザ（ＳＥ）は、
前記送信インタフェースロジック（ＬＳ）の下流の、前記共通信号ストリーム（ＳＩ）のための、前記受信装置（Ｅ）で認識可能な少なくとも１つのフレームを生成するための少なくとも１つのフレーマ（ＦＲ）と、
前記フレーマ（ＦＲ）の下流の、前記共通信号ストリーム（ＳＩ）を生成するための少なくとも１つのマルチプレクサ（ＭＵ）と、
を備えることを特徴とする請求項３に記載の回路装置。
【請求項５】
前記シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方を、前記フレーマ（ＦＲ）に印加することができること、および、前記フレーマは、少なくとも１つの符号器（ＫＯ）を用いて、具体的には、少なくとも１つの５ｂ／６ｂ符号器ブロックを用いて、前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）を、前記シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）のストリームに埋め込むことを特徴とする請求項４に記載の回路装置。
【請求項６】
前記出力ドライバ（ＡＴ）は、前記出力部（ＡＳ）の下流の少なくとも１つのレーザ（ＬＡ）、具体的には、少なくとも１つの面発光レーザ（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒｄｉｏｄｅ：ＶＣＳＥＬ）を、それを用いて駆動することができる少なくとも１つのレーザドライバとして構成されることを特徴とする請求項３〜５の少なくとも一項に記載の回路装置。
【請求項７】
前記受信装置（Ｅ）は、
前記送信装置（Ｓ）によって送信された前記共通信号ストリーム（ＳＩ）のための少なくとも１つの入力部（ＥＥ）と、
前記共通信号ストリーム（ＳＩ）を受け取るための少なくとも１つの入力増幅器（ＥＶ）と、
前記データ信号およびクロック信号を前記共通信号ストリーム（ＳＩ）から復元するための少なくとも１つのクロックおよびデータリカバリユニット（ＣＤ）と、
前記クロックおよびデータリカバリユニット（ＣＤ）の下流の、少なくとも１つの受信インタフェースロジック（ＬＥ）の少なくとも１つのクロックモジュール（ＣＥ）と、
前記クロックおよびデータリカバリユニット（ＣＤ）の下流の、前記データ信号を再並列化するための、および前記再並列化されたデータ信号を前記受信インタフェースロジック（ＬＥ）に割り当てるための少なくとも１つのデシリアライザ（ＤＳ）と、
前記受信インタフェースロジック（ＬＥ）の下流の、前記データ信号およびクロック信号のための少なくとも１つの出力部（ＡＥ）と、
を備えることを特徴とする請求項１〜６の少なくとも一項に記載の回路装置。
【請求項８】
前記デシリアライザ（ＤＳ）は、
前記クロックおよびデータリカバリユニット（ＣＤ）の下流の、前記データ信号を再並列化するための少なくとも１つのデマルチプレクサ（ＤＭ）と、
前記デマルチプレクサ（ＤＭ）の下流の、前記再並列化されたデータ信号を、前記受信インタフェースロジック（ＬＥ）に割り当てるための少なくとも１つのデフレーマ（ＤＦ）と、
を備えることを特徴とする請求項７に記載の回路装置。
【請求項９】
前記デフレーマ（ＤＦ）は、前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）を、少なくとも１つの復号器（ＤＫ）を用いて、具体的には、少なくとも１つの６ｂ／５ｂ復号器ブロックを用いて、前記シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と分けて、前記再並列化されたデータ信号を、それぞれのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）に割り当てることを特徴とする請求項８に記載の回路装置。
【請求項１０】
前記入力増幅器（ＥＶ）は、それに割り当てられた前記入力部（ＥＥ）の上流に、少なくとも１つのフォトダイオード（ＦＤ）を有する少なくとも１つのトランスインピーダンス増幅器として構成されることを特徴とする請求項７〜９の少なくとも一項に記載の回路装置。
【請求項１１】
前記共通信号ストリーム（ＳＩ）は、前記送信装置（Ｓ）と前記受信装置（Ｅ）との間で、光学的に、具体的には、少なくとも１つの光学媒体（ＯＭ）を介して、例えば、少なくとも１つの光導波路を介して、例えば、少なくとも１つのガラス繊維を介して、および／または少なくとも１つのプラスチック繊維を介して伝送することができることを特徴とする請求項６および／または請求項１０に記載の回路装置。
【請求項１２】
前記データソースは、出ていくデータ信号のための、少なくとも１つの、具体的には、４ビット幅以下のＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース（ＩＳ）を備えること、および／または
前記データシンクは、入ってくるデータ信号のための、少なくとも１つの、具体的には、４ビット幅以下のＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース（ＩＥ）を備えること、
を特徴とする請求項１〜１１の少なくとも一項に記載の回路装置。
【請求項１３】
少なくとも１つの送信装置（Ｓ）は、それに、すなわち、
少なくとも１つのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）で輸送可能なデータ信号であって、前記データライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）の各々に、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と、特に、コモンモードベースの、差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方が存在するデータ信号と、
少なくとも１つのクロックライン（ＣＬＫ＋，ＣＬＫ−）で輸送可能なクロック信号であって、クロックライン（ＣＬＫ＋，ＣＬＫ−）の各々に、シングルエンド論理レベルベースのクロック信号と、特に、コモンモードベースの、差動クロック信号との両方が存在するクロック信号と、
を適用し、および
少なくとも１つの受信装置（Ｅ）は、
少なくとも１つのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）で輸送可能なデータ信号であって、前記データライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）の各々に、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と、特に、コモンモードベースの、差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方が存在するデータ信号と、
少なくとも１つのクロックライン（ＣＬＫ＋，ＣＬＫ−）で輸送可能なクロック信号であって、前記クロックライン（ＣＬＫ＋，ＣＬＫ−）の各々に、シングルエンド論理レベルベースのクロック信号と、特に、コモンモードベースの、差動クロック信号との両方が存在するクロック信号と、
を出力する方法であって、
前記送信装置（Ｓ）は、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号およびクロック信号をシリアル化して共通信号ストリーム（ＳＩ）を形成すること、および
前記受信装置（Ｅ）は、この共通信号ストリーム（ＳＩ）を、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号およびクロック信号とに再び非直列化することを特徴とする方法。
【請求項１４】
前記送信装置（Ｓ）と前記受信装置（Ｅ）との間の前記共通信号ストリーム（ＳＩ）は、光学的に、具体的には、少なくとも１つの光媒体（ＯＭ）を介して、例えば、少なくとも１つの光導波路を介して、例えば、少なくとも１つのガラス繊維および／または少なくとも１つのプラスチック繊維を介して伝送されることを特徴とする請求項１３に記載の方法。
【請求項１５】
シングルエンド論理レベルベースのデータ信号およびクロック信号と、特に、コモンモードベースの差動データ信号およびクロック信号との両方の、具体的には、Ｄ−ＰＨＹデータ信号およびＤ−ＰＨＹクロック信号、例えば、１〜４ビット幅のＭＩＰＩ−Ｄ−ＰＨＹデータ信号およびＭＩＰＩ−Ｄ−ＰＨＹクロック信号の、少なくとも１つのデータソース、具体的には、例えば、画像ソースとして機能する、例えば、少なくとも１つの高解像度カメラ（ＫＡ）および／または少なくとも１つのアプリケーションプロセッサ（ＡＰ）と、少なくとも１つのデータシンク、具体的には、少なくとも１つのアプリケーションプロセッサ（ＡＰ）および／または少なくとも１つの例えば、高解像度ディスプレイユニット（ＤＵ）および／または例えば、画像シンクとして機能するディスプレイユニット、例えば、少なくとも１つのディスプレイまたは少なくとも１つのモニタとの間での同時の、シリアルおよび／または一括の、具体的には、ＣＳＩプロトコルベースのおよび／またはＣＳＩ−２プロトコルベースのおよび／またはＣＳＩ−３プロトコルベースのおよび／またはＤＳＩプロトコルベースのおよび／またはＤＳＩ−２プロトコルベースの伝送のための、請求項１〜１２の少なくとも一項に記載の少なくとも１つの回路装置（Ｓ，Ｅ）の、および／または請求項１３または１４の少なくとも一項に記載の方法の用途。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１のプリアンブルに記載の回路装置、ならびに請求項１３のプリアンブルに記載の対応する方法に関する。
【背景技術】
【０００２】
ビット伝送層または物理層（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ：ＰＨＹ）は、ＯＳＩ（Ｏｐｅｎ  Ｓｙｓｔｅｍｓ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルとも呼ばれるＯＳＩ階層モデルの最下位層であり、コンピュータネットワークにおける通信プロトコルの設計基準としても役に立つ、国際標準化機構（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｔａｎｄａｒｄｓ  Ｏｒｇａｎｉｓａｔｉｏｎ：ＩＳＯ）の階層モデルを示す。
【０００３】
物理層（ＰＨＹ）は、結合、順方向誤り訂正（Ｆｏｒｗａｒｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ：ＦＥＣ）、電力制御、拡散（符号分割多元接続）（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：ＣＤＭＡ）等に関与し、およびデータもアプリケーションも識別せず、０と１のみを識別する。ＰＨＹは、その上のセキュリティ層（データリンク層）（Ｄａｔａ  Ｌｉｎｋ  Ｌａｙｅｒ：ＤＬＬ）が、特に、媒体アクセス制御（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ：ＭＡＣ）層と呼ばれる部分層を利用可能な論理チャネル（ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ  Ｍｏｂｉｌｅ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｓｙｓｔｅｍ）用のトランスポートチャネル）を形成する。
【０００４】
原理的に、Ｄ−ＰＨＹは、モバイル装置内のコンポーネント間の通信リンクのためのフレキシブルで、低コストで、高速のシリアルインタフェースを実現できる。
【０００５】
図３Ａに示すように、最新の携帯電話において、データソース、例えば、アプリケーションプロセッサは、関連するデータシンク上、例えば、関連するディスプレイ上での表示のために、イメージデータをＤ−ＰＨＹ信号として、ＭＩＰＩ−ＤＳＩ（Ｍｏｂｉｌｅ  Ｉｎｄｕｓｔｒｙ  Ｐｒｏｃｅｓｓｏｒ  Ｉｎｔｅｒｆａｃｅ−Ｄｉｓｐｌａｙ  Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ）に供給する。また、アプリケーションプロセッサ等のデータシンクは、関連するデータソースから、例えば、関連するカメラから、ＭＩＰＩ−ＣＳＩ（Ｃａｍｅｒａ  Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ）を介して、Ｄ−ＰＨＹフォーマットでイメージデータを受信することができる。
【０００６】
Ｄ−ＰＨＹプロトコルに基づくＤＳＩまたはＤＳＩ−２またはＣＳＩまたはＣＳＩ−２またはＣＳＩ−３は、４つ以下の差動データラインと、差動クロックラインとを備え、これらは、銅ケーブルを用いて、該アプリケーションプロセッサを該ディスプレイおよび／または該カメラに接続する。差動データライン当たりのデータ転送速度は、最高で１．５Ｇｂｐｓ（ギガビット／秒）である。
【０００７】
１〜４つの差動データ信号および差動クロックラインを介した、この従来のＤ−ＰＨＹ−ＤＳＩ信号またはＤ−ＰＨＹ−ＣＳＩ信号の送信および受信は、マスター側のモジュール（データソース、例えば、カメラおよび／またはアプリケーションプロセッサ）と、スレーブ側のモジュール（データシンク、例えば、アプリケーションプロセッサおよび／またはディスプレイユニット）との間の（データレーンＣＨ０＋，ＣＨ０−およびＣＨ１＋，ＣＨ１−と呼ばれる）２つのデータチャネルおよび（クロックレーンＣＬＫ＋，ＣＬＫ−と呼ばれる）クロックラインを手段として、図３ＢのＤ−ＰＨＹインタフェース構造に例として図示されている。
【０００８】
この状況において、図３Ａを見て分かるように、各関連するディプレイのための、または、各関連するカメラのためのデータ伝送には、最高１０の銅線（例えば、２つのデータラインの４倍と、２つのクロックラインの１倍）を要する。
【０００９】
ディスプレイやカメラの解像度が増すにつれて、該アプリケーションプロセッサから該ディスプレイ／カメラへのデータ転送速度も上がる。データ伝送中に生じる高周波電界は、隣接する高周波有用信号の敏感な受け手に、例えば、ブルートゥース（Ｂｌｕｅｔｏｏｔｈ）、ＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎ  Ｓｙｓｔｅｍ）、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ  Ｍｏｂｉｌｅ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ）またはＷｉ−Ｆｉレシーバ等に干渉し、そのため、それらの機能を大幅に損なう。
【００１０】
上述したレシーバの干渉のない動作を確実にするには、総合的で、そのためコストのかかるスクリーニング手段が必要である。
【００１１】
最新の携帯電話または類似の装置におけるディスプレイやカメラの数が増すにつれて、そのような装置におけるケーブルハーネスのサイズは、画像データの伝送用ラインだけでも最大６０まで容易に増加する可能性がある。不都合なことに、ケーブルハーネスのサイズは、そのような装置のさらなる小型化を妨げている。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述した欠点および不十分な点を発端として、ならびに概略が説明された従来技術を考慮して、本発明の目的は、そのような回路装置およびそのような方法がそれにあてがわれる装置のさらなる小型化を可能にするような方法で、上述したタイプの回路装置および上述したタイプの方法をさらに発展させることである。
【課題を解決するための手段】
【００１３】
この目的は、請求項１の特徴を有する回路装置と、請求項１３の特徴を有する方法によって達成される。本発明の有利な実施形態および適切なさらなる発展は、それぞれの従属項において特徴付けられている。
【００１４】
したがって、本発明によれば、一方で、それを用いて、
論理レベルに基づく信号に対応するシングルエンド高速（Ｈｉｇｈ  Ｓｐｅｅｄ：ＨＳ）データと、
特に、コモンモードベースの信号に対応する差動低電力（Ｌｏｗ  Ｐｏｗｅｒ：ＬＰ）データと、
が、共通信号ストリームを形成するようにシリアル化される送信装置が提案される。
【００１５】
本発明に関してはさらに、それを用いて、この共通信号ストリームが、
論理レベルに基づく信号に対応するシングルエンドＨＳデータに、および
特に、コモンモードベースの信号に対応する差動ＬＰデータに、
再び非シリアル化される、受信装置が提案される。
【００１６】
このため、少なくとも１つの光媒体を介した、具体的には、少なくとも１つの光導波路を介した、例えば、少なくとも１つのガラス繊維および／または少なくとも１つのプラスチック繊維を介した、該送信装置と該受信装置との間での輸送のための差動信号を処理する、具体的には、送信側で一括化またはシリアル化して共通信号ストリームを形成し、その後、受信側で細分化または非シリアル化することができる。
【００１７】
本発明の好適なさらなる展開において、および該送信装置側でのＤ−ＰＨＹプロトコルの特性を考慮して、少なくとも１つの、具体的には、最大４つの差動データラインと、少なくとも１つの、具体的には、ＤＳＩ（Ｄｉｓｐｌａｙ  Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ）のちょうど１つの差動クロックラインは、ＤＳＩおよび／またはＣＳＩの差動データラインと差動クロックラインをシリアル化することにより、ＤＳＩ−２仕様でもシリアル化することができ、および／またはＣＳＩ（Ｃａｍｅｒａ  Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ）の場合は、ＣＳＩ−２および／またはＣＳＩ−３仕様でもシリアル化することができる。
【００１８】
本発明の好適なさらなる発展において、およびＤ−ＰＨＹプロトコルの特性を考慮して、上述した送信装置によって一括化された、またはシリアル化された共通信号ストリームは、特に、細分化することによって、それから少なくとも１つの、具体的には、最大４つの差動データラインと、少なくとも１つの、具体的には、ＤＳＩ用のちょうど１つの差動クロックラインを、ＤＳＩ−２仕様でも、および／またはＣＳＩの場合は、ＣＳＩ−２および／またはＣＳＩ−３仕様でも復元するために、該受信装置側で受信することができる。
【００１９】
結果、本発明は、特に、Ｄ−ＰＨＹ信号として構成された、例えば、ＭＩＰＩ−Ｄ−ＰＨＹ信号として構成された、
シングルエンド論理レベルベースのデータ信号およびクロック信号と、
特に、コモンモードベースの、データ信号およびクロック信号とを、
一緒に光学的に送信する可能性を呈している。
【００２０】
光伝送により、ブルートゥース、ＧＰＳ、ＵＭＴＳまたはＷｉ−Ｆｉレシーバ等の隣接する敏感なレシーバに干渉する可能性がある高周波の電磁場は生成されない。結果、それらの機能はどちらも損なわれない。
【００２１】
そのため、有利には、総合的で、コストのかかるスクリーニング手段を伝送媒体に必ずしも適用する必要はない。伝送チャネルの数は、ディスプレイ当たりおよび／またはカメラ当たり１つの光導波路まで低減することができる。
【００２２】
本発明は、典型的には、シングルエンド論理レベルベースのデータ信号およびクロック信号と、特に、コモンモードベースの差動データ信号およびクロック信号の両方の、具体的には、Ｄ−ＰＨＹデータ信号またはＤ−ＰＨＹクロック信号、例えば、１〜４ビット幅のＭＩＰＩ−Ｄ−ＰＨＹデータ信号およびＭＩＰＩ−Ｄ−ＰＨＹクロック信号の、少なくとも１つのデータソース、具体的には、例えば、少なくとも高解像度カメラおよび／または画像ソースとして機能するカメラおよび／または少なくとも１つのアプリケーションプロセッサと、少なくとも１つのデータシンク、具体的には、少なくとも１つのアプリケーションプロセッサおよび／または少なくとも１つの高解像度ディスプレイユニットまたは例えば、画像シンクとして機能するディスプレイユニット、例えば、少なくとも１つのディスプレイまたは少なくとも１つのモニタとの間での同時の、少なくとも１つのシリアルおよび／または一括の、具体的には、ＣＳＩプロトコルベースのおよび／またはＣＳＩ−２プロトコルベースのおよび／またはＣＳＩ−３プロトコルベースのおよび／またはＤＳＩプロトコルベースのおよび／またはＤＳＩ−２プロトコルベースの送信中に適用することができる。
【００２３】
前述したように、本発明に関する教示を有利な方法で具体化し、およびさらに発展させるための様々な可能性がある。このため、一方において、請求項１〜請求項１３に従属する請求項について説明し、他方においては、本発明の追加的な実施形態、特徴および効果が、以下でより詳細に、とりわけ、図１Ａ〜図２Ｂによって図示されている例示的な実施形態によって説明されている。
【図面の簡単な説明】
【００２４】
【図１Ａ】本発明の方法に従って作動する第１の部分、すなわち、本発明に従って構成された回路装置の送信装置の実施形態の概念的略図である。
【図１Ｂ】図１Ａにおける送信装置のフレーマの実施形態の詳細を示す、概念的略図である。
【図２Ａ】本発明の方法に従って作動する、第２の部分、すなわち、本発明に従って構成された回路装置の送信装置の実施形態の概念的略図である。
【図２Ｂ】図２Ａの受信装置のデフレーマの実施形態の詳細を示す、概念的略図である。
【図３Ａ】従来技術による典型的な構成の概念的略図である。
【図３Ｂ】図３Ａに示す装置がそれをベースにしている、２つのデータチャネルと１つのクロックラインとを備えるインタフェース構造の実施例の概念的略図である。
【発明を実施するための形態】
【００２５】
図１Ａ〜図３Ｂにおいて、類似のまたは同様の実施形態、要素または機能には、同一の参照数字が付けられている。
【００２６】
（発明を具体化するための最良の方法）
原理的には、
本発明による送信装置Ｓに関する図１Ａに示す実施形態によって、および
本発明による受信装置Ｅに関する図２Ａに示す実施形態によって、
ケーブルベースのリンクを実現する、および作動させるための、本発明による回路装置Ｓ，Ｅ（図１Ａ〜図２Ａを参照）が得られ（本発明に関しては、互いに無関係に、送信装置Ｓと受信装置Ｅを実現すること、および作動させることが可能である）、
そのリンクは、光学的に、具体的には、少なくとも１つの光学媒体に基づいて、例えば、光導波路ＯＭ（図１Ａ、図２Ａの詳細図を参照）に基づいて、例えば、少なくとも１つのガラス繊維に基づいて、および／または少なくとも１つのプラスチック繊維に基づいて多重化され、およびシリアル化され、および／または
そのリンクは、電気的にまたはガルバニックに、具体的には、少なくとも１つの電気的またはガルバニックなリンクＧＡ（図３を参照）に基づいて、例えば、少なくとも１つの銅ケーブルに基づいて、および／または例えば、少なくともプリント回路基板上に配列された少なくとも１つの電気的ラインに基づいて多重化されていない
ことが可能である。
【００２７】
図１Ａは、ＤＳＩデータ伝送インタフェースＩＳまたはＣＳＩデータ伝送インタフェースＩＳへの接続のための送信装置Ｓの原理的構造の実施形態を示す。
【００２８】
アプリケーションプロセッサＡＰ内で、または、カメラＫＡ内で生成された画像データは、Ｄ−ＰＨＹ補正クロック信号ＣＬＫ＋，ＣＬＫ−とともに、最高で４ビット幅のデータ伝送インタフェースＩＳにおいて、４つ他のデータラインまたはデータチャネルＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−上でＤ−ＰＨＹ信号として利用可能になっている。
【００２９】
送信装置Ｓは、これらの信号を集積インタフェースロジックＬＳにおいて受け取り、そのブロックは、それらの信号が、Ｄ−ＰＨＹ信号の正しい解釈のための、および高周波データストリーム（いわゆるＨＳデータ）と低周波データストリーム（いわゆるＬＳデータ）を区別するための少なくとも１つの状態機械を有することを証明できる。
【００３０】
送信装置Ｓにおける次のフレーマＦＲ（図１Ｂの詳細図も参照）は、入力信号の直流（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ：ＤＣ）平衡を確保し、および受信側（図２Ａを参照）で認識可能なフレームを生成し、そのことは、受信装置Ｅ（図２Ａを参照）が、補正出力データラインまたは出力チャネルＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−に、受信したデータを再割当てすることを可能にする。
【００３１】
詳細には、論理レベルベースのシングルエンドデータ信号ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３と、差動データ信号ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−の両方を、図１ＢによるフレーマＦＲに印加することができる。５ｂ／６ｂ符号化ブロックとして構成されたその符号器ＫＯを用いて、図１Ｂによる該フレーマは、それらの差動データ信号ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−を、シングルエンド論理レベルベースのデータ信号ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３から成るストリームに埋め込む。
【００３２】
フレーマＦＲに隣接するマルチプレクサＭＵ、具体的には、ＨＳ  Ｍｕｘは、位相ロックループとして、具体的には、ＣＭＵとして構成されたクロック発振器ＰＳを用いて、高周波シリアルまたは一括送信信号を生成し、その信号は、出力ドライバＡＴを用いて、送信装置Ｓの出力ＡＳにおいて利用可能になっている。フレーマＦＲとマルチプレクサＭＵは、一緒にシリアライザＳＥを構成している。
【００３３】
クロック発振器ＰＳを用いて、クロックポートＣＬＫ＋，ＣＬＫ−を介して、およびインタフェースロジックＬＳのクロックモジュールＣＳを介して供給されたＤ−ＰＨＹクロック信号は、シリアライザＳＥのための、具体的には、そのマルチプレクサＭＵのための（クロック）基準として用いられ、および該シリアルデータストリームに、すなわち、シリアル化された出力信号に埋め込まれる。これにより、受信装置Ｅ（図２Ａを参照）に伝達される共通信号ストリームＳＩが生成される。
【００３４】
さらに図１Ａを見て分かるように、出力ドライバＡＴは、少なくとも１つの直接接続されたレーザＬＡを駆動するための、具体的には、少なくとも１つの面発光レーザ（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒｄｉｏｄｅ：ＶＣＳＥＬ）を駆動するための一体型レーザドライバとして実装されている。
【００３５】
図２Ａは、ＤＳＩデータ伝送インタフェースＩＥまたはＣＳＩデータ伝送インタフェースＩＥへの接続のための受信装置Ｅの原理的構造の実施形態を示す。
【００３６】
送信装置Ｓ（図１Ａを参照）によって送出されたシリアルまたは一括データは、受信装置Ｅの入力増幅器ＥＶを介して受け取られて、集積クロックまたはデータリカバリＣＤへ供給される。
【００３７】
この集積クロックまたはデータリカバリＣＤは、共通信号ストリームＳＩから元のＤ−ＰＨＹクロックを再生し、その後、該クロックは、インタフェースロジックＬＥのクロックモジュールＣＥを介して、再び、ＤＳＩまたはＣＳＩが直接、利用できるようにされる。残りのシリアルデータストリームは、デマルチプレクサＤＭによって細分化されて並列化されて、原理的には、図１ＢによるフレーマＦＲの鏡像であるデフレーマＤＦ（図２Ｂも参照）へ引き渡される。デマルチプレクサＤＭとデフレーマＤＦは、一緒にデシリアライザＤＳを構成する。
【００３８】
詳細には、図２ＢのデフレーマＦＲは、６ｂ／５ｂ復号器ブロックとして構成されたその復号器ＤＫを用いて、差動データは、ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−と、シングルエンド論理レベルベースのデータ信号ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３を分けて、再並列化されたデータ信号を、それぞれの適用可能なデータラインＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−に再割り当てすることができる。
【００３９】
受信装置Ｅ内に図示されているインタフェースロジックブロックＬＥは、それぞれ、Ｄ−ＰＨＹ論理信号の正しい解釈のための、および高周波データストリームと低周波データストリームを区別するための少なくとも１つの状態機械を備えていてもよい。
【００４０】
図２Ａの説明図を見ても分かるように、入力増幅器ＥＶは、集積トランスインピーダンス増幅器として実装され、該増幅器は、フォトダイオードＦＤを受信装置Ｅに直接接続することを可能にしている。
【００４１】
このようにして、本発明によれば、回路装置Ａ（図１Ａ、図２Ａを参照）に関しては、送信装置Ｓ（図１Ａを参照）と受信装置Ｅ（図２Ａを参照）との間で、ケーブルベースの多重化リンクを光学的に、すなわち、例えば、ガラス繊維の形態でおよび／またはプラスチック繊維の形態で構成された光導波路ＯＭを用いて実現し、および作動させることが可能である。
【符号の説明】
【００４２】
Ｅ      受信装置
Ｓ      送信装置
ＡＥ    受信装置Ｅの出力部
ＡＰ    アプリケーションプロセッサ
ＡＳ    送信装置Ｓの出力部
ＡＴ    出力ドライバ、具体的には、レーザドライバ
ＣＤ    クロックおよびデータリカバリユニット
ＣＥ    受信インタフェースロジックＬＥのクロックモジュール
ＣＨ０±  第１のデータラインまたは第１のチャネル
ＣＨ１±  第２のデータラインまたは第２のチャネル
ＣＨ２±  第３のデータラインまたは第３のチャネル
ＣＨ３±  第４のデータラインまたは第４のチャネル
ＣＬＫ±  クロックラインまたはクロックチャネル
ＣＳ    送信インタフェースロジックＬＳのクロックモジュール
ＤＤ０±  第１のデータラインまたは第１のチャネルＣＨ０±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＤ１±  第２のデータラインまたは第２のチャネルＣＨ１±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＤ２±  第３のデータラインまたは第３のチャネルＣＨ２±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＤ３±  第４のデータラインまたは第４のチャネルＣＨ３±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＦ    デフレーマ
ＤＫ    デフレーマＤＦの復号器、具体的には、６ｂ／５ｂ復号器ブロック
ＤＭ    デマルチプレクサ
ＤＳ    デシリアライゼーション要素またはデシリアライザ
ＤＵ    ディスプレイユニット
ＥＥ    受信装置Ｅの入力部
ＥＳ    送信装置Ｓの入力部
ＥＶ    入力増幅器、具体的には、トランスインピーダンス増幅器
ＦＤ    フォトダイオード
ＦＲ    フレーマ
ＨＳＤ０  第１のデータラインまたは第１のチャネルＣＨ０±上のシングルエンド論理レベルベースのデータ信号
ＨＳＤ１  第２のデータラインまたは第２のチャネルＣＨ１±上のシングルエンド論理レベルベースのデータ信号
ＨＳＤ２  第３のデータラインまたは第３のチャネルＣＨ２±上のシングルエンド論理レベルベースのデータ信号
ＨＳＤ３  第４のデータラインまたは第４のチャネルＣＨ３±上のシングルエンド論理レベルベースのデータ信号
ＩＥ    データシンク関連のＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース
ＩＳ    データソース関連のＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース
ＫＡ    カメラ
ＫＯ    フレーマの符号器、具体的には、５ｂ／６ｂ符号器ブロック
ＬＡ    レーザ
ＬＥ    受信インタフェースロジック
ＬＳ    送信インタフェースロジック
ＭＵ    マルチプレクサ
ＯＭ    光学媒体、具体的には、光導波路、例えば、ガラス繊維および／またはプラスチック繊維
ＰＳ    クロック発振器、具体的には、位相ロックループ、例えば、クロックマルチプライヤユニット
ＳＥ    シリアライゼーション要素またはシリアライザ
ＳＩ    共通信号ストリーム
ＴＬ    クロックライン
【図１Ａ】
2014529932.tif 000003
【図１Ｂ】
2014529932.tif 000004
【図２Ａ】
2014529932.tif 000005
【図２Ｂ】
2014529932.tif 000006
【図３Ａ】
2014529932.tif 000007
【図３Ｂ】
2014529932.tif 000008
【国際調査報告】
2014529932.tif 000009
2014529932.tif 000010
2014529932.tif 000011
2014529932.tif 000012