(57)【要約】  本発明は、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ)プローブカード(Ｐｒｏｂｅ ｃａｒｄ)及びその製造方法に関することで、(ａ) ビアホールが形成された第１乃至第ｎ層の低温同時焼成セラミック(ＬＴＣＣ)基板を用意するステップと、(ｂ) 前記ビアホールにビアフィラー電導体または低抗体を充填するステップと、(ｃ) 前記第１乃至第ｎ層の低温同時焼成セラミック基板を積層して、１０００℃以下で焼成して低温同時焼成セラミック多層基板を用意するステップと、(ｄ) 前記低温同時焼成セラミック多層基板の表面に絶縁膜を形成するステップと、(ｅ) 前記絶縁膜及び前記ビアフィラー電導体の表面に薄膜電導線を形成するステップと、を含むことを特徴とする。
2011518336.tif 000002
【特許請求の範囲】
【請求項１】
(ａ) ビアホールが形成された第１乃至第ｎ層の低温同時焼成セラミック(ＬＴＣＣ)基板を用意するステップと、
(ｂ) 前記ビアホールにビアフィラー電導体または低抗体を充填するステップと、
(ｃ) 前記第１乃至第ｎ層の低温同時焼成セラミック基板を積層して、１０００℃以下で焼成して低温同時焼成セラミック多層基板を用意するステップと、
(ｄ) 前記低温同時焼成セラミック多層基板の表面に絶縁膜を形成するステップと、
(ｅ) 前記絶縁膜及び前記ビアフィラー電導体の表面に薄膜電導線を形成するステップと、を含むこと
を特徴とするＭＥＭＳプローブカードの製造方法。
【請求項２】
前記ビアフィラー電導体は、第１層の低温同時焼成セラミック基板のビアホールに充填され、
前記低抗体は、第２層の低温同時焼成セラミック基板のビアホールに充填されることを特徴とする請求項１に記載のＭＥＭＳプローブカードの製造方法。
【請求項３】
前記ビアフィラー電導体と低抗体は、電導線により連結されることを特徴とする請求項１または２に記載のＭＥＭＳプローブカードの製造方法。
【請求項４】
前記ビアフィラー電導体は、Ａｇ、ＰｄまたはＰｔ金属の中のいずれか一つからなることを特徴とする請求項３に記載のＭＥＭＳプローブカードの製造方法。
【請求項５】
前記低抗体は、ルテニウム(Ｒｕ)、ルテニウム酸化物またはＲｕ/ルテニウム酸化物の中でいずれか一つからなることを特徴とする請求項３に記載のＭＥＭＳプローブカードの製造方法。
【請求項６】
前記抵抗体が形成された第２層の基板のビアホールの高さ及び直径は可変的であることを特徴とする請求項５に記載のＭＥＭＳプローブカードの製造方法。
【請求項７】
前記絶縁膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｌａ２Ｏ３の中でいずれか一つの高誘電物質からなることを特徴とする請求項１に記載のＭＥＭＳプローブカードの製造方法。
【請求項８】
前記絶縁膜は、成膜速度が速いイオンアシスト(Ｉｏｎ ａｓｓｉｓｔ)ＰＶＤ方式、電子ビーム蒸着(Ｅ−Ｂｅａｍ Ｅｖａｐｏｒａｔｉｏｎ)技術であるＰＶＤ方式、ＰＬＤ(Ｐｌｕｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ)方式、またはエアロゾル蒸着(Ａｅｒｏｓｏｌ Ｄｅｐｏｓｉｔｉｏｎ)方式の中でいずれか一つの方式で形成されることを特徴とする請求項７に記載のＭＥＭＳプローブカードの製造方法 。
【請求項９】
前記薄膜電導線は、Ｔｉ、Ｐｄ、ＣｕまたはＡｌ、Ｃｕ、Ａｕの複合金属で構成されることを特徴とする請求項１に記載のＭＥＭＳプローブカードの製造方法。
【請求項１０】
前記絶縁膜及び薄膜電導線は、湿式エッチング方式またはイオンミーリング方式で形成されることを特徴とする請求項９に記載のＭＥＭＳプローブカードの製造方法。
【請求項１１】
ビアホールにビアフィラー電導体または低抗体が充填された第１乃至第ｎ層の低温同時焼成セラミック(ＬＴＣＣ)基板を積層して、１０００℃以下で焼成して形成された低温同時焼成セラミック多層基板と、
前記低温同時焼成セラミック多層基板の表面に形成された絶縁膜と、
前記絶縁膜及び前記ビアフィラー電導体の表面に形成された薄膜電導線と、を含むこと
を特徴とするＭＥＭＳプローブカード。
【請求項１２】
前記ビアフィラー電導体は、第１層の低温同時焼成セラミック基板のビアホールに充填され、
前記低抗体は、第２層の低温同時焼成セラミック基板のビアホールに充填されることを特徴とする請求項１１に記載のＭＥＭＳプローブカード。
【請求項１３】
前記ビアフィラー電導体と低抗体を連結する電導線をさらに含むことを特徴とする請求項１１または１２に記載のＭＥＭＳプローブカード。
【請求項１４】
(ａ) １０００℃以下で焼成された低温同時焼成セラミック(ＬＴＣＣ)基板を用意するステップと、
(ｂ) 前記低温同時焼成セラミック基板上に厚膜抵抗層を形成するステップと、
(ｃ) 前記厚膜抵抗層の上に絶縁膜を形成するステップと、
(ｄ) 前記絶縁膜及び前記厚膜抵抗層の上に薄膜電導線を形成するステップと、を含むこと
を特徴とするＭＥＭＳプローブカードの製造方法。
【請求項１５】
前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に用意されたビアフィラー電導体の上に形成されることを特徴とする請求項１４に記載のＭＥＭＳプローブカードの製造方法。
【請求項１６】
前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に用意された電導線の上に形成されることを特徴とする請求項１５に記載のＭＥＭＳプローブカードの製造方法。
【請求項１７】
前記(ｂ)ステップで、前記厚膜抵抗層は、印刷技法で形成された後に焼成されることを特徴とする請求項１４に記載のＭＥＭＳプローブカードの製造方法。
【請求項１８】
前記(ｂ)ステップの前に、前記低温同時焼成セラミック基板を熱処理するステップをさらに含むことを特徴とする請求項１４に記載のＭＥＭＳプローブカードの製造方法。
【請求項１９】
前記絶縁膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｌａ２Ｏ３などのような高誘電物質であるＨｉｇｈ−ｋ物質からなることを特徴とする請求項１４に記載のＭＥＭＳプローブカードの製造方法。
【請求項２０】
前記絶縁膜は、成膜速度が速いイオンアシスト(Ｉｏｎ ａｓｓｉｓｔ)ＰＶＤ方式、電子ビーム蒸着(Ｅ−Ｂｅａｍ Ｅｖａｐｏｒａｔｉｏｎ)技術であるＰＶＤ方式、ＰＬＤ(Ｐｌｕｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ)方式、またはエアロゾル蒸着(Ａｅｒｏｓｏｌ Ｄｅｐｏｓｉｔｉｏｎ)方式で形成されることを特徴とする請求項１９に記載のＭＥＭＳプローブカードの製造方法。
【請求項２１】
前記厚膜抵抗層は、Ｒｕ２Ｏ３酸化物で形成されることを特徴とする請求項１４に記載のＭＥＭＳプローブカードの製造方法。
【請求項２２】
前記薄膜電導線は、Ｔｉ、Ｐｄ、ＣｕまたはＡｌ，Ｃｕ、Ａｕの複合金属で構成されることを特徴とする請求項１４に記載のＭＥＭＳプローブカードの製造方法。
【請求項２３】
前記厚膜抵抗層、絶縁膜及び薄膜電導線は、湿式エッチング方式またはイオンミーリング方式で形成されることを特徴とする請求項１４に記載のＭＥＭＳプローブカードの製造方法。
【請求項２４】
１０００℃以下で焼成された低温同時焼成セラミック(ＬＴＣＣ)基板の上に形成された厚膜抵抗層と、
前記厚膜抵抗層の上に形成された絶縁膜と、
前記絶縁膜及び前記厚膜抵抗層の上に形成された薄膜電導線と、を含むこと
を特徴とするＭＥＭＳプローブカード。
【請求項２５】
前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に用意されたビアフィラー電導体をさらに含み、
前記厚膜抵抗層は、前記ビアフィラー電導体の上に形成されることを特徴とする請求項２４に記載のＭＥＭＳプローブカード。
【請求項２６】
前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に用意された電導線の上に形成されることを特徴とする請求項２４に記載のＭＥＭＳプローブカード。
【請求項２７】
前記厚膜抵抗層は、印刷技法で形成された後に焼成されることを特徴とする請求項２４に記載のＭＥＭＳプローブカード。
【請求項２８】
前記絶縁膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｌａ２Ｏ３などのような高誘電物質であるＨｉｇｈ−ｋ物質からなることを特徴とする請求項２４に記載のＭＥＭＳプローブカード。
【請求項２９】
前記絶縁膜は、イオンアシスト(Ｉｏｎ ａｓｓｉｓｔ)ＰＶＤ方式、電子ビーム蒸着(Ｅ−Ｂｅａｍ Ｅｖａｐｏｒａｔｉｏｎ)技術であるＰＶＤ方式、ＰＬＤ(Ｐｌｕｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ)方式、またはエアロゾル蒸着(Ａｅｒｏｓｏｌ Ｄｅｐｏｓｉｔｉｏｎ)方式で形成されることを特徴とする請求項２８に記載のＭＥＭＳプローブカード。
【請求項３０】
前記厚膜抵抗層は、Ｒｕ２Ｏ３酸化物で形成されることを特徴とする請求項２４に記載のＭＥＭＳプローブカード。
【請求項３１】
前記薄膜電導線は、Ｔｉ、Ｐｄ、ＣｕまたはＡｌ、Ｃｕ、Ａｕの複合金属で構成されることを特徴とする請求項２４に記載のＭＥＭＳプローブカード。
【請求項３２】
基板の表面に第１の電導パッドを形成するステップと、
前記基板の表面及び前記第１の電導パッドの表面に低抗体を形成するステップ、
前記基板の表面及び前記低抗体の表面に第２の電導パッドを形成するステップと、を含むこと
を特徴とするＭＥＭＳプローブカードの製造方法。
【請求項３３】
基板の表面に形成された第１の電導パッドと、
前記基板の表面及び前記第１の電導パッドの表面に形成された低抗体と、
前記基板の表面及び前記低抗体の表面に形成された第２の電導パッドと、を含むこと
を特徴とするＭＥＭＳプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ)プローブカード(Ｐｒｏｂｅ ｃａｒｄ)及びその製造方法に関し、特に、低温同時焼成セラミック(ＬＴＣＣ：ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｍｉｃｓ)の多層基板内に抵抗電導線を形成して安定的な抵抗比を得ることができるだけではなく、大きい電力の変化にも使用でき、基板表面に、安定的な特性を有するＲｕ２０３酸化物を抵抗性電導線で使用して要求される電力パワーを容易に設計することができるＭＥＭＳプローブカード及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、半導体チップなどの電子素子のテスト装置に使われるプローブカードは、所定の基板及び基板上に配列されたプローブを含む装置として、半導体ウェハ上でチップの電気的特性と動作の異常有無を検査するために使用される。
【０００３】
前記半導体チップには外部電子装置との相互信号伝達のためにその表面にパッドを備える。すなわち、半導体チップは、パッドを介して電気的信号の入力を受けて所定の動作を実行した後、処理した結果を更にパッドを介して外部電子装置に伝達する。この時、前記プローブカードは半導体チップと外部電子装置(例えば、テスト装置)との間の電気的経路を形成することにより、半導体チップに対する電気的テストを可能とする。
【０００４】
一方、最近半導体チップの高集積化に従って前記半導体チップのパッドは微細化されるだけではなく、それらの間の間隔も減少している。これによって、プローブカードも半導体チップの高集積化に対応して微細に製作する必要があるが、このような微細化の要求は前記プローブカードの製作プロセスを難しくする。
【０００５】
すなわち、半導体チップのテスト装置は半導体技術の発展による大型化、高速化により、既存のピン(ｐｉｎ)型よりは半導体のＭＥＭＳ技術を利用した微細プローブ形成技術が適用されるＭＥＭＳプローブ型を採択している。
【０００６】
さらに、半導体チップのＩ/Ｏピンが増大されることによってプローブも多重チャンネル型プローブが要求されるが、多重接合ピンによるプローブカードの適用時に１チャンネルだけが短絡されても過度な電流が１チャンネルに過度に流れてプローブ端子でスパーク性不良が発生するおそれがあり、これに対する対策が要求されている。
【０００７】
最近、その対策として抵抗電導線にてプローブ端子を連結して過度な電流が急に流れることを防止する技術が提案されている。
【０００８】
図１は、従来のＭＥＭＳプローブカードにおいて抵抗電導線の構造を示す断面図及び平面図である。
【０００９】
図１に示したように、従来のＭＥＭＳプローブカードは、高温同時焼成セラミック(ＨＴＣＣ：ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｍｉｃｓ)基板の表面に電導線１０を形成し、前記電導線１０に形成されたビアホールにビアフィラー(ｖｉａ ｆｉｌｌｅｒ)電導体１１を充填し、前記電導線１０の表面に薄膜抵抗１２とＭＥＭＳプローブ用薄膜電導線１３を形成した構造である。
【００１０】
前記抵抗電導線１０は、前記ビアフィラー電導体１１、前記薄膜抵抗１２及び前記薄膜電導線１３からなり、前記抵抗電導線により過度な電流の速度及び電流量を制御する。
【００１１】
ここで、図面符号１４はバンプパッドであり、図面符号１５は接着剤であり、図面符号１６はＭＥＭＳプローブであり、図面符号１７はプローブチップ(ｐｒｏｂｅ ｔｉｐ)である。
【００１２】
しかしながら、前記のような従来のＭＥＭＳプローブカードの薄膜電導線１３には薄膜抵抗１２がＸあるいはＹ軸方向に直列連結されるので回路の集積度が低下される。このような傾向は薄膜抵抗１２をバー形態で設計する場合一層激しくなる。
【００１３】
また、図１に示したように、薄膜抵抗１２を薄膜電導線１３の幅と同一または薄膜電導線１３の幅より狭く設計する場合には、高電力が要求されるＭＥＭＳプローブカードへの適用が困難であるという問題点もあった。
【００１４】
一方、前記ＨＴＣＣ基板は１５００℃以上の温度で熱処理して多層配線基板を形成する。ＨＴＣＣ基板の絶縁材料は９４％以上のアルミナを主原料で使用し、添加剤として少量のシリカを使用し、電導線は高温焼成が可能なタングステン(Ｗ)を主に使用する。このようなＨＴＣＣ基板は機械的強度及び耐化学性の特性が優秀なので基板表面に薄膜電導線を形成して高集積化パッケージでたくさん応用されている。
【００１５】
しかし、高温焼成されたタングステン(Ｗ)電導線の電気電導度は銀(Ａｇ)あるいは銅(Ｃｕ)と比べて低くて高周波数特性が悪くて、熱膨脹係数がシリコン半導体素子と比べて２倍程度に高いので、熱膨脹係数の整合(Ｍａｔｃｈｉｎｇ)が要求される応用分野では大きい問題点になっている。
【００１６】
一方、上述したＨＴＣＣ基板の代りにＬＴＣＣ基板を使用する場合がある。前記ＬＴＣＣ基板は１０００℃以下の温度で熱処理して多層配線基板を形成する。このＬＴＣＣ多層基板は１０００℃以下の低温で使用するために、熔融点が低いシリカを主に使用し、アルミナは相対的に少なく使用する。また、ＬＴＣＣ多層基板では、焼成温度が１０００℃以下になり、且つ電気電導体の材料として電気電導度が優秀な銀(Ａｇ)または銅(Ｃｕ)を使用する。
【００１７】
しかし、ＬＴＣＣ多層基板は前記のような長所にもかかわらず、その表面が粗くて多層基板の表面に数十乃至数百ｎｍの薄膜抵抗を形成することが困難である。
【発明の概要】
【発明が解決しようとする課題】
【００１８】
したがって、本発明は前述のような問題点を解決すべくなされたものであって、その目的は、高温でも安定的な抵抗比を得ることができ、大きい電力変化にも安定的に使用することができるＭＥＭＳプローブカード及びその製造方法を提供することにある。
【００１９】
本発明の他の目的は、抵抗値の比を容易に調節できるＭＥＭＳプローブカード及びその製造方法を提供することにある。
【００２０】
また、本発明の他の目的は、ＬＴＣＣ多層基板とＬＴＣＣ工程との互換性があり、且つ高温でも安定的な特性を有するＲｕ２０３酸化物を使用して、要求される電力パワーを容易に設計及び製造が可能なＭＥＭＳプローブカード及びその製造方法を提供することにある。
【００２１】
また、本発明の他の目的は、ＭＥＭＳプローブカードを容易に製造することができるＭＥＭＳプローブカード及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
上述の目的を達成するため、本発明に係るＭＥＭＳプローブカードの製造方法は、(ａ)ビアホールが形成された第１〜第ｎ層の低温同時焼成セラミック(ＬＴＣＣ)基板を用意するステップと、(ｂ)前記ビアホールにビアフィラー電導体または低抗体を充填するステップと、(ｃ)前記第１〜第ｎ層の低温同時焼成セラミック基板を積層して１０００℃以下で焼成して低温同時焼成セラミック多層基板を用意するステップと、(ｄ)前記低温同時焼成セラミック多層基板の表面に絶縁膜を形成するステップと、(e)前記絶縁膜及び前記ビアフィラー電導体の表面に薄膜電導線を形成するステップと、を含むことを特徴とする。
【００２３】
また、本発明に係るＭＥＭＳプローブカードの製造方法において、前記ビアフィラー電導体は、第１層の低温同時焼成セラミック基板のビアホールに充填され、前記低抗体は、第２層の低温同時焼成セラミック基板のビアホールに充填されることを特徴とする。
【００２４】
また、本発明に係るＭＥＭＳプローブカードの製造方法において、前記ビアフィラー電導体と低抗体は電導線により連結されることを特徴とする。
【００２５】
また、本発明に係るＭＥＭＳプローブカードの製造方法において、前記ビアフィラー電導体は、Ａｇ、ＰｄまたはＰｔ金属の中でいずれか一つの金属からなることを特徴とする。
【００２６】
また、本発明に係るＭＥＭＳプローブカードの製造方法において、前記低抗体は、ルテニウム(Ｒｕ)、ルテニウム酸化物またはＲｕ/ルテニウム酸化物の中でいずれか一つの物質からなることを特徴とする。
【００２７】
また、本発明に係るＭＥＭＳプローブカードの製造方法において、前記絶縁膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｌａ２Ｏ３の中でいずれか一つの高誘電物質からなることを特徴とする。
【００２８】
また、本発明に係るＭＥＭＳプローブカードの製造方法において、前記絶縁膜は、成膜速度が速いイオンアシスト(Ｉｏｎ ａｓｓｉｓｔ)ＰＶＤ方式、電子ビーム蒸着(Ｅ−Ｂｅａｍ Ｅｖａｐｏｒａｔｉｏｎ)技術であるＰＶＤ方式、ＰＬＤ(Ｐｌｕｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ)方式、またはエアロゾル蒸着(Ａｅｒｏｓｏｌ Ｄｅｐｏｓｉｔｉｏｎ)方式の中でいずれか一つの方式で形成されることを特徴とする。
【００２９】
また、本発明に係るＭＥＭＳプローブカードの製造方法において、前記薄膜電導線は、Ｔｉ、Ｐｄ、ＣｕまたはＡｌ、Ｃｕ、Ａｕの複合金属で構成されることを特徴とする。
【００３０】
また、本発明に係るＭＥＭＳプローブカードの製造方法において、前記絶縁膜及び薄膜電導線は、湿式エッチング方式またはイオンミーリング方式で形成されることを特徴とする。
【００３１】
また、本発明に係るＭＥＭＳプローブカードは、ビアホールにビアフィラー電導体または低抗体が充填された第１乃至第ｎ層の低温同時焼成セラミック基板を積層し、１０００℃以下で焼成して形成された低温同時焼成セラミック(ＬＴＣＣ)多層基板と、前記低温同時焼成セラミックの多層基板の表面に形成された絶縁膜と、前記絶縁膜及び前記ビアフィラー電導体の表面に形成された薄膜電導線と、を含むことを特徴とする。
【００３２】
一方、前記目的を達成するため、本発明に係るＭＥＭＳプローブ用抵抗性伝送線の製造方法は、(ａ)１０００℃以下で焼成された低温同時焼成セラミック(ＬＴＣＣ)基板を用意するステップと、(ｂ)前記低温同時焼成セラミック基板の上に厚膜抵抗層を形成するステップと、(ｃ)前記厚膜抵抗層の上に絶縁膜を形成するステップと、(ｄ)前記絶縁膜及び前記厚膜抵抗層の上に薄膜電導線を形成するステップと、を含むことを特徴とする。
【００３３】
また、ＭＥＭＳプローブ用抵抗性電導線の製造方法において、前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に備えられたビアフィラー電導体の上に形成されることを特徴とする。
【００３４】
また、ＭＥＭＳプローブ用抵抗性電導線の製造方法において、前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に備えられた電導線の上に形成されることを特徴とする。
【００３５】
また、ＭＥＭＳプローブ用抵抗性電導線の製造方法において、前記(ｂ)ステップで、前記厚膜抵抗層は、印刷技法で形成された後に焼成されることを特徴とする。
【００３６】
また、ＭＥＭＳプローブ用抵抗性電導線の製造方法において、前記(ｂ)ステップの前に、前記低温同時焼成セラミック基板を熱処理するステップをさらに含むことを特徴とする。
【００３７】
また、ＭＥＭＳプローブ用抵抗性電導線の製造方法において、前記絶縁膜は、Ａｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｌａ２Ｏ３などのような高誘電物質であるＨｉｇｈ−ｋ物質からなることを特徴とする。
【００３８】
また、ＭＥＭＳプローブ用抵抗性電導線の製造方法において、前記絶縁膜は、成膜速度が速いイオアシスト(Ｉｏｎ ａｓｓｉｓｔ)ＰＶＤ方式、電子ビーム蒸着(Ｅ−Ｂｅａｍ Ｅｖａｐｏｒａｔｉｏｎ)技術であるＰＶＤ方式、ＰＬＤ(Ｐｌｕｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ)方式またはエアロゾル蒸着(Ａｅｒｏｓｏｌ Ｄｅｐｏｓｉｔｉｏｎ)方式で形成されることを特徴とする。
【００３９】
また、ＭＥＭＳプローブ用抵抗性電導線の製造方法において、前記厚膜抵抗層は、Ｒｕ２０３酸化物で形成されることを特徴とする。
【００４０】
また、ＭＥＭＳプローブ用抵抗性電導線の製造方法において、前記薄膜電導線は、Ｔｉ、Ｐｄ、ＣｕまたはＡｌ、Ｃｕ、Ａｕの複合金属で構成されることを特徴とする。
【００４１】
また、ＭＥＭＳプローブ用抵抗性電導線の製造方法において、前記厚膜抵抗層、絶縁膜及び薄膜電導線は、湿式エッチング方式またはイオンミーリング方式で形成されることを特徴とする。
【００４２】
また、前記目的を達成するため、本発明に係るＭＥＭＳプローブ用抵抗性電導線は、１０００℃以下で焼成された低温同時焼成セラミック(ＬＴＣＣ)基板上に形成された厚膜抵抗層、前記厚膜抵抗層の上に形成された絶縁膜及び、前記絶縁膜及び前記厚膜抵抗層の上に形成された薄膜電導線を含む。
【００４３】
一方、本発明に係る他のプローブカードの製造方法として、基板の表面に第１の電導パッドを形成するステップと、前記基板の表面及び前記第１の電導パッドの表面に低抗体を形成するステップと、前記基板の表面及び前記低抗体の表面に第２の電導パッドを形成するステップと、を含むことを特徴とする。
【００４４】
この場合、プローブカードは、基板の表面に形成された第１の電導パッドと、前記基板の表面及び前記第１の電導パッドの表面に形成された低抗体と、前記基板の表面及び前記低抗体の表面に形成された第２の電導パッドと、を含むことを特徴とする。
【図面の簡単な説明】
【００４５】
【図１】従来のＭＥＭＳプローブカードの構造を示す断面図及び平面図である。
【図２】本発明の第１の実施例に係るＭＥＭＳプローブカードの製造工程フローを示す図である。
【図３】図２に示された各々の工程を説明する図である。
【図４】図２に示された各々の工程を説明する図である。
【図５】図２に示された各々の工程を説明する図である。
【図６】図２に示された各々の工程を説明する図である。
【図７】図２に示された各々の工程を説明する図である。
【図８】図２に示された各々の工程を説明する図である。
【図９】図２に示された各々の工程を説明する図である。
【図１０】図２に示された各々の工程を説明する図である。
【図１１】本発明の第２の実施例に係るＭＥＭＳプローブカードの製造工程フローを示す図である。
【図１２】図１１に示された各々の工程を説明する図である。
【図１３】図１１に示された各々の工程を説明する図である。
【図１４】図１１に示された各々の工程を説明する図である。
【図１５】図１１に示された各々の工程を説明する図である。
【図１６】図１１に示された各々の工程を説明する図である。
【図１７】図１１に示された各々の工程を説明する図である。
【図１８】図１１に示された各々の工程を説明する図である。
【図１９】図１１に示された各々の工程を説明する図である。
【図２０】図１１に示された各々の工程を説明する図である。
【図２１】図１１に示された各々の工程を説明する図である。
【図２２】本発明の他の実施例によるプローブカードを示す図である。
【発明を実施するための形態】
【００４６】
以下、本発明の好ましい実施例について添付の図面を参照して詳細に説明する。
【００４７】
<第１の実施例>
図２は、本発明に係るＭＥＭＳプローブカードの製造工程フローを示す図であり、図３乃至図１０は、図２の各々の工程を説明する図である。
【００４８】
図２及び図３に示したように、本発明の実施例においては、まず、ＬＴＣＣ多層基板１００を得るためにｎ個のＬＴＣＣ基板を準備する(ステップＳ１０)。ここで、ＬＴＣＣ基板の層数は基板の設計などによって可変的であり、半導体チップの試験条件によって２０〜３０層程度が好適である。この時、金属配線の金属としては主にＡｇが使用されるが、必要によってその組成は変更できる。また、ＬＴＣＣ基板に使用されるセラミック材料は６０〜７０％以上がガラス成分であり、残りの大部分の成分はアルミナで構成することができ、これら各々のＬＴＣＣ基板の厚さは顧客の要求によって多様な範囲を有することができ、通常４〜７ｍｍ程度が好適である。
【００４９】
一方、前記各々のＬＴＣＣ基板には、ＬＴＣＣ基板を貫通するビアホール１と各々のＬＴＣＣ基板の表面または裏面に電導線２が形成される。
【００５０】
また、前記第１層のＬＴＣＣ基板に形成されたビアホール１にはビアフィラー電導体４が充填され(ステップＳ２０)、第２層のＬＴＣＣ基板に形成されたビアホール１には低抗体５が充填され(ステップＳ３０)、ビアフィラー電導体４と低抗体５は前記電導線２により連結される。
【００５１】
前記ビアフィラー電導体４は、Ａｇ、ＰｄまたはＰｔ金属の中でいずれか一つの金属からなることが好ましく、電導度などを考慮すれば、ＰｄまたはＰｔ金属が適合である。また、図３では、第１層のＬＴＣＣ基板にだけビアフィラー電導体４が充填された構造について説明したが、これに限定されるのではなく、第３層や第４層のＬＴＣＣ基板などにビアフィラー電導体を充填してもよい。
【００５２】
また、低抗体５は、ルテニウムＲｕ、ルテニウム酸化物(例えば、ＲｕＯ２、Ｒｕ２Ｏ３)またはＲＵ/ルテニウム酸化物の中でいずれの一つの物質からなる。このような低抗体５は、例えば、化学気相蒸着法(ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)または原子層蒸着法(ＡＬＤ：Ａｕｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ)などの方法でビアホール１内に充填される。
【００５３】
次に、前記第１層、第２層乃至第ｎ層のＬＴＣＣ基板を積層して１０００℃以下、好ましくは、８５０〜９００℃程度で同時に焼結してＬＴＣＣ多層基板１００を製造する(ステップＳ４０)。
【００５４】
このように焼結されたＬＴＣＣ多層基板１００の表面は、ガラス成分とアルミナ成分がお互いに結合されてその表面が粗いのでポリシング工程を実行する(ステップＳ５０)。
【００５５】
すなわち、ＬＴＣＣ多層基板１００の表面に薄膜パターンを形成するためにはＬＴＣＣ基板の表面が約１μｍ程度以下の粗度を有することが要求されるので、ＬＴＣＣ基板の表面に対してポリシング(Ｐｏｌｉｓｈｉｎｇ)工程を実行する。ここで、ＬＴＣＣ基板の撓みを考慮してポリシング厚さより厚く基板を形成した後、ポリシングを実施することが好ましい。通常、５０〜１００μｍ程度でポリシングし、その後、用途によって基板の表面を熱処理(ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ)する。
【００５６】
そして、図３に示したＬＴＣＣ多層基板１００の第１層の基板の表面にＡｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｌａ２Ｏ３などのような高誘電物質(Ｈｉｇｈ−ｋ物質)の絶縁膜を形成するために表面を洗浄した後、ドライ(Ｄｒｙ)形態のフォトレジスト(ＰＲ：Ｐｈｏｔｏ ｒｅｓｉｓｔｏｒ(感光剤))をラミネート(Ｌａｍｉｎａｔｏｒ)装置を利用して基板の表面に厚くラミネーションする工程を実行する(ステップＳ６０)。この時、ラミネートの圧力、温度及び速度をよく調整すると気孔を無くすことができる。もし、ＰＲ内に気孔が発生する場合には再作業しなければならない。ＰＲの厚さは可能であれば厚くすることが重要であり、一般的に１２０μｍ以上を使用する。
【００５７】
第１のＲＰラミネーション工程が完了すれば、第１のＵＶ露光工程(ステップＳ７０)を実行する。前記第１のＵＶ露光工程ではＰＲにＵＶ光を照射してパターンを形成する(図２及び図４参照)。この時、光を受ける部分が高分子化されるようにするため、マスクパターン(Ｍａｓｋ  Ｐａｔｔｅｒｎ)を設計して、例えば、二重露光(Ｄｕａｌ ｅｘｐｏｓｅ)装置を利用してＰＲを感光させる。ここで、重要な因子はＵＶ光源のパワーと露光時間である。もし、ＵＶ光源のパワーが強くて露光時間が長くなれば、アンダーディベロップ(Ｕｎｄｅｒ−ｄｅｖｅｌｏｐ)になって希望するパターンより一層大きいパターンが形成され、ＵＶ光源が弱くて露光時間が短ければ、オーバーディベロップ(Ｏｖｅｒ−ｄｅｖｅｌｏｐ)になって希望するパターンより小さいパターンが形成される。
【００５８】
前記第１のＵＶ露光工程が完了すれば、第１のＰＲ現像工程(ステップＳ８０)を実行する。この工程によりＰＲのパターン６がビアフィラー電導体４の上に形成される(図２及び図５参照)。一方、ＬＴＣＣ基板に現像液を噴射することにより、一層短い時間に正確なパターン６を得ることができる。この時、重要な因子は現像液の濃度、温度、噴射されるノズルの圧力とコンベヤー(Ｃｏｎｖｅｙｏｒ)のベルト速度などが挙げられる。溶液の濃度、温度、圧力及び速度の変数がよく調節されない場合には正確なパターンを得にくい。
【００５９】
一方、現像された前記ＬＴＣＣ多層基板１００の表面、すなわち、第１層のＬＴＣＣ基板の表面にＰＲのスカム(Ｓｃｕｍ)が残存している場合には、ＬＴＣＣ基板の表面で絶縁膜の形成がよく行われないので、ＬＴＣＣ基板の表面に残存する微量の感光剤スカムを除去するため、プラズマ(Ｐｌａｓｍａ)装備を利用して真空のＯ２プラズマガス状態でデスカム(ｄｅｓｃｕｍ)実施する。ここで、デスカムは現像作業後に除去されないで残っている微量の感光液のスカムを追加で乾式除去する作業を意味する。
【００６０】
次に、ＬＴＣＣ多層基板１００の上に絶縁膜７の形成工程(ステップＳ９０)を実行する(図２及び図６参照)。ＬＴＣＣ多層基板１００は多量のボイド(Ｖｏｉｄ)を含んでおり、基板の表面がガラス成分で構成されているので耐化学性が悪い。このような短所を補うためにＬＴＣＣ多層基板１００の表面に絶縁性が優れた膜を形成する。本発明では、成膜速度が速いイオアシスト(Ｉｏｎ ａｓｓｉｓｔ)ＰＶＤ方式、電子ビーム蒸着(Ｅ−Ｂｅａｍ Ｅｖａｐｏｒａｔｉｏｎ)技術であるＰＶＤ方式、ＰＬＤ(Ｐｌｕｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ)方式またはエアロゾル蒸着(Ａｅｒｏｓｏｌ Ｄｅｐｏｓｉｔｉｏｎ)方式で、Ａｌ２Ｏ３、安定化ＺｒＯ２またはＴｉＯ２膜を５〜１０μｍで形成した。この時、ＬＴＣＣ多層基板１００の温度は常温であり、キャリアガス(ｃａｒｒｉｅｒ ｇａｓ：Ｈｅ、Ｏ２)の量、真空チャンバ内の圧力とノズルの構造及び模様をよく調節して絶縁膜７の稠密度を向上させた。
【００６１】
次には、前記ビアフィラー電導体４の開口のために、ＰＲパターン６とＰＲパターン６の上に形成された微量の絶縁膜を除去する工程(ステップＳ１００)を実行する(図２及び図７参照)。このような工程は、例えば、ＰＲストリップ(Ｓｔｒｉｐ)装備を利用して除去する。ＰＲストリップ時に、ストリッパー(Ｓｔｒｉｐｐｅｒ)溶液の濃度及びノズル圧力をよく調節して、また超音波を同時に供給すれば、容易にＰＲを除去することができる。この時、超音波パワーの調節が非常に重要である。
【００６２】
そして、ＰＲパターン除去工程が完了すれば、続いてビアフィラー電導体４と絶縁膜７の上に薄膜電導線８を蒸着するための薄膜電導線形成工程(ステップＳ１１０)を実行する(図２及び図８参照)。ここで、前記薄膜電導線８と絶縁膜７及びビアフィラー電導体４との表面の密着力を増進させるために密着力が優秀なＴｉまたはＡｌ金属層をスパッタリング(ｓｐｕｔｔｅｒｉｎｇ)方式で２０００Å乃至５０００Å、好ましくは、３０００Åの厚さで蒸着して、前記ＴｉまたはＡｌ金属層の上にＣｕ層間のバリアー(Ｂａｒｒｉｅｒ)の役目をするＰｄ(パラジウム)金属層を５０Å乃至２００Å、好ましくは、７０Å程度で成膜して、最後に主電導線であるＣｕ金属層を２５００Å乃至１００００Å、好ましくは、９０００Å以上で成膜してベース金属層を形成することがよい。
【００６３】
一方、上述した前記薄膜電導線８の形成工程で形成される薄膜電導線８は、Ｔｉ、Ｐｄ、Ｃｕ及びＡｕまたはＡｌ、Ｃｕ、Ｎｉ及びＡｕの複合金属で構成することがよい。この時、Ｎｉ金属はＣｕ層とＡｕ層との間の界面の拡散(Ｄｉｆｆｕｓｉｏｎ)を防止するために使用することであり、Ａｕ金属層が５μｍ以上、好ましくは、５μｍ〜１０μｍである場合に除去することもできる。
【００６４】
また、前記絶縁膜７及び薄膜電導線８を形成する過程では、化学溶液を使用した湿式エッチング(Ｗｅｔ ｅｔｃｈｉｎｇ)方式またはイオンミーリング(Ｉｏｎ ｍｉｌｌｉｎｇ)装備及びＡｒ、Ｘｅ、あるいはまた他の反応性ガスを利用した乾式エッチング(Ｄｒｙ ｅｔｃｈｉｎｇ)方法を使用することができる。
【００６５】
湿式エッチング方式では、ＬＴＣＣ基板の表面に金属エッチング溶液を選択的にスプレー方式で噴射し、Ｄ.Ｉウォーター(Ｗａｔｅｒ)洗浄及び乾燥を実施する。
【００６６】
湿式エッチング方式はアンダーカット(Ｕｎｄｅｒ ｃｕｔ)と言う現象が発生することにより、高周波用ではアンダーカット現象を減らすことができるイオンミーリング方式を適用すれば、高精度のマイクロストリップラインを形成することができる。しかし、乾式エッチング方式であるイオンミーリング方式は装置が高価であることが短所であるが、精密部品製作には必須的な工程技術である。
【００６７】
上述のように、電導線２、ビアフィラー電導体４、低抗体５、絶縁膜７及び薄膜電導線８により本発明に係るＭＥＭＳプローブ用抵抗電導線が完成される。
【００６８】
次に、図９に示したように、前記薄膜電導線８の上にバンプパッド１４を形成した後、接着剤１５を利用してＭＥＭＳプローブ１６及びプローブチップ１７を順次に固定させることにより、本発明に係るＭＥＭＳプローブカードを完成する(ステップＳ１２０)。
【００６９】
一方、本発明によれば、図１０に示したように、第２層のＬＴＣＣ基板のビアホールに形成された低抗体５は、第２の層のＬＴＣＣ基板の厚さまたはビアホールの直径によって低抗体５の高さや直径を拡大することができるので、用途によって抵抗値を多様に設計することができる。
【００７０】
<第２の実施例>
図１１は、本発明の実施例に係るＭＥＭＳプローブカードの製造工程フローを示す面であり、図１２乃至図２１は、図１１の各々の工程を説明する図である。
【００７１】
まず、図１２に示したように、本実施例においては、Ｎ個の層で構成されたＬＴＣＣ多層基板１００を用意する(ステップＳ１０)。この層数は基板設計などにしたがって可変であるが、一般的に２０〜３０層程度で構成されている。この時、主に金属配線の金属ではＡｇを使用するが、その組成は必要によって変更することができる。セラミック材料は６０〜７０％以上がガラス成分であり、残りの大部分はアルミナで構成されている。基板の厚さは顧客の要求によって多様化され、通常４〜７ｍｍ程度である。図１２において、符号１は基板上に形成されたビアホール(貫通穴)であり、符号２は基板内に形成された電導線を示す。
【００７２】
ＬＴＣＣ多層基板１００は、Ｎ個のグリーンシート(Ｇｒｅｅｎ ｓｈｅｅｔ)の各々に配線を印刷し、すべての層を積層して１０００℃以下、好ましくは８５０〜９００℃程度で同時焼結して製造すれば、基板の表面がガラス成分とアルミナ成分に区分されてお互いに結合されているので表面が粗い。薄膜パターンを形成するためには、基板表面の粗度は約１μｍ程度以下が要求されるので、機械的なポリシング工程を進行する。基板設計時には基板の撓みを考慮してポリシング厚さより厚く基板を形成した後にポリシングを実施することがよい。通常５０〜１００μｍ程度でポリシングする。その後、基板表面を熱処理する(ステップＳ２０)。
【００７３】
次に、図１３に示したように、ＬＴＣＣ多層基板１００の上部に電導線３とビアフィラー電導体４を形成し、図１４に示したように、安定的な特性を有するＲｕ２Ｏ３酸化物を厚膜抵抗層５として形成する。
【００７４】
このような厚膜抵抗層５は印刷技法で形成された後に焼成される(ステップＳ３０)。
【００７５】
次に、電導線３と厚膜抵抗層５の上にＡｌ２Ｏ３、ＨｆＯ２、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｌａ２Ｏ３などのような高誘電物質(Ｈｉｇｈ−ｋ物質)である絶縁膜を形成するために表面を洗浄した後、ドライ形態のフォトレジスト(ＰＲ：Ｐｈｏｔｏ ｒｅｓｉｓｔｏｒ(感光剤))をラミネート(Ｌａｍｉｎａｔｏｒ)装置を利用して基板の両面に厚く第１のラミネーション工程を実行する(ステップＳ４０)。この時、ラミネートの圧力、温度及び速度をよく調整すると気孔を無くすことができる。もし、ＰＲ内に気孔が発生する場合には再作業しなければならない。ＰＲの厚さは可能であれば厚くすることが重要である。一般的に１２０μｍ以上を使用する。
【００７６】
図１５に示した工程は、第１のＵＶ露光工程(ステップＳ５０)として、感光剤の光を照射してパターンを形成する。第１のマスクは、光を受ける部分が高分子化するように第１のマスクパターンを設計し、例えば、二重露光(Ｄｕａｌ ｅｘｐｏｓｅ)装置を利用して感光剤を感光させる工程である。この時、重要な因子はＵＶ光源のパワーと露光時間である。もし、光源のパワーが強くて露光時間が長くなれば、アンダーディベロップ(Ｕｎｄｅｒ−ｄｅｖｅｌｏｐ)されて希望するパターンより一層大きいパターンが形成され、ＵＶ光源が弱くて露光時間が短ければ、オーバーディベロップ(Ｏｖｅｒ−ｄｅｖｅｌｏｐ)されて希望するパターンより小さいパターンが形成される。
【００７７】
図１６に示した工程は、第１の現像工程(ステップＳ６０)として、感光剤のＰＲパターン６を厚膜抵抗層５の一部表面に形成する。このようなＰＲパターン６の形成は基板にノズルを通じて現像液を噴射することにより短い時間に正確なＰＲパターン６を得ることができる。この時、重要な因子は現像液の濃度、温度、噴射される露出の圧力とコンベヤー(Ｃｏｎｖｅｙｏｒ)ベルトの速度である。溶液の濃度、温度、圧力及び速度の変数をよく調節しなければ、正確なパターンを得にくい。
【００７８】
その後、現像された基板に感光剤のスカム(Ｓｃｕｍ)が残存していれば、基板の表面で絶縁膜の形成がよく行われないので、基板に残存する微量の感光剤のスカムを除去するためにプラズマ装備を利用して真空のＯ２プラズマガス状態でデスカムを実施する。ここで、デスカムは現像作業後に除去されないで残っている微量の感光液のスカムを追加で乾式除去する作業を意味する。
【００７９】
次に、図１７に示したＬＴＣＣ多層配線基板の上に両面の絶縁膜７を形成する工程を実行する(ステップＳ７０)。ＬＴＣＣ基板は多量のボイドを含んでおり、基板の表面がガラス成分で構成されているので耐化学性が悪い。このような短所を補うためにＬＴＣＣ基板の表面に絶縁性が優秀なアルミナ及び安定化ジルコニア膜を形成する。本発明では、成膜速度が速いイオアシスト(Ｉｏｎ ａｓｓｉｓｔ)ＰＶＤ方式、電子ビーム蒸着(Ｅ−Ｂｅａｍ Ｅｖａｐｏｒａｔｉｏｎ)技術であるＰＶＤ方式、ＰＬＤ(Ｐｌｕｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ)方式またはエアロゾル蒸着(Ａｅｒｏｓｏｌ Ｄｅｐｏｓｉｔｉｏｎ)方式で、Ａｌ２Ｏ３、安定化ＺｒＯ２またはＴｉＯ２膜を５〜１０μｍで形成した。好ましくは、エアロゾル蒸着方式を使用する。この時、基板の温度は常温であり、キャリアガス(ｃａｒｒｉｅｒ ｇａｓ：Ｈｅ、Ｏ２)の量、真空チャンバ内の圧力とノズルの構造及び模様をよく調節して絶縁膜７の稠密度を向上させた。
【００８０】
図１８に示した工程は、厚膜抵抗層５の開口のためにＰＲパターン６上の絶縁膜７と感光剤であるＰＲとを除去する工程である(ステップＳ８０)。絶縁膜７は機械的洗浄(Ｍｅｃｈａｎｉｃａｌ ｓｃｒｕｂｂｉｎｇ)方式で除去した後、ＰＲストリップ装置を利用して除去する。ＰＲストリップの実行時、ストリッパー溶液の濃度及びノズル圧力をよく調節して、また超音波を同時に供給すれば、容易にＰＲを除去することができる。この時、超音波パワーの調節が非常に重要である。
【００８１】
図１９に示した工程は、厚膜抵抗層５と絶縁膜７の上に薄膜電導線８を蒸着するための工程である(ステップＳ９０)。薄膜電導線８と絶縁膜７及び厚膜抵抗層５との表面の密着力を増進させるために、密着力が優秀なＴｉまたはＡｌ金属層をスパッタリング方式で２０００Å乃至５０００Å、好ましくは、３０００Åの厚さで蒸着し、すぐＴｉまたはＡｌ金属層の上にＣｕ層間のバリアー(Ｂａｒｒｉｅｒ)役目をするＰd(パラジウム)金属層を５０Å乃至２００Å、好ましくは、７０Å程度で成膜し、最後に主電導線であるＣｕ金属層を２５００Å乃至１００００Å、好ましくは、９０００Å以上で成膜してベース金属層を形成する。
【００８２】
その後、薄膜電導線８を形成するための感光剤を基板の両面に加える第２のラミネーション工程を実行する(ステップＳ１００)。この時、使われる感光剤はパターンの種類や作業条件によって第１のラミネーション工程と同一な形態または異なる形態のＰＲを使用する。
【００８３】
次に、第２のＵＶ露光工程(ステップＳ１１０)として、ドライ形態のネガティブ(Ｎｅｇａｔｉｖｅ：陰性)感光剤を使用するので、マスクパターンを第１のマスクと異なる第２のマスクを使用する。作業変数は第１のＵＶ露光条件と同一であるが、作業条件はＰＲ厚さによって異なる値を有する。
【００８４】
次に、ＰＲの感光剤の現像工程を実行する(ステップＳ１２０)。現像装置は同一の装置を使用することができ、作業条件は相違である。
【００８５】
その後、必要によってＰＲデスカム工程で基板の表面に残存するＰＲスカムを除去する。この工程は一般的に酸素ガスプラズマを利用する。上述したような工程により、図１９に示したような薄膜電導線８が形成される。
【００８６】
また、前記薄膜電導線８の形成工程は、薄膜配線の電気電導度及び高周波線路の電気抵抗を減らすため、金属配線膜を厚くするために電気メッキ方法で金属膜を厚く成膜するメッキ工程である。この時、薄膜電導線８はＴｉ、Ｐｄ、Ｃｕ及びＡｕまたはＡｌ、Ｃｕ、Ｎｉ及びＡｕの複合金属で構成されている。Ｃｕは主電導線で、通常１０〜２５μｍであり、Ｎｉ金属は２〜４μｍ、そしてＡｕ金属は５μｍ未満で成膜する。金属の厚さは応用製品によって相違になる。この時、Ｎｉ金属は選択的に除去できる。すなわち、Ｎｉ金属は、Ｃｕ層とＡｕ層との間の界面の拡散を防止するために、Ａｕ金属層が５μｍ以上、好ましくは、５μｍ〜１０μｍである場合に除去できる。
【００８７】
上述のように、ビアフィラー電導体４、厚膜抵抗層５、絶縁膜７及び薄膜電導線８により、本発明に係るＭＥＭＳプローブカードが完成される。
【００８８】
次に、図２０及び図２１に示したように、バンプパッド１４、接着剤１５、ＭＥＭＳプローブ１６、プローブチップ１７を形成することにより、本発明に係る電子素子テスト装置に使用されるプローブカードが完成される。
【００８９】
また、厚膜抵抗層５、絶縁膜７及び薄膜電導線８を形成する過程では、化学溶液を使った湿式エッチング方式またはイオンミーリング装置及びＡｒ、Ｘｅあるいはまた他の反応性ガスを利用した乾式エッチング方式を使用することができる。
【００９０】
湿式エッチング方式で除去するためには、金属エッチング溶液を選択的にスプレー方式で基板の両面に噴射してＤ.Ｉウォーター洗浄及び乾燥を実施する。
【００９１】
湿式エッチング方式ではアンダーカットと言う現象が発生するので、高周波用部品の場合はアンダーカット現象を減らすことが可能なイオンミーリング方式を適用すれば高精度のマイクロストリップラインを形成することができる。しかし、乾式エッチング方式であるイオンミーリングは装置が高価であることが短所であるが、精密部品製作には必須的な工程技術である。
【００９２】
<その他の実施例>
図２２に示したように、本発明に係るプローブカードの他の実施例は、基板１００の表面に形成された第１の電導パッド２１０、前記基板１００の表面及び前記第１の電導パッド２１０の表面に形成された低抗体３００及び前記基板１００の表面及び前記低抗体３００の表面に形成された第２の電導パッド２２０を含んで構成される。
【００９３】
すなわち、第１の電導パッド２１０と第２の電導パッド２２０との間に低抗体３００が形成されたＳＷＲ(Ｓａｎｄ−Ｗｉｃｈ Ｒｅｓｉｓｔｏｒ)になっている。
【００９４】
このように構成すれば、抵抗を設計するときシート(Ｓｈｅｅｔ)抵抗の定数倍で構成するようになり、バー(Ｂａｒ)型抵抗に比べて、１）低抗体と電極を同一な面に設計することで電導パッドの面積を減らすか除去することが可能になって高密度回路の設計が可能であり、２）連続される電導線と連結するとき別の電導線なしに積層構造の電導線を設計することができる。
【００９５】
また、本発明によれば、数Ω以下の抵抗設計時に非常に有用に設計が可能であり、自体抵抗の表面保護で既存の保護膜が不必要になり、原材料の節減効果で親環境的な回路設計が可能である。
【００９６】
また、薄膜、厚膜の抵抗設計時に反映が可能であり、高密度回路の設計が可能であり、キャパシター上に抵抗設計が可能である。
【００９７】
以下、図２に示したハイブリッド集積回への形成方法について説明する。
【００９８】
まず、基板１００の表面に第１の電導パッド２１０を形成する。
【００９９】
次に、前記基板１００の表面及び前記第１の電導パッド２１０の表面に低抗体３００を形成する。
【０１００】
その後、前記基板１００の表面及び前記低抗体３００の表面に第２の電導パッド２２０を形成する。
【０１０１】
１次印刷で形成される前記第１の電導パッド２１０は、１次電導体としてＡｇ、Ｐｄ、Ｐｔ、Ｔｉなどが微量含まれたＡｇペーストである。
【０１０２】
前記印刷工程は、一般的なスクリーンプリンティング(Ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ)工程を適用することができる。
【０１０３】
２次印刷で形成される前記低抗体３００はＲｕ２Ｏ３の酸化物からなり、電気抵抗は１０Ｋ〜１０ＭΩ抵抗を使用することができる。本発明では３〜８ＭΩを使用した。
【０１０４】
印刷回数は３〜７回までであり、これは要求する抵抗値によって変更可能である。
【０１０５】
また、熱処理温度はおおよそ５００〜９００℃の間である。
【０１０６】
３次印刷で形成される第２の電導パッド２２０は、１次印刷と同一な条件で形成すればよい。
【０１０７】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。
【産業上の利用可能性】
【０１０８】
上述のように、本発明に係るＭＥＭＳプローブカード及びその製造方法によれば、ビアホール内に低抗体を充填することにより安定的な抵抗値を得ることができ、抵抗値の比調節が容易であり、半導体チップなどのテスト時に大きい電力変化に安定的に使用できるという効果がある。
【０１０９】
また、本発明に係るＭＥＭＳプローブカード及びその製造方法によれば、抵抗電導線の形成のためのパターン及び追加工程なしに既存のＬＴＣＣ多層基板の製造工程をそのまま使用できるという効果も得られる。
【０１１０】
また、本発明に係るＭＥＭＳプローブカード及びその製造方法によれば、電子素子テスト装置で電力パワーを容易に設計及び製造することができる。
【０１１１】
また、本発明に係るＭＥＭＳプローブカード及びその製造方法によれば、ＬＴＣＣ多層基板の高温でも安定的な特性を持たせることができる。
【符号の説明】
【０１１２】
１  ビアホール
２、１０  導電性ライン
４、１１  ビア充填導体
５  抵抗体
６  ＰＲパターン
７  絶縁層
８  薄膜導電性ライン
１２  薄膜抵抗体
１３  薄膜導電性ライン
１４  バンプパッド
１５  接着剤
１６  ＭＥＭＳプローブ
１７  プローブ先端
１００  ＬＴＣＣ多層基板
【図１】
2011518336.tif 000003
【図２】
2011518336.tif 000004
【図１１】
2011518336.tif 000005
【図３】
2011518336.tif 000006
【図４】
2011518336.tif 000007
【図５】
2011518336.tif 000008
【図６】
2011518336.tif 000009
【図７】
2011518336.tif 000010
【図８】
2011518336.tif 000011
【図９】
2011518336.tif 000012
【図１０】
2011518336.tif 000013
【図１２】
2011518336.tif 000014
【図１３】
2011518336.tif 000015
【図１４】
2011518336.tif 000016
【図１５】
2011518336.tif 000017
【図１６】
2011518336.tif 000018
【図１７】
2011518336.tif 000019
【図１８】
2011518336.tif 000020
【図１９】
2011518336.tif 000021
【図２０】
2011518336.tif 000022
【図２１】
2011518336.tif 000023
【図２２】
2011518336.tif 000024
【国際調査報告】
2011518336.tif 000025
2011518336.tif 000026
2011518336.tif 000027
2011518336.tif 000028