(57)【要約】  一実施形態において、本発明は、最上層に組み込まれたデバイスが、標準的な高抵抗基板に組み込まれた同じデバイスと同様の特性を有するように構成された基盤を提供する。本発明の基板は標準的な抵抗を有する基底材と、望ましくは約１０００Ｏｈｍ−ｃｍより大きい高抵抗を有する基底材上に配置された半導体層と、高抵抗層の上に配置された絶縁層と、絶縁層の上に配置された最上部層とを含む。本発明はこのような基板の製造方法も提供する。
2011524650.tif 000002
【特許請求の範囲】
【請求項１】
中に組み込まれるデバイスのための、高抵抗（ＨＲ）特性を有する基板を製造する方法であって、
第１の抵抗を有する基底材を提供するステップと、
前記基底材の上にＨＲ半導体層を提供するステップであって、前記ＨＲ半導体層は２０ｎｍと５０００ｎｍの間の厚さと、前記基底材の前記第１の抵抗より大きい抵抗とを有する、ステップと、
前記ＨＲ半導体層の上またはドナー基板の表面に１０ｎｍと２００ｎｍの間の厚さを有する絶縁層を提供するステップと、
前記ドナー基板を用いて前記基板を組み立てるステップと、
前記ドナー基板の部分の厚さを減少させるステップと
を含むことを特徴とする方法。
【請求項２】
前記基底材の前記抵抗は８Ｏｈｍ−ｃｍと３０Ｏｈｍ−ｃｍの間の標準的な抵抗であって、前記ＨＲ半導体層の前記抵抗は１０3から１０4Ｏｈｍ−ｃｍよりも大きいことを特徴とする請求項１に記載の方法。
【請求項３】
前記ＨＲ半導体層を提供するステップは、ドープされていないシリコン層を堆積させるステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記ＨＲ半導体層内部に窒素イオンを埋め込むステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記絶縁層を提供するステップは、前記絶縁層を堆積させる１または複数のステップと、前記ＨＲ半導体層または前記ドナー基板の前記表面を酸化させるステップとをさらに含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記絶縁層は前記ドナー基板の前記表面に提供され、前記組み立てるステップは、前記基板を、前記ドナー基板の前記表面の前記絶縁層と接触させるステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項７】
前記ＨＲ半導体層を提供する前記ステップの以前に、前記基底材の上に２０ｎｍより大きい厚さを有する拡散バリア層を提供するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項８】
最上部の半導体層の中に１または複数の電子デバイスを組み込むステップをさらに含み、前記組み込まれたデバイスは、０．１ＧＨｚ以上の周波数で作動させられる場合、１または複数の信号の損失の減少および信号対ノイズ比の向上を含むＨＲ特性を有することを特徴とする請求項１に記載の方法。
【請求項９】
中に組み込まれるデバイスのための、高抵抗（ＨＲ）特性を有する基板であって、
第１の抵抗を有する基底材と、
前記基底材の上に配置されたＨＲ半導体層であって、前記基底材の前記第１の抵抗より大きい抵抗とを有する、ＨＲ半導体層と、
前記ＨＲ半導体層の上に配置された絶縁層と、
前記絶縁層の上に配置され、デバイスの組み込みに適している最上部の半導体層と
を含むことを特徴とする基板。
【請求項１０】
前記基底材の前記抵抗は８Ｏｈｍ−ｃｍと３０Ｏｈｍ−ｃｍの間の標準的な抵抗であって、前記ＨＲ半導体層の前記抵抗は１０3から１０4Ｏｈｍ−ｃｍよりも大きいことを特徴とする請求項９に記載の基板。
【請求項１１】
前記基底材は、１または複数の、クオーツ、単結晶シリコン、多結晶シリコン、多結晶シリコンカーバイド、または多結晶アルミニウムナイトライドを含むことを特徴とする請求項９に記載の基板。
【請求項１２】
前記ＨＲ半導体層は１または複数の、ドープされていないアモルファスシリコン、またはドープされていない多結晶シリコンとを含むことを特徴とする請求項９に記載の基板。
【請求項１３】
前記ＨＲ半導体層は１０13／ｃｍ3から１０15／ｃｍ3の間の濃度の窒素種をさらに含むことを特徴とする請求項９に記載の基板。
【請求項１４】
前記ＨＲ半導体層の前記厚さは２０ｎｍと５０００ｎｍの間であることを特徴とする請求項９に記載の基板。
【請求項１５】
前記基底材と前記ＨＲ半導体層との間に配置された、２０ｎｍより大きい厚さを有する拡散バリア層をさらに含むことを特徴とする請求項９に記載の基板。
【請求項１６】
前記拡散バリア層は、シリコンダイオキサイト、窒化物を多く含むシリコンナイトライド、およびシリコンナイトライドを含む１または複数の層を含むことを特徴とする請求項１５に記載の基板。
【請求項１７】
前記絶縁層は１０ｎｍと２００ｎｍの間の厚さを有し、１または複数の、シリコンダイオキサイト、シリコンナイトライド、高ｋ誘電体材料、低ｋ誘電体材料、またはシリコンオキサイトを含むことを特徴とする請求項９に記載の基板。
【請求項１８】
前記最上部の半導体層は単結晶シリコンを含むことを特徴とする請求項９に記載の基板。
【請求項１９】
前記最上部の半導体層内に組み込まれた１または複数の電子デバイスをさらに含むことを特徴とする請求項９に記載の基板。
【請求項２０】
前記ＨＲ特性は、組み込まれたデバイスが０．１ＧＨｚ以上の周波数で作動する場合、１または複数の信号の損失の減少および信号対ノイズ比の向上を含むことを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の最上層に形成されたデバイスが標準的な高抵抗基板の中に形成された同じデバイスと同様の特性を有するように構造化された該基板、およびこのような基板の製造方法に関する。
【背景技術】
【０００２】
高電気抵抗「ＨＲ」基板を有する、既知の基板の例が特許文献１および特許文献２に開示されている。このような既知の基板は一般的に、高周波デバイスが内部、または上に形成される最上層と、最上層の下に絶縁層と、高抵抗基底材とを含む。場合によっては、基板の高電気抵抗の特性をさらに改良させるために、追加の層を絶縁層と基底材との間に挿入することも有り得る。
【０００３】
既知のＨＲ基板が、クロストークの減少に起因して、基底材内部の信号の損失の減少、または信号対ノイズ比の改良をもたらすため、改良された性能を有するデバイスに適しているとはいえ、主要な欠点を抱えている：コストが高くなることがあることである。これは既知のＨＲ基板が、従来の、ＨＲ基板でない基底材と比較して高い値段が付けられた高抵抗基底材を内蔵しているという事実に一部起因している。高いコストは、基板が、消費者製品通信市場などの、値段に敏感な製品に組み込むためにデバイスの製作に使用される場合に特に問題である。
【０００４】
ＨＲ基底材の製造が追加の工程を必要とするという理由で、しばしばＨＲ基底材のコストが上昇する。単結晶シリコンの場合、この追加の工程はしばしば、基底材内に存在する残留酸素を沈殿させるための複数の工程および長期間のアニーリングを含む。これらの追加の工程は、たとえば絶縁層と基底材との間への追加の層の形成、または、基板の高抵抗をさらに増加または維持するための基底材の表面の層の除去などをも含みうる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００６／０１６６４５１号明細書
【特許文献２】米国特許出願公開第２００７／００３２０４０号明細書
【発明の概要】
【０００６】
本発明は高抵抗「ＨＲ」基板を提供する−これは、基板の最上層に形成されたデバイスが標準的な高抵抗基板の中に形成された同じデバイスと同様の特性を有するように構造化された基板である−これらは、既知のＨＲ基板より製造が簡単であり、コストが低い。この発明のＨＲ基板は、マイクロエレクトロニクス、光エレクトロニクス、光起電力技術、マイクロエレクトロメカニカルデバイス、および、特に、遠隔通信またはラジオ検波への応用において見られることができるラジオ波デバイスなどの一般的に１００ＭＨｚ以上の高周波において作動するデバイスに応用される。
【０００７】
一般に、本発明は、既知の高コストのＨＲ基板を、最上層および基底材を含む低コストＨＲ基板に置き換える。最終的な基板の高抵抗を提供するために基底材の高抵抗に依存する代わりに、本発明は、より低いコスト、高抵抗の半導体材料の表面層を有する基底材を用いて、最終的な基板の高抵抗を提供する。したがって、基底材は標準的な抵抗と、任意に低品質とを有することができ、よってより低いコストであることができる。本発明はＨＲ基板を製造する低コストの方法も提供する。
【０００８】
詳細には、本発明は、標準的な抵抗を有する基底材と、基底材基板の上に高抵抗半導体層と、高抵抗層の上に絶縁層と、絶縁層の上に最上層とを含む高抵抗特性を有する基板を提供する。高抵抗半導体層は１０００Ｏｈｍ／ｃｍ以上の抵抗率を持ち得る。選択的に、提供された基板は、基底材と半導体層との間に配置された拡散バリア層をさらに含む。
【０００９】
本発明は、高抵抗の特性を有する基板の製造方法も提供する。本方法は、標準的な抵抗を示す基底材を提供するステップと、第１の中間構造を形成するために基底材基板上に高抵抗半導体層を形成するステップと、第１の中間構造の上に絶縁層を提供するステップと、第２の中間層を形成するために中間層をドナー基板を用いて構築するステップと、最終的に、基板を形成するために第２の中間構造のドナー基板の厚さを小さくするステップとを含む。任意に、本発明の方法は、高抵抗半導体層を形成するステップの以前に、基底材の上に拡散バリア層を提供するステップをさらに含む。
【００１０】
本発明のほかの特性および利点は、例示ではあるが限定ではない実施形態を説明する、添付の図を参照する以下の記述によって明らかになるであろう。
【図面の簡単な説明】
【００１１】
【図１】本発明の基板の一実施形態を示す図である。
【図２】本発明の基板のほかの実施形態を示す図である。
【図３ａ】基板の製造方法の一実施形態を説明する図である。
【図３ｂ】基板の製造方法の一実施形態を説明する図である。
【図３ｃ】基板の製造方法の一実施形態を説明する図である。
【図３ｄ】基板の製造方法の一実施形態を説明する図である。
【図３ｅ】基板の製造方法の一実施形態を説明する図である。
【図４ａ】基板の製造方法のほかの実施形態を説明する図である。
【図４ｂ】基板の製造方法のほかの実施形態を説明する図である。
【図４ｃ】基板の製造方法のほかの実施形態を説明する図である。
【図４ｄ】基板の製造方法のほかの実施形態を説明する図である。
【図４ｅ】基板の製造方法のほかの実施形態を説明する図である。
【図４ｆ】基板の製造方法のほかの実施形態を説明する図である。
【発明を実施するための形態】
【００１２】
ここで述べる望ましい実施形態および特別な例は、本発明の範囲の例であり、本発明を限定するものではないとみなされるべきである。本発明の範囲は、特許請求の範囲を参照して決定されるべきである。
【００１３】
図１は、基板１の最上層に形成されたデバイスが標準的な高抵抗基板の中に形成された同じデバイスと同様の特性を有するように構造化された基板１の本発明による実施形態を示している。本発明のこれら基板を、本明細書内では、さらに簡潔に「ＨＲ基板」と呼ぶ。基板１は、たとえば３００ｍｍ、２００ｍｍ、または他の直径などの、最終的な用途に応じた直径を有し得る。
【００１４】
基板１は最上層５を含み、最上層５の中または上にデバイスが最終的に形成される。いくつかの場合、デバイス、たとえば既知のＣＭＯＳデバイスは最上層５の直接上に、および中に既知の技術によって形成されることができる。他の場合、たとえばガリウムナイトライドＨＥＭＴデバイスでは、さらなる層（図１には示されていない）が最上層５の上に提供される。最上層は、デバイスの用途、たとえば単結晶シリコン、シリコンカーバイト、ガリウムナイトライド、および同様のものに従って選択された様々な材料を含むことができる。最上層５の厚さも、デバイスの用途、必要性、および製造の可能性に応じて選択されることができるが、典型的には約１０ｎｍと１ミクロンの間をとる。最上層５の厚さは基板１のＨＲ特性に影響を与えないことに注意されたい。
【００１５】
ＨＲ基板１は絶縁層４も含み、絶縁層４の上に最上層５が配置される。シリコン二酸化物はシリコン基板の酸化または堆積のどちらかによって容易に形成されることができることから、絶縁層４は通常シリコン二酸化物を含む。絶縁層はシリコンナイトライド、高ｋ誘電材料、低ｋ誘電材料、またはこれらのような材料の層の組み合わせも含むことができる。絶縁層の厚さは数ｎｍから１０ｎｍまで、１００ｎｍまで、最大２００ｎｍまで、または他の厚さで形成されることができる。
【００１６】
ＨＲ基板１は、従来技術において知られているものと対照的に、標準的な抵抗を有する基底材２も含む。標準的な抵抗の基底材はＨＲ特性を提供するように設計されてきておらず、よって特定のタイプの基底材およびドーピングレベルに対して標準の、または通常の抵抗を有している。たとえば、標準の、または通常の抵抗は約８Ｏｈｍ−ｃｍから約３０Ｏｈｍ−ｃｍの間の値をとり得る。このような標準の抵抗の基底材はＨＲ基底材よりもコストがかからず、さらに、効率的な結晶の特性または他の特徴を有するように選択されることが出来る。たとえば、基底材は、クオーツ、多結晶シリコン、多結晶シリコンカーバイト、多結晶アルミニウムナイトライド、および同様のものを含むことが出来る。これは、先行の製造ステップで使用された再生シリコンウエハであることも出来る。
【００１７】
ＨＲ基板１は、基底材基板の上であり絶縁層４の下であるように配置された高抵抗半導体層３も含むことが出来る。基板１の高抵抗が主に半導体層３の高抵抗から生じていることから、ＨＲ半導体層が、基板１の抵抗が所望の用途に適するような十分な抵抗および十分な厚さを有していることが望ましい。望ましい実施形態において、ＨＲ半導体層３は、約１０3Ｏｈｍ−ｃｍ以上、またはさらに望ましくは約１０4Ｏｈｍ−ｃｍ以上の抵抗、および２０ｎｍから５０００ｎｍの間の厚さを有する。
【００１８】
ＨＲ半導体層３は、ドーピングの欠乏（または意図的なドーピングの欠乏）、たとえば望ましくは約５×１０12／ｃｍ3以下のｐ型またはｎ型ドーパントのいずれかの濃度を有しているという理由で高抵抗を有するアモルファスシリコンを含むことが望ましい。任意的に、この層の抵抗は、たとえば１０13／ｃｍ3から１０15／ｃｍ3の間の密度の窒素種のドーパントによって増強されることができる。アモルファスシリコン層は、低コストで、多くのタイプの基底材の上に提供されることができることから、アモルファスシリコン層が望ましい。ＨＲ半導体層３は、多結晶シリコン、または望ましさは下回るが、単結晶シリコンも含むことができる。
【００１９】
図２は、先の実施形態の対応する要素に似通った複数の要素を含む、本発明のＨＲ半導体層１１のほかの実施形態を示している。似通った要素は、標準、または通常の抵抗を有する基底材２と、基底材基板の上に配置され、望ましくは１０3Ｏｈｍ−ｃｍより大きい抵抗を有する高抵抗半導体層３と、高抵抗層３の上に配置された絶縁層４と、絶縁層の上に配置された最上層５を含む。これら要素の先の記述は本明細書では繰り返さない。
【００２０】
先の実施形態とは対照的に、ＨＲ基板１１は基底材２の上でかつ高抵抗半導体層３の下に拡散バリア層６も含む。
【００２１】
拡散バリアは、高抵抗を恐らく減少させるであろう、基底材からＨＲ半導体層への混入物質またはドーパントの拡散を回避するかまたは制限する。このような拡散バリアは、基底材２がこのようなドーパントまたは混入物質を含んでいるかもしれない場合に特に有利である。拡散バリア層６は、シリコン二酸化物、シリコンナイトライド、これら材料の組み合わせ、または他の物質の単一の、または複数の層を含むことができ、少なくとも２０ｎｍの厚さを有することができる。望ましい実施形態において、拡散バリア層６は窒化物を多く含むシリコンナイトライド、たとえば、化学量論の、たとえばＳｉ3Ｎ4のシリコンナイトライドよりも多くの窒素原子を含有するＳｉXＮY、を含む。たとえばプラズマでアシストされることもある化学蒸着によって形成された窒化物を多く含むシリコンナイトライドは、拡散バリアと高抵抗誘電体のどちらとしても知られている。
【００２２】
最上層５から高抵抗半導体層３へのドーパントおよび混入物質の拡散は、同様に、絶縁層４によって制限されるか妨げられ、この層として適切な材料を選択することでさらに減少させることができることを理解すべきである。たとえば、絶縁層４は、効果的な拡散バリア層としての役目を果たすことができる窒化物を多く含むシリコンナイトライド層を含むことができる。
【００２３】
この望ましい実施形態の拡散バリア層６は、ドーパントまたは混入物質の高抵抗半導体層３への拡散を効果的に妨げる役目を単純に果たすよりも利点を有する。この拡散バリア層も、基板の高抵抗に寄与することができる高抵抗誘電体であり、高抵抗半導体層３へ移動させ、高抵抗半導体層の抵抗をさらに増やすことができるＮ種のソース形成することができる。
【００２４】
図３ａから３ｅは本発明の基板１の製造方法の実施形態を示す。
【００２５】
図３ａは、標準の抵抗を有する最初の基底材２を示しており、たとえば約８Ｏｈｍ−ｃｍと約３０Ｏｈｍ−ｃｍの間の抵抗を有する単結晶シリコンウエハを含むことができる。
【００２６】
図３ｂは、基底材２の上に高抵抗半導体層３を取り付けるおよび／または形成することによって第１の中間構造７を形成する次のステップを示している。ＨＲ半導体層３は、たとえば、化学蒸着または物理的気相成長法の手法によって基底材２の上にドープしていないアモルファスまたは多結晶シリコン層を堆積させることによって形成されることができる。
【００２７】
図３ｃおよび３ｄは、第１の中間構造７の上に絶縁層４を形成および／または取り付けする、次のステップの選択肢を示している。図３ｃに示されている選択肢は、第１の中間構造のＨＲ半導体層３の上に絶縁材料を堆積させることによって絶縁層４を形成するステップを含む、またはドープしていないシリコンＨＲ半導体層３を酸化させることによってこの層がシリコンを含む。
【００２８】
図３ｄに示されている選択肢は、第１に、ドナー基板８の、主に上、または中に絶縁層４を形成し、第２に、図３ｅの第２の中間構造９を形成するために第１の中間構造７とドナー基板８を組み合わせる際に、絶縁層４を第１の中間構造７の上に取り付ける。任意に、ドナー基板８は最初に表面の絶縁層を含むことができる。
【００２９】
図３ｅは、第１の中間構造７とドナー基板８とを接着して第２の中間構造９を形成する更なるステップを示している。図３ｃの選択肢において、第１の中間構造７はすでに絶縁層４の表面を有している；図３ｄの選択肢において、ドナー基板８は絶縁層４の表面を有している。任意に、ドナー基板８と第１の中間構造７との接着が、組立のステップの以前に、中間構造７および／または基板８および／または絶縁層４の露出した表面を研磨するさらなるステップによって、容易になされることができる。
【００３０】
図示されていない最終のステップにおいて、第２の中間構造９のドナー基板８の厚さは、既知の厚さを減少させる技法、たとえば研磨（ｇｒｉｎｄ）とエッチバック（ｅｔｃｈ  ｂａｃｋ）技法、ＳｍａｒｔＣｕｔ（商標）技法（イオン注入および割れ目形成を実行する）、または他の技法によって最終の基板１を形成するために、減少する。
【００３１】
組立および／または厚さを減少させるステップの間、熱処理を施すことが好都合であることがある。このような処理が高抵抗半導体層３の性質を、たとえば、最初の堆積していたようなアモルファス層から、熱処理後多結晶層３へ変化させることがあるとしても、この層の高抵抗は実質変化しないと予想される。
【００３２】
図４ａから４ｆはＨＲ基板１１の製造方法の実施形態を示しており、記述されているように、基底材２の上でかつＨＲ半導体層３の下に拡散バリア層６を含む。本実施形態は、先の実施形態と類似性、たとえば、材料の性質、材料の抵抗レベル、組立以前の任意の研磨のステップを有している。これらステップの前出の記述は本明細書では繰り返さない。
【００３３】
図４ａは、標準の抵抗を有している最初の基底材２を示している。
【００３４】
図４ｂは、望ましくは、窒化物を多く含むシリコンナイトライド材料の（任意でプラズマで増強された）化学蒸着によって、拡散バリア層６が基底材２の上に形成および／または取り付けられる、次のステップを示している。拡散バリア層６は製造工程において、より、順応性を有する。
【００３５】
図４ｃは、拡散バリア層６の上にＨＲ半導体層３を形成および／または取り付けるさらなるステップを示している。
【００３６】
図４ｄおよび４ｅは、ＨＲ半導体層３の上に絶縁層４を形成および／または取り付ける、選択するステップを示している。これらのステップは図３ｃおよび３ｄに示したステップと似通っており、対応する前出の記述は本明細書では繰り返さない。
【００３７】
図４ｆは、中間構造をドナー基板８と組み合わせて第２の中間構造９を形成するさらなるステップを示している。
【００３８】
最終のステップにおいて（図示されていない）、第２の中間構造９のドナー基板８の厚さは、既知の厚さを減少させる技法によって、最終的な基板１１を形成するために減少させられる。
【００３９】
任意に、たとえば、窒素種が処理の間に高抵抗層３に移動する程度に窒化物を多く含む拡散バリア層６を形成することにより、窒素種をＨＲ半導体層３に導入することによって、または、最上層５および絶縁層４を通して窒素種、たとえば窒素イオンの埋め込むことによってＨＲ半導体層３の抵抗をさらに増加させることができる。望ましい窒素種の濃度は１０13／ｃｍ3から１０15／ｃｍ3の間である。
【図１】
2011524650.tif 000003
【図２】
2011524650.tif 000004
【図３ａ】
2011524650.tif 000005
【図３ｂ】
2011524650.tif 000006
【図３ｃ】
2011524650.tif 000007
【図３ｄ】
2011524650.tif 000008
【図３ｅ】
2011524650.tif 000009
【図４ａ】
2011524650.tif 000010
【図４ｂ】
2011524650.tif 000011
【図４ｃ】
2011524650.tif 000012
【図４ｄ】
2011524650.tif 000013
【図４ｅ】
2011524650.tif 000014
【図４ｆ】
2011524650.tif 000015
【国際調査報告】
2011524650.tif 000016
2011524650.tif 000017