(57)【要約】  本発明は、互いに電気的に接続された電界効果トランジスタおよび抵抗スイッチを含む電子機器に関する。前記電子機器において、前記抵抗スイッチは、低抵抗の状態と高抵抗の状態との間で切り替えられるように構成される。【選択図】図２ａ
2011530252.tif 000002
【特許請求の範囲】
【請求項１】
互いに電気的に接続された電界効果トランジスタ（１）及び抵抗スイッチ（１７）を備え、
前記抵抗スイッチ（１７）は、低抵抗の状態と高抵抗の状態との間で切り替えられるように構成される、電子機器。
【請求項２】
前記装置は、層状構造を含み、
前記抵抗スイッチ（１７）は、電解効果トランジスタ（１）の上部に配置される、請求項１に記載の電子機器。
【請求項３】
前記抵抗スイッチ（１７）は、電解効果トランジスタ（１）のゲート（１１）の上部に配置され、
前記抵抗スイッチ（１７）の第１コンタクト（ｃｏｎｔａｃｔ）（１３）は、ゲート（１１）の反対側の抵抗スイッチ（１７）の上部に備えられ、
前記第１コンタクト（ｃｏｎｔａｃｔ）（１３）は、電解効果トランジスタ（１）のソース（７）及びドレイン（９）の一方に電気的に接続される、請求項１または２に記載の電子機器。
【請求項４】
前記抵抗スイッチ（１７）の第２コンタクト（ｃｏｎｔａｃｔ）（１５）は、電解効果トランジスタ（１）のゲート（１１）と抵抗スイッチ（１７）との間に備えられる、請求項３に記載の電子機器。
【請求項５】
前記第２コンタクト（ｃｏｎｔａｃｔ）は、前記電解効果トランジスタ（１）のソース（７）及びドレイン（９）の他方に電気的に接続される、請求項５に記載の電子機器。
【請求項６】
前記電解効果トランジスタ（１）のゲート電極（１２）は、抵抗スイッチ（１７）の第２コンタクト（ｃｏｎｔａｃｔ）として形成される、請求項３に記載の電子機器。
【請求項７】
前記抵抗スイッチ（１７）は、抵抗スイッチを表す、分子層と金属−絶縁体−金属接合（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ  ｊｕｎｃｔｉｏｎ）の一方である抵抗スイッチング材料（５）を含む、請求項１〜６のいずれか１項に記載の電子機器。
【請求項８】
電気的な配線（ｅｌｃｔｒｉｃａｌ  ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）（１９，２１）は、前記第１コンタクト（ｃｏｎｔａｃｔ）（１３）と前記電解効果トランジスタ（１）の前記ソース及びドレイン（９）の一方との間に配置され、
前記電解効果トランジスタ（１）の前記ソース及びドレイン（９）は、前記装置の主平面に対して垂直な方向に延長する、請求項１〜７のいずれか１項に記載の電子機器。
【請求項９】
電子機器のアレイを形成するように、互いに電気的に接続された、請求項１〜８のいずれか１項に記載の電子機器を１または２以上備える、論理回路。
【請求項１０】
前記電子機器は、１または複数のＮＡＮＤ及びＮＯＲゲートを形成するように配置されている、請求項９に記載の論理回路。
【請求項１１】
電解効果トランジスタ（１）を製造するための基板を加工するステップと、
前記電解効果トランジスタ（１）の上部に抵抗スイッチング材料（５）の層を蒸着し（ｄｅｐｏｓｉｔｉｎｇ）、抵抗スイッチ（１７）を形成するステップと、
前記電解効果トランジスタ（１）のソース（７）とドレイン（９）の少なくとも一方と、前記抵抗スイッチ（１７）との間に、電気的な接触を与えるステップと、
を含む、電子機器の製造方法。
【請求項１２】
ゲート（１１）の反対側の抵抗スイッチング材料（５）の上部に抵抗スイッチ（１７）の第１の電気コンタクト（ｆｉｒｓｔ  ｅｌｅｃｔｒｉｃａｌ  ｃｏｎｔａｃｔ）（１３）を配置し、前記第１コンタクト（ｃｏｎｔａｃｔ）（１３）と前記電解効果トランジスタ（１）の前記ソース及びドレイン（９）の一方との間に、第１の電気的な配線（１９）を形成する、請求項１１に記載の方法。
【請求項１３】
前記ゲート（１１）と前記抵抗スイッチング材料（５）との間に、前記抵抗スイッチ（１７）の第２コンタクト（ｃｏｎｔａｃｔ）（１５）を配置するステップを含む、請求項１２に記載の方法。
【請求項１４】
前記第２コンタクト（ｃｏｎｔａｃｔ）（１５）と前記電解効果トランジスタ（１）の前記ソース及びドレイン（９）の他方との間に、第２の電気的な配線（２１）を形成する、請求項１３に記載の方法。
【請求項１５】
前記ゲート（１１）のゲート電極（１２）を前記抵抗スイッチ（１７）の第２コンタクト（ｃｏｎｔａｃｔ）として形成するステップを含む、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に関し、特に、例えば、ＦＰＧＡ（ｆｉｅｌｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ）のような論理回路における用途のための電子機器に関する。
【背景技術】
【０００２】
エレクトロニクス製品の転換の時間は、２０世紀の６０年代初頭から、継続的に短くなってきている。これは、利益を上げる期間の短縮化によるものであって、その結果として、新製品のための開発期間を短縮でき、かつ、製品コストを削減できる再構成可能な電子回路の上が増加してきている（非特許文献１）。
【０００３】
再構成可能な機器を形成するためには、Ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙｓ（ＦＰＧＡｓ）が一般に使用される。Ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙは、プログラム可能な論理要素及びプログラム可能な配線を含む半導体デバイスである。プログラム可能な論理要素は、例えばＡＮＤやＸＯＲのような基本的な論理ゲートの機能、または、例えばデコーダのようなより複雑な組み合わせの機能、または、数学的な機能を実現するためにプログラムされ得る。ＦＰＧＡｓはまた、記憶要素を含む。プログラム可能な配線は、ＦＰＧＡが製造された後に、任意の論理機能を実装するために、必要に応じて論理要素の相互接続を可能にする。
【０００４】
ＦＰＧＡｓは、一般的な目的の処理装置と物理的に最適化されたマクロとの間のまずまずの妥協案である（非特許文献２）。しかしながら、公知のＦＰＧＡｓの性能は、集積密度、速度及びエネルギー効率の観点から、大量生産に使用するにはまだ低すぎる。
【０００５】
再構成可能性（ｒｅ−ｃｏｎｆｉｇｕｒａｂｉｌｉｔｙ）を実現するための一般的なｐｒｏｇｒａｍｍａｂｌｅ  ｌｏｇｉｃ  ａｒｒａｙ（ＰＬＡ）を図１に示した。ＰＬＡは、２つのクロスバーからなる。上段のクロスバーは、いわゆる「ＡＮＤ」面であり、下段のクロスバーは、いわゆる「ＯＲ」面である。クロスバーは、ダイオードからなる。選択された接点においてのみ、ダイオードは機能しているが、他の接点では、ダイオードは機能しておらず、絶縁している。クロスバーの交点におけるダイオードの構成に応じて、全てのブール関数を算出することができる。これは、図１における２つの論理機能に示されている。ＰＬＡｓの欠点は、電力効率が低いことである。たとえ安定した条件であっても、ダイオードレジスタ（ｄｉｏｄｅ−ｒｅｓｉｓｔｏｒ）の論理に依存して、電力は抵抗内に消散される。このことは、低い電力供給で高い集積密度を得るためにＰＬＡｓを使用することを妨げるものである。
【０００６】
再構成可能な機器の新しい概念が、２００５年にＬｉｋｈａｒｅｖらによって提案された（非特許文献３，４）。ＣＭＯＳ回路が、分子クロスバーと組み合わされている。ＣＭＯＳ層は、小さなピンにより分子クロスバーに接続される多くの変換機からなる。この分子クロスバーは、シリコンウェハ上に蒸着される。クロスバー中の分子層は、スイッチの機能性を有する。すなわち、上部及び下部の電極の各接点で、分子層の伝導性の状態を、伝導状態と絶縁状態との間で切り替えることができる。クロスバー内の異なる接点で異なった切り替えを行うことにより、このアーキテクチャが異なる機能性を実現することができる。ＰＬＡｓと同様に、ＣＭＯＬの概念も配線されたＯＲ論理に依存している。しかしながら、この論理また、電力効率が低く、低い電力で高い集積密度を実現することは困難である。
【０００７】
２００７年に、抵抗スイッチング要素のクロスバーを有するＣＭＯＳ回路と組み合わせるためのｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｎａｎｏｗｉｒｅ  ｉｎｔｅｒｃｏｎｎｅｃｔｓ（ＦＰＮＩ）という新しい概念が、Ｈｅｗｌｅｔｔ  Ｐａｃｋａｒｄにより発表された（非特許文献５）。この概念は、ＬｉｋｈａｒｅｖらのＣＭＯＬ概念に基づいている。ＣＭＯＬ概念で見られるような、抵抗スイッチング要素のクロスバーが、ＣＭＯＳウェハ上に蒸着されている。ＣＭＯＬ概念とは異なり、ＣＭＯＳ層は、変換機のみからなるわけではなく、完全な論理機能、例えば、ＮＡＮＤ，ＮＯＲまたは緩衝セル（ｂｕｆｆｅｒ  ｃｅｌｌｓ）からなる。この完全な論理は、ＣＭＯＳ層で算出される。ＣＭＯＳ層の上部のクロスバーは、シリコンウェハの異なる基盤セル（ｂａｓｅ  ｃｅｌｌｓ）にのみ接続する。
【０００８】
この概念は、電力効率の問題を解決する。完全なＣＭＯＳ基盤セルの使用のために、これらの機器は、非常に電力効率がよく、非常に高い集積密度を示す。しかしながら、完全な単位セル（ｕｎｉｔａｒｙ  ｃｅｌｌｓ）を選択することにより、拡張のための再構成可能な回路の柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）が制限される。
【０００９】
単位セルの特定の選択が、特定のタスクに最も適しているようにすることができる。しかし、このことは、その特定の選択が、他のタスクには適していないか、または、効率的でないという問題を含んでいる。
【００１０】
特に、基盤セルが論理命題（ｌｏｇｉｃ  ｕｎｉｖｅｒｓａｌ）を維持するために非常に簡易なものに維持されている場合、すなわち、基盤セルが変換機のみからなる場合、ＦＰＮＩ概念は、その高い集積密度を失うため、クロスバーの全ての電極が、単一のＣＭＯＳ基盤セルにのみ接続され得る。従って、与えられた領域でのＣＭＯＳ基盤セル間の限定された数の接続しか存在しない。この接続の数は、所望のＦＰＧＡの機能性を得るために、低い機能性を有する単位セルを組み合わせるのには十分ではない可能性がある。それ故、ユニバーサルアーキテクチャ（ｕｎｉｖｅｒｓａｌ  ａｒｃｈｉｔｅｃｔｕｒｅ）と組み合わされた高い集積密度は、実現することができない。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】Ｋｏｍａｔｓｕ，  Ｈ．  ａｎｄ  Ｎｏｍｕｒａ，  Ｍ．  Ｒ＆Ｄ  ｔｒｅｎｄｓ  ｏｆ  ＬＳＩ  Ｄｅｓｉｇｎ  ｔｅｃｈｎｏｌｏｇｙ．  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ｔｒｅｎｄｓ  −  Ｑｕａｒｔｅｒｌｙ  Ｒｅｖｉｅｗ  １６，  ６１−７４．  １−７−２００５．    Ｎａｔｉｏｎａｌ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ｐｏｌｉｃｙ，  Ｊａｐａｎ．Ｒｅｆ  Ｔｙｐｅ：  Ｅｌｅｃｔｒｏｎｉｃ  Ｃｉｔａｔｉｏｎ
【非特許文献２】Ｂ．  Ｎｅｕｍａｎｎ，  Ｔ．  ｖｏｎ  Ｓｙｄｏｗ，  Ｈ．  Ｂｌｕｍｅ，  Ｔ．  Ｇ．  Ｎｏｌｌ，  Ａｄｖａｎｃｅｓ  ｉｎ  Ｒａｄｉｏ  Ｓｃｉｅｎｃｅ  ２００６，  ４  ２５１−２５７．
【非特許文献３】Ｋ．  Ｋ．  Ｌｉｋｈａｒｅｖ，  Ｄ．  Ｂ．  Ｓｔｒｕｋｏｖ，  ｉｎ  Ｉｎｔｒｏｄｕｃｉｎｇ  Ｍｏｌｅｃｕｌａｒ  Ｅｌｅｃｔｒｏｎｉｃｓ２００７．
【非特許文献４】Ｄ．  Ｂ．  Ｓｔｒｕｋｏｖ，  Ｋ．  Ｋ．  Ｌｉｋｈａｒｅｖ，  Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ  ２００５，  １６  ８８８−９００．
【非特許文献５】Ｇ．  Ｓ．  Ｓｎｉｄｅｒ，  Ｒ．  Ｓ．  Ｗｉｌｌｉａｍｓ，  Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ  ２００７，  １８  ０３５２０４．
【非特許文献６】Ｊ．  Ｃ．  Ｓｃｏｔｔ，  Ｌ．  Ｄ．  Ｂｏｚａｎｏ，  Ａｄｖａｎｃｅｄ  Ｍａｔｅｒｉａｌｓ  ２００７，  １９  １４５２−１４６３．
【非特許文献７】Ｒ．  Ｗａｓｅｒ，  Ｍ．  Ａｏｎｏ，  Ｎａｔｕｒｅ  Ｍａｔｅｒｉａｌｓ  ２００７，  ６  ８３３−８４０．
【発明の概要】
【００１２】
本発明の目的は、例えば、再構成可能な回路における要素として高い柔軟性を有し、かつ、高い集積密度を提供するＦＰＧＡのような論理回路ための電子機器を提供することである。
【００１３】
この目的は、請求項１の特徴を有する電子機器、請求項１１の特徴を有する方法によって達成される。本発明の好ましい実施形態は、従属項によって定義される。
【００１４】
本発明によれば、互いに電気的に接続された電界効果トランジスタ及び抵抗スイッチを備え、前記抵抗スイッチは、低抵抗の状態と高抵抗の状態との間で切り替えられるように構成される、電子機器が提供される。
【００１５】
抵抗スイッチング材料を含む抵抗スイッチは、抵抗スイッチング材料の抵抗の異なる２つの安定状態、すなわち、低抵抗（「ＯＮ」）状態と高抵抗（「ＯＦＦ」）状態とを有する。正または負の電圧パルスの印加により、これらの状態の間で切り替えることができる。抵抗スイッチング材料の状態は、たとえ電圧が印加されていない場合であっても、材料に記憶されている。
【００１６】
それ故、前記機器を、スイッチの状態に応じて、所望の機能性に動作または停止させることができる。前記機器は、例えば、ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ（ＦＰＧＡ）のような再構成可能な機器に使用され得る。
【００１７】
ＣＭＯＬまたはＦＰＮＩの概念とは異なり、単一のトランジスタが単一のスイッチと組み合わされる。それ故、本発明による再構成可能な要素は、最も低い論理レベル（ｌｏｇｉｃａｌ  ｌｅｖｅｌ）にある。
【００１８】
好ましい実施形態によれば、前記電子機器は、層状構造を含み、前記抵抗スイッチは、電解効果トランジスタの上部に配置される。さらに、絶縁体が、例えば、電界効果トランジスタの一部として電界効果トランジスタの上部に、すなわち、電界効果トランジスタと抵抗スイッチとの間に設けられてもよい。これにより、非常に空間効率的な単一の抵抗スイッチと単一の電界効果トランジスタとの組み合わせにより達成される高い集積密度を有する電子機器の製造が容易となる。
【００１９】
さらに好ましい実施形態によれば、前記抵抗スイッチは、電解効果トランジスタのゲートの上部に配置され、前記抵抗スイッチの第１コンタクト（ｃｏｎｔａｃｔ）は、ゲートの反対側の抵抗スイッチの上部に設けられ、前記第１コンタクト（ｃｏｎｔａｃｔ）は、電解効果トランジスタのソースまたはドレインに電気的に接続される。好ましくは、第１コンタクトは、配線（相互接続：ｉｎｔｅｒｃｏｎｎｅｃｔ）により電界効果トランジスタのソースまたはドレインに接続される。配線は、前記機器及び電界効果トランジスタの主面に対して垂直に配置される。
【００２０】
他の実施形態によれば、前記抵抗スイッチの第２コンタクト（ｃｏｎｔａｃｔ）は、電解効果トランジスタのゲートと抵抗スイッチとの間に設けられる。好ましくは、ゲートは、電界効果トランジスタを覆っている絶縁層の内部に設けられ、抵抗スイッチング材料との接触を回避する。本実施形態によれば、抵抗スイッチング材料と組み合わされた第１及び第２コンタクトはスイッチを形成し、第１コンタクトが電界効果トランジスタと電気的に接続される。その結果、スイッチと電界効果トランジスタとが、特に、スイッチとトランジスタのソース及びドレインとが、連続的に接続される。抵抗スイッチをＯＮに切り替えることにより、トランジスタ、特に、そのソースまたはドレインへの電気的な接続が可能となる。抵抗スイッチをＯＦＦに切り替えることで、トランジスタとの接続が切断される。
【００２１】
他の実施形態によれば、前記電解効果トランジスタのゲート電極は、抵抗スイッチの第２コンタクト（ｃｏｎｔａｃｔ）として形成される。抵抗スイッチング材料をゲート及び電界効果トランジスタのソースとドレインのいずれか一方に電気的に接続することにより、ソースとゲートとの間に印加された電圧が、スイッチの状態に依存したものとなる。スイッチが閉じている場合には、ゲートとソースとの間の電圧降下は低い。一方、スイッチが開いている場合には、ゲートとソースとの間の電圧降下は高い。それ故、スイッチの状態は、ゲート−ソース間の電圧だけでなく、ソースとドレインとの間のトランジスタチャネル（ｔｒａｎｓｉｓｔｏｒ  ｃｈａｎｎｅｌ）の抵抗をも制御する。抵抗スイッチの小さな抵抗変化により、ソースとドレインとの間の大きな抵抗の変化を制御できる。従って、本実施形態による電子機器は、インピーダンス変換機として使用され得る。
【００２２】
さらに好ましい実施形態によれば、前記抵抗スイッチの第２コンタクト（ｃｏｎｔａｃｔ）はまた、前記電解効果トランジスタのソース及びドレインの他方に電気的に接続される。従って、電界効果トランジスタに並列に接続されるスイッチを有する機器が得られる。抵抗スイッチをＯＮに切り替えると、トランジスタは短絡する。抵抗スイッチをＯＦＦに切り替えると、トランジスタの正常な操作が可能となり、ソースとドレインとの間の電流の流れは、そのゲートの状態に依存したものとなる。
【００２３】
上記の電子機器は、再構成可能な回路のＮＡＮＤまたはＮＯＲゲートとして使用され得る。
【００２４】
さらに別の実施形態によれば、前記抵抗スイッチは、抵抗スイッチの特性を表す、分子層と金属−絶縁体−金属接合（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ  ｊｕｎｃｔｉｏｎ）のうちの一方を含む抵抗スイッチング材料を有する。
【００２５】
さらに、ある実施形態によれば、例えばＦＰＧＡのような機器のアレイを形成するように、互いに電気的に接続された、上記の機器を１または２以上備える、論理回路が提供される。異なる構成を有する論理回路は、それに対応して抵抗スイッチをＯＮまたはＯＦＦに切り替える単一の種類の配置を用いて達成され得る。
【００２６】
別の実施形態によれば、前記電子機器は、１または複数のＮＡＮＤ及びＮＯＲゲートを形成するように配置されている。
【００２７】
また、本発明によれば、電子機器の製造方法が提供される。その方法は、電解効果トランジスタを製造するための基板を加工するステップと、前記電解効果トランジスタの上部に抵抗スイッチング材料の層を蒸着し（ｄｅｐｏｓｉｔｉｎｇ）、抵抗スイッチを形成するステップと、前記電解効果トランジスタのソースとドレインの少なくとも一方と、前記抵抗スイッチとの間に、電気的な接触を与えるステップと、を含む。
【００２８】
本発明による製造方法は、非常に空間効率的な方法で、例えばＦＰＧＡのような再構成可能な回路の基本的な要素を提供することを可能にする。さらに、ＮＡＮＤゲート、または設定可能なインプットの数値を有する別の論理回路を構築することができる。
【００２９】
ある実施形態によれば、前記方法は、ゲートの反対側の抵抗スイッチング材料の上部に抵抗スイッチの第１の電気コンタクト（ｆｉｒｓｔ  ｅｌｅｃｔｒｉｃａｌ  ｃｏｎｔａｃｔ）を配置し、前記第１コンタクト（ｃｏｎｔａｃｔ）と前記電解効果トランジスタの前記ソース及びドレインの一方との間に、第１の電気的な配線を形成するステップを含む。好ましくは、前記配線は、前記機器の主面に対して垂直に配置される。
【００３０】
別の実施形態によれば、前記方法は、前記ゲートと前記抵抗スイッチング材料との間に、前記抵抗スイッチの第２コンタクト（ｃｏｎｔａｃｔ）を配置するステップを含む。前記第２コンタクトは、トランジスタを覆って絶縁する絶縁層の上部に配置され得る。
【００３１】
別の実施形態によれば、前記第２コンタクト（ｃｏｎｔａｃｔ）と、前記電解効果トランジスタの前記ソース及びドレインのうちの他方との間に、第２の電気的な配線が配置される。好ましくは、前記第２配線はまた、前記機器の主面に対して垂直に配置される。
【００３２】
さらに別の実施形態によれば、前記方法は、前記ゲートのゲート電極を前記抵抗スイッチの第２コンタクト（ｃｏｎｔａｃｔ）として形成するステップを含む。好ましくは、絶縁層は、穴（ｏｐｅｎｉｎｇ）を有する電界効果トランジスタ上に蒸着される。ゲート電極は、この穴を介して抵抗スイッチング材料と接続され得る。また、ゲート電極は、この絶縁層内の穴を介して延長され、絶縁層上に蒸着された抵抗スイッチング材料と直接接触し得る。
【００３３】
ゲートの反対側の抵抗スイッチング材料の上部にコンタクトを配置し、ゲートのゲート電極を抵抗スイッチの第２コンタクトとして形成すると、その結果として、機器が、ゲートとソースの間に印加された電圧による電圧降下が、抵抗スイッチの状態に影響を受けるという機能性を有することができる。抵抗スイッチが閉じている場合には、ゲートとソースとの間の電圧降下は低い。従って、トランジスタのソースとドレインとの間の抵抗は、トランジスタが線形領域で使用されている限り、高い。一方、スイッチが開いている場合には、ゲートとソースとの間の電圧降下が高く、ソースとドレインとの間の抵抗は低い。
【００３４】
さらに他の実施形態によれば、複数の電子機器が用意され、それらが互いに電気的に接続される。複数の電子機器の製造は、リソグラフィを含む公知の半導体製造技術により同時に行われてもよい。前記電子機器は、これらを、クロスバー（ｃｒｏｓｓｂａｒ）を含むｐｒｏｇｒａｍｍａｂｌｅ  ｌｏｇｉｃ  ａｒｒａｙ（ＰＬＡ）に配置することにより電気的に接続されてもよい。
【００３５】
さらに、本発明によれば、前述したような複数の電子機器を含む集積回路を操作する方法が提供される。前記方法は、電子機器を動作または停止させるために、少なくとも１の電子機器の抵抗スイッチを、低抵抗の状態と高抵抗の状態との間で切り替えるステップを含む。さらに、前記方法は、例えば、電流、電圧及び論理機能のようなプロセスを切り替えた後に集積回路の電気的パラメータをテストするステップを含む。前記テストの結果に応じて、１または２以上の抵抗スイッチのさらなる切り替えが行われてもよい。その後に、再び集積回路がテストされてもよい。これらのステップは、集積回路が所望の特性及び機能性を有するようになるまで繰り返されてもよい。
【００３６】
本発明による方法は、ＩＣデザインのプロトタイプをテストするために特に有用である。ＩＣの最初のプロトタイプは、しばしば、そのデザインのエラーが原因で、目的どおりに動作しない。通常、これらのエラーは、ＩＣデザインの最初のプロトタイプをテストする際にのみ認識され得るものである。しかしながら、しばしば、そのエラーは、ＩＣデザインにおけるトランジスタ間の配線を変えて、論理機能を変えることにより克服されるように見える。ＩＣのトランジスタ配置を完全に変更することは必要ではない。本発明によれば、プロトタイプにおけるエラーは、１または複数の関係のある電子機器の抵抗スイッチを切り替えることにより取り除かれる。
【００３７】
本発明による方法は、ＩＣプロトタイプのテスト及び修正のための時間を削減するので、集積回路のトランジスタ間で切り替え可能な配線を有し、トランジスタの論理機能を変更することができる本発明によるプロトタイプを提供することにより、製造することが必要となる修正されたプロトタイプの数を減らすことができる。このような修正されたプロトタイプの製造には、対応する改定されたレチクル（ｒｅｔｉｃｌｅ）のデザイン及び製造も含まれる。
【００３８】
一旦、動作が最適化されたプロタイプが完成すれば、集積回路の大量生産のためには、単一の修正されたレチクルが必要となるだけである。この集積回路では、いくつかの抵抗スイッチが除かれ得るか、あるいは、必要に応じて、いくつかの抵抗スイッチがハードウェアに組み込まれた（ｈａｒｄｗｉｒｅｄ）配線に置き換えられ得る。
【００３９】
本発明のさらなる特徴、特性及び利点は、添付図面と組み合わせて説明する以下の本発明の好ましい実施形態の記述による。図面は以下の通りである。
【図面の簡単な説明】
【００４０】
【図１】図１は、ＡＮＤ面（ＡＮＤ  ｐｌａｎｅ）及びＯＲ面（ＯＲ  ｐｌａｎｅ）の２つのクロスバー（ｃｒｏｓｓｂａｒ）からなるプログラム可能な論理配列を示す。
【図２ａ】図２ａは、ソースとドレインの間の電界トランジスタに並列に接続された抵抗スイッチを含む本発明の一実施形態による電子機器を示す。
【図２ｂ】図２ｂは、ソースとドレインの間の電界トランジスタに直列に接続された抵抗スイッチを含む本発明の別の実施形態による電子機器を示す。
【図２ｃ】図２ｃは、ゲートと電界効果トランジスタのソースの間に並列に接続された抵抗スイッチを含む本発明の別の実施形態による別の電子機器を示す。
【図３】図３は、抵抗スイッチング材料の主なＩ−Ｖ特性を示す。
【図４】図４ａは、図２ａに示された電子機器のＩ−Ｖ特性を示すドレイン電流対ドレインソース電圧の図である。図４ｂは、図２ｂに示された電子機器のＩ−Ｖ特性を示すドレイン電流対ドレインソース電圧の図である。
【図５】図５は、再設定可能な電子機器の配列により配置されたＮＡＮＤを示す。
【図６】図６は、図２ａ及び図２ｂに示された電子機器を含む再設定可能な回路の配列の別の例を示す。
【図７】図７は、図２ｃによる機器のＩ−Ｖ特性を示すドレイン電流対ドレインソース電圧の図である。
【発明を実施するための形態】
【００４１】
以下に、図２ａから図７を参照しながら、本発明の実施形態について説明する。特に、３つの異なる実施形態またはＭＯＳＦＥＴを用いた抵抗スイッチ（ｒｅｓｉｓｔｉｖｅ  ｓｗｉｔｃｈ）の組み合わせについて説明する。トランジスタを用いたスイッチの組み合わせは、同一のフットプリント、または、トランジスタ単独としての横寸法（ｌａｔｅｒａｌ  ｄｉｍｅｎｓｉｏｎｓ）を有しているため、これらの実施形態のそれぞれは、非常に空間効率的である。
【００４２】
図２ａからｃには、全体の構造の下層は、基板上に形成された従来のシリコンｎ型ＭＯＳＦＥＴ  １からなる。トランジスター（ＭＯＳＦＥＴ  １）は、例えば、ＳｉＯ２、シリコン窒化物、シリコン酸窒化物等のような絶縁層３によって覆われている。絶縁層３の上に、抵抗スイッチング材料（ｒｅｓｉｓｔｉｖｅ  ｓｗｉｔｃｈｉｎｇ  ｍａｔｅｒｉａｌ）の薄層５が蒸着される（ｄｅｐｏｓｉｔｅｄ）。この層５は、抵抗スイッチを表す、分子層、または、金属−絶縁体−金属（ＭＩＭ）接合（ｊｕｎｃｔｉｏｎ）で構成することができる。
【００４３】
抵抗スイッチング特性を示すＭＩＭ材料は、例えば、ＴｉＯ２、Ａｌ２Ｏ３、Ｎｉ２Ｏ３のような単一の酸化物を含む。好適なコンタクト（ｃｏｎｔａｃｔ）は、Ｃｕ、Ａｕ、Ａｇ等のような高いイオン移動度（ｉｏｎ  ｍｏｂｉｌｉｔｙ）を有する金属により形成される。
【００４４】
抵抗スイッチはまた、「金属−ポリマー−金属」材料系により形成されてもよい。この材料系において、ポリマーは、半導体の性質を含む。この材料系は、いわゆる「フィラメントスイッチ効果（ｆｉｌａｍｅｎｔ  ｓｗｉｔｃｈ  ｅｆｆｅｃｔ）」を示す。好適なポリマーは、例えば、ポリ（３−ヘキシルチオフェン）［ｐｏｌｙ（３−ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ）］（Ｐ３ＨＴ）、ポリアニリン［ｐｏｌｙａｎｉｌｉｎｅ］、ポリ（フェニレンビニレン）−ディスパースレッド１［ｐｏｌｙ（ｐｈｅｎｙｌｅｎｅ  ｖｉｎｙｌｅｎｅ）−ｄｉｓｐｅｒｓｅ  ｒｅｄ  １］（ＰＰＶ−ＤＲ１）、ポリシロキサンカルバゾール［ｐｏｌｙｓｉｌｏｘａｎｅ  ｃａｒｂａｚｏｌｅ］（ＰＳＸ−Ｃｚ）、ポリピロール［ｐｏｌｙｐｙｒｒｏｌｅ］、ポリ（オルトアントラニル酸）［ｐｏｌｙ（ｏ−ａｎｔｈｒａｎｉｌｉｃ  ａｃｉｄ）］（ＰＡＲＡ）、及び、アニリン−オルトアントラニル酸共重合体［ｐｏｌｙ（ａｎｉｌｉｎｅ−ｃｏ−ｏ−ａｎｔｈｒａｎｉｌｉｃ  ａｃｉｄ）］（ＰＡＮＩ−ＰＡＲＡ）を含む。前記ポリマーは、Ｃｕ、Ａｕ、Ａｇ等のような高いイオン移動度を有する少なくとも１の金属により収縮する（ｃｏｎｔｒａｃｔｅｄ）。
【００４５】
上述したポリマーの構造式を以下に示す。
【００４６】
【化１】
2011530252.tif 000003
【００４７】
好適な抵抗スイッチング材料はまた、電界をかけることで伝導性の変化を示す材料を含むか、または、電界をかけることで伝導性の変化を示す材料で構成される。この種の抵抗スイッチング材料は、電界の印加（ａｐｐｌｉｃａｔｉｏｎ）に応答して電荷移動を受ける（ｕｎｄｅｒｇｏ）成分を含む材料であり得る。この種の材料はまた、電界の印加に応答して、接続された電極とともに電荷移動を受ける抵抗スイッチング材料を含む。前記電極の好適な材料は、Ｃｕ、Ａｕ、Ａｇ等のような金属を含む。
【００４８】
一般に、電荷移動錯体と呼ばれるこれらの材料は、励起状態への少なくとも１の電子遷移によって特徴付けられる電子供与体（ｅｌｅｃｔｒｏｎ−ｄｏｎｏｒ）と電子受容体（ｅｌｅｃｔｒｏｎ−ａｃｃｅｐｔｏｒ）との錯体である。励起状態には、ドナー（ｄｏｎｏｒ）からアクセプター（ａｃｃｅｐｔｏｒ）部分への電子電荷の部分的な移動がある。
【００４９】
電荷移動錯体中のドナー分子及びアクセプター分子は、電界の印加によりドナーの最高被占軌道（ＨＯＭＯ）とアクセプターの最低空軌道（ＬＵＭＯ）とが互いに十分に接近し、ドナーのＨＯＭＯの電子がアクセプターのＬＵＭＯに移動できるようになる状態、逆に、電界の方向によっては、アクセプターのＬＵＭＯの電子がドナーのＨＯＭＯに移動できるようになる状態、と定義される。
【００５０】
ドナー分子は、電荷移動錯体の形成中に電子を供与する分子である。
【００５１】
ドナー分子は、１または２以上の以下のドナー群を含み得るが、これらには限定されない：Ｏ−、Ｓ−、ＮＲ２、ＮＡｒ２、ＮＲＨ、ＮＨ２、ＮＨＣＯＲ、ＯＲ、ＯＨ、ＯＣＯＲ、ＳＲ、ＳＨ、Ｂｒ、Ｉ、Ｃｌ、Ｆ、Ｒ、Ａｒ。これらは、単一の分子でも、オリゴマーでも、またはポリマーでもよい。
【００５２】
前記抵抗スイッチング材料はまた、以下の式で表されるいずれか１のドナー分子を含むことができるが、これらには限定されない。
【００５３】
【化２】
2011530252.tif 000004
【００５４】
アクセプター分子は、電荷移動錯体の形成中に電子を受容する分子である。
【００５５】
アクセプター分子は、１または２以上の以下のアクセプター群を含み得るが、これらには限定されない：ＮＯ２、ＣＮ、ＣＯＯＨ、ＣＯＯＲ、ＣＯＮＨ２，ＣＯＮＨＲ，ＣＯＮＲ２，ＣＨＯ，ＣＯＲ，ＳＯ２Ｒ，ＳＯ２ＯＲ，ＮＯ，Ａｒ。これらは、単一の分子でも、オリゴマーでも、またはポリマーでもよい。
【００５６】
アクセプター分子はまた、フラーレン誘導体、半導体ナノドット（ｎａｎｏｄｏｔｓ）、及び、電子が不足した遷移金属錯体（ｅｌｅｃｔｒｏｎ  ｐｏｏｒ  ｔｒａｎｓｉｔｉｏｎ  ｍｅｔａｌ  ｃｏｍｐｌｅｘｅｓ）の中にも見出される。
【００５７】
抵抗スイッチング材料は、Ｃ６０フラーレン、Ｃ６１フラーレン、ＣｄＳｅ、及び、白金オクタエチルポルフィン（ｐｌａｔｉｎｕｍ  ｏｃｔａｅｔｈｙｌ  ｐｏｒｐｈｉｎｅ）からなる群のアクセプター分子を含み得る。
【００５８】
あるいは、電界の印加に応答して電界移動を受ける抵抗スイッチング材料は、主鎖と側鎖とが共役した液晶性ポリマーを有する材料であり得る。この液晶性ポリマーは、モノドメイン（ｍｏｎｏ−ｄｏｍａｉｎ）構造またはマルチドメイン（ｍｕｌｔｉ−ｄｏｍａｉｎ）構造で配列され得る。
【００５９】
前記抵抗スイッチング材料は、以下の式で表すことができるが、これには限定されない。
【００６０】
【化３】
2011530252.tif 000005
【００６１】
前記式で、Ｒ４及びＲ５は、それぞれ独立して、以下の式を含む群から選択された置換基である。
【００６２】
【化４】
2011530252.tif 000006
【００６３】
Ｒ１及びＲ２は、独立的に、直鎖のＣ１−２０のアルキル基、分岐のＣ１−２０のアルキル基、アリール基、置換されたアリール基、アルキルアリール基、置換されたアルキルアリール基、アルコキシアリール基、置換されたアルコキシアリール基、アリールオキシアリール（ａｒｙｌｏｘｙａｒｙｌ）基、置換されたアリールオキシアリール基、ジアルキルアミノアリール基、置換されたジアルキルアミノアリール基、ジアリールアミノアリール（ｄｉａｒｙｌａｍｉｎｏａｒｙｌ）基、及び置換されたジアリールアミノアリール基からなる群から選択される。
【００６４】
Ｒ３は、直鎖のＣ１−２０のアルキル基、分岐のＣ１−２０のアルキル基、アリール基、置換されたアリール基、アルキルアリール基、及び置換されたアルキルアリール基からなる群から選択される。また、前記式で、Ｒ６及びＲ７は、互いに独立的に、直鎖のＣ１−２０のアルキル基、分岐のＣ１−２０のアルキル基、アリール基、置換されたアリール基、アルキルアリール基、置換されたアルキルアリール基、及び−（ＣＨ２）ｑ−（Ｏ−ＣＨ２−ＣＨ２）ｒ−Ｏ−ＣＨ３からなる群から選択される置換基である。
【００６５】
ｑは１≦ｑ≦１０の範囲から選択され、ｒは０≦ｒ≦２０の範囲から選択され、前記式で、Ｌ及びＭは、互いに独立的に、チオフェン、置換されたチオフェン、フェニル、置換されたフェニル、フェナントレン、置換されたフェナントレン、アントラセン、置換されたアントラセン、ジブロモ置換モノマー（ｄｉｂｒｏｍｏ−ｓｕｂｓｔｉｔｕｔｅｄ  ｍｏｎｏｍｅｒ）、ベンゾチアジアゾール、置換されたベンゾチアジアゾール、ペリレン、及び置換されたペリレンとして合成され得る任意の芳香族モノマーからなる群から選択される置換基であり、また、前記式で、ｍ＋ｎ＋ｏ≦１０であり、ｍ，ｎ，ｏのそれぞれは、独立的に、１−１０００の範囲から選択され、また、前記式で、ｐは０−１５の範囲から選択され、また、前記式で、ｓは０−１５の範囲から選択される。ただし、Ｒ４がＨの場合にはＲ５はＨでなく、Ｒ５がＨの場合にはＲ４はＨでない。
【００６６】
また、抵抗スイッチング材料は、以下の式で表わされ得るが、これには限定されない。
【００６７】
【化５】
2011530252.tif 000007
【００６８】
前記式で、Ｌは、互いに独立的に、チオフェン、置換されたチオフェン、フェニル、置換されたフェニル、フェナントレン、置換されたフェナントレン、アントラセン、置換されたアントラセン、ジブロモ置換モノマー（ｄｉｂｒｏｍｏ−ｓｕｂｓｔｉｔｕｔｅｄ  ｍｏｎｏｍｅｒ）、ベンゾチアジアゾール、置換されたベンゾチアジアゾール、ペリレン、及び置換されたペリレンとして合成され得る任意の芳香族モノマーからなる群から選択される置換基である。また、前記式で、Ｒ６及びＲ７は、互いに独立的に、直鎖のＣ１−２０のアルキル基、分岐のＣ１−２０のアルキル基、アリール基、置換されたアリール基、アルキルアリール基、置換されたアルキルアリール基、及び−（ＣＨ２）ｑ−（Ｏ−ＣＨ２−ＣＨ２）ｒ−Ｏ−ＣＨ３からなる群から選択される置換基である。ｑは１−１０の範囲から選択され、ｒは０−２０の範囲から選択され、また、前記式で、Ｒ４及びＲ５は、互いに独立的に、以下の化合物からなる群から選択される置換基である：
【００６９】
【化６】
2011530252.tif 000008
【００７０】
他の選択肢によれば、抵抗スイッチング材料は、以下の式のいずれか１つで表わされ得るが、これらには限定されない。
【００７１】
【化７】
2011530252.tif 000009
【００７２】
また、抵抗スイッチング材料は、以下の式のエンドキャップされた（ｅｎｄｃａｐｐｅｄ）ポリフルオレンであり得るが、これには限定されない。
【００７３】
【化８】
2011530252.tif 000010
【００７４】
好ましくは、前記材料は、配向層（ａｌｉｇｎｍｅｎｔ  ｌａｙｅｒｓ）の使用により、あるいは、例えば、電界または磁界を使用することによる直接機械的摩擦（ｄｉｒｅｃｔ  ｍｅｃｈａｎｉｃａｌ  ｒｕｂｂｉｎｇ）のような他の方法により、電界効果トランジスタ１を含む基板上に配列される。前記配列により、結果的に、双極子が再配向され、電極からの電荷移動または層成分間の電荷移動が促進される。
【００７５】
電界内での電荷移動を示す上述した全ての抵抗スイッチング材料にとって、電荷移動は、前記材料の分子の分子内または分子間で起こり得る。電荷移動はまた、分子と、例えば、電界効果トランジスタ１のゲート電極１２またはコンタクト１３，１５のような接続された電極との間でも起こり得る。
【００７６】
分子内電荷移動錯体では、ドナー及びアクセプター部分は、同じ分子の一部である。前記分子内電荷移動分子は、単一の分子でもよく、オリゴマーでもよく、またはポリマーでもよい。
【００７７】
さらに、抵抗スイッチング材料はまた、電子不足分子（ｅｌｅｃｔｒｏｎ  ｐｏｏｒ  ｍｏｌｅｃｕｌｅ）を含み得る。一般に、電子不足分子は、電子求引基（正のハメット、σ、定数を有する）及び任意の電子供与基を有する分子であり、また、金属に直接配位する電子求引基を有する配位子を持つ遷移金属錯体である。これらは、単一の分子でもよく、オリゴマーでもよく、またはポリマーでもよい。
【００７８】
電子不足分子は、以下の式のうちのいずれか１つによって定義されてもよいが、これらには限定されない。
【００７９】
【化９】
2011530252.tif 000011
【００８０】
前記式で、Ｒ，Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６は、Ｃ＝Ｏ，ＣＯＯＨ，Ｆ，Ｃｌ，Ｂｒ，Ｉ，ＣＮ，ＮＯ２，ＮＲ３＋，Ｏ−Ａｒ，ＣＯＯＲ，ＯＲ，ＣＯＲ，ＳＨ，ＳＲ，ＣＯＮＨ２，ＣＯＮＨＲ，ＣＯＮＲ２，ＣＨＯ，ＯＨ，ＳＯ２Ｒ，ＳＯ２ＯＲ，ＮＯ，２つの炭素が三重結合で結合されて一方の炭素に置換基−Ｒが結合している基，Ａｒ，及び以下の基である。
【００８１】
【化１０】
2011530252.tif 000012
【００８２】
前記式で、Ｍは遷移金属であり、Ｘ，ＹはＣ＝Ｏ，ＣＯＯＨ，Ｆ，Ｃｌ，Ｂｒ，Ｉ，ＣＮ，ＮＯ２，ＮＲ３＋，Ｎ＝Ｃ，Ｏ−Ａｒ，ＣＯＯＲ，ＯＲ，ＣＯＲ，ＳＨ，ＳＲ，ＣＯＮＨ２，ＣＯＮＨＲ，ＣＯＮＲ２，ＣＨＯ，Ｃ＝Ｎ，ＯＨ，ＳＯ２Ｒ，ＳＯ２ＯＲ，ＮＯ，２つの炭素が三重結合で結合されて一方の炭素に置換基−Ｒが結合している基，Ａｒのような電子求引基であり、Ｒ１，Ｒ２は芳香族化合物またはアリル（ａｌｌｙｌｉｃ）であり、ａ，ｂは整数である。
【００８３】
前記電子不足分子は、下記の式のいずれか１つを含んでいてもよいが、これらに限定されない。
【００８４】
【化１１】
2011530252.tif 000013
【００８５】
抵抗スイッチング材料は、酸化還元状態を規定できる（Ｒｅｄｏｘ−ａｄｄｒｅｓｓａｂｌｅ）分子を含んでいてもよい。一般に、酸化還元状態を規定できる分子は、分子中の共役長さ及びその伝導性が、化学的な酸化または還元により変化する分子である。これらは、単一の分子でもよく、オリゴマーでもよく、またはポリマーでもよい。典型的な酸化還元状態を規定できるグループは、４，４’−ビピリジニウム塩である。
【００８６】
一実施形態によれば、酸化還元状態を規定できる分子は、下記の式によって定義されるが、これに限定されない。
【００８７】
【化１２】
2011530252.tif 000014
【００８８】
前記式で、Ｒ１，Ｒ２，Ｒ３，Ｒ４は、アリール基またはアルキル基であり、Ｘ−は、アニオンである。
【００８９】
好ましい実施形態によれば、酸化還元状態を規定できる分子は、以下の式のうちの１つを含むが、これらに限定されない。
【００９０】
【化１３】
2011530252.tif 000015
【００９１】
【化１４】
2011530252.tif 000016
【００９２】
抵抗スイッチング材料の層は、通常は非晶質であり、例えば、熱蒸発（ｔｈｅｒｍａｌ  ｅｖａｐｏｒａｔｉｏｎ）、スパッタリングまたはスピンコーティング、層ごとの蒸着（ｌａｙｅｒ  ｂｙ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）、静電的な自己集合（ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｓｅｌｆ−ａｓｓｅｍｂｌｙ）及びＬａｎｇｍｕｉｒ  Ｂｌｏｄｇｅｔｔ技術等のような公知の蒸着方法を用いることにより、ＭＯＳＦＥＴ  １の上に容易に蒸着され得る。
【００９３】
電子不足分子を含む材料の特定の例は、クロロホルム溶液のスピンコーティングにより作成されるヘキサアザトリナフチレン（ＨＡＴＮＡ：ｈｅｘａａｚａｔｒｉｎａｐｈｔｈｙｌｅｎｅ）の活性フィルムである。前記フィルムは、真空条件下で乾燥され得る。そして、アルミニウム電極は、完全なスイッチを形成するためのマスク（０．２５ｍｍ２）を介して蒸着されてもよい。
【００９４】
電圧プロフィール（ｖｏｌｔａｇｅ  ｐｒｏｆｉｌｅ）の適用下で、経験的な設定において、２０サイクル以内で２．３のＯＮ−ＯＦＦ比率に調整され得る。
【００９５】
酸化還元状態を規定できる分子では、電流による電子の注入に伴い、化学的に分子が還元され、π＊軌道における電子の量が増加し、材料の伝導性が向上する。このとき、前記材料は、低い伝導状態（ＯＦＦ）から高い伝導状態（ＯＮ）に遷移する。
【００９６】
さらに、抵抗スイッチング材料の特定の例は、例えば、Ｌａｎｇｍｕｉｒ  Ｂｌｏｄｇｅｔｔ技術により作成される酸化還元状態を規定できるオクタデシルビオロゲンジブロマイド（ｏｃｔａｄｅｃｙｌ  ｖｉｏｌｏｇｅｎ  ｄｉｂｒｏｍｉｄｅ）の層、クロロホルム／エタノール溶液のスピンコーティングにより作成される酸化還元状態を規定できるビオロゲン−ドデカン共重合体（ｐｏｌｙ（ｖｉｏｌｏｇｅｎ−ｃｏ−ｄｏｄｅｃａｎｅ））の層、及び、蒸着により作成される酸化還元状態を規定できる１，１’−ジエチル−４，４’−ビピリジニウムジブロマイド（１，１’−ｄｉｅｔｈｙｌ−４，４’ｂｉｐｙｒｉｄｉｎｉｕｍ  ｄｉｂｒｏｍｉｄｅ）の層を含む。勿論、これらの材料はまた、他の材料との関係を示唆された技術を用いて作成され得る。
【００９７】
抵抗スイッチング材料として使用され得る材料及びそれらの作成に関し、さらに詳細には、この参照により開示に含まれる欧州特許出願ＥＰ  ０７  ０１  ５７  １１に開示されている。
【００９８】
抵抗スイッチング材料層を含む抵抗スイッチの主な特徴は、図３に示されている。抵抗スイッチは、層の抵抗の異なる２つの安定状態、すなわち、低抵抗（ＯＮ）状態と高抵抗（ＯＦＦ）状態とを含む。正または負の電圧パルスを与えることにより、これらの状態の間で切り替えることができる。スイッチの状態は、たとえ電圧がスイッチに印加されていない場合でも記憶されている。
【００９９】
電荷移動錯体材料の場合には、電界の印加に伴う電荷移動錯体の成分間の伝導性の変化のプロセスは、以下のように、分子の大きさに基づいて説明され得る。「ＯＦＦ」状態とみなされ得る低伝導状態では、例えば電子のような電荷キャリアは、最も低いエネルギー準位を占める。例えば電圧パルスのような電界の印加に伴い、電子は、ドナー分子からアクセプター分子に移動する。その結果として、電荷キャリアは、より高いエネルギー準位を占める。従って、前記材料は、高伝導状態または「ＯＮ」状態となる。
【０１００】
機器の種類に応じて、抵抗スイッチ１７は、ソース７、ドレイン９または電界効果トランジスタのゲート１１に接続される。
【０１０１】
図２ａに示した第１の例によれば、電界効果トランジスタ１の上に配置された抵抗スイッチ１７は、抵抗スイッチング材料５を挟む２つのコンタクト１３，１５を含む。コンタクト１３，１５はともに、機器の主面（ｍａｉｎ  ｐｌａｎｅ）に並列に配置され、互いに重なり合っている。電界効果トランジスタ１のゲート１１は、ゲート電極１２及びゲート酸化物１４を含む。ゲート１１は、絶縁層３に内蔵されている。ゲート１１は、面外の方向（ｏｕｔ−ｏｆ  ｐｌａｎｅ  ｄｉｒｅｃｔｉｏｎ）から接触している。図２ａを見て分かるように、抵抗スイッチング材料５及び２つのコンタクト１３，１５により形成されたスイッチ１７は、スイッチ１７の下に提供される電界効果トランジスタ１として、同じフットプリント及び横方向の寸法を有する。
【０１０２】
スイッチ１７、及び、特にそのコンタクト１３，１５は、トランジスタ１のソース７及びドレイン９のそれぞれに電気的に接触している第１配線（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）１９及び第２配線２１に接続される。図２ａの右側の図に示すように、この電子機器は、ソース７とドレイン９の間の電界効果トランジスタ１に並列に接続された抵抗スイッチ１７により表され得る。
【０１０３】
図２ａに示した機器の機能性は、図４ａに示したドレイン電流対ソース電圧のプロットを助けとして理解され得る。ドレインソース電圧ＶＤＳが、抵抗スイッチ１７のＯＮスイッチング電圧ＶＯＮを超える場合には、スイッチ１７はＯＮとなり、ＭＯＳＦＥＴ  １を短絡する（ｓｈｏｒｔｅｎｓ）。（トランジスタ１及びスイッチ１７を含む）前記機器は、任意の電圧が印加されなくても、常にＯＮとなっている。ソース７とドレイン９の間にＶＯＦＦを超える負電圧が印加された場合にのみ、スイッチ１７は、再びＯＦＦに切り替えられ、トランジスタ１の短絡を解除する。ＭＯＳＦＥＴ  １への損傷を避けるために、ソースとドレインの間に負電圧が印加されている際には、ＭＯＳＦＥＴ  １は、ドレインとゲートを短絡させること（ドレイン−ゲート電圧を０にすること）により、絶縁状態に設定されなければならない（非特許文献１）。
【０１０４】
図２ｂに示した装置によれば、抵抗スイッチング材料５は、電界効果トランジスタ１の上に蒸着されている。図２ａに示した装置と同様に、抵抗スイッチング材料５は、２つの電気的なコンタクト１３，１５の間に挟まれ、スイッチ１７を形成している。スイッチ１７の第１コンタクト１３が、垂直配線１９によって電界効果トランジスタ１のドレインコンタクト７に電気的に接続されている間は、スイッチの第２コンタクト１５は、電界効果トランジスタ１のソース９に接続されない。スイッチ１７の第２コンタクト１５と接触している垂直配線２１は、抵抗スイッチング材料５の底部側と機器の最表面との間にだけ拡張している。その結果として、図２ｂに示した電子機器は、図２ｂの右側に概略的に示されているように、ソース９とドレイン７との間に電界効果トランジスタ１に直列に接続された抵抗スイッチ１７として表され得る。
【０１０５】
抵抗スイッチ１７とＭＯＳＦＥＴ  １とを直列に接続することで、図２ａに示した電子機器と同様に機能する。ドレインソース電圧がＶＯＦＦを超える場合には、抵抗スイッチが開き、ゲート電圧に関わらず、常にトランジスタ１（そのソース７またはドレイン９）と接続されていない状態となる（図２ａと２ｂにおけるスイッチの方向が異なっていることに注意すべきである）。コンタクト２１と１９の間に、大きな逆電圧（ｏｐｐｏｓｉｔｅ  ｖｏｌｔａｇｅ）が印加される場合にのみ、スイッチ１７が再び閉じられる。この動作は、図４ｂにおけるドレイン電流ＩＤ対ドレインソース電圧ＶＤＳのプロットに描かれている。
【０１０６】
図２ａ及び２ｂを見て分かるように、図２ａに示した機器の場合に、抵抗スイッチ１７を電界効果トランジスタ１のソース７とドレイン９の両方と接触さえるための配線１９，２１、あるいは、図２ｂに示した機器に示すように、抵抗スイッチ１７を電界効果トランジスタのソース７と接続せずに、電界効果トランジスタ１のドレイン９とのみ接続するための配線１９，２１は、電界効果トランジスタ１の面及びスイッチ１７の面に対して垂直に配置され、露出された機器の最表面まで延長されている。
【０１０７】
従って、前記機器のスイッチングは、配線１９，２１を機器の表面、例えば電極に接触させること、及び、トランジスタ１を「ＯＮ」または「ＯＦＦ」に切り替えるために正または負の電圧パルスを印加することにより、もたらされ得る。
【０１０８】
図２ａ及び２ｂに記載された電子機器、抵抗スイッチ１７とトランジスタ１との直列接続及び並列接続は、再設定可能な回路の最も基本的な要素を表している。１つの例として、設定可能なインプットの数字を有するＮＡＮＤゲートが形成され得る。対応する回路は、図５に示されている。スイッチ１７の状態に応じて、ＮＡＮＤゲートは２、３、または４のインプットを有する。ＮＡＮＤゲートの１のインプットを無効にするために、対応するｐ型トランジスタは無効にされなければならず（すなわち、対応するスイッチが開かれなければならず）、ｎ型トランジスタは、（対応するスイッチを閉じることにより）常に切り替えられなければならない。
【０１０９】
図５のＮＡＮＤ回路は、全ての可能なブール関数（Ｂｏｏｌｅａｎ  ｆｕｎｃｔｉｏｎ）を算出することができる完全に再設定可能な回路を作り出すために拡張され得る。１つの例が図６に示されている。この回路は、スイッチ１７の状態に応じて、３つの異なった自由に設定可能なＮＡＮＤ関数（ＮＡＮＤ  ｆｕｎｃｔｉｏｎｓ）を算出することができ、また、ＮＡＮＤ関数をＡＮＤ関数（ＡＮＤ  ｆｕｎｃｔｉｏｎｓ）と結合することができる。例えば、この回路は、以下の関数を算出できる。
【０１１０】
【数１】
2011530252.tif 000017
【０１１１】
インバーターと組み合わせることで、この再設定可能な回路は万能であり、全ての可能な関数を算出することができる。さらに、ＣＭＯＳの原理は、補完的な（ｃｏｍｐｌｅｍｅｎｔａｒｙ）ＭＯＳＦＥＴが組み合わされることに基づいているため、静止状態でのグラウンド（ｇｒｏｕｎｄ）への供給電圧からのあらゆる電流路を除外する（ｅｘｃｌｕｄｅ）ことは、電力効率がよい。ＣＭＯＳの原理によれば、２つの補完的な種類のＭＯＳＦＩＴは、グラウンドへの供給電圧からの直接の電流路が決して存在しないような方法で組み合され得る。
【０１１２】
図２ａ及び２ｂに示した機器は、高い集積密度（ｉｎｔｅｇｒａｔｉｏｎ  ｄｅｎｓｉｔｙ）と高い電力効率を兼ね備える。
【０１１３】
図２ｃに示した機器は、図２ａ及び２ｂに示した機器と類似しており、また、その上部に形成された抵抗スイッチング材料を有する電界効果トランジスタ１を含む。図２ａ及び２ｂに示した機器とは逆に、図２ｃの機器は、１つのコンタクト１３と電界効果トランジスタ１のゲート電極１２との間に挟まれた抵抗スイッチング材料５を含む。図２ｃの機器は、第２の分離した抵抗スイッチング材料５のコンタクトを有していない。その代わりに、第２コンタクトは、絶縁層３を通って延長されたゲート電極１２により形成される。図２ａ及び２ｂに示した機器と同様に、抵抗スイッチング材料５の第１コンタクト１３は、垂直配線１９により、電界効果トランジスタ１のソース７に接続される。
【０１１４】
この前記機器の構造は、ゲート１１とソース１９の間の電圧降下が抵抗スイッチ１７の状態により作用される効果を有する。抵抗スイッチ１７が閉じている場合には、ゲート１１とソース１９の間の電圧降下は低く、その結果として、トランジスタ１が線形領域（ｌｉｎｅａｒ  ｒｅｇｉｍｅ）で使用される場合には、トランジスタ１のソース７とドレイン９との間の抵抗は高い。一方、スイッチ１７が開いている場合には、ゲート１１とソース１９の間の電圧降下は大きく、ソース７とドレイン９との間の抵抗は低い。
【０１１５】
前記機器の対応するＩ−Ｖ特性は、図７ｂに示されている。これによれば、抵抗スイッチ要素のＲＯＦＦ／ＲＯＮ比を変換することが可能である。図２ｃに示した電子機器は、インピーダンス変換機（ｉｍｐｅｄａｎｃｅ  ｃｏｎｖｅｒｔｅｒ）の機能を有する。
【０１１６】
いくつかの改良が、前記に示された電子機器に提供される。例えば、図示されたｎ型強化（ｅｎｈａｎｃｅｍｅｎｔ）トランジスタを、図５における再構成可能なＮＡＮＤゲートで既に使用されているようなｐ型強化トランジスタに置換することができる。さらに、スイッチ１７とトランジスタ１との間の電気的なコンタクトは、上述したような垂直配線を使用しない多くの異なった方法で実現され得る。また、電界効果トランジスタは、ＭＯＳＦＥＴとは異なる種類のトランジスタとすることもできる。
【０１１７】
記載された特徴は、本発明の任意の組み合わせにとって重要である。
【図１】
2011530252.tif 000018
【図２ａ】
2011530252.tif 000019
【図２ｂ】
2011530252.tif 000020
【図２ｃ】
2011530252.tif 000021
【図３】
2011530252.tif 000022
【図４ａ）】
2011530252.tif 000023
【図４ｂ）】
2011530252.tif 000024
【図５】
2011530252.tif 000025
【図６】
2011530252.tif 000026
【図７ａ）】
2011530252.tif 000027
【図７ｂ）】
2011530252.tif 000028
【国際調査報告】
2011530252.tif 000029
2011530252.tif 000030
2011530252.tif 000031