(57)【要約】  互いに接続され、異なる平面に配置され、第１のＩＣ積層として配列された、少なくとも２つのＩＣと、前記少なくとも２つのＩＣのうちの少なくとも１つと接続された第３のＩＣとを有するモジュールであって、前記第３のＩＣは、前記少なくとも２つのＩＣの両方との交差面である、モジュール。
2011521437.tif 000002
【特許請求の範囲】
【請求項１】
互いに物理的に接続され、それぞれ別の平面に存在し、第１のＩＣ積層として編成された、少なくとも２つのＩＣであって、１００μｍ未満の間隔で互いに離間する前記少なくとも２つのＩＣと；
前記少なくとも２つのＩＣの対向する面の間に物理的に配置される点で前記少なくとも２つのＩＣの少なくとも一方に接続される第３のＩＣとを備え；
前記第３のＩＣは、前記少なくとも２つのＩＣから１００μｍ以内の距離で離間され、前記少なくとも２つのＩＣ双方に対して交差面であるとともに、前記第３のＩＣが前記少なくとも２つのＩＣのうちの少なくとも一方のＩＣと前記点で電気的に接続する、
モジュール。
【請求項２】
前記物理的接続は、前記少なくとも２つのＩＣの間に電気的接続をさらに備える；
請求項１のモジュール。
【請求項３】
前記少なくとも２つのＩＣの間の前記電気的接続は、その間に電気的接続を形成する少なくとも１つのポスト−ペネトレーション接続を備える；
請求項２のモジュール。
【請求項４】
前記物理的接続は：
ａ）少なくとも１つの封入されたはんだ接続；
ｂ）少なくとも１つの融合接続；
ｃ）ウェル型接続；または
ｄ）少なくとも１つの共有結合接続；
のうちのいずれか１つ以上を備える、
請求項２のモジュール。
【請求項５】
前記第３のＩＣは、受動素子である、
請求項１のモジュール。
【請求項６】
前記第３のＩＣは、集積回路搭載チップである、
請求項１のモジュール。
【請求項７】
前記少なくとも２つのＩＣの各々は、互いに共通に位置合わせされる端面を有し、
前記第３のＩＣは、前記共通に位置合わせされる端面において、前記少なくとも２つのＩＣと実質的に直交して、接続する、
請求項１のモジュール。
【請求項８】
前記第３のＩＣは、追加のＩＣによる第２の積層内のうちの１つのＩＣである、
請求項７のモジュール。
【請求項９】
前記少なくとも２つのＩＣのうちの少なくとも１つに対して交差面である第４のＩＣをさらに備える；
請求項７のモジュール。
【請求項１０】
前記第４のＩＣは、前記第３のＩＣに対して交差面である、
請求項９のモジュール。
【請求項１１】
前記少なくとも２つのＩＣおよび前記第３のＩＣのうちの１つのＩＣは、平面視で多角形の形状を有し、その形状は正方形または長方形以外である、
請求項７のモジュール。 
【請求項１２】
前記第３のＩＣは、前記少なくとも２つのＩＣのうちの少なくとも一方のＩＣと、少なくとも１つの介在ＩＣにより前記少なくとも２つのＩＣのうちの少なくとも一方のＩＣから隔てられる追加のＩＣとの間をブリッジし、
前記第３のＩＣは、少なくとも１つのポスト−ペネトレーション接続により前記追加のＩＣに電気的に接続される、
請求項７のモジュール。 
【請求項１３】
前記少なくとも２つのＩＣのうちの１つ以上のＩＣまたは前記第３のＩＣのうちの特定のＩＣ上の、少なくとも１つのフィーチャであって、スペーサとして機能し、前記特定のＩＣといずれか他のＩＣとの間の最小許容間隔を規定するような位置および大きさに形成されるフィーチャをさらに備える；
請求項７のモジュール。
【請求項１４】
前記少なくとも２つのＩＣのうちの１つ以上のＩＣまたは前記第３のＩＣのうちの特定のＩＣ上の、少なくとも１つの接続であって、スペーサとして機能し、前記特定のＩＣといずれか他のＩＣとの間の最小許容間隔を規定するような大きさである接続さらに備える；
請求項７のモジュール。
【請求項１５】
前記少なくとも１つのフィーチャは、前記特定のＩＣの一部である、
請求項１３のモジュール。
【請求項１６】
前記少なくとも１つのフィーチャは、前記特定のＩＣに取り付けられる、
請求項１３のモジュール。
【請求項１７】
前記少なくとも１つのフィーチャは、結合剤を備える；
請求項１３のモジュール。
【請求項１８】
前記結合剤は、硬化樹脂である、
請求項１７のモジュール。
【請求項１９】
前記少なくとも２つのＩＣの各々は、互いに共通な端面を有し、
前記共通な端面は互いにずれており、
前記第３のＩＣは、前記共通な端面において前記少なくとも２つのＩＣと実質的に直交して、接続する、
請求項１のモジュール。 
【請求項２０】
前記第３のＩＣは、第２のＩＣ積層である、
請求項１９のモジュール。
【請求項２１】
前記少なくとも２つのＩＣのうちの少なくとも１つに対して交差面である第４のＩＣをさらに備える；
請求項１９のモジュール。
【請求項２２】
前記第４のＩＣは、前記第３のＩＣに対して交差面である、
請求項２１のモジュール。
【請求項２３】
前記少なくとも２つのＩＣと前記第３のＩＣのうちの１つのＩＣは、平面視で多角形の形状を有し、その形状は正方形または長方形以外である、
請求項１９のモジュール。
【請求項２４】
前記第３のＩＣは、前記少なくとも２つのＩＣと、前記少なくとも２つのＩＣのうちの前記少なくとも１つから少なくとも１つの介在ＩＣにより離間された追加のＩＣとの間をブリッジし、
前記第３のＩＣは、少なくとも１つのポスト−ペネトレーション接続により、前期追加のＩＣに電気的に接続される、
請求項１９のモジュール。
【請求項２５】
前記第３のＩＣは、前記モジュールの１つの特定のＩＣを前記モジュールの他の特定のＩＣと電気的に接続する受動素子であり、
前記受動素子は、少なくとも１つのポスト−ペネトレーション接続により、前記モジュールの前記特定のＩＣまたは前記モジュールの前記他の特定のＩＣのうちの少なくとも１つに接続される、
請求項１のモジュール。 
【請求項２６】
前記受動素子は、剛性部分を備える；
請求項２５のモジュール。
【請求項２７】
前記受動素子は、柔軟性部分を備える；
請求項２５のモジュール。
【請求項２８】
前記受動素子は、剛性部分をさらに備える；
請求項２７のモジュール。
【請求項２９】
前記受動素子は、積層の少なくとも２つの面を取り囲む、
請求項２７のモジュール。
【請求項３０】
少なくとも２つのＩＣによる第１の積層と；
少なくとも２つのＩＣによる第２の積層であって、前記第１の積層と第２の積層は互いに対して交差面である、第２の積層と；
前記第１の積層または前記第２の積層のうちの少なくとも一方に対して交差面であるブリッジＩＣであって、前記第１の積層または前記第２の積層のうちの少なくとも一方と、ポスト−ペネトレーション接続を用いて、電気的および物理的に結合されているブリッジＩＣを備える；
モジュール。
【請求項３１】
前記ブリッジＩＣは、受動素子である、
請求項３０のモジュール。
【請求項３２】
前記ブリッジＩＣは、集積回路を搭載したチップを備える；
請求項３０のモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体に関し、特にデバイスを搭載した半導体を積層すること（ｓｔａｃｋｉｎｇ）に関する。
【背景技術】
【０００２】
これまでかなり長い間、回路基板全体のサイズを小型化するために、回路基板上で特定の領域を占有できるデバイス数を増加させたいという要望がある。そうすることを目指して行われてきた方法の一つは、パッケージ化されたチップを上下に積層していくことによるものである。それは一般的に、例えば、２つ以上のチップを接続できるミニ「回路基板」または「インターポーザ」である補助素子の使用により実現されるか、または同じ結果をもたらすよう１つ以上のチップを覆うか、または取り巻くことが可能なリボン状材料上のフレキシブル回路配線の使用により実現される。これらの方法は各チップを上面から（つまり、接続点で）接続して、接続材料つまりインターポーザが各チップそれぞれと平行になる。これらの２つの方法は、より小さい占有面積を実現できるが、例えば追加の寄生容量やノイズ、または双方といった犠牲を払って実現する。さらに、かかる素子は常に受動素子であって、それらの素子そのものにＩＣデバイスを含めることはできない。
【０００３】
従って、かかる補助素子の使用を必要としない、または、配置や上記の方法の限られた接続性による制限を受けない、もしくは、その双方の条件を満たすより良い積層パッケージ方法が技術的に求められる。
【発明の概要】
【０００４】
発明者は、ミニ回路基板、インターポーザ、またはフレキシブル回路配線等の純粋な受動補助素子の使用要求を回避する、積層された（ｓｔａｃｋｅｄ）集積回路（「ＩＣ」）（以後、チップまたはダイを問わず「ＩＣ」と称する）によるより高密度のパッケージを生成する方法を発明した。
【０００５】
本明細書による方法は上記要求を回避する一方で、有利なことに、上述の技術と完全に互換性があるため、補助素子による方法が用いられる場合においても、かかる技術をカバーし、そしてそれらを上まわる利点および優位性を提供する。
【０００６】
一態様は、電気および物理的に互いに接続された少なくとも２つのＩＣを有するモジュールを含み、それらのＩＣはそれぞれ別の平面に配置され、第１のＩＣ積層（ｓｔａｃｋ）として編成され、第３のＩＣは、少なくとも２つのＩＣ双方との交差面であり、第３のＩＣが少なくとも２つのＩＣのうちの少なくとも一方に電気的および物理的に接続され、第３のＩＣと少なくとも２つのＩＣのうちの少なくとも一方との間には少なくとも１つの電気的接続が存在する。この電気的接続は、ポスト−ぺネトレーション接続であってもよいし、他の形態の接続であってもよい。
【０００７】
本明細書で説明する利点および特長は、代表的な実施例から得られる多くの利点および特長の内の僅かでしかなく、本発明の理解を助けるために提示するに過ぎない。言うまでもなく、それらは特許請求の範囲によって定義される本発明を制限したり、特許請求の範囲の均等物を制限したりするものと解釈すべきではない。例えば、これら利点のいくつかが相互に矛盾し、単一の実施例に同時にあてはまらないことがある。同様に、いくつかの利点が本発明の一の態様にあてはまるものの、他の態様にはあてはまらない場合がある。従って、特長および利点についてこの概要が、均等を判定する際の手掛かりになると考えるべきではない。本発明の更なる特長および利点は、以下の説明、図面、および特許請求の範囲から明らかになろう。
【図面の簡単な説明】
【０００８】
【図１】図１は、本方法の第１の一般的な実施例を非常に簡易的な形式で示す図である。
【図２】図２は、本方法の第１の一般的な実施例を非常に簡易的な形式で示す図である。
【図３】図３は、本方法の第１の一般的な実施例を非常に簡易的な形式で示す図である。
【図４】図４は、本方法の第１の一般的な実施例を非常に簡易的な形式で示す図である。
【０００９】
【図５】図５は、チップに剛性ポストと展性接点との混成が含まれるモジュールの一実施例を非常に簡易的な形式で示す図である。
【００１０】
【図６】図６は、１つ以上のＩＣが、どのようにして本方法を増強する追加のフィーチャ（ｆｅａｔｕｒｅ）を含むことができるかを非常に簡易的な形式で示す図である。
【００１１】
【図７】図７は、図１乃至図４の方法の変形例を非常に簡易的な形式で示す図である。
【図８】図８は、図１乃至図４の方法の変形例を非常に簡易的な形式で示す図である。
【図９】図９は、図１乃至図４の方法の変形例を非常に簡易的な形式で示す図である。
【図１０】図１０は、図１乃至図４の方法の変形例を非常に簡易的な形式で示す図である。
【００１２】
【図１１】図１１Ａ乃至図１１Ｈは、本明細書による方法の使用に適した種々のＩＣ形状を示す略図である。
【００１３】
【図１２】図１２は、互いにブリッジ接続されたＩＣが共通に位置合わせされる端面を有するモジュールを非常に簡易的な形式で示す図である。
【００１４】
【図１３】図１３は、互いにブリッジ接続されたＩＣが、互いにずれているモジュールを非常に簡易的な形式で示す図である。
【００１５】
【図１４】図１４は、本明細書による方法を採用する幾つかの例示モジュールを非常に簡易的な形式で示す図である。
【図１５】図１５は、本明細書による方法を採用する幾つかの例示モジュールを非常に簡易的な形式で示す図である。
【図１６】図１６は、本明細書による方法を採用する幾つかの例示モジュールを非常に簡易的な形式で示す図である。
【図１７】図１７は、本明細書による方法を採用する幾つかの例示モジュールを非常に簡易的な形式で示す図である。
【００１６】
【図１８】図１８は、本明細書による方法を従来の受動素子とともに使用できる方法を非常に簡易的な形式で示す図である。
【図１９】図１９は、本明細書による方法を従来の受動素子とともに使用できる方法を非常に簡易的な形式で示す図である。
【発明を実施するための形態】
【００１７】
引用して本明細書に組み込む米国特許出願第１１／３２９，４８１号，１１／３２９，５０６号，１１／３２９，５３９号，１１／３２９，５４０号，１１／３２９，５５６号，１１／３２９，５５７号，１１／３２９，５５８号，１１／３２９，５７４号，１１／３２９，５７５号，１１／３２９，５７６号，１１／３２９，８７３号，１１／３２９，８７４号，１１／３２９，８７５号，１１／３２９，８８３号，１１／３２９，８８５号，１１／３２９，８８６号，１１／３２９，８８７号，１１／３２９，９５２号，１１／３２９，９５３号，１１／３２９，９５５号，１１／３３０，０１１号および１１／４２２，５５１号は、半導体ウェハにおける小さくて深いバイアと、半導体ウェハのための電気接点とを形成する様々な技術を記載している。本発明の技法は、かつて成し得なかったバイア密度および配置を可能にし、チップ、ダイ上で、またはウェハ規模で実行できる。 さらに、本発明の技法は、チップを積層するよりフレキシブルな装置が、チップの単なる同一平面上の配列に比較して、チップにより占有される占有面積を削減することを可能にする。
【００１８】
特に、本方法は、上記の本願に組み込まれる出願におけるウェル接続または逆ウェル接続のような種々の取付方法とともに、はんだ接続またはポスト−ぺネトレーション型接続を活用して、チップ、ダイ、または、再配線層（「ＲＤＬ」）素子、インターポーザ、リボン状材料上のフレキシブル回路配線等の受動素子の如何を問わず、素子の一つを別の素子につなぎやすくすることができる。
【００１９】
その上、本方法では、平行面同士でチップを垂直方向に積層する従来の方法に存在する配置制限を回避できる。本方法により、平行面だけでなく、実質的に直角に積層を実現できる。
【００２０】
本方法は、数点の実施例により説明され、それらの実施例は、生成可能な無数の変形例による非常に広い範囲を総称的に示す。
【００２１】
図１乃至図４は、本方法の第１の一般的な実施例を示す。この実施例では、複数のＩＣで構成されるモジュール１００は、例えば上述の出願による方法、または他の何らかの方法で互いに積層（ｓｔａｃｋ）するように構成されている。説明のため、図1は、物理的にも、また選択的に電気的にも積層において互いに接続される４つのＩＣ１０２，１０４，１０６，１０８の断面を非常に簡易的な形式で示す。これは、ポスト−ペネトレーション手法、はんだプロセス、エポキシ、スピンオングラス、フォトレジスト、または導電性、非導電性を問わない他の接着材料を用いて実施できる。代替として、ＩＣを暫定的に積層配置状態に保持した後（例えば、工具により、または重力でさえも）、後続プロセスを用いて、積層に交差面で接続される1つ以上の素子の機械的および／または電気的接続により恒久的に積層配置状態に維持できる。説明のため、各ＩＣ間のほとんどの接続は示されていないが、必要に応じて用いられることは言うまでもない。かかる接続は、各ＩＣ間とともに、最下のＩＣ１０２の底面および／または最上のＩＣ１０８の上面にも任意に用いられる。これらの接続に加えて、幾つかのＩＣは接続点１１０を含み、それらの接続点は各ＩＣの周辺に位置することが示されている。特定のＩＣによっては、接続点１１０は、例えば接点パッドに直接配置することもできるし、あるいは２つ以上の位置間に延びるか、接続点をＩＣの周辺まで単純に再配線する配線パターン上に配置することもできる。説明のため、これらの接続点１１０の各々は、本願に組み込む米国特許出願第１１／３２９，４８１号，１１／３２９，５０６号，１１／３２９，５３９号，１１／３２９，５４０号，１１／３２９，５５６号，１１／３２９，５５７号，１１／３２９，５５８号，１１／３２９，５７４号，１１／３２９，５７５号，１１／３２９，５７６号，１１／３２９，８７３号，１１／３２９，８７４号，  １１／３２９，８７５号，１１／３２９，８８３号，１１／３２９，８８５号，１１／３２９，８８６号，１１／３２９，８８７号，１１／３２９，９５２号，１１／３２９，９５３号，１１／３２９，９５５号，１１／３３０，０１１号、および１１／４２２，５５１号に記載されているポスト−ペネトレーション接続の展性接点として構成され、図１に示すような積層において他のＩＣのポスト１１２とポスト−ペネトレーション接続を形成するためにも使用することができる。
【００２２】
図２は、図１のＩＣ積層１００と相互接続するよう構成された追加のＩＣ２００の側面図を非常に簡易的な形式で示す。図示のように、このＩＣ２００は外側に延びる一連のポスト１１２を含み、それらのポストは剛性接点として構成され、接続点１１０においてそれぞれに対応する展性接点と整列し、嵌合するように位置決めされる。展性接点と同様に、多数の剛性ポストが上記の本願に組み込む米国特許出願において詳細に述べられている。
【００２３】
図３は、合体してモジュールを形成する直前の図１のＩＣ積層１００と図２のＩＣ２００とを非常に簡易的な形式で示す。図から分かるように、ここではＩＣ２００はＩＣ積層１００と実質的に直角に配置され、ポスト１１２は展性を有するその対応物３０２と位置合わせされる。有利にも、ポスト−ペネトレーション型接続が用いられる場合は、ＩＣ積層１００とＩＣ２００とは完全に垂直である必要はないことが注目される。その上、ＩＣ積層１００の各ＩＣが互いに完全に整列している必要もない。そればかりでなく、その接続は、接点の大きさとポストの長さが許す限り、大きなずれ（ｏｆｆｓｅｔ）を許容できる。従って、ここで使用されるように、用語「直角」および「実質的に直角」は同等の意味で互換的に使用されると理解すべきであり、その意味するところは、望ましい接続を達成するために必要な範囲で直角に近いことを意味するだけであり、以下の実施例の１つから分かるように、実際には、数学定義の直角（つまり９０度）から実質的なズレがあっても構わない。便宜上、用語「交差面（ｏｆｆ  ｐｌａｎｅ）」は、他のＩＣに実質的に直角であるＩＣを総称的に言及するために、本明細書でしばしば用いられる。さらに、高密度配置のポスト−ペネトレーション、共有結合、金属−金属融合、または他の密着型の各接続プロセスを使用することにより、ＩＣ１０２，１０４，１０６，１０８のそれぞれをさらに密接して積層させることができるとともに、個々のＩＣを非常に薄くして、例えばＩＣ２００のような１つ以上の交差面片により構造または構造支持体を提供でき、インターポーザが使用された場合よりも、積層の高さ全体を非常に低くできる。実際に、本明細書で説明する方法を用いることにより、積層内の２つのＩＣを互いに１００μｍ以内に離間させ、それに交差面ＩＣを接続して、交差面ＩＣ自体を２つのＩＣのいずれか一方または双方から１００μｍ以内に離間させることができる。例えば、極めて薄くしたＩＣと、交差面ＩＣ上のポスト−ペネトレーション接続とを用いて、ピッチ２５μｍで、４チップ積層の高さを１００μｍより僅か大きい程度にすることができる。ピッチ５μｍでポスト−ペネトレーション接続を有する交差面ＩＣにより、積層の高さが２０μｍを僅か超える程度にＩＣを薄くすることもできる。対照的に、従来のインターポーザを用いる場合、２つのＩＣ１０４，１０８をこのようなインターポーザで置き換えると、各インターポーザはおそらく１００μｍ厚となるであろう。従って、インターポーザを含む積層は、結果的に積層１００の数倍の厚さで半数のＩＣしか持たないことになるであろう。
【００２４】
次にＩＣ上の接点１１２は、接触してＩＣ２００と積層１００との間の接続を形成する。ポスト−ペネトレーション接続を用いる場合、接続１１２は接続するポストとなり、適切な圧力の下で、対応する展性接点３０２とともに、図４に示すようにＩＣ２００と積層１００との間にポスト−ペネトレーション接続を形成する。
【００２５】
特定の実施に応じて、交差面素子はそれ自体、集積回路搭載チップ（またはチップの一部）であってもよく、あるいは受動素子（剛性か展性かを問わず）または、例えばＲＤＬは含むが回路配線は含まないパッケージ素子のような何らかの他の素子であってもよい。従って、後続の実施例では、交差面片はＩＣとして述べられるが、当然ながら、ここでの用語「ＩＣ」は集積回路に限定されることはなく、それに代わって（および包含する意図をもって）上述の任意の受動素子とすることもできることは、当然に理解されるものである。
【００２６】
この時点で、幾つかの実施では、ポスト−ペネトレーション接続は、本発明者によるタック−融合プロセスの使用により任意に増強できることは言うまでもなく、タック−融合プロセスは本願に組み込む上記の米国特許出願で詳細に述べられている。その方法では、タック接続を用いて恒久的でない接続により初期段階でチップを結合できる。それ以後の段階で、チップを融合プロセスで処理して「永久」接続にすることができる。代替の任意の方法では、直ちに永久接続することになるが、融合プロセスはタックプロセスを併用せずに使用することができる。
【００２７】
さらに、この交差面積層方法によれば、実施状態に応じて、バリアを用いて融解したはんだを封入し、別の接続との無用な短絡を防止できる場合には、はんだのようなリフロー可能な材料を展性材料の代わりに置き換えできる。実施に応じて、この「バリア」による方法には、上記の本願に組み込む出願で述べられるウェルの使用や、ＩＣに適用されるか、またはＩＣ上に形成される何らかの他の物理的な壁の一部の使用を含めることができる。代替として、例えば、接続要素１１０，１１２が銅等の純金属または純酸化物であった場合、この事例では銅―銅融合である金属−金属融合、または共有結合プロセスをそれぞれ用いて同じ効果を得ることができ、導電性結合を必要とする場合には前者が用いられる。しかし、これらのプロセスは全くペネトレーションを持たないため、結合される交差面片の接続表面それぞれが厳密には平行からずれている場合、交差面接続にはあまり相応しくない。
【００２８】
前述に基づき、この方法は積層チップの２つ以上の面に対して実施できることは言うまでもない。従って、積層に直角な２つ以上のチップを接続することにより、速度の異なる技術による複数のチップを混成してチップ間の接続を短縮することができる。
【００２９】
特定の実施に応じて、ＩＣ積層の形成は、直交するＩＣをつなぐ前、または同時に実行できることは言うまでもない。さらに、上記の実施例では説明を簡単にするため、全ての展性接点をＩＣ積層内に、剛性ポストを直交ＩＣ上に配置しているが、別の実施では、展性または他の種類の接点３０２を直交ＩＣ上に配置し、ポスト１１２を嵌合するＩＣに配置できる。当然ながら、さらに他の実施では、例えば図５の積層５００に示すように、それぞれが剛性ポスト１１２および展性接点３０２等の異なる種類の接点の混成を含む１つ以上の何らかのＩＣを有することができる。
【００３０】
上記を踏まえて、本方法にはさらなる態様を有利に組み込むことができる。例えば、図６に示すように、モジュール６００内の１つ以上のＩＣ６０２，６０４，６０６，６０８，６１０は、特定の場合に応じて、ＩＣ上に形成できるか、またはＩＣとは別に形成してＩＣに取り付けることのできるフィーチャ６１２を含むことができる。特定のフィーチャは、公知のエッチング技術を用いてＩＣ上に形成してもよく、または、プラスチック、セラミック、半導体、析出金属、または他の材料等の何らかの他の適当な材料から、別に形成してもよい。上記フィーチャは、従ってスペーサとして機能してＩＣと他のＩＣとの間の最小間隔を維持または画成し、それ自身アライメント要素６１４として作用するか、または別のフィーチャ６１６と嵌合するように作用するか、あるいは、特定の用途のための何らかの目的のために機能することができる。
【００３１】
代替および／またはオプションとして、「スタンドオフ」を展性接点またははんだ接点の直下に生成して、積層内の隣接する要素間の、または交差面ＩＣと積層との間の、最小かつ再現可能な隙間を形成することができる。
【００３２】
図７乃至図１０は、本明細書に含まれる図が原寸大ではなく、実際は著しく歪められていることを踏まえた上で、本明細書で用いられる用語「直角」が数学定義の直角とは実質的な違いを有する理由を説明するために、図１乃至図４の本方法の変形例を非常に簡易的な形式で示している。著しく歪められているにも拘わらず、この歪みはこのコンセプトをより明確に説明するのに役立つ。
【００３３】
図７は、積層内でＩＣからＩＣへ移動するにつれて実質的な位置ずれが生じる周辺位置に展性接点３０２を有するＩＣ７０２の積層の部分７００を非常に簡易的な形式で示す。しかし、この実施例では、ＩＣの位置ずれは、積層７００に結合される別のＩＣ７１０上の剛性ポスト１１２の長さの到達許容範囲内である。結果として、位置ずれにも拘わらず、図８に示すように、交差面ＩＣは、依然としてそのポストを介してＩＣ積層に取り付けることができる。図９は、対象とする図８の交差面ＩＣ７１０と図７の積層７００との結合する直前を非常に簡易的な形式で示す。図１０は、交差面ＩＣ７１０を位置合わせして、交差面ＩＣのポスト１１２をそれぞれ対応するＩＣ積層７００上の展性接点３０２に挿入（ｐｅｎｅｔｒａｔｅ）して、交差面ＩＣ７１０とＩＣ積層７００との間に電気的接続を形成した後に生成されるモジュール１０００を非常に簡易的な形式で示す。ここで注目すべきことは、この方法を意図通り作用させるために、ＩＣ積層内のＩＣ間のずれが実質的にはない（すなわち、位置合わせしたＩＣ積層を構成する際、ずれがポストの到達許容範囲内である）場合、ポストは、位置合わせされた積層に結合されるような状態に構成できることである。しかし、積層が（意図的に、または非意図的に）上記の程度より大きなずれを有する場合、ポスト間の間隔は、形成前またはずれに対応するための再配置を通して調整しなければならない可能性が生じる。
【００３４】
ここで言及すべきことは、上記実施例では単独の交差面ＩＣが用いられているが、交差面ＩＣをＩＣ積層自身の一部とすることもできることである。結果的には、当然ながら、チップモジュールは単純な垂直積層の範疇を超える配置で形成できる。さらに、上記の方法は、さもなければ配置されることになる単純な同一平面上または垂直積層の編成内ではなく、別々のＩＣ上に接続を配置させることにより、接続をより密にする方法をもたらすため、接続を短くできるとともに、速度の異なるＩＣを混在させることができ、ノイズや寄生容量等の問題に全く新しい方法で対処できる。その上、本方法を用いることにより、例えば、三角形、他の四辺形、六角形、八角形のＩＣのように図１１Ａ乃至図１１Ｈに示す代表例等の、（平面視で）正方形または長方形以外の形状または不整形さえも有するＩＣを使用でき、制限する要素は、ここではウェハからそれらの形状をダイスカットするか、さもなければ、それらをソーカット、切断、または生成する能力だけである。
【００３５】
さらに、交差面ＩＣを使用して、複数のＩＣの間に配置される１つ以上のＩＣを迂回しながら、それら複数のＩＣの間でより直接的な接続をもたらすように、複数のＩＣをブリッジできる。その方法は、図１２および図１３に非常に簡易的な形式で示され、図１２では、互いにブリッジされるＩＣ１２０２，１２０４，１２１０，１２１２が共通に位置合わせされる端面１２１６を有し、図１３では、互いにブリッジされるＩＣ１３０２，１３０６，１３０８が互いにずれている（すなわち、それらＩＣの関係する端面１３１２，１３１４，１３１６，１３１８は共通に位置合わせされていない）。 
【００３６】
図１４乃至図１７は、本方法を採用する幾つかの例示的モジュール１４００，１５００，１６００，１７００である、本方法を用いることにより可能となる（これらの例は代表例に過ぎず、可能な置換えと組合せの全ては説明できないという理解のもとに）数種類の複雑な構成のＩＣを非常に簡易的な形式で示す。図１４乃至図１７に示すように、ＩＣ間の接続には、１つ以上のポスト−ぺネトレーション接続、封入されたはんだ接続、金属−金属融合接続、および／または共有結合接続が含まれる。
【００３７】
例えば、図１４のモジュール１４００に示すように、４つのＩＣ１４０２，１４０４，１４０６，１４０８による積層は、左側面に接続される交差面ＩＣ１４１０を有し、積層内の３つのＩＣ１４０４，１４０６，１４０８は、右側面に交差面ＩＣ１４１２も有している。その上、ＩＣ１４１４は、積層内のＩＣ１４０２，１４０４，１４０６，１４０８を前側面でブリッジしている。
【００３８】
図１５のモジュール１５００に示すように、複数の三角形ＩＣ１５０２（この図ではそのうちの１つのみを示している）による積層は、積層１５０２の３側面上にそれぞれ３つのＩＣ１５０４，１５０６，１５０８の積層を有する。
【００３９】
図１６に示すように、より複雑なモジュール１６００編成では、複数の八角形ＩＣ１６０２（この図ではそのうちの１つのみを示している）の積層を有しており、３つのＩＣによる積層１６０４，１６０６を両側面に有し、単一ＩＣ１６０８を上面に有し、下面に単一ＩＣ１６１０を有し、ＩＣ１６１０は両側面の積層を互いにブリッジしている。
【００４０】
図１７のモジュール１７００に示すように、複数の台形ＩＣ１７０２（この図ではそのうちの１つのみを示している）の積層は、それに接続するＩＣ１７０４による交差面積層を右側面に有し、積層１７０４は順に、その上面に交差面ＩＣ１７０６を有する。さらに、台形積層１７０２は、左側面にサイズが変化するＩＣの積層１７０８を有し、ＩＣ積層１７０８は順に、下側２つのＩＣ１７１２，１７１４を上側２つのＩＣ１７１６，１７１８にブリッジする２つのＩＣの積層１７１０を有する。
【００４１】
図１４乃至図１７のモジュールにより、特定の積層に対して任意のＩＣを交差面ＩＣとすることができる一方で、積層自身の一部とすることもでき、さらにそれに接続する交差面ＩＣを有するか、または積層内に１つ以上の他の交差面ＩＣを有することができるということが分かる。
【００４２】
図１８および図１９は、インターポーザまたはフレキシブル回路配線と同様にＲＤＬによって構成される素子等の従来の受動素子とともに、本明細書で説明される方法を、どのように組み合わせて用いるかを非常に簡易的な形式で示している。
【００４３】
図１８に示すように、モジュール１８００は複雑なＩＣ積層で構成され、この事例ではフレキシブル回路配線である受動素子１８０２も含み、フレキシブル回路配線は垂直積層内の２つのＩＣ１８０６，１８０８間の中間の接続点１８０４と、モジュール最右端の下側のＩＣ１８１２の接続点１８１０とを相互接続し、モジュールの一部を部分的に取り巻く。さらに、受動素子は、例えば、受動素子１８０２の上面上に配置される３つのチップ上のボールグリッドアレイ１８２０等の従来技術を用いて従来型ＩＣ１８１４，１８１６，１８１８に接続できるように構成される。
【００４４】
図１９に示すように、モジュール１９００は、４つの垂直積層されたＩＣ１９０２，１９０４，１９０６，１９０８の積層で構成される。さらに、モジュール１９００はこの事例ではインターポーザである受動素子１９１０を含み、インターポーザは、積層されたＩＣ１９０２，１９０４，１９０６，１９０８とポスト−ペネトレーション相互接続を形成できるよう一方の面上に剛性ポストを有し、従来型ＩＣ１９１４を公知の方法で接続する従来型接続１９１２を他方の面上に有する。
【００４５】
最後に、実施によっては、図１８または図１９の受動素子１８０２，１９１０は、図１８の受動素子１８０２の場合は剛性部分を、図１９の受動素子１９１０の場合は柔軟性部分を、任意に含むことができ、それにより受動素子は支えとして機能でき（図１８の受動素子１８０２の場合）、または１つ以上の面を取り巻くことができ（図１９の受動素子１９１０の場合）、任意に、積層面に加えてＩＣ面上にも接続を形成できる。かかる実施においては、受動素子、例えば図１８の受動素子１８０２は、例として右端２つのチップ１８２４，１８２６間の上側の接続点１８２２において、または左端２つのチップ１８０８，１８３０間の上側の別の接続点において積層に結合する接続を含むことができる。
【００４６】
このように、ここでの記載（図含む）は、説明に役立つ代表的な実施例にすぎないと解されるべきである。読み手の便宜のため、上記記載は、あらゆる可能な実施例のうちの代表的な例に専心したものである。例は、本発明の原理を教授するものである。上記記載は、包括的にあらゆる可能な変形例を列挙しているわけではない。このような代替の実施例は、本発明の特定の部分のためには提示されていないかもしれない、もしくは、さらに不記載の代替の実施例が、（本発明の特定の）部分のためには有用であるかもしれないが、これらの代替の実施例についての権利の放棄とみなされるものではない。当業者は、こうした不記載の実施例の多くが、本発明および他の均等物の原理と同一の原理を包含していることを認識するであろう。
【図１】
2011521437.tif 000003
【図２】
2011521437.tif 000004
【図３】
2011521437.tif 000005
【図４】
2011521437.tif 000006
【図５】
2011521437.tif 000007
【図６】
2011521437.tif 000008
【図７】
2011521437.tif 000009
【図８】
2011521437.tif 000010
【図９】
2011521437.tif 000011
【図１０】
2011521437.tif 000012
【図１１Ａ）】
2011521437.tif 000013
【図１１Ｂ）】
2011521437.tif 000014
【図１１Ｃ）】
2011521437.tif 000015
【図１１Ｄ）】
2011521437.tif 000016
【図１１Ｅ）】
2011521437.tif 000017
【図１１Ｆ）】
2011521437.tif 000018
【図１１Ｇ）】
2011521437.tif 000019
【図１１Ｈ）】
2011521437.tif 000020
【図１２】
2011521437.tif 000021
【図１３】
2011521437.tif 000022
【図１４】
2011521437.tif 000023
【図１５】
2011521437.tif 000024
【図１６】
2011521437.tif 000025
【図１７】
2011521437.tif 000026
【図１８】
2011521437.tif 000027
【図１９】
2011521437.tif 000028
【国際調査報告】
2011521437.tif 000029
2011521437.tif 000030
2011521437.tif 000031