(57)【要約】  ＰＬＬのデジタル制御された発振器（ＤＣＯ）は、ＤＣＯ＿ＯＵＴ信号がディザされた間隔で変化する周波数を持つように、ディザされる。一例では、ＤＣＯは、入って来るデジタルチューニングワードのディザされていないストリームを受け取り、ディザされた基準クロック信号ＲＥＦＤを受け取り、ＤＣＯ＿ＯＵＴ信号を出力し、その周波数変化がディザされた間隔で起こるようになっている。ＰＬＬがセルラー電話の送信機の局部発振器で用いられる場合、ＤＣＯの新規なディザリングは、デジタルイメージノイズが、メイン局部発振器周波数からの特定の周波数オフセットで、より少なくなるように、デジタルイメージノイズを周波数拡散する。デジタルイメージノイズの周波数拡散によって、ＰＬＬ基準クロックの周波数を増大する必要なく、ノイズの仕様を満たすことが可能になる。基準クロックの周波数の増大を回避して、ノイズの仕様を満たすことにより、パワーの消費の増大が回避される。
2011524149.tif 000002
【特許請求の範囲】
【請求項１】
デジタル制御された発振器（ＤＣＯ）をディザして、前記ＤＣＯによって出力された信号がディザされた間隔で変化する周波数を持つようにすること
を含む方法。
【請求項２】
フェーズロックループにおいて前記ＤＣＯによって出力された信号を使用すること
をさらに含む、請求項１に記載の方法。
【請求項３】
前記ＤＣＯに、ディザされたクロック信号を供給すること
をさらに含む、請求項１に記載の方法。
【請求項４】
前記ＤＣＯによって出力された信号の周波数が、実質的な離散時間で変化し、前記離散時間の少なくともいくつかの連続するものの間の時間間隔が異なっている、請求項１に記載の方法。
【請求項５】
前記ＤＣＯが、デジタルチューニングワードのディザされていないストリームを受け取る、請求項１に記載の方法。
【請求項６】
フェーズロックループ（ＰＬＬ）のタイム−トゥ−デジタル・コンバータ（ＴＤＣ）に基準クロックを供給することと、
前記基準クロックの信号から、ディザされた基準クロック信号を生成することと、
前記ＤＣＯに、前記ディザされた基準クロック信号を供給することであって、前記ＤＣＯによって出力された信号が前記ＴＤＣに供給される、こと
とをさらに含む、請求項１に記載の方法。
【請求項７】
基準クロック信号を受け取ることと、
前記基準クロック信号の複数の遅延バージョンを生成するために、遅延線を使用することと、
前記ＤＣＯに前記遅延バージョンの選択された１つを供給するためにマルチプレクサを使用することであって、前記選択された１つは時間と共に変化する、こと
とをさらに含む、請求項１に記載の方法。
【請求項８】
基準クロック信号を受け取ることと、
前記基準クロック信号の遅延バージョンを出力するために、遅延回路を使用することであって、前記基準クロック信号の遅延バージョンは前記ＤＣＯに供給され、前記遅延の大きさは前記遅延回路の出力の負荷の量に依存する、ことと、
前記負荷の量を時間と共に変化させること
とをさらに含む、請求項１に記載の方法。
【請求項９】
ディザされたクロック信号を受け取るデジタル制御された発振器（ＤＣＯ）
を含む、フェーズロックループ（ＰＬＬ）。
【請求項１０】
前記ＤＣＯが、ディザされた間隔で変化する周波数を持つ信号を出力する、請求項９に記載のＰＬＬ。
【請求項１１】
前記ＤＣＯが、デジタルチューニングワードのディザされていないストリームを受け取る、請求項９に記載のＰＬＬ。
【請求項１２】
ディザされていない基準クロック信号を受け取り、前記ディザされたクロック信号をそれから生成し、出力するディザ回路
をさらに含む、請求項９に記載のＰＬＬ。
【請求項１３】
前記ディザされていない基準クロック信号の複数の遅延バージョンを生成する遅延線と、
前記ディザされたクロック信号として、出力ノードに前記遅延バージョンの選択された１つを供給するマルチプレクサと、
前記マルチプレクサの複数の選択入力リード線に、マルチビットデジタル値のストリームを供給するデジタルナンバー生成器
とを前記ディザ回路が含む、請求項１２に記載のＰＬＬ。
【請求項１４】
可変負荷回路と、
前記基準クロック信号を受け取り、前記ディザされたクロック信号として、前記ディザされていない基準クロック信号の遅延バージョンを出力する遅延回路であって、前記遅延回路を通じての伝搬遅延の量は、前記可変負荷回路が前記遅延回路にかける負荷の量に、少なくとも部分的に依存し、前記負荷の量は、前記可変負荷回路によって受け取られたマルチビットデジタル値に依存する、遅延回路と、
前記遅延回路を通じての伝搬遅延の量が時間と共に変化するように、前記マルチビットデジタル値を変化させるデジタルナンバー生成器
とを前記ディザ回路が含む、請求項１２のＰＬＬ。
【請求項１５】
ＤＣＯ出力信号を出力するデジタル制御された発振器（ＤＣＯ）であって、前記ＤＣＯ出力信号は、ディザされた間隔で変化する周波数を持つ、デジタル制御された発振器（ＤＣＯ）
を含むフェーズロックループ。
【請求項１６】
デジタルチューニングワードのストリームを出力する回路構成要素と、
前記デジタルチューニングワードのストリームを受信し、クロック信号がディザされた間隔で変化する周波数を持つように前記クロック信号を出力するための手段
とを含むフェーズロックループ。
【請求項１７】
前記手段がデジタル制御された発振器（ＤＣＯ）である、請求項１６に記載のフェーズロックループ。
【請求項１８】
前記回路構成要素がループフィルタを含む、請求項１６に記載のフェーズロックループ。
【請求項１９】
ディザされていないクロック信号を受信し、ディザされたクロック信号を出力するディザ回路であって、前記ディザされたクロック信号は前記手段に供給される、ディザ回路
をさらに含む、請求項１６に記載のフェーズロックループ。
【請求項２０】
前記デジタルチューニングワードのストリームは、ディザされていない離散時間において変化する、請求項１６に記載のフェーズロックループ。
【請求項２１】
前記デジタルチューニングワードのストリームは、ディザされた離散時間で変化する、請求項１６に記載のフェーズロックループ。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される実施形態は、オールデジタル・フェーズロックループ（all-digital phase-locked loops: ＡＤＰＬＬｓ）に関する。
【背景技術】
【０００２】
図１（従来技術）は、タイム−トゥ−デジタル・コンバータ（time-to-digital converter: ＴＤＣ）ＰＬＬ１と呼ばれる、オールデジタル・フェーズロックループ（ＡＤＰＬＬ）の一種の一例のブロック図である。このようなＴＤＣＰＬＬは、たとえば、セルラー電話の送信機の局部発振器で、局部発振器信号ＬＯを生成するために使用され得る。ＴＤＣＰＬＬ１は、マルチビットのデジタルチューニングワード（digital tuning words）のストリームを出力するループフィルタ２を含む。デジタル制御された発振器（ＤＣＯ）３は、デジタルチューニングワードを受け取り、周波数がこのデジタルチューニングワードによって決定された対応信号ＤＣＯ_ＯＵＴを出力する。ＤＣＯ３は、たとえば、基準クロック信号ＲＥＦを受け取ることができ、クロック信号ＲＥＦに対し同期して、ＤＣＯ＿ＯＵＴの周波数を変化させるようにする。積算器（Accumulator）４はＤＣＯ＿ＯＵＴの各期間をインクリメントし、積算器の値は、基準クロック信号ＲＥＦと同期して、ラッチ５にラッチされる。基準位相積算器６は、その入力リード線７における値だけインクリメントする。基準位相積算器６は、また、基準クロック信号ＲＥＦと同期してインクリメントする。積算器６で積算された値は、線８を介して減算器９に供給される。加算器１０の出力は、線１１を介して減算器９に供給される。減算器９は、位相検出器とも呼ばれ、線８における値から線１１における値を減じ、線１２およびループフィルタ２に、デジタルワードの形態で、結果として生じた誤差値を供給する。
【０００３】
入力リード線７における値は、その分だけ積算器６がインクリメントするが、線１３における変調周波数制御値、線１４におけるチャネル周波数制御整数値、および、線１５におけるチャネル周波数制御分数値の合計である。分数値１５は、デルタ−シグマ変調器２１によって時間と共に変化する。この特定の例では２点変調が用いられるので、線１３における変調周波数制御値は、ブロック１９によってスケールされ、加算器２０における第２変調点で制御ループに導入される。線１１における値は、ラッチ５によって出力された整数部分ならびに線１６における分数部分の合計である。タイム−トゥ−デジタル・コンバータ１７は、基準クロック信号ＲＥＦのエッジと信号ＤＣＯ＿ＯＵＴのエッジ間の時間差を表すデジタル出力タイムスタンプを生ずる。この例における基準クロック信号ＲＥＦは、一定だがＤＣＯ＿ＯＵＴよりも著しく低い周波数を持つ。ＴＤＣ１７によって出力されたタイムスタンプは、規格化回路１８によって規格化され、線１６における分数部分を生成する。制御ループは、線８および１１における値を互いにロックさせ続け、かつ、実質的に同一にさせ続けるように動作する。
【０００４】
図１の従来型のＡＤＰＬＬは、セルラー電話の送信機のアプリケーションで十分に作動するが、信号ＤＣＯ＿ＯＵＴの周波数が離散時間で変化する。これらの離散時間は、時間的に等間隔である。「デジタルイメージ」として知られているものについてここに述べる。これらのデジタルイメージは、所望のＬＯメイン周波数ではない局部発振器出力信号ＬＯのスペクトルコンポーネントである。基準クロックＲＥＦの周波数が増大すると、デジタルイメージの周波数は、ＬＯメイン周波数からさらに離れて移動し、デジタルイメージのパワーは小さくなる。基準クロックＲＥＦの周波数が増大することによって、デジタルイメージのノイズの問題は減少する。大半のセルラー電話のプロトコルには、セルラー電話が伝送するチャネルの外部で許容される最大許容ノイズを設定する仕様（specification）がある。ＧＳＭ（登録商標）（移動通信用グローバルシステム）のアプリケーションでは、デジタルイメージの大きさが十分に低くなるように、たとえば、およそ４０メガヘルツよりも高くなるようにＲＥＦの周波数を増大することが一般的に必要である。しかし、基準クロックＲＥＦの周波数を増大することは、ＰＬＬ回路構成要素におけるスイッチング量を増大し、したがって、パワーの消費を増大する。
【発明の概要】
【０００５】
フェーズロックループ（ＰＬＬ）のデジタル制御された発振器（ＤＣＯ）はディザされ、ＤＣＯによって出力されたＤＣＯ＿ＯＵＴ信号はディザされた間隔で変化する周波数を持つようになっている。ＤＣＯ＿ＯＵＴの周波数は実質的に離散時間で変化し得るが、これらの時間は、ＤＣＯ＿ＯＵＴの周波数が変化する連続時間の間に、単一で不変の、および、一定の、時間間隔（a single constant and fixed time interval）がないように、ディザリングされる。一例では、ＤＣＯは、入って来るデジタルチューニングワードのディザされていないストリームを受け取り、ディザリングされた基準クロック信号ＲＥＦＤを受け取り、その周波数がディザリングされた間隔で変化するように、ＤＣＯ＿ＯＵＴ信号を出力する。ＰＬＬがセルラー電話の送信機の局部発振器で用いられる場合、ＤＣＯの新規なディザリングは、より少ないデジタルイメージノイズがメイン局部発振器周波数からの特定の周波数オフセットで存在するように、周波数にデジタルイメージノイズを拡散するために使用され得る。このように周波数にデジタルイメージノイズを拡散することは、セルラー電話のノイズの仕様が、ＰＬＬ基準クロックの周波数を増大する必要なく満たされることを可能にする。基準クロックの周波数を増大することを回避してノイズの仕様を満たすことによって、パワーの消費の増大が回避される。
【０００６】
上記は概要であるため、必要によって、詳細の省略、一般化、および簡略化を含んでいる；よって、当業者は、この概要が単に例示的であり、任意の方法に限定する目的ではないことを理解するであろう。ここに説明されるデバイスおよび／またはプロセスの他の態様、進歩的な特徴、および利点は、特許請求の範囲によって唯一定義されるように、ここに述べられる限定的でない詳細な説明において明らかになるであろう。
【図面の簡単な説明】
【０００７】
【図１】（従来技術）は、従来型のＴＤＣＰＬＬの簡潔化されたブロック図である。
【図２】１つの新規な態様による、移動通信デバイス１００の１つの特定のタイプのハイレベルのブロック図である。
【図３】図２のＲＦトランシーバ集積回路１０３のより詳細なブロック図である。
【図４】図３の局部発振器１１９のより詳細な図である。
【図５】図４のＤＣＯ２０１を実現するための１つの方法の図である。
【図６Ａ】図４のディザ回路２２１を実現するための方法の第１の例である。
【図６Ｂ】図４のディザ回路２２１を実現するための方法の第２の例である。
【図７】図４の新規なＰＬＬにおけるＤＣＯ＿ＯＵＴ信号のパワースペクトル密度と、従来型のＴＤＣＰＬＬにおけるＤＣＯ出力信号のパワースペクトル密度を示すグラフである。
【図８Ａ】ＤＣＯ２０１をディザ可能な方法を示す。
【図８Ｂ】ＤＣＯ２０１をディザ可能な方法を示す。ＤＣＯ出力周波数は、示されているように、ディザに適合するように補償される。
【図９】１つの新規な態様による方法のフローチャートである。
【詳細な説明】
【０００８】
図２は、１つの新規な態様による１つの特定のタイプの移動通信デバイス１００の、非常に簡潔化されたハイレベルのブロック図である。この特定の例において、移動通信デバイス１００は、符号分割多元接続（ＣＤＭＡ）セルラー電話通信プロトコルまたはＧＳＭ（移動通信用グローバルシステム）セルラー電話通信プロトコルのどちらかにしたがって動作可能な３Ｇセルラー電話である。セルラー電話は、（示されていないいくつかの他のパーツの中に）アンテナ１０２および２つの集積回路１０３と１０４を含む。集積回路１０４は、「デジタルベースバンド集積回路」または「ベースバンドプロセッサ集積回路」と呼ばれる。集積回路１０３は、ＲＦトランシーバ集積回路である。ＲＦトランシーバ集積回路１０３が「トランシーバ」と呼ばれるのは、送信機だけでなく受信機も含むからである。
【０００９】
図３は、図２のＲＦトランシーバ集積回路１０３の、より詳細なブロック図である。受信機は、「受信系（receive chain）」１０５と呼ばれるものだけでなく、局部発振器１０６も含む。セルラー電話が受信している場合、高周波ＲＦ信号１０７がアンテナ１０２で受信される。信号１０７からの情報は、デュプレクサ１０８、マッチングネットワーク（matching network）１０９を通り、受信系１０５を通って進む。信号１０７は、低ノイズ増幅器（ＬＮＡ）１１０によって増幅され、ミキサ１１１によって周波数ダウンコンバートされる。結果として生じるダウンコンバートされた信号は、ベースバンドフィルタ１１２によってフィルタにかけられ、デジタルベースバンド集積回路１０４に送られる。デジタルベースバンド集積回路１０４におけるアナログ−トゥ−デジタル・コンバータ１１３は、信号をデジタル方式に変換し、結果として生じるデジタル情報は、デジタルベースバンド集積回路１０４におけるデジタル回路構成要素によって処理される。デジタルベースバンド集積回路１０４は、局部発振器１０６によってミキサ１１１に供給された局部発振器信号（ＬＯ１）の周波数を制御することによって、受信機を同調する。
【００１０】
セルラー電話が送信している場合、送信される情報は、デジタルベースバンド集積回路１０４におけるデジタル−トゥ−アナログ・コンバータ１１５によってアナログ形式に変換され、「送信系（transmit chain）」１１６に提供される。ベースバンドフィルタ１１７は、デジタル−トゥ−アナログ変換プロセスによるノイズをフィルタにかけて除去する。そして、局部発振器１１９の制御下のミキサブロック１１８が、信号を高周波信号にアップコンバートする。ドライバ増幅器１２０および外部のパワー増幅器１２１は、高周波信号を増幅し、アンテナ１０２を励振（drive）して、高周波ＲＦ信号１２２がアンテナ１０２から送信されるようにする。デジタルベースバンド集積回路１０４は、局部発振器１１９によってミキサ１１８に供給された局部発振器信号（ＬＯ２）の周波数を制御することによって、送信機を同調する。
【００１１】
図４は、図３の局部発振器１１９の、より詳細な図である。局部発振器１１９は、基準クロック信号ソース１２３およびタイム−トゥ−デジタル・コンバータ・オールデジタル・フェーズロックループ（time-to-digital converter all-digital phase-locked loop: ＴＤＣＡＤＰＬＬ）１２４を含む。この例において、基準クロック信号ソース１２３は、外部の水晶発振器モジュールへの接続である。この場合、基準ソース１２３は、たとえば、信号導体であってもよい。あるいは、基準クロック信号ソース１２３は、ＲＦトランシーバ集積回路１０３に設けられた発振器であり、水晶は、集積回路１０３の外部にあるが、集積回路１０３の電極を介して発振器に付属する。
【００１２】
ＰＬＬ１２４は、デジタルチューニングワードのストリームを出力するループフィルタ２００を含む。デジタル制御された発振器（ＤＣＯ）２０１は、デジタルチューニングワードを受け取り、周波数がデジタルチューニングワードによって決定された対応信号ＤＣＯ＿ＯＵＴを出力する。ＤＣＯ＿ＯＵＴは、たとえば、３〜４ギガヘルツの範囲の周波数を持ち得る。積算器２０２は、ＤＣＯ＿ＯＵＴの各期間をインクリメントし、積算された値は、基準クロック信号ＲＥＦに同期して、ラッチ２０３へラッチされる。基準位相積算器２０４は、基準クロック信号ＲＥＦに同期して、その入力リード線２０５における値だけインクリメントする。積算器２０４で積算された値は、線２０９を介して減算器２０６に供給される。加算器２０７の出力は、線２０８を介して減算器２０６へ供給される。減算器２０６は、位相検出器とも呼ばれ、線２０９における値から線２０８における値を減じ、かつ、ループフィルタ２００へ、線２１０により、デジタルワードの形態で、結果として生じた誤差値を供給する。
【００１３】
積算器２０４がその分だけインクリメントする、入力リード線２０５における値は、線２１１における変調周波数制御値ＭＯＤ＿ＣＮＴＲＬ、線２１２におけるチャネル周波数制御整数値ＣＨＡＮＮＥＬ＿ＣＮＴＲＬ（ＩＮＴ）、および、線２１３におけるチャネル周波数制御分数値ＣＨＡＮＮＥＬ＿ＣＮＴＲＬ（ＦＲＡＣ）の合計である。分数値は、デルタ−シグマ変調器２１４によって時間と共に変化する。２点変調技術が使用されるので、線２１１における変調周波数制御値は、ブロック２１５によってスケールされ、加算器２１６における第２変調点で、制御ループに入力される。線２０８における値は、ラッチ２０３によって出力される整数部分ならびに線２２０における分数部分の合計である。タイム−トゥ−デジタル・コンバータ２１８は、基準クロック信号ＲＥＦのエッジと信号ＤＣＯ＿ＯＵＴのエッジ間の時間差を表すデジタル出力タイムスタンプを生ずる。信号ＲＥＦは、ＤＣＯ＿ＯＵＴの周波数よりも著しく低い一定の周波数（たとえば、１００ＭＨｚ）を持つ。ＴＤＣ２１８によって出力されるタイムスタンプは、規格化回路２１９によって規格化され、線２２０における分数部分を生成する。制御ループは、線２０９および２０８における値を、互いにロックさせ続け、かつ、実質的に同一にさせ続けるように動作する。ＤＣＯ２０１によって出力されるＤＣＯ＿ＯＵＴ信号は、一定のディバイダ２２２（たとえば、４で除算する）によって除算され、出力導体２２３における局部発振器出力信号ＬＯ２を生成する。
【００１４】
１つの新規な態様にしたがい、ＤＣＯ２０１がＤＣＯ＿ＯＵＴの周波数を変化させる離散時間が、ディザされる。「ディザ（dither）」という用語は、ここで使用される場合、ＤＣＯ出力周波数が、ＤＣＯ２０１に供給されるクロック信号に存在する固有のノイズ（それは、相対的にわずかな影響を及ぼすのみであろう）によって、変化する場合の時間の変化のことを言うのではなく、むしろ、より実質的で、かつ、故意に生じさせたディザリングのことを言う。図４に示された具体的な例において、ディザ回路２２１は、基準クロック信号ＲＥＦＤのディザされたバージョンを生成し、ＤＣＯ２０１にＲＥＦＤを供給する。ＲＥＦＤは、ＤＣＯ＿ＯＵＴよりも著しく低い周波数である中心周波数を持つ。ＲＥＦＤは、ＤＣＯ＿ＯＵＴが３．０〜４．４ギガヘルツの範囲であり得るのに対し、たとえば、１００メガヘルツの中心周波数を持ち得る。ディザは、理想的には、１つのサンプル期間にわたって、連続的で一様に分散される（一様な確率で起こる）。ここに示されている特定の例において、この理想的な連続的で一様に分散されたディザは、（以下の図６Ａおよび６Ｂの回路によって生成される分散のような）離散的に一様なディザ分散で近似される。
【００１５】
図５は、図４のＤＣＯ２０１を実現するための１つの方法の図である。加算器２１６からのディザされていないデジタルチューニングワードのストリームは、導体３００を介して、ＤＣＯ２２１に受け取られる。ディザされた基準クロック信号ＲＥＦＤは、ディザ回路２２１から、導体３０１で、ＤＣＯ２２１に受け取られる。復号器３０２は、デジタルチューニングワードをスイッチ制御信号に復号する。そして、スイッチ制御信号は、復号器３０２によって出力される制御信号における変化がＲＥＦＤの立ち上がりエッジに関して同期して起こるように、復号器３０２内でラッチされる。スイッチ制御信号は、対応する出力リード線３０３〜３０６に出力される。スイッチ制御信号の１つ１つは、スイッチセット３０７〜３１０の対応する１つを制御する。スイッチ３０７〜３１０のうち、いくつが、および、どれが開閉しているかによって、ＤＣＯ２０１の共振周波数を決定し、それによって、差動ＤＣＯ＿ＯＵＴ信号の周波数を決定する。図４に示された信号線２２４は、図５の差動信号対ＤＣＯ＿ＯＵＴ＋とＤＣＯ＿ＯＵＴ−を伝えるための２つの導体を表す。
【００１６】
図６Ａは、図４のディザ回路２２１を実現するための方法の第１の例である。基準クロック信号ＲＥＦは、導体３１１に受け取られる。ディザされていない基準クロック信号ＲＥＦの複数の遅延バージョンは、論理バッファ３１２〜３１５からなる遅延線３３５で生成される。デジタルマルチプレクサ３１６は、遅延線からの基準クロックＲＥＦの遅延バージョンのうち、１つを選択し、この選択された遅延バージョンを、出力導体３１７へ供給する。基準クロック信号ＲＥＦによってクロックされる擬似ランダムナンバー生成器３１８は、ＲＥＦのサイクルからサイクルへ擬似ランダムに変化するマルチビットデジタル値を出力する。このマルチビットデジタル値は、マルチプレクサ３１６の選択入力リード線３１９に供給される。擬似ランダムナンバー生成器３１８によって出力された値が変化すると、ディザされた基準クロック信号ＲＥＦＤの位相が変化する。位相のこの変化が、ディザリングと呼ばれる。
【００１７】
図６Ｂは、図４のディザ回路２２１を実現するための方法の第２の例である。ディザされていない基準クロック信号ＲＥＦは、入力導体３１１に受け取られ、論理バッファ３２０を含む遅延回路３３６によって、可変量分遅延させられる。バッファ３２０による伝搬遅延は、その出力ノード３２１の容量負荷量に依存する。擬似ランダムナンバー生成器３２２と可変負荷回路３３７は、出力ノード３２１の容量負荷を擬似ランダムに変化させる。可変負荷回路３３７は、キャパシタ３２７〜３３０およびスイッチ３２３〜３２６のセットを含む。導体３３１に擬似ランダムナンバー生成器３２２によって出力された擬似ランダム値は、スイッチ３２３〜３２６のうちのどれが開閉されているかを決定し、それによって、出力ノード３２１の容量負荷を決定する。出力バッファ３３２は、可変的に遅延させられた信号の信号エッジを改善するためのものである。結果として生じるディザされた基準クロック信号ＲＥＦＤは、出力導体３１７に供給される。スイッチ３２３〜３２６は、数多くの異なる方法で実現され得る。たとえば、各スイッチは、単一のＮ−チャネル・フィールド・エフェクト・トランジスタ（N-channel field effect transistor）であってもよく、または、相補的な制御線を持つＰ−チャネル／Ｎ−チャネル・フィールド・エフェクト・トランジスタ・ペア（P-channel/N-channel field effect transistor pair）（トランスファ・ゲート（transfer gate））であってもよい。擬似ランダムナンバー生成器３２２は、プログラマブル・パラメータ（たとえば、ディザの範囲がプログラマブルであり得る）を持つシグマ−デルタ変調器によって実現可能である。
【００１８】
図７は、従来のＴＤＣＰＬＬにおけるＤＣＯ出力信号のパワースペクトル密度と、図４の新規なＰＬＬにおけるＤＣＯ＿ＯＵＴ信号のパワースペクトル密度を示すグラフである。縦軸のＰＳＤという標記は、「パワースペクトル密度（Power Spectral Density）」を示す。横軸の周波数の目盛りは、ＤＣＯ＿ＯＵＴのメイン周波数に対する周波数のオフセットを表す。したがって、横の目盛りの左側の「０」は、ＤＣＯ＿ＯＵＴ信号のメイン周波数を示す。４００と標記された、グラフの左側の線は、ＤＣＯ＿ＯＵＴ信号のメインスペクトルコンポーネントを示す。４０１と標記されたピークは、図１の従来のＰＬＬのＤＣＯ＿ＯＵＴ信号に存在するデジタルイメージノイズを表す。著しい量のパワーが、ＤＣＯ＿ＯＵＴのメイン周波数からの特定の周波数オフセットに存在することに注意されたい。この特定の周波数オフセットでのノイズの大きさが非常に顕著であり得るため、各周波数で最大量の位相ノイズを設定するセルラー電話の仕様が妨げられる。
【００１９】
一方、線４０２は、１つの新規な態様による、デジタルイメージノイズのエネルギーの周波数拡散を表す。この拡散は、ＤＣＯ＿ＯＵＴの周波数が変化する時間のディザリングによるものである。ディザリングは、理想的には、１つのサンプル期間にわたって、均等に拡散された１６値を使用する離散的で一様なディザリングである。サンプリング周波数は、１３ＭＨｚである。各離散周波数オフセットには、セルラー電話の仕様によって許可されたエネルギーの最大許容量がある。エネルギー対周波数オフセットの関係のこの許容量は、マスクと呼ばれる。線４０２は、マスクの範囲内である。したがって、ＡＤＰＬＬ１２４は、ノイズの仕様を満たす。セルラー電話規格がＧＳＭである場合、ノイズのＯＲＦＳ仕様は、ＤＣＯ２０１に供給される基準クロック信号の適切なディザリングによって満たされる。ノイズ４０２は、ループの帯域幅内の周波数ではループによって除外され、それによって、積分位相ノイズ（所望の信号帯域幅内のノイズの合計）は、ループの帯域幅を使用して制御される。図７に示されるように、周波数にデジタルイメージノイズを拡散することは、ＰＬＬ基準クロックの周波数を増大する必要なく、ノイズの仕様が満たされることを可能にする。基準クロックの周波数を増大することを回避してノイズの仕様を満たすことによって、さもなければノイズの仕様を満たすために要求されるかもしれないパワー消費の増大を回避することが可能である。
【００２０】
図８Ａは、どのように、ＤＣＯ周波数が、規則的なサンプル時間で受け取られ、ある他のディザ時間でクロックアウトされるかを示す。これは、前述したディザリングを示す。しかし、別のタイプのディザリングは、図８Ｂにおいて示されるように用いられることが可能である。図８Ｂの例において、ＤＣＯ出力周波数は、新たな（ディザされた）サンプル時間に対応する。ＤＣＯ出力周波数は、ディザに適合するように補償される。
【００２１】
図９は、１つの新規な態様による単一ステップの方法５００のフローチャートである。ステップ５０１において、ＰＬＬのＤＣＯは、ＤＣＯによる信号出力（たとえは、図４の信号ＤＣＯ＿ＯＵＴ）が、ディザされた間隔で変化する周波数を持つように、ディザされる。このようなディザリングは、図７で示すように、周波数にわたるデジタルノイズエネルギーの拡散を達成し得る。
【００２２】
１つ以上の例示的な実施形態において、説明されるファンクションは、ハードウェア、ソフトウェア、ファームウェア、または、これらの任意の組合せにおいて実施可能である。ソフトウェアにおいて実施される場合、ファンクションは、コンピュータ可読媒体におけるコード、または、１つ以上の命令として伝送または記憶され得る。コンピュータ可読媒体は、１つの場所から他へのコンピュータプログラムの移送を容易にする任意の媒体を含む通信媒体およびコンピュータ記憶媒体の両方を含む。記憶媒体は、コンピュータでアクセス可能な任意の利用可能媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または、他の光ディスク記憶装置、磁気ディスク記憶装置、または、他の磁気記憶デバイス、または、コンピュータでアクセス可能であり、データ構造または命令の形態の所望のプログラムコードを記憶または搬送するために使用可能な任意の他の媒体を含み得る。さらに、いずれの接続も当然のことながらコンピュータ可読媒体と呼ばれる。たとえば、ソフトウェアが、ウェブサイト、サーバ、または、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）を使用する他のリモートソース、または、赤外線、無線、および、マイクロ波といった無線技術によって伝送される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または、赤外線、無線、および、マイクロ波といった無線技術は、媒体の定義に含まれる。ディスク（disk）およびディスク（disc）は、ここに使用されているように、コンパクトディスク（disc）（ＣＤ）、レーザー（登録商標）ディスク（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）、およびブルーレイ（登録商標）ディスク（disc）を含み、ディスク（disks）は普通、データを磁気的に再生するが、ディスク（discs）は普通、レーザーで光学的にデータを再生する。上記の組合せも、また、コンピュータ可読媒体の範囲内に含まれるべきである。いくつかの実施形態において、デジタルベースバンドＩＣ１０４のコンピュータ可読媒体に記憶された命令セットの実行により、情報がＲＦトランシーバＩＣ１０３に伝達されるようにすることができ、ＤＣＯのディザリングのタイプが変化したり、ＤＣＯのディザリングが開始または停止されたりする。ディザリングは、複数の種々の方法の選択された１つで実行可能であり、選択されたタイプのディザリングは、セル方式電話の動作モードに依存して、ソフトウェアの制御下で（たとえば、ソフトウェアまたはファームウェアの制御下で）、変化可能である。
【００２３】
ある特定の実施形態が指示のために前述されているが、本特許明細書の教示は、一般的な適用性を持っており、前述された特定の実施形態に限定されるものではない。特定の回路構成要素が説明され、ＤＣＯにディザされたクロック信号を供給し、ＤＣＯに受け取られたデジタルチューニングワードがディザされず、ＤＣＯ出力信号周波数における変化がディザされるようになっているが、他の実施形態は、ループフィルタに供給されたクロック信号がディザされ、ＤＣＯに供給されたデジタルチューニングワードのストリームがディザされるようになっている実施形態を含む。入って来るデジタルチューニングワードのストリームがディザされる場合、ＤＣＯ出力信号は、図５の復号器３０２からのスイッチ制御信号をラッチする必要なく、ディザされることが可能である。あるいは、ループフィルタおよびＤＣＯの両方は、同一のディザされた基準クロック信号によってクロックされ得る。しかし、どちらの場合にも、ＤＣＯ出力信号の周波数変化はディザされる。このように、説明された特定の実施形態のさまざまな特徴の、種々の変更、改造および組合せが、以下に記載される特許請求の範囲から逸脱することなく、実現可能である。
【図１】
2011524149.tif 000003
【図２】
2011524149.tif 000004
【図３】
2011524149.tif 000005
【図４】
2011524149.tif 000006
【図５】
2011524149.tif 000007
【図６Ａ】
2011524149.tif 000008
【図６Ｂ】
2011524149.tif 000009
【図７】
2011524149.tif 000010
【図８Ａ】
2011524149.tif 000011
【図８Ｂ】
2011524149.tif 000012
【図９】
2011524149.tif 000013
【国際調査報告】
2011524149.tif 000014
2011524149.tif 000015
2011524149.tif 000016