(57)【要約】  感光性構造体が、電気的に直列に接続された複数の感光領域(１２４）を備える。遮光層が、上記構造体の主要面上への入射光から上記感光領域(１２４）を遮蔽するように配置された複数の導電領域(５０１）を備える。上記導電領域（５０１）は、互いに電気的に絶縁されている。
2011518423.tif 000002
【特許請求の範囲】
【請求項１】
感光性構造体であって、
電気的に直列に接続された複数の感光領域と、
上記感光性構造体の第１の主面上への入射光から上記感光領域を遮蔽するように配置され互いに電気的に絶縁された複数の導電領域を有する第１の遮光層と、
を備えることを特徴とする感光性構造体。
【請求項２】
上記感光領域が、上記第１の主面に対して平行に、横方向に延びていることを特徴とする請求項１に記載の感光性構造体。
【請求項３】
上記感光領域が、複数のラテラル半導体接合部を備えることを特徴とする請求項２に記載の感光性構造体。
【請求項４】
上記感光領域が、ＰＩＮダイオードを備えることを特徴とする請求項３に記載の感光性構造体。
【請求項５】
上記感光領域が、薄膜トランジスタを備えることを特徴とする請求項３に記載の感光性構造体。
【請求項６】
上記薄膜トランジスタが、アクティブマトリクス装置の画素回路の一部を構成することを特徴とする請求項５に記載の感光性構造体。
【請求項７】
上記感光領域が、光センサ素子を構成することを特徴とする請求項１から５の何れか１項に記載の感光性構造体。
【請求項８】
上記感光性構造体の第２の主面へ入射する光から上記感光領域を遮蔽するように配置され互いに電気的に絶縁されている複数の導電領域を有する第２の遮光層を備えることを特徴とする請求項１から７の何れか１項に記載の感光性構造体。
【請求項９】
上記導電領域が、メタライゼーション（metallisation）を含むことを特徴とする請求項１から８の何れか１項に記載の感光性構造体。
【請求項１０】
上記導電領域が、上記感光性構造体の残りの部分から電気的に絶縁されていることを特徴とする請求項１から９の何れか１項に記載の感光性構造体。
【請求項１１】
少なくとも１つの上記導電領域が、所定の電位に接続されるように構成されていることを特徴とする請求項１から１０の何れか１項に記載の感光性構造体。
【請求項１２】
少なくとも１つの上記導電領域が、容量結合により接続されていることを特徴とする請求項１１に記載の感光性構造体。
【請求項１３】
上記第１の遮光層の各上記導電領域が、感光領域のそれぞれ１つに対応していることを特徴とする請求項１から１２の何れか１項に記載された構造体。
【請求項１４】
上記第１の遮光層の上記導電領域の少なくとも一つが、上記第１の主面に入射する光から上記感光領域の少なくとも２つを遮蔽するように構成されていることを特徴とする請求項１から１２の何れか１項に記載の感光性構造体。
【請求項１５】
アクティブマトリクス基板上に形成されていることを特徴とする請求項１から１４の何れか１項に記載の感光性構造体。
【請求項１６】
請求項１から１５の何れか１項に記載の感光性構造体を備えていることを特徴とする環境光センサ。
【請求項１７】
リファレンスとして機能するように構成された、請求項１から１５の何れか１項に記載の感光性構造体をさらに備えることを特徴とする請求項１６に記載のセンサ。
【請求項１８】
請求項１から１５の何れか１項に記載の感光性構造体、または、請求項１６または１７に記載のセンサを含むことを特徴とする装置。
【請求項１９】
液晶装置を含むことを特徴とする請求項１８に記載の装置。
【請求項２０】
ディスプレイを含むことを特徴とする請求項１８または１９に記載の装置。
【請求項２１】
バックライトを備え、上記感光領域と該バックライトとの間に上記第１の遮光層が配置されていることを特徴とする請求項２０に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、感光性構造体および当該感光性構造体を有する装置に関する。このような装置には、例えば、アクティブマトリクス型液晶装置（ＡＭＬＣＤ）に組み込まれた光センサデバイスがある。
【背景技術】
【０００２】
環境光センサ（ＡＬＳ）は、添付の図１に示すように、ＡＭＬＣＤ表示基板上に組み込まれうる。
【０００３】
添付の図２は、一般的なＡＭＬＣＤの簡易化した断面を示す。バックライト１０１は、ディスプレイに光を照射するために用いられる光源である。バックライト１０１から視聴者１０２に向けた光のディスプレイの透過は、薄膜トランジスタ（ＴＦＴ）で構成される電子回路を用いて制御される。ＴＦＴは、（ＴＦＴガラス１０３として知られる）ガラス基板上に作製され、液晶（ＬＣ）１０４層の電界を変化させるように作動する。これにより、ＬＣ材料の光学的性質が変化し、その結果、バックライト１０１から視聴者１０２に向けて、光がディスプレイを選択的に透過できるようになる。
【０００４】
ディスプレイを利用する多くの製品（例、携帯電話や携帯端末（ＰＤＡ））においては、周辺の照明状況に基づいてバックライトの光の出力を制御することは有益である。例えば、周辺の照明が暗い状況において、表示バックライトの明るさを低減し、それにより、ディスプレイの明るさを低減することが望ましい。これによって、表示出力画像の最適な画質を維持できるとともに、バックライトにより消費される電力を最小限度に抑えることができる。
【０００５】
周囲の照明状況に応じてバックライトの強さを変化させるために、周囲光のレベルを検出する何らかの手段を備える必要がある。この目的に用いられる環境光センサは、ＴＦＴガラス基板とは別体であってもよい。しかし、多くの場合、ＡＬＳをＴＦＴガラス基板に組み込むこと（「モノリシック集積化（monolithic integration）」）には、例えば、ディスプレイを含む製品の大きさ、重さ、および、製造コストの低減における利点といった、幾つかの利点がある。
【０００６】
添付の図１に示される一般的な実用環境光センサシステムは、以下の要素を含む。
（ａ）入射光を電流に変換することが可能な１つの光検出素子（あるいは、複数の光検出素子）。このような光検出素子の例は、フォトダイオード２である。
（ｂ）（１つ、または、複数の）光検出素子を制御し、光起電流（photo-generated current）を検出するバイアス回路（環境光センサ駆動回路３）。
（ｃ）測定された環境光レベルを示す（アナログ、または、デジタル）出力信号を供給する出力回路４。
（ｄ）上記測定された環境光レベルに基づいて、例えば、バックライト１０１の強さを制御することによって、表示動作を調整する手段（バックライト制御装置５）。
【０００７】
モノリシック集積された環境光センサを備えるＡＭＬＣＤの場合、用いられる基本的な光検出デバイスは、表示基板の製造において用いられるＴＦＴ工程に適合するものでなければならない。標準ＴＦＴ工程に適合する周知の光検出デバイスは、横型薄膜多結晶シリコンＰ−Ｉ−Ｎダイオードであって、アノード８とカソード９とを備える２端子デバイスである。その回路表現が、添付の図３に示されている。このようなデバイスの一般的構造は、添付の図４に示される。このデバイスは、デバイスのアノード８を形成する半導体材料（この場合、多結晶シリコン）のｐ型領域とデバイスのカソード９を形成する半導体材料のｎ型領域とを有している。ｎ型領域とｐ型領域との間には、真性の、あるいは、低濃度でドープされた半導体材料（シリコン）７の領域がある。これにより入射光を電流に変換できるデバイスの光検出部位が形成される。
【０００８】
このようなフォトダイオードを動作させるために、２つのフォトダイオードの端子（アノード８とカソード９）の間には電位差を与えなければならない。フォトダイオードの一般的な電流―電圧（ＩＶ）特性が添付の図５に示されており、そこでは、デバイスが、暗闇１２と或る光のレベルＡ１３で光を照射されている。印加されるフォトダイオードバイアスは、アノードとカソードとの間の電位差である。
【０００９】
添付の図５から、デバイスに光を照射すると、所定の動作バイアスに対して、そのデバイスを流れる電流が変化することが分かる。所定のバイアス電圧でのデバイスの動作に対して、暗闇においてデバイスで生成される電流は、そのデバイスの「漏れ電流」（または、「暗電流」）と称することができる。光を照射されたデバイスで生成された電流は、「光電流」と称することができる。この光電流は、漏れ電流と入射光に対応して生成された電流の部分と（後者は、「光電流」と呼ばれている）を合計したものを含む。
【００１０】
多結晶シリコンＴＦＴ工程で作製されたフォトダイオードの感度は一般的に低い。その主な理由は、以下の２つである。
（１）通常は薄膜半導体材料の厚さによって制限を受けるため、光電流は一般的に小さい。
（２）通常、半導体材料では欠陥状態が高密度であることに起因して、漏れ電流は一般的に大きい。
【００１１】
多くの用途において、フォトダイオードの感度の限界は、光電流と漏れ電流との相対的な寄与度（contribution）によって決められる。光電流が漏れ電流より小さい場合、検出が難しくなる。さらに、一般的には、漏れ電流は、温度に対する依存が極めて大きく、温度が上昇するにつれて増加する。したがって、検出素子が薄膜多結晶シリコンフォトダイオードである環境光センサは、相対的に低感度となりやすく、特に高い作動温度で低感度となりやすい。
【００１２】
モノリシック集積された環境光センサを有するＡＭＬＣＤには、表示バックライト１０１によって、光センサ素子２に光が直接照射されることを防ぐため、何らかの対策を講じる必要がある。これを実施する最も簡便な方法は、添付の図６に示すように、バックライトと光センサ素子との間に配置される不透明な遮光（ＬＳ）層５０１を用いることである。
【００１３】
適切なＬＳ層を実現するために考えられる手段の一つは、ＴＦＴガラス基板とバックライトとの間に配置される、例えば、黒テープ、または、黒塗装といった追加材料を用いることである。そのような方法の欠点は、ディスプレイモジュールの厚みやコストの増加を引き起こす場合があることである。さらに重大な欠点は、十分な精度でバックライトと光センサ素子との間にＬＳ層を機械的に配置することが困難な場合がある点である。この欠点は特に、光センサ素子をアクティブ表示領域に近接して配置する必要がある場合に発生しやすい。なぜなら、ＬＳ層に覆われる領域は、表示性能を損なわないように、アクティブ領域に侵入しないようにする必要があるためである。
【００１４】
したがって、例えばＥＰ１５１１０８４Ａ２に記載されるように、添付の図７に示すようにＬＳ層をＴＦＴガラス基板上にモノリシック集積することが多くの場合に有利である。ＬＳ層を集積したＴＦＴガラス基板を作製するために可能な方法は、ＵＳ６７５０４７６に記載されている。一般的なＴＦＴプロセスに容易に適合するためには、蒸着した、例えば、アルミニウムやモリブデンといった金属の層で遮光層を形成することが好都合であることが一般的に知られている。ＬＳ層を含む通常のＡＭＬＣＤ工程を示すフローを、添付の図８に示す。
【００１５】
また、ＵＳ６７５０４７６には、一般的なＴＦＴ工程において利用できるＬＳ層と他の金属層とをコンタクト（接触）させるための方法も記載されている。
【００１６】
さらに、ＬＳ層には、バックライトから光センサ素子への光の経路を遮る以外の用途がありえることも知られている。ＵＳ６５５６２６５には、表示画素ＴＦＴにおいて光誘発漏れ電流を低減するために、遮光層をどのように用いることができるかが記載されている。他の全ての導電層からＬＳ層を電気的に遮蔽することが可能であり、また、ＬＳ層を、工程において利用できる他の金属、または、半導体層にコンタクトさせることも可能である。ＵＳ６５５６２６５には、ソースドライバ線をＬＳ層にコンタクトさせることによって、表示駆動回路においてバスラインの抵抗を低減させる方法も記載されている。ＵＳ７１９９８５３には、表示画素において電荷蓄積用に用いることができる容量プレートの１つを形成するために、どのようにＬＳ層を用いることができるかが記載されている。
【００１７】
上述されたような薄膜フォトダイオードは、添付の図９の等価回路で示すことができる。この図において、電圧依存の電流源Ｉ（Ｖ）５０２は、抵抗素子５０４と直列に構成される。さらに、電流源Ｉ（Ｖ）５０２および抵抗素子５０４は、容量Ｃ５０６と並列に構成される。
【００１８】
容量素子Ｃは、２つの主要なソースから生じる。
【００１９】
（１）半導体材料自体の内部に形成される、ダイオード素子の容量。これは、一般的にはダイオード「接続容量」と称される。この容量の計算方法は、一般的な半導体物理の教科書に詳細に記載されている。
【００２０】
（２）寄生容量素子。これらの寄生容量素子は、例えば、センサのアノードで半導体にコンタクトするように用いられるソース端子金属とカソードとの間の容量によって発生する。
【００２１】
好適に設計された薄膜フォトダイオードにおいて、一般的に、アノード―カソード間の寄生容量と比較して接続容量は小さい。そして、寄生容量が支配的になる。薄膜フォトダイオードがモノリシック集積されたＬＳ層を備える場合、この寄生容量に対し、このＬＳ層の存在による容量性効果が優位になる。このことが添付の図１１に示される。フォトダイオードのアノードおよびフォトダイオードのカソードの両方が、ＬＳ層に対して大きな寄生容量を有する。最終的な結果として、ＬＳ層はアノードとカソードの間に寄生容量を取り入れるが、その寄生容量は、直列に接続されたアノードＬＳ容量およびカソードＬＳ容量に相当する。
【００２２】
ＬＳ層を含むことによって取り入れられた追加の寄生容量は、光誘発漏れ電流を制限するようにＬＳ構造が含まれ、かつ、光センサとしては意図されていないデバイスの性能に有害な結果をももたらす。そのようなデバイスの例は、最低限の漏れ電流を持つように指定された薄膜トランジスタ（ＴＦＴ）であってもよい。そのようなデバイスの例は、ＡＭＬＣＤマトリクスの各画素素子に組み込まれたスイッチング素子である、「画素ＴＦＴ」である。このようなデバイスは、共通して、電界によって熱的に発生した漏れ電流の増加を最低限にするために、低濃度でドープされたドレイン（ＬＤＤ）構造を含む。また、直列に接続された複数のＴＦＴデバイスを用いたスィッチを実現させることも共通している。直列に接続されたＬＤＤ-ＴＦＴの簡略化した図が、添付の図１０に示される。ＬＤＤ  ＴＦＴは、高濃度にドープされたｎ型（Ｎ＋）領域のシリコン１６０、中濃度にドープされたｎ型（Ｎ）領域のシリコン１６２、および、低濃度にドープされた領域のｐ型（Ｐ−）シリコン１６４を含んでいる。ゲート電極構造１６６は、Ｐ領域全体に、および、両側のＮ領域の一部に延びている。
【００２３】
複数の直列デバイスを用いており、また、ＬＤＤ構造を有する画素ＴＦＴ構造の例は、ＵＳ６３１０６７０に記載されている。
【００２４】
この構造の欠点は、熱的に誘発された漏れ電流が非常に低いレベルに低減されうる一方で、結果としての構造体が光感性を有し、かつ、ディスプレイバックライトからの光照射が望ましくない光起漏れ電流を誘発する場合があるという点である。
【００２５】
ＬＳ構造は、バックライトからの入射光の経路を遮ることによって、光起漏れ電流を低減するうえで有効である。しかしながら、追加的なデバイス容量に関連する付随的な欠点が、この長所に勝ってしまう場合がある。この追加的なデバイス容量は、寄生電荷の注入（injection）を有害に増加させ、また、デバイスの切り替え時間を増加させうる。
【００２６】
フォトダイオードは、入射光を電流に変換するための唯一可能な光センサデバイスではない。周知の可能な代替物の一つは、フォトトランジスタである。フォトトランジスタのドレイン-ソース電流は、入射光レベルの関数である。フォトトランジスタは、ドレイン、ソース、または、ある他の外部のバイアス源に接続されたゲート、あるいは、フローティング状態のゲートで作動することができる。
【００２７】
他の可能な感光性デバイスは、フォトレジスタ（電気抵抗が入射光レベルの関数であるデバイス）である。さらに、他の種々の可能性もある。
【００２８】
薄膜フォトダイオードのような光検出素子の感度を最大にするために、漏れ電流に対する光電流の比率が最大化されるように、例えば、デバイス本来の電圧で、光検出素子にバイアスをかけることが有利である。
【００２９】
添付の図１２は、０ボルトで光センサデバイスにバイアスをかけ、発生した電流を測定するための周知の回路の実施形態を示す。この回路は、以下の要素を含む。
・  環境光に曝されるフォトダイオード７。寄生フォトダイオード容量は、１２０で示されＣparと表記される。
・  標準構成のオペアンプ５１
・  集積容量ＣＩＮＴ５２
・  スイッチＳ1  ５３
・  標準構成のアナログからデジタルへのコンバータ（ＡＤＣ）８１
回路の要素は以下のように接続される。オペアンプ５１の非反転端子は、接地されたフォトダイオード７のアノードに接続される。オペアンプ５１の反転端子は、フォトダイオード７のカソードに接続される。集積容量５２は、上記反転端子とオペアンプ５１の出力との間に接続される。スイッチＳ1  ５３は、集積容量５２の端子間に接続される。ＡＤＣ８１は、オペアンプ５１の出力に接続される。
【００３０】
この回路の動作は以下のとおりである。
・  積分期間が始まる前に、スイッチＳ1  ５３が閉じられる。これにより、集積容量ＣＩＮＴ５２の電位が０ボルトにリセットされる。
・  積分期間の初めに、スイッチＳ１  ５３が開かれる。
・  オペアンプ５１が、反転入力端子および非反転入力端子間の電位差が０となる（理想の場合）ように作動する。その結果、０ボルトの電位がオペアンプ５１の非反転端子に発生する。
・  フォトダイオード７のカソードが０ボルトであるため、０ボルトの電位差がフォトダイオード７の端子間に発生する。
・  積分期間中に、検出フォトダイオードは、自身に入射する環境光の強度に応じて、電流ＩＰを発生させる。そして、この電流が集積容量ＣＩＮＴに取り込まれる。
・  集積期間の初めと終わりの間のオペアンプ５１の出力での電圧の変化は、その後サンプリングされる。この電圧変化は、ＩＰ／ＣＩＮＴに集積期間を乗算した値に等しい。
・  次に、アンプの出力での電圧レベルは、ＡＤＣ８１によってデジタル出力に変換される。このデジタル出力は、測定された環境光レベルを示す。
【００３１】
寄生容量Ｃｐａｒ  １２０は、２つの点でこの回路の動作を妨げる可能性がある。第１に、結果として、オペアンプ５１の反転端子から接地まで、高周波低インピーダンスパスになる可能性がある。これにより、リセットスイッチＳ1  ５３が閉じられた状態において、アンプが不安定になる可能性がある。第２に、ＣｐａｒがＣＩＮＴより大きい場合、例えば、ＡＭＬＣＤ駆動回路から、オペアンプ５１の反転端子に結合されるいかなるノイズも、Ｃｐａｒ／ＣＩＮＴの比率に応じて、オペアンプ５１の出力に乗算される。その結果、図１２の回路が好適に作動して、少量の光電流をも検出できるようになるためには、Ｃｐａｒをできる限り小さくすることが望ましい。
【００３２】
図１２の回路を実際に動作させるときに、一般的に、入射環境光に対する感度を最大化するために、かなりの高精度で、フォトダイオードの端子間のバイアスをゼロに維持することが要求される。実際には、厳密な図１２の回路の動作は、回路の構成要素が理想にかなったものではないため、困難になるであろう。このことは、特に、回路要素が、ＴＦＴ基板に集積される必要がある場合に該当する。ＧＢ２４４３２０４には、添付の図１３に示すように、いくつかのフォトダイオード素子を直列に接続することにより、精度よくバイアスをかける要件を緩和する方法が記載されている。複数のセンサデバイスを直列に接続することによりバイアスをかける要件が緩和される。複数の光センサデバイスを直列に接続する周知の方法の１つが、添付の図１４に示されている。Ｐ＋にドープされた半導体領域１２２、低濃度にドープされた半導体領域１２４（Ｐ−、または、Ｎ−であってよい）、および、Ｎ＋にドープされた半導体領域１２６を作製することによって、Ｐ−Ｉ−Ｎフォトダイオードが薄膜半導体層に形成される。半導体層は、絶縁酸化層１３６によってＬＳ層５０１から分離される。コンタクト１３０は、ソース電極（ＳＥ）１３２をＮ＋及びＰ＋にドープされた半導体領域に接続するように、絶縁誘電性中間層１３８を介して形成されうる。したがって、ＳＥ層を適切にパターニングすることにより、直列に接続されたデバイスが図示するように形成される。
【００３３】
また、直列に接続されたフォトダイオードを形成する別の方法が、添付の図１５に示される構造を用いて、非公開特許出願に記載されている。ここでは、近接するＰ＋およびＮ＋でドープされた領域を形成することによって、１つのフォトダイオードのアノードが、次のフォトダイオードのカソードに接続されている。したがって、結果として得られる構造は、Ｐ−Ｉ−Ｎ−Ｐ−Ｉ−Ｎ−…となり、これが１つのシリコンのアイランドの中に形成される。各個別Ｐ−Ｎ領域にかけられるバイアスが小さい、直列に接続された多数のデバイスに関して、これらのＰ−Ｎ接合は、本質的にダイオードであるとともに、レジスタのようにＩＶ特性を有する。その結果、Ｐ−Ｎ領域は、コンタクト構造に近似する。直列に接続されたデバイスは、比較的小さい光電流を通すことのみが求められるため、ＰＮ構造の有効「抵抗」が大きいことは問題とはならない。したがって、ＰＮ構造にわたる電圧降下は小さい。図１４の構造と比較した上記構造の長所は、Ｐ−Ｎ構造を形成するのに必要なスペースがＳＥ層にコンタクトを作製するのに必要とされるスペースよりも小さいために、より多くのフォトダイオードをある所定の領域内に詰め込むことができるという点である。
【００３４】
連続する導電性のアイランドを形成するＬＳ層を有する、直列に接続されたフォトダイオード２５８、２６０、２６２、および２６４の場合、添付の図１６に示されるように、以下のとおり寄生容量を推測することができる。ＬＳ層に対して各フォトダイオードのアノードおよび各フォトダイオードのカソードの容量がＣとなるように、対称構造を仮定する。最初に、１番目のフォトダイオード２５８のアノード１５０とＮ番目のフォトダイオード２６４のカソード１５２との間の合計容量ＣＴＯＴは、最初の容量１５４が最後の容量１５６と直列につながれているため、以下の式（１）で表される。
【００３５】
【数１】
2011518423.tif 000003
【００３６】
漏れ電流に対して光電流を十分に高い比により取得するとともに、多くの用途においてさらに現実的に困難であるのが、不要な（「散在する（ｓｔｒａｙ）」）光の影響をオフセットするために光測定回路の補正を求められることである。例えば、ＡＭＬＣＤに組み込まれるＡＬＳにおいて、光センサ素子は、検出される環境光に加えて、散在光を受けうる。このような散在光は、（例えば）表示バックライトから来て、例えば、ガラス基板内、または、フォトダイオードを囲む（金属層のような）反射性構造体からの１つ、あるいは複数の反射によって、フォトダイオードに入り込みうる。散在光の影響は、光センサがディスプレイに組み込まれる場合に、特に懸念される。これは、注意深く設計したとしても、検出可能な環境光の最低レベルに対比しうる、または、それ以下のレベルに散在光を抑えることは、現実に非常に困難な場合があることによる。漏れ電流の問題に対処するための光センサ出力を補正する補正方法が幾つか存在する。これを行ううえで好適な方法では、（バックライトからの直接的な光照射とともに）環境光から遮蔽された第２の基準光センサ素子が用いられる。これは、例えば、ＥＰ１３９４  ８５９Ａ２、ＪＰ特許出願２００５−１３２９３８（シャープ）、および、ＧＢ２４４８８６９に記載されるように、多くの実施が可能である。添付の図１７の構造の例は、２つの光センサを示す。２つの光センサとは、上記構成であって、外部の光照射に曝される検出光センサと称される第１の光センサ７、および、環境光を遮るために感光性領域上で追加の不透明な層１４４が用いられることを除いては、第１の光センサ７と同じである基準光センサ１４２と称される第２の光センサである。
【００３７】
散在光の影響を補正した環境光レベルを測定するための回路の例が添付の図１８に示される。この回路は、以下の要素を含む。
・環境光に曝されるフォトダイオード７。寄生フォトダイオード容量が１２０で示され、Ｃｐａｒと表記される。
・環境光から第２のフォトダイオードを遮蔽するように不透明な遮光層１４４を備える第２のフォトダイオード１４２。寄生フォトダイオード容量が、１４１で示され、Ｃｐａｒと表記される。
・標準構成のオペアンプ５１
・集積容量ＣＩＮＴ  ５２
・スイッチＳ1  ５３
・標準構成のアナログからデジタルへのコンバータ（ＡＤＣ）８１。
【００３８】
回路要素は以下のように接続される。オペアンプ５１の非反転端子が、フォトダイオード７のアノードに接続される。フォトダイオード７は、第２のフォトダイオード１４２のカソードに接続される。さらに、第２のフォトダイオード１４２は接地される。オペアンプ５１の反転端子は、フォトダイオード７のカソード及び第２フォトダイオード１４２のアノードに接続される。集積容量５２は、上記反転端子とオペアンプ５１の出力との間に接続される。スイッチＳ１  ５３は、集積容量５２の端子間に接続される。ＡＤＣ８１は、オペアンプ５１の出力に接続される。
【００３９】
そして、この回路の動作は、図１２の回路で既に記載されたとおりであり、電流が集積容量に取り込まれる。この場合、この電流は、検出フォトダイオード７からの電流から、基準フォトダイオード１４２からの電流を差し引いたものに等しい。
【発明の概要】
【課題を解決するための手段】
【００４０】
本発明の第１の様態によると、電気的に直列に接続された複数の感光領域と、上記感光性構造体の第１の主面上への入射光から上記感光領域を遮蔽するように配置され互いに電気的に絶縁された複数の導電領域を有する第１の遮光層とを備える、感光性構造体が提供される。
【００４１】
上記感光領域が上記第１の主面に対して平行に、横方向に延びていてもよい。上記感光領域が、複数のラテラル（lateral）半導体接合部を備えていてもよい。
【００４２】
上記感光領域が、ＰＩＮダイオードを備えていてもよい。
【００４３】
上記感光領域が、薄膜トランジスタを備えていてもよい。上記薄膜トランジスタが、アクティブマトリクス装置の画素回路の一部を構成してもよい。
【００４４】
上記感光領域が、光センサ素子を構成してもよい。
【００４５】
上記感光性構造体が、上記感光性構造体の第２の主面へ入射する光から感光領域を遮蔽するように配置され互いに電気的に絶縁されている複数の導電領域を有する第２の遮光層を備えていてもよい。
【００４６】
上記導電領域が、メタライゼーション（metallisation）を有していてもよい。
【００４７】
上記導電領域が、上記感光性構造体の残りの部分から電気的に絶縁されていてもよい。
【００４８】
上記導電領域の少なくとも１つが、所定の電位に接続されるように構成されていてもよい。上記導電領域の上記少なくとも１つが、容量結合（capacitive connection）により接続されててもよい。
【００４９】
上記第１の遮光層の各上記導電領域が、感光領域のそれぞれ１つに対応していてもよい。
【００５０】
上記第１の遮光層の上記導電領域の少なくとも一つが、上記第１の主面に入射する光から上記感光領域の少なくとも２つを遮蔽するように構成されていてもよい。
【００５１】
上記感光性構造体が、アクティブマトリクス基板上に形成されていてもよい。
【００５２】
本発明の第２の様態によると、本発明の第１の態様の構造体を備える環境光センサを提供する。
【００５３】
上記センサが、リファレンスとして機能するように構成された、本発明の第１の様態の構造体をさらに備えていてもよい。
【００５４】
本発明の第３の様態によると、本発明の第１の様態の構造体、または、本発明の第２の様態のセンサを含む装置を提供する。
【００５５】
上記装置は、液晶装置を含んでいてもよい。
【００５６】
上記装置は、ディスプレイを含んでいてもよい。上記装置は、バックライトを備え、上記感光領域と該バックライトとの間に上記第１の遮光層が配置されていてもよい。
【００５７】
したがって、ＬＳ層によってアノードとカソード間の寄生ダイオード容量が十分に削減された構成を提供することが可能である。これにより、光センサ素子で発生した電流を検出することが求められる検出回路の実施がかなり容易に実現できるようになる。特に、電流が、ＴＦＴ基板に組み込まれた回路で検出される場合に上記検出回路の実施がかなり容易にできるようになる。
【００５８】
上述、および、さらに他の本発明の目的、特徴、および優れた点は、添付図面と併せて、以下の詳細な説明によってより容易に理解されるであろう。
【図面の簡単な説明】
【００５９】
【図１】先行技術を示し、環境光センサが組み込まれたＡＭＬＣＤを示す。
【図２】先行技術を示し、一般的なＡＭＬＣＤの断面を示す。
【図３】先行技術を示し、ＰＩＮダイオードの回路表現を示す。
【図４】先行技術を示し、横型薄膜ＰＩＮダイオードの一般的構造を示す。
【図５】先行技術を示し、横型薄膜ＰＩＮダイオードの一般的なＩＶ特性を示す。
【図６】先行技術を示し、フォトダイオードおよび遮光層を組み込んだＡＭＬＣＤの断面の一例を示す。
【図７】先行技術を示し、モノリシック集積されたＬＳ層を有する一般的薄膜ＰＩＮフォトダイオードを示す。
【図８】先行技術を示し、ＬＳ層を含む一般的なＡＭＬＣＤ工程を示すフローチャートである。
【図９】先行技術を示し、薄膜フォトダイオード用の可能な等価回路を示す。
【図１０】先行技術を示し、直列に接続されたＬＤＤ―ＴＦＴを示す。
【図１１】先行技術を示し、寄生容量コンポーネントを示す遮光層を有する薄膜フォトダイオードを表す。
【図１２】先行技術を示し、０ボルトで光センサデバイスにバイアスをかけ、発生する電流を測定するのに可能な回路の実施を示す。
【図１３】先行技術を示し、直列に接続された複数のフォトダイオードを示す。
【図１４】先行技術を示し、ソース電極へのコンタクトを用いて、複数のフォトダイオードを直接に接続する方法を示す。
【図１５】先行技術を示し、ＰＮ構造を用いて、複数のフォトダイオードを直列に接続するための別の代替的な方法を示す。
【図１６】先行技術を示し、遮光層を有する直列に接続されたフォトダイオード素子を示す。
【図１７】先行技術を示し、薄膜工程における検出および基準フォトダイオードの例を示す。
【図１８】先行技術を示し、散在光の影響を補正した環境光レベルを測定するための可能な回路の実施を示す。
【図１９】本発明の第１の実施形態を示す。
【図２０】第１の実施形態を模式的な表現を示す。
【図２１】本発明の第２の実施形態を示す。
【図２２】本発明の第６の実施形態を示す。
【図２３】本発明の第７の実施形態を示す。
【図２４】本発明の第８の実施形態を示す。
【図２５】本発明の第９の実施形態を示す。
【図２６】本発明の第１０の実施形態を示す。
【発明を実施するための形態】
【００６０】
第１の実施形態は、図１９に記載のフォトダイオード素子を有する、先行技術および図１に示される環境光センサが組み込まれたＡＭＬＣＤを備えている。この第１の実施形態は、遮光層５０１が、互いに、または、他の導電層に電気的に接続されない複数の別々のアイランドを形成するようにパターニングされることを除いては、既に先行技術で記載されたように構成され、動作する直列に接続された幾つかのフォトダイオードを備える。ＬＳ層は第１の遮光層を形成し、不透明なＬＳ領域が、バックライト１０１から光センサ素子の（低濃度にドープされた）感光性領域１２４への直接入射経路を遮るようにパターニングされている。また、ＬＳ領域は、導電領域を形成しており、例えばメタライゼーション（metallisation）を含む。また、ＬＳ領域は、残りの構造から絶縁され、図１９に示すＡＭＬＣＤの底面を含む第１の主面に入射する光からフォトダイオード素子の感光領域を遮蔽する。感光性領域は、第１の主面に並行に、横方向に広がっており、ＰＩＮダイオードの横向き半導体接合部を形成する。この感光領域は、代替的に、ＡＭＬＣＤの画素回路の一部を構成する薄膜トランジスタを備えていてもよい。
【００６１】
このようにＬＳ層５０１をパターニングする利点は、アノード―カソード間の合計寄生容量がかなり低減される点にある。これは、図２０の模式図から理解できる。最初に、第１のフォトダイオード１５８のアノード１５０とＮ番目のフォトダイオード１６４のカソード１５２間の合計容量ＣＴＯＴ２は、直列に配置された２Ｎ容量の値Ｃにより、例えば、式（２）で表現されるものである。
【００６２】
【数２】
2011518423.tif 000004
【００６３】
図１６の先行技術の構造と比べ、合計寄生容量は係数Ｎだけ減少する。この単純モデル（それによって、異なるＬＳのアイランドの間の横向きの容量が小さくなると理解される）は、ＬＳ層を複数のアイランドに分割することで、直列に接続された光センサデバイスの寄生容量をいかに大きく削減できるかを示す。
【００６４】
図２１は第２の実施形態を示す。この実施形態は、切断部（breaks）が全ての光センサの間に生じないようにＬＳ層がパターニングされることを除いて、第１の実施形態と同様である。この実施形態によると、直列に接続された光センサの数がＮである場合、個別のＬＳのアイランドの数は、２とＮ−１との間となる。
【００６５】
この実施形態の利点の１つは、ＬＳ層のセグメント化によって、連続的なＬＳ層のアイランドよりも光センサの横方向の分離を大きくすることが要求される場合に見出される。この実施形態によると、１より大きい数の個々のＬＳのアイランドを有することによって、ＬＳのアイランドの合計数が光センサ素子の数と同じ場合ほど合計レイアウト領域を増加させずに、合計寄生容量を減少させることができる。
【００６６】
第３の実施形態は、第１の実施形態、または、第２の実施形態と同様であり、さらに、直列に接続された光センサが、先行技術で記載されるように、そして、図１５に示されるように、ＰＮコンタクト構造を用いて互いに接続される。
【００６７】
第４の実施形態は、第１の実施形態、または、第２の実施形態と同様であり、さらに、ＳＥ金属層へのコンタクトによって幾つかの接続部が形成されるとともに、先に説明されたようなＰＮコンタクト構造によって他のコンタクトが形成されるように、直列に接続されるの光センサが接続される。
【００６８】
第５の実施形態は、先の実施形態のいずれかにおいて、光センサ素子が、先行技術で記載されるように環境光の入射を遮る追加の遮光層を備えたものである。例えば、追加の遮光層は、図１９に示すＡＭＬＣＤの上面を有する第２の主面への光から感光領域を遮蔽する第２の遮光層を形成する。
【００６９】
第６の実施形態は、先に説明した実施形態のいずれかにおいて、光センサ素子が、図２２に示されるフォトトランジスタであるものである。この実施形態は、直列に接続された複数のＬＤＤ―ＴＦＴを備えている（２つが図示されていて、より大きい数であることも可能である）。２つの部分に分割されたＬＳ層は、バックライトからの直接入射する光照射を遮るように用いられる。
【００７０】
この実施形態は、直列に接続された光ＴＦＴから構成されるセンサ素子として効果的に実現できる。そして、この実施形態の動作原理および利点は、第１の実施形態で既に説明したとおりである。
【００７１】
当業者には、本発明が、複数のデバイスが直列に接続された、あるいは、デバイスが複数の感光性領域を有する別のタイプの光センサデバイスでも実現できることは、明らかであろう。
【００７２】
第６の実施形態のさらに他の実施形態は、低漏れ電流にあわせて設計された画素―ＴＦＴ構造の形態である。複数の直列つなぎのＴＦＴを用いることによって、漏れ電流は、先行技術に記載されるように低減できる。ＬＳ層を分割する利点は、低減された光起漏れ電流の恩恵が、第１の直列つなぎのデバイスのドレインと最後の直列つなぎのデバイスのソースとの間の寄生容量の低減とを併せ持つことができる点にある。
【００７３】
第７の実施形態を図２３に示す。この実施形態は、構成および動作が先行技術に記載された図１２のＡＬＳ回路を備えており、このＡＬＳ回路において、光センサ素子１９０は、さらに第１から第５の実施形態のいずれかの分割されたＬＳ層を有している複数の直列つなぎのフォトダイオードを備える。当業者にとって、光センサ素子で発生する光電流を測定するときに代替的に利用可能な、他の回路構造が複数存在することは明らかであろう。
【００７４】
第８の実施形態を図２４に示す。この実施形態は、構成および動作が先行技術に記載された図１８のＡＬＳ回路を備えており、このＡＬＳ回路において、基準光センサ素子１９２および検出光センサ素子１９０の両方が、第１から第５の実施形態のいずれかの分割されたＬＳ層を備えている複数の直列つなぎのフォトダイオードをさらに備える。当業者にとって、光センサ素子で発生する光電流を測定し、かつ、補正された分散光の影響である環境光レベルを示す出力を与えるために２つの結果を差し引く代替的な回路構造が他にも複数存在することは明らかであろう。
【００７５】
第９の実施形態を図２５に示す。この実施形態では、先に説明した実施例の何れかにおいて、１つ以上の遮光層構造に、この遮光層構造を別の導電層５０４（例えば、ソース電極であってもよい）に電気的に接続するように電気コンタクト５０２が作製されている。この実施形態の利点は、１つ以上の遮光層の電位を、例えば、所定の電位への接続により直接的に制御できる点にある。これは、光センサ素子２が遮光層の容量効果による影響を受ける動作特性を有する場合に有益である。
【００７６】
第１０の実施形態を図２６に示す。この実施形態は、１つ以上の遮光構造の電位が、例えば、所定の電位への容量結合によって、容量的に制御されることを除いては、第９の実施形態と同様である。図２６は、実施の一例を示す。遮光層材料、および、例えばソース電極であってもよい別の導電層５０４で構成されるプレートを有する容量が作製される。導電層５０４に印加される電位を制御することによって、遮光層の電位も制御される。第１０の実施形態の利点は、遮光層と、電気コンタクトの電位を制御するために用いられる導電層との間に直流電気コンタクト（direct electrical contact）を形成する必要がない点である。
【００７７】
なお、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【図１】
2011518423.tif 000005
【図２】
2011518423.tif 000006
【図３】
2011518423.tif 000007
【図４】
2011518423.tif 000008
【図５】
2011518423.tif 000009
【図６】
2011518423.tif 000010
【図７】
2011518423.tif 000011
【図８】
2011518423.tif 000012
【図９】
2011518423.tif 000013
【図１０】
2011518423.tif 000014
【図１１】
2011518423.tif 000015
【図１２】
2011518423.tif 000016
【図１３】
2011518423.tif 000017
【図１４】
2011518423.tif 000018
【図１５】
2011518423.tif 000019
【図１６】
2011518423.tif 000020
【図１７】
2011518423.tif 000021
【図１８】
2011518423.tif 000022
【図１９】
2011518423.tif 000023
【図２０】
2011518423.tif 000024
【図２１】
2011518423.tif 000025
【図２２】
2011518423.tif 000026
【図２３】
2011518423.tif 000027
【図２４】
2011518423.tif 000028
【図２５】
2011518423.tif 000029
【図２６】
2011518423.tif 000030
【国際調査報告】
2011518423.tif 000031
2011518423.tif 000032