(57)【要約】  入力信号レベルに基づいて、受信機の第１のモードと第２のモードの間でトグリングするための方法と装置において、受信機の利得状態を、少なくとも１つの利得状態しきい値に比較することと、ジャマーの存在を決定することと、ジャマーの存在と、利得状態の比較とに基づいて、受信機の現在のモードを、新しいモードに切り替えることとを含む。１つの観点では、装置は、異なるモードで動作している２つのＬＮＡと、ジャマー割込ビットを提供して、ジャマーの存在を示すジャマー検出器と、ジャマー検出器に結合されており、ジャマー割込ビットを受信する自動利得制御（ＡＧＣ）回路とを具備し、ＡＧＣ回路は、ジャマー割込ビットと、利得状態比較とに基づいて、２つのＬＮＡの間で選択する。【選択図】図１２
2011530228.tif 000002
【特許請求の範囲】
【請求項１】
第１のモードと第２のモードを有する受信機において、
前記受信機は、入力ＲＦ信号レベルに基づいて、前記第１のモードと前記第２のモードの間でトグリングされ、
前記受信機は、
前記第１のモードで動作している第１のＬＮＡと、
前記第２のモードで動作している第２のＬＮＡと、
ジャマー割込ビットを提供して、ジャマーの存在を示すジャマー検出器と、
前記ジャマー検出器に結合されており、前記ジャマー割込ビットを受信する自動利得制御（ＡＧＣ）回路と
を具備し、
前記ＡＧＣ回路は、前記ジャマー割込ビットと、利得状態比較とに基づいて、前記第１のＬＮＡと前記第２のＬＮＡの間で選択する受信機。
【請求項２】
前記第１のＬＮＡと前記第２のＬＮＡのうちの１つに結合されており、前記入力ＲＦ信号をダウンコンバート化された信号にダウンコンバートするミキサーと、
前記ミキサーに結合されており、前記ダウンコンバート化信号をフィルタリングして、フィルタされたダウンコンバート化信号を発生させるローパスフィルタ（ＬＰＦ）と
をさらに具備する、請求項１記載の受信機。
【請求項３】
前記ＬＰＦに結合されており、前記フィルタされたダウンコンバート化信号をデジタル化して、デジタル化信号を生成し、前記デジタル化信号をデジタル可変利得増幅器（ＤＶＧＡ）中に入力する、アナログ対デジタルコンバータ（ＡＤＣ）をさらに具備し、前記ＤＶＧＡは、前記デジタル化信号をスケールする、請求項２記載の受信機。
【請求項４】
前記ＤＶＧＡに結合されており、前記スケールされたデジタル化信号に基づいて、受信機出力エネルギーを推定するエネルギー推定器をさらに具備し、前記受信機出力エネルギーは、前記ジャマー検出器に入力されて、ジャマー検出器しきい値を設定する際に使用される、請求項３記載の受信機。
【請求項５】
前記ジャマー割込ビットの値は、前記ジャマー検出器しきい値に対する、前記ＲＦ入力信号のレベルの比較に基づいている、請求項４記載の受信機。
【請求項６】
ベースバンドにおける前記受信機入力エネルギーに基づいて、前記第１のＬＮＡと前記第２のＬＮＡのうちの１つに対する入力における正規化された受信機入力エネルギーを取得するプロセッサをさらに具備する、請求項１記載の受信機。
【請求項７】
前記プロセッサは、前記受信機の新しい利得を設定して、新しいモードと、前記正規化された受信機入力エネルギーとを反映させる、請求項６記載の受信機。
【請求項８】
前記プロセッサは、前記ジャマー検出器を指示して、前記ジャマー検出器しきい値を更新させる、請求項７記載の受信機。
【請求項９】
第１のモードと第２のモードを有する受信機において、
前記受信機は、入力信号レベルに基づいて、前記第１のモードと前記第２のモードの間でトグリングされ、
前記受信機は、
前記第１のモードで動作している第１のＬＮＡと、
前記第２のモードで動作している第２のＬＮＡと、
ジャマー割込ビットを提供して、ジャマーの存在を示すジャマー検出器と、
前記ジャマー割込ビットを受信し、前記ジャマー割込ビットと、利得状態比較とに基づいて、前記第１のＬＮＡと前記第２のＬＮＡの間で選択する手段と
を具備する受信機。
【請求項１０】
前記受信機の新しい利得を設定して、前記第１のＬＮＡと前記第２のＬＮＡの間での前記選択を反映させる、請求項９記載の受信機。
【請求項１１】
入力ＲＦ信号レベルに基づいて、受信機の第１のモードと第２のモードの間でトグリングするための方法において、
前記受信機の利得状態を、少なくとも１つの利得状態しきい値に比較することと、
ジャマーの存在を決定することと、
前記ジャマーの存在と、前記利得状態の比較とに基づいて、前記受信機の現在のモードを新しいモードに切り替えることと
を含む方法。
【請求項１２】
前記受信機の現在のモードを決定することをさらに含み、前記現在のモードは、高線形性モードまたは高感度モードのいずれかである、請求項１１記載の方法。
【請求項１３】
受信機出力エネルギーを推定することをさらに含む、請求項１２記載の方法。
【請求項１４】
前記受信機出力エネルギーに基づいて、正規化された受信機入力エネルギーを取得することをさらに含む、請求項１３記載の方法。
【請求項１５】
前記受信機の新しい利得を設定して、前記新しいモードと、前記正規化された受信機入力エネルギーとを反映させることをさらに含む、請求項１４記載の方法。
【請求項１６】
前記ジャマー検出器しきい値を更新することをさらに含む、請求項１５記載の方法。
【請求項１７】
受信機出力エネルギーを推定することをさらに含む、請求項１１記載の方法。
【請求項１８】
前記受信機出力エネルギーに基づいて、正規化された受信機入力エネルギーを取得することをさらに含む、請求項１７記載の方法。
【請求項１９】
前記現在のモードから前記新しいモードに切替しない判定を行うことをさらに含む、請求項１８記載の方法。
【請求項２０】
前記受信機の新しい利得を設定して、前記現在のモードと、前記正規化された受信機入力エネルギーとを反映させることをさらに含む、請求項１９記載の方法。
【請求項２１】
コンピュータプログラムを記憶しているコンピュータ読取可能媒体において、
前記コンピュータプログラムの実行は、
前記受信機の利得状態を、１つ以上の利得状態しきい値に比較させ、
ジャマー検出器割込ビットの値を決定させ、
前記ジャマー検出器割込ビットの値と、前記利得状態の比較とに基づいて、現在のモードを、新しいモードに切り替えるか否かを判定させるためのものであり、
前記ジャマー検出器割込ビットは、前記入力信号レベルと、ジャマー検出器しきい値とに基づいている、コンピュータ読取可能媒体。
【請求項２２】
前記コンピュータプログラムの実行は、前記受信機の現在のモードを決定させるためのものであり、前記現在のモードは、高線形性モードまたは高感度モードのいずれかである、請求項２１記載のコンピュータ読取可能媒体。
【発明の詳細な説明】
【米国法第３５部第１１９条に基づく優先権の主張】
【０００１】
本特許出願は、２００８年７月３１日に出願され、“デュアルモード自動利得制御（ＡＧＣ）を有する受信機のための方法と装置”と題されている仮出願第６１／０８５，３２１号に対する優先権を主張し、これは、本出願譲受人に譲渡され、ここで参照により明示的に組み込まれている。
【分野】
【０００２】
本開示は、一般的に、通信受信機に対する装置と方法に関連する。より詳細には、本開示は、自動利得制御を有するデュアルモードＡＧＣ受信機に関連する。
【背景】
【０００３】
従来の通信受信機において、２つの競合する要求：高感度および高線形性がある。高感度は、受信機が弱い信号に対して感知可能であるように、高利得を有する低雑音指数の受信機特性を指す。低雑音指数ＬＮＡは、受信機に対するより良い感度と、弱い信号に対する良好なＳＮＲとをもたらす。しかしながら、相互変調レベルが増加するので、高利得を有する低雑音指数ＬＮＡは、強い干渉（すなわち、ジャマー）が存在する際に、適切なＳＮＲを提供し損ねる。相互変調レベルの増加は、高感度受信機に対する、低い３次インターセプトポイント（ＩＰ３）と、低い１ｄＢ圧縮ポイント（Ｐ１ｄＢ）とによるものである。他の影響は、スーパーヘテロダイン受信機とともに、ＺＩＦ（ゼロＩＦ）とＶＬＦ（非常に低いＩＦ）受信機において現れてＩＦ雑音に影響を及ぼす、低い２次インターセプトポイント（ＩＰ２）である。このような現象の原因の例は、ミキサーであるかもしれない。
【０００４】
高線形性は、高い３次インターセプトポイント（ＩＰ３）と、高い１ｄＢ圧縮ポイント（Ｐ１ｄＢ）との受信機特性を指す。高線形性受信機は、強い信号に対する、そして、強い干渉（すなわち、ジャマー）に対する、改善された耐雑音障害性を持つ。すなわち、高線形性受信機は、強い信号または強い干渉が存在する際に、高感度受信機より少ない歪み（例えば、相互変調プロダクトレベル、利得圧縮、位相非線形性、ＡＭ−ＰＭ変換、等）を持つ。しかしながら、高線形性受信機（すなわち、そのＬＮＡ）は、より高い雑音指数とより低い利得を持っており、したがって、弱いジャマーしか存在しない際や、全く何のジャマーも現れない場合に、最適な感度とＳＮＲを提供できない。
【０００５】
受信機設計を、弱い信号に最適化することと、対、強い信号に最適化することとの間に、システム設計のトレードオフがある。したがって、高感度受信機は、弱い信号に対して最適であり、高線形性受信機は、強い信号に対して最適である。
【０００６】
しかしながら、多くのケースでは、受信機入力中に存在する、弱い所望の信号と、強い所望でないジャマーとの組み合わせがある。１つの例では、弱い所望の信号と、強い所望でないジャマーとは、同時に受信される。このケースでは、高感度受信機は、受信機入力中の、強いジャマーの存在のために、利得圧縮および相互変調歪みによって、信号対雑音比（ＳＮＲ）性能を劣化させているかもしれない。他方、高線形性受信機はまた、より高い雑音レベルをもたらすより高い雑音指数と、弱い所望の信号に対する減少された感度とのために、ＳＮＲ性能を劣化させているかもしれない。したがって、受信機設計（高感度または高線形性）のいずれか１つは、雑音指数、ＩＰ３、および、Ｐ１ｄＢ性能のバランスをとるための妥協、すなわち、選択をしなければならない。
【概要】
【０００７】
入力ＲＦ信号環境に依拠して、高感度低雑音増幅器（ＬＮＡ）と高線形性ＬＮＡとの間でトグリングできる、デュアルモードＡＧＣ受信機設計を提供するための方法と装置を開示する。１つの観点では、デュアルモードＡＧＣ受信機は、ジャマー検出を含む。
【０００８】
例示としてのさまざまな観点を示し記述する、以下の詳細な説明から、他の観点が、当業者にとって容易に明らかになるだろうことが理解される。図面および詳細な説明は、説明的な性質のものであり、制限的なものでないとしてみなされるべきである。
【図面の簡単な説明】
【０００９】
【図１Ａ】図１Ａは、多重無線システム管理のための超広帯域デュアルモードＡＧＣ受信機システムの例示的な概略図を図示する。
【図１Ｂ】図１Ｂは、従来の受信機に対する、ジャマーが存在する搬送波対雑音プラス３次相互変調レベル（Ｃ／（Ｎ＋ＩＭ））特性に比較して、何のジャマーも存在しない搬送波対雑音（Ｃ／Ｎ）特性を図示する。
【図２】図２は、受信機中で、高線形性特性と高感度特性を結合させることによって、ＳＮＲ（例えば、Ｃ／Ｎ）を最適化するための例を図示する。
【図３】図３は、デュアルモードＡＧＣ受信機フロントエンドの例を図示する。
【図４】図４は、切替ポイント（ＳＰ）と利得状態の観点において、デュアルモードに対する状態遷移図の例を図示する。
【図５Ａ】図５Ａは、高感度モード（モード１）と高線形性モード（モード２）の両方に対する入力ＲＦレベルの関数として、もたらされるデュアルモードＡＧＣ受信機利得状態の例を図示する。
【図５Ｂ】図５Ｂは、高感度モード（モード１）と高線形性モード（モード２）の両方に対する入力ＲＦレベルの関数として、もたらされるデュアルモードＡＧＣ受信機雑音指数状態の例を図示する。
【図６】図６は、動作モードと状態図の例を図示する。
【図７】図７は、デュアルモードであってもよく、デュアルモードでなくてもよいＡＧＣを有する受信機の異なる利得状態に対するＡＤＣ入力における電圧要求の例を図示する。
【図８】図８は、異なる利得状態に対する増加した相互変調プロダクトレベルを有する搬送波対雑音比（Ｃ／Ｎ）の例を図示する。
【図９】図９は、デュアルモードＡＧＣ受信機の例を図示する。
【図９Ａ】図９Ａは、デュアルモードＡＧＣ受信機の別の例を示す。
【図９Ｂ】図９Ｂは、デュアルモードＡＧＣ受信機の別の例を示す。
【図９Ｃ】図９Ｃは、デュアルモードＡＧＣ受信機の別の例を示す。
【図１０Ａ】図１０Ａは、自動利得制御（ＡＧＣ）回路に結合されているジャマー検出器（ＪＤ）のブロック図の例を図示する。
【図１０Ｂ】図１０Ｂは、超広帯域デュアルＡＧＣ受信機ブロック図の例を図示する。
【図１１】図１１は、ミキサー／ローパスフィルタ（ＬＰＦ）対周波数のアナログ出力における、ＲＦ雑音対ＡＤＣ雑音の間の例示的な比を図示する。
【図１２】図１２は、入力信号環境に基づいて、デュアルモードの間でトグリングするための例示的なフロー図を図示する。
【図１３】図１３は、入力信号環境に基づいて、デュアルモードの間でトグリングするために適しているデバイス１３００の例を図示する。
【発明の詳細な説明】
【００１０】
添付の図に関連して下記で述べる詳細な説明は、本開示のさまざまな観点の説明として意図され、本開示を実施できる観点のみを表すことを意図していない。本開示で説明するそれぞれの観点は、単に、本開示の例または例示として提供され、必ずしも、他の観点よりも好ましいものとして、あるいは、他の観点に対して有利なものとして、解釈すべきではない。詳細な説明は、本開示の完全な理解を提供する目的で、特定の詳細を含んでいる。しかしながら、本開示が、これらの特定の詳細なしに実施できることは、当業者にとって明らかだろう。いくつかの例では、本開示の概念を不明瞭にすることを避けるために、よく知られている構造およびデバイスが、ブロックダイアグラムの形で示されている。頭字語および他の説明的な専門用語は、便宜上および明確にするために使用されており、本開示の範囲を限定することを意図していない。
【００１１】
説明を簡単にする目的で、一連の動作として方法論を示し、説明しているが、いくつかの動作は、１つ以上の観点にしたがって、ここで示し説明しているのとは異なる順序でおよび／または他の動作と同時に起こるかもしれないので、方法論は、動作の順序によって限定されないことを理解し、正しく認識すべきである。例えば、当業者は、代替的に、状態ダイアグラムのような、一連の相互に関係のある状態またはイベントとして、方法論を表すことができることを理解し、正しく認識するだろう。さらに、１つ以上の観点にしたがって、方法論を実現するために、示しているすべての動作が必要とされるわけではない。
【００１２】
図１Ａは、多重無線システム管理のための超広帯域デュアルモードＡＧＣ受信機システムの例示的な概略図を図示する。システムは、例えば、至近距離の、および、遠方のジャマーを検出するためのハードウェアジャマー検出器と、共存管理サブシステムと、デュアルモードＡＧＣ受信機とを具備する。デュアルモードＡＧＣ受信機は、高感度を提供するための第１のモードと、高線形性を提供するための第２のモードとからなる。低いジャマーのケースに対して、受信機は、第１のモードで動作して、高感度だが、低線形性を提供する。しきい値を超える高いジャマーのケースでは、ＡＧＣ受信機は、第２のモードに切り替わって、高線形性を提供するが、中位の感度を提供する。
【００１３】
図１Ｂは、従来の受信機に対する、ジャマーのある搬送波対雑音プラス相互変調レベル（Ｃ／（Ｎ＋ＩＭ））特性に比較して、何のジャマーも存在しない搬送波対雑音（Ｃ／Ｎ）特性を図示する。この従来の受信機設計は、高線形性特性を持つことと、高感度特性を持つこととの間の妥協に基づいている。理想的には、図１Ｂの従来の受信機は、ジャマーが存在する際に、最小の劣化とともに、弱い信号を受信するように動作すべきである。従来の受信機の性能を最適化するための１つの技術は、曲線の二つの端を、何らかの値、例えば、図１Ｂに示した３ｄＢより少なくすることである。しかしながら、この最適化プロセスは、雑音指数（ＮＦ）と、入力三次インターセプトポイント（ＩＩＰ３）との間でバランスをとることであり、これは、相互変調プロダクトと、Ｐ１ｄＢとを規定し、これはまた、例として、ＩＰ３のレベル、または、より高次のＩＰにも影響を及ぼす。この最適化プロセスは、高線形性受信機に帰結する。高線形性受信機を使用することの不利な点は、より高い入力三次インターセプトポイント（ＩＩＰ３）を優先する際の、劣化されたＮＦ（すなわち、より高い雑音指数値）と、劣化されたＬＮＡ利得である。また、従来の受信機の“バランス”をとろうとすることによって、減少されたＳＮＲのために、感度が犠牲にされる。
【００１４】
弱いジャマーしかない、または、全く何のジャマーもない、動的な広範囲において、高感度受信機（すなわち、高感度ＬＮＡ）を使用することは、高線形性受信機を使用することに比較して、改善された感度をもたらす。しかしながら、強いジャマーが存在する際に、利得圧縮と、相互変調歪みによって、ＳＮＲ（例えば、Ｃ／Ｎ）が、劣化される。
【００１５】
図２は、単一デュアルモードＡＧＣ受信機中で、高線形性特性と高感度特性を結合させることによって、ジャマー環境におけるＳＮＲ（例えば、Ｃ／Ｎ）を最適化するための例を図示する。単一デュアルモードＡＧＣ受信機中で、異なる入力信号環境に対して、高線形性と高感度の２つの特性を結合させることによって、図２に示したように、ＳＮＲ（例えば、Ｃ／Ｎ）の最適化が達成される。例えば、弱いジャマーしかない際や、全く何のジャマーもない際に、たとえ入力所望信号レベルが高くても、デュアルモードＡＧＣ受信機は、その高感度ＬＮＡ特性で動作する。他方、強いジャマーが存在する際に、デュアルモードＡＧＣ受信機は、その高線形性ＬＮＡ特性で動作して、ＳＮＲ（例えば、Ｃ／（Ｎ＋Ｉ）で置き換えられるＣ／Ｎ）を最適化する。
【００１６】
図３は、デュアルモードＡＧＣ受信機フロントエンドの例を図示する。１つの例では、（示していない）ＡＧＣ回路からの自動利得制御（ＡＧＣ）信号が、図３に示したデュアルモードＡＧＣ受信機フロントエンド中に適用される。ＡＧＣ回路は、デュアルモードＡＧＣ受信機の動的範囲を増加させ、受信機出力電力を、アナログ対デジタルコンバータ（ＡＤＣ）入力において許容されている最大のものを超えないレベルに制限する。ＡＧＣは、デュアルモードＡＧＣ受信機出力において、電力または電圧リミッタとして動作し、これは、ＡＤＣ入力における所望の信号レベルを制限する。１つの観点では、コンポーネント耐性に対する、そして、所望でない信号電力漏洩に対するマージンが、ＡＧＣ回路中に含まれる。ジャマーのない環境において、受信機が線形性および感度の要求を満たすように、ＡＧＣ回路は最適化される。
【００１７】
１つの例において、ジャマー検出器は、デュアルモードＡＧＣ受信機中に含まれており、所望でない信号を識別して、デュアルモード、すなわち、高線形性モードと高感度モードの間で切替をトリガする。例えば、デュアルモードは：（１）弱いジャマーのある、または、ジャマーのない、低電力信号に対する高感度モードと、（２）強いジャマーに対する中位の感度を有する（破線内に示した）高線形性モードとである。図３は、デュアルモードに対するいくつかの例示的な利得状態値を示す。例えば、高感度モードは、１．４ｄＢの雑音指数を有する、２０ｄＢの利得状態Ｇ０を含む。高線形性モードは、５つの利得状態、例えば、（１．７ｄＢの雑音指数を有する）１４．５ｄＢのＧ１と、９．５ｄＢのＧ２と、３ｄＢのＧ３と、−８．５ｄＢのＧ４と、−２２ｄＢのＧ５とを含む。１つの観点では、デュアルモードＡＧＣ受信機（すなわち、デュアルモードＬＮＡ）は、並列パスとして実現される。別の観点では、デュアルモードＡＧＣ受信機（すなわち、デュアルモードＬＮＡ）は、単一パスとして実現される。
【００１８】
１つの例において、２つのＡＧＣテーブルが、デュアルモードＡＧＣ受信機内のプロセッサ中に含まれる。１つのＡＧＣテーブルは、低雑音指数ＬＮＡが使用される高感度モードに対して使用される。第２のＡＧＣテーブルは、高ＩＰ３  ＬＮＡが使用される高線形性モードに対して使用される。２つのＡＧＣテーブルが、高感度ＬＮＡの使用を最大化させることを可能にして、より広い信号範囲においてシステム感度を改善させ、検出されたジャマーが予め規定されたしきい値を超えるとき、ジャマー検出器の応答に基づいて、高線形性ＬＮＡに切り替える。１つの観点では、ＡＧＣテーブル中の値は、以下のものの１つ以上に基づいている。すなわち、利得圧縮ポイント；ミキサー保護；飽和に対するＡＤＣ保護；ＣＮＲ劣化毎の相互変調プロダクトレベルである。別の例は、最適化された切替ポイントと設定対動作周波数を有するモード１に対するいくつかのテーブルと、最適化された切替ポイントと設定対動作周波数を有するモード２に対するテーブルとであってもよい。別の例は、例えば、周波数、変調スキーム、または、すべてのパラメータの組み合わせに基づいている適応型切替ポイントテーブルである。
【００１９】
図４は、切替ポイント（ＳＰ）と利得状態に関して、デュアルモードに対する状態遷移図の例を図示する。切替ポイントは、モードを表しているｘ値と、切替ポイントを表しているｙ値とを有する、ＳＰｘｙとして表されている。図４において、それぞれのモード（モード１およびモード２）は、６個の切替ポイントを有する。利得状態は、モード１に対して、Ｇ０からＧ６として、また、モード２に対して、Ｇ１からＧ６として、表されている。モード２中で、Ｇ０はバイパスされている。上の線分は、高感度モード（モード１）に対する状態遷移を示し、下の線分は、高線形性モード（モード２）に対する状態遷移を示す。図４に示したように、各切替ポイントにおいて、異なる利得状態が選択される。
【００２０】
図５Ａは、高感度モード（モード１）と、高線形性モード（モード２）との両方に対する入力ＲＦレベルの関数として、もたらされる、デュアルモードＡＧＣ受信機利得状態の例を図示する。図５Ａに示したように、モード１において、デュアルモードＡＧＣ受信機は、低入力電力レベル（Ｐｉｎ）に対する最も高い利得状態Ｇ０において開始し、入力電力レベル（Ｐｉｎ）が高くなるにつれて、対応する切替ポイント（ＳＰ１１、ＳＰ１２、ＳＰ１３・・・）において、連続する利得状態（Ｇ１、Ｇ２、Ｇ３、・・・）へと遷移する。図５Ａに示したように、モード２において、デュアルモードＡＧＣ受信機は、低入力電力レベル（Ｐｉｎ）に対する利得状態Ｇ１において開始し、入力電力レベル（Ｐｉｎ）が高くなるにつれて、対応する切替ポイント（ＳＰ２２、ＳＰ２３・・・）において、連続する利得状態（Ｇ２、Ｇ３、・・・）へと遷移する。モード２に対する切替ポイントＳＰ２１は、非常に低い入力電力レベル、例えば、２００ｄＢｍに設定されており、モード２において、利得状態Ｇ０をバイパスしている。
【００２１】
図５Ｂは、高感度モード（モード１）と高線形性モード（モード２）の両方に対する入力ＲＦレベルの関数として、もたらされるデュアルモードＡＧＣ受信機雑音指数状態の例を図示する。図５Ｂに示したように、モード１において、デュアルモードＡＧＣ受信機は、低入力電力レベル（Ｐｉｎ）に対する最も高い利得状態Ｇ０と最も低い雑音指数ＮＦG0において開始し、入力電力レベル（Ｐｉｎ）が増加するにつれて、対応する切替ポイント（ＳＰ１１、ＳＰ１２、ＳＰ１３・・・）において、対応する雑音指数（ＮＦG1、ＮＦG2、ＮＦG3、・・・）を有する連続する利得状態（Ｇ１、Ｇ２、Ｇ３、・・・）へと遷移する。図５Ｂに示したように、モード２において、デュアルモードＡＧＣ受信機は、低入力電力レベル（Ｐｉｎ）に対する最も高い利得状態Ｇ０と最も低い雑音指数ＮＦG1において開始し、入力電力レベル（Ｐｉｎ）が増加するにつれて、対応する切替ポイント（ＳＰ２２、ＳＰ２３・・・）において、対応する雑音指数（ＮＦG2、ＮＦG3、・・・）を有する連続する利得状態（Ｇ２、Ｇ３、・・・）へと遷移する。モード２に対する切替ポイントＳＰ２１は、非常に低い入力電力レベル、例えば、２００ｄＢｍに設定されており、モード２において、利得状態Ｇ０をバイパスしている。
【００２２】
ジャマー検出器の状態に基づいて、ＡＧＣ切替ポイントは、図４に示したように、お互いに対して前進または後退してもよい。図５Ａに示したように、ＡＧＣ切替ポイントは、ＬＮＡ利得状態と、雑音指数対ＲＦ入力電力とに影響を及ぼす。高い利得状態において、ＡＧＣ切替ポイントは、マージされてもよく、マージされなくてもよい。マージ特性は、出力電圧レベル対入力電力に依拠し、ここで、出力電圧レベルは、ＡＤＣ飽和を防ぐために、ＡＤＣフルスケール基準を超えないように制限されている。１つの観点では、切替ポイントの値は、ジャマーが存在する際に、より早期に切替するように修正される。１つの観点では、（Ｇ０状態以外の）利得状態の間の切替ポイントの値は、ジャマーレベルに基づいて、適応可能である。
【００２３】
１つの観点では、上に規定した切替ポイント（ＳＰ）は、モードの間で切り替えるときに、更新される。さらに、切替ロジックは、モード間のトグリングを防ぐために、ヒステリシスを含む。別の例において、各ジャマー検出器（ＪＤ）は、そのしきい値を記憶するための、それ自体の切替ポイントレジスタを持つ。別の観点では、より高い利得状態、例えば、Ｇ３を超える利得状態に対して、ＪＤは、オプション的に無視されてもよい。別の例において、高利得状態において、ＡＧＣ  ＳＰは、同一になるようにマージされる。
【００２４】
別の観点では、ＡＧＣ切替ポイントテーブルは、受信されたジャマーレベルに基づいて、適応可能であってもよい。ＡＧＣ切替ポイントテーブルは、受信機圧縮ポイントと、ＡＤＣ飽和ポイントと、ＩＭＲ３レベルと、動作周波数とのようないくつかのパラメータに基づいており、ＩＭＲ３レベルは、伝送／雑音比を劣化させ、動作周波数は、上記のパラメータとともに、利得応答に影響を及ぼす。ジャマーのない環境では、受信機が線形性および感度の要求を満たすように、ＡＧＣ切替ポイントは最適化されている。１つの例では、ＡＧＣ切替ポイントは、ジャマーの存在に基づいて、より早期の遷移のために修正されてもよい。修正は、受信されたジャマー電力レベルに基づいて、適応可能であってもよい。
【００２５】
図６は、動作モードと状態図の例を図示する。図６は、高感度受信機状態のためのモード１と、高線形性受信機状態のためのモード２とともに、デバッグモードと、固定モードとを含む、さまざまな動作状態の間の遷移を示す。
【００２６】
図７は、デュアルモードであってもよく、デュアルモードでなくてもよいＡＧＣを有する受信機に対する異なる利得状態に対するＡＤＣ入力における電圧要求の例を図示する。図７は、図９中に示したミキサーに対する入力ＲＦ電力の関数としての、図９に示したデュアルモードＡＧＣ受信機のＲＦセクションから出力電圧（すなわち、ＡＤＣに対する入力電圧）のグラフである。入力ＲＦ電力が増加するにつれて、図１０Ａに示したＡＧＣ回路は、ＲＦセクションからの出力電圧（すなわち、ＡＤＣに対する入力電圧）が、ＡＤＣレベル最大制限より低く維持されるように、（ＧＳ１、ＧＳ２、ＧＳ３、ＧＳ４・・・、Ｇ１、Ｇ２、Ｇ３、Ｇ４・・・としても表現される）利得状態を設定する。ＡＤＣレベル最大制限は、図７中に示したようなＡＤＣフルスケール最大電圧に対するマージンである。マージンは、ＡＤＣ飽和が、信号漏洩および信号ピーク対平均比（ＰＡＲ）を干渉することを防止し、ＡＧＣ精度許容範囲を受け入れるようにする。
【００２７】
図８は、図９に示したミキサーに対する、異なる利得状態対入力ＲＦ電力レベルに対する増加した相互変調プロダクトレベルを有する搬送波対雑音比（Ｃ／Ｎ）の例を図示する。図８に示したように、搬送波対雑音比（Ｃ／Ｎ）は、入力レベルが増加するにつれて、増加した相互変調プロダクトレベルのために劣化される。１つの例において、このような増加は、強いジャマーの存在のために発生する。増加する電力と、減少する電力との間のヒステリシスが、ＡＧＣ回路に導入されて、切替ポイントにおけるトグリングを防止する。高感度モード（モード１）において、ＲＦチェーンは、より高い利得と、より低い雑音指数を有し、これは、デュアルモードＡＧＣ受信機感度を増加させる。他方、高線形性モード（モード２）において、デュアルモードＡＧＣ受信機は、より低い利得と、より高い雑音指数で動作する。１つの例では、高線形性モードにおける通常利得（Ｇ０）状態は、モード２の第１の切替ポイント（ＳＰ２１）を、（図４に示すように、）−２００ｄＢｍに設定することによってバイパスされ、強いジャマーの存在による、Ｃ／Ｎ劣化からデュアルモードＡＧＣ受信機を保護する。
【００２８】
デュアルモードＡＧＣ受信機は、２つのモードの間でトグリングする。１つの観点では、２つのモードは、高感度モード（モード１）と、高線形性モード（モード２）とを含み、デュアルモードＡＧＣ受信機は、入力信号環境に依拠して、これらの２つのモードの間でトグリングする。デュアルモードＡＧＣ受信機が、高感度モードにある場合、これは、強いジャマーが出現するときに、即座の保護を必要とするかもしれない。１つの例において、このような保護は、急速アタック自動利得制御（ＡＧＣ）回路またはアルゴリズムまたは両方を使用して実現される。急速アタックは、強い入力信号レベル（例えば、ジャマー）の出現後の急速な利得減少である、自動利得制御（ＡＧＣ）回路またはアルゴリズムまたは両方の特性を指す。次に、強いジャマーが消失したとき、デュアルモードＡＧＣ受信機は、２つのモードの間の急速なトグリングを避けるために、ＡＧＣ回路のスローリリースを要求するかもしれない。スローリリースは、強い入力信号レベル（例えば、強いジャマー）の消失後のゆっくりとした利得増加である、自動利得制御（ＡＧＣ）回路またはアルゴリズムまたは両方の特性を指す。急速アタックスローリリース、または、スロー減衰ＪＤは、ＡＧＣから借用された用語であり、これは、強い信号を受信するときの、急速な利得のデクリメントと、最終利得値に対するゆっくりとした収束を記述する。本発明において、２つのシステムがある。ＡＧＣとジャマー検出器である。ジャマー検出器は、以下の理由のために、急速アタックスローリリースモードで動作する。第１の優先は、受信機を保護し、サービス品質を維持することである。したがって、ジャマー検出器は、急速アタックモードで動作し、受信機を保護されたモードに変換する。このモードは、高線形性中位感度である、“モード２”として規定される。第２に、受信環境は、ゆっくりと変化することが仮定される（ジャマーは、すばやく出現せず、また、すばやく消失しない）。したがって、２つのモードの間のトグリングと、これによる、受信機の性能の減少を避けるために、スローリリースプロセスがある。さらに、スローリリースプロセスは、フェージングからシステムを保護し、信号歪みを防止する。アタックにおけるジャマー検出器シグナリングは、ＢＢ（例えば、ＡＧＣ回路またはアルゴリズムまたは両方）に対して、モード１ＡＧＣテーブルから、モード２ＡＧＣテーブルに切り替えるように通知する。ＡＧＣテーブルは、利得状態切替ポイント対入力電力、および、現在の設定等のような他の設定のテーブルであることに留意せよ。モード１切替ポイントテーブルは、高感度低線形性モードに対して使用される。したがって、これは、Ｇ０利得状態を含む。モード２ＡＧＣテーブルは、高線形性中位感度に対して使用される。したがって、これは、故意に、例えば、−２００ｄＢｍにその切替ポイントを設定させることによって、Ｇ０利得状態をバイパスする。結果として、モード２は、Ｇ１利得状態において開始し、設計が感度と線形性の間のトレードオフである従来の受信機モードである。ジャマー検出器の割込の結果として、システムの利得は減少される。システムは、予め規定されたリリース時間に対して、低利得と、モード２切替ポイントＡＧＣテーブルとを維持する。ＡＧＣは、より低い利得のモード２テーブルを有する受信機の利得を管理し、リリース時間が、そのリリース期間の間に何のジャマーも示さなかった後にだけ、モード１に戻って切り替わる。したがって、スローリリースは、ＡＧＣとＪＤの動作を指し、これは、ジャマーが消失した後の、ゆっくりとした利得増加を意味する。
【００２９】
従来の受信機設計において、ＡＧＣ回路は、単一の無線周波数（ＲＦ）帯域上での狭帯域演算に対して設計されている単一のジャマー検出器（ＪＤ）によってトリガされる。しかしながら、多くのワイヤレスシナリオでは、さまざまな周波数帯域、送信電力レベル、変調スキームにおいて動作しているいくつかの干渉送信機がある。単一のジャマー検出器は、非常に広帯域にわたってさまざまなジャマーを検出することに対して最適でない。それにもかかわらず、広帯域環境中に存在するすべてのジャマーから受信機を保護する必要がある。
【００３０】
従来の受信機設計において、単一のＡＧＣ切替ポイントテーブルがあり、設計は、線形性と感度との間の妥協である。したがって、従来の設計は、保護されたモードである、モード２の設計に類似している。ジャマーが特定の予め定められたしきい値を下回るケースにおいて、何の感度の改善もない。従来の受信機は、ＬＮＡとミキサーにおいて、電流を増加させることによって、感度を犠牲にしてジャマーから保護する。さらに、従来の受信機は、バーストモードで動作するための、急速アタックスローリリースＪＤプロセスを持っていない。本発明は、２タイプのジャマー検出器を含む。受信機は、狭帯域ジャマー検出器を含み、狭帯域ジャマー検出器は、例として、最大Ｎ＋４（すなわち、４番目の隣接帯域）に出現している代わりのジャマーのような帯域内の近くにあるジャマーを監視する。ベースバンドフィルタがジャマーを感知する前に、受信機のアナログベースバンドにおいて、または、スーパーヘテロダイン受信機中のＩＦ周波数において、または、受信機中の他の何らかの低周波数受信ブロックにおいて、狭帯域ＪＤが実現される。さらに、受信機は、帯域内遠方のジャマーから受信機を保護する広帯域ジャマー検出器を持つ。
【００３１】
図９は、デュアルモードＡＧＣ受信機９００の例を図示する。１つの例において、自動利得制御（ＡＧＣ）を有するデュアルモードＡＧＣ受信機は、利得状態に対する２つの切替ポイントテーブルを有するＡＧＣのための２つのモードを持つ。さらに、デュアルモードＡＧＣ受信機は、２つのＬＮＡパスを持ち、１つは高感度低電流に対するもの（モード１）であり、もう１つは高線形性中位感度に対するもの（モード２）である。
【００３２】
デュアルモードＡＧＣ受信機に対して、モード１は、高感度および低線形性の特性を持つ。モード２は、高線形性および中位感度の特性を持つ。モード１は、低雑音指数、高利得、および、低電流消費を有するＬＮＡを用いる。モード１は、受信機入力において、低いレベルのジャマーが存在するとき、または、何のジャマーも存在しないときに使用される。モード２は、より低い利得、より高いＩＰ３、および、より高い電流消費を有するＬＮＡを用いる。モード２は、デュアルモードＡＧＣ受信機入力において、強いジャマーが存在するときに使用される。２つのモードの間の遷移は、図９に示していない、ジャマー検出器（ＪＤ）によってトリガされる、自動利得制御（ＡＧＣ）回路によって実現される。ＡＧＣは、強いジャマーが検出されたケースにおいて、モード１切替ポイントテーブル（高感度、低ＮＦ）から、モード２切替ポイントテーブル（高線形性、中位感度）に切り替わる。
【００３３】
１つの例において、入力ＲＦ信号は、デュアルモードＡＧＣ受信機に結合されている（示していない）受信機アンテナによって取り込まれ、低雑音増幅と、モード１出力ＲＦ信号とモード２出力ＲＦ信号とのそれぞれの生成のために、モード１ＬＮＡとモード２ＬＮＡとの両方の入力（それぞれ９１０、９２０）に対して送られる。図９に示したように、モード１ＬＮＡは入力９１０を持ち、モード２ＬＮＡは入力９２０を持つ。ＡＧＣ回路は、モード１出力ＲＦ信号とモード２出力ＲＦ信号との間で選択して、選択された出力ＲＦ信号を生成する、（示していない）メカニズムを提供する。当業者は、本開示の精神および範囲に影響を及ぼすことなく、技術分野で知られているさまざまなメカニズムを使用して、モードを選択できることを理解するだろう。
【００３４】
選択された出力ＲＦ信号は、周波数ダウンコンバートと、入力ベースバンド信号の生成のために、ミキサー／ローパスフィルタ（ＬＰＦ）９３０に対して送られる。入力ベースバンド信号は、入力デジタル信号に対する変換のために、アナログ対デジタルコンバータ（ＡＤＣ）９４０に対して送られる。入力デジタル信号は、次に、利得調整と、出力デジタル信号の生成のために、例として、デジタル可変利得増幅器（ＤＶＧＡ）９５０に対して送られる。出力デジタル信号は、例として、デジタルシンボルを取り込んで、さらなる復調プロセスのためにこれらを転送するサンプルサーバ（ＳＳ）モジュール９６０に対して、また、出力デジタル信号（例えば受信機出力エネルギー）のエネルギー推定のためのエネルギー推定器（ＥＥ）に対して送られる。
【００３５】
１つの観点では、デュアルモードＡＧＣ受信機は、入力ＲＦ信号レベルに基づいて、第１のモードと第２のモードとの間でトグリングする。図９に示したように、デュアルモードＡＧＣ受信機は、第１のモードで動作している第１のＬＮＡと、第２のモードで動作している第２のＬＮＡと、ジャマーの存在を示すためのジャマー割込ビットを提供するためのジャマー検出器と、ジャマー割込ビットを受信するためにジャマー検出器に結合されている、自動利得制御（ＡＧＣ）回路もしくはアルゴリズムもしくはこれらの両方とを含み、ここで、ＡＧＣ回路は、ジャマー割込ビットと、利得状態比較とに基づいて、第１のＬＮＡと、第２のＬＮＡとの間で選択する。デュアルモードＡＧＣ受信機は、２つのＬＮＡのうちの１つに結合されたミキサーをさらに含み、入力ＲＦ信号をダウンコンバート化された信号へとダウンコンバートする。デュアルモードＡＧＣ受信機は、ダウンコンバート化信号をフィルタリングして、フィルタされたダウンコンバート化信号を発生させるためのミキサーに結合されたローパスフィルタ（ＬＰＦ）を含む。フィルタされたダウンコンバート化信号は、フィルタされたダウンコンバート化信号をデジタル化して、デジタル化信号を生成するための、アナログ対デジタルコンバータ（ＡＤＣ）に対して入力される。デジタル化信号は、次に、デジタル可変利得増幅器（ＤＶＧＡ）に対して入力され、ＤＶＧＡは、デジタル化信号をスケールする。ＤＶＧＡに結合されているエネルギー推定器は、スケールされたデジタル化信号を受信し、これを使用して、受信機出力エネルギーを推定する。受信機出力エネルギーは、次に、ジャマー検出器に入力され、ジャマー検出器しきい値を設定する際に使用される。ジャマーの存在を示すジャマー割込ビットの値は、ジャマー検出器しきい値に対する、ＲＦ入力信号のレベルの比較に基づいている。１つの観点では、デュアルモードＡＧＣ受信機は、ベースバンドにおける受信機入力エネルギーに基づいて、２つのＬＮＡのうちの１つに対する入力における正規化された受信機入力エネルギーを取得するためのプロセッサを具備する。図９に示したように、ベースバンドにおける受信機入力エネルギーは、ＡＤＣまたはＤＶＧＡの出力の何らかのものにおいて、または、ＡＤＣに対する入力において、タップされることができる。プロセッサは、デュアルモードＡＧＣ受信機の新しい利得を設定して、新しいモードと、正規化された受信機入力エネルギーを反映させ、ここで、プロセッサは、ジャマー検出器を指示して、ジャマー検出器しきい値を更新させる。１つの例において、プロセッサは、ＡＧＣ回路の一部である。
【００３６】
図９Ａ、９Ｂ、９Ｃは、デュアルモードＡＧＣ受信機の３つの例を示す。図９Ａは、２つのＬＮＡパスを有する、デュアルモードＡＧＣ受信機の１つの例を示し、それぞれのパスは、フル利得チェーンを使用している。モード２ＬＮＡは、Ｇ１からＧ６の６つの利得状態を含み、これらの６つの利得状態すべては、高電流において動作している。モード１ＬＮＡは、Ｇ０からＧ６の７つの利得状態を含み、これらの７つの利得状態すべては、低電流において動作している。図９Ｂは、利得状態Ｇ０からＧ６を含む単一のＬＮＡパスを有するデュアルモードＡＧＣ受信機の第２の例を示す。図９Ｂの例において、利得状態Ｇ０は、利得チェーンの一部であるが、デュアルモードＡＧＣ受信機がモード２で動作しているとき、Ｇ０はスキップされる。図９Ｃは、それぞれがフル利得チェーンと専用ミキサー／ローパスフィルタとを使用している２つのＬＮＡパスを有する、デュアルモードＡＧＣ受信機の第３の例を示す。モード２ＬＮＡは、６つの利得状態Ｇ１からＧ６を含み、これらの６つの利得状態すべてと、ミキサー／ローパスフィルタとは、高電流において動作している。モード１ＬＮＡは、７つの利得状態Ｇ０からＧ６を含み、これらの７つの利得状態すべてと、ミキサー／ローパスフィルタとは、低電流において動作している。当業者は、１つの観点において、高電流と低電流は、お互いに対する相関的値を暗示することが意味されることを理解するだろう。
【００３７】
図１０Ａは、自動利得制御（ＡＧＣ）回路１０２０に結合されているジャマー検出器（ＪＤ）１０１０のブロック図の例を図示する。ジャマー検出器（ＪＤ）１０１０と、自動利得制御（ＡＧＣ）回路１０２０とは、図９に示したデュアルモードＡＧＣ受信機９００に結合されている。１つの観点では、ジャマー検出器（ＪＤ）１０１０と、自動利得制御（ＡＧＣ）回路１０２０とは、デュアルモードＡＧＣ受信機９００の一部である。ジャマーと所望の信号との両方を含むジャマー検出器入力信号は、強いジャマーの検出のために、ジャマー検出器（ＪＤ）１０１０に対して送られる。１つの例において、ジャマー検出器入力信号は、（図９に示した）エネルギー推定器（ＥＥ）の出力である。ジャマー検出器入力信号のレベルが、予め定められたジャマー検出器しきい値ＴＨjを超える場合、ジャマー検出器割込ビットが、ジャマー検出器（ＪＤ）１０１０によって設定され、ＡＧＣ回路１０２０に対して送られる。１つの例において、ジャマー検出器割込ビット＝１は、ＴＨjを超えるジャマーレベルが検出されたことを意味し、ジャマー検出器割込ビット＝０は、ＴＨjを超える何のジャマーも検出されていないことを意味する。１つの例において、ジャマー検出器しきい値ＴＨjは、ジャマー検出器内の比較器に適用される。１つの観点では、ジャマー検出器１０１０は、それぞれが予め定められたジャマー検出器しきい値ＴＨjを設定されている、複数のジャマー検出器の組み合わせである。１つの観点では、ジャマー検出器１０１０は、ハードウェアおよびソフトウェアベースの両方の、いくつかの補完的なジャマー検出器に基づいている。ジャマー検出器１０１０は、帯域内ジャマーを検出するための狭帯域ジャマー検出器（ＮＢ  ＪＤ）と、帯域外ジャマーと遠くのジャマーを検出するための広帯域ジャマー検出器（ＷＢ  ＪＤ）と、同時発生の動作ジャマーを検出するための狭帯域ジャマー検出器（ＳＷ  ＪＤ）とを組み込む。ＮＢ  ＪＤ、ＷＢ  ＪＤ、ＳＷ  ＪＤのそれぞれは、それ自体の最適化されたジャマー検出器しきい値（ＴＨj）を有する。当業者は、本開示の精神と範囲内において、ジャマー検出器１０１０は、複数のジャマー検出器であってもよく、それぞれが、予め定められたジャマー検出器しきい値ＴＨjを設定されている。
【００３８】
ＡＧＣ回路１０２０は、ジャマー検出器割込ビットまたは割込ステータスビット、とともに、現在のＬＮＡ利得状態、現在のＤＶＧＡ利得状態、および、現在のＥＥ値を、ＡＧＣ回路もしくはアルゴリズムもしくはこれらの両方に対する入力として受け入れる。ＡＧＣ回路の出力は、さまざまなＡＧＣ入力に基づいた、更新されたＬＮＡ利得状態と、更新されたＤＶＧＡ利得状態である。ＡＧＣ回路は、ジャマー検出器割込ビットと、一連の利得状態しきい値に対する、現在のＬＮＡ利得状態の利得状態比較とに基づいて、２つのＬＮＡのうちの１つの間で選択する。１つの例において、ＡＧＣ回路もしくはアルゴリズムもしくはこれらの両方の出力は、（図９に示した）２つのＬＮＡのうちの１つと、ＤＶＧＡ９５０とに向けられている。ＡＧＣ回路もしくはアルゴリズムもしくはこれらの両方１０２０は、高感度モード（モード１）中と、高線形性モード（モード２）中との利得状態の選択を支配する２つのＡＧＣテーブルを組み込む。１つの例において、デュアルモードＡＧＣ受信機が、モード１（高感度モード）に設定されており、ジャマー検出器割込ビットがＨＩＧＨ（すなわち、ビット＝１）にアサートされている場合、強いジャマーの存在を示すために、ＡＧＣ回路１０２０は、更新されたＬＮＡ利得状態と、更新されたＤＶＧＡ利得状態とを、モード２（高線形性モード）のそれらの適切な値に設定することによって応答する。１つの観点では、２つのＡＧＣテーブルは、１つのＡＧＣテーブルとして結合されている。別の例において、デュアルモードＡＧＣ受信機は、モード２（高線形性モード）に設定されており、所定の時間期間の間、ジャマー検出器割込ビットがＬＯＷのまま（すなわち、ビット＝０）である場合、所定の時間期間の間、強いジャマーがないことを示すために、ＡＧＣ回路は、更新されたＬＮＡ利得状態と、更新されたＤＶＧＡ利得状態とを、モード１中のそれらの適切な値に設定する。
【００３９】
図１０Ｂは、超広帯域デュアルＡＧＣ受信機ブロック図の例を図示する。図１０Ａのジャマー検出器１０１０が、図１０Ｂにおいて、３つの別個の検出器：狭帯域ジャマー検出器、広帯域ジャマー検出器、および、ソフトウェアベースのジャマー検出器からなるとして、より詳細に示されている。これらの３つの検出器からの割込は、ＪＤ読出ブロックに送られ、ＪＤ読出ブロックは、前述したような利得状態の制御のためのＡＧＣアルゴリズムブロックに対して、コンポジット割込信号を送る。さらに、シリアルバスインターフェース（ＳＢＩ）制御装置は、ＪＤおよびＡＧＣアルゴリズムのステータスに基づいて、ジャマー検出器に対していくつかの制御信号（カウンタ、割込マスク、しきい値設定、および、割込クリア）を提供する。
【００４０】
１つの観点では、モード２（高線形性モード）ＬＮＡは、複数の利得状態を持つ。１つの例において、モード２ＬＮＡは、３つの利得状態、減少している利得と増加している雑音指数との順に、Ｇ１、Ｇ２、および、Ｇ３を持つ。さらに、モード２は、他のより高い利得状態Ｇ４、Ｇ５、および、Ｇ６を持っていてもよい。１つの観点において、ＡＧＣ回路において、モード２ＬＮＡ利得状態は、ＡＧＣ切替ポイントを超えることに依拠する。１つの例において、モード１ＬＮＡは、複数の利得状態を持つ。当業者は、本開示の精神および範囲に影響を及ぼすことなく、特定のアプリケーションと、設計パラメータとに依拠して、モード１および／またはモード２に対する利得状態の量を選ぶことができることを理解するだろう。
【００４１】
２つのＡＧＣテーブルのそれぞれは、デュアルモードＡＧＣ受信機の２つのモードのそれぞれに対応している、１組のＡＧＣ切替ポイント（ＳＰ）を含む。１つの例において、モード１に対して、利得状態Ｇ０からＧ１に対する遷移のためのＡＧＣ切替ポイント（ＳＰ）は、およそ−８０ｄＢｍである。利得状態Ｇ０は、モード１中の、低雑音指数、高利得ＬＮＡパスに対応する。１つの例において、モード２に対して、より低い入力信号レベル状態において、効率的に利得状態Ｇ０がスキップされ、利得状態Ｇ１がアクティブになるように、利得状態Ｇ０からＧ１に対する遷移のためのＡＧＣ切替ポイント（ＳＰ）は、非常に低く、例えば、およそ−２００ｄＢｍに設定されている。１つの観点では、２つのモードの間で切り替えるときに、ＡＧＣ切替ポイント（ＳＰ）の設定が更新される。２つのモードの間のトグリングを防止するために、ヒステリシスが加えられる。
【００４２】
デュアルモードＡＧＣ受信機は、従来の単一モード受信機に比較して、ジャマーが存在する際の、受信機感度を改善する。さらに、全体のシステム雑音指数が最小化されるように、デュアルモードＡＧＣ受信機は、アナログ対デジタルコンバータ（ＡＤＣ）雑音に対するバッファリングを提供する。例えば、デジタル受信機において、受信機のアナログ信号が、アナログ対デジタルコンバータ（ＡＤＣ）によってサンプリングされる。ＡＤＣは、ＮADCとして示されるＡＤＣ雑音を生成する。デジタル受信機の設計は、所望の搬送波対雑音比（Ｃ／Ｎ）によって、支配される。ＬＮＡの設計パラメータは、Ｃ／Ｎを最適化するために選ばれる。全体のＲＦ雑音指数への、ＬＮＡの雑音指数の影響を、数式（１）によって示す。
【数１】
2011530228.tif 000003
【００４３】
数式（１）は、低雑音指数Ｆ1と高利得Ｇ1とを持つＬＮＡが、残りのＲＦチェーンの雑音指数を補償して、より低いＦeqをもたらすことを示す。拡張によって、ＬＮＡはまた、ＡＤＣ雑音をも補償する。ＡＤＣ入力におけるＲＦセクションは、雑音指数ＦTと利得ＧTを持つ。ＡＤＣは、雑音指数ＦADCを有するカスケードブロックとしてモデル化されてもよい。したがって、その入力ポートにおけるＡＤＣ雑音が、数式（２）によって与えられる。ＡＤＣ雑音は、量子化雑音、熱雑音、および、他の雑音コンポーネントを含む。
【数２】
2011530228.tif 000004
【００４４】
ＡＤＣ入力において参照される合計ＲＦ雑音は、数式（３）によって与えられる。
【数３】
2011530228.tif 000005
【００４５】
カスケード雑音指数は、数式（４）によって与えられる。
【数４】
2011530228.tif 000006
【００４６】
数式（４）は、Ｇ１利得状態に比して、より大きい公称（Ｇ０）利得状態によって、また、公称（Ｇ０）利得状態にあるときの減少された合計ＲＦ雑音指数ＦTによって、ＧTが増加するときに、カスケード雑音指数が改善されることを示す。
【００４７】
数式（５）は、雑音比（ＮＲ）を規定する。
【数５】
2011530228.tif 000007
【００４８】
ここで、数式（５）中のＮADCは、数式（２）によって与えられたＡＤＣ雑音密度であり、ｋは、ボルツマン定数であり、Ｔは、ケルビン温度での室温であり、ＧTは、合計ＲＦ利得であり、ＦTは、合計ＲＦ雑音指数であり、ＦADCは、ＡＤＣ雑音指数である。
【００４９】
数式（５）は、高い利得を有する低雑音指数ＬＮＡが、ＡＤＣ雑音ＮADCより高いＲＦ雑音ＮRFをもたらすことを示す。この関係は、全体のシステム雑音指数に対するＡＤＣ雑音の寄与が、無視できるほどであることを示す。
【００５０】
数式（６）は、テークオーバー利得（ＴＯＧ）を規定する。
【数６】
2011530228.tif 000008
【００５１】
数式（６）に示したように、より高いテークオーバー利得（ＴＯＧ）は、ＡＤＣ雑音寄与が、より低いことを暗に示す。また、ＮＲは改善し、カスケード雑音指数ＦT_RXは、ＦTに近づく。図１１は、（ｄＢｍで測定された）雑音対周波数のスペクトルグラフである。図１１は、（図９に示した）ミキサー／ローパスフィルタ（ＬＰＦ）９３０対周波数のアナログ出力における、ＲＦ雑音（ＮRX）とＡＤＣ雑音（ＮADC）の間の例示的な比を図示する。
【数７】
2011530228.tif 000009
【００５２】
これは、対数ユニット中の（ｄＢでの）ＲＦ雑音（ＮRX）対ＡＤＣ雑音（ＮADC）の間の比を表す。
【００５３】
デュアルモードＡＧＣ受信機は、改善された雑音指数とより高い利得とを有する、公称（Ｇ０）利得状態を利用して、Ｇ１利得状態の下でのカスケード雑音指数に比してのカスケード雑音指数ＦT_Rxを改善する。Ｇ０利得状態の下では、ＧTは、Ｇ１利得状態に比して、より高いので、性能改善は可能である。したがって、カスケード雑音指数ＦT_Rxは、さらに改善されて、数式（４）に示すようなＦTに近づき、テークオーバー利得が改善される。
【００５４】
数式（７）は、Ｇ１利得状態とＧ０利得状態との間のカスケード雑音指数（ＮＦ）比を示す。数式（８）は、Ｇ１利得状態とＧ０利得状態との間のＴＯＧ比を示す。
【数８】
2011530228.tif 000010
【数９】
2011530228.tif 000011
【００５５】
ジャマー検出器（ＪＤ）とのＡＧＣ回路対話を図１０Ａに図示し、ここで、動作モードに対する、利得状態と雑音指数状態とを図４−６に提供した。プロセッサアルゴリズムに対する入力は、ＬＮＡ−ミキサー利得状態と、ＤＶＧＡ（デジタル可変利得増幅器）状態と、ジャマー検出器割込ステータスと、ＥＥ（エネルギー推定）値とである。これらの入力とエネルギー推定に基づいて、新しいＡＧＣ状態と、新しいＬＮＡ状態と、新しいＤＶＧＡ状態とが計算される。１つの観点では、デュアルモードＡＧＣ受信機中の（示していない）プロセッサ９０５が、計算を実行する。１つの例において、プロセッサ９０５は、ＡＧＣ回路１０２０の一部である。
【００５６】
図１２は、入力信号環境（すなわち、入力信号レベル）に基づいて、（高感度モードと、高線形性モードとのような）デュアルモードの間でトグリングするための例示的なフロー図を図示する。ブロック１２１０において、デュアルモードＡＧＣ受信機の受信機入力エネルギーを推定する。１つの観点では、受信機入力エネルギーは、ベースバンドにおいて測定され、例えば、ＡＤＣに対する入力において、ＡＤＣの出力において、または、ＤＶＧＡの出力において、測定される。受信機入力エネルギーは、ジャマーエネルギー、所望の信号レベル、および、雑音レベルを含む。ブロック１２２０において、集約利得によって、ベースバンドにおける受信機入力エネルギーを割ることによって、受信機フロントエンドにおいて（すなわち、図９に示したＬＮＡのうちの１つに対するデュアルモードＡＧＣ受信機において）正規化された受信機入力エネルギーを取得する。１つの観点では、プロセッサ９０５が、正規化された受信機入力エネルギーを取得する。集約された利得は、（図９に示した）ＤＶＧＡ９５０と、ＡＤＣ９４０と、ミキサー／ＬＰＦ９３０と、デュアルモードＡＧＣ受信機のモードに依拠して２つのＬＮＡのうちの１つと、の利得のうちの１つ以上を含む。ブロック１２３０において、デュアルモードＡＧＣ受信機の現在のモードを決定する。デュアルモードＡＧＣ受信機が、モード１（高感度モード）である場合、ブロック１２４０に進む。ブロック１２４０において、例えば、（切替ポイントＳ１１からＳ１６を有する）モード１  ＡＧＣ  ＳＰテーブルを使用する。デュアルモードＡＧＣ受信機がモード２（高線形性モード）である場合、ブロック１２５０に進む。ブロック１２５０において、例えば、（切替ポイントＳ２１からＳ２６を有する）モード２  ＡＧＣ  ＳＰテーブルを使用する。ブロック１２４０に引き続いて、ブロック１２４１において、利得状態（ＧＳ）がＧ０より大きいか、または、等しいか否かと、利得状態（ＧＳ）がＧ１より小さいか、または、等しいか否かと（すなわち、Ｇ０≦ＧＳ≦Ｇ１）を決定する。１つの例において、モード１比較器しきい値が、Ｇ０またはＧ１に対するものであるか否かを決定する。利得状態（ＧＳ）がＧ０より大きいか、または、等しく、そして、利得状態（ＧＳ）がＧ１より小さいか、または、等しい場合、ブロック１２４３に進む。利得状態（ＧＳ）が、Ｇ０より大きくなく、または、等しくなく、そして、Ｇ１より小さいか、または、等しい場合、ブロック１２４２に進む。ブロック１２４２において、利得状態（ＧＳ）が、Ｇ２より大きいか否か決定する。１つの例において、モード１比較器しきい値が、Ｇ２に対するものであるか否かを決定する。利得状態（ＧＳ）が、Ｇ２より大きい場合、ブロック１２８０に進む。利得状態（ＧＳ）が、Ｇ２より大きくない場合、ブロック１２４３に進む。ブロック１２４３において、ジャマー検出器割込ビットの値を決定する。ジャマー検出器割込ビットの値は、入力信号レベルと、ジャマー検出器しきい値ＴＨjとに基づいている。ジャマー検出器割込ビットの値は、現在のモードを新しいモードに切り替えるか否かを判定するのに使用される。ジャマー検出器割込ビットが１である場合、ブロック１２４５に進んで、デュアルモードＡＧＣ受信機を、モード２（高線形性モード）に切替して、（切替ポイントＳ２１からＳ２６を有する）モード２  ＡＧＣ  ＳＰテーブルを使用する。ジャマー検出器割込ビットが０である場合、ブロック１２８０に進む。１つの例において、ジャマー検出器の状態は、ジャマー検出器に対する入力と、ジャマー検出器割込ビットのステータスとに基づいている。
【００５７】
ブロック１２５０に引き続いて、ブロック１２５１において、利得状態（ＧＳ）が、Ｇ１より大きいか、または、等しいか否かと、Ｇ２より小さいか、または、Ｇ２に等しいか否かと（すなわち、Ｇ１≦ＧＳ≦Ｇ２）を決定する。１つの例において、モード２比較器しきい値が、Ｇ１またはＧ２に対するものであるか否かを決定する。利得状態（ＧＳ）が、Ｇ１より大きいか、または、等しく、そして、Ｇ２より小さいか、または、等しい場合、ブロック１２５３に進む。利得状態（ＧＳ）が、Ｇ１より大きくなく、または、Ｇ１に等しくなく、あるいは、Ｇ２より小さいか、または、Ｇ２に等しい場合、ブロック１２５２に進む。ブロック１２５２において、利得状態（ＧＳ）が、Ｇ３より大きいか否か決定する。１つの例において、モード１比較器しきい値が、Ｇ３に対するものであるか否かを決定する。利得状態（ＧＳ）が、Ｇ３より大きい場合、ブロック１２８０に進む。利得状態（ＧＳ）が、Ｇ３より大きくない場合、ブロック１２５３に進む。ブロック１２５３において、ジャマー検出器割込ステータスビットの値を決定する。ジャマー検出器割込ステータスビットの値は、入力信号レベルと、ジャマー検出器しきい値ＴＨjとに基づいている。ジャマー検出器割込ステータスビットの値は、現在のモードを新しいモードに切り替えるか否かを判定するのに使用される。ジャマー検出器割込ステータスビットが０である場合、ブロック１２５５に進んで、デュアルモードＡＧＣ受信機を、モード１（高感度モード）に切替して、（切替ポイントＳ１１からＳ１６を有する）モード１  ＡＧＣ  ＳＰテーブルを使用する。ジャマー検出器割込ステータスビットが１である場合、ブロック１２８０に進む。
【００５８】
ブロック１２４５またはブロック１２５５に引き続いて、ブロック１２６０に進む。ブロック１２６０において、ジャマー検出器しきい値を更新する。１つの観点では、（示していない）ジャマーカウンタ中のジャマー検出器しきい値が更新される。別の観点では、（示していない）ジャマー比較器中のジャマー検出器しきい値が更新される。ブロック１２６０に引き続いて、ブロック１２７０に進む。ブロック１２７０において、切替後のデュアルモードＡＧＣ受信機のモード（すなわち、新しいモード）を反映させるために、また、正規化された受信機入力エネルギーを反映させるために、新しい利得状態を設定する。ブロック１２７０において、新しい利得状態に基づいて、ジャマー比較器中のジャマー検出器しきい値が更新される。ブロック１２８０において、デュアルモードＡＧＣ受信機の現在のモードを反映させるために、また、正規化された受信機入力エネルギーを反映させるために、新しい利得状態を設定する。ブロック１２８０において、新しい利得状態に基づいて、ジャマー比較器中のジャマー検出器しきい値が更新される。１つの観点では、新しい利得状態は、利得状態（ＧＳ）に等しくてもよい。１つの例において、ブロック１２７０またはブロック１２８０中の新しい利得状態は、ＬＮＡ利得および／またはポストＬＮＡ利得を含む。１つの観点では、ブロック１２７０またはブロック１２８０のいずれかに引き続いて、ブロック１２１０に戻る。当業者は、図１２に図示したアルゴリズム、または、この一部を、本開示の精神または範囲に影響を及ぼすことなく繰り返すことができることを理解するだろう。１つの観点では、図１２に図示したアルゴリズムの一部を、デュアルモードＡＧＣ受信機９００内の（示していない）プロセッサ９０５によって実行してもよい。別の観点では、プロセッサ９０５は、ＡＧＣ回路１０２０の一部である。
【００５９】
ここで開示した例に関連して説明したさまざまな例示的なコンポーネント、論理ブロック、モジュール、回路、および／または、アルゴリズムステップが、電子ハードウェア、ファームウェア、コンピュータソフトウェア、または、これらを組み合わせたものとして実現されてもよいことを当業者はさらに正しく認識するであろう。ハードウェア、ファームウェア、およびソフトウェアのこの交換可能性を明確に示すために、さまざまな例示的なコンポーネント、ブロック、モジュール、回路、および／または、アルゴリズムステップを概してこれらの機能性に関して上述した。そのような機能が、ハードウェア、ファームウェア、またはソフトウェアとして実現されるか否かは、特定の応用およびシステム全体に課せられた設計の制約に依存する。当業者は、それぞれの特定の応用に対して変化する方法で、説明した機能性を実現してもよいが、そのようなインプリメンテーションの決定は、本開示の範囲または精神からの逸脱を生じさせるものとして解釈すべきではない。
【００６０】
例えば、ハードウェアインプリメンテーションのために、プロセッサは、１つ以上の特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラマブルロジックデバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、制御装置、マイクロ制御装置、マイクロプロセッサ、ここで説明した機能を実行するように設計されている他の電子ユニット、あるいはこれらを組み合わせたもの内で実現されてもよい。ソフトウェアでは、インプリメンテーションは、ここで説明した機能を実行するモジュール（例えば、手続、関数等）によるものであってもよい。ソフトウェアコードは、メモリユニット中に記憶されて、プロセッサユニットによって実行されてもよい。加えて、ここで説明したさまざまな例示的なフローダイアグラム、論理ブロック、モジュール、および／または、アルゴリズムステップは、技術的に知られている何らかのコンピュータ読取可能媒体上で運ばれるコンピュータ読取可能命令として、コード化されてもよい。
【００６１】
図１３は、入力信号環境に基づいて、（高感度モードと、高線形性モードとのような）デュアルモードの間でトグリングするために適しているデバイス１３００の例を図示する。１つの観点では、デバイス１３００は、ブロック１３１０、１３２０、１３３０、１３４０、１３４１、１３４２、１３４３、１３４５、１３５０、１３５１、１３５２、１３５３、１３５５、１３６０、１３７０、および、１３８０中にここで記述したような入力信号環境に基づいて、（高感度モードと、高線形性モードとのような）デュアルモードの間でトグリングするための異なる観点を提供するように構成されている１つ以上のモジュールを備える少なくとも１つのプロセッサによって実現される。例えば、各モジュールは、ハードウェア、ファームウェア、ソフトウェア、または、これらの何らかの組み合わせを含む。１つの観点では、デバイス１３００はまた、少なくとも１つのプロセッサと通信している少なくとも１つのメモリによって実現される。
【００６２】
開示した観点の先の説明は、当業者が本開示を製造または使用することができるように提供されている。これらの観点に対するさまざまな改良は、当業者にとって容易に明らかだろう。本開示の精神または範囲から逸脱することなく、ここで定義した一般的な原理を他の観点に対して適用してもよい。
【図１Ａ】
2011530228.tif 000012
【図１Ｂ】
2011530228.tif 000013
【図２】
2011530228.tif 000014
【図３】
2011530228.tif 000015
【図４】
2011530228.tif 000016
【図５Ａ】
2011530228.tif 000017
【図５Ｂ】
2011530228.tif 000018
【図６】
2011530228.tif 000019
【図７】
2011530228.tif 000020
【図８】
2011530228.tif 000021
【図９】
2011530228.tif 000022
【図９Ａ】
2011530228.tif 000023
【図９Ｂ】
2011530228.tif 000024
【図９Ｃ】
2011530228.tif 000025
【図１０Ａ】
2011530228.tif 000026
【図１０Ｂ】
2011530228.tif 000027
【図１１】
2011530228.tif 000028
【図１２】
2011530228.tif 000029
【図１３】
2011530228.tif 000030
【国際調査報告】
2011530228.tif 000031
2011530228.tif 000032