(57)【要約】  ＤＣオフセットを減少させる装置は、コンバータ、デジタルエンジン、及び複数のプログラマブル電流サプライを含んでいるかもしれない。コンバータは、複数のディファレンシャルシグナルレグにそれぞれ関連付けられた複数のＤＣ電流のデジタル表現を供給するように構成されている。デジタルエンジンは、デジタル表現を受け取り、デジタル表現のそれぞれとキャリブレーション電流との間の比較にそれぞれ基づいて、複数のディファレンシャルシグナルレグに対する補償電流を発生するためのインストラクションを生成するように構成されている。プログラマブル電流サプライは、ディファレンシャルシグナルレグにそれぞれ対応している。電流サプライは、インストラクションに基づいて、ディファレンシャルシグナルレグ間のＤＣオフセットを減少させるために、補償電流をそれぞれディファレンシャルシグナルレグに注入するように構成されている。
2011530220.tif 000002
【特許請求の範囲】
【請求項１】
複数のディファレンシャルシグナルレグにそれぞれ関連付けられた複数のＤＣ電流のデジタル表現を供給するように構成されたコンバータと、
前記デジタル表現を受け取り、前記デジタル表現のそれぞれとキャリブレーション電流との間の比較にそれぞれ基づいて、前記複数のディファレンシャルシグナルレグに対する補償電流を発生するためのインストラクションを生成するように構成されたデジタルエンジンと、
前記ディファレンシャルシグナルレグにそれぞれ対応し、前記インストラクションに基づいて、前記ディファレンシャルシグナルレグ間のＤＣオフセットを減少させるために、前記補償電流をそれぞれ前記ディファレンシャルシグナルレグに注入するように構成された複数のプログラマブル電流サプライと、
を備えた装置。
【請求項２】
前記コンバータは、アナログデジタルコンバータである
請求項１の装置。
【請求項３】
前記ＤＣ電流の決定を可能にするように構成された抵抗アレイを
さらに備えた請求項１の装置。
【請求項４】
前記デジタル表現の１つは、前記キャリブレーション電流である
請求項１の装置。
【請求項５】
前記電流サプライの少なくとも１つは、プログラマブル電流ソースを備える
請求項１の装置。
【請求項６】
前記電流サプライの少なくとも１つは、プログラマブル電流シンクをさらに備える
請求項５の装置。
【請求項７】
複数のディファレンシャルシグナルレグにそれぞれ関連付けられた複数のＤＣ電流のデジタル表現を供給するための手段と、
受け取るための、前記デジタル表現のそれぞれとキャリブレーション電流との間の比較にそれぞれ基づいて、前記複数のディファレンシャルシグナルレグに対する補償電流を発生するためにインストラクションを生成するための手段と、
前記インストラクションに基づいて、前記ディファレンシャルシグナルレグ間のＤＣオフセットを減少させるために、前記補償電流をそれぞれ前記ディファレンシャルシグナルレグに注入するための手段と、
を備えた装置。
【請求項８】
前記注入手段は、プログラマブル電流ソースを含む
請求項７の装置。
【請求項９】
前記プログラマブル電流ソースは、デジタルアナログコンバータである
請求項８の装置。
【請求項１０】
前記注入手段は、プログラマブル電流シンクを含む
請求項８の装置。
【請求項１１】
前記プログラマブル電流シンクは、デジタルアナログコンバータである
請求項１０の装置。
【請求項１２】
送信パスにおけるＤＣオフセットを減少させるための方法であって、
複数のＤＣ電流を決定することであって、前記ＤＣ電流がそれぞれ前記送信パスにおける複数のディファレンシャルシグナルレグに関連付けられていることと、
キャリブレーション電流を選択することと、
前記ＤＣ電流のそれぞれと前記キャリブレーション電流との差を決定して、複数の差を生成することと、
前記差のそれぞれを、それぞれのディファレンシャルシグナルレグに注入することと、
を備えた方法。
【請求項１３】
前記差を最下位ビット電流で割ることを
さらに備えた請求項１２の方法。
【請求項１４】
前記最下位ビット電流は、アナログデジタルコンバータの分解能に対応する
請求項１３の方法。
【請求項１５】
前記ＤＣ電流は、アナログデジタルコンバータにオペレーティブに結合された抵抗アレイを用いて決定される
請求項１２の方法。
【請求項１６】
プログラマブル電流ソース及びプログラマブル電流シンクを用いて、前記差のそれぞれを注入することを
さらに備えた請求項１２の方法。
【請求項１７】
前記ディファレンシャルシグナルレグは、直交（quadrature）シグナルレグである
請求項１２の方法。
【請求項１８】
複数のＤＣ電流を決定することは、複数の電流デジタルアナログコンバータセッティングのためのＤＣ電流を決定することを含み、前記電流デジタルアナログコンバータはベースバンド電流サプライに関連付けられている
請求項１２の方法。
【請求項１９】
複数のＤＣ電流を決定することは、複数のベースバンドフィルタセッティングのためのＤＣ電流を決定することを含み、前記ベースバンドフィルタはベースバンド電流サプライに関連付けられている
請求項１２の方法。
【請求項２０】
前記キャリブレーション電流は、前記ディファレンシャルシグナルレグの１つの前記ＤＣ電流である
請求項１２の方法。
【請求項２１】
前記キャリブレーション電流は、予め決められた振幅の信号である
請求項１２の方法。
【請求項２２】
前記キャリブレーション電流は、予め決められた振幅の正弦波（sinusoid）である
請求項１２の方法。
【請求項２３】
前記キャリブレーション電流は、予め決められた振幅の変調信号を含む
請求項１２の方法。
【請求項２４】
１以上のプロセッサによって実行可能なインストラクションのセットを収録したコンピュータ可読媒体であって、
複数のＤＣ電流を決定するためのコードであって、前記ＤＣ電流がそれぞれ送信パスにおける複数のディファレンシャルシグナルレグに関連付けられている、コードと、
キャリブレーション電流を選択するためのコードと、
前記ＤＣ電流のそれぞれと前記キャリブレーション電流との差を決定して、複数の差を生成するためのコードと、
前記差のそれぞれを、それぞれのディファレンシャルシグナルレグに注入するためのコードと、
を備えたコンピュータ可読媒体。
【請求項２５】
前記ＤＣ電流は、アナログデジタルコンバータにオペレーティブに結合された抵抗アレイを用いて決定される
請求項２４のコンピュータ可読媒体。
【請求項２６】
前記注入するためのコードは、プログラマブル電流ソース及びプログラマブル電流シンクを構成するためのコードを含む
請求項２４のコンピュータ可読媒体。
【請求項２７】
前記ディファレンシャルシグナルレグは、直交（quadrature）シグナルレグである
請求項２４のコンピュータ可読媒体。
【請求項２８】
前記差を最下位ビット電流で割るためのコードを
さらに備えた請求項２４のコンピュータ可読媒体。
【請求項２９】
前記最下位ビット電流は、アナログデジタルコンバータの分解能に対応する
請求項２８のコンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一般に無線通信（wireless communication）に関し、特に送信パス（transmission path）におけるＤＣ（direct current）オフセットの低減或いは除去のための技術に関する。
【背景技術】
【０００２】
ラジオ周波数（ＲＦ）送信機（transmitter）における信号パス（signal path）は、ときどき望ましくないＤＣオフセットを有する。ＤＣオフセットはたびたび、ゼロからの信号の相対的なコンスタントなオフセッティング（offsetting）を指す。他の状況では、ＤＣオフセットは、ディファレンシャルシグナル（differential signal）間で生じるオフセッティングを指すかもしれない。現代のデジタル通信システムでは、モバイルセルラーシステムのような、ディファレンシャルシグナル間で生じるＤＣオフセットの後者のタイプは、特に問題であるかもしれない。例えば、インフェーズ（in-phase）（Ｉ）及び直交（quadrature）（Ｑ）シグナルコンポーネントを送信するデジタル通信システムにおいて、Ｉp 、Ｉm 、Ｑp 及びＱm ディファレンシャルシグナルのような、Ｉ及びＱコンポーネントを表現するディファレンシャルシグナル間で、望ましくないＤＣオフセットが生じるかもしれない。そのようなＤＣオフセットは、ＬＯ（local oscillator）キャリアリーク及びＥＶＭ（error vector magnitude）の低下に帰結するかもしれない。
【０００３】
ＤＣオフセットは、信号パスにおけるミスマッチによるかもしれない。例えば、ＤＣオフセットは、回路コンポーネント間のミスマッチ及び／又はパスに沿った回路コンポーネントからのリークによるかもしれない。ＤＣオフセットは、信号がアップコンバートされて送信される前に、一般的には除去され或いは低減させられなければならない、アクティブアナログ回路の典型的な固有の望ましくない態様である。
【０００４】
種々の技術が、送信機のＤＣオフセットを最小にするために採用されてきている。しかしながら、従前の試みは、モバイルセルラーシステムのような、ある通信技術において見つけられるＤＣオフセットを処理するためには、不十分であった。
【発明の概要】
【０００５】
ここで開示されるのは、モバイル通信システム送信機におけるＤＣ（direct current）オフセットを減少させる或いは除去するための、新しい改善されたアプローチである。
【０００６】
アプローチの一視点によれば、装置は、低減されたＤＣオフセットを有する送信信号を発生する。装置は、コンバータ、デジタルエンジン（digital engine）、及び複数のプログラマブル電流サプライ（programmable current supply）を含んでいるかもしれない。コンバータは、複数のディファレンシャルシグナルレグ（differential signal leg）にそれぞれ関連付けられた複数のＤＣ電流のデジタル表現（digital representation）を供給するように構成されている。デジタルエンジンは、デジタル表現を受け取り、デジタル表現のそれぞれとキャリブレーション電流との間の比較にそれぞれ基づいて、複数のディファレンシャルシグナルレグに対する補償電流（compensating current）を発生するためのインストラクションを生成するように構成されている。プログラマブル電流サプライは、ディファレンシャルシグナルレグにそれぞれ対応している。電流サプライは、インストラクションに基づいて、ディファレンシャルシグナルレグ間のＤＣオフセットを減少させるために、補償電流をそれぞれディファレンシャルシグナルレグに注入するように構成されている。
【０００７】
アプローチの他の視点によれば、送信パス（transmission path）におけるＤＣオフセットを減少させるための方法は、複数のＤＣ電流を決定することであって、ＤＣ電流がそれぞれ送信パスにおける複数のディファレンシャルシグナルレグに関連付けられていることと、キャリブレーション電流を選択することと、ＤＣ電流のそれぞれとキャリブレーション電流との差（difference）を決定して、複数の差（difference）を生成することと、差のそれぞれを、それぞれのディファレンシャルシグナルレグに注入する（inject）ことと、を備える。シグナルレグに差を適用することにより、最終的に所望のＤＣオフセット補正に到達させるために、補償するＤＣ電流を何回も繰り返し調整することを必要とする連続した近似よりも、素早く、１ショットマナーでＤＣオフセットが補正されるかもしれない。
【０００８】
アプローチのさらに他の視点によれば、１以上のプロセッサによって実行可能なインストラクションのセットを収録したコンピュータ可読媒体（computer-readable medium）は、複数のＤＣ電流を決定するためのコードであって、ＤＣ電流がそれぞれ送信パスにおける複数のディファレンシャルシグナルレグに関連付けられている、コードと、キャリブレーション電流を選択するためのコードと、ＤＣ電流のそれぞれとキャリブレーション電流との差を決定して、複数の差を生成するためのコードと、差のそれぞれを、それぞれのディファレンシャルシグナルレグに注入するためのコードと、を備える。
【０００９】
アプローチのさらに他の視点によれば、装置は、複数のディファレンシャルシグナルレグにそれぞれ関連付けられた複数のＤＣ電流のデジタル表現を供給するための手段と、受け取るための、デジタル表現のそれぞれとキャリブレーション電流との間の比較にそれぞれ基づいて、複数のディファレンシャルシグナルレグに対する補償電流を発生するためにインストラクションを生成するための手段と、インストラクションに基づいて、ディファレンシャルシグナルレグ間のＤＣオフセットを減少させるために、補償電流をそれぞれディファレンシャルシグナルレグに注入するための手段と、備える。
【００１０】
ここに開示される向上されたＤＣオフセット低減技術の他のシステム、方法、視点、特徴、態様、及び効果は、以下の図面及び詳細な説明の考察により、当業者に明確になるであろう。全てのそのような追加のシステム、方法、視点、特徴、態様、及び効果は、この説明内に含まれ、付随する特許請求の範囲の範囲内であることが意図されている。
【００１１】
図面は、単に説明の目的であることと解釈すべきである。さらに、図面中のコンポーネントは、ここに開示された装置及び方法の原理を説明する代わりに、スケール、強調が必要とはされない。図面において、異なった図を通して同様の参照番号は対応するパーツを指す。
【図面の簡単な説明】
【００１２】
【図１】図１は、送信機にインプリメントされた場合のような、ディファレンシャルシグナルのためのＤＣオフセット補正ループのブロック図である。
【図２】図２は、送信機における複数のＤＣオフセット補正ループの例示的なインプリメンテーションを示したブロック図である。
【図３】図３は、複数のＤＣオフセット補正ループ、例えば図２のＤＣオフセット補正ループを動作させる方法を示したフローチャートである。
【発明を実施するための形態】
【００１３】
図面を参照し組み入れる以下の詳細な説明は、１以上の特別の実施形態を述べ、説明している。限定するものではなく例示し教示するためだけに提供されたこれらの実施形態は、当業者がクレームされたことを実施することができるように十分に詳細に示され説明されている。それ故、簡単のために、説明は当業者に知られた情報を割愛しているかもしれない。
【００１４】
“例示的（exemplary）”なる語句は、“例（example）、例（instance）、或いは例（illustration）をサーブする（serve）”ことを意味するためにここでは用いられる。“例示的（exemplary）”としてここに述べられる任意の実施形態及び変更は、他の実施形態及び変更にわたって好ましい或いは効果的であるとして必ずしも構成されない。この説明において述べられる全ての実施形態及び変更は、当業者が発明を作り及び用いることができるように提供された例示的な実施形態及び変更であり、付随する特許請求の範囲に与えられた法的保護の範囲を必ずしも限定しない。
【００１５】
図１は、ＤＣオフセット補正ループ１００を含んだ送信機（transmitter）コンポーネントのブロック図を示している。送信機がＤＣオフセット補正無しに動作する動作の最中には、ベースバンド電流サプライ１０２は、ライン１０１上のディファレンシャルシグナルレグ（differential signal leg）をスイッチ１０６を通してミキサ１０４に供給する。ミキサ１０４は、ディファレンシャルシグナルレグを発振器１０８の出力に結合させ、その結果として得られた信号を、アンテナ１１２を通しての送信機となる１以上の増幅器１１０に供給する。ループ１００の代替的な構成では、スイッチ１０６が除かれ、その機能が代わりにミキサゲート１０４を選択的にターンオフさせることでインプリメントされる。当業者に知られているように、ベースバンド電流サプライ１０２は、限定されるものではないが、Ｉｐ、Ｉｍ、Ｑｐ及びＱｍのような直交（quadrature）シグナルレグのようなディファレンシャルシグナルレグを供給し、それは複数の送信パス（transmission path）に供給され及び含まれる。
【００１６】
ＤＣオフセット補正が提供されるノーマル動作の最中には、プログラマブル電流ソース１１８（programmable current source）及びプログラマブル電流シンク（programmable current sink）１２０がそれぞれディファレンシャルシグナルレグにおけるＤＣオフセットを減少させるための補償電流（compensating current）を供給する（provide）及び引き込む（subtract）ことが可能となるように、スイッチ１１４及び１１６が動作させられる。代替的に、スイッチ１１４及び１１６が除かれ、それらの機能が代わりにプログラマブル電流ソース１１８及び電流シンク１２０を選択的にターンオフさせることでインプリメントされる。プログラマブル電流ソース１１８及び電流シンク１２０は、デジタルアナログコンバータ（ＤＡＣ）を用いてインプリメントされる。種々のコンポーネントは、電源１２２によってエネルギーを与えられる。補償電流は、電流注入ポイント（current injection point）１２４に導入され、ライン１０３上にＤＣオフセットが補正されたシグナルレグをもたらす。そのような望ましくないＤＣオフセットは、ベースバンド電流サプライ１０２によってディファレンシャルシグナルレグに導入される。例えば、そのようなＤＣオフセットは、ベースバンド電流サプライ１０２によって表される１以上の電流デジタルアナログコンバータ（current digital-to-analog converter）の動作によって、及び／又は、ベースバンド電流サプライ１０２によって表される１以上のベースバンドフィルタの動作によって、ディファレンシャルシグナルレグに導入される。
【００１７】
キャリブレーション動作の最中には、スイッチ１０６、１１４及び１１６はオープンであり、キャリブレーションスイッチ１２６及び１２８はクローズである。キャリブレーション動作の最中には、ディファレンシャルシグナルレグに関連付けられたＤＣ電流は、抵抗アレイ１３０、アナログデジタルコンバータ１３２及びデジタルエンジン１３４の動作によって読み出される。デジタルエンジン１３４は、プログラマブル電流ソース１１８、プログラマブル電流シンク１２０、及びスイッチ１１４及び１１６を動作させることにしたがって、設計及び動作させられる。プログラマブル電流ソース１１８、プログラマブル電流シンク１２０、及びスイッチ１１４及び１１６は、ＤＣオフセット電流サプライ１３６として集合的に呼ばれるかもしれない。デジタルエンジン１３４は、電流注入ポイント１２４でのノーマル動作の最中に、補償電流の導入をもたらすために、ライン１３８上にプログラミングビットを導入することによって、ＤＣオフセット電流サプライ１３６に動作命令を供給する。
【００１８】
デジタルエンジン１３４は、ハードウェア、ソフトウェア、ファームウェア、或いはそれらの任意の適切な結合によってインプリメントされる。例えば、デジタルエンジン１３４は、少なくとも一部は、１以上の汎用目的プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、インテレクチュアルプロパティ（ＩＰ）コア、又は他のプログラマブルロジックデバイス、ディスクリートゲート又はトランジスタロジック、ディスクリートハードウェアコンポーネント、或いはここで説明される機能を実行するように設計されたそれらの任意の組み合わせ、によってインプリメントされる。汎用目的プロセッサは、マイクロプロセッサであってもよいが、代わりに、プロセッサは、任意のコンベンショナルなプロセッサ、コントローラ、マイクロコントローラ、或いはステートマシンでもよい。プロセッサはまた、コンピューティングデバイスの組み合わせとしてインプリメントされていてもよく、例えば、ＤＳＰ及びマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアに結合した１以上のマイクロプロセッサ、或いは任意の他のそのような構成であってもよい。
【００１９】
図２は、送信機における複数のＤＣオフセット補正ループの例示的なインプリメンテーションを示した送信機コンポーネントのブロック図を示している。ＤＣオフセットループのそれぞれは、図１に示されたＤＣオフセット補正ループ１００に基づいている。図２は、例えば４つのベースバンド電流サプライ１０２ａ、１０２ｂ、１０２ｃ及び１０２ｄといった、複数のベースバンド電流サプライを含んだベースバンドブロック２０２を示している。ベースバンド電流サプライ１０２ａ−ｄは、それぞれ、各ディファレンシャルシグナルレグに対応する１以上のベースバンドフィルタ及び／又は電流デジタルアナログコンバータを含んでいてもよい。ベースバンドブロック２０２は、ライン１０１ａ、１０１ｂ、１０１ｃ及び１０１ｄ上にそれぞれ、限定されるものではないが、Ｉｐ、Ｉｍ、Ｑｐ及びＱｍのような直交シグナルレグを表すディファレンシャルシグナルレグを供給する。
【００２０】
オフセット電流サプライブロック２０４は、例えばオフセット電流サプライ１３６ａ、１３６ｂ、１３６ｃ及び１３６ｄといった、複数のプログラマブルオフセット電流サプライを含んでいる。オフセット電流ブロック２０４は、例えば電流注入ポイント１２４ａ、１２４ｂ、１２４ｃ及び１２４ｄといった複数の電流注入ポイントで、ベースバンド電流サプライ１０２ａ、１０２ｂ、１０２ｃ及び１０２ｄから、それぞれ、複数のディファレンシャルシグナルレグに結合される複数の補償電流を供給する。
【００２１】
マルチプレクサ２０６は、ＤＣオフセット補正されたシグナルレグを受け取り、補正されたシグナルレグを処理し、ライン２０８上に結果として得られたマルチプレックスされた信号を生成する。図１について考察されたデジタルエンジン１３４によって導入されたプログラミングビットは、ライン１３８ａ上のバイアス電流をオフセット電流サプライブロック２０４に供給するためのプログラミングビットの第１のセットと、ライン１３８ｂ上の動作命令（operating instruction）をＤＣオフセット電流サプライ１３６ａ、１３６ｂ、１３６ｃ及び１３６ｄに供給するためのプログラミングビットの第２のセットとを含んでいる。マルチプレクサ２０６は、図１に示されたスイッチ１２６及び１２８に関連付けられた機能を実行するために、複数のスイッチ（図２では示されていない）を含んでいてもよい。デジタルエンジン１３４は、ライン２１０によってマルチプレクサ２０６スイッチにインストラクションを供給する。
【００２２】
抵抗アレイ１３０は、電源１２２とライン２０８との間に接続されている。代替的な構成では（図示せず）、４つの抵抗アレイが含まれ、それぞれが電源１２２とそれぞれの注入ポイント１２４ａ−ｄとの間に接続され、デジタルエンジン１３４によって制御されている。
【００２３】
図１及び２の送信機コンポーネントは、好ましくはＣＤＭＡ（code division multiple access）方式或いはＷＣＤＭＡ（wideband CDMA）方式を用いた複数のベースステーション（図示せず）と通信を行う無線通信デバイス（ＷＣＤ）を含んでいてもよい。
【００２４】
図３は、例えば図２に示されたＤＣオフセット補正ループといった複数のＤＣオフセット補正ループを動作させることの方法３００を説明するフローチャートを示している。方法３００は、図２に示された種々のコンポーネントを制御するデジタルエンジン１３４によって実行される。方法３００は、ブロック３０２で動作が開始される。
【００２５】
ブロック３０４において、例えば電流Ｉ1、Ｉ2、Ｉ3、...、Ｉnといった複数の非補正電流が読み出されて記憶される。電流Ｉ1、Ｉ2、Ｉ3、...、Ｉnは、限定されるものではないが、Ｉｐ、Ｉｍ、Ｑｐ及びＱｍのような直交（quadrature）シグナルレグ上の電流を表しており、それらは１よりも多い送信パスのためのそのような直交シグナルレグを表している。複数の非補正電流は、各補正ループにおいて、選択的にキャリブレーションスイッチ１２６及び１２８をクローズし、選択的にスイッチ１０６をオープンすることによって読み出され、複数の非補正電流がベースバンドブロック２０２によって供給される際に、各ループについて抵抗アレイ１３０を横切って（across）生成された電圧をアナログデジタルコンバータ１３２を用いて読み出す。ブロック３０４は、複数の非補正電流について、ベースバンド電流サプライ１０２に関連付けられた電流デジタルアナログコンバータのゲインを調整する、ベースバンド電流サプライ１０２に関連付けられたベースバンドフィルタのゲインを調整する、ベースバンドフィルタのバンド幅を調整するといった、サブステップを含んでいる。
【００２６】
ブロック３０６において、キャリブレーション電流が選択される。一インプリメンテーションでは、キャリブレーション電流は、複数の非補正電流の第１番目と等しくなるように選択され、それは例えばＩ1 であり、例えばＩ1 はディファレンシャルシグナルレグＩｐ上の非補正電流である。しかしながら、当業者は、限定されるものではないが、任意の他の非補正電流、予め決められた信号、既知の振幅の信号、既知の振幅の正弦波、及び既知の振幅の変調信号に関連付けられた電流を含んだ、種々のキャリブレーション電流が選択できることを了解するであろう。
【００２７】
ブロック３０８において、全ての測定された非補正電流が、ＤＣオフセット補正がシグナルレグを劣化させずに有効に実行されるレンジ内であるか否かについて、決定が行われる。例示的なインプリメンテーションでは、電流レンジは、１マイクロアンペア及び２５０マイクロアンペアの間であるかもしれない。全ての非補正電流が、ＤＣオフセット補正が有効に実行されるレンジ内でない場合には、方法３００はブロック３１０で終了する。全ての非補正電流が、ＤＣオフセット補正が有効に実行されるレンジ内である場合には、方法３００はブロック３１２に進む。
【００２８】
ブロック３１２において、キャリブレーション電流（例えばＩ1）と非補正電流の１つとの間の差（difference）が決定される。第１番目の非補正電流がキャリブレーション電流として選択された場合には、第１番目の電流について結果はゼロであるかもしれない。
【００２９】
ブロック３１４において、ブロック３１２の結果が予め決められた許容誤差電流（tolerance current）よりも小さいか否かについて決定が行われる。ブロック３１２の結果が許容誤差電流よりも小さい場合には、方法３００はブロック３１６に進み、現在のシグナルレグについての処理は終了する。ブロック３１２の結果が許容誤差電流よりも大きい場合には、方法３００はブロック３１８に移行し、ブロック３１２の結果は最下位ビット電流で割られる。最下位ビット電流は、アナログデジタルコンバータ１３２の分解能（resolution）として設定される。
【００３０】
ブロック３２０において、ブロック３１８の結果がストレージレジスタに入れられる。例えば、プログラマブル電流ソース１１８、プログラマブル電流シンク１２０、及び／又は、現在のシグナルレグに関連付けられた電流デジタルアナログコンバータ（図示せず）に関連付けられたレジスタ内である。
【００３１】
ブロック３２２において、追加のシグナルレグが処理されるべきとして残っているか否かについて判断が行われる。追加の非補正シグナルレグ電流が処理されるべきとして残っている場合には、次の非補正電流が選択され、方法３００はブロック３１２に戻る。例えば、ブロック３１２から３２０で処理される第１番目の電流がＩ1であるとすると、方法３００はブロック３２４で電流Ｉ2を次に選択し、ブロック３１２で電流Ｉ2の処理を開始する。方法３００は、複数の非補正電流Ｉ1、Ｉ2、Ｉ3、...、Ｉnが処理されるまで、ブロック３１２から３２０において非補正電流の処理を続行する。ブロック３２２において、全ての非補正電流が処理されたと決定されたときには、方法３００はブロック３２６で終了する。
【００３２】
方法３００では、複数の非補正電流それぞれに関連付けられたＤＣ電流は、抵抗アレイ１３０を用いて電圧に順次変換され、アナログデジタルコンバータ１３２によって読み取られる。電圧に対応したコードは、デジタルエンジン１３４に記憶される。複数の非補正電流の第１番目に関連付けられたコードは、参照キャリブレーションコードとして用いられる。代数減算（algebraic subtraction）が、電圧コードのそれぞれと参照キャリブレーションコードとの間で実行される。非補正電圧コードと参照コードとの差（difference）（正又は負）は、補償電流を生成して非補正シグナルレグに注入して、シグナルレグ間のＤＣオフセットを補正するために、オフセット電流サプライ１３６ａ−ｄのそれぞれをプログラムするために用いられる。電圧コードと参照キャリブレーションコードとの差を決定し適用する上記プロセスは、シグナルレグのＤＣオフセット補正へのワンショットサーチアプローチを表し、そのアプローチはキャリブレーション時間を非常に減少させる。このワンショットサーチアプローチを用いて、送信パス上のディファレンシャルシグナルレグは、デジタル送信機のパフォーマンスを向上させるために、互いについて素早くバランスすることができる。
【００３３】
方法３００のブロックによって示された機能、動作及び構成は、モジュール、セグメント、及び／又はソフトウェア及び／又はファームウェアコードの一部を用いてインプリメントされるかもしれない。モジュール、セグメント、及び／又はコードの一部は、特定のロジカルファンクションをインプリメントするための１以上の実行可能なインストラクションを含んでいる。いくつかのインプリメンテーションでは、ブロックによってノートされた（noted）ファンクションは、図３に示された順序と異なった順序で生じるかもしれない。例えば、図３で連続して示された２つのブロックは、同時に実行されるかもしれず、ブロックはときには、含まれる機能に依存して他の順序で実行されるかもしれない。
【００３４】
ここで開示された方法及び装置の効果は、それらは、いくつかの既知の送信機に対して最小の追加の回路を必要とするだけであること、及び、それらは、現代のＣＭＯＳプロセスにおいて小さい追加のダイエリア（die area）だけを必要とするだけであること、である。例えば、方法３００は、いくとかの既知の送信機に設けられるコンポーネントに対して、抵抗アレイ１３０、電流ソース１１８、電流シンク１２０、及びスイッチ１０６、１１４、１１６、１２６及び１２８のようなコンポーネントだけを必要とする。さらに、ここで開示されたＤＣオフセット補正技術は、相対的に速く、コンバージョン時間はアナログデジタルコンバージョン時間のｎ倍に概ね対応し、例えば、コンバージョン時間はアナログデジタルコンバータ１３２によって必要とされ、ｎは補正されるシグナルレグの数である。例えば、２０マイクロ秒のアナログデジタルコンバージョン時間について、２つのパス（path）上の直交（quadrature）シグナルに関連付けられたアナログデジタル測定時間は、１６０マイクロ秒（８×２０マイクロ秒）である。レジスタの減算（subtraction）及びプログラミングといった方法３００で実行されるデジタル動作は、１０マイクロ秒よりも少ない。
【００３５】
複数のキャリブレーション信号タイプが、ＤＣオフセット補正ループ及び方法３００で用いられるかもしれない。キャリブレーション信号タイプは、ベースバンド電流サプライ１０２、１０２ａ−ｄによって選択的に供給されるかもしれない。例えば、第１のタイプは指示された（designated）振幅のＤＣ電流であり、第２のタイプは指示された振幅の正弦波であり、第３のタイプはディファレンシャルシグナルレグと相関がある指示された振幅の変調信号である。指示された振幅のＤＣ電流は、ＤＣオフセットを補正する最も単純な方法であり、ルックアップテーブルを用いることなく採用することができる。しかしながら、指示された振幅のＤＣ電流は、電流デジタルアナログコンバータとベースバンドフィルタゲインとの間のバリエーションを考慮しないかもしれない。
【００３６】
指示された振幅の正弦波は、電流デジタルアナログコンバータ及びベースバンドフィルタゲインのための動作レンジオフセットを含んでいるかもしれない。指示された振幅の正弦波は、いくつかのＡＣ寄生コンポーネントが考慮されるため、より正確であるかもしれない。指示された振幅の正弦波は、位相差を避けるために、ディファレンシャルシグナルレグを有する指示された振幅の正弦波のサンプリング時間に正確に同調する必要がある。しかしながら、結果として得られた信号は正弦波信号から変動しているかもしれないため、オフセット調整はディファレンシャルシグナルレグ間の差（difference）に依存してオーバー補正或いはアンダー補正されるかもしれない。
【００３７】
ディファレンシャルシグナルレグに相関がある指示された振幅の変調信号は、種々のコードに相対的に重みを付ける（weighting）送信機動作がより表されるようにするために、最も正確であるかもしれない。ディファレンシャルシグナルレグに相関がある指示された振幅の変調信号は、典型的な結果として得られたマルチプレックス信号及びそのピークトゥアベレージレシオに基づいて調整を可能にするかもしれない。ディファレンシャルシグナルレグに相関がある指示された振幅の変調信号は、時間の期間にわたって、結果として得られたマルチプレックス信号の平均を用いるかもしれない。
【００３８】
ディファレンシャルシグナルレグにおけるＤＣオフセットは、電流デジタルアナログコンバータから発生したビット間、及びベースバンドフィルタの種々のゲインセッティング間で変動するかもしれない。方法３００に組み入れられ、ここで説明されるＤＣオフセット補正ループに用いられる追加の補正ステップは、期待されるディファレンシャルシグナルレグを最もよく表す電流及びゲインセッティングを選択することを含むかもしれない。例えば、電流及びゲインセッティングは、期待される最小ピーク、期待される平均、及び期待される最大ピークに基づいて選択されるかもしれず、選択された電流及びゲインセッティングについてＤＣオフセット補正を行う。非選択電流及びゲインセッティングは、類似しているがわずかに変動したＤＣオフセットを有しているかもしれない。
【００３９】
方法３００に組み入れられ、ここで説明されるＤＣオフセット補正ループに用いられる他の補正ステップは、種々の電流デジタルアナログコンバータセッティング及びベースバンドフィルタセッティングのためにオフセット計算を実行することと、デジタルエンジン１３４に組み入れられるかもしれないルックアップテーブルに結果を格納することを含むかもしれない。種々のゲインセッティングに対応する電流が測定され、ＤＣオフセット補正が、例えば、デジタルエンジン１３４及び／又はベースバンド電流サプライ１０２、及び／又は通信処理チップ（図示せず）に記憶されるかもしれない。
【００４０】
ここで説明されるＤＣオフセット補正技術は、高速アナログデジタルコンバータを採用するかもしれず、例えば、アナログデジタルコンバータ１３４はフラッシュアナログデジタルコンバータ１３４である。いくつかのインプリメンテーションでは、ＤＣオフセット電流サプライ１３６は、種々の電流デジタルアナログコンバータセッティング及びベースバンドフィルタセッティングによって除かれるかもしれず、ルックアップテーブルに結果を記憶する。
【００４１】
いくつかの構成では、図１及び２及び方法３００のＤＣ電流ループは、セルラー電話、パーソナルデジタルアシスタント（ＰＤＡ）、サテライト電話、ポータブルコンピュータ、或いは無線通信を可能にする任意の種々のデバイスのような、無線通信デバイスの全体の動作を制御することのできるモバイルステーションモデム（ＭＳＭ）に含められる。
【００４２】
１以上の例示的な態様において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、或いはそれらの任意の組み合わせでインプリメントされることができる。ソフトウェアでインプリメントされたとすると、機能は、１以上のコンピュータ可読媒体上に、インストラクション或いはコードとして、記憶され或いは伝達される。コンピュータ可読媒体は、１つの場所から他の場所にコンピュータプログラムの伝送を容易にする任意の媒体を含んだ通信媒体（communication medium）及びコンピュータ記憶媒体（computer storage medium）の両方を含む。記憶媒体は、コンピュータによってアクセスされることのできる任意の入手可能な媒体である。例示として、限定されるものではないが、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、或いは他の光学的ディスクストレージ、磁気的ディスクストレージ、或いは他の磁気的ディスクストレージデバイス、或いは、インストラクション或いはデータ構造の形で所望のプログラムコードを運び（carry）或いは記憶する（store）ために用いられることができ、コンピュータによってアクセスされることのできる任意の他の媒体であり得る。また、任意の接続（connection）は、適切にコンピュータ可読媒体と呼ばれる。例えば、ソフトウェアが、ウェブサイト、サーバー、或いは同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、或いは赤外線、ラジオ、マイクロ波のような無線技術、を用いた他のリモートソースから伝送される場合には、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、ラジオ、マイクロ波のような無線技術は、媒体の定義に含まれる。ここで用いられるようなディスク（disk）及びディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク及びブルーレイディスクを含み、ディスク（disk）は通常は磁気的にデータを再生し、ディスク（disc）はレーザーによって光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【００４３】
開示された態様の上記説明は、当業者が付随の特許請求の範囲によって規定されたことを作り及び用いるために提供される。以下の特許請求の範囲は、開示された態様に限定されることを意図していない。他の態様及び変更は、これらの教示の観点から当業者にとって容易に起こることであろう。したがって、上記明細書及び付随の図面に結合して見たときに、以下の特許請求の範囲は全てのそのような態様及び変更をカバーすることが意図されている。
【図１】
2011530220.tif 000003
【図２】
2011530220.tif 000004
【図３】
2011530220.tif 000005
【国際調査報告】
2011530220.tif 000006
2011530220.tif 000007
2011530220.tif 000008
2011530220.tif 000009
2011530220.tif 000010