(57)【要約】【解決手段】  電力レギュレータ／電力増幅器のスイッチのタイミングを制御するシステムおよび方法を提供する。【選択図】  図２
2011509062.tif 000002
【特許請求の範囲】
【請求項１】
電力レギュレータ／電力増幅器のスイッチのタイミングを制御する方法であって、
スイッチノード電圧を監視する監視段階と、
監視することによって取得される信号の立ち上がりエッジおよび立ち下がりエッジを取得する取得段階と、
監視することによって取得される前記信号の立ち上がりエッジおよび立ち下がりエッジ、制御回路システムスイッチ駆動信号の立ち上がりエッジおよび立ち下がりエッジ、および、所定のデータを利用して、実駆動信号の遅延時間を取得する利用段階と
を備える方法。
【請求項２】
前記利用段階は、
監視することによって取得される前記信号の立ち上がりエッジおよび立ち下がりエッジ、制御回路システムスイッチ駆動信号の立ち上がりエッジおよび立ち下がりエッジ、および、所定のデータを利用して、複数の時間差を取得する段階と、
前記複数の時間差のうち第１の時間差群をプログラム可能時間遅延部に供給する段階と、
前記プログラム可能時間遅延部を利用して、制御回路システムハイ側スイッチ駆動信号を遅延させる段階と、
前記複数の時間差のうち第２の時間差群を別のプログラム可能時間遅延部に供給する段階と、
前記別のプログラム可能時間遅延部を利用して、制御回路システムロー側スイッチ駆動信号を遅延させる段階と
を有する請求項１に記載の方法。
【請求項３】
前記実駆動信号の遅延時間は、所定の遅延時間である
請求項１に記載の方法。
【請求項４】
前記取得段階は、
前記スイッチノード電圧と所定の正のしきい値とを比較することによって取得される信号の立ち上がりエッジおよび立ち下がりエッジを取得する段階と、
前記スイッチノード電圧と所定の負のしきい値とを比較することによって取得される別の信号の立ち上がりエッジおよび立ち下がりエッジを取得する段階と
を有する請求項１に記載の方法。
【請求項５】
キャリブレーション信号を供給する段階
をさらに備え、
前記別の信号の立ち上がりエッジおよび立ち下がりエッジは、前記キャリブレーション信号が示すキャリブレーション期間中に取得される
請求項４に記載の方法。
【請求項６】
前記キャリブレーション期間中に、ロー側スイッチにおいて、ボディダイオード導通が発生する
請求項５に記載の方法。
【請求項７】
前記キャリブレーション信号は、前記制御回路システムロー側スイッチ駆動信号に挿入されるキャリブレーションパルスである
請求項５に記載の方法。
【請求項８】
前記キャリブレーションパルスは、名目ＰＷＭレートよりも低いレートで周期的に、前記制御回路システムロー側スイッチ駆動信号に挿入される
請求項７に記載の方法。
【請求項９】
電力レギュレータ／電力増幅器のスイッチのタイミングを制御するシステムであって、
ソーススイッチ（ハイ側）出力を示す第１の立ち上がりエッジおよび第１の立ち下がりエッジ、および、同期整流（ロー側）スイッチボディダイオード導通を示す第２の立ち上がりエッジおよび第２の立ち下がりエッジを生成する少なくとも１つのパルス生成部と、
前記第１の立ち上がりエッジ、前記第１の立ち下がりエッジ、前記第２の立ち上がりエッジ、および前記第２の立ち下がりエッジに対応する信号、ならびに、制御システムハイ側スイッチ駆動信号立ち上がりエッジ、制御システムハイ側スイッチ駆動信号立ち下がりエッジ、制御システムロー側スイッチ駆動信号立ち上がりエッジ、制御システムロー側スイッチ駆動信号立ち下がりエッジに対応する信号、ならびに、所定時間を示す信号を受信して、エッジ間の時間差を示す複数の時間測定値を提供する時間測定部と、
一対の調整可能時間遅延部と
を備え、
前記一対の調整可能時間遅延部のうち一方の調整可能時間遅延部は、前記複数の時間測定値のうち第１の時間測定値群および制御システムハイ側スイッチ駆動信号を受信して、遅延させた制御システムハイ側スイッチ駆動信号を供給し、前記一対の調整可能時間遅延部のうち他方の調整可能時間遅延部は、前記複数の時間測定値のうち第２の時間測定値群および制御システムロー側スイッチ駆動信号を受信して、遅延させた制御システムロー側スイッチ駆動信号を供給する
システム。
【請求項１０】
前記少なくとも１つのパルス生成部は、
スイッチノード電圧信号と所定の電圧しきい値とを比較する少なくとも１つのコンパレータ回路と、
第１の立ち上がりエッジおよび第１の立ち下がりエッジを含む前記少なくとも１つのコンパレータ回路の出力信号と、
第２の立ち上がりエッジおよび第２の立ち下がりエッジを含む前記少なくとも１つのコンパレータ回路の別の出力信号と
を有する請求項９に記載のシステム。
【請求項１１】
前記少なくとも１つのコンパレータ回路は、２つのコンパレータ回路を含み、前記２つのコンパレータ回路のうち一方のコンパレータ回路は、前記スイッチノード電圧信号と１つの所定の電圧しきい値とを比較し、前記２つのコンパレータ回路のうち他方のコンパレータ回路は、前記スイッチノード電圧信号と別の所定の電圧しきい値とを比較する
請求項１０に記載のシステム。
【請求項１２】
前記別の所定の電圧しきい値は、負の電圧である
請求項１１に記載のシステム。
【請求項１３】
制御システム信号ランプカウンタの出力を受信して、前記制御システム信号ランプカウンタの出力を、制御システムハイ側スイッチ駆動信号の立ち上がりエッジからの所定のオフセットおよび所定の時間と比較して、ブランキングパルスを生成するタイミング回路と、
制御システム信号レートと同期しており、前記ブランキングパルスがキャリブレーションパルスとして供給されるレートを示す信号を与えるカウンタと
をさらに備え、
前記レートは、名目制御システム信号レートよりも大幅に低く、前記カウンタの出力は、前記タイミング回路に与えられ、
前記タイミング回路は、前記レートで供給される前記ブランキングパルスを含むキャリブレーション信号を供給する
請求項９に記載のシステム。
【請求項１４】
前記キャリブレーション信号は、前記遅延させた制御システムロー側スイッチ駆動信号に追加される
請求項１３に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本教示内容は、電力レギュレータおよび電力増幅器で用いられるスイッチの制御に関する。多岐にわたる例のうち典型的な例を挙げると、図１に示す降圧レギュレータがある。本例では、２つのスイッチ２６および２８がスイッチノード１４を制御している。スイッチノードは、ＭＯＳＦＥＴスイッチ２６が閉じると、電源に接続される。スイッチノードは、ＭＯＳＦＥＴスイッチ２８が閉じると、グラウンドに接続される。ＭＯＳＦＥＴ２６および２８はそれぞれ、ソース側（またはＨＳ）スイッチおよび同期整流スイッチ（またはＬＳ）として知られている。両方のＭＯＳＦＥＴが閉じてしまうと、非常に望ましくない状態になり、最悪の不具合が発生してしまう可能性がある。スイッチノードは、両方のＭＯＳＦＥＴスイッチが開いていると、ＭＯＳＦＥＴのボディダイオードが導通を開始するまで、インダクタ電流が命じるままに自由に移動する。この動作モードも、ボディダイオードで電圧降下が発生すると効率が低下すると共に電力損失が高くなるので、望ましくない。ＭＯＳＦＥＴ２６および２８のタイミングを、両者が同時にＯＮ（交差伝導（ｃｒｏｓｓ  ｃｏｎｄｕｃｔｉｏｎ）またはセルフターンオン（ｓｈｏｏｔ  ｔｈｒｏｕｇｈ））になる期間または同時にオフになる期間（デッドタイム）が長時間にわたらないように管理する制御ストラテジを開発することが望まれている。
【０００２】
数多くの制御ストラテジが従来から提案および実施されてきたが、従来の制御ストラテジでは、高速性と、高周波リンギング耐性とが両立されていない。
【発明の概要】
【課題を解決するための手段】
【０００３】
一実施形態によると、本教示内容に係る電力レギュレータ／電力増幅器のスイッチのタイミングを制御する方法は、スイッチノード電圧を監視する監視段階と、監視することによって取得される信号の立ち上がりエッジおよび立ち下がりエッジを取得する取得段階と、監視することによって取得される信号の立ち上がりエッジおよび立ち下がりエッジ、制御回路システムスイッチ駆動信号の立ち上がりエッジおよび立ち下がりエッジ、および、所定のデータを利用して、実駆動信号の遅延時間を取得する利用段階とを備える。
【０００４】
本教示内容に係る方法のさまざまな実施形態を詳細に開示する。
【０００５】
また、本教示内容に係るシステムの実施形態も開示する。
【０００６】
本発明をさらに詳細に説明するべく、本発明を実現するためのその他の必要事項と共に、添付図面および詳細な説明を参照する。本発明の範囲は、請求項に記載する。
【図面の簡単な説明】
【０００７】
【図１】従来の降圧レギュレータシステムを示す図である。
【図２】本教示内容に係るシステムの実施形態を示す概略図である
【図３Ａ】本教示内容に係るシステムの一実施形態で用いられる時間測定回路の実施形態例を示す概略図である。
【図３Ｂ】本教示内容に係るシステムの一実施形態で用いられる時間測定回路の実施形態例を示す概略図である。
【図３Ｃ】図３Ｂに関連するタイミング図である。
【図３Ｄ】本教示内容に係るシステムの一実施形態で用いられる時間測定回路の実施形態例を示す概略図である。
【図４】本教示内容に係るシステムの一実施形態の構成要素の実施形態を示す概略図である。
【図５Ａ】本教示内容に係るシステムの一実施形態の構成要素の実施形態を示す別の概略図である。
【図５Ｂ】本教示内容に係るシステムの一実施形態のサブシステムの実施形態を示すさらに別の概略図である。
【図６Ａ】本教示内容に係るシステムの一実施形態で利用される可変時間遅延回路の実施形態例を示す概略図である。
【図６Ｂ】本教示内容に係るシステムの一実施形態で利用される可変時間遅延回路の実施形態例を示す概略図である。
【図６Ｃ】本教示内容に係るシステムの一実施形態で利用される可変時間遅延回路の実施形態例を示す概略図である。
【図７】本教示内容に係るシステムの一実施形態の動作のタイミング図である。
【図８】本教示内容に係るシステムの実施形態を利用しているＰＷＭコントローラの信号のタイミング図である。
【図９】ボディダイオードによる導通が大きいことで示されているクロスオーバー時間を説明している従来の波形の測定結果を示す図である。
【図１０】本教示内容に係るシステムの実施形態を用いた波形の測定結果を示す図である。
【図１１】本教示内容に係るシステムの実施形態を用いた波形の測定結果を示す図である。
【発明を実施するための形態】
【０００８】
一実施形態によると、本教示内容に係る電力レギュレータ／電力増幅器のスイッチのタイミングを制御する方法は、スイッチノード電圧を監視する監視段階と、監視することによって取得される信号の立ち上がりエッジおよび立ち下がりエッジを取得する取得段階と、監視することによって取得される信号の立ち上がりエッジおよび立ち下がりエッジ、制御回路システムスイッチ駆動信号の立ち上がりエッジおよび立ち下がりエッジ、および、所定のデータを利用して、実駆動信号の遅延時間を取得する利用段階とを備える。実駆動信号は、ハイ側（ソース）スイッチおよびロー側（同期整流）スイッチのオンおよびオフを制御するための制御ストラテジを提供する。
【０００９】
一例において（利用段階において）、制御回路システムスイッチ駆動信号の立ち上がりエッジおよび立ち下がりエッジならびに所定のデータを監視することによって、時間差を求める。この結果、時間差群が２つ以上得られる。第１の時間差群は、プログラム可能時間遅延部に与えられる。プログラム可能時間遅延部は、回路システムハイ側スイッチ駆動信号を制御する。第２の時間差群は、回路システムロー側スイッチ駆動信号を制御する別のプログラム可能時間遅延部に与えられる。遅延させられた制御回路システム駆動信号は、実駆動信号である。
【００１０】
本明細書で上述した本教示内容に係る方法の実施形態によれば、スイッチ（ハイ側またはロー側）入力に対する駆動信号と制御回路システムスイッチ駆動信号との間に発生させる遅延を所定の値とすることができる。
【００１１】
本教示内容に係るシステムの一実施形態を図２に示す。図２に示す実施形態は降圧レギュレータに応用されているが、降圧レギュレータへの応用に本教示内容が限定されるわけではなく、本教示内容に係るシステムは、その他の電力レギュレータまたは電力増幅器にも応用することができる。図２を参照しつつ説明すると、２つの信号がコンパレータ１５および２０から得られる。一方の信号は、「ｓｗｍｏｎ」という名称が与えられており、スイッチノード電圧および所定のしきい値（図示している実施形態では、Ｖｓｕｐｐｌｙの５０％）を入力として受け取るコンパレータ１５から取得される。他方の信号は、「ｉｎｅｇ」という名称が与えられており、スイッチノード電圧および別の所定のしきい値（図示されている実施形態では、負のしきい値で−３００ｍＶ）を入力として受け取る別のコンパレータ２０から取得される。（電力レギュレータに負荷がなく信号の監視が実行される場合、１つのコンパレータで十分である。本教示内容はさらに、コンパレータが１つのみの実施形態も含む。）尚、図２に示す実施形態は１以上のコンパレータを利用するが、ソーススイッチ（ハイ側）出力を示す第１の立ち上がりエッジおよび第１の立ち下がりエッジ、ならびに、同期整流（ロー側）スイッチのボディダイオード導通を示す第２の立ち上がりエッジおよび第２の立ち下がりエッジを生成するべく、１以上のパルス生成部のほかの例（コンパレータ以外）を利用する実施形態も本教示内容の範囲に含まれる。
【００１２】
「ｓｗｍｏｎ」信号の立ち上がりエッジおよび立ち下がりエッジ、「ｉｎｅｇ」信号の立ち上がりエッジおよび立ち下がりエッジ、制御システムハイ側（ＨＳ、ソースとも呼ぶ）スイッチ駆動信号立ち上がりエッジ、制御システムハイ側（ＨＳ、ソースとも呼ぶ）スイッチ駆動信号立ち下がりエッジ、制御システムロー側（ＬＳ、同期整流とも呼ぶ）スイッチ駆動信号立ち上がりエッジ、制御システムロー側（ＬＳ）スイッチ駆動信号立ち下がりエッジ、ならびに、所定時間を表す信号は、適応型デッドタイムコントローラ３０内の時間測定部によって利用されて、複数の時間測定値３５、４０、４５、５０をコントローラ５５に供給する。コントローラ５５は、ソーススイッチ（ハイ側）６０および同期整流スイッチ（ロー側）６５に、実駆動信号を供給する。
【００１３】
時間測定回路の実施形態を、図３Ａ、図３Ｂ、および図３Ｄに図示している。図３Ａを参照しつつ説明すると、同図に示す回路は、トリガ信号１１５（および、クロック１０７、一例では、カウンタはクロックパルスをカウントする）を受信するカウンタ１１０と、別のトリガ信号１２５を受信するラッチ１２０とを有する。アナログ構成要素を用いる時間測定回路を図３Ｂに示す。図３Ｂを参照しつつ説明すると、トリガ信号１３０によって、キャパシタ１４０の充電が開始される。別のトリガ信号１３５によって、キャパシタ１４０の放電が開始される。コンパレータ１４５を用いて、キャパシタ電圧と基準電圧とを比較する。コンパレータの出力から立ち上がりエッジおよび立ち下がりエッジがフリップフロップ１５０に供給され、フリップフロップの出力がカウンタ１６０に供給される。図３Ｂに示す回路用の信号のタイミングを図３Ｃに示す。時間測定用のカウンタ／遅延回路を図３Ｄに示す。図３Ｄを参照しつつ説明すると、時間分解能を高めるべく（クロック周波数よりも分解能が高くなる）、カウンタ１７０の出力および遅延線１７５の出力（カウンタ１７０および遅延線１７５は共に、入力としてクロック信号１６５を受信する）を連結する。連結した出力を、２つのラッチ１８５および１９０に並列に供給する。デコーダ１８０は、ラッチした遅延線１７５の値を、カウンタ１７０の出力と同じ形式に変換する。時間間隔測定値を求めるべく、ラッチ１８５および１９０からの遅延線デコードによる時間測定値に、減算を施す。（尚、本教示内容は、図３Ａ、図３Ｂ、および図３Ｄに示す時間測定回路の実施形態のみに限定されないことに留意されたい。）
【００１４】
適応型デッドタイムコントローラ３０が有する時間測定部の一実施形態を図４に示す。尚、図４に図示する実施形態は、多くの可能な実施形態のうちの１つであることに留意されたい。時間測定回路のほかの実施例を含む実施形態も、本教示内容の範囲に含まれる。図４を参照しつつ説明すると、図３Ｄのフロントエンドのようなカウンタ／遅延線回路は、連結した入力を、ラッチ２０５、２１０、２１５、２２０、２２５、２３０、２３５、２４０を含むバンクへと供給する。第１の群の２つのラッチ２０５、２１０のうち一方のラッチは、入力として、ソーススイッチ（ハイ側）出力を示す信号「ｓｗｍｏｎ」の立ち上がりエッジおよび制御システムハイ側（ＨＳ、ソースとも呼ぶ）スイッチ駆動信号の立ち上がりエッジを受信する。第１の群の２つのラッチ２０５、２１０の出力の差分を、減算部２４５で求める。２つのラッチ２０５、２１０の出力の差分は、別の減算部２５０によって、所定の量（Ｔｍａｘという名称が与えられているが、Ｔｍａｘ＋Ｔｈｏ等のほかの所定の量も本教示内容の範囲に含まれる）から減算されて、第１の出力２５５を求める。
【００１５】
第２の群の２つのラッチ２１５、２２０のうち一方のラッチは、入力として、ソーススイッチ（ハイ側）出力を示す信号「ｓｗｍｏｎ」の立ち下がりエッジおよび制御システムハイ側（ＨＳ、ソースとも呼ぶ）スイッチ駆動信号の立ち下がりエッジを受信する。第２の群の２つのラッチ２１５、２２０の出力の差分を、減算部２６０で求める。２つのラッチ２１５、２２０の出力の差分は、別の減算部２６５によって、所定の量（Ｔｍａｘという名称が与えられているが、Ｔｍａｘ＋Ｔｈｏ等のほかの所定の量も本教示内容の範囲に含まれる）から減算されて、第２の出力２７０を求める。
【００１６】
第３の群の２つのラッチ２２５、２３０のうち一方のラッチは、入力として、同期整流（ロー側）スイッチのボディダイオード導通を示す信号「ｉｎｅｇ」の立ち上がりエッジおよび制御システムロー側（ＬＳ、同期整流とも呼ぶ）スイッチ駆動信号の立ち上がりエッジを受信する。第３の群の２つのラッチ２２５、２３０の出力の差分を、減算部２７５で求める。２つのラッチ２２５、２３０の出力の差分は、別の減算部２８０によって、所定の量（Ｔｍａｘという名称が与えられているが、Ｔｍａｘ＋Ｔｌｏ等のほかの所定の量も本教示内容の範囲に含まれる）から減算されて、第３の出力２８５を求める。
【００１７】
最後に、第４の群の２つのラッチ２３５、２４０のうち一方のラッチは、入力として、同期整流（ロー側）スイッチのボディダイオード導通を示す信号「ｉｎｅｇ」の立ち下がりエッジおよび制御システムロー側（ＬＳ、同期整流とも呼ぶ）スイッチ駆動信号の立ち下がりエッジを受信する。第４の群の２つのラッチ２３５、２４０の出力の差分を、減算部２９０で求める。２つのラッチ２３５、２４０の出力の差分は、別の減算部２９５によって、所定の量（Ｔｍａｘという名称が与えられているが、Ｔｍａｘ＋Ｔｌｏ等のほかの所定の量も本教示内容の範囲に含まれる）から減算されて、第４の出力２９７を求める。
【００１８】
適応型デッドタイムコントローラ３０が有する時間測定部の出力は、コントローラ５５が有する一対の調整可能時間遅延部に供給される。コントローラ５５のうち調整可能時間遅延部を含む一部分の一実施形態を、図５Ａに示す。図５Ａを参照しつつ説明すると、一対の調整可能時間遅延部３０５、３１０のうち一方の調整可能時間遅延部３０５は、第１群の時間測定値２５５、２７０および制御システム（ＰＷＭコントローラ）ハイ側スイッチ駆動信号（ＨＳ）を受信して、遅延された制御システムハイ側スイッチ駆動信号（ＨＳＤ）を供給する。一対の調整可能時間遅延部３０５、３１０のうち他方の調整可能時間遅延部３１０は、第２群の時間測定値２８５、２９７および制御システム（ＰＷＭコントローラ）ロー側スイッチ駆動信号（ＬＳ）を受信して、遅延された制御システムロー側スイッチ駆動信号（ＬＳＤ）を供給する。遅延された制御システムハイ側スイッチ駆動信号（ＨＳＤ）および遅延された制御システムロー側スイッチ駆動信号（ＬＳＤ）は、ハイ側（ソース）スイッチおよびロー側（同期整流）スイッチに対する実駆動信号である。
【００１９】
図６Ａから図６Ｃに、調整可能時間遅延素子の実施形態例を複数示している。尚、本教示内容は、図示している実施形態例のみに限定されないことに留意されたい。
【００２０】
図２に示す本教示内容の実施形態の動作において、スイッチノード電圧が監視されている（インダクタ電流は監視されない）。「ｉｎｅｇ」として示している量（図２ではコンパレータ２０の出力）は、ボディダイオード導通が（同期整流スイッチで）予想される場合にのみサンプリングされるので、ＳＷノードの電圧は負の電圧になるものと予想される。図７にＬＳ−ＨＳの正の遷移の間のＳＷの電圧が負の電圧でないことによって示されるように臨界導通未満の場合、ＬＳ−ＨＳ−ＬＳパルスに対応付けられる「ｉｎｅｇ」信号はない。ボディダイオード導通を確実に発生させ、且つ、効率に対する影響を最小限に留めるべく、名目ＰＷＭレートよりもはるかに低いレートで周期的に、特別なキャリブレーションパルス（３２０、図７）をＬＳ信号に挿入する。
【００２１】
図５Ｂに示すような一実施形態によると、タイミング回路３３５がキャリブレーションパルス（３２０、図７）を生成する。タイミング回路３３５は、マスターＰＷＭランプカウンタ、および、ランプ（制御システム信号ランプカウンタ）３４０のリセット値に関連する基準パルスを監視して、マスターＰＷＭランプカウンタの出力を、ＬＳ信号の立ち上がりエッジからの所定のオフセット３５０および別の所定の時間３５５と比較する。（一部の従来のシステムでは、制御システムスイッチ駆動信号を供給する回路への入力は、ＰＷＭ回路からのＰＷＭ信号である。しかし、ＰＷＭ以外の技術も本教示内容の範囲に含まれることに留意されたい。）ブランキング（キャリブレーション）信号３３０は、タイミング回路３３５によって生成され、別の独立したカウンタ３４５が決定するレートで、ＬＳＤ信号（図５Ａを参照のこと）に周期的に追加される。このレートは、ＰＷＭレート（制御システム信号レート）と同期している。この周期的なレートは、名目ＰＷＭレートよりもはるかに低い。
【００２２】
ＨＳ、ＬＳ、ｓｗｍｏｎ、およびｉｎｅｇの立ち上がりエッジおよび立ち下がりエッジは、時間算出の上で略絶対的時間基準として機能するＰＷＭランプカウンタ値を取得するラッチをトリガする。一例を挙げると、図４に示す実施形態では、各ラッチ回路が、両方のデッドタイムロジックサンプルがラッチされたことを示す有効フラグを持つ。タイムスタンプが欠落している場合、ロジックは値を無視して次のＰＷＭサイクルまで前のサンプルを保持する。ｉｎｅｇ信号は、ＬＳのキャリブレーションパルスからｉｎｅｇまでの時間が正の時間となり、且つ、所定時間（一実施形態例では、本教示内容を限定すると、１００ｎｓである。実験的に決定される数字であって、回路の動作範囲で略最悪のケースである）よりも短くなるように、限定される。
【００２３】
タイムスタンプが取得されて認証されると、ロジック（図４に示す）は、以下の式を用いて、コマンドから各スイッチ遷移までの未処理の伝搬遅延を算出する。
Ｔｈｐｌｈ＝ｓｗＲｉｓｅ−ｈｓＲｉｓｅ
Ｔｈｐｈｌ＝ｓｗＦａｌｌ−ｈｓＦａｌｌ
Ｔｌｐｌｈ＝ｉｎｅｇＲｉｓｅ−ｌｓＲｉｓｅ
Ｔｌｐｈｌ＝ｉｎｅｇＦａｌｌ−ｌｓＦａｌｌ
【００２４】
サンプルが有効でない場合、間違って結果を出さないように、その値の前のバージョンを用いて計算する。
【００２５】
これらの値を取得すれば、最終的なデューティサイクル値を計算することができる。（ＬＳ立ち下がりからＨＳ立ち上がり）のオフセットおよび負の（ＨＳ立ち下がりからＬＳ立ち上がり）のオフセットを算出して、ＰＷＭに命じて（算出した遅延を利用する）これらの値をＬＳ生成回路に挿入させる。最終的な式は以下に示す通りである。ＤｕｔｙＩｎは、スイッチノード電圧の立ち上がり部分の中央からスイッチノード電圧パルスの中央までの所望（所定）の時間値である。
ＨＳｄｕｔｙＲｉｓｅ＝ＤｕｔｙＩｎ＋Ｔｍａｘ−Ｔｈｐｌｈ
ＨＳｄｕｔｙＦａｌｌ＝ＤｕｔｙＩｎ＋Ｔｍａｘ−Ｔｈｐｈｌ
ＬＳｄｕｔｙＲｉｓｅ＝ＤｕｔｙＩｎ＋Ｔｍａｘ−Ｔｌｐｌｈ＋Ｔｈｏ
ＬＳｄｕｔｙＦａｌｌ＝ＤｕｔｙＩｎ＋Ｔｍａｘ−Ｔｌｐｈｌ＋Ｔｌｏ
【００２６】
４つのデューティサイクル値は、４つのエッジをすべて正確に位置させるべくダブルエッジ変調器で用いられる。（本明細書で上述した実施形態では、適応型デッドタイムコントローラ３０が、ＰＷＭに、遅延生成用の所望のタイミングを供給する。一実施形態では、ＬＳ−ｉｎｅｇ遅延を測定するための信号を生成するべく用いられるタイマをＰＷＭに組み込む。しかし、本教示内容はこれに限定されない。本教示内容はその他の実施形態もその範囲に含む。タイマが生成した信号は、適応型デッドタイムコントローラ３０に供給される。）
【００２７】
Ｔｍａｘは、所定の値である。一例を挙げると、Ｔｍａｘは、測定された値で、ユーザが補償したい最大伝搬遅延に略対応する。測定された遅延Ｔｈｐｌｈ、Ｔｈｐｈｌ、Ｔｌｐｈｌ、およびＴｌｐｌｈは、ほかにも多くの効果があるが中でも、スイッチ遅延のバラツキを正規化するべく、所定のＴｍａｘ遅延から減算される。
【００２８】
一実施形態によると、ＰＷＭ回路はダブルエッジという性質を持つので、サイクルの中心時間を時間軸で前方向にスライドさせるためには、２つのランプカウンタを１８０度位相シフトする必要がある（図８を参照のこと）。図８を参照しつつ説明すると、ＨＳの立ち上がりエッジは、ランプＴＢ１から算出され、立ち下がりエッジは、ランプＴＢ２から算出される。このため、適応型デッドタイムオフセットを含む最終的なデューティサイクル値に、略完全に半周期分のオフセットを導入することができる。略完全に半周期分のオフセットは、立ち下がりエッジが次のＰＷＭサイクルにラップされるので、１つのランプでは得ることができない。
【００２９】
上述した動作は、ＰＷＭサイクルの中心を時間軸で前方向に移動させる効果を奏し、ＬＳの立ち下がりエッジおよびＨＳの立ち上がりエッジを、この同じ値まで、事前に遅延させることができる。ＴｈｏおよびＴｌｏは、ユーザが選択可能な（所定の）追加のオフセットであり、デッドタイムに安全対策用マージンを付加して、セルフターンオン（ｓｈｏｏｔ  ｔｈｒｏｕｇｈ）電流が発生しないようにするためのものである。本教示内容によれば、スイッチノードのオン時間を制御することができるので、所望のデューティサイクルを実現することが略可能である。所定の遅延時間Ｔｍａｘは、所望の結果を得るべく用いられる。
【００３０】
本教示内容をより分かりやすく説明するべく、ある実施形態例での測定結果を以下で説明する。しかし、本教示内容は、当該実施形態例にのみ限定されるものではない。
【００３１】
図９は、正および負のデッドタイム遅延が一定である従来の降圧レギュレータの信号を示す図である。同期整流器でのボディダイオード導通時間は、スイッチノード電圧が０Ｖ未満に落ち込むことによって示されている。
【００３２】
図１０は、正確なデッドタイムを測定するべく用いられるＰＷＭコントローラからのスイッチコマンド信号（ＨＳ、ＬＳ）およびフィードバック信号を示す図である。「ｉｎｅｇ」は、特定のＬＳオフ時間（キャリブレーション時間）内でのみ見られる。
【００３３】
図１１は、２つのコンパレータ（図２で示す参照番号１５および２０）の出力である「ｓｗｍｏｎ」および「ｉｎｅｇ」を示す図である。「ｓｗｍｏｎ」は、Ｖｓｕｐｐｌｙ／２でトリガされ、「ｉｎｅｇ」は−３００ｍＶでトリガされる。
【００３４】
尚、従来の降圧レギュレータを参照しつつ本教示内容を説明したが、本教示内容は上記の内容に限定されるものではなく、その他の電力レギュレータおよび電力増幅器にも本教示内容を応用できることに留意されたい。
【００３５】
さまざまな実施形態を参照しつつ本教示内容を説明したが、本教示内容は、本願請求項の原理および範囲に多岐にわたるその他の実施形態を含むものと考えられたい。
【図１】
2011509062.tif 000003
【図２】
2011509062.tif 000004
【図３Ａ】
2011509062.tif 000005
【図３Ｂ】
2011509062.tif 000006
【図３Ｃ】
2011509062.tif 000007
【図３Ｄ】
2011509062.tif 000008
【図４】
2011509062.tif 000009
【図５Ａ】
2011509062.tif 000010
【図５Ｂ】
2011509062.tif 000011
【図６Ａ】
2011509062.tif 000012
【図６Ｂ】
2011509062.tif 000013
【図６Ｃ】
2011509062.tif 000014
【図７】
2011509062.tif 000015
【図８】
2011509062.tif 000016
【図９】
2011509062.tif 000017
【図１０】
2011509062.tif 000018
【図１１】
2011509062.tif 000019
【国際調査報告】
2011509062.tif 000020
2011509062.tif 000021