(57)【要約】関連度値（Ｒ（ｉ，ｍ））を判定する方法を記載する。各関連度値は、チップ上の欠陥検出において、第１個数（Ｉ個）の入力ノードの入力ノード（ｉ）と、第２個数（Ｍ個）の測定ノードの測定ノード（ｍ）との組み合わせ（（ｉ，ｍ））の関連度を表す。該方法は、第１個数（Ｉ個）の入力ノードで第３個数（Ｋ個）のテストを適用することと、第２個数（Ｍ個）の測定ノードの各測定ノード（ｍ）につき、第３個数（Ｋ個）の測定値を得るため、第３個数（Ｋ個）のテストの各テスト（ｋ）につき、第２個数（Ｍ個）の測定ノードの各測定ノードで信号を測定することと、関連度値（Ｒ（ｉ，ｍ））を判定することと、を含み、第３個数（Ｋ個）のテストの各テスト（ｋ）は、各入力ノード（ｉ）につき、テスト入力チョイス（Ｕ（ｋ，ｉ））を指定し、各測定値（Ｙ（ｋ，ｍ））は、測定を行ったテスト（ｋ）と測定が行われたところの測定ノード（ｍ）に対応付けられ、各関連度値は、各組み合わせの入力ノード（ｉ）に指定された第３個数（Ｋ個）のテスト入力チョイス（Ｕ（ｋ，ｉ））と、各組み合わせ（ｉ，ｍ）の測定ノード（ｍ）に対応する第３個数（Ｋ個）の測定値（Ｙ（ｋ，ｍ））との相関に基づいて計算される。【選択図】図１７
2011505016.tif 000002
【特許請求の範囲】
【請求項１】
関連度値（Ｒ（ｉ，ｍ））を判定する方法であって、各関連度値は、チップ上の欠陥検出において、第１個数（Ｉ個）の入力ノードの入力ノード（ｉ）と、第２個数（Ｍ個）の測定ノードの測定ノード（ｍ）との組み合わせ（（ｉ，ｍ））の関連度を表し、
前記方法は、
前記第１個数（Ｉ個）の入力ノードで第３個数（Ｋ個）のテストを適用すること（１７１０）と、
前記第２個数（Ｍ個）の測定ノードの各測定ノード（ｍ）につき、第３個数（Ｋ個）の測定値を得るため、前記第３個数（Ｋ個）のテストの各テスト（ｋ）につき、前記第２個数（Ｍ個）の測定ノードの各測定ノードで信号を測定すること（１７２０）と、
前記関連度値（Ｒ（ｉ，ｍ））を判定すること（１７３０）と、を含み、
前記第３個数（Ｋ個）のテストの各テスト（ｋ）は、各入力ノード（ｉ）につき、テスト入力チョイス（Ｕ（ｋ，ｉ））を指定し、
各測定値（Ｙ（ｋ，ｍ））は、測定を行ったテスト（ｋ）と測定が行われたところの測定ノード（ｍ）とに対応付けられ、
前記各組み合わせの前記入力ノード（ｉ）に指定された前記第３個数（Ｋ個）のテスト入力チョイス（Ｕ（ｋ，ｉ））と、前記各組み合わせの前記測定ノード（ｍ）に対応する前記第３個数（Ｋ個）の測定値（Ｙ（ｋ，ｍ））との相関に基づいて、各関連度値が計算されること、
を特徴とする方法。
【請求項２】
前記相関の前記計算において、各測定値（Ｙ（ｋ，ｍ））が、前記測定値（Ｙ（ｋ，ｍ））と同じテスト（ｋ）と同じ測定ノード（ｍ）とに対応する平均値（μＹ（ｋ，ｍ））に関して正規化されること、
を特徴とする請求項１に記載の方法。
【請求項３】
前記相関の前記計算において、各測定値（Ｙ（ｋ，ｍ））が、前記測定値（Ｙ（ｋ，ｍ））と同じテスト（ｋ）と同じ測定ノード（ｍ）とに対応する標準偏差（σＹ（ｋ，ｍ））に関して正規化されること、
を特徴とする請求項１又は２に記載の方法。
【請求項４】
前記相関の前記計算において、各テスト入力チョイス（Ｕ（ｋ，ｉ））は、前記テスト入力チョイス（Ｕ（ｋ，ｉ））と同じ入力ノード（ｉ）に対応する平均値（μＵ（ｉ））に関して正規化され、前記平均値（μＵ（ｉ））が、前記入力ノード（ｉ）に対応する前記第３個数（Ｋ個）のテスト入力チョイスの平均値であること、
を特徴とする請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記相関の前記計算において、各テスト入力チョイス（Ｕ（ｋ，ｉ））は、前記テスト入力チョイス（Ｕ（ｋ，ｉ））と同じ入力ノード（ｉ）に対応する標準偏差（σＵ（ｉ））に関して正規化され、前記標準偏差（σＵ（ｉ））が、前記入力ノード（ｉ）に対応する前記第３個数（Ｋ個）のテスト入力チョイスの標準偏差であること、
を特徴とする請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記関連度値Ｒ（ｉ，ｍ）が前記相関値（Ｃ（ｉ，ｍ））であること、を特徴とする請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記相関（Ｃ（ｉ，ｍ））は以下の通りに計算され、
【数１１】
2011505016.tif 000013
ｉはｉ＝１．．．Ｉによる前記入力ノードのインデックスであり、ｍはｍ＝１．．．Ｍによる前記測定ノードのインデックスであり、ｋはｋ＝１．．．Ｋによる前記テストのインデックスであり、Ｖ（ｋ，ｉ）は、同じ入力ノードｉに対応する平均値（μＵ（ｉ））及び／又は標準偏差（σＹＵ（ｉ））まで正規化されたテスト入力チョイス（Ｕ（ｋ，ｉ））であり、Ｚ（ｋ，ｍ）が、同じテストｋと同じ測定ノードｍとに対応する前記平均値（μＹ（ｋ，ｍ））及び／又は標準偏差（σＹ（ｋ，ｍ））まで正規化された測定値（Ｙ（ｋ，ｍ））であること、
を特徴とする請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記正規化テスト入力チョイスＶ（ｋ，ｉ）は以下の通りに計算され、
【数１２】
2011505016.tif 000014
Ｕ（ｋ，ｉ）は入力ノードｉに対応するテスト入力チョイスであり、μＵ（ｉ）は入力ノードｉの全Ｋ個のテスト入力チョイスにわたる前記平均値であり、σＵ（ｉ）が、入力ノードＩの全Ｋ個の入力チョイスにわたる入力ノードｉ（入力チョイス）の標準偏差であること、
を特徴とする請求項７に記載の方法。
【請求項９】
前記正規化測定値Ｚ（ｋ，ｉ）は以下の通りに計算され、
【数１３】
2011505016.tif 000015
Ｙ（ｋ，ｍ）はテストｋ及び測定ノードｍに対応する測定値であり、μＹ（ｋ，ｍ）はテストｋ及び測定ノードｍの前記平均測定値であり、σＹ（ｋ，ｍ）が、テストｋ及び測定ノードｍで得た前記測定値の前記標準偏差であること、
を特徴とする請求項７又は８に記載の方法。
【請求項１０】
前記関連度値は、前記相関値（Ｃ（ｉ，ｍ））と重み付け係数とに基づいて計算され、
前記重み付け係数の計算においては、これが高いほど、同じ測定ノード（ｍ）に対応する全（Ｋ個）の測定値の測定偏差（Ｚ（ｋ，ｍ））は高くなり、測定偏差は、テスト（ｋ）及び測定ノード（ｍ）に対応する測定値（Ｙ（ｋ，ｍ））の、前記測定値（Ｙ（ｋ，ｍ））と同じテスト（ｋ）と同じ測定ノード（ｍ）とに対応する平均値からの、偏差であり、及び／又は
前記重み付け係数が低いほど、同じ測定ノード（ｍ）に対応する全（Ｉ個）の測定値の相関値（Ｃ（ｉ，ｍ））が高くなること、
を特徴とする請求項１から９のいずれか一項に記載の方法。
【請求項１１】
前記欠陥関連度値（Ｒ（ｉ，ｍ））は以下の通りに計算され、
【数１４】
2011505016.tif 000016
ｉはｉ＝１．．．Ｉによる前記入力ノードのインデックスであり、ｍはｍ＝１．．．Ｍによる前記測定ノードのインデックスであり、ｋはｋ＝１．．．Ｋによる前記テストのインデックスであり、Ｚ（ｋ，ｍ）は、全Ｋ個のテスト入力チョイスにわたる標準偏差からの偏差まで正規化された測定値（Ｙ（ｋ，ｍ））であり、Ｃ（ｉ，ｍ）が、入力ノードｉと測定ノードｍとの相関値であること、
を特徴とする請求項１０に記載の方法。
【請求項１２】
チップ上の位置（（ｘ，ｙ，ｚ））の欠陥確率（Ｆ（ｘ，ｙ，ｚ））を判定する方法であって、
請求項１から１１のいずれか一項により関連度値（Ｒ（ｉ，ｍ））を判定するステップ（１８１０）と、
前記チップの第４個数（Ｐ個）の信号経路の各信号経路（ｐ）につき、前記位置（（ｘ，ｙ，ｚ））から、前記チップの前記第４個数（Ｐ個）の信号経路の各信号経路までの距離（Ｌ（（ｘ，ｙ，ｚ），ｉ，ｍ，ｐ））を判定するステップ（１８２０）と、
前記第４個数（Ｐ個）の経路の各経路までの距離（Ｌ（（ｘ，ｙ，ｚ），ｉ，ｍ，ｐ））を加算し、前記経路（ｐ）の始点にあたる前記入力ノード（ｉ）と前記経路（ｐ）の終点にあたる前記測定ノード（ｍ）との組み合わせの関連度値（Ｒ（ｉ，ｍ））により重み付けしたものに基づいて、前記欠陥確率（Ｆ（ｘ，ｙ，ｚ））を判定するステップ（１８３０）と、を含み、
各関連度値は、チップ上の欠陥検出において第１個数（Ｉ個）の入力ノードの入力ノード（ｉ）と第２個数（Ｍ個）の測定ノードの測定ノード（ｍ）との組み合わせ（（ｉ，ｍ））の関連度を表し、
各信号経路（ｐ）が、前記第１個数（Ｉ個）の入力ノードの入力ノード（ｉ）から前記第２個数（Ｍ個）の測定ノードの測定ノード（ｍ）まで延在すること、
を特徴とする方法。
【請求項１３】
前記欠陥確率Ｆ（ｘ，ｙ，ｚ）は以下の通りに計算され、
【数１５】
2011505016.tif 000017
（ｘ，ｙ，ｚ）は前記位置であって、ｉはｉ＝１．．．Ｉによる前記入力ノードのインデックスであり、ｍはｍ＝１．．．Ｍによる前記測定ノードのインデックスであり、Ｐ（ｉ，ｍ）は入力ノードｉから測定ノードｍに至る経路の数であり、Ｒ（ｉ，ｍ）は入力ノードｉと測定ノードｍとの前記組み合わせ（ｉ，ｍ）の前記関連度値であり、Ｌ（（ｘ，ｙ，ｚ），ｉ，ｍ，ｐ）は、位置（ｘ，ｙ，ｚ）から、入力ノードｉから測定ｍに至るｐ番目の経路までの、距離であり、Ｌ０が、位置分解能を指定する半減衰長であること、
を特徴とする請求項１２に記載の方法。
【請求項１４】
各入力ノード（ｉ）及び各測定ノード（ｍ）につき位置情報を提供することと、前記入力ノード（ｉ）の位置と前記測定ノード（ｍ）の位置との間の直線として、前記第４個数の経路の経路（ｐ）を指定することと、をさらに含むこと、
を特徴とする請求項１２又は１３に記載の方法。
【請求項１５】
各入力ノード（ｉ）及び各測定ノード（ｍ）につき位置情報を提供することと、前記第４個数の経路の一経路（ｐ）について、前記入力ノード（ｉ）の位置と前記測定ノード（ｍ）の位置との間で前記経路（ｐ）の位置を指定するため、複数の更なるノードを提供することと、をさらに含むこと、
を特徴とする請求項１２又は１３に記載の方法。
【請求項１６】
前記欠陥確率（Ｆ（ｘ，ｙ，ｚ））を位置標識に相関させるステップをさらに含み、入力ノード、測定ノード、又は信号経路が配置された前記チップの位置（（ｘ，ｙ，ｚ））の前記位置標識が、これらが配置されていない位置（（ｘ，ｙ，ｚ））に比べ、異なる値を有すること、
を特徴とする請求項１２から１５のいずれか一項に記載の方法。
【請求項１７】
チップ上の複数位置（（ｘ，ｙ，ｚ））の前記欠陥確率（Ｆ（ｘ，ｙ，ｚ））を判定するステップをさらに含み、これにより、前記複数欠陥確率に関し欠陥確率分布を得ること、
を特徴とする請求項１２から１６のいずれか一項に記載の方法。
【請求項１８】
第５個数（Ｄ個）のチップの各チップ（ｄ）に対し、前記第１個数（Ｉ個）の入力ノードにて、前記第３個数（Ｋ個）のテストを、適用するステップと、
前記第２個数（Ｍ個）の測定ノードの各測定ノード（ｍ）につき、第３個数（Ｋ個）の測定値を得るため、前記第３個数（Ｋ個）のテストの各テスト（ｋ）につき、前記第２個数（Ｍ個）の測定ノードの各測定ノードで信号を測定するステップと、
前記第５個数（Ｄ個）の測定値にわたり、各テスト（ｋ）及びテスト入力チョイス（ｉ）に対応する平均値（μＹ（ｋ，ｍ））と標準偏差（σＹ（ｋ，ｍ））とを判定するステップと、をさらに含み、
前記第３個数（Ｋ個）のテストの各テスト（ｋ）は、各入力ノード（ｉ）につきテスト入力チョイス（Ｕ（ｋ，ｉ））を指定し、
前記第３個数（Ｋ個）の測定値の各測定値（Ｙ（ｋ，ｍ））が、測定を行ったテスト（ｋ）と測定が行われたところの各測定ノード（ｍ）とに対応付けられること、
を特徴とする請求項１から１７のいずれか一項に記載の方法。
【請求項１９】
請求項１から１８のいずれか一項に記載の方法を実行する装置。
【請求項２０】
コンピュータ上での作動時に、請求項１から１８のいずれか一項に記載の方法を実行するコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアナログ又は無線周波（ＲＦ）回路で、チップまたはデバイスをテストすることと、チップまたはデバイスの欠陥を診断すること、に関する。
【背景技術】
【０００２】
既知の方法では、起こり得る欠陥ごとに該当する処理パラメータを組み合わせて回路挙動をシミュレートし、その結果をフォールトディクショナリに蓄積する。診断対象回路の測定値、すなわちテスト対象デバイス（ＤＵＴ）の測定値は、フォールトディクショナリの全項目と比較され、フォールトディクショナリの中で最も類似する項目により欠陥が識別される。この方法は単純明快ではあるが、長時間におよぶ多数のシミュレーションを要する。さらには、テスト条件のモデリングを要する。非特許文献１においてこの方法の一例が記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｆ．Ｌｉｕ，Ｓ．Ｏ．Ｏｚｅｖ著Ｅｆｆｉｃｉｅｎｔ  Ｓｉｍｕｌａｔｉｏｎ  ｏｆ  Ｐａｒａｍｅｔｒｉｃ  Ｆａｕｌｔｓ  ｆｏｒ  Ｍｕｌｔｉ‐Ｓｔａｇｅ  Ａｎａｌｏｇ  Ｃｉｒｃｕｉｔｓ（マルチステージアナログ回路の効率的パラメトリックフォールトシミュレーション）、ＩＴＣ２００７
【発明の概要】
【発明が解決しようとする課題】
【０００４】
生産時の歩留まり向上等、欠陥の診断は歩留まりの学習にとって不可欠ではあるが、その修正作業は、欠陥の物理的性質が分かる場合に限り可能である。デジタルシステムの欠陥診断とは対照的に、アナログ又は無線周波（ＲＦ）回路等でパラメトリック変動として出現する欠陥のための実用的方法は知られていない。
【課題を解決するための手段】
【０００５】
本発明の実施形態の目的は、大量製造時にパラメトリック欠陥の実用的欠陥診断を可能にすることである。
【０００６】
本発明の実施形態は、関連度値Ｒ（ｉ，ｍ）を判定する方法を提供する。各関連度値は、チップ上の欠陥検出において、第１個数（Ｉ個）の入力ノードの入力ノードｉと、第２個数（Ｍ個）の測定ノードの測定ノードｍとの組み合わせ（ｉ，ｍ）の関連度を表す。かかる方法は、第１個数（Ｉ個）の入力ノードで第３個数（Ｋ個）のテストを適用することと、第２個数（Ｍ個）の測定ノードの各測定ノードｍにつき、第３個数（Ｋ個）の測定値を得るため、第３個数（Ｋ個）のテストの各テストｋにつき、第２個数（Ｍ個）の測定ノードの各測定ノードで信号を測定することと、関連度値Ｒ（ｉ，ｍ）を判定することと、を含み、第３個数（Ｋ個）のテストの各テストｋは、各入力ノードｉにつき、テスト入力チョイスＵ（ｋ，ｉ）を指定し、各測定値Ｙ（ｋ，ｍ）は、測定を行ったテストｋと測定が行われたところの測定ノードｍとに対応付けられ、各関連度値は、該組み合わせの入力ノードｉに指定された第３個数（Ｋ個）のテスト入力チョイスＵ（ｋ，ｉ）と、該組み合わせ（ｉ，ｍ）の測定ノードｍに対応する第３個数（Ｋ個）の測定値Ｙ（ｋ，ｍ）との相関に基づいて計算される。
【０００７】
本発明の更なる実施形態は、チップ上の位置（ｘ，ｙ，ｚ）の欠陥確率Ｆ（ｘ，ｙ，ｚ）を判定する方法を提供する。かかる方法は、関連度値Ｒ（ｉ，ｍ）を判定するステップと、チップの第４個数（Ｐ個）の信号経路の各信号経路ｐにつき、位置（ｘ，ｙ，ｚ）から、チップの第４個数（Ｐ個）の信号経路の各信号経路までの距離Ｌ（（ｘ，ｙ，ｚ），ｉ，ｍ，ｐ）を判定するステップと、第４個数（Ｐ個）の経路の各経路までの距離Ｌ（（ｘ，ｙ，ｚ），ｉ，ｍ，ｐ）を加算し、経路ｐの始点にあたる入力ノードｉと経路ｐの終点にあたる測定ノードｍとの組み合わせの関連度値Ｒ（ｉ，ｍ）により重み付けしたものに基づいて、欠陥確率Ｆ（ｘ，ｙ，ｚ）を判定するステップと、を含み、各関連度値は、チップ上の欠陥検出において第１個数（Ｉ個）の入力ノードの入力ノードｉと第２個数（Ｍ個）の測定ノードの測定ノードｍとの組み合わせ（（ｉ，ｍ））の関連度を表し、各信号経路（ｐ）は、第１個数（Ｉ個）の入力ノードの入力ノードｉから第２個数（Ｍ個）の測定ノードの測定ノードｍまで延在する。
【０００８】
本発明は、一連のテストにわたって測定値ｍの偏差が入力ｉと相関する場合に、入力ｉが適用された位置Ａ（ｉ）と測定ｍが行われた位置Ｂ（ｍ）との間で欠陥の位置を見つけることに基づく。ここでは入力ｉによって欠陥が検知されるものと仮定する。
【０００９】
欠陥検出能が入力ｉのみに左右され、信号グラフが既知である場合、診断された欠陥はＡ（ｉ）を通じてＢ（ｍ）に至る信号経路上に位置する。
【００１０】
測定値ｍと入力ｉとの全相関Ｃ（ｉ，ｍ）の重ね合わせに、測定値ｍの総偏差により重み付けすることで、位置の曖昧さを低減する。
【００１１】
本発明の実施形態では、欠陥モデル、デバイスの詳細知識、テストのモデリング、シミュレーションを必要としない。
【００１２】
特定の実施形態では、入力ｉが適用される入力ノードの位置と、測定ｍが行われる測定ノードｍの位置のみが分かればよい。
【００１３】
更なる実施形態では、入力ノードｉを測定ノードｍに接続する信号経路ｐの位置が追加的に分かる。かかる実施形態では、チップの欠陥回路素子の正確な自動位置特定が可能となる。
【図面の簡単な説明】
【００１４】
【図１】無線周波トランシーバの回路図である。
【図２】第１のデジタル−アナログ変換器ＤＡＣ−Ｉと第１のローパスフィルタＬＰ−ＴＩの入力チョイスに基づく第１の混合器Ｍｘ−ＴＩにおける測定値を含む、例示的な表である。
【図３】システム・オン・パッケージ設計による図１の回路の斜視図である。
【図４】本発明の一実施形態による、例示的な入力チョイスＵ（ｋ，ｉ）と、これに対応する測定値Ｙｄ（ｋ，ｍ）とを示す図である。
【図５】本発明の一実施形態による、入力チョイスＵ（ｋ，ｉ）の全組み合わせを含む例示的な入力表と、無作為な入力チョイスＵ（ｋ，ｉ）を含む第２の入力表とを示す図である。
【図６】本発明の一実施形態による、図４の入力チョイス表の列挙版による図４の例示的な入力表と、図４に示すＤ個のデバイスにわたる測定値の偏差μＹ（ｋ，ｍ）とを示す図である。
【図７】欠陥デバイスの例示的な測定値を追加的に含む図２の表を示す図である。
【図８】本発明の一実施形態による、図４の例示的な入力チョイスＵ（ｋ，ｉ）と、欠陥デバイスの測定値Ｙ（ｋ，ｍ）とを示す図である。
【図９】図８の入力チョイスＵ（ｋ，ｉ）から導出された正規化入力チョイスＶ（ｋ，ｉ）と、図８の測定値Ｙ（ｋ，ｍ）ｋから導出された正規化偏差値Ｚ（ｋ，ｍ）とを示す図である。
【図１０】本発明の一実施形態による、例示的な関連度行列Ｒ（ｉ，ｍ）を示す図である。
【図１１】図３の斜視図と、位置（４５０，５００，０）から第１の刺激ノードＤＡＣ−Ｉから第３の測定ノードＰＡに至る信号経路までの距離Ｌを示す図である。
【図１２】本発明の一実施形態による、信号経路が既知である場合の、例示的な欠陥位置確率表示を示す図である。
【図１３】信号グラフ中で経路を見つける一実施形態のアルゴリズムの擬似コードを示す図である。
【図１４】位置ｘと、そこから信号経路の線分までの距離ｄとを示す図である。
【図１５】ある位置から多角形までの最短距離を計算し、ある位置から線分までの距離を計算する、本発明の実施形態のアルゴリズムの擬似コードを示す図である。
【図１６】本発明の一実施形態による、信号経路の位置が未知である場合の例示的な欠陥位置確率を示す図である。
【図１７】チップ上での欠陥検出のため関連度値Ｒ（ｉ，ｍ）を判定する方法の一実施形態のフローチャートである。
【図１８】チップ上のある位置の欠陥確率を判定する方法の一実施形態のフローチャートである。
【発明を実施するための形態】
【００１５】
本発明の実施の形態を、添付の図面を参照して以下に説明する。
【００１６】
以下の説明において、異なる図面間で使用される同一の参照番号は、同一または類似の機能を表す。
【００１７】
本願の文脈においては、２種類の入力又はテスト入力、すなわち「刺激」と「条件」とが区別される。刺激は通常、欠陥を「誘発」させるもの、または欠陥を検知させるための信号を生成するものである。
【００１８】
例えば刺激は、
−供給電圧、例えばＶｄｄ、
−外部波形生成器、
−内部デジタル−アナログ変換器（ＤＡＣ）、
である。
【００１９】
刺激が供給される内部又は外部の場所は刺激ノードと称する。
【００２０】
２番目の入力、すなわち条件は、刺激ノードから測定ノードに至る信号経路で信号に働きかけることにより、欠陥の検出能を左右するものである。
【００２１】
例えば条件は、
−利得又はフィルタ設定、
−デジタルチューニングワード、
−バイパスモード、
−信号経路選択、スイッチ、
−補正ＤＡＣ、例えばオフセット補正、
−温度、
である。
【００２２】
これらの条件入力が適用される場所は条件ノード、または概して入力ノードと称する。刺激ノードと条件ノードの両方を入力ノードと称することもある。さらに刺激を刺激入力、刺激入力チョイス又は信号と称することもあれば、条件を条件入力、入力チョイス又はパラメータと称することもあり、刺激と条件の両方を、概して入力、テスト入力、又はテスト入力チョイスと称することもある。用語「チョイス」は、単にこれらの入力が通常は複数の入力から選択されることを意味するものである。
【００２３】
刺激と条件は、
−浮動小数点数、例えば供給電圧、
−整数、例えばＤＡＣコードワード、
−ブーリアン
−列挙型、
のいずれか１つで表すことができる。例えば、刺激は高速正弦、低速正弦、又はランプ関数であり、列挙型は同一位置における複数のブーリアン入力として表される。
【００２４】
波形は通常、上述した列挙型の場合に、配列ではなく波形のチョイスとして表される。
【００２５】
測定が行われる場所、すなわち信号の値が測定される場所は、測定ノードと称する。
【００２６】
測定値はスカラー浮動小数点数として表される。列挙入力型との関係で説明した通り、ＴＨＤやＳＩＮＡＤ等、１つの捕捉波形から抽出される複数の特性は、同一位置、すなわち同一測定ノードにおける複数の測定値としてカウントされる。
【００２７】
例は以下の通りである：
−外部供給電流測定値、例えばＩｄｄｑ、
−一体型電流又は電力又は速度センサ、
−捕捉波形のＴＨＤ値、
−オーバーレンジ検出：「ｙｅｓ」＝＋１または「ｎｏ」＝−１。
【００２８】
図１は、４つの入力、すなわち入力ノードと、８つの測定、すなわち測定ノードとを含む、無線周波（ＲＦ）トランシーバ回路の例示的な図である。トランシーバ１００の送信器、すなわち送信部１１０は、デジタルＩ信号をアナログＩ信号に変換するデジタル−アナログ変換器ＤＡＣ＿Ｉ１１２と、デジタルＱ信号をアナログＱ信号に変換する第２のデジタル−アナログ変換器ＤＡＣ＿Ｑ１１４と、フェーズロックループＰＬＬ１１６と、アナログＩ信号をローパスフィルタする第１のローパスフィルタＬＰ＿ＴＩ１１８と、アナログＱ信号をローパスフィルタする第２のローパスフィルタＬＰ＿ＴＱ１２０と、移相器１２２と、第１の混合器Ｍｘ−ＴＩ１２４と、第２の混合器Ｍｘ−ＴＱ１２６と、加算器Ｓ１２８と、電力増幅器ＰＡ１３０と、を備える。
【００２９】
受信器、すなわち受信部１４０は、低雑音増幅器ＬＮＡ１４２と、第２のフェーズロックループ１４４と、第２の移相器１４６と、第３の混合器Ｍｘ−ＲＩ１４８と、第４の混合器Ｍｘ−ＲＱ１５０と、アナログＩ信号をデジタルＩ信号に変換する第１のアナログ−デジタル変換器ＡＤＣ＿Ｉ１５２と、アナログＱ信号をデジタルＱ信号に変換する第３のアナログ−デジタル変換器ＡＤＣ＿Ｑ１５４と、を備える。
【００３０】
さらに、トランシーバ回路１００は減衰素子Ａｔｔ１６０を備える。
【００３１】
図１の矢印は、トランシーバ回路１００の別々の回路素子から発する信号の経路と信号が流れる方向とを示す。
【００３２】
図１から分かるように、第１のデジタル−アナログ変換器ＤＡＣ＿Ｉ１１２の出力ポートは第１のローパスフィルタＬＰ＿ＴＩ１１８の入力ポートへ接続され、第２のデジタル−アナログ変換器ＤＡＣ＿Ｑ１１４の出力ポートは第２のローパスフィルタＬＰ＿ＴＱ１２０の入力ポートへ接続され、フェーズロックループ１１６の出力ポートは移相器１２２の入力ポートへ接続され、第１のローパスフィルタＬＰ＿ＴＩ１１８の出力ポートと移相器１２２の０°出力ポートは第１の混合器Ｍｘ−ＴＩ１２４の入力ポートへ接続され、第２のローパスフィルタＬＰ＿ＴＱ１１８の出力ポートと移相器１２２の９０°出力ポートは第２の混合器Ｍｘ−ＴＱ１２６の入力ポートへ接続され、第１の混合器Ｍｘ−ＴＩ１２４の出力ポートと第２の混合器Ｍｘ−ＴＱ１２６の出力ポートは加算器Ｓ１２８の入力ポートへ接続され、加算器１２８の出力ポートは電力増幅器１３０の入力ポートへ接続され、送信信号ＴＸを供給する電力増幅器１３０の出力ポートは減衰素子１６０へ接続されている。
【００３３】
更に図１から分かるように、受信信号ＲＸを供給する減衰素子１６０は低雑音増幅器１４２の入力ポートへ接続され、低雑音増幅器１４２の出力ポートは第３の混合器Ｍｘ−ＲＩ１４８の入力ポートと第４の混合器Ｍｘ−ＲＱ１５０の入力ポートとへ接続され、第２のフェーズロックループＰＬＬ１４４の出力ポートは第２の移相器１４６の入力ポートへ接続され、第２の移相器１４６の位相の０°出力ポートは第３の混合器１４８の別の入力ポートへ接続され、第２の移相器１４６の９０°出力ポートは第４の混合器１５０の更なる入力ポートへ接続され、第３の混合器１４８の出力ポートは第３のローパスフィルタ１５２の入力ポートへ接続され、第４の混合器１５０の出力ポートは第４のローパスフィルタＬＰ＿ＲＱ１５４の入力ポートへ接続され、第３のローパスフィルタ１５２の出力ポートは第１のアナログ−デジタル変換器ＡＤＣ＿Ｉ１５６へ接続され、第４のローパスフィルタＬＰ＿ＲＱ１５４の出力ポートは第２のアナログ−デジタル変換器ＡＤＣ＿Ｑ１５８の入力ポートへ接続されている。
【００３４】
加えて、図１には４つの例示的な入力ノードが図示されている（図１で点線の円に囲まれた番号１乃至４を参照）。説明ではこれらの入力ノードを第１乃至第４の入力ノード、または１”乃至４”と称することもある。図１に示す８つの測定ノードは、以下の説明では第１乃至第８の測定ノード、または１’乃至８’と称することもある（破線の正方形に囲まれた番号１乃至８を参照）。
【００３５】
入力ノード１”及び２”は刺激ノードであり、入力ノード１’の位置は、第１のデジタル−アナログ変換器ＤＡＣ＿Ｉ１１２の出力ポートの位置、より大まかには第１のデジタル−アナログ変換器ＤＡＣ＿Ｉ１１２そのものの位置に一致し、第２の入力ノード２”の位置は、第２のデジタル−アナログ変換器ＤＡＣ＿Ｑ１１４の出力ポートの位置、より大まかには第２のデジタル−アナログ変換器ＤＡＣ＿Ｑ１１４そのものの位置に一致する。入力ノード３”及び４”は条件ノードであり、入力ノード３”の位置は第１のローパスフィルタ１１８の位置に一致し、入力ノード４”の位置は第２のローパスフィルタ１２０の位置に一致する。
【００３６】
測定ノード１’の位置は第１の混合器１２４の出力ポートの位置、すなわち第１の混合器１２４そのものの位置に一致し、第２の測定ノード２’の位置は第２の混合器１２６の出力ポートの位置、すなわち混合器１２６そのものの位置に一致し、第３の測定ノード３’の位置は電力増幅器１３０の出力ポートの位置、すなわち電力増幅器１３０そのものの位置に一致する。第４の測定ノード４’の位置は低雑音増幅器１４２の出力ポートの位置、すなわち低雑音増幅器１４２そのものの位置に一致し、第５の測定ノード５’の位置は第３の混合器１４８の出力ポートの位置、すなわち第３の混合器１４８そのものの位置に一致し、第６の測定ノード６’の位置は第５の混合器１５０の出力ポートの位置、すなわち第５の混合器１５０そのものの位置に一致し、第７の測定ノード７’の位置は第５のアナログ−デジタル変換器ＡＤＣ＿Ｉ１５６の入力ノードの位置、すなわち第５のアナログ−デジタル変換器１５６そのものの位置に一致し、第８の測定ノード８’の位置は第２のアナログ−デジタル変換器ＡＤＣ＿Ｑ１５８の入力ポートの位置、すなわち第２のアナログ−デジタル変換器１５８そのものの位置に一致する。
【００３７】
換言すると、それぞれの入力ノードと測定ノードは、トランシーバ回路の特定の回路素子に接続しており、例えば第１の入力ノードは第１のデジタル−アナログ変換器１１２に接続している。したがって、後述のように、この構成により欠陥回路素子の位置特定が促進される。
【００３８】
以下の説明において、図１に示すトランシーバ回路と簡略化のための更なる仮定とに基づいて本発明の実施形態を説明する。かかる仮定は、具体的にはデジタル−アナログ変換器（ＤＡＣ）１１２、１１４は振幅値「１」により１ＭＨｚ又は１０ＭＨｚトーンを生成し、ローパスフィルタ（ＬＰ）は常に１ＭＨｚトーンを通過させ、２０ＭＨｚモードの時に限り１０ＭＨｚトーンを通過させ、第１の混合器Ｍｘ−Ｉ１２４と第２の混合器Ｍｘ−ＴＱは通過するトーンの振幅を総計する。つまり、図２から分かるように、第１及び第２の混合器１２４及び１２６では、値０又は１の振幅を有する通過トーンの総計を測定する。電力増幅器ＰＡ１３０では、第１及び第２の混合器１２４及び１２６から出力されたトーンの振幅の総計を２で割ったものを測定する。簡潔さを図るため、他の測定ノードにおける測定値はいずれも電力増幅器１３０のそれと同じ値とする。
【００３９】
図２は、前述の簡略化されたデバイス機能に従い、第１の混合器Ｍｘ−ＴＩ１２４の出力ポートで測定される信号値の表である。刺激ノードにあたる第１の入力ノード１”で適用されるテスト入力に応じて、１ＭＨｚ又は１０ＭＨｚトーンが第１のデジタル−アナログ変換器１１２によって生成、適用され、第１のローパスフィルタＬＰ＿ＴＩ１１８の２つのノードについては、２ＭＨｚモードか２０ＭＨｚモードが適用される。図２から分かるように、第１のデジタル−アナログ変換器１１２から第１の入力ノード１”に適用される１ＭＨｚトーンは減衰なしで通過し、第１のローパスフィルタＬＰ＿ＴＩ１１８が２０ＭＨｚトーンの場合は１０ＭＨｚトーンが減衰されずに通過し（第１の混合器Ｍｘ−ＴＩ１２４で測定される値「１」参照）、第１のローパスフィルタＬＰ＿ＴＩ１８が２ＭＨｚモードの場合は完全に遮断される（第１の混合器Ｍｘ−ＴＩ１２４で測定される値「０」を参照）。
【００４０】
図３は「システム・イン・パッケージ」（ＳＩＰ）として実現された図１のトランシーバ回路を示す図であり、かかるＳＩＰは、厚さ５０μｍの第１の、すなわち下位チップまたはダイと、第１のチップ、すなわちダイの上に実装された第２のチップ、またはダイとを備える。図３から分かるように、電力増幅器１３０と、低雑音増幅器１４２と、減衰素子１６０とを除く回路素子は、いずれも第１の、すなわち下位ダイの中に配置されており、前記素子は第２の、すなわち上位チップの中に配置されている。
【００４１】
図３については、回路素子の位置と回路素子を接続する信号経路を説明するため、２９個のノードｎ＝１．．．２９が予め指定されている。例えば信号経路は、２つのノードｎ＝１．．．２９によって各々画定される１つ又は複数の接続された直線の信号経路線分として、説明することができる。換言すると、信号経路線分３０２は、ノード１６及び１７により説明でき、信号経路線分３０４はノード１７及び１８によって説明できる。したがって信号経路線分又はノード接続により、例えば｛．．．，（１６，１７）（１７，１８）．．．｝により、回路のグラフを説明できる。
【００４２】
更に図３から分かるように、第１の入力ノード１”はノード１に一致し、第２の入力ノード２”はノード２に一致し、第３の入力ノード３”はノード３に一致し、第４の入力ノード４”はノード４に一致し、第１の測定ノード１’はノード５に一致し、第２の測定ノード２’はノード６に一致し、第１の移相器１２２はノード８に一致し、第３の測定ノード３’はノード１３に一致し、第４の測定ノード４’はノード１７に一致し、第５の測定ノード５’はノード２２に一致し、第６の測定ノードはノード２３に一致し、第７の測定ノード７’はノード２６に一致し、第８の測定ノード８’はノード２７に一致する。上位ダイ上に実装されたトランシーバ回路１００の回路部分は、ノード１１及び１２によって画定されるアップリンクと、ノード１８及び１９によって画定されるダウンリンクとにより、下位ダイ上に実装されたトランシーバ回路の回路部分へ接続される。
【００４３】
本発明の特定の実施形態は、診断又は診断アルゴリズムを実行するため、以下の情報を提供することを含む：
ａ）ノードの名称、位置等、ノードに関する情報、例えばノードｎ＝９であれば、名称：ＤＡＣ−Ｉ、位置：（６００，４００，０）；
ｂ）ノード番号、刺激又は条件チョイス等、入力（ｉ＝１．．．４）に関する情報、例えば入力ｉ＝３であれば、ノード：ｎ＝３、チョイス｛２ＭＨｚ，２０ＭＨｚ｝；
ｃ）測定インデックス、ノード番号、ノードインデックス等、測定（ｍ＝１．．．８）に関する情報、例えばｍ＝８であれば、ノード：２７；
ｄ）グラフとノード接続に関する情報、例えば｛．．．，（１６，１７），（１７，１８），．．．｝。
【００４４】
本発明の実施形態に関しては２つの段階、具体的には「デバイスの特徴付け」と「診断」とが区別される。「デバイスの特徴付け」の段階を以下で説明する。
【００４５】
デバイスの特徴付けでは、ｋ＝１．．．Ｋ、ｍ＝１．．．Ｍ、ｉ＝１．．．Ｉとし、Ｉ個の入力チョイスの既知組み合わせＵ（ｋ，ｉ）のもと、良好なデバイス、すなわち欠陥が皆無か無視できるデバイスが、Ｋ回のテストにより評価され、テストのたびにｍ個の測定値Ｙ（ｋ，ｍ）が戻される。
【００４６】
以下において、テスト入力チョイス、測定値、測定偏差、相関値、関連度値等について、行列の形態をとる様々な表を図示ならびに説明する。この文脈では、Ｕ（ｋ，ｉ）等の用語を用いて行列、すなわち表の１要素を参照し、要素と要素の位置はその行、すなわち行インデックスｋと列インデックスｉとによって指定され、表、すなわち行列そのものはＵ又はＵＫｘＩを用いて参照し、Ｋは段、すなわち行数を指定し、Ｉは行列の列数を指定する。
【００４７】
図１と、図１及び図２に基づいて説明した簡略化のための更なる仮定とにより、トランシーバ回路の例示的なテスト入力行列Ｕを図４の左側に示す。テスト入力行列Ｕ、すなわちＵＫｘＩ４１０はＫｘＩ行列であり、Ｋはテスト数、Ｉは入力ノード数である。図２に基づいて説明したように、テスト入力シナリオ、または計画４１０とも称するテスト入力行列Ｕ４１０では、４個（Ｉ＝４）の入力ノードと１６回（Ｋ＝１６）のテストの各々につき、選択可能なチョイスから１チョイスを指定する。テスト入力行列Ｕ４１０の各列ｉでは、Ｋ＝１６回のテスト中に特定の入力ノードに適用される入力チョイスを指定する。テスト入力行列Ｕ４１０の各段、すなわち行ｋではＩ＝４個の入力ノードに適用される入力チョイスをテストごとに指定する。
【００４８】
図４の右側に示す測定値行列Ｙｄ４６０は、Ｋ＝１６回のテストでＭ＝８個の測定ノードで測定された信号値を含む。測定値行列Ｙｄ４６０の各列ｍは、Ｋ＝１６回の各テストにつき該当する測定ノードｍで測定された信号値を含む。測定値行列４６０の各行ｋは、Ｋ＝１６回のテストの特定のテストｋでＭ＝８通りの測定ノードで測定された信号値を含む。
【００４９】
換言すると、テスト入力シナリオ、すなわち短い入力シナリオＵＫｘＩ４１０は、Ｋ回のテストを含む（行列の行を参照）。ここで、Ｋ回のテストの各テストｋでは、Ｉ個の入力ノードの各入力ノードｉにつき、Ｊ通りの入力チョイスから入力チョイスｊが指定され、入力チョイスｊは、テストインデックスと入力インデックスｉとによって指定される行列要素の内容である。
【００５０】
図４の右側を再度参照すると、測定値Ｙｄ（ｋ，ｍ）は、Ｋ回のテストの各テストｋ（行列の行を参照）につき、Ｍ個の測定ノードの各測定ノードｍ（行列の列を参照）で測定された信号値を含む測定値表又は行列ＹＫｘＭ、すなわちＹａ、４６０の形で表すこともできる。つまり測定値行列Ｙｄには、テストインデックスｋ（行列の行）によって表される各テストにつき、そして測定インデックスｍ（行列の列を参照）によって表される各測定ノードにつき、テストｋの時に測定ノードｍで測定された信号値が含まれる。
【００５１】
理解を助けるため、図４には１乃至１６のテストインデックスｋが示されているが、入力インデックスｉと測定インデックスｍの代わりに、図１の回路素子が示される。
【００５２】
例えば、テストｋ＝１の場合は両デジタル−アナログ変換器ＤＡＣ−Ｉ及びＤＡＣ−Ｑで１ＭＨｚトーンが入力チョイスとして適用され、両ローパスフィルタＬＰ−ＴＩ及びＬＰ−ＴＱでは２ＭＨｚモードが入力チョイスとして適用されているため、２つのローパスフィルタには１ＭＨｚ信号が減衰されずに通過する。テスト対象デバイスは、欠陥がない「良好デバイス」であるため、測定ノード１’、すなわちＭｘ−ＴＩと、測定ノード２’、すなわちＭｘ−ＴＱでは、信号値「１」が測定される。電力増幅器ＰＡは２つの混合器Ｍｘ−ＴＩ及びＭｘ−ＴＱから提供される値の和を２で割ったものを測定するため、測定ノード３’でも値「１」が測定される。測定値行列４６０の一番端の行にあるテストｋ＝１の測定値から分かるように、簡潔さを図るため、他の測定ノードにおける測定値はいずれも、既に述べたように電力増幅器ＰＡと同じ値になる。
【００５３】
テストｋ＝２では、第１のデジタル−アナログ変換器ＤＡＣ−Ｉで１０ＭＨｚトーンを適用し、第２のデジタル−アナログ変換器ＤＡＣ−Ｑで１ＭＨｚトーンを適用し、両ローパスフィルタＬＰ−ＴＩ及びＬＰ−ＴＱでは、テストｋ＝１と同様、入力チョイスとして２ＭＨｚモードを適用する。図２に基づいて説明したように、第１の混合器Ｍｘ−ＴＩは１０ＭＨｚ信号をフィルタし、第２の混合器Ｍｘ−ＴＱのみが加算器Ｓ１２８と電力増幅器ＰＡ１３０とに向けて信号値「１」の信号を通過させる。電力増幅器ＰＡはフィルタされた信号の和を２で割ったものを測定するため、第３の測定ノードＰＡでは値０．５が測定される。以降の測定ノードは電力増幅器ＰＡと同じ値、すなわち０．５を戻す。
【００５４】
テストｋ＝１６では、両デジタル−アナログ変換器ＤＡＣ−Ｉ及びＤＡＣ−Ｑで１０ＭＨｚトーンが入力チョイスとして適用され、両ローパスフィルタＬＰ−ＴＩ及びＬＰ−ＴＱでは２０ＭＨｚモードが入力チョイスとして適用されるため、２つの混合器Ｍｘ−ＴＩ及びＭｘ−ＴＱには１０ＭＨｚ信号が送られ、各混合器では信号値「１」が測定され、電力増幅器ＰＡでも相応に信号値「１」が測定される（図４参照：２０ＭＨｚＬＰフィルタは１０ＭＨｚトーンを通過させる）。
【００５５】
テスト入力チョイスＵ（ｋ，ｉ）、すなわち入力シナリオＵは、典型的な重要経路又は回路素子に関する知識と経験に基づいてテストエンジニアが定義できるほか、自動テストプログラム生成（ＡＴＰＧ）で自動的に生成できる。自動的に生成される、または選択される入力チョイスは無作為な選択に基づいてもよい（例えば図５、右側のテスト入力チョイスＵ（ｋ，ｉ）を参照）。あるいは、テスト入力チョイスの全組み合わせをこれに含めることもできる（図５、左側のＵ（ｋ，ｉ）例を参照）。テスト入力チョイスの自動生成では、不正な、無意味な、又は重複する組み合わせを排除できる。
【００５６】
更なる実施形態においては、テストエンジニアが第１のテストセットを作成し、自動的に生成された入力チョイスからなる第２のセットでこれを向上し、テストシナリオ一式を効率的に作ることができる。
【００５７】
特徴付けの次のステップでは、ｄ＝１．．．Ｄのインデックスを各々有する、統計的に十分な数のデバイスＤから全Ｋ＊Ｍ個の測定値の平均値μＹ（ｋ，ｍ）と標準偏差σＹ（ｋ，ｍ）を収集または判定する。
【００５８】
例示的な平均測定値μＹ（ｋ，ｍ）を図６の右側に示す。これは図４に基づいて説明した測定値行列ＹＫｘＭのように、平均測定値行列μＹ，ＫｘＭの形態をとる。特徴付けにおける統計評価においては、デバイスｄの測定値行列もＹｄ（ｋ，ｍ）により参照する。
【００５９】
換言すると、平均測定値行列μＹは、Ｋ回の各テストにつき（行列の段参照）、Ｄ個の良好デバイスに同じ入力シナリオＵ（ｋ，ｉ）を適用することによって得たＭ個の測定ノードの各測定ノードｍにおける平均信号値からなる。簡潔さを図るため、Ｋ＊Ｍ個の標準偏差はいずれもσＹ（ｋ，ｍ）＝０．１になると仮定する。
【００６０】
図４のテスト入力シナリオＵ４１０の代替的な表示を図６の左側に示す。ここでは文字又は数字による入力チョイス表示の代わりに、インデックス又は列挙型による表示が用いられている。２つの刺激ノードＤＡＣ−Ｉ及びＤＡＣ−Ｑで、インデックスｊ＝１は１ＭＨｚトーンを表し、インデックスｊ＝２は１０ＭＨｚトーンを表す。条件ノードＬＰ−ＴＩ及びＬＰ−ＴＱのインデックスｊ＝１は２ＭＨｚモードを表し、インデックスｊ＝２は２０ＭＨｚモードを表す。
【００６１】
入力シナリオの列挙又はインデックス表示には、信号値を使用できるばかりでなく、高速正弦、低速正弦、又はランプ関数等、波形も使用できるという利点がある。
【００６２】
連続又は大量生産の次の段階、すなわち欠陥の可能性があるデバイスの「診断」又はテストを説明する。デバイスはテスト対象デバイス（ＤＵＴ）と称することもある。
【００６３】
以下の説明では、第１のローパスフィルタＬＰ−ＴＩが２０ＭＨｚモードで１０ＭＨｚトーンの振幅の半分しか通過させない場合、テスト対象デバイス（ＤＵＴ）に欠陥があると仮定する。他の測定値はいずれも特徴付けによる平均に等しい。つまり、特徴付けの時に得た平均値に等しい。本例では無作為な偏差は仮定しない。
【００６４】
図７において、カンマの左側は第１の測定ノードＭｘ−ＴＩで測定された「無欠陥」デバイスの値であり、カンマの右側は、上述した「欠陥」を含む不良デバイスの測定値である。「無欠陥」の測定値は図２に示された値に一致する。図７から分かるように、欠陥は、第１の刺激ノードＤＡＣ−Ｉで１０ＭＨｚトーンを適用し、第１の条件ノードＬＰ−ＴＩで２０ＭＨｚトーンを適用する場合に限って現れる。つまり、欠陥は第１の入力ノードＤＡＣ−Ｉで第２の入力チョイスを適用することによって検知され、第１の条件ノードＬＰ−ＴＩで第２の入力チョイスを適用する場合に限り検出される。この１０ＭＨｚにおける−６ｄＢ欠陥は図１にも示す（図１の星印と参照記号７１０を参照）。
【００６５】
欠陥デバイスの診断テストでは、診断の対象となる欠陥回路又はテスト対象デバイスから同じＫ×Ｍ個の測定値Ｙ（ｋ，ｍ）を得る。
【００６６】
図８の左側には既に特徴付けで使用した入力シナリオＵが示されている。図８の右側には欠陥デバイスの測定値Ｙ（ｋ，ｍ）が示されている。この測定値行列から分かるように、欠陥はテストｋ＝６、８、１４、及び１６に現れている。例えばテストｋ＝１６では、第１の刺激ノードＤＡＣ−Ｉで１０ＭＨｚトーンを適用し、第１の条件ノードＬＰ−ＴＩで２０ＭＨｚモードを適用するため、１０ＭＨｚトーンは、通常であれば減衰せずに通過するはずである。しかし、第１の測定ノードＭｘ−ＴＩの測定値から、すなわちＹ（１６，１）＝０．５から分かるように、欠陥２０ＭＨｚＬＰフィルタＬＰ−ＴＩでは１０ＭＨｚトーンの半分しか通過していない。第２の測定ノードＭｘ−ＴＱにおける測定は欠陥の影響を受けない。これは、この測定ノードまでは第１の刺激ノードと第２の刺激ノードの信号が別々の信号経路を辿るためである。しかし、第３の測定ノードから、すなわち電力増幅器ＰＡからは、変調されたＩ信号とＱ信号が加算され、欠陥がある第１のローパスフィルタＬＰ−ＴＩによって測定信号値に偏差が生じる。ただし、適正値「１」からの測定値の偏差Ｙ（１６，３）＝０．７５は小さい。
【００６７】
特定の実施形態においては、相関に先立ち標準偏差からの偏差を正規化することによって測定値と入力を比較できるようにする。入力シナリオの入力Ｕ（ｋ，ｉ）は全テストｋ（ｌ．．．Ｋ）にわたる標準偏差からの偏差まで正規化される。この正規化入力シナリオＶＫｘＩは、特徴付けの一部として事前に計算できる。Ｖ（ｋ，ｉ）は正規化入力チョイスである。
【００６８】
【数１】
2011505016.tif 000003
【００６９】
ＹＫｘＭに含まれる診断対象デバイスの測定値Ｙ（ｋ，ｍ）は、特徴付けに用いる全デバイスｄ＝１．．．Ｄにわたる標準偏差からの偏差まで正規化される。全Ｄ個のデバイスにわたる各テストｋにおける各測定ノードｍの所期又は平均測定値μＹ（ｋ，ｍ）と標準偏差σＹ（ｋ，ｍ）もまた、μＵ、σＵ（ｉ）、Ｖ（ｋ，ｉ）等、特徴付けの一部として事前に計算できる。
【００７０】
【数２】
2011505016.tif 000004
【００７１】
換言すると、正規化測定値Ｚ（ｋ，ｉ）を含む正規化測定値行列ＺｋｘＩには、診断対象デバイスの特徴付けで求めた平均又は所期値からの測定値の偏差が含まれ、その偏差は更に、特徴付けで求めた標準偏差によって正規化される。
【００７２】
図９は、上記の等式と仮定に従い、左側に正規化入力チョイスＶ（ｋ，ｉ）と右側に正規化測定値Ｚ（ｋ，ｍ）を含む正規化入力シナリオＶを示す図である。正規化偏差行列Ｚから明解にと分かるように、行列Ｚで偏差値が０に等しくないのは４つのテストｋ＝６、８、１３、及び１６のみである。
【００７３】
本発明によれば、正規化値Ｖ（ｋ，ｉ）が測定偏差Ｚ（ｋ，ｍ）と強く相関し、測定偏差Ｚ（ｋ，ｍ）が大きい場合に、入力ｉは測定ｍにおける欠陥検出に関連する。
【００７４】
図１０に示すように関連度、すなわち関連度値Ｒ（ｉ，ｍ）を求めるため、まずは次式に従い診断テストｋ＝１．．．Ｋにわたって入力ｉと測定値ｍとの相関値Ｃ（ｉ，ｍ）を計算するよう本発明の実施形態を改良する。
【００７５】
【数３】
2011505016.tif 000005
【００７６】
測定ｍに対する入力ｉの欠陥関連度Ｒ（ｉ，ｍ）は相関Ｃ（ｉ，ｍ）に比例し、Ｃの列和は測定偏差ｍの絶対和まで正規化される。特定の実施形態では関連度行列Ｒ（ｉ，ｍ）を以下の通りに計算する。
【００７７】
【数４】
2011505016.tif 000006
【００７８】
図１０において測定値行列Ｙの、すなわち図９の正規化測定偏差行列Ｚの関連度行列Ｒを示す。関連度行列は、測定ｍに対する入力ｉの欠陥関連度を決定づける正規化相関計算のための前述の２つの等式に基づいて計算される。図１０から分かるように、最大の関連度値はＲ（１，１）とＲ（３，１）である。つまり、２つのペア（ＤＡＣ−Ｉ，Ｍｘ−ＴＩ）及び（ＬＰ−ＴＩ，Ｍｘ−ＴＩ）が最も関連している。以降の電力増幅器ＰＡのノードの結果は、入力及び測定からなる前述の２つの組み合わせの５０％にすぎない。
【００７９】
高い欠陥関連度Ｒ（ｉ，ｍ）は、入力ｉから測定ｍに至るか入力ｉを通って測定ｍに至る信号経路と欠陥が接近している可能性が高いことを意味する。
【００８０】
欠陥位置確率Ｆ（ｘ，ｙ，ｚ）とも称するダイ位置（ｘ，ｙ，ｚ）における診断欠陥確率Ｆ（ｘ，ｙ，ｚ）は、関連度Ｒ（ｉ，ｍ）により重み付けし、経路Ｐ（ｉ，ｍ）数で割った、入力ｉから測定ｍに至る信号経路ｐまでの加重距離Ｌの和に比例する。
【００８１】
【数５】
2011505016.tif 000007
Ｌ（（ｘ，ｙ，ｚ），ｉ，ｍ、ｐ）は、位置（ｘ，ｙ，ｚ）から、入力ｉから測定ｍに至るｐ番目の経路までの距離である。半減衰長Ｌ０は所望の分解能である。
【００８２】
図１１において、経路ｐと同経路から１地点までの距離の例を示す。経路インデックスｐ＝１で表される信号経路は、入力ノードｉ＝１から始まって測定ノードｍ＝３に至る。図１１に示すように、経路ｐ＝１はノード｛１，３，５，９，１１，１２，１３｝を通過し、位置（ｘ，ｙ，ｚ）＝（４５０，５００，０）からの距離ＬはＬ（（ｘ，ｙ，ｚ），ｉ，ｍ，ｐ）≒Ｌ（（４５０，５００，０），１，３，１）＝１００である。
【００８３】
全ての位置（ｘ，ｙ，ｚ）で欠陥確率Ｆ（ｘ，ｙ，ｚ）を計算するか、少なくとも関係のある全ての位置（ｘ，ｙ，ｚ）でこれを計算し、例えば欠陥位置確率ごとに異なる色を割り当て、色分け欠陥位置確率分布として表示してもよい。
【００８４】
図１２の右側には、色分け確率表示の代わりに、４通りの欠陥位置確率範囲が４通りのハッシュによって示されている。図１２から分かるように、欠陥位置確率は、欠陥のある第３の入力ノードＬＰ−ＴＩと第１の測定ノードＭｘ−ＴＩとの経路沿いで最も大きく、第３の測定ノードＰＡに至るまでは非常に高い。
【００８５】
実施形態は、疑わしい設計構造の診断を促進する。本発明の実施形態では、既知設計構造をテストできるばかりでなく、例えば知的財産（ＩＰ）ブロック、増幅器設計等、不具合が起きやすい第三者の設計構造もテストできる。
【００８６】
更に、レイアウトに基づくヒューズ設計図と図１２に示す欠陥確率図との組み合わせを、人間による「相関」に役立て、欠陥位置を迅速に、又は容易に特定することができる。
【００８７】
代替的には、図１のトランシーバ回路の回路素子等、特定の設計構造の位置を欠陥位置確率（ｘ，ｙ，ｚ）に相関させることにより、疑わしい設計構造の位置特定をアルゴリズム的に行うことができる。設計構造がない部分は値が「０」になり、設計構造がある位置には値「１」が対応する。図１２に示す欠陥位置確率分布は、実際の回路素子がある位置に、最終的には信号経路に絞り込まれる。最も高い相関は最も疑わしい設計構造を意味する。
【００８８】
本発明の実施形態は不可視の欠陥の診断を支援し、物理的な欠陥分析を必要としない。
【００８９】
図１３は、ノードｎ１からｎ２に至る全経路の有向グラフで経路を見つける再帰的探索アルゴリズムの一実施形態を示す図である。
【００９０】
基本的に、再帰的探索アルゴリズムの構造は以下の通りである。
１．ｎ＝ｎ１から開始する。
２．ｎへ接続された全ノードを取得する。
３．ｎへ接続されたノードがない場合は停止する。
４．接続されたノードが１つのみの場合は、接続されたノードにより２を継続する。
５．複数のノードが接続されている場合は、接続された副経路を再帰的に収集する。
【００９１】
経路までの距離は、経路開始ノードから経路終了ノードまでの部分列ノード間の線分に最も近い距離ｄに等しい。
【００９２】
図１４は、ノードｘ１及びｘ２による線分点までの距離ｄを示す図である。
【００９３】
図１５は、点ｘ及びｎ次元空間から多角形又は多角形の線分までの最短距離を判定する探索アルゴリズムを示す図である。
【００９４】
本発明の実施形態では、信号経路が未知である場合に、入力ｉから測定ｍに至る直線の信号経路を使用する。多くの無線周波回路にとって、入力ｉから測定ｍに至る直線信号経路の仮定は妥当である。
【００９５】
図１６は、信号経路が未知であり、信号経路までの距離判定に使えない場合に、図１及び３に基づく欠陥無線周波トランシーバを診断した場合の欠陥位置確率分布を示す図である。上述したように、この場合は入力ｉと測定ｍとの間で直線信号経路を仮定できる。距離Ｌ（（ｘ，ｙ，ｚ），ｉ，ｍ，ｐ）と欠陥位置確率Ｆ（ｘ，ｙ，ｚ）は、これらの直線信号経路に基づいて計算する。図１６から分かるように、欠陥位置確率Ｆ（ｘ，ｙ，ｚ）は欠陥がある第３の入力ノードＬＰ−ＴＩで最も高い。これは信号経路が未知であっても、本発明の実施形態により、欠陥位置について有用な目安が得られることを証明している。
【００９６】
図１７は、関連度値Ｒ（ｉ，ｍ）を判定する方法の一実施形態のフローチャートである。関連度値は、チップ上の欠陥検出において第１個数（Ｉ個）の入力ノードの入力ノードｉと、第２個数（Ｍ個）の測定ノードの測定ノードｍとの組み合わせ（ｉ，ｍ）の関連度を表す。かかる方法は次のステップを含む。
【００９７】
第１個数（Ｉ個）の入力ノードで第３個数（Ｋ個）のテストを適用すること１７１０。第３個数（Ｋ個）のテストの各テストでは、各入力ノードｉにつきテスト入力チョイスＵ（ｋ，ｉ）を指定する。
【００９８】
第２個数（Ｍ個）の測定ノードの各測定ノードｍにつき第３個数（Ｋ個）の測定値を得るため、第３個数（Ｋ個）のテストの各テストｋにつき、第２個数（Ｍ個）の測定ノードの測定ノードで信号を測定すること１７２０。Ｋ×Ｍ個の測定値の各測定値Ｙ（ｋ，ｍ）は、測定を行ったテストｋと測定が行われたところの測定ノードｍとに対応付けられる。
【００９９】
関連度値Ｒ（ｉ，ｍ）を判定すること１７３０。関連度値は、組み合わせに含まれる入力ノードｉに指定された第３個数（Ｋ個）のテスト入力チョイスＵ（ｋ，ｉ）と、組み合わせに含まれる測定ノードｍに対応する第３個数（Ｋ個）の測定値Ｙ（ｋ，ｍ）との相関に基づいて計算する。
【０１００】
かかる方法の実施形態では、関連度値を判定するステップ１７３０の実施において、相関を計算するため、各測定値Ｙ（ｋ，ｍ）は、測定値Ｙ（ｋ，ｍ）と同じテストｋと同じ測定ノードとに対応する平均値μＹ（ｋ，ｍ）に関して正規化される。
【０１０１】
かかる方法の実施形態では更に、関連度値を判定するステップ１７３０の実施において、相関を計算するため、各測定値Ｙ（ｋ，ｍ）は、測定値Ｙ（ｋ，ｍ）と同じテストｋと同じ測定ノードとに対応する標準偏差σＹ（ｋ，ｍ）に関して正規化される。
【０１０２】
かかる方法の実施形態では、関連度値を判定するステップ１７３０の実施において、正規化測定値Ｚ（ｋ，ｉ）を以下の通りに計算する。
【０１０３】
【数６】
2011505016.tif 000008
ここで、Ｙ（ｋ，ｍ）はテストｋ及び測定ノードｍとに対応する測定値であり、μＹ（ｋ，ｍ）は特徴付けの時に得られる全Ｄ個のデバイスにわたるテストｋ及び測定ノードｍの所期又は平均測定値であり、σＹ（ｋ，ｍ）は特徴付けの時に得られる全Ｄ個のデバイスにわたるテストｋ及び測定ノードｍの測定値の標準偏差である。
【０１０４】
上記の例の代替として、実施形態で正規化Ｚ（ｋ，ｍ）を別の方法で行うこともできる。例えば、測定値の正規化で、測定値Ｙ（ｋ，ｍ）とその平均値μＹ（ｋ，ｍ）との差を計算する、及び／又は相関結果を改善するため測定値か前述の差を標準偏差σＹ（ｋ，ｍ）で割る。あるいは、別のアルゴリズムを用いて平均値か標準偏差を計算し、同様の結果を得ることができる。
【０１０５】
かかる方法の実施形態では更に、関連度値を判定するステップ１７３０の実施において、相関を計算するため、各テスト入力チョイスＵ（ｋ，ｉ）は、テスト入力チョイスＵ（ｋ，ｉ）と同じ入力ノードｉに対応する平均値μＵ（ｉ）に関して正規化される。ここで、平均値μＵ（ｉ）は入力ノードｉに対応する第３個数（Ｋ個）のテスト入力チョイスの平均値である。
【０１０６】
かかる方法の実施形態では更に、関連度値を判定するステップ１７３０の実施において、相関を計算するため、テスト入力チョイスＵ（ｋ，ｉ）は、テスト入力チョイス（Ｕ（ｋ，ｉ））と同じ入力ノードｉに対応する標準偏差σＵ（ｉ）に関して正規化される。ここで、標準偏差（σＵ（ｉ））は入力ノード（ｉ）に対応する第３個数（Ｋ個）のテスト入力チョイスの標準偏差である。
【０１０７】
かかる方法の実施形態では、関連度値を判定するステップ１７３０の実施において、正規化テスト入力チョイスＶ（ｋ，ｉ）を以下の通りに計算する。
【０１０８】
【数７】
2011505016.tif 000009
ここで、Ｕ（ｋ，ｉ）は入力ノードｉに対応するテスト入力チョイスであり、μＵ（ｉ）は入力ノードＩの全Ｋ個のテスト入力チョイスにわたる平均値であり、σＵ（ｉ）は入力ノードｉの全Ｋ個の入力チョイスにわたる入力ノードｉの標準偏差である。
【０１０９】
代替的な実施形態におけるテスト入力チョイスの正規化Ｖ（ｋ，ｉ）では、個々の入力チョイスＵ（ｋ，ｉ）と、テスト入力行列Ｕの列ｉにわたって算出される平均値μＵ（ｉ）との差を計算する、及び／又は相関結果を改善するためテスト入力チョイスＵ（ｋ，ｉ）か前述の差を、テスト入力行列Ｕの列ｉにわたって算出される標準偏差σＵ（ｉ）で割る。あるいは、別のアルゴリズムを用いて平均値か標準偏差を計算し、同様の結果を得ることができる。
【０１１０】
上述のように、平均値と標準偏差は特徴付け段階の際にあらかじめ定める、または計算できるため、その後の診断では事前に計算した値を提供することで、診断にかかる処理量を減らすことができる。
【０１１１】
かかる方法の実施形態では、関連度値を判定するステップ１７３０の実施において、相関により求めた相関値Ｃ（ｉ，ｍ）を関連度値Ｒ（ｉ，ｍ）として更なる診断に使用し、その際更なる計算は必要としない。
【０１１２】
かかる方法の実施形態では、関連度値を判定するステップ１７３０の実施において、相関値Ｃ（ｉ，ｍ）を以下の通りに計算する。
【０１１３】
【数８】
2011505016.tif 000010
ここで、ｉはｉ＝１．．．Ｉによる入力ノードのインデックスであり、ｍはｍ＝１．．．Ｍによる測定ノードのインデックスであり、ｋはｋ＝１．．．Ｋによるテストのインデックスであり、Ｖ（ｋ，ｉ）は、入力ノードｉの全Ｋ個の入力チョイスにわたって算出される同じ入力ノードｉに対応する平均値μＵ（ｉ）及び標準偏差σＵ（ｉ）まで正規化されたテスト入力チョイスＵ（ｋ，ｉ）であり、Ｚ（ｋ，ｍ）は、特徴付けの時にＤ個のテストにわたって得られる同じテストｋと同じ測定ノードｍとに対応する平均値μＹ（ｋ，ｍ）及び標準偏差σＹ（ｋ，ｍ）まで正規化された測定値Ｙ（ｋ，ｍ）である。
【０１１４】
かかる方法の実施形態では、関連度値を判定するステップ１７３０の実施において、欠陥関連度値Ｒ（ｉ，ｍ）を以下の通りに判定する。
【０１１５】
【数９】
2011505016.tif 000011
ここで、ｉはｉ＝１．．．Ｉによる入力ノードのインデックスであり、ｍはｍ＝１．．．Ｍによる測定ノードのインデックスであり、ｋはｋ＝１．．．Ｋによるテストのインデックスであり、Ｚ（ｋ，ｍ）は、全Ｋ個のテスト入力チョイスにわたる標準偏差からの偏差まで正規化された測定値Ｙ（ｋ，ｍ）であり、Ｃ（ｉ，ｍ）は、テスト対象デバイスの入力ノードｉと測定ノードｍとの相関値である。
【０１１６】
換言すると、各測定ｍに対する各入力ノードｉの欠陥関連度Ｒ（ｉ，ｍ）を計算するように実施形態を改良でき、これは相関値Ｃ（ｉ，ｍ）に比例し、相関行列Ｃの列和は測定偏差ｍの絶対和まで正規化される。
【０１１７】
一般的には相関値Ｃ（ｉ，ｍ）と重み付け係数とに基づいて、関連度値を計算するように代替的な実施形態を改良でき、重み付け係数の計算において、これは同じ測定ノードｍに対応するＫ個の測定偏差Ｚ（ｋ，ｍ）の和に依存し、及び／又は、これが高いほど、同じ測定ノード（ｍ）に対応する測定偏差（Ｚ（ｋ，ｍ））は高くなる、及び／又は、重み付け係数は同じ測定ノードｍに対応する相関値Ｃ（ｉ，ｍ）の和に依存する、及び／又は、これが低いほど、同じ測定ノード（ｍ）に対応する相関値（Ｃ（ｉ，ｍ））は高くなる。
【０１１８】
図１０から分かるように、少なくとも欠陥の位置特定を絞り込むことにおいては、関連度行列Ｒから、あるいは、個々の関連度値Ｒ（ｉ，ｍ）から既に十分な情報を提供できる。
【０１１９】
図１８は、チップ上で欠陥位置確率を判定する方法の一実施形態のフローチャートである。かかる方法は次のステップを含む。
【０１２０】
請求項１乃至１１の一項により関連度値Ｒ（ｉ，ｍ）を判定すること１８１０。関連度値は、チップ上の欠陥検出において第１個数（Ｉ個）の入力ノードの入力ノードｉと第２個数（Ｍ個）の測定ノードの測定ノード（ｍ）との組み合わせ（ｉ，ｍ）の関連度を表す。
【０１２１】
チップの第４個数（Ｐ個）の信号経路の各信号経路ｐにつき、位置（ｘ，ｙ，ｚ）から、チップの第４個数（Ｐ個）の信号経路の各信号経路までの距離Ｌ（（ｘ，ｙ，ｚ），ｉ，ｍ，ｐ）を判定すること１８２０。各信号経路（ｐ）は、第１個数（Ｉ個）の入力ノードの入力ノードｉから、第２個数（Ｍ個）の測定ノードの測定ノードｍまで延在する。
【０１２２】
第４個数（Ｐ個）の経路の各経路までの距離Ｌ（（ｘ，ｙ，ｚ），ｉ，ｍ，ｐ）を加算し、経路ｐの始点にあたる入力ノードｉと経路ｐの終点にあたる測定ノードｍとの組み合わせの関連度値Ｒ（ｉ，ｍ）により重み付けしたものに基づいて、欠陥確率Ｆ（ｘ，ｙ，ｚ）を判定すること１８３０。
【０１２３】
かかる方法の実施形態では、欠陥確率Ｆ（ｘ，ｙ，ｚ）を判定するステップ１８３０を、以下のアルゴリズムに基づいて実施できる。
【０１２４】
【数１０】
2011505016.tif 000012
ここで、（ｘ，ｙ，ｚ）は位置であり、ｉはｉ＝１．．．Ｉによる入力ノードのインデックスであり、ｍはｍ＝１．．．Ｍによる測定ノードのインデックスであり、Ｐ（ｉ，ｍ）は入力ノードｉから測定ノードｍに至る経路の数であり、Ｒ（ｉ，ｍ）は入力ノードｉと測定ノードｍとの組み合わせ（ｉ，ｍ）の関連度値であり、Ｌ（（ｘ，ｙ，ｚ），ｉ，ｍ，ｐ）は、位置（ｘ，ｙ，ｚ）から、入力ノードｉから測定ｍに至るｐ番目の経路までの、距離であり、Ｌ０は位置分解能を決定する半減衰長である。
【０１２５】
本発明の代替的な実施形態の実施においては、上記とは別のアルゴリズムや修正されたアルゴリズムを使用でき、例えば上記のアルゴリズムから半減衰長Ｌ０を省いたもの、及び／又は同じ入力ノード及び測定ノード間の経路数Ｐ（ｉ，ｍ）を省いたものを使用できる。
【０１２６】
信号経路の位置が分かる場合は、その情報をもとに距離Ｌを計算し、各入力ノードｉの位置情報を提供するよう本発明の実施形態を改良できる。例えば、第４個数の経路の各経路ｐにつき、複数の更なるノードを提供することで、入力ノードｉの位置と測定ノードｍの位置との間の経路ｐ、又は経路ｐの線分の位置を定める（図３及び１１参照）。
【０１２７】
回路素子間信号経路の全部又は一部の位置が分からない場合は、入力ノードｉの位置と測定ノードｍの位置との間の直線として経路ｐを仮定して、信号経路を定めることができる。
【０１２８】
本発明の実施形態では、チップ上の全ての位置で欠陥位置確率を計算するか、少なくとも関係のある全ての位置でこれを計算し、図１２及び１６に示す欠陥位置分布を得ることができる。かかる色分け表示に回路素子の位置表示等を組み合わせることにより、欠陥を、または少なくとも不具合が生じやすいチップ設計領域を特定する上で有用な手段が提供される。
【０１２９】
本発明の実施形態では更に、各位置（ｘ，ｙ，ｚ）の欠陥確率Ｆ（ｘ，ｙ，ｚ）を位置標識に相関させることができる。この位置標識の値はチップの位置（ｘ，ｙ，ｚ）に応じて異なり、例えば回路素子がない位置は「０」、回路素子がある位置は「１」となる。これにより、入力ノード、測定ノード、又は信号経路がある位置に欠陥位置特定を絞り込むことができる。
【０１３０】
チップのＭ個の測定ノードにおける欠陥検出にとってのＩ個の入力ノードの関連度を表す関連度値を判定する装置の実施形態は、測定値Ｙ（ｋ，ｍ）を受信する、所期又は平均値μＹ（ｋ，ｍ）、標準偏差σＹ（ｋ，ｍ）、及び対応する入力チョイスＵ（ｋ，ｉ）又は正規化入力チョイスＶ（ｋ，ｉ）を受信する、少なくとも１つの入力ポートと、少なくとも相関値Ｃ（ｉ，ｍ）又は関連度値Ｒ（ｉ，ｍ）を提供する出力ポートとを備える。更なる実施形態は、テスト対象デバイスにテストチョイスＵ（ｋ，ｉ）を適用する、すなわち特徴付け及び／又は診断のため装置をテスト対象デバイスに接続する、少なくとも１つの追加入力ポートを備えてもよい。かかる装置の更なる実施形態は、更に、入力ノードと測定ノードの既知位置に基づいて位置の欠陥確率を判定するよう実施される。本願の更なる実施形態では、入力ノードを測定ノードに接続する信号経路の位置に関する更なる情報に基づいて、チップ上の位置の欠陥確率を判定する。
【０１３１】
欠陥確率を判定するように改良した、かかる装置の実施形態は、例えば図１２又は１６に示すように、二次元位置（ｘ，ｙ）又は三次元位置（ｘ，ｙ，ｚ）の一部又は全部について、欠陥確率を提供する出力ポートをも備える。
【０１３２】
かかる装置の更なる実施形態では、Ｄ個の良好なデバイス、あるいは実質的に良好なデバイスに対してテストを実行し、所期値μＹ（ｋ，ｍ）と標準偏差σＹ（ｋ，ｍ）とを計算することにより特徴付けを実行し、正規化入力チョイスＶ（ｋ，ｉ）のため入力チョイスＵ（ｋ，ｉ）を出力することもできる。
【０１３３】
特徴付けを実行するように改良した、かかる装置の実施形態は、入力ノード、測定ノード、及び／又は入力チョイスを指定するため、あるいは１組の入力ノード、測定ノード、及び／又は入力チョイスから特定の入力ノード、測定ノード、及び／又は入力チョイスを選択するための、ユーザインターフェイスを備えてもよい。本発明の更なる実施形態は、１組のノード又は範囲から、あるいは複数の入力チョイスから自動的に、入力ノード、測定ノード、及び／又は入力チョイスを選択するよう改良できる。
【０１３４】
「特徴付け」は、例えばプレシリーズ生産の製品設計時に実際の（シミュレーションではない）デバイステストに基づいて、例えば開発又はテストエンジニアにより一度に実行できる。デバイスの「診断」は、大量生産現場で大量生産の品質と利得を管理するため、大量生産における偏差や異常を管理するため、あるいは複数欠陥デバイスのテストにより設計の脆弱性を検出するために実行できる。
【０１３５】
本発明の実施形態は、例えばチップ又は回路素子設計の脆弱性検出を促進するため、複数欠陥デバイスの各位置につき欠陥確率Ｆ（ｘ，ｙ，ｚ）を加えるように改良できる。更に、不具合が生じやすいライブラリエレメントを検出できる。例えばテストエンジニアは、特定のローパスフィルタＬＰ＿ＴＩばかりでなく、同じライブラリエレメントによって指定された他のローパスフィルタＬＰ＿ＴＱ、ＬＰ＿ＲＩ、ＬＰ−ＲＱでも欠陥位置確率が高い場合に、概してこの素子又はモジュールで不具合が生じやすいと推測できる。
【０１３６】
本発明の実施形態の利点は簡素さであり、シミュレーションは不要であり、チップシミュレーションモデルへのアクセスは不要であり、テスト実行のモデリングは不要であり、時間のかかる（欠陥）シミュレーションは不要である。
【０１３７】
更に、欠陥モデルを仮定する必要はなく、テスト対象デバイス（ＤＵＴ）やテストの詳細を知る必要はない。加えて、テストの組み合わせは自動的に生成できる。
【０１３８】
本発明の手法は、１組の入力チョイスＵ（ｋ，ｉ）と１組の出力測定値Ｙ（ｋ，ｉ）によりテスト対象デバイスがブラックボックスとしてモデル化されるのが一般的である。
【０１３９】
本発明の実施形態は、非無線周波機器に対する大規模マルチサイトウェハテストを可能にすることにより、及び／または無線周波テストの性能テストを最終テストまで先延ばしすることにより、ＰＧＤフローのためのウェハテストで無線周波範囲を拡大する手段を提供する。
【０１４０】
更に、実施形態は、大量製造時における無線周波回路の設計脆弱性の診断、及び／又は不可視の欠陥又は脆弱性の診断を可能にする。
【０１４１】
Ｍ個の測定値、すなわち測定ノードにとってのＩ個の入力、すなわち入力ノードの、関連度を判定する本発明の実施形態をこれまでに説明してきたが、単一測定値にとっての単一入力の関連度を、単一測定値にとってのＩ個の入力の関連度を、又はＭ個の測定値にとっての単一入力の関連度を、判定する代替的な実施形態も実施可能である。
【０１４２】
上記の独創的な方法は、その実装条件に応じてハードウェア又はソフトウェアで実装可能である。実装においてはデジタル記憶媒体、具体的には電子的に読み取り可能な制御信号を記憶し、プログラム可能コンピュータシステムと協働しつつ独創的な方法の実施形態を実行するディスク、ＣＤ、又はＤＶＤを使用できる。つまり、本発明の実施形態は、一般的には機械可読キャリアにプログラムコードが蓄積されたコンピュータプログラムプロダクトであって、同プログラムコードは、コンピュータプログラムプロダクトがコンピュータ上で実行する際に独創的な方法を実行する働きをする。換言すると、独創的な方法の実施形態はプログラムコードを有するコンピュータプログラムであって、同プログラムコードは、コンピュータプログラムがコンピュータで実行する時に少なくとも１つの独創的な方法を実行する。
【符号の説明】
【０１４３】
１００  トランシーバ回路
１１０  送信部
１１２、１１４、１５６、１５８  デジタル−アナログ変換器（ＤＡＣ）
１１６、１４４  フェーズロックループ（ＰＬＬ）
１１８、１２０、１５２、１５４  ローパスフィルタ（ＬＰ）
１２２、１４６、１４８  移相器
１２４、１２６、１５０  混合器
１２８  加算器
１３０  電力増幅器（ＰＡ）
１４０  受信部
１４２  低雑音増幅器（ＬＮＡ）
１６０  減衰素子
【図１】
2011505016.tif 000018
【図２】
2011505016.tif 000019
【図３】
2011505016.tif 000020
【図４】
2011505016.tif 000021
【図５】
2011505016.tif 000022
【図６】
2011505016.tif 000023
【図７】
2011505016.tif 000024
【図８】
2011505016.tif 000025
【図９】
2011505016.tif 000026
【図１０】
2011505016.tif 000027
【図１１】
2011505016.tif 000028
【図１２】
2011505016.tif 000029
【図１３】
2011505016.tif 000030
【図１４】
2011505016.tif 000031
【図１５】
2011505016.tif 000032
【図１６】
2011505016.tif 000033
【図１７】
2011505016.tif 000034
【図１８】
2011505016.tif 000035
【国際調査報告】
2011505016.tif 000036
2011505016.tif 000037
2011505016.tif 000038