(57)【要約】  ジャマー検出は、連続モード及びバーストモードの両方において動作可能であり、両方の場合におけるジャマー攻撃を管理する。連続モード又はバーストモードのいずれであるかにかかわらず、ジャマーの存在は、バーストジャマー環境に従って検出される。ジャマーの存在の検出の結果は、ジャマーの存在の履歴を作成するために格納され、履歴は、ジャマー攻撃を管理するために用いられる。【特許請求の範囲】
【請求項１】
断続的なジャマー活動と結合された所望の信号を含む入力信号を受信する受信機を保護する方法であって、
第１の増幅特性により前記入力信号を増幅することと、
前記増幅中に、前記入力信号の対応部分中で一時的に互いに区別されているそれぞれの区分の対応部分においてジャマー活動が存在するかどうかを示すように適合化されたジャマー指標を観察することと、
複数の前記観察されたジャマー指標が、前記入力信号部分の連続する部分で、それぞれ対応している複数の各々の中におけるジャマー活動の不在を示すまで前記増幅を継続することと、
前記複数の観察されたジャマー指標が前記複数の連続する入力信号部分の各々におけるジャマー活動の不在を示すことのみに応答して、前記第１の増幅特性よりも高い入力感度を有する第２の増幅特性により前記入力信号を増幅することを開始すること、とを備える、方法。
【請求項２】
前記最後に述べられた増幅中において、前記入力信号内にジャマー活動が存在するかどうかを示す割り込み信号を連続的にモニタリングすることを含む請求項１に記載の方法。
【請求項３】
前記観察することは、前記対応する入力信号部分の各々の時間間隔中に前記ジャマー指標を観察することを含む請求項１に記載の方法。
【請求項４】
前記観察されたジャマー指標のうちのいずれかが前記入力信号におけるジャマー活動の存在を示す場合に直ちに前記観察することを再開することを含む請求項３に記載の方法。
【請求項５】
前記観察することは、前記対応する時間間隔の後半の半分中に前記ジャマー指標の各々を観察することを含む請求項３に記載の方法
【請求項６】
前記観察されたジャマー指標の履歴を維持することと、前記第１の特性又は前記第２の特性により次の前記入力部分を増幅すべきかどうかを決定するために前記履歴を用いること、とを含む請求項１に記載の方法。
【請求項７】
前記第１の増幅特性は、第１の利得と第１の雑音指数とを含み、前記第２の増幅特性は、前記第１の利得よりも高い第２の利得と前記第１の雑音指数よりも低い第２の雑音指数とを含む請求項１に記載の方法。
【請求項８】
前記増幅するステップのうちの１つ中において、前記第１及び第２の増幅特性のうちの前記関連づけられた１つにより増幅することから第３の利得と第３の雑音指数とを含む第３の増幅特性により増幅することへの第１の移行を行うことを含む請求項７に記載の方法。
【請求項９】
前記増幅するステップのうちの他方中において、前記第１及び第２の増幅特性のうちの前記関連づけられた１つにより増幅することから第４の利得と第４の雑音指数とを含む第４の増幅特性により増幅することへの第２の移行を行うことを含む請求項８に記載の方法。
【請求項１０】
前記第３の利得は、前記第４の利得と異なり、及び前記第３の雑音指数は、前記第４の雑音指数と異なる請求項９に記載の方法。
【請求項１１】
前記第１及び第２の移行は、第１及び第２の切り替え基準に各々基づいて行われる請求項９に記載の方法。
【請求項１２】
前記増幅するステップのうちの１つ中に前記入力信号においてジャマー活動を検出するために第１のジャマー検出スレショルドを用いることと、前記増幅するステップのうちの他方中に前記入力信号においてジャマー活動を検出するために第２のジャマー検出スレショルドを用いること、とを含む請求項１１に記載の方法。
【請求項１３】
前記第１及び第２の切り替え基準は、前記入力信号の同じ特性に対応する請求項１１に記載の方法。
【請求項１４】
前記同じ特性は、電力である請求項１３に記載の方法。
【請求項１５】
前記増幅するステップのうちの１つ中に前記入力信号においてジャマー活動を検出するために第１のジャマー検出スレショルドを用いることと、前記増幅するステップのうちの他方中に前記入力信号においてジャマー活動を検出するために第２のジャマー検出スレショルドを用いること、とを含む請求項１に記載の方法。
【請求項１６】
前記ジャマー活動は、狭帯域ジャマー活動と、広帯域ジャマー活動と、を含む請求項１に記載の方法。
【請求項１７】
断続的なジャマー活動と結合された所望の信号を含む入力信号を受信する受信機装置であって、
第１の増幅特性により前記入力信号を増幅するための第１の増幅器と、
前記第１の増幅特性よりも高い入力感度を有する第２の増幅特性により前記入力信号を増幅するための第２の増幅器と、
前記入力信号を増幅するために前記第１及び第２の増幅器に結合され及び前記第１及び第２の増幅器のうちのいずれかを選択するように構成されたコントローラと、を備え、
前記コントローラは、前記第１の増幅器が選択される間に、前記入力信号の中で一時的に互いに区別されているそれぞれの区分の対応部分においてジャマー活動が存在するかどうかを示すように適合化されたジャマー指標を観察するように構成され、
前記コントローラは、複数の前記観察されたジャマー指標が、前記入力信号部分の連続する部分で、それぞれ対応している複数の各々の中におけるジャマー活動の不在を示すまで前記第１の増幅器の選択を維持するように構成され、
前記コントローラは、前記複数の観察されたジャマー指標が前記複数の連続する入力信号部分の各々におけるジャマー活動の不在を示すことのみに応答して前記第１の増幅器の選択から前記第２の増幅器の選択に切り替わるように構成される、受信機装置。
【請求項１８】
前記コントローラは、前記第２の増幅器が選択される間に、前記入力信号内にジャマー活動が存在するかどうかを示す割り込み信号を連続的にモニタリングするように構成される請求項１７に記載の方法。
【請求項１９】
前記コントローラは、前記対応する入力信号部分の各々の時間間隔中に前記ジャマー指標を観察するように構成される請求項１７に記載の方法。
【請求項２０】
前記コントローラは、前記観察されたジャマー指標のうちのいずれかが前記入力信号におけるジャマー活動の存在を示す場合に直ちに前記観察することを再開するように構成される請求項１９に記載の方法。
【請求項２１】
前記コントローラは、前記対応する時間間隔の後半の半分中に前記ジャマー指標の各々を観察するように構成される請求項１９に記載の方法
【請求項２２】
前記コントローラは、前記観察されたジャマー指標の履歴を維持し、及び次の前記入力部分を増幅するために前記第１及び第２の増幅器のうちのいずれを選択すべきかを決定するために前記履歴を用いるように構成される請求項１７に記載の方法。
【請求項２３】
前記第１の増幅特性は、第１の利得と第１の雑音指数とを含み、前記第２の増幅特性は、前記第１の利得よりも高い第２の利得と前記第１の雑音指数よりも低い第２の雑音指数とを含む請求項１７に記載の方法。
【請求項２４】
前記コントローラは、前記第１及び第２の増幅器のうちの１つが選択される間に、前記第１及び第２の増幅特性のうちの前記関連づけられた１つにより増幅することから第３の利得と第３の雑音指数とを含む第３の増幅特性により増幅することへの第１の移行を行わせるように構成される請求項２３に記載の方法。
【請求項２５】
前記コントローラは、前記第１及び第２の増幅器のうちの他方が選択される間に、前記第１及び第２の増幅特性のうちの前記関連づけられた１つにより増幅することから第４の利得と第４の雑音指数とを含む第４の増幅特性により増幅することへの第２の移行を行わせるように構成される請求項２４に記載の方法。
【請求項２６】
前記第３の利得は、前記第４の利得と異なり、及び前記第３の雑音指数は、前記第４の雑音指数と異なる請求項２５に記載の方法。
【請求項２７】
前記コントローラは、第１及び第２の切り替え基準に各々基づいて前記第１及び第２の移行を行わせるように構成される請求項２５に記載の方法。
【請求項２８】
前記コントローラに結合され及び前記第１及び第２の増幅器のうちの１つが選択される間に前記入力信号においてジャマー活動を検出するために第１のジャマー検出スレショルドを使用し及び前記第１及び第２の増幅器のうちの他方が選択される間に前記入力信号においてジャマー活動を検出するために第２のジャマー検出スレショルドを使用するように構成されたジャマー検出器を含む請求項２７に記載の方法。
【請求項２９】
前記第１及び第２の切り替え基準は、前記入力信号の同じ特性に対応する請求項２７に記載の方法。
【請求項３０】
前記同じ特性は、電力である請求項２９に記載の方法。
【請求項３１】
前記コントローラに結合され及び前記第１及び第２の増幅器のうちの１つが選択される間に前記入力信号においてジャマー活動を検出するために第１のジャマー検出スレショルドを使用し及び前記第１及び第２の増幅器のうちの他方が選択される間に前記入力信号においてジャマー活動を検出するために第２のジャマー検出スレショルドを使用するように構成されたジャマー検出器を含む請求項１７に記載の方法。
【請求項３２】
断続的なジャマー活動と結合された所望の信号を含む入力信号を受信する受信機を保護するための装置であって、
第１の増幅特性により前記入力信号を増幅するための手段と、
前記入力信号の中で一時的に互いに区別されているそれぞれの区分の対応部分においてジャマー活動が存在するかどうかを示すように適合化されたジャマー指標を観察するために前記第１の増幅特性により前記増幅中に動作可能である手段と、
複数の前記観察されたジャマー指標が、前記入力信号部分の連続する部分で、それぞれ対応している複数の各々の中におけるジャマー活動の不在を示すまで前記第１の増幅特性により前記増幅することを継続するための手段と、
前記複数の観察されたジャマー指標が前記複数の連続する入力信号部分の各々におけるジャマー活動の不在を示すことのみに応答して、前記第１の増幅特性よりも高い入力感度を有する第２の増幅特性により前記入力信号を増幅することを開始するための手段と、を備える、装置。
【請求項３３】
断続的なジャマー活動と結合された所望の信号を含む入力信号を受信する受信機をサポートするためのコンピュータプログラム製品であって、
第１の増幅特性により前記入力信号の増幅を選択することを少なくとも１つのデータプロセッサに行わせるための符号と、
前記入力信号の中で一時的に互いに区別されているそれぞれの区分の対応部分においてジャマー活動が存在するかどうかを示すように適合化されたジャマー指標を前記第１の増幅特性による前記増幅中に観察することを前記少なくとも１つのデータプロセッサに行わせるための符号と、
複数の前記観察されたジャマー指標が、前記入力信号部分の連続する部分で、それぞれ対応している複数の各々の中におけるジャマー活動の不在を示すまで前記第１の増幅特性による増幅の前記選択を維持することを前記少なくとも１人のデータプロセッサに行わせるための符号と、
前記複数の観察されたジャマー指標が前記複数の連続する入力信号部分の各々におけるジャマー活動の不在を示すことのみに応答して、前記第１の増幅特性よりも高い入力感度を有する第２の増幅特性により前記入力信号の増幅を選択することを前記少なくとも１人のデータプロセッサに行わせるための符号と、を備えるコンピュータによって読み取り可能な媒体、を備える、コンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
３５Ｕ．Ｓ．Ｃ．§１１９に基づく優先権の主張
本特許出願は、“Adaptive Dual Mode Fast Attack/Slow Release Operation With Jammer Detection in Continuous and Burst Mode Scenarios”（連続及びバーストモードシナリオにおけるジャマー検出を有する適応型デュアルモード高速着手／低速解除動作）という題名を有し、これの譲受人に対して譲渡され、ここにおいて引用されることによって明示でここに組み入れられている仮特許出願第６１／０８５，３９８号（出願日：２００８年７月３１日）に対する優先権を主張するものである。
【０００２】
同時係属特許出願の参照
本特許出願は、次の同時係属米国特許出願、すなわち、“Jammer Detection with Mitigation of Detection Threshold Hysteresis Pinch-Off”（検出スレショルドヒステリシスピンチオフの軽減を伴うジャマー検出）という題名を有し、Ｄｏｃｋｅｔ  Ｎｏ．０９２０５７を有し、これと同時出願され、これの譲受人に対して譲渡され、ここにおいて引用されることによって明示でここに組み入れられている第１２／５１２，００４号に関するものである。
【０００３】
本開示は、概して、通信受信機のための装置及び方法に関するものである。本開示は、より具体的には、ジャマー（ｊａｍｍｅｒ）検出に関するものである。
【背景技術】
【０００４】
従来の通信受信機においては、２つの矛盾する要求、すなわち、高感度及び高直線性、が存在する。高感度は、受信機が高利得で雑音指数が低いという特性を有し、このため弱い信号に対する感度が高いことを意味する。高直線性は、受信機が高い３次インターセプトポイント（ｔｈｒｅｅ  ｏｒｄｅｒ  ｉｎｔｅｒｃｅｐｔ  ｐｏｉｎｔ）（ＩＰ３）及び高い１ｄＢ圧縮ポイント（Ｐ１ｄＢ）という特性を有し、このため強い信号に対して向上された耐性を有することを意味する。高感度受信機は、相対的により低い直線性性能、すなわち、ＩＰ３及びＰ１ｄＢに関してより低い値、をしばしば有する。他方、高直線性受信機は、相対的により高い雑音指数字及びより低い利得をしばしば有する。従って、高感度受信機は、弱い信号に関して最適であり、高直線性受信機は、強い信号に関して最適である。
【０００５】
しかしながら、多くの場合においては、受信機入力の中には弱くて望まれる信号及び強くて望まれない信号、すなわちジャマー、の両方が存在する。一例において、弱い望まれる信号及びそれよりも高い電力を有する強い望まれない信号（ジャマー）は、同時に受信されている。この場合は、高感度受信機は、受信機入力において強いジャマーの存在を原因とする利得圧縮及び変調間歪みに起因する劣化した信号対雑音比（ＳＮＲ）性能を有することがある。他方、高直線性受信機も、より高い雑音レベル及び弱い望まれる信号の存在に起因して劣化したＳＮＲ性能を有することがある。従って、従来の受信機設計手法は、高感度と高直線性との間の妥協、すなわち、雑音指数とＩＰ３の性能の均衡化の選択、を行う対象となる。
【０００６】
このシナリオに対する１つの解決方法は、入力信号環境に依存して、高感度低雑音増幅器（ＬＮＡ）と高直線性ＬＮＡとの間で交互に切り替わることが可能なデュアルモード受信機設計を提供することである。受信機が高感度モードにある場合は、それは、強いジャマーが現れたときにおける即座の保護を必要とすることがある。一例においては、該保護は、ジャマー検出器（ＪＤ）によってトリガされる高速着手自動利得制御（ＡＧＣ）回路を用いて実装される。高速着手（ｆａｓｔ  ａｔｔａｃｋ）は、強力な入力信号レベル（例えば、ジャマー）の出現後における高速の利得低減であるＡＧＣ回路の１つの性質を意味する。従って、強力なジャマーが消失したときに、受信機は、２つのモード間での高速での交互の切り替わりを回避するために低速解除（ｓｌｏｗ  ｒｅｌｅａｓｅ）ＡＧＣ回路を要求することがある。先行技術においては、強力なジャマーを伴う入力信号環境に対して受信機保護を提供するための既知の高速着手／低速解除ＡＧＣ回路が存在する。しかしながら、これらの既知の解決方法は、連続受信を有する動作モードのために主に最適化され、従って、ジャマーが連続的に受信される。連続的なジャマーの想定は、ジャマー環境が低速で変化しておりフェージングが存在しない場合に合理的である。さらに、低速解除は、ジャマーがフェージングヌル（ｆａｄｉｎｇ  ｎｕｌｌ）状態であるときに受信機が非保護モードで動作するのを防止する。従って、高速解除ＡＧＣ回路は、ＪＤが信号フェージングによって影響を受ける原因となることがある。さらに、高速解除ＡＧＣ回路は、ジャマーの存在に起因して受信機のサービス品質を低下させることがある。その結果、保護された受信モードからの低速解除が典型的に好まれる。
【０００７】
多くのシナリオは、受信機がバーストジャマー環境において動作することを要求し、この場合においては、ジャマーは、短いバースト継続時間を有する。バーストジャマーが相対的に弱いかぎり高感度モードで通信シグナリングを受信することを備えることが望ましい。
【発明の概要】
【０００８】
ジャマー検出は、連続モード及びバーストモードの両方において動作可能であり、両方の場合におけるジャマー攻撃を管理する。連続又はバーストモードのいずれであるかにかかわらず、ジャマーの存在は、バーストジャマー環境に従って検出される。検出の結果は、ジャマーの存在の履歴を作成するために格納され、その履歴は、ジャマー攻撃を管理するために用いられる。
【０００９】
無線通信システムの様々な態様は、添付される図面においては、限定するのではなく例として示される。
【図面の簡単な説明】
【００１０】
【図１】本課題の典型的な実施形態による通信受信機を図形的に示した図である。
【図２】本課題の典型的な実施形態による通信受信機を図形的に示した図である。
【図３】本課題の典型的な実施形態による２つのジャマー検出モードに関するＡＧＣ切り替えポイント及び利得状態の例を示した状態遷移図である。
【図４】図３の状態遷移図の利得状態と関連づけられた利得レベルを図形的に示した図である。
【図５】本課題の典型的な実施形態による図３の状態遷移図の利得状態と関連づけられた雑音指数レベルを図形的に示した図である。
【図６】本課題の典型的な実施形態による通信受信機状態を示した図である。
【図７】本課題の典型的な実施形態による通信受信機パワーアッププロセスを示した図である。
【図８】本課題の典型的な実施形態によるＭｅｄｉａＦＬＯ論理チャネル（ＭＬＣ）ポーリングの例を示した図である。
【図９】本課題の典型的な実施形態によるスリープモードからウェークアップするためのフロー図例を示した図である。
【図１０】本課題の典型的な実施形態によるジャマー検出モード１からジャマー検出モード２に移行するためのプロセス例を示した図である。
【図１１】本課題の典型的な実施形態によるジャマー検出器状態ビットの履歴を累積するためのポーリングサイクルプロセスを示した図である。
【図１１Ａ】本課題の典型的な実施形態によるジャマー検出器状態ビットの履歴を累積するためのポーリングサイクルプロセスを示した図である。
【図１２】本課題の典型的な実施形態によるモード２からモード１に移行するためのプロセスの例を示した図である。
【図１３】ＦＬＯ（順方向リンク専用）規格によるスーパーフレームの例を示した図である。
【図１４】本課題の典型的な実施形態によるジャマー検出積分プロセスの例を示した図である。
【図１５】本課題の典型的な実施形態による高速着手／低速解除応答を有するジャマー検出動作を示した図である。
【図１６】図１５に示される動的な更新動作をより詳細に示した図である。
【図１７】図１５に示される動的な更新動作をより詳細に示した図である。
【図１８】図１５に示される動的な更新動作をより詳細に示した図である。
【図１９】図１５に示される動的な更新動作をより詳細に示した図である。
【図２０】本課題の典型的な実施形態により図２のジャマー検出器装置をより詳細に図形的に示した図である。
【図２１】本課題の典型的な実施形態において用いられる広帯域及び狭帯域ジャマー検出器のスレショルドレベルの例を図形的に示した図である。
【図２２】本課題の典型的な実施形態によるハードウェアジャマー検出器スレショルドヒステリシスピンチオフを軽減するための時間ヒステリシス技法を実装する動作を示した図である。
【図２３】本課題の典型的な実施形態によるソフトウェアジャマー検出器によって実行することができるハードウェアジャマー検出器スレショルドヒステリシスピンチオフの軽減のための動作を示した図である。
【図２４】本課題の典型的な実施形態によるハードウェアジャマー検出器スレショルドヒステリシスピンチオフ軽減の構成可能性を図形的に示した図である。
【図２５】本課題の典型的な実施形態によるバーストモードジャマー評価の例を図形的に示した図である。
【発明を実施するための形態】
【００１１】
添付される図面と関係させて以下に示される詳細な説明は、本課題の様々な実施形態の説明であることが意図されており、本課題を実践することができる実施形態のみを表すことは意図されない。詳細な説明は、本課題の徹底的な理解を可能にすることを目的とする具体的な詳細を含む。しかしながら、本課題は、これらの具体的な詳細なしに実践可能であることが当業者にとって明確であろう。幾つかの場合においては、非常によく知られる構造及びコンポーネントは、本課題の概念を曖昧にすることを回避するためにブロック図形で示される。
【００１２】
語句“典型的な”は、ここにおいては、“１つの例、事例、又は実例”を意味するために用いられる。ここにおいて“典型的な”として説明されるいずれの実施形態も、その他の実施形態よりも好ましい又は有利であるとは必ずしも解釈すべきではない。
【００１３】
受信機においてジャマー検出を提供するための方法及び装置が開示される。一例においては、受信機は、高直線性モード及び高感度モードを有するデュアルモードＡＧＣ受信機である。一態様においては、ジャマー検出を提供するためのジャマー検出器は、ハードウェア及びソフトウェアの両方に基づく、幾つかの補完的なジャマー検出器の組み合わせである。ジャマー検出器は、インバンド（ｉｎｂａｎｄ）ジャマーを検出するための狭帯域ジャマー検出器（ＮＢ  ＪＤ）、アウトオブバンド（ｏｕｔ  ｏｆ  ｂａｎｄ）ジャマーを検出するための広帯域ジャマー検出器（ＷＢ  ＪＤ）、及び同時並行動作ジャマーを検出するためのソフトウェアジャマー検出器（ＳＷ  ＪＤ）を組み入れている。一態様においては、ＮＢ  ＪＤ、ＷＢ  ＪＤ及びＳＷ  ＪＤの各々は、それ自体の最適化されたスレショルド（ＴＨｊ）を有する。一態様においては、ジャマー検出器は、広い周波数帯域にわたるマルチバンド、多規格のデュアルモードＡＧＣ受信機のための広帯域及び狭帯域の両方のジャマー検出を提供する。一態様においては、ジャマー検出器アルゴリズムは、コールドスタート時に初期化を行う。一態様においては、ジャマー検出器アルゴリズムは、受信機がスリープモードからウェーク（ｗａｋｅ）時のバーストモード動作中に初期化を行う。一態様においては、ジャマー検出は、ジャマー検出モード間で切り替わるべきかどうかを決定するためにＪＤ状態ビットのポーリング観察中におけるジャマーの存在の履歴を累積させる。一態様においては、ジャマー検出器アルゴリズムは、バーストモードで動作時に動作モードを決定するためにＪＤ状態ビットのポーリング観察中におけるジャマーの存在の履歴を累積させる。一態様においては、各々のＡＧＣ切り替えポイントテーブル（ｓｗｉｔｃｈ  ｐｏｉｎｔ  ｔａｂｌｅ）が、動作モードの決定に基づいて選択される。
【００１４】
幾つかの実施形態は、バーストジャマーイベント中におけるジャマーの存在を測定するハードウェア及びソフトウェアによる解決方法を提供し、ジャマーの存在の履歴を作成するために測定された結果を格納する。
【００１５】
図１は、本課題の典型的な実施形態による２つのＪＤモードを有する通信受信機を図示する。モード１は、高感度及び低直線性を有する。モード２は、高直線性及び中度の感度を有する。モード１は、低い雑音指数と、高利得と、低い電流消費量とを有するＬＮＡ  １２０を採用する。モード１は、受信機入力において低レベルのジャマーが存在するか又はジャマーが存在しないときに用いられる。モード２は、ＬＮＡ  １２０よりも低い利得と、ＬＮＡ  １２０よりも高いＩＰ３と、ＬＮＡ  １２０よりも高い電流消費量とを有するＬＮＡ  １１０を採用する。モード２は、受信機入力において高レベルのジャマーが存在するときに用いられる。同じく図２を参照し、２つのＪＤモード間の移行は、ジャマー検出器（指定文字ＪＤ）によってトリガされる自動利得制御回路（指定文字ＡＧＣ）によって実行される。
【００１６】
入力されたＲＦ信号は、受信アンテナ配備１３０によって受信され、モード１出力ＲＦ信号及びモード２出力ＲＦ信号の低雑音増幅及び生成のために、モード１  ＬＮＡ  １２０及びモード２  ＬＮＡ  １１０の両方の入力にそれぞれ送信される。図２のＡＧＣ回路は、モード１  ＬＮＡ  １２０とモード２  ＬＮＡ  １１０の間で選択し、選択された出力ＲＦ信号１４０を生成する。選択された出力ＲＦ信号は、ミキサ／低域フィルタ（ＬＰＦ）ブロック１５０に送信される、周波数ダウンコンバージョンためであり、そして入力ベースバンド（ＢＢ）信号１６０の生成のためである。入力ベースバンド信号１６０は、デジタル信号への変換のためにアナログ−デジタル変換器（ＡＤＣ）に送信される。このデジタル信号は、出力デジタル信号１７０の利得調整及び生成のためにデジタル可変利得増幅器（ＤＶＧＡ）に送信される。次に、出力デジタル信号１７０は、復調のために用いられるデータ（例えば、シンボルデータ）を含むサンプルサーバ（ＳＳ）ブロックに送信され、及び出力デジタル信号のエネルギーの推定のためにエネルギー推定器（ＥＥ）にも送信される。推定されたエネルギーは、ＥＥ値に基づいて行われる利得状態の決定に基づき、１つ以上のジャマー検出器において用いるためのスレショルドレベルを生成するために従来の方法で用いることができる（図２のＪＤを参照）。利得状態は、モード１又はモード２のＡＧＣテーブル（以下においてさらに説明される）によって指定され、ＪＤのためのスレショルドレベルは、利得状態に基づいて設定される（すなわち、利得状態の信号減衰が大きくなればなるほど、スレショルドが低くなり、及び逆も同じである）。
【００１７】
図２は、本課題の典型的な実施形態によるジャマー検出器（ＪＤ）及び自動利得制御（ＡＧＣ）回路を示す。ジャマー及び所望の信号の両方を含む（従来の方法で入手可能な）ＪＤ入力信号は、高レベルジャマーの検出のためにＪＤに送信される。ジャマーレベルが予め決められたスレショルドＴＨを超える場合は、ＪＤ割り込み信号がＪＤによって生成されてＡＧＣ回路に送信される。ＡＧＣ回路（幾つかの実施形態においては、ＤＳＰ又はその他の適切なデータ処理回路において実装される）は、ＡＧＣ回路への入力として、ＪＤ割り込み信号、及び、現在のＬＮＡ利得状態２１０、現在のＤＶＧＡ利得状態２２０、及び現在のエネルギー推定値２３０を受信する。ＡＧＣ回路の出力は、該当するＡＧＣテーブルに基づく、更新されたＬＮＡ利得状態２１０Ｕ、更新されたＤＶＧＡ利得状態２２０Ｕ、及び新しいＪＤスレショルド値である。これらのＡＧＣ出力は、上記の様々なＡＧＣ入力に基づいて生成される。ＡＧＣ回路は、モード１及びモード２と関連づけられたパラメータを提供するＡＧＣテーブルを組み入れている。例えば、受信機が現在モード１（高感度状態）にあり及び高レベルのジャマーの存在を示すためにＪＤ割り込み信号がＨＩＧＨ（高）をアサートされる場合は、ＡＧＣ回路は、モード２を選択し、モード動作２と関連づけられたＡＧＣテーブルに基づいて更新されたＬＮＡ利得状態２１０Ｕ、更新されたＤＶＧＡ利得状態２２０Ｕ、及びＪＤスレショルドを該当する値に設定する。同様に、例えば、受信機が現在モード２（高直線性状態）にあり、及び、ＪＤ割り込み状態が、ＪＤの割り込み状態ビットのポーリング期間である予め決められた期間（ＪＤ解除期間と呼ばれ以下においてさらに説明される）の間ＬＯＷ（低）状態に留まる場合。これは、高レベルのジャマーの不在を示し、このため、ＡＧＣ回路は、モード１を選択し、モード動作１と関連づけられたＡＧＣテーブルに基づいて更新されたＬＮＡ利得状態２１０Ｕ、更新されたＤＶＧＡ利得状態２２０Ｕ、及びＪＤスレショルドレベルを該当する値に設定する。
【００１８】
幾つかの実施形態においては、各ジャマー検出器（ＪＤ）は、そのＪＤのためのスレショルド値を保有するそれ自体の関連づけられたスレショルドレジスタを有する。幾つかの実施形態においては、共通のスレショルドレジスタは、各ＪＤのための各々のスレショルド値を含む。
【００１９】
一態様においては、モード２  ＬＮＡ  １１０は、複数の利得状態を有する。一例においては、モード２  ＬＮＡは、雑音指数を犠牲にした３つの利得状態Ｇ１、Ｇ２、及びＧ３を有し、ここで、利得は降順であり及びＩＰ３及びＰ１ｄＢは昇順である。幾つかの実施形態においては、モード２は、受信機直線性要求に基づき、図３において現れるように、２つのその他の追加の利得状態Ｇ４及びＧ５、アドバンスト・リタード切り替えポイント（ａｄｖａｎｃｅｄ  ｒｅｔａｒｄ  ｓｗｉｔｃｈ  ｐｏｉｎｔ）を有することができる。ＡＧＣ回路の詳細に依存し、モード２  ＬＮＡ  １１０の利得状態は、ＡＧＣ切り替えポイントの交差（ｃｒｏｓｓｉｎｇ）に依存して設定される。幾つかの実施形態においては、モード１  ＬＮＡ  １２０は、複数の利得状態を有する。幾つかの場合においては、モード１及びモード２に関する高利得状態における直線性要求は同じであるため、高利得状態切り替えポイントが結合される。この切り替えポイントの結合は、複雑さを低減させる。
【００２０】
幾つかの実施形態においては、ＡＧＣは、２つのＪＤノードにそれぞれ対応する２組のＡＧＣルックアップテーブルを含む。一例において、モード１に関しては、利得状態Ｇ０から利得状態Ｇ１への移行のためのルックアップテーブル切り替えポイント（ＳＰ）スレショルドは、約−８０ｄＢｍである。利得状態Ｇ０は、モード１における低雑音指数、高利得ＬＮＡ経路に対応する。一例において、モード２に関しては、利得状態Ｇ０からＧ１への移行のためのＡＧＣルックアップテーブルＳＰスレショルドは、非常に低く設定され、例えば、約−２００ｄＢｍに設定され、このため、有効なことに、利得状態Ｇ０はスキップされ、利得状態Ｇ１はより低い入力信号レベル状態においてアクティブである。
【００２１】
図３は、切り替えポイント（ＳＰ）及び利得状態に関する２つの受信機モードのための状態遷移図を示す。上側の線は、モード１に関する状態遷移を示し、下側の線は、モード２に関する状態遷移を示す。図４は、（図３の利得状態と関連づけられた）受信機利得レベルをモード１（高感度）及びモード２（高直線性）の両方のための入力ＲＦレベルの関数として示す。図５は、（図３の利得状態と関連づけられた）受信機雑音指数レベルをモード１（高感度）及びモード２（高直線性）の両方のための入力ＲＦレベルの関数として示す。各モードの各利得状態は、関連づけられた利得レベル及び関連づけられた雑音指数レベルを有する。図４及び５において、モード１パラメータは、実線で示され、モード２パラメータは破線で示される。
【００２２】
幾つかの実施形態においては、ＡＧＣにおけるＳＰルックアップテーブルスレショルド設定は、モード間で切り替わるときに更新される。
【００２３】
図６に示されるように、受信機動作は、概して、バーストモード及び連続モードの両方に関する幾つかの状態を特徴とする。パワーアップ状態６０１は、電源が投入されるときのコールドスタートとも呼ばれ（連続モード及びバーストモードの両方に共通する）。スリープ状態６０２から出る場合において、受信機は、活動なしの継続時間後にウェークアップ（ｗａｋｅｕｐ）してアクティブ状態になる（バーストモード）。電力節約（スヌーズｓｎｏｏｚｅ）状態６０３は、信号がＲＦＩＣを介してＢＢによって受信され、オフエア（ｏｆｆ  ａｉｒ）受信が終了していた、すなわち、ＲＦバーストが終了し、電力を節約するためにＲＦＩＣの電源がプロセッサによって切られ、ベースバンド回路及びプロセッサのみが受信されたデータを処理するためにアクティブであるバーストモード動作状態である。スヌーズは、アクティブ状態とスリープ状態の間の中間状態である。デジタル信号プロセッサ（ＤＳＰ）は、信号が受信され後にその信号を処理し、ＲＦ信号はオフである（バーストモード）。アクティブ状態６０４は、（連続モード動作及びバーストモードの両方に共通する）信号を受信する。
【００２４】
バーストモードに対する遷移は以下の通りである。
【００２５】
ａ．コールドスタート（初期化プロセス）
ｂ．アクティブモード
ｃ．スヌーズ
ｄ．スリープ
ｅ．ウェークアップ（初期化プロセス）
ｆ．アクティブモード
ｇ．スヌーズ
ｈ．スリープ
電源切断が起動された場合は、受信機の電源が切られる。
【００２６】
パワーアップ状態
一例においては、パワーアッププロセスは、ジャマー検出を伴って動作中に（図７に示されるような）次のステップを有する。
【００２７】
＊  ７０１における初期化
o  無線周波数集積回路（ＲＦＩＣ）設定を初期化する
o  ＩＮ＿ＥＮＡＢＬＥを低（割り込み抑止）に設定することによってＪＤ割り込みをマスキングする
o  ＪＤを無視する
＊  ７０２においてモード２の強力ジャマースレショルドがローディングされる
o  パーアップ時点で、ＲＦＩＣが設定されるときに
モード２スレショルド（ＴＨ２）が設定される。
【００２８】
これの１つの目的は、未知の環境にあるときのコールドスタート時に保護モード（モード２）において電源を投入することである。代替として、ウェークアッププロセスは、モード１において開始することができ、強力なジャマーが存在する場合は、ＪＤからの割り込みに基づく高速着手動作が受信機をモード２に移行させる。この手法は、モード２の解除時間が回避されるため、環境が弱いジャマーを有する場合にＧ０においてより長い高感度時間が可能であることを提供する。
【００２９】
＊  ７０３においてＪＤ割り込み状態ビットをポーリングする。データプロセッサ、例えば、ＤＳＰ（又はその他のタイプのデータプロセッサ）、は、従来において、対応する割り込みイベントの発生、この場合はジャマー検出器ＪＤによる対応するＪＤ割り込み信号の起動、に応答してレジスタ内の割り込み状態ビットを設定する（図２も参照）。割り込み状態ビットは、対応する割り込み信号がマスキングされる（ディスエーブルにされる）場合でも設定され、このため、ＤＳＰは、割り込み信号の起動に応答して割り込み処理プロセスにトラップ（ｔｒａｐ）しない。
【００３０】
o  バーストの開始時に各ポールの前に割り込み状態ビットをデアサートする（ｄｅ−ａｓｓｅｒｔ）（割り込み状態ビットが“０”である）。
【００３１】
o  ＤＳＰが、例えば、１秒以内に割り込み状態ビットに対するポーリングサイクルを実施する。
【００３２】
＊  連続モード例において、割り込み状態ビットが２５０ｍｓｅｃごとに４回検査される。
【００３３】
＊  図８は、ＮのＭｅｄｉａＦＬＯ論理チャネル（ＭＬＣ）の従来のＦＬＯフレームを示す。図８に示される各ＭＬＣタイムスロットは、コンテンツチャネルである。例えば、異なるＴＶチャネルに切り替わることは、異なるＭＬＣスロットに切り替わることを意味する。幾つかのコンテンツチャネルは、複数のＭＬＣスロットを占めることができる。バーストモードにおいては、例えば図８に示されるようにフレーム内の最後のバースト時の割り込み状態ビットを検査することによってＮの連続するフレームがポーリングされる。図８に示される例においては、フレームの概算の長さは２５０ｍｓｅｃである。スーパーフレームは、図１３に示されるように４つのフレームを含み、このため、スーパーフレームは１秒である。従って、状態ビットが１秒のフレームにおいて検査される４つの可能なイベントが存在し、このため、ポーリングレートは４Ｈｚである。
【００３４】
o  ７０４においてＤＳＰがポーリング結果を収集する。例えば、
＊  例えば、３つのスーパーフレームから成る３つの連続するポーリングサイクル後に、各フレームの最後のＭＬＣを観察中に（ＦＬＯ例においては１つのスーパーフレームごとに割り込み状態ビットに関して４つのＭＬＣ結果が存在し、従って、３秒間に１２の結果であり、このため、１２のポーリング結果は、３つのサブフレーム及び３秒の解除時間に対応する）、７０５において割り込み状態ビットが“０”に留まり、強力なジャマーが３秒間存在しないことを意味する場合は、ＤＳＰは、７０６においてＲＦＩＣをモード１（高感度）に設定する。
【００３５】
＊  割り込み状態ビットが３つの連続するポーリングサイクル中のある時点に“１”に戻されたことを７０５においてポーリングが示し、相対的に強力なジャマーが依然として存在することを意味する場合は、ＤＳＰは、ＲＦＩＣをモード２に維持する（７０８）。
【００３６】
＊  ７０６においてモード１にある場合に、
・  モード１スレショルド（ＴＨ１）をローディングする
・  割り込みマスクを除去する
上記の技法は、順方向リンク専用（ＦＬＯ）システムを一例として説明されている。その他のタイプのＴＤＭＡ及びバーストモードシステムにおいてはその他の実施形態がこれらの技法に対して当てはまる。
【００３７】
様々な実施形態間においては、
・  バースト継続時間が異なる
・  ポーリング再試行回数が異なる
・  ポーリングレートが異なる
・  連続するポーリングサイクル数が異なる
・  ＤＳＰ以外のデータプロセッサが用いられる
・  モード２ジャマー検出によって用いられる総ポーリング時間が異なるスリープ状態外
一例において、図６のスリープ状態６０２から出ているときには、（図９に示されるように）次のステップが採用される。
【００３８】
４  最後のジャマー検出履歴に基づいてモード２又はモード１のスレショルドがローディングされる。例えば、最後の３つのポーリングサイクル結果が決定マーカーとして格納される。（ＦＬＯの場合は、３秒以内に収集された４つの結果から成る３つのサイクは、ＪＤ割り込み状態ビットの１２のサンプルを提供する。モード１スレショルド情報をローディングすることをトリガするためにすべてが“０”でなければならない。）
上記の技法は、順方向リンク専用（ＦＬＯ）システムを一例として説明されている。その他のタイプのＴＤＭＡ及びバーストモードシステムにおいてはその他の実施形態がこれらの技法に対して当てはまる。
【００３９】
様々な実施形態間においては、
o  バースト継続時間が異なる
o  ポーリング再試行回数が異なる
o  ポーリングレートが異なる
o  連続するポーリングサイクル数が異なる
o  保持されるポーリング結果履歴量が異なる
o  ＤＳＰ以外のデータプロセッサが用いられる
o  モード２ジャマー検出によって用いられる総ポーリング時間が異なる
ＲＦＩＣは、スリープモードからウェークアップ時には、ジャマー履歴に基づいてモード２又はモード１において設定することができる。この履歴は、以前のポーリング中に格納される。ＲＦＩＣは、履歴に従って特定のモードでウェークアップし、以下において説明されるように異なる活動を行う。
【００４０】
o  モード２
＊  ９０１において割り込みをマスキングする
＊  ＲＦＩＣが設定されるときに９０２においてモード２スレショルド（ＴＨ２）を設定する
＊  ９０３において割り込み状態ビットをデアサートする（割り込み状態ビットが“０”である）。
【００４１】
＊  ９０４においてジャマー状態をポーリングし、９０５においてポーリング結果を収集し、及び９０６においてジャマー履歴を作成する
o  モード１
＊  ＲＦＩＣが設定されるときに９０７においてモード１スレショルド（ＴＨ１）を設定する。
【００４２】
＊  ９０８において割り込みをイネーブルにする。
【００４３】
＊  ９０９及び９１０において示されるように、割り込みが受信されるまでモード１で動作する。
【００４４】
＊  ９１０において割り込みが受信された場合は、９１１においてモード２に行く。
【００４５】
アクティブモード状態
ＲＦＩＣ受信機（又はいずれかの種類の受信機）は、バーストモードにおいて及び連続モードにおいて動作することができる。受信機がデータをアクティブに受信中であるモードは、アクティブモードと定義される。アクティブモードは、（例えば、ＴＤＭＡにおけるような）バースト又は連続であることができる。バーストモード又は連続モードのいずれにおいても、受信機は、モード１又はモード２のいずれでも動作することができる。アクティブモード状態中には、モード１（高感度及び低直線性）からモード２（高直線性及び中度の感度）への移行が生じることができる。
【００４６】
ここにおける例は、変化するバースト継続時間を有するバーストモードで動作するＦＬＯ規格に関して実証される。しかしながら、（以下に記載される）幾つかのパラメータに対して何らかの変更を行うことが望ましいことがあるが、説明される技法は、あらゆるバースト規格に対して及びあらゆる連続受信規格に対して適用可能であることを当業者は理解するであろう。
【００４７】
＊  履歴を累積するためのポールの異なる数
＊  以下のような動作のシナリオ及び環境に基づいて解除時間を定義する
o  移動型
o  静止型
o  静かである（ｑｕｉｅｔ）
o  ジャマーが多い
＊  スロット当たりのジャマーのサンプルの定義（割り込みがマスキングされている間における割り込み状態ビットに関するポーリング活動）
モード１からモード２への移行
モード１からモード２に移行するプロセスの例が図１０に示され、以下において説明される。
【００４８】
１００１においてＪＤが（積分結果がジャマーを示すことに起因して）割り込み状態ビットを“１”とすることをアサートする。
【００４９】
＊  割り込み状態ビットがマスキングされない。
【００５０】
＊  １００２においてＤＳＰ割り込みコントローラが割り込みの立ち上がりエッジを検知し及び割り込みイベントを報告する。
【００５１】
＊  １００３においてＤＳＰが利得状態の状況を検査する。
【００５２】
＊  １００４において利得状態（ＧＳ）がＧ０≦ＧＳ≦Ｇ１内でない場合は、割り込みを無視する。
【００５３】
＊  １００４においてＧ０≦ＧＳ≦Ｇ１である場合は、動作は１００５に進む。
【００５４】
＊  １００５においてＤＳＰが割り込みをマスキングする。
【００５５】
＊  １００６において、ＤＳＰがモード２  ＡＧＣテーブルに切り替わり、テーブルからの利得状態に基づいてスレショルドＴＨ２をローディングする。
【００５６】
＊  １００６において、ＤＳＰがモード２  ＡＧＣテーブルに切り替わり、テーブルからの利得状態に基づいてスレショルドＴＨ２をローディングする。
【００５７】
＊  １００７において、ＤＳＰが、ＪＤ状態ビットにおける偽アラームを回避するため、すべての設定が行われた後に割り込み状態ビットをデアサートする。
【００５８】
＊  １００８においてＤＳＰが割り込み状態ビットのポーリングを行う。例えば、ＦＬＯ規格を用いて、各々１秒から成る３つのポーリングサイクルを実行する。
【００５９】
＊  １００８における３つの連続するポーリングサイクル後に、割り込み状態ビットに関するすべてのＮの結果が“０”である場合は、モード１が保持される。
【００６０】
＊  １００８におけるポーリングが、割り込み状態ビットが“１”に戻された（すなわち、ジャマーが依然として存在する）ことを示す場合は、１００９においてＤＳＰが割り込み状態ビットをデアサートし、１０１０において（ＦＬＯ例の場合の１２の結果を収集するために）割り込み状態ビットの３回の追加のポーリングサイクルを実行する。
【００６１】
＊  １０１０におけるポーリング後に、すべてのＮの割り込み状態ビット結果が“０”である場合は、モード１が保持される。そうでない場合は、モード１からモード２に変更する。
【００６２】
モード２からモード１への移行
モード２からモード１に移行するプロセスの例が図１２に示され、以下において説明される。
【００６３】
＊  （高感度）モード１への移行は、ＪＤポーリング履歴に基づく。例えば、割り込み状態ビットに関する１２の連続するポーリング結果が“０”（すなわち、弱いジャマー）を示す場合は、ＤＳＰは、１２０２においてモード１に進むことを決定する。
【００６４】
＊  １２０３において、ＡＧＣテーブルをモード１テーブルになるように変更し、テーブルからの利得状態に基づいてモード１スレショルド（ＴＨ１）をローディングする。
【００６５】
＊  １２０４において割り込み状態ビットを“０”に設定する。
【００６６】
＊  １２０５において割り込みをイネーブルにする（割り込みマスクが除去される）。
【００６７】
＊  連続するポーリング結果の数が解除時間（例えば、３秒）を定義する。
【００６８】
o  パラメータ例
>  ２ｍｓｅｃ（ＭＬＣの最小長）のＦＬＯバースト
>  ２５０ｍｓｅｃのＦＬＯフレーム
>  １ｓｅｃのＦＬＯスーパーフレーム
>  ４つの割り込み状態ビットがフレーム内で検査される
>  ４Ｈｚのポーリングレート
>  ３秒の解除時間は、３つのスーパーフレーム（合計１２フレーム）のポーリングを意味する。
【００６９】
本課題の典型的な実施形態による割り込み状態ビットポーリング履歴の累積が図１１（及び同じく図１１Ａ）において示される。履歴累積は、モード１の動作を許可するためにすべてのポーリングされた割り込み状態ビット値が“０”を示さなければならないという要求をサポートする。ポーリングは、解除時間間隔中に生じる。割り込み状態ビットが“１”にアサートされる場合は、これは、ジャマーが存在することを意味する。モード１の動作を許可するためには、割り込み状態ビットが解除時間間隔全体において“０”でなければならない。割り込み状態ビット値は、ポーリング中に読み取られる。各割り込み状態ビット結果は、積分時間後にＪＤによって生成される。所定の解除時間間隔中におけるポーリング履歴の累積は、ジャマーの存在又は不在を示す。ポーリングプロセスと関連づけられた解除時間間隔は、フェージング及び低速のフラットフェージングの影響を回避するために意図的に低速である。
【００７０】
ポーリングプロセス中には、プロセッサは、（マスキングされている場合は）割り込みを直接観察しない。ポーリングプロセスが代わりに実行される。解除時間間隔中におけるポーリングの履歴全体が、すべてのポーリングされた割り込み状態ビット値が“０”であったことを示すことが決定された場合は、その時点において、モード１に移行し及びモード１ＡＧＣテーブルからの利得状態に基づいてモード１動作のための要求されるＲＦＩＣ設定を実装後に、割り込みマスクが除去され、プロセッサが割り込みを直接観察する（これは、モード１への切り替えである）。幾つかの実施形態においては、割り込み読み取り及び反応は、一定の定義された利得状態、例えば、モード１におけるＧ０、Ｇ１、Ｇ２、のみに関して生じる。モード１又はモードのいずれかに関するより高い利得状態においては、ＪＤは無視され、割り込み信号の直接的な観察及び割り込み状態ビットのポーリングのいずれも行われない。例えば、受信機がモード１の利得状態４にある場合は、利得状態４のＡＧＣ高減衰が受信機をジャマーから既に保護するため、割り込みをマスキングすることができる。他の例は、モード２の利得状態４であり、すなわち、該当するＡＧＣ切り替えポイントを結合することができ、従ってモード切り替えは何の利点も提供しないため、モード１への切り替えは必要ないことがある。
【００７１】
ジャマー検出は、ジャマーが存在しない環境の例を利用して可能な限り感度を向上させることを試みる。図１１及び１１Ａは、モード２解除プロセス中に生じる割り込み状態ビットポーリングにおける時間を節約する方法を実証する。割り込み状態ビットが累積されるのに従い、それらのビットのうちの１つが図１１（１１１及１１２を参照）及び図１１Ａに示されるように“１”を示す場合は、解除時間は、自動的にリセットされ、割り込み状態ビットの新しい履歴が収集される。すべての割り込み状態ビットが“０”を示した瞬間に（１１３参照）、プロセッサは、モード１に切り替わり、割り込みマスクを除去する。この動作は、時間を節約する。より具体的には、モード２に留まる決定が所定の解除時間間隔内でのポーリングの終了時に（例えば、１１１又は１１２よりも後の時間に）行われた場合は、１１３におけるモード１に切り替わる最終決定は、図１１に示されるよりも後に生じる。“１”の単一の割り込み状態ビット値は解除時間間隔に関するポーリング履歴全体を不適格とするため、割り込み状態ビットポーリング中における“１”の最初の発生時点で新しい解除時間間隔を開始させることができる。上述され及び図１１に示されるようにプロセスをパイプライン化することは、解除時間間隔自体を短縮することなしにモード２からモード１への切り替えへのより短時間での収束（ｃｏｎｖｅｒｇｅｎｃｅ）を達成させる。
【００７２】
以下の説明は、受信機が高利得状態にあるときの高速着手／低速解除ＡＧＣ回路の例を示す。
【００７３】
＊  受信機が高利得状態にある（ここで用いられる場合においては、相対的に高い信号減衰状態を意味する）、例えば、モード１に関してはＧ２以上又はモード２に関してはＧ３以上（以下においてはＧ３（＋）とも表示）であるときには（図４も参照）、割り込みがマスキングされ、割り込み状態ビットのポーリングは実行されない。
【００７４】
＊  受信機が（ＡＧＣの指示に従い）モード２においてＧ２に移行する予定であるときには、以下が生じる。
【００７５】
o  モード２にある場合
＊  モード２においてＧ２のＪＤ比較器スレショルド基準レベルをローディングする。（Ｇ３（＋）からＧ２への移行と関連づけられた信号減衰の低下がＪＤ比較器スレショルドをより高くする、すなわち、Ｇ２のＪＤスレショルドは、Ｇ３のＪＤスレショルドよりも高い。）
＊  割り込み状態ビットをデアサートする
＊  割り込みマスクを維持する
＊  ポーリングを行う
＊  受信機が（ＡＧＣの指示に従い）モード１においてＧ１に移行する予定であるときには、以下が生じる。
【００７６】
o  モード１にある場合
＊  （セットアップ中における偽アラームを防止するために）ＪＤ割り込みをマスキングする。
【００７７】
＊  モード１においてＧ１のＪＤ比較器スレショルド基準レベルをロ  ーディングする。（Ｇ２（＋）からＧ１への移行と関連づけられた信号減衰の低下がＪＤ比較器スレショルドをより高くする、すなわち、Ｇ１のＪＤスレショルドは、Ｇ２のＪＤスレショルドよりも高い。）
＊  割り込み状態ビットをデアサートする。
【００７８】
＊  割り込みマスクを除去する。
【００７９】
ＦＬＯタイミングを有するバーストモード動作の一例
ＦＬＯ規格背景
以下の説明は、ＦＬＯタイミングのためのバーストモードにおけるジャマー検出器を有する適応型デュアルモード高速着手／低速解除ＡＧＣ回路の動作の例を示す。
【００８０】
ジャマー検出器高速着手／低速解除ＡＧＣ回路は、バーストモードで動作する。以前の連続するバーストのポーリング履歴が保存される。ＦＬＯバーストモード動作は、バーストモード環境の単なる一例である。ポーリングパラメータは、プログラミング可能である。
【００８１】
図１３は、以下の定義を有するスロッテッドモード（ｓｌｏｔｔｅｄ  ｍｏｄｅ）としてのＦＬＯ規格の一例を示す。
【００８２】
・  サンプル  −      時間の最小単位。５ＭＨｚチャネルに関しては、システムのベースバンドサンプルレートは、５５．５ＭＨｚであり、このため、各サンプルは、継続時間が０．０１８マイクロ秒（１８ｎｓ）である。６ＭＨｚ、７ＭＨｚ及び８ＭＨｚモードに関しては、システムのベースバンドサンプルレートは、各々６６．６ＭＨｚ、７７．７ＭＨｚ及び７４ＭＨｚであり、サンプル時間は、各々〜１５ｎｓ、〜１２．８７ｎｓ、及び〜１３．５ｎｓである。
【００８３】
・  シンボル  −      サンプルの集合。各シンボルは、アクティブキャリアと、サイクリックプリフィックスと、ウィンドウイング（ｗｉｎｄｏｗｉｎｇ）と、を含む。一例においては、シンボルの総継続時間は、８３３．２５マイクロ秒である。最小のシンボルは、８ＭＨｚ帯域幅（２５６＋２０４８＋１７）＊１３．５ｎｓ）＝３１．３３μｓｅｃにおける２Ｋ高速フーリエ変換（ＦＦＴ）モードを対象とする。
【００８４】
・  ＭＬＣスロット  −      ＭｅｄｉａＦＬＯ論理チャネル、受信されるべきデータを含む時間が単位の可変スロット。各ＭＬＣスロットは、コンテンツチャネルである。例えば、異なるＴＶチャネルに切り替えることは、異なるＭＬＣスロットに切り替えることを意味する。幾つかのコンテンツチャネルは、複数のＭＬＣスロットを占めることができる。ＭＬＣスロットの継続時間は、コンテンツのデータレートに依存し、数シンボル乃至数百シンボルの範囲であることができる。
【００８５】
・  フレーム  −      １つのＲＦチャネルにおけるすべてのＭＬＣスロットの集合。一例においては、各フレームは、約２５０ミリ秒である。
【００８６】
・  スーパーフレーム  −      スーパーフレームは、時間の最大単位である。例えば、スーパーフレームは、４つのフレーム、パイロット及びオーバーヘッド情報シンボル（ＯＩＳ）のための１８のシンボル、及びパイロットをポジショニングするための２乃至１４のシンボルの集合である。各スーパーフレームは、正確に１２００のシンボルを含み、１秒間続く。
【００８７】
ＦＬＯのためのＪＤ実装の一例
デジタル積分の説明
ＦＬＯ環境のためのジャマー検出器の実装の一例が図１４に関して説明される。この例は、スロッテッドモード又は時分割多元接続（ＴＤＭＡ）とも呼ばれる、バーストモードのためのＪＤアルゴリズムを実証する。様々な実施形態は、様々なバーストモード（ＴＤＭＡ）規格で動作する。この例は、ＮＢ  ＪＤ（狭帯域ジャマー検出器）の動作を説明するが、ＷＢ  ＪＤ（広帯域ジャマー検出器）によって実装することができる。さらに、ＪＤデジタル積分器（ｄｉｇｉｔａｌ  ｉｎｔｅｇｒａｔｏｒ）自体は、様々な方法で実現させることができる。
【００８８】
１つ以上のＪＤの時定数は、ＪＤデジタル積分器の積分期間によって定義される。
【００８９】
＊  カウンタＮｐは、５１２のＴＣＸＯ（温度補償型水晶発振器）サイクルをカウントする。
【００９０】
＊  ＪＤＣ１又はＪＤＣ２カウンタは、１６の連続するＮｐサイクルをカウントする。ＪＤＣ１及びＪＤＣ２カウンタは、入力信号がジャマー検出スレショルドを超えている状態でＮｐカウンタが成功裏の５１２カウントサイクルを何回行うかを測定する。ＪＤＣ１は、隣接するジャマーに関するスレショルドに対応し、ＪＤＣ２は、オルターネートジャマー（ａｌｔｅｒｎａｔｅ  ｊａｍｍｅｒ）に関するスレショルドに対応する。この例において割り込みを達成させるためには、ＪＤＣ１又はＪＤＣ２は、Ｎｐカウンタの５１２カウントサイクルの１６回の成功事例をカウントすべきである。
【００９１】
＊  ＴＣＸＯ周波数は、約１９．２ＭＨｚである。
【００９２】
積分期間Ｔは、方程式１．１によって与えられ、図１４において示され、ＪＤ積分プロセスは、ＪＤ割り込みを発生させるためのカウント値の累積（Ｎｐカウント値にＪＤＣ１又はＪＤＣ２カウント値を乗じた値）であるとみなされる。
【数１】
2011530232.tif 000002
【００９３】
バーストモードでの動作のためのＪＤに関する考慮事項
最小のＭＬＣスロット継続時間は、ＦＬＯに関しては２ｍｓｅｃである。これは、ＪＤの最小の積分期間よりも約４倍長い。従って、割り込み状態ビットサンプリングは、ＭＬＣスロットの最後に発生する（図８も参照）。これは、ポーリングプロセス中における信頼できる、安定した割り込み状態ビット読み取りを保証する。ジャマー検出プロセスは、最短で４２６μｓｅｃ以内に収束する（方程式１．１）。信号がランダムである場合は、収束は、信号ピーク対平均の性質に起因して約１．５ｍｓｅｃを要することがある。従って、説明されたように、割り込み状態ビットの観察は、ＭＬＣの終了時に発生する。一定の最小値までのバーストサイズに基づいて収束時間を調整するために（例えば、上記のカウンタ値を設定することによって）デジタル積分時間を定義する柔軟性を用いることができる。この最小値は、偽アラームと検出誤りの統計比によって定義される。
【００９４】
安定した読み取りのために、割り込み状態ビットポーリングは、ＭＬＣスロットが短いバーストである場合はそれの最後に行われる。ＭＬＣスロットが長い継続時間を有する場合は、同じＭＬＣスロットに対して幾つかのポールを行う任意選択肢が存在する。ＭＬＣが短すぎる場合は、そのＭＬＣにおいてはポーリングは無視され、より長い継続時間を有する他のＭＬＣが観察される。
【００９５】
ＤＳＰの過負荷を回避するために、幾つかの実施形態は、フレームの最後のＭＬＣスロットのみにおいて割り込み状態ビットポーリングを行う。しかしながら、用途に依存してフレームにおいて幾つかのポールを行うか又は最後のＭＬＣスロットにおいて１つのポール及びフレーム中央（フレームの中央にあるＭＬＣ）において１つのポールを行うことも許容可能である。これの一例が図８に示され、ここでは、割り込み状態ビットは“ＪＤ状態ビット”として表される。
【００９６】
フレームの中央のＭＬＣスロットにおいて及びそのフレームの最後のＭＬＣスロットにおいてポーリングが行われる場合は、これは、ポーリング結果の総数を２４に増加させ、フレーム当たり２つのポール結果であることを意味する。この理由は、スーパーフレーム内には４つのフレームが存在し及び解除時間例は３秒（すなわち、３つのＦＬＯスーパーフレーム）であるためである。３秒のスーパーフレーム当たりのポーリング結果の合計が２４であることは、８ＭＨｚのポーリングレートを与える。
【００９７】
プロセス
幾つかの実施形態においては、ＦＬＯフレームの最後のＭＬＣスロット（受信バースト）をポーリングすることは（図８も参照）、次を含む。
【００９８】
＊  割り込み状態ビットを読み取る。
【００９９】
＊  フレーム読み取りに関する割り込み状態ビット値（“０”又は“１”）を格納する。
【０１００】
o  これは、３つのＦＬＯスーパーフレームにおける１２の連続する状態を見るために及び次のスロット（モード１又はモード２）においてＲＦＩＣをウェークアップさせる方法に関する決定を行うために行われる。
【０１０１】
o  プロセスは、ジャマー履歴の累積である。
【０１０２】
＊  スリープモードからアクティブモードに移行する際には次の活動が生じる。（図３乃至５の利得状態の定義対入力電力を参照すること。）
o  モード１にあり、利得状態がＧ０≦ＧＳ≦Ｇ１を満たしており及びジャマーが存在しない場合は、
＊  割り込みがイネーブルにされる
＊  割り込み状態ビットがデアサートされる
ＤＳＰは、割り込みによってジャマーが知らされる。モード１における利得状態Ｇ１は、モード２における利得状態Ｇ１と比較してより高いＲＦ電力範囲で動作する。
【０１０３】
o  モード１にあり及び利得状態がＧ１＜ＧＳを満たす場合は、
＊  割り込みがディスエーブルにされる
＊  ＪＤ割り込みを無視し、ポーリングは行われない
o  モード２にあり及び利得状態がＧ１≦ＧＳ≦Ｇ２を満たす場合は、
＊  割り込みがディスエーブルにされる
＊  割り込み状態がデアサートされる
＊  ＭＬＣスロットの最後にＪＤ状態ビットを読み取る
ＤＳＰは、ポーリングによってジャマーが知らされる。
【０１０４】
o  モード２にあり及び利得状態がＧ２＜ＧＳを満たす場合は、
＊  割り込みがディスエーブルにされる
＊  ＪＤ割り込みを無視し、ポーリングは行われない
ＦＬＯに関するＪＤ高速着手／低速解除動作の一例
バーストモードで動作中のジャマー検出器が以下において説明され、上述されるようにバーストサンプリングが図８に示される。ここにおいて説明されるプロセスは、その他のＴＤＭＡ動作モードに対しても適用可能であることを当業者は理解するであろう。パラメータは調整可能であり、それらは、ＭＬＣススロット内でのポール数と、フレーム当たりのポーリングされるＭＬＣスロット数と、ＪＤがアクティブになることを開始する利得状態と、を含む。
【０１０５】
アクティブ受信バーストの前に、受信機のための初期化プロセス（ここにおいて説明される）及びセトリング時間（ｓｅｔｔｌｉｎｇ  ｔｉｍｅ）が存在する。
【０１０６】
１．受信機は、ＪＤ状態ビットの履歴に依存してモード１又は２にある。
【０１０７】
２．モード２にある場合
ａ．割り込みをマスキングする
ｂ．割り込み状態ビットを“０”に設定する
３．モード２においてウェークアップする（履歴がモード１に移行するための事例を示さなかった）。  
４．利得状態（ＧＳ）を検査する。図３乃至５は、動作モードのための利得状態及び切り替えポイントを示す。
【０１０８】
５．利得状態がＧＳ＞Ｇ２である場合は、次のフレームの最後のＭＬＣスロットまでポーリングを行わない。
【０１０９】
６．利得状態がＧ１≦ＧＳ≦Ｇ２である場合は、フレーム内の最後のＭＬＣスロットを選ぶ。
【０１１０】
ａ．ウェークアップから最後のフレームＭＬＣスロットまで、ＪＤ状態ビットを“０”に設定する。
【０１１１】
＊  ＪＤ状態ビットを無視し及びフレーム内の最後のＭＬＣスロットにおいてＪＤ状態ビットをリセットすることによってさらに加速させる。
【０１１２】
ｉ．フレーム内の各ＭＬＣスロットが観察される場合は、そのたびに状態ビットをリセットする必要がある。
【０１１３】
ｉｉ．ＭＬＣスロットの中央又はその最後の付近でＪＤ又は割り込み状態ビットが観察される。
【０１１４】
ｉｉｉ．ＭＬＣスロットが短すぎる場合は、それを無視する。
【０１１５】
ｂ．フレーム内の最後のＭＬＣスロットにおいてＪＤ状態ビットを読み取  る
ｃ．ＪＤ状態ビットを“０”に設定する
ｄ．それをフレーム読み取りインデックスに添付する
ｅ．次フレームに関してプロセスを繰り返す
７．３つのスーパーフレームにわたってプロセス（ａ乃至ｅ）を実行する。各フレームの最後における１つの割り込み状態ビットポールによって、１秒のサイクル内に４つのフレームから４つの割り込み状態ビット値が収集される。３つのスーパーフレームに関して１２の読み取りが行われる。この結果、４Ｈｚのポーリングレートで３秒になる。
【０１１６】
８．すべての１２の連続するポールがＪＤ状態＝０を報告するかどうかを決定する。（いずれかのポーリング結果が“ＪＤ状態ビット＝１”となった場合は、履歴累積が図１１及び１１Ａによって示されるように最初から再開する。）
９．いいえである場合は、モード２を維持し、利得状態は変化することがあるためステップ５から再開する。
【０１１７】
１０．上のステップ８においてはいである場合は、モード１に移行する。
【０１１８】
ａ．割り込み状態ビットを“０”に設定する
ｂ．割り込みをイネーブルにする
（次のウェークアップは、ＤＳＰが割り込みを受信しなかった場合はモード１になる。）
１１．モード１においてウェークアップするときに、
ｃ．状態ビットをリセットする（ウェークアップは“ガーベッジ”（ｇａｒｂａｇｅ）を状態ビットにローディングするため）
ｄ．割り込みをイネーブルにする
バーストモード高速着手／低速解除スイープアルゴリズムの一例
バーストモード動作下における高速着手／低速解除ＡＧＣ回路の例が説明される。この例は、ソフトウェア、ファームウェア、ハードウェア又はそれらの組み合わせにおいて実装することができる。一例においては、受信機は、スリープ継続時間から時間を“盗んで（stealing）”スリープ時間を短くすることによってスイープ（ｓｗｅｅｐ）を行うためのスペクトル解析器として用いられる。他の例においては、スリープ時間を増やすために連続動作ではなく周波数ホッピングを用いる高速スイープが行われる。しかしながら、このモードは、検出の忠実度を犠牲にすることがある。
【０１１９】
＊  受信機が、受信周波数を網羅する該当する周波数帯域にわたるＲＦスイープを行う。
【０１２０】
＊  スリープモードからのウェークアップ前にスイーププロセスを実行する。
【０１２１】
＊  重みが付けられた履歴を有する無限インパルス応答（ＩＩＲ）平均化アルゴリズムを用いてスイーププロセスを実行する。
【０１２２】
−  コールドスタート
>>  最初に、重み付き履歴を得るためにスイープをＫ回行ってその平均を求める
・例えば、Ｋ＝８、１６、３２
−  進行中
>>  ウェークアップ前に、単一のスイープを行う
>>  測定する
>>  履歴に関する平均を求める
（アクティブモード中には、ＪＤ報告は１つ以上のＪＤからであるため、スイーププロセスは発生しない。）
１  平均化ＩＩＲアルゴリズムの一例が説明される。
【数２】
2011530232.tif 000003
【０１２３】
−  Ｍは、測定されたスロットの数である。
【０１２４】
−  Ｎは、最初の電源投入時に行われるスイープの数であり、ｊ＝１である。
【０１２５】
−  １≦ｊ≦Ｍ−１は、履歴電力インデックスである
−  ｊ＝Ｍは、現在の測定値である。
【０１２６】
−  Ｃは、重み付け係数である
＊  平均化ＩＩＲアルゴリズムの他の例は、ピーク電力のためのより高い重みを用いる適応型の平均化を含む。
【０１２７】
−  Ａｖｅ＝Ｗ１ｉ＊ＡＶＥ＋Ｗ２（ｉ）＊Ｉｉｎ
−  Ｉｉｎ＞Ａｖｅの場合、
>>  Ｗ２（ｉ）＝Ｗ２（ｉ−１）＋１
>>  Ｗ１（ｉ）＝Ｗ１（ｉ−１）＋１
ここで、Ｗ１は、来歴的な電力平均のための重み係数である。Ｗ２は、現在の読み取られた電力のための重み係数であり、Ｉｉｎは、ジャマー入力電力の現在の読み取り値であり、Ａｖｅは、来歴的な平均ジャマー電力であり、ｉは、現在の状態のインデックスであり、（ｉ−１）は、以前の状態のインデックスである。図２５は、バーストモード中におけるジャマー評価及びバースト受信履歴に基づいてジャマー決定を行うプロセスの例を示す。
【０１２８】
図１５は、本課題の典型的な実施形態による適応型高速着手／低速解除応答を有するジャマー検出を実装するための動作を示す。図１５の例においては、電源投入／ウェークアップ後に、１５１１において初期の静的な設定がローディングされ、１５１でモード１において動作が開始する。幾つかの実施形態においては、１５１１における静的な設定は、ＪＤＣ１及びＪＤＣ２カウンタのためのカウント値と、様々な利得状態にある様々なジャマー検出器のためのスレショルドと、を含む。（１５２においてディスエーブル信号の任意選択の検査を行うことができる。）１５３においてモード１利得状態（ＧＳ）が検査される。ＧＳ＝Ｇ２以上である場合は、ＪＤ割り込み信号をモニタリングする必要がなく、１５４においてモード１のための動的なパラメータ更新がローディングされる。１５３においてＧＳ＜Ｇ２である場合は、１５５及び１５６において狭帯域ジャマー及び広帯域ジャマーに関するＪＤ割り込み信号がモニタリングされる。割り込み信号１５５又は１５６のいずれかの起動は、１５７におけるすべての割り込み状態ビットのリセット及び割り込みマスキングをトリガする。これは、１５８において示される。１５５又は１５６において割り込み信号が存在しない場合は、１５９において同時並行動作（ＣＲＤ）ジャマー検出器（ここでは、ソフトウェアジャマー検出器又はＣｈＯｒｄとも呼ばれる）がアクティブである場合にもモード２への移行が生じる。動作は、ジャマー検出割り込み１５５、１５６又は１５９のいずれもトリガしない場合は１５４においてモード１に留まる。
【０１２９】
１５０１においてモード１からモード２への移行が継続し、モード２のための動的なパラメータ更新を伴う。（１５０２においてディスエーブル信号の任意選択の検査を行うことができる。）１５０３においてモード２ＧＳ＞Ｇ２である場合は、割り込み状態ビットをポーリングする必要がなく、１５０１において動的なパラメータ更新が行われる。１５０３においてＧＳ＝Ｇ２以下である場合は、３つのジャマー検出器のための割り込み状態ビットのポーリングが開始する（１５０４乃至１５０６）。１５０７において解除時間を通じてすべての累積されたポーリング結果が“０”である場合は（１５０８参照）、動作は、１５０９においてモード１（ＪＳＴＴＳ＝１）に移行する。１５０４乃至１５０６におけるいずれかのポーリングが“１”である場合は、１５１０において、すべての以前のポーリング履歴が無視され、すべてのＪＤのためのポーリングが再開される。次に、１５０１においてモード２のための動的なパラメータ更新が生じる。
【０１３０】
１５０７においてすべての累積されたポーリング結果が“０”であるが、１５０８において解除時間がまだ経過してない場合は、各割り込み状態ビットポール後に１５０１においてモード２のための動的なパラメータ更新が生じる。幾つかの実施形態においては、動的なパラメータ更新１５０１は、次のＭＬＣスロットでのデータバースト前に、図８の陰影付きの時間間隔中に生じる。
【０１３１】
図１６は、モード２から移行するときのモード１のための動的な更新１５４を示す。図１７は、モード１が保持されているときのモード２のための動的な更新１５４’を示す。図１８は、モード１からの移行するときのモード１のための動的な更新１５０１を示す。図１９は、モード２が保持されているときのモード２のための動的な更新１５０１’を示す。図１６乃至１９のすべての動的な更新手順は、動作１６０１及び１６０３乃至１６０５、すなわち、更新中における遷移上の危険を防止するためにＪＤ割り込み信号をマスキングし（１６０１）、利得状態（１６０３）及びＪＤ比較器スレショルド（１６０４）を更新し、及びＪＤ割り込み状態ビットをクリアする（１６０５）、を共通して有する。
【０１３２】
モード１に入ったとき（図１６）又はモード１が保持されるとき（図１７）に、更新の終了時に割り込みマスクが除去される（１６０６）。モード２に入ったとき（図１８）又はモード２が保持されるとき（図１９）に、更新の終了時に割り込み信号がマスキングされる（１８０６）。
【０１３３】
モード変更が生じたときには（図１６及び１８）、新しいモードと一致させるために１６０２においてＡＧＣ切り替えポイントテーブルがそれに応じて変更される。モードが保持されるときには（図１７及び１９）、１７０２においてＡＧＣ切り替えポイントテーブルが保持される。
【０１３４】
上述される本課題とは対照的に、従来のジャマー検出器は、割り込み状態ビットポーリング履歴に基づくジャマー検出決定を行わない。本課題の幾つかの実施形態においては、ポーリングプロセスの解除時間及びその観察の分解能（ｒｅｓｏｌｕｔｉｏｎ）の両方を、データプロセッサ（例えば、ＤＳＰ）による実行のためにソフトウェアによってプログラミングすることができる。ポーリングプロセスは、連続モードジャマー及びバーストモードジャマーの両方に対して適用可能である。
【０１３５】
本課題とはさらに対照的に、従来のジャマー検出器は、（１）コールドスタートウェークアップ及びバースト受信のためのスリープモードからのウェーク（ｗａｋｅ）、等の境界状態に対処せず、（２）複数のジャマー検出器を管理せず、及び（３）連続モード及びバーストモードの両方のジャマー環境において異なる動作モードのために異なるＡＧＣ切り替えポイントテーブルを管理しない。
【０１３６】
図２０は、本課題の典型的な実施形態により図２のＪＤ装置をより詳細に図示したものである。図２０のＪＤ装置は、２つのハードウェア（ＨＷ）ＪＤ、すなわち、狭帯域（ＮＢ）ＪＤ  ２０１及び広帯域（ＷＢ）ＪＤ  ２０２を含む。図２０のＪＤ装置は、ここにおいてはＣｈＯｒｄとも呼ばれるソフトウェア（ＳＷ）ＪＤ  ２０３をさらに含む。幾つかの実施形態においては、ＳＷ  ＪＤ  ２０３は、ＡＧＣを実装する同じデータプロセッサ（マイクロプロセッサ又はＤＳＰ）によって実装される。
【０１３７】
ＨＷ  ＪＤ  ２０１及び２０２の各々は、ヒステリシス特性を提供するように設計され、各ＨＷ  ＪＤは、（１）入力信号によってトリップ（ｔｒｉｐ）されたときにジャマーが存在することを示すトリッピングスレショルド、及び（２）トリッピングスレショルドよりも低い他のスレショルドを実装する。ヒステリシス特性の利点は、次の説明から理解することができる。
【０１３８】
入力がモード１での動作中にトリッピングスレショルド（トリッピングＴＨ）をトリップした場合、その結果生じるモード２への切り替えは、上述されるようにそれに対応してより低い利得設定を生成する。上記のヒステリシス特性が存在しない（すなわち、単一のトリッピングスレショルドのみが存在する）場合は、このより低い利得設定は、入力をトリッピングスレショルドよりも低くなるまで減衰させてモード１での動作に切り替えを戻す可能性があり、他方、より高い利得設定は、入力をトリッピングスレショルドよりも上昇させてモード２での動作に切り替えを戻す可能性がある。動作は、不利なことにモード１とモード２との間で交互に切り替わるおそれがあることを理解することができる。
【０１３９】
より低いスレショルド（解除スレショルド又は解除ＴＨとも呼ばれる）を加えることによって達成されるヒステリシス効果は、モード１とモード２との間での上記の交互の切り替わりを防止するために設計される。特に、より低い解除スレショルドは、モード２でのＪＤ状態ビットの値の決定を制御するために、より高いトリッピングスレショルドの代わりに用いられる。これは、モードが交互に切り替わるのを回避する。スレショルドヒステリシスの使用は、制御システム設計において、例えば、サーモスタット動作において、よく知られており、“ヒートオン”（ｈｅａｔ  ｏｎ）状態と“ヒートオフ”（heatｏｆｆ）状態との間での希望されない交互の切り替わりを回避するために２つの異なるスレショルドが共通して用いられる。
【０１４０】
しかしながら、ＨＷ  ＪＤ２０１及び２０２の両方において、回路設計上の制約が原因で、ヒステリシスがＪＤの動作帯域（ＢＷ）の上側の周波数境界付近においてピンチオフ（ｐｉｎｃｈ−ｏｆｆ）（ＰＯ）特性を呈することになることがある。より具体的には、より高い及びより低いスレショルドは、上側のＢＷ境界付近に収束する傾向がある。これは、上記のヒステリシスピンチオフ効果を発生させ、その結果、ＨＷ  ＪＤの上側のＢＷ境界付近のヒステリシスピンチオフ領域において希望されないモードの交互の切り替わりが発生することがある。これらの２つのスレショルドは、それらが上側のＢＷ境界付近に収束するのに応じて大きくなる傾向もある。
【０１４１】
図２１は、ＨＷ  ＪＤ２０１及び２０２の各々の上側のＢＷ境界付近のヒステリシスピンチオフ領域２１０及び２１１における２つのスレショルドの増大する収束的な挙動の例を図示する。図２１に示されるように、ＷＢ  ＪＤ  ２０２の２つのスレショルドの通常の動作値は、ＮＢ  ＪＤ  ２０１の２つのスレショルドの対応する通常の動作値よりも高い。しかしながら、ＮＢ  ＪＤ  ２０１のヒステリシスピンチオフ領域２１０において、ＮＢ  ＪＤ  ２０１の増大した収束するスレショルドの両方ともが、ＷＢ  ＪＤ  ２０２の通常の動作スレショルドの両方を超える。本課題の典型的な実施形態は、ＮＢ  ＪＤ  ２０１のヒステリシスピンチオフ領域２１０におけるモード１とモード２との間での希望されない交互の切り替わりを軽減するためにこの事実を利用する。
【０１４２】
幾つかの実施形態においては、ＮＢ  ＪＤ  ２０１のヒステリシスピンチオフ領域におけるモードの交互の切り替わりの軽減は、ＷＢ  ＪＤ  ２０２の下側のＢＷ境界がＮＢ  ＪＤ  ２０１のヒステリシスピンチオフ領域と重なり合うようにＷＢ  ＪＤ  ２０２を設計することによって達成される。ＷＢ  ＪＤ２０２の通常の動作スレショルド値がＮＢ  ＪＤ  ２０１のヒステリシスピンチオフ領域におけるＮＢ  ＪＤ  ２０１のスレショルド値よりも低いという事実は、ＷＢ  ＪＤ  ２０２の通常の動作スレショルド値がＮＢ  ＪＤ  ２０１のヒステリシスピンチオフ領域において使用可能であることを保証する。従って、ＮＢ  ＪＤ  ２０１のヒステリシスピンチオフ領域において、ヒステリシス効果が確保され、モードの交互の切り替わりが回避される。
【０１４３】
ＷＢ  ＪＤ  ２０２とＮＢ  ＪＤ  ２０１との間での上述されるＢＷの重なり合いが図２０に示され、ＮＢ  ＪＤ  ２０１のＢＷは、AＭＨｚからＢＭＨｚまで拡大し、ＷＢ  ＪＤ  ２０２のＢＷはＣＭＨｚからＤＭＨｚまで拡大し、ここで、Ｃ＜Ｂ及びＤ＞Ｂである。幾つかの実施形態においては、ＮＢ  ＪＤ  ２０１とＷＢ  ＪＤ  ２０２との間（すなわち、Ｂ−Ｃの間）での上述されるＢＷの重なり合いは、予想される動作条件下における性能の観察に基づいて経験的に決定される。図２０に示されるように、幾つかの実施形態においては、ＡＧＣは、ＷＢ  ＪＤ  ２０２とＮＢ  ＪＤ  ２０１との間でのＢＷの重なり合いの所望の量を達成させるようにＷＢ  ＪＤ  ２０２を適宜構成するために、ＢＷプログラミング情報（例えば、Ｃの値）をＷＢ  ＪＤ  ２０２に提供することができる。
【０１４４】
幾つかの実施形態は、ヒステリシスピンチオフに起因するモードの交互の切り替わりを防止するために（上において詳細に説明される）モード２解除時間を選択的に長くする時間ヒステリシス技法を実装する。時間ヒステリシス技法は、モード切り替え対時間の記録を維持する。この記録がモード間での望ましくないほど過度の量の交互の切り替わりを示す場合は、モード２解除時間は、通常のモード２解除時間に対して一時的に増大される。すなわち、モード１に切り替わる前にＪＤ割り込み状態ビットがモード２において“０”に留まっていなければならない期間が延長される。例えば、幾つかの実施形態は、モード２において通常サンプリングされるよりも多い数のスーパーフレーム（例えば、４つ以上）のサンプリングを要求することによって延長された解除時間を実装する。
【０１４５】
図２２は、本課題の典型的な実施形態による時間ヒステリシス技法を実装するために実行することができる動作を示す。幾つかの実施形態においては、ＡＧＣは、図２２の動作を実行することが可能である。図２２に示されるように、２２１においてモード２に入る。この時点では、通常のモード２解除時間が有効である。２２２において、過度のモードの交互の切り替わりが生じているかどうかを決定するためにモード切り替わり記録が検査される。そうである場合は、２２３においてモード２解除時間が増大（延長）される。これで、モード２の動作は、２２４において通常通り継続するが、延長された解除時間を有する。その後は、延長されたモード２解除時間に順守した時点で、２２５においてモード１に入ることができる。２２１においてモード２に次に入った時点で、通常の解除時間が再度有効であるが、過度のモードの交互の切り替わりがモード２解除時間の増大を正当化しているかどうかを決定するために２２２においてモード切り替わり記録が検査される。幾つかの実施形態においては、２２３において解除時間が増大される量は、予想される動作条件下における性能の観察に基づいて経験的に決定される。幾つかの実施形態においては、（２２２において）過度のモードの交互の切り替わりを決定する際に用いるためのスレショルドは、予想される動作条件下における性能の観察に基づいて経験的に決定される。幾つかの実施形態においては、解除時間は、現在使用中の延長された解除時間の結果過度のモードの交互の切り替わりが引き続き生じることが決定された場合はさらに延長される。
【０１４６】
図２０を再度参照し、ＳＷ  ＪＤ  ２０３は、ＷＢ  ＪＤ  ２０２が同時並行するジャマーによってトリップされたときにモードの交互の切り替わりに対するバックアップの保護を提供する。概して、２つのタイプの同時並行するジャマー、すなわち、（１）被害を受ける受信機が提供されるマルチ無線プラットフォームからの送信（例えば、基地局へのアップリンク送信）に起因して被害を受ける受信機内に漏入する送信ジャマー、及び（２）被害を受ける受信機における例えば基地局からのダウンリンク受信に起因して被害を受ける受信機内に漏入する受信ジャマー、が存在する。該同時並行するジャマーは、被害を受ける受信機が装備されるプラットフォームにおいて生じるスケジューリングされた送信及び受信に対応するため、ＳＷ  ＪＤ  ２０３は、それらの存在を概して知っている。
【０１４７】
図２３は、ＷＢ  ＪＤ  ２０２のピンチオフ領域において作用する同時並行のジャマーに起因して発生することがあるモードの交互の切り替わりを回避するために本課題の典型的な実施形態によりＳＷ  ＪＤ  ２０３によって実行することができる動作を示す（図２１も参照）。２３０においてアップリンク送信（Ｔｘ  ＵＬ）が発生している場合は、２３１において、モード２が選択されてモード１が禁止される。２３０においてアップリンク送信が発生していない場合は、ダウンリンク受信（Ｒｘ  ＤＬ）が発生しているかどうかが２３２において決定される。発生していない場合は、２３３においてモード１とモード２との間での切り替えが通常どおりに許可され、動作は２３０に戻る。
【０１４８】
２３２においてダウンリンク受信が発生している場合は、受信周波数（これについて知ることは、受信機において従来通りに可能である）がＷＢ  ＪＤ  ２０２のヒステリシスピンチオフ領域内に存在するかどうかが２３４において決定される。いいえ、である場合は、２３３において通常のモード切り替えが許可される。受信周波数がＷＢ  ＪＤのヒステリシスピンチオフ領域内にある場合は、受信の（従来通りに入手可能な）ＲＳＳＩが、ヒステリシスピンチオフ領域内のＷＢ  ＪＤスレショルドをトリップすることが可能な信号強度範囲内にあるかどうかが２３５において決定される。いいえである場合は、２３３において通常のモード切り替えが許可される。２３５において、受信のＲＳＳＩが、ヒステリシスピンチオフ領域内のＷＢ  ＪＤスレショルドをトリップすることが可能な信号強度範囲内にある場合は、２３６において、モード２が選択され、モード１が禁止される。
【０１４９】
ダウンリンク受信中にモード２が選択され及びモード１が禁止される間に、２３７において受信のＲＳＳＩがＲＳＳＩスレショルド（ＴＨ）と比較される。ＲＳＳＩがスレショルドを超える場合は、２３６においてモード２の選択及びモード１の防止が維持される。２３７においてＲＳＳＩがスレショルドを超えない場合は、２３３においてモード切り替えが通常どおり許可される。幾つかの実施形態においては、ＲＳＳＩスレショルドは、予想される動作条件下における性能の観察に基づいて経験的に決定される。幾つかの実施形態においては、２３７において用いられるスレショルド値は、２３５におけるＲＳＳＩ決定基準としても用いられる。
【０１５０】
図２０は、幾つかの実施形態においては、ＳＷ  ＪＤ ２０３が、ダウンリンク受信周波数及びＲＳＳＩ、さらにはアップリンク送信及びダウンリンク受信が発生するときに関する指標（ｉｎｄｉｃａｔｉｏｎ）２０５を入力として受信することを示す。これらの入力によって表される情報は、被害を受ける受信機が常在するプラットフォームにおいて従来通りに入手可能である。
【０１５１】
図２０は、幾つかの実施形態においては、ＡＧＣが２０８において（例えば、ＡＧＣを実装するプロセッサのジャマー制御部からの）構成選択情報を受信することも示す。構成選択情報２０８は、上述されるヒステリシスピンチオフ軽減技法のうちのいずれか１つ又はいずれかの組み合わせを実装するようにＡＧＣに命令することができる。図２４に示されるように、幾つかの実施形態においては、ＡＧＣは、ヒステリシスピンチオフ軽減技法のうちのいずれか１つ、２つ又はすべての３つを選択するために構成選択情報２０８に応答し、それにより７つの可能なヒステリシスピンチオフ軽減戦略のうちのいずれかの所望の１つの実装を提供する構成選択論理２４０を含む。
【０１５２】
当業者は、情報及び信号は様々な異なる技術及び技法のうちのいずれかを用いて表すことができることを理解するであろう。例えば、上記の説明全体を通じて参照されることがあるデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場、磁粒子、光学場、光学粒子、又はそれらのあらゆる組合せによって表すことができる。
【０１５３】
ここにおいて開示される実施形態と関係させて説明される様々な例示的論理ブロック、モジュール、回路、及びアルゴリズム上のステップは、電子ハードウェア、コンピュータソフトウェア、又は両方の組み合わせとして実装可能であることを当業者はさらに理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に例示するため、様々な例示的コンポーネント、ブロック、モジュール、回路、及びステップが、各々の機能の観点で一般的に上述されている。該機能がハードウェアとして又はソフトウェアとして実装されるかは、全体的システムに対する特定の用途上の及び設計上の制約事項に依存する。当業者は、説明されている機能を各々の特定の用途に合わせて様々な形で実装することができるが、該実装決定は、本開示の適用範囲からの逸脱を生じさせるものであるとは解釈すべきではない。  
ここにおいて開示される実施形態と関係させて説明される様々な例示的な論理ブロック、モジュール、及び回路は、ここにおいて説明される機能を果たすように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、その他のプログラマブル論理デバイス、ディスクリートゲートロジック、ディスクリートトランジスタロジック、ディスクリートハードウェアコンポーネント、又はそれらのあらゆる組合せ、を用いて実装又は実行することが可能である。汎用プロセッサはマイクロプロセッサであることができるが、代替においては、従来のどのようなプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであってもよい。プロセッサは、計算デバイスの組合せ、例えば、ＤＳＰと、１つのマイクロプロセッサとの組合せ、複数のマイクロプロセッサとの組合せ、ＤＳＰコアと関連する１つ以上のマイクロプロセッサとの組合せ、又はその他のあらゆる適切な構成、として実装することも可能である。
【０１５４】
ここにおいて開示される実施形態と関係させて説明される方法又はアルゴリズムのステップは、直接ハードウェア内において、プロセッサによって実行されるソフトウェアモジュール内において、又はこれらの２つの組み合わせ内において具現化することが可能である。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取り外し可能なディスク、ＣＤ−ＲＯＭ、又は当業において既知であるその他のあらゆる形態の記憶媒体において常駐することができる。典型的な記憶媒体は、プロセッサに結合され、このため、プロセッサは、記憶媒体から情報を読み出すこと及び記憶媒体に情報を書き込むことができる。代替においては、記憶媒体は、プロセッサと一体化させることができる。プロセッサ及び記憶媒体は、ＡＳＩＣ内に常駐することができる。ＡＳＩＣは、ユーザ端末内に常駐することができる。代替においては、プロセッサ及び記憶媒体は、ユーザ端末内において個別コンポーネントとして常駐することができる。
【０１５５】
開示される実施形態に関する前の説明は、当業者が本課題の原理を具現化した製品を製造又は使用することを可能にするために提供される。これらの実施形態に対する様々な修正は、当業者にとって容易に明確になるであろう、及びここにおいて定められる一般原理は、本開示の精神及び適用範囲を逸脱せずにその他の実施形態に対しても適用することができる。以上のように、本課題は、ここにおいて示される実施形態に限定されることが意図されるものではなく、ここにおいて開示される原理及び斬新な特徴に一致する限りにおいて最も広範な適用範囲が認められるべきである。
【図１】
2011530232.tif 000004
【図２】
2011530232.tif 000005
【図３】
2011530232.tif 000006
【図４】
2011530232.tif 000007
【図５】
2011530232.tif 000008
【図６】
2011530232.tif 000009
【図７】
2011530232.tif 000010
【図８】
2011530232.tif 000011
【図９】
2011530232.tif 000012
【図１０】
2011530232.tif 000013
【図１１】
2011530232.tif 000014
【図１１Ａ】
2011530232.tif 000015
【図１２】
2011530232.tif 000016
【図１３】
2011530232.tif 000017
【図１４】
2011530232.tif 000018
【図１５】
2011530232.tif 000019
【図１６】
2011530232.tif 000020
【図１７】
2011530232.tif 000021
【図１８】
2011530232.tif 000022
【図１９】
2011530232.tif 000023
【図２０】
2011530232.tif 000024
【図２１】
2011530232.tif 000025
【図２２】
2011530232.tif 000026
【図２３】
2011530232.tif 000027
【図２４】
2011530232.tif 000028
【図２５】
2011530232.tif 000029
【国際調査報告】
2011530232.tif 000030
2011530232.tif 000031