(57)【要約】  接合されるウェハの間で接合面にわたって電気及び光信号が転送されることを必要とする半導体ウェハを接合する方法を提供する。半導体ウェハの接合方法は、接合されるウェハ間で電気及び光信号を転送するための電気的相互接続ビア及び光学的相互接続ビアの両方をウェハ接合界面内に形成することを含む。電気的ビアは、接合面にわたって融合する複数の金属層から各々が構成された複数の金属ポストを用いて、接合面にわたって形成される。光学的ビアは、各々が接合界面にわたって融合し、且つ、接合されたウェハ間の誘電体中間接合層の屈折率より大きい屈折率を有する誘電体材料から構成される複数の導光路を用いて、接合面にわたって形成される。電気的ビア及び光学的ビアは、接合されるウェハ間の電気信号及び光信号の両方の均一な転送を可能にするように、接合されたウェハ間の接合面全域にわたって散在する。【選択図】      図３Ａ
2014523632.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハを接合する方法であって、
接合されたウェハ間の電気信号及び光学的信号の転送のために前記ウェハの接合面を形成するステップを含み、前記接合面を形成するステップは、
各ウェハの表面上に、それぞれ光及び電気信号の転送のための光学的相互接続部及び電気的相互接続部の両方が埋め込まれた誘電体中間接合層を形成するステップと、
前記ウェハ上の前記光学的相互接続部、前記電気的相互接続部及び前記誘電体中間接合層を融合させて、前記ウェハを前記ウェハ間の前記電気的相互接続及び前記光学的相互接続の両方と共に接合するステップと、
を含むことを特徴とする方法。
【請求項２】
２つの半導体ウェハの少なくとも１つが、ホストウェハとして及び／又は封入ガラスカバーとして機能するように接合された透明ガラス基板の上のエピタキシャル層内に形成されることを特徴とする、請求項１に記載の方法。
【請求項３】
前記電気的相互接続部は、前記２つのウェハの金属コンタクトの上に、固体拡散、共融又は過渡的液相等温凝固のいずれかによる融合のための少なくとも１つの層を用いて形成されることを特徴とする、請求項１に記載の方法。
【請求項４】
前記電気的相互接続部は、ニッケル(Ｎｉ)、錫（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）又はインジウム（Ｉｎ）から成る群から選択されることを特徴とする、請求項３に記載の方法。
【請求項５】
前記電気的相互接続部の直径は、それらの総断面積が前記ウェハの接合面積の３０％を超えないように選択されることを特徴とする、請求項４に記載の方法。
【請求項６】
前記誘電体中間接合層は、酸化シリコン、窒化シリコン、又は酸化シリコンと窒化シリコンの両方を含む不均一材料の種類を含み、前記光学的相互接続部は、前記誘電体中間接合層の屈折率より大きい屈折率を有する、前記誘電体中間接合層の離散的領域として形成されることを特徴とする、請求項４に記載の方法。
【請求項７】
前記接合面の洗浄は、前記ウェハを、接合されるウェハに合わせて調整された希釈比の希釈ＨＦ水溶液に浸し、次いで前記ウェハを、接合されるウェハの表面に応じて調整された比率のＲＣＡ（Ｈ2Ｏ：Ｈ2Ｏ2：ＮＨ4ＯＨ）溶液中で洗浄するステップを含むことを特徴とする、請求項６に記載の方法。
【請求項８】
前記接合面の洗浄は、前記ウェハ接合面に、前記接合される表面全域にわたる均一な活性化を達成するように選択された種類のプラズマによる反応性イオンエッチング（ＲＩＥ）モードで酸素（Ｏ）、窒素（Ｎ）及び／又はアルゴン（Ａｒ）プラズマ処理を施すことによって行われる、表面の脱酸素及び活性化をさらに含むことを特徴とする、請求項６に記載の方法。
【請求項９】
前記半導体ウェハが、各々がデバイスダイを形成し、且つ各々が複数の素子を含む複数のアレイの輪郭を描くようにパターン形成され、
前記アレイに関して正確な位置合せを可能にするように前記ウェハの各々の上に位置合せマークを設けるステップと、
前記ウェハの各々の上に前記誘電体中間接合層を堆積させるステップと、
前記誘電体中間接合層の中に、前記アレイと実質的に位置合せされた前記電気的相互接続部を選択的に形成するステップと、
前記アレイと実質的に位置合された前記光学的相互接続部を選択的に形成するステップと、
前記ウェハ上の前記光学的相互接続部及び前記電気的相互接続部を融合させる前に、前記ウェハの前記接合面を平坦化及び洗浄するステップと、
前記ウェハ上の前記光学的相互接続部及び前記電気的相互接続部を融合させる前に、前記ウェハのうちの一方のエピタキシャル成長基板を除去するステップと、
を特徴とする、請求項１に記載の方法。
【請求項１０】
前記半導体ウェハは、エピタキシャル成長基板の上に堆積され、複数のフォトニック素子を含むアレイの輪郭を描くようにパターン形成され、前記アレイの前記ダイの境界の輪郭を描くようにさらにパターン形成された複数のＩＩＩ−Ｖ族材料層を含む、フォトニックウェハであることを特徴とする、請求項９に記載の方法。
【請求項１１】
前記フォトニックウェハの各々の前記エピタキシャル成長基板は、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、炭化シリコン（ＳｉＣ）又はシリコン（Ｓｉ）から成る群から選択されることを特徴とする、請求項１０に記載の方法。
【請求項１２】
前記エピタキシャル成長基板は、シリコンに対する示差的熱膨張係数不整合が小さいことを特徴とする、請求項１０に記載の方法。
【請求項１３】
前記エピタキシャル成長基板は、シリコン、シリコン上ＧａＮ、又は炭化シリコン３Ｃ−ＳｉＣのいずれかであることを特徴とする、請求項１２に記載の方法。
【請求項１４】
電気信号及び光信号の両方がそれを通って伝播することが可能な複数の薄いフォトニックウェハの積層体を作成するために逐次的に用いられる請求項１０に記載の方法であって、前記複数の薄いフォトニックウェハの積層体を作成することが、
第１のフォトニックウェハを、前記フォトニック素子アレイ及びデバイスダイの境界に相応する制御回路及びそれらの電気的コンタクトのアレイを含むホストウェハとしてのＣＭＯＳウェハの上に接合し、次に少なくとも第２のフォトニックウェハを前記第１のフォトニックウェハに接合して、ホストウェハとして機能する前記ＣＭＯＳウェハを備えた積層体を形成し、次に形成された前記積層体を透明ガラス基板で封入すること、又は、
複数の前記フォトニックウェハを透明ガラス基板の上に順次接合してフォトニックウェハの積層体を形成し、次いで前記フォトニックウェハ積層体をＣＭＯＳウェハに接合すること
によるものであることを特徴とする、請求項１０に記載の方法。
【請求項１５】
前記光学的相互接続部は、前記誘電体中間接合層の屈折率より大きい屈折率を有する、前記誘電体中間接合層の離散的領域として形成され、形成された前記光学的相互接続部は、ひとまとめに位置合せされ、さらに前記積み重ねられたフォトニック層内に組み込まれた光抽出手段と位置合せされ、又は、前記複数ウェハ積層体の上面に入射した光を前記積層体の個々のフォトニックウェハにルーティングするように位置合せされることを特徴とする、請求項１４に記載の方法。
【請求項１６】
前記電気的相互接続部は、ニッケル(Ｎｉ)、錫（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）又はインジウム（Ｉｎ）から成る群から選択され、前記２つのウェハの金属コンタクトの上に、固体拡散、共融又は過渡的液相等温凝固のいずれかによる融合のための少なくとも１つの層を用いて形成され、前記ＣＭＯＳウェハからの電気信号を前記複数のフォトニックウェハにルーティングするために使用されることを特徴とする、請求項１４に記載の方法。
【請求項１７】
前記半導体ウェハは、エピタキシャル成長基板の上に堆積され、複数のフォトニック素子を含むアレイの輪郭を描くようにパターン形成され、前記アレイの前記ダイの境界の輪郭を描くようにさらにパターン形成された複数のＩＩＩ−Ｖ族材料層を含む、フォトニックウェハであり、前記中間層は窒化シリコンであることを特徴とする、請求項１４に記載の方法。
【請求項１８】
複数のフォトニック素子を含むアレイの輪郭を描くため、及び前記アレイの前記ダイの境界の輪郭を描くための前記フォトニックウェハのパターン形成が、前記接合されたウェハの熱膨張係数の差による悪影響を減らすことを特徴とする、請求項１４に記載の方法。
【請求項１９】
各々のフォトニックウェハの前記ＩＩＩ−Ｖ族材料エピタキシャル層が、前記フォトニックウェハを通る２つの直交する方向に十字形にエッチングされて、そのエピタキシャル成長基板にまで至るトレンチが形成され、前記フォトニックウェハ内に蓄積した歪みが除去されることを特徴とする、請求項１４に記載の方法。
【請求項２０】
前記トレンチが、ダイ間境界及び素子間境界上にあり、前記トレンチは再充填されることを特徴とする、請求項１９に記載の方法。
【請求項２１】
前記トレンチは、金属材料又は誘電体材料で再充填されることを特徴とする、請求項２０に記載の方法。
【請求項２２】
前記蓄積された歪みの除去が、前記フォトニックウェハのパターン形成に対する前記フォトニックウェハの反りの悪影響を軽減することを特徴とする、請求項１９に記載の方法。
【請求項２３】
各々のフォトニックウェハの前記ＩＩＩ−Ｖ族材料エピタキシャル層が、前記フォトニックウェハを通る２つの直交する方向に十字形にエッチングされて、そのエピタキシャル成長基板にまで至るトレンチが形成され、前記フォトニックウェハ内に蓄積した歪みが除去されることを特徴とする、請求項１０に記載の方法。
【請求項２４】
前記トレンチが、ダイ間境界及び素子間境界上にあり、前記トレンチは再充填されることを特徴とする、請求項２３に記載の方法。
【請求項２５】
前記トレンチは、金属材料又は誘電体材料で再充填されることを特徴とする、請求項２４に記載の方法。
【請求項２６】
前記蓄積された歪みの除去が、前記フォトニックウェハのパターン形成に対する前記フォトニックウェハの反りの悪影響を軽減することを特徴とする、請求項２３に記載の方法。
【請求項２７】
前記ウェハのエピタキシャル成長基板の除去が、レーザ剥離プロセス、エピタキシャル剥離プロセス又は化学的機械的研磨剥離プロセスを用いて行われることを特徴とする、請求項１０に記載の方法。
【請求項２８】
前記誘電体中間接合層が、前記２つのウェハ間の接合剤として機能することを特徴とする、請求項９に記載の方法。
【請求項２９】
前記誘電体中間接合層は、各々が前記誘電体中間接合層の選択された領域内にある、酸化シリコン、窒化シリコン、又は酸化シリコンと窒化シリコンの両方で構成されることを特徴とする、請求項２８に記載の方法。
【請求項３０】
前記誘電体中間接合層は、前記２つのウェハの熱膨張係数の中間の熱膨張係数を有するように選択されることを特徴とする、請求項２８に記載の方法。
【請求項３１】
前記誘電体中間接合層の厚さは、前記電気的相互接続部の高さに実質的に等しいことを特徴とする、請求項９に記載の方法。
【請求項３２】
前記光学的相互接続部は、前記誘電体中間接合層の屈折率より大きい屈折率を有する、前記誘電体中間接合層の離散的領域として形成されることを特徴とする、請求項９に記載の方法。
【請求項３３】
前記誘電体中間接合層は酸化シリコンであることを特徴とする、請求項３２に記載の方法。
【請求項３４】
前記誘電体中間接合層は酸化シリコン層であり、前記光学的相互接続部は窒化シリコンであることを特徴とする、請求項３２に記載の方法。
【請求項３５】
前記電気的相互接続部は、前記２つのウェハの金属コンタクトの上に、固体拡散、共融又は過渡的液相等温凝固のいずれかによる融合のための少なくとも１つの層を用いて形成され、前記光学的相互接続部は、前記電気的相互接続部の間に散在して、前記誘電体中間接合層全域にわたる均一なパターンを形成することを特徴とする、請求項３２に記載の方法。
【請求項３６】
前記電気的相互接続部は、前記２つのウェハの金属コンタクトの上に、固体拡散、共融又は過渡的液相等温凝固のいずれかによる融合のための少なくとも１つの層を用いて形成され、前記電気的相互接続部及び前記光学的相互接続部は共に前記誘電体中間接合層内に埋め込まれて、前記誘電体中間接合層全域にわたって同じパターンに位置合せされ且つ前記位置合せマークに対しても位置合せされた、電気的相互接続部及び光学的相互接続部の散在したアレイを形成することを特徴とする、請求項３２に記載の方法。
【請求項３７】
前記電気的相互接続部は、ニッケル(Ｎｉ)、錫（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）又はインジウム（Ｉｎ）から成る群から選択され、前記誘電体中間接合層は酸化シリコン層であり、前記光学的相互接続部は窒化シリコンであり、前記ウェハ平坦化は、前記２つのウェハの前記誘電体中間接合層の表面の化学的機械的研磨（ＣＭＰ）を用いて、前記ウェハの前記平坦化された表面を接触させたときにその均一な融合を可能にするのに十分な表面粗度に至るまで行われることを特徴とする、請求項９に記載の方法。
【請求項３８】
前記平坦化は、過度の研磨不足又は過剰研磨を防ぐように、且つ、前記電気的相互接続部の表面を前記誘電体中間接合層の前記平坦化された表面より僅かに低く維持するように制御されることを特徴とする、請求項３７に記載の方法。
【請求項３９】
前記接合面の前記洗浄は、前記研磨されたウェハ表面をスクラビングして、前記平坦化によって生じたデブリを除去するステップを含むことを特徴とする、請求項３８に記載の方法。
【請求項４０】
前記ウェハの洗浄は、前記接合するウェハの表面に応じて調整された比率のＲＣＡ（Ｈ2Ｏ：Ｈ2Ｏ2：ＮＨ4ＯＨ）溶液の中で前記ウェハを洗浄するステップを含むことを特徴とする、請求項３８に記載の方法。
【請求項４１】
前記２つのウェハは、前記電気的相互接続部及び前記光学的相互接続部の小さい方の直径の１０％未満以内で位置合せされることを特徴とする、請求項９に記載の方法。
【請求項４２】
前記ウェハ接合面は不均一な材料の種類を含み、前記ウェハの洗浄は、形成された前記ウェハの不均一材料表面に応じて調整された比率のＲＣＡ（Ｈ2Ｏ：Ｈ2Ｏ2：ＮＨ4ＯＨ）溶液の中で前記ウェハを洗浄するステップと、形成された前記ウェハの不均一材料表面に応じて調整された希釈比の高度に希釈されたＨＦ水溶液に前記ウェハを浸すステップと、前記ウェハ接合面に、形成された前記ウェハの不均一材料表面全域にわたって均一な活性化を達成するように選択された種類のプラズマによる反応性イオンエッチング（ＲＩＥ）モードで酸素（Ｏ）、窒素（Ｎ）及び／又はアルゴン（Ａｒ）プラズマ処理を施すことによって行われる接合面の脱酸素及び活性化のステップと、を含み、その後で前記ウェハを互いに位置合せし、それぞれの接合面を融合のために接触させることを特徴とする、請求項９に記載の方法。
【請求項４３】
前記中間層融合ステップは、真空内にて高温下で、且つ、前記２つのウェハの前記接合面とは反対の側に印加される均一な圧力下で行われることを特徴とする、請求項４２に記載の方法。
【請求項４４】
前記融合は、前記電気的相互接続部及び光学的相互接続部の小さい方の直径の１０％未満以内で位置合せされた前記２つのウェハを用いて行われることを特徴とする、請求項４３に記載の方法。
【請求項４５】
前記光学的相互接続部は、前記誘電体中間接合層の屈折率より大きい屈折率を有する、前記誘電体中間接合層の離散的領域として形成され、前記誘電体中間接合層の融合が前記２つのウェハの間の接合剤として機能することを特徴とする、請求項４２に記載の方法。
【請求項４６】
前記誘電体中間接合層が前記２つのウェハの間の接合剤として機能し、前記融合が、前記２つのウェハの対向する接合面上の前記誘電体中間接合層の前記融合をさらに強化するための接合後アニーリングを含むことを特徴とする、請求項４２に記載の方法。
【請求項４７】
前記電気的相互接続部は、前記２つのウェハの金属コンタクトの上に、固体拡散、共融又は過渡的液相等温凝固のいずれかによる融合のための少なくとも１つの層を用いて形成され、前記電気的相互接続部は、ニッケル(Ｎｉ)、錫（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）又はインジウム（Ｉｎ）から成る群から選択され、前記ウェハを、前記２つのウェハの対向する接合面にわたる前記電気的相互接続部の融合を生じさせるのに十分な高温でアニーリングすることを特徴とする、請求項９に記載の方法。
【請求項４８】
前記電気的相互接続部は、前記２つのウェハの金属コンタクトの上に、固体拡散、共融又は過渡的液相等温凝固のいずれかによる融合のための少なくとも１つの層を用いて形成され、前記電気的相互接続部は、ニッケル(Ｎｉ)、錫（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）又はインジウム（Ｉｎ）から成る群から選択され、前記ウェハを加熱して前記２つのウェハの対向する接合面にわたる前記電気的相互接続部の初期融合を生じさせ、前記電気的相互接続部のうちの少なくとも幾つかの完全な融合が、部分的に融合した前記電気的相互接続部を通して駆動する電流によって引き起こされることを特徴とする、請求項９に記載の方法。
【請求項４９】
前記ウェハのエピタキシャル成長基板の除去が行われ、前記２つのウェハの接合の前に、そのウェハの露出面をさらに処理してその基板側の露出面上にフォトニック素子及び電気的コンタクトの輪郭を描くことを可能にすることを特徴とする、請求項９に記載の方法。
【請求項５０】
前記ウェハのエピタキシャル成長基板の除去が、レーザ剥離プロセス、エピタキシャル剥離プロセス又は化学的機械的研磨剥離プロセスを用いて行われることを特徴とする、請求項９に記載の方法。
【請求項５１】
前記融合は、前記２つのウェハの対向する接合面上の前記誘電体中間接合層及び前記電気的相互接続部の融合を更に強化するための局所急速熱走査を用いた接合後アニーリングを含み、それにより前記誘電体中間接合層の融合及び前記電気的相互接続部の融合が強化されることを特徴とする、請求項９に記載の方法。
【請求項５２】
前記局所急速熱走査が、ラスタ走査型ＵＶレーザビームを用いて行われることを特徴とする、請求項５１に記載の方法。
【請求項５３】
前記局所急速熱走査が、接合されたウェハの示差的熱膨張係数不整合の有害な影響を減らすために用いられることを特徴とする、請求項５１に記載の方法。
【請求項５４】
前記急速熱走査が、前記エピタキシャル基板の除去、前記誘電体中間接合層の融合、前記電気的相互接続部の融合を同時に可能にするのに十分な局所発熱をもたらし、且つ、前記示差的熱膨張係数不整合の有害な影響を減らすことを特徴とする、請求項５１に記載の方法。
【請求項５５】
前記局所急速熱走査は、２つのＩＩＩ−Ｖ族ウェハの接合又は１つのＩＩＩ−Ｖ族ウェハと１つのシリコンウェハとの接合のために用いられることを特徴とする、請求項５４に記載の方法。
【請求項５６】
各々がデバイスダイを形成し、且つ各々が複数の素子を含む複数のアレイの輪郭を描くようにパターン形成された、シリコン半導体ウェハを接合する方法であって、
各ウェハの表面の上に、電気信号を転送するための電気的相互接続部がその表面内に埋め込まれた誘電体中間接合層を形成するステップと、
前記アレイに関して正確な位置合せを可能にするために前記ウェハの各々の上に位置合せマークを設けるステップと、
前記ウェハの各々の上に前記誘電体中間接合層を堆積させるステップと、
前記誘電体中間接合層の中に、前記アレイと実質的に位置合せされた前記電気的相互接続部を選択的に形成するステップと、
前記ウェハの上の前記電気的相互接続部を融合させる前に、前記ウェハの接合面を平坦化及び洗浄するステップと、
前記ウェハの上の前記電気的相互接続部及び前記誘電体中間接合層を融合させて、前記ウェハを前記ウェハ間の電気的相互接続部と共に接合するステップと、
前記２つのウェハの対向する接合面上の前記誘電体中間接合層及び前記電気的相互接続部の融合を更に強化するための局所急速熱走査を用いた接合後アニーリングを行い、それにより前記誘電体中間接合層の融合及び前記電気的相互接続部の融合が強化されるステップと、
を含むことを特徴とする方法。
【請求項５７】
前記局所急速熱走査が、ラスタ型走査ＵＶレーザビームを用いて行われることを特徴とする、請求項５６に記載の方法。
【請求項５８】
前記電気的相互接続部が、前記２つのウェハの金属コンタクトの上に、固体拡散、共融又は過渡的液相等温凝固のいずれかによる融合のための少なくとも１つの層を用いて形成されることを特徴とする、請求項５７に記載の方法。
【請求項５９】
前記電気的相互接続部は、ニッケル(Ｎｉ)、錫（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）又はインジウム（Ｉｎ）から成る群から選択されることを特徴とする、請求項５８に記載の方法。
【請求項６０】
前記電気的相互接続部の直径は、それらの総断面積が前記ウェハの接合面積の３０％を超えないように選択されることを特徴とする、請求項５８に記載の方法。
【請求項６１】
前記誘電体中間接合層は、各々が前記誘電体中間接合層の選択された領域内にある、酸化シリコン、窒化シリコン、又は酸化シリコンと窒化シリコンの両方で構成されることを特徴とする、請求項５６に記載の方法。
【請求項６２】
前記誘電体中間接合層は酸化シリコン層であることを特徴とする、請求項５６に記載の方法。
【請求項６３】
前記平坦化は、過度の研磨不足又は過剰研磨を防ように、且つ、前記電気的相互接続部の表面を前記誘電体中間接合層の前記平坦化された表面より僅かに低く維持するように制御されることを特徴とする、請求項５６に記載の方法。
【請求項６４】
前記電気的相互接続部は、ニッケル(Ｎｉ)、錫（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）又はインジウム（Ｉｎ）から成る群から選択され、前記誘電体中間接合層は酸化シリコン層であり、前記ウェハ平坦化は、前記２つのウェハの前記誘電体中間接合層の表面の化学的機械的研磨（ＣＭＰ）を用いて、前記ウェハの前記平坦化された表面を接触させたときにその均一な融合を可能にするのに十分な表面粗度に至るまで行われることを特徴とする、請求項５６に記載の方法。
【請求項６５】
前記接合面の前記洗浄は、前記ウェハを、接合されるウェハに対して調整された希釈比の希釈ＨＦ水溶液に浸し、次いで前記ウェハを、ＲＣＡ（Ｈ2Ｏ：Ｈ2Ｏ2：ＮＨ4ＯＨ）溶液中で洗浄するステップを含むことを特徴とする、請求項６４に記載の方法。
【請求項６６】
前記接合面の前記洗浄は、前記ウェハ接合面に、前記接合される表面全域にわたる均一な活性化を達成するように選択された種類のプラズマによる反応性イオンエッチング（ＲＩＥ）モードで酸素（Ｏ）、窒素（Ｎ）及び／又はアルゴン（Ａｒ）プラズマ処理を施すことによって行われる、表面の脱酸素及び活性化をさらに含むことを特徴とする、請求項６４に記載の方法。
【請求項６７】
前記２つのウェハは、前記電気的相互接続部の最小直径の１０％未満以内で位置合せされることを特徴とする、請求項５６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１１年５月１０日出願の米国仮特許出願第６１／４８４，５６３号の優先権の利益を主張するものである。
本発明は、接合されたウェハの間で光及び電気信号が転送される固体光デバイスを実現するための、ＩＩＩ−Ｖ族半導体フォトニックウェハとＣＭＯＳエレクトロニクスウェハとの接合に関する。
【背景技術】
【０００２】
３Ｄ−ＩＣ及び固体光技術の出現は、ＩＩＩ−Ｖ族材料からパターン形成されてＣＭＯＳ制御回路に接合された、発光素子又は光検出器のアレイを集積することを可能にしている（特許文献１、特許文献２及び特許文献３、並びに非特許文献１、非特許文献２及び非特許文献３を参照されたい）。特に最近の３次元集積回路（３Ｄ−ＩＣ）の発達は、発光素子（特許文献１、特許文献２及び特許文献３、並びに非特許文献１及び非特許文献２を参照されたい）又は光検出器（非特許文献３を参照されたい）の比較的高解像度のアレイ（総称して「フォトニック」アレイと呼ばれる）を含む、多層光エレクトロニクスデバイスを集積することを可能にしている。このような動向の根拠としては、非特許文献１に記載されているデバイスであり、これは、ＧａＮなどのＩＩＩ−Ｖ族化合物半導体層上にパターン形成された単一波長デバイスピクセルを含む微小ＬＥＤアレイデバイスであり、受動的に駆動され、ワイヤボンディングを用いてＰＧＡパッケージ内にパッケージされる。非特許文献１においては、フリップチップボンディングを利用したＩＩＩ−Ｖ族発光素子アレイとシリコン制御ＩＣとのハイブリッド集積化が用いられている。同様の単色の８×８、１６×１６及び６４×６４ピクセルの発光素子アレイデバイスが製造され、フリップチップボンディングを用いてＣＭＯＳと集積化される（非特許文献１及び非特許文献２を参照されたい）。これらのタイプの微小発光素子アレイデバイスは、フリップチップ及びワイヤボンディング技術を使用することが可能であるが、この理由は、それらのフォトニック素子（ピクセル）のサイズが比較的大きいため（数百ミクロン）、結果として低い電気的相互接続部密度がもたらされ、そのことによりＩＩＩ−Ｖ族発光アレイを制御ＣＭＯＳに結合するためにそれらの技術を使用することが可能になるからである。
【０００３】
特に興味深いのは、特許文献１、特許文献２及び特許文献３に記載の超高ピクセル密度発光微小ディスプレイデバイスである。これらのタイプのデバイスは、典型的には、ＩＩＩ−Ｖ族材料などの一種類のフォトニック材料から形成される微小寸法の固体発光素子のアレイであり、フォトニックアレイを出入りする電気信号を結合するために用いられる微小電子回路アレイに３Ｄ−ＩＣ技術を用いて集積化される（特許文献１、特許文献２及び特許文献３、並びに非特許文献１、非特許文献２及び非特許文献３を参照されたい）。これらのタイプのデバイスの大部分に関して、フォトニックアレイ素子を形成するフォトニック材料のウェハは、典型的には、非特許文献４及び非特許文献５に記載されているようなウェハ接合技術の１つ又はそれ以上を用いて微小回路アレイウェハに接合され、電気信号は、接合されたフォトニックウェハとエレクトロニクスウェハとの間で、非特許文献６に記載されているような電気的相互接続ビアアレイにより転送される。従って、これらのタイプのデバイスの製造に必要なウェハ接合界面は、フォトニックウェハとエレクトロニックウェハとの間の接合界面内に電気的ビアアレイを埋め込むことを伴う。さらに、フォトニックアレイの素子及びそれに関連付けられる電子回路素子のサイズが微小寸法（即ち、特許文献１、特許文献２及び特許文献３に記載のデバイスの場合のような数ミクロンのサイズ）であるとき、接合界面にわたる相互接続ビアの密度は、１平方センチメートル当たりの相互接続ビアが百万を超える密度に達することがある。
【０００４】
これらのタイプのデバイスのウェハ接合はまた、相互接続ビアの断面をも含むウェハ接合界面にわたる接着（接合）を達成する手段を含むことになる。ウェハ界面の大部分にわたる接合は、典型的には、界面にわたって溶融することができる中間層を用いて達成される。前述のタイプのデバイスに対しては、ウェハ接合は、ウェハの接合界面にわたる高度に研磨された中間層の溶融接合によって達成され、これは、室温（特許文献４、特許文献５、特許文献６及び特許文献７を参照されたい）又は高温加圧条件（非特許文献４及び非特許文献５を参照されたい）のいずれかで達成することができる。金属相互接続部の場合、接合面にわたるビア−ビア固体拡散接合は、典型的にはビア断面の融合（ｉｎｔｅｒｆｕｓｉｏｎ）によって達成され、これは、溶融された中間層によって達成される界面にわたる接合の強度と、２つのウェハの接合面にわたる電気的相互接続ビアの融合に必要な熱圧縮条件をもたらすアニーリングの高温度とを活用した接合されたウェハの高温アニーリングの使用を含む（特許文献４及び非特許文献４を参照されたい）。
【０００５】
特許文献１、特許文献２及び特許文献３は、パターン形成された固体発光材料の多層から構成され、これらの層が接合されて積層体にされ、全体としてＣＭＯＳ微小電子回路アレイに接合された発光微小ディスプレイデバイスについて記載している。パターン形成された固体発光材料の接合積層体は、多色発光ピクセルのアレイを形成し、これは、そのパターン形成され接合された固体発光材料の積層体が接合されるＣＭＯＳ微小電子回路層によって制御される。特許文献１、特許文献２及び特許文献３に記載されているようなデバイス構造体の実現には、接合された半導体ウェハの接合面にわたる電気信号及び光信号の両方の転送を含む、フォトニックウェハとフォトニックウェハの接合、並びにシリコン（Ｓｉ）ベースのＣＭＯＳとフォトニックウェハの接合が必要とされる。接合されたウェハの界面にわたる電気信号及び光信号の両方の転送を組み入れた半導体ウェハの接合方法を記載した従来技術の文献は見出されなかった。
【０００６】
図１Ａ−１Ｄは、直接溶融接合（図１Ａ）、位置合せ溶融接合（図１Ｂ）、共融接合（図１Ｃ）、ベンゾシクロブテン（ＢＣＢ）ポリマー接着接合（図１Ｄ）を含む、典型的な従来技術の半導体ウェハ接合技術を示す。特に興味深いのは図１Ｂであり、これは従来技術（特許文献４、特許文献５、特許文献６及び特許文献７、並びに非特許文献４及び非特許文献５を参照されたい）において説明されている、接合面を横切る電気的相互接続ビアを組み込んだウェハの位置合せ溶融接合を示す。このウェハ接合技術においては、典型的にはシリコン（Ｓｉ）ベースの２つのウェハの接合に先立って、相互接続ビアの直径の１０％未満での２つのウェハの正確な位置合せを可能にするのに十分な構造精細度を有する位置合せマークが各々のウェハ内に含められる。接合の前に、２つのウェハは各々、化学的機械的平坦化技術（ＣＭＰ）を用いて別々に平坦化される。典型的には酸化シリコン（ＳｉＯ2）である誘電体材料の中間接合層が２つのウェハの平坦化表面の上に別々に堆積される。次いで、２つのウェハの各々の接合面上に、相互接続金属ビアポストが、典型的にはニッケルなどの単一導電金属を用いて形成される。形成された接合界面表面は、次にＣＭＰを用いて２分の１ナノメートル未満の粗度まで研磨され、表面が活性化され、そしてウェハは次に、組み入れられた位置合せマークを用いて、それらの接合界面表面が互いに面するように位置合せされて接触するようにされる。２つのウェハの接合面にわたる接合の強度を高めるために適切なレベルの圧力及び高温が印加される。接合界面表面上で達成された表面粗度に応じて、２つのウェハの各々の表面上に堆積された誘電体中間層は、このプロセスの終了時には、ウェハ接合界面表面にわたって融合することになる。しかし、ウェハ研磨及び表面活性化プロセスは、相互接続ビアの界面表面を誘電体表面より下方に窪ませることがあり、その結果、ウェハ接合界面表面にわたって対向するビアの間に空隙を生じることになる。相互接続ビア間にこのような空隙が存在すると、接合するウェハの対応する電気回路の間に過剰なレベルの電気抵抗をもたらしかねない。相互接続ビアの両端間での電気抵抗を最小にするために、接合されたウェハに高温でさらにアニーリングを施して、位置合せされたビアを膨張させ、接合界面にわたって融合させる。
【０００７】
従来技術の接合プロセスの幾つかの態様（特許文献４、特許文献５、特許文献６及び特許文献７を参照されたい）は、実質的に同様の熱膨張特性を有するウェハを接合するにはより効果的であるが、例えば、ＩＩＩ−Ｖ族材料から作成され、ことによってはサファイアなどの基板上で成長させたウェハをＳｉウェハに接合する必要がある場合のように、異なる熱膨張特性を有するウェハを接合するには、実質的にあまり有効ではない。接合する２つのウェハの熱膨張特性が実質的に異なる場合に、特許文献４、特許文献５、特許文献６及び特許文献７に記載されているようにそれぞれのウェハの接合中間層を融合させた後で過剰に長時間の高温アニーリングを行うことは、接合されたウェハにとって破滅的であり、おそらくは、得られた接合の不良を引き起こして中間層の剥離を引き起こすことになる。このことは、従来技術の接合方法（特許文献４、特許文献５、特許文献６及び特許文献７を参照されたい）が、特許文献１、特許文献２及び特許文献３に記載されているようにＩＩＩ−Ｖ族材料から作成されたウェハをＳｉウェハに接合する必要があるときの場合のように実質的に異なる熱膨張特性を有するウェハを接合するには、あまり有効ではないことを意味する。
【０００８】
一般にウェハの溶融接合（非特許文献４及び非特許文献５を参照されたい）及び特に低温溶融接合（非特許文献７並びに特許文献４、特許文献５、特許文献６及び特許文献７を参照されたい）は、ウェハ表面全域にわたって実質的に１ナノメートル未満の二乗平均平方根（ＲＭＳ）を達成できるような非常に厳しいレベルまで、接合するウェハの接合前平坦化を必要とする。しかし、ＩＩＩ−Ｖ族材料から作成されるウェハは、特質上、ある程度の反りを有し、この反りはウェハ表面全域にわたって１ミクロンより実質的に大きいことがある。このような過剰レベルのウェハの反りは、特許文献４、特許文献５、特許文献６及び特許文献７に記載されている従来技術のウェハ接合方法を、特許文献１、特許文献２及び特許文献３並びに非特許文献３に記載されているようなＩＩＩ−Ｖ族材料から作成されたウェハをＳｉウェハに接続することに使用することを、事実上不可能ではないとしても非常に難しくすることになる。
【０００９】
特許文献１、特許文献２及び特許文献３に記載の発光微小ディスプレイ（イメージャ）デバイスは、発光微小ディスプレイの最先端技術を代表するものであり、ＩＩＩ−Ｖ族化合物半導体材料を、イメージング、投影、及び、とりわけ医学用途を含む様々な用途での使用ための色純度を有する、高輝度、高電力効率、多色、長寿命、及び高信頼度の微小ディスプレイとして有望な発光層として使用する。特許文献１、特許文献２及び特許文献３の発光デバイスは、デジタル制御論理回路のレシプロ型アレイで構成されたＳｉベースのＣＭＯＳに３Ｄ−ＩＣ技術を用いて集積化された、電流注入条件に応じてレーザダイオード（ＬＤ）又は発光ダイオード（ＬＥＤ）のいずれかである固体発光ピクセルの大きなアレイ（１平方センチメートル当たり百万を越える）で構成される。特許文献１、特許文献２及び特許文献３に記載のイメージャデバイスのデジタル制御微小回路のアレイは、典型的には標準的なＳｉベースＣＭＯＳ技術を用いて製造され、その場合、複数のデジタル制御微小回路アレイが、ＣＭＯＳウェハの表面を覆う個々のダイとして形成される。特許文献１、特許文献２及び特許文献３に記載のイメージャデバイスの発光ピクセルアレイは、典型的には、ＣＭＯＳウェハのダイと対応する多数のピクセルアレイを、例えば、放射する光の要求波長に応じて、ＩｎＧａ／サファイア又はＡｌＧａＩｎＰ／ＧａＡｓなどのＩＩＩ−Ｖ族化合物半導体から作成されたウェハの表面上にパターン形成することによって製造される。特許文献１、特許文献２及び特許文献３に記載のイメージャデバイスは、典型的には、ホストウェハとして機能するＣＭＯＳウェハと、パターン形成されたＩＩＩ−Ｖ族ウェハとを位置合せ接合し、最終的に、接合されたウェハ対の表面を覆う複数のデバイスダイで構成されたウェハ積層体を作成することによって製造される。特許文献１、特許文献２及び特許文献３に記載されているように、ＩＩＩ−Ｖ族ウェハの成長基板がエピタキシャル剥離（ＥＬＯ）又はレーザ剥離（ＬＬＯ）技術によって除去された後、得られたＩＩＩ−Ｖ族／ＣＭＯＳウェハ積層体がホストウェハとなり、その上に第２及び第３のパターン形成されたＩＩＩ−Ｖ族ウェハが順次接合され、最終的に、ＣＭＯＳウェハ上に接合された複数のパターン化されたＩＩＩ−Ｖ族層の積層体が作成される。特許文献１、特許文献２及び特許文献３に記載の最終的な多色イメージャデバイスは、ＣＭＯＳ制御論理アレイの上に積み重ねられた複数のパターン化(ピクセル化)ＩＩＩ−Ｖ族層で構成される、これにより、このデバイスは、その関連付けられたＣＭＯＳ論理回路の制御下で、各ピクセルからの複数の波長を有する光の任意の組合せを放射することが可能になる。
【００１０】
特許文献１、特許文献２及び特許文献３に記載の多色イメージャデバイスの特徴的な態様は、その動作が、各ピクセルのＣＭＯＳ論理回路からの電気信号が多層積層体の個々の固体発光層の各々に結合されることを必要とすることである。さらに、多色光がそのイメージャデバイスの上面から放射されるためには、光は、その光が生成された層からその上方の層の積層体を通って結合される必要がある。特許文献１、特許文献２及び特許文献３に記載されているように、積層体の光生成層の各々の内部で、光は、各層にわたって分散した複数の垂直導波路を通して伝播（結合）する。このことは、特許文献１、特許文献２及び特許文献３に記載の多色イメージャデバイスが、電気信号が多層積層体の個々の発光層の各々を通して結合されることを必要とすることに加えて、光が多層積層体の個々の固体発光層の各々と、同様にそれらそれぞれの接合層とを通して結合されることをさらに必要とすることを意味する。この要件は、特許文献１、特許文献２及び特許文献３に記載の多色イメージャデバイスの製造に使用される発光（フォトニック）ウェハの接合が、最終的な多層イメージャデバイスを形成することになる積み重ねられた層の間での電気信号及び光信号の両方の転送のための手段を組み込む必要があることを意味することになる。接合されたウェハ間で光信号を転送するための手段を組み込んだ複数のウェハの接合手段を組み込んだウェハ接合を記載した従来技術は見出されなかった。
【００１１】
前述のように、電気的相互接続ビアを組み込む従来技術で説明されたウェハ接合（特許文献４、特許文献５、特許文献６及び特許文献７を参照されたい）は、接合されたウェハの接合面にわたって組み込まれた金属相互接続ビアを融合させるための、溶融接合後の高温アニーリングの使用に依拠する。各ウェハ接合面における相互接続ビアの表面の間の空隙は、大部分が、接合前のウェハの化学的機械的平坦化（ＣＭＰ）及び接合面活性化ステップに対するビア金属及び中間誘電体層の不均一な応答によって形成されるものであり、この空隙を閉じるためには、電気的相互接続ビアが、ウェハの接合面にわたって面するビアの間に形成された空隙をアニーリングステップの高温での金属膨張が埋めることを可能にするのに十分な体積の金属を含む必要がある。この必要条件は、形成される電気的ビアの幾何学的形状に応じて、相互接続ビアの高さが１．５ミクロンを上回り、且つ直径が３ミクロンを上回ることを要求する。電気的相互接続ビアのこのような高さは、ウェハ接続界面にわたって電気信号のみを転送する必要があるときには重要な結果を招かないであろう。しかし、ウェハ接合面が電気信号に加えて光を転送する必要があるときは状況が非常に異なり、その理由は、特に２つのウェハの間で結果として生じる接合部の厚さが２つのウェハのそれぞれの接合面に形成される中間接合層の厚さの２倍となるので、相互接続ビアの過度の高さが２つのウェハ間の中間接合層の過度の厚さを生じさせることになり、このことが、接合されたウェハ（層）の間で転送される光の望ましくない減衰（吸収による）を引き起しかねないからである。従って、電気的相互接続ビアを組み込んだ従来技術のウェハ接合（特許文献４、特許文献５、特許文献６及び特許文献７を参照されたい）で、設計パラメータとしての電気的ビアの高さ、そしてその結果としての接合中間層の厚さは、ウェハ接合面を横切って転送される光信号の、結果として生じる中間接合層の厚さによる減衰の悪影響が考慮されていない。
【００１２】
特許文献１、特許文献２及び特許文献３に記載の多色イメージャデバイスの最も重要な特長の１つは、今日の典型的なディスプレイに使用される空間光変調器に付随する非効率の大部分を解消することであり、従って、（１０×１０）ミクロン又はそれ以下の典型的なサイズを有する非常に小さいピクセルから、ディスプレイを見ている人に対して十分な輝度の多色光を生成することを可能にする。特許文献１、特許文献２及び特許文献３に記載の多色イメージャデバイスの製造の重要な局面は、従って、多様な用途に使用することができる多色発光を費用効率よく実現するデバイスを可能にする十分に小さいピクセルサイズ（ピクセルピッチが〜１０ミクロン又はそれ以下）を達成することである。ウェハ接合要件として解釈すれば、このレベルの多色ピクセルピッチは、４百万ビア毎平方センチメートル又はそれ以上の範囲の密度のウェハ接合相互接続ビアアレイを必要とすることになり、これは約５ミクロン又はそれ以下の電気的相互接続ビアピッチを意味する。このような超高相互接続部密度でのウェハ接合の方法、特に、接合されたウェハ間での接合層にわたる光及び電気信号の両方の転送のための手段を組み込んだ方法を説明する従来技術は存在しない。
【００１３】
従来技術のウェハ接合方法（特許文献４、特許文献５、特許文献６及び特許文献７を参照されたい）においては、電気的相互接続ビアの過度の直径は、電気的相互接続部の密度が、別のエレクトロニクスＣＭＯＳウェハに接合されているエレクトロニクスＣＭＯＳウェハで構成された多くの３Ｄ−ＩＣの場合におけるように１０6／ｃｍ2よりも十分に低いときには重大な結果を招かない。しかし、ウェハ接合面が、特許文献１、特許文献２及び特許文献３に記載のイメージャの場合のように各々数ミクロンの光学素子（ピクセル）に対して複数の電気的ビアを組み込む必要があるとき、過度の電気的ビア直径は、高密度光学素子（ピクセル）ピッチを達成するための決定因子となる。従って、従来技術のウェハ接合方法（特許文献４、特許文献５、特許文献６及び特許文献７を参照されたい）では、設計パラメータとしての電気的相互接続ビアの直径、そしてその結果としての相互接続ビアの達成可能な密度は、このようなウェハ接合方法を特許文献１、特許文献２及び特許文献３に記載されているような超高光学素子（ピクセル）密度のオプトエレクトロニクスデバイスの半導体ウェハの接合において使用するときに達成することができるピクセルピッチに対してそうしたパラメータが課す制限を考慮していない。
【００１４】
前述のように、特許文献１、特許文献２及び特許文献３に記載のデバイスは、４×１０6／ｃｍ2を超える電気的相互接続ビア密度を必要とする。既存の従来技術（特許文献４、特許文献５、特許文献６及び特許文献７、並びに非特許文献４及び非特許文献５を参照されたい）の限界は、このような微細なビアピッチにおいては、ビアの高さ及び直径、従って中間接合層の厚さを相当に増大させて１．５ミクロンより著しく大きくして、結果としてかなり高いアスペクト比（ビア直径に対するビア高さの比で表される）を有する相互接続ビアを得ない限り、形成された微細ピッチの相互接続ビア内の金属の量が、接合後高温アニーリングを用いてビア間の空隙を埋めるには十分とはならないことである。前述のように、中間接合層の厚さのこのような増大は、接合界面にわたって光を転送する必要がある場合には、接合されたウェハ間の光信号の転送にとって更により有害なものとなる。さらに、相互接続ビアのアスペクト比が大きくなり過ぎると、ウェハ接合面にわたって相互接続ビアを融合するのに必要な高温アニーリングステップの間の相互接続ビアの膨張の結果として、相互接続ビアの高さに沿った空隙が生じる可能性があり、これは、結局のところ、接合された層の間で電気信号を転送するのに決定的に必要とされる低い電気抵抗を達成することにとって有害なものとなる。
【００１５】
多色且つ超高ピクセル密度の能力を達成するために、特許文献１、特許文献２及び特許文献３に記載のデバイスは、関心のある各々の原色波長毎に１つの、複数のパターン形成されたＩＩＩ−Ｖ族材料ベースのフォトニック層で構成され、これらは互いに接合されるとともに、必要な駆動回路を有するＳｉのＣＭＯＳウェハに接合される。特許文献１、特許文献２及び特許文献３において求められる超高ピクセル密度、及び結果として生じる、４×１０6／ｃｍ2を超えることがある超高相互接続部密度のため、フリップチップ、従来の共融接合などの接合技術は、特許文献１、特許文献２及び特許文献３に記載の多色発光微小ディスプレイデバイスを実現するための実行可能な方法とはならない。さらに、複数の発光層を制御回路ＣＭＯＳウェハに対して積み重ねるので、特許文献１、特許文献２及び特許文献３に記載の発光微小ディスプレイデバイスは、その構成要素の接合層の間での電気信号及び光の両方の転送を必要とすることになる。特許文献４、特許文献５、特許文献６及び特許文献７、並びに非特許文献４及び非特許文献５に記載されているような従来技術の接合方法は、主にシリコンベースのウェハを接合するのに適しており、従って、典型的にはＩＩＩ−Ｖ族材料を用いて製造されるフォトニックウェハと、典型的にはシリコン（Ｓｉ）ベースのＣＭＯＳを用いて製造される制御回路ウェハのような異種材料のウェハを接合するために用いたときには、深刻な欠点がある。
【００１６】
高密度及び多機能能力を有する３次元集積回路（３Ｄ−ＩＣ）は、半導体デバイス技術における次の革命として認識されている（非特許文献８を参照されたい）。３Ｄ−ＩＣ集積を達成するために、チップ−チップ、チップ−ウェハ又はウェハ−ウェハ接合方法に基づく製造スキームが近年開発された（特許文献４、特許文献５、特許文献６及び特許文献７、並びに非特許文献４及び非特許文献５を参照されたい）。これらの種々の製造スキームの中でも、直接ウェハ−ウェハ接合が最大の処理量を可能にし、従ってコスト削減を可能にする。３Ｄ−ＩＣ集積化のために用いられる重要なウェハレベルの接合技術は、直接溶融接合（図１Ａ）、位置合せ溶融接合（図１Ｂ）、共融接合（図１Ｃ）、及び接着接合（図１Ｄ）である（非特許文献９を参照されたい）。これらのウェハ接合技術の各々が、特定の利点及び課題を提示する。上記の技術の中で、位置合せ溶融接合が、特許文献１、特許文献２及び特許文献３に記載のデバイスの製造のための実行可能な接合技術である。直接溶融接合及び位置合せ溶融接合（図１Ａ及び１Ｂ）は、それぞれのウェハ上の２つの誘電体層の間の接合形成を利用したウェハ−ウェハ接合を可能にする。従来技術の特許文献４、特許文献５、特許文献６及び特許文献７は、シリコンベースのウェハの位置合せ溶融接合（主としてＳｉ−Ｓｉ又はＳｉＯ2−ＳｉＯ2接合形成を用いる）について記載しており、これは接合されたウェハの接合界面にわたって電気信号を転送するための相互接続電気的ビアのみを組み込んでいる。さらに、このようなウェハ接合技術によって達成することができる電気相互接続部密度は、実質的に１平方センチメートル当たりの相互接続部が百万個未満に限られている。３Ｄ−ＩＣ集積のためのウェハ接続に関する膨大な量の研究（非特許文献９に引用されている種々の参考文献、並びに特許文献４、特許文献５、特許文献６及び特許文献７）において、記載されたいずれのウェハ接合技術も、これら技術が、超高密度フォトニック素子（ピクセル）のアレイを組み込んだオプトエレクトロニクスデバイスの接合層にわたって電気信号及び光信号の両方を転送するための備えを含まない点で、特許文献１、特許文献２及び特許文献３で考案されたようなオプトエレクトロニクスデバイスの集積化には適さない
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】米国特許第７，６２３，５６０号明細書
【特許文献２】米国特許第７，７６７，４７９号明細書
【特許文献３】米国特許第７，８２９，９０２号明細書
【特許文献４】米国特許第７，６２２，３２４号明細書
【特許文献５】米国特許第７，５５３，７４４号明細書
【特許文献６】米国特許第７，４８５，９６８号明細書
【特許文献７】米国特許第７，３８７，９４４号明細書
【非特許文献】
【００１８】
【非特許文献１】Ｇ．Ｙ．Ｆａｎ他、「ＩＩＩ−ｎｉｔｒｉｄｅ  ｍｉｃｒｏ−ｅｍｉｔｔｅｒ  ａｒｒａｙｓ：ｄｅｖｅｌｏｐｍｅｎｔ  ａｎｄ  ａｐｐｌｉｃａｔｉｏｎｓ」、Ｊ．Ｐｈｙｓ  Ｄ：Ａｐｐｌ．Ｐｈｙｓ．２００８年、第４１巻
【非特許文献２】Ｚ．Ｇｏｎｇ他、「Ｅｆｆｉｃｉｅｎｔ  ｆｌｉｐ−ｃｈｉｐ  ＩｎＧａＮ  ｍｉｃｒｏ−ｐｉｘｅｌｌａｔｅｄ  ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ  ａｒｒａｙｓ：ｐｒｏｍｉｓｉｎｇ  ｃａｎｄｉｄａｔｅｓ  ｆｏｒ  ｍｉｃｒｏ−ｄｉｓｐｌａｙｓ  ａｎｄ  ｃｏｌｏｕｒ  ｃｏｎｖｅｒｓｉｏｎ」、Ｊ．Ｐｈｙｓ  Ｄ：Ａｐｐｌ．Ｐｈｙｓ．２００８年、第４１巻
【非特許文献３】Ｈ．Ｓｃｈｎｅｉｄｅｒ他、「Ｄｕａｌ  ｂａｎｄ  ＱＷＩＰ  ｆｏｃａｌ  ｐｌａｎｅ  ａｒｒａｙ  ｆｏｒ  ｔｈｅ  ｓｅｃｏｎｄ  ａｎd  ｔｈｉｒｄ  ａｔｍｏｓｐｈｅｒｉｃ  ｗｉｎｄｏｗｓ」、Ｉｎｆｒａｒｅｄ  Ｐｈｙｓｉｃｓ  ＆  Ｔｅｃｈｎｏｌｏｇｙ、２００５年、第４７巻、ｐｐ５３−５８
【非特許文献４】Ｍ．Ａｌｅｘｅ及びＵ．Ｇｕｅｓｅｌｅ著「Ｗａｆｅｒ  Ｂｏｎｄｉｎｇ  Ａｐｐｌｉｃａｔｉｏｎｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ」、Ｓｐｒｉｎｇｅｒ、２００４年、ｐｐ３２７−４１５
【非特許文献５】Ｑ．Ｙ．Ｔｏｎｇ及びＵ．Ｇｕｅｓｅｌｅ著「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｗａｆｅｒ  Ｂｏｎｄｉｎｇ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ」、Ｗｉｌｅｙ、１９９９年、ｐｐ２０３−２６１
【非特許文献６】Ｍ．Ａｌｅｘｅ及びＵ．Ｇｕｅｓｅｌｅ著「Ｗａｆｅｒ  Ｂｏｎｄｉｎｇ  Ａｐｐｌｉｃａｔｉｏｎｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ」、Ｓｐｒｉｎｇｅｒ、２００４年、ｐｐ１７７−１８４
【非特許文献７】Ｑ．Ｙ．Ｔｏｎｇ及びＵ．Ｇｕｅｓｅｌｅ著「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｗａｆｅｒ  Ｂｏｎｄｉｎｇ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ」、Ｗｉｌｅｙ、１９９９年、ｐｐ４９−１０１
【非特許文献８】Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ（ｗｗｗ．ｉｎｔｒｓ．ｎｅｔ）
【非特許文献９】Ｃ−Ｔ．Ｋｏ他、「Ｗａｆｅｒ−ｌｅｖｅｌ  ｂｏｎｄｉｎｇ／ｓｔａｃｋｉｎｇ  ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ３Ｄ  ｉｎｔｅｇｒａｔｉｏｎ」、Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ  Ｒｅｌｉａｂｉｌｉｔｙ、２０１０年、第５０巻、ｐｐ４８１−４８８。
【非特許文献１０】Ｍ．Ｍ．Ｈｏｕ他、「Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｔｒａｎｓｉｅｎｔ  Ｌｉｑｕｉｄ  Ｐｈａｓｅ（ＬＴＴＬＰ）Ｂｏｎｄｉｎｇ  ｆｏｒ  Ａｕ／Ｃｕ  ａｎｄ  Ｃｕ／Ｃｕ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ」、Ｊｏｕｒｎａｌ  ｏｆ  Ｅｌｅｃｔｒｏｎｉｃ  Ｐａｃｋａｇｉｎｇ、１９９４年、第１１４巻、ｐｐ４４３−４４７
【発明の概要】
【００１９】
現在の半導体ウェハ接合方法半導体フォトニックには、ＩＩＩ−Ｖ族ウェハとエレクトロニクスＣＭＯＳウェハとを接合するために用いるときに前述の欠点があるので、それらの弱点を克服することは、特に固体光ベースのディスプレイに対する需要が高まっていることを考慮すると、顕著な商業的価値を有することは確かである。従って、本発明の目的は、フォトニックＩＩＩ−Ｖ族ウェハをエレクトロニクスＣＭＯＳウェハに接合するための半導体的方法であって、ウェハ接合界面が、該接合界面にわたって電気信号及び光信号の両方を転送するための手段を組み込んだ方法を提供することである。この半導体ウェハ接合方法は、ＩＩＩ−Ｖ族材料と従来型ＣＭＯＳ材料との熱膨張の不整合によって生じ得る、ウェハ接合に対する有害な影響を軽減するための手段を組み込むことになる。さらに、この半導体ウェハ接合方法は、電気的相互接続ビアの高さ及び直径が、ウェハ接合を用いて製造される半導体オプトエレクトロニクスデバイスの性能に及ぼす制限効果を克服する手段を組み込むことになる。本発明の付加的な目的及び利点は、添付の図面を参照しながら進められる本発明の好ましい実施形態の以下の詳細な説明から明白となるであろう。
【００２０】
本発明は、添付の図面において、限定のためではなく例証として示され、図中、類似の参照数字は類似の要素を指す。
【図面の簡単な説明】
【００２１】
【図１】図１Ａは、従来技術の直接溶融接合技術を用いて接合されたウェハの縦断面図を示す。図１Ｂは、従来技術の位置合せウェハ接合技術を用いて接合されたウェハの縦断面図を示す。図１Ｃは、従来技術のウェハ共融接合技術を用いて接合されたウェハの縦断面図を示す。図１Ｄは、従来技術のウェハ接着接合技術を用いて接合されたウェハの縦断面図を示す。
【図２】接合されたウェハ界面にわたる電気的相互接続部及び光学的相互接続部の形成を組み込んだ、本発明のウェハ接合方法の半導体処理フローを示す。
【図３Ａ】接合されたウェハ界面にわたる電気的相互接続部及び光学的相互接続部を組み込む本発明のウェハ接合方法を用いて接合された、複数のウェハの縦断面図を示す。
【図３Ｂ】本発明のウェハ接合方法を用いて形成された電気的相互接続部及び光学的相互接続部を組み込んだウェハ接続面を示す、接合されたウェハ間の接合界面の横断面図を示す。
【図３Ｃ】ウェハ接合界面にわたる電気的相互接続部及び光学的相互接続部を組み込む本発明の代替的なウェハ接合方法を用いて接合された、複数のウェハの縦断面図を示す。
【図４】本発明のウェハ接合方法を用いて接合されたフォトニックウェハの歪みを除去して反りを減らすために用いられるフォトニックウェハパターン形成の縦断面図及び横断面図を示す。
【発明を実施するための形態】
【００２２】
本発明の以下の詳細な説明において、「１つの実施形態」、「一実施形態」、「別の実施形態」又は「代替の実施形態」についての言及は、その実施形態に関連して説明された特定の特徴、構造又は特性が本発明の少なくとも１つの実施形態に含まれることを意味する。この詳細な説明の様々な箇所での「１つの実施形態において」という語句の出現は、必ずしも全てが同じ実施形態について言及するものではない。
【００２３】
また、本明細書及び添付の特許請求の範囲において用いられるとき、ウェハ及び半導体ウェハという単語は、回路及び／又は電気的応答デバイス及び／又は光学的応答デバイスの繰返し行列（直径が２インチより大きいことが好ましいが、必須ではない）を意味し、基板上のエピタキシャル層の中（これはエピタキシャル層の上も含み、逆も同様である）に形成された回路、電気的応答デバイス及び／又は光学的応答デバイスを有するエピタキシャル層を含み、該基板は半導体であってもよく半導体でなくてもよい（ホスト基板）。本明細書及び特許請求の範囲において用いられるとき、接合及び接合するという単語は、ウェハ接合面及び／又はウェハ上の電気的相互接続部及び／又は光学的相互接続部の接合に関連して用いられる。半導体であってもよく半導体でなくてもよいホスト基板上のエピタキシャル層の中に形成された回路、電気的応答デバイス及び／又は光学的応答デバイスを含むウェハの場合、ホスト基板上のエピタキシャル層及び／又はエピタキシャル層上の電気的相互接続部及び／又は光学的相互接続部の接合は、別のウェハに対するこのような接合（積み重ね）を含み、この別のウェハ自体が、ホストウェハ上にあったがそこから分離されたエピタキシャル層であり得る。接合が電気的相互接続部又は光学的相互接続部に関連して用いられる限りにおいて、接合は、隣接するウェハを、それぞれ電気及び／又は光の信号又は情報の転送のために、それぞれ電気的に接続すること及び光学的に接続することを意味する。最後に、「光学的」は、通常、視覚的に知覚可能な光を指すが、必ずしもそうとは限らない。また、信号という単語は、電気信号に関して用いられるとき、電力を含む。
【００２４】
ＩＩＩ−Ｖ族半導体ウェハとＣＭＯＳ半導体ウェハとを接合する方法をここで説明する。以下の記述において、説明の目的で、多数の特定の細部が本発明の完全な理解をもたらすために示される。しかし、本発明は異なる特定の細部を用いて実施できることが当業者には明白であろう。他の事例において、構造体及びデバイスは、本発明を不明瞭にすることを避けるためにブロック図又は断面図の形態で示される。
【００２５】
本発明は、従来技術の半導体ウェハ接合方法の前述の欠陥を克服する半導体ウェハ接合方法を含み、且つまた、各々がパターン形成された層を有する複数のＩＩＩ−Ｖ族材料フォトニックウェハが順次相互に接合され、ひとまとめにＳｉベースのＣＭＯＳウェハに接合され、任意の２つの隣接する層（フォトニック−フォトニック又はフォトニック−シリコン）の間の接合界面が、接合された層の間で電気信号及び光信号の両方を転送するための手段を組み込んだ、半導体ウェハを接合する方法を含む。
【００２６】
好ましい実施形態のウェハ接合工程フロー
本発明の好ましい実施形態の半導体ウェハ接合工程フローを図２に示す。図２に示す半導体処理フローは、両方のウェハがフォトニックウェハであるか、又は一方のウェハがフォトニックウェハであり他方がシリコンベースのＣＭＯＳウェハである、２つのウェハの接合に関するウェハ接合シーケンスを示す。さらに、図２に示すウェハ接合シーケンスを用いて接合することができる２つのウェハのうちの少なくとも一方を、図２に示すウェハ接合手順又は他のいずれかのウェハ接合方法を用いて事前に接合された複数のウェハを含むウェハ積層体とすることもできる。当業者であれば、図２に示すウェハ接合シーケンスを順次繰返して複数のウェハを接合して、ＳｉベースのＣＭＯＳウェハに積層体としてひとまとめに接合される、複数のフォトニックウェハの積層体を含むがそれに限定されない、複数の接合されたウェハの積層体を作成することができることを認識するであろう。
【００２７】
ＣＭＯＳウェハの接合を含む図２に示すウェハ接合シーケンスの開始に先立って、相互接続タングステンプラグがＣＭＯＳウェハ内部に埋め込まれた制御回路からウェハの上面まで延長される。これらの相互接続タングステンプラグは、ＣＭＯＳウェハ内部に埋め込まれた制御回路への電気的インタフェースを構成する。ＣＭＯＳの相互接続タングステンプラグの密度は、デバイスのフォトニック素子アレイ（これは、特許文献１、特許文献２及び特許文献３に記載のデバイスの場合にはピクセルのアレイとすることができ、又は、非特許文献３に記載されているようなデバイスの場合にはフォトニック検出器のアレイとすることができる）に求められる解像度と少なくとも等しいか又はそれより大きくしなければならない。また、フォトニックウェハの接合に先立って、ＩＩＩ−Ｖ族材料ベースのフォトニックウェハは、デバイスダイの境界及びデバイスのフォトニック素子アレイ（これは、特許文献１、特許文献２及び特許文献３に記載のデバイスの場合にはピクセルのアレイとすることができる）の輪郭を描くようにパターン形成される。フォトニックウェハのパターン形成は、典型的には、デバイスのフォトニック素子（これは、特許文献１、特許文献２及び特許文献３に記載のデバイスの場合には個々のピクセルとすることができる）の各々のための電気的に分離された金属コンタクトの堆積も含むことになる。形成されたフォトニック素子金属コンタクトのアレイは、ＣＭＯＳウェハの上まで延長された相互接続タングステンプラグのアレイと整合することになる。
【００２８】
図２に示すウェハ接合シーケンスは、接合される２つのウェハの内部に、２つのウェハを最小の相互接続ビアの直径の１０％未満まで正確に位置合せすることを可能にするのに十分な構造精細度を有する位置合せマークを含めることにより開始する（ボックス２１０）。図２に示すウェハ接合シーケンスのボックス２２０において、フォトニックウェハ又はＣＭＯＳウェハのいずれかである接合されるウェハが処理されて、ウェハ間電気的相互接続ビアポストが作成される。これらの電気的相互接続ビアポストは、ＣＭＯＳウェハの場合には相互接続タングステンプラグの頂部に、又は、フォトニックウェハの場合にはフォトニック素子（ピクセル）の金属コンタクトの頂部に、リソグラフィ及び金属めっきなどの典型的な半導体処理法を用いて形成されることになる。電気的相互接続ビアポストは、ニッケル（Ｎｉ）、錫（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）又はインジウム（Ｉｎ）といった低温固体溶融に適した金属を用いて形成される。形成される電気的相互接続ビアポストの直径は、（１）要求されるウェハ間相互接続部コンタクトの密度、（２）形成される電気的相互接続ビアポスト内に、フローの接合後アニーリングステップ（図２のボックス２８０）の目標温度下で接合界面にわたるそれらの融合を可能するのに十分な量の金属を含めることの必要性、及び（３）相互接続部ポストの断面積をウェハ接合界面の面積のうちの小部分（好ましくは３０％未満）に維持するという重要な要求に従って決められる。相互接続部ポストの断面積はウェハの初期溶融接合に寄与しないので、この断面積をウェハ接合界面の面積のうちの小部分（好ましくは３０％未満）とすることは重要である。
【００２９】
接合される２つのウェハの各々の接合面の上に電気的相互接続ビアポストが形成された後、接合されるウェハの接合界面上に誘電体中間接合層が堆積される（図２のボックス２３０）。誘電体中間接合層は、接合されるウェハとの良好な接着性を示すべきであり、溶融接合剤として用いられ、典型的には酸化シリコン（ＳｉＯ2）又は窒化シリコン（Ｓｉ2Ｎ3）のいずれかであろう。ウェハ接合界面の両側での熱膨張係数（ＣＴＥ）の不整合の程度に応じて、ＳｉＯ2又はＳｉ2Ｎ3のいずれかが、２つのウェハ間の熱膨張を、接合界面上に誘起される歪みを最小にして適切に遷移させることができる誘電体中間接合層として選択される。誘電体中間接合層は、接合シーケンスの先立つステップ（図２のボックス２２０）において形成された電気的相互接続ビアポストの全高を覆うのに十分な堆積厚となるように、典型的にはプラズマ強化化学気相堆積（ＰＥＣＶＤ）型装置を用いて堆積される。
【００３０】
図２のウェハ接合シーケンスは、接合されたウェハ間で電気的相互接続部信号に加えて光が転送されることを必要とする２つのフォトニックウェハを接合する場合の処理を区別するために分岐する（図２のボックス２４０）。このタイプのウェハ接合要件は、特許文献１、特許文献２及び特許文献３に記載の多色発光微小ディスプレイデバイス又はいずれかの同等のオプトエレクトロニクスデバイスの場合におけるように、ＣＭＯＳウェハの上にひとまとめに積み重ねられることになる複数のフォトニック層の積層体を含むデバイスに包含される。この場合、ウェハ接合シーケンスは、光を１つのフォトニック層から、その上に積み重ねられた１つ又はそれ以上の層を通して転送する（ルーティングする）手段を組み込むためのステップ（ボックス２４０）を含む。実際上、このタイプのウェハ接合においては、積み重ねられた（接合された）フォトニック層の間で光を効率的に転送する（又は導く）ために用いることができる「光学的相互接続ビア」を含めなければならない。本発明の好ましい実施形態において、このことは、光学的相互接続ビアとして機能する光導波路をウェハ誘電体中間接合層内に組み込むことによって達成される（ボックス２５０）。これらの垂直導波路又は光学的相互接続ビアは、誘電体中間接合層内に、該誘電体中間接合層の屈折率より高い屈折率を有する誘電体材料で構成された複数の不連続領域を組み込むことによって作成される。これらの光学的相互接続ビアは、誘電体中間接合層にわたって転送される光を内部全反射（ＴＩＲ）の原理に基づいて閉じ込めて導くように機能し、従って、光が接合されたウェハ間を効率的に転送されることを可能にする。
【００３１】
光学的相互接続ビアは、最初に、必要とされる光学的相互接続ビアの配置に対応する誘電体中間接合層の選択された領域をエッチングし、次いで、エッチングされた領域を誘電体中間接合層の屈折率より高い屈折率を有する誘電体材料で再充填することによって誘電体中間接合層の中に組み込まれる（ボックス２５０）。例えば、酸化シリコン（ＳｉＯ2）が誘電体中間接合層の誘電体材料として使用される場合、ＳｉＯ2が１．４６の屈折率を有するので、２．０５の屈折率を有する窒化シリコン（Ｓｉ2Ｎ3）を用いて、誘電体中間接合層にわたる光学的相互接続ビアを形成することができる。光学的相互接続ビアのエッチング及び再充填は、典型的には、それぞれＩＣＰ／ＲＩＥ型及びＰＥＣＶＤ型の装置を用いて行うことができる。電気的相互接続ビアの場合と同様に、形成される光学的相互接続ビアもまた、接合するウェハ間で位置合せされることになる。本発明の好ましい実施形態において、光学的相互接続ビアは、電気的相互接続ビアの間に散在するようにされ、これにより光学的相互接続部及び電気的相互接続部の均一なパターンがウェハ接合面の全域にわたる。しかし、接合界面にわたって形成される光学的相互接続ビアの位置、複数性及び配置パターンは、典型的には、オプトエレクトロニクスデバイスのダイの中の、従って接合されるウェハの中の特定の位置に相応し、その特定の位置は、電気信号及び光信号が３Ｄ−ＩＣウェハ積層体によって形成されたオプトエレクトロニクスデバイスのダイの複数の層にわたって転送される必要がある位置であることに留意されたい。ウェハ接合シーケンスのこのステップ（図２のボックス２５０）の終了時には、ウェハ接合面は、内部に電気的相互接続ビア及び光学的相互接続ビアの散在したアレイが埋め込まれた誘電体中間接合層から構成され、これらのビアは、２つのウェハの接合面にわたって同じパターンに実質的に位置合せされ、且つまた、接合される２つのウェハ内に組み込まれた位置合せマークに対して実質的に位置合せされている。
【００３２】
処理されるウェハが光学的相互接続ビア及び電気的相互接続ビアの両方を含む場合又は電気的相互接続ビアのみを含む場合のどちらの場合でも、ウェハは、化学的機械的研磨（ＣＭＰ）により、ウェハ接合面全域で二乗平均平方根（ＲＭＳ）粗度が０．５ナノメートル未満になるまで平坦化される（図２のボックス２６０）。ＣＭＰ平坦化ステップ（ボックス２６０）の後に達成されるウェハ接合面の表面粗度は、ウェハ接合面全域で、ファンデルワールス原子半径以内で均一となるべきである。この接合面の平坦化要件は、ウェハ接合面を互いに接触させたときにウェハの接合面にわたる誘電体中間結合層の均一な相互融合を達成するために重要である。このことはまた、ウェハ接合面が不均一な材料領域、即ち、誘電体中間接合層並びに電気的及び光学的相互接続ビア材料から構成されることから、特に重要である。従って、ＣＭＰ選択性は、これらの接合面のいずれかの領域の過度の研磨不足又は過剰研磨を避けるように注意深く制御する必要がある。特に、ウェハ表面全域にわたる均一な融合接合を達成するために、電気的相互接続ビアの断面は、誘電体中間接合層の平坦化された（研磨された）表面から上方に出ないように、好ましくは平坦化表面より僅かに低くなるように維持されることが重要である。このことが重要である理由は、ウェハ接合面の初期低温融合はウェハ接合面の誘電体中間接合層にわたって生じるので、電気的相互接続ビアが高すぎるとこのような融合を妨げることになり、それにより、その周囲に融合された誘電体中間接合層の気泡ボイドが形成されることになるためである。
【００３３】
接合されるウェハの平坦化後の重要なステップは、接合されるウェハの接合面の完全な洗浄である。このＣＭＰ後洗浄は、平坦化プロセスによってウェハの接合面から生じたすべての存在し得るデブリを除去するために、研磨されたウェハ表面の完全なスクラビングを少なくとも含むべきである。ＣＭＰ後洗浄は、Ａｕｘ１７００などの典型的な半導体洗浄装置を用いて実行することができる。ウェハ接合面のＣＭＰ後スクラビングの後、ウェハは、形成されたウェハの不均一材料接合面に適合するように比率が調整されたイオン水、過酸化水素、水酸化アンモニウム（Ｈ2Ｏ：Ｈ2Ｏ2：ＮＨ4ＯＨ）から成るＲＣＡ洗浄溶液のような厳格な半導体ウェア洗浄プロセスを用いて完全に洗浄されることが必要とされる。ウェハは次に、ウェハの形成された不均一材料の接合面に適合するように調整された高度希釈フッ化水素（ＨＦ）水溶液に浸され、次いで再びＲＣＡ洗浄溶液で洗浄される。ウェハ接合面の洗浄後、両方のウェハの接合面は、十分に脱酸素され、活性化される必要がある。このウェハ接合面の活性化は、典型的には、ウェハ接合面に、反応性イオンエッチング（ＲＩＥ）モードで酸素（Ｏ）、窒素（Ｎ）及び／又はアルゴン（Ａｒ）プラズマ処理を施すことによって実施され、プラズマの種類は、ウェハの形成された不均一材料表面全域にわたる均一な活性化を達成するように選択される。このウェハ接合面のプラズマ処理は、典型的には、Ｏｘｆｏｒｄ  Ｉｎｓｔｒｕｍｅｎｔｓ  Ｐｌａｓｍａ  Ｌａｂ又はＡｓｈｅｒなどのような半導体ＲＩＥ装置を用いて行われる。
【００３４】
ウェハ接合面が活性化された後、短時間のうちに、２つのウェハは互いに対して位置合せされ、ウェハ接合界面にわたる初期溶融接合を開始させるためにそれらの接合面が互いに接触するようにされる（図２のボックス２７０）。典型的には、接合シーケンスのこのステップにおいて、ウェハは、達成されたウェハの位置合せをウェハの接合及びその後のステップを通して維持するために用いられる位置合せ器具内に配置される。ウェハは、真空中で位置合せ及び表面接触が行われることが好ましい。また、２つのウェハ表面を接触させた直後に２つのウェハの反対側に僅かなレベルの圧力をかけることも好ましい。ウェハの位置合せ、接触及び溶融接合開始ステップ（図２のボックス２７０）は、典型的には、２つのウェハを小さい方の相互接続ビアの直径の１０％未満以内で位置合せすることが可能な半導体装置によって行われ、これは、特に特許文献１、特許文献２及び特許文献３に記載されているようなデバイスの場合には１００ナノメートル未満であり得る。Ｓｕｓｓ  ＭｉｃｒｏＴｅｃ又はＥＶＧ  Ｍａｓｋ  Ａｌｉｇｎｅｒなど、マスクとウェハとの位置合せに典型的に使用される型式の半導体装置は、このようなレベルのウェハ−ウェハ位置合せを達成することができる。
【００３５】
２つのウェハ接合面にわたる誘電体中間接合層材料の溶融接合は、典型的には２つのウェハ接合面を接触させると直ぐに開始する。しかし、典型的には、接合されたウェハ対を室温から昇温して１００℃を上回る温度まで達することができる高温で数時間にわたってアニールすることによって、溶融接合プロセスをさらに誘導することが必要とされ、その間、２つのウェハは依然として位置合せされた接触状態に保持されていることが好ましい（図２のボックス２７０）。この接合後アニーリングは、典型的には、２つのウェハが、ウェハの位置合せ及び接触ステップ中に当初位置合せされ接触するようにされた位置合せ器具内に依然として配置されている間に行われる（図２のボックス２７０）。このステップに対して特別に重要なことは、２つのウェハの熱膨張係数（ＣＴＥ）の間の不整合の程度である。従って、このステップ（図２のボックス２７０）において行われる接合後アニーリングの持続時間及び最高到達温度についてのプロファイルには、２つの接合されるウェハの膨張及びウェハサイズの差を考慮に入れる必要がある。２つの接合されるウェハの間に大きなＣＴＥ差がある場合には、高温短時間のアニーリングではなく低温長時間のアニーリングを用いることが必要となり得る。このような手法の主な理由は、接合されたウェハの達成された正確な位置合せを維持するためである。ウェハ接合界面にわたって達成された溶融接合をさらに促進するために、接合されたウェハの両側に対してあるレベルの圧力を維持することもまた必要となり得る。
【００３６】
接合界面にわたって達成された表面粗度に応じて、溶融接合ステップ（図２のボックス２７０）の終了時には、ウェハの対向する面上の誘電体中間接合層並びに光学的相互接続ビアポストの断面が２つのウェハの接合界面にわたって互いに融合することになる。しかし、ウェハ研磨及び表面活性化プロセスにより、電気的相互接続ビアの界面が誘電体表面より下方に窪む可能性があり、これは、ウェハ接合界面にわたる電気的ビアの対向する面の間に空隙を生じさせることになる。電気的相互接続ビアポスト間のこのような空隙が存在すると、接合しているウェハの対応する電気回路間に過剰なレベルの電気抵抗を生じさせる可能性がある。相互接続ビアにわたる電気抵抗を最小にするために、接合されたウェハに高温のアニーリングをさらに施して、電気的ビアポストを熱膨張させ、接合界面にわたって融合させる（図２のボックス２８０）。このステップ（図２のボックス２８０）の間、適切なレベルの高温、及び、場合により適切なレベルの圧力が、（１）前のステップ（図２のボックス２７０）中に達成された溶融接合をさらに推進するため、及び（２）主に２つのウェハの接合面にわたる電気的相互接続ビアポストの融合を引き起すために、典型的には必要とされる。これら２つの目的のうちの後者を達成するために、このステップ（図２のボックス２８０）において、接合されたウェハ対の温度を昇温させて、電気的相互接続ビアポストの熱膨張により、対向するウェハの電気的相互接続ビアポストと接触するようにさせ、ウェハ接合界面にわたって融合させるようにすることが必要となる。電気的相互接続ビアポストを形成するのに用いる金属材料に種類に応じて、昇温された温度は、数時間にわたって２５０℃を超える温度に達するものとすることができ、その間、２つのウェハは依然として位置合せされた接触状態に保持されていることが好ましい。相互接続ビアポスト融合ステップ（図２のボックス２８０）において、接合界面の対向する両側にある電気的相互接続ビアポストを構成する金属材料が、高温アニーリング下で誘電体中間接合層の増大する溶融接合強度と金属材料の熱膨張との組合せに起因して形成される熱圧縮によって融合する。電気的相互接続ビアポストは、溶融接合ステップ（図２のボックス２７０）中に達成された誘電体中間接合層の溶融接合の強度によって部分的に生じる金属−金属熱圧縮融合（又は固体−固体拡散接合）により、ウェハ接合界面にわたって接合する。従って、溶融接合ステップ（図２のボックス２７０）中にウェハ接合面にわたって達成される溶融接合の強度は、電気的相互接続ビアポストを２つのウェハの接合面にわたって融合させるのに必要な適切なレベルの熱圧縮を達成するのに重要な役割を果たすゆえに非常に重要である。相互接続ビアポスト融合ステップ（図２のボックス２８０）の間、達成された溶融接合の強度とウェハ接合面にわたって印加される何らかの圧力とを組合せた強度は、電気的相互接続ビアポストの金属材料の降伏点応力の少なくとも何分の一かに達する圧縮を引き起すのに十分でなければならない。ウェハ接合面にわたる十分な圧縮において、電気的相互接続ビアポストは、典型的には、電気的相互接続ビアポストの金属材料の融点の０．２−０．３付近の温度にて２つのウェハの接合界面にわたって融合することができる。
【００３７】
本発明の好ましい実施形態は、また、相互接続ビアポスト融合ステップ（図２のボックス２８０）に含めることができる方法であって、低温での接合されたウェハの融合アニーリング後に、部分的に融合した電気的相互接続ビアを通して電流を駆動する方法を含む。この方法では、部分的に融合した電気的相互接続ビアの高い電気抵抗を活用して温度上昇を引き起し、これにより相互接続ビアを完全に融合させ、ウェハが接合した後にこの電気的相互接続ビアを通して電流を印加することを可能にする。この方法は、相互接続ビアポスト融合アニーリングを低温で行うことが好ましい場合に特に有用である。以前に論じたように、接合されたウェハの熱膨張係数（ＣＴＥ）に存在する可能性のある不整合の悪影響を軽減するためには、接合後アニーリング中に低温を用いることが重要である。
【００３８】
図２のウェハ接合工程の相互接続ビアポスト融合アニーリングステップ（図２のボックス２８０）の完了後、フォトニック素子の反対側に電気コンタクトを作成して、接合されたウェハ対のそちらの側に別のフォトニックウェハを接合するのに必要な、更に別の処理を準備するために、接合されたフォトニックウェハのエピタキシャル成長基板が除去される（図２のボックス２９０）。その材料系に応じて、典型的なフォトニックウェハのエピタキシャル成長基板は、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、炭化シリコン（ＳｉＣ）又はシリコン（Ｓｉ）のいずれかである。フォトニックウェハのエピタキシャル成長基板の除去は、典型的には、レーザ剥離、エピタキシャル剥離又はＣＭＰ剥離のいずれかを用いて行われる。レーザ剥離（ＬＬＯ）の場合、ＵＶレーザビームでウェハ全域を走査し、エピタキシャル成長基板とエピタキシャルフォトニック層との間に配置された犠牲バッファ層の温度を上昇させる。このバッファ層温度の上昇が、バッファ層をその構成化学元素へ分裂させ、それにより、基板を接合ウェハ対から分離させる。エピタキシャル剥離（ＥＬＯ）プロセスは、化学処理によって犠牲バッファ層を溶解させる点を除いて、ＬＬＯプロセスと類似している。ＣＭＰ剥離プロセスにおいては、エピタキシャル成長基板は、初めに粗いスラリを用いて成長基板を僅か数ミクロンの厚さまで研磨し、次いで、微細スラリを用いてこれを完全に除去することにより除去される。これら３つの剥離方法の各々が特定の種類の成長基板の剥離に最も適しており、例えば、ＬＬＯは、バッファ層がＧａＮであるサファイア成長基板を除去するのに最も適し、ＥＬＯ又はＣＭＰ剥離は、ＧａＡｓ成長基板の除去に最も適する。
【００３９】
図２に示すウェハ接合工程の完了後、接合されたウェハは、エピタキシャル成長基板が除去された面上にフォトニック素子を連接するように処理され、このウェハ積層体は、図２に示すのと同じウェハ接合工程を用いて別のフォトニックウェハと接合する準備が整ったことになる。このウェハ接合工程を順次繰返して、電気信号及び光信号の両方がそれを通って伝播することができる複数の薄いフォトニック層の積層体を作成することができる。このような多重フォトニック層積層体は、薄いフォトニック層の素子を制御する回路を組み込んだＣＭＯＳウェハの上に直接形成することができ、この場合、ＣＭＯＳは、その上にフォトニック層が図２に示すウェハ接合工程を用いて順次接合されることになるホストウェハとして機能する。この場合、接合された積層体を封入する一方で、光が積層体の上面に達することを可能にするために、透明なカバーガラスウェハが直接溶融接合（図１Ａを参照されたい）又は接着ＢＣＢ接合（図１Ｄを参照されたい）を用いて積層体の上面に接合される。
【００４０】
代替的に、図２に示すウェハ接合工程を順次繰返して、透明ガラスウェハの上にフォトニック層積層体を形成することができ、その後、形成されたフォトニック層積層体を、図２に示すウェハ接合工程を同様に用いて、制御ＣＭＯＳウェハに接合することができる。この場合、透明ガラスウェハは、（１）フォトニックウェハ積層体がその上に形成されるホストウェハとしての機能、及び（２）光が積層体の上面に到達できるようにしながら接合ウェハ積層体を封入する手段としての機能、の２つの目的を果たすことになる。ガラスカバーウェハとの接合には相互接続部をなんら含める必要がないので、直接溶融接合（図１Ａ）法又は接着ＢＣＢ接合（図１Ｄ）法のいずれかを図２に示すウェハ接合工程の接合ステップ（図２のボックス２７０）に用いて、第１のフォトニックウェハをフォトニック素子（ピクセルアレイ）を組み込むようにパターン形成した後で接合することができる。第１のフォトニックウェハがガラスカバーウェハに接合された後、図２に示すウェハ接合シーケンスの基板除去ステップ（図２のボックス２９０）を用いて、フォトニックウェハの裏面からエピタキシャル成長基板が剥離される。図２に示すウェハ接合工程を用いるこの代替方法の主な利点は、ＣＭＯＳウェハが、各々のフォトニックウェハの接合に伴う複数のアニールステップの影響を受けないことである。この場合、ＣＭＯＳウェハは、ウェハ積層工程の最後に電気的相互接続ビアポストを融合させるための一回の接合後アニールステップ（図２のボックス２８０）だけを受ける。これは、複数の高温アニーリングによって起こり得るＣＭＯＳウェハの何らかの可能性のある損傷を避けるための、図２に示すウェハ接合シーケンスを用いる好ましい方法となり得る。
【００４１】
好ましい実施形態のウェハ接合工程の前述の説明は、特定の順序に配置された複数の半導体処理ステップの説明を含む。しかし、当業者であれば、説明されたステップの幾つかは、ウェハ接合界面にわたる電気的相互接続ビア及び光学的相互接続ビアの両方を組み込む半導体ウェハ接合の好ましい実施形態の意図した目的から逸脱せずに、異なる順序で実施することができることを認識するであろう。さらに、当業者であれば、前述の考察のウェハ接合シーケンスはフォトニックウェハとＣＭＯＳウェハとの接合を説明するものであるが、説明されたウェハ接合方法は、電気及び光信号の両方をウェハの接合面にわたって転送する必要がある場合にＣＭＯＳウェハをＣＭＯＳウェハに接合するためにも同じく適用することができることを認識するであろう。
【００４２】
電気的相互接続部及び光学的相互接続部を組み込んだ接合多層積層体
図３Ａ及び図３Ｂは、図２に示した好ましい実施形態のウェハ接合方法を用いて接合された多層積層体の断面図を示す。図３Ａは、図２に説明した好ましい実施形態のウェハ接合方法を用いて相互に接合され、且つＣＭＯＳ層３３５に接合された３つのフォトニック層３０１、３０２及び３０３から構成される多層積層体の断面図を示す。図３Ａに示す接合された多層積層体は、誘電体中間接合層３１３の内部に埋め込まれた電気的相互接続ビア３１０及び光学的相互接続ビア３１５の両方を組み込み、誘電体中間接合層３１２は電気的相互接続部３１０のみを組み込み、これら全ては、図２に示し且つ前述の議論で説明したウェハ接合フローを用いて、順次形成される。図３Ａに示すように、フォトニック層対（３０１、３０２）及び（３０２、３０３）の間の接合界面３１４は、電気的相互接続ビア３１０並びに光学的相互接続ビア３１５の両方を組み込み、他方、接合界面３１６は、電気的相互接続ビア３１０のみを組み込む。電気的相互接続ビア３１０は、各ウェハの接合側の上に形成され（図２のウェハ接合フローのステップ２２０を用いて）、熱圧縮で誘起される固体拡散接合を用いた接合（図２のウェハ接合工程のステップ２８０を用いる）に適したニッケル（Ｎｉ）、錫（Ｓｎ）、銅（Ｃｕ）などの単一金属層から構成される。また前述のように、ウェハを接合する誘電体中間接合層３１３がＳｉＯ2である場合、光学的相互接続ビア３１５の光閉じ込め態様を可能にするのに必要な屈折率差を生成するために、光学的相互接続ビア３１５はＳｉ2Ｎ3とすることになる。
【００４３】
フォトニック層３０１、３０２及び３０３の間の光学的相互接続ビア３１５の相対的な位置合せの重要性を指摘することは重要である。光学的相互接続ビア３１５のこのような位置合せは、それが２つの隣接するフォトニック層（例えば、３０１と３０２又は３０２と３０３）の間だけでなく、２つの隣接しないフォトニック層（例えば、３０１と３０３）の間でも同様に光が転送されることを可能にするゆえに重要である。これは、光学的相互接続ビア３１５が、フォトニック層３０１、３０２及び３０３の各々の中に含められた光抽出手段（特許文献１、特許文献２及び特許文献３に記載の垂直導波路のような）とも位置合せされる場合に特に有用である。本発明の好ましい実施形態において、光学的相互接続ビア３１５の相対的位置合せ、並びにそれらと積み重ねられたフォトニック層内に組み込まれた光抽出手段（特許文献１、特許文献２及び特許文献３に記載の多色発光微小ディスプレイデバイスの垂直導波路のような）との位置合せが、フォトニック層３０１、３０２及び３０３の各々の内部で生成された光を他のフォトニック層並びにウェハの誘電体中間接合層３１３を通して発光デバイスの表面に抽出するために使用される。同様に、光学的相互接続ビア３１５の相対的位置合せ、並びにフォトニック層３０１、３０２及び３０３内に埋込まれた可能な導光手段を用いて、デバイスの表面に入射した光をその内部に導いて積み重ねられたフォトニック層３０１、３１０及び３０３のいずれかに達するようにすることができる。
【００４４】
図３Ａはまた、ＣＭＯＳ層とフォトニック層積層体との間の誘電体中間接合層を示し、ここでウェハ接合界面３１６は、これもまた図２に示したウェハ接合手順を用いて形成される電気的相互接続ビアのみを組み込む。図３Ａに示すように、誘電体中間接合層はこの場合、ＣＭＯＳ層の上に積み重ねられる複数のフォトニック層の全てに対して必要な電気的相互接続ビアを組み込む。図３Ａの誘電体中間接合層３１２は、この場合、フォトニックウェハとＣＭＯＳウェハとの熱膨張の不整合の程度に応じて、ＳｉＯ2又はＳｉ2Ｎ3とすることができる。
【００４５】
図３Ｂは、ウェハ接合界面３１４の表面全域にわたる電気的相互接続ビア３１０及び光学的相互接続ビア３１５の散在を示すウェハ接合界面３１４の横断面図を示す。図３Ｂはまた、散在した電気的相互接続ビア３１０及び光学的相互接続ビア３１５が共にウェハの誘電体中間接合層３１３内に埋め込まれていることを示す。フォトニックウェハ上にパターン形成されたフォトニック素子の密度が、ウェハ接合界面３１４の全域にわたる相互接続ビアの全密度に影響を及ぼすことを強調することが重要である。例えば、図２に示すウェハ接合工程を用いて接合されたウェハ上に組み込まれたデバイスのフォトニック素子（ピクセル）のアレイピッチが１０ミクロンであり、３つの積み重ねられたフォトニック層３０１、３０２及び３０３が共通の接地コンタクトと３つの層の各々に対して１つのコンタクトとを必要とする場合、電気的相互接続ビア３１０は、ｘ及びｙの両方向に５ミクロン間隔を空ける必要があることになる。接合界面３１４全域にわたり誘電体中間接合層の適切な面積を保持するために、各々の電気的相互接続ビア３１０の直径は、２ミクロン又はそれ以下に維持する必要があり、これは接合界面３１４のおよそ８７％を、対向するウェハの誘電体中間接合層３１２又は３１３の専用として残すことになる。一般に、電気的相互接続部の総断面積は、ウェハ接合界面の３０％未満であることが好ましい。
【００４６】
図３Ｂはまた、電気的相互接続ビア３１０のアレイの間に散在した光学的相互接続ビア３１５のアレイを組み込んだ、誘電体中間接合層３１３を示す。電気的相互接続ビア３１０の直径及び間隔がそれぞれ約２ミクロン及び５ミクロンであるウェハ接合の例において、図３Ｂは、電気的相互接続ビア３１０のアレイの間に２．５ミクロン間隔で散在した約１ミクロンの直径の光学的相互接続ビア３１５のアレイを示す。この設計例に示すように、２つの型の相互接続ビアのうちの小さい方が光学的相互接続ビアであり、これは約１ミクロンの直径を有する。前述の設計基準に基づくと、接合されるウェハは、光学的相互接続ビア（２つの型のビアのうちの小さい方）の直径の１０％以内で位置合せすることを必要とし、これは、接合されるウェハ上に配置される位置合せマーク（基準）が、図１に示す接合フロー中に１００ナノメートル未満の正確さでウェハの位置合せを可能にしなければならないことを意味する。現在、市場で入手可能な、Ｓｕｓｓ  Ｍｉｃｒｏｔｅｃｈ又はＥＶグループのウェハ及びマスクアライナなどのウェハ接合装置の大部分は、５０ナノメートル未満の正確さでウェハを位置合せすることができることは言及に値する。さらに、図３Ｂに示すように、ウェハ誘電体中間接合層３１３が２種類の誘電体材料、即ち、ＳｉＯ2及びＳｉ2Ｎ3から構成され、ＳｉＯ2が接合剤として機能すると同時に、Ｓｉ2Ｎ3の光学的相互接続ビア３１５に対する光学的クラッド材料として機能することも注目に値する。同様に、光学的相互接続ビア３１５を形成するＳｉ2Ｎ3材料もまた二つの目的を果たし、第１には、光学的相互接続ビア３１５の光導波路としての側面を可能にするのに必要な高屈折率をもたらす手段として機能することであり、第２には、ウェハ接合界面３１４全域にわたる接合剤の一部分としても機能することである。
【００４７】
上記の設計例は例証のためであり、当業者であれば、図２に定めたウェハ接合プロセスから実質的に逸脱せずに、接合されるウェハの特定の要件に適合するように電気的相互接続部３１０及び光学的相互接続部３１５の配置を調整することができることを言明すべきであろう。
【００４８】
ウェハの示差的（ｄｉｆｆｅｒｅｎｔｉａｌ）ＣＴＥ不整合に対処する方法
電気信号及び光出力の両方を複数のウェハ接合界面にわたって転送する機能を伴う、異なる材料系（例えばＩＩＩ−Ｖ族ＧａＮ及び／又はＧａＡｓなど）をベースとする複数のフォトニックウェハを接合すること、及び、それらのウェハ又はウェハ積層体をシリコンベースのＣＭＯＳウェハ上へ接合することは、幾つかの付加的な重要な側面を含む。第１は含まれる材料の熱膨張係数（ＣＴＥ）の差異であり、第２は接合前のフォトニックウェハの反りである。接合されるウェハ材料のＣＴＥの差異は、接合されたウェハが耐えられる温度範囲が限定されるので、接合後アニーリングプロセスを制約する。前述のように、ウェハ接合後に、形成された初期接合を強化し、ウェハの接合面にわたって電気的相互接続部を融合させるには、典型的には、高温アニーリングが頼りである。
【００４９】
幾つかの妥当なウェハ材料の典型的なＣＴＥ値（２５℃における、×１０-6／Ｋ）は、シリコン（Ｓｉ）については２．６、酸化シリコン（ＳｉＯ2）については０．５、窒化シリコン（Ｓｉ2Ｎ3）については３．２、ヒ化ガリウム（ＧａＡｓ）については５．７３、窒化ガリウム（ＧａＮ）については３．１７、及びサファイア（Ａｌ2Ｏ3）については４、５である。種々の半導体材料のこれらの典型的なＣＴＥ値から分かるように、ＧａＮ及びＧａＡｓのようなＩＩＩ−Ｖ族材料は、シリコンと比較すると大きい熱膨張を示す。より重要なことは、ＧａＡｓ又はサファイアのようなＩＩＩ−Ｖ族材料エピタキシャル成長基板と、シリコンベースのＣＭＯＳウェハとのＣＴＥの差異である。特許文献４、特許文献５、特許文献６及び特許文献７に記載の溶融接合方法のためのシリコンウェハ間の誘電体中間接合層としては、ＳｉＯ2が典型的に用いられる。しかし、その小さい熱膨張係数は、ＩＩＩ−Ｖ族ＧａＡｓ又はＧａＮウェハを互いに接合するとき、又はＳｉウェハと接合するときには不利になり得る。上記のデータから分かるように、窒化シリコンは、ＧａＮの熱膨張係数に近く且つＳｉとＧａＡｓの間にある熱膨張係数を有する。従って本発明の好ましい実施形態において、ＧａＡｓ及びＧａＮのようなＩＩＩ−Ｖ族材料をベースとするウェハ同士の接合、並びに、ＳｉとＩＩＩ−Ｖ族材料をベースとするウェハとの接合には、誘電体中間接合層としてＳｉＯ2よりも窒化シリコンの方が好ましい。一般に、誘電体中間接合層のＣＴＥは、２つの接合されるウェハのＣＴＥの間の遷移値を有することが好ましい。
【００５０】
ＩＩＩ−Ｖ族ベースのフォトニックウェハとＳｉベースのＣＭＯＳウェハとの示差的ＣＴＥ不整合は、デバイスを完成させるための少数の相互接続部及び後工程（ＢＥＯＬ）ステップだけを残して、デバイス構造体の大部分がウェハ接合の前にフォトニックウェハ上にパターン形成されるプロセス工程を必要とする。従って前述のように、本発明のウェハ接合の好ましい実施形態において、フォトニックウェハは、ウェハ接合の前にパターン形成される。さらに、ウェハ接合界面層が、必要とされる高温接合後アニールプロセスの間に生じる応力（接合されるウェハの示差的ＣＴＥ不整合による）に耐えることができなければ、ウェハ接合界面を接合ステップ後にアニーリングするための代替的方法を必要とする。これは特に、低温アニーリングでは、前述の電気駆動融合法を使用可能にするのに十分な程度に相互接続ビアポスト間の部分的融合を達成することさえできないような場合である。
【００５１】
本明細書で説明し、図２に示した半導体ウェハ接合方法の好ましい実施形態において、接合後にフォトニックウェハ成長基板を除去する（図２のボックス２９０）のに用いられる方法の１つがレーザ剥離（ＬＬＯ）である。このタイプの基板剥離においては、接合されたウェハ積層体の基板側がラスタ走査型ＵＶレーザビームで照射され、このＵＶレーザビームは、フォトニックウェハのエピタキシャル成長プロセス中に成長基板と成長基板上に堆積されたフォトニックエピタキシャルデバイス層との間に堆積された犠牲バッファ層に合焦される。走査型ＵＶレーザビームのエネルギーは、典型的には、ＵＶレーザビームがビームのラスタ走査速度に応じた非常に短い滞留時間（数ミリ秒）でウェハ上を走査する際に、小面積（例えば、１ｍｍ2未満）に局在する、数１００℃から８００℃までの範囲とすることができる温度をバッファ層の近傍に発生するように調整される。フォトニックウェハ成長基板の典型的な剥離の場合、走査レーザビームのエネルギーを用いて、成長バッファ層（これは、ＩＩＩ族窒化物として知られている種類のＩＩＩ−Ｖ族材料を用いて作成されるフォトニックウェハの場合には、典型的にはＧａＮである）がその成分元素に分解され、これにより、デバイス構造体のエピタキシャル層を成長基板（これは典型的にはサファイアである）から切り離す。
【００５２】
本発明の好ましい実施形態において、走査型ＵＶレーザビームによって達成される局所的な急速温度上昇は、複数の目的、即ち、（１）前述のように、接合されたウェハから成長基板を切り離すこと、（２）誘電体中間接合層にわたる溶融接合を強化すること、及び、（３）ウェハの接合界面にわたって電気的相互接続ビアを融合させること、のために利用される。上述の複数の重要なウェハ接合に関連する機能を達成することに加えて、走査型ＵＶレーザビームを用いた接合ウェハの局所急速熱走査は、さまざまな意味で有利である。最も重要なことは、接合ウェハにわたる溶融接合を強化するため、及び、接合界面にわたって電気的相互接続ビアを融合させるために必要な、２段階の接合後長時間アニーリングステップの必要性を軽減することである。前述のように、ＩＩＩ−Ｖ族ベースのフォトニックウェハとＳｉベースのＣＭＯＳウェハとの大きなＣＴＥ不整合のため、このような長時間高温アニーリングは、ウェハが互いに極度に位置合せ不良となることをもたらし、さらに場合によっては熱膨張の不整合によって生じる応力による接合の剥がれをもたらす。これに比べると、局所急速熱走査を達成する前述のラスタ走査型ＵＶレーザ法を使用することは、温度がウェハの全体又は大きな範囲にわたり同時に上昇することを防ぎ、従って、接合されたウェハの熱膨張の大きさを実質的に減らし、その後にウェハ接合界面にかかる応力も実質的に減らす。従って、ＵＶレーザを用いた局所急速熱走査は、接合後の長時間高温アニーリングの有害な影響も軽減する
【００５３】
本発明のＵＶレーザを用いた局所急速熱走査は、半導体製造に用いられる典型的なＵＶレーザ、例えば、プログラム可能エキシマ２４８ｎｍＵＶレーザシステムを組み込んだＪＰＳＡ  ＩＸ−２６０マシンなどを使用して実現することができる。このような半導体用レーザ装置において、レーザビームスポットの形状、サイズ及び出力、並びに走査パターンを制御して、本発明の好ましい実施形態の局所急速走査の必要な条件を達成することができる。
【００５４】
本発明の好ましい実施形態の、ＵＶレーザを使用する局所急速熱走査の利点は、ウェハ接合が成長基板の剥離を伴う場合、例えば、（１）接合されたＩＩＩ−Ｖ族フォトニックウェハの成長基板をエピタキシャル又はＣＭＰ剥離法を用いて剥離することができる場合、又は（２）２つの接合されるウェハが共にＳｉベースのものである場合にも、実現することができることに留意されたい。これら２つの場合のいずれにおいても、本発明の好ましい実施形態のＵＶレーザを使用する局所急速熱走査は、（１）誘電体中間接合層にわたる溶融接合を強化するため、及び（２）ウェハの接合界面にわたって電気的相互接続ビアポストを融合させるために用いることができる。これら２つの場合のいずれにおいても、本発明の好ましい実施形態のＵＶレーザを使用する局所急速熱走査は、従来技術のウェハ接合には必須の接合後長時間高温アニーリングの有害な影響も軽減する。
【００５５】
図３Ｃは、本発明の好ましい実施形態の別のバリエーションを示し、この場合、電気的相互接続ビアポスト３０９は複数（少なくとも２つ）の金属層３０５及び３０７を用いて形成され、この複数金属層に用いられる材料は、低温等温凝固接合に適したものであり、Ｎｉ、Ｓｎ、Ｉｎ、Ｃｕ、Ａｕ又はＡｇ及び他の関連材料を含む。図３Ｃに示す複数金属層の電気的相互接続ビアポスト３０９の使用により、図２のステップ２８０において電気的相互接続ビアポストを融合させるのに低温アニーリングの使用が可能になり、これがウェハの示差的ＣＴＥ不整合の悪影響を低減する。金属層３０５及び３０７の選択に応じて、複数金属層の電気的相互接続ビアポスト３０９を融合させるために必要なアニーリング温度は、場合により２００℃より低くすることができ、これは、４００℃を超える温度まで達することがある単一金属相互接続ビアポストの融合に必要なアニーリング温度よりも相当に低い。他の利点は、以下の詳細な議論の後でさらに明白となるであろう。
【００５６】
図３Ｃを参照すると、電気的相互接続ビアポスト３０９は、２つの層３０５及び３０７、例えば、Ｉｎ／Ｓｎ、Ｎｉ／Ｓｎ、Ｃｕ／Ｓｎ又はＡｕ／Ｓｎから構成されるように描かれており、接合界面における金属層は、融合温度、即ち、図２のステップ２８０で用いられるアニーリング温度において、２つの金属層３０５及び３０７の金属間化合物の形成が接合界面にわたる融合固体接合の生成をもたらすように選択される。図３Ｃに示すこの２層電気的相互接続ビアポストの手法において、接合界面３１４及び３１６に面する電気的相互接続ビアポスト３０９の金属層３０７は、２つの層３０５及び３０７のうちのより低い融点を有するように選択され、融合温度は、金属層３０７の融点近くになるように選択される。融合温度において、金属層３０７は過渡的液相に達し、２つの金属層３０５及び３０７の融合が、結果として生じる金属間化合物の凝固をもたらすことになる。この技術は、ときには過渡的液相接合と呼ばれ、等温凝固接合としても知られており、典型的には低融合温度を必要とする接合に用いられる（非特許文献４を参照されたい）。
【００５７】
２つの層３０５及び３０７の金属が適切に選択された場合、形成される融合した層３０５及び３０７の金属間化合物の再溶融温度はそれら自体の融合温度よりも高くなり、且つ、電気的相互接続ビアポスト３０９の形成に用いるシード及び／又はコンタクト金属層の選択に応じて、両方の金属層３０５及び３０７の溶融温度よりも高くすることさえ可能である。例えば、金属層３０５及び３０７をそれぞれ錫（Ｓｎ）及びインジウム（Ｉｎ）として選択すると、シード又はコンタクト層として銅（Ｃｕ）を選択することで、１６０℃の融合温度、及び４７０℃を越える再溶融温度をもたらすことになる（非特許文献１０を参照されたい）。別の例において、金属層３０５及び３０７をそれぞれニッケル（Ｎｉ）及び錫（Ｓｎ）として選択すると、シード又はコンタクト層としてアルミニウム（Ａｌ）を選択することで、２３０℃に近い融合温度及び８００℃を超える再溶融温度をもたらすことになる。これが可能にする低い融合温度に加えて、図３に示す複数金属層型電気的相互接続ビアポストの高い再融合温度もまた、図３Ｃに示す多層積層体の接合にとって有益である。この点に関して、高い再融合温度は、低温で融合された電気的相互接続ビアポスト３０９が図３Ｃに示す多層積層体を順次接合することに伴う複数のアニーリングに確実に耐えることを可能にする。
【００５８】
より低い電気的相互接続ビアポストの融合温度を可能にすることに加えて、複数金属層型電気的相互接続ビアポスト３０９の使用は、電気的ビアポスト３０９の融合を実質的により小さい総体積で行うことを可能にするが、それは主に、二金属層型電気的ビアポスト３０９の融合の過渡的液相態様が、アニーリングと融合誘電体中間接合層３１２及び３１３の接合強度との組合せによる熱圧縮効果と組み合わされることによる。これは、各々の寸法が実質的に１ミクロン未満の小さい直径及び高さを有する電気的相互接続ビアポスト３０９の使用を可能にする。さらに二金属層型電気的ビアポスト３０９の融合が過渡的液相において生じることで、図２のＣＭＰステップ２６０の後の電気的ビアポスト３０９の窪んだ上面は、図２の電気的相互接続ビアポストの融合ステップ２８０に重大な影響を与えないことになる。
【００５９】
電気的相互接続ビアポスト３０９の直径が小さくなることで、１ｃｍ2当たり４×１０6又はそれ以上の相互接続部を超える光学素子（ピクセル）密度を有する３Ｄ−ＩＣオプトエレクトロニクスデバイスを実現するのに必要な、超高密度相互接続部の形成が可能になる。代替的に、電気的相互接続ビアポスト３０９の直径が小さくなることで、ウェハ接合面３１４及び３１６の９０％超を覆うウェハ誘電体中間接合層の形成を可能にすることができ、これは、ウェハ接合界面３１４及び３１６全域にわたる誘電体中間接合層３１２及び３１３の達成される接合の強度を実質的に高める上で有益である。電気的相互接続ビアポスト３０９の高さが小さくなることで、必要とされる誘電体中間接合層３１３の厚さも実質的に小さくなり、これが、高さが小さくなった光学的相互接続部３１５の光損失の実質的な減少をもたらすことになる。さらに、電気的相互接続ビアポスト３０９の体積の低減は、図３Ｃに示す多層積層体の間の電気抵抗を減らすことに寄与することになる。
【００６０】
本発明の好ましい実施形態の相互接続ビアポストの低温融合は、図３Ｃに示す多層相互接続ビアポスト３０９の融合に用いられ、図２のウェハ接合プロセスの同じフローの中で、具体的には図２の相互接続ビアポスト融合ステップ２８０において、標準的な半導体炉アニール、急速熱アニール、前述のＵＶレーザ法を用いる局所急速熱走査、及び／又は前述の電流駆動アニーリング法のいずれかを用いて行われる。複数金属層型電気的相互接続ビアポスト３０９は、半導体電気めっき技術、又はｅ−ビーム若しくはスパッタエバポレータなどの他の金属堆積技術を用いて形成することができる。
【００６１】
従って、図３Ｃに示す複数金属層型電気的相互接続ビアポストの利点は多岐にわたり、（１）ウェハ接合界面にわたる電気的相互接続ビアポストの融合のために必要なアニール温度を低くすることにより、接合されるウェハ間のＣＴＥ不整合の悪影響を軽減すること、（２）ウェハ接合界面にわたる融合を達成するのに必要なビアポスト体積を低減することにより、ウェハ誘電体中間接合層の厚さを小さくすることを可能にし、その結果として光学的相互接続部の高さを小さくすることも可能にし、これがウェハ誘電体中間接合層にわたる光損失の減少と、接合されたウェハにわたる光学的相互接続部の効率の増大をもたらすこと、（３）電気的相互接続ビアポストの両端間の電気抵抗を減らすことにより、接合ウェハにわたる電気的相互接続部の効率を高めること、（４）ウェハ接合界面にわたる相互接続ビアの達成可能な密度を高めることにより、超高密度フォトニックアレイデバイス（例えば、特許文献１、特許文献２及び特許文献３に記載のタイプの）の実現を可能にすること、及び（５）ウェハ接合界面にわたる相互接続ビアポストの断面積を小さくすることにより、ウェハ接合界面にわたる溶融接合が主として頼りとする誘電体中間接合層の表面積を増やすことを可能にすること、である。
【００６２】
前述のように、本発明の好ましい実施形態は、接合されたウェハ材料のＣＴＥの示差的不整合の悪影響を減らす手段を含む。本発明の代替的実施形態は、フォトニックウェハのエピタキシャル成長が、オプトエレクトロニクスデバイスの制御回路を実装するために使用されるＳｉベースのＣＭＯＳウェハとの示差的ＣＴＥ不整合がより小さい基板、例えばＳｉ又は炭化シリコン（ＳｉＣ、具体的には２５℃において２．４７×１０-6／Ｋを有する３Ｃ−ＳｉＣ）などの上で遂行される方法である。特に、ＧａＮのようなＩＩＩ族窒化物材料として知られる種類のＩＩＩ−Ｖ族材料のＳｉ基板上でのエピタキシャル成長における最近の進歩は、Ｓｉ基板上での極性ｃ面ＧａＮ、並びに、無極性ｍ面ＧａＮ及び半極性ＧａＮのエピタキシャル成長の実行可能性を示している。シリコンは、その低コスト、大きなサイズの可用性、良好な熱伝導性、及び、より良好な光抽出効率のために選択的に除去することができる能力から、ＧａＮの成長のための魅力的な基板と考えられている。Ｓｉ上での規則的なｃ面ＧａＮは広く探究されており、工業生産の観点から多大な成功をおさめている。Ｓｉ上で成長させた無極性及び半極性ＧａＮに関する研究は、最近の１０年間、多くのグループにより研究されて来た。Ｓｉ上のＧａＮに関する結晶学的研究によれば、ウルツ鉱型結晶のｃ面は、立方晶（１１１）面に平行であり、ｍ面は（１１２）面に平行である。従って、ｃ面ＧａＮの成長は必ずＳｉ（１１１）ファセットから開始し、種々の報告が、ＭＯＣＶＤ又はＨＶＰＥシステムにおけるエピタキシャルラテラル成長（ＥＬＯＧ）技術による（１１２）Ｓｉ上のｍ面ＧａＮ、（１１０）Ｓｉ上のａ平面ＧａＮ、（１１３）Ｓｉ上の半極性（１１−２２）ＧａＮ、（００１）Ｓｉ上の（１−１０１）ＧａＮなどの成功を実証している。
【００６３】
ＩＩＩ族窒化物は、現在、典型的にはサファイア基板の上で成長させる青色及び緑色固体発光フォトニックウェハのエピタキシャル成長に必須であり、これはＳｉとはかなりの示差的ＣＴＥ不整合を有する。Ｓｉ−ＣＴＥ整合エピタキシャル成長基板、例えばＳｉ又はＳｉＣが用いられるときは、接合されるウェハの相対的熱膨張は、特に、前述の図２の相互接続ビアポスト融合ステップ２８０の高温において、実質的に減少することになる。従って、フォトニックウェハのＳｉ−ＣＴＥ整合エピタキシャル成長基板、具体的にはＳｉ上のＧａＮ、の使用は、フォトニックウェハの基板、特にサファイアと、オプトエレクトロニクスデバイスの制御回路を実装するために使用されるＳｉベースのＣＭＯＳウェハとの間の示差的ＣＴＥ不整合による悪影響を軽減することになる。
【００６４】
ウェハの反りに対処する方法。
ＩＩＩ−Ｖ族材料をベースとするフォトニックウェハをＳｉベースのＣＭＯＳウェハに接合することの第２の重要な側面は、ＩＩＩ−Ｖ族材料をベースとするフォトニックウェハとＳｉのＣＭＯＳウェハとのウェハ反りの差異である。最上の（ｐｒｉｍｅ）シリコンウェハは無視できるほどの反りしか有さず、他方、特に、ＧａＮなどのＩＩＩ窒化物をベースとするフォトニックウェハは、ＩＩＩ窒化物材料の格子定数がエピタキシャル成長ウェハ材料（サファイアなど）の格子定数と著しく異なるために、非常に大きな反り（４インチウェハにおいて平均で４０乃至７０μｍ）を有する。この格子定数の大きな違いがＩＩＩ−Ｖ族層内に歪みを蓄積させ、フォトニックウェハの大きな反りを生じさせる傾向にある。
【００６５】
接合されたＩＩＩ−Ｖ族ベースのフォトニックウェハとＳｉベースのＣＭＯＳウェハとの間のウェハ反りの差異がもたらす重大な影響は、２つのウェハの間の接合界面に無効化応力を引き起すことである。ＩＩＩ−Ｖ族ウェハとＳｉウェハとの間の接合界面におけるこの応力により、達成された接合が、電気的相互接続ビアポストを融合させるために必要な適切なレベルの熱圧縮を支えるために必要な接合よりも実質的に弱い接合となってしまいかねない。従って、ＩＩＩ−Ｖ族ウェハの典型的な反りは、実質的に弱いウェハ接合を生じさせることがあり、そしてまた電気的相互接続ビアポストの完全な融合を妨げて高い電気的相互接続部抵抗を生じさせる可能性がある。
【００６６】
本発明の好ましい実施形態において、フォトニック層は、ウェハが接合される前に、フォトニック層内部に蓄積した歪みの一部分を取り除いてウェハ反りを減らすために、意図的に十字形にエッチングされる。このようなウェハ反りの軽減方法は図４に示され、この図は、基板４３０の上に成長させたフォトニック構造体のエピタキシャル層４２０を備えたフォトニックウェハ４１０を示す。図４はさらに、リソグラフィによってデバイスダイ４４０にパターン形成され、これがさらにリソグラフィによってフォトニック素子（ピクセル）４５０にパターン形成された後のフォトニック構造体エピタキシャル層４２０を示す。図４に示すように、エッチングされたダイ間仕切り４６０（ダイシングストリート領域としても知られる）並びに要素間（ピクセル間）仕切り４７０が、フォトニック構造体エピタキシャル層４２０の上部から基板４３０の上部に至るまで、２つの直交する方向に十字形にエッチングされる。特許文献１、特許文献２及び特許文献３の記載の発光微小ディスプレイデバイスのような超高密度オプトエレクトロニクスデバイスの多層の作成の場合、フォトニックウェハは、典型的には、接合前に最初にエッチングされて単一デバイスダイのフォトニック素子（ピクセル）アレイが作成され、その際、エッチングされたピクセルアレイのパターンピッチは典型的には〜１０μｍ又はそれ以下であり、デバイスダイのパターンピッチは典型的には〜１０ｍｍ又はそれ以下である。従って、本発明の好ましい実施形態において、フォトニック素子（ピクセル）アレイ及びデバイスダイのパターンを作成するためのフォトニック層のエッチングは、フォトニックウェハのフォトニック構造体エピタキシャル層４２０の内部に蓄積した歪みを取り除く手段として利用される。本発明の好ましい実施形態のこの歪み除去（又はウェハ反りの低減）方法において、最初にＩＩＩ−Ｖ族フォトニックウェハが、プラズマ誘導結合型プラズマ反応性イオンエッチング（ＩＣＰ／ＲＩＥ）を用いてエッチングされ、フォトニック素子（ピクセル）間の側壁トレンチ４７０（又は、典型的な微小アレイデバイスの場合には微小エミッタメサ）及びダイデバイス間境界４６０が作成される。本発明の好ましい実施形態のこの歪み除去（又はウェハ反りの低減）方法において、ウェハフォトニック構造体エピタキシャル層４２０（典型的には、ＧａＮ、ＧａＡｓ又はＩｎＰをベースとする）がエッチングされて、ダイ間及び素子間のトレンチ４６０及び４７０がそれぞれ作成され、これらは、特にデバイスダイ領域の間（いわゆるダイシングストリート）において成長基板４３０（フォトニック材料がＧａＮベースである場合には、典型的にはサファイア）の表面に達するように意図的に延長される。ウェハのフォトニック層４２０内部に蓄積した歪みが除去されてウェハ反りが減らされた後、エッチングされたトレンチはＳｉＯ2で不動態化され、次いで適切な材料で再充填され、この材料は、ピクセル間トレンチ４７０の場合にはニッケルのような金属（電気めっき技術などを用いる）とすることができ、ダイ間トレンチ４６０の場合にはＳｉＯ2又はＳｉ2Ｎ3又は他の適切な誘電体材料とすることができる。エッチングされたトレンチの再充填は、典型的には、プラズマ強化化学気相堆積（ＰＥＣＶＤ）技術などを用いて実施することができる。
【００６７】
上述の、本発明のフォトニックウェハの反りの低減方法はまた、特許文献１、特許文献２及び特許文献３に記載の発光微小ディスプレイ以外のＬＥＤ又はＬＤデバイスなどの固体発光デバイスの製造にも用いることができるが、それは、これらのデバイスの製造もまた典型的にはデバイスメサの境界の輪郭を描くためのフォトニックウェハのエッチングを含むためである。これらの場合、フォトニックウェハの反りは、エッチングされるデバイス間トレンチを上述の方法によって処理するときに実施的に減らすことができる。一般に、フォトニックウェハの反りの減少は、フォトニックウェハの半導体加工がウェハ接合を含まない場合にも有益であり、その理由は、リソグラフィステッパ、並びにウェハ上の位置合せマークの光学的捕捉に依拠するその他の半導体装置による半導体ウェハの取扱いが、通常、過度のウェハ反りに対してかなり敏感であるためである。
【００６８】
要約すれば、本発明は、デバイスの接合層を横切って光及び電気信号を転送することができる３Ｄ−ＩＣオプトエレクトロニクスデバイスの製造を可能にする半導体ウェハ接合方法を紹介した。本発明の好ましい実施形態は、
１．ウェハの誘電体中間接合層にわたって光学的相互接続部及び電気的相互接続部を形成する方法、
２．ウェハの誘電体中間接合層の内部に導光相互接続部を形成する方法、
３．典型的にはＩＩＩ−Ｖ族材料を用いて製造されるフォトニックウェハを順次接合し、シリコンベースの制御回路ウェハに接合することができる多層フォトニック積層体を形成して、光及び電気信号の両方がウェハ接合界面にわたって転送されるオプトエレクトロニクスデバイスを形成する方法、
４．接合されたウェハの間の熱膨張係数の不整合による悪影響を軽減する方法、及び
５．フォトニックウェハに典型的なウェハの反りによって生じる可能性がある、ウェハ接合に対する悪影響を軽減する方法、
を含む。
【符号の説明】
【００６９】
３０１、３０２、３０３：フォトニック層
３０５、３０７：金属層
３０９、３１０：電気的相互接続部
３１２、３１３：誘電体中間接合層
３１４、３１６：ウェハ接合界面
３１５：光学的相互接続部
３３５：ＣＭＯＳ層
４１０：フォトニックウェハ
４２０：フォトニック構造体エピタキシャル層
４３０：基板
４４０：デバイスダイ
４５０：フォトニック素子（ピクセル）
４６０：ダイ間仕切り（ダイ間トレンチ）
４７０：素子間（ピクセル間）仕切り（ピクセル間トレンチ）
【図１】
2014523632.tif 000003
【図２】
2014523632.tif 000004
【図３Ａ】
2014523632.tif 000005
【図３Ｂ】
2014523632.tif 000006
【図３Ｃ】
2014523632.tif 000007
【図４】
2014523632.tif 000008
【国際調査報告】
2014523632.tif 000009
2014523632.tif 000010
2014523632.tif 000011
2014523632.tif 000012
2014523632.tif 000013