(57)【要約】【課題】光共振器に光学的に結合した導波路構造を有するモノリシック半導体装置。【解決手段】光共振器は、予め決定された波長の光を処理するように適合される。光共振器は、屈曲部によって光学的に結合した複数の直線部分を有する閉ループ導波路を有する。【選択図】図２
2014529758.tif 000002
【特許請求の範囲】
【請求項１】
予め決定された波長の光を処理し、屈曲部によって互いに光学的に結合した複数の直線部を有する閉ループ導波路を有し、前記閉ループ導波路が前記閉ループによって包囲された中央領域を規定する光共振器と、
入力部と出力部との間に延在する複数の部分を有する導波路構造と、
を備え、
前記導波路構造の一つの部分は、エバネセント波光結合を行うために前記光共振器の閉ループ導波路の一つの直線部から離間するとともに当該直線部に平行に延在し、
前記光共振器と前記導波路構造の両方を、基板に堆積したエピタキシャル層構造に形成し、前記エピタキシャル層構造は、少なくとも一つの変調ドープ量子井戸界面を有し、
前記光共振器の中央領域は、前記エピタキシャル層構造の少なくとも一つの変調ドープ量子井戸界面を通じて延在する少なくとも一つのイオン注入部を有し、前記少なくとも一つのイオン注入部は、前記閉ループ導波路内で光の横方向の閉じ込めを行う半導体装置。
【請求項２】
前記光共振器は、前記閉ループ導波路を流れる直流電流を供給する第１の電極及び第２の電極を有し、前記少なくとも一つのイオン注入部は、前記直流電流を前記中央領域から前記光共振器の閉ループ導波路に流し込む請求項１に記載の半導体装置。
【請求項３】
前記閉ループ導波路のエピタキシャル層構造の少なくとも一つの変調ドープ量子井戸界面の電荷密度は、前記閉ループ導波路の屈折率を制御し、前記光共振器の閉ループ導波路を流れる前記直流電流は、前記閉ループ導波路のエピタキシャル層構造の少なくとも一つの変調ドープ量子井戸界面の電荷密度及び前記閉ループ導波路の屈折率に影響を及ぼす請求項２に記載の半導体装置。
【請求項４】
前記閉ループ導波路のエピタキシャル層構造の変調ドープ量子井戸界面に電気的に結合した第３の電極を更に備える請求項２に記載の半導体装置。
【請求項５】
前記閉ループ導波路の屈折率を変化させるとともに前記閉ループ導波路の一つの部分と前記導波路構造の一つの部分との間のエバネセント波結合を調節するために、時間的に変化する電気信号を前記第３の電極に供給して前記閉ループ導波路のエピタキシャル層構造の少なくとも一つの変調ドープ量子井戸界面の電荷密度を変化させる請求項４に記載の半導体装置。
【請求項６】
前記閉ループ導波路の屈折率を制御するために、直流電気信号を前記第３の電極に供給して前記閉ループ導波路のエピタキシャル層構造の少なくとも一つの変調ドープ量子井戸界面の電荷密度を変化させる請求項４に記載の半導体装置。
【請求項７】
前記閉ループ導波路の一つの部分に光学的に結合した導波路構造の少なくとも一つの直線部分に対して、少なくとも一つのイオン注入部を、前記イオン注入部が前記導波路構造のエピタキシャル層構造の少なくとも一つの変調ドープ量子井戸に延在するように形成し、前記少なくとも一つのイオン注入部は、前記導波路構造による光の横方向の閉じ込めを行う請求項１に記載の半導体装置。
【請求項８】
前記導波路構造は、前記導波路構造のエピタキシャル層構造の少なくとも一つの変調ドープ量子井戸に電流を流す第４の電極及び第５の電極を有する請求項１に記載の半導体装置。
【請求項９】
前記導波路構造の屈折率を変化させるとともに前記閉ループ導波路の一つの部分と前記導波路構造の一つの部分との間のエバネセント波結合を調節するために、時間的に変化する信号を前記第５の電極及び前記第６の電極に供給して前記導波路構造のエピタキシャル層構造の少なくとも一つの変調ドープ量子井戸の電荷密度を変化させる請求項８に記載の半導体装置。
【請求項１０】
前記閉ループ導波路は、９０°の屈曲によって結合した四つの直線部分による矩形である請求項１に記載の半導体装置。
【請求項１１】
前記９０°の屈曲は、外側面と、前記外側面に平行に延在するカットされた内側コーナーと、を有し、前記外側部は、前記エピタキシャル層構造の側壁によって規定され、前記カットされた内側コーナーは、前記少なくとも一つのイオン注入部のプロファイルによって規定される請求項１０に記載の半導体装置。
【請求項１２】
前記導波路構造は、前記９０°の屈曲によって結合した五つの直線部を有するジグザグ経路を有する請求項１０に記載の半導体装置。
【請求項１３】
前記光共振器のエピタキシャル層構造の少なくとも一つの変調ドープ量子井戸界面及び導波路構造の下で基板上に形成された複数の分布ブラッグ反射鏡（ＤＢＲ）を更に備える請求項１に記載の半導体装置。
【請求項１４】
前記光共振器のエピタキシャル層構造及び前記導波路構造の上で基板上に形成された複数の誘電ミラー層を更に有する請求項１３に記載の半導体装置。
【請求項１５】
前記エピタキシャル層構造は、Ｎ＋型ドープ層と、前記Ｎ＋型ドープ層の上に形成されたｐ型変調ドープ量子井戸界面を規定する第１の複数の層と、前記第１の複数の層の上に形成されたｎ型変調ドープ量子井戸界面を規定する第２の複数の層と、前記第２の複数の層から離間したＰ＋型ドープ層と、を有する請求項１に記載の半導体装置。
【請求項１６】
前記Ｐ＋型ドープ層に接触する上側ｐ型金属層と、
前記ｎ型変調ドープ量子井戸界面に接触するＮ＋型イオン注入領域と、
前記Ｎ＋型イオン注入領域に接触するｎ型金属層と、
前記Ｎ＋型ドープ層に接触する下側ｎ型金属層と、
を更に備え、
前記半導体装置は、サイリスタを実現し、前記上側ｐ型金属層は、前記サイリスタのアノード電極であり、前記下側ｎ型金属層は、前記サイリスタのカソードであり、前記ｎ型変調ドープ量子井戸界面に接触するｎ型金属層は、前記サイリスタの注入端子である請求項１５に記載の半導体装置。
【請求項１７】
前記アノード電極及び前記カソード電極は、前記閉ループ導波路を流れる直流電流を供給し、前記少なくとも一つのイオン注入部は、前記直流電流を前記中央領域から前記光共振器の閉ループ導波路に流し込む請求項１６に記載の半導体装置。
【請求項１８】
前記閉ループ導波路のエピタキシャル層構造の少なくとも一つの変調ドープ量子井戸界面の電荷密度は、前記閉ループ導波路の屈折率を制御し、前記光共振器の閉ループ導波路を流れる前記直流電流は、前記閉ループ導波路のエピタキシャル層構造の少なくとも一つの変調ドープ量子井戸界面の電荷密度及び前記閉ループ導波路の屈折率に影響を及ぼす請求項１７に記載の半導体装置。
【請求項１９】
前記閉ループ導波路の屈折率を変化させるとともに前記閉ループ導波路の一つの部分と前記導波路構造の一つの部分との間のエバネセント波結合を調節するために、時間的に変化する電気信号を前記注入端子に供給して前記閉ループ導波路のエピタキシャル層構造の少なくとも一つのｎ型変調ドープ量子井戸界面の電荷密度を変化させる請求項１６に記載の半導体装置。
【請求項２０】
前記閉ループ導波路の屈折率を制御するために、直流電気信号を前記注入端子に供給して前記閉ループ導波路のエピタキシャル層構造の少なくとも一つのｎ型変調ドープ量子井戸界面の電荷密度を変化させる請求項１６に記載の半導体装置。
【請求項２１】
前記導波路構造は、前記導波路構造のエピタキシャル層構造のｎ型変調ドープ量子井戸に電流を流す第４の電極及び第５の電極を有し、
前記導波路構造の屈折率を変化させるとともに前記閉ループ導波路の一つの部分と前記導波路構造の一つの部分との間のエバネセント波結合を調節するために、時間的に変化する信号を前記第５の電極及び前記第６の電極に供給して前記導波路構造のエピタキシャル層構造のｎ型変調ドープ量子井戸の電荷密度を変化させる請求項２０に記載の半導体装置。
【請求項２２】
少なくとも一つのイオン注入部が、前記閉ループ導波路の一つの部分と前記導波路構造の一つの部分との間のギャップ領域に対して前記エピタキシャル層構造の少なくとも一つの変調ドープ量子井戸を通じて延在する請求項１に記載の半導体装置。
【請求項２３】
前記光共振器を、前記導波路構造の出力部で変調光信号を生成するために前記導波路構造の入力部に供給される連続波光信号を変調する光変調器として動作するように構成した請求項１に記載の半導体装置。
【請求項２４】
前記光共振器を、前記導波路構造に伝送されるとともに前記導波路の出力部から出力される光信号を生成する面内レーザとして動作するように構成した請求項１に記載の半導体装置。
【請求項２５】
前記光共振器を、前記導波路構造の入力部に供給される入力光信号のオン／オフレベルに対応する出力信号を生成する検出器として構成した請求項１に記載の半導体装置。
【請求項２６】
前記光共振器を、垂直共振器面発光レーザ（ＶＣＳＥＬ）として構成し、オン状態の電流は、光学的開口からの光の出射を生成するためのレーザしきい値を超える請求項１に記載の半導体装置。
【請求項２７】
前記光共振器及び前記導波路構造は、第１の装置対を備え、
前記基板上に形成された他の光共振器及び他の導波路構造は、第２の装置対を備え、
前記第１の対の光共振器及び前記第２の対の光共振器は、エバネセント波結合によって互いに光学的に結合され、
前記半導体装置を、第１の導波路構造と第２の導波路構造のうちの一方の入力部に供給される入力光信号を第１の導波路構造と第２の導波路構造のうちの一方の出力部に選択的に伝送する光スイッチとして構成した請求項１に記載の半導体装置。
【請求項２８】
前記基板上に一体的に形成された請求項２７に記載の半導体装置のアレイを備える光スイッチ構成。
【請求項２９】
前記アレイの光共振器は、前記光スイッチ構成に対する波長分割多重化光信号の入力の切替をサポートするために異なる波長信号の切替を行うように適合した請求項２８に記載の光スイッチ構成。
【請求項３０】
少なくとも一つの変調ドープ量子井戸界面を有する、基板上のエピタキシャル層構造と、
前記エピタキシャル層構造を通じた電流経路と、
前記電流経路に操作可能に結合される抵抗負荷を実現する相変化材料と、
を備える半導体記憶装置。
【請求項３１】
前記エピタキシャル層構造は、Ｎ＋型ドープ層と、前記Ｎ＋型ドープ層から離間したｐ型変調ドープ量子井戸界面を形成する第１の複数の層と、ｎ型変調ドープ量子井戸界面を規定する第２の複数の層と、を有し、前記第１の複数の層は、前記第２の複数の層から離間し、前記エピタキシャル層構造は、前記第２の複数の層から離間したＰ＋型ドープ層を更に有する請求項３０に記載の半導体記憶装置。
【請求項３２】
前記ｐ型変調ドープ量子井戸界面は、少なくとも一つの非ドープスペーサ層によってｐ型ドープ電荷シートから離間した少なくとも一つの量子井戸を有し、
前記ｎ型変調ドープ量子井戸界面は、少なくとも一つの非ドープスペーサ層によってｎ型ドープ電荷シートから離間した少なくとも一つの量子井戸を有する請求項３１に記載の半導体記憶装置。
【請求項３３】
前記ｐ型変調ドープ量子井戸界面を、前記Ｎ＋型ドープ層の上に形成した請求項３０から請求項３２のうちのいずれか一項に記載の半導体記憶装置。
【請求項３４】
前記ｎ型変調ドープ量子井戸界面を、前記ｐ型変調ドープ量子井戸界面の上に形成した請求項３０から請求項３３のうちのいずれか一項に記載の半導体記憶装置。
【請求項３５】
ＳＲＡＭ動作、不揮発性ＲＡＭ動作及びＤＲＡＭ動作の一つに対して構成された請求項３０から請求項３４のうちのいずれか一項に記載の半導体記憶装置。
【請求項３６】
前記電流経路を、前記半導体記憶装置のエピタキシャル層構造に結合した電気的な入力部と光学的な入力部のうちの一方によって活性化される請求項３０から請求項３５のうちのいずれか一項に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
光リング共振器構造は、光変調機能のために開発された。大抵の提案された光リング共振変調器（及び全ての実現された光リング共振変調器）は、酸化シリコンのクラッド層を用いるシリコンオンインシュレータ（ＳＯＩ）導波路に基づく。変調は、ｐ−ｉ−ｎ構造の真性領域の光の吸収によって生じる屈折率変化に依存する。１５５０ｎｍの光のエネルギーがＳｉのエネルギーギャップより小さいので、バンドギャップ吸収を行うことができず、自由キャリア吸収を引き起こすためにホールと電子の両方を真性領域に注入することによって吸収を行うことができるようにする必要がある。
【背景技術】
【０００２】
これらの構造の明らかな欠点の一つは、比較的高い電圧及び電流を必要とするための電力消費である（吸収は電流に比例する。）。他の欠点は、所定の電流フローに対する吸収の値が低いこと及び信号がゼロまで減少するときに注入電荷が除去される問題である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
この概要は、以下の詳細な説明で更に説明する概念の選択を導入する。この概要は、特許請求の範囲に記載された対象の要所又は本質的な特徴を特定することを意図するものではなく、特許請求の範囲に記載された対象の範囲を制限する目的として用いることを意図するものでもない。
【課題を解決するための手段】
【０００４】
詳細な説明は、光共振器に光学的に結合した導波路構造を有するモノリシック半導体装置を記載する。光共振器は、予め決定された波長の光を処理するように適合される。光共振器は、屈曲部によって互いに光学的に結合した複数の直線部を有する閉ループ導波路を有する。閉ループ導波路は、閉ループ導波路によって包囲される中央領域を規定する。導波路構造は、入力部と出力部との間に延在する複数の部分を有する。導波路構造の部分の一つは、エバネセント波光結合を設けるために光共振器の閉ループ導波路の一つの直線部から離間し、その直線部に平行に延在する。光共振器と導波路構造の両方は、基板上に配置されるエピタキシャル層構造に形成される。エピタキシャル層構造は、少なくとも一つの変調ドープ量子井戸界面を有する。光共振器の中央領域は、エピタキシャル層構造の少なくとも一つの変調ドープ量子井戸界面を通じて延在する少なくとも一つのイオン注入部を有する。少なくとも一つのイオン注入部は、閉ループ導波路内で光の横方向の閉じ込め(lateral confinement)を行う。少なくとも一つのイオン注入は、中央領域から光共振器の閉ループ導波路に直流電流を流し込むこともできる。
【０００５】
モノリシック半導体装置を、光変調器、面内レーザ(in-plane laser)、光検出器及び光スイッチング構造の一部としてのクロスポイント型スイッチング装置(cross-point switching device)のようなさまざまな機能に対して構成することができる。
【０００６】
一実施の形態において、エピタキシャル層構造は、サイリスタ構造を実現するためにｎ型領域とｐ型領域との間に形成される相補形（ｎ型とｐ型の両方）の変調ドープ量子井戸界面を有する。
【０００７】
他の実施の形態において、閉ループ導波路は、本来は９０°の屈曲によって結合した四つの直線部分による矩形である。９０°の屈曲のそれぞれは、外側面(outside facet)と、外側面に平行に延在するカットされた内側コーナー(cut inside corner)とを有することができ、外側面は、エピタキシャル層の側壁によって規定され、カットされた内側コーナーは、少なくとも一つのイオン注入のプロファイルによって規定される。導波路構造は、９０°の屈曲によって結合された五つの直線を有するジグザグ構造を有することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、エバネセント波結合によりサイリスタ微小共振器の矩形閉ループ導波路に光学的に結合したジグザグ導波路構造を有する、本発明によるモノリシックオプトエレクトロニクス装置の斜視図である。
【図２】図２は、図１のモノリシックオプトエレクトロニクス装置の上面図である。
【図３】図３は、図１のモノリシックオプトエレクトロニクス装置のサイリスタ微小共振器及びジグザグ導波路構造を実現するための例示的な装置構造を示す、図２の区分Ａ−Ａの断面図である。
【図４】図４は、図１のモノリシックオプトエレクトロニクス装置のサイリスタ微小共振器及びジグザグ導波路構造を実現するための例示的な装置構造を示す、図２の区分Ｂ−Ｂの断面図である。
【図５（Ａ）】図５（Ａ）は、図１のサイリスタ微小共振器の矩形閉経路導波路の９０°の屈曲の上面図である。
【図５（Ｂ）】図５（Ｂ）は、図５（Ａ）の９０°の屈曲のオフセットの関数としての屈曲効率の変動を示す例示的なグラフである。
【図６】図６は、図１のジグザグ導波路構造の結合部の９０°の屈曲に対するギャップ幅の関数としての屈曲効率の変動を示す例示的なグラフである。
【図７】図７は、図１のサイリスタ微小共振器のジグザグ導波路構造と矩形閉経路導波路との間のエバネセント波結合を表す数学モデルの略図である。
【図８】図８は、サイリスタ微小共振器のアノード電極とｎチャネル注入電極との間に印加される二つの異なる差動バイアス電圧に対する図１のサイリスタ微小共振器の光のエネルギーの関数としての吸収係数αを示す例示的なグラフである。
【図９】図９は、図８に示す二つの異なる差動バイアス電圧に対する図１のサイリスタ微小共振器の光のエネルギーの関数としての吸収係数の変化を示す例示的なグラフである。
【図１０】図１０は、図８に示す二つの異なる差動バイアス電圧に対する図１のサイリスタ微小共振器の光のエネルギーの関数としての屈折率の変化を示す例示的なグラフである。
【図１１】図１１は、サイリスタ微小共振器のアノード電極とｎチャネル注入電極との間に印加される差動バイアス電圧の関数としての吸収係数αのグラフである。
【図１２】図１２は、図１１の例示的なサイリスタ微小共振器のアノード電極とｎチャネル注入電極との間に印加される差動バイアス電圧の関数としての屈折率の変化を示すグラフである。
【図１３】図１３は、図１１の例示的なサイリスタ微小共振器のアノード電極とｎチャネル注入電極との間に印加される差動バイアス電圧の関数としてのジグザグ導波路を通じた光信号伝達を示すグラフである。
【図１４】図１４は、例示的なサイリスタ微小共振器のジグザグ導波路構造の上側電極とｎチャネル電極との間に印加される差動バイアス電圧の関数としてのジグザグ導波路を通じた光信号伝達を示すグラフである。
【図１５】図１５は、本発明のサイリスタ微小共振器のバイアス抵抗の関数としての複数の動作モードを示す例示的なＩ−Ｖ−Ｐ曲線である。
【図１６】図１６は、光変調器としての図１のモノリシックオプトエレクトロニクス装置の例示的な形態の上面図である。
【図１７】図１７は、光変調器としての図１のモノリシックオプトエレクトロニクス装置の他の例示的な形態の上面図である。
【図１８】図１８は、面内レーザとしての図１のモノリシックオプトエレクトロニクス装置の例示的な形態の上面図である。
【図１９】図１９は、光検出器としての図１のモノリシックオプトエレクトロニクス装置の例示的な形態の上面図である。
【図２０】図２０は、２対のサイリスタ微小共振器及び光学的に結合したジグザグ導波路構造を利用するモノリシック光スイッチ装置の上面図であり、サイリスタ微小共振器は、エバネセント波結合によって互いに光学的に結合されている。
【図２１】図２１は、図２０の複数の光スイッチ装置を利用するスイッチ構成の概略図である。
【図２２】図２２は、図２０の複数の光スイッチ装置を利用するスイッチ構成の概略図であり、図２２のスイッチ構成は、異なる波長の光入力信号がスイッチ構成の入力ポートと出力ポートとの間で切り替えられる波長分割多重化アプリケーションに適している。
【図２３】図２３は、本発明によるサイリスタメモリセルの概略図である。
【図２４】図２４は、図２３のサイリスタメモリセルの動作を要約する図である。
【図２５】図２５は、共通の基板に集積された図２３のサイリスタメモリセルのアレイの概略図である。
【図２６】図２６は、図２３のサイリスタメモリセルの動作を示す例示的なＩＶ曲線である。
【図２７】図２７は、図２３のサイリスタメモリセルのスタティックＲＡＭ動作を説明する例示的なＩＶ曲線である。
【図２８】図２８は、図２３のサイリスタメモリセルの不揮発性ＲＡＭ動作を説明する例示的なＩＶ曲線である。
【図２９】図２９は、図２３のサイリスタメモリセルのダイナミックＲＡＭ動作を説明する例示的なＩＶ曲線である。
【図３０】図３０は、ダイナミックＲＡＭ動作に対する図２３のサイリスタメモリセルの記憶機能の例示的な図表である。
【図３１】図３１は、図２３のサイリスタメモリセルの利点を要約する図表である。
【発明を実施するための形態】
【０００９】
この出願は、全てを参照により全体をここに組み入れる米国特許第６，０３１，２４３号、２０００年４月２４日に出願された米国特許出願公開第０９／５５６，２８５号明細書、２００１年３月２日に出願された米国特許出願公開第０９／７９８，３１６号明細書、２００２年３月４日に出願された国際特許出願番号ＰＣＴ／ＵＳ０２／０６８０２、１９９７年１０月１４日に出願された米国特許出願公開第０８／９４９，５０４号明細書、２００２年７月２３日に出願された米国特許出願公開第１０／２００，９６７号明細書、２０００年１１月１０日に出願された米国特許出願公開第０９／７１０，２１７号明細書、２００２年４月２６日に出願された米国特許出願公開第６０／３７６，２３８号明細書、２００２年１２月１９日に出願された米国特許出願公開第１０／３２３，３９０号明細書、２００２年１０月２５日に出願された米国特許出願公開第１０／２８０，８９２号明細書、２００２年１２月１９日に出願された米国特許出願公開第１０／３２３，３９０号明細書、２００２年１２月１９日に出願された米国特許出願公開第１０／３２３，５１３号明細書、２００２年１２月１９日に出願された米国特許出願公開第１０／３２３，３８９号明細書、２００２年１２月１９日に出願された米国特許出願公開第１０／３２３，３８８号明細書及び２００３年１月１３日に出願された米国特許出願公開第１０／３４０，９４２号明細書に詳細に記載されたような逆量子井戸チャネル装置を利用する様々な装置（オプトエレクトロニクス装置、論理回路及び／又は信号処理回路）を実現する平面オプトエレクトロニクス技術（ＰＯＥＴ）を構築する。これらの装置をエピタキシャル層構造から構成し、関連の製作順序を、共通の基板上に装置を製造するために用いることができる。換言すれば、ｎ型コンタクト及びｐ型コンタクト、臨界的なエッチング(critical etches)等を、共通の基板上に装置の一つ以上を同時に実現するために用いることができる。エピタキシャル構造の特徴は、１）下側ｎ型層構造と、２）上側ｐ型層構造と、３）下側ｎ型層構造と上側ｐ型層構造との間に配置されたｎ型変調ドープ量子井戸界面及びｐ型変調ドープ量子井戸界面と、を有する。ｎ型イオン注入部及びｐ型イオン注入部を、ｎ型変調ドープ量子井戸界面及びｐ型変調ドープ量子井戸界面にそれぞれ接触するために用いる。ｎ型金属は、ｎ型イオン注入部及び下側ｎ型層構造に接触する。ｐ型金属は、ｐ型イオン注入部及び上側ｐ型層構造に接触する。エピタキシャル層構造を、（ＧａＡｓ／ＡｌＧａＡｓのような）III−Ｖ族材料の材料系によって実現することができる。ｎ型変調ドープ量子井戸界面は、非ドープスペーサ層によって一つ以上の量子井戸から離間した（ここでは「ｎ＋型電荷シート」と称する）高ドープｎ型材料の比較的薄い層を有する。ｐ型変調ドープ量子井戸界面は、非ドープスペーサ層によって一つ以上の量子井戸から離間した（ここでは「ｐ＋型電荷シート」と称する）高ドープｐ型材料の比較的薄い層を有する。ｎ＋型電荷シートは、上側ｐ型層構造に隣接したｎ型変調ドープ量子井戸界面の（一つ以上の）量子井戸の上に配置される。ｐ＋型電荷シートは、下側ｎ型層構造に隣接したｐ型変調ドープ量子井戸���面の（一つ以上の）量子井戸の下に配置される。一つ以上のスペーサ層は、ｎ型変調ドープ量子井戸界面の（一つ以上の）量子井戸とｐ形変調ドープ量子移動界面の一つ以上の量子井戸との間に配置される。下側誘電性分布ブラッグ反射鏡（ＤＢＲ）を、下側ｎ型層構造の下に形成することができる。下側ＤＢＲをＡｌＡｓ及びＧａＡｓの交互の層から形成することができる。ＡｌＡｓ層は、下側ＤＢＲを形成するよう化合物ＡｌｘＯｙを生成するために高温の水蒸気酸化(high temperature stream oxidation)にさらされる。上側誘電性ミラーを上側ｐ型層構造の上に形成することができる。上側誘電性ミラーを、ＳｉＯ２及びシリコン又は二酸化チタン（ＴｉＯ２）のような高屈折率材料の交互の層から形成することができる。下側ミラー及び上側ミラーは、光の縦方向の閉じ込め(vertical confinement)を行う。上側誘電性ミラーは、必要に応じて横方向の閉じ込めを行うために装置の側壁をカバーすることができる。
【００１０】
ＰＯＥＴを、相補的なＮＨＦＥＴユニポーラ装置及びＰＨＦＥＴユニポーラ装置並びにｎ型ＨＢＴバイポーラ装置及びｐ型ＨＢＴバイポーラ装置のような様々な高性能トランジスタ装置を構成するのに用いることができる。ＰＯＥＴを、
サイリスタＶＣＳＥＬレーザ、
ＮＨＦＥＴレーザ、
ＰＨＦＥＴレーザ、
サイリスタ光検出器、
ＮＨＦＥＴ光検出器、
ＰＨＦＥＴ光検出器、
ｎ型量子井戸界面及びｐ型量子井戸界面のいずれか一方（又は両方）に基づく半導体光増幅器（ＳＯＡ）又はリニア光増幅器（ＬＯＡ）、
ｎ型量子井戸界面及びｐ型量子井戸界面のいずれか一方（又は両方）に基づく吸収（強度）光変調器、
ｎ型量子井戸界面及びｐ型量子井戸界面のいずれか一方（又は両方）に基づく位相変調器、
導波路スイッチ、及び
情動導波路
を含む様々なオプトエレクトロニクス装置を構成するために用いることもできる。
【００１１】
本発明は、ギャップ領域Ｇによってジグザグ導波路構造１４の部分から離間したサイリスタ微小共振器１２を有するモノリシックオプトエレクトロニクス装置を構成することができるＰＯＥＴ装置構造を与える。ジグザグ導波路構造１４は、後に詳細に説明するようにギャップ領域Ｇの上のエバネセント波結合によってサイリスタ微小共振器１２に光学的に結合される。
【００１２】
例示的な実施の形態において、サイリスタ微小共振器１２を、図３及び図４の断面において最もよく示すような（ＧａＡｓウェファのような）基板１８上に形成される下側ＤＢＲ１６を有する能動装置構造から実現する。（ｎ＋ＧａＡｓの層２０ａ及びｎ＋ＡｌＧａＡｓの層２０ｂのような）下側ｎ型層構造２０を、ＤＢＲ１６の上に形成する。下側ＤＢＲ１６を、ＡｌＡｓ及びＧａＡｓの交互の層から形成することができる。ＡｌＡｓ層は、下側ＤＢＲ１６を形成するよう化合物ＡｌｘＯｙを生成するために高温の水蒸気酸化にさらされる。ｐ型変調ドープ量子井戸界面２２は、ｎ型層構造の上に形成される。ｐ型変調ドープ量子井戸界面２２は、非ドープスペーサ層によって一つ以上の量子井戸から離間したｐ＋電荷シートを有する。ｐ＋型電荷シートは、下側ｎ型層構造２０に隣接したｐ型変調ドープ量子井戸界面２２の（一つ以上の）量子井戸の下に配置される。（層２４ａ及び非ドープＡｌＧａＡｓ層２４ｂのような）一つ以上の非ドープスペーサ層は、ｐ型変調ドープ量子井戸界面２２の上に形成される。ｎ型変調ドープ量子井戸界面２６は、（一つ以上の）非ドープスペーサ層の上に形成される。ｎ型変調ドープ量子井戸界面２６は、非ドープスペーサ層によって一つ以上の量子井戸から離間したｎ＋電荷シートを有する。（Ｐ＋ＡｌＧａＡｓの層２８ａ，２８ｂ及び層２８ｃのような）上側ｐ型層構造２８を、ｎ型量子井戸界面２６の上に形成する。ｎ＋型電荷シートは、上側ｐ型層構造２８に隣接したｎ型変調ドープ量子井戸界面の（一つ以上の）量子井戸の上に配置される。耐熱性(refractory)ｐ型アノード電極３０を、上側ｐ型層構造２８の上に形成する。上側誘電性ミラー３２を、上側ｐ型層構造２８及び耐熱性アノード３０の上に形成する。上側誘電性ミラー３２を、ＳｉＯ２及びシリコンのような高屈折率材料の交互の層３２ａ，３２ｂから形成することができる。上側誘電性ミラー３２は、必要に応じて横方向の閉じ込めを行うために図示したように装置構造の側壁をカバーすることができる。ｎ型変調ドープ量子井戸界面２６の上のメサへのｎ型イオン注入部３４は、ｎ型変調ドープ量子井戸界面２６に接触するために用いられる。ｐ型変調ドープ量子井戸界面２２の上のメサへのｐ型イオン注入部３６は、ｐ型変調ドープ量子井戸界面２２に接触するために用いられる。ｎ型金属３８は、ｎ型変調ドープ量子井戸界面２６に電気的に結合されるｎチャネル注入電極を形成するためにｎ型イオン注入部３４に接触する。ｐ型金属４０は、ｐ型変調ドープ量子井戸界面２２に電気的に結合されるｎチャネル注入電極を形成するためにｐ型イオン注入部３６に接触する。ｎ型金属４２は、装置のカソード電極を形成するために（下側層２０ａのような）下側ｎ型層構造２０に形成されたメサの上に配置される。
【００１３】
サイリスタ微小共振器１２の装置構造を実現するための例示的なエピタキシャル層及び製造方法の詳細は、上述したように参照により組み入れたＰＯＥＴ特許に記載されている。
【００１４】
図１及び図２に最もよく示すように、サイリスタ微小共振器１２は、一般的には矩形形状である閉経路に従う導波路４４を規定する。光モードは、導波路４４を循環し、導波路４４の反射界面(reflective interfaces)での内面反射によって導波路４４内に強く閉じ込められる。更に具体的に言うと、導波路４４の光モードの縦方向の閉じ込めを、図３及び図４の断面に示すような下側ＤＢＲ１６及び上側誘電性ミラー３２（層３２ａ，３２ｂ）によって行う。導波路４４の横方向の閉じ込めを、導波路４４（図１、図２、図３及び図４）の外側境界を規定する側壁４６の屈折率変化及び上側アノード電極３０（図３及び図４）の下の注入領域４８ａ，４８ｂの周辺の屈折率変化によって行う。導波路４４の光モードの横方向の閉じ込めを、図示したように側壁４６をカバーする上側誘電性ミラー３２によって促進することもできる。中央の注入領域４８ａ，４８ｂは、ｎ＋材料が適切であり、上側耐熱性ｐ型アノード電極３０の堆積及びパターニング前の装置構造への（フッ化ケイ素イオンのような）適切なｎ＋種の局所的な注入によって形成することができる。中央の注入領域４８ａ，４８ｂの外周は、一般的には矩形形状であり、導波路４４の内側反射面を規定する。（注入中に電力レベルによって制御される）中央の注入領域４８ａ，４８ｂの深さは、ｎ型変調ドープ量子井戸界面２２及びｐ型変調ドープ量子井戸界面２６をそれぞれ包含する。中央の注入領域４８ａ，４８ｂは、アノード電極３０とカソード電極４０との間を流れる電流を導波路４４の（破線４９で示すような）活性領域に流し込むとともにアノード電極３０の下にある装置の中央領域から離れるような電流フローに対する障壁としての役割を果たす。サイリスタ微小共振器１２の動作は、後に詳細に説明するように装置の電極（例えば、上側カソード電極３０、ｎチャネル注入電極３８、ｐチャネル注入電極４０及び下側カソード電極４２）に供給される電気信号に依存する。
【００１５】
閉経路導波路４４の長さは、導波路４４を伝播する光モードの特定の波長に調整される。更に具体的に言うと、矩形の閉経路導波路４４の長さは、図２に最もよく示すように導波路４４のＬ１の長さパラメータ及びＬ２の長さパラメータに対して２（Ｌ１＋Ｌ２）として与えられる。この形態において、Ｌ１のパラメータ及びＬ２のパラメータは、以下の式に従うように選択される。
【数１】
2014529758.tif 000003
この場合、Ｌ１及びＬ２は、閉経路導波路４４の対向側の有効長であり、
ｍは、ゼロより大きい整数であり、
λは、導波路４４を伝播する光モードの波長であり、
ｎｅｆｆは、導波路４４の有効屈折率である。
閉経路導波路４４の幅（Ｗ）を、２μｍより小さくすることができ、場合によっては、１μｍ以下にすることができる。ギャップ領域Ｇの幅（すなわち、導波路４４と導波路構造１４との間の間隔）を、２μｍより小さくすることができ、場合によっては、１μｍのオーダーとすることができる。
【００１６】
サイリスタ微小共振器１２の矩形の閉経路導波路４４を、四つの９０°の屈曲によって形成する。図１、図２及び図５（Ａ）に最もよく示すように、９０°の屈曲の各々は、導波路４４の外側の側壁４６に形成される４５°の面５０によってそれぞれ規定される。矩形導波路４４は、１）サイリスタ装置構造の電極に対する四つの個別のコンタクトを可能にするという利点、２）導波路４４の幅を共振器の波長より大きくすることができ、これによって、（１μｍ又はその付近の波長のような）更に小さい共振波長に対して要求される寸法公差及び関連の製造の複雑さを減少するという利点、３）導波路４４の幅及び導波路４４と導波路構造１４との間のギャップ−これら二つのパラメータはサイリスタ微小共振器１２のＱ係数(Q factor)及び二つの導波路の間のエバネセント波の効率に影響を及ぼす−に対する有効な制御を可能にするという利点、及び、４）基板上に構造を配列する際に高い充填密度(packing density)を提供するという利点を含むがそれに限定されない複数の利点を有する。
【００１７】
図５（Ａ）に最もよく示すような一実施の形態において、矩形導波路４４のそれぞれの９０°の屈曲の各々の内角は、各屈曲の４５°の面５０に略平行に向けられた面５１によってカット（又は鈍化）される。９０°の屈曲のそれぞれのカットされた内角は、折り曲げ効率を向上させ、これによって、矩形導波路４４を伝播する光モード進行波の共振を向上させる。各屈曲の４５°の面５０に対するカットされた内角（面５１）の長さ及び位置を、図５（Ａ）に示すようなオフセットパラメータによって特徴付けることができる。カットされた内角のオフセットパラメータ（したがって、面５０に対するカットされた内角（面５１）の長さ及び位置）は、設計によって変更することができ、図５（Ｂ）に示すように導波路４４の幅の関数として９０°の屈曲の屈曲効率に影響を及ぼすことができる。屈曲効率は、屈曲における光パワー(optical power)に対する屈曲後の導波路の光パワーの比である。この図示した実施の形態において、０．２μｍのオフセットパラメータが、０．２μｍ以下の幅の矩形導波路４４に対して最も良好に用いられ、それに対し、他のオフセットパラメータを、他の幅に対して用いることができる。カットされた内角（面５１）は、中央の注入領域４８ａ，４８ｂを形成するイオン注入に対して用いられるマスクによって決定される中央の注入領域４８ａ，４８ｂのプロファイルによって規定される。
【００１８】
図１，２及び４に最もよく示すように、導波路構造１４は、ジグザグ経路を形成するリブ導波路５２を規定する。光モードは、導波路５２の反射界面での内面反射によって導波路５２内に強く閉じ込められる。更に具体的に言うと、導波路５２の光モードの縦方向の閉じ込めを、図３及び図４の断面に示すような下側ＤＢＲ１６及び上側誘電性ミラー３２（層３２ａ，３２ｂ）によって行う。導波路５２の光モードの横方向の閉じ込めを、導波路５２（図１、図２及び図４）の対向側壁５４ａ，５４ｂの屈折率変化によって行う。
【００１９】
結合領域（図７）において、導波路５２は、微小共振器導波路４４の直線部に平行に延在するとともにギャップ領域Ｇによって直線部から狭い間隔で離間した部分を有する。導波路５２のこの部分において、光モードの横方向の閉じ込めを、上側ｐ型耐熱性電極５８（図４）の下の注入領域５６ａ，５６ｂの周辺の屈折率変化によって行う。注入領域５６ａ，５６ｂは、ｎ＋材料が適切であり、上側耐熱性電極５８の堆積及びパターニング前の装置構造への（フッ化ケイ素イオンのような）適切なｎ＋種の局所的な注入によって形成することができる。（注入中に注入エネルギーによって制御される）注入領域５６ａ，５６ｂの深さは、ｎ型変調ドープ量子井戸界面２２及びｐ型変調ドープ量子井戸界面２６をそれぞれ包含する。注入領域５６ａ，５６ｂを、サイリスタ微小共振器１２の注入領域４８ａ，４８ｂとともに形成することができる。上側耐熱性電極５８を、サイリスタ微小共振器１２の上側ｐ型アノード電極３０とともに堆積及びパターニングすることができる。導波路５２の光モードの横方向の閉じ込めを、図示したように導波路構造１４の側壁をカバーするために形成された上側誘電性ミラー３２（層３２ａ，３２ｂ）によって促進することもできる。導波路５２の活性領域を、図４の断面において破線５９として示す。ｎ型変調ドープ量子井戸界面２６の上のメサへのｎ型イオン注入部６０は、ｎ型変調ドープ量子井戸界面２６に接触するために用いられる。ｎ型金属６２は、ｎ型変調ドープ量子井戸界面２６に電気的に結合したｎチャネル電極を形成するためにｎ型イオン注入部６０に接触する。後に詳細に説明するように、結合領域（図７）に沿った導波路５２の屈折率を、上側電極５８とｎチャネル電極６２との間に差動電圧信号を印加することによって変更することができる。このように電気的に制御される屈折率の変化を、結合領域上の微小共振器１２の導波路５２と導波路４４との間のエバネセント波結合を制御するのに用いることができる。エバネセント波結合を、サイリスタ微小共振器１２に供給される電気信号のみによって制御することもできる。この形態において、上側電極５８、ｎチャネル電極６２及び注入部５６ａ，５６ｂ，６０ｂを、結合領域上の導波路５２において横方向の閉じ込めを行う導波路５２の側壁５４ｂとともに省略することができる。
【００２０】
図１及び図２に示すように、ジグザグ導波路５２は、上述したようなサイリスタ微小共振器１２の導波路４４の屈曲と同一構造の９０°の屈曲によって結合した五つの直線部を有する。更に具体的に言うと、９０°の屈曲の各々は、導波路５２の側壁５４ａ，５４ｂに形成された４５°の面６４の各々によって規定される。二つの導波路４４，５２（図７）の結合領域の有効な結合のために、この結合領域の二つの導波路５２の側壁４４，５２の幅は互いに整合する。設計によって要求される場合にはジグザグ導波路５２の幅（及び／又は他の断面パラメータ）を変更し又は長さに沿って減少させることができることに留意されたい。導波路５２のジグザグ構造は、１）導波路５２の幅を伝播する光モードの波長より長くすることができ、これによって、（１μｍ又はその付近の波長のような）更に小さい波長に対して要求される寸法公差及び関連の製造の複雑さを減少するという利点、２）微小共振器導波路２２と導波路５２との間に長い相互作用長(interaction length)を提供し、これによって、結合効率が向上するという利点、３）導波路５２と導波路５４との間のギャップ幅−このパラメータは二つの導波路間のエバネセント波結合の効率及び微小共振器１２のＱ係数に影響を及ぼす−に対する有効な制御を可能にするという利点、４）モードの次元が高くなると屈曲効率が急速に降下するのでギャップ領域に生じる高次のモードを除去し、これによって、雑音を減少することによりシステムの性能を向上させることができるという利点、及び、５）基板上に構造を配置する際に高い充填密度を提供するという利点を含むがそれに限定されない複数の利点を有する。
【００２１】
一実施の形態において、二つの導波路４４，５２の結合領域のギャップ領域Ｇは、装置構造への（フッ化ケイ素イオンのような）適切なｎ＋種の局所的な注入によって形成することができるｎ＋材料の注入領域６１ａ，６１ｂを有する。（注入中に電力レベルによって制御される）注入領域６１ａ，６１ｂの深さは、図４に示すように装置構造のｎ型変調ドープ量子井戸界面２２及びｐ型変調ドープ量子井戸界面２６をそれぞれ包含する。注入領域６１ａ，６１ｂを、注入領域４８ａ／５６ａ，４８ｂ／５６ｂとともに形成することができる。注入領域６１ａ，６１ｂは、ギャップ領域Ｇにおける吸収を十分に減少させるためにバンドギャップを局所的に増大する。これによって、二つの導波路４４，５２の結合領域のエバネセント波結合を向上させる。ギャップ領域Ｇを不純物のない空孔無秩序化(impurity free vacancy disordering)にさらすことができ、これによって酸化シリコン（又は他の適切な材料）がギャップ領域Ｇを被覆し、その後、高速熱アニールにさらすことも考えられる。ギャップ領域の外側の領域は、不純物のない空孔無秩序化の影響がこれらの領域にほとんどないようにするために高速熱アニール中に誘電性材料（又は他の適切な保護材料）によって被覆される。無秩序化された領域は、ギャップ領域Ｇにおける吸収を十分に減少させるためにバンドギャップを局所的に増大する。これによって、二つの導波路４４，５２の結合領域のエバネセント波結合を向上させる。
【００２２】
小さい幅のギャップ領域に対して、導波路５２の９０°の屈曲が妨げられるおそれがあり、したがって、各屈曲の屈曲効率ηｂが図６に示すように減少することに留意されたい。しかしながら、導波路５２と導波路４４との間のエバネセント波結合は、一般的にはギャップ領域Ｇの幅が減少するに従って増大する。したがって、ギャップ領域Ｇの幅を決定する際に両方の係数（屈曲効率及びエバネセント波結合効率）を設計に考慮するのが望ましい。
【００２３】
導波路５２と導波路４４との間のエバネセント波結合を、図７に線形形態で示すモデルを用いて数学的にモデル化することができる。この数学的モデルにおいて、ａ１及びｂ１は、入力光信号の複素振幅及び出力光信号の複素振幅であり、ａ２及びａ３はそれぞれ、導波路５２から結合領域に入力する光信号の複素振幅及びサイリスタ微小共振器導波路４４から結合領域に入力する光信号の複素振幅であり、ｂ２及びｂ３はそれぞれ、結合領域から導波路５２に出る光信号の複素振幅及び結合領域からサイリスタ微小共振器導波路４４に出る光信号の複素振幅である。これらの関係を、以下の式によって記載することができる。
【数２】
2014529758.tif 000004
【数３】
2014529758.tif 000005
【数４】
2014529758.tif 000006
この場合、δ１，δ２及びδ３は、光信号が異なる位置の間を進行する時間を表し、
ηｍは、異なるコンタクトレベルに起因する損失を考慮したモードミスマッチ係数(mode mismatch coefficient)であり、
ηｂは、サイリスタ微小導波路４４の９０°のコーナーの特徴的な屈曲係数であり、
ｖ０及びｖｇは、半導体の光周波数及び光速度であり、
αは、サイリスタ微小導波路４４の吸収係数であり、
Γは、閉じ込め係数であり、
ｔ及びκは、結合領域の結合係数である。
【００２４】
結合係数ｔ及びκを、以下に示すようにギャップ領域Ｇの散乱損失に起因する損失係数であるパラメータηｃに関連付けることができる。
【数５】
2014529758.tif 000007
【００２５】
吸収係数αを除いて、式（２）〜（５）で用いられる他のパレメータを、光学的な有限差分時間領域（ＦＤＴＤ）法を用いてモデル化することができる。１μｍのＷ、０．２５μｍのＧ，０．２μｍのオフセット、３μｍのＬ１及び１３μｍのＬ２を有する例示的な装置に対して、パラメータηｂは０．９９５であり、パラメータηｍは０．９３であり、パラメータηｃは０．８３５６であり、パラメータΓは０．０２である。吸収係数αは、サイリスタ微小共振器１２のｎ型変調ドープ界面２６の（一つ以上の）量子井戸を充填する電荷の量に依存し、それは、サイリスタ微小共振器１２の吸収端を短い波長にシフト（ブルーシフト）するように動作することができる。更に具体的に言うと、一般化された吸収モデルを、キャリアフェルミエネルギー(carrier Fermi energy)に関して吸収係数αを表すために用いることができる。この場合、吸収端のブルーシフトは、フェルミレベルがアノード電極３０とｎチャネル注入電極３８との間の差動電圧によって制御されるｎ型変調ドープ界面２６の電荷密度によって決定される。吸収モデルを、参照により全体をここに組み入れるY.Zhang,T.A. Vang, and G.W.Taylor, "Transistor based quantum well optical modulator and its performance in RF links." Proc. SPIE 7817, 12-22(2010)で説明されるような緩和されたｋ選択則(relaxed k-selection rule)及びローレンツ重み関数(Lorentzian weighting function)に基づかせることができる。このモデルを用いることによって、アノード電極３０とｎチャネル注入電極３８との間の異なる差動バイアス電圧によるサイリスタ微小共振器１２の光子エネルギーに対する吸収係数αの関係を、図８に示すように決定することができる。光子エネルギーの関数としての吸収係数の変化を、図９に示すように決定することもできる。
【００２６】
サイリスタ微小共振器１２の吸収係数の変化によって、以下のクラマース・クロニッヒの関係式によって特定されるサイリスタ微小共振器１２の屈折率の実部が変化する。
【数６】
2014529758.tif 000008
この場合、Ｐは、コーシーの主値(Cauchy principal integral)である。
この関係式を、図１０に示すようなサイリスタ微小共振器の光子エネルギーの関数としてのサイリスタ微小共振器１２の屈折率の実部の変化を決定するために用いることができる。
【００２７】
サイリスタ微小共振器１２のｎ型変調ドープ界面２６の（一つ以上の）量子井戸のキャリア密度の増大の他の効果は、量子井戸−障壁界面の強力な電界によって生じる電気光学効果である。この効果を、
【数７】
2014529758.tif 000009
によって表すことができる。この場合、Ｅ０は、量子井戸電界であり、ｒ４１は、＜１００＞ＧａＡｓの線形電気光学効果であり、ｎｍは、材料の屈折率である。
【００２８】
したがって、サイリスタ微小共振器１２のｎ型変調ドープ界面２６の（一つ以上の）量子井戸の屈折率の全変化を、
【数８】
2014529758.tif 000010
として表現することができる。
典型的な装置パラメータを有するΔｎｋｋ及びΔｎｅｏの評価は、ブルーシフトしたサイリスタ微小共振器１２に対してΔｎｋｋが主要な要因(dominant contributor)であることを明らかにする。率変化Δｎｑｗは、量子井戸のみの屈折変化を表す。サイリスタ微小共振器１２の導波路４４の率変化は、約０．２のｅｉの比例定数を有するΔｎｑｗに原則的に比例する。したがって、サイリスタ微小共振器１２の導波路４４の有効屈折率を、
【数９】
2014529758.tif 000011
として表現することができる。
【００２９】
サイリスタ微小共振器１２のアノード電極３０とｎチャネル注入電極３８との間に印加される差動電圧を、サイリスタ微小共振器１２の吸収端を制御するために、したがって、サイリスタ微小共振器１２の吸収係数を制御するために用いることができる。クラマース・クロニッヒの関係式に従って、ｎ型変調ドープ界面２６の量子井戸の屈折率が変化し、サイリスタ微小共振器１２の有効屈折率も変化する。基本的には、サイリスタ微小共振器１２の有効光路長を変化させ、したがって、波長スペクトルをシフトさせる。さらに、波長スペクトルの消光比を変化させる。したがって、固定波長の光入力に対して、印加される電圧は、二つの導波路５２，４４の間の光結合を制御することができる。
【００３０】
例示的なサイリスタ微小共振器１２の印加されるバイアス電圧の関数としての装置の吸収係数、屈折率変化及び透過の依存性を、図１１、図１２及び図１３にそれぞれ示す。図１３は、例示的なサイリスタ微小共振器１２のアノード電極３０とｎチャネル注入電極３８との間の０．０Ｖ付近の差動電圧に対して導波路５２と導波路４４との間のエバネセント波結合の減少があることを示す。これは、制限された光損失で入力光信号が導波路５２を通過する装置の通過状態を示す。例示的なサイリスタ微小共振器１２のアノード電極３０とｎチャネル注入電極３８との間の１．０Ｖ付近の差動電圧に対して導波路５２と導波路４４との間のエバネセント波結合の増大があることを示す。これは、入力光信号を導波路５２から導波路４４に伝達する装置の結合状態である。アノード電極３０及びｎチャネル注入電極３８に印加される差動電圧を、入力光信号を経時的に変調するために（例えば、振幅がこれらのレベル間で変化する正弦波信号によって）これら二つのレベル／状態の間で経時的に変化させることができる。図１３から明らかなように例示的なサイリスタ微小共振器１２の消光比が約１０．４ｄＢであることに留意されたい。
【００３１】
入力光信号を変調するためにサイリスタ微小共振器１２の屈折率を変化させることによって結合領域に対する光信号の透過を制御することができるが、透過曲線は、サイリスタ微小共振器１２のサイズに非常に敏感(sensitive)となるおそれがある。この問題に対処する解決の一つは、導波路構造１４の導波路５２のチャネル電荷の電気的な制御を利用する導波路構造１４とサイリスタ微小共振器１２の間の結合係数を変化させることである。正電圧が導波路構造１４の上側電極５８とｎチャネル電極６２との間に印加されるとき、（伝播する光入力の経路において）上側電極５８から導波路５２の隣接部に流れるように上側電極５８から電荷が誘導される。この変化は、結合領域における二つの導波路４４，５２の間のエバネセント波結合を減少させる導波路５２の屈折率変化を誘導する。したがって、結合係数を独立して制御することによって、サイリスタ微小共振器１２のバイアス電圧を、入力波長に整合するようにサイリスタ微小共振器１２の共振を調整するとともに製造手順及び成長手順に起因する変動を除去するために固定し、かつ、独立して調整することができる。特に、サイリスタ微小共振器１２のオン状態電流は、サイリスタ微小共振器１２のエピタキシャル層構造のｎ型変調ドープ量子井戸界面２６の電荷密度を制御し、これによって、クラマース・クロニッヒの関係式に起因するサイリスタ微小共振器１２の導波路４４の活性領域４９の有効屈折率を制御する。図１４は、導波路構造１４の上側電極５８とｎチャネル電極６２との間の１．０Ｖ付近の正の差動電圧に対して結合領域における二つの導波路４４，５３の間のエバネセント波結合の減少があることを示す。これは、制限された光損失で入力光信号が導波路５２を通過する装置の通過状態を示す。導波路構造１４の上側電極５８とｎチャネル電極６２との間の０．０Ｖ付近の差動電圧に対して導波路５２と導波路４４との間のエバネセント波結合の増大があることを示す。これは、入力光信号を導波路５２から導波路４４に伝達する装置の結合状態である。導波路構造１４の上側電極５８及びｎチャネル電極６２に印加される差動電圧を、入力光信号を経時的に変調するために（例えば、振幅がこれらのレベル間で変化する正弦波信号によって）これら二つのレベル／状態の間で経時的に変化させることができる。
【００３２】
図１５は、例示的なサイリスタ微小共振器１２のＩ−Ｖ−Ｐ線形特性を示す。直流バイアス抵抗を対応するモード特定値(corresponding mode specific value)に設定することによって、サイリスタ微小共振器１２を、低吸収モード（領域Ａ）、光増幅モード（領域Ｂ）又はレーザ動作モード（領域Ｃ）に誘導することができる。光変調（図１６及び図１７）に対して、直流バイアス抵抗を、オン状態電流、電荷密度及び吸収損失を最小にする低吸収モード（領域Ａ）に対する値に設定する。しかしながら、一部の形態において、直流バイアス抵抗を、量子井戸の透過(transparency)より上にある光増幅モード（領域Ｂ）に対する値に設定することができる。効果的には、領域Ｂへの遷移の際に、吸収係数αは０に近づく。バイアスがレージングモード（領域Ｃ）に向かうように領域Ｂで増大すると、吸収係数αが実質的に負になる光増幅器の機能が得られる。光増幅機能は、スイッチ構成の光損失を補償することができ、又は、光増幅機能を、スイッチ構成を介して特定の経路を通じて累積した全損失を補償するために出力ポートで利用することができる。光増幅モードを、スイッチ構成の帯域幅を増大し、及び／又は、スイッチ構成に他の波長チャネルを追加するために用いることもできる。
【００３３】
図１６は、光変調に対するサイリスタ微小共振器１２及び光結合した導波路構造１４の例示的な形態を示す。（オンチップレーザ又はオフチップレーザ及び関連の導波路結合又は他の適切な光学素子とすることができる）光信号源は、入力としての連続波光信号を導波路構造１４の導波路５２に供給する。サイリスタ微小共振器１２のアノード電極４４を、（ＶＣＣを付した）正の直流電圧に電気的に結合し、カソード電極４２を、直流バイアス抵抗７６を通じて接地電位に電気的に結合する。直流バイアス抵抗７６を、チップ上（すなわち基板１８上）又はチップ外に集積することができる。サイリスタ微小共振器１２のオン状態電流が図１５の低吸収モード（領域Ａ）となるように直流バイアス抵抗７６を選択する。直流電気信号を、サイリスタ微小共振器１２のｎチャネル注入電極３８に供給する。ｎチャネル注入電極３８に供給される直流電気信号を、入力光信号の入力波長に整合するようサイリスタ微小共振器１２の共振波長を調整するために選択することができる。これは、製造手順及び成長手順に起因する共振波長の変動を減少するのを促進することができる。時間的に変化する差動信号を、図１４に関連して既に詳細に説明したように入力光信号を経時的に変調するために導波路構造１４の上側電極５８及びｎチャネル電極６２に供給する。入力光信号の変調は、図示したように導波路５２の結合領域から伝播するとともに導波路５２から出力される変調光信号を生成する。導波路５２から出力される変調光信号は、光学的なＯＯＫ変調フォーマット(optical OOK modulation format)（すなわち、デジタルパルスモード）を有することができ、又は、場合によっては（光学的な差動位相偏移変調フォーマット(optical differential phase shift keying format)又は光学的な差動４位相偏移変調フォーマット(optical differential quadrature phase shift keying format)のような）高次の光変調フォーマット(higher optical modulation format)を有することができる。
【００３４】
図１７は、光変調に対するサイリスタ微小共振器１２及び光結合した導波路構造１４の他の例示的な形態を示す。（オンチップレーザ又はオフチップレーザ及び関連の導波路結合又は他の適切な光学素子とすることができる）光信号源は、入力としての連続波光信号を導波路構造１４の導波路５２に供給する。サイリスタ微小共振器１２のアノード電極４４を、（ＶＣＣを付した）正の直流電圧に電気的に結合し、カソード電極４２を、直流バイアス抵抗７６を通じて接地電位に電気的に結合する。直流バイアス抵抗７６を、チップ上（すなわち基板１８上）又はチップ外に集積することができる。サイリスタ微小共振器１２のオン状態電流が図１５の低吸収モード（領域Ａ）となるように直流バイアス抵抗７６を選択する。時間的に変化する電気信号を、図１３に関連して既に詳細に説明したように入力光信号を経時的に変調するためにサイリスタ微小共振器１２のｎチャネル注入電極３８に供給する。入力光信号の変調は、図示したように導波路５２の結合領域から伝播するとともに導波路５２から出力される変調光信号を生成する。導波路５２から出力される変調光信号は、光学的なＯＯＫ変調フォーマット（すなわち、デジタルパルスモード光信号）を有することができ、又は、場合によっては（光学的な差動位相偏移変調フォーマット又は光学的な差動４位相偏移変調フォーマットのような）高次の光変調フォーマットを有することができる。
【００３５】
図１６及び図１７の光変調器は、
（量子井戸の電荷制御に関連する電流及び印加電圧が比較的小さいために）スタティック電力の消費が比較的少なく、
（ｐ−ｉ−ｎ変調器の真性領域の電荷の除去の問題が回避されるために）ＳＯＩ変調器構造に関連して高速動作を達成することができ、かつ、
変調器構造が電子装置（及び同一のエピタキシャル構造の他のオプトエレクトロニクス装置）の製造に適合するために有利である。
【００３６】
サイリスタ微小共振器１２及び光学的に結合した導波路構造１４を、レーザ（図１８）、光検出器（図１９）、光スイッチ（図２０）及び光スイッチ構成（図２１及び図２２）を含むがそれに限定されない他のオプトエレクトロニクス機能に対して構成することができる。
【００３７】
図１８は、面内レーザに対するサイリスタ微小共振器１２及び光学的に結合した導波路構造１４の例示的な形態を示す。サイリスタ微小共振器１２のアノード電極４４を、（ＶＣＣを付した）正の直流電圧に電気的に結合し、カソード電極４２を、直流バイアス抵抗７８を通じて接地電位に電気的に結合する。直流バイアス抵抗７８を、チップ上（すなわち基板１８上）又はチップ外に集積することができる。サイリスタ微小共振器１２のオン状態電流が図１５のレーザ動作モード（領域Ｃ）となるように直流バイアス抵抗７８を選択する。直流電気信号を、サイリスタ微小共振器１２が導波路４４を時計回りに伝播する連続波光信号を生成するようにサイリスタ微小共振器１２のｎチャネル注入電極３８に供給する。ｎチャネル注入電極３８に供給される直流電気信号を、入力光信号の入力波長に整合するようサイリスタ微小共振器１２の共振波長を調整するために選択することができる。これは、製造手順及び成長手順に起因する共振波長の変動を減少するのを促進することができる。そのような動作と同時に、時間的に変化する電気信号（典型的にはＲＦ信号）を、（図１４に関連して既に詳細に説明した変調と同様に）結合領域における二つの導波路４４，５２の間のエバネセント波結合を経時的に変調するために導波路構造１４の上側電極５８及びｎチャネル電極６２に供給する。そのような結合変調は、導波路４４を時計回りに伝播する連続波光信号に基づく変調光信号を生成する。変調光信号は、図示したように導波路５２の結合領域から伝播するとともに導波路５２から出力される。導波路５２から出力される変調光信号は、光学的なＯＯＫ変調フォーマット（すなわち、デジタルパルスモード光信号）を有することができ、又は、場合によっては（光学的な差動位相偏移変調フォーマット又は光学的な差動４位相偏移変調フォーマットのような）高次の光変調フォーマットを有することができる。
【００３８】
図１９の形態が上側電極５８及びｎチャネル電極６２に供給される時間的に変化する電気信号（典型的にはＲＦ信号）を導波路４４を時計回りに伝播する連続波光信号に由来する光搬送波に変換することに留意されたい。これは、連続波レーザ機能及び変調機能をサイリスタ微小共振器の構造に組み合わせる。これは、（変調装置から離間した）連続波レーザが光を変調装置に伝播するとともにＲＦ信号を変調のために変調装置の中央のコンタクト部に供給する従来技術と著しく異なる。連続波レーザ機能及び変調機能をサイリスタ微小共振器の構造に組み合わせることは、有効であり、連続波レーザに整合するための変調器の波長の調整の問題を回避する。さらに、図１９の形態は、上側電極５８及びｎチャネル電極６２に供給される時間的に変化する電気信号（典型的にはＲＦ信号）に従ってサイリスタ微小共振器の共振空洞(resonance cavity)の反射率を有効に調整する。これは、サイリスタ微小共振器の共振空洞の光学的な特性（反射率Ｒ）を調整する電気信号を同時に供給しながら連続波レーザに向かう電気信号を一定のままにするＱスイッチドレーザの動作である。このようにして、共振空洞の光子密度は、（利得スイッチングにおける場合のように電子密度を変更するのではなく）反射率Ｒを変化させることによって増大する。そして、反射率Ｒを、（利得スイッチングにおける場合のように）電子密度を変化させる場合に比べて著しく速い速度（変調器の速度制限）で変化させることができる。したがって、非常に速い速度の光変調をサポートすることができる。
【００３９】
レーザの連続波放出のために、直流差動電気信号を、（変調放出(modulated emission)のための時間的に変化する信号の代わりに）導波路構造１４のゲート電極５８及びｎチャネル電極６２に供給することができる。直流電気信号は、（図１４に関連して既に詳細に説明した結合状態と同様な）結合状態で動作するよう装置を制御する。この結合状態において、導波路４４を時計回りに伝播する連続波光信号を、（導波路５２の結合領域において）導波路５２に伝達し、図１８に示す変調光信号と同様に導波路５２から出力する。
【００４０】
図１９は、光検出器に対するサイリスタ微小共振器１２及び光学的に結合した導波路構造１４の例示的な形態を示す。光学的なＯＯＫ変調フォーマットを有する変調光信号（すなわちデジタルパルスモード光信号）が、入力として導波路構造１４の導波路５２に供給される。入力光信号を、（光ファイバの搬送波(fiber optic carrier)のように）外部ソースから供給することができ又はオンチップ光源から供給することができる。サイリスタ微小共振器１２のアノード電極４４を、（ＶＣＣを付した）正の直流電圧に電気的に結合し、カソード電極４２を、直流バイアス抵抗８０を通じて接地電位に電気的に結合する。直流バイアス抵抗８０を、チップ上（すなわち基板１８上）又はチップ外に集積することができる。サイリスタ微小共振器１２のオン状態電流が図１５の低吸収モード（領域Ａ）となるように直流バイアス抵抗８０を選択する。電気信号を、バイアス目的でサイリスタ微小共振器１２のｎチャネル注入電極３８及びｐチャネル注入電極４０に供給する。ｎチャネル注入電極３８に供給される直流電気信号は、入力光信号の入力波長に整合するようサイリスタ微小共振器１２の共振波長を調整するために選択される直流成分を含む。これは、製造手順及び成長手順に起因する共振波長の変動を減少するのを促進することができる。直流差動信号を、導波路構造１４の上側電極５８及びｎチャネル電極６２に供給する。直流電気信号は、（図１４に関連して既に詳細に説明した結合状態と同様な）結合状態で動作するよう装置を制御する。この結合状態において、導波路５２へ下るように伝播する入力光信号を、（導波路５２の結合領域において）導波路４４に伝達し、この場合、光信号は、サイリスタ微小共振器１２の導波路４４を時計回りに伝播する。サイリスタ微小共振器１２のｎチャネル注入電極３８に供給される電気信号は、バイアス電流源を含み、サイリスタ微小共振器１２のｐチャネル注入電極４０に供給される電気信号は、バイアス電流シンクを含む。バイアス電流源及びバイアス電流シンクは、ｎ型変調ドープ量子井戸界面及びｐ型変調ドープ量子井戸界面から各電極への多数キャリア（すなわち、ｎ型変調ドープ量子井戸界面からｎチャネル注入電極３８への電子及びｐ型変調ドープ量子井戸界面からｐチャネル注入電極４０へのホール）を引き出すバイアス電流を供給する。そのようなバイアス電流は、入力光信号がオンレベルであるときに導波路４４を伝播する光モードがこれらのバイアス電流を超える光電流を生成するのに十分な強度を有するとともにサイリスタ微小共振器１２のｎ型変調ドープ量子井戸界面とｐ型変調ドープ量子井戸界面のいずれか一方（又は両方）において臨界スイッチング電荷(critical switching charge)を生成するように設定される。このような臨界スイッチング電荷において、サイリスタ微小共振器１２は、導通／オン状態に切り替わる。オン状態において、サイリスタ微小共振器１２を流れる電流によって、バイアス抵抗８０の間に電圧降下が生じる。入力光信号がオフレベルであるとき、導波路４４を伝播する光モードは、最小の光電流を生成し、サイリスタ微小共振器１２は、非導通／オフ状態に切り替わる。その理由は、バイアス電流が各量子井戸界面から電荷を流出させてチャネル電荷が保持電荷(holding charge)ＱＨより下回るようになるからである。オフ状態において、サイリスタ微小共振器１２に最小の電流が流れ、したがって、バイアス抵抗８０の間に最小の電圧降下が生じる。このようにして、バイアス抵抗８０の間の差動電圧によって生じた電気信号波形は、入力光信号のオン／オフレベルを表す。これは、光検出器の機能である。
【００４１】
図２０は、電気的に制御される光結合スイッチの１対のサイリスタ微小共振器及び光学的に結合した導波路構造の例示的な形態を示す。この形態は、図７に関連して上述したようなエバネセント波結合を利用する第１の導波路構造１４Ａに光結合した第１のサイリスタ微小共振器１２Ａと、図７に関連して上述したようなエバネセント波結合を利用する第２の導波路構造１４Ｂに光結合した第２のサイリスタ微小共振器１２Ｂと、を用いる。これらの構造（第１のサイリスタ微小共振器１２Ａ、第１の導波路構造１４Ａ、第２のサイリスタ微小共振器１２Ｂ及び第２の導波路構造１４Ｂ）の全ては、共通基板１８の上で一体的に形成される。第１のサイリスタ微小共振器１２Ａ及び第２のサイリスタ微小共振器１２Ｂは、図７に関連して上述したようなエバネセント波結合によって互いに光結合される平行な導波路部を有する。（オンチップレーザ又はオフチップレーザ及び関連の導波路結合又は他の適切な光学素子とすることができる）光信号源は、入力としての光信号を第１のサイリスタ微小共振器１２Ａの導波路５２に供給する。第１のサイリスタ微小共振器１２Ａのアノード電極４４及び第２のサイリスタ微小共振器１２Ｂのアノード電極４４を、（Ｖｃｃを付した）正の直流電圧に電気的に結合する。第１のサイリスタ微小共振器１２Ａ及び第２のサイリスタ微小共振器１２Ｂの両方に共通のカソード電極４２を、直流バイアス抵抗８２を介して接地電位に電気的に結合する。直流バイアス抵抗８２を、チップ上（すなわち基板１８上）で一体的にし、又は、オフチップにすることができる。第１のサイリスタ微小共振器１２Ａのオン状態電流及び第２のサイリスタ微小共振器１２Ｂのオン状態電流が図１５Ａの低吸収モード（領域Ａ）にあるように直流バイアス抵抗８２を選択する。直流電気信号を、第１のサイリスタ微小共振器１２Ａのｎチャネル注入電極３８及び第２のサイリスタ微小共振器１２Ｂのｎチャネル注入電極３８に供給する。ｎチャネル注入電極に供給される（一つ以上の）電気信号を、入力光信号の入力波長を調整するよう第１のサイリスタ微小共振器１２Ａ及び第２のサイリスタ微小共振器１２Ｂの共振波長を調節するよう選択することができる。これは、製造手順及び成長手順に起因する共振波長の変動を減少するのを促進する。電気信号（差動電圧信号）は、装置の光スイッチング動作を制御するために上側電極５８及びｎチャネル注入電極６２に供給される。
【００４２】
第１のモード（通過モード）において、第１の導波路構造の上側電極５８及びｎチャネル注入電極６２に供給される電気信号（差動電圧信号）は、（図１４に関連して詳細に上述した通過状態と同様に）通過状態で動作するために第１の導波路構造１４Ａと第１のサイリスタ微小共振器１２Ａとの間の結合を制御する。この通過モードにおいて、入力光信号は、限られた光学的損失で第１の導波路構造１４Ａの導波路５２を通過する。
【００４３】
第２のモード（スイッチドモード）において、第１の導波路構造１４Ａの上側電極５８及びｎチャネル注入電極６２に供給される電気信号（差動電圧信号）は、（図１４に関連して詳細に上述した結合状態と同様に）結合状態で動作するために第１の導波路構造１４Ａと第１のサイリスタ微小共振器１２Ａとの間の結合を制御する。この結合モードにおいて、第１の導波路構造１４Ａの導波路５２を伝播する入力光信号は、エバネセント波結合を通じて第１のサイリスタ微小共振器１２Ａに伝送され、この場合、入力光信号は、第１のサイリスタ微小共振器１２Ａの導波路４４を時計回りで伝播する。第１のサイリスタ微小共振器１２Ａの導波路４４を時計回りで伝播する入力光信号は、第２のサイリスタ微小共振器１２Ｂの導波路４４を反時計回りで伝播する入力光信号としてエバネセント波結合を通じて伝送される。第２の導波路構造１４Ｂの上側電極５８及びｎチャネル注入電極６２に供給される電気信号（差動電圧信号）は、（図１４に関連して詳細に上述した結合状態と同様に）結合状態で動作するために第２の導波路構造１４Ｂと第２のサイリスタ微小共振器１２Ｂとの間の結合を制御する。これは、第２のサイリスタ微小共振器１２Ｂの導波路４４を反時計回りで伝播する光信号を、第２の導波路構造１４Ｂの導波路５２に伝送する。この光信号は、出力のために第２の導波路構造１４Ｂの導波路５２に向かって下るように伝播する。このようにして、入力光信号は、電気的な制御に基づいて二つの導波路構造１４Ａ，１４Ｂから選択的に出力される。第２の導波路構造１４Ｂ又は第１の導波路構造１４Ａからの出力のために第２の導波路構造１４Ｂに供給される入力光信号の切替を行うために同様な動作を用いることができる。これは、電気的に制御される光結合スイッチの機能である。
【００４４】
図２０の光結合スイッチを、図２１の例示的な実施の形態で示すようなモノリシック光スイッチング構造の構成要素として用いることができる。この例示的なスイッチ構造は、図２０の光結合スイッチのうちの六つを用いる４ｘ４スイッチングトポロジー(switching topology)である。図示した例において、Ｉｎ１を付した入力ポートからＯｕｔ４を付した出力ポートまで光信号を切り替えるために、光結合スイッチＳ１，Ｓ３及びＳ５をスイッチモードで構成し、同時に、残りを通過モードで構成する。図示した他の例において、Ｉｎ２を付した入力ポートからＯｕｔ１を付した出力ポートまで光信号を切り替えるために、光結合スイッチＳ１をスイッチモードで構成し、同時に、残りを通過モードで構成する。更に別の図示した例において、Ｉｎ３を付した入力ポートからＯｕｔ２を付した出力ポートまで光信号を切り替えるために、光結合スイッチＳ３をスイッチモードで構成し、同時に、残りをオフにする。信号経路を、実線及びスイッチ構成を通過する破線で示す。このトポロジーの利点は、スイッチング構造のスケーラビリティ(scalability)を制限する光学的損失が生じる導波路交差が存在しないことである。さらに、スイッチ構造を、遮断のないアーキテクチャ(non-blocking architecture)に対して配置することができる。すなわち、入力ポートと出力ポートとの間に所定の経路が確立されるとき、各入力が特定の出力ポートに送り出されるというのであれば他の任意の経路を残りの入力ポートと出力ポートとの間に確立することもできる。
【００４５】
図２０の光結合スイッチを、波長分割多重化機能(wavelength division multiplexing capabilities)を用いるモノリシック光スイッチング構成の構成要素として用いることもできる。そのような形態において、図２０の一つ以上の光結合スイッチを、共通の入力導波路及び出力導波路を共有する並列配置に結合することができる。並列配置の各スイッチを、異なる共振周波数に同調させ、これによって、複数の波長の信号を有する入力を、入力導波路及び出力導波路を共有しながら独立して送り出すことができる。図２２に示す例示的な実施の形態において、光結合スイッチ対Ｓ０／Ｓ０’，Ｓ１／Ｓ１’，Ｓ２／Ｓ２’，Ｓ３／Ｓ３’，Ｓ４／Ｓ４’及びＳ５／Ｓ５’をそれぞれ、並列配置で構成し、二つの異なる周波数に同調させる。所定の挿入損失の制限に対して、スイッチ構成を、総スループットを増大できるようにするために波長領域において拡張することができる。同様な形態を、光学的なアドドロップマルチプレキシング機能(optical add/drop multiplexing function)のために用いることができる。
【００４６】
サイリスタ微小共振器は、光スイッチ構成の実現のために追加の独自の利点を提供することができる。これらの利点の一つは、メモリ機能をスイッチング素子に組み入れることができることである。大規模の（すなわち、５０ｘ５０より大きい）スイッチング構成において、各素子に対する専用の金属配線を設けることはレイアウトの観点から困難である。各素子が適切な通過又は交差状態に切り替えられるとともにデータルーティングサイクル(data routing cycle)中にこの状態のままにする場合、構成の著しい簡単化及び圧縮(compaction)を実現することができる。これを、メモリアレイの素子にすべきスイッチング構成のサイリスタ微小共振器を配置することによって達成することができる。この形態において、スイッチ構成のサイリスタ微小共振器は、図２３〜３１の各々を用いて後に説明するようにメモリセルに適合される。各サイリスタベースメモリセルに格納されたデータは、所望の出力ポートに送出すべき入力光信号の所望の設定に対応する。データは、書込みサイクル中に各サイリスタメモリセルに格納され、この場合、各メモリロケーションの状態は、サイリスタ装置に対する電気的な入力によって決定される。しかしながら、図１５に示すように、書込みを、電気的な入力と光学的な入力の組合せによって行うこともできる。これによって、ｘ（導波路）方向の光学的な注入及びｙ（導波路に垂直な）方向の電気的な注入によってメモリの状態を書き込む機会を許容する。この場合、光ラベルのデータを、スイッチの状態を設定するために用いることができる。全体のメモリ（すなわち、スイッチング構成）の状態を、全てのサイリスタメモリセルに対する電気的な入力を用いて消去することができる。サイリスタメモリセルは、各素子が専用の負荷抵抗を有する場合にそのデータを保持することができ、これは、製造中に垂直方向の抵抗構造を用いることによって達成される。最後に、（一度書き込まれた）メモリの状態を、数ミリ秒を超える期間中に（素子ごとに１ｎＷ未満の電力を有する）パワーダウンモードで保持することができる。これによって、スイッチング構成の非常に低い電力の動作を可能にする。
【００４７】
ここで説明する形態の全てにおいて、サイリスタ微小共振器素子の共振周波数を、配置の変更並びに成長及び製造中に生じる屈折率の変化に基づいて変更することができる。サイリスタ微小共振器の共振周波数が処理しようとしている信号の所望の波長に整合することを保証するために校正方法を用いることができる。サイリスタ微小共振器は、図１５を用いて説明することができるこの校正を実行するための独自の機会を提供する。抵抗の選択は、サイリスタを流れるオン状態電流及び量子井戸における対応する電荷密度を決定する。電荷密度は、サイリスタ導波路の有効屈折率を制御し、したがって、構成の各スイッチの共振周波数を間接的に制御する。したがって、校正手順を実現することができ、これによって、負荷抵抗を、調整し、その後、オン状態にあるサイリスタ微小共振器の所望の共振周波数に従って適切な値に固定する。
【００４８】
本発明の更に別の実施の形態において、サイリスタ微小共振器１２を、光を生成するとともに閉ループ微小共振器導波路４４の内側の装置の中央領域に規定された孔から垂直に光を出射するように適合させることができる。孔を、光が閉ループ微小共振器導波路４４の内側の装置の中央領域から（又はその中央領域に）伝播することができるように上側アノード層３０をエッチング又はパターニングすることによって規定することができる。この場合、埋め込み４８ａ，４８ｂを、装置の中央領域内の孔の下ではなく上側アノード層３０の下に形成するためにパターン化することができる。この適合を、入力光信号のオン／オフレベルに対応する光信号を出力する光検出器形態に用いることができる。光制御信号を装置の中央領域に規定した孔に垂直に導入できることも考えられる。そのような光制御信号は、サイリスタ共振器１２のオン／オフ状態を制御し、及び／又は、光学的に制御された変調及び結合制御のためにサイリスタ共振器１２のｎ型変調ドープ量子井戸界面の電荷密度を変更することができる。これらの形態において、サイリスタ共振器１２の垂直寸法を、装置から垂直に出射し又は装置によって受け取られる光モードの特定の波長に調節することができる。特に、サイリスタ共振器の垂直寸法を、
【数１０】
2014529758.tif 000012
に適合するように選択する。
ここで、Ｄは、サイリスタ共振器の垂直寸法であり、
ｍは、ゼロを超える整数であり、
λは、装置から出射し又は装置によって受け取られる光モードの波長であり、
ｎｅｆｆは、装置の有効屈折率である。
【００４９】
光を導波路４４に導くのと同時に光を垂直方向に出射（及び検出）するようにサイリスタ共振器を構成できることに留意されたい。この場合、入力光信号が微小共振器結合導波路に入射するとともに垂直方向の動作によって光を上方向に出射するようにサイリスタ微小共振器をオンに切り替える動作を利用することができる。これは、オフチップ垂直光信号を出力する(launching)オンチップ光信号の動作である。同様に、垂直方向に伝播する光信号は、他のチップの微小共振器の孔に入射することができる。この場合、当該微小共振器は、オンに切り替えられ、光をそのチップの結合導波路に出射する。組合せは、光学系に基づくチップ間の結合の基礎を提供することができる。今日、産業は、電気的なビアを用いて積層３次元アーキテクチャを形成するこの方向に動いている。この組合せを、そのような電気的なビアを更に低いコスト、更に高い速度及び更に低い電力の光学的な接続に置換するために用いることができる。
【００５０】
本発明の他の態様において、サイリスタメモリセルを、図２３に示すように設ける。サイリスタメモリセル１００は、基板１１５上に一体的に形成した二つの装置（サイリスタ装置１１１及び抵抗負荷素子１１３）を有する。サイリスタ装置１１１は、（一つ以上の）Ｐ＋層１２１と（一つ以上の）Ｎ＋層１２３との間に形成した相補的なｎ型変調ドープ量子井戸界面１１７及びｐ型変調ドープ量子井戸界面１１９を有する。好適な実施の形態において、サイリスタ装置１１１は、高ドープ上側Ｐ＋層１２１に隣接して形成された耐熱性アノード端子１２５を有するメサによって規定される。カソード端子１２７は、下側Ｎ＋層１２３に操作可能に結合される。カソード端子１２７の電位は、接地電位（又は負の電位）に固定される。ｎチャネル注入端子１２９及びｐチャネル注入端子１３１は、ｎ型変調ドープ量子井戸界面及びｐ型変調ドープ量子井戸界面にそれぞれ操作可能に結合される。抵抗負荷素子１１３は、アノード端子１２５の上に一体的に形成される。好適な実施の形態において、負荷素子１１３は、耐熱性アノード金属１２５と上側耐熱性電極との間に挟まれた相変化材料によって実現される。（タングステン又は他の適切な金属から実現することができる）上側耐熱性電極を、（銅又は他の適切な金属から実現することができる）ワード線１３３に電気的に接続することができる。相変化材料の抵抗を、相変化材料を挟む二つの電極に供給される電気信号に応答して高抵抗相(high resistance phase)と低抵抗相(low resistance phase)との間（又はその逆）で変化させることができる。相変化材料を、材料への電流の供給による材料のジュール熱によって高抵抗非晶相と低抵抗結晶相との間（又はその逆）で相を変化させることができる。この動作によって、サイリスタセル１００は不揮発性メモリセルとして機能することができる。サイリスタメモリセル１００は、周期的なリフレッシュを必要としないスタティックメモリセル又は後に説明するように周期的なリフレッシュを必要とするダイナミックメモリセルとして機能することもできる。
【００５１】
光学的な動作のために、サイリスタ装置１１１は、下側ＤＢＲ１３５及び上側ＤＢＲ１３７によって規定される共振空洞に形成される。下側ＤＢＲ１３７を、好適には、サイリスタ装置１１１の下側Ｎ＋層１２３の下にある半導体層の選択的酸化によって形成し、上側ＤＢＲ相１３５を、好適には、サイリスタ装置１１１の耐熱性金属アノード１２５の上への誘電材料の堆積によって形成する。（図示しない）回折格子を、（平面光(plane light)で）水平方向に伝播する光を上側ＤＢＲ及び下側ＤＢＲによって閉じ込められる垂直モードにするのに用いることができる。電流遮断埋め込み部１３９を、要求通りにレーザ状態を誘発するよう電流密度を増大するために装置１１１のｎチャネル量子井戸界面１１７の局所領域に電流を進行させるのに用いることができる。
【００５２】
サイリスタ装置１１１は、
ｉ）アノード端子１２５をカソード端子１２７に対して順方向にバイアスをかけ（例えば、正にバイアスをかけ）、かつ、
ｉｉ）ｎチャネル注入電極１２９とアノード電極１２５との間の電圧を、オフ状態バイアス点が存在しないように順方向ブレークダウン電圧(forward breakdown voltage)を減少させる電荷である臨界的なスイッチング電荷(critical switching charge)ＱＣＲより大きいｎ型変調ドープ量子井戸界面１１７の電荷を生成するのに十分長い期間中に順方向にバイアスをかけるときに（装置を流れる電流Ｉが略ゼロである）非導通／オフ状態から（電流Ｉがゼロより十分大きい）導通／オン状態に切り替わる。
【００５３】
ｐチャネル注入電極１３１とカソード電極１２７との間の電圧を、オフ状態バイアス点が存在しないように順方向ブレークダウン電圧を減少させる電荷である臨界的なスイッチング電荷ＱＣＲより大きいｐ型変調ドープ量子井戸界面１１９の電荷を生成するように形成することもできる。
【００５４】
臨界的なスイッチング電荷ＱＣＲは、装置の配置及びドーピングレベルに特有のものである。サイリスタ装置１１１は、ｎ型変調ドープ量子井戸界面１１７の電荷（又はｐ型変調ドープ量子井戸界面１１９の電荷）が保持動作を持続するチャネル電圧の臨界値である保持電荷ＱＨより下に減少するのに十分長い期間中に装置を流れる電流Ｉが装置の保持電流より下に降下するときに（電流Ｉがゼロより十分大きい）導通／オン状態から（装置を流れる電流Ｉが略ゼロである）非導通／オフ状態に切り替わる。
【００５５】
オプトエレクトロニクス素子として、サイリスタ装置１１１は多機能である。アノード端子１２５がカソード端子１２７に対して順方向にバイアスがかけられ（例えば、正にバイアスがかけられ）、ｎチャネル注入端子１２９（及び／又はｐチャネル注入端子１３１）が、ｎ型変調ドープ量子井戸界面１１７（又はｐ型変調ドープ量子井戸界面１１９）に臨界的なスイッチング電荷ＱＣＲを生成するためにバイアスをかけられる場合、サイリスタ装置１１１は、導通／オン状態に切り替わる。導通／オン状態の電流Ｉがレージングのしきい値より上である場合、レーザ放出が生じる。これは、半導体レーザの動作である。サイリスタ装置１１１が非導通／オフ状態であり、光が空洞に入射する場合、装置１１１は、臨界的なスイッチング電荷ＱＣＲがｎ型変調ドープ量子井戸界面１１７（又はｐ型変調ドープ量子井戸界面１１９）に生じるように十分な電子−ホール対が生成されたときにサイリスタ装置１１１がオン状態に切り替わるという意味では光検出器として機能することができる。
【００５６】
メモリセルのサイリスタ装置１１１の導通／オン状態及び非導通／オフ状態は、“１”ビット値及び“０”ビット値をそれぞれ格納する。サイリスタ装置の導通／オン状態（“１”ビット値）において、電流は、抵抗負荷素子１１３を通じてアノード端子１２５に流れ込み、これによって、ｎチャネル注入端子１２９（ビット線）とカソード端子１２７（アース又は負の電位）との間に正の電圧差が生じる。サイリスタ装置の非導通／オフ状態（“０”ビット値）において、電流は、抵抗負荷素子１１３を通じてアノード端子１２５に流れ込まず、したがって、ｎチャネル注入端子１２９（ビット線）とカソード端子１２７（アース又は負の電位）との間に最小の電圧差が生じる。
【００５７】
電気的な読出し動作に対して、ｎチャネル注入端子１２９（ビット線）の電圧信号は、セル１００のビット値を表す。光学的な読出し動作に対して、サイリスタ装置１１１を、導通／オン状態において光（装置のしきい値レージング電流より大きい導通状態のオン電流）を出力するとともに非導通／オフ状態において光を出力しないように構成することができる。
【００５８】
サイリスタ装置１１１を、臨界的なスイッチング電荷ＱＣＲより大きい電荷をｎ型変調ドープ量子井戸界面１１７に生じるのに十分長い期間中にアノード端子１２５に対してｎチャネル注入端子１２９に順方向バイアスをかけながらアノード端子１２５とカソード端子１２７との間に順方向バイアスをかける（例えば、正にバイアスをかける）ことによって導通／オン状態（“１”ビット値）に電気的にプログラムすることができる。サイリスタ装置１１１を、臨界的なスイッチング電荷ＱＣＲより大きい電荷をｎ型変調ドープ量子井戸界面１１７に生じるために装置の共振空洞に十分な強度及び／又は持続時間の光パルスを印加しながらアノード端子１２５とカソード端子１２７との間に順方向バイアスを加える（例えば、正にバイアスをかける）ことによって導通／オン状態（“１”ビット値）に光学的にプログラムすることができる。サイリスタ装置１１１を、ｎ型変調ドープ量子井戸界面１１７が保持電荷ＱＨより下に減少するようにｎチャネル注入端子１２９（ビット線）及びｐチャネル注入端子１３１（消去線）に適切な電圧レベルを印加することによって非導通／オフ状態（“０”ビット値）に電気的にプログラムすることができる。
【００５９】
不揮発性書込み用途に対して、抵抗性負荷素子１１３の相変化材料を融解して非結晶／高抵抗状態への変化を生じるために適切な電圧レベルをサイリスタ装置１１１のワード線１３３及びｎチャネル注入端子１２９に印加することによってサイリスタ装置１１１が不揮発性で非導通／オフ状態（“０”ビット値）で動作するように抵抗負荷素子１１３を高抵抗状態にプログラムすることができる。相変化材料を結晶性低抵抗状態に再結晶化する電流を生成するために適切な電圧レベルをサイリスタ装置１１１のワード線１３３及びｎチャネル注入端子１２９に印加することによってサイリスタ装置１１１が不揮発で導通／オン状態（“１”ビット値）で動作するように低抵抗素子１１３を低抵抗状態にプログラムすることができる。
【００６０】
サイリスタメモリセル１００の読出しプログラミング動作、書込みプログラミング動作及び不揮発性プログラミング動作を、図２４において要約する。
【００６１】
図２５は、サイリスタメモリセル１００の例示的なアレイの線形図を示す。セルの各行のｎチャネル注入部１２９及びｐチャネル注入部１３１は、各行のビット線１５１及び消去線１５３にそれぞれ接続される。セルの各列のワード線１３３は、列のセルの負荷抵抗１１３の上側電極に接続される。
【００６２】
好適には、本発明のサイリスタメモリセル１００（及びそれに一体的に製造されたあり得る他のオプトエレクトロニクス装置、論理回路及び／又は信号処理回路）は、全てを参照により全体をここに組み入れる米国特許第６，０３１，２４３号、２０００年４月２４日に出願された米国特許出願公開第０９／５５６，２８５号明細書、２００１年３月２日に出願された米国特許出願公開第０９／７９８，３１６号明細書、２００２年３月４日に出願された国際特許出願番号ＰＣＴ／ＵＳ０２／０６８０２、１９９７年１０月１４日に出願された米国特許出願公開第０８／９４９，５０４号明細書、２００２年７月２３日に出願された米国特許出願公開第１０／２００，９６７号明細書、２０００年１１月１０日に出願された米国特許出願公開第０９／７１０，２１７号明細書、２００２年４月２６日に出願された米国特許出願公開第６０／３７６，２３８号明細書、２００２年１２月１９日に出願された米国特許出願公開第１０／３２３，３９０号明細書、２００２年１０月２５日に出願された米国特許出願公開第１０／２８０，８９２号明細書、２００２年１２月１９日に出願された米国特許出願公開第１０／３２３，３９０号明細書、２００２年１２月１９日に出願された米国特許出願公開第１０／３２３，５１３号明細書、２００２年１２月１９日に出願された米国特許出願公開第１０／３２３，３８９号明細書、２００２年１２月１９日に出願された米国特許出願公開第１０／３２３，３８８号明細書及び２００３年１月１３日に出願された米国特許出願公開第１０／３４０，９４２号明細書に詳細に記載されたような逆量子井戸チャネル装置構成と同様な逆量子井戸チャネル装置構成から実現される。これらの構成によって、共通の基板の上のサイリスタメモリセルのアレイ及び支持する電気装置及び／又はオプトエレクトロニクス装置を含む全ての装置を作成するために製造シーケンスが用いられる。換言すれば、ｎ型コンタクト部、ｐ型コンタクト部、重大なエッチング(critical etches)等が、共通の基板の上に同時にこれらの装置の全てを実現するために用いられる。この装置構造の主要な特徴は、１）ｎ型変調ドープ界面及びｐ型変調ドープ界面と、２）イオン注入によって形成された自己整合ｎ型チャネルコンタクト部及び自己整合ｐ型チャネルコンタクト部と、３）ｎ型イオン注入部及び下側ｎ型層構造に対するｎ型金属コンタクト部と、４）ｐ型イオン注入部及び上側ｐ型層構造に対するｐ型金属コンタクト部と、を有する。好適には、活性装置構造は、（ＧａＡｓ／ＡｌＧａＡｓのような）III-V族材料の材料系によって実現される。
【００６３】
図２６は、本発明によるサイリスタメモリセル１００のＩＶ特性を示す。サイリスタは、‘０’及び‘１’をそれぞれ格納するための非導通／オフ状態及び導通／オン状態を有する。このように動作したサイリスタを用いることによって、サイリスタは、フリップフロップの機能を有する。したがって、サイリスタは、理想的なスタティックＲＡＭ（ＳＲＡＭ）セルである。セルは、フリップフロップ（６Ｔセル）と比べると二つの装置（サイリスタ及び負荷）を有する。したがって、設置面積が更に小さくなるとともに更に高速になる。上述したように、ｎチャネル注入端子は、‘１’を書き込むために用いられ、ｎチャネル注入端子及びｐチャネル注入端子は、‘０’を書き込むために用いられる。好適な実施の形態において、動作は、全体的な“０”の書込み（サイリスタメモリセルの全てのクリア）と、その後に行われるアレイの１列の適切なセルに対する“１”の値の同時の書込みと、を有する。読出し動作を、要求に応じてサイリスタメモリセルにおいて実行することができる。書込み動作と読出し動作の間の時間中、順方向バイアス（例えば、正のバイアス）がサイリスタ装置のアノード端子とカソード端子の間にかけられ、サイリスタメモリセルのラッチ動作によってセルのビット値を格納する。抵抗性負荷素子は、サイリスタ装置の上側金属コンタクト部に集積された薄膜抵抗である。したがって、メモリセルの設置面積は、アレイの交点、すなわち、二つの最小ライン形態の交差部となる。これは、高密度を提供する。
【００６４】
好適な実施の形態において、集積された抵抗負荷１１３は、上述したように相変化材料から実現される。これは、単一のセルに二つのメモリ機能−負荷抵抗からの一方のメモリ機能及びサイリスタ装置のラッチ動作からの他方のメモリ機能−を組み合わせる。これによって、メモリセル１００は、スタティックメモリセル（ＳＲＡＭ）及び不揮発性メモリセルとして機能することができる。通常のＳＲＡＭ動作に対して、負荷抵抗１１３は、低抵抗状態にプログラムされ、サイリスタメモリセル１００は、図２７に示すように動作する。不揮発性アプリケーションに対して、負荷抵抗１１３を、上述したように“０”ビット値又は“１”ビット値にプログラムすることができ、サイリスタメモリセル１００は、図２８に示すように動作する。好適な実施の形態において、動作は、アレイの負荷抵抗に対する全体的な“０”の書込み（サイリスタメモリセルの全てのクリア）と、その後に行われるアレイの１列の負荷抵抗１１３に対する“１”の値の同時の書込みと、を有する。読出し動作を、要求に応じてサイリスタメモリセル１００において実行することができる。書込み動作と読出し動作の間の時間中、サイリスタ装置１１１に対するバイアス信号の供給を除外することができ、抵抗負荷１１３の不揮発性の性質によってセル１００のビット値を格納する。
【００６５】
スタティックメモリセル又は不揮発性メモリセルとしてのサイリスタメモリセルの設定可能な性質は、以下を含む多数の利点を有する。
同一の設置面積のメモリセルを用いることができる。
高速機能に対してＳＲＡＭ動作を利用できる。
ＮＶ動作を突然の電力損失に対してしか必要としない。したがって、全てのメモリ動作に対してＮＶの‘１’及び‘０’を使用するために速度を犠牲にすることはない。その理由は、ＮＶ動作がＳＲＡＭに比べて幾分低速だからである。代わりに、ＮＶ動作は、電力損失から保護するために必要とされる状況に対してのみ備えられる。
したがって、想定される動作の種類は、電力の損失がオンチップセンス回路によってモニタされるものである。これらの回路は、ｎｓの速度で動作し、マイクロ秒のタイムスケールで電力供給変化を検出することができる。したがって、回路は、電力供給を継続的にモニタする。電力の損失が予測される場合、完全な電圧降下がある前に、ＮＶ書込み機構が作動し、メモリの状態が保存される。その後に電力を回復したとき、メモリ状態が書き込まれてＳＲＡＭモードに戻り、動作が継続する。したがって、ＮＶ動作は、要求されるときだけ利用され、オーバーヘッドペナルティ(overhead penalties)は、停電検出回路及びＮＶ書込み回路である。
【００６６】
サイリスタメモリセル１００は、図２９に示すようにＤＲＡＭセルを操作することもできる。状態は、図２７のＳＲＡＭと同一であるが、「格納状態」と称される追加の状態が存在する。したがって、‘１’又は‘０’の書込み後、かつ、読出し動作が要求されていない時間中（これらは、書込みと読出しのいずれも必要でないかなりの期間を表す。）、セル１００は、低電圧（例えば、約０．６Ｖ）まで低下する。変調ドープ量子井戸界面１１７，１１９の変化は、導通によって逃れることができない。その理由は、構成要素を大幅に減少させるからである。また、再結合はほぼゼロである。したがって、‘１’が格納される場合、すなわち、サイリスタ装置１１１の変調ドープ量子井戸界面１１７，１１９に電荷が充填される場合、これらは長時間充填されたままである。シミュレーションは、１秒後に電圧がＳＲＡＭ‘１’状態まで戻ったときにオン状態に回復するために十分な電荷がセルに残っていることを示す。それは、データが消失しないことを意味する。格納時間が幾分長い時間、例えば、２秒を超える場合、十分な電荷が漏れ、電圧が増大した時に‘０’が得られる。したがって、図３０に示すようにリフレッシュ動作が周期的（例えば、１秒ごと）に要求される。得られる利点は、超低電力である。読出し及び書込み速度は、ＳＲＡＭと同一である。明らかに、このＤＲＡＭは、以下の著しい利点を有する。
ＳＲＡＭセルと同様な高速動作。
ＳＲＡＭセル又はＤＲＡＭセルとしてのセルの選択的な動作を、単にリフレッシュサイクル及び格納電圧を無効にすることによって制御することができる。
動作のＮＶバックアップモードがここでも利用できる。
著しく低い電力での動作が可能になる。
（ＳＲＡＭ，ＮＶＲＡＭと同様に）アレイ配置によって示すように著しく高い密度となる。
複雑なセンスアンプを必要としない。動作中のサイリスタ装置１１１は、それ自体がセンスアンプとなる。
従来のＤＲＡＭのように格納された電荷による制約がない。サイリスタ装置は、電荷の代わりに電流を供給することができる−能動的な読出しを行うことができる能動装置である。
最後に、ＤＲＡＭ，ＳＲＡＭ及びＮＶＲＡＭは、装置の光学的な書込み及び読出し機能によるフォトニック機能(photonic capability)を有する。
これによって、サイリスタ記憶素子１００の直線配列を、導波路によって搬送される光信号のビットを検出及び格納するために単一の導波路に結合することができる。これは、光ルータの前部での光データスイッチングの問題に対する完全な解決である。これらは光バッファとなる。これらは、複数のデータサイクルに亘ってデータのフレーム（ビットのパケット）を保持することができ、データをネットワークに再送するよう制御されることができる。
【００６７】
本発明のサイリスタメモリセル１００の利点を、図３１に要約する。
【００６８】
オプトエレクトロニクスサイリスタ微小共振器装置及びそれに基づくシステムの複数の実施の形態並びにオプトエレクトロニクスサイリスタメモリセル及びそれに基づくシステムの複数の実施の形態を、ここで説明及び図示した。発明の特定の実施の形態を説明したが、発明はそれに限定されるものではなく、発明は技術が許可する範囲及び明細書から読み出せる範囲にあることを意図する。さらに、特定の形態を特定のサイリスタ微小共振器装置及びそれに基づくシステムを参照しながら説明したが、他の形態を使用できることは明らかである。特に、異なる量子井戸活性装置構造を使用することができる。例えば、一つ以上の変調ドープ量子井戸界面（例えば、単一のｎ型又はｐ型変調ドープ量子井戸界面）を有する他の活性装置構造を使用することができる。したがって、請求の範囲に記載したような精神及び範囲から逸脱することなく更に別の変形を本発明に適用できることは、当業者には明らかである。
【００６９】
請求の範囲が用語「手段」を関連の機能と関連して明確に使用する場合を除き、ここでは請求項のいずれかの制限のために米国特許法第１１２条第６項を行使しないという出願人の意向を表明する。
【図１】
2014529758.tif 000013
【図２】
2014529758.tif 000014
【図３】
2014529758.tif 000015
【図４】
2014529758.tif 000016
【図５（Ａ）】
2014529758.tif 000017
【図５（Ｂ）】
2014529758.tif 000018
【図６】
2014529758.tif 000019
【図７】
2014529758.tif 000020
【図８】
2014529758.tif 000021
【図９】
2014529758.tif 000022
【図１０】
2014529758.tif 000023
【図１１】
2014529758.tif 000024
【図１２】
2014529758.tif 000025
【図１３】
2014529758.tif 000026
【図１４】
2014529758.tif 000027
【図１５】
2014529758.tif 000028
【図１６】
2014529758.tif 000029
【図１７】
2014529758.tif 000030
【図１８】
2014529758.tif 000031
【図１９】
2014529758.tif 000032
【図２０】
2014529758.tif 000033
【図２１】
2014529758.tif 000034
【図２２】
2014529758.tif 000035
【図２３】
2014529758.tif 000036
【図２４】
2014529758.tif 000037
【図２５】
2014529758.tif 000038
【図２６】
2014529758.tif 000039
【図２７】
2014529758.tif 000040
【図２８】
2014529758.tif 000041
【図２９】
2014529758.tif 000042
【図３０】
2014529758.tif 000043
【図３１】
2014529758.tif 000044
【国際調査報告】
2014529758.tif 000045
2014529758.tif 000046
2014529758.tif 000047
2014529758.tif 000048