(57)【要約】  マイクロエレクトロニクス構造を形成する方法が提供される。マイクロエレクトロニクス構造は、第１の導体と、第１の導体の上方の表面に配置された金属ナノ粒子の不連続膜と、表面と金属ナノ粒子の不連続膜上に形成されたカーボンナノフィルムと、カーボンナノフィルムの上に配置された第２の導体と、を含む。多数のさらなる態様も提供される。
2011521455.tif 000002
【特許請求の範囲】
【請求項１】
マイクロエレクトロニクス構造であって、
第１の導体と、
第１の導体の上方の表面に配置された金属ナノ粒子の不連続膜と、
表面と金属ナノ粒子の不連続膜の上に形成されたカーボンナノフィルムと、
カーボンナノフィルムの上に配置された第２の導体と、
を含むマイクロエレクトロニクス構造。
【請求項２】
請求項１記載のマイクロエレクトロニクス構造において、
カーボンナノフィルムが、可逆抵抗スイッチング可能な素子からなるマイクロエレクトロニクス構造。
【請求項３】
請求項１記載のマイクロエレクトロニクス構造において、
半導体構造をさらに備えるマイクロエレクトロニクス構造。
【請求項４】
請求項１記載のマイクロエレクトロニクス構造において、
金属ナノ粒子の不連続膜が金属表面と誘電体表面を備える表面の上で形成され、誘電体表面が金属表面より多くの表面積を備えるマイクロエレクトロニクス構造。
【請求項５】
請求項４記載のマイクロエレクトロニクス構造において、
誘電体表面が、ダマシントレンチまたはビアを備えるマイクロエレクトロニクス構造。
【請求項６】
請求項１記載のマイクロエレクトロニクス構造において、
ステアリング素子をさらに備えるマイクロエレクトロニクス構造。
【請求項７】
請求項６記載のマイクロエレクトロニクス構造において、
ステアリング素子が、ダイオードからなるマイクロエレクトロニクス構造。
【請求項８】
請求項６記載のマイクロエレクトロニクス構造において、
メモリセルをさらに備えるマイクロエレクトロニクス構造。
【請求項９】
請求項８記載のマイクロエレクトロニクス構造において、
メモリセルが可逆抵抗スイッチング可能な素子と連続的になっているステアリング素子を備え、可逆抵抗スイッチング可能な素子がカーボンナノフィルムからなるマイクロエレクトロニクス構造。
【請求項１０】
請求項１記載のマイクロエレクトロニクス構造において、
カーボンナノフィルムが、グラフェンからなるマイクロエレクトロニクス構造。
【請求項１１】
マイクロエレクトロニクス構造を形成する方法であって、
第１の導体を形成するステップと、
第１の導体の上方の表面に金属ナノ粒子の不連続膜を形成するステップと、
表面と金属ナノ粒子の不連続膜の上にカーボンナノフィルムを形成するステップと、
カーボンナノフィルムの上に第２の導体を形成するステップと、
を含む方法。
【請求項１２】
請求項１１記載の方法において、
カーボンナノフィルムが、可逆抵抗スイッチング可能な素子を含む方法。
【請求項１３】
請求項１１記載の方法において、
半導体構造を形成するステップをさらに含む方法。
【請求項１４】
請求項１１記載の方法において、
表面が金属表面と誘電体表面を含み、誘電体表面が金属表面より多くの表面積を含む方法。
【請求項１５】
請求項１４記載の方法において、
カーボンナノフィルムをカバーする誘電材料でトレンチまたはビアを満たした、ダマシントレンチまたはビアを形成するステップと、トレンチまたはビア内でカーボンナノフィルムを露出させるために誘電材料を平坦化するステップとをさらに含み、ダマシントレンチまたはビアが誘電体表面を含む方法。
【請求項１６】
請求項１１記載の方法において、
ステアリング素子を形成するステップをさらに含む方法。
【請求項１７】
請求項１６記載の方法において、
ステアリング素子が、ダイオードを含む方法。
【請求項１８】
請求項１６記載の方法において、
メモリセルを形成するステップをさらに含む方法。
【請求項１９】
請求項１８記載の方法において、
メモリセルが可逆抵抗スイッチング可能な素子と連続的になっているステアリング素子を含み、可逆抵抗スイッチング可能な素子がカーボンナノフィルムを含む方法。
【請求項２０】
請求項１１記載の方法において、
カーボンナノフィルムが、グラフェンを含む方法。
【請求項２１】
請求項１１記載の方法において、
前記金属ナノ粒子の不連続膜を形成するステップが、金属膜を焼結させることを含む方法。
【請求項２２】
マイクロエレクトロニクス構造を形成する方法であって、
デポジションチャンバを条件設定するステップと、
基板の表面上の金属ナノ粒子の不連続膜を含む基板をデポジションチャンバにロードするステップと、
デポジションチャンバ内で基板をアニーリングするステップと、
基板をアニーリングした後に、表面と金属ナノ粒子の不連続膜の上にカーボンナノフィルムを堆積するステップと、
を含む方法。
【請求項２３】
請求項２２記載の方法において、
前記デポジションチャンバを条件設定するステップが、
チャンバ内の大気環境を約６５０℃の温度まで加熱することと、
約３０ｍＴｏｒｒの最終的な圧力に達するまで大気環境を吸い出すことと、
アセチレンと水素をチャンバ内に取り入れることと、
アセチレンと水素の流入を止めることと、
約３０ｍＴｏｒｒの圧力に戻るまでアセチレンと水素を吸い出すことと、
大気圧に達するまでアルゴンをチャンバ内に取り入れることと、
を含む方法。
【請求項２４】
請求項２２記載の方法において、
前記基板をアニーリングするステップが、チャンバ内の温度を約６５０℃で維持している間に、約３０ｍＴｏｒｒの初期圧力に達することと、次に、チャンバ内に水素ガスを引き抜くこととを含む方法。
【請求項２５】
請求項２２記載の方法において、
前記カーボンナノフィルムを堆積するステップが、チャンバ内の温度を約６５０℃で維持している間に、アセチレンと水素をチャンバ内に取り入れることを含む方法。
【請求項２６】
請求項２２記載の方法において、
前記カーボンナノフィルムを堆積するステップが、非プラズマ強化型化学気相成長を実行することを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリなどのマイクロエレクトロニクス構造に関し、特にカーボンナノフィルムの可逆抵抗スイッチング素子およびその形成方法に関する。
【背景技術】
【０００２】
関連出願の参照
本願は、あらゆる目的のためにその全体が本願明細書において参照により援用されている、２００８年５月１６日に出願された米国仮特許出願第６１／０５４，１１１号（代理人整理番号：ＭＸＡ−２９１Ｐ）（特許文献１）の利益を主張する。
本願は、あらゆる目的のためにその全体が本願明細書において参照により援用されている、２００７年１２月３１日に出願された「Memory Cell That Employs A Selectively Fabricated Carbon Nano-Tube Reversible Resistance-Switching Element Formed On A Bottom Conductor And Methods Of Forming The Same 」という米国特許出願第１１／９６８，１５６号（代理人整理番号：ＭＸＡ−２４２）（特許文献２）、２００７年１２月３１日に出願された「Memory Cell With Planarized Carbon Nanotube Layer And Methods Of Forming The Same 」という米国特許出願第１１／９６８，１５９号（代理人整理番号：ＭＸＡ−２４３）（特許文献３）、および２００８年４月１１日に出願された「Damascene Integration Methods For Graphitic Films In Three-Dimensional Memories And Memories Formed Therefrom 」という米国仮特許出願第６１／０４４，３５２号（代理人整理番号：ＭＸＡ−２４７Ｐ）（特許文献４）に関連する。
【０００３】
可逆抵抗スイッチング素子から形成された不揮発性メモリが知られている。例えば、あらゆる目的のためにその全体が本願明細書において参照により援用されている、２００５年５月９日に出願された「Rewriteable Memory Cell Comprising A Diode And A Resistance-Switching Material」という米国特許出願第１１／１２５，９３９号（特許文献５）には、金属酸化物または金属窒化物などの可逆的に抵抗率を切り換える素材に連続的に結合されたダイオードを含む書き換え可能な不揮発性メモリセルについて記載されている。
【０００４】
また、あるカーボンベースのフィルムが可逆的に抵抗率を切り換える特性を示すことができ、三次元メモリアレイのインテグレーション用にそのようなフィルム候補材を作成することが知られている。例えば、あらゆる目的のためにその全体が本願明細書において参照により援用されている、２００７年１２月３１日に出願された「Memory Cell That Employs A Selectively Fabricated Carbon Nano-Tube Reversible Resistance-Switching Element And Methods Of Forming The Same」という米国特許出願第１１／９６８，１５４号（代理人整理番号：ＭＸＡ−２４１）（特許文献６）には、カーボンベースの可逆抵抗スイッチング素材に連続的に結合されたダイオードを含む書き換え可能な不揮発性メモリセルについて記載されている。
しかし、書き換え可能な可逆抵抗スイッチング素材からメモリデバイスを作成するのは技術的に挑戦的であり難しいものである。そのため、可逆抵抗スイッチング素材を使用してメモリデバイスを形成するための改良された方法が望まれている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国仮特許出願第６１／０５４，１１１号
【特許文献２】米国特許出願第１１／９６８，１５６号
【特許文献３】米国特許出願第１１／９６８，１５９号
【特許文献４】米国仮特許出願第６１／０４４，３５２号
【特許文献５】米国特許出願第１１／１２５，９３９号
【特許文献６】米国特許出願第１１／９６８，１５４号
【特許文献７】米国特許出願第１０／９５５，５４９号
【特許文献８】米国特許出願第１１／１４８，５３０号
【特許文献９】米国特許第６，９５２，０３０号
【特許文献１０】米国特許第７，２８５，４６４号
【発明の概要】
【０００６】
本発明の第１の態様では、マイクロエレクトロニクス構造が提供され、このマイクロエレクトロニクス構造は、（１）第１の導体と、（２）第１の導体の上方の表面に配置された金属ナノ粒子の不連続膜と、（３）前記表面と金属ナノ粒子の不連続膜の上に形成されたカーボンナノフィルムと、（４）カーボンナノフィルムの上に配置された第２の導体と、を含む。
【０００７】
本発明の第２の態様では、マイクロエレクトロニクス構造を形成する方法が提供され、この方法は、（１）第１の導体を形成するステップと、（２）第１の導体の上方の表面に金属ナノ粒子の不連続膜を形成するステップと、（３）前記表面と金属ナノ粒子の不連続膜の上にカーボンナノフィルムを形成するステップと、（４）カーボンナノフィルムの上に第２の導体を形成するステップと、を含む。
【０００８】
本発明の第３の態様では、マイクロエレクトロニクス構造を形成する方法が提供され、この方法は、（１）デポジションチャンバを条件設定するステップと、（２）基板の表面に金属ナノ粒子の不連続膜を含む基板をデポジションチャンバにロードするステップと、（３）デポジションチャンバ内で基板をアニーリングするステップと、（４）基板をアニーリングした後に表面と金属ナノ粒子の不連続膜の上にカーボンナノフィルムを堆積するステップと、を含む。
【０００９】
本発明の他の特徴および態様は、以下の詳細な説明、添付の特許請求の範囲および図面から明らかになる。
以下の図面に関連して考察される以下の詳細な説明から本発明の特徴をより明確に理解することができ、図面中の同じ参照番号は遍く同じ要素を示している。
しかし、添付された図面が本発明の典型的な実施形態だけを例示していることに留意するべきである。図面は必ずしも正確なスケールで描かれているわけではない。それらを本発明の範囲の制限であると考慮すべきでない。なぜならば、本発明が他の等しく有効な実施形態を認容することができるからである。
【図面の簡単な説明】
【００１０】
【図１Ａ】重要な誘電体表面領域を有する実質的な平面と水平面におけるグラフェンの金属ナノ粒子でアシストされた成長の例示の本発明の方法を実施中のマイクロエレクトロニクス構造の横断面の正面図である。
【図１Ｂ】重要な誘電体表面領域を有する実質的な平面と水平面におけるグラフェンの金属ナノ粒子でアシストされた成長の例示の本発明の方法を実施中のマイクロエレクトロニクス構造の横断面の正面図である。
【図１Ｃ】重要な誘電体表面領域を有する実質的な平面と水平面におけるグラフェンの金属ナノ粒子でアシストされた成長の例示の本発明の方法を実施中のマイクロエレクトロニクス構造の横断面の正面図である。
【図２Ａ】可逆抵抗スイッチング素子が、堆積金属ナノ粒子、カーボンナノフィルム（「ＣＮＦ」）ライニングと誘電体充填材を有するダマシントレンチまたはビアである、本発明に従ってメモリセルを形成するマイクロエレクトロニクス構造の実施形態の横断面、正面図である。
【図２Ｂ】本発明による図２Ａの基板上に１つのメモリレベルを形成する中間段階の横断面の正面図である。金属ナノ粒子とＣＮＦは垂直部と水平部の両方を有する実質的に非平面状の表面に堆積される。
【図２Ｃ】本発明による図２Ａの基板上に１つのメモリレベルを形成する中間段階の横断面の正面図である。金属ナノ粒子とＣＮＦは垂直部と水平部の両方を有する実質的に非平面状の表面に堆積される。
【図２Ｄ】本発明による図２Ａの基板上に１つのメモリレベルを形成する中間段階の横断面の正面図である。金属ナノ粒子とＣＮＦは垂直部と水平部の両方を有する実質的に非平面状の表面に堆積される。
【図２Ｅ】本発明による図２Ａの基板上に１つのメモリレベルを形成する中間段階の横断面の正面図である。金属ナノ粒子とＣＮＦは垂直部と水平部の両方を有する実質的に非平面状の表面に堆積される。
【図２Ｆ】本発明による図２Ａの基板上に１つのメモリレベルを形成する中間段階の横断面の正面図である。金属ナノ粒子とＣＮＦは垂直部と水平部の両方を有する実質的に非平面状の表面に堆積される。
【図２Ｇ】本発明による図２Ａの基板上に１つのメモリレベルを形成する中間段階の横断面の正面図である。金属ナノ粒子とＣＮＦは垂直部と水平部の両方を有する実質的に非平面状の表面に堆積される。
【図２Ｈ】本発明による図２Ａの基板上に１つのメモリレベルを形成する中間段階の横断面の正面図である。金属ナノ粒子とＣＮＦは垂直部と水平部の両方を有する実質的に非平面状の表面に堆積される。
【図２Ｉ】本発明による図２Ａの基板上に１つのメモリレベルを形成する中間段階の横断面の正面図である。金属ナノ粒子とＣＮＦは垂直部と水平部の両方を有する実質的に非平面状の表面に堆積される。
【図２Ｊ】本発明による図２Ａの基板上に１つのメモリレベルを形成する中間段階の横断面の正面図である。金属ナノ粒子とＣＮＦは垂直部と水平部の両方を有する実質的に非平面状の表面に堆積される。
【図３】図２Ａのものと同様のメモリセルの実施形態の横断面、正面図であって、可逆抵抗スイッチング素子が、ステアリング素子より上で形成されるのを除いて、図２Ｂ〜２Ｊに示されたものと同様のステップを使用して形成されたものである。
【図４】図３のものと同様のメモリセルの実施形態の横断面、正面図であって、ステアリング素子より上で形成された可逆抵抗スイッチング素子が、ダマシントレンチまたはビアがＣＮＦに沿って並ぶ代わりにＣＮＦの水平なレイヤであって、誘電体で満たされ、ＣＮＦレイヤがステアリング素子に沿ってエッチングされるのを除いて同様のものである。
【図５】図４のものと同様のメモリセルの実施形態の横断面の正面図であって、図２Ａのように可逆抵抗スイッチング素子がステアリング素子より下で形成されるのを除いて同様のものである。
【発明を実施するための形態】
【００１１】
前に説明したように、ダイオードのようなステアリング素子と結合された可逆抵抗スイッチング素子を使用することでメモリセルを形成できる。グラフェンなどのいくつかのカーボンナノフィルム材料が、不揮発性メモリセルデバイスにおける使用に適しているかもしれない可逆抵抗スイッチングな可逆的な特性を示すことが提示された。しかし、特にグラフェンの形成が誘電材料の上で試みられるとき、グラフェン形成は技術的に挑戦的であり難しい場合がある。メモリアレイが従来通りに誘電材料の高い比率によって分離された多数のメモリセルを含んでいる限り、本発明による方法は、グラフェン形成の前に誘電材料の表面に金属ナノ粒子を形成してグラフェン形成を促進する。
【００１２】
金属ナノ粒子が不連続金属膜を基板表面に形成する。金属ナノ粒子膜の意図的な不連続のため、膜は例えば、短い、電気的にアクティブな領域間で相互伝導をしない。不連続金属膜は、二酸化けい素（「ＳｉＯ2 」または「ＳｉＯｘ」）などのように、誘電体の中に露出している金属の表面積を増加させる。その結果、誘電体表面積に対する金属表面積の比率をも増加させる。実験データは、金属ナノ粒子のそのような使用が誘電材料の大きな比率を含む表面でグラフェンの成長を改良できるのを示している。
【００１３】
金属対誘電体の表面積比を改良することによって、グラフェン堆積は商用製品と同様の材質構造の表面とパターン密度の改良がされる。金属ナノ粒子のない誘電材料における従来のグラフェンの成長は、より低い信頼性の結果を実現することになるが、誘電体表面で金属ナノ粒子によって促進されたグラフェンの成長により、市販のメモリアレイと同様の実施形態におけるかなり高いスイッチング素子歩留りとラン・ツー・ラン（ｒｕｎ−ｔｏ−ｒｕｎ）再現性をもたらすことができる。
【００１４】
金属ナノ粒子アシストによるグラフェン成長
図１Ａ〜１Ｃは、重要な誘電体表面領域を有する実質的な平面と水平面におけるグラフェンの金属ナノ粒子でアシストされた成長の例示の実施形態の処理中における基板を含むマイクロエレクトロニクス構造１００の横断面の正面図を示している。マイクロエレクトロニクス構造１００は例えば、導体によって相互接続されて、メモリアレイ中に配置されたメモリセルにおける、初期のステージの金属−絶縁物−金属（「ＭＩＭ」:Metal-insulator-metal）スタックを含み得る。
【００１５】
図１Ａは、ページ内に延在する下側導体１０６を伴う二酸化けい素またはいかなる他の適切な誘電体などの誘電体層１０４を有する基板１０２を示している。基板１０２と基板１０２上の誘電体層１０４を包む、図に示された構造１００における層の選択（種類）は、可能な構造の実施形態を制限せずに文脈を提供することを意図している。下側導体１０６は、タングステン（「Ｗ」）などのような適切な導電材料１０８でも作成することができ、窒化チタン（「ＴｉＮ」）などのような適切な障壁層１１０を有することもできる。図１Ａは、下側導体１０６がパターニングおよびエッチングされ、誘電材料１１２（ＳｉＯ2 などの）で下側導体１０６のギャップを満たし、最上層の表面１１４が平坦化された後の構造１００を示している。
【００１６】
図１Ｂは、構造１００の最上層表面１１４に堆積された、例えばタングステンを含む長方形に描かれた金属ナノ粒子１１６を示している。図面は縮尺を守って描かれておらず、相対寸法の中でどんな固定比率をも表すことを意図していないことに留意するべきである。本発明のいくつかの実施形態によると、金属ナノ粒子１１６は、グラフェンレイヤ１２０の成長の前に、不連続金属膜１１８の形で最上層表面１１４に堆積される（図１Ｃを参照）。膜１１８は、望ましくは、意図している電気回路がショートする可能性を避けるために膜１１８の横方向に対して非導電性である。
【００１７】
不連続膜１１８の形成後に、最上層表面１１４は完全に平面ではない露出している表面１２２になる。露出している表面１２２は金属表面１２４を有する領域と主に誘電体表面１２６を有する領域を含んでいる。金属表面１２４は平坦化された金属材料、例えばレイヤ１０８または１１０の上に金属ナノ粒子１１６を有することができる。主な誘電体表面１２６は、平坦化された誘電材料１１２の上に金属ナノ粒子１１６を有する最上層表面１１４の一部分である。そういうものとして、主な誘電体表面１２６は完全に誘電体の表面として特徴付けられない。いくつかの実施形態では、主な誘電体表面１２６は露出している金属ナノ粒子１３０の表面積よりも大きく露出している誘電材料１２８の表面積を有している。
【００１８】
金属ナノ粒子を形成する例示の方法は、金属の非常に理想的な分散をする迅速な堆積を伴う。例えば堆積時間４秒などのように、真空（例えば、１×１０-5ｔｏｒｒ）の下でプラズマ補助スパッタリング法（例えば、２０Ｗパワー）を使用することでタングステン金属を堆積できる。同様に、１×１０-9ｔｏｒｒから１×１０-2ｔｏｒｒの圧力、５ワット〜８キロワットのパワー、および１秒〜６０秒の所要時間の間で、物理気相成長（「ＰＶＤ」）を使用できる（所要時間は、圧力に従って異なる傾向がある）。例えば、２秒間、８キロワットのパワーと１×１０-4ｔｏｒｒ〜１×１０-3ｔｏｒｒの圧力でＰＶＤを使用することで不連続膜を形成できる。他のプロセス条件も使用できる。化学気相成長（「ＣＶＤ」）、プラズマ強化ＣＶＤ（「ＰＥＣＶＤ」）、Ｅｂｅａｍ（電子線）スパッタリング処理、原子層成長法（「ＡＬＤ」）などの他の堆積技術が使用できる。使用できる他の堆積金属として、モリブデン（「Ｍｏ」）、窒化タングステン（「ＷＮ」）、チタン（「Ｔｉ」）、窒化チタン（「ＴｉＮ」）、タンタル（「Ｔａ」）、窒化タンタル（「ＴａＮ」）、アルミニウム（「Ａｌ」）、酸化アルミニウム（「Ａｌ2 Ｏ3 」）、銅（「Ｃｕ」）、クロム（「Ｃｒ」）、窒化チタンアルミニウム（「ＴｉＡｌＮ」）、ニッケル（「Ｎｉ」）、ルテニウム（「Ｒｕ」）、コバルト（「Ｃｏ」）、鉄（「Ｆｅ」）などが挙げられる。
【００１９】
膜１１８の最適な厚さは、約２０ｎｍまでの金属の１つの単一層を含み、好ましくは約１ｎｍである。金属ナノ粒子１１６は、いくつかの実施形態において、約０．１〜約２０ｎｍの直径を有することができる。他の厚さおよび／または直径範囲を使用できる。図１Ｂは、概略図にてグラフェンレイヤ１２０の成長前の堆積金属ナノ粒子１１６を有する構造の本発明による実施形態を示している。
【００２０】
いくつかの実施形態では、連続もしくは不連続な金属膜を焼結させることによって、金属ナノ粒子１１６を形成できる。例えば、不活性もしくは還元雰囲気で焼結を実行できる。隣接している金属原子は焼結によりナノ粒子として一緒に合体でき、金属膜が不連続になるか、または既にいくぶん不連続であるならより不連続になることを引き起こす。一般に、焼結する際に使用されるパラメータは、焼結させられるべき素材に特定であるが、通常焼結するのは、粒子がお互いを結合するまで融点以下で素材を加熱すること（固体焼結）を伴う。例えば、ニッケルの溶融温度は１，４５３℃であり、Ｎｉの薄いフィルムはアンモニアガス（「ＮＨ3 」）、水素ガス（「Ｈ2 」）、アルゴンガス（「Ａｒ」）、または窒素ガス（「Ｎ2 」）などのような、約１×１０-2Ｔの圧力の還元雰囲気中で約７００℃で焼結できる。
【００２１】
金属ナノ粒子１１６の堆積に続いて、グラフェンレイヤ１２０が成長させられる。ＣＶＤまたはＰＥＣＶＤなどのどのような適切な技術でもグラフェンの成長ができる。以下でより詳細に論じる好ましい実施形態では、グラフェンの成長は条件設定されたチャンバ内でプラズマ強化なしで低温ＣＶＤで起こすことができる。１つ以上の分子シートのグラフェンを形成できる。分子レベルでは、グラフェンはハニカム結晶格子で密にパックされたｓｐ2 結合炭素原子の１原子厚の平面シートである。この格子は炭素原子とそれらの結合で作られた網状をなす原子スケールの金網に類似している。実際には、本発明によるカーボンナノフィルムは１つ以上のそのようなｓｐ2 結合炭素原子の１原子厚の平面シートと、カーボンナノフィルムを形成するためにお互いを重ね合わせるかまたはお互いの上で積み重なる多重シートとを含むことができる。
【００２２】
図１Ｃは、グラフェンレイヤ１２０の成長の後の構造１００を示している。グラフェンレイヤ１２０の成長を条件設定していないデポジションチャンバで起こすことができるが、条件設定しているデポジションチャンバで行うことが望ましい（例えば、その日にまだ使用されていないのならば、グラフェンデポジションチャンバは初めに条件設定できる）。以下でさらに詳細に説明するように、例示の目標温度は約６５０℃であるが、他の値も使用できる。チャンバを条件設定した後に、金属ナノ粒子１１６を有する構造１００はグラフェンデポジションチャンバにロードされて、堆積の前にアニーリングされる（例えば、水素ガス、アルゴンガス、窒素ガス、不活性環境、真空、または他の適切な環境で）。次に、グラフェン１２０の堆積が起こり、例えばアセチレンとＨ2 または他の適切な化学物質をチャンバ内に取り入れることによって実行され得る。グラフェン堆積が終了した後に、グラフェンレイヤ１２０は、図１Ｃに示されているように、基板の上に形成される。いくつかの実施形態では、グラフェン１２０のおよそ１つの単一層として約１，０００オングストローム、より望ましくは約４００オングストローム〜約６００オングストロームを使うことができる。他の厚さも使用できる。
【００２３】
金属ナノ粒子でアシストされたグラフェンを有するメモリセル
前に説明したように、抵抗スイッチングを明示するグラファイト系フィルムは、三次元（「３Ｄ」）の読み書き（「Ｒ／Ｗ」）メモリアレイでステアリング素子、例えば、ダイオードによるインテグレーションの候補である。他の要因の中では、フィルム配向性と厚さがそれぞれ可逆抵抗スイッチングな機能性における役割を果たしているように思われる。特に、垂直配向のグラファイト系フィルムは可逆抵抗スイッチングをサポートしているように思われる。例えば、特許文献４では、カーボングラファイト系フィルムがそのような垂直配向とともに使われるのを容認する斬新なインテグレーションスキームについて説明している。同様に、薄いグラファイト系フィルムは、書き換え可能なメモリデバイスを作成するために垂直に連続したダイオードとインテグレーション可能である。
【００２４】
いくつかの実施形態では、ダマシントレンチまたはビアの誘電体側壁に垂直配向のグラファイト系フィルムを形成するのにダマシン手法を使うことができる。特に、２つの金属層または導体の間で、図１のようにＭＩＭ平面スタックの中で水平に配向される代わりに、垂直にグラファイト系フィルムを配向することができる。しかし、ダマシントレンチまたはビアの誘電体側壁に垂直配向のグラファイト系フィルムを形成することは、前に議論したような、誘電材料の領域の広さに比例してグラフェン成長への挑戦、難題を引き起こす。特に、誘電体側壁は誘電体表面領域の割合を増加させる。添付の図面に詳しく示されているように、金属ナノ粒子の不連続膜を側壁に形成することによって、ダマシンインテグレーションの間に誘電体側壁上のグラファイト系フィルムの成長を促進できる。
【００２５】
本発明の少なくとも１つの実施形態では、（１）誘電体層の中でトレンチまたはビアを形成し、（２）金属ナノ粒子のＣＮＦシーディングレイヤを堆積し、（３）ＣＮＦシーディングレイヤ上のトレンチまたはビア内にＣＮＦ素材を形成し、（４）誘電体でトレンチまたはビアを充填し、（５）トレンチまたはビアの側壁上でＣＮＦ素材を露出させるために誘電体を平坦化するという方法で形成されたＣＮＦ可逆抵抗スイッチングな素材を含むメモリセルが提供される。ＣＮＦシーディングレイヤは、不連続な金属ナノ粒子の非相互導電性層などのような、グラフェンＣＮＦ形成を促進するレイヤであり得る。例示のＣＮＦシーディング素材は、タングステン、窒化チタン、窒化タンタル、ニッケル、コバルト、鉄などを含み、特に不連続な非相互導電性層を実現するためにそれらのナノ粒子を含んでいる。
【００２６】
図２Ａ〜２Ｊは、本発明に従って形成されたメモリセルを有する基板を含むマイクロエレクトロニクス構造２００の実施形態の形成の様々なステージの横断面の正面図を示し、可逆抵抗スイッチング素子がダマシントレンチまたはビア内で、堆積金属ナノ粒子、カーボンナノフィルムライニング、および誘電体充填材によって形成されている。金属ナノ粒子とグラフェンは垂直および水平部両方を有する実質的に非平面状の表面に堆積される。
【００２７】
図２Ａは、図１Ａ〜１Ｃの概念を取り入れた誘電体層２０４とメモリセル２０６を有する基板２０２を含むマイクロエレクトロニクス構造２００の実施形態の横断面の正面図を示し、可逆抵抗スイッチング可能な素子２０８がダマシントレンチまたはビア２１０内で、堆積金属ナノ粒子２１２（例えば、Ｗ）、ＣＮＦライニング２１４（例えば、グラフェン）、および誘電体充填材２１６（例えば、ＳｉＯ2 ）によって形成されている。図１Ａのように、構造２００がオプションの障壁層２２０（例えば、ＴｉＮ）でカバーをされて、誘電体ギャップ充填材２２２（例えば、ＳｉＯ２）で分離された下側の導体２１８（例えば、Ｗ）を含んでいる。オプションの障壁層２２０の上は、誘電体充填材２２４（例えば、ＳｉＯ2 ）で囲まれた、ＣＮＦ可逆抵抗スイッチング可能な素子２０８である。可逆抵抗スイッチング可能な素子２０８より上は、誘電体充填材２２８（例えば、ＳｉＯ2 ）で囲まれた、ステアリング素子２２６である（例えば、ｐ−ｉ−ｎダイオード）。
【００２８】
ステアリング素子２２６は例えばｐ−ｉ−ｎダイオード２２６を含むことができ、半導体材料のｐ−タイプレイヤ２３０、ｉ−タイプレイヤ２３２、およびｎ−タイプレイヤ２３４を含むことができる。オプションの障壁層２３６はスイッチング可能な素子２０８からステアリング素子２２６を分離できる。ステアリング素子２２６の選択はダイオードに制限されず、ダイオード以外の構造であってもよい。ダイオードの選択はｐ−ｉ−ｎダイオードに制限されない。ｐ−ｎダイオード（例えば、真性層２３２「ｉ」のない）などのようなどんな接合形ダイオードも使用できる。伝導率のタイプ（例えば、ｎ−タイプとｐ−タイプ）の位置を交換できる。
【００２９】
接合形ダイオード２２６の上は上側の導体２３８であり、ダイオード２２６と上側の導体２３８の間には、オプションの上側の障壁層２４０がある。上側の導体２３８は望ましくは、下側の導体２１８に対して実質的に直角であり、ページの面内で左右に延在する。さらに、金属（例えば、Ｔｉ）などのオプションのシリサイドを形成するレイヤ２４２は障壁層（例えば、ＴｉＮ）で蓋をされ、一度アニーリングされた金属シリサイド、例えばチタンシリサイド（「ＴｉＳｉ2 」）またはタングステンシリサイド（「ＷＳｉ2 」）を形成し、柱状のダイオード２２６の上で、かつオプションの障壁層２４０の下に堆積できる。
【００３０】
図２Ａの構造を形成するための本発明による例示のプロセスが図２Ｂ〜２Ｊに示される。図２Ｂ〜２Ｊは、図２Ａの基板の部分の横断面の正面図であり、本発明による１つのメモリレベルの作成の選択されたステージを示している。
【００３１】
図２Ｂは、図２Ａの形成構造２００の始まりとしての構造２００Ｂを示す、図１Ａの構造１００を形成する際に記載されていたプロセスの態様を使用している。まず最初に、誘電材料２２２によって囲まれた下側の導体２１８と障壁層２２０は、基板２０２上の誘電体層２０４上に形成される。平担化により誘電体ギャップ充填材２２２と障壁層２２０を一緒に露出させた後、ＳｉＯ2 などの誘電材料を含む誘電体層２２４がその上に形成される。図２Ｂの最上部の誘電体層２２４は、下側の導体２１８上にトレンチまたはビア２１０を形成するためにパターニングされエッチングされる。
【００３２】
図２Ｃは、トレンチまたはビア２１０の形成後の構造２００Ｃを示している。トレンチまたはビア２１０は、残された誘電材料２２４によって分離された、井戸形の空きスペースまたは孔である。トレンチ２１０には側壁２１０ａと底部２１０ｂがある。側壁２１０ａは実質的に非平面状の表面の垂直な部分を形成するが、底部２１０ｂと上部２１０ｃは実質的に非平面状の表面の水平部を形成する。
【００３３】
図２Ｄは、図２Ｃの構造２００Ｃの最上部に不連続金属膜を形成する金属ナノ粒子２１２を有する構造２００Ｄを示し、トレンチまたはビア２１０の側壁２１０ａと底部２１０ｂ、残された誘電材料２２４の最上部２１０ｃの両方を覆っている。この不連続金属膜は望ましくは、タングステンで作成されたような金属ナノ粒子２１２を含み、伝導層を作成するのを避けるために構造２００Ｃの全表面領域より小さく覆うようなやり方で堆積される。金属ナノ粒子２１２は構造２００Ｃの水平表面と垂直表面の両方に附着する。
【００３４】
図２Ｅは、構造２００Ｅを形成するために構造２００Ｄ上で成長したグラフェンフィルムなどのカーボングラファイト系フィルム２１４を示している。グラフェンのレイヤ２１４は本発明によるカーボンナノフィルム２１４の実施形態である。以下でさらに詳細に議論するように、グラフェンは例えば、アセチレンとＨ2 環境を有するチャンバ内で堆積できる。グラフェンが成長した後、トレンチまたはビア２１０に残っているどんなスペースも充填して、誘電体層２１６はグラフェンの上に堆積される。
【００３５】
図２Ｆは、構造２００Ｅのグラフェンレイヤ２１４の上に誘電材料２１６（例えば、ＳｉＯ2 ）が堆積された後の構造２００Ｆを示している。所定の位置のグラフェンレイヤ２１４と、誘電材料２１６で充填されたトレンチまたはビア２１０内のどんな残っているスペースとともに、構造２００Ｆの最上部表面は、図２Ｇに示されている構造２００Ｇを作成するために平坦化され得る。
【００３６】
図２Ｇは、平面の表面２４４を形成するために平坦化された後の構造２００Ｇを示している。平坦化された表面２４４の上には、オプションのＴｉＮまたは同様の粘着層２３６を形成でき、高濃度にドープされた半導体材料のレイヤ２３０の形成が引き続き行われる。高濃度にドープされた半導体材料は、高濃度にドープされたｐ形半導体レイヤ２３０（例えば、「ｐ＋」）のような、第１のドーパントタイプであり得る。半導体層はシリコン、ゲルマニウム、シリコンゲルマニウムなどを含むどんな適切な半導体材料も含むことができる。
【００３７】
図２Ｈは、高濃度にドープされた第１の半導体材料レイヤ２３０を堆積した後の構造２００Ｈを示している。高濃度にドープされた第１の半導体材料レイヤ２３０上の既に平坦化された表面への構築は、半導体材料のさらなるレイヤを堆積できる。図２Ｉに示されるように、真性または低濃度にドープされたレイヤ２３２（例えば、ｉ）と、第２の伝導率のドーパント、例えばｎ形（「ｎ＋」）とともに高濃度にドープされた第２の半導体材料レイヤ２３４を含んでいる。さらに、金属シリサイド形成材料のオプションのレイヤ２４２（例えば、Ｔｉ）を柱状のダイオードの上とオプションの上側の障壁層の下に堆積できる。例えばＴｉＮで蓋をして、後のアニーリングプロセスの間、ダイオード２２６の半導体材料のための結晶触媒として機能させる。アニーリングされた半導体材料の中で高い結晶配向度を実現できると、ダイオード２２６の抵抗を下げることでき、したがって、メモリセル２０６の適切なプログラミング電圧を下げることができる。
【００３８】
図２Ｉは、Ｔｉ／ＴｉＮシリサイド形成レイヤ２４２で蓋をされて、柱状のダイオード２２６を形成するためにｐ＋、ｉ、およびｎ＋レイヤ、それぞれ２３０、２３２、および２３４がパターニングおよびエッチングされる準備ができている構造２００Ｉを示している。エッチングの後、図２Ｊに示された構造２００Ｊを実現するために、柱間のギャップは誘電材料２２８（例えば、ＳｉＯ２）で充填され平坦化される。
【００３９】
図２Ｊは、平面の最上部表面２４６を形成するために平坦化された後の構造２００Ｊを示している。構造２００Ｊの最上部表面２４６は図２Ａの構造２００の残りのレイヤ、すなわち、上側の導体２３８と柱状のダイオード２２６の間のオプションの上側の障壁層２４０（例えば、ＴｉＮ）と同様に、上側の導体２３８（例えば、Ｗ）を受け取る準備ができている。
【００４０】
オプションの障壁層と上側の導体２３８の堆積の後に、これらのレイヤ２３８と２４０は、下側の導体２１８に直角な導体レールを形成するためにパターニングされエッチングされることが望ましい。上側の導体２３８を分離するギャップが、（可視的でない、もしくは図２Ａに示されていない）誘電材料で充填され、結果として生じる最上部表面は、図２Ａに示されている構造２００を実現するために平坦化される。構造２００はより大きいメモリセル２０６の２次元（「２Ｄ」）アレイの一部を表し得て、続いて３次元のモノリシックなメモリアレイのレベルを形成できる。
【００４１】
モノリシックな３次元メモリアレイは複数のメモリレベルが１つの基板上に、ウエハのように、介在する基板なしで、形成されるものである。１つのメモリレベルを形成するレイヤは、既存のレベルまたはレベルのレイヤ上に直接堆積されるかまたは成長させられる。あらゆる目的のためにその全体が本願明細書において参照により援用されている、Hernerらにより２００４年９月２９日に出願された「Nonvolatile Memory Cell Without A Dielectric Antifuse Having High- And Low-Impedance States 」という米国特許出願第１０／９５５，５４９号（特許文献７）、Hernerらにより２００５年６月８日に出願された「Nonvolatile Memory Cell Operating By Increasing Order In Polycrystalline Semiconductor Material 」という米国特許出願第１１／１４８，５３０号（特許文献８）、Hernerらによる「A High-Density Three-Dimensional Memory Cell」という米国特許第６，９５２，０３０号（特許文献９）、Hernerらによる米国特許第７，２８５，４６４号（特許文献１０）の中に関連するメモリが記述されている。本発明を不明瞭にするのを避けるため、その詳細が本願明細書において繰り返されることはなく、これら特許または特許出願もしくは他の援用されている特許または特許出願に関する教示ではないことが除外されることを意図している。
【００４２】
図３は、図２Ａのものと同様のメモリセル構造３００の横断面の正面図を示し、ダマシントレンチまたはビア３０２がステアリング素子３０４、例えばダイオード３０４の上に形成されることを除いて、図２Ｂ〜２Ｊのものと同様のステップを使用して作成されている。ダマシントレンチまたはビア３０２が同様に金属ナノ粒子３０６、ＣＮＦライニング３０８、および誘電体充填材３１０を含み、メモリセル３１４の可逆抵抗スイッチング素子３１２として作用する。いくつかの実施形態では、ダマシントレンチまたはビア３０２、金属ナノ粒子３０６、ＣＮＦライニング３０８と誘電体充填材３１０の形成の前に、高濃度にドープされた半導体層のドーパントを活性化するために図３のダイオード３０４をアニーリングすることができる。
【００４３】
図４は、ステアリング素子４０６より上に形成した可逆抵抗スイッチング素子４０４が、ダマシントレンチまたはビアが金属ナノ粒子、ＣＮＦライニング、および誘電体充填材を含むことの代わりに、金属ナノ粒子４１０の上に形成されたグラフェン４０８の水平なレイヤであるのを除いて、図３のものと同様のメモリセル４０２を有するマイクロエレクトロニクス構造４００の実施形態の横断面の正面図である。また、ＣＮＦレイヤ４０８はステアリング素子４０６とともにエッチングされる。図３の構造３００はＣＮＦレイヤ３０８の平担化を含んでいるが、図４の構造４００はＣＮＦレイヤ４０８のエッチングが必要である。
【００４４】
図５は、可逆抵抗スイッチング素子５０４がステアリング素子５０６より下に形成されるのを除いて、図４のものと同様のメモリセル５０２を有するマイクロエレクトロニクス構造５００の実施形態の横断面の正面図である。図４に類似して、図５に示された構造は金属ナノ粒子５１０を有するグラフェンレイヤ５０８のエッチングが必要である。
【００４５】
グラフェン堆積
グラフェンの成長は、非プラズマ強化ＣＶＤスタイルのフィルムの成長にかかわるのが望ましい。ＰＥＣＶＤなどの他の技術はグラフェンを成長させるのに適当であるが、それらは有利であるようには見えない。例えば、ＣＶＤスタイルのグラフェンと比較して、グラフェンを成長させるＰＥＣＶＤの使用はおそらくグラフェンのより劣った品質をもたらすかもしれない。ＰＥＣＶＤのプラズマの性質には、金属ナノ粒子にかかわらずダメージ効果または非晶質化効果があるかもしれない。すべての主な誘電体の表面におけるＣＶＤスタイルのグラフェンの成長は、より高い温度を必要として、金属表面におけるＣＶＤスタイルのグラフェンの成長より遅く起こるかもしれない。堆積物表面の金属ナノ粒子の不連続膜は、より低い温度でのより高速で、より高品質なＣＶＤスタイルのフィルムの成長を促進することによって、総合的な熱余裕度と処理時間を低減できる。
【００４６】
いくつかの実施形態では、条件設定されているデポジションチャンバでグラフェンレイヤの成長ができる（例えば、グラフェンデポジションチャンバはその日に使用されていないならば、初めに条件設定できる）ことが望ましい。いくつかの実施形態では望ましいが、チャンバ調節は必ずしも必要ではない。例えば、グラフェンデポジションチャンバの条件設定は、「コールドスタート」から動作するときに、例えば、その日の間に、先行する実行なしで立ち上がっている場合に行うことができる。
【００４７】
グラフェンデポジションチャンバの条件設定は、以下の例示の非限定的なステップを含むことができる。
ａ．チャンバヒータはオンにされ、石英デポジションチューブは大気環境に開放されている。好ましい目標温度は６５０℃であり、チャンバを加熱するのに約１／２時間を要する。温度は約６５０℃〜約８５０℃の範囲に及ぶことができるが、使用されるアイテムのメーカーの定格に違反するべきではない。必要ならば、堆積中に基板を保持する、ボートとして知られている容器（レセプタクル）を洗浄する。ボートは温度が約６５０℃またはそれ以上の空気で満たされた石英チューブの中に入れることができる。このステップはカーボンを酸化させ、ボートは黒から透明に変わるかもしれない。
ｂ．次に、チューブは大気から閉じられ、そして粗引きポンプで吸い出される。大気へのブリード弁は閉じられる。圧力は大気圧から約３０ｍＴｏｒｒに変化する。チャンバの定格によって、大気圧から約１×１０-4ｔｏｒｒまでの圧力を使用できる。この初期段階の間に、ガスラインからの「ヘッド」（先端部）のあるものは、チューブの中に引き込まれて、ガスを焼き尽くすフラッシュを生成するかもしれない。
ｃ．約３０ｍＴｏｒｒに達して炉の温度が安定すると、真空が閉じられ、ガス弁を開けることによってアセチレンとＨ2 ガスがチャンバ内に引き抜かれる。望ましくは試運転が最初に実行され、内部にはサンプルまたはボートは置かれない。圧力は約１分で約３０ｍＴｏｒｒ〜約１００Ｔに変化する。いくつかの実施形態では、圧力は制御されていないかもしれないし、ガスがチューブの中に引き抜かれる作用によるものであるかもしれない。
ｄ．約１分後に、ポンプバルブが開けられて、チャンバは約３０ｍＴｏｒｒまでポンプで引き下げられ、アセチレンとＨ2 ガスへのバルブが閉じられる。
ｅ．再び約３０ｍＴｏｒｒに達すると、ポンプへのバルブは閉じられ、アルゴンガス弁を開けることによってアルゴンが石英チューブ内に流れ込む。圧力は大気圧に達するまで着実に増加でき、大気へのブリード弁が開けられる。次に、チューブは開けられ実サンプルをロードする準備が整う。
【００４８】
チャンバを条件設定した後に、金属ナノ粒子を有する構造は、堆積の前にグラフェンデポジションチャンバにロードされて、Ｈ2 環境などのような中でアニーリングされる。次に、グラフェンの堆積が起こり、例えば、アセチレンとＨ2 がチャンバ内に取り入れられ実行され得る。グラフェンの堆積は、例えば、「ウォームスタート」という条件設定をしているチャンバで以下の例示の非限定的なステップを含むことができる。
ａ．チューブが大気環境に開放されている状態でヒータを調整する。好ましい目標温度は約６５０℃であり、その温度に達するのに約１／２時間を要するかもしれない。
ｂ．ボートの端まで金属ナノ粒子付きの構造をロードする。ボートは石英チューブ内に入れられるが炉の外側である。
ｃ．大気からチューブを閉じ、例えば、大気へのブリード弁が閉じられる。チューブは粗引きポンプで吸い出される。圧力は大気圧から約３０ｍＴｏｒｒに変化する。チャンバの定格によって、大気圧から約１×１０-4ｔｏｒｒまでの圧力を使用できる。
ｄ．炉の中に構造を移動させ、熱的に均衡化する時間の間そのままにしておく。温度制御器を使用して、温度を約６５０℃に調整する。温度は約６５０℃〜約８５０℃の範囲に及ぶことができるが、使用されるアイテムのメーカーの定格に違反するべきではない。
ｅ．約３０ｍＴｏｒｒに達して、炉の温度が安定したら真空を閉じ、例えば、チャンバ内へ約１５０ミリリットル／分のＨ2 を引き抜くようにガス弁を開ける。既に炉の中にあるボートと構造は約４分間などのようなＨ2 アニーリングを受ける。圧力は制御されていないかもしれないし、ガスがチューブの中に引き抜かれる作用によるものであるかもしれない。
ｆ．４分間のＨ2 アニーリングの後に、システムは約１００ｍｉｌｌｉｔｏｒｒまでポンプで引き下げられる。
ｇ．次に、真空を閉じ、例えば、約５０ミリリットル／分のアセチレンおよび約１５０ミリリットル／分のＨ2 をチャンバ内に引き抜くためにガス弁を開ける。ボートと構造は既に炉内にあり、堆積されるグラフェンを受ける。グラフェンが堆積されるのに応じて、グラフェンのフィルムは成長する。いくつかの実施形態では、圧力は制御されていないかもしれないし、ガスがチューブの中に引き抜かれる作用によるものであるかもしれない。
ｈ．約１分後に炉からボートと構造を取り出すが、石英チューブの中にそれらを置いたままにしておく。これにより、グラフェンの成長を止める。
ｉ．ポンプバルブを開け、チャンバを約３０ｍＴｏｒｒまでポンプで引き下げ、アセチレンとＨ2 ガスのバルブを閉じる。これにより、実質的にチャンバからアセチレンとＨ2 ガスを取り除く。
ｊ．約３０ｍＴｏｒｒに再び達したらポンプへのバルブを閉じ、石英チューブの中へアルゴンを流れ込ませるためにアルゴンガス弁を開ける。圧力は大気圧に達するまで着実に増加でき、そのポイントで大気へのブリード弁が開けられる。構造が冷却されている間、アルゴンで満ち戻しをするのは酸化を防ぐのを助ける。次に、チューブは開かれてアンロードされる準備が整う。
【００４９】
本発明によるサンプルの実施形態は、同様のグラフェン堆積技術を使用することで作成された。金属ナノ粒子でアシストされたグラフェンの成長で形成されている可逆抵抗スイッチングな素子を用いた構造による例示のテストデータは再現性がよいスイッチングの高歩留りを示している。例えば、室温において真空の下でのそのような構造の上でのテストは、１ｍｓで１Ｖの読み出し電圧、６Ｖのセット電圧、および１ｍｓで≧１６Ｖのリセット電圧を使用することで実行された。リセットバイアス≧１６Ｖを使用するときに、オフ状態は安定していた。構造の抵抗は一貫して、かつ再現可能にそれぞれ電流を約１×１０-4Ａと１×１０-5Ａとなるようにオンとオフ状態の間を交替した。
【００５０】
対照的に、従来型の商業的に同様な設計を含むテスト基板、例えば金属ナノ粒子のない誘電体中の非常に小さなフィーチャが同様にテストされたが、それらは同様の結果をもたらさなかった。従来型の商業的に同様なテスト構造は比例的に少ない露出金属を有し、したがって比例的により小さな金属の対誘電体表面積比を有している。これらの実験データは、露出している金属がより高い割合を有している表面が、露出している金属がより低い割合を有している表面よりグラフェンをよく成長させるのを示すように見える。
【００５１】
前述した説明は本発明の実施形態だけを開示している。本発明の他の実施形態および前に開示された装置と方法の変更は、添付の特許請求の範囲で定義されるように、本発明の趣旨と範囲の中に入り得るものであり、当業者にとって容易に明らかである。
【図１Ａ】
2011521455.tif 000003
【図１Ｂ】
2011521455.tif 000004
【図１Ｃ】
2011521455.tif 000005
【図２Ａ】
2011521455.tif 000006
【図２Ｂ】
2011521455.tif 000007
【図２Ｃ】
2011521455.tif 000008
【図２Ｄ】
2011521455.tif 000009
【図２Ｅ】
2011521455.tif 000010
【図２Ｆ】
2011521455.tif 000011
【図２Ｇ】
2011521455.tif 000012
【図２Ｈ】
2011521455.tif 000013
【図２Ｉ】
2011521455.tif 000014
【図２Ｊ】
2011521455.tif 000015
【図３】
2011521455.tif 000016
【図４】
2011521455.tif 000017
【図５】
2011521455.tif 000018
【手続補正書】
【提出日】平成23年3月8日(2011.3.8)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２Ｃ
【補正方法】変更
【補正の内容】
【図２Ｃ】
2011521455.tif 000019
【国際調査報告】
2011521455.tif 000020
2011521455.tif 000021
2011521455.tif 000022