(57)【要約】【課題】波長選択的吸収層の堆積を含む多重接合光電子デバイスを提案する。【解決手段】該吸収層の各々は第一レイヤを包含し、該第一レイヤは、その下に配置された、電気的に不活性な第三レイヤ上の電気的に活性な第二レイヤ自体、に吸収される入射光の波長を決める特定ピッチの格子を有する。各異なる吸収層内の電気的に活性な第二レイヤは、吸収された入射光によって該活性層内に生成された電荷キャリアを取り出すため側面のコンタクトと電気的に接続されている。吸収層の第一レイヤ内の格子は、それぞれの吸収層によって吸収される波長に応じた特定の幅の周期的なストライプで区画されている。このストライプ配列の周期は格子のピッチによって決まる。有利には、通常のシリコン技術を使うことができる。【選択図】図１
2011510486.tif 000002
【特許請求の範囲】
【請求項１】
波長選択的吸収層の堆積を含む多重接合光電子デバイスであって、前記吸収層の各々は第一レイヤを包含し、前記第一レイヤは、その下に配置された、電気的に不活性な第三レイヤ上の電気的に活性な第二レイヤ自体に、吸収される入射光の波長を決める特定ピッチの格子を有し、前記各異なる吸収層の前記電気的に活性な第二レイヤは、前記吸収される入射光によって前記活性層内に生成される電荷キャリアを取り出すため側面のコンタクトと電気的に接続されている、前記多重接合光電子デバイス。
【請求項２】
前記第一レイヤ内の前記格子は、前記それぞれの吸収層によって吸収される前記波長に応じた特定の幅の周期的なストライプで区画されており、前記周期は前記ピッチによって定まる、請求項１に記載の多重接合光電子デバイス。
【請求項３】
前記吸収層内の前記活性レイヤは異なった濃度でドープされた領域に区画され、前記ストライプの下の前記領域が第一領域に対応し、前記第一領域は、前記第一領域群の間にある第二領域群の前記濃度よりも、少なくとも一桁低い濃度でドープされ、前記第一レイヤの前記ストライプは、前記電気的に活性な第二レイヤの前記第一領域から電気的に絶縁されている、請求項１または２に記載の多重接合光電子デバイス。
【請求項４】
前記第一領域に対するドーパントは、ｐ−型もしくはｎ−型とすることができるが、活性レイヤ全体に対して同様であり、前記第二領域に対する前記ドーパントは、交互にｐ−型とｎ−型とになるよう選定される、請求項３に記載の多重接合光電子デバイス。
【請求項５】
前記各異なる吸収層の前記第一レイヤ内の前記格子が反射防止膜でカバーされる、請求項１に記載の多重接合光電子デバイス。
【請求項６】
前記吸収層は、入射光波の重畳により発生し前記吸収層を含む面に対し垂直方向に生成される定常波に適した特定幅の、電気的に不活性な距離層によってカバーされる、請求項１に記載の多重接合光電子デバイス。
【請求項７】
前記第一レイヤ内に電気的に不活性な充填材料を堆積して前記第一レイヤを均一にする、請求項１に記載の多重接合光電子デバイス。
【請求項８】
シリコン技術に基づいて、前記電気的に不活性な層はガラス様材料で作られ、前記ストライプは多結晶シリコンで作られ、前記電気的に活性な第二レイヤは適宜にドープされたシリコンで作られる、請求項１に記載の多重接合光電子デバイス。
【請求項９】
前記吸収層の前記第一レイヤ内の前記格子は、前記格子に隣接する前記電気的に活性な第二レイヤに引っ張り歪みを生じさせる材料を使って作られる、請求項１または８に記載の多重接合光電子デバイス。
【請求項１０】
前記格子は、前記格子の前記ピッチに等しい周期ａの周期的ポリストライプ、および前記格子の長手方向に沿って周期ｂで周期的に変化する幅により区画され、両方の周期のパラメータａおよびｂは、前記入射光の偏光ＳおよびＰ双方の吸収を最大化するため最適化される、請求項１に記載の多重接合光電子デバイス。
【請求項１１】
先行するいずれか一つの請求項に記載された多重接合光電子デバイスを一つ以上含む集積回路。
【請求項１２】
波長選択的吸収層を製造するステップを含む、多重接合光電子デバイスの製造方法であって、前記吸収層は第一レイヤを包含し、前記第一レイヤは、その下に配置された、電気的に不活性な第三レイヤ上の電気的に活性な第二レイヤ自体に、吸収される入射光の波長を決める特定ピッチの格子を有し、前記各異なる吸収層の前記電気的に活性な第二レイヤは、前記吸収された入射光によって前記活性層内に生成される電荷キャリアを取り出すため側面のコンタクトと電気的に接続されており、前記製造方法は、前記入射光の相異なる波長に相応して吸収するための異なるピッチを有する前記波長選択的吸収層のいくつかを堆積するステップをさらに含む、前記製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、波長選択的吸収層の堆積を含む多重接合光電子デバイスに関する。さらに、本発明は、かかる多接合光電子デバイスを一つ以上含む集積回路に関する。また、本発明は、かかる多接合光電子デバイスの製造方法にも関する。
【背景技術】
【０００２】
太陽電池の光電効果を利用したエネルギの産生は、「グリーン」な方法でエネルギ需要を満たすための最も有望なアプローチの一つである。太陽電池の効率の従来の世界記録は約３８％であるが、非常にコストの高いチップによるものであり、より低廉な製造コストへの改善が特に強く求められている。太陽電池の研究分野は、光通信のため光の検出に使われる光電子デバイスに関する研究に対しては閉ざされている。従来式の太陽電池中の半導体は、光の吸収と（電子および正に帯電した「正孔」と呼ばれる種への）電荷の分離との２つの処理を同時に行って光起電力効果を生成する。半導体は、バンドギャップよりも高いエネルギを有する光子を、価電子帯から伝導帯に電子を励起することによって吸収し、価電子帯に正に荷電された正孔を残す。これら励起状態の電荷キャリアを、それらが自発的に再結合する前に分離できれば、負荷に電力を供給できる電圧と電流とを引き出すことが可能である。しかしながら、いくつかのエネルギ損失メカニズムが、このエネルギ産生の潜在能力を低下させ、限られたものにしている。第一には、半導体のバンドギャップより低い光エネルギは、利用されることなく通過するだけであり、大きな損失となっている。第二には、バンドギャップよりも大きなエネルギを有する光子によって電子が伝導帯に励起されるときに、電子は、そのエネルギがバンドギャップ・エネルギに低減されるまで、熱（光生成キャリアの熱化）としてエネルギを失うことになる。このエネルギ損失は「過励起エネルギ」といわれる。最後に、励起状態の電子のあるものは自発的にその基底状態に戻ることになり、その過程でエネルギを熱または光として放出する。これは光励起された電子−正孔ペアの再結合として知られている。これらの損失が重なって、シリコン半導体が達成可能な最大効率が、３３％にあるいは特定の場合においては３８％までに限定されている。従来型の単一接合シリコン太陽電池は、セルの前表面からの反射、電気接続部による遮光に起因する光損失、および半導体／電極接合部のオーミック損の結果として、現在のところ１１〜１８％の効率を示している。
【０００３】
光子のエネルギは高波長領域で減少する。シリコン材料を使った場合、光子のエネルギが自由電子を生成するのにまだ十分な最高の波長は１．１５μｍである。高波長の照射は、太陽電池の熱上昇をもたらすだけでなんらの電流も産生しない。低波長領域にあってさえも、多くの光子は、何らの電子−正孔ペアをも生成せず、その上、太陽電池の温度上昇をもたらす。
【０００４】
シリコン・ベース技術のコストは、材料に大きく依存する。シリコンは、相対的に光の低効率吸収体なので、電池セルは非常に厚く（約２００μｍ〜４００μｍ）、従って大量の高品質シリコンを使用する。薄膜太陽電池の使用によって、材料コストを従来型太陽電池のおそらくは１／８０まで低減することができる。個別のセルは、シリコン結晶体またはインゴットを切断して製作されるので、切断に関連してさらなる材料損失（カーフ・ロスとして知られる）が生じる。高い材料および製造設備コストに併せ、相互接続部を形成するためのバッチ処理が固定コストをさらに押し上げる。従来型のソーラ技術に付随する低い光吸収率および高い材料コストに対応するため、可能性ある解決策として、より少量のシリコン（アモルファス・シリコン）、あるいは、テルル化カドミウム（ＣｄＴｅ）、二セレン化銅インジウム・ガリウム（ＣＩＧＳ）または硫化カドミウム（ＣｄＳ）など全く新しい半導体材料を、透明な導電性酸化物と一緒に使用する薄膜が１９７０年代に出現した。スペース用途のＩｎＧａＰ／ＩｎＧａＡｓ／Ｇｅを含むより高効率の三重接合電池は、２８％の効率を達成した。しかしながら、これらの新しい半導体は真空蒸着を必要とし、製造規模の拡大を高コストにする。しかして、原材料コストの低減にもかかわらず、薄膜技術全体としては、手間がかかり高価なままにとどまっている。この理由により、薄膜太陽電池技術は、見込みのある研究であった状態（約８％の効率）から少量製造施設段階に移行するのに２０年にもわたる期間を要したのである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
現今、光技術では、オンチップの光集積回路に重点が置かれている。光Ｉ／Ｏまたは光チップ間通信素子を直接オンチップにするのは、現在では、相補型金属酸化膜半導体（ＣＭＯＳ：ｃｏｍｐｌｅｍｅｎｔａｒｙｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路（ＩＣ：ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）中に光検出素子を実現するのが極めて難しいという事実によって、限定されたものとなっている。文献には、商用ＩＣ工程の中に光検出素子を組み込むためのいくつかのアプローチが記載されている。これらは、検出素子として用いられる深溝メモリ・セルの工程において利用可能なＰＮ（ｐｏｓｉｔｉｖｅ−ｎｅｇａｔｉｖｅ（正−負））接合を使って実装されたチップ光ダイオードから、例えばゲルマニウムなどの、追加半導体層がチップ上面に配置されたハイブリッド実装の範囲にまでわたっている。
【０００６】
シリコンは、非常に短い波長だけの検出素子として使用可能な半導体である。ＣＭＯＳ工程、またはさらに好ましくはＢＩＣＭＯＳ工程は、検出素子として使用可能なあらゆる種類のＰＮ−接合を提供する。ＰＮ−接合によって生成される空乏領域は、ソーラ電流の生成のための必須条件である。空乏領域が大きいほど検出素子の感度域が大きく、入射光によってより多くの電荷−正孔ペアが生成されることになる。軽度にドープされたシリコン（真性領域）の使用によって、重度にドープされたシリコンに比べより大きな空乏域が得られる。この空乏領域は、ＰＣ−コンタクトに外部から印加される電圧、またはＰ−およびＮ−コンタクトのプレローディングによりさらに操作することができる。また、ＰＣ−コンタクトは、回折格子のローディングを防止し、しかして格子効率の低下を回避するためにも使われる。これは、出現可能性のある垂直定在波を最適化する。格子効率の低下は、該定在波強度の移動最大をもたらすことになる。
【０００７】
一般に、「デュアル・ストレス・ライナ」または「埋め込みシリコン・ゲルマニウム」のような歪みシリコン技法は、原子構造に引っ張りまたは圧縮応力を導入することによって、Ｐ−ＭＯＳおよびＮ−ＭＯＳトランジスタ（ｐ−型またはｎ−型金属酸化物半導体トランジスタ）のスイッチング特性を向上するために用いられる。光電子デバイスに対して歪みシリコンを使用すると、原子間距離を拡大する引っ張り歪によってバンドギャップが減縮される。これは、歪みのないシリコン検出素子に適さない波長に対する、シリコン材料の感度増大をもたらす。これにより、該材料の吸収性が高まる。歪みシリコンは、標準的ＳＯＩ技術に利用可能であり、工程の変更は一切不要である。
【０００８】
米国特許第６８９１８６９号には、垂直に積重ね配列された異なる波長に選択的ないくつかの活性層を含み、コンタクト部−絶縁部と導電部−絶縁部とから成る、前記の活性層の側面にコンタクトするよう設計されたバンド配列および動作機能を有するデバイスが記載されている。異なるエネルギの光子は、これら活性層によって、選択的に吸収されまたは放出される。コンタクト手段は、光子吸収層で生成された電荷キャリアを取り出しまたは光子放出層中に電荷キャリアを注入し、あるいはその両方を行うため、各々の層または同一のパラメータを有する層群の組の側面に分離して配置される。これに必要な層は比較的厚く、薄膜層として最適化はされていない。さらに、このデバイスは、光のエネルギを集中するための機能を一切使用せず、いかなる共振構造も使っていない。
【０００９】
米国特許出願公開第２００７／００４１６７９号には、光信号を分離し同時に検出することができる、集積化光信号波長逆多重化デバイスが記載されている。該集積化デバイスは、光信号を搬送するウェーブガイド構造と、該ウェーブガイド構造に近接近させた光検出素子と、該光検出素子と一体化された波長制限格子構造と、を特徴とする。該格子構造は、光検出素子の中に組み立てられ、選択された波長だけを光検出素子に送るため使われる。
【課題を解決するための手段】
【００１０】
上記を考慮して、集積回路の製造に使われる標準的工程に基づいたデバイスでありながら、その効率とコスト低下とを最適化した光電子デバイスを開発することが本発明の目的である。
【００１１】
本発明により、この目的は、波長選択的な吸収層の堆積を含む多重接合光電子デバイスによって達成される。該吸収層の各々は第一レイヤを包含し、該第一レイヤは、その下に配置された、電気的に不活性な第三レイヤ上の電気的に活性な第二レイヤ自体に、吸収される入射光の波長を決める特定ピッチの格子を有する。各異なる吸収層内の電気的に活性な第二レイヤは、吸収された入射光によって該活性層内に生成された電荷キャリアを取り出すため側面のコンタクトと電気的に接続されている。
【００１２】
本発明による多重接合光電子デバイスの第一実施形態は、吸収層の第一レイヤ内の格子が、それぞれの吸収層によって吸収される波長に応じた特定幅の周期的なストライプで区画されていることを特徴とする。このストライプ配列の周期は格子のピッチによって決まる。
【００１３】
本発明によるある実施形態において、吸収層内の活性レイヤは異なった濃度でドープされた領域に区画され、ストライプの下の領域が第一領域に対応し、該第一領域は、第一領域群の間にある第二領域群の濃度よりも少なくとも一桁低い濃度でドープされる。第一レイヤのストライプは、通常、何らかのガラス様材料によって、電気的に活性な第二レイヤの第一領域から電気的に絶縁される。第一領域に対するドーパントは、ｐ−型もしくはｎ−型とすることができるが、活性レイヤ全体に対して同様である。活性レイヤ内の第二領域に対するドーパントは、交互にｐ−型とｎ−型とになるよう選定される。各異なる吸収層の第一レイヤ内の格子は、必須ではないができる限り反射防止膜でカバーされる。吸収層の第一レイヤには、該第一レイヤを均一にするため、電気的に不活性な充填材料を堆積することができる。これは、通常、必須ではないができる限り反射防止膜によって既に自体がカバーされた、格子を覆って行われる。
【００１４】
本発明による別の実施形態において、吸収層は、該吸収層を含む面に対し垂直方向の定常波の発生に適した特定幅の、電気的に不活性な距離層でカバーされる。これらの定常波は、反射光波と入射光との、必然ではないが起こり得る組み合わせ重畳から生じる。
【００１５】
本発明による有利な別の形態において、多重接合光電子デバイスはシリコン技術に基づいており、その電気的に不活性な層は、必須ではないができるかぎり酸化ケイ素（ＳｉＯ２）のガラス様材料で作られる。次いで、多結晶シリコンでストライプが作製され、適宜にドープされたシリコンで電気的に活性な第二レイヤが作製される。反射防止膜はＳｉＮｉで作製することができる。ある実施形態において、吸収層の第一レイヤ内の格子は、該格子に隣接する電気的に活性な第二レイヤに引っ張り歪みを生じさせるような何らかの材料を使って作製される。
【００１６】
本発明による別の代替実施形態において、格子は、該格子のピッチに等しい周期（ａと呼ぶ）の周期的ポリストライプにより区画される。該ポリストライプ自体は、それらの長手方向に沿って第二の周期（ｂと呼ぶ）で周期的に変化する幅で区画される。両方の周期のパラメータ（ａおよびｂ）は、入射光の偏光ＳおよびＰの双方の吸収を最大化するため最適化される。提案された有利な設計は、電気的に活性なシリコンの吸収層中へのエバネセント結合を用いた超薄膜太陽電池の利用のため最適化される。各層は、特定の波長と相互作用するよう設計され、空乏領域を包含した超薄（約１００ｎｍ）の電気的に活性な層中へのエバネセント結合が得られるように、最適化された格子フィルタを含む。
【００１７】
本発明は、一つ以上の前述の多重接合光電子デバイスを含む集積回路にさらに関する。また、本発明は、上記の波長選択的吸収層を作製し、次いで、かかる、入射光の異なる波長に対応して吸収を行うための相異なるピッチを有する吸収層を、いくつか堆積するステップを含む、多重接合光電子デバイスの製造方法にも関する。
【００１８】
本発明の有利な諸々の開発事項は、従属請求項、以下の説明および図面に記載されている。
【００１９】
以下に、本発明の例示的実施形態について、添付の図面を参照しながらさらに説明する。
【図面の簡単な説明】
【００２０】
【図１】本発明による、波長選択的吸収層の堆積の深さ方向の断面図を図解的に示す。
【図２】図２ａは、異なる波長に対する吸収率カーブを示し、図２ｂは、二次元格子を示す。
【図３】本発明による、いくつかのストライプの断面図を図解的に示す。
【図４】本発明による、２つのストライプの断面図を図解的に示す。
【図５】図５ａは、図１の堆積の図１と直角方向の深さ方向の断面図を図解的に示す。図５ｂは、図１の堆積の上面図を図解的に示す。図５ｃは、本発明の別の実施形態による堆積の上面図を図解的に示す。
【図６】図６ａは、図５の４つの堆積の上面図を図解的に示す。図６ｂは、本発明によって組み立てられた、図６ａの４つの堆積の上面図を図解的に示す。
【発明を実施するための形態】
【００２１】
図１に、本発明による、波長選択的吸収層１の堆積の断面図が表されている。該断面図は、堆積の成長軸方向に沿って、側面の電気コンタクトを少なくとも部分的に示すためにほぼその縁端近辺で取られたものである。該側面コンタクトは、各波長選択的吸収層１の上面に配置された３ｄ金属の相互接続部２で形成され、吸収された入射光によって生成された電荷キャリアを取り出せるように、逆台形様の形状を有する金属コンタクト３ａに電気的に接続されている。
【００２２】
各波長選択的吸収層１は、格子５のピッチにより当該吸収層１が吸収する入射光の波長が決まる、該格子５を備えた第一レイヤ４で適宜に形成される。有利には、図１に示された、一緒に堆積された各異なる吸収層１の格子のピッチには、対象となる入射光の波長スペクトルを最適な仕方で網羅するように、各異なる値が選定される。これらピッチの選定は、一緒に堆積される波長選択的吸収層１の使用材料および層数に応じて適宜に決められる。図２ａには、入射光と、各異なるピッチ（ポリストライプで形成された二次元回折格子の可能な実施形態に対してａおよびｂと呼ぶ）とに対する異なった吸収率カーブ、並びに該二次元格子の各異なる幅（図２ｂに示されるようにａ１、ａ２、およびｂ１と呼ぶ）が示されている。これらピッチと幅とは、入射光の吸収対象の波長に応じて選定される。一般に、二次の回折格子は必須の前提ではないが、所与の処理に対する強度最大群の数と形状最小化に適合したものである。これによって、強度最大による最大の空乏領域を得ることができる。最適化された設計は、各空乏領域において最大強度を有する。
【００２３】
図１に示される各波長選択的吸収層１の格子５は、入射光の多くが格子の表面で反射されてしまい電荷キャリアの生成に寄与しないことを回避するため、反射防止膜６でカバーされる。堆積の最上部一番目のまたは最初のいくつかの格子だけに、かかる反射防止膜６を設けることも考えられる。というのは、堆積の深部にある波長選択的吸収層から反射される入射光は、少なくともその一部が上側に配置された吸収層内での電荷キャリア生成に寄与するからである。また、入射する照射に起因して発生可能性のある静電気現象が生ずることないよう保証するため、反射防止膜６を突き出している接地コンタクト３ｂが格子に電気的に接続されている。
【００２４】
各波長選択的吸収層の上面を均一にするため、第一レイヤ４内の格子５の上には、電気的に不活性な充填材料１０が堆積される。各吸収層１の格子５それ自体は、電気的に活性な第二レイヤ７の上にある。厳密に言えば、これこそが、太陽電池への、通常日光である入射光を吸収する層である。それぞれ特定のピッチを有する各格子５は、入射光のスペクトルのそれぞれの波長に対し、対応する波長の光が格子の縁端の真下にある第二レイヤ７内に集中するように、回折フィルタとして作用する。この領域は、格子５の下の活性第二レイヤ７内の局限された空乏域８の範囲限界にほぼ対応する。かかる空乏領域ないし第一領域は、これら第一領域群の間にある第二領域群の濃度よりも少なくとも一桁低い濃度でドープすることによって得られる。活性レイヤ７は、必須ではないができる限り電気的に不活性な第三レイヤ９の上に配置される。格子５のすぐ下で第二活性レイヤ７の上に、電気的に不活性なレイヤ１４が置かれる。
【００２５】
図１は、各異なる波長選択的吸収層群１の間に、特定の上下幅の電気的に不活性な距離層１１を配置することができることを示す。吸収層を含む面に垂直方向に生成される定常波に応じ、この距離層１１を構成するレイヤ１２の数を変えることによって異なる上下幅を得ることができる。これらの定常波は、入射光の、堆積中の層のいずれかで反射された光波との、起こり得る組み合わせ重畳から生じる。距離層１１の単一レイヤ１２の上下幅はその材料と使用製造工程とで決まる。
【００２６】
各異なる波長選択的吸収層１群の堆積処理は、既存の製造工程を使っていろいろなやり方で実施することができる。通常、距離層は、ガラス様材料、すなわち酸化ケイ素（ＳｉＯ２）で形成される。従って、堆積の焼き戻し（熱処理）によって全ての吸収層１が一つの堆積物に接着される。
【００２７】
一般に、格子材料の選択は、コスト・ファクタの如何によるであろうし、おそらくはシリコン技術に基づくことができよう。この場合、全ての電気的に不活性な層、すなわち、第一レイヤ４内の充填材料１０、電気絶縁レイヤ１４、電気的に不活性な第三レイヤ９、電気的に不活性な距離層１１は、酸化ケイ素で作製される。格子自体５は、多結晶シリコン（ＰＣ：ｐｏｌｙｓｉｌｉｃｏｎ）で作製することができ、反射防止膜６はＳｉＮｉで作製することができよう（図３ａ参照）。しかし、本発明の範囲内で、他の材料を選択することもできる。第二活性レイヤ７は、適宜にドープされたシリコンで形成される。選択されたドーパント材料の如何にかかわらず、空乏域８に相当する第一領域は、ｐ−型もしくはｎ−型とすることができるが、図３ｃに示すように、第二活性レイヤ７全体に対して同様である。第一領域群８の間にある第二領域１３に対するドーパントは、交互にｐ−型およびｎ−型である。図３ａおよび３ｂは、第二活性レイヤ７およびその下の電気的に不活性な第三レイヤ９と併せ、格子５の図解的断面図を示す。格子５のすぐ下の活性レイヤ７内に、弱く、ドープされたあるいはｐ−型またはｎ−型にされた領域があり、空乏域８に相当する。これらの間に、交互にｐ−型またはｎ−型に強くドープされた領域１３、すなわちｐ＋またはｎ＋がある（図３ｃ参照）。
【００２８】
図３ｂは格子５の詳細断面図を示す。ピッチｐを有する格子５は、幅ｗおよび高さｈｐの長手のストライプから成り、製造条件に起因して、該ストライプの最上部は、第二活性レイヤ７に近接する底部よりもわずかに小さく、台形様の断面を有するストライプを形成している。これらのストライプは、でき得れば酸化ケイ素で形成された不活性の薄いレイヤ１４によって、第二活性レイヤ７から電気的に絶縁される。第二活性レイヤ７内の空乏域８は、ストライプ１４の幅ｗよりわずかに大きな空乏幅ｄと、第二活性レイヤ７の厚さにほぼ合致するチャネル高さｈｓとで区画される。ピッチｐだけでなく、場合によって格子の幅ｗおよび高さｈｐも、下にある第二活性レイヤ７内で特定の波長の入射光の最大を回折するため、最適化することができる。光の最大量を吸収し、これにより電気コンタクトによって取り出される電荷キャリアの最大量を生成するには、空乏域８をできるだけ大きくするのが有利である。
【００２９】
図４には、図１の波長選択的吸収層１の堆積の、格子５を形成するストライプの長手方向を横断した断面図が示されている。各波長選択的吸収層１内の金属コンタクト３は、それらどうしの間で、堆積の両側面上で３ｄ金属の相互接続部２によって相互接続されている。図４では、反射防止膜６にカバーされた、各異なるストライプ５が明確に見取れる。格子の下側に、ストライプのほとんど全体長さの下に拡がる空乏域８を有する第二活性レイヤ７が示されている。第二活性レイヤ７は、電気的に不活性な第三レイヤ９上に形成され、各異なる波長選択的吸収層群１の間には、おそらくは各異なる上下幅の、電気的に不活性な距離層１１が配置される。
【００３０】
図５ｂおよび５ｃには、図１の波長選択的吸収層の堆積の上面図が示されている。単一の集積回路上に最大の堆積を組み上げることを可能にするため、左側の３ｄ金属の相互接続部２は除去されている（図５ａの断面図を参照）。堆積の右側には、３ｄ金属の相互接続部２の開始部とともに、各異なる金属コンタクト群３が示されている。また、格子５を形成する各異なる並列のストライプが見られ、ストライプの間の第二活性レイヤ７の上面を示すため、電気的に不活性な充填材料１０は除去されている。図５ａから５ｃまでに示した例に対してはＳｉベースの技術が選択されている。図５ｂは一次元格子の例である。図５ｃは、本発明による二次元格子の例であり、図２ａおよび２ｂの吸収率カーブに使われたものである。
【００３１】
図６ａおよび６ｂは、周期的なポリストライプ１５（図５に示された二次元格子）で形成された、本発明による別の格子を示す。ストライプ間の平均距離はパラメータａにより定義され、これは格子のピッチに相当する。また、ポリストライプ１５は、ストライプの長手方向に沿って周期ｂで周期的に変化する幅によっても定義される。ポリストライプの構造は、有利には、入射光のＳおよびＰ偏光の両方を捕捉するように選択される。かかるポリストライプ１５は、通常の多結晶シリコンに基づくものすることができ、工程変更を要することなく、標準的ＣＭＯＳ製造工程を使用することができる。図６ａは、図６ｂに示された集積回路に組み込まれる、ポリストライプ１５および３ｄ金属の相互接続部２を有する、図５ｃからのいくつかの堆積の上面図を示す。
【００３２】
有利には、各波長選択的吸収層１内の第二活性レイヤ７に対して、バルク・シリコンの代わりに歪みシリコンを選択することができる。歪みシリコン・レイヤは、生成された電荷キャリア（電子および正孔）に対しより高い移動性を提供する。かかる材料を使って形成された光検出素子は、高い電荷移動性を備え、しかして、光吸収に対し、バルク・シリコンを使った光検出デバイスに比べより高い反応性とパフォーマンスとを提供する。さらに、高い電荷移動性は、より大きな光電流と光検出デバイスのより高い反応性とにつながる。これは、シリコン中の引っ張り歪がバンドギャップを低減するという事実に起因する。しかして、歪みシリコン層で形成される該第二活性レイヤ７は、バルク・シリコンが吸収できる波長より、さらに長い波長の光を吸収することができる。組み立て後の、全活性領域に対する金属コンタクトおよび相互接続部の数および位置の故に、金属相互接続部の潜在的欠陥および不良な処理によりコンタクトの破断が生じても、設計が阻害されることはない。列（図６ｂ参照）あたり一つの動作可能コンタクトがあれば、その列内で入射光によって生成された全ての電荷を収集するのに十分である。
【符号の説明】
【００３３】
１      波長選択的吸収層、
２      ３ｄ金属の相互接続部、
３      ３ａ、３ｂ金属コンタクト、
４      第一レイヤ、
５      格子、
６      反射防止膜、
７      第二活性レイヤ、
８      空乏域、
９      電気的に不活性な第三レイヤ、
１０    電気的に不活性な充填材料、
１１    電気的に不活性な距離層、
１２    １１の単一レイヤ、
１３    第一領域８の間にある、強くドープされた第二領域、
１４    薄いレイヤ、
１５    ポリストライプ。
【図１】
2011510486.tif 000003
【図２】
2011510486.tif 000004
【図３】
2011510486.tif 000005
【図４】
2011510486.tif 000006
【図５】
2011510486.tif 000007
【図６】
2011510486.tif 000008
【国際調査報告】
2011510486.tif 000009
2011510486.tif 000010