(57)【要約】  磁場又は熱アシストスピン移動による書き込み用の磁性素子が、スタックを備え、該スタックが：・自由磁性層であって、スイッチ可能な磁化層（５１）又は記憶層とも呼ばれ、その磁化方向が、２つの非−書き込み安定状態の間をスイッチ可能であり、いずれも、面外及び前記層の平面に実質的に垂直に向けられ、書き込みの間の温度上昇の影響下において、その磁化が、平面に実施的に垂直な方向から、実質的に面内に、自発的に再配向される自由磁性層；・少なくとも１つの参照磁性層（５０，５５）であって、ピン止め層とも呼ばれ、その磁化が、前記層の平面と実質的に垂直に配向された参照磁性層；・前記２つの層の間に挿入された非磁性スペーサ（５２）；・前記層の平面に垂直に電流を流すための手段；を備える。
2011521391.tif 000002
【特許請求の範囲】
【請求項１】
磁場又は熱アシストスピン移動による書き込み用の磁性素子であって、スタックを備え、
前記スタックが、
自由磁性層であって、記憶層又はスイッチ可能な磁化層（５１）とも呼ばれ、磁化方向が、２つの非−書き込み安定状態の間をスイッチ可能であり、前記２つの非−書き込み安定状態はいずれも、面外であり前記層の平面に実質的に垂直な方向性を有し、書き込みの間の温度上昇の影響下において、磁化が、面外であり平面に実施的に垂直な方向から、実質的に面内に、自発的に再配向される自由磁性層と、
少なくとも１つの参照磁性層（５０，５５）であって、ピン止め層とも呼ばれ、磁化が、前記層の平面と実質的に垂直に配向された参照磁性層と、
前記２つの層の間に挿入された非磁性スペーサ（５２）と、
前記層の平面に垂直に電流を流すための手段と、
を備えることを特徴とする磁性素子。
【請求項２】
前記記憶層（５１）が、ＦｅＰｔ，ＦｅＰｄ，ＣｏＰｔ，ＣｏＰｄである磁性合金から製造された、又は、ＴｂＦｅ，ＴｂＣｏである希土類元素−遷移金属合金から製造されたことを特徴とする請求項１記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項３】
前記記憶層（５１）が、Ｃｏ，Ｎｉ，Ｆｅ，Ｐｔ，Ｐｄ，Ｃｒをベースとした多層体又は多層体の組み合わせから製造されたことを特徴とする請求項１記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項４】
前記記憶層（５１）が、交換相互作用による２つの強磁性層（６６，６７）の組み合わせから構成され、一方の強磁性層が、高い面外異方性を有し、他方の強磁性層が、１つであったならば平面磁化を有するが、前記一方の強磁性層と交換相互作用することにより、スタンバイ（非書き込み）温度にてその磁化が面外に引き出されていることを特徴とする請求項１記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項５】
前記記憶層（５１）が、複合反強磁性層であることを特徴とする請求項１記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項６】
前記ピン止め層（５０）が、Ｐｔ，Ｐｄ，Ｃｏ，Ｎｉ，ｘ＋ｙ＜５０％である合金Ｃｏ１−ｘ−ｙＦｅｘＮｉｙから選択された少なくとも２つの元素をベースとした多層体から構成されたことを特徴とする請求項１から５のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項７】
前記ピン止め層（５０）が、磁性遷移金属／酸化物から形成された多層体から構成されたことを特徴とする請求項１から５のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項８】
前記ピン止め層（５０）が、規則合金ＦｅＰｔ，ＦｅＰｄ，ＣｏＰｔ，ＣｏＰｄ，ＣｏＣｒ，又は希土類元素／遷移金属をベースとして製造された多層体から構成されたことを特徴とする請求項１から５のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項９】
前記ピン止め層（５０）が、前記磁性素子の磁気抵抗と電流バイアスを増強させるための、前記非磁性スペーサ（５２）と前記ピン止め層（５０）との間に挿入された薄い強磁性層をさらに備えることを特徴とする請求項１から８のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項１０】
前記ピン止め層（５０）が、複合反強磁性層から構成されたことを特徴とする請求項１から９のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項１１】
前記ピン止め層（５０）が、ＰｔＭｎ，ＩｒＭｎ，又はＰｔＰｄＭｎであるピン止め反強磁性層と交換相互作用することを特徴とする請求項１から１０のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項１２】
前記スタックが、第二スペーサ（５６）によって前記記憶層（５１）から分離された第二ピン止め層（５５）を備えることを特徴とする請求項１から１１のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項１３】
前記第二ピン止め層（５５）が、複合反強磁性層であることを特徴とする請求項１２記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項１４】
前記第二ピン止め層（５５）が、ＰｔＭｎ，ＩｒＭｎ，又はＰｔＰｄＭｎである反強磁性層と交換相互作用することを特徴とする請求項１２又は１３に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項１５】
前記第二ピン止め層（５５）が、第一ピン止め層（５０）の磁化と逆平行な磁化を有することを特徴とする請求項１２から１４のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項１６】
前記第二ピン止め層（５５）が、第一ピン止め層（５０）の磁化と平行な磁化を有することを特徴とする請求項１２から１４のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項１７】
前記非磁性スペーサ（５２）が、アルミナ，ＭｇＯ，ＳｒＴｉＯ３，ＴｉＯｘ，ＨｆＯｘ，ＴａＯｘを含む群から選択された絶縁トンネルバリア、又は、（Ｓｉ，Ｇｅ，ＧａＡｓ）を含む群から選択された半導体トンネルバリアであることを特徴とする請求項１から１６のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項１８】
前記非磁性スペーサ（５２）が、ＡｌＣｕＯｘ，ＭｇＣｕＯｘ，ＨｆＣｕＯｘ，ＴａＣｕＯｘを含む群から選択された電流狭窄型絶縁層であることを特徴とする請求項１から１６のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項１９】
前記非磁性スペーサ（５２）が、Ｃｕ又はＡｕである金属層であることを特徴とする請求項１から１６のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項２０】
前記非磁性スペーサ（５２）が、第二非磁性スペーサ（５６）よりも高い電気抵抗を有することを特徴とする請求項１２から１９のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項２１】
前記スタックが、ＢｉＴｅ，カルコゲニド，β−Ｔａ，（Ｔａ／Ｃｕ）である積層多層体を含む群から選択された熱バリアをさらに備えることを特徴とする請求項１から２０のいずれか一項に記載の磁場又は熱アシストスピン移動による書き込み用の磁性素子。
【請求項２２】
請求項１から２１のいずれか一項に記載の磁性素子から構成された磁気メモリのメモリポイントの書き込みを実行する方法であって、
各書き込みステップが、関連する前記メモリポイントと連結された導電ラインに、電流パルスを送ることにより、前記記憶層の磁化の異方性スイッチング温度以上に、関連する前記メモリポイントの温度を上昇させることにより実施され、これにより、前記層の平面に実質的に垂直な面外配向から、前記層の実質的に面内の配向に、記憶層（５０）の磁化を調節し、前記メモリポイントを構成する層の平面に関して上向き又は下向きに向けられた磁場の印加の磁化が調節され、さらに、加熱電流の妨害の磁化が調節され、前記層の平面に実質的に垂直な方向に沿った上向き又は下向きに再配向させることにより前記磁場の影響下において前記磁化が冷却することを特徴とする方法。
【請求項２３】
請求項１から２１のいずれか一項に記載の磁性素子から構成された磁気メモリのメモリポイントの書き込みを実行する方法であって、
各書き込みステップが、関連する前記メモリポイントと連結された導電ラインに、電流パルスを送ることにより、前記記憶層の磁化の異方性スイッチング温度以上に、関連する前記メモリポイントの温度を上昇させることにより実施され、これにより、前記層の平面に実質的に垂直な面外配向から、前記層の実質的に面内の配向に、記憶層（５０）の磁化を調節し、次に、前記電流の減少及び消去が続き、注入された電流が、スピンバイアスされ、第一ピン止め層（５０）から記憶層（５１）に流れ、又は、その逆方向に流れ、前記記憶層（５１）の磁化に、スピン移動によるトルクを印加し、前記電流のスピンバイアスが、前記電流の方向に従い、前記メモリポイントを構成する層の平面に関して下向き又は上向きの前記層の磁化の配向を生じさせることを特徴とする方法。
【請求項２４】
各メモリポイントが、請求項１から２１のいずれか一項に記載の磁性素子から構成された熱アシスト磁気書き込みメモリ。
【請求項２５】
請求項１から２１のいずれか一項に記載の磁性素子から構成された熱アシスト論理書き込み素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗スタックを組み込んだ磁性素子の分野に係り、特に、不揮発性磁気ランダムアクセスメモリに使用されるような磁気トンネル接合に関するものであって、前記磁気抵抗スタックは、絶縁トンネルバリアによって分離された２つの磁性層、電流狭窄型（ｃｏｎｆｉｎｅｄ−ｃｕｒｒｅｎｔ−ｐａｔｈ）層、半導体層又は金属層を備え、前記不揮発性磁気ランダムアクセスメモリは、電子装置内で、本来周知の方法で、ストレージからデータの読込む及びストレージにデータを書込むことを可能にする。さらに具体的には、本発明は、通常、頭文字ＭＲＡＭによって示される、磁気ランダムアクセスメモリに適応され、また、頭文字ＭＴＪによって示される磁気トンネル接合によって各々が形成された一組のメモリポイントにより構成される。同様に、また、本発明は、これらが、少なくとも一つの磁気抵抗スタックを使用する場合における、磁性層を有する論理素子に関し、前記磁気抵抗スタックは、絶縁トンネルバリアによって分離された２つの磁性層、電流狭窄型層、半導体層又は金属層を備える。
【０００２】
以下の説明において、“磁性素子”という語句は、磁性層のスタックを意味し、該スタックは、参照層としても知られている少なくとも一つのピン止め層（ｐｉｎｎｅｄ  ｌａｙｅｒ）、記憶層としても知られている自由層、及び前記層の間の絶縁又は半導体層又は電流狭窄型層を備える。ピン止め層及び自由層の概念の定義は、以下の本説明においてさらに明らかとなる。
【背景技術】
【０００３】
ＣＭＯＳ部品の使用に適合する抵抗を有し、室温において高い磁気抵抗を有する磁気トンネル接合（ＭＴＪ）の開発と共に、ＭＲＡＭ磁気メモリへの関心が再び高まってきている。
【０００４】
このような磁気トンネル接合を備えた磁気メモリが、例えば、特許文献１において説明されている。それらの最も単純な形態において、これらが、異なる飽和保磁力を有し、薄い絶縁層によって分離された２つの磁性層を備える。トンネルバリアの両側上に配置された２つの上記磁性層を構成する記憶層及び参照層の各々の磁化が、逆平行である場合、磁気トンネル接合の抵抗が高い。反対に、磁化が平行である場合、この抵抗が低くなる。
【０００５】
好ましくは、これらの２つの磁性層が、３ｄ金属（Ｆｅ，Ｃｏ，Ｎｉ）及びそれらの合金から製造され（場合により、前記層の構造が非晶質となり、それらの界面が平坦化するように、ホウ素及びジルコニウムを含む）、絶縁層が、通常、非晶質アルミナ（ＡｌＯＸ）又は結晶質の酸化マグネシウム（ＭｇＯ）から製造される。有利には、例えば特許文献２に説明されているように、“複合反強磁性（ＳＡＦ）”層として知られている層を構成するために、“ピン止め層”とも呼ばれる参照層のそれ自体が、いくつもの層のスタックから構成されてよい。同様に、例えば非特許文献１に説明されているように、各メモリポイントにおいて、単一の磁気トンネル接合を、２つの磁気トンネル接合で置き換えることが可能である。この場合、記憶層が、２つの絶縁層の間に挿入され、この構造が、前記各絶縁層の両側上に配置された２つの参照層を備える。
【０００６】
ＦＩＭＳ（Ｆｉｅｌｄ  Ｉｎｄｕｃｅｄ  Ｍａｇｎｅｔｉｃ  Ｓｗｉｔｃｈｉｎｇ）として知られている、最も標準的なアーキテクチャが、誘起磁場による磁化の反転であり、特許文献３及び非特許文献２及び図１に説明されている。
【０００７】
従来技術を説明する図１において見られるように、各メモリ素子又はメモリポイント１０が、ＣＭＯＳ技術トランジスタ１２と磁気トンネル接合ＭＴＪ１１との組合せにより構成される。前記トンネル接合１１が、“記憶層”又は“自由層”と呼ばれる少なくとも一つの磁性層２０、薄い絶縁層２１、及び“ピン止め層”と呼ばれる、参照層としても周知である磁性層２２を備える。各々が磁気トンネル接合により構成された、メモリポイントを備えたこれらの磁気メモリの機能が、書き込みに対して、前記磁気ポイントの各々と連結された導体又は電流ラインによって形成されたパルス磁場を生成することにある。
【０００８】
従って、ＦＩＭＳアーキテクチャとの関連では、３つのレベルの電流ラインが観察される。図１において、通常、互いに９０°に配置された２つのレベルのライン１４（ワードライン）及び１５（ビットライン）が、書き込みプロセスの間に、自由層２０の磁化をスイッチングするための磁場パルスを生成するように設計される。通常２から５ナノ秒の間、短い電気パルスを電流ライン１４及び１５に流し、約数ミリアンペアの電流を有することにより、これらの磁場パルスが生成される。これらのパルスの強さ及びそれらの同期が調節され、これらの２つの電流ラインの交差点に位置したメモリポイントの磁化のみが、スイッチングされる。
【０００９】
各メモリ素子を個別にアドレスするために、“コントロールライン”とも呼ばれる追加の電流ライン１６が、各メモリポイントと連結されたスイッチングチャネル又は選択トランジスタ１２の開放及び閉鎖を制御するように設計される。言い換えれば、ＣＭＯＳトランジスタ１２が、スチッチとして使用される。
【００１０】
関連するメモリポイントの書き込みモードにおいて、選択されたトランジスタ１２が、閉鎖又は“オフ”モードにあり、トランジスタを電流が流れない。電流パルスＩが、選択されたメモリポイント１０に対応する２つの電流ライン１４及び１５に送られる。電流Ｉのパルス振幅が、ライン１４及び１５の交差点を除き、形成された磁場がライン１４又は１５上のメモリポイントをスイッチするのに十分ではないほどであり、ライン１４及び１５の交差点では、２つのラインの共同の寄与が、関連するメモリポイントの層２０の磁化をスイッチングするのに十分かつ可能でもある磁場を生成するのに十分である。
【００１１】
読込みモードにおいて、制御ライン１６を通して前記トランジスタのグリッド内に電圧パルスが送られることにより、トランジスタ１２が、飽和した又は“オン”モードにある。次に、テスト電流が、電流ライン１４内に送られ、この電流ライン１４は、トランジスタ１２が飽和した又は“オン”モードにおかれたメモリポイントを交差することのみが可能である。前記の選択されたメモリポイント１０の磁気トンネル接合１１の抵抗を測定するために、この電流が使用される。この抵抗値から、メモリポイント１０の対応する状態が、“０”（低抵抗の平行な磁化配置）又は“１”（高抵抗の逆平行な磁化配置）として決定される。
【００１２】
電流ライン１４及び１５を流れるパルスの強さ並びにそれらの同期が調節され、これらの２つの電流ライン（選択されたポイントの）の交差点に位置したメモリポイントの磁化のみが、２つの導体によって生成された磁場の効果の下でスイッチされることが可能であることが上記から理解される。従って、同じライン又は同じカラム（半分−選択されたポイント）上に位置した他のメモリポイントが、導体１４，１５の一方の磁場にのみ曝され、結果として、スイッチされない。
【００１３】
これらのメモリポイントの書き込みメカニズムのため、これらのアーキテクチャの制限を理解することが可能である。
【００１４】
外部磁場によって書き込みが提供される場合、各メモリポイントの個別のスイッチング磁場の値の影響を受け易い。全てのメモリポイントに対するスイッチング磁場分布関数が、広いため（実際には、特に、メモリポイントのエッチングと関連する製造欠陥のため、及び温度変動と関連する固有の統計変動のため、この分布が広い）、このライン又は対応するカラム上に位置したあるメモリポイントを誤ってスイッチングするリスクを承知の上で、選択されたメモリポイント上の磁場が、この分布の最も高いスイッチング磁場よりも高くなることが必要であり、この分布の低い部分に位置したスイッチング磁場が、このライン又はカラムのみによって生成された磁場よりも低い。さらに、このような外部磁場を使用するメモリの電力消費が、広いスイッチング磁場分布に比例して高くなる。
【００１５】
さらに、通常、メモリポイントのサイズが減少するにつれ、スイッチング磁場の平均値が増加する一方、この減少は、空間に関する理由のため望ましい配置とされるが、比例する電流の増大が、将来的に生成される製品において予測される。結果として、その統合物がさらに集約されるにつれ、これらのメモリの機能に要求される電力が比例して大きくなる。
【００１６】
これらの従来技術のメモリの他の欠点が、メモリポイントのサイズが減少した場合の温度変動に関する自由層の磁化の安定性に関する。実際には、一つの方向から他の方向へのこの層の磁化をスイッチするために交差されたエネルギーバリアが、前記層の体積に比例する。体積が減少するにつれて、バリアの高さが、熱運動に相当するものになる。その結果、メモリに書き込まれたデータが、もはや、維持されない。この困難性を克服するために、例えば、高い異方性を有する材料を選択することにより、又は、メモリポイントの形状異方性を高めることにより、自由層の磁気異方性を増加させる必要がある。しかしながら、そうすることによって、磁気スイッチングに必要な磁場を生成するための大きな電力消費のため、磁気スイッチングに要求される磁場が増加する。ある場合では、“ワードライン”及び“ビットライン”における電流が、導電ライン内の電子移動により課される限界値を超えさえもしうる（通常、約１０７Ａ／ｃｍ２）。
【００１７】
従って、この困難性を克服するために、ＴＡＳ−ＭＲＡＭの頭文字として知られている熱アシスト書き込みを備えた磁気ランダムアクセスメモリを使用することが提案されており、ここで、自由層又は参照層のそれ自体が、反強磁性層によってピン止めされる。この改善策が、例えば、特許文献４に説明されている。
【００１８】
この構成において、２つの垂直な磁場パルスを組み合わせることによってメモリポイントの選択的な書き込みを実現する代わりに、この選択的な書き込みが、関連する前記メモリポイントを流れる電流パルスによって実行されるアドレスされたメモリポイントの短い温度上昇と、磁場パルス又は前記メモリポイントの記憶層を介したスピンバイアス電流によって得られるスピン移動と、を組み合わせることにより達成される。
【００１９】
図２が、このような構成を示す。この図において、磁気トンネル接合３１の自由層４０が、反強磁性層４１によってピン止めされている。ＦＩＭＳメモリの場合と同様に、絶縁層４２が、磁気自由層４０と“ピン止め層”と呼ばれる磁性層４３との間に挿入されている。有利なバージョンでは、ピン止め磁性層４３が、反強磁性層４４と結合され、この反強磁性層４４の機能は、層４３をピン止めすることであり、その磁化が、書き込みの間にスイッチされない。
【００２０】
ここではまた、ピン止め強磁性層４３が、いくつかの層により構成された合成反強磁性層であってよく、このいくつかの層が、もっと正確に言えば、０．６ｎｍから０．９ｎｍの厚さを有する、例えばルテニウムの分離層をはさんで逆平行に位置合わせされた２つの結合された磁気強磁性層である。
【００２１】
この構成によれば、反強磁性層４１が、制限された“ブロッキング”温度ＴＢを有し、それ以上では、自由層４０にかかる安定化“交換”磁場が、もはや、前記自由層４０に効果を生じない。ブロッキング温度ＴＢが、メモリの使用温度（停止時の作動温度）よりも高くなるように、反強磁性層４１を構成する材料及びその厚さが選択される。同様に、反強磁性層４１のブロッキング温度よりも高くかつ著しく離れたものとなるように、ピン止め層４３と隣接する反強磁性層４４のブロッキング温度ＴＢが選択される。
【００２２】
従って、反強磁性層４１のブロッキング温度よりも低い温度において、自由層４０が、交換磁場によって安定化され、これによって、自由層を通したスピンバイアス電流によって実行されるスピン移動によって、又は、外部磁場の単なる適用によってスイッチすることが極めて困難となることが分かる。反強磁性層４１のブロッキング温度及び該温度よりも高い温度では、交換磁場が、ゼロであるため、これによって、前記磁場が、所定温度での自由層４０の保磁力よりも大きい場合、自由層４０が、外部磁場を使用して、または、磁気スイッチングを引き起こすために十分に高い自由層を横断するスピンバイアス電流密度を備えたスピン移動によって、極めてスイッチされ易くなる。従って、スイッチングが、磁場によって達成される場合には、前記自由層４０が、低い保磁力を有することを可能にする材料が選択され、スイッチングが、スピン移動により達成される場合には、前記自由層４０が、低い臨界スイッチング電流密度を有することを可能にする材料が選択される。
【００２３】
スイッチングが、スピン移動又は磁場のいずれによって達成されるかに従い、この特定のアーキテクチャが、２つ又は３つの電流ラインレベルを有する。磁場書き込みに対し、“フィールドライン”と呼ばれる電流ライン３０が、磁気トンネル接合３１の下に配置されるが、それと接触しない。これは、数ミリアンペアの電流が流れる場合、自由記憶層４０の磁化をスイッチさせるために要求される磁場を生成することを目的としている。スイッチングがスピン移動により達成される場合、このラインは存在しない。“ビットライン”と呼ばれる他の電流ライン３２が、関連するメモリポイントの磁気電流接合３１上に配置され、それと接触する。“ワードライン”と呼ばれる第三の電流ライン３３が、ＣＭＯＳトランジスタ３５のグリッドと接触する。ＦＩＭＳと同様に、しきい値電圧を適用するか否かによって、ライン３３が、トランジスタチャネルの開放又は閉鎖を制御し、トランジスタの各々が、関連したメモリポイントの各々に対するスイッチモードに機能する。トランジスタ３５のチャネルのそれ自体が、一つ又はそれ以上のバイアス３４によって接合３１と直列に接続される。
【００２４】
読込みモードにおいて、読み込まれるメモリポイントと関連するＣＭＯＳトランジスタ３５が、“ワードライン”３３中に適当な電圧を印加することによって、開放される。次に、テスト電流が、“ビットライン”３２を介して送られ、電流が、トランジスタ３５が開放されているメモリポイントのみを横断する。この電流によって、選択されたメモリポイントの磁気トンネル接合３１の抵抗が測定される。この抵抗値から、メモリポイントの対応状態が、“１”又は“０”として決定され、状態“１”が、例えば最大抵抗と対応し、状態“０”が最小抵抗と対応する。
【００２５】
書き込みモードにおいて、書き込むためのメモリポイントのＣＭＯＳトランジスタ３５が、“ワードライン”３３に適当な電圧を印加することによって、開放される。次に、テスト電流よりも強い加熱電流が、“ビットライン”３２によって書き込まれるメモリポイント内に送られる。ある電流密度以上において、電流が、反強磁性層４１のブロッキング温度以上に、磁気トンネル接合３１の温度を上昇させる。次に、自由層４０を安定化させる交換磁場が、実質的にゼロとなり、従って、前記自由層の磁化が、極めて流動的である。一旦ブロッキング温度に達すると（数ナノ秒後）、磁場スイッチングのために、次に、数ミリアンペアの電流が、フィールドライン３０に送られる。このパルスが、十分な磁気書き込み磁場を生成し、自由層４０の磁化を所望の方向にスイッチさせ（ビット“１”又は“０”の書き込み）、上記のように、前記層が、低い固有の保磁力を備えて、極めて流動的である。電流が、ライン３０を流れ続ける間、加熱電流が、磁気トンネル接合３１内で妨げられる（“ビットライン”３２内の電流を遮り、トランジスタ３５を開放することによる）。次に、メモリポイントの全体温度が、反強磁性層４１のブロッキング温度以下にまで、急激に（数ナノ秒）降下し（通常、停止時の使用温度）、ライン３０内を流れる電流によって生成された磁場によって、自由層４０の磁化が、冷却の間、維持される。これにより、反強磁性層４１による層４０の磁化のピン止めが、冷却の間に、書き込み場によって決められた方向に戻ることが可能となる。層４０及び４１の温度が、ブロッキング温度以下にまで下降した場合、ライン３０内を流れる電流が遮られ、磁気的な書き込み場がゼロになる。
【００２６】
スピン移動によるスイッチングの場合、トンネル接合の記憶層を加熱するために、及びこの層の磁化にスピン移動トルクを適応するために、加熱電流が使用される。記憶層の磁化を平行状態にスイッチするために、加熱電流からの電子の流れが、参照層から記憶層に向かわなければならず、これは、加熱電流が、記憶層から参照層に流れなければならないことを意味する。一方、記憶層の磁化を逆平行状態にスイッチするために、加熱電流の電子の流れが、記憶層から参照層に向かわなければならず、これは、加熱電流が、参照層から記憶層に流れなければならないことを意味する。
【００２７】
このような熱アシスト磁気書き込みメモリが、数多くの利点を有しており、その中でも以下について言及する：
−書き込みのためのメモリポイントのみが加熱されるため、書き込み選択性が十分に改善する；
−たとえ、メモリポイントが、室温における望ましくない磁場に曝された場合であっても、メモリ内に書き込まれたデータを記憶する；
−高い磁気異方性を備えた材料を使用することによりデータの熱安定性が改善し（固有の、記憶層の交換異方性磁界又はメモリポイントの形状による）、室温にて、これにより、それらの安定限界に影響を及ぼすことなくメモリポイントのセルのサイズを十分に減少させるために役立つ；
−書き込みの間の消費が減少する；
−ある環境下でのマルチレベルの記憶セルを達成する可能性がある。
【００２８】
また、同じ技術が、リプログラマブル論理ゲートのような論理素子を製造するために使用されることが出来ることが示されている（例えば、非特許文献３を参照）。また、上記のような磁気トンネル接合を備えたＣＭＯＳ技術において、これらの論理素子が、半導体部品と組み合わされる。データを記憶するために設計されたメモリと異なり、これらの論理素子は、これらのデータを処理し、このデータに論理演算を行う働きをする。磁気トンネル接合が、ＣＭＯＳ回路のスイッチングしきい値を変える働きをする様々なレジスタとしてこれらの素子にしばしば使用される。
【００２９】
それでもなお、上記の熱アシスト書き込み手段には欠点がある。磁気スイッチングが、磁場によって達成される場合、従来の手法におけるものよりも低いが、生成されるために、書き込み磁場が、通常２から４ｍＡの電流パルスを、メモリポイント上に配置された導電ライン内に送ることを必要とする。円に近い断面を有するメモリ素子の使用が、素子の形状異方性を最小化することにより書き込み磁場を最小化するために役立つ。しかしながら、例えばエッチングの欠陥と関連する円形断面からのこの差が、数ｍＴの形状異方性を引き起こす傾向があり、さらに、書き込み場を増加させる必要がある。また、メモリ又は論理回路の密度を増加させるために、導電ラインの断面が減少される場合、導電ライン中において、電子移動の制限の問題が生じる。
【００３０】
さらに、磁気スイッチングが、スピン移動によって生じる場合、要求される電流密度が高く、通常、数１０６Ａ／ｃｍ２の範囲であり、これによって、トンネルバリアが高い電気的ストレスに曝される。従って、スピン移動によるこの臨界書き込み電流密度を減らす試みがなされる。
【００３１】
その一方で、本発明の目的は、熱アシスト書き込み及び論理素子を備えたＭＲＡＭｓに係り、トンネル接合の磁場配位が、熱アシストスピン移動により又は熱アシスト場により書き込まれることによって変更される。
【００３２】
本発明の第一の目的は、面外磁化を備えたトンネル接合の参照層及び記憶層に対する材料の使用を提案することである。接合を介した加熱電流の流れによって引き起こされる温度上の影響下において、面外から面内への記憶層の磁化の再配向が、自発的に引き起こされる。従って、平面から面外への磁化の再配向の初期段階の間に、この層の磁化を、上領域又は下領域に、わずかに引き付けるために、少なくとも記憶層の冷却の初期段階の間、弱い磁場が、“上向き”又は“下向き”に印加される。印加された弱い磁場が、“上向き”又は“下向き”の領域を選択するために機能するが、その後、異方性再配向が、面に垂直な、“上向き”又は“下向き”に沿って、記憶層の磁化を完了させるために機能する。
【００３３】
これによって提案された手法が、その利用の間に、磁場によって記憶層の磁化に印加された磁気トルクを最大化するために役立つが、これは、記憶層の磁化が、平面内にある場合、磁場が、磁化方向から９０°で印加されるためである（従って、最大のトルクが、印加される磁場の振幅の減少を可能にする）。さらに、この構成が、平面−磁化材料を備えうる、様々なメモリ素子の形状の変動と関連したスイッチング場分布を最小化するために役立つ。
【００３４】
読込みが、書き込みよりも低い電流密度で実行され、温度上昇が、記憶層の磁化のスイッチングを引き起こすには不十分である。
【００３５】
さらに、書き込みの間に磁場を印加しなければならないとう課題を解決するために、磁気トンネル接合の加熱とトンネル接合の記憶層に入るスピンバイアス電流によってもたらされる作用とを組み合わせることが提案されている（例えば、特許文献５参照）。実際には、スピンバイアス電流が、磁気ナノ構造に注入された場合、この電流が、スピン移動トルク又はスピントルクと呼ばれるトルクをナノ構造の磁化に印加し、このトルクが、ナノ構造の磁化を調節するのに役立ち、特に、所望の方向にこれを再配向させるのに役立ちうることが、非特許文献４によって理論的に予測されており、数年後に、非特許文献５によって実験的に観察されている。従って、このスピン移動現象が、ＭＲＡＭデバイス又は論理部品においてデータを書き込む新規な手段として使用されることが可能である。このスピン移動トルクが、磁気システム内の磁化ダイナミクスを制御するＬａｎｄａｕ  Ｌｉｆｓｈｉｔｚ  Ｇｉｌｂｅｒｔ方程式における新たな項の形式を有することを、ＪＣ．Ｓｌｏｎｃｚｅｗｓｋｉが証明した。この新たな項が、Г＝ａＪＭ＾（Ｍ＾Ｐ）として記載され、ここで、前因子ａＪがナノ構造を流れる電流密度及びこの電流のバイアスに比例し、Ｍが、スピンバイアス電流によって横切られるナノ構造の磁化を表すベクトルであり、Ｐが、電流バイアス方向である。データ書き込み手段としてのスピン移動の特に有利な要因は、スピン移動の項の前因子が、ナノ構造を流れる電流密度に比例するため、磁気ナノ構造の磁化のスイッチングしきい値を決定するのは電流密度であり、磁場書き込み手法においては、総電流ではないことである。例えば、厚さＤを有し、十分に小さな寸法（通常、１００ｎｍ以下）を有し、マクロスピン近似（ａｐｐｒｏｘｉｍａｔｉｏｎ）として処理される平面磁気ナノ構造に対して、スピン移動の項の前因子が、
【数１】
2011521391.tif 000003
の値に達する場合、ナノ構造の磁化が、その平面と垂直に、このナノ構造を流れるスピンバイアス電流の影響下でスイッチしうることが証明されており、ここで、αが、Ｇｉｌｂｅｒｔ  ｄａｍｐｉｎｇ定数であり、Ｍｓが、ナノ構造の自発磁化であり、ＨＫが、異方性磁界である。前因子ａＪの臨界値が、磁気スイッチングを引き起こすこの電流の密度の臨界値を決定し、２つの量が、
【数２】
2011521391.tif 000004
によって関連付けされ、ここで、ｇ〜２が、ランデ（Ｌａｎｄｅ）の因子であり、μＢが、ボーア磁子であり、ｅが、電子変化であり、Ｐが、電流バイアスであり、及びＪが電流密度である（非特許文献６）。
【００３６】
従って、メモリ素子又は論理コンポーネントの横寸法が小さい場合、要求される電流も、素子の断面の関数として減少する（電流＝電流密度＊断面積）。従って、スピン移動によるこの書き込み手法が、導電ライン中の電流パルスによって生成された磁場パルスを含む書き込みに対するものよりも、これらの素子を使用するメモリ又は論理デバイスの特性の開発のさらに高い可能性を提供する。
【００３７】
しかしながら、書き込みの間にスピン移動効果を単に使用することは、極めて小さな寸法の磁性素子の熱安定性の問題を引き起こす。実際には、体積Ｖを有し、単位体積当たりの一軸異方性Ｋ（ナノ粒子の形状と関連し、及び／又は磁気結晶若しくはストレス誘導異方性に対する）を有するナノ構造に対して、システムの２つの安定磁化状態を分けるエネルギーバリアがＫＶである。ＫＢＴによって与えられた温度変動が、ＫＶのかなりの割合を示す場合、ナノ構造の磁化が、温度変動に関して不安定となり、ナノ構造が、その磁化の配向に記録されたデータをもはや記憶しておくことが出来ないことは、当業者には周知である。これは、“超常磁性の限界”という用語として周知である。ナノ構造の形状係数が過度に増加することは（例えば、主軸／短軸形状比が２以上である楕円形状とすることにより）、その後に磁化が、磁壁伝播の核生成（ｗａｌｌ  ｐｒｏｐａｇａｔｉｏｎ  ｎｕｃｌｅａｔｉｏｎ）によってスイッチされ、コヒーレントスイッチングによってスイッチされないため、課題の解決に役立たない。この結果、バリアの高さのみが、ほとんど粒子の形状係数を増加させない。
【００３８】
この課題を回避するために、スピン移動による書き込みを熱アシスト書き込みと組み合わせることが有利である。同じ電流が構造を流れるおかげで、ナノ構造を加熱し、かつ、そのスイッチングを引き起こす磁化にトルクを与えることが可能である。書き込みの時だけは、温度上昇が、磁化スイッチングに必要なバリアを低くするために役立ち、一方、高い非−書き込みバリア高さを維持し、その結果として、良好な温度安定性を維持する。
【００３９】
本発明の第二の目的は、熱アシスト書き込みとスピン移動スイッチングとのこの組合せを実施するための最適な方法を提案することである。これも、面外磁化材料の使用をベースとしており、その異方性が、書き込み時における加熱の影響下において面外から平面にスイッチする。しかしながら、ナノ構造の磁化に印加されるスピン移動トルクを生成するスピンバイアスが、デバイスの全作動温度においてナノ構造の面外であり、面外のままである。従って、書き込みプロセスの最も重要な時点において（書き込みの間に磁性素子によって達する最大温度付近である）、スピンバイアスが、記憶層の磁化方向に垂直であり、スピン移動効率を最大化し、これによって、書き込みに必要な電流密度を最小化するのに役立つ。実際には、特に、磁気トンネル接合の場合において、後者が、電流バイアスの方向とナノ構造の磁化との間の角度のほぼ正弦とともに変化する。
【００４０】
読込みが、書き込みよりも低い電流密度で実施され、温度上昇及び／又はナノ構造に適応されるスピン移動が、その磁化のスイッチングを引き起こすには不十分である。
【先行技術文献】
【特許文献】
【００４１】
【特許文献１】米国特許第５６４０３４３号明細書
【特許文献２】米国特許第５５８３７２５号明細書
【特許文献３】米国特許第６０２１０６５号明細書
【特許文献４】米国特許第６３８５０８２号明細書
【特許文献５】仏国特許発明第２８３２５４２号明細書
【特許文献６】国際公開第２００５／０３６５５９号
【特許文献７】仏国特許出願第０６．５５９４３号明細書
【特許文献８】仏国特許発明第２９０４７２４号明細書
【特許文献９】米国特許第６６０３６７７号明細書
【特許文献１０】欧州特許第１６７１３３０号明細書
【非特許文献】
【００４２】
【非特許文献１】Ｙ．ＳＡＩＴＯら，“Ｊｏｕｒｎａｌ  ｏｆ  Ｍａｇｎｅｔｉｓｍ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｍａｔｅｒｉａｌｓ”，Ｖｏｌｕｍｅ  ２２３，２００１，２９３頁
【非特許文献２】“Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”  ｖｏｌ．８１，１９９７，３７５８頁
【非特許文献３】Ｚｈａｏ−Ｗ，Ｂｅｌｈａｉｒｅ−Ｅ，Ｊａｖｅｒｌｉａｃ−Ｖ，Ｃｈａｐｐｅｒｔ−Ｃ，Ｄｉｅｎｙ−Ｂ，“Ｅｖａｌｕａｔｉｏｎ  ｏｆ  ａ  ｎｏｎ−ｖｏｌａｔｉｌｅ  ＦＰＧＡ  ｂａｓｅｄ  ｏｎ  ＭＲＡＭ  ｔｅｃｈｎｏｌｏｇｙ”，Ｐｒｏｃｅｅｄｉｎｇｓ．−２００６−Ｉｎｔｅｒｎａｔｉｏｎａｌ−Ｃｏｎｆｅｒｅｎｃｅ−ｏｎ−Ｉｎｔｅｇｒａｔｅｄ−Ｃｉｒｃｕｉｔ−Ｄｅｓｉｇｎ−ａｎｄ−Ｔｅｃｈｎｏｌｏｇｙ．２００６：４ｐｐ，ＩＥＥＥ，Ｐｉｓｃａｔａｗａｙ，ＮＪ，ＵＳＡ
【非特許文献４】ＪＣ．Ｓｌｏｎｃｚｅｗｓｋｉ及びＬ．Ｂｅｒｇｅｒ，Ｊｏｕｒｎ．ｍａｇｎ．Ｍａｇｎ．Ｍａｔｅｒ．１５９，Ｌ１（１９９６）及びＰｈｙｓ．Ｒｅｖ．Ｂ．５４，９３５３（１９９６）
【非特許文献５】Ｊ．Ｋａｔｉｎｅら，Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．８４，３１４９（２０００）
【非特許文献６】Ｓｕｎ，Ｐｈｙｓ．Ｒｅｖ．Ｂ６２，５７０（２０００）
【非特許文献７】Ｄｅｎ  Ｂｒｏｅｄｅｒら，Ｊｏｕｒｎ．Ｍａｇｎ．Ｍａｇｎ．Ｍａｔｅｒ．９３，５６２（１９９１）
【非特許文献８】Ｇ．Ｓｒｉｎｉｖａｓら，Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ  ３０１，２１１（１９９７），
【非特許文献９】Ｒ．Ａｌｌｅｎｓｐａｃｈ，Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ，６９，３３８５（１９９２），
【非特許文献１０】Ｄａａｌｄｅｒｏｐら，Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．６８，６８２（１９９２）
【非特許文献１１】Ｒ．Ｊ．Ｊｅｎｓｅｎら，Ｐｈｙｓ．Ｒｅｖ．Ｂ．４２，８４９（１９９０）
【非特許文献１２】Ｄ．Ｐ．Ｐａｐｐａｓら，Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．６４，３１７９（１９９０）
【非特許文献１３】Ｆ．ｄｅｎ  Ｂｒｏｅｄｅｒら，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６１，１４６８（１９９２）
【非特許文献１４】Ｊ．Ａｒｉａｋｅら，Ｊｏｕｒｎ．Ｍａｇｎ．Ｍａｇｎ．Ｍａｔｅｒ．２８７（２００５）２２９
【非特許文献１５】Ｎ．Ｎｉｓｈｉｍｕｒａら，Ｊｏｕｒｎ．Ａｐｐｌ．Ｐｈｙｓ．９１，５２４６（２００２）
【非特許文献１６】Ｊ．Ｓｏｒｔ，Ｂ．Ｒｏｄｍａｃｑ，Ｓ．Ａｕｆｆｒｅｔ，及びＢ．  Ｄｉｅｎｙ，“Ｐｉｎｎｅｄ  ｓｙｎｔｈｅｔｉｃ  ｆｅｒｒｉｍａｇｎｅｔｓ  ｗｉｔｈ  ｐｅｒｐｅｎｄｉｃｕｌａｒ  ａｎｉｓｏｔｒｏｐｙ  ａｎｄ  ｔｕｎｅａｂｌｅ  ｅｘｃｈａｎｇｅ  ｂｉａｓ”，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８３，１８００（２００３）
【非特許文献１７】Ｄ．Ｈｏｕｓｓａｍｅｄｉｎｅら，Ｎａｔｕｒｅ  Ｍａｔｅｒｉａｌｓ  ６，４４７（２００７）
【非特許文献１８】Ｌｅｅ，Ｋ．Ｊ．，Ｒｅｄｏｎ，Ｏ．及びＤｉｅｎｙ，Ｂ．“Ａｎａｌｙｔｉｃａｌ  ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  ｓｐｉｎ−ｔｒａｎｓｆｅｒ  ｄｙｎａｍｉｃｓ  ｕｓｉｎｇ  ａ  ｐｅｒｐｅｎｄｉｃｕｌａｒ−ｔｏ−ｐｌａｎｅ  ｐｏｌａｒｉｚｅｒ”，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８６，２２５０５−２２５０７（２００５）
【非特許文献１９】Ｋｅｎｔ，Ａ．Ｄ．，Ｏ¨ｚｙｉｌｍａｚ，Ｂ．及びｄｅｌ  Ｂａｒｃｏ，Ｅ．“Ｓｐｉｎ−ｔｒａｎｓｆｅｒ−ｉｎｄｕｃｅｄ  ｐｒｅｃｅｓｓｉｏｎａｌ  ｍａｇｎｅｔｉｚａｔｉｏｎ  ｒｅｖｅｒｓａｌ”，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８４，３８９７−３８９９（２００４）
【非特許文献２０】Ｓ．Ｍａｎｇｉｎ，Ｄ．Ｒａｖｅｌｏｓｏｎａ，Ｊ．Ｋａｔｉｎｅ，Ｂ．Ｔｅｒｒｉｓ，及びＥ．Ｅ．Ｆｕｌｌｅｒｔｏｎ，Ｎａｔ．Ｍａｔｅｒ．５，２１０（２００６）
【発明の概要】
【課題を解決するための手段】
【００４３】
従って、本発明は、磁場又は熱アシストスピン移動によって書き込むための磁性素子に係り、
・自由磁性層であって、スイッチ可能な磁性層又は記憶層とも呼ばれ、その磁化方向が、２つの非−書き込み安定状態の間をスイッチ可能であり、いずれも、前記層の面外に方向性を持ち、特に前記層の平面に実質的に垂直である自由磁性層；
・参照磁性層であって、ピン止め層とも呼ばれ、その磁化が、前記層の平面と実質的に垂直に配向された参照磁性層；
・前記２つの層の間に挿入された非磁性スペーサ；
・前記層の平面と実質的に垂直に電流を流すための手段；
を備える。
【００４４】
本発明によると、自由層の磁化のスイッチングが、特に、平面と実質的に垂直である面外からの、実質的に平面への磁化の自発的な再配向を引き起こし、これは、前記手段を用いた磁性素子を流れる電流によって生じた温度上昇によって引き起こされる。２つの安定状態の一方又は他方への前記層の磁化のスイッチングが、層の平面の外側に向かう磁場の印加の結果として生じ、又は、実質的に面外方向における磁性層内のスピンバイアス電流の流れによって引き起こされるスピン移動効果を使用することにより生じる。
【００４５】
言い換えれば、メモリ又は論理素子が、２つの安定した非−書き込み磁化状態（スタンバイ）を有する再配向磁化記憶層と呼ばれる磁性層を備える。バイナリデータが、これらの状態の一方又は他方に沿った磁化の配向によってコード化される。この層が、磁性層の平面に実質的に垂直に電流を循環させるための手段を含む層のスタック内に挿入される。このスタックが、２つの安定した磁気状態が、構造の２つの異なる電気抵抗値によって特徴付けられるようなものである。このスタックが、磁気トンネル接合、又は、金属構造であってよく、又は、限られた電流−経路、巨大磁気抵抗、又は、磁気酸化物バリアを備えたスピンフィルタと呼ばれる構造を有してよい。
【００４６】
非−書き込みモードにおいて（スタンバイ）、磁性層の磁化が、実質的に、面外に配向され、特に、界面の又は体積の原因（ｏｒｉｇｉｎ）を有しうる垂直異方性の影響下において層の平面に垂直である。
【００４７】
薄い層における垂直異方性現象が、例えば、非特許文献７において説明されている。
【００４８】
一般的に、薄い層の形状異方性のために、薄い磁性層は、層の平面内にそれらの磁化を有する傾向がある。これにより、それらが、それらの静電気エネルギーを最小化することが可能である。この形状異方性が、
【数３】
2011521391.tif 000005
である形式（ＣＧＳ）の磁性層の単位体積当たりのエネルギー項を増加させ、
【数４】
2011521391.tif 000006
は、層の平面に垂直である単位ベクトルであり、
【数５】
2011521391.tif 000007
は、その層の磁化と平行な単位ベクトルであり、Ｍｓは、自発磁化である。しかしながら、ある薄い層又は磁気多層が、層の平面と垂直な磁気配向を有する。これは、形状異方性よりも大きな面外異方性の存在によるものである。この付加的な異方性が、体積の又は界面の原因となりうる。
【００４９】
例えば、六方構造を有するコバルトにおいて、これが、磁気結晶の原因となりうる。コバルトの六方格子のｃ軸が、コバルトの磁化の配向の容易軸を構成する。六方格子のこのｃ軸が、（層の平面に垂直である）成長方向と対応する場合、コバルト層の磁化が、層の平面と垂直な方向に沿って配向されうる。
【００５０】
また、垂直異方性が、層の成長の間に生じた応力と関係しうる。磁性層における磁気弾性効果と組み合わされたこれらの応力が、垂直異方性を生じることが可能である。
【００５１】
また、垂直異方性が、界面の電子構造効果、特に、スピン軌道結合と組み合わされた原子軌道ハイブリダイゼーションの効果によって引き起こされ得る。面外異方性を有する周知な材料の中で、多層体（Ｐｔ／Ｃｏ），（Ｐｄ／Ｃｏ），（Ａｕ／Ｃｏ）（非特許文献７），（Ｐｔ／Ｃｏ／Ｐｔ／Ｎｉ）（非特許文献８），Ｆｅ／Ｃｕ（１００）（非特許文献９），（Ｃｏ／Ｎｉ）（非特許文献１０）及びまた、ＧｄＣｏ，ＴｂＣｏ，ＴｂＦｅ等のような希土類元素／遷移金属合金について述べられている。
【００５２】
これらの付加的な異方性項が、磁性層の単位体積当たりの垂直異方性の形式
【数６】
2011521391.tif 000008
で表現されてよく、ここで、Ｋｖｏｌがこの異方性に対する全ての体積の寄与分を含み、Ｋｓｕｒｆ／ｄが、表面又は界面の寄与分であり、ｄが、磁性層の厚さである。
【数７】
2011521391.tif 000009
における高次項が存在しうるが（次数４，６等）、単純化を目的とした考慮はせず、これは、当業者には周知であり、本議論の及び本発明の内容を変えるものではない。
【００５３】
実際には、磁性層の温度が上昇した場合に、その磁気異方性が、比較的急速に、通常、その磁化の３乗：
【数８】
2011521391.tif 000010
に従って減少することが、様々な著者によって証明されている。
【００５４】
高次の異方性項において、この減少が、さらに早くなる（通常、１０の乗数が４次項である）。これら全ては、例えば、非特許文献１１に説明されている。
【００５５】
従って、形状異方性が、温度に従って減少するが（Ｍｓの２乗）、垂直異方性（Ｍｓの３乗又はそれ以上）よりも緩やかである。従って、温度が、ある臨界温度以上に上昇した場合、形状異方性（平面）が、垂直異方性よりも支配的となり、層の磁化が、この臨界温度以下における面外から、この臨界温度以上における面内にスイッチする。
【００５６】
また、この異方性の再配向が、エントロピーの理由によるものであると考えられており、面外よりも、面内における磁化配向のより多くの可能な状態が存在する。これらの異方性再配向が、非特許文献１１において説明されている。
【００５７】
実験的観点から、温度に応じた垂直から平面へのこれらの異方性再配向が、様々なグループによって観察されている（例えば、非特許文献９；非特許文献１２）。
【００５８】
垂直磁界下における磁化の変化が、面外に印加された磁界範囲を通して可逆である。
【００５９】
本発明は、異方性スイッチングと、１）面外磁場（第一実施形態）の適用とを組み合わせることによって、２）又は、面外方向の磁性層内のスピンバイアス電流の流れより引き起こされるスピン移動効果を使用することによって、温度により引き起こされる異方性スイッチングを利用することにある。
【００６０】
書き込みモードにかかわらず、磁気記憶層が挿入されるスタックは、熱アシスト書き込みメモリのように、書き込みの間にスタックを流れる電流の流れが通常１００から２００℃の前記磁性層の温度上昇を引きこすようなものである（例えば、特許文献５参照）。
【００６１】
本発明によるスタックは、書き込みの間のこの温度上昇が、実質的に、低い電流密度（スタンバイ（ゼロ電流））を有する面外から、又は読込み時に（読込み電流が、約２から４の倍数だけ書き込み電流よりも低い）、書き込みのために使用される電流密度での面内に、磁気記憶層の磁化をスイッチさせるために十分なものである。加熱が、例えば、磁気トンネル接合に磁性層を挿入することによって行われ、磁気記憶層が、トンネルバリアと直接的に接触する磁気電極の一つを構成する。従って、バリアを介したホット電極トンネリング（ｈｏｔ  ｅｌｅｃｔｒｏｄｅｓ  ｔｕｎｎｅｌｉｎｇ）のエネルギー緩和によって生成された散逸が、接合の加熱をもたらし、特に、バリアと隣接する磁性層の加熱をもたらす。層の厚さ、スタックの構成、及び、特に、トンネル接合と導電性電極との間の熱バリアの導入を調節することにより、所定の電流密度によって生じる温度上昇を調節することが可能であり、前記導電性電極が、例えば、特許文献６において説明されているように、トンネル接合の底部及び最上部と電気的に接続される。通常、トンネル接合の温度を上昇させるために要求される電流密度は、通常、約５×１０５Ａ．ｃｍ２から５×１０６Ａ．ｃｍ２であり、このトンネル接合は、数ナノ秒内において約ΔＴ＝１００℃から２２０℃において数Ω．μｍ２から数十Ω．μｍ２の抵抗面積の製品を備える。
【００６２】
さらに、これらの２つの実施形態において、記憶層上の参照層によって放射される静磁場を最小化することが重要であり、これは、この放射磁場が、記憶層の磁化がその冷却の間に生じる半球（ｈｅｍｉｓｐｈｅｒｅ）にも影響を及ぼすためである。この放射磁場を最小化するために、２つの方法が可能である：
・複合（ｓｙｎｔｈｅｔｉｃ）反強磁性ピン止め層の使用：面外磁化を有する参照層が、面外磁化を有するピン止め層と逆平行に結合され、好ましくは、それ自体が、（例えば、ＩｒＭｎ又はＰｔＭｎから製造された）反強磁性層によってピン止めされる。ピン止め及び参照層の厚さが、スタックの構成及びトンネル接合の断面の構成に従って調節されることが可能であり、参照層及びピン止め層の組合せによって放射された磁場が、記憶層の体積全体にわたって、平均するとゼロである。
・参照層に関して記憶層の他側上に、参照層の磁化と反対方向にピン止めされた他の磁化層を追加することも可能であり、参照層及びこの追加のピン止め層によって放射された磁場が、記憶層内で、相互に相殺する。この追加層が、例えば銅から製造された薄い非磁性金属層によって記憶層から分離されなければならず、記憶層とこの追加層とは直接的に結合しない。
【００６３】
従って、本発明による記憶層が、
・磁気合金から製造されてよく（ＦｅＰｔ，ＦｅＰｄ，ＣｏＰｔ，ＣｏＰｄ）；
・又は、Ｃｏ，Ｎｉ，Ｆｅ，Ｐｔ，Ｐｄをベースとした多層体の組合せ又は多層体から構成されてよく、
・又は、交換相互作用における２つの層の組合せにより構成されてよく、一方が、高い面外異方性を有し、他方が、単体である場合には平面磁化を有するが、第一の層との交換相互作用によって、その磁化が、スタンバイ（非書き込み）温度にて面外に引き出される。
【００６４】
さらに、参照層から記憶層を分離する非磁性スペーサが、
・非晶質トンネルバリア（アルミナ，ＨｆＯｘ，ＴａＯｘ，ＴｉＯｘ）又は結晶質トンネルバリア（ＭｇＯ，ＳｒＴｉＯ３）；
・電流狭窄型絶縁層（ＡｌＣｕＯｘ，ＭｇＣｕＯｘ，ＨｆＣｕＯｘ，ＴａＣｕＯｘ）；
・半導体層（Ｇｅ，ＧａＡｓ）；
・又は、金属層（Ｃｕ，Ａｕ）
から構成されてよい。
【００６５】
本発明の第一実施形態によると、記憶層の２つの安定状態の一方におけるスイッチングが、前記層の加熱に加えて、層の平面に実質的に垂直な方向であって、実質的に、“上向き”又は“下向き”方向に沿った磁場の適用によって生じる。
【００６６】
本発明の第二実施形態によると、記憶層の２つの安定状態の内の一方において実行されるスイッチングが、前記層の加熱に加えて、実質的に、前記記憶層内の記憶層の平面に垂直に配向されたバイアスを含むスピンバイアス電流の注入によって生じる。
【００６７】
さらに、熱アシストを使用することは、スタンバイ（非書き込み）状態における磁化の良好な熱安定性を有するために役立つが、これは、当業者に周知である熱アシスト磁気記録（ＨＡＭＲ）の原理に従って、スタンバイ温度において、面外磁気異方性が、極めて高くなるように選択されることが可能なためである。
【００６８】
この形状において、この構造を流れる電流によって形成されるアンペリアン（Ａｍｐｅｒｉａｎ）磁場が、温度によって引き起こされる面外から平面への磁化再配向に有利な効果を及ぼすことを観察することも興味深い。実際には、層の平面に垂直に流れる電流に対して、このアンペリアン磁場が、平面的な渦の対称性（ｖｏｒｔｅｘ  ｓｙｍｍｅｔｒｙ）を有する。従って、また、電流密度が増加した場合に、この磁場が、面内の記憶層の磁化を戻す傾向がある。従って、これは、アンペリアン磁場の効果が、温度の効果に追加される。本発明の原理が、アンペリアン磁場がかなり悪い影響を及ぼす場合の平面磁化構造の場合よりも、大きな直径の素子（例えば、１５０から３００ｎｍ）に適応されることが可能であることを意味する。
【００６９】
従って、本発明は、温度変化によって引き起こされる磁化再配向と、磁場の適応（第一実施形態）又は、層の平面に垂直なバイアス電流を使用したスピン移動（第二実施形態）により引き起こされる“上半球”と“下半球”との間の区別と、の複合効果をベースとしている。
【図面の簡単な説明】
【００７０】
【図１】上記のような、従来技術のＦＩＭＳ型の磁気メモリの構造の略図である。
【図２】上記のような、従来技術において周知でもある熱アシストＭＲＡＭ書き込みメモリを使用した磁気メモリの略図である。
【図３】本発明の一実施形態によるメモリポイント又は論理素子の略図である。
【図４】参照ピン止め層と追加ピン止め層を使用する本発明の第二実施形態である図３と同様な図である。
【図５】２つのピン止め層の各々が複合反強磁性層から構成された図４と同様な図である。
【図６】記憶層が、複合反強磁性層から構成された図４と同様な図である。
【図７】２つのピン止め層及び記憶層が、複合反強磁性層から構成された図４と同様な図である。
【図８】磁場を適応する本発明の第一実施形態によるメモリポイントの書き込みを説明することを目的とした略図である。
【図９ａ】スピンバイアス電流を使用する本発明の第二実施形態によるメモリポイントの書き込みを説明することを目的とした略図である。
【図９ｂ】スピンバイアス電流を使用する本発明の第二実施形態によるメモリポイントの書き込みを説明することを目的とした略図である。
【図９ｃ】スピンバイアス電流を使用する本発明の第二実施形態によるメモリポイントの書き込みを説明することを目的とした略図である。
【図９ｄ】スピンバイアス電流を使用する本発明の第二実施形態によるメモリポイントの書き込みを説明することを目的とした略図である。
【図１０】本発明の特定のスタックに対する磁場の関数である磁化変化を示す曲線である。
【発明を実施するための形態】
【００７１】
本発明を実施することが可能な方法及びその利点が、情報を提供するためのものであって何ら制限するものでない、添付の図面とともに提供された、以下の実施形態から明らかとなるだろう。
【００７２】
本発明のメモリポイント又は論理素子のコア部における磁性素子が、巨大磁気抵抗又はトンネル磁気抵抗効果を使用した磁気抵抗素子である。この磁気抵抗素子のコア部が、基本的に、非磁性スペーサ５２によって分離された２つの磁性層５０，５１から形成されたサンドイッチ構造を備える。
【００７３】
本発明によると、２つの磁性層が、層の平面に垂直な非書き込み異方性を有する。
【００７４】
固定磁化層又は参照層５０が、磁気特性を有し、その磁化が、磁性素子が作動する温度範囲にわたって平面に垂直なままである（具体的には、書き込みの間及び特に読込み及びスタンバイ状態の間）。この作動温度が、所望の低い温度から、書き込み時における通常＋２５０℃まで広がりうる。温度が低くなるにつれて、面外異方性はかなり強化される傾向があるため、固定磁化層の作動に対しての低い温度の制限はない。
【００７５】
この参照層５０が、様々な方法で製造されることが可能である：
従って、これが多層体から形成されてよい：
・この多層体が、例えば、周期（Ｃｏ  ０．２ｎｍ／Ｎｉ  ０．４ｎｍ）を有する、Ｃｏ及びＮｉの交互極薄層から形成される（非特許文献１３を参照）。これらの多層体において、異方性スイッチング温度が、４００℃以上であってよい。；
・この多層体が、ＣｏＦｅ／アルミナのような磁性遷移金属／酸化物から構成される。このような多層体も、高い面外異方性を示し、最大２５０℃の温度に耐えることが可能である。このような多層体が、例えば、未だ公開されていない特許文献７において説明されている。；
・この多層体が、周期（Ｐｔ／Ｃｏ）又は（Ｐｄ／Ｃｏ）を有する。後者において、異方性のオーダーと相関的なスイッチング温度が、個々の層の厚さに強く依存する。従って、Ｐｔ及びＣｏの厚さが、２５０℃以上の異方性スイッチング温度を達成するように調整されることが可能である。同様に、周期（Ｐｔ／Ｃｏ／Ｐｔ／Ｎｉ）を有する多層体が、２５０℃以上の異方性スイッチング温度を有しうる。例えば、非特許文献８において、周期（Ｐｔ／Ｃｏ／Ｐｔ／Ｎｉ）を有する多層体が説明されている。ある厚さに対して。２８０℃以上のキュリー温度が、例えば、（Ｐｔ  ０．６９ｎｍ／Ｃｏ  ０．５ｎｍ／Ｐｔ  ０．６９ｎｍ／Ｎｉ  ０．３ｎｍ）（Ｔキュリー＝２８０°Ｃ）又は（Ｐｔ  ０．６９ｎｍ／Ｃｏ  ０．７ｎｍ／Ｐｔ  ０．６９ｎｍ／Ｎｉ  ０．３ｎｍ）（Ｔキュリー＝２９０°Ｃ）に対して観察される。しかしながら、これらの多層体が、しばしば、２００℃以上の温度での界面における相互拡散効果を示す。結果として、先に提案された解決策の一つを使用することが好ましい場合もある。
【００７６】
これが、単層から構成されてもよい：
・この単層が、ＦｅＰｔ又はＦｅＰｄ規則合金をベースとして製造され、約７００Ｋのオーダー温度を有し、最大２５０℃の面外異方性を維持する。；
・非特許文献１４において説明されるように、この単層が、８５％の原子百分率から５０％の原子百分率のＣｏ濃度を有するＣｏＰｄ又はＣｏＰｔ合金をベースとして製造される。；
・この単層が、垂直磁気記録のためのメディアに使用されるＣｏ８０Ｃｒ２０に近い組成を有するような層の平面と垂直なｃ軸を有する六方構造を有するＣｏＣｒ合金をベースとして製造される。；
・この単層が、最大２５０℃の温度に耐えることが可能な面外異方性をも示すＴｂＦｅＣｏのような、ある希土類元素／遷移金属合金をベースとして製造される。このような合金をベースとした面外磁化を有するトンネル接合の例示的な実施形態が、非特許文献１５に示されている。
【００７７】
任意に、様々な改善が、面外に配向されたこの固定磁化層５０の組成に対して行われることが可能である。
【００７８】
従って、この固定磁化層５０と、この固定磁化層を記憶層５１から分離する非磁性スペーサ５２と、の間に、磁性材料の薄層を追加することが有利であり、この磁性材料の薄層の磁化も、固定磁化層５０との交換カップリングによって、面外となる。この追加磁性層の目的は、磁性素子の磁気抵抗の大きさを増大させることであり、相関的な第二実施形態においては、スピン移動により、記憶層から、“上半球”又は“下半球”内に、磁化を引き出す電流のバイアスを強くすることである。例えば、非磁性スペーサ５２が、ＭｇＯトンネルバリアである場合、この薄い追加磁性層が、Ｆｅが十分にリッチな組成（通常３０％以上）を有するＣｏＦｅＢ又はＣｏＦｅ合金から製造されることが可能であり、ＭｇＯバリアの構造と適合する立方相−立方構造（ｃｕｂｉｃ  ｐｈａｓｅ−ｃｅｎｔｅｒｅｄ  ｓｔｒｕｃｔｕｒｅ）を有する。この層の厚さが、過度であってはならず（通常４ｎｍ以下）、形状異方性の過度の寄与のため、その磁化が、界面に平行な平面内に移動しない。このことが、特許文献８において説明されている。
【００７９】
固定磁化層５０を、複合反強磁性層と呼ばれる層（図５及び７）で置換することも有利となる場合があり、この反強磁性層が、面外に配向された２つの固定磁化層６０，６１によって構成され、層６２によって逆平行に結合され、この層６２は、例えば、０．５から０．９ｎｍの厚さを有するルテニウム薄層のような隣接する強磁性層の間において反強磁性結合を生じさせるのに適している。例えば、組成（Ｃｏ  ０．２５ｎｍ／Ｎｉ  ０．４ｎｍ）６／Ｒｕ  ０．６ｎｍ／（Ｃｏ  ０．２５ｎｍ／Ｎｉ  ０．４ｎｍ）４を有する固定磁化層を形成することも可能でありうる。当業者に周知のように、単一の固定磁化層を、このような複合反強磁性構造で置換することの利点は、固定磁化層の磁化を、よりいっそうピン止めされたものにし、従って、よりいっそう、磁気的な障害への耐性を高めることである。さらに、これが、記憶層上の前記複合反強磁性層によって放射された静磁場を減少させる。
【００８０】
同様に、固定磁化層のピン止めを強化させるために、前記単純な固定磁化層又は複合反強磁性層を、例えば、通常１２から２０ｎｍの厚さを有するＰｔＭｎ、又は、通常６から１０ｎｍの厚さを有するＩｒＭｎから製造された反強磁性層と結合させることが可能である。当業者に周知のように、反強磁性層と、隣接する強磁性層と、の間の交換相互作用が、隣接する強磁性層の磁化をピン止めする効果を有する。この技術が、特に、スピンバルブ又は磁気トンネル接合において使用され、層の平面に垂直な異方性とともに機能する技術も、非特許文献１６に説明されている。
【００８１】
書き込みの間に、スペーサ５２、及び、この場合、トンネルバリアを流れる電流によって生じる加熱が、層の平面に垂直な方向から平面へのその磁化の再配向を引き起こすように選択された材料から、記憶層５１が形成される。この再配向が、温度に伴う、この層の垂直異方性の急速な低下と関係があり、これよって、層の形状異方性よりも小さくなり、層の面内に磁化を配向させる。
【００８２】
固定磁化層５０のように、この層５１が、Ｃｏ，Ｎｉ，Ｆｅ，Ｐｔ，Ｐｄ，Ｃｒをベースとした多層構造を有してよいが、この層の厚さ及び組成が、スタンバイ（非書き込み）温度と書き込みの間に到達する最大温度（約１４０から２５０℃）との間で、この異方性スイッチングを生じるように選択される。これは、特に以下をベースとしてよい：
・多層体（Ｐｔ／Ｃｏ１−ｘ−ｙＦｅｘＮｉｙ）又は（Ｐｄ／Ｃｏ１−ｘ−ｙＦｅｘＮｉｙ）であって、合金Ｃｏ１−ｘ−ｙＦｅｘＮｉｙは、Ｃｏリッチである（ｘ＋ｙ＜５０％）。これらの多層体において、磁化の減少、及び、従って、異方性の減少が、Ｐｔ又はＰｄの層の厚さ及び磁性合金の厚さに強く依存することが知られている。一般的に、Ｐｔの割合に関して、磁性合金の割合が減少するにつれて、温度に応じた減少が、早くなる；
・多層体（Ｃｏ／Ｎｉ）であって、固定磁化層に対するものよりも、Ｎｉがわずかにリッチである；
・多層体（Ｐｔ／Ｃｏ／Ｐｔ／Ｎｉ）；
・形式（Ｃｏ／Ｎｉ）（Ｃｏ／Ｐｔ）を有するスタックの組み合わせ；
・未だ公開されていない特許文献７に説明されているような、薄い酸化物層と交互の遷移金属をベースとした多層体
・スタンバイ温度にて垂直異方性を有する合金の単層：ＣｏＣｒ又はＦｅＰｔ又はＦｅＰｄ又は希土類元素−遷移金属合金（例えば、ＴｂＦｅ，ＴｂＣｏ）。
【００８３】
一般的に、強磁性記憶層の厚さ及び組成が、この層の異方性スイッチングが生じる温度を調節するように調節されることが可能である。実際には、先に説明したように、これらのシステムにおいて、面外異方性が、しばしば、界面異方性によって生じ、その温度依存性が、この層を構成する材料の自発磁化の３乗に従う。この異方性が、自発磁化の２乗によって変化する形状異方性によって平衡する。さらに定量的には、単位体積当たりの層の全体の異方性が、下記式（ＣＧＳ）によって記載することが可能である。
【数９】
2011521391.tif 000011
【００８４】
この式において、第一項が、面内磁化配向に有利に働く体積の形状異方性を示す。第二項が、考慮される材料に対して磁化の面外配向に有利に働く界面異方性と磁気結晶異方性源の体積の異方性との合計と対応する。第二項に含まれる界面特性を考慮して、２つの項の相対的重さが、強磁性記憶層の厚さに依存する。さらに、これらの２つの項が、異なる温度依存性を有し、これは、２つの項が等しい温度によって与えられる磁化スイッチング温度が、強磁性層の厚さに依存する。
【００８５】
また、磁性記憶層が、追加強磁性層の組み合わせから構成されてよく、これが１つであったならば、面外磁化を有する多層体又は層との交換相互作用において、この追加強磁性層が、平面磁化を有する。例えば、これが、面外異方性を有する多層体又は層（ＴｂＣｏ又は（Ｐｔ／Ｃｏ）等）との交換相互作用において、１から３ｎｍの厚さを有するＣｏＦｅＢ又はＣｏＦｅ合金の層であってよい。面外磁化層の垂直異方性がスタンバイ温度にて十分に強い場合、及びこれらの２つの層の間の交換相互作用が、十分に強い場合（これが１つであったならば平面磁化層及び面外磁化層）、追加層の磁化が、スタンバイ温度において垂直磁化層によって面外に引き出されることが可能である。この場合においても、垂直磁化層の面外異方性が、温度に応じて減少し、追加層の磁化が、ある温度において平面にスイッチし、この温度が、層の組成及びまたそれらの厚さを調節することによって調節されることが可能である。追加層を追加することの利点は、これが、トンネルバリアの近くにおける電子のスピンバイアスを強化するために役立つことである。
【００８６】
さらに、固定磁化層５０とスイッチ可能な磁化記憶層５１とが、非磁性スペーサ５２によって分離される。後者が、以下の物であってよい：
・好ましくは、絶縁トンネルバリア（例えば、通常０．４ｎｍから３ｎｍの間の厚さを有するアルミナ又はＭｇＯ又はＴｉＯｘ又はＨｆＯｘ又はＴａＯｘ又はＳｒＴｉＯｘから形成される）。この場合、このスタックから生じる磁性素子が、トンネル磁気抵抗効果を有する。；
・導電パッドで穿孔された絶縁層（電流狭窄型構造と呼ばれる構造において当業者に周知であるスペーサ等）。これらのスペーサが、絶縁層の内側の小さな導電ホールで構成される。例えば、トンネルバリアなどの酸化されたＡｌ１−ｘＣｕｘ合金の細かな層を堆積することによって、これらが準備される。アルミニウムが、酸素を捕え、アルミナに変わるが、銅が、小さなクラスタに分離し、酸化物バリアを介して導電パッドを形成する。このスタックから生じる素子が、これらの電流狭窄型（ＣＣＰ）構造の巨大磁気抵抗効果特性を有する。；
・半導体層（例えば、通常０．５ｎｍから１０μｍの間の厚さを有するＳｉ，Ｇｅ，ＧａＡｓから形成される）。このスタックから生じる素子が、スペーサの厚さに従い、トンネル又は巨大磁気抵抗効果を有する。；
・金属層（例えば、通常１ｎｍから１０ｎｍの間の厚さを有する銅又は金）。このスタックから生じる磁性素子が、巨大磁気抵抗効果を有する。
【００８７】
固定磁化層５０，非磁性スペーサ５２，及びスイッチ可能な磁化層５１（異方性の反転を備える）の組み合わせが、本発明において説明されるスタックのコア部を構成する。
【００８８】
様々な改善が、この基本的なスタックに対してなされることが可能である：
・複合反強磁性ピン止め層と呼ばれる層による固定磁化層の置換が、既に上述されており、前記層が、反強磁性層との交換相互作用によってピン止めされることが可能である。
・層５１の磁化スイッチングが、スピン移動メカニズムを活用する場合、及び、非磁性スペーサ５２が、非金属である場合、スイッチ可能な磁化層５１の接点において、固定磁化層５０からスイッチ可能な磁化層を分離する上記の非磁性スペーサ５２と反対側上に、好ましくは、金属の（例えば、通常２から５ｎｍの厚さを有する銅から形成される）又は第一非磁性スペーサ５２よりも低い電気抵抗を有する第二非磁性スペーサ５６を追加することが有利であり、前記第二スペーサ５６のそれ自体が、デバイスの作動温度範囲を通して面外に配向された第二固定磁化層５５と接触する（図４参照）。この第二ピン止め層５５が、第一ピン止め層５０と同じ組成を有する。この第二層の磁化が、第一ピン止め層と逆平行なそのスイッチングを有さなければならない。この第二固定磁化層５５を導入することによる利点は、２つのピン止め層によって生成されたスピン移動を積み重ねることにより、スイッチ可能な磁化層５１におけるスピン移動効果を強化することである。このスピン移動増強効果が、例えば、特許文献４において説明されている。一方、第一スペーサ５２（非金属）の電気抵抗が、第二スペーサ５６の電気抵抗よりも高いため、スタックの磁気抵抗が、第一固定磁化層５０，第一非金属非磁性スペーサ５２，及びスイッチ可能な磁化層５１によって形成されたサンドイッチ構造の寄与により支配される。スピン移動効果を強化することに加え、この第二固定磁化層５５の導入の第二の利点が、スイッチ可能な磁化層上の２つの固定磁化層によって放射された静磁場の良好な補償を可能にすることであることに注目することは興味深い。実際には、２つの固定磁化層５０，５５が、比較可能な磁気モーメントを有し、スイッチ可能な磁化層５１からの比較可能な距離にある場合、これらが、スイッチ可能な磁化層において実質的に反対の放射場を形成し、従って、前記場が、この層にて平衡される。ピン止め層５０によって放射された静磁場が、スピン移動の作用又は上若しくは下半球に向かうスイッチ可能な磁化の配向の影響により書き込みの間に印加された磁場の作用を妨げるため、これは有利である。さらに、第一固定磁化層５０のように、第二固定磁化層５５が、２つの面外逆平行磁化層６３，６４から形成された複合反強磁性層から構成されてよく、この面外逆平行磁化層６３，６４は、例えば、０．６ｎｍから０．９ｎｍの厚さを有するルテニウムの適当な結合層６５を介した相互作用によって逆平行な配置に維持される（図５）。この場合、スイッチ可能な磁化層５１に最も近い層６４の磁化が、スイッチ可能な磁化に最も近い第一ピン止め層の磁化と逆平行に配向されなければならない。さらに、前記第二ピン止め層のピン止めを強化するために、これが、隣接する反強磁性層と交換相互作用に置かれなければならない。反強磁性層によってピン止めされた２つの複合反強磁性ピン止め層の全体構造が、図５に示されている。
・書き込みプロセスの間にピン止め固定磁化層によって放射された静磁場の効果を最小化するために、複合反強磁性層から構成されたスイッチ可能な磁化層５１を使用することも有利でありうる。これは、０．６ｎｍから０．９ｎｍの厚さを有するルテニウムのような適当な結合層６８を介して反強磁性的に結合された２つの強磁性層６６，６７から構成される。提案された構造が、図６に示される。複合反強磁性スイッチ可能磁化層を使用することの利点は、２つのピン止め固定磁化層５０，５５によって放射された場の効果を相殺することである。実際には、柔軟な複合反強磁性層を構成する２つの層６６，６７が、反対の磁化を有するため、２つの固定磁化層５０，５５によって放射された場の作用が、スイッチ可能な磁化サンドイッチ構造において相殺される。上記のとおり、書き込みが、スピン移動によって生じる場合、第二ピン止め層５５及び第一スペーサ５２よりも低い抵抗を有する第二スペーサ５６をこの基本的な構造に追加することによって、スイッチ可能な磁化のスピン移動を強化することが可能であり、この時のその磁化が、第一ピン止め層５０の磁化に平行である。第一ピン止め層への第二ピン止め平行磁化層の追加によって複合反強磁性層上のスピン移動を強化する効果は、例えば、特許文献９に説明されている。上記のように、ピン止め層の一方又は他方又は両方が、反強磁性層によってそれら自体がピン止めされうる複合反強磁性ピン止め層で置換されてよい。図７が、２つのピン止め層が、反強磁性層に結合された複合反強磁性ピン止め層で置換された場合を示す。
【００８９】
書き込み時における構造を加熱するたえに必要な電流を最小化するために、この構造に熱バリアを導入することが有利となる場合があり、電極に向かう熱の拡散を低減する。このことは、例えば、特許文献１０に説明されている。これらの熱バリアが、ＢｉＴｅから、ＧｅＳｂＴｅのようなカルコゲニド材料から、β−Ｔａから製造されることが可能であり、又は、（Ｔａ／Ｃｕ）のような積層多層体を導入することにより製造されることが可能であり、界面によって導入された高い電気及び熱抵抗を活用する。
【００９０】
本発明の第一書き込み実施形態によると、第一に、記憶層５１の磁化の配向が、実質的に垂直な方向から前記層の平面に変化するまで、磁性素子のスタックに電流を注入することによって記憶層５１内に温度上昇が生じる。次に、記憶層の近くに、水平な導電ライン７０，７１を配置することにより、磁場が印加される（図８参照）。これらのラインが、メモリポイントの側上の位置にオフセットされ、関連するメモリポイントの記憶層での磁場の垂直成分の出現を促進させる。各メモリポイントの両側に配置された２つのライン７０，７１に、２つの反対の電流パルスが同時に供給されることが可能であり、これらのラインによって形成された磁場を増大させる２つの寄与を提供する。同じ磁場を形成するために単一のラインが供給される場合と比較して、各ライン中の書き込み電流を、２倍だけ減少させることが可能であるため、これは電力消費の観点から有利である。結果として、この電力消費が２倍だけ減少する。
【００９１】
本発明の第二書き込み実施形態によると、ここでもまた、第一に、記憶層５１の磁化の配向が、実質的に垂直な方向から前記層の平面に変化するまで、磁性素子のスタックに電流を注入することによって記憶層５１内に温度上昇が生じる。この構成において、面外に配向された固定磁化を有する磁性層が、磁気トンネル接合の第二電極として使用される。もはや磁場を印加する必要性がなく、小さなスケールにおける特性の多くの変化を提供するため、この第二実施形態は、基本的には、第一実施形態よりも有利である。
【００９２】
電流が、記憶層５１から固定磁化層５０に向かって流れる場合、結果として、電子が、固定磁化層から記憶層に流れる（図９ａ）。次に、面外に配向された固定磁化層から流れ出す電子が、固定磁化層の磁化と同じ方向の面外スピンバイアスを有する。記憶層内に入り込むことによって、温度上昇の影響下においてその磁化が平面になるこれらの電子が、この層内に注入された電子のスピンバイアス方向において、この記憶層の磁化を面外に引き出す傾向があるスピン移動トルクを与える。平面磁化層内への外バイアス電流の注入によって引き起こされる磁化ダイナミクスが、非特許文献１７−１９に説明されている。
【００９３】
これらの文献において、記憶層の磁化に印加された面外反磁界及びスピン移動トルクの複合効果下において、前記層の磁化が、面外から、電流方向に従い、上又は下半球内に引き出されることが証明されている。広範囲の電流密度内において、磁化が、スピン電流バイアス方向と平行な面外軸を有する錐面（コーン）上で歳差運動される（ｐｒｅｃｅｓｓｅｄ）。先の文献に示されているように、平面に垂直な記憶層の磁化によって形成された角度及び歳差運動周波数が、電流密度に依存する。高い電流密度において、磁化が、安定した面外の位置を得うる。しかしながら、本発明において重要なことは、特に、スピン移動の影響下において、磁化が、平面から離れ、その半球に移行し、その軸が、固定磁化層の磁化と同じ方向を有するということである（図９ｂ）。
【００９４】
電流が、固定磁化層５０から記憶層５１に向かって流れる場合（図９ｃ）、結果として、電子が、記憶層から固定磁化層に流れる。次に、記憶層５１の磁化が、固定磁化層の磁化方向において、逆平行な方向において、面外に引き出される。先の場合のように、磁化が、錐面を表すことによって、歳差に入り、その軸が、固定磁化層の磁化方向と逆平行である。しかしながら、本発明において重要なことは、特に、スピン移動の影響下において、磁化が、平面から離れ、その半球に移行し、その軸が、固定磁化層の磁化と逆平行であるということである（図９ｄ）。
【００９５】
この現象に含まれる電流密度が、数１０５Ａ／ｃｍ２から数１０６Ａ／ｃｍ２の範囲である。これらは、〜１Ω．μｍ２から数十Ω．μｍ２の間の抵抗を有する磁気トンネル接合によって耐えられることが可能な電流密度と完全に適合する。これらは、また、加熱に必要な電流密度よりもわずかに低い又は該電流密度とほぼ同じである。
【００９６】
第二実施形態に従う、図８及び９に示されたスタックにデータを書き込むプロセスが、スタックが磁気トンネル接合である好ましいケースにおいて実施される。一般論を崩すことなく、図８に示されたように、固定磁化層５０が、上向きに配向されたその磁化を有するという議論が仮定される。当業者は困難なく、この議論を、固定層の磁化が下向きであるケースに置き換えることができる。
【００９７】
“０”又はロジック“１”を書き込むために、図９ａ，上端ラインに示されるように、電流パルスが、スタックを通して、上端から下端に、又は、下端から上端に送られる。この電流パルスが、いくつかの複合効果を有する：
・一方では、第一に、これが、構造内のジュール効果によってスタックの加熱を引き起こす。トンネル接合の場合、熱の発生が、基本的に、トンネルバリアに位置し、その接合をその底部及びその上端に接合する電極に向かって拡散する。記憶層内の温度上昇が、約ΔＴ＝１００から２２０℃であるように電流密度が選択され、記憶層を構成する材料に対するこの温度上昇が、その異方性の面外から平面への反転を引き起こす。
・他方では、固定磁化層５０の存在のために、記憶層５１を流れる電流が、面外のバイアスを有するスピンバイアスを有し、これが、スピン移動トルクを磁化にかけ、図９に示されるような電流方向に依存する上又は下半球に記憶層の磁化を引き出す。
・その最大化の後、次に、電流密度が、次第に減少し（通常、数ナノ秒において）、数ナノ秒後に消される。この期間の間、温度がピークを抜け、次に、減少し、通常、５から３０ｎｓの間に、スタンバイ温度に戻る。この冷却期間が、カラムの比熱及びスタックを構成する様々な素子の熱拡散定数に依存し、特に、記憶層と上部導電ラインとの間に（図９参照）、及び固定磁化層と下部導電ラインとの間に（図９参照）、熱バリアが存在するか否かに依存する。この層の冷却のために、後者が、その面外異方性を回復する傾向がある。従って、スピン移動が、記憶層の磁化を、上半球に引き出す傾向がある場合、記憶層の磁化が、冷却の間に、実質的に、層の平面に垂直であり、上向きに配向される。一方、スピン移動が、記憶層の磁化を、下半球に引き出す傾向がある場合、結果として、記憶層の磁化が、冷却の間に、実質的に、層の平面に垂直であり、下向きに配向される。
【００９８】
従来技術に対する、本発明のこの第二実施形態の利点は、ここで必要とされる電流密度が、面外磁化を有するスタックを使用する場合よりも低いが、これらの磁化再配向を有さないことである（例えば、非特許文献２０に説明されている）。実際には、本発明において、スピン移動の役割は、磁化が下向き又は上向きに配向された状態で開始され、完全な上向き又は下向きのスイッチングを引き起こすことではない。ここで、スピン移動の役割は、磁化が実質的に面内にある状況で開始され、磁化をわずかに上半球又は下半球に引き出すことである。この後者の状況は、前者における場合よりも、極めて低い電流密度を必要とする。従って、基本的に、書き込みのために必要とされる電流密度が、面外から平面への記憶層の異方性の再配向を引き起こすために必要とされる加熱電流密度によって決定される。熱アシスト書き込みメモリにおいて、スタックの熱特性を調節することにより、特に、磁気抵抗スタンドポイントからのスタックの活性部に含まれる層の厚さを最小化することにより（すなわち、参照層／トンネルバリア／記憶層サンドイッチ構造）、及び、カラムの上部と底部に配置された電流流入電極とこの活性部との間のスタック内に熱バリアの役割を果たす低い熱導電性を有する層を導入することにより、加熱電流密度を十分に減少することが可能であることが知られている（約数１０５Ａ／ｃｍ２の値まで）。
【００９９】
図１０は、上記の異方性スイッチングを得るために役立つ、本発明の特徴のあるスタックの例を示す。
【０１００】
その磁化がスイッチされることが意図された記憶層が、ここでは、（Ｃｏ／Ｐｔ／Ｎｉ／Ｐｔ）多層体から構成され、その異方性が、室温にて面外であり、温度が上昇するにつれて減少し、１．８ｎｍの厚さのＣｏＦｅＢ層と結合され、それが１つであったならば（言い換えれば、結合が存在しない場合）、面内にその磁化を有する。（Ｃｏ／Ｐｔ／Ｎｉ／Ｐｔ）多層体との交換相互作用によるその結合のため、その磁化が、室温にて面外である。
【０１０１】
図１０は、様々な温度において、上記タイプのスタックに、さらに正確には、以下のスタックに、面外に印加された磁場で測定されたサイクルを示す。：
Ｔａ３ｎｍ／Ｐｔ２０ｎｍ／（Ｃｏ０．４５ｎｍ／Ｐｔ０，６ｎｍ／Ｎｉ０．５ｎｍ／Ｐｔ０．６ｎｍ）３／ＣｏＦｅＢ１．８ｎｍ／Ｃｕ２ｎｍ／Ｐｔ２ｎｍ
これが、３５０℃でアニールされ、構造が安定化され、トンネルバリアが結晶化されている。
【０１０２】
サイクルが、飽和磁化に近い残留磁化（すなわち、ゼロ磁場での）を有する実質的に方形を有する場合、これは、磁化が、面外であることを意味する。これは、特に、室温及び５０℃で実行されるサイクルに対する場合である。
【０１０３】
一方、サイクルが、特に１４０℃又はそれ以上の温度に対する、ゼロ磁場に対するゼロ磁界を有するように＜＜ある（ｒｅｓｔ）＞＞場合（Ｍ＝０，及びＨ＝０）、これは、磁化が完全に平面であることを意味する。
【０１０４】
従って、このシステムの磁気異方性のスイッチングが、完全な面外である５０℃以下から、完全な面内である１４０℃以上まで、極めて明確に観察される。このスイッチングが、これらの２つの温度の間で漸進的である。
【符号の説明】
【０１０５】
５０  固定磁化層
５１  記憶層
５２  非磁性スペーサ
５５  固定磁化層
５６  非磁性スペーサ
【図１】
2011521391.tif 000012
【図２】
2011521391.tif 000013
【図３】
2011521391.tif 000014
【図４】
2011521391.tif 000015
【図５】
2011521391.tif 000016
【図６】
2011521391.tif 000017
【図７】
2011521391.tif 000018
【図８】
2011521391.tif 000019
【図９ａ】
2011521391.tif 000020
【図９ｂ】
2011521391.tif 000021
【図９ｃ】
2011521391.tif 000022
【図９ｄ】
2011521391.tif 000023
【図１０】
2011521391.tif 000024
【国際調査報告】
2011521391.tif 000025
2011521391.tif 000026
2011521391.tif 000027