(57)【要約】ＭＥＭＳデバイスにおいて、膜(membrane)がＲＦ電極の上で着地する手法は、デバイス性能に影響を及ぼすことがある。ＲＦ電極の上に置かれたバンプまたはストッパが、膜の着地、そしてＭＥＭＳデバイスのキャパシタンスを制御するために使用できる。バンプまたはストッパの形状および場所は、過電圧が印加された場合でも膜の適正な着地を確保するために調整できる。さらに、ＭＥＭＳデバイスの屋根または上部電極への膜の着地を制御するために、バンプまたはストッパは、膜自体に付与してもよい。
2014529911.tif 000002
【特許請求の範囲】
【請求項１】
１つ以上の制御電極および１つ以上のＲＦ電極を有する基板と、
上部電極と、
基板と上部電極との間にある可動の膜とを備え、
基板および膜のうちの１つ以上が、その上に形成されたバンプであって、膜と上部電極との間、または、膜と１つ以上の制御電極および１つ以上のＲＦ電極の両方との間の間隔を制御するバンプを有する、ＭＥＭＳ可変キャパシタ。
【請求項２】
バンプは、基板の上に形成される請求項１記載のＭＥＭＳ可変キャパシタ。
【請求項３】
少なくとも１つのバンプが、１つ以上のＲＦ電極の上に直接形成される請求項２記載のＭＥＭＳ可変キャパシタ。
【請求項４】
前記１つ以上の制御電極は、１つ以上の溝埋め込み制御電極を含む請求項３記載のＭＥＭＳ可変キャパシタ。
【請求項５】
前記１つ以上のＲＦ電極は、１つ以上の溝埋め込みＲＦ電極を含む請求項４記載のＭＥＭＳ可変キャパシタ。
【請求項６】
１つ以上の溝埋め込みＲＦ電極の上に配置されたバンプが、１つ以上の溝埋め込み制御電極の上に配置されたバンプが延びている距離とほぼ等しい距離だけ基板の上方に延びている請求項５記載のＭＥＭＳ可変キャパシタ。
【請求項７】
第１バンプが、ＲＦ電極全体を覆い、そして、第１バンプの厚さと等しいギャップを１つ以上の制御電極の上に有効に生成する請求項３記載のＭＥＭＳ可変キャパシタ。
【請求項８】
バンプは、膜の上に形成される請求項１記載のＭＥＭＳ可変キャパシタ。
【請求項９】
上部電極は、膜の上に形成されたバンプと対応する場所に１つ以上の誘電体プラグを有しており、膜が移動して上部電極と接触した場合、バンプは誘電体プラグと接触するようにした請求項８記載のＭＥＭＳ可変キャパシタ。
【請求項１０】
バンプは、基板の上に追加的に形成される請求項９記載のＭＥＭＳ可変キャパシタ。
【請求項１１】
少なくとも１つのバンプが、１つ以上のＲＦ電極の上に直接形成される請求項１０記載のＭＥＭＳ可変キャパシタ。
【請求項１２】
１つ以上の溝埋め込みＲＦ電極の上に配置されたバンプが、１つ以上の溝埋め込み制御電極の上に配置されたバンプが延びている距離とほぼ等しい距離だけ基板の上方に延びている請求項１１記載のＭＥＭＳ可変キャパシタ。
【請求項１３】
１つ以上のＲＦ電極と接続されたＤＣ電源をさらに備える請求項１記載のＭＥＭＳ可変キャパシタ。
【請求項１４】
ＭＥＭＳ可変キャパシタを製造する方法であって、
基板の上に形成された第１誘電体層を研磨して、基板内に埋め込まれた１つ以上の制御電極および１つ以上のＲＦ電極を露出させるステップであって、研磨は、１つ以上の制御電極および１つ以上のＲＦ電極の上面エッジに形成されたバンプを生じさせるステップと、
第２誘電体層を堆積するステップと、
第２誘電体層の上に犠牲層を堆積するステップと、
犠牲層の上に膜を形成するステップと、
犠牲層を除去して、膜が、第２誘電体層から離隔した位置および第２誘電体層と接触した位置から可動になるようにするステップと、を含む方法。
【請求項１５】
研磨に続いて、第１誘電体層およびバンプをエッチングして、１つ以上の制御電極および１つ以上のＲＦ電極が第１誘電体層の上方に延びるようにするステップ、をさらにを含む請求項１４記載の方法。
【請求項１６】
前記１つ以上の制御電極は、２つの制御電極を備える請求項１５記載の方法。
【請求項１７】
前記１つ以上の制御電極は、溝埋め込み制御電極である請求項１６記載の方法。
【請求項１８】
前記１つ以上のＲＦ電極は、溝埋め込みＲＦ電極である請求項１７記載の方法。
【請求項１９】
前記１つ以上の制御電極は、２つの制御電極を備える請求項１４記載の方法。
【請求項２０】
前記１つ以上の制御電極は、溝埋め込み制御電極である請求項１９記載の方法。
【請求項２１】
前記１つ以上のＲＦ電極は、溝埋め込みＲＦ電極である請求項２０記載の方法。
【請求項２２】
１つ以上のＲＦ電極の上に配置されたバンプが、１つ以上の制御電極の上に配置されたバンプが延びている距離とほぼ等しい距離だけ基板の上方に延びている請求項１４記載の方法。
【請求項２３】
ＭＥＭＳデバイスを動作させる方法であって、
基板内に埋め込まれた１つ以上の制御電極に電気バイアスを印加して、基板内に埋め込まれたＲＦ電極から第１距離だけ離隔した第１位置から、ＲＦ電極から第２距離だけ離隔した第２位置に、膜を移動させるステップであって、第２距離は第１距離より小さいステップと、
ＲＦ電極にＤＣ電気バイアスを印加して、ＲＦ電極から離隔した第３距離に膜を移動させるステップであって、第３距離は第２距離より小さいステップと、を含む方法。
【請求項２４】
基板は、その上に形成されたバンプであって、膜と１つ以上の制御電極および１つ以上のＲＦ電極との間の間隔を制御するバンプを有する請求項２３記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般にマイクロ電気機械システム（ＭＥＭＳ）可変キャパシタに関する。
【背景技術】
【０００２】
ＭＥＭＳ可変キャパシタを駆動する最も頻出する方法が、静電気力の使用によるものである。一般に、駆動に要する電圧は、１０Ｖ〜１００Ｖのオーダーである。これらの電圧の使用は、使用するサブミクロンの寸法において電界が極めて大きくなることを意味する。電界は、式Ｅ＝Ｖ／ｇａｐで表され、「Ｖ」は２つの電極間の電圧を表し、「ｇａｐ」は両者間の距離である。誘電体材料の性質が高電界の下で変化し（例えば、帯電）、ある場合には、誘電体に対して物理的な損傷が生ずることがある。これらの要因は、ＭＥＭＳデジタル可変キャパシタの寿命、性能および動作条件を低下させる。
【０００３】
従って、ＭＥＭＳ可変キャパシタでの電界の大きさを減少させるとともに、一方、ＭＥＭＳが着地した場合、高いキャパシタンス状態を維持する必要性がある。
【０００４】
さらに、ＲＦ−ＭＥＭＳ可変キャパシタでの相互変調性能が、満足するのが困難な仕様である。これは、ＭＥＭＳデバイスが、キャパシタンスの調整を提供する可動部分を含むからである。残留ギャップが存在する場合、２つの電極間のＲＦ電圧がＭＥＭＳ可変キャパシタの２つのプレートを一緒にさらに引き寄せて、更なるキャパシタンス変化を強制する。ＭＥＭＳデバイスの電気機械設計および意図した用途の相互変調仕様に応じて、最大許容移動は、可変キャパシタの２つのプレートの数ボルトの印加電圧では数ナノメータ程度に小さくなる。
【０００５】
表面処理、例えば、化学機械研磨（ＣＭＰ）が、良好な相互変調性能にとって不充分であることがある。例えば、化学機械研磨（ＣＭＰ）の後、幾つかのバンプ(bump)が金属−誘電体界面において現れることがある。これらのバンプは、膜を歪める余分なギャップを生成するため、ＲＦ性能に対して著しい影響を有することがある。また、ＣＭＰ後に酸化膜表面自体が金属表面に対して上昇して、膜と電極との間にギャップを生じさせることがある。さらに、ＣＭＰバンプは、電界増倍器として機能し、これは該部分の信頼性を低下させる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、可能性ある相互変調の問題に対処しつつ、長期の信頼性ある動作にとって充分に低い電界を維持する解決法について該分野でのニーズが存在する。
【課題を解決するための手段】
【０００７】
ＭＥＭＳデバイスにおいて、膜(membrane)がＲＦ電極の上で着地する手法は、デバイス性能に影響を及ぼすことがある。ＲＦ電極の上に置かれたバンプまたはストッパが、膜の着地、そしてＭＥＭＳデバイスのキャパシタンスを制御するために使用できる。バンプまたはストッパの形状および場所は、過電圧が印加された場合でも膜の適正な着地を確保するために調整できる。さらに、ＭＥＭＳデバイスの屋根または上部電極への膜の着地を制御するために、バンプまたはストッパは、膜自体に付与してもよい。
【０００８】
一実施形態において、ＭＥＭＳ可変キャパシタが、１つ以上の制御電極および１つ以上のＲＦ電極を有する基板と、上部電極と、基板と上部電極との間にある可動の膜とを備え、
基板および膜のうちの１つ以上が、その上に形成されたバンプであって、膜と上部電極との間、または、膜と１つ以上の制御電極および１つ以上のＲＦ電極の両方との間の間隔を制御するバンプを有する。
【０００９】
他の実施形態において、ＭＥＭＳ可変キャパシタを製造する方法が開示される。該方法は、基板の上に形成された第１誘電体層を研磨して、基板内に埋め込まれた１つ以上の制御電極および１つ以上のＲＦ電極を露出させるステップであって、研磨は、１つ以上の制御電極および１つ以上のＲＦ電極の上面エッジに形成されたバンプを生じさせるステップと、
第２誘電体層を堆積するステップと、
第２誘電体層の上に犠牲層を堆積するステップと、
犠牲層の上に膜を形成するステップと、
犠牲層を除去して、膜が、第２誘電体層から離隔した位置および第２誘電体層と接触した位置から可動になるようにするステップと、を含む。
【００１０】
他の実施形態において、ＭＥＭＳデバイスを動作させる方法が、
基板内に埋め込まれた１つ以上の制御電極に電気バイアスを印加して、基板内に埋め込まれたＲＦ電極から第１距離だけ離隔した第１位置から、ＲＦ電極から第２距離だけ離隔した第２位置に、膜を移動させるステップであって、第２距離は第１距離より小さいステップと、
ＲＦ電極にＤＣ電気バイアスを印加して、ＲＦ電極から離隔した第３距離に膜を移動させるステップであって、第３距離は第２距離より小さいステップと、を含む。
【図面の簡単な説明】
【００１１】
本発明の上記特徴が詳細に理解できるように、短く要約した本発明についてのより特定の説明が、実施形態を参照しており、これらの幾つかが添付図面に図示されている。しかしながら、添付図面は、本発明の例示の実施形態を図示しているに過ぎず、その範囲を限定するものではなく、本発明では、他の同等に有効な実施形態も認定できることに留意する。
【００１２】
【図１Ａ】可変キャパシタのプルダウン（引き下げ）時に電界を制御するための手法の概略説明図である。
【図１Ｂ】可変キャパシタのプルダウン（引き下げ）時に電界を制御するための手法の概略説明図である。
【図１Ｃ】可変キャパシタのプルダウン（引き下げ）時に電界を制御するための手法の概略説明図である。
【図２Ａ】上部バンプを備えた上部電極およびパターン化上部電極について電界制御実装の平面図である。
【図２Ｂ】上部バンプを備えた上部電極およびパターン化上部電極について電界制御実装の断面図である。
【図３Ａ】アンカー上側層で停止する下側格子縞層の平面図である。
【図３Ｂ】アンカー上側層で停止する下側格子縞層の断面図である。
【図４】制御電極への膜の二次着地が起こり得る問題であることを示す。
【図５】膜に沿ったストッパを示すもので、垂れ下がりを回避して、ＩＰ３性能および信頼性を改善する。
【図６Ａ】ＭＥＭＳ可変キャパシタの簡略化した製造プロセスを示すもので、誘電体を備えた電極を平坦化するＣＭＰを行った後、凹み問題およびバンプが現れる。
【図６Ｂ】ＭＥＭＳ可変キャパシタの簡略化した製造プロセスを示すもので、誘電体を備えた電極を平坦化するＣＭＰを行った後、凹み問題およびバンプが現れる。
【図６Ｃ】ＭＥＭＳ可変キャパシタの簡略化した製造プロセスを示すもので、誘電体を備えた電極を平坦化するＣＭＰを行った後、凹み問題およびバンプが現れる。
【図６Ｄ】ＭＥＭＳ可変キャパシタの簡略化した製造プロセスを示すもので、誘電体を備えた電極を平坦化するＣＭＰを行った後、凹み問題およびバンプが現れる。
【図７】バンプに起因して変形した下部電極と接触したＭＥＭＳビームを示す。ＲＦ電界が印加されると、膜が矢印で示すように移動し、ＲＦキャパシタンスを変化させ、ＲＦ性能を劣化させる。
【図８Ａ】スロット（溝埋め込み）ＲＦおよび制御電極実装の簡略化したプロセス説明を示す。
【図８Ｂ】スロット（溝埋め込み）ＲＦおよび制御電極実装の簡略化したプロセス説明を示す。
【図８Ｃ】スロット（溝埋め込み）ＲＦおよび制御電極実装の簡略化したプロセス説明を示す。
【図８Ｄ】スロット（溝埋め込み）ＲＦおよび制御電極実装の簡略化したプロセス説明を示す。
【図９】スロット（溝埋め込み）制御電極およびＲＦ電極が、制御電極およびＲＦ電極上で崩壊する膜を軽減することを示す。
【図１０Ａ】エッチング手法だけについての簡略化したプロセス説明を示す。
【図１０Ｂ】エッチング手法だけについての簡略化したプロセス説明を示す。
【図１０Ｃ】エッチング手法だけについての簡略化したプロセス説明を示す。
【図１０Ｄ】エッチング手法だけについての簡略化したプロセス説明を示す。
【図１０Ｅ】エッチング手法だけについての簡略化したプロセス説明を示す。
【図１１】エッチングが、制御電極およびＲＦ電極上で崩壊する膜をどのように修正するかを示す。
【図１２Ａ】下部電極の堆積後に見えるバンプを示す。
【図１２Ｂ】エッチング手法を用いた結果を示す。
【図１３】バンプおよびストッパでの電界を制御するための異なる実装を示す。
【図１４Ａ】ＡＣ浮遊(floating)制御電極とのＲＦ信号の結合によって、相互変調歪みを制限するための、減少した電界設計を利用した設計を示す。
【図１４Ｂ】ＡＣ浮遊(floating)制御電極とのＲＦ信号の結合によって、相互変調歪みを制限するための、減少した電界設計を利用した設計を示す。
【図１４Ｃ】ＡＣ浮遊(floating)制御電極とのＲＦ信号の結合によって、相互変調歪みを制限するための、減少した電界設計を利用した設計を示す。
【図１４Ｄ】ＡＣ浮遊(floating)制御電極とのＲＦ信号の結合によって、相互変調歪みを制限するための、減少した電界設計を利用した設計を示す。
【図１５】バイアス抵抗および結合キャパシタの使用を利用した設計を示すもので、ＲＦ電極の領域における膜にＤＣ力を印加するのを促進し、膜をＲＦ電極と密接に接触するように引き寄せて、相互変調歪みを制限する。
【００１３】
理解を容易にするため、図面に共通する同じ要素を指定するために、極力同じ参照符号を使用している。一実施形態に開示された要素が、特定の引用なしで他の実施形態で有益に利用できることを想定している。
【発明を実施するための形態】
【００１４】
ＭＥＭＳデバイスにおいて、膜(membrane)がＲＦ電極の上で着地する手法は、デバイス性能に影響を及ぼすことがある。ＲＦ電極の上に置かれたバンプまたはストッパが、膜の着地、そしてＭＥＭＳデバイスのキャパシタンスを制御するために使用できる。バンプまたはストッパの形状および場所は、過電圧が印加された場合でも膜の適正な着地を確保するために調整できる。さらに、ＭＥＭＳデバイスの屋根または上部電極への膜の着地を制御するために、バンプまたはストッパは、膜自体に付与してもよい。
【００１５】
可変キャパシタのプルダウン（引き下げ）時に電界を制御するための３つの手法を図１Ａ〜図１Ｃで説明する。３つのモード間の相違点は、駆動時において膜が強制される形状である。３つの場合において、電圧が最も高い駆動電極（即ち、「制御電極」）の上部に余分なギャップが存在している。駆動電極の上でのギャップの深さは、図１Ｂにおいてプレート曲げストッパおよびＲＦストッパの高さとほぼ均等であり、あるいは、図１Ａおよび図１ＣにおいてＲＦストッパの高さとプレート曲げストッパの間の距離であり、電界を著しく低下させ、そして、制御電極の上で接触によって相互作用する代わりに、得られた下向き力がＲＦ電極によって相互作用できるようにサイズ設計される。ギャップの深さは、（増加したギャップに起因して）駆動電圧を著しく増加させることなく、平均電界が３ＭＶ／ｃｍ未満になるように選択される。駆動電極の上でのギャップは、図１Ａ〜図１Ｃに示すように、ウエハプロセスによって幾つかの方法で達成できる。一例が、ＲＦ電極の上の誘電体を保護するマスクを用いて、駆動電極の上で誘電体をエッチングすることである。除去した誘電体の厚さは、ギャップの深さを決定する。他の手法は、ＲＦ電極の上で誘電体スタック間に挟まれた浮遊(floating)金属を挿入することである。ＲＦ電極の上での浮遊金属の厚さは、駆動電極の上でのギャップの深さを決定する。第３の手法は、ＲＦ電極の上に余分な誘電体層を堆積してパターン化することであり、これにより駆動電極の上での等価ギャップを生成する。
【００１６】
図１Ａ〜図１Ｃは、ＲＦストッパおよびプレート曲げストッパの高さ組合せを用いた電界制御方法を示す。図１Ａは、膜が笑顔(smile)の形状に着地を強制される様子を示す。ＲＦストッパが、プレート曲げストッパよりも短い距離で基板上方に延びているためである。図１Ｂは、膜が平坦に着地している様子を示す。プレート曲げストッパが、ＲＦストッパと同じ距離で基板上方に延びているためである。図１Ｃは、膜が、しかめ面(frown)の形状に着地を強制される様子を示す。ＲＦストッパが、プレート曲げストッパよりも長い距離で基板上方に延びているためである。
【００１７】
電界は、デジタル可変キャパシタの上部動作においても減少すべきである。図２Ａ、図２Ｂ、図３Ａおよび図３Ｂは、それついての２つの手法を示す。図２Ａと図２Ｂは、上部バンプ／ストッパが、電界を減少させるために用いられる手法を示しており、バンプ／ストッパが、電圧が印加されていない領域（即ち、誘電体プラグ）に着地するように上部電極がパターン化されており、電界が低くなるようにしている。図２Ａは、上部バンプを備えた上部電極およびパターン化上部電極について電界制御実装の平面図であり、図２Ｂは断面図である。図２Ａと図２Ｂに示すように、膜は、そこから延びる、上部電極に形成された誘電体プラグに着地しているストッパを有する。こうしてストッパおよび誘電体プラグの両方が、戦略的に配置される。ストッパが、膜ではなく、基板上に存在している図１Ａ〜図１Ｃと比べて、図２Ａと図２Ｂにおいて、ストッパは膜の上にある。図１Ａ〜図１Ｃおよび図２Ａ〜図２Ｂは、ストッパが基板上に存在し（図１Ａ〜図１Ｃのように）、そして、膜が基板から離れて上部電極に向けて移動する場合は（図２Ａ〜図２Ｂのように）、ストッパが膜の上に存在するように、組合せ可能であることが想定される。
【００１８】
図３Ａと図３Ｂは、膜の下側層が、アンカーから延びる上側層に衝突する手法を示す。これは、両者間にギャップを強制することによって、膜が、屋根（図３Ｂでは上部電極として示す）と接触するのを防止している。この設計特徴への追加は、上部バンプ／ストッパ及び／又はパターン化電極（図２Ａ〜図２Ｂに示すように）の使用であり、もし膜が接触したとしても、接触が生ずる場所は低電圧／電圧ゼロの領域であり、電界を減少させる。図３Ａは、上側アンカー層で停止する下側格子縞(waffle)層の平面図であり、図３Ｂは断面図である。図１Ａ〜図１Ｃ、図２Ａ〜図２Ｂおよび図３Ａ〜図３Ｂは、ストッパが基板上に存在し（図１Ａ〜図１Ｃのように）、そして、膜が基板から離れて上部電極に向けて移動する場合は（図２Ａ〜図２Ｂおよび図３Ａ〜図３Ｂのように）、ストッパが膜の上に存在するように（図２Ａ〜図２Ｂのように）、そして、ストッパがアンカーの上側層の上に存在するように（図３Ａ〜図３Ｂのように）、組合せ可能であることが想定される。
【００１９】
この手法の起こり得る問題（上部動作および下部動作に適用可能）を図４に示す。この場合、膜は制御電極に崩壊しており、大きな電界が崩壊した場所に存在しており、デバイスの信頼性を損ない、相互変調性能を低下させる（ＲＦ電極の上部にギャップ生成）。この問題の解決法を図５に示しており、膜に沿って設置されたバンプが、動作電圧と崩壊電圧との間のマージンが充分に大きく、そして、ＲＦ電極の上に生成されるギャップを最小化するのを確保している。
【００２０】
ストッパの領域において電界を減少させるためには、制御電極をこれらのストッパの下部から除去すべきである。バンプおよびストッパは、図１３に示すように、（１）接地した電極の上方、（２）金属の浮遊電極ピースの上方、または（３）誘電体の上で制御電極から離れるように、設置できる。オプション（１）と（３）は、バンプでの電界を減少させる。オプション（２）は、バンプ／ストッパの高さの上に良好な制御を得るために用いられる。
【００２１】
ＲＦ  ＭＥＭＳ可変キャパシタでの電界を制御する利点がある。特に、誘電体は、高い電界下で応力を受けることがない。さらに、デバイスの信頼性が著しく改善する。しかしながら、プルイン（引き込み）エリアでの余分なギャップは、膜が垂れ下がり、最終的に、制御電極へ着地することを許容し、従って、ＲＦギャップが変化して、相互変調性能を低下させるが、制御電極に沿ったスタブ／バンプの追加は、この問題を軽減することになる。
【００２２】
図６Ａ〜図６Ｄは、ＭＥＭＳ可変キャパシタの簡略化した製造プロセスを示すもので、誘電体を備えた電極を平坦化するＣＭＰを行った後、凹み問題およびバンプが現れる。ＴＥＭ画像を図１２Ａに示しており、この問題を確認している。これらのバンプは、図７に示すように、制御電極の上に堆積した誘電体層に転移し、誘電体でのこれらの特徴は、膜がＲＦ電圧下で歪むのを許容し、これは相互変調性能を低下させる。
【００２３】
ここで議論するように２つの解決法がある。１つの解決法は、スロット（溝埋め込み）ＲＦおよび制御電極を利用することである。他の解決法は、バンプをエッチングすることである。
【００２４】
図６Ａ〜図６Ｄに示すように、基板が、そこに配置された２つの制御電極およびＲＦ電極を有し、その上に誘電体層が形成される。誘電体層は、制御電極およびＲＦ電極を露出させるように、ＣＭＰプロセスまたは他のテクニック、例えば研削(grinding)を用いて研磨してもよい。その際、バンプ／ストッパが電極の上面エッジにおいて形成される。バンプ／ストッパは、誘電体材料で形成される。その後、他の誘電体層をその上に堆積してもよく、その際、バンプ／ストッパが今堆積した誘電体層に存在しないように、バンプ／ストッパは存続する。その後、犠牲層をその上に形成してもよく、膜をその上に形成してもよい。犠牲層は、最終的に除去されて、その結果、膜は、誘電体層から離れた位置から誘電体層と接触した位置に移動できる。膜は、電気バイアスが制御電極に印加された場合、移動するようになる。さらに、膜は、歪むことがあり（図７に示すように）、ＲＦ電圧をＲＦ電極に印加している。
【００２５】
（スロット（溝埋め込み）ＲＦおよび制御電極）
図８Ａ〜図８Ｄに示すスロットＲＦおよび制御の解決法は、バンプ間の膜の剛性(stiffness)を増加させることをベースとしており、これは、２つの連続したバンプ間の距離を短縮化することによって達成できる。電極の溝埋め込みは、この解決法を提供する。２つの連続したバンプ間の膜区画が、図９に示すように短縮され、従って、所定の電圧での歪みが、バンプ間のより大きな距離を用いた設計より小さい。
【００２６】
図８Ａ〜図８Ｄに示すように、基板が、そこに配置された２つのスロット制御電極およびスロットＲＦ電極を有し、誘電体層がその上に形成される。電極は、「溝埋め込み」式であり、単一の大型電極ではなく、電極は、誘電体材料によって隔離された幾つかのより小型なピースに分割される。誘電体層は、スロット制御電極およびスロットＲＦ電極を露出させるように、ＣＭＰプロセスまたは他のテクニック、例えば研削(grinding)を用いて研磨してもよい。その際、バンプ／ストッパがスロット電極の上面エッジにおいて形成される。バンプ／ストッパは、誘電体材料で形成される。その後、他の誘電体層をその上に堆積してもよく、その際、バンプ／ストッパが今堆積した誘電体層に存在しないように、バンプ／ストッパは存続する。その後、犠牲層をその上に形成してもよく、膜をその上に形成してもよい。犠牲層は、最終的に除去されて、その結果、膜は、誘電体層から離れた位置から誘電体層と接触した位置に移動できる。膜は、電気バイアスが制御電極に印加された場合、移動するようになる。さらに、膜は、歪むことがあり（図９に示すように）、ＲＦ電圧をスロットＲＦ電極に印加している。
【００２７】
図１４Ａ〜図１４Ｄは、ＡＣ浮遊(floating)制御電極とのＲＦ信号の結合によって、相互変調歪みを制限するための、減少した電界設計を利用した設計を示す。図１４Ａは、下部電極に印加された閾値電圧でのＭＥＭＳデバイスの理想的な条件を示し、膜は、ＲＦ電極ストッパの上で完全に平坦である。閾値静電気力Ｆｔが、膜の復元力と完全にバランスがとれているからである。制御電極に印加されるある過電圧が、安定した動作で常に印加されるため、この条件は、実際には生じない。この状況を図１４Ｂに示す。印加された過電圧に起因した余分な静電気力Ｆｏが、制御電極の上で膜の垂れ下がりを生じさせ、その結果、ＲＦストッパの上で膜の上昇を生じさせる。図１４Ｃにおいて、ＲＦパワーが印加され、ＲＭＳ（二乗平均平方根）電圧に起因したある有効静電気力Ｆｒｆが、ＲＦストッパの上で膜に印加されようになる。接触点周りのトルク効果が、制御電極の上で膜に逆方向の力Ｆ’ｒｆを発生し、その結果、膜はより平坦になる。ＲＦパワーの結果として、こうした膜の変形が相互変調歪みの起源である。それが、キャパシタンスを変調するからである。図１４Ｄにおいて、設計は、駆動電極とのＲＦパワーの一部の容量結合を提供する。これは、直列抵抗を用いることによってＡＣ浮遊(floating)になる。この結合したＡＣ信号は、制御電極Ｆｃの上で静電気力を発生し、接触点周りのトルクに起因して、ＲＦストッパの上で逆方向の力Ｆ’ｃを発生する。この力は、ＲＦパワーによって生じた変形を部分的に補償し、即ち、膜の変形は制限され、相互変調歪みも減少する。
【００２８】
図１５は、バイアス抵抗および結合キャパシタの使用を利用した設計を示すもので、ＲＦ電極の領域における膜にＤＣ力を印加するのを促進し、膜をＲＦ電極と密接に接触するように引き寄せて、相互変調歪みを制限する。
【００２９】
バイアス抵抗Ｒｒｆは、ＲＦ信号の隔離を提供するとともに、結合キャパシタＣｒｆは、ＲＦ信号がＭＥＭＳ可変キャパシタデバイスのＲＦ電極と結合できるようにする。ＤＣバイアス電圧のＲＦ電極への印加は、膜をＲＦ電極と密接に接触するように引き寄せる静電気力Ｆｄｃを生じさせる。このことは、印加されたＲＦパワーを用いてキャパシタンスがさらに変調しないことを確保し、これは相互変調歪みを改善する。
【００３０】
（バンプのエッチング除去）
バンプのエッチングは、問題を完全に除去する。図１０Ａ〜図１０Ｅでのプロセス説明は、エッチング工程が、どのようにして膜の下方にある構造物をきれいに／平坦にするかを示しており（図１１）、従って、ＭＥＭＳデジタル可変キャパシタの相互変調性能が改善する。スロットＲＦ電極および制御電極の両方およびエッチングが組合せで使用できることは想定される。図１２Ｂは、エッチング手法を用いた後のＴＥＭ結果を示す。
【００３１】
図１０Ａ〜図１０Ｅに示すように、基板が、そこに配置された２つの制御電極およびスロットＲＦ電極を有し、誘電体層がその上に形成される。誘電体層は、制御電極およびＲＦ電極を露出させるように、ＣＭＰプロセスまたは他のテクニック、例えば研削(grinding)を用いて研磨してもよい。その際、バンプ／ストッパがスロット電極の上面エッジにおいて形成される。バンプ／ストッパは、誘電体材料で形成される。次に、誘電体エッチングプロセスが生じ、誘電体層を制御電極およびＲＦ電極より低いレベルにさらにエッチングする。エッチングは、バンプ／ストッパも除去する。その後、他の誘電体層をその上に堆積してもよく、その際、誘電体層は、コンフォーマル（等角）に堆積され、その結果、誘電体層は、ＲＦ電極および制御電極の上でほぼ平面的になる。その後、犠牲層をその上に形成してもよく、膜をその上に形成してもよい。犠牲層は、最終的に除去されて、その結果、膜は、誘電体層から離れた位置から誘電体層と接触した位置に移動できる。膜は、電気バイアスが制御電極に印加された場合、移動するようになる。それが基板に向けて移動した場合、膜は、制御電極およびＲＦ電極の上に配置された誘電体層に対してほぼ平坦に静止するようになる。こうして、ＲＦ電圧をＲＦ電極に印加した場合、膜の歪みがほとんどまたは何も生じなくなる（図１１に示すように）。
【００３２】
上記説明は本発明の実施形態に関するものであるが、本発明の別の追加の実施形態がその基本的範囲から逸脱することなく考案でき、その範囲は添付の請求項によって決定される。
【図１Ａ】
2014529911.tif 000003
【図１Ｂ】
2014529911.tif 000004
【図１Ｃ】
2014529911.tif 000005
【図２Ａ】
2014529911.tif 000006
【図２Ｂ】
2014529911.tif 000007
【図３Ａ】
2014529911.tif 000008
【図３Ｂ】
2014529911.tif 000009
【図４】
2014529911.tif 000010
【図５】
2014529911.tif 000011
【図６Ａ】
2014529911.tif 000012
【図６Ｂ】
2014529911.tif 000013
【図６Ｃ】
2014529911.tif 000014
【図６Ｄ】
2014529911.tif 000015
【図７】
2014529911.tif 000016
【図８Ａ】
2014529911.tif 000017
【図８Ｂ】
2014529911.tif 000018
【図８Ｃ】
2014529911.tif 000019
【図８Ｄ】
2014529911.tif 000020
【図９】
2014529911.tif 000021
【図１０Ａ】
2014529911.tif 000022
【図１０Ｂ】
2014529911.tif 000023
【図１０Ｃ】
2014529911.tif 000024
【図１０Ｄ】
2014529911.tif 000025
【図１０Ｅ】
2014529911.tif 000026
【図１１】
2014529911.tif 000027
【図１２Ａ】
2014529911.tif 000028
【図１２Ｂ】
2014529911.tif 000029
【図１３】
2014529911.tif 000030
【図１４Ａ】
2014529911.tif 000031
【図１４Ｂ】
2014529911.tif 000032
【図１４Ｃ】
2014529911.tif 000033
【図１４Ｄ】
2014529911.tif 000034
【図１５】
2014529911.tif 000035
【国際調査報告】
2014529911.tif 000036