(57)【要約】スイッチング電源（１００）は、如何なる追加のトランジスタも伴わずに自励発振及び過電流保護の両方を提供する単一のパワースイッチングＭＯＳＦＥＴ（Ｑ１）を有する。ＭＯＳＦＥＴの正フィードバック経路に含まれている変圧器（Ｔｒ１）は、タップ付（中間端子１０３）単巻変圧器巻線を有する。ＭＯＳＦＥＴのソース端子（１０３）は、タップ付単巻変圧器（Ｔｒ１）の第１の巻線（ｎ１）と第２の巻線（ｎ２）との間の接合端子に電流制限抵抗（Ｒ２）を介して結合されている。第１の巻線は変圧器の一次巻線を形成し、第２の巻線はＭＯＳＦＥＴのゲート端子に結合されて、再生フィードバック経路を形成する。第２の巻線は、正フィードバック経路で如何なる別個のキャパシタも必要としないようゲート端子に直流（ＤＣ）結合されている。
2011505116.tif 000002
【特許請求の範囲】
【請求項１】
入力供給電圧源と、
負荷に結合され、該負荷に電圧を加える変圧器と、
前記変圧器に結合されているソース端子及び前記入力供給電圧源に結合されているドレイン端子を有するスイッチングパワーＭＯＳＦＥＴであって、前記変圧器に磁気エネルギを蓄えるランプ電流を生成し、当該ＭＯＳＦＥＴが導通する場合に、当該ＭＯＳＦＥＴのスイッチング周期の第１の部分の間、再生フィードバック様態で単巻変圧器動作によって前記変圧器を介して当該ＭＯＳＦＥＴのゲート端子へ結合されている当該ＭＯＳＦＥＴの前記ソース端子で電圧を生じさせるＭＯＳＦＥＴと、
前記ランプ電流の電流経路内に結合される電流サンプリング抵抗であって、当該抵抗においてランプ変性電圧を生じさせ、前記ＭＯＳＦＥＴのターンオフ閾電圧に達するまで当該抵抗での電圧に従って前記ＭＯＳＦＥＴの導電性を低下させ、これにより、前記ＭＯＳＦＥＴの前記ターンオフ閾電圧に達する場合に、前記ソース端子の電圧は、前記ＭＯＳＦＥＴが前記スイッチング周期の第１の部分の終わりに非導通状態となるまで、変性フィードバック様態で変化し、前記ＭＯＳＦＥＴは、前記蓄えられた磁気エネルギから生成される発振共振電圧が前記スイッチング周期の続く第２の部分の終わりに再び前記ＭＯＳＦＥＴを導通状態とするまで、非導通状態のままである電流サンプリング抵抗と
を有する電源。
【請求項２】
前記ソース端子は、直流信号経路を形成するよう前記変圧器の第１の巻線を介して前記ゲート端子に結合される、請求項１記載の電源。
【請求項３】
前記第１の巻線は、直流レベルシフタを介して前記ゲート端子に結合される、請求項２記載の電源。
【請求項４】
前記レベルシフタはツェナーダイオードを有する、請求項３記載の電源。
【請求項５】
前記変圧器は、前記ゲート端子に結合されている第１の変圧器巻線と、前記単巻変圧器動作を提供するよう接合端子を介して前記第１の巻線に結合されている第２の変圧器巻線とを有し、
前記抵抗は、前記ソース端子と前記接合端子との間に結合されている、請求項１記載の電源。
【請求項６】
前記抵抗は、前記ＭＯＳＦＥＴでの過電流に対する保護を提供する、請求項１記載の電源。
【請求項７】
前記ＭＯＳＦＥＴは、自励発振及び過電流保護の両方を提供する、信号経路における単一アクティブ要素を形成する、請求項１記載の電源。
【請求項８】
前記ＭＯＳＦＥＴに結合され、当該電源の出力を調整する第２のトランジスタを更に有する、請求項１記載の電源。
【請求項９】
入力供給電圧源と、
負荷に結合され、該負荷に電圧を加える変圧器であって、単巻変圧器動作を提供するよう第１の変圧器巻線及び第２の変圧器巻線を有する変圧器と、
前記第１の巻線と前記第２の巻線との間の接合端子に結合されているソース端子、前記入力供給電圧源に結合されているドレイン端子、及び前記接合端子から遠い前記第１の巻線の端子に結合されているゲート端子を有し、自励発振を生じる再生フィードバック様態を形成し、これにより、前記ソース端子は、前記第１の巻線を介して前記ソース端子と前記ゲート端子との間で直流信号経路を形成するよう前記単巻変圧器動作によって前記ゲート端子へ結合されるスイッチングパワーＭＯＳＦＥＴであって、前記自励発振を提供する、信号経路における単一アクティブ要素を形成するＭＯＳＦＥＴと
を有する電源。
【請求項１０】
前記ソース端子と前記接合端子との間に結合される電流サンプリング抵抗を更に有する、請求項９記載の電源。
【請求項１１】
前記第１の巻線は、直流レベルシフタを介して前記ゲート端子に結合されている、請求項９記載の電源。
【請求項１２】
前記レベルシフタはツェナーダイオードを有する、請求項１１記載の電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関する。
【背景技術】
【０００２】
個別部品を用いるスイッチング電源は、通常、少なくとも２つのトランジスタにより構成される。１つのトランジスタは、そのトランジスタ主電流経路と直列に結合されている変圧器の一次巻線における電流を切り替えるのに使用される。もう１つのトランジスタは、第１のトランジスタでの過電流保護を提供するのに使用される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
アクティブ素子としてのパワースイッチング金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）によりスイッチング電源を形成することが望ましく、これにより、如何なる追加のアクティブ素子も用いることなく、自励発振及び過電流保護の両方がＭＯＳＦＥＴによって提供される。
【０００４】
発明特徴を達成することにおいて、ＭＯＳＦＥＴの正フィードバック経路に含まれる変圧器は、タップ付単巻変圧器巻線を有する。ＭＯＳＦＥＴのソース端子は、タップ付単巻変圧器巻線の第１及び第２の巻線の間の接合端子に電流制限又はサンプリング抵抗を介して結合されている。第１の巻線は変圧器の一次巻線を形成し、第２の巻線はＭＯＳＦＥＴのゲート端子に結合されて、再生フィードバック（regenerative  feedback）経路を形成する。
【０００５】
他の発明特徴を達成することにおいて、第２の巻線は、正フィードバック経路で如何なる個別のキャパシタも必要としないようゲート端子に直流（ＤＣ）結合されている。
【課題を解決するための手段】
【０００６】
本発明の一側面を具現する電源は、入力供給電圧源を有する。変圧器は負荷に結合されており、該負荷に電圧を加える。スイッチングパワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、変圧器に結合されているソース端子と、入力供給電圧に結合されているドレイン端子とを有する。変圧器に磁気エネルギを蓄えるランプ電流が生成される。このランプ電流は、ＭＯＳＦＥＴのソース端子で電圧を生じさせる。発生したソース端子電圧は、ＭＯＳＦＥＴが導通する場合に、ＭＯＳＦＥＴのスイッチング周期の第１の部分の間、再生フィードバック様態で単巻変圧器動作によって変圧器を介してＭＯＳＦＥＴのゲート端子に結合される。電流サンプリング抵抗は、当該抵抗でランプ変性電圧（ramping  degenerative  voltage）が発生するようランプ電流の電流経路内に結合されて、ＭＯＳＦＥＴのターンオフ閾電圧に達するまで抵抗器電圧に従ってＭＯＳＦＥＴの導電性を低下させる。ＭＯＳＦＥＴのターンオフ閾電圧に達すると、ソース端子電圧は変性フィードバック（degenerative  feedback）様態で変化する。ソース端子電圧の変化は、ＭＯＳＦＥＴのゲート端子が周期部分の終わりに非導通状態となるまで続く。ＭＯＳＦＥＴは、スイッチング周期の続く第２の部分の終わりに、蓄えられた磁気エネルギから生成される発振共振電圧が再びＭＯＳＦＥＴを導通状態とするまで、非導通状態のままである。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態を表す。
【図２】図１の配置における対応する波形を提供する。
【図３】本発明の第２実施形態を表す。
【発明を実施するための形態】
【０００８】
図１は、スイッチング電源１００を表す。スイッチングパワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）Ｑ１は、入力供給電圧Ｖｉｎに結合されたドレイン端子１０１を有する。供給電圧Ｖｉｎは、フィルタキャパシタＣ１によってフィルタ処理され又はデカップリングされる。ＭＯＳＦＥＴＱ１のソース端子１０２は、変圧器Ｔｒ１の巻線ｎ１及び巻線ｎ２の間に結合されている変圧器タップ又は中間端子１０３に電流制限又はサンプリング抵抗Ｒ２を介して結合されている。巻線ｎ１及びｎ２は、単巻変圧器動作（auto-transformer  action）を提供する。変圧器Ｔｒ１は、０．１ｍｍの空隙を有してコアＥ１６タイプによって形成される。巻線ｎ１は１３０巻及び１９０ｍＨのインダクタンスを有する。巻線ｎ２は１６巻及び２．８ｍＨを有する。変圧器Ｔｒ１の巻線ｎ３は８巻及び０．７ｍＨのインダクタンスを有する。
【０００９】
ドレイン電流Ｉ１の主電流経路は、ドレイン端子１０１、ソース端子１０２及び電流制限抵抗Ｒ２を含む。電流Ｉ１は、ＭＯＳＦＥＴＱ１が導通する場合に流れ、変圧器Ｔｒ１に磁気エネルギを蓄える。ＭＯＳＦＥＴＱ１が導通する場合に、ソース電圧Ｖｓは抵抗Ｒ２を介して端子１０３に結合され、巻線ｎ１及びｎ２の単巻変圧器動作によって巻線ｎ２で電圧Ｖ（ｎ２）を発生させる。
【００１０】
発明特徴を達成することにおいて、ソース端子１０２は、巻線ｎ２及びツェナーダイオードＤ１を介してＭＯＳＦＥＴＱ１のゲート端子１０５に直流（ＤＣ）結合される。ツェナーダイオードＤ１はブレイクダウンモードで動作し、ＤＣ電圧レベルシフトを提供する。それによって、有利に、端子１０２及び１０５の間の信号経路には個別のカップリングキャパシタが必要とされない。
【００１１】
図２ａ、２ｂ、２ｃ及び２ｄは、図１の電源１００を説明するのに有用な対応波形を与える。図２ａ、２ｂ、２ｃ、２ｄ及び１における同じ符号及び数字は、同じ物品又は機能を示す。
【００１２】
図２ａ〜２ｄのスイッチング周期時間Ｔの時点Ｔ１で、図１のゲート端子１０５及び変圧器中間端子１０３の間に現れる、図２に示される共振電圧Ｖｇｔは、ＭＯＳＦＥＴＱ１のターンオン閾電圧に達し、以下で説明されるようにＭＯＳＦＥＴＱ１の導通を開始する。結果として、電圧Ｖｓは、巻線ｎ２に巻線ｎ１を介して単巻変圧器動作によって再生フィードバック様態で変圧器結合され、巻線ｎ２で電圧Ｖ（ｎ２）を生じさせる。電圧Ｖ（ｎ２）は、ＭＯＳＦＥＴＱ１の導電性を強め、ＭＯＳＦＥＴＱ１を完全に導通させる。結果として、立ち上がり電流Ｉ１が、図２ｃの周期時間Ｔ１の間隔Ｔ１〜Ｔ２の間、生成される。
【００１３】
図１の電流サンプリング抵抗Ｒ２は、電流制限抵抗Ｒ２で対応する立ち上がり変性電圧Ｖ（Ｒ２）を生じさせ、この電圧は、図１のゲート端子１０５とソース端子１０２との間に形成されるゲート−ソース間キャパシタンスＣｇｓに現れる電圧Ｖｇｓを変化させる。間隔Ｔ１−Ｔ２の間、電圧Ｖ（Ｒ２）は、図２ｃの電流Ｉ１が更に増大するにつれて、漸進的にＭＯＳＦＥＴＱ１の導電性を低下させる。図２ｂの時点Ｔ２で、抵抗Ｒ２及び電流Ｉ１の値によって決定される図１のＭＯＳＦＥＴＱ１の導電閾値に達する。結果として、図２ａの電圧Ｖｓは下がり始める。
【００１４】
他の発明特徴を達成することにおいて、電圧Ｖｓの低下は、ＭＯＳＦＥＴＱ１が図２ｃの時点Ｔ３で非導通状態となるまで、変性フィードバック様態で、図１の巻線ｎ２に現れる電圧Ｖ（ｎ２）及び電圧Ｖｇｔの対応する低下を引き起こす。このようにして、有利に、ＭＯＳＦＥＴＱ１は、過電流保護信号経路で単一アクティブ要素を形成し、自励発振及び過電流保護の両方を提供する。従来のスナバ回路網１１０は、図２ａの時点Ｔ２を起点として、スナバ回路網機能を実行するよう端子１０３に結合される。
【００１５】
電流Ｉ１を巻線ｎ１に流す結果として、図１の変圧器Ｔｒ１に蓄えられている磁気エネルギは、整流器ダイオードＤ２のターンオン及び出力電流Ｉ２の発生を引き起こす極性及び大きさにおいて変圧器Ｔｒ１の二次巻線ｎ３で図１のフライバック電圧Ｖ（ｎ３）を生成する。図２ｄの電流Ｉ２は、図１の出力フィルタキャパシタＣ２を充電し、感電の危険性に対して巻線ｎ１及びｎ２から変圧器Ｔｒ１によって分離される出力供給電圧Ｖｏｕｔを生じさせる。
【００１６】
ＭＯＳＦＥＴＱ１は、図２ｃの周期時間の続く間隔Ｔ３〜Ｔ５の間、非導通状態のままである。図２ｄの時点Ｔ４で、図１のダイオードＤ２は非導通状態となる。結果として、変圧器Ｔｒ１に蓄えられている残りのエネルギは、図２ｂの電圧Ｖｇｔで発振共振電圧部分１６０を生じさせる。図２ｂの時点Ｔ５で、立ち上がり電圧Ｖｇｔにより、ゲート−ソース間電圧Ｖｇｓは図１のＭＯＳＦＥＴＱ１の閾値を超え、次の周期を開始するために図２ｃの間隔Ｔ３〜Ｔ５の終わりに、ＭＯＳＦＥＴＱ１を導通させる。
【００１７】
起動時に、ゲート端子１０５に結合されている図１の起動抵抗Ｒ１は、ＭＯＳＦＥＴＱ１がオンするまで、寄生ゲートキャパシタンスＣｇｓに充電する電流を生成する。抵抗Ｒ１は起動のためにのみ必要とされ、その値はメガオームレンジであってよい。電流Ｉ１が変圧器Ｔｒ１の巻線ｎ１に流れ始める場合に、電圧Ｖ（ｎ２）は巻線ｎ２で下がる。電圧Ｖ（ｎ２）は電圧Ｖｇｔの増大を引き起こし、先に説明されたのと同じように、再生フィードバック様態でＭＯＳＦＥＴＱ１のターンオンをサポートする。電圧Ｖｏｕｔに結合されている、抵抗Ｒ３、基準電圧生成ツェナーダイオードＤ３及び光カプラＵ１の発光素子を含む直列配置は、二次側調整を提供する。ダイオードＤ３は、電圧Ｖｏｕｔが６Ｖの閾電圧を上回る場合に導通し始める。結果として、光カプラＵ１は、電圧Ｖｏｕｔが６Ｖを下回るレベルに低下するまでＭＯＳＦＥＴＱ１がオンされることを防ぐように、電圧Ｖｇｓをクランプする。効率は６０％であり、従って、１ワット又はそれ以下の出力を有する他の電力供給の範囲内にある。
【００１８】
図３は、ステップダウンコンバータである本発明の第２実施形態を形成する電源１００’を表す。図３及び１における同じ符号及び数字は、同じ物品及び機能を示す。フリーホイール又はキャッチ・ダイオードＤ４’は、ダイオードＤ１’のアノードに結合されている。巻線ｎ２’はエンド端子１１１’を有する。エンド端子１１１’は、ダイオードＤ１’及びＤ４’に対する接合端子を形成する。巻線ｎ１’はエンド端子１１２’を有する。エンド端子１１２’は、キャパシタＣ２’と抵抗Ｒ３’との間の接合端子を形成する。単一のトランジスタＱ１’は、図１に関して記載されたように、自律的に発振する。変圧器Ｔｒ１’は、真っ直ぐな円筒ロッドを有するコアによって形成される。巻線ｎ１’は７０巻及び５０ｍＨのインダクタンスを有する。巻線ｎ２’は１５巻及び２．５ｍＨのインダクタンスを有する。
【図１】
2011505116.tif 000003
【図２】
2011505116.tif 000004
【図３】
2011505116.tif 000005
【国際調査報告】
2011505116.tif 000006
2011505116.tif 000007