(57)【要約】  本発明は複数の相変化メモリセルを備える相変化メモリ装置に関し、各セルは第１電極と第２電極との間に導電的に結合された相変化材料を備え、相変化メモリ装置のプログラミングサイクルにおいて相変化材料に所定の極性のリセットパルスを加えるように構成され、更に、前記第１電極及び第２電極に結合され、最初の数のプログラミングサイクルにおいて対応するセルにリセット電流パルスが供給された後に、次の数のプログラミングサイクルにおいて対応するセルに供給されるリセット電流パルスの極性を逆転するように構成されたコントローラを備える。本発明はこのようなメモリ装置を制御する方法にも関する。
2011524061.tif 000002
【特許請求の範囲】
【請求項１】
複数の相変化メモリセルを備え、各セルは第１電極と第２電極との間に導電的に結合された相変化材料を備え、相変化メモリ装置のプログラミングサイクルにおいて相変化材料に所定の極性のリセットパルスを加えるように構成され、
更に、前記第１電極及び第２電極に結合され、最初の数のプログラミングサイクルにおいて対応するセルにリセット電流パルスが供給された後に、次の数のプログラミングサイクルにおいて対応するセルに供給されるリセット電流パルスの極性を逆転するように構成されたコントローラを備える、
相変化メモリ装置。
【請求項２】
前記コントローラに結合され、前記第１電極に結合された導線に供給されるリセット電流パルスの数を計数するカウンタを更に備え、前記コントローラは前記計数が所定値に到達するときリセット電流パルスの極性を反転するように構成されている、請求項１記載の相変化メモリ装置。
【請求項３】
前記カウンタは、対応する相変化メモリ素子のリセット回数を計数するように構成されている、請求項２記載の相変化メモリ装置。
【請求項４】
コントローラに結合された、前記相変化材料の抵抗値を測定する回路を更に備え、前記コントローラは、前記相変化材料のセット状態の結晶状態又はアモルファス状態の測定抵抗値が所定値より低下するとき、リセット電流パルスの極性を反転するように構成されている、請求項１記載の相変化メモリ装置。
【請求項５】
前記コントローラは、前記相変化材料の結晶状態又はアモルファス状態の測定抵抗値が他の所定値まで回復されるまで、前記反転極性のリセット電流パルスを供給するように構成されている、請求項４記載の相変化メモリ装置。
【請求項６】
前記コントローラは、対応するセルの各書き込みサイクル後にリセット電流パルスの極性を反転するように構成されている、請求項１記載の相変化メモリ装置。
【請求項７】
複数の相変化メモリセルを備え、各セルは第１電極と第２電極との間に導電的に結合された相変化材料を備え、相変化メモリ装置のプログラミングサイクルにおいて相変化材料に所定の極性のリセットパルスを加えるように構成され、
更に、前記第１電極及び前記第２電極結合され、前記相変化メモリセルに双極性リセット電流パルスを供給するように構成されたコントローラを備える、
相変化メモリ装置。
【請求項８】
前記相変化メモリセルは、前記相変化メモリ装置の前記第１電極とビットラインとの間に結合されたイネーブルトランジスタを備え、前記イネーブルトランジスタは前記相変化メモリ装置のワードラインに結合されたゲートを備える、請求項１〜７のいずれかに記載の相変化メモリ装置。
【請求項９】
請求項１〜８のいずれかに記載の相変化メモリ装置を備える集積回路。
【請求項１０】
複数の相変化メモリセルを備え、各セルは第１電極と第２電極との間に導電的に結合された相変化材料を備える相変化メモリ装置を制御する方法であって、該方法は、
相変化メモリセルのプログラミングサイクル中に前記相変化材料に所定の極性のリセット電流パルスを供給するステップ、及び
複数のプログラミングサイクル後のプログラミングサイクル中に供給されるリセット電流パルスの極性を反転させるステップ、
を備える方法。
【請求項１１】
前記第１電極に供給されるリセット電流パルスの数を計数するステップを更に備え、前記極性反転ステップは前記計数が所定値に到達した後に実行される、
請求項１０記載の方法。
【請求項１２】
前記計数ステップは前記相変化メモリセルに供給されるプログラミングサイクルの数を計数する、請求項１１記載の方法。
【請求項１３】
前記相変化メモリセルの相変化材料の抵抗値を測定するステップを更に備え、前記相変化材料の結晶状態又はアモルファス状態の測定抵抗値が所定値より低下したときに前記極性反転ステップが実行される、請求項１０記載の方法。
【請求項１４】
前記測定抵抗値が他の所定値に回復したとき極性反転リセットパルスを供給するステップを更に備える、請求項１３記載の方法。
【請求項１５】
前記極性反転ステップは各プログラミングサイクル後に実行される、請求項１０記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の相変化メモリセルを備え、各セルは第１電極と第２電極との間に導電的に結合された相変化材料を備え、相変化材料に所定の極性のリセットパルスを供給するように構成された相変化メモリ装置に関する。
【０００２】
本発明は、このような相変化メモリを制御する方法にも関する。
【背景技術】
【０００３】
相変化メモリ（ＰＣＭ）装置は、永久電源を必要とすることなくデータを保持できるために、半導体の分野で大いに注目されている。ＰＣＭ装置はこの点で広く採用されているフラッシュメモリ装置に匹敵する。しかし、ＰＣＭ装置はフラッシュメモリ装置より高いスイッチング速度を有するため、その高いスイッチング速度がこのようなＰＣＭ装置を備える集積回路又はこのようなＰＣＭ装置にアクセスできる集積回路の処理性能の向上を可能にするので、ＰＣＭ装置はより魅力的であると広くみなされている。
【０００４】
図１はＰＣＭセル１０の概略図を示す。ＰＣＭセルは、典型的には、ワード線２０とビット線３０との間に可変抵抗１４と直列に結合されたダイオード素子１２を備え、該ダイオード素子は一つ以上のイネーブルトランジスタを用いて実現し得る。可変抵抗は、異なる固有の抵抗率を示すアモルファス状態と結晶状態との間でスイッチし得るカルコゲニド材料からなる。
【０００５】
ＰＣＭセルを備えるメモリ装置の読み出しモードにおいて、この差がＰＣＭセルを流れる電流の大きさを測定することで所定の２進値に相関され、利用される。
【０００６】
書き込みモードにおいて、可変抵抗がカルコゲニド材料に相変化を生じさせる電流パルスに曝される。高抵抗のアモルファス状態（リセット状態と呼ばれることもある）は、典型的には、カルコゲニド材料の溶融を生じさせるのに十分な振幅を有する電流パルスにカルコゲニド材料を曝すことによって得られるが、低抵抗の結晶状態（セット状態と呼ばれることもある）は、典型的には、低振幅を有するがＰＣＭセルをリセット状態にするのに要求される電流パルスより長い持続時間を有する電流パルスにカルコゲニド材料を曝すことによって得られる。
【０００７】
ＰＣＭ装置と関連する問題の一つは、カルコゲニドを２つの状態間でスイッチするのが次第に困難になり、セットスタック故障及びリセットスタック故障を生じることである。相変化に対する材料の耐性の変化により生じるこのような故障は、例えば非特許文献１により報告されている。このような故障は典型的にはＰＣＭセルの１０６−１０９のスイッチングサイクル後に現れ始める。
【０００８】
ＰＣＭセルに供給されるパルス幅はカルコゲニド材料の寿命に影響を与え得ることも確かめられている。例えば、非特許文献２は、カルコゲニド材料としてＧｅ２Ｓｂ２Ｔｅ５を用いるバーチカルＰＣＭセルでは、リセットスイッチングの劣化の程度がＰＣＭセルのリセット状態に供給されるパルス幅に依存することを報告している。
【０００９】
非特許文献１に開示されているように、同様の挙動がラインセルにおいて観察される。このようなセルの一例を図２に示す。ラインセルは、誘電体４６により分離された第１電極４２及び第２電極４４を有し、カルコゲニド材料がこれらの電極上に設けられる。ドープＳｂ−Ｔｅカルコゲニドであるカルコゲニド材料５０は、規定の幅Ｗ、長さＬ及び厚さＴを有するライン区分５２を備える。ライン区分５２はバルクカルコゲニド区分５０より高い抵抗値を有するため、材料の相変化はライン区分５２に限定され、このようなラインセルの極めて高速のスイッチングを可能にする。このセルも、リセットスイッチングの劣化挙動、即ちセット状態の劣化挙動を示し、この劣化挙動は使用するリセット電流パルスのパルス幅に直接関連する。
【００１０】
上述したリセットスイッチング劣化のような性能劣化は明白な理由のために不所望であり、ＰＣＭ装置の長期間の信頼性に疑問があるために、ＰＣＭ装置は例えばＣＭＯＳ集積回路における主流のメモリ装置になり得ない。
【００１１】
非特許文献３は、カルコゲニド材料の原子移動により生じるＧｅ２Ｓｂ２Ｔｅ５カルコゲニド材料のセットスタック挙動はプログラミングサイクル中に修復逆極性電流パルスを周期的に導入することにより抑えることができることを開示している。しかし、この方法は、これらの修復パルスを供給する修復サイクルの実行を可能にするために装置の動作を一時的に中断しなければならない欠点を有する。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】M.H.R. Lankhorst et al. "Low-cost and nanoscale non-volatile memory concept for future silicon chips", Nature Materials, 2005(4), pages 865-866
【非特許文献２】S.Lai et al. IEDM 2003, pages 10.1.1 - 10.1.4
【非特許文献３】Lee et al. "A novel programming method to refresh a long- cycled phase change memory cell", Proceedings of the Non-Volatile Semiconductor Memory Workshop, 2008 and 2008 International Conference on Memory Technology and Design；NVSMW/ICMTD 2008, pages 46-48
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、装置性能を妥協することなくセットスタック及びリセットスタック故障に対するロバスト性を改善したＰＣＭ装置を提供することにある。
【００１４】
本発明の目的は、更に、装置性能を妥協することなくセットスタック及びリセットスタック故障に対するロバスト性が改善されるようにＰＣＭ装置を制御する方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の第１の態様によれば、相変化メモリ装置が提供され、該相変化メモリ装置は、複数の相変化メモリセルを備え、各セルは第１電極と第２電極との間に導電的に結合された相変化材料を備え、相変化メモリ装置のプログラミングサイクルにおいて相変化材料に所定の極性のリセットパルスを加えるように構成され、更に、前記第１電極及び第２電極に結合され、最初の複数回のプログラミングサイクルの間対応するセルにリセット電流パルスが供給された後に、次の複数回のプログラミングサイクルの間対応するセルに供給されるリセット電流パルスの極性を逆転するように構成されたコントローラを備える。
【００１６】
本発明は、異なるプログラミングサイクルにおいて供給されるリセットパルスの極性は反転することができ、よってプログラミングサイクルの間に修復逆極性パルスを供給する必要性を除去できるという認識に基づいている。この認識に基づく本発明のメモリ装置は修復サイクルを導入する必要なしに連続的に動作させることができるという利点を有する。本発明のメモリ装置はスタンドアロン装置にしても、集積回路内に組み込んでもよい。
【００１７】
サイクルの数は、カルコゲニド材料の劣化効果が、ＰＣＭセルの保証された適正機能がその持続時間限界に到達する点まで進行したと推測し得る理由があるときにのみ、リセット電流パルスの極性が反転されるように選択することができる。例えば、この数はシミュレーションにより得ることができる。一実施例では、相変化メモリは第１電極に結合された導線に供給されるリセット電流パルスの数を計数するカウンタを更に備え、コントローラは前記数がこの所定値に到達するときリセット電流パルスの極性を反転するように構成する。このカウンタは、例えばＰＣＭセルがアドレスされる毎にその事実を計数するものとすることができる。
【００１８】
また、カウンタは、リセット電流パルスが典型的には複数のＰＣＭセルにより共用されるビットラインなどの導線に供給される毎にその事実を計数するものとすることもできる。これは、監視下のＰＣＭセルがリセットされた回数の正確なカウントを与えない。しかし、リセット電流パルスの極性の反転は控えめに適用され、即ちカルコゲニド材料がその劣化限界に接近するずっと前に適用され、ＰＣＭセル故障の発生の危険性を低減するために、これは必ずしも不利にならない。
【００１９】
カルコゲニド材料の劣化限界は材料の抵抗値で表すこともできる。カルコゲニド材料の劣化はその抵抗値の低下で監視することができる。従って、相変化メモリは、コントローラに結合された、相変化材料の抵抗値を測定する回路を更に備え、コントローラは、相変化材料のセット状態の測定抵抗値が、典型的にはＰＣＭセルの無誤りスイッチングが保証される最低抵抗値である所定値より下に低下するとき、リセット電流パルスの極性を反転するように構成することができる。この測定抵抗値はメモリセルのセット状態抵抗値又はリセット状態抵抗値とすることができ、典型的にはセルへのセット又はリセットパルスの供給に続いて測定することができる。
【００２０】
代替実施例においては、コントローラは、リセット電流パルスの極性を対応するセルの各書き込みサイクル後に反転するように構成する。これはＰＣＭ装置上の劣化監視ハードウェアの必要性を除去する。
【００２１】
好適実施例においては、コントローラは、バイポーラリセット電流パルスを相変化メモリセルに供給するように構成する。つまり、周期的な極性反転がすべてのプログラミングサイクルにおいて与えられるように構成する。バイポーラパルスの使用は劣化速度を十分に低減するため、この実施例はセット状態の劣化を監視するために何の監視ハードウェアも必要としない利点を有する。
【００２２】
本発明のＰＣＭ装置は任意の適切な電子装置に組み込むことができる。このような電子装置は本発明の増加した寿命の恩恵を受ける。
【００２３】
本発明の別の態様によれば、複数の相変化メモリセルを備え、各セルは第１電極と第２電極との間に導電的に結合された相変化材料を備える、相変化メモリ装置を制御する方法が提供され、該方法は、相変化メモリセルのプログラミングサイクル中に相変化材料に所定の極性のリセット電流パルスを供給するステップと、複数のプログラミングサイクル後に次の複数のプログラミングサイクルのリセット電流パルスの極性を反転させるステップとを備える。これにより前述の相変化メモリ装置の寿命が長くなる。
【００２４】
本方法は、第１電極に供給されるリセット電流パルスの数を計数するステップを更に備え、前記極性を必要なときにのみ反転するために、前記計数が所定値に到達した後に前記極性反転ステップが実行されるようにすることができる。前記計数ステップは、いつリセット電流パルスの極性を反転すべきかの正確な指示を与えるために、相変化メモリセルに供給されるプログラミングサイクルを計数するものとし得る。
【００２５】
或いはまた、本方法は、相変化メモリセルの相変化材料の抵抗値を測定するステップを更に備え、相変化材料の結晶状態又はアモルファス状態の測定抵抗値が所定値より低下したときに前記極性変化ステップが実行されるようにすることもできる。相変化材料の抵抗値はカルコゲニド材料の劣化状態の別の指標であり、リセット電流パルスの適時変化に使用することができる。
【００２６】
別の実施例では、前記反転ステップは各書き込みサイクル後に実行し、カルコゲニド材料の劣化状態を監視する必要性をなくすことができる。
【図面の簡単な説明】
【００２７】
【図１】ＰＣＭセルの概念を図式的に示す。
【図２】既知のＰＣＭセルを図式的に示す。
【図３】本発明のＰＣＭの一実施例を図式的に示す。
【図４】本発明のＰＣＭの別の実施例を図式的に示す。
【図５】リセット電流パルス波形の非限定的な例を示す。
【図６】ＰＣＭセルの劣化特性に及ぼすリセット電流パルスのパルス幅の影響を示す。
【図７】ＰＣＭセルの劣化特性に及ぼすリセット電流パルスの周期的極性反転の影響を示す。
【発明を実施するための形態】
【００２８】
本発明のいくつかの実施例を添付図面を参照して非限定的実施例として以下に詳細に説明する。
【００２９】
各図は単なる概略図であり、一定の寸法非で描かれていない。また、同一もしくは類似部分を示すために全図を通して同じ符合が使用されている。
【００３０】
図３は、本発明によるＰＣＭ装置の第１の実施例を示す。非限定的な例として、図２のＰＣＭレインセルを用いて本発明の原理を説明する。しかし、ＰＣＭセルの特定のレイアウトは本発明の技術に対して決定的に重要なことではなく、他のＰＣＭアーキテクチャも等しく実行可能である点に留意されたい。
【００３１】
本発明のＰＣＭ装置のＰＣＭセルの第１電極４２は典型的にはＰＣＭセルの外部の第１導線６２に結合されるが、本発明のＰＣＭ装置のＰＣＭセルの第２電極４４は典型的にはＰＣＭセルの外部の第２導線６４に結合される。第１導線６２は第１電源レールとし、第２導線６４は第２電源レールとすることができる。
【００３２】
既知のＰＣＭ装置では、第１電源レールは典型的には固定の電位、例えば接地電位に維持されるが、第２電源レールは、ＰＣＭ装置の読み出しモードにおいてカルコゲニド材料５０の状態を決定するために、また書き込みモードにおいてカルコゲニド材料５０の状態を変化させるために、ＰＣＭセルに電流パルスを周期的に供給する。ビットラインＢＬとして使用される。このような電流パルスは任意の適切な方法で発生させることができる。
【００３３】
例えば、ビットライン６４及び第２電極４４との間にイネーブルトランジスタ６６が結合されている場合には、ＰＣＭセルを書き換えるために、イネーブルトランジスタ６６のゲートに結合されたワードラインＷＬに低振幅のパルスを供給し、同時にビットラインＢＬに高振幅の電流パルスを供給することができる。この場合には、カルコゲニド材料５０に供給すべき電流の量をビットラインＢＬに供給される電流パルスの振幅を変化させることにより変化させることができる。
【００３４】
また、ＰＣＭセルを書き換えるために、ビットラインＢＬに低振幅のパルスを供給し、同時にワードラインＷＬに高振幅の電流パルスを供給することもできる。この場合には、カルコゲニド材料５０に供給すべき電流の量をイネーブルトランジスタ６６の導電率を変化させることにより変化させることができる。例えば上記の駆動方式の組み合わせとしてもよい他の駆動方式も等しく実行可能であることに留意されたい。
【００３５】
これらの既知の駆動方式は、第１導線６２と第２導線６４との間の電位差は固定の符号（極性）であるため、カルコゲニド材料５０を流れる電流はＰＣＭセルの各プログラミングサイクルにおいて同じ方向であるという共通点を有している。例えば、第１の導線６２が接地された電源レールであり、第２導線６４が正電圧源（例えばＶdd）に接続された電源レールである場合には、ＰＣＭセルを流れる電流は常に第２電極４４から第１電極４２へ流れる。これはイオン化されたカルコゲニド材料５０の移動を生じ、この移動は、本発明者が見いだしたように、ＰＣＭセルのセットスタック及びリセットスタック故障の発生に寄与する。これは非特許文献３に開示されている逆極性リセットパルスの場合もそうであり、なぜなら、先に説明したように、これらの逆極性パルスはプログラミングサイクル中に供給されないでプログラミングサイクルの間に供給されるためである。
【００３６】
本発明のＰＣＭ装置は、カルコゲニド材料５０の移動方向を逆転させ、それによってカルコゲニド材料５０の劣化作用を少なくとも部分的に低減するために、少なくともプログラミングサイクル中にＰＣＭセルを流れる電流の方向を周期的に逆転させるように構成されたコントローラ７０を更に備える。例えば、コントローラ７０は、第１導線６２及び第２導線６４間の電圧の極性を周期的に逆転するように構成することができる。これは任意の適切な方法で達成することができる。例えば、第１導線６２を接地の代わりにＶddに周期的に接続し、同時に第２導線６４をＶddの代わりに接地に接続することができる。コントローラ７０は、本発明のＰＣＭ装置のＰＣＭセル用のドライバ（図示せず）を含むことができる。また、コントローラ７０は第１導線６２及び第２導線６４に所定の電位を供給するようにのみ構成し、ＰＣＭ装置が所定の電位を適切な電流パルスに整形するドライバ回路（図示せず）を更に備えるようにすることもできる。コントローラ７０は、ＰＣＭセルのワードラインＷＬが駆動された回数を計数するカウンタ７２を備えることができる。また、カウンタ７２はビットラインＢＬが駆動された回数を計数するように構成することもできる。後者の場合、監視されているＰＣＭセルが書き換えられたことを必ずしも意味しない。なぜなら、ビットラインＢＬは典型的には複数のＰＣＭセル、例えば４，８，１６又は３２のＰＣＭセルにより共有されるためであり、これらのセルは、監視されているＰＣＭセルのワードラインが同時に駆動されてイネーブルトランジスタ６６がイネーブルされ、カルコゲニド材料５０が第１導線６２とビットラインＢＬとの間の電位差により決まる電流に曝されるときにのみ書き込まれる。
【００３７】
また、コントローラ７２は所定のセルのビット線ＢＬ及びワード線ＷＬの両方が同時にアドレスされる回数を計数することもでき、これはカウンタ７２をそれぞれの入力がＢＬ及びＷＬに接続されたＡＮＤゲート（図示せず）に応答させることにより実現することができる。
【００３８】
コントローラ７０の一部とし得る、もしくは、コントローラ７０の外部とし得るカウンタ７２は、典型的には、ワードレイン及び／又はビットラインの計数された駆動回数を所定の回数と比較し、所定の回数になったときそれをコントローラ７０に知らせるように構成される。前記所定の回数は典型的にはシミュレーションによって得られ、何回のリセットサイクル後にカルコゲニド材料５０がそのリセット状態において抵抗値の低下を示し始めるかを示す指示を与えて、リセットパルスの極性反転をカルコゲニド材料５０のアモルファス状態の抵抗値が臨界値、即ちスタック故障の危険が無視できなくなる値より低くなる前に適用することができる。コントローラ７０はこのトリガを用いて次の一連のプログラミングサイクルにおいて供給されるリセットパルス、即ちカルコゲニド材用５０をリセット状態にするパルスの極性を反転する。
【００３９】
図４は本発明のＰＣＭ装置の代替実施例を示し、本例ではカウンタ７２がカルコゲニド材料５０の抵抗値の指示を得る抵抗計８０と置換されている。図４では、抵抗計８０はイネーブルトランジスタ６６と第２電極４４との間に配置されているが、これにのみ限定されない。抵抗計８０はイネーブルトランジスタ６６とビットラインＢＬとの間又はビットラインＢＬ内に配置することも等しく実行可能である。
【００４０】
抵抗計８０は、カルコゲニド材料５０の抵抗値が所定のしきい値より下に低下したとき、コントローラに信号を送り、セットスタック故障の発生を防止するためにリセットパルスの極性反転が必要とされる劣化状態にカルコゲニド材料５０が到達したことを示すように構成される。抵抗計８０は任意の適切な方法で実現することができる。
【００４１】
コントローラ７０は次のプログラミングサイクル中に逆極性のリセットパルスを、抵抗計８０がカルコゲニド材料５０の抵抗値が他の所定値に回復するまで供給するように構成することができ、この他の所定値もシミュレーションにより得られたものとすることができる。この他の所定値は、ＰＣＭ装置の寿命中に、エージング効果及び／又はか材料の不可逆劣化効果を考慮して変化させることができる。この目的のために、抵抗計８０は、実行されたプログラミングサイクルの回数に基づいて適切な他の所定値を選択するためにカウンタ７２のようなカウンタを含む、もしくは、該カウンタに応答するようにすることができる。
【００４２】
一実施例では、図４のコントローラ７０は、一つ以上のＰＣＭセルに、プログラミングサイクルリセット電流パルスに比較して逆転された極性を有する修復電流パルスのバーストをプログラミングサイクル中に供給するように構成される。コントローラ７０は抵抗計８０に応答して、カルコゲニド材料５０の抵抗値が既知の良好値、例えば先に述べた他の所定値に到達すると同時に修復パルスの供給を終了させる。
【００４３】
図３及び図４のＰＣＭ装置はＰＣＭセルを監視する一つ以上のコントローラ７０を備えることができる。複数のコントローラ７０の場合には、これらのコントローラ７０は、これらのコントローラの一つが前記極性を逆転するようにトリガされると同時に、すべてのＰＣＭに供給される複数のリセット電流パルスが逆転されるように構成することができる。
【００４４】
他の実施例では、カウンタ７２又は抵抗計８０は省略し、コントローラ７０は毎サイクル後に複数のリセット電流パルスの極性を変化させることができる。これは図５ａに示され、正のリセット電流パルス９２の後に、次の書き込みサイクルにおいてフリップフロップのリセット電流パルス９４が続く。或いはまた、図５ｂに示されるように、正のリセット電流パルス９２及びフリップフロップのリセット電流パルス９４を単一の双極性リセット電流パルスに合成することができる。この双極性パルス波形は、プログラミングサイクル中のカルコゲニド材料５０の正味の移動が有効に相殺され、多数のプログラミングサイクル後にリセット電流パルスの極性を逆転させる必要なしにＰＣＭ装置の寿命を増大することができ、その結果ＰＣＭ装置の設計を簡単化でき、装置の寿命延長のためのハードウェアに必要とされる面積オーバヘッドを低減できる利点を有する。
【００４５】
図６は図２に示されるラインセルの抵抗値に及ぼすリセットパルス幅の影響を示し、この図では電極４２及び４４はタングステン電極で、カルコゲニド材料５０はドープＳｂＴｅカルコゲニドであり、ライン５２はＴ＝２０ｎｍ、Ｗ＝１００ｎｍ及びＬ＝４５ｎｍである。図６から明らかのように、リセット状態（白記号）のＳｂＴｅカルコゲニドの劣化速度は供給されるリセットパルス幅に依存する。このような劣化の結果としてセット状態の抵抗値も減少することが強調されている。リセット電流パルスのパルス幅の最小化はＰＣＭセルのリセット状態の耐久性に有益な効果を有することが明確に証明されている。リセット状態の耐久性は供給されるパルスの振幅にも大きく依存することが確かめられた。
【００４６】
図７ａは１０μｓのパルス幅を用いた場合の同じＰＣＭセルのリセット／セット耐久性を示し、この場合にはセルをリセットパルスで１０５回アドレスした後にセット縮退故障になった。リセット状態抵抗値（白記号）は数個のリセット電流パルスに曝された後に大きく減少し、よってカルコゲニド材料５０の構造に変化を生ずること明らかである。図７ｂはセット縮退セルへの数百の修復パルスの供給後におけるリセット状態抵抗値（白記号）の部分的回復を示す。回復が部分的であることは、劣化プロセスはカルコゲニド材料５０の移動にのみ起因するものでないことを示す。
【００４７】
ＰＣＭセルの寿命は本発明の技術を適用することにより１０１０回を超えるリセットパルスが供給されるまで延長できることが証明された。好ましくは、ＰＣＭ装置のプログラミングサイクルにおいて供給されるリセット電流パルスのパルス幅は５０ｎｓ以下にすべきであり、その理由はこのような短パルスはＰＣＭセルの劣化速度を低減するためである。より好ましくは、リセット電流パルスのパルス幅は２０ｎｓもしくは１０ｎｓ以下にすべきであり、その理由はこのような短パルスはＰＣＭセルの劣化速度を更に低減するためである。リセット電流パルスの周期的極性反転と、上記の好ましいパルス幅を超えないリセット電流パルスとの組み合わせは特に有利であり、その理由はＰＣＭセルの寿命を２倍以上に増大することが確かめられたためである。
【００４８】
最後に、上述の実施例は本発明を限定するものではなく、当業者は添付の特許請求の範囲で特定される発明の範囲を逸脱することなく多くの代替実施例を設計可能であるということに留意する必要がある。特許請求の範囲において、括弧内の符号は請求項の記載を限定するものと解釈されるべきではない。特許請求の範囲において、「具える」および「含む」などの単語は、請求項あるいは本明細書に列記されていない要素またはステップの存在を除外するものではない。単数形で述べる要素は複数の要素を除外するものではないし、その逆も成り立つ。本発明はいくつかの個別の素子を備えるハードウェアにより実施することができる。いくつかの手段を列挙している装置請求項において、これらの手段のいくつかは、ハードウェアの同一の要素によって具現化できる。特定の手段が相互に異なる従属請求項に引用されているが、このことは、これらの手段の組合せが有利に使用できないことを示すものではない。
【図１】
2011524061.tif 000003
【図２】
2011524061.tif 000004
【図３】
2011524061.tif 000005
【図４】
2011524061.tif 000006
【図５】
2011524061.tif 000007
【図６】
2011524061.tif 000008
【図７】
2011524061.tif 000009
【国際調査報告】
2011524061.tif 000010
2011524061.tif 000011
2011524061.tif 000012