(57)【要約】  サイリスタは、第１の導電型の半導体層と、半導体層上の第１の導電型のキャリア注入層と、キャリア注入層上の第２の導電型のドリフト層と、ドリフト層上の第１の導電型のベース層と、ベース層上の第２の導電型のアノード領域とを含む。キャリア注入層の厚み及びドーピング濃度は、サイリスタの作動温度の増大に応答してキャリア注入層による少数キャリア注入を低減するように選択される。サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする交差電流密度は、それによって低減される。【選択図】図１
2014523108.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型と第１のドーピング濃度とを有する半導体層と、
前記第１の導電型と前記第１のドーピング濃度よりも低い第２のドーピング濃度とを有する前記半導体層上のキャリア注入層と、
前記キャリア注入層上の前記第２の導電型を有するドリフト層と、
前記ドリフト層上の前記第１の導電型を有するベース層と、
前記ベース層上の前記第２の導電型を有するアノード領域と、
を含むことを特徴とするサイリスタ。
【請求項２】
前記キャリア注入層の厚み及び前記第２のドーピング濃度は、サイリスタの作動温度の増大に応答して該キャリア注入層による少数キャリア注入を低減するように選択されることを特徴とする請求項１に記載のサイリスタ。
【請求項３】
サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする交差電流密度が、１００Ａ／ｃｍ2よりも低いことを特徴とする請求項１に記載のサイリスタ。
【請求項４】
サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする前記交差電流密度は、７５Ａ／ｃｍ2よりも低いことを特徴とする請求項３に記載のサイリスタ。
【請求項５】
サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする前記交差電流密度は、５０Ａ／ｃｍ2と７５Ａ／ｃｍ2の間であることを特徴とする請求項３に記載のサイリスタ。
【請求項６】
前記キャリア注入層と前記ドリフト層の間に前記第２の導電型を有するバッファ層を更に含み、
前記キャリア注入層及び前記バッファ層は、ｐ−ｎ接合部を形成する、
ことを特徴とする請求項１に記載のサイリスタ。
【請求項７】
前記バッファ層は、前記ドリフト層のドーピング濃度よりも高い第３のドーピング濃度を有することを特徴とする請求項６に記載のサイリスタ。
【請求項８】
前記ベース層は、主ベース層と、該主ベース層から隔離された補助ベース層とを含み、
サイリスタが、
前記補助ベース層上にあり、かつ前記第２の導電型を有する補助アノード領域と、
前記補助アノード領域と前記主ベース層の間の導電性相互接続部と、
を更に含む、
ことを特徴とする請求項１に記載のサイリスタ。
【請求項９】
前記補助ベース層は、光学トリガ式ドライバサイリスタを定めることを特徴とする請求項８に記載のサイリスタ。
【請求項１０】
前記半導体層、前記キャリア注入層、前記ドリフト層、前記ベース層、及び前記アノード領域は、シリコンカーバイドを含むことを特徴とする請求項１に記載のサイリスタ。
【請求項１１】
１００Ａ／ｃｍ2よりも低い順電流密度で正の順電圧温度係数を有するシリコンカーバイドベースのサイリスタ。
【請求項１２】
サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする交差電流密度が、７５Ａ／ｃｍ2よりも低いことを特徴とする請求項１１に記載のシリコンカーバイドベースのサイリスタ。
【請求項１３】
サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする前記交差電流密度は、５０Ａ／ｃｍ2と７５Ａ／ｃｍ2の間であることを特徴とする請求項１２に記載のシリコンカーバイドベースのサイリスタ。
【請求項１４】
光学トリガ式サイリスタであって、
ベース層を含む１次サイリスタと、
前記ベース層に形成され、かつ光信号に応答して前記１次サイリスタの該ベース層に電流を供給するように構成された複数の光学トリガ式補助サイリスタと、
を含み、
逆遮断モードにおいて少なくとも１０ｋＶを維持するように構成され、
１００Ａ／ｃｍ2よりも低い順電流密度で正の順電圧温度係数を有する、
ことを特徴とする光学トリガ式サイリスタ。
【請求項１５】
光学トリガ式シリコンカーバイドサイリスタであって、
第１のシリコンカーバイドバッファ層が第１の導電型を有するシリコンカーバイドバッファ層と、
前記第１の導電型とは反対の第２の導電型を有する第２のバッファ層上のシリコンカーバイドドリフト層と、
前記シリコンカーバイドドリフト層上で前記第１の導電型を有し、主ベース層と該主ベース層から隔離された少なくとも１つの補助ベース層とに分割されるシリコンカーバイドベース層と、
前記主ベース層上の前記第２の導電型を有する第１のシリコンカーバイドアノード領域と、
前記補助ベース層上の前記第２の導電型を有する第２のシリコンカーバイドアノード領域と、
前記第２のアノード領域と前記主ベース層とを導電的に接続する導電性相互接続部と、
を含み、
前記シリコンカーバイドバッファ層の厚み及びドーピング濃度が、光学トリガ式サイリスタの作動温度の増大に応答して該シリコンカーバイドバッファ層とのｐ−ｎ接合部にわたる少数キャリア注入を低減するように選択される、
ことを特徴とする光学トリガ式シリコンカーバイドサイリスタ。
【請求項１６】
前記第１の導電型を有するシリコンカーバイド層を更に含み、
前記シリコンカーバイドバッファ層は、前記シリコンカーバイド層上にあり、
前記シリコンカーバイド層のドーピング濃度が、前記シリコンカーバイドバッファ層の前記ドーピング濃度よりも高い、
ことを特徴とする請求項１５に記載の光学トリガ式シリコンカーバイドサイリスタ。
【請求項１７】
前記シリコンカーバイドバッファ層と前記シリコンカーバイドドリフト層の間に前記第２の導電型を有する第２のシリコンカーバイドバッファ層を更に含むことを特徴とする請求項１６に記載の光学トリガ式シリコンカーバイドサイリスタ。
【請求項１８】
サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする交差電流密度が、１００Ａ／ｃｍ2よりも低いことを特徴とする請求項１５に記載の光学トリガ式シリコンカーバイドサイリスタ。
【請求項１９】
サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする前記交差電流密度は、７５Ａ／ｃｍ2よりも低いことを特徴とする請求項１８に記載の光学トリガ式シリコンカーバイドサイリスタ。
【請求項２０】
サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする前記交差電流密度は、５０Ａ／ｃｍ2と７５Ａ／ｃｍ2の間であることを特徴とする請求項１８に記載の光学トリガ式シリコンカーバイドサイリスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
〔関連出願への相互参照及び優先権の主張〕
本出願は、２０１１年６月１７日出願の「光学補助トリガ式広バンドギャップサイリスタ（Ｏｐｔｉｃａｌｌｙ  Ａｓｓｉｓｔ−Ｔｒｉｇｇｅｒｅｄ  Ｗｉｄｅ  Ｂａｎｄｇａｐ  Ｔｈｙｒｉｓｔｏｒｓ）」という名称の米国特許仮出願第６１／４９８，０４９号の利益及びそれに対する優先権を主張し、その開示は、これによりその全体が引用によって本明細書に組み込まれる。
【０００２】
〔米国政府の権利の陳述〕
本発明は、米国陸軍研究所によって委託された契約第ＤＡＡＤ１９−０１−Ｃ−００６７号の下で政府の支援によって行われたものである。政府は、本発明においてある一定の権利を有する。
【０００３】
本明細書に開示する本発明の概念は、マイクロ電子デバイス及び回路に関し、より具体的には、光学トリガ式サイリスタのような電力スイッチングデバイスを含むデバイス及び回路に関する。
【背景技術】
【０００４】
サイリスタは、電流の流れのためのアノード及びカソード、並びにデバイスを遮断状態から導通状態へ、更にその逆に切り換えるためのゲートを有する４層ラッチ式スイッチングデバイスである。ゲートに印加される制御信号は、デバイスをして電流がデバイスのアノードとカソードの間で自由に流れることができる導通状態に「ラッチ」させる。デバイスは、制御信号が除去された後であっても導通状態に留まる。第１の制御信号とは極性が反対の第２の制御信号は、デバイスを「オフ」又は遮断状態に切り換えて戻す。光学トリガ式広バンドギャップサイリスタの設計は、当業技術で公知である。例えば、本出願の出願人に譲渡された「大面積シリコンカーバイドデバイス（Ｌａｒｇｅ  Ａｒｅａ  Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ  Ｄｅｖｉｃｅｓ）」という名称の米国特許第６，７７０，９１１号明細書は、光学トリガ式シリコンカーバイドサイリスタの設計及び製造を記載している。米国特許第６，７７０，９１１号明細書は、あたかもその全体が示されているように、これによって引用により本明細書に組み込まれる。
【０００５】
例えば、米国特許第５，５３９，２１７号明細書には、他のシリコンカーバイドサイリスタが記載されており、その開示内容は、あたかも完全に示されているように引用によって本明細書に組み込まれている。２１７特許に記載されているサイリスタは、デバイスの第１の側にゲートとアノード又はカソードのうちの一方とを有し、デバイスの反対側にアノード及びカソードのうちの他方を有する３端子デバイスである。そのようなシリコンカーバイドサイリスタは、類似のシリコンサイリスタに優る改善された電力処理機能を示すことができる。
【０００６】
高電力用途では、光作動式シリコンサイリスタが利用されている。例えば、米国特許第４，７７９，１２６号明細書には、光学トリガ式平行横方向サイリスタが記載されており、その開示内容は、あたかも完全に示されているように引用によって本明細書に組み込まれている。米国特許第５，６６３，５８０号明細書には、統合された光源とシリコンカーバイド活性層とを有する光作動式（すなわち、光学トリガ式）サイリスタが記載されており、その開示内容は、あたかも完全に示されているように引用によって本明細書に組み込まれている。米国特許公開第２００６／０２６１８７６号明細書には、他の光学トリガ式広バンドギャップデバイスが例示されており、その開示内容は、あたかも完全に示されているように引用によって本明細書に組み込まれている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第６，７７０，９１１号明細書
【特許文献２】米国特許第５，５３９，２１７号明細書
【特許文献３】米国特許第４，７７９，１２６号明細書
【特許文献４】米国特許第５，６６３，５８０号明細書
【特許文献５】米国特許公開第２００６／０２６１８７６号明細書
【特許文献６】米国特許第６，６６４，５６０号明細書
【特許文献７】米国特許第５，８３１，２８７号明細書
【発明の概要】
【課題を解決するための手段】
【０００８】
一部の実施形態によるサイリスタは、第１の導電型及び第１のドーピング濃度を有する半導体層と、第１の導電型及び第１のドーピング濃度よりも低い第２のドーピング濃度を有する半導体層上のキャリア注入層と、キャリア注入層上の第２の導電型を有するドリフト層と、ドリフト層上の第１の導電型を有するベース層と、ベース層上の第２の導電型を有するアノード領域とを含む。
【０００９】
キャリア注入層の厚み及び第２のドーピング濃度は、サイリスタの作動温度の増大に応答してキャリア注入層による少数キャリア注入を低減するように選択される。
【００１０】
サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする交差電流密度は、１００Ａ／ｃｍ２よりも低い。一部の実施形態において、交差電流密度は、７５Ａ／ｃｍ２よりも低いとすることができ、一部の実施形態において、交差電流密度は、５０Ａ／ｃｍ２と７５Ａ／ｃｍ２の間にあるとすることができる。
【００１１】
サイリスタは、キャリア注入層とドリフト層の間に第２の導電型を有するバッファ層を更に含むことができる。キャリア注入層とバッファ層は、ｐ−ｎ接合部を形成することができる。バッファ層は、ドリフト層のドーピング濃度よりも高い第３のドーピング濃度を有する。
【００１２】
ベース層は、主ベース層と主ベース層から隔離された補助ベース層とを含むことができる。サイリスタは、補助ベース層上にあって第２の導電型を有する補助アノード領域と、補助アノード領域と主ベース層の間の導電性相互接続部とを更に含むことができる。
【００１３】
補助ベース層は、光学トリガ式ドライバサイリスタを定めることができる。
【００１４】
半導体層、キャリア注入層、ドリフト層、ベース層、及びアノード領域は、シリコンカーバイドを含むことができる。
【００１５】
一部の実施形態は、１００Ａ／ｃｍ２よりも低い順電流密度で正の順電圧温度係数を有するシリコンカーバイドベースのサイリスタを提供する。
【００１６】
シリコンカーバイドベースのサイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトすることができる交差電流密度は、１００Ａ／ｃｍ２よりも低い。一部の実施形態において、交差電流密度は、７５Ａ／ｃｍ２よりも低いとすることができ、一部の実施形態において、交差電流密度は、５０Ａ／ｃｍ２と７５Ａ／ｃｍ２の間にあるとすることができる。
【００１７】
一部の実施形態による光学トリガ式サイリスタは、ベース層を含む１次サイリスタと、ベース層に形成され、かつ光信号に応答して１次サイリスタのベース層に電流を供給するように構成された複数の光学トリガ式補助サイリスタとを含む。光学トリガ式サイリスタは、逆遮断モードにおいて少なくとも１０ｋＶを維持するように構成することができ、かつ１００Ａ／ｃｍ２よりも低い順電流密度で正の順電圧温度係数を有する。
【００１８】
一部の実施形態による光学トリガ式シリコンカーバイドサイリスタは、第１の導電型及び第１のドーピング濃度を有するシリコンカーバイド層と、第１の導電型及び第１のドーピング濃度よりも低い第２のドーピング濃度を有する半導体層上の第１の半導体バッファ層と、第１の導電型と反対の第２の導電型を有し、かつ第１のシリコンカーバイドバッファ層とｐ−ｎ接合部を形成する第１のバッファ層上の第２のシリコンカーバイドバッファ層と、第２のバッファ層上の第２の導電型を有するシリコンカーバイドドリフト層と、シリコンカーバイドドリフト層上の第１の導電型を有するシリコンカーバイドベース層とを含む。
【００１９】
シリコンカーバイドベース層は、主ベース層と主ベース層から隔離された少なくとも１つの補助ベース層とに分割される。主ベース層上には、第２の導電型を有する第１のシリコンカーバイドアノード領域があり、補助ベース層上には、第２の導電型を有する第２のシリコンカーバイドアノード領域があり、導電性相互接続部が、第２のアノード領域と主ベース層とを導電的に接続する。第１のシリコンカーバイドバッファ層の厚み及び第２のドーピング濃度は、光学トリガ式サイリスタの作動温度の増大に応答して第２のシリコンカーバイドバッファ層とのｐ−ｎ接合部にわたる少数キャリア注入を低減するように選択される。
【００２０】
一実施形態に関して説明する本発明の態様は、それに対して具体的に説明はしないが異なる実施形態に組み込むことができることに注意されたい。すなわち、全ての実施形態及び／又はいずれの実施形態の特徴もいずれかの方法及び／又は組合せで組み合わせることができる。本発明の上記及び他の目的及び／又は態様は、以下に示す明細書に詳細に説明する。
【００２１】
当業者には、以下に続く図面及び詳細説明を精査した上で本発明の実施形態による他のシステム、方法、及び／又はコンピュータプログラム製品が明らかになるであろう。全てのそのような付加的なシステム、方法、及び／又はコンピュータプログラム製品は、本明細書に含まれ、本発明の範囲にあり、かつ特許請求の範囲によって保護されるように意図している。
【００２２】
本発明の更に深い理解をもたらすために含まれる添付図面は、本明細書に組み込まれて本明細書の一部を構成し、本発明のある一定の実施形態を示している。
【図面の簡単な説明】
【００２３】
【図１】仮想デバイスの電流密度対順電圧のグラフである。
【図２】一部の実施形態による光学トリガ式サイリスタの断面図である。
【図３Ａ】一部の実施形態による光学トリガ式補助サイリスタの略上面図である。
【図３Ｂ】一部の実施形態による複数の光学トリガ式補助サイリスタを含むサイリスタの略上面図である。
【図４】一部の実施形態による光学トリガ式補助サイリスタの起動特性を示すグラフである。
【図５】一部の実施形態による光学トリガ式補助サイリスタを含むシリコンカーバイドサイリスタの遮断特性を示すグラフである。
【図６】一部の実施形態によるデバイス内の少数キャリア注入の低減を示すために模擬された仮想試験構造の概略図である。
【図７】２５℃の低温及び３００℃の高温での模擬アノード電流密度対アノード電圧を示すグラフである。
【図８】２５℃の低温及び３００℃の高温での模擬少数キャリア濃度を示すグラフである。
【発明を実施するための形態】
【００２４】
以下では、本発明の実施形態を示す添付図面を参照して本発明をより完全に説明する。しかし、本発明は、多くの異なる形態に実施することができ、本明細書に示す実施形態に限定されるものとして解釈すべきではない。限定されるのではなく、これらの実施形態は、本発明の開示内容が徹底的で完全なものになり、本発明の範囲を当業者に完全に伝えることになるように提供するものである。図面では、明瞭化のために層及び領域のサイズ及び相対サイズを誇張している場合がある。要素又は層が別の要素又は層「上」にある、「に接続される」、又は「に結合される」と記す場合には、要素又は層は、直接に他の要素又は層上にある、他の要素又は層に接続される、又は直接に結合されるとすることができ、又は介在要素又は中間層が存在する可能性があることは理解されるであろう。それとは対照的に、要素が別の要素又は層「上に直接にある」、「に直接に接続される」、又は「に直接に結合される」と記す場合には、介在要素又は中間層は存在しない。本明細書に使用する「及び／又は」という用語は、列記する関連項目のうちの１つ又はそれよりも多くのうちのいずれか、及びそれらから構成される全ての組合せを含む。全体を通して類似の番号は類似の要素を指す。
【００２５】
本明細書では、様々な領域、層、及び／又は区画を説明するのに第１及び第２という用語を使用するが、これらの領域、層、及び／又は区画をこれらの用語によって限定すべきではないことは理解されるであろう。これらの用語は、１つの領域、層、又は区画を別の領域、層、又は区画から区別するためにのみ使用される。従って、本発明の教示から逸脱することなく、以下に解説する第１の領域、層、又は区画は、第２の領域、層、又は区画と呼ぶことができ、同じく第２の領域、層、又は区画は、第１の領域、層、又は区画と呼ぶことができる。
【００２６】
更に、本明細書では、図に示す１つの要素の別の要素に対する関係を説明するのに「下側」又は「底部」及び「上側」又は「上部」のような相対用語を使用することができる。これらの相対用語は、図に示す向きに加えて、デバイスの異なる向きを包含するように意図したものであることは理解されるであろう。例えば、図内のデバイスが逆転された場合には、他の要素の「下」側にあると記載した要素は、他の要素の「上」側に向けられることになる。従って、「下側」という例示的な用語は、図の特定の向きに依存して「下側」と「上側」の両方の向きを包含することができる。同様に、図のうちの１つにあるデバイスが逆転された場合には、他の要素の「下方」又は「真下」と記載した要素は、他の要素の「上方」に向けられることになる。従って、「下方」又は「真下」という例示的用語は、上方と下方の両方の向きを包含することができる。
【００２７】
本明細書に使用する用語は、特定の実施形態を説明する目的に関するものであり、本発明を限定するように意図したものではない。本明細書に使用する時の単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、状況が別途指定しない限り複数形を含むように意図している。用語「含む」及び／又は「含んでいる」は、本明細書に使用する場合に、説明する特徴、完全体、段階、作動、要素、及び／又は構成要素の存在を指定するが、１つ又はそれよりも多くの他の特徴、完全体、段階、作動、要素、構成要素、及び／又はこれらの群の存在又は追加を除外しないことは更に理解されるであろう。
【００２８】
別途定めない限り、本明細書に使用する全ての用語（技術用語及び科学用語を含む）は、本発明が属する技術の当業者によって一般的に理解されているものと同じ意味を有する。一般的に使用される辞書に定められているような用語は、本発明の開示及び関連技術の状況においてその意味と矛盾しない意味を有すると解釈しなければならず、本明細書で明示的に定めない限り、理想化された意味又は過度に形式的な意味で解釈されることにはならないことは更に理解されるであろう。
【００２９】
本明細書に使用する時の「ＩＩＩ族窒化物」という用語は、窒素と、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）である周期表のＩＩＩ族内の元素との間で形成された半導体化合物を指す。この用語はまた、ＡｌＧａＮ及びＡｌＩｎＧａＮのような三元又は四元の化合物を指す。
【００３０】
本発明の実施形態によるサイリスタは、３Ｃ、２Ｈ、４Ｈ、６Ｈ、及び１５Ｒのポリタイプを有するシリコンカーバイドで形成するか又は電子デバイスを製作するのに有利な様々なＩＩＩ族材料のうちのいずれかから形成することができる。図示の実施形態において、同じ導電型の材料の異なるドーピング濃度レベルを当業者が明快に理解する方式でそれぞれ記号化するために、ｎ＋及びｎ−の領域、並びにｐ＋及びｐ−の領域を「＋」及び「−」と表記している。本明細書に使用する「＋」及び「−」という表記は、一方で材料が劣化していること、又は他方で半絶縁性を有することを必ずしも意味しない。ｐ型シリコンカーバイドは、例えば、アルミニウム又はホウ素でドーピングすることができ、ｎ型シリコンカーバイドは、例えば、窒素又はリンでドーピングすることができる。ｐ型窒化物は、例えば、マグネシウムでドーピングすることができ、それに対してｎ型窒化物は、例えば、シリコンでドーピングすることができる。
【００３１】
光学トリガ式サイリスタでは、電子正孔対を発生させるために、ＬＥＤ又はレーザダイオードデバイスのような光源からの光が、サイリスタのベース領域上に直接に入射される。一般的な光学トリガ式シリコンカーバイドサイリスタでは、サイリスタを導通状態に切り換えるために（すなわち、サイリスタを起動させる）、高い電力レベルを有する光源が必要である。そのようなデバイスでは、時間の関数として電流の変化率（ｄｉ／ｄｔ）に関連する起動時間は、一般的に貧弱である。更に、高い遮断電圧を有するサイリスタを形成するには、厚いドリフト層が必要とされ、それによってサイリスタの底部トランジスタ部分の電流利得が低下する可能性がある。その結果、サイリスタは、起動するのに一層高い光電力レベルを必要とする。
【００３２】
従来のＳｉＣサイリスタは、高温において、ドリフト層内の高い導電率変調に起因して順電圧降下の負の温度係数を示している。電力システム用途では、デバイスを並列化するのを容易にするために、デバイスは、正の温度係数を有することが好ましい。
【００３３】
図１は、電力デバイスにおける順電圧の正の温度係数対負の温度係数の効果を示している。特に、図１は、２５℃（曲線５）及び３００℃（曲線６）で作動している仮想電力デバイスにおける電流密度対順電圧のグラフを示している。図示の電流−電圧特性では、デバイスは、以下に説明するように順電圧温度係数が負から正に切り換わる交差点Ｊｘｏを有する。
【００３４】
デバイスが、高温（３００℃）に加熱され、点Ｐ１においてＪ１＜Ｊｘｏの電流密度で作動されると仮定する。このデバイスが低温に冷却された場合には、デバイスの順電圧（Ｖｆ）は、同じ電流密度を維持しながら増大することになる。従って、このデバイスは、負の順電圧温度係数を有する（温度低下がＶｆを増大させる）。これは、交差点Ｊｘｏよりも低い全ての電流密度に対して適用される。
【００３５】
ここで、低温においてＪ２＞Ｊｘｏの電流密度で作動するデバイスを考える（２５℃では、これは、例えば、低温作動ダイオード内の電流がＪ２に急増大した場合に発生する可能性がある）。高電流密度に起因して、デバイスの温度は、低温から高温に増大する可能性がある。与えられた電流密度Ｊ２では、デバイスの順電圧は、増大した温度に応答して増大することになる。従って、順電圧温度係数は、交差点電流密度Ｊｘｏよりも高い電流密度において正である。
【００３６】
正の順電圧温度係数は、デバイスに対して安定化効果を与えるので、正の順電圧温度係数を有するデバイスは、正常に並列作動させることができる。例えば、デバイスのうちの１つが他のデバイスよりも高い温度まで加熱された場合には、より高温のデバイスの順電圧は増大することになり、それによってデバイスを通る電流を低減することができ、その結果デバイスは冷却される。
【００３７】
それとは対照的に、負の順電圧温度係数を有するデバイスは、並列作動されると、いわゆる「熱暴走」を受ける可能性がある。例えば、デバイスのうちの１つが他のデバイスよりも高い温度まで加熱された場合には、より高温のデバイスの順電圧は低下することになり、それによってデバイスを通る電流は増大する可能性があり、その結果、デバイスはより一層加熱され、時に熱故障が生じる。
【００３８】
図２は、一部の実施形態による光学トリガ式サイリスタ１０の断面図である。シリコンカーバイドサイリスタ１０は、主サイリスタ１０Ｍと、１つ又はそれよりも多くの光学トリガ式補助サイリスタ１０Ａとを含む。図３Ａは、一部の実施形態による光学トリガ式補助サイリスタ１０Ａの略上面図であり、図３Ｂは、主サイリスタ１０Ｍと複数の光学トリガ式補助サイリスタ１０Ａとを含む一部の実施形態によるサイリスタ１０の略上面図である。
【００３９】
図２、図３Ａ、及び図３Ｂを参照すると、サイリスタ１０は、第１の導電型を有する基板１２を含み、かつ基板１２上に第１の導電型とは反対の第２の導電型を有するドリフト層１８を含む。ドリフト層上には、第１の導電型を有するベース層２０がある。一部の実施形態において、第１の導電型をｎ型とすることができ、第２の導電型をｐ型とすることができ、他の実施形態において、第１の導電型をｐ型とすることができ、第２の導電型をｎ型とすることができる。
【００４０】
特定の実施形態において、基板は、約５９ミクロンと４００ミクロンの間の厚み、及び約５Ｅ１８ｃｍ−３と５Ｅ１９ｃｍ−３の間のドーピング濃度を有する８°離軸ｎ＋４Ｈ−ＳｉＣ基板を含むことができる。ドリフト層１８は、約５０ミクロンと３００ミクロンの間の厚み、及び約１Ｅ１３ｃｍ−３と５Ｅ１４ｃｍ−３の間のドーピング濃度を有することができる。特定の実施形態において、ドリフト層１８は、約９０ミクロンの厚み、及び約２Ｅ１４ｃｍ−３よりも低いドーピング濃度を有することができる。
【００４１】
一部の実施形態において、ベース層２０は、約０．２ミクロンと３ミクロンの間の厚み、及び約１Ｅ１７ｃｍ−３と２Ｅ１８ｃｍ−３の間のドーピング濃度を有することができる。特定の実施形態において、ベース層２０は、約２．５ミクロンの厚み、及び約２Ｅ１７ｃｍ−３のドーピング濃度を有することができる。他の実施形態において、ベース層２０は、約１Ｅ１７ｃｍ−３のドーピング濃度を有することができる。
【００４２】
基板１２とドリフト層１８の間には、第１の導電型を有する第１のバッファ層１４と、第２の導電型を有する第２のバッファ層１６とを設けることができる。第１及び第２のバッファ層１４、１６は、ドリフト層よりも高濃度にドーピングすることができる。第１のバッファ層と第２のバッファ層とは、ｐ−ｎ接合部２５を形成する。
【００４３】
従来のデバイスでは、ドリフト層内の導電率の変調をもたらすことができる順作動の少数キャリアがドリフト層内に注入される。従来のデバイスでは、それによって高い温度係数交差点Ｊｘｏをもたらすことができる。
【００４４】
一部の実施形態において、第１のバッファ層１４は、約１ミクロンと２０ミクロンの間の厚み、及び約５Ｅ１７ｃｍ−３と５Ｅ１８ｃｍ−３の間のドーピング濃度を有することができる。特定の実施形態において、第１のバッファ層１４は、約３ミクロンの厚み、及び約５Ｅ１６ｃｍ−３のドーピング濃度を有することができる。
【００４５】
第１のバッファ層１４は、デバイス作動において２つの役割に機能する。一方の役割は、ドリフト層の導電率を変調するためにドリフト層に対する少数キャリア注入層として機能することであり、他方は、厚み及びドーピングが適正に設計された場合に、第１のバッファ層１４の抵抗が高温で増大し、それによって高温での少数キャリア注入が低減するように抵抗層であることである。特に、第１のバッファ層１４は、第１のバッファ層の抵抗が、サイリスタ１０が正の順電圧温度係数を有する誘因になるのに十分であるような厚み及びドーピングを有することができる。
【００４６】
一部の実施形態において、第２のバッファ層１６は、約１ミクロンと１０ミクロンの間の厚み、及び約１Ｅ１６ｃｍ−３と１Ｅ１７ｃｍ−３の間のドーピング濃度を有することができる。特定の実施形態において、第２のバッファ層１６は、約２．５ミクロンの厚み、及び約７Ｅ１６ｃｍ−３のドーピング濃度を有することができる。他の実施形態において、第２のバッファ層１６は、約４ミクロンの厚みを有することができる。
【００４７】
ベース層２０は、主サイリスタ１０Ｍ内の第１のベース部分２０Ｍと、補助サイリスタ１０Ａ内の第２のベース部分２０Ａとに分割される。主サイリスタ１０Ｍ内の第１のベース部分２０Ｍと補助サイリスタ１０Ａ内の第２のベース部分２０Ａとは、例えば、ベース層２０を貫通してドリフト層１８内に延び込むトレンチ２９によって互いから隔離される。トレンチ２９は、例えば、二酸化珪素及び／又は窒化珪素を含むことができる誘電体層２６で満たすことができる。
【００４８】
トレンチ２９の真下にあるドリフト層１８内には、１つ又はそれよりも多くのドーピング領域３０’、３０’’を設けることができる。ドーピング領域３０’、３０’’は、ドリフト層内に約０．５ミクロン延びることができ、約５Ｅ１８ｃｍ−３のドーピング濃度でドーピングすることができる。ドーピング領域３０’、３０’’は、逆遮断モードにおいてトレンチ２９のコーナに電界保護を与える。
【００４９】
主サイリスタ１０Ｍは、ベース層２０の第１のベース部分２０Ｍ上に第１のアノードメサ２２Ｍを含み、それに対して補助サイリスタ１０Ａは、ベース層２０の第２のベース部分２０Ａ上に第２のアノードメサ２２Ａを含む。第２のアノードメサ２２Ａは、ベース層２０の面上で第１のアノードメサ２２Ｍから隔離される。
【００５０】
主サイリスタ１０Ｍ内の第１のアノードメサ２２Ｍ上にはアノード接点３２が形成される。主サイリスタ１０Ｍの第１のベース部分２０Ｍ内には、高濃度ドーピングベース接点領域２８が設けられる。ベース接点領域２８は、約１Ｅ１９ｃｍ−３と５Ｅ２０ｃｍ−３の間のドーピング濃度を有することができ、特定の実施形態において、約５Ｅ１９ｃｍ−３のドーピング濃度を有することができる。
【００５１】
導電性相互接続部２４が、補助サイリスタ１０Ａ内の第２のアノードメサ２２Ａをベース接点領域２８に電気的に接続する。特に、アルミニウムのような金属又は他の導電材料を含むことができる導電性相互接続部２４は、第２のアノードメサ２２Ａに接触し、主サイリスタ１０Ｍの第１のベース部分２０Ｍ内のベース接点領域２８に接触するために、誘電体層２６を横断して延びることができる。導電性相互接続部２４は、第２のアノードメサ２２Ａとベース接点領域２８の両方とのオーム接触部を形成することができる。
【００５２】
補助サイリスタ１０Ａは、第２のベース部分２０Ａの一部分を光源からの光に露出することができる光ゲート領域４０を含む。一部の実施形態において、光ゲート領域は、約２．２ｍｍ×２．２ｍｍの寸法を有することができる。
【００５３】
主サイリスタ１０Ｍ内の第１のアノードメサ２２Ｍ上には、アノード接点３２が形成され、基板１０上には、カソード接点３４を形成することができる。図３Ａに示すように、デバイスの周縁には、エッジ終端領域４２が設けられる。エッジ終端領域４２は、１つ又はそれよりも多くの浮動保護リング、電界プレート、接合終端延長（ＪＴＥ）領域、又は他の従来のエッジ終端構造を含むことができる。
【００５４】
補助サイリスタ１０Ａが「オフ」状態にある時には（すなわち、デバイスとアノードとカソードの間に電流が流れない）、主サイリスタ１０Ｍには、ベース電流は供給されず、主サイリスタ１０Ｍは、「オフ」状態に留まる。
【００５５】
十分にエネルギが高い光が補助サイリスタ１０Ａに印加されると、ベース層２０の第２のベース部分２０Ａ内に電子正孔対が発生する。第２のベース部分２０内に十分なキャリアが発生した場合には、ドリフト層１８と第２のベース部分２０Ａの間の接合部におけるエネルギ障壁は低下することになり、その結果、第２のベース部分２０Ａとドリフト層１８の間の接合部が順バイアス印加状態になり、それによって補助サイリスタ１０Ａが起動され、第２のアノードメサ２２Ａとデバイスのカソード３４の間の電流の流れが可能になる。
【００５６】
この電流は、導電性相互接続部２４及びベース接点領域２８を通じて主サイリスタ１０Ｍの第１のベース部分２０Ｍ内に注入され、その結果、主サイリスタ１０Ｍが、類似の方式で起動される。その後に、デバイス１０のアノード３２とカソード３４の間で電流が流れることができる。
【００５７】
図３に示すように、一部の実施形態によるサイリスタデバイス１０内には、複数の補助サイリスタ１０Ａを設けることができる。図３に図示の実施形態における補助サイリスタ１０Ａのパターンは、１つの可能な配置を表すが、他の配置が可能である。
【００５８】
一部の実施形態において、補助サイリスタ１０Ａは、主サイリスタ領域１０Ｍにわたって一様に配分することができる。そのような配置は、サイリスタが許容電圧（ｄＶ／ｄｔ）特性を保持することを可能にすることができる。更に、複数の光学トリガ式補助サイリスタを設けることにより、改善された起動電流特性を得ることができる。
【００５９】
更に、一部の実施形態において、大きい遮断電圧を有する光学サイリスタを得ることができる。特に、１０ｋＶよりも高い遮断電圧を有するサイリスタを得ることができる。更に別の実施形態において、１２ｋＶよりも高い遮断電圧を有するサイリスタを得ることができ、更に別の実施形態において、１ｃｍ２よりも大きいチップサイズを有するデバイスにおいて、１５ｋＶよりも高い遮断電圧を有するサイリスタを得ることができる。
【００６０】
そのような高い遮断電圧は、１００ｋＶよりも高い合計遮断電圧を必要とする高電力の送電及び配電システムにおいて特に有利とすることができる。１０ｋＶよりも高い遮断電圧を有するサイリスタを使用することにより、そのような高い電圧遮断機能を与えるのに必要とされるデバイスの個数を有意に低減することができる。
【００６１】
紫外（ＵＶ）光源は、補助サイリスタ１０Ａを導通させるのに十分なエネルギを有する光を供給することができる。一部の実施形態において、主サイリスタ１０Ｍ及び補助サイリスタ１０Ａの活性半導体層は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、又は別のＩＩＩ族窒化物材料のような広バンドギャップ材料を含む。広バンドギャップ材料内での電子正孔対の形成を誘導するために、材料のバンドギャップよりも大きいエネルギを有する紫外（ＵＶ）光のような光を材料内に向けることができる。シリコンカーバイドでは、約３．２５ｅＶ又はそれよりも大きいエネルギ（すなわち、約３８０ｎｍ又はそれよりも短い波長）を有する光を使用することができる。ＳｉＣよりも小さいバンドギャップを有する窒化ガリウムでは、相応に長い波長の光を使用することができる。ＵＶ光は、ＵＶ発光ダイオード又はレーザダイオード又は他の適切な光源によって発生させることができる。ＵＶ発光ダイオードは、例えば、本出願の出願人に譲渡された「紫外発光ダイオード（Ｕｌｔｒａｖｉｏｌｅｔ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）」という名称の米国特許第６，６６４，５６０号明細書に記載されている。米国特許第６，６６４，５６０号明細書は、あたかもその全体が示されているように引用によって本明細書に組み込まれている。ＵＶ光源は、サイリスタと一体的に形成するか、混成体の一部としてサイリスタ１０と共にパッケージ化するか、又は別個の要素として設けることができる。
【００６２】
一部の実施形態において、各層の極性は、ｐ型基板又はエピタキシャル層上に作成されたサイリスタに対して反対にすることができる。
【００６３】
図４は、一部の実施形態による光学トリガ式補助サイリスタの起動特性を示すグラフである。特に、図４は、一部の実施形態による光学トリガ式補助サイリスタに関する電流対時間のグラフである。曲線６４は、１２Ａのアノード電流で起動する光学トリガ式補助サイリスタに関する電流対時間のグラフである。曲線６６及び６８は、２８Ａのアノード電流で起動する光学トリガ式補助サイリスタに関する電流対時間のグラフである。これらの曲線は、光学トリガ式補助サイリスタが、４Ｅ−７秒よりも短い遮断状態から導通状態への切り換え時間を有することができることを示している。
【００６４】
図５は、一部の実施形態による光学トリガ式補助サイリスタを含むシリコンカーバイドサイリスタの遮断特性を示すグラフである。特に、図５は、一部の実施形態によるサイリスタが、１２ｋＶよりも高い逆遮断電圧を有することができることを示している。
【００６５】
１ｃｍよりも大きいデバイス面積を有するシリコンカーバイドサイリスタは、１０ｋＶよりも高い電圧を遮断することができる。一部の実施形態によるシリコンカーバイドデバイスは、１２ｋＶよりも高い遮断電圧を有することができ、一部の場合は１５ｋＶよりも高い遮断電圧を有することができる。特に、一部の実施形態によるシリコンカーバイドベースのサイリスタは、トランジスタと一体的に形成された光学トリガ式補助サイリスタを使用することができる。
【００６６】
更に、一部の実施形態によるシリコンカーバイドサイリスタは、ｐ−ｎ接合部を同じく形成してキャリア注入層として機能する抵抗性バッファ層１４を基板１２とドリフト層１８の間に含むことができる。特に、抵抗性バッファ層１４は、基板と同じ導電型を有することができるが、層がより高い抵抗性を有するように低いドーピング濃度でドーピングすることができる。更に、抵抗性バッファ層１４は、ドリフト層１８と同じ導電型を有するが、ドリフト層１８よりも高濃度にドープされた第２のバッファ層１６とのｐ−ｎ接合部を形成することができる。
【００６７】
そのような抵抗性バッファ層１４を含めることにより、高温での少数注入係数を低下させることができ、その結果、デバイスに低温での正の順電圧降下温度係数を持たせることができる。それとは対照的に、引用によって本明細書に組み込まれている米国特許第５，８３１，２８７号明細書は、少数キャリア注入を低減することによって正の温度係数を得るのではなく、正の温度係数を得る上で純抵抗性の余分な層を用いている。本明細書に解説するように、一部の実施形態により、正の温度係数は、高温での少数注入係数を調節する（低下させる）ことによってもたらすことができる。この調節は、比較的肉厚で中程度の濃度でドープされたバッファ層１４の包含によってもたらすことができる。
【００６８】
図６は、抵抗性バッファ層１４の包含からもたらされる少数キャリア注入の低減を示すために模擬された仮想試験構造１００の概略図である。この図に示すように、試験構造１００は、基板１２と、第１のｎ型バッファ層１４と、第２のｐ型バッファ層１６と、ｐ型ドリフト層１８と、ｐ型接点層８０とを含むＰＩＮダイオード構造である。第１のｎ型バッファ層１４は、２３ミクロン厚であり、１Ｅ１７ｃｍ−３のドーピング濃度を有する。第２のｐ型バッファ層１６は、２ミクロン厚であり、５Ｅ１７ｃｍ−３のドーピング濃度を有する。ドリフト層１８は、９０ミクロン厚であり、２Ｅ１４ｃｍ−３のドーピング濃度を有し、ｐ型層８０は、２ミクロン厚であり、８Ｅ１８ｃｍ−３のドーピング濃度を有する。
【００６９】
アノード電流密度対アノード電圧は、２５℃の低温及び３００℃の高温で模擬された。その結果を図７に曲線１０２（２５℃）及び１０４（３００℃）として示している。デバイスが負の順電圧温度係数から正の順電圧温度係数に移行する点の電流密度を表す交差点Ｊｘｏは、１００Ａ／ｃｍ２よりも低い。特に、交差点Ｊｘｏは、約７５Ａ／ｃｍ２よりも低いとすることができ、約５０Ａ／ｃｍ２と７５Ａ／ｃｍ２の間にあるとすることができる。
【００７０】
同様に、試験構造１００における少数キャリア注入も模擬された。このシミュレーションの結果は、図６に示す切断線１４０に沿って取ったデバイス内の位置の関数としての５Ｖのアノード電圧における少数キャリア濃度の低温作動時（曲線１０６）及び高温作動時（曲線１０８）のグラフである図８に示している。参考のために、グラフの上方に試験構造１００を示している。
【００７１】
図８に示すように、高温では、デバイスのドリフト層内の少数キャリア（電子）濃度は、基板の近くで有意に低下する。
【００７２】
本明細書では、以上の説明及び図面に関連して多くの異なる実施形態を開示した。これらの実施形態の全ての組合せ及び部分結合を逐一記載して例示するのは過度に冗長で曖昧化することになることは理解されるであろう。従って、全ての実施形態は、いずれの方法及び／又は組合せでも組み合わせることができ、図面を含む本明細書は、本明細書に説明する実施形態の全ての組合せ及び部分結合、並びにこれらの実施形態を作成及び使用する方式及び工程の完全な明細書を構成すると解釈しなければならず、かつあらゆるそのような組合せ又は部分結合に対する特許請求の範囲をサポートすることとする。
【００７３】
図面及び本明細書において本発明の典型的な実施形態を開示し、かつ特定の用語を用いたが、これらは限定目的ではなく、一般的かつ説明目的の意味でのみ用いたものであり、本発明の範囲は、以下に続く特許請求の範囲に示している。
【符号の説明】
【００７４】
５  ２５℃曲線
６  ３００℃曲線
Ｐ１  Ｊ１＜Ｊｘｏの電流密度で作動される点
【図１】
2014523108.tif 000003
【図２】
2014523108.tif 000004
【図３Ａ】
2014523108.tif 000005
【図３Ｂ】
2014523108.tif 000006
【図４】
2014523108.tif 000007
【図５】
2014523108.tif 000008
【図６】
2014523108.tif 000009
【図７】
2014523108.tif 000010
【図８】
2014523108.tif 000011
【手続補正書】
【提出日】平成26年2月17日(2014.2.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の導電型と第１のドーピング濃度とを有する半導体層と、
前記第１の導電型と前記第１のドーピング濃度よりも低い第２のドーピング濃度とを有する前記半導体層上のキャリア注入層と、
前記キャリア注入層上の前記第２の導電型を有するドリフト層と、
前記ドリフト層上の前記第１の導電型を有するベース層と、
前記ベース層上の前記第２の導電型を有するアノード領域と、
を含むことを特徴とするサイリスタ。
【請求項２】
前記キャリア注入層の厚み及び前記第２のドーピング濃度は、サイリスタの作動温度の増大に応答して該キャリア注入層による少数キャリア注入を低減するように選択されることを特徴とする請求項１に記載のサイリスタ。
【請求項３】
サイリスタが負の順電圧温度係数から正の順電圧温度係数にシフトする交差電流密度が、１００Ａ／ｃｍ2よりも低いことを特徴とする請求項１に記載のサイリスタ。
【請求項４】
前記キャリア注入層と前記ドリフト層の間に前記第２の導電型を有するバッファ層を更に含み、
前記キャリア注入層及び前記バッファ層は、ｐ−ｎ接合部を形成する、
ことを特徴とする請求項１に記載のサイリスタ。
【請求項５】
前記バッファ層は、前記ドリフト層のドーピング濃度よりも高い第３のドーピング濃度を有することを特徴とする請求項４に記載のサイリスタ。
【請求項６】
前記ベース層は、主ベース層と、該主ベース層から隔離された補助ベース層とを含み、
サイリスタが、
前記補助ベース層上にあり、かつ前記第２の導電型を有する補助アノード領域と、
前記補助アノード領域と前記主ベース層の間の導電性相互接続部と、
を更に含む、
ことを特徴とする請求項１に記載のサイリスタ。
【請求項７】
前記ベース層は、主ベース層と該主ベース層から隔離された少なくとも１つの補助ベース層とに分割され、
前記アノード領域は、第１のアノード領域を含み、
サイリスタが、
前記補助ベース層上の前記第２の導電型を有する第２のアノード領域と、
前記第２のアノード領域と前記主ベース層とを導電的に接続する導電性相互接続部と、
を更に含み、
前記バッファ層の厚み及びドーピング濃度が、サイリスタの作動温度の増大に応答して該バッファ層とのｐ−ｎ接合部にわたる少数キャリア注入を低減するように選択される、
ことを特徴とする請求項１に記載のサイリスタ。
【請求項８】
前記第１の導電型を有する基板を更に含み、
前記バッファ層は、前記基板上にあり、
前記基板のドーピング濃度が、前記バッファ層の前記ドーピング濃度よりも高い、
ことを特徴とする請求項７に記載のサイリスタ。
【請求項９】
前記バッファ層と前記ドリフト層の間に前記第２の導電型を有する第２のバッファ層を更に含むことを特徴とする請求項８に記載のサイリスタ。
【請求項１０】
前記ベース層、前記ドリフト層、前記バッファ層、前記第１のアノード領域、及び前記第２のアノード領域は、シリコンカーバイドを含むことを特徴とする請求項７に記載のサイリスタ。
【請求項１１】
光学トリガ式サイリスタを含むことを特徴とする請求項１又は請求項７に記載のサイリスタ。
【国際調査報告】
2014523108.tif 000012