(57)【要約】ジャンクションボックスの多層回路基板（６）は、複数の誘電体層と、前記回路基板に設けられる電力回路（４）と、前記回路基板に設けられる信号処理回路（５）と、前記回路基板にある前記電力回路に電力を入力するための入力部とを備え、前記複数の誘電体層の各々は、一側面に電力が伝達される導電箔を有すると共に、前記多層回路基板を形成するために１つの誘電体層を別の誘電体層の上にして配列されている。内側の誘電体層上に配列された導電箔（１）は、外側の誘電体層上に配列された導電箔よりも厚く、前記電力回路は、前記多層回路基板の１つの領域上に配設され、前記信号処理回路は、前記多層回路基板の別の領域上に配設されており、前記２つの領域は熱障壁（９）により熱的に分離されている。【選択図】図４
2011505077.tif 000002
【特許請求の範囲】
【請求項１】
多層回路基板を備えるジャンクションボックスであって、
前記多層回路基板は、
複数の誘電体層と、
前記多層回路基板に設けられる電力回路と、
前記多層回路基板に設けられる信号処理回路と、
前記多層回路基板にある前記電力回路に電力を入力するための入力部と、
を備え、
前記複数の誘電体層の各々は、一側面に電力が伝達される導電箔を有すると共に、前記多層回路基板を形成するために１つの誘電体層を別の誘電体層の上にして配列されている前記ジャンクションボックスにおいて、
内側の誘電体層上に配列された導電箔は、外側の誘電体層上に配列された導電箔よりも厚く、
前記電力回路は、前記多層回路基板の１つの領域上に配設され、前記信号処理回路は、前記多層回路基板の別の領域上に配設されており、前記２つの領域は熱障壁により熱的に分離されているジャンクションボックス。
【請求項２】
前記信号処理回路が配設された前記１つの領域は低い銅被覆率を有しており、前記電力回路が配設された前記別の領域は高い銅被覆率を有している請求項１に記載のジャンクションボックス。
【請求項３】
前記熱障壁は前記多層回路基板の全ての誘電体層を通っている請求項１又は２に記載のジャンクションボックス。
【請求項４】
前記多層回路基板上の前記１つの領域と前記別の領域の間に伝導材料を存在させることにより電磁両立性（ＥＭＣ）を維持している請求項１、２又は３に記載のジャンクションボックス。
【請求項５】
前記熱障壁は、前記多層回路基板の前記電力回路のある前記別の領域よりも伝導材料が１０％少ない誘電体層の領域である請求項４に記載のジャンクションボックス。
【請求項６】
個々のどの層上に位置する熱障壁は、いずれも１ｍｍの最小幅を有している請求項１〜５のいずれか１項に記載のジャンクションボックス。
【請求項７】
前記多層回路基板は４つの誘電体層を含む請求項６に記載のジャンクションボックス。
【請求項８】
前記外側の誘電体層は２オンスの導電箔を有しており、前記内側の誘電体層は４オンスの導電箔を有している請求項７に記載のジャンクションボックス。
【請求項９】
サーマルビスがプリント基板である前記多層回路基板を挿通するように設けられており、該サーマルビスにはハンダが充填されている請求項１〜８のいずれか１項に記載のジャンクションボックス。
【請求項１０】
前記サーマルビスには前記ハンダがリフロー技術又はウェーブソルダリング技術を用いて或いはリフロー技術及びウェーブソルダリング技術を併用して充填されている請求項９に記載のジャンクションボックス。
【請求項１１】
プリント基板である前記多層回路基板上の前記電力回路及び前記信号処理回路は、ヒューズ、リレー、ＭＯＳＦＥＴ、マイクロコントローラー及びプログラマブル素子のいずれかを含んでいる請求項１〜１０のいずれか１項に記載のジャンクションボックス。
【請求項１２】
プログラマブル素子を更に含んでいる請求項１〜１１のいずれか１項に記載のジャンクションボックス。
【請求項１３】
前記入力部はバスバーである請求項１〜１２のいずれか１項に記載のジャンクションボックス。
【請求項１４】
自動車両で使用するための請求項１〜１３のいずれか１項に記載のジャンクションボックス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ジャンクションボックス（電気接続箱と称されることがある。）に関する。
【背景技術】
【０００２】
ジャンクションボックスは、自動車両の電力配線系統の一部として該自動車両に設けられている。ジャンクションボックスは、一般的に個々が絶縁された複数の電線束によって構成されるワイヤハーネスを介して電気回路に電力を分配する。各電線は、電気モータ、スイッチ又はランプのような電気回路にジャンクションボックスを接続する。
【０００３】
最近のジャンクションボックスは、多数の電子回路が装着されたプリント回路基板（ＰＣＢ）を含むものが一般的であり、該電子回路の全ては、どんな条件下でもジャンクションボックスの安全かつ正確な作動を確保するために高い信頼性が求められている。
【０００４】
“スマート”ジャンクションボックスは、例えば照明、ウインドワイパ及び種々のセンサのような自動車両の諸機能の多くに信号を送る信号処理集積回路を含んでいる。典型的な電子回路は、これらの機能に信号を送るためにスイッチ、コネクタ、ヒューズ、マイクロコントローラ及びプログラマブル素子を含む。しかしながら、かかる電子回路の精度が高くあるためには、それらの動作温度を常に安全作動範囲内に確実に維持しておくことが非常に重要である。
【０００５】
一般に、自動車両におけるスマートジャンクションボックスは、信号処理回路及び電力回路の双方を必要とすると共に、該信号処理回路及び電力回路の双方が同じＰＣＢ上に区分けして配置されることが望ましい。しかしながら、実際は、電力回路により発生された高温により信号処理回路が損傷を受けるのを防止するためだけでなく、一定のファインピッチを有する諸信号処理コンポーネントを電力伝送に使用される厚いＰＣＢ箔に装着することが難しいために、信号処理回路は別個のＰＣＢに装着されねばならなかった。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、本発明の目的は、電力回路により発生された熱が信号処理回路に伝達されるのを防止した状態で、該信号処理回路及び電力回路の双方を装着することができるＰＣＢを提供することである。
【課題を解決するための手段】
【０００７】
本発明によると、多層回路基板を備えるジャンクションボックスであって、前記多層回路基板は、複数の誘電体層と、前記多層回路基板に設けられる電力回路と、前記多層回路基板に設けられる信号処理回路と、前記多層回路基板にある前記電力回路に電力を入力するための入力部と、を備え、前記複数の誘電体層の各々は、一側面に電力が伝達される導電箔を有すると共に、前記多層回路基板を形成するために１つの誘電体層を別の誘電体層の上にして配列されている前記ジャンクションボックスにおいて、内側の誘電体層上に配列された導電箔は、外側の誘電体層上に配列された導電箔よりも厚く、前記電力回路は、前記多層回路基板の１つの領域上に配設され、前記信号処理回路は、前記多層回路基板の別の領域上に配設されており、前記２つの領域は熱障壁により熱的に分離されているジャンクションボックス。
【０００８】
電力回路及び信号処理回路の双方を単一のＰＣＢ上に組み入れることにより多数の利点が得られる。例えば、かかるＰＣＢの製造に必要な生産ライン及びプロセスが簡単であり、このことは、その製造中に生ずるエラーの機会を少なくするので、回路基板の信頼性がより高くなる。また、単一のＰＣＢは、銅のような高価な重量材料の減少を可能にするより簡素な構造であり、コスト効率を更によくする。
【０００９】
本発明の推奨する配列によると、銅箔が米国電子回路協会が提供する業界標準とは反対の方法で多層ＰＣＢ内に設けられており、その結果、信号処理コンポーネントが電力コンポーネントと同じ回路基板上に装着されるのを許容しながら、ＰＣＢが回路から熱を放散する能力をより向上させることになる。
【００１０】
より高い銅含有量をもつ回路基板について、内側の層上に配列された銅箔の温度上昇は、同じ箔サイズ及び同じ電流を有する外側の箔の温度上昇よりも低いであろう。米国電子回路協会が提供する業界標準は実際に反対の結果を教示しており、これは低い銅含有量をもつ回路基板についてのみの事実である。従って、本発明において、最も多くの熱を放散するであろう箔、即ち、最も大電流を送る箔は、内側の層上に配設されている。
【００１１】
このような方法でＰＣＢを構成することにより、ＰＣＢの電力箔に関する温度上昇が減少される。本発明に基づくＰＣＢの一例は４つの層を有しており、外側の２つの層は２オンスの銅箔を有しており、内側の２つの層は４オンスの銅箔を有している。
【００１２】
ＰＣＢ上の電力領域から信号処理領域への熱伝達は、本発明によると、熱障壁として作用する境界領域を電力領域及び信号処理領域の間に設けて、該２つの領域を分離して電力回路により発生された熱の伝達を減少することによって、更に低減される。
【００１３】
従って、電力回路から信号処理回路への熱伝達は、電力回路により発生された熱が信号処理回路に影響することなく電力回路及び信号処理回路の双方の領域をＰＣＢが含むのを許容するのに十分な量だけ、低減されることができる。
【００１４】
また、サーマルビアとして使用されるメッキ貫通スルーホールをＰＣＢに設けることができ、該サーマルビアは各層の中を通ることにより、外側の銅層に置かれた諸コンポーネントによって発生された熱が他の銅層（内側及び外側）に放散するのを可能にする。本発明は、これらのサーマルビアにハンダを充填することにより、ＰＣＢの熱放散能力を大きく向上させた。
【図面の簡単な説明】
【００１５】
【図１Ａ】スマートジャンクションボックスにおいて従来から用いられていた二枚の回路基板のＰＣＢ配列の一例を示しており、電力回路は１つのＰＣＢに設けられており、信号処理回路は別のＰＣＢに設けられていて、２つのＰＣＢが電気的に接続されている。
【図１Ｂ】電力回路及び信号処理回路の双方を含む本発明による回路基板の一例を示す図である。
【図２】本発明によるＰＣＢを備えたジャンクションボックスの分解図を示している。
【図３】図１の回路基板と熱障壁の経路とを示す図であり、この熱障壁が電力回路及び信号処理回路の両領域を分離している状態を示している。
【図４】電力回路及び信号処理回路の両方が設けられる共に熱障壁が両領域を分離している多層ＰＣＢの異なる熱伝導率の評価を与える図である。
【図５Ａ】ある電流を与えたときの、多層ＰＣＢの外側の層上に位置する銅箔の温度上昇と、同じ多層ＰＣＢの内側の層上にある同じ寸法の銅箔の温度上昇と、を比較したグラフである。
【図５Ｂ】米国電子回路協会が提供する業界標準のデータに従う、外側の層上の銅箔についての温度上昇を示す図表である。
【図５Ｃ】米国電子回路協会が提供する業界標準のデータに従う、内側の層上の銅箔についての温度上昇を示す図表である。
【図６Ａ】電力箔が外側の層上にあるときの電力損を図解する、多層ＰＣＢの断面図である。
【図６Ｂ】電力箔が内側の層上にあるときの電力損を図解する、多層ＰＣＢの断面図である。
【図７Ａ】マイクロプロセッサピッチがＰＣＢ銅厚さ／重量とともにどのように変化するかを示す図である。
【図７Ｂ】マイクロプロセッサピッチがＰＣＢ銅厚さ／重量とともにどのように変化するかを示す図である。
【図８】回路基板に設けられた回路により発生された熱を放散するためにサーマルビア及び銅箔をどのようにして使用できるかを説明する図である。
【図９】ＰＣＢにおける熱抵抗を低減するためにハンダをサーマルビアに充填する種々の方法の例を示す図である。
【発明を実施するための形態】
【００１６】
次に、本発明の実施形態について添付図面を参照して詳細に説明する。
【００１７】
本発明は、特に、自動車産業において採用されている“スマート”ジャンクションボックス（図示せず）で使用されるプリント回路基板（ＰＣＢ）に関するものである。本発明は、電力回路及び信号処理回路の双方を多層構造のＰＣＢ上に収容できる手段を提供する。
【００１８】
図１Ａは、先行技術によるジャンクションボックスにおいて使用する２枚のＰＣＢ１及び２の配置の代表的な例を示している。２枚のＰＣＢ１及び２は電気ストラップ３によって電気的に接続されている。第１のＰＣＢは、電力ＰＣＢ１であり、そこに電力回路４を装着している。第２のＰＣＢは、信号処理ＰＣＢ２であり、そこに信号処理回路５を装着している。
【００１９】
電力ＰＣＢ１及び電力回路４には通常、大電流が流れるため、ＰＣＢはこれに適応できなければならない。このため、先行技術の電力ＰＣＢ１は一般的に、信号処理ＰＣＢ２よりも厚い銅箔が形成されている。先行技術の電力ＰＣＢ１の構造の一例は、４つの層を有するＰＣＢであって、各層が３オンスの銅箔を有している。この構造は、その銅箔に発生する熱を抑制することに寄与する。
【００２０】
従来、図１Ａに示すように、信号処理回路５は、電力回路４に対して別個の信号処理ＰＣＢ２に設けられていた。このように設ける主な理由の１つは、電力回路４により発生された熱が信号処理回路５に影響を及ぼすのを防止するためである。別の理由は、電力伝送のために使用される銅箔が厚すぎるため、信号処理回路５に通常見られるピンのピッチに見合う程度の十分に小さなピッチにその銅箔を形成することができず、信号処理回路５をこの銅箔上に設けるのが難しいことが挙げられる。
【００２１】
図１Ｂは本発明の一実施例を示しており、多層ＰＣＢ６は、ジャンクションボックス（図示せず）における使用のため電力回路４及び信号処理回路５の双方を同ＰＣＢに装着している。この実施例において、ＦＲ４（Flame Retardant Type 4）誘電体層が４つの銅層を含む多層ＰＣＢを構成するのに用いられている。尚、この特定の実施例においてＦＲ４が使用されるものとして説明するが、任意の適当なＰＣＢ誘電体材料を使用しても構わない。
【００２２】
図２は、本発明による単一の多層ＰＣＢ６から構成されるジャンクションボックスの分解図を示している。図３はこの多層ＰＣＢ６を上面視したものであり、該多層ＰＣＢ６において、電力回路４は、銅被覆率が高い領域（以後、電力領域７と呼ぶ。）に設けられており、信号処理回路５は、銅被覆率が低い多層ＰＣＢ６の領域（以後、信号処理領域８と呼ぶ。）に設けられている。
【００２３】
２つの領域、すなわち電力領域７及び信号処理領域８は、これからは熱障壁９と称される境界領域により隔てられている。この熱障壁９は、２つの領域７及び８の間を熱的に隔てる機能を有している。熱障壁９の詳細は追って説明する。多層ＰＣＢ６を横断する例示した熱障壁９の経路を図３に示す。図３において、該熱障壁９は、電力領域７を信号処理領域８から隔てている。熱障壁９の別の例を図４に示す。図４において、熱障壁９が電力回路４を信号処理回路５から分離するためにどのように配置されるかがもっと明瞭に分かる。
【００２４】
銅の熱伝導率はほぼ４００Ｗ／ｍｋであり、ＦＲ４誘電体層の熱伝導率はほぼ０．２３Ｗ／ｍｋである。当業者には分かるように、熱障壁９内に存在する銅が少なければ少ないほど、多層ＰＣＢ６を介して電力領域７及び信号処理領域８の間に伝達される熱は少ない。
【００２５】
図４は、熱障壁９内に設けられた誘電体層のいずれにも銅箔を有していない理想的な熱障壁９を示している。実際には、電力回路４を信号処理回路５に電気的に接続すると共に、良好なレベルの電磁環境適合性（ＥＭＣ）を確保するために、少量の銅箔が熱障壁９の諸層の少なくとも１層に設けられる。
【００２６】
本発明の一実施例によると、多層ＰＣＢ６の電力領域７の有効熱伝導率は、銅及びＦＲ４誘電体基板の総合伝導率を考慮に入れて、ほぼ１００Ｗ／ｍｋである。信号処理領域８は、相対的に、この有効熱伝導率の半分以下、およそ１０〜５０Ｗ／ｍｋである。銅箔の使用量が最も少ない（ＦＲ４誘電体基板のみから構成される）熱障壁９の有効熱伝導率はほぼ０．５Ｗ／ｍｋである。
【００２７】
本発明による誘電体層の配列の一実施例は図４に示されている。同図は、外側の２つの誘電体層（図４の最上層と最下層）上に２オンス（７０μｍ）の銅箔１０を有すると共に、内側の２つの誘電体層（図４の第２層と第３層）上に４オンス（１４０μｍ）の銅箔１２を有する、即ち２−４−４−２の配列を有する多層ＰＣＢ６の一例を示している。銅箔の厚さの他の組合せを内側及び外側の誘電体層上に使用できることが分かるであろうが、上述した一例は、全体のＰＣＢ銅重量を考慮したものであり、従って、コストを最小に維持しながら良好な熱放散を実現している。
【００２８】
本発明の上述した熱放散を向上させた状況を踏まえて、図５Ａは、温度（Ｋ）対電流（Ａ）の関係を示している。この図は、ある値の電流について、多層ＰＣＢ６の内側の誘電体層上の銅箔１２の温度が、銅箔が同一厚さである同じ多層ＰＣＢ６の外側の誘電体層上の銅箔１０の温度ほどには上昇していないことを示している。これは、図５Ｂ及び図５Ｃに示した業界標準リファレンス(standard industry references)から分かるように、米国電子回路協会が提供する業界標準とは反対である。
【００２９】
従って、所定電流について多層ＰＣＢ６における内側の誘電体層の温度上昇は、外側の誘電体層の温度上昇よりも少ないため、本発明は、銅被覆率が高い電力領域７において、最高電流を流しても温度上昇について最大の可能性を有する銅箔が、内側の誘電体層上に配列されるように構成されている。
【００３０】
図６Ａ及び図６Ｂは、最も大きな電流を流すことができる厚い銅箔１２が内側の誘電体層上に配列されるように誘電体層を構成する利点を示している。
【００３１】
図６Ａの配列においては、最上層の銅配線の上面から空気へ向かって直接放射されるエネルギ（熱）は最も低い。これは、空気は０．０２４Ｗ／ｍｋの熱伝導率を有するのみであるためである。このように、配線の一部である銅箔の一部（コンポーネント）から空気への熱伝達は、潜在的な熱放射の効率を大きく減少させてしまう。
【００３２】
反対に、図６Ｂにおいて、エネルギ（熱）の熱伝達はより効率的である。これは、銅がほぼ４００Ｗ／ｍｋの熱伝導率を有するものであり、そのような熱伝導率の高い隣接する銅配線を介して、ＰＣＢ配線から熱が放射されるためである。
【００３３】
電力回路４及び信号処理回路５の双方を同じ多層ＰＣＢ６上に装着することがこれまで可能ではなかった理由の一つは、ジャンクションボックスに装着するために通常必要とされるサイズのＰＣＢを考えれ分かるように、電力回路４により発生された熱が該電力回路に近接して配置された信号処理回路５に悪影響を及ぼすことであった。
【００３４】
しかしながら、前述したように、本発明は、熱障壁９を含むことによる多層ＰＣＢ６の電力領域７と信号処理領域８との間の熱伝導率を減じる新たな解決策と組合せて、電力回路４からの熱を放散するために改良した手段を提供することにより、上述の望ましい配列を可能にしている。これは、電力回路４により発生された熱が到達して熱に敏感な信号処理回路５の特性に悪影響を与えることを防止する有益な効果をもたらす。
【００３５】
熱を放散するために改良した手段は、多層ＰＣＢの諸層が配列される点で米国電子回路協会が提供する業界標準と相反するような方法で多層ＰＣＢ６を構成することを含んでいる。しかしながら、この相反する配列は、電力回路４が信号処理回路５と同じ多層ＰＣＢに置かれるのを許容するのに充分な速度で、多層ＰＣＢ６が電力回路４から熱を放散させるのに役立つ。
【００３６】
業界の一致した意見及び強調の結果である米国電子回路協会が提供する業界標準は、世界全体で遵守されており、また、多層ＰＣＢの構成に関しては、内側及び外側の誘電体層上に同様の銅箔を有する多層ＰＣＢについて、外側の誘電体層上の銅箔に沿って流れる電流による温度上昇は内側の誘電体層に関する温度上昇よりも小さいであろうと理解され、また、そのように教えられている（図６Ｂ及び図６Ｃ参照）。しかしながら、このことは銅被覆率の低いをもつＰＣＢについてのみ事実であることが分かってきた。
【００３７】
本発明の多層ＰＣＢ６は、米国電子回路協会が提供する業界標準とは対照的に、多層ＰＣＢ６が、回路のため高電力を流すための厚い銅箔１２がＰＣＢの内側の誘電体層上に配置されるように構成されている点で、通常の考えを変えている。これは、高い銅被覆率を有すると共に、内側及び外側の誘電体層の双方に同様の銅箔を有する多層ＰＣＢについては、該銅箔に沿って流れる電流による内側の誘電体層の温度上昇は外側の誘電体層に関する温度上昇よりも小さいであろう。
【００３８】
従って、多層ＰＣＢ６の内側の誘電体層上に高電力用の銅箔を設けることにより、銅箔も熱を回路から放散させる非常に良好な熱導体として作用するため、電力回路４で発生された熱によって生じた温度上昇を最小に至るように保つことが可能である。もちろん、より厚い銅箔１２を内側の誘電体層上に設けるという基本原理が維持されるならば、異なる厚さの銅箔を多層ＰＣＢ６の別の誘電体層において使用可能であることが分かるであろう。
【００３９】
４オンスの銅箔１２を内側の誘電体層に設けた状態で外側の誘電体層上に２オンスの銅箔１０を設けた前述の配列（２−４−４−２）は、ジャンクションボックスにおいて使用される特定回路を有するＰＣＢに対して要求される所要の熱放散を可能にするための単なる一つの配列である。この特定の配列は、多層ＰＣＢ６の全銅重量、従って、コストを最少に維持しながら良好な熱放散を可能にすると考えられる。
【００４０】
多層ＰＣＢ６の種々の誘電体層に設けられた銅箔の厚みは、予算や、電力回路４により発生されている熱の量のようなファクターを含みうる性能に関する要求事項に基づいて変えることができる。
【００４１】
次に、上述した熱障壁９を詳細に考慮すると、銅充填は、銅エッチング剤の寿命を延ばすと共に熱的性能を向上させるのにＰＣＢに関し使用される技術である。
【００４２】
一般に、高い銅被覆率を有するＰＣＢは、電圧分離(voltage isolation)、クリーページ及びクリアランス性能（clearance performance)を改善する低い銅被覆率を有するＰＣＢとは対照的に、熱的性能を改善する。また、ＰＣＢの表面上の銅被覆率の良好なバランスは信頼性のある製造を容易にすると共に生産を向上させるので、このバランスを良好に維持することも重要である。
【００４３】
多層ＰＣＢの電力領域７は、最高の銅充填、従って、高い銅被覆率を備えているのに対して、多層ＰＣＢ６の信号処理領域８は、相対的に、最小の銅充填、従って、低い銅被覆率を有している。
【００４４】
多層ＰＣＢの銅被覆率は、複数の領域にセグメント化されていると共に、多層ＰＣＢ６の表面上の電力領域７と信号処理領域８との間に熱障壁９を提供している。これは、多層ＰＣＢ６の電力領域７と信号処理領域８との間の熱伝導率を減少させ、従って、２つの領域、即ち、電力領域７と信号処理領域８との間に伝達される熱の量を制限する望ましい効果を奏している。
【００４５】
種々の電力回路４及び信号処理回路５をそれぞれ含む電力領域７及び信号処理領域８を分離する熱障壁９の幅は、少なくとも、多層ＰＣＢ６のサイズ要求やそこに装着される必要のある回路の量に応じて、変えることができる。当業者なら理解されるように、熱障壁９の幅が広ければ広いほど、電力領域７及び信号処理領域８が互いにより熱的に分離された状態となる。
【００４６】
好適な実施例は多層ＰＣＢ６についてＦＲ４誘電体を使用しているが、当業者には明らかなように、使用される誘電体ボードは特定の形式に限定されない。実際に、ＦＲ４と同様の特性を有する利用可能な誘電体ボードには多数の形式のものがあり、これらは本発明で使用するのに適しているであろう。
【００４７】
銅箔のピッチはＰＣＢの銅厚さに応じて変更することができる。ＰＣＢエッチングプロセスのため、層上の銅重量が増すときに、その上側（回路）縁部により形成される回路パッド（circuitry pad)の幅と下側（誘電体）縁部の幅との間の差も増してくる。その結果、銅重量が増すときに、回路パッド間の最小距離（回路のピンピッチ）も増すことになる。図７Ａは、銅箔の幅及び間隔を示すアートワーク表しており、図７Ｂは、種々の銅重量についての最小の銅箔の幅及び間隔を示すアートワークの諸例を示している。
【００４８】
銅箔がＰＣＢ表面上にエッチングされるときに、該銅箔は、それらの側辺がエッチングにより除去される結果として、一般的に台形状に形成される。集積回路の諸コンポーネントを銅箔上に正確に着座させるには、銅箔がＩＣのコンポーネントに設けられたピンを受け入れるのに十分な幅を有することが必要である。
【００４９】
特に、高い銅重量の電力箔をエッチングするとき、集積回路のためのパッドに適当な装着表面が設けられることを確実にするためには、そのパッドのベースが所望の装着表面よりもかなり幅広であることが必要である。この効果の影響度はＰＣＢ銅重量と共に増加する。
【００５０】
高い銅重量の電力銅箔が内側の層上に位置するように多層ＰＣＢ６を配列することにより、本発明は、信号処理回路５にとって、多層ＰＣＢ６の内側の層上にファインピッチでのコンポーネントの配置を可能にする。
【００５１】
銅箔が多層ＰＣＢの外側表面上に互いに接近し過ぎて置かれていると、銅箔を互いにますます接近させる電圧クリーページがＰＣＢ性能に影響を与えるかも知れない危険がある。しかしながら、内側の層上で高電力接続させるように設計することにより、電圧クリーページの発生は内側の層上に誘電体が存在するため大きく減少される。
【００５２】
逆に、良好な熱の拡散のためには銅箔を最小限分離させることが望ましいので、銅箔を多層ＰＣＢの内側の層上に互いに接近して配置させることが効率的な熱放射の点で有利である。
【００５３】
従って、本発明は、高電力接続のために内側の銅層をターゲットとするＰＣＢの新規な設計技術を提供する。この技術の利点の一つは熱的性能の向上であり、その結果、熱放散が良好となり、多層ＰＣＢ６並びに電力回路４及び信号処理回路５の作動中の温度上昇が低いことになる。
【００５４】
所望の熱的性能の向上を実現するため、内部のルーティング層(routing layers)に高い銅重量が設けられ、外部の銅層に低い銅重量が設けられている。これは、単一のＰＣＢ６上の電力回路４及び信号処理回路５のＩＣ化を可能とし、ＰＣＢは、先行技術の設計よりも熱的性能を向上させることができる。
【００５５】
熱的性能の向上、及び銅に占められていないＰＣＢの信号処理領域８によってもたらされる銅分離の結果として、ＰＣＢ６の電力領域７及び信号処理領域８の温度差が増す。これは、信号処理領域６が高温である可能性のある電力領域７により影響を受けることが少なくなるのを可能にする。
【００５６】
ＰＣＢ６の熱的性能を増す本発明の別の特徴は、多層ＰＣＢがハンダを充填されたサーマルビア１１を備えていることである。図８は、銅箔１０、１２を使用して多層ＰＣＢ６に設けられた電力回路４及び信号処理回路５により発生された熱を放散するためにサーマルビア１１を使用することを示している。これは、本発明が改善した基本的な熱伝達原理である。
【００５７】
図９は、リフロー技術及びウェーブソルダリング技術の併用によりサーマルビアに取り込まれているハンダの例を示しており、この場合、サーマルビアはハンダにより完全に充填されているのが理想的である。ハンダがサーマルビアを充填することは、多層の熱抵抗を低減することにより、はだか基板の熱的性能と比較して多層ＰＣＢの熱的性能を最大で６０％まで向上させることができる。これは、ひいては、電力回路及び信号処理回路が低い温度で作動される結果をもたらす。
【００５８】
更に、ヒューズ、リレー及びインテリジェントＭＯＳＦＥＴの利用によりＰＣＢ表面領域が比較的に小さくなり、結果的に、スマートジャンクションボックスの全体寸法が小さくなる。
【図１Ａ】
2011505077.tif 000003
【図１Ｂ】
2011505077.tif 000004
【図２】
2011505077.tif 000005
【図３】
2011505077.tif 000006
【図４】
2011505077.tif 000007
【図５Ａ】
2011505077.tif 000008
【図５Ｂ】
2011505077.tif 000009
【図５Ｃ】
2011505077.tif 000010
【図６Ａ】
2011505077.tif 000011
【図６Ｂ】
2011505077.tif 000012
【図７Ａ】
2011505077.tif 000013
【図７Ｂ】
2011505077.tif 000014
【図８】
2011505077.tif 000015
【図９】
2011505077.tif 000016
【国際調査報告】
2011505077.tif 000017
2011505077.tif 000018