(57)【要約】  レーザスクライビング及びプラズマエッチングの両方によって基板をダイシングする方法。方法は、後続のプラズマエッチングからＩＣのバンプ面を保護するためにプラズマ蒸着されたポリマーの厚さを蓄積することによって、プラズマエッチングチャンバでインサイチューマスクを形成する工程を含む。第２マスク材料（例えば、水溶性マスク材料）をプラズマ蒸着されたポリマーと共に使用することができる。マスクの少なくとも一部は、フェムト秒レーザスクライビングプロセスによってパターニングされ、これによってパターニングされたマスクにトレンチを提供する。パターニングはＩＣ間の基板の領域を露出させ、基板はその内部でプラズマエッチングされてＩＣを個片化し、水溶性材料層は洗い流される。
2014523110.tif 000002
【特許請求の範囲】
【請求項１】
複数のＩＣを含む基板をダイシングする方法であって、
ＩＣを覆い、保護する基板の上に、マスクを形成する工程であって、マスクを形成する工程は、基板の上にポリマーをプラズマ蒸着する工程を更に含む工程と、
レーザスクライビングプロセスによってマスク厚さの少なくとも一部をパターニングし、これによってＩＣ間の基板の領域を露出させるトレンチをパターニングされたマスクに提供する工程と、
パターニングされたマスク内のトレンチを貫通して基板をプラズマエッチングして、ＩＣを個片化する工程を含む方法。
【請求項２】
プラズマエッチングする工程が、複数の連続するエッチングサイクル及び蒸着サイクルを含むディープトレンチエッチングプロセスを含み、各蒸着サイクルはポリマーの追加量を蒸着する請求項１記載の方法。
【請求項３】
マスク層をプラズマ蒸着し、基板をエッチングする工程は、同一のプラズマチャンバによって実行される請求項２記載の方法。
【請求項４】
マスキング層をプラズマ蒸着する工程は、ＩＣの上の銅バンプの上面の上にポリマーの層を堆積させる工程を含む請求項１記載の方法。
【請求項５】
ポリマーの層をプラズマ蒸着する工程は、Ｃ４Ｆ８、Ｃ４Ｆ６、又はＣＨ２Ｆ２のうちの少なくとも１つを含む原料ガスのプラズマに基板を曝露させる工程を含む請求項４記載の方法。
【請求項６】
ポリマーの層をプラズマ蒸着する工程は、ポリマーの層を少なくとも１ミクロンの厚さに蒸着する工程を含む請求項５記載の方法。
【請求項７】
マスクを形成する工程は、ポリマーの層をプラズマ蒸着する工程の前又は後に第２マスク材料層を塗布する工程を含み、レーザスクライビングプロセスによってマスクの少なくとも一部をパターニングする工程は、第２マスク材料層をアブレーション加工してトレンチを形成する工程を含む請求項１記載の方法。
【請求項８】
第２マスク材料層は、水溶性ポリマーであり、半導体基板をエッチングする工程は、水溶性ポリマーのマスク材料層を１００℃未満に維持するエッチングプロセスによってトレンチをエッチングする工程を含む請求項７記載の方法。
【請求項９】
第２マスク材料を形成する工程は、ＩＣのパッシベーション層の上面に接触して、ポリ（ビニルアルコール）、ポリ（アクリル酸）、ポリ（メタクリル酸）、ポリ（アクリルアミド）、又はポリ（エチレンオキシド）のうちの少なくとも１つを形成する工程を含む請求項８記載の方法。
【請求項１０】
第２マスク材料は、ポリマーの層をプラズマ蒸着する前に、第２マスク材料をスピンコーティングによって形成し、スピンコーティングは、ＩＣ上の銅バンプの上面に、プラズマエッチングの全期間を通してバンプを保護するには十分でないマスク厚を残す請求項８記載の方法。
【請求項１１】
レーザスクライビングプロセスによってマスクの少なくとも一部をパターニングする工程は、第２マスク材料内にトレンチをアブレーション加工する工程を含み、ポリマーの層をプラズマ蒸着する工程は、第２マスク材料内にトレンチをアブレーション加工する工程の後に実行される請求項１０記載の方法。
【請求項１２】
プラズマエッチングする工程は、第２マスク材料内にアブレーション加工されたトレンチ内に形成されたプラズマ蒸着されたポリマーの層を一掃するのに十分なブレークスルーエッチングを含み、ブレークスルーエッチングはトレンチの外側に堆積したポリマーの層を一掃するには不十分である請求項１１記載の方法。
【請求項１３】
第２マスク材料は、ポリマーの層をプラズマ蒸着した後で、第２マスク材料をスピンコーティングすることによって形成され、第２マスク材料層のスピンコーティングは、ＩＣ上の銅バンプの上面の上に配置され、ポリマーのプラズマ蒸着層の無いプラズマエッチングの全期間を通してポリマーの下地蒸着層を保護するには十分でない第２マスク材料層の厚さを提供する請求項８記載の方法。
【請求項１４】
複数のＩＣを含む半導体基板をダイシングするシステムであって、
水溶性材料の層を含むマスクをパターニングし、ＩＣ間の基板の領域を露出させるレーザスクライブモジュールと、
レーザスクライブモジュールに物理的に結合されたプラズマエッチングモジュールであって、基板上にポリマーマスクをプラズマ蒸着させ、基板のプラズマエッチングによってＩＣを個片化させるプラズマエッチングモジュールと、
レーザスクライブされた基板をレーザスクライブモジュールとプラズマエッチングモジュールの間で搬送するロボット搬送チャンバを含むシステム。
【請求項１５】
レーザスクライブは、５４０ナノメートル以下の波長と４００フェムト秒以下のパルス幅を有するフェムト秒レーザを含む請求項１４記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体処理の分野に関し、特に、各基板が集積回路（ＩＣ）を上に有する基板をダイシングするための方法に関する。
【関連技術の背景説明】
【０００２】
半導体基板の処理において、典型的にはシリコン又は他の半導体材料からなる基板（ウェハとも呼ばれる）上にＩＣが形成される。一般的には、半導体、導体又は絶縁体のうちのいずれかである種々の材料の薄膜層が、ＩＣを形成するために使用される。これらの材料は、様々な周知のプロセスを用いてドープされ、蒸着（堆積）され、エッチングされ、これによって同時に複数のＩＣ（例えば、メモリデバイス、論理デバイス、光起電デバイスなど）を同一基板上に同時に形成する。
【０００３】
デバイス形成に続いて、基板は、支持部材（例えば、フィルムフレーム全域に亘って引き伸ばされた接着フィルム）に載置され、基板は梱包等のために互いに各々個々のデバイス又は「ダイ」を分離するために「ダイシング」される。現在、最も人気のある２つのダイシング技術は、スクライビングとソーイングである。スクライビングの場合、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿って基板表面を横切って移動する。例えば、ローラによって圧力を印加すると、基板はスクライブラインに沿って分離する。ソーイングの場合は、ダイヤモンドを先端に付けたのこぎりがストリートに沿って基板を切断する。５０〜１５０μｍ厚のバルクシリコンの個片化などの薄い基板の個片化の場合、従来のアプローチでは、悪いプロセス品質しか得られていない。薄い基板からダイを個片化する際に直面する可能性のある課題のいくつかは、異なる層間における微小亀裂の形成又は層間剥離、無機誘電体層のチッピング、厳密なカーフ幅（切り口幅）制御の保持、又は正確なアブレーション深さの制御を含めることができる。
【０００４】
プラズマダイシングも考えられるが、レジストのパターニングのための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。最終的に、プラズマダイシングプロセスのマスキングは、とりわけ、基板の厚さ及び上面のトポグラフィ、プラズマエッチングの選択性、及び基板の上面上に存在する材料に応じて、問題となる可能性がある。
【概要】
【０００５】
本発明の実施形態は、レーザスクライビング及びプラズマエッチングの両方を含むハイブリッドダイシングプロセスのために半導体基板をマスキングする方法を含む。
【０００６】
一実施形態では、複数のＩＣを有する半導体基板をダイシングする方法は、ＩＣを覆い、保護するプラズマ蒸着された材料を含むマスクを半導体基板の上に形成する工程を含む。ストリート内のマスク厚の少なくとも一部は、レーザスクライビングプロセスによってパターニングされ、これによってＩＣ間の基板の領域を露出させるギャップ又はトレンチを備えたパターニングされたマスクを提供する。その後、基板は、パターニングされたマスク内のギャップを貫通してプラズマエッチングされ、ＩＣをチップに個片化する。
【０００７】
別の一実施形態では、半導体基板をダイシングするシステムは、同一プラットフォームに結合されたフェムト秒レーザとプラズマエッチングチャンバを含む。プラズマエッチングチャンバは、基板のプラズマエッチング用と、ポリマーマスキング材料のインサイチュー堆積用の両方に利用される。
【０００８】
別の一実施形態では、複数のＩＣを有する基板をダイシングする方法は、シリコン基板の表側の上に水溶性マスク層を形成する工程を含む。水溶性マスク層は、基板の表側の上に配置されたＩＣ表面の大部分を覆い、保護する。ＩＣは、パッシベーション層（例えば、ポリイミド（ＰＩ））によって囲まれたバンプを有する銅バンプ形成された上面を含む。バンプ及びパッシベーションの下の表面下薄膜は、低κ層間誘電体（ＩＬＤ）層と銅配線層を含む。水溶性材料、パッシベーション層、及び表面下薄膜は、ＩＣ間のシリコン基板の領域を露出させるフェムト秒レーザスクライビングプロセスによってパターニングされる。水溶性材料の厚さは、基板のエッチングを実行するためのエッチングチャンバで、インサイチューでプラズマエッチングする前にプラズマ蒸着されたポリマーマスク材料によって増える。シリコン基板は、ディープシリコンプラズマエッチングプロセスによって貫通してエッチングされ、ＩＣを個片化する。その後、水溶性層及びインサイチュー蒸着されたポリマーマスク材料は、水中又はエッチングポリマー残留物の除去に適した他の溶媒中で洗い流される。
【図面の簡単な説明】
【０００９】
本発明の実施形態は、添付図面の図において、限定ではなく例として示されている。
【図１Ａ】本発明の一実施形態に係る、レーザスクライビングの前に形成されたプラズマ蒸着されたマスク材料を有するハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。
【図１Ｂ】本発明の一実施形態に係る、レーザスクライビングの後に形成されたプラズマ蒸着されたマスク材料を有するハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。
【図１Ｃ】本発明の一実施形態に係る、基板のエッチングによって動的に形成されたプラズマ蒸着されたマスク材料を有するハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。
【図２】本発明の一実施形態に係る、エクスサイチューマスクとして水溶性マスク層を塗布する方法を示すフロー図である。
【図３】本発明の一実施形態に係る、ウェハの薄化前にダイシングされる基板に水溶性マスク層を塗布する方法を示すフロー図である。
【図４Ａ】本発明の一実施形態に係る、図１Ａに示されるダイシング法の操作１０２に対応する複数のＩＣを含む半導体基板の断面図を示す。
【図４Ｂ】本発明の一実施形態に係る、図１Ａに示されるダイシング法の操作１０３に対応する複数のＩＣを含む半導体基板の断面図を示す。
【図４Ｃ】本発明の一実施形態に係る、図１Ａに示されるダイシング法の操作１０５に対応する複数のＩＣを含む半導体基板の断面図を示す。
【図４Ｄ】本発明の一実施形態に係る、図１Ａに示されるダイシング法の操作１０７に対応する複数のＩＣを含む半導体基板の断面図を示す。
【図５Ａ】本発明の一実施形態に係る、レーザスクライビングの前に水溶性マスクの上に塗布したプラズマ蒸着されたポリマーマスクの断面図を示す。
【図５Ｂ】本発明の一実施形態に係る、レーザスクライビングの後に水溶性マスクの上に塗布したプラズマ蒸着されたポリマーマスクの断面図を示す。
【図６】本発明の一実施形態に係る、マスク除去用の統合ウェットステーションを備えた基板のレーザ・プラズマダイシング用統合プラットフォームレイアウトのブロック図を示す。
【図７】本発明の一実施形態に係る、本明細書に記載されるマスキング、レーザスクライビング、プラズマダイシング法における１以上の操作の自動実行を制御する例示的なコンピュータシステムのブロック図を示す。
【詳細な説明】
【００１０】
各基板が複数のＩＣを上に有する基板をダイシングする方法を説明する。以下の説明では、本発明の例示的な実施形態を説明するために、多数の特定の詳細（例えば、フェムト秒レーザスクライビング条件及びディープシリコンプラズマエッチング条件）が記載されている。しかしながら、本発明の実施形態は、これらの特定の詳細なしに実施できることは当業者には明らかであろう。他の例において、周知の態様（例えば、ＩＣ製造、基板薄化、テーピング等）は、本発明の実施形態を不必要に不明瞭にすることを避けるために、詳細には説明されない。本明細書全体を通して、「一実施形態」への参照は、その実施形態に関連して記載された特定の構成、構造、材料、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して様々な箇所で「一実施形態では」というフレーズが出現するが、必ずしも本発明の同じ実施形態に言及しているわけではない。更に、特定の構成、構造、材料、又は特性は、１以上の実施形態において任意の適切な方法で組み合わせることができる。また、図に示される様々な例示的実施形態は単なる例示表現であり、必ずしも一定の縮尺で描かれていないことを理解すべきである。
【００１１】
用語「結合される」、「接続される」及びそれらの派生語は、本明細書内では構成要素間の構造的関係を記述するために使用することができる。これらの用語は互いに同義語として意図されるものではないことを理解すべきである。むしろ、特定の実施形態では、「接続される」は、２以上の要素が互いに直接物理的又は電気的に接触していることを示すために使用される場合がある。「結合される」は、２以上の要素が互いに直接的又は間接的に（それらの間に他の介在要素を有して）物理的又は電気的に接触していること、及び／又は２以上の要素が（例えば、因果関係のように）互いに協働又は相互作用することを示すために使用される場合がある。
【００１２】
本明細書内で使用されるように用語「上に」、「下に」、「間に」、「表面に」は、１つの材料層の他の材料層に対する相対位置を表す。このように、例えば、１つの層が別の層の上に又は下に配置されるというのは、直接別の層に接触していてもよく、又は１以上の介在層を有していてもよい。更に、２つの層の間に配置された１つの層は、２つの層と直接接触していてもよく、又は１以上の介在層を有していてもよい。対照的に、第１層が第２層の「表面に」ある場合は、第１層は第２層に接触している。また、１つの層の他の層に対する相対位置は、基板の絶対的な姿勢を考慮することなく、基板に対して操作が相対的に行われると仮定して設けられている。
【００１３】
一般的に、初めにレーザスクライブ、その後にプラズマエッチングを伴うハイブリッドな基板又は基板のダイシングプロセスが、ダイの個片化のために、プラズマ蒸着された材料層を含むエッチングマスクと共に実施されることが本明細書で説明される。マスク層のプラズマ蒸着と、個片化のための基板のプラズマエッチングとが、同一のプラズマチャンバによって実行される／同一のプラズマチャンバ内で起こる特定の実施形態では、マスク層のプラズマ蒸着を本明細書では「インサイチュー」と呼び、一方、プラズマエッチングチャンバによって形成されないマスク材料を本明細書では「エクスサイチュー」と呼ぶ。パターニングされていない（すなわち、ブランケット）マスク層、パッシベーション層、及び表面下の薄膜デバイス層の少なくとも部分的な厚さをきれいに除去するために使用することができる。その後、レーザエッチングプロセスは、基板の露出又は基板の部分的なアブレーションによって終了することができる。ハイブリッドダイシングプロセスのプラズマエッチング部分は、その後、チップを個片化又はダイシングするために、基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用いられる。
【００１４】
本発明の一実施形態によると、フェムト秒レーザスクライビングとプラズマエッチングの組み合わせを使用して、半導体基板を個別化又は個片化されたＩＣにダイシングする。一実施形態では、フェムト秒レーザスクライビングは、もしも完全でないならば、本質的に非平衡プロセスである。例えば、フェムト秒ベースのレーザスクライビングは、無視できる程度の熱損傷領域に局所化することができる。一実施形態では、レーザスクライビングは、超低κ膜を有する（すなわち、３．０未満の誘電率を有する）ＩＣを個片化するのに使用される。一実施形態では、レーザによる直接描画は、リソグラフィのパターニング操作を削減し、マスキング材料を非感光性のものにでき、基板を分割するのに非常に少ないコストで実施されるプラズマエッチングベースのダイシング処理を可能にする。一実施形態では、スルーシリコンビア（ＴＳＶ）型のエッチングが使用され、プラズマエッチングチャンバ内でダイシングプロセスを完了する。ＴＳＶ型のエッチングは、エッチングマスクと実質的に同じ、ＩＣの上面にプラズマ蒸着された材料を、トレンチの側壁上に堆積させる。
【００１５】
図１Ａは、レーザスクライビングの前にプラズマ蒸着マスク材料が形成された、本発明の一実施形態に係るハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。図４Ａ〜図４Ｄは、本発明の一実施形態に係る方法１００の操作に対応する第１及び第２のＩＣ４２５、４２６を含む基板４０６の断面図を示す。
【００１６】
方法１００は、ＩＣが上に形成された基板を受け取ることから始まる。図４Ａを参照すると、基板４０６は、その上に形成される薄膜デバイス層の製造プロセスに耐えるのに適した任意の材料から構成される。例えば、一実施形態では、基板４０６は、ＩＶ族系材料（例えば、単結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）である。別の一実施形態では、基板４０６は、ＩＩＩ−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板など）である。デバイス製造中に、基板４０６は、典型的には６００μｍ〜８００μｍの厚さであるが、図４Ａに示されるように、キャリア４１１（例えば、フレーム（図示せず）全域に亘って引き伸ばされ、ダイ取り付け膜（ＤＡＦ）４０８によって基板の裏面に付けられたバッキングテープ４１０）によって薄化された基板を今支持しながら、５０μｍ〜１００μｍまで薄化されている。
【００１７】
実施形態では、第１及び第２のＩＣ４２５、４２６は、シリコン基板４０６内に製造され、誘電体スタック内に入れられたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含む。複数の金属配線（相互接続）をデバイス又はトランジスタの上方、及び取り囲む誘電体層内に形成することができ、ＩＣ４２５、４２６を形成するためにデバイス又はトランジスタを電気的に結合するために使用することができる。ストリート４２７を構成する材料は、ＩＣ４２５、４２６を形成するために用いる材料と類似又は同一であることができる。例えば、ストリート４２７は、誘電体材料、半導体材料、及びメタライゼーションの薄膜層を含むことができる。一実施形態では、ストリート４２７は、ＩＣ４２５、４２６と同様のテストデバイスを含む。ストリート４２７の幅は、どこでも１０μｍ〜１００μｍの間であることが可能である。
【００１８】
操作１０２では、プラズマ蒸着された層が基板４０６上に形成され、ＩＣ４２５、４２６と、ＩＣ４２５、４２６の間に介在するストリート４２７の両方を覆う。一実施形態では、マスク４０２を形成する工程は、基板上にポリマーを堆積させる工程を含む。プラズマエッチングが複数の連続するエッチング及び蒸着サイクルを有するディープトレンチエッチングプロセスである特定のインサイチューの実施形態では、エッチング操作１０５の間の各蒸着サイクルは、マスキング操作１０２間に形成されたポリマーと実質的に同じポリマーの追加量を蒸着する。しかしながら、典型的なディープトレンチエッチングプロセスは、フォトレジストマスクによって画定されたリソグラフィによって実行され、エッチングの際に、鉛直でない（例えば、水平）面上にポリマーを動的に蓄積しないが、操作１０２におけるプラズマ蒸着は、フォトレジストマスクに取って代わり、したがって基板エッチングの開始前に十分な期間実行され、これによってＩＣ４２５、４２６の水平面（例えば、上面）上にポリマーの保護層を蓄積する。
【００１９】
実施形態に応じて、マスク４０２は、操作１０２で形成されたプラズマ蒸着されたポリマー層のみから成るか、図４Ａに破線で示されるように、マスク４０２は、少なくとも一層が操作１０２で形成されたプラズマ蒸着されたポリマー層であり、他層が操作１０１（図１Ａ）で形成されたエクスサイチューマスク材料である複数の異なる材料層４０２Ａ及び４０２Ｂを含む。このような多層の実施形態では、プラズマ蒸着されたポリマー層は、ＩＣ４２５、４２６の上面に接触している（すなわち、蒸着されたポリマー層が４０２Ａ）か、下地のマスク材料の上に配置される（すなわち、蒸着されたポリマー層が４０２Ｂ）かのいずれかが可能である。他のより従来的なマスキング材料（例えば、フォトレジスト、無機誘電体ハードマスク（例えば、二酸化ケイ素）又はシルセスキオキサン）とは異なり、プラズマ蒸着されたポリマーを含むマスクは、下地の（しばしば、ポリイミド（ＰＩ）である）パッシベーション層及び／又は（しばしば、銅である）バンプに損傷を与えることなく容易に除去することができる。このように、マスク４０２は、（それは非常にほとんど消費されてもよいが）プラズマエッチングプロセスに耐えるのに十分な厚さである必要があり、基板エッチングプラズマに曝露された場合に、損傷を受け、酸化され、又はそうでなくとも汚染される可能性のある銅バンプをまさに保護する。
【００２０】
方法１００がエクスサイチューのマスク形成操作１０１を含む多層マスクの一実施形態において、マスク４０２は、ＩＣ４２５、４２６上に配置された水溶性材料を含む。このような実施形態では、操作１０２で形成されたプラズマ蒸着されたポリマー層の下又は上に配置されるように、ポリマー材料のプラズマ蒸着の前又は後にそれぞれ水溶性材料を塗布することができる。したがって、図４Ａを参照すると、第１実施形態では、マスク層４０２Ａは水溶性材料であり、一方マスク層４０２Ｂはインサイチューでプラズマ蒸着されたポリマーマスク材料である。このような実施形態では、水溶性の層の存在は、後続のレーザスクライビングの際に、ＩＣ４２５、４２６の上面に保護を提供し、及び／又はマスク除去プロセスを支援することができる。第２実施形態では、マスク層４０２Ａは、インサイチューでプラズマ蒸着されたポリマーマスク材料であり、一方マスク層４０２Ａは、水溶性材料である
【００２１】
一実施形態では、水溶性マスク層は、材料の温度が上昇されたときに、その後のプラズマエッチングプロセスの間の過度の架橋を避けるために、少なくとも６０℃で熱的に安定であり、好ましくは１００℃で安定であり、理想的には１２０℃で安定である。一般的に、過度の架橋は、材料の溶解性に悪影響を与え、エッチング後の除去がより困難になる。実施形態に応じて、水溶性の層は、湿式塗布されるか、又はドライフィルムラミネートとして塗布されるかのいずれかが可能である。塗布の両モードに対して、例示的な材料は、ポリ（ビニルアルコール）、ポリ（アクリル酸）、ポリ（メタクリル酸）、ポリ（アクリルアミド）、又はポリ（エチレンオキシド）の少なくとも１つを含み、多数の他の水溶性材料もまた容易に利用可能である。ラミネーション用のドライフィルムは、水溶性材料のみを含むことが可能であり、又は、水溶性であってもなくてもよい接着層を更に含むことも可能である。特定の一実施形態では、ドライフィルムは、ＵＶ露光により接着結合強度を減少させるＵＶ感応性接着層を含む。このようなＵＶ露光は、その後のプラズマストリートエッチング中に行ってもよい。
【００２２】
図２は、本発明の実施形態に係る、操作１０１で実行されるダイシングされる基板上に水溶性エクスサイチューマスク層をスピンコーティングするための方法２００を示すフロー図である。方法２００は、スピンコートシステム上に基板をロードする又は統合プラットフォームのスピンコートモジュール内に基板を搬送することから始まる。操作２０４では、水溶性ポリマーの水溶液を基板４０６上で回転させる。本発明において、水溶液の設計は、最大膜厚に制限され、熱安定性が懸案事項である。ストリートでは、マスク４０２の最大厚さは、特に水溶性の層では、アブレーションによってレーザがマスキングを貫通してパターニングできる能力によって制限される。マスク４０２は、アブレーションによってストリートパターンが全く形成されない、ＩＣ４２５、４２６の上及び／又はストリート４２７の端部の上では、はるかに厚くなる可能性がある。
【００２３】
図５は、本発明の例示的一実施形態に係る、ＩＣ４２６及びストリート４２７の上面と接触している水溶性マスク層４０２Ａを備え、水溶性マスク層４０２Ａの上に塗布された、プラズマ蒸着されたポリマーマスク層４０２Ｂの拡大断面図５００を示す。図５Ａに示されるように、基板４０６は、薄膜デバイス層が上に配置され、ＤＡＦ４０８（図４Ａ）と界面接続する底面５０２の反対側にある上面５０３を有する。一般に、薄膜デバイス層材料としては、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素、窒化ケイ素）を含むことができるが、これらに限定されない。図５に示される例示的な薄膜デバイス層は、二酸化ケイ素層５０４、窒化ケイ素層５０５、銅配線層５０８と共に、それらの間に配置される低κ（例えば、３．５未満）又は超低κ（例えば、３．０未満）の層間誘電体層（ＩＬＤ）（例えば、それらの間に配置された炭素ドープ酸化物（ＣＤＯ））を含む。ＩＣ４２６の上面は、パッシベーション層５１１（典型的には、ポリイミド（ＰＩ）又は類似のポリマー）によって囲まれたバンプ５１２（典型的には、銅）を含む。したがって、バンプ５１２及びパッシベーション層５１１は、表面下のＩＣ層を形成する薄膜デバイス層でＩＣの上面を構成している。バンプ５１２は、パッシベーション層５１１の上面からバンプ高さＨＢ延びており、例示的な実施形態では１０μｍ〜５０μｍの間の範囲である。
【００２４】
ストリート内のマスク４０２の最大厚さＴｍａｘは、一般的に、レーザ出力と、レーザ波長に関連する光変換効率との関数である。Ｔｍａｘがストリート４２７と関連しているので、ストリートの構造トポグラフィ、ストリート幅、及び水溶性の層を塗布する方法は、所望のＴｍａｘを達成するように設計することができる。特定の実施形態では、マスク４０２は、複数のレーザパスを要求するより厚いエッチングマスクと共に、３０μｍ未満、有利には２０μｍ未満のストリート厚さＴｍａｘを有する。
【００２５】
マスク４０２の最小厚さは、その後のプラズマエッチング（例えば、図１の操作１０５）によって達成される選択性の関数である。（一実施形態では、少なくとも５０μｍのＨＢを有する）バンプの上面が、（水溶性マスク材料層へのエッチングの選択性の関数である）最小マスク厚さＴｍｉｎによって覆われながら、スピンコーティング２０４のためのスピン及びディスペンスパラメータは、ストリートでのＴｍａｘが２０μｍ未満に維持される小さなプロセスウィンドウのみを有することができる。本明細書の他の箇所で説明された例示的なシリコンのプラズマエッチングプロセスにおいて、例えば、ポリ（ビニルアルコール）（ＰＶＡ）が、約１：２０（ＰＶＡ：シリコン）のエッチング速度選択性に対して、１μｍ／分〜１．５μｍ／分の間のエッチング速度を提供することが見出されている。このように、ＩＣの上部バンプ面の上の最小厚さ（例えば、図５のＴｍｉｎ）は、基板の厚さＴｓｕｂとレーザスクライブ深さＤＬの両方の関数であるプラズマエッチング深さＤＥによって決定することができる。例えば、ＤＥが少なくとも５０μｍである例示的な実施形態では、Ｔｍｉｎは、少なくとも３μｍであり、有利には少なくとも６μｍであり、これによって少なくとも１００μｍのＤＥに対して十分なマージンを提供する。このようなＴＭＩＮの値は、ＴＭＡＸの制約と一致しない場合がある。
【００２６】
ＴＭＡＸ未満の厚さに水溶性の層（図２、操作２０４）のスピンコーティングが、後続のプラズマエッチングの全期間を通して、銅バンプ５１２の上面にバンプ５１２を保護するには不十分なＴｍｉｎのマスク厚を残す（又は更に図５Ａに示されるようにバンプ５１２を覆うことができない）実施形態では、インサイチュープラズマ蒸着されたポリマーマスク層４０２Ｂは、バンプ５１２を保護するために必要なＴｍｉｎを達成するのに十分な厚さまで蒸着される。
【００２７】
スピンコート法２００を続けると、操作２０８では、水溶液を、例えば、ホットプレート上で乾燥させる。乾燥温度及び時間は、後続のマスク除去を困難にする可能性のある過度の架橋を回避するように選択されるべきである。典型的な乾燥温度は、材料に応じて、６０℃〜１５０℃の範囲である。例えば、ＰＶＡは、６０℃では可溶性を維持するが、温度が範囲限界の１５０℃に近づくにつれて、より不溶性になることが見出されている。スピンコート法２００を完了し、基板はアンロードされるか、又は、第２マスク材料のインサイチュープラズマ蒸着のためにプラズマエッチングチャンバへ又はレーザスクライブモジュールへ基板は真空中を搬送される（図１Ａに図示される方法１００又は図１Ｂに図示される方法１５０へとそれぞれ戻る）。水溶性の層が吸湿性である特定の実施形態では、真空中の搬送は、基板のエッチング中におけるマスクの層間剥離を回避するために、特に有利である。
【００２８】
図１Ａに戻って、マスク４０２がプラズマ蒸着された材料のみを含む（操作１０１をスキップした場合の）又は第２マスク材料を含む（例えば、操作１０１で水溶性材料層が形成された場合の）実施形態では、ポリマー材料のプラズマ蒸着は当該技術分野で公知の方法で進めることができる。インサイチュー蒸着の一実施形態では、操作１０２でのプラズマ蒸着プロセスは、後続の基板エッチングプロセスの間に使用される蒸着サイクル中に使用されるものと実質的に同じ原料ガス及びプラズマ条件で進められる。例示的な原料ガスはフルオロカーボン（例えば、Ｃ４Ｆ８及びＣ４Ｆ６が挙げられるが、これらに限定されない）を含み、これによって基板表面上にＣｘＦｙポリマーを堆積させる。あるいはまた、原料ガスは、様々なｘ及びｙを有するフッ素化炭化水素（ＣＨｘＦｙ）であり、例示的な実施形態はＣＨ２Ｆ２であり、これによって基板表面上にＣｘＨｙＦｚポリマーを堆積させることができる。プロセス圧力及びプラズマ電力は両方とも、より高い圧力で蒸着速度が増大する原料ガスの関数としての設計上の選択事項として変化させることができる。例示的なプロセス圧力は、２０ミリトール〜２００ミリトールの間の範囲である。プラズマ電力は、２ｋＷ〜６ｋＷのソース（上部）電力の範囲であり、典型的にはバイアス（下部）電力は印加されないことが可能である。
【００２９】
ポリマー蒸着がエッチングチャンバ内で実行されるので、基板温度、より具体的には基板上に配置された任意の水溶性の層は、水溶性材料の水溶性を保持するのに十分に低い温度に維持することができる。例示的な実施形態では、操作１０２でのポリマーのプラズマ蒸着の間、−１０℃〜−１５℃に冷却された静電チャック（ＥＳＣ）を介して冷却電力が印加され、これによって水溶性マスク材料層をプラズマ蒸着プロセスの期間を通して１００℃未満の温度に維持するが、好ましくは、７０℃〜８０℃である。
【００３０】
一般的に、プラズマ蒸着されたポリマーは、１：２０〜１：３０（ポリマー：基板）のエッチング選択性を提供するだろう。比較では、例えばフォトレジストによって同様のエッチング耐性を実現するためには、１５０℃を超える温度でハードベークが必要となる場合があり、このような高いベーク温度は、ＩＣ４２５、４２６と接触して水溶性の層を使用する実施形態に対しては（例えば、過度の架橋を引きおこすので）不利となるだろう。このように、ＩＣの上部バンプ面の上の最小厚さ（例えば、図５のＴｍｉｎ）は、基板の厚さＴｓｕｂとレーザスクライブ深さＤＬの両方の関数であるプラズマエッチング深さＤＥによって決定することができる。ＤＥが少なくとも５０μｍである例示的な実施形態では、Ｔｍｉｎは、少なくとも２μｍであり、有利には少なくとも４μｍであり、これによって少なくとも１００μｍのＤＥに対して十分なマージンを提供する。実行されるプラズマエッチングの継続時間（すなわち、エッチング深さＤＥ）に応じて、マスキングポリマーは、１０μｍ又はそれ以上の厚さ（Ｔｍｉｎ）にプラズマ蒸着することができる。理想的には、プラズマ蒸着されるポリマーの厚さは、エッチング後のマスク除去を簡素化するために、後続の基板エッチングプロセス中にほとんど完全に消費されるような厚さである。
【００３１】
方法１００において、プラズマ蒸着された層を含むマスク４０２は、レーザスクライブによるレーザスクライビング操作１０３の前にはパターニングされておらず、ストリート４２７上に配置されたマスク４０２の部分（例えば、水溶性の層４０２Ａ及びプラズマ蒸着された層４０２Ｂ）をアブレーション加工することによってスクライブラインの直接描画を行う。方法１００の操作１０３及び対応する図４Ｂでは、マスク４０２は、トレンチ４１２を形成するレーザスクライビングプロセスによってアブレーション加工することによってパターニングされ、トレンチ４１２は、表面化の薄膜デバイス層へと延び、ＩＣ４２５、４２６間の基板４０６の領域を露出させる。このように、レーザスクライビングプロセスは、もともとＩＣ４２５、４２６間に形成されたストリート４２７の薄膜材料をアブレーション加工するために使用される。本発明の一実施形態によると、レーザベースのスクライビングプロセスによってマスク４０２をパターニングすることは、図４Ｂに示されるように、ＩＣ４２５、４２６間の基板４０６の領域内に部分的にトレンチ４１４を形成することを含む。
【００３２】
図５に示される例示的な実施形態では、レーザスクライビングの深さＤＬは、パッシベーション層５１１及び表面下の薄膜デバイス層の厚さＴＦ、及びプラズマ蒸着されたポリマーマスク材料及びマスク４０２（例えば、水溶性層）の一部として含まれる任意の追加材料層の厚さＴｍａｘに応じて、約５μｍ〜５０μｍの深さの範囲内にあり、有利には１０μｍ〜２０μｍの深さの範囲内にある。
【００３３】
一実施形態では、マスク４０２は、本明細書内でフェムト秒レーザと呼ぶフェムト秒範囲（つまり、１０−１５秒）のパルス幅（持続時間）を有するレーザによってパターニングされる。パルス幅などのレーザパラメータの選択は、クリーンなレーザスクライブによる切り口を達成するために、チッピング、微小亀裂、及び層間剥離を最小限にする成功したレーザスクライビング・ダイシングプロセスの開発には重要である可能性がある。フェムト秒域のレーザパルス幅は、有利なことに、より長いパルス幅（例えば、ピコ秒又はナノ秒）に対して熱損傷の問題を軽減する。理論に縛られないが、現在理解されているように、フェムト秒エネルギー源は、ピコ秒光源に存在する低エネルギー再結合メカニズムを回避し、ナノ秒光源よりも大きな熱非平衡性を提供する。ナノ秒又はピコ秒レーザ光源を使用すると、ストリート４２７内に存在する様々な薄膜デバイス層材料は、光学吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素などの誘電体層は、通常の条件下で市販されているレーザのすべての波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低κ材料）及びシリコンは、非常に容易に光子に結合可能である（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射）。最適でないレーザパラメータが選択されている場合は、無機誘電体、有機誘電体、半導体、又は金属のうちの２以上を含む積層構造において、ストリート４２７のレーザ照射は、不利なことに層間剥離を引き起こす可能性がある。例えば、測定可能な吸収がなく、高バンドギャップエネルギーの誘電体（例えば、約９ｅＶのバンドギャップを有する二酸化ケイ素）を貫通するレーザは、下地の金属又はシリコン層に吸収され、金属層又はシリコン層のかなりの蒸発を引き起こす可能性がある。蒸発は高い圧力を発生させ、潜在的に深刻な層間剥離及び微小亀裂を引き起こす可能性がある。フェムト秒ベースのレーザ照射プロセスは、このような材料スタックのこのような微小亀裂又は層間剥離を回避又は軽減することが実証されている。
【００３４】
フェムト秒レーザベースのプロセス用のパラメータは、無機・有機誘電体、金属、及び半導体に対して実質的に同一のアブレーション特性を有するように選択することができる。例えば、二酸化ケイ素の吸収係数／吸収率は非線形であり、有機誘電体、半導体、及び金属の吸収係数／吸収率によって、より直線的になる場合がある。一実施形態では、高強度及び短パルス幅フェムト秒ベースのレーザプロセスが、二酸化ケイ素層及び１以上の有機誘電体、半導体、又は金属を含む薄膜層のスタックをアブレーション加工するために使用される。本発明の一実施形態によると、適切なフェムト秒ベースのレーザプロセスは、通常、様々な材料に非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約５０フェムト秒〜５００フェムト秒の範囲内のパルス幅を有するが、好ましくは、１００フェムト秒〜４００フェムト秒の範囲内である。
【００３５】
特定の実施形態では、レーザ放射は、広帯域又は狭帯域の発光スペクトルに対して、可視スペクトル、紫外線（ＵＶ）スペクトル、及び／又は赤外線（ＩＲ）スペクトルの任意の組み合わせに及ぶ。更にフェムト秒レーザアブレーションに対しては、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒ベースのレーザプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。特定の一実施形態では、半導体基板又は基板のスクライビングに適したフェムト秒レーザは、約２００ナノメートル〜１５７０ナノメートルの波長を有するレーザに基づくが、好ましくは、２５０ナノメートル〜５４０ナノメートルの範囲内である。特定の一実施形態では、５４０ナノメートル以下の波長を有するレーザに対して、パルス幅は５００フェムト秒以下である。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
【００３６】
一実施形態では、レーザ及び関連する光経路は、作業面で約３μｍ〜１５μｍの範囲内の焦点を提供するが、有利には、５μｍ〜１０μｍの範囲内である。作業面での空間ビームプロファイルは、シングルモード（ガウシアン）であるか、又はトップハットプロファイルの形をしたビームであることができる。一実施形態では、レーザ光源は、約２００ｋＨｚ〜１０ＭＨｚの範囲内のパルス繰り返しレートを有するが、好ましくは、約５００ｋＨｚ〜５ＭＨｚの範囲内である。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約３００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約６００ｍｍ／秒〜２ｍ／秒の範囲内である。
【００３７】
スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、有利なことには２パスを超えない。レーザは、特定のパルス繰り返しレートの単一パルス列又はパルスバーストの列のいずれかで印加することができる。一実施形態では、生成されたレーザ光のカーフ幅は、約２μｍ〜１５μｍの範囲内であるが、シリコン基板のスクライビング／ダイシングでは、デバイス／シリコン界面で測定されたときに、好ましくは約６μｍ〜１０μｍの範囲内である。
【００３８】
図１及び図４Ｃに進むと、基板４０６はプラズマ４１６に曝露され、マスク４０２内のトレンチ４１２を貫通してエッチングされ、操作１０５でＩＣ４２６を個片化する。例示的なインサイチューマスク蒸着の実施形態では、基板は、プラズママスク蒸着操作１０２を実行した同一チャンバ内でエッチングされる。本発明の一実施形態によると、操作１０５で基板４０６をエッチングすることは、図４Ｃに示されるように、フェムト秒ベースのレーザスクライビングプロセスによって形成されたトレンチ４１２をエッチングして、最終的に基板４０６を完全に貫通してエッチングすることを含む。
【００３９】
一実施形態では、エッチング操作１０５は、スルービアエッチングプロセスを伴う。例えば、特定の一実施形態では、基板４０６の材料のエッチング速度は、毎分２５μｍよりも大きい。高電力で動作する高密度プラズマ源を、プラズマエッチング操作１０５に対して使用することができる。典型的な電力は、３ｋＷ〜６ｋＷ、又はそれ以上の範囲である。
【００４０】
例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチングレートを約４０％上回るエッチングレートで単結晶シリコン基板又は基板４０６をエッチングするのに、ディープシリコンエッチング（すなわち、スルーシリコンビア（ＴＳＶ）エッチング）が使用される。マスク４０２内に存在する任意の水溶性材料層における高出力の効果は、−１０℃〜−１５℃に冷却された静電チャック（ＥＳＣ）を介して冷却電力を印加することを通して制御され、これによって水溶性マスク材料層をプラズマエッチングプロセスの期間を通して１００℃未満の温度に維持し、好ましくは、７０℃〜８０℃に維持する。このような温度では、水溶性は有利に維持される。
【００４１】
特定の一実施形態では、プラズマエッチング操作１０５は更に、複数のエッチングサイクルと時間の経過と共に交互に配置された複数の保護ポリマー堆積サイクルを伴う。堆積時間のエッチング時間に対する比は、典型的には１：１〜１：1.４である。例えば、エッチングプロセスは、２５０ｍｓ〜７５０ｍｓの持続時間を有する堆積サイクルと、２５０ｍｓ〜７５０ｍｓのエッチングサイクルを有することができる。図４Ｃに示されるように、このような堆積時間のエッチング時間に対する比によって、ポリマーは垂直面（例えば、トレンチの側壁）の表面上にのみ蓄積し、一方、操作１０２で水平面上に堆積されたポリマーマスク材料は、基板エッチング操作１０５の間に消費又は侵食される。堆積サイクルとエッチングサイクルの間に、エッチングプロセスの化学物質（例えば、例示的なシリコンエッチングの実施形態用にはＳＦ６を用いる）を、堆積プロセスの化学物質（重合フルオロカーボン（ＣｘＦｙ）ガス（例えば、Ｃ４Ｆ６又はＣ４Ｆ８又はフッ素化炭化水素（ｘ＞１のＣＨｘＦｙ）が挙げられるが、これらに限定されない）を用いる）と入れ替える。このような一実施形態では、同一の重合ガス化学物質は、マスキング操作１０２用のものと同じである。例えば、図４Ｃに示されるように、操作１０２でポリマーマスク層４０２ＢがＩＣ上の上部水平面上に形成される場合、エッチング操作１０５は、エッチングされたトレンチの側壁の表面に同じポリマーマスク層４０２Ｂを形成し、（図４Ａに比べて薄いものとして示されている）ポリマーマスク層４０２Ｂもまたエッチング除去する。当該技術分野で知られているように、更にプロセス圧力を、エッチングサイクルと堆積サイクルの間に、特定のサイクルで各々が有利に働くように変更することができる。
【００４２】
操作１０７で、方法３００は、インサイチュー堆積層を含むマスク４０２の除去によって完了する。一実施形態では、水溶性マスク層は水によって、例えば、脱イオン水の加圧されたジェットによって、又は周囲温度又は加熱された水浴中への浸漬を介して洗い流される。代替の実施形態では、マスク４０２は、エッチングポリマーの除去に有効である当該技術分野で公知の水溶液で洗い流すことができる。更に、図４Ｄに示されるように、プラズマ個片化操作１０５又は操作１０７におけるマスク除去プロセスのいずれも、ダイ取り付け膜９０８を更にパターニングして、バッキングテープ９１０の上部を露出させることができる。
【００４３】
図１Ｂは、本発明の一実施形態に係る、レーザスクライビング操作１０３に続いて操作１０２でプラズマ蒸着されたマスク材料が形成されるハイブリッドレーザアブレーション・プラズマエッチング個片化法１５０を示すフロー図である。図５Ｂは、本発明の一実施形態に係る、レーザスクライビングに続いて水溶性マスク上に塗布されたプラズマ蒸着されたポリマーマスクの断面図５５０を示す。方法１５０を実施する実施形態では、エクスサイチューマスク材料層（例えば、図５Ｂにおける層４０２Ａ）は、汚染保護層として役立ち、ＩＣの上面と基板を露出させるレーザスクライビングされたトレンチの底面との間のプラズマ蒸着されたポリマーの厚さに顕著な差がある十分に高いアスペクト（ＡＲ）のアブレーションされたトレンチのための基礎としても役立つ。その後、プラズマ蒸着されたポリマー内のこの差によって、ＩＣをマスクするのに十分な堆積されたポリマーを維持しながら、ブレークスルーエッチング（エッチングを介した破断）は、トレンチの底部から堆積されたポリマーを一掃できる。
【００４４】
図１Ｂによって示される例示的な実施形態では、操作１０１で、エクスサイチューマスク（例えば、水溶性材料又は本明細書の他の箇所に記載される材料のいずれか）は、前述の技術のいずれかによって形成される。特定の一実施形態では、ＰＶＡが、厚さ２μｍ〜１２μｍで基板上にスピンコートされる。操作１０３では、図１Ａの文脈で前述したように、エクスサイチューマスク層が、ストリート４２７内の薄膜デバイス層５０４、５０５、５０６、５０７、５０８及び５１１と共にレーザによってアブレーション加工される。
【００４５】
スクライビングされたトレンチのアスペクト比（ＡＲ）は、レーザスクライビングされた深さＤＬをトレンチ４１２の幅で割ったものである。トレンチ幅が６μｍ〜１０μｍの例示的な実施形態では、ＡＲはどこでも１．５：１〜５：１の間であることが可能である。図１Ｂを進めると、操作１０２では、基板はエッチングチャンバ内にロードされ、ポリマーのインサイチュープラズマ蒸着が、実質的に本明細書の他の箇所に記載されるように実施される。図５Ｂを参照すると、スクライビングされたトレンチのＡＲは、バンプ５１２の上面でプラズマ蒸着されたポリマーの厚さ（Ｔｍｉｎ）と、レーザスクライビングされたトレンチ４１２の底面でプラズマ蒸着されたポリマーの厚さ（Ｔｂａｒｒｉｅｒ）で、顕著な差を作る。その後、プラズマ蒸着されたポリマーにおけるこの差（Ｔｍｉｎ−Ｔｂａｒｒｉｅｒ）によって、ＩＣをマスクするのに十分な堆積されたポリマーをトレンチの外側に維持しながら、ブレークスルーエッチングは、トレンチの底部から堆積されたポリマーを一掃できる。プラズマ蒸着操作１０２が３μｍのＴｍｉｎを蒸着する例示的な一実施形態では、Ｔｂａｒｒｉｅｒは０．５μｍ未満である。
【００４６】
方法１５０を進めて、操作１０５では、基板はまず、スクライビングされたトレンチ内に堆積されたポリマーを（トレンチの外側に堆積されたより厚いポリマー層を一掃することなく）一掃するポリマーのブレークスルーによって、次に、方法１００に対して本明細書の他の箇所に記載された技術及び条件のいずれかを用いた基板のエッチングによって、（例えば、マスク蒸着操作１０２を実行したのと同一チャンバ内で）プラズマエッチングされる。一実施形態では、ポリマーのブレークスルー工程は、メインのエッチング／堆積の順序立てて並べられた異方性エッチングプロセスの間に使用されるよりも高いバイアス電力を伴う。
【００４７】
図１Ｃは、本発明の一実施形態に係る、基板のエッチングによって動的に形成されたプラズマ蒸着されたマスク材料を有するハイブリッドレーザアブレーション・プラズマエッチング個片化法１９０を示すフロー図である。操作１０１では、エクスサイチューマスク（例えば、水溶性材料又は本明細書の他の箇所に説明される材料のいずれか）が、前述の技術のいずれかによって形成される。特定の一実施形態では、ＰＶＡが基板上に２μｍ〜１２μｍの厚さでスピンコートされる。操作１０３では、図１Ａの文脈で前述されたように、エクスサイチューマスクが、ストリート４２７内の薄膜デバイス層５０４、５０５、５０６、５０７、５０８及び５１１と共にレーザによってアブレーション加工される。
【００４８】
図１Ｃを進めると、操作１０５では、基板がエッチングチャンバ内にロードされ、基板はプラズマエッチングされる。図１Ａ〜図１Ｂに示されるエッチング前のポリマー堆積技術（例えば、レーザスクライブ前後両方のマスク堆積）の代替として、ポリマーマスク（例えば、図４Ｃにおける層４０２Ｂ）が、操作１０５の間に基板のエッチングを進行させながら、動的に堆積される。この同時にインサイチューで堆積されたマスクは、下地のマスク層４０２Ａ（例えば、水溶性マスク材料）に対して非常に高い選択性をもつ高アスペクトトレンチエッチングを、基板エッチング速度のわずかな減少を犠牲にすることで実現することができる。しかしながら、基板をエッチングチャンバ内外へ複数回動かす必要が無いので、依然として方法１００及び１５０に対してスループットを向上させることができる。
【００４９】
基板エッチング操作１０５は、一般的に、方法１００及び１５０の文脈で説明したものと同様の反復的又は循環的な堆積／エッチングプロセス（例えば、同一のソースガス）を用いる。しかしながら、方法１９０の一実施形態では、操作１０５は、（エッチングサイクルではなく）堆積サイクルで開始する。更なる一実施形態では、エッチング時間に対する堆積時間の割合は、相対的により高い（例えば、堆積時間：エッチング時間の比は、１：１よりも大きく、より具体的には１．２：１〜２：１のである）。例えば、堆積時間が４００〜５００ｍｓでエッチング時間が３００ｍｓである例示的な一実施形態では、銅バンプ５１２の上にたった２μｍのＴｍｉｎを有する水溶性マスクが、１００μｍの深さＤＥを有するエッチングに耐えることができる（例えば、５０：１の選択性）。また、循環的な堆積／エッチングプロセスにおいて、各エッチング工程は、典型的には、１００〜２００Ｗのバイアス電力を印加することによって、トレンチ底部上で堆積されたポリマー及びシリコンをエッチングする指向性のあるエッチングである第１サブエッチング工程と、バイアス電力が印加されず等方的にポリマー及びシリコンをエッチングする等方性エッチングである第２サブエッチング工程を備えた２つのサブステップに分割される。エッチングに対する堆積の一定の時間比率では、第２サブエッチング工程時間に対する第１サブエッチング工程時間の比率も調整して、これによってウェハ表面の上部の上におけるマスク層の消費をより良好に制御することができる。
【００５０】
なお、水溶性の層を含むマスクの実施形態では、裏面研削（ＢＳＧ）の前又は後に、スピンコーティング法２００を実行してもよいことに留意すべきである。スピンコーティングは、一般的に、従来の７５０μｍの厚さを有する基板に対しては完成した技術であるので、スピンコーティング法２００を裏面研削の前に有利に実行することができる。しかしながら、代替的に、スピンコーティング法２００は、例えば、回転可能なチャック上に薄化基板及びテープ付けされたフレームの両方を支持することによって、裏面研削の後に実行することができる。
【００５１】
図３は、ウェハの薄化前にダイシングされる基板に水溶性の層を塗布するための方法３００を示すフロー図である。方法３００は、バンプ形成され、パッシベートされた基板を受け取ることから始まる。操作３０４では、水溶性マスク層（例えば、マスク層４０２Ａ）が形成される。したがって、操作３０４は、本明細書の他の箇所に記載されるように、スピンコーティング法２００を伴うことができる。操作３６０では、前面テープは、水溶性マスク層の上に形成される。任意の従来の前面テープ（例えば、ＵＶテープが挙げられるが、これに限定されない）を水溶性マスク層の上に塗布することができる。操作３７０では、例えば、図５に図示された基板４０６の下面５０１を研削することによって、基板は裏面から薄化される。操作３７５では、裏面支持体４１１が薄化された基板に追加される。例えば、裏面テープ４１０が塗布され、その後前面テープが除去されて、これによって水溶性マスク層を露出させることができる。その後、方法３００は、本発明の一実施形態に係る方法１００を完了するために操作１０３（図１）に戻る。
【００５２】
単一のプロセスツール６００は、ハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス１００内の多くの又はすべての操作を実行するように構成することができる。例えば、図６は、本発明の一実施形態に係る、基板のレーザ・プラズマダイシング用レーザスクライブ装置６１０と結合されたクラスタツール６０６のブロック図を示す。図６を参照すると、クラスタツール６０６は、複数のロードロック６０４を有するファクトリインターフェース６０２（ＦＩ）に結合される。ファクトリインターフェース６０２は、レーザスクライブ装置６１０を有する外部製造施設とクラスタツール６０６との間をインターフェース接続するのに適した大気ポートであることが可能である。ファクトリインターフェース６０２は、基板（又はそのキャリア）を格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール６０６又はレーザスクライブ装置６１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。
【００５３】
レーザスクライブ装置６１０はまた、ＦＩ６０２に結合される。一実施形態では、レーザスクライブ装置６１０は、フェムト秒レーザを含む。フェムト秒レーザは、ハイブリッドレーザ・エッチング個片化プロセス１００のレーザアブレーション部を実行する。一実施形態では、可動ステージもまた、レーザスクライブ装置６１０に含まれ、可動ステージは、フェムト秒ベースのレーザに対して基板又は基板（又はそのキャリア）を移動させるために構成されている。特定の一実施形態では、フェムト秒レーザも移動可能である。
【００５４】
クラスタツール６０６は、基板の真空中での搬送のためのロボットアームを収容したロボット搬送チャンバ６５０によってＦＩに結合された１以上のプラズマエッチングチャンバ６０８を含む。プラズマエッチングチャンバ６０８は、ハイブリッドレーザ・エッチング個片化プロセス１００のプラズマエッチング部分と、基板上でポリマーマスクを堆積することの両方に対して適している。例示的な一実施形態では、プラズマエッチングチャンバ６０８は更に、ＳＦ６ガス源と、Ｃ４Ｆ８、Ｃ４Ｆ６、又はＣＨ２Ｆ２源の少なくとも１つとに結合される。特定の一実施形態では、１以上のプラズマエッチングチャンバ６０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）  Ｅｔｃｈシステムであるが、他の適当なエッチングシステムも市販されている。一実施形態では、複数のプラズマエッチングチャンバ６０８が統合プラットフォーム６００のクラスタツール６０６部に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
【００５５】
クラスタツール６０６は、ハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス１００内の機能を実行するのに適した他のチャンバを含むことができる。図６に示される例示的な実施形態では、ウェットプロセスモジュール６１４がロボット搬送モジュール６５０に結合され、これによって基板のプラズマエッチング後の水溶性マスク及び／又はプラズマ蒸着されたポリマーの残りを洗い流す。ウェットプロセスモジュール６１４は、例えば、加圧されたウォータースプレージェット又は他の溶媒ディスペンサを含むことができる。
【００５６】
更なる他の実施形態では、堆積モジュール６１２は、本明細書に記載される水溶性マスク層を塗布するためのスピンコーティングモジュールである。スピンコーティングモジュールとして、堆積モジュール６１２は、キャリア（例えば、フレーム上に取り付けられたバッキングテープ）上に取り付けられた薄化された基板を、真空又はその他によってクランプするように構成された回転可能なチャックを含むことができる。
【００５７】
図７は、例えば、少なくとも１つのマイクロマシンアーチファクトを識別するタグからの反射光を分析するために、本明細書内で議論された１以上のスクライビング法をマシンに実行させるための命令セットを内部で実行することができるコンピュータシステム７００を示す。例示的なコンピュータシステム７００は、プロセッサ７０２、メインメモリ７０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ７０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ７１８（例えば、データ記憶装置）を含み、これらはバス７３０を介して互いに通信する。
【００５８】
プロセッサ７０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置など）を表す。より具体的には、プロセッサ７０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ等であることができる。プロセッサ７０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ７０２は、本明細書に記載の操作及び手順を実行するための処理ロジック７２６を実行するように構成される。
【００５９】
コンピュータシステム７００は更に、ネットワークインターフェースデバイス７０８を含むことができる。コンピュータシステム７００は、ビデオディスプレイユニット７１０（例えば、液晶ディスプレイ（ＬＣＤ）又は陰極線管（ＣＲＴ））、英数字入力装置７１２（例えば、キーボード）、カーソル制御装置７１４（例えば、マウス）、及び信号生成装置７１６（例えば、スピーカ）も含むことができる。
【００６０】
二次メモリ７１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア７２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）７３１を含むことができる。ソフトウェア７２２はまた、コンピュータシステム７００、メインメモリ７０４及びプロセッサ７０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ７０４内及び／又はプロセッサ７０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア７２２は更に、ネットワークインターフェースデバイス７０８を介してネットワーク７２０上で送信又は受信されることができる。
【００６１】
マシンアクセス可能な記憶媒体７３１は、パターン認識アルゴリズム、アーチファクト形状データ、アーチファクト位置データ、又は粒子の輝きデータを格納するためにも使用することができる。マシンアクセス可能な記憶媒体７３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディアを含むが、これらに限定されないように解釈されるべきである。
【００６２】
このように、各基板が複数のＩＣを有する半導体基板をダイシングする方法が開示された。要約書に記載されていることを含む本発明の例示的な実施形態の上記説明は、網羅的であること又は開示された正確な形態に本発明を限定することを意図していない。本発明の特定の実施及び本発明に対する実施例は、例示の目的で本明細書内に記載されているが、当業者が認識すると思われるように、様々な等価な修正形態が本発明の範囲内で可能である。したがって、本発明の範囲は、請求項解釈の確立された原則に従って解釈されるべきである以下の特許請求の範囲によって完全に決定されるべきである。
【図１Ａ】
2014523110.tif 000003
【図１Ｂ】
2014523110.tif 000004
【図１Ｃ】
2014523110.tif 000005
【図２】
2014523110.tif 000006
【図３】
2014523110.tif 000007
【図４Ａ】
2014523110.tif 000008
【図４Ｂ】
2014523110.tif 000009
【図４Ｃ】
2014523110.tif 000010
【図４Ｄ】
2014523110.tif 000011
【図５Ａ】
2014523110.tif 000012
【図５Ｂ】
2014523110.tif 000013
【図６】
2014523110.tif 000014
【図７】
2014523110.tif 000015
【国際調査報告】
2014523110.tif 000016
2014523110.tif 000017