(57)【要約】  静電変換器およびアレイを製造するための方法は、２つの切断ステップを含む技術を使用して、変換器要素の基板セグメントを互いから電気的に分離し、第１のステップは、基板においてパターン化された開口を形成し、基板セグメントの部分的分離を形成し、第２のステップは、第２のステップの完了時に基板セグメントの不安定性を回避するように基板セグメントを固定した後に分離を完了する。基板セグメントの固定は、部分的な分離内に非導電材料を充填するか、または変換器アレイを支持基板上に固定することによって達成され得る。基板が導電性である場合、分離された基板セグメントは、個別にアドレスされ得る個別の底面電極として機能する。当該方法は、１次元変換器アレイを製造するために特に有用である。
2011505765.tif 000002
【特許請求の範囲】
【請求項１】
静電変換器を製造するための方法であって、
少なくとも１つの変換器要素を基板上に含む変換器を形成するステップと、
第１のパターン化開口を前記基板内に形成するステップであって、前記第１のパターン化開口は、前記変換器要素に対応する基板セグメントの部分的な境界を画定し、前記基板セグメントは、前記基板内に残存する接続部分を通じて、依然として前記基板の残りに部分的に接続されるようにする、ステップと、
前記基板セグメントを固定して、前記基板セグメントが、前記基板内の前記接続部分が除去されたとしても、前記基板との安定性を維持するようにするステップと、
前記基板内の前記接続部分を除去して、前記基板セグメントが前記基板の残りと直接接触しないようにするステップと
を含むことを特徴とする方法。
【請求項２】
前記基板は導電性であり、前記基板内の前記接続部分を除去した後、前記基板セグメントは、個別にアドレスされる前記基板の残りから電気的に分離された前記変換器要素の底面電極として機能することを特徴とする請求項１に記載の方法。
【請求項３】
前記基板を固定するステップは、前記第１のパターン化開口内に充填材料を追加または形成するステップを含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記基板を固定するステップは、前記変換器アレイを支持基板に取り付けるステップを含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記支持基板は、前記変換器を外部に接続するための導電接続部を含むパッケージング基板であることを特徴とする請求項１に記載の方法。
【請求項６】
前記接続部分を除去するステップは、前記基板内に第２のパターン化開口を形成するステップであって、前記第１のパターン化開口および前記第２のパターン化開口は、ともに前記基板セグメントの完全な境界を画定し、前記基板セグメントを前記基板の残りから分離するステップを含むことを特徴とする請求項１に記載の方法。
【請求項７】
前記接続部分は機械的に脆弱な接続部であり、前記接続部分を除去するステップは、
前記機械的に脆弱な接続部を破壊するステップを含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記変換器は、前記基板の正面側に形成され、前記第１のパターン化開口は、前記基板の裏面から形成されることを特徴とする請求項１に記載の方法。
【請求項９】
予備のパターン化された開口を前記基板の第１の側面から形成し、前記基板内の深部に到達させるステップであって、前記第１のパターン化開口は、前記予備のパターン化された開口に会合するように、前記基板の対向側面から形成されるステップを含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記基板内の前記接続部分を除去するステップは、前記基板内の第２のパターン化開口を、前記基板の前記対向側面から形成して、前記予備のパターン化開口に会合させるステップであって、前記予備のパターン化開口、前記第１のパターン化開口、および前記第２のパターン化開口はともに前記基板セグメントの完全な境界を画定し、前記基板セグメントを前記基板の残りから分離するステップを含むことを特徴とする請求項９に記載の方法。
【請求項１１】
前記予備のパターン化された開口を形成するステップは、前記変換器が形成される前に、前記予備のエッチングパターンを、前記基板の前記第１の側面上に直接形成するステップを含むことを特徴とする請求項９に記載の方法。
【請求項１２】
前記静電変換器は、容量性マイクロマシン加工超音波変換器（ｃＭＵＴ）であることを特徴とする請求項１に記載の方法。
【請求項１３】
静電変換器アレイを製造するための方法であって、
少なくとも１つの第１の変換器要素および第２の変換器要素を含む変換器アレイを基板上に形成するステップと、
第１のパターン化開口を前記基板内に形成するステップであって、前記第１のパターン化開口は、前記第１の変換器要素に対応する第１の基板セグメント、および前記第２の変換器要素に対応する第２の基板セグメントの部分的境界を画定して、前記第１の基板セグメントおよび前記第２の基板セグメントが、前記基板内に残存するそれぞれの接続部分によって、依然として前記基板に部分的に接続されているようにするステップと、
前記第１および前記第２の基板セグメントを固定して、前記第１および前記第２の基板セグメントが、前記接続部分が除去されたとしても、前記基板との安定性を維持するようにするステップと、
前記接続部分を除去して、前記第１および前記第２の基板セグメントが、前記基板と直接接触せず、さらに前記基板内で互いに直接接触しないようにするステップと
を含むことを特徴とする方法。
【請求項１４】
前記基板は導電性であり、前記第１の基板セグメントは、前記第１の変換器要素の底面電極として機能し、前記第２の基板セグメントは、前記第２の変換器要素の底面電極として機能し、前記基板内の前記接続部分を除去した後に、前記第１および前記第２の変換器要素の前記底面電極は、互いから電気的に分離されることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記基板を固定するステップは、前記第１のパターン化開口内に充填材料を追加または形成するステップを含むことを特徴とする請求項１３に記載の方法。
【請求項１６】
前記基板を固定するステップは、前記変換器アレイを支持基板に取り付けるステップを含むことを特徴とする請求項１３に記載の方法。
【請求項１７】
前記接続部分を除去するステップは、前記基板内に第２のパターン化開口を形成するステップであって、前記第１のパターン化開口および前記第２のパターン化開口は、ともに前記第１の基板セグメントおよび前記第２の基板セグメントの完全な境界を画定するステップを含むことを特徴とする請求項１３に記載の方法。
【請求項１８】
前記接続部分は機械的に脆弱な接続部であり、前記接続部分を除去するステップは、前記機械的に脆弱な接続部を破壊するステップを含むことを特徴とする請求項１３に記載の方法。
【請求項１９】
前記変換器アレイは、前記基板の正面側上に形成され、前記第１のパターン化開口は、前記基板の裏面から形成されることを特徴とする請求項１３に記載の方法。
【請求項２０】
前記第１のパターン化開口は、前記第１と前記第２の変換器要素との間の第１の水平方向に沿ったトレンチを含み、前記接続部分を除去するステップは、第２のパターン化開口を前記基板内に形成するステップであって、前記第２のパターン化開口は、前記第１および前記第２の変換器要素の共通側面上に第１の開口を含み、前記第１および前記第２の変換器要素の対向共通側面上に第２の開口を含み、前記第２のパターン化開口は、前記第１の水平方向に実質的に垂直な第２の水平方向に沿って延在するステップを含むことを特徴とする請求項１３に記載の方法。
【請求項２１】
前記変換器アレイは、前記第２の水平方向に配置される１次元アレイを含み、前記第１および第２の変換器要素の前記第１の共通側面は、前記変換器アレイの端部付近にあり、前記第１および前記第２の変換器要素の前記第２の共通側面は、前記変換器アレイの対向端部付近にあることを特徴とする請求項２０に記載の方法。
【請求項２２】
前記第１のパターン化開口は、前記第１および前記第２の変換器要素の共通側面上に第１の開口を含み、前記第１および前記第２の変換器要素の対向共通側面上に第２の開口を含み、前記第１の開口および前記第２の開口は、第１の水平方向に沿って延在し、前記接続部分を除去するステップは、前記第１の水平方向に実質的に垂直な第２の水平方向に沿って、前記第１と前記第２の変換器要素との間にトレンチを含む第２のパターン化開口を形成するステップを含むことを特徴とする請求項１３に記載の方法。
【請求項２３】
前記接続部分を除去するステップは、前記第１の変換器要素および前記第２の変換器要素を前記基板の残りから完全に分離して、前記変換器アレイが前記基板の残りから除去され得るようにすることを特徴とする請求項１３に記載の方法。
【請求項２４】
前記基板の深部に到達するように前記基板の第１の側面から予備のパターン化開口を形成するステップをさらに含み、前記第１のパターン化開口は、前記予備のパターン化開口に会合するように前記基板の対向側面から形成されることを特徴とする請求項１３に記載の方法。
【請求項２５】
前記基板内の前記接続部分を除去するステップは、前記予備のパターン化開口に会合するよう、前記基板の前記対向側面から前記基板内に第２のパターン化開口を形成するステップを含み、前記予備のパターン化開口、前記第１のパターン化開口、および前記第２のパターン化開口はともに前記第１の基板セグメントおよび前記第２の基板セグメントの完全な境界を画定することを特徴とする請求項２４に記載の方法。
【請求項２６】
前記変換器アレイは、前記第２の変換器要素の上部電極に接続する相互接続要素をさらに含み、前記第１のパターン化開口は、前記相互接続要素に対応する第３の基板セグメントの部分的な境界を画定して、前記第３の基板セグメントが、前記基板内に残存するそれぞれの接続部分によって、依然として前記基板に部分的に接続されるようにし、前記それぞれの接続部分を除去した後、前記第３の基板セグメントが、前記基板に直接接触せず、さらに前記第２の基板セグメントに直接接触しないようにすることを特徴とする請求項１３に記載の方法。
【請求項２７】
前記基板は導電性であり、前記基板内の前記それぞれの接続部分を除去した後、前記第３の基板セグメントは、前記第２の変換器要素の前記上部電極に対する相互接続部として機能し、前記第２の変換器要素の前記上部電極が、前記相互接続部を通じて前記基板の底面側からアクセスされ得るようにすることを特徴とする請求項２６に記載の方法。
【請求項２８】
静電変換器アレイを製造するための方法であって、
それぞれの基板セグメントに各々対応する複数の変換器要素を含む変換器アレイを基板上に形成するステップと、
第１のパターン化開口を前記基板内に前記基板の側面から形成するステップであって、前記第１のパターン化開口は、前記基板セグメントの部分的な境界を画定し、前記基板セグメントが、前記基板内に残存するそれぞれの接続部分によって、各々依然として前記基板に部分的に接続されるようにする、ステップと、
前記基板セグメントを固定して、前記基板セグメントが、前記接続部分が除去されるとしても、前記基板との安定性を維持するようにする、ステップと、
第２のパターン化開口を前記基板内に前記基板の同一側面から形成し、前記接続部分を除去するステップであって、前記基板セグメントが、前記基板と直接接触せず、さらに互いに直接接触しないようにする、ステップと
を含むことを特徴とする方法。
【請求項２９】
前記基板を固定するステップは、前記第１のパターン化開口内に充填材料を追加または形成するステップを含むことを特徴とする請求項２８に記載の方法。
【請求項３０】
静電変換器アレイを製造するための方法であって、
第１の水平方向に並んで配列された複数の変換器要素の１−Ｄ変換器アレイを基板上に形成するステップであって、各変換器要素はそれぞれの基板セグメントに対応するステップと、
第１のパターン化開口を前記基板内に前記基板の側面から形成するステップであって、前記第１のパターン化開口は、前記基板セグメントの部分的な境界を画定して、前記基板セグメントが、前記基板内に残存するそれぞれの接続部分によって、依然として前記基板に部分的に接続されるようにするステップと、
前記基板セグメントを固定して、前記接続部分が除去されても、前記変換器アレイの前記基板セグメントが、前記基板と安定して維持されるようにするステップと、
第２のパターン化開口を前記基板内に前記基板の同一側面から形成して前記接続部分を除去するステップであって、前記第１のパターン化開口および前記第２のパターン化開口のうちの一方は、それぞれ２つの隣接する変換器要素の間に配置され、前記第１の水平方向に実質的に垂直な第２の水平方向に沿って延在する複数のトレンチを備え、前記第１のパターン化開口および前記第２のパターン化開口のうちの他方は、前記複数の変換器要素の共通側面上に第１の開口を含み、前記複数の変換器要素の対向する共通側面上に第２の開口を含み、前記第１のパターン化開口および前記第２のパターン化開口は、ともに前記基板セグメントを分離して、前記基板セグメントが、前記基板と直接接触せず、さらに前記基板内で互いに直接接触しないようにする、ステップと
を含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００７年１２月３日に出願された米国特許出願第６０／９９２，０５２号、名称「ＰＡＣＫＡＧＩＮＧ  ＡＮＤ  ＣＯＮＮＥＣＴＩＮＧ  ＥＬＥＣＴＲＯＳＴＡＴＩＣ  ＴＲＡＮＳＤＵＣＥＲ  ＡＲＲＡＹＳ」の優先権を主張する。
【０００２】
本出願は、いずれも本出願と同日に出願された国際（ＰＣＴ）特許出願第＿＿＿＿＿＿号（代理人整理番号ＫＯ１−０００４ＰＣＴ２）、名称「ＣＭＵＴ  ＰＡＣＫＡＧＩＮＧ  ＦＯＲ  ＵＬＴＲＡＳＯＵＮＤ  ＳＹＳＴＥＭ」および国際（ＰＣＴ）特許出願第＿＿＿＿＿＿号（代理人整理番号ＫＯ１−００１８ＰＣＴ）、名称「ＰＡＣＫＡＧＩＮＧ  ＡＮＤ  ＣＯＮＮＥＣＴＩＮＧ  ＥＬＥＣＴＲＯＳＴＡＴＩＣ  ＴＲＡＮＳＤＵＣＥＲ  ＡＲＲＡＹＳ」にさらに関し、これらのＰＣＴ出願は、それら全体として参照することによって本明細書に組み込まれる。
【０００３】
本出願は、２００６年５月１８日に出願された国際（ＰＣＴ）特許出願第ＰＣＴ／ＩＢ２００６／０５１５６６号、名称「ＴＨＲＯＵＧＨ−ＷＡＦＥＲ  ＩＮＴＥＲＣＯＮＮＥＣＴＩＯＮ」にさらに関し、このＰＣＴ出願は、その全体として参照することによって本明細書に組み込まれる。
【０００４】
本開示は、変換器および変換器アレイの相互接続部の製造および形成に関し、特に容量性マイクロマシン加工超音波変換器（ｃＭＵＴ）アレイの相互接続部の製造および形成に関する。
【背景技術】
【０００５】
変換器アレイの相互接続部を適切な基板上に形成することは、変換器アレイを使用する任意の用途、特に多数の要素を有する変換器アレイに対する鍵となる。かかる実施例の１つは、超音波変換器アレイを使用する超音波撮像である。超音波変換器アレイの適切なパッケージングおよび相互接続部は、低コストで所望の性能を達成するために非常に重要である。
【０００６】
容量性マイクロマシン加工超音波変換器（ｃＭＵＴ）は、静電アクチュエータ／変換器であり、様々な用途において広く使用されている。超音波変換器は、液体、固体、および気体を含む多様な媒体で動作し得る。超音波変換器は、一般に、診断および治療のための医療撮像、生化学的撮像、材料の非破壊評価、ソナー、コミュニケーション、近接センサ、ガスフロー測定、ｉｎ−ｓｉｔｕプロセスモニタリング、超音波顕微鏡法、水中感知および撮像、および多数の他の実際の用途に使用される。ｃＭＵＴの典型的な構造は、堅い底面電極および可撓性膜上または内に常駐する可動上部電極を有する平行板キャパシタであり、隣接する媒体において音響波を伝送／正確化（ＴＸ）または受信／検出（ＲＸ）するために使用される。通常、感度および帯域幅を最大化することを目標として、直流電流（ＤＣ）バイアス電圧を電極間に印加し、ｃＭＵＴ動作に最適な位置に膜を偏向させ得る。伝送中に、交流電流（ＡＣ）信号を変換器に印加する。上部電極と底部電極との間の交番静電力は、ｃＭＵＴを取り囲む媒体に音響エネルギーを送達するために、膜を作動させる。受信中に、衝突する音響波は、膜を振動させるため、２つの電極間のキャパシタンスを変える。
【０００７】
上部電極は、通常、音響波を伝送および検出するために使用されるｃＭＵＴの可動電極である。可動電極は媒体に面し、通常は基板表面の上部にあるため、上部電極と称される。底面電極は、通常、少なくとも部分的に固定（静止）され、通常は基板内の上部電極の下に位置する。大部分のｃＭＵＴ用途において、複数のｃＭＵＴ要素を有するｃＭＵＴアレイを使用して、所望の機能を行う。通常、アレイ内の各ｃＭＵＴ要素は、その２つの電極のうちの１つからアドレスされ（信号線に接続され）、別の電極は、アレイ内の複数のｃＭＵＴ要素またはすべてのｃＭＵＴ要素によって共有される共通電極に接続される。現在、大部分のｃＭＵＴアレイ、特に１次元アレイは、共通の固定された底面電極を有する。アレイ内の各要素は、その移動上部電極から個別にアドレスされる。上部移動電極を個別にアドレスされる電極として使用する理由は、単に製造の容易性からである。
【０００８】
しかしながら、移動上部電極を使用して媒体に面するため、上部電極に対する電極接続部を形成する方法には一部制限がある。性能、パッケージング、および電極接続部を考慮すると、ｃＭＵＴアレイの固定底面電極をホット電極（すなわち、個別にアドレスされる電極）に形成し、上部電極を共通電極に形成することが望ましい場合が多い。
【０００９】
底面固定電極を個別にアドレスされる電極として形成することが知られる相互接続部を処理、パッケージング、および形成するいくつかの方法がある。１つの典型的な方法は、様々な方法を使用して基板上に穴を開け、続いて導電材料を使用して穴を充填することである。当該プロセスは比較的複雑であり、性能の制限を有する。またこの方法において、相互接続部の寄生容量と導電性との間にトレードオフがある。このトレードオフはデバイス性能に影響する。さらに、この方法は通常、可撓性ｃＭＵＴアレイを形成できない。
【００１０】
別の方法は、要素の下にある基板を切断して個別の底面電極を形成することである。当該切断は、基板材料をエッチングすることによって行うことができる。しかしながら、アレイ内の各要素の下にある基板は、その隣接要素または基板の残りから完全に分離されるため、これらの方法は、基板の切断中に、アレイ内の要素をともに支持または保持するための技術を要する。１つの典型的な技術は、その製造基板を有するｃＭＵＴを別の基板に結合することであり、これがアレイ内の変換器要素を支持または保持して、製造工程を継続し、相互接続部およびパッケージングを形成する。別の技術は、工程中に、要素間に充填材料を使用して、変換器要素を保持することである。通常、材料は絶縁材料であり、誘電材料または複数の材料の組み合わせであり得る。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
既存の方法は、主に２次元アレイの相互接続部を形成するために開発される。これらの方法は比較的複雑であり、１次元アレイ装置にとって経済的でない場合がある。ｃＭＵＴアレイ、特に１次元ｃＭＵＴアレイに対するより良い相互接続方法が所望される。
【課題を解決するための手段】
【００１２】
静電変換器および変換器アレイの相互接続部を製造および形成するための方法を開示する。当該方法は、２つの切断ステップを含む技術を使用して、変換器要素の基板部分を互いから電気的に分離する。第１の切断ステップは、基板内にパターン化開口を形成し、変換器要素の部分的な分離を形成する。第１の切断ステップ後に、変換器アレイを固定して、第２の切断ステップの完了時に変換器要素の不安定性を回避する。次いで、第２の切断ステップを行い、分離を完了する。基板が導電性である場合、変換器要素の分離された基板セグメントは、個別にアドレスされ得る分離した底面電極として機能する。当該方法は、１次元変換器アレイを製造するために特に有用である。
【００１３】
本開示の一態様は、少なくとも１つの変換器要素を含む変換器を基板上に製造するための方法である。当該方法は、基板内に第１のパターン化開口を形成する。第１のパターン化開口は、変換器要素に対応する基板セグメントの部分的な境界を画定し、基板内の接続部分によって、変換器要素が依然として基板の残りに部分的に接続されるようにする。次いで、変換器を固定し、基板内の接続部分が除去されても、変換器要素が依然として基板に対して安定するようにする。続いて、当該方法は、基板内の接続部分を除去して、変換器要素が基板の残りと直接接触しないようにする。導電性基板とともに、変換器要素は、基板内の接続部分を除去した後、個別にアクセス可能な底面電極として機能する基板セグメントを有する。また当該方法を使用して、変換器アレイを基板の残りから完全に分離してもよく、変換器アレイが基板の残りから除去され得るようにする。当該方法は、分離された底面電極を有する複数の変換器要素を有する静電変換器アレイを製造するために使用することができ、特に１次元変換器アレイを形成するために好適である。また当該方法を使用して、スルーウエハ相互接続部を形成し、裏面から正面側電極にアクセスしてもよい。
【００１４】
一実施形態において、接続部分は機械的に脆弱な接続部であり、機械的に脆弱な接続部を単に破壊することによって除去される。他の実施形態において、接続部分は、第２のパターン化開口を基板内に形成することによって除去される。第１のパターン化開口および第２のパターン化開口は、ともに変換器要素の完全な境界を相補的に画定し、基板内の変換器要素を分離するように設計される。第１のパターン化開口および第２のパターン化開口の両方は、基板の裏面から形成され得る。予備のパターン化開口は、最初に基板の一側面から形成されて基板内の深部に到達し得、第１のパターン化開口および第２のパターン化開口は、他の側面から形成されて予備のパターン化開口に会合し得、変換器要素の分離を完了する。
【００１５】
本発明の概要は、発明を実施するための形態において以下でさらに説明される簡略化形態で一連の概念を導入するために提供される。本発明の概要は、特許請求される主題の主要な特徴または基礎的な特徴を特定することを意図せず、特許請求される主題の範囲を決定する補助として使用されることも意図しない。
【図面の簡単な説明】
【００１６】
発明を実施するための形態を、添付の図面を参照して説明する。図面において、参照番号の左端の桁（１つまたは複数）は、参照番号が最初に現れる図を特定する。異なる図における同一の参照番号の使用は、同様または同一の項目を示す。
【図１】開示される方法の第１の典型的な実施形態を示す図である。
【図２】開示される方法で実現され得る、パターン化開口のいくつかの典型的な構成の底面図である。
【図３】開示される方法で実現され得る、パターン化開口のいくつかの典型的な構成の底面図である。
【図４】開示される方法で実現され得る、パターン化開口のいくつかの典型的な構成の底面図である。
【図５−１】開示される方法の第２の典型的な実施形態を示す図である。
【図５−２】開示される方法の第２の典型的な実施形態を示す図である。
【図５−３】開示される方法の第２の典型的な実施形態を示す図である。
【図６】開示される方法の第３の典型的な実施形態を示す図である。
【図７】開示される方法の第４の典型的な実施形態を示す図である。
【図８】図６または図７の方法で製造されるいくつかの典型的なｃＭＵＴの断面図である。
【図９】図６または図７の方法で製造されるいくつかの典型的なｃＭＵＴの断面図である。
【図１０】図６または図７の方法で製造されるいくつかの典型的なｃＭＵＴの断面図である。
【図１１Ａ】底面から上部電極にアクセスするためのスルーウエハ相互接続部を有する典型的なｃＭＵＴ変換器アレイの底面図および断面図である。
【図１１Ｂ】底面から上部電極にアクセスするためのスルーウエハ相互接続部を有する典型的なｃＭＵＴ変換器アレイの底面図および断面図である。
【発明を実施するための形態】
【００１７】
静電変換器アレイ、特にｃＭＵＴアレイのための相互接続部をパッケージングおよび形成する方法が開示される。開示される方法は、特に１次元変換器アレイをパッケージングするために好適であるが、他の種類の変換器アレイにおいても同様に使用することができる。
【００１８】
この説明において、誘電材料は非導電物質、すなわち絶縁体である。本開示に好適な誘電材料の実施例は、ＰＤＭＳ、パリレン、窒化膜、酸化膜、リストン、キャプトン、フォトレジスト、他のポリマー、およびポリイミドを含むが、それらに限定されない。
【００１９】
ＭＥＭＳまたは半導体製造工程を使用して変換器（例えば、ｃＭＵＴアレイ）を製造するために使用される基板は、製造基板と称される。通常、製造基板はシリコンウエハまたはガラスウエハである。
【００２０】
所望の金属パターンまたは他の電気構成要素を用いて変換器をパッケージングまたは組み立てるために使用される基板は、パッケージング基板と称される。
【００２１】
本開示における「エッチング」および「切断」等の用語は、材料を除去して所望のパターンを形成するための任意の好適な方法を意味する。本開示における「パターン」または「パターン化開口」は、トレンチ、材料内の大型開口、または全体層またはウエハの全体薄膜化であり得る。「エッチング」または「切断」という方法は、乾式エッチング、湿式エッチング、ダイシング、粉砕／研磨、フライス、および機械的破壊を含み得るが、それらに限定されない。本開示における「充填材料」または「充填材」は、外部から追加されるか、または（例えば、熱酸化によって）局所的に形成され得る。
【００２２】
原則として、本明細書で開示される方法は、基板上に構築される複数の変換器要素を有する任意の変換器またはセンサアレイに適用され得る。当該方法は、特にｃＭＵＴアレイに好適である。可撓性膜ｃＭＵＴおよび埋め込まれたバネｃＭＵＴ（ＥＳｃＭＵＴ）の両方を含む任意のｃＭＵＴ設計を使用してもよい。ｃＭＵＴは、電極間隙によって互いから分離される第１の電極および第２の電極を有し、電極間にキャパシタンスが存在するようにする。バネ部材（例えば、可撓性膜またはバネ層）は、電極のうちの１つを支持して、２つの電極が互いから離れて移動できるようにする。可撓性膜ｃＭＵＴにおいて、バネ部材は電極のうちの１つを直接支持する可撓性膜である。ＥＳｃＭＵＴにおいて、バネ部材は、バネ−板コネクタによってバネ層から吊設される板上の電極を支持するバネ層である。
【００２３】
当該開示においては、可撓性膜ｃＭＵＴ設計を使用して開示される方法を説明するが、同一の方法をＥＳｃＭＵＴ、または任意の他の変換器およびセンサに使用することができる。
【００２４】
図１は、開示される方法の第１の典型的な実施形態を示す。当該方法のいくつかの主要なステップは、複数の連続図面において説明される。別段の指定がない限り、本記載における図面は断面図である。本説明において、プロセスが説明される順序は、限定として見なされることを意図せず、任意の数の説明されるプロセスブロックは、当該方法または代替方法を実現するために任意の順序で組み合わされてもよい。
【００２５】
図１．１に示されるステップ１において、変換器１０１は基板１１０上に製造される。変換器層１２０の構造的詳細は、開示される製造方法に必須ではないため図示されない。変換器１０１は、複数の変換器要素を有する変換器アレイであり得る。しかしながら、図１は、単一の変換器要素１０１−１を使用して、当該方法の基本概念を説明する。
【００２６】
図１．２および図１．２Ｂに示されるステップ２において、第１のパターン化開口１７０は基板１１０内に形成される。示される第１のパターン化開口１７０は、基板１１０の底面側（裏面）から上側に延在する開口であり、ここで変換器層１２０が形成される。図１．２Ｂは、基板１１０の底面側からの第１のパターン化開口１７０の形状または輪郭の図を示す。図１．２Ｂに示されるように、第１の開口１７０は、変換器要素１０１−１に対応する基板セグメント１１０−１の部分的な境界を画定する。変換器要素１０１−１は、基板セグメント１１０−１の上に構築され、基板セグメント１１０−１を含む。基板セグメント１１０−１は、基板セグメント１１０−１の境界の接続部分（一般に領域１１１として示される）によって、基板１１０の残りに部分的に接続されている。
【００２７】
第１の開口１７０は、任意の好適な方法を使用して形成され得る。基板１１０がシリコンウエハ等の半導体型ウエハである場合、第１の開口１７０を形成する好適な方法はエッチングである。エッチングは、基板の正面側または裏面、あるいは両側から１つまたは複数のエッチングステップを用いて行われ得る。第１の開口１７０の形状およびプロファイルは、第１の開口１７０が基板１１０の残りから変換器要素１０１−１に対応する基板セグメント１１０−１を部分的に分離する限り、任意の形状であり得、均一であってもなくてもよい。第１の開口１７０の形成は、ｃＭＵＴの製造と統合されてもよく、ステップ１において行われ得る（図１．１）。
【００２８】
図１．３に示されるステップ３において、適切な充填材料１７１が第１の開口１７０に充填され、変換器要素１０１−１およびその対応する基板セグメント１１０−１を固定し、基板１１０内の接続部分１１１が次のステップで除去されても、基板セグメント１１０−１が基板１１０の残りとともに安定するようにする。本明細書で示されるように、他の方法を使用して、変換器要素１０１−１およびその対応する基板セグメント１１０−１を固定してもよい。一実施例は、このステップにおいて、その基板１１０を含む変換器１０１を別の基板に取り付けることである。
【００２９】
図１．４および図１．４Ｂに示されるステップ４において、第２のパターン化開口１７５を形成して、基板１１０内の接続部分１１０を除去し、変換器要素１０１−１が基板１１０の残りに直接接触しないようにする。変換器要素１０１−１およびその基板セグメント１１０−１は、充填材料１７１を使用して事前に固定されるため、これらの構成要素は、第２のパターン化開口１７５が形成される場合に安定している。
【００３０】
図示される実施形態において、第２のパターン化開口１７５は、第１のパターン化開口１７０と同程度の深さを有する開口である。このステップにおいて、図１．４Ｂの背面図に示されるように、第１の開口１７０および第２の開口１７５は、ともに対応する変換器要素１０１−１の基板セグメント１１０−１の完全な境界を画定する。この説明において、「完全な境界」という用語は、基板セグメントを基板の水平（縦）方向に完全に包囲し、また基板の垂直（横）方向に所定の深さ分、延在する境界を意味するが、基板セグメントの任意の内在、既存、または事前に形成された境界を必ずしも含むとは限らない。かかる内在、既存、または事前に形成された境界の実施例は、基板の上面および底面であり、事前に形成された境界は、本明細書に示されるように、基板の上側から形成される予備の開口によって画定される。
【００３１】
第２のパターン化開口１７５が形成された後、基板要素１１０−１は、基板１１０の残りと直接接触しなくなる。この段階における基板要素１１０−１と基板１１０の残りとの間の接触のみが、充填材料１７１および変換器層１２０の材料または部分等の間接的接触である。典型的なウエハによるマイクロマシン加工変換器において、基板１１０は導電性であり、変換器層１２０は、変換器層１２０に含まれ得る底面電極（図示せず）を除いて、導電性基板１１０から大部分が電気的に絶縁される。変換器層１２０が、下部導電性基板セグメント１１０−１に加えて、底面電極を含む場合、底面電極は、変換器層１２０の残りから電気的に絶縁され、導電基板１１０−１の一部と見なされ得る。この実施形態において、充填材量が誘電性である場合、基板セグメント１１０−１は、基板１１０の残り、および同一の変換器１０１内の他の変換器要素に対応する基板セグメントから電気的に絶縁される。そのため、電気的に絶縁される導電性基板セグメント１１０−１は、変換器要素１０１−１の個別の底面電極として機能し得る。
【００３２】
第１のパターン化開口１７０と同様に、第２のパターン化開口１７５は、任意の好適な方法および任意の形状で形成され得る。第２の開口１７５は、裏面からエッチングされる基板１１０内のトレンチであり得る。第２の開口１７５は、１つまたは複数のエッチングステップを用いて、基板の正面側または裏面側のいずれか、または両側から形成され得る。したがって、開口１７０のプロファイルは均一であってもなくてもよい。さらに、第２の開口１７５の少なくとも一部の形成は、ｃＭＵＴ製造工程と統合されてもよく、ステップ１において行われ得る（図１．１）。
【００３３】
図１．５に示されるステップ５において、第２のエッチングされた開口１７５は、所望の材料１７６で随意に充填される。
【００３４】
個別の変換器要素の基板セグメントを分離する上述の方法の単純な使用は、変換器アレイの相互接続部を形成することである。分離される基板セグメント（１１０−１）は、変換器要素の個別の底面電極として機能し、変換器アレイの底面側から直接アクセスされ得る。本明細書でさらに示されるように、同一の方法を使用して、スルーウエハ相互接続部を形成し、変換器アレイの上部電極にアクセスしてもよい。
【００３５】
変換器アレイ１０１の変換器層１２０は、相互接続部の製造前（図１に示されるように）または後に製造され得る。さらに、変換器層１２０の製造は、相互接続部の製造と統合されてもよい。
【００３６】
図２〜４は、開示される方法で実現され得るパターン化開口のいくつかの典型的な構成の底面図を示す。図２Ａ、図３Ａおよび図４Ａは、それぞれ基板２１０、３１０、および４１０内の典型的な第１のパターン化開口２７０、３７０および４７０である。図２Ｂ、図３Ｂおよび図４Ｂは、基板内の対応する第２のパターン化開口２７５、３７５および４７５の典型的な構成である。各実施例において、第１のパターン化開口（２７０、３７０および４７０）ならびに第２のパターン化開口（２７５、３７５および４７５）はともに、変換器要素に対応する予想される基板セグメント（２１０−１、３１０−１および４１０−１）の境界を画定する。
【００３７】
特に、図４Ａにおける第１のパターン４７０は、基板セグメント４１０−１のほぼ完全な境界を画定し、機械的に脆弱な部分４７０ａのみを残して、基板セグメント４１０−１を基板４１０の残りと接続する。この実現形態において、接続部分の除去は、実質的に第２のパターン化開口の形成を必要としない。代わりに、図４Ｂに示されるように、図４Ａにおいて形成される脆弱部分４７０ａを単に破壊することによって接続部分の除去を行ってもよく、基板セグメント４１０−１が、任意の標準エッチングまたは切断方法を使用せずに、基板４１０の残りから分離され得る。
【００３８】
当該方法は、さらにｃＭＵＴアレイの文脈において以下に示される。
【００３９】
図５は、開示される方法の第２の典型的な実施形態を示す。当該方法は、５０１−０、５０１−１、５０１−２、５０１−３および５０１−４等の複数のｃＭＵＴ要素を有する２次元ｃＭＵＴアレイ５０１の形成に使用される。典型的な方法は、相互接続部のためのｃＭＵＴ要素の個別の底面電極を形成するために使用される。
【００４０】
ステップ１において（図５．１、５．１Ａおよび５．１Ｂに示される）、ｃＭＵＴアレイ５０１は、基板５１０上で製造される。ｃＭＵＴ要素５０１−０は、ｃＭＵＴ要素５０１−１、５０１−２、５０１−３および５０１−４を隣接させることによって囲まれる。図５．１は上面図を示すが、図５．１Ａおよび図５．１Ｂは、それぞれこのステップにおけるＡＡ′方向の断面図およびＢＢ′方向の断面図を示す。ＡＡ′およびＢＢ′方向の断面図は、このステップにおいて類似している。ｃＭＵＴアレイ５０１は基板５１０を含み、これがｃＭＵＴ要素の底面電極／基板セグメント、上部電極５２０、可撓性膜５３０、膜アンカー５４０、および空洞／変換空間５６０を形成することになる。予備のエッチングパターン５７３（例えば、トレンチ）は、ｃＭＵＴ製造中に基板５１０の上側から随意に形成される。予備のエッチングパターン５７３は、ｃＭＵＴ構造が製造される前に、基板５１０の第１のウエハ上に直接形成されてもよく、予備のエッチングパターン５７３が、上部電極５２０の下、および基板５１０の上部分に埋め込まれるようにする。図示される実施形態において、予備のエッチングパターン５７３は、基板５１０の表面全体に２つの垂直水平方向に沿って延在する２つの平行なトレンチ群を有し、グリッドを形成する。グリッドの十字領域は、基板５１０の上側から各変換器要素の境界を画定する。必要に応じて、予備のエッチングパターン５７３は、所望の材料で充填され得る。
【００４１】
ステップ２（図５．２に示される）において、第１のエッチングパターン５７０（例えば、トレンチ）は裏面から形成され、予備のエッチングパターン５７３の底部に到達する。基板５１０は、エッチング前に薄化され得る。第１のパターン５７０は、予備のエッチングパターン５７３がステップ１において形成されていない場合、基板５１０を通じてエッチングされるべきである。第１のエッチングパターン５７０は、任意の好適な材料で充填され得る。充填材量は、添加材料（例えば、ＬＴＯ、窒化物、ＰＤＭＳ、ポリイミド、ホトレジスタ、ポリマー等）であり得るか、または（例えば、熱酸化を使用して）局所的に形成され得る。
【００４２】
図５．２は、ｃＭＵＴアレイ５０１の底部を示すが、図５．２Ａおよび図５．２Ｂは、それぞれこの段階におけるＡＡ′およびＢＢ′方向の断面図を示す。示される第１のエッチングパターン５７０は、単なる実施例である。第１のエッチングパターン５７０は、各変換器要素（５０１−１、５０１−２、５０１−３および５０１−４）に対応する各基板セグメント（５１０−０、５１０−１、５１０−２、５１０−３および５１０−４）の部分的な境界を画定し、基板５１０内に残存する所定の接続部分５１１によって、基板セグメント（５１０−０、５１０−１、５１０−２、５１０−３および５１０−４）は、基板５１０に部分的に接続されている。
【００４３】
図５において示される実施形態において、第１のエッチングパターン５７０は、基板５１０の底面上に第１の水平方向に沿って延在するトレンチ（５７０）を含む。トレンチ（５７０）は、隣接するｃＭＵＴ要素間に形成され、基板（図５．２における紙）へと延在して、同一の水平方向に沿って延在する予備のエッチングパターン５７３における２つの平行トレンチ群のうちの１つの対応する底部に会合する。予備のエッチングパターン５７３は、２つの平行トレンチ群を有するため、他の水平方向に沿って延在する予備のエッチングパターン５７３の平行トレンチの第２の群の下の領域（５１１）は、接続部分として機能し、依然として基板セグメント（５１０−０、５１０−１、５１０−２、５１０−３および５１０−４）を基板５１０に接続する。
【００４４】
言い換えれば、第１のエッチングパターン５７０は、ｃＭＵＴ要素の境界に沿って、一部の非エッチング領域（５１１）を残す。非エッチング領域５１１は、ステップ２における製造工程中にｃＭＵＴアレイ５０１を保持する。非エッチング領域５１１は、ｃＭＵＴアレイ５０１が別の基板と統合される必要がある場合に、ｃＭＵＴアレイ５０１を保持するための機能も果たし得る。
【００４５】
ステップ３（図５．３に示される）において、第２のエッチングパターン５７５（例えば、トレンチ）は、予備のエッチングパターン５７３内の平行トレンチの他の群の底部に到達するように、裏面から形成される。基板５１０は、エッチング前に薄化され得る。図５．３は底面図を示すが、図５．３Ａおよび図５．３Ｂは、それぞれこのステップにおけるＡＡ′およびＢＢ′方向の断面図を示す。
【００４６】
第２のエッチングパターン５７５は、任意の予備エッチングパターン５７３がステップ１において形成されていない場合に、基板を通してエッチングされるべきである。エッチングは、ステップ２において残されたｃＭＵＴ要素の境界における、非エッチング領域または接続領域５１１を除去することを目的とする。第２のエッチングパターン５７５および第１のエッチングパターン５７０はともに、ｃＭＵＴ要素（５０１−１、５０１−２、５０１−３および５０１−４）の基板セグメント（５１０−０、５１０−１、５１０−２、５１０−３および５１０−４）の境界を相補的に画定する。図示される典型的な第２のエッチングパターン５７５は、第１のエッチングパターン５７０内のトレンチに垂直な水平方向に沿って延在する平行トレンチの群を含み、予備のエッチングパターン５７３によって形成されるグリッドに対応するグリッドを形成する。グリッドの十字領域は、変換器要素の境界を基板５１０の底面側から画定する。
【００４７】
任意で、製造されるｃＭＵＴアレイ５０１は、本明細書において示されるような所望の接続パターンを用いて、基板（例えば、ＰＣＢ、ＩＣチップ等）と結合してもよい。
【００４８】
図示される実施例は、エッチングパターンの平行トレンチを示すが、第１のエッチングパターンが変換器要素の部分的境界のみを画定し、第２のエッチングパターンが第１のエッチングパターンに対して相補的であって、変換器要素の境界を完成させる限り、任意の形状を使用できることに留意されたい。例えば、図２、３および４に示される第１のエッチングパターンの任意の典型的な形状および構成、および相補的な第２のエッチングパターンを使用してもよい。
【００４９】
開示される方法は、１次元変換器アレイ内の底面電極として、基板をセグメントに分離するために特に有用である。１次元変換器アレイ内の底面電極となる分離基板セグメントを形成する２つの典型的な実施形態は、図６および図７を参照して以下に示される。
【００５０】
図６は、開示される方法の第３の典型的な実施形態を示す。図６は、個別の変換器要素に対して個別の基板セグメントを形成する様々なステップにおいて、基板６１０上で製造される１次元変換器アレイ６０１の底面図を示す。１次元変換器アレイ６０１は、Ｘ軸によって示される水平方向に沿って、並んで配列される複数の変換器要素を有する。
【００５１】
第１のステップ（図６．１に示される）は、第１の切断パターン６７０を形成する。第１の切断パターン６７０は、Ｙ軸によって示される水平方向に沿ってトレンチ（６７０）を含む。トレンチ（６７０）は形成される基板セグメント（例えば、６１０−０、６１０−１および６１０−２）に対応する変換器要素間に配置される。第１の切断パターン６７０は、１次元変換器アレイ６０１の分離された基板セグメント（例えば、６１０−０、６１０−１および６１０−２）の幅またはピッチを画定し、対応する変換器要素の基板セグメントを部分的に分離する。
【００５２】
第２のステップ（図６．２に示される）は、第１のパターン６７０を適切な材料６７１で充填する。材料６７１は、充填され得るか、または（例えば、酸化によって）局所的に形成され得る。この充填ステップは、アレイが支持物体（例えば、ＰＣＢ，ＩＣチップ、または任意の他の基板）に取り付けられる場合、任意であり得る。
【００５３】
第３のステップ（図６．３に示される）は、第２の切断パターン６７５を形成する。図６．３は、このステップにおける、第１の切断パターン６７０および第２の切断パターン６７５を有する基板６１０の底面図を示す。第２の切断パターン６７５の図示される実施形態は、第１の切断パターン６７０におけるトレンチに実質的に垂直なＸ軸によって示される、水平方向に沿って延在する２つのトレンチを含む。第２の切断パターン６７５における第１のトレンチは、変換器要素の基板セグメント（例えば、６１０−０、６１０−１および６１０−２）の第１の共通側面（図６．３における上側）において形成され、第２の切断パターン６７５における第２のトレンチは、変換器要素の基板セグメント（例えば、６１０−０、６１０−１および６１０−２）の第２の共通側面（図６．３における底側）において形成される。第２の切断パターン６７５および第１の切断パターン６７０をともに組み合わせて、６１０−０、６１０−１および６１０−２等の分離された基板セグメントの境界を相補的に画定する。必要に応じて、第２の切断パターン６７５は、適切な材料を使用して任意に充填され得る。
【００５４】
第１の切断パターン６７０の形状および寸法は、要素寸法および変換器アレイ６０１のピッチの両方によって部分的に制限される。第２の切断パターン６７５のトレンチは、変換器アレイ６０１の端部に配置されるため、切断パターン６７５の形状および寸法、ならびに切断パターン６７５を形成する切断方法を選択する自由度がはるかに多い。例えば、第２の切断パターン６７５は、変換器アレイがパッケージングされる前または後のいずれかに、ダイシングによって簡単に形成され得る。
【００５５】
さらに、図６．３に示される第２の切断パターン６７５は、アレイがパッケージングされる前または後に、変換器アレイ６０１を基板６１０から手動で破壊することによって、簡単に行うことができる。第１の切断パターン６７０は、この手順を容易にするように特別に設計される必要があり得る。この目的に適した典型的な第１の切断パターン６７０ａは、図６．１Ａに示される。第１のパターン６７０ａは、変換器要素の基板セグメント間にあり、基板セグメントの共通側面に沿った切断（例えば、トレンチ）を有する。典型的な１次元変換器アレイ６０１を有して、基板セグメントの共通側面は、変換器アレイ６０１の端部である。第１のパターン６７０とは異なり、第１のパターン６７０ａは、所定の領域を未切断のまま残して、機械的に脆弱な接続部分または構造６１１ａ（例えば、テザー構造）を形成することを除いて、基板セグメントのほぼ完全な境界を画定する。機械的に脆弱な接続部分または構造６７０ａは、製造工程およびパッケージング中に、変換器アレイ６０１を一時的に保持するために十分に強力であるが、変換器アレイ６０１を基板６１０から手動で分離する間は、変換器アレイ６０１を損傷することなく破壊されるように十分に脆弱となるように設計される。
【００５６】
図７は、開示される方法の第４の典型的な実施形態を示す。図７は、個別の変換器要素に対して分離基板セグメントを形成する様々なステップにおいて、基板７１０上で製造される変換器アレイ７０１の底面図を示す。
【００５７】
第１の切断ステップ（図７．１に示される）は、第１の切断パターン７７５を形成して、変換器要素の基板セグメントを部分的に分離する。第１の切断パターン７７５は、Ｘ軸によって示される水平方向に沿って延在するトレンチ（７７５）を含む。第２の切断パターン６７５の図示される実施形態は、２つのトレンチを含む。第１の切断パターン７７５における第１のトレンチは、変換器要素の基板セグメントの第１の共通側面（図７．１における上側）において形成され、第１の切断パターン７７５における第２のトレンチは、変換器要素の基板セグメントの第２の共通側面（図７．１における底面側）において形成される。第１の切断パターン７７５は、１次元変換器アレイ７０１の分離された基板セグメント（例えば、７１０−０、７１０−１および７１０−２）の長さを画定する。第１の切断パターン７７５は、好適な充填材料７７６で任意に充填される。当該材料７７６は、充填され得るか、または（例えば、酸化によって）局所的に形成され得る。第１の切断パターン７７５のトレンチは、変換器アレイ７０１の端部に配置されるため、第１の切断パターン７７５の形状および寸法、ならびに切断パターン７７５を形成する切断方法を選択する自由度がはるかに多い。例えば、第１の切断パターン７７５は、変換器アレイがパッケージングされる前または後のいずれかに、ダイシングによって簡単に形成され得る。
【００５８】
第２の切断ステップ（図７．２に示される）は、第２の切断パターン７７０を形成する。図７．２は、このステップにおける、第１の切断パターン７７５および第２の切断パターン７７０を有する基板７１０の底面図を示す。トレンチ（７７０）は、基板セグメント（例えば、７１０−０、７１０−１および７１０−２）に対応する変換器要素の間に配置される。第２の切断パターン７７０は、１次元変換器アレイ７０１の分離された基板セグメント（例えば、７１０−０、７１０−１および７１０−２）の幅を画定する。第２の切断パターン７７０および第１の切断パターン７７５をともに組み合わせて、７１０−０、７１０−１および７１０−２等の分離された基板セグメントの境界を相補的に画定する。第２の切断パターン７７０は、必要に応じて、適切な材料を使用して任意に充填され得る。
【００５９】
図７．２Ａに示されるように、第２の切断ステップは、トレンチパターン７７０ａを有し、機械的に脆弱な接続部分または構造７１１ａ（例えば、テザー構造）を所望の位置に形成して、依然として変換器アレイ７０１を基板７１０の残りに接続しているが、簡単な手動による断裂を可能にする。機械的に脆弱な接続部分または構造７１１ａは、製造工程およびパッケージング中はアレイ７０１を保持するために十分に強力であり、基板７１０を用いてアレイ７０１を手動で分離する間は破壊されるように十分に脆弱であるよう設計され得る。
【００６０】
図６〜７における方法の典型的な実施形態は、開示される方法を使用して形成される様々な典型的１次元ｃＭＵＴアレイの断面図である、以下の図８〜９を参照して、変換器要素レベルで構造的詳細を示すことによってさらに説明される。
【００６１】
図８〜１０は、図６または図７の方法で製造されるいくつかの典型的なｃＭＵＴの断面図を示す。図８におけるｃＭＵＴ８０１は、アレイ内のすべてのｃＭＵＴ要素８０１−０、８０１−１および８０１−２によって共有される共通の上部電極８２０を有する。各ｃＭＵＴ要素は、共通の上部電極８２０、分離した底面電極／基板セグメント（８１０−０、８１０−１、または８１０−２）、可撓性膜８３０、膜アンカー８４０、空洞／変換空間８６０、および第１のパターン化開口８７０をｃＭＵＴ要素８０１−０、８０１−１および８０１−２の間に有する。
【００６２】
図９におけるｃＭＵＴ９０１は、ｃＭＵＴ要素９０１−０、９０１−１、および９０１−２の分離された上部電極および底面電極の両方をアレイ内に有する。各ｃＭＵＴ要素は、分離した上部電極（９２０−０、９２０−１および９２０−２）、分離した底面電極／基板セグメント（９１０−０、９１０−１および９１０−２）、可撓性膜９３０、膜アンカー９４０、空洞／変換空間９６０、および第１のパターン化開口９７０をｃＭＵＴ要素の間に有する。
【００６３】
図１０におけるｃＭＵＴ１００１は、所望の電気接続部を有する追加基板に取り付けられるか、または統合される。各ｃＭＵＴ要素（１００１−０、１００１−１および１００１−２）は、共通の上部電極１０２０、分離した底面電極／基板セグメント（１０１０−０、１０１０−１、または１０１０−２）、可撓性膜１０３０、膜アンカー１０４０、空洞／変換空間１０６０、および第１のパターン化開口１０７０をｃＭＵＴ要素間に有する。追加の基板１０８０は、ＰＣＢ、Ｆｌｅｘ、ＩＣチップ、または他の基板であり得、所望の相互接続金属パターン１０８５を有し得る。本明細書に記載されるように、追加の基板１０８０は、支持基板として機能し、変換器要素１００１−０、１００１−１ならびに１００１−２、およびそれらの対応する基板セグメント１０１０−０、１０１０−１ならびに１０１０−２を、基板セグメント１０１０−０、１０１０−１および１０１０−２間の残存する接続部（例えば、機械的に脆弱な接続部）および基板１０１０の残りが除去されるか、または破壊される前に、一時的に保持し得る。
【００６４】
図１０において、追加基板１０８０の相互接続部１０８５は、分離した基板セグメント（１０１０−０、１０１０−１または１０１０−２）を介して、底面基板１０１０の底面からアクセスされ得る。しかしながら、追加基板の相互接続部は、１次元変換器アレイの端部等の変換器の側面からもアクセスされ得る。
【００６５】
開示される方法は、変換器アレイの底面または側面から変換器アレイの上部電極にアクセスするためのスルーウエハ相互接続部の形成にも適用され得る。かかるアクセスは、ｃＭＵＴアレイ、特に、個別にアドレスされる電極として固定された底面電極を有する１次元アレイに望ましい場合がある。かかる適用の実施例は以下に説明される。
【００６６】
図１１Ａおよび図１１Ｂは、底面から上部電極にアクセスするためのスルーウエハ相互接続部を有する、典型的なｃＭＵＴ変換器アレイの底面図および断面図を示す。ｃＭＵＴアレイ１１０１は、１１０１−１および１１０１−２等の複数のｃＭＵＴ要素の１次元アレイを有する。各ｃＭＵＴ要素は、共通の上部電極１１２０、分離した底面電極／基板セグメント（例えば、１１１０−１または１１１０−２）、可撓性膜１１３０、膜アンカー１１４０、空洞／変換空間１１６０、第１のパターン化開口（トレンチ）１１７０、および第２のパターン化開口（トレンチ）１１７５を有する。ｃＭＵＴ要素に加えて、ｃＭＵＴアレイ１１０１は、上部電極１１２０と電気的に接続するためにアレイに追加される相互接続要素１１０１ａをさらに有し、上部共通電極１１２０はアレイの底面からアクセスされ得る。相互接続要素１１０１ａは、アレイ内のｃＭＵＴ要素の上部電極でもある、上部共通電極１１２０を共有し、上部電極１１２０と底面から電気的に接続する、スルーウエハコンダクタ（絶縁基板セグメント）１１１０ａを含む。同様の設計を使用して、個別のｃＭＵＴ要素の上部電極にアクセスすることもでき、アレイのｃＭＵＴ要素は、分離した上部電極を有する。本実現形態において、相互接続要素１１０１ａは、隣接するｃＭＵＴ要素（例えば、１１０１−２）の上部電極にアクセスするためだけに使用される。
【００６７】
スルーウエハコンダクタ（絶縁基板セグメント）１１１０ａの形成は、本明細書に記載されるようなｃＭＵＴ要素の分離した基板セグメント（底面電極）の形成に類似する。第１のパターン化開口１１７０は、相互接続要素１１０１ａに対応する基板セグメント１１１０ａの部分的な境界を画定し、基板セグメント１１１０ａが、基板１１１０に残存する接続部分によって、依然として基板１１１０に部分的に接続されているようにする。第２のパターン化開口１１７５は、基板セグメント１１１０ａを基板１１１０の残りに接続する接続部分を除去する。接続部分を除去する際に、基板セグメント１１１０ａは、基板１１１０と直接接触しなくなり、さらにｃＭＵＴ要素の基板セグメント（例えば、１１１０−２および１１１０−１）と直接接触しなくなる。基板１１１０は導電性であるため、基板セグメント１１１０ａは、ｃＭＵＴ要素によって共有される上部電極１１２０に対する相互接続部として機能する。これによって、ｃＭＵＴ要素の上部電極は、基板の底面側からアクセスされ得る。相互接続要素１１０１ａは、任意の変換器機能を内蔵しないため、そのサイズは、ｃＭＵＴ要素のサイズと同一でない場合がある。さらに、相互接続要素１１０１ａは、ｃＭＵＴアレイ１１０１の境界に沿って任意の場所に配置され得、好ましくは、相互接続要素１１０１ａによってアクセスされるｃＭＵＴ要素（例えば、１１１０−０）付近に配置され得る。
【００６８】
上述の相互接続アプローチは、空間制限および変換器アレイ内に形成され得る相互接続パッドの総数の制限のために、ＩＶＵＳおよびＩＣＥ用途においてｃＭＵＴアレイに非常に有用であり得る。かかる使用の実施例は、いずれも本出願と同日に出願された国際（ＰＣＴ）特許出願第＿＿＿＿＿＿号（代理人整理番号ＫＯ１−０００４ＰＣＴ２）、名称「ＣＭＵＴ  ＰＡＣＫＡＧＩＮＧ  ＦＯＲ  ＵＬＴＲＡＳＯＵＮＤ  ＳＹＳＴＥＭ」、および国際（ＰＣＴ）特許出願第＿＿＿＿＿＿号（代理人整理番号ＫＯ１−００１８ＰＣＴ）、名称「ＰＡＣＫＡＧＩＮＧ  ＡＮＤ  ＣＯＮＮＥＣＴＩＮＧ  ＥＬＥＣＴＲＯＳＴＡＴＩＣ  ＴＲＡＮＳＤＵＣＥＲ  ＡＲＲＡＹＳ」において開示される。
【００６９】
本明細書で論じられる可能な利益および利点は、添付の請求項の範囲に対する制限または限定と見なされないことを理解されたい。
【００７０】
主題は、構造的特徴および／または方法論的行為に特異的な言語で説明されているが、添付の請求項において定義される主題は、説明される特定の機能または行為に必ずしも限定されないことを理解されたい。むしろ、特定の機能および行為は、請求項を実現する典型的な形態として開示される。
【図１】
2011505765.tif 000003
【図２】
2011505765.tif 000004
【図３】
2011505765.tif 000005
【図４】
2011505765.tif 000006
【図５−１】
2011505765.tif 000007
【図５−２】
2011505765.tif 000008
【図５−３】
2011505765.tif 000009
【図６】
2011505765.tif 000010
【図７】
2011505765.tif 000011
【図８】
2011505765.tif 000012
【図９】
2011505765.tif 000013
【図１０】
2011505765.tif 000014
【図１１Ａ】
2011505765.tif 000015
【図１１Ｂ】
2011505765.tif 000016
【国際調査報告】
2011505765.tif 000017