(57)【要約】  有機薄膜トランジスタを製造する方法であって、チャネル領域を画定するソース電極およびドレイン電極を含む基板を設けるステップと、チャネル領域を取り囲むウェルを画定するパターン形成された絶縁材料層を形成するステップと、ウェル内に保護層を堆積させるステップと、パターン形成された絶縁材料層の露出させた部分を撥水処理にかけて、露出させた部分の濡れ性を低くするステップと、保護層を除去するステップと、溶液からウェル内へ有機半導電性材料を堆積させるステップとを含む、方法。
2011505687.tif 000002
【特許請求の範囲】
【請求項１】
有機薄膜トランジスタを製造する方法であって、
チャネル領域を画定するソース電極およびドレイン電極を含む基板を設けるステップと、
前記チャネル領域を取り囲むウェルを画定するパターン形成された絶縁材料層を形成するステップと、
前記ウェル内に保護層を堆積させるステップと、
パターン形成された前記絶縁材料層の露出させた部分を撥水処理にかけて、前記露出させた部分の濡れ性を低くするステップと、
前記保護層を除去するステップと、
前記ウェル内へ有機半導電性材料を溶液から堆積させるステップとを含む、方法。
【請求項２】
前記基板を設けるステップが、ゲート電極を堆積させるサブステップと、前記ゲート電極を覆ってゲート誘電体を堆積させるサブステップと、前記ゲート誘電体を覆って前記ソース電極およびドレイン電極を堆積させて前記チャネル領域を形成するサブステップとを含む、請求項１に記載の方法。
【請求項３】
前記有機半導電性材料（ＯＳＣ）を覆ってゲート誘電体が堆積され、前記ゲート誘電体を覆ってゲート電極が堆積される、請求項１に記載の方法。
【請求項４】
前記保護層がレジスト材料である、前記請求項のいずれかに記載の方法。
【請求項５】
前記保護層がポジ型レジストである、請求項４に記載の方法。
【請求項６】
前記パターン形成された絶縁材料層がレジスト材料である、前記請求項のいずれかに記載の方法。
【請求項７】
前記パターン形成された絶縁材料層がポジ型レジストである、請求項６に記載の方法。
【請求項８】
前記保護層が、前記パターン形成された絶縁材料層をパターン形成するのに使用されたものと同じマスクを使用してパターン形成される、前記請求項のいずれかに記載の方法。
【請求項９】
前記保護層が、ウェル床面全体を覆うようにパターン形成される、前記請求項のいずれかに記載の方法。
【請求項１０】
前記保護層が、ウェル壁の少なくとも一部分をさらに覆うようにパターン形成される、請求項９に記載の方法。
【請求項１１】
前記保護層が、前記ウェルの周囲の前記パターン形成された絶縁材料層の上縁部分をさらに覆うようにパターン形成される、請求項１０に記載の方法。
【請求項１２】
前記保護層が、溶媒ベースまたは水溶性現像ベースの技法を使用して除去される、前記請求項のいずれかに記載の方法。
【請求項１３】
前記撥水処理がプラズマ処理である、前記請求項のいずれかに記載の方法。
【請求項１４】
前記プラズマ処理が、フッ素ベースのプラズマ処理ステップを含む、請求項１３に記載の方法。
【請求項１５】
前記フッ素ベースのプラズマ処理ステップが、ＣＦ4プラズマを使用する、請求項１４に記載の方法。
【請求項１６】
前記プラズマ処理が、酸素プラズマ処理ステップを含む、請求項１３から１５のいずれか一項に記載の方法。
【請求項１７】
アクティブマトリックス有機光学素子を製造する方法であって、
パターン形成された電極層を含む基板上に、複数のウェルを画定する少なくとも１つのバンク層を形成するステップと、
前記ウェル内に保護層を堆積させるステップと、
前記少なくとも１つのバンク絶縁材料層の露出させた部分を撥水処理にかけて、前記露出させた部分の濡れ性を低くするステップと、
前記保護層を除去するステップと、
前記ウェルのうちの一部のウェル内に有機半導電性材料を溶液から堆積させて前記ウェル内に有機薄膜トランジスタを形成し、前記ウェルの他のウェル内に有機光学活性材料を堆積させて前記ウェル内に発光性画素を形成するステップとを含む、方法。
【請求項１８】
前記バンク層を形成するステップが、前記有機薄膜トランジスタと前記画素の両方に対して設けられる共通のバンク層を共通の基板上に形成するサブステップを含み、前記保護層を堆積させるステップが、前記有機薄膜トランジスタに対する前記ウェルと前記画素に対する前記ウェルの両方の中に前記保護層を同時に堆積させるサブステップを含み、前記撥水処理をかけるステップが、前記共通のバンク層のうち、前記有機薄膜トランジスタに対する前記ウェルと前記画素に対する前記ウェルの両方を囲む部分を同時に露出させるサブステップを含む、請求項１７に記載の方法。
【請求項１９】
チャネル領域を画定するソース電極およびドレイン電極を含む基板と、
前記チャネル領域を取り囲むウェルを画定するパターン形成された絶縁材料層と、
前記ウェル内の前記チャネル領域内に配置された有機半導電性材料とを含み、
前記パターン形成された絶縁材料層の上部部分の上に撥水表面が配置される、
有機薄膜トランジスタ。
【請求項２０】
前記撥水表面がフッ素化材料を含む、請求項１９に記載の有機薄膜トランジスタ。
【請求項２１】
前記フッ素化材料がＣＦ4を含む、請求項２０に記載の有機薄膜トランジスタ。
【請求項２２】
複数の有機薄膜トランジスタおよび複数の画素を含むアクティブマトリックス有機光学素子であって、前記有機薄膜トランジスタおよび前記画素に対して少なくとも１つのバンク層が設けられ、前記少なくとも１つのバンク層が複数のウェルを画定し、前記ウェルのうちの一部のウェルが、前記有機薄膜トランジスタの有機半導電性材料を中に収容し、前記ウェルのうちの他のウェルが、前記画素の有機光学活性材料を中に収容し、前記少なくとも１つのバンク層の上部部分の上に撥水表面が配置される、アクティブマトリックス有機光学素子。
【請求項２３】
前記複数の有機薄膜トランジスタおよび前記複数の画素が共通の基板上に配置され、前記少なくとも１つのバンク層が、前記有機薄膜トランジスタと前記画素の両方に対して設けられる共通のバンク層であり、前記共通のバンク層が前記複数のウェルを画定し、前記共通のバンク層の上に、前記有機薄膜トランジスタの前記有機半導電性材料を収容する前記ウェルと前記画素の前記有機光学活性材料を収容する前記ウェルとの両方を取り囲む前記撥水表面が配置される、請求項２２に記載のアクティブマトリックス有機光学素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機薄膜トランジスタ、アクティブマトリックス有機光学素子、およびその製造方法に関する。
【背景技術】
【０００２】
トランジスタは、バイポーラ接合トランジスタと電界効果トランジスタという２つの主要なタイプに分けることができる。どちらのタイプも、３つの電極を含む共通の構造を共用し、チャネル領域内で電極間に半導電性材料が配置される。バイポーラ接合トランジスタの３つの電極は、エミッタ、コレクタ、およびベースと呼ばれ、一方電界効果トランジスタでは３つの電極は、ソース、ドレイン、およびゲートと呼ばれる。バイポーラ接合トランジスタは、エミッタとコレクタの間の電流がベースとエミッタの間を流れる電流によって制御されるので、電流動作型素子ということができる。対照的に、電界効果トランジスタは、ソースとドレインの間を流れる電流がゲートとソースの間の電圧によって制御されるので、電圧動作型素子ということができる。
【０００３】
トランジスタはまた、正の電荷キャリア（正孔）を伝導する半導電性材料を含むのか、それとも負の電荷キャリア（電子）を伝導する半導電性材料を含むのかに従って、それぞれＰ型とＮ型に分類することができる。半導電性材料は、電荷を受容、伝導、および供与する能力に従って選択することができる。正孔または電子を受容、伝導、および供与する半導電性材料の能力は、材料をドープすることによって高めることができる。ソース電極およびドレイン電極に使用される材料もまた、正孔または電荷を受容および注入する能力に従って選択することができる。
【０００４】
たとえば、Ｐ型トランジスタ素子は、正孔を受容、伝導、および供与するのに効率的な半導電性材料を選択すること、そしてソース電極およびドレイン電極には、半導電性材料からの正孔を注入および受容するのに効率的な材料を選択することによって形成することができる。電極内のフェルミ準位と半導電性材料のＨＯＭＯ準位との良好なエネルギー準位の整合により、正孔の注入および受容を高めることができる。対照的に、Ｎ型トランジスタ素子は、電子を受容、伝導、および供与するのに効率的な半導電性材料を選択すること、そしてソース電極およびドレイン電極には、半導電性材料に電子を注入し、かつ半導電性材料から電子を受容するのに効率的な材料を選択することによって形成することができる。電極内のフェルミ準位と半導電性材料のＬＵＭＯ準位との良好なエネルギー準位の整合により、電子の注入および受容を高めることができる。ｎ型またはｐ型として機能できる両極性素子も知られている。
【０００５】
薄膜内に構成要素を堆積させることによってトランジスタを形成して、薄膜トランジスタ（ＴＦＴ）を形成することができる。そのような素子内の半導電性材料として有機材料が使用されるとき、この素子は有機薄膜トランジスタ（ＯＴＦＴ）と呼ばれる。
【０００６】
有機薄膜トランジスタに対する様々な構成が知られている。１つのそのような素子は、チャネル領域内で間に半導電性材料が配置されたソース電極およびドレイン電極と、半導電性材料の近傍に配置されたゲート電極と、チャネル領域内でゲート電極と半導電性材料の間に配置された絶縁材料層とを含む絶縁ゲート電界効果トランジスタである。
【０００７】
ＯＴＦＴは、溶液処理などの低コストで温度の低い方法によって製造することができる。さらに、ＯＴＦＴは、可撓性プラスチック基板に適合しており、ロールツーロール法で可撓性基板上にＯＴＦＴを大規模製造する可能性を提供する。
【０００８】
そのような有機薄膜トランジスタの一例を図１に示す。図示の構造は、基板１上に堆積させることができ、ソース電極２およびドレイン電極４を含み、ソース電極２およびドレイン電極４は、間に位置するチャネル領域６で隔置される。チャネル領域６内に有機半導体（ＯＳＣ）８が堆積され、ソース電極２およびドレイン電極４の少なくとも一部分を覆って延びることができる。有機半導体８を覆って誘電体材料の絶縁層１０が堆積され、ソース電極２およびドレイン電極４の少なくとも一部分を覆って延びることができる。最後に、絶縁層１０を覆ってゲート電極１２が堆積される。ゲート電極１２は、チャネル領域６を覆って位置し、ソース電極２およびドレイン電極４の少なくとも一部分を覆って延びることができる。
【０００９】
上記の構造は、素子の上側にゲートが位置するので、トップゲート型有機薄膜トランジスタとして知られている。別法として、素子の下側にゲートを設けて、いわゆるボトムゲート型有機薄膜トランジスタを形成することも知られている。
【００１０】
そのようなボトムゲート型有機薄膜トランジスタの一例を図２に示す。図１および２に示す構造の関係をよりはっきりと示すために、対応する部分には同じ参照番号が使用されている。図２に示すボトムゲート型構造は、基板１上に堆積されたゲート電極１２を含み、ゲート電極１２を覆って誘電体材料の絶縁層１０が堆積される。誘電体材料の絶縁層１０を覆って、ソース電極２およびドレイン電極４が堆積される。ソース電極２およびドレイン電極４は、ゲート電極を覆ってソース電極２とドレイン電極４の間に位置するチャネル領域６で隔置される。チャネル領域６内に有機半導体（ＯＳＣ）８が堆積され、ソース電極２およびドレイン電極４の少なくとも一部分を覆って延びることができる。
【００１１】
前述の構成に伴う１つの問題は、ＯＳＣを堆積させるとき、ＯＳＣをどのようにしてチャネル領域内に収容するかである。この問題に対する解決策は、ウェルを画定するパターン形成された絶縁バンク材料層１４を設けることであり、このウェル内に、たとえばインクジェット印刷によって、溶液からＯＳＣ８を堆積させることができる。ボトムゲート型およびトップゲート型の有機薄膜トランジスタに対するそのような構成を、それぞれ図３および４に示す。この場合も、図１および２に示す構造との関係をよりはっきりと示すために、図３および４に示す構造では、対応する部分には同じ参照番号が使用されている。
【００１２】
具体的には、たとえばインクジェット印刷によるＯＳＣ８の堆積を容易にするために、パターン形成された絶縁材料層１４によって画定されるウェルの周辺部は、ソース電極２とドレイン電極４の間に画定されるチャネル６の一部またはすべてを取り囲む。さらに、ＯＳＣ８を堆積させる前に絶縁層１４を堆積させるので、ＯＳＣを損傷することなく、絶縁層１４を堆積させてパターン形成することができる。絶縁層１４の構造は、正または負レジストのフォトリソグラフィ、湿式エッチング、乾式エッチングなどの知られている堆積およびパターン形成技法を使用して、再現可能な形で形成することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本出願人は、パターン形成されたウェルを画定するバンク材料層を設けた場合でも、ＯＳＣの堆積に溶液処理技法を使用し、チャネル領域内にＯＳＣを収容してチャネル領域内にＯＳＣの良好な膜形成を提供する上で、やはり問題が存在することを見出した。通常ＯＳＣをその中に堆積させる有機溶媒の接触角が小さいので、ウェルを画定するバンク材料の制御不能な濡れが発生する。最悪の場合、ＯＳＣはウェルからあふれる恐れがある。
【００１４】
この問題を解決するために、本出願人は、その濡れ性を低減させるようにウェルを画定するバンクの表面を処理してから、溶液からＯＳＣを堆積させると有利であることを見出した。ウェルを画定するバンク層の上の撥水表面は、ＯＳＣを堆積させるとき、ウェル内にＯＳＣを収容するのに役立つ。
【００１５】
そのような処理は、絶縁層をパターン形成する前に実行しても、絶縁層をパターン形成してウェルを画定した後に実行してもよい。しかし、本出願人は、これらの可能性の両方に関連するいくつかの問題が存在することを見出した。絶縁層の濡れ性を低減させる処理は通常不安定であり、特にさらなる処理ステップを受けた場合、処理された表面には、ある期間にわたってその元の濡れ性に戻る傾向がある。したがって、その表面濡れ性を低減させるように絶縁層を処理してからパターン形成してウェルを形成する場合、ウェルが形成されてＯＳＣを堆積できるようになるまでに、表面がその元の濡れ性に戻っている傾向がある。別法として、まずウェルが形成され、次いで表面処理が施される場合、そのような表面処理は、ウェル内に露出させたＯＴＦＴの活性層を損傷することを見出した。ボトムゲート型素子では、ウェルが形成されると露出する誘電体層は、撥水処理による影響を特に受けやすいことを見出した。さらに、トップゲート型素子とボトムゲート型素子の両方で、ウェル形成後にソース電極およびドレイン電極が露出され、撥水処理は、これらの電極間に形成されたコンタクト、および次に堆積させるＯＳＣに有害な影響を及ぼす恐れがある。実際に、トップゲート型素子とボトムゲート型素子の両方で、ＯＴＦＴのチャネル領域は撥水処理の影響を受けやすく、可能であれば、チャネル領域をそのような処理に露出させないようにすると有利であることを見出した。
【課題を解決するための手段】
【００１６】
上記を考えると、本発明の特に好ましい実施形態によれば、有機薄膜トランジスタを製造する方法であって、チャネル領域を画定するソース電極およびドレイン電極を含む基板を設けるステップと、チャネル領域を取り囲むウェルを画定するパターン形成された絶縁材料層を形成するステップと、ウェル内に保護層を堆積させるステップと、パターン形成された絶縁材料層の露出させた部分を撥水処理にかけて、露出させた部分の濡れ性を低くするステップと、保護層を除去するステップと、溶液からウェル内へ有機半導電性材料を堆積させるステップとを含む方法が提供される。
【００１７】
前述の方法の利点は、ウェル内に保護層を設けることによって、ウェル内の下位層を保護しながら、ウェル形成後に撥水処理を実行できることである。
【００１８】
ボトムゲート型のＯＴＦＴの場合、基板を設けるステップは、ゲート電極を堆積させるサブステップと、ゲート電極を覆ってゲート誘電体を堆積させるサブステップと、ゲート誘電体を覆ってソース電極およびドレイン電極を堆積させてチャネル領域を形成するサブステップとを含む。
【００１９】
トップゲート型のＯＴＦＴの場合、ＯＳＣを覆ってゲート誘電体が堆積され、ゲート誘電体を覆ってゲート電極が堆積される。
【００２０】
保護層は、好ましくはレジスト材料であり、最も好ましくはポジ型レジストである。ウェルを画定するバンク材料もまた、好ましくはレジスト材料であるが、最も好ましくはネガ型レジストである。保護層は、ウェルを画定するバンク層をパターン形成するのに使用されるものと同じマスクを使用してパターン形成されることが好ましい。保護層とウェルを画定するバンク層に反対の型のレジストを使用することによって、同じマスクを使用して両方の層を堆積させることができ、保護層を形成するのに関係する追加のリソグラフィステップに対してさらなるマスクが必要とされない。もちろん、２つの異なるマスクを使用することによって、２つのポジ型フォトレジスト（または２つのネガ型フォトレジスト）に対して同じ効果を実現することも可能である。
【００２１】
保護層は、ウェル床面全体を覆うようにパターン形成されることが好ましい。保護層はまた、ウェル壁を覆うこともできる。１つの特に有用な構成によれば、保護層は、ウェルの周囲のウェルを画定するバンク層の上部部分も覆うようにパターン形成することができる。
【００２２】
保護層を除去する方法は、どの処理で、処理されたウェルを画定するバンク層の接触角に対する修正が最も小さいか、またはウェル内の下位層に対する損傷が最も小さいかに応じて、溶媒ベースまたは水溶性（現像ベース）とすることができる。
【００２３】
撥水処理は、フッ素含有プラズマ、たとえばＣＦ4プラズマなどのプラズマ処理であることが好ましい。
【００２４】
本発明の第２の態様によれば、前述の方法によって製造された有機薄膜トランジスタが提供される。
【００２５】
本発明の他の態様によれば、前述の方法によって製造された有機薄膜トランジスタが組み込まれるアクティブマトリックス有機光学素子、およびその製造方法が提供される。
【００２６】
本発明について、例示のみを目的として、添付の図面を参照して、さらに詳細に次に説明する。
【図面の簡単な説明】
【００２７】
【図１】知られているトップゲート型有機薄膜トランジスタ構成を示す図である。
【図２】知られているボトムゲート型有機薄膜トランジスタ構成を示す図である。
【図３】有機半導体を収容するウェルを有するボトムゲート型有機薄膜トランジスタ構成を示す図である。
【図４】有機半導体を収容するウェルを有するトップゲート型有機薄膜トランジスタ構成を示す図である。
【図５】本発明の一実施形態によるボトムゲート型有機薄膜トランジスタの形成に関係する方法ステップを示す図である。
【図６】本発明の一実施形態によるトップゲート型有機薄膜トランジスタの形成に関係する方法ステップを示す図である。
【図７】有機薄膜トランジスタおよび有機発光素子を含むアクティブマトリックス有機発光ディスプレイの一部分を示す図である。
【図８】有機薄膜トランジスタおよび有機発光素子を含む別のアクティブマトリックス有機発光ディスプレイ構成の一部分を示す図である。
【発明を実施するための形態】
【００２８】
本発明の実施形態では、ＯＴＦＴ処理の流れの中に、ＯＳＣ堆積より前に、ウェルを画定するバンク材料の表面処理中に影響されやすいゲート誘電体を損傷から保護する追加のレジストパターン形成ステップを導入する。好ましい実施形態では、これは、追加のレジストマスクを必要とすることなく行われる。したがって、実施形態には、ＯＳＣ堆積中に最適の印刷性能を保持しながら良好なＯＴＦＴ性能を得る潜在性がある。
【００２９】
図５は、本発明の一実施形態によるボトムゲート型有機薄膜トランジスタの形成に関係する方法ステップを示す。図１〜４で使用されるものと同じ参照番号が、対応する部分に使用されている。図５（Ａ）は、ＯＳＣ堆積より前の作成中の素子構造を示す。この構造は、基板１上にゲート電極１２を堆積させること、ゲート電極１２を覆ってゲート誘電体１０を堆積させること、ゲート誘電体１０を覆ってソース電極２およびドレイン電極４を堆積させてチャネル領域６を画定し、チャネル領域６内でゲート誘電体１０を露出させること、そしてパターン形成された絶縁バンク材料層１４を形成して、チャネル領域６を取り囲むウェルを画定することによって形成される。図５（Ａ）に示す構成では、ウェルを画定するバンク１４は、ウェル内に溶液から堆積させたとき、良好なＯＳＣ膜を形成するのに有益となりうるアンダーカットプロファイルを有する。しかし、別法として、ウェルを画定するバンクは、正のプロファイルを有することができる。
【００３０】
本発明の実施形態によれば、たとえばインクジェット印刷によりウェル内にＯＳＣを溶液から堆積させることによってＯＴＦＴ画素が形成されることが提案される。このようにして堆積させたＯＳＣ溶液に対して制御された挙動を得るために、酸素プラズマとＣＦ4プラズマの組合せを使用して、ウェルを画定するバンク層の上部表面を用意することが提案される。酸素プラズマは、望ましくない有機汚染を除去して均一な濡れ表面を形成するために使用され、一方ＣＦ4プラズマは、バンク表面を非濡れ性にするように制御可能にかつ優先的に修正するために使用される。
【００３１】
残念ながら、これらのプラズマステップは、ウェル内の露出させた層がプラズマステップに影響されやすいので、ＯＴＦＴ素子性能に対して望ましくない効果を有することが見出された。たとえば、ＴＦＴチャネル領域内のゲート誘電体は、堆積させたＯＳＣとの非常に重要なインターフェースを形成し、このインターフェースは、プラズマ処理に露出されることによって有害な影響を受ける。他の処理もまた、この影響されやすいインターフェースに影響を及ぼす。ＯＳＣ堆積では、ウェル内の露出させた表面が濡れ性レベルを保持することも重要である。
【００３２】
上記を考えて、本明細書では、追加のリソグラフィステップによって画定される保護レジスト層を使用して、プラズマ処理中にゲート誘電体を保護することが提案される。これらの処理ステップは前の基板層をパターン形成するのにすでに使用された処理と同じであるため、追加の層の堆積および除去は、素子動作に対してさらなるリスクを与えないはずである。
【００３３】
図５（Ｂ）に示すように、Ｓｈｉｐｌｅｙ  Ｓ１８１３または類似のポジ型ノボラックレジストなどの保護フォトレジスト層１６は、基板上にスピン被覆される。保護フォトレジスト１６は、ウェルを画定するバンク層にパターン形成するのに使用されたものと同じマスクを使用してパターン形成される。ウェルを画定するバンク層はネガ型材料から形成されているので、マスクはウェルの反転画像を形成し、したがって保護フォトレジスト層は、図５（Ｃ）に示すように露出させた誘電体を覆う。リソグラフィ処理条件の適した選択によって、２つのレジストフィーチャ間の重複レベルｏをある程度制御することが可能になるはずである。たとえば、保護層の厚さｔがバンク縁部より大きくなることがあるので、ウェルを画定するバンクの縁部１８の少なくとも一部を追加の保護層で覆って、膜の完全な現像を確実にすると望ましいであろう。
【００３４】
ゲート誘電体が保護されるので、ウェルを画定するバンクの露出させた上部表面２０をプラズマ処理して、図５（Ｄ）に示すように非濡れ性表面２２を形成することが可能である。その後続いて、保護レジスト１６は除去されて、図５（Ｅ）に示すようにウェルを画定するバンク層の上に非濡れ性表面２２を残す。次いで、ウェル内にＯＳＣを堆積させて、図３に示す構造を形成することができる。
【００３５】
バンクを溶媒に露出させる結果、接触角を低減させることができる。この理由で、プラズマ処理をオーバープロセス（ｏｖｅｒ−ｐｒｏｃｅｓｓ）して十分な接触角を確保すると有益であろう。
【００３６】
保護レジストを除去する方法は、どの処理で、ウェルを画定するバンク層の接触角に対する修正が最も小さいか、または下にあるゲート誘電体に対する損傷が最も小さいかに応じて、溶媒ベースまたは水溶性（現像ベース）とすることができる。現像剤を使用して保護レジストを除去する場合、第１の現像ステップの直後、またはプラズマ処理後に、追加のＵＶ露出が必要とされる。いずれの場合も、十分なＵＶ照射を使用して、最も厚い領域、特にバンクアンダーカットの下で完全な露出および溶解を確保しなければならない。この理由で、バンク処理のプロファイルを正にすると有益であろう。
【００３７】
図６は、本発明の一実施形態によるトップゲート型有機薄膜トランジスタの形成に関係する対応する方法ステップを示す。図１〜４で使用されるものと同じ参照番号が、対応する部分に使用されている。
【００３８】
これらの方法ステップは、図６（Ａ）では異なる開始構造が使用される点を除いて、ボトムゲート型の構成に対して図５に示すものと類似している。ここでは、基板１には、チャネル領域６を画定するソース電極２およびドレイン電極４を設け、ソース電極およびドレイン電極を覆って、ウェルを画定するバンク層が形成される。次いで、図６Ｂに示すように保護層１６を堆積し、図６（Ｃ）に示すようにパターン形成して、ウェルを画定するバンク層１４の上部表面２０を露出させる。次いで、ウェルを画定するバンク１４の露出させた上部表面２０をプラズマ処理して、図６（Ｄ）に示すように非濡れ性表面２２を形成する。その後続いて、保護レジスト１６は除去されて、図６（Ｅ）に示すようにウェルを画定するバンク層の上に非濡れ性表面２２を残す。次いで、ウェル内にＯＳＣを堆積させ、それに続いてゲート誘電体およびゲート電極を堆積させて、図４に示す構造を形成することができる。
【００３９】
本発明の実施形態によるＯＴＦＴを形成するのに適した材料および処理について、以下にさらに詳細に論じる。
【００４０】
［基板］
基板は、剛性であっても可撓性であってもよい。剛性基板は、ガラスまたはシリコンから選択することができ、可撓性基板は、薄いガラス、またはポリ（エチレンテレフタレート）（ＰＥＴ）、ポリ（エチレンナフタレート）（ＰＥＮ）、ポリカーボネート、およびポリイミドなどのプラスチックを含むことができる。
【００４１】
有機半導電性材料は、適した溶媒を使用することによって溶液処理可能にすることができる。例示的な溶媒には、トルエンおよびキシレンなどのモノまたはポリアルキルベンゼン、テトラリン、ならびにクロロホルムが含まれる。好ましい溶液堆積技法には、スピン被覆およびインクジェット印刷が含まれる。他の溶液堆積技法には、浸漬被覆、ロール印刷、およびスクリーン印刷が含まれる。
【００４２】
［有機半導体材料］
好ましい有機半導体材料には、任意選択で置換されたペンタセンなどの小分子、ポリアリーレンなどの任意選択で置換されたポリマー、具体的にはポリフルオレンおよびポリチオフェン、ならびにオリゴマーが含まれる。異なる材料タイプの混合物（たとえば、ポリマーと小分子の混合物）を含めて、材料の混合物を使用することができる。
【００４３】
［ソース電極およびドレイン電極］
ｐチャネルＯＴＦＴの場合、ソース電極およびドレイン電極は、仕事関数の高い材料、好ましくは仕事関数が３．５ｅＶより大きい金属、たとえば金、白金、パラジウム、モリブデン、タングステン、またはクロムを含むことが好ましい。金属の仕事関数は、４．５〜５．５ｅＶの範囲内であることがより好ましい。他の適した化合物、合金、ならびに三酸化モリブデンおよびインジウムスズ酸化物などの酸化物を使用することもできる。ソース電極およびドレイン電極は、熱蒸発によって堆積させて、当技術分野で知られている標準的なフォトリソグラフィおよびリフトオフ技法を使用してパターン形成することができる。
【００４４】
別法として、ソース電極およびドレイン電極として導電性ポリマーを堆積させることができる。そのような導電性ポリマーの一例はポリ（エチレンジオキシチオフェン）（ＰＥＤＯＴ）であるが、他の導電性ポリマーも当技術分野では知られている。そのような導電性ポリマーは、たとえば、スピン被覆またはインクジェット印刷技法および上記で論じた他の溶液堆積技法を使用して、溶液から堆積させることができる。
【００４５】
ｎチャネルＯＴＦＴの場合、ソース電極およびドレイン電極は、カルシウムもしくはバリウムなどの仕事関数が３．５ｅＶ未満の材料、たとえば金属、あるいは金属化合物、具体的にはアルカリの酸化物もしくはフッ化物、またはアルカリ土類金属、たとえばフッ化リチウム、フッ化バリウム、および酸化バリウムの薄層を含むことが好ましい。別法として、ソース電極およびドレイン電極として導電性ポリマーを堆積させることもできる。
【００４６】
ソース電極およびドレイン電極は、製造を容易にするために、同じ材料から形成されることが好ましい。しかし、電荷の注入および抽出を最適化するために、それぞれソース電極およびドレイン電極を異なる材料から形成できることが理解されるであろう。
【００４７】
ソース電極とドレイン電極の間に画定されるチャネルの長さは、最大５００ミクロンにすることができるが、この長さは、好ましくは２００ミクロン未満であり、より好ましくは１００ミクロン未満であり、最も好ましくは２０ミクロン未満である。
【００４８】
［ゲート電極］
ゲート電極は、広い範囲の導電性材料、たとえば金属（たとえば、金）または金属化合物（たとえば、インジウムスズ酸化物）から選択することができる。別法として、導電性ポリマーをゲート電極として堆積させることもできる。そのような導電性ポリマーは、たとえば、スピン被覆またはインクジェット印刷技法、および上記で論じた他の溶液堆積技法を使用して、溶液から堆積させることができる。
【００４９】
ゲート電極、ソース電極、およびドレイン電極の厚さは、５〜２００ｎｍの領域内とすることができるが、たとえば原子間力顕微鏡法（ＡＦＭ）によって測定すると通常５０ｎｍである。
【００５０】
［ゲート誘電体］
ゲート誘電体は、高い抵抗率を有する絶縁材料から選択された誘電体材料を含む。誘電体の誘電率ｋは通常２〜３前後であるが、ＯＴＦＴに対して実現可能な静電容量はｋに正比例し、ドレイン電流ＩDは静電容量に正比例するので、ｋの値が高い材料が望ましい。したがって、低い動作電圧で高いドレイン電流を実現するには、チャネル領域内に薄い誘電体層を有するＯＴＦＴが好ましい。
【００５１】
誘電体材料は、有機材料であっても無機材料であってもよい。好ましい無機材料には、ＳｉＯ２、ＳｉＮｘ、およびスピンオンガラス（ＳＯＧ）が含まれる。好ましい有機材料は通常ポリマーであり、ポリビニルアルコール（ＰＶＡ）などの絶縁ポリマー、ポリビニルピロリジン（ＰＶＰ）、ポリメチルメタクリレート（ＰＭＭＡ）などのアクリレート、およびＤｏｗ  Ｃｏｒｎｉｎｇから入手可能なベンゾシクロブタン（ＢＣＢ）が含まれる。絶縁層は、材料の混合物から形成することができ、または多層構造を含むことができる。
【００５２】
誘電体材料は、当技術分野で知られている熱蒸発、真空処理、または積層技法によって堆積させることができる。別法として、誘電体材料は、たとえばスピン被覆またはインクジェット印刷技法、および上記で論じた他の溶液堆積技法を使用して、溶液から堆積させることができる。
【００５３】
誘電体材料が溶液から有機半導体上に堆積された場合、この有機半導体は溶解されるべきではない。同様に、有機半導体が溶液から誘電体材料上に堆積された場合、この誘電体材料は溶解されるべきではない。そのような溶解を回避する技法には、直交溶媒の使用、すなわち下位層を溶解しない溶媒を使用して最上層を堆積させること、および下位層の架橋結合が含まれる。
【００５４】
ゲート誘電体の厚さは、好ましくは２マイクロメートル未満であり、より好ましくは５００ｎｍ未満である。
【００５５】
［さらなる層］
素子アーキテクチャには、他の層を含むこともできる。たとえば、必要に応じて、ゲート電極、ソース電極、またはドレイン電極、基板、絶縁層、および有機半導体材料上に自己集合単分子層（ＳＡＭ）を堆積させて、結晶性を高め、接触抵抗を低減させ、表面特性を回復し、また密着性を高めることができる。具体的には、特に誘電体表面のｋが高い場合、チャネル領域内の誘電体表面に結合領域および有機領域を含む単分子層を設け、たとえば有機半導体の形態（具体的には、ポリマーアラインメントおよび結晶化度）を改善して電荷トラップを覆うことによって、素子性能を改善することができる。そのような単分子層に対する例示的な材料には、長アルキル鎖を有するクロロまたはアルコキシシラン、たとえばオクタデシルトリクロロシランが含まれる。同様に、ソース電極およびドレイン電極にＳＡＭを設けて、有機半導体と電極の間の接触を改善することができる。たとえば、金のＳＤ電極には、ＳＡＭ、ドーパント、または共役部分を設けることができる。ＳＡＭは、チオール結合基と、双極子モーメントの高い基でありうる接触を改善する基とを含む。
【００５６】
［ＯＴＦＴの適用分野］
本発明の実施形態によるＯＴＦＴには、広い範囲の可能な適用分野がある。１つのそのような適用分野は、光学素子、好ましくは有機光学素子内の画素を駆動させることである。そのような光学素子の例には、光応答性素子、具体的には光検出器、および発光性素子、具体的には有機発光素子が含まれる。ＯＴＦＴは、たとえばディスプレイ適用分野で使用するために、アクティブマトリックス有機発光素子とともに使用するのに特に適している。
【００５７】
図７は、共通の基板２１上に作製された有機薄膜トランジスタおよび近傍の有機発光素子を含む画素を示す。ＯＴＦＴは、ゲート電極２２と、誘電体層２４と、ソース電極２３ｓおよびドレイン電極２３ｄと、ＯＳＣ層２５とを含む。ＯＬＥＤは、アノード２７と、カソード２９と、アノードとカソードの間に設けられた電界発光層２８とを含む。アノードとカソードの間には、電荷輸送層、電荷注入層、または電荷ブロッキング層などのさらなる層を配置することもできる。図７の実施形態では、カソード材料層はＯＴＦＴとＯＬＥＤの両方にわたって延び、またカソード層２９をＯＳＣ層２５から電気的に分離するために、絶縁層２６が設けられる。この実施形態では、ドレイン電極２３ｄは有機発光素子のアノードに直接接続されて、有機発光素子を放出状態と非放出状態の間で切り換える。
【００５８】
ＯＴＦＴおよびＯＬＥＤの活性領域は、共通のバンク材料によって画定される。共通のバンク材料は、基板上にＯＴＦＴ領域およびＯＬＥＤ領域を画定するように、基板２１上にフォトレジスト層を堆積させてそれをパターン形成することによって形成される。本発明の一実施形態によれば、ＯＴＦＴとＯＬＥＤの両方を画定するウェルは、製造中、図５および図６に関連して記載した方法と同様に保護層で保護してから、ＯＳＣおよび有機電界発光材料をウェル中に堆積させることができる。次いで、共通のバンク材料を処理して、その上部表面に非濡れ性表面を形成し、保護材料を除去することができる。次いで、ＯＴＦＴおよびＯＬＥＤの残りの層をウェル内に堆積させることができ、非濡れ性表面は、ＯＳＣおよび有機電界発光材料の堆積させた溶液がそれぞれのウェルからあふれ出るのを防止する。別の実施形態によれば、ＯＴＦＴだけが保護される。処理の中には、ＯＴＦＴだけを損傷してＯＬＥＤを損傷しない処理があることを見出した。したがって、一部の処理では、ＯＴＦＴだけを保護する必要がある。
【００５９】
図８に示す代替構成では、有機発光素子と積み重ねた関係で有機薄膜トランジスタを作製することができる。そのような実施形態では、有機薄膜トランジスタは、上記のように、トップゲート型構成またはボトムゲート型構成で構築される。図７の実施形態と同様に、ＯＴＦＴおよびＯＬＥＤの活性領域は、パターン形成されたフォトレジスト層３３によって画定されるが、この積重ね構成には、２つの別個のバンク層３３、すなわちＯＬＥＤ用のバンク層とＯＴＦＴ用のバンク層が存在する。本発明の一実施形態によれば、これらの２つの別個のバンク層は、製造中、図５、図６、および図７に関連して記載した方法と同様に保護および処理することができる。前述のように、一部の処理では、ＯＴＦＴだけを保護する必要があり、ＯＬＥＤを保護する必要はない。
【００６０】
ＯＴＦＴを覆って平坦化層３１（パッシベーション層とも呼ぶ）が堆積される。例示的なパッシベーション層は、ＢＣＢおよびパリレンを含む。パッシベーション層を覆って有機発光素子が作製される。有機発光素子のアノード３４は、パッシベーション層３１およびバンク層３３を貫通する導電性バイア３２によって、有機薄膜トランジスタのドレイン電極に電気的に接続される。
【００６１】
ＯＴＦＴおよび光学活性領域（たとえば、発光または光感知領域）を含む画素回路は、さらなる要素を含みうることが理解されるであろう。具体的には、図７および図８のＯＬＥＤ画素回路は通常、図示の駆動トランジスタに加えて少なくとも１つのさらなるトランジスタと、少なくとも１つのコンデンサとを含む。
【００６２】
本明細書に記載の有機発光素子は、上面発光型の素子であっても下面発光型の素子であってもよいことが理解されるであろう。すなわち、これらの素子は、素子のアノード側またはカソード側のいずれかを通って光を放出することができる。透過性素子では、アノードとカソードの両方が透過性である。透過性カソード素子は、透過性アノードを有する必要はなく（もちろん、完全に透過性の素子が望ましい場合を除く）、したがって、下面発光型の素子に使用される透過性アノードは、アルミニウム層などの反射材料層で交換または補完できることが理解されるであろう。
【００６３】
図８に示す実施形態からわかるように、透過性カソードは、そのような素子内の透過性アノードを通る放出を、発光性画素の下に位置するＯＴＦＴ駆動回路によって少なくとも部分的に阻止できるので、アクティブマトリックス素子に特に有利である。
【００６４】
本発明について、その好ましい実施形態を参照して具体的に図示および説明したが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、形式および詳細に様々な変更を加えることができることが、当業者には理解されるであろう。
【図１】
2011505687.tif 000003
【図２】
2011505687.tif 000004
【図３】
2011505687.tif 000005
【図４】
2011505687.tif 000006
【図５】
2011505687.tif 000007
【図６】
2011505687.tif 000008
【図７】
2011505687.tif 000009
【図８】
2011505687.tif 000010
【国際調査報告】
2011505687.tif 000011
2011505687.tif 000012