(57)【要約】  ダイ・オン・ダイアセンブリは、第１ダイ（１０）と第２ダイ（５０）とを有する。第１ダイ（１０）は、第１接触延出部（２８，４２）を有するとともに第１ダイ上を第１高さだけ延びるペグ（３２，４４，４５）を有する。第２ダイは、第１接触延出部に連結する第２接触延出部（６８）を有するとともにペグを囲む第２ダイ上を第２高さだけ延びる収容部（６２）を有する。ペグは収容部を超えて延びる。ペグが収容部を超えて延びるので、第１及び第２ダイ間の横方向の移動は、ペグを収容部に接触させるとともに、同ペグが収容部によって制限されることになる。ペグ及び収容部はこのように第１及び第２ダイ間の移動を拘束するのに有用である。
2011508451.tif 000002
【特許請求の範囲】
【請求項１】
第１接触延出部を有するとともに、第１ダイの上側に第１高さだけ延びるペグを有する第１ダイと、
前記第１接触延出部に連結する第２接触延出部を有するとともに、第２ダイの上側に第２高さだけ延びて前記ペグを囲む収容部を有する第２ダイであって、前記ペグは前記収容部を超えて延びる、第２ダイと、
を備えるダイ・オン・ダイアセンブリ。
【請求項２】
前記ペグは、前記第１ダイに近接する第１金属と、前記第１ダイから離れた前記ペグの端部上の第２金属と、を備える請求項１に記載のダイ・オン・ダイアセンブリ。
【請求項３】
前記第２金属は錫を含む請求項２に記載のダイ・オン・ダイアセンブリ。
【請求項４】
前記第１高さは前記第２高さよりも大きい請求項３に記載のダイ・オン・ダイアセンブリ。
【請求項５】
前記第２金属との界面での前記第１金属の面積は、１４４平方ミクロン未満である請求項４に記載のダイ・オン・ダイアセンブリ。
【請求項６】
前記第１高さと前記第２高さとの合計は、前記第１接触延出部の高さと前記第２接触延出部の高さとの合計を超える請求項１に記載のダイ・オン・ダイアセンブリ。
【請求項７】
前記収容部は、前記第２ダイから延びて拘束された移動の領域を画定する複数の要素を備え、前記ペグは拘束された移動の領域内にある請求項１に記載のダイ・オン・ダイアセンブリ。
【請求項８】
前記収容部は、前記第１ダイに対する前記第２ダイの移動を制限するためのものであり、よって前記第１外部接点は所定の許容範囲内において前記第２外部接点と整列する請求項１に記載のダイ・オン・ダイアセンブリ。
【請求項９】
前記第１ダイは第２ペグをさらに有し、
前記第２ダイは、前記第２ダイの上側に第２高さだけ延びて前記第２ペグを囲む第２収容領域をさらに有する請求項１に記載のダイ・オン・ダイアセンブリ。
【請求項１０】
ダイ・オン・ダイアセンブリを形成する方法であって、
第１半導体ダイ上に第１外部接点を形成することと、
前記第１外部接点上を含む前記第１半導体ダイ上に第１シード層を形成することと、
前記第１シード層上に第１開口及び第２開口を有する第１フォトレジスト層を形成することであって、前記第１開口は前記第１外部接点の上方にあることと、
前記第１開口に第１めっき接点を形成するとともに前記第２開口にペグを形成するめっき工程を行なうことと、
前記第１フォトレジスト層を除去することと、
前記第１めっき接点及び前記ペグに近接する領域における前記第１シード層を除去することと、
第２半導体ダイ上に第２外部接点を形成することと、
前記第２外部接点上を含む前記第２半導体ダイ上に第２シード層を形成することと、
前記第２シード層上に第３開口及びリング開口を有する第２フォトレジスト層を形成することであって、前記第３開口は前記第２外部接点の上方にあることと、
前記第３開口に第２めっき接点を形成するとともに、前記第１半導体ダイと前記第２半導体ダイとの間の移動を拘束するのに有用な収容領域を画定するのに有用である収容部を前記リング開口に形成するめっき工程を行なうことと、
前記第２フォトレジスト層を除去することと、
前記第２めっき接点及び前記収容部に近接する領域における前記第２シード層を除去することと、
前記第１めっき接点が前記第２めっき接点に接触するとともに前記ペグが前記包含領域内に位置するように、前記第１半導体ダイを前記第２半導体ダイと接触するように配置することと、
を備える方法。
【請求項１１】
前記第１開口に前記第１めっき接点を形成するとともに前記第２開口に前記ペグを形成するめっき工程を行なう工程は、前記ペグを前記第１めっき接点の高さよりも大きい高さに形成することによってさらに特徴付けられる請求項１０に記載の方法。
【請求項１２】
前記第１開口に前記第１めっき接点を形成するとともに前記第２開口に前記ペグを形成するめっき工程を行なう工程は、前記第１開口に第１めっき部を形成し、前記第２開口に第１ペグ部を形成し、前記第１めっき部上に第１金属層を形成し、前記第１ペグ部上に第２金属層を形成することによってさらに特徴付けられる請求項１１に記載の方法。
【請求項１３】
前記第１開口に前記第１めっき接点を形成するとともに前記第２開口に前記ペグを形成するめっき工程を行なう工程は、前記第１金属層及び前記第２金属層が錫を含むことによってさらに特徴付けられる請求項１２に記載の方法。
【請求項１４】
前記第１フォトレジスト層を形成する工程は、前記第１開口が前記第２開口の面積よりも大きい面積を有することによってさらに特徴付けられる請求項１３に記載の方法。
【請求項１５】
前記シード層を除去する工程は、前記第２金属層の下方の前記ペグの部位の幅を減少させて前記第１ペグ部の頂面が１４４平方ミクロン以下の面積を有するようにすることによってさらに特徴付けられる請求項１４に記載の方法。
【請求項１６】
前記第２フォトレジスト層を形成する工程は、前記リング開口が閉ループをなすように前記第２フォトレジスト層に配置された複数の開口を含むことによってさらに特徴付けられる請求項１０に記載の方法。
【請求項１７】
前記第３開口に第２めっき接点を形成するとともに収容部を前記リング開口に形成する前記めっき工程を行なう工程は、前記収容部を前記複数の開口に形成して、前記収容特徴が前記閉ループをなすように配置される複数の金属の要素を含むようにすることよってさらに特徴付けられる請求項１６に記載の方法。
【請求項１８】
前記第１シード層上に第１フォトレジスト層を形成する工程は、前記第１フォトレジスト層が第５開口を有することによってさらに特徴付けられ、
前記第１開口に第１めっき接点を形成するとともに前記第２開口にペグを形成するめっき工程を行なう工程は、前記第５開口に第２ペグを形成することによってさらに特徴付けられ、
前記第１めっき接点及び前記ペグに近接する領域における前記第１シード層を除去する工程は、前記第２ペグに近接する前記第１シード層も除去し、
前記第２シード層上に第２フォトレジスト層を形成する工程は、前記第２フォトレジスト層が第２リング開口を有することによってさらに特徴付けられ、
前記第３開口に第２めっき接点を形成するとともに収容部を前記リング開口に形成するめっき工程を行なう工程は、前記第１半導体ダイと前記第２半導体ダイとの間の移動を拘束するのに有用な第２包含領域を画定するのに有用である第２収容部を前記第２リング開口に形成することによってさらに特徴付けられ、
前記第２めっき接点及び前記収容部に近接する領域における前記第２シード層を除去する工程は、前記第２収容部に近接する前記第２シード層を除去することによって特徴付けられ、
前記第１半導体ダイを前記第２半導体ダイと接触するように配置する工程は、前記第２ペグを前記第２包含領域内に位置させることによってさらに特徴付けられる、
請求項９に記載の方法。
【請求項１９】
ダイ・オン・ダイアセンブリを形成する方法であって、
第１半導体ダイから延びる第１接触延出部を前記第１半導体ダイ上に形成するとともに前記第１半導体ダイ上に第１ペグ及び第２ペグを形成することと、
第２接触延出部を第２半導体ダイ上に形成するとともに、第１包含領域を囲む第１収容部及び第２包含領域を囲む第２収容部を形成することと、
前記第１接触延出部を前記第２接触延出部に接触するように配置し、前記第１ペグを前記第１包含領域に配置し、前記第２ペグを前記第２包含領域に配置することと、
前記第１ペグを前記第１領域内に位置させ且つ前記第２ペグを前記第２領域内に位置させることによって前記第１及び第２接触延出部の横方向の移動を所定量に拘束した状態で、前記第１接触延出部と前記第２接触延出部とを共に熱圧着接合することと、
を備える方法。
【請求項２０】
前記第１接触延出部を形成する工程と前記第２接触延出部を形成する工程とのうちの少なくとも一つは、錫の被着及びアニールを行なうことによってさらに特徴付けられ、前記第１接触延出部の高さ及び前記第２接触延出部の高さの合計は前記第１ペグの高さ及び前記第１包含領域の高さの合計に満たない請求項１９に記載の方法。
【請求項２１】
前記第１接触延出部を形成する工程と前記第２接触延出部を形成する工程とのうちの少なくとも一つに引き続き、且つ前記第１接触延出部を前記第２接触延出部に接触するように配置する工程に先立って、
前記第１半導体ダイ及び前記第２半導体ダイのうちの少なくとも一方の上に、有機接着剤及び仮接着剤のうちの少なくとも一方を付着することであって、前記有機接着剤及び前記仮接着剤のうちの少なくとも一方は、前記配置する工程に引き続いて且つ前記熱圧着接合する工程に先立って、前記第１半導体ダイと前記第２半導体ダイとの間の拘束の形態を提供すること、
をさらに備える請求項１９に記載の方法。
【請求項２２】
さらに、前記有機接着剤及び前記仮接着剤のうちの少なくとも一方は前記第１半導体ダイと前記第２半導体ダイとの間に残り、よって熱圧着接合の工程の後に前記第１半導体ダイと前記第２半導体ダイとの間でアンダーフィルとして機能する請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は概して半導体装置に関し、より詳細には収容部を有する三次元半導体ダイ構造及び方法に関する。
【背景技術】
【０００２】
金属と金属、ダイとダイとの相互接続箇所を形成するとき、配置不整合を考慮して、各ダイの対応するパッドは一方が他方を覆うのに十分な大きさを有する。同じようなサイズの複数の大きなパッドでは、錫（Ｓｎ）のような接合金属はダイの表面を流れることができ、よって短絡することを意図していない近接する相互接続箇所が短絡してしまう。
【０００３】
ダイを持ち上げてウエハ上に配置した後、及びウエハレベルでのダイの同時接合中に、ダイが動いてしまうという課題がある。ダイの移動は、熱圧着ダイとウエハとの接合中に接続箇所と接続箇所との短絡または不整合開口の原因と成り得る。
【０００４】
したがって、上述したような、当該技術における課題を解消する改善された方法及び装置の必要性がある。
本発明は、例によって示されるとともに同様の参照符号が同様の構成要素を示す添付の図面によって限定されるものではない。図面における要素は単純さ及び明確さのために例示されており、必要以上に寸法を考慮するものではない。
【図面の簡単な説明】
【０００５】
【図１】本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における様々な工程中の第１ダイアセンブリの部位の断面図。
【図２】本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における様々な工程中の第１ダイアセンブリの部位の断面図。
【図３】本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における様々な工程中の第１ダイアセンブリの部位の断面図。
【図４】本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における様々な工程中の第１ダイアセンブリの部位の断面図。
【図５】本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における様々な工程中の第１ダイアセンブリの部位の断面図。
【図６】本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における他の工程中の第２ダイアセンブリの部位の断面図。
【図７】本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における他の工程中の第２ダイアセンブリの部位に対する第１ダイアセンブリの部位の配置の断面図。
【図８】本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における他の工程中の第２ダイアッセンブリの部位との第１ダイアセンブリの部位の熱圧着接合の断面図。
【図９】本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における第１ダイアセンブリの部位と第２ダイアッセンブリの部位との隣接面の上下図。
【図１０】本開示の一実施形態にかかる収容部を有する三次元半導体構造における使用のためのより詳細な第１ダイアセンブリのペグ部及び第２ダイアセンブリの収容部のダイアグラム図。
【図１１】本開示の一実施形態にかかる収容部を有する三次元半導体構造における使用のためのより詳細な第１ダイアセンブリのペグ部及び第２ダイアセンブリの収容部のダイアグラム図。
【発明を実施するための形態】
【０００６】
本開示の実施形態は、ウエハスケールでの高スループットダイ接合のための配置位置の整合要求に適合及び／または越える方法及び装置を利便的に提供する。本開示の実施形態が存在しない限り、フラックス剤を有するか有さない、エポキシ、ワックスまたは他の有機接着剤のような接着剤が接合までの仮ダイ装着のために用いられるときに、ダイはウエハ上でずれてしまう。しかしながら、本開示の実施形態は、接合までの仮ダイ装着のウエハ上でのこのような望ましくないずれを解消する。
【０００７】
一実施形態によれば、方法及び装置は、ここで記述するように、配置及び接合工程中にペグが位置する空間から出る有機接着剤の流れを利便的に許容するペグ（４５）と収容部（６２）とを含む。本開示の実施形態にかかる方法は、互いに噛み合った部位がダイとウエハとの接続を形成するランド特徴部よりも領域において小さくなるように、非対称サイズの電気めっきしたペグまたはパッドをダイ及びウエハ上に形成することを含む。一実施形態において、相互に組み合わされた初期的には接触しない銅ペグ及びパッド構造は、フラックス剤を備えるかまたは備えないワックスまたはエポキシのような仮接着剤が接合前にダイを保持すべく用いられるとき、ダイ配置に対する停止部として利便的に作用する。さらに、銅ペグ及び収容部は、熱圧着接合工程中のダイ配置を停止すべく作用する。実施形態は、工程ロバスト性及び向上されたダイ対ウエハ配置を提供する。さらに、本開示の実施形態は、積層された、ダイ上のダイ、ウエハ上のダイ及びウエハパーツ上のウエハ、のために用いられることができる。
【０００８】
図面を参照すると、図１〜５は本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における様々な工程中の第１ダイ１０の部位の断面図である。図１において、第１ダイ１０は、アクティブデバイス及び相互接続部を有する半導体ダイ構造１２の部位を含む。半導体ダイ１２は、アクティブデバイスを有するどのような半導体ダイをも含むことができる。電気的導電部またはアクティブ接触パッド１４は、１６を介した金属化を手段として、下方にある相互接続部及び／またはアクティブデバイスに連結する。接触パッド１４は、半導体ダイ１２のための外部接触部を備え、どのような好適な金属をも含むことができる。一実施形態において、接触パッド１４はＣｕを含む。パッシベーション層１８は、半導体ダイ１２の層間誘電体（ＩＬＤ）層の頂面に載置される。パッシベーション層１８は、接触パッド１４の一部位を覆うが、接触パッド１４の他の部位を露出させる。パッシベーション層１８は、約０．２５μｍから２．０μｍの厚みを有するどのような好適なパッシベーション層をも含む。例えば、パッシベーション層１８は、一つ以上のＳｉＯｘ、ＳｉＮ、ＳｉＯＮ、有機フィルム、または好適な方法により形成されたそれらの組み合わせを含むことができる。
【０００９】
シード層２０は、パッシベーション層１８の頂面及び接触パッド１４の露出部の上に載置されるように形成される。一実施形態において、シード層２０は、バリア部及びシード層部を含む。バリア層部は、シード層部に先立って被着される。例えば、シード層２０は、バリア部を有するＣｕシード層部を含むことができ、バリア層部はＴｉＷ、ＴｉＮ、Ｗ、または他の好適なバリア材を含むことができる。バリア材は、背面側を接触パッド１４中に拡散することによって載置された金属の望ましくない拡散を防ぐことができる。シード層２０のバリア層部は約０．１〜１．０μｍの厚さを含むことができ、シード層２０のシード層部は約０．１〜１．０μｍの厚さを含むことができ、シード層２０の合計厚さは約０．２〜２．０μｍの間となる。シード層２０は、例えば物理気相成長法（ＰＶＤ）または化学気相成長法（ＣＶＤ）のようなどのような好適な技術をも用いて形成されることもできる。
【００１０】
図１を参照すると、パターン化フォトレジスト２２がシード層２０の頂面に載置されるように形成されている。パターン化フォトレジスト２２は、それまでパッシベーション層１８の開口によって露出されていて、それまで露出されていた接触パッド１４の上に載置されたシード層２０を有する接触パッド１４の部位の上に位置する第１開口２４を含む。パターン化フォトレジスト２２はシード層２０の他の部位の上に載置された第２開口２６を含み、第２開口は第１開口の対応する断面寸法よりも小さい断面寸法を有する。パターン化フォトレジスト２２は、公知のリソグラフィック技術によって形成されたどのような好適なフォトレジストをも含み、約１３〜２５μｍの厚さ、またはこれから形成されるめっき接点及びめっきペグ部よりも少なくとも１ミクロン（１μｍ）薄い厚さを含むことができる。
【００１１】
図２を参照すると、盛り上がった隅部３０を有するめっき接点部２８及びめっきペグ部３２を形成すべく図１の開口２４及び２６に好適なめっき技術を用いて金属が被着される。めっき接点部２８の盛り上がった隅部３０は、シード層２０の角及び接触パッド１４の上に載置されたパッシベーション層１８の上をめっきした結果として起こる。一実施形態において、めっき接点部２８は、好適な二次元形状のマイクロパッドを備える。マイクロパッドは典型的なフリップチップ寸法の一部分である。めっき金属は、与えられたダイアセンブリ応用のための、例えばＣｕのようなどのような好適な金属をも含む。好適なめっき技術は、当該技術において公知のどのような電気めっきまたは無電解めっき技術をも含むことができる。
【００１２】
一実施形態において、めっき接触パッド２８は、約１５〜５４μｍの幅寸法を含む。加えて、めっき接触パッド２８は、参照符号２９で示された量だけパッシブ層１８上に載置されたシード層２０上を延びる高さ寸法を含み、高さ寸法は例えば約５．０μｍである。加えて、めっき接触パッド２８の厚さは、以下でさらに説明されるように、めっき接点パッド２８（例えばＣｕ）の最上部の金属間の組成（例えばＣｕ３Ｓｎ）に対して、上に載置された金属（例えばＳｎ）を消費するのに十分であるべきである。同様にして、一実施形態において、めっきペグ部３２は、約４〜１３μｍの幅寸法を含む。加えて、めっきペグ部３２は、参照符号３３で示された量だけパッシブ層１８上に載置されたシード層２０上を延びる高さ寸法を含み、高さ寸法は例えば約５．５μｍである。一般的に、高さ３３は、高さ２９よりも約０．５μｍだけ大きいことが望ましい。さらに、めっきペグ部３２の面積に対するめっき接点部２８の面積の比は、約２．７５：１〜３６：１である。
【００１３】
図３を参照すると、金属間化合物を形成するのに用いられる金属が、めっき接点部（またはマイクロパッド）２８及びめっきペグ部３２の頂面を覆う好適な技術を用いることによって被着される。めっき接点部２８上に載置される金属は参照符号３４で示され、めっきペグ部３２上に載置される金属は参照符号３６で示される。一実施形態において、金属３４及び３６はＳｎを含む。付加的な金属は、与えられたダイアセンブリ応用の要求によって選択されたインディウム，金、銀、銀−銅合金、鉛−錫、半田付け材料、またはそれらの組み合わせを含むことができる。金属３４及び３６を被着させるための好適な技術は、当該技術において公知のどのような好適な電解めっきまたは滴下めっき工程をも含むことができる。
【００１４】
金属３４及び３６の形成に続き、パターン化フォトレジスト２２は、好適な技術を用いて、例えば好適な湿式ストリップまたは乾式エッチを用いて除去される。パターン化フォトレジスト２２の除去により、めっき接触パッド２８及びめっきペグ部３２の外側の領域におけるシード層部及びバリア層部を含むシード層２０の部位が露出する。パターン化フォトレジスト２２の除去に続き、シード層２０の露出部は好適なエッチまたはストリップを用いて除去され、シード層除去によって露出されためっき接触パッド２８及びめっきペグ部３２の側壁はわずかに酸化される。図４に示されるシード層２０は、めっき接触パッド２８及びめっきペグ部３２の下に残っている。加えて、シード層２０の除去は、めっき接点部２８及びめっきペグ部３２の下部を少し切り取ることとなり、張り出し領域３８及び４０がめっき接点部２８及びめっきペグ部３２の上部外周の周りのそれぞれ、及び対応する金属層３４及び３６の下方のそれぞれに形成される。すなわち、張り出し領域３８及び４０は、金属３４及び３６の片持ち梁部にそれぞれ対応する。
【００１５】
一実施形態において、金属層３４及び３６のそれぞれ張り出し領域３８及び４０は、下にあるめっき金属から約１μｍの量だけ張り出す。加えて、シード層２０の部位の露出部を除去する工程中に、めっきペグ部３２は幅が減少させられる。一実施形態において、めっきペグ部３２は約２．０〜１２μｍの間の幅寸法に減少させられる。
【００１６】
図５を参照すると、図４の構造は、金属３４及び３６をリフロー後金属４２及び４４にそれぞれリフローするのに十分な高速熱アニールに供される。アニールは、めっき接触パッド及び薄くなったペグ部３２上において金属の所望のリフローを行なうとともに金属間化合物の生成を最小とするのに十分である。幅が広い寸法のめっき接触パッド２８及び所望のリフローの結果、部位の頂面上に載置された金属３４は、アニール中に略アーチ形状４２に変形する。幅が狭い寸法の薄くなったペグ部３２及び所望のリフローの結果、部位の頂面上に載置された金属３６は、アニール中に略球形状４４に変形する。減少幅ペグ部３２及び金属４４上に載置されたリフローされた球体は共に、図７及び８を参照して以下でさらに記述するように、ダイアセンブリ１０のダイアセンブリ５０に対する移動を制限するためのペグ４５を形成する。
【００１７】
一実施形態によれば、略球形状４４は、最小で約４μｍ２〜最大で約１４４μｍ２間の断面積によって特徴付けられている。加えて、めっき接触パッド２８及びリフローされた金属４２は、パッシベーション層１８の上を延びる参照符号４６によって示される量の高さ寸法、例えば約８．０μｍを含む。同様に、一実施形態において、めっきペグ部３２及びリフローされた金属球体４４は共に、パッシベーション層１８の上を延びる参照符号４８によって示される量の高さ寸法、例えば約１０．５μｍを有する。一般的には、高さ４８は、高さ４６よりも約２．０μｍ〜２．５μｍだけ大きいのが望ましい。
【００１８】
図６は、本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における他の工程中の第２ダイアセンブリ５０の部位の断面図である。図６において、第２ダイアセンブリ５０は、図５の第１半導体ダイ部１０と同様の特徴を含み、同様の態様によって形成され、ここに示す差異を有する。第２ダイアセンブリ５０は、半導体ダイ５２を含む。半導体ダイ５２はアクティブデバイスを有するどのような半導体ダイをも含むことができる。電気的導電部またはアクティブ接触パッド５４は、５６を介した金属化を手段として、下方にある相互接続部及び／またはアクティブデバイスに連結する。接触パッド５４は、半導体ダイ５２のための外部接触部を備え、どのような好適な金属をも含むことができる。一実施形態において、接触パッド５４はＣｕを含む。パッシベーション層５８は、半導体ダイ５２の層間誘電体（ＩＬＤ）層の頂面に載置される。パッシベーション層５８は、接触パッド５４の一部位を覆うが、接触パッド５４の他の部位を露出させる。パッシベーション層５８は、約０．２５μｍから２．０μｍの厚みを有するどのような好適なパッシベーション層をも含む。例えば、パッシベーション層５８は、一つ以上のＳｉＯｘ、ＳｉＮ、ＳｉＯＮ有機フィルム、または好適な方法により形成されたそれらの組み合わせを含むことができる。
【００１９】
シード層６０は、パッシベーション層５８の頂面及び接触パッド５４の露出部の上に載置されるように形成される。一実施形態において、シード層６０は、バリア部及びシード層部を含む。バリア層部は、シード層部に先立って被着される。例えば、シード層６０は、バリア部を有するＣｕシード層部を含むことができ、バリア層部はＴｉＷ、ＴｉＮ、Ｗ、または他の好適なバリア材を含むことができる。バリア材は、背面側を接触パッド５４中に拡散することによって載置された金属の望ましくない拡散を防ぐことができる。シード層６０のバリア層部は約０．１〜１．０μｍの厚さを含むことができ、シード層６０のシード層部は約０．１〜１．０μｍの厚さを含むことができ、シード層６０の合計厚さは約０．２〜２．０μｍの間となる。シード層６０は、例えば物理気相成長法（ＰＶＤ）または化学気相成長法（ＣＶＤ）のようなどのような好適な技術をも用いて形成されることもできる。
【００２０】
図６を参照すると、めっき接触パッド（またはマイクロパッド）６８に加えて収容部の要素６４及び６６を含む収容部６２は、図２〜４のめっきペグ部３２及びめっき接触パッド（またはマイクロパッド）２８と同様の態様によって形成される。特に、金属は好適なめっき技術を用いて対応するパターン化フォトレジスト（図示せず）の開口内に被着され、盛り上がった隅部を有するめっき接点部６８と、収容部６２のめっき特徴要素６４及び６６とが形成される。収容部６２のめっき特徴要素６４及び６６は、以下で図１０及び１１に関連して説明される量だけ互いに離間する。マイクロパッド６８及び収容部６２のめっき金属は、与えられたダイアセンブリ応用のための、例えばＣｕのようなどのような好適な金属をも含む。好適なめっき技術は、当該技術におけるどのような電気めっきまたは無電解めっき技術をも含むことができる。
【００２１】
一実施形態において、めっき接触パッド６８は、約１５〜５４μｍの幅寸法を含む。加えて、めっき接触パッド６８は、パッシブ層５８上に載置されたシード層６０上を延びる高さ寸法を含み、高さ寸法は例えば約５．０μｍである。加えて、めっき接触パッド６８の厚さは、以下でさらに説明されるように、めっき接点パッド６８（例えばＣｕ）の最上部の金属間の組成（例えばＣｕ３Ｓｎ）に対して、上に載置された金属（例えばＳｎ）を消費するのに十分であるべきである。同様にして、一実施形態において、収容部６２の特徴要素６４及び６６は、約４〜１３μｍの幅寸法を含む。加えて、収容部６２の特徴要素６４及び６６は、パッシブ層５８の上に載置されたシード層６０の上を約５．５μｍの量だけ延びる高さ寸法を含む。一般的に、収容部６２の特徴要素６４及び６６に関する高さは、めっき接点部またはマイクロマッド６８の高さよりも約０．５μｍだけ大きいことが望ましい。さらに、収容部６２の特徴要素６４及び６６の少なくとも一方の面積に対するめっき接点部６８の面積の比は、約２．７５：１〜３６：１である。
【００２２】
図７は、本開示の一実施形態にかかる収容部６２を有する三次元半導体ダイ構造の製造における他の工程中の第２ダイアセンブリ５０の部位に対する第１ダイアセンブリ１０の部位の配置の断面図である。特に、予め決定された量の好適な材料７０がダイアセンブリ５０の表面上の所定位置に供給され、ダイアセンブリ１０をダイアセンブリ５０の上に配置することによって材料７０が二つのダイアセンブリ間に供給される。材料７０の供給は、例えば二つのダイアセンブリ間の材料の毛細管作用、ダイアセンブリ間の材料の圧縮、または他の態様の結果として起こる。材料７０は、例えば好適なワックス材料、またはエポキシのような一つ以上の有機接着剤を含むことができる。材料７０は空気を含んでもよい。これに続く処理工程において、材料７０は、以下の図１０及び１１の説明と関連してより理解されるであろう蒸発のような好適な技術によって除去されてもよい。
【００２３】
ダイアセンブリ１０をダイアセンブリ５０の上に配置することは、マイクロパッド２８をマイクロパッド６８の上に配設することを含む。加えて、ペグ４５は収容部６２の要素６４及び６６間の領域に配置される。ペグ４５の高さは対応するパッシベーション層１８上においてマイクロパッド２８及びリフロー金属４２の組み合わせ高さよりも大きくなっており、収容部６２の要素６４及び６６の高さはマイクロパッド６８の高さよりも大きくなっている。よってダイアセンブリ１０をダイアセンブリ５０の上に配置すると、例えば図７に示すようにペグ４５の先端は収容部６２の要素６４及び６６の先端よりも下方に延びる。その結果、第１ダイアセンブリ１０を第２ダイアセンブリ５０の上側に配置することによって、第１ダイアッセンブリ１０は、第２ダイアセンブリ５０に対して横方向に移動する自身の能力が制限される。
【００２４】
特に、第１ダイアセンブリ１０が図７の右手側に移動するなら、ペグ４５が収容部６２の要素６６に物理的に接触するときに自身の移動は制限されるであろう。加えて、第１ダイアセンブリ１０が図７の左手側に移動するなら、ペグ４５が収容部６２の要素６４に物理的に接触するときに自身の移動は制限されるであろう。加えて、一方のダイアセンブリの他方に対する移動は、二つのダイアセンブリ間に材料７０が存在する結果、液的に緩衝される。
【００２５】
図８は、本開示の一実施形態にかかる収容部６２を備える三次元半導体ダイ構造７６の製造における他の工程中の第２ダイアッセンブリ５０の部位との第１ダイアセンブリ１０の部位の熱圧着接合の断面図。第１ダイアセンブリ１０を第２アセンブリ５０の上側に配置することに続き、連結された構造は、熱圧着接合の技術において公知の好適な設備及び処理を用いて、熱圧着接合によって処理される。一般的には、第１ダイアセンブリ１０を第２ダイアセンブリ５０の上側に配置する位置は、熱圧着接合の位置とは異なる物理的位置において起こる。配置位置から熱圧着接合位置への移動中、配置された第１ダイアセンブリ１０は第２ダイアセンブリ５０に対して横方向に移動するかもしれないが、このような横方向の移動は第１ダイアセンブリ１０のペグ４５が第２ダイアセンブリ５０の収容部６２内に存在することによって限定される。
【００２６】
熱圧着接合中、第１ダイアセンブリ１０は、第２ダイアセンブリ５０に対して有機材料７０を移動させるとともに所望の接合が起こることを許容するのに十分な量によって圧縮される。例えば、一実施形態において、接合圧は約４．５ｐｓｉ〜２７ｐｓｉである。他の実施形態において、接合力は２００ｍｍウエハのために約１０００〜６０００ニュートンを備える。加えて、熱圧着接合の熱部は、処理中に温度を金属間化合物が生成されるのに十分な所望のレベルまで上昇させることを含む。一実施形態において、接合金属はＳｎを含み、対応するめっきパッド（またはマイクロパッド）はＣｕを含む。このような例において、熱圧着接合のための温度は、Ｓｎを溶解してＣｕ３Ｓｎ及びＣｕ６Ｓｎ５の金属間化合物を生成すべく、２３２℃よりも高くする。
【００２７】
言い換えると、熱圧縮により、図７のリフロー金属４２と第ダイアセンブリ１０のマイクロパッド２８及び第２ダイアセンブリ５０のマイクロパッド６８との間で形成された金属間化合物が、特に図８の金属間化合物７２となる。図８はまた、第２ダイアセンブリ５０に対して横方向に移動した第１ダイアセンブリ１０の例を示しており、移動は収容部６２の要素６６に接触しているペグ４５によって制限されている。その結果、加えて、熱圧縮によりペグ４５の薄くなったペグ部３２上のリフロー金属４４が、第１ダイアセンブリ１０のリフロー金属４４と薄くなったペグ部３２との間及び図７の第２ダイアセンブリ５０の要素６６との間で金属間化合物を形成することになり、特に図８の金属間ボンド７４となる。金属間化合物７２及び７４の組成は、第１ダイアセンブリ１０及び第２ダイアセンブリ５０の対応する部の金属を消費することになる。
【００２８】
図９は、本開示の一実施形態にかかる収容部を有する三次元半導体ダイ構造の製造における第１ダイアセンブリ１０の部位と第２ダイアッセンブリ５０の部位との隣接面の上下図である。特に、第１ダイ部１０及び第２ダイ部５０の隣接捕捉面は分割して示され、さらに符号７７によって示される。第１ダイ部１０の面はマイクロパッド２８及び８２（上側に載置されたリフロー金属は図示せず）、ペグ４５及び７８を含み、マイクロパッド８２及びペグ７８は前述したマイクロパッド２８（上側に載置されたリフロー金属を有する）及びペグ４５とそれぞれ同様である。図５に示された断面は、図９の第１ダイ部１０の５−５線に沿っている。第２ダイ部５０の面はマイクロパッド６８及び８４、収容部６２及び８０を含み、マイクロパッド８４及び収容部８０は前述したマイクロパッド６８及び収容部６２とそれぞれ同様である。図６に示された断面は、図９の第２ダイ部５０の６−６線に沿っている。隣接面の一方が他方の上に配置されると、マイクロパッド２８（図９において図示されないリフロー金属４２を有する）はマイクロパッド６８に載置され、マイクロパッド８２（図９において図示されないリフロー金属４２を有する）はマイクロパッド８４に載置され、ペグ４５は収容部６２内に配設され、ペグ７８は収容部８０内に配設される。ペグ及び収容部を第１及び第２ダイアセンブリ間に有する結果、第１ダイ部の第２ダイ部に対する配置及びそれに続くいかなる移動も、例えば境界８６によって画定される領域を伴う。
【００２９】
図１０及び１１は、本開示の一実施形態にかかる収容部を含む三次元半導体構造における使用のためのより詳細な第１ダイ部１０のペグ部４５及び第２ダイ部５０の収容部６２のダイアグラム図である。特に、図１０は、薄くなったペグ部３２（図示の軽減のために図示されない載置されたリフロー金属４４を有する）を備えるペグ４５の上下図を提供する。図１０はさらに、収容部６２の上下図を提供する。前述したように、収容部６２は、要素６４及び６６を備える。収容部６２は、要素６４及び６６と性質が同様の要素８８，９０，９２，９４，９６，及び９８を含む。図１０の図は、ペグ４５と収容部６２の囲い要素との間の所望の間隔をさらに示す。特に、収容部６２の要素間で略中央にしたい場合、持ち上げられて部位６４，６６，８８，９０，９２，９４，９６及び９８を含むダイ部に配置されるときに、ペグ４５は矢印１００及び１０２で示されるように収容部からペグ４５を含むダイ部の配置ずれだけ離間する。ペグ４５及び要素６４，６６を含む図７に示された断面の部位は、図１０の７−７線に沿っている。
【００３０】
図１０をさらに参照すると、要素６４，８８，９０，６６，９２，９４，９６及び９８は、近接するそれらの一つ同士が有機接着材料の進入及び退出を可能とするのには十分であるが、近接するそれらの一つ同士の間をペグ４５が通り抜けるのには不十分である量だけ離間している。したがって、ペグ４５は、収容部６２の要素６４，８８，９０，６６，９２，９４，９６及び９８によって確定される包含領域９９内での移動に制限される。粘性材料の進入は、参照符号１０４で示されるように、収容部の二つの近接する要素を越える及び／または要素間のどのような方向からも起こり得る。さらに、粘性材料の退出は、例えば参照符号１０６及び１０８で示されるように、粘性材料の進入と衝突しないどのような方向においても起こり得る。粘性材料は、前述したような有機粘着材料７０に相当する。
【００３１】
図１１は、図１０に示されるのと同様のペグ４５及び収容部６２の上下図を提供し、次の相違点を有する。図１１において、ペグ４５は収容部６２に対してずれるかまたは移動する。特に、ペグ４５は収容部６２の右手側に移動するが、要素６６及び９２の存在によってさらに右手側に移動することが妨げられる。上述のように、収容部の近接する要素間の空間は、有機接着材料の進入及び退出には十分であるが、ペグ４５が収容部の境界９９を越えて移動するには不十分である。粘性材料の進入は、参照符号１０４で示されるように、収容部の二つの近接する要素を越える及び／または要素間のどのような方向からも起こり得る。さらに、粘性材料の退出は、例えば参照符号１０８及び１１０で示されるように、粘性材料の進入と衝突しないどのような方向においても起こり得る。図１１において、前の図１０の退出１０６は、要素６６及び９２に近接するペグ４５の存在によって阻まれる。さらに、ペグ４５及び要素６４，６６を含む図８に示された断面の部位は、図１１の８−８線に沿っている。
【００３２】
収容部６２の要素６４，８８，９０，６６，９２，９４，９６及び９８の数及び構成は図に示したものと異なっていてもよい。特定の寸法、構成または配置、及び近接する要素同士の相互間隔は、ここで開示するように収容部を有する与えられた三次元半導体ダイ構造の要求に応じて選択されることができる。加えて、第１ダイ部のペグ及びマイクロパッドと、第２ダイ部の収容部及びマイクロパッドは、三次元半導体ダイ構造における第１ダイ部及び第２ダイ部の補足的な部位を形成する。
【００３３】
ここで記載した半導体基板は、どのような半導体材料、またはガリウムヒ素、シリコンゲルマニウム、シリコン・オン・インシュレータ（ＳＯＩ）、ケイ素、単結晶シリコン、等のような材料の組み合わせ、及び上記の組み合わせでもよい。
【００３４】
ここから、第１接触延出部を有するとともに、第１ダイの上側に第１高さだけ延びるペグを有する第１ダイと、前記第１接触延出部に連結する第２接触延出部を有するとともに、第２ダイの上側に第２高さだけ延びて前記ペグを囲む収容部を有する第２ダイであって、前記ペグは前記収容部を超えて延びる、第２ダイと、を備えるダイ・オン・ダイアセンブリが提供されることが十分に理解されるであろう。前記ペグは、前記第１ダイに近接する第１金属と、前記第１ダイから離れた前記ペグの端部上の第２金属と、を備えることができる。一実施形態において、前記第２金属は錫を含み、前記第１高さは前記第２高さよりも大きい。他の実施形態において、前記第２金属との界面での前記第１金属の面積は、１４４平方ミクロン未満である。他の実施形態によれば、前記第１高さと前記第２高さとの合計は、前記第１接触延出部の高さと前記第２接触延出部の高さとの合計を超える。
【００３５】
さらなる実施形態において、前記収容部は、前記第２ダイから延びて拘束された移動の領域を画定する複数の要素を備え、前記ペグは拘束された移動の領域内にある。さらなる実施形態において、前記収容部は、前記第１ダイに対する前記第２ダイの移動を制限するためのものであり、よって前記第１外部接点は所定の許容範囲内において前記第２外部接点と整列する。さらなる実施形態において、前記第１ダイは第２ペグをさらに有し、前記第２ダイは、前記第２ダイの上側に第２高さだけ延びて前記第２ペグを囲む第２収容領域をさらに有する。
【００３６】
他の実施形態によれば、第１半導体ダイ上に第１外部接点を形成することと、前記第１外部接点上を含む前記第１半導体ダイ上に第１シード層を形成することと、前記第１シード層上に第１開口及び第２開口を有する第１フォトレジスト層を形成することであって、前記第１開口は前記第１外部接点の上方にあることと、前記第１開口に第１めっき接点を形成するとともに前記第２開口にペグを形成するめっき工程を行なうことと、前記第１フォトレジスト層を除去することと、前記第１めっき接点及び前記ペグに近接する領域における前記第１シード層を除去することと、を備える。前記方法は、第２半導体ダイ上に第２外部接点を形成することと、前記第２外部接点上を含む前記第２半導体ダイ上に第２シード層を形成することと、前記第２シード層上に第３開口及びリング開口を有する第２フォトレジスト層を形成することであって、前記第３開口は前記第２外部接点の上方にあることと、前記第３開口に第２めっき接点を形成するとともに、前記第１半導体ダイと前記第２半導体ダイとの間の移動を拘束するのに有用な収容領域を画定するのに有用である収容部を前記リング開口に形成するめっき工程を行なうことと、前記第２フォトレジスト層を除去することと、前記第２めっき接点及び前記収容部に近接する領域における前記第２シード層を除去することと、をさらに備える。前記方法は、前記第１めっき接点が前記第２めっき接点に接触するとともに前記ペグが前記包含領域内に位置するように、前記第１半導体ダイを前記第２半導体ダイと接触するように配置すること、をさらに備える。
【００３７】
他の実施形態において、前記第１開口に前記第１めっき接点を形成するとともに前記第２開口に前記ペグを形成するめっき工程を行なう工程は、前記ペグを前記第１めっき接点の高さよりも大きい高さに形成することによってさらに特徴付けられる。加えて、前記第１開口に前記第１めっき接点を形成するとともに前記第２開口に前記ペグを形成するめっき工程を行なう工程は、前記第１開口に第１めっき部を形成し、前記第２開口に第１ペグ部を形成し、前記第１めっき部上に第１金属層を形成し、前記第１ペグ部上に第２金属層を形成することによってさらに特徴付けられる。さらに、前記第１開口に前記第１めっき接点を形成するとともに前記第２開口に前記ペグを形成するめっき工程を行なう工程は、前記第１金属層及び前記第２金属層が錫を含むことによってさらに特徴付けられる。さらに、前記第１フォトレジスト層を形成する工程は、前記第１開口が前記第２開口の面積よりも大きい面積を有することによってさらに特徴付けられる。さらに、前記シード層を除去する工程は、前記ペグの幅を減少させて前記第１ペグ部の頂面が１４４平方ミクロン以下の面積を有するようにすることによってさらに特徴付けられる。
【００３８】
さらなる実施形態によれば、前記第２フォトレジスト層を形成する工程は、前記リング開口が閉ループをなすように前記第２フォトレジスト層に配置された複数の開口を含むことによってさらに特徴付けられる。前記第３開口に第２めっき接点を形成するとともに収容部を前記リング開口に形成する前記めっき工程を行なう工程は、前記収容部を前記複数の開口に形成して、前記収容特徴が前記閉ループをなすように配置される複数の金属の要素を含むようにすることよってさらに特徴付けられる。
【００３９】
他の実施形態によれば、前記第１シード層上に第１フォトレジスト層を形成する工程は、前記第１フォトレジスト層が第５開口を有することによってさらに特徴付けられ、前記第１開口に第１めっき接点を形成するとともに前記第２開口にペグを形成するめっき工程を行なう工程は、前記第５開口に第２ペグを形成することによってさらに特徴付けられ、前記第１めっき接点及び前記ペグに近接する領域における前記第１シード層を除去する工程は、前記第２ペグに近接する前記第１シード層も除去し、前記第２シード層上に第２フォトレジスト層を形成する工程は、前記第２フォトレジスト層が第２リング開口を有することによってさらに特徴付けられ、前記第３開口に第２めっき接点を形成するとともに収容部を前記リング開口に形成するめっき工程を行なう工程は、前記第１半導体ダイと前記第２半導体ダイとの間の移動を拘束するのに有用な第２包含領域を画定するのに有用である第２収容部を前記第２リング開口に形成することによってさらに特徴付けられ、前記第２めっき接点及び前記収容部に近接する領域における前記第２シード層を除去する工程は、前記第２収容部に近接する前記第２シード層を除去することによって特徴付けられ、前記第１半導体ダイを前記第２半導体ダイと接触するように配置する工程は、前記第２ペグを前記第２包含領域内に位置させることによってさらに特徴付けられる。
【００４０】
他の実施形態によれば、ダイ・オン・ダイアセンブリを形成する方法は、第１半導体ダイから延びる第１接触延出部を前記第１半導体ダイ上に形成するとともに前記第１半導体ダイ上に第１ペグ及び第２ペグを形成することと、第２接触延出部を第２半導体ダイ上に形成するとともに、第１包含領域を囲む第１収容部及び第２包含領域を囲む第２収容部を形成することと、前記第１接触延出部を前記第２接触延出部に接触するように配置し、前記第１ペグを前記第１包含領域に配置し、前記第２ペグを前記第２包含領域に配置することと、前記第１ペグを前記第１収容領域内に位置させ且つ前記第２ペグを前記第２収容領域内に位置させることによって前記第１及び第２接触延出部の横方向の移動を所定量に拘束した状態で、前記第１接触延出部と前記第２接触延出部とを共に熱圧着接合することと、を備える。さらなる実施形態において、前記第１接触延出部を形成する工程と前記第２接触延出部を形成する工程とのうちの少なくとも一つは、錫の被着及びアニールを行なうことによってさらに特徴付けられ、前記第１接触延出部の高さ及び前記第２接触延出部の高さの合計は前記第１ペグの高さ及び前記第１包含領域の高さの合計に満たない。
【００４１】
本発明を実施する装置はその大部分が当業者に公知の構成要素から構成されるものであるので、それらの具体的な詳細は、本発明の内在する概念の理解及び認識のため及び本発明の教示を曖昧にしないようにするためまたは逸脱しないようにするため、以上に例示されたような必要と考えられる内容よりも多くは説明されないであろう。
【００４２】
本明細書および特許請求の範囲に記載の「前」、「裏」、「上」、「底」、「〜上（〜上部）」、「〜下（〜下部）」などの用語は説明のために用いられており、必ずしも恒常的な相対位置を示すものではない。これらの用語は、本明細書に記載する本発明の実施形態が、たとえば、本明細書の記載または図示以外の配向において動作することが可能となるように、適切な状況においては置き換えられることを理解されたい。
【００４３】
本明細書においては特定の実施形態を参照して本発明について記載しているが、以下の特許請求の範囲に記載の本発明の範囲から逸脱することなく、様々な変形および変更がなされてもよい。例えば、第１ダイはペグと収容部との両方を含んでいてもよく、第２ダイは補足的に対応する収容部とペグとのうちの一つを含んでもよい。加えて、本開示の実施形態は、現在及び未来におけるいかなる技術世代においても用いられる三次元集積化に関して実施することができる。したがって、明細書および図面は限定ではなく例示の意味で捉えられるものであり、このような変形はすべて本発明の範囲内に含まれるものとする。本明細書に記載する特定の実施形態における利点、効果、および課題に対する解決策は、請求項のいずれかまたはすべてに記載の重要な、本質的な、または不可欠な特徴または要素として解釈されることを意図していない。
【００４４】
本明細書に記載の「結合」は、直接的結合または機械的結合に限定されることを意図していない。
また、本明細書に記載の「１つの」は、「１つ以上の」の意と定義される。特許請求の範囲における「少なくとも１つの（ａｔ  ｌｅａｓｔ  ｏｎｅ）」および「１つ以上の（ｏｎｅ  ｏｒ  ｍｏｒｅ）」などの前置句は、ある特定の請求項が「１つ以上の」または「少なくとも１つの」前置句と、「１つの（ａ，ａｎ）」などの不定冠詞とを含む場合であっても、不定冠詞「ａ，ａｎ」による別のクレーム要素の導入によって、そのような導入されたクレーム要素を含むその請求項が、そうした要素を１つしか含まない発明に限定されることを意味するものと解釈されるものではない。これは定冠詞の使用についても同様である。
【００４５】
特に明記しない限り、「第１（ｆｉｒｓｔ）」および「第２（ｓｅｃｏｎｄ）」は、このような語が修飾する要素同士を任意に区別するために用いられる。したがって、「第１」および「第２」は、必ずしもこのような要素の時間的な優先順位その他の優先順位を示すものではない。
【図１】
2011508451.tif 000003
【図２】
2011508451.tif 000004
【図３】
2011508451.tif 000005
【図４】
2011508451.tif 000006
【図５】
2011508451.tif 000007
【図６】
2011508451.tif 000008
【図７】
2011508451.tif 000009
【図８】
2011508451.tif 000010
【図９】
2011508451.tif 000011
【図１０】
2011508451.tif 000012
【図１１】
2011508451.tif 000013
【国際調査報告】
2011508451.tif 000014
2011508451.tif 000015