(57)【要約】  本発明はマトリックス画像センサに関する。本発明は特に口腔内歯科用放射線センサに適用される。本発明は、列（Ｃｐｉｘ）の選択コンダクタを制御する列デコーダ（ＣＤＥＣ）と、行（Ｌｐｉｘｉ）のコンダクタを選択する行デコーダ（ＬＤＥＣ）を有するセンサアーキテクチャを提供する。列の画素は信号コンダクタに接続され、この信号コンダクタはこの列に沿って延びており、且つ画素マトリックス内においてマトリックスの画素の２つの行の間を延びるアナログマルチプレクサ（ＭＵＸ）に向かって進む。マルチプレクサは、デコーダからの列選択コンダクタを介して制御され、信号コンダクタの信号を選択された列から、行と並列に延びる出力コンダクタ（ＯＵＴＣ）へ伝送する。全ての列に共通した信号サンプリング回路（ＬＥＣＴ）は、マルチプレクサの出力コンダクタ（ＯＵＴＣ）の端部に接続される。マトリックスは、画像ラインをほとんど失うことなくよりコンパクトにされる。【選択図】      図２
2011523524.tif 000002
【特許請求の範囲】
【請求項１】
行及び列と、前記列に沿って延びる列選択コンダクタ（Ｃ２ｊ）を制御する列デコーダ（ＣＤＥＣ）と、前記行に沿って延びる行選択コンダクタ（Ｌ１ｉ）を制御する行デコーダ（ＬＤＥＣ）と、各列に沿った個々の信号コンダクタ（Ｃ１ｊ）とによって構成される画素マトリックス（ＭＰＩＸ）を有し、所与の列の前記画素がその信号コンダクタに接続された出力（Ｓ）を備える、画像センサであって、
−  前記画素マトリックス内において前記マトリックスの画素の２つの行の間を延びるアナログマルチプレクサ（ＭＵＸ）であり、前記行と並列に延在し且つ列ごとに前記列の前記信号コンダクタに接続された各信号入力を備える出力コンダクタ（ＯＵＴＣ）と、前記列の前記信号コンダクタに接続された各信号入力と、前記列選択コンダクタに接続された制御入力と、を備えるマルチプレクサと、
−  全ての列に共通であり、且つ、前記マルチプレクサの前記出力コンダクタ（ＯＵＴＣ）に接続された入力を備える信号サンプリング回路（ＬＥＣＴ）と、
を有することを特徴とする画像センサ。
【請求項２】
前記マルチプレクサが、前記マトリックスの行間の間隔と略等しい幅を持つスペースに完全に収容されることを特徴とする請求項１に記載のセンサ。
【請求項３】
列ごとに、前記列の前記信号コンダクタを前記マルチプレクサの前記出力コンダクタに接続するスイッチ（Ｋ）を有し、このスイッチが前記列選択コンダクタによって制御されることを特徴とする請求項１〜２のいずれか一項に記載のセンサ。
【請求項４】
列ごとに設けられ全ての列で等しい各電流源が、該当する列の前記信号コンダクタに接続されることを特徴とする請求項１〜３のいずれか一項に記載のセンサ。
【請求項５】
前記マルチプレクサが、列ごとに、その列と関連付けられた前記信号コンダクタと前記スイッチとの間にバッファ増幅器（ＢＦ）を備えることを特徴とする請求項１〜４のいずれか一項に記載のセンサ。
【請求項６】
前記マルチプレクサの前記出力コンダクタに接続された電流源を有することを特徴とする請求項１〜３のいずれか一項に記載のセンサ。
【請求項７】
各画素が、前記列選択コンダクタと、前記画素が属する前記行に並列に延びるリセットコンダクタ（Ｌ２ｉ）とによって制御されるリセット回路（ＴＲ１、ＴＲ２）を備え、前記列デコーダと前記行デコーダによって前記列選択コンダクタと前記リセットコンダクタがそれぞれアクティブにされた場合に限り画素のリセットを認めるように、そのリセットコンダクタが前記行デコーダによって制御されることを特徴とする請求項１に記載のセンサ。
【請求項８】
前記画素リセット回路は直列に接続された２つのトランジスタを備え、一方のトランジスタ（ＴＲ１）は前記リセットコンダクタ（Ｌ２ｉ）に接続されたゲートを備え、他方のトランジスタ（ＴＲ２）は前記列選択コンダクタ（Ｃ２ｊ）に接続されたゲートを備えることを特徴とする請求項７に記載のセンサ。
【請求項９】
前記サンプリング回路が、リセット前信号サンプルとリセット後信号サンプルとの差を明らかにする二重サンプリング回路であることを特徴とする請求項７〜８のいずれか一項に記載のセンサ。
【請求項１０】
行と列の交点にある前記画素が、フォトダイオード（ＰＤ）と、前記フォトダイオードにゲートが接続されるフォロワトランジスタ（ＴＬ）と、該当する列の前記信号コンダクタと前記フォロワトランジスタの間に接続され、該当する行の前記行選択コンダクタにゲートが接続される行選択トランジスタ（ＴＳ）と、を備え、前記フォトダイオードで基準電位を確立するために前記リセット回路が前記フォトダイオードに接続されることを特徴とする請求項７〜９のいずれか一項に記載のセンサ。
【請求項１１】
行と列の交点にある前記画素が、フォトダイオード（ＰＤ）と、前記フォトダイオードと中間蓄積ノードとの間に接続された転送トランジスタと、前記中間蓄積ノードにゲートが接続されるフォロワトランジスタ（ＴＬ）と、該当する列の前記信号コンダクタと前記フォロワトランジスタの間に接続され、該当する行の前記行選択コンダクタにゲートが接続される行選択トランジスタ（ＴＳ）と、を備え、前記蓄積ノードで基準電位を確立するために前記リセット回路が前記蓄積ノードに接続されることを特徴とする請求項７〜９のいずれか一項に記載のセンサ。
【請求項１２】
面取りされた角部を備える矩形の集積回路チップ上に形成されたシンチレータで覆われることを特徴とする請求項１〜１１のいずれか一項に記載のセンサ。
【請求項１３】
前記マルチプレクサが前記矩形チップの最長寸法の方向に沿って延び、前記信号コンダクタが前記チップの最短寸法の方向に沿って延びることを特徴とする請求項１２に記載のセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマトリックス画像センサに関する。本発明は、特に、しかし排他的ではなく、Ｘ線を可視光に変換するシンチレータで覆われた口腔内歯科用放射線センサに適用され、この特定の場合について説明される。
【背景技術】
【０００２】
口腔内歯科用放射線の利用においては、患者が快適に感じるセンサ形状とすること、且つ、センサ全体のサイズに対して画像取込みマトリックスを可能な限り広く取ることが重要である。
【０００３】
当初の矩形形状のセンサは、歯茎に不快感を与えるものであった。このため、角部が面取りされた矩形形状を備えたセンサの使用が提案された。図１は複数のセンサ形状を示したものである。図１Ａは従来の矩形形状センサの上面図であり、センサを口の外側へ接続するためのケーブルが示されている。図１Ｂは同じセンサの側面図である。図１Ｃは２つの面取りされた角部を備えた矩形センサの上面図である。図１Ｄは４つの面取りされた角部を備えた矩形センサであり、この形状が最も快適である。
【０００４】
このようなセンサの全体寸法は、幅が約２０ｍｍで、長さが約３０ｍｍである。角部は例えば、長さ５ｍｍ及び幅５ｍｍの範囲を面取りすることができる（４５°面取り）。
【０００５】
但し、画像を取り込む画素マトリックスが可能な限り広い面積を占めることが望ましい場合は、マトリックス自体が面取りされた角部を備える必要がある。この場合は、センサがＣＣＤ技術又はＭＯＳ技術のいずれで製造されるかに関わらずセンサのアーキテクチャは複雑になる。
【０００６】
角部が面取りされた画素マトリックスを備えるＣＣＤセンサの場合、照明によって各画素内に生成される電荷を読み取るための電荷転送レジスタ及び読み出しレジスタを配置するのが難しくなる。角部が面取りされた画素マトリックスを備えるＭＯＳセンサの場合もまた、集積回路チップの長さを延長せずにマトリックスの底部に読み出し回路を配置するのは難しい。
【０００７】
ＭＯＳ技術によるマトリックス画像センサの標準的なアーキテクチャについては一般に次の通りであることが想起されよう。画素の行はチップの幅方向に沿って配向される。画素の列はチップの長さ方向に沿って配向される。読み出し（信号のサンプリング）回路はマトリックスの底部に位置し、各列の下部に少なくとも１つのサンプリング回路を含む。マルチプレクサは読み出し回路の下方に配置され、各画素に対応する信号をチップの共通の出力に連続的に送信する。行デコーダはマトリックスの側方に配置されて行のアドレス指定を連続的に行い、列デコーダはマトリックスの下側エッジの下方に配置されてマルチプレクサを制御する。各列の下部にアナログデジタルコンバータを設け、そのコンバータの下流にマルチプレクサを配置してもよい。又は、全ての列に対して全体的なアナログデジタルコンバータを提供し、そのコンバータの上流にマルチプレクサを配置する。最後に、チップを外部へ接続するために必要なパッドをマトリックスの底部に配置することもできる。
【０００８】
マトリックスの角部が面取りされると、マトリックスの底部と集積回路チップの底部との間に、上記の全ての回路のためのスペースを確保するのが難しく、チップを長くする必要がある。
【０００９】
マトリックスの縁に沿ってではなくマトリックスの中央に、一方では行デコーダを、他方では列デコーダと一緒に読み出し回路及びマルチプレックス回路を配置することがすでに提案されている。しかし、デコーダ回路及び読み出し回路はかさばるので扱いにくい。２つの列の間に行デコーダを配置した場合は、ほんのわずかな列数（恐らく１列のみ）が失われるだけで済み、その列は隣接する列の補間によって再構成可能である。しかし、列デコーダとその読み出し及びマルチプレックス回路を２つの行の間に配置した場合、一般に許容できないほど多くの列が失われる。マトリックスの底部で広いスペースを占有するのは、まさに列デコーダと読み出し回路である。
【発明の概要】
【課題を解決するための手段】
【００１０】
本発明はこの所見を基にして異なるセンサアーキテクチャを提供する。それは、画素の基礎構造の変更を原則として必要とする場合はあるが、列から届く信号を収集するのに必要な回路のサイズを最小限に抑えることでマトリックスの底部で大幅なスペースの節約を可能にするアーキテクチャである。
【００１１】
本発明は、行及び列と、列に沿って延びる列選択コンダクタを制御する列デコーダと、行に沿って延びる行選択コンダクタを制御する行デコーダと、各列に沿った個々の信号コンダクタとによって構成される画素マトリックスを有し、所与の列の画素がその信号コンダクタに接続された出力を備える、画像センサであって、
−  画素マトリックス内においてマトリックスの画素の２つの行の間を延びるアナログマルチプレクサであり、行と並列に延在し且つ列ごとに列の信号コンダクタに接続された各信号入力を備える出力コンダクタと、列の信号コンダクタに接続された各信号入力と、列選択コンダクタに接続された制御入力と、を備えるマルチプレクサと、
−  全ての列に共通であり、且つ、マルチプレクサの出力コンダクタに接続された入力を備える信号サンプリング回路と、
を有することを特徴とする画像センサを提供する。
【００１２】
全ての列に共通したサンプリング回路を使用することにより、マトリックスの２つの行の間に、過大なスペースを占有するサンプリング回路を配置する必要がなくなり、更に、マトリックスの外部の読み出し回路のサイズが最小限に抑えられる。
【００１３】
サンプリング回路を二重サンプリングモードで動作させる必要がある場合（２つの測定サンプル、即ち、画素のリセット前の第１のサンプルと画素のリセット後の第２のサンプルが取られる）、画素を、他の画素をリセットすることなしに、正確にリセットできなければならない。従来のアーキテクチャでは、行コンダクタに信号を送信することにより、画素をリセットすることができる。所与の行の全ての画素を同時にリセットできるようにすることが可能である。ここでは、画素のリセットは、それが読み出された後すぐに次の列の画素が読み出される前に行う必要がある。
【００１４】
したがって、各画素は、
‐  各行に固有のものであり、行デコーダの対応する出力に接続されたリセットコンダクタと
‐  列デコーダの対応する出力に接続された列コンダクタと、
によって制御される画素リセット回路を備えることが好ましい。
【００１５】
行コンダクタは好ましくは第２の行コンダクタである。列コンダクタはマルチプレクサを制御する列選択コンダクタになり得る。列選択コンダクタは、マルチプレクサの制御入力だけでなく列の全ての画素にも接続される。これは従来のＭＯＳセンサでは通常実施されない。
【００１６】
感光部材としてフォトダイオードを備える画素の場合、画素リセット回路は、好ましくは、正の基準電圧とフォトダイオードのカソードとの間の直列に接続された２つのトランジスタで構成されることになる。一方のトランジスタは第２の行コンダクタを介して駆動され、他方のトランジスタは列選択コンダクタを介して駆動される。
【００１７】
列デコーダはマトリックスの一外側縁に沿って配置することも、２つの外側縁に分けて配置することもできる。行デコーダはマトリックスの底部に配置することも、マトリックスの底部と上部に分けて配置することもできる。
【００１８】
好ましくは、マルチプレクサは、マトリックスの行間の間隔と略等しい幅を持つスペースに完全に収容される。
【００１９】
列ごとに、列の信号コンダクタをマルチプレクサの出力コンダクタに接続するスイッチが含まれており、このスイッチは列選択コンダクタによって制御される。
【００２０】
好ましくは、電流源は、各列と関連付けられ、行の間隔と比べて幅が狭い又は等しいスペースに収容され、該当する列の信号コンダクタに接続される。
【００２１】
マルチプレクサは、列ごとに、その列と関連付けられた信号コンダクタとスイッチとの間にバッファ増幅器（好ましくは、単一利得増幅器として構成される、単純なフォロワトランジスタ又はトランジスタの差動ペア）を備えることができる。
【００２２】
変形例では、電流源は全ての列に共通であり、マルチプレクサの出力コンダクタに接続される。したがって、電流源はマルチプレクサ用に確保されたスペースではなく、マトリックスの底部に配置される。この場合、列の信号コンダクタとマルチプレクサのスイッチとの間にはバッファ増幅器は存在しない。
【００２３】
センサの各画素の構造は、光によって生成された電荷がフォトダイオードに蓄積されフォトダイオードから読み出されるといった簡単な構造にすることも、中間蓄積ノードを含むより複雑な構造（複数のトランジスタを必要）として、照明中に電荷をフォトダイオードに蓄積し、次に電荷を中間蓄積ノードに転送してから、この中間蓄積ノードからの電荷の読み出しを行うようにすることもできる。この場合、前述したリセット回路は中間ノードをリセットするための回路となる。即ち、リセット用の直列に接続された２つのトランジスタは、中間蓄積ノードと正の基準電位との間に接続される。
【００２４】
本発明の特に有利な一応用形態は、既に説明したように、角部が面取りされた集積回路チップを含む口腔内歯科用放射線センサであり、本センサの画素マトリックはそのチップと同様に面取りされた角部を備える。
【００２５】
この応用形態では、所与の瞬間に全ての画素の全体的なリセット（Ｘ線のフラッシュの開始）を実行するために、画像収集の開始時に列デコーダと行レコーダが全ての列を一度に選択、及び全ての行（最低限でも、リセット用の第２の行コンダクタ）を一度に選択できることが望ましい。
【００２６】
好ましくは、放射線センサが矩形チップを有し、更にマルチプレクサが矩形の最長寸法（長さ）方向に沿って延びるのに対し、列に並列な信号コンダクタが矩形の最短寸法（幅）方向に沿って配向される。但し、マルチプレクサを最短寸法の方向に沿って配向し、列コンダクタを最長寸法方向に沿って配向する配置とすることも考えられる。
【００２７】
画素が置かれた交点の行と列をアドレス指定することによりどの画素へもアクセスが可能になるので、本発明はマトリックスの一部のみを読み出すことにも対応できることに注意されたい。したがって、マトリックスの全ての行を連続的に読み出すこと、又はアドレス指定された行の全ての画素を連続的に読み出すことは必要ない。
【００２８】
本発明の他の特徴及び利点については、添付の図面を参照して以下の詳細な説明を読めば明らかになるであろう。
【図面の簡単な説明】
【００２９】
【図１】歯科用放射線センサの全体的な外観を示す。
【図２】本発明に係るセンサの全体構造を示す。
【図３】本発明に係るアーキテクチャに適合される個々の画素構造を示す。
【図４】画素マトリックスと、マルチプレクサと、マルチプレクサの出力に接続された読み出し回路を示す。
【図５】画素マトリックスを動作させるために使用できる制御信号を示す。
【発明を実施するための形態】
【００３０】
図２は、本発明に係る画像センサの一般的な構造を示し、４つの面取りされた角部を備える矩形回路チップ上に口腔内歯科用放射線センサが形成されている。チップの寸法は例えば、幅が約２０ミリメートル、長さが３０ミリメートルとなり、角部は幅が約５ミリメートル、長さが約５ミリメートルの範囲にわたって面取りされる。これらの数値は現実的な例である。
【００３１】
画素マトリックスはＭＰＩＸによって示される。画素マトリックスは、可能な限り広いチップ範囲を覆っている。画素マトリックスによって占有されていない領域は、行デコーダＬＤＥＣ及び列デコーダＣＤＥＣ、種々の電子回路ＥＬ、画素で生成された画像情報を取得するための読出し電子回路ＬＥＣＴ、そしてチップの外部と接続するためのパッドＰＬＴを収容するのに必要な領域である。
【００３２】
面取りされた角部を備えるチップ上の有効なスペースを、画素マトリックスＭＰＩＸで最適に満たすために、マトリックス自体も面取りされた角部を備えている。行デコーダＬＤＥＣ（縦にハッチングが施された領域）は、マトリックスＭＰＩＸの底部においてその全幅にわたって延びている。一方、列デコーダＣＤＥＣ（横にハッチングが施された領域）は、マトリックスＭＰＩＸの一側部に沿ってその全長にわたって延びている。但し、行デコーダを二重化してマトリックスの上部と底部に配置し、マトリックスの行を１つおきにデコーダの各パートでアドレス指定することも考えられる。同様に、列デコーダも二重化してマトリックスの左側と右側に配置し、列を１つおきにそのデコーダの各パートでアドレス指定することもできる。
【００３３】
行及び列の概念は、従来の機能概念である。行の概念を列の概念とは対照的なものとして定義するには次のように考える。即ち、行デコーダはマトリックスの全ての行の中から、事前に選択された画素行を選択的にアドレス指定して、この行の全ての画素をそれぞれの列コンダクタ（所与の列の全ての画素を接続し、画素から届く有用な信号を収集するのに使用される）に接続する役割を果たすものである。指定された時点でアドレス指定された行の画素は、原則的に、マトリックスの出力として連続して読み出される。列デコーダは、アドレス指定された行から画素を選択するのに使用される。アドレス指定された行の画素が全て連続的に読み出されると、行デコーダは別の行のアドレス指定を行う。
【００３４】
口腔内歯科用放射線センサへの適用では、出力接続部（接続パッド）をチップの最長寸法（長さ方向）の一端に配置することが好ましく、この解決策を図２に示す。この場合、本発明に係るアーキテクチャは、画素の行を集積回路の長さ方向に沿って配向し、画素の列を幅方向に沿って配向するのに適しており、一方、従来のＭＯＳセンサアーキテクチャでは一般に逆のアプローチが好適である。
【００３５】
図２では、長さ方向に沿った画素の行Ｌｐｉｘと横方向に沿った画素の列Ｃｐｉｘが太線で示されている。
【００３６】
本発明に係るアーキテクチャの原理は次の通りである。
−  アナログマルチプレクサＭＵＸは、マトリックスＭＰＩＸの隣接する２つの画素行の間を延びる確保された領域に配置され、好ましくは、マトリックスが最も長くなる部分、即ち、面取りされた角部を備える領域から離れた部分とする。このマルチプレクサは、列ごとにそれぞれ１つの信号入力と、列ごとにそれぞれ１つの制御入力と、コンダクタＯＵＴＣの形態をとる出力（行と並列に延びて、マトリックスの底部においてマトリックスの外側に配置された読み出し回路ＬＥＣＴへと進む）とを含む。
−  画素の行は、所与の行の全ての画素を接続するそれぞれの行選択コンダクタを介してそれぞれ制御される。これらの行コンダクタは、行デコーダＬＤＥＣによって制御される。行デコーダＬＤＥＣは行選択信号を生成する。この信号は、事前に特定されたマトリックス行の画素を選択するために事前に特定された行選択コンダクタをアクティブにする。したがって、選択された画素はそれぞれ、画素が属する列と関連付けられた列コンダクタに接続される。
−  所与の列の全ての画素を接続する第１及び第２の列コンダクタは、画素の各列とそれぞれ関連付けられる。第１の列コンダクタは信号コンダクタであり、列の全ての画素の出力をマルチプレクサＭＵＸの信号入力（この列と関連付けられた）に接続する。第２の列コンダクタは、マルチプレクサの制御コンダクタであり、この列と関連付けられたマルチプレクサ制御入力と接続される。列選択信号は、列デコーダを介してこのコンダクタに送信されると、列選択信号は選択されたこの列に対応するマルチプレクサ入力となり、更に同じ列の第１のコンダクタ（即ち信号コンダクタ）の信号となり、出力コンダクタＯＵＴＣに転送される。
−  信号の読み出しが多重化され、そして注目すべきはアナログデジタル変換を目的としたサンプリングがマトリックスの外部で実行されることである。
【００３７】
したがって、事前に特定された行と事前に特定された列の交点にある画素によって生成される信号は、行デコーダがこの行を選択したときに、この列と出力コンダクタの間での信号の通過を列デコーダが許可した場合にのみ読み出される。
【００３８】
マルチプレクサの幅は、画素の行の幅と同じ又はそれ未満であることが好ましく、これにより、このマルチプレクサの存在により失われる画像行は１行のみとなる。
【００３９】
列デコーダはマトリックスの側部にあり、行デコーダはマトリックスの底部にある。但し、列デコーダは２つの部分に分割し、一方を画素マトリックスの左側に、他方を右側にそれぞれ配置してもよい（図２に示す）。しかし、この構成はオプションである。同様に、行デコーダも必要に応じて２つの部分に分割し、一方をマトリックスの上部に、他方を底部にそれぞれ配置してもよい。
【００４０】
次に、フォトダイオードと、リセット回路と、行選択トランジスタと、フォロワトランジスタとを各画素が備えるマトリックスに対してこのアーキテクチャをどのように実施し得るかを、図３を参照して説明する。
【００４１】
図３では、本発明を実施するのに適切した、そのような各画素の構造を示す。
【００４２】
インデックスｉの行ＬＩＮＥｉとインデックスｊの列ＣＯＬｊとの交点にある画素Ｐｉ、ｊは、フォトダイオードＰＤを備え、そのフォトダイオードＰＤは、共通グラウンド側のアノードと、行コンダクタ及び列コンダクタの両方を介して制御されるリセット回路に接続されたカソードとを有する。このリセット回路はマトリックスの下部で相関二重サンプリングによって信号を読み出すのが望ましい場合は、行と列の両方に関して制御されるこのリセット回路が必要である。
【００４３】
リセット回路は、行コンダクタ及び列コンダクタを介してリセットコマンドが与えられた場合且つその場合に限り、フォトダイオードにリセット電圧（例えば、全供給電圧Ｖｄｄ又は別の十分な正の基準電圧）を印加する役割を果たす。リセットコマンドは、電荷集積サイクルの後、与えられる。
【００４４】
リセットの回路の最も簡単なバージョンでは、後述するように、リセット回路は直列に接続された２つのトランジスタＴＲ１とＴＲ２を備えるだけであり、この２つのトランジスタはフォトダイオードを基準電圧に接続する。このリセットを認めるには、両方のトランジスタがオン状態になければならない。ロジックゲートの使用も可能であるが、２個のトランジスタを直列に接続する解決策が最も簡単である。
【００４５】
フォトダイオードのカソードは読み出しトランジスタＴＬのゲートに接続され、この読み出しトランジスタＴＬのドレインは供給電圧Ｖｄｄに接続され、ソースは行選択トランジスタＴＳを介して画素の出力Ｓに接続される。画素の出力Ｓは、列ＣＯＬｊと関連付けられた信号コンダクタに接続され、この信号コンダクタは列と並列に延びる第１の列コンダクタＣ１ｊである。列の画素の全ての出力Ｓがこの第１の列コンダクタに接続される。
【００４６】
行選択レジスタＴＳは、第１の行コンダクタＬ１ｉを介して制御されるゲートを備え、第１の行コンダクタＬ１ｉは行選択コンダクタと称され、行ＬＩＮＥｉと関連付けられる。行ＬＩＮＥｉの画素のトランジスタＴＳは全てコンダクタＬ１ｉに接続され、このコンダクタＬ１ｉは行デコーダの各出力に接続される。このコンダクタがアクティブである場合、フォトダイオードによって出力される信号は、列と関連付けられた信号コンダクタＣ１ｊに転送され得る。このコンダクタがアクティブでない場合、画素はコンダクタＣ１ｊから分離されたままである。行デコーダは、光生成電荷の読み出しにおいて一度に１つの行だけがアクティブにされるように保証する。
【００４７】
画素を読み出した後のフォトダイオードのリセットには２つの役割がある。第１には、電荷保持領域を高い基準電位に置くことであり、この高基準電位は、フォトダイオードの照明時にこの照明に比例して次第に低下する。第２には、二重サンプリングで電荷を計測できるようにすることである。集積サイクルの最後とリセットの後で、画素によって出力される信号が計測され、２つの計測の差が示される。この差は照明による電荷を実際に示すものである。当然ながら、フォトダイオードが電子でなく正孔を保持している場合、フォトダイオードは低電位でリセットされる。
【００４８】
このために、トランジスタＴＲ１は行ＬＩＮＥｉと関連付けられた第２の行コンダクタＬ２ｉ、つまりリセットコンダクタに接続されている。もう一方のトランジスタＴＲ２は、列デコーダＣＤＥＣの各出力に接続された列選択コンダクタである第２の列コンダクタＣ２ｊに接続される。信号コンダクタＣ１ｊに存在する信号をこのマルチプレクサの出力ＯＵＴＣに転送するためにマルチプレクサＭＵＸを制御するのは、この列選択コンダクタである。行ＬＩＮＥｉの画素のトランジスタＴＲ１はすべて、リセットコンダクタＬ２ｉによって制御されるゲートを備えている。列ＣＯＬｊの画素のトランジスタＴＲ２はすべて、列選択コンダクタＣ２ｊに接続されたゲートを備えている。
【００４９】
トランジスタＴＲ１が行コンダクタによって必ずしも制御されないといった他の実施形態も可能である。
【００５０】
したがって、本発明に係るセンサアーキテクチャでは、（二重サンプリングが必要な場合）フォトダイオードのリセットを行デコーダ及び列デコーダの制御下に置く必要がある。従来技術のアーキテクチャでは、リセットを制御するのに行デコーダだけが使用されており、画素は、ＴＲ１とＴＲ２の両方ではなく、第２の行コンダクタを介して制御されるトランジスタを１つだけ（ＴＲ１又はＴＲ２）備えている。
【００５１】
図４は図３の画素を使用した場合におけるセンサアーキテクチャの好適な実施形態の詳細を示す。画素の２つの列は水平方向に示され、画素の３つの行は垂直方向に示されており、このうち、隣接する２つの行がマルチプレクサＭＵＸ用に確保されたスペースにより分離されている。画素は、図３の画素と合致している。
【００５２】
電流源ＳＣはマルチプレクサ用に確保されたスペースに配置され、各列に面している。この電流源ＳＣは、マルチプレクサの一部を成すものではないが、各列の信号コンダクタから電流（技術上のばらつき以下の誤差で全ての列について同じ）を引き出す役割を果たす。この電流源により、行コンダクタＬ１ｉによって現在アクティブにされている画素のフォロワトランジスタＴＬはフォロワモードで効果的に動作することができる（アクティブにされないが画素のフォロワトランジスタは、ハイインピーダンス出力となり、トランジスタＴＳによって切り離される）。ここで、電流源は、信号コンダクタＣ１ｊと共通グラウンドとの間に接続されている。
【００５３】
マルチプレクサＭＵＸは画素の列ごとに基本的なマルチプレクサ回路を含む。このマルチプレクサ回路は全ての列において同じであり、次の部分を備える。
−  信号コンダクタＣ１ｊに接続された信号入力。信号コンダクタＣ１ｊ自体は列の全ての画素の出力に接続されていることが想起されるであろう。
−  読み出し回路ＬＥＣＴのコンデンサを介して画素を直接充電するのを回避する必要がある場合には、上記入力信号に接続されたバッファ増幅器ＢＦ。
この増幅器は、単一利得増幅器として構成される、単純なフォロワトランジスタ又は差動ペアとすることができる。
−  制御入力と、この入力で制御されるスイッチＫ。この制御入力は列選択コンダクタＣ２ｊに接続され、一方、列デコーダによって列が指定された場合且つその場合に限り、このスイッチはバッファ増幅器ＢＦの出力とマルチプレクサの出力コンダクタＯＵＴＣとを接続する。
【００５４】
したがって、マルチプレクサは、列デコーダによって指定された列選択コンダクタＣ２ｊの制御に基づいて列を選択し、対応する信号コンダクタＣ１ｊをコンダクタＯＵＴＣに接続する。他の列の他の信号コンダクタは切り離されている。行デコーダによって指定された、単一画素からの出力信号は、この信号コンダクタ上に存在する。
【００５５】
出力コンダクタＯＵＴＣは、読み出し回路ＬＥＣＴの入力に接続される。読み出し回路は、複合コンデンササンプラー及びアナログデジタルコンバータＡＤＣによって記号で表現している。その機能はコンダクタＯＵＴＣ上に存在するアナログ電圧をサンプリングし、それをデジタル信号に変換することである。
【００５６】
特に、読み出し回路は、二重サンプリングを実行することで、まず、光に起因する電荷を集積するための集積サイクルの後で画素からの出力信号を読み出し、次に、この画素のフォトダイオードＰＤがリセットされた後で出力信号を読み出すように設計されている。デジタル信号に変換される信号は、これらの２つの連続読み出しの結果の差である。二重サンプリング回路はよく知られており、ＭＯＳ技術による従来のセンサアーキテクチャでは、画素の各列の底部に二重サンプリング回路がある。ここでは、マトリックス全体に対して１つのサンプリング回路が存在するだけであり、それは出力コンダクタＯＵＴＣの下部に配置されている。
【００５７】
電荷集積サイクルを表す図４の回路の動作は、以下の通りである。
ａ）画素の行が１つ１つ読み出される。行デコーダは、その第１の行コンダクタＬ１ｉを介して行を選択する。第１の行コンダクタＬ１ｉは、この行の画素のフォロワトランジスタＴＬをそれぞれの信号コンダクタに接続してそれらに電流を供給する。列と関連付けられた第１の列コンダクタ又は信号コンダクタは、フォトダイオード上に存在する電圧レベルに対応する（誤差オフセット以下）電位レベルを取る。
ｂ）列デコーダによって列が連続的に選択され、行がアドレス指定される。インデックスｊの列が選択されると、この列に対応するスイッチＫは閉じられ、信号コンダクタＣ１ｊを出力ＯＵＴＣに接続する。画素からの信号がサンプリングされる（第１のサンプリング）。インデックスｊの列が列デコーダにより選択された状態に保持されている間、トランジスタＴＲ２はオン状態であるが、トランジスタＴＲ１はこの第１のサンプリングの間オフ状態である。
ｃ）フォトダイオードをリセットするための短いパルスが、現在選択されている行のリセットコンダクタＬ２ｉへ、行デコーダによって送信される。このパルスはトランジスタＴＲ１をオンにする。したがって、２つのトランジスタＴＲ１及びＴＲ２が同時にオン状態となり、これにより、該当の画素のフォトダイオードがリセットされる。他の行の画素はリセットされず（トランジスタＴＲ１はオフ状態）、他の列の画素もリセットされない（トランジスタＴＲ２はオフ状態）。次に、読み出し回路ＬＥＣＴによってサンプリングが実行される。２つのサンプリングされたレベルの間の差は、アナログデジタルコンバータＡＤＣによってデジタル信号に変換され、サンプリングサイクルの開始から照明による電荷の量を実際に表す（サイクルの開始はリセットコンダクタＬ２ｉに送信されるリセットパルス端で定義される）。
ｄ）次の列が選択され、列ごとに動作ｂ及び動作ｃが繰り返される。
ｅ）全ての列の連続的な読み出しが終了すると次の行が選択される。行ごとに動作ａ、ｂ、ｃ、ｄが繰り返され、対象となる行にはマルチプレクサの左側に位置する行とマルチプレクサの右側に位置する行が含まれる。アドレス指定された行のインデックスによっては、連続的に読み出される列数は必ずしも同じでないことに注意されたい。マトリックスの中央の行については行数が一定であるが、マトリックスの面取りされた角部で終了する行については行数が減少する。
【００５８】
必要ならば、センサの特定の領域のみ読み出すようにすることが可能である（特定の領域、又は単一の画素）。アドレス指定する行と列を選択された領域に制限するだけである。
【００５９】
行を選択し、その行の全ての画素を列ごとに読み出すことから成る好適な解決先について前述したが、列を選択し、その列の全ての画素を行ごとに読み出してから次の列を選択することも可能である。
【００６０】
図５のタイミング図は、読み出しの原理を要約したものである。
【００６１】
ｓｅｌ＿ｌｉｎ＿ｉ−２、ｓｅｌ＿ｌｉｎ＿ｉ−１、及びｓｅｌ＿ｌｉｎ＿ｉという３つの信号はそれぞれ、行デコーダＬＤＥＣによってインデックスｉ−２、ｉ−１、及びｉの第１の行コンダクタにそれぞれ連続的に適用される信号である。
【００６２】
行ｓｅｌ＿ｃｏｌのタイミング図は、列デコーダＣＤＥＣによって列選択コンダクタにアクティブレベルが印加され、読み出し対象の列が選択された瞬間を示す。アクティブレベルは、第１の列コンダクタをマルチプレクサの出力に接続する役割を果たす。行のそれぞれがアドレス指定されると同時に、アクティブレベルがインデックスｊの種々の列（１〜ｎ）へ連続的に印加される。
【００６３】
方形波パルスｒｓｔ＿ｐｉｘは、リセットパルスが画素に印加された瞬間を示す。パルスは第２の行コンダクタＬ２ｉに印加され、アドレス指定中は、行に印加されるだけである。但し、行がアドレス指定されている間は、読み出し対象の列数だけパルスが印加される。
【００６４】
信号ｍｕｘ＿ｏｕｔは、マルチプレクサの出力コンダクタＯＵＴＣに表れる信号である。このレベルは、列が信号ｓｅｌ＿ｃｏｌによってアドレス指定された瞬間以外では予測できない状態（ハイインピーダンス）にある。列がアドレス指定されている間は、パルスｒｓｔ＿ｐｉｘの前が第１の値で、このパルスの後が第２の値と見なされる。第１の値は照明サイクル後のフォトダイオードの電圧レベルを示す。第２のレベルは、リセット後のフォトダイオードの電圧基準を示す。
【００６５】
選択された列ごとに、第１のサンプリングｅｃｈ１はパルスｒｓｔ＿ｐｉｘの前に実行され第２のサンプリングｅｃｈ２はこのパルスの後に実行される。アナログデジタルコンバータＡＤＣで変換されるのは、サンプリングされた２つのレベルの差である。
【００６６】
フォトダイオードリセットコンダクタは画素の行と並列に延びるコンダクタＬ２ｉであり、このコンダクタが行デコーダに接続されている配置については、その大部分をすでに説明した。しかし、以下のような異なる配置とすることも可能である。
−  コンダクタＬ１ｉは、選択トランジスタＴＳとトランジスタＴＲ１の両方を制御する。
−  列と並列な追加のコンダクタＣ３ｊは選択された画素列に対応するスイッチＫを制御し、コンダクタＣ２ｊはトランジスタＴＲ２だけを制御する。
【００６７】
この異なる構成では行デコーダではなく列デコーダによってリセットが制御される。
【００６８】
簡略化のために、マトリックスの底部へ向けて進む出力ＯＵＴＣをただ１つ備えるマルチプレクサが検討されてきた。出力は差動出力としてもよいことは理解できよう。差動出力の場合、コンダクタＯＵＴＣが２つ存在し得る。更に、読み出し回路ＬＥＣＴを二重にしてマトリックスの上部と底部に配置することも考えることができる。後者の場合、列の半分がマトリックスの底部付近に位置し、残り半分がマトリックスの上部付近に位置するように設定することが可能である。
【００６９】
これまで、行と列の交点にフォトダイオード（ＰＤ）と、ゲートがフォトダイオードに接続されたフォロワトランジスタ（ＴＬ）と、該当する列の信号コンダクタとフォロワトランジスタの間に接続された行選択トランジスタ（ＴＳ）とを含むベース構造を持つ画素が検討されてきた。
【００７０】
本発明はまた、他のタイプの画素にも適用可能であり、注目すべきは、フォトダイオードと、フォトトランジスタと中間蓄積ノードとの間に接続された転送トランジスタと、ゲートが中間蓄積ノードに接続されたフォロワトランジスタと、該当する列の信号コンダクタとフォロワトランジスタの間に接続され、ゲートが該当する行の行選択コンダクタに接続された行選択トランジスタと、を含む画素である。リセット回路は、蓄積ノード（フォトダイオードではなく）に接続され、後者に基準電位が確立される。この場合、リセット前信号サンプルとリセット後信号サンプルとの差を明らかにする二重サンプリング回路は次のように動作することに注意されたい。蓄積ノードがリセットされ、リセットノード上の第１の電荷サンプルが読み出され、このリセット後すぐにフォトダイオードの電荷が蓄積ノードに転送され、最後に第２のサンプルの読み出しが行われる。２つのサンプルの差が測定される。
【図１Ａ】
2011523524.tif 000003
【図１Ｂ】
2011523524.tif 000004
【図１Ｃ】
2011523524.tif 000005
【図１Ｄ】
2011523524.tif 000006
【図２】
2011523524.tif 000007
【図３】
2011523524.tif 000008
【図４】
2011523524.tif 000009
【図５】
2011523524.tif 000010
【国際調査報告】
2011523524.tif 000011
2011523524.tif 000012
2011523524.tif 000013
2011523524.tif 000014
2011523524.tif 000015
2011523524.tif 000016
2011523524.tif 000017
2011523524.tif 000018
2011523524.tif 000019
2011523524.tif 000020