(57)【要約】【課題】ナノワイヤベースのフォトダイオードを提供する。【解決手段】ナノワイヤベースのフォトダイオード１００及びくし形ｐ−ｉ−ｎフォトダイオード２００は、フォトダイオード１００、２００のｉ領域にｉ型半導体ナノワイヤ１４０、２４０を使用する。ナノワイヤベースのフォトダイオード１００、２００は、ｐ型ドーパントがドープされた第１の半導体の第１の側壁１１０、２１２、２１０と、ｎ型ドーパントがドープされた第１の半導体の第２の側壁１２０、２２２、２２０と、第１の側壁と第２の側壁との間でトレンチ１３０、２３０にかかる真性半導体ナノワイヤ１４０、２４０とを備える。トレンチは、基板１５０、１６０、２５０に隣接する底部より頂部の方が幅が広い。第１の側壁及び第２の側壁の一方又は両方の第１の半導体は単結晶であり、第１の側壁、ナノワイヤ及び第２の側壁は合わせてフォトダイオードのｐ−ｉ−ｎ半導体接合部を形成する。【選択図】図１
2011520258.tif 000002
【特許請求の範囲】
【請求項１】
ナノワイヤベースのフォトダイオード（１００、２００）であって、
ｐ型ドーパントでドープされた第１の半導体を含む第１の側壁（１１０、２１２）と、
ｎ型ドーパントでドープされた前記第１の半導体を含む第２の側壁（１２０、２２２）であって、基板（１５０、１６０、２５０）上に前記第１の側壁（１１０、２１２）から水平方向に間隔を空けて配置されることによりトレンチ（１３０、２３０）を形成し、前記トレンチ（１３０、２３０）の最上部は、前記基板（１５０、１６０、２５０）に隣接する前記トレンチ（１３０、２３０）の底部より幅が広く、前記第１の側壁（１１０、２１２）及び前記第２の側壁（１２０、２２２）の一方又は両方の前記第１の半導体は単結晶である、第２の側壁（１２０、２２２）と、
前記第１の側壁（１１０、２１２）から前記第２の側壁（１２０、２２２）まで前記トレンチ（１３０、２３０）に水平にかかるナノワイヤ（１４０、２４０）であって、真性ｉ型半導体である第２の半導体を含む、ナノワイヤ（１４０、２４０）と
を具備し、
前記第１の側壁（１１０、２１２）、前記ナノワイヤ（１４０、２４０）及び前記第２の側壁（１２０、２２２）は合わせてｐ−ｉ−ｎフォトダイオードを形成する
ナノワイヤベースのフォトダイオード。
【請求項２】
前記ナノワイヤベースのフォトダイオード（１００、２００）であって、くし形ｐ−ｉ−ｎフォトダイオード（２００）で使用され、該くし形ｐ−ｉ−ｎフォトダイオード（２００）は、
複数の第１のフィンガー（２１０）であって、該第１のフィンガー（２１０）は、前記ｐ型ドーパントでドープされた前記第１の半導体を含み、該第１のフィンガー（２１０）のうちの１つ又は複数の側壁（２１２）は前記第１の側壁（１１０、２１２）であり、該第１のフィンガー（２１０）は、互いに相互接続される、複数の第１のフィンガー（２１０）と、
複数の第２のフィンガー（２２０）であって、該第２のフィンガー（２２０）は、前記ｎ型ドーパントでドープされた前記第１の半導体を含み、該第２のフィンガー（２２０）のうちの１つ又は複数の側壁（２２２）は前記第２の側壁（１２０、２２２）であり、該第２のフィンガー（２２０）は互いに相互接続され、さらに、該第２のフィンガー（２２０）の間に、前記複数のトレンチ（１３０、２３０）が前記第１のフィンガー（２１０）及び前記第２のフィンガー（２２０）のうちの隣接するものの間隔を空けるように、前記第１のフィンガー（２１０）が散在する、複数の第２のフィンガー（２２０）と、
前記トレンチ（１３０、２３０）に水平にかかることにより、対応する複数のｐ−ｉ−ｎ接合部を形成する複数の前記ナノワイヤ（１４０、２４０）と
を備え、
前記くし形ｐ−ｉ−ｎフォトダイオード（２００）は高変調速度の光信号の受信を容易にする
請求項１に記載のナノワイヤベースのフォトダイオード。
【請求項３】
くし形ｐ−ｉ−ｎフォトダイオード（１００、２００）であって、
ｐ型半導体を含む複数の第１のフィンガー（１１０、２１０）と、
ｎ型半導体を含む複数の第２のフィンガー（１２０、２２０）であって、基板（１５０、１６０、２５０）上で前記第１のフィンガー（１１０、２１０）から水平方向に間隔を空けて配置されかつそれらの間に散在することにより、それぞれの前記第１のフィンガー（１１０、２１０）と前記第２のフィンガー（１２０、２２０）との間に複数のトレンチ（１３０、２３０）を形成し、前記トレンチ（１３０、２３０）の最上部は前記基板（１５０、１６０、２５０）に隣接する前記トレンチ（１３０、２３０）の底部より幅が広い、複数の第２のフィンガー（１２０、２２０）と、
前記第１のフィンガー（１１０、２１０）のそれぞれの側壁（１１０、２１２）から前記第２のフィンガー（１２０、２２０）のそれぞれの側壁（１２０、２２２）まで前記トレンチ（１３０、２３０）に水平にかかる複数のナノワイヤ（１４０、２４０）であって、ｉ型半導体を含む、複数のナノワイヤ（１４０、２４０）と
を具備し、
前記第１のフィンガー（１１０、２１０）、前記ナノワイヤ（２４０）及び前記第２のフィンガー（１２０、２２０）は、合わせて複数のくし形ｐ−ｉ−ｎ半導体接合部を形成する
くし形ｐ−ｉ−ｎフォトダイオード。
【請求項４】
ナノワイヤベースのフォトダイオード（１００、２００）を作製する方法（３００）であって、
絶縁基板（１５０、１６０、２５０）を提供することと（３１０）、
前記絶縁基板（１５０、１６０、２５０）上に、ｐ型半導体を含む第１のスラブ（１１０、２１０）とｎ型半導体を含む第２のスラブ（１２０、２２０）とを形成すること（３２０）であって、該第２のスラブは、前記絶縁基板（１５０、１６０、２５０）に隣接する底部より該絶縁基板（１５０、１６０、２５０）から離れる最上部の方が幅の広いトレンチ（１３０、２３０）によって、前記第１のスラブから間隔を空けて配置される、形成することと（３２０）、
前記第１のスラブ（１１０、２１０）の側壁（１１０、２１２）から前記第２のスラブ（１２０、２２２）の対向する側壁（１２０、２２２）まで前記トレンチ（１３０、２３０）を横切ってナノワイヤ（１４０、２４０）を接続すること（３３０）であって、該ナノワイヤ（１４０、２４０）は、ｐ−ｉ−ｎ半導体接合部が形成されるようにｉ型半導体を含む、接続することとと（３３０）、
を含み、
前記ｐ型半導体及び前記ｎ型半導体のうちの一方又は両方は単結晶である
ナノワイヤベースのフォトダイオードを作製する方法。
【請求項５】
ナノワイヤベースのフォトダイオード（１００、２００）であって、
前記トレンチ（１３０、２３０）の前記第１の側壁（１１０、２１２）と前記第２の側壁（１２０、２２２）との間の領域の実効誘電率は、前記第２の半導体の誘電率を下回る
請求項１〜４のいずれか１項に記載のナノワイヤベースのフォトダイオード。
【請求項６】
ナノワイヤベースのフォトダイオード（１００、２００）であって、
前記第２の半導体のバンドギャップは、前記第１の半導体のバンドギャップより小さい
請求項１〜５のいずれか１項に記載のナノワイヤベースのフォトダイオード。
【請求項７】
ナノワイヤベースのフォトダイオード（１００、２００）であって、
前記第２の半導体は化合物半導体を含み、前記第１の半導体は、前記第２の半導体の前記化合物半導体とは異なりかつそれより大きいバンドギャップを有する化合物半導体を含む
請求項１〜６のいずれか１項に記載のナノワイヤベースのフォトダイオード。
【請求項８】
ナノワイヤベースのフォトダイオード（１００、２００）であって、
前記第１の側壁（１１０、２１２）及び前記第２の側壁（１２０、２２２）のうちの一方又は両方は、垂直軸（１３２）に対して傾斜角（θ）で前記トレンチ（１３０、２３０）の中心から傾斜し、該傾斜角（θ）は、約５度を上回るが約４５度を下回る
請求項１〜７のいずれか１項に記載のナノワイヤベースのフォトダイオード。
【請求項９】
ナノワイヤベースのフォトダイオード（１００、２００）であって、
前記第１の側壁（１１０、２１２）及び前記第２の側壁（１２０、２２２）のうちの一方又は両方は、垂直軸（１３２）に対して傾斜角（θ）で前記トレンチ（１３０、２３０）の中心から傾斜し、該傾斜角（θ）は、約１０度〜約３０度である
請求項１〜８のいずれか１項に記載のナノワイヤベースのフォトダイオード。
【請求項１０】
ナノワイヤベースのフォトダイオード（１００、２００）であって、
前記第１の側壁（１１０、２１２）及び前記第２の側壁（１２０、２２２）のうちの一方又は両方は、前記トレンチ（１３０、２３０）の中心から傾斜し、該トレンチ（１３０、２３０）の平均幅は、前記第２の半導体の約１少数キャリア拡散長を上回る
請求項１〜９のいずれか１項に記載のナノワイヤベースのフォトダイオード。
【請求項１１】
ナノワイヤベースのフォトダイオード（１００、２００）であって、
前記単結晶の第１の半導体は、垂直に配向しかつ前記トレンチ（１３０、２３０）の長さの少なくとも一部と同一の広がりを持つ（１１１）結晶格子面を備え、それにより前記結晶格子の＜１１１＞方向は実質的に前記トレンチ（１３０、２３０）を横切るように向けられる
請求項１〜１０のいずれか１項に記載のナノワイヤベースのフォトダイオード。
【請求項１２】
ナノワイヤベースのフォトダイオード（１００、２００）であって、
前記基板（１５０、１６０、２５０）は絶縁表面層（１５０）を備え、該絶縁表面層（１５０）は、前記第１の側壁（１１０、２１２）を前記第２の側壁（１２０、２２２）から電気的に絶縁する
請求項１〜１１のいずれか１項に記載のナノワイヤベースのフォトダイオード。
【請求項１３】
くし形ｐ−ｉ−ｎフォトダイオード（１００、２００）であって、
前記複数の第１のフィンガー（１１０、２１０）に電気的に接続する第１の導電層（２６０）であって、該複数の第１のフィンガー（１１０、２１０）の集合的な直列抵抗を低減する、第１の導電層（２６０）と、
前記複数の第２のフィンガー（１２０、２２０）に電気的に接続する第２の導電層（２８０）であって、該複数の第２のフィンガー（１２０、２２０）の集合的な直列抵抗を低減する、第２の導電層（２８０）と
をさらに具備し、
前記基板（１５０、１６０、２５０）は絶縁層（１５０）を備え、前記複数の第１のフィンガー（１１０、２１０）及び前記複数の第２のフィンガー（１２０、２２０）は前記絶縁層（１５０）の上に支持される
請求項２〜１２のいずれか１項に記載のくし形ｐ−ｉ−ｎフォトダイオード。
【請求項１４】
くし形ｐ−ｉ−ｎフォトダイオード（１００、２００）であって、前記ｉ型半導体は、前記第１のフィンガー（１１０、２１０）の前記ｐ型半導体又は前記第２のフィンガー（１２０、２２０）の前記ｎ型半導体のいずれかのバンドギャップより小さいバンドギャップを有する化合物半導体を含む
請求項２〜１３のいずれか１項に記載のくし形ｐ−ｉ−ｎフォトダイオード。
【請求項１５】
くし形ｐ−ｉ−ｎフォトダイオード（１００、２００）であって、前記複数の第１のフィンガー（２１０）及び前記複数の第２のフィンガー（２２０）のうちの一方又は両方のフィンガー（２１０、２２０）の断面形状は、垂直軸（１３２）に対する側壁角度（θ）が約５度を上回りかつ約４５度以下である三角形及び台形のうちの一方である
請求項２〜１４のいずれか１項に記載のくし形ｐ−ｉ−ｎフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
１．技術分野
本発明は光検出器に関する。
特に、本発明は、ナノ構造を用いて製造されるダイオード光検出器に関する。
【０００２】
［関連出願の相互参照］
該当なし
【０００３】
［連邦政府による資金提供を受けた研究開発の記載］
該当なし
【背景技術】
【０００４】
２．関連技術の説明
フォトダイオードは、フォトニック相互接続又は通信ネットワーク（たとえば光ファイバ伝送線）において、さまざまな光信号を受信し処理するために採用されている。
フォトダイオードの活性領域は、フォトニック通信ネットワークの光信号の光子を吸収する。
吸収により、フォトダイオードのキャリアが分離され、その結果、光子は、実質的に、「光電流」と呼ばれることが多い電流又は電気信号に変化される。
そして、光電流は、フォトダイオードの出力としての役割を果たす。
通常、何らかの形態の光学機器を採用して、入力源（たとえば光ファイバケーブル）から光信号が収集され、光信号がフォトダイオードに集束される。
フォトダイオードの面積が広いほど（又は同等にフォトダイオードの活性領域の表面積又は受光面積が広いほど）、集束に関して光学機器に対する要件が低くなる。
したがって、多くのフォトニック応用において大面積フォトダイオードが望ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
不都合なことに、フォトニック相互接続における光信号のデータレートが上昇するに従い、採用されるフォトダイオードの面積は概して小さくならなければならず、それにより光学機器、組立及び試験のコストが高くなる。
特に、限定されないが接合容量及び伝送時間を含むフォトダイオードの特性は、フォトダイオードの応答時間又は帯域幅に関連することが多く、かつそれらを制限する傾向がある。
たとえば、フォトニック相互接続に使用される、データレートが１０Ｇｂ／秒を上回る従来のフォトダイオードは、直径が、接合容量及び伝送時間の組合せにより約２５ミクロン（μｍ）〜３０μｍに制限される可能性がある。
一方、光学の観点からは魅力的ではあるが、直径がおよそ１００μｍ〜１５０μｍ以上である大面積の従来のフォトダイオードは、１０Ｇｂ／秒以上のデータレートに対して十分な帯域幅を提供することができない。
したがって、１０Ｇｂ／秒以上の光データレートに対応するのに十分低い接合容量及び短い伝送時間の組合せを示す、比較的大面積のフォトダイオード（たとえば、直径又は辺の寸法がおよそ１００μｍ〜１５０μｍ以上であるフォトダイオード）を具現化する手段を提供することにかなりの関心が持たれている。
こうした手段を提供することにより、長年にわたる必要性が満足されるであろう。
【課題を解決するための手段】
【０００６】
本発明のいくつかの実施の形態では、ナノワイヤベースのフォトダイオードを提供する。
ナノワイヤベースのフォトダイオードは第１の側壁を備える。
第１の側壁は、ｐ型ドーパントでドープされた第１の半導体を含む。
ナノワイヤベースのフォトダイオードは、ｎ型ドーパントでドープされた第１の半導体を含む第２の側壁をさらに備える。
第２の側壁は、基板上で第１の側壁から水平方向に間隔を空けて配置されることによりトレンチを形成する。
トレンチの最上部は、基板に隣接するトレンチの底部より幅が広い。
第１の側壁及び第２の側壁の一方又は両方の第１の半導体は単結晶である。
ナノワイヤベースのフォトダイオードは、第１の側壁から第２の側壁までトレンチに水平にかかるナノワイヤをさらに備える。
ナノワイヤは、真性半導体である第２の半導体を含む。
第１の側壁、ナノワイヤ及び第２の側壁は、合わせてｐ−ｉ−ｎフォトダイオードを形成する。
【０００７】
本発明の他の実施の形態では、くし形（interdigital）ｐ−ｉ−ｎフォトダイオードを提供する。
くし形ｐ−ｉ−ｎフォトダイオードは、ｐ型半導体を含む複数の第１のフィンガーを備える。
くし形ｐ−ｉ−ｎフォトダイオードは、ｎ型半導体を含む複数の第２のフィンガーをさらに備える。
第２のフィンガーは、基板上で第１のフィンガーから水平方向に間隔を空けて配置されると共に、それらの間に散在することにより、それぞれの第１のフィンガーと第２のフィンガーとの間に複数のトレンチを形成する。
トレンチの最上部は、基板に隣接するトレンチの底部より幅が広い。
くし形ｐ−ｉ−ｎフォトダイオードは、第１のフィンガーのそれぞれの側壁から第２のフィンガーのそれぞれの側壁までトレンチに水平にかかる複数のナノワイヤをさらに備える。
ナノワイヤは、ｉ型半導体を含む。
第１のフィンガー、ナノワイヤ及び第２のフィンガーは、合わせて複数のくし形ｐ−ｉ−ｎ半導体接合部を形成する。
【０００８】
本発明の他の実施の形態では、ナノワイヤベースのフォトダイオードを作製する方法を提供する。
作製する方法は、絶縁基板を有する基板を提供することを含む。
作製する方法は、絶縁基板上に、ｐ型半導体を含む第１のスラブとｎ型半導体を含む第２のスラブとを形成することをさらに含む。
第２のスラブは、絶縁基板に隣接する底部より絶縁基板から離れる最上部の方が幅の広いトレンチによって、第１のスラブから間隔を空けて配置される。
作製する方法は、第１のスラブの側壁から第２のスラブの対向する側壁までトレンチを横切ってナノワイヤを接続することをさらに含む。
ナノワイヤはｉ型半導体を含み、接続されたナノワイヤはｐ−ｉ−ｎ半導体接合部を形成する。
ｐ型半導体及びｎ型半導体のうちの一方又は両方は単結晶である。
【０００９】
本発明のいくつかの実施形態は、上述した特徴に加わるかつ／又はそれら特徴の代りとなる他の特徴を有する。
本発明のこれらの特徴及び他の特徴について、添付図面を参照して以下に説明する。
【００１０】
本発明の実施形態のさまざまな特徴は、添付図面とともに以下の詳細な説明を参照してより容易に理解され得る。
図面において、同様の参照数字は同様の構造的要素を示している。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態によるナノワイヤベースのフォトダイオードの断面図である。
【図２Ａ】本発明の一実施形態によるくし形ｐ−ｉ−ｎフォトダイオードの断面図である。
【図２Ｂ】本発明の一実施形態による、図２Ａに示すくし形ｐ−ｉ−ｎフォトダイオードの斜視図である。
【図３】本発明の別の実施形態によるくし形ｐ−ｉ−ｎフォトダイオードの断面図である。
【図４】本発明の一実施形態による、ナノワイヤベースのフォトダイオードを作製する方法のフローチャートである。
【発明を実施するための形態】
【００１２】
本発明の実施形態は、ｐ−ｉ−ｎフォトダイオードの真性（「ｉ型」）すなわちドープされていない半導体ナノワイヤを採用する、ナノワイヤベースのフォトダイオードを提供する。
特に、本発明により、ｉ型半導体ナノワイヤは、ｐ型ドープ半導体とｎ型ドープ半導体との間を架橋することによりｐ−ｉ−ｎフォトダイオードを形成する。
架橋ナノワイヤは、空気又は別の低誘電率材料によって包囲される。
したがって、ｐ−ｉ−ｎフォトダイオードの真性領域すなわちｉ領域の実効誘電率は、ｉ型半導体自体の誘電率より低いか又は大幅に低い。
実効誘電率が低いことにより、従来のｐ−ｉ−ｎフォトダイオード構造に比較して静電容量の低いさまざまな実施形態のｐ−ｉ−ｎフォトダイオードを具現化することが容易になる。
さらに、本発明のさまざまな実施形態のｐ−ｉ−ｎフォトダイオードのｉ領域の比較的短い走行時間を、実効誘電率が比較的低いことにより静電容量を著しく増大させることなくナノワイヤの長さを短いままにすることにより、具現化することができる。
比較的低い静電容量を提供すること、及び同時に短い走行時間を容易にすることの組合せにより、本発明のさまざまな実施形態のナノワイヤベースのフォトダイオードは、高帯域幅（たとえば、高速な又は非常に高速な応答時間）を提供することができる。
たとえば、本発明のいくつかの実施形態によるｐ−ｉ−ｎフォトダイオードを、帯域幅が１０Ｇｂ／秒を上回るフォトニック相互接続で使用することができる。
【００１３】
いくつかの実施形態では、本発明のナノワイヤベースのフォトダイオードを使用して、大面積ｐ−ｉ−ｎフォトダイオードが提供される。
たとえば、大面積ｐ−ｉ−ｎフォトダイオードは、（たとえば円形の）直径又は（たとえば矩形の）辺が約１００ミクロン（μｍ）〜１５０μｍであり得る。
大面積ｐ−ｉ−ｎフォトダイオードにより、たとえば、ｐ−ｉ−ｎフォトダイオード上に信号を集束させるために用いられる光学機器の厳密な集束に対する要件を低減することができる。
しかしながら、本発明のいくつかの実施形態のナノワイヤベースのフォトダイオードの誘電率が比較的低くなる結果、こうした大面積ｐ−ｉ−ｎフォトダイオードの高帯域幅動作をサポートする、短い走行時間及び低い静電容量の組合せを具現化することができる。
たとえば、本発明のいくつかの実施形態により、走行時間が１０ピコ秒（ｐｓ）〜４０ｐｓであり静電容量がわずかに数１００フェムトファラッド（ｆＦ）である、直径又は辺が１００μｍ〜１５０μｍのｐ−ｉ−ｎフォトダイオードを具現化することができる。
【００１４】
さまざまな実施形態によれば、本発明のナノワイヤベースのフォトダイオードは、ｐ型ドープ半導体領域とｎ型ドープ半導体領域との間のトレンチにわたって架橋する１つ又は複数のナノワイヤによりｉ型領域が提供される、ｐ−ｉ−ｎフォトダイオード構造を備える。
ｐ型半導体領域及びｎ型半導体領域は、従来の堆積方法を用いて形成された単結晶半導体であり得る。
【００１５】
さまざまな実施形態において、トレンチの側壁は、その中心から勾配が付けられすなわち傾斜している。
側壁の傾斜により、入射光信号が、光子が吸収されるｐ−ｉ−ｎフォトダイオードの活性領域（たとえばナノワイヤ（複数可）によって提供されるｉ領域）に結合するのが容易になる。
たとえば、側壁の傾斜は、光子が吸収され得るナノワイヤ内に光を反射する傾向がある。
また、本発明のさまざまな実施形態により、側壁の傾きによってｐ−ｉ−ｎフォトダイオードの非活性領域に対し活性領域の面積を増大させることができる。
たとえば、くし形ｐ−ｉ−ｎフォトダイオードでは、ｐ型ドープ半導体及びｎ型ドープ半導体の交互の指部又はフィンガーのサイズを、間隔を空けて配置された交互の指部によって形成されたトレンチの側壁を傾斜させることにより、ナノワイヤベースのフォトダイオードの受光面において最小限にすることができる。
勾配が付けられすなわち傾斜した側壁により、フリンジ容量も低減させることができ、それによりｐ−ｉ−ｎフォトダイオード容量をさらに低減させることができる。
【００１６】
本明細書で採用する「ナノワイヤ」という用語を、個別の準一次元のナノスケールの、多くの場合単結晶構造体として定義し、それは通常、第３の空間次元又は方向よりはるかに小さい２つの空間次元又は方向を有することを特徴とする。
ナノワイヤに第３のより大きい次元があることにより、その次元に沿った電子伝達が容易となり、一方で、他の２つの空間次元では伝導が制限される。
さらに、本明細書で定義するナノワイヤは、概して、（主空間次元又は第３の空間次元としての）軸方向寸法又は長さ、両端部及び中実コアを有している。
たとえば、ナノワイヤの軸方向長さは、通常、ナノワイヤの直径又は等価に幅の何倍もの大きさである。
ナノワイヤを、ナノウィスカ、ナノロッド又はナノニードルと呼ぶ場合もある。
「半導体ナノワイヤ」は、半導体を含むナノワイヤである。
たとえば、ナノワイヤは、直径がおよそ１０ｎｍ〜１００ｎｍであり得る。
さらに、例示的なナノワイヤは、直径がナノワイヤの長さに沿って変化してもよい（たとえば可変であるか又は非一様である）。
概して、本明細書で採用する「ナノスケール」という用語は、約１０ｎｍ未満から数１００ナノメートルまでの範囲の寸法を指す。
【００１７】
ナノワイヤを、種々の方法に従って形成することができる。
たとえば、ナノワイヤを、ナノスケールの穴を有する型にナノワイヤの材料を充填することによって形成してもよい。
特に、穴を有する型又はマスクを、表面上に形成する。
そして、穴を、ナノワイヤになる材料で充填する。
場合によっては、型を除去して、自立型ナノワイヤを残す。
他の例では、型（たとえばＳｉＯ２）は残る場合もある。
穴を充填する材料の組成を、ヘテロ構造を形成するようにナノワイヤの長さに沿って変化させてもよく、かつ／又はドーパント材料を、半導体接合部（たとえばｐ−ｉ−ｎ接合部）を形成するように長さに沿って変化させてもよい。
別の例では、ナノワイヤは、型なしに自己組織化によって成長する。
【００１８】
ナノワイヤを、種々の技法を用いて成長させることができる。
たとえば、触媒成長には、限定されないが、たとえば、気体・液体・固体（ＶＬＳ）技法及び気体・固体（ＶＳ）技法のうちの１つ又は複数を用いる金属触媒成長がある。
ナノワイヤが成長する表面に、ナノ粒子触媒を形成する。
成長を、たとえば、化学気相成長（ＣＶＤ）チャンバで、前駆体ナノワイヤ材料を含む混合ガスとナノ粒子触媒の補助とを用いて行うことができる。
【００１９】
特に、ナノ粒子触媒は、混合ガスにおける前駆体ナノワイヤ材料の分解を加速する。
特定のナノワイヤ材料含有ガスの分解からもたらされる原子は、ナノ粒子触媒内に又はその周囲に拡散し、その下にある基板の上に沈殿する。
ナノワイヤ材料の原子は、ナノ粒子触媒と表面との間に沈殿して、ナノワイヤ成長を開始する。
さらに、ナノワイヤの触媒成長は、ナノ粒子・ナノワイヤ界面における継続する沈殿により続く。
こうした継続する沈殿により、ナノ粒子が成長中のナノワイヤの自由端の先端部に残る。
ナノワイヤ成長は、目標のナノワイヤ長に達するまで続く。
成長中のナノワイヤを形成する材料を供給するために、たとえばレーザアブレーション等の他の技法を使用してもよい。
ナノワイヤを形成する材料の組成を、上述したように、軸方向ヘテロ構造を形成するようにナノワイヤの長さに沿って変化させてもよく、又は放射状すなわち「コア・シェル」ヘテロ構造を形成するように半径方向に変化させてもよい。
また、上述したように、ドーパント濃度を、電気的接合部（たとえばｐ−ｉ−ｎ接合部）を形成するように大きさ又はタイプを変化させてもよい。
【００２０】
触媒成長中、ナノワイヤは、ナノ粒子触媒の位置から主に垂直方向に、適切に配向された基板表面の面まで成長することができる。
最も一般的な成長条件下では、ナノワイヤは、結晶格子に対して＜１１１＞方向に成長し、したがって、主に（結晶格子の）（１１１）面に対して垂直に成長する。
（１１１）配向の水平面の場合、ナノワイヤは、水平面に対して主に垂直に成長する。
（１１１）配向垂直面では、ナノワイヤは、垂直面に対して主に横方向に（すなわち水平に）成長する。
【００２１】
本明細書において「１１１」及び「１１０」等の数字とともに括弧「［］」を使用する場合、それは、結晶格子の方向又は配向に関し、本明細書では簡単のために、その範囲内に方向「＜＞」を含むように意図されている。
本明細書において「１１１」及び「１１０」等の数に関連して小括弧「（）」を使用する場合、それは、結晶格子の面すなわち平面に関し、本明細書では簡単のために、その範囲内に面「｛｝」を含むように意図されている。
こうした使用は、本技術分野において既知である一般的な結晶学の命名法に従うように意図されている。
【００２２】
本明細書で使用する「半導体」及び「半導体材料」という用語は、個別に、限定されないが、元素の周期表からのＩＶ族元素及び化合物半導体、ＩＩＩ−Ｖ族化合物半導体及びＩＩ−ＶＩ族化合物半導体、又は任意の結晶方位を形成する別の半導体材料を含む。
たとえば、限定する目的ではなく、半導体基板は、実施形態に応じて、（１１１）配向又は（１１０）配向のシリコン層（すなわち最上層）を有するシリコン・オン・インシュレータ（ＳＯＩ）ウェハ、又は（１１１）シリコンの単一の自立型ウェハであってもよい。
本明細書におけるいくつかの実施形態による、導電性にされる半導体材料は、基板の一部であってもナノワイヤの一部であっても、用途に応じて目標の導電率（及び可能性として他の特性）を与えるようにドーパント材料がドープされる。
【００２３】
本発明のさまざまな実施形態に対して有用な絶縁体又は絶縁体材料は、限定されないが上述したグループからの半導体材料、別の半導体材料及び実質的に絶縁性の材料を含む、絶縁性にすることができる任意の材料である。
さらに、絶縁体材料は、材料の絶縁特性が促進されるように、上述した半導体材料の任意のものの酸化物、炭化物、窒化物、又は酸窒化物であり得る。
たとえば、絶縁体は酸化ケイ素（ＳｉＯｘ）であってもよい。
代替的に、絶縁体は、金属の酸化物、炭化物、窒化物又は酸窒化物（たとえば酸化アルミニウム）、若しくはさらには単一絶縁材料を形成する複数の異なる材料の組合せを含むことができ、又は絶縁体を、絶縁材料の複数の層から形成してもよい。
【００２４】
半導体又は半導体材料は、実質的にドープされない場合もあればドープされる場合もある。
ドープされていないか又は意図せずドープされた（たとえば浮遊汚染物質によって低濃度ドープされた）半導体を、本明細書では、「真性」半導体、「真性ドープされた」半導体又は「ｉ型」半導体と呼ぶ。
半導体内のドープされた半導体又はドープされた領域は、概して、アクセプタ材料（すなわちｐ型ドーパント）又はドナー材料（すなわちｎ型ドーパント）のいずれかを半導体に加えて外因性半導体を生成することによって形成される。
ドーパントを加えるプロセスはドーピングとして知られている。
ｐ型ドーパントでドープされた半導体を、本明細書では「ｐ型半導体」と呼び、これは、半導体デバイス又は層内にｐ領域を形成又は提供することができる。
同様に、ｎ型ドーパントでドープされた半導体を、本明細書では「ｎ型半導体」と呼び、これは、半導体デバイス又は層内にｎ領域を形成又は提供することができる。
【００２５】
本明細書で使用する「半導体接合部」とは、半導体材料内のその２つの異なるようにドープされた領域の間に形成された接合部を指す。
半導体材料のｐドープ領域とｎドープ領域との間の接合部を、ｐ−ｎ半導体接合部又は単にｐ−ｎ接合部と呼ぶ。
ｐ−ｎ接合部には、限定されないがｐ＋−ｎ接合部等、非対称にドープされた半導体接合部が含まれる。
ここで、「ｐ＋」は、ｎ型ドーパント又は不純物に比較してｐ型ドーパント又は不純物の濃度が比較的高いことを示す。
真性ドープ領域（ｉ領域）がｐドープ領域（すなわち「ｐ領域」）とｎドープ領域（すなわち「ｎ領域」）との間にありかつそれらを分離する半導体接合部を、本明細書では、概して「ｐ−ｉ−ｎ」半導体接合部又は単にｐ−ｉ−ｎ接合部と呼ぶ。
本明細書で使用する「半導体接合部」という用語はまた、異なる半導体材料（たとえばＧａＡｓ及びＧａＡｌＡｓ）の層、ドーピング濃度の異なる層（たとえばｐ、ｐ＋、ｐ−、ｐ＋＋、ｎ、ｎ−、ｎ−、ｎ＋＋、ｉ等）の層、並びに層内及び層を横切るドーピング濃度勾配のうちの１つ又は複数を含むことができる複雑な接合部も指す。
さらに本明細書において、「真性」ドープ半導体、又は領域、層及び半導体の関連する「真性の」ものを、実質的にドープされていない（たとえば意図的にドープされていない）か、半導体接合部の他の層又は領域（たとえばｐドープ領域又はｎドープ領域）に存在するドーピング濃度に比較して比較的に低濃度でドープされるドーピング濃度を有する半導体又は半導体領域として定義する。
【００２６】
本明細書で使用する半導体接合部の「活性領域」を、半導体接合部の意図された動作に能動的に関係する接合部の部分として定義する。
たとえば、フォトダイオードの半導体接合部の活性領域は、フォトダイオードにおいて光電流をもたらす光子の大部分を吸収する接合部の部分である。
いくつかの実施形態では、「活性領域」を、空乏領域の厚さに、半導体接合部から又はその周囲から包囲している中性領域までの少数キャリア拡散長の数倍に等しい距離を足した合計を含むものとして定義する。
ｐ−ｉ−ｎフォトダイオード接合部では、活性領域を、たとえばダイオード接合部の真性領域（すなわちｉ領域）に実質的に限定してもよい。
【００２７】
異なる半導体材料を接合する半導体接合部を、本明細書では、「ヘテロ構造接合部」又は単に「ヘテロ接合」として定義すると共に、そのように呼ぶ。
たとえば、第２の半導体材料の２つの隣接する層の間に挟装された第１の半導体材料の層を、ヘテロ接合部と呼ぶ。
こうしたヘテロ接合部では、第１の半導体材料は第１のバンドギャップを有し、第２の半導体材料は第２のバンドギャップを有し、第１のバンドギャップは第２のバンドギャップより低く、本明細書ではこのようなヘテロ接合部を、量子ウェル又はヘテロ接合量子ウェルと定義する。
【００２８】
（同じ材料か又は異なる材料の）ｎ型半導体及びｐ型半導体間の半導体接合部もまた、真性層がｎ型ドープ半導体とｐ型ドープ半導体とを分離してもしなくても、「ダイオード接合部」と呼ぶことが多い。
ドープ半導体の間に真性ナノワイヤがあるこうしたダイオード接合部は、本明細書で説明するさまざまなナノワイヤベースのフォトダイオードデバイスの実施形態の基礎である。
【００２９】
概して、半導体ベースデバイス（たとえばｐ−ｎダイオード又はｐ−ｉ−ｎダイオード）で使用される半導体は、単結晶（すなわちモノ結晶）、多結晶、微結晶又はアモルファス（すなわち非結晶）のうちの１つであり得る。
本明細書では、「単結晶」である半導体又は半導体材料は、マイクロメートル規模で実質的に連続する結晶格子を有するか又はそれを特徴とする。
したがって、単結晶半導体には、概して、長距離（たとえば１００μｍを上回る）原子秩序がある。
チョクラルスキープロセスを用いて種結晶から成長するブール（boule）からスライスされる半導体ウェハは、たとえば概して単結晶とみなされる。
同様に、半導体オンインシュレータ（ＳＯＩ）基板を形成するために絶縁体層上に成長した半導体材料のエピタキシャル層は、エピタキシャル層内では実質的に単結晶であり得る。
対照的に、多結晶又は微結晶半導体は、複数のランダムに配向される格子を備え、長距離原子秩序がない。
相互接続としてかつ多くの太陽電池上の最上層として使用されるポリシリコンは、多結晶半導体の一例である。
【００３０】
本明細書では簡単のために、適切に理解されるために必要でない限り、基板又はスラブと基板又はスラブ上の任意の層又は構造との間に区別はない。
さらに、本明細書で使用する冠詞「１つの（a）」は、特許分野におけるその通常の意味、すなわち「１つ又は複数」を有するように意図されている。
たとえば、「層（a layer）」は、概して「１つ又は複数の層」を意味し、したがって、「層（the layer）」は、本明細書では「層（複数可）（the layer(s)）」を意味する。
また、本明細書における「最上部」、「底部」、「上方の」、「下方の」、「上方へ」、「下方へ」、「左」、「右」、「垂直の」又は「水平の」に対するいかなる言及も、本明細書では、説明の目的のために使用するものであり、限定であるように意図されていない。
さらに、本明細書の例は、単に例示するものとして意図されており、限定するためでなく説明の目的で提示するものである。
【００３１】
図１は、本発明の一実施形態によるナノワイヤベースのフォトダイオード１００の断面図を示す。
図示するように、ナノワイヤベースのフォトダイオード１００はｐ−ｉ−ｎフォトダイオードである。
ナノワイヤベースのフォトダイオード１００は、活性領域（たとえばｉ領域）において入射光信号（たとえば入射光子）を吸収し、光電流を発生する。
光電流は、ナノワイヤベースのフォトダイオード１００のｐ領域及びｎ領域に接続された電気接点（図示せず）によって外部回路に伝達される。
【００３２】
図示するように、ナノワイヤベースのフォトダイオード１００は、第１の側壁１１０を備えている。
第１の側壁１１０は第１の半導体を含む。
いくつかの実施形態では、第１の側壁１１０の第１の半導体は、実質的に単結晶である。
他の実施形態では、第１の側壁１１０の第１の半導体は、多結晶、微結晶及びアモルファスのうちの１つ又は複数である。
第１の側壁１１０の第１の半導体は、ｐ型ドーパントがドープされて、ｐ型半導体になる。
第１の側壁１１０のｐ型半導体として、第１の半導体は、たとえばホウ素（Ｂ）又はアルミニウム（Ａｌ）等のアクセプタ材料でドープされた単結晶シリコン（Ｓｉ）を含むことができる。
【００３３】
ナノワイヤベースのフォトダイオード１００は、第２の側壁１２０をさらに備えている。
第２の側壁１２０は、ｎ型ドーパントでドープされることによりｎ型半導体となる第１の半導体を含む。
いくつかの実施形態では、第２の側壁１２０の第１の半導体は、実質的に単結晶である。
他の実施形態では、第２の側壁１２０の第１の半導体は、多結晶、微結晶及びアモルファスのうちの１つ又は複数である。
たとえば、第２の側壁１２０のｎ型半導体としての第１の半導体は、リン（Ｐ）、ヒ素（Ａｓ）又はアンチモン（Ｓｂ）のうちの１つ又は複数等のドナー材料でドープされた単結晶シリコン（Ｓｉ）を含むことができる。
【００３４】
第２の側壁１２０は、第１の側壁１１０から水平方向に間隔を空けて配置されている。
間隔は、第１の側壁１１０と第２の側壁１２０との間にトレンチ１３０を形成する。
トレンチ１３０は、概して垂直方向に延在している。
特に、第１の側壁１１０及び第２の側壁１２０はトレンチ１３０の側壁である。
【００３５】
ナノワイヤベースのフォトダイオード１００は、ナノワイヤ１４０をさらに備えている。
ナノワイヤ１４０は、第１の側壁１１０から第２の側壁１２０までトレンチ１３０に水平にかかっている。
図１は、例として第１の側壁１１０と第２の側壁１２０との間の１つのナノワイヤ１４０のみを示している。
いくつかの実施形態では、複数のナノワイヤ１４０が、第１の側壁１１０から第２の側壁１２０までトレンチ１３０にかかっていてもよい。
特に、ナノワイヤ１４０は、いくつかの実施形態では、第１の端部において第１の側壁１１０に接続し、第２の端部において第２の側壁１２０に接続している。
第１の端部及び第２の端部におけるそれぞれの接続は、半導体接合部を形成する密接な接続である。
【００３６】
ナノワイヤ１４０は、実施形態に応じて第１の半導体と同じであっても異なっていてもよい第２の半導体を含む。
いくつかの実施形態では、第２の半導体は単結晶である。
いくつかの実施形態によれば、第２の半導体は、真性すなわちｉ型半導体を含む。
こうした実施形態では、ナノワイヤ１４０はｉ型半導体を含む。
第１の側壁１１０（ｐ型）、ナノワイヤ（複数可）１４０（ｉ型）及び第２の半導体１２０（ｎ型）が合わせてｐ−ｉ−ｎフォトダイオードを形成する。
【００３７】
図１に示すように、ナノワイヤ１４０は、トレンチ１３０を第２の半導体で充填していない。
代りに、トレンチ１３０内には、第２の半導体によって充填もされず、他の方法で占有もされない隙間空間がある。
いくつかの実施形態では、かなりの隙間空間がある。
たとえば、隙間空間を、ナノワイヤベースのダイオード１００が浸漬されている雰囲気（たとえば空気、真空等）で充填してもよい。
他の実施形態では、隙間空間は、誘電材料（たとえば絶縁性酸化物）等の別の材料で充填される。
いくつかの実施形態では、隙間空間を充填する材料は、誘電率が第２の半導体より低い。
こうした実施形態では、第１の側壁１１０と第２の側壁１２０との間の領域の実効誘電率は、第２の半導体の誘電率より低い。
【００３８】
いくつかの実施形態では、第２の半導体は、実質的に第１の半導体と同様である。
他の実施形態では、第１の半導体及び第２の半導体は異なる。
いくつかの実施形態では、第１の半導体及び第２の半導体は異なるバンドギャップを有する。
たとえば、第２の半導体のバンドギャップは、第１の半導体のバンドギャップより小さくてもよい。
別の実施形態では、第２の半導体のバンドギャップは第１の半導体のバンドギャップより大きい（たとえば量子ウェル）。
【００３９】
いくつかの実施形態では、第１の半導体及び第２の半導体の一方又は両方は化合物半導体である。
いくつかの実施形態では、化合物半導体は、ＩＩＩ−Ｖ化合物半導体及びＩＩ−ＶＩ化合物半導体のうちの一方又は両方を含んでもよい。
たとえば、第２の半導体の化合物半導体は、限定されないが燐化インジウム（ＩｎＰ）、ガリウムヒ素（ＧａＡｓ）及びアルミニウムガリウムヒ素（ＧａＡｌＡｓ）等のＩＩＩ−Ｖ化合物半導体であってもよく、一方で第１の半導体は、限定されないがシリコン（Ｓｉ）又はゲルマニウム（Ｇｅ）等のＶＩ族元素半導体である。
別の例では、第１の半導体は、ＧａＡｓ等のＩＩＩ−Ｖ化合物半導体であり、第２の半導体は、ＧａＡｌＡｓ等の異なるＩＩＩ−Ｖ化合物半導体である。
いくつかの実施形態では、第１の半導体は、第２の半導体の化合物半導体とは異なり、それよりバンドギャップが小さいか又は大きい化合物半導体を含んでいてもよい。
【００４０】
いくつかの実施形態では、トレンチ１３０の最上部は底部より広い。
特に、図１に示すように、第１の側壁１１０及び第２の側壁１２０の一方又は両方は、垂直軸１３２に対して傾斜角θでトレンチ１３０の中心から傾斜している。
いくつかの実施形態では、傾斜角θは、約５度を上回るが約４５度を下回る。
いくつかの実施形態では、傾斜角θは約１０度〜約３０度である。
いくつかの実施形態では、トレンチ１３０の平均幅は、第２の半導体の約１少数キャリア拡散長より大きい。
たとえば、第２の半導体がＩｎＰである場合のトレンチの平均幅は約１μｍ〜４μｍの範囲内であり得る。
【００４１】
いくつかの実施形態では、第１の半導体が実質的に単結晶である場合、単結晶の第１の半導体は、垂直に配向しかつトレンチ１３０の長さの少なくとも一部と同一の広がりを持つ（１１１）結晶格子面を有する。
こうした実施形態では、結晶格子の＜１１１＞方向は、実質的にトレンチを横切るように向けられる。
たとえば、第１の側壁１１０の第１の半導体は単結晶であって、上述した垂直に配向し同一の広がりを持つ（１１１）結晶格子面を有していてもよい。
例示的な第１の側壁１１０はトレンチ側壁を形成し、結晶格子の＜１１１＞方向は、トレンチ１３０を横切って第２の側壁１２０に向いている。
ナノワイヤは、＜１１１＞方向に選択的に成長することが知られているため、この例では、第１の側壁１１０から成長したナノワイヤ１４０は、第２の側壁１２０に向かって選択的に成長することになる。
さらに、ナノワイヤ１４０は、（たとえば図１に示すように）第１の側壁１１０がトレンチ１３０の中心から傾斜している場合であっても、トレンチ１３０を横切って水平に成長する傾向がある。
【００４２】
いくつかの実施形態では、ナノワイヤベースのフォトダイオード１００は、基板１６０の絶縁表面層１５０をさらに備えている。
いくつかの実施形態では、基板１６０全体が絶縁性であってもよく（たとえばサファイア基板、半絶縁性ＩｎＰ基板又は半絶縁性ＧａＡｓ基板）、その場合、基板１６０は実質的に絶縁表面層１５０を含む。
他の実施形態では、絶縁表面層１５０は、基板１６０の表面の上に堆積されるか又は他の方法で形成された（すなわち図１に示すように）絶縁材料の層である。
たとえば、基板１６０は、二酸化ケイ素（ＳｉＯ２）の絶縁表面層１５０を有するシリコン（Ｓｉ）基板であり得る。
さらに他の実施形態では、絶縁表面層１５０の代りに、第１の側壁１１０のｐ型半導体と第２の側壁１２０のｎ型半導体との間に電気的絶縁を提供する別の層（図示せず）が用いられる。
いくつかの実施形態では、絶縁層１５０は、ナノワイヤ１４０が絶縁層１５０の上に形成される（たとえばその上で成長する）か又はそこに接続されないようにする。
【００４３】
図２Ａは、本発明の一実施形態による、くし形ｐ−ｉ−ｎフォトダイオード２００の断面図を示す。
図２Ｂは、本発明の一実施形態による、図２Ａに示すくし形ｐ−ｉ−ｎフォトダイオード２００の斜視図を示す。
図３は、本発明の別の実施形態による、くし形ｐ−ｉ−ｎフォトダイオード２００の断面図を示す。
【００４４】
くし形ｐ−ｉ−ｎフォトダイオード２００は、複数の第１の「指部」又は「フィンガー」２１０を備えている。
各第１のフィンガー２１０はｐ型半導体を含む。
いくつかの実施形態では、ｐ型半導体は実質的に単結晶である。
こうした実施形態では、第１のフィンガー２１０は、実質的に、単結晶ｐ型半導体のストリップである。
各第１のフィンガー２１０は側壁２１２を有している。
いくつかの実施形態では、複数の第１のフィンガー２１０の側壁２１２は、ナノワイヤベースのフォトダイオード１００に関して上述した第１の側壁１１０と実質的に同様である。
【００４５】
くし形ｐ−ｉ−ｎフォトダイオード２００は、複数の第２の「指部」又は「フィンガー」２２０をさらに備えている。
各第２のフィンガー２２０はｎ型半導体を含む。
いくつかの実施形態では、ｎ型半導体は実質的に単結晶である。
こうした実施形態では、第２のフィンガー２２０は、実質的に単結晶ｎ型半導体のストリップである。
各第２のフィンガー２２０は側壁２２２を有している。
いくつかの実施形態では、複数の第２のフィンガー２２０の側壁２２２は、ナノワイヤベースのフォトダイオード１００に関して上述した第２の側壁１２０と実質的に同様である。
【００４６】
個々の第２のフィンガー２２０は、個々の第１のフィンガー２１０から水平方向に間隔を空けて配置されかつそれらの間に散在している。
間隔が空けられ散在した複数の第１のフィンガー２１０及び第２のフィンガー２２０は、それぞれの複数の第１のフィンガー２１０及び第２のフィンガー２２０のうちのそれぞれの第１のフィンガー２１０と第２のフィンガー２２０と間に複数のトレンチ２３０を形成している。
各トレンチ２３０の最上部は該トレンチ２３０の底部より広い。
いくつかの実施形態では、トレンチ２３０は、ナノワイヤベースのフォトダイオード１００に関して上述したトレンチ１３０と実質的に同様である。
【００４７】
くし形ｐ−ｉ−ｎフォトダイオード２００は、複数のトレンチの個々のトレンチ２３０に水平にかかっている複数のナノワイヤ２４０をさらに備えている。
特に、ナノワイヤ２４０は、第１のフィンガー２１０のそれぞれの側壁２１２から第２のフィンガー２２０のそれぞれの側壁２２２までかかっている。
ナノワイヤ２４０は、ｉ型半導体を含む。
いくつかの実施形態では、複数のナノワイヤのうちのナノワイヤ２４０は、ナノワイヤベースのフォトダイオード１００に関して上述したナノワイヤ１４０と実質的に同様である。
特に、いくつかの実施形態では、ｉ型半導体は、第１のフィンガー２１０のｐ型半導体及び第２のフィンガー２２０のｎ型半導体の一方又は両方のバンドギャップより小さいバンドギャップを有する化合物半導体を含む。
【００４８】
くし形ｐ−ｉ−ｎフォトダイオード２００のトレンチ２３０は、トレンチ１３０に関して上述したように、トレンチ２３０を充填する環境によって決定される誘電率を有している。
いくつかの実施形態では、トレンチ２３０の実効誘電率は、複数のナノワイヤ２４０のｉ型半導体の誘電率より低い。
【００４９】
いくつかの実施形態では、くし形ｐ−ｉ−ｎフォトダイオード２００は絶縁基板２５０をさらに備えている。
絶縁基板２５０は、複数の第１のフィンガー２１０及び複数の第２のフィンガー２２０を支持する。
たとえば、絶縁基板２５０は、インシュレータオン半導体基板を含むことができる。
いくつかの実施形態では、絶縁基板２５０は、ナノワイヤベースのフォトダイオード１００に関して上述した絶縁表面１５０及び基板１６０と実質的に同様である。
【００５０】
いくつかの実施形態では、くし形ｐ−ｉ−ｎフォトダイオード２００は、複数の第１のフィンガー２１０及び複数の第２のフィンガー２２０とそれぞれ電気的に接触している第１の導電層及び第２の導電層をさらに備えている。
図２Ｂは、例として、複数の第１のフィンガー２１０の相互接続するアームの上の第１の導電層２６０と、複数の第２のフィンガー２２０の相互接続するアームの上の第２の導電層２８０とを示す。
いくつかの実施形態では、第１の導電層２６０は、複数の第１のフィンガー２１０のうちの第１のフィンガー２１０の各々の最上面の上に設けられる。
第１の導電層２６０は、複数の第１のフィンガー２１０を電気的に相互接続しそれらの集合的な直列抵抗を低減する。
いくつかの実施形態では、第２の導電層２８０は、複数の第２のフィンガー２２０のうちの第２のフィンガー２２０の各々の最上面の上に設けられる。
第２の導電層２８０は、複数の第２のフィンガー２２０を電気的に相互接続しそれらの集合的な直列抵抗を低減する。
たとえば、第１の導電層２６０及び第２の導電層２８０は、それぞれのフィンガー２１０、２２０の最上面の上のかつそれに沿った蒸着又はスパッタリングによって堆積された金属を含むことができる。
別の例では、第１の導電層２６０及び第２の導電層２８０はポリシリコン相互接続（たとえば高濃度ドープされたポリシリコン層）を含む。
【００５１】
いくつかの実施形態では、複数の第１のフィンガー２１０及び複数の第２のフィンガー２２０の一方又は両方の個々のフィンガーは、三角形及び台形のうちの一方の断面形状を有している。
たとえば、図２Ａは、台形の断面形状を有するそれぞれの複数の第１のフィンガー２１０及び第２のフィンガー２２０のうちの第１のフィンガー２１０及び第２のフィンガー２２０を示す。
図３は、三角形の断面形状を有するそれぞれの複数の第１のフィンガー２１０及び第２のフィンガー２２０のうちの第１のフィンガー２１０及び第２のフィンガー２２０を示す。
それぞれのフィンガー２１０、２２０の三角形断面形状及び台形断面形状は、垂直軸（図示せず）に対してそれぞれの側壁２１２、２２２角度を有している。
ここでは、側壁角度は、図１において側壁角度θに関して例示したように、トレンチ２３０の中心から離れる方向に測定されかつ定義される。
いくつかの実施形態では、側壁角度は約５度を上回る。
いくつかの実施形態では、側壁角度は４５度以下である。
【００５２】
図４は、本発明の一実施形態によるナノワイヤベースのフォトダイオードを作製する方法３００のフローチャートを示す。
ナノワイヤベースのフォトダイオードを作製する方法３００は、絶縁基板を提供すること（３１０）を含む。
たとえば、絶縁基板は、絶縁層を有する基板（たとえばＳＯＩ基板）であり得る。
ナノワイヤベースのフォトダイオードを作製する方法３００は、絶縁基板の上にｐ型半導体を含む第１のスラブとｎ型半導体を含む第２のスラブとを形成すること３２０をさらに含む。
形成するとき（３２０）、第２のスラブはトレンチによって第１のスラブから間隔を空けて配置される。
さらに、トレンチは、絶縁基板から離れているトレンチの最上部の方が、絶縁基板に隣接しているトレンチの底部より幅が広い。
たとえば、トレンチによって間隔が空けられる第１のスラブ及び第２のスラブは、図２Ａ、図２Ｂ及び図３のうちの１つ又は複数に示すように、かつ、くし形ｐ−ｉ−ｎフォトダイオード２００に関して上述したように、トレンチ２３０によって間隔が空けられる第１のフィンガー２１０及び第２のフィンガー２２０と実質的に同様であり得る。
【００５３】
ナノワイヤベースのフォトダイオードを作製する方法３００は、トレンチを横切ってナノワイヤを接続すること（３３０）をさらに含む。
特に、ナノワイヤを、半導体接合部が形成されるように、第１のスラブの側壁から第２のスラブの対向する側壁まで接続する（３３０）。
ナノワイヤは、ｉ型半導体を含む。
ナノワイヤを接続すること（３３０）により、ｐ−ｉ−ｎフォトダイオードが提供される。
いくつかの実施形態では、ｐ型半導体及びｎ型半導体の一方又は両方は単結晶である。
【００５４】
いくつかの実施形態では、第１のスラブ及び第２のスラブを形成すること（３２０）は、絶縁基板上に単結晶半導体を堆積させることを含む。
第１のスラブ及び第２のスラブを形成すること（３２０）は、単結晶半導体をエッチングすることにより、トレンチによって分離された第１のスラブ及び第２のスラブを画定することをさらに含む。
いくつかの実施形態では、エッチングにより、垂直軸に対して傾斜角θを有する、第１のスラブ及び第２のスラブの一方又は両方の側壁がもたらされる。
傾斜角θは、概してトレンチの中心からである。
いくつかの実施形態では、傾斜角θは約５度を上回るが４５度以下である。
いくつかの実施形態では、傾斜角θは約３０度を下回る。
いくつかの実施形態では、傾斜角θは約１０度を上回る。
【００５５】
たとえば、ＩｎＰ又はＧａＡｓ等の半絶縁性単結晶基板を、第１のくし形フィンガーのセットに対応する開口部を有する誘電体マスクを用いてマスクしてもよい（たとえば、ＧａＡｓ基板で開始した場合はｐ型ＡｌＧａＡｓ）。
マスキングは、たとえば標準フォトリソグラフィプロセスによって画定される開口部を有することができる。
ドライエッチング又はウェットエッチングのいずれかを採用して開口部を作成することができる。
誘電体マスクは、たとえば窒化ケイ素又は二酸化ケイ素であり得る。
そして、マスクされた基板を、有機金属気相エピタキシャル（ＯＭＶＰＥ）反応器に配置して、マスクの開口部においてｐ型ＡｌＧａＡｓフィンガーを選択的に成長させる。
基板上に第１のくし形フィンガー（すなわち、ｐ型ＡｌＧａＡｓフィンガー）が成長すると、新たな、ずれた位置でプロセスを繰り返すことにより、ｎ型ＡｌＧａＡｓ成長によりＯＭＶＰＥ反応器を用いてｎ型ＡｌＧａＡｓくし形フィンガーを形成する。
ナノワイヤは、たとえばフィンガーのバンドギャップより小さいバンドギャップを有するＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰであり得る。
フィンガーは、入射光に対して透過的である必要はない。
場合によっては、透過的なフィンガーを使用しないことにより、フィンガー内で発生したキャリアが強磁場領域、すなわちナノワイヤのｉ型半導体内に拡散することに起因する低速な応答を最小限にすることができる。
【００５６】
いくつかの実施形態では、ナノワイヤを、トレンチを横切って第１のスラブ及び第２のスラブに接続すること（３３０）は、ナノワイヤ成長に関して上述した方法のうちの任意のものを用いてナノワイヤをｉｎ  ｓｉｔｕで成長させることを含む。
いくつかの実施形態では、ナノワイヤは、フォトダイオード１００、２００に関して上述したナノワイヤ１４０、２４０の実施形態のうちの任意のものと同様である。
【００５７】
いくつかの実施形態では、ナノワイヤベースのフォトダイオードを作製する方法３００は、第１のスラブに電気接点を形成し第２のスラブに電気接点を形成することをさらに含む。
電気接点は、半導体接合部で生成された光電流がナノワイヤベースのフォトダイオードから出るための経路を提供する。
電気接点を、第１のスラブ及び第２のスラブのそれぞれの最上面に、たとえば、金属のスパッタリング若しくは蒸着、又は高濃度ドープポリシリコンの堆積により形成することができる。
いくつかの実施形態では、電気接点は、くし形フォトダイオード２００に関して上述した、第１の導電層２６０及び第２の導電層２８０を含む第１の導電層及び第２の導電層と同様である。
【００５８】
このように、ナノワイヤベースのフォトダイオード、くし形ｐ−ｉ−ｎフォトダイオード、及びフォトダイオードのｉ領域にｉ型半導体ナノワイヤを使用してナノワイヤベースのフォトダイオードを作製する方法の実施形態について説明した。
上述した実施形態は、本発明の原理を表す多くの特定の実施形態のうちのいくつかを単に例示するものであることが理解されるべきである。
明らかに、当業者は、以下の特許請求の範囲によって定義される本発明の範囲から逸脱することなく、他の多数の構成を容易に考案することができる。
【図１】
2011520258.tif 000003
【図２Ａ】
2011520258.tif 000004
【図２Ｂ】
2011520258.tif 000005
【図３】
2011520258.tif 000006
【図４】
2011520258.tif 000007
【国際調査報告】
2011520258.tif 000008
2011520258.tif 000009
2011520258.tif 000010