(57)【要約】  スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルアレイのための容量ローディングが減少されたパッドが提供される。パッドは、複数の穴形状の下部金属層、および複数の穴形状の下部金属層の最上層上に形成された平面の上部金属層を含んでいる。【選択図】図５
2011523781.tif 000002
【特許請求の範囲】
【請求項１】
スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセル用のロウローディングパッドであって、 
複数の穴形状の下部金属層と、
前記複数の穴形状の下部金属層の最上層上に形成された上部金属層と、
を具備するロウローディングパッド。
【請求項２】
前記複数の穴形状の下部金属層のうちの２つを接続するビア相互接続をさらに具備し、
前記ビア相互接続は、前記パッドの周囲に沿って配置される、請求項１のロウローディングパッド。
【請求項３】
前記複数の穴形状の下部金属層の前記最上層および前記上部金属層を接続するビア相互接続をさらに具備する、請求項１のロウローディングパッド。
【請求項４】
前記複数の穴形状の下部金属層のうちの２つを接続する複数のビア相互接続をさらに具備し、
前記複数のビア相互接続は、前記パッドの周囲を囲むように配置される、請求項１のロウローディングパッド。
【請求項５】
前記複数の穴形状の下部金属層の前記最上層および前記上部金属層を接続する複数のビア相互接続をさらに具備する、請求項１のロウローディングパッド。
【請求項６】
前記上部金属層の上方に形成されたアルミニウム層をさらに具備する、請求項１のロウローディングパッド。
【請求項７】
前記上部金属層の上方に形成されたアルミニウム層をさらに具備し、
前記上部金属層は、固体層である、請求項１のロウローディングパッド。
【請求項８】
前記複数の穴形状の下部金属層の容量は、前記上部金属層の容量未満である、請求項１のロウローディングパッド。
【請求項９】
前記複数の穴形状の下部金属層の周囲は、前記上部金属層の周囲に実質的に対応する、請求項１のロウローディングパッド。
【請求項１０】
前記アルミニウム層の周囲は、前記上部金属層の周囲に実質的に対応する、請求項１のロウローディングパッド。
【請求項１１】
スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセル用のロウローディングパッドであって、
複数の下部金属層と、
前記複数の下部金属層の最上層上に形成された平面の上部金属層と、
を具備し、
前記複数の下部金属層のうちの１つは、穴形状の金属層である、ロウローディングパッド。
【請求項１２】
前記複数の下部金属層の各々は、穴形状の金属層である、請求項１１のロウローディングパッド。
【請求項１３】
ロウローディングパッドを具備し、
前記ロウローディングパッドは、
複数の下部金属層と、
前記複数の下部金属層の最上層上に形成された平面の上部金属層と、
を含み、
前記複数の下部金属層のうちの１つは、穴形状の金属層である、スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセル。
【請求項１４】
前記複数の下部金属層の各々は、穴形状の金属層である、請求項１３のＳＴＴ−ＭＲＡＭビットセル。
【請求項１５】
前記ロウローディングパッドは、前記平面の上部金属層の上方に形成されたアルミニウム層をさらに含む、請求項１３のＳＴＴ−ＭＲＡＭビットセル。 
【請求項１６】
前記ロウローディングパッドは、前記平面の上部金属層の上方に形成されたアルミニウム層をさらに含み、
前記平面の上部金属層は、固体層である、請求項１３のＳＴＴ−ＭＲＡＭビットセル。
【請求項１７】
前記複数の下部金属層の容量は、前記平面の上部金属層の容量未満である、請求項１３のＳＴＴ−ＭＲＡＭビットセル。
【請求項１８】
前記複数の下部金属層の周囲は、前記平面の上部金属層の周囲に実質的に対応する、請求項１３のＳＴＴ−ＭＲＡＭビットセル。
【請求項１９】
前記アルミニウム層の周囲は、前記平面の上部金属層の周囲に実質的に対応する、請求項１５のＳＴＴ−ＭＲＡＭビットセル。
【請求項２０】
前記ロウローディングパッドは、前記複数の下部金属層のうちの２つを接続するビア相互接続をさらに含み、
前記ビア相互接続は、前記パッドの周囲に沿って配置される、請求項１３のＳＴＴ−ＭＲＡＭビットセル。
【請求項２１】
前記ロウローディングパッドは、前記複数の下部金属層の前記最上層および前記平面の上部金属層を接続するビア相互接続をさらに含む、請求項１３のＳＴＴ−ＭＲＡＭビットセル。
【請求項２２】
前記ロウローディングパッドは、前記複数の下部金属層のうちの２つを接続する複数のビア相互接続をさらに含み、
前記複数のビア相互接続は、前記パッドの周囲を囲むように配置される、請求項１３のＳＴＴ−ＭＲＡＭビットセル。
【請求項２３】
前記ロウローディングパッドは、前記複数の下部金属層の前記最上層および前記平面の上部金属層を接続する複数のビア相互接続をさらに含む、請求項１３のＳＴＴ−ＭＲＡＭビットセル。
【請求項２４】
複数の下部金属層を形成することと、
前記複数の下部金属層の最上層上に平面の上部金属層を形成することと、
を具備し、
前記複数の下部金属層のうちの１つは、穴形状の金属層である、スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセル用のロウローディングパッドを形成する方法。
【発明の詳細な説明】
【開示の分野】
【０００１】
発明の典型的な実施形態は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）ビットセルのためのロウローディングパッドの構造設計を対象にする。特に、発明の実施形態は、スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルのためのロウローディングパッドの構造設計と関係がある。
【背景】
【０００２】
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）は、磁気素子を使用する不揮発性メモリ技術である。例えば、スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）は、電子が薄膜（スピンフィルタ）を通り抜けると同時にスピン分極化する電子を使用する。ＳＴＴ−ＭＲＡＭは、スピントランスファトルクＲＡＭ（ＳＴＴ−ＲＡＭ）、スピントルクトランスファ磁化スイッチングＲＡＭ（スピンＲＡＭ）、スピンモーメントトランスファ（ＳＭＴ−ＲＡＭ）としても知られている。
【０００３】
図１を参照して、従来のＳＴＴ−ＭＲＡＭセル１００のダイヤグラムが例証される。ＳＴＴ−ＭＲＡＭビットセル１００は、磁気トンネル接合（ＭＴＪ）記憶素子１０５、トランジスタ１１０、ビット線１２０およびワード線１３０を含んでいる。ＭＴＪ記憶素子は、例えば、図１の中で例証されるように、絶縁（トンネル障壁）層によって分離され、個々が磁界を保持することができる、固定層および自由層から形成される。ＳＴＴ−ＭＲＡＭビットセル１００は、さらにソース線１４０、センス増幅器１５０、読み出し／書き込み回路１６０およびビット線参照１７０を含んでいる。当業者は、動作を理解するだろう。メモリセル１００の構造は、技術で知られている。追加の詳細は、例えば、M. Hosomi, et al., A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM, proceedings of IEDM conference (2005) で提供され、その全体は参照によってここに組み込まれる。
【０００４】
慣例通りに、パッドは、例えば、トランジスタ１１０の下部部分にＳＴＴ−ＭＲＡＭセル１００のソース線１４０を接続するまたはワード線１３０にトランジスタ１１０を接続するなどに使用される。従来のパッド設計は、交互層が互いに垂直に走るスロット設計のような大きな金属グリッド層（アレイ）またはパッドエリア全体をカバーする大きな金属板（例えば、フル金属板）を使用する。従来のパッド設計は、典型的には大量の金属を含んでいる。それは、プローブするパッドから大きな容量をもたらす。そのような大量の寄生容量がある従来のパッドは、特に短パルス信号または高周波信号のための信号ひずみおよび／または信号消滅を引き起こす可能性がある。
【概要】
【０００５】
発明の典型的な実施形態は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）ビットセル用のロウローディングパッドの構造設計を対象にする。特に、発明の実施形態は、スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセル用のロウローディングパッドの構造設計と関係がある。
【０００６】
本発明の実施形態は、減少された寄生容量特性を備えたパッド設計を対象にする。例えば、パッド設計の実施形態は、例えばＳＴＴ−ＭＲＡＭビットセルのパッドの下部金属層の１つ以上の実効面積を縮小するために、下部金属層（例えば、金属層Ｍ１−Ｍ６）の１つ以上の一部（例えば、マジョリティ）を除去することによって、パッドの金属層からの容量を減少する。特に、パッド設計の実施形態は、例えばＳＴＴ−ＭＲＡＭビットセルのパッドの下部金属層の１つ以上の実効面積を縮小するために、下部金属層（例えば、金属層Ｍ１−Ｍ６）の１つ以上の中心または中央部を削除することによって、パッドの金属層からの容量を減少する。下部金属層の端または周辺部を維持することによって（つまり、穴形状の下部金属層の形成によって）、新規なパッド設計は、パッドの周囲を囲むようなどんな位置でもワイヤボンディングを可能にする。
【０００７】
したがって、パッドの抵抗を減少しながら、パッドからの容量がさらに減少されるように、少なくとも１つの実施形態は、下部金属層の実効面積を縮小することができる。典型的な実施形態は、特に短パルス信号または高周波信号のための、信号ひずみおよび／または信号消滅の発生を減少または除去することができる。
【０００８】
例えば、典型的な実施形態は、スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセル用のロウローディングパッドを対象にする。ロウローディングパッドは、複数の穴形状の下部金属層と、複数の穴形状の下部金属層の最上層上に形成された上部金属層と、を含んでいる。
【０００９】
別の実施形態では、スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセル用のロウローディングパッドは、複数の下部金属層と、複数の下部金属層の最上層上に形成された平面の上部金属層と、を含んでいる。複数の下部金属層のうちの１つは、穴形状の金属層である。
【００１０】
さらに別の実施形態では、スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルは、ロウローディングパッドを含んでいる。ロウローディングパッドは、複数の下部金属層と、複数の下部金属層の最上層上に形成された平面の上部金属層と、を含んでいる。複数の下部金属層のうちの１つは、穴形状の金属層である。
【００１１】
別の典型的な実施形態は、スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセル用のロウローディングパッドを形成する方法を対象にする。方法は、複数の下部金属層を形成することと、複数の下部金属層の最上層上に平面の上部金属層を形成することと、を含んでいる。複数の下部金属層のうちの１つは、穴形状の金属層である。
【図面の簡単な説明】
【００１２】
添付の図面は、発明の実施形態の記述を補助するために示され、単に実施形態の実例のために提供され、それについて限定しない。
【図１】図１は、従来のスピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）セルを例証する。
【図２】図２は、実施形態によるパッドの側面図である。
【図３】図３は、実施形態によるパッドの穴形状の下部金属層のトップダウン図である。
【図４】図４は、実施形態によるパッドの上部金属層および穴形状の下部金属層のトップダウン図である。
【図５】図５は、実施形態によるパッドの分解組み立てされた透視図である。
【図６】図６は、実施形態によるパッドの別の分解組み立てされた透視図である。
【図７】図７は、実施形態によるパッドの穴形状の下部金属層のトップダウン図のスクリーン図である。
【図８】図８は、実施形態によるパッドの上部金属層および穴形状の下部金属層のトップダウン図のスクリーン図である。
【詳細な説明】
【００１３】
発明の態様は、発明の特定の実施形態を対象にした、次の記述および関連する図面に開示される。代わりの実施形態は、発明の範囲から逸脱することなく、考案されてもよい。さらに、発明のよく知られた素子は、詳細に記述されないだろう、または、発明の関連する詳細を不明瞭にしないように省略されるだろう。
【００１４】
「典型的な（exemplary）」および／または「例（example）」という用語は、「例（example）、事例（instance）または実例（illustration）として機能する」ことを意味するように、ここに使用される。「典型的な」および／または「例」とここに記載された任意の実施形態は、他の実施形態よりも好まれるまたは有利であると、必ずしも解釈されない。同様に、「発明の実施形態」の用語は、発明のすべての実施形態が、議論された特徴、利点または動作モードを含むことを必要としない。さらに、「の上に（on）」（例えば、「の上に」マウントされたなどの場合）および「実質的に（substantially）」のような、ある用語は、ここに広い方法で使用される。例えば、「の上に」の用語は、例えば、素子または層が、別の素子または層上に直接あることを含む、あるいは、素子／層間の介在層を含むことができるように意図される。 
図２−８に関して、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）ビットセルのためのロウローディングパッド、特にスピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルのためのロウローディングパッドの構造設計の典型的な実施形態が、今記述されるだろう。
【００１５】
図２に関して、パッド１００の実施形態は、複数の下部金属層（例えば、金属層Ｍ１−Ｍ６）および上部金属層（例えば、金属層Ｍ７）を含むことができる。別の実施形態では、アルミニウム（Ａｌ）層３０のような付加金属層は、上部金属層２０上に形成することができる。この実施形態では、上部金属層２０は、アルミニウム層３０に接続性を提供する。
【００１６】
発明の実施形態では、パッド１００の容量は、パッド１００の下部金属層１０の１つ以上の実効面積を縮小するために、下部金属層１０の１つ以上（例えば、金属層Ｍ１−Ｍ６の１つ以上）の一部（例えば、マジョリティ）の削除またはエッチングにより減少することができる。
【００１７】
図３は、パッド１００の穴形状の下部金属層１０の実施形態を示す。穴形状の下部金属層１０は、例えば、ＳＴＴ−ＭＲＡＭビットセルのパッド１００の下部金属層Ｍ１−Ｍ６の１つ以上を形成することができる。技術における通常の熟練者のうちの１人は、様々な従来の技術によって下部金属層１０を穴形状に形成することができることを認識するだろう。実施形態は、穴形状の層を形成するために下部金属層１０をエッチングまたは削除することに限定されない。
【００１８】
図３では、下部金属層１０（例えば、金属層Ｍ１−Ｍ６の１つ以上）は、幅Ｘおよび厚さｔを備えた正方形として例証される。例えば、典型的な下部金属層１０は、厚さｔ＝１０μｍを備えて、９０μｍ×９０μｍにすることができる。しかしながら、下部金属層１０の幅Ｘおよび／または厚さｔは、より小さいまたはより大きくすることができる。例えば、パッド１００を設計する際に、下部金属層１０の１つ以上の厚さｔは、さらに抵抗を減少しながら、パッド１００の容量が減少するように選択することができる。さらに、パッドは、長方形（例えば、正方形）にすることができる。
【００１９】
図４は、実施形態によるパッド１００の穴形状の下部金属層１０の上方（over）に形成された、上部金属層２０のトップダウン図である。
【００２０】
図５は、下部金属層１０（例えば、Ｍ１−Ｍ６）の上方に形成された上部金属層２０（例えば、金属層Ｍ７）を含むパッド１００の実施形態の分解組み立てされた透視図である。上部金属層２０は、例えば、パッド１００へワイヤボンディングすることを助けるためのプレート金属である。したがって、パッド１００の寄生容量は、上部金属層の次（上部から２番目）に至るまで、下部金属層１０（例えば、金属層Ｍ１−Ｍ６）の１つ以上の一部の削除により、減少することができる。例えば、図５の中で示される実施形態では、下部金属層１０（例えば、金属層Ｍ１−Ｍ６）の各々の中心または中央部は、パッド１００の下部金属層１０の実効面積を縮小するために削除される。下部金属層１０の端または穴形状の部分を維持することによって、新規なパッド１００は、パッド１００の周囲を囲むようなどんな位置でもワイヤボンディングを可能にする。
【００２１】
技術における通常の熟練者のうちの１人は、下部金属層１０の全部未満の部分を削除することができることを認識するだろう。さらに、下部金属層１０の個々から除去された金属の量は、層と層で異なることができる、または、層と層で異なる位置を除去することができる。
【００２２】
図６は、下部金属層１０（例えば、Ｍ１−Ｍ６）の上方に形成される、上部金属層２０（例えば、金属層Ｍ７）およびアルミニウム（Ａｌ）層３０を含むパッド１００の実施形態を例証する。上部金属層２０は、アルミニウム層３０に接続性を提供する。したがって、上部金属層２０は、穴形状の代わりに、プレート金属（例えば、平面形状）になるように形成される。アルミニウム層３０は、上部金属層２０の上方に形成される。アルミニウム層３０は、例えば、パッド１００へワイヤボンディングすることを助けるためのプレート金属である。
【００２３】
図２を再び参照して、別の実施形態によって、例えば、下部金属層１０（例えば、Ｍ１−Ｍ６）を互いに接続するために、または、最上部の下層金属層１０（例えば、Ｍ６）を上部金属層２０へ接続するために、１以上のビア相互接続４０が提供される。ビア相互接続４０は、図２で模範として示されるように、穴形状の金属層１０間の接続を提供するために、エッジビア相互接続になるように除去される。技術における通常の熟練者のうちの１人は、ビア相互接続４０が、穴形状の層の周りのどんな場所でも形成することができることを認識するだろう。各金属層の周囲を囲むそれぞれのビア相互接続４０の各々の場所は、層と層で同じまたは異なることが可能である。
【００２４】
図７は、実施形態によるパッドの穴形状の下部金属層のトップダウン図のスクリーン図である。図８は、実施形態によるパッドの上部金属層および穴形状の下部金属層のトップダウン図のスクリーン図である。
【００２５】
図７および８の中で示されたように、例において、ＳＴＴ−ＭＲＡＭビットセルのためのパッドは、１つ以上の穴形状の下部金属層、および下部金属層の上方に形成された上部金属層を含んでいる。
【００２６】
したがって、典型的な実施形態は、パッド１００の下部金属層１０の１つ以上の実効面積を縮小するために、下部金属層１０の１つ以上（例えば、金属層Ｍ１−Ｍ６の１つ以上）の一部（例えば、マジョリティ）の削除またはエッチングにより、例えばＳＴＴ−ＭＲＡＭビットセルのパッド１００の容量を減少することができる。パッド１００を設計する際に、下部金属層１０の１つ以上の厚さｔは、抵抗を最小化すると同時に、パッド１００の容量を減少するように選択することができる。典型的な実施形態は、特に短パルス信号または高周波信号のための、信号ひずみおよび／または信号消滅の発生を減少または除去することができる。
【００２７】
前述の開示は、発明の実例となる実施形態を示しているが、添付された請求項によって定義されるような発明の範囲から逸脱することなく、様々な変更および修正をここで行なうことができることは、注意されるべきである。ここに記述された発明の実施形態に従う方法請求項の機能、手段および／またはアクションは、任意の特定の手順で行なう必要はない。さらに、発明の素子は、単数で記述または要求されてもよいが、単数への制限が明白に述べられていない限り、複数は意図される。
【図１】
2011523781.tif 000003
【図２】
2011523781.tif 000004
【図３】
2011523781.tif 000005
【図４】
2011523781.tif 000006
【図５】
2011523781.tif 000007
【図６】
2011523781.tif 000008
【図７】
2011523781.tif 000009
【図８】
2011523781.tif 000010
【国際調査報告】
2011523781.tif 000011
2011523781.tif 000012