(57)【要約】  集積回路（ＩＣ）は、電源電圧表示などのＩＣの状態の表示に対応する第１のモードまたは第２のモードで動作するように、コンフィグレーション入力によって電気的に設定可能な出力駆動回路部を含み、第１のモードと第２のモードとは、異なる駆動特性を有する。改良形ＩＣの一部としてのコンフィグレーションインターフェイス回路部は、ＩＣの状態に関係なく駆動強度制御入力に基づいて第１のモードまたは第２のモードに出力駆動回路部の動作を設定するために、コンフィグレーション入力を選択的にオーバライドするようになっている。
2011508568.tif 000002
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）の状態の表示に対応する第１のモードまたは第２のモードで動作するように、コンフィグレーション入力によって電気的に設定可能な出力駆動回路部を含む前記改良形集積回路（ＩＣ）であって、前記第１の動作モードと前記第２の動作モードとは異なる駆動特性を有し、前記改良が、
前記集積回路（ＩＣ）の状態の表示に関係なく駆動強度制御入力に基づいて前記第１のモードまたは前記第２のモードに前記出力駆動回路部の動作を設定するために、前記コンフィグレーション入力を選択的にオーバライドするようになっている前記改良形集積回路（ＩＣ）の一部としてのコンフィグレーションインターフェイス回路部を含む改良形集積回路（ＩＣ）。
【請求項２】
請求項１記載の改良形集積回路（ＩＣ）において、
前記出力駆動回路部は、入力または出力（Ｉ／Ｏ）セルの一部である改良形集積回路（ＩＣ）。
【請求項３】
請求項１記載の改良形集積回路（ＩＣ）において、
前記集積回路（ＩＣ）の状態の表示は、前記第１のモードが第１の電源電圧表示に対応し、前記第２のモードが第２の電源電圧表示に対応するような、前記集積回路（ＩＣ）の電源電圧の表示であり、
前記コンフィグレーションインターフェイス回路部が、前記電源電圧表示が前記第１の電源電圧表示か前記第２の電源電圧表示かに関係なく、前記コンフィグレーション入力を選択的にオーバライドするようになっている改良形集積回路（ＩＣ）。
【請求項４】
請求項１記載の改良形集積回路（ＩＣ）において、
前記集積回路（ＩＣ）の状態の表示は、前記第１のモードが第１の温度表示に対応し、前記第２のモードが第２の温度表示に対応するような、前記集積回路（ＩＣ）の温度の表示であり、
前記コンフィグレーションインターフェイス回路部が、前記温度の表示が前記第１の温度表示か前記第２の温度表示かに関係なく、前記コンフィグレーション入力を選択的にオーバライドするようになっている改良形集積回路（ＩＣ）。
【請求項５】
請求項１記載の改良形集積回路（ＩＣ）において、
前記コンフィグレーションインターフェイス回路部が、少なくとも電源電圧決定回路の出力および前記駆動強度制御入力の中から前記コンフィグレーション入力の信号源を選択するように動作する改良形集積回路（ＩＣ）。
【請求項６】
請求項１記載の改良形集積回路（ＩＣ）において、
前記コンフィグレーションインターフェイス回路部が、
前記出力駆動回路部の前記コンフィグレーション入力に電気的に接続される出力と、
少なくとも駆動強度制御入力、バイパス入力およびオーバライド入力と、を含み、
前記オーバライド入力がアサートされると、前記駆動強度制御入力が有効にされるとともに前記バイパス入力が無効にされ、
前記オーバライド入力がアサートされないと、前記駆動強度制御入力が無効にされるとともに前記バイパス入力が有効にされる改良形集積回路（ＩＣ）。
【請求項７】
請求項６記載の改良形集積回路（ＩＣ）において、
前記コンフィグレーションインターフェイス回路部が、第１および第２の入力とＭＵＸセレクト入力とを有する２×１マルチプレクサ回路を含み、前記第１および第２の入力が、それぞれ前記駆動強度制御入力および前記バイパス入力として設定され、前記ＭＵＸセレクト入力が、前記オーバライド入力として設定される改良形集積回路（ＩＣ）。
【請求項８】
請求項１記載の改良形集積回路（ＩＣ）において、
前記出力駆動回路部が、最小公称駆動強度と最大公称駆動強度とによって囲まれる範囲の一連の駆動強度の中から前記出力駆動回路部の駆動強度を選択することを容易にする基本駆動強度制御入力を含み、
前記駆動強度制御入力が、前記出力駆動回路部を前記範囲を超える駆動強度に設定することを容易にする改良形集積回路（ＩＣ）。
【請求項９】
最大駆動強度に設定される出力線を有する集積回路（ＩＣ）であって、
相対的に低い電源電圧に対応する第１のモードおよび相対的に高い電源電圧に対応する第２のモードであって、異なる駆動特性を有する前記第１のモードおよび前記第２のモードで動作するように、電圧制御コンフィグレーションノードによって選択的に設定可能な出力駆動回路部と、
前記ＩＣの電源電圧に基づいて前記第１のモードまたは前記第２のモードで動作させるために、前記電圧制御コンフィグレーションノードへの出力によって前記出力駆動回路部を選択的に設定する電圧制御回路と、
前記電圧制御コンフィグレーションノードに電気的に接続され、前記電圧制御コンフィグレーションノードへの前記電圧制御回路の出力に関係なく、前記第１のモードで動作するように前記出力駆動回路部を設定させるオーバライド回路と、
を備える集積回路（ＩＣ）。
【請求項１０】
請求項９記載の集積回路（ＩＣ）において、
前記出力駆動回路部は、入力または出力（Ｉ／Ｏ）セルの一部である集積回路（ＩＣ）。
【請求項１１】
請求項９記載の集積回路（ＩＣ）において、
前記電圧制御回路が、前記集積回路（ＩＣ）に存在する電源電圧を判断する電圧検知制御を含む集積回路（ＩＣ）。
【請求項１２】
請求項９記載の集積回路（ＩＣ）において、
前記オーバライド回路が、前記電圧制御回路に電気的に接続され、前記電圧制御回路が前記電圧制御コンフィグレーションノードを駆動できるようにするバイパスモードを容易にする集積回路（ＩＣ）。
【請求項１３】
最小駆動強度に設定される出力線を有する集積回路（ＩＣ）であって、
相対的に低い電源電圧に対応する第１のモードおよび相対的に高い電源電圧に対応する第２のモードであって、異なる駆動特性を有する前記第１のモードまたは前記第２のモードで動作するように、電圧制御コンフィグレーションノードによって選択的に設定可能な出力駆動回路部と、
前記集積回路（ＩＣ）の電源電圧に基づいて前記第１のモードおよび前記第２のモードで動作させるために、前記電圧制御コンフィグレーションノードへの出力によって前記出力駆動回路部を選択的に設定する電圧制御回路と、
前記電圧制御コンフィグレーションノードに電気的に接続され、前記電圧制御コンフィグレーションノードへの前記電圧制御回路の出力に関係なく、前記第２のモードで動作するように前記出力駆動回路部を設定させるオーバライド回路と、
を備える集積回路（ＩＣ）。
【請求項１４】
請求項１３記載の集積回路（ＩＣ）において、
前記出力駆動回路部は、入力または出力（Ｉ／Ｏ）セルの一部である集積回路（ＩＣ）。
【請求項１５】
請求項１３記載の集積回路（ＩＣ）において、
前記電圧制御回路が、前記集積回路（ＩＣ）に存在する電源電圧を判断する電圧検知制御を含む集積回路（ＩＣ）。
【請求項１６】
請求項１３記載の集積回路（ＩＣ）において、
前記オーバライド回路が、前記電圧制御回路に電気的に接続され、前記電圧制御回路が前記電圧制御コンフィグレーションノードを駆動できるようにするバイパスモードを容易にする集積回路（ＩＣ）。
【請求項１７】
第１の集積回路（ＩＣ）状態に対応する第１のモードおよび第２の集積回路（ＩＣ）状態に対応する第２のモードであって、異なる駆動特性を有する前記第１のモードおよび前記第２のモードで動作するように、電気的に設定可能な出力駆動回路部を有する集積回路（ＩＣ）において、前記出力駆動回路部の駆動強度を設定する方法であって、
前記集積回路（ＩＣ）が前記第１の集積回路（ＩＣ）状態にあるか前記第２の集積回路（ＩＣ）状態にあるかに関係なく、前記第１のモードまたは前記第２のモードで選択的に動作するように、前記出力駆動回路部を電気的に設定するステップであって、前記出力駆動回路部の所望の駆動強度に基づく電気的に設定するステップを含む方法。
【請求項１８】
請求項１７記載の方法において、
前記出力駆動回路部に専用駆動強度制御入力を提供するステップと、
前記専用駆動強度制御入力の状態に基づいて、最小公称駆動強度と最大公称駆動強度とによって囲まれる範囲の一連の駆動強度の中から選択される駆動強度で動作するように、前記出力駆動回路部を電気的に設定するステップと、をさらに含み、
前記第１のモードまたは前記第２のモードで選択的に動作するように前記出力駆動回路部を電気的に設定するステップが、前記範囲以外の駆動強度で動作するように前記出力駆動回路部を設定するステップを含む方法。
【請求項１９】
集積回路（ＩＣ）の状態に基づいて、第１のモードまたは第２のモードで動作するように、コンフィグレーション入力によって電気的に設定可能な出力駆動回路部を含む改良形集積回路（ＩＣ）であって、前記第１の動作モードと前記第２の動作モードとは異なる駆動特性を有し、前記改良が、
前記集積回路（ＩＣ）の状態に関係なく駆動強度制御入力に基づいて前記第１のモードまたは前記第２のモードに前記出力駆動回路部の動作を設定するために、前記コンフィグレーション入力を選択的にオーバライドする手段を含む改良形集積回路（ＩＣ）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、集積回路（ＩＣ）およびＩＣ設計に関し、さらに詳細には、予め設計されたプログラマブル出力セルを使用するＩＣに関する。
【背景技術】
【０００２】
特定用途向け集積回路（ＡＳＩＣ）などの集積回路の設計者は、顧客に製品を短期間で設計して納品するという市場圧力の高まりに直面している。ＩＣ製造者は、顧客要求に合わせてそのＩＣのあらゆるサブ回路を設計し、評価し、製造し、認定する時間的余裕がますますなくなっている。したがって、ＩＣ製造者は、サブ回路の設計およびレイアウトの第三者供給者に頼っている。一般に、このような第三者の回路を使用する権利は、そのサブ回路の知的財産権を第三者供給者からライセンス供与することよって獲得される。
第三者のＩＣサブ回路は、自社のカスタムサブ回路設計よりも多くの利点を提供する。例えば、ＩＣを外部回路に接続する機能を提供する入力または出力（Ｉ／Ｏ）セルは、一般に、業界標準（例えば、ＵＳＢ２．０、ＩＥＥＥ１３９４、ＩＥＥＥ８０２．３など）または顧客からの特定の性能要求などの特定の要求を満足する必要がある。ＩＣ製造者は、充分な製品化スピードでこのようなＩ／Ｏセルを開発する専門技術や機会を有していないこともある。実際、カスタマイズされたＩ／Ｏセルの開発には、多大なコスト、時間および労力が必要である。第三者のＩ／Ｏセルは、業界標準を満足するように、あるいは、顧客要求を含む仕様の範囲に従って機能するように、もう既に開発され、試験され、完全に認定されていることもある。
【０００３】
ＩＣ製造者は特定の性能要求を有しているという認識のもとに、Ｉ／Ｏセルの第三者供給者は、一般に、自社のＩ／Ｏセルについて所定のプログラム可能なあるいは他の調整可能な性能設定の限定セットを提供する。例えば、特定のＩ／Ｏセル設計は、動作電圧、駆動強度、スルーレートなどの所定の調整を含む。
ＩＣ設計者は、標準、または特定の第三者のＩ／Ｏセルによって提供される調整可能な範囲以外のＩ／Ｏセル性能を有するＩＣを納品しなければならないという課題に直面することもある。ＩＣ製造者が直面する１つの特殊な課題は、Ｉ／Ｏセルで使用可能な駆動強度の範囲を超えてもっと大きい駆動強度またはもっと小さい駆動強度を有するＩ／Ｏセルを提供することである。ＩＣ製造者が設定可能な駆動強度設定を有するＩ／Ｏセルの権利を有する場合でさえ、駆動強度設定の使用可能な範囲を超えて駆動強度を設定する必要性がなお存在することもある。大きい負荷を駆動する、あるいは厳しい信号タイミング要件を満足するにはもっと大きい駆動強度が必要なこともある。駆動回路の負荷のリアクタンスが急激な信号遷移によってリンギングなどの電圧オーバシュートまたはアンダシュートをもたらすような場合には、もっと小さい駆動強度が要求されることもある。
【０００４】
拡張された動作範囲要件を満足するようにＩ／Ｏセル設計を変更することは、実用的でないことも、あるいは、適用可能な知的財産権ライセンス契約のもとで禁止されていることもある。拡張された駆動強度範囲の必要性を満足するために異なる第三者のＩ／Ｏセルを選択することは、そのＩ／Ｏセルを使用する権利に対する追加ライセンスのコストを負う必要があることを伴う場合もある。
異なるＩ／Ｏセルを選択する負担を負うことなく、あるいは、出力回路自体の再設計を行うことなく、特定の出力回路の駆動強度設定の範囲を拡張するための解決策が必要である。
【発明の概要】
【０００５】
本発明の１つの態様は、ＩＣの状態の表示に対応する第１のモードまたは第２のモードで動作するように、コンフィグレーション入力によって電気的に設定可能な出力駆動回路部を含む改良形ＩＣを対象とする。第１のモードと第２のモードとは、異なる駆動特性を有する。様々な実施形態では、ＩＣの状態の表示は、電源電圧表示とすることができる。この改良は、ＩＣの状態の表示に関係なく駆動強度制御入力に基づいて第１のモードまたは第２のモードに出力駆動回路部の動作を設定するために、コンフィグレーション入力を選択的にオーバライドするようになっているコンフィグレーションインターフェイス回路部を含む。
【０００６】
本発明の態様は、３．３Ｖおよび１．８Ｖなどの複数の電圧で動作を選択的にサポートするＩＣの特定の第三者のまたは他の予め設計された出力駆動回路部またはＩ／Ｏセルにおいて、出力ドライバが一方の電圧または他方の電圧での動作に整合するように設定することも、出力ドライバの駆動特性に影響しやすいことを認めている。この傾向は、出力ドライバの駆動強度を設定する機構として、本発明の様々な実施形態で利用されている。この方法は、出力ドライバの駆動強度の調整をサポートする特定の出力駆動回路についても有用である。このような例の一部では、出力駆動強度の範囲を直接駆動強度調整で使用できる最大および最小駆動強度設定の範囲を超えて拡張することができる。
【０００７】
本発明の１つの態様による最大駆動強度に設定される出力線を有するＩＣは、相対的に低い電源電圧に対応する第１のモードおよび相対的に高い電源電圧に対応する第２のモードであって、異なる駆動特性を有する第１のモードまたは第２のモードで動作するように、電圧制御コンフィグレーションノードによって選択的に設定可能な出力駆動回路部を含む。電圧制御回路は、ＩＣの電源電圧に基づいて第１のモードまたは第２のモードで動作させるために、電圧制御コンフィグレーションノードへの出力によって出力駆動回路部を選択的に設定する。オーバライド回路は、電圧制御コンフィグレーションノードに電気的に接続され、電圧制御コンフィグレーションノードへの電圧制御回路の出力に関係なく第１のモードで動作するように出力駆動回路部を設定させる。
本発明のこの態様による最小駆動強度に設定される出力線を有するＩＣでは、オーバライド回路は、電圧制御コンフィグレーションノードへの電圧制御回路の出力に関係なく第２のモードで動作するように出力駆動回路部を設定させる。
【０００８】
本発明の別の態様は、第１のＩＣ状態に対応する第１のモードおよび第２のＩＣ状態に対応する第２のモードであって、異なる駆動特性を有する第１のモードおよび第２のモードで動作するように電気的に設定可能な出力駆動回路部を有するＩＣの出力駆動回路部の駆動強度を設定する方法を対象とする。この方法は、ＩＣが第１のＩＣ状態にあるか第２のＩＣ状態にあるかに関係なく、第１のモードまたは第２のモードで選択的に動作するように出力駆動回路部を電気的に設定するステップを含み、この電気的に設定するステップは、出力駆動回路部の所望の駆動強度に基づく。
【０００９】
本発明の実施形態は、この技術が適用される出力駆動回路またはＩ／Ｏセルの従来のコンフィグレーションで使用することができない駆動強度を達成しやすくする点で有利である。駆動回路自体を再設計するかあるいは置き換える必要がなく、駆動回路の改良品開発のための多大な時間および経費を節約し、第三者ライセンサからの駆動回路置き換えのための知的財産権ライセンスコストを節約しながら、このような拡張された駆動強度を使用できるようになる。他の数多くの利点は、以下の発明を実施するための形態から明白になる。
【００１０】
本発明は、本発明の様々な実施形態の以下の詳細な説明を添付の図面に関連させて検討することによって一層完全に理解できるはずである。本発明は、様々な修正品および代替形態を受け入れるものであるが、その詳細は、図面中の例として示され、詳細に説明される。しかし、当然のことながら、本発明を説明される特定の実施形態に限定するものではないことを意図している。それどころか、添付の特許請求の範囲によって定義される本発明の趣旨および範囲に含まれるすべての修正品、等価物および代替品を含有することを意図している。
【図面の簡単な説明】
【００１１】
【図１】本発明の態様による、入力または出力（Ｉ／Ｏ）セルと、Ｉ／Ｏセル制御インターフェイスとを含む例示的なＩＣ１００の一部を示すブロック図である。
【図２】図１のＩＣのＩ／Ｏセルの一実施形態による例示的な調整可能Ｉ／Ｏセルを示す図である。
【図３】本発明の一実施形態による、図２のＩ／Ｏセルとともに動作する例示的なＩ／Ｏセルインターフェイスを示す図である。
【図４】本発明の態様によって容易になる公称および拡張された出力駆動強度範囲を示す図である。
【発明を実施するための形態】
【００１２】
本発明の態様は、集積回路（ＩＣ）デバイスおよびその製造を対象とする。当業者であれば、本発明の態様は本願明細書に記載される例に限定されることなく幅広い種類のＩＣ技術に適用されることを理解すべきである。ＩＣ技術の例は、デジタルエレクトロニクス、アナログエレクトロニクスおよび混合信号技術、ならびに受動素子を含むハイブリッドデバイスを使用するＩＣを含む。ＩＣ技術は、例えば、シリコン、ガリウムヒ素などまたはその任意の組み合わせなどの任意の適切な半導体技術、および、例えば、ＣＭＯＳ、ＴＴＬ、ＥＣＬなどの任意の適切なデバイス技術に基づくことができる。ＩＣ製品は、メモリ（例えば、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ＥＥＰＲＯＭなど）、ロジックファミリ、プログラマブルロジック（例えば、ＰＡＬ、ＰＬＡ、ＦＰＧＡなど）、マイクロプロセッサ／マイクロコントローラ、増幅器または信号調整回路、フィルタ、インターフェイス回路、アナログ／デジタル、デジタル／アナログ、電源回路、高周波およびマイクロ波デバイス、特定用途向け集積回路（ＡＳＩＣ）、微小電気機械システム（ＭＥＭＳ：microelectromechanical systems）などのいかなる種類の機能も含むことができるがこれらに限定されない。
【００１３】
図１は、例示的なＩＣ１００の一部を示すブロック図である。ＩＣ１００は、上面に形成され、コアロジック１１０、入力または出力（Ｉ／Ｏ）セル１２０、Ｉ／Ｏセル制御インターフェイス１３０および電源および接地導体１４０を含む様々なサブ回路として配置される半導体デバイスおよび他の構造を有するダイ１０２を含む。電源および接地導体１４０は、電源１０４および接地１０６からダイ１０２上の回路への電源供給を容易にする。関連する実施形態（図示せず）では、ダイ１０２は、特定の電圧の電力を様々なサブ回路に供給することができる電力レギュレータ回路を含む。
ＩＣパッケージ１０３は、ダイ１０２を封入し、電源１０４、接地１０６に、さらにピン１１２を介してダイ１０２上の出力ノード１０８に電気的接続を提供する。出力ノード１０８は、対応するピン１１２を介してＩＣ１００の外部にある外部回路１１４に接続される。
【００１４】
コアロジック１１０から出力信号パス１１６によって運ばれる出力信号は、出力駆動回路部１２２を含むＩ／Ｏセル１２０を介して外部回路１１４と接続される。様々な実施形態では、Ｉ／Ｏセル１２０は、出力回路部に加えて入力回路部を含むことができる。さらに様々な実施形態では、Ｉ／Ｏセル１２０は、制御ビット１２４によって様々な所定の動作モードに従って動作するように設定可能とすることができる。出力駆動回路部１２２の様々な所定の動作モードの例として、様々な駆動強度設定、様々なスルーレート設定、様々な波形成形設定、様々な電源電圧に対して最適化される様々な動作モード、および様々なデバイス温度に対して最適化される様々な動作モード設定が挙げられるがこれらに限定されない。
【００１５】
Ｉ／Ｏセル制御インターフェイス１３０は、コアロジック１１０によって提供されるコンフィグレーション設定１３２に基づいて、またはＩ／Ｏセル制御インターフェイス１３０に格納される他のコンフィグレーション設定に基づいて、またはその他の設定に基づいて、制御ビット１２４によってＩ／Ｏセル１２０を設定する。関連する実施形態では、Ｉ／Ｏセル制御インターフェイス１３０は、コンフィグレーション設定の少なくとも一部を格納することもできる、ＲＯＭ、ＦＰＧＡ、ＥＥＰＲＯＭ、ヒューズまたはアンチヒューズなどのプログラマブル回路を含む。Ｉ／Ｏセル制御インターフェイス１３０は、ＩＣ１００に関連する状態および設定の様々な組み合わせに基づいて制御ビット１２４の値を定義する決定ロジックも含むことができる。様々な実施形態では、Ｉ／Ｏセル制御インターフェイス１３０は、単一のＩ／Ｏセルまたは関連するＩ／Ｏセルのグループにコンフィグレーション設定を提供することができる。
【００１６】
関連する実施形態では、Ｉ／Ｏセル制御インターフェイス１３０は、ＩＣ１００の特定の論理またはアナログ状態または他の状態を検知する回路に基づいて適切な制御ビット値を決定する。例えば、１つの例示的な実施形態では、Ｉ／Ｏセル制御インターフェイス１３０は、ダイ１０２上に存在する電源１０４または電圧レギュレータの出力の電圧を検知して、その電圧レベルに対応する動作モードで動作するようにＩ／Ｏセル１２０を設定する。別の例示的な実施形態では、Ｉ／Ｏセル制御インターフェイス１３０は、温度検知デバイスを含み、温度検知デバイスによって提供される温度の表示に基づいて特定のモードで動作するようにＩ／Ｏセル１２０を設定する。Ｉ／Ｏセル１２０のコンフィグレーションがＩ／Ｏセル制御インターフェイス１３０によって設定されてもよいＩＣ１００の状態の別の例は、外部回路１１４などの外部回路によって駆動される入力ノードの状態である。
【００１７】
図２は、さらに詳細に示されるＩ／Ｏセル１２０の実施形態である１つのＩ／Ｏセル２２０を示すブロック図である。Ｉ／Ｏセル２２０は、出力信号パス１１６を介して供給される信号をその入力Ｉとして受け取り、Ｉ／Ｏピン１１２に接続される結合形入出力ノード２０８を駆動する出力駆動回路部２２２を含む。Ｉ／Ｏセル２２０は、結合形入出力ノード２０８の信号をその入力として受け取り、コアロジック１１０からの入力信号パス２１８（図１には示されていない）を介してコアロジック１１０に接続されるバッファリングされた出力Ｏを生成する入力受信回路部２２４をさらに含む。
【００１８】
出力駆動回路部２２２と入力受信回路部２２４とは、ともにそれぞれの動作モードを設定するのに使用される制御入力を有する。入力受信回路部２２４は、入力でシュミットトリガ回路を有効／無効にする制御ビットＳＭＴを有する。制御ビットＩＥ＿Ｎは、バッファリングされた出力Ｏをハイ状態またはロー状態に駆動することによって入力受信回路部２２４を有効または無効にする。コンフィグレーションビットＰＵおよびＰＤは、それぞれ結合形入出力ノード２０８のプルアップ負荷およびプルダウン負荷を有効または無効にする。
【００１９】
以下の表１に示されるように、出力駆動回路部２２２は、出力駆動回路部２２２を有効にしたり、あるいは出力駆動回路部２２２の出力を高インピーダンス状態Ｚに設定したりするイネーブル制御ビットＥを含む。
2011508568.tif 000003
【００２０】
以下の表２に示されるように、制御ビットＥ８およびＥ４は、出力駆動回路部２２２の出力駆動強度を制御する。
2011508568.tif 000004
【００２１】
以下の表３に示されるように、制御ビットＳＲは、高速スルーレート（急速エッジ遷移）か、低速スルーレートかを選択する。
2011508568.tif 000005
【００２２】
制御ビットＬＶは、３．３Ｖ電源または１．８Ｖ電源用に設計される動作モードを選択する。制御ビットＬＶによって選択される動作モードは、電源電圧レベルに対応する表２に示される同じ出力駆動レベルを供給するように、出力駆動回路部２２２の異なる駆動特性を作り出す。例えば、１．８Ｖ動作モードでは、出力駆動回路部２２２は、３．３Ｖ動作モードよりも低い出力増幅段インピーダンスで動作される。一実施形態では、３．３Ｖ動作モードの場合よりも１．８Ｖ動作モードの場合のほうが並列駆動トランジスタを多く使用することでこれを達成してもよい。低い電圧動作モードに対応する大きい駆動強度能力を生成するために、他の多くの技術が利用されてもよい。例えば、一方の電源電圧モードの場合または他方の電源電圧モードの場合で、全く異なる一連の出力駆動トランジスタを使用してもよい。
2011508568.tif 000006
【００２３】
以下の表５に示されるように、ＷＳ＿ＤＩＳ制御ビットは、波形成形機能をオンまたはオフにする。波形成形機能は、エッジ遷移中の出力駆動強度をダイナミックに調整し、初期の高速なスイッチングおよび遷移の最後に近づくに連れて遅いスイッチングを提供して、出力駆動回路部の負荷が、オーバシュートやリンギングの効果を増大させるような特定の反応または伝達線路特性を有する状況でこのような効果を抑制する。
2011508568.tif 000007
【００２４】
図３は、Ｉ／Ｏセル制御インターフェイス１３０の一実施形態であるＩ／Ｏセル制御インターフェイス３３０を示す図である。Ｉ／Ｏセル制御インターフェイス３３０は、Ｉ／Ｏセル２２０のＬＶ制御ビットと接続している。電圧センササブ回路３４０は、電源１０４の電圧が３．３Ｖか１．８Ｖかを判断して、一方または他方の電圧を示すデジタル電圧表示３４２を出力する。従来、電圧センササブ回路３４０は、Ｉ／Ｏセル２２０の出力駆動回路部２２２へのＬＶ制御入力に直接供給している。しかし、この実施形態では、マルチプレクサ３５０が、ＬＶ制御入力にデジタル電圧表示３４２か（入力Ｓ1 選択時）、出力駆動強度ハイ／ロー駆動強度範囲制御信号３４６か（入力Ｓ2 選択時）のいずれかを選択的に接続する。ＭＵＸ制御入力Ｃに入る電圧モードオーバライド信号３４８は、入力Ｓ1 とＳ2 との間を選択する。出力ポートＤの選択されたＭＵＸ出力は、ＬＶ制御入力に供給する。
【００２５】
ハイ／ロー駆動強度範囲制御信号３４６および電圧モードオーバライド信号３４８は、コアロジック１１０から、プログラマブルレジスタまたは不揮発性メモリ回路から、外部信号源から、Ｉ／Ｏセル２２０を設定するための他の制御入力が供給される方法と同様に供給することができる。関連する実施形態では、出力駆動強度ハイ／ロー駆動強度範囲制御信号３４６および電圧モードオーバライド信号３４８の一方または両方は、様々な信号源から供給される。
【００２６】
以下の表６は、マルチプレクサ３５０への入力に基づいてＬＶ入力を制御するためのＩ／Ｏセルインターフェイス３３０の動作を示す。
2011508568.tif 000008
【００２７】
図４に示されるように、Ｉ／Ｏセル制御インターフェイス３３０によって、ＩＣ設計者は、特定の環境のもとでＩ／Ｏセル２２０の駆動強度設定の使用可能な範囲を調整することができる。公称駆動強度範囲４０２は、最大公称駆動強度４０２ａおよび最小公称駆動強度４０２ｂを含む、前述した表２に示されるような、通常で設定可能な駆動強度の範囲を示す。上昇した駆動強度範囲４０４は、公称駆動強度範囲４０２と重複してもよいが、特定の環境のもとで最大公称駆動強度４０２ａよりも大きい少なくとも１つの駆動強度設定を提供する。下降した駆動強度範囲４０６は、公称駆動強度範囲４０２か上昇した駆動強度範囲４０４のいずれかと重複してもよいが、特定の環境のもとで最小公称駆動強度４０２ｂよりも小さい少なくとも１つの駆動強度設定を提供する。
【００２８】
以下の表７は、出力駆動回路部２２２の出力駆動強度の範囲調整が使用できる場合の様々な環境を示す。実際の１．８Ｖ動作では、駆動強度調整の範囲を下降させることはできるが上昇させることはできないのに対して、３．３Ｖでの実際の動作では、駆動強度調整の範囲を上昇させることはできるが下降させることはできない。
2011508568.tif 000009
【００２９】
３．３ＶでＩ／Ｏセル２２０を動作させる場合に駆動強度範囲を上昇させるために、Ｉ／Ｏセル２２０は、１．８Ｖ電源に対応するモードで動作するように本質的に設定される。同様に、１．８ＶでＩ／Ｏセル２２０を動作させる場合に駆動強度範囲を下降させるために、Ｉ／Ｏセル２２０は、３．３Ｖ電源に対応するモードで動作するように本質的に設定される。
【００３０】
関連する実施形態では、制御ビットＥ８およびＥ４とともに、ハイ／ロー駆動強度範囲制御信号３４６および電圧モードオーバライド信号３４８は、３ビット以上を有する駆動強度信号制御ワードをその入力として受け取るロジック回路の出力によって供給される。例えば、上昇した駆動強度範囲４０４が最大公称駆動強度４０２ａを上回る２つの駆動強度設定を提供し、下降した駆動強度範囲４０６が最小公称駆動強度設定４０２ｂを下回る２つの小さい駆動強度設定を提供する状況では、ＩＣ１００の所与の実際の動作電圧に対して計８個の使用可能な駆動強度設定のうち、公称範囲４０２の範囲内に計６個の使用可能な駆動強度設定が存在する。一実施形態によるロジック回路は、８個の駆動強度設定まで表す３ビットの制御ワードを変換し、ハイ／ロー駆動強度範囲制御信号３４６、電圧モードオーバライド信号３４８ならびに制御ビットＥ８およびＥ４を様々な組み合わせで生成して、制御ワードによって表される駆動強度に対応する駆動強度設定を提供する。
【００３１】
別の実施形態では、制御ロジックは、ＷＳ＿ＤＩＳ波形成形制御とともに、以前の実施形態の駆動強度調整を含む設定の組み合わせを駆動強度制御ワードに合わせることができる。
前述した実施形態は、例示のためであり限定するものではないものとする。追加の実施形態は、特許請求の範囲内である。さらに、本発明の態様を特定の実施形態を参照しながら説明してきたが、本発明の趣旨および範囲から逸脱することなしに形状および細部に変更を加えることができることは当業者であれば認識するはずである。前述した文献を参照することによるいかなる組み込みも、本願明細書の明確な開示に反する主題については一切組み込まれないように限定される。前述した文献を参照することによるいかなる組み込みも、その文献に含まれる特許請求の範囲については一切参照することによって本願明細書に組み込まれないようにさらに限定される。前述した文献を参照することによるいかなる組み込みも、その文献で提供される定義については、本願明細書に明示的に含まれない限り、参照することによって本願明細書に一切組み込まれないようにさらに限定される。
【００３２】
本発明の特許請求の範囲を解釈する目的で、「のための手段」または「のためのステップ」という特定の用語が請求項に記載されていない限り、合衆国法典第３５巻第１１２条の第６パラグラフの規定は行使されるべきでないことが明示的に意図される。
【図１】
2011508568.tif 000010
【図２】
2011508568.tif 000011
【図３】
2011508568.tif 000012
【図４】
2011508568.tif 000013
【手続補正書】
【提出日】平成22年10月19日(2010.10.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）であって、
駆動強度調整入力および前記駆動強度調整入力と異なる電源タイプの表示器入力を含む出力駆動回路部であって、
前記駆動強度調整入力が、所定の一連の出力駆動特性に対応する公称調整範囲内に前記出力駆動回路部の駆動強度を電気的に調整することを容易にし、
前記電源タイプの表示器入力が、集積回路（ＩＣ）に電力を供給するのに使用される電源タイプの表示を受け取るように構成され、前記出力駆動回路部が、前記電源タイプの表示が前記集積回路（ＩＣ）に電力を供給するのに使用される実際の電源タイプと一致する場合に、前記所定の一連の出力駆動特性で動作するように構成される出力駆動回路部と、
前記電源タイプの表示器入力に電気的に接続され、前記集積回路（ＩＣ）に電力を供給してもよい実際の電源タイプに関係なく前記電源タイプの表示器入力の設定値を維持するように構成され、したがって、前記出力駆動回路部を前記駆動強度調整入力によって調整可能に設定し、実際の電源タイプが、前記電源タイプの表示器入力の前記設定値に対応しない場合に、前記公称調整範囲に対応する前記一連の出力駆動特性の範囲を超える駆動強度特性を生成するオーバライド回路と、
を備える集積回路（ＩＣ）。
【請求項２】
請求項１記載の集積回路（ＩＣ）において、
前記出力駆動回路部は、入力または出力（Ｉ／Ｏ）セルの一部である集積回路（ＩＣ）。
【請求項３】
請求項２記載の集積回路（ＩＣ）において、
前記オーバライド回路は、前記Ｉ／Ｏセルの一部でない集積回路（ＩＣ）。
【請求項４】
請求項１〜３のいずれか記載の集積回路（ＩＣ）において、
前記オーバライド回路は、
前記出力駆動回路部の前記電源タイプの表示器入力に電気的に接続される出力と、
少なくとも駆動強度制御入力、バイパス入力およびオーバライド入力と、を含み、
前記オーバライド入力がアサートされると、前記駆動強度制御入力が有効にされるとともに前記バイパス入力が無効にされ、
前記オーバライド入力がアサートされないと、前記駆動強度制御入力が無効にされるとともに前記バイパス入力が有効にされる集積回路（ＩＣ）。
【請求項５】
請求項１〜４のいずれか記載の集積回路（ＩＣ）において、
前記集積回路（ＩＣ）に電力を供給する実際の電源タイプが、前記集積回路（ＩＣ）が動作する回路のハードウェア設定によって確定される集積回路（ＩＣ）。
【請求項６】
請求項１〜５のいずれか記載の集積回路（ＩＣ）において、
前記集積回路（ＩＣ）が、前記一連の出力駆動特性の上限よりも大きい駆動強度特性を提供するように構成され、前記オーバライド回路が、前記出力駆動回路が設計された最小電源電圧に対応する前記電源タイプの表示器入力の値を維持するように構成される集積回路（ＩＣ）。
【請求項７】
請求項１〜５のいずれか記載の集積回路（ＩＣ）において、
前記集積回路（ＩＣ）が、前記一連の出力駆動特性の下限よりも小さい駆動強度特性を提供するように構成され、前記オーバライド回路が、前記出力駆動回路が設計された最大電源電圧に対応する前記電源タイプの表示器入力の値を維持するように構成される集積回路（ＩＣ）。
【請求項８】
調整の範囲内に出力駆動回路部の駆動強度を電気的に調整することを容易にして、前記出力駆動回路部が設計された所定の一連の出力駆動強度特性を生成する駆動強度調整入力と、集積回路（ＩＣ）に電力を供給するのに使用される電源タイプの表示の入力を容易にする電源タイプの表示器入力と、を含む前記出力駆動回路部を有する前記集積回路（ＩＣ）において、前記出力駆動回路部の駆動強度を設定する方法であって、
前記集積回路（ＩＣ）に電力を供給するのに使用される実際の電源タイプに関係なく前記電源タイプの表示器入力を設定値に設定するステップを含む、前記出力駆動回路部が設計された前記出力駆動強度特性の範囲を超える新しい一連の駆動強度特性を生成するために、前記調整範囲の外側で動作するように前記出力駆動回路部を電気的に設定するステップであって、前記電気的に設定するステップが前記出力駆動回路部の所望の駆動強度に基づく、電気的に設定するステップを含む方法。
【請求項９】
請求項８記載の方法において、
前記電源タイプの表示器入力を設定値に設定するステップが、前記電源タイプの表示器入力を前記出力駆動回路部が設計された最小電源電圧を供給する電源のタイプを示すように設定するステップを含み、前記電源の設定が、前記出力駆動回路部の最大駆動強度である所望の駆動強度に対応する方法。
【請求項１０】
請求項８記載の方法において、
前記電源タイプの表示器入力を設定値に設定するステップが、前記電源タイプの表示器入力を前記出力駆動回路部が設計された最大電源電圧を供給する電源のタイプを示すように設定するステップを含み、前記電源の設定が、前記出力駆動回路部の最小駆動強度である所望の駆動強度に対応する方法。
【国際調査報告】
2011508568.tif 000014
2011508568.tif 000015