(57)【要約】論理モジュール（１０）内のアドレスバス（１４）を検査するための方法、論理モジュール（１０）、コンピュータプログラム、およびコンピュータプログラム製品が記載される。提示される方法においては、論理モジュール（１０）内に少なくとも１つのデータレジスタが設けられる。少なくとも１つのデータレジスタには、アドレス復号器（１８）により検出されるアドレスが書き込まれる。【選択図】図１
2011504579.tif 000002
【特許請求の範囲】
【請求項１】
論理モジュール（１０）内のアドレスバス（１４）を検査する方法であって、前記論理モジュール（１０）内には、少なくとも１つのデータレジスタ（２０）が設けられ、前記少なくとも１つのデータレジスタ（２０）には、前記アドレス復号器（１８）によりアクセスの際に検出される少なくとも１つのアドレスが書き込まれ、前記少なくとも１つのアドレスは、前記アドレスバス（１４）の機能を検査するために読み出し可能である、方法。
【請求項２】
前記データレジスタ（２０）は、次の読み出しアクセスの際に読み出される、請求項１に記載の方法。
【請求項３】
データバス（１６）はさらに、標準値を用いた、前記論理モジュール（１０）内の記憶箇所への書込みによって検査される、請求項１または請求項２に記載の方法。
【請求項４】
読み出しアクセスの際に実行される、請求項１〜請求項３のいずれか１項に記載の方法。
【請求項５】
書込みアクセスの際に実行される、請求項１〜請求項３のいずれか１項に記載の方法。
【請求項６】
導体経路の検査のために使用される、請求項１〜請求項５のいずれか１項に記載の方法。
【請求項７】
特に請求項１〜請求項６のいずれか１項に記載の方法を実行するための論理モジュールであって、少なくとも１つのデータレジスタ（２０）が設けられ、前記少なくとも１つのデータレジスタ（２０）には、前記アドレス復号器（１８）により検出される少なくとも１つのアドレスを書き込むことが可能であり、前記少なくとも１つのアドレスは、前記アドレスバス（１４）の機能の検査のために読み出すことが可能である、論理モジュール。
【請求項８】
特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）として形成される、請求項７に記載の論理モジュール。
【請求項９】
コンピュータまたは対応する演算ユニット、特に、請求項７に記載の論理モジュール（１０）においてコンピュータプログラムが実行される場合に、請求項１〜請求項６のいずれか１項に記載の方法の全工程を実行するための、プログラムコードを備えるコンピュータプログラム。
【請求項１０】
コンピュータまたは対応する演算ユニット、特に、請求項７に記載の論理モジュール（１０）においてコンピュータプログラムが実行される場合に、請求項１〜請求項６のいずれか１項に記載の方法の全工程を実行するための、コンピュータ読取り可能なデータ媒体に保存されたプログラムコードを備えるコンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理モジュール内のアドレスバスを検査する方法、このような論理モジュール、コンピュータプログラム、およびコンピュータプログラム製品に関する。
【背景技術】
【０００２】
例えば、特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）のような論理的電子モジュールにおいて、個々の構成要素間の通信のために、データ線またはバスが使用されている。典型的に、ＡＳＩＣでは、マイクロプロセッサまたはマイクロコントローラも、例えばメモリおよび複数の入出力装置のような複数の構成要素と接続され、本来のデータの伝送のためにデータバスが設けられる。個々の構成要素、またはメモリ内の記憶領域を駆動するために、メモリアドレスを伝送するアドレスバスが設けられる。必要なアドレス信号を生成するために、通常では、マイクロプロセッサに接続された構成要素をアドレス信号によって直接的に駆動し、または問合せすることが可能であるように、アドレス復号器が設けられている。
【０００３】
論理モジュールの個々の構成要素の機能を検査するために、特にアドレスバス検査が設けられ、その場合には、接続線の機能を検査するために、メモリ内の記憶域が書き込まれる。その際、全記憶箇所に値が書き込まれ、書き込まれた値全ての存在が検査される。従って、１ｋｂの記憶領域の場合には、１０２４個の数が書き込まれ、各個々の数字が検査される。１つの数字が無い場合、または複数の数字が無い場合には、アドレスバス接続に欠陥がある。
【０００４】
データバスを検査するために、通常では、複数の所定の値がデータレジスタに書き込まれ、これらがリードバックされることが構想される。機能が完全な際には、各値の書込みおよび読み出しが可能であり、１６ビット幅のこの場合には、これらは、６５５３５個の値である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＡＳＩＣ内のアドレスバスの機能および完全性（Ｉｎｔｅｇｒｉｔａｅｔ）を保証するために、類似した検査を実行する必要がある。ただしこの場合、ＡＳＩＣ内のレジスタの書込みによって望まない機能が起動される可能性があることに注意する必要がある。従って、検査アクセスの際には、ありそうもない反応、または法的に保護されない反応が引き起こされる可能性がある。
【課題を解決するための手段】
【０００６】
本発明に基づく方法は、論理モジュール内のアドレスバスを検査するために役立ち、論理モジュールには、少なくとも１つのデータレジスタが設けられ、少なくとも１つのデータレジスタには、アドレス復号器によりアクセスの際に検出される少なくとも１つのアドレスが伝送され、または書き込まれ、少なくとも１つのアドレスは、アドレスバスの機能を検査するために読み出し可能である。
【０００７】
その際、データレジスタに書き込まれたアドレスであって、アクセスの際にアドレス復号器により検出される当該アドレスが、次のアクセスにおいて、典型的に直ぐ後に続くアクセスの際に読み出される場合に提供される。読み出された値は、アドレス復号器が正しいアドレスを検出したか、または読み出したかどうかについての検査を可能にする。
【０００８】
データバスは、実施形態において、標準値を用いた、論理モジュール内の好ましくは危機的ではない記憶箇所への書込みによって検査される。
【０００９】
本方法は、特に、アクセスの際に検出されるアドレスの伝送は、読み出しアクセスまたは書込みアクセスの際に行なうことが可能である。
【００１０】
提示する方法を導体経路の検査の際に使用することが提供される。
【００１１】
本発明に基づく論理モジュールは、特に、上述の方法を実行するために構成され、さらに、少なくとも１つのデータレジスタを有する。少なくとも１つのデータレジスタには、アドレス復号器により検出されるアドレスを伝送し、または書込むことが可能であり、このアドレスは、アドレスバスの機能の検査のために読み出すことが可能である。
【００１２】
論理モジュールとして、例えば、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ、特定用途向け集積回路）が検討され、このＡＳＩＣが、例えばアクティブな走行制御（ＡＣＣ：ａｃｔｉｖｅ  ｃｒｕｉｓｅ  ｃｏｎｔｒｏｌ、アクティブ・クルーズ・コントロール）において、組み込まれたレーダ部を制御するために、どのように使用されるのかについて検討される。
【００１３】
本発明に基づくコンピュータプログラムは、当該コンピュータプログラムがコンピュータまたは対応する演算ユニット、特に、上述の形態の論理モジュールにおいて実行される場合に、上述の方法の全工程を実行するための、プログラムコードを含む。
【００１４】
本発明に基づくコンピュータプログラム製品は、コンピュータ読取り可能なデータ媒体に格納されているこのプログラムコードを含む。その際、データ媒体として、任意の内部記録媒体および外部記録媒体が検討される。
【００１５】
本発明は、少なくとも、その実施形態において、論理モジュール内のバス接続の非進入的な検査を可能にする。その際、非進入的とは、アドレスバスを検査するために、論理モジュール内にデータが書き込まれないことを意味する。検査を実行するために、論理モジュール内において、この場合ではＡＳＩＣ内において、最後に実行された書込みアクセスまたは読み出しアクセスのアドレスを含むデータレジスタ（ＰＲＥＶＩＯＵＳ＿ＡＤＤＲＥＳＳ）が組み込まれる。このことは、アドレス復号器により検出されたアドレスがデータレジスタに伝送され、または送信されることによって、達成される。データレジスタの内容は、次の読み出しアクセスの際に読み出すことが可能である。
【００１６】
各アドレスの読み出しによって、アドレス復号器が正しいアドレスを読み出したかどうかについて検証することが可能である。このことは、データレジスタＰＲＥＶＩＯＵＳ＿ＡＤＤＲＥＳＳの読み出しによって、読み出しの後に達成される。
【００１７】
従って、アドレスバスに設定される検査値が、データバスに「反映される」。データバスは、例えば、標準値を用いた、ＡＳＩＣ内の危機的ではない記憶箇所への書込みによって検査される。従って、アドレスバスの完全性が、データバスの完全性を介して証明される。
【００１８】
本発明の更なる利点および実施形態は、明細書の記載および添付の図面から明らかになろう。
【００１９】
先に挙げた特徴、および以下で解説する特徴は、示される各組み合わせにおいてのみならず、本発明の範囲を逸脱することなく、他の組み合わせにおいて、または単独で利用可能である。
【図面の簡単な説明】
【００２０】
本発明は、図面の実施形態を用いて示されており、以下では、図を参照して詳細に記載される。
【図１】本発明に基づく論理モジュールの可能な実施形態の図である。
【図２】本発明に基づく方法の原則を説明するための図１の論理モジュールを示す。
【図３】本発明に基づく方法の可能な実施形態のフローチャートを示す。
【発明を実施するための形態】
【００２１】
図１には、全体として符号５が付された基盤が図示されている。この基盤５は、ＡＳＩＣとして構成された論理モジュール１０、マイクロコントローラ１２、アドレスバス１４、データバス１６、アドレス復号器１８およびデータレジスタ２０を備えている。論理モジュール１０は、ＡＣＣ（アクティブ・クルーズ・コントロール、アクティブな走行制御）において、組み込まれたレーダ部を制御するために役立つ。
【００２２】
アドレスバス１８を介して、マイクロコントローラ１２は、特定の記憶領域に問合せることが可能であり、データ伝送はデータバス１６を介して行なわれる。
【００２３】
ここで、図２を用いて記載される方法を解説する。図２においても同様に、論理モジュール１０、マイクロコントローラ１２、アドレスバス１４、データバス１６、アドレス復号器１８およびデータレジスタ２０を備える基盤５が示されている。
【００２４】
論理モジュール１０内の構成要素または記憶領域への、マイクロコントローラ１２によるアクセスの際には、アドレス復号器１８は、検出されたアドレスを用いてアドレス信号を生成し、この検出されたアドレスを追加的にデータレジスタ２０へと伝送する。アドレス復号器１８が正しいアドレスを検出したか、または読み出したかどうかについて検証出来るように、このデータレジスタ２０がこの後で、例えば次の読み出しアクセスの際に読み出される。この方法で、アドレスバス１４に設定される検査値が、検査値の進路を示す矢印２２によって示されるように、データバス１６に反映される。検査によって、アドレスバス１４の機能を検査することが可能である。
【００２５】
データバス１６は、標準値を用いた、論理モジュール１０内の危機的ではない記憶箇所の書込みによって検査され、従って、アドレスバス１４の完全性は、データバス１６の完全性を介して証明することが可能である。
【００２６】
図３では、本発明に基づく方法の可能な実施がフローチャートで示されている。
【００２７】
第１ステップ３０では、演算ユニットの論理モジュールにおいて、論理モジュールのメモリの記憶領域へのアクセスが行なわれる。その際、駆動される記憶領域のアドレス指定が、アドレス復号器によって行なわれる。アドレス復号器は、次のステップ３２において、検出されたアドレスをデータレジスタに書き込む。ステップ３４における次の読み出しアクセスにおいて、このアドレスレジスタが読み出され、典型的にデータバスの検査の後に、アドレスバスの完全性が与えられているか（ブロック３６）、または与えられていないか（ブロック３８）について決定される。
【００２８】
従って、アドレスバスの完全性が、データバスの完全性を介して証明され、アドレスバスに設定される検査値が、データバスに反映される。
【００２９】
記載された方法が、特に例えばＡＳＩＣのような、論理モジュールにおいて提供され、論理モジュールにおいては、記憶域に書き込まれ書き込まれた値の存在が検査される従来のアドレスバス検査が、結果として望まない機能の起動に繋がる可能性がある。このことは、本発明に基づく非侵入的な検査方法において回避される。
【図１】
2011504579.tif 000003
【図２】
2011504579.tif 000004
【図３】
2011504579.tif 000005
【国際調査報告】
2011504579.tif 000006
2011504579.tif 000007
2011504579.tif 000008
2011504579.tif 000009