(57)【要約】  パターンを有する強誘電性重合体メモリ媒体の製造方法を開示する。本方法では、電極を基板上に形成し、強誘電性重合体の薄膜を電極上に形成し、この重合体の薄膜を型押し法でパターン化し配向させて複数のナノ構造物を形成する。また、基板上に積層された層間誘電体（ｉｎｔｅｒｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ：  ＩＬＤ）層にナノサイズのパターンを形成し、強誘電性重合体の薄膜をこのナノサイズのパターン内の該ＩＬＤ層の上に形成し、この重合体の薄膜を押圧法によってパターン化し配向させて複数のナノ構造物を形成する２つの方法も開示する。このパターン形成プロセスの後にアニーリングプロセスが実施され、これによって、特定の結晶の配向方向が促進されて、動作電圧が大幅に減少し、信号対雑音比が増加する。本発明は、このような型押し法によって配向させられた強誘電性重合体層を有するデバイス、および１０ＭＶ／ｍ以下の抗電界におけるこのようなデバイスの使用も、発明の範囲に包含する。
2011523783.tif 000002
【特許請求の範囲】
【請求項１】
非強誘電性基板（１０１、２０１、３０１、７０１、８０１）と、
第１の電極（１０２、７０２、８０２）と、
１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組とを備え、
該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の少なくとも２つの次元の寸法が平均で５ｎｍ〜１０００ｎｍであって、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる上記組が、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電性要素（１０４、２０４、３０４、７０４、８０４）からなる上記組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶ（２０４、３０４）の最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかであって、
上記組の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の鎖軸の平均の配向方向が、該基板（１０１、２０１、３０１、７０１、８０１）の表面にほぼ平行である、強誘電体有機メモリ装置。
【請求項２】
上記１つ以上の要素が、固定周期または可変周期のパターンを形成している、請求項１に記載の装置。
【請求項３】
上記装置の強誘電体のヒステリシスループが、抗電界が２０ＭＶ／ｍ以下、好ましくは１５ＭＶ／ｍ以下、もっとも好ましくは１０ＭＶ／ｍ以下であることを特徴とする、請求項１から２のいずれかに記載の装置。
【請求項４】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）は、それぞれの少なくとも２つの次元の寸法が５ｎｍ〜５００ｎｍである、請求項１から３のいずれかに記載の装置。
【請求項５】
上記少なくとも２つの次元の寸法のうちの一方が、上記高さまたは深さＶである、請求項１から４のいずれかに記載の装置。
【請求項６】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）が、半結晶性重合体または液晶性重合体を含有する、請求項１から５のいずれかに記載の装置。
【請求項７】
上記半結晶性重合体が、フッ化ビニリデンとトリフルオロエチレンとの共重合体を含有する、請求項６に記載の装置。
【請求項８】
上記共重合体が、２０ｍｏｌ％〜４０ｍｏｌ％のトリフルオロエチレンを含有する、請求項７に記載の装置。
【請求項９】
上記組のＦＴ−ＩＲ反射／吸収スペクトルにおける、Ｂ１吸収帯に対するＡ１吸収帯の比が２より大きく、好ましくは５より大きく、より好ましくは７より大きい、請求項７または８に記載の装置。
【請求項１０】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の双極子モーメントが、１μｓ以内に反転可能である、請求項１から９のいずれかに記載の装置。
【請求項１１】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）は、すべてがほぼ同じ寸法を有する、請求項１から１０のいずれかに記載の装置。
【請求項１２】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）は、それぞれが単結晶からなる、請求項１から１１のいずれかに記載の装置。
【請求項１３】
上記第１の電極（１０２、７０２）が、連続かつ均質な層を上記基板の上に形成する、請求項１から１２のいずれかに記載の装置。
【請求項１４】
誘電体層（１０３、８０３）をさらに備える、請求項１から１３のいずれかに記載の装置。
【請求項１５】
上記誘電体層は、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の穴を有する、請求項１４に記載の装置。
【請求項１６】
上記穴が、上記誘電体層の厚さ方向に貫通する、請求項１４または１５に記載の装置。
【請求項１７】
１つ以上のトランジスタをさらに備える、請求項１から１６のいずれかに記載の装置。
【請求項１８】
複数の装置を有するアレイを形成する、請求項１から１７のいずれかに記載の装置の集合物。
【請求項１９】
非強誘電性基板（１０１、２０１、３０１、７０１、８０１）を準備するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）に、導電性物質（１０２、７０２、８０２）を必要に応じて塗布するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）または該導電性材料（１０２、７０２、８０２）の上に、誘電体層（１０３、８０３）を必要に応じて形成し、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の穴（８０７）を、該誘電体層（１０３、８０３）に必要に応じて形成するステップと、
導電性材料（１０２、７０２、８０２）がまだ塗布されていなければ、該複数の穴（８０７）の中または非強誘電性基板（１０１、２０１、３０１、７０１、８０１）の上に、導電性材料（１０２、７０２、８０２）の層を形成するステップと、
少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を、該導電性材料（１０２、７０２、８０２）の上に形成するステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組は、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電体要素（１０４、２０４、３０４、７０４、８０４）からなる組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶの最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかである、強誘電体有機メモリ装置の製造方法。
【請求項２０】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップでは、強誘電性重合体層のフォトリソグラフィックエッチングを実施しない、請求項１９に記載の方法。
【請求項２１】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップが、強誘電性重合体材料を上記複数の穴（８０７）の中に塗布するステップを備える、請求項１９または２０に記載の方法。
【請求項２２】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップが、
強誘電性重合体層を上記導電性材料の少なくとも一部に塗布するステップ、または強誘電性重合体の薄膜（８０８）を、上記複数の穴を有する誘電体層（１０３、８０３）の上に形成するステップと、
上記組の形成の前または上記組の形成の間に、該重合体層を溶媒アニーリングするステップとを備える、請求項１９から２１のいずれか一項に記載の方法。
【請求項２３】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップが、
強誘電性重合体層が上記導電性材料の少なくとも一部に塗布された場合、
少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の要素を有するモールド（２０３）、および／または該強誘電性重合体層（２０９）を、室温より高く且つ該強誘電性重合体層の融解温度未満の温度まで必要に応じて加熱するステップと、
該モールド（２０３）を該強誘電性重合体層（２０９）に押し込むステップと、
該モールド（２０３）および／または該強誘電性重合体材料の温度を、該強誘電性材料のキュリー温度未満の温度に設定するステップと、
該モールド（２０３）を該強誘電性重合体材料から取り外すことによって、上記１つ以上の強誘電体要素（１０４、２０４、３０４、７０４、８０４）からなる組を備える装置を提供するステップとを備えるか、あるいは、
強誘電性重合体の薄膜（８０８）が上記複数の穴を有する誘電体層（１０３、８０３）の上に形成された場合、
平坦なプレート（３０３）および／または該強誘電性重合体の薄膜（８０８）の温度が室温以上であり且つ該強誘電性重合体の融点未満である状態で、該プレートを該薄膜に押し付けるステップと、
該プレート（３０３）および強誘電性重合体材料の温度を、キュリー温度未満の温度に設定するステップと、
該プレート（３０３）を該強誘電性重合体材料から取り外して上記組を提供するステップとを備えるかのいずれかである、請求項２２に記載の方法。
【請求項２４】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップが、
（ａ）
強誘電性重合体層（２０９）を上記導電性材料の少なくとも一部に塗布するステップと、
少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである要素を有するモールド（２０３）、および／または該強誘電性重合体層（２０９）を、該強誘電性重合体層のキュリー温度より高く且つ該強誘電性重合体層の融解温度未満である温度に調整するステップと、
該モールド（２０３）を該強誘電性重合体層（２０９）に押し込むステップと、
該モールド（２０３）および／または該強誘電性重合体材料の温度を、該強誘電性材料のキュリー温度未満の温度に調整するステップと、
該モールド（２０３）を該強誘電性重合体材料から取り外すことによって、上記１つ以上の強誘電体要素（１０４、２０４、３０４、７０４、８０４）からなる組を備える装置を提供するステップとを備えるか、あるいは、
（ｂ）
強誘電性重合体の薄膜（８０８）を、上記複数の穴を有する誘電体層（１０３、８０３）の上に形成するステップと、
平坦なプレート（３０３）および／または該強誘電性重合体の薄膜（８０８）の温度が該強誘電性重合体のキュリー温度より高く且つ該強誘電性重合体の融点未満である状態で、該プレートを該薄膜に押し付けるステップと、
該プレート（３０３）および強誘電性重合体材料を、キュリー温度未満の温度まで冷却するステップと、
該プレート（３０３）を該強誘電性重合体材料から取り外して上記組を提供するステップとを備えるかのいずれかである、請求項１９から２３のいずれかに記載の方法。
【請求項２５】
基板と、
それぞれ少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである１つ以上の強誘電性重合体要素からなる組とを備え、
該要素が、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電体要素からなる組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶの最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかである、強誘電体有機メモリ装置を、
２０ＭＶ／ｍ以下、好ましくは１５ＭＶ／ｍ以下、より好ましくは１０ＭＶ／ｍ以下の駆動電界で用いる使用方法。
【請求項２６】
請求項１９から２４のいずれか一項に記載の方法によって得られる強誘電体有機メモリ装置。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
［技術分野］
本発明は、マイクロエレクトロニクスにおいて使用するためのメモリ装置および記憶媒体の分野に関する。特に、本発明は、重合体材料に基づいた非揮発性の強誘電体メモリ装置、その製造、およびその使用に関する。
【０００２】
［背景技術］
強誘電体の膜が、メモリまたはデータ記憶に応用されるメモリ媒体として使用可能であることは、公知である。強誘電体メモリ装置は、その他の現在使用されているメモリまたはデータ記憶媒体に比較すると、とりわけ、非揮発性、比較的低電圧での動作、および速いスイッチング速度を提供する。電気的にアドレス可能な強誘電体メモリ装置を作製する一つの方法では、強誘電体コンデンサとトランジスタとを組み合わせる（１Ｃ１Ｔ、ＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ、強誘電体ランダムアクセスメモリ）として知られているデバイス）。別の方法では、強誘電体コンデンサのアレイを集積する。ＦｅＲＡＭは、ダイナミック・ランダムアクセスメモリ（ｄｙｎａｍｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ、ＤＲＡＭ）の持つ耐久性、スタティック・ランダムアクセスメモリ（ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ、ＳＲＡＭ）の持つ高い書き込みおよび読み出し速度、ならびにフラッシュメモリの持つ非揮発性とを備えている。コンデンサ・アレイからなる強誘電体メモリ装置は、ＶＬＳＩチップ上に作製可能であることおよびスイッチング速度が速いこと、という効果をさらに有する。強誘電体の膜は、機械的にアドレスされるプローブを基づいたデータ記憶装置への応用も考えられ、高密度かつ高速度の次世代デバイスを製作する有望な方法であると見込まれている。また、強誘電性材料は、電界効果トランジスタの応用分野では、その高い誘電率のために、ゲートの誘電性材料としての有力候補であると考えられている。
【０００３】
非揮発性強誘電体メモリ装置へのデータの書き込みは通常、強誘電性材料の抗電界Ｅｃを超える電界を、２つの電極層の間に挟持されている薄い強誘電体の膜の法線方向に印加することによって、実現する。上記電界の影響下では、印加された電界の方向に対して有利な配向を有している強誘電性ドメインが核となり、つづいてその他のドメインを犠牲にして成長する。このプロセスは、ドメインの成長が完了して完全に再配向するまで継続する。１ビットの情報は、強誘電性材料の局所的な電気双極子モーメントの配向方向によって決まる分極状態であって、強誘電体メモリのセルに記憶される。読み出しは分極状態を検出することによって実現され、この検出を行う手段は複数種類が当業者にとって周知である。
【０００４】
強誘電体メモリ装置内の強誘電体の膜または電界効果トランジスタのゲート／誘電体層は、例えばチタン酸ジルコン酸鉛（ｌｅａｄ  ｚｉｒｃｏｎａｔｅ  ｔｉｔａｎａｔｅ、ＰＺＴ）、チタン酸バリウム（ＢａＴｉＯ３）、同様のペロブスカイト型のセラミックスなどの、無機材料から作製されてもよい。ただし、例えば、極性基を有する重合体材料（例、ポリ（フッ化ビニリデン）（ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ）；  ＰＶＤＦ））、またはそれとトリフルオロエチレンとの共重合体（通常Ｐ（ＶＤＦ−ＴｒＦＥ）と略記）、奇数ナイロン、またはポリシアン化ビニリデンｐ（ＶＣＮ）などの有機材料は、対応する無機物に比較すると、溶液処理能力、低い処理温度、および低いコストのおかげで大きな効果を有している。Ｐ（ＶＤＦ−ＴｒＦＥ）を使用するＦｅＲＡＭデバイスは、マイクロ秒単位の初期の読み出し速度とともに、フラッシュメモリに匹敵する書き込み速度を達成することができる。また、強誘電性重合体層を積層して、メモリのセル密度を改善することが可能である。さらに、Ｐ（ＶＤＦ−ＴｒＦＥ）共重合体は、バンドギャップが大きい絶縁体である。その一方で、対応する無機物は通常、結晶の成長の間に発生する欠陥が原因となって、半導体になる。
【０００５】
強誘電性重合体メモリ装置に対して求められるもう一つの重要な要件とは、速い書き込みおよび読み出し速度である。キュリー温度（つまり、物質の振る舞いが、強誘電性から常誘電性に変化する温度）未満では、強誘電性重合体の主鎖が、通常はすべてトランスの配座をとる。重合体鎖の主鎖に垂直な個々の強誘電性ドメインの全体の双極子モーメントは、互いに平行である。強誘電性ドメインは、互いにドメイン壁によって仕切られていて、組織化して結晶粒を形成する。このような状況下では、データを記憶するために必要なドメインスイッチングのプロセスは、主に、小さな逆向きドメインが核化すること、およびつづいてドメインが成長することによって、決定される。このプロセスの結果、構造的欠陥によってドメイン壁が固定されるために、ある特定の電圧下ではスイッチング時間が長くなる。
【０００６】
また、強誘電性重合体装置の信号対雑音比は、できるだけ高いほうがよい。ある任意の動作電圧下の信号対雑音比は、主に、強誘電性材料の分極によって左右され、この分極は主に双極子モーメント、双極子モーメントの配向方向、および双極子モーメントの面積密度によって決定される。強誘電性重合体装置の従来の製造方法では、キュリー温度を超える温度で外部電界を２つの平行電極に印加することによって、強誘電性重合体の薄膜を分極させて、双極子の向きを薄膜の法線方向に揃える。ただし、このプロセスの結果、通常、電極と重合体の薄膜との間でインターフェースの劣化が起き、それゆえ、強誘電特性の悪化につながる。
【０００７】
強誘電性重合体メモリ装置に求められる重要な要件は、動作電圧ができるだけ低いほうがいいということである。動作電圧は、例えばメモリ装置において使用される強誘電性重合体の媒体の厚さに左右される。例えば、Ｐ（ＶＤＦ−ＴｒＦＥ）共重合体の抗電界Ｅｃが相対的に高い（＝５０ＭＶ／ｍ）ので、１０Ｖ未満の動作電圧を達成するために、１００ｎｍ未満の薄膜が要求される。ただし、分極が厚さに依存して如何に振る舞うかを調べてみると、膜厚が１００ｎｍ未満にまで減少した場合、強誘電体のスイッチング性能が劣化（例えば、抗電界の増加、残留分極の減少、および／またはスイッチング時間の増大）することが分かる。性能の劣化はの原因は主に、結晶化度および／または結晶サイズの低下に由来するとされてきた。膜厚が１００ｎｍ未満の場合に強誘電体としての性能が悪化することを避けようとする複数の試みが、これまでに提案されている。R. C. G. Naber, P. W. M. Blom, A. W. Marsman, D. M. de Leeuw, Applied Physics Letters 85, 2023 (2004)がその一例であり、同文献では、導電性の重合体を底部電極として使用して、厚さが１００ｎｍ未満のスピンキャストＰ（ＶＤＦ−ＴｒＦＥ）膜の強誘電特性を改善することが提案された。厚さが６５ｎｍの膜に対して、５．２Ｖの抗電圧が実現された。これは、約８０ＭＶ／ｍの抗電界に対応し、バルクサンプルのうちの一つ（約５０ＭＶ／ｍ）より依然高い。同様に、Takeo Furukawa, Takashi Nakajima, Yoshiyuki Takahashi, IEEE Trans. Dielectrics Electrical Insulation 13, 1120 (2006)では、スピンキャスト法によって製作した、アニーリング済みで厚さが８０ｎｍであるＰ（ＶＤＦ−ＴｒＦＥ）膜の場合、Ａｌ電極をＡｕ電極によって置き替えれば、５０ＭＶ／ｍ程度の抗電界が得られることが示唆されている。このような抗電界の値は、１００ｎｍの薄膜の場合、１０Ｖの実行動作電圧値に対応する。しかしながら、ＣＭＯＳ技術との互換性を含めた実用的な応用を目指して注目しているのは、さらに低い、２Ｖ程度の電圧である。したがって、依然、当該技術分野では、低電圧動作可能な強誘電性重合体メモリ装置に対する必要性がある。
【０００８】
Zhang et al (Lei Zhang, Stephen Ducharme, Jiangyu Li, Applied Physics Letters 91, 172906 (2007))には、厚さが５０μｍのマイクロインプリントＰ（ＶＤＦ−ＴｒＦＥ）共重合体の膜が開示されている。１０Ｖの直流電圧を膜の１μｍ２の領域に印加して、局所的に分極した領域を作り出している。このような高い電圧は、マイクロエレクトロニクス機器では、通常利用できない。また、同文献には、厚さが３μｍのマイクロインプリントＰ（ＶＤＦ−ＴｒＦＥ）共重合体の膜が、その強誘電体のヒステリシス曲線（同文献の図２（ａ）を参照）とともに開示されている。このヒステリシス曲線から、抗電圧Ｖｃは約３７５Ｖであると見積もることができ、これは厚さ３μｍの場合、約１２５ＭＶ／ｍの抗電界を生み出す。このような高い抗電界をともなう場合、１００ｎｍの膜の極性スイッチングするには１０Ｖでは不十分であると思われる。
【０００９】
最後に、強誘電性重合体材料の結晶の軸の好ましい配向方向も、性能を改良できる重要な特徴である。例えば、強誘電性重合体が、その永久双極子モーメントの配向方向を、通常ｃ軸と表記される鎖軸を中心とした鎖の一部の回転をともなう、分子的なプロセスによってスイッチングすると、通常考えられる。スイッチング電界と双極子モーメントとの間の最適な結合には、したがって、印加された電界に対してｃ軸が垂直であることが要求される。この膜形状の場合、これは重合体の結晶がｃ軸を平面上に有することに対応する。残念なことに、これまでに報告された方法または手順のいずれも、重合体の結晶の配向方向、つまり結果的にｃ軸について、このような制御を実現できない。したがって、当該技術分野では、積層されている面に対して垂直な分子双極子モーメントを有し重合体からなる強誘電性成分を備えた、強誘電体メモリ装置の製造を可能にする方法を創造する必要がある。さらに、重合体メモリ装置の強誘電特性を改良するために現在使用されている方法は、非常に面倒で手間がかかる。
【００１０】
［発明の概要］
本発明の目的の一つは、良好な強誘電体のスイッチング性能を有する強誘電体有機メモリ装置を製造する方法を提供することである。
【００１１】
本発明の実施形態の効果の一つは、強誘電体有機メモリ装置において、低い動作電圧が実現可能であることである。本発明の実施形態のもう一つの効果は、強誘電体有機メモリ装置において、速いスイッチング速度が実現可能であることである。本発明の実施形態のさらにもう一つの効果は、強誘電体有機メモリ装置のデータ読み出しプロセスにおいて、高い信号対雑音比が実現可能であることである。本発明の実施形態のさらにもう一つの効果は、強誘電体有機メモリ装置において、高い記録密度が実現可能であることである。
【００１２】
本発明の実施形態の効果の一つは、双極子モーメントの回転の中心となる軸の方向が基板平面上で揃うように（つまり、ｃ軸とも称される重合体鎖と同じ方向に軸が配向するように）強誘電性重合体材料を配向させることが、このような配向を得るための外部電界を印加しなくても可能であって、その結果、電極と強誘電性重合体材料との間のインターフェースを劣化させないことである。この配向によって、双極子モーメントと鉛直方向の電界（つまり基板に対して垂直な電界）との間で最適な結合が実現され、双極子モーメントをより簡単に回転させられるようになる。
【００１３】
本発明の実施形態のもう一つの効果は、具体的に強誘電体結晶を特定の方向に配向させることができ、こうすることによって、電界との結合の改善を可能にする方法が提供されることである。
【００１４】
本発明の実施形態のもう一つの効果は、強誘電性重合体材料が特定の配向をすることによって機能および性能が向上した、メモリをはじめとするデバイスや装置が製造できることである。この重合体材料は、ＰＶＤＦ、Ｐ（ＶＤＦ−ＴｒＦＥ）、奇数ナイロン、Ｐ（ＶＣＮ）、その他任意の結晶性強誘電性重合体または液晶性強誘電性重合体などの、強誘電性重合体であればよい。なお、上記配向は、本発明の実施形態の方法によって達成される。
【００１５】
本発明の実施形態では、配向およびナノ構造加工を、強誘電性有機（例えば重合体）物質の常誘電相において、単純な型押しおよびアニーリングのステップによって実施してもよい。本発明の実施形態では、パターンを有する１００ｎｍ未満の強誘電性重合体のナノ構造物を作製した。
【００１６】
パターンを有する強誘電性重合体の各要素（つまりナノ構造）は、微細結晶粒構造を有していてもよく、あるいは、単一の結晶からなつていてもよい。いずれの場合にも、双極子モーメントは、下地となる基板の法線に対して平行または反平行である。Ｐ（ＶＤＦ−ＴｒＦＥ）の場合、ナノ構造の抗電界Ｅｃは、パターンを有しない膜の５０ＭＶ／ｍから、本発明の実施形態によるパターンを有する膜の１０ＭＶ／ｍ以下にまで減少する可能性がある（残留分極は増加する可能性がある）。それゆえ、本発明の実施形態では、絶対値で２．０Ｖ未満の動作電圧でも、本発明の実施形態による強誘電体有機メモリ装置が有する厚さが１００ｎｍのナノ構造において書き込みまたは／および読み出しを行うには、十分に高い可能性がある。本発明の実施形態では、１マイクロ秒未満のスイッチング速度および従来より高い信号対雑音比も達成可能である。
【００１７】
上記の目的は、本発明に係る方法および装置によって達成される。
【００１８】
第１の態様において、本発明は、
基板と、
第１の電極と、
１つ以上の強誘電性重合体要素からなる組とを備え、
該１つ以上の強誘電性重合体要素は、それぞれ、少なくとも２つの寸法（２つの次元の寸法）が５ｎｍ〜１０００ｎｍであって、
該要素は、互いに繋がっていない（換言すれば、連続していない。図１５（Ｂ）および図１５（Ｄ）を参照）か、あるいは、該１つ以上の強誘電性重合体要素（２０４、３０４）の寸法Ｖの最大で２０％に等しい平均の厚さＴを有する強誘電性重合体材料によって互いに繋がっているかのいずれかである、強誘電体有機メモリ装置に関する。なお、Ｖは、基板表面（図１５（Ａ）および図１５（Ｃ）を参照）に対して垂直な方向の寸法である。
【００１９】
表現を変えれば、本発明の第１の態様は、
基板と、
第１の電極と、
１つ以上の強誘電性重合体要素からなる組とを備え、
該１つ以上の強誘電性重合体要素は、それぞれ、少なくとも２つの寸法が５ｎｍ〜１０００ｎｍであって、
該要素は、不連続な強誘電体層を形成する（図１５（Ｂ）または図１５（Ｄ）を参照）か、あるいは、連続する強誘電体層の一部を形成するかのいずれかであって、
該１つ以上の強誘電性重合体要素間の連続性を確保する層部は、基板表面（図１５（Ａ）および図１５（Ｃ）参照）に対して垂直に測定した、該１つ以上の要素の平均最大長さ（つまり寸法）Ｖの最大で２０％に等しい平均の厚さＴを有する、強誘電体有機メモリ装置に関する。
【００２０】
表現を変えれば、本発明の第１の態様は、
非強誘電性基板と、
第１の電極と、
１つ以上の強誘電性重合体要素からなる組とを備え、
該１つ以上の強誘電性重合体要素は、少なくとも２つの寸法が平均５ｎｍ〜１０００ｎｍであって、
上記１つ以上の強誘電性重合体要素からなる組は、不連続な強誘電体層を形成する（図１５（Ｂ）および図１５（Ｄ）を参照）か、あるいは、上記１つ以上の強誘電体要素からなる組と、該１つ以上の強誘電性重合体要素同士の間で層の連続性を確保する部分とを有する、連続する強誘電体層の一部を形成するかのいずれかであって、
該部分は、該１つ以上の強誘電性重合体要素の平均の高さ（図１５（Ａ）参照）または深さ（図１５（Ｃ）参照）Ｖの最大で２０％に等しい平均の厚さＴを有する、強誘電体有機メモリ装置に関する。
【００２１】
本第１の態様は、本装置は、厚さが比較的大きくても非常に低い電圧で駆動可能であるので効果的である。
【００２２】
本第１の態様の、考え得る特徴として、上記１つ以上の要素は固定周期または可変周期のパターンを形成する。
【００２３】
本第１の態様の別の特徴として、上記組の要素の鎖軸の平均的な配向方向は、上記基板表面にほぼ平行である。この特徴は、該要素の平均双極子モーメントを、より容易に基板表面に対して垂直に配向させることができるので効果的である。
【００２４】
本第１の態様のもう一つの特徴として、上記装置の強誘電体のヒステリシスループが、抗電界が２０ＭＶ／ｍ以下、好ましくは１５ＭＶ／ｍ以下、もっとも好ましくは１０ＭＶ／ｍ以下であることを特徴としてもよい。この特徴は、低電圧で要素の極性がスイッチンクできるので効果的である。
【００２５】
本第１の態様のもう一つの特徴として、上記組のＦＴ−ＩＲ反射／吸収スペクトルにおける、Ｂ１吸収帯（例えば、〜１２８８ｃｍ−１）に対するＡ１吸収帯（例えば、〜１４００ｃｍ−１）の比は２より大きく、好ましくは５より大きく、より好ましくは７より大きい。この特徴は、上記組の要素の鎖軸の相対的な配向方向が平均すると基板表面に対して平行であることを示唆するので効果的である。吸収帯の周波数は、探査に使用する方法によって（例えば、反射法か、透過法か、あるいは、データ取得に関するパラメータによって）、ある程度のばらつきがある。
【００２６】
考え得る特徴として、上記１つ以上の強誘電性重合体要素は、それぞれが、少なくとも２つの寸法が５ｎｍ〜５００ｎｍであってもよい。この特徴は、双極子を鉛直方向（つまり基板表面に対して垂直）に容易に配向させられるのはこのサイズの範囲であるから、効果的である。
【００２７】
考え得る別の特徴として、上記少なくとも２つの寸法のうちの一つは、基板表面に対して垂直な方向の寸法（例えば、要素の深さ（図１５（Ｃ）および図１５（Ｄ）ではＶで示す）または要素の高さ（図１５（Ａ）および図１５（Ｂ）ではＶで示す）、あるいは、この深さまたは高さが要素の３つの寸法のうちで最小の寸法である場合には（このような場合はよくあるが、つねにこうなるわけではない）、要素の厚さ）であってもよい。
【００２８】
考え得る特徴として、上記１つ以上の強誘電性重合体要素は、半結晶性重合体または液晶性重合体を備えていてもよい。
【００２９】
考え得るもう一つの特徴として、上記強誘電性重合体が半結晶性重合体を備えている場合、該半結晶性重合体は、フッ化ビニリデンとトリフルオロエチレンとの共重合体を含有していてもよい。この特徴は、この強誘電性重合体は特に効率的であるので効果的である。
【００３０】
考え得るもう一つの特徴として、上記強誘電性重合体がフッ化ビニリデンとトリフルオロエチレンとの共重合体を備えている場合、該共重合体は、２０ｍｏｌ％〜４０ｍｏｌ％のトリフルオロエチレンを含有していてもよい。最良の強誘電特性を得られるのは、この範囲である。
【００３１】
もう一つの特徴として、上記１つ以上の強誘電性重合体要素の双極子モーメントが、１μｓ以内に反転可能であってもよい。
【００３２】
考え得るもう一つの特徴として、上記１つ以上の強誘電性重合体要素は、すべてがほぼ同じ寸法を有する。この特徴は、ある任意のメモリ装置内のすべての要素が明瞭に定義された一様に動作することが可能になるので効果的である。
【００３３】
考え得るもう一つの特徴として、上記１つ以上の強誘電性重合体要素は、基板表面に対して垂直な壁を有していてもよい。
【００３４】
考え得るもう一つの特徴として、上記１つ以上の強誘電性重合体要素は、それぞれが単一の結晶（単結晶）からなっていてもよく、好ましくは欠陥を全く有しない、またはわずかな欠陥しか有しない。各要素が単一の結晶からなる場合、要素は違っても明瞭に定義された一様な動作が可能になり、スイッチング時間が短縮される。
【００３５】
考え得るもう一つの特徴として、上記第１の電極が、連続かつ均質な層を上記基板の上に形成してもよい。この特徴は、簡単な電極設置方法である。
【００３６】
考え得るもう一つの特徴として、上記装置は、誘電体層をさらにを備えていてもよい。この特徴は、該誘電体層が、基板自身より形成しやすくなるように選択可能になるので効果的である。
【００３７】
もう一つの特徴として、誘電体層が存在する場合、該誘電体層が、少なくとも２つの寸法が５ｎｍ〜１０００ｎｍである複数の穴を有していてもよい。この特徴は、この穴が、その形成の間、強誘電体結晶の配向の方向を決定するように作用するので効果的である。
【００３８】
考え得るもう一つの特徴として、上記第１の電極が連続かつ均質な層を上記基板の上に形成し、穴を有する誘電体層が存在する場合、その穴が上記誘電体層の厚さ方向に貫通していてもよい。この特徴は、第１の電極と強誘電体要素との間の接触を可能にするので効果的である。
【００３９】
考え得るもう一つの特徴として、上記装置は、１つ以上のトランジスタをさらに備えていてもよい。この特徴は、各強誘電体要素を個々にスイッチングするために該トランジスタが使用可能であるので効果的である。
【００４０】
第１の態様のある一実施形態において、本発明は、ナノサイズのパターン（５ｎｍ〜１０００ｎｍ、好ましくは、少なくとも１つの横方向に１０ｎｍ〜１０００ｎｍ、および鉛直方向に５ｎｍ〜１０００ｎｍ）を担持するモールドを強誘電性重合体の膜に押し込むことによって、あるいは、基板または必要に応じて設けられるＩＬＤ層に存在するナノサイズの凹部（５ｎｍ〜１０００ｎｍ、好ましくは、少なくとも１つの横方向に１０ｎｍ〜１０００ｎｍ、および鉛直方向に５ｎｍ〜１０００ｎｍ）内に該膜を閉じ込めて、キュリー点を超えるが融解温度よりは低い温度で少なくとも１分間（例えば、１分間〜１２０分間、好ましくは５分間〜６０分間、より好ましくは２０分間〜４０分間、もっとも好ましくは２５分間〜３５分間（例えば３０分間））アニーリングすることによって、重合体製の強誘電体媒体が好適に配向しパターン化される、強誘電性重合体メモリ装置に関する。
【００４１】
本発明の第１の態様の考え得る特徴として、上記要素は、それぞれが、大半の重合体（特にＰ（ＶＤＦ−ＴｒＦＥ））の場合の鎖軸である、双極子モーメントの回転の中心となる軸が基板平面上にある、１つ以上の結晶ドメインを有している（または１つ以上の結晶ドメインからなっている）。
【００４２】
本発明の第１の態様の考え得るもう一つの特徴として、上記１つ以上の結晶ドメインは、それぞれがわずかな結晶欠陥しか有しない、または欠陥を全く有しない。この特徴は、図１３に示すＡＦＭ画像の観察および図６に示すヒステリシスループの急峻さから結論付けることができる。
【００４３】
本発明の第２の態様において、本発明は、本発明の第１の態様による装置のアレイに関する。
【００４４】
第３の態様において、本発明は、
非強誘電性基板を準備するステップと、
該非強誘電性基板に、導電性材料を必要に応じて塗布するステップと、
該非強誘電性基板または該導電性材料の上に、誘電体層を必要に応じて形成し、少なくとも２つの寸法が５ｎｍ〜１０００ｎｍである複数の穴を、該誘電体層に必要に応じて形成（つまり作製）するステップと、
導電性材料がまだ塗布されていなければ、該穴の中または非強誘電性基板の上に、導電性材料の層を形成するステップと、
少なくとも２つの寸法が５ｎｍ〜１０００ｎｍである１つ以上の強誘電性重合体要素からなる組を、該導電性材料の上に形成するステップとを備え、
上記１つ以上の強誘電性重合体要素からなる組が、不連続な強誘電体層を形成する（図１５（Ｂ）または図１５（Ｄ）参照）か、あるいは、上記１つ以上の強誘電体要素からなる組と、該１つ以上の強誘電性重合体要素同士の間で層の連続性を確保する部分とを有する、連続する強誘電体層の一部を形成するかのいずれかであって、
該部分が、該１つ以上の強誘電性重合体要素の平均の高さ（図１５（Ａ）参照）または深さ（図１５（Ｃ）参照）（または基板表面に対して垂直に測定した平均最大長さ（つまり寸法））Ｖの最大で２０％に等しい平均の厚さＴを有する、強誘電体有機メモリ装置の製造方法に関する。
【００４５】
本発明の第３の態様のある一実施形態では、上記１つ以上の強誘電性重合体要素からなる組を形成するステップが、
強誘電性重合体層を少なくとも上記導電性材料の一部に塗布するステップ、または強誘電性重合体の薄膜を、上記穴を有する誘電体層の上に形成するステップと、
上記組の形成の前または上記組の形成の間に、該重合体層を溶媒アニーリングするステップとを備えていてもよい。
【００４６】
上記１つ以上の強誘電性重合体要素からなる組を形成するステップが、
強誘電性重合体層が少なくとも上記導電性材料の一部に塗布された場合、上記溶媒アニーリングステップの後または上記溶媒アニーリングステップの間に、
少なくとも２つの寸法が５ｎｍ〜１０００ｎｍである要素を有するモールド、および／または強誘電性重合体層（２０９）を、室温より高いが、該強誘電性重合体層の融解温度未満の温度まで必要に応じて加熱するステップと、
該モールドを該強誘電性重合体層に押し込むステップと、
該モールドおよび／または該強誘電性重合体材料の温度を、該強誘電性材料のキュリー温度未満の温度に設定するステップと、
該モールドを該強誘電性重合体材料から取り外し、こうすることによって、上記１つ以上の強誘電体要素からなる組を備える装置を提供するステップとを備えるか、あるいは、
強誘電性重合体の薄膜（８０８）が上記穴を有する誘電体層（１０３、８０３）の上に形成された場合、
平坦なプレート（３０３）および／または該強誘電性重合体の薄膜（８０８）の温度が室温以上であるが、該強誘電性重合体の融点未満である状態で、該プレートを該薄膜に押し付けるステップと、
該プレート（３０３）および強誘電性重合体材料の温度を、キュリー温度未満の温度に設定するステップと、
該プレート（３０３）を該強誘電性重合体材料から取り外して上記組を提供するステップとを備えるかのいずれかであってもよい。
【００４７】
考え得る特徴として、上記組を形成するステップは、強誘電性重合体材料を上記穴の中に塗布するステップを備えていてもよい。
【００４８】
上記の構成の替わりに、上記組を形成するステップは、
強誘電性重合体層を少なくとも上記導電性材料の一部に塗布するステップと、
少なくとも２つの寸法が５ｎｍ〜１０００ｎｍである要素を有するモールドおよび／または該強誘電性重合体層を、該強誘電性重合体層のキュリー温度より高いが、該強誘電性重合体層の融解温度未満の温度に調整するステップと、
該モールドを該強誘電性重合体層に押し込むステップと、
該モールドおよび／または該強誘電性重合体材料の温度を、該強誘電性材料のキュリー温度未満の温度に調整するステップと、
該モールドを該強誘電性重合体材料から取り外し、こうすることによって、上記組を備える装置を提供するステップとを備えていてもよい。
【００４９】
本第３の態様のある一実施形態において、本発明は、
基板の上に下側電極（例えば導電層）を形成するステップと、
該電極の上に強誘電性重合体の薄膜を形成するステップと、
少なくとも２つの寸法が５ｎｍ〜１０００ｎｍであるナノサイズの凹部を有するモールドおよび／または該強誘電性重合体の薄膜の温度が、該強誘電性重合体のキュリー温度より高いが、該強誘電性重合体の融点未満である状態で、該モールドを該薄膜に押し込むステップと、
該モールドおよび強誘電性重合体材料を、該強誘電性重合体のキュリー温度未満の温度まで冷却するステップと、
該モールドを該強誘電性重合体材料から取り外して、不連続な層（図１５（Ｂ）参照）または連続する層を形成する複数のナノ構造物を提供するステップとを備え、
該ナノ構造物間の連続性を確保する層部は、該基板表面（図１５（Ａ）参照）に対して垂直に測定したナノ構造物の平均最大長さ（つまり寸法）Ｖの最大で２０％に等しい平均の厚さＴを有する、パターンを有する強誘電体有機メモリ媒体の製造方法に関する。
【００５０】
本発明の第３の態様の本実施形態のもう一つの特徴として、上記下側電極は、基板の上に均質に積層されてもよい。
【００５１】
本発明の第３の態様の本実施形態の考え得る特徴として、上記強誘電性重合体の薄膜は、スピンキャスト法によって上記電極の上に積層されてもよい。
【００５２】
本発明の第３の態様の本実施形態の考え得るさらに別の特徴として、上記強誘電性重合体材料は、フッ化ビニリデン（ＶＤＦ）とトリフルオロエチレン（ＴｒＦＥ）との共重合体のうちの一つを含有していてもよい。
【００５３】
本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、上記強誘電性重合体の薄膜は、硬質モールドを用いて、１０ｂａｒ〜７０ｂａｒの圧力で型押しされてもよい。
【００５４】
本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、上記モールドは、パーフルオロデシルシランなどの抗付着剤でコーティングされ、リソグラフィー法およびエッチング法で加工されたシリコン、酸化シリコン、石英、金属、または硬質重合体を含有していてもよい。複数の実施形態において、該モールドは、打ち出し機であってもよい。
【００５５】
本発明の第３の態様の考え得るもう一つの特徴として、上記モールドは、少なくとも１つの横方向の寸法が１０００ｎｍ未満であり、深さが５ｎｍ〜１０００ｎｍの範囲である凹部または凸部を有していてもよい。
【００５６】
本第３の態様の別の一実施形態において、本発明は、
下側電極を基板の上に形成するステップと、
ＩＬＤ層を該電極にかぶせるように形成するステップと、
ナノサイズの凹部をＩＬＤ層に形成するステップと、
強誘電性重合体の薄膜を該ＩＬＤ層の上に形成するステップと、
平坦なプレート（好ましくは、硬質かつ平坦なプレート）および／または強誘電性重合体の薄膜の温度が、該強誘電性重合体のキュリー温度より高いが、該強誘電性重合体の融点未満である状態で、該プレートを該薄膜に押し付けるステップと、
該プレートおよび強誘電性重合体材料をキュリー温度未満の温度まで冷却するステップと、
該プレートを該強誘電性重合体材料から取り外して、不連続な層（図１５（Ｄ）参照）または連続する層（図１５（Ｃ）参照）を形成する複数のナノ構造物を提供するステップとを備え、
該ナノ構造物間の連続性を保証する層部は、該基板表面に対して垂直に測定したナノ構造物の平均最大長さ（つまり寸法）Ｖの最大で２０％に等しい平均の厚さＴを有する、パターンを有する強誘電体有機メモリ媒体の製造方法に関する。
【００５７】
第３の態様の本実施形態の考え得る特徴として、上記下側電極は、基板の上に均質に積層されてもよい。
【００５８】
第３の態様の本実施形態の考え得るもう一つの特徴として、上記ＩＬＤ層は、化学蒸着、スパッタリング法、プラズマ蒸着、またはスピンキャスト法によって設けられてもよい。
【００５９】
第３の態様の本実施形態の考え得るもう一つの特徴として、上記ＩＬＤ層は、酸化シリコン、窒化シリコン、シリコンカーバイド、酸化アルミニウム、または重合体を含有していてもよい。
【００６０】
第３の態様の本実施形態の考え得るもう一つの特徴として、上記ＩＬＤ層は、リソグラフィー法およびエッチング法によって、ナノサイズの凹部のパターンを形成されてもよい（該パターンは、ＩＬＤ層を貫通していても、貫通していなくてもよい）。
【００６１】
第３の態様の本実施形態の考え得るもう一つの特徴として、上記ＩＬＤ層は、少なくとも１つの横方向の寸法が１０００ｎｍ未満（例えば５ｎｍ〜１０００ｎｍ）である凹部または凸部を有していてもよい。本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、上記ＩＬＤ層は、深さが５ｎｍ〜１０００ｎｍまたは１０ｎｍ〜１０００ｎｍの範囲、好ましくは５ｎｍ〜５００ｎｍまたは１０ｎｍ〜５００ｎｍの範囲、より好ましくは５ｎｍ〜２００ｎｍまたは１０ｎｍ〜２００ｎｍの範囲、もっとも好ましくは５ｎｍ〜１００ｎｍまたは１０ｎｍ〜１００ｎｍの範囲である凹部または凸部を有していてもよい。
【００６２】
第３の態様の本実施形態の考え得るもう一つの特徴として、上記強誘電性重合体の薄膜は、スピンキャスト法によって、上記ＩＬＤ層の表面およびナノサイズの凹部の底部に積層されてもよい。
【００６３】
第３の態様の本実施形態の考え得るもう一つの特徴として、上記強誘電性重合体材料は、フッ化ビニリデン（ＶＤＦ）とトリフルオロエチレン（ＴｒＦＥ）との共重合体のうちの一つを含有していてもよい。
【００６４】
第３の態様の本実施形態の考え得るもう一つの特徴として、上記強誘電性重合体の薄膜は、硬質かつ平坦なプレートを用いて、１０ｂａｒ〜７０ｂａｒの圧力で、上記ＩＬＤ層のナノサイズの凹部に押し込まれてもよい。
【００６５】
第３の態様の本実施形態の考え得るもう一つの特徴として、上記平坦なプレートを押し付けた後、上記強誘電体要素に接続している、最終的に残存する層の部分が、例えば研磨加工法によって除去されてもよい。
【００６６】
第３の態様の本実施形態の考え得るもう一つの特徴として、上記硬質かつ平坦なプレートは、例えばパーフルオロデシルシランなどの離型剤でコーティングされているか、あるいはコーティングされていないかのいずれかであるシリコン、酸化シリコン、石英、金属、または硬質重合体を含有していてもよい。
【００６７】
第３の態様の別の一実施形態において、本発明は、
基板の上にＩＬＤ層を形成するステップと、
少なくとも２つの寸法が５ｎｍ〜１０００ｎｍまたは１０ｎｍ〜１０００ｎｍの範囲、好ましくは５ｎｍ〜５００ｎｍまたは１０ｎｍ〜５００ｎｍの範囲、より好ましくは５ｎｍ〜２００ｎｍまたは１０ｎｍ〜２００ｎｍの範囲、もっとも好ましくは５ｎｍ〜１００ｎｍまたは１０ｎｍ〜１００ｎｍの範囲にあるナノサイズの穴（例えばナノサイズの溝）を、該ＩＬＤ層内に形成するステップと、
該ＩＬＤ層に形成されたナノサイズの穴に、下側電極を形成するステップと、
強誘電性重合体の薄膜を、ＩＬＤ層の上およびナノサイズの穴の中に積層するステップと、
硬質かつ平坦なプレートおよび／または該強誘電性重合体の薄膜の温度が、該強誘電性重合体の膜のキュリー温度より高いが、該強誘電性重合体の膜の融解温度未満である状態で、該プレートを該薄膜に押し付けるステップと、
該プレートおよび強誘電性重合体材料を冷却するステップと、
該プレートを該強誘電性重合体材料から取り外して、不連続な層（図１５（Ｄ）参照）または連続する層を形成する複数のナノ構造物を提供するステップとを備え、
該ナノ構造物間の連続性を確保する層部は、該基板表面（図１５（Ｃ）参照）に対して垂直に測定したナノ構造物の平均最大長さ（つまり寸法）Ｖの最大で２０％に等しい平均の厚さＴを有する、パターンを有する強誘電体有機メモリ媒体の製造方法に関する。
【００６８】
本発明の第３の態様の本実施形態の考え得る特徴として、上記ＩＬＤ層は、化学蒸着、スパッタリング法、プラズマ蒸着、電気グラフト法、またはスピンキャスト法によって設けられてもよい。
【００６９】
本発明の第３の態様の本実施形態の考え得る別の特徴として、上記ＩＬＤ層は、酸化シリコン、窒化シリコン、シリコンカーバイド、酸化アルミニウム、または重合体を含有していてもよい。
【００７０】
本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、上記ＩＬＤ層は、リソグラフィー法およびエッチング法によって、ナノサイズの穴（例えばナノサイズの溝またはナノサイズの凹部）のパターンを形成されてもよい。複数の実施形態において、上記ナノサイズの穴は、上記ＩＬＤ層を貫通しても、貫通しなくてもよい。
【００７１】
本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、上記ＩＬＤ層は、少なくとも１つの横方向の寸法が１０００ｎｍ未満（例えば５ｎｍ〜１０００ｎｍまたは１０ｎｍ〜１０００ｎｍ、好ましくは５ｎｍ〜５００ｎｍまたは１０ｎｍ〜５００ｎｍ、より好ましくは５ｎｍ〜２００ｎｍまたは１０ｎｍ〜２００ｎｍ、もっとも好ましくは５ｎｍ〜１００ｎｍまたは１０ｎｍ〜１００ｎｍ）であり、深さが５ｎｍ〜１０００ｎｍまたは１０ｎｍ〜１０００ｎｍの範囲、好ましくは５ｎｍ〜５００ｎｍまたは１０ｎｍ〜５００ｎｍの範囲、より好ましくは５ｎｍ〜２００ｎｍまたは１０ｎｍ〜２００ｎｍの範囲、もっとも好ましくは５ｎｍ〜１００ｎｍまたは１０ｎｍ〜１００ｎｍの範囲である穴（例えば溝）または凸部を有していてもよい。
【００７２】
本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、上記下側電極は、該ＩＬＤ層の上およびナノサイズの溝またはナノサイズの穴の底部に積層されてもよい。
【００７３】
本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、上記ＩＬＤ層の上に積層された導電性材料は、化学研磨プロセス（ｃｈｅｍｉｃａｌ  ｐｏｌｉｓｈｉｎｇ  ｐｒｏｃｅｓｓ、ＣＭＰ）によって研磨加工されてもよい。
【００７４】
本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、強誘電性重合体の薄膜が、スピンキャスト法によって、上記ＩＬＤ層の表面およびナノサイズの溝またはナノサイズの穴の底部に積層されてもよい。
【００７５】
本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、上記強誘電性重合体材料は、フッ化ビニリデン（ＶＤＦ）とトリフルオロエチレン（ＴｒＦＥ）との共重合体のうちの一つを含有していてもよい。
【００７６】
本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、上記強誘電性重合体の薄膜は、平坦なプレート、好ましくは硬質かつ平坦なプレートを用いて、１０ｂａｒ〜７０ｂａｒの圧力で押圧されてもよい。
【００７７】
本発明の第３の態様の本実施形態の考え得るもう一つの特徴として、上記硬質かつ平坦なプレートは、例えばパーフルオロデシルシランなどの適切な抗付着剤でコーティングされているか、あるいはコーティングされていないかのいずれかであるシリコン、酸化シリコン、石英、金属、または重合体を含有していてもよい。
【００７８】
第３の態様のある一実施形態において、本発明は、
基板の上の強誘電性重合体の薄膜に対して型押しして、強誘電性材料の常誘電相で、つまりキュリー温度より高いが、融解温度未満の温度で、複数のナノ構造物を形成するステップと、
１０ｂａｒ〜７０ｂａｒの高い圧力を維持しながら、該強誘電性重合体のナノ構造物を、常誘電相でアニーリングするステップと、
上記圧力を上記範囲内に維持しながら、該強誘電性重合体のナノ構造物を、キュリー温度未満の温度まで冷却するステップとを備える、強誘電体有機メモリ媒体において強誘電体としての性能を改善する方法に関する。
【００７９】
Ｐ（ＶＤＦ−ＴｒＦＥ）の場合、キュリー温度は、共重合体の組成によって変化するものの、およそ６５℃〜１７５℃である。この重合体材料は、この温度範囲内で強誘電相から常誘電相へと変化する。
【００８０】
本発明の第３の態様の任意の実施形態において、強誘電性材料中の溶媒の存在は、キュリー温度および／または融解温度を低下させる効果を有することがある。溶媒アニーリングと熱アニーリングとの組み合わせを使用する場合、好ましくは、該遷移温度のこのような低下を考慮すべきである（例えば、上記１つ以上の強誘電性重合体要素からなる組を形成する間に、溶媒を含有する強誘電性材料の融解温度を超えないように考慮すべきである）。
【００８１】
アニーリング時間は、本発明の第３の態様の重要な側面ではないものの、好ましくは、アニーリングは少なくとも１分間実施され、数時間あるいはさらに延長してもよい。本発明のこの態様のある一実施形態において、アニーリングは、上記モールドまたはプレートを押圧する前に、１分間〜１２０分間、好ましくは５分間〜６０分間、より好ましくは２０分間〜４０分間、もっとも好ましくは２５分間〜３５分間（例えば３０分間）実施される。
【００８２】
本発明のこの態様の別の一実施形態において、上記アニーリングは、モールドまたはプレートを押圧した後に、該モールドまたはプレートの押圧に使用された圧力より高いもしくは低い圧力、またはその近傍の圧力を維持しながら、１分間〜１２０分間、好ましくは５分間〜６０分間、より好ましくは２０分間〜４０分間、もっとも好ましくは２５分間〜３５分間（例えば３０分間）実施される。
【００８３】
本発明のこの態様のある一実施形態において、上記冷却は、該モールドまたはプレートの押圧に使用された圧力より高いもしくは低い圧力、またはその近傍の圧力を維持しながら実施される。
【００８４】
第４の態様において、本発明は、
基板と、
それぞれ少なくとも２つの寸法が５ｎｍ〜１０００ｎｍまたは１０ｎｍ〜１０００ｎｍ、好ましくは５ｎｍ〜５００ｎｍまたは１０ｎｍ〜５００ｎｍ、より好ましくは５ｎｍ〜２００ｎｍまたは１０ｎｍ〜２００ｎｍ、もっとも好ましくは５ｎｍ〜１００ｎｍまたは１０ｎｍ〜１００ｎｍである１つ以上の強誘電性重合体要素からなる組とを備え、
該要素が、不連続な強誘電体層を形成するか、あるいは、連続する強誘電体層の一部を形成するかのいずれかであって、
該１つ以上の強誘電性重合体要素間の連続性を確保する層部は、基板表面に対して垂直に測定した、該１つ以上の要素の平均最大長さ（つまり寸法）Ｖの最大で２０％に等しい平均の厚さＴを有する、強誘電体有機メモリ装置を、２０ＭＶ／ｍ以下、好ましくは１５ＭＶ／ｍ以下、より好ましくは１０ＭＶ／ｍ以下の駆動電界で用いる使用方法に関する。
【００８５】
さらに別の態様において、本発明は、上述の第３の態様実施形態のうちのいずれかにおいて列挙した製造方法のうちのいずれかによって得られる強誘電体装置に関する。例えば、本発明は、複数の実施形態において、ナノサイズのパターンを担持するモールドを用いて、上記重合体材料の膜にパターンを形成するまたはその膜に対して型押しすることによって得られる、またはナノサイズの凹部に膜を閉じ込めて、キュリー点より高いが融解温度未満である温度で少なくとも１分間アニーリングすることによって得られる、強誘電体装置に関する。モールドのナノサイズのパターンまたは（例えばＩＬＤ層の）ナノサイズの凹部の、少なくとも１つの横方向の長さ（つまり寸法）は、５ｎｍ〜１０００ｎｍまたは１０ｎｍ〜１０００ｎｍの範囲、好ましくは５ｎｍ〜５００ｎｍまたは１０ｎｍ〜５００ｎｍの範囲、より好ましくは５ｎｍ〜２００ｎｍまたは１０ｎｍ〜２００ｎｍの範囲、もっとも好ましくは５ｎｍ〜１００ｎｍまたは１０ｎｍ〜１００ｎｍの範囲である。モールドのナノサイズのパターンまたは（例えばＩＬＤ層の）ナノサイズの凹部の、鉛直方向の長さ（つまり寸法）は、５ｎｍ〜１０００ｎｍまたは１０ｎｍ〜１０００ｎｍの範囲、好ましくは５ｎｍ〜５００ｎｍまたは１０ｎｍ〜５００ｎｍの範囲、より好ましくは５ｎｍ〜２００ｎｍまたは１０ｎｍ〜２００ｎｍの範囲、もっとも好ましくは５ｎｍ〜１００ｎｍまたは１０ｎｍ〜１００ｎｍの範囲である。
【００８６】
本発明の具体的および好ましい態様は、添付の独立請求項および従属請求項に記載する。従属項の特徴は、必要に応じて、独立項の特徴と組み合わせてもよく、その他の従属項の特徴と組み合わせてもよく、いずれの場合も必ずしも請求項に明示的に記載しているとは限らない。
【００８７】
この分野では、デバイスは常に向上、変化、進化してきたが、本明細書に記載のコンセプトは、従来技術とは本質的に異なる、十分に新規な向上点であると考えられ、その結果、より効率的で、安定性が高く、信頼性に優れたデバイスが提供できる。
【００８８】
本発明の教唆によれば、改良型の強誘電体有機メモリ装置の設計が可能になる。
【００８９】
上記およびその他の本発明の特性、特徴、および効果は、本発明の原理を一例として図示する添付の図面を参照すれば、以下の詳細な説明から自ずから理解できるはずである。この記載は例示を唯一の目的とし、本発明の範囲を限定するものではない。以下の記載において引用する参照番号は、添付の図面の参照番号を指し示している。
【００９０】
［図面の簡単な説明］
上記およびその他の本発明の特徴および効果は、添付の図面を参照しながら、代表的な例としての本発明の実施形態を詳細に記載することによって、より明確になる。
【００９１】
図１（ａ）〜図１（ｃ）は、本発明の実施形態に係る強誘電体有機メモリ装置の断面図である。
【００９２】
図２（ａ）〜図２（ｄ）は、本発明の別の一実施形態に係る、パターンを有する強誘電性重合体のナノ構造物の製造方法、ならびに該ナノ構造物における重合体鎖および双極子モーメントの配向の制御方法を図示している。
【００９３】
図３（ａ）〜図３（ｄ）は、本発明の別の一実施形態に係る、パターンを有する強誘電性重合体のナノ構造物の別の製造方法、ならびに該ナノ構造物における重合体鎖および双極子モーメントの配向の制御方法を図示している。
【００９４】
図４（ａ）は、先行技術によって形成したＰ（ＶＤＦ−ＴｒＦＥ）の連続する薄膜を、原子間力顕微鏡法（ａｔｏｍｉｃ  ｆｏｒｃｅ  ｍｉｃｒｏｓｃｏｐｙ、ＡＦＭ）によって撮影した写真を示している。図４（ｂ）および図４（ｃ）は、ナノ構造物のパターンを有し、さらに、本発明の実施形態によって加工された重合体鎖および双極子モーメントが好ましい配向を有する、Ｐ（ＶＤＦ−ＴｒＦＥ）の薄膜の２つの例を示す。
【００９５】
図５（ａ）は、先行技術に係る強誘電性重合体の連続する薄膜から電子線回折法によって作製した画像（左）、および同薄膜を透過型電子顕微鏡法（ｔｒａｎｓｍｉｓｓｉｏｎ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｙ、ＴＥＭ）によって撮影した写真（右）を示している。図５（ｂ）は、本発明のある一実施形態に係るパターンを有する強誘電体のナノ構造物から電子線回折法によって作製した画像（左）、および同構造物をＴＥＭ法によって撮影した写真（右）を示しており、結晶が好適に配向していることが実証されている。
【００９６】
図６は、本発明のある一実施形態に係るパターンを有する強誘電性重合体のナノ構造物の応答特性（三角形）、および先行技術に係る強誘電性重合体の連続する薄膜の応答特性（正方形）を示すグラフである。
【００９７】
図７（ａ）および図７（ｂ）は、本発明のある一実施形態に係る、パターンを有する強誘電性重合体のナノ構造物を用いた、プローブ型強誘電体有機メモリ装置の断面図である。
【００９８】
図８（ａ）〜図８（ｄ）は、本発明のある一実施形態に係る、パターンを有する強誘電性重合体のナノ構造物を用いた、電気的にアドレス可能な強誘電体有機メモリ装置の製造方法を図示している。
【００９９】
図９は、Ｐ（ＶＤＦ−ＴｒＦＥ）のβ相の単位セルを、その３つの軸、ｂ、およびｃとともに示している。
【０１００】
図１０は、Ｐ（ＶＤＦ−ＴｒＦＥ）結晶をβ相において立体的に表した図である。
【０１０１】
図１１（左上）は、先行技術に係るＰ（ＶＤＦ−ＴｒＦＥ）の連続する１００ｎｍの膜から透過型電子顕微鏡法によって作製した画像を示している。図１１（右上）は、先行技術に係る同膜の電子線回折パターンを示している。図１１（左下）は、本発明のある一実施形態に係る、ナノサイズのパターンを有する膜（初期の厚さ：５０ｎｍ、型押し後のパターンの高さ：１００ｎｍ）から透過型電子顕微鏡法によって作製した画像を示している。図１１（右下）は、本発明に係る電子線回折パターンを示している。
【０１０２】
図１２は、先行技術に係るアニーリング済みの厚さ１３０ｎｍのＰ（ＶＤＦ−ＴｒＦＥ）連続膜（曲線Ｂ）、および本発明のある一実施形態に係る厚さが１００ｎｍのナノサイズの型押しをされた膜（曲線Ａ）の、法線方向からの入射の場合のフーリエ変換赤外反射吸収分光を示している。
【０１０３】
図１３は、本発明のある一実施形態に係る、ナノサイズの型押しをされたＰ（ＶＤＦ−ＴｒＦＥ）膜（初期の厚さ＝５０ｎｍ）の、原子間力顕微鏡法による位相画像を示している。
【０１０４】
図１４は、先行技術に係る厚さ５０ｎｍのＰ（ＶＤＦ−ＴｒＦＥ）膜のＡＦＭ位相画像を示している。
【０１０５】
図１５は、本発明に係るデバイス（装置）の４つの例を示している。
【０１０６】
図面は異なっても、同じ参照記号は同じまたは相当する要素指している。
【０１０７】
［発明を実施するための形態］
本発明を具体的な実施形態に関して図面を参照して記載するが、本発明はこの記載に限定されるものではなく、請求項のみによって限定されるものである。記載に用いた図面は概略的なものにすぎず、限定を加えるものではない。図面中では、具体的に例示することを目的として、一部の要素のサイズを誇張して描き、縮尺が一定にはなっていない場合がある。寸法および相対的な寸法は、本発明の実際の実施化には対応していない。
【０１０８】
さらに、本記載および請求項中の「第１」、「第２」、「第３」などの用語は、類似の要素同士を区別するために使用しているのであって、必ずしも、時間的な順序、空間的な順序、評価付けした順序、その他のいかなる様態の順序を説明するために使用しているのではない。このように使用した用語は適切な状況下では入れ替え可能である。また、ここに記載した本発明の実施形態は、ここに記載または図示した順序以外の順序においても動作可能である。
【０１０９】
また、本記載および請求項中の「（最）上部」、「底部」、「．．．の上」、「．．．の下」などの用語は、一般的な説明をすることを目的として使用しているのであって、必ずしも相対的な位置を記載するために使用しているのではない。このように使用した用語は適切な状況下では入れ替可能である。また、ここに記載した本発明の実施形態は、ここに記載または図示した配向以外の配向においても動作可能である。
【０１１０】
「．．．を備える」という用語を請求項において使用しているが、この用語は、その後に列挙する手段に限定して解釈すべきではない。つまり、列挙していない要素やステップを除外すると解釈すべきではない。したがって、該用語は、列挙した特徴点、総体（integers）、ステップ、または部品が記載されているように存在することを明示しているのであって、１つ以上のその他の特徴点、総体（integers）、ステップ、もしくは部品、またはその組み合わせの存在またはこれを追加することを排除するものではないと、解釈されるべきである。したがって、「手段Ａおよび手段Ｂを備えるデバイス（装置）」という表現の範囲は、部品Ａおよび部品Ｂのみからなるデバイス（装置）に限定されるものではない。このデバイス（装置）の部品のうち、本発明と関連するものはＡおよびＢだげてある、ということを該用語は意味しているのである。
【０１１１】
同様に、請求項において使用している「結合」という用語も、直接的な接続だけを指していると限定して解釈すべきではない。「結合」および「接続」という用語ならびにその派生形を使用することがあるが、これらの用語は互いの同意語として使用しているのではない。したがって、「デバイス（装置）Ｂに結合されたデバイス（装置）Ａ」という表現の範囲は、デバイス（装置）Ａの出力が、デバイス（装置）Ｂの入力に直接接続されたデバイス（装置）またはシステムに限定されるべきではない。該用語は、Ａの出力とＢの入力との間には経路が存在し、その経路には他のデバイス（装置）または手段が含まれていることもある、ということを意味しているのである。「結合」とは、２つ以上の要素がな物理的または電気的に直接接触しているか、あるいは、２つ以上の要素が互いに直接接触はしていないが、それでも互いに協同または相互作用すしているかの、いずれかを意味する場合もある。
【０１１２】
本明細書を通じて、「一実施形態」または「ある一実施形態」に対する参照は、実施形態との関連において記載した具体的な特徴、構造、または特性が、本発明の少なくとも一つの実施形態に含まれていることを意味している。したがって、本明細書を通じてさまざまな箇所で「一実施形態において」または「ある一実施形態において」という表現が現れるが、すべての表現が必ずしも同じ実施形態を指しているわけではないが、同じ実施形態を指していることもある。さらに、１つ以上の実施形態において、具体的な複数の特徴、構造、または特性を、当該技術分野における当業者にとって本開示から明白であるように、任意の適した様態で組み合わせてもかまわない。
【０１１３】
同様に、本発明の代表的な例としての実施形態の記載において、開示を簡潔にし、進歩性を有する各種態様のうちの１つ以上の態様の理解の一助とするために、本発明のさまざまな特徴を、一つの実施形態、図、またはその記載にまとめてしまうことがある。ただし、このような開示の仕方は、クレームされた発明には各請求項において明確に記載した特徴より多くの特徴が必要である、という意図を反映したものであると解釈されるべきではない。むしろ、以下の請求項に反映されているように、進歩性を有する態様は、開示された先の単一の実施形態の特徴がすべて揃わなくとも、そのうちいくつかの特徴があれば存在する。したがって、詳細な説明に続いて記載する請求項は、この詳細な説明に明確に組み込まれているのであって、各請求項は、本発明の個々の実施形態として単独で確立されている。
【０１１４】
さらに、ここに記載した一部の実施形態は、その他の実施形態に含まれる特徴の一部だけを含んでいるが、異なる実施形態の特徴の組み合わせは本発明の範囲を超えるものではなく、当該技術分野における当業者にとって明白であるように、別の実施形態を形成する。例えば、下記の請求項では、クレームされた実施形態のいずれも、任意の組み合わせにおいて使用可能である。
【０１１５】
さらに、実施形態の一部は、コンピュータシステムのプロセッサ、または同様の機能を実行するその他の手段によって実行可能である方法または方法の要素の組み合わせとしてここに記載する。したがって、このような方法または方法の要素を実行するために必要な命令を備えたプロセッサが、該方法または方法の要素を実行するための手段となる。さらに、装置の実施形態に関連してここに記載する要素は、本発明を実施するという目的のために、要素が実行する機能を実施するための手段の一例である。
【０１１６】
ここに提供する記載では、多数の具体的な詳細事項を説明する。ただし、本発明の実施形態は、これらの具体的な詳細がなくても実施することができる。それ以外の場合には、本記載の理解の妨げにならないように、周知の方法、構造、および手法は詳しく説明しない。
【０１１７】
以下の用語は、本発明の理解の一助としてのみ提供するものである。
【０１１８】
「部材」という用語には、基礎をなす任意の物質、つまり、使用可能な任意の物質、またはデバイス（装置）もしくは回路が形成もしくは組み込まれる任意の物質を含むことがある。
【０１１９】
「穴」および「凹部」という用語は互いの同意語として使用し、基板または誘電体層中に形成された、任意の形状の任意の凹み部分を包含する一般的な用語である。誘電体層（例えばＩＬＤ層）の場合、これらの凹み部分は、該誘電体層を貫通しても貫通していなくてもよい。穴が基板に直接つくられる場合、この穴は基板を貫通しない凹み部分である。ここで使用するように、また、特に断らない限り、「溝」という用語は長く伸びた穴に関連する。
【０１２０】
ここで使用する場合特に断らない限り、「寸法」という用語は、ある要素または形状の厚さ、長さ、および幅のうちのいずれかを指していると理解されるべきである。要素が持つ寸法の個数は、つねにその長さ、幅、および厚さの、ちょうど３つであろうと考えられる。要素または形状の「厚さ」とは、これらの３つの寸法（長さ、幅、および厚さ）のうちで最小のものであると理解されるべきである。要素または形状の「長さ」とは、該３つの寸法のうちで最大のものであると理解されるべきである。また、「幅」とは、残りの寸法のことであると理解されるべきである。一部の実施形態では、要素の３つの寸法のうち２つまたはすべての寸法が、同じであってもよい。例えば、円形の要素はつねに少なくとも２つの寸法（長さおよび幅、または幅および厚さ）が同じである。長さと厚さとが同じ要素は、必ずその幅も長さおよび厚さと同じである。任意の形状（例えば不規則な形状）を有する要素の場合、その要素の長さ、幅、および厚さは、１つの面が基板の表面をなす最小の直方体の、全体として直方体形状をなす長さ、幅、および厚さと同じである。
【０１２１】
一般に、非強誘電性基板の表面に対して垂直な強誘電性重合体要素（繋がっていない強誘電性重合体要素の場合を指す。図１５（Ｂ）または図１５（Ｄ）参照）の寸法は、または強誘電性重合体要素間の連続性を保証する層部に対して垂直な強誘電性重合体要素（強誘電性重合体要素が連続する強誘電体層を形成する場合を指す。図１５（Ａ）または図１５（Ｃ）参照）の寸法は、構成によっては高さ（図１５（Ａ）および図１５（Ｂ））または深さ（図１５（Ｃ）および図１５（Ｄ））と称することもあるが、いずれにしても、非強誘電性基板表面に対して垂直、または強誘電性重合体要素間の連続性を保証する層部に対して垂直な、単一の寸法Ｖを表わしている。強誘電性重合体要素が連続する強誘電体層を形成する場合、上記１つ以上の強誘電体要素間の連続性を保証する層部の厚さＴは、Ｖに含まれない（図１５（Ａ）および図１５（Ｃ）を参照）。
【０１２２】
「重合体」という用語は、２０個またはそれ以上の単量体を含有する分子として理解されるべきである。２０個未満の単量体を含有する分子は、「オリゴマー」であるとみなす。これは、Michael Rubinstein & Ralph H. Colby, "Polymer Physics", Oxford University Press、Oxford (2003) - p. 5で与えられた規定に一致している。
【０１２３】
「溶媒アニーリング」はここでは、物質が望ましい変化を起こすことを目的として、物質を溶媒の影響にある期間供することを意味する。例えば、「溶媒アニーリング」とは、強誘電性重合体層を、溶媒に由来する蒸気に曝露することを指すこともある。ここで使用するように、また、特に断らない限り、”溶媒”という言葉は、単独で使用する場合、溶媒の液相を指し、”蒸気”という言葉は溶媒の気相を指すが、溶媒アニーリングという文言は、溶媒および蒸気のいずれかまたはその両方を使用することを指している。
【０１２４】
次に、本発明のいくつかの実施形態を詳細に説明することによって、本発明を説明する。当該技術分野における当業者の知識によれば、本発明のその他の実施形態が構成可能であって、これらの構成が、本発明の精神および技術的開示の範囲から逸脱するものではなく、さらに、本発明は添付の請求項の内容によってのみ限定を受けるものであることは明らかである。
【０１２５】
第１の態様において、本発明は強誘電体有機メモリ装置に関する。
【０１２６】
一般に、本発明のこの第１の態様に係る強誘電体有機メモリ装置は、少なくとも、基板と、第１の電極と、それぞれ少なくとも２つの寸法が５ｎｍ〜１０００ｎｍである１つ以上の強誘電性重合体要素からなる組とを備える。好ましくは、これらの２つの寸法のうちの一方が、該基板の表面に対して垂直な寸法である。この寸法は（基板が水平であれば）要素の鉛直方向の寸法とも称され、（基板の表面に対して垂直な寸法が要素の最小の寸法である（通常はこうなるが、必ずしもつねにそうであるとは限らない）場合には）要素の厚さとも称され、または要素の深さとも称される。これらの少なくとも２つの寸法は、それぞれが、５ｎｍ〜１０００ｎｍまたは１０ｎｍ〜１０００ｎｍ、好ましくは５ｎｍ〜５００ｎｍまたは１０ｎｍ〜５００ｎｍ、より好ましくは５ｎｍ〜２００ｎｍまたは１０ｎｍ〜２００ｎｍ、もっとも好ましくは５ｎｍ〜１００ｎｍまたは１０ｎｍ〜１００ｎｍの範囲である。本発明の複数の実施形態において、上記要素は、不連続な強誘電体層を形成してもよい。このことは、図１５（Ｂ）および図１５（Ｄ）に図示するように、各要素が、隣接する要素から離間していることを意味している。換言すれば、要素の不連続な層とは、空間を隔てて離散的に配置された要素の集まりのことである。連続する層は、表面を完全に被覆していなくてもよい（上記層を貫通する穴を有していてもよい。ただしこうならないことが好ましい）が、連続する線を想定してつなごうとしても、上記層を離れなければつなぐことが不可能な２点を有していない。図１５（Ｂ）に、基板２０１、および基板２０１の上方に設けられた強誘電性重合体要素（２０４）を示す。該要素に対向する基板表面全体、または（例えば各要素の下の）関連部分だけの、いずれかを被覆する図示しない電極も存在している。図１５（Ｄ）に、ナノサイズの穴を備える基板３０１を示す。図１５（Ｄ）の場合、上記基板は、上記穴の開いた誘電体層（ＩＬＤ層、図示せず）であるとみなしてもよく、または該誘電体層を備えているとみなしてもよい。ナノサイズの穴は、それぞれ強誘電性重合体で充填され、こうすることによって強誘電体要素（３０４）を規定する。ナノサイズの各穴の少なくとも底部には、導電層（電極）が存在している（図示せず）。図１５（Ｂ）および図１５（Ｄ）では、要素２０４または３０４は連続する層部ではなく、互いに分離されている。上記１つ以上の強誘電体要素は、不連続な強誘電体層を形成すると表現しても、または接続されていないと表現してもかまわない、つまり、該要素間の連続性を確保するための各要素を接続する層部を有していない。換言すれば、連続する線を想定してつなごうとしても、上記強誘電体層を離れなければつなぐことが不可能な点が、該強誘電体層の上に、少なくとも２つ存在する。上記要素が不連続な強誘電体層を形成するこの状況は、強誘電性材料を非常に良好に閉じ込めることができるので非常に好ましく、さらに、結晶ドメインのｃ軸の方向が平均すると基板に対して平行になるような配向を有する１つ以上の結晶ドメインの形成を誘起するために好適である。本発明のその他の実施形態では、強誘電体要素は、上記強誘電体要素間の連続性を確保する層部が薄い厚さを有する、連続する層を形成してもよい。この厚さは、好適には、できる限り薄いほうがよく、何れの場合においても、上記基板表面に対して垂直に測定した、上記１つ以上の要素の平均最大長さ（つまり寸法）Ｖの最大で２０％、好ましくは最大で１５％、より好ましくは最大で１０％、さらにより好ましくは最大で５％に等しい。この状況を図１５（Ａ）および図１５（Ｃ）に示す。図１５（Ａ）には、基板２０１、および基板２０１の上に積層された連続する強誘電体層を示す。該強誘電体層は、高さまたは深さ（または基板に対して垂直な方向の最大長さ（つまり寸法））Ｖを有する複数の要素２０４、および該強誘電体要素２０４を相互に接続する層部２０６からなる。また、上記強誘電体層と基板２０１との間には、連続する導電層（図示せず）も存在する。図１５（Ｃ）には、ナノサイズの穴を備える基板３０１を示す。図１５（Ｃ）の場合、上記基板は、上記穴の開いた誘電体層（ＩＬＤ層、図示せず）であるとみなしてもよく、または該誘電体層を備えているとみなしてもよい。ナノサイズの穴は、それぞれ強誘電性重合体で充填され、こうすることによって強誘電体要素（３０４）を規定する。ナノサイズの各穴の少なくとも底部には、導電層（電極）が存在している（図示せず）。上記要素は、該要素３０４間の連続性が層部３０６によって保証（確保）された、連続する強誘電体層の一部である。図１５（Ｄ）に示すデバイスは、図１５（Ｃ）に示すデバイスから、層３０６を研磨加工することによって得られる。
【０１２７】
また、上記組の強誘電性重合体要素の平均強誘電体双極子モーメントは、好ましくは、基板平面から外れて、つまり基板に対して平行ではない向きに、好ましくは基板表面に対してほぼ垂直に配向している。また、双極子モーメントの回転の中心となる軸（以後鎖軸またはｃ軸と表記する）は、好ましくは、基板平面に対してほぼ平行に配向しており、強誘電体双極子モーメントを、電界の印加時に基板に対して垂直に簡単に配向させることができる。例えば、上記１つ以上の強誘電性重合体要素の大部分またはすべてが、このように配向した鎖軸を有していてもよい。例えば、各要素内に存在する結晶ドメインの大部分またはすべてが、このように配向した鎖軸を有していてもよい。各要素（ナノ構造物）が単一の結晶からなる場合、その結晶は、このように配向した鎖軸を有していてもよい。例えばＰ（ＶＤＦ−ＴｒＦＥ）の場合、重合体鎖は、好ましくは、基板に対して垂直ではない方向（好ましくは基板に対して平行）に配向している。このような配向方向を得る方法は、本発明の第３の態様において説明する。基板は、無機材料または有機材料を備えた、または無機材料または有機材料からできた任意の平坦な（好ましくは堅い）表面を有していてもよい。基板中にまたは基板として使用するのに適した無機材料の例としては、Ｓｉ製ウエハ、Ｇｅ製ウエハ、またはガラス製スライドなどがあげられるが、これらに限定されるものではない。基板中にまたは基板として使用するのに適した有機材料は、好ましくは、温度耐性を有する物質、つまり、本発明の実施形態に係る方法で採用する温度では変形しない有機材料である。特に、好ましくは、例えば、使用される強誘電性材料のキュリー温度より高い温度に対して耐性を有する有機材料が選ばれる。このような有機材料の例としては、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリプロピレン（ＰＰ）、または任意の適した熱硬化性もしくは熱可塑性を有する重合体などがあげられるが、これらに限定されるものではない。上記第１の電極は、導電性材料製であるか、または導電性材料を備えている。該第１の電極は、例えば導電性の金属、酸化金属、または導電性の有機材料でできていてもよい。本発明の実施形態において使用可能な導電性の金属の例としては、アルミニウム、白金、銅、銀、金などがあげられるが、これらの例に限定されるものではない。本発明の実施形態において使用可能な導電性の酸化金属の例としては、酸化インジウム錫（ｉｎｄｉｕｍ−ｔｉｎ  ｏｘｉｄｅ、ＩＴＯ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、酸化スズをドーピングしたもの（例えばアンチモンでドーピングしたもの）などがあげられるが、これらの例に限定されるものではない。本発明の実施形態において使用可能な導電性または半導電性の有機材料の例としては、ポリアニリン、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸塩（ｐｏｌｙ（３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）／ｐｏｌｙｓｔｙｒｅｎｅｓｕｌｆｏｎａｔｅ、ＰＥＤＯＴ：ＰＳＳ）、ポリチオフェン、ポリピロールなどがあげられるが、これらの例に限定されるものではない。当然のことではあるが、これらの物質のドーピ���グに対して、例えば導電性を改善するために、変更を加えてもかまわない。上記下側電極（例えば図１（ａ）の１０２ａ）は、一例をあげれば、化学蒸着（ＣＶＤ）、スパッタリング法、プラズマ蒸着法（ｐｌａｓｍａ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）、溶液を用いたスピンキャスト法、電気化学積層法などの周知の積層プロセスで形成されてもよい。第１の電極は、例えば基板の上に均質に（例えば一様に）積層された、単一の電極であってもよい（図１（ａ）および図１（ｂ）を参照）。本発明の複数の実施形態において、該第１の電極は、互いに接続されていない一群の導電性の要素であってもよい。例えば、本発明の複数の実施形態において、第１の電極は、基板に作製されたナノサイズの穴またはナノサイズの溝の底部に設けられてもよく、あるいは、好ましくは基板の上に必要に応じて設けられる誘電体層に設けられてもよい（図１（ｃ）を参照）。本発明の複数の実施形態において、層間誘電体（ｉｎｔｅｒｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ、ＩＬＤ）とも称される誘電体層が使用されてもよい。一部の実施形態では、この層は第１の電極の上方に載置されてもよく（図１（ｂ）を参照）、別の実施形態では、第１の電極の下に（図１（ｃ）および図８（ｄ）を参照）に載置されてもよい。誘電体層中にまたは誘電体層として使用可能な誘電性材料の例としては、酸化シリコン、窒化シリコン、シリコンカーバイド、誘電性重合体などがあげられるが、これらの例に限定されるものではない。このＩＬＤ層に含まれる、またはこのＩＬＤ層を形成する物質の厳密な性質は、本発明の性能にとって重要ではなく、その選択は当業者の能力で十分に可能である。該ＩＬＤ層（例えば図１（ｂ）の１０３ｂ）は、化学蒸着（ＣＶＤ）、スパッタリング法、プラズマ蒸着法（ＰＶＤ）、電気化学積層法、溶液を用いたスピンキャストなどの周知の積層プロセスで形成されてもよい。本発明の複数の実施形態において、穴（例えば円形の穴または溝）は、好ましくはＩＬＤ層中に設けられ、少なくとも２つの寸法が５ｎｍ〜１０００ｎｍまたは１０ｎｍ〜１０００ｎｍ、好ましくは５ｎｍ〜５００ｎｍまたは１０ｎｍ〜５００ｎｍ、より好ましくは５ｎｍ〜２００ｎｍまたは１０ｎｍ〜２００ｎｍ、もっとも好ましくは５ｎｍ〜１００ｎｍまたは１０ｎｍ〜１００ｎｍである。当然ではあるが、これらの穴が直接基板に開けられていても、穴の寸法に対しては同じ制約が当てはまる。穴を作製するために、リソグラフィー法およびエッチング法（例えばダマシンプロセス）を採用してもよい。本発明の複数の実施形態において、上記穴が、少なくとも部分的に強誘電性重合体材料で充填されてもよい。こうすることによって、上述の１つ以上の強誘電性重合体のナノ要素からなる組を提供でき（例えばパターンを形成する）、この場合、これらの要素は、形状および寸法が、少なくとも部分的に穴の形状および寸法によって決定される。該強誘電性重合体要素は、強誘電性重合体からなっていても、あるいは、強誘電性重合体を備えていてもよい。好ましくは、強誘電性重合体要素は、Ｐ（ＶＤＦ−ＴｒＦＥ）共重合体などの、極性基を有する重合体からなっていてもよい（あるいは、このような重合体を備えて���てもよい）。好ましくは、該共重合体におけるＴｒＦＥの繰り返し単位のモル比は２０％〜４０％の範囲、より好ましくは２０％〜３０％の範囲である。適した値は、例えば２５％である。また、共重合体におけるＴｒＦＥ繰り返し単位のモル比は、１５％以上、好ましくは２０％以上であってもよい。例えば、共重合体におけるＴｒＦＥ繰り返し単位のモル比は、４５％以下、好ましくは４０％以下、より好ましくは３５％以下、もっとも好ましくは３０％以下であってもよい。下限として記載した値のいずれも、上限として記載した値と組み合わせてかまわない。キュリー遷移温度未満で存在するＰ（ＶＤＦ−ＴｒＦＥ）の強誘電相は斜方晶系（擬似六方晶）であって、双極子モーメントＰが結晶のｂ軸（図９、図１０を参照）に対して平行な、すべてがトランスである鎖からなることは、よく知られている。図１０は、結晶構造を形成する１２個の結晶のセルを示している。２ａは、ａ軸にそった結晶の長さを（セルの個数で）示す。２ｂは、ｂ軸にそった結晶の長さを（セルの個数で）示す。３ｃは、ｃ軸にそった結晶の長さを（セルの個数で）示す。常誘電相（キュリー遷移温度と融点との間）における構造は、実質的にはトランス・トランス（ＴＴ）回転異性体とトランス・ゴーシュ（ＴＧまたはＴＧ’）回転異性体との統計的組み合わせからなる、六角形である。常誘電相はネマチック液晶に類似しているので、重合体鎖は鎖軸にそって高い移動性を有する。
【０１２８】
ある一実施形態では、上記強誘電体要素を得るために、強誘電体層を、まず積層させ、つぎにインプリント（例えば打ち出し）を行ってもよい。強誘電性有機（例えば重合性）物質を、スピンコーティング法、ドロップキャスト法、印刷などの、当業者にとって公知である任意の適した方法で積層させてもよい。本発明の複数の実施形態では、強誘電性重合体材料の均質な層を第１の連続する電極の上に積層させる。別の実施形態では、誘電体層のナノサイズの穴またはナノサイズの溝を、強誘電性重合体材料で充填する。形成された強誘電性重合体層の厚さは、例えば２０ｎｍ以上、または３０ｎｍ以上であってもよい。この厚さは、好ましくは、１００ｎｍ以下、９０ｎｍ以下、８０ｎｍ以下、または７０ｎｍ以下である。例えば、この厚さは、約３０ｎｍから約１００ｎｍの範囲にあってもよい。本システムから逸脱することなく、厚さをこれより大きくすることも可能である。例えば、１２０ｎｍ以下、１５０ｎｍ以下、または２００ｎｍ以下の厚さが適切である。下限として記載した値のいずれも、上限として記載した値と組み合わせてかまわない。本発明の別の一実施形態では、好ましくは、強誘電性重合体材料の膜を、モールド表面のナノサイズのパターンの高さより小さいまたはその高さに相当する厚さを有する、第１の電極の上に積層させる。
【０１２９】
基板または誘電体層の穴または溝が上記強誘電性重合体材料で充填された複数の実施形態では、穴または溝の深さは、強誘電性重合体層の厚さについて上述した範囲と同じ範囲にあってもよい。本発明に係る装置は、１つ以上の強誘電性重合体要素からなる組を備え、該１つ以上の強誘電性重合体要素は、少なくとも２つの次元の寸法（つまり３つの次元の寸法のうちの２つの次元の寸法）（例えば厚さと幅）が、５ｎｍ〜１０００ｎｍまたは１０ｎｍ〜１０００ｎｍ、好ましくは５ｎｍ〜５００ｎｍまたは１０ｎｍ〜５００ｎｍ、より好ましくは５ｎｍ〜２００ｎｍまたは１０ｎｍ〜２００ｎｍ、もっとも好ましくは５ｎｍ〜１００ｎｍまたは１０ｎｍ〜１００ｎｍである。基板表面に対して垂直な方向の該要素の最大長さ（つまり、基板表面が水平な場合の鉛直方向の寸法。つまり大半の場合、強誘電体要素の厚さ）は、積層したままの強誘電性重合体材料の層の厚さと同じ範囲にあってもよい。１つ以上の強誘電性重合体要素からなる上記組は、好ましくは一定周期または可変周期を有する任意のパターン、もっとも好ましくは一定周期または可変周期を有する規則的なパターンを形成する。１つ以上の強誘電性重合体要素からなる上記組は、突出していても（図１（ａ））、あるいは窪んでいてもよい（図１（ｂ）および図１（ｃ））。該要素は、好ましくはサイズおよび形状において互いに類似しており、もっとも好ましくは形態および形状において互いにほぼ同一である。該強誘電性重合体要素の形状は、本発明の限定的な特徴事項ではない。好ましくは、穴は、基板表面に対して垂直な壁を有する。適した形状の例としては、線形、円形、正方形、矩形、三角形、八角形、六角形などがあげられるが、これらの例に限定されるものではない。本発明の複数の実施形態において、これらの形状は突出形であってもよく、その他の実施形態では、ＩＬＤまたは基板に埋め込まれた形状であってもよい。上記ＩＬＤまたは基板からなる穴または溝を充填することは、このような組を得る一つの方法である。パターンを形成する要素の空間的分布も、本発明にとってあまり重要ではないが、該分布は好ましくは均質性を有する。該分布は好ましくは規則性を有する。パターンをなす２つの要素間の距離は、好ましくは少なくとも５ｎｍである。
【０１３０】
上記ナノ構造物（つまり上記要素）の横方向の寸法（長さおよび／または幅）は、２００ｎｍよりかなり小さくてもよい。１０ｎｍ未満の特徴的な形状を電子ビームリソグラフィー法によって作りこみ、型押し（エンボス）法によって複製することができることが報告されている（S. Y. Chou, P. R. Krauss, W. Zhang, L. Guo, L. Zhuang, J. Vac. Sci. Technol. B 1997, 15, 2897.）。したがって、電子ビームリソグラフィー法は、モールドを製作するのに使用することはできるが、好ましくは要素自身を直接製作するのには使用しない。また、本発明の実施形態によって加工された、パターンを有する強誘電体のナノ構造物の厚さおよび横方向の寸法は、好ましくはパターンを有する領域全体にわたって一様である。メモリ媒体全体にわたる物性の一様性が、このようにして実現可能になる。
【０１３１】
好適には、パターンを有する強誘電性重合体製の媒体の各ナノ構造物（つまり上記組の各要素）は、メモリ装置の１ビットに対応してもよい。こうすることによって、上記強誘電性ナノ構造物を記憶媒体として用いたメモリ装置における記録密度を、非常に高くすることができる。
【０１３２】
特に断らない限り、下記の具体的な実施形態で使用されるＰ（ＶＤＦ−ＴｒＦＥ）は、Ｓｏｌｖａｙ社から入手したもので、以下の特性を有する。すなわち、Ｍｎ＝１５１５００ｇ／ｍｏｌ、Ｍｗ＝３７３０００ｇ／ｍｏｌ、多分散性＝２．５、固有粘度＝１．２２ｄｌ／ｇ、ＶＤＦ／ＴｒＦＥ＝７０／３０ｍｏｌ％である。
【０１３３】
本発明の実施形態に係るナノパターン化によって誘起される配向は、ナノサイズの型押しプロセスの前（図１１、右上）およびその後（図１１、右下）にＰ（ＶＤＦ−ＴｒＦＥ）の電子線回折パターンを撮影することによって確認される（ＶＤＦ／ＴｒＦＥ＝７０／３０ｍｏｌ％）。連続する薄膜の電子線回折パターンは複数の回折リングからなり、膜中の結晶がランダムな方向を向いていることを示唆している（図１１、右上）。電子線回折は、１２０ｋｅＶで作動するＺｅｉｓｓ  Ｌｅｏ９２２  ＴＥＭを用いて測定した。このため、３００ｎｍの厚さの酸化シリコンを有するシリコン製ウエハを、基板として使用した。インプリント終了後、実験を開始するまでに、炭素製薄膜を、サンプルの表面に蒸着させて、ナノサイズのパターンをしかるべき位置に接着（つまり固定）した。連続する重合体の膜または炭素が接着したナノサイズのパターンを、つぎに、ＴＥＭの銅製のグリッドの上に採集した後に、希釈したＨＦ溶液の上に浮かせた。Ｐ（ＶＤＦ−ＴｒＦＥ）は、電子ビームによる曝露に対する感光性が非常に強いので、電子線回折パターンを得るためには、非常に少ない照射量の電子を使用する。電子ビームは、薄膜の表面に対して垂直であった。図中にインデックスをつけたように、Ｐ（ＶＤＦ−ＴｒＦＥ）の強誘電相の結晶構造がほぼ六角形であるという性質が実質的に原因となって、各回折リングにおいて、２つ以上のブラッグ反射が重なる。ただし、本発明のある一実施形態に係るナノサイズの型押しプロセスで得られたＰ（ＶＤＦ−ＴｒＦＥ）ナノ構造物の電子線回折では、回折リングが２本と、この２本とは別に非常にぼんやりとした１本が観察できただけであった。β強誘電相の結晶構造によれば、中央の回折リングには（２００）のインデックスがつけられ、つぎに強いリングはこの反射の二次リング（４００）であり、さらに、上記のぼんやりとしたリングには（００１）のインデックスがつけられ、ａ軸およびｃ軸は膜の平面に対してほぼ平行であることを示している。その他の反射、特に型押しされていない膜の第２のリングの強力な（３１０）および（０２０）の反射が消滅することは、極性を有するｂ軸が、サンプル平面から離れる方向に傾斜していることを示唆している。図１１（左下）のサンプルにおいて、鎖のｃ軸の好適な向きおよび極性を有するｂ軸の好適な向きは、図１２に示す法線方向からの入射（ＩＲ）において、フーリエ変換赤外反射吸収マイクロ分光法によって明瞭に確認される。フーリエ変換赤外反射吸収マイクロ分光法は、連続顕微鏡（Ｃｏｎｔｉｎｕμｍ  Ｍｉｃｒｏｓｃｏｐｅ、Ｎｉｃｏｌｅｔ社）を反射モードで用いて、法線方向からの入射において実施した。赤外線ビームの面積を規定するために使用される開口のサイズは、２００μｍである。すべてのスペクトルは、８ｃｍ−１の解像度で１２８回走査を行った平均であり、ベース線について補正した。ナノサイズのインプリントされた膜のＩＲスペクトルは、全く同一の条件で処理した連続膜のＩＲスペクトルとは大きく異なっている。これは二色性、つまり、重合体鎖の好適な配向方向に応じて、特定の波長帯の吸収が変化することに原因がある。ＩＲ帯が現れる条件の一つは、その遷移双極子モーメントが電界に対して平行な成分を有することである。本発明の反射形状の場合、電界は基板平面に対して平行である。極性を有するｂ軸に対して平行な遷移双極子モーメントを有する、１２８８ｃｍ−１のＡ１バンド（ＣＦ２の対称伸縮振動）は、ナノサイズの型押しをされた薄膜ではほぼ消滅する。このことは、ｂ軸が、ナノサイズのインプリントを行った膜では、基板の主表面に対して平行な方向から離れる方向に大きく傾斜していることを示唆している。一方、１４００ｃｍ−１のＢ１バンド（ＣＨ２の縦ゆれ振動、鎖のｃ軸に対して平行な遷移双極子モーメント）および１１８７ｃｍ−１のＢ２バンド（ＣＦ２の非対称伸縮振動および横揺れ振動、ａ軸に対して平行な遷移双極子モーメント）は、主にナノサイズのインプリントを行った膜において現れて、ａ軸およびｃ軸が面内配向していることを示唆している。Ａ１バンドとＢ１バンドの強度の比（＝Ｉ１２８８／Ｉ１４００）は、ナノ構造膜の場合、連続膜に比べてかなり小さい。したがって、面内配向したａ軸およびｃ軸と面外配向したｂ軸とを有する好適な結晶配向が、ナノサイズの型押しをすることによって作り出されることが、ＩＲと電子線回折とを上記のように組み合わせることで明らかになる。この鎖軸の好適な配向および極性を有するｂ軸の好適な配向は、本発明の応用にとって非常に好ましい。なぜならば、重合体の強誘電体双極子モーメントが、ｂ軸にそっており、かつ、ｃ軸を中心として回転するからである。したがって、双極子モーメントを反転させることは、結晶がランダムな配向を有するときに比べてかなり簡単である。
【０１３４】
重合体の結晶は、完全な状態からはほど遠いことが普通である。通常の条件で成長させた重合体の結晶には、各種の構造的欠陥が含まれている。図１１（左上）および図１１（左下）に示す膜に対して実施したＡＦＭ実験を、それぞれ図１４および図１３に示す。これらの写真から、連続膜（図１４）には、多数の結晶粒の境界面が存在することが見てとれる。このことは、図１１（左上）からも見てとれる。連続膜が有する多数の結晶粒は、実際には小さなサイズのものである。さらに、比較的大きな結晶粒内部では、微細な表面の組織構成が観察され、１組の平行線として現れている。この平行線が、エッジに近い配向（図１４の矢印）を有する非常に薄い結晶ラメラの積層構造のエッジに起因して発生していることはほぼ確実である。一方で、型押しを受けた膜においては、ＴＥＭ（図１１、左下）もＡＦＭ（図１３）も、どちらの解析方法においても、インプリント後に得られたナノサイズのパターンは、結晶粒の内部境界面が存在しないことを示している。さらに、ラメラの積層構造に起因する組織構成は、観察不可能である。このことは、ナノサイズの型押しの後に、構造的欠陥の一部を取り除くことが可能であることを示している。また、型押しによって形成されたナノ構造物中では、結晶のサイズおよび該結晶の内部の完全性が、連続膜中に比べてはるかに高いことも示している。飽くまでも仮説であって、本発明に対してなんらの限定を加えるものでもないが、古典的なドメインの核形成・成長メカニズムに基づくならば、電圧を印加すると、逆向きに配向したドメインが、電極の下で核を形成し、ついで電界に対して平行な方向に伸長し、同時に横方向にも伸長し、平衡状態となるサイズに達するか、またはピン止め点に至ると伸長は停止する。したがって、結晶中の構造的欠陥および結晶粒の境界面は、分極スイッチングに対して大きく影響する。表面構造を観察すればわかるように、型押しを受けていない、多結晶性の連続する薄膜には、結晶粒の境界面および内部の組織構成を含めた多数の構造的欠陥が存在する（図１４を参照）。これらの各種構造的欠陥は、ドメイン壁の移動にとってのピン止め中心として作用し、したがって、分極スイッチングの速度を遅らせる可能性がある。したがって、ヒステリシスループは、電極間で核を形成するドメイン内の欠陥の統計的データ、およびその結果得られる、成長過程におけるドメインサイズの分布によって決定される。ただし、ナノサイズの構造を有する膜では、構造的欠陥の大半は、ナノサイズの型押しプロセスによって取り除かれる。したがって、内部の構造的欠陥および結晶粒の境界面によってドメイン壁がピン止めされることは、少なくとも部分的にはなくなる。逆向きに配向したドメインは、最上部電極の下で核を一旦形成すると、底部電極まで伸長でき、同時に横方向において平面的にも拡大できる。この伸長および拡大は、該ドメインが平衡状態となるサイズに到達すると停止する。
【０１３５】
これらの結果をすべて組み合わせれば、本発明の実施形態に係るプロセスが、結晶の品質および／またはサイズを改善することがわかる。また、それと同時に、好ましい方向に結晶を配向させることもわかる。これらの品質・サイズの改善および配向は、どちらも強誘電体の応答性の改善に寄与する。本発明の実施形態の一態様は、特定の寸法のナノサイズのパターンを有するモールド、基板、またはＩＬＤ層を使用して、強誘電性重合体要素の結晶の配向を制御することである。この結果、弱い抗電界（例えば２Ｖ）でも、該要素を充分駆動できるようになる（つまり、該要素の極性をスイッチングできるようになる）。背景技術の記載に示したように、Ｚｈａｎｇ  ｅｔ  ａｌが開発した先行技術によれば、約１２５ＭＶ／ｍの抗電界しか許容されない。このように強い抗電界において、１００ｎｍの膜の極性をスイッチングするには、１０Ｖではおそらく依然不十分であろう。
【０１３６】
第１の態様の実施形態を図１に図示する。図１に示した３つの実施形態は、いずれも、基板層１０１（ａ、ｂ、またはｃ）と、基板１０１（ａまたはｂ）の上またはＩＬＤ層（１０１ｃ）に開けられた穴の中に設けられた第１の電極１０２（ａ、ｂ、またはｃ）と、第１の電極１０２（ａ、ｂ、またはｃ）の上に設けられた１つ以上（ここでは複数個）の強誘電性重合体のナノ構造物からなる１組の強誘電性重合体のナノ構造物１０４（ａ、ｂ、またはｃ）とを有する点で共通している。「第１の」電極を、「下側」電極と称することもある。
【０１３７】
つぎに、図１（ａ）およびそこに図示した本発明の実施形態を参照すると、基板層１０１ａが、その上に下側電極１０２ａを有して示されている。層１０１ａおよび層１０２ａをまとめて「部材Ａ」と称することもある。本発明のある一実施形態にしたがって加工された、１つ以上（およびこの場合には複数個）の強誘電性重合体のナノ構造物１０４ａが、部材Ａの上に設けられている。
【０１３８】
つぎに、図１（ｂ）およびそこに図示した本発明の実施形態を参照すると、下側電極層１０２ｂが、基板層１０１ｂの上に形成されている。電極層１０２ｂの上には、第１の層間誘電体（ｉｎｔｅｒｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ、ＩＬＤ）物質層１０３ｂが設けられている。ＩＬＤ層１０３ｂ内で規定された特徴的形状は、少なくとも２つの次元の寸法が１０ｎｍ〜１０００ｎｍである凹部（つまり穴）である。したがって、該凹部は、ナノサイズの凹部と称してもかまわない。層１０１ｂ、層１０２ｂ、および層１０３ｂをまとめて「部材Ｂ」と称することもある。本発明のある一実施形態にしたがって加工された、１つ以上（ここでは複数）の強誘電性重合体のナノ構造物１０４ｂが、図１（ｂ）の部材に埋め込まれている（この場合、誘電体層に存在する穴が、強誘電性重合体材料で充填されており、したがって、強誘電性重合体のナノ構造物、つまり、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである強誘電性重合体要素を形成している）。
【０１３９】
つぎに、図１（ｃ）およびそこに図示した本発明の実施形態を参照すると、基板層１０１ｃの上に、ＩＬＤ層１０３ｃがある。ナノサイズのパターンが、ＩＬＤ層１０３ｃに、例えばリソグラフィー法およびエッチング法（例えばダマシンプロセス）によって作りこまれている。このナノサイズのパターンは、例えば、溝（つまりナノサイズの溝）または穴（つまりナノサイズの穴）であってもよい。下側電極１０２ｃが、ＩＬＤ層１０３ｃ内で規定されたナノサイズのパターンの底部に設けられている。下側電極１０２ｃの形成には、穴と穴との間に積層された導電性材料を除去する研磨加工ステップ（例えば化学機械研磨（ＣＭＰ）ステップ）を利用してもよい。例えば、このような研磨加工ステップでは、スラリー（例えばＣｅＯと水とのスラリー）を使用してもよい。例えば、第１の電極は、周知の積層プロセス（例えばＣＶＤ、スパッタリング法、ＰＶＤ、電気化学積層法、もしくは溶液または懸濁液を用いたスピンキャスト）で、上述のように形成されてもよい。こうすることによって、ＩＬＤ層の上、つまりナノ構造物（例えば穴）の中およびナノ構造物の間の両方に、導電性材料の膜が形成され、つづいて、ナノ構造物間に存在する導電性材料を、研磨加工ステップで除去する。ＩＬＤ層１０３ｃの表面上に積層させた導電性材料／物質は、ＣＭＰプロセスで研磨されて取り除かれる。本発明にしたがって加工された、１つ以上（ここでは複数）の強誘電性重合体のナノ構造物（少なくとも２つの次元の寸法が１０ｎｍ〜１０００ｎｍである強誘電体要素）１０４ｃは、図１（ｃ）の部材、特に、図１（ｃ）に示すように上記誘電体層の中に埋め込まれている。
【０１４０】
本発明の実施形態では、第２の電極が、上記強誘電体要素の組の上方に設けられてもよい。この第２の電極は、第１の電極について規定した物質の一覧表と同じ一覧表から選択された導電性材料からなっていても（または含んでいても）よい。この第２の電極は、例えば、強誘電体要素を個々にアドレスすることを可能にする導電性のプローブのアレイであってもよいが、この例に限定されるわけではない。
【０１４１】
本発明の複数の実施形態において、上記強誘電体有機メモリ装置は、１つ以上のトランジスタをさらに備えていてもよい。このトランジスタは、例えば上記メモリ装置のビットをスイッチングするために、使用可能である。
【０１４２】
本発明の複数の実施形態において、上記強誘電体有機メモリ装置は、２０ＭＶ／ｍ以下、好ましくは１５ＭＶ／ｍ以下、もっとも好ましくは１０ＭＶ／ｍ以下の電界を、該装置に印加するための手段（例えば、３Ｖ以下、好ましくは２Ｖ以下の電界を、下側電極と上側電極との間に印加するための手段）をさらに備えていてもよい。
【０１４３】
第３の態様では、本発明は、基板と、電極と、１つ以上の強誘電性重合体要素の組とを備え、該１つ以上の強誘電性重合体要素は、それぞれ少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍであって、上記組の要素の鎖軸は、基板表面に対して平行な配向を有する強誘電体有機メモリ装置の製造方法に関する。この方法は、好ましくは、半結晶性重合体または液晶性重合体を強誘電性重合体材料として用いて実施される。
【０１４４】
本発明の第３の態様のある一実施形態では、上記メモリ装置を備えた、上記１つ以上（または複数）の強誘電性重合体のナノ構造物を加工するために、型押しプロセスが実施される。図１（ａ）に図示する装置を製造するこの型押しプロセスを、図２に概略的に示す。本実施形態では、元の強誘電性重合体の薄膜に対して、ナノサイズの型押しを行い、それにつづいてまたはそれと同時に常誘電相においてアニーリングを行ってもよい。飽くまでも仮説であるが、互いに離間するナノサイズの凹部の内部で重合体の結晶を、本記載において規定するように単離させる、閉じ込める、および／またはグラフォエピタキシャル成長させると、その結果、冷却後、強誘電相内で重合体鎖および結晶が好適に配向すると考えられる。
【０１４５】
図２（ａ）を参照すると、強誘電性重合体材料、例えばＰ（ＶＤＦ−ＴｒＦＥ）共重合体が、部材Ａ（図２の層２０１）（基板と電極層とを含めた部材Ａ）の上に積層させられ（例えばスピンキャスト、ドロップキャスト、または印刷され）、つづいて（例えば室温の真空中で、またはその他の適した条件下で）乾燥させられる。形成された強誘電性重合体の薄膜２０９の好ましい厚さは、約３０ｎｍ約１００ｎｍの範囲であってもよい。本システムから逸脱することなく、厚さをこれより大きくすることも可能である。
【０１４６】
つぎに図２（ｂ）を参照すると、ナノサイズのパターンを有する硬質モールド２０３が、層２０１の上の強誘電性重合体の薄膜２０９（基板と第１の電極とのアッセンブリー）に接触しようとしている。このモールドは、無機材料または有機材料からできていてもよく、あるいは無機材料または有機材料を備えていてもよい。この無機材料または有機材料の例としては、シリコン、酸化シリコン、石英、金属、または硬質重合体などがあげられるが、これらの例に限定されるものではない。該モールドは、一例をあげれば、電子ビームリソグラフィー法、干渉リソグラフィー法、またはその他のリソグラフィー法、およびそれにつづく反応性イオンエッチング法によって、または複製成型法によって加工されてもよい。モールド２０３を、低表面エネルギーコーティング（例えばパーフルオロデシルシラン）で処理して、インプリント後の強誘電体層からの放出を促進してもよい。モールドの表面は、以下のプロセスにおいて上記部材からの放出を促進するために、炭化水素基またはフッ化炭素基を豊富に含んでいてもよい。
【０１４７】
つぎに図２（ｃ）を参照すると、上記モールド２０３および／または強誘電性重合体層が、加熱段階を経て所望の温度まで加熱される。好ましくは、モールドも強誘電性重合体層も、両方が（例えば部材Ａの加熱を介して）加熱される。強誘電性重合体層の加熱は、部材Ａを加熱することによって、つまり、基板と強誘電性重合体層とを両方加熱することによって実施可能である。加熱温度は、上記強誘電性重合体材料のキュリー温度より高く、融解温度より低い温度がよい。例えば、上記強誘電性重合体材料がＰ（ＶＤＦ−ＴｒＦＥ）であれば、加熱温度は６０℃〜１５０℃であってもよい（Ｐ（ＶＤＦ−ＴｒＦＥ）のキュリー温度および融解温度は、モル比ＶＤＦ／ＴＲＦＥに左右される）。モールド２０３および部材Ａは、つぎに圧力下で所定の期間、互いに押圧される。使用される圧力は大きく関与せず、所望のナノサイズのパターンを強誘電性重合体材料層にインプリントできるように、調節可能である。圧力は、例えば１０ｂａｒ〜７０ｂａｒの範囲にあってもよい。本発明から逸脱することなく、圧力を変えることも可能である。上記モールドおよび強誘電性重合体層を、上記重合体材料のキュリー温度と融解温度との間の温度で、１分間以上圧力をかけ続けてもよい。最大時間に関する制限はないが、通常は３０分もあれば実用上充分である。モールドおよび温度の作用のもとで、上記強誘電性重合体層は、このステップにおいて押圧フローおよびアニーリングプロセスを経る。この型押しプロセスにつづいて、好ましくは、所望の温度（例えば室温）に到達するまで圧力を維持しながら、システムをキュリー温度未満まで、好ましくは室温（例えば２５℃）まで冷却する。この冷却プロセスにおいて維持される圧力は、加熱ステップにおいてモールド２０３を押圧するために使用される圧力とは異なっていても、同じであってもよい。つぎに図２（ｄ）を参照すると、モールド２０３が、強誘電性重合体材料から取り外され、こうすることによって、１つ以上（例えば複数）の強誘電性重合体要素（つまりナノ構造物）からなる強誘電性重合体要素（部材Ａ  ２０１の上の２０４）の組を形成する。ある一実施形態では、この１つ以上の強誘電性重合体要素の組によって形成されたパターンは、モールドを有するパターンが反転したものである。
【０１４８】
本発明の第３の態様の別の一実施形態では、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである１つ以上（例えば複数）の強誘電性重合体要素（つまりナノ構造物）の加工を、図３に図示するように実施してもよい。このプロセスの結果、図１（ｂ）または図１（ｃ）に図示するような装置を製造することができる。該プロセスは、反転型押しリソグラフィー法と称されることがある。ナノサイズのパターンを硬質モールドの表面上に形成し、その後、装置の特徴的な形状を反転させた形状を転写する替わりに、図１（ｂ）および図１（ｃ）に説明するように、複数のナノサイズのパターンを装置の誘電体層で規定して部材をそれぞれ実現してもよい。ある一実施形態では、基板自身がナノ構造を有し、好ましくは、基板上または第１の電極の上に存在する誘電体層がナノ構造を有する。
【０１４９】
図３（ａ）では、強誘電性重合体材料を含有する溶液が、ナノサイズのパターンを有する部材（３０１）に（つまり基板とパターンを有する誘電体とのアッセンブリーの上に）（例えばスピンキャストまたはその他の当業者にとって公知である任意の適した方法で）塗布される。つづいて、（例えば室温の真空中で、またはその他の適した条件下で）残留した溶媒を乾燥させる。重合体の薄膜（層３０８）が、このようにして、部材３０１の上側表面およびナノサイズのパターンの内側底部の両方に、つまり上記凹部の内部および凹部間の両方に形成される。形成された強誘電性重合体層の好ましい厚さは、上述のように、例えば約３０ｎｍ〜約１００ｎｍの範囲にあってもよい。本システムから逸脱することなく、厚さをこれより大きくすることも可能である。
【０１５０】
つぎに図３（ｂ）および図３（ｃ）を参照すると、硬い物質（例えば、シリコン製ウエハ、ガラス製ウエハ、石英製スライド、硬質かつ温度耐性を有する重合体などが例としてあげられるが、これらの例に限定されるものではない）からできた平坦なプレート３０３が、高温および高圧のもとで、上記部材および強誘電性重合体の薄膜に対して押し付けられる。当然、上記平坦なプレートは、より大きな、しかし全体が平坦でない装置の一部であってもよい。温度、圧力、および熱サイクルは、図２に図示した熱サイクルと同じであってもよい。平坦なプレート３０３を、低表面エネルギーコーティング（例えばパーフルオロデシルシラン）で処理して、以下のプロセスにおいて上記部材からの放出を促進してもよい。
【０１５１】
つぎに図３（ｄ）を参照すると、システム全体をキュリー温度未満の温度（例えば室温）にまで冷却した後に、平坦なプレート３０３が、上記部材および強誘電性重合体材料から取り外される。１つ以上の強誘電性重合体のナノ構造物（要素３０４）の組が得られ、部材３０１に埋め込まれる。この状況において、得られた装置（例えばメモリのセル）の上側表面は、平坦な形状を有する。
【０１５２】
好適には、図２に図示したナノサイズのパターンを有するモールド２０３を、何度も使用してもよい。また、図３に図示する平面状プレート３０３および予めパターン化された部材３０１を使用すると、強誘電体メモリ装置の平面形状が改善される。
【０１５３】
ここで、パターンを有する強誘電性重合体のナノ構造物を記憶媒体として直接使用することが可能である。連続する薄膜の替わりにパターンを有する強誘電性重合体のナノ構造物をメモリ装置として使用することの１つの長所は、高い記録密度を実現することが可能になることである。
【０１５４】
図４（ａ）は、比較例として、平面状部材（ＶＤＦ／ＴＲＦＥ＝７０／３０ｍｏｌ％、モル質量は未知である。この重合体のキュリー温度は１２８℃、融点は１５０℃である）の上に形成したＰ（ＶＤＦ−ＴｒＦＥ）の連続する薄膜の原子間力顕微鏡法（ＡＦＭ）で撮影した形状画像を示している。約５０ｎｍ〜２００ｎｍの長さに延びる、ランダムに配向されたロッド状の結晶粒が、１４０℃で３０分間アニーリングされた、Ｐ（ＶＤＦ−ＴｒＦＥ）の薄膜の領域全体にわたって見られる。このロッド状の結晶粒は、アニーリング時間を長くすれば、さらに大きくすることもできる。強誘電性重合体の薄膜の非均質性によって、２００ｎｍ未満のライン幅を有する高いメモリ要素密度および／またはある任意のメモリ装置におけるすべてのセルの明瞭に定義された一様な動作が阻害される。
【０１５５】
図４（ｂ）および図４（ｃ）は、本発明の実施形態にしたがって加工したパターンを有するＰ（ＶＤＦ−ＴｒＦＥ）ナノ構造物のＡＦＭによる形状画像の２つの例を図示している。このナノ構造物の形状および寸法は、上記モールドまたは部材の加工中に形成されてもよい。図４（ｃ）では、正方形の要素の横方向の寸法はそれぞれ１４７ｎｍ以下であり、このパターンの横方向の周期は１９０ｎｍである。また、各要素の高さ（つまり厚さ）は９７ｎｍ以下である。図４（ｂ）では、ライン幅は１３５ｎｍ以下であり、該パターンの周期は３１０ｎｍである。さらに、高さ（つまり厚さまたは鉛直方向の寸法）は９５ｎｍ以下である。膜（ｂ）および膜（ｃ）のどちらの場合も、初期（インプリントする前）の膜厚は、５０ｎｍ〜６０ｎｍであった。膜をインプリントするために使用されるモールドの窪みの深さ（つまりモールドの凸部の高さ）は、１０８ｎｍであった。
【０１５６】
本発明の第３の態様の実施形態の効果の１つは、モールド表面または誘電体層において規定されたナノサイズのパターンが、強誘電性重合体の分子の結晶化および／または秩序化に対して、理想的な閉じられた環境を提供することである。上記強誘電性重合体材料をナノ構造物内に閉じ込めることによって、不均一な核形成を抑制することができる。このように、各ナノ構造物は、微細結晶粒構造を有していてもよく、または単一の結晶であってもよく、および／または欠陥をほとんど有していなくてもよい。また、結晶の好適な配向は、好ましくは、１つ以上の強誘電体要素の組の強誘電体要素の鎖軸が基板表面に平行に配向するように、上記プロセスの間に発生する。これは、図５（ｂ）に、電子線回折パターンによって示されており、図中において中央の回折リングはミラー指数（２００）で表される。なお、ミラー指数（３１０）および／または（０２０）で表される回折パターンは存在しない。図４（ｂ）のＰ（ＶＤＦ−ＴｒＦＥ）共重合体の結晶の上述した秩序化が好適であることが、このようにして立証される。図４（ｃ）のドット（小さな正方形）の場合にも、同様の電子線回折パターンが得られる。比較するために、同一の構成を有し、厚さが５０ｎｍのＰ（ＶＤＦ−ＴｒＦＥ）重合体の薄膜をスピン−コーティングおよびアニーリング（１４０℃で３０分間）したものにおいては、結晶がランダムに配向しているのが見られる（図５（ａ）を参照。図中には、ミラー指数（３１０）および／または（０２０）で表される回折パターンが存在する）。ただし、３０分間型押しされ、５０ｎｍ〜１００ｎｍの厚さを有するＰ（ＶＤＦ−ＴｒＦＥ）共重合体の膜の場合、基板に対して垂直な、極性を有するｂ軸の好適な配向が実現され、強誘電体の軸を鉛直方向に印加された電界により良好に結合させる。さらに、図５（ｂ）に示すように、ラインにそった、結晶のａ軸の好適な配向も実現可能である。別の例を図１１に示す（すでに上述）。
【０１５７】
図６は、本発明の一実施形態にしたがって製造された、Ｐ（ＶＤＦ−ＴｒＦＥ）強誘電体有機メモリ装置の強誘電体のヒステリシスループ（三角形）、および少なくとも２つの寸法が平均５ｎｍ〜１０００ｎｍである強誘電性重合体要素を有しない（例えば型押しされていない）Ｐ（ＶＤＦ−ＴｒＦＥ）の薄膜のヒステリシスループ（正方形）を、比較するために示している。ヒステリシスループは、どちらも圧電応答顕微鏡法（ＰＦＭ）で測定した。
【０１５８】
本発明の実施形態に係る方法の替わりに、リソグラフィー法によるエッチングによってパターン化すれば、少なくとも２つの次元の寸法が平均５ｎｍ〜１０００ｎｍである強誘電性重合体要素を有しない（例えば型押しされていない）薄膜の場合に得られるヒステリシスループと同様の強誘電体のヒステリシスループが得られることが予想される。実際に、エッチングしても強誘電特性は改善されず、スイッチング性能が悪化することが知られている。飽くまでも仮説であるが、これは、イオン注入が原因となって生じる電気の漏洩に起因していると考えられる（ＷＯ２００５／０６４６５３を参照）。
【０１５９】
白抜きの記号は、ポーリングの前に測定した曲線に対応する。黒塗りの記号は、ポーリングの後に測定した曲線に対応する。
【０１６０】
本発明の実施形態に係るナノサイズの型押しをしたサンプルは、ほぼ理想的な正方形の形状であって、０．８Ｖの抗電圧を有し、２．６Ｖで急峻な飽和を示す、ポーリングに依存しない強誘電体のヒステリシスループを示す。このポーリングに依存しない特性は、おそらく、本発明の複数の実施形態ではポーリングの前にすでに存在する非常に高い秩序性に起因しているものと思われる。
【０１６１】
比較用のアニーリングされた連続する薄膜の強誘電体のヒステリシスループは歪んでおり、圧力応答（Ｐ）の飽和が約７Ｖで現れる。ヒステリシスループの形状は、ポーリングによって大きく変化して、正方形に近くなるが、同時に抗電圧が増加する。スピン−コーティングおよびアニーリング（１４０℃で３０分間）された薄膜の抗電圧（Ｖｃ）（比較例、図６では正方形で表す）は、ポーリング前には約２．５Ｖである（Ｖｃは、分極がゼロの場合に測定した電圧である）。これは、膜厚が５０ｎｍであれば、抗電界（Ｅｃ）を算出すると約５０ＭＶ／ｍ（ポーリング後には７５ＭＶ／ｍ）になることを示唆している。ただし、本発明の実施形態に係るパターンを有するＰ（ＶＤＦ−ＴｒＦＥ）ナノ構造物の抗電圧は、約１．０Ｖ（例えば０．８Ｖ）であり、これは、厚さが約１００ｎｍ（例えば８０ｎｍ）であれば、抗電界は１０ＭＶ／ｍであると推定されることを示唆している。この推定値は、型押しをしていないＰ（ＶＤＦ−ＴｒＦＥ）の連続する薄膜の抗電界と比較すると５分の１に減少し、Ｚｈａｎｇ  ｅｔ  ａｌ．の極小型押し膜の場合に計算によって得られる抗電界と比較すると、少なくとも１０分の１に減少している。抗電界は、偏光解析法および原子間力顕微鏡法によって得られる、膜およびナノ構造物の抗電圧および厚さの値から算出可能である。ナノ構造物の厚さは、通常、型押し前には約５０ｎｍ、型押し後には約８０ｎｍであった。型押し前の膜（比較用の膜）は、結晶の完全性が低く、好ましい配向をしていなくてもかまわない。これが、おそらく、非型押し膜の性能が低い要因であると考えられる。なお、同様の組成を有するＰ（ＶＤＦ−ＴｒＦＥ）の圧力応答ヒステリシスループは、ラングミュアー・ブロジェット法で形成された薄膜（見かけ上は多結晶）においても測定されている（Bystrov, V. S., Bdikin, I. K., Kiselev, D. A., Yudin, S., Fridkin, V. M., & Kholkin, A. L. J. Phys. D: Appl. Phys. 40, 4571-4577 (2007)）。６４ｎｍの厚さの薄膜における抗電界は、約１８０ＭＶ／ｍであり、ナノサイズの型押しをされた薄膜において実現される値と比較するとはるかに高い（ＰＦＭ測定には、市販の走査型プローブ顕微鏡（Ｎｔｅｇｒａ  Ｐｒｉｍａ、ＮＴ−ＭＤＴ）を使用した。個々のナノサイズのセルまたは連続する薄膜のヒステリシスループを、選択されたナノサイズのセルの上または連続する薄膜中のある位置に、先端を載置し、圧力応答信号を先端に印加されたＤＣバイアスの関数としてモニターすることによって記録した。ＤＣバイアスは、０．２Ｖの増分で走査される。圧力応答信号は、分極比例する。）当該技術分野における当業者には周知のように、強誘電性材料の残留分極状態の一方の方向を、記憶された論理０を表すために使用し、該残留分極状態の他方の方向を、記憶される論理１を表すために使用することができる。残留分極状態は、抗電圧Ｖｃより高いスイッチング電圧Ｖｓを印加することによって、逆方向にスイッチングさせることができる。図６から分かるように、本発明のナノ構造物にとって適当なスイッチング電圧は例えば約２Ｖである。参考までに、連続膜の場合には約１０Ｖである。この比較的低い抗電界の理由は、図４（ｂ）および図４（ｃ）〜図５（ｂ）に示すように、結晶の形状および配向の程度が比較的高いことである。
【０１６２】
さらに、ナノ構造物における分極は、図６から分かるように、ナノサイズの型押しをしていない連続する薄膜に比べて増加する。これは、ナノ構造物において双極子モーメントが好ましい配向、つまり、型押しプロセス後の基板の法線に対して平行または反平行な配向を有することに起因する。強誘電性重合体のナノ構造物において残留分極が増加すると、そのナノ構造物を記憶媒体として使用するメモリ装置における信号対雑音比が増加する（測定方法の制約のため、残留分極の実際の値を得ることはできない。実際、現在では、ＰＦＭが、ナノスケールのヒステリシスループを測定するための唯一の方法であり、代替法の開発には長い時間がかかると思われる）。
【０１６３】
本発明の第３の態様の複数の実施形態において、溶媒アニーリングを、単独で使用しても、または熱アニーリングと組み合わせて使用してもかまわない。溶媒アニーリングを採用する場合、熱アニーリングを、溶媒アニーリングを採用しない他の実施形態のように、例えば上記モールド（または平坦なプレート）および／または強誘電性重合体を、上記強誘電性重合体層のキュリー温度より高いが、強誘電性重合体層の融解温度より低い温度にすることによって、溶媒アニーリングと同時または溶媒アニーリングに先行もしくは続いて選択的に実施してもよく、または例えばモールド（または平坦なプレート）および／または強誘電性重合体を室温より高いが、強誘電性重合体層の融解温度より低い温度にすることによって、より低い温度で実施してもよい。あるいは、該モールド成型（または平坦なプレート）および／または強誘電性重合体は溶媒アニーリング中に加熱しない。
【０１６４】
上記溶媒は、好ましくは、有機半導体膜中に拡散した後に分子の再構成を補助する性質で選ばれる。溶媒アニーリングの条件は、上記組の要素の鎖軸を基板表面に平行に配向させることに対して有利に作用する（一方で、好ましくは、層に対してダメージを与える条件を避けられる）分子の再構成ができるように選択される。実施形態における溶媒アニーリングの条件は、溶媒の温度、強誘電性重合体層の温度、および／またはモールド（またはプレート）の温度、ならびに電気特性において適切なレベルの改善がなされるまでのアニーリング時間を規則正しく変化させることによって決定される。
【０１６５】
複数の実施形態では、溶媒の一部を気化させて、その蒸気を強誘電性重合体と接触させる。この蒸気分子の化学ポテンシャルは、好ましくは、重合体の膜との相互作用が起きて、膜の分子構成が変化するように制御される。一部の実施形態では、さらに、第１の温度制御ステージの上に（上記第１の電極および強誘電性重合体層を有する）上記基板を載置し、第２の温度制御ステージの上に上記溶媒を載置する。蒸気の化学ポテンシャルは、溶媒の温度を制御することによって、調節可能である。適切な溶媒アニーリングの条件を、上記溶媒、基板、およびモールド／プレートの温度、ならびに溶媒アニーリング時間を調節することによって達成することができる。
【０１６６】
好適な溶媒の例としては、シクロヘキサノン、γ−ブチロラクトン、エチレンカーボネート、Ｎ−メチルピロリドン、ジメチルスルホキシド、ジメチルアセトアミド、ジメチルホルムアミド、アセトンなどがあげられる。
【０１６７】
溶媒アニーリングにおいて、強誘電性重合体のキュリー温度未満の温度で膜をアニーリングしてもよく、または溶媒アニーリングを、該重合体のキュリー温度より高いが、融解温度未満の温度で実施される熱アニーリングのステップに加えて用いてもよい。
【０１６８】
適切な溶媒アニーリング条件を選択することによって、重合体層中の溶媒の存在が、比較的粗い積層させたままの強誘電性重合体層の分子構造の望ましい再構成に寄与する。
【０１６９】
蒸気の適切な化学ポテンシャル、強誘電性重合体の温度、およびアニーリング時間を選択することによって、分子の再構成を通じて、分子の秩序の最適な改善が達成される。一般に、アニーリング条件を適切に選択しないと、その結果、以下の２つのいずれが起こりうる。一つ目としては、条件が不適切であると、分子構造の変化、および関連する電気特性の改善が不十分になる可能性がある。この状況は、例えば、蒸気の化学ポテンシャルが低すぎて、強誘電性重合体に入る蒸気分子が充分ではない場合に発生しうる。二つ目に、条件が不適切であると、分子の再構成が過度になり、有機半導体膜の電気特性が劣化する可能性がある。蒸気の化学ポテンシャルが高すぎると、例えば、蒸気分子が強誘電性重合体に過度に侵入し、構造を過度に変化させてしまう可能性がある。
【０１７０】
一実施形態では、最適な溶媒アニーリング条件が経験的に決定される。例えば、特定の強誘電性重合体および溶媒の対の場合、基板の温度、蒸気の化学ポテンシャル、およびアニーリング時間は、その特定の強誘電性重合体のサンプルを使って規則正しく変化させられる。該サンプルを備えたデバイスを製作して特性を決定し、最適なまたは好適なアニーリング条件を決定する。
【０１７１】
蒸気の化学ポテンシャルを変化させると、通常、強誘電性重合体中の溶媒分子の密度が変化する。一部の実施形態では、蒸気の化学ポテンシャルの変化と、適切なアニーリング時間の選択とを組み合わせれば、充分に好適なアニーリング条件を実現することができる。別の実施形態では、強誘電性重合体の温度を変化させることも、望ましい分子の再構成および好適なアニーリング条件を得る際に有用である。
【０１７２】
さらに考察を進めれば、溶媒を適切に選択および使用する際の一助になる。一部の実施形態では、他の溶媒に対して相対的に大きな蒸気圧を有する溶媒を、アニーリング中に使用してもよい。一般に、化学ポテンシャルは、充分な溶媒の分子が強誘電性重合体に侵入し、望ましい分子の再構成を可能にするように、十分に高くなければならない。逆に、化学ポテンシャルは、所望しない分子の再構成（例えば過度の秩序崩壊）を引き起こすほど高くあってはならない。特に、化学ポテンシャルが高すぎると、強誘電性重合体のディウェッティングをも引き起こす可能性がある。一実施形態では、溶媒の温度を約０℃〜約５０℃の範囲で選択することによって、蒸気１２０の化学ポテンシャルが制御される。
【０１７３】
まとめると、本発明に係る方法の実施形態を採用することによって、非構造膜の場合に得られる抗電界より低い抗電界を含めた、優れた強誘電特性、および非構造膜の場合に得られる信号対雑音比より高い信号対雑音比を有する複数のＰ（ＶＤＦ−ＴｒＦＥ）ナノ構造物が得られ、分極状態およびメモリ媒体の挙動を問題なく電気的にプロービングすることが可能になる。この結果は、他の強誘電性重合体材料に一般化することができる。
【０１７４】
さらに処理を実施して、実際の強誘電体メモリ装置を製造することが可能である。複数の強誘電性重合体のナノ構造物を、本発明の実施形態にしたがって製造・形成した後に、第２の電極すなわち上側電極を、ここで説明したようにして形成してもよい。プローブ型メモリ装置において、図７に示すように、上側電極は導電性プローブのアレイ、例えばマイクロ電気機械システム（ｍｉｃｒｏ−ｅｌｅｃｔｒｏ−ｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ、ＭＥＭＳ）であってもよい。強誘電性重合体のナノ構造物は、本発明の実施形態によれば、平面状部材上で型押しされる（図７（ａ）、凸要素）か、あるいは部材中に埋め込まれる（図７（ｂ）、凹要素）かの、いずれであってもよい。
【０１７５】
上述のように、本発明に係るパターンを有する強誘電性重合体のナノ構造物の製造方法では、優れた物性を備える、パターンを有する強誘電体の記憶媒体が形成可能である。図８は、複数のパターンを有する強誘電性重合体のナノ構造物を、以下で説明するようにさらに処理した後に記憶媒体として使用する、メモリ装置の別の一実施形態を示している。図１（ｃ）の部材については先述のように、第１のＩＬＤ層８０３が、公知の積層プロセス、つづいて例えばリソグラフィー法およびエッチング法を含めた構造作製プロセス（例えばダマシンプロセス）を実施することによって、基板８０１の上に形成される。ナノサイズのパターン８０７、例えばナノサイズの溝またはナノサイズの穴は、リソグラフィー法およびエッチング法によってＩＬＤ層８０３に規定されてもよい。その後、第１の電極すなわち下側電極８０２がＩＬＤ層８０３上に積層され、つづいて、ＩＬＤ層の表面の導電性材料を研磨によって除去し、図８（ａ）に示すような複数の電極を備えた電極層を形成するために、ＣＭＰまたはその他の任意の研磨加工プロセスが行われる。その後、図８（ｂ）に示すように、強誘電性重合体材料８０８の層が、層８０２および８０３の上に図示するように積層される。強誘電性材料８０８は、周知のスピン法を使って積層されてもよい。つぎに図８（ｃ）を参照すると、強誘電性重合体材料８０８が、本発明のある一実施形態に係る窪み状のパターンに押し込まれて、部材Ｃに埋め込まれた強誘電性重合体のナノ構造物８０４を形成している。つぎに図８（ｄ）を参照すると、第２の電極すなわち上側電極８０５が、ＰＶＤ、ＣＶＤ、またはスピンキャストプロセスによって、強誘電性重合体のナノ構造物の物理的品質の品質保持に影響を受けやすい層８０３および８０４上に積層され、つづいて、当該技術分野において公知の方法でエッチングされる。こうすることによって、第２の電極８０５も、第１の電極８０２同様に電気的に導電性を有する材料であってもよく、強誘電性ナノ構造物を個々にアドレスすることが可能になるように、パターン化されてもよい。
【０１７６】
別の態様において、本発明は、強誘電体有機メモリ装置のアレイに関する。
【０１７７】
別の態様において、本発明は、２０ＭＶ／ｍ以下、好ましくは１５ＭＶ／ｍ以下、もっとも好ましくは１０ＭＶ／ｍ以下の駆動電界を有する強誘電体有機メモリ装置の使用に関する。ある一実施形態では、本発明は、３Ｖより低い、好ましくは（絶対値で）２Ｖより低い駆動信号を用いて、重合体の強誘電体層、例えば厚さ１００ｎｍの強誘電体をスイッチングさせることに関する。
【０１７８】
別の態様において、本発明は、上記の実施形態のうちのいずれかに記載の強誘電体有機メモリ装置を提供するステップと、２０ＭＶ／ｍ以下、好ましくは１５ＭＶ／ｍ以下、もっとも好ましくは１０ＭＶ／ｍ以下の駆動電界を、該装置の少なくとも一部に印加するステップとを備えた強誘電体有機メモリ装置の駆動方法に関する。
【０１７９】
データの書き込みは、強誘電体要素にかかる電界がその抗電界を超えるように電圧を印加することによって実現可能である。なお、この抗電界は２０ＭＶ／ｍ以下、好ましくは１５ＭＶ／ｍ以下、もっとも好ましくは１０ＭＶ／ｍ以下である。例えば、＋２または−２Ｖを、導電性プローブに印加してもよい。ナノ構造物中の強誘電性ドメインは、上記第２の電極（例えば導電性プローブ）と下側の（第１の）電極との間の電界に対して配向している。印加電圧をオフした後、ナノ構造物中の強誘電性ドメインの配向が維持される。残留分極にしたがって、電荷がナノ構造物の表面に形成される。ナノ構造物の表面の電荷は、プローブの端部に、極性に応じて空乏領域または蓄積領域を形成する。プローブ型メモリ装置のデータの読み出しは、所定の電圧、例えば０．８Ｖを印加し、プローブ上の空乏電荷または蓄積電荷の形成に起因する容量または抵抗のバラツキを測定することによって、実施可能である。
【０１８０】
上述のように、本発明に係るパターンを有する強誘電性重合体製の媒体の製造方法では、欠陥がより少ない複数のナノ構造物を形成することができる。さらに、ナノ構造物における強誘電体としての性能を、連続する薄膜と比較すると、大幅に改善することができる。本発明は、さまざまなメモリ装置の製造に応用可能である。
【０１８１】
本発明を具現化する目的を達成するためのその他の構成は、当業者には自明である。
【０１８２】
好適な実施形態、具体的な作製物、および構成、ならびに物質について、ここでは、本発明に係る装置の場合において議論したが、本発明の範囲および精神から逸脱することなく、形態および詳細において各種変化または修正を加えることができることは、理解されるはずである。例えば、上述のいずれの式も、単に使用してもよい手順を表わすものにすぎない。ブロック図から機能性を付加または削除してもかまわない。また、機能ブロック間で動作を入れ替えてもかまわない。本発明の範囲内で、ステップを、記載した方法に付加または削除してもかまわない。
【図面の簡単な説明】
【０１８３】
【図１】（ａ）〜（ｃ）は、本発明の実施形態に係る強誘電体有機メモリ装置の断面図である。
【図２】（ａ）〜（ｄ）は、本発明の別の一実施形態に係る、パターンを有する強誘電性重合体のナノ構造物の製造方法、ならびに該ナノ構造物における重合体鎖および双極子モーメントの配向の制御方法を図示している。
【図３】（ａ）〜（ｄ）は、本発明の別の一実施形態に係る、パターンを有する強誘電性重合体のナノ構造物の別の製造方法、ならびに該ナノ構造物における重合体鎖および双極子モーメントの配向の制御方法を図示している。
【図４】（ａ）は、先行技術によって形成したＰ（ＶＤＦ−ＴｒＦＥ）の連続する薄膜を、原子間力顕微鏡法（ａｔｏｍｉｃ  ｆｏｒｃｅ  ｍｉｃｒｏｓｃｏｐｙ、ＡＦＭ）によって撮影した写真を示している。（ｂ）および（ｃ）は、ナノ構造物のパターンを有し、さらに、本発明の実施形態によって加工された重合体鎖および双極子モーメントが好ましい配向を有する、Ｐ（ＶＤＦ−ＴｒＦＥ）の薄膜の２つの例を示す。
【図５】（ａ）は、先行技術に係る強誘電性重合体の連続する薄膜から電子線回折法によって作製した画像（左）、および同薄膜を透過型電子顕微鏡法（ｔｒａｎｓｍｉｓｓｉｏｎ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｙ、ＴＥＭ）によって撮影した写真（右）を示している。（ｂ）は、本発明のある一実施形態に係るパターンを有する強誘電体のナノ構造物から電子線回折法によって作製した画像（左）、および同構造物をＴＥＭ法によって撮影した写真（右）を示しており、結晶が好適に配向していることが実証されている。
【図６】本発明のある一実施形態に係るパターンを有する強誘電性重合体のナノ構造物の応答特性（三角形）、および先行技術に係る強誘電性重合体の連続する薄膜の応答特性（正方形）を示すグラフである。
【図７】（ａ）および（ｂ）は、本発明のある一実施形態に係る、パターンを有する強誘電性重合体のナノ構造物を用いた、プローブ型強誘電体有機メモリ装置の断面図である。
【図８】（ａ）〜（ｄ）は、本発明のある一実施形態に係る、パターンを有する強誘電性重合体のナノ構造物を用いた、電気的にアドレス可能な強誘電体有機メモリ装置の製造方法を図示している。
【図９】Ｐ（ＶＤＦ−ＴｒＦＥ）のβ相の単位セルを、その３つの軸、ｂ、およびｃとともに示している。
【図１０】Ｐ（ＶＤＦ−ＴｒＦＥ）結晶をβ相において立体的に表した図である。
【図１１】「左上」は、先行技術に係るＰ（ＶＤＦ−ＴｒＦＥ）の連続する１００ｎｍの膜から透過型電子顕微鏡法によって作製した画像を示している。「右上」は、先行技術に係る同膜の電子線回折パターンを示している。「左下」は、本発明のある一実施形態に係る、ナノサイズのパターンを有する膜（初期の厚さ：５０ｎｍ、型押し後のパターンの高さ：１００ｎｍ）から透過型電子顕微鏡法によって作製した画像を示している。「右下」は、本発明に係る電子線回折パターンを示している。
【図１２】先行技術に係るアニーリング済みの厚さ１３０ｎｍのＰ（ＶＤＦ−ＴｒＦＥ）連続膜（曲線Ｂ）、および本発明のある一実施形態に係る厚さが１００ｎｍのナノサイズの型押しをされた膜（曲線Ａ）の、法線方向からの入射の場合のフーリエ変換赤外反射吸収分光を示している。
【図１３】本発明のある一実施形態に係る、ナノサイズの型押しをされたＰ（ＶＤＦ−ＴｒＦＥ）膜（初期の厚さ＝５０ｎｍ）の、原子間力顕微鏡法による位相画像を示している。
【図１４】先行技術に係る厚さ５０ｎｍのＰ（ＶＤＦ−ＴｒＦＥ）膜のＡＦＭ位相画像を示している。
【図１５】本発明に係るデバイス（装置）の４つの例を示している。
【図１】
2011523783.tif 000003
【図２（ａ）】
2011523783.tif 000004
【図２（ｂ）】
2011523783.tif 000005
【図２（ｃ）】
2011523783.tif 000006
【図２（ｄ）】
2011523783.tif 000007
【図３（ａ）】
2011523783.tif 000008
【図３（ｂ）】
2011523783.tif 000009
【図３（ｃ）】
2011523783.tif 000010
【図３（ｄ）】
2011523783.tif 000011
【図４（ａ）】
2011523783.tif 000012
【図４（ｂ）】
2011523783.tif 000013
【図４（ｃ）】
2011523783.tif 000014
【図５（ａ）】
2011523783.tif 000015
【図５（ｂ）】
2011523783.tif 000016
【図６】
2011523783.tif 000017
【図７（ａ）】
2011523783.tif 000018
【図７（ｂ）】
2011523783.tif 000019
【図８（ａ）】
2011523783.tif 000020
【図８（ｂ）】
2011523783.tif 000021
【図８（ｃ）】
2011523783.tif 000022
【図８（ｄ）】
2011523783.tif 000023
【図９】
2011523783.tif 000024
【図１０】
2011523783.tif 000025
【図１１】
2011523783.tif 000026
【図１２】
2011523783.tif 000027
【図１３】
2011523783.tif 000028
【図１４】
2011523783.tif 000029
【図１５（Ａ）】
2011523783.tif 000030
【図１５（Ｂ）】
2011523783.tif 000031
【図１５（Ｃ）】
2011523783.tif 000032
【図１５（Ｄ）】
2011523783.tif 000033
【手続補正書】
【提出日】平成22年3月5日(2010.3.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
非強誘電性基板（１０１、２０１、３０１、７０１、８０１）と、
第１の電極（１０２、７０２、８０２）と、
１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組とを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる上記組が、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電性要素（１０４、２０４、３０４、７０４、８０４）からなる上記組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶ（２０４、３０４）の最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかであって、
該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の少なくとも２つの次元の寸法が平均で５ｎｍ〜１０００ｎｍであって、
上記組の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の鎖軸の平均の配向方向が、該基板（１０１、２０１、３０１、７０１、８０１）の表面にほぼ平行である、強誘電体有機メモリ装置。
【請求項２】
上記１つ以上の要素が、固定周期または可変周期のパターンを形成している、請求項１に記載の装置。
【請求項３】
上記装置の強誘電体のヒステリシスループが、抗電界が２０ＭＶ／ｍ以下、好ましくは１５ＭＶ／ｍ以下、もっとも好ましくは１０ＭＶ／ｍ以下であることを特徴とする、請求項１から２のいずれか一項に記載の装置。
【請求項４】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）は、それぞれの少なくとも２つの次元の寸法が５ｎｍ〜５００ｎｍである、請求項１から３のいずれか一項に記載の装置。
【請求項５】
上記少なくとも２つの次元の寸法のうちの一方が、上記高さまたは深さＶである、請求項１から４のいずれか一項に記載の装置。
【請求項６】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）が、半結晶性重合体または液晶性重合体を含有する、請求項１から５のいずれか一項に記載の装置。
【請求項７】
上記半結晶性重合体が、フッ化ビニリデンとトリフルオロエチレンとの共重合体を含有する、請求項６に記載の装置。
【請求項８】
上記共重合体が、２０ｍｏｌ％〜４０ｍｏｌ％のトリフルオロエチレンを含有する、請求項７に記載の装置。
【請求項９】
上記組のＦＴ−ＩＲ反射／吸収スペクトルにおける、Ｂ１吸収帯に対するＡ１吸収帯の比が２より大きく、好ましくは５より大きく、より好ましくは７より大きい、請求項７または８に記載の装置。
【請求項１０】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の双極子モーメントが、１μｓ以内に反転可能である、請求項１から９のいずれか一項に記載の装置。
【請求項１１】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）は、すべてがほぼ同じ寸法を有する、請求項１から１０のいずれか一項に記載の装置。
【請求項１２】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）は、それぞれが単結晶からなる、請求項１から１１のいずれか一項に記載の装置。
【請求項１３】
上記第１の電極（１０２、７０２）が、連続かつ均質な層を上記基板の上に形成する、請求項１から１２のいずれか一項に記載の装置。
【請求項１４】
誘電体層（１０３、８０３）をさらに備える、請求項１から１３のいずれか一項に記載の装置。
【請求項１５】
上記誘電体層は、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の穴を有する、請求項１４に記載の装置。
【請求項１６】
上記穴が、上記誘電体層の厚さ方向に貫通する、請求項１４または１５に記載の装置。
【請求項１７】
１つ以上のトランジスタをさらに備える、請求項１から１６のいずれか一項に記載の装置。
【請求項１８】
複数の装置を有するアレイを形成する、請求項１から１７のいずれか一項に記載の装置の集合物。
【請求項１９】
非強誘電性基板（１０１、２０１、３０１、７０１、８０１）を準備するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）に、導電性物質（１０２、７０２、８０２）を塗布するステップと、
該導電性物質（１０２、７０２、８０２）または該導電性物質（１０２、７０２、８０２）の上に、１つ以上の強誘電性重合体要素からなる組を形成するステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップは、
強誘電性重合体層（２０９）を上記導電性物質の少なくとも一部に塗布するステップと、
少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の要素を有するモールド（２０３）、および／または該強誘電性重合体層（２０９）を、該強誘電性重合体層のキュリー温度より高く且つ該強誘電性重合体層の融解温度より低い温度に調整するステップと、
該モールド（２０３）を該強誘電性重合体層（２０９）に押し込むステップと、
該モールド（２０３）および／または該強誘電性重合体材料の温度を、該強誘電性材料のキュリー温度未満の温度に調整するステップと、
該モールド（２０３）を該強誘電性重合体材料から取り外すことによって、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである上記１つ以上の強誘電性要素（１０４、２０４、３０４、７０４、８０４）からなる組を備える装置を、上記導電性物質（１０２、７０２、８０２）の上に提供するステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組は、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電体要素（１０４、２０４、３０４、７０４、８０４）からなる組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶの最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかである、強誘電体有機メモリ装置の製造方法。
【請求項２０】
非強誘電性基板（１０１、２０１、３０１、７０１、８０１）を準備するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）に、導電性物質（１０２、７０２、８０２）を必要に応じて塗布するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）または該導電性物質（１０２、７０２、８０２）の上に、誘電体層（１０３、８０３）を形成し、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の穴（８０７）を、該誘電体層（１０３、８０３）に形成するステップと、
導電性物質（１０２、７０２、８０２）がまだ塗布されていなければ、該複数の穴（８０７）の中に、導電性物質（１０２、７０２、８０２）の層を形成するステップと、
１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を、該導電性物質（１０２、７０２、８０２）の上に形成するステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップは、
強誘電性重合体の薄膜（８０８）を、該複数の穴を有する誘電体層（１０３、８０３）の上に形成するステップと、
平坦なプレート（３０３）および／または該強誘電性重合体の薄膜（８０８）の温度が該強誘電性重合体のキュリー温度より高く且つ該強誘電性重合体の融点より低い状態で、該プレートを該薄膜に押し付けるステップと、
該プレート（３０３）および強誘電性重合体材料を、上記キュリー温度未満の温度まで冷却するステップと、
該プレート（３０３）を該強誘電性重合体材料から取り外して上記組を提供し、これにより、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を、該導電性材料（１０２、７０２、８０２）の上に形成するステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組は、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電体要素（１０４、２０４、３０４、７０４、８０４）からなる組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶの最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかである、強誘電体有機メモリ装置の製造方法。
【請求項２１】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップが、上記組の形成の前または上記組の形成の間に、上記重合体層を溶媒アニーリングするステップを備える、請求項１９または２０に記載の方法。
【請求項２２】
非強誘電性基板（１０１、２０１、３０１、７０１、８０１）を準備するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）に、導電性物質（１０２、７０２、８０２）を塗布するステップと、
該導電性物質（１０２、７０２、８０２）の上に、１つ以上の強誘電性重合体要素からなる組を形成するステップと、
上記組の形成の前または上記組の形成の間に、重合体層を溶媒アニーリングするステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップが、
強誘電性重合体層（２０９）を上記導電性物質の少なくとも一部に塗布するステップと、
少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の要素を有するモールド（２０３）、および／または該強誘電性重合体層（２０９）を、室温より高く且つ該強誘電性重合体層の融解温度未満である温度まで必要に応じて加熱するステップと、
該モールド（２０３）を該強誘電性重合体層（２０９）に押し込むステップと、
該モールド（２０３）および／または該強誘電性重合体材料の温度を、該強誘電性材料のキュリー温度未満の温度に設定するステップと、
該モールド（２０３）を該強誘電性重合体材料から取り外すことによって、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を、該導電性物質（１０２、７０２、８０２）の上に形成するステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組が、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電体要素（１０４、２０４、３０４、７０４、８０４）からなる組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶの最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を保証する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかである、強誘電体有機メモリ装置の製造方法。
【請求項２３】
非強誘電性基板（１０１、２０１、３０１、７０１、８０１）を準備するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）に、導電性物質（１０２、７０２、８０２）を必要に応じて塗布するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）または該導電性物質（１０２、７０２、８０２）の上に、誘電体層（１０３、８０３）を形成し、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の穴（８０７）を、該誘電体層（１０３、８０３）に形成するステップと、
導電性物質（１０２、７０２、８０２）がまだ塗布されていなければ、該複数の穴（８０７）の中に、導電性物質（１０２、７０２、８０２）の層を形成するステップと、
１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を、該導電性物質（１０２、７０２、８０２）の上に形成するステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップが、
強誘電性重合体の薄膜（８０８）を、該複数の穴を有する誘電体層（１０３、８０３）の上に形成するステップと、
平坦なプレート（３０３）および／または該強誘電性重合体の薄膜（８０８）の温度が室温以上且つ該強誘電性重合体の融点未満である状態で、該プレートを該薄膜に押し付けるステップと、
該プレート（３０３）および強誘電性重合体材料の温度を、キュリー温度未満の温度に設定するステップと、
該プレート（３０３）を該強誘電性重合体材料から取り外して上記組を提供することによって、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を、該導電性物質（１０２、７０２、８０２）の上に形成するステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組が、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電体要素（１０４、２０４、３０４、７０４、８０４）からなる組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶの最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかである、強誘電体有機メモリ装置の製造方法。
【請求項２４】
基板と、
それぞれ少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである１つ以上の強誘電性重合体要素からなる組とを備え、
該要素が、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電体要素からなる組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶの最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかである、強誘電体有機メモリ装置を、
２０ＭＶ／ｍ以下、好ましくは１５ＭＶ／ｍ以下、より好ましくは１０ＭＶ／ｍ以下の駆動電界で用いる使用方法。
【請求項２５】
請求項１９から２３のいずれか一項に記載の方法によって得られる強誘電体有機メモリ装置。
【手続補正書】
【提出日】平成23年2月2日(2011.2.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
非強誘電性基板（１０１、２０１、３０１、７０１、８０１）と、
第１の電極（１０２、７０２、８０２）と、
１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組とを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる上記組が、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電性要素（１０４、２０４、３０４、７０４、８０４）からなる上記組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶ（２０４、３０４）の最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかであって、
該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の少なくとも２つの次元の寸法が平均で５ｎｍ〜１０００ｎｍであって、
上記組の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の鎖軸の平均の配向方向が、該基板（１０１、２０１、３０１、７０１、８０１）の表面にほぼ平行である、強誘電体有機メモリ装置。
【請求項２】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）は、それぞれの少なくとも２つの次元の寸法が５ｎｍ〜５００ｎｍである、請求項１に記載の強誘電体有機メモリ装置。
【請求項３】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）が、半結晶性重合体または液晶性重合体を含有する、請求項１または２に記載の強誘電体有機メモリ装置。
【請求項４】
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）は、それぞれが単結晶からなる、請求項１から３のいずれか一項に記載の強誘電体有機メモリ装置。
【請求項５】
上記第１の電極（１０２、７０２）が、連続かつ均質な層を上記基板の上に形成する、請求項１から４のいずれか一項に記載の強誘電体有機メモリ装置。
【請求項６】
誘電体層（１０３、８０３）をさらに備える、請求項１から５のいずれか一項に記載の強誘電体有機メモリ装置。
【請求項７】
上記誘電体層は、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の穴を有する、請求項６に記載の強誘電体有機メモリ装置。
【請求項８】
非強誘電性基板（１０１、２０１、３０１、７０１、８０１）を準備するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）に、導電性物質（１０２、７０２、８０２）を塗布するステップと、
該導電性物質（１０２、７０２、８０２）の上に、１つ以上の強誘電性重合体要素からなる組を形成するステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップは、
（ｉ）
強誘電性重合体層（２０９）を上記導電性物質の少なくとも一部に塗布するステップと、
少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の要素を有するモールド（２０３）、および／または該強誘電性重合体層（２０９）を、該強誘電性重合体層のキュリー温度より高く且つ該強誘電性重合体層の融解温度より低い温度に調整するステップとを備えるか、あるいは、
（ｉｉ）
強誘電性重合体層（２０９）を上記導電性物質の少なくとも一部に塗布するステップと、
上記組の形成の前または上記組の形成の間に、上記強誘電性重合体層を溶媒アニーリングするステップと、
少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の要素を有するモールド（２０３）、および／または該強誘電性重合体層（２０９）を、室温より高く且つ該強誘電性重合体層の融解温度より低い温度まで必要に応じて加熱するステップとを備えるかのいずれかであって、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップは、
該モールド（２０３）を該強誘電性重合体層（２０９）に押し込むステップと、
該モールド（２０３）および／または該強誘電性重合体材料の温度を、該強誘電性材料のキュリー温度未満の温度に設定するステップと、
該モールド（２０３）を該強誘電性重合体材料から取り外すことによって、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである上記１つ以上の強誘電性要素（１０４、２０４、３０４、７０４、８０４）からなる組を備える装置を、上記導電性物質（１０２、７０２、８０２）の上に提供するステップとをさらに備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組は、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電体要素（１０４、２０４、３０４、７０４、８０４）からなる組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶの最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかである、強誘電体有機メモリ装置の製造方法。
【請求項９】
非強誘電性基板（１０１、２０１、３０１、７０１、８０１）を準備するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）に、導電性物質（１０２、７０２、８０２）を必要に応じて塗布するステップと、
該非強誘電性基板（１０１、２０１、３０１、７０１、８０１）または該導電性物質（１０２、７０２、８０２）の上に、誘電体層（１０３、８０３）を形成し、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである複数の穴（８０７）を、該誘電体層（１０３、８０３）に形成するステップと、
導電性物質（１０２、７０２、８０２）がまだ塗布されていなければ、該複数の穴（８０７）の中に、導電性物質（１０２、７０２、８０２）の層を形成するステップと、
１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を、該導電性物質（１０２、７０２、８０２）の上に形成するステップとを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップは、強誘電性重合体の薄膜（８０８）を、該複数の穴を有する誘電体層（１０３、８０３）の上に形成するステップを備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップは、
（ｉ）
平坦なプレート（３０３）および／または該強誘電性重合体の薄膜（８０８）の温度が該強誘電性重合体のキュリー温度より高く且つ該強誘電性重合体の融点より低い状態で、該プレートを該薄膜に押し付けるステップをさらに備えるか、あるいは、
（ｉｉ）
上記組の形成の前または上記組の形成の間に、重合体層を溶媒アニーリングするステップと、
平坦なプレート（３０３）および／または該強誘電性重合体の薄膜（８０８）の温度が室温以上であり且つ該強誘電性重合体の融点未満である状態で、該プレートを該薄膜に押し付けるステップとをさらに備えるかのいずれかであって、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を形成するステップは、
該プレート（３０３）および強誘電性重合体材料の温度を、上記キュリー温度未満の温度に設定するステップと、
該プレート（３０３）を該強誘電性重合体材料から取り外して上記組を提供し、これにより、少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組を、該導電性材料（１０２、７０２、８０２）の上に形成するステップとをさらに備え、
上記１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）からなる組は、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電体要素（１０４、２０４、３０４、７０４、８０４）からなる組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶの最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかである、強誘電体有機メモリ装置の製造方法。
【請求項１０】
１）
基板と、
それぞれ少なくとも２つの次元の寸法が５ｎｍ〜１０００ｎｍである１つ以上の強誘電性重合体要素からなる組とを備え、
該強誘電性重合体要素が、不連続な強誘電体層を形成するか、あるいは、上記１つ以上の強誘電体要素からなる組と、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）の平均の高さまたは深さＶの最大で２０％に等しい平均の厚さＴを有し、該１つ以上の強誘電性重合体要素（１０４、２０４、３０４、７０４、８０４）同士の間で層の連続性を確保する部分（２０６、３０６）とを含む、連続する強誘電体層の一部を形成するかのいずれかである、強誘電体有機メモリ装置を準備するステップと、
２）
該強誘電体有機メモリ装置の少なくとも一部に２０ＭＶ／ｍ以下の駆動電界を印加するステップとを備える、強誘電体有機メモリ装置の駆動方法。
【国際調査報告】
2011523783.tif 000034
2011523783.tif 000035
2011523783.tif 000036