(57)【要約】フィルタリングされた入力信号の一連のサンプルを形成する方法及び装置に関する。複数のタップ電流セルは、夫々、入力信号からタップ電流を生成する。複数の分配手段はタップ電流セルを複数の積分手段に結合する。分配手段は、第１のクロック信号によって制御される。複数の積分手段は、それらが受け取るタップ電流を積分して、サンプルを形成する。生成されたタップ電流は、夫々、第１のクロック信号に従って所定のシーケンスで各積分手段へ送られる。積分手段は、夫々、第２のクロック信号によって制御される積分相及びサンプリング相を用いる。積分相の間、積分手段は順にタップ電流を受け取り、一方、休息相の間、タップ電流は受け取られず、回路のコンテンツはサンプリングされ、積分手段はリセットされる。
2011504023.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に対してフィルタリング及びサンプリングを行うフィルタであって、
夫々前記入力信号から少なくとも１つのタップ電流を生成する複数のタップ電流セルと、
タップ電流を受け取って積分する夫々の電流積分セルのための複数の積分手段と、
前記電流積分セルのコンテンツをサンプリングしリセットする電流サンプリング手段と、
前記タップ電流セルを前記電流積分セルと結合する電流分配手段と
を有し、
前記電流分配手段は、少なくとも１つの第１のクロック信号によって制御され、前記電流サンプリング手段は、少なくとも１つの第２のクロック信号によって制御される、フィルタ。
【請求項２】
前記電流分配手段はスイッチの回路網であり、該スイッチの回路網は、前記タップ電流セルの中の少なくとも１つを、関連するスイッチが閉じられる場合に、前記電流積分セルの中の少なくとも１つと結合し、前記スイッチは、前記第１のクロック信号に基づく所定パターンに従って開閉をなされる、請求項１に記載のフィルタ。
【請求項３】
前記電流分配手段は導電体の回路網であり、各導電体は、１つのタップ電流セルを少なくとも１つの電流積分セルと結合し、
前記電流分配手段は、どのタップ電流がアクティブであるのかを決定する係数を記憶しているリング構造で配置された複数の素子を有するシフトレジスタを更に有し、前記複数の要素は前記タップ電流セルに結合され、該タップ電流に、結合されている前記複数の要素に記憶されている係数が適用される、請求項１に記載のフィルタ。
【請求項４】
前記電流サンプリング手段は、サンプリングスイッチの回路網及びサンプラであり、特定のサンプリングスイッチの閉成は、前記サンプラを前記電流積分セルの中の特定の１つと結合し、前記サンプリングスイッチは、前記第２のクロック信号に基づく所定パターンに従って開閉をなされる、請求項１に記載のフィルタ。
【請求項５】
夫々の電流積分セルは、演算増幅器と、該演算増幅器の出力部と該演算増幅器の負入力部との間に結合されるキャパシタとを有する、請求項１に記載のフィルタ。
【請求項６】
前記電流サンプリング手段は、前記電流積分セルに結合される複数のリセットスイッチを更に有し、各リセットスイッチは対応する電流積分セルに結合され、当該リセットスイッチを閉じることで前記対応する電流積分セルはリセットされる、請求項１に記載のフィルタ。
【請求項７】
前記要素に記憶されている係数は、所定パターンに従って前記レジスタにおいてシフトされる、請求項３に記載のフィルタ。
【請求項８】
２つの電流積分セルの間に位置する少なくとも１つの接地を更に有し、
前記少なくとも１つの接地は、前記電流積分セルと同じように結合される、請求項１に記載のフィルタ。
【請求項９】
少なくとも１つのパッディング要素はタップ電流セルから分離され、該パッディング要素は前記シフトレジスタの一部である、請求項３に記載のフィルタ。
【請求項１０】
複数の積分手段を有する装置とともに使用される、信号のフィルタリングのための方法であって、
ａ）前記信号を受信する段階と、
ｂ）前記信号に基づいて複数のタップ電流を生成する段階と、
ｃ）前記複数の積分手段の中の特定の１つの積分手段についての積分相の間、所定のシーケンスで、前記特定の１つの積分手段へ前記複数のタップ電流の夫々を送る段階と、
ｄ）前記複数の積分手段の中の前記特定の１つの積分手段についてのサンプリング相の間、前記特定の１つの積分手段で電流をサンプリングする段階と、
ｅ）前記複数の積分手段の夫々について前記段階ｃ）及び前記段階ｄ）を繰り返す段階と
を有し、
前記サンプリング相は、前記タップ電流のいずれも前記複数の積分手段の中の前記特定の１つの積分手段に送られない相である、方法。
【請求項１１】
前記特定の１つの積分手段についての前記積分相の間、一度に１つのタップ電流しか前記特定の１つの積分手段に送られない、請求項１０に記載の方法。
【請求項１２】
前記積分相の間、複数のタップ電流が前記特定の１つの積分手段へ同時に送信される、請求項１０に記載の方法。
【請求項１３】
前記段階ｃ）は、特定のタップ電流手段を前記特定の１つの積分手段と結合するスイッチを閉じることによって達成される、請求項１１に記載の方法。
【請求項１４】
前記段階ｃ）は、特定のタップ電流手段を前記特定の１つの積分手段と結合するスイッチを閉じることによって達成される、請求項１２に記載の方法。
【請求項１５】
前記段階ｃ）は、積分手段に結合されるタップ電流生成手段に係数を適用することによって達成される、請求項１１に記載の方法。
【請求項１６】
夫々の積分手段について、前記電流サンプリング手段が前記タップ電流の全てを受け取った後にのみ、前記サンプリング相に入る、請求項１０に記載の方法。
【請求項１７】
前記段階ｃ）は、積分手段に結合されるタップ電流生成手段に係数を適用することによって達成される、請求項１２に記載の方法。
【請求項１８】
前記フィルタの積分相の間、一度に多くても１つのタップ電流しか夫々の電流積分セルに送られない、請求項１に記載のフィルタ。
【請求項１９】
前記フィルタの積分相の間、複数のタップ電流が少なくとも１つの電流積分セルに同時に送られる、請求項１に記載のフィルタ。
【請求項２０】
入力信号に対してフィルタリング及びサンプリングを行うフィルタであって、
夫々前記入力信号から少なくとも１つのタップ電流を生成する複数のタップ電流セルと、
夫々タップ電流を受け取って積分する複数の積分セルと、
前記電流積分セルのコンテンツをサンプリングしリセットする電流サンプリング手段と、
前記タップ電流セルを前記電流積分セルと結合する電流分配手段と
を有し、
前記電流分配手段は、少なくとも１つの第１のクロック信号によって制御され、前記電流サンプリング手段は、少なくとも１つの第２のクロック信号によって制御され、
少なくとも１つの電流積分セルは同時に複数のタップ電流を受け取る、フィルタ。
【請求項２１】
複数の積分手段を有する装置とともに使用される、信号のフィルタリングのための方法であって、
ａ）前記信号を受信する段階と、
ｂ）前記信号に基づいて複数のタップ電流を生成する段階と、
ｃ）前記複数の積分手段の中の特定の１つの積分手段についての積分相の間、所定のシーケンスで、前記特定の１つの積分手段へ前記複数のタップ電流の夫々を送る段階と、
ｄ）前記複数の積分手段の中の前記特定の１つの積分手段についてのサンプリング相の間、前記特定の１つの積分手段で電流をサンプリングする段階と、
ｅ）前記複数の積分手段の夫々について前記段階ｃ）及び前記段階ｄ）を繰り返す段階と
を有し、
前記サンプリング相は、前記タップ電流のいずれも前記複数の積分手段の中の前記特定の１つの積分手段に送られない相であり、
複数のタップ電流は、前記積分相の間、前記複数の積分手段の中の少なくとも１つへ同時に送られる、方法。
【請求項２２】
少なくとも１つのタップ電流セルは、相互コンダクタンス手段と、重み付け電流分割手段とを有する、請求項１に記載のフィルタ。
【請求項２３】
少なくとも１つのタップ電流セルは、相互コンダクタンス手段と、重み付け電流複製手段とを有する、請求項１に記載のフィルタ。
【請求項２４】
少なくとも１つのタップ電流セルは、電流分割手段を有する、請求項１に記載のフィルタ。
【請求項２５】
少なくとも１つのタップ電流セルは、電流複製手段を有する、請求項１に記載のフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、信号処理に関する。より具体的には、本発明は、信号から生成される複数の電流タップを用いてその信号をフィルタリングし、フィルタリングされた入力の一連のサンプルを形成するようタップ電流を積分する方法及び装置に関する。
【背景技術】
【０００２】
通信システム設計において、アナログフィルタは、通常、画像除去／排除、又はアンチエイリアシングのために必要とされる。アナログフィルタは、アナログ信号を取り出して、アナログの時間的に連続した又は離散した信号を出力することができるフィルタの一群である。システムの全体の費用及び大きさを低減するよう、集積回路上に一体化されているアナログフィルタを有することが好ましい。一般的に、２つのタイプのフィルタが集積回路用途では使用される。１つはスイッチドキャパシタ（ＳＣ）フィルタであり、もう１つは相互コンダクタンスキャパシタ（ｇｍ−Ｃ）フィルタである。ＳＣフィルタは、周波数応答に関連する時定数がキャパシタ比及びクロック周波数にしか依存しないので、極めて正確に定義されたフィルタリング特性を有する。ＳＣフィルタは、多数の欠点を有することが知られている。第１に、無線システムにおいて典型的な中間周波数（ＩＦ）で使用される場合に、ＳＣフィルタは干渉信号のエイリアシングを引き起こすことがある。第２に、ＳＣフィルタは、消費電力の増大と引き換えにしか軽減され得ないノイズ問題を有する。他方で、ｇｍ−Ｃフィルタは、通常、ＳＣフィルタに比べてノイズが少なく且つ消費電力も小さいが、ＳＣフィルタが適切に動作する範囲で欠点を有する。ｇｍ−Ｃフィルタにおける時定数はｇｍ及びＣによって決定されるので、周波数応答は、プロセス変動、温度ドリフト及び電源変動に敏感である。較正ループがこれらの影響を取り除くために必要とされるが、設計を著しく複雑にする。これらの理由により、非常に高次且つ高精度のｇｍ−Ｃタイプのフィルタを構成することは困難である。これらのフィルタタイプのいずれもが、面積効率の良いＦＩＲフィルタを製造する際に困難を伴う。
【０００３】
近年、他のタイプのアナログフィルタが試みられている。それは、入力電圧信号から１つ又は複数の電流を生成し、その電流を選択的に一対のキャパシタ（例えば、米国特許第６８２９３１１号明細書（特許文献１））又は複数のキャパシタに所定時間間隔で積分し、次いで、キャパシタに蓄積された電荷をサンプリングして、次の電流積分サイクルのためにリセットを行うことを伴う。選択的な電流積分動作は、有限インパルス応答（ＦＩＲ）フィルタを実現する。ある参考文献では、複数の電流が生成されて、キャパシタで選択的に積分される。電流は、入力信号及び所望のＦＩＲフィルタのタップ係数に比例するように生成される。電流生成は、タップ係数に対応する利得を有する複数の相互コンダクタンス増幅器を有することによって実現される。増幅器の相互コンダクタンスはプロセス変動、温度ドリフト及び電源変動に依存するので、結果として得られるフィルタ周波数応答は、従来のアナログフィルタの場合に見られるように、これらの変動に敏感である。特許文献１において、入力電圧信号から変換された単一の電流は一対のキャパシタへ送られる。特許文献１によって教示されるＦＩＲフィルタは、その周波数応答がクロック信号及び電流積分キャパシタのマッチング精度にしか依存しないので、変動に対する敏感さの問題を大いに低減する。しかし、それはタップ係数が１又は０であるフィルタに制限され、このことは、任意のＦＩＲフィルタが実現されることを妨げる。かかる制限は、デルタシグマ技術を用いて任意のタップ係数の組を量子化することによって対処され得る。２つの量子化レベル（すなわち、０又は１）しか存在しないので、フィルタ周波数応答において結果として得られる量子化誤差は極めて高くなり、許容レベルまで低減するために付加的なフィルタリングが必要となる。
【０００４】
また、留意すべきは、先行技術におけるサンプリングフィルタは、実際の用途に適用される場合に、その有効性を低下させる欠点を有する点である。先行技術に係るサンプリングフィルタは、出力サンプリング周波数の周期より長いインパルス応答を有するフィルタを開示しない。このことは、長いインパルス応答を必要とする狭帯域フィルタのために高いサンプリング周波数を許容しない。
【０００５】
目下のサンプリングフィルタの他の欠点は、タップ係数がデルタシグマ量子化を受ける場合に、タップ係数から量子化誤差を取り除くために余分のフィルタリングを必要とすることである。それらは、また、タップ電流におけるアナログ不整合にも過度に敏感である。
【０００６】
最後に、サンプリングフィルタでは、如何なる所与の電流積分回路におけるタップ電流も、与えられる所定間隔ごとに零から最終値まで増大する。しかし、これは、タップ電流のスイッチング・トランジェントのために、フィルタ伝達関数に対する歪み又はノイズを導入する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第６８２９３１１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従って、適切に制御される周波数応答を有しながら伝達関数における量子化誤差は最小であるアナログフィルタが必要とされる。更に、先行技術の欠点を回避し又は軽減する方法及び装置が必要とされる。
【課題を解決するための手段】
【０００９】
本発明は、フィルタリングされた入力信号の一連のサンプルを形成する方法及び装置を提供する。複数のタップ電流セルは、夫々、入力信号からタップ電流を生成する。複数の積分手段（又は積分器）は、それらが受け取るタップ電流を積分して、サンプルを形成する。生成されたタップ電流は、夫々、所定のシーケンスで各積分手段へ送られる。積分器は、夫々、積分相及びサンプリング相を用いる。積分相の間、積分手段は順にタップ電流を受け取り、一方、休息相の間、タップ電流は受け取られず、回路のコンテンツはサンプリングされ、積分手段はリセットされる。
【００１０】
第１の態様で、本発明は、入力信号に対してフィルタリング及びサンプリングを行うフィルタであって、
夫々前記入力信号から少なくとも１つのタップ電流を生成する複数のタップ電流セルと、
夫々タップ電流を受け取って積分する複数の電流積分セルと、
前記電流積分セルのコンテンツをサンプリングするサンプリング手段と、
前記タップ電流セルを前記電流積分セルと結合する電流分配手段と
を有し、
前記電流分配手段は、少なくとも１つの第１のクロック信号によって制御され、前記サンプリング手段は、少なくとも１つの第２のクロック信号によって制御される、フィルタを提供する。
【００１１】
第２の態様で、本発明は、複数の積分手段を有する装置とともに使用される、信号のフィルタリングのための方法であって、
ａ）前記信号を受信する段階と、
ｂ）前記信号に基づいて複数のタップ電流を生成する段階と、
ｃ）前記複数の積分手段の中の特定の１つの積分手段についての積分相の間、所定のシーケンスで、前記特定の１つの積分手段へ前記複数のタップ電流の夫々を送る段階と、
ｄ）前記複数の積分手段の中の前記特定の１つの積分手段についてのサンプリング相の間、前記特定の１つの積分手段で電流をサンプリングする段階と、
ｅ）前記複数の積分手段の夫々について前記段階ｃ）及び前記段階ｄ）を繰り返す段階と
を有し、
前記サンプリング相は、前記タップ電流のいずれも前記複数の積分手段の中の前記特定の１つの積分手段に送られない相である、方法を提供する。
【００１２】
第３の態様で、本発明は、入力信号に対してフィルタリング及びサンプリングを行うフィルタであって、
夫々前記入力信号から少なくとも１つのタップ電流を生成する複数のタップ電流セルと、
夫々タップ電流を受け取って積分する複数の積分セルと、
前記電流積分セルのコンテンツをサンプリングするサンプリング手段と、
前記タップ電流セルを前記電流積分セルと結合する電流分配手段と
を有し、
前記電流分配手段は、少なくとも１つの第１のクロック信号によって制御され、前記電流サンプリング手段は、少なくとも１つの第２のクロック信号によって制御され、
少なくとも１つの電流積分セルは同時に複数のタップ電流を受け取る、フィルタを提供する。
【００１３】
第４の態様で、本発明は、複数の積分手段を有する装置とともに使用される、信号のフィルタリングのための方法であって、
ａ）前記信号を受信する段階と、
ｂ）前記信号に基づいて複数のタップ電流を生成する段階と、
ｃ）前記複数の積分手段の中の特定の１つの積分手段についての積分相の間、所定のシーケンスで、前記特定の１つの積分手段へ前記複数のタップ電流の夫々を送る段階と、
ｄ）前記複数の積分手段の中の前記特定の１つの積分手段についてのサンプリング相の間、前記特定の１つの積分手段で電荷をサンプリングする段階と、
ｅ）前記複数の積分手段の夫々について前記段階ｃ）及び前記段階ｄ）を繰り返す段階と
を有し、
前記サンプリング相は、前記タップ電流のいずれも前記複数の積分手段の中の前記特定の１つの積分手段に送られない相であり、
複数のタップ電流は、前記積分相の間、前記複数の積分手段の中の少なくとも１つへ同時に送られる、方法を提供する。
【図面の簡単な説明】
【００１４】
【図１】循環タップ電流を用いる本発明の第１実施形態の略図である。
【図２】図１の実施形態とともに使用される３クロックバスの状態変化に係るタイミング図である。
【図３】図２のタイミング図に係る３つのクロックバス状態の循環を表す。
【図４】図１の実施形態における４つのタップ電流の積分相及び休息相のタイミング図である。
【図５】循環タップ係数を用いる本発明の第２実施形態の略図である。
【図６】循環タップ係数を用いる本発明の第２実施形態の変形例の略図である。
【図７】所定のシーケンスでタップ電流を循環させることによって第２の組のタップ係数を有してタップ電流がぐるぐる回されるところの本発明の他の実施形態の略図である。
【図８】図７の実施形態について、どのタップ電流がどのような時間間隔でどの積分手段に送られるのかに係る所定シーケンスを表す。
【図９】図７の実施形態について、タップ電流の循環を行うために用いられるクロックバス状態の循環を示す。
【図１０】図７の実施形態の変形例を実施するために用いられるクロックバス状態の循環を示す。
【図１１】フィルタが中間の組のタップ係数を循環させることによって実施される場合に、中間の組のタップ係数が第２の組のタップ係数を有してぐるぐる回されるタップ電流を生成するところの本発明の他の実施形態の略図である。
【図１２】電流分割によって本発明により使用されるタップ電流を提供する回路及び方法を概略的に表す。
【図１３】図１２のタップ電流を提供するために使用されるタップ電流セルを概略的に表す。
【図１４】電流複製によって本発明により使用されるタップ電流を提供する回路及び方法を概略的に表す。
【図１５】本発明により使用される積分手段を概略的に表す。
【発明を実施するための形態】
【００１５】
本発明は、図面を参照して以下の詳細な記載を検討することによって、より良く理解され得る。
【００１６】
本発明は、様々な実施形態で実施されてよい。以下の様々な実施形態は、本発明を実施する特定の実施例である。本発明の原理を具現する一般化されたサンプリングフィルタは、様々な実施形態について論ぜられた後に提示される。
【００１７】
本発明の１つの利点は、サンプリング周期よりも長いインパルス応答を有するフィルタを提供することである。かかる利点を得るための回路及び方法について記載する。
【００１８】
図１を参照すると、サンプリングフィルタは、３つのタップ電流を生成する電流分割手段（電流スプリッタ）又は電流複製手段（電流複製器）１００を有する。夫々のタップ電流は、ある所定の比例定数ＴＣ１、ＴＣ２及びＴＣ３を有して入力信号に比例する。サンプリングフィルタは、更に、４つの積分手段ＣＩ［３］、ＣＩ［２］、ＣＩ［１］及びＣＩ［０］を有する積分手段（積分器）の配列３００を有する。電流分配手段（電流分配器）は、４つの積分手段へ３つのタップ電流を送出する電流循環（rotating）手段（電流ローテータ（rotator））２００によって提供される。サンプリングフィルタは、更に、サンプリング及びリセット手段（サンプラ及びリセッタ）４００を有する。本発明の当該態様の実施形態で、タップ電流はタップ係数の終集合（final  set）に対応する。
【００１９】
これらのタップ電流は、所望のフィルタ応答に対応するシーケンスで、下記の式［数１］によって与えられるフィルタ伝達関数を適用される。  
【００２０】
【数１】
2011504023.tif 000003
なお、ｚ＝ｅｊ２ｎｆＴｉ及びｈｋ（ｋ＝０，１，２，・・・Ｎｔ−１）はタップ係数の終集合である。
【００２１】
図１は、３つのタップ電流及び４つの積分手段を有するフィルタについてＮｔ＝３であるところのフィルタを説明するために用いられてよい。この場合に、３タップＦＩＲフィルタは、夫々ｈ２、ｈ１及びｈ０に対応するＴＣ１、ＴＣ２及びＴＣ３を有する３つのタップ電流を有して実施されてよい。
【００２２】
夫々の積分手段は、演算増幅器３０２Ａ、３０２Ｂ、３０２Ｃ、３０２Ｄと、演算増幅器の負入力部及び出力部の間に結合されるキャパシタ３０１Ａ、３０１Ｂ、３０１Ｂ、３０１Ｄとを有する。演算増幅器の正入力部は、一定の基準電圧Ｖｒｅｆに設定されている。電流循環手段２００は、３つのタップ電流ＴＣ１、ＴＣ２及びＴＣ３のいずれかと４つの積分手段ＣＩ［３］、ＣＩ［２］、ＣＩ［１］及びＣＩ［０］のいずれかとの間に結合されるスイッチの配列であるスイッチマトリクス２０２と、クロック発生器２０１とを有する。一例として、スイッチＳ１３、Ｓ１２、Ｓ１１及びＳ１０は、夫々、第１のタップ電流ＴＣ１を積分手段ＣＩ［３］、ＣＩ［２］、ＣＩ［１］及びＣＩ［０］に接続する。これらのスイッチは、クロック発生器２０１によって生成される１２個のクロック信号（図１には図示せず。）によって制御される。サンプリング及びリセット手段４００は、４つのスイッチＳｓ０、Ｓｓ１、Ｓｓ２及びＳｓ３と、サンプラ４０１とを有する。夫々の積分手段は、周期的に、２つの動作相を経る。一方の動作相は、積分手段によって受け取られる電流が少なくとも１つは存在する積分相であり、他方の動作相は、タップ電流が受け取られない休息相である。休息相の間、その電荷は、演算増幅器とサンプラとの間に結合される対応するサンプル選択スイッチを閉じることによってサンプラ４０１により演算増幅器の出力部における電圧を観測することでサンプリングされる。次いで、積分回路における信号は、対応するキャパシタの２つの端子の間に結合されるリセットスイッチを閉じることによってリセットされる。
【００２３】
この実施形態は、演算増幅器の出力部における電圧をサンプリングすることに関して記載されているが、電荷は、また、よく知られているスイッチドキャパシタ技術を用いてサンプラにおいて電荷を他の演算増幅器の出力部へ移すことによってもサンプリングされ得る。
【００２４】
クロック発生器２０１は、タップ電流と積分手段との間に結合されている１２個のスイッチを夫々制御するために、３つのクロックバスＣＫ１［３：０］、ＣＫ２［３：０］及びＣＫ３［３：０］を供給する。具体的に、ＣＫ１［３］、ＣＫ１［２］、ＣＫ１［１］及びＣＫ１［０］は、夫々、Ｓ１３、Ｓ１２、Ｓ１１及びＳ１０を制御する。同様に、ＣＫ２［３］、ＣＫ２［２］、ＣＫ２［１］及びＣＫ２［０］は、夫々、Ｓ２３、Ｓ２２、Ｓ２１及びＳ２０を制御し、ＣＫ３［３］、ＣＫ３［２］、ＣＫ３［１］及びＣＫ３［０］は、夫々、Ｓ３３、Ｓ３２、Ｓ３１及びＳ３０を制御する。スイッチは、その対応するクロックバスビットがハイ（high）である場合に閉じられ、そうでない場合は開かれる。タップ電流は、電流が２つの積分手段に瞬時に送り出され得るところの電流スイッチング・トランジエントの間を除き、一度に１つの積分手段にしか送られ得ない。このことは、クロックバスのいずれについても、いつでも、ハイであるビットは１つしかないことを意味する。デジタルワードという意味においてクロックバスの状態を記述することが都合がよい。例えば、デジタルワード［１０００］は、クロックバスのＭＳＢ（例えば、ＣＫ１［３］）がハイであり、クロックバスの他の３ビットはロー（low）であるクロックバスの状態を表す。他の例として、［００１０］は、クロックバスの２番目のＬＳＢ（例えば、ＣＫ１［１］）がハイであり、残りがローである状態を記述する。要するに、全てのクロックバスについて、可能な状態は４つしかないということである。状態４、すなわち［１０００］、状態３、すなわち［０１００］、状態２、すなわち［００１０］、及び状態１、すなわち［０００１］がある。クロックバスが１つの状態にとどまっている最小時間間隔はＴｉで表される。クロックバスは、１Ｔｉ又はＴｉの倍数の間、１つの状態（例えば、［１０００］）にとどまることができる。タップ電流スイッチについて、クロックバス状態の変化又は循環に関連して記載する。例えば、２Ｔｉ間隔の間［１０００］にとどまり、次いで［０１００］に変更されるＣＫ１［３：０］は、タップ電流ＴＣ１が、２Ｔｉ間隔の間は積分手段ＣＩ［３］へ送られ、次いでＣＩ［２］に切り替えられることを表す。
【００２５】
この実施形態で、タップ電流は、１Ｔｉ間隔の間、積分手段へ送られる。３つのクロックバスの夫々は、Ｔｉ間隔ごとに状態を変化させ、周期的に、［０００１］→［００１０］→［０１００］→［１０００］→［０００１］→・・・のように同じ順序で、４つの可能な状態を経る。図２は、３つのクロックバスの中の１つについてこのような状態変化のタイミング図を示す。夫々のＴｉサイクルで、４つのクロックの状態は４つの可能な状態の中の１つであり、クロック状態はＴｉ毎に変化する。図２で、状態は、状態１［０００１］、状態２［００１０］、状態４［０１００］、及び状態８［１０００］として表されている。
【００２６】
図３は、図２に表されるクロックバスの他の見方を示す。図３で、夫々の時間間隔Ｔｉは図中の１つのラインに対応する。アクティブビットが１列ごとに左へシフトされるようにＴｉ毎に状態循環が起こっていることが分かる。３つのクロックバスの間の状態循環における違いは、それらが異なる初期状態を有して始まり、位相のずれ量が不変であることである。例えば、一番最初のＴｉサイクルにおいて、ＣＫ１［３：０］＝［１０００］、ＣＫ２＝［０１００］、及びＣＫ３＝［００１０］である。図１とともに図３を参照すると、最初のＴｉサイクルにおいて、すなわち、最初のＴｉ間隔の間、タップ電流ＴＣ１は積分手段ＣＩ［３］に送られる。第２、第３、及び第４のＴｉサイクルにおいては、ＴＣ１は、夫々、ＣＩ［０］、ＣＩ［１］及びＣＩ［２］に切り替えられる。すなわち、タップ電流が新しい積分手段に切り替えられるたびに、それは常に隣接する積分手段である。この特定の場合において、ＣＩ［３］の次の積分手段はＣＩ［０］であり、電流は、ＣＩ［０］→ＣＩ［１］→ＣＩ［２］→ＣＩ［３］→ＣＩ［０］→ＣＩ［１］→・・・の方向で“循環”する。タップ電流ＴＣ２及びＴＣ３も、それらが異なる最初の送り先から始まることを除いて、同じように循環する。すなわち、最初のＴｉサイクルにおいて、ＴＣ２はＣＩ［２］へ送られ、ＴＣ３はＣＩ［１］へ送られる。
【００２７】
上記の電流循環の結果として、各積分手段ごとに、全てのタップ電流は、ＴＣ１、ＴＣ２及びＴＣ３の所定の順序で、Ｔｉ毎に、一度に１つずつ積分回路へ送られる。例えば、ＣＩ［３］は、１番目、２番目及び３番目のＴｉサイクルで、夫々、タップ電流ＴＣ１、ＴＣ２及びＴＣ３を受け取る。４番目のサイクルでは、電流はＣＩ［３］へ送られない。このサイクルの間、ＣＩ［３］は休息相にある。本実施形態における夫々の積分手段は、周期的に、Ｔｉ間隔の３倍の長さの積分相と、１Ｔｉの長さの休息相とを経る。他の例としてＣＩ［０］を取り上げると、ＣＩ［０］は、２番目、３番目及び４番目のＴｉサイクルで、夫々、タップ電流ＴＣ１、ＴＣ２及びＴＣ３を受け取る。本実施形態において、Ｔｉ間隔毎に、１つの積分手段（積分器）が休息相に入り、その積分手段にある電荷はサンプリングの準備ができている。図４は、４つの積分手段についての積分相及び休息相のタイミング図を示す。図４で、休息相はパルスにより表されている。上述されたように、４つの積分手段におけるキャパシタの夫々での電圧は、積分回路が休息相にある場合にサンプリングされる。４番目のＴｉ（4th  Ti）から始まって、図１に表されるサンプリングフィルタは、Ｔｉ毎に、有効サンプリング出力信号を生成する。この場合に、サンプリング周期Ｔｓ、すなわち、２つの隣接するサンプルが取られる時点間の間隔は、ＦＩＲクロック周期Ｔｉに等しい。留意すべきは、夫々ＣＩ［０］、ＣＩ［１］及びＣＩ［２］が休息相にある場合に１番目、２番目及び３番目のＴｉで生成されるサンプルは、それら３つの積分手段のいずれも休息相に入る前に全てのタップ電流を積分していないので、有効なサンプルではない点である。
【００２８】
クロック発生器２０１の設計は、デジタル回路設計の分野において通常の知識を有する者（いわゆる当業者）にとって周知である。一般に、クロックは、Ｔｉの周期を有するクロックから容易に生成され得る。
【００２９】
リセットスイッチのためのクロックを発生させる回路及び方法も当業者によく知られている。クロックのアクティブ相は、サンプル選択スイッチに対するパルスの後に発生すべきである。このことは、信号がリセットによって消失する前に又は回路がリセットされる前にサンプリング動作が起こることを確実にする。図１に示されるサンプラ４０１にとって、サンプル選択スイッチを切り替えるためのクロック信号の立ち下がりの直前に入力部にある信号をサンプリングするよう配置されることが有利である。このことは、電荷積分プロセスを安定させるための更なる時間を提供する。
【００３０】
（図１に図示され且つ上述された）本実施形態において、タップ電流の数Ｎｔは、積分手段の数Ｎｓよりも小さくなければならない。休息相の存続期間Ｔｒｅｓｔは、ＮｒＴｉ＝（Ｎｓ−Ｎｔ）Ｔｉとなる。なお、Ｎｒは、休息相におけるＴｉ間隔の数である。Ｎｒは、通常、積分キャパシタ及び演算増幅器における如何なる過渡信号も安定させるために必要とされる時間によって部分的に決定される。Ｎｒは、積分手段の数を増加させることによって大きくされ得る。Ｎｔは、所望のフィルタ仕様によって決定される。Ｎｒが決定されると、ＮｓはＮｒ及びＮｔの合計である。
【００３１】
上記の実施形態で、サンプリング周期はＦＩＲクロック周期Ｔｉに等しい。本発明の適用範囲内のサンプリング周期Ｔｓは、Ｔｉと同じである必要はない。より長いサンプリング周期が許容可能である場合は、積分手段の一部は接地又は仮想接地により置換されてよい。例えば、２Ｔｉ間隔のサンプリング周期が許容可能である場合は、積分手段ＣＩ［２］及びＣＩ［０］は接地又は仮想接地により置換されてよい。本実施形態で用いられる積分手段がより少ないならば、ＣＩ［２］及びＣＩ［０］をリセットするためのスイッチＳｒ２及びＳｒ０は取り除かれてよい。同様に、それらの対応するサンプル選択スイッチＳｓ２及びＳｓ０も取り除かれてよい。全ての他のスイッチ及びそれらの対応するクロック信号は同じままである。このような変形により、夫々のタップ電流は、その目下の積分手段から切り離される場合に、次の積分手段へ送られる前のＴｉの間隔の間、無駄に費やされる。用いる積分手段がより少ない当該変形例によれば、３つのタップ電流は、残りの積分手段の夫々によって、３つの連続するＴｉ間隔毎に、一度に１つずつ受け取られる。
【００３２】
当該変形例は、いずれかの２つの隣接する積分手段の間に１よりも多い接地又は仮想接地が存在する場合を含めるよう一般化されてよい。接地又は仮想接地の数は、システムを通じて、いずれかの２つの隣接する積分手段の間で同じであるべきである。これは、積分手段又は回路がリング構造にあると見なされる場合に、最初の積分手段と最後の積分手段とが隣接しているならば、これらの間も含む。積分手段及びそれらの間の接地又は仮想接地は、タップ電流の送り先（destinations）を形成する。このような一般化された実施形態について、スイッチマトリクス及びこれらのスイッチを制御するクロックは、電流の送り先の配列が積分手段のみから構成される場合と同じである。留意すべきは、全ての接地又は仮想接地は、単一の接地／仮想接地又は複数の異なる接地／仮想接地としてハードウェアで実施されてよい点である。
【００３３】
本発明の他の実施形態は図５に表されている。この実施形態で、タップ電流分配手段は、フィルタタップ係数を循環させることによって提供される。サンプリングフィルタは、サンプリング及びリセット手段１３０とともに、タップ記憶及び循環手段１１０と、プログラム可能な又は設定可能なタップ電流セル１２０の配列と、積分手段１２５の配列とを有する。明らかなように、配列１３０及び１２５は、図１の積分手段３００及びリセット手段Ｓｒ０〜Ｓｒ３の配列と同じである。図１のサンプリング手段Ｓｓ０〜Ｓｓ３及びサンプラ４０１は図５には図示されていない。
【００３４】
タップ記憶及び循環手段１１０は、フィルタタップ係数記憶要素１１０Ａ、１１０Ｂ、１１０Ｃ、１１０Ｄ、１１０Ｅ、・・・１１０ｎの配列を有する。手段１１０は、リセット時のパワー（power）によって設定される適切な初期値を有するＤフリップフロップを有するカスケード接続レジスタから成るシフトレジスタとして実施されてよい。右端の要素は、左端にある最初の要素と接続されている。従って、要素はお互いにリング構造で結合されている。本実施形態で、夫々のタップ係数記憶要素は、プログラム可能なタップ電流セルの配列の対応する要素に結合されている。
【００３５】
夫々のタップ電流セルによって生成されるタップ電流は、対応する記憶要素に格納されているフィルタタップ係数によって設定されるプログラム可能な比例定数を有する入力信号に比例する。記憶要素に格納されているフィルタタップ係数が変化すると、タップ電流セルによって生成されるタップ電流も変化する。プログラム可能なタップ電流セルの配列の出力は、積分手段の配列に結合されている。夫々のタップ電流セルは、１つの対応する積分手段に結合されている。
【００３６】
タップ電流セルをプログラム可能とする１つの方法は、一般化されたフィルタタップ係数を用いて、夫々のタップ電流セルを多数の同一の単位タップ電流セルにより構成することである。夫々の単位タップ電流セルは、有効又は無効にされ得る入力信号に比例する電流を提供する。例えば、１つのタップ電流セルは４つの単位タップ電流セルを有する。制御タップ係数が１である場合は、ただ１つのユニットのみが有効にされる。
【００３７】
当該実施形態の詳細は、下記の例を用いてより良く理解され得る。タップ係数ａが記憶要素１１０Ａにある場合に、タップ電流ａ１はタップ電流セル１２０Ａによって生成され、これは積分手段１２５Ａに送られる。タップ係数ａがシフトレジスタ内で記憶要素１１０Ｂへ移動する場合は、タップ電流ａ１はタップ電流セル１２０Ｂによって生成され、積分手段１２５Ｂによって受け取られる。当然に、これは、タップ電流セル１２０Ａがタップ電流セル１２０Ｂと同じであると仮定する。
【００３８】
フィルタタップ係数の数Ｎｔは、タップ記憶要素の数Ｎｔｓｅより小さくなければならない。図５で、Ｎｔｓｅ＝ｎ及びＮｔ＜ｎである。これは、記憶要素がパッディング（padding）０を格納することを可能にし、それによって、対応するタップ電流セルに零電流を発生させる。図５の実施形態における積分手段は、また、積分相及び休息又はサンプリング相を経る。積分手段が非零のタップ電流を受け取る場合に、その積分手段は積分相にある。積分手段が零タップ電流を受け取る場合に、その積分手段はサンプリング相にある。サンプリング相は、積分手段における電荷がサンプリングされてリセットされる相である。
【００３９】
パッディング０がタップ記憶要素間を移動するＴｉ間隔の数は、Ｎｔｓｅ−Ｎｔに等しい。上述されたように、このようなタップ記憶要素に接続されている積分手段は電流を受け取らず、従って、休息又はサンプリング相にある。このようにして、休息相におけるＴｉ間隔の数はＮｒｅｓｔ＝Ｎｔｓｅ−Ｎｔである。Ｎｒｅｓｔに必要とする値は、どのくらい長くサンプリング相が必要とされるのかと、どのくらいＴｉ間隔が長いのかとに依存する。例えば、Ｔｉ間隔が２ｎｓ（ナノ秒）に等しく、一方、サンプリング及びリセット手段が積分手段をサンプリング及びリセットするために１６ｎｓを必要とする場合に、８Ｔｉ間隔が休息又はサンプリング相のために必要とされる。この例に関して、Ｎｒｅｓｔ＝８である。この場合に、８個のタップ記憶要素はパッディング０を格納しなければならならい。すなわち、シフトレジスタ内のタップ記憶要素の最小数はＮｔ＋８である。
【００４０】
パッディング０は、連続する記憶要素を占有する。パッディング０が記憶要素の配列の２つの“端”を占有しうる場合がある。８個のパッディング０を必要とする上記の例に関して、パッディング０のうちの３つは（右端にある）最後の３つの記憶要素を満たし、一方、残りのパッディング０は最初の５つの記憶要素を占有する。記憶要素はリング構造にあるので、この場合及びそれに類似する他の場合は、（右端にある）最後の記憶要素から出てくるフィルタタップ係数は（左端にある）最初の記憶要素に移動することから、やはり“連続する記憶要素を占有する”と見なされる。Ｔｉ間隔の周期を有するクロックが、シフトレジスタを形成するレジスタのクロック入力に印加される場合に、フィルタタップ係数は、フィルタタップ係数がクロックパルス毎に移動するようにシフトレジスタ内で循環する。クロックの周期はＴｉであるから、夫々のタップ係数又はパッディング０は、１Ｔｉの間、１つの記憶要素に格納されている。結果として、夫々のタップ電流セルの比例定数（係数）はＴｉ間隔毎に変化する。
【００４１】
この実施形態において、サンプリング周期Ｔｓは１Ｔｉ間隔に等しい。サンプリング周期は、１つの積分手段が休息相に入る時点と、それに隣接する積分手段が休息相に入る時点との間の時間である。
【００４２】
いくつかの用途に関し、単一のＴｉ間隔よりも長いサンプリング周期が許容可能である。このような用途に関し、固定数Ｎｐｒ個のパッディングレジスタは、図６に示されるように、夫々自身に接続されているタップ電流セルを有する２つの隣接するレジスタの間に接続されてよい。自身に接続されているタップ電流セルを有する最後のレジスタと、タップ電流セルが取り付けられている最初のレジスタとの間には、Ｎｐｒ個のパッディングレジスタが存在する。パッディングレジスタ１１２Ａ、１１２Ｂ、１１２Ｃ及び１１２Ｄのいずれもタップ電流セルを接続されない。図６に関して、Ｎｐｒ＝１である。このような構成を用いることによって、タップ電流セルの数及び積分手段の数は、記憶要素ごとに１つのタップ電流セル及び１つの積分手段を有することとは対照的に、低減され得る。Ｎｔ（フィルタタップ係数の数）が大きい用途に関しては、これは大きなシリコン面積を節約する。
【００４３】
パッディングレジスタが用いられる場合に、シフトレジスタ内のレジスタの総数は、Ｍ（Ｎｐｒ＋１）によって与えられる。なお、Ｍは整数である。このように、記憶要素の数は、（Ｎｐｒ＋１）の倍数である。記憶要素の総数に対するこのような制約は、記憶要素の数がフィルタタップ係数の数（Ｎｔ）より大きいとの他の制約とともに留意されるべきである。特に、Ｍ（Ｎｐｒ＋１）＝Ｎｔ＋Ｎｒｅｓｔである。
【００４４】
Ｍについて必要とされる値を計算することは、Ｎｒｅｓｔ、すなわち、休息相におけるＴｉ間隔の数を計算することから始める。全ての記憶要素が電流発生手段を有する場合と同様に、Ｎｒｅｓｔは同じように計算され得る。この場合に、Ｔｓ＝（Ｎｐｒ＋１）Ｔｉであるから、Ｎｐｒは所要サンプリング周期Ｔｓから計算され得る。Ｍは、式Ｍ（Ｎｐｒ＋１）＝Ｎｔ＋Ｎｒｅｓｔを用いることによって見つけられ得る。Ｍについて結果として得られる値が整数でない場合に、その結果は最も近い値に端数を切り上げられてよい。一例として、Ｔｉ＝２ｎｓであり、且つ、所要サンプリング周期Ｔｓ＝１０ｎｓである場合に、Ｎｐｒ＝４である。すなわち、タップ電流セルを接続されている２つの隣接するいずれの記憶要素の間にも４つのパッディング記憶要素が存在する。
【００４５】
この例に関し、記憶要素の総数は５の倍数である。従って、１００個のフィルタタップ係数があり、且つ、８Ｔｉ間隔の休息相が最低でも必要とされるとすると、Ｍは、（１００＋８）／５に近く且つそれより大きい整数に等しい。すなわちＭ＝２２である。従って、Ｎｒｅｓｔ＝２Ｔｉである。この例は、また、Ｎｒｅｓｔが、回路が式Ｍ（Ｎｐｒ＋１）＝Ｎｔ＋Ｎｒｅｓｔを満足するために絶対的に必要とする数よりも大きくてよいことを示す。また、この例を踏まえ、１１０個の記憶要素が存在し、サンプリング周期は１０ｎｓである。積分手段の数は２２であり、２２個のタップ電流セルが存在する。“パッディング記憶要素”が用いられない場合は、１０８個の積分手段が２ｎｓのサンプリング周期に必要とされる。シリコン面積は、サンプリング周期の増大が許容可能である場合に、積分手段の数がより少ないために、低減される。
【００４６】
本発明の他の態様に従って、１つの積分手段によって受け取られる総電流（受け取られるタップ電流）は、その積分手段に同時に印加される２又はそれ以上のタップ電流の合計であってよい。これは、タップ係数の終集合が第２の組のタップ係数を含む中間の組のタップ係数の回旋（convolution）であるところのフィルタを得るために、使用されてよい。本発明の当該態様の実施形態において、タップ電流は中間の組のタップ係数に対応する。第２の組のタップ係数は、タップ電流が積分手段に印加される方法によって決定される。
【００４７】
図７に示される本発明の当該態様の実施形態は、電流分割手段又は電流複製手段１００を有する。手段１００は５つのタップ電流を生成し、夫々のタップ電流は、ある所定の比例係数を有する入力信号に比例する。図７の実施形態は、更に、積分手段並びにサンプリング及びリセット手段の配列３５０と、タップ電流分配手段２００とを有する。タップ電流セルの配列１００は、タップ電流ＴＣ［１］、ＴＣ［２］、・・・を供給する。なお、Ｎｔ＝５である。所定の比例係数は、中間の組のタップ係数に対応する。
【００４８】
図１において見られるように、電流分配手段２００は、夫々の循環サイクル毎に初期状態に戻るクロック発生器及びスイッチマトリクスを有する。サンプリング及びリセット手段３５０は、図１におけるリセット手段４００及び電流積分配列３００と構造上同じである。図１との違いの１つは、図１では、同じ積分手段に同時に２つのタップ電流は送られない点である。図７の実施形態は、中間の組のタップ係数及び第２の組のタップ係数の回旋であるタップ係数の終集合を有するフィルタを提供する。
【００４９】
この実施形態において、受け取られるタップ電流は、夫々の積分手段で積分される。一度に１より多いタップ電流を受け取ることによって、受け取られるタップ電流の比例定数は、Ｔｉサイクル毎に変化する０又はそれ以上の比例係数の和であってよい。例えば、図７の実施形態によれば、各Ｔｉサイクル毎に積分手段３５０Ａで受け取られるタップ電流は：
ＲＣＴ［１］  ＝ＴＣ１；
ＲＣＴ［２］  ＝ＴＣ１＋ＴＣ２；
ＲＣＴ［３］  ＝ＴＣ１＋ＴＣ２＋ＴＣ３；
ＲＣＴ［４］  ＝ＴＣ２＋ＴＣ３＋ＴＣ４；
ＲＣＴ［５］  ＝ＴＣ３＋ＴＣ４＋ＴＣ５；
ＲＣＴ［６］  ＝ＴＣ４＋ＴＣ５；
ＲＣＴ［７］  ＝ＴＣ５；
ＲＣＴ［８］  ＝０；
ＲＣＴ［９］  ＝０。
【００５０】
このように変化する比例係数の和は、フィルタについてのタップ係数の終集合に対応する。この例で、第２の組のタップ係数における要素の数Ｎｃｏｎｖは３である。第２の組のタップ係数の値は「１１１」である。
【００５１】
これは、更に、図８に表されている。図８で、積分手段３５０Ｂについてのシーケンス及び積分手段３５０Ｃでの電流は、シーケンスにおいては同じであるが、繰り返しシーケンスに関して位相が異なっているように示されている。
【００５２】
図８は、どのように図７における５つのタップ電流が３つの積分手段３５０Ａ、３５０Ｂ及び３５０Ｃの間で循環されるのかを概略的に表す。この実施形態において、夫々のタップ電流は、３Ｔｉ間隔の間に１つの積分手段に送られる。図８で、夫々のタップ電流の状態及び送り先は、ｔ＝０からｔ＝９までの１０時間スロットにわたって追跡されている。第１の時間スロットｔ＝０は、ｔ＝０でのスナップショットである。夫々の残りのボックスは、Ｔｉ時間間隔全体の間に積分手段によって受け取られるタップ電流を表す。従って、前のサイクルの終わりであるｔ＝０で、回路３５０Ａは如何なるタップ電流も受け取っておらず、一方、３５０Ｂは、タップ電流ＴＣ５及びＴＣ４を受け取っている。夫々の積分手段は３Ｔｉ間隔（１ｓｔＴｉ、２ｎｄＴｉ及び３ｒｄＴｉ）を有する。このように、図８から、積分手段３５０Ａは、最も左端の３つのＴｉ間隔を有し、積分手段３５０Ｂは真ん中の３つのＴｉ間隔を有し、積分手段３５０Ｃは、残りの最後の３つのＴｉ間隔を有する。３Ｔｉ間隔の間に積分手段に送られるタップ電流の時間領域プロセスは、積分手段の３つのボックスを進むように図８には表されている。中間にあるタップ電流が積分手段の第１のＴｉスロット（１ｓｔＴｉ）に入ると、その電流は、全部で３Ｔｉ間隔の間、その積分手段に送られ続ける。
【００５３】
この実施形態に関し、積分手段は、また、積分相及び休息又はサンプリング相に入る。積分手段３５０Ａを例とすると、図８の最も左のＴｉから、積分手段３５０Ａの積分相は時間ｔ＝１からｔ＝７まで続くことが分かる。時間間隔ｔ＝８及びＴ＝９の間、回路３５０Ａは休息／サンプリング相にあり、タップ電流は回路３５０Ａに送られない。プロセスが続けられる場合に、ｔ＝１０（図示されないが、ｔ＝１と等価である。）で、回路ＣＩ［２］はタップ電流ＴＣ１を受け取って、その回路の次の積分相を開始する。３５０Ａの３Ｔｉ間隔の範囲内で受け取られるタップ電流は、時間ｔ＝１からｔ＝７の間、
ＲＣＴ［１］  ＝ＴＣ１；
ＲＣＴ［２］  ＝ＴＣ１＋ＴＣ２；
ＲＣＴ［３］  ＝ＴＣ１＋ＴＣ２＋ＴＣ３；
ＲＣＴ［４］  ＝ＴＣ２＋ＴＣ３＋ＴＣ４；
ＲＣＴ［５］  ＝ＴＣ３＋ＴＣ４＋ＴＣ５；
ＲＣＴ［６］  ＝ＴＣ４＋ＴＣ５；
ＲＣＴ［７］  ＝ＴＣ５
である。
【００５４】
同様に、３５０Ｂはｔ＝４からｔ＝１０まで積分相である。この回路は、ｔ＝１１及びｔ＝１２（図示せず。）の間は休息相にある。
【００５５】
この実施形態において、積分相は７Ｔｉ間隔の存続期間を有し、一方、休息相は２Ｔｉ間隔の存続期間を有する。（１つの回路が特定の相に入る時点と、隣接する回路が同じ相に入る時点との間の時間間隔として定義される）サンプリング周期は、３Ｔｉ間隔である。これは、回路３５０Ｂがｔ＝２で休息相に入り、一方、回路３５０Ｃがｔ＝５で同じく休息相に入ることを観察することによって明らかである。一般に、サンプリング周期はＮｃｏｎｖ×Ｔｉである。積分相は（Ｎｔ＋Ｎｃｏｎｖ−１）×Ｔｉの間隔を有する。なお、Ｎｔは、タップ電流の生成に用いられる係数の数である。休息相におけるＴｉ間隔の数は、
Ｎｒｅｓｔ＝Ｎｃｏｎｖ（Ｎｓ−１）−Ｎｔ＋１
によって与えられる。なお、Ｎｓは積分手段の数である。
【００５６】
この式は、Ｎｒｓｅｔが、演算増幅器の整定を可能にし、且つ、出力信号のサンプリング及び積分手段のその後のリセットのための時間を許すのに十分であるように、Ｎｓを決定するために使用される。
【００５７】
Ｎｔは、所望のフィルタ応答によって予め決定される。Ｎｃｏｎｖ＝ｆｉ／ｆｓは、Ｔｉ及び所要サンプリング周波数によって予め決定される。Ｎｒｅｓｔは、積分手段がタップ電流における十分な割合の電荷を積分キャパシタに移動するのにかかる時間によって決定される。Ｎｒｅｓｔ、Ｎｃｏｎｖ及びＮｔが分かると、Ｎｓは上記の式を用いて計算され得る。
【００５８】
図９は、中間タップ電流に係る上記の循環を実施するためのクロックバス状態を示す。クロックバス状態の各グループは、中間タップ発生器の中の１つに対応する。５つのクロックバスの夫々は、３つの［１００］状態、３つの［０１０］状態及び３つの［００１］状態を繰り返すよう、同じ９つの状態を有する。しかし、それらの初期状態は異なっている。如何なるバスクロックも、１Ｔｉ間隔の間しか、９つのクロックバス状態の中の１つにとどまらない。
【００５９】
クロック発生器２０１及びスイッチマトリクス２０２は、上記のタップ電流循環のための信号を供給する。クロック発生器２０１は、スイッチマトリクス２０２を制御し、且つ、図７に示される３つの積分手段３５０Ａ、３５０Ｂ及び３５０Ｃに５つのタップ電流ＴＣ１〜ＴＣ５を送る５つのクロックバスを提供する。それら５つのクロックバスは、ＣＫ１［２：０］、ＣＫ２［２：０］、ＣＫ３［２：０］、ＣＫ４［２：０］、ＣＫ５［２：０］と表される。ここで、ＣＫｉ［２：０］はＴＣｉを循環させるようスイッチを制御する（ｉ＝１，２，３，４，５）。クロックＣＫｉ［２：０］、すなわち、ＣＫｉ［２］、ＣＫｉ［１］及びＣＫｉ［０］は、夫々、スイッチＳｉ２、Ｓｉ１及びＳｉ０を制御する（ｉ＝１，２，３，４，５）。全てのクロックバスビットはアクティブ・ハイである。すなわち、ＣＫｉ［ｊ］がハイである場合に、スイッチＳｉｊは閉じられ、ＴＣｉは３５０ｊへ送られる（ｉ＝１，２，３，４，５及びｊ＝Ａ，Ｂ，Ｃ）。
【００６０】
図７に表される実施形態の変形例として、タップ電流は、多数のＴｉ間隔の間、捨てられてよい（すなわち、接地又は仮想接地へ放出されてよい）。そうすることで、Ｎｒは増大する（すなわち、積分回路での電圧がサンプリングされる場合の休息期間は延長される。）が、サンプリング周期も増大する（すなわち、サンプリング周期はＮｃｏｎｖ×Ｔｉより長くなりうる。）。このような変形は、より大きなＮｒが必要とされ且つより長いサンプリング周期が許容可能である場合に、有用となる。このように、Ｎｒは、積分手段の数を増大させることなくより大きくされ、それによって、ハードウェア効率も高められる。
【００６１】
上記の変形に関し、タップ電流は、２つの僅かに異なる方法で捨てられてよい。いずれの方法も、積分手段の間に挿入されている１又はそれ以上の接地又は仮想接地を伴う。このための１つの要件は、２つの隣接する積分手段の間の接地又は仮想接地の数が同じであるべき点である。更に、最初及び最後の積分手段はリング構造でお互いに隣接していると見なされるので、最後及び最初の積分手段の間にも同数の接地又は仮想接地が存在すべきである。
【００６２】
この変形例に関し、積分手段及びこれらの回路の間にある接地又は仮想接地はともに、中間タップ電流の送り先の配列を形成する。中間タップ電流を捨てるよう、接地又は仮想接地は、積分手段と同じように扱われる。すなわち、中間タップ電流は、あたかも中間タップ電流が積分手段に送られているかのように、同数のＴｉ間隔の間、接地又は仮想接地へ送られる。このため、スイッチマトリクス及び制御クロックバスは、中間タップ電流の送り先の配列が全て積分手段から構成されている場合と同じように設計又は生成される。代替的に、中間タップ電流は、電流が積分手段に送られるＴｉ間隔の数とは異なる数のＴｉ間隔の間、捨てられてよい。この変形例に関し、スイッチマトリクスは、中間タップ電流の送り先の配列が全て積分手段から構成されている場合と同じである。しかし、スイッチを制御するために用いられるクロックバスは、接地又は仮想接地が存在しない変形例とは異なる。先と同じく、全ての接地又は仮想接地は、単一の接地又は仮想接地として物理的に実施されてよい。図７を参照すると、中間タップ電流が積分手段から切り離されるたびに、１Ｔｉ間隔の間、図７に示される中間タップ電流が捨てられる場合に、スイッチマトリクス２０２における１よりも多いスイッチＳ３ｉが中間タップ電流ＴＣｉのために加えられるべきである。５つのクロックバスは４ビットになり、バス状態循環は図１０に与えられる。この例で、サンプリング周期は４Ｔｉ間隔である。
【００６３】
留意すべきは、中間タップ電流を循環させることにより生成されるタップ電流による動作には多数の利点がある点である。第１に、タップ電流が、次の積分手段に切り替えられる前に捨てられる実施形態と比べて、回旋を用いる本実施形態はタップ電流を無駄にしない、すなわち、捨てない。このことは、より良いＳＮＲを保つのに役立つ。
【００６４】
第２の利点は、タップ電流の中間の組において量子化誤差がある場合にのみ生じる。タップ又はタップ電流の回旋のプロセスは、同じタップ電流セルを用いて量子化レベルの数を増大させる。例えば、本実施形態において、タップ電流が次の値、−３、−２、−１、０、１、２、３に量子化されるとする。［１１１］を有してタップ電流をぐるぐる回した後、利用可能な値は−９、−８、−７、・・・，−１、０，１、・・・、７、８、９になる。量子化レベルの数は、タップ電流セルを変更することなしに７から１９に増大する。
【００６５】
図１１を参照すると、タップ係数を循環させることによって中間タップ電流を循環させる本発明の実施形態が表されている。システムは、タップ記憶及び循環手段１１０と、（タップ電流セル１２０Ａ、１２０Ｂ、・・・１２０Ｌの配列から成る）タップ電流生成手段１２０と、サンプリング及びリセット手段を有する積分手段の配列１３０とを有する。サンプリング及びリセット手段は、図１１には図示されないが、図５のサンプリング及びリセット手段１３０と構造上及び機能上同じである。
【００６６】
本実施形態には、Ｎｓ＝４個の積分手段が存在する。夫々の積分手段は、図５の積分手段１２５Ａ、１２５Ｂ、・・・１２５ｎと機能上及び構造上同じである積分手段であってよい。夫々のＣＩは、３つのタップ電流セルからのタップ電流を受け取るよう結合されている。一例として、ＣＩ［１］は、タップ電流セル１２０Ａ、１２０Ｂ及び１２０Ｃに結合されている。夫々のタップ電流セルは、自身と関連付けられた１つのタップ記憶要素を有する。一例として、発生器１２０Ａは記憶要素１１０Ａと結合されている。夫々のタップ電流セルは設定可能であり、その比例係数は、その対応するタップ記憶要素に格納されているタップ係数によって制御される。
【００６７】
タップ記憶及び循環手段１１０は、図５によって記載される実施形態に係る手段と同じように実施されてよい。
【００６８】
いつでも、タップ係数は、Ｎｔ個の連続する記憶要素を占有する。なお、Ｎｔは、タップ係数の中間の組における係数の数として定義される。同様に、パッディング０は、また、連続する隣接した記憶要素を占有する。いずれの２つの隣接するタップ係数ａ（ｉ）及びａ（ｉ＋１）も、常に、２つの隣り合う記憶要素に格納されるべきである。なお、要素１１０Ｌ及び１１０Ａは、シフトレジスタのリング構造のために、隣り合う要素である。タップ係数及びパッディング０は、クロック信号が環状シフトレジスタに印加される場合に、環状シフトレジスタ内で循環させられる。全てのタップ係数が、同じ積分手段に対応する３つの記憶要素を通された場合に、その積分手段は、［１１１］を有してぐるぐる回される全てのタップ電流である電流を受け取る。有効なサンプルは、夫々の積分手段においてその休息相の間利用可能であり、それは、タップ係数の循環の１周期にわたって積分される、当該積分手段が受け取った電流である。
【００６９】
本実施形態において、Ｎｃｏｎｖ＝３である。また、サンプリング周期は３Ｔｉ間隔である。なお、Ｔｉはシフトレジスタクロックの周期である。タップ係数の中間の組における係数の数が５である場合に、５つ全ての係数が、同じＣＩに属する３つの全ての記憶要素を通るには、７Ｔｉを要する。１つの完全な循環におけるＴｉ間隔の数は１２である（すなわち、記憶要素の数は１２である。）から、従って、休息相には５Ｔｉ間隔が存在する。一般に、Ｎｒ＝ＮｃｏｎｖＮｓ−（Ｎｔ＋Ｎｃｏｎｖ−１）である。なお、ＮｃｏｎｖＮｓは記憶要素の数であり、Ｎｔ＋Ｎｃｏｎｖ−１は、中間タップ係数が同じＣＩに対応するＮｃｏｎｖ個の全ての記憶要素を通るのに必要とされるＴｉ間隔の数である。Ｎｓ、すなわち、必要とされるＣＩの数は、図７の実施形態に関して上述されたのと同じように決定され得る。
【００７０】
留意すべきは、本実施形態は、図５に表され且つ上述された実施形態とほとんど同じである点である。これらの２つの実施形態の主な違いは、電流発生器がまとめられている点である。図５の実施形態では、夫々の電流発生器は、電流積分器回路及び記憶要素に結合されている。図１１の実施形態では、夫々の電流発生器は、同じように記憶要素に結合されているが、夫々の積分器回路は、１つの電流発生器ではなく、３つの電流発生器に結合されている。
【００７１】
本実施形態において、全ての記憶要素は、自身に関連付けられたタップ電流セルを有する。より長い休息相が望まれ、且つ、より長いサンプリング周期が許容可能である場合に、多数の余分の記憶要素が、記憶要素の２つの隣接する各グループの間に挿入されてよい。夫々のグループは１つのＣＩに属する。一例として、余分の記憶要素は、記憶要素１１０Ｃと１１０Ｄとの間、記憶要素１１０Ｆと１１０Ｇとの間、記憶要素１１０Ｉと１１０Ｊとの間、及び、最後に、記憶要素１１０Ａと１１０Ｌとの間に挿入されてよい。余分の記憶要素の数はＮｐｒと表される。一般に、挿入される記憶要素の数は、Ｎｐｒ×Ｎｓに等しい。上記の実施形態で、Ｎｓ＝４である。よって、夫々の２つの隣接するグループの間に１つの記憶要素を挿入したい場合は、４つの記憶要素が必要である。この場合に、サンプリング周期は、存続期間が４Ｔｉ間隔になり、休息相は、存続期間が５Ｔｉ間隔から９Ｔｉ間隔に増大する。
【００７２】
回旋のためにタップ電流を循環させる本実施形態に係る回路設計を最適化するよう、異なるタップ電流は、“相（phases）”と呼ばれる組にグループ分けされてよい。これは、各タップ電流ごとにクロックバスを生成することなく、アプローチが第１のタップ電流についてクロックバスを生成して、このクロックバスの異なる変形を他のタップ電流に使用することを可能にするので、必要とされる回路を削減しうる。一例として、システムがタップ電流ＴＣ１、・・・ＴＣｎを有している場合に、タップ電流ＴＣ１についてクロックバスを生成し、このクロックバスの異なる値を他のタップ電流ＴＣ２・・・ＴＣｎのためのクロックバスとして用いることが可能である。
【００７３】
図７で、クロック発生器２０１は、タップ電流と積分手段との間に結合される１５個のスイッチを各々制御する５つのクロックバスＣＫ１［２：０］〜ＣＫ５［２：０］を供給する。具体的に、ＣＫ１［２］、ＣＫ１［１］及びＣＫ［０］は夫々、Ｓ１２、Ｓ１１及びＳ１０を制御する。同様に、他のスイッチは、対応するクロックによって制御され、図１の実施形態で見られるように、スイッチは、その対応するクロックバスビットがアクティブである場合に閉じられる。図１で見られるように、バスの数はタップ電流セルの数によって設定され、夫々のバスにおけるビットの数は積分手段の数によって設定される。
【００７４】
図９は、必要とされるクロックバスの概要を示す。Ｔｉ毎に、クロックバスは、表中の１つのラインを下って移動することに対応して、１状態ずつ前進する。表から、ＣＫ４［０］はＣＫ［２］と等価であり、結果として、独立してＣＫ４［２］を発生させる必要はないことが分かる。同様に、ＣＫ［１：０］及びＣＫ５［２：０］は、ＣＫ２［２：０］における信号によって提供されてよい。
【００７５】
図１２は、本発明とともに使用されてよい極めて簡単なタップ電流セルをサポートするタップ電流生成回路の略図を示す。これは、どのようにタップ電流セルが、ミラー電流を分割することによって、入力信号に比例する電流を提供することができるのか、を教示する。図中、回路への入力は、差動電流入力Ｉｐ及びＩｎ（“ｐ”は正を表し、“ｎ”は負を表す。）である。なお、Ｉｐ＝Ｉｄｃ＋ｉｐ且つＩｎ＝Ｉｄｃ＋ｉｎであり、２つの電流入力は入力信号を有する。出力電流は２組存在する。すなわち、正の組のタップ電流Ｉｐ０、Ｉｐ１、・・・Ｉｐｎ−１と、負の組のタップ電流Ｉｎ０、Ｉｎ１、Ｉｎｎ−１とがある。正及び負の回路の半分の夫々は、電流ミラーの２分の１を形成し、夫々、２つの抵抗１０１０Ａ、１０１０Ｂ、１０２０Ａ、１０２０Ｂと、１つの演算増幅器１０３０Ａ、１０３０Ｂと、タップ電流生成セル又はタップ電流分割セル１０４０Ａ、１０４０Ｂ、１０４０Ｃ、１０４０Ｄ、・・・１０４０ｎ−１、１０４０ｎの組とによって実施される。
【００７６】
図１３は、図１２のタップ電流生成回路で用いられるタップ電流セル１０４０の詳細を概略的に表す。タップ電流セル１０４０は、２つのスイッチ、すなわち、正側スイッチＰＳ及び負側スイッチＮＳを有する。いずれのスイッチもＰＭＯＳトランジスタ１０５０Ａ、１０５０Ｂとして実施されている。この回路に関し、タップ電流セルは、３つのスイッチングトランジスタによって制御される３つの電流発生ユニット１０６０Ａ、１０６０Ｂ及び１０６０Ｃを有する。夫々の電流発生ユニットは、１つのスイッチトランジスタ（１０７０Ａ、１０７０Ｂ、１０７０Ｃ）と、デジェネレーション（degeneration）抵抗（１０８０Ａ、１０８０Ｂ、１０８０Ｃ）と、電流トランジスタ（１０９０Ａ、１０９０Ｂ、１０９０Ｃ）とを有する。電流発生ユニットは、スイッチトランジスタ（１０７０Ａ、１０７０Ｂ、１０７０Ｃ）をオン又はオフすることによって、オン又はオフに切り替えられ得る。夫々の電流発生ユニットは、その対応するタップ係数によってプログラミングされる。タップ係数の符号は、スイッチＰＳ及びＮＳを制御するために用いられる。この回路で、タップ係数が正の数である場合に、ＰＳは閉じられ、ＮＳは開いている。タップ係数が負の数である場合は、ＰＳは開いており、ＮＳは閉じられる。すなわち、正のタップ係数については、正側の入力が選択され、負のタップ係数については、負側の入力が選択される。これはタップ電流の符号を制御する。タップ電流の振幅は、タップ係数の大きさによって制御される。具体的に、オンされる電流発生ユニットの数は、タップ係数の絶対値に等しい。例えば、タップ係数の絶対値が２である場合は、オンされる電流発生ユニットは２つである。タップ係数の絶対値が０である場合は、３つ全てのスイッチトランジスタ（従って、３つ全ての電流発生ユニット）がオフされる。タップ電流セルは３つの電流発生ユニットを有するので、その出力の大きさは０から３まで変動する。このことは、このような回路を用いるタップ電流セルが、−３から３まで変動するタップ電流を発生させることができることを意味する。留意すべきは、多数の電流ユニットを有する他の変形例も使用されてよい点である。
【００７７】
図１４を参照すると、本発明に係るタップ電流セル回路とともに使用される全ＣＭＯＳプロセスにおけるより簡単なタップ電流セルをサポートする他のタップ電流生成回路が表されている。これは、どのようにタップ電流が、電流を複製することによって、入力信号に比例する電流を提供することができるのか、を教示する。この例で、複製（replication）は電流ミラーにより行われる。図中、回路への入力は、差動電圧入力Ｖｉｎ−ｐ及びＶｉｎ−ｎ（“ｐ”は正を表し、“ｎ”は負を表す。）である。このとき、Ｉｐ及びＩｎは、相互コンダクタンス要素１６Ａ１及び１６Ａ２を用いて直流バイアスとともに生成される。出力電流は２組存在する。すなわち、正の組のタップ電流Ｉｐ０、Ｉｐ１及びＩｐ２と、負の組のタップ電流Ｉｎ０、Ｉｎ１及びＩｎ１とがある。正及び負の回路の半分の夫々は、差動電流ミラーの２分の１を形成する。電流ミラーの出力の正側の半分には、３つのタップ電流セル１６ＡＣ０、１６ＡＣ１及び１６ＡＣ２が示されている。３つのタップ電流セルの夫々は、ＰＳ又はＮＳのスイッチを選択的に閉じることによって、所望のタップ係数の符号に従って正又は負のいずれかの入力を反映する。正のタップ係数については、ＰＳは閉じられ、正入力電流がトランジスタ１６Ｍ１に結合することによってミラー出力において反映される。負のタップ係数については、ＮＳは閉じられ、負入力電流がトランジスタ１６Ｍ２に結合することによってミラー出力において反映される。零のタップ係数は、ＺＳスイッチを閉じることによって夫々のタップ電流セルにおいて実施されてよい。
【００７８】
負の組の出力は、夫々のセルにおいてＰＳスイッチ及びＮＳスイッチが異なって結合されることを除いて正側の半分と同一である出力電流ミラーの負側の半分によって生成される。夫々のセルにおいて、タップ係数が正である場合に閉じるＰＳスイッチは、ＭＴＣのゲートを１６Ｍ２に結合し、他方、ＮＳスイッチはＭＴＣのゲートを１６Ｍ１に結合する。
【００７９】
図１５を参照すると、本発明とともに使用される積分手段の略図が表されている。図から明らかなように、積分手段３０００は、２つの入力３０１０Ａ、３０１０Ｂと、２つの出力３０２０Ａ、３０２０Ｂとを有する。回路３０００は、入力及び出力の各組の間にキャパシタ３０４０Ａ、３０４０Ｂを結合されている演算増幅器３０３０を有する。差動タップ電流を積分するために使用される場合に、正電流は演算増幅器３０３０のｐ入力に結合され、一方、負電流はｎ入力に結合される。
【００８０】
本発明の種々の実施形態が開示されているが、当業者には当然に、種々の変更及び改良が行われてよく、これらは、本発明の技術的範囲内で本発明の幾つかの利点を達成しうる。
【００８１】
本発明を理解する者は、添付の特許請求の範囲で定義される本発明の技術的範囲内にあるよう意図される代替の構造及び実施形態又は変形例に想到しうる。
【００８２】
［関連出願］
本願は、２００７年１１月１５日に出願された米国特許出願第６０／９９６，４０８号明細書に基づく優先権を主張するものである。
【図１】
2011504023.tif 000004
【図２】
2011504023.tif 000005
【図３】
2011504023.tif 000006
【図４】
2011504023.tif 000007
【図５】
2011504023.tif 000008
【図６】
2011504023.tif 000009
【図７】
2011504023.tif 000010
【図８】
2011504023.tif 000011
【図９】
2011504023.tif 000012
【図１０】
2011504023.tif 000013
【図１１】
2011504023.tif 000014
【図１２】
2011504023.tif 000015
【図１３】
2011504023.tif 000016
【図１４】
2011504023.tif 000017
【図１５】
2011504023.tif 000018
【国際調査報告】
2011504023.tif 000019
2011504023.tif 000020
2011504023.tif 000021
2011504023.tif 000022
2011504023.tif 000023