(57)【要約】  期待される抵抗値を得るためのＲＤＡＣを較正するシステムおよび方法が開示される。一実施形態において、ＲＤＡＣ回路から期待される抵抗値を得る方法は、オンチップ較正コードエンジンがデジタルコードを含むデジタル信号を受け取る段階と、期待されるＲＤＡＣおよび前記較正コードエンジンに関連したＲＤＡＣの抵抗−デジタルコード特性曲線に基づいて、較正されたデジタルコードを自動的に導出する段階と、前記較正コードエンジンに関連したＲＤＡＣに前記較正されたデジタルコードを入力して、期待される抵抗値を得る段階とを含む。また、本方法は、前記抵抗−デジタルコード特性曲線を形成する段階と、前記形成された抵抗−デジタルコード特性曲線を用いて利得誤差およびオフセット誤差を計算する段階と、前記利得誤差およびオフセット誤差を不揮発性／揮発性ＲＤＡＣメモリに格納する段階とを含む。
2011520352.tif 000002
【特許請求の範囲】
【請求項１】
出力抵抗における端子間交差補正のためのレオスタットモードにおいて使用するための抵抗デジタル／アナログ変換器（ＲＤＡＣ）を較正する方法であって、
ＲＤＡＣがデジタルコードを含むデジタル信号を受け取る段階と、
期待されるＲＤＡＣおよび前記ＲＤＡＣの抵抗−デジタルコード特性曲線に基づいて、較正されたデジタルコードを自動的に導出する段階と
を含む方法。
【請求項２】
前記較正されたデジタルコードを前記ＲＤＡＣに入力して、期待される抵抗値を得る段階を更に含む請求項１記載の方法。
【請求項３】
前記抵抗−デジタルコード特性曲線に基づいて前記較正されたデジタルコードを自動的に導出する段階は、
前記期待されるＲＤＡＣおよび前記ＲＤＡＣの抵抗−デジタルコード特性曲線に関連するパラメータに基づいて、前記較正されたデジタルタスコードを自動的に導出する段階を含む請求項１記載の方法。
【請求項４】
前記パラメータは、オフセット誤差および利得誤差を含む請求項３記載の方法。
【請求項５】
前記較正されたデジタルコードを自動的に導出する段階は、
前記オフセット誤差および前記利得誤差を用いて、それぞれ受け取られたデジタルコードについての前記較正されたデジタルコードを計算する段階を含む請求項４記載の方法。
【請求項６】
前記オフセット誤差および前記利得誤差をメモリに格納する段階を更に含む請求項５記載の方法。
【請求項７】
前記較正されたデジタルコードを自動的に導出する段階は、
前記受け取られたデジタルコード−関連の較正されたデジタルコードのルックアップテーブルを形成する段階と、
前記ルックアップテーブルを不揮発性／揮発性ＲＤＡＣメモリに格納する段階と、
前記格納されたルックアップテーブルを用いて、前記受け取られたデジタルコードについての前記較正されたデジタルコードを自動的に取得する段階と
を含む請求項４記載の方法。
【請求項８】
ＲＤＡＣ回路から、期待される抵抗値を取得する方法であって、
オンチップ較正コードエンジンがデジタルコードを含むデジタル信号を受け取る段階と、
期待されるＲＤＡＣおよび前記オンチップ較正コードエンジンに関連したオンチップＲＤＡＣの抵抗−デジタルコード特性曲線に基づいて、較正されたデジタルコードを自動的に導出する段階と、
前記オンチップ較正コードエンジンに関連した前記ＲＤＡＣに前記較正されたデジタルコードを入力して、期待される抵抗値を得る段階と
を含む方法。
【請求項９】
前記期待されるＲＤＡＣおよび前記ＲＤＡＣの前記抵抗−デジタルコード特性曲線を形成する段階と、
前記ＲＤＡＣおよび前記期待されるＲＤＡＣの前記形成された抵抗−デジタルコード特性曲線を用いて、利得誤差およびオフセット誤差を計算する段階と、
前記利得誤差および前記オフセット誤差を不揮発性／揮発性ＲＤＡＣメモリに格納する段階と
を含む請求項８記載の方法。
【請求項１０】
前記較正されたデジタルコードを自動的に導出する段階は、
前記受け取られたデジタルコード−関連の較正されたデジタルコードのルックアップテーブルを形成する段階と、
前記ルックアップテーブルを不揮発性／揮発性ＲＤＡＣメモリに格納する段階と、
前記格納されたルックアップコードを用いて、前記受け取られたデジタルコードについての前記較正されたデジタルコードを自動的に取得する段階と
を含む請求項８記載の方法。
【請求項１１】
ＲＤＡＣ回路であって、
デジタルコードを含むデジタル信号を受け取ると、較正されたデジタルコードを発生させてデジタル入力アレイに供給するように構成された較正コードエンジンと、
前記較正コードエンジンに接続された抵抗デジタル／アナログ変換器（ＲＤＡＣ）と
を備え、
前記抵抗デジタル／アナログ変換器（ＲＤＡＣ）は、前記デジタル入力アレイおよびアナログ出力ノードを有し、前記較正されたデジタルコードを受け取って期待される抵抗値を出力するように構成され、前記較正されたデジタルコードは、期待されるＲＤＡＣおよび前記ＲＤＡＣ回路に関連した前記ＲＤＡＣの抵抗−デジタルコード特性曲線から導出されるＲＤＡＣ回路。
【請求項１２】
高アナログ基準電圧ノードおよび低アナログ基準電圧ノードと、
各所定の直列接続抵抗の第１および第２の別個の外側のストリングであって、前記第１の外側の抵抗ストリングの一端子が前記高基準電圧ノードに接続され、前記第２の外側の抵抗ストリングの一端子が前記低基準電圧ノードに接続され、前記各外側のストリングの抵抗が直列に直接的に接続された第１および第２の外側のストリングと、
直列接続抵抗の内側のストリングと、
前記第１および第２の外側の抵抗ストリングにそれぞれ接続された第１および第２の外側のスイッチネットワークであって、前記出力ノードに前記内側の抵抗ストリングから選択可能なタップを提供するために、前記内側の抵抗ストリングの反対の端子に前記外側の抵抗ストリングからの選択可能なバッファリングされていないタップを提供するための第１および第２の外側のスイッチネットワークと
を更に備えた請求項１１記載のＲＤＡＣ回路。
【請求項１３】
デコーダを更に備え、該デコーダは、前記外側の抵抗ストリングの選択された部分を前記内側の抵抗ストリングに対して直列接続に切り換えるように前記第１および第２の外側のスイッチネットワークを制御することにより前記受け取られ較正されたデジタルコードに応答するものであり、前記選択された部分が、前記外側のスイッチネットワークのスイッチングレンジにわたって実質的に一定の集合直列抵抗値を有し、さらに、そのアナログ抵抗レベルが前記デジタル入力信号に対応する位置で前記内側の抵抗ストリングをタッピングするように前記内側のスイッチネットワークを制御し、ここで、前記外側の抵抗ストリングにおける抵抗の個数と抵抗値が、前記入力デジタル信号のＭＳＢ(most significant bits)またはＬＳＢ(least significant bits)の何れかに相当する方法で前記高基準電圧ノードと前記低基準電圧ノードとの間で電圧を減少させ、前記内側の抵抗ストリングにおける抵抗の個数と抵抗値が、前記ＭＳＢおよびＬＳＢ以外に対応する方法で前記外側の抵抗ストリング間で電圧を減少させる請求項１２記載のＲＤＡＣ回路。
【請求項１４】
前記デコーダは、前記高基準電圧ノードまたは前記低基準電圧ノードと前記アナログ出力ノードとの間のトータルの抵抗値における増加をもたらすように最初に前記外側のストリングについてのスイッチネットワークのスイッチングを変えることにより、前記入力デジタル信号における変化に応答して前記外側のスイッチネットワークのスイッチングパターンを変え、それから、前記外側のストリングについてのスイッチネットワークのスイッチングパターンを変える請求項１３記載のＲＤＡＣ回路。
【請求項１５】
前記デジタルコードはＮビットから構成され、前記ＤＡＣは、Ｎプラス１以上のビットのデジタル入力を計算処理するように構成された請求項１３記載のＲＤＡＣ。
【請求項１６】
前記デジタル／アナログ変換器の最大抵抗値は、オーバーレンジ係数で除算された所望の最大抵抗値に等しいか大きく、前記オーバーレンジ係数は、１から最小の期待されるシート抵抗率の変動率を減算したものに等しい請求項１５記載のＲＤＡＣ。
【請求項１７】
前記第１および第２の外側の抵抗ストリングは、実質的に等しい抵抗値を有する等しい個数の抵抗を有する請求項１３記載のＲＤＡＣ回路。
【請求項１８】
各ＭＳＢ抵抗ストリングは、２Ｎ／２−１個の等しい値の抵抗を含む請求項１３記載のＲＤＡＣ回路。
【請求項１９】
各ＬＳＢ抵抗ストリングは、２Ｎ／２個の等しい値の抵抗を含む請求項１８記載のＲＤＡＣ回路。
【請求項２０】
各ＭＳＢ抵抗ストリングにおける各抵抗の抵抗値は、各ＬＳＢ抵抗ストリングにおける各抵抗の抵抗値の２Ｎ／２倍である請求項１９記載のＲＤＡＣ回路。
【請求項２１】
ＲＤＡＣの前記抵抗−デジタルコード特性曲線に関連したパラメータを格納するためのメモリを更に備えた請求項１３記載のＲＤＡＣ回路。
【請求項２２】
前記メモリは、不揮発性／揮発性ＲＤＡＣメモリを含む請求項２１記載のＲＤＡＣ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＡＣ(Digital-to-Analog Converter)に関する。更に詳しくは、本発明は抵抗ＤＡＣ(RDAC; Resister DAC)に関する。
【背景技術】
【０００２】
ＤＡＣは、デジタルコードを受け取って、この受け取ったデジタルコードに関連する信号、または、この受け取ったデジタルコードから決定される信号を発生させるために、電子システムにおいて広く使用されている。これらのタイプの変換器は、最も一般には、ＭＯＳ(metal oxide semiconductor)アナログ／デジタル変換システムにおける構成要素(building block)として使用される。Ｎビット電圧スキャンＤＡＣまたは抵抗ＤＡＣ（ＲＤＡＣ）について、抵抗ストリングは直列接続された２Ｎ個の同一の抵抗から構成され、他のアプリケーションでは、ポテンショメータ(potentiometer)及び／又はレオスタット(rheostat)として使用され、ここで、連続した抵抗間の電圧レベルはバイナリスイッチによってサンプリングされる。
【０００３】
レオスタットモードでは、ＲＤＡＣは、コード依存の抵抗(code-dependent resister)として振る舞う。製造工程の変動性に起因して、クリティカルディメンジョンおよびプロセスパラメータは、回路性能に影響を及ぼす可能性があり、そして絶対出力抵抗のダイごとのばらつきをもたらす可能性がある。このような影響は、ドーピング、酸化膜厚、横方向拡散、縦方向注入深度、クリティカルディメンジョンなどのようなプロセスパラメータにおける体系的なオフセットによるものであり、それは、抵抗材料のシート抵抗率(sheet resistivity)の変動をもたらす可能性がある。このシート抵抗率における変動は、通常値の３０−５０％程高くなる。従って、レオスタットモードで使用されるＶＬＳＩベースのＲＤＡＣは、上記通常値に対して約１％の変動を有するレオスタットとして使用される個別部品(discrete)の抵抗と性能を競うことできない。
【０００４】
実施形態は例により説明され、添付の図面の図に制限されるものではなく、同様の参照符号は同様の要素を示す。
本発明の実施形態の他の特徴は、添付の図面および以下の説明から明らかになるであろう。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明による一態様の方法は、出力抵抗における端子間交差補正のためのレオスタットモードにおいて使用するための抵抗デジタル／アナログ変換器（ＲＤＡＣ）を較正する方法であって、ＲＤＡＣがデジタルコードを含むデジタル信号を受け取る段階と、期待されるＲＤＡＣおよび前記ＲＤＡＣの抵抗−デジタルコード特性曲線に基づいて、較正されたデジタルコードを自動的に導出する段階とを含む。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態によるＲＤＡＣ(a resister digital to analog converter)のブロック図である。
【図２】図１に示されるＲＤＡＣで使用することができるＤＡＣの回路構成の例を示す図である。
【図３】本発明の実施形態による、期待されるＲＤＡＣおよび実際のＲＤＡＣの抵抗−入力デジタルコード特性曲線を用いたＶＬＳＩ技術のプロセス変動による出力抵抗における端子間公差誤差の結果のグラフを示す図である。
【図４】本発明の実施形態による、入力デジタルコードに対して実際に得られる抵抗にオフセットと利得誤差補正を施した後に得られる上記期待される抵抗−入力デジタルコードを示すグラフの例を示す図である。
【図５】本発明の実施形態による、出力抵抗における端子間公差補正のためのレオスタットモードで使用するための、図１に示されるようなＲＤＡＣを較正する処理フローを示す図である。
【発明を実施するための形態】
【０００７】
抵抗デジタル／アナログ変換器(RDAC; Resister Digital to Analog Converter)が提供される。以下の説明では、説明の目的上、種々の実施形態の完全な理解を提供するために、多くの特定的な詳細が述べられる。しかしながら、当業者であれば、これらの種々の実施形態は、これらの特定的な詳細によらずに実施できることは明白である。
【０００８】
好ましい実施形態の説明においては、明確化のために或る用語が用いられる。このような用語は、列挙された実施形態のほかに、同様の結果を達成する同様の目的のために同様の方法で動作する技術的均等物も包含する。
【０００９】
用語「デジタル／アナログ変換器（ＤＡＣ）」、「抵抗デジタル／アナログ変換器（ＲＤＡＣ）」、「オンチップＲＤＡＣ」、および「Ｎ＋１ビットＲＤＡＣ」は、本明細書全体を通じて相互に入れ替え可能に使用される。
【００１０】
図１は、本発明の実施形態による抵抗アナログ／デジタル変換器（ＲＤＡＣ）回路１００のブロック図である。とりわけ、図１は、較正コードエンジン１１０、Ｎ＋１ビットＲＤＡＣ１２０、および不揮発性／揮発性ＲＤＡＣメモリ１３０を示している。
【００１１】
較正コードエンジン１１０は、デジタルコードを含むデジタル信号を受け取ると、較正されたデジタルコードを発生させてデジタル入力アレイに供給するように構成される。或る実施形態では、上記較正されたデジタルコードは、ＲＤＡＣ回路１００に関連するＲＤＡＣ１２０及び期待されるＲＤＡＣの抵抗−デジタルコード特性曲線から導出される。
【００１２】
また、ＲＤＡＣ１２０は、上記較正されたデジタルコードを受け取って、期待される抵抗値(expected resistance)を出力するように構成される。この実施形態では、ＲＤＡＣ１２０は、上記生成され較正されたデジタルコードを受け取るために、較正コードエンジン１１０に接続される。或る実施形態では、デジタル／アナログ変換器回路１００は、デジタル入力アレイとアナログ出力ノードを備える。
【００１３】
動作において、デジタルコードを含むデジタル信号は、較正コードエンジン１１０（例えば、ＲＤＡＣ１２０に接続される）によって受け取られる。更に、較正されたデジタルコードは、上記期待されるＲＤＡＣおよびＲＤＡＣ１２０の抵抗−デジタルコード特性曲線（例えば、それぞれ、図３の特性曲線３０２および３０４）に基づいて自動的に導出される。この実施形態では、上記較正されたデジタルコードは、上記期待されるＲＤＡＣおよびＲＤＡＣ１２０の抵抗−デジタルコード特性曲線に関連するパラメータに基づいて自動的に導出される。或る実施形態では、上記パラメータはオフセット誤差(offset error)および利得誤差(gain error)を含む。
【００１４】
更に、上記較正されたデジタルコードを自動的に導出する処理は、上記オフセット誤差および利得誤差を用いて、受け取られたデジタルコードのそれぞれについて上記較正されたデジタルコードを計算する処理を含む。上記オフセット誤差および利得誤差は、上記期待されるＲＤＡＣおよびＲＤＡＣ１２０の抵抗−デジタルコード特性曲線を用いて計算される。ＲＤＡＣ回路１００は、さらに、ＲＤＡＣ１２０の抵抗−デジタルコード特性曲線に関連するパラメータ（例えば、上記オフセット誤差および利得誤差）を格納するためのメモリを備える。或る実施形態では、上記メモリは、不揮発性／揮発性ＲＤＡＣメモリ（例えば、不揮発性／揮発性ＲＤＡＣメモリ１３０）を備える。
【００１５】
更に、上記較正されたデジタルコードを自動的に導出する処理は、上記受け取られたデジタルコード−関連の較正されたデジタルコードのルックアップテーブルを形成し、上記ルックアップテーブルを不揮発性／揮発性ＲＤＡＣメモリ１３０に格納し、そして、上記格納されたルックアップテーブルを用いて、上記受け取られたデジタルコードについて上記較正されたデジタルコードを自動的に取得する処理を含む。
【００１６】
例えば、ドーピング、酸化膜厚、横方向拡散、縦方向注入深度、クリティカルディメンジョンの変動などのプロセスパラメータにおける体系的なオフセットは、抵抗材料（例えば、ＲＤＡＣ１２０の単位要素）のシート抵抗率の変動をもたらす。従って、ＲＤＡＣ１２０の出力抵抗の端子間公差(end-to-end tolerance)は、シート抵抗率における変動により変化される（例えば、減少または増加される）。その結果、出力抵抗の大きさは、受け取られたデジタル入力値の大きさ(magnitude)に比例しなくなる。従って、較正コードエンジン１１０は、端子間公差についてＲＤＡＣ１２０の出力抵抗を較正する。
【００１７】
動作において、上記較正されたデジタルコードは、上記期待される抵抗を得るためにＲＤＡＣ１２０に入力される。この実施形態では、上記デジタルコードはＮビットを含み、ＤＡＣ１２０は、Ｎプラス１以上のビットのデジタル入力を計算処理するように構成される。一実施形態において、較正コードエンジン１１０の最高度の優先的仕様は、線形性誤差（例えば、積分非直線性（ＩＮＬ）誤差および微分非線形性（ＤＮＬ）誤差）が、１ＬＳＢよりも小さいことであり、すなわち、｜ＩＮＬ｜＜１ＬＳＢ、且つ、｜ＤＮＬ｜＜１ＬＳＢである。上述の仕様を達成するために、ＤＡＣ１２０の分解能は、１以上のビットだけ増加される。図１に例示された実施形態では、Ｎ＋１ビットＲＤＡＣ１２０が、Ｎビットのデジタル入力コードを計算処理するために使用される。その結果、ＲＤＡＣにおいて余分の分解能を提供することにより（すなわち、Ｎ＋１ビットＲＤＡＣ１２０）、ＩＮＬおよびＤＮＬ誤差を、最大＋／−０．５ＬＳＢの仕様内に維持することができる。
【００１８】
更に、公称値からのＲＤＡＣ１２０の単位要素のシート抵抗率における減少を提供するためにＲＤＡＣ１２０においてオーバーレンジ(over-range)が必要とされる。或る実施形態では、ＤＡＣ１２０の最大抵抗値は、オーバーレンジ係数で除算された所望の最大抵抗値よりも大きいか等しく、上記オーバレンジ係数は、１から最大の期待されるシート抵抗率の変動率(maximum expected sheet resistivity variation percentage)を減算したものに等しい。一実施形態では、上記所望の最大抵抗値は、シート抵抗率の変動がゼロであるときに得られる期待抵抗値である（即ち、ＲＤＡＣ１２０は、理想的な状態で、受け取られたデジタルタル入力信号の大きさに比例した大きさのアナログ出力信号を生成するように意図される）。
【００１９】
例えば、上述したように、ＲＤＡＣ１２０の全ての単位要素のシート抵抗率における絶対変動に起因して、トータルのシート抵抗率が通常値よりも小さくなり得る。期待される抵抗を、シート抵抗率の通常値についてＲＴＯＴＡＬ（Ｋオーム）とする。しかしながら、プロセス変動に起因して、シート抵抗率（Ｒｈｏ）は通常値からｘ％だけ減少する。従って、新たな抵抗は、ＲＴＯＴＡＬ，ＮＥＷ＝ＲＴＯＴＡＬ＊（１−ｘ）を用いて計算される。よって、ＲＤＡＣ１２０は、実際の状態下でトリミングを可能とするには、（１−ｘ）−１だけオーバーレンジ(over-ranged)される必要がある。
【００２０】
図２は、図１に示されるＲＤＡＣ１２０において使用されることができるＤＡＣの回路構成の例である。この例における外側の抵抗ストリング２１５，２２０は、入力信号ＭＳＢを減少(decrement)させ、一方、内側のストリング２２５がＬＳＢを減少(decrement)させる。二つの外側のストリング設計は同一である。各ストリングは、等しい抵抗値２Ｎ／２Ｒの、２Ｎ／２−１個の直列接続された抵抗から構成され、ストリングの各端子から及び連続した抵抗の接点からスイッチングされたタップ(switched taps)を有する。第１ストリングの抵抗はＲａで表され、Ｒａ１からＲａ２Ｎ／２−１であり、一方、第２ストリングの抵抗はＲｂで表され、Ｒｂ１からＲｂ２Ｎ／２−１である。Ｒａ１およびＲｂ２Ｎ／２−１の外側の端子は、それぞれ、ＶＲＥＦ＋２０５およびＶＲＥＦ−２１０に接続され、一方、抵抗Ｒａ２Ｎ／２−１およびＲｂ１の外側の端子はオープン状態のままとされる。
【００２１】
抵抗ストリング２１５および２２０についてのスイッチネットワーク内の個々のスイッチは、それぞれＳａおよびＳｂで表される。スイッチＳａ１は、Ｒａ１の外側の端子をタッピングし、Ｓａ２はＲａ１およびＲａ２の接点をタッピングし、以下、スイッチＳａ２Ｎ／２−１まで同様にしてタッピングし、それは抵抗Ｒａ２Ｎ／２−１の外側の端子をタッピングする。スイッチＳｂ１ないしＳｂＮ／２−１は、第２ストリング２２０における同様のタップポイントに接続される。抵抗Ｒａに対してスイッチＳａの反対側の端子は、全て、第１ストリングアウトライン２３０で一緒に接続され、一方、抵抗Ｒｂに対してスイッチＳｂの反対側の端子は、全て、第２ストリングアウトライン２３５で一緒に接続される。
【００２２】
内側すなわちＬＳＢストリング２２５は、Ｒｃ１ないしＲｃ２Ｎ／２で表された２Ｎ／２個の抵抗から構成され、それぞれが抵抗値Ｒを有し、２Ｎ／２個のスイッチは、Ｓｃ１ないしＳｃ２Ｎ／２で表される。抵抗Ｒｃに対してスイッチＳｃの反対側の端子は、全て、第２ストリングアウトライン２４０に接続され、それは、出力端子２４５に全ＲＤＡＣ出力を供給する。もしＲＤＡＣ１２０がレオスタットモード(rheostat mode)で使用されれば、通常、出力バッファ増幅器は使用されない。第１スイッチＳｃ１は、Ｒｃ１およびＲｃ２の接点をタッピングし、連続した各スイッチは一つの連続抵抗をタッピングし、以下、このストリングにおいてＳｃ２Ｎ／２まで同様に繰り返され、このＳｃ２Ｎ／２は抵抗ＲｃＮ／２の外側の端子をタッピングする。この構成では、ＲＤＡＣ１２０は、ＶＲＥＦ−に等しい最低レベルで、１ＬＳＢの増加(increments)において２Ｎ個の出力レベルが可能である。代替的に、Ｓｃ１は、Ｒｃ１の外側の端子からタッピングされることができ、Ｓｃ２Ｎ／２は、ＶＲＥＦ−からＶＲＥＦ＋マイナス１ＬＳＢまでの出力の振れ(swing)を生じる最後の二つの内側のストリング抵抗の接点からタッピングされることができるが、前者の配置は、より一般的な出力レンジを生じる。
【００２３】
抵抗Ｒｃ１の外側の端子は、接続ライン２５０により第１ストリング出力ライン２３０に接続され、最後の内側のストリング抵抗Ｒｃ２Ｎ／２の外側の端子は、他の接続ライン２５５により第２ストリング出力ライン２３５に接続される。デコーダ２６０は、３つの抵抗ストリングにおける一つのスイッチが、その他のスイッチの全てが開いた状態で、所定のデジタル入力に対して閉じられるように、スイッチの動作を制御する。二つの外側のストリング２１５および２２０についてのスイッチネットワークは、外側のストリング２１５および２２０からのトータルで２Ｎ／２−１個の抵抗が、ＶＲＥＦ＋２０５またはＶＲＥＦ−２１０とアナログ出力ノード２４５との間に内側のストリング２２５と直列に接続されるように制御される。従って、任意の所定のデジタルタス入力について、トータルで、抵抗値２Ｎ／２Ｒを有する２Ｎ／２−１個の抵抗と、抵抗値Ｒを有する２Ｎ／２個の抵抗とが存在し、トータルで２ＮＲの抵抗値を有する抵抗がＶＲＥＦ＋２０５またはＶＲＥＦ−２１０とアナログ出力ノード２４５との間に接続されることを可能にする。
【００２４】
以下、ＲＤＡＣ変換を提供するようにスイッチを制御する方法を説明する。外側のストリング２１５および２２０は、それぞれ、抵抗Ｒａ１−Ｒａ７およびＲｂ１−Ｒｂ７と、スイッチＳａ１−Ｓａ８およびＳｂ１−Ｓｂ８から構成され、内側のストリング２２５は、抵抗Ｒｃ１−Ｒｃ８およびスイッチＳｃ１−Ｓｃ８から構成される。入力デジタル信号の３つのＭＳＢは、外側のストリング２１５および２２０により変換され、一方、３つのＬＳＢは、内側のストリング２２５により変換される。任意の所定のデジタル入力について、トータルで７つの外側ストリング抵抗に内側のストリング２２５をプラスしたものが、ＶＲＥＦ＋２０５またはＶＲＥＦ−２１０とアナログ出力ノード２４５との間に接続され、また、８つの内側のストリング抵抗のトータルの直列抵抗値は単一の外側のストリング抵抗の抵抗値に等しいので、ＶＲＥＦ＋２０５またはＶＲＥＦ−２１０とアナログ出力ノード２４５との間の電位差の１／８が内側のストリング２２５の両端間に現れる。ＶＲＥＦ＋２０５またはＶＲＥＦ−２１０とアナログ出力ノード２４５との間の電位差の７／８は、スイッチ回路に含まれる外側のストリング２１５および２２０の部分に印加される。ノード２４５での出力抵抗は、下外側(lower outer)のストリング２２０のタップ位置での抵抗と、内側のストリングのタッピングされた部分によって付加される抵抗とをプラスしたものに等しい。
【００２５】
上述の１又は２以上の実施形態に従って、ＲＤＡＣ１２０は、高アナログ基準電圧ノードＶＲＥＦ＋２０５および低アナログ基準電圧ノードＶＲＥＦ−２１０と、各所定の直列接続抵抗の第１および第２の個別の外側のストリング２１５および２２０と、直列接続抵抗の内側のストリング２２５とを備える。ＲＤＡＣ１２０は、さらに、出力ノード２４５に内側の抵抗ストリング２２５から選択可能なタップを提供するための選択可能なバッファリングされていないタップを提供するために（即ち、外側の抵抗ストリング２１５および２２０から内側の抵抗ストリング２２５の反対の端子に）、第１および第２の外側の抵抗ストリング２１５および２２０にそれぞれ接続された第１および第２の外側スイッチネットワークを備える。
【００２６】
さらに、図に例示されるように、第１の外側の抵抗ストリング２１５の一端子は、高基準電圧ノードＶＲＥＦ＋２０５に接続され、第２の外側の抵抗ストリング２２０の一端子は、低基準電圧ノードＶＲＥＦ−２１０に接続され、外側のストリング２１５および２２０のそれぞれの抵抗は直接的に直列接続されている。また、第１および第２の外側の抵抗ストリング２１５および２２０は、実質的に等しい抵抗値を有する同じ個数の抵抗を有する。
【００２７】
さらに、ＲＤＡＣ１２０はデコーダ２６０を備え、デコーダ２６０は、外側の抵抗ストリング２１５および２２０の部分を上記の内側の抵抗ストリング２２５との直列接続に切り換えるように、第１および第２の外側のスイッチネットワークを制御することにより、上記受け取られ較正されたデジタルコードに応答する。例えば、上記選択された部分は、外側のスイッチネットワークのスイッチングレンジにわたって実質的に一定の集合直列抵抗値(constant aggregate series resistance)を有する。
【００２８】
加えて、デコーダ２６０は、さらに、そのアナログ抵抗レベルがデジタル入力信号に相当する位置で内側の抵抗ストリング２２５をタッピングするように、内側のスイッチネットワークを制御する。外側の抵抗ストリング２１５および２２０における抵抗の個数および抵抗値は、入力デジタル信号のＭＳＢ(most significant bits)またはＬＳＢ(least significant bits)の何れかに相当する方法で高基準電圧ノードと低基準電圧ノードとの間の電圧を定め、そして、内側の抵抗ストリング２２５における抵抗の個数および抵抗値は、ＭＳＢおよびＬＳＢ以外のものに相当する方法で外側の抵抗ストリング２１５と抵抗ストリング２２０との間の電圧を定めることに注意されたい。各ＭＳＢ抵抗ストリングは、２Ｎ／２−１個の等しい値の抵抗を有し、各ＬＳＢ抵抗ストリングは、２Ｎ／２個の等しい値の抵抗を有する。さらに、各ＭＳＢ抵抗ストリングにおける各抵抗の抵抗値は、各ＬＳＢ抵抗ストリングにおける各抵抗の抵抗値の２Ｎ／２倍である。
【００２９】
或る実施形態では、デコーダ２６０は、最初に外側のストリング２１５についてのスイッチネットワークを変えることにより、入力デジタル信号における変化に応答して外側のスイッチネットワークのスイッチングパターンを変える。これは、高基準電圧ノードＶＲＥＦ＋２０５または低基準電圧ノードＶＲＥＦ−２１０とアナログ出力ノード２４５との間のトータル抵抗値の増加をもたらし、さらには、他の外側のストリング２２０についてのスイッチネットワークのスイッチングパターンを変える。
【００３０】
図３は、本発明の実施形態による、期待されるＲＤＡＣと実際のＲＤＡＣ１２０の抵抗−入力コード（デジタル入力コード）特性曲線を用いたＶＬＳＩ技術のプロセス変動に起因する出力抵抗における端子間交差誤差の結果を示すグラフ３００である。とりわけ、図３は、Ｎ＋１ビットＲＤＡＣ１２０の理想的な特性曲線３０２と実際の特性曲線３０４を例示する。
【００３１】
上述したように、シート抵抗率の変動により、実際の特性曲線３０４の傾き(slope)は、図３に示されるように変化する。
【００３２】
例えば、理想的な抵抗値をＲＷＢ（Ｋ）とし、実際の抵抗値をＲＷＢ（ＫＮＥＷ）とする。抵抗値ＲＷＢ（Ｋ）およびＲＷＢ（ＫＮＥＷ）は、デジタルコードに対応する縦座標上のどこかにマークされるとする。入力デジタルコード（例えば、図３に示されるような旧コード）はＤＫである。さらに、理想的な特性曲線３０２の傾きは、ＲＷＢ（Ｋ）／ＤＫで与えられ、実際の特性曲線３０４の傾きは、ＲＷＢ（ＫＮＥＷ）／ＤＫで与えられる。従って、理想的な特性曲線は、実際の傾きに較正係数(calibration factor)を乗算することにより、実際の特性から得ることができる。
【００３３】
例えば、理想的な傾き＝ＲＷＢ（Ｋ）／ＤＫとし、実際の傾き＝ＲＷＢ（ＫＮＥＷ）／ＤＫとする。従って、ＲＷＢ（Ｋ）／ＤＫ＝ＲＷＢ（ＫＮＥＷ）／ＤＫ＊（ＲＷＢ（Ｋ）／ＲＷＢ（ＫＮＥＷ））である。この場合、較正係数は、ＲＷＢ（Ｋ）／ＲＷＢ（ＫＮＥＷ）であり、これは、上述の手法を用いて容易に決定することができる。
【００３４】
他の実施形態の例では、較正されたデジタルコードは、横座標上で実際の特性曲線３０４と交差する理想的な抵抗値ＲＷＢ（Ｋ）に対応して得られる。従って、較正されたデジタルコード（例えば、図３に示される新コード）は、期待されるＲＤＡＣおよびＲＤＡＣ１２０の抵抗−デジタルコード特性曲線（例えば、それぞれ、特性曲線３０２および３０４）に基づいて導出される。
【００３５】
さらに、もし抵抗素子の低効率(resistivity)が公称値を下回ると、較正によりフルスケールの理想的な抵抗値を得ることはできないかもしれない。従って、このことに対処するために、ＲＤＡＣ１２０はオーバーレンジ(over ranged)される必要がある。
【００３６】
図４は、本発明の実施形態による、実際に得られた抵抗−入力デジタルコードに対してオフセットおよび利得誤差補正を実施した後の期待される抵抗−入力デジタルコードの取得を例示するグラフ４００である。とりわけ、図４は、上記導出され較正されたデジタルコード（例えば、図３に例示される新コード）を用いて上記実際の特性曲線３０４から上記期待される特性曲線（例えば、理想的な特性曲線３０２）を得る処理を例示する。
【００３７】
図４に示されるように、グラフ４００は、理想的な特性曲線３０２と実際の特性曲線３０４を表す。特性曲線４０２は、実際の特性曲線３０４に対してオフセット誤差補正を実施した後に得られる。さらに、特性曲線４０４は、特性曲線４０２に対して利得誤差補正を実施した後に得られる。その結果、実際の特性曲線３０４の傾きは、理想的な特性曲線３０４の傾きと比例する。換言すれば、このように生成されたアナログ出力の大きさ(magnitude)は、入力デジタルコードの大きさに比例する。従って、期待される抵抗値は、上記利得およびオフセット誤差補正を用いて、上記較正されたデジタルコード（新コード）を用いて得られる。
【００３８】
例えば、上記較正されたデジタルコードは、次のように、上記オフセット誤差および利得誤差を用いて計算される。実際の曲線３０４から計算される抵抗値をＲＷＢ（Ｋ）’とすると、ＲＷＢ（Ｋ）’は次の式で与えられる。
ＲＷＢ（Ｋ）’＝ＲＯＦＦ＋αＤＫＲＬＳＢ
ここで、ＲＯＦＦはオフセット抵抗値であり、αは利得誤差であり、ＤＫは入力デジタルコードであり、ＲＬＳＢは個々の抵抗値である。
【００３９】
さらに、オフセット抵抗値は、ＲＯＦＦ＝ＤＯＦＦＲＬＳＢによって与えられ、ここで、ＤＯＦＦはオフセット誤差である。ＲＷＢ（Ｋ）’の式にＲＯＦＦを代入することにより、ＲＷＢ（Ｋ）’の式は次のようになる。
ＲＷＢ（Ｋ）’＝（ＤＯＦＦ＋αＤＫ）ＲＬＳＢ
【００４０】
さらに、理想的な伝達曲線３０２の抵抗値は、ＲＷＢ（Ｋ）＝ＤＫＲＬＳＢによって与えられる。各ｋについて、ＲＷＢ（ＫＮＥＷ）’＝ＲＷＢ（Ｋ）となるようなＫＮＥＷを見つけ出すことができる。
【００４１】
上述の二つの式を比較することにより、ＤＯＦＦ＋αＤＫＮＥＷ＝ＤＫが得られる。従って、ＤＫＮＥＷ＝（ＤＫ−ＤＯＦＦ）／αとなり、ここでＤＫＮＥＷは、較正されたデジタルコードであり、それは、デジタルコード（ＤＫ）と、利得誤差で除算されたオフセット誤差（ＤＯＦＦ）との差分の絶対値によって与えられる。
【００４２】
図５は、本発明の実施形態による、図１に示されるもののような、ＲＤＡＣを較正する処理フロー５００であり、出力抵抗における端子間交差補正(end-to-end tolerance correction)のためにレオスタットモード(rheostat mode)で使用するためのものである。とりわけ、図５は、本発明の実施形態によるＲＤＡＣ回路１００から期待される抵抗値を得る方法を例示する。
【００４３】
動作５１０において、期待されるＲＤＥＣおよびＲＤＥＣ１２０の抵抗−デジタルコード特性曲線が形成される。動作５２０において、ＲＤＡＣ１２０および期待されるＲＤＡＣの上記形成された抵抗−デジタルコード特性曲線を用いて、利得誤差およびオフセット誤差が計算される。動作５３０において、上記利得誤差およびオフセット誤差は、不揮発性／揮発性ＲＤＡＣメモリ１３０に格納される。
【００４４】
動作５４０において、デジタルコードを含むデジタル信号が、オンチップ較正コードエンジン１１０によって受け取られる。動作５５０において、較正されたデジタルコードが、上記格納されたオフセット誤差および利得誤差を用いて自動的に導出される。この実施形態では、上記較正されたデジタルコードは、上記オンチップ較正コードエンジン１１０と関連したオンチップＲＤＡＣ１２０および期待されるＲＤＡＣの抵抗−デジタルコード特性曲線に基づいて自動的に導出される。
【００４５】
さらに、この実施形態では、上記較正されたデジタルタスコードの自動的な導出処理は、上記受け取られたデジタルコード−関連の較正されたデジタルコードのルックアップテーブルを形成し、上記ルックアップテーブルを不揮発性／揮発性ＲＤＡＣメモリ１３０に格納し、そして、上記格納されたルックアップテーブルを用いて、上記受け取られたデジタルコードについての上記較正されたデジタルコードを自動的に取得する処理を含む。動作５６０において、上記較正されたデジタルコードは、上記期待される抵抗値を得るためにＲＤＡＣ１２０（例えばオンチップ較正コードエンジン１１０に関連する）に入力される。
【００４６】
上述の較正方法は、デジタル処理でトリミングされ、それは、オンザフライ(on-the-fly)製造試験中に工場で行うのと同様にエンドユーザによって行われる。従って、遅いトリミング処理に起因したマーケットに対する時間の損失と、均一でないトリミングに起因した歩留まり(yield)の損失が低減される。上述の較正方法は実施が容易である。
【００４７】
上述の較正方法は、ＲＤＡＣ１２０に余剰の分解能が存在する限り、ＩＮＬ／ＤＮＬ誤差が仕様内に収まることを保証する。さらに、ＲＤＡＣ１２０の端子間抵抗交差は、デジタルコードでの実際のＲＤＡＣ出力（例えば、非フルスケール出力）に対する或るデジタルコードでの誤差の割合として計算される。従って、限られた余剰の分解能は、ＲＤＡＣ１２０の低コード(lower code)でのコード損失(code loss)を制限する。
【００４８】
上述の開示内容および説明内容は、本発明の単なる例示的なものであり、本発明の範囲を制限または規定することを意図したものではない。上記の例は、多くの特定的事項を含むが、それらは、本発明の可能性のある実施形態を例示することを意図したものに過ぎない。上記の例は、本発明の好ましい実施形態の幾つかの例としてのみ解釈されるべきであり、本発明の全範囲は、添付の請求項およびその均等物によって定められるべきである。当業者であれば、本発明の精神および範囲を逸脱することなく、上述した好ましい実施形態の種々の適用および変形が構成され得ることが分かるであろう。従って、本発明は、本明細書に具体的に述べたれらもの以外にも実施され得ることが理解されるべきである。従って、ここに開示され請求項に規定された本発明の範囲は、上述した開示内容の観点と共に、当業者の知識を参照して決定されるべきである。
【００４９】
ここに開示された種々の実施形態は同一の実施形態ではなく、ここに明示的に開示されていない他の種々の実施形態にグループ化され得ることが理解されるであろう。
【００５０】
加えて、ここに開示された種々の動作、処理、および方法は、データ処理システム（例えば、コンピュータシステム）と互換性を有するマシン読み取り可能な記録媒体及び／又はマシンアクセス可能な記録媒体に具現化されてもよいことが理解され、任意のオーダーで実行されてもよい（例えば、種々の動作を達成するための手段を用いることを含む）。従って、明細書および図面は、制限的意味よりも例示的なものとして考慮されるべきである。
【符号の説明】
【００５１】
１００：ＲＤＡＣ回路
１１０：較正コードエンジン
１２０：Ｎ＋１ビットＲＤＡＣ
１３０：不揮発性／揮発性ＲＤＡＣメモリ
２１５，２２０：外側の抵抗ストリング
２２５：内側のストリング
２６０：デコーダ
【図１】
2011520352.tif 000003
【図２】
2011520352.tif 000004
【図３】
2011520352.tif 000005
【図４】
2011520352.tif 000006
【図５】
2011520352.tif 000007
【国際調査報告】
2011520352.tif 000008
2011520352.tif 000009