(57)【要約】  本発明は、複数個のチップの間の相関関係を考慮したブロックディムを最小化するチップ・オン・ガラス（ＣＯＧ）パネルシステム構成を開示する。前記ＣＯＧパネルシステム構成は、一定な電圧準位を有する供給電源を少なくとも２個以上供給するＦＰＣ、該ＦＰＣから供給されるバイパス供給電源が共通に供給されて、液晶ディスプレイ（ＬＣＤ）の任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する複数個のソース駆動ＩＣ（ＳＤＩＣ）及び少なくとも一つのブロックディム補償抵抗を具備する。
2011520157.tif 000002
【特許請求の範囲】
【請求項１】
一定な電圧準位を有する供給電源を少なくとも２個以上供給するフレキシブルプリント回路（ＦＰＣ）；
前記ＦＰＣから供給されるバイパス供給電源が共通に供給されて、液晶ディスプレイ（ＬＣＤ）の任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する複数個のソース駆動ＩＣ（ＳＤＩ）；及び
少なくとも一つのブロックディム補償抵抗を具備して、
前記ＦＰＣから前記バイパス供給電源とは区別される補償供給電源が前記少なくとも一つの該当ブロックディム補償抵抗を経由して該当ＳＤＩに印加されて、
先立つ各ＬＣＤ駆動信号を出力する先立つＳＤＩの最後のＬＣＤ駆動信号を出力する出力端子から見た前記補償供給電源ラインの固有抵抗及び前記ブロックディム補償抵抗を加えた総抵抗値がつながる各ＬＣＤ駆動信号を出力する次のＳＤＩの一番目駆動信号を出力する出力端子から見た前記バイパス供給電源ラインの総固有抵抗値と同一であるか、または、
つながる各ＬＣＤ駆動信号を出力する次のＳＤＩの一番目駆動信号を出力する出力端子から見た前記バイパス供給電源ラインの総固有抵抗と前記ブロックディム補償抵抗が同一の抵抗値であることを特徴とするチップ・オン・ガラス（ＣＯＧ）パネルシステム構成。
【請求項２】
前記ＳＤＩが２個である場合、
前記補償供給電源が前記ブロックディム補償抵抗を経由して先立つ各ＬＣＤ駆動信号を出力する第１ＳＤＩの最後の駆動信号を出力する出力端子に供給されて、
前記ブロックディム補償抵抗の抵抗値は前記ＦＰＣから第１ＳＤＩを経由して第２ＳＤＩに供給される時までの前記バイパス供給電源ラインの固有抵抗の抵抗値と同一であることを特徴とする請求項１に記載のＣＯＧパネルシステム構成。
【請求項３】
前記ＳＤＩが２個である場合、
前記補償供給電源が前記ブロックディム補償抵抗を経由して先立つ各ＬＣＤ駆動信号を出力する第１ＳＤＩの一番目駆動信号を出力する出力端子に連結されて、
前記ブロックディム補償抵抗の抵抗値は、
前記ＦＰＣから第１ＳＤＩを経由して第２ＳＤＩに供給される時までの前記バイパス供給電源ラインの固有抵抗の抵抗値で前記補償供給電源が第１ＳＤＩの一番目駆動信号を出力する出力端子から最後の駆動信号を出力する出力端子までの固有抵抗値を引いた抵抗値と同一であることを特徴とする請求項１に記載のＣＯＧパネルシステム構成。
【請求項４】
一定な電圧準位を有する供給電源を少なくとも２個以上供給するＦＰＣ；及び
ＬＣＤの任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する複数個のＳＤＩを具備して、
前記ＦＰＣから供給される一つの供給電源は、各ＬＣＤ駆動信号を出力する先立つＳＤＩの最後の駆動信号を出力する出力端子に供給されて、他の一つの供給電源は次のＳＤＩの一番目駆動信号を出力する出力端子に供給されて、
前記先立つＳＤＩの最後の駆動信号を出力する出力端子から見た前記一つの供給電源の固有抵抗値と前記次のＳＤＩの一番目駆動信号を出力する出力端子から見た前記他の一つの供給電源の固有抵抗値が同一であることを特徴とするＣＯＧパネルシステム構成。
【請求項５】
一定な電圧準位を有する供給電源を少なくとも１個以上供給するＦＰＣ；及び
ＬＣＤの任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する複数個のＳＤＩを具備して、
前記ＦＰＣから供給される一つの供給電源が分岐されて、一つの分岐ラインは各ＬＣＤ駆動信号を出力する先立つＳＤＩの最後の駆動信号を出力する出力端子に供給されて、他の一つの分岐ラインは次のＳＤＩの一番目駆動信号を出力する出力端子に供給されて、
前記先立つＳＤＩの最後の駆動信号を出力する出力端子から見た前記分岐された供給電源の固有抵抗と前記次のＳＤＩの一番目駆動信号を出力する出力端子から見た前記他の一つの分岐された供給電源の固有抵抗の抵抗値が同一であることを特徴とするＣＯＧパネルシステム構成。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＯＧ（チップ・オン・ガラス；Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）パネルシステム構成に関し、特に、複数個のチップの間の相関関係を考慮したブロックディムを最小化するＣＯＧパネルシステム構成に関する。
【背景技術】
【０００２】
複数個のチップ（ｃｈｉｐ）が同一のＰＣＢ（プリント回路基板；Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）上に配列されていて、これらが共通の供給電源（ｐｏｗｅｒ  ｓｕｐｐｌｙ）を使用して動作する場合、前記供給電源のソース（ｓｏｕｒｃｅ）と前記複数個のチップの内部に設置されたパッド（ＰＡＤ）は金属線（ｍｅｔａｌ  ｌｉｎｅ）で連結される。これらを連結する方式によってＴＡＢ（テープ自動ボンディング；Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）技術を利用したＴＣＰ（テープキャリアパッケージ；Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）実装方式、ＴＣＰ実装方式より柔軟性が優秀なＣＯＦ（チップ・オン・フィルム；Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）技術を利用する実装方式及びガラス基板にバンプ（ｂｕｍｐ）技術を使用して直接連結するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装方式がある。ＣＯＧ実装方式はＴＣＰ／ＣＯＦ実装方式で使用されるフィルムなどが除去されて費用が節減される一方、金属ラインでなされた信号または供給電源ラインの固有抵抗による電圧降下が発生するという短所がある。
【０００３】
ガンマ基準電圧に応答して動作するＬＣＤドライバー（Ｄｒｉｖｅｒ）ＩＣはＬＣＤパネル（液晶ディスプレイパネル；Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）にデータドライバー信号を供給して、一つのＬＣＤパネルには少なくとも２個のＬＣＤドライバーＩＣが連結される。ＬＣＤドライバーＩＣに印加されるガンマ基準電圧は、ＬＣＤドライバーＩＣごとに変わる。一般に、ブロックディム（Ｂｌｏｃｋ  ｄｉｍ）と言えば、ＬＣＤドライバーＩＣが駆動するデータライン単位別にＬＣＤ画面上に輝度差が生ずる現象を意味する。しかし、ブロックディム現象は、ＬＣＤドライバーＩＣに供給される電源供給ラインの電圧準位の微小な差によっても発生するが、従来には各ＬＣＤドライバーＩＣで眺めた電源供給ラインの複数の入力抵抗値をすべて同一にして、このような現象を解消させようとした。
【０００４】
図１は、ＣＯＧ実装方式で各チップに供給される電源供給ラインの抵抗を考慮したレイアウトを示す。
【０００５】
図１を参照すれば、従来のレイアウト１００は、ＦＰＣ（フレキシブルプリント回路；Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）１３０から供給される電源（ＶＤＤ＿ｂｙｐａｓｓ、ＶＤＤ）が２個のチップ１１０、１２０に連結された状態を示す。図１に示された２個の電源供給ライン（ＶＤＤ＿ｂｙｐａｓｓ、ＶＤＤ）は同一の電圧準位を有するが、バイパス電源供給ライン（ＶＤＤ＿ｂｙｐａｓｓ）は第１チップ１１０を経由（ｂｙｐａｓｓ）して、第２チップ１２０に伝達される電源であり、補償電源供給ライン（ＶＤＤ）は第１チップ１１０にだけ伝達される電源を意味する。
【０００６】
バイパス電源供給ライン（ＶＤＤ＿ｂｙｐａｓｓ）がＦＰＣ１３０から第１チップ１１０を経由して第２チップ１２０に供給されるので、第２チップ１２０から眺めたバイパス電源供給ライン（ＶＤＤ＿ｂｙｐａｓｓ）の入力抵抗（ＲＩ２）はＦＰＣ１３０から第１チップ１１０までの固有抵抗（ＲＢ１）、第１チップ１１０内部での固有抵抗（ＲＢ＿ｉ）及び第１チップ１１０から第２チップ１２０までの固有抵抗（ＲＢ２）の和で次式（数１）のように表すことができる。
【０００７】
［数１］
ＲＩ２＝ＲＢ１＋ＲＢ＿ｉ＋ＲＢ２
【０００８】
しかし、第１チップ１１０から眺めたバイパス電源供給ライン（ＶＤＤ＿ｂｙｐａｓｓ）による入力抵抗（ＲＩ１）はＦＰＣ１３０から第１チップ１１０までの金属ラインの固有抵抗（ＲＢ１）だけである。したがって、第１チップ１１０から眺めたバイパス電源供給ライン（ＶＤＤ＿ｂｙｐａｓｓ）による入力抵抗（ＲＩ１）の値は第２チップ１２０から眺めたバイパス電源供給ライン（ＶＤＤ＿ｂｙｐａｓｓ）によるすべて入力抵抗（ＲＩ２）の抵抗値と異なる。これらを同一にするために、補償抵抗（Ｒ１）を経由して第１チップ１１０に印加される補償電源供給ライン（ＶＤＤ）が加えられる。
【０００９】
ここで第１チップ１１０の第１出力端子（ＯＵＴ１）から眺めた補償電源供給ライン（ＶＤＤ）による補償抵抗値（Ｒ１）は、第２チップ１２０の第１出力端子（ＯＵＴ１）から眺めたバイパス電源供給ライン（ＶＤＤ＿ｂｙｐａｓｓ）による抵抗値（ＲＩ２）と同じになるように設計されるが、補償抵抗（Ｒ１）は次式（数２）のように表すことができる。
【００１０】
［数２］
Ｒ１＝ＲＩ２＝ＲＢ１＋ＲＢ＿ｉ＋ＲＢ２
【００１１】
ブロックディム現象を最小化させるためには上述したように単純に該当チップから眺めた電源供給ラインの入力抵抗値のみを同一にしては達成することができないし、複数個のチップから出力される各信号の相関関係を考慮しなければならない。
【００１２】
図１を参照すれば、従来の補償方式はレイアウト上でＦＰＣから供給されるバイパス電源供給ライン（ＶＤＤ＿ｂｙｐａｓｓ）が第１チップ１１０に伝達される経路、第１チップ１１０での内部ルーティング経路及び第１チップ１１０と第２チップ１２０との間の経路から生成されるメタルラインの固有抵抗成分のみを考慮する。すなわち、第１チップ１１０の第１出力（ＯＵＴ１）と第２チップ１２０の第１出力（ＯＵＴ１）から眺めた電源供給ラインの抵抗値を同一に合わせる方法（ｓｃｈｅｍｅ）を使用する。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、ブロックディムは第１チップ１１０の最後の出力端子である第４８０出力端子（ＯＵＴ４８０）と前記第４８０出力端子（ＯＵＴ４８０）と一番近くにある第２チップ１２０の第１出力端子（ＯＵＴ１）の間で一番よく観察することができるが、このような状況を考慮しない従来の補償方式は、ブロックディムの最小化に役に立たないという短所がある。
【００１４】
本発明が解決しようとする技術的課題は、複数個のチップの間の相関関係を考慮したブロックディムを最小化するＣＯＧパネルシステム構成を提供することにある。
【課題を解決するための手段】
【００１５】
前記技術的課題をなすための本発明の一面によるＣＯＧパネルシステム構成は、一定な電圧準位を有する供給電源を少なくとも２個以上供給するＦＰＣ、該ＦＰＣから供給されるバイパス供給電源が共通で供給されて、ＬＣＤの任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する複数個のＳＤＩ及び少なくとも一つのブロックディム補償抵抗を具備する。この時、前記ＦＰＣから前記バイパス供給電源とは区別される補償供給電源が前記少なくとも一つの該当ブロックディム補償抵抗を経由して、該当ＳＤＩに印加されて、先立つ各ＬＣＤ駆動信号を出力する先立つＳＤＩの最後の各ＬＣＤ駆動信号を出力する出力端子から見た前記補償供給電源ラインの固有抵抗及び前記ブロックディム補償抵抗を加えた総抵抗値がつながる各ＬＣＤ駆動信号を出力する次のＳＤＩの一番目駆動信号を出力する出力端子から見た前記バイパス供給電源ラインの総固有抵抗値と同一であるか、または、つながる各ＬＣＤ駆動信号を出力する次のＳＤＩの一番目駆動信号を出力する出力端子から見た前記バイパス供給電源ラインの総固有抵抗と前記ブロックディム補償抵抗（Ｒ１）が同一の抵抗値を有する。
【００１６】
前記技術的課題をなすための本発明の他の一面によるＣＯＧパネルシステム構成は、一定な電圧準位を有する第１供給電源及び第２供給電源を供給するＦＰＣ及びＬＣＤの任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する２個のＳＤＩを具備する。前記ＦＰＣから供給される前記第１供給電源は各ＬＣＤ駆動信号を出力する第１ＳＤＩの最後の駆動信号を出力する出力端子に供給されて、前記第２供給電源は第２ＳＤＩの一番目駆動信号を出力する出力端子に供給される。前記第１ＳＤＩの最後の駆動信号を出力する出力端子から見た前記第１供給電源の固有抵抗と前記第２ＳＤＩの一番目駆動信号を出力する出力端子から見た前記第２供給電源の固有抵抗が同一の抵抗値を有する。
【００１７】
前記技術的課題を達成するための本発明のまた他の一面によるＣＯＧパネルシステム構成は、一定な電圧準位を有する供給電源を供給するＦＰＣ及びＬＣＤの任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する２個のＳＤＩを具備する。前記ＦＰＣから供給される供給電源が分岐されて一つの分岐ラインはＬＣＤ駆動信号のうちで最後の駆動信号を出力する第１ＳＤＩの出力端子に供給されて他の一つの分岐ラインは第２ＳＤＩの一番目駆動信号を出力する出力端子に供給される。この時、ＬＣＤ駆動信号のうちで最後の駆動信号を出力する第１ＳＤＩの出力端子から分岐された供給電源の固有抵抗と第２ＳＤＩの一番目駆動信号を出力する出力端子から見た分岐された供給電源の固有抵抗の抵抗値が同一である。
【発明の効果】
【００１８】
本発明は、ＬＣＤパネルで発生することができるブロックディム現象を最小化させることができる長所がある。
【図面の簡単な説明】
【００１９】
【図１】ＣＯＧ実装方式で各チップに供給される電源供給ラインの抵抗を考慮したレイアウトを示す。
【図２】本発明の第１実施例によるＣＯＧパネルシステム構成を示す。
【図３】本発明の第２実施例によるＣＯＧパネルシステム構成を示す。
【図４】本発明の第３実施例によるＣＯＧパネルシステム構成を示す。
【図５】本発明の第４実施例によるＣＯＧパネルシステム構成を示す。
【発明を実施するための形態】
【００２０】
先ず、ＬＣＤパネルで発生されるブロックディムに対して説明して、本発明がブロックディムを最小化させるために考案した発明の核心アイディアに対して説明する。
【００２１】
ソース駆動ＩＣ（Ｓｏｕｒｃｅ  Ｄｒｉｖｉｎｇ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；以下、ＳＤＩという。）は、複数個のＬＣＤ駆動信号を生成して、前記複数個のＬＣＤ駆動信号の電圧準位がＬＣＤパネルで再生される映像信号の質を決定する。ＬＣＤパネルの大きさが大きくなることによって一つのＳＤＩでＬＣＤパネル全体を駆動させることはできないために、ＬＣＤパネルを駆動するＳＤＩの個数が増加する。したがって、ＬＣＤパネルの映像は各ＳＤＩで生成される複数個のＬＣＤ駆動信号はもちろん一つのＳＤＩが生成するＬＣＤ駆動信号の最後の信号と隣り合うＳＤＩで生成する一番目ＬＣＤ駆動信号との相関関係も考慮しなければならない。
【００２２】
ＬＣＤパネルの水平方向から見る時、一つのＳＤＩから出力される複数個のＬＣＤ駆動信号に引き継いで隣り合う他の一つのＳＤＩから出力される複数個のＬＣＤ駆動信号が連続的に配列された該当各ピクセルを駆動する。パネルの水平方向全体を駆動するのに３個のＳＤＩから出力される連続される複数個のＬＣＤ駆動信号が必要であると仮定すれば、一番目ＳＤＩから出力されるＬＣＤ駆動信号のうちで最後のＬＣＤ駆動信号と二番目ＳＤＩから出力される各ＬＣＤ駆動信号のうちで一番目ＬＣＤ駆動信号はブロックディムにとても密接な関係がある。
【００２３】
ＬＣＤ駆動信号を生成する回路に供給される電源の電圧準位が同一の場合には、ＬＣＤ駆動信号の電圧準位が設計する値を有する。しかし、先立つＳＤＩに供給される電源の電圧準位とつながるＳＤＩに供給される電源の電圧準位に差があれば、一番目ＳＤＩから出力される各ＬＣＤ駆動信号のうちで最後のＬＣＤ駆動信号と二番目ＳＤＩから出力される各ＬＣＤ駆動信号のうちで一番目ＬＣＤ駆動信号は同一でない電圧準位を有する電源から生成されるためにつながるＬＣＤ駆動信号の値に格段な差が発生する。このような場合ＬＣＤ画面ではブロックディム現象が発見されるであろう。
【００２４】
したがって、本発明ではブロックディム現象を最小化させるために連続して配列されたＳＤＩの出力信号の相関関係を考慮して、ＳＤＩから眺めた各電源供給ラインの入力抵抗をどの部分で最適化させた方が良いのかに対するレイアウトパターンを提案する。
【００２５】
以下では本発明の具体的な実施例を、図面を参照して詳しく説明する。
【００２６】
図２は、本発明の第１実施例によるＣＯＧパネルシステム構成を示す。
【００２７】
図２を参照すれば、本発明によるＣＯＧパネルシステム構成２００は、同一の電圧準位を有するバイパス供給電源（ＶＤＤ＿ｂｙｐａｓｓ）及び補償供給電源（ＶＤＤ）を供給するＦＰＣ２３０、ＦＰＣ２３０から供給されるバイパス供給電源（ＶＤＤ＿ｂｙｐａｓｓ）が共通に供給されて、ＬＣＤの任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する２個のＳＤＩ（ｓｏｕｒｃｅ  ｄｒｉｖｉｎｇ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）２１０、２２０及びブロックディム補償抵抗（Ｒ１）を具備する。
【００２８】
補償供給電源（ＶＤＤ）がブロックディム補償抵抗（Ｒ１）を経由して第１ＳＤＩ２１０に印加される。そして、先立つ各ＬＣＤ駆動信号を出力する第１ＳＤＩ２１０の最後のＬＣＤ駆動信号を出力する出力端子（ＯＵＴ４８０）から見たブロックディム補償抵抗の抵抗値（Ｒ１）は次式（数３）のように、つながる各ＬＣＤ駆動信号を出力する第２ＳＤＩ２２０の一番目駆動信号を出力する出力端子（ＯＵＴ１）でＦＰＣ２３０から第１ＳＤＩ２１０を経由して第２ＳＤＩ２２０に供給される時までの前記バイパス供給電源（ＶＤＤ＿ｂｙｐａｓｓ）ラインの固有抵抗の抵抗値（ＲＢ１＋ＲＢ＿ｉ＋ＲＢ２）と同一である。
【００２９】
［数３］
Ｒ１＝ＲＢ１＋ＲＢ＿ｉ＋ＲＢ２
【００３０】
図３は、本発明の第２実施例によるＣＯＧパネルシステム構成を示す。
【００３１】
図３を参照すれば、本発明によるＣＯＧパネルシステム構成３００は、同一の電圧準位を有するバイパス供給電源（ＶＤＤ＿ｂｙｐａｓｓ）及び補償供給電源（ＶＤＤ）を供給するＦＰＣ３３０、ＦＰＣ３３０から供給されるバイパス供給電源（ＶＤＤ＿ｂｙｐａｓｓ）が共通に供給されて、ＬＣＤの任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する２個のＳＤＩ３１０、３２０及びブロックディム補償抵抗（Ｒ１）を具備する。
【００３２】
補償供給電源（ＶＤＤ）がブロックディム補償抵抗（Ｒ１）を経由して先立つ各ＬＣＤ駆動信号を出力する第１ＳＤＩ３１０の一番目駆動信号を出力する出力端子（ＯＵＴ１）に連結される。この時、ブロックディム補償抵抗の抵抗値（Ｒ１）は、次式（数４）のように、ＦＰＣ３３０から第１ＳＤＩ３１０を経由して第２ＳＤＩ３２０に供給される時までのバイパス供給電源（ＶＤＤ＿ｂｙｐａｓｓ）ラインの固有抵抗の抵抗値（ＲＢ１＋ＲＢ＿ｉ＋ＲＢ２）で補償供給電源（ＶＤＤ）が第１ＳＤＩ３１０の一番目駆動信号を出力する出力端子（ＯＵＴ１）から最後の駆動信号を出力する出力端子（ＯＵＴ４８０）までの固有抵抗値（Ｒ＿ｉ）を引いた抵抗値（ＲＢ１＋ＲＢ＿ｉ＋ＲＢ２−Ｒ＿ｉ）と同一である。
【００３３】
［数４］
Ｒ１＝ＲＢ１＋ＲＢ＿ｉ＋ＲＢ２−Ｒ＿ｉ
【００３４】
図４は、本発明の第３実施例によるＣＯＧパネルシステム構成を示す。
【００３５】
図４を参照すれば、本発明によるＣＯＧパネルシステム構成４００は、一定な電圧準位を有する第１供給電源（ＶＤＤ１）及び第２供給電源（ＶＤＤ２）を供給するＦＰＣ４３０及びＬＣＤの任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する２個のＳＤＩ４１０、４２０を具備する。
【００３６】
ＦＰＣ４３０から供給される第１供給電源（ＶＤＤ１）は、各ＬＣＤ駆動信号を出力する第１ＳＤＩ４１０の最後の駆動信号を出力する出力端子（ＯＵＴ４８０）に供給されて、第２供給電源（ＶＤＤ２）は第２ＳＤＩ４２０の一番目駆動信号を出力する出力端子（ＯＵＴ１）に供給される。この時、第１ＳＤＩ４１０の最後の駆動信号を出力する出力端子（ＯＵＴ４８０）から見た第１供給電源（ＶＤＤ１）の固有抵抗（Ｒ１＿１）は、次式（数５）のように第２ＳＤＩ４２０の一番目駆動信号を出力する出力端子（ＯＵＴ１）から見た第２供給電源（ＶＤＤ２）の固有抵抗（Ｒ１＿２）が同一の抵抗値を有する。
【００３７】
［数５］
Ｒ１＿１＝Ｒ１＿２
【００３８】
図５は、本発明の第４実施例によるＣＯＧパネルシステム構成を示す。
【００３９】
図５を参照すれば、本発明によるブロックディムを最小化するレイアウトパターン５００は、一定な電圧準位を有する供給電源（ＶＤＤ）を供給するＦＰＣ５３０及びＬＣＤの任意の一ラインに必要な複数個の連続された各ＬＣＤ駆動信号を分けて生成する２個のＳＤＩ５１０、５２０を具備する。
【００４０】
ＦＰＣ５３０から供給される供給電源（ＶＤＤ）が分岐されて一つの分岐ラインはＬＣＤ駆動信号のうちで最後の駆動信号を出力する第１ＳＤＩ５１０の出力端子（ＯＵＴ４８０）に供給されて、他の一つの分岐ラインは第２ＳＤＩ５２０の一番目駆動信号を出力する出力端子（ＯＵＴ１）に供給される。この時、ＬＣＤ駆動信号のうちで最後の駆動信号を出力する第１ＳＤＩ５１０の出力端子（ＯＵＴ４８０）で分岐された供給電源（ＶＤＤ）の固有抵抗（Ｒ＋Ｒ＿ｉ１）は、次式（数６）のように、第２ＳＤＩ５２０の一番目駆動信号を出力する出力端子（ＯＵＴ１）から見た分岐された供給電源（ＶＤＤ）の固有抵抗（Ｒ＋Ｒ＿ｉ２）の抵抗値が同一である。
【００４１】
［数６］
Ｒ＋Ｒ＿ｉ１＝Ｒ＋Ｒ＿ｉ２
【００４２】
前述したように本発明によるＣＯＧパネルシステム構成は、配当されたＬＣＤ駆動信号のうちで最後の駆動信号を出力する先立つＳＤＩの出力端子と前記最後の駆動信号とつながって配当されたＬＣＤ駆動信号のうちで一番目駆動信号を出力する次のＳＤＩの出力端子との間の同一の電圧準位を有する供給電源を供給することで、ブロックディムを最小化させることができる。
【００４３】
以上では本発明に対する技術思想を添付図面と共に上述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
【図１】
2011520157.tif 000003
【図２】
2011520157.tif 000004
【図３】
2011520157.tif 000005
【図４】
2011520157.tif 000006
【図５】
2011520157.tif 000007
【国際調査報告】
2011520157.tif 000008
2011520157.tif 000009
2011520157.tif 000010
2011520157.tif 000011