(57)【要約】  分析物の検出および測定のための大規模なＦＥＴアレイに関する方法および装置が提供される。ｃｈｅｍＦＥＴ（例えば、ＩＳＦＥＴ）アレイは、改良されたＦＥＴ画素に基づく慣用的なＣＭＯＳ加工技術、および測定の感度および精度を増加させ、同時に、小さな画素サイズおよび密なアレイを有意に促進するアレイ設計を用いて製造することができる。改良されたアレイ制御技術は、大きくかつ密なアレイからの迅速なデータ獲得を提供する。そのようなアレイを使用して、広く種々の化学的および／または生物学的プロセスにおける種々の分析物タイプの存在および／または濃度の変化を検出することができる。
2011525990.tif 000002
【特許請求の範囲】
【請求項１】
１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤を含む装置。
【請求項２】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤を含み、ここに、前記ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングされていることを特徴とする装置。
【請求項３】
１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤を含む装置。
【請求項４】
ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤を含む装置。
【請求項５】
画素を含む化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤を含み、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有することを特徴とする装置。
【請求項６】
前記天然に生じない生物学的または化学的剤がアプタマーである請求項１〜５いずれか１記載の装置。
【請求項７】
１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムでなく付着した複数の核酸を含む装置。
【請求項８】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムでなく付着された複数の核酸を含み、ここに、前記ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーが反応チャンバーにカップリングされていることを特徴とする装置。
【請求項９】
１〜１０μｍ、９μｍ、５μｍまたは２．６μｍのピッチを有する化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムでなく付着された複数の核酸を含む装置。
【請求項１０】
ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムでなく付着された複数の核酸を含む装置。
【請求項１１】
画素を含む化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムでなく付着された複数の核酸を含み、ここに、各画素が１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有することを特徴とする装置。
【請求項１２】
１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムに付着された複数の核酸を含む装置。
【請求項１３】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムに付着された複数の核酸を含み、ここに、前記ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーが反応チャンバーにカップリングされていることを特徴とする装置。
【請求項１４】
１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する化学的感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムに付着した複数の核酸を含む装置。
【請求項１５】
ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、または７ｍｍ×７ｍｍの面積を占有する化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムに付着した複数の核酸を含む装置。
【請求項１６】
画素を含む化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムに付着した複数の核酸を含み、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有することを特徴とする装置。
【請求項１７】
各核酸が、１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその長さに沿って付着した、複数の核酸を含む装置。
【請求項１８】
各核酸が、化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその長さに沿って付着した、複数の核酸を含み、ここに、前記ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングしていることを特徴とする装置。
【請求項１９】
各核酸が、１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する化学的感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその長さに沿って付着した、複数の核酸を含む装置。
【請求項２０】
各核酸が、ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する化学的感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその長さに沿って付着した複数の核酸を含む装置。
【請求項２１】
各核酸が、画素を含む化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその長さに沿って付着した、複数の核酸を含み、ここに、各画素が１００μｍ２以下、９μｍ２以下または８μｍ２以下の面積を占有することを特徴とする装置。
【請求項２２】
各核酸が、１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７ｃｈｅｍＦＥＴを含む化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその５’または３’末端によって付着した、複数の核酸を含む装置。
【請求項２３】
各核酸が、化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその５’または３’末端によって付着した、複数の核酸を含み、ここに、前記ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーが反応チャンバーにカップリングされていることを特徴とする装置。
【請求項２４】
各核酸が１〜１０μｍ、９μｍ、５μｍまたは２．６μｍのピッチを有する化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその５’または３’末端によって付着した、複数の核酸を含む装置。
【請求項２５】
各核酸が、ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、または７ｍｍ×７ｍｍの面積を占有する化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその５’または３’末端によって付着した複数の核酸を含む装置。
【請求項２６】
各核酸が、画素を含む化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその５’または３’末端によって付着した複数の核酸を含み、ここに、各画素は１００μｍ２以下、９μｍ２以下または８μｍ２以下の面積を占有することを特徴とする装置。
【請求項２７】
前記複数の核酸が均一である請求項７〜２６のいずれか一項記載の装置。
【請求項２８】
前記複数の核酸が均一でない請求項７〜２６のいずれか一項記載の装置。
【請求項２９】
前記複数の核酸が、各々が１０〜１００のヌクレオチドを含む核酸を含む請求項７〜２８のいずれか一項記載の装置。
【請求項３０】
前記複数の核酸が合成核酸を含む請求項７〜２９のいずれか一項記載の装置。
【請求項３１】
前記複数の核酸が一本鎖核酸を含む請求項７〜３０のいずれか一項記載の装置。
【請求項３２】
前記複数の核酸が二本鎖核酸を含む請求項７〜３０のいずれか一項記載の装置。
【請求項３３】
前記複数の核酸が、ＤＮＡ、ＲＮＡ、ｍｉＲＮＡ、またはｃＤＮＡを含む請求項７〜３２のいずれか一項記載の装置。
【請求項３４】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の蛋白質を含み、ここに、前記蛋白質は受容体酵素であることを特徴とする装置。
【請求項３５】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の蛋白質を含み、ここに、前記蛋白質はチロシンキナーゼ受容体であることを特徴とする装置。
【請求項３６】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の蛋白質を含み、ここに、前記蛋白質はホルモンであることを特徴とする装置。
【請求項３７】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の蛋白質を含み、ここに、前記蛋白質は転写因子であることを特徴とする装置。
【請求項３８】
前記アレイが１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む請求項３４〜３７のいずれか一項記載の装置。
【請求項３９】
前記ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーが反応チャンバーにカップリングされている請求項３４〜３７のいずれか一項記載の装置。
【請求項４０】
前記アレイが１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する請求項３４〜３７のいずれか一項記載の装置。
【請求項４１】
前記アレイがほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する請求項３４〜３７のいずれか一項記載の装置。
【請求項４２】
前記アレイが画素を含み、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する請求項３４〜３７のいずれか一項記載の装置。
【請求項４３】
前記蛋白質がアレイに共有結合している請求項３４〜４２のいずれか一項記載の装置。
【請求項４４】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）上に設けられた脳細胞培養を含み、ここに、前記アレイは１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含むことを特徴とする装置。
【請求項４５】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）上に設けられた脳細胞培養を含み、ここに、前記ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーが反応チャンバーにカップリングされていることを特徴とする装置。
【請求項４６】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）上に設けられた脳細胞培養を含み、ここに、前記アレイは１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有することを特徴とする装置。
【請求項４７】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）上に設けられた脳細胞培養を含み、ここに、前記アレイはほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有することを特徴とする装置。
【請求項４８】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）上に設けられた脳細胞培養を含み、ここに、前記アレイは画素を含み、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有することを特徴とする装置。
【請求項４９】
請求項１〜４８のいずれか一項記載の装置に試料を接触させ、試料と接触した後のｃｈｅｍＦＥＴアレイ中のｃｈｅｍＦＥＴセンサーからの電気的出力を、分析物の存在インジケーターとして測定することを含む試料中の分析物を検出する方法。
【請求項５０】
前記試料が（ａ）血液、尿、唾液またはＣＳＦ試料または（ｂ）水供給試料または空気試料である請求項４９記載の方法。
【請求項５１】
前記分析物が癌細胞、病原体、核酸、蛋白質、酵素阻害剤、酵素基剤、またはホルモンである請求項４９記載の方法。
【請求項５２】
前記病原体がウイルス、細菌、または寄生虫である請求項５１記載の方法。
【請求項５３】
前記分析物が抗体または抗体−抗原結合抗体断片である請求項４９記載の方法。
【請求項５４】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、
試料との接触後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含み、
ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、ここに、前記アレイは１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含むことを特徴とする分析物を検出する方法。
【請求項５５】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、
試料との接触後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含み、
ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、およびｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーが反応チャンバーにカップリングされていることを特徴とする分析物を検出する方法。
【請求項５６】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、
試料との接触後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含み、
ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力が分析物の存在を示し、および前記アレイが１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有することを特徴とする分析物を検出する方法。
【請求項５７】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、
試料との接触後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含み、
ｃｈｅｍＦＥＴセンサーからの電気的出力が分析物の存在を示し、および前記アレイがほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有することを特徴とする分析物を検出する方法。
【請求項５８】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、
試料との接触後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含み、
ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力が分析物の存在を示し、および前記アレイは画素を含み、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有することを特徴とする分析物を検出する方法。
【請求項５９】
前記天然に生じない生物学的または化学的剤がアプタマーである請求項５４〜５８のいずれか一項記載の方法。
【請求項６０】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、
試料との接触後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含み、
前記試料は血液、尿、唾液またはＣＳＦを含み、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、およびここに、前記アレイは１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含むことを特徴とする分析物を検出する方法。
【請求項６１】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、
試料との接触後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含み、
前記試料は血液、尿、唾液またはＣＳＦを含み、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、および前記ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーが反応チャンバーにカップリングしていることを特徴とする分析物を検出する方法。
【請求項６２】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、
試料との接触後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含み、
前記試料が血液、尿、唾液またはＣＳＦを含み、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力が分析物の存在を示し、および前記アレイが１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有することを特徴とする分析物を検出する方法。
【請求項６３】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、
試料との接触後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含み、
前記試料が血液、尿、唾液またはＣＳＦを含み、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、および前記アレイはほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有することを特徴とする分析物を検出する方法。
【請求項６４】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、
試料との接触後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含み、
前記試料が血液、尿、唾液またはＣＳＦを含み、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、および前記アレイが画素を含み、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有することを特徴とする分析物を検出する方法。
【請求項６５】
前記複数の生物学的または化学的剤が複数の蛋白質である請求項５４〜５８または６０〜６４ののいずれか一項記載の方法。
【請求項６６】
前記複数の生物学的または化学的剤が複数の核酸である請求項５４〜５８または６０または６４のいずれか一項記載の方法。
【請求項６７】
前記複数の生物学的または化学的剤が均一な複数の生物学的または化学的剤である請求項５４〜５８または６０〜６４のいずれか一項記載の方法。
【請求項６８】
前記複数の生物学的または化学的剤が均一でない請求項５４〜５８または６０〜６４のいずれか一項記載の方法。
【請求項６９】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）センサーに近接する第２の剤に第１の剤を暴露し、
次いで、第１の剤の第２の剤への暴露の後に、前記ｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含み、
ここに、第１の剤の第２の剤への暴露後における前記ｃｈｅｍＦＥＴセンサーにおける電気的出力は第１および第２の剤の間の相互作用を示し、およびここに、前記ｃｈｅｍＦＥＴセンサーは、１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含むｃｈｅｍＦＥＴアレイ中に存在することを特徴とする生物学的または化学的プロセスをモニターする方法。
【請求項７０】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）センサーに近接する第２の剤に第１の剤を暴露し、
次いで、第１の剤の第２の剤への暴露の後に、前記ｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含み、
ここに、第１の剤の第２の剤への暴露の後における前記ｃｈｅｍＦＥＴセンサーにおける電気的出力が第１および第２の剤の間の相互作用を示し、ここに、前記ｃｈｅｍＦＥＴセンサーは２のｃｈｅｍＦＥＴセンサーを含むｃｈｅｍＦＥＴアレイ中に存在し、ここに、各ｃｈｅｍＦＥＴセンサーは別々の反応チャンバーにカップリングしていることを特徴とする生物学的または化学的プロセスをモニターする方法。
【請求項７１】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）センサーに近接する第２の剤に第１の剤を暴露し、
次いで、第１の剤の第２の剤への暴露の後に、前記ｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含み、
ここに、第１の剤の第２の剤への暴露の後における前記ｃｈｅｍＦＥＴセンサーにおける電気的出力は第１および第２の剤の間の相互作用を示し、およびここに、前記ｃｈｅｍＦＥＴセンサーは、１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有するｃｈｅｍＦＥＴアレイ中に存在することを特徴とする生物学的または化学的プロセスをモニターする方法。
【請求項７２】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）センサーに近接する第２の剤に第１の剤を暴露し、
次いで、第１の剤の第２の剤への暴露の後に、前記ｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含み、
ここで、第１の剤の第２の剤への暴露の後における前記ｃｈｅｍＦＥＴセンサーにおける電気的出力は第１の剤および第２の剤の間の相互作用を示し、およびここに、前記ｃｈｅｍＦＥＴセンサーは、ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、または７ｍｍ×７ｍｍの面積を占有するｃｈｅｍＦＥＴアレイ中に存在することを特徴とする生物学的または化学的プロセスをモニターする方法。
【請求項７３】
化学的に感受性の電界効果トランジスタ（ｃｈｅｍＦＥＴ）センサーに近接する第２の剤に第１の剤を暴露し、
次いで、第１の剤の第２の剤への暴露の後に、前記ｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含み、
ここで、第１の剤の第２の剤への暴露の後における前記ｃｈｅｍＦＥＴセンサーにおける電気的出力は第１および第２の剤の間の相互作用を示し、およびここに、前記ｃｈｅｍＦＥＴセンサーは、画素を含むｃｈｅｍＦＥＴアレイ中に存在し、ここに、該画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有することを特徴とする生物学的または化学的プロセスをモニターする方法。
【請求項７４】
ｃｈｅｍＦＥＴアレイに付着した複数の生物学的または化学的剤に試料を接触させ、ここに、前記試料に存在する分析物は生物学的または化学的剤に特異的に結合し、
結合された分析物に、酵素−コンジュゲーテッド抗体または抗体断片を結合させ
酵素の非−イオン性基質に、結合した酵素−コンジュゲーテッド抗体または抗体断片を暴露し、次いで、
非−イオン性基質のイオン性生成物への酵素−媒介変換を検出し、
ここに、イオン性生成物の検出は試料中の分析物の存在を示すことを特徴とする試料中の分析物を検出する方法。
【請求項７５】
前記ｃｈｅｍＦＥＴアレイが少なくとも１０のｃｈｅｍＦＥＴセンサーを含む請求項７４記載の方法。
【請求項７６】
前記非−イオン性基質がＮＡＤＰＨであって、前記イオン性生成物がＮＡＤＰ＋である請求項７４または７５記載の方法。
【請求項７７】
前記非−イオン性基質がＮＡＤＨであって、前記イオン性生成物がＮＡＤ＋である請求項７４または７５記載の方法。
【請求項７８】
前記酵素がオキシダーゼまたはレダクターゼである請求項７４または７５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
【０００２】
本出願は、その全内容をここに引用して援用する、２００８年６月２６日に出願された米国仮出願第６１／１３３２０４号に対する優先権を主張する。
技術分野
本開示は、一般に、１以上の分析物の検出および測定に関連する発明的方法および装置に向けられる。
【背景技術】
【０００３】
エレクトロニクスデバイスおよび構成要素は、特に、種々の化学的および生物学的反応の検出および測定、および種々の化合物の同定、検出および測定のための、化学および生物学（より一般的には「ライフサイエンス」）において膨大な適用を見出してきた。１つのそのようなエレクトロニクスデバイスは、しばしば、ＩＳＦＥＴ（またはｐＨＦＥＴ）として関連文献で示されたイオン−感受性の電界効果トランジスタといわれる。ＩＳＦＥＴは、慣用的には、（通常は「ｐＨ」として示される）溶液の水素イオン濃度の測定を容易とするために、主として、アカデミックおよび研究団体で開発されてきた。
【０００４】
より具体的には、ＩＳＦＥＴはＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）のそれと同様に作動するインピーダンス変換デバイスであって、溶液中のイオン活動を選択的に測定するように特に構成されている（例えば、溶液中の水素イオンは「分析物」である）。ＩＳＦＥＴの操作の詳細な理論は「Ｔｈｉｒｔｙ  ｙｅａｒｓ  ｏｆ  ＩＳＦＥＴＯＬＯＧＹ：ｗｈａｔ  ｈａｐｐｅｎｅｄ  ｉｎ  ｔｈｅ  ｐａｓｔ  ３０  ｙｅａｒｓ  ａｎｄ  ｗｈａｔ  ｍａｙ  ｈａｐｐｅｎ  ｉｎ  ｔｈｅ  ｎｅｘｔ  ３０  ｙｅａｒｓ」，Ｐ．Ｂｅｒｇｖｅｌｄ，  Ｓｅｎｓ．Ａｃｔｕａｔｏｒｓ，８８（２００３），ｐｐ．１−２０に与えられており、この刊行物はここに引用して援用する（以下、「Ｂｅｒｇｖｅｌｄ」という）。
【０００５】
図１は、慣用的なＣＭＯＳ（補充的金属酸化物半導体）プロセスを用いて製造されたＰ−型（ｐ−チャネル）ＩＳＦＥＴ  ５０の断面を示す。しかしながら、周辺に二極構造を持つＰＭＯＳ  ＦＥＴアレイを含むプロセスのような、ｂｉＣＭＯＳ（すなわち、二極およびＣＭＯＳ）加工を用いてもよい。ＣＭＯＳを例にとると、Ｐ−型ＩＳＦＥＴの製造はｐ−型シリコン基板５２に基づき、そこでは、トランジスタ「本体」を形成するｎ−型ウェル５４が形成される。ＩＳＦＥＴのソース５６およびドレイン５８を構成する、高度にドープされたｐ−型（ｐ＋）領域ＳおよびＤが、ｎ−型ウェル５４内に構成される。ｎ−型ウェルに対する導電体（または「バルク」）結合６２を設けるために、高度にドープされたｎ−型（ｎ＋）領域Ｂもまたｎ−型ウェル内に形成されている。酸化物層６５がソース、ドレインおよび本体結合領域上方に設けられており、それを通って、開口されて、これらの領域に対する（導電体を介する）電気的結合を提供し；例えば、金属接触６６は導電体として働いてドレイン５８に対する電気的結合を供し、金属接触６８は導電体として働いて、高度な導電体結合６２を介して、ソース５６およびｎ−型ウェル５４に対する通常の結合を供する。多結晶シリコンゲート６４が、ソース５６およびドレイン５８の間でｎ−型ウェル５４の領域６０の上方の位置の酸化物層の上方に形成される。それは多結晶シリコンゲート６４およびトランジスタ本体（すなわち、ｎ−型ウェル）の間に配置されているので、酸化物層６５は、しばしば、「ゲート酸化物」といわれる。
【０００６】
ＭＯＳＦＥＴと同様に、ＩＳＦＥＴの操作は、ソースおよびドレインの間の、多結晶シリコンゲート６４、ゲート酸化物６５およびｎ−型ウェル５４の領域６０によって構成されるＭＯＳ（金属酸化物−半導体）キャパシタンスによって引き起こされる電荷濃度の変調に基づく。負の電圧がゲートおよびソース領域を横切って印加されると（ＶＧＳ＜０ボルト）、電子のこのエリアを枯渇させることによって「ｐ−チャネル」６３が領域６０およびゲート酸化物６５の界面に作り出される。このｐ−チャネル６３はソースおよびドレインの間に延び、ゲートソースのポテンシャルＶＧＳが、ソースからホールをチャネルに引き付けるのに十分負である場合、ｐ−チャネルを通って電流が導かれる。チャネル６３が電流を流し始めるゲートソースポテンシャルは、トランジスタの閾値電圧ＶＴＨといわれる（ＶＧＳが閾値電圧ＶＴＨよりも大きな絶対値を有すると、トランジスタは導電する）。ソースは、チャネル６３を通って流れる電荷キャリア（ｐ−チャネルのためのホール）のソースであるゆえに、ソースはそのように命名され；同様に、ドレインは、電荷キャリアはチャネル６３を去る場合である。
【０００７】
図１のＩＳＦＥＴ５０において、ｎ−型ウェル５４（トランジスタ本体）は、本体結合６２を介して、ソース５６および本体結合６２の双方に対して結合された金属接触６８によって見られるように、ソース５６と同一のポテンシャルにおいて強制的にバイアスされる（すなわち、ＶＳＢ＝０ボルト）。この結合は、ｐ＋ソース領域およびｎ−型ウェルの順方向バイアシングを妨げ、それにより、チャネル６３が形成されてもよい領域６０のエリアへの電荷キャリアの封じ込めを促進する。ソース５６および本体／ｎ−型ウェル５４の間のいずれのポテンシャルの差（非−ゼロソース−対−本体電圧ＶＳＢ）も、非線形関係に従って、ＩＳＦＥＴの閾値電圧ＶＴＨに影響し、これは、通常「本体効果」といわれ、これは、多くの適用において望ましくない。
【０００８】
また、図１に示されるように、ＩＳＦＥＴ５０の多結晶シリコンゲート６４が、ゲート酸化物６５上方に配置された１以上のさらなる酸化物層７５内に配置された多数の金属層にカップリングされて、「フローティングゲート」構造７０を形成する。フローティングゲート構造はＩＳＦＥＴに関連する他の導電体から電気的に隔離されているゆえに、それはそのように命名され；すなわち、それはゲート酸化物６５および不動態化層７２の間にサンドイッチされる。ＩＳＦＥＴ５０においては、不動態化層７２は、デバイスのイオン−感度を生起させるイオン−感受性膜を構成し；すなわち、特に、フローティングゲート構造７０上方の感受性エリア７８において、不動態化層７２と接触した「分析物溶液」７４（すなわち、注目する（イオンを含めた）分析物を含有する、または注目する分析物の存在についてテストされる溶液）中のイオンのような−分析物の存在は、ソース５６およびドレイン５８の間のｐ−チャネル６３を通って流れる電流を変調するようにＩＳＦＥＴの電気的特徴を改変する。不動態化層７２は、特定のイオンに対する感受性を促進するために種々の異なる材料のいずれか１つを含んでもよく；例えば、窒化ケイ素またはオキシ窒化ケイ素ならびにシリコン、アルミニウムまたは酸化タンタルのような金属酸化物を含む不動態化層は、一般に、分析物溶液７４中の水素イオン濃度（ｐＨ）に対する感受性を供し、他方、バリノマイシンを含有するポリ塩化ビニルを含む不動態化層は、分析物溶液７４中のカリウムイオン濃度に対する感受性を提供する。不動態化層に適し、かつ例えば、ナトリウム、銀、鉄、臭素、ヨウ素、カルシウム、およびニトレートのような他のイオンに対して感受性の材料は知られている。
【０００９】
イオン感受性に関しては「表面ポテンシャル」と通常はいわれる電気ポテンシャル差が、（例えば、通常、感受性エリア７８に近接する分析物溶液７４中のイオンによる酸化物表面基の解離を含む）化学反応による、感受性エリア７８におけるイオン濃度の関数として、不動態化層７２および分析物溶液７４の固体／液体界面に生起する。この表面ポテンシャルは、今度は、ＩＳＦＥＴの閾値電圧ＶＴＨに影響し；かくして、感受性エリア７８に近接する分析物溶液７４中のイオン濃度の変化に応じて変動するのはＩＳＦＥＴの閾値電圧ＶＴＨである。
【００１０】
図２は図１に示されたｐ−チャネルＩＳＦＥＴ５０の電気回路表示を示す。再度、図１を参照し、分析物溶液７４中の参照電極７６（慣用的Ａｇ／ＡｇＣｌ電極）は、分析物溶液７４それ自体のバルクの電気ポテンシャルを決定し、図２に示されるように慣用的ＭＯＳＦＥＴのゲートターミナルに類似している。ＩＳＦＥＴの直線状または、不飽和操作の領域においてドレイン電流ＩＤは以下のように与えられ：
【数１】
2011525990.tif 000003
ここに、ＶＤＳはドレインおよびソースの間の電圧であり、βは以下によって与えられるトランスコンダクタンスパラメータ（アンペア／ボルト２の単位）であり：
【数２】
2011525990.tif 000004
ここに、μはキャリア移動度を表わし、Ｃｏｘは単位面積当たりのゲート酸化物のキャパシタンスであり、および比率Ｗ／Ｌはチャネル６３の長さに対する幅の比率である。
もし参照電極７６が電気的参照またはアース（ＶＧ＝０ボルト）を供し、かつドレイン電流ＩＤおよびドレイン−対−ソース電圧ＶＤＳが一定に保たれれば、ＩＳＦＥＴのソース電圧ＶＳの変動は、方程式（１）に従って閾値電圧ＶＴＨの変動を直接的に追跡し；これは方程式（１）を以下のように再度アレンジすることによって観察されるであろう。
【数３】
2011525990.tif 000005
【００１１】
ＩＳＦＥＴの閾値電圧ＶＴＨは、方程式（３）に従って、先に議論したようにイオン濃度に対して感受性であるので、ソース電圧ＶＳは、ＩＳＦＥＴの感受性エリア７８に近接した分析物溶液７４中のイオン濃度に直接的に関連するシグナルを提供する。より具体的には、閾値電圧ＶＴＨは以下によって与えられ：
【数４】
2011525990.tif 000006
ここに、ＶＦＢはフラットバンド電圧であり、ＱＢはシリコン中の枯渇電荷であり、φＦはフェルミ−ポテンシャルである。フラットバンド電圧は、今度は、仕事関数および電荷蓄積のような材料の特性に関する。ＩＳＦＥＴの場合には、図１および２を参照し、フラットバンド電圧は、１）（トランジスタゲートＧとして作用する）参照電極７６、および分析物溶液７４；および２）（今度は、フローティグゲート構造７０の多結晶シリコンゲート６４およびゲート酸化物６５の間の界面を模倣する）感受性エリア７８における、分析物溶液７４および不動態化層７２の間の界面を反映する項を含有する。フラットバンド電圧ＶＦＢは、かくして以下によって与えられ：
【数５】
2011525990.tif 000007
ここに、Ｅｒｅｆは真空に対する参照電極ポテンシャルであり、Ψ０は、分析物溶液／不動態化層界面における化学反応（例えば、不動態化層における表面基の解離）から由来する表面ポテンシャルであって、χｓｏｌは分析物溶液７４の表面二極ポテンシャルである。方程式（５）中の第４の項は、シリコンの仕事関数に関し（ｑは電子電荷である）、および最後の項はシリコン表面における、およびゲート酸化物中の電荷密度に関する。分析物溶液７４中のイオン濃度に感受性である方程式（５）中の唯一の項はΨ０であり、というのは分析物溶液７４中のイオン濃度は、分析物溶液／不動態化層界面における化学反応（表面基の解離）を制御するからである。かくして、方程式（５）を方程式（４）に代入し、閾値電圧ＶＴＨを、分析物溶液７４中のイオン濃度に対して感受性とするのは表面ポテンシャルΨ０であると容易に観察できるであろう。
【００１２】
分析物溶液／不動態化層界面における化学反応に関して、不動態化層７２で使用される所与の材料の表面は、プロトンを分析物溶液７４に供給し、または分析物溶液７４から受け取ることができる化学基を含むことができ、分析物溶液７４との界面での不動態化層７２の表面に、負に荷電した、正に荷電した、および中性の部位を、いずれかの所与の時間に残す。分析物溶液／不動態化層の界面におけるこのプロトン供与／受取プロセスに対するモデルは、関連する文献において、「部位−解離モデル」または「部位−結合モデル」といわれ、その様なプロセスの根底にある概念は、一般的に、適用されて、種々の材料（例えば、金属酸化物、金属窒化物、金属オキシ窒化物）を含む不動態化層の表面活性を特徴付けることができる。
【００１３】
説明の目的で金属酸化物の例を用い、いずれの金属酸化物の表面も、分析物にプロトンを供与し、または分析物からプロトンを受け取ることができるヒドロキシル基を含有して、各々、負または正に荷電した部位を表面に残すことができる。これらの部位における平衡反応は以下によって記載することができ；
【数６】
2011525990.tif 000008
ここに、Ａは例示的な金属を示し、Ｈｓ＋は分析物溶液７４中のプロトンを表わし、方程式（６）は表面基によるプロトン供与を記載し、および方程式（７）は表面基によるプロトン受取を記載する。方程式（６）および（７）に与えられる反応もまた存在し、以下の平衡反応と共に、金属窒化物を含む不動態化層の分析において考慮をする必要があることは認識されるべきである：
【数７】
2011525990.tif 000009
ここに、方程式（７ｂ）は、もう１つのプロトン受取平衡反応を記載する。しかしながら、本議論の目的では、再度、方程式（６）および（７）に与えられたプロトン供与および受取反応のみを最初に考慮して、関連する概念を説明する。
【００１４】
各平衡反応についての各順方向および逆方向反応速度定数に基づき、（方程式（６）の反応についての）固有の解離定数Ｋａおよび（方程式（７）の反応についての）Ｋｂを計算することができ、これは平衡反応を記載する。これらの固有の解離定数は、今度は、以下に従って、不動態化層７２の（クーロン／単位面積の単位の）表面電荷密度σ０を決定するのに用いることができ：
【数８】
2011525990.tif 000010
ここに、項Ｂは、不動態化層表面の単位面積ＮＳ当たりのプロトンドナー／アクセプター部位の合計数に依存する、単位面積当たりの、負に荷電した表面基の数から、正に荷電した表面基の数を引いたものに、各プロトン供与および受取平衡反応の固有の解離定数ＫａおよびＫｂ、および表面プロトン活性（またはｐＨＳ）に関連する因子を掛けたものを示す。表面電荷密度に対する表面プロトン活性（ｐＨＳ）における小さな変化の影響は以下によって与えられ；
【数９】
2011525990.tif 000011
ここに、βｉｎｔは、表面の「固有の緩衝能力」という。ＮＳ、ＫａおよびＫｂの値は材料依存性であるので、表面の固有の緩衝能力βｉｎｔは同様に材料依存性であるのは認識されるべきである。
【００１５】
分析物溶液７４中のイオン種は有限なサイズを有し、イオン半径よりもいずれにせよより近い不動態化層表面に到着することができないという事実の結果、分析物溶液／不動態化層界面に隣接した「二重層キャパシタンス」といわれる現象をもたらす。Ｂｅｒｇｖｅｌｄに記載された二重層キャパシタンスについてのＧｏｕｙ−Ｃｈａｐｍａｎ−Ｓｔｅｒｎモデルにおいては、表面電荷密度σ０は、不動態化層７２の表面からいくつかの位置における分析物溶液７４での同等であるが反対である電荷の密度によってバランスされている。これらの２つの平行な反対電荷は、いわゆる（単位面積当たりの）「二重層キャパシタンス」Ｃｄｌを形成し、キャパシタンスＣｄｌを横切ってのポテンシャルの差は、以下に従って、表面ポテンシャルΨ０、と定義され、ここに、σｄｌは、二重層キャパシタンスの分析物溶液側の電荷密度である。
【数１０】
2011525990.tif 000012
この電荷密度σｄｌは、今度は、バルク分析物溶液７４中の全てのイオン種または他の分析物種（すなわち、丁度プロトンというのではない）の濃度の関数であり；特に、表面電荷密度はバルク分解物溶液において、水素イオンによってのみならず、他のイオン種（例えば、Ｎａ＋、Ｋ＋）によってバランスさせることができる。
【００１６】
相対的に低いイオン強度（例えば、＜１モル／リットル）の領域では、デバイ理論を用いて、以下に従って二重層キャパシタンスＣｄｌを記載することができ：
【数１１】
2011525990.tif 000013
ここに、ｋは誘電定数ε／ε０であり（比較的より低いイオン強度については、水の誘電定数を用いることができる）、およびλはデバイスクリーニング長である（すなわち、有意な電荷分離が起こり得る距離）。デバイ長λは、今度は、分析物溶液中のイオン種の強度の平方根に逆比例し、室温の水中でのそれは以下によって与えられる：
【数１２】
2011525990.tif 000014
バルク分析物のイオン強度Ｉは存在する全てのイオン種の濃度の関数であり、以下によって与えられ：
【数１３】
2011525990.tif 000015
ここに、ｚｓはイオン種ｓの電荷の数であって、ｃｓはイオン種ｓのモル濃度である。従って、方程式（１０）〜（１３）から、表面ポテンシャルはより大きなデバイスクリーニング長（すなわち、より小さなイオン強度）についてより大きいのが観察できるであろう。
【００１７】
分析物溶液／不動態化層界面において、およびバルク溶液中に存在するｐＨ値の間の関係は、パラメータとして表面ポテンシャルΨ０でのボルツマン統計学によって関連文献中では表現されている。
【数１４】
2011525990.tif 000016
方程式（９）（１０）および（１４）から、特に、分析物溶液のバルクｐＨの変化に対する表面ポテンシャルΨ０の感受性（すなわち、「ｐＨ感受性」）は以下によって与えられ：
【数１５】
2011525990.tif 000017
ここに、パラメータαは、ゼロおよび１の間で変化し、方程式（９）に関連して先に議論したように二重層キャパシタンスＣｄｌおよび表面βｉｎｔの固有の緩衝能力に依存する無次元感度因子である。一般に、高い固有の緩衝能力βｉｎｔを持つ不動態化層材料は、表面ポテンシャルΨ０を、プロトン以外のイオン種の分析物溶液７４中の濃度に対してあまり感受性でない様にする（例えば、αは大きなβｉｎｔによって最大化される）。方程式（１５）から、２９８ケルビン度の温度Ｔにおいては、５９．２ｍＶ／ｐＨの理論的最大ｐＨ感度はα＝１で達成できるのは認識されるであろう。方程式（９）（１０）および（１４）から、特に、分析物溶液のバルクｐＨの変化に対する表面ポテンシャルΨ０の感受性（すなわち、「ｐＨ感受性」）は以下によって与えられ：ここに、パラメータαは、ゼロおよび１の間で変化し、方程式（９）に関連して先に議論したように二重層キャパシタンスＣｄｌおよび表面βｉｎｔの固有の緩衝能力に依存する無次元感度因子である。方程式（４）および（５）から、前記したように、ＩＳＦＥＴ閾値電圧ＶＴＨの変化は表面ポテンシャルΨ０の変化を直接的に追跡し；従って、方程式（１５）によって与えられるＩＳＦＥＴのｐＨ感度もまた示すことができ、本明細書中においては、便宜のためにΔＶＴＨということができる。ｐＨ−感度についての窒化ケイ素またはオキシ窒化ケイ素不動態化層７２を使用する例示的な慣用的ＩＳＦＥＴにおいては、ほぼ３０ｍＶ／ｐＨ〜６０ｍＶ／ｐＨの範囲にわたってのｐＨ感度ΔＶＴＨ（すなわち、分析物溶液７４のｐＨの変化を伴う閾値電圧の変化）が実験的に観察されてきた。
【００１８】
ＩＳＦＥＴ  ｐＨ感度と関連するもう１つの注目に値する測定基準は、そこでは、正味の表面電荷密度σ０および、従って、ゼロボルトの表面ポテンシャルΨ０がない分析物溶液７４のバルクｐＨに関する。このｐＨは「ゼロ電荷の点」といわれ、ｐＨｐｚｃとして示される。再度、方程式（８）および（９）を参照すると、固有の緩衝能力βｉｎｔと同様に、ｐＨｐｚｃは材料依存性パラメータである。前記より、分析物溶液７４のいずれかの所与のバルクｐＨＢにおける表面ポテンシャルは以下に従って計算することができるのは認識できる：
【数１６】
2011525990.tif 000018
以下の表１は、種々の金属酸化物および金属窒化物およびゼロ電荷のそれらの対応する点（ｐＨｐｚｃ）、ｐＨ感度（ΔＶＴＨ）および９のｐＨにおける理論的最大表面ポテンシャルをリストする：
【表１】
2011525990.tif 000019
【００１９】
慣用的なＣＭＯＳ処理技術に基づくｐＨ測定についてのＩＳＦＥＴを製造する先行する研究努力は、典型的には、１〜１４のｐＨ範囲にわたって高いシグナル直線性を達成することを狙ってきた。ほぼ５０ｍＶ／ｐＨの例示的な閾値感度を用い、かつ前記した方程式（３）を考慮し、これは、ソース電圧ＶＳに対してほぼ７００ｍＶの直線状操作範囲を必要とする。図１に関して先に議論したように、ＩＳＦＥＴ（ならびにＭＯＳＦＥＴ）の閾値電圧ＶＴＨは、ソースおよび本体（ｎ−型ウェル５４）の間のいずれかの電圧ＶＳＢによって影響される。より具体的には、閾値電圧ＶＴＨは非ゼロのソース−対−本体電圧ＶＳＢの非線形関数である。従って、図１に示すように、ソースおよび本体電圧ポテンシャルの間の差による危うい直線性を回避するためには（すなわち、「本体効果」を緩和するには）、ソース５６およびＩＳＦＥＴ５０の本体結合６２は、しばしば、金属接触６８を介して共通のポテンシャルにカップリングされる。この本体−ソースのカップリングもまた図２に示されるＩＳＦＥＴ５０の電気回路表示に示される。
【００２０】
これまでの議論は、主として、方程式（６）および（７）に与えられる平衡反応に基づいてのＩＳＦＥＴ応答の定常状態分析に関し、分析物溶液７４のイオン強度の実質的に瞬間的変化（例えば、プロトンまたは他のイオン種濃度の段階的変化）に対する慣用的なＩＳＦＥＴの一過的または動的応答はいくつかの研究的努力において探索されてきた。ＩＳＦＥＴの一過的または動的応答の１つの例示的な処理は、「ＩＳＦＥＴ  ｒｅｓｐｏｎｓｅｓ  ｏｎ  ａ  ｓｔｅｐｗｉｓｅ  ｃｈａｎｇｅ  ｉｎ  ｅｌｅｃｔｒｏｌｙｔｅ  ｃｏｎｃｅｎｔｒａｔｉｏｎ  ａｔ  ｃｏｎｓｔａｎｔ  ｐＨ」、Ｊ．Ｃ．  ｖａｎ  Ｋｅｒｋｏｆ，  Ｊ．Ｃ．Ｔ．  Ｅｉｊｋｅｌ  ａｎｄ  Ｐ．  Ｂｅｒｇｖｅｌｄ，  Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ，１８−１９（１９９４）、ｐｐ．５６−５９に見出され、これは、ここに引用して援用される。
【００２１】
ＩＳＦＥＴ一過性応答では、分析物溶液中の１以上のイオン種の濃度の段階的変化は、今度は、二重層キャパシタンスＣｄｌの分析物溶液側の電荷密度σｄｌを実質的に瞬間的に変化させる。電荷密度σｄｌの瞬間的変化は不動態化層７２の表面おいて反応キネティックスよりも速いゆえに、表面電荷密度σ０は最初は一定のままであり、イオン濃度の変化の結果、有効的に、二重層キャパシタンスＣｄｌの突然の変化をもたらす。方程式（１５）から、２９８ケルビン度の温度Ｔにおいては、５９．２ｍＶ／ｐＨの理論的最大ｐＨ感度はα＝１で達成できるのは認識されるであろう。方程式（１０）から、一定の表面電荷密度σ０おけるキャパシタンスＣｄｌのそのような突然の変化の結果、表面ポテンシャルΨ０の対応する突然の変化がもたらされることが認識され得る。図２Ａはこの現象を説明し、そこでは、頂部グラフに示されるような、分析物溶液中のイオン濃度の実質的に瞬間的または段階的増加の結果、図２Ａの底部グラフに示されるような、表面ポテンシャルΨ０の対応する変化をもたらす。いくらかの時間の後、不動態化層表面基が刺激体に対して反応するにつれ（すなわち、表面電荷密度が調整されるにつれ）、図２Ａの底部グラフに示されるＩＳＦＥＴ応答「パルス」７９の崩壊によって説明されるように、系はいくらかの平衡点に戻る。これまでの現象は、関連文献において（および、以後、本開示において）「イオン−ステップ」応答という。
【００２２】
図２Ａの底部グラフに示されるように、イオン−ステップ応答７９の振幅ΔΨ０は以下によって特徴付けることができ：
【数１７】
2011525990.tif 000020
ここに、Ψ１は分析物溶液中の初期イオン濃度における平衡表面ポテンシャルであり、Ｃｄｌ，１は初期イオン濃度における単位面積当たりの二重層キャパシタンスであり、Ψ２はイオン−ステップ刺激体に対応する表面ポテンシャルであり、およびＣｄｌ，２はイオン−ステップ刺激体に基づく単位面積当たりの二重層キャパシタンスである。応答７９に関連する時間崩壊プロフィール８１は、少なくとも部分的には、（例えば、金属酸化物については方程式（６）および（７）によって、および金属窒化物については方程式（７ｂ）によって与えられるように）分析物溶液／不動態化層界面における平衡反応のキネティックスによって決定される。この点に関する１つの指令的処理は、「Ｍｏｄｅｌｉｎｇ  ｔｈｅ  ｓｈｏｒｔ−ｔｉｍｅ  ｒｅｓｐｏｎｓｅ  ｏｆ  ＩＳＦＥＴ  ｓｅｎｓｏｒｓ」，Ｐ．Ｗｏｉａｓ  ｅｔ  ａｌ．，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ，  ２４−２５  （１９９５）２１１−２１７（以後、「Ｗｏｉａｓ」という）によって提供されており、その刊行物をここに引用して援用する。
【００２３】
Ｗｏｉａｓ刊行物においては、窒化ケイ素不動態化層を有する例示的なＩＳＦＥＴが考えられている。方程式（６）、（７）、および（７ａ）によって与えられる平衡反応に基づくカップリングされた非−線形微分方程式の系は、ｐＨの段階（実質的に瞬間的な）変化に対するＩＳＦＥＴの動的応答を記載するように処方されており；より具体的には、これらの方程式は、関連するプロトン受取およびプロトン供用反応についての順方向および逆方向速度定数、および分析物のｐＨのどのような変化が反応速度定数の１以上に影響するかに基づき、平衡反応に関与する種々の表面種の経時的な濃度の変化を記載する。そのいくつかは多数の指数関数および関連する時定数を含む例示的な解は、時間の関数としての表面イオン種の各々の濃度について提供されている。Ｗｏｉａｓによって提供される１つの例においては、方程式（６）によって与えられるプロトン供用反応は、ｐＨの比較的小さな段階変化についての窒化ケイ素不動態化層表面の一過的応答を支配し、それにより、以下に従って、応答７９の時間崩壊プロフィール８１についての単一−指数的近似を容易とすると仮定されており：
【数１８】
2011525990.tif 000021
ここに、該指数関数は、時間の関数としての表面電荷密度の変化を実質的に表わす。方程式（１６）においては、時定数τは、以下に従って、バルクｐＨの関数であるとともに、不動態化層の材料パラメータであり：
【数１９】
2011525990.tif 000022
ここに、τ０は、材料パラメータのみに依存する理論的最小応答時間を示す。窒化ケイ素については、Ｗｏｉａｓは、６０マイクロ秒〜２００マイクロ秒のオーダーのτ０についての例示的な値を提供する。説明的例を提供する目的では、τ０＝６０マイクロ秒および９のバルクｐＨを用い、方程式（１９）によって与えられる時定数τは１．９秒である。不動態化材料の他のタイプについての例示的な値は、関連文献において見出すことができ、および／または経験的に決定することができる。
【００２４】
図１のＩＳＦＥＴ設計に基づいてＩＳＦＥＴの二次元アレイを製造する従前の努力の結果、アレイ（すなわち、１６画素×１６画素アレイ）における２５６のＩＳＦＥＴセンサーエレメント（または「画素」）の最大がもたらされた。ＩＳＦＥＴアレイ製造における例示的研究は、刊行物「Ａ  ｌａｒｇｅ  ｔｒａｎｓｉｓｔｏｒ−ｂａｓｅｄ  ｓｅｎｓｏｒ  ａｒｒａｙ  ｃｈｉｐ  ｆｏｒ  ｄｉｒｅｃｔ  ｅｘｔｒａｃｅｌｌｕｌａｒ  ｉｍａｇｉｎｇ」，Ｍ．Ｊ．  Ｍｉｌｇｒｅｗ，  Ｍ．Ｏ．  Ｒｉｅｈｌｅ，  ａｎｄ  Ｄ．Ｒ．Ｓ．  Ｃｕｍｍｉｎｇ，  Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ，  Ｂ：Ｃｈｅｍｉｃａｌ，１１１−１１２，（２００５），ｐｐ．３４７−３５３，および「Ｔｈｅ  ｄｅｖｅｌｏｐｍｅｎｔ  ｏｆ  ｓｃａｌａｂｌｅ  ｓｅｎｓｏｒ  ａｒｒａｙｓ  ｕｓｉｎｇ  ｓｔａｎｄａｒｄ  ＣＭＯＳ  ｔｅｃｈｎｏｌｏｇｙ」，Ｍ．Ｊ．  Ｍｉｌｇｒｅｗ，Ｐ．Ａ．  Ｈａｍｍｏｎｄ，  ａｎｄ  Ｄ．Ｒ．Ｓ．Ｃｕｍｍｉｎｇ，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ，  Ｂ：Ｃｈｅｍｉｃａｌ，１０３，（２００４），ｐｐ．３７−４２に報告されており、その刊行物はここに引用して援用され、以下、「Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．」と集合的にいう。ＩＳＦＥＴアレイの実現に関連する他の研究努力は、刊行物「Ａ  ｖｅｒｙ  ｌａｒｇｅ  ｉｎｔｅｇｒａｔｅｄ  ｐＨ−ＩＳＦＥＴ  ｓｅｎｓｏｒ  ａｒｒａｙ  ｃｈｉｐ  ｃｏｍｐａｔｉｂｌｅ  ｗｉｔｈ  ｓｔａｎｄａｒｄ  ＣＭＯＳ  ｐｒｏｃｅｓｓｅｓ」，Ｔ．Ｃ．Ｗ．Ｙｅｏｗ，Ｍ．Ｒ．Ｈａｓｋａｒｄ，Ｄ．Ｅ．Ｍｕｌｃａｈｙ，Ｈ．Ｉ．Ｓｅｏ  ａｎｄ  Ｄ．Ｈ．Ｋｗｏｎ，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ：Ｃｈｅｍｉｃａｌ，４４（１９９７），ｐｐ．４３４−４４０および「Ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ａ  ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ  ｐＨ  ｉｍａｇｅ  ｓｅｎｓｏｒ  ｕｓｉｎｇ  ａ  ｃｈａｒｇｅ  ｔｒａｎｓｆｅｒ  ｔｅｃｈｎｉｑｕｅ」，Ｈｉｚａｗａ，Ｔ．，Ｓａｗａｄａ，Ｋ．，Ｔａｋａｏ，Ｈ．，Ｉｓｈｉｄａ，Ｍ．，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ，  Ｂ：Ｃｈｅｍｉｃａｌ  １１７（２），２００６，ｐｐ．５０９−５１５に報告されており、その刊行物もまたここに引用して援用する。
【００２５】
図３は、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計に従った二次元ＩＳＦＥＴアレイの１つの列８５ｊを示す。列８５ｊは、１６の画素８０１〜８０１６を含み、図７に関連して以下にさらに議論するように、完全な二次元アレイは、隣り合わせに配置された１６のそのような列８５ｊ（ｊ＝１、２、３、・・・１６）を含む。図３に示されるように、所与の列８５ｊは、該列の全ての画素によって共有される電流ソースＩＳＯＵＲＣＥｊ、および該列の全ての画素によってやはり共有される（電流シンクＩＳＩＮＫｊを含めた）ＩＳＦＥＴバイアス／読出回路８２ｊを含む。各ＩＳＦＥＴ画素８０１〜８０１６は、（図１および２に示すような）電気的にカップリングされたソースおよび本体を有するｐ−チャネルＩＳＦＥＴ５０と、１６の行選択シグナル（ＲＳＥＬ１〜ＲＳＥＬ１６、およびそれらの相補体）のうちの１つに対して応答性である２つのスイッチＳ１およびＳ２を含む。図７に関連して以下に議論するように、行選択シグナルおよびその相補体は同時に生じて、該列８５ｊの所与の画素を「可能とし（enable）」または選択し、そのようなシグナル対は、いくつかの配列において生じて、一度に該列の異なる画素を連続的に可能とする。
【００２６】
図３に示すように、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計における各画素８０のスイッチＳ２は、対応する行選択シグナルの受領に際して、電流ソースＩＳＯＵＲＣＥｊをＩＳＦＥＴ５０のソースにカップリングさせる慣用的なｎ−チャネルＭＯＳＦＥＴとして実施される。各画素８０のスイッチＳ１は、伝達ゲート、すなわち、対応する行選択シグナルおよびその相補体の受領に際して、ＩＳＦＥＴ５０のソースをバイアス／読出回路８２ｊにカップリングさせる、ｎ−チャネルＭＯＳＦＥＴおよびｐ−チャネルＭＯＳＦＥＴを含めたＣＭＯＳ対として実施される。画素８０１のスイッチＳ１１の例は図４に示され、そこでは、伝達ゲートのｐ−チャネルＭＯＳＦＥＴはＳ１１Ｐとして示され、ｎ−チャネルＭＯＳＦＥＴはＳ１１Ｎとして示される。Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計において、伝達ゲートは、可能とされた画素については、電力供給レンジＶＤＤ〜ＶＳＳ内のいずれのＩＳＦＥＴソース電圧もバイアス／読出回路８２ｊに適用でき、シグナルＶＳｊとして該列によって出力されるように、各画素のスイッチＳ１について使用される。これまでのことより、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．のＩＳＦＥＴセンサーアレイ設計における各画素８０は４つのトランジスタ、すなわち、ｐ−チャネルＩＳＦＥＴ、スイッチＳ１についてのｎ−チャネルＭＯＳＦＥＴおよびｐ−チャネルＭＯＳＦＥＴ、およびスイッチＳ２についてのｎ−チャネルＭＯＳＦＥＴを含めたＣＭＯＳ−対伝達ゲートを含むことが認識されるべきである。
【００２７】
図３にやはり示されるように、バイアス／読出回路８２ｊは、ケルビンブリッジの形態のソース−ドレインフォロウア配置を使用して、一定のドレイン−ソース電圧ＶＤＳｊを維持し、ソース電圧ＶＳｊの測定を、列８５ｊにおける可能とされた画素のＩＳＦＥＴについての一定ドレイン電流ＩＳＯＵＲＣＥｊから単離する。この目的で、バイアス／読出回路８２ｊは、２つの操作増幅器Ａ１およびＡ２、電流シンクＩＳＩＮＫｊ、およびレジスタＲＳＤｊを含む。レジスタＲＳＤｊを通って流れる電流ＩＳＩＮＫｊのため該レジスタを横切って発生した電圧は、操作増幅器によって強制されて、一定ドレイン−ソース電圧ＶＤＳｊとして可能とされた画素のＩＳＦＥＴのドレインおよびソースを横切って出現する。かくして、方程式（３）を再度参照し、一定ＶＤＳｊおよび一定ＩＳＯＵＲＣＥｊのため、可能とされた画素のＩＳＦＥＴのソース電圧ＶＳｊは、ＩＳＦＥＴ閾値電圧ＶＴＨに対応するシグナルおよび、よって、ＩＳＦＥＴ感受性エリアに近接するｐＨの測定を供する（図１参照）。伝達ゲートＳ１によって供されるソース電圧ＶＳｊについての広い動的レンジは、１〜１４のｐＨ値の十分な範囲を測定できることを確実とし、および各ＩＳＦＥＴのソース−本体連結は、十分なｐＨ測定レンジにわたってＩＳＦＥＴ閾値電圧の十分な直線性を確実とする。
【００２８】
図３に示されたＭｉｌｇｒｅｗ  ｅｔ  ａｌ．の列設計においては、適切に機能させるための列バイアス／読出回路８２ｊのケルビンブリッジ構成については、図１に示されるようにｐ−チャネルＩＳＦＥＴ５０は各画素で使用されなければならず；より具体的には、ケルビンブリッジ構成に基づく代替実施は、ｎ−チャネルＩＳＦＥＴを用いて可能ではないことは認められるべきである。再度、図１を参照し、慣用的なＣＭＯＳプロセスに基づくｎ−チャネルＩＳＦＥＴについては、ｎ−タイプのウェル５４は必要ではなく、ドレインおよびソースについての高度にドープされたｎ−タイプの領域は、（トランジスタ本体を構成するであろう）ｐ−タイプのシリコン基板５２に直接的に形成されるであろう。ｎ−チャネルＩＦＥＴデバイスについては、トランジスタ本体は、典型的には、電気的アースにカップリングされる。Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計におけるＩＳＦＥＴのソースおよび本体は電気的に一緒にカップリングされて、本体効果による非線形性能を緩和させる要件を仮定すれば、この結果、やはり電気的アース（すなわち、ＶＳ＝ＶＢ＝０ボルト）に連結され、それにより、可能とされた画素からのいずれの有用な出力シグナルも排除するｎ−チャネルＩＳＦＥＴのソースをもたらすであろう。従って、図３に示されるＭｉｌｇｒｅｗ  ｅｔ  ａｌ．の列設計は、適切な操作のためにｐ−チャネルＩＳＦＥＴを必要とする。
【００２９】
図３に示されるＭｉｌｇｒｅｗ  ｅｔ  ａｌ．の列設計において、各画素におけるスイッチＳ１およびＳ２を実行するのに必要な２つのｎ−チャネルＭＯＳＦＥＴは図１に示されるｎ−タイプのウェル５４では形成できず、そこでは、画素についてのｐ−チャネルＩＳＦＥＴが形成され；むしろ、ＩＳＦＥＴについてのｎ−タイプのウェル５４の制約を超えて、ｎ−チャネルＭＯＳＦＥＴがｐ−タイプのシリコン基板５２に直接的に形成されるのも認められるべきである。図５は図１と同様なダイアグラムであり、図３に示される列８５ｊの１つの画素８０に対応するｐ−タイプのシリコン基板５２の一部のより広い断面を示し、そこでは、ＩＳＦＥＴ５０のドレイン５８、ソース５６および本体結合６２を含むｎ−タイプのウェル５４が、スイッチＳ２に対応する第１のｎ−チャネルＭＯＳＦＥＴ、および図４に示される伝達ゲートＳ１１の２つのトランジスタのうちの１つを構成する第２のｎ−チャネルＭＯＳＦＥＴ  Ｓ１１Ｎのそばに示される。
【００３０】
さらに、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計において、各画素において伝達ゲートＳ１を実施するのに必要なｐ−チャネルＭＯＳＦＥＴ（例えば、図４中のＳ１１Ｐ参照）は、画素についてのｐ−チャネルＩＳＦＥＴ５０が形成される同一のｎ−タイプのウェルに形成することができない。特に、ｐ−チャネルＩＳＦＥＴの本体およびソースは電気的に一緒にカップリングされるゆえに、ｐ−チャネルＩＳＦＥＴ５０と同一のｎ−ウェル中でのｐ−チャネルＭＯＳＦＥＴ  Ｓ１１Ｐの実施は、伝達ゲートの予測できない操作に至り、あるいは操作を全く排除する。従って、２つの別々のｎ−タイプのウェルが、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計において各画素を実施するのに必要とされる。図６は図５と同様なダイアグラムであり、１つの画素８０に対応するｐ−タイプのシリコン基板５２のもう１つの一部の断面を示し、そこでは、ＩＳＦＥＴ５０に対応するｎ−タイプのウェル５４が、図４に示される伝達ゲートＳ１１の２つのトランジスタのうちの１つを構成するｐ−チャネルＭＯＳＦＥＴ  Ｓ１１Ｐが形成される第２のｎ−タイプのウェル５５のそばに示される。図５および６中の図面はスケール通りではなく、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計における特定の画素の現実のレイアウトを正確に表わさないかもしれず；むしろこれらの図面は性質が概念的であり、主として、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計において、多数のｎ−ウェル、および該ｎ−ウェルの外側で製造される別々のｎ−チャネルＭＯＳＦＥＴの要件を説明するために提供されることは認められるべきである。
【００３１】
Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．のアレイ設計は、０．３５マイクロメートル（μｍ）の慣用的なＣＭＯＳ製造プロセスを用いて実施された。このプロセスにおいては、種々の設計の規則が、特徴の間の最小分離距離を指令する。例えば、０．３５μｍのＣＭＯＳ設計規則に従い、図６を参照し、隣接するｎ−ウェルの間の距離「ａ」は少なくとも３マイクロメートルでなければならない。距離「ａ／２」もまた、図６において、ｎ−ウェル５４の左側、およびｎ−ウェル５５の右側に示されて、各々、左側および右側に、他の列中の隣接する画素から図６に示される画素８０を分離するのに必要な最小距離を示す。加えて、典型的な０．３５μｍのＣＭＯＳ設計規則に従うと、ｎ−タイプのウェル５４の断面中の幅を表わす図６に示される距離「ｂ」、およびｎ−タイプのウェル５５の断面中の幅を表わす距離「ｃ」は、各々、ほぼ３μｍ〜４μｍのオーダーである（ｎ−タイプのウェル内では、１．２μｍの許容がｎ−ウェルのエッジおよびソースおよびドレインの各々の間でなされ、ソースおよびドレインそれ自体は０．７μｍのオーダーの幅を有する）。従って、断面中の画素８０の幅を表わす図６に示される合計距離「ｄ」は、ほぼ１２μｍ〜１４μｍのオーダーである。１つの実施において、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．は、各々が、１２．８μｍ×１２．８μｍの寸法を有する、幾何学的に四角の画素を含む図３に示される列／画素設計に基づくアレイを報告する。
【００３２】
まとめると、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．のＩＳＦＥＴ画素設計は、１〜１４のｐＨ範囲にわたる正確な水素イオン濃度測定を確実とすることをねらっている。測定の直線性を保証するために、各画素のＩＳＦＥＴのソースおよび本体は電気的に一緒にカップリングされている。ｐＨ測定の十分な範囲を保証するために、伝達ゲートＳ１が各画素で使用されて、可能とされた画素のソース電圧を伝達する。かくして、Ｍｉｌｇｒｅｗのアレイの各画素は、４つのトランジスタ（ｐ−チャネルＩＳＦＥＴ、ｐ−チャネルＭＯＳＦＥＴ、および２つのｎ−チャネルＭＯＳＦＥＴ）および２つの別々のｎ−ウェルを必要とする（図６）。０．３５マイクロメートルの慣用的ＣＭＯＳ製造プロセスおよび対応する設計規則に基づき、そのようなアレイの画素は、認識可能に１０μｍよりも大きな、すなわち、ほぼ１２μｍ〜１４μｍのオーダーの最小サイズを有する。
【００３３】
図７は、伴う行および列デコーダ回路および測定読出回路と共に、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計に従った完全な二次元画素アレイ９５を示す。アレイ９５は、各々の列が、図３に関連して先に議論された１６の画素（すなわち、１６画素×１６画素アレイ）を有する、画素の１６の列８５１〜８５１６を含む。行デコーダ９２は相補的行選択シグナルの１６の対を供し、ここに、行選択シグナルの各対は、各列８５１〜８５１６において１つの画素を同時に可能として、ＩＳＦＥＴの可能とされた行の各ソース電圧ＶＳ１〜ＶＳ１６に基づく、アレイ９５からの列出力シグナルの組を提供する。行デコーダ９２は、慣用的な４−対−１６デコーダとして実施される（すなわち、２４出力のうち１つを選択するための４−ビット二元入力ＲＯＷ１〜ＲＯＷ４）。アレイの可能とされた行についての列出力シグナルＶＳ１〜ＶＳ１６の組は、１６の伝達ゲートＳ１〜Ｓ１６を含むスイッチングロジック９６に適用される（各出力シグナルについて１つの伝達ゲート）。前記したように、スイッチングロジック９６の各伝達ゲートは、ｐ−チャネルＭＯＳＦＥＴおよびｎ−チャネルＭＯＳＦＥＴを用いて実施されて、出力シグナルＶＳ１〜ＶＳ１６の各々についての十分な動的レンジを確実とする。列デコーダ９４は、行デコーダ９２と同様に、慣用的な４−対−１６デコーダとして実施され、４−ビット二元入力ＣＯＬ１〜ＣＯＬ４を介して制御されて、スイッチングロジック９６からのシグナル出力シグナルＶＳを供するように、いずれかの所与の時間において、スイッチングロジック９６の伝達ゲートＳ１〜Ｓ１６のうち１つを可能とする。この出力シグナルＶＳは、デジタルコンバータ（ＡＤＣ）９８に対する１０−ビットアナログに適用して、アレイの所与の画素に対応する出力シグナルＶＳのデジタル表示Ｄ１〜Ｄ１０を供する。
【００３４】
より先に述べたように、前記で議論したのと同様な個々のＩＳＦＥＴおよびＩＳＦＥＴのアレイが、種々の化学的および生物学的適用において検知デバイスとして使用されてきた。特に、ＩＳＦＥＴが、ＤＮＡのような核酸を含む種々のプロセスのモニタリングにおいてｐＨセンサーとして使用されてきた。種々のライフ−サイエンス関連適用においてＩＳＦＥＴを使用するいくつかの例が、その各々をここに引用して援用する、以下の刊行物に与えられている。Ｍａｓｓｉｍｏ  Ｂａｒｂａｒｏ，Ａｎｎａｌｉｓａ  Ｂｏｎｆｉｇｌｉｏ，Ｌｕｉｇｉ  Ｒａｆｆｏ，Ａｎｄｒｅａ  Ａｌｅｓｓａｎｄｒｉｎｉ，Ｐａｏｌｏ  Ｆａｃｃｉ  ａｎｄ  Ｉｍｒｉｃｈ  Ｂａｒａｋ，「Ｆｕｌｌｙ  ｅｌｅｃｔｒｏｎｉｃ  ＤＮＡ  ｈｙｂｒｉｄｉｚａｔｉｏｎ  ｄｅｔｅｃｔｉｏｎ  ｂｙ  ａ  ｓｔａｎｄａｒｄ  ＣＭＯＳ  ｂｉｏｃｈｉｐ」，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ：Ｃｈｅｍｉｃａｌ，Ｖｏｌｕｍｅ  １１８，Ｉｓｓｕｅｓ  １−２，２００６，ｐｐ．４１−４６；Ｔｏｓｈｉｎａｒｉ  Ｓａｋｕｒａｉ  ａｎｄ  Ｙｕｚｕｒｕ  Ｈｕｓｉｍｉ，「Ｒｅａｌ−ｔｉｍｅ  ｍｏｎｉｔｏｒｉｎｇ  ｏｆ  ＤＮＡ  ｐｏｌｙｍｅｒａｓｅ  ｒｅａｃｔｉｏｎｓ  ｂｙ  ａ  ｍｉｃｒｏ  ＩＳＦＥＴ  ｐＨ  ｓｅｎｓｏｒ」，Ａｎａｌ．Ｃｈｅｍ．，６４（１７），１９９２，ｐｐ．１９９６−１９９７；Ｓ．Ｐｕｒｕｓｈｏｔｈａｍａｎ，Ｃ．Ｔｏｕｍａｚｏｕ，Ｊ．Ｇｅｏｒｇｉｏｕ，「Ｔｏｗａｒｄｓ  ｆａｓｔ  ｓｏｌｉｄ  ｓｔａｔｅ  ＤＮＡ  ｓｅｑｕｅｎｃｉｎｇ」，Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，ｖｏｌ．４，２００２，ｐｐ．ＩＶ−１６９  ｔｏ  ＩＶ−１７２；Ｓ．Ｐｕｒｕｓｈｏｔｈａｍａｎ，Ｃ．Ｔｏｕｍａｚｏｕ，Ｃ．Ｐ．Ｏｕ，「Ｐｒｏｔｏｎｓ  ａｎｄ  ｓｉｎｇｌｅ  ｎｕｃｌｅｏｔｉｄｅ  ｐｏｌｙｍｏｒｐｈｉｓｍ  ｄｅｔｅｃｔｉｏｎ：Ａ  ｓｉｍｐｌｅ  ｕｓｅ  ｆｏｒ  ｔｈｅ  Ｉｏｎ  Ｓｅｎｓｉｔｉｖｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ」，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ：Ｃｈｅｍｉｃａｌ，Ｖｏｌ．１１４，ｎｏ．２，２００６，ｐｐ．９６４−９６８；Ａ．Ｌ．Ｓｉｍｏｎｉａｎ，Ａ．Ｗ．Ｆｌｏｕｎｄｅｒｓ，Ｊ．Ｒ．Ｗｉｌｄ，「ＦＥＴ−Ｂａｓｅｄ  Ｂｉｏｓｅｎｓｏｒｓ  ｆｏｒ  Ｔｈｅ  Ｄｉｒｅｃｔ  Ｄｅｔｅｃｔｉｏｎ  ｏｆ  Ｏｒｇａｎｏｐｈｏｓｐｈａｔｅ  Ｎｅｕｒｏｔｏｘｉｎｓ」，Ｅｌｅｃｔｒｏａｎａｌｙｓｉｓ，Ｖｏｌ．１６，Ｎｏ．２２，２００４，ｐｐ．１８９６−１９０６；Ｃ．Ｔｏｕｍａｚｏｕ，Ｓ．Ｐｕｒｕｓｈｏｔｈａｍａｎ，「Ｓｅｎｓｉｎｇ  Ａｐｐａｒａｔｕｓ  ａｎｄ  Ｍｅｔｈｏｄ」，Ｕｎｉｔｅｄ  Ｓｔａｔｅｓ  Ｐａｔｅｎｔ  Ａｐｐｌｉｃａｔｉｏｎ  ２００４−０１３４７９８，２００４年７月１５日発行；およびＴ．Ｗ．Ｋｏｏ，Ｓ．Ｃｈａｎ，Ｘ．Ｓｕ，Ｚ．Ｊｉｎｇｗｕ，Ｍ．Ｙａｍａｋａｗａ，Ｖ．Ｍ．Ｄｕｂｉｎ，「Ｓｅｎｓｏｒ  Ａｒｒａｙｓ  ａｎｄ  Ｎｕｃｌｅｉｃ  Ａｃｉｄ  Ｓｅｑｕｅｎｃｉｎｇ  Ａｐｐｌｉｃａｔｉｏｎｓ」，Ｕｎｉｔｅｄ  Ｓｔａｔｅｓ  Ｐａｔｅｎｔ  Ａｐｐｌｉｃａｔｉｏｎ  ２００６−０１９９１９３，２００６年９月７日発行。
【００３５】
一般に、自動ＤＮＡシーケンサを利用する迅速かつ感受性の核酸配列決定方法の開発は、生物学の理解をかなり進歩させた。用語「配列決定」とは、分岐していない生体ポリマーの一次構造（または一次配列）の決定をいい、その結果、配列決定された分子の原子−レベルの構造の多くを簡単にまとめる「配列」として知られた記号的直線状描写をもたらす。「ＤＮＡ配列決定」は、特に、所与のＤＮＡ断片のヌクレオチドの順序を決定するプロセスをいう。ウイルス、細菌、真菌、動物および植物の全ゲノムの分析は今日可能であるが、そのような分析は、一般に、そのような大きなゲノムを配列決定するのに必要なコストおよび時間のため制限されている。さらに、本慣用的配列決定方法は、それらの精度、配列決定できる個々の鋳型の長さ、および配列決定の速度の点で制限される。
【００３６】
試料の調製および配列決定技術の改良にもかかわらず、ＩＳＦＥＴを含み得る今日のそれを含めた本慣用的配列決定戦略のいずれも、個々のヒトゲノムの非常に多数の分析で必要なレベルまでスループットを増加させるのに必要なコスト低下を提供していない。多くのヒトゲノムを配列決定する能力は、例えば、（例えば、癌のような）病気および老化の根底となる遺伝子ベースの分析を容易とする。いくつかの最近の努力は、配列決定のためにゲノムを調製する、および同時に非常に多数の鋳型を配列決定する能力の双方においてかなりの収穫を成した。しかしながら、これらおよび他の努力は、これらの系によって検出可能な鋳型を調製するのに必要な反応容量の比較的大きなサイズ、ならびに特殊なヌクレオチドアナログ、およびヌクレオチド配列を「読み出す」ための複雑な酵素的または蛍光方法に対する必要性によって依然として制限されている。
【発明の概要】
【００３７】
本発明によると、ＩＳＦＥＴの大きなアレイを特に構成し、それを使用して、ＤＮＡ合成を含めた化学的プロセスの変化をモニターすることに基づいてＤＮＡ配列決定技術を容易とすることができる。より一般的には、化学的に感受性のＦＥＴ（すなわち、ｃｈｅｍＦＥＴ）の大きなアレイを使用して、価値ある情報をそのような分析物測定に基づいて得ることができる、化学的および／または生物学的プロセス（例えば、生物学的または化学的反応、細胞または組織の培養またはモニタリング、神経の活性、核酸配列決定等）の宿主において、種々の分析物（例えば、水素イオン、他のイオン、非−イオン分子または化合物等）の静的および／または動的濃度／レベルを検出し、および測定することができる。
【００３８】
本発明は、部分的には、限定されるものではないが、試料中の分析物を検出する目的の分子相互作用を含めた、生物学的および／または化学的プロセスまたは反応をモニタリングするためのｃｈｅｍＦＥＴ、さらに詳しくはｃｈｅｍＦＥＴアレイ、なおより詳しくはｃｈｅｍＦＥＴアレイの使用に関する。これらのセンサーを用いて、種々の分析物（例えば、水素または他のイオン、非−イオン性分子または化合物、核酸、蛋白質、多糖、化学的コンビナトーリアルライブラリーメンバーのような小さな化学的化合物等）の静的および／または動的レベルまたは濃度を検出し、測定することができる。分析物は、イン・ビボまたはイン・ビトロで合成されたを問わず、天然に生じるまたは天然に生じないものであってよい。分析物は、反応または相互作用、またはその進行のマーカーとして用いることができる。
【００３９】
本発明に従ってモニターすることができる反応、プロセスまたは相互作用は、限定されるものではないが、細胞または組織培養で起こるもの、受容体−リガンド相互作用、抗体−抗原相互作用、核酸−核酸相互作用、神経細胞刺激および／またはトリガリング、細胞または組織と、医薬候補剤のような剤との相互作用のような分子存在の間で起こるもの等を含む。
【００４０】
本開示の種々の実施態様は、一般に、１以上の分析物を測定するための、大規模なＦＥＴアレイ（例えば、用語は本明細書中においては相互交換可能に用いられるので、２５６ＦＥＴまたはセンサーを含むもの）を含めた、ｃｈｅｍＦＥＴおよびｃｈｅｍＦＥＴアレイを使用する方法および装置に向けられる。定義によるＦＥＴアレイは少なくとも２つのＦＥＴを含む。本明細書中に開示される種々の実施態様において、ＦＥＴアレイは、化学センサーとして作用する多数のｃｈｅｍＦＥＴを含む。先に議論したＩＳＦＥＴは、イオン検出のために構成されたｃｈｅｍＦＥＴ、および本明細書中に開示される種々の実施態様で使用することができるＩＳＦＥＴの特別なタイプである。本開示によって考えられるｃｈｅｍＦＥＴの他のタイプは、酵素を使用して分析物を検出する酵素ＦＥＴ（ＥｎＦＥＴ）を含む。しかしながら、本開示はＩＳＦＥＴおよびＥｎＦＥＴに限定されず、より一般的には、化学的感度のいくつかのタイプのために構成された、あるいは１以上の分析物または１以上の相互作用を検出するためのいずれのＦＥＴにも関することは認識されるべきである。本明細書中で用いるように、化学的感度は、広く、限定されるものではないが、有機、無機、天然に生じる、天然に生じない、および合成の、イオン、小分子のような化学的および生物学的化合物、核酸、蛋白質、ペプチド、多糖等のようなポリマーを含めた、注目するいずれの分子に対する感度も含む。
【００４１】
典型的には、これらのアレイにおいて、センサーを構成する１以上のｃｈｅｍＦＥＴ−含有エレメントまたは「画素」は、１以上の独立した生物学的または化学的反応あるいはアレイの画素に近接して起こる事象をモニターするように構成される。
【００４２】
本開示は、化学的または生物学的試料の分析における、ｃｈｅｍＦＥＴアレイおよびいくつかの例においては、大規模なｃｈｅｍＦＥＴアレイの使用に関する方法および装置を提供する。これらの試料は、分析物（例えば、イオンまたは他の成分）の存在、分析物に関する濃度または他の測定の高速の高密度決定を容易とするために、典型的には液体であり（または液体に溶解させ）および小さな容量のものである。試料は、限定されるものではないが、診断、予後および／または治療目的で分析すべき身体の試料、特定の構造または機能的属性などに関する剤も存在についてスクリーニングすべき化学的または生物学的ライブラリーを含めた、天然に生じるまたは天然に生じないものであってよい。
【００４３】
いくつかの例示的実施において、個々のｃｈｅｍＦＥＴまたはｃｈｅｍＦＥＴアレイを、個々のセンサーまたは（アレイの場合には）センサーの基上方に１以上の反応チャンバー、または「ウェル」または「マイクロウェル」を形成する１以上のミクロ流体構造に、および所望により、反応チャンバーに試料を送達し、測定の間に反応チャンバーからそれを除去する装置にカップリングすることができる。反応チャンバーを用いない（従って、センサー上方の容量が連続的である）場合さえ、センサーアレイを、試料または剤の画素への送達のためのおよび測定の間の試料、剤および／または分析物の除去のための、１以上のミクロ流体構造にカップリングさせることができる。従って、保護するのが望まれる本開示の発明的局面は、試料および、適切な場合には、例えば、ウェルまたは画素への、およびそれからの分析物の検出および測定、アレイ化されたウェルをアレイ化された画素にカップリングさせるための方法および構造等で有用な他剤を流動させるのに使用することができる種々のミクロ流体構造を含む。ミクロ流体との会合において、ユニークな参照電極、およびフローセルへのそれらのカップリングも記載される。
【００４４】
分析物の検出および測定に関しては、本明細書中で議論する種々の実施態様においては、本開示に従うｃｈｅｍＦＥＴアレイによって測定される１以上の分析物は、生物学的または化学的プロセス（例えば、相互に対する核酸のハイブリダーゼション、抗原−抗体結合、受容体−リガンド結合、酵素−阻害剤結合、酵素−基質結合等）に関する関連情報を提供する種々の生物学的または化学的物質のいずれかを含むことができる。いくつかの局面において、分析物の存在または不存在を単に決定することに加えて、１以上の分析物の絶対的または相対的ならびに静的および／または動的レベルおよび／または濃度を測定する能力は、生物学的および化学的プロセスに関連する価値ある情報を提供する。他の局面において、注目する分析物または複数分析物の存在または不存在の単なる決定は、十分であり得る価値ある情報を提供することができる。
【００４５】
本開示の種々の発明的実施態様によるｃｈｅｍＦＥＴアレイは、種々の分析物のいずれかの１以上に対する感度のために構成することができる。１つの実施態様において、アレイの１以上のｃｈｅｍＦＥＴは、１以上の分析物に対する感度のために特に構成することができ、他の実施態様においては、所与のアレイの異なるｃｈｅｍＦＥＴは異なる分析物に対する感度のために構成することができる。例えば、１つの実施態様において、アレイの１以上のセンサー（画素）は、第１の分析物に対して感受性であるように構成された第１のタイプのｃｈｅｍＦＥＴを含むことができ、およびアレイの１以上の他のセンサーは、第１の分析物とは異なる第２の分析物に対して感受性であるように構成されたｃｈｅｍＦＥＴの第２のタイプを含むことができる。１つの実施態様において、第１および第２の分析物は相互に関連していてもよい。例として、第１および第２の分析物は、同一の生物学的または化学的反応／プロセスの副産物であってよく、従って、それらは同時に検出して、反応の出現（またはその欠如）を確認することができる。そのような冗長性は、いくつかの分析物検出方法において好ましい。もちろん、ｃｈｅｍＦＥＴの２を超える異なるタイプを、いずれかの所与のアレイで使用して、分析物の異なるタイプを検出し、および／または測定し、および所望により、結合事象のような生物学的または化学的プロセスをモニターすることができるのは認識すべきである。一般に、所与のセンサーアレイは「均一」であり、従って、同一分析物（例えば、ｐＨまたは他のイオン濃度）を検出するおよび／または測定する実質的に同様または同一のタイプのｃｈｅｍＦＥＴよりなることができ、あるいはセンサーアレイは「不均一」であり、異なる分析物を検出し、および／または測定するための異なるタイプのｃｈｅｍＦＥＴを含むのは、本明細書中で議論したセンサーアレイの実施態様にいずれにおいても認識されるべきである。もう１つの実施態様において、アレイ中のセンサーは、検出されたおよび／または測定されたそのタイプ（またはクラス）の種がセンサーの間で異なってもよいが、分析物の単一タイプ（またはクラス）を検出しおよび／または測定するように構成することができる。例として、アレイ中の全てのセンサーは、核酸を検出し、および／または測定するように構成することができるが、各センサーは異なる核酸を検出し、および／または測定する。
【００４６】
もう１つの局面において、本発明は、その表面に配置された生物学的アレイまたは化学的アレイを有するｃｈｅｍＦＥＴアレイを含む装置を提供する。
【００４７】
生物学的アレイは核酸アレイ、限定されるものではないが、酵素アレイ、抗体アレイおよび抗体断片アレイを含めた蛋白質アレイ、細胞アレイなどであってよい。化学的アレイは有機小分子アレイ、または無機分子アレイであってよいが、それに限定されるものではない。ｃｈｅｍＦＥＴアレイは少なくとも５、少なくとも１０、少なくとも１０２、少なくとも１０３、少なくとも１０４、少なくとも１０５、少なくとも１０６、またはそれ以上のセンサーを含んでもよい。生物学的または化学的アレイは、複数の「セル」、または空間的に定義された領域に配置してもよく、およびこれらの領域の各々は、いくつかの実施態様においては、ｃｈｅｍＦＥＴアレイ中の異なるセンサー上に位置させる。
【００４８】
なおもう１つの局面において、本発明は、少なくとも２つのｃｈｅｍＦＥＴを含むｃｈｅｍＦＥＴアレイに付着させた核酸を含む装置を提供する。
【００４９】
なおもう１つの局面において、本発明は、少なくとも２つのｃｈｅｍＦＥＴを含むｃｈｅｍＦＥＴアレイに付着した複数の核酸を含む装置を提供する。
【００５０】
もう１つの局面において、本発明は１０４のｃｈｅｍＦＥＴを含むｃｈｅｍＦＥＴアレイに付着された核酸または複数の核酸を含む装置を提供する。
【００５１】
１つの局面において、本発明は、少なくとも２つのｃｈｅｍＦＥＴを有するｃｈｅｍＦＥＴに付着された蛋白質または複数の蛋白質を含む装置を提供する。
【００５２】
もう１つの局面において、本発明は、１０４のｃｈｅｍＦＥＴを含むｃｈｅｍＦＥＴに付着した蛋白質または複数の蛋白質を含む装置を提供する。
【００５３】
もう１つの局面において、本発明は、少なくとも５００のｃｈｅｍＦＥＴセンサーを含むｃｈｅｍＦＥＴアレイに付着したペプチドを含む装置を提供する。
【００５４】
もう１つの局面において、本発明は、少なくとも２つのｃｈｅｍＦＥＴセンサーを含むｃｈｅｍＦＥＴアレイに付着したペプチドを含む装置を提供し、ここに、各ｃｈｅｍＦＥＴセンサーは別々の反応チャンバーにカップリングされている。
【００５５】
もう１つの局面において、本発明は、１０４のｃｈｅｍＦＥＴセンサーを含むｃｈｅｍＦＥＴアレイに付着したペプチドまたは複数のペプチドを含む装置を提供する。
【００５６】
なおもう１つの局面において、本発明はｃｈｅｍＦＥＴ上に配置された細胞培養を含む装置を提供する。
【００５７】
なおもう１つの局面において、本発明は、ｃｈｅｍＦＥＴまたはｃｈｅｍＦＥＴアレイ上に配置された細胞培養を含む装置を提供する。
【００５８】
種々の実施態様において、ｃｈｅｍＦＥＴは反応チャンバーアレイにカップリングされている。
【００５９】
なおもう１つの局面において、本発明は、所望により、反応チャンバーのカップリングされたアレイを含むｃｈｅｍＦＥＴアレイ上に配置された核酸アレイを含む装置を提供する。
【００６０】
なおもう１つの局面において、本発明はｃｈｅｍＦＥＴアレイの上に配置された固体支持体の物理的に規定された領域に結合した複数の核酸を含む核酸アレイを含む装置を提供する。１つの実施態様において、物理的に規定された領域の各々はアレイ中の少なくとも１つのｃｈｅｍＦＥＴと関連する。１つの実施態様において、核酸アレイは複数の反応チャンバーを含む。１つの実施態様において、各物理的に規定された領域は単一の反応チャンバーに関連する。
【００６１】
１つの実施態様において、複数の核酸は均一であり、他方、もう１つの実施態様において、複数の核酸は均一でない。１つの実施態様において、核酸は長さが１０００塩基未満の長さを有するか、あるいは複数の核酸は長さが１０００塩基未満の平均長さを有する。
【００６２】
１つの実施態様において、核酸または複数の核酸は一本鎖である。もう１つの実施態様において、核酸または複数の核酸は二本鎖である。
【００６３】
１つの実施態様において、核酸または複数の核酸はＤＮＡ、ＲＮＡ、ｍｉＲＮＡ、またはｃＤＮＡである。もう１つの実施態様において、核酸または複数の核酸はアプタマーである。
【００６４】
種々の実施態様において、蛋白質は抗体または抗原−結合抗体断片、チロシンキナーゼ受容体、転写因子、ホルモン、または酵素である。
【００６５】
１つの実施態様において、核酸または蛋白質はｃｈｅｍＦＥＴアレイに共有結合により付着される。もう１つの実施態様において、核酸または蛋白質はｃｃｈｅｍＦＥＴアレイにおいて非−共有結合により付着される。
【００６６】
もう１つの局面において、本発明は、１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤を含む装置を提供する。
【００６７】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤を含む装置を提供し、ここに、ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングされている。
【００６８】
もう１つの局面において、本発明は、１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤を含む装置を提供する。
【００６９】
もう１つの局面において、本発明は、ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤を含む装置を提供する。
【００７０】
もう１つの局面において、本発明は、画素を含む化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤を含む装置を提供し、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する。
【００７１】
これまでの局面の種々の実施態様において、天然に生じない生物学的または化学的剤はアプタマーである。
【００７２】
もう１つの局面において、本発明は、１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムではなく付着された複数の核酸を含む装置を提供する。
【００７３】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムではなく付着された複数の核酸を含む装置を提供し、ここに該ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングされている。
【００７４】
もう１つの局面において、本発明は、１〜１０μｍ、９μｍ、５μｍまたは２．６μｍのピッチを有する化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムではなく付着された複数の核酸を含む装置を提供する。
【００７５】
もう１つの局面において、本発明は、ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムではなく付着された複数の核酸を含む装置を提供する。
【００７６】
もう１つの局面において、本発明は、画素を含む化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムではなく付着された複数の核酸を含む装置を提供し、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する。
【００７７】
もう１つの局面において、本発明は、１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムに付着された複数の核酸を含む装置を提供する。
【００７８】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムに付着された複数の核酸を含む装置を提供し、ここに、該ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングされている。
【００７９】
もう１つの局面において、本発明は、１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムに付着された複数の核酸を含む装置を提供する。
【００８０】
もう１つの局面において、本発明は、ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムに付着された複数の核酸を含む装置を提供する。
【００８１】
もう１つの局面において、本発明は、画素を含む化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにランダムに付着された複数の核酸を含む装置を提供し、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する。
【００８２】
もう１つの局面において、本発明は、各核酸が、１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその長さに沿って付着した、複数の核酸を含む装置を提供する。
【００８３】
もう１つの局面において、本発明は、各核酸が、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその長さに沿って付着した、複数の核酸を含む装置を提供し、ここに、該ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングしている。
【００８４】
もう１つの局面において、本発明は、各核酸が１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその長さに沿って付着した、複数の核酸を含む装置を提供する。
【００８５】
もう１つの局面において、本発明は、各核酸が、ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその長さに沿って付着した、複数の核酸を含む装置を提供する。
【００８６】
もう１つの局面において、本発明は、各核酸が画素を含む化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその長さに沿って付着した、複数の核酸を含む装置を提供し、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する。
【００８７】
もう１つの局面において、本発明は、各核酸が、１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその５’または３’末端によって付着した複数の核酸を含む装置を提供する。
【００８８】
もう１つの局面において、本発明は、各核酸が化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその５’または３’末端によって付着した複数の核酸を含む装置を提供し、ここに、該ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングしている。
【００８９】
もう１つの局面において、本発明は、各核酸が、１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその５’または３’末端よって付着した複数の核酸を含む装置を提供する。
【００９０】
もう１つの局面において、本発明は、各核酸が、ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその５’または３’末端によって付着した複数の核酸を含む装置を提供する。
【００９１】
もう１つの局面において、本発明は、各核酸が画素を含む化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイにその５’または３’末端によって付着した複数の核酸を含む装置を提供し、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する。
【００９２】
いくつかの実施態様において、複数の核酸は均一である。いくつかの実施態様において、複数の核酸は均一ではない。いくつかの実施態様において、複数の核酸は、各々が１０〜１００ヌクレオチドを含む核酸を含む。いくつかの実施態様において、複数の核酸は合成核酸を含む。いくつかの実施態様において、複数の核酸は一本鎖核酸を含む。いくつかの実施態様において、複数の核酸は二本鎖核酸を含む。いくつかの実施態様において、複数の核酸はＤＮＡ、ＲＮＡ、ｍｉＲＮＡまたはｃＤＮＡを含む。
【００９３】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の蛋白質を含む装置を提供し、ここに該蛋白質は受容体酵素である。
【００９４】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の蛋白質を含む装置を提供し、ここに、該蛋白質はチロシンキナーゼ受容体である。
【００９５】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の蛋白質を含む装置を提供し、ここに、該蛋白質はホルモンである。
【００９６】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の蛋白質を含む装置を提供し、ここに、該蛋白質は転写因子である。
【００９７】
いくつかの実施態様において、アレイは１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む。いくつかの実施態様において、ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングしている。いくつかの実施態様において、アレイは１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する。いくつかの実施態様において、アレイはほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する。いくつかの実施態様において、アレイは画素を含み、ここに各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する。いくつかの実施態様において、蛋白質はアレイに共有結合により付着している。
【００９８】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）上に配置された脳細胞培養を含む装置を提供し、ここに、該アレイは１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む。
【００９９】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）上に配置された脳細胞培養を含む装置を提供し、ここに、ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングしている。
【０１００】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）上に配置された脳細胞培養を含む装置を提供し、ここに、該アレイは１〜１０μｍ、９μｍ、５μｍまたは２．６μｍのピッチを有する。
【０１０１】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）上に配置された脳細胞培養を含む装置を提供し、ここに、該アレイはほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する。
【０１０２】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）上に配置された脳細胞培養を含む装置を提供し、ここに、該アレイは画素を含み、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する。
【０１０３】
なおもう１つの局面において、本発明は、ｃｈｅｍＦＥＴアレイ上に配置された核酸アレイを試料と接触させ、次いで、該試料からの核酸の、核酸アレイ上の１以上の領域への結合を検出することを含む、核酸を検出する方法を提供する。
【０１０４】
もう１つの局面において、本発明は、ｃｈｅｍＦＥＴアレイ上に配置された蛋白質アレイを試料と接触させ、次いで、該試料からの蛋白質の、蛋白質アレイ上の１以上の領域への結合を検出することを含む、蛋白質を検出する方法を提供する。
【０１０５】
なおもう１つの局面において、本発明は、ｃｈｅｍＦＥＴアレイ上に配置された蛋白質アレイを試料と接触させ、次いで、該試料からの核酸の、蛋白質アレイ上の１以上の領域への結合を検出することを含む、核酸を検出する方法を提供する。
【０１０６】
もう１つの局面において、本発明は、ｃｈｅｍＦＥＴアレイ上に配置された抗体アレイを試料と接触させ、次いで、該試料からの抗原の、抗体アレイ上の１以上の領域への結合を検出することを含む、抗原を検出する方法を提供する。
【０１０７】
もう１つの局面において、本発明は、ｃｈｅｍＦＥＴアレイ上に配置された酵素アレイを試料と接触させ、次いで、該試料からの物質の、酵素アレイ上の１以上の領域への結合を検出することを含む、酵素基質または阻害剤を検出する方法を提供する。
【０１０８】
もう１つの局面において、本発明は、試料を、ｃｈｅｍＦＥＴアレイに付着させた複数の生物学的または化学的剤と接触させ、次いで、試料との接触の後に、ｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含む、試料中の分析物を検出する方法を提供し、ここに、試料との接触後のｃｈｅｍＦＥＴセンサーからの電気的出力は、分析物の、アレイに付着した生物学的または化学的剤への結合を示す。
【０１０９】
ｃｈｅｍＦＥＴアレイは、限定されるものではないが、少なくとも２０のｃｈｅｍＦＥＴセンサー、少なくとも５００のｃｈｅｍＦＥＴセンサー、少なくとも１０００のｃｈｅｍＦＥＴセンサー、少なくとも１０，０００のｃｈｅｍＦＥＴセンサー、少なくとも１００，０００のｃｈｅｍＦＥＴセンサー、または少なくとも１，０００，０００のｃｈｅｍＦＥＴセンサーを含めた、２以上のｃｈｅｍＦＥＴセンサーを含むことができる。
【０１１０】
試料は天然に生じる源（例えば、対象）からのものであってよく、所望により、それは体液であってよい。それは細胞、核酸、（糖蛋白質、抗体などを含めた）蛋白質、多糖などを含んでもよい。
【０１１１】
種々の実施態様において、複数の生物学的または化学的剤は、複数の蛋白質、または複数の核酸であり、あるいはそれは蛋白質および核酸の混合物であってよい。生物学的または化学的剤は、もし天然に生じるものがイン・ビボまたはイン・ビトロで合成できるならば、天然に生じない、または天然に生じるものであってよい。複数の生物学的または化学的剤は、均一な複数の生物学的または化学的剤であってよい。他の実施態様において、複数の生物学的または化学的剤は均一でない。
【０１１２】
１つの実施態様において、分析物は試料中に存在する。もう１つの実施態様において、分析物は、試料と、ｃｈｅｍＦＥＴアレイとの、あるいはｃｈｅｍＦＥＴアレイとの接触において溶液中の他の試薬との接触に続いて生じる。
【０１１３】
さらに他の実施態様において、ｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングされている。
【０１１４】
もう１つの局面において、本発明は、第１の剤を、ｃｈｅｍＦＥＴセンサーに近接する第２の剤に暴露し、次いで、第１の剤の第２の剤への暴露の後にｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含む、生物学的または化学的プロセスをモニターする方法を提供し、ここに、第１の剤の第２の剤への暴露の後におけるｃｈｅｍＦＥＴセンサーでの電気的出力は、第１の剤および第２の剤の間の相互作用を示し、およびここに、ｃｈｅｍＦＥＴセンサーは少なくとも２つのｃｈｅｍＦＥＴセンサーを有するｃｈｅｍＦＥＴアレイ中に存在する。
【０１１５】
もう１つの局面において、本発明は、第１の剤を、ｃｈｅｍＦＥＴセンサーと近接する第２の剤に暴露し、次いで、第１の剤の第２の剤への暴露の後にｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含む、生物学的または化学的プロセスをモニターする方法を提供し、ここに、第１の剤の第２の剤への暴露の後におけるｃｈｅｍＦＥＴセンサーでの電気的出力は、第１の剤および第２の剤の間の相互作用を示し、ここに、ｃｈｅｍＦＥＴセンサーは少なくとも２つのｃｈｅｍＦＥＴセンサーを有するｃｈｅｍＦＥＴアレイ中に存在し、およびここに、各ｃｈｅｍＦＥＴセンサーは別々の反応チャンバーにカップリングしている。
【０１１６】
もう１つの局面において、本発明は、試料をこれまでの装置のいずれかに接触させ、次いで、分析物の存在のインジケーターとして、試料との接触後にｃｈｅｍＦＥＴアレイ中のｃｈｅｍＦＥＴセンサーからの電気的出力を検出することを含む、試料中の分析物を検出する方法を提供する。
【０１１７】
いくつかの実施態様において、試料は（ａ）血液、尿、唾液またはＣＳＦ試料、または（ｂ）給水試料または空気試料である。いくつかの実施態様において、分析物は癌細胞、病原体、核酸、蛋白質、酵素阻害剤、酵素基質、またはホルモンである。いくつかの実施態様において、病原体はウイルス、細菌、または寄生虫である。いくつかの実施態様において、分析物は抗体または抗原−結合抗体断片である。
【０１１８】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、試料との接触の後にｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含む、分析物を検出する方法を提供し、ここに、ｃｈｅｍＦＥＴセンサーからの電気的信号は分析物の存在を示し、およびここに、該アレイは１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む。
【０１１９】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤に試料を接触させ、次いで、試料との接触の後にｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含む、分析物を検出する方法を提供し、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、およびｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングされている。
【０１２０】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の天然に生じない生物学的または化学的剤に試料を接触させ、次いで、試料との接触の後にｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含む、分析物を検出する方法を提供し、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、および該アレイは１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する。
【０１２１】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、次いで、試料との接触の後にｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含む、分析物を検出する方法を提供し、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、および該アレイはほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有する。
【０１２２】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の天然に生じない生物学的または化学的剤に試料を接触させ、次いで、試料との接触の後にｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含む、分析物を検出する方法を提供し、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、および該アレイは画素を含み、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する。
【０１２３】
いくつかの実施態様において、天然に生じない生物学的または化学的剤はアプタマーである。
【０１２４】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の生物学的または化学的剤に試料を接触させ、次いで、試料との接触の後にｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含む、分析物を検出する方法を提供し、ここに、該試料は血液、尿、唾液またはＣＳＦを含み、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、およびここに、該アレイは１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含む。
【０１２５】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の生物学的または化学的剤に試料を接触させ、次いで、試料との接触の後にｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含む、分析物を検出する方法を提供し、ここに、該試料は、血液、尿、唾液またはＣＳＦを含み、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、およびｃｈｅｍＦＥＴアレイ中の各ｃｈｅｍＦＥＴセンサーは反応チャンバーにカップリングしている。
【０１２６】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の生物学的または化学的剤に試料を接触させ、次いで、試料との接触の後にｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含む、分析物を検出する方法を提供し、ここに、該試料は、血液、尿、唾液またはＣＳＦを含み、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、および該アレイは１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有する。
【０１２７】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着した複数の生物学的または化学的剤に試料を接触させ、次いで、試料との接触の後にｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的信号を分析することを含む、分析物を検出する方法を提供し、ここに、該試料は血液、尿、唾液またはＣＳＦを含み、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、および該アレイはほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほ７ｍｍ×７ｍｍの面積を占有する。
【０１２８】
もう１つの局面において、本発明は、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）アレイに付着された複数の生物学的または化学的剤に試料を接触させ、次いで、試料との接触の後にｃｈｅｍＦＥＴアレイ中の複数のｃｈｅｍＦＥＴセンサーからの電気的出力を分析することを含む分析物を検出する方法を提供し、ここに、該試料は血液、尿、唾液またはＣＳＦを含み、ここに、ｃｈｅｍＦＥＴセンサーからの電気的出力は分析物の存在を示し、および該アレイは画素を含み、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する。
【０１２９】
いくつかの実施態様において、複数の生物学的または化学的剤は複数の蛋白質である。いくつかの実施態様において、複数の生物学的または化学的剤は複数の核酸である。いくつかの実施態様において、複数の生物学的または化学的剤は均一な複数の生物的または化学的剤である。いくつかの実施態様において、複数の生物学的または化学的剤は均一ではない
【０１３０】
もう１つの局面において、本発明は、第１の剤を、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）センサーに近接する第２の剤に暴露し、続いて、第１の剤の第２の剤への暴露の後にｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含む、生物学的または化学的プロセスをモニターする方法を提供し、ここに、第１の剤の第２の剤への暴露の後におけるｃｈｅｍＦＥＴセンサーでの電気的出力は第１の剤および第２の剤の間の相互作用を示し、およびここに、該ｃｈｅｍＦＥＴセンサーは、１０４のｃｈｅｍＦＥＴ、１０５のｃｈｅｍＦＥＴ、１０６のｃｈｅｍＦＥＴまたは１０７のｃｈｅｍＦＥＴを含むｃｈｅｍＦＥＴアレイ中に存在する。
【０１３１】
もう１つの局面において、本発明は、第１の剤を、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）センサーに近接する第２の剤に暴露し、次いで、第１の剤の第２の剤への暴露の後にｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含む、生物学的または化学的プロセスをモニターする方法を提供し、ここに、第１の剤の第２の剤への暴露の後におけるｃｈｅｍＦＥＴセンサーでの電気的出力は第１の剤および第２の剤の間の相互作用を示し、ここに、該ｃｈｅｍＦＥＴセンサーは、２つのｃｈｅｍＦＥＴセンサーを含むｃｈｅｍＦＥＴアレイ中に存在し、およびここに、各ｃｈｅｍＦＥＴセンサーは別々の反応チャンバーにカップリングしている。
【０１３２】
もう１つの局面において、本発明は、第１の剤を、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）センサーに近接する第２の剤に暴露し、第１の剤の第２の剤への暴露の後にｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含む、生物学的または化学的プロセスをモニターする方法を提供し、ここに、第１の剤の第２の剤への暴露の後におけるｃｈｅｍＦＥＴセンサーでの電気的出力は第１の剤および第２の剤の間の相互作用を示し、およびここに、該ｃｈｅｍＦＥＴセンサーは、１〜１０μｍ、９μｍ、５μｍ、または２．６μｍのピッチを有するｃｈｅｍＦＥＴアレイ中に存在する。
【０１３３】
もう１つの局面において、本発明は、第１の剤を、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）センサーに近接する第２の剤に暴露し、次いで、第１の剤の第２の剤への暴露の後にｃｈｅｍＦＥＴセンサーにおいて電気的出力を測定することを含む、生物学的または化学的プロセスをモニターする方法を提供し、ここに、第１の剤の第２の剤への暴露の後におけるｃｈｅｍＦＥＴセンサーでの電気的出力は第１の剤および第２の剤の相互作用を示すおよびここに、該ｃｈｅｍＦＥＴセンサーは、ほぼ２１ｍｍ×２１ｍｍ以下、ほぼ９ｍｍ×９ｍｍ、またはほぼ７ｍｍ×７ｍｍの面積を占有するｃｈｅｍＦＥＴアレイ中に存在する。
【０１３４】
もう１つの局面において、本発明は、第１の剤を、化学的感受性電界効果トランジスタ（ｃｈｅｍＦＥＴ）センサーに近接する第２の剤に暴露し、次いで、第１の剤の第２への剤への暴露の後にｃｈｅｍＦＥＴセンサーにおける電気的出力を測定することを含む、生物学的または化学的プロセスをモニターする方法を提供し、ここに、第１の剤の第２の剤への暴露の後におけるｃｈｅｍＦＥＴセンサーでの電気的出力は第１の剤および第２の剤の間の相互作用を示し、およびここに、該ｃｈｅｍＦＥＴセンサーは画素を含むｃｈｅｍＦＥＴアレイ中に存在し、ここに、各画素は１００μｍ２以下、９μｍ２以下、または８μｍ２以下の面積を占有する。
【０１３５】
種々の実施態様は、本発明の種々のこれまでの局面に含まれ得るが、これらは便宜および簡略化のために以下において一旦引用される。
【０１３６】
本明細書中に記載されたｃｈｅｍＦＥＴアレイのいずれも、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、５０、１００、２００、３００、４００、５００、１０３、１０４、１０５、１０６、１０７、またはそれ以上のｃｈｅｍＦＥＴセンサーを含むことができるのは理解されるべきである。いくつかの実施態様において、ｃｈｅｍＦＥＴアレイは１０４のｃｈｅｍＦＥＴ、または１０４を超えるｃｈｅｍＦＥＴを含む。用いられる場合、ｃｈｅｍＦＥＴアレイと接触した、または容量的にそれにカップリングされた反応チャンバーアレイは、同様に、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、５０、１００、２００、３００、４００、５００、１０３、１０４、１０５、１０６、１０７、またはそれ以上の反応チャンバーを含むことができる。また、特にアレイに関して本明細書中で用いるように、例えば、（センサーまたは反応チャンバーのような）５つのエレメントを含むアレイは少なくとも５つのエレメントを有し、それ以上を有することができるのも理解されるべきである。例えば、５を超えるエレメントを含むアレイは、少なくとも６つのエレメントを有し、それ以上を有することもできる。さらに、エレメントおよび／または工程を「含む」本明細書中に記載された局面および実施態様もまた、その様なエレメントおよび／または工程「よりなる」または「実質的によりなる」局面および実施態様を十分に裏付け、かつそれを含む意図である
【０１３７】
ｃｈｅｍＦＥＴの、（およびかくして複数のｃｈｅｍＦＥＴ）のアレイは少なくとも２、少なくとも３、少なくとも４、少なくとも５、少なくとも６、少なくとも７、少なくとも８、少なくとも９、少なくとも１０、少なくとも１００、少なくとも２００、少なくとも３００、少なくとも４００、少なくとも５００、少なくとも１０００、少なくとも１０４、少なくとも１０５、少なくとも１０６、少なくとも１０７、またはそれ以上のｃｈｅｍＦＥＴ（当該用語は本明細書中においては相互交換可能に用いられるので、またはｃｈｅｍＦＥＴセンサー、または複数センサー）を含むことができる。同様に、複数の反応チャンバーは、少なくとも２、少なくとも３、少なくとも４、少なくとも５、少なくとも６、少なくとも７、少なくとも８、少なくとも９、少なくとも１０、少なくとも１００、少なくとも２００、少なくとも３００、少なくとも４００、少なくとも５００、少なくとも１０００、少なくとも１０４、少なくとも１０５、少なくとも１０６、少なくとも１０７、またはそれ以上の反応チャンバーであってよい。
【０１３８】
いくつかの実施態様において、隣接するセンサーおよび／または隣接する反応チャンバーの間の中心間距離は約１〜１０μｍ、約１〜９μｍ、または約２〜９μｍ、約１μｍ、約２μｍ、約３μｍ、約４μｍ、約５μｍ、約６μｍ、約７μｍ、約８μｍ、または約９μｍである。かくして、種々の実施態様において、中心間距離は約９μｍ、約５μｍ、または約２μｍである。
【０１３９】
種々の実施態様において、ｃｈｅｍＦＥＴは窒化ケイ素不動態化層を含む。いくつかの実施態様において、ｃｈｅｍＦＥＴは、無機ピロフォスフェート（ＰＰｉ）受容体に付着された不動態化層を含む。いくつかの実施態様において、ｃｈｅｍＦＥＴは、核酸に結合していない不動態化層を含む。
【０１４０】
いくつかの実施態様において、各反応チャンバーは単一のｃｈｅｍＦＥＴと接触している。
【０１４１】
いくつかの実施態様において、反応チャンバーは、０．５ｐＬ未満、０．１ｐＬ未満、０．０５ｐＬ未満、０．０１ｐＬ未満、０．００５ｐＬ未満を含めた、約１ピコリットル（ｐＬ）と等しい、またはそれ未満の容量を有する。いくつかの実施態様において、反応チャンバーは１〜１０μｍの中心間間隔によって分離されている。いくつかの実施態様において、反応チャンバーは、約９μｍ、約５ミクロン、または約２ミクロンの中心間間隔によって分離されている。反応チャンバーは、例えば、それらのベースまたは底部において四角形の断面を有することができる。その例は８μｍ×８μｍの断面、４μｍ×４μｍの断面、または１．５μｍ×１．５μｍの断面を含む。別法として、それらは、例えば、それらのベースまたは底部において三角形の断面を有することができる。その例は８μｍ×１２μｍの断面、４μｍ×６μｍの断面、または１．５μｍ×２．２５μｍの断面を含む。
【０１４２】
いつくかの実施態様において、隣接する反応チャンバーの間の中心間距離は約１〜９μｍ、または約２〜９μｍ、約１μｍ、約２μｍ、約３μｍ、約４μｍ、約５μｍ、約６μｍ、約７μｍ、約８μｍ、または約９μｍである。いくつかの実施態様において、ｃｈｅｍＦＥＴアレイは２５６を超えるセンサー（および、所望により、２５６を超える対応する反応チャンバー（またはウェル））、３００を超えるセンサー（および、所望により、３００を超える対応する反応チャンバー）、４００を超えるセンサー（および、所望により４００を超える対応する反応チャンバー）、５００を超えるセンサー（および、所望により５００を超える対応する反応チャンバー）、６００を超えるセンサー（および、所望により６００を超える対応する反応チャンバー）、７００を超えるセンサー（および、所望により７００を超える対応する反応チャンバー）、８００を超えるセンサー（および、所望により８００を超える対応する反応チャンバー）、９００を超えるセンサー（および、所望により９００を超える対応する反応チャンバー）、１０３を超えるセンサー（および、所望により１０３を超える対応する反応チャンバー）、１０４を超えるセンサー（および、所望により１０４を超える対応する反応チャンバー）、１０５を超えるセンサー（および、所望により１０５を超える対応する反応チャンバー）、または１０６を超えるセンサー（および、所望により１０６を超える対応する反応チャンバー）を含む。いくつかの実施態様において、ｃｈｅｍＦＥＴアレイはセンサーの少なくとも５１２の行および少なくとも５１２の列を含む。
【０１４３】
いくつかの実施態様において、アレイは２５６を超えるセンサーを含む。いくつかの実施態様において、アレイはセンサーの少なくとも５１２の行および少なくとも５１２の列を含む。いくつかの実施態様において、ｃｈｅｍＦＥＴは反応チャンバーの底部に位置する。
【０１４４】
他の実施態様において、注目する分析物は水素イオンであって、本開示による大規模なＩＳＦＥＴアレイは、具体的にはＨ＋濃度の変化（すなわち、ｐＨの変化）を測定するように構成される。他の実施態様において、他の生物学的または化学的反応をモニターすることができ、ｃｈｅｍＦＥＴアレイは、具体的には、水素イオンおよび／または注目する特定の生物学的または化学的プロセスの出現および／または進行に関連する重要な情報を提供する１以上の他の分析物を測定するように構成することができる。
【０１４５】
本発明の他の局面は、限定されるものではないが、合成方法による配列決定に一体化されるものを含めた核酸合成反応をモニターする方法に関する。かくして、本発明の種々の局面は、核酸合成反応をモニターする方法、核酸へのヌクレオチドの取込を決定し、またはモニターする方法、ヌクレオチド取込の存在または不存在を決定する方法、取り込まれたヌクレオチドの数を決定する方法を提供する。
【０１４６】
本発明は、図１〜７に関連して前記で議論したＭｉｌｇｒｅｗ  ｅｔ  ａｌ．のＩＳＦＥＴアレイ設計、ならびに他の慣用的なＩＳＦＥＴアレイ設計に対して具体的に改良して、画素サイズを有意に低下させ、それにより、所与の半導体ダイのサイズのためにｃｈｅｍＦＥＴアレイの画素の数を増加させた（すなわち、画素の密度を増加させた）。種々の実施態様において、画素の密度のこの増加は、同時に、モニターされた生物学的および化学的プロセスに対応する出力シグナルのシグナル−対−ノイズ比率（ＳＮＲ）、およびそのような出力シグナルをアレイから読むことができるスピードを増加させつつ達成される。特に、ｃｈｅｍＦＥＴ直線性についての要件を緩和させ、およびより限定された測定出力シグナル範囲（例えば、１〜１４よりはむしろほぼ７〜９以下のｐＨ範囲に対応する出力シグナル、ならびに必ずしもｐＨに有意に関連しない出力シグナル）に焦点を当てることによって、個々の画素の複雑性およびサイズを有意に低下させることができ、それにより、非常に大規模な密なｃｈｅｍＦＥＴアレイの実現を促進することができるのは認識され、認められてきた。また、ｃｈｅｍＦＥＴアレイにおける画素選択に対する代替のより複雑でないアプローチ（例えば、その複雑性がアレイのサイズと共に上がる、図７に示されたＭｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計で用いられた行および列デコーダアプローチに対する代替法）、ならびにＩＳＦＥＴ応答モデリングおよびそのようなモデリングに基づくデータの外挿を含む種々のデータ処理技術は、有意に大きくかつ密なアレイからのデータの迅速な獲得を容易とするのは認識され、かつ認められてきた。
【０１４７】
ｃｈｅｍＦＥＴアレイ製造に関しては、さらに、慣用的なＣＭＯＳ製造プロセスで使用される種々の技術、ならびに種々の製造後加工工程（ウェハーの取り扱い、洗浄、ダイシング、パッキングなど）は、いくつかの例において得られたｃｈｅｍＦＥＴアレイの性能に悪影響するのが認識され、認められてきた。例えば、再度、図１を参照し、１つの潜在的問題点は、フローティングゲート構造７０に関連する金属のエッチングの間にゲート酸化物６５において誘導できるトラップされた電荷、およびどのようにしてそのようにトラップされた電荷がｃｈｅｍＦＥＴ閾値電圧ＶＴＨに影響し得るかに関する。もう１つの潜在的問題点は、アルミニウム金属ベースのＣＭＯＳ製造で通常使用される低温材料蒸着プロセスに由来する、ｃｈｅｍＦＥＴ不動態化層の密度／多孔度に関する（例えば、図１におけるＩＳＦＥＴ不動態化層７２参照）。そのような低温プロセスは、一般に、慣用的なＣＭＯＳデバイスのための適切な不動態化層を供するが、その結果、分析物溶液と接触したｃｈｅｍＦＥＴについては潜在的に問題であり得る幾分低密度かつ多孔性の不動態化層をもたらしかねず；特に、低密度多孔性不動態化層は、経時的に、溶液中の分析物または他の物質を吸収しかねず、かつそれに飽和しかねず、これは、今度は、ｃｈｅｍＦＥＴ閾値電圧ＶＴＨにおいて望ましくない時間変化ドリフトを引き起こしかねない。この現象は、今度は、注目する１以上の特定の分析物の正確な測定を妨げるであろう。これまでの事を考慮すると、本明細書中で開示された他の発明的実施態様は、ｃｈｅｍＦＥＴアレイの製造および製造後処理／取り扱いの種々の局面から生起し得るｃｈｅｍＦＥＴの性能に対する潜在的に有害な効果を緩和する方法および装置に関する。
【０１４８】
従って、本発明の１つの実施態様は、各センサーが１つのｃｈｅｍＦＥＴを含み（および、いくつかの場合においては、１つのｃｈｅｍＦＥＴよりなるが、所望により、他のエレメントを有してもよく）、かつ１０μｍ２以下のアレイの表面上の面積を占有するＣＭＯＳ−製造センサーのアレイを含む装置に向けられる。
【０１４９】
もう１つの実施態様は、各センサーが、二次元アレイの表面に近接する分析物の存在および／または濃度を表わす少なくとも１つの出力シグナルを供するように構成された１つのｃｈｅｍＦＥＴ（および、いくつかの場合においては、１つのｃｈｅｍＦＥＴよりなるが、所望により、他のエレメントを有してもよい）エレクトロニクスセンサーの少なくとも５１２行および少なくとも５１２の列を含めたエレクトロニクスセンサーの二次元アレイを含むセンサーアレイに向けられる。
【０１５０】
もう１つの実施態様は、各センサーが１つのｃｈｅｍＦＥＴ（および、いくつかの場合においては、１つのｃｈｅｍＦＥＴよりなるが、所望により、他のエレメントを有してもよい）ＣＭＯＳ−製造センサーのアレイを含む装置に向けられる。ＣＭＯＳ−製造センサーのアレイは、２５６を超えるセンサーを含み、および該アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力シグナルのコレクションはデータのフレームを構成する。該装置は、さらに、該アレイにカップリングされ、かつ少なくとも１つのアレイ出力シグナルを生じさせて、秒当たり少なくとも１つのフレームのフレーム速度にて該アレイからのデータの多数のフレームを提供するように構成された制御回路を含む。１つの局面において、フレーム速度は秒当たり少なくとも１０のフレームであってよい。もう１つの局面において、フレーム速度は秒当たり少なくとも２０のフレームであってよい。なお他の局面において、フレーム速度は秒当たり少なくとも３０、４０、５０、７０フレーム、または１００フレームまでであってよい。
【０１５１】
もう１つの実施態様は、各センサーがｃｈｅｍＦＥＴを含み（および、いくつかの場合においては、１つのｃｈｅｍＦＥＴよりなるが、所望により、他のエレメントを有してもよい）ＣＭＯＳ−製造センサーのアレイを含む装置に向けられる。ｃｈｅｍＦＥＴはフローティングゲート構造、および第１の半導体タイプを有し、かつ第２の半導体タイプを有する領域に製造されたソースおよびドレインを含み、ここに、第２の半導体タイプを有する領域をソースまたはドレインいずれかに電気的に結合させる導電体はない。
【０１５２】
もう１つの実施態様は、各センサーが１つのｃｈｅｍＦＥＴを含めた３つのＦＥＴよりなるエレクトロニクスセンサーのアレイを含む装置に向けられる。
【０１５３】
もう１つの実施態様は、各センサーが３以下のＦＥＴを含むエレクトロニクスセンサーのアレイを含む装置に向けられ、ここに、該３以下のＦＥＴは１つのｃｈｅｍＦＥＴを含む。
【０１５４】
もう１つの実施態様は、各センサーが１つのｃｈｅｍＦＥＴを含めた複数のＦＥＴ、および複数のＦＥＴに電気的に結合された複数の導電体を含むエレクトロニクスセンサーのアレイを含む装置に向けられ、ここに、複数のＦＥＴは、複数の導電体が、各センサーによって占有される面積を移動し、かつアレイの多数のセンサーを相互に連結させる４以下の導電体を含むように配置される。
【０１５５】
もう１つの実施態様は、各センサーが１つのｃｈｅｍＦＥＴを含めた複数のＦＥＴを含むＣＭＯＳ−製造センサーのアレイを含む装置に向けられ、ここに、各センサーにおけるＦＥＴの全ては同一のチャネルタイプのものであって、アレイ基板の単一の半導体領域において実施される。
【０１５６】
もう１つの実施態様は、複数の行および複数の列に配置された複数のエレクトロニクスセンサーを含むセンサーアレイに向けられる。各センサーは、アレイの表面に近接する分析物の存在および／または濃度を表わす少なくとも１つの、いくつかの例においては、少なくとも２つの出力シグナルを供するように構成された１つのｃｈｅｍＦＥＴを含む。複数の列の各列については、アレイは、さらに、列における各ｃｈｅｍＦＥＴに対する一定のドレイン電流および一定のドレイン−対−ソース電圧を供するように構成された列回路を含み、該列回路は、２つの操作増幅器および各ｃｈｅｍＦＥＴを持つケルビンブリッジ構成に配置されたダイオード−連結ＦＥＴを含んで、一定のドレイン−対−ソース電圧を供す。
【０１５７】
もう１つの実施態様は、複数の行および複数の列に配置された複数のエレクトロニクスセンサーを含むセンサーアレイに向けられる。各センサーは、アレイの表面に近接する溶液中のイオンの濃度を表わす少なくとも１つの出力シグナル、いくつかの例においては、少なくとも２つの出力シグナルを供するように構成された１つのｃｈｅｍＦＥＴを含む。アレイは、さらに、複数の行の各行を可能とするための少なくとも１つの行選択シフトレジスタ、および複数の列の各列からのｃｈｅｍＦＥＴ出力シグナルを獲得するための少なくとも１つの列選択シフトレジスタを含む。
【０１５８】
もう１つの実施態様は、各センサーがｃｈｅｍＦＥＴを含むＣＭＯＳ−製造センサーのアレイを含む装置に向けられる。ｃｈｅｍＦＥＴはフローティングゲート構造、および第１の半導体タイプを有し、かつ第２の半導体タイプを有する領域に製造されたソースおよびドレインを含み、ここに、第２の半導体タイプを有する領域をソースまたはドレインいずれかに電気的に結合させる導電体はない。アレイは、ＣＭＯＳ−製造センサーの少なくとも５１２の行および少なくとも５１２の列の二次元アレイを含む。各センサーは、ｃｈｅｍＦＥＴを含めた３つのＦＥＴよりなり、および各センサーは３つのＦＥＴに電気的に結合された複数の導電体を含む。３つのＦＥＴは、複数の導電体が、各センサーによって占有されるエリアを移動し、およびアレイの多数のセンサーを相互に連結する４以下の導電体を含むように配置される。各センサー中のＦＥＴの全ては同一のチャネルタイプのものであって、アレイ基板の単一の半導体領域で実施される。アレイの全てのｃｈｅｍＦＥＴからのｃｈｅｍＦＥＴ出力シグナルのコレクションは、データのフレームを構成する。該装置は、さらに、アレイにカップリングされ、かつ少なくとも１つのアレイ出力シグナルを生じさせて、秒当たり少なくとも２０フレームのフレーム速度にてアレイからのデータの多数のフレームを供するように構成された制御回路を含む。
【０１５９】
もう１つの実施態様は、各センサーがｃｈｅｍＦＥＴを含むＣＭＯＳ−製造センサーのアレイを加工する方法に向けられる。該方法は：ａ）アレイを含めた半導体ウェハーをダイシングして、該アレイを含めた少なくとも１つのダイシングされた部分を形成し；およびｂ）該少なくとも１つのダイシングされた部分で気体アニール形成を行うことを含む。
【０１６０】
もう１つの実施態様は、ｃｈｅｍＦＥＴのアレイを製造する方法に向けられる。該方法は、ｃｈｅｍＦＥＴのアレイを製造し、該アレイの上に誘電性材料を蒸着させ、ダイシング工程前に該アレイに対する気体アニールの形成を適用し、該アレイをダイシングし、次いで、ダイシング工程の後に気体アニールの形成を適用することを含む。該方法は、さらに、１以上の蒸着工程の間に半導体ウェハーをテストすることを含むことができる。
【０１６１】
もう１つの実施態様は、ＣＭＯＳ−製造センサーのアレイを加工する方法に向けられる。各センサーは、プラズマ強化化学気相蒸着（ＰＥＣＶＤ）を介して蒸着された窒化ケイ素および／またはオキシ窒化ケイ素の化学的に感受性の不動態化層を有するｃｈｅｍＦＥＴを含む。該方法は、不動態化層の多孔度を低下させ、および／または密度を増大させるように、化学的に感受性の不動態化層上に少なくとも１つのさらなる不動態化材料を蒸着することを含む。
【０１６２】
種々の局面において、ｃｈｅｍＦＥＴアレイは慣用的なＣＭＯＳ（またはｂｉＣＭＯＳまたは他の適当な）加工技術を用いて製造することができ、特に、（対応する画素出力シグナルを得るために画素の全てをスキャニングする）全アレイからのデータの迅速な獲得を容易とするように構成される。
【０１６３】
これまでの概念、および以下により詳細に議論するさらなる概念（但し、その様な概念は相互に矛盾しないものとする）の全ての組合せは、本明細書中で開示された発明的主題の一部であると考えられるのは認められるべきである。特に、本開示の最後に現れる特許請求される主題全ての組合せは、本明細書中で開示される発明的主題の一部であると考えられる。また、引用により一体化されるいずれかの開示において、やはり現れるであろう、本明細書中で明示的に使用される用語は、本明細書中に開示された特定の概念と最も合致する意味に従うべきであると認識されるべきである。
【図面の簡単な説明】
【０１６４】
図面において、文献のように、同様の参照符号は概して異なる図面を通じて同一の部分を指す。また、図面は必ずしもスケール通りではなく、その代わり、本明細書中で議論される種々の概念を一般的に説明するに際して強調される。
【０１６５】
【図１】図１は、慣用的なＣＭＯＳプロセスを用いて製造されたｐ−タイプ（ｐ−チャネル）イオン−感受性電界効果トランジスタ（ＩＳＦＥＴ）の断面を示す。
【０１６６】
【図２】図２は、図１に示されたｐ−チャネルＩＳＦＥＴの電気回路の表示を示す。
【０１６７】
【図２Ａ】図２Ａは、分析物のイオン濃度の段階的変化に対する例示的なＩＳＦＥＴ一過性応答を示す。
【０１６８】
【図３】図３は、図１に示されたＩＳＦＥＴに基づく二次元ＩＳＦＥＴアレイの１つの列を示す。
【０１６９】
【図４】図４は、図３に示されたアレイ列の各画素で使用されるｐ−チャネルＭＯＳＦＥＴおよびｎ−チャネルＭＯＳＦＥＴを含めた伝達ゲートを示す。
【０１７０】
【図５】図５は、図１と同様なダイアグラムであり、図３に示されたアレイ列の１つの画素に対応する基板の一部のより広い断面を示し、そこでは、ＩＳＦＥＴは、やはり画素に含まれる２つのｎ−チャネルＭＯＳＦＥＴのそばに示される。
【０１７１】
【図６】図６は、図５と同様なダイアグラムであり、図３に示されるアレイ列の１つの画素に対応する基板のもう１つの部分の断面を示し、そこでは、ＩＳＦＥＴは、図４に示される伝達ゲートのｐ−チャネルＭＯＳＦＥＴのそばに示される。
【０１７２】
【図７】図７は、伴われる行および列デコーダ回路および測定読出回路と共に、図３の列設計に基づく完全な二次元ＩＳＦＥＴ画素アレイの例を示す。
【０１７３】
【図８】図８は、一般に、本開示の１つの発明的実施態様に従う、大規模なｃｈｅｍＦＥＴアレイを含む核酸プロセッシング系を示す。
【０１７４】
【図９】図９は、本開示の１つの発明的実施態様に従う、図８に示されたのと同様なｃｈｅｍＦＥＴアレイの１つの列を示す。
【０１７５】
【図９Ａ】図９Ａは、図９に示されたアレイ列で使用される例示的な増幅器についての回路ダイアグラムを示す。
【０１７６】
【図９Ｂ】図９Ｂは、本開示の１つの発明的実施態様に従う、増幅器バイアスｖｓ．バンド幅のグラフである。
【０１７７】
【図１０】図１０は、本開示の１つの発明的実施態様に従う、図９に示されるｃｈｅｍＦＥＴアレイの列の画素についてのチップレイアウト設計の頂面図を示す。
【０１７８】
【図１０−１】図１０−１は、本開示のもう１つの発明的実施態様に従う、図９に示されたｃｈｅｍＦＥＴアレイの４つの隣接する画素のクラスターについてのチップレイアウト設計の頂面図を示す。
【０１７９】
【図１１Ａ】図１１Ａは、本開示の１つの発明的実施態様に従う、画素製造の層×層図を示す、線ＩＩ――ＩＩおよびＩＩＩ――ＩＩＩの間の、図１０の右半分のさらなるエレメントを含めた、図１０に示された画素の線Ｉ――Ｉに沿った複合断面図を示す。
【０１８０】
【図１１Ａ−１】図１１Ａ−１は、本開示のもう１つの発明的実施態様に従う、画素製造の層×層図を示す、線ＩＩ――ＩＩの間の、画素のさらなるエレメントを含めた、図１０−１に示された画素の１つの線Ｉ――Ｉに沿った、多数の隣接する画素の複合断面図を示す。
【０１８１】
【図１１Ｂ−１】図１１Ｂ（１）〜（３）は、１０のＰＰｉ受容体（化合物１〜１０）の化学構造を供する。
【図１１Ｂ−２】図１１Ｂ（１）〜（３）は、１０のＰＰｉ受容体（化合物１〜１０）の化学構造を供する。
【図１１Ｂ−３】図１１Ｂ（１）〜（３）は、１０のＰＰｉ受容体（化合物１〜１０）の化学構造を供する。
【０１８２】
【図１１Ｃ−１−１】図１１Ｃ（１）は、図１１Ｂ（３）からの化合物７についての合成プロトコルの模式図である。
【図１１Ｃ−１−２】図１１Ｃ（１）は、図１１Ｂ（３）からの化合物７についての合成プロトコルの模式図である。
【０１８３】
【図１１Ｃ−２】図１１Ｃ（２）は、図１１Ｂ（３）からの化合物８についての合成プロトコルの模式図である。
【０１８４】
【図１１Ｃ−３】図１１Ｃ（３）は、図１１Ｂ（３）からの化合物９についての合成プロトコルの模式図である。
【０１８５】
【図１１Ｄ−１】図１１Ｄ（１）および（２）は、（限定されるものではないがＰＰｉ受容体のような）分子認識化合物に結合させるために不動態化層に適用することができる種々の化学を示す模式図である。
【図１１Ｄ−２】図１１Ｄ（１）および（２）は、（限定されるものではないがＰＰｉ受容体のような）分子認識化合物に結合させるために不動態化層に適用することができる種々の化学を示す模式図である。
【０１８６】
【図１１Ｅ】図１１Ｅは、図１１Ｂ（３）からの化合物７の、金属酸化物表面への付着の模式図である。
【０１８７】
【図１２】図１２Ａ〜１２Ｌは、本開示の１つの発明的実施態様に従った、図１１Ａに示される製造層の各々の頂面図を供する。
【０１８８】
【図１２−１】図１２−１Ａ〜１２−１Ｌは、本開示のもう１つの発明的実施態様に従った、図１１Ａ−１に示された製造層の各々の頂面図を供する。
【０１８９】
【図１３】図１３は、本開示の１つの発明的実施態様に従った、図９〜１２に示された列および画素設計に基づく、図８に示されたのと同様なｃｈｅｍＦＥＴセンサーアレイの例示的なＣＭＯＳ  ＩＣチップ実施のブロックダイアグラムを示す。
【０１９０】
【図１４】図１４は、本開示の１つの発明的実施態様に従った、図１３に示されたアレイの行選択シフトレジスタを示す。
【０１９１】
【図１５】図１５は、本開示の１つの発明的実施態様に従った、図１３に示されたアレイの２つの列選択シフトレジスタの内の１つを示す。
【０１９２】
【図１６】図１６は、本開示の１つの発明的実施態様に従った、図１３に示されたアレイの２つの出力ドライバの１つを示す。
【０１９３】
【図１７】図１７は、本開示の１つの発明的実施態様に従った、アレイコントローラにカップリングされた図１３のｃｈｅｍＦＥＴセンサーアレイのブロックダイアグラムを示す。
【０１９４】
【図１８】図１８は、本開示の１つの発明的実施態様に従った、図１７のアレイコントローラによって供される種々のシグナルについての例示的なタイミングダイアグラムを示す。
【０１９５】
【図１８Ａ】図１８Ａは、本開示の１つの発明的実施態様に従った、図１７のアレイコントローラによって供された種々のシグナルについてのもう１つの例示的なタイミングダイアグラムを示す。
【０１９６】
【図１８Ｂ】図１８Ｂは、本開示の１つの発明的実施態様に従った、高獲得率で獲得されたアレイデータの処理および修正のための例示的な方法を示すフローチャートを示す。
【０１９７】
【図１８Ｃ】図１８Ｃおよび１８Ｄは、本開示の１つの実施態様に従った、所与のアレイ出力シグナルにおける画素間変換を示す例示的な画素電圧を示す。
【図１８Ｄ】図１８Ｃおよび１８Ｄは、本開示の１つの実施態様に従った、所与のアレイ出力シグナルにおける画素間変換を示す例示的な画素電圧を示す。
【０１９８】
【図１９】図１９〜２０は、本開示の他の発明的実施態様に従った、ｃｈｅｍＦＥＴセンサーアレイの代替ＣＭＯＳ  ＩＣチップ実施のブロックダイアグラムを示す。
【図２０】図１９〜２０は、本開示の他の発明的実施態様に従った、ｃｈｅｍＦＥＴセンサーアレイの代替ＣＭＯＳ  ＩＣチップ実施のブロックダイアグラムを示す。
【０１９９】
【図２０Ａ】図２０Ａは、本開示のもう１つの発明的実施態様に従った、図２０に示されたｃｈｅｍＦＥＴアレイの画素についてのチップレイアウト設計の頂面図を示す。
【０２００】
【図２１】図２１〜２３は、本開示の他の発明的実施態様に従った、ｃｈｅｍＦＥＴセンサーアレイのさらなる代替ＣＭＯＳ  ＩＣチップ実施のブロックダイアグラムを示す。
【図２２】図２１〜２３は、本開示の他の発明的実施態様に従った、ｃｈｅｍＦＥＴセンサーアレイのさらなる代替ＣＭＯＳ  ＩＣチップ実施のブロックダイアグラムを示す。
【図２３】図２１〜２３は、本開示の他の発明的実施態様に従った、ｃｈｅｍＦＥＴセンサーアレイのさらなる代替ＣＭＯＳ  ＩＣチップ実施のブロックダイアグラムを示す。
【０２０１】
【図２４】図２４は、本開示のもう１つの発明的実施態様に従った、ｎ−チャネルｃｈｅｍＦＥＴおよび伴ったｎ−チャネルＭＯＳＦＥＴで実施された図９の画素設計を示す。
【０２０２】
【図２５】図２５〜２７は、本開示の他の発明的実施態様に従った、ｃｈｅｍＦＥＴアレイについての代替画素設計および関連列回路を示す。
【図２６】図２５〜２７は、本開示の他の発明的実施態様に従った、ｃｈｅｍＦＥＴアレイについての代替画素設計および関連列回路を示す。
【図２７】図２５〜２７は、本開示の他の発明的実施態様に従った、ｃｈｅｍＦＥＴアレイについての代替画素設計および関連列回路を示す。
【０２０３】
【図２８Ａ】図２８Ａおよび２８Ｂは、アレイ構造の三次元可視化を助けるための、丸いウェルおよび三角形ウェルを示す、ここに使用されるマイクロウェルアレイの部分の等尺説明図である。
【図２８Ｂ】図２８Ａおよび２８Ｂは、アレイ構造の三次元可視化を助けるための、丸いウェルおよび三角形ウェルを示す、ここに使用されるマイクロウェルアレイの部分の等尺説明図である。
【０２０４】
【図２９】図２９は、ＣＭＯＳ  ダイ上の個々のＩＳＦＥＴセンサーのアレイを示す、チップのレイアウトの１つのコーナー（すなわち、より低い左側コーナー）の頂面図のダイアグラム描写である。
【０２０５】
【図３０】図３０は、図２９に示されたダイの一部に対応する、前記センサーアレイのウェル当たり１センサー実施態様のための（典型的には、クロム）マスクの一部についてのレイアウトの例の説明図である。
【０２０６】
【図３１】図３１は、ウェル当たり４センサー実施態様のためのマスクについての対応するレイアウトである。
【０２０７】
【図３２】図３２は、図３３Ａに示されたように、基板上のセンサーの活性アレイを囲むレジストのカラーまたは壁（または、地質学的意味でのその用語を用いる盆地）を形成するために、アレイを囲うエリアをマスクするのに用いる第２のマスクの説明図である。
【０２０８】
【図３３】図３３は、得られた盆地の説明図である。
【０２０９】
【図３３Ａ】図３３Ａは、マイクロウェルアレイを作成するための３−層ＰＣＭプロセスの説明図である。
【０２１０】
【図３３Ｂ】図３３Ｂは、底部にエッチングされた「バンプ」特徴を伴うマイクロウェルのダイアグラム断面である。
【０２１１】
【図３３Ｂ−１】図３３Ｂ−１は、ＩＳＦＥＴ上の二酸化ケイ素の層中に形成されたマイクロウェルと共に、本明細書中で教示されるアレイアーキテクチャの一部を断面で示す走査型電子顕微鏡からの像である。
【０２１２】
【図３３Ｂ−２】図３３Ｂ−２は、断面でのマイクロウェルのダイアグラム説明図であり、該マイクロウェルは本明細書中に教示されたように製造され、勾配がついた側を有し、およびウェル底部のそれよりも大きな対応して適切な直径のビーズが、どのようにしてウェル側壁との干渉によってウェル底部から間隔を設けることができるのを示す。
【０２１３】
【図３３Ｂ−３】図３３Ｂ−３は、示される異なる直径のビーズを伴うそのようなマイクロウェルのもう１つのダイアグラム説明図であり、ＤＮＡを運ぶビーズのような核酸を運ぶビーズ下方のパッキングビーズの任意の使用を示す。
【０２１４】
【図３４】図３４〜３７は、センサーアレイとの流体界面を取り込んだ適当な実験装置の第１の例を図式的に示し、図３５は断面線３５−３５’に沿って図３４の装置を通っての断面を供し、および図３６は図３５の一部を拡大し、ならびに図３７は、流体の流動をより見えるようにするために構造の一部をさらに拡大する。
【図３５】図３４〜３７は、センサーアレイとの流体界面を取り込んだ適当な実験装置の第１の例を図式的に示し、図３５は断面線３５−３５’に沿って図３４の装置を通っての断面を供し、および図３６は図３５の一部を拡大し、ならびに図３７は、流体の流動をより見えるようにするために構造の一部をさらに拡大する。
【図３６】図３４〜３７は、センサーアレイとの流体界面を取り込んだ適当な実験装置の第１の例を図式的に示し、図３５は断面線３５−３５’に沿って図３４の装置を通っての断面を供し、および図３６は図３５の一部を拡大し、ならびに図３７は、流体の流動をより見えるようにするために構造の一部をさらに拡大する。
【図３７】図３４〜３７は、センサーアレイとの流体界面を取り込んだ適当な実験装置の第１の例を図式的に示し、図３５は断面線３５−３５’に沿って図３４の装置を通っての断面を供し、および図３６は図３５の一部を拡大し、ならびに図３７は、流体の流動をより見えるようにするために構造の一部をさらに拡大する。
【０２１５】
【図３８】図３８は、ある構成の例示的なフローセルの形成を開始するエッチングされたフォトレジスト層を伴う基板のダイアグラム説明図である。
【０２１６】
【図３９】図３９〜４１は、図３８に一致するフローセルの第１の構成を製造するのに適したマスクのダイアグラムである。
【図４０】図３９〜４１は、図３８に一致するフローセルの第１の構成を製造するのに適したマスクのダイアグラムである。
【図４１】図３９〜４１は、図３８に一致するフローセルの第１の構成を製造するのに適したマスクのダイアグラムである。
【０２１７】
【図４２】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図４２Ｂ】図４２Ｂ〜４２Ｆは、流体の流動を統一するためのフローセル構造の例のダイアグラム説明図である。
【図４２Ｃ】図４２Ｂ〜４２Ｆは、流体の流動を統一するためのフローセル構造の例のダイアグラム説明図である。
【図４２Ｄ】図４２Ｂ〜４２Ｆは、流体の流動を統一するためのフローセル構造の例のダイアグラム説明図である。
【０２１８】
【図４２Ａ】図４２Ａは、本明細書中に示された配置で用いられるフローセルへの層流を促進するために用いるための、非−三角形流動チャンバーのアンティチャンバー（ディフューザーセクション）の可能な断面構成の説明図である。
【０２１９】
【図４２Ｅ】図４２Ｂないし４２Ｆは、流体の流動を統一するためのフローセル構造の例のダイアグラム説明図である。
【図４２Ｆ】図４２Ｂないし４２Ｆは、流体の流動を統一するためのフローセル構造の例のダイアグラム説明図である。
【０２２０】
【図４２Ｆ−１】図４２Ｆ１は、流体がチップの１つのコーナーで導入され、対角コーナーで存在するフローセルについてのシーリングバッフル配置の例のダイアグラム説明図であり、該バッフル配置はアレイを横切っての所望の流体流動を促進する。
【０２２１】
【図４２Ｆ−２】図４２Ｆ２〜４２Ｆ８は、射出成形によって製造することができ、かつバッフルを組み込んで、流体流動を促進することができる例示的フローセル部材、ならびに、参照電極として働くための金属化表面の説明の組を含み、センサーアレイの上のセンサーアレイパッケージに装着されて、その上に流動チャンバーを形成する該部材の説明図を含む。
【図４２Ｆ−３】図４２Ｆ２〜４２Ｆ８は、射出成形によって製造することができ、かつバッフルを組み込んで、流体流動を促進することができる例示的フローセル部材、ならびに、参照電極として働くための金属化表面の説明の組を含み、センサーアレイの上のセンサーアレイパッケージに装着されて、その上に流動チャンバーを形成する該部材の説明図を含む。
【図４２Ｆ−４】図４２Ｆ２〜４２Ｆ８は、射出成形によって製造することができ、かつバッフルを組み込んで、流体流動を促進することができる例示的フローセル部材、ならびに、参照電極として働くための金属化表面の説明の組を含み、センサーアレイの上のセンサーアレイパッケージに装着されて、その上に流動チャンバーを形成する該部材の説明図を含む。
【図４２Ｆ−５】図４２Ｆ２〜４２Ｆ８は、射出成形によって製造することができ、かつバッフルを組み込んで、流体流動を促進することができる例示的フローセル部材、ならびに、参照電極として働くための金属化表面の説明の組を含み、センサーアレイの上のセンサーアレイパッケージに装着されて、その上に流動チャンバーを形成する該部材の説明図を含む。
【図４２Ｆ−６】図４２Ｆ２〜４２Ｆ８は、射出成形によって製造することができ、かつバッフルを組み込んで、流体流動を促進することができる例示的フローセル部材、ならびに、参照電極として働くための金属化表面の説明の組を含み、センサーアレイの上のセンサーアレイパッケージに装着されて、その上に流動チャンバーを形成する該部材の説明図を含む。
【図４２Ｆ−７】図４２Ｆ２〜４２Ｆ８は、射出成形によって製造することができ、かつバッフルを組み込んで、流体流動を促進することができる例示的フローセル部材、ならびに、参照電極として働くための金属化表面の説明の組を含み、センサーアレイの上のセンサーアレイパッケージに装着されて、その上に流動チャンバーを形成する該部材の説明図を含む。
【図４２Ｆ−８】図４２Ｆ２〜４２Ｆ８は、射出成形によって製造することができ、かつバッフルを組み込んで、流体流動を促進することができる例示的フローセル部材、ならびに、参照電極として働くための金属化表面の説明の組を含み、センサーアレイの上のセンサーアレイパッケージに装着されて、その上に流動チャンバーを形成する該部材の説明図を含む。
【０２２２】
【図４２Ｇ】図４２Ｇおよび４２Ｈは、流体流動がチップアセンブリの中央に導入されたフローセルの代替実施態様のダイアグラム説明図である。
【図４２Ｈ】図４２Ｇおよび４２Ｈは、流体流動がチップアセンブリの中央に導入されたフローセルの代替実施態様のダイアグラム説明図である。
【０２２３】
【図４２Ｉ】図４２Ｉおよび４２Ｊは、チップアセンブリ上に装着された、図４２Ｇおよび４２Ｈに示されるフローセル実施態様のタイプの断面説明図である；
【図４２Ｊ】図４２Ｉおよび４２Ｊは、チップアセンブリ上に装着された、図４２Ｇおよび４２Ｈに示されるフローセル実施態様のタイプの断面説明図である；
【０２２４】
【図４２Ｋ】図４２Ｋおよび４２Ｌは、流体がチップアセンブリのコーナーにおいて導入されるフローセルのダイアグラム説明図である。
【図４２Ｌ】図４２Ｋおよび４２Ｌは、流体がチップアセンブリのコーナーにおいて導入されるフローセルのダイアグラム説明図である。
【０２２５】
【図４２Ｍ】図４２Ｍは、図４２Ｋおよび４２Ｌに描かれたもののような装置における、チップアセンブリ上のアレイの１つのコーナーから対向コーナーへの流体流動のダイアグラム説明図である。
【図４３】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図４４】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図４５】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図４６】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図４７】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図４８】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図４９】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図５０】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図５１】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図５２】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図５３】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【図５４】（図４２Ａ〜４２Ｌを含まない）図４２〜５４、および５７〜５８は、装置の例および拡大の部分的に等尺の断面図の対であり、プラスチックおよびＰＤＭＳのような材料を用いて、フローセルおよび流動チャンバーへ参照電極を導入し、およびフローセルおよび流動チャンバーを形成する方法を示す。
【０２２６】
【図５５】図５５および５６は、本明細書中で教示されるように用いる、チップ上に装着するための流体装置を製造するための２−層ガラス（またはプラスチック）配置の模式的断面図である。
【図５６】図５５および５６は、本明細書中で教示されるように用いる、チップ上に装着するための流体装置を製造するための２−層ガラス（またはプラスチック）配置の模式的断面図である。
【０２２７】
【図５７】図５７および５８は、流体アセンブリの模式的実施態様である。
【図５８】図５７および５８は、流体アセンブリの模式的実施態様である。
【０２２８】
【図５９Ａ】図５９Ａ〜５９Ｃは、フローセルを形成するための２−ピース射出成形部品の２つの例についての該ピースの説明図である。
【図５９Ｂ】図５９Ａ〜５９Ｃは、フローセルを形成するための２−ピース射出成形部品の２つの例についての該ピースの説明図である。
【図５９Ｃ】図５９Ａ〜５９Ｃは、フローセルを形成するための２−ピース射出成形部品の２つの例についての該ピースの説明図である。
【０２２９】
【図６０】図６０は、図５９Ａ〜５９Ｃのフローセル、または他のフローセルのようなフローセルの下流ポートへ、電極としてのステンレス鋼毛細管を導入するための、断面図での、模式的説明図である。
【発明を実施するための形態】
【０２３０】
以下に続いて、分析物の検出および／または測定用の大規模なｃｈｅｍＦＥＴアレイに関する本発明の方法および装置に関する種々の概念、およびその実施態様のより詳細な記載を掲げる。開示された概念は実施のいずれかの特定の様式に限定されないので、上記で導入され、および以下でより詳細に議論される種々の概念は、多数の方法のいずれかで実施できるのは認められるべきである。具体的な実施および適用の例は、主として、説明目的で供される。
【０２３１】
本開示に従った種々の発明的実施態様は、少なくとも部分的には、マイクロエレクトロニクスのパワーをミクロ流体系の生体適合性と組み合わせる半導体ベースの／ミクロ流体ハイブリッド系に向けられる。以下のいくつかの例において、ハイブリッド系のマイクロエレクトロニクス部分は、説明の目的で、ＣＭＯＳ技術で実施される。しかしながら、他の半導体ベースの技術を利用して、本明細書中で議論される系のマイクロエレクトロニクス部分の種々の局面を実施できるので、該開示はこの点について限定的であることを意図しないことは認められるべきである。
【０２３２】
本明細書中に開示された１つの実施態様はｃｈｅｍＦＥＴの大きなセンサーアレイに向けられ、ここに、該アレイの個々のｃｈｅｍＦＥＴセンサーエレメントまたは「画素」は、該アレイに近接して起こる化学的および／または生物学的プロセス（例えば、化学反応、細胞培養、神経活性、核酸配列決定プロセスなど）の結果としての、操作されていない試料中の分析物の存在（または不存在）、分析物のレベル（または量）、および／または分析物の濃度を検出するように構成される。以下により詳細に議論される種々の実施態様によって考えられるｃｈｅｍＦＥＴの例は、限定されるものではないが、ＩＳＦＥＴおよびＥｎＦＥＴを含む。１つの例示的な実施において、１以上のミクロ流体構造はｃｈｅｍＦＥＴセンサーアレイ上方で製造されて、当てはまるように、注目する分析物を生産し、または消費することができる生物学的または化学的反応の含有および／または封じ込めを提供する。例えば、１つの実施においては、その上に所与のウェルが設けられた１以上のセンサーが、該所与のウェル中の分析物の存在、レベル、および／または濃度を検出し、測定するように、ミクロ流体構造は、アレイの１以上のセンサーの上方に配置された１以上の「ウェル」（例えば、小さな反応チャンバーまたは「反応ウェル」）として構成することができる。
【０２３３】
重要な局面および実施態様において、ｃｈｅｍＦＥＴアレイは、１０４のｃｈｅｍＦＥＴを含み、および／または隣接するｃｈｅｍＦＥＴの間の中心間間隔は１〜１０μｍである。
【０２３４】
もう１つの例示的な実施において、本発明は、反応チャンバーの少なくとも１つの二次元アレイを含む高スループット配列決定のための系を含み、ここに、各反応チャンバーはｃｈｅｍＦＥＴにカップリングされており、各反応チャンバーは容量が１０μｍ３（すなわち、１ｐＬ）以下である。好ましくは、各反応チャンバーは容量が０．３４ｐＬ以下、より好ましくは、０．０９６ｐＬ以下、または０．０１２ｐＬでさえある。反応チャンバーは、所望により、頂部における断面面積が２２、３２、４２、５２、６２、７２、８２、９２または１０２平方ミクロンとすることができる。好ましくは、アレイは少なくとも１００、１，０００、１０，０００、１００，０００または１，０００，０００の反応チャンバーを有する。反応チャンバーは、ｃｈｅｍＦＥＴに容量的にカップリングさせることができ、好ましくは、ｃｈｅｍＦＥＴに容量的にカップリングさせる。
【０２３５】
該デバイスは、ミクロ流体反応チャンバーおよび／または誘電性材料にカップリングされた半導体材料のアレイと共にｃｈｅｍＦＥＴのアレイを含むことができる。
【０２３６】
前記した方法はロボティックスを介して自動化することができる。加えて、ｃｈｅｍＦＥＴからシグナルを介して得られた情報は、ユーザーが反応の進行を遠隔的にモニターできるようにパーソナルコンピュータ、パーソナルデジタルアシスタント、携帯電話、ビデオゲームシステム、またはテレビに供することができる。
【０２３７】
いくつかの実施態様において、そのようなｃｈｅｍＦＥＴアレイ／ミクロ流体ハイブリッド構造を用いて、潜在的に核酸のような分析物を含有する注目する溶液／材料を分析することができる。例えば、そのような構造を使用して、核酸の配列決定をモニターすることができる。核酸のような分析物の検出および／または配列決定を行って、核酸の部分的または完全なヌクレオチド配列を決定し、核酸中の単一ヌクレオチド多形の存在および、いくつかの例においては、性質を検出し、いずれの治療方法が、対象の遺伝子メーキャップによって決定できるように、特定の疾患を有する対象を治療するのに最も有効であるかを決定し、２以上の状態の核酸発現プロフィールを決定し、比較し（例えば、病気のおよび正常な組織の発現プロフィールの比較、または未処理の組織、および薬物、酵素、放射線または化学的処置で処理された組織の発現プロフィールの比較）、試料をハプロタイプ分析し（例えば、ヒト対象に存在する２つの対立遺伝子の各々についての遺伝子または遺伝子の変動の比較）、試料を核型分析し（例えば、正味の染色体または他のゲノム異常を検出するための、細胞、または胚のような組織の染色体メーキャップの分析）、および遺伝子型分析を行う（例えば、１以上の遺伝子座を分析して、キャリアの状態および／または種−属の関係を決定する）ことができる。
【０２３８】
また、本明細書中に記載された系を用いて、病気の同定および治療を助けることもできる。例えば、該系は、特定の病気に関連した配列を同定するために、または特定の有効成分に対する陽性の応答に関連する配列を同定するために用いることができる。
【０２３９】
１つの実施態様において、本発明は、疾患を有する複数の対象からの核酸を、反応チャンバーの二次元アレイを含む配列決定装置に送達し、ここに、該反応チャンバーの各々はｃｈｅｍＦＥＴに容量的にカップリングされており、該ｃｈｅｍＦＥＴからのシグナルからの核酸の配列を決定し、次いで、複数の対象からのＤＮＡの間で共通の配列を同定することを含む、疾患に関連した配列を同定する方法を含む。好ましくは、対象は哺乳動物、より好ましくはヒトである。好ましくは、疾患は癌、免疫抑制疾患、神経学的疾患、またはウイルス感染である。
【０２４０】
もう１つの実施態様において、本発明は、陽性応答を呈した複数の対象からの、および活性な剤に対して陰性の応答を有する複数の対象からのＤＮＡを、１以上の配列決定装置を用いて配列決定し、ここに、各配列決定装置はｃｈｅｍＦＥＴのアレイを含み；次いで、陽性応答を呈した複数の対象における、あるいは他の複数の対象には存在しない陰性応答を呈した対象からの共通のＤＮＡ配列を同定することを含む、特定の活性な剤に対する陽性応答に関連する配列を同定する方法を含む。好ましくは、対象は哺乳動物、より好ましくはヒトである。
【０２４１】
しかしながら、本明細書中に開示された概念のいくつかの説明的例は核酸プロセッシングに対して焦点を当てているが、本発明では、これらの概念のより広い適用が考えられ、これらの例に限定される意図はないことは認められるべきである。
【０２４２】
図８は、一般に、本開示の１つの発明的実施態様に従った、大規模なｃｈｅｍＦＥＴアレイを含む核酸プロセッシング系１０００を説明する。核酸プロセッシング系の例は核酸配列決定系である。以下の議論においては、アレイのｃｈｅｍＦＥＴセンサーは、限定されるものではないが、水素イオン濃度および／または核酸プロセッシングに関与する他のイオン種の濃度を含めた、静的および／または動的イオン濃度に対する感度について構成されたＩＳＦＥＴとしての説明目的で記載される。しかしながら、本開示はこの点について限定されず、および説明的例としてＩＳＦＥＴが使用される本明細書中で議論した実施態様のいずれにおいても、以下でさらに詳細に議論するように、ｃｈｅｍＦＥＴの他のタイプを代替実施態様で同様に使用できることは認められるべきである。同様に、本発明の種々の局面および実施態様はセンサーとしてＩＳＦＥＴを使用できるが、水素イオンではない１以上のイオン種を検出できるのは認められるべきである。
【０２４３】
系１０００は、ＩＳＦＥＴセンサーアレイ１００およびミクロ流体フローセル２００を含む半導体／ミクロ流体ハイブリッド構造３００を含む。１つの局面において、フローセル２００は、ＩＳＦＥＴアレイ１００の対応するセンサー上方に配置された（図８には示されない）多数のウェルを含むことができる。もう１つの局面において、フローセル２００は、多数の配列決定試薬２７２（例えば、本明細書中においては上位概念的にはｄＮＴＰという塩基、ｄＡＴＰ、ｄＣＴＰ、ｄＧＴＰ、ｄＴＴＰ、限定されるものではないが、Ｍｇ２＋のような二価カチオン、洗浄溶液等）のフローセルに対する制御されかつ順序立てた許可（または導入）を介してフローセルに配置された１以上の同一の鋳型核酸の配列決定を容易とするように構成される。
【０２４４】
図８に示されるように、配列決定試薬のフローセル２００への許可は、コンピュータ２６０によって制御される１以上のバルブ２７０および１以上のポンプ２７４を介して達成することができる。多数の技術を用いて、種々のプロセッシング材料（例えば、溶液、試料、反応試薬、洗浄溶液等）をそのようなフローセルのウェルに対して許可する（すなわち、導入する）ことができる。図８に示されるように、塩基を含めた試薬は、それらがそこからウェルに拡散するフローセルへ（例えば、コンピュータ制御バルブ２７０およびポンプ２７４を介して）許可され得、あるいは試薬はインクジェットのような他の手段によってフローセルに加えることができる。なおもう１つの例において、フローセル２００はいずれのウェルも含有できず、試薬の拡散特性を探索して、ＩＳＦＥＴアレイ１００の各センサーの間のクロス−トークを制限することができる。
【０２４５】
さらに他の実施態様において、ウェルは、例えば、プライマー核酸の対を含めた１以上の核酸でコーティングすることができ、プライマーヌクレオチド配列に相補的なアダプターヌクレオチド配列を有する核酸をウェルに導入することができる。核酸を固定化するのに有用なこれらおよび他の試薬を、試料の処理直前に、センサーアレイに、チップパッキングの一部としての個々のダイに、またはウェルに供することができる。ゾルゲルを含む他の方法を用いて、核酸のような剤をＩＳＦＥＴアレイの表面近くに固定化することができる。
【０２４６】
本明細書中においてより詳細に議論されるように、本発明で考えられるいくつかの局面においては、ウェルに入れるに先立って、または入れた後に核酸を増幅することができる。種々の方法が核酸を増幅するのに存在する。かくして、１つの局面において、一旦核酸がウェルに負荷（load）されたならば、ウェルにおいて増幅を行うことができ、および得られた増幅産物をさらに分析することができる。増幅方法は、限定されるものではないが、ブリッジ増幅、ローリングサークル増幅、あるいは等温または非−等温増幅技術を用いる他の戦略を含む。
【０２４７】
まとめると、図８の系におけるフローセル２００は、種々の様式で構成して、ＩＳＦＥＴアレイ１００に近接して１以上の分析物（または１以上の反応溶液）を供することができる。例えば、核酸を、センサーアレイ１００の１以上の画素に適当に近接させて、あるいはセンサーアレイ上方に位置させた支持体材料（例えば、１以上の「ビーズ」）上に直接的に付着させ、または適用することができる。プロセッシング試薬（例えば、ポリメラーゼのような酵素）を、直接センサー上に、あるいはセンサーに近接した１以上の固体支持体上に置くこともできる。該デバイスは、少なくとも１つのセンサー−検出可能生成物（例えば、イオン濃度の変化）の検出および／または測定を含む多数のバイオセンサー適用のためにウェルまたはビーズ無くして用いることができるのは理解されるべきである。
【０２４８】
図８の系１０００においては、１つの実施態様によると、ＩＳＦＥＴセンサーアレイ１００はイオン種、特に、イオン種のレベル／量および／または濃度の変化をモニターする。いくつかの実施態様において、種は、核酸の合成または配列決定反応に由来するものである。１つの特に重要なイオン種は、ヌクレオチド取込の結果として放出されるＰＰｉである。もう１つの重要な種は、一旦、核酸の合成または配列決定反応が完了したならば、反応チャンバーに加えられる、または反応チャンバーに残る過剰のヌクレオチドである。そのようなヌクレオチドは、本明細書中においては、「取り込まれていないヌクレオチド」という。
【０２４９】
本明細書中においてより詳細に議論されるように、本発明の種々の実施態様は、ＩＳＦＥＴの静的および／または動的応答を含むモニタリング／測定技術に関することができる。核酸合成または配列決定反応の間におけるヌクレオチド取込の検出に関連する１つの実施態様において、検出／測定技術は、特に、図２Ａに関連して先に議論したように、核酸合成または配列決定反応に関連する種々のイオン種の濃度変化を検出するために、ＩＳＦＥＴの一過的または動的応答（イオン−段階的応答、または「イオンパルス」出力）に依拠している。核酸合成または配列決定反応の特定の例を供して、ＩＳＦＥＴの一過的または動的応答を説明するが、他の実施態様によると、以下に議論されるＩＳＦＥＴの一過的または動的応答は、核酸合成または配列決定反応の具体的例を超えた化学的および／または生物学的活性の他のタイプをモニターし／検知するために開発することができるのは認められるべきである。
【０２５０】
１つの例示的実施において、従前の研究努力によって考えられた分析物溶液中の段階的または実質的に瞬間的なｐＨ変化を超えて、本発明のいくつかの実施態様に従ったＩＳＦＥＴの動的応答に依拠する検出／測定技術は、少なくとも部分的には、（例えば、ＩＳＦＥＴ上の反応ウェルの底部における）分析物／ＩＳＦＥＴの不動態化層界面に近接する種々のイオン種の異なる拡散に基づく。特に、もし注目する各種の適切な拡散のため、分析物／不動態化層界面に近接するイオン強度の変化によって構成される所与の刺激が、濃度変化の刺激に対する応答においてその表面電荷密度を調整する不動態化層の能力よりも有意に速い（例えば、不動態化層表面に関連する特徴的な応答時定数τよりも速い）速度にて起こるならば、イオン強度の段階的または実質的に瞬間的変化は、ＩＳＦＥＴからのイオンパルス出力を観察するのに必ずしも必要とされないのは認識され、かつ認められてきた。この原理は、ＤＮＡ配列決定の例に対してのみならず、化学的および化学的反応検知の他のタイプに対しても同様に適用可能である。
【０２５１】
前記したように、いくつかの実施態様においては、ｐＨの変化は、新しく合成された核酸ストランドに取り込まれたヌクレオチドの数に比例するので、ＩＳＦＥＴを使用して、定常状態ｐＨ値を測定することができる。以下でより詳細に議論される他の実施態様において、ＦＥＴセンサーアレイは、特に、注目する化学反応についての関連情報を供することができる他の分析物に対する感度に対して構成することができる。そのような修飾または構成の例は、本明細書中においてより詳細に議論するように、注目する分析物に結合するための分析物−特異的受容体の使用である。
【０２５２】
（やはりコンピュータ２６０操作下にある）アレイコントローラ２５０を介して、ＩＳＦＥＴアレイは、分析物の検出および／または測定に関連するデータ（例えば、アレイの各ＩＳＦＥＴの出力シグナル）を獲得するように制御することができ、収集されたデータはコンピュータ２６０によって処理されて、鋳型核酸の（配列決定を含めた）プロセッシングに関する有意義な情報を得ることができる。
【０２５３】
図８に示された系１０００のＩＳＦＥＴアレイ１００に関しては、１つの実施態様において、１以上の分析物および／または反応をモニターし／測定するのに必要な全てのセンサーおよびエレクトロニクスを含む、標準ＣＭＯＳプロセス（例えば、０．３５マイクロメートルプロセス、０．１８マイクロメートルプロセス）を用いて設計され、製造された集積回路としてアレイ１００は実施される。再度、図１を参照し、ＩＳＦＥＴアレイ１００に関連して使用されるべき１以上の参照電極７６を（例えば、フローセルの「使用されない」ウェルに配置された）フローセル２００に入れることができ、そうでなければ、参照（例えば、配列決定試薬１７２の１以上）に暴露して、それに対してアレイ１００の各ＩＳＦＥＴに近接する分析物濃度の変化が比較されるベースラインを確立することができる。参照電極７６はアレイ１００、アレイコントローラ２５０、または直接的にコンピュータ２６０に電気的にカップリングさせて、アレイ１００から得られた電圧シグナルに基づいて分析物測定を容易とすることができ；いくつかの実施においては、参照電極は電気的アースまたは他の所定のポテンシャルにカップリングさせることができるか、あるいは参照電極電圧をアースに関して測定して、以下にさらに議論するように、ＩＳＦＥＴ出力シグナル測定のための電気的参照を確立することができる。
【０２５４】
ＩＳＦＥＴアレイ１００は、限定されるものではないが、２〜２５６のようにできるだけ少ない画素（例えば、二次元実施における１６×１６画素）を含めた一次元または二次元アレイとして、または５４メガのようにできるだけ多い画素（例えば、二次元実施において７４００×７４００画素）として、任意の特定のサイズに限定されない。あるいは本明細書中に開示された概念に従った種々の化学的／生物学的分析目的で、より大きなものさえ製造し、使用することができる。図８に示された例示的系の１つの実施態様において、アレイの個々のＩＳＦＥＴセンサーは、ＰＰｉ、取り組まれていないヌクレオチド、水素イオン等に対する感度のために構成することができ；しかしながら、ＩＳＦＥＴセンサーアレイの個々のセンサーは、種々の適用（例えば、ナトリウム、銀、鉄、臭素、ヨウ素、カルシウム、および硝酸塩のような他のイオンに対して感受性の材料は知られている）のためのイオン濃度の他のタイプに対する感度について特に構成することができるので、本開示はこの点において限定されないことも認められるべきである。
【０２５５】
より一般的には、本開示の種々の実施態様に従ったｃｈｅｍＦＥＴアレイは、種々の分析物のいずれか１以上に対する感度について構成することができる。１つの実施態様において、アレイの１以上のｃｈｅｍＦＥＴは、１以上の分析物および／または１以上の結合事象に対する感度について特に構成することができ、他の実施態様においては、所与のアレイの異なるｃｈｅｍＦＥＴを、異なる分析物に対する感度について構成することができる。例えば、１つの実施態様において、アレイの１以上のセンサー（画素）は、第１の分析物に対して感受性であるように構成された第１のタイプのｃｈｅｍＦＥＴを含むことができ、およびアレイの１以上の他のセンサーは、第１の分析物とは異なる第２の分析物に対して感受性であるように構成されたｃｈｅｍＦＥＴの第２のタイプを含むことができる。１つの例示的な実施において、第１および第２の双方の分析物は、例えば、合成方法による配列決定におけるヌクレオチド取込のような特定の反応を示すことができる。もちろん、ｃｈｅｍＦＥＴの２を超える異なるタイプをいずれかの所与のアレイで使用して、分析物および／または他の反応の異なるタイプを検出し、および／または測定することができることも認められるべきである。一般に、本明細書中で議論されたセンサーアレイの実施態様のいずれにおいても、所与のセンサーアレイは「均一」であってよく、実質的に同様なまたは同一のタイプのｃｈｅｍＦＥＴを含んで、分析物の同一タイプ（例えば、ｐＨまたは他のイオン濃度）を検出し、および／または測定することができ、あるいはセンサーアレイは「不均一」であってよく、異なるタイプのｃｈｅｍＦＥＴを含んで、異なる分析物を検出し、および／または測定することができる。議論を簡単にするために、再度、ＩＳＦＥＴの例をセンサーアレイの種々の実施態様において以下に議論するが、本開示はこの点において限定されず、分析物感度についての数個の他のオプションを（例えば、図１１Ａに関して）以下にさらに詳細に議論する。
【０２５６】
種々の分析物のいずれか１以上に対する感度について構成されたｃｈｅｍＦＥＴアレイはエレクトロニクスチップに配置することができ、各チップは１以上の異なる生物学的反応を行うように構成することができる。ピンが、アレイの特徴、および／またはいずれの種類の生物学的反応が特定のチップで行われるべきかに関して、情報を系に運ぶような方法で暗号化されたピンによってアレイ出力を読む前記系の部分に、エレクトロニクスチップを結合させることができる。
【０２５７】
１つの実施態様において、本発明は、チップおよび／またはチップで行うべき反応のタイプの特徴を同定する回路に情報を送達するための１以上のピンを含む、生物学的反応をそこで行うために構成されたエレクトロニクスチップを含む。そのようなｔは限定されるものではないが、短ヌクレオチド多形検出、短タンデムリピート検出、または配列決定を含むことができる。
【０２５８】
もう１つの実施態様において、本発明は：チップを受領するのに適合させたチップ受領モジュール；およびエレクトロニクスチップからの情報を検出するためのレシーバーを含む、１を超える生物学的反応をチップ上で実行するのに適合させた系を含み、ここに、情報はチップで行うべき生物学的反応を決定する。典型的には、該系は、さらに、選択された生物学的反応を行うための１以上の試薬を含む。
【０２５９】
もう１つの実施態様において、本発明は：反応チャンバーの空間的位置、空間的位置に加えられたモノマーのタイプ、複数のモノマーを含む試薬と伸長するポリマーとの完全な反応に要する時間についての情報をリレーするように構成された少なくとも１つの集積回路を含む、ポリマー鋳型を配列決定する装置を含む。
【０２６０】
０．３５マイクロメートルＣＭＯＳプロセッシング技術（またはより小さな特徴サイズが可能なＣＭＯＳプロセッシング技術）に基づく例示的な実施において、ＩＳＦＥＴアレイ１００の各画素は、ＩＳＦＥＴおよび伴う可能化／選択成分を含むことができ、ほぼ１０マイクロメートル×１０マイクロメートル（すなわち、１００マイクロメートル２）以下のアレイの表面に面積を占有することができ；別の言い方をすれば、１０マイクロメートル以下のオーダーのピッチ（画素間隔の画素−対−中心の中心）を有するアレイを実現することができる。０．３５マイクロメートルＣＭＯＳプロセッシング技術を用いる１０マイクロメートル以下のオーダーのアレイピッチは、ＩＳＦＥＴアレイを製造する従前の試みに対するサイズ低下の点での有意な改良を構成し、その結果、少なくとも１２マイクロメートル以上のオーダーの画素サイズがもたらされた。
【０２６１】
より具体的には、本明細書中で開示された発明的概念に基づいて以下にさらに議論するいくつかの実施態様において、ほぼ９マイクロメートルのアレイピッチは、関連行および列選択およびバイアス／読出エレクトロニクスと共に、２５６，０００を超える画素を含めたＩＳＦＥＴアレイ（例えば、５１２×５１２アレイ）が、７ミリメートル×７ミリメートル半導体ダイ上に製造されることを可能とし、および４００万を超える画素含めた同様なセンサーアレイ（例えば、４メガを超える画素を生じる２０４８×２０４８アレイ）が、２１ミリメートル×２１ミリメートルダイ上で製造されるのを可能とする。他の例において、ほぼ５マイクロメートルのアレイピッチは、ほぼ１．５５メガ−画素を含めたＩＳＦＥＴアレイ（例えば、１３４８×１１５２アレイ）および関連エレクトロニクスが、９ミリメートル×９ミリメートルダイ上で製造され、および１４メガを超える画素を含めたＩＳＦＥＴセンサーアレイおよび関連エレクトロニクスが２２ミリメートル×２０ミリメートルダイ上で製造されるのを可能とする。なお他の実施において、０．３５マイクロメートル未満の特徴サイズが可能である（例えば、０．１８マイクロメートルＣＭＯＳプロセッシング技術）ＣＭＯＳ製造プロセスを用い、５マイクロメートルよりもかなり小さなピッチを持つＩＳＦＥＴセンサーアレイを製造することができ（例えば、２．６マイクロメートルのアレイピッチ、または８または９マイクロメートル２未満の画素面積）、有意に密なＩＳＦＥＴアレイを提供する。もちろん、（例えば、ほぼ２０、５０、１００マイクロメートル以上のオーダーの）１０マイクロメートルを超える画素サイズを、やはり本開示に従って、ｃｈｅｍＦＥＴアレイの種々の実施態様で実施することができるのは認められるべきである。
【０２６２】
当業者によって理解されるように、配列決定反応をミニチュア化する能力は、（ヒトゲノムのような）大きなゲノムの配列決定に関与する時間、コストおよび労力を低下させる。
【０２６３】
図８に示される系の他の局面において、１以上のアレイコントローラ２５０を使用して、ＩＳＦＥＴアレイ１００を操作することができる（例えば、分析物測定を表す出力シグナルを得るためのアレイの各画素の選択／可能化）。種々の実施において、１以上のアレイコントローラを構成する１以上の構成要素を、ＩＣチップの異なる部分におけるのを除いてアレイと同一の集積回路（ＩＣ）チップ、またはオフ−チップ上で、アレイそれ自体の画素エレメントと共に実施することができる。アレイ制御に関しては、ＩＳＦＥＴ出力シグナルのアナログ−デジタル変換はセンサーアレイ領域の外側に位置することを除いて、ＩＳＦＥＴアレイと同一の集積回路チップ上で実施される回路によって行うことができる（センサーアレイ領域の外側にアナログ−デジタル変換回路を位置させるのは、より小さなピッチおよび、よって、より大きな数のセンサー、ならびに低下したノイズを可能とする）。以下にさらに議論される種々の例示的な実施において、アナログ−デジタル変換は、必要とされるシグナルの動的レンジに依存して、４−ビット、８−ビット、１２−ビット、１６−ビットまたは他のビット分解能であり得る。
【０２６４】
本明細書中で用いるように、アレイはセンサーまたはウェルのようなエレメントの平面上配置である。該アレイは一次元または二次元であってよい。一次元アレイは、第１の次元においてエレメントの１つの列（または行）、および第２の次元において複数の列（または行）を有するアレイである。一次元アレイの例は１×５アレイである。二次元アレイは、第１および第２の次元双方において複数の列（または行）を有するアレイである。第１および第２の次元における列（または行）の数は同一であっても同一でなくてもよい。二次元アレイの例は５×１０アレイである。
【０２６５】
１以上の分析物を測定するための例示的系１０００におけるｃｈｅｍＦＥＴ（例えば、ＩＳＦＥＴ）アレイ１００の役割の一般的概観を提供してきたが、以下に、種々の適用で使用することができる本開示の種々の発明的実施態様に従った例示的ｃｈｅｍＦＥＴアレイのより詳細な記載を掲げる。再度、説明の目的で、本開示に従ったｃｈｅｍＦＥＴアレイを、ＩＳＦＥＴアレイの特定の例を用いて以下に議論するが、ｃｈｅｍＦＥＴの他のタイプを代替実施態様で使用してもよい。また、再度、説明の目的で、核酸配列決定適用の関連においてｃｈｅｍＦＥＴアレイを議論するが、本発明はそれに限定されるものではなく、むしろ、本明細書中に記載されたｃｈｅｍＦＥＴアレイについての種々の適用が考えられる。
【０２６６】
先に述べたように、本明細書中で開示された種々の発明的実施態様は、図１〜７に関連して先に議論されたＭｉｌｇｒｅｗ  ｅｔ  ａｌ．のＩＳＦＥＴアレイ設計、ならびに他の従前のＩＳＦＥＴアレイ設計を具体的に改良して、画素のサイズおよびアレイのピッチを有意に低下させ、それにより、所与の半導体ダイのサイズについてのＩＳＦＥＴアレイの画素の数を増加させる（すなわち、画素密度を増加させる）。いくつかの実施において、画素密度の増加は、同時に、１以上の分析物に関する各測定に対応する出力シグナルのシグナル−対−ノイズ比率（ＳＮＲ）、およびそのような出力シグナルをアレイから読むことができるスピードを増加させつつ達成される。特に、出願人らは、ＩＳＦＥＴ直線性に対する要件を緩和し、より制限されたシグナル出力／測定レンジ（例えば、１〜１４よりむしろ、ほぼ７〜９以下のｐＨ範囲に対応するシグナル出力、ならびに試料中のｐＨ変化に有意に必ずしも関連しない出力シグナル）に焦点を当てることによって、個々の画素の複雑性およびサイズを有意に低下させることができ、それにより、非常に大規模な密なＩＳＦＥＴアレイの実現を促進させることができることを認識し、認めてきた。
【０２６７】
この目的で、図９は本開示の１つの発明的実施態様に従ったＩＳＦＥＴアレイ１００の１つの列１０２ｊを示し、ここに、ＩＳＦＥＴ画素設計は認識可能に単純化されて、小さな画素サイズを容易とする。列１０２ｊはｎの画素を含み、その最初および最後を画素１０５１および１０５ｎとして図９に示す。図１３に関連してさらに以下で議論するように、図９に示された列設計に基づく完全な二次元ＩＳＦＥＴアレイ１００は、一般に並んで配置される画素の連続的列を伴うｍのそのような列１０２ｊ（ｊ＝１、２、３、・・・ｍ）を含む。もちろん、ＩＳＦＥＴは、ハニカムパターンにおけるように、行−列グリッド以外にアレイ化してもよい。
【０２６８】
図９に示された実施態様の１つの局面において、列１０２ｊの各画素１０５１〜１０５ｎは、３つの構成要素のみ、すなわち、（Ｑ１とも標識される）ＩＳＦＥＴ  １５０、および２つのＭＯＳＦＥＴスイッチＱ２およびＱ３を含む。ＭＯＳＦＥＴスイッチＱ２およびＱ３は、共に、ｎの行選択シグナル（
【数２０】
2011525990.tif 000023
から
【数２１】
2011525990.tif 000024
、ロジック低活性）の内の１つに対して反応性であって、列１０２ｊの所与の画素を可能とし、またはそれを選択する。列の全ての画素に適用される例として画素１０５１を用い、トランジスタスイッチＱ３は、ライン１１８１を介する対応する行選択シグナルの受領に際して、ライン１１２１を介して制御可能な電流ソース１０６ｊをＩＳＦＥＴ  １５０のソースにカップリングさせる。トランジスタスイッチＱ２は、対応する行選択シグナルの受領に際して、ライン１１４１を介して、ＩＳＦＥＴ  １５０のソースを列バイアス／読出回路１１０ｊにカップリングさせる。ＩＳＦＥＴ  １５０のドレインは、ライン１１６１を介して、バイアス／読出回路１１０ｊに直接的にカップリングされる。かくして、画素当たり４つのシグナルラインのみ、すなわち、ライン１１２１、１１４１、１１６１および１１８１が、画素１０５１の３つの構成要素を操作するのに必要とされる。ｍの列のアレイにおいて、所与の行選択シグナルが（例えば、各列における同一位置において）各列の１つの画素に同時に適用される。
【０２６９】
図９において説明されるように、１つの実施態様に従った列１０２ｊについての設計は、図３に示されたＭｉｌｇｒｅｗ  ｅｔ  ａｌ．の列設計に関連して先に議論したものと同様な一般的原理に基づく。特に、各画素のＩＳＦＥＴは、可能とされると、一定のドレイン電流ＩＤｊおよび一定のドレイン−対−ソース電圧ＶＤＳｊとで構成されて、前記方程式（３）に従って、可能とされた画素からの出力シグナルＶＳｊを得る。この目的で、列１０２ｊは、列の全ての画素によって共有されて、可能とされた画素のＩＳＦＥＴに一定のドレイン電流ＩＤｊを供する、アナログ回路陽性供給電圧ＶＤＤＡにカップリングされ、かつバイアス電圧ＶＢ１に応答性である、制御可能な電流ソース１０６ｊを含む。１つの局面において、電流ソース１０６ｊは、２つの長−チャネルの長さおよび高い出力インピーダンスＭＯＳＦＥＴを含めた電流ミラーとして実施される。また、該列は、やはり該列の全ての画素によって供給されて、可能とされた画素のＩＳＦＥＴへ一定のドレイン−対−ソース電圧を供給するバイアス／読出回路１１０ｊも含む。バイアス／読出回路１１０ｊはケルビンブリッジ構成に基づき、バッファ増幅器として構成され、かつアナログ回路陽性供給電圧ＶＤＤＡおよびアナログ供給電圧アースＶＳＳＡにカップリングされた、２つの操作増幅器１０７Ａ（Ａ１）および１０７Ｂ（Ａ２）を含む。バイアス／読出回路は、アナログアースＶＳＳＡにカップリングされ、かつバイアス電圧ＶＢ２に対して応答性である、（電流ソース１０６ｊと同様な）制御可能な電流シンク１０８ｊ、およびダイオード−連結ＭＯＳＦＥＴ  Ｑ６も含む。バイアス電圧ＶＢ１およびＶＢ２はタンデムに設定／制御されて、相補的なソースおよびシンク電流を供する。電流シンク１０８ｊによって引かれた電流の結果としてのダイオード−結合ＭＯＳＦＥＴ  Ｑ６を横切って発生した電圧は操作増幅器によって強制されて、一定のドレイン−ソース電圧ＶＤＳｊとして、可能とされた画素のＩＳＦＥＴのドレインおよびソースを横切って出現する。
【０２７０】
図３に説明されたＭｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計において示されたレジスタＲＳＤｊよりはむしろ、図９のバイアス／読出回路１１０ｊにおいてダイオード−連結ＭＯＳＦＥＴ  Ｑ６を使用することによって、かなりの利点がＣＭＯＳ製造プロセスにおいて提供され；具体的には、マッチングレジスタは、一般にア２０％のオーダーの誤差許容でもって製造することができ、他方、ＣＭＯＳ製造プロセスにおけるＭＯＳＦＥＴマッチングはア１％以上のオーダーである。一定のＩＳＦＥＴドレイン−対−ソース電圧ＶＤＳｊを供することを担う構成要素を列から列へマッチさせることができる程度は、列から列への測定精度（例えば、食い違い）に有意に影響する。かくして、レジスタよりはむしろＭＯＳＦＥＴ  Ｑ６を使用することは、列から列への測定食い違いを認識可能に緩和する。さらに、レジスタおよびＩＳＦＥＴの熱的ドリフト特徴は認識可能に異なり得るが、ＭＯＳＦＥＴおよびＩＳＦＥＴの熱的ドリフト特徴は、もし実質的に同一でなければ、実質的に同様であり；よって、ＭＯＳＦＥ  Ｑ６におけるいずれの熱的ドリフトも、ＩＳＦＥＴ  Ｑ１からのいずれの熱的ドリフトも実質的にキャンセルし、その結果、アレイ温度の変化に伴ってより大きな測定安定性がもたらされる。
【０２７１】
図９において、列バイアス／読出回路１１０ｊは、列からの出力シグナルＶＣＯＬｊを供するための試料／ホールドおよびバッファ回路も含む。特に、画素１０５１〜１０５ｎのうちの１つを各画素においてトランジスタＱ２およびＱ３を介して可能とし、または選択した後に、増幅器１０７Ａ（Ａ１）の出力、すなわち、緩衝化ＶＳｊは、列試料およびホールドシグナルＣＯＬ  ＳＨに対して応答性であるスイッチ（例えば、伝達ゲート）の操作を介して、列試料およびホールドキャパシタＣｓｈに貯蔵される。試料およびホールドキャパシタのための適当なキャパシタンスの例は、限定されるものではないが、ほぼ５００ｆＦ〜２ｐＦの範囲を含む。サンプリングされた電圧は列出力バッファ増幅器１１１ｊ（ＢＵＦ）を介して緩衝化され、列出力シグナルＶＣＯＬｊとして供される。図９にやはり示されるように、参照電圧ＶＲＥＦは、制御シグナルＣＡＬに対して応答性のスイッチを介して、バッファ増幅器１１１ｊに適応して、バッファ増幅器１１１ｊによる列間の非均一性の特徴付けを容易とし、かくして、読出後データ修正を可能とする。
【０２７２】
図９Ａは、バイアス／読出回路１１０ｊの増幅器１０７Ａの１つについての例示的な回路ダイアグラムを示し（増幅器１０７Ｂは同一に実施され）、および図９Ｂは、増幅器１０７Ａおよび１０７Ｂについての増幅器バイアスｖｓ．バンド幅のグラフである。図９Ａに示されるように、増幅器１０７Ａは９つのＭＯＳＦＥＴ（Ｍ１〜Ｍ９）に基づいて多数の電流ミラーの配置を使用し、単位利得バッファとして構成され、そこでは、増幅器の入力および出力は、各々、ＩＮ＋およびＶＯＵＴとして一般性について標識される。（対応するバイアス電流を表す）バイアス電圧ＶＢ４は増幅器のトランスインピーダンスを制御し、バンド幅の対照（すなわち、増大した電流を伴う増大したバンド幅）として働く。図９を再度参照し、試料およびホールドキャパシタＣｓｈのため、増幅器１０７Ａの出力は、試料およびホールドスイッチが閉じられると、フィルタを実質的に駆動する。従って、認識可能に高いデータ速度を達成するには、バイアス電圧ＶＢ４を調整して、より高いバイアス電流および増大した増幅器バンド幅を供することができる。図９Ｂから、いくつかの例示的実施においては、少なくとも４０ＭＨｚおよび有意にそれよりも大きな増幅器バンド幅が実現することができるのが観察できる。いくつかの実施において、１００ＭＨｚと高い増幅器バンド幅は適切であって、高いデータ獲得速度および（例えば、１０〜２０マイクロ秒のオーダーの）比較的より低い画素試料または「滞留」時間を容易とすることができる。
【０２７３】
図９に示された実施態様のもう１つの局面において、図３に示されたＭｉｌｇｒｅｗ  ｅｔ  ａｌ．の画素設計とは異なり、画素１０５１〜１０５ｎは、いずれかの伝達ゲート、またはｎ−チャネルおよびｐ−チャネル双方のＦＥＴ構成要素を必要とする他のデバイスを含まず；特に、この実施態様の画素１０５１〜１０５ｎは同一タイプのＦＥＴデバイスのみを含む（すなわち、ｎ−チャネルのみまたはｐ−チャネルのみ）。説明の目的で、図９に示された画素１０５１および１０５ｎは、ｐ−チャネル構成要素のみ、すなわち、２つのｐ−チャネルＭＯＳＦＥＴ  Ｑ２およびＱ３およびｐ−チャネルＩＳＦＥＴ  １５０を含むものとして示される。ＩＳＦＥＴのソースをバイアス／読出回路１１０ｊにカップリングさせるために伝達ゲートを使用しないことによって、ＩＳＦＥＴ出力シグナル（すなわち、ＩＳＦＥＴソース電圧ＶＳ）についてのいくらかの動的レンジを犠牲にすることができる。しかしながら、出願人らは、潜在的にいくらかの出力シグナル動的レンジに先行し（それにより、ｐＨまたは他のイオン種の濃度変化のような所与の静的および／または動的化学的特性についての測定範囲を潜在的に制限する）ことによって、各画素における異なるタイプのＦＥＴデバイス（ｎ−チャネルおよびｐ−チャネル双方）の要件を排除することができ、画素構成要素のカウントを低下させることができるのを認識し、認めてきた。図１０〜１２に関連してさらに以下で議論するように、これは、画素サイズの低下を有意に促進する。かくして、１つの局面において、低下した動的レンジおよびより小さな画素サイズの間で有益なトレードオフがある。
【０２７４】
図９に示された実施態様のなおもう１つの局面において、Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の画素設計とは異なり、各画素１０５１〜１０５ｎのＩＳＦＥＴ  １５０はそのソースにつながれたその本体結合を有しない（すなわち、本体結合およびＩＳＦＥＴのソースが操作の間に強制的に同一の電気ポテンシャルとなるような、それらをカップリングさせる導電体は無い）。むしろ、アレイの全てのＩＳＦＥＴの本体結合は相互に結ばれ、本体バイアス電圧ＶＢＯＤＹにつながれる。図９において明示的には示されてないが、ＭＯＳＦＥＴ  Ｑ２およびＱ３についての本体結合は、同様に、それらの各ソースにつながれていないが、むしろ本体バイアス電圧ＶＢＯＤＹにつながれている。全てのｐ−チャネル構成要素を有する画素に基づく１つの例示的実施において、本体バイアス電圧ＶＢＯＤＹは、図１７との関係で以下にさらに議論するように、アレイ（例えば、ＶＤＤＡ）に利用可能な最高の電圧ポテンシャルにカップリングされている。
【０２７５】
各ＩＳＦＥＴのそのソースへの本体結合を試みないことによって、いくらかの非−ゼロのソース−対−本体電圧ＶＳＢの可能性は、図１に関連して先に議論したように、「本体効果」を生起させることができ、これは非線形関係に従ってＩＳＦＥＴの閾値電圧ＶＴＨに影響する（かくして、方程式（３）、（４）および（５）によると、分析物活性の検出および／または測定に影響しかねず、分析物／不動態化層界面において表面ポテンシャルの変化を生起させる）。しかしながら、出願人らは、低下したＩＳＦＥＴ出力シグナル動的レンジに焦点を当てることによって、非−ゼロのソース−対−本体電圧からＩＳＦＥＴにおいて生じるであろういずれの本体効果も相対的に最小であろうことを認識し、認めてきた。かくして、低下した動的レンジにわたって得られるであろういずれの測定非直線性も、（例えば、図１７に関連して以下でさらに議論するように、アレイキャリブレーションおよびデータプロセッシング技術を介して）有意でないとして無視するか、あるいは考慮し、補償することができる。また、出願人は、その本体結合に対する各ＩＳＦＥＴソースを試みないことによって、画素を構成するＦＥＴの全ては共通の本体結合を共有することができ、それにより、図１０〜１２に関連して以下でさらに議論するように、画素サイズの低下をさらに容易とすることができる。従って、もう１つの局面において、低下した直線性およびより小さな画素サイズの間に有益なトレードオフがある。
【０２７６】
図１０は、本開示の１つの発明的実施態様に従った、図９に示された画素１０５１についてのチップレイアウト設計の頂面図を示す。図１１Ａは、画素製造の層×層図を示す、線ＩＩ――ＩＩおよびＩＩＩ――ＩＩＩの間の図１０の右半分におけるさらなるエレメントを含めた、図１０に示された画素の線Ｉ――Ｉに沿った複合断面図を示し、および図１２Ａ〜１２Ｌは図１１Ａに示された製造層の各々の頂面図を供する（図１２Ａ〜１２Ｌの各像はもう１つの頂部に重ねられて、図１０に示された画素チップレイアウト設計を生じる）。１つの例示的な実施において、図１０〜１２に示された画素設計は、標準４−金属、２−ポリ、０．３５マイクロメートルＣＭＯＳプロセスを用いて実現して、ほぼ９マイクロメートルの図１０に示された寸法「ｅ」、およびほぼ７マイクロメートルのＩＳＦＥＴ感受性エリアに対応する寸法「ｆ」を有する幾何学的に四角形の画素を供することができる。
【０２７７】
図１０の頂面図において、（図１０においてＱ１と標識された）ＩＳＦＥＴ  １５０は、一般に、画素説明の右側中心部分を占有し、およびＩＳＦＥＴのゲート、ソースおよびドレインの各位置はＱ１Ｇ、Ｑ１ＳおよびＱ１Ｄとして示される。ＭＯＳＦＥＴ  Ｑ２およびＱ３は、一般に、画素説明の左側中心部分を占有し；ＭＯＳＦＥＴ  Ｑ２のゲートおよびソースはＱ２ＧおよびＱ２Ｓとして示され、およびＭＯＳＦＥＴ  Ｑ３のゲートおよびソースはＱ３ＧおよびＱ３Ｓとして示される。図１０に示されるレイアウトの１つの局面において、ＭＯＳＦＥＴ  Ｑ２およびＱ３は、Ｑ２／３Ｄとして示されたドレインを共有する。もう１つの局面において、一般に、ＩＳＦＥＴは、そのチャネルが画素の第１の軸に沿って（例えば、線Ｉ――Ｉと平行に）存在するように形成され、他方、ＭＯＳＦＥＴ  Ｑ２およびＱ３は、それらのチャネルが第１の軸に対して垂直な第２の軸に沿って存在するのは、図１０の頂面図から観察できる。また、図１０は、画素を操作するのに必要な４つのライン、すなわち、Ｑ３のソースにカップリングされたライン１１２１、Ｑ２のソースにカップリングされたライン１１４１、ＩＳＦＥＴのドレインにカップリングされたライン１１６１、およびＱ２およびＱ３のゲートにカップリングされた行選択ライン１１８１を示す。図９を参照し、所与の列における全ての画素は（例えば、図１０中の画素を垂直方向に横切って走る）ライン１１２、１１４および１１６を共有し、所与の行における全ての画素は（例えば、図１０中の画素を水平方向に横切って走る）ライン１１８を共有することは認めることができる；かくして、図９の画素設計および図１０に示されたレイアウトに基づき、４つの金属線のみが各画素を移動するのに必要である。
【０２７８】
ここで、図１１Ａの断面図を参照し、ｎ−ウェル１５４中の（図１０中の線Ｉ――Ｉに沿って存在する）高度にドープされたｐ−タイプの領域１５６および１５８は、ＩＳＦＥＴ多結晶シリコンゲート１６４およびゲート酸化物１６５下方にＩＳＦＥＴ  ｐ−チャネルが形成されるｎ−ウェルの領域１６０がその間に存在する、ＩＳＦＥＴのソース（Ｓ）およびドレイン（Ｄ）を構成する。図１０および１１に示された発明的実施態様の１つの局面に従い、画素１０５１のＦＥＴ構成要素の全ては、ｐ−タイプの半導体基板１５２に形成された単一のｎ−タイプウェル１５４においてｐ−チャネルＦＥＴとして製造される。Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計とは異なり、１）画素における伝達ゲートについて要件はなく；および２）ＩＳＦＥＴソースはｎ−ウェルの本体結合に結び付けられていないゆえに、これは可能である。より具体的には、高度にドープされたｎ−タイプ領域１６２はｎ−ウェル１５４に対する本体結合（Ｂ）を供し、図１０に示されるように、本体結合Ｂは、画素１０５１の周辺の周りの金属導電体３２２にカップリングされている。しかしながら、本体結合はＩＳＦＥＴのソース領域１５６に直接的に電気的にカップリングされておらず（すなわち、本体連結およびソースを、それらが強制的に操作の間に同一電気ポテンシャルにあるようにそれらをカップリングする導電体はない）、また、画素中のいずれかの構成要素のゲート、ソースまたはドレインに直接的に電気的にカップリングした本体結合はない。かくして、画素の他のｐ−チャネルＦＥＴ構成要素、すなわち、Ｑ２およびＱ３は同一のｎ−ウェル１５４において製造することができる。
【０２７９】
図１１Ａの複合断面図において、ＭＯＳＦＥＴ  Ｑ２およびＱ３の共有されたドレイン（Ｄ）に対応する、高度にドープされたｐ−タイプの領域１５９も目に見える（図１０において線Ｉ――Ｉに沿って存在する）。説明の目的で、ＭＯＳＦＥＴ  Ｑ３の多結晶シリコンゲート１６６もまた図１１Ａ中に見えるが、このゲートは、図１０中の線Ｉ――Ｉに沿って存在せず、むしろ、線Ｉ――Ｉに沿った断面の「面の背後に」存在する。しかしながら、簡単のために、図１０に示されたＭＯＳＦＥＴ  Ｑ２およびＱ３の各ソース、ならびにＱ２のゲートは図１１Ａでは見えない。というのは、それらは共有されたドレインと同一の軸に沿って（すなわち、図の面に対して垂直に）存在するからである（もし図１１Ａに示されるならば、これらのエレメントは図１１Ａの複合断面図を不当に複雑とするであろう）。
【０２８０】
図１１Ａに示された基板、ゲート酸化物、および多結晶シリコン層の上方に、多数のさらなる層が設けられて、それを通って導電性通路が形成される交互の金属層および酸化物層を含めた、種々の画素構成要素に対する電気的結合を確立する。４−金属ＣＭＯＳプロセスの例に従い、これらの層は図１１Ａにおいて「接触」、「金属１」、「通路１」、「金属２」、「通路２」、「金属３」、「通路３」、および「金属４」として標識される。（より多いまたはより少ない金属層を使用してもよいことに留意されたい）。特に、ＩＳＦＥＴ電気的連結の理解を容易とするために、図１１Ａの複合断面図は、線ＩＩ――ＩＩおよびＩＩＩ――ＩＩＩの間の、図１０の頂面図の右側に、画素製造のさらなるエレメントを示す。ＩＳＦＥＴ電気的結合に関しては、最も頂部の金属層３０４は、その上方に、分析物−感受性不動態化層１７２が配置された、ＩＳＦＥＴ感受性エリア１７８に対応する。ＩＳＦＥＴ多結晶シリコンゲート１６４、および介在導電体３０６、３０８、３１２、３１６、３２０、３２６および３３８と共に、最も頂部の金属層３０４は、図１に示された慣用的ＩＳＦＥＴ設計と関連して先に議論されたのと同様な方法で、ＩＳＦＥＴ「フローティングゲート」構造１７０を形成する。ＩＳＦＥＴドレインに対する電気的結合は、ライン１１６１にカップリングされた導電体３４０、３２８、３１８、３１４および３１０によって供される。ＩＳＦＥＴソースは、導電体３３４および３３６および（図１０中の線Ｉ−Ｉに沿って存在する）導電体３２４を介してＭＯＳＦＥＴ  Ｑ２およびＱ３の共有されたドレインにカップリングされている。ｎ−ウェル１５４に対する本体結合１６２は、導電体３３０および３３２を介して、「金属１」層上の画素の周辺の周りの金属導電体３２２に電気的にカップリングされている。
【０２８１】
先に示したように、図１２Ａ〜１２Ｌは、図１１Ａに示された製造層の各々の頂面図を供する（図１２Ａ〜１２Ｌの各像はもう１つのものの頂部に重ねられて、図１０に示された画素チップレイアウト設計を作り出す）。図１２において、各層の文字を入れた頂面図、および図１１Ａの断面図の間の対応は以下の通りである；Ａ）ｎ−タイプのウェル１５４；Ｂ）インプラント；Ｃ）拡散；Ｄ）多結晶シリコンゲート１６４（ＩＳＦＥＴ）および１６６（ＭＯＳＦＥＴ  Ｑ２およびＱ３）；Ｅ）接触；Ｆ）金属１；Ｇ）通路１；Ｈ）金属２；Ｉ）通路２；Ｊ）金属３；Ｋ）通路３；Ｌ）金属４（ＩＳＦＥＴゲートに接触する頂部電極）。図１２Ａ〜１２Ｌに示された種々の参照数字は、図１１Ａの複合断面図に存在する同一の特徴に対応する。
【０２８２】
出願人らは、少なくともいくつかの適用においては、画素キャパシタンスは分析物測定のいくつかのタイプについてサイレントパラメータであってよいことを認識し、認めてきた。従って、画素レイアウトおよび設計に関連するもう１つの実施態様において、種々の通路および金属層は、寄生キャパシタンスについてのポテンシャルを少なくとも部分的に緩和して、画素操作の間に生起するように再度構成することができる。例えば、１つのそのような実施態様において、シグナルライン１１２１、１１４１、１１６１および１１８１、およびフローティングゲート構造１７０を構成する最も頂部の金属層３０４の間により大きな垂直方向の距離があるように画素は設計される。
【０２８３】
直前に記載した実施態様において、再度図１１Ａを参照し、最も頂部の金属層３０４は金属４層中に形成され（また、図１２Ｌ参照）、シグナルライン１１２１、１１４１、および１１６１は金属３層中に形成される（また、図１２Ｊ参照）のは容易に観察できるであろう。また、図１１Ａの図においては見えないが、シグナルライン１１８１は金属２層中に形成されるのは図１２Ｈから観察できる。これらのシグナルの１以上はアレイ操作の間に時々アースすることができるので、寄生キャパシタンスは、これらのシグナルラインのいずれかの１以上、および金属層３０４の間で生起することができる。これらのシグナルラインおよび金属層３０４の間の距離を増加させることによって、それらの寄生キャパシタンスは低下させることができる。
【０２８４】
この目的で、もう１つの実施態様においては、いくつかの通路および金属層は、シグナルライン１１２１、１１４１、１１６１および１１８１が金属１および金属２層において実施され、金属３層が、フローティングゲート構造１７０の金属２層構成要素、および最も頂部の金属層３０４の間のジャンパーとしてのみ用いられ、それにより、シグナルラインおよび金属層３０４の間のより大きな距離を確実とするように再構成される。図１０−１は、図９に示されたｃｈｅｍＦＥＴアレイの４つの隣接する画素のクラスターについてのそのようなチップレイアウト設計の正面図を示し、１つの特定の画素１０５１が同定され、標識されている。図１１Ａ−１は、画素製造の層×層図を示す、線ＩＩ――ＩＩの間のさらなるエレメントを含めた図１０−１に示された画素１０５１の線Ｉ――Ｉに沿った、隣接する画素の複合断面図を示し、図１２−１Ａ〜図１２−１Ｌは、図１１Ａ−１に示された製造層の各々の頂面図を供する（図１２−１Ａ〜１２−１Ｌの各像はもう１つのものの頂部に重ねられて、図１０−１に示された画素チップレイアウト設計を作り出す）。
【０２８５】
図１０−１においては、画素頂面図レイアウトは、一般に、図１０に示されたものと同様であることが観察できる。例えば、頂面図においては、ＩＳＦＥＴ  １５０は、一般に、各画素の右側中心部分を占有し、およびＭＯＳＦＥＴ  Ｑ２およびＱ３は、一般に、画素説明の左側中心部分を占有する。図１０に含まれた構成要素標識の多くは明瞭性のために図１０−１から省略されているが、ＩＳＦＥＴ多結晶シリコンゲート１６４は、向きのために画素１０５１に示される。図１０−１は、画素を操作するのに必要な４つのライン（１１２１、１１４１、１１６１および１１８１）も示す。図１０および図１０−１の間の１つの注目される差は、本体領域１６２に対する電気的結合を提供する（金属１層上に位置する）金属導電体３２２に関し；すなわち、図１０においては、導電体３２２は画素の周辺を囲い、他方、図１０−１においては、導電体３２２は画素の周辺を完全には囲わないが、不連続７２７を含む。これらの不連続７２７は、ライン１１８１が、金属１層上で製造され、画素を通って、行の隣接する画素に結合するのも可能とする。
【０２８６】
ここで、図１１Ａ−１の断面図を参照し、３つの隣接する画素が断面に示され、中央画素は議論の目的で図１０−１中の画素１０５１に対応する。図１１Ａの実施態様におけるように、画素１０５１のＦＥＴ構成要素の全ては、単一のｎ−タイプのウェル１５４においてｐ−チャネルＦＥＴとして製造される。加えて、図１１Ａにおけるように、図１１Ａ−１の複合断面図においては、ＭＯＳＦＥＴ  Ｑ２およびＱ３の共有されたドレイン（Ｄ）に対応して、高度にドープされたｐ−タイプの領域１５９も目に見える（図１０−１中の線Ｉ――Ｉに沿って存在する）。説明の目的で、ＭＯＳＦＥＴ  Ｑ３の多結晶シリコンゲート１６６もまた図１１Ａ−１において見えるが、このゲートは図１０−１中の線Ｉ−Ｉに沿って存在せず、むしろ線Ｉ――Ｉに沿った断面の「面の背後に」存在する。しかしながら、簡単のために、図１０−１に示されたＭＯＳＦＥＴ  Ｑ２およびＱ３の各ソース、ならびにＱ２のゲートは図１１Ａ−１においては見えない。というのは、それらは共有されたドレインと同一の軸に沿って（すなわち、図面の面に垂直に）存在するからである。さらに、ＩＳＦＥＴフローティングゲート電気的結合の理解を容易とするために、図１１Ａ−１の複合断面図は、図１０−１の線ＩＩ――ＩＩの間の画素製造のさらなるエレメントを示す。
【０２８７】
より具体的には、図１１−Ａの実施態様におけるように、最も頂部の金属層３０４は、その上方に、分析物−感受性不動態化層１７２が配置されたＩＳＦＥＦ感受性エリア１７８に対応する。ＩＳＦＥＴ多結晶シリコンゲート１６４および介入導電体３０６、３０８、３１２、３１６、３２０、３２６および３３８と共に、最も頂部の金属層３０４は、ＩＳＦＥＴフローティングゲート構造１７０を形成する。しかしながら、図１１Ａの実施態様とは異なり、ＩＳＦＥＴドレインへの電気的結合は、金属３層よりはむしろ金属２層に形成されたライン１１６１にカップリングされた導電体３４０、３２８、および３１８によって供される。加えて、ライン１１２１および１１４１もまた、金属３層よりはむしろ金属２層に形成されたものとして図１１Ａ−１に示される。これらのライン、ならびにライン１１８１の構成は、図１２−１Ａ〜１２−１Ｌの各像からさらに認識でき（ここに、各層の文字を付した頂面図、および図１１Ａ−１の断面図の間の対応は図１２Ａ−１２Ｌとの関係で記載されたものと同一である）；特に、金属導電体３２２と共にライン１１８１は金属１層において形成されるのは図１２−１Ｆにおいて観察することができ、およびライン１１２１、１１４１および１１６１は金属２層に形成され、フローティングゲート構造１７０のジャンパー３０８のみを図１２−１Ｊに示される金属３層に残すのが観察できる。
【０２８８】
従って、シグナルライン１１２１、１１４１、１１６１および１１８１を金属１および金属２層に統合し、それにより、これらのシグナルライン、および金属４層におけるフローティングゲート構造１７０の最も頂部の層３０４の間の距離を増加させることによって、ＩＳＦＥＴにおける寄生キャパシタンスを少なくとも部分的に緩和することができる。（例えば、シグナルラインおよびフローティングゲート構造の最も頂部の層の間の１以上の介入金属層を含めた）この一般的概念は、より大きな数の金属層を含む他の製造プロセスで実施することができるのは認められるべきである。例えば、画素シグナルラインおよび最も頂部の金属層の間の距離は、最も頂部の金属層に対するジャンパーのみがさらなる金属層において形成されたさらなる金属層（合計４を超える金属層）を加えることによって増加させることができる。特に、６−金属−層製造プロセスを使用することができ、そこでは、シグナルラインが金属１および金属２層を用いて製造され、フローティングゲート構造の最も頂部の金属層が金属６層で形成され、および最も頂部の金属層へのジャンパーが、（金属層の間の関連通路と共に）、各々、金属３、金属４および金属５層に形成される。６−金属−層製造プロセスに基づくもう１つの例示的な実施において、図１０、１１Ａ、および１２Ａ〜１２Ｌで示された一般的画素構成を使用することができ（金属２および金属３層上のシグナルライン）、そこでは、最も頂部の金属層は金属６層に形成され、およびジャンパーは、各々、金属４および金属５層に形成させる。
【０２８９】
低下したキャパシタンスに関連するなおもう１つの局面において、最も頂部の金属層３０４（および、かくして、ＩＳＦＥＴ感受性エリア１７８）の寸法「ｆ」を低下させて、隣接する画素の間の交差−キャパシタンスを低下させることができる。図１１Ａ−１で観察でき（および、ＩＳＦＥＴアレイ上方でのウェル製造に向けられた他の実施態様に関連して以下でさらに議論されるように）、ウェル７２５は、ウェルの頂部における寸法「ｇ」が画素ピッチ「ｅ」よりも小さいが、ウェルの底部における寸法「ｆ」よりはなお大きいように、テーパーが付された形状を有するように製造することができる。そのようなテーパリングに基づき、最も頂部の金属層３０４もまた、寸法「ｇ」よりはむしろ寸法「ｆ」にて設計して、隣接する画素の頂部金属層の間のさらなる空間を供することができる。いくつかの説明的非限定的実施において、９マイクロメートルのオーダーの寸法「ｅ」を有する画素については、寸法「ｆ」は（先に議論したように７マイクロメートルとは反対に）６マイクロメートルのオーダーとすることができる。５マイクロメートルのオーダーの寸法「ｅ」を有する画素では、寸法「ｆ」は３．５マイクロメートルのオーダーとすることができる。
【０２９０】
かくして、各々、図１０、１１Ａ、および１２Ａ〜１２Ｌ、および図１０−１、１１Ａ−１、および１２−１Ａ〜１２−１Ｌで示された画素チップレイアウト設計は、種々の実施態様に従って、同一タイプのＦＥＴデバイスを画素の全ての構成要素のために使用でき、および全ての構成要素は単一のウェルにおいて実施できることを示す。これは、画素で必要な面積を劇的に低下させ、それにより、所与の面積における増大した画素密度を容易とする。
【０２９１】
１つの例示的な実施において、ＩＳＦＥＴのためのゲート酸化物１６５は、ほぼ７５オングストロームのオーダーの厚みを有し、４．５ｆＦ／μｍ２の単位面積Ｃｏｘ当たりのゲート酸化物キャパシタンスを生起させるように製造することができる。加えて、多結晶シリコンゲート１６４は、１．２μｍのチャネル幅Ｗおよび０．３５〜０．６μｍのチャネル長さＬ（すなわち、ほぼ２〜３．５の範囲のＷ／Ｌ）に対応する寸法にて製造でき、領域１６０のドーピングは、ｐ−チャネルについてのキャリア移動度が１９０ｃｍ２／Ｖ・ｓ（すなわち１．９Ｅ１０μｍ２／Ｖ・ｓ）となるように選択することができる。前記方程式（２）から、ほぼ１７０〜３００μＡ／Ｖ２のオーダーのＩＳＦＥＴトランスコンダクタンスパラメータβがもたらされる。この例示的実施の他の局面において、アナログ供給電圧ＶＤＤＡは３．３ボルトであって、ＶＢ１およびＶＢ２は、５μＡのオーダーの一定ＩＳＦＥＴドレイン電流ＩＤｊを供るようにバイアスがかけられる（いくつかの実施において、ＶＢ１およびＶＢ２はほぼ１μＡ〜２０μＡのドレイン電流を供するように調整することができる）。加えて、ＭＯＳＦＥＴ  Ｑ６（図９中のバイアス／読出回路１１０ｊ参照）は、Ｑ６を横切った電圧が、５μＡのＩＤｊを仮定すると、８００ｍＶとなるような（すなわち、ＶＤＳｊ＝８００ｍＶ）、チャネルの長さに対する幅の比率を有するようなサイズとされる（例えば、ほぼ５０のＷ／Ｌ）。前記方程式（３）から、これらの例示的パラメータに基づき、これは、ほぼ０〜２ボルトの範囲にわたってＩＳＦＥＴ閾値電圧変化についてほぼ０．５〜２．５ボルトの範囲にわたって画素出力電圧ＶＳｊを供する。
【０２９２】
図１１Ａに示された分析物−感受性不動態化層１７２に関しては、例示的ＣＭＯＳ実施において、不動態化層は、水素を含めた種々のイオン種の濃度に対して有意に感受性とすることができ、窒化ケイ素（Ｓｉ３Ｎ４）および／またはオキシ窒化ケイ素（Ｓｉ２Ｎ２Ｏ）を含むことができる。慣用的なＣＭＯＳプロセスにおいて、不動態化層はこれらの材料の１以上の連続的動着によって形成することができ、これを使用して、一般的に、デバイスを処理し、またはコーティングして汚染に対して保護し、電気的安定性を増加させる。窒化ケイ素およびオキシ窒化ケイ素の材料の特性は、これらの材料を含む不動態化層がスクラッチ保護を供し、デバイス金属化を腐食させ、および／またはデバイス操作を不安定としかねない、水およびナトリウムの拡散に対する有利なバリアとして働くようなものである。窒化ケイ素および／またはオキシ窒化ケイ素を含めた不動態化層は、不動態化層がそれらが接触する分析物溶液からのプロトンを供与し、または受け取ることができる表面基を含有し、それにより、図１および２Ａとの関係で先に議論したように、表面ポテンシャルおよびデバイス閾値電圧ＶＴＨを改変する点で、ＩＳＦＥＴデバイスにおいてイオン−感受性も提供する。
【０２９３】
（ほぼ６５０度摂氏の融点を有する）金属としてのアルミニウムを含むＣＭＯＳプロセスでは、窒化ケイ素および／またはオキシ窒化ケイ素不動態化層は、一般には、２５０〜３５０度摂氏のグロー放電が窒化ケイ素またはオキシ窒化ケイ素を形成する構成ガスをイオン化し、ウェハー表面で反応する活性種を作り出して、各材料の積層体を形成する、プラズマ−増強化学的気相蒸着法（ＰＥＣＶＤ）を介して形成される。１つの例示的プロセスにおいて、ほぼ１．０〜１．５μｍのオーダーの厚みを有する不動態化層は、（０．２〜０．４μｍのオーダーの）オキシ窒化ケイ素の薄層の初期蒸着、続いて、（０．５μｍのオーダーの）オキシ窒化ケイ素のわずかにより厚い蒸着、および（０．５μｍのオーダーの）窒化ケイ素の最終蒸着によって形成することができる。ＰＥＣＶＤプロセスに関与する低い蒸着温度のため、アルミニウム金属化は有害に影響されない。
【０２９４】
しかしながら、出願人らは、低温ＰＥＣＶＤプロセスが慣用的ＣＭＯＳデバイスに対して適切な不動態化を提供するが、低温プロセスの結果、一般には低密度かつ幾分多孔性の不動態化層をもたらし、これは、いくつかの場合において、ＩＳＦＥＴ閾値電圧安定性に悪影響しかねないことを認識し、認めてきた。特に、ＩＳＦＥＴデバイス操作の間に、低密度多孔性不動態化層は、経時的に、溶液からのイオンを吸収でき、該イオンで飽和でき、これは、今度は、ＩＳＦＥＴ閾値電圧ＶＴＨにおいて望ましくない時間−変化ドリフトを引き起こしかねず、正確な測定を挑戦的なものとする。
【０２９５】
これまでのことを考慮すると、１つの実施態様において、アルミニウムの代わりにタングステン金属を用いるＣＭＯＳプロセスを使用して、本発明の開示に従い、ＩＳＦＥＴアレイを製造することができる。（３４００度摂氏を超える）タングステンの高い融解温度は、窒化ケイ素またはオキシ窒化ケイ素不動態化層のための、より高い温度の低圧化学的気相蒸着（ＬＰＣＶＤ）プロセス（例えば、ほぼ７００〜８００度摂氏）の使用を可能とする。ＬＰＣＶＤプロセスは、典型的には、不動態化層についての有意により密なかつ多孔性の低いフィルムをもたらし、それにより、ＩＳＦＥＴ閾値電圧のドリフトに導く、分析物溶液からのイオン吸収の潜在的な悪影響を緩和する。
【０２９６】
アルミニウムベースのＣＭＯＳプロセスを使用して、本開示に従ってＩＳＦＥＴアレイを製造するなおもう１つの実施態様において、図１１Ａに示された不動態化層１７２は、慣用的なＣＭＯＳプロセスで典型的に使用されたものを超えたさらなる蒸着および／または材料を含むことができる。例えば、不動態化層１７２は、先に議論した窒化ケイ素および／またはオキシ窒化ケイ素の初期低温プラズマ−援助蒸着（ＰＥＣＶＤ）を含むことができ；本議論の目的では、これらの慣用的蒸着は、不動態化層１７２の最初の部分１７２Ａとして図１１Ａに示される。１つの実施態様において、最初の部分１７２Ａに続いて、１以上のさらなる不動態化材料を配置して、少なくとも第２の部分１７２Ｂを形成して、密度を増大させ、総じての不動態化層１７２の多孔度（およびそれによる吸収）を低下させる。１つのさらなる部分１７２Ｂが、主として、図１１Ａでの説明の目的で、該開示はこの点において限定されない、というのは、総じての不動態化層１７２は２以上の構成部分を含むことができるからであり、そこでは、各部分は同一または異なる材料の１以上の層／蒸着を含むことができ、および各部分は同様にまたは異なって構成することができるのは認められるべきである。
【０２９７】
不動態化層１７２の第２の部分１７２Ｂ（または他のさらなる部分）に適した材料の例は、限定されるものではないが、窒化ケイ素、オキシ窒化ケイ素、酸化アルミニウム（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ３Ｏ５）、酸化スズ（ＳｎＯ２）および二酸化ケイ素（ＳｉＯ２）を含む。１つの局面において、第２の部分１７２Ｂ（または他のさらなる部分）は、限定されるものではないが、ＲＦスパッタリング、ＤＣマグネトロンスパッタリング、熱または電子線蒸着、およびイオン−援助蒸着を含めた、種々の比較的低温のプロセスを介して蒸着することができる、もう１つの局面において、プレ−スパッタリングエッチングプロセスを、第２の部分１７２Ｂの蒸着に先立って使用し、第１の部分１７２Ａに存在するいずれの天然酸化物も除去することができる（別法として、上昇した温度の水素雰囲気のような還元性雰囲気を使用して、第１の部分１７２Ａに存在する天然酸化物を除去することができる）。なおもう１つの局面において、第２の部分１７２Ｂの厚みはほぼ０．０４μｍ〜０．０６μｍ（４００〜６００オングストローム）のオーダーとすることができ、第１の部分の厚みは、先に議論したように、１．０〜１．５μｍのオーダーとすることができる。いくつかの例示的な実施において、第１の部分１７２Ａは、１．０〜１．５μｍの組合せ厚みを有するオキシ窒化ケイ素および窒化ケイ素の多数の層を含むことができ、第２の部分１７２Ｂは、ほぼ４００〜６００オングストロームの厚みを有する酸化アルミニウムまたは酸化タンタルいずれかの単一の層を含むことができる。再度、これまでの例示的厚みは、主として、説明目的で供されるものであり、開示はこれらの点において制限されないことが認められるべきである。
【０２９８】
本発明に従い、水素イオン感受性不動態化層は、限定されるものではないが、ＰＰｉおよび取り込まれていないヌクレオチド三リン酸を含めた他の分析物に対しての感受性であることが判明した。例として、窒化ケイ素不動態化層は、ＰＰｉおよびヌクレオチド三リン酸の濃度の変化を検出することができる。同一のｃｈｅｍＦＥＴを用いてこれらの分析物の濃度変化を測定する能力は、単一アレイを用いて核酸を配列決定し、それにより、配列決定方法を単純化する能力を大いに促進する。
【０２９９】
かくして、本明細書に記載されたｃｈｅｍＦＥＴアレイを用いて、種々の分析物を検出し、および／または測定することができ、そうすることによって、種々の反応および／または相互作用をモニターすることができるのは理解されるべきである。また、（ｐＨ変化の形態である）水素イオン検出に関するここでの議論は、便宜および簡潔性のためのものであり、および（他のイオンを含めた）他の分析物の静的または動的レベル／濃度を、これらの記載における水素に代えて置き換えることができるのも理解されるべきである。特に、分析物に存在する種々のイオン種のいずれか１以上の十分に速い濃度変化は、図２Ａに関連して先に議論したように、ｃｈｅｍＦＥＴの一過的または動的応答を介して検出することができる。また、分析物／不動態化層界面についての部位−解離（または部位−結合）モデルに関連して先に議論したように、分析物／不動態化層界面における平衡反応に関連する種々のパラメータ（例えば、順方向および逆方向平衡反応についての速度定数、不動態化層表面の単位面積当たりのプロトンドナー／アクセプター部位の合計数、固有の緩衝能力、ゼロ電荷の点におけるｐＨ）は、材料依存性特性であって、かくして、不動態化層で使用される材料の選択によって影響されるのは認められるべきである。
【０３００】
本明細書中に記載されたＩＳＦＥＴを含めたｃｈｅｍＦＥＴは、接触した場合に電場の変化をそれ自体が誘導することができるいずれの分析物も検出することができるか、あるいはそうでなければ、ｃｈｅｍＦＥＴ表面によって検知され、または検出される。分析物は、センサーによって検出されるためには荷電されている必要はない。例えば、実施態様に依存して、分析物は正に荷電され（すなわち、カチオン）、負に荷電され（すなわち、アニオン）、両性イオンであり、（すなわち、２つの等しいおよび反対の電荷を有することができるが、総じて中性である）、および極性であるが中性であってもよい。このリストは限定的な事を意図しない。というのは他の分析物クラスならびに各クラス内の種は、本明細書中に提供された開示に基づいて当業者によって容易に考えられるからである。
【０３０１】
本発明の最も広い意味において、不動態化層はコーティングされていてもいなくてもよく、分析物は不動態化層と直接的に相互作用してもしなくてもよい。例として、不動態化層は窒化ケイ素を含むものでよく、分析物は水素イオン以外の何かであってもよい。具体的な例として、不動態化層は窒化ケイ素を含んでも良く、分析物はＰＰｉであってよい。これらの例において、（すなわち、直接的にまたは間接的にのいずれかで不動態化層に付着されたＰＰｉ受容体の不存在下において）ＰＰｉは直接的に検出される。
【０３０２】
もし検出されるべき分析物が水素（または別法として水酸化物）であれば、いずれかのイオン種の変化が不動態化層で検出できるように、弱い緩衝液を用いるのが好ましい。もし検出されるべき分析物が水素（または水酸化物）以外の何かであるが、反応または検出工程の間に溶液中のｐＨ変化のいくらかの可能性があれば、ｐＨの変化が分析物の検出に干渉しない場合、強い緩衝液を用いるのが好ましい。緩衝液は、ｐＨの種々の程度の変化に対して抵抗するイオン性分子（またはイオン性分子を含む溶液）である。いくつかの緩衝液は、溶液中に加えられた、または溶液中で生じた酸または塩基を中和することができ、その結果、溶液中の有効なｐＨ変化はない。いずれの緩衝液も適当であるが、それが所望の範囲においてｐＫａを有するこを条件とするのは理解されるべきである。いくつかの実施態様においては、適当な緩衝液は、６〜９、より好ましくは６．５〜８．５のｐＨ範囲当たりで機能するものである。他の実施態様において、適当な緩衝液は、８．５〜９．５を含めた、７〜１０のｐＨ範囲当たりで機能するものである。
【０３０３】
緩衝液の強度は相対的項である。というのは、それが注目する溶液に加えられた、または溶液中で生じた酸または塩基の性質、強度および濃度に依存するからである。弱い緩衝液は約少なくとも＋／−０．００５、約少なくとも＋／−０．０１、約少なくとも＋／−０．０１５、約少なくとも＋／−０．０２、約少なくとも＋／−０．０３、約少なくとも＋／−０．０４、約少なくとも＋／−０．０５、約少なくとも＋／−０．１０、約少なくとも＋／−０．１５、約少なくとも＋／−０．２０、約少なくとも＋／−０．２５、約少なくとも＋／−０．３０、約少なくとも＋／−０．３５。約少なくとも＋／−０．４５、約少なくとも＋／−０．５０以上のｐＨ変化の検出を可能とする緩衝液である（従って、そうでなければ制御することができない）。
【０３０４】
強い緩衝液は、約少なくとも＋／−０．００５、約少なくとも＋／−０．０１、約少なくとも＋／−０．０１５、約少なくとも＋／−０．０２、約少なくとも＋／−０．０３、約少なくとも＋／−０．０４、約少なくとも＋／−０．０５、約少なくとも＋／−０．１０、約少なくとも＋／−０．１５、約少なくとも＋／−０．２０、約少なくとも＋／−０．２５、約少なくとも＋／−０．３０、約少なくとも＋／−０．３５、約少なくとも＋／−０．４５、約少なくとも＋／−０．５０以上のｐＨ変化を制御する緩衝液である。
【０３０５】
緩衝液の強度は、緩衝液種それ自体の濃度を変化させることによって変化させることができる。かくして、低濃度の緩衝液は低強度緩衝液であり得る。例は、１ｍＭ未満の（例えば、５０〜１００μＭ）緩衝液種を有するものを含む。ｐＨの変化が読出である、本明細書中に記載された配列決定反応に適した弱い緩衝液の非限定的例は、０．１ｍＭ  ＴｒｉｓまたはＴｒｉｃｉｎｅである。適当な弱い緩衝液の例は実施例に供されており、また当該分野で公知でもある。より高い濃度の緩衝液はより強い緩衝液であり得る。その例は、１〜２５ｍＭ緩衝液種を有するものを含む。ＰＰｉおよび／またはヌクレオチド三リン酸が直接的に読まれる、本明細書中に記載された配列決定反応に適した強い緩衝液の非限定的例は１．５または２５ｍＭ（またはそれ以上の）ＴｒｉｓまたはＴｒｉｃｉｎｅである。当業者であれば、本発明に含まれる反応および検出方法で用いられる最適な緩衝液を決定することができるであろう。
【０３０６】
いくつかの実施態様において、不動態化層および／または複数層および／またはその上にコーティングされた分子は、アレイ読出の分析物特異性を指令する。
【０３０７】
（ｐＨの形態の）水素イオン、および本発明によって決定される他の分析物の検出は、窒化ケイ素（Ｓｉ３Ｎ４）、オキシ窒化ケイ素（Ｓｉ２Ｎ２Ｏ）、酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、五酸化タンタル（Ｔａ２Ｏ５）、酸化スズまたは酸化第二スズ（ＳｎＯ２）等で作成された不動態化層を用いて行うことができる。
【０３０８】
不動態化層は、限定されるものではないが、カルシウム、カリウム、ナトリウム、ヨウ素、マグネシウム、塩化物、リチウム、鉛、銀、カドミウム、ニトレート、フォスフェート、二水素フォスフェートなどを含めた他のイオン種を直接的に検出することもできる。
【０３０９】
いくつかの実施態様において、不動態化層は注目する分析物に対する受容体でコーティングされる。好ましくは、受容体は注目する分析物、またはいくつかの例においては、分析物が属する剤のクラスに選択的に結合する。本明細書中で用いるように、分析物に選択的に結合する受容体は、その分析物に優先的に結合する分子である（すなわち、その分析物に対するその結合親和性は、いずれかの他の分析物に対するその結合親和性よりも大きい）。注目する分析物に対するその結合親和性は、いずれかの他の分析物に対するその結合親和性よりも２倍、３倍、４倍、５倍、６倍、７倍、８倍、９倍、１０倍、１５倍、２０倍、２５倍、３０倍、４０倍、５０倍、１００倍またはそれ以上であり得る。その相対的結合親和性に加えて、受容体は、注目する分析物に有効に結合するのに十分高い絶対結合親和性も有しなければならない（すなわち、それは十分な感度を有しなければならない）。ピコモル〜マイクロモル範囲に結合親和性を有する受容体も適当である。好ましくは、そのような相互作用は可逆的である。
【０３１０】
受容体はいずれの性質のものであってもよい（例えば、化学物質、核酸、ペプチド、脂質、その組合せ等）。そのような実施態様において、分析物もまたいずれの性質のものであってもよいが、それに選択的に、いくつかの例においては、特異的に結合する受容体が存在するものとする。しかしながら、本発明はさらに、受容体の不存在下での分析物の検出が考えられるのは理解されるべきである。この例は、ＰＰｉまたはＰｉ受容体の不存在下における不動態化層によるＰＰｉおよびＰｉの検出である。
【０３１１】
１つの局面において、本発明では、イオノフォアである受容体が考えられる。本明細書中で用いるように、イオノフォアは、アニオンまたはカチオンを問わず、イオン種に選択的に結合する分子である。本発明の関係では、イオノフォアは受容体であって、それが結合するイオンは分析物である。本発明のイオノフォアは微生物に由来する当該分野で認められたキャリアイオノフォア（すなわち、特定のイオンに結合する小さな脂質−可溶性分子）を含む。種々のイオノフォアがＣａｌｂｉｏｃｈｅｍのような源から商業的に入手可能である。
【０３１２】
いくつかのイオンの検出は、不動態化層それ自体の使用を通じて、または不動態化層上にコーティングされた受容体の使用を通じて達成することができる。例えば、カリウムは、ポリシロキサン、バリノマイシンまたはサリノマイシンを用いて選択的に検出することができ；ナトリウムはモネンシン、ナイスタチン、またはＳＱＩ−Ｐｒを用いて選択的に検出することができ；カルシウムはイオノマイシン、カルシマイシン（Ａ２３１８７）、またはＣＡ１００１（ＥＴＨ１００１）を用いて選択的に検出することができる。
【０３１３】
１を超えるイオンに結合することができる受容体もまたいくつかの例で用いることができる。例えば、ボベリシンを用いてカルシウムおよび／またはバリウムイオンを検出することができ、ニゲリシンを用いてカリウム、水素および／または鉛イオンを検出することができ、グラミシジンを用いて水素、ナトリウムおよび／またはカリウムイオンを検出することができる。当業者であれば、これらの化合物を、単一のイオン特異性が要求されない、あるいは化合物が結合する他のイオンが存在したり生じたりしないような（または不可能な）適用で用いることができる。同様に、特定の属の多数の種に結合する受容体もまた、該属内のただ１つの種が存在し、あるいは当該方法が種の間の区別を必要としないものを含めた、いくつかの実施態様でやはり有用であり得る。
【０３１４】
限定されるものではないが、核酸配列決定適用を含めた他の実施態様において、ＰＰｉに選択的に結合する受容体を用いることができる。ＰＰｉ受容体の例は、図１１Ｂ（１）〜（３）に示されたこれらの化合物（化合物１〜１０）を含む。化合物１はＡｎｇｅｗ  Ｃｈｅｍ  Ｉｎｔ  Ｅｄ  ２００４  ４３：４７７７−４７８０およびＵＳ  ２００５／０１１９４９７  Ａ１に記載されており、ｐ−ナフチル−ビス［（ビス（２−ピリジルメチル）アミノ）メチル］フェノールという。化合物２はＪ  Ａｍ  Ｃｈｅｍ  Ｓｏｃ  ２００３  １２５：７７５２−７７５３  およびＵＳ  ２００５／０１１９４９７  Ａ１に記載されており、ｐ−（ｐ−ニトロフェニルアゾ）−ビス［（ビス（２−ピリジルメチル−１）アミノ）メチル］フェノール（またはその二核Ｚｎ錯体）という。化合物１および２についての合成スキームはＵＳ  ２００５／０１１９４９７  Ａ１に供されている。化合物３はＬｅｅ  ｅｔ  ａｌ．Ｏｒｇａｎｉｃ  Ｌｅｔｔｅｒｓ  ２００７  ９（２）：２４３−２４６，  および  Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ  １９９５  ２９：３２４−３２７に記載されている。化合物４は、Ａｎｇｅｗ  Ｃｈｅｍ  Ｉｎｔ  Ｅｄ  ２００２  ４１（２０）：３８１１−３８１４に記載されている。化合物５はＷＯ  ２００７／００２２０４に記載されており、ビス−Ｚｎ２＋−ジピコリルアミン（Ｚｎ２＋−ＤＰＡ）とそこではいわれる。化合物６はＰＰｉに結合し示される。（ＭｃＤｏｎｏｕｇｈ  ｅｔ  ａｌ．  Ｃｈｅｍ．  Ｃｏｍｍｕｎ．  ２００６  ２９７１−２９７３）  化合物７、８および９についての例示的合成は、各々、図１１Ｃ（１）〜（３）に示されている。化合物７の金属酸化物表面への結合は図１１Ｅに示されている。
【０３１５】
もう１つの例として、ニューロトキシンに対する受容体は、Ｓｉｍｏｎｉａｎ  Ｅｌｅｃｔｒｏａｎａｌｙｓｉｓ  ２００４，  １６：１８９６−１９０６に記載されている。
【０３１６】
受容体は、共有結合により、または非−共有結合により、不動態化層に結合させることができる。受容体の不動態化層への共有結合は直接的または（例えば、リンカーを通じて）間接的であってよい。図１１Ｄ（１）および（２）は、不動態化層へ受容体を共有結合により結合させるためのシラノール化学の使用を説明する。受容体は、例えば、脂肪族第一級アミン（底部左側パネル）またはアリールイソチオシアネート（底部右側パネル）を用いて不動態化層に固定化することができる。これらおよび他の実施態様において、それ自体が窒化ケイ素、酸化アルミニウム、酸化ケイ素、五酸化タンタルなどよりなることができる不動態化層を、その反応性表面基を介してシラネーション層に結合させる。ＦＥＴ表面への共有結合についてのシラノール化学に関するより詳細については、少なくとも以下の刊行物を参照することができる：窒化ケイ素については、Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ  １９９５  ２９：３２４−３２７，  Ｊｐｎ  Ｊ  Ａｐｐｌ  Ｐｈｙｓ  １９９９  ３８：３９１２−３９１７およびＬａｎｇｍｕｉｒ  ２００５  ２１：３９５−４０２参照；酸化ケイ素については、Ｐｒｏｔｅｉｎ  Ｓｃｉ  １９９５  ４：２５３２−２５４４およびＡｍ  Ｂｉｏｔｅｃｈｎｏｌ  Ｌａｂ  ２００２  ２０（７）：１６−１８参照；および酸化アルミニウムについては、Ｃｏｌｌｏｉｄｓ  ａｎｄ  Ｓｕｒｆａｃｅｓ  １９９２  ６３：１−９，  Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ  ２００３  ８９：４０−４７，およびＢｉｏｃｏｎｊｕｇａｔｅ  Ｃｈｅｍ  １９９７  ８：４２４−４３３参照。次いで、受容体をシラネーション層反応性基にコンジュゲートさせる。この後者の結合は、図１１Ｄ（１）および（２）に説明されるように、二官能性リンカーの使用を通じて直接的にまたは間接的に起こり得る。
【０３１７】
二官能性リンカーは、それに２つの物質が結合し得る少なくとも２つの反応性基を有する化合物である。いくつかの例において、反応性基はリンカーの反対末端に位置させる。いくつかの実施態様において、二官能性リンカーは、図１１Ｄ（１）および（２）に示されたもののような普遍的二官能性リンカーである。普遍的リンカーは、種々の物質に連結させるのに用いることができるリンカーである。図１１Ｄ（１）および（２）に示された化学は説明的であって限定的ではないことが理解されるべきである。
【０３１８】
二官能性リンカーは、コンジュゲートさせるべき分子の性質に依存して、ホモ−二官能性リンカーまたはヘテロ−二官能性リンカーであってよい。ホモ−二官能性リンカーは２つの同一性反応基を有する。ヘテロ−二官能性リンカーは２つの異なる反応性基を有する。商業的に入手可能なリンカーの種々のタイプは以下の基の１以上と反応性である：第一級アミン、第二級アミン、スルフヒドリル、カルボキシル、カルボニルおよび炭水化物。アミン−特異的リンカーの例はビス（スルフォスクシンイミジル）スベレート、ビス［２−（スクシンイミドオキシカルボニルオキシ）エチル］スルホン、ジスクシンイミジルスベレート、ジスクシンイミジルタルタレート、ジメチルアジピメートキ２ＨＣｌ、ジメチルピメリミデートキ２ＨＣｌ、ジメチルスベリミデートキ２ＨＣｌ、およびエチレングリコビス−［スクシンイミジル−［スクシネート］］である。スルフヒドリル基と反応性であるリンカーはビスマレイミドヘキサン、１，４−ジ−［３’−（２’−ピリジルジチオ）−プロピオンアミド］ブタン、１−［ｐ−アジドサリチルアミド］−４−［ヨードアセタミド］ブタン、およびＮ−［４−（ｐ−アジドサリチルアミド）ブチル］−３’−［２’−ピリジルジチオ］プロピオンアミドを含む。炭水化物と優先的に反応性のリンカーはアジドベンゾイルヒドラジンを含む。カルボキシル基と優先的に反応性のリンカーは４−［ｐ−アジドサリチルアミド］ブチルアミンを含む。
【０３１９】
アミンおよびスルフヒドリルと反応するヘテロ二感応性リンカーはＮ−スクシンイミジル−３−［２−ピリジルジチオ］プロピオネート、スクシンイミジル［４−ヨードアセチル］アミノベンゾエート、スクシンイミジル４−［Ｎ−マレイミドメチル］シクロヘキサン−１−カルボキシレート、ｍ−マレイミドベンゾイル−Ｎ−ヒドロキシスクシンアミドエステル、スルホスクシンイミジル６−［３−［２−ピリジルジチオ］プロピオンアミド］ヘキサノエート、およびスルホスクシンイミジル４−［Ｎ−マレイミドメチル］シクロヘキサン−１−カルボキシレートを含む。カルボキシルおよびアミン基と反応するヘテロ二感応性リンカーは１−エチル−３−［３−ジメチルアミノプロピル］−カルボジイミド塩酸塩を含む。炭水化物およびスルフヒドリルと反応するヘテロ二感応性リンカーは、４−［Ｎ−マレイミドメチル］−シクロヘキサン−１−カルボキシルヒドラジド・２ＨＣｌ、４−（４−Ｎ−マレイミドフェニル）−酪酸ヒドラジド・２ＨＣｌ、および３−［２−ピリジルジチオ］プロイオニルヒドラジドを含む。
【０３２０】
別法として受容体は不動態化層上に非共有結合的にコーティングすることができる。不動態化層上への受容体の非−共有結合蒸着はポリマーマトリックスの使用を含むことができる。ポリマーは天然に生じるものであっても、または天然に生じないものであってもよく、限定されるものでないが、核酸（例えば、ＤＮＡ、ＲＮＡ、ＰＮＡ、ＬＮＡ等、あるいはそのミミック、誘導体、または組合せ）、アミノ酸（例えば、ペプチド、蛋白質（天然または非天然）等、またはそのミミック、誘導体、または組合せ）、脂質、多糖、および感応性化ブロックコポリマーを含めたいずれのタイプのものであってもよい。受容体はポリマーマトリックス上に吸着されおよび／またはポリマーマトリックス内に捕獲されていてもよい。ポリマーの性質は、用いられるべき受容体、および／または検出されるべき分析物の性質に依存するであろう。
【０３２１】
別法として、受容体はポリマーに共有結合によりコンジュゲートされ、または架橋されていてもよい（例えば、それは感応性化ポリマー上に「グラフト化」されていてもよい）。
【０３２２】
適当なペプチドポリマーの例はポリ−リシン（例えば、ポリ−Ｌ−リシン）である。他のポリマーの例は、ポリエチレングリコール（ＰＥＧ）、ポリアミド、ポリカルボネート、ポリアルキレン、ポリアルキレングリコール、ポリアルキレンオキサイド、ポリアルキレンテレフタレート、ポリビニルアルコール、ポリビニルエーテル、ポリビニルエステル、ポリビニルハライド、ポリビニルピロリドン、ポリグリコリド、ポリシロキサン、ポリウレタン、アルキルセルロース、ヒドロキシアルキルセルロース、セルロースエーテル、セルロースエステル、ニトロセルロースを含むブロックコポリマー、アクリル酸およびメタクリル酸エステルのポリマー、メチルセルロース、エチルセルロース、ヒドロキシプロピルセルロース、ヒドロキシプロピルメチルセルロース、ヒドロキシブチルメチルセルロース、酢酸セルロース、プロピオン酸セルロース、酢酸酪酸セルロース、酢酸フタル酸セルロース、カルボキシルエチルセルロース、三酢酸セルロース、硫酸セルロースナトリウム塩ポリ（メチルメタクリレート）、ポリ（エチルメタクリレート）、ポリ（ブチルメタクリレート）、ポリ（イソブチルメタクリレート）、ポリ（ヘキシルメタクリレート）、ポリ（イソデシルメタクリレート）、ポリ（ラウリルメタクリレート）、ポリ（フェニルメタクリレート）、ポリ（メチルアクリレート）、ポリ（イソプロピルアクリレート）、ポリ（イソブチルアクリレート）、ポリ（オクタデシルアクリレート）、ポリエチレン、ポリプロピレン、ポリ（エチレングリコール）、ポリ（エチレンオキサイド）、ポリ（エチレンテレフタレート）、ポリ（ビニルアルコール）、ポリ酢酸ビニル、ポリ塩化ビニル、ポリスチレン、ポリヒアルロン酸、カゼイン、ゼラチン、グルチン、ポリアンヒドリド、ポリアクリル酸、アルジネート、キトサン、ポリ（メチルメタクリレート）、ポリ（エチルメタクリレート）、ポリ（ブチルメタクリレート）、ポリ（イソブチルメタクリレート）、ポリ（ヘキシルメタクリレート）、ポリ（イソデシルメタクリレート）、ポリ（ラウリルメタクリレート）、ポリ（フェニルメタクリレート）、ポリ（メチルアクリレート）、ポリ（イソプロピルアクリレート）、ポリ（イソブチルアクリレート）、およびポリ（オクタデシルアクリレート）、ポリ（ラクチド−グリコリド）、コポリオキサレート、ポリカプロラクトン、ポリエステルアミド、ポリオルトエステル、ポリヒドロキシ酪酸、ポリアンヒドリド、ポリ（スチレン−ｂ−イソブチレン−ｂ−スチレン）（ＳＩＢＳ）ブロックコポリマー、エチレンビニルアセテート、ポリ（メタアクリル酸）、乳酸およびグリコール酸のポリマー、ポリアンヒドリド、ポリ（オルト）エステル、ポリウレタン、ポリ（酪酸）、ポリ（吉草酸）、およびポリ（ラクチド−コカプロラクトン）、アルジネート、およびデキストランおよびセルロースを含めた他の多糖コラーゲン、アルブミン、および他の親水性蛋白質ゼインおよび他のプロルアミンおよび疎水性蛋白質のような天然ポリマー、そのコポリマーおよび混合物、ならびに化学基、例えば、アルキル、アルキレンの置換および／または付加、ヒドロキシル化、酸化、および当業者によってルーチン的に成される他の修飾を含めたその化学的誘導体を含む。
【０３２３】
ＩＳＦＥＴ閾値電圧の安定性および／または予測性に関するもう１つの論点は、アレイ製造の間における、またはアレイ製造に続いての種々の加工活動（例えば、プラズマ金属エッチング、ウェハー洗浄、ダイシング、パッケージング、取り扱い等のようなラインのバックエンド処理）の結果としての、ＣＭＯＳ−製造デバイスの金属層に（特に）蓄積しかねないトラップされた電荷を含む。特に図１１Ａを参照し、トラップされた電荷はいくつかの例においては、ＩＳＦＥＴフローティングゲート構造１７０を構成する種々の導電体３０４、３０６、３０８、３１２、３１６、３２０、３２６、３３８、および１６４の１以上に蓄積しかねない。この現象は、関連文献においては、「アンテナ効果」ともいわれる。
【０３２４】
トラップされた電荷が蓄積する１つの機会は、最も頂部の金属層３０４のプラズマエッチングを含む。出願人らは、フローティングゲート構造の１以上の導電体、またはＦＥＴの他の部分に電荷が蓄積する他の機会は、その間にウェハーを通ってのダイシング鋸切断の研磨剤プロセスが静電気を生じるウェハーダイシングおよび／または、いくつかの例においてはウェハーを取り扱い／輸送する自動機械が、フローティングゲート構造の導電体への静電気放電（ＥＳＤ）の源となり得る。ダイ−対−パッケージワイヤー結合のような種々の処理後ウェハーは取り扱い／パッケージング工程を含む。もし電気的経路を供して、そのような電荷蓄積を減らすためのシリコン基板（または他の半導体基板）への結合がなければ、ゲート酸化物１６５に対して望ましくない変化または損傷（例えば、酸化物への電荷の噴射、または下にある基板への低レベルの酸化物分解）を引き起こす点まで電荷は形成され得る。ゲート酸化物中の、またはゲート酸化物−半導体界面におけるトラップされた電荷は、今度は閾値電圧における変動のような、ＩＳＦＥＴ操作および性能における望ましくないおよび／または予測できないムラを引き起こしかねない。
【０３２５】
これまでのことを考慮すると、本開示の他の発明的実施態様はトラップされた電荷を低下させ、またはアンテナ効果を緩和することによって、ＩＳＦＥＴ性能を改良する方法および装置に向けられる。１つの実施態様において、センサーアレイが製造された後にトラップされた電荷は低下させることができ、他方、他の実施態様において、製造プロセスそれ自体を修飾していくつかの慣用的なプロセス工程によって誘導され得るであろう、トラップされた電荷を低化させることができる。なお、他の実施態様において、「製造の間」および「製造後」の双方の技術を組み合わせて、トラップされた電荷を低下させ、それにより、ＩＳＦＥＴ性能を改良することができる。
【０３２６】
トラップされた電荷を低下させるための製造プロセスそれ自体に対する改変に関しては、１つの実施態様において、図１１Ａに示されたゲート酸化物１６５の厚みは、基板に対する蓄積された電荷の滲出を容易とするように特に選択することができ；特により薄いゲート酸化物は、十分な量の形成された電荷が、ゲート酸化物を通って、トラップされるようになることなく、下方の基板まで通過することを可能とすることができる。この概念に基づくもう１つの実施態様において、画素は、さらなる「犠牲」デバイス、すなわち、ＩＳＦＥＴのゲート酸化物１６５よりも薄いゲート酸化物を有するもう１つのトランジスタを含むように設計することができる。次いで、ＩＳＦＥＴのフローティングゲート構造を、それが「電荷滲出トランジスタ」として働くように犠牲デバイスのゲートにカップリングさせることができる。勿論、そのような犠牲デバイスを含めたいくらかのトレードオフは、画素のサイズおよび複雑性の増加を含むのは認められるべきである。
【０３２７】
もう１つの実施態様において、図１１Ａに示されたＩＳＦＥＴフローティングゲート構造１７０の最も頂部の金属層３０４は、プラズマエッチングに先立って誘電体でキャップして、トラップされた電荷を軽減することができる。先に議論したように、フローティングゲート構造に蓄積した電荷は、いくつかの場合において、金属エッチングで用いられるプラズマからカップリングすることができる。典型的には、フォトレジストをエッチングすべき金属上に適用し、次いで、下に存在する金属のための所望の幾何学に基づいてパターニングする。１つの例示的な実施において、キャッピング誘電層（例えば、酸化物）をフォトレジストの適用に先立ってエッチングすべき金属上に蒸着させ、プラズマエッチングプロセスからの電荷に対する金属表面にさらなるバリアを供することができる。１つの局面において、キャッピング誘導層は背後に残り、不動態化層１７２の一部を形成することができる。
【０３２８】
なお、もう１つの実施態様において、最も頂部の金属層３０４のための金属エッチングプロセスを、プラズマエッチングよりはむしろ湿式化学またはイオン−ビームミリングを含むように修飾することができる。例えば、下に存在する誘電体に対して選択性の水性化学を用いて、金属層３０４をエッチングすることができよう（例えば、ここに引用して援用する、アルミニウムに関するＴｒａｎｓｅｎｅについてのウェブサイト参照）。もう１つの代替アプローチは金属層３０４のためのプラズマエッチングよりはむしろイオン−ミリングを使用する。イオン−ミリングは、通常、慣用的プラズマまたは湿式化学を用いて容易に除去することができる材料をエッチングするのに用いられる。イオン−ミリングプロセスは、電荷形成が金属層において起こらないように、プラズマがそうであるように、振動電場を使用しない。なお、もう１つの金属エッチング代替法は、エッチング速度を低下させるためのプラズマ条件を最適化することを含む（すなわち、より低いパワー密度）。
【０３２９】
なお、もう１つの実施態様において、アーキテクチャー変化を金属層に対して行って、フローティングゲートの定義の間に完全な電気的単離を容易とすることができる。１つの局面において、大面積ＩＳＦＥＴフローティングゲートがその最終規定の間に何かに結合しないような金属スタック−アップの設計は、トランジスタのフローティングゲートに対する電気的結合を実現するための「ジャンパー」として働く引き続いての金属層を必要とするであろう。この「ジャンパー」結合スキームは大きなフローティングゲートからトランジスタへの電荷のフローを妨げる。この方法は以下のように実施することができる（Ｍ＝金属層）：ｉ）Ｐｏｌｙゲート電極に接触するＭ１；ｉｉ）Ｍ１に接触するＭ２；ｉｉｉ）Ｍ３はフローティングゲートを規定し、別々に、単離されたアイランドでＭ２に結合し；ｉｖ）単離されたアイランド上でエッチングされるべき非常に小さなエリアおよびフローティングゲートＭ３への結合を有するＭ４ジャンパーは、トランジスタ活性エリアの直ぐ上のＰｏｌｙゲートに結合されたＭ１／Ｍ２／Ｍ３スタックにＭ３フローティングゲートを結合させ；およびｖ）Ｍ３〜Ｍ４層間誘電体はフローティングゲート上のみで除去して、裸のＭ３フローティングゲートを露出させる。直前に概説した方法において、工程ｖ）は成される必要がない。というのは、先に議論したいくつかの実施態様に従ったＩＳＦＥＴアーキテクチャーは、Ｍ４不動態化をＭ４フローティングゲート上の所定の場所に残すからである。１つの局面において、除去は、それにもかかわらず、他の方法でＩＳＦＥＴ性能（すなわち、感度）を改良することができる。いずれの場合においても最終の感受性不動化層は、薄いスパッタリング蒸着されたイオン−感受性金属酸化物層であってよい。先に議論した上層のジャンパードアーキテクチャーは、標準ＣＭＯＳ製造フローで実施して、最初の３つの金属層のいずれかがフローティングゲートとして用いられるのを可能とするのは認められるべきである（すなわち、Ｍ１、Ｍ２またはＭ３）。
【０３３０】
トラップされた電荷を低下させるための製造後プロセスに関しては１つの実施態様において、「ガスアニール形成」を製造後プロセスとして使用して、トラップされた電荷の潜在的に有害な効果を緩和することができる。ガスアニールの形成においては、ＣＭＯＳ製造ＩＳＦＥＴデバイスを水素および窒素ガス混合物中で加熱する。混合物中の水素ガスはゲート酸化物１６５へ拡散し、トラップされた電荷のある形態を中和する。１つの局面において、ガスアニール形成はトラップされた電荷に由来し得る全てのゲート酸化物の損傷を必ずしも除去する必要はなく、むしろいくつかの場合においては、いくらかのトラップされた電荷の部分的中和は、ＩＳＦＥＴ性能を有意に改良するのに十分である。本開示に従った例示的アニーリングプロセスにおいて、ＩＳＦＥＴを１０〜１５％水素を含む水素／窒素混合物中でほぼ４００〜４２５度摂氏でほぼ３０〜６０分間加熱することができる。１つの特別な実施において、１０％水素を含む水素／窒素混合物における４２５度摂氏での３０分間のアニーリングは、ＩＳＦＥＴ性能を改良するにおいて特に有効であると観察される。アルミニウムＣＭＯＳプロセスでは、アニーリングの温度は４５０度摂氏、またはそれ未満に保ってアルミニウム冶金の損傷を回避すべきである。本開示に従ったアニーリングプロセスのもう１つの局面において、ガスアニーリング形成は、製造されたＩＳＦＥＴアレイのウェハーがダイシングされた後に行って、ダイシングプロセスそれ自体、および／または他のプレ−ダイシング処理工程（例えば、金属のプラズマエッチング）によって誘導されたトラップされた電荷による損傷が効果的に軽減できるのを確実とする。なお、もう１つの局面において、ガスアニーリング形成は、ダイ−対−パッケージワイヤーボンディング後に行って、同様に、トラップされた電荷による損傷を軽減することができる。アセンブリプロセスにおいてこの時点で、ダイシングされたアレイチップは、典型的には、加熱され、化学的抵抗性のセラミックパッケージ、および低許容ワイヤーボンディング手法ならびに耐熱性ダイ−対−パッケージ接着剤を使用してアニーリング手法に耐えることができる。かくして、１つの例示的な実施において、本発明は：共通の半導体基板において複数のＦＥＴを製造し、その複数の内の各々はフローティングゲートにカップリングされており；ダイシング工程に先立ってガスアニーリング形成を半導体に適用し；半導体をダイシングし；次いで、ダイシング工程後にガスアニーリング形成を半導体に適用することを含む、各々がゼロまたは実質的にゼロのトラップされた電荷を有するフローティングゲートを有するか、またはカップリングされた、ＦＥＴのアレイを製造する方法を含む。好ましくは、半導体基板は少なくとも１００，０００のＦＥＴを含む。好ましくは、複数のＦＥＴはｃｈｅｍＦＥＴである。該方法は、さらに、不動態化層を半導体上に蒸着させ、高分子ガラスイオン−反応的にエッチング可能であるか、またはフォト規定可能な材料層を不動態化層上に蒸着し、次いで、高分子ガラスのイオン−反応的にエッチング可能であるかまたはフォト規定可能な材料をエッチングして、ガラス層において反応チャンバーのアレイを形成することを含むことができる。
【０３３１】
本開示の実施態様に従った、トラップされた電荷の潜在的に有害な効果を緩和するなお他のプロセスにおいて、種々のウェハー製造後の取り扱い／パッキング工程のいずれかの間に、種々の「静電気放電（ＥＳＤ）−感受性プロトコル」を採用することができる。例えば、１つの例示的なプロセスにおいて、静電防止ダイシングテープを使用して、（例えば、ダイシングプロセスの間）ウェハー基板を所定の場所に保つことができる。また、高−抵抗率（例えば、１０ＭΩ）脱イオン水は、本開示の１つの実施態様に従って、慣用的にダイシング鋸の冷却の関係で使用されれば、この目的で抵抗率がより低く／より導電性の水を使用して、水を介しての電荷伝達を容易とすることができ；例えば、脱イオン水を二酸化炭素でより低い抵抗率まで処理し、ダイシングプロセスから生起する電荷の伝達を改良することができる。さらに、種々のウェハーダイシング／取り扱い／パッケージング工程の間に、導電性およびアースされたダイ−噴出ツールを用いて、再度、これらの工程のいずれかの間に発生した電荷のための効果的な導電経路を供し、それにより、アレイの各ＩＳＦＥＴのフローティングゲート構造の１以上の導電体上に電荷が蓄積する機会を低下させることができる。
【０３３２】
トラップされた電荷を低下させるための製造後プロセスを含むさらにもう１つの実施態様において、ＩＳＦＥＴのゲート酸化物領域にＵＶ放射線を照射することができる。図１１Ａを再度参照し、本実施態様に基づく、１つの例示的な実施態様において、ＩＳＦＥＴフローティングゲート構造に近接したアレイの各画素の頂部金属層３０４におけるＩＳＦＥＴアレイの製造の間に、任意の穴またはウインドウ３０２を含める。このウインドウは、生じた場合、ＵＶ放射線をＩＳＦＥＴゲート領域に侵入させることを意図し、特に、画素１０５１の種々の層は、図１１および１２Ａ〜Ｌに示すようにウインドウ３０２に進入するＵＶ放射線が、多結晶シリコンゲート１６４およびゲート酸化物１６５に近接するエリアに実質的に邪魔されない方法で作用させることができるように構成される。
【０３３３】
トラップされた電荷を低下させるＵＶ照射プロセスを容易とするために出願人らは、窒化ケイ素およびオキシ窒化ケイ素以外の材料が、図１１Ａに示される不動態化層１７２で一般に使用される必要があるのを認識し、認めてきたが、というのは窒化ケイ素およびオキシ窒化ケイ素はＵＶ放射線を有意に吸収するからである。これまでを考慮し、これらの材料はその例が、限定されるものではないが、フォスオシリケート（ｐｈｏｓｏｓｉｌｉｃａｔｅ）ガラス（ＰＳＧ）およびホウ素をドープしたフォスオシリケートガラス（ＢＰＳＧ）を含む、ＵＶ放射線に対して、認識可能に透明な他のもので置換される必要がある。しかしながら、ＰＳＧおよびＢＰＳＧは水素およびヒドロキシイオンに対して不浸透性ではなく；従って、ｐＨ感度のために設計されたＩＳＦＥＴの不動態化層で使用されるためには、ＰＳＧおよびＢＰＳＧは、酸化アルミニウム（Ａｌ２Ｏ３）のような、ＵＶ放射線に対してやはり有意に透明であるイオン−不浸透性材料と共に用いて、不動態化層を形成することができる。例えば、再度図１１Ａを参照し、ＰＳＧまたはＢＰＳＧは、不動態化層１７２の最初の部分１７２Ａにおける窒化ケイ素またはオキシ窒化ケイ素に対する代替物として使用することができ、酸化アルミニウムの薄い層（例えば、４００〜６００オングストローム）を不動態化層１７２の第２の部分１７２Ｂで使用することができる（例えば、酸化アルミニウムはポスト−ＣＭＯＳリフトオフリソグラフィープロセスを用いて蒸着することができる）。
【０３３４】
ＵＶ照射を含む実施態様のもう１つの局面において、センサーアレイの各ＩＳＦＥＴはＵＶ照射プロセスの間に適切にバイアスされて、トラップされた電荷の低下を容易にすることができる。特に、ＩＳＦＥＴ導電性チャネルが形成されるバルクシリコン領域１６０に作用する、ＵＶ照射からの高エネルギーフォトンは電子−ホール対を生じさせ、これは、ＩＳＦＥＴ導電性チャネルを通じて電流が流れるにつれ、ゲート酸化物中のトラップされた電荷の中和を容易とする。この目的で、図１７に関連して、以下でさらに議論するアレイコントローラはＵＶ照射プロセスの間にアレイのＩＳＦＥＴをバイアスするための適当なシグナルを生じる。特に、図９を再度参照し、シグナル
【数２２】
2011525990.tif 000025
から
【数２３】
2011525990.tif 000026
の各々は、同時にセンサーアレイの全ての行を可能とし／選択し（すなわち、スイッチを入れ）、それにより、アレイのＩＳＦＥＴの全てを各列における各制御可能な電流ソース１０６ｊにカップリングさせるように生成させる。同時に選択された各列の全ての画素に関し、所与の列の電流ソース１０６ｊからの電流は、列の全ての画素によって共有される。列増幅器１０７Ａおよび１０７Ｂは、バイアス電圧ＶＢ４を除去することによって、無能とされ、同時に、所与の列における各ＩＳＦＥＴのドレインに結合された増幅器１０７Ｂの出力は、対照シグナル「ＵＶ」に応答性のスイッチを介してアースされる。また、アレイの全てのＩＳＦＥＴについての共通の本体電圧ＶＢＯＤＹは、電気的アースにカップリングされる（すなわち、ＶＢＯＤＹ＝０ボルト）（先に議論したように、アレイの通常の操作の間に、本体バイアス電圧ＶＢＯＤＹはアレイに対して利用可能な最高の電圧ポテンシャル、例えば、ＶＤＤＡにカップリングされる）。１つの例示的な手法において、制御可能な電流ソース１０６ｊの全てについてのバイアス電圧ＶＢ１は、各画素のＩＳＦＥＴがほぼ１μＡの電流を伝達するように設定される。ＩＳＦＥＴアレイがかくしてバイアスされた状態で、次いで、アレイにＵＶ放射線の十分な線量を（例えば、アレイからほぼ１インチの距離においてほぼ２０ミリワット／ｃｍ２の放射線を生じるＥＰＲＯＭイレーザーから、ほぼ１時間）照射する。照射の後、アレイを放置し、イオン濃度のような化学的特性の測定で用いる前に、数時間にわたって安定化することができる。
【０３３５】
トラップされた電荷を低下させるための前記した技術の少なくとも１つを利用し、我々は、ゼロまたは実質的にゼロのトラップされた電荷を有するＦＥＴフローティングゲートを製造することができた。かくして、いくつかの実施態様において、本発明の局面は、ベースライン閾値電圧および、好ましくは、ゼロまたは実質的にゼロのトラップされた電荷を有する約４μｍ２〜約５０μｍ２の表面積を有するフローティングゲートを含む。好ましくは、ＦＥＴはｃｈｅｍＦＥＴである。トラップされた電荷は、アレイを横切って、ＦＥＴからＦＥＴへの認識可能な変動を引き起こさないレベルまで維持すべきである。というのは、それはデバイスの動的レンジ、測定の一致を制限し、そうでなければ性能に悪影響するからである。
【０３３６】
図１３は、本開示の１つの実施態様に従った、図９〜１２との関係で先に議論した列および画素設計に基づく、ＩＳＦＥＴセンサーアレイ１００の例示的なＣＭＯＳ  ＩＣチップ実施のブロックダイアグラムを示す。この実施態様の１つの局面において、アレイ１００は、対応する列バイアス／読出回路１１０１〜１１０５１２（図９に示すように、各列につき１つ）と共に、５１２の列１０２１〜１０２５１２を含み、ここに、各列は、各々がほぼ９マイクロメートル×９マイクロメートルのサイズを有する５１２の幾何学的に四角の画素１０５１〜１０５５１２を含む（すなわち、アレイは５１２列×５１２行である）。もう１つの局面において、（関連する行および列選択回路および列バイアス／読出回路と共に画素を含めた）全アレイを、ほぼ７ミリメートル×７ミリメートルの寸法を有する適用特異的集積回路（ＡＳＩＣ）として半導体ダイ上に製造することができる。５１２×５１２画素のアレイは図１３の実施態様に示されるが、アレイは、図１９〜２３との関係で以下にさらに議論するように、他の実施態様に従った、異なる数の行および列ならびに異なる画素サイズで実施することができるのは認められるべきである。
【０３３７】
また、先に議論したように、本発明の種々の実施態様に従ったアレイは、慣用的なＣＭＯＳ製造技術、（例えば、不動態化材料のさらなる蒸着、トラップされた電荷を緩和するためのプロセス工程等のような、本明細書中で議論されたｃｈｅｍＦＥＴアレイの種々の機能的局面の実現を容易とするための）修飾されたＣＭＯＳ製造技術、およびＣＭＯＳ製造で慣用的に使用されるものを超えた他の半導体製造技術に従って製造することができるのは認められるべきである。加えて、種々のリソグラフィー技術を、アレイ製造プロセスの一部として使用することができる。例えば、１つの例示的な実施において、リソグラフィー技術を使用することができ、そこでは、工程および反復リソグラフィー暴露のエッジを、ほぼ０．２マイクロメートルだけ、ウェハー基板上に重ねることによって、適当に設計されたブロックが一緒に「スティッチされる」。単一の暴露において、最大ダイサイズは、典型的には、ほぼ２１ミリメートル×２１ミリメートルである。異なるブロック（側、頂部＆底部、コア等）を選択的に暴露することによって、非常に大きなチップを、（極端には、通常「ウェハースケール取込」というウェハー当たり１つのチップの最大まで）ウェハーに規定することができる。
【０３３８】
図１３に示されるアレイ１００の１つの局面において、第１および最後の２つの列１０２１、１０２２、１０２５１１および１０２５１２、ならびに列１０２３〜１０２５１０の各々の最初の２つの画素１０５１および１０５２および最後の２つの画素１０５５１１および１０５５１２（例えば、アレイの周辺の周りの画素の２つの行および列）は、「参照」または「ダミー」画素１０３として構成することができる。図１１Ａを参照し、アレイのダミー画素では、（ＩＳＦＥＴ多結晶シリコンゲート１６４に最終的にはカップリングされた）各ダミー画素のＩＳＦＥＴの最も頂部の金属層３０４は、他のダミー画素の同一金属層に結び付けられており、今度は、参照電圧ＶＲＥＦにカップリングすることができるチップの末端として接近可能とされる。図９との関係で先に議論したように、参照電圧ＶＲＥＦもまた、アレイの各列のバイアス／読出回路に適用することができる。以下にさらに議論されるいくつかの例示的実施において、オフセット決定（例えば、画素間および列間変動）およびアレイキャリブレーションを容易とするために、予備的テスト／評価データは、参照電圧ＶＲＥＦの適用、およびダミー画素の選択および読出、および／または（例えば、ＣＡＬシグナルを介する）各列緩衝液へのＶＲＥＦの直接的適用に基づく列の読出に基づいて、アレイから獲得することができる。
【０３３９】
図１３に示されたのと同様なアレイのなおもう１つの実施において、５１２の列の最初および最後の２つの列、および参照画素としての５１２の画素の各列の最初および最後の２つの画素を維持するよりはむしろ、アレイは、アレイの合計サイズが、現実の画素の点において、５１６×５１６画素であるように、活性画素の５１２×５１２領域の周辺を囲う参照画素のさらなる２つの行／列を含むように製造することができる。種々のサイズおよび構成のアレイが本開示によって考えられるので、これまでの概念は本明細書中で議論された他のアレイ実施態様のいずれにも適用できるのは認められるべきである。図１３に示された例示的アレイ１００に関して以下で直ちに議論する目的で、５１２×５１２画素のアレイについての合計画素カウントを考慮する。
【０３４０】
図１３において、（図９との関係で先に議論したように）アレイ操作に必要な種々の電力供給およびバイアス電圧が、電気的結合（例えば、ピン、金属パッド）を介してアレイに供され、「供給およびバイアス結合」とブロック１９５において単純性のために標識される。図１３のアレイ１００は、行選択シフトレジスタ１９２、２つの組の列選択シフトレジスタ１９４１，２および２つの出力ドライバ１９８１および１９８２をやはり含んで、センサー測定（すなわち、アレイの各ＩＳＦＥＴによって生じた個々の出力シグナルのコレクション）を表す２つの平行アレイ出力シグナルＶｏｕｔ１およびＶｏｕｔ２を供する。図１３に示される、種々の電源およびバイアス電圧、行および列シフトレジスタのための制御シグナル、および列バイアス／読出回路のための制御シグナルは、アレイ１００からアレイ出力シグナルＶｏｕｔ１およびＶｏｕｔ２（および他の任意の状態／診断シグナル）をやはり読む、図１７との関係で以下にさらに議論される、アレイコントローラによって供される。図１３に示されるアレイ実施態様のもう１つの局面において、アレイの多数の領域（例えば、多数の列）が多数の平行アレイ出力シグナル（例えば、Ｖｏｕｔ１およびＶｏｕｔ２）を介して同時に読み出すことができるようにアレイを構成することは、図１７および１８との関係で以下にさらに議論するように、増大したデータ獲得速度を促進する。図１３は一度に２つの列から同時にデータを獲得するための２つの列選択レジスタおよび平行アレイ出力シグナルＶｏｕｔ１およびＶｏｕｔ２を有するアレイを説明するが、他の実施態様においては、本開示に従ったアレイは、ただ１つの測定シグナル出力、または２を超える測定シグナル出力を有するように構成することができ；特に、図１９〜２３との関係で以下にさらに議論するように、他の発明的実施態様に従ったより密なアレイは、４以上の平行測定シグナル出力を有し、アレイの異なる領域を同時に可能として、４以上の出力を介してデータを供するように構成することができるのは認められるべきである。
【０３４１】
図１４は行選択シフトレジスタ１９２を示し、図１５は列選択シフトレジスタ１９４２の１つを示し、および図１６は、１つの例示的実施に従った、図１３に示されるアレイ１００の出力ドライバ１９８２の１つを示す。図１４および１５に示されるように、行および列選択シフトレジスタは、デジタル回路陽性供給電圧ＶＤＤＤおよびデジタル供給アースＶＳＳＤにカップリングされたＤ−タイプのフリップ−フロップのシリーズとして実施される。行および列シフトレジスタにおいて、データシグナルは各シリーズにおいて第１のフリップ−フロップのＤ−入力に適用され、クロックシグナルは、同時に、シリーズ中のフリップ−フロップの全てのクロック入力に適用される。各フリップ−フロップについては、「Ｑ」出力は、クロックシグナルの変換（例えば、フォーリングエッジ）に際してＤ−入力の状態を再度生じる。図１４を参照し、行選択シフトレジスタ１９２は５１２のＤ−タイプのフリップ−フロップを含み、ここに、第１のフリップ−フロップ１９３は垂直データシグナルＤＶを受領し、および全てのフリップ−フロップは垂直クロックシグナルＣＶを受領する。第１のフリップ−フロップ１９３の「Ｑ」出力は、第１の行選択シグナルＲｏｗＳｅｌ１を供し、シリーズ中の次のフリップ−フロップのＤ−入力にカップリングされる。連続的フリップ−フロップのＱ出力はシリーズ中の次のフリップ−フロップのＤ−入力にカップリングされ、図１８との関連で以下にさらに議論するように、垂直クロックシグナルＣＶの連続的フォーリングエッジ変換と共に、行選択シグナルＲｏｗＳｅｌ２〜ＲｏｗＳｅｌ５１２を供する。最後の行選択シグナルＲｏｗＳｅｌ５１２もまた、アレイの最後の列が選択されている（例えば、診断目的での）表示を供するシグナルＬＳＴＶ（最終段階垂直）として、アレイ１００の任意の出力として採ることができる。図１４には明示的に示されていないが、核行選択シグナルＲｏｗＳｅｌ１〜ＲｏｗＳｅｌ５１２は、その出力を用いて、（シグナル
【数２４】
2011525990.tif 000027
から
【数２５】
2011525990.tif 000028
によって図９で説明されるように）各列における所与の画素を可能とする、対応するインバーターに適用される。
【０３４２】
列選択シフトレジスタ１９４１および１９４２に関して、これらは行選択シフトレジスタのそれと同様な方法で実施され、各列選択シフトレジスタは２５６のシリーズ−結合フリップ−フロップを含み、アレイの奇数列またはアレイの偶数列のいずれかからの読出を可能とすることを担う。例えば、図１５は列選択シフトレジスタ１９４２を説明し、これは、列選択シグナルＣｏｌＳｅｌ２、ＣｏｌＳｅｌ４、・・・ＣｏｌＳｅｌ５１２を介して連続的なアレイの偶数の番号の列の全てからの読出を可能とするように構成され、他方、もう１つの列選択シフトレジスタ１９４１は、（列選択シグナルＣｏｌＳｅｌ１、ＣｏｌＳｅｌ３、・・・ＣｏｌＳｅｌ５１１を介して）連続的なアレイの奇数番号の列の全てからの読出を可能とするように構成される。双方の列選択シフトレジスタは、水平方向データシグナルＤＨおよび水平方向クロックシグナルＣＨによって同時に制御されて、図１８との関係で以下にさらに議論されるように、各列選択シグナルを供する。図１５に示されるように、最後の列選択シグナルＣｏｌＳｅｌ５１２もまた、アレイの最後の列が選択されている（例えば、診断目的の）表示を供する、シグナルＬＳＴＨ（最終段階水平）としてアレイ１００の任意の出力として採ることができる。
【０３４３】
図７に対する局面について再度参照し、出願人らは、図１３〜１５に関連して先に議論したように、シフトレジスタに基づくアレイ行および列選択についての実施は、図７に示されたＭｉｌｇｒｅｗ  ｅｔ  ａｌ．の設計を含めた、種々の先行技術ＩＳＦＥＴアレイ設計で使用される行および列デコーダアプローチに対する有意な改良であることは認識し、認めてきた。特に、図７に示される行デコーダ９２および列デコーダ９４に関しては、集積回路アレイ設計においてこれらの構成要素を実施する複雑性は、双方のデコーダに対する新たな入力が必要なので、アレイのサイズが増大するにつれて劇的に増大する。例えば、図１３との関連で先に議論した５１２の行および列を有するアレイがもしそのようなスキームが行および列選択で使用されるならば、行および列デコーダ当たり９つの入力を必要とし（２９＝５１２）；同様に、７４００の行および７４００の列を有するアレイは、他の実施態様の関連で以下に議論するように、行および列デコーダ当たり１３の入力を必要とするであろう（２１３＝８１９２）。対照的に、図１４および１５で示された行および列選択シフトレジスタは、さらなる入力シグナルを必要としない。というのは、アレイサイズは増大するが、むしろさらなるＤ−タイプは急変するからである（これは、ＣＭＯＳプロセスにおいてルーチン的に実施されている）。かくして、図１４および１５に示されたシフトレジスタ実施は、アレイの行および列選択に対して容易に拡張可能な解決を供する。
【０３４４】
図１３の実施態様において、「奇数の」列選択シフトレジスタ１９４１は「奇数の」出力ドライバ１９８１に対して奇数の列選択シグナルを供し、偶数の列選択シフトレジスタ１９４２は、「偶数の」出力ドライバ１９８２に偶数の列選択シグナルを供する。双方の出力ドライバは同様に構成され、偶数の出力ドライバ１９８２の例を図１６に示す。特に、図１６は、各偶数列出力シグナルＶＣＯＬ２、ＶＣＯＬ４、・・・ＶＣＯＬ５１２（一般的な列シグナル出力ＶＣＯＬｊについては図９参照）が、列選択レジスタ１９４２によって供される偶数の列選択シグナルＣｏｌＳｅｌ２、ＣｏｌＳｅｌ４、・・・ＣｏｌＳｅｌ５１２に応答して、対応するスイッチ１９１２、１９１４、・・・１９１５１２に適用されて、バス１７５を介して、偶数の列出力シグナルをバッファ増幅器１９９（ＢＵＦ）の入力に連続的にカップリングさせることを示す。図１６において、バッファ増幅器１９９は、出力バッファ陽性供給電圧ＶＤＤＯおよび出力バッファ供給アースＶＳＳＯからのパワーを受領し、出力バッファバイアス電圧ＶＢＯＯに応答して、バッファ出力のための対応するバイアス電流を設定する。バッファ増幅器１９９の高インピーダンス入力を仮定すれば、バイアス電圧ＶＢ３に応答性の電流シンク１９７はバス１７５にカップリングされて、選択された列の列出力バッファ（図９のバッファ増幅器１１１ｊ参照）の出力のために、（例えば、ほぼ１００μＡのオーダーの）適当な駆動電流を供する。バッファ増幅器１９９は、アレイの選択された偶数列に基づいて出力シグナルＶｏｕｔ２供し；同時に、図１３を参照し、「奇数の」出力ドライバ１９８１の対応するバッファ増幅器は、アレイの選択された奇数の列に基づいて出力シグナルＶｏｕｔ１を供する。
【０３４５】
１つの例示的な実施において、偶数および奇数の双方の出力ドライバ１９８１および１９８２のスイッチ（例えば、図１６に示されたスイッチ１９１２、１９１４、・・・１９１５１２）は、（ｎ−チャネルＭＯＳＦＥＴおよびｐ−チャネルＭＯＳＦＥＴを含む；図４参照）ＣＭＯＳ−対伝達ゲートとして実施することができ、およびインバーターは、各列選択シグナルおよびその相補体が所与の伝達ゲートスイッチ１９１に適用され、スイッチングを可能とできるように使用することができる。各スイッチ１９１は、可能とされるか、あるいは「オン」されて、対応する列出力シグナルをバス１７５にカップリングした場合に、一連の抵抗を有し；同様に、各スイッチは、スイッチがオフとされた場合に、キャパシタンスをバス１７５に加える。より大きなスイッチは一連の抵抗を低下させ、バス１７５のためのより高い駆動電流を可能とし、これは、一般に、バス１７５がより迅速に定着するのを可能とし；他方、より大きなスイッチは、スイッチがオフとされると、バス１７５のキャパシタンスを増大させ、これは、今度は、バス１７５の定着時間を増加させる。よって、スイッチのサイズに関連して、スイッチシリーズの抵抗およびキャパシタンスの間にはトレードオフがある。
【０３４６】
連続的スイッチを可能とした後に迅速に定着するバス１７５の能力は、今度は、アレイからの迅速なデータ獲得を容易とする。この目的で、いくつかの実施態様において、出力ドライバ１９８１および１９８２のスイッチ１９１は、特に、バス１７５の定着時間を有意に低下させるように構成される。所与のスイッチのｎ−チャネルおよびｐ−チャネルＭＯＳＦＥＴの双方はバス１７５のキャパシタンスに加わり；しかしながら、ｎ−チャネルＭＯＳＦＥＴは、一般に、それらのｐ−チャネルのカウンターパートよりも良好な周波数応答および電流駆動能力を有する。これまでを考慮し、出願人らは、ｎ−チャネルのＭＯＳＦＥＴの優れた特徴のいくつかを開発して、「非対称」スイッチを行うことによってバス１７５の定着時間を改良することができることを認識し、認めてきたが、ここに、所与のスイッチのｎ−チャネルＭＯＳＦＥＴおよびｐ−チャネルＭＯＳＦＥＴの各サイズは異なっている。
【０３４７】
例えば、１つの実施態様において、図１６を参照し、電流シンク１９７は、全てのスイッチ１９１２、１９１４、・・・１９１５１２が開かれるか、またはオフとされた場合（導電性でない）、バス１７５が正常に「引き下げられる」ように構成することができる。ＩＳＦＥＴ測定に基づく列出力シグナルについての幾分限定された予測されたシグナル動的レンジを仮定すれば、所与のスイッチが可能とされ、またはオン（導電性）とされれば、多くの例において、導電のほとんどがスイッチを構成するＣＭＯＳ−対のｎ−チャネルＭＯＳＦＥＴによってなされる。従って、この実施態様の１つの局面において、各スイッチ１９１のｎ−チャネルＭＯＳＦＥＴおよびｐ−チャネルＭＯＳＦＥＴは異なったサイズである；すなわち、１つの例示的な実施において、ｎ−チャネルＭＯＳＦＥＴはｐ−チャネルＭＯＳＦＥＴよりも有意に大きなサイズとされる。より具体的には、等しいサイズのｎ−チャネルおよびｐ−チャネルＭＯＳＦＥＴを参照の点として考え、１つの実施において、ｎ−チャネルＭＯＳＦＥＴがｐ−チャネルＭＯＳＦＥＴよりもほぼ２０倍大きくなるように、ｎ−チャネルＭＯＳＦＥＴを約２〜２．５倍大きくまで増加させることができ、およびｐ−チャネルを約８〜１０倍小さくなるようにサイズを減少させることができる。ｐ−チャネルＭＯＳＦＥＴのサイズの有意な減少およびｎ−チャネルＭＯＳＦＥＴのサイズの比較的中程度の増加のため、オフ状態におけるスイッチの総じてのキャパシタンスは顕著に低下し、バス１７５についてのキャパシタンスの対応する顕著な低下があり；同時に、より大きなｎ−チャネルＭＯＳＦＥＴのため、スイッチの電流駆動能力、周波数応答およびトランスコンダクタンスの有意な増加があり、これは、今度は、バス１７５の定着時間の有意な低下をもたらす。
【０３４８】
前記例は、ｎ−チャネルＭＯＳＦＥＴがｐ−チャネルＭＯＳＦＥＴよりも大きな出力ドライバ１９８１および１９８２についての非対称スイッチ１９１を記載するが、もう１つの実施態様において、逆を実施することができ、すなわち、ｐ−チャネルＭＯＳＦＥＴがｎ−チャネルＭＯＳＦＥＴよりも大きな非対称スイッチである。この実施態様の１つの局面において、図１６を再度参照し、電流シンク１９７を別法として電流のソースとして働かせて、選択された列の列出力バッファ（図９のバッファ増幅器１１１ｊ参照）の出力を適切に駆動させることができ、全てのスイッチ１９１２、１９１４、・・・１９１５１２が開いているか、またはオフ（導電しない）であれば、バス１７５が正常に「引き上げられる」ように構成することができる。この状況において、スイッチ導電のほとんどは、スイッチを構成するＣＭＯＳの対のｐ−チャネルＭＯＳＦＥＴによって達成することができる、低下したスイッチキャパシタンス（および、よって、低下したバスキャパシタンス）の利点はこの実施態様で実現することができるが、バス１７５についての低下した定着時間の総じての有益な効果は、ｎ−チャネルＭＯＳＦＥＴと比較してｐ−チャネルＭＯＳＦＥＴのより低い周波数応答のため、従前に記載されたものよりも幾分低いであろう。それにもかかわらず、より大きなｐ−チャネルＭＯＳＦＥＴに基づく非対称スイッチは、依然として、バス定着時間の顕著な低下を容易とすることができ、また、回路実施も提供することができ、そこでは、列出力バッファ増幅器（図９の１１１ｊ）は、認識可能な増大した利得でもって、本体に結び付けられたソースフォロワであり得る。
【０３４９】
図１６に示されたバス１７５の迅速な定着の促進に向けられたなおもう１つの実施態様において、バス１７５にカップリングされたより少ないスイッチ１９１の結果、より小さなバスキャパシタンスがもたらされることが認められるべきである。これを念頭に置き、再度図１３を参照し、なおもう１つの実施態様において、２を超える出力ドライバ１９８１および１９８２は、各出力ドライバがアレイのより少数の列を取り扱うように、ＩＳＦＥＴアレイ１００で使用することができる。例えば、１つのドライバによって取り扱われる全ての偶数の列、およびもう１つのドライバによって取り扱われる全ての偶数列を有するよりはむしろ、アレイは、各出力ドライバが列の１／２よりはむしろアレイの１／４の合計列を取り扱うように、４つの列選択レジスタ１９４１、２、３、４および４つの対応する出力ドライバ１９８１、２、３、４を含むことができる。そのような実施において、各出力ドライバは、従って、図１６に関連して先に議論された実施態様と比較して半分の数のスイッチ１９１を有し、各出力ドライバのバス１７５は対応するより低いキャパシタンスを有し、それにより、バス定着時間を改良する。４つの出力ドライバがこの実施例での説明目的で議論されたが、本開示はこの点において限定されず、２よりも大きな実質的に任意の数の出力ドライバを用いて、先に記載されたシナリオにおいてバス定着時間を改良することもできる。２を超える出力ドライバを使用して、アレイからの迅速なデータ獲得を容易とする他のアレイ実施態様を、（例えば、図１９〜２３との関連で）以下に詳細に議論する。
【０３５０】
説明の目的で、バス１７５は、直前で議論した実施態様（例えば対称スイッチ、非対称スイッチ、より大きな数の出力ドライバ等）のいずれかにおいてほぼ５ｐＦ〜２０ｐＦの範囲のキャパシタンスを有することができる。もちろん、バス１７５のキャパシタンスはこれらの例示的な値に制限されず、他のキャパシタンス値が本開示に従ったアレイの異なる実施で可能であることは認められるべきである。
【０３５１】
図１３〜１６との関連で先に議論したアレイ設計の１つの局面において、別々のアナログ供給電圧連結（ＶＤＤＡ、ＶＳＳＡのため）、デジタル供給電圧結合（ＶＤＤＤ、ＶＳＳＤのため）、および出力バッファ供給電圧結合（ＶＤＤＤ、ＶＳＳＯのため）がアレイ上に供給されて、ノイズ単離を促進し、種々のアレイ構成要素の中でシグナルクロス−トークを低下させ、それにより、出力シグナルＶｏｕｔ１およびＶｏｕｔ２のシグナル−対−ノイズ比率（ＳＮＲ）を増加させる。１つの例示的な実施において、陽性供給電圧ＶＤＤＡ、ＶＤＤＤおよびＶＤＤＯは、各々、ほぼ３．３ボルトとすることができる。もう１つの局面において、これらの電圧は、各々、図１７との関連で以下にさらに議論するように、１以上のプログラム可能な電圧ソースによって「オフチップ」にて供することができる。
【０３５２】
図１７は、本開示の１つの発明的実施態様に従った、アレイコントローラ２５０にカップリングされた図１３のセンサーアレイ１００のブロックダイアグラムを示す。種々の例示的な実施において、アレイコントローラ２５０は「独立型」コントローラとして、あるいは図８の関連で先に議論したように、コンピュータ２６０の一部を形成する１以上のコンピュータ適合性「カード」として製造することができる。１つの局面において、アレイコントローラ−２５０の機能は、図１７に示されたように、界面ブロック２５２（例えば、ＵＳＢポートまたはＰＣＩバスを介するシリーズ界面、Ｅｔｈｅｒｎｅｔ（登録商標）結合等）を通じてコンピュータ２６０によって制御することができる。１つの実施態様において、アレイコントローラ２５０の全てまたは一部は１以上のプリント基板として製造され、アレイ１００は、慣用的なＩＣチップと同様に、プリント基板の１つへのプラグに構成される（例えば、アレイ１００は、プリント基板のゼロ−挿入−力または「ＺＩＦ」ソケットのようなチップソケットに差し込まれるＡＳＩＣとして構成される）。そのような実施態様の１つの局面において、ＡＳＩＣとして構成されたアレイ１００は、アレイコントローラ２５０によってアクセスでき／読むことができ、および／またはコンピュータ２６０へ通過させることができる図１７においては「ＩＤ」として示された、同定暗号を供するのに専念する１以上のピン／端子結合を含むことができる。そのような同定暗号はアレイ１００の種々の属性（例えば、画素のサイズ、数、出力シグナルの数、供給および／またはバイアス電流などのような種々の操作パラメータ）を表すことができ、これを処理して、アレイコントローラ２５０によって供された対応する操作モード、パラメータおよびまたはシグナルを決定して、アレイ１００の多数の異なるタイプのいずれかでの適当な操作を確実とすることができる。１つの例示的な実施において、ＡＳＩＣとして構成されたアレイ１００に同定暗号に専念させた３つのピンを設けることができ、製造プロセスの間に、ＡＳＩＣを暗号化して、アレイコントローラ２５０によって読まれるべきこれらの３つのピンの各々においての３つの可能な電圧状態（すなわち、トリ−状態ピン暗号化スキーム）の１つを供し、それにより、２７のユニークなアレイ同定暗号を供することができる。この実施態様のもう１つの局面において、アレイコントローラ２５０の全てまたは一部を、以下でさらに詳細に記載する種々のアレイコントローラ機能を実施するように構成された場プログラム可能ゲートアレイ（ＦＰＧＡ）として実施することができる。
【０３５３】
一般に、アレイコントローラ２５０は種々の供給電圧およびバイアス電圧をアレイ１００に供し、ならびに、行および列選択、画素出力サンプリングおよびデータ獲得に関する種々のシグナルを供する。特に、アレイコントローラ２５０は、アレイ１００からの多重化各画素電圧シグナルを含めた、１以上のアナログ出力シグナル（例えば、Ｖｏｕｔ１およびＶｏｕｔ２）を読み、次いで、これらの各画素シグナルをデジタル化して、コンピュータ２６０へ測定データを供し、コンピュータは、今度は、データを貯蔵しおよび／または処理することができる。いくつかの実施において、アレイコントローラ２５０は、図１１Ａとの関連で先に議論したように、種々のアレイキャリブレーションおよび診断機能、および任意のアレイＵＶ照射治療を行い、またはそれを促進するように構成することができる。
【０３５４】
図１７に示されたように、アレイコントローラ２５０は、一般に、アレイ１００に、アナログ供給電圧およびアース（ＶＤＤＡ、ＶＳＳＡ）、デジタル供給電圧およびアース（ＶＤＤＤ、ＶＳＳＤ）、およびバッファ出力供給電圧およびアース（ＶＤＤＯ、ＶＳＳＯ）を供する。１つの例示的な実施において、供給電圧ＶＤＤＡ、ＶＤＤＤおよびＶＤＤＯの各々はほぼ３．３ボルトである。もう１つの実施において、供給電圧ＶＤＤＡ、ＶＤＤＤおよびＶＤＤＯはほぼ１．８ボルトのように低くてもよい。先に議論したように、１つの局面において、これらの電力供給電圧の各々は、別々の導電経路を介してアレイ１００に供されて、ノイズ単離を促進する。もう１つの局面において、これらの供給電圧は、各電力供給／レギュレータに由来することができ、あるいはこれらの供給電圧の１以上はアレイコントローラ２５０の電力供給２５８における共通の源に由来することができる。電力供給２５８は、アレイ操作に必要な種々のバイアス電圧（例えば、ＶＢ１、ＶＢ２、ＶＢ３、ＶＢ４、ＶＢＯＯ、ＶＢＯＤＹ）およびアレイ診断およびキャリブレーションで用いる参照電圧ＶＲＥＦを供することもできる。
【０３５５】
もう１つの局面において、電力供給２５８は、コンピュータ２６０によって制御され、バイアス電圧、参照電圧および供給電圧いずれかまたは全てがソフトウエア制御（すなわち、プログラム可能なバイアス設定）下で変化されるのを可能とすることができる１以上のデジタル−対−アナログコンバーター（ＤＡＣ）を含む。例えば、（例えば、ソフトウエア実行を介して）コンピュータ制御に応答性の電力供給２５８は、供給電圧の１以上の調整（例えば、同定暗号によって表わされるチップタイプに依存する３．３ボルトおよび１．８ボルトの間のスイッチング）およびまたは画素ドレイン電流のためのバイアス電圧ＶＢ１およびＶＢ２、列バス駆動のためのＶＢ３、列増幅器バンド幅のためのＶＢ４、および列出力バッファ電流駆動のためのＶＢＯＯの１以上の調整を促進することができる。いくつかの局面において、１以上のバイアス電圧を調整して、可能とされた画素からのシグナルの定着時間を最適化することができる。加えて、アレイの全てのＩＳＦＥＴについての共通の本体電圧ＶＢＯＤＹは、所望の製造後ＵＶ照射処理の間にアースして、トラップされた電荷を低下させ、次に、診断分析、キャリブレーション、および測定／データ獲得のためのアレイの通常の操作の間により高い電圧（例えば、ＶＤＤＡ）にカップリングさせることができる。同様に、参照電圧ＶＲＥＦを変化させ、種々の診断およびキャリブレーション機能を促進させることができる。
【０３５６】
また図１７に示すように、典型的には、分析物溶液との関連で使用して、（図１との関連で先に議論したように）アレイ１００によって測定される参照電極７６を電力供給２５８にカップリングして、画素出力電圧のための参照ポテンシャルを供することができる。例えば、１つの実施において、参照電極７６を供給アース（例えば、アナログアースＶＳＳＡ）にカップリングして、前記の方程式（３）に基づいて画素出力電圧のための参照を供することができる。他の例示的な実施において、参照電極電圧は、既知のｐＨレベルを有する注目する溶液／試料をセンサーアレイ１００に近接して置き、次いでアレイ出力シグナルＶｏｕｔ１およびＶｏｕｔ２が、それから画素電圧の引き続いての変化が既知の参照ｐＨレベルに関してｐＨの局所的変化を反映する、所望の参照レベルにおける画素電圧を供するまで参照電極電圧を調整することによって設定することができる。一般に、参照電極７６に関連する電圧は、（種々のアレイ診断およびキャリブレーション機能で使用することができる）先に議論した参照電圧ＶＲＥＦと必ずしも同一である必要はないが、いくつかの実施においては、電力供給２５８によって供される参照電圧ＶＲＥＦを用いて、参照電極７６の電圧を設定することができるのは認められるべきである。
【０３５７】
アレイ１００からのデータ獲得に関しては、１つの実施態様において、図１７のアレイコントローラ２５０は１以上のプレ増幅器２５３を含んで、センサーアレイからの１以上の出力シグナル（例えば、Ｖｏｕｔ１およびＶｏｕｔ２）をさらに緩衝し、選択可能利得を供することができる。１つの局面において、アレイコントローラ２５０は、各出力シグナルのための１つのプレ増幅器（例えば、２つのアナログ出力シグナルのための２つのプレ増幅器）を含むことができる。他の局面において、プレ増幅器は、０．０〜１．８ボルト、または０．０〜３．３ボルトの入力電圧を許容するように構成することができ、プログラム可能な／コンピュータ選択可能利得（例えば、１、２、５、１０および２０）および低いノイズ出力（例えば、＜１０ｎＶ／ｓｑｒｔＨｚ）を有することができ、および低いパスフィルタリング（例えば、５ＭＨｚおよび２５ＭＨｚのバンド幅）を供することができる。ノイズの低下およびノイズに関するシグナルの比率の増加に関しては、アレイ１００がアレイコントローラ−２５０の全てまたは一部を含有するプリント基板のチップソケットに入れられたＡＳＩＣとして構成される１つの実施において、フィルタリングキャパシタをチップソケットに近接して（例えば、ＺＩＦソケットの下面）使用して、ノイズの低下を促進することができる。なおもう１つの局面において、プレ増幅器は入力および／または出力電圧シグナルのためのプログラム可能／コンピュータ選択可能オフセットを有して、いずれかの所望の範囲までのための公称レベルを設定することができる。
【０３５８】
図１７のアレイコントローラ２５０は、コンピュータ２６０にデータを供するために、センサーアレイ出力シグナルＶｏｕｔ１およびＶｏｕｔ２をデジタル出力（例えば、１０−ビットまたは１２−ビット）に変換するための１以上のアナログ−対−デジタルコンバータ２５４（ＡＤＣ）も含む。１つの局面において、１つのＡＤＣをセンサーアレイの各アナログ出力のために使用することができ、および各ＡＤＣを（もしプレ増幅器が所与の実施で使用されるならば）対応するプレ増幅器の出力にカップリングすることができる。もう１つの局面において、ＡＤＣはコンピュータ−選択可能入力レンジ（例えば、５０ｍＶ、２００ｍＶ、５００ｍＶ、１Ｖ）を有して、アレイ出力シグナルの異なる範囲および／またはプレ増幅器パラメータとの適合性を促進することができる。なお他の局面においては、ＡＤＣのバンド幅は６０ＭＨｚよりも大きくすることができ、データ獲得／変換率は２５ＭＨｚよりも大きく（例えば１００ＭＨｚ以上と高く）することができる。
【０３５９】
図１７の実施態様において、ＡＤＣ獲得タイミングおよびアレイの行および列選択はタイミングジェネレータ２５６によって制御することができる。特に、図９との関連で先に議論したように、該タイミングジェネレータはデジタル垂直データおよびクロックシグナル（ＤＶ，ＣＶ）を供して、行選択を制御し、デジタル垂直データおよびクロックシグナル（ＤＨ，ＣＨ）を供して、列選択を制御し、列試料およびホールドシグナルＣＯＬ  ＳＨを供して、可能となる行についての画素電圧をサンプリングする。図１８との関連で以下にさらに議論するように、また、該タイミングジェネレータ２５６は、サンプリングクロックシグナルＣＳをＡＤＣ  ２５４に供して、所与のアレイアナログ出力シグナル（例えば、Ｖｏｕｔ１およびＶｏｕｔ２）のデータストリームにおいて連続的画素値を適当にサンプリングし、デジタル化する。いくつかの実施において、該タイミングジェネレータ２５６は、マイクロプロセッサ実施暗号によって実施することができ、およびマルチ−チャネルデジタルパターンジェネレータとして構成して、適切なタイミングの制御シグナルを供することができる。１つの例示的な実施において、該タイミングジェネレータ２５６は、場−プログラム可能ゲートアレイ（ＦＰＧＡ）として実施することができる。
【０３６０】
図１８は、センサーアレイ１００からの画素データを獲得するための、タイミングジェネレータ２５６によって供されるような、種々のアレイ制御シグナルのための例示的なタイミングダイアグラムを示す。以下の議論の目的で、「フレーム」は、アレイにおける各画素についての値（例えば、画素出力シグナルまたは電圧ＶＳ）を含むデータ組と定義され、および「フレーム速度」は、連続的フレームがアレイから獲得できる速度と定義される。かくして、フレーム速度は、いずれかの所与の画素からのデータは該フレーム速度で得られるので、アレイの各画素についての「画素サンプリング速度」に実質的に対応する。
【０３６１】
図１８の例において、２０フレーム／秒の例示的フレーム速度は、アレイの操作（すなわち、行および列選択およびシグナル獲得）を説明するために選択され；しかしながら、本開示に従ったアレイおよびアレイコントローラはこの点で制限されず、これはより低いフレーム速度（例えば、１〜１０フレーム／秒）またはより高いフレーム速度（例えば、２５、３０、４０、５０、６０、７０〜１００フレーム／秒等）を含めた異なるフレーム速度が可能であるからであることは認識されるべきであり、アレイは同一またはより多くの画素を有する。いくつかの例示的な適用において、数秒を超える多くのフレームを含んで、所与の分析物または複数分析物についての実験を行うデータ組を獲得することができる。いくつかのそのような実験は、連続的に、いくつかの場合においては、間に休みを入れて行って、データ移動／処理および／またはセンサーアレイＡＳＩＣの洗浄、および引き続いての実験のための試薬の調製を可能とすることができる。
【０３６２】
例えば、ＩＳＦＥＴの上方の反応ウェルにおける核酸合成または配列決定反応の間に、アレイの所与のＩＳＦＥＴ画素の出力シグナルにおいて１以上のイオンパルスが生じる、先に議論した、ヌクレオチド取込を検出する方法に関して、適当なフレーム速度を選択して、ＩＳＦＥＴの出力シグナルを十分にサンプリングして、１以上のパルスの存在、およびパルス間の時間間隔を有効に検出することができる。いくつかの例示的な実施において、ヌクレオチド取込事象の数に依存して、ほぼ１秒〜ほぼ２．５秒のオーダーの半−最大における全幅（ＦＷＨＭ）、およびほぼ１〜２０秒のオーダーの（もし多数のパルスが生じれば）連続的パルスピークの間の時間間隔を有する１以上のイオンパルスを生じさせることができる。これらの例示的な値を仮定すれば、２０Ｈｚのフレーム速度（または画素サンプリング速度）は、所与の画素の出力シグナルにおいて１以上のパルスを信頼性よく分解するのに十分である。再度、この例において与えられたパルスの特徴およびフレーム速度は、主として、説明の目的で供するものであり、および異なるパルス特徴およびフレーム速度が他の実施に関与してもよい。
【０３６３】
１つの実施において、アレイコントローラ２５０はアレイ１００を制御して、一度に１つを、連続的に、行を可能とする。例えば、局面のために再度図９を参照し、画素の最初の行を、行選択シグナル
【数２６】
2011525990.tif 000029
を介して可能とする。可能とされた画素をいくらかな時間の間定着させ、その後、ＣＯＬ  ＳＨシグナルを簡単に活性として、各列において試料／ホールドスイッチを閉じ、列における最初の画素によって、列の試料／ホールドキャパシタＣｓｈに電圧値出力を貯蔵する。次いで、この電圧は、２つの（奇数および偶数列）アレイ出力ドライバ１９８１および１９８２の内の１つに印加された列出力電圧ＶＣＯＬｊとして利用可能である（例えば、図１６参照）。次いで、ＣＯＬ  ＳＨシグナルを活性でなくし、それにより各列において試料／ホールドスイッチを開き、列増幅器１０７Ａおよび１０７Ｂからの列出力バッファ１１１ｊを脱カップリングする。その後まもなく、画素の第２の行を、行選択シグナル
【数２７】
2011525990.tif 000030
を介して可能とする。画素の第２の行を定着させる時間の間において、列選択シグナルを一度に２つ発生させて（１つの奇数および１つの偶数；奇数列選択シグナルは、連続的に、奇数出力ドライバに適用され、偶数列選択シグナルは、連続的に、偶数出力ドライバに適用される）、第１の行に関連する列出力電圧を読む。かくして、アレイ中の所与の行が可能とされ、定着している間、従前の行は一度に２つの列だけ読み出されている。（例えば、異なる垂直および平行クロックシグナルおよび列試料／ホールドを介して）行選択およびサンプリング／読出をスタガーさせ、次いで、所与の行について一度に多数の列を読むことによって、データのフレームを、有意にストリームライン化された様式でアレイから獲得することができる。
【０３６４】
図１８は、２０フレーム／秒の例示的なフレーム速度についてのこれまでのプロセスのタイミング詳細を示す。アレイにおけるこのフレーム速度および５１２行を仮定すれば、図１８において垂直描写によって示されるように、各行はほぼ９８マイクロ秒以内に読み出されなければならない。従って、垂直クロックシグナルＣＶは９８マイクロ秒の期間を有し（すなわち、１０ｋＨｚを超えるクロック周波数）、新しい行はＣＶシグナルのトレイリングエッジ（陰性変換）に可能とされる。図１８の左側は新しいフレームサイクルの開始を反映し、その時点において、垂直データシグナルＤＶはＣＶシグナルの最初のトレイリングエッジ前で活性とされ、ＣＶシグナルの次のトレイリングエッジの前に脱活性される（連続的フレームからのデータ獲得のためには、垂直データシグナルが、再度、行５１２が可能とされる後にのみ再度活性とされる）。また、ＣＶシグナル（すなわち、可能とされる新しい行）の、各トレイリングエッジの直前に、ＣＯＬ  ＳＨシグナルは２マイクロ秒の間活性とされ、ＣＶシグナルのトレイリングエッジのほぼ５０ナノ秒前に去る。
【０３６５】
図１８において、ＣＯＬ  ＳＨシグナルの最初の出現は、アレイの行５１２の画素値を現実にサンプリングしている。かくして、ＣＶシグナルの最初のトレイリングエッジに際して、最初の行は可能とされ、ＣＯＬ  ＳＨシグナルの第２の出現まで（ほぼ９６マイクロ秒の間）定着される。最初の行についてのこの定着時間の間に、行５１２の画素値が列選択シグナルを介して読み出される。２つの列選択シグナルが同時に生じて、５１２の列を読むゆえに、水平クロックシグナルＣＨはこの期間内に２５６サイクルを生じさせなければならず、ＣＨシグナルの各トレイリングエッジは１つの奇数および１つの偶数列選択シグナルを生じさせる。図１８に示されたように、所与の行におけるＣＨシグナルの最初のトレイリングエッジは、（ＣＯＬ  ＳＨシグナルの脱活性化後に）行の選択から２マイクロ秒後に起こるようなタイミングとされ、試料／ホールドキャパシタＣｓｈに貯蔵され、かつ列出力バッファによって供される電圧値を可能とする。しかしながら、（例えば、図１８Ａとの関連で以下に議論するように）他の実施において、ＣＨシグナルの最初のトレイリングエッジおよびＣＯＬ  ＳＨシグナルのトレイリングエッジ（すなわち、脱活性化）の間の期間は２マイクロ秒よりも有意に短くてもよく、いくつかの場合においては、ちょうど５０ナノ秒を超えるくらい小さくてもよいことが認められるべきである。また、各行については、ＣＨシグナルの最初のトレイリングエッジ前に垂直データシグナルＤＨは活性とされ、ＣＨシグナルの次のトレイリングエッジ前に脱活性される。最後の２つの列（例えば、５１１および５１２）は、先に議論したように、次の行が可能とされるほぼ２マイクロ秒前に起こるＣＯＬ  ＳＨシグナルの出現前に選択される。かくして、５１２列はほぼ９４マイクロ秒の時間内に一度に２つ読まれる（すなわち、行当たり９８マイクロ秒、それから各行の始まりおよび最後において２マイクロ秒は引かれる）。この結果、ほぼ２．７ＭＨｚのアレイ出力シグナルＶｏｕｔ１およびＶｏｕｔ２の各々についてのデータ速度がもたらされる。
【０３６６】
図１８Ａは、図１８のタイミングダイアグラムからわずかに修飾されたアレイ１００からのデータ獲得プロセスのもう１つのタイミングダイアグラムを示す。図１３に関連して先に議論したように、いくつかの実施においては、図１３に示されたの同様なアレイは、参照画素（すなわち、アレイの最初および最後の２つの行および列）の周辺によって囲まれた５１２×５１２「活性」画素の領域を含むように構成することができ、その結果、５１６×５１６画素の合計画素カウントを有するアレイがもたらされる。従って、２０フレーム／秒の例示的なフレーム速度およびアレイにおける５１６行を仮定すれば、図１８Ａにおける垂直描写によって示されるように、各行はほぼ９７マイクロ秒以内に読み出されなければならない。従って、垂直クロックシグナルＣＶは、９７マイクロ秒のわずかにより短い期間を有する。２つの列選択シグナルが同時に生じて、５１６列を読むゆえに、水平クロックシグナルＣＨは、図１８との関係で参照した２５６サイクルとは対照的に、この期間内に２５８サイクルを生じさせなければならない。従って、図１８Ａに示された１つの局面において、所与の行におけるＣＨシグナルの最初のトレイリングエッジは、ＣＯＬ  ＳＨシグナルのトレイリングエッジ（例えば、非活性化）から丁度５０ナノ秒を超えて起こるようなタイミングとされ、さらなる水平クロックサイクルを、垂直クロックシグナルＣＶの僅かにより短い期間に「絞る」。図１８におけるように、水平データシグナルＤＨは、ＣＨシグナルの第１のトレイリングエッジ前に活性とされ、それ自体、図１８と比較して、図１８Ａのタイミングダイアグラムにおいてもわずかに早く起こる。最後の２つの列（すなわち、図１８Ａにおいては「Ｒｅｆ３、４と標識される列５１５および５１６）は、先に議論されたように、次の行が可能とされるほぼ２マイクロ秒前に起こるＣＯＬ  ＳＨシグナル出現前に選択される。かくして、５１６列はほぼ９５マイクロ秒の期間内に一度に２つ読まれる（すなわち、行当たり９７マイクロ秒から、各行の端における２マイクロ秒を差し引く、および各行の最初におけるのは無視できる時間）。この結果、図１８のタイミングダイアグラム、すなわち、ほぼ２．７ＭＨｚによって供されたアレイ出力シグナルＶｏｕｔ１およびＶｏｕｔ２各々について実質的に同一のデータ速度をもたらす。
【０３６７】
図１７との関連で先に議論したように、タイミングジェネレータ２５６もまた、ＡＤＣ  ２５４へのサンプリングクロックシグナルＣＳを生じさせ、所与のアレイ出力シグナルのデータストリームにおける連続的画素値を適当にサンプリングし、デジタル化する。１つの局面において、サンプリングクロックシグナルＣＳは、少なくとも１回、データストリームにおける所与の画素値のサンプリングを供する。サンプリングクロックシグナルＣＳは図１８および１８Ａのタイミングダイアグラムにおいては示されてないが、例示的実施においては、シグナルＣＳは水平クロックシグナルＣＨのタイミングを実質的に追跡することができ；特に、サンプリングクロックシグナルＣＳは水平クロックシグナルＣＨと連携して、ＣＨによって可能とされるべきデータストリームにおける次の画素値に直ぐに先立ってＡＤＣが画素値をサンプリングするのを可能とし、それにより、所与の画素値をサンプリングするに先立ってできるだけ多くのシグナル定着時間を可能とすることは認めることができる。例えば、ＡＤＣはＣＳの陽性変換に際して入力画素値をサンプリングするように構成することができ、ＣＳの各陽性変換は、タイミングジェネレータ２５６によって、ＣＨの各陰性変換に直ぐに先立って、またはいくつかの場合においては、それと実質的に同時に起こるようなタイミングとされ、可能とされるべきデータストリームにおける次の画素に丁度先立って所与の画素をサンプリングすることができる。もう１つの例示的実施において、ＡＤＣ  ２５４はサンプリングクロックシグナルＣＳを介してタイミングジェネレータ２５６によって制御されて、有意に高い速度にて出力シグナルＶｏｕｔ１およびＶｏｕｔ２をサンプリングして、各画素測定について多数のデジタル化された試料を供することができ、これは、次いで、平均化することができる（例えば、ＡＤＣデータ獲得速度はほぼ１００ＭＨｚとすることができて、２．７ＭＨｚアレイ出力シグナルをサンプリングし、それにより画素測定当たりほぼ３５〜４０試料と多くを供することができる）。
【０３６８】
１つの実施態様において、一旦画素値がＡＤＣ  ２５４によってサンプリングされ、デジタル化されたならば、コンピュータ２６０は、アレイ１００およびアレイコントローラ２５０から得られた画素データを処理するようにプログラムされて、ある場合においては、所与のアレイ出力シグナルにおいて表わされた画素電圧においての十分な定着時間を超えることができる高いデータ獲得速度を促進することができる。高い獲得速度で獲得されたアレイの処理および修正のためにコンピュータ２６０によって実施することができる本発明の１つの実施態様に従った例示的な方法を説明するフローチャートは図１８Ｂに示される。本実施態様の種々の説明において、コンピュータ２６０は、アレイに対する参照または「ドライ」入力を用い（例えば、分析物は存在しない）、所与のアレイ出力シグナルにおける画素電圧についての十分な定着時間、ならびに認識可能に高い操作周波数においてのアレイ応答を最初に特徴付けるようにプログラムされる。この特徴付けは、高い操作周波数において、かつ測定されるべき分析物の存在下で、アレイから得られたデータに引き続いて適用される修正因子を駆動するための基礎を形成する。
【０３６９】
画素定着時間に関しては、再度、図１６を参照し、先に議論したように、所与のアレイ出力シグナル（例えば、図１６におけるＶｏｕｔ２）は、列選択スイッチ１９１の順次の操作から由来する一連の画素電圧値を含んで、バス１７５を介して各列電圧ＶＣＯＬｊをバッファ増幅器１９９に適用する（各列電圧ＶＣＯＬｊは、今度は、ＩＳＦＥＴソース電圧ＶＳｊの緩衝化されたバージョンを表す）。いくつかの実施において、２つの連続する画素の読みの間のアレイ出力シグナルにおける電圧変化ΔＶＰＩＸは、（ＰＰ）によって与えられた指数プロセスとして特徴付けられるのが観察され、
【数２８】
2011525990.tif 000031
ここに、Ａは２つの画素電圧値の間の差（ＶＣＯＬｊ−ＶＣＯＬｊ−１）であって、ｋはバス１７５のキャパシタンスに関連する時定数である。
図１８Ｃおよび１８Ｄは、例示的サンプリングクロックシグナルＣＳに対してプロットされた時間の関数としての出力シグナルにおける画素間変換を示す、所与のアレイ出力シグナルＶｏｕｔ（例えば、Ｖｏｕｔ１およびＶｏｕｔ２のうちの１つ）における例示的な画素電圧を示す。図１８Ｃにおいて、サンプリングクロックシグナルＣＳは期間５２４、およびＣＳ試料によって制御されるＡＤＣ、ＣＳの陽性変換に際しての画素電圧を有する（先に議論したように、１つの実施態様においては、ＣＳおよびＣＨは実質的に同一の期間を有する）。図１８Ｃは、その間において、電圧の差Ａとの間の、ΔＶＰＩＸ（ｔ）に対応する指数的電圧変換５２２が容易に観察することができる、２つの試料５２５Ａおよび５２５Ｂを示す。
【０３７０】
本議論の目的では、画素「定着時間」ｔｓｅｔｔｌｅは、ΔＶＰＩＸ（ｔ）が、アレイ出力シグナルのピークノイズレベルと等しい量だけ、その最終値とは異なる値を獲得する時間ｔと定義される。もしアレイ出力シグナルのピークノイズレベルがｎｐと示されるならば、定着時間ｔｓｅｔｔｌｅにおける電圧はΔＶＰＩＸ（ｔｓｅｔｔｌｅ＝Ａ［１−（ｎｐ／Ａ）］によって与えられる。方程式（ＰＰ）に代入し、ｔｓｅｔｔｌｅについて解き、（ＱＱ）が得られる。
【数２９】
2011525990.tif 000032
図１８Ｄは、全定着を可能とするために十分に長い期間を有するサンプリングクロックシグナルＣＳを用い、差Ａを有する２つの画素電圧の間における単一電圧変換５２２についての画素定着時間ｔｓｅｔｔｌｅ（参照番号５２６）を概念的に示す。説明の目的でいくつかの例示的なパラメータを供すると、１つの実施においては、画素電圧変換についての最大範囲を表すＡについての最大値（例えば、最小および最大値における連続画素）はほぼ２５０ｍＶのオーダーにある。加えて、アレイ出力シグナルのピークノイズレベルｎｐはほぼ１００μＶとして取られ、および時定数ｋは５ナノ秒としてとられる。これらの値は、ほぼ４０ナノ秒の例示的な定着時間ｔｓｅｔｔｌｅを提供する。もしアレイ出力シグナルの最大データ速度が定着時間ｔｓｅｔｔｌｅの逆数としてとられるならば、４０ナノ秒の定着時間は２５ＭＨｚの最大データ速度に対応する。他の実施において、Ａは２０ｍＶのオーダーであってよく、および時定数ｋは１５ナノ秒のオーダーであってよく、その結果ほぼ８０ナノ秒の定着時間ｔｓｅｔｔｌｅおよび１２．５ＭＨｚの最大データ速度がもたらされる。先に示したｋの値は、一般に、ほぼ５ｐＦ〜２０ｐＦの範囲においてバス１７５についてのキャパシタンスに対応する。これまでの値は主として説明の目的で供されたものであり、本発明の種々の実施態様はこれらの例示的な値に制限されず；特に、本発明の種々の実施態様に従ったアレイは、異なる画素定着時間ｔｓｅｔｔｌｅ（例えば、いくつかの場合には、４０ナノ秒未満）を有しても良いのは認められるべきである。
【０３７１】
先に示したように、１つの実施態様においては、画素データは、画素定着時間によって指令されるものを超えたデータ速度にてアレイから獲得することができる。図１８Ｂは、本開示の１つの発明的実施態様に従ったそのような方法についてのフローチャートを示す。図１８Ｂの方法において、十分に遅いクロック周波数が、アレイ出力シグナル当たりの得られたデータ速度が画素定着時間ｔｓｅｔｔｌｅの逆数に等しいか、またはそれよりも低いように、シグナルＣＶ、ＣＨおよびＣＳについて選択されて、所与の出力シグナルにおいて画素間の十分に定着された画素電圧値を可能とする。図１８Ｂのブロック５０２において示されるように、これらのクロック周波数に関し、次いで、定着された画素電圧値が、分析物の不存在において（または参照分析物の存在下にて）全アレイについて獲得されて、該アレイについての第１の「ドライ」または参照データイメージを供する。図１８Ｂのブロック５０４において、最初のデータイメージを構成する各画素電圧については、画素の最後の電圧および対応する出力シグナルデータストリームにおける直ぐに先行する画素の最終電圧の間の転移値（すなわち、電圧差Ａ）が収集され、貯蔵される。アレイの全ての画素についてのこれらの転移値のコレクションは、最初の転移値データ組を供する。
【０３７２】
引き続いて、図１８Ｂのブロック５０６においては、シグナルＣＶ、ＣＨおよびＣＳについてのクロック周波数は、アレイ出力シグナル当たりの得られたデータ速度が、画素電圧値が十分に定着される速度（すなわち、定着時間ｔｓｅｔｔｌｅの逆数よりも高いデータ速度）を超えるように増大させる。本議論の目的では、シグナルＣＶ、ＣＨおよびＣＳについてのそのような増大したクロック周波数のコレクションから得られたアレイ出力シグナルでのデータ速度は「過剰スピードデータ速度」といわれる。過剰スピードデータ速度に対応するクロック周波数を用いて、画素電圧値が、再度、分析物の不存在下において（または同一参照分析物の存在下において）全アレイについて得られて、該アレイについても第２の「ドライ」または参照データイメージを供する。図１８Ｂのブロック５０８において、過剰スピードデータ速度で得られた第２のデータイメージに基づく第２の転移値データ組が計算され、第１のデータイメージについて前記したように貯蔵される。
【０３７３】
図１８Ｂのブロック５１０において、アレイの各画素についての修正因子は、第１および第２の転移値データ組に貯蔵された値に基づいて計算される。例えば、各画素についての修正因子は、最初の転移値データからのその転移値、および第２の転移値データ組からのその対応する転移値の比率として計算されて、（例えば、第１のデータ組からの転移値を第２のデータ組からの転移値で割ることができ、またはその逆もできる）、修正因子データ組が供され、次いで、これが貯蔵され得る。図１８Ｂのブロック５１２および５１４に示されるように、次いで、この修正因子データ組を使用して、測定すべき現実の分析物の存在下で、過剰スピードデータ速度に対応するクロック周波数で操作されるアレイから得られた画素データを処理することができ；特に、分析物の存在下で過剰スピードデータ速度にてアレイから得られたデータを、修正因子データ組によって適切には乗じ、または割って（例えば、対応する修正因子によって乗じ、または割られた各画素）、測定すべき所望の分析物特性（例えば、イオン濃度）の修正されたデータ代表を得ることができる。一旦、修正因子データ組が計算され、貯蔵されると、それを反復して用いて、過剰スピードデータ速度においてアレイから獲得されたデータの多数のフレームを修正することができるのは認められるべきである。
【０３７４】
センサーアレイおよびＡＤＣを制御することに加えて、タイミングジェネレータ２５６は、種々のアレイキャリブレーションおよび診断機能、ならびに任意のＵＶ照射処理を容易とするように構成することができる。この目的で、タイミングジェネレータは、アレイの最後の行およびシグナルＬＳＴＨの選択を示すシグナルＬＳＴＶを利用して、アレイの最後の列の選択を示すことができる。タイミングジェネレータ２５６は、参照電圧ＶＲＥＦを列バッファ増幅器に適用するＣＡＬシグナルを生じさせ、およびＵＶ照射プロセスの間にアレイにおけるすべてのＩＳＦＥＴのドレインをアースするＵＶシグナルを生じさせることを担うこともできる（図９参照）。タイミングジェネレータは、種々のキャリブレーションおよび診断機能、またはＵＶ照射の間に電力供給２５８上にいくらかの制御機能を供して、供給またはバイアス電圧を適切に制御することもでき、例えばＵＶ照射の間に、タイミングジェネレータは電力供給を制御し、ＵＶシグナルが活性化されてＩＳＦＥＴドレインをアースしつつ、本体電圧ＶＢＯＤＹをアースにカップリングさせることができる。アレイキャリブレーションおよび診断、ならびにＵＶ照射に関しては、いくつかの実施において、タイミングジェネレータは、コンピュータ２６０からの特殊化されたプログラムを受領して、適当な制御シグナルを供することができる。１つの局面において、コンピュータ２６０は、アレイの参照および／またはダミー画素、ならびにＣＡＬシグナルおよび参照電圧ＶＲＥＦの適用に基づく列情報から得られた種々のデータを用いて、所与のアレイに関連する種々のキャリブレーションパラメータを決定しおよび／またはキャリブレーションおよび診断機能のための特殊化されたプログラムを生じさせることができる。
【０３７５】
アレイコントローラ２５０のコンピュータインターフェイス２５２に関して、１つの例示的な実施において、該インターフェイスは、コンピュータ２６０に対するほぼ２００ＭＢ／秒のデータ速度を容易とするように構成され、および４００ＭＢ以上までの局所的貯蔵を含むことができる。コンピュータ２６０は、２００ＭＢ／秒の速度でデータを受領し、データを処理して、（例えば、モニター上の偽−色にて表示され得る）画素のイメージを再構築するように構成される。例えば、コンピュータは、Ｃ＋＋またはビジュアルベーシック（Ｖｉｓｕａｌ  Ｂａｓｉｃ）で書かれたルーチンについての一般的なプログラムを実施して、データを操作するように構成することができ、ディスプレイは所望のようにする。
【０３７６】
本明細書中に記載されたシステムは、配列決定で用いる場合、典型的には、ｃｈｅｍＦＥＴアレイ支持反応チャンバーを含み、該ｃｈｅｍＦＥＴは、該ｃｈｅｍＦＥＴからのシグナルを配列決定情報に変換するロジックを実施することができるインターフェイスにカップリングされている。
【０３７７】
いくつかの実施態様において、本発明は、ＰＰｉまたはｄＮＴＰまたは双方とのイオン相互作用に関連するイオンパルスを決定するためのロジックを含む、ポリマー配列決定のロジック（好ましくはコンピュータ実行可能ロジック）を含む。典型的には、ロジックは、イオンパルスの特徴をポリマー配列決定情報に変換する。
【０３７８】
いくつかの実施態様において、本発明は、イオンパルス間の時間、または単一イオンパルスの特徴に基づいて核酸鋳型の配列を決定するためのロジックを含むロジック（好ましくは、コンピュータ実行可能ロジック）を含む。該ロジックは、所望により、さらに、ｃｈｅｍＦＥＴのアレイ上のイオンパルスの空間的位置を決定するためのロジックを含むことができる。
【０３７９】
いくつかの実施態様において、本発明は、配列決定反応で利用されるべき特定のｄＮＴＰでかかる時間の持続に基づき、核酸鋳型の配列を決定するためのロジックを含むロジック（好ましくは、コンピュータ実行可能ロジック）を含む。典型的には、該ロジックは１以上のｃｈｅｍＦＥＴからのシグナルを受け取る。好ましくは、該配列は実質的にリアルタイムで表示される。
【０３８０】
いくつかの実施態様において、本発明は、ｃｈｅｍＦＥＴのアレイからのイオンパルスを処理して、注目するポリマーの配列を決定するためのロジック（好ましくは、コンピュータ実行可能ロジック）を含む。該ロジックは、所望により、さらに、ファイル管理、ファイル貯蔵、および可視化のためのロジックを含んでもよい。また、該ロジックは、所望により、さらに、イオンパルスをヌクレオチド配列に変換するためのロジックを含んでもよい。好ましくは、該配列は実質的にリアルタイムで表示される。好ましくは、該配列は実質的にリアルタイムで表示される。
【０３８１】
システムから得られた配列決定情報は、パーソナルデジタルアシスタントのようなコンパクトな計算デバイスに送達することができる。かくして、１つの実施態様において、本発明は、コンパクトな計算デバイス上で生物の完全なゲノムを表示するためのロジックを含む。また、本発明は、ｃｈｅｍＦＥＴアレイからのデータをコンパクトな計算デバイスに送るのに適合したロジックも含む。そのようなロジックのいずれもコンピュータで実施できる。
【０３８２】
本開示に従った例示的なＩＳＦＥＴアレイおよびアレイコントローラのいくつかの局面を議論してきたが、図１９〜２３は、なお他の発明的実施態様に従った、より多数の画素を有するＩＳＦＥＴセンサーアレイの代替ＣＭＯＳ  ＩＣチップ実施のブロックダイアグラムを示す。１つの局面において、図１９〜２３に関連して以下にさらに議論するＩＳＦＥＴアレイの各々は、図１７で示されたのと同様な、いくつかの場合には、より多数の画素を収容するために些細な修飾（例えば、さらなるプレ増幅器２５３およびアナログ−対−デジタルコンバータ２５４）を施した、アレイコントローラによって制御することができる。
【０３８３】
図１９は、１つの発明的実施態様に従った、図９〜１２に関連して先に議論した列および画素の設計に基づくＩＳＦＥＴセンサーアレイ１００Ａ、および０．３５マイクロメートルＣＭＯＳ製造プロセスのブロックダイアグラムを示す。アレイ１００Ａは２０４８の列１０２１〜１０２２０４８を含み、ここに、各列は、各々がほぼ９マイクロメートル×９マイクロメートルのサイズを有する、２０４８の幾何学的に四角形の画素１０５１〜１０５２０４８を含む。かくして、アレイは、４００万画素以上（＞４メガ画素）を含み１つの例示的な実施においては、完全なアレイ（ＩＳＦＥＴ画素および関連回路）は、ほぼ２０．５ミリメートル×２０．５ミリメートルの寸法を有する集積回路チップとして製造することができる。
【０３８４】
図１９に示された実施態様の１つの局面において、アレイ１００Ａは、少なくとも部分的には各々制御できる画素の多数のグループとして構成することができる。例えば、画素の各列は頂部および底部半体に分割することができ、列の各頂部半体における画素のコレクションは行の第１のグループ４００１（例えば、頂部グループ、行１〜１０２４）を形成し、列の各底部半体における画素のコレクションは行の第２のグループ４００２（例えば、底部グループ、行１０２５〜２０４８）を形成する。今度は、行の第１および第２（例えば、頂部および底部）のグループの各々は、対応する行選択レジスタ、列バイアス／読出回路、列選択レジスタ、および出力ドライバに関連する。このようにして、行４００１および４００２の第１および第２のグループの各々からの画素選択およびデータ獲得は、図１３に示された全アレイ１００からの画素選択およびデータ獲得と実質的に同様であり；異なって述べれば、１つの局面において、図１９のアレイ１００Ａは、異なる画素グループの２つの同時に制御された「サブ−アレイ」を実質的に含んで、より多数の画素からの有意にストリームライン化されたデータ獲得を供する。
【０３８５】
特に、図１９は、行の第１のグループ４００１の行選択が、第１の行選択レジスタ１９２１によって制御することができ、および行の第２のグループ４００２の行選択は、第２の行選択レジスタ１９２２によって制御することができるのを示す。１つの局面において、行選択レジスタ１９２１および１９２２の各々は、図１４との関連で先に議論したように構成して、垂直クロック（ＣＶ）および垂直データ（ＤＶ）シグナルを受領し、応答において行選択シグナルを生じるように構成することができ；例えば、第１の行選択レジスタ１９２１は、シグナル
【数３０】
2011525990.tif 000033
から
【数３１】
2011525990.tif 000034
を生じさせることができ、および第２の行選択レジスタ１９２２は、シグナル
【数３２】
2011525990.tif 000035
から
【数３３】
2011525990.tif 000036
を生じさせることができる。もう１つの局面において、行選択レジスタ１９２１および１９２２の双方は、アレイの２つの行が所与の時間において、頂部グループから１つ、底部グループからもう１つ、可能とされるように、共通の垂直クロックおよびデータシグナルを同時に受領することができる。
【０３８６】
行の第１および第２のグループの各々について、図１９のアレイ１００Ａは、さらに、各列が図９に示されるバイアス／読出回路１１０ｊの２つの例を含むように、（第１の行グループ４００１のための）列バイアス／読出回路１１０１Ｔ〜１１０２０４８Ｔ、および（第２の行グループ４００２のための）１１０１Ｂ〜１１０２０４８Ｂを含む。アレイ１００Ａは、第２の行グループ４００２のための２つの列選択レジスタ１９２１，２（奇数および偶数）および２つの出力ドライバ１９８１，２（奇数および偶数）、および第１の行グループ４００１のための２つの列選択レジスタ１９２３，４（奇数および偶数）および２つの出力ドライバ１９８３，４（奇数および偶数）を含む（すなわち、４つの列選択レジスタおよび４つの出力ドライバの合計）。列選択レジスタは、水平クロックシグナル（各々、第１の行グループおよび第２の行グループについてのＣＨＴおよびＣＨＢ、および水平データシグナル（各々、第１の行グループおよび第２の行グループのためのＤＨＴおよびＤＨＢ）を受領して、奇数および偶数の列選択を制御する。１つの実施において、ＣＨＴおよびＣＨＢシグナルは共通のシグナルとして供することができ、およびＤＨＴおよびＤＨＢは共通のシグナルとして供することができて、アレイからの一度に４つの列を同時に読出ことができ（すなわち、各行グループからの１つの奇数および１つの偶数列）；特に、図１３〜１８との関連で先に議論したように、２つの列を、各可能にされた行、および２つの出力シグナルとして供された対応する画素電圧について同時に読出すことができる。かくして、いずれかの所与の時間における２つの行の実施化、およびいずれかの所与の時間における行当たり２つの列の読みを介して、アレイ１００Ａは、４つの同時出力シグナルＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３およびＶｏｕｔ４を供することができる、
【０３８７】
完全なデータフレーム（第１および第２の行グループ４００１および４００２双方からの全ての画素）が２０フレーム／秒のフレーム速度で獲得される、図１９のアレイ１００Ａの１つの例示的な実施において、行１０２４対は、各々、ほぼ４９マイクロ秒の期間にて連続的に可能とされる。各可能とされた行については、ほぼ４５マイクロ秒の間に各列選択レジスタ／出力ドライバによって１０２４画素が読まれて、（図１８との関連で先に議論されたように、各行の始めおよび終わりにおいて２マイクロ秒を可能とする）。かくして、この例においては、アレイ出力シグナルＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３およびＶｏｕｔ４の各々は、ほぼ２３ＭＨｚのデータ速度を有する。かくして、この例においては、アレイ出力シグナルＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３およびＶｏｕｔ４の各々は、ほぼ２３ＭＨｚのデータ速度を有する。再度、他の実施においては、データは、２０フレーム／秒以外のフレーム速度（例えば、５０〜１００フレーム／秒）にて図１９のアレイ１００Ａから獲得することができる。
【０３８８】
図１３のアレイ１００と同様に、なお他の局面において、図１９のアレイ１００Ａは、アレイの周辺の周りにダミーまたは参照画素１０３の多数の行および列を含んで、予備的なテスト／評価データ、オフセット決定および／またはアレイキャリブレーションを促進することができる。加えて、（図９との関連で先に議論されたように）アレイ操作で必要な種々の電力供給およびバイアス電圧が、図１３との関連で先に議論したのと同様な方法で、ブロック１９５におけるアレイ１００Ａに対して供される。
【０３８９】
図２０は、なおもう１つの発明的実施態様に従った、０．３５マイクロメートルＣＭＯＳ製造プロセスに基づく、かつ図１９において先に議論したアレイ１００Ａと実質的に同様な構成を有するＩＳＦＥＴセンサーアレイ１００Ｂのブロックダイアグラムを示す。アレイ１００Ｂもまた、図９〜１２に関連して、先に議論された列および画素設計に一般的には基づき、アレイ１００Ｂにおける画素のサイズ／ピッチは図１０に示された画素のそれよりも小さい。特に、図１０および１１を再度参照し、図１０に示された寸法「ｅ」は、ほぼ９マイクロメートルからほぼ５マイクロメートルに、画素の中心領域に配置された活性画素構成要素の一体性に影響することなく、図２０の実施態様において、実質的に低下しており；同様に、図１０に示された寸法「ｆ」は、ほぼ７マイクロメートルからほぼ４マイクロメートルに低下している。異なって述べれば、活性構成要素を囲う画素の周辺エリアのいくつかは、図１０および１１に示された画素の活性構成要素の頂面図および断面レイアウトおよび設計を阻害することなく、図１０との関連で与えられた寸法に対して実質的に低下している。そのような画素１０５Ａの頂面図は図２０Ａに示され、そこでは、寸法「ｅ」は５．１マイクロメートルであって、寸法「ｆ」は４．１マイクロメートルである。この画素設計の１つの局面において、サイズの低下を容易とするためには、画素の全周囲の周りに数個の本体結合Ｂを含む、図１０に示された画素と比較して、より少ない本体結合Ｂを画素１０５Ａに含める（例えば、画素の各コーナーにおいて１つ）。
【０３９０】
図２０に示されたように、アレイ１００Ｂは１３４８の列１０２１〜１０２１３４８を含み、ここに、各列は１１５２の幾何学的に四角形の画素１０５Ａ１〜１０５Ａ１１５２を含み、各々は、ほぼ５マイクロメートル×５マイクロメートルのサイズを有する。かくして、アレイは１５０万を超える画素（＞１．５メガ画素）を含み、１つの例示的な実施において、完全なアレイ（ＩＳＦＥＴ画素および関連回路）は、ほぼ９ミリメートル×９ミリメートルの寸法を有する集積回路チップとして製造することができる。図１９のアレイ１００Ａと同様に、１つの局面において、図２０のアレイ１００Ｂは、図１９との関連で先に議論したように、行４００１および４００２の２つのグループに分割される。１つの例示的な実施において、完全なデータフレーム（第１および第２の行グループ４００１および４００２双方からの全ての画素）は５０フレーム／秒のフレーム速度で獲得され、それにより、行の５７６対が、各々、ほぼ３５マイクロ秒の期間で連続的に可能とされることを要求する。各可能とされた行については、ほぼ３１マイクロ秒の間に各列選択レジスタ／出力ドライバによって６７４画素が読まれて、（図１８との関連で先に議論されたように、各行の始めおよび終わりにおいて２マイクロ秒を可能とする）。かくして、この例においては、アレイ出力シグナルＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３およびＶｏｕｔ４の各々は、ほぼ２３ＭＨｚのデータ速度を有する。かくして、この例においては、アレイ出力シグナルＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３およびＶｏｕｔ４の各々は、ほぼ２３ＭＨｚのデータ速度を有する。再度、他の実施においては、データは、５０フレーム／秒以外のフレーム速度にて図２０のアレイ１００Ｂから獲得できるのは認められるべきである。
【０３９１】
図２１は、なおもう１つの実施態様に従った、０．３５マイクロメートルＣＭＯＳ製造プロセスに基づいた、かつ図２０および２０Ａとの関連で先に議論したより小さな画素サイズ（５．１マイクロメートルの四角形画素）を取り込むＩＳＦＥＴセンサーアレイ１００Ｃのブロックダイアグラムを示す。図２１に示すように、アレイ１００Ｃは４０００の列１０２１〜１０２４０００を含み、ここに、各列は、各々がほぼ５マイクロメートル×５マイクロメートルのサイズを有する、３６００の幾何学的に四角形の画素１０５Ａ１〜１０５Ａ３６００を含む。かくして、アレイは１４００万を超える画素（＞１４メガ画素）を含み、１つの例示的な実施においては、完全なアレイ（ＩＳＦＥＴ画素および関連回路）は、ほぼ２２ミリメートル×２２ミリメートルの寸法を有する集積回路チップとして製造することができる。図１９および２０のアレイ１００Ａおよび１００Ｂと同様に、１つの局面において、図２１のアレイ１００Ｃは行４００１および４００２の２つのグループに分割される。しかしながら、アレイ１００Ａおよび１００Ｂとは異なり、各行グループでは、アレイ１００Ｃは、１６の列選択レジスタおよび１６の出力ドライバを含んで、３２の出力シグナルＶｏｕｔ１〜Ｖｏｕｔ３２がアレイ１００Ｃから供され得るように、可能とされた行において一度に１６の画素を同時に読む。１つの例示的な実施において、完全なデータフレーム（第１および第２の行グループ４００１および４００２双方からの全ての画素）は５０フレーム／秒のフレーム速度で獲得することができ、それにより、行の１８００対が、各々、ほぼ１１マイクロ秒の期間に連続的に可能とされるのを要求する。各可能とされた行では、ほぼ７マイクロ秒の間に各列選択レジスタ／出力ドライバによって２５０の画素（４０００／１６）が読まれ、（各行の最初および最後において２マイクロ秒を可能とする）。かくして、この例においては、アレイ読出シグナルＶｏｕｔ１〜Ｖｏｕｔ３２の各々はほぼ３５ＭＨｚのデータ速度を有する。従前の実施態様に関しては、他の実施においては、データは５０フレーム／秒以外のフレーム速度にてアレイ１００Ｃから獲得することができるのは認められるべきである。
【０３９２】
図１３〜２１との関連で先に議論された例示的アレイは０．３５マイクロメートルの慣用的ＣＭＯＳ製造プロセスに基づくが、０．３５マイクロメートル未満の特徴サイズを有するＣＭＯＳ製造プロセスを使用して（例えば、０．１８マイクロメートルＣＭＯＳ加工技術）そのようなアレイを製造できるので、本開示に従ったアレイはこの点において制限されないことが認められるべきである。従って、５マイクロメートルよりも有意に小さい画素サイズ／ピッチを持つＩＳＦＥＴセンサーアレイを製造することができ、有意に密なＩＳＦＥＴアレイを供する。例えば、図２２および２３は、２．６マイクロメートルの画素サイズが達成される、０．１８マイクロメートルＣＭＯＳ製造プロセスに基づくなお他の実施態様に従ったＩＳＦＥＴセンサーアレイ１００Ｄおよび１００Ｅの各ブロックダイアグラムを示す。画素の設計それ自体は、０．１８マイクロメートルＣＭＯＳプロセスによるより小さなスケールに拘わらず、図２０Ａに示された画素１０５Ａに実質的には基づく。
【０３９３】
図２２のアレイ１００Ｄは２８００の列１０２１〜１０２２８００を含み、ここに、各列は、各々がほぼ２．６マイクロメートル×２．６マイクロメートルのサイズを有する、２４００の幾何学的に四角形の画素を含む。かくして、アレイは６５０万を超える画素（＞６．５メガ画素）を含み、１つの例示的な実施において、完全なアレイ（ＩＳＦＥＴ画素および関連回路）は、ほぼ９ミリメートル×９ミリメートルの寸法を有する集積回路チップとして製造することができる。図１９〜２１のアレイ１００Ａ、１００Ｂおよび１００Ｃと同様に、１つの局面において、図２２のアレイ１００Ｄは行４００１および４００２の２つのグループに分割される。しかしながら、アレイ１００Ａ、１００Ｂ、および１００Ｃとは異なり、各行グループでは、アレイ１００Ｄは８つの列選択レジスタおよび８つの出力ドライバを含んで、１６の出力シグナルＶｏｕｔ１〜Ｖｏｕｔ１６がアレイ１００Ｄから供され得るように、可能とされた行において一度に８つの画素を同時に読む。１つの例示的な実施において、完全なデータフレーム（第１および第２の行グループ４００１および４００２双方からの全ての画素）は５０フレーム／秒のフレーム速度で獲得することができ、それにより行の１２００対が、各々、ほぼ１６〜１７マイクロ秒の期間で連続的に可能とされることを要求する。各可能とされた行では、ほぼ１４マイクロ秒の間に各列選択レジスタ／出力ドライバによって３５０画素（２８００／８）が読み出され、（各行の初めおよび最後において１〜２マイクロ秒を可能とする）。かくして、この例においては、アレイ出力シグナルＶｏｕｔ１〜Ｖｏｕｔ１６の各々はほぼ約２５ＭＨｚのデータ速度を有する。従前の実施態様に関しては、他の実施においては、データは、５０フレーム／秒以外のフレーム速度にてアレイ１００Ｄから獲得することができるのは認められるべきである。
【０３９４】
図２３のアレイ１００Ｅは７４００の列１０２１〜１０２７４００を含み、ここに、各列は、各々がほぼ２．６マイクロメートル×２．６マイクロメートルのサイズを有する、７４００の幾何学的に四角形の画素を含む。かくして、アレイは５４００万を超える画素（＞５４メガ画素）を含み、１つの例示的な実施において、完全なアレイ（ＩＳＦＥＴ画素および関連回路）は、ほぼ２１ミリメートル×２１ミリメートルの寸法を有する集積回路チップとして製造することができる。図１９〜２２のアレイ１００Ａ〜１００Ｄと同様に、１つの局面において、図２３のアレイ１００Ｅは行４００１および４００２の２つのグループに分割される。しかしながら、アレイ１００Ａ〜１００Ｄとは異なり、各行グループでは、アレイ１００Ｅは３２の列選択レジスタおよび３２の出力ドライバを含んで、６４の出力シグナルＶｏｕｔ１〜Ｖｏｕｔ６４がアレイ１００Ｅから供され得るように、可能とされた行において一度に３２の画素を同時に読む。１つの例示的な実施において、完全なデータフレーム（第１および第２の行グループ４００１および４００２双方からの全ての画素）は１００フレーム／秒のフレーム速度で獲得することができ、それにより、行の３７００対が、各々、ほぼ３マイクロ秒の期間に連続的に可能とされるのを要求する。各可能とされた行では、ほぼ７００ナノ秒の間に各列選択レジスタ／出力ドライバによって２３０の画素（７４００／３２）が読み出される。かくして、この例においては、アレイ出力シグナルＶｏｕｔ１〜Ｖｏｕｔ６４の各々はほぼ３２８ＭＨｚのデータ速度を有する。従前の実施態様に関しては、他の実施においては、データは、１００フレーム／秒以外のフレーム速度にてアレイ１００Ｄから獲得することができるのは認められるべきである。従前の実施態様に関しては、他の実施においては、データは、１００フレーム／秒以外のフレーム速度にてアレイ１００Ｄから獲得することができるのは認められるべきである。
【０３９５】
かくして、本明細書中に開示された発明的概念に基づくＩＳＦＥＴアレイの種々の例において、ほぼ９マイクロメートルのアレイピッチ（例えば、１０マイクロメートル×１０マイクロメートル未満のセンサー表面エリア）は、関連行および列選択およびバイアス／読出エレクトロニクスと共に、２５６，０００を超える画素を含めたＩＳＦＥＴアレイ（すなわち、５１２×５１２アレイ）が、７ミリメートル×７ミリメートル半導体ダイ上に製造され、および４００万を超える画素を含めた同様なセンサーアレイ（すなわち、２０４８×２０４８アレイ、４メガを超える画素）が、２１ミリメートル×２１ミリメートルダイ上に製造させることを可能とする。他の例において、ほぼ５マイクロメートルのアレイピッチは、ほぼ１．５５メガの画素を含めたＩＳＦＥＴアレイ（すなわち、１３４８×１１５２アレイ）および関連エレクトロニクスが、９マイクロメートル×９マイクロメートルのダイ上に製造され、および１４メガを超える画素を含めたＩＳＦＥＴセンサーアレイ、および関連エレクトロニクスが２２ミリメートル×２２ミリメートルのダイ上で製造されることを可能とする。なお他の実施において、０．３５マイクロメートル未満の特徴サイズの可能なＣＭＯＳ製造プロセス（例えば、０．１８マイクロメートルＣＭＯＳ加工技術）を用い、５マイクロメートルよりも有意に小さな画素サイズ／ピッチを持つＩＳＦＥＴセンサーアレイを製造することができ（例えば、２．６マイクロメートルのアレイピッチ、あるいは８または９マイクロメートル２未満の画素／センサーエリア）、有意に密なＩＳＦＥＴアレイを供する。
【０３９６】
先に議論したＩＳＦＥＴアレイの実施態様において、図９との関連で先に議論したように、アレイ画素はｐ−チャネルＩＳＦＥＴを使用する。しかしながら、本開示に従ったＩＳＦＥＴアレイはこの点において制限されず、および他の実施態様においては、ＩＳＦＥＴアレイについての画素設計はｎ−チャネルＩＳＦＥＴに基づくことができるのは認められるべきである。特に、図１３および１９〜２３との関連で先に議論したアレイのいずれも、ｎ−チャネルＩＳＦＥＴに基づく画素で実施することができる。
【０３９７】
例えば、図２４は、本開示のもう１つの発明的実施態様に従った、ｎ−チャネルＩＳＦＥＴおよび伴うｎ−チャネルＭＯＳＦＥＴで実施される図９の画素設計を示す。より具体的には、図２４は、ＩＳＦＥＴ  １５０（Ｑ１）がｎ−チャネルＩＳＦＥＴである、列バイアス／読出回路１１０ｊと共に、アレイ列の１つの例示的画素１０５１（すなわち、列の最初の画素）を示す。図９の画素設計と同様に、図２４の画素設計は３つの構成要素、すなわち、ｎの行選択シグナル（ＲｏｗＳｅｌ１〜ＲｏｗＳｅｌｎ、ロジック高活性の内の１つに応答する、ＩＳＦＥＴ  １５０および２つのｎ−チャネルＭＯＳＦＥＴスイッチＱ２およびＱ３を含む。図２４の画素においては、伝達ゲートは必要とされず、および画素の全てのデバイスは「同一タイプ」、すなわち、ｎ−チャネルデバイスのものである。また、図９の画素設計と同様に、画素当たり４のみのシグナルライン、すなわち、ライン１１２１、１１４１、１１６１および１１８１が、図２４に示された画素１０５１の３つの構成要素を操作するのに必要とされる。他の点においては、図９および図２４の画素設計は、それらが共に、一定のドレイン電流ＩＤｊおよび一定のドレイン−対−ソース電圧ＶＤＳｊにて構成されて、可能とされた画素から出力シグナルＶＳｊを得る点で同様である。
【０３９８】
図２４のｎ−チャネルＩＳＦＥＴ画素設計および図９のｐ−チャネルＩＳＦＥＴ設計の間の主な差の１つは、画素を通っての電流の流れの反対方向である。この目的で、図２４においては、エレメント１０６ｊは、アナログ回路供給電圧アースＶＳＳＡにカップリングされた制御可能な電流シンクであって、バイアス／読出回路１１０ｊのエレメント１０８ｊは、アナログ正供給電圧ＶＤＤＡにカップリングされた制御可能な電流ソースである。加えて、ＩＳＦＥＴ  １５０の本体結合はそのソースに対してではなく、今度は、図２４に示されるようにアナログアースＶＳＳＡにカップリングされた、アレイの他のＩＳＦＥＴの本体結合にむしろ結びついている。
【０３９９】
（一定のＩＳＦＥＴドレイン電流および一定のＩＳＦＥＴドレイン−ソース電圧に基づく）図９および２４に示された画素設計に加えて、図２５〜２７に示された、本開示のなお他の発明的実施態様に従った、ｐ−チャネルＩＳＦＥＴおよびｎ−チャネルＩＳＦＥＴ双方に基づく、代替画素設計がＩＳＦＥＴアレイについて考えられる。以下に議論するように、いくつかの代替画素設計は、アレイコントローラ２５０からのさらなるおよび／または修飾されたシグナルがデータ獲得を容易とすることを必要とするであろう。特に、図２５〜２７に示された画素設計の共通の特徴は、アレイの各列についての試料およびホールドキャパシタに加えて、各画素それ自体内に試料およびホールドキャパシタを含む。図２５〜２７の代替画素設計は、一般に、図９および２４の画素設計よりも多数の構成要素を含むが、画素試料およびホールドキャパシタの特徴はアレイの「スナップショップ」のタイプを可能とし、ここに、アレイの全ての画素は同時に可能とされて、完全なフレームをサンプリングし、およびアレイの各ＩＳＦＥＴに近接する１以上の分析物の測定を代表するシグナルを獲得することができる。いくつかの適用において、これは、より大きなデータ獲得スピードおよび／または改良されたシグナル感度（例えば、より高いノイズに対するシグナルの比率）を供することができる、
【０４００】
図２５は、単一画素１０５Ｃおよび関連列回路１１０ｊについての１つのそのような代替設計を示す。画素１０５Ｃはｎ−チャネルＩＳＦＥＴを使用し、一般に、フィードバック増幅器に基づくＩＳＦＥＴ  Ｑ１を横切る一定電圧を供するという前提に基づく（Ｑ４、Ｑ５およびＱ６）。特に、トランジスタＱ４はフィードバック増幅器負荷を構成し、および増幅器電流は、（アレイコントローラによって供される）バイアス電圧ＶＢ１によって設定される。トランジスタＱ５は共通のゲート増幅器であって、トランジスタＱ６は共通のソース増幅器である。再度、フィードバック増幅器の目的は、トランジスタＱ３によって供給される電流を調整することによって、ＩＳＦＥＴ  Ｑ１定数を横切って電圧を保つことである。トランジスタＱ２は、（例えば、画素の非常に大きなアレイを過熱することからのダメージを防止するために）、ＩＳＦＥＴ  Ｑ１が描くことができる最大電流を制限する。この最大電流は、（アレイコントローラによってやはり供される）バイアス電圧ＶＢ２によって設定される。図２５に示された画素設計の１つの局面においては、バイアス電圧ＶＢ２を０ボルトに、およびバイアス電圧ＶＢ１を３．３ボルトに設定することによって、画素１０５Ｃへの電力はスイッチが切られ得る。このようにして、そのような画素の大きなアレイに供給される電力は変調され（短時間の間スイッチが入れられ、次いで、アレイコントローラによってスイッチが切られて）、同時に、アレイの総じての電力消費を低下しつつ、イオン濃度測定を得ることができる。画素に対する電力の変調は、アレイの熱の消散、および分析物溶液の潜在的加熱も低下させ、それにより、また、試料加熱からのいずれの潜在的に有害な効果も低下させる。
【０４０１】
図２５においてフィートバック増幅器（トランジスタＱ３のゲート）の出力は、ＭＯＳスイッチＱ７によってサンプリングされ、画素試料、および画素それ自体内のホールドキャパシタＣｓｈに貯蔵される。スイッチＱ７は画素試料およびホールドシグナルｐＳＨ（アレイコントローラによってアレイチップに供される）によって制御され、これは、同時にアレイの全ての画素に適用されて、全ての画素の読みをそれらの各試料およびホールドキャパシタに同時に貯蔵する。このようにして、図２５の画素設計に基づくアレイは、アレイの連続的行をサンプリングするよりはむしろ、データの全フレームがいずれかの所与の時間にサンプリングされる点で「スナップショット」アレイと考えることもできる。、各画素値が対応する画素試料およびホールドキャパシタＣｓｈの上に貯蔵された後、各画素１０５Ｃ（ＩＳＦＥＴおよびフィードバック増幅器）は、自由に、もう１つのｐＨの読みを獲得し、あるいはそれのスイッチを切って、電力を保存することができる。
【０４０２】
図２５において、画素試料およびホールドキャパシタＣｓｈの全てに貯蔵された画素値は、行選択シグナル（例えば、ＲｏｗＳｅｌ１）に応答してトランジスタＱ９を介して可能とされる、ソースフォロアＱ８を通じて、一度に１行、列回路１１０ｊに適用される。特に、行が選択され、定着された後に、次いで、今度は、画素試料およびホールドキャパシタに貯蔵された値は、列試料およびホールドシグナルＣＯＬ  ＳＨによって可能とされ、かつ列出力シグナルＶＣＯＬｊとして供されるように、列試料およびホールドキャパシタＣｓｈ２に貯蔵される。
【０４０３】
図２６は、本開示の１つの実施態様に従った単一画素１０５Ｄおよび関連列回路１１０ｊについてのもう１つの代替設計を示す。この実施態様において、ＩＳＦＥＴはｐ−チャネルデバイスとして示される。データ獲得サイクルの出発において、シグナルｐＳＨ（画素試料／ホールド）およびｐＲＳＴ（画素リセット）によって制御されたＣＭＯＳスイッチは閉じられる（これらのシグナルはアレイコントローラによって供給される）。これはＩＳＦＥＴ（Ｑ１）のソースを電圧ＶＲＳＴまで引く。引き続いて、シグナルｐＲＳＴによって制御されるスイッチが開かれ、ＩＳＦＥＴ  Ｑ１のソースは画素試料およびホールドキャパシタＣｓｈを、ｐＨによって設定されるレベル未満の閾値まで引く。次いで、シグナルｐＳＨによって制御されたスイッチは開かれ、行選択シグナルＲｏｗＳｅｌ１に対して応答性のスイッチの操作を介して、画素出力値は列回路１１０ｊにカップリングされて、列出力シグナルＶＣＯＬｊを供する。図２５に示された実施態様における画素設計と同様に、画素１０５Ｄに基づくアレイは、アレイの全ての画素が同時に操作できる点で、「スナップショット」タイプのアレイである。１つの局面において、この設計は、全ての画素についての長い同時組込み時間、続いてのデータの全フレームの高速読出を可能とする。
【０４０４】
図２７は、本開示の１つの実施態様に従った、単一の画素１０５Ｅおよび関連列回路１１０ｊについてのなおもう１つの代替設計を示す。この実施態様において、再度、ＩＳＦＥＴはｐ−チャネルデバイスとして示される。データ獲得サイクルの出発において、制御シグナルｐ１およびｐＲＳＴによって操作されるスイッチは簡単に閉じられる。これは、サンプリングキャパシタＣｓｈに貯蔵された値を明らかとし、電荷がＩＳＦＥＴ（Ｑ１）に貯蔵されるのを可能とする。引き続いて、シグナルｐＳＨによって制御されたスイッチが閉じられ、ＩＳＦＥＴ  Ｑ１に貯蔵された電荷が、画素試料およびホールドキャパシタＣｓｈに貯蔵されることを可能とする。次いで、シグナルｐＳＨによって制御されたスイッチは開かれ、行選択シグナルＲｏｗＳｅｌ１に対して応答性のスイッチの操作を介して、画素出力値は列回路１１０ｊにカップリングされて、列出力シグナルＶＣＯＬｊを供する。利得は、Ｃｓｈキャップに対するＩＳＦＥＴキャパシタンスの比率を介して、すなわち、利得＝ＣＱ１／Ｃｓｈ、あるいは画素を多数回可能とし（すなわち、分析物測定の多数の試料を採取し）、次いで、キャパシタを再度設定することなく、ＩＳＦＥＴ出力を画素試料およびホールドキャパシタＣｓｈに蓄積することによって（すなわち、利得は蓄積の数の関数である）、画素１０５Ｅに供することができる。図２５および２６の実施態様と同様に、画素１０５Ｄに基づくアレイは、アレイの全ての画素を同時に操作することができる点で、「スナップショット」タイプのアレイである。
【０４０５】
センサーの議論から転じ、ここで、我々は、ＩＳＦＥＴアレイと、マイクロウェルアレイおよび付随する流体との組合せに取り組む。マイクロウェルアレイ構造の図面のほとんどは、断面のみで、あるいは単純化されたダイアグラム中のブロックのみとしてのアレイを示して表示されるので、図２８Ａおよび２８Ｂは、三次元で得られた装置を可視化するために最初に読み手を援助するために掲げる。図２８Ａはアレイに配置された丸い円筒形ウェル２８１０のグループを示し、他方、図２８Ｂは、アレイに配置された矩形円筒形ウェル２８３０のグループを示す。ウェルは、ウェル壁を形成する材料２８４０によって相互から分離され（隔てられ）ていることが見られるであろう。他の断面のウェルを製造するのは確かに可能であるが、いくつかの実施態様においては、そうするのは有利でないであろう。マイクルウェルのそのようなアレイは、ウェル当たり１以上のＩＳＦＥＴを伴って、先に議論したＩＳＦＥＴアレイの上に存在する。引き続いての図面においては、マイクロウェルアレイが同定されると、これらのアレイの１つを描くことができる。
【０４０６】
流体系：高密度エレクトロニクスセンサーアレイで用いるための装置および方法
【０４０７】
多くの使用では、先に説明した高密度エレクトロニクスアレイを用いて化学反応または化学剤を検知するための系を完成するために、検知用の化学または生化学成分を含有する流体を（「画素」と呼ばれる）アレイエレメントに送達するための技術および装置が必要とされる。このセクションにおいては、望ましい特徴を伴う、そのような目的に有用な例示的技術および方法を説明する。
【０４０８】
系の高スピードの操作が望まれるのであろうから、流体送達系は、可能な限り、全系の操作のスピードを制限しないのが好ましい。
【０４０９】
従って、イオン濃度または他の化学的属性、または化学的属性の変化に感受性であるＩＳＦＥＴまたは他のエレメントの高スピードの高密度アレイに対するのみならず、アレイエレメントに、評価すべき試料を、十分に小さな反応容量で供給して、検知すべき変数の検出のスピードおよび質を実質的に高めるための関連メカニズムおよび技術に対して要望が存在する。
【０４１０】
対象化学試料のアレイエレメント：（１）試薬および洗浄流体の供給、および適当なバルビングおよび補助的装置のマクロ流体系、（２）フローセルおよび（３）多くの適用においては、マイクロウェルアレイへの送達に関与する、２つの、時々は、３つの構成要素またはサブ系、および関連方法がある。これらのサブ系の各々は、逆の方向であるが、議論する。
【０４１１】
マイクロウェルアレイ
【０４１２】
他の個所で議論するように、ＤＮＡ配列決定におけるような多くの使用では、半導体センサーのアレイ上に、各マイクロウェルが、アレイ中の下にある画素が対応する出力シグナルを供する関係で、好ましくは唯１つのＤＮＡ−負荷ビーズを受け取るのに十分小さい、マイクロウェルの対応するアレイを設けるのが望ましい。
【０４１３】
そのようなマイクロウェルアレイの使用は、その各々を別々に議論する、製造および調製の３つの段階を含む：（１）マイクロウェルアレイ層を含むコーティングを有するチップをもたらすマイクロウェルのアレイの創成；（２）流体界面への、およびＤＮＡ配列決定の場合におけるコーティングされたチップの設置、（３）ＤＮＡ−負荷ビーズまたは複数ビーズのウェルへの負荷。もちろん、他の適用においては、ビーズは必要ないか、または異なる特徴を有するビーズを使用することができることが理解されるだろう。
【０４１４】
本明細書中に記載された系は、ｃｈｅｍＦＥＴのアレイを含む半導体と一体化されたミクロ流体反応チャンバーのアレイを含むことができる。いくつかの実施態様においては、本発明は、そのようなアレイを含む。反応チャンバーは、例えば、ガラス、誘電性の、フォト規定可能なまたはエッチング可能な材料に形成することができる。ガラス材料は二酸化ケイ素であってよい。
【０４１５】
好ましくは、アレイは少なくとも１００，０００チャンバーを含む。好ましくは、各反応チャンバーは、約１：１以下のアスペクト比を有する水平方向幅および垂直方向深さを有する。好ましくは、反応チャンバーの間のピッチは、約１０ミクロン以下である。
【０４１６】
前記したアレイは、配列決定のためのキットに設けることもできる。かくして、いくつかの実施態様において、本発明は、ｃｈｅｍＦＥＴのアレイと一体化されたミクロ流体反応チャンバーのアレイ、および１以上の増幅試薬を含むキットを含む。
【０４１７】
いくつかの実施態様において、本発明は、ｃｈｅｍＦＥＴの上にある誘電体層を含む配列決定装置を含み、該誘電体層は、ｃｈｅｍＦＥＴの頂部を横方向の中心とする窪みを有する。好ましくは、該誘電体層は二酸化ケイ素で形成される。
【０４１８】
マイクロウェルアレイの製造
【０４１９】
マイクロウェル製造は、多数の方法で達成することができる。製造の現実の詳細はいくつかの実験を必要とし、利用可能な加工能力と共に変化し得る。
【０４２０】
一般に、マイクロウェルの高密度アレイの製造は、フォトレジスト（有機または無機）、誘電体のような材料の層または複数層上に、エッチングプロセスを用いて、ウェルアレイ形状をフォトリソグラフィーによりパターニングすることを含む。パターニングは、センサーアレイ上で該材料でなすことができるか、またはそれは別々に行い、次いで、２つのいくつかの組合せの、センサーアレイチップ上に移動することができる。しかしながら、フォトリソグラフィー以外の技術は、もしそれらが許容できる結果を供するならば排除されるべきではない。
【０４２１】
ここで、マイクロウェルアレイを形成する方法の１つの例を、図２９を参照して出発し、議論する。その図面は、ＣＭＯＳダイ２９１４上の個々のＩＳＦＥＴセンサー２９１２のアレイ２９１０を示すチップのレイアウトの１つのコーナー（すなわち、下方左側コーナー）の頂面図を模式的に描く。シグナルライン２９１６および２９１８を、アレイにアドレスし、およびその出力を読むために用いる。ブロック２９２０は、先に議論したように、アレイのためのエレクトロニクスのいくつかを表し、層２９２２は、以下により十分に説明するように、ミクロ流体構造、フローセルの一部となる壁の部分を表し；該フローセルは、もしマイクロウェル構造がなければ、マイクロウェルアレイ上に、または直接的にセンサー表面上に流体の流動を供するその構造である。該ダイの表面には、図２９の底部左側におけるパターン２９２２のようなパターンが、半導体加工の間に形成されて、誘電体がダイの表面をカバーする場合に、センサー画素上にウェルを位置させるための整列マークとして用いられる、ＩＳＦＥＴおよび関連回路を形成することができる。
【０４２２】
示されるように、半導体構造が形成された後、マイクロウェル構造がダイに適用される。すなわち、マイクロウェル構造はダイ上の右側に形成することができるか、あるいはそれは別々に形成し、次いで、ダイの上に設けることができ、いずれかのアプローチが許容できる。ダイ上にマイクロウェル構造を形成するためには、種々のプロセスを用いることができる。例えば、全ダイは、例えば、ＭｉｃｒｏｃｈｅｍのＳＵ−８  ２０１５のようなネガティブフォトレジスト、またはＨＤ  Ｍｉｃｒｏｓｙｓｔｅｍｓ  ＨＤ８８２０のようなポジティブレジスト／ポリイミドで、マイクロウェルの所望の高さまでスピンコーティングすることができる。フォトレジスト層中のウェルの所望の高さ（例えば、一般的事項として制限されるものではないが、ウェル当たり１画素の例においては約４〜１２μｍ）は、１以上の層において、（文献および製造業者の仕様を参照して、または経験的に見出すことができる）所定の速度で適当なレジストをスピニングすることによって達成することができる。（ウェルの高さは、典型的には、センサー画素の横方向寸法との対応性にて、好ましくは公称１：１〜１．５：１のアスペクト比、高さ：幅または直径について選択することができる。ノイズに対するシグナルの考慮に基づき、性能の所望のレベルを達成するための、寸法および必要なデータサンプリング速度の間に関係がある。かくして、所与の適応のための最適なパラメータの選択に行ける多数の因子がある。）  別法として、異なるフォトレジストの多数の層を適用することができるか、あるいは誘電体材料のもう１つの形態を蒸着することができる。化学気相蒸着の種々のタイプを用いて、その中でのマイクロウェル形成に適した材料の層を形成することができる。
【０４２３】
一旦フォトレジスト層（単数形の「層」は、同様に、集合体における多数の層を含むように用いられる）が所定の場所にあると、（典型的には、ウェル当たり４つのＩＳＦＥＴセンサーのいずれか１つを有するようにマッピングされた）個々のウェルは、（例えば、クロムの）マスクをレジストがコーティングされたダイの上に置き、該レジストを架橋（典型的には、ＵＶ）放射線に暴露することによって生じさせることができる。放射線に暴露された全てのレジスト（すなわち、ここで、マスクは放射線をブロックしない）は架橋された状態となり、その結果、チップ（ダイ）の表面に結合された永久的プラスチック層を形成する。未反応のレジスト（すなわち、光がレジストに到達するのをブロックし、架橋を妨げるマスクのため、暴露されないエリアにおけるレジスト）は、ポリエチレングリコールメチルエチルアセテート（ＰＧＭＥＡ）または他の適当な溶媒のような適当な溶媒（すなわち、展開液）中でチップを洗浄することによって除去される。得られた構造は、マイクロウェルのアレイの壁を規定する。
【０４２４】
図３０は、図２９に示されたダイの一部に対応する、ウェル当たり１センサーの実施態様のためのクロムマスク３０１０の一部についてのレイアウトの例を示す。灰色のエリア３０１２、３０１４はＵＶ放射線をブロックするものである。灰色のエリア３０１２内の、図３０の底部左側４分の１の白色部分３０１６中の整列マークは、ウェルのレイアウトを、チップ表面のＩＳＦＥＴセンサーと整列させるために用いられる。マスクの上方右側４分の１における円形３０１４のアレイは、放射線がウェルエリアに到達するのをブロックして、溶解することができる未反応レジストをウェルの形成に残す。
【０４２５】
図３１は、ウェル当たり４センサーの実施態様のためのマスク３０２０についての対応するレイアウトを示す。整列パターン３０１６は依然として用いられ、およびアレイ２９１０中の個々のウェル−マスキング円形３０１４Ａは、今や、ウェル当たり１センサーの代わりにウェル当たり４センサーを収容するための、図３０中のウェル３０１４として２倍の直径を有することに留意されたい。
【０４２６】
ＵＶ放射線へのダイ／レジストの暴露の後に、レジストの第２の層をチップの表面にコーティングしてもよい。レジストのこの層は、典型的には、約４００〜４５０μｍ厚みのように比較的厚くてもよい。クロムのものであってもよい第２のマスク３２１０（図３２）を用いて、図３３に示すように、基板３３１２上のセンサーの活性アレイを囲うレジストのカラーまたは壁（地質学的意味のその用語を用い、盆地）３３１０を形成するために、アレイを囲うエリア３３２０をマスクする。記載される特別な例において、カラーは、ｘ方向にてアレイの各側でセンサーアレイよりも１５０μｍ広く、ｙ方向にて、センサーアレイよりも各側で９μｍ広い。（ほとんど示されない）マスク３２１０上の整列マークは、第１の層およびＣＭＯＳチップそれ自体上の整列マークとマッチする。
【０４２７】
他のフォトリソグラフィーアプローチが、もちろん、マイクロウェルアレイの形成で用いることができ、これまでのは１つの例に過ぎない。
【０４２８】
例えば、種々のエッチャントおよび展開液での種々の分解能の接触リソグラフィーを使用することができる。有機および無機の双方の材料を、マイクロウェルが形成される層で用いることができる。層は、不動態化層のようなセンサーアレイ中の画素構造上に誘電体層を有するチップ上にエッチングすることができるか、層は別々に形成し、次いで、センサーアレイ上に適用することができる。具体的な選択またはプロセスは、アレイサイズ、ウェルサイズ、利用可能な製造施設、許容されるコスト等のような因子に依存する。
【０４２９】
マイクロウェル層を形成するためにいくつかの実施態様に用いることができる種々の有機材料の中には、ネガティブ−作用性フォトレジストの前記したＳＵ−８タイプ、慣用的なポジティブ−作用性フォトレジスト、およびポジティブ−作用性フォト規定可能なポリイミドがある。各々は、フォトリソグラフィー分野に精通した者によく知られたその利点およびその欠点を有する。
【０４３０】
当然、生産環境において、改変が適切であろう。
【０４３１】
接触リソグラフィーはその制限を有し、それはウェルの最高密度を生じさせる選択された生産方法ではなく、すなわち、それは横方向の制限を所望の最小ピッチよりも高く課すことができる。深ＵＶ工程および反復プロセスのような他の技術はより高い分解能のリソグラフィーを供することができ、それを用いて、小さなピッチおよび恐らくはより小さなウェル直径を生じさせることができる。もちろん、異なる所望の仕様（例えば、センサーの数およびチップ当たりのウェル）では、異なる技術は最適であることが証明されよう。そして、製造業者に利用可能な製造プロセスのような実用的な因子は、特異的製造の方法の使用を動機付けることができる。新規な方法を議論するが、本発明の種々の局面はこれらの新規な方法の使用に制限される。
【０４３２】
好ましくは、ＩＳＦＥＴアレイを伴うＣＭＯＳウェハーは、最終金属化プロセス後に平面化される。窒化ケイ素不動態化に先立った化学機械的誘電性平面化が適当である。これは、引き続いてのリソグラフィー工程が、裏側端部ＣＭＯＳトポグラフィーが関連しない非常に平坦な表面で行われるのを可能とするであろう。
【０４３３】
深−ＵＶ工程および反復リソグラフィー系を利用することによって、優れた分解能、登録、および反復可能性にて小さな特徴を分解するのが可能である。しかしながら、これらの系の高い分解能および大きな開口数（ＮＡ）は、それらが大きな深さの焦点を有するのを排除する。それ自体、そのような製造系を用いる場合、より薄いフォト規定可能スピン−オン層（すなわち、接触リソグラフィーで用いるより厚い層よりはむしろ１〜２μｍのオーダーのレジスト）を用いて、下にある層または複数層に対してマイクロウェルの特徴をパターン移動し、次いで、エッチングする必要があろう。次いで、高分解能リソグラフィーを用いて、マイクロウェルの特徴をパターニングし、慣用的ＳｉＯ２エッチ化学を用いることができ−選択的エッチストップを有する、ボンドパッドエリアおよび、次いで、マイクロウェルエリアについて各々１つ；次いで、エッチストップは、各々、アルミニウムボンドパットおよび窒化ケイ素不動態化（等）上とすることができる。別法として、他の適当な代替パターン移動およびエッチプロセスを使用して、無機材料のマイクロウェルを供することができる。
【０４３４】
もう１つのアプローチは、有機材料においてマイクロウェル構造を形成することである。例えばデュアル−レジスト「ソフト−マスク」プロセスを使用することができ、それにより、薄い高−分解能の深−ＵＶレジストを、より厚い有機材料（例えば、硬化されたポリイミドまたは反対−作用性レジスト）の頂部で用いる。頂部レジスト層をパターニングする。酸素プラズマ反応性イオンエッチプロセスを用い、パターンを移動させることができる。このプロセスの配列は、時々、「ポータブル的合成マスク」（ＰＣＭ）技術といわれる。Ｂ．Ｊ．  Ｌｉｎ  ｅｔ  ａｌ．，「Ｐｒａｃｔｉｃｉｎｇ  ｔｈｅ  Ｎｏｖｏｌａｃ  ｄｅｅｐ−ＵＶ  ｐｏｒｔａｂｌｅ  ｃｏｎｆｏｒｍａｂｌｅ  ｍａｓｋｉｎｇ  ｔｅｃｈｎｉｑｕｅ」，Ｊｏｕｒｎａｌ  ｏｆ  Ｖａｃｕｕｍ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  １９，Ｎｏ．４，１３１３−１３１９（１９８１）；およびＡ．Ｃｏｏｐｅｒ  ｅｔ  ａｌ，「Ｏｐｔｉｍｉｚａｔｉｏｎ  ｏｆ  ａ  ｐｈｏｔｏｓｅｎｓｉｔｉｖｅ  ｓｐｉｎ−ｏｎ  ｄｉｅｌｅｃｔｒｉｃ  ｐｒｏｃｅｓｓ  ｆｏｒ  ｃｏｐｐｅｒ  ｉｎｄｕｃｔｏｒ  ｃｏｉｌ  ａｎｄ  ｉｎｔｅｒｃｏｎｎｅｃｔ  ｐｒｏｔｅｃｔｉｏｎ  ｉｎ  ＲＦ  ＳｏＣ  ｄｅｖｉｃｅｓ」参照。
【０４３５】
別法として、「ドリル−フォーカシング」技術を使用することができ、それにより、数回の順次の工程−および−反復暴露を異なる焦点深さで行って、厚いレジスト層をパターニングする場合に、高−分解能ステッパーの焦点の制限された深さ（ＤＯＦ）を補償する。この技術は、ステッパーＮＡおよびＤＯＦならびにレジスト材料のコントラスト特性に依存する。
【０４３６】
Ｅｄｗａｒｄｓ  ｅｔ  ａｌ．による米国特許出願公開第２００６／００７３４２２号に示されたようなもう１つのＰＣＭ技術をこれらの目的に適合させることができる。これは３−層ＰＣＭプロセスであって、これを図３３Ａに示す。そこに示されるように、基本的には、マイクロウェルアレイを製造するのに６つの主な工程が必要とされ、結果は、接触リソグラフィーが生じるであろうものとかなり同様である。
【０４３７】
最初の工程３３２０において、タイプＳｈｉｐｌｅｙ  ＩｎｔｅｒＶｉａ  Ｐｈｏｔｏｄｉｅｌｅｃｔｒｉｃ  Ｍａｔｅｒｉａｌ  ８０２１  （ＩＶ８０２１）  ３３２２のような高コントラストネガティブ−作用性フォトレジストの層を、我々が（センサーアレイが製造される）図３３の基板３３１２を供するウェハーであると推定する、ウェハーの表面にスピンされ、ソフトベイク操作を行う。次に、工程３３２４において、ブロッキング抗−反射コーティング（ＢＡＲＣ）層３３２６を適用し、ソフトベイキングを行う。この構造の頂部に、薄いレジスト層３３２８をスピンし、ソフトベイキングを行い、工程３３３０、レジストの薄い層は微細な特徴規定に適している。次いで、レジスト層３３２８をパターニングし、暴露し、展開し、レジスト３３２８によってもはや保護されない暴露された領域３３２９中のＢＡＲＣを除去する、工程３３３２。これは、領域３３２９を未硬化ＩＶ８０２１層へと下方に開く。ＢＡＲＣ層は、今や、コンフォーマル接触マスクのように作用することができる。フラッディング暴露ツールでのブランケット暴露、工程３３３４、暴露されたＩＶ８０２１を架橋し、今や、これは３３２２における未硬化ＩＶ８０２１から区別されて示される。次いで、１以上の展開液工程３３３８が行われて、領域３３３６中の架橋されたＩＶ８０２１を除いて全てのものを除去する。領域３３３６は、今や、マイクロウェルの壁を構成する。
【０４３８】
先に示されたように、ウェルはＩＳＦＥＴの頂部不動態化層上にボトムアウト（すなわち、終了）されるが、（すなわち、ノイズに対するシグナルの比率のような）ＩＳＦＥＴセンサー性能の改良が、もし活性ビーズがＩＳＦＥＴ不動態化層からわずかに上昇して維持されるならば、得ることができる。それを行う１つの方法は、スペーサー「バンプ」を画素マイクロウェルの境界内に置くことである。これがどのようにして行われるかの例は、別々の層を蒸着し、リソグラフィーにより規定し、エッチングして「バンプ」を形成することによって、一旦マイクロウェルが完了すれば、バンプのための永久的フォト−規定可能材料を用いることによって、またはマイクロウェルを形成するのに先立ってバンプを形成することによって、マイクロウェル構造を形成するのに層−または−複数の層の一部をエッチングにより除去するのではない（すなわち、マイクロウェルを形成するための２つのリソグラフィー工程−１つの１部をエッチングするためのものであり、他方はバンプをパターニングし、該エッチを仕上げてボトムアウトするためのもの）。バンプ特徴は図３３Ｂ中に３３５０として示される。別法としての（またはさらなる）非−一体化アプローチは、ウェルに、ＤＮＡ−担持ビーズを負荷する前に層または非常に小さなパッキングビーズ２つを負荷するものである。
【０４３９】
マイクロウェル形成のためのＳｉＯ２−様層としてのテトラ−メチル−オルト−シリケート（ＴＥＯＳ）の６μｍ（ミクロン）の厚みの層を用い、図３３Ｂ−１は、本明細書中に教示されるアレイアーキテクチャの部分３３００Ａの断面の走査型電子顕微鏡（ＳＥＭ）像を示す。マイクロウェル３３０２Ａは、ＴＥＯＳ層３３０４Ａに形成される。ウェルは、約４ｕｍだけ６ｕｍ厚みの層内に延びる。典型的には、例えば、酸化物、有機材料、またはエッチ−ストッピング使用のための半導体加工で知られた他の適当な材料であってよいエッチ−ストップ材料の底に突き当たる。エッチストップ材料の薄い層は、ウェル底部、および延長されたゲート電極３００８Ａがアレイ中の各下にあるＩＳＦＥＴについて形成されるチップのＭｅｔａｌ４（Ｍ４）層の間に約２ｕｍのエッチストップ＋ポリイミドがあるように、ポリイミドのより厚い層または他の適当な誘電体の頂部に形成することができる。側面に標識されるように、より低いレベルの相互結合および構造を形成するＣＭＯＳ金属化層Ｍ３、Ｍ２およびＭ１が示され、ＩＳＦＥＴチャネルは矢印３３１０Ａによって示されるエリアに形成される。
【０４４０】
（頂部から下を見る）直交断面図において、ウェルは丸いまたは四角い形状いずれかで形成することができる。丸いウェルはビーズ捕獲を改良することができ、ウェルの底部または頂部においてビーズをパッキングする必要性を解消することができる。
【０４４１】
マイクロウェルの側面に対するテーパーを付した傾きを用いて、有利とすることもできる。図３３Ｂ−２を参照し、もしビーズ３３２０Ａがウェルを横切った底部スパンよりも大きな直径を有するが、ウェルのマウスに嵌合するのに十分小さいならば、ビーズは、幾何学的拘束のためウェルの底部から空間的に離されるであろう。例えば、図３３Ｂ−２は、３．８ｕｍ直径のビーズ３３２０Ａが負荷された側面４ｕｍにて、頂部から見た断面が四角形であるマイクロウェルの例を示す。実験的に、かついくらか計算すると、適当なビーズのサイズおよびウェル寸法の組合せを決定することができる。図３３Ｂ−３は、明らかに、相対的に小さく、かつウェルの底までずっと下る、２．８ｕｍ直径のビーズ３３２２Ａ；ウェルの側壁テーパーによって底部に到達することが停止された４．０ｕｍ直径のビーズ３３２４Ａ；およびビーズ３３２８Ａをパッキングすることによってウェル底部から間隔が設けられた３．６ｕｍ直径の中間サイズのビーズ３３２６Ａが負荷された１つの４ｕｍウェルの一部を示す。明らかに、ビーズのサイズは、マイクロウェルのエッチテーパーに注意深くマッチさせなければならない。
【０４４２】
かくして、マイクロウェルは、必要な厚み、（例えば、４〜１０ｕｍ）を供することができるいずれかの高アスペクト比のフォト−規定可能なまたはエッチング可能な薄い−フィルムプロセスによって製造することができる。適当であると考えられる材料の中には、感光性ポリマー、蒸着された二酸化ケイ素、例えば、プラズマエッチングプロセスなどを用いてエッチングすることができる非−感光性ポリマーがある。二酸化ケイ素ファミリーにおいては、ＴＥＯＳおよびシラン一酸化窒素（ＳＩＬＯＸ）は適当なように見える。最終の構造は、標的生物学または化学を異なって反応させることができる表面組成が異なって存在する種々の材料を除いて同様である。
【０４４３】
マイクロウェル層が形成されると、エッチングプロセスが望むよりもさらに進まないように、エッチストップ層を設けることが必要であろう。例えば、低−Ｋ誘電体のような、維持されるべき下の層があってよい。エッチストップ材料は、適用に従って選択されるべきである。ＳｉＣおよびＳｉＮ材料は適当であってよいが、それは、代わりに、他の材料を使用することができないことを示すことは意味しない。これらのエッチ−ストップ材料は、ゼロ電荷の適当な点（ＰＺＣ）を有するようにエッチ−ストップ材料を選択することによりＩＳＦＥＴセンサー感受性を駆動する表面化学をまた強調する役目を果たす。種々の金属酸化物は、二酸化ケイ素および窒化ケイ素に加えて適当であろう。
【０４４４】
種々の金属酸化物のためのＰＺＣは、Ｊ．Ｆｉｅｒｒｏによる「Ｍｅｔａｌ  Ｏｘｉｄｅｓ−Ｃｈｅｍｓｔｒｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ」のような種々のテキスト中で見出すことができる。我々がＡｌ２Ｏ３のＰＺＣが用いられるｐＨ（すなわち、約８，８）において右であって、よって、ゼロ電荷の点において右であるゆえに、Ｔａ２Ｏ５はＡｌ２Ｏ３よりもエッチストップとして好ましいであろうことを学習した。加えて、Ｔａ２Ｏ５は、センサー性能においてもう１つの重要な因子であるｐＨに対するより高い感度（すなわち、ｍＶ／ｐＨ）を有する。これらのパラメータの最適化は、不動態化表面材料の思慮深い選択を必要とするであろう。
【０４４５】
この目的での（すなわち、エッチストップ層としての）薄い金属酸化物の材料の使用は、それらがかなり薄く蒸着される（典型的には、２００〜５００Ａ）という事実のため困難である。ポスト−マイクロウェル製造金属酸化物蒸着技術は、適当なＰＺＣ金属酸化物フィルムを、高いアスペクト比のマイクロウェルの底部に置くことを可能とし得る。
【０４４６】
（ａ）反応スパッタリングされた酸化タンタル、（ｂ）非−反応性化学量論的酸化タンタル、（ｃ）酸化タングステン、または（ｄ）酸化バナジウムの電子線蒸着は、蒸着プロセスの優れた方向性のため、優れた「ダウン−イン−ウェル」被覆を有することが判明するであろう。
【０４４７】
アレイが、典型的には、その各々が１以上のｃｈｅｍＦＥＴセンサーにカップリングされる、１００のミクロ流体ウェルを含むことができる（すなわち、それはより多くを有することもできるが、最小１００のミクロ流体ウェルを有する）。好ましくは、ウェルは、ガラス（例えば、ＳｉＯ２）、ポリマー材料、フォト規定可能材料または反応性イオンエッチング可能の薄いフィルム材料の少なくとも１つに形成される。好ましくは、ウェルは、１：１未満の高さに対する幅の比率を有する。好ましくは、センサーは電界効果トランジスタ、より好ましくはｃｈｅｍＦＥＴである。ｃｈｅｍＦＥＴは、所望により、ＰＰｉ受容体にカップリングしていてもよい。好ましくは、ｃｈｅｍＦＥＴの各々は、１０２ミクロン以下のアレイのエリアを占める。
【０４４８】
いくつかの実施態様において、本発明は、そこで反応チャンバーが形成される、ガラス（例えば、ＳｉＯ２）、高分子のフォト規定可能または反応性イオンエッチング可能材料のような誘電体層にカップリングされた半導体ウェハーデバイスを含む配列決定デバイスを含む。典型的には、該ガラス、誘電体、高分子のフォト規定可能なまたは反応性のイオンエッチング可能材料は、半導体ウェハー層と一体化される。いくつかの例において、該ガラス、高分子のフォト規定可能なまたは反応性エッチング可能層は非−結晶性である。いくつかの場合において、ガラスはＳｉＯ２であってよい。デバイスは、所望により、さらに、ポリマー材料、好ましくは、射出成形材料のような適当な材料の流体送達モジュールを含むことができる。より好ましくは、ポリマー層は、ポリカルボネートである。
【０４４９】
いくつかの実施態様において、本発明は：フォトリソグラフィーを用い、トランジスタのアレイの頂部にガラス、誘電体、フォト規定可能なまたは反応性イオンエッチング可能材料中にウェルを生成させることを含む、配列決定デバイスを製造する方法を含む。
【０４５０】
センサーチップに対するフローセル（流体界面）の設置
【０４５１】
試料中のＤＮＡを配列決定するためのマイクロウェルのアレイと組合せたチップ上のセンサーのアレイのアセンブリを用いるプロセスを、「実験」という。実験の実行は、ウェルにＤＮＡ−結合ビーズを負荷すること、およびウェルを横切ってのいくつかの異なる流体溶液（すなわち、試薬および洗浄液）の流動を必要とする。流体界面とカップリグされた流体送達系（例えば、バルブ、導管、圧力源など）が必要であり、これは、供用可能に小さなデッドボリューム、および順次の溶液の間の小さな交差汚染を伴う、制御された均一な流れ中のウェルを横切って種々の溶液を流す。理想的には、（時々、「フローセル」といわれる）チップへの流体界面は、流体を同時に全てのマイクロウェルに到達させるであろう。アレイスピードを最大化するためには、アレイ出力は可能な限り同一時間近くに利用可能であることが必要である。理想は明らかに可能でないが、種々のウェルにおいて導入された流体の到着回数の差またはスキューを最小化して、アレイからの全てのシグナルの総じての獲得スピードを最大化するのが望ましい。
【０４５２】
多くの構成のフローセル設計が可能であり；かくして、本明細書中で提供する系および方法は、特異的フローセル構成の使用に依存しない。しかしながら、適当なフローセルが目的の以下の組に実質的に適合するのが望ましい：
・例えば、適当なサイズのチューブを介して、流体送達系と相互結合するのに適した結合を有すること；
・ウェル上方に適当なヘッドスペースを有すること；
・流体が遭遇するデッドボリュームを最小化すること；
・流体と接触しているが、フローセルを通っての洗浄流体の流動によって迅速には奇麗に掃除されない小さな空間を最小化して（交差汚染を最小化すること）；
・アレイ上の流動の均一な通過時間を達成されるように構成されていること；
・ウェル上の流動中に最小の泡を発生させまたは増やすこと；
・流動チャンバーの内側、またはそれにできるだけ近い除去可能な参照電極の設置に適合すること；
・ビーズの容易な負荷を促進すること；
・許容できるコストで製造可能なこと；
・および容易に組み立てられ、チップパッケージに付着されること。
・これらの基準の満足は、可能な限り、積極的に系の性能に貢献するであろう。例えば、泡の最小化は、アレイからのシグナルが、誤ったノイズであるよりもむしろウェル中の反応を真に示すように重要である。
【０４５３】
いくつかの例の設計の各々を議論し、これらの基準を異なった方法かつ程度で満足させる。各場合においては、典型的には、２つの方法：フローセルをフレームに付着させ、フレームをチップに接着させる（またはそうでなければそれを付着させる）ことによって、あるいはフレームをフローセルの構造に一体化させ、この統合されたアセンブリをチップに付着させることによって；の内の１つで設計を選択して実施することができる。さらに、設計は、参照電極を配置に一体化させることによって、カテゴリー化することができる。設計に依存して、参照電極はフローセルに一体化させ（例えば、流動チャンバーの天井の一部を形成し）、または（典型的には、センサーアレイ後に、出口に、または流路の下流側へ）流路中に入れることができる。
【０４５４】
そのような流体界面を一体化させる適当な実験装置３４１０の最初の例は、図３４〜３７に示され、その製造および構築は以下により詳細に議論されるであろう。
【０４５５】
装置は、ウェルおよびセンサーのアレイが形成される（隠れているが、一般的には示される）半導体チップ３４１２およびチップの頂部の、読むために試料をチップに送達する流体アセンブリ３４１４を含む。流体アセンブリは試料を含有する流体を導入するための部分３４１６、流体がパイプを通って外に出ることを可能とするための部分３４１８、および流体が入口から出口へ、ウェル中の材料と相互作用する道に沿って流動させるための流動チャンバー部分３４２０を含む。それらの３つの部分は、ガラススライド３４２２を含むインターフェイスによって統合されている（例えば、Ｅｒｉｅ  Ｓｃｉｅｎｔｉｆｉｃ  Ｃｏｍｐａｎｙ，  Ｐｏｒｔｓｍｏｕｔｈ，  ＮＨからのＥｒｉｅマイクロアレイカタログ番号Ｃ２２−５１２８−Ｍ２０，３分の１に切断、各々はサイズが約２５ｍｍ×２５ｍｍ）。
【０４５６】
ガラススライドの頂部面には、Ｏａｋ  Ｈａｒｂｏｒ，ＷＡのＵｐｃｈｕｒｃｈ  Ｓｃｉｅｎｔｉｆｉｃからのナノポートフィッティング部品番号Ｎ−３３３のような２つのフィッティング３４２４および３４２６が設置されている。１つのポート（例えば、３４２４）は、以下に記載されるがここでは示されていないポンピング／バルビング系からの液体を送達する入口として働く。第２のポート（例えば、３４２６）は、液体をパイプで送って廃棄する出口である。各ポートは、適当な内径のフレキシブルなチューブのような導管３４２８、３４３２に連結される。ナノポートは、チューブがガラススライド中の対応する穴を貫くことができるように設置される。チューブ開口はスライドの底部表面と同一平面とすべきである。
【０４５７】
ガラススライドの底部上では、流動チャンバー３４２０は、マイクロウェルアレイを横切っての層流を実質的に促進するための種々の構造を含むことができる。例えば、入口パイプから流動チャンバーのエッジにかけて広がる一連のミクロ流体チャネルは、Ｎｅｗｔｏｎ，ＭＡのＭｉｃｒｏＣｈｅｍ  Ｃｏｒｐ．からのＳＵ−８フォトレジストのようなポジティブフォトレジストを用いる接触リソグラフィーによってパターニングすることができる。他の構造は以下に議論する。
【０４５８】
チップ３４１２は、今度は、パッキング、およびコネクターピン３４３２への結合のために、キャリア３４３０に対して設置される。
【０４５９】
記載の容易性のために、図３８で出発する製造を議論するために、今や、我々は、それが図３４〜３７中に有する向きに対してひっくり返されるべきガラススライド３４２２を考慮する。
【０４６０】
フォトレジスト３８１０の層はスライドの「頂部」に適応され（それは、スライドおよびそのさらなる層が回転され、ＩＳＦＥＴアレイとその上のマイクロウェルアレイとのセンサーアセンブリに対して設置される場合に、「底部」側となる）。層３８１０は、この例においては約１５０μｍの厚みとすることができ、それは、ナノポート中のチューブの端部から、センサーアレイチップのエッジまで層を運ぶ主な流体を形成するであろう。層３８１０は、図３９のマスク３９１０のようなマスクを用いてパターニングされる（「パターン化された」は、放射線源を用いて、マスクを通じてレジストを露出させ、次いで、非−可塑化レジストを除去することを意味する）。マスク３９１０は、白色として示される放射線−透明領域、および放射線−ブロッキング領域３９２０を有し、それらは陰影をつけて示される。放射線−ブロッキング領域は３９２２〜３９２８におけるものである。領域３９２６は、センサーアセンブリの周りにチャネルを形成し；それはマスク３９２０の外側境界から約０．５ｍｍ内側に形成されて、典型的なエッジビーズを回避する。領域３９２２および３９２４は、レジストの対応する部分が示されたような形状のボイドを形成するために除去されるように、放射線をブロックするであろう。領域３９２２、３９２４の各々は、対応するナノポート３４２４、３４２６を通過するチューブ３４２８、３４３２の対応する１つの端部を受け取るような寸法の丸い端部を有する。丸い端部から、領域３９２２、３９２４は、センサーアレイの方向に広がって、アレイを横切っての流動が実質的に層流となるように、液体を広がらせることができる。領域３９２８は単純に整列パターンであって、いずれかの適当な整列パターンであってもよく、あるいは適当な代替整列メカニズムによって置き換えられていてもよい。図３８のダッシュ線は、マスク領域３９２２および３９２４下でのボイド３８２２および３８２４の形成を示すために設けられている。
【０４６１】
フォトレジストの第２の層が、レジスト３８１０またはスライド３４２２の上ではなく、かなり別々に形成される。好ましくは、それは（図示しない）平坦なフレキシブルな表面に形成されて、剥離式のパターニングされたプラスチック層を作り出す。図４０に示されるように、フォトレジストのこの第２の層はマスク４０１０のようなマスクを用いて形成することができ、これは、パターニング後に、フレキシブルな基板の上に、その使用は以下に議論される、領域４０１２下の境界、領域４０１４、４０１６下の２つのスリット、およびパターニングされた領域４０１８および４０２２によって生じた整列マークを残す。次いで、例を挙げるならば、これらの層の整列のために、パターン４０１８によって生じた、１つの整列マークまたは整列マークの組を用い、フォトレジストの第２の層がフォトレジストの第１の層に適用される。次いで、第２の層がそのフレキシブルな基板から剥離され、後者は除去される。
【０４６２】
パターン４０２２によって生じた他の整列マークまたはマークの組は、議論すべき引き続いての層との整列のために用いられる。
【０４６３】
第２の層は好ましくは約１５０μｍの深さであって、スリット−形成領域４０１４および４０１６下の、センサーアレイチップの各エッジにおけるスリット約１５０μｍ長を例外として、それは流体を運ぶチャネルをカバーする。
【０４６４】
一旦、フォトレジストの第２の層が第１の層の上に設けられれば、フォトレジストの第三のパターニングされた層は、図４１に示されるマスク４１１０のようなマスクを用いて第２の層の上に形成される。第３の層は、センサーチップアレイ上のカラー３３１０と同程度の幅である（図３３参照）が、約３００μｍより狭い領域４１１２下にバッフル部材を供して、第１の層の流体を運ぶチャネルとの重複を可能とする。第三の層は約１５０μｍの厚さとすることができ、それは、１５０μｍだけ、それにより形成された盆地のフロアに向けてチップカラー３３１０を貫通するであろう。この構成は、センサーアレイチップ上のウェルの上方に約３００μｍのヘッドスペースを残すであろう。流体は、４０１４、４０１６下の１５０μｍスリットを通るセンサーアレイの全幅に沿ってウェルを横切って流動する。
【０４６５】
図３６は、流体流路をより見えるようにするために拡大された、図３４および３５においての描かれた、ミクロ流体およびセンサーアセンブリの前記例の実施態様の、斜視図における、部分的断面図を示す。（流路の半分のさらなる拡大模式図を図３７に示す）。ここに、流体は入口パイプ３４２８を介して入口ポート３４２４に進入するのが分かるであろう。パイプ３４２８の底部において、流体は、マスクエリア３９２２によって形成された流動拡大チャンバー３６１０を通って流動し、流体はカラー３３１０上を流れ、次いで、盆地の底部３３２０に向けて下方に、およびそのマイクロウェルアレイと共にダイ３４１２を横切って流れる。アレイ上を通過した後、次いで、流体はカラー３３１０の遠い壁において垂直に回転し、マスクエリア３９２４によって形成された流動濃度チャンバー３６１２への、およびそれを横切って、カラーの頂部上を流れ、出口ポート３４２６中の出口パイプ３４３２を介して出る。アレイの中央から出口にかけての、この流動の一部は、図３７の拡大模式図においても見ることができ、ここに、矢印は流体の流れを示す。
【０４６６】
流体アセンブリは、整列において、接着剤を、それらの２つのアセンブリの表面に接合する部品に適応し、次いで、それを一緒にプレスすることによって、センサーアレイチップアセンブリに固定することができる。
【０４６７】
図３４〜３６に示されていないが、参照電極は、流動チャンバーの天井において、図３７に示されるように、金属化３７１０であると理解することができる。
【０４６８】
参照電極を導入するもう１つの方法は図４２に示される。そこでは、穴４２１０は流動チャンバーの天井に設けられ、（例えば、シリコンの）グロメット４２１２がその穴に嵌合され、それを通って参照電極４２２０を挿入することができる中央通路または穴を供する。（図４２には示されていないが、図４２Ａとの関連で後に議論される）バッフルまたは他のミクロ特徴は流動チャネルにパターニングされて、マイクロウェルアレイ上での層流を促進することができる。
【０４６９】
均一な流れの先頭を達成し、問題の流路エリアを排除するのは、多数の理由で望ましい。１つの理由は、系のフローセル内の流体界面の非常に速い転移が多くの適用、特に遺伝子配列決定で望まれることである。換言すれば、入ってくる流体は、短時間で従前の流体を完全に置き換えなければならない。不均一な流体速度およびフローセル内の拡散、ならびに問題の流路はこの要求に競合し得る。三角形断面の導管を通っての単純な流動は、側壁に隣接するものに対して流動容量の中心近くの領域からの流体速度のかなりの不均衡を呈しかねず、１つの側壁はマイクロウェル層の頂部表面であり、流体はウェル中にある。そのような不均衡は、２つの移動する流体の間の空間的かつ時間的に大きな濃度勾配に導く。さらに、泡は、フローセル内部の鋭いコーナーと同様に淀みエリアに捕獲され、またはそこで生じるようである。（表面エネルギー（親水性ｖｓ．疎水性）は泡の滞留に有意に影響し得る。もし、成形された表面があまりにも疎水性であれば、加工の間の表面汚染の回避、およびより親水性の表面を作り出すための表面処理の使用が考えられる。）もちろん、流動チャンバーの物理的配置は、恐らくは、流れの先頭で達成可能な均一性の程度に最も影響する因子である。
【０４７０】
１つのアプローチは、フローチャンバーの流動断面を、通過回数がアレイを横切って均一となるように、アレイ幅を横切って変化する流動速度を達成するように構成することである。例えば、ディフューザー（すなわち、流動拡大チャンバー）セクション３４１６、３６１０の断面は、４２０４Ａにおけるように、単純に矩形である代わりに、図４２Ａ中の４２０４Ａに示されるように作成することができる。すなわち、それは曲った（例えば、凹）壁を有することができる。ディフューザーの非−平坦壁４２０６Ａは頂部または底部となることができる。もう１つのアプローチは、アレイ上の入口から出口までの全路長が実質的に同一となるように、アレイへの有効な路長を構成することである。これは、例えば、流動方向に対して垂直向きのシリンダーまたは他の構造のような流動−破壊特徴を流動の通路に入れることによって達成することができる。もし流動チャンバーがフロアとしてのマイクロウェルアレイの頂部、および天井としての対向壁を有するならば、これらの流動−破壊構造を、マイクロウェル層の頂部に、または天井壁上（または中）のいずれかに設けることができる。構造は、所望の効果を有するように、流れに十分に突出していなければならないが、小さな流れの乱れさえかなりのインパクトを有し得る。図４２Ｂ〜４２Ｆに転じ、そのような構造の模式的ないくつかの例が示される。図４２Ｂにおいて、マイクロウェル層４２１０Ｂの表面に、流動チャンバー天井壁４２１２Ｂに向かって垂直に延び、および矢印Ａの方向に移動する流体についての層流を乱すように働く一連の円筒形流動ディスラプタ４２１４Ｂが形成される。図４２Ｃは、流動ディスラプタ４２１６Ｃが円い頂部を有し、バンプ、恐らくは、半球または球形頂部を持つ円筒により似て見えることを除いて、同様な配置を描く。対照的に、図４２Ｄにおいては、流動ディスラプタ４２１８Ｄは、流動チャンバーの天井壁４２１２Ｂから突出しているか、または垂れ下がっている。流動ディスラプタのただ１つの列が示されるが、複数のより多い、またはより少ない平行列が典型的には要求されるのは認められるであろう。例えば、図４２Ｅは、（天井壁４２１２Ｂから外方に突き出しているそのような流動ディスラプタのいくつかの列４２０２Ｅを示す（が、向きは図４２Ｂ〜４２Ｄに対して上下逆である）。複数のディスラプタおよびそれらの高さの間の間隔は、それにわたって、通過時間が平衡するように、流動プロフィールが放物線状になる距離に影響するように選択することができる。
【０４７１】
図４２Ｆおよび４２Ｆ１に示されるもう１つの構成は、ディスラプタとしての固体のビーム−様突出またはバッフル４２２０Ｆの使用を含む。この概念を用いて、流動チャンバーのための天井部材を形成することができる。そのような配置はより均一な流体流動を刺激し、ディスラプタ構造が無い単純な矩形断面として比較して、流動置換回数を有意に低下させる。さらに、１つのエッジに沿って起こるアレイへの流体の進入の代わりに、流体を小さなポートを通って１つのコーナー４２４２Ｆにおいて導入してもよく、およびそのコーナーエリアと流体連絡したポートを介して、反対コーナー４２４４Ｆから出てもよい。該一連の平行バッフル４２２０Ｆは、一連のチャネルへの入口および出口コーナーの間で流動容量を分離する。最低の流体抵抗路は、バッフルに対して垂直な、チップのエッジに沿っている。入ってくる流体がこのチャネルを満たすにつれ、次いで、流体はバッフルの間でチップの反対側に向けられる。各バッフル対の間のチャネル深さは、好ましくは、流動が最も遠いチャネルを通って出口ポートに向けて移動するように刺激され、それにより、バッフルの間の流動先頭を均一とするように、チップを横切って段階的とされる。バッフルはほとんどチップ（すなわち、マイクロウェル層）表面まで下方に延びるが、それらはかなり薄いゆえに、流体はそれらの下で迅速に拡散し、アレイアセンブリの関連エリアを露出させることができる。
【０４７２】
図４２Ｆ２−４２Ｆ８は、バッフル４２２０Ｆ、流動チャンバーに対する天井、流体入口および出口ポートおよび参照電極さえを設けるのに用いることができる（好ましくは、ポリカルボネートの）単一ピースの射出成形されたフローセル部材４２Ｆ２００の例を示す。図４２Ｆ７は、部材４２Ｆ２００の底部のバッフルの拡大図を示し、バッフルは図４２Ｆ６中の部材４２Ｆ２００の下面の一部として示される。射出成形によって小さな寸法で矩形特徴を形成するのは困難であるので、４２２０Ｆ’として示されたこれらのバッフルの特別な例は断面で示した三角形である。
【０４７３】
図４２Ｆ２においては、それらの間に形成されたシール４２Ｆ２０２、およびセンサーアレイチップのパッケージから垂れ下がった接触ピン４２Ｆ２０４と共に、センサーアレイパッケージ４２Ｆ３００上に設置された部材４２Ｆ２００の頂面等尺図がある。図４２Ｆ３および４２Ｆ４は、各々、図４２Ｆ５のセクション線Ｈ−ＨおよびＩ−Ｉを通るセクションを示し、それは、関係において、センサーアレイチップ４２Ｆ２５０、バッフル４２２０Ｆ’および入口４２Ｆ２６０および出口４２Ｆ２７０ポートを介する流体流路を見ることができる。
【０４７４】
金属化を部材４２Ｆ２００の底部４２Ｆ２８０に適用することによって、参照電極を形成することができる。
【０４７５】
種々の他の位置およびアプローチを、流体流動を流動チャンバーに導入するために、同様に用いることができる。例えば、図５７〜５８に示されるように、流体をチップアセンブリ４２Ｆ１のエッジの幅を横切って導入することができる実施態様に加えて、あるいは流体を、図４２Ｆ１におけると同様に、チップアセンブリの１つのコーナーにおいて導入することができる。例えば、流体を、４２５４Ｇにおけるように、入口導管４２５２Ｇを通って流動させて、隣接して、かつチップの中央に向けて排出させ、導入点から径方向外側に流動される図４２Ｇおよび４２Ｈにおけるように、流体を導入することもできる。
【０４７６】
図４２Ｉおよび４２Ｊは、図４２Ｇおよび４２Ｈとの関連で、そのような構造およびその操作の例を断面にて描く。より以前の例とは対照的に、この実施態様はさらなるエレメント、ダイヤフラムバルブ４２６０Ｉを含有する。最初に、図４２Ｈに示すように、該バルブ４２６０Ｉが開き、（図示しない）廃棄レソルボアへの導管４２６２Ｉを介する通路を供する。開いた弁は、廃棄レソルボアまたは出口への低いインピーダンス流動を供する。次いで、図４２Ｊにおけるように、空気圧力をダイヤフラムバルブに適用し、低インピーダンス通路を閉じ、流体流動を、流動チャンバーの天井を形成する部材４２６６Ｊ中の中央穴４２６４Ｊを通って下方に、かつチップ（センサー）アセンブリを横切って継続させる。該流動は前記したようにセンサーのエッジにてチャネルによって収集され、導管４２６８Ｊを介して廃棄出口に向けて出る。
【０４７７】
このアイディアについてのバリエーションは図４２Ｋ〜４２Ｍに描かれており、これはチップアセンブリの中央ではなく、その代わり、１つのコーナー４２７２Ｋにおいて導入される流体を示す。それはライン４２７４Ｋによって記号的に示されるように、チップ３４１２を横切って流動し、対角線方向に対向するコーナー４２７６Ｋにおいて除去される。この概念の利点は、全てではないが、それはいずれの淀み点も排除するものである。それは、流動が底部において導入され、頂部において除去されて、泡の一掃を助けるように、センサーアレイは垂直に位置させることができるという利点も有する。このタイプの実施態様は、ところで、アレイの中心に導入された流動についての実施態様の４分の１として考えることができる。閉じた、かつ流動を廃棄出口またはレソルボアに押しやるバルブ４２７８Ｌでの実施の例を図４２Ｌに示す。図４２Ｉおよび４２Ｊの実施態様に関する主な差は、流体流動がその中心におけるよりはむしろアレイのコーナーにおいて導入されることである。
【０４７８】
全ての場合において、試薬サイクルの間に、マイクロウェルに沿って、全流動チャンバーの徹底的な洗浄を確保するのに注意を向けるべきである。流動の乱れは、流動チャンバーを十分に洗浄する挑戦を悪化しかねない。
【０４７９】
また、流動の乱れは流体中の泡を誘導し、または増加させかねない。泡は流体がマイクロウェルに到達するのを妨げ、あるいはマイクロウェルへのその導入を遅延させかねず、マイクロウェルの読みに誤差を導入し、またはそのマイクロウェルからの出力を、アレイからの出力の処理において無益なものとする。かくして、これらの潜在的有害因子を管理するために、流動ディスラプタについての構成および寸法を選択するにおいて注意を払うべきである。例えば、ディスラプタエレメントの高さ、および望まれる速度プロフィール変化の間でトレードオフをなすことができる。
【０４８０】
図４３〜４４は、もう１つの別法フローセルの設計４３１０を示す。この設計は、フローセルを完成させるための、チップに付着させるべき単一のプラスチックピースまたは部材４３２０の成形に依拠する。流体系への結合は、４３３０および４３４０におけるプラスチックピース中の適当な穴に軽く打ちこまれた螺合結合を介してなされる。あるいは、もし部材４３２０がポリジメチルシロキサン（ＰＤＭＳ）のような材料で作成されているならば、結合は、単に、部材４３２０中の適当なサイズの穴にチューブを挿入することによってなすことができる。この設計の垂直断面を図４３〜４４に示す。この設計は、（示された固体壁、または下方に延びるフェンス−様壁を形成する一連の吊り下がっている間隔を設けられた脚であってよい）張り出したプラスチックカラー４３５０を用いて、チップパッケージを包み、プラスチックピースをチップパッケージまたは他の適当な構造と整列させ、それにより、チップフレームをフローセル形成部材４３２０と整列させることができる。液体は、開口４３３０、４３４０のうちの１つを介してフローセルに、よって、流動チャンバーに向けて下方に向けられる。
【０４８１】
示された実施態様において、参照電極は、部材４３２０中の穴４３２５を介して流動チャンバーの頂部に導入される。除去可能な参照電極の設置は、シリコンスリーブ４３６０およびエポキシストップリング４３７０によって促進される（図４４の拡大参照）。該シリコンスリーブは密なシールを提供し、エポキシストップリングは電極がフローセルへあまりにも遠く挿入されるのを妨げる。もちろん、他のメカニズムを同一目的で使用することができ、電極を停止させるための構造を使用する必要はないであろう。そして、もしＰＤＭＳのような材料を部材４３２０のために用いるならば、該部材それ自体は、電極が挿入されると、水密シールを形成し、シリコンスリーブの必要性を解消する。
【０４８２】
図４５および４６は、部材４５１０が参照電極を受け取るための穴を欠如する以外は同様な配置を示す。その代わり、参照電極４５１５が中央部分４５２０の底部に形成されるか、またはそれに付着され、流動チャンバーの天井の少なくとも一部を形成する。例えば、部材４５１０をチップパッケージに設置した後に、金属化層を、中央部分４５２０の底部に適用することができる。
【０４８３】
図４７〜４８は図４３〜４４に示された実施態様の変形であるもう１つの例を示すが、ここに、フレームはフローセルの一部として製造され、むしろ、チップ表面に従前に付着されたフレームに流動ポート構造を付着させる。このタイプの設計においては、アセンブリは幾分よりデリケートである。というのは、チップに対するワイヤボンドはチップをカプセル化するエポキシによって保護されていないからである。この設計の成功は、正確な設置、および一体化された「フレーム」のチップの表面への確実な接着に依存する。流動チャンバーの天井にある参照電極４９１０を備え、およびフローセルの一部として製造されたフレームを備えた、図４５〜４６のそれに対するカウンターパート実施態様は図４９〜５０に示される。
【０４８４】
図５１〜５２に示される流体アセンブリに対するなおもう１つの別法は、チップパッケージ５１３０の頂部からスタンド−オフ５１２０上に約５．５ｍｍだけ隆起した流体部材５１１０を有する。これは、オペレータが、プラスチックピース５１４０およびチップ表面の間の結合の質を目で精査し、もし必要であれば、結合を外から補強するのを可能とする。
【０４８５】
これまでの別法実施態様のいくつかは、ハイブリッドプラスチック／ＰＤＭＳ構成において実施することもできる。例えば、図５３〜５４に示されるように、プラスチック部分５３１０は、ＰＤＭＳ「ベース」部分５３２０に存在する、フレームおよび流動チャンバーを作成することができる。プラスチック部分５３１０は、入口ポートからの流体の流動の拡大のためのアレイに対する領域５３３０を供することもでき；従って、ＰＤＭＳ部分は、それを通って、液体がＰＤＭＳ部分から、以下の流動チャンバーへ、および流動チャンバーから通過する連絡スリット５４１０、５４１２を含むことができる。
【０４８６】
流体構造は、フォト−規定可能（ＰＤ）ガラスのような、先に議論したガラスから作成することもできる。そのようなガラスは、一旦ＵＶ光に選択的に暴露されると、フッ化水素酸中での高められたエッチング速度を有することができ、特徴は、それにより、頂部側および裏面側にマイクロマシーン処理することができ、これは、一緒に接着されると、三次元の低アスペクト比流体セルを形成することができる。
【０４８７】
例は図５５に示される。第１のガラス層またはシート５５１０は、頂部側にナノポート流体穴５５２２および５５２４を、および裏側に流体拡大チャネル５５２６および５５２８を作り出すようにパターニングされ、エッチングされている。第２のガラス層またはシート５５３０は、約３００μｍの高さ（層の厚み）の、下向き流体入力／出力チャネル５５３２および５５３４を供するようにパターニングされ、エッチングされている。層５５３０の底部表面は、チャネル５５３２および５５３４の外側に向けて薄くされていて、層５５３０がチップフレーム上に存在し、および突出エリア５５４２が適当な高さとなって、流動チャネルの頂部を形成するのを可能とする。２つのガラス層、またはウェハーおよび４つのリソグラフィー工程が必要とされる。双方のウェハーは、下向き流体入力／出力ポートが、流体拡大チャネルと適切に整列するように、整列され、（例えば、図示されない適切な接着剤で）結合されているべきである。整列標的はガラスにエッチングされて、整列プロセスを促進することができる。
【０４８８】
ナノポートはナノポート流体穴上に固定されて、入力および出力チューブの結合を容易とすることができる。
【０４８９】
中央穴５５５０は、参照電極５５６０を受け取るためのガラス層を通ってエッチングすることができる。電極を固定し、シリコンカラー５５７０または同様な構造で所定の場所にシールすることができ；あるいは電極は同一目的を行うための適当なワッシャを一体的に備えることができる。
【０４９０】
２−層流体セルのためにガラス材料を用いることによって、参照電極は、導電性層であるか、または（図示しない）第２のガラス層の底部表面に蒸着されたパターンであってもよい。あるいは、図５６に示したように、突出領域をエッチングして、その頂部が銀（または他の材料）の薄い−フィルム５６２０をコーティングして、一体化された参照電極を形成する該頂部に、浸透性ガラス膜５６１０を形成することができる。穴５６３０を、電極を評価するために上層にエッチングすることができ、もしその穴が十分大きければ、それは塩化銀溶液のためのレソルボアとして働くこともできる。薄い−フィルムの銀電極への電気的結合は、チップ−オンプッシュピンコネクタを用いることによるような、いずれかの適当な方法で作成することができ、あるいは別法として、セラミックＩＳＦＥＴパッケージにワイヤー結合してもよい。
【０４９１】
もう１つの代替法は、流動チャンバーの天井の−すなわち、流体セルの天井を形成する部材の下面の金属化表面を用いることによって、参照電極を配列決定チップ／流動セルに一体化させることである。金属化表面への電気的結合は、限定されるものではないが、今度は、セラミック基板中の通路を通って、チップパッケージの底部にあるスペアピンに電気的に結合することができるセラミックパッケージシールリングに導電性エポキシを適用することによるのを含めた、種々の方法のいずれかで作成することができる。これを行うと、チップソケットマウントを通ったチップの制御エレクトロニクスへの入力によって、流体セルにおける参照ポテンシャルの系−レベル制御を可能とするであろう。
【０４９２】
対照的に、外部から挿入された電極は、入口ポートへの過剰な流体管を必要とし、これは、サイクルの間のさらなる流体流動を必要とする。
【０４９３】
セラミックピングリッドアレイ（ＰＧＡ）パッキングをＩＳＦＥＴアレイで用いることができ、これは、裏面のピンとで、先端面の種々の表面の間の特別あつらえの電気的結合を可能とする。
【０４９４】
フローセルは、ＩＳＦＥＴチップおよびそのＰＧＡに対する「蓋」と考えられることができる。フローセルは、他の個所で述べたように、多くの異なる材料で製造することができる。射出成形されたポリカルボネートはかなり適切であるように見える。導電性金属（例えば、金）は、接着層（例えば、クロム）を用いてグローセル屋根の下面（流動チャンバーの天井）に蒸着することができる。適当な低温薄−フィルム蒸着技術は、好ましくは、材料（例えば、ポリカルボネート）による金属参照電極の蒸着、および流体セルの底部−側（すなわち、ＩＳＦＥＴアレイのフレーム囲い）における大きな段階被覆トポグラフィーで使用される。１つの可能なアプローチは、遊星系において電子線蒸発を用いるであろう。
【０４９５】
活性電極エリアは、ＩＳＦＥＴアレイのフレーム囲い内側の中心流動チャンバーに封じ込まれている。というのは、それは、配列決定の間にイオン性流体と接触するであろう唯一の金属化表面だからである。
【０４９６】
一旦、アセンブリが完了したならば−導電性エポキシ（例えば、Ｅｐｏ−Ｔｅｋ  Ｈ２ＯＥまたは同様なもの）を、フローセルを整列させてシールリング上に分注し、設置し、プレスし、次いで硬化させることができ−ＩＳＦＥＴフローセルは、パッケージの割り当てられたピンに適用される参照ポテンシャルでの操作で直ぐに使える。
【０４９７】
かくして、ＩＳＦＥＴデバイスへの得られた流体系の結合は、短縮された入力および出力の流体ラインを組み込み、これは望ましい。
【０４９８】
流体アセンブリのためのなおもう１つの例実施態様は図５７〜５８に示される。この設計は、フレームを組み込み、直接的にチップ表面に付着されたプラスチックピース５７１０、および流体系からの管を結合させるのに用いられる第２のピース５７２０および、同様に、先に議論したＰＤＭＳピースに制限され、液体を小さな穴管から広い平面スリットに分配する。２つのピースを一緒に接着させ、多数の（例えば、３つの）整列マーカー（図示せず）を用いて、接着プロセスの間に２つのピースを正確に整列させることができる。穴を底部プレートに設けることができ、該穴は、（例えば）エポキシでキャビティを満たして、チップへのワイヤボンドを保護し、フレーム／チップ接触においていずれの潜在的ギャップも満たすように用いられる。示された例において、参照電極は、フローセルに対して外側である（出口ポートを通る排気ストリームにおいて下流−以下を参照）が、参照電極の他の構成をもちろん用いることができる。
【０４９９】
フローセル構造のなおさらなる例は図５９〜６０に示される。図５９Ａは、フローセル流体界面についての、射出成形された底部層、またはプレート５９１０の８つの図（Ａ〜Ｈ）を含み、他方、図５９Ｂは、接合性射出成形頂部プレート、または層５９５０の７つの図（Ａ〜Ｇ）を含む。プレート５９１０の底部は、センサーチップを包むように構成され配置された下方に吊りり下がったリム５９１２、およびその外側エッジに沿って頂部プレート５６１０と接合させるための上方に延びるリム５９１４を有する。２つの流体チャンバー（入口チャンバーおよび出口チャンバー）をそれらの間に形成するため。頂部プレート５９５０の段付の下方に吊り下がった部分５９６０は、入力チャンバーを出力チャンバーから分離する。入口管５９７０および出口管５９８０は、頂部プレート５９５０の残りと一体的に成形されている。プレート５９１０の頂部における窪み５９２０によって形成された入口チャンバーの小さな端部が空である入口管５９７０から、入口チャンバーの出口エッジは、扇形に広がって、全アレイを横切って流体を方向付ける。
【０５００】
ガラスまたはプラスチックまたは他の材料を用いてフローセルを形成するかを問わず、特に、より大きなアレイでは、丁度徐々に拡大する（扇形に広がる）空間ではなく、適切に層流であるアレイを横切っての流動を容易とする何らかの構造を、アレイの入口導管および先端エッジの間の、フローセルの入口チャンバーに含めるのが望ましいであろう。例として射出成形されたフローセルの底部層５９９０を用い、図５９Ｃに示された、この目的のための構造の１つの例であるタイプは、フローセルの入口位置からマイクロウェルアレイまたはセンサーアレイの先端エッジへのチャネルのツリー構造５９９２であり、これは、５９９４において該構造の出口側下にあると理解されるべきである。
【０５０１】
配列決定のための前記した系は、典型的には、層流流体流動系を利用して、生物学的ポリマーを配列決定する。部分的には、流体流動系は、好ましくは、センサーチップおよび単一のピースによって形成された流動チャンバー、入口および出口ポートを含み、かつ流動チャンバーを確立するためのチップ上に設置可能な射出成形部材を含む。該チャンバー内部のそのような部材の表面が好ましくは形成されて、本明細書中に記載される、所望の便宜な流体流動を促進する。
【０５０２】
いくつかの実施態様において、本発明は、層流流体流動系を含むイオンパルスの検出のための装置を含む。好ましくは、該装置は、複数の核酸鋳型を配列決定するために用いられ、ここに、該核酸鋳型は、所望により、アレイ上に蒸着される。
【０５０３】
該装置は、典型的には、流体が同時にまたは実質的に同時にミクロ流体反応チャンバーの全てに到達するように、流体を少なくとも１００Ｋ、５００Ｋ、または１Ｍミクロ流体反応チャンバーのアレイに流動するよう非−機械的に方向付けるための１以上の開口を含む部材を含む流体アセンブリを含む。典型的には、流体の流動はセンサー表面に対して平行である。典型的には、アセンブリは１０００、５００、２００、１００、５０、２０、または１０未満のレイノルズ数を有する。好ましくは、該部材は、さらに、センサーアレイに向けて流体を方向付けるための第１の開口、およびセンサーアレイからの離れるように流体を方向付けるための第２の開口を含む。
【０５０４】
いくつかの実施態様において、本発明は、流体ソースをセンサーアレイに流体的にカップリングさせる開口を含む流体アセンブリを供し；次いで、センサーアレイに流体を非−機械的に方向付けることを含む、流体をセンサーアレイに方向付ける方法を含む。「非−機械的に」とは、流体が、圧力下で、機械的ポンプとは反対に、ガス状圧力ソースから移動することを意味する。
【０５０５】
いくつかの実施態様において、本発明は、その各々が、入口ポートおよび出口ポートを有する蓋への、および該入口および出口ポートから非−機械的に流体を送達し、除去するための流体送達系にカップリングされたウェルのアレイを含む。
【０５０６】
いくつかの実施態様において、本発明は：モノマーを含む流体を反応チャンバーのアレイに方向付けることを含む、前記した装置を利用して生物学的ポリマーを配列決定する方法を含み、ここに、該流体はせいぜい２０００、１０００、２００、１００、５０、または２０の流体流動レイノルズ数を有する。該方法は、所望により、さらに、各該反応チャンバーからイオンパルスを検出することを含んでもよい。該イオンパルスは、典型的には、センサー表面へのイオン拡散によって検出される。マイクロウェルおよびセンサーアレイアセンブリーを横切って適当な流体流動を送達するための流体アセンブリを供する種々の他の方法があり、これまでの例は、かくして、限定的なことを意図しない。
【０５０７】
参照電極
【０５０８】
塩化銀プロトン−浸透性電極のような商業的なフロータイプの流体電極は、直列に流体ラインに挿入することができ、種々の電気化学的目的で、流体ラインに沿った安定な電気ポテンシャルを供するように一般的には設計される。しかしながら、前記した系においては、そのようなポテンシャルは、マイクロウェルＩＳＦＥＴチップと接触した流体容量において維持されなければならない。慣用的な塩化銀電極では、（フローセル中の小さなチャネルを通った）チップ表面および電極の間の電気的に長い流体通路のため、安定なポテンシャルを達成するのは困難であることが判明している。これは、チップのエレクトロニクスにおけるノイズの受領に導いた。加えて、電極の流動キャビティ内の大きな容量は、流体への電気的結合を劣化させた気泡をトラップし、蓄積する傾向があった。図６０を参照し、この問題に対する解決は、直接的に、シールドされたケーブル６０３０を通って、チップのフローセル出口ポート６０２０に結合し、かつ（図示されていない）電圧ソースに結合された、ステンレス鋼毛細管電極６０１０の使用において見出されている。金属毛細管６０１０は、認識可能な程度までガスをトラップしない（例えば、０．０１”のオーダーの）小さな内径を有し、他のミクロ流体チューブのように流体およびガスを有効に輸送する。また、毛細管はフローセルのポート６０２０に直接的に挿入することができるゆえに、それがチップ表面に近く、流体を通っての可能な電気的な喪失を低下させる。毛細管（典型的には、約２”長）の大きな内部表面積もまたその高い性能に貢献することができる。ステンレス層の構成は高度に化学的抵抗性であって、系における非常に低い電流の使用（＜１μＡ）のため、電気化学的効果に従うべきではない。流体フィッティング６０４０は、流体送達および除去サブ系に対する管への結合のため、フローセルポート中にはない毛細端部に付着されている。
【０５０９】
流体系
【０５１０】
センサーアレイを用いるための完全な系は、適用に依存して、適当な流体ソース、バルビング、およびマイクロアレイまたはセンサーアレイ上の試薬および洗浄を減らすようにバルビングを操作するためのコントローラを含むであろう。これらのエレメントはオフ−ザ−シェルフ構成要素から容易に組み立てられ、コントローラは所望の実験を行うために容易にプログラムすることができる。
【０５１１】
ｃｈｅｍＦＥＴにおける読出は電流または電圧（またはその変化）とすることができ、およびいずれかの読出に対するいずれかの特定の参照は単純性を意図したものであり、他の読出を排除するものではないことが理解されるべきである。従って、ｃｈｅｍＦＥＴにおける電流または電圧いずれかの検出への以下の明細書中でのいずれの参照も考えられ、同様に、他の読出に等しく適用されるのは理解されるべきである。重要な実施態様において、読出は、分析物の濃度の迅速な一過性変化を反映する。１を超える分析物の濃度は種々の時点において検出することができる。そのような測定は、定常状態の濃度測定に焦点を当てる先行技術の方法と対照すべきである。
【０５１２】
一般的な適用
【０５１３】
既に議論したように、本発明の装置および系を用いて種々の物質の間の相互作用を検出し、および／またはモニターすることができる。これらの相互作用は生物学的および化学的反応を含み、限定されるものではないが、結合事象のような、酵素的反応および／または非−酵素的相互作用を含むことができる。例として、本発明では、基板および／または試薬が消費される酵素反応をモニターすることが考えられ、および／または反応中間体、副産物および／または産物が生成する。本発明に従ってモニターできる反応の例は、核酸配列に関する情報を提供するもののような核酸合成方法である。この反応は本明細書中においてかなり詳細に議論する。
【０５１４】
配列決定の適用
【０５１５】
配列決定反応に関して、本明細書中で提供された装置および系は、ｃｈｅｍＦＥＴ電流および／または電圧の変化に基づいてヌクレオチド取込みを検出することができ、というのは、それらの後者のパラメータは相互に関係するからである。電流の変化は、その単一またはいくつかの組合せでの以下の事象の１以上の結果であろう：ＰＰｉの生成、（例えば、ピロホスファターゼの存在下における）Ｐｉの生成、水素の生成（および、例えば、低強度緩衝液の存在下におけるｐＨの同時変化）、ｃｈｅｍＦＥＴ表面における取り込まれていないｄＮＰＴの低下した濃度、ｃｈｅｍＦＥＴの表面における取り込まれていないｄＮＴＰの遅延された到着など。本明細書中に記載された方法は、ｃｈｅｍＦＥＴ表面における分析物濃度の変化を検出することができ、そのような変化は、前記事象の１以上に由来することができる。本発明では、たとえ読出がｐＨより独立している（またはｐＨに非感受性である）としても、本明細書中に記載された配列決定方法におけるＩＳＦＥＴのようなｃｈｅｍＦＥＴの使用が考えられる。換言すれば、本発明ではＰＰｉおよび取り込まれていないヌクレオチドのような分析物の検出のためのＩＳＦＥＴの使用が考えられる。配列決定に関しては、本発明は、Ｐｏｕｒｍａｎｄ  ｅｔ  ａｌ．ＰＮＡＳ  ２００６  １０３（１７）：６４６６−６４７０を含めた文献中のものと対照することができる。本明細書中で議論したように、本発明では、核酸のヌクレオチド配列（すなわち、「配列」）を決定する方法が考えられる。そのような方法は、鋳型核酸の配列に基づいて、（当業者によって認識されるように、予め存在する核酸が起点となった）新しい核酸の合成を含む。すなわち、新しく合成された核酸の配列は、鋳型核酸に対して相補的であって、従って、新しく合成された核酸の配列の知識は、鋳型核酸の配列についての情報を生じる。新しく合成された核酸の配列の知識は、既知のヌクレオチドが新しく合成された核酸に取り込まれているか否かを決定することによって導かれ、もしそうであれば、どれくらい多くのそのような既知のヌクレオチドが取り込まれたかを決定することによって導かれる。ヌクレオチド取込みは、ＰＰｉ、Ｐｉおよび／またはＨ＋のような産物の生産を含めた、多数の方法でモニターすることができる。
【０５１６】
配列決定される核酸は、本明細書中においては、標的核酸という。標的核酸は、限定されるものではないが、ゲノムＤＮＡ、ミトコンドリアＤＮＡ，ｃＤＮＡ等のようなＤＮＡ、および限定されるものではないが、ｍＲＮＡ、ｍｉＲＮＡ等のようなＲＮＡを含むが、それらに限定されない。核酸は、天然に生じる源または合成源を含めたいずれの源からのものであってもよい。核酸は、ＰＣＲ産物、コスミド、プラスミド、天然に生じるまたは合成のライブラリーなどであってよい。本発明は、この点に関して制限されることを意図しない。本明細書中で提供される方法を用いて、いずれの長さの核酸も配列決定することができる。
【０５１７】
標的核酸は当該分野で公知のいずれの方法を用いても調製される。例として、ゲノムＤＮＡは当該分野で公知の技術に従って試料から収穫することができる（例えば、Ｓａｍｂｒｏｏｋ  ｅｔ  ａｌ．「Ｍａｎｉａｔｉｓ」参照）。収穫の後、ＤＮＡを断片化して、より小さな長さの核酸を得ることができる。得られた断片は、長さは、数百、数千、数万ヌクレオチドのオーダーであってもよい。いくつかの実施態様において、断片はサイズが２００〜１０００塩基対、またはサイズが３００〜８００塩基対、約２００、約３００、約４００、約５００、約６００、約７００、約８００、約９００、または約１０００塩基対であるが、それらはそのように限定されるものではない。核酸は、限定されるものではないが、機械的、酵素的または化学的手段を含めたいずれかの手段によっても断片化することができる。例は剪断、音波処理、噴霧化、エンドヌクレアーゼ（例えば、ＤＮａｓｅ  Ｉ）消化、ＰＣＲ増幅のような増幅、あるいは好ましくは所望の長さの核酸断片を生じさせるための当該分野で知られたいずれかの他の技術を含む。本明細書中で用いるように、断片化は、標的核酸のより小さなサイズの断片の集団を生じさせるための増幅の使用も含む。すなわち、標的核酸を融解させ、次いで、２（好ましくは、それよりも大）の増幅プライマーにアニールし、次いで、例えば、（Ｔａｑのような）熱安定性ポリメラーゼを用いて増幅することができる。例は、絶対的な平行ＰＣＲ−ベースの増幅である。断片化に続いて、特定の長さまたはサイズの断片を豊富化し、または単離するためのサイズ選択技術を行うことができる。そのような技術は当該分野でやはり知られており、限定されるものではないが、ゲル電気泳動またはＳＰＲＩを含む。
【０５１８】
別法として、既に十分小さなサイズ（または長さ）である標的核酸を用いることができる。そのような標的核酸は、エクソン豊富化プロセスに由来するものを含む。かくして、より長い標的核酸を（ランダムにまたは非−ランダムに）断片化するよりもむしろ、標的は、天然に存在するか、または（前記したような）ｍＲＮＡ、ｃＤＮＡ、エクソン、ＰＣＲ産物等のようなより短い使用可能な長さに単離することができる核酸であってよい。配列決定に先立ってエクソンのような配列を単離し、および／または豊富化する方法については、Ａｌｂｅｒｔ  ｅｔ  ａｌ  Ｎａｔｕｒｅ  Ｍｅｔｈｏｄｓ  ２００７  ４（１１）：９０３−９０５（エクソンおよび遺伝子座−特異的領域のマイクロアレイハイブリダイゼーション）、Ｐｏｒｒｅｃａ  ｅｔ  ａｌ．Ｎａｔｕｒｅ  Ｍｅｔｈｏｄｓ  ２００７  ４（１１）：９３１−９３６、およびＯｋｏｕ  ｅｔ  ａｌ．Ｎａｔｕｒｅ  Ｍｅｔｈｏｄｓ  ２００７  ４（１１）：９０７−９０９参照。
【０５１９】
いくつかの実施態様において、サイズが選択された標的核酸を、５’および３’末端の双方のアダプター配列に連結する。これらのアダプター配列は標的核酸を増幅するのに用いられる、増幅プライマー配列に相補的な配列を含む。１つのアダプター配列は、配列決定プライマーに対して相補的な配列も含むことができる。反対アダプター配列は、限定されるものではないが、ビーズのような固体支持体への核酸の結合を容易とする部位を含むことができる。そのような部位の例はビオチン分子（またはＤｉｅｈｌ  ｅｔ  ａｌ．Ｎａｔｕｒｅ  Ｍｅｔｈｏｄｓ，  ２００６，３（７）：５５１−５５９によって記載された二重ビオチン部位）であり、そのような標識された核酸は、従って、アビジンまたはストレプトアビジン基を有する固体支持体に結合させることができる。用いることができるもう１つの部位は、ＮＨＳ−エステルおよびアミン親和性対である。本発明は、この点に関して限定されず、当業者であればこれらの親和性対を他の結合対で置き換えることができることが理解されるべきである。得られた核酸は、本明細書中においては、鋳型核酸という。鋳型核酸は少なくとも標的核酸を含み、通常、５’および３’両末端の標的に加えて、ヌクレオチド配列を含む。
【０５２０】
鋳型核酸が結合される固体支持体は、本明細書中においては、「捕獲固体支持体」という。もし固体支持体がビーズであれば、そのようなビーズは本明細書中については「捕獲ビーズ」という。ビーズは、限定されるものではないが、セルロース、セルロース誘導体、ゼラチン、アクリル樹脂、ガラス、シリカゲル、ポリビニルピロリドン（ＰＶＰ）、ビニルおよびアクリルアミドのコポリマー、ポリスチレン、ジビニルベンゼン等で架橋されたポリスチレン（Ｍｅｒｒｉｆｉｅｌｄ  Ｂｉｏｃｈｅｍｉｓｔｒｙ  １９６４，３，１３８５−１３９０参照）、ポリアクリルアミド、ラテックスゲル、デキストラン、架橋されたデキストラン（例えば、Ｓｅｐｈａｄｅｘ（商標））、ゴム、シリコン、プラスチック、ニトロセルロース、天然スポンジ、金属、アガロースゲル（Ｓｅｐｈａｒｏｓｅ（商標））を含めたいずれかの材料で作成することができる。１つの実施態様において、ビーズはストレプトアビジンでコーティングされたビーズである。ビーズの直径は、より小さなビーズを必要とするより大きなアレイ（および、かくして、より小さなサイズのウェル）と共に用いられるｃｈｅｍＦＥＴおよびマイクロウェルアレイの密度に依存するであろう。一般に、ビーズのサイズは約１〜１０μＭ、より好ましくは２〜６μＭである。いくつかの実施態様において、ビーズは約５．９１μＭであり、他方、他の実施態様において、ビーズは約２．８μＭである。なお他の実施態様において、ビーズは直径が約１．５μｍ、または約１μｍである。ビーズは形状が完全な球形であってもなくてもよいのは理解されるべきである。また、他のビーズを用いることができ、核酸をビーズに付着させるための他のメカニズムを用いることができるのも理解されるべきである。いくつかの例において、捕獲ビーズ（すなわち、配列決定反応がその上で起こるビーズ）は、増幅ビーズを含めた鋳型調製ビーズと同一である。
【０５２１】
本発明の重要な局面では、複数の異なる鋳型核酸を同時に配列決定することが考えられる。これは、本明細書中で記載されたセンサーアレイを用いて達成することができる。１つの実施態様において、センサーアレイはマイクロウェルのアレイ（またはそれらの用語は本明細書中においては相互交換可能に用いられるので、反応チャンバーまたはウェル）に重ねられ、（および／またはそれと一体化され）、但し、マイクロウェル当たり少なくとも１つのセンサーがあるものとする。複数のマイクロウェルには、鋳型核酸の同一コピーの集団が存在する。いずれかの２つのマイクロウェルが同一の鋳型核酸を運ぶ要件はないが、いくつかの例においては、そのような鋳型は重複配列を共有することができる。かくして、各マイクロウェルは鋳型核酸の複数の同一コピーを含み、マイクロウェル間の鋳型が異なっていてもよい。
【０５２２】
マイクロウェルは、アレイの間でサイズが変化してもよい。マイクロウェルのサイズは断面で記載してもよい。断面はウェルの深さ（または高さ）に平行な「スライス」をいうことができる、あるいはそれはウェルの深さ（または高さ）に垂直なスライスであってよい。
【０５２３】
これらのマイクロウェルのサイズは、高さに対する幅（または直径）の比率の換算で記載してもよい。いくつかの実施態様においては、この比率は１：１〜１：１．５である。ウェルサイズに対するビーズ（例えば、ウェルの幅、直径または高さに対するビーズの直径）は０．６〜０．８の範囲にあるのが好ましい。マイクロウェルは断面が四角形でもよいが、それはそのように限定されるものではない。（ウェルの深さに垂直な断面における）マイクロウェルの底部における寸法は１．５μｍ×１．５μｍであってよく、あるいはそれは１．５μｍ×２μｍであってよい。種々の直径が実施例によって示されており、限定されるものではないが、１００μｍ、９５μｍ、９０μｍ、８５μｍ、８０μｍ、７５μｍ、７０μｍ、６５μｍ、６０μｍ、５５μｍ、５０μｍ、４５μｍ、４０μｍ、３５μｍ、３０μｍ、２５μｍ、２０μｍ、１５μｍ、１０μｍ、９μｍ、８μｍ、７μｍ、６μｍ、５μｍ、４μｍ、３μｍ、２μｍ、１μｍまたはそれ未満、またはおよそ、それらの直径を含む。いくつかの特別な実施態様において、直径は４４μｍ、３２μｍ、８μｍ、４μｍまたは１，５μｍまたはおよそ、それらであってよい。種々の高さが実施例に示されており、限定されるものではないが、１００μｍ、９５μｍ、９０μｍ、８５μｍ、８０μｍ、７５μｍ、７０μｍ、６５μｍ、６０μｍ、５５μｍ、５０μｍ、４５μｍ、４０μｍ、３５μｍ、３０μｍ、２５μｍ、２０μｍ、１５μｍ、１０μｍ、９μｍ、８μｍ、７μｍ、６μｍ、５μｍ、４μｍ、３μｍ、２μｍ、１μｍまたはそれ未満、またはおよそそれらの高さを含む。いくつかの特別な実施態様において、高さは５５μｍ、４８μｍ、３２μｍ、１２μｍ、８μｍ、６μｍ、４μｍ、２．２５μｍ、１．５μｍ、またはそれ未満、またはおよそそれらであってよい。本発明の種々の実施態様では、これらの直径のいずれかとこれらの高さのいずれかとの組合せが考えられる。なお他の実施態様において、反応ウェルの寸法は（μｍで表わした直径×μｍで表わした高さが）４４×５５、３２×３２、３２×４８、８×８、８×１２、４×４、４×６、１．５×１．５または１．５×２．２５であってよい。
【０５２４】
反応ウェルの容量は、ウェル寸法に基づいて（アレイの間の、好ましくは、単一のアレイ内ではない）範囲とすることができる。この容量は１００ピコリットル（ｐＬ）、９０、８０、７０、６０、５０、４０、３０、２０、１０またはそれ未満のｐＬ、またはおよそそれらであってよい。重要な実施態様において、ウェルの容量は、０．５ｐＬと等しいか、またはそれ未満、０．１ｐＬと等しいかまたはそれ未満、０．０５ｐＬと等しいか、またはそれ未満、０．０１ｐＬと等しいか、またはそれ未満、０．００５ｐＬと等しいか、またはそれ未満、または０．００１ｐＬと等しいか、またはそれ未満を含めた、１ｐＬ未満である。容量は０．００１〜０．９ｐＬ、０．００１〜０．５ｐＬ、０．００１〜０．１ｐＬ、０．００１〜０．０５ｐＬ、または０．００５〜０．０５ｐＬであってよい。特定の実施態様において、ウェルの容量は７５ｐＬ、３４ｐＬ、２３ｐＬ、０．５４ｐＬ、０．３６ｐＬ、０．０７ｐＬ、０．０４５ｐＬ、０．００２４ｐＬ、または０．００４ｐＬである。各マイクロウェル中の複数の鋳型は（例えば、核酸が負荷されたビーズを介して）マイクロウェルに導入してもよく、あるいはそれはマイクロウェルそれ自体中で生じさせてもよい。複数とは、本明細書中においては、少なくとも２つと定義され、マイクロウェル中の、または核酸負荷ビーズ上の鋳型核酸の関係では、数十、数百、数千、数万、数十万、数百万、またはそれを超える鋳型核酸のコピーを含む。コピーの数についての制限は、（例えば、ビーズ上の、またはマイクロウェルの壁上の）鋳型核酸についての結合部位の数、ビーズのサイズ、鋳型核酸の長さ、該複数を生じさせるのに用いられる増幅反応の程度等に依存するであろう。一般に、ノイズに対するシグナルの比率をできる限り多く増大させるためには、ウェル当たりの所与の鋳型の多くのコピーを有するのが好ましい。増幅、およびビーズのような固体支持体への核酸のコンジュゲーションは、限定されるものではないが、Ｍａｒｇｕｌｉｅｓ  ｅｔ  ａｌ．  Ｎａｔｕｒｅ  ２００５  ４３７（１５）：３７６−３８０および付随する補足的資料によって記載されたエマルジョンＰＣＲ（すなわち、油中水型エマルジョン増幅）を含めた多数の方法で達成することができる。いくつかの実施態様において、該増幅は代表的増幅である。代表的増幅は、いずれかの核酸種の相対的表示を変更しない増幅である。ウェルは、一般に、配列決定プライマー、ポリメラーゼ、および合成反応に必要な他の基板または触媒も含む。
【０５２５】
配列決定すべき鋳型核酸でのいずれかの捕獲（すなわち、配列決定）ビーズの飽和の程度は１００％でなくてもよい。いくつかの実施態様において、１０％〜１００％の飽和レベルが存在する。本明細書中で用いるように、鋳型での捕獲ビーズの飽和の程度とは、鋳型にコンジュゲートしたビーズ上の部位の割合をいう。いくつかの例において、これは少なくとも５％、１０％、１５％、２０％、２５％、３０％、３５％、４０％、４５％、５０％、５５％、６０％、６５％、７０％、７５％、８０％、８５％、９０％、９５％、であってよく、あるいはそれは１００％であってもよい。
【０５２６】
配列決定プライマーおよびポリメラーゼの量は飽和レベルを超えた飽和性であってよく、あるいはいくつかの例においては、飽和レベル未満であってよいのは理解されるであろう。本明細書中で用いるように、配列決定プライマーまたはポリメラーゼの飽和レベルは、各々、あらゆる鋳型核酸が配列決定プライマーにハイブリダイズするか、あるいはポリメラーゼによって結合されるレベルである。かくして、飽和量は、単一ビーズ上の鋳型の数に等しいポリメラーゼまたはプライマーの数である。いくつかの実施態様において、該レベルは、鋳型核酸のレベルの少なくとも２倍、３倍、４倍、５倍、１０倍またはそれよりも大を含めたこれを超えるレベルである。他の実施態様において、ポリメラーゼおよび／またはプライマーの数は、単一ウェル中の単一ビーズ上の鋳型の数の１０％、２０％、３０％、４０％、５０％、６０％、７０％、８０％、９０％、または１００％までであってよい。
【０５２７】
かくして、例えば、ウェル中にある前、またはウェル中にある間、鋳型核酸を、（増幅プライマー配列中の、または標的核酸の３’末端に連結されたもう１つのアダプター配列における）鋳型核酸の３’末端に位置するその相補的配列に結合する配列決定プライマーと共に、およびその相補的配列へのプライマーのハイブリダイゼーションを促進するおよび鋳型核酸へのポリメラーゼの結合を促進する時間および条件下でのポリメラーゼと共にインキュベートされる。プライマーは実質的にいずれの配列のものとすることもでき、但し、それはユニークであるのに十分長いものとする。ハイブリダイゼーション条件は、プライマーが、鋳型の３’末端のその真の相補体のみにハイブリダイズするようなものである。適当な条件はＭａｒｇｕｌｉｅｓ  ｅｔ  ａｌ．  Ｎａｔｕｒｅ  ２００５  ４３７（１５）：３７６−３８０および付随する補足的資料に開示されている。
【０５２８】
本明細書中に記載されるように、鋳型核酸は、異なる鋳型が同一の５’末端および同一の３’末端を有するように作成することができる。しかしながら、いくつかの実施態様においては、本発明では複数の鋳型集団の使用が考えられ、ここに、所与の複数の各部材は同一の３’末端を共に有するが、異なる鋳型集団はそれらの３’末端配列に基づいて相互に異なる。例として、本発明では、いくつかの例において、１を超える対象または源からの核酸の配列決定が考えられる。第１の源からの核酸は第１の３’配列を有することができ、第２の源からの核酸は第２の３’配列を有することができ、等であり、但し、第１および第２の３’配列は異なるものとする。この点に関し、典型的にはユニークな配列である３’末端をバーコードまたは識別子として用いて、所与のウェル中の特定の核酸の源を標識（または同定）することができる。バーコードでの核酸の標識、続いての配列決定の議論については、Ｍｅｙｅｒ  ｅｔ  ａｌ．Ｎｕｃｌｅｉｃ  Ａｃｉｄ  Ｒｅｓｅａｒｃｈ  ２００７  ３５（１５）：ｅ９７を参照することができる。いくつかの例において、（もし用いるならば）配列決定プライマーを、ビーズをウェルに負荷（または導入する）に先立って、または負荷の後に、鋳型にハイブリダイズすることができる（またはアニールすることができる；というのは該用語が本明細書中のおいては相互交換可能に用いられるべきである）。
【０５２９】
しかしながら、あらゆる個々の鋳型上の５’および３’末端は、好ましくは、配列が異なる。特に、鋳型は同一のプライマー結合配列を共に有する。これは、マイクロウェルを横切っての同一のプライマーの使用を促進し、また、同様な（または同一）程度のプライマーハイブリダイゼーションがマイクロウェルを横切って起こるのを確実とする。一旦、配列決定プライマーのような相補的なプライマーにアニールすれば、鋳型は、複合体においては、本明細書中では、鋳型／プライマーハイブリッドという。このハイブリッドにおいては、鋳型の１つの領域は二本鎖であり（すなわち、そこでは、それはその相補的プライマーに結合しており）、および１つの領域は一本鎖である。ヌクレオチドの、プライマーの末端への取込みのための鋳型として作用するのはこの一本鎖領域であり、かくして、本発明に従って最終的に配列決定されるのはやはりこの一本鎖領域である。
【０５３０】
データ捕獲速度は変化することができ、例えば、秒当たり１０〜１００のフレームのいずれかの所とすることができ、用いるべきいずれかの速度の選択は、少なくとも部分的には、ウェルのサイズ、およびパッキングビーズの存在、または他の拡散制限技術によって指令されるであろう。より小さなウェルのサイズは、一般に、より早いデータ捕獲速度を必要とする。
【０５３１】
本明細書中に記載された系は、光学的検出なくして、未標識生物学的ポリマーを配列決定するために用いることができる。
【０５３２】
いくつかの実施態様において、本発明では、光学的検出無くして、未標識生物学的ポリマーを配列決定するのに適合し、かつ少なくとも１００の反応チャンバーのアレイを含む配列決定装置を含む。
【０５３３】
典型的には、各反応チャンバーはｃｈｅｍＦＥＴに容量的にカップリングされている。
【０５３４】
好ましくは、各反応チャンバーは、容量が約０．３９ｐＬ以下であり、約４９μｍ２の表面開口であり、より好ましくは、約１６μｍ２以下の開口、および約０．０６４ｐＬ以下の容量を有する。好ましくは、アレイは少なくとも１．０００、１０．０００、１００．０００、または１．０００．０００の反応チャンバーを有する。
【０５３５】
典型的には、反応チャンバーはミクロ流体ウェルを含む。
【０５３６】
もう１つの実施態様において、本発明は、個々のモノマーの伸長ポリマーへの取込みの時間を測定することを含む、生物学的ポリマーを前記装置で配列決定する方法を含む。
【０５３７】
典型的には、生物学的ポリマーは核酸鋳型であって、モノマーはヌクレオチドである。好ましくは、核酸鋳型は２００〜７００塩基対を有する。好ましくは、核酸鋳型は配列を決定するに先立って増幅される。
【０５３８】
本発明のこのおよび他の方法で用いる核酸鋳型は、全て、当業者に知られた、種々の方法によって種々の源に由来することができる。鋳型は、限定されるものではないが、変化する複雑性の全ゲノムｃＤＮＡ、ｍＲＮＡまたはｓｉＲＮＡ試料に由来することができるか、あるいは種々の環境およびメタビオメ配列決定プロジェクトにおけるように、全集団を表してもよい。鋳型核酸は、限定されるものではないが、ＰＣＲ産物、注目する特異的エクソン領域、または１６Ｓまたは他の診断剤または同定性ゲノム領域を含めた、核酸集団の特異的サブ組から生じさせることもできる。
【０５３９】
非−配列決定適用
【０５４０】
受容体およびリガンドの間の、あるいは結合対の２つの部材の間のまたは分子複合体の構成要素の間の相互作用はｃｈｅｍＦＥＴアレイを用いて検出することもできることが理解されるべきである。そのような相互作用の例は、核酸の相互に対するハイブリダイゼーション、蛋白質−核酸結合、蛋白質−蛋白質結合、酵素−基板結合、酵素−阻害剤結合、抗原−抗体結合などを含む。ｃｈｅｍＦＥＴインターフェイスにおける半導体電荷密度の変化を引き起こし、かくして、本明細書中に記載されるセンサーのソースからドレインに流れる電流を変化させるいずれの結合またはハイブリダイゼーション事象も、本発明に従って検出することができる。
【０５４１】
本発明では、そのような核酸アレイをｃｈｅｍＦＥＴアレイと、特に、本明細書中に記載された「大規模な」ｃｈｅｍＦＥＴアレイと組み合わせることが考えられる。これらのアレイは１０３、１０４、１０５、１０６、１０７またはそれを超えるセンサーを含むものを含む。これらのアレイは、本明細書中に記載されたように１〜１０ミクロンの範囲の隣接センサーの間に中心間間隔を有するものも含む。これらのアレイは、例えば、４４１ｍｍ２（例えば、２１ｍｍ×２１ｍｍ）、または８１ｍｍ２（例えば、９ｍｍ×９ｍｍ）、または４９ｍｍ２（例えば、７ｍｍ×７ｍｍ）と等しいか、またはそれ未満の合計表面積を有するものとして特徴付けることもできる。
【０５４２】
ｃｈｅｍＦＥＴ／核酸アレイは種々の適用で用いることができ、そのうちいくつかはウェル（またはマイクロウェルまたは反応チャンバー；というのは、それらは本明細書中において相互交換可能にいうからである）を必要としない。分析は「閉じた」系（すなわち、ここに、試薬および洗浄溶液の流動などが自動化されている）を含めた流動に依然として運ばれているだろうから前記位置の、アレイと接触した１以上の流動チャンバーがあろう。多数の流動チャンバーの使用は、多数の、好ましくは異なる（例えば、核酸ライブラリーを含めた）試料が同時の分析されるのを可能とする。２、３、４、５、６、７、８、９、１０またはそれを超える流動チャンバーがあり得る。この構成は、蛋白質アレイ、抗体アレイ、酵素アレイ、化学アレイ等のような、本明細書中で議論されたものを含めた他の生物学的アレイに等しく適用される。
【０５４３】
結合パートナーの間の、または複合体の構成要素の間の結合事象は下にあるｃｈｅｍＦＥＴを介してエレクトロニクス的に検出されるため、そのようなアッセイはアッセイすべき試料を操作する（例えば、外因的に標識する）必要性無くして実施することができる。そのような操作は、試料の喪失を普変的にもたらし、一般的には、増大した時間および仕事を必要とするので、これは有利である。加えて、本発明の方法は、結合相互作用がリアルタイムで研究されるのを可能とする。
【０５４４】
とりわけ、配列決定適用との関係で本明細書中に記載された、種々の核酸実施態様、ｃｈｅｍＦＥＴアレイ実施態様および反応チャンバー実施態様を含めた項目の多くは、本発明によって考えられ、および以下でより詳細に記載する、非−配列決定適用に等しく適用されるのはさらに理解されるべきである。
【０５４５】
これらの実施態様において、不動態化層（または恐らくは不動態化層上にコーティングされた中間層）は核酸（例えば、ＤＮＡ、ＲＮＡ、ｍｉＲＮＡ、ｃＤＮＡ等）、（いずれの性質のものでもあり得る）抗原、蛋白質（例えば、酵素、補因子、抗体、抗体断片等）等で機能性化されている。これらの物質の不動態化層へのコンジュゲーションは、（例えば、不動態化層の反応性基および結合すべき物質双方に結合する二感応性リンカーを用いて）直接的または間接的であり得る。
【０５４６】
非常に大きなｃｈｅｍＦＥＴアレイおよび系の開発は前記した特定のＤＮＡ配列決定プロセスを超えた適用の広い分類に対してかなりの利点を提供する。簡単に述べれば、今や、それらの適用のいくつかを議論し、そうすることを認識し、既に提示した議論を超えたいくつかの反復があろう。
【０５４７】
ｃｈｅｍＦＥＴアレイおよび生物学的または化学的アレイの構成は、各場合において、同様であり、一つの組合せアレイの議論は本明細書中に記載されまたはそうでなければ、当該分野で知られた他のものに適用されるであろう。
【０５４８】
以下に記載する適用のほとんどまたは全てにおいて、分析物は液体媒体中に、または空気または他のガスの流動下に提示することができる。
【０５４９】
特にアレイとの関連で核酸、蛋白質、分子等を固体支持体に付着させるための方法は当該分野で記載されている。例えば、Ｌｉｐｓｈｕｔｚ  ｅｔ  ａｌ．Ｎａｔ．Ｇｅｎｅｔ．（ｓｕｐｐｌｅｍｅｎｔ）１９９９  ２１：２０−２４；Ｌｉ  ｅｔ  ａｌ．Ｐｒｏｃ．Ｎａｔｌ．  Ａｃａｄ．  Ｓｃｉ．，２００１，９８：３１−３６；Ｌｏｃｋｈａｒｔ  ｅｔ  ａｌ．Ｎａｔ．Ｂｉｏｔｅｃｈｎｏｌ．  １９９６  １４：−６７５−１６８０；Ｗｏｄｉｃｋａ  ｅｔ  ａｌ．Ｎａｔ．Ｂｉｏｔｅｃｈｎｏｌ．１９９７  １５：１３５９−１３６７：Ｃｈｅｎ  ｅｔ  ａｌ．Ｊｏｕｒｎａｌ  ｏｆ  Ｂｉｏｍｅｄｉｃａｌ  Ｏｐｔｉｃｓ  １９９７  ２：３６４；Ｄｕｇｇａｎ  ｅｔ  ａｌ．Ｎａｔ  Ｇｅｎｅｔ  １９９１  ２１（１  Ｓｕｐｐｌ）：１０−４；Ｍａｒｔｏｎ  ｅｔ  ａｌ．Ｎａｔ  Ｍｅｄ．１９９８  ４（１１）：１２９３−３０１；Ｋｏｎｏｎｅｎ  ｅｔ  ａｌ．Ｎａｔ  Ｍｅｄ  １９９８  ４（７）：８４４−８４７；ＭａｃＢｅａｔｈ  ｅｔ  ａｌ．，Ｓｃｉｅｎｃｅ  ２０００  ２８９（５４８５）：１７６０−１７６３；  Ｈａａｂ  ｅｔ  ａｌ．Ｇｅｎｏｍｅ  Ｂｉｏｌｏｇｙ  ２００１  ２（２）；Ｐｏｌｌａｃｋ  ｅｔ  ａｌ．Ｎａｔ  Ｇｅｎｅｔ  １９９９  ２３（１）：４１−６；Ｗａｎｇ  ＤＧ  ｅｔ  ａｌ．Ｓｃｉｅｎｃｅ  １９９８  ２８０（５３６６）：１０７７−８２；Ｆｏｄｏｒ  ｅｔ  ａｌ．Ｓｃｉｅｎｃｅ  １９９１  ２５１：７６７−７７３；  Ｆｏｄｏｒ  ｅｔ  ａｌ．Ｎａｔｕｒｅ  １９９３  ３６４：５５５−５５６；  Ｐｅａｓｅ  ｅｔ  ａｌ．Ｐｒｏｃ．  Ｎａｔｌ  Ａｃａｄ．  Ｓｃｉ．  ＵＳＡ  １９９４  ９１：５０２２−５０２６；  Ｆｏｄｏｒ  Ｓｃｉｅｎｃｅ  １９９７  ２７７：３９３−３９５；  Ｓｏｕｔｈｅｒｎ  ｅｔ  ａｌ．Ｇｅｎｏｍｉｃｓ  １９９２  １３：１００８−１０１７；Ｓｃｈｅｎａ  ｅｔ  ａｌ．Ｓｃｉｅｎｃｅ  １９９５  ２７０（５２３５）：４６７−７０；  Ｓｈａｌｏｎ  ｅｔ  ａｌ．Ｇｅｎｏｍｅ  Ｒｅｓ  １９９６  ６（７）：６３９−４５；  Ｊｏｎｇｓｍａ  Ｐｒｏｔｅｏｍｉｃｓ  ２００６，  ６：２６５０−２６５５；  Ｓａｋａｔａ，  Ｂｉｏｓｅｎｓｏｒｓ  ａｎｄ  Ｂｉｏｅｌｅｃｔｒｏｎｉｃｓ  ２００７，  ２２：１３１１−１３１６参照。１３１１−１３１６．
【０５５０】
オリゴヌクレオチドマイクロアレイ
【０５５１】
１つのそのような適用はｃｈｅｍＦＥＴアレイに固定化された１本鎖または２本鎖の核酸（例えば、ＤＮＡ）よりなるオリゴヌクレオチドアレイの生成および質問を含む。
【０５５２】
例として、アミンまたはチオール基のような反応基を合成の間にいずれかのヌクレオチドにおいて核酸に加えて、二感応性リンカーのための付着点を供することができる。もう１つの例として、核酸は、Ｕｎｉ−Ｌｉｎｋ  ＡｍｉｎｏＭｏｄｉｆｉｅｒ、３‘−ＤＭＴ−Ｃ６−Ａｍｉｎｅ−ＯＮ  ＣＰＧ、ＡｍｉｎｏＭｏｄｉｆｉｅｒ  ＩＩ、Ｎ−ＴＦＡ−Ｃ６−ＡｍｉｎｏＭｏｄｉｆｉｅｒ、Ｃ６−ＴｈｉｏｌＭｏｄｉｆｉｅｒ、Ｃ６−Ｄｉｓｕｌｆｉｄｅ  Ｐｈｏｓｐｈｏｒａｍｉｄｉｔｅ  ａｎｄ  Ｃ６−Ｄｉｓｕｌｆｉｄｅ  ＣＰＧ（Ｃｌｏｎｔｅｃｈ，  Ｐａｌｏ  Ａｌｔｏ，ＣＡ）のようなコンジュゲーション−成分試薬を取り込むことによって合成することができる。核酸を付着させるための他の方法は以下に議論する。
【０５５３】
本発明の１つの局面において、ｃｈｅｍＦＥＴアレイは、核酸アレイと組合せて提供される。短い核酸（例えば、オリゴヌクレオチド）またはより長い核酸（例えば、全長ｃＤＮＡ）の形態の核酸を本明細書中で記載されたアレイのｃｈｅｍＦＥＴ表面に供することができる。核酸アレイは一般に、その各々が、その１以上、好ましくはそれを超える核酸にコンジュゲートされている平面上の表面上の複数の物理的に規定された領域（例えば、「スポット」）を含む。領域は各領域に対して１つのセンサーとなるように、センサーアレイ中のセンサーと整列される。核酸は、通常、一本鎖である。所与のスポットにコンジュゲートされた核酸は通常は同一である。異なるスポットにコンジュゲートされた核酸は相互に異なっていてよく、あるいはそれらは同一であってよい。
【０５５４】
かくして、核酸アレイは複数の同一（かくして、均一な）核酸を含むことができる（例えば、１を超えるｃｈｅｍＦＥＴ表面（またはスポット）および、所望により、全ｃｈｅｍＦＥＴアレイ表面はその同一の核酸にコンジュゲートされている）。かくして、同一の核酸は平面上の表面に均一に分布していてよく、あるいはそれらはその表面の区別される領域（またはセル）に組織化されていてもよい。別法として、核酸アレイは複数の異なる（かくして、不均一な）核酸を含むことができる。
【０５５５】
単一の領域における複数の核酸は、核酸の長さ、領域のサイズおよび核酸をそこに付着させるのに用いられる方法に依存して変化させることができ、限定されるものではないが、少なくとも、１０、５０、１００、５００、１０３、１０４またはそれより大であってよい。アレイそれ自体は、限定されるものではないが、少なくとも１０、１０２、１０３、１０４、１０５、１０６、１０７またはそれよりも大を含めたいずれかの数の領域を有することができる。これらおよび他の実施態様において、領域（またはセル）は、各領域（またはセル）について１つのセンサーとなるようにセンサーアレイ中のセンサーと整列される。
【０５５６】
オリゴヌクレオチドアレイとの関係では、これらの核酸は、（長さが約１０、２０、２５、３０、４０、５０、６０、７０、８０、９０または１００ヌクレオチドを含めた）長さが１００ヌクレオチド未満のオーダーであってよい。もしアレイを用いて、（そのような遺伝子における突然変異またはそのような遺伝子の発現レベルを含めた）ある種の遺伝子を検出すれば、アレイは、その各々が、遺伝子を規定され、かつ潜在的に異なる配列にわたるオリゴヌクレオチドを含有する多数のスポットを含むことができる。次いで、これらのスポットを平面上の表面を横切って位置させて、アレイのハイブリダイゼーションおよび読出手段における位置関連効果を排除する。
【０５５７】
試料核酸および固定化核酸の結合またはハイブリダイゼーションは、一般に、その用語は当該分野で理解されているように、ストリンジェントなハイブリダイゼーション条件下で行われる（例えば、Ｓａｍｂｒｏｏｋ  ｅｔ  ｅｌ．「Ｍａｎｉａｔｉｓ」参照）。関連条件の例は（増大するストリンジェンシーの順番で）：２５℃、３７℃、５０℃および６８℃のインキュベーション温度；他の緩衝液系を用いる１０ラ  ＳＳＣ、６ラ  ＳＳＣ、４ラ  ＳＳＣ、１ラ  ＳＳＣ、０．１Ｘ  ＳＳＣ（ここに、ＳＳＣは０．１５Ｍ  ＮａＣｌおよび１５ｍＭクエン酸塩緩衝液）およびそれらの同等体の緩衝液濃度；０％、２５％、５０％、および７５％のホルムアミド濃度；５分〜２４時間のインキュベーション時間；１、２、またはそれを超える洗浄工程；１、２、または１５分の洗浄インキュベーション時間；６ラ  ＳＳＣ、１ラ  ＳＳＣ、０．１ラ  ＳＳＣまたは脱イオン水の洗浄溶液を含む。例として、ハイブリダイゼーションは５０％ホルムアミドおよび４ラ  ＳＳＣで行い、続いて、５０℃にておよび１ラ  ＳＳＣと共に２ラ  ＳＳＣ／ホルムアミドの洗浄を行うことができる。
【０５５８】
核酸アレイは、ｃＤＮＡのような既に形成された核酸を特異的位置にてアレイ上に蒸着する（または、「スポットする」）ものを含む。核酸は、圧電蒸着、限定されるものではないが、ポリ−Ｌ−リシンまたはポリピロールのようなポリマー層に対する核酸のＵＶ架橋、公開された米国特許出願第２００３／０１８６２６２号に記載されたようなシリコン被覆ＳｉＯ２への直接的コンジュゲーション、シラン化ｃｈｅｍＦＥＴアレイ表面（例えば、Ｕｓｌｕ  ｅｔ  ａｌ．Ｂｉｏｓｅｎｓｏｒｓ  ａｎｄ  Ｂｉｏｅｌｅｃｔｒｏｎｉｃｓ  ２００４、１９：１７２３−１７３１に記載されたような３−アミノプロピルトリエトキシシラン（ＡＰＴＥＳ）で処理された表面）への直接的コンジュゲーションによって表面にスポットすることができる。
【０５５９】
核酸アレイは、（既知の配列のオリゴヌクレオチドのような）核酸がアレイ上に直接的に合成されたものも含む。核酸は、限定されるものではないが、微細なとがったピンでのガラススライドへの印刷、予め作成されたマスクを用いるフォトリソグラフィー、（ＤＬＰミラーのような）動的マイクロミラーデバイスを用いるフォトリソグラフィー、インク−ジェット印刷、またはミクロ電極アレイ上の電気化学のような当該分野で認められた技術を用いてアレイ上に合成することができる。また、Ｎｕｗａｙｓｉｒ  ｅｔ  ａｌ．２００２「Ｇｅｎｅ  ｅｘｐｒｅｓｓｉｏｎ  ａｎａｌｙｓｉｓ  ｕｓｉｎｇ  ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅ  ａｒｒａｙｓ  ｐｒｏｄｕｃｅｄ  ｂｙ  ｍａｓｋｌｅｓｓ  ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ」Ｇｅｎｏｍｅ  Ｒｅｓ１２：１７４９−１７５５を参照することもできる。アレイのこの後者のタイプの商業的源はＡｇｉｌｅｎｔ，ＡｆｆｙｍｅｔｒｉｘおよびＮｉｍｂｌｅＧｅｎを含む。
【０５６０】
かくして、ｃｈｅｍＦＥＴ不動態化層はそれに対して核酸が結合し、および／またはそれからそれらが合成される反応性分子（および、従って、反応性基）の中間体層でコーティングすることができる。
【０５６１】
ガラス、プラスチック、ナイロン、ニトロセルロースおよび活性化されたゲルのような、基板上に例えば、ＤＮＡアレイを生じさせるのに伝統的に利用された結合化学のいずれも、核酸をｃｈｅｍＦＥＴアレイ上に固定化するのに用いることができる。より共通する化学のいくつかは、Ｚａｍｍａｔｔｅｏ，Ｎ．  ｅｔ  ａｌ．，「Ｃｏｍｐａｒｉｓｏｎ  ｂｅｔｗｅｅｎ  ｄｉｆｆｅｒｅｎｔ  ｓｔｒａｔｅｇｉｅｓ  ｏｆ  ｃｏｖａｌｅｎｔ  ａｔｔａｃｈｍｅｎｔ  ｏｆ  ＤＮＡ  ｔｏ  ｇｌａｓｓ  ｓｕｒｆａｃｅｓ  ｔｏ  ｂｕｉｌｄ  ＤＮＡ  ｍｉｃｒｏａｒｒａｙｓ」，  Ａｎａｌ  Ｂｉｏｃｈｅｍ  ２８０，  １４３−５０  （２０００）中のレビューにまとめられており、ここに簡単に説明する。
【０５６２】
ＤＮＡ固定化は、非−共有結合（例えば、イオン性）または共有結合化学を含むことができる。イオン結合は最も普通には、ＤＮＡのような負に荷電した種とポリ−リシンでコーティングされたガラススライドのような正に荷電した表面との相互作用に使用する。Ｓｃｈｅｎａ  ｅｔ  ａｌ．「Ｑｕａｎｔｉｔａｔｉｖｅ  ｍｏｎｉｔｏｒｉｎｇ  ｏｆ  ｇｅｎｅ  ｅｘｐｒｅｓｓｉｏｎ  ｐａｔｔｅｒｎｓ  ｗｉｔｈ  ａ  ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＤＮＡ  ｍｉｃｒｏａｒｒａｙ」，Ｓｃｉｅｎｃｅ  ２７０，４６７−７０（１９９５）参照。また疎水性相互作用が核酸を種々の表面に付着させるのにやはり用いられてきた。Ａｌｌｅｍａｎｄ，  ｅｔ  ａｌ．「ｐＨ−ｄｅｐｅｎｄｅｎｔ  ｓｐｅｃｉｆｉｃ  ｂｉｎｄｉｎｇ  ａｎｄ  ｃｏｍｂｉｎｇ  ｏｆ  ＤＮＡ」，Ｂｉｏｐｈｙｓ  Ｊ  ７３，２０６４−７０  （１９９７）参照。
【０５６３】
また、種々の方法を通じて共有結合を用いることができる。例えば、ＵＶ放射線を用いて、例えば、感応性化表面の正に荷電したアミノ基および核酸ストランドの長さに沿って存在するチミジン残基の間に共有結合を形成することによって、（ＤＮＡのような）核酸をアミノ基含有物質に架橋することができる。このようにして、核酸は、その長さに沿って固体支持体にランダムまたは非−ランダムに付着される。Ｄｕｇｇａｎ  ｅｔ  ａｌ．「Ｅｘｐｒｅｓｓｉｏｎ  ｐｒｏｆｉｌｉｎｇ  ｕｓｉｎｇ  ｃＤＮＡ  ｍｉｃｒｏａｒｒａｙｓ」，Ｎａｔｕｒｅ  Ｇｅｎｅｔｉｃｓ  ２１，  １０−１４（１９９９）参照。
【０５６４】
別法として、（ＤＮＡのような）核酸を、それらの５’または３’末端によって固体支持体に付着させることができ、特にここに、そのような末端はカルボキシル化またはリン酸化されている。Ｊｏｏｓ  ｅｔ  ａｌ．「Ｃｏｖａｌｅｎｔ  ａｔｔａｃｈｍｅｎｔ  ｏｆ  ｈｙｂｒｉｄｉｚａｂｌｅ  ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅｓ  ｔｏ  ｇｌａｓｓ  ｓｕｐｐｏｒｔｓ」，Ａｎａｌ  Ｂｉｏｃｈｅｍ  ２４７，９６−１０１（１９９７）およびＪｏｏｓ  ｅｔ  ａｌ．「Ｃｏｖａｌｅｎｔ  ａｔｔａｃｈｍｅｎｔ  ｏｆ  ｈｙｂｒｉｄｉｚａｂｌｅ  ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅｓ  ｔｏ  ｇｌａｓｓ  ｓｕｐｐｏｒｔｓ」，Ａｎａｌ  Ｂｉｏｃｈｅｍ  ２４７，  ９６−１０１（１９９７）参照。（ＤＮＡ  のような）核酸をアミノ化支持体上にカップリングすることができるか、あるいは核酸それ自体をアミノ化し、次いで、カルボキシル化、リン酸化、エポキシド−修飾、イソチオシアネート−活性化、またはアルデヒド−活性化支持体、あるいはガラス表面のような表面に付着させることができる。Ｇｈｏｓｈ  ｅｔ  ａｌ．「Ｃｏｖａｌｅｎｔ  ａｔｔａｃｈｍｅｎｔ  ｏｆ  ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅｓ  ｔｏ  ｓｏｌｉｄ  ｓｕｐｐｏｒｔｓ」，Ｎｕｃｌ．Ａｃｉｄｓ  Ｒｅｓ．  １５，５３５３−５３７２（１９８７）、Ｌａｍｔｕｒｅ  ｅｔ  ａｌ．「Ｄｉｒｅｃｔ  ｄｅｔｅｃｔｉｏｎ  ｏｆ  ｎｕｃｌｅｉｃ  ａｃｉｄ  ｈｙｂｒｉｄｉｚａｔｉｏｎ  ｏｎ  ｔｈｅ  ｓｕｒｆａｃｅ  ｏｆ  ａ  ｃｈａｒｇｅ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ」，Ｎｕｃｌｅｉｃ  Ａｃｉｄｓ  Ｒｅｓ．２２，  ２１２１−５  （１９９４）、Ｇｕｏ  ｅｔ  ａｌ．「Ｄｉｒｅｃｔ  ｆｌｕｏｒｅｓｃｅｎｃｅ  ａｎａｌｙｓｉｓ  ｏｆ  ｇｅｎｅｔｉｃ  ｐｏｌｙｍｏｒｐｈｉｓｍｓ  ｂｙ  ｈｙｂｒｉｄｉｚａｔｉｏｎ  ｗｉｔｈ  ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅ  ａｒｒａｙｓ  ｏｎ  ｇｌａｓｓ  ｓｕｐｐｏｒｔｓ．    Ｎｕｃｌｅｉｃ  Ａｃｉｄｓ  Ｒｅｓ．２２，  ５４５６−５４６５  （１９９４）、  Ｓｃｈｅｎａ  ｅｔ  ａｌ．，「Ｐａｒａｌｌｅｌ  ｈｕｍａｎ  ｇｅｎｏｍｅ  ａｎａｌｙｓｉｓ：ｍｉｃｒｏａｒｒａｙ−ｂａｓｅｄ  ｅｘｐｒｅｓｓｉｏｎ  ｍｏｎｉｔｏｒｉｎｇ  ｏｆ  １０００  ｇｅｎｅｓ」，  ＰＮＡＳ  ９３，  １０６１４−９  （１９９６）参照。
【０５６５】
ヘテロ−二感応性架橋剤が、チオール−またはジスルフィド−修飾オリゴヌクレオチド金（Ｂｏｎｃｈｅｖａ  ｅｔ  ａｌ．「Ｄｅｓｉｇｎ  ｏｆ  Ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅ  Ａｒｒａｙｓ  ａｔ  Ｉｎｔｅｒｆａｃｅｓ」、Ｌａｎｇｍｕｉｒ  １５，  ４３１７−４３２０（１９９９））、アミノシラン−（Ｃｈｒｉｓｅｙ  ｅｔ  ａｌ．「Ｃｏｖａｌｅｎｔ  ａｔｔａｃｈｍｅｎｔ  ｏｆ  ｓｙｎｔｈｅｔｉｃ  ＤＮＡ  ｔｏ  ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ  ｍｏｎｏｌａｙｅｒ  ｆｉｌｍｓ」，ＮｕｃｌＡｃｉｄｓ  Ｒｅｓ．２４，３０３１−３０３９（１９９６））、または３−メルカプトプロピルシラン−修飾（Ｒｏｇｅｒｓ  ｅｔ  ａｌ．「Ｉｍｍｏｂｉｌｉｚａｔｉｏｎ  ｏｆ  ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅｓ  ｏｎｔｏ  ａ  ｇｌａｓｓ  ｓｕｐｐｏｒｔ  ｖｉａ  ｄｉｓｕｌｆｉｄｅ  ｂｏｎｄｓ：Ａ  ｍｅｔｈｏｄ  ｆｏｒ  ｐｒｅｐａｒａｔｉｏｎ  ｏｆ  ＤＮＡ  ｍｉｃｒｏａｒｒａｙｓ」，Ａｎａｌｙｔｉｃａｌ  Ｂｉｏｃｈｅｍｉｓｔｒｙ  ２６６，２３−３０（１９９９））ガラス表面に結合させるのに用いられてきた。
【０５６６】
加えて、オリゴデオキシヌクレオチドを含めたペプチド核酸（ＰＮＡ）、ＰＣＲ産物またはオリゴヌクレオチドの、ガラスまたはポリプロピレン支持体への共有結合付着用の基板としてのデンドリマーリンカー分子の使用が、フォトリソグラフィー技術を用いる支持体表面での核酸の直接的合成を有するように（Ｐｅａｓｅ  ｅｔ  ａｌ．「Ｌｉｇｈｔ−Ｇｅｎｅｒａｔｅｄ  Ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅ  Ａｒｒａｙｓ  ｆｏｒ  Ｒａｐｉｄ  ＤＮＡ  Ｓｅｑｕｅｎｃｅ  Ａｎａｌｙｓｉｓ」，ＰＮＡＳ  ９１  （１９９４）  ５０２２）、証明されてきた（Ｂｅｉｅｒ  ｅｔ  ａｌ．「Ｖｅｒｓａｔｉｌｅ  ｄｅｒｉｖａｔｉｓａｔｉｏｎ  ｏｆ  ｓｏｌｉｄ  ｓｕｐｐｏｒｔ  ｍｅｄｉａ  ｆｏｒ  ｃｏｖａｌｅｎｔ  ｂｏｎｄｉｎｇ  ｏｎ  ＤＮＡ−ｍｉｃｒｏｃｈｉｐｓ」，Ｎｕｃｌｅｉｃ  Ａｃｉｄｓ  Ｒｅｓ  ２７，１９７０−７（１９９９））。
【０５６７】
本発明では、共有結合または非−共有結合を問わず、および直接的または間接的を問わず、性質とは無関係に染色体核酸、（オリゴデオキシリボヌクレオチドおよびオリゴリボヌクレオチドを含めた）オリゴヌクレオチドのようなより短い核酸、ＤＮＡ、ＲＮＡ、ＰＮＡ、ＬＮＡのような核酸、あるいはこれらの種々の構成物、ペプチド、糖蛋白質を含めた蛋白質、炭水化物、オリゴ糖、多糖、および注目する他の分子のいずれかの組合せおよび／またはレベルを含む核酸の付着が考えられる。これらのいずれの、マイクロアレイで現在用いられている方法のいずれかで、あるいはいずれかの他の方法で、ｃｈｅｍＦＥＴアレイの表面に適用することができ、これは、本発明がこれらの結合化学に関して限定されないからである。公知のアプローチは、機械的スポッティング（例えば、ピン−タイプのスポッター）、ピエゾまたはプリント−ヘッド（すなわち、インクジェット、ａｋａドロップ−オンデマンド）印刷、イン・サイチュ合成、限界希釈またはディッピングのような溶液からの付着を通じての適用を含む。
【０５６８】
予め形成された核酸の、ｃｈｅｍＦＥＴアレイへの付着に加えて本発明では、ｃｈｅｍＦＥＴアレイへの核酸の合成（すなわち、イン・サイチュ合成）も考えられる。かくして、イン・サイチュ核酸合成の種々の方法は、Ｇｕｏ  ｅｔ  ａｌ．によってレビューされているようにｃｈｅｍＦＥＴアレイにやはり適用可能である。例の非−包括的リストはホスホルアミダイトのインク−ジェット印刷送達を介するイン・サイチュ合成（Ｂｌａｎｃｈａｒｄ  ｅｔ  ａｌ．「Ｈｉｇｈ−ｄｅｎｓｉｔｙ  ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅ  ａｒｒａｙｓ」，Ｂｉｏｓｅｎｓｏｒｓ  ａｎｄ  Ｂｉｏｅｌｅｃｔｒｏｎｉｃｓ」，１１，６８７−６９０（１９９６））、個々に電子的にアドレス可能なウェルによって指令された平行合成（Ｅｇｅｌａｎｄ  ｅｔ  ａｌ．「ｌｅｃｔｒｏｃｈｅｍｉｃａｌｌｙ  ｄｉｒｅｃｔｅｄ  ｓｙｎｔｈｅｓｉｓ  ｏｆ  ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅｓ  ｆｏｒ  ＤＮＡ  ｍｉｃｒｏａｒｒａｙ  ｆａｂｒｉｃａｔｉｏｎ」，  Ｎｕｃｌｅｉｃ  Ａｃｉｄｓ  Ｒｅｓ  ３３，  ｅ１２５（２００５））、マスク無しの光−生成酸（ＰＧＡ）制御合成（ＬｅＰｒｏｕｓｔ  ｅｔ  ａｌ．「Ｄｉｇｉｔａｌ  ｌｉｇｈｔ−ｄｉｒｅｃｔｅｄ  ｓｙｎｔｈｅｓｉｓ．  Ａ  ｍｉｃｒｏａｒｒａｙ  ｐｌａｔｆｏｒｍ  ｔｈａｔ  ｐｅｒｍｉｔｓ  ｒａｐｉｄ  ｒｅａｃｔｉｏｎ  ｏｐｔｉｍｉｚａｔｉｏｎ  ｏｎ  ａ  ｃｏｍｂｉｎａｔｏｒｉａｌ  ｂａｓｉｓ」，Ｊ  Ｃｏｍｂ  Ｃｈｅｍ  ２，３４９−５４（２０００）；Ｇａｏ  ｅｔ  ａｌ．「Ａ  ｆｌｅｘｉｂｌｅ  ｌｉｇｈｔ−ｄｉｒｅｃｔｅｄ  ＤＮＡ  ｃｈｉｐ  ｓｙｎｔｈｅｓｉｓ  ｇａｔｅｄ  ｂｙ  ｄｅｐｒｏｔｅｃｔｉｏｎ  ｕｓｉｎｇ  ｓｏｌｕｔｉｏｎ  ｐｈｏｔｏｇｅｎｅｒａｔｅｄ  ａｃｉｄｓ」，Ｎｕｃｌｅｉｃ  Ａｃｉｄｓ  Ｒｅｓ  ２９，４７４４−５０  （２００１））、フォトリソグラフィー（ＰＬＰＧ）を利用するマスク指向性合成（Ｆｏｄｏｒ  ｅｔ  ａｌ．「Ｌｉｇｈｔ−ｄｉｒｅｃｔｅｄ，  ｓｐａｔｉａｌｌｙ  ａｄｄｒｅｓｓａｂｌｅ  ｐａｒａｌｌｅｌ  ｃｈｅｍｉｃａｌ  ｓｙｎｔｈｅｓｉｓ」，  Ｓｃｉｅｎｃｅ  ２５１，７６７−７３（１９９１））およびマスク無のＰＬＰＧ平行イン・サイチュ合成（Ｓｉｎｇｈ−Ｇａｓｓｏｎ  ｅｔ  ａｌ．「Ｍａｓｋｌｅｓｓ  ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ｌｉｇｈｔ−ｄｉｒｅｃｔｅｄ  ｏｌｉｇｏｎｕｃｌｅｏｔｉｄｅ  ｍｉｃｒｏａｒｒａｙｓ  ｕｓｉｎｇ  ａ  ｄｉｇｉｔａｌ  ｍｉｃｒｏｍｉｒｒｏｒ  ａｒｒａｙ」，Ｎａｔ  Ｂｉｏｔｅｃｈｎｏｌ  １７，９７４−８（１９９９））を含む。
【０５６９】
核酸鋳型は、種々の目的で、個々の（すなわち、単一）ｃｈｅｍＦＥＴに固定化されている。例えば、アミン−標識オリゴヌクレオチドは、単一ＩＳＦＥＴのシラン化Ｓｉ３Ｎ４表面に結合し、相補的ＤＮＡハイブリダイゼーションから得られた電気ポテンシャルの変化を用いて、特異的単一ヌクレオチド多形（ＳＮＰ）を検出した。Ｓａｋａｔａ  ｅｔ  ａｌ．「Ｐｏｔｅｎｔｉｏｍｅｔｒｉｃ  Ｄｅｔｅｃｔｉｏｎ  ｏｆ  Ｓｉｎｇｌｅ  Ｎｕｃｌｅｏｔｉｄｅ  Ｐｏｌｙｍｏｒｐｈｉｓｍ  ｂｙ  Ｕｓｉｎｇ  ａ  Ｇｅｎｅｔｉｃ    Ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ」，Ｃｈｅｍｂｉｏｃｈｅｍ  ６，７０３−１０  （２００５）。シラン化ＩＳＦＥＴが、ＰＣＲ産物のＩＳＦＥＴ表面への吸着、ならびに相補的ストランドハイブリダイゼーションから得られた二次電圧シグナル双方に関連する電圧シグナルをモニターするために提案されている。Ｕｓｌｕ  ｅｔ  ａｌ．「Ｌａｂｅｌｆｒｅｅ  ｆｕｌｌｙ  ｅｌｅｃｔｒｏｎｉｃ  ｎｕｃｌｅｉｃ  ａｃｉｄ  ｄｅｔｅｃｔｉｏｎ  ｓｙｓｔｅｍ  ｂａｓｅｄ  ｏｎ  ａ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ  ｄｅｖｉｃｅ」，Ｂｉｏｓｅｎｓ  Ｂｉｏｅｌｅｃｔｒｏｎ  １９，１７２３−３１（２００４）。単一のＩＳＦＥＴが、複製するＤＮＡストランドにおいてポリメラーゼ指向性ヌクレオチド取込みに関連するｐＨ変化を検出し、かくして、リアルタイムで固定化されたＤＮＡ鋳型を検出するポリメラーゼ活性をモニターすることが報告されている。Ｓａｋｕｒａｉ  ｅｔ  ａｌ．「Ｒｅａｌ−ｔｉｍｅ  ｍｏｎｉｔｏｒｉｎｇ  ｏｆ  ＤＮＡ  ｐｏｌｙｍｅｒａｓｅ  ｒｅａｃｔｉｏｎｓ  ｂｙ  ａ  ｍｉｃｒｏ  ＩＳＦＥＴ  ｐＨ  ｓｅｎｓｏｒ」，Ａｎａｌ  Ｃｈｅｍ  ６４，１９９６−７（１９９２）。
【０５７０】
今日、そのような系のスループットはただ１０の（Ｓａｋａｔａ  ｅｔ  ａｌ．「Ｄｅｔｅｃｔｉｏｎ  ｏｆ  ＤＮＡ  ｒｅｃｏｇｎｉｔｉｏｎ  ｅｖｅｎｔｓ  ｕｓｉｎｇ  ｍｕｌｔｉ−ｗｅｌｌ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｄｅｖｉｃｅｓ」，  Ｂｉｏｓｅｎｓ  Ｂｉｏｅｌｅｃｔｒｏｎ  ２１，  ８２７−３２  （２００５）」または１６の（Ｂａｒｂａｒｏ    ｅｔ  ａｌ．，「Ｆｕｌｌｙ  ｅｌｅｃｔｒｏｎｉｃ  ＤＮＡ  ｈｙｂｒｉｄｉｚａｔｉｏｎ  ｄｅｔｅｃｔｉｏｎ  ｂｙ  ａ  ｓｔａｎｄａｒｄ  ＣＭＯＳ  ｂｉｏｃｈｉｐ」，  Ｓｅｎｓｏｒｓ  ＆  Ａｃｔｕａｔｏｒｓ：Ｂ．  Ｃｈｅｍｉｃａｌ  １１８，４１−４６（２００６））のＩＳＦＥＴを利用するＤＮＡ検出系によって示されるように低かった。本発明は、数百、数千、および数百万さえの試料を同時にかつ迅速に問い合わせることができる非常に大規模なｃｈｅｍＦＥＴアレイを供することによってこれらのアプローチよりも有意な利点を提供する。
【０５７１】
アレイはテストされるべき試料と接触させる。試料は、細胞、組織または塊（例えば、腫瘍）、アレイ、潜在的には下にあるセンサーアレイ等に対応する二次元アレイ上で成長させる細胞の集団からのゲノムＤＮＡ試料、ｃＤＮＡ試料であってよい。従って、そのようなアレイは、特定の遺伝子の、またはその発現の存在および／またはレベルを決定し、（限定されるものではないが、単一ヌクレオチド多形を含めた欠失、負荷、置換のような）特定の遺伝子内の突然変異を検出する等に有用である。
【０５７２】
ＳＮＰ検出およびポリメラーゼ活性アッセイの他にＩＳＦＥＴアレイの表面に多数の固定化された核酸を沈着させる能力は、限定されるものではないが、遺伝子発現分析、比較ゲノムハイブリダイゼーション（ＣＧＨ）およびアレイベースのエクソン豊富化プロセスを含めた、種々の生物学的、化学的および他の適用のためのリアルタイムの標識無しの定量および分析を提供する。加えて、そのようなアレイを用いて、限定されるものではないが、血液、尿、唾液、ＣＳＦ、洗浄液などのような体液および／または組織のような天然試料、および水供給試料、空気試料などのような環境試料を含めた試料を、物質の存在または不存在について、あるいは例えば、核酸含有量、蛋白質含有量、または他の分析物含有量に基づいたその起源または同一性のためにそのような試料を特徴付けるために、スクリーニングすることができる。例として、本発明のアレイを用いて、ゲノム、プロテオミックおよび／または他の細胞または生物エレメントに基づいて、ウイルス、細菌、寄生虫などのような病原体の存在または不存在を決定することができる。該アレイを用いて、対象において、癌細胞、またはもう１つの疾患または障害を示す細胞の存在または不存在を同定し、所望により、それを特徴付けることもできる。
【０５７３】
全ＲＮＡの存在下であるか否かを問わず、ｍｉＲＮＡおよびｓｉＲＮＡのタイプおよび量についての試料の分析は、かなりの利用性を有するであろう。かくして、本発明では従って、１以上のｍｉＲＮＡおよび／またはｓｉＲＮＡ種に特異的な種々の捕獲試薬をその上に固定化されたＩＳＦＥＴアレイが考えられる。
【０５７４】
なお他の実施態様において、本発明では、リボスイッチの固定化が考えられる。リボスイッチは、代謝産物を検知することができる転写体である。（Ｍｉｒｏｎｏｖ  ｅｔ  ａｌ．  Ｓｅｎｓｉｎｇ  ｓｍａｌｌ  ｍｏｌｅｃｕｌｅｓ  ｂｙ  ｎａｓｃｅｎｔ  ＲＮＡ：ａ  ｍｅｃｈａｎｉｓｍ  ｔｏ  ｃｏｎｔｒｏｌ  ｔｒａｎｓｃｒｉｐｔｉｏｎ  ｉｎ  ｂａｃｔｅｒｉａ．  Ｃｅｌｌ  １１１，７４７−７５６（２００２）；および  Ｗｉｎｋｌｅｒ  ｅｔ  ａｌ．  Ｔｈｉａｍｉｎｅ  ｄｅｒｉｖａｔｉｖｅｓ  ｂｉｎｄ  ｍｅｓｓｅｎｇｅｒ  ＲＮＡｓ  ｄｉｒｅｃｔｌｙ  ｔｏ  ｒｅｇｕｌａｔｅ  ｂａｃｔｅｒｉａｌ  ｇｅｎｅ  ｅｘｐｒｅｓｓｉｏｎ．  Ｎａｔｕｒｅ  ４１９，９５２−９５６（２００２））。それに固定化されたリボスイッチを有するＩＳＦＥＴアレイは、次いで、イン・サイチュまたはエクス・サイチュのいずれかで代謝産物を検出することができる。
【０５７５】
抗体、アプタマーおよび蛋白質アレイ
【０５７６】
本発明のｃｈｅｍＦＥＴアレイと組合せて用いられる蛋白質アレイも考えられる。蛋白質アレイは、組織化されたかつ所定の様式にて、平面上表面に結合した生物学的部位を含む蛋白質またはペプチドまたは他のアミノ酸を含む。そのような蛋白質は、限定されるものではないが、酵素、抗体および抗体断片または抗体ミミック（例えば、単一鎖抗体）を含む。
【０５７７】
１つの実施態様において、蛋白質アレイは複数の異なる（かくして、不均一な）蛋白質（または生物学的部位を含有する他のアミノ酸）を含むことができる。各蛋白質、好ましくは複数の蛋白質はアレイの所定の領域または「セル」に存在する。領域（またはセル）は、各領域（またはセル）に対して１つのセンサーとなるように、センサーアレイ中のセンサーと整列している。単一の領域（（またはセル）中の複数の蛋白質は、蛋白質のサイズまたは領域（またはセル）のサイズに依存して変化することができ、限定されるものではないが、少なくとも１０、５０、１００、５００、１０３、１０４またはそれよりも大であってよい。アレイそれ自体は、限定されるものではないが、少なくとも、１０、１０２、１０３、１０４、１０５、１０６、１０７、またはそれよりも大を含めたいずれの数のセルも有することができる。１つの適用において、アレイは、蛋白質に結合する分析物を含有することが知られた、または含有することが疑われる試料に暴露される。もし蛋白質が酵素であれば、分析物は基質または阻害剤であってよい。分析物はもう１つの蛋白質を含めた蛋白質、核酸、（合成または天然を問わず）化学的種等に結合するいずれの分子であってもよい。
【０５７８】
本明細書中で考えられる核酸アレイと同様に、蛋白質アレイからの読出はｃｈｅｍＦＥＴを通じての電流の変化であり、かくして、標識および／または標識検出のさらなる工程はこれらのアレイでは必要でないことが理解されるべきである。
【０５７９】
もう１つの実施態様において、蛋白質アレイは複数の同一の（かくして、均一な）蛋白質（または生物学的部位を含有する他のアミノ酸）を含むことができる。同一の蛋白質を平面上の表面に均一に分布させることができるか、あるいはそれらはその表面の区別される領域（またはセル）に組織化させることができる。これらの後者の実施態様においては、領域（またはセル）は、各領域（またはセル）に対して１つのセンサーになるように、センサーアレイ中のセンサーと整列している。
【０５８０】
蛋白質は合成されたオフ−チップでよく、次いで精製され、アレイに付着させることができる。蛋白質は、核酸のような本明細書中で議論された他の部位と同様に、（ストレプトアビジン−ビオチンを含めた）アビジン−ビオチン相互作用を介してアレイに付着させることができる。例として、アビジン（またはストレプトアビジン）は最初にアレイに結合され、続いて、ビオチニル化蛋白質に結合することができる。核酸を含めた他の部位をアレイに付着させるために、同様な非−共有結合スキームを用いることができるのは理解されるであろう。
【０５８１】
別法として、それらは、先に議論した核酸と同様に、合成されたオン−チップであり得る。無細胞ＤＮＡ発現または化学的合成を用いる蛋白質の合成は、オン−チップ合成に使用可能である。無細胞ＤＮＡ発現を用い、一旦合成されると、蛋白質は固体支持体に付着される。別法として、蛋白質は、固相ペプチド合成を用いて固体支持体上に化学的に合成することができる。選択的脱保護は、リソグラフィー方法を介して、またはＳＰＯＴ−合成によって行われる。少なくとも、ＭａｃＢｅａｔｈ  ａｎｄ  Ｓｃｈｒｅｉｂｅｒ，  Ｓｃｉｅｎｃｅ，  ２０００，  ２８９：１７６０−１７６３，またはＪｏｎｅｓ  ｅｔ  ａｌ．  Ｎａｔｕｒｅ，２００６，４３９：１６８−１７４を参照することができる。また、Ｆｏｄｏｒ  ｅｔ  ａｌ．に対する米国特許第６９１９２１１号を参照することもできる。
【０５８２】
核酸を固体表面に固定化するのに用いられる化学の多くは、同様に、限定されるものではないが、酵素（Ｅｐｐｉｎｇｅｒ  ｅｔ  ａｌ．「Ｅｎｚｙｍｅ  ｍｉｃｒｏａｒｒａｙｓ：Ｏｎ−ｃｈｉｐ  ｄｅｔｅｒｍｉｎａｔｉｏｎ  ｏｆ  ｉｎｈｉｂｉｔｉｏｎ  ｃｏｎｓｔａｎｔｓ  ｂａｓｅｄ  ｏｎ  ａｆｆｉｎｉｔｙ−ｌａｂｅｌ  ｄｅｔｅｃｔｉｏｎ  ｏｆ  ｅｎｚｙｍａｔｉｃ  ａｃｔｉｖｉｔｙ，”Ａｎｇｅｗ  Ｃｈｅｍ  Ｉｎｔ  Ｅｄ  Ｅｎｇｌ  ４３，３８０６−１０（２００４）；Ｆｕｎｅｒｉｕ  ｅｔ  ａｌ．「Ｅｎｚｙｍｅ  ｆａｍｉｌｙ−ｓｐｅｃｉｆｉｃ  ａｎｄ  ａｃｔｉｖｉｔｙ−ｂａｓｅｄ  ｓｃｒｅｅｎｉｎｇ  ｏｆ  ｃｈｅｍｉｃａｌ  ｌｉｂｒａｒｉｅｓ  ｕｓｉｎｇ  ｅｎｚｙｍｅ  ｍｉｃｒｏａｒｒａｙｓ」，Ｎａｔ  Ｂｉｏｔｅｃｈｎｏｌ  ２３，６２２−７（２００５））、および抗体（Ｓｃｈｗｅｉｔｚｅｒ  ｅｔ  ａｌ．「Ｉｍｍｕｎｏａｓｓａｙｓ  ｗｉｔｈ  ｒｏｌｌｉｎｇ  ｃｉｒｃｌｅ  ａｍｐｌｉｆｉｃａｔｉｏｎ：Ａ  ｖｅｒｓａｔｉｌｅ  ｐｌａｔｆｏｒｍ  ｆｏｒ  ｕｌｔｒａｓｅｎｓｉｔｖｅ  ａｎｔｉｇｅｎ  ｄｅｔｅｃｔｉｏｎ」，Ｐｒｏｃ．Ｎａｔｌ．Ａｃａｄ．Ｓｃｉ．ＵＳＡ  ９７，１０１１３−１０１１９  （２０００））を含めた、ペプチドおよび蛋白質ならびにその断片（Ｚｈｕ  ｅｔ  ａｌ．「Ｐｒｏｔｅｉｎ  ａｒｒａｙｓ  ａｎｄ  ｍｉｃｒｏａｒｒａｙｓ」，Ｃｕｒｒ  Ｏｐｉｎ  Ｃｈｅｍ  Ｂｉｏｌ  ５，４０−５（２００１）；Ｓｃｈｗｅｉｔｚｅｒ  ｅｔ  ａｌ．“Ｍｅａｓｕｒｉｎｇ  ｐｒｏｔｅｉｎｓ  ｏｎ  ｍｉｃｒｏａｒｒａｙｓ，”Ｃｕｒｒ  Ｏｐｉｎ  Ｂｉｏｔｅｃｈｎｏｌ  １３，１４−９（２００２）；Ｓｃｈｗｅｉｔｚｅｒ  ｅｔ  ａｌ．「Ｍｕｌｔｉｐｌｅｘｅｄ  ｐｒｏｔｅｉｎ  ｐｒｏｆｉｌｉｎｇ  ｏｎ  ｍｉｃｒｏａｒｒａｙｓ  ｂｙ  ｒｏｌｌｉｎｇ−ｃｉｒｃｌｅ  ａｍｐｌｉｆｉｃａｔｉｏｎ」，Ｎａｔ  Ｂｉｏｔｅｃｈｎｏｌ  ２０，３５９−６５（２００２））のようなアミノ酸含有分子に結合させるのに使用することができる。これらの結合プロセスは、Ｇａｏ  ｅｔ  ａｌ．によってレビューにおいてまとめられており（Ｇａｏ，  Ｘ．  ｅｔ  ａｌ．，「Ｈｉｇｈ  ｄｅｎｓｉｔｙ  ｐｅｐｔｉｄｅ  ｍｉｃｒｏａｒｒａｙｓ．  Ｉｎ  ｓｉｔｕ  ｓｙｎｔｈｅｓｉｓ  ａｎｄ  ａｐｐｌｉｃａｔｉｏｎｓ」，Ｍｏｌ  Ｄｉｖｅｒｓ  ８，１７７−８７（２００４））、単一の個々のＩＳＦＥＴに適用されてきた（Ｓｃｈａｓｆｏｏｒｔ  ｅｔ  ａｌ．「Ｍｏｄｕｌａｔｉｏｎ  ｏｆ  ｔｈｅ  ＩＳＦＥＴ  ｒｅｓｐｏｎｓｅ  ｂｙ  ａｎ  ｉｍｍｕｎｏｌｏｇｉｃａｌ  ｒｅａｃｔｉｏｎ」，Ｓｅｎｓ．  Ａｃｔｕａｔｏｒｓ  １７，５３１−５３５（１９８９）；Ｓｃｈａｓｆｏｏｒｔ  ｅｔ  ａｌ．「Ｐｏｓｓｉｂｉｌｉｔｉｅｓ  ａｎｄ  ｌｉｍｉｔａｔｉｏｎｓ  ｏｆ  ｄｉｒｅｃｔ  ｄｅｔｅｃｔｉｏｎ  ｏｆ  ｐｒｏｔｅｉｎ  ｃｈａｒｇｅｓ  ｂｙ  ｍｅａｎｓ  ｏｆ  ａｎ  ｉｍｍｕｎｏｌｏｇｉｃａｌ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ」，Ａｎａｌｙｔｉｃａ  Ｃｈｉｍｉｃａ  Ａｃｔａ  ２３８，３２３−３２９（１９９０）；Ｂｅｓｓｅｌｉｎｋ  ｅｔ  ａｌ．「Ｍｏｄｉｆｉｃａｔｉｏｎ  ｏｆ  ＩＳＦＥＴｓ  ｗｉｔｈ  ａ  ｍｏｎｏｌａｙｅｒ  ｏｆ  ｌａｔｅｘ  ｂｅａｄｓ  ｆｏｒ  ｓｐｅｃｉｆｉｃ  ｄｅｔｅｃｔｉｏｎ  ｏｆ  ｐｒｏｔｅｉｎｓ」，Ｂｉｏｓｅｎｓ  Ｂｉｏｅｌｅｃｔｒｏｎ  １８，１１０９−１４（２００３））。
【０５８３】
本発明では、適用された溶液からのＩＳＦＥＴアレイ表面への、ペプチドおよび／または蛋白質、または抗体断片を含めたその断片の共有結合および非−共有結合（例えば、イオン性）付着、ペプチドまたは蛋白質の直接的印刷、例えば、オリゴヌクレオチドタグを用いるペプチドまたは蛋白質のアレイ上への自己−組立、高親和性核酸アプタマーの固定化、およびｃｈｅｍＦＥＴ表面にペプチドまたは蛋白質を付着させる方法としてのイン・サイチュペプチド合成の種々の方法が考えられる。そのようなペプチドまたは蛋白質アレイは、固定化された蛋白質と相互作用する小分子標的、抗体／抗原相互作用、受容体／リガンド、酵素／阻害剤、酵素／アクチベーター、転写因子／核酸標的、受容体酵素／阻害剤および当該分野で知られた他のプロセスまたは相互作用のリアルタイム検出のための価値あるツールを提供する。
【０５８４】
アプタマーは、小分子、蛋白質、ペプチド、ＤＮＡ、ＲＮＡ等のような種々の分子標的に、高い親和性を持って結合する核酸分子である。アプタマーは容易に化学的に合成され、安定であって、動物−由来抗体と比べてヒトにおいてより低い免疫原性を示す。アプタマーは標準カップリング化学を介してｃｈｅｍＦＥＴアレイに固定化することができ、Ｌｉ  ｅｔ  ａｌ．Ｒｅｃｅｎｔ  ａｄｖａｎｃｅｓ  ｏｆ  ａｐｔａｍｅｒ  ｓｅｎｓｏｒｓ．  Ｓｃｉｅｎｃｅ  ｉｎ  Ｃｈｉｎａ  Ｓｅｒｉｅｓ  Ｂ：Ｃｈｅｍｉｓｔｒｙ  ５１，１９３−２０４（２００８）によってレビューされているように、個々のＩＳＦＥＴにカップリングされた場合、成功したセンサーであることが示されてきた。それらの低い免疫原性のため、アプタマーＦＥＴは対象に移植することができ、それを用いて、対象中の、および対象の生理学的または生化学的プロセスおよび／または状態をモニターすることができ、それにより、リアルタイムの読出を提供する。
【０５８５】
本発明では、さらに、トランスクリプトームにおける全てのＲＮＡに結合した蛋白質分子の数を測定するためのＩＳＦＥＴアレイの使用が考えられる。このプロセスにおいては、ＲＮＡ−蛋白質相互作用は細胞溶解の間に維持され、ＲＮＡは、ＩＳＦＥＴアレイの表面に固定化された特異的オリゴヌクレオチドによって捕獲されるであろう。次いで、酵素−コンジュゲーテッド抗体は導入されて、蛋白質抗原に結合し、その後、非特異的相互作用は洗浄除去されるであろう。同様に、抗体は、８０Ｓ、４８Ｓ、４３Ｓおよび４０Ｓサブユニットのような転写マシーナリーに対して用いることができ、あるいはＲＮＡ結合蛋白質に対して特異的に用いられるであろう。ＩＳＦＥＴアレイ上での検出は、非−イオン性基質と共に提示された場合、イオン性産物を生じさせる酵素に抗体をコンジュゲートさせ、例えば、ＮＡＤＰＨをＮＡＤＰ＋に、ＮＡＤＨをＮＡＤ＋に、あるいは正味の電子電荷の検出可能な変化を生じさせるいずれかのオキシダーゼまたはレダクターゼを変化することを通じて達成することができよう。そのようなスキームのさらなる利点は、抗体を、多重化、多数の蛋白質についての定量的なデータの生成、および蛋白質／核酸相互作用について組合せることができることである。
【０５８６】
また、本発明のアレイを用いて、反応のキネティックスを測定し、および／または酵素の活性を比較することもできる。このようにして、アレイを用いて、例えば、酵素のプールまたはライブラリーからのより有効な酵素から選択することができる。典型的には、モニターされ、または測定される反応は、ＦＥＴ表面において検出することができる電荷の変化を生じさせるものである。同様に、アレイを用いて、反応キネティックスについての異なる反応条件の効果を決定することができる。実施態様、およびモニターされる反応に依存して、酵素、その基質（または酵素によって作用され得る、依然としてアレイに結合したそのアナログ）、補因子、または反応の読出に必要なもう１つの部位をアレイに付着させることができる。例として、配列決定反応は、ポリメラーゼおよびその鋳型基質が溶液中で遊離している間に、アレイに結合したルシフェラーゼを用いてモニターすることができる。
【０５８７】
核酸／蛋白質相互作用
【０５８８】
ｃｈｅｍＦＥＴ−ベースのアレイを用いて、種々の蛋白質／核酸相互作用を開発することもできる。例えば、細胞を溶解させ、ｃｈｅｍＦＥＴアレイに固定化されたオリゴヌクレオチド上のＲＮＡを（関連する蛋白質で）捕獲することによって、ＲＮＡ／蛋白質結合を調査することができる。酵素−コンジュゲーテッド抗体を、次いで、蛋白質抗原に結合させることができ、非特異的相互作用を洗浄除去することができる。特異的抗体を、翻訳マシーナリーおよび８０Ｓ、４０Ｓ、４３Ｓ、または４８Ｓ  ＲＮＡ領域に対して使用することができる。また、抗体はＲＮＡ結合蛋白質に関して用いることもでき、あるいは非イオン性基質に対して提示された場合にイオン性産物を生じる酵素にコンジュゲートすることもできる（例えば、ＮＡＤＰＨからＮＡＤＰ＋、ＮＡＤＨからＮＡＤ＋、恐らくはＨ２０２またはグルタチオン）。これらの抗体を、多重化のために組合せることができる。
【０５８９】
ｃｈｅｍＦＥＴアレイと組合せた化学的化合物マイクロアレイも考えられる。化学的化合物マイクロアレイは、多様な連結技術（文献中では、「小分子マイクロアレイ」ともいうことができる）で化合物（例えば、有機化合物）を固体表面に共有結合により固定化し、化合物（例えば、有機化合物）を固定化無しで固体表面にスポットし、乾燥することによって（文献においては、「ミクロアレイ化化合物スクリーニング（μＡＲＣＳ）」ということができる）、あるいは固定化および（Ｒｅａｃｔｉｏｎ  Ｂｉｏｌｏｇｙ  ＣｏｒｐｏｒａｔｉｏｎによってＤｉｓｃｏｖｅｒｙＤｏｔ（商標）技術として商業化された）乾燥効果無しに均一溶液中に有機化合物をスポットすることによって、作成することができる。
【０５９０】
蛋白質配列決定
【０５９１】
蛋白質のアミノ酸配列は、ｃｈｅｍＦＥＴアレイを用いて決定することもできる。例えば、蛋白質はビーズへの捕獲の前にまたは後に変性させることができ、あるいは別法として、蛋白質は好ましくはウェルおよび／またはビーズ当たり１つの蛋白質にてｃｈｅｍＦＥＴ表面に捕獲することができる（１ビーズ−１ウェルの比率と推定）。これらの比率は、限界希釈を用い、またはナノ技術を用いて達成することができる。（ＲａｉｎＤａｎｃｅ  Ｔｅｃｈｎｏｌｏｇｉｅｓ等参照）。アミノ−アシルシンテターゼは順次に（流動により）各ウェルに導入される。各アミノ−アシルシンテターゼは各天然に生じるアミノ酸に対して特異的であろう。アミノ−アシルシンテターゼは、イオン濃度を変化させるその能力によって検出することができる部位に、および所望により、一度に１つのアミノ酸にて固定化された蛋白質を切断することができるプロテアーゼに（共有結合により、または非−共有結合により）コンジュゲートもされる。適当な部位の例は、その基質である過酸化水素に作用して、イオンを放出する水素ペルオキシダーゼである。シンテターゼは、それを特異的に認識し、かつ結合するアミノ酸が（ＣまたはＮ末端を問わず）蛋白質の遊離末端に存在するか否かに依存して、蛋白質に結合し、または結合しない。過剰な（および未結合の）シンテターゼは洗浄除去し、この例においては、過酸化水素が加えられる。水素ペルオキシダーゼの存在から得られたイオン変化を次いで検出する。他の酵素および基質系を水素ペルオキシダーゼおよび過酸化水素の代わりに用いることができるのは認められるであろう。達成できる増幅されたシグナルを仮定すれば、酵素は好ましいであろう。次いで、最後のアミノ酸は、限定されたエドマン分解を用い、または近接ベースのラジカル切断によって結合したアミノ−アシルシンテターゼと一緒に切断され、洗浄除去される。該プロセスは、同一の順次の順番のシンテターゼを用いて反復される（すなわち、各サイクルは２０シンテターゼの各々をウェルに導入する）。最後のアミノ酸は、例として、該シンテターゼにコンジュゲートするプロテアーゼを用いて切断して、その活性を制限し、および蛋白質の不必要な分解を妨げることができる。この方法は、ＳＡＧＥに同様に、蛋白質の数を定量することができる。
【０５９２】
特異的化学的および他の分子認識部位
【０５９３】
ｃｈｅｍＦＥＴアレイのための他の適用は分子認識部位の使用を含み、ここに、特定の標的分子を特異的に認識する分子は同定され設計され、アレイの表面に適用される。ｃｈｅｍＦＥＴでの従前の研究は、カリウム（Ｂｒｚｏｚｋａ  ｅｔ  ａｌ．「Ｅｎｈａｎｃｅｄ  ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ｐｏｔａｓｓｉｕｍ  ＣＨＥＭＦＥＴｓ  ｂｙ  ｏｐｔｉｍｉｚａｔｉｏｎ  ｏｆ  ａ  ｐｏｌｙｓｉｌｏｘａｎｅ  ｍｅｍｂｒａｎｅ」，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ．Ｃｈｅｍｉｃａｌ  １８，３８−４１（１９９４））、水素、カルシウムおよびナトリウム（Ｓｉｂｂａｌｄ  ｅｔ  ａｌ．「Ａ  ｍｉｎｉａｔｕｒｅ  ｆｌｏｗ−ｔｈｒｏｕｇｈ  ｃｅｌｌ  ｗｉｔｈ  ａ  ｆｏｕｒ−ｆｕｎｃｔｉｏｎ  ＣｈｅｍＦＥＴ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ  ｆｏｒ  ｓｉｍｕｌｔａｎｅｏｕｓ  ｍｅａｓｕｒｅｍｅｎｔｓ  ｏｆ  ｐｏｔａｓｓｉｕｍ，  ｈｙｄｒｏｇｅｎ，ｃａｌｃｉｕｍ  ａｎｄ  ｓｏｄｉｕｍ  ｉｏｎｓ」，Ａｎａｌｙｔｉｃａ  ｃｈｉｍｉｃａ  ａｃｔａ．  １５９，４７−６２（１９８４））、重金属（Ｃｏｂｂｅｎ  ｅｔ  ａｌ．「Ｔｒａｎｓｄｕｃｔｉｏｎ  ｏｆ  ｓｅｌｅｃｔｉｖｅ  ｒｅｃｏｇｎｉｔｉｏｎ  ｏｆ  ｈｅａｖｙ  ｍｅｔａｌ  ｉｏｎｓ  ｂｙ  ｃｈｅｍｉｃａｌｌｙ  ｍｏｄｉｆｉｅｄ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒｓ  （ＣＨＥＭＦＥＴｓ）」，Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ａｍｅｒｉｃａｎ  Ｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  １１４，１０５７３−１０５８２（１９９２））のようなイオンを認識する単一の個々のＩＳＦＥＴの能力を示している。そのような認識エレメントは表面に均一に適用できるか、あるいは前記した結合またはイン・サイチュ化学のいずれかを用いて特異的位置に正確に適用することができ、それによりＩＳＦＥＴアレイの表面を横切って個々の認識エレメントのアレイを生じさせる。
【０５９４】
加えて、他の表面修飾が、本発明のｃｈｅｍＦＥＴアレイに適用可能な単一の個々のＦＥＴに関して報告されている。これらは、「キャッチャー分子」（Ｈａｎ  ｅｔ  ａｌ．「Ｄｅｔｅｃｔｉｏｎ  ｏｆ  ＤＮＡ  ｈｙｂｒｉｄｉｚａｔｉｏｎ  ｂｙ  ａ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ  ｗｉｔｈ  ｃｏｖａｌｅｎｔｌｙ  ａｔｔａｃｈｅｄ  ｃａｔｃｈｅｒ  ｍｏｌｅｃｕｌｅｓ」，Ｓｕｒｆａｃｅ  ａｎｄ  Ｉｎｔｅｒｆａｃｅ  Ａｎａｌｙｓｉｓ  ３８，  １７６−１８１  （２００６））、ＰＥＧ、ＰＥＡのような細長い連結体、あるいはＩＳＦＥＴ活性を介して分子の検出を可能とするように働くカーボンナノチューブのような導電性分子（Ｍａｒｔｅｌ  ｅｔ  ａｌ．「Ｓｉｎｇｌｅ−ａｎｄ  ｍｕｌｔｉ−ｗａｌｌ  ｃａｒｂｏｎ  ｎａｎｏｔｕｂｅ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒｓ」，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ７３，２４４７−２４４９（１９９８））の使用を含む。
【０５９５】
非−侵入性生物学的モニタリング
【０５９６】
ｃｈｅｍＦＥＴアレイと組合せた組織マイクロアレイが、さらに、本発明では考えられる。組織マイクロアレイは、Ｂａｔｔｉｆｏｒａ  Ｌａｂ  Ｉｎｖｅｓｔ  １９８６，５５：２４４−２４８；Ｂａｔｔｉｆｏｒａ  ａｎｄ  Ｍｅｈｔａ  Ｌａｂ  Ｉｎｖｅｓｔ  １９９０，６３：７２２−７２４；およびＫｏｎｏｎｅｎ  ｅｔ  ａｌ．  Ｎａｔ  Ｍｅｄ  １９９８，４：８４４−８４７においてより詳細に議論されている。
【０５９７】
なおもう１つの局面において、本発明では、細胞培養（例えば、二次元細胞培養）（例えば、Ｂａｕｍａｎｎ  ｅｔ  ａｌ．  Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ  ５５  １９９９  ７７：８９参照）、およびｃｈｅｍＦＥＴアレイと接触して入れられた組織セクションの分析が考えられる。例として、脳セクションを本発明のｃｈｅｍＦＥＴアレイと接触させて入れることができ、セクションの変化は、限定されるものではないが、ニューロトキシン等のような刺激の存在下または不存在下のいずれかで検出することができる。神経プロセスの伝達および／または刺激はそれにより分析される。これらの実施態様において、ｃｈｅｍＦＥＴは、不動態化層それ自体を介して、または不動態化層にコーティングされたこれらのイオンに対する受容体を介して、カルシウムおよび／またはカリウムフラックスを検出することによって働くことができる。
【０５９８】
ｃｈｅｍＦＥＴアレイを使用して、多数の細胞を同時にモニターすることもできる。現実的には、細胞および組織は多くの異なるイオン種を含有する複合体液体媒体中で囲まれる。種々のイオンの濃度は、細胞の健康、栄養状態、および機能に関する。この関係を良好に理解するためには、イン・ビトロで成長した単一の細胞または多数の細胞の時間的および空間的分析のために、平面上ＩＳＦＥＴアレイを使用することができよう。同様の研究が、細胞培養中の溶液ｐＨをモニターするための、単純な２×２（Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．「Ｔｈｅ  ｄｅｖｅｌｏｐｍｅｎｔ  ｏｆ  ｓｃａｌａｂｌｅ  ｓｅｎｓｏｒ  ａｒｒａｙｓ  ｕｓｉｎｇ  ｓｔａｎｄａｒｄ  ＣＭＯＳ  ｔｅｃｈｎｏｌｏｇｙ」，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ：Ｃｈｅｍｉｃａｌ  １０３，３７−４２（２００４））または１６×１６（Ｍｉｌｇｒｅｗ  ｅｔ  ａｌ．「Ａ  ｌａｒｇｅ  ｔｒａｎｓｉｓｔｏｒ−ｂａｓｅｄ  ｓｅｎｓｏｒ  ａｒｒａｙ  ｃｈｉｐ  ｆｏｒ  ｄｉｒｅｃｔ  ｅｘｔｒａｃｅｌｌｕｌａｒ  ｉｍａｇｉｎｇ」，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ：Ｃｈｅｍｉｃａｌ  １１１−１１２，３４７−３５３（２００５））ＭＯＳＦＥＴアレイを用いて示されている。これらの従前の試みは、トラップされた電荷の問題を解決したり、および／または１６×１６サイズを超える機能的アレイを得たりすることはできず、同様に、これらのアレイを迅速に操作させることはできなかった。本発明のアレイは、より高い画素密度、増大したスピード、より大きな感度、および先に概説したようなアレイを特異的分子認識とカップリングさせる能力を促進する。
【０５９９】
１つの考えられる適用は、脳細胞、心臓細胞、または他の組織の、ｃｈｅｍＦＥＴアレイ表面での細胞の（分裂の有りまたは無しでの）培養、および１以上の化学的、生物学的、機械的、または環境的刺激体の不存在下または存在下のいずれかでそのような細胞の細胞応答のモニタリングを含む。例として、細胞応答はイオンフラックス（ｐＨ）、Ｎａ＋、Ｋ＋、Ｃａ＋＋、またはＭｇ＋＋のような他のイオンの放出または取込み、または他の電気化学的活性であってよく、そのいずれも、ｃｈｅｍＦＥＴ表面におけるイオン濃度の変化として検出することができる。
【０６００】
さらに、電気的インピーダンストモグラフィー（Ｂａｒｂｅｒ，  Ｃ．Ｃ．，  Ｂｒｏｗｎ  ｅｔ  ａｌ．  「Ｉｍａｇｉｎｇ  ｓｐａｔｉａｌ  ｄｉｓｔｒｉｂｕｔｉｏｎ  ｏｆ  ｒｅｓｉｓｔｉｖｉｔｙ  ｕｓｉｎｇ  ａｐｐｌｉｅｄ  ｐｏｔｅｎｔｉａｌ  ｔｏｍｏｇｒａｐｈｙ」．ＥｌｅｃｔｒｏｎｉｃｓＬｅｔｔｅｒｓ  １９，９３３−９３５（１９８３），および  Ｃｈａｉ  ｅｔ  ａｌ．「Ｅｌｅｃｔｒｉｃａｌ  ｉｍｐｅｄａｎｃｅ  ｔｏｍｏｇｒａｐｈｙ  ｆｏｒ  ｓｅｎｓｉｎｇ  ｗｉｔｈ  ｉｎｔｅｇｒａｔｅｄ  ｍｉｃｒｏｅｌｅｃｔｒｏｄｅｓ  ｏｎ  ａ  ＣＭＯＳ  ｍｉｃｒｏｃｈｉｐ」，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ：Ｃｈｅｍｉｃａｌ  １２７，９７−１０１（２００７））の原理を採用し、それを、これらの測定に適用することによって、再構成アルゴリズムを用いて、オフ−プレインイオン濃度、および細胞からの流動をイン・サイチュにて検出し、特徴付けることができる。これは、表面−ベースのＩＳＦＥＴセンサーアレイの慣用的リーチを超えた、組織の深さにおける生物学の分析を可能とするであろう。
【０６０１】
イオン非平衡の維持は、代謝活性によって直接的に影響される基本的なプロセスである。代謝の重要な尺度は細胞の呼吸であり、これは解糖および酸化的リン酸化を共に含む。これらの２つの特性は多数の細胞活性に示されている（表２）。細胞呼吸をモニターするためには、ｐＨ−感受性ＩＳＦＥＴの平面上アレイを、一体化されたオン−チップ溶解酸素センサーで補うことができる。これは、定電位電解装置に結合した電気化学的３−電極セル系を用いる慣用的な電気測定Ｃｌａｒｋセルに基づくものであろう（Ａｍａｔｏｒｅ  ｅｔ  ａｌ．「Ａｎａｌｙｓｉｓ  ｏｆ  ｉｎｄｉｖｉｄｕａｌ  ｂｉｏｃｈｅｍｉｃａｌ  ｅｖｅｎｔｓ  ｂａｓｅｄ  ｏｎ  ａｒｔｉｆｉｃａｌ  ｓｙｎａｐｓｅｓ  ｕｓｉｎｇ  ｕｌｔｒａｍｉｃｒｏｅｌｅｃｔｒｏｄｅｓ：ｃｅｌｌｕｌａｒ  ｏｘｉｄａｔｉｖｅ  ｂｕｒｓｔ」，Ｆａｒａｄａｙ  Ｄｉｓｃｕｓｓｉｏｎｓ  １１６，３１９−３３３（２０００））。
【０６０２】
一般に、定電位電解装置回路を直接的にＣＭＯＳに形成することができる。３つの電極は、金を３つの標準アルミニウム結合パッドに沈着させるために無電解めっきを用いることによってポスト−加工工程として製造され（Ｃｈａｉ  ｅｔ  ａｌ．「Ｍｏｄｉｆｉｃａｔｉｏｎ  ｏｆ  ａ  ＣＭＯＳ  ｍｉｃｒｏｅｌｅｃｔｒｏｄｅ  ａｒｒａｙ  ｆｏｒ  ａ  ｂｉｏｉｍｐｅｄａｎｃｅ  ｉｍａｇｉｎｇ  ｓｙｓｔｅｍ」，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ｂ：Ｃｈｅｍｉｃａｌ  １１１，３０５−３０９（２００５））、次いで、銀または白金を直接的に金上に沈着させることによって電極が形成される。別法として、もしセルが緩衝化されていない媒体中にあれば、酸素還元反応中に起こる局所的なｐＨ変化を利用することによって、ＣＭＯＳ−ベースの酸素センサーを実施することができる（Ｌｅｈｍａｎｎ  ｅｔ  ａｌ．「Ｓｉｍｕｌｔａｎｅｏｕｓ  ｍｅａｓｕｒｅｍｅｎｔ  ｏｆ  ｃｅｌｌｕｌａｒ  ｒｅｓｐｉｒａｔｉｏｎ  ａｎｄ  ａｃｉｄｉｆｉｃａｔｉｏｎ  ｗｉｔｈ  ａ  ｓｉｎｇｌｅ  ＣＭＯＳ  ＩＳＦＥＴ」，Ｂｉｏｓｅｎｓｏｒｓ  ａｎｄ  Ｂｉｏｅｌｅｃｔｒｏｎｉｃｓ  １６，１９５−２０３（２００１））。作動電極をｐＨ−感受性ＩＳＦＥＴのゲートの周りに製造することができ、これは溶解した酸素を電解するであろう。この結果、ゲートに近接するヒドロキシルイオンの発生のためｐＨの変動がもたらされる。この変動は、酸素含有量に対数的に比例し、ＩＳＦＥＴによって測定することができる。
【０６０３】
表２：解糖および酸化的リン酸化の結合によって裏付けられた動的セルタイプ、活性、およびエネルギー要件（Ａｌｂｅｒｔｓ  ｅｔ  ａｌ．「Ｍｏｌｅｃｕｌａｒ  Ｂｉｏｌｏｇｙ  ｏｆ  ｔｈｅ  Ｃｅｌｌ，  ４ｔｈ  Ｅｄｉｔｉｏｎ，  Ｇａｒｌａｎｄ  Ｓｃｉｅｎｃｅ，ＮＹ，ＵＳＡ（２００２））
【表２】
2011525990.tif 000037
【０６０４】
さらに、細胞は、構造、トポグラフィー、化学的特性、およびそれらが懸濁する、またはそれらが付着する細胞外マトリックスの条件に従ってそれらの代謝を変化させることを示唆する強力な証拠がある（Ｂｏａｔｅｎｇ  ｅｔ  ａｌ．「ＲＧＤ  ａｎｄ  ＹＩＧＳＲ  ｓｙｎｔｈｅｔｉｃ  ｐｅｐｔｉｄｅｓ  ｆａｃｉｌｉｔａｔｅ  ｃｅｌｌｕｌａｒ  ａｄｈｅｓｉｏｎ  ｉｄｅｎｔｉｃａｌ  ｔｏ  ｔｈａｔ  ｏｆ  ｌａｍｉｎｉｎ  ａｎｄ  ｆｉｂｒｏｎｅｃｔｉｎ  ｂｕｔ  ａｌｔｅｒ  ｔｈｅ  ｐｈｙｓｉｏｌｏｇｙ  ｏｆ  ｎｅｏｎａｔａｌ  ｃａｒｄｉａｃ  ｍｙｏｃｙｔｅｓ」，Ａｍｅｒｉｃａｎ  Ｊｏｕｒｎａｌ  ｏｆ  Ｐｈｙｓｉｏｌｏｇｙ：Ｃｅｌｌ  Ｐｈｙｓｉｏｌｏｇｙ  ２８８，  Ｃ３０−Ｃ３８  （２００５），およびＭｃＢｅａｔｈ  ｅｔ  ａｌ．「Ｃｅｌｌ  ｓｈａｐｅ，  ｃｙｔｏｓｋｅｌｅｔａｌ  ｔｅｎｓｉｏｎ，  ａｎｄ  ＲｈｏＡ  ｒｅｇｕｌａｔｅ  ｓｔｅｍ  ｃｅｌｌ  ｌｉｎｅａｇｅ  ｃｏｍｍｉｔｍｅｎｔ」，Ｄｅｖｅｌｏｐｍｅｎｔａｌ  Ｃｅｌｌ  ６，４８３−４９５（２００４））。細胞代謝についての培養条件の理解された効果は、組織エンジニアリングとの広い関係において特に重要であろう。この目的で、ＩＳＦＥＴアレイを小さなポリマーセルチップ（セル構築体）と共に用いて、単一の細胞、細胞系、細胞シート、および多層細胞シートを分析することができる。細胞構築体をエンボシング、ミクロ−接触印刷、およびフォトリソグラフィーを用いて製造して、細胞のための便宜なプラットフォームを供することができよう。今日、単層から真に三次元の環境への転移の効果に対する細胞代謝を測定するのに利用可能な細胞培養系はない。しかしながら、細胞を一体化するコラーゲンゲルを満たした窪みを含むポリマーチップを用いることによって、三次元培養を平面上ＩＳＦＥＴアレイで分析することができる。
【０６０５】
侵入的生物学的モニタリング
【０６０６】
なおもう１つの局面において、本発明では、イン・ビボで用いるための、本明細書中で記載されたように、またはもう１つの様式で機能性化されたｃｈｅｍＦＥＴアレイの使用が考えられる。そのようなアレイを（例えば、脳、またはイオンフラックスに従う他の領域において）対象に導入し、次いで、対象の状態に基づいて変化について分析することができる。
【０６０７】
ｃｈｅｍＦＥＴアレイをテスト環境に直接的に移植し、それを用いて、注目する特異的分子の存在および量をモニターすることができる。いくつかのそのような適用は、特異的トキシンおよび重要な元素についての環境的テスト、あるいは組織内の特異的分子の濃度の３Ｄイメージを供する、対象の身体へのデバイスの直接的な移植を含む。
【０６０８】
電気的に活性な細胞は、イオン流動のため電気的活性を呈する。よって、イン・ビボでの組織生理学を良好に理解するためには、ＩＳＦＥＴアレイを新規なイオンで区別される組織プローブに一体化することができる。本発明では、少なくとも３つの区別されるエリア：（ｉ）上皮の挙動および創傷治癒におけるイオンの役割、（ｉｉ）神経の記録、および（ｉｉｉ）光学的刺激および記録において分析に適用することができる一般的プラットフォーム技術が考えられる。これらの各々を以下により詳細に議論する。
【０６０９】
上皮は、身体および外部環境の間でバリアを形成する。さらに、それらはイオンの漏出に対して密なシールを提供し、それらの選択的イオン−ポンピング活性は大きな電気化学的グラジエントを生じる。上皮シートが損傷される領域において明らかな、得られたバイオ電場は、細胞の移動を刺激し、方向付け、閉鎖を最適化することが示されてきた。（Ｚｈａｏ  ｅｔ  ａｌ．「Ｅｌｅｃｔｒｉｃａｌ  ｓｉｇｎａｌｓ  ｃｏｎｔｒｏｌ  ｗｏｕｎｄ  ｈｅａｌｉｎｇ  ｔｈｒｏｕｇｈ  ｐｈｏｓｐｈａｔｉｄｙｌｉｎｏｓｉｔｏｌ−３−ＯＨ  ｋｉｎａｓｅ−ｇａｍｍａ  ａｎｄ  ＰＴＥＮ」，Ｎａｔｕｒｅ  ４４２，４５７−４６０（２００６））。個々の細胞、細胞−クラスター、およびシートによって生じた該場の間には区別される差がある。よって、ＩＳＦＥＴアレイプローブを用いて、横方向および空間的−時間的イオンダイナミックスをイメージし、創傷治癒の間に潜在的生成を測定することによってこの転移を分析することができる。典型的には、同定されたチャネロパシーを持つ細胞を用いて、どのようにして遺伝子疾患がイオンダイナミックスを変化させ、創傷治癒にインパクトを与えるかを分析することができる。これは、健康および病気における基礎となるメカニズムの我々の理解を改良し、また、新しい組織修復戦略に導いた。
【０６１０】
多数のニューロンの平行作用は、神経系の操作に対して基本的であり、その結果、脳機能に対する重要な種々の特徴的な巨視的振動（例えば、ガンマリズム）をもたらす。多くのニューロンの活性を同時に測定する技術は、結果として、大きな注目および利用性のものである。（Ｗｉｓｅ  ｅｔ  ａｌ．「Ｗｉｒｅｌｅｓｓ  ｉｍｐｌａｎｔａｂｌｅ  ｍｉｃｒｏｓｙｓｔｅｍｓ：ｈｉｇｈ−ｄｅｎｓｉｔｙ  ｅｌｅｃｔｒｏｎｉｃ  ｉｎｔｅｒｆａｃｅｓ  ｔｏ  ｔｈｅ  ｎｅｒｖｏｕｓ  ｓｙｓｔｅｍ」，Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ＩＥＥＥ  ９２，７６−９７（２００４））。神経組織におけるいずれかの所与の点でのポテンシャルは、多くの区別されるイオン電流によって生じる。例えば、シナプス小胞放出はＣａ２＋フラックス、Ｃｌ−フラックスのシナプス阻害およびＮａ＋／Ｋ＋フラックスによる作用ポテンシャルの生成を含む。従前の研究は、正味の巨視的電流の点でこれらのリズムを規定した（例えば、１００Ｈｚ未満の局所的場ポテンシャル（Ｃｕｎｎｉｎｇｈａｍ  ｅｔ  ａｌ．「Ａ  ｒｏｌｅ  ｆｏｒ  ｆａｓｔ  ｒｈｙｔｈｍｉｃ  ｂｕｒｓｔｉｎｇ  ｎｅｕｒｏｎｓ  ｉｎ  ｃｏｒｔｉｃａｌ  ｇａｍｍａ  ｏｓｃｉｌｌａｔｉｏｎｓ  ｉｎ  ｖｉｔｒｏ」，ＰＮＡＳ  １０１，７１５２−７１５７（２００４））。よって、ＩＳＦＥＴアレイプローブを用いて、イオンレベルにおける初回についての皮質リズム状態をプローブすることができる。これは、主なイオン種のガンマおよび他のリズムへの寄与を同定し、従って、皮質機能の我々の理解を増大させるであろう。今度は、この知識は、広い範囲の神経学的機能不全についての治療的薬物および技術に対する研究に寄与するであろう。
【０６１１】
ニューロンのエレクトロニクス刺激は、近年、ますます重要となった。注目すべき例は、エレクトロニクス的に獲得されたデータを用いて、患者の蝸牛神経を刺激して、聴覚機能を回復させる蝸牛補綴の分野におけるものである。あいにくと、電極−ベースのインプラントは、電気分解、細胞誘電性シールディング、および引き続いての電力消費問題に関する問題のため、大規模なアレイにおいて実行できない。その結果、網膜および皮質インプラントにおけるそれらの使用は今日幾分制限されている。（Ｈｕｍａｙｕｎ  ｅｔ  ａｌ．「Ｖｉｓｕａｌ  ｐｅｒｃｅｐｔｉｏｎ  ｉｎ  ａ  ｂｌｉｎｄ  ｓｕｂｊｅｃｔ  ｗｉｔｈ  ａ  ｃｈｒｏｎｉｃ  ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  ｒｅｔｉｎａｌ  ｐｒｏｓｔｈｅｓｉｓ」，Ｖｉｓｉｏｎ  Ｒｅｓｅａｒｃｈ  ４３，２５７３−２５８１（２００３），およびＮｏｒｍａｎｎ  ｅｔ  ａｌ．「Ａ  ｎｅｕｒａｌ  ｉｎｔｅｒｆａｃｅ  ｆｏｒ  ａ  ｃｏｒｔｉｃａｌ  ｖｉｓｉｏｎ  ｐｒｏｓｔｈｅｓｉｓ」，Ｖｉｓｉｏｎ  Ｒｅｓｅａｒｃｈ  ３９，２５７７−２５８７（１９９９））。作成されたオプシンを用いる機能性化されたニューロンの工学的刺激は、エネルギー的に好都合な順方向経路である別法を供することができよう。さらに、イオン流動のある種のタイプを特異的に標的化することが可能であろう。例えば、チャネルロドプシン−２（Ｎａｇｅｌ  ｅｔ  ａｌ．「Ｃｈａｎｎｅｌｒｈｏｄｏｐｓｉｎ−２，  ａ  ｄｉｒｅｃｔｌｙ  ｌｉｇｈｔ−ｇａｔｅｄ  ｃａｔｉｏｎ−ｓｅｌｅｃｔｉｖｅ  ｍｅｍｂｒａｎｅ  ｃｈａｎｎｅｌ」，ＰＮＡＳ  １００，１３９４０−１３９４５（２００３））を用いて、Ｎａ＋およびＣａ２＋流動を標的化することができ、他方ハロロドプシン（Ｇｒａｄｉｎａｒｕ  ｅｔ  ａｌ．「Ｔａｒｇｅｔｉｎｇ  ａｎｄ  ｒｅａｄｏｕｔ  ｓｔｒａｔｅｇｉｅｓ  ｆｏｒ  ｆａｓｔ  ｏｐｔｉｃａｌ  ｎｅｕｒａｌ  ｃｏｎｔｒｏｌ  ｉｎ  ｖｉｔｒｏ  ａｎｄ  ｉｎ  ｖｉｖｏ」，Ｊｏｕｒｎａｌ  ｏｆ  Ｎｅｕｒｏｓｃｉｅｎｃｅ  ２７，１４２３１−１４２３８（２００７））を用いて、Ｃｌ−流動を標的化することができよう。よって、この技術をＩＳＦＥＴセンサーアレイと一体化させると、最初に、フィードバック制御刺激および機能への経路を可能とすることができる。
【０６１２】
同等物
いくつかの発明的実施態様を記載し、ここに説明してきたが、当業者であれば、機能を実施し、および／または結果および／または本明細書中で記載された利点の１以上を得るために、種々の他の手段および／または構造を容易に考え付き、そのような変形および／または修飾の各々は、本明細書中で記載された発明的実施態様の範囲内にあるとみなされる。より一般的には、当業者であれば、本明細書中で記載された全てのパラメータ、寸法、材料、および構成は、例示的であることを意図し、および現実のパラメータ、寸法、材料、および／または構成は、具体的な適用、または発明の教示が用いられる適用に依存するであろうことは容易に認識するであろう。当業者であれば、ルーチン的実験を超えないものを用いて、本明細書中で記載された具体的な発明的実施態様に対する多くの同等物を認識し、またはそれを確認することができよう。従って、これまでの実施態様は例のみによって提示され、添付の特許請求の範囲およびその同等物内で、発明的実施態様は、具体的に記載され、および特許請求されるものとは異なるように実施することができると理解されるべきである。本開示の発明的実施態様は、本明細書中で記載された各個々の特徴、系、製品、材料、キットおよび／または方法に向けられる。加えて、２以上のそのような特徴、系、製品、材料、キット、および／または方法のいずれの組合せも、もしそのような特徴、系、製品、材料、キット、および／または方法が相互に矛盾しないならば、本開示の発明的範囲内に含まれる。
【０６１３】
全ての定義は、本明細書中で定義されかつ用いられるように、辞書的定義、引用により援用された書類中の定義、および／または定義された用語の通常の意味を支配すると理解されるべきである。
【０６１４】
本明細書中で開示された全ての文献、特許および特許出願は、各々が引用され、いくつかの場合には書類の全体を含むことができる、主題に関連して、引用して援用する。
【０６１５】
不定冠詞「ａ」および「ａｎ」は、明細書および特許請求の範囲において、ここに用いられるように、明瞭に反対のことが示されるのでなければ、「少なくとも１つ」を意味すると理解されるべきである。
【０６１６】
フレーズ「および／または」、明細書および特許請求の範囲において、ここに用いるように、そのように連結されたエレメント、すなわち、いくつかの場合には同時に存在し、および他の場合には同時でなく存在するエレメントの「いずれかまたは双方」を意味すると理解されるべきである。「および／または」でリストされた多数のエレメントは同じように、すなわち、そのように連結されたエレメントの「１以上」と解釈されるべきである。他のエレメントは、所望により、具体的に特定されたそれらのエレメントに関連するか関連しないかを問わず「および／または」節によって具体的に同定されたエレメント以外で存在してもよい。かくして、非限定的例として、「Ａおよび／またはＢ」の言及は、「含む」のようなオープン−エンデット言語と組合わせて用いた場合、１つの実施態様においては、（所望により、Ｂ以外のエレメントを含めた）Ａのみをいうことができ；もう１つの実施態様においては、（所望により、Ａ以外のエレメントを含めた）Ｂのみをいうことができ；なおもう１つの実施態様においては（所望においては、他のエレメントを含めた）ＡおよびＢ双方をいうことができ；等々である。
【０６１７】
明細書および特許請求の範囲において、ここに用いるように「または」は先に定義された「および／または」と同一の意味を有すると理解されるべきである。例えば、リスト中で項目を分離する場合、「または」または「および／または」は、包括的である、すなわち、エレメントの数またはリストおよび、所望により、さらなるリストされていない項目の、少なくとも１、また１を超えたものを含めると解釈されるべきである。「の１つのみ」、「の正確に１つ」または特許請求の範囲で用いる場合には「よりなる」のような、明瞭に反対のことが記された用語のみがエレメントの数またはリストの正確に１つのエレメントを含めるという。一般に、用語「または」は、本明細書中で用いるように、「いずれか」、「の１つ」、「の１つのみ」または「の正確に１つ」のような排他性の用語が先行する場合、排他的代替物（すなわち、「１つ、またはもう一方、しかし双方ではない」）を示すように単に解釈されるべきである。「より実質的になる」は、特許請求の範囲で用いられた場合には、特許法の分野で用いられるその通常の意味を有する。
【０６１８】
明細書および特許請求の範囲においてここに用いられるように、フレーズ「少なくとも１つ」は１以上のエレメントのリストへの参照において、エレメントのリスト中のいずれかの１以上のエレメントから選択される少なくとも１つを意味すると理解されるべきであるが、エレメントのリスト内に具体的にリストされた各およびあらゆるエレメントの少なくとも１つを必ずしも含まず、かつエレメントのリスト中のエレメントのいずれかの組合せを排除しない。この定義は、具体的に確認されたエレメントに関連するかまたは関連しないかを問わず、フレーズ「少なくとも１つ」が言及するエレメントのリスト内で具体的に確認されるエレメント以外で、エレメントが所望により存在してもよいことを許容する。かくして、非限定的例として、「ＡおよびＢの内少なくとも１つ」（または、同等に、「ＡまたはＢの少なくとも１つ」、または同等に、「Ａおよび／またはＢの少なくとも１つ」）は、１つの実施態様において、所望により１を超えるを含めた少なくとも１つのＡをいい、Ｂは存在せず（所望により、Ｂ以外のエレメントを含んでもよい）；もう１つの実施態様において、所望により１を超えるを含めた少なくとも１つのＢをいい、Ａは存在せず（所望により、Ａ以外のエレメントを含んでもよい）；なおもう１つの実施態様において、所望により１を超えてもよい少なくとも１つのＡ、および所望により１を超えてもよいを含めた少なくとも１つのＢをいう（所望により、他のエレメントを含んでもよい）；等々。
【０６１９】
また、明瞭に反対のことが示されているのでなければ、１を超える工程または行為を含む本明細書中において特許請求されたいずれの方法においても、該方法の工程または行為の順番は、該方法の工程または行為が引用される順番に必ずしも限定されないのも理解されるべきである。
【０６２０】
特許請求の範囲、ならびに前記明細書中において「含む」、「含めた」、「運ぶ」、「有する」、「含有する」、「関係する」、「維持する」、「から構成された」等のような全ての移行フレーズは、オープン−エンデッドである、すなわち、限定されるものではないが含めることを意味すると理解されるべきである。移行フレーズ「よりなる」および「実質的によりなる」のみが、各々、米国特許庁の特許審査手順のマニュアル、第２１１１．０３条に記載されているように、閉じているか、または半分とじた移行フレーズである。
【０６２１】
特許請求されるのは：
【図１】
2011525990.tif 000038
【図２】
2011525990.tif 000039
【図２Ａ】
2011525990.tif 000040
【図３】
2011525990.tif 000041
【図４】
2011525990.tif 000042
【図５】
2011525990.tif 000043
【図６】
2011525990.tif 000044
【図７】
2011525990.tif 000045
【図８】
2011525990.tif 000046
【図９】
2011525990.tif 000047
【図９Ａ】
2011525990.tif 000048
【図９Ｂ】
2011525990.tif 000049
【図１０】
2011525990.tif 000050
【図１０−１】
2011525990.tif 000051
【図１１Ａ】
2011525990.tif 000052
【図１１Ａ−１】
2011525990.tif 000053
【図１１Ｂ−１】
2011525990.tif 000054
【図１１Ｂ−２】
2011525990.tif 000055
【図１１Ｂ−３】
2011525990.tif 000056
【図１１Ｃ−１−１】
2011525990.tif 000057
【図１１Ｃ−１−２】
2011525990.tif 000058
【図１１Ｃ−２】
2011525990.tif 000059
【図１１Ｃ−３】
2011525990.tif 000060
【図１１Ｄ−１】
2011525990.tif 000061
【図１１Ｄ−２】
2011525990.tif 000062
【図１１Ｅ】
2011525990.tif 000063
【図１２】
2011525990.tif 000064
【図１２−１】
2011525990.tif 000065
【図１３】
2011525990.tif 000066
【図１４】
2011525990.tif 000067
【図１５】
2011525990.tif 000068
【図１６】
2011525990.tif 000069
【図１７】
2011525990.tif 000070
【図１８】
2011525990.tif 000071
【図１８Ａ】
2011525990.tif 000072
【図１８Ｂ】
2011525990.tif 000073
【図１８Ｃ】
2011525990.tif 000074
【図１８Ｄ】
2011525990.tif 000075
【図１９】
2011525990.tif 000076
【図２０】
2011525990.tif 000077
【図２０Ａ】
2011525990.tif 000078
【図２１】
2011525990.tif 000079
【図２２】
2011525990.tif 000080
【図２３】
2011525990.tif 000081
【図２４】
2011525990.tif 000082
【図２５】
2011525990.tif 000083
【図２６】
2011525990.tif 000084
【図２７】
2011525990.tif 000085
【図２８Ａ】
2011525990.tif 000086
【図２８Ｂ】
2011525990.tif 000087
【図２９】
2011525990.tif 000088
【図３０】
2011525990.tif 000089
【図３１】
2011525990.tif 000090
【図３２】
2011525990.tif 000091
【図３３】
2011525990.tif 000092
【図３３Ａ】
2011525990.tif 000093
【図３３Ｂ】
2011525990.tif 000094
【図３３Ｂ−１】
2011525990.tif 000095
【図３３Ｂ−２】
2011525990.tif 000096
【図３３Ｂ−３】
2011525990.tif 000097
【図３４】
2011525990.tif 000098
【図３５】
2011525990.tif 000099
【図３６】
2011525990.tif 000100
【図３７】
2011525990.tif 000101
【図３８】
2011525990.tif 000102
【図３９】
2011525990.tif 000103
【図４０】
2011525990.tif 000104
【図４１】
2011525990.tif 000105
【図４２】
2011525990.tif 000106
【図４２Ａ】
2011525990.tif 000107
【図４２Ｂ】
2011525990.tif 000108
【図４２Ｃ】
2011525990.tif 000109
【図４２Ｄ】
2011525990.tif 000110
【図４２Ｅ】
2011525990.tif 000111
【図４２Ｆ】
2011525990.tif 000112
【図４２Ｆ−１】
2011525990.tif 000113
【図４２Ｆ−２】
2011525990.tif 000114
【図４２Ｆ−３】
2011525990.tif 000115
【図４２Ｆ−４】
2011525990.tif 000116
【図４２Ｆ−５】
2011525990.tif 000117
【図４２Ｆ−６】
2011525990.tif 000118
【図４２Ｆ−７】
2011525990.tif 000119
【図４２Ｆ−８】
2011525990.tif 000120
【図４２Ｇ】
2011525990.tif 000121
【図４２Ｈ】
2011525990.tif 000122
【図４２Ｉ】
2011525990.tif 000123
【図４２Ｊ】
2011525990.tif 000124
【図４２Ｋ】
2011525990.tif 000125
【図４２Ｌ】
2011525990.tif 000126
【図４２Ｍ】
2011525990.tif 000127
【図４３】
2011525990.tif 000128
【図４４】
2011525990.tif 000129
【図４５】
2011525990.tif 000130
【図４６】
2011525990.tif 000131
【図４７】
2011525990.tif 000132
【図４８】
2011525990.tif 000133
【図４９】
2011525990.tif 000134
【図５０】
2011525990.tif 000135
【図５１】
2011525990.tif 000136
【図５２】
2011525990.tif 000137
【図５３】
2011525990.tif 000138
【図５４】
2011525990.tif 000139
【図５５】
2011525990.tif 000140
【図５６】
2011525990.tif 000141
【図５７】
2011525990.tif 000142
【図５８】
2011525990.tif 000143
【図５９Ａ】
2011525990.tif 000144
【図５９Ｂ】
2011525990.tif 000145
【図５９Ｃ】
2011525990.tif 000146
【図６０】
2011525990.tif 000147
【国際調査報告】
2011525990.tif 000148
2011525990.tif 000149
2011525990.tif 000150