(57)【要約】  感光性画素のアレイを含むセンサであって、各画素は、コンタクトをもたないフローティングベースを有する少なくとも１つのヘテロ接合フォトトランジスタであって、各フォトトランジスタは、側壁に露出した活性層を有するメサ型デバイスである、ヘテロ接合フォトトランジスタと、ｈｉｇｈ−ｋ誘電体材料を堆積した少なくとも１つの原子層であって、少なくとも前記側壁に露出した活性層に隣接し、かつこれをパッシベーションする、少なくとも１つの原子層を含む。
2011501415.tif 000002
【特許請求の範囲】
【請求項１】
光電子デバイスであって、
メサ型デバイスの一部として、前記メサ型デバイスを取り囲む側壁に露出した活性層を有する少なくとも１つのｐ−ｎまたはｐ−ｉ−ｎ接合と、
ｈｉｇｈ−ｋ誘電体材料を堆積した少なくとも１つの原子層であって、少なくとも前記側壁に露出した活性層に隣接し、かつこれをパッシベーションする、少なくとも１つの原子層と、
を備えることを特徴とするデバイス。
【請求項２】
共通のメサの一部として、前記メサ型デバイスの側壁に露出した活性層を有する複数のｐ−ｎまたはｐ−ｉ−ｎ接合と、
ｈｉｇｈ−ｋ誘電体材料を堆積した前記少なくとも１つの原子層であって、少なくとも前記側壁に露出した活性層に隣接し、かつこれをパッシベーションする、少なくとも１つの原子層と、
をさらに備えることを特徴とする請求項１に記載のデバイス。
【請求項３】
前記複数の接合は、共通の半導体材料システム内にあることを特徴とする請求項２に記載のデバイス。
【請求項４】
感光性画素のアレイを備えるセンサであって、各画素は、
ベースコンタクト金属のないフローティングベースを有する少なくとも１つのヘテロ接合フォトトランジスタであって、各フォトトランジスタは、側壁に露出した活性層を有するメサ型デバイスである、ヘテロ接合トランジスタと、
ｈｉｇｈ−ｋ誘電体材料を堆積した少なくとも１つの原子層であって、少なくとも前記側壁に露出した活性層に隣接し、かつこれをパッシベーションする、少なくとも１つの原子層と、
を備えることを特徴とするセンサ。
【請求項５】
各画素は、一方は順方向にバイアスし、他方は逆方向にバイアスして動作する、複数の活性なｐ−ｎまたはｐ−ｉ−ｎ接合を備えることを特徴とする請求項４に記載のセンサ。
【請求項６】
各画素は、前記ｈｉｇｈ−ｋ誘電体材料の上に堆積し、かつ前記ｈｉｇｈ−ｋ誘電体材料を環境から保護する第２の誘電体材料をさらに含むことを特徴とする請求項４に記載のセンサ。
【請求項７】
前記第２の誘電体は実質的に平坦化層を形成することを特徴とする請求項６に記載のセンサ。
【請求項８】
前記第２の誘電体は実質的にメサの相似層を形成することを特徴とする請求項６に記載のセンサ。
【請求項９】
各画素は、前記少なくとも１つのフォトトランジスタに電気的に結合した少なくとも１つのヘテロ接合バイポーラトランジスタをさらに備えることを特徴とする請求項４に記載のセンサ。
【請求項１０】
各画素のヘテロ接合フォトトランジスタは、モノリシックに前記画素のヘテロ接合バイポーラトランジスタと集積されることを特徴とする請求項９に記載のセンサ。
【請求項１１】
各ヘテロ接合バイポーラトランジスタは、側壁に露出した活性層を有するメサ型デバイスであり、ｈｉｇｈ−ｋ誘電体材料を堆積した前記少なくとも１つの原子層が、前記ヘテロ接合フォトトランジスタおよびヘテロ接合バイポーラトランジスタの少なくとも前記側壁に露出した活性層に隣接し、かつこれをパッシベーションすることを特徴とする請求項１０に記載のセンサ。
【請求項１２】
各画素のヘテロ接合フォトトランジスタは、前記画素のヘテロ接合バイポーラトランジスタと縦型に集積され、したがってフォトカスコードを形成することを特徴とする請求項１１に記載のセンサ。
【請求項１３】
前記少なくとも１つのフォトトランジスタおよび少なくとも１つのバイポーラトランジスタが共通のエピタキシャル構造を共有することを特徴とする請求項９に記載のセンサ。
【請求項１４】
前記ｈｉｇｈ−ｋ誘電体は酸窒化ジルコニアシリコンを含むことを特徴とする請求項４に記載のセンサ。
【請求項１５】
前記ｈｉｇｈ−ｋ誘電体は酸窒化ハフニウムシリコンを含むことを特徴とする請求項４に記載のセンサ。
【請求項１６】
前記ｈｉｇｈ−ｋ誘電体は酸化アルミニウム含むことを特徴とする請求項４に記載のセンサ。
【請求項１７】
各画素のヘテロ接合フォトトランジスタは、前記ヘテロ接合バイポーラトランジスタのベースコンタクトに結合したエミッタコンタクトを有し、したがってフォトダーリントンを形成することを特徴とする請求項１１に記載のセンサ。
【請求項１８】
前記フォトトランジスタおよびバイポーラトランジスタは電気的に結合してフォトカスケードを形成することを特徴とする請求項１１に記載のセンサ。
【請求項１９】
前記センサ画素のそれぞれに電気的に結合した電気読出し回路をさらに備えることを特徴とする請求項４に記載のセンサ。
【請求項２０】
前記フォトカスコードにフリップチップボンディングしたＡＰＳ−ＣＭＯＳ読出し回路をさらに備えることを特徴とする請求項１２に記載のセンサ。
【請求項２１】
前記フォトトランジスタに電気的に結合した発光ダイオードをさらに備えることを特徴とする請求項４に記載のセンサ。
【請求項２２】
ヘテロ接合バイポーラトランジスタに電気的に結合した発光ダイオードをさらに備えることを特徴とする請求項９に記載のセンサ。
【請求項２３】
前記画素に電気的に結合した発振器と、
前記発振器に電気的に結合し、かつ前記発振器に応答して前記画素を反射可能に照射する光源と、
をさらに備え、
前記発振器による前記画素の励振は、前記光源の発振器変調された受信し反射したトランスミッションを直接ホモダインし、前記画素の利得が前記発振器によって変調されることを特徴とする請求項４に記載のセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般に、フォトディテクタ、フォトディテクタアレイ、およびイメージインテンシファイア、ならびにそれを製造し、使用する方法に関する。
【背景技術】
【０００２】
フォトディテクタ、フォトディテクタアレイ、およびイメージインテンシファイアは、広範囲の用途を見出す。限定でない例として、高い光子検出感度は、ナイトビジョン（ｎｉｇｈｔ  ｖｉｓｉｏｎ）、長距離フラッシュ（ｌｏｎｇ  ｒａｎｇｅ  ｆｌａｓｈ）ＬＩＤＡＲ（光検知及び測距：ｌｉｇｈｔ  ｄｅｔｅｃｔｉｏｎ  ａｎｄ  ｒａｎｇｉｎｇ）および多くの他の応用を容易にし、一方、高解像度ラージフォーマット焦点面アレイ（ｈｉｇｈ  ｒｅｓｏｌｕｔｉｏｎ  ｌａｒｇｅ  ｆｏｒｍａｔ  ｆｏｃａｌ  ｐｌａｎｅ  ａｒｒａｙ）は、高精細度撮像用（ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎ  ｉｍａｇｉｎｇ）にとって望ましい。高解像度は、画素数（ｐｉｘｅｌ  ｃｏｕｎｔ）が増加すると、各撮像（ｉｍａｇｉｎｇ）画素がより少ない光を受け取るので、一般に感度の改善が必要になる。
【０００３】
２００６年６月２７日発行、名称"IMAGE INTENSIFIER USING HIGH-SENSITIVITY HIGH-RESOLUTION PHOTODETECTOR ARRAY"の特許文献１を参照する。その中で本願の発明者は、ガイガー（Ｇｅｉｇｅｒ）モードで動作していないアバランシェフォトダイオード（ＡＰＤ）より高い増幅利得中で、より高い感度を達成することを提案している。それでもなお、現在、利得をさらに改善し、暗電流、暗電流ノイズを低減し、デバイスの均一性、信頼性および製造歩留りを改善することは有用であると考えられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７，０６７，８５３号明細書
【特許文献２】米国特許第５，８５１，８４９号明細書
【特許文献３】米国特許第４，７４０，６８７号明細書
【特許文献４】米国特許第６，５１５，７４０号明細書
【特許文献５】米国特許第６，５８０，４９６号明細書
【特許文献６】国際公開第０２／０４９３３９号パンフレット
【発明の概要】
【０００５】
光電子（ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ）デバイスであって、メサ型デバイスの一部として、このメサ型デバイスを取り囲む側壁に露出した活性層を有する少なくとも１つのｐ−ｎまたはｐ−ｉ−ｎ接合と、ｈｉｇｈ−ｋ誘電体材料を堆積した少なくとも１つの原子層であって、少なくとも側壁に露出した活性層に隣接し（例えば直接物理的に接触し）、少なくとも側壁に露出した活性層をパッシベーションする、少なくとも１つの原子層と、を備える光電子デバイス。
【０００６】
感光性画素のアレイを含むセンサであって、各画素は、コンタクトのないフローティングベースを有する少なくとも１つのヘテロ接合フォトトランジスタであって、各フォトトランジスタは、側壁に露出した活性層を有するメサ型デバイスである、ヘテロ接合トランジスタと、ｈｉｇｈ−ｋ誘電体材料を堆積した少なくとも１つの原子層であって、少なくとも前記側壁に露出した活性層に隣接し、少なくとも前記側壁に露出した活性層をパッシベーションする少なくとも１つの原子層と、を有するメサ型デバイスであるセンサ。
【図面の簡単な説明】
【０００７】
本発明に対する理解は、本発明の好ましい実施形態についての以下の詳細な説明を、同様の参照番号が同様の部分を示す添付の図面を併せとり考慮することによって容易になるであろう。
【図１】本発明の実施形態によるＧａＡｓ／ＩｎＧａＰに基づくヘテロ接合フォトトランジスタ（ＨＰＴ）画素の図である。
【図２】本発明の実施形態によるＧａＡｓ／ＩｎＧａＰに基づくヘテロ接合フォトトランジスタ（ＨＰＴ）画素の図である。
【図３ａ】本発明の実施形態によるモノリシック集積したＧａＡｓ／ＩｎＧａＰに基づくヘテロ接合フォトトランジスタ（ＨＰＴ）およびヘテロ接合バイポーラトランジスタ（ＨＢＴ）フォトダーリントン（ｐｈｏｔｏ−Ｄａｒｌｉｎｇｔｏｎ）画素の図である。
【図３ｂ】本発明の実施形態によるモノリシック縦型集積した（ｍｏｎｏｌｉｔｈｉｃａｌｌｙ  ａｎｄ  ｖｅｒｔｉｃａｌｌｙ  ｉｎｔｅｇｒａｔｅｄ）ヘテロ接合フォトトランジスタ（ＨＰＴ）およびヘテロ接合バイポーラトランジスタ（ＨＢＴ）フォトカスコード（ｐｈｏｔｏ−ｃａｓｃｏｄｅ）画素の図である。
【図４ａ】本発明の実施形態によるモノリシック集積したＧａＡｓ／ＩｎＧａＰに基づくヘテロ接合フォトトランジスタ（ＨＰＴ）およびヘテロ接合バイポーラトランジスタ（ＨＢＴ）フォトダーリントン画素の図である。
【図４ｂ】本発明の実施形態によるモノリシック縦型集積したヘテロ接合フォトトランジスタ（ＨＰＴ）およびヘテロ接合バイポーラトランジスタ（ＨＢＴ）フォトカスコード画素の図である。
【図５】本発明の実施形態による３トランジスタＣＭＯＳ−ＡＰＳ（相補型金属酸化物半導体−能動画素センサ：Ｃｏｍｐｌｅｍｅｎｔａｒｙ−Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ａｃｔｉｖｅ−Ｐｉｘｅｌ−Ｓｅｎｓｏｒ）撮像素子画素において、光検出素子として使用したＨＰＴ−ＨＢＴフォトカスコードの回路図である。
【図６】本発明の実施形態によるモノリシック縦型集積したＨＰＴ−ＨＢＴフォトカスコードの等価回路およびエネルギーバンド図である。
【図７】ＨＰＴに基づくフォトディテクタアレイまたは半導体イメージインテンシファイアを使用するデジタル変調のホモダインフラッシュＬＩＤＡＲのシステムアーキテクチャを示す図であり、そのＨＰＴまたはフォトダーリントンの利得は、実質的に光源の変調周波数と同じ周波数でＨＰＴまたはフォトダーリントンのバイアス電圧を変調することによって変調され、本発明の実施形態に従って「ホモダインする」よう提供できる。
【図８】本発明の実施形態によるＡＰＳ−ＣＭＯＳ読出し回路にボンディングされたモノリシック縦型集積したＨＰＴ／ＨＢＴフォトカスコードフリップチップの図である。
【図９】本発明の実施形態に従って各画素に単一のＨＰＴを使用する半導体イメージインテンシファイアの図である。
【図１０】本発明の実施形態に従って多段フォトダーリントンを使用する半導体イメージインテンシファイア画素の図である。
【図１１】本発明の実施形態に従ってメサ側壁に露出し、パッシベーションされた光電子的に活性な（ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃａｌｌｙ  ａｃｔｉｖｅ）ｐ−ｎ接合を有する半導体光電子メサ型デバイスの図である。
【図１２】本発明の実施形態に従ってメサ側壁に露出し、パッシベーションされた光電子的に活性な複数のｐ−ｎ接合を有する半導体光電子メサ型デバイスの図である。
【発明を実施するための形態】
【０００８】
本発明の実施形態の図および説明は、簡略化され、本発明の明確な理解に関係のある要素を図示しており、一方明確性のために典型的なフォトディテクタおよびイメージインテンシファイアに見出す多くの他の要素を省略していることを理解されたい。当業者は、他の要素および／またはステップが、本発明の実装において望ましく、かつ／または必要とされることを理解できる。しかし、これらの要素およびステップは、当技術分野において周知であることと、これらが本発明のより良い理解を促すことがないことから、本明細書では、これらの要素およびステップに関する説明は行わない。
【０００９】
ヘテロ接合フォトトランジスタ（ＨＰＴ）の高い増幅利得、高感度、低暗電流および低暗電流ノイズを維持するために、上記特許文献１で説明したものに関して表面パッシベーションの改善を提案する。誘電体パッシベーション膜の構造および物理的パラメータは、膜成長の方法に依存し、時にはその条件にすら依存して数桁まで変動することがあるということを理解されたい。本発明の実施形態では、２つの態様、すなわち材料および成長についてパッシベーションに対処する。それは、その結果生じるパッシベーションの品質がパッシベーションする誘電体材料の選択に依存するだけでなく、パッシベーション膜の生成に用いられる形成または薄膜の成長方法にも依存するからである。
【００１０】
広範囲の誘電体材料が、限定でない例として数例挙げると、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、アモルファスシリコン（ａ−Ｓｉ）、酸化ケイ素（ＳｉＯ2）、窒化ケイ素（Ｓｉ3Ｎ4）、酸化チタン（ＴｉＯ2）、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、硫化カドミウム（ＣｄＳ）、スピンオンガラス（ｓｐｉｎ−ｏｎ  ｇｌａｓｓ）、再成長リン化インジウム（ＩｎＰ）、再成長ヒ化ガリウム（ＧａＡｓ）、再成長シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、セレン化亜鉛（ＺｎＳｅ）、酸化タンタル（Ｔａ2Ｏ5）、イットリウム安定化ジルコニア（ＹＳＺ）、自己組織化有機ナノ誘電体（ＳＡＮＤ）等を含めて歴史的に実験されてきた。
【００１１】
同様に、成長及び堆積等の広範囲の形成技術が、湿式熱酸化、乾式熱酸化、オゾン酸化、陽極酸化、化学溶液堆積（ＣＳＤ）、有機金属化学気相堆積（ＭＯＣＶＤ）再成長、有機金属気相エピタキシ（ＭＯＶＰＥ）再成長、液相エピタキシ（ＬＰＥ）再成長、プラズマ励起化学気相堆積（ＰＥＣＶＤ）、反応性スパッタリング、プラズマ電解酸化（ＰＥＯ）、マイクロアーク酸化（ＭＡＯ）、静電スプレー支援気相堆積（ＥＳＡＶＤ）、プラズマ電解酸化、スピンオン誘電体、電子ビーム物理気相堆積（ＥＢＰＶＤ）、熱物理蒸着、分子ビームエピタキシ（ＭＢＥ）再結晶、レーザ支援電子ビーム堆積、アルゴンスパッタリング、イオンビーム支援堆積（ＩＢＡＤ）、パルスレーザ堆積、陰極アーク堆積もしくはアークＰＶＤ、イオンビーム堆積、マグネトロンスパッタリング、エアロゾルジェット堆積を含むが、これに限定せずに使用して実験されてきた。
【００１２】
シリコンの乾式熱酸化によってシリコン基板上に成長した酸化ケイ素、およびＩＩＩ−Ｖ族半導体基板上に厳密な条件の下でＰＥＣＶＤ（プラズマ励起化学気相堆積）によって堆積した窒化ケイ素が、一定の用途を有する。しかし、大多数の半導体材料に対し再現性があり、信頼でき、製造可能である半導体の表面パッシベーション方法は、ほとんどわかっていない。理解し得るように、誘電体材料と、それらの成長方法および成長条件（例えば、表面の前処理、温度、圧力、時間、プラズマ電力、流量、堆積後のアニール条件、これは再度、温度、圧力、時間、流量を含む）との可能な組合せの数は、けた外れに大きくなり、包括的で徹底的な研究を事実上不可能にしている。
【００１３】
本発明の実施形態では、従来よりＦＥＴ（電解効果トランジスタ）のゲート誘電体材料に使用するために確保される、ｈｉｇｈ−ｋ誘電体材料（つまり、固体薄膜誘電体材料であって、シリコンの乾式熱酸化によって生成された酸化ケイ素より高い誘電率を有するもの）を利用し、フォトディテクタアレイに表面パッシベーションを形成する。本発明の実施形態では、このようなｈｉｇｈ−ｋ誘電体材料を利用し、フォトディテクタアレイのメサ側壁に表面パッシベーションを形成する。本発明の実施形態に従って使用するのに適したｈｉｇｈ−ｋ誘電体材料のなかには、限定でない例として、酸窒化ハフニウムシリコン（ＨｆＳｉＯxＮy）および酸化アルミニウム（Ａｌ2Ｏ3）を含むものがある。
【００１４】
限定でない説明として、ｈｉｇｈ−ｋ誘電体材料は、原子層堆積（ＡＬＤ）によって堆積されており、シリコンＣＭＯＳ（相補型金属酸化物半導体）ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）のゲート誘電体を形成する。このようなＭＯＳＦＥＴはプレナー型の電子的電圧制御型３端子デバイスであるが、本発明の実施形態では、ＡＬＤで形成したｈｉｇｈ−ｋ誘電体材料を使用して、メサ型光電子電流制御（ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ  ｐｈｏｔｏ  ｃｕｒｒｅｎｔ  ｃｏｎｔｒｏｌｌｅｄ）型２端子ＢＪＴ（バイポーラフォトトランジスタ：ｂｉｐｏｌａｒ  ｐｈｏｔｏ−ｔｒａｎｓｉｓｔｏｒ）デバイスおよび／またはヘテロ接合フォトトランジスタ（ＨＰＴ）デバイスの表面パッシベーションを提供することを提案する。
【００１５】
第１に、ＭＯＳＦＥＴは通常、光電子機能のない電子デバイスとして使用されるのに対し、ＨＰＴは光入力に応答するフォトディテクタとして使用され得ることを理解されたい。第２に、ＭＯＳＦＥＴは電気的なゲート入力電圧を有する３端子デバイスであるのに対し、ＨＰＴはフローティングベースを有し、電気的入力または電気的制御端子をもたない２端子デバイスであることも理解されたい。代わりにＨＰＴは、光入力によって制御される。第３に、ＭＯＳＦＥＴは、そのゲート電圧によって、トランジスタ動作が制御される電圧制御型デバイスであることも、さらに理解されたい。ゲートのリーク入力電流は有害であり、最小にされ、その結果、高い入力インピーダンスになる。対照的にＨＰＴは、そのベースの光電流によってトランジスタ動作が制御される光電流制御型バイポーラデバイスである。エミッタ接合のバイアス電圧は最小にされ、その結果、入力先信号によって生成される内部の光電流に対して低い入力インピーダンスになる。第４に、ＭＯＳＦＥＴは、通常シリコンの（１００）面上に作製されるプレナー型デバイスであり、その場合シリコンと酸化ケイ素の間の界面が高い品質を有するということも理解されたい。対照的にＨＰＴメサは、メサ構造を取り囲む異なる結晶学的平面にファセットを有し、側壁ファセット間の交線も、もっと高いミラー指数を有する。第５に、ＭＯＳＦＥＴは、多数キャリアのデバイスであるのに対し、ＨＰＴは少数キャリアのデバイスであることも、さらに理解されたい。第６に、ＭＯＳＦＥＴにＡＬＤで形成したｈｉｇｈ−ｋ誘電体層は、ＭＯＳＦＥＴの相互コンダクタンス利得を直接担う電気的に活性なクリティカルな構造の１つであるが、ＡＬＤで形成したｈｉｇｈ−ｋ誘電体のメサ側壁のパッシベーション層は、光電子的に活性な半導体層のバルク機能を単に維持する働きをし、直接、ＨＰＴの光電流利得を担わないこともさらに理解されたい。第７に、ＭＯＳＦＥＴ内のｈｉｇｈ−ｋ誘電体は、常にゲート電極と直接物理的に接触しているが、メサ型ＨＰＴ内のｈｉｇｈ−ｋ誘電体のメサ側壁表面のパッシベーション層はどの電極からも物理的に隔てられていることも同様に理解されたい。要するにＭＯＳＦＥＴとＨＰＴとは、構造、物理および機能において非常に異なるということを理解されたい。ＡＬＤは非フォトニックであるＭＯＳＦＥＴデバイスに、従来より使用されるプロセス技術であり、ＨＰＴとは形も動作も実質的に異なるので、イメージインテンシファイアおよびフォトディテクタアレイの改善に関心がある人は、従来、ＡＬＤプロセスに頼らなかったであろうことも同様に理解されたい。
【００１６】
さらに説明すると、名称"PROCESS FOR PASSIVATING SEMICONDUCTOR LASER STRUCTURES WITH SEVERE STEPS IN SURFACE TOPOGRAPHY"の特許文献２では、他の誘電体材料の上面にＡＬＤ  Ａｌ2Ｏ3を用いて埋込みヘテロ構造半導体レーザの光出力ファセットをパッシベーションし、非ハーメチックシールパッケージ内のファセット劣化を防ぐ提案をしていることも注意されたい。このようなアプローチは、本発明の実施形態と全く異なるだけでなく、大部分は本発明の実施形態の逆であることを理解されたい。第１に、レーザは光を放出するのに対し、ＨＰＴは光を検出する。第２に、レーザの光利得媒体は電気的増幅なしに光を増幅するが、ＨＰＴは光を吸収し、電気的に光電子を増幅する。第３に、特許文献２に開示された埋込みヘテロ構造レーザは、メサ構造ももたず、光電子的に活性な層も、メサ側壁に露出したｐ−ｎ接合ももたないのに対して、本発明の実施形態は、取り囲むメサ側壁に露出した活性層を有するＨＰＴを有し、後で、これをＡＬＤで形成したｈｉｇｈ−ｋ誘電体材料を用いてパッシベーションする。第４に、特許文献２によれば、明記されていない技法によって堆積したイットリウム安定化ジルコニア（ＹＳＺ）が、露出したレーザの出力ファセットと直接物理的に接触している唯一の材料であり、ＡＬＤ  Ａｌ2Ｏ3がＹＳＺをさらに覆って環境からの保護を提供している。一方、特許文献２の発明は、露出したディテクタの活性層と直接物理的に接触しているＡＬＤ  Ａｌ2Ｏ3の使用法を教示している。第５に、特許文献２は、非ハーメチックシールのパッケージ内の半導体レーザに対して「優れた環境安定性」および「空中汚染物質により誘発される劣化からの保護」を達成すると主張しているが、本発明の実施形態では、代わりに、パッケージングに先立って、ＨＰＴ半導体デバイスに、そのメサ表面自体の所でパッシベーションすることを指向する。第６に、本発明の実施形態は、ＡＬＤで形成したＡｌ2Ｏ3メサ表面のパッシベーション層を他の環境的にさらに安定な誘電体材料で覆うことを提案しており、特許文献２のちょうど逆である。要するに、本発明の実施形態では、第２の異なる誘電体材料、例えば窒化ケイ素、酸化ケイ素、ポリイミド、ＢＣＢ、エポキシおよび／またはイメージインテンシファイアの構成に適している光吸収性ポリマーでＨＰＴのメサ側壁をパッシベーションし、環境の悪化から保護することを提案する。
【００１７】
従来のＣＭＯＳ能動画素センサ（ＡＰＳ）の読出し回路を介して、ＨＰＴに基づくフォトディテクタアレイの効率的、電子的読出しを容易にするために、本発明の特定の実施形態では、フォトカスコード画素を有利に使用して、出力インピーダンスを大幅に増加させることができる。このようなアプローチは、名称"LIGHT PULSE DETECTING DEVICE WITH IMPROVED RESPONSE CHARACTERISTIC UTILIZING CASCODE-CONNECTED LIGHT SENSITIVE DEVICE"の特許文献３において提案されており、参照により、その開示全体を全て本明細書で説明したものとして、本明細書に組み込む。本発明の実施形態では、モノリシック、縦型集積した、このようなフォトカスコードを提示する。このようなモノリシック縦型集積したフォトカスコードのエピタキシャル構造とエピタキシャル製造方法を使用することができる。このような集積により、有利なことに、デバイスの製造を簡略化し、撮像のフィルファクタを最大にし、画素サイズを減少させ、解像度を向上させ、かつ／またはアレイのサイズ、重量およびコストを低減することができる。
【００１８】
フラッシュＬＩＤＡＲの用途では、一般に解像度と感度について厳密な要求がある。本発明の実施形態では、フラッシュＬＩＤＡＲ用途向けによく適合したＨＰＴに基づくフォトディテクタアレイおよび／または半導体イメージインテンシファイアを提供できる。本発明の特定の実施形態によれば、光検出の量子効率を変調する（名称"METHODS FOR CMOS-COMPATIBLE THREE-DIMENSIONAL IMAGE SENSING USING QUANTUM EFFICIENCY MODULATION"の特許文献４で提案されたように）代わりに、本発明の実施形態による各画素内の構成するＨＰＴまたはフォトダーリントンの電気的な増幅利得を、バイアス電圧を介して変調することができる。このような変調は、変調光源と実質的に同じ周波数の所で、ディテクタアレイを励起するために使用することができる。このようなモードでは、本質的に光検出の量子効率は、明白に、または有意に変調されない。
【００１９】
ここで図１を参照すると、ＨＰＴメサ型デバイス１０が示されている。図示した実施形態では、メサ型デバイス１０をエッチングされた分離トレンチ１２が画定する。図示した実施形態では、メサ型デバイス１０に、少なくとも実質的に均一に、例えばＡｌ2Ｏ3（酸化アルミニウム）、ＺｒＳｉＯxＮy（酸窒化ジルコニウムシリコン）、または酸窒化ハフニウムシリコン（ＨｆＳｉＯxＮy）のｈｉｇｈ−ｋ材料の相似被覆２０を堆積させる。本発明の特定の実施形態では、このような層は、約２０００Å以下の厚さを有することがある。本発明の特定の実施形態では、このような層は、約１０００Å以下の厚さであってよい。本発明の特定の実施形態では、このような層は、原子層堆積（ＡＬＤ）を使用して形成することができる。本発明の特定の実施形態では、このような層は前駆体としてトリメチルアルミニウムおよび水を窒素のキャリアガス中で、温度３００℃、真空に近い条件で使用し、ほぼ４００〜６００℃で数秒から数分の間、堆積後アニールを行うことで堆積可能である。材料ならびにプロセス技術およびプロセス条件の多くの異なる可能な組合せがあるにもかかわらず、ＡＬＤで形成したｈｉｇｈ−ｋ材料の被覆は、ＨＰＴメサ表面のパッシベーションに唯一よく適合していると考えられる。
【００２０】
限定でない説明として、パッシベーション層とは、その下にある構造の表面のパッシベーションを実現する層のことである。本発明によれば、表面のパッシベーションは、メサ側壁上の表面トラップによる荷電キャリア（例えば電子または正孔）の生成および再結合を最小にし、半導体の表面効果を最小にし、半導体表面の光電子特性を対応する半導体のバルク特性と似たものにする。限定でないさらなる説明として、ＡＬＤは一般に気相化学過程であり原子精度で極めて薄い被覆を形成するのに適している。一般に、ＡＬＤ反応は２つ以上の化学的前駆体を使用する。これらの前駆体は、一般に、堆積ターゲットの表面と個別に、逐次的やり方で反応する。成長表面に前駆体を繰返し、交互に置き、かつ露出することによって薄膜が堆積される。本発明の特定の実施形態では、ＨＰＴメサ型デバイス１０の上面に開口２２をエッチングし、メサ型ＨＰＴデバイス１０への出力電流のオーミック金属コンタクト２４を、そこを通して提供することができる。本発明の特定の実施形態では、自己整合のフォトリソグラフィプロセスを使用することができる。
【００２１】
次に図２を参照すると、同様の参照番号が、本発明の同様の要素を識別しており、これらの要素についてさらなる説明は行わない。しかし特許文献２の反対の教示にもかかわらず、本発明の特定の実施形態では、ＡＬＤ誘電体層が、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、または適切なエポキシ等、共に限定でない単なる例として、高い耐環境性を有する他の誘電体材料３０によってさらに覆われことも、なお理解されたい。
【００２２】
さらに図１および２を参照すると、図示したＨＰＴメサ型デバイス１０は、層構造の材料システム５を形成する。図示した実施形態では、限定でない単なる例として、材料システム５は半導体に基づく材料システム、例えばＧａＡｓ、ＩｎＰ、ＧａＮ、および／またはＳｉＧｅＣに基づく材料システムの形をとることができる。
【００２３】
図示した実施形態では、システム５はＧａＡｓ基板５ａを含む。図示した実施形態では、システム５はＧａＡｓ基板５ａの上に配置したＧａＡｓバッファ層５ｂを含む。図示した実施形態において、システム５はバッファ層５ｂの上に配置したＩｎＧａＰエッチストップ層５ｃを含む。図示した実施形態では、システム５はエッチストップ層５ｃの上に配置したＧａＡｓサブコレクタ層５ｄを含む。図示した実施形態では、システム５はサブコレクタ層５ｄの上に配置したＧａＡｓコレクタ層５ｅを含む。図示した実施形態では、システム５はコレクタ接合として働くことができ、かつコレクタ層５ｅの上に配置したＧａＡｓ吸収層５ｆを含む。図示した実施形態では、システム５は吸収層５ｆの上に配置したＧａＡｓベース層５ｇを含む。図示した実施形態では、システム５は小さなバンドギャップ部分のエミッタヘテロ接合として働き、かつベース層５ｇの上に配置したＧａＡｓベース層５ｈを含む。図示した実施形態では、システム５はエミッタヘテロ接合の大きなバンドギャップ部分として働き、かつベース層５ｈの上に配置したＩｎＧａＰエミッタ層５ｉを含む。図示した実施形態では、システム５はエミッタ層５ｉの上に配置したＩｎＧａＰエミッタ層５ｊを含む。図示した実施形態では、システム５はエミッタ層５ｊの上に配置したＧａＡｓキャップ層５ｋを含む。
【００２４】
図１および２に示した実施形態では、トレンチ１２はメサ型デバイス１０の周りと、キャップ層５ｋ、エミッタ層５ｊ、エミッタ接合層５ｉ、５ｈ、ベース層５ｇ、吸収層５ｆ、およびコレクタ層５ｅに延在して、メサ型デバイス１０を画定する。図１および２に示した実施形態では、キャップ層５ｋ、エミッタ層５ｊ、エミッタ接合層５ｉ、５ｈ、ベース層５ｇ、吸収層５ｆ、およびコレクタ層５ｅのメサ表面をトレンチ１２によって露出する。図１および２に示した実施形態では、露出した表面層を、ＡＬＤで形成したｈｉｇｈ−ｋ被覆２０を用いてパッシベーションする。
【００２５】
図２に示した実施形態では、ｈｉｇｈ−ｋ被覆２０を、材料３０を用いて環境から保護する。材料３０は単層構造または多層構造の形をとることができる。材料３０は有機および／または無機材料を含むことができる。本発明の特定の実施形態では、材料３０は、実質的に相似または平坦化層である。材料３０は任意の多様な方法を使用して堆積することができる。平坦化被覆は、例えばガラス転移温度を超えて加熱したスピンオン有機誘電体を使用して達成できる。一方さらに相似被覆は、例えばプラズマ励起化学気相堆積（ＰＥＣＶＤ）技法によって堆積した酸窒化ケイ素であってよい。
【００２６】
さらに図１および２を参照すると、作動中、光を基板５ａに提供することにより、コンタクト２４に出力電流を誘起できる。コンタクト２４は、ＬＥＤアレイまたは電子的読出し回路と電気的に接続できて、基板５ａのメサ型デバイス１０対応部分（例えば縦方向に位置整合する部分）への光入射について表示を提供することが可能である。複数のこのようなメサ型デバイス１０を同様のトレンチによって画定することができ、１次元または２次元アレイのセンサを提供することができる。
【００２７】
次に図３ａを参照すると、本発明の実施形態による図１のＨＰＴメサ型デバイス１０を使用するフォトダーリントン画素が示されている。本明細書で用いる「フォトダーリントン」は、一般的に、感光性のダーリントン増幅器を指し、そのトランジスタの１つはフォトトランジスタ（例えば第１のトランジスタ）である。同様の要素は、同様の参照番号で示し、再度、説明はしない。図３ａの実施形態では、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）１１０も提供される。ＨＢＴメサ型デバイス１１０およびＨＰＴメサ型デバイス１０を、共通の材料システム５中で、互いにモノリシックに集積する。ＨＢＴ１１０用ベースコンタクト１２０ならびにＨＰＴエミッタコンタクト１４０とＨＢＴベースコンタクト１２０間の金属相互接続１３０を与え、モノリシック集積したＨＰＴ−ＨＢＴフォトダーリントン１５０を提供する。
【００２８】
図３ａに示した実施形態では、トレンチ１２は、やはりキャップ層５ｋ、エミッタ層５ｊ、エミッタ接合層５ｉ、５ｈ、ベース層５ｇ、吸収層５ｆ、およびコレクタ層５ｅに延在して、メサ型ＨＢＴデバイス１１０を形成する。図３ａに示した実施形態では、トレンチ１２は、より浅い部分すなわち凹部１３を含む。図３ａに示した実施形態では、凹部１３は、キャップ層５ｋ、エミッタ層５ｊ、エミッタ接合層５ｉ、５ｈに延在して、ベース層５ｇの一部分を露出する。コンタクト１２０を、キャップ層５ｋにコンタクト２４を提供したのと同様に、ベース層５ｇの凹部１３により露出された部分に設ける。図３ａに示した実施形態では、キャップ層５ｋ、エミッタ層５ｊ、エミッタ接合層５ｉ、５ｈ、ベース層５ｇ、吸収層５ｆ、およびコレクタ層５ｅのメサ側壁表面をトレンチ１２によって露出する。図３ａに示した実施形態では、露出したメサ表面層をＡＬＤで形成したｈｉｇｈ−ｋ被覆２０を用いてパッシベーションする。
【００２９】
図３ａに示した実施形態では、ＨＰＴとＨＢＴは共に、ＡｌxＯy（例えば、酸化アルミニウム、化学量論的Ａｌ2Ｏ3または非化学量論的ＡｌxＯy）の原子層堆積によってパッシベーションしたメサ側壁または表面を有してよい。
【００３０】
次に図４ａを参照すると、このモノリシック集積したＨＰＴ−ＨＢＴフォトダーリントン１５０において、ｈｉｇｈ−ｋ被覆２０は、図２と同種の材料３０を用いて環境から保護する。再び、この実施形態の同様の参照番号は同様の要素を指し、再度、説明はしない。
【００３１】
ここで図３ｂを参照すると、モノリシック縦型集積したフォトカスコード１６０が示されており、これはトレンチ１２によって画定したＨＰＴ／ＨＢＴメサ１０’を利用する。本明細書で用いる「フォトカスコード」は、一般的に、ＨＢＴの電流バッファが後続する感光性ＨＰＴで構成された感光性の２段増幅器を指す。ＨＰＴおよびＨＢＴデバイスのこのようなモノリシック縦型集積は、特に、高密度実装した感光性画素のアレイを提供するのに適していて、ＡＰＳ−ＣＭＯＳ読出し回路に容易にインタフェースできるということも理解されたい。
【００３２】
図示したメサ型ＨＰＴ／ＨＢＴフォトカスコードデバイス１０’を層構造の材料システム５’で形成する。図示の実施形態ででは、限定でない単なる例として、材料システム５’はＧａＡｓ材料に基づくシステムの形をとることができる。図示した実施形態では、システム５’はＧａＡｓ基板５ａを含む。図示した実施形態では、システム５’は基板５ａ’の上に配置したＧａＡｓエピタキシャルバッファ層５ｂを含む。図示した実施形態では、システム５’はバッファ層５ｂ’の上に配置したＩｎＧａＰエッチストップ層５ｃ’を含む。図示した実施形態では、システム５’はエッチストップ層５ｃ’の上に配置したＩｎＧａＰエミッタ層５ｄ’を含む。図示した実施形態では、システム５’はエミッタヘテロ接合の大きなバンドギャップ部分として働き、かつ層５ｄ’の上に配置したＩｎＧａＰ層５ｅ’を含む。図示した実施形態では、システム５はエミッタヘテロ接合の小さなバンドギャップ部分として働き、かつ層５ｅ’の上に配置したＧａＡｓベース層５ｆ’を含む。図示した実施形態では、システム５’は層５ｆ’の上に配置したＧａＡｓベース層５ｇ’を含む。図示した実施形態では、システム５’は層５ｇ’の上に配置したＧａＡｓ吸収層およびコレクタ接合５ｈ’を含む。図示した実施形態では、システム５’は５ｈ’の上に配置したＧａＡｓコレクタ層５ｉ’を含む。図示した実施形態では、システム５’は層５ｉ’の上に配置したＨＰＴ−ＨＢＴ再結合層５ｊ’を含む。図示した実施形態では、システム５’は層５ｊ’の上に配置したＩｎＧａＰエミッタ層５ｋ’を含む。図示した実施形態では、システム５’はエミッタヘテロ接合の大きなバンドギャップ部分として働き、かつ層５ｋ’の上に配置したＩｎＧａＰ層５ｌ’を含む。図示した実施形態では、システム５’はエミッタヘテロ接合の小さなバンドギャップ部分として働き、かつ層５ｌ’の上に配置したＧａＡｓ層５ｍ’を含む。図示した実施形態では、システム５’は層５ｍ’の上に配置したＧａＡｓベース層５ｎ’を含む。図示した実施形態では、システム５’は層５ｎ’の上に配置したＧａＡｓコレクタ接合層５ｏ’を含む。図示した実施形態では、システム５’は層５ｏ’の上に配置したＧａＡｓコレクタ層５ｐ’を含む。最後に、図示した実施形態では、システム５’は層５ｏ’の上に配置したＧａＡｓキャップ層５ｑ’を含む。
【００３３】
図３ｂに示した実施形態では、層５ｄ’〜５ｉ’がＨＰＴデバイスを形成し、ＨＰＴデバイスと、層５ｋ’〜５ｐ’が形成するＨＢＴデバイスとを再結合層５ｊ’によって隔てる。図３ｂに示した実施形態では、トレンチ１２は、メサ型デバイス１０’の周り、ならびにキャップ層５ｑ’、ＨＢＴ層５ｐ’〜５ｋ’、再結合層５ｊ’、およびＨＰＴ層５ｉ’〜５ｄ’に延在し、メサ型デバイス１０’を画定する。図３ｂに示した実施形態では、トレンチ１２は、より浅い部分すなわち凹部１３を含む。図３ｂに示した実施形態では、凹部１３は、キャップ層５ｑ’、ＨＢＴコレクタ層５ｐ’およびＨＢＴコレクタ接合層５ｏ’に延在して、ＧａＡｓＨＢＴベース層５ｎ’の部分を露出する。コンタクト１２０を、ベース層５ｎ’の凹部１３により露出した部分に提供して、埋め込んだＨＢＴ構造のための接続を提供する。コンタクト２４をキャップ層５ｑ’に設ける。図３ｂに示した実施形態では、コンタクト１２０はＨＰＴ／ＨＢＴフォトカスコードデバイス１０’用の動作バイアス電圧を提供するために使用することができ、コンタクト２４は読出し回路と電気的に接続できて、基板５ａ’のＨＰＴ／ＨＢＴメサ型フォトカスコードデバイス１０’対応部分（例えば実質的に縦方向に位置整合する部分）への光入射について表示を提供することが可能である。複数のこれらメサ型ＨＰＴ／ＨＢＴデバイス１０’を、１つまたは複数のトレンチ１２によって画定し、アレイセンサを提供することができる。
【００３４】
図３ｂに示した実施形態では、ＨＰＴ／ＨＢＴデバイス１０’のメサ側壁表面をトレンチ１２によって露出する。図３ｂに示した実施形態では、露出したメサ表面層をＡＬＤで形成したｈｉｇｈ−ｋ被覆２０を用いてパッシベーションする。図３ｂに示した実施形態では、ＨＰＴとＨＢＴは共に、ＡｌxＯy（例えば、酸化アルミニウム、化学量論的Ａｌ2Ｏ3または非化学量論的ＡｌxＯy）の原子層堆積によってパッシベーションしたメサ側壁または表面を有してよい。
【００３５】
図３ｂに示した実施形態では、ｐ−ｎおよびｐ−ｉ−ｎ接合は、連続的に傾斜した接合であっても、または急峻な接合を用いることでもよい。ドープ（ｄｏｐｅｄ）層は、その材料組成中で均一あっても、または不均一であってもよいし、ＨＰＴ−ＨＢＴ再結合層（例えば、図３ｂ、４ｂの５ｊ’）をサイリスタ動作を防止するために使用することができる。本発明の特定の実施形態では、このような層はドープ量子井戸（複数）、ミッドギャップ（ｍｉｄ−ｇａｐ）のドープ層（複数）、単に厚いドープ層（複数）、トンネル接合（複数）または少数キャリアの再結合を増加させるのに有用な他の構造を含むことができる。
【００３６】
次に図４ｂを参照すると、このモノリシック縦型集積したＨＰＴ−ＨＢＴフォトカスコード１６０において、ＡＬＤで形成したｈｉｇｈ−ｋ被覆２０は、図４ａと同種の材料３０を用いて環境から保護する。再び、図４ａおよび４ｂの同様の参照番号は実施形態の同様の要素を指し、再度、説明はしない。
【００３７】
限定のためでない、さらなる説明として、図３ａ、４ａのフォトダーリントンでは、ＨＰＴの光電流をＨＢＴのベースに導通し、電流信号をさらに増幅することを理解されたい。それに反し、図３ｂ、４ｂのフォトカスコードでは、ＨＰＴの光電流をＨＢＴのエミッタに導通し、エミッタは出力バッファとして働き電流信号を増幅しない。本発明の特定の実施形態では、２つの構造を組み合わせてフォトダーリントンカスコードデバイスを提供することができる。すなわち、（１）ベースへの電流入力を有する少なくとも１つのＨＢＴが、光電流信号を増幅し、（２）エミッタに電流入力を有する他のＨＢＴが、ＣＭＯＳ  ＡＰＳのように、読出し回路への電流出力をバッファする。
【００３８】
次に図５を参照すると、図３ｂのＨＰＴ−ＨＢＴフォトカスコードを使用するＡＰＳ（能動画素センサ）ＣＭＯＳ画素の回路の概略図が示されている。ＡＰＳ ＣＭＯＳは、例えばＰＩＮフォトダイオードの部分として用いるのに適している。単一のＨＰＴと比べて、本発明の特定の実施形態によるモノリシック縦型集積したＨＰＴ−ＨＢＴフォトカスコードは、より高い出力インピーダンスを有し、ミラー効果を実質的に除去し、高利得または高帯域であってよい。本発明の特定の実施形態では、作動中、ＨＰＴエミッタ接合を順方向バイアスし、一方ＨＰＴコレクタ接合を逆バイアスする。
【００３９】
図５の概略図は、接地するＨＢＴベースに加えて電圧供給５１０、５１５を含み、３つの電圧参照を提供する。リセットトランジスタ５２０を、電圧供給５１０、５１５間にフォトカスコード１００と直列に結合する。ソースフォロワトランジスタ５３０の制御ゲートをリセットトランジスタ５２０およびフォトカスコード１００間の接合に結合する。ソースフォロワトランジスタと、アドレス可能な行選択ゲート入力を有する行選択トランジスタ５４０とを、電圧供給５１０およびアドレス可能な列バス５５０間に直列に結合する。
【００４０】
図３ｂに示した縦型モノリシック集積したＨＰＴ−ＨＢＴフォトカスコードは、図５に示したＣＭＯＳ  ＡＰＳ読出し回路に非常に効率的な仕方でインタフェースする。作製は、ＨＢＴベースへのオーミック金属コンタクト以外は、ＨＰＴのそれと同様に達成すことができる。このコンタクトを全画素に対してまとめて連絡するか接続し、かつ接地することができる。
【００４１】
次に図６を参照すると、図３ｂのフォトカスコードのエネルギー準位図が示されている。再度、モノリシック縦型集積したＨＰＴフォトカスコードにおけるｐ−ｎ接合は、急峻な接合でも、傾斜した接合であっても、または両方の組合せであってもよい。ドープ層は、やはり、ドープした半導体の１つの均一層か、またはドープした量子井戸およびバリアなどの複数のドープ層でよい。ＨＰＴ−ＨＢＴ再結合層（例えば、図３ｂ、４ｂに示したような）は、モノリシック縦型集積したＨＰＴフォトカスコードのＨＰＴとＨＢＴの間に置くのに特に有用であり、サイリスタ動作を抑えることができる。本発明の特定の実施形態では、このような層はドープ量子井戸（複数）、ミッドギャップのドープ層（複数）、単に厚いドープ層（複数）、トンネル接合（複数）または少数キャリアの再結合を増加させるのに有用な他の構造を含むことができる。本発明の特定の実施形態では、作動中、ＨＰＴエミッタ接合を順方向バイアスし、一方ＨＰＴコレクタ接合を逆バイアスする。
【００４２】
さらに図５を参照すると、本発明の特定の実施形態では、ＨＰＴ、ＨＢＴおよび複数のＭＯＳＦＥＴを含む全回路を、同一シリコン基板上に、従来のＢｉＣＭＯＳ設計原理（普通Ｓｉ−Ｇｅファウンドリ関連の）を利用してモノリシック集積させることが有利であってよい。放射を検出するためにシリコンが使用できない場合には、ＨＰＴを、ＩｎＰ、ＧａＡｓ、ＧａＮ、またはＳｉＧｅＣ等、全て限定でない例として、異なる基板上に作製するのが有利であってよい。図３ｂ、４ｂおよび５を参照すると、図８に従う図５に示したように、モノリシック縦型集積したフォトカスコードフリップチップを、ＡＰＳ−ＣＭＯＳ読出し回路にボンディングして使用することが望ましい場合もある。
【００４３】
さらに図８を参照すると、基板５’上に形成したフォトカスコード１０’が示されている。ＡＬＤで形成したＡｌ2Ｏ3によるメサ表面のパッシベーション被覆２０を提供する。誘電体３０を提供する。コモン基板バイアスを提供するために相互接続金属８０５を設ける。コモンＨＢＴベースバイアスを提供するために相互接続金属８１０を設ける。フォトカスコード用にオーミック金属コンタクト８１５を設ける。インジウムバンプ８２０を提供する。ＬＥＤ用にオーミック金属コンタクト８２５を設ける。ＡＰＳ−ＣＭＯＳ画素８３０を提供する。最後にシリコンＡＰＳ−ＣＭＯＳ読出しアレイ８３５を提供する。ローレベル入力光を基板５ａ’に与える。
【００４４】
次に図９を参照すると、単一のＨＰＴ画素アレイを備える半導体イメージインテンシファイアが示されている。本願発明者による上記特許文献１では、ＬＥＤアレイにボンディングしたＨＰＴに基づくフォトディテクタアレイフリップチップを備える半導体イメージインテンシファイアを開示している。実験結果は、ＡＬＤで形成したＡｌ2Ｏ3によるメサ表面のパッシベーションがないＨＰＴ画素に対して１００を超える利得を実証した。これは非ガイガーモードで動作しているアバランシェフォトダイオードのそれの１０倍を超える高い感度である。実験結果は、ＡＬＤで形成したＡｌ2Ｏ3によるメサ表面のパッシベーションを使用したＨＰＴ画素に対して１０００を超える利得を実証する。これは非ガイガーモードで動作しているアバランシェフォトダイオードのそれの１００倍を超える高い感度である。ＡＬＤで形成したＡｌ2Ｏ3によってパッシベーションしたＨＰＴでは、やはり暗電流および暗電流ノイズを顕著に抑制する。この最適化の結果、向上した感度、さらに減少した暗電流および暗電流ノイズを有するイメージインテンシファイアを得ることができる。したがって、特に有用であってよい半導体イメージインテンシファイアの設計を図９において開示する。
【００４５】
さらに図９を参照すると、単一のＨＰＴを使用する半導体イメージインテンシファイア９００が示されている。イメージインテンシファイア９００は、基板５ａに形成した多数のＨＰＴ１０を含む。ＡＬＤで形成したＡｌ2Ｏ3によってメサ表面のパッシベーション被覆２０を提供する。光吸収性誘電体９０４を提供する。ＨＰＴに複数のオーミック金属コンタクト９１５を設ける。複数のインジウムバンプ９２０を提供する。複数のオーミック金属コンタクト９２５を提供する。ＬＥＤに複数のＬＥＤデバイス９３０を設ける。ＬＥＤ基板９４０を提供する。基板５ａの所にローレベル入力光を与えることができる。基板５ａの所の入力光に応答してＬＥＤ９３０から増幅した光出力が得ることができる。
【００４６】
フローティングベースＨＰＴは、２つの出力電極を備えた単一段の増幅器として働くことを理解されたい。１つのフローティングベースＨＰＴおよび１つのＨＢＴで構成されるフォトダーリントンは、やはり２つの出力電極を備えた２段増幅器として働く。したがって、フォトダーリントンは、本発明の特定の実施形態では、ＨＰＴの代替品として利用することができる。さらに、例えば、１つのフローティングベースＨＰＴおよび２つのＨＢＴを、図１０に示したように３段のフォトダーリントンにカスケード接続することが可能で、ディテクタおよびイメージインテンシファイアのための高利得、したがって高感度を実現できる。
【００４７】
図１０には、半導体イメージインテンシファイア１０００の１つの画素を示しており、半導体イメージインテンシファイア１０００は１つの３段フォトダーリントン１００２にフリップチップボンディングした、ＬＥＤ基板１０３２上の１つのＬＥＤ１０３０で構成される。本発明の特定の実施形態では、フォトダーリントン内の基板５に形成したＨＰＴ１００４およびＨＢＴ１００６、１００８は、ＡＬＤで形成したＡｌ2Ｏ3２０によってパッシベーションしたメサ側壁表面を有しており、再度、利得を改善し、暗電流および暗電流ノイズを低減させる。これは暗電流によるＨＢＴ利得の飽和を防止するのに極めて重要である。図９と１０では共に、ＬＥＤからＨＰＴ中への光正帰還を防ぐために光吸収ポリマー９０４を使用することができ、これは自励飽和（ｓｅｌｆ−ｓｕｓｔａｉｎｅｄ  ｓａｔｕｒａｔｉｏｎ）およびオン／オフスイッチングを抑える。ここでも、基板５ａの所にローレベル入力光を与える。基板５ａの所の入力光に応答してＬＥＤ１０３０から増幅した光出力が得ることができる。
【００４８】
次に、図７を参照すると、本発明の実施形態によるデジタル変調のホモダインフラッシュＬＩＤＡＲシステム７００が示されている。一般にシステム７００は、そこに光学的に結合されたレンズ（ｌｅｎｓｉｎｇ）７２０を有する光源７１０を含む。本明細書で用いる「レンズ」は、一般に１つまたは複数の光学レンズ、ミラー、フィルター、ビームステアリング装置ならびに／または光信号を投射および／もしくは集光するために有用な他の光学部品を指す。システム７００は、光源７１０と電気的に結合し、かつ光源７１０をドライブする中間周波数（ＩＦ）発振器７３０を追加的に含む。光源７１０は、レンズ７２０を介してターゲット７４０の方向に発振器７３０に応答して放射（ｅｍｉｓｓｉｏｎ）７１５を放出することができる。言い換えると、光源の放射７１５を中間周波数（ＩＦ）で変調し、距離Ｚの所にあるターゲット７４０に向け、レンズ７２０を介して放出する。少なくともいくらかの放射７１５が、反射光７４５としてターゲット７４０によって反射される。
【００４９】
さらに図７を参照すると、システム７００は追加的にＨＰＴに基づくフォトディテクタアレイ７６０と光学的に結合したレンズ７５０を含む。本発明の特定の実施形態では、アレイ７６０は、図１〜６および８〜１０についての図示および説明によるＡＰＳ  ＣＭＯＳ読出し回路に結合した、ＨＰＴ、フォトダーリントンもしくはＨＰＴ−ＨＢＴフォトカスコードディテクタ画素の２次元アレイの形をとることができる。本発明の特定の実施形態では、反射７４５をレンズ７５０によって集光し、ＨＰＴに基づくフォトディテクタアレイ７６０に焦点合せすることができ、これを半導体イメージインテンシファイアのアレイとして働かせることができる。
【００５０】
図示した実施形態では、アレイ７６０を、やはりＩＦ（中間周波数）発振器７３０に応答および依存して結合し、かつ作動する。反射光７４５のＩＦ変調の相対的位相（ｒｅｌａｔｉｖｅ  ｐｈａｓｅ）がターゲット距離（ｔａｒｇｅｔ  ｄｉｓｔａｎｃｅ）ｚに関する情報を担う。一連の変調周波数ＩＦで位相変調を測定することによって、アレイ７６０の中のそれぞれの、かつ全てのディテクタ画素で、ターゲット距離ｚを推測することができる。
【００５１】
より詳細には、ターゲットとの距離は、送信した光信号７１５と、反射した光信号７４５の間の相対的位相差中に符号化される。位相差を解析し、距離ｚの情報を得るために、受信した光信号と、送信したビーム７１５を変調する電気的ＩＦ信号と、をホモダインするローパスフィルターを備えた高速アナログミキサを使用することができる。
【００５２】
本発明の特定の実施形態では、ホモダインＩＦミキシングおよびローパスフィルタリングは、バイアス電圧と、したがってフォトディテクタアレイ７６０のＨＰＴもしくはフォトダーリントン利得と、を光源７１０と同じ周波数で直接変調することによって直接達成することができる。本明細書で用いる「ホモダインする」は、一般的に、受信した信号を基準周波数と非線形的にミキシングすることによって、周波数変調した電磁放射を検出する方法のことを指す。ＨＰＴもしくはフォトダーリントンの画素利得をＩＦ周波数で変調する。この場合、電気的読出し回路、例えばＣＭＯＳ−ＡＰＳはディテクタアレイを読み出すか、またはイメージインテンシファイア構成はＬＥＤアレイ光出力を利用する。光源７１０およびアレイ７６０は共に同じ発振器７３０からＩＦ変調クロック信号を得ることができ、それらの間の同期をとることができる。ＨＰＴ光検出の量子効率は、特許文献４および特許文献５および特許文献６の教示と反対に、名目上最大化され、かつ全く変調されない。本発明の特定の実施形態では、マルチプル（ｍｕｌｔｉｐｌｅ）ホモダイン測定を実行することができる。本発明の特定の実施形態では、２ホモダイン測定を、２つの互いに直交する位相で、それぞれのＩＦ周波数において実行することができる。
【００５３】
電荷積分読出し回路は、約１ｋＨｚ以下の遮断周波数を有する優れたローパスフィルターであることも理解されたい。当業者には理解されるであろうが、一般に１ｋＨｚは、ラージフォート（商業的に利用できるＡＰＳ  ＣＭＯＳ撮像素子（ｉｍａｇｅｒ））の最も速いフレームレートに相当する。限定でない例として、ラージフォーマットは１００，０００画素より多いことを指す。限定でないさらなる例として、ラージフォーマットは１メガ画素より多いことを指す。イメージインテンシファイアの出力に光学的に結合した場合、ＡＰＳ−ＣＭＯＳ撮像素子はイメージインテンシファイアの光出力用の電気的読出しとして働き、かつホモダインフラッシュＬＩＤＡＲ動作に必要な同様のローパスフィルタリングも提供できる。
【００５４】
さらに、フラッシュＬＩＤＡＲ動作の間、ＩＦは、一連の異なる値、ローエンドにおける、最も高いあいまいでない周波数から、ハイエンドにおいてｚの要求される距離分解能（ｄｉｓｔａｎｃｅ  ｒｅｓｏｌｕｔｉｏｎ）を決定するための最も低い周波数までの範囲の値に設定され、相対的位相差を、多数（ｍｕｌｔｉｐｌｅ）のサイクルにわたり積分し、相対位相を検出し、かつこのイメージ内の各画素における距離（ｒａｎｇｅ）ｚを差し引くことによって検出することができる。
【００５５】
本発明の特定実施形態では、フローティングベース、エミッタ、コレクタ、エミッタ接合およびコレクタ接合を備える半導体ヘテロ接合フォトトランジスタ（ＨＰＴ）デバイスを提供することができ、ＨＰＴの、少なくともエミッタ接合、フローティングベースおよびコレクタ接合が光電子的に活性である。デバイスは、ほぼ１センチメートル（１ｃｍ）以下のメササイズを有する、少なくとも１つのメサ型構造を備えることができる。メサの側壁表面は、光電子的に活性な半導体層と交差することがある。光電子的に活性な半導体層のメサ側壁表面を、名目上、無機の電気絶縁体の原子層堆積（ＡＬＤ）によって完全にパッシベーションすることができる。絶縁体は、半導体デバイス活性層のメサ側壁表面と直接物理的に接触していることがある。ＡＬＤ絶縁体は酸素を含むことがある（例えば、ほぼ１０原子数％以上）。ＡＬＤパッシベーション絶縁体を、他の誘電体材料で覆うことができる。
【００５６】
本発明の特定の実施形態では、複数画素アレイの各機能（ｆｕｎｃｔｉｏｎｉｎｇ）画素は、少なくとも１つのこのようなＨＰＴを含むことができる。
【００５７】
本発明の特定の実施形態では、複数の画素を含む半導体イメージインテンシファイアを提供することができる。各機能画素は、少なくとも１つのこのようなＨＰＴを含むことができる。各機能画素は、少なくとも１つのヘテロ接合バイポーラトランジスタ（ＨＢＴ）を追加的に含むことができ、少なくともエミッタ接合、ベースおよびコレクタ接合は電気的に活性であり、前記ＨＢＴの側壁表面は前記電気的に活性な半導体層と交差し、電気的に活性な半導体層の前記ＨＢＴ側壁表面は、ＨＢＴベースへの電気的コンタクトを除いて、名目上、無機の電気絶縁体の原子層堆積（ＡＬＤ）によって完全にパッシベーションすることができ、前記絶縁体は、ＨＢＴベースへの電気的コンタクトを除いて、前記半導体デバイス活性層の前記メサ側壁表面と直接物理的に接触しており、前記ＡＬＤ絶縁体は酸素（１０原子数％以上）を含み、前記ＡＬＤパッシベーション絶縁体を、他の材料でさらに覆う。
【００５８】
本発明の特定の実施形態では、このようなＨＰＴおよびＨＢＴの各対は対応するフォトダーリントンを構成することができる。本発明の特定の実施形態では、このようなＨＰＴおよびＨＢＴの各対は対応するフォトカスコードを構成することができる。本発明の特定の実施形態では、このようなフォトカスコードはモノリシック、かつ縦型集積したフォトカスコードデバイスであってよく、エピタキシャル構造を有することができる。このようなモノリシック、かつ縦型集積したフォトカスコードデバイスは、フローティングするＨＰＴベースを有してよい。
【００５９】
本発明の特定の実施形態では、原子層堆積（ＡＬＤ）パッシベーション絶縁体は、Ａｌおよび酸素の全体の合わせた原子数がほぼ９５％以上、主として酸化アルミニウム（化学量論的Ａｌ2Ｏ3または非化学量論的ＡｌxＯy）であってよい。本発明の特定の実施形態では、ＡＬＤ堆積パッシベーション層の厚さは、約２０００Å以下であってよい。本発明の特定の実施形態では、ＡＬＤ堆積パッシベーション層は、主としてＺｒＳｉＯxＮy（酸窒化ジルコニウムシリコン）またはＨｆＳｉＯxＮy（酸窒化ハフニウムシリコン）で構成される。
【００６０】
本発明の特定の実施形態では、このようなＨＰＴデバイスは、適切なドーパントを有するＩｎＰ、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＡｓＰ、ＩｎＡｌＧａＡｓ、およびそれらの合金を含み、またはそれで構成することができる。本発明の特定の実施形態では、このようなＨＰＴデバイスは、適切なドーパントを有するＧａＡｓ、ＩｎＡｓ、ＡｌＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓＰおよびそれらの合金を含み、またはそれで構成することができる。本発明の特定の実施形態では、このようなＨＰＴは、適切なドーパントを有するＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＮおよびそれらの合金を含み、またはそれで構成することができる。本発明の特定の実施形態では、このようなＨＰＴは、適切なドーパントを有するＳｉ、ＳｉＧｅ、ＳｉＧｅＣおよびそれらの合金を含み、またはそれで構成することができる。
【００６１】
本発明の特定の実施形態では、ＨＰＴおよびＨＢＴは、独立に、ｎ−ｐ−ｎ、またはｐ−ｎ−ｐ型であってよい。
【００６２】
本発明の特定の実施形態では、フラッシュＬＩＤＡＲ（光検知側距）装置は、少なくとも１つの変調した光源と、少なくとも１つのＨＰＴに基づくフォトディテクタアレイまたは半導体イメージインテンシファイアとを含むか、またはそれで構成されて提供することができる。ＨＰＴに基づくフォトディテクタアレイまたは半導体イメージインテンシファイアの、ＨＰＴまたはフォトダーリントン利得は、名目上、光源を変調する周波数と同じ周波数で変調した、ＨＰＴまたはフォトダーリントンのバイアス電圧によって変調することができる。
【００６３】
本発明の特定の実施形態では、メサ型ヘテロ接合フォトトランジスタ（ＨＰＴ）アレイ、ＨＰＴに基づくフォトディテクタアレイおよび半導体イメージインテンシファイアの設計、製造方法、およびシステムの応用を提案しており、そのＨＰＴメサ側壁表面をＺｒＳｉＯxＮy(酸窒化ジルコニウムシリコンまたはＨｆＳｉＯxＮy（酸窒化ハフニウムシリコン）またはＡｌ2Ｏ3（酸化アルミニウム）の原子層堆積（ＡＬＤ）によってパッシベーションする。モノリシックかつ縦型集積フォトカスコードは、ＣＭＯＳ  ＡＰＳ読出しを容易にする。ホモダインフラッシュＬＩＤＡＲ（光検知測距）装置も提供する。
【００６４】
次に図１１および１２参照すると、半導体光電子メサ型デバイス１１００、１２００が示されており、メサ側壁に露出した、その光電子的に活性な単独のｐ−ｎ接合（図１１）または複数のｐ−ｎ接合（図１２）を、ＡＬＤ形成Ａｌ2Ｏ3被覆１１２０、１２２０によってパッシベーションする。オーミック金属コンタクト、劈開（ｃｌｅａｖｉｎｇ）またはスクライブ用のストリート等の普通実施される構造は示してない。
【００６５】
埋込みヘテロ接合レーザ等の順方向バイアスｐ−ｎ接合を有する半導体光電子デバイスについて、これは"PROCESS FOR PASSIVATING SEMICONDUCTOR LASER STRUCTURES WITH SEVERE STEPS IN SURFACE TOPOGRAPHY"という名称の、参照により、その開示全体を全て本明細書で説明したものとして本明細書に組み込む特許文献２に教示しているが、そのレーザ発振する量子井戸はｐ−ｎ接合の中にあり、表面の再結合電流はレーザ閾値および量子効率に有害である。したがって商用のレーザ製品は通常、半導体材料に埋込んだ活性なレーザｐ−ｎ接合を備えている。これが、設計および製造を非常に複雑にしており、生産歩留りと均一性との妥協できまる。
【００６６】
ｐ−ｉ−ｎフォトダイオード等の逆バイアスｐ−ｎ接合を有する半導体光電子デバイスでは、接合は光吸収層を含み、アバランシェフォトダイオードでは、接合は光吸収層、傾斜（ｇｒａｄｉｎｇ）層、電界制御（ｆｉｅｌｄ＾ｃｏｎｔｒｏｌ）および多重（ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）層を備え、表面リークによる暗電流は、暗電流ノイズと低いアバランシェ利得につながる。したがって、商用のフォトディテクタ製品は通常、ドーパントの拡散工程を使用して活性ｐ−ｉ−ｎ接合を形成することによって形成される。これが、製造の許容度を厳しいものにし、デバイスの不均一性および大きな平面状デバイスサイズはモノリシックに集積するのに適さない。
【００６７】
図１１および１２は、順方向バイアス接合および逆方向バイアス接合共にうまく機能する単純化したメサ側壁表面のパッシベーションを示す。図１１および１２によるデバイス設計および製造は非常に簡略化される。というのは、メサ型デバイスを画定するトレンチのエッチングとｈｉｇｈ−ｋ誘電体材料のＡＬＤ実施のみを必要とするだけだからである。環境的にさらに安定な第２の誘電体１１３０、１２３０で覆ったことで有利なものとなり、ＡＬＤｈｉｇｈ−ｋ層をさらに保護することもできる。
【００６８】
図１１を参照すると、限定でない、さらなる説明として、デバイス１１００はＧａＡｓ基板１１０２を含むことができる。ＧａＡｓ／ＩｎＧａＡＰ層１１０４を基板１１０２に形成することができる。ｎドープ非空乏化ＩｎＧａＰ層１１０６を層１１０４に形成することができる。空乏化ｐ−ｎまたはｐ−ｉ−ｎ光電子的に活性な接合１１０８を層１１０６上に形成することができる。ｐドープ非空乏化ＧａＡｓ層１１１０を層１１０８に形成することができる。ＧａＡｓ／ＩｎＧａＰ層１１１２を層１１１０上に形成することができる。
【００６９】
図１２を参照すると、限定でない、さらなる説明として、デバイス１２００はＧａＡｓ基板１２０２を含むことができる。ＧａＡｓ／ＩｎＧａＡＰ層１２０４を基板１２０２に形成することができる。ｎドープ非空乏化ＩｎＧａＰ層１２０６を層１２０４に形成することができる。空乏化ｐ−ｎまたはｐ−ｉ−ｎ光電子的に活性な接合１２０８を層１２０６上に形成することができる。ｐドープ非空乏化ＧａＡｓ層１２１０を層１２０８に形成することができる。ＧａＡｓ／ＩｎＧａＰ層１２１２を層１２１０上に形成することができる。ｐドープ非空乏化ＧａＡｓ層１２１４を層１２１２に形成することができる。空乏化ｐ−ｎまたはｐ−ｉ−ｎ光電子的に活性な接合１２１６を１２１４上に形成することができる。ｎドープ非空乏化ＧａＡｓ層１２１８を層１２１６に形成することができる。ＧａＡｓ／ＩｎＧａＰ層１２２０を層１２１８上に形成することができる。層１２１６および層１２０８に２つの接合を含む。
【００７０】
当業者には、本発明の精神および範囲から逸脱することなく本発明について多くの修正、変形を行うことができることを理解され得る。したがって、本発明の修正および変形が、添付の特許請求の範囲およびその等価物の範囲である限り、これらの修正および変形を本発明は包含することが意図されている。
【図１】
2011501415.tif 000003
【図２】
2011501415.tif 000004
【図３ａ】
2011501415.tif 000005
【図３ｂ】
2011501415.tif 000006
【図４ａ】
2011501415.tif 000007
【図４ｂ】
2011501415.tif 000008
【図５】
2011501415.tif 000009
【図６】
2011501415.tif 000010
【図７】
2011501415.tif 000011
【図９】
2011501415.tif 000012
【図１１】
2011501415.tif 000013
【図１２】
2011501415.tif 000014
【図８】
2011501415.tif 000015
【図１０】
2011501415.tif 000016
【国際調査報告】
2011501415.tif 000017