(57)【要約】【課題】コモンモード誤差を最小にした電圧源測定ユニット【解決手段】特定の構成の電圧源測定（ＶＳＭ）回路系は、たとえ出力電圧が広範囲にわたる場合でも、被測定デバイス（ＤＵＴ）を流れる電流を測定する際のコモンモード誤差を最小にする。電流の測定は、演算増幅器又は差動増幅器の出力電圧に基づいて行われ、回路は、演算増幅器又は差動増幅器が非常に低いコモンモード入力電圧を有している間に電流測定が行われるように構成されるので、電流ＩDUTは、コモンモード誤差による影響を受けない。【選択図】図１
2011503613.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子（ハイ端子１０４）及び第２の端子（ロー端子１０８）を有する被測定デバイス（ＤＵＴ  ２０２）を流れる電流を測定するように構成された電圧源測定ユニット（ＶＳＭＵ）回路系であって、
精密抵抗器Ｒｍ  １１４と、
前記ＤＵＴ  １０２の前記ハイ端子１０４を駆動するための出力（１０７）を伴って構成された第１の演算増幅器（ＯｐＡ２  １０６）と、
を備え、
前記ＶＳＭＵ回路系は、電流が前記ＤＵＴ  １０２の前記ロー端子１０８から前記精密抵抗器（Ｒｍ  １１４）を介してコモンシンクに引き込まれるように構成され、
前記ＶＳＭＵ回路系は、更に、
前記ＤＵＴ（１０２）の前記ロー端子（１０８）に接続されるように構成された非反転入力（１２４）を有する第２の演算増幅器（ＯｐＡ３  １２６）であって、前記第２の演算増幅器（ＯｐＡ３  １２６）の出力（１２８）に及び前記第１の演算増幅器（ＯｐＡ２  １０６）の非反転入力（１３２）に接続されるように構成された反転入力（１３０）を有する第２の演算増幅器（ＯｐＡ３  １２６）と、
前記第２の演算増幅器（ＯｐＡ３  １２６）の前記出力１２８に接続された非反転入力（１３４）、精密設定電圧（Ｖin）を受信するように接続された反転入力（１３８）、及び前記第１の演算増幅器（ＯｐＡ２  １０６）の反転入力（１３１）に結合された出力を有する差動増幅器（ＤｉｆｆＡ１  １３６）と
を備えるＶＳＭＵ回路系。
【請求項２】
請求項１に記載のＶＳＭＵ回路系であって、
前記ＶＳＭＵ回路系は、前記第２の演算増幅器（ＯｐＡ３  １２６）の前記非反転端子（１２４）が前記精密抵抗器（Ｒｍ  １１４）を介さず前記コモンシンクに直接接続されるように選択式に切り替えるように構成される、ＶＳＭＵ回路系。
【請求項３】
請求項１または請求項２に記載のＶＳＭＵ回路系であって、更に、
前記第１の演算増幅器の前記出力と前記コモンシンクとの間に接続された減衰回路系を備えるＶＳＭＵ回路系。
【請求項４】
第１の端子（ハイ端子１０４）及び第２の端子（ロー端子１０８）を有する被測定デバイス（ＤＵＴ  １０２）を流れる電流を測定する方法であって、
前記ＶＳＭＵ回路系は、
精密抵抗器Ｒｍ  １１４と、
前記ＤＵＴ  １０２の前記ハイ端子１０４を駆動するための出力（１０７）を伴って構成された第１の演算増幅器（ＯｐＡ２  １０６）と、
を含み、前記ＶＳＭＵ回路系は、更に、電流が前記ＤＵＴ  １０２の前記ロー端子１０８から前記精密抵抗器（Ｒｍ  １１４）を介してコモンシンクに引き込まれるように構成され、
前記ＶＳＭＵ回路系は、更に、
前記ＤＵＴ（１０２）の前記ロー端子（１０８）に接続された非反転入力（１２４）を有する第２の演算増幅器（ＯｐＡ３  １２６）であって、前記第２の演算増幅器（ＯｐＡ３  １２６）の出力（１２８）に及び前記第１の演算増幅器（ＯｐＡ２  １０６）の非反転入力（１３２）に接続されるように構成された反転入力（１３０）を有する第２の演算増幅器（ＯｐＡ３  １２６）と、
前記第２の演算増幅器（ＯｐＡ３  １２６）の前記出力１２８に接続された非反転入力（１３４）、精密設定電圧（Ｖin）を受信するように接続された反転入力（１３８）、及び前記第１の演算増幅器（ＯｐＡ２  １０６）の反転入力（１３１）に結合された出力を有する差動増幅器（ＤｉｆｆＡ１  １３６）と、
を含み、
前記方法は、更に、
前記ＤＵＴを電圧検出測定ユニット（ＶＳＭＵ）回路系に接続し、
前記第２の演算増幅器（ＯｐＡ３  １２６）の前記出力（１２８）において第１の電圧測定値を取得し、
前記ＤＵＴを流れる電流を決定するために前記第１の電圧測定値を処理する
方法。
【請求項５】
請求項４に記載の方法であって、
前記第１の電圧測定値はＶmiであり、前記精密抵抗器（Ｒｍ  １１４）の値はＲｍであり、前記第２の演算増幅器（ＯｐＡ３  １２６）の前記非反転端子（１２４）と前記第２の演算増幅器（ＯｐＡ３  １２６）の前記反転端子（１３０）との間のオフセット電圧はＶoff3であり、
前記ＤＵＴを流れる電流ＩDUTを決定するために行なわれる前記第１の電圧測定値の処理は、次式：
【数７】
2011503613.tif 000009
に合致する
方法。
【請求項６】
請求項４または請求項５に記載の方法であって、更に、
前記第２の演算増幅器（ＯｐＡ３  １２６）の前記非反転入力１２４が前記精密抵抗器（Ｒｍ  １１４）を介さず前記コモンシンクに直接接続されるように選択された状態で、前記第２の演算増幅器（ＯｐＡ３  １２６）の前記出力（１２８）において第２の電圧測定値を取得し、
前記ＤＵＴを流れる電流を決定するために行なわれる前記第１の測定値の処理は、前記ＤＵＴを流れる電流を決定するために前記第２の測定値も処理する
方法。
【請求項７】
請求項６に記載の方法であって、
前記ＤＵＴを流れる電流を決定するために前記第１の電圧測定値及び前記第２の電圧測定値を処理することは、電圧Ｖmiを決定するために前記第１の電圧測定値から前記第２の電圧測定値を減算することを含み、
前記精密抵抗器（Ｒｍ  １１４）の値はＲｍであり、前記第２の演算増幅器（ＯｐＡ３  １２６）の前記非反転端子（１２４）と前記第２の演算増幅器（ＯｐＡ３  １２６）の前記反転端子（１３０）との間のオフセット電圧はＶoff3であり、
前記ＤＵＴを流れる電流ＩDUTを決定するために前記第１の電圧測定値を処理することは、次式：
【数８】
2011503613.tif 000010
に合致する、方法。
【請求項８】
第１の端子（ハイ端子１０４）及び第２の端子（ロー端子１０８）を有する被測定デバイス（ＤＵＴ  ２０２）を流れる電流を測定するように構成された電圧源測定ユニット（ＶＳＭＵ）であって、
精密抵抗器Ｒｍ  １１４と、
前記ＤＵＴ  １０２の前記ハイ端子１０４を駆動するための出力（１０７）を伴って構成された第１の演算増幅器（ＯｐＡ２  １０６）と、
を備え、前記ＶＳＭＵは、更に、電流が前記ＤＵＴ  １０２の前記ロー端子１０８から前記精密抵抗器（Ｒｍ  １１４）を介してコモンシンクに引き込まれるように構成され、
前記ＶＳＭＵは、更に、
前記ＤＵＴ（１０２）の前記ロー端子（１０８）に接続されるように構成された非反転入力（２０４）を有するとともに、前記コモンシンクに接続された反転入力（１３０）及び前記第１の演算増幅器（ＯｐＡ２  １０６）の非反転入力（１３２）に接続された出力（２０８）を有する第１の差動増幅器（ＤｉｆｆＡｍｐ３  ２０２）と、
前記第２の演算増幅器（ＯｐＡ３  １２６）の前記出力１２８に接続された非反転入力（１３４）、精密設定電圧（Ｖin）を受信するように接続された反転入力（１３８）、及び前記第１の演算増幅器（ＯｐＡ２  １０６）の反転入力（１３１）に結合された出力を有する第２の差動増幅器（ＤｉｆｆＡ１  １３６）と
を備えるＶＳＭＵ。
【請求項９】
請求項８に記載のＶＳＭＵ回路系であって、
前記ＶＳＭＵ回路系は、前記第１の差動増幅器（ＤｉｆｆＡｍｐ３  ２０２）の前記非反転入力（２０４）が前記精密抵抗器（Ｒｍ  １１４）を介さず前記コモンシンクに直接接続されるように選択式に切り替えるように構成される、ＶＳＭＵ回路系。
【請求項１０】
請求項８または請求項９に記載のＶＳＭＵ回路系であって、更に、
前記第１の演算増幅器の前記出力と前記コモンシンクとの間に接続された減衰回路系を備えるＶＳＭＵ回路系。
【請求項１１】
第１の端子（ハイ端子１０４）及び第２の端子（ロー端子１０８）を有すめ被測定デバイス（ＤＵＴ  １０２）を流れる電流を測定する方法であって、
前記ＶＳＭＵ回路系は、
精密抵抗器Ｒｍ  １１４と、
前記ＤＵＴ  １０２の前記ハイ端子１０４を駆動するための出力（１０７）を伴って構成された第１の演算増幅器（ＯｐＡ２  １０６）と、
を含み、前記ＶＳＭＵは、更に、電流が前記ＤＵＴ  １０２の前記ロー端子１０８から前記精密抵抗器（Ｒｍ  １１４）を介してコモンシンクに引き込まれるように構成され、
前記ＶＳＭＵは、更に、
前記ＤＵＴ（１０２）の前記ロー端子（１０８）に接続された非反転入力（２０４）を有するとともに、前記コモンシンクに接続された反転入力（２０６）及び前記第１の演算増幅器（ＯｐＡ２  １０６）の非反転入力（１３２）に接続された出力（２０８）を有する第１の差動増幅器（ＤｉｆｆＡｍｐ３  ２０２）と、
前記第２の演算増幅器（ＯｐＡ３  １２６）の前記出力１２８に接続された非反転入力（１３４）、精密設定電圧（Ｖin）を受信するように接続された反転入力（１３８）、及び前記第１の演算増幅器（ＯｐＡ２  １０６）の反転入力（１３１）に結合された出力を有する第２の差動増幅器（ＤｉｆｆＡ１  １３６）と、
を含み、
前記方法は、更に、
前記ＤＵＴを電圧検出測定ユニット（ＶＳＭＵ）回路系に接続し、
前記第１の差動増幅器（ＤｉｆｆＡ３  ２０２）の前記出力（２０８）において第１の電圧測定値を取得し、
前記ＤＵＴを流れる電流を決定するために前記第１の電圧測定値を処理する
方法。
【請求項１２】
請求項１１に記載の方法であって、
前記第１の電圧測定値はＶmiであり、前記精密抵抗器（Ｒｍ  １１４）の値はＲｍであり、前記第１の差動増幅器（ＤｉｆｆＡ３  ２０２）の前記非反転端子（２０４）と前記第１の差動増幅器（ＤｉｆｆＡ３  ２０２）の前記反転端子（２０６）との間のオフセット電圧はＶoff3であり、
前記ＤＵＴを流れる電流ＩDUTを決定するために行なう前記第１の電圧測定値の処理は、次式：
【数９】
2011503613.tif 000011
に合致する
方法。
【請求項１３】
請求項１１または請求項１２に記載の方法であって、更に、
前記第１の差動増幅器（ＤｉｆｆＡ３  １２６）の前記非反転端子１２４が前記精密抵抗器（Ｒｍ  １１４）を介さず前記コモンシンクに直接接続されるように選択された状態で、前記第１の差動増幅器（ＤｉｆｆＡ３  ２０２）の前記出力（１２８）において第２の電圧測定値を得ることを備え、
前記ＤＵＴを流れる電流を決定するために前記第１の測定値を処理する前記ステップは、前記ＤＵＴを流れる電流を決定するために前記第２の測定値も処理することを含む、方法。
【請求項１４】
請求項１３に記載の方法であって、
前記ＤＵＴを流れる電流を決定するために行なう前記第１の電圧測定値及び前記第２の電圧測定値の処理は、電圧Ｖmiを決定するために前記第１の電圧測定値から前記第２の電圧測定値を減算する処理を含み、
前記精密抵抗器（Ｒｍ  １１４）の値はＲｍであり、前記第１の差動増幅器（ＤｉｆｆＡ３  ２０２）の前記非反転端子（２０４）と前記第１の差動増幅器（ＤｉｆｆＡ３  ２０２）の前記反転端子（２０６）との間のオフセット電圧はＶoff3であり、
前記ＤＵＴを流れる電流ＩDUTを決定するために行なう前記第１の電圧測定値の処理は、次式：
【数１０】
2011503613.tif 000012
に合致する
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧検出測定（ＶＳＭ）回路系の分野におけるものである。
【背景技術】
【０００２】
電気電流（「電流」）の正確な測定は、なかでも特に、半導体デバイスの特性評価に使用されるパラメトリックテスタにとって重要な用法である。被測定デバイス（ＤＵＴ）に対して高品質な電圧源測定ユニット（ＶＳＭＵ）の使用が検討される場合は、よく使用される電流測定方法は、ＤＵＴの「ハイ」端に直列に接続された精密抵抗器（Ｒnet）の両端における電圧降下を検出するものである。この方法の一例が、米国特許第７，０９８，６４８号に開示されている。この方法は、単純で且つ配置が簡便な一方で、Ｒnetの両端におけるコモンモード電圧が出力（ＤＵＴ）電圧とともに変化してオフセット誤差を変動させるという潜在的な欠点を有する。
【０００３】
重大なオフセット誤差が生じる可能性がある。例えば、高品質な差動増幅器は、１／２０，０００のコモンモード利得を有すると考えられ、これは、出力電圧（Ｖout）が１０Ｖであるときに、Ｖout＝０のときのオフセットと比べてオフセット電圧が２０，０００分の１０Ｖすなわち５００μＶ増大することを意味する。もし、Ｒnetの両端において測定された電圧降下が僅か１０ｍＶ（例えば低電流範囲）であるならば、結果生じる相対誤差は５％であり、これは、このようなシステムにとって受け入れられない高さである可能性がある。更に、例えば、もしＶoutが１００Ｖであるならば、同様の電流は５０％の誤差で測定される。
【０００４】
本発明は、二端子デバイスにおけるこの問題に、主にＤＵＴが印加線のごく近くに配置された場合について、対処している。更に、この解決策は、従来のＶＳＭ回路系と比べて更なる利点を有する。
【発明の概要】
【０００５】
特定の構成の電圧源測定（ＶＳＭ）回路系は、たとえ出力電圧が広範囲にわたる場合でも、被測定デバイス（ＤＵＴ）を流れる電流を測定する際のコモンモード誤差を最小にする。電流の測定は、演算増幅器又は差動増幅器の出力電圧に基づいて行われ、回路は、演算増幅器又は差動増幅器が非常に低いコモンモード入力電圧を有している間に電流測定が行われるように構成されるので、電流ＩDUTは、コモンモード誤差による影響を受けない。
【図面の簡単な説明】
【０００６】
【図１】コモンモード誤差を最小にされた特定の構成の電圧源測定（ＶＳＭ）回路系を概略的に例示している。
【図２】図１の構成に代わる構成を概略的に例示している。
【発明を実施するための形態】
【０００７】
発明者は、特定の構成の電圧源測定（ＶＳＭ）回路系が、たとえ出力電圧が広範囲にわたる場合でも、コモンモード誤差を最小にできることに気付いた。このような構成の一例が、図１に概略的に例示されており、この構成は、動作時において、コモンモード誤差を最小にする。このように、これは、広範囲にわたる動作電圧が用いられるＶＳＭ回路系にとって、魅力的な構成である。
【０００８】
図１を見ると、動作時において、ＤＵＴ  １０２「ハイ」端子１０４は、演算増幅器ＯｐＡ２  １０６の出力によって駆動され、ＤＵＴ  １０２の「ロー」端子１０８からの電流は、ストレス動作モードでは、スイッチＳＷ  １１２を閉じられた状態でコモン（「グラウンド）１１０に直接引き込まれ、測定動作モードでは、精密抵抗器Ｒｍ  １１４を介して引き込まれる。
抵抗器Ｒ１  １１６  及びＲ２  １１８が、ＯＡ２  １０６の利得を設定する一方で、精密抵抗器Ｒ３  １２０及びＲ４  １２２は、電圧測定回路網を形成する。
【０００９】
演算増幅器ＯｐＡ３  １２６の非反転入力１２４は、ＤＵＴ  １０２の「ロー」端子１０８に結合され、演算増幅器ＯｐＡ３  １２６の出力１２８は、演算増幅器ＯｐＡ３  １２６の反転入力１３０に結合されるとともに、演算増幅器ＯｐＡ２  １０６の非反転入力１３２及び差動増幅器ＤｉｆｆＡ１  １３６の非反転入力１３４に結合される。
【００１０】
Ｖinは、差動増幅器ＤｉｆｆＡ１  １３６の反転入力１３８に提供される精密設定電圧である。Ｖmi、すなわち差動増幅器ＤｉｆｆＡ１  １３６の非反転入力１３４に提供される電圧レベルは、ＤＵＴ  １０２電流に比例する。これらの電圧レベルの大きさ同士の関係は、以下の導出を通じて表すことができる。ここで、Ｖo1は、次式（１）に示すように、差動増幅器ＤｉｆｆＡ１  １３６の出力１４０における電圧レベルであり、ΔＶは、ＤＵＴ  １０２のロー端子１０８における電圧レベルである。また、オフセット電圧Ｖoff1、Ｖoff2、及びＶoff3は、演算増幅器の反転入力から非反転入力にかけてそれぞれ測定される。これが、以下の式（２）である。
更に、（１）を（２）に代入し、項を整理すると、以下の式（３）を得る。
更に、式（４）ないし（６）が成り立つ。
【００１１】
【数１】
2011503613.tif 000003
【数２】
2011503613.tif 000004
【数３】
2011503613.tif 000005
【数４】
2011503613.tif 000006
【数５】
2011503613.tif 000007
【数６】
2011503613.tif 000008
【００１２】
図１に概略的に例示されたＶＳＭ回路系の利点は、式（５）に見ることができる。すなわち、Ｖmiは、ＯｐＡ３  １２６が非常に低いコモンモード入力電圧を有している（設計によってΔＶが低く維持されている）間に測定されるので、電流ＩDUTは、コモンモード誤差による影響を受けない。Ｖoff3は、Ｖoff1及びＶoff2と同様に、演算増幅器の賢明な選択によって、非常に低く（例えば＜１．０ｍＶ）に抑えられる。更に、ＳＷ  １１２が閉じられている（ＩDUTがＳＷ  １１２を介して流れる）ときのＶmiの値を、ＳＷ  １１２が開いている（ＩDUTがＲｍ  １１４を介して流れる）ときに得られるＶmiの値から減算することによって、オフセット誤差を、ほぼゼロに減らすことができる。
【００１３】
代替の例では、図１の回路の部分１５０が変更される。この変更された部分では、上述のように、動作時に、（スイッチＳＷ  １１２が開かれた場合及び閉じられた場合の）二度にわたって連続して測定がなされ次いで減算がなされるのではなく、Ｖmiが一度に測定されるように、演算増幅器ＯｐＡ３  １２６が存在せず、その代わりに（差動増幅器ＤｉｆｆＡ１  １３６などの）高品質な差動増幅器が提供される。二度の測定ではなく一度の測定による動作の結果、熱雑音誤差を５０％減らすことができる。
【００１４】
図２は、図１の回路の演算増幅器ＯｐＡ３  １２６の代わりに差動増幅器ＤｉｆｆＡ３  ２０２を含むように変更された図１の回路の部分１５０を、代替の例にしたがって概略的に例示している。たとえ（差動増幅器ＤｉｆｆＡ３  ２０２を含む）代替の例による図２の構成を伴う場合でも、いくらかのオフセットがあると考えられるので、オフセットを測定してそのオフセットを上記の式（５）を使用してＩDUTを計算する際にＶmi値の中に相殺するには、ゼロ電圧（すなわちスイッチＳＷ  １１２が閉じられた状態）で差動増幅器ＤｉｆｆＡ３  ２０２の電圧出力測定を行うことが望ましいであろう。
【００１５】
更に、多利得能力がかなり容易に実現可能である。多利得能力が有用であるのは、多くの高精度デジタル−アナログ変換器（ＤＡＣ）の電圧出力が｜２．０Ｖ｜に制限可能（すなわち｜Ｖin｜≦２．０Ｖ）であるからである。｜Ｖmax｜＝１０Ｖを達成するためには、例えば、利得５が使用されると考えられ、一方で、１００Ｖの能力は、利得５０を使用すると考えられる。全ての範囲にわたって高い電圧分解能を維持するには、多利得能力が有用である。
【００１６】
このような能力を実現するために、ＶＳＭ回路系は、関連の電流を測定する際にコモンモード誤差を生じることなく異なるＲ２／Ｒ１比を用いることができる。例として、Ｒ１＝Ｒ２に維持すると、結果としてユニティゲインがもたらされ、ＤＵＴ電圧は、ＶDUT＝Ｖinになる（すなわちＶin(max)又はおよそ±２．０Ｖに制限される）。別の例として、Ｒ２＝５０Ｒ１のときは、ＶDUT＝５０Ｖinである。なお、オフセット誤差もまた、利得とともに増加し、最悪のケースでは、オフセット誤差｜Ｖerr｜は、ユニティゲインのときの４｜Ｖoff(max)｜から利得５０のときの２００｜Ｖoff(max)｜まで増加する（上記式（６）を参照せよ）。しかしながら、これらのオフセット誤差は、総じて無視するべきできないが、オフセット誤差が主に温度による影響を受けるという事実によれば、Ｖin＝０のときにＶDUTを、ＳＷがオンである（グラウンドに短絡されている）ときにＩDUTを初期測定することによって、比較的容易にほぼ排除することができる。
【００１７】
ＶＳＭ回路系の別の利点は、潜在的に高電圧のノード（Ｒ１  １１６、Ｒ２  １１８、ＯｐＡ２  １０６）に接続された少数の構成要素にある。特に、３つの能動構成要素のうちの２つ、すなわちＤｉｆｆＡ１  １３６及びＯｐＡ３  １２６は、低電圧下で動作する。これが重要であるのは、高供給電圧及び高性能（すなわち低オフセット電圧及び低雑音）が、総じて能動集積回路内において容易に同時に達成可能ではないからである。
【００１８】
また、ＯｐＡ２  １０６の出力（ＤＵＴ  １０２の「ハイ」ノード１０４）の近くで高感度な測定がなされないことは、測定回路系において、高コモンモード電圧に起因する漏電に対抗する特別な保護が不要であることを意味する。反対に、ΔＶの点（ＤＵＴ  １０２のローノード１０２）における電圧は、設計によって低く維持されるので、たとえＲｍとＯｐＡ３  １２６の非反転入力１２４との間の線が長くても（電流測定回路系）、ＶDUTにはほとんど又は全く影響がない。更に、たとえＩDUTのごく一部が、Ｒｍに流れ込む前にこの線に沿ってグラウンドへ漏れたとしても、その影響は、Ｖoff3の変化と同様、完全に打ち消す又は排除することができる変化にすぎない。
【００１９】
最後に、もし、電圧の検証又は監視が望まれるならば、ＩDUT及びその測定精度に影響を及ぼすことなく単純な（すなわち抵抗器Ｒ３  １２０及びＲ４  １２２を使用した）減衰器［Ｒ４／（Ｒ３＋Ｒ４）］を容易に使用することができる（図１）。
【図１】
2011503613.tif 000013
【図２】
2011503613.tif 000014
【国際調査報告】
2011503613.tif 000015
2011503613.tif 000016