(57)【要約】  アイドルトーンを除去するディザリング機能を含むΔΣ変調器（１００）が、本発明に従って提供される。ΔΣ変調器（１００）は、アナログ信号入力に実質的に対応するディジタル信号出力を生成するように構成されたビットストリーム変換器（１０７）と、  ビットストリーム変換器（１０７）に結合され、ディジタル信号出力内の周期性を検出するように構成された周期性検出器（１１１）と、周期性検出器（１１１）に結合され、周期性検出器（１１１）によってアクティブ化される、ディザリングシーケンスジェネレータ（１１６）とを含む。ディザリングシーケンスジェネレータ（１１６）は、ディザリングシーケンスを生成する。ΔΣ変調器（１００）は、ディザリングシーケンスジェネレータ（１１６）に結合され、ディザリングシーケンスを受け取るパルス幅変調（ＰＷＭ）ジェネレータ（１１９）をさらに含む。ＰＷＭジェネレータ（１１９）は、ディザリングシーケンスを、ディザリング信号としてΔΣ変調器（１００）のアナログ信号入力に変調する。
2011529668.tif 000002
【特許請求の範囲】
【請求項１】
アイドルトーン(idle tones)を除去(eliminating)するディザリング機能(dithering capability)を含むΔΣ変調器(delta-sigma modulator)（１００）であって、
アナログ信号入力に実質的に対応する(corresponding)ディジタル信号出力を生成するように構成されたビットストリーム変換器（１０７）と、
前記ビットストリーム変換器（１０７）に結合され、前記ディジタル信号出力内の周期性(periodicity)を検出するように構成された周期性検出器（１１１）と、
前記周期性検出器（１１１）に結合され、前記周期性が検出されるときに前記周期性検出器（１１１）によってアクティブ化されるディザリングシーケンスジェネレータ（１１６）であって、前記ディザリングシーケンスジェネレータ（１１６）は、ディザリングシーケンスを生成する、ディザリングシーケンスジェネレータ（１１６）と、
前記ディザリングシーケンスジェネレータ（１１６）に結合され、前記ディザリングシーケンスを受け取るパルス幅変調（ＰＷＭ）ジェネレータ（１１９）であって、前記ＰＷＭジェネレータ（１１９）は、前記ディザリングシーケンスを、ディザリング信号として前記ΔΣ変調器（１００）の前記アナログ信号入力に(onto)変調する、ＰＷＭジェネレータ（１１９）と
を含むΔΣ変調器（１００）。
【請求項２】
前記ディザリングシーケンスジェネレータ（１１６）は、実質的にランダムなディザリングシーケンスを生成する、請求項１に記載のΔΣ変調器（１００）。
【請求項３】
前記アナログ信号入力および前記ディザリング信号を前記ビットストリーム変換器（１０７）に入力するように構成された積分器（１０４）をさらに含む、請求項１に記載のΔΣ変調器（１００）。
【請求項４】
前記周期性検出器（１１１）は、前記ディジタル信号出力のサンプリングウィンドウを１つまたは複数の所定のパターンと比較し、前記周期性は、前記サンプリングウィンドウが前記１つまたは複数の所定のパターンのうちの少なくとも１つのパターンと一致する場合に検出される、請求項１に記載のΔΣ変調器（１００）。
【請求項５】
前記周期性検出器（１１１）は、１つまたは複数のマスクされた部分を生成するために、前記ディジタル信号出力の１つまたは複数の部分を１つまたは複数の所定のマスクを用いてマスクし、前記１つまたは複数のマスクされた部分(masked portions)のうちの残りの(remaining)ディジタル内容(content)を所定のマスクしきい値と比較し、前記周期性は、前記残りのディジタル内容が前記所定のマスクしきい値を超える場合に検出される、請求項１に記載のΔΣ変調器（１００）。
【請求項６】
前記周期性検出器（１１１）は、１つまたは複数のフィルタリングされた部分を生成するために前記ディジタル信号出力の１つまたは複数の部分をフィルタリングし、高調波(harmonics)の存在を判定するために前記１つまたは複数のフィルタリングされた部分を処理し、前記高調波を所定の高調波しきい値と比較し、前記周期性は、前記高調波が前記所定の高調波しきい値を超える場合に検出される、請求項１に記載のΔΣ変調器（１００）。
【請求項７】
前記周期性検出器（１１１）は、１つまたは複数の櫛形フィルタリングされた部分を生成するために前記ディジタル信号出力の１つまたは複数の部分を櫛形(comb)フィルタリングし、高調波の存在を判定するために前記１つまたは複数の櫛形フィルタリングされた部分を処理し、前記高調波を所定の高調波しきい値と比較し、前記周期性は、前記高調波が前記所定の高調波しきい値を超える場合に検出される、請求項１に記載のΔΣ変調器（１
００）。
【請求項８】
アイドルトーンを除去するディザリング機能を含むΔΣ変調器ディザリング方法であって、
前記ΔΣ変調器のディジタル信号出力内の周期性を検出するステップと、
前記周期性が検出される期間中に、前記ΔΣ変調器の入力に向けられた8directed onto)ディザリング信号をアクティブ化する(activating)ステップと、
ディザリングシーケンスとして実質的にランダムなシーケンスを生成するステップと、
前記ディザリングシーケンスをパルス幅変調（ＰＷＭ）されたディジタルディザリング信号として前記ΔΣ変調器の入力に変調するステップであって、前記生成するステップおよび前記変調するステップは、前記周期性が検出される期間中にアクティブ化される、ステップと
を含む方法。
【請求項９】
前記周期性を検出するステップは、前記ディジタル信号出力のサンプリングウィンドウを１つまたは複数の所定のパターンと比較するステップをさらに含み、前記周期性は、前記サンプリングウィンドウが前記１つまたは複数の所定のパターンのうちの少なくとも１つのパターンと一致する場合に検出される、請求項８に記載の方法。
【請求項１０】
前記周期性を検出するステップは、
１つまたは複数のマスクされた部分を生成するために、前記ディジタル信号出力の１つまたは複数の部分を１つまたは複数の所定のマスクを用いてマスクするステップと、
前記１つまたは複数のマスクされた部分のうちの残りのディジタル内容を所定のマスクしきい値と比較するステップであって、前記周期性は、前記残りのディジタル内容が前記所定のマスクしきい値を超える場合に検出される、ステップと、
をさらに含む、請求項８に記載の方法。
【請求項１１】
前記周期性を検出するステップは、
１つまたは複数のフィルタリングされた部分を生成するために前記ディジタル信号出力の１つまたは複数の部分をフィルタリングするステップと、
高調波の存在を判定するために前記１つまたは複数のフィルタリングされた部分を処理するステップと、
前記高調波を所定の高調波しきい値と比較するステップであって、前記周期性は、前記高調波が前記所定の高調波しきい値を超える場合に検出される、ステップと
をさらに含む、請求項８に記載の方法。
【請求項１２】
前記周期性を検出するステップは、
１つまたは複数の櫛形フィルタリングされた部分を生成するために前記ディジタル信号出力の１つまたは複数の部分を櫛形フィルタリングするステップと、
高調波の存在を判定するために前記１つまたは複数の櫛形フィルタリングされた部分を処理するステップと、
前記高調波を所定の高調波しきい値と比較するステップであって、前記周期性は、前記高調波が前記所定の高調波しきい値を超える場合に検出される、ステップと
をさらに含む、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ΔΣ変調器に関し、より具体的には、アイドルトーン（ｉｄｌｅ  ｔｏｎｅ）を除去するディザリング機能を含むΔΣ変調器およびディザリング方法に関する。
【背景技術】
【０００２】
ΔΣ変調器は、アナログ入力をディジタル化する、幅広く使用されているアナログ−ディジタル変換器（ＡＤＣ）を含む電子デバイスまたは電子回路を含む。図１に、従来技術によるΔΣ変調器を示す。従来技術のΔΣ変調器は、アナログ入力にある積分器を含み、この積分器の出力は、ビットストリームプロセッサに供給される。ビットストリームプロセッサは、アナログ入力を受け取り、対応する（直列）ディジタル出力ビットストリームを生成する。ビットストリームプロセッサの出力は、ΔΣ変調器のディジタル出力を含む。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来技術のΔΣ変調器の共通の既知の欠点は、出力が、通常は望まれないノイズを含むことである。その結果、従来技術のΔΣ変調器は、アナログ入力信号を少なくとも多少はランダム化するために入力にフィードバックされるディザリング信号を含む。このディザリング信号は、小入力信号振幅またはアイドル時にのみディザリングが有効になるようにするために、小さい振幅を有することができる。
【０００４】
従来技術のΔΣ変調器の１つの欠点は、アナログ入力が直流（ＤＣ）値またはＤＣ信号を含むときに生成されるアイドルトーンを含めて、入力がアイドルであるときに、誤りのある出力が生成される可能性があることである。そのような期間中には、従来技術のΔΣ変調器の出力は、出力にノイズスパイク（ｎｏｉｓｅ  ｓｐｉｋｅ）を含むアイドルトーンを作る。これらのノイズスパイクが、誤ってディジタル値として解釈される可能性がある。
【０００５】
従来技術のもう１つの欠点は、ディザリングが、必ず実行され、必要に応じてアクティブ化されるのではないことである。
【課題を解決するための手段】
【０００６】
本発明の一態様では、アイドルトーンを除去するディザリング機能を含むΔΣ変調器は、
アナログ信号入力に実質的に対応するディジタル信号出力を生成するように構成されたビットストリーム変換器と、
ビットストリーム変換器に結合され、ディジタル信号出力内の周期性を検出するように構成された周期性検出器と、
周期性検出器に結合され、周期性が検出されるときに周期性検出器によってアクティブ化されるディザリングシーケンスジェネレータであって、ディザリングシーケンスジェネレータは、ディザリングシーケンスを生成する、ディザリングシーケンスジェネレータと、
ディザリングシーケンスジェネレータに結合され、ディザリングシーケンスを受け取るパルス幅変調（ＰＷＭ）ジェネレータであって、ＰＷＭジェネレータは、ディザリングシーケンスを、ディザリング信号としてΔΣ変調器のアナログ信号入力に変調する、ＰＷＭジェネレータと
を含む。
【０００７】
好ましくは、ディザリングシーケンスジェネレータは、実質的にランダムなディザリングシーケンスを生成する。
【０００８】
好ましくは、ΔΣ変調器は、アナログ信号入力およびディザリング信号をビットストリーム変換器に入力するように構成された積分器をさらに含む。
【０００９】
好ましくは、周期性検出器は、ディジタル信号出力のサンプリングウィンドウを１つまたは複数の所定のパターンと比較し、周期性は、サンプリングウィンドウが１つまたは複数の所定のパターンのうちの少なくとも１つのパターンと一致する場合に検出される。
【００１０】
好ましくは、周期性検出器は、１つまたは複数のマスクされた部分を生成するために、ディジタル信号出力の１つまたは複数の部分を１つまたは複数の所定のマスクを用いてマスクし、１つまたは複数のマスクされた部分のうちの残りのディジタル内容を所定のマスクしきい値と比較し、周期性は、残りのディジタル内容が所定のマスクしきい値を超える場合に検出される。
【００１１】
好ましくは、周期性検出器は、１つまたは複数のフィルタリングされた部分を生成するためにディジタル信号出力の１つまたは複数の部分をフィルタリングし、高調波の存在を判定するために１つまたは複数のフィルタリングされた部分を処理し、高調波を所定の高調波しきい値と比較し、周期性は、高調波が所定の高調波しきい値を超える場合に検出される。
【００１２】
好ましくは、周期性検出器は、１つまたは複数の櫛形フィルタリングされた部分を生成するためにディジタル信号出力の１つまたは複数の部分を櫛形フィルタリングし、高調波の存在を判定するために１つまたは複数の櫛形フィルタリングされた部分を処理し、高調波を所定の高調波しきい値と比較し、周期性は、高調波が所定の高調波しきい値を超える場合に検出される。
【００１３】
本発明の一態様では、アイドルトーンを除去するディザリング機能を含むΔΣ変調器ディザリング方法は、
ΔΣ変調器のディジタル信号出力内の周期性を検出するステップと、
周期性が検出される期間中に、ΔΣ変調器の入力に向けられたディザリング信号をアクティブ化するステップと、
ディザリングシーケンスとして実質的にランダムなシーケンスを生成するステップと、
ディザリングシーケンスをパルス幅変調（ＰＷＭ）されたディジタルディザリング信号としてΔΣ変調器の入力に変調するステップであって、生成するステップおよび変調するステップは、周期性が検出される期間中にアクティブ化される、ステップと
を含む。
【００１４】
好ましくは、周期性を検出するステップは、ディジタル信号出力のサンプリングウィンドウを１つまたは複数の所定のパターンと比較するステップをさらに含み、周期性は、サンプリングウィンドウが１つまたは複数の所定のパターンのうちの少なくとも１つのパターンと一致する場合に検出される。
【００１５】
好ましくは、周期性を検出するステップは、１つまたは複数のマスクされた部分を生成するために、ディジタル信号出力の１つまたは複数の部分を１つまたは複数の所定のマスクを用いてマスクするステップと、１つまたは複数のマスクされた部分のうちの残りのディジタル内容を所定のマスクしきい値と比較するステップであって、周期性は、残りのデ
ィジタル内容が所定のマスクしきい値を超える場合に検出される、ステップとをさらに含む。
【００１６】
好ましくは、周期性を検出するステップは、１つまたは複数のフィルタリングされた部分を生成するためにディジタル信号出力の１つまたは複数の部分をフィルタリングするステップと、高調波の存在を判定するために１つまたは複数のフィルタリングされた部分を処理するステップと、高調波を所定の高調波しきい値と比較するステップであって、周期性は、高調波が所定の高調波しきい値を超える場合に検出される、ステップとをさらに含む。
【００１７】
好ましくは、周期性を検出するステップは、１つまたは複数の櫛形フィルタリングされた部分を生成するためにディジタル信号出力の１つまたは複数の部分を櫛形フィルタリングするステップと、高調波の存在を判定するために１つまたは複数の櫛形フィルタリングされた部分を処理するステップと、高調波を所定の高調波しきい値と比較するステップであって、周期性は、高調波が所定の高調波しきい値を超える場合に検出される、ステップとをさらに含む。
【００１８】
同一の符号は、すべての図面で同一の要素を表す。図面が、必ずしも原寸通りではないことを理解されたい。
【図面の簡単な説明】
【００１９】
【図１】従来技術によるΔΣ変調器を示す図である。
【図２】本発明の実施形態によるΔΣ変調器を示す図である。
【図３】本発明によるディザリングを用いるものと用いないものとの両方のΔΣ出力を示すグラフである。
【図４】本発明の実施形態によるΔΣ変調器ディザリング方法を示す流れ図である。
【発明を実施するための形態】
【００２０】
図２〜４および次の説明は、本発明の最良の態様を作成し、使用する方法を当業者に教示するために特定の例を示すものである。発明的原理を教示するために、いくつかの従来の態様は、単純化されるか省略された。当業者は、本発明の範囲に含まれる、これらの例からの変形形態を了解するであろう。当業者は、下で説明される特徴をさまざまな形で組み合わせて、本発明の複数の変形形態を形成できることを了解するであろう。その結果、本発明は、下で説明される特定の例に限定されるのではなく、特許請求の範囲およびその同等物のみによって限定される。
【００２１】
図２に、本発明の実施形態によるΔΣ変調器１００を示す。ΔΣ変調器１００は、アナログ電圧信号を対応する直列ディジタル表現に変換できるアナログ−ディジタル変換器（ＡＤＣ）を含む。
【００２２】
ΔΣ変調器１００は、積分器１０４に接続されたプロセッサ１０５を含む。積分器１０４は、ディジタル信号出力への変換のためにアナログ入力信号を受け取るアナログ入力１０１を含む。いくつかの実施形態では、積分器１０４は、複数の状態（すなわち、次）を含むことができる。たとえば、積分器１０４は、２つの積分器を含むことができ、ここで、ΔΣ変調器１００は、２次変調器を含む。しかし、ΔΣ変調器１００が、任意の次数の変調器を含むことができることを理解されたい。プロセッサ１０５は、さらに、任意の形の他のデバイスに接続できるディジタル出力１２３と、積分器１０４に結合されるフィードバックパス１２６とを含む。フィードバックパス１２８は、ビットストリーム変換器１０７からのディジタル信号出力をビットストリーム変換器１０７の入力にフィードバックする。
【００２３】
また、フィードバックパス１２６は、ディザリング信号を積分器１０４にフィードバックし、積分器１０４は、このディザリング信号をアナログ入力信号と組み合わせる。このディザリング信号は、Ａ／Ｄ変換の出力に存在するアイドルトーン／周期性をランダム化するか最小化するのに使用される、意図的に印加される実質的にランダムな信号を含む。
【００２４】
プロセッサ１０５は、Ａ／Ｄ変換を実行するプロセスを実施することができる。このプロセッサは、ビットストリーム変換器１０７、周期性検出器１１１、ディザリングシーケンスジェネレータ１１６、およびパルス幅変調（ＰＷＭ）ジェネレータ１１９を含む。プロセッサ１０５は、汎用コンピュータ、マイクロプロセッシングシステム、論理回路もしくは特定用途向け集積回路、またはある他の汎用のもしくはカスタマイズされた処理デバイスを含むことができる。プロセッサ１０５は、１つまたは複数の処理デバイスを含むことができる。プロセッサ１０５は、任意の形の一体のまたは独立の電子記憶媒体を含むことができる。しかし、プロセッサ１０５が、その代わりに、プロセスを実行するように設計されたディスクリート回路網によって置換され、またはこれを含むことができることを理解されたい。
【００２５】
ビットストリーム変換器１０７は、アナログ入力信号と、すべての重畳されたディザリング信号とを受け取る。ビットストリーム変換器１０７は、Ａ／Ｄ変換を実行し、ディジタル出力１２３上に直列ディジタルビットストリームを生成する。この直列ディジタルビットストリームは、アナログ入力１０１のアナログ信号のディジタル表現を含む。
【００２６】
さらに、ビットストリーム変換器１０７は、周期性検出器１１１に結合される。ビットストリーム変換器１０７のディジタル出力は、周期性を検出するのに使用される。さらに、ビットストリーム変換器１０７は、ＰＷＭジェネレータ１１９にさらに結合される。
【００２７】
直列ディジタルビットストリームは、ＰＷＭジェネレータ１１９からのＰＷＭ出力を制御しまたはセットするのに使用される利得係数を提供する。ビットストリーム変換器１０７は、外部要素が温度ドリフトまたは他のノイズを導入する可能性があるので、外部の利得セッティング要素または利得決定外部要素（すなわち、抵抗器およびコンデンサ）を全く必要とせずに、ＰＷＭジェネレータ１１９に利得係数を提供することができる。
【００２８】
周期性検出器１１１は、ビットストリーム変換器１０７およびディザリングシーケンスジェネレータ１１６に結合される。周期性検出器１１１は、ΔΣ変調器１００のディジタルビットストリーム出力内の周期性を検出するように構成される。周期性検出器１１１が、ディジタルビットストリーム出力内の周期性を検出するときに、周期性検出器１１１は、その出力値を変更することができ、それに対応してディザリングシーケンスジェネレータ１１６をアクティブ化し、非アクティブ化することができる。ディザリングシーケンスジェネレータ１１６をアクティブ化し、非アクティブ化する、周期性検出器１１１の能力は、周期性検出器１１１がディザリング信号をアクティブ化し、非アクティブ化することを可能にする。
【００２９】
周期性検出器１１１は、さまざまな形で周期性を検出することができる。一実施形態では、周期性検出器１１１は、テーブルルックアップを使用する。周期性検出器（１１１）は、ディジタル信号出力のサンプリングウィンドウを１つまたは複数の所定のパターンと比較し、サンプリングウィンドウが１つまたは複数の所定のパターンのうちの少なくとも１つのパターンと一致する場合に、周期性が検出される。ウィンドウは、所望の周期性を取り込むように設計された所定のサイズを有するものとすることができる。ウィンドウは、経時的に移動され、テーブルとの繰り返される比較が、反復的に実行される。いくつかの実施形態では、単一のテーブル一致を、周期性の検出に十分とすることができるが、そ
の代わりに、他の実施形態では、複数の一致を見つける必要があるものとすることができる。
【００３０】
さらなる処理を、見つかったテーブルエントリに対して実行する必要がある場合がある。たとえば、最終的に周期性を判定するために、ある形の平均化または積分を、一致するテーブルエントリに対して実行することができる。
【００３１】
別の実施形態では、周期性検出器１１１は、周期性を検出するためにマスキングを実行することができる。周期性検出器（１１１）は、１つまたは複数のマスクされた部分を生成するために１つまたは複数の所定のマスクを用いてディジタル信号出力の１つまたは複数の部分をマスクし、１つまたは複数のマスクされた部分のうちの残りのディジタル内容を所定のマスクしきい値と比較し、ここで、周期性は、残りのディジタル内容が所定のマスクしきい値を超える場合に検出される。代替案では、マスキングを、複数のウィンドウに対して実行することができる。マスキング結果（すなわち、すべての残りのディジタル値）は、結果の二乗平均平方根（ＲＭＳ）値をとることによるなど、ある形で平均化または合計され、その後、残りのディジタル内容が、所定のマスクしきい値と比較される。残りのディジタル内容が、所定のマスクしきい値を超える場合には、周期性検出器１１１は、周期性が検出されたと判定する。
【００３２】
もう１つの実施形態では、周期性検出器１１１は、周期性を検出するためにディジタル出力信号をフィルタリングする。フィルタリングを、たとえば高調波の検出／定量化に向けることができる。周期性検出器（１１１）は、１つまたは複数のフィルタリングされた部分を生成するためにディジタル信号出力の１つまたは複数の部分をフィルタリングし、高調波の存在を判定するために１つまたは複数のフィルタリングされた部分を処理し、その高調波を所定の高調波しきい値と比較し、ここで、周期性は、高調波が所定の高調波しきい値を超える場合に検出される。いくつかの実施形態では、フィルタリングは、ΔΣ変調器１００のサンプリング周波数の予想される高調波の間にある複数のノッチを特徴とするディジタル櫛形フィルタを含む。その後、平均をとること、ＲＭＳ値をとること、積分すること、または他の形でフィルタ出力を定量化することによるなど、櫛形フィルタの出力を処理して、高調波の存在を判定することができる。
【００３３】
周期性検出器１１１が、上記の検出タイプのうちの１つを実行することに限定されないことを理解されたい。周期性検出は、上記の検出方式のうちの１つまたは複数を含むことができる。たとえば、周期性検出器１１１は、フィルタリングを実行し、その後、フィルタ結果に対してテーブルルックアップ／パターンマッチング動作を実行することができる。
【００３４】
ディザリングシーケンスジェネレータ１１６は、ディザリングシーケンスをＰＷＭジェネレータ１１９に供給する。ディザリングシーケンスジェネレータ１１６は、周期性検出器１１１によってアクティブ化され、非アクティブ化される。ディザリングシーケンスは、所定のシーケンスを含むことができる。いくつかの実施形態では、ディザリングシーケンスジェネレータ１１６は、実質的にランダムなディザリングシーケンスを生成する。代替案では、ディザリングシーケンスジェネレータ１１６は、低いレベルの繰返しを有するように設計された１つまたは複数の所定のパターンを実施することができる。
【００３５】
ＰＷＭジェネレータ１１９は、ディザリングシーケンスジェネレータ１１６に結合され、ディザリングシーケンスジェネレータ１１６によって制御される。ＰＷＭディザリングの使用は、より高いディザリング周波数を使用可能にする。ＰＷＭジェネレータ１１９は、ディザリングシーケンスジェネレータ１１６からディザリングシーケンスを受け取り、それからＰＷＭディザリング信号を生成する。したがって、フィードバックパス１２６上
のディザリング信号のパルス幅は、エネルギ内容において、ディジタル出力１２３でのアイドルトーン（または他の量子化誤差）を破壊するか実質的に防止するのに十分にランダムである。
【００３６】
いくつかの実施形態では、ＰＷＭジェネレータ１１９は、トリミングを実行し、アナログ入力に供給されるディザリング／フィードバック信号のパルス幅を減らすことができる。トリミングの結果として、ディザリング／フィードバック信号のパルスは、従来技術より狭い。有利なことに、これがＡＤＣ利得を与える。さらに、ＰＷＭ信号の使用は、卓越振動数を有するのではなく幅広い周波数スペクトルを特徴とするカオス的パルスストリーム（ｃｈａｏｔｉｃ  ｐｕｌｓｅ  ｓｔｒｅａｍ）を生成する。しかし、ディザリング／フィードバック信号は直流（ＤＣ）値を含まない。ディザリング／フィードバック信号内のＤＣ成分の欠如は、ディジタル化された結果の精度に影響しない。
【００３７】
図３は、本発明によるディザリングを用いるものと用いないものとの両方のΔΣ出力のグラフである。下側の曲線は、本発明によるディザリングを用いない出力を含む。内のスパイクは、アイドル期間中にΔΣ変調器出力に現れるアイドルトーンを含む。正しくは、アナログ入力はディジタル０出力値を生成しなければならないが、このディジタル信号出力は、現在はスパイクを含む。このスパイクは、後続回路網によって誤ってディジタル「１」値として解釈される可能性がある。このノイズは、ディジタル信号出力に対してまたはこれによって実行されるさらなる測定またはアクションを損なう可能性がある。極端である場合に、このノイズは、放射され、ΔΣ変調器デバイスの下流ですらない電子コンポーネントによって検出される可能性がある。
【００３８】
このグラフの上側の曲線は、本発明によるディザリングされたΔΣ変調器の出力を含む。上側の曲線は、ΔΣ変調器へのアナログ入力が実質的に静止している場合のΔΣ変調器の理想的な出力であるはずの平坦な線から逸脱する。しかし、ディザリングされたΔΣ変調器は、スパイクの電圧振幅を示さず、したがって、ディジタル１値として誤って解釈される可能性がはるかに低い。スパイクのエネルギは、拡散され、無害にされている。
【００３９】
図４は、本発明の実施形態によるΔΣ変調器ディザリング方法の流れ図４００である。ステップ４１０では、たとえば、ΔΣ変調器を含むデバイスのパワーアップ中または初期化中などに、パルス幅変調（ＰＷＭ）信号を初期化する。この初期化は、開始パルス幅の初期化、パルス周期の初期化などを含むことができる。
【００４０】
ステップ４０２では、周期性検出を実行する。この周期性検出は、ＤＣ値がアナログ信号入力に存在する期間中のアイドルトーンの検出を含むことができる。生成されるビットストリームディジタル出力（およびフィードバック）は、アナログ入力がＤＣ値を含むときに、しばしば周期的な部分を含む。アイドルトーンは、ディジタル出力内のノイズスパイクとして見られる。
【００４１】
周期性は、前に述べたように、テーブルルックアップ、マスキング、またはフィルタリングの使用を介して検出することができる。サンプルウィンドウ（１つまたは複数）を、検出プロセスで取り込み、処理することができる。
【００４２】
ステップ４０３では、周期性が検出される場合に、この方法はステップ４０４に進む。そうでない場合には、この方法は、ステップ４０２に戻って分岐し、周期性に関する監視を継続する。
【００４３】
ステップ４０４では、周期性がディジタル出力内で検出される場合に、ディザリング機能をアクティブ化する。このアクティブ化は、ランダムディザリングシーケンスの生成を
含むことができる。
【００４４】
ステップ４０５では、ランダムディザリングシーケンスをＰＷＭフィードバック信号に変調し、このＰＷＭフィードバック信号は、ディザリング信号としてアナログ入力に変調される。このディザリング信号の実質的にランダムな性質は、ΔΣ変調器のディジタル出力内の周期性およびアイドルトーンを破壊し、かつ／または防止する。
【図１】
2011529668.tif 000003
【図２】
2011529668.tif 000004
【図３】
2011529668.tif 000005
【図４】
2011529668.tif 000006
【国際調査報告】
2011529668.tif 000007