(57)【要約】  装置（１０）は、移行元クロックと移行先クロックと移行クロックとから選択した出力クロックを出力するマルチプレクサ（２０）を含む。さらに、移行元クロックと移行先クロックとの間の位相差を計算する位相差計算モジュール（２２）と、複数のクロックを生成するように構成されたクロック生成モジュール（１２）とを含む。さらに、複数のクロックのうち１つのクロックを移行トラックとして選択するクロック選択モジュール（１４）と、（１）移行元クロックと移行先クロックとの間の位相差に基づき、複数のクロックのうちの１つのクロックを移行クロックとして選択する信号をクロック選択モジュールに出力し、（２）移行元クロックと移行先クロックと移行クロックとのうち１つのクロックを出力クロックとして出力する信号をマルチプレクサに出力する制御回路（１６）とを含む。
2011501901.tif 000002
【特許請求の範囲】
【請求項１】
移行元クロックと移行先クロックと移行クロックとから選択した出力クロックを出力するように構成されたマルチプレクサであって、前記移行クロックは前記移行元クロックから前記移行先クロックに前記出力クロックを切り替える時に前記出力クロックとして出力される、マルチプレクサと、
前記移行元クロックと前記移行先クロックとの間の位相差を計算するように構成された位相差計算モジュールと、
複数のクロックを生成するクロック生成モジュールであって、前記複数のクロックのうちの各クロックが他のクロックと異なる位相を有する、クロック生成モジュールと、
前記複数のクロックのうち１つのクロックを前記移行トラックとして選択するように構成されたクロック選択モジュールと、
クロック切り替え信号を受け取るように構成され、前記移行元クロックと前記移行先クロックとの間の位相差に基づき、前記複数のクロックのうちの１つのクロックを前記移行クロックとして選択する信号を、前記クロック選択モジュールに出力し、前記移行元クロックと前記移行先クロックと前記移行クロックとのうち１つのクロックを前記出力クロックとして出力する信号を、前記マルチプレクサに出力するように構成された制御回路とを有する装置。
【請求項２】
前記クロック選択モジュールは、前記制御回路からの信号に応じて、第１の時間において、前記複数のクロックのうち、前記移行元クロックの位相と実質的に同じ位相を有する１つのクロックを前記移行クロックとして選択するように構成される、
請求項１に記載の装置。
【請求項３】
前記クロック選択モジュールは、前記制御回路からの信号に応じて、前記第１の時間の後の第２の時間において、前記複数のクロックのうち、前記移行元クロックの位相の所定時間内に１位相を有する１つのクロックを前記移行クロックとして選択するように構成される、
請求項２に記載の装置。
【請求項４】
前記クロック選択モジュールは、前記制御回路からの信号に応じて、前記移行クロックと前記移行先クロックとの間の位相差が所定範囲内になるまで、前記複数のクロックから他の１つのクロックを前記移行クロックとして繰り返し選択し続けるように構成される、
請求項３に記載の装置。
【請求項５】
前記制御回路は、最初に前記出力クロックとして前記移行元クロックを出力する信号を前記マルチプレクサに出力するようにさらに構成される、
請求項１に記載の装置。
【請求項６】
前記制御回路は、前記クロック切り替え信号を受け取ると、前記出力クロックとして前記移行クロックを出力する信号を前記マルチプレクサに出力するようにさらに構成される、
請求項１に記載の装置。
【請求項７】
前記制御回路は、前記移行クロックと前記移行先クロックとの間の位相差が所定範囲内になると、前記出力クロックとして前記移行先クロックを出力する信号を前記マルチプレクサに出力するようにさらに構成される、
請求項６に記載の装置。
【請求項８】
移行元クロックと移行先クロックと移行クロックとから選択した出力クロックを出力するように構成されたマルチプレクサであって、前記移行クロックは前記移行元クロックから前記移行先クロックに前記出力クロックを切り替える時に前記出力クロックとして出力される、マルチプレクサと、
前記移行元クロックと前記移行先クロックとの間の位相差を計算するように構成された位相計算モジュールと、
複数のクロックを生成するクロック生成モジュールであって、前記複数のクロックのうちの各クロックが他のクロックと異なる位相を有する、クロック生成モジュールと、
前記複数のクロックのうち１つのクロックを、前記移行クロックとして選択するように構成され、前記移行クロックと前記移行先クロックとの間の位相差が所定範囲内になるまで、前記複数のクロックから他のクロックを、前記移行クロックとして選択し続けるように構成されたクロック選択モジュールと、
クロック切り替え信号を受け取るように構成され、前記移行元クロックと前記移行先クロックとの間の位相差に基づき、前記複数のクロックのうちの１つのクロックを前記移行クロックとして選択する信号を、前記クロック選択モジュールに出力し、前記移行元クロックと前記移行先クロックと前記移行クロックとのうち１つのクロックを前記出力クロックとして出力する信号を、前記マルチプレクサに出力するように構成された制御回路とを有する装置。
【請求項９】
前記クロック選択モジュールは、前記制御回路からの信号に応じて、第１の時間において、前記複数のクロックのうち、前記移行元クロックの位相と実質的に同じ位相を有する１つのクロックを前記移行クロックとして選択するように構成される、
請求項８に記載の装置。
【請求項１０】
前記クロック選択モジュールは、前記制御回路からの信号に応じて、前記第１の時間の後の第２の時間において、前記複数のクロックのうち、前記移行元クロックの位相の所定時間内に１位相を有する１つのクロックを前記移行クロックとして選択するように構成される、
請求項９に記載の装置。
【請求項１１】
前記制御回路は、最初に前記出力クロックとして前記移行元クロックを出力する信号を前記マルチプレクサに出力するようにさらに構成される、
請求項９に記載の装置。
【請求項１２】
前記制御回路は、前記クロック切り替え信号を受け取ると、前記出力クロックとして前記移行クロックを出力する信号を前記マルチプレクサに出力するようにさらに構成される、
請求項９に記載の装置。
【請求項１３】
前記制御回路は、前記移行クロックと前記移行先クロックとの間の位相差が所定範囲内になると、前記出力クロックとして前記移行先クロックを出力する信号を前記マルチプレクサに出力するようにさらに構成される、
請求項１２に記載の装置。
【請求項１４】
移行元クロックまたは移行先クロックの一方を出力クロックとして出力する方法であって、
前記移行元クロックと前記移行先クロックとの間の位相差を生成する段階と、
複数のクロックを生成する段階であって、前記複数のクロックのうち各クロックが他のクロックと異なる位相を有する段階と、
前記移行元クロックの替わりに前記移行先クロックを前記出力クロックとして出力する制御信号の受け取りに応答して、前記移行元クロックと前記移行先クロックとの間の位相差に基づいて、前記複数のクロックのうち１つのクロックを前記移行クロックとして選択して、前記移行クロックと前記移行先クロックとの間の位相差が所定範囲内になるまで、前記移行クロックを出力クロックとして出力する段階とを含む、方法。
【請求項１５】
制御信号に応じて、第１の時間において、前記複数のクロックのうち、前記移行元クロックの位相と実質的に同じ位相を有する１つのクロックを前記移行クロックとして選択する段階をさらに含む、
請求項１４に記載の方法。
【請求項１６】
制御信号に応じて、前記第１の時間の後の第２の時間において、前記複数のクロックのうち、前記移行元クロックの位相の所定時間内に１位相を有する他の１つのクロックを前記移行クロックとして選択する段階をさらに含む、
請求項１５に記載の方法。
【請求項１７】
最初に移行元クロックを出力クロックとして出力する信号を受け取る段階をさらに含む、
請求項１４に記載の方法。
【請求項１８】
前記移行クロックと前記移行先クロックとの間の位相差が所定範囲内になった時に前記移行先クロックを前記出力クロックとして出力する段階をさらに含む、
請求項１４に記載の方法。
【請求項１９】
前記移行元クロックと前記移行先クロックとの間の位相差の分析に基づき、前記複数のクロックのうち、前記移行元クロックの位相より進んだ他の１つのクロックを前記移行クロックとして選択する段階をさらに含む、
請求項１５に記載の方法。
【請求項２０】
前記移行元クロックと前記移行先クロックとの間の位相差の分析に基づき、前記複数のクロックのうち、前記移行元クロックの位相より遅れた他の１つのクロックを前記移行クロックとして選択する段階をさらに含む、
請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、システムに用いるクロック回路に関し、より具体的には、システムに用いるクロック間を切り替えられるクロック回路に関する。
【背景技術】
【０００２】
バッテリを使うシステムでは特に電力消費が大きな問題である。携帯電話の場合、通信は無線周波数（ＲＦ）通信を用いた無線で行われる。有効な通信のために、正確に制御されたクロックが必要であり、それにはフェーズロックループ（ＰＬＬ）が必要である。ＰＬＬは一般的に大きな電力を必要とする。他方、携帯電話は、他の機能も有し、それには正確に制御されたクロックを必要とせず、ＰＬＬを必要としないことが多い。よって、電力を節約する方法としては、必要な時にのみ、正確に制御されたクロックを使い、その他の動作には他のクロックを使うことである。しかし、クロックを切り替えると、移行時に、システムに、グリッチ（glitch）が生じたり、突然位相が変化したりする問題が起こり得る。
【０００３】
ゆえに、クロックの移行において、その移行により生じる問題を回避または低減することが必要である。
【発明の概要】
【課題を解決するための手段】
【０００４】
一態様による装置は、移行元クロックと移行先クロックと移行クロックとから選択した出力クロックを出力するように構成されたマルチプレクサであって、前記移行クロックは前記移行元クロックから前記移行先クロックに前記出力クロックを切り替える時に前記出力クロックとして出力される、マルチプレクサと、前記移行元クロックと前記移行先クロックとの間の位相差を計算するように構成された位相差計算モジュールと、複数のクロックを生成するクロック生成モジュールであって、前記複数のクロックのうちの各クロックが他のクロックと異なる位相を有する、クロック生成モジュールと、前記複数のクロックのうち１つのクロックを前記移行トラックとして選択するように構成されたクロック選択モジュールと、クロック切り替え信号を受け取るように構成され、前記移行元クロックと前記移行先クロックとの間の位相差に基づき、前記複数のクロックのうちの１つのクロックを前記移行クロックとして選択する信号を、前記クロック選択モジュールに出力し、前記移行元クロックと前記移行先クロックと前記移行クロックとのうち１つのクロックを前記出力クロックとして出力する信号を、前記マルチプレクサに出力するように構成された制御回路とを有する。
【０００５】
他の態様による装置は、移行元クロックと移行先クロックと移行クロックとから選択した出力クロックを出力するように構成されたマルチプレクサであって、前記移行クロックは前記移行元クロックから前記移行先クロックに前記出力クロックを切り替える時に前記出力クロックとして出力される、マルチプレクサと、前記移行元クロックと前記移行先クロックとの間の位相差を計算するように構成された位相計算モジュールと、複数のクロックを生成するクロック生成モジュールであって、前記複数のクロックのうちの各クロックが他のクロックと異なる位相を有する、クロック生成モジュールと、前記複数のクロックのうち１つのクロックを、前記移行クロックとして選択するように構成され、前記移行クロックと前記移行先クロックとの間の位相差が所定範囲内になるまで、前記複数のクロックから他のクロックを、前記移行クロックとして選択し続けるように構成されたクロック選択モジュールと、クロック切り替え信号を受け取るように構成され、前記移行元クロックと前記移行先クロックとの間の位相差に基づき、前記複数のクロックのうちの１つのクロックを前記移行クロックとして選択する信号を、前記クロック選択モジュールに出力し、前記移行元クロックと前記移行先クロックと前記移行クロックとのうち１つのクロックを前記出力クロックとして出力する信号を、前記マルチプレクサに出力するように構成された制御回路とを有する。
【０００６】
他の態様による、移行元クロックまたは移行先クロックの一方を出力クロックとして出力する方法は、前記移行元クロックと前記移行先クロックとの間の位相差を生成する段階と、複数のクロックを生成する段階であって、前記複数のクロックのうち各クロックが他のクロックと異なる位相を有する段階と、前記移行元クロックの替わりに前記移行先クロックを前記出力クロックとして出力する制御信号の受け取りに応答して、前記移行元クロックと前記移行先クロックとの間の位相差に基づいて、前記複数のクロックのうち１つのクロックを前記移行クロックとして選択して、前記移行クロックと前記移行先クロックとの間の位相差が所定範囲内になるまで、前記移行クロックを出力クロックとして出力する段階とを含む。
【図面の簡単な説明】
【０００７】
本発明は、例を挙げて説明するが、図面によっては限定されない。図面中、同じ要素には同じ参照符号を付した。図面中の要素は単純化して明確に示してあり、必ずしも縮尺通りに描いていない。
【図１】一実施形態によるクロック移行回路を示すブロック図である。
【図２】図１のクロック移行回路の動作の理解に有用なタイミング図である。
【図３】図１のクロック移行回路の動作の理解に有用な他のタイミング図である。
【発明を実施するための形態】
【０００８】
クロック移行回路は、移行元（source）クロックからのクロック出力を移行先（destination）クロックからのクロック出力に切り替える。移行元クロック（これは移行前のクロック出力と同じである）と、移行先クロックとの間の位相差を検出する。クロック出力と移行先クロックとの間の位相差を徐々に低減する中間クロックを設けて移行を行う。各クロックサイクルで、または所定数のクロックサイクルで、位相差を少し低減する。次の（additional）クロックサイクルで、または次の所定数のクロックサイクルで、位相差をもう少し低減する。位相差が十分小さくなるまで、または無くなるまで、このプロセスを継続し、その後、中間クロックではなく移行先クロックを用いる。
【０００９】
ここで、「バス」という用語は、データ、アドレス、制御信号、状態信号などの様々な種類の情報を転送するのに用いることができる複数の信号または導体をいう。ここで導体は、単一の導体、複数の導体、一方向の導体、または双方向の導体として例示または説明をすることがある。しかし、実施形態に応じて導体の実施形態は異なってもよい。例えば、双方向導体の替わりに一方向導体を組み合わせて用いてもよいし、その逆でもよい。また、複数導体を単一導体で置き換えて、複数の信号をシリアルに転送しても、または時分割で転送してもよい。同様に、複数の信号を搬送する単一導体を、その複数の信号の一部を搬送する複数導体に分離してもよい。このように、信号の転送には多くのオプションがある。
【００１０】
ここで、「アサート（assert）」または「セット（set）」という用語と、「ネゲート（negate）」（すなわち「デ・アサート（deassert）」または「クリア（clear）」）という用語とは、信号、状態ビット、または装置を、それぞれ論理的に真の状態と論理的に偽の状態にすることをいうときに用いる。論理的に真の状態が論理レベル「１」であれば、論理的に偽の状態は論理レベル「０」である。論理的に真の状態が論理レベル「０」であれば、論理的に偽の状態は論理レベル「１」である。
【００１１】
図１にクロック回路１０を示した。このクロック回路１０は、位相クロックジェネレータ１２、位相クロック選択回路１４、制御回路１６、前進・遅延回路１８、出力マルチプレクサ（MUX）２０、及び位相差回路２２を含む。クロック１とクロック２は同じ周波数であり、１つの共通オシレータによって生成したものであってもよい。この実施例では、クロック１は補正クロック（corrected
clock）である。補正クロックは他のクロックと位相を合わせるのに有用である。かかるクロックにはＰＬＬが用いられ、そのためより大きな電力（power）を必要とするものと思われる。クロック２は非補正クロックであり、クロック１よりも動作電力が少なくて済む。クロック回路１０はクロック１とクロック２を切り替えて出力できる。切り替え時、現在出力されているクロックが移行元（source）クロックであり、切り替え後に出力されるクロックが移行先（destination）クロックである。位相クロックジェネレータ１２はオーバーサンプリングクロックを受け取る。オーバーサンプリングクロックはクロック１及びクロック２の倍数であり、クロック１及びクロック２と同じクロック源から求めたものである。本実施形態では、オーバーサンプリングクロックはクロック１及びクロック２の１２倍の周波数を有している。
【００１２】
位相クロックジェネレータ１２はオーバーサンプリングクロックを受け取り、クロック１及びクロック２と周波数が同じで位相が異なる２４通りの中間クロックを生成する。位相クロックジェネレータ１２は２４中間クロックを出力するが、各中間クロックは位相が異なり、オーバーサンプリングクロックの連続した１２サイクルの各半サイクルの位相を有する。位相クロック選択回路１４は、位相クロックジェネレータ１２に結合しており、２４位相クロックのどれを出力マルチプレクサ２０に結合するか選択する。前進・遅延回路１８は、制御回路１６と位相クロック選択回路１４とに結合しており、中間クロックのどれを出力マルチプレクサ２０に結合するか特定する信号を、位相クロック選択回路１４に出力する。出力マルチプレクサ２０は、クロック１と、クロック２と、位相クロック選択回路１４の出力とを受け取る。出力マルチプレクサ２０は、制御回路１６からの出力セレクト信号により決まる、クロック１と、クロック２と、位相クロック選択回路１４の出力とから選択した出力クロックを出力する。制御回路１６は、位相シフトレート（ＰＳＲ）信号と、切り替え信号と、クロック１と、クロック２と、オーバーサンプリングクロックと、位相差回路２２からの位相カウント信号とを受け取る。制御回路１６は、出力セレクト信号に加えて、位相クロックジェネレータ１２にイネーブル位相信号を出力し、前進・遅延回路１８に前進・遅延信号を出力する。位相差回路２２は、制御回路１６からのイネーブル位相カウント信号と、クロック１と、クロック２と、オーバーサンプリングクロックとを受け取る。
【００１３】
図２にタイミング図を示す。このタイミング図には、制御回路１６が切り替え信号を受け取った場合における、オーバーサンプリングクロックと、移行先クロックと、出力クロックと、移行もとクロックとを示した。この図は、オーバーサンプリングクロックが移行先クロック及び移行元クロックの周波数の１２倍であることを示している。移行元クロックはクロック１またはクロック２の一方であり、移行先クロックは他方である。オーバーサンプリングクロックの各半サイクルには、移行先クロックの各サイクルに付番した。この実施例では、最初に示した出力クロックの立ち上がりの前に切り替え信号を受け取っている。この時点では、出力クロックは移行元クロックに基づき出力されており、出力クロックと移行元クロックとは位相が合っている。出力クロックと移行元クロックとは位相５でいっしょに立ち上がる。これは、オーバーサンプリングクロックの半サイクル４と半サイクル５との間の移行（transition）である。留意すべき点として、移行元クロックと移行先クロックとは、オーバーサンプリングクロックに対して、同じクロック源から求められていても、完全に非同期である。移行先クロックは位相１で立ち上がる。切り替え信号がアサートされた時の出力クロックと移行先クロックとの間の位相差は４半サイクルである。移行先クロックは出力クロックより４半サイクル進んでおり、移行先クロックと位相を合わせるために、出力クロックをオーバーサンプリングクロックの４半クロックサイクル分進める必要がある。
【００１４】
制御回路１６は、切り替え信号を受け取ると、イネーブル位相信号とイネーブル位相カウント信号とをアサートする。イネーブル位相信号のアサートに応じて、位相クロックジェネレータ１２は、２４通りの中間クロックを生成する。イネーブル位相カウント信号のアサートに応じて、位相差回路２２は、位相カウント信号を生成する。この位相カウント信号は制御回路１６が受け取る。位相カウント信号は、移行先クロックが出力クロックよりオーバーサンプリングクロックの何半サイクル分進んでいるか示す。図２の実施例では４半サイクルである。この位相カウント信号に応じて、制御回路１６は前進・遅延信号をアサートする。前進・遅延信号のアサートに応じて、前進・遅延回路１８は、位相クロック選択回路１４に、シフトカウント信号を出力し、位相クロック選択回路１４に、出力クロックより１半サイクル（１位相）進んだ位相クロックを選択して、出力マルチプレクサ２０に結合するよう指示する。切り替え信号のアサート時、出力マルチプレクサ２０は、制御回路１６からの出力セレクト信号により決まる、クロック１またはクロック２のいずれかを出力クロックとして出力している。クロック１が出力クロックとして出力されていると仮定すると、クロック１が移行元クロックであり、クロック２が移行先クロックである。制御回路１６は、移行元クロックを出力クロックとして選択している状態から、位相クロック選択回路１４から出力される中間クロックを出力クロックとして選択している状態に、いつ出力セレクト信号を切り替えるか決定する。この実施形態では、中間クロックの選択は、移行元クロックが論理ハイになってからオーバーサンプリングクロックの６半サイクル後、すなわち位相１１で行われている。よって、位相１１からの出力クロックは、中間クロックから選択された移行クロック（transition clock）である。移行クロックが移行元クロック（source clock）より１位相だけ進んだ中間クロック（interim
clock）であり、出力クロックは位相１６で論理ローに下がる。これは、移行元クロックが論理ローに下がる位相１７より１位相早い。移行クロックは同じ周波数なので、出力クロックは移行元クロックと同じ時間だけ論理ローに留まる。出力クロックは位相４で立ち上がり、位相５で立ち上がる移行元クロックの１位相前である。前進・遅延回路１８は、次に、出力クロックが６位相間論理ハイになると、移行元クロックより２位相進んでいる中間クロックを選択する。この変化は、第２の中間クロックが移行クロックになった時点では、目に見えない。移行クロックは移行元クロックより２位相早いので、出力クロックは移行元クロックより２位相早く論理ローに切り替わるが、出力クロックの前回の論理ローへの移行よりも１位相早いだけである。
【００１５】
このプロセスは次の２移行クロックの間も同様に続く。出力クロックが６位相の間論理ハイであると、前進・遅延回路１８が第３の移行クロックを選択する。この新しい移行クロックは移行元クロックより３半クロックサイクルだけ進んだ中間クロックであり、出力クロックは移行元クロックより３半サイクル早く論理ローに移行するが、前回の論理ローへの移行より１位相早いだけである。同様に第４の移行クロックでは、前進・遅延回路１８が移行元クロックより４位相進んだ中間クロックを選択する。出力クロックの前のサイクルは３位相だけ進んでいるので、移行クロックが４位相だけ進んでいることにより、移行元クロックより４位相早く論理ローへの移行が起こる。これは前のサイクルより１位相早い。そして移行先クロックと最も位相が合っている。制御回路は、次に、出力セレクト信号を出力して、移行先クロックが６位相の間論理ハイであってから、移行先クロックを出力クロックとして出力するように指示する。移行先クロックであったものが、移行元クロックとなる。制御回路１６は、イネーブル位相信号をデ・アサートする。これに応じて、位相クロックジェネレータ１２は中間クロックの生成を停止する。
【００１６】
クロック回路１０は、このように、クロック間の位相差を増分変化（incremental changes）させることにより、あるクロックから他のクロックに移行する。移行クロックの各サイクルにおいて徐々に変化すると説明した。制御回路１６は、位相シフトレート（ＰＳＲ）信号による選択により、１サイクルにつき１回よりも少ない増分変化をさせて、異なる変化率を選択することもできる。ＰＳＲ信号は、増分変化を１サイクルおき、または２サイクルおきにすることを指示するであっても、増分変化をその他の間隔にすることを指示するものであってもよい。
【００１７】
図３には、移行元信号に対して移行先信号を送らせる実施例である。これは、移行元クロックと出力クロックとが位相９で論理ローに移行していることを示しており、これは移行先クロックが位相１３で論理ローに移行する４位相前である。よって、出力クロックを移行先クロックと同相にするには４位相遅らせる必要がある。この動作は図２の実施例の動作と同様である。位相クロックジェネレータ１２は２４通りの中間クロックを生成し始め、位相差回路２２は移行先クロックと移行元クロックとの間の位相差を測定する。位相差回路２２が出力する位相カウントは移行先クロックが出力クロックに対して進んでいる位相のカウントである。制御回路１６において、この位相カウントは出力クロックに対して移行先クロックが遅れている位相のカウントに変換される。この実施例において進める位相量は２０である。よって、クロック回路１０は、出力クロックを２０位相進めるのではなく、出力クロックを４位相遅らせる。これにより、移行先クロックを出力マルチプレクサに結合できる点に到達するまでの反復回数を減らし、電力を節約する。制御回路１６は、位相クロック選択回路１４により最初に選択されるべき中間信号は、移行元信号から１位相遅れた中間信号であることを、前進・遅延回路１８に指示する。制御回路１６は、同様に、移行元クロックが６位相論理ハイであってから、位相クロック選択回路１４からの出力を選択するように、出力セレクト信号を変化させる。この結果、位相１０で論理ローに切り替わる移行クロックが出力クロックとして出力され、これは、移行元クロックが論理ローに移行した１位相後である。移行クロックとして選択される中間クロックは移行元クロックと同じ周波数なので、両者は同じ時間論理ローに留まる。そのため、出力クロックが論理ハイに戻るのは、移行元クロックが論理ハイに戻った１位相後である。第１に選択された中間クロックが論理ハイである６位相の後、前進・遅延回路１８は、２位相だけ遅れた中間クロックを選択して出力マルチプレクサ２０に結合させる。そのため、出力クロックとして出力される移行クロックは、移行元クロックが論理ローに移行して２位相後に論理ローに移行する。このプロセスは、移行元クロックからそれぞれ３位相と４位相遅れた第３の中間クロックと第４の中間クロックを用いて続く。移行クロックである第４の中間クロックにより、出力クロックが移行先クロックと位相が合う。制御回路１６は、出力セレクト信号を切り替えて、出力クロックとして移行先クロックを出力するように、出力マルチプレクサに指示する。
【００１８】
同様に、ＰＳＲ信号を用いて、制御回路１６に１サイクルに１回未満の位相変化を適用させることができる。
【００１９】
ここまで、マルチプレクサと位相差計算モジュールとクロック生成モジュールとクロック選択モジュールと制御回路とを有する装置を説明した。マルチプレクサは、移行元クロック（source clock）と移行先クロック（destination clock）と移行クロック（transition clock）とから選択した出力クロックを出力するよう構成されている。出力クロックを移行元クロックから移行先クロックに切り替える際、出力クロックとして移行クロックを出力する。位相差計算モジュールは、移行元クロックと移行先クロックとの間の位相差を計算するように構成されている。クロック生成モジュールは、複数のクロックを生成するように構成されている。複数のクロックにおいて、各クロックは他のクロックと位相が異なる。クロック選択モジュールは、複数のクロックのうち１つのクロックを移行トラックとして選択するように構成されている。制御回路は、クロック切り替え信号を受け取り、クロック選択モジュールに信号を出力し、マルチプレクサに信号を出力するように構成されている。クロック選択モジュールへの信号は、移行元クロックと移行先クロックとの間の位相差に基づき、複数のクロックのうちの１つのクロックを移行クロックとして選択する。マルチプレクサへの信号は、移行元クロックと移行先クロックと移行クロックのうち１つのクロックを出力クロックとして出力する。クロック選択モジュールは、制御回路からの信号に応じて、第１の時間において、複数のクロックのうち、移行元クロックの位相と実質的に同じ位相を有する１つのクロックを移行クロックとして選択するように構成してもよい。クロック選択モジュールは、制御回路からの信号に応じて、第１の時間の後の第２の時間において、複数のクロックのうち、移行元クロックの位相の所定時間内に１位相を有する１つのクロックを移行クロックとして選択するように構成してもよい。クロック選択モジュールは、制御回路からの信号に応じて、移行クロックと移行先クロックとの間の位相差が所定範囲内になるまで、複数のクロックから他の１つのクロックを移行クロックとして繰り返し選択し続けるように構成される。制御回路は、マルチプレクサに信号を出力して、最初に出力クロックとして移行元クロックを出力するようにさらに構成されている。制御回路は、マルチプレクサに信号を出力して、クロック切り替え信号を受け取ると、出力クロックとして移行クロックを出力するようにさらに構成されている。制御回路は、マルチプレクサに信号を出力して、移行クロックと移行先クロックとの間の位相差が所定範囲内になると、出力クロックとして移行先クロックを出力するようにさらに構成されている。
【００２０】
開示の装置は、マルチプレクサ、位相計算モジュール、クロック生成モジュール、クロック選択モジュール、クロック選択モジュール、及び制御回路を有する。マルチプレクサは、移行元クロック（source clock）と移行先クロック（destination clock）と移行クロック（transition clock）とから選択した出力クロックを出力するよう構成されている。出力クロックを移行元クロックから移行先クロックに切り替える際、出力クロックとして移行クロックを出力する。位相計算モジュールは、移行元クロックと移行先クロックとの間の位相差を計算するように構成されている。クロック生成モジュールは、複数のクロックを生成するように構成されている。複数のクロックにおいて、各クロックは他のクロックと位相が異なる。クロック選択モジュールは、複数のクロックのうち１つのクロックを、移行クロックとして選択するように構成されている。また、クロック選択モジュールは、移行クロックと移行先クロックとの間の位相差が所定の範囲内になるまで、複数のクロックから他のクロックを、移行クロックとして選択し続けるように構成されている。制御回路は、クロック切り替え信号を受け取り、クロック選択モジュールに信号を出力し、マルチプレクサに信号を出力するように構成されている。クロック選択モジュールへの信号は、移行元クロックと移行先クロックとの間の位相差に基づき、複数のクロックのうちの１つのクロックを移行クロックとして選択する。マルチプレクサへの信号は、移行元クロックと移行先クロックと移行クロックのうち１つのクロックを出力クロックとして出力する。クロック選択モジュールは、制御回路からの信号に応じて、第１の時間において、複数のクロックのうち、移行元クロックの位相と実質的に同じ位相を有する１つのクロックを移行クロックとして選択するように構成してもよい。クロック選択モジュールは、制御回路からの信号に応じて、第１の時間の後の第２の時間において、複数のクロックのうち、移行元クロックの位相の所定時間内に１位相を有する１つのクロックを移行クロックとして選択するように構成してもよい。制御回路は、マルチプレクサに信号を出力して、最初に出力クロックとして移行元クロックを出力するようにさらに構成してもよい。制御回路は、マルチプレクサに信号を出力して、クロック切り替え信号を受け取ると、出力クロックとして移行クロックを出力するようにさらに構成してもよい。制御回路は、マルチプレクサに信号を出力して、移行クロックと移行先クロックとの間の位相差が所定範囲内になると、出力クロックとして移行先クロックを出力するようにさらに構成してもよい。
【００２１】
移行元クロックまたは移行先クロックの一方を出力クロックとして出力する方法もある。この方法は、移行元クロックと移行先クロックとの間の位相差を生成する段階を含む。この方法は、さらに、複数のクロックを生成する段階であって、各クロックが他のクロックと異なる位相を有する段階を含む。この方法は、さらに、移行元クロックの替わりに移行先クロックを出力クロックとして出力する制御信号の受け取りに応答して、移行元クロックと移行先クロックとの間の位相差に基づいて、複数のクロックのうち１つのクロックを移行クロックとして選択する段階と、移行クロックと移行先クロックとの間の位相差が所定範囲内になるまで、移行クロックを出力クロックとして出力する段階とを含む。この方法は、さらに、制御信号に応じて、第１の時間において、複数のクロックのうち、移行元クロックの位相と実質的に同じ位相を有する１つのクロックを移行クロックとして選択する段階を含んでいてもよい。この方法は、さらに、制御信号に応じて、第１の時間の後の第２の時間において、複数のクロックのうち、移行元クロックの位相の所定時間内に１位相を有する他の１つのクロックを移行クロックとして選択する段階を含んでいてもよい。この方法は、さらに、最初に移行元クロックを出力クロックとして出力する信号を受け取る段階を含んでいてもよい。この方法は、さらに、移行クロックと移行先クロックとの間の位相差が所定範囲内になった時に移行先クロックを出力クロックとして出力する段階を含んでいてもよい。この方法は、さらに、移行元クロックと移行先クロックとの間の位相差の分析に基づき、複数のクロックのうち、移行元クロックの位相より進んだ他の１つのクロックを移行クロックとして選択する段階を含んでいてもよい。この方法は、さらに、移行元クロックと移行先クロックとの間の位相差の分析に基づき、複数のクロックのうち、移行元クロックの位相より遅れた他の１つのクロックを移行クロックとして選択する段階を含んでいてもよい。
【００２２】
本発明を実施する装置は、ほとんどが、当業者に知られた電子部品と回路とにより構成されているので、本発明の教示を分かりにくくしないために、本発明の基礎になるコンセプトの理解に必要と思われるより以上に詳しくは回路の詳細を説明しなかった。
【００２３】
さらに、当業者には言うまでもなく、上記の動作における機能間の境界は単なる例である。複数の動作の機能を１つの動作に結合してもよいし、１つの動作の機能を複数の動作に分散してもよい。また、別の実施形態には、ある動作に複数のインスタンス（instances）があってもよく、動作の順序は実施形態によって変わってもよい。
【００２４】
本発明を具体的な実施形態を参照して説明したが、以下の請求項に記載した本発明の範囲から逸脱することなく、様々な修正や変更を行うことができる。例えば、位相変更の粗さ（resolution）はオーバーサンプリングクロックの周波数を変更することによって変更できる。高い周波数のクロックの位相を用いることにより位相変更の増分を識別する方法は特に有益であるが、他の方法を用いることもできる。このように、明細書及び図面は限定的にではなく例示と考えるべきであり、かかる修正はすべて本発明の範囲内に入る。具体的な実施形態に関してここに説明した利益、利点、問題に対する解決策は、請求項の必須の、必要な、または基本的な特徴または要素ではない。
【００２５】
ここで、「結合」との用語は、直接の結合や機械的な結合に限定されない。
【００２６】
さらに、「a」または「an」との用語は、ここでは１つ、または１つ以上を意味する。また、請求項において「少なくとも１つ」や「１つ以上」と言っても、他の要素に「a」や「an」などの不定冠詞を付して記載した場合に、その要素が１つしか含まれないことを意味するものではなく、同じ請求項に「１つ以上」や「少なくとも１つ」との文言と「a」や「an」などの不定冠詞が含まれていたとしても同様である。不定冠詞の使用についても同様である。
【００２７】
特に断らなければ、「第１の」や「第２の」との用語は、それが付された要素を任意的に区別するために用いる。よって、これらの用語は必ずしも要素の時間的な順序を示すものではない。
【図１】
2011501901.tif 000003
【図２】
2011501901.tif 000004
【図３】
2011501901.tif 000005
【国際調査報告】
2011501901.tif 000006
2011501901.tif 000007