(57)【要約】  タッチパネル検出回路は、電流制限回路（４２，４４，４６，５０）を有する。タッチパネル検出回路は、第１電圧供給端子と第１入力ノード（５６）との間で結合した第１部分と、第２入力ノード（５５）と第２電圧供給端子との間で結合した第２部分とを有する。プログラマブル再充電回路（３２）は、電流制限回路の第１部分に平行な伝導パスを通じて第１入力ノードを第１電圧供給端子に接続し、第１入力ノードに既定の電圧を再充電する。比較回路（４８）は、プログラマブル再充電回路と、第１入力ノードとに接続する。比較回路は、第１入力ノードと第２入力ノードの間の抵抗変化を検出し、比較回路がプログラマブル再充電回路によって有効にされたときに抵抗変化に応じて信号（６０）を出力する。
2011501295.tif 000002
【特許請求の範囲】
【請求項１】
タッチパネル検出回路であって、
第１電圧供給端子と第１入力ノードとに電気接続した第１部分と、第２入力ノードと第２電圧供給端子とに電気接続した第２部分とを有する電流制限回路と；
前記第１部分に平行な伝導パス経由で前記第１入力ノードを前記第１電圧供給端子に接続し、且つ前記第１入力ノードを所定電圧に再充電するプログラマブル再充電回路と；
前記プログラマブル再充電回路と、前記第１入力ノードとに電気接続した比較回路と
を備え、
前記比較回路は、前記第１入力ノードと前記第２入力ノードの間の抵抗変化を検出し、前記比較回路が前記プログラマブル再充電回路によって有効にされることに応答してペンダウン信号（６０）を出力することと
を特徴とする、タッチパネル検出回路（１０）。
【請求項２】
前記第１入力ノードは集積回路の第１入力端子を有し、
前記第２入力ノードは前記集積回路の第２入力端子を有し、
前記第１入力端子と前記第２入力端子は互いに離間している、請求項１記載のタッチパネル検出回路。
【請求項３】
タッチパネルは、前記第１入力端子と前記第２入力端子を有し、
物体が前記タッチパネルに物理的に接触することに応じて、前記第１入力ノードと前記第２入力ノードの間の抵抗が変化するように構成されていることを特徴とする、請求項２記載のタッチパネル検出回路。
【請求項４】
前記比較回路は更に、
前記第１入力ノードに電気接続した第１論理ゲート入力端子と、
前記プログラマブル再充電回路に電気接続した第２論理ゲート入力端子と、
出力端子と
を有する論理ゲートを備え、
前記論理ゲートは、前記第１入力ノードと前記第２入力ノードの間の抵抗変化を検出したときに前記ペンダウン信号を出力することを特徴とする、請求項１記載のタッチパネル検出回路。
【請求項５】
前記電流制限回路は更に、
前記第１電圧供給端子に電気接続した第１プロセッサ抵抗端子と、第２プロセッサ抵抗端子とを有するプロセッサ抵抗器と；
前記第２プロセッサ抵抗端子に電気接続した第１回路スイッチ電流端子と、前記第１入力ノードに電気接続した第２回路スイッチ電流端子と、回路スイッチ制御端子とを有する電流制限回路スイッチと；
前記第２入力ノードに電気接続した第１接地スイッチ電流端子と、前記第２電圧供給端子に電気接続した第２接地スイッチ電流端子と、接地スイッチ制御端子とを有する接地スイッチと
を備え、
前記電流制限回路スイッチと前記接地スイッチは、それぞれタッチ有効化信号を受信することによって、前記比較回路を制御することを特徴とする、請求項１記載のタッチパネル検出回路。
【請求項６】
前記電流制限回路は更に、
前記第１電圧供給端子に電気接続した第１プロセッサ抵抗端子と、第２プロセッサ抵抗端子とを有するプロセッサ抵抗器と；
前記第２プロセッサ抵抗端子に電気接続した陽極と、陰極とを有するダイオードと；
前記陰極に電気接続した第１回路スイッチ電流端子と、前記第１入力ノードに電気接続した第２回路スイッチ電流端子と、回路スイッチ制御端子とを有する電流制限回路スイッチと；
前記第２入力ノードに電気接続した第１接地スイッチ電流端子と、前記第２電圧供給端子に電気接続した第２接地スイッチ電流端子と、接地スイッチ制御端子とを有する接地スイッチと
を備え、
前記電流制限回路スイッチと前記接地スイッチは、それぞれタッチ有効化信号を受信することによって、前記比較回路を制御することを特徴とする、請求項１記載のタッチパネル検出回路。
【請求項７】
前記プログラマブル再充電回路は、前記第１入力ノードと前記第２入力ノードの間の抵抗変化を検出することによって、前記比較回路を選択的に有効にしたり、無効にしたりする、請求項１記載のタッチパネル検出回路。
【請求項８】
前記タッチパネル検出回路は更に、
前記プログラマブル再充電回路と前記比較回路とに電気接続したプロセッサコアを備え、
前記プロセッサコアは、前記第１入力ノードを再充電する時間をプログラミングし、選択的に変化させることを特徴とする、請求項１記載のタッチパネル検出回路。
【請求項９】
タッチパネル検出回路の動作方法であって、
第１入力ノードと第２入力ノードを有する前記タッチパネル検出回路を提供するステップと；
前記第１入力ノードと前記第２入力ノードの間の抵抗変化を検出することによってペンダウン信号を出力すべく、比較回路を前記第１入力ノードに電気接続するステップと；
前記ペンダウン信号を出力することによって前記比較回路を無効にする間に、第１伝導パス経由で前記第１入力ノードに第１電力供給端子を接続する急速充電スイッチを制御することによって、前記第１入力ノードを選択的に再充電するステップと；
前記第１入力ノードの再充電を停止し、第２伝導パス経由で前記第１入力ノードに電流制限回路を接続するステップと
を有し、
前記第２伝導パスは、前記第１伝導パスに平行であり、前記電流制限回路は、前記第２入力ノードに電気接続したときに前記第１入力ノードへの電流を制限しつつ、前記第１入力ノードの充電を維持することを特徴とする、動作方法。
【請求項１０】
前記動作方法は更に、
前記第１電圧供給端子と前記第１入力ノードとに電気接続した第１部分と、前記第２入力ノードと第２電力供給端子とに電気接続した第２部分とによって、前記電流制限回路を実現するステップ
を有する、請求項９記載の動作方法。
【請求項１１】
前記動作方法は更に、
前記第１電力供給端子に電気接続した第１プロセッサ抵抗端子と、第２プロセッサ抵抗端子とを有するプロセッサ抵抗器によって、前記第１部分を実現するステップ
を有する、請求項１０記載の動作方法。
【請求項１２】
前記動作方法は更に、
タッチパネルが前記第１入力ノードを前記第２入力ノードに接続することによって、前記第１入力ノードと前記第２入力ノードの間に第１抵抗値を生成するステップと；
前記タッチパネルに接触することによって、前記第１抵抗値を第２抵抗値に変更させるステップと；
前記比較回路によって、前記第１抵抗値から前記第２抵抗値への変化を検出するステップと
を有する、請求項９記載の動作方法。
【請求項１３】
前記動作方法は更に、
前記第１入力ノードに再充電する時間をプログラムし、選択的に変化させるステップを有する、請求項９記載の動作方法。
【請求項１４】
タッチパネル検出回路であって、
第１電圧供給端子と第２電圧供給端子と；
タッチパネルに電気接続するために前記タッチパネル検出回路の第１入力端子を形成する再充電ノードと；
前記タッチパネルに電気接続した前記タッチパネル検出回路の第２入力端子と；
前記再充電ノードを前記第１電圧供給端子に電気接続する第１部分と、前記第２入力端子を前記第２電力供給端子に電気接続する第２部分とを有する電流制限回路と；
プログラマブル再充電回路と；
前記プログラマブル再充電回路と前記再充電ノードとに電気接続した比較回路と
を備えるタッチパネル検出回路であって、
前記プログラマブル再充電回路は、前記第１部分に平行な伝導パス経由で前記第１入力端子を前記第１電圧供給端子に電気接続することによって、前記再充電ノードを所定電圧まで再充電することと、
前記比較回路は、前記第１入力端子と前記第２入力端子の間の抵抗変化を検出し、且つそれに応じてペンダウン信号を出力することと
を特徴とする、タッチパネル検出回路。
【請求項１５】
前記プログラマブル再充電回路は、前記再充電ノードを再充電するときに前記比較回路を無効にし、前記再充電ノードを再充電しないときに前記比較回路を有効にする、請求項１４記載のタッチパネル検出回路。
【請求項１６】
前記比較回路は更に、論理ゲートを備え、
前記論理ゲートは、
前記第１入力端子に電気接続した第１論理ゲート入力端子と；
前記プログラマブル再充電回路に電気接続した第２論理ゲート入力端子と；
論理ゲート出力端子と
を備え、
前記論理ゲートは、前記第１入力端子と前記第２入力端子の間の抵抗変化を検出したときに前記ペンダウン信号を出力することを特徴とする、請求項１４記載のタッチパネル検出回路。
【請求項１７】
前記第１部分は更に、
前記第１電力供給端子に電気接続した第１プロセッサ抵抗端子と、第２プロセッサ抵抗端子とを有するプロセッサ抵抗器と；
前記第２プロセッサ抵抗端子に電気接続した第１回路スイッチ電流端子と、前記第１入力端子に電気接続した第２回路スイッチ電流端子と、タッチ有効化信号を受信する回路スイッチ制御端子とを有する電流制限回路スイッチと
を備え、
前記電流制限回路スイッチは、前記比較回路が前記第１入力端子と前記第２入力端子の間の抵抗変化を検出しうるときを制御することを特徴とする、請求項１４記載のタッチパネル検出回路。
【請求項１８】
前記プログラマブル再充電回路は、前記再充電ノードを前記所定電圧まで再充電する時間をプログラムする、請求項１４記載のタッチパネル検出回路。
【請求項１９】
前記電流制限回路は更に、
前記第１電力供給電圧端子に電気接続した第１プロセッサ抵抗端子と、第２プロセッサ抵抗端子とを有するプロセッサ抵抗器と；
前記第２プロセッサ抵抗端子に電気接続した陽極と、陰極とを有するダイオードと；
前記陰極に電気接続した第１回路スイッチ電流端子と、前記第１入力端子に電気接続した第２回路スイッチ電流端子と、タッチ有効化信号を受信する回路スイッチ制御端子とを有する電流制限回路スイッチと；
前記第２入力端子に電気接続した第１接地スイッチ電流端子と、前記第２電力供給電圧端子に電気接続した第２接地スイッチ電流端子と、前記タッチ有効化信号を受信する接地スイッチ制御端子とを有する接地スイッチと
を備え、
前記電流制限回路スイッチは、前記比較回路が前記第１入力端子と前記第２入力端子の間の抵抗変化を検出するタイミングを制御することを特徴とする、請求項１４記載のタッチパネル検出回路。
【請求項２０】
前記タッチパネル検出回路は更に、プロセッサコアを備え、
前記プロセッサコアは、
前記比較回路から前記ペンダウン信号を受信するプロセッサコア入力端子と；
前記プログラマブル再充電回路に電気接続したプロセッサコア出力端子と
を備え、
前記プロセッサコアは、前記再充電ノードを前記所定電圧まで再充電する時間を制御するように前記プログラマブル再充電回路をプログラムすることを特徴とする、請求項１４記載のタッチパネル検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概してタッチパネルに適した回路、より詳細には、タッチパネル検出回路に関する。
【背景技術】
【０００２】
タッチパネルは、様々なアプリケーションにおいて入力デバイスとして、一般的に使用されている。たとえば回路は、ペンのような物体がタッチパネルに圧力を印加すると、タッチパネルの２つの面が互いに触れようとすることを感知する。一般的に、タッチパネルに圧力が印加されない場合、タッチパネルキャパシタは、電流制限抵抗器を通じて充電される。圧力が印加されると、タッチパネルは放電し、圧力がタッチパネルに印加されたこと（すなわち、ペンダウン事象）を示す。この点において、更なる処理が発生し、たとえば連続的な圧力が印加されたかを、または印加圧力の位置を判定する。しかしながら、技術が進歩するにつれて、タッチパネルはサイズ（パネル領域）が増加し続け且つ厚さが減少し続けることによって、より高い容量値をもたらす結果となっている。タッチパネルキャパシタは、電流制限抵抗器を通じて充電されるため、これらの高い容量値は、高い抵抗容量時定数（ＲＣ時定数）をもたらす。ＲＣ時定数は、タッチパネルキャパシタの充電をひどく遅くするおそれがあり、印加された圧力の誤った表示（すなわち、誤ったペンダウン事象）をもたらしうる。これらの誤った表示は、タッチパネル表示システムの信頼性を損なう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−１１６７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
現在可能な１つの解決策は、上述の電流制限抵抗器の抵抗値を低減することによってＲＣ時定数を削減しようとすることである。しかしながらこの解決策において、電力消費はペンダウン事象の発生中に増加してしまう。なぜなら、より小さな電流制限回路を通じて電流が増加するからである。バッテリ寿命を延ばすために電力消費を最小にしなくてはならないハンドヘルドタッチパネル表示システムや携帯タッチパネル表示システムにおいて、この電力消費の増加は特に問題となりうる。現在可能な他の解決策は、電流制限抵抗器をすべて除去してしまうことである。この解決策は、周期的パルスを加えることによって周期的にタッチパネルキャパシタを充電することである。複数の充電パルス同士の間において、タッチパネルキャパシタはフローティング（アースされていない）のままである。しかしながら、この解決策はノイズに非常に敏感であり、信頼性を損ない、また電磁波干渉（ＥＭＩ）を増加させるおそれがある。
【課題を解決するための手段】
【０００５】
一実施形態において、タッチパネル検出回路は、電流制限回路と、プログラマブル再充電回路（ｐｒｏｇｒａｍｍａｂｌｅ  ｐｒｅｃｈａｒｇｅ  ｌｏｇｉｃ）と、比較回路とを有する。電流制限回路は、第１電圧供給端子と第１入力ノードとに接続した第１部分と、第２入力ノードと第２供給電圧端子とに接続した第２部分とを有する。プログラマブル再充電回路は、電流制限回路の第１部分に平行な伝導パス経由で第１電圧供給端子に第１入力ノードを接続し、第１入力ノードを所定電圧に再充電する。比較回路は、プログラマブル再充電回路と、第１入力ノードとに接続し、第１入力ノードと第２入力ノードの間の抵抗変化を検出し、比較回路がプログラマブル再充電回路によって有効にされたときに応じて、信号を出力する。
【０００６】
更なる実施形態において、第１入力ノードと第２入力ノードは、集積回路の２つの互いに分離した入力端子を有する。更なる実施形態において、タッチパネル検出回路は、第１入力ノードに接続した第１入力端子と、第２入力ノードに接続した第２入力端子とを有するタッチパネルを備える。タッチパネルは、物体によって物理的に接触されたことに応じて、第１入力ノードと第２入力ノードの間の抵抗を変化させる。
【０００７】
他の更なる実施形態において、比較回路は、論理ゲートを有する。論理ゲートは、第１入力ノードに接続した第１論理ゲート入力端子と、プログラマブル再充電回路に接続した第２論理ゲート入力端子と、出力端子とを有する。論理ゲートは、第１入力ノードと第２入力ノードの間の抵抗変化を検出するときに信号を供給する。
【０００８】
他の更なる実施形態において、電流制限回路は、プロセッサ抵抗器と、電流制限回路スイッチと、接地スイッチとを有する。プロセッサ抵抗器は、第１電圧供給端子に接続した第１プロセッサ抵抗端子と、第２プロセッサ抵抗端子とを有する。有効化信号を受信する電流制限回路スイッチは、第２プロセッサ抵抗端子に接続した第１電流端子と、第１入力ノードに接続した第２電流端子と、制御端子とを有する。有効化信号を受信する接地スイッチは、第２入力ノードに接続した第１電流端子と、第２電圧供給端子に接続した第２電流端子と、制御端子とを有する。
【０００９】
他の更なる実施形態において、電流制限回路は、プロセッサ抵抗器と、ダイオードと、電流制限回路スイッチと、接地スイッチとを有する。プロセッサ抵抗器は、第１電圧供給端子に接続した第１プロセッサ抵抗端子と、第２プロセッサ抵抗端子とを有する。ダイオードは、第２プロセッサ抵抗端子に接続した陽極と、陰極とを有する。有効化信号を受信する電流制限回路スイッチは、ダイオードの陰極に接続した第１電流端子と、第１入力ノードに接続した第２電流端子と、制御端子とを有する。有効化信号を受信する接地スイッチは、第２入力ノードに接続した第１電流端子と、第２電圧供給端子に接続した第２電流端子と、制御端子とを有する。
【００１０】
他の更なる実施形態において、プログラマブル再充電回路は、第１入力ノードと第２入力ノードの間の抵抗変化を検出することによって、比較回路を選択的に有効にしたり無効にしたりする。
【００１１】
他の更なる実施形態において、プロセッサ１４は、プログラマブル再充電回路に接続したプロセッサコアと、第１入力ノードを再充電する時間をプログラミングし、選択的に変化させる比較回路とを有する。
【００１２】
他の実施形態において、タッチパネル検出回路の動作方法は、第１入力ノードと第２入力ノードを有する回路を提供することと、比較回路を第１入力ノードに接続することによって、第１入力ノードと第２入力ノードの間の抵抗変化を検出することと、それに応じて検出出力信号を出力することと、急速充電スイッチを制御することによって第１入力ノードを選択的に再充電することであって、急速充電スイッチは、検出出力信号を出力することにより比較回路を無効化している期間中に第１伝導パス経由で第１電圧供給端子（ＶＤＤ電圧供給端子）を第１入力ノードに接続することと、第１入力ノードの再充電を停止し、第１伝導パスに平行な第２伝導パス経由で第１入力ノードに電流制限回路を接続することであって、電流制限回路は第２入力ノードに接続したときに第１入力ノードの電流を制限しながら、第１入力ノードにおける充電を維持することとを有する。
【００１３】
更なる実施形態において、タッチパネル検出回路の動作方法は、第１電圧供給端子（ＶＤＤ電圧供給端子）と第１入力ノードとに接続した第１部分と、第２入力ノードと第２電圧供給端子（接地電圧供給端子）の間で接続した第２部分とによって電流制限回路を実現することを有する。更なる実施形態において、動作方法は、第１電圧供給端子に接続した第１プロセッサ抵抗端子と、第２プロセッサ抵抗端子とを有するプロセッサ抵抗器によって電流制限回路の第１部分を実現することを有する。
【００１４】
他の更なる実施形態において、タッチパネル検出回路の動作方法は、第１入力ノードと第２入力ノードの間にタッチパネルを配置することによって第１入力ノードを第２入力ノードに接続させ、第１入力ノードと第２入力ノードの間の第１抵抗を設定することと、タッチパネルに物理的に接触することによって第１抵抗を第２抵抗に変更することと、比較回路によって第１抵抗の第２抵抗への変化を検出することとを有する。
【００１５】
他の更なる実施形態において、タッチパネル検出回路の動作方法は、第１入力ノードを再充電する時間をプログラミングし、選択的に変更することを有する。
他の実施形態において、タッチパネル検出回路は、第１電圧供給端子と、第２電圧供給端子と、再充電ノードと、電流リミッタ（電流制限回路）と、プログラマブル再充電回路と、比較回路とを有する。再充電ノードは、タッチパネルとタッチパネル検出回路を互いに接続するための、第１入力端子と第２入力端子を形成する。電流リミッタは、再充電ノードと第１電圧供給端子とに接続した第１部分を含み、且つ第２入力端子と第２電圧供給端子とに接続した第２部分を含む。プログラマブル再充電回路は、電流リミッタの第１部分に平行な伝導パス経由で第１電圧供給端子に再充電ノードを接続させ、再充電ノードを所定電圧に再充電する。比較回路は、プログラマブル再充電回路と再充電ノードとに接続され、比較回路は、第１入力端子と第２入力端子の間の抵抗変化を検出し、それに応じて信号を出力する。
【００１６】
タッチパネル回路の他の実施形態の更なる実施形態において、プログラマブル再充電回路は、再充電ノードを再充電しているときに比較回路を無効化し、再充電ノードを再充電していないときは比較回路を有効にする。
【００１７】
タッチパネル回路の更なる他の実施形態において、比較回路は、第１入力端子に接続した第１論理ゲート入力と、プログラマブル再充電回路に接続した第２論理ゲート入力と、出力とを有する論理ゲートを有する。論理ゲートは、第１入力端子と第２入力端子の間の抵抗変化を検出したときに信号を出力する。
【００１８】
タッチパネル回路の更なる他の実施形態において、電流リミッタの第１部分は、プロセッサ抵抗器と、電流制限回路スイッチとを有する。プロセッサ抵抗器は、第１電圧供給端子に接続した第１プロセッサ抵抗端子と、第２プロセッサ抵抗端子とを有する。有効化信号を受信する電流制限回路スイッチは、第２プロセッサ抵抗端子に接続した第１電流端子と、第１入力端子に接続した第２電流端子と、制御端子とを有する。制御端子は、比較回路が第１入力端子と第２入力端子の間の抵抗変化を検出するタイミングを制御する。
【００１９】
タッチパネル回路の他の更なる実施形態において、プログラマブル再充電回路は、再充電ノードを所定電圧に再充電する時間をプログラミングすることができる。
タッチパネル回路の他の更なる実施形態において、電流リミッタはさらにプロセッサ抵抗器と、ダイオードと、電流制限回路スイッチと、接地スイッチとを有する。プロセッサ抵抗器は、第１電圧供給端子に接続した第１プロセッサ抵抗端子と、第２プロセッサ抵抗端子とを有する。ダイオードは、第２プロセッサ抵抗端子に接続した陽極と、陰極とを有する。有効化信号を受信する電流制限回路スイッチは、ダイオードの陰極に接続した第１電流端子と、第１入力端子に接続した第２電流端子と、制御端子とを有する。電流制限回路スイッチは、比較回路が第１入力端子と第２入力端子の間の抵抗変化を検出するタイミングを制御する。接地スイッチは、第２入力端子に接続した第１電流端子と、第２電力供給電圧端子に接続した第２電流端子と、有効化信号を受信する制御端子とを有する。
【００２０】
タッチパネル回路の他の更なる実施形態において、タッチパネル検出回路は更に、プロセッサコアを有する。プロセッサコアは、比較回路から信号を受信する入力と、プログラマブル再充電回路に接続した出力とを有する。プロセッサコアは、プログラマブル再充電回路をプログラム制御することによって、プログラマブル再充電回路が再充電ノードを所定電圧まで再充電する時間を決定する。
【００２１】
タッチパネル検出回路の少なくとも１つの実施形態に従って、再充電回路（ｐｒｅｃｈａｒｇｅ  ｃｕｒｃｕｉｔ）は、電流制限抵抗器に平行な伝導パスを有効にすることによってタッチパネルキャパシタを再充電すべく使用される。このように、タッチパネルキャパシタを迅速に充電しえ、タッチパネルの操作速度を増加し、電力消費を低減し、誤ったペンダウン事象の発生を低減しうる。
【００２２】
ここで使用されるように、語句「バス」は、複数の信号または複数の伝導体を意味すべく使用される。複数の信号または複数の伝導体は、データ、アドレス、制御、または状態のような様々な１以上の情報を伝送すべく使用されうる。ここで論じた伝導体は、単一の伝導体、複数の伝導体、一方向伝導体、または双方向伝導体であるとして、説明または記述されうる。しかしながら、違った実施形態は、様々な伝導体を使用しうる。たとえば双方向伝導体よりもむしろ離間した一方向伝導体が使用されえ、または離間した一方向伝導体よりもむしろ双方向伝導体が使用されうる。また、複数の伝導体は、複数の信号をシリアルに、または多重に伝送する単一伝導体に置換されうる。そのように、複数の信号を伝送する複数の単一伝導体は、これらの信号の一部を伝送する様々な違った伝導体に分割されうる。つまり、信号の伝送には様々な選択肢がある。
【００２３】
「アサート」または「セット」は、ここで、信号、ステータスビット、または装置の状態を、論理的に真の状態とするときに使用されうる。「ネゲート」（または「デアサート」または「クリア」）は、信号、ステータスビット、または装置の状態を、論理的に偽の状態とするときに使用されうる。論理的に真の状態が論理レベル１である場合、論理的に偽の状態は論理レベル０である。そして論理的に真の状態が論理レベル０である場合、論理的に偽の状態は論理レベル１である。
【００２４】
ここで記述されるそれぞれ信号は、正または負の論理として設計されうる。ここで負の論理は、信号名の上のバーによって、または信号名に続くアスタリスク（＊）によって、表示されうる。負の論理信号の場合、信号はアクティブロー（ａｃｔｉｖｅ  ｌｏｗ）であり、論理的に真の状態は論理レベル０に対応する。正の論理信号の場合、信号はアクティブハイ（ａｃｔｉｖｅ  ｈｉｇｈ）であり、論理的に真の状態は、論理レベル１に対応する。ここで記述するいかなる信号も、負の論理信号または正の論理信号として設計されうることを記す。つまり、代りの実施形態において、正の論理信号として記述した信号は、負の論理信号として実現されえ、負の論理信号として記述した信号は、正の論理信号として実現されうる。
【００２５】
ブラケットは、バスの伝導体または値のビット位置を示すべく使用されうる。たとえば「バス６０［７：０］」または「バス６０の伝導体［７：０］」は、バス６０の８つの下位の伝導体を示す。「アドレスビット［７：０］」または「アドレス［７：０］」は、アドレス値の８つの下位ビットを示す。数字の前のシンボル「＄」は、数字が１６進法または１６を基底とした形式で表されることを示す。数字の前のシンボル「％」は、数字が２進法または２を基底とした形式で表されることを示す。
【００２６】
本発明は例によって説明されるが、参照記号が要素を示す図面によって制限されない。図面中の要素は、簡素化と明確化のために例示され、必ずしも正しい縮尺を示してはいない。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に従う、タッチパネルシステムのブロック図。
【図２】図１のタッチパネルシステムのより詳細な部分的ブロック図。
【図３】先行技術のタッチパネル回路に従う、複数のタッチパネル検出回路波形。
【図４】本発明の一実施形態に従う、複数のタッチパネル検出回路波形。
【発明を実施するための形態】
【００２８】
図１は、本発明の一実施形態に従う、タッチパネルシステム１０を説明する。タッチパネルシステム１０は、タッチパネル１２とプロセッサ１４を有する。タッチパネル１２は、伝導プレート１６と抵抗プレート１８を有し、この２つのプレートは互いに向き合い、隙間３０によって分離されている。隙間３０は、誘電材料で充填されるか、空洞である。タッチパネル１２に圧力が印加されない場合（すなわちタッチ刺激が無い場合）、タッチパネル１２は、電気的観点から、高い並列抵抗（効果的には、無限抵抗）を有するキャパシタとしてみなされる。ペンのような物体によって圧力が伝導プレート１６に印加された場合（すなわちタッチ刺激が印加された場合）、伝導プレート１６と抵抗プレート１８は互いに接触させられ、タッチパネルの容量変化は無視できるが、並列抵抗はより低い値となる。タッチパネル１２の抵抗が高い場合、タッチパネルには電流が流れない。しかしながら、圧力が印加され、伝導プレート１６と抵抗プレート１８が互いに接触すると、電流が流れうる。この電流変化は、タッチパネル１２の抵抗変化によるものであり、タッチパネル検出回路は、プロセッサ１４内にて印加した圧力を検出しうる（すなわちペンダウン事象を検出しうる）。印加圧力はペンダウン事象と呼ばれうるが、ペンのみが圧力を印加するのに必要とされるわけではないことを記す。タッチパネル１２に圧力を印可するペンや指のような任意の物体が、ペンダウン事象をもたらすタッチパネル１２へのタッチ刺激を出力すべく使用されうる。
【００２９】
さらに図１を参照すると、抵抗プレート１８は、第１電極１９、第２電極２０、第３電極２１、および第４電極２２を有する。それぞれこれらの電極は、第１入力端子２４、第２入力端子２５、第３入力端子２６、および第４入力端子２７のうち対応する１つにそれぞれ接続されうる。１つまたはすべての接続は、プロセッサ１４が有するタッチパネル検出回路によって使用され、ペンダウン事象を検出しうる。ペンダウン事象が検出されると、プロセッサ１４が有する回路が、印加された圧力の位置を判定すべく使用されうる。一実施形態において、それぞれ第１入力端子２４と第３入力端子２６経由のそれぞれ第１電極１９と第３電極２１からの情報は、第１軸に沿った印加圧力位置を判定すべく使用されうる一方、それぞれ第２入力端子２５と第４入力端子２７経由のそれぞれ第２電極２０と第４電極２２からの情報は、第１軸と実質的に垂直な第２軸に沿った印加圧力位置を判定すべく使用されうる。このように、タッチパネル１２の印加圧力位置は判定されうる。ペンダウン事象の検出に応じて、従来の回路や方法がタッチパネル１２上の印加圧力位置やタッチ刺激位置を判定すべく使用されうることを記す。
【００３０】
図２は、図１のタッチパネルシステム１０の詳細図を説明する。図２において、タッチパネル１２は、キャパシタ６２（これは、伝導プレート１６と抵抗プレート１８によって形成されたタッチパネルキャパシタを示す）と、並列抵抗（タッチパネル抵抗器）６４とによって示される。タッチ刺激６８がないとき（すなわち、タッチパネル１２に圧力が印加されていないとき）は、キャパシタ６２に平行な回路パスはほぼ無限大の抵抗を有することを記す。しかしながら、タッチ刺激６８が印加された場合（すなわち、タッチパネル１２に圧力が印加された場合）、タッチパネルスイッチ６６がオンになり（これは、伝導プレート１６と抵抗プレート１８が互いに接触していることを示す）、したがってキャパシタ６２は放電し、タッチパネル１２を通じて電流が流れうる。したがって、タッチパネル１２は、タッチ刺激６８に応じて（すなわち物体によって物理的に接触したことに応じて）、第１入力ノード５６と第２入力ノード５５との間の抵抗を変化させる。
【００３１】
図２はまた、プロセッサ１４のより詳細な図を説明する。プロセッサ１４は、プログラマブル再充電回路３２と、プロセッサ抵抗器４２と、ダイオード４４と、急速充電スイッチ４０、電流制限回路スイッチ４６、および接地スイッチ５０と、タッチ位置回路３８と、比較回路４８（これは、例えば、図示された実施形態のＮＯＲゲート４９のような論理ゲートを含みうる）と、プロセッサコア３４と、電力管理ユニット３６と、第２入力ノード５５と、第１入力ノード５６と、第１電圧供給端子（たとえばＶＤＤ電圧供給端子）と、第２電圧供給端子（たとえばＶＳＳ電圧供給端子）とを含む。第１入力ノード５６はまた再充電ノードと呼ばれうることを記す。プロセッサ１４は、単一の集積回路上に形成されうる。または、プロセッサ１４は、互いに接続した複数の集積回路上に形成されうる。また、それぞれ第１入力ノード５６と第２入力ノード５５は、プロセッサ１４の端子またはピンに対応しえ、そして他のタッチパネル信号５８はまた、プロセッサ端子またはプロセッサピン経由で受信されうることを記す。たとえば第１入力ノード（再充電ノード）５６は、図１の１以上の入力端子２４〜２７に対応しえ、第２入力ノード５５は図１の第５入力端子２８に対応しうる。プロセッサ１４は、いかなる型の処理システムでも良く、たとえば、マイクロコントローラ、マイクロプロセッサ、デジタル信号プロセッサ、タッチディスプレイ検出回路や、システム（それは、プロセッサコア３４のようなプロセッサコアを有しても、有さなくてもよく、電力管理ユニット３６のような電力管理ユニットを有しても、有さなくてもよい）である。すなわち、プロセッサ１４は、互いに異なる配置の互いに異なる回路を有しえ、他の機能を実現する追加回路を有しうる。図２の実施形態において、キャパシタ６２が有する第１キャパシタ出力端子と、タッチパネル抵抗器６４が有する第１タッチパネル抵抗端子とは、プロセッサ１４が有する端子またはピン経由で第１入力ノード５６に接続する。タッチパネル抵抗器６４の第２タッチパネル抵抗端子は、タッチパネルスイッチ６６が有する第１タッチパネルスイッチ電流端子に接続する。キャパシタ６２の第２キャパシタ端子と、タッチパネルスイッチ６６が有する第２タッチパネルスイッチ電流端子とは、プロセッサ１４の端子またはピン経由で第２入力ノード５５に接続する。
【００３２】
さらに図２を参照すると、プロセッサ抵抗器４２は、第１電圧供給端子（これは、図示の実施形態において、ＶＤＤ電圧供給端子である）に接続した第１プロセッサ抵抗端子と、ダイオード４４の陰極に接続した第２プロセッサ抵抗端子とを有する。ダイオード４４の陽極は、電流制限回路スイッチ４６が有する第１電流端子に接続する。第１電圧供給端子はまた、急速充電スイッチ４０が有する第１電流端子に接続し、急速充電スイッチ４０が有する第２電流端子は第１入力ノード５６に接続する。第１入力ノード５６はまた、電流制限回路スイッチ４６が有する第２電流端子と、比較回路４８が有する第１入力端子（たとえば図示の実施形態におけるＮＯＲゲート４９の第１入力）とに接続する。プロセッサコア３４は、プログラマブル再充電回路３２と、タッチ位置回路３８と、電力管理ユニット３６とに接続する。プロセッサコア３４と電力管理ユニット３６はそれぞれ、ペンダウン信号６０を受信する。ペンダウン信号６０は、比較回路による出力（たとえばこれは図示の実施形態におけるＮＯＲゲート４９の出力に対応する）として提供される。プログラマブル再充電回路３２は、再充電有効化信号５４を急速充電スイッチ４０の制御端子と、比較回路４８の第２入力端子（たとえば図示の実施形態におけるＮＯＲゲート４９の第２入力）とに出力する。タッチ位置回路３８は、第１入力ノード５６と第２入力ノード５５に接続し、他のタッチパネル信号５８を受信する。接地スイッチ５０が有する第１電流端子は、第２入力ノード５５に接続し、接地スイッチ５０の第２電流端子は、第２電圧供給端子（これは図示の実施形態における接地またはＶＳＳ電圧供給端子である）に接続する。タッチ有効化信号５２は、電流制限回路スイッチ４６の制御端子と、接地スイッチ５０の制御端子とに出力される。タッチ有効化信号５２は、一実施形態において、プロセッサコア３４によって出力される。
【００３３】
一実施形態において、プロセッサ抵抗器４２、ダイオード４４、および電流制限回路スイッチ４６と接地スイッチ５０は、電流制限回路（電流リミッタとも呼ばれる）を形成する。一実施形態において、プロセッサ抵抗器４２、ダイオード４４、および電流制限回路スイッチ４６は、第１電圧供給端子（たとえば、ＶＤＤ電圧供給端子）と第１入力ノード５６との間で順に接続し、電流制限回路の第１部分を形成する。接地スイッチ５０は、第２入力ノード５５と第２電圧供給端子（たとえば、接地またはＶＳＳ電圧供給端子）との間で接続し、電流制限回路の第２部分を形成する。
【００３４】
一実施形態において、それぞれ急速充電スイッチ４０と、電流制限回路スイッチ４６と、接地スイッチ５０とは、トランジスタとして実現されうる。代わりに、他の型の回路は、これらのスイッチの切替機能を実現すべく使用されうる。それぞれスイッチの第１電流端子は、第１端子と呼ばれえ、それぞれスイッチの第２電流端子は、第２端子と呼ばれうることを記す。また、図示の実施形態において、再充電有効化信号５４とペンダウン信号６０は、正の論理信号として実現される。
【００３５】
動作時にタッチ刺激がタッチパネル１２に無い場合、すなわち、タッチパネルスイッチ６６がオフである場合、第１入力ノード５６は、ほぼ電圧ＶＤＤに再充電される。再充電は、急速充電スイッチ４０を有効にする（すなわち、オンになる）再充電有効化信号５４を用いることによって実現され、急速充電スイッチ４０を有効にすることによってＶＤＤ電圧供給端子と第１入力ノード５６との間に低抵抗電流パスが存在することとなる。一実施形態において、急速充電スイッチ４０はトランジスタによって実現される。したがって、一実施形態において、プログラマブル再充電回路３２は、第１入力ノード５６を、伝導パス経由で（たとえば急速充電スイッチ４０経由で）ＶＤＤ電圧供給端子に接続する。伝導パスは、第１入力ノード５６を再充電する電流制限回路の第１部分（たとえば、プロセッサ抵抗器４２、ダイオード４４、および電流制限回路スイッチ４６）に平行である。プログラマブル再充電回路３２は、再充電ノード（第１入力ノード）５６がプルアップ急速充電スイッチ４０を通じて電圧ＶＤＤまで充電するのに十分な時間で、再充電有効化信号５４をアサートする。したがって、より小さなデバイスが急速充電スイッチ４０のために使用されると、再充電有効化信号５４は、急速充電スイッチ４０を或る期間にわたって有効にする必要がありうる。この期間は、より大きなデバイスが急速充電スイッチ４０のために使用される場合よりも長い。図４の波形８２を参照すると、再充電有効化信号５４は時間Ｔ１から時間Ｔ３までアサートされることを記す。このことは、図４の矢印９２と波形８４によって図示されるように、第１入力ノード５６が電圧ＶＤＤに充電される結果となる。第１入力ノード５６が再充電を完了する前に、タッチ有効化信号５２は、たとえばプロセッサコア３４が有する制御回路によってアサートされ、そして電流制限回路スイッチ４６と接地スイッチ５０を有効にする（すなわち、電流制限回路スイッチ４６と接地スイッチ５０をオンにする）。波形８８を参照すると、タッチ有効化信号５２は、時間Ｔ１と時間Ｔ３の間のＴ２において有効になることを記す。
【００３６】
また再充電有効化信号５４がアサートされている間、比較回路４８は無効化される。すなわち、ＮＯＲゲート４９が比較回路４８を実現すべく使用される図示の実施形態において、再充電有効化信号５４がＮＯＲゲート４９への第２入力としてアサートされ且つ出力されると、再充電有効化信号５４は、ＮＯＲゲート４９の第１入力をマスク（ｍａｓｋ）する。したがって、ペンダウン信号６０は、デアサートされたままである（この例において論理レベルはローである）一方、再充電有効化信号５４はアサートのままである。このように、再充電有効化信号５４がデアサートされるまで（すなわちプロセッサ１４がタッチパネル１２上のタッチ刺激を検出する準備ができるまで）、ペンダウン信号６０は、不用意にアサートされることによって誤ったペンダウン事象を表示することはない。
【００３７】
再充電の後、プロセッサ１４は準備され、タッチ刺激を検出する準備ができる。時間Ｔ３において再充電有効化信号５４はプログラマブル再充電回路３２によってデアサートされるため、比較回路４８はペンダウン信号６０をアサートまたはデアサートすべく有効にされる。つまり、ＮＯＲゲート４９の第２入力が論理レベルローのとき、それはもはやＮＯＲゲート４９の第１入力をマスクせず、ペンダウン信号６０は、第１入力ノード５６が出力するＮＯＲゲート４９の第１論理ゲート入力端子からの値によって影響される。第１入力ノード５６が再充電され、且つタッチパネル１２にタッチ刺激が印加されていない間、第１入力ノード５６は論理レベル１のままであり、したがってペンダウン信号６０はデアサートのままである（すなわち、この例では論理レベルローである）。このことは、ペンダウン事象が発生していないことを示す（すなわちタッチパネル１２にタッチ刺激がないことを示す）。更に一実施形態において、電流制限回路の一部分（例えばプロセッサ抵抗器４２）は、再充電された第１入力ノード５６における充電を維持するのに有用でありうる。
【００３８】
タッチ刺激６８が印加され、タッチパネルスイッチ６６がオンになると、電流はタッチパネル１２を通じて、電流制限回路によって提供されるパス経由で流れうる。図示の実施形態において、タッチ刺激６８が印加されると、キャパシタ６２は、タッチパネル抵抗器６４を通じて放電し、タッチパネルスイッチ６６をオンにする（タッチパネルスイッチは、上述のように、プレート１６と１８が互いに接触することを示す）。また、タッチ刺激６８が印加されると、電流パスは、ＶＤＤ電圧供給端子から、プロセッサ抵抗器４２と、ダイオード４４と、電流制限回路スイッチ４６とを通じて、そして第１入力ノード５６と第２入力ノード５５を通じて、そして接地スイッチ５０を通じて、ＶＳＳ電圧供給端子に提供される。一実施形態において、タッチ刺激６８が印加されると、電流制限回路のプロセッサ抵抗器４２は電流を制限する。タッチパネルスイッチ６６をオンにするタッチ刺激６８に応じて、第１入力ノード５６は放電され、結局ペンダウン信号６０がＮＯＲゲート４９を通じてアサートされることを引き起こし（すなわち、この例では論理レベルが１である）、ペンダウン事象を表示する。図４の波形９０を参照すると、タッチ刺激６８が時間Ｔ４において出力されることを記す。時間Ｔ４において、第１入力ノード５６は論理レベルローに放電し（図４の波形８４を参照）、代わりにペンダウン信号６０のアサートをもたらす（図４の波形８６を参照）。ゆえに、比較回路４８がプログラマブル再充電回路３２によって有効にされると、第１入力ノード５６と第２入力ノード５５の間の抵抗変化を検出し（抵抗変化は、たとえばタッチ刺激６８が印加されることによって発生する）、それに応じてペンダウン信号６０を出力することを記す。さらに一実施形態において、プログラマブル再充電回路３２は、第１入力ノード５６と第２入力ノード５５の間の抵抗変化を検出することにより、比較回路を選択的に有効にしたり無効にしたりする。
【００３９】
ペンダウン事象がペンダウン信号６０のアサートを通じて検出されると、プロセッサコア３４はペンダウン事象を処理しうる。一実施形態において、ペンダウン信号６０のアサートは割込みを生成し、プロセッサコア３４の処理ルーチンは、割込みを出力する。ペンダウン事象に応答する更なる処理は、次に発生しうる。たとえば或る場合、ペンダウン事象の検出時に、プロセッサコア３４はタッチ位置回路３８を有効にしうる（これは、任意の既知の回路を用いて実現されうる）。タッチ位置回路３８は、それから第１電極１９と、第２電極２０と、第３電極２１と、第４電極２２と、抵抗プレート１８とによって出力される１以上の情報を用いて、ペンダウン事象を発生させるタッチ刺激の位置を決定しうる。他の場合、ペンダウン事象の検出時にプロセッサコア３４は、他の再充電サイクルを有効にすることによって他のペンダウン事象を検出する準備をする（ここで再充電有効化信号５４はアサートされることによって急速充電スイッチ４０をオンにし、そして第１入力ノード５６はキャパシタ６２を再充電しうる）。そして、たとえば「ダブルクリック」動作が実行されたか否かを判定する。したがって、プロセッサコア３４が有する制御回路は、プログラマブル再充電回路３２を有効にし、そのあとタッチ有効化信号５２を適切にアサートすることによって、続くタッチ刺激検出のためにタッチパネル１２を準備する。上述の第１入力ノード５６を再充電する準備は必要に応じて実現され、たとえば上述のようにプロセッサ１４が入力を予想（ｅｘｐｅｃｔ）する前（タッチパネル１２に印加されるべきタッチ刺激を予想する前）や、プロセッサ１４が前回のペンダウン事象の処理を完了したあとに、再充電する準備は実現されうる。またプロセッサ１４またはタッチパネルシステム１０のすべてまたは一部分の電力管理は、ペンダウン信号６０によって表示されるペンダウン事象に応じて、電力管理ユニット３６によって実行されうる。
【００４０】
一実施形態において、再充電有効化信号５４がアサートされる期間は、プログラム制御されうる。すなわちプログラマブル再充電回路３２は、再充電有効化信号５４をある一定期間アサートしうる。この期間は、プログラムされた値または選択した値に応じて変化しうる。たとえば再充電有効化信号５４のアサートの持続期間は、ユーザがプロセッサ１４に接続を望むタッチパネルのサイズに基づき、選択やプログラムされうる。一実施形態において、プロセッサコア３４は、第１入力ノード５６の再充電が発生する期間をプログラムし、選択的に変化させる。プログラム可能な態様は、様々な方法において実現されえ、たとえば抵抗器や、選択回路などを用いて実現されうる。代替として、第１入力ノード５６の再充電のために固定期間が使用されてもよい。
【００４１】
また代替の実施形態において、比較回路４８は様々な方法において実現されうることを記す。たとえば一実施形態において、第１入力ノード５６がコンパレータの第１入力端子に接続され、かつ参照比較電圧がコンパレータの第２入力に出力される場合や、再充電有効化信号５４がコンパレータの有効化入力に供給されうる場合に、コンパレータが使用されうる。そして、コンパレータは、第１入力ノード５６が急速充電スイッチ４０を通じて再充電されていないときにのみ有効にされる。このように、ペンダウン事象は、第１入力ノード５６の電圧が参照比較電圧を下回るときに基づき、ペンダウン信号６０によって表示される。代替として、他の回路は、比較回路４８を実現すべく使用されうる。
【００４２】
電流制限回路（たとえば、プロセッサ抵抗器４２、ダイオード４４、電流制限回路スイッチ４６、および接地スイッチ５０を含む）は、ペンダウン事象発生中に電流を制限するよう動作することを記す。たとえばプロセッサ抵抗器４２は比較的大きな抵抗器であり（たとえばプロセッサ抵抗器４２は約１００ｋΩの抵抗を有しうる）、プロセッサ抵抗器４２は、タッチパネルスイッチ６６がオンのときに電流を制限する。（比較として急速充電スイッチ４０が有効にされると、急速充電スイッチの抵抗は約１Ω〜１０００Ωの範囲になりうる。）このように、ペンダウン事象中の電力消費は最小化されうる。代替の実施形態において、電流制限回路は違うように実現されうることを記す。たとえばダイオード４４とプロセッサ抵抗器４２を入れ替えることも可能であり、ダイオード４４は存在しなくてもよく、またはダイオード４４とプロセッサ抵抗器４２は接地スイッチ５０の周囲に位置し、第２入力ノード５５とグラウンドの間で接続されてもよい。代替として、電流制限回路内の回路は、ＶＤＤ電圧供給端子と接地電圧供給端子（ＶＳＳ電圧供給端子）が入れ替えられるように配置されうる。
【００４３】
第１入力ノードを充電するためにプルアップ急速充電スイッチ４０を用いて形成された代替パスが無い場合、第１入力ノードは、プルアップ電流制限回路スイッチ４６とプロセッサ抵抗器４２を通じてよりゆっくりと充電される。この場合第１入力ノード５６の充電時間は、キャパシタ６２とプロセッサ抵抗器４２によって提供されるＲＣ時定数に直接依存する。消費電力を最小化するために、プロセッサ抵抗器４２には比較的大きな抵抗を用いることが望ましい。そして抵抗が大きければ大きいほど、タッチパネルが有効になり、キャパシタ６２の容量値も大きくなりうる。これらの要因は、時定数を増大させ、結果として第１入力ノード５６をフル充電するのにより長い時間が必要となる。このことにより、動作が遅くなり、したがって誤ったペンダウン事象の発生が増加しうる。
【００４４】
たとえば図３は従来のタッチパネルシステムにおける波形を示す。ここではタッチパネル容量の充電は、プロセッサ抵抗器４２と同様のプルアップ抵抗器のような電流制限回路経由で実現されうる。図３の波形７０に示されるように、タッチパネルは、時間Ｔ３まではフルに再充電しない。しかしながら、その期間は、ペンダウン事象を検出すべく使用される回路（再充電ノードに接続したインバータなど）は、波形７２によって図示されるようにペンダウン事象を誤って表示する。波形７６に示すようにＴ１とＴ２の間ではタッチパネルにはタッチ刺激が印加されないにもかかわらず、波形７２ではペンダウン信号はＴ１とＴ２の間にアサートされ、誤ったペンダウン事象が表示されている。ゆえに、従来のシステムにおいて、タッチ有効化信号がアサートされると（図３の波形７４に示されるように）、タッチパネルのゆっくりとした充電のためにペンダウン信号もアサートされうる。そして、タッチパネルが電圧レベル８０に到達するまでは、ペンダウン信号は適切にデアサートされることはできず、且つ本来のペンダウン事象を表示する準備はできない。ペンダウン信号がアサートされるときであるＴ３まで、タッチ刺激が印加されても本来のペンダウン事象は発生しないことを記す（波形７２と波形７６を参照）。ゆえに、タッチパネルの充電が遅いほど、動作が問題となり信頼性が損なわれることを記す。さらに多くの場合において、顧客によって使用されるタッチパネルのサイズがどれくらいであるかは不明であるため、再充電のための適切なＲＣ時定数を有するべき電流制限回路を適切に設計することは困難である。またより迅速な充電時間を可能とする電流制限回路のプルアップ抵抗器のサイズを小さくすると、電力消費が増大し、多くのアプリケーションに対して不利益となる。
【００４５】
したがって、電流制限回路の少なくとも一部分に平行な代替再充電パスを提供する急速充電スイッチ４０との組合せにおいて、再充電有効化信号５４を使用することによってどのように動作の改善を可能にするかということが理解されうる。さらに一実施形態において、プログラマブル再充電回路３２の使用を通じて、再充電有効化信号５４の持続期間（と、再充電のための平行な電流パスがどれくらいの期間にわたって有効であるか）は、システムの要求に基づき特定の値にプログラムされうる。たとえばその値は、急速充電スイッチ４０のサイズに基づき、またはタッチパネル１２のサイズに基づき、プログラムされうる。また一実施形態において、代替再充電パスの使用は、ペンダウン事象を誤って検出し難い信頼性の高いシステムだけでなく、より速い充電時間を可能としうる。さらに一実施形態において、プルアッププロセッサ抵抗器４２は、第１入力ノード５６の充電時間に影響することなく電力消費を最小化すべく、十分に大きく設計されうる。
【００４６】
本発明を実現する装置は、ほとんどの部分で、当業者が既知である電子構成要素と電子回路から構成されるため、本発明の概念の理解のためと、本発明の教示を隠匿や阻害したりしないように、回路の詳細は図示したように必要と考えられる以上のことは説明されていない。
【００４７】
本発明は、特定の伝導型や特定のポテンシャル極性について記述されたが、当業者は、伝導型とポテンシャル極性が逆になりうることを理解する。たとえば図２の電圧供給端子が入れ替わると、ペンダウン信号６０は、上述のように正の論理信号としてよりむしろ負の論理信号として実現されうる。
【００４８】
更に、発明を実施するための形態や請求項における、「前」「後」「上」「底」「上に」「下に」といった語句は、記述的な目的で使用されていて、必ずしも普遍の相対的位置を記述してはいない。そのように使用した語句は適切な状況下で交換され、したがってここで記述した発明の実施形態は、たとえばここで記述した以外の他の方向において動作可能であることが理解される。
【００４９】
応用可能な上述の実施形態は、様々な情報処理システムを用いて実現されうる。たとえば図１と図２とその議論は例示的な情報処理構成を記述したが、この例示的構成は、本発明の様々な態様を議論するための有用な参考例を、単に提供するように示されている。無論、構成の記述は、議論の目的のために単純化され、そしてそれは、本発明にしたがって使用されうる多くの異なる適切な構成のうちの１つである。論理ブロック間の境界は単に図示的であることと、代替実施形態は論理ブロックや、回路要素をまとめたり、様々な論理ブロックや回路要素に機能の分解を課しうることとを、当業者は理解するであろう。
【００５０】
したがって、ここで記述した構成は単に例示的であることと、事実として同じ機能を実現する多くの他の構成が実現されうることとが理解されるべきである。抽象的であるが限られた意味において、同じ機能を達成する構成要素の配置は効果的に「関連」しているため、所望の機能が達成される。したがって、特定の機能を達成すべくここで結合した任意の２つの構成要素は、互いに「関連」としてみなされうるため、構成や中間に位置する構成要素にかかわらず、所望の機能が達成される。同様に、関連した任意の２つの構成要素はまた、所望の機能を達成すべく、互いに「動作可能に接続された」または「動作可能に結合された」としてみなされる。
【００５１】
またたとえば、一実施形態において、プロセッサ１４の図示された要素は、単一の集積回路上に位置する、または同一デバイス内に位置する回路である。代替として、プロセッサ１４は、多数の分離した集積回路または多数の互いに接続したデバイスを含みうる。またたとえば、プロセッサ１４またはその一部分は、ソフトウェアまたは物理回路のコード表示または論理表示のコード表示でありうる。ソフトウェアまたはコード表示は、物理回路に変換可能である。そのように、プロセッサ１４は、任意の適切な型のハードウェア記述言語で具現化されうる。
【００５２】
更に、当業者は、上述の動作の機能間の境界が単に図示的であるということを、理解するであろう。複数の動作の機能は、単一の動作に結合されえ、および／または単一の動作の機能は、追加動作に配布されうる。更に、代替実施形態は、特定の動作の複数の例を含みえ、動作順番は、様々な他の実施形態において変更されうる。
【００５３】
特定の実施形態に関してここで発明が技術されたが、様々な修正と変化が、下記の請求項に記載の本発明の範囲から逸脱することなくなされうる。たとえば比較回路は、電流制限回路がなしうるように、様々な異なる方法で実現されうる。したがって明細書と図面は、限定的な意味としてよりむしろ図示的な意味としてみなされるべきである。そしてすべての修正は、本発明の範囲に含まれるよう意図される。特定の実施形態に関してここで記述された、任意の恩恵、利益、または問題に対する解は、１以上の請求項の、重大な、必要な、または本質的な特徴または要素として解釈するよう意図されていない。
【００５４】
ここで使用した語句「接続」は、直接接続または機械接続に限定されるように意図されていない。
特に記述しない限り、「第１」と「第２」のような語句は、記述された語句のような要素間で任意に区別すべく使用される。つまり、これらの語句は、そのような要素の一時的または他の優先順位付けを示すように必ずしも意図されてはいない。
【図１】
2011501295.tif 000003
【図２】
2011501295.tif 000004
【図３】
2011501295.tif 000005
【図４】
2011501295.tif 000006
【国際調査報告】
2011501295.tif 000007
2011501295.tif 000008