(57)【要約】  コンピュータのソリッドステート不揮発性ストレージサブシステムのための方法および装置が提供される。このストレージサブシステムは、ライトワンスストレージサブシステムメモリデバイスと、ライトメニーストレージサブシステムメモリデバイスとを備えていてもよい。数多くの他の態様も提供される。
2011514568.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータのソリッドステート不揮発性ストレージサブシステムであって、
ライトワンスストレージサブシステムメモリデバイスと、
ライトメニーストレージサブシステムメモリデバイスと、
を備えるストレージサブシステム。
【請求項２】
請求項１記載のストレージサブシステムにおいて、
ページベース非同期インターフェイスをさらに備え、
前記ライトワンスストレージサブシステムメモリデバイスおよび前記ライトメニーストレージサブシステムメモリデバイスのうちの少なくとも１つが、前記ページベース非同期インターフェイスを使用して読み出しおよび書き込みを行うストレージサブシステム。
【請求項３】
請求項１記載のストレージサブシステムにおいて、
前記コンピュータが、パーソナルコンピュータを含むストレージサブシステム。
【請求項４】
請求項１記載のストレージサブシステムにおいて、
前記ライトワンスストレージサブシステムメモリデバイスが、ライトワンスリードメニータイムズ（ＷＯＲＭ）メモリデバイスを含むストレージサブシステム。
【請求項５】
請求項４記載のストレージサブシステムにおいて、
前記ＷＯＲＭメモリデバイスに関連するチップをさらに備え、前記チップが、前記ＷＯＲＭメモリデバイスが書き込まれたかどうかの表示を含むストレージサブシステム。
【請求項６】
請求項５記載のストレージサブシステムにおいて、
前記ＷＯＲＭメモリデバイスが書き込まれたかどうかの表示が、前記ＷＯＲＭメモリのページに関連するフラグであって、前記ページが書き込まれたかどうかを示す前記フラグを備えるストレージサブシステム。
【請求項７】
請求項１記載のストレージサブシステムにおいて、
前記ライトメニーストレージサブシステムメモリデバイスが、マスタブートレコード（ＭＢＲ）、パーティションブートレコード（ＰＢＲ）およびファイルアロケーションテーブル（ＦＡＴ）から成るグループの少なくとも１つのファイルシステム構造を備えるストレージサブシステム。
【請求項８】
請求項１記載のストレージサブシステムにおいて、
前記ライトワンスストレージサブシステムメモリデバイスが、前記ライトワンスストレージサブシステムメモリデバイスをライトワンスメモリとして識別するための識別子を備えるストレージサブシステム。
【請求項９】
請求項１記載のストレージサブシステムにおいて、
前記ライトメニーストレージサブシステムメモリデバイスが、前記ライトメニーストレージサブシステムメモリデバイスをライトメニーメモリとして識別するための識別子を備えるストレージサブシステム。
【請求項１０】
請求項１記載のストレージサブシステムにおいて、
前記コンピュータが、前記ライトワンスストレージサブシステムメモリデバイスをライトワンスメモリとして、および前記ライトメニーストレージサブシステムメモリデバイスをライトメニーメモリとして、そのうちの少なくとも１つを示すページアドレス空間のテーブルを備えるストレージサブシステム。
【請求項１１】
請求項１記載のストレージサブシステムにおいて、
前記ライトワンスストレージサブシステムメモリデバイスが、マスタブートレコード（ＭＢＲ）、パーティションブートレコード（ＰＢＲ）およびファイルアロケーションテーブル（ＦＡＴ）から成るグループの少なくとも１つのファイルシステム構造を備えるストレージサブシステム。
【請求項１２】
請求項１記載のストレージサブシステムにおいて、
前記ライトワンスストレージサブシステムメモリデバイスがフラグを備え、前記フラグが選択された状態でない限り、前記ライトワンスストレージサブシステムメモリデバイスが、書き込みおよび消去動作を防止するストレージサブシステム。
【請求項１３】
請求項１２記載のストレージサブシステムにおいて、
前記フラグが、ライトワンス認識信号の受信時に前記選択された状態に設定されるストレージサブシステム。
【請求項１４】
請求項１記載のストレージサブシステムにおいて、
前記ライトワンスストレージサブシステムメモリデバイスが、回復可能システム構成を備えるストレージサブシステム。
【請求項１５】
請求項１４記載のストレージサブシステムにおいて、
前記回復可能システム構成が、マスタブートレコード（ＭＢＲ）、パーティションブートレコード（ＰＢＲ）、ファイルアロケーションテーブル（ＦＡＴ）およびディレクトリ構造から成るグループの少なくとも１つのファイルシステム構造を備えるストレージサブシステム。
【請求項１６】
請求項１４記載のストレージサブシステムにおいて、
更新されたファイルシステム構造が、前記回復可能システム構成を上書きするのを防止するために、前記コンピュータのＣＰＵと前記ストレージサブシステムとの間のトラフィックを制御するための制御手段をさらに備えるストレージサブシステム。
【請求項１７】
請求項１記載のストレージサブシステムにおいて、
前記ライトメニーストレージサブシステムメモリデバイスが、更新されたファイルシステム構造を備えるストレージサブシステム。
【請求項１８】
請求項１７記載のストレージサブシステムにおいて、
前記更新されたファイルシステム構造を使用して、前記ライトワンスストレージサブシステムメモリデバイスとＣＰＵとの間のトラフィックをリダイレクトするための制御手段をさらに備えるストレージサブシステム。
【請求項１９】
請求項１４記載のストレージサブシステムにおいて、
前記回復可能システム構成が、メモリ管理制御システムのシステム回復制御手段によって起動されるストレージサブシステム。
【請求項２０】
請求項１記載のストレージサブシステムにおいて、
前記ライトワンスストレージサブシステムメモリデバイスおよび前記ライトメニーストレージサブシステムメモリデバイスが、単一のストレージサブシステムメモリデバイスを形成するストレージサブシステム。
【請求項２１】
請求項２０記載のストレージサブシステムにおいて、
前記単一のストレージサブシステムメモリデバイスが、
前記コンピュータの重要なファイルシステム構造の第１のセットと、
前記コンピュータの重要なファイルシステム構造の第２のセットと、
前記重要なファイルシステム構造の第１のセットおよび前記重要なファイルシステム構造の第２のセットのうちの少なくとも１つへのポインタと、を備えるメモリアレイを備え、
前記ポインタが、前記重要なファイルシステム構造の第１のセットを使用して前記コンピュータの回復を可能にするストレージサブシステム。
【請求項２２】
請求項１記載のストレージサブシステムにおいて、
前記ライトワンスストレージサブシステムメモリデバイスが、重要なファイルシステム構造の第１のインスタンスを備え、第２のライトワンスストレージサブシステムメモリデバイスか前記ライトメニーストレージサブシステムメモリデバイスのいずれかが、重要なファイルシステム構造の第２のインスタンスを備えるストレージサブシステム。
【請求項２３】
請求項２２記載のストレージサブシステムにおいて、
前記重要なファイルシステム構造の第１のインスタンスが、マスタブートレコード（ＭＢＲ）、パーティションブートレコード（ＰＢＲ）、ファイルアロケーションテーブル（ＦＡＴ）およびディレクトリ構造から成るグループの少なくとも１つのファイルシステム構造を備えるストレージサブシステム。
【請求項２４】
請求項２２記載のストレージサブシステムにおいて、
前記ライトワンスストレージサブシステムメモリデバイス、および前記第２のライトワンスストレージサブシステムメモリデバイスか前記ライトメニーストレージサブシステムメモリデバイスのいずれかへのアクセスおよびこれらからのアクセスをリダイレクトするためのポインタをさらに備えるストレージサブシステム。
【請求項２５】
請求項２２記載のストレージサブシステムにおいて、
前記ライトワンスストレージサブシステムメモリデバイス、前記第２のライトワンスストレージサブシステムメモリデバイスおよび前記ライトメニーストレージサブシステムメモリデバイスのうちの少なくとも１つにアクセスするためのチェーンシーケンサロジックをさらに備えるストレージサブシステム。
【請求項２６】
コンピュータのソリッドステート不揮発性ストレージサブシステムであって、
第１のストレージサブシステムメモリデバイスと、
第２のストレージサブシステムメモリデバイスと、
前記第１のストレージサブシステムメモリデバイスおよび前記第２のストレージサブシステムメモリデバイスのうちの少なくとも１つをライトワンスストレージサブシステムメモリデバイスとするように制御するための制御手段と、
を備えるストレージサブシステム。
【請求項２７】
請求項２６記載のストレージサブシステムにおいて、
ページベース非同期インターフェイスをさらに備え、
前記第１のストレージサブシステムメモリデバイスおよび前記第２のストレージサブシステムメモリデバイスのうちの少なくとも１つが、前記ページベース非同期インターフェイスを使用して読み出しおよび書き込みを行うストレージサブシステム。
【請求項２８】
請求項２６記載のストレージサブシステムにおいて、
前記コンピュータが、パーソナルコンピュータを含むストレージサブシステム。
【請求項２９】
請求項２６記載のストレージサブシステムにおいて、
前記第１のストレージサブシステムメモリデバイスが、ライトワンスリードメニータイムズ（ＷＯＲＭ）メモリデバイスを含むストレージサブシステム。
【請求項３０】
請求項２９記載のストレージサブシステムにおいて、
前記ＷＯＲＭメモリデバイスに関連するチップをさらに備え、前記チップが、前記ＷＯＲＭメモリデバイスが書き込まれたかどうかの表示を含むストレージサブシステム。
【請求項３１】
請求項３０記載のストレージサブシステムにおいて、
前記ＷＯＲＭメモリデバイスが書き込まれたかどうかの表示が、前記ＷＯＲＭメモリのページに関連するフラグであって、前記ページが書き込まれたかどうかを示すフラグを備えるストレージサブシステム。
【請求項３２】
請求項２６記載のストレージサブシステムにおいて、
前記第２のストレージサブシステムメモリデバイスが、マスタブートレコード（ＭＢＲ）、パーティションブートレコード（ＰＢＲ）およびファイルアロケーションテーブル（ＦＡＴ）から成るグループの少なくとも１つのファイルシステム構造を備えるライトメニーストレージサブシステムメモリデバイスを備えるストレージサブシステム。
【請求項３３】
請求項２６記載のストレージサブシステムにおいて、
前記第１のストレージサブシステムメモリデバイスが、前記第１のストレージサブシステムメモリデバイスをライトワンスメモリとして識別するための識別子を備えるライトワンスストレージサブシステムメモリデバイスを備えるストレージサブシステム。
【請求項３４】
請求項２６記載のストレージサブシステムにおいて、
前記第２のストレージサブシステムメモリデバイスが、前記第２のストレージサブシステムメモリデバイスをライトメニーメモリとして識別するための識別子を備えるライトメニーストレージサブシステムメモリデバイスを備えるストレージサブシステム。
【請求項３５】
請求項２６記載のストレージサブシステムにおいて、
前記コンピュータが、前記第１のストレージサブシステムメモリデバイスをライトワンスメモリとして、および前記第２のストレージサブシステムメモリデバイスをライトメニーメモリとして、そのうちの少なくとも１つを示すページアドレス空間のテーブルを備えるストレージサブシステム。
【請求項３６】
請求項２６記載のストレージサブシステムにおいて、
前記第１のストレージサブシステムメモリデバイスが、マスタブートレコード（ＭＢＲ）、パーティションブートレコード（ＰＢＲ）およびファイルアロケーションテーブル（ＦＡＴ）から成るグループの少なくとも１つのファイルシステム構造を備えるライトワンスストレージサブシステムメモリデバイスを備えるストレージサブシステム。
【請求項３７】
請求項２６記載のストレージサブシステムにおいて、
前記第１のストレージサブシステムメモリデバイスが、フラグを備えるライトワンスストレージサブシステムメモリデバイスを備え、前記フラグが選択された状態でない限り、前記第１のストレージサブシステムメモリデバイスが、書き込みおよび消去動作を防止するストレージサブシステム。
【請求項３８】
請求項３７記載のストレージサブシステムにおいて、
前記フラグが、ライトワンス認識信号の受信時に前記選択された状態に設定されるストレージサブシステム。
【請求項３９】
請求項２６記載のストレージサブシステムにおいて、
前記第１のストレージサブシステムメモリデバイスが、回復可能システム構成を備えるライトワンスストレージサブシステムメモリデバイスを備えるストレージサブシステム。
【請求項４０】
請求項３９記載のストレージサブシステムにおいて、
前記回復可能システム構成が、マスタブートレコード（ＭＢＲ）、パーティションブートレコード（ＰＢＲ）、ファイルアロケーションテーブル（ＦＡＴ）およびディレクトリ構造から成るグループの少なくとも１つのファイルシステム構造を備えるストレージサブシステム。
【請求項４１】
請求項３９記載のストレージサブシステムにおいて、
更新されたファイルシステム構造が、前記回復可能システム構成を上書きするのを防止するために、前記コンピュータのＣＰＵと前記ストレージサブシステムとの間のトラフィックを制御するための制御手段をさらに備えるストレージサブシステム。
【請求項４２】
請求項２６記載のストレージサブシステムにおいて、
前記第２のストレージサブシステムメモリデバイスが、更新されたファイルシステム構造を備えるライトメニーストレージサブシステムメモリデバイスを備えるストレージサブシステム。
【請求項４３】
請求項４２記載のストレージサブシステムにおいて、
前記更新されたファイルシステム構造を使用して、前記第１のストレージサブシステムメモリデバイスとＣＰＵとの間のトラフィックをリダイレクトするための制御手段をさらに備えるストレージサブシステム。
【請求項４４】
請求項３９記載のストレージサブシステムにおいて、
前記回復可能システム構成が、メモリ管理制御システムのシステム回復制御手段によって起動されるストレージサブシステム。
【請求項４５】
請求項２６記載のストレージサブシステムにおいて、
前記第１のストレージサブシステムメモリデバイスおよび前記第２のストレージサブシステムメモリデバイスが、単一のストレージサブシステムメモリデバイスを形成するストレージサブシステム。
【請求項４６】
請求項４５記載のストレージサブシステムにおいて、
前記単一のストレージサブシステムメモリデバイスが、
前記コンピュータの重要なファイルシステム構造の第１のセットと、
前記コンピュータの重要なファイルシステム構造の第２のセットと、
前記重要なファイルシステム構造の第１のセットおよび前記重要なファイルシステム構造の第２のセットのうちの少なくとも１つへのポインタと、を備えるメモリアレイを備え、
前記ポインタが、前記重要なファイルシステム構造の第１のセットを使用して前記コンピュータの回復を可能にするストレージサブシステム。
【請求項４７】
請求項２６記載のストレージサブシステムにおいて、
前記第１のストレージサブシステムメモリデバイスが、重要なファイルシステム構造の第１のインスタンスを備え、第２のストレージサブシステムメモリデバイスが、重要なファイルシステム構造の第２のインスタンスを備えるストレージサブシステム。
【請求項４８】
請求項４７記載のストレージサブシステムにおいて、
前記重要なファイルシステム構造の第１のインスタンスが、マスタブートレコード（ＭＢＲ）、パーティションブートレコード（ＰＢＲ）、ファイルアロケーションテーブル（ＦＡＴ）およびディレクトリ構造から成るグループの少なくとも１つのファイルシステム構造を備えるストレージサブシステム。
【請求項４９】
請求項４７記載のストレージサブシステムにおいて、
前記第１のストレージサブシステムメモリデバイスおよび前記第２のストレージサブシステムメモリデバイスへのアクセスまたはこれらからのアクセスをリダイレクトするためのポインタをさらに備えるストレージサブシステム。
【請求項５０】
請求項４７記載のストレージサブシステムにおいて、
前記第１のストレージサブシステムメモリデバイスおよび前記第２のストレージサブシステムメモリデバイスのうちの少なくとも１つにアクセスするためのチェーンシーケンサロジックをさらに備えるストレージサブシステム。
【請求項５１】
コンピュータのソリッドステート不揮発性ストレージサブシステムであって、
データを格納する前記ストレージサブシステムの手段と、
前記データを格納する手段の一部をデータを格納するライトワンス手段とするように制御する手段と、
を備えるストレージサブシステム。
【請求項５２】
コンピュータのソリッドステート不揮発性ストレージサブシステムのメモリデバイスであって、
ライトワンスストレージサブシステムメモリデバイスを備えるメモリデバイス。
【請求項５３】
請求項５２記載のメモリデバイスにおいて、
前記ライトワンスストレージサブシステムメモリデバイスが、ページベース非同期インターフェイスを使用して読み出しおよび書き込みを行うメモリデバイス。
【請求項５４】
請求項５２記載のメモリデバイスにおいて、
前記コンピュータが、パーソナルコンピュータを含むメモリデバイス。
【請求項５５】
請求項５２記載のメモリデバイスにおいて、
前記ライトワンスストレージサブシステムメモリデバイスが、ライトワンスリードメニータイムズ（ＷＯＲＭ）メモリデバイスを含むメモリデバイス。
【請求項５６】
請求項５５記載のメモリデバイスにおいて、
前記ＷＯＲＭメモリデバイスに関連するチップをさらに備え、前記チップが、前記ＷＯＲＭメモリデバイスが書き込まれたかどうかの表示を含むメモリデバイス。
【請求項５７】
請求項５６記載のメモリデバイスにおいて、
前記ＷＯＲＭメモリデバイスが書き込まれたかどうかの表示が、前記ＷＯＲＭメモリのページに関連するフラグであって、前記ページが書き込まれたかどうかを示すフラグを備えるメモリデバイス。
【請求項５８】
請求項５２記載のメモリデバイスにおいて、
前記ライトワンスストレージサブシステムメモリデバイスが、前記ライトワンスストレージサブシステムメモリデバイスをライトワンスメモリとして識別するための識別子を備えるメモリデバイス。
【請求項５９】
請求項５２記載のメモリデバイスにおいて、
前記ライトワンスストレージサブシステムメモリデバイスが、マスタブートレコード（ＭＢＲ）、パーティションブートレコード（ＰＢＲ）およびファイルアロケーションテーブル（ＦＡＴ）から成るグループの少なくとも１つのファイルシステム構造を備えるメモリデバイス。
【請求項６０】
請求項５２記載のメモリデバイスにおいて、
前記ライトワンスストレージサブシステムメモリデバイスがフラグを備え、前記フラグが選択された状態でない限り、前記ライトワンスストレージサブシステムメモリデバイスが、書き込みおよび消去動作を防止するメモリデバイス。
【請求項６１】
請求項６０記載のメモリデバイスにおいて、
前記フラグが、ライトワンス認識信号の受信時に前記選択された状態に設定されるメモリデバイス。
【請求項６２】
請求項５２記載のメモリデバイスにおいて、
前記ライトワンスストレージサブシステムメモリデバイスが、回復可能システム構成を備えるメモリデバイス。
【請求項６３】
請求項６２記載のメモリデバイスにおいて、
前記回復可能システム構成が、マスタブートレコード（ＭＢＲ）、パーティションブートレコード（ＰＢＲ）、ファイルアロケーションテーブル（ＦＡＴ）およびディレクトリ構造から成るグループの少なくとも１つのファイルシステム構造を備えるメモリデバイス。
【請求項６４】
請求項６２記載のメモリデバイスにおいて、
前記回復可能システム構成が、メモリ管理制御システムのシステム回復制御手段によって起動されるメモリデバイス。
【請求項６５】
コンピュータのソリッドステート不揮発性ストレージサブシステムの制御手段であって、
ストレージサブシステムメモリデバイスをライトワンスストレージサブシステムメモリデバイスとするように制御するための制御手段を備える制御手段。
【請求項６６】
請求項６５記載の制御手段において、
前記ストレージサブシステムメモリデバイスが、ページベース非同期インターフェイスを使用して読み出しおよび書き込みを行う制御手段。
【請求項６７】
請求項６５記載の制御手段において、
前記コンピュータが、パーソナルコンピュータを含む制御手段。
【請求項６８】
請求項６５記載の制御手段において、
前記コンピュータが、前記ライトワンスストレージサブシステムメモリデバイスをライトワンスメモリとして示すページアドレス空間のテーブルを備える制御手段。
【請求項６９】
請求項６５記載の制御手段において、
前記ライトワンスストレージサブシステムメモリデバイスがフラグを備え、前記フラグが選択された状態でない限り、前記制御手段が、書き込みおよび消去動作を防止する制御手段。
【請求項７０】
請求項６９記載の制御手段において、
前記フラグが、ライトワンス認識信号の受信時に前記選択された状態に設定される制御手段。
【請求項７１】
請求項６５記載の制御手段において、
前記ストレージサブシステムメモリデバイスを制御する制御手段は、更新されたファイルシステム構造が回復可能システム構成を上書きするのを防止するために、前記コンピュータのＣＰＵと前記ストレージサブシステムとの間のトラフィックを制御する制御手段。
【請求項７２】
記憶方法であって、
コンピュータのストレージサブシステムにおいて格納されるデータを受信するステップと、
格納される前記データをライトワンスストレージサブシステムメモリデバイスおよびライトメニーストレージサブシステムメモリデバイスのうちの少なくとも１つに格納するステップと、
を含む方法。
【請求項７３】
回復可能システムの方法であって、
第１のシステム構成を含むデータをライトワンスメモリデバイスに格納するステップと、
第２のシステム構成を含むデータをライトメニーメモリデバイスに格納するステップと、
前記第１のシステム構成を使用して前記回復可能システムを回復させるステップと、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ストレージサブシステムに関し、さらに詳細には、ライトワンス（write-once）メモリデバイスおよびライトメニー（write-many）メモリデバイスを備えるコンピュータのストレージサブシステムに関する。
【０００２】
本願は、「STORAGE SUB-SYSTEM FOR A COMPUTER COMPRISING WRITE-ONCE MEMORY DEVICES AND WRITE-MANY MEMORY DEVICES AND RELATED METHOD 」という２００７年１２月３１日に出願された米国特許出願第１１／９６７，９８７号（代理人整理番号：ＳＤ−ＭＸＤ−３７１）（特許文献１）である米国非仮特許出願からの優先権を主張し、その全体が本願明細書において参照により援用されている。
【背景技術】
【０００３】
不揮発性メモリデバイスの記憶容量は増加し続けている。したがって、技術的観点から見ると、不揮発性メモリデバイスをコンピュータの主ストレージサブシステムとして使用することもできる。
しかし、この方法は課題を提起している。その最初の課題はコストである。現在のソリッドステート不揮発性メモリサブシステムは、フラッシュメモリデバイスを含むことがある。現在のメモリデバイスでは、同一デバイス上にワンタイムプログラマブル（ＯＴＰ：one-time programmable ）メモリ領域および読み出し／書き込み（ＲＷ）メモリ領域を含んでいることがある。このような方法は、費用のかかる場合もある。
【０００４】
別の課題は、コンピュータを動作させるために使用されるコードの重要部分を保護することである。このコードは、不正なコードやハッカーによる上書きの被害を受けやすい。現在のコンピュータのソリッドステート不揮発性メモリサブシステムは、このコードの重要部分を保護することに失敗することもある。
上書きから保護された重要なオペレーティングコードのための記憶空間を含むさらに安価なソリッドステート不揮発性メモリサブシステムが望ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願第１１／９６７，９８７号
【特許文献２】米国特許第６，４２４，５８１号
【特許文献３】米国特許第７，０６２，６０２号
【発明の概要】
【０００６】
本発明の態様によれば、コンピュータのソリッドステート不揮発性ストレージサブシステムが提供される。このストレージサブシステムは、ライトワンスストレージサブシステムメモリデバイスと、ライトメニーストレージサブシステムメモリデバイスとを備えていてもよい。
本発明の態様によれば、コンピュータのソリッドステート不揮発性ストレージサブシステムが提供される。このストレージサブシステムは、第１のストレージサブシステムメモリデバイスと、第２のストレージサブシステムメモリデバイスと、第１および第２のストレージサブシステムメモリデバイスのうちの少なくとも１つをライトワンスストレージサブシステムメモリデバイスとするように制御する制御手段とを備えていてもよい。
【０００７】
本発明の態様によれば、コンピュータのソリッドステート不揮発性ストレージサブシステムが提供される。このストレージサブシステムは、データを格納するストレージサブシステムの手段と、データを格納する手段の少なくとも一部をデータを格納するライトワンス手段とするように制御する手段とを備えていてもよい。
本発明の態様によれば、コンピュータのソリッドステート不揮発性ストレージサブシステムのメモリデバイスが提供される。このメモリは、ライトワンスストレージサブシステムメモリデバイスを含んでもよい。
【０００８】
本発明の態様によれば、コンピュータのソリッドステート不揮発性ストレージサブシステムの制御手段が提供される。この制御手段は、ストレージサブシステムメモリデバイスをライトワンスストレージサブシステムメモリデバイスとするように制御する制御手段を含んでもよい。
本発明の態様によれば、記憶方法が提供される。この方法は、ストレージサブシステムにおいて格納されるデータを受信するステップと、そのデータをライトワンスストレージサブシステムメモリデバイスおよびライトメニーストレージサブシステムメモリデバイスのうちの１つに格納するステップとを含んでいてもよい。
本発明の態様によれば、回復可能システム方法が提供される。この方法は、ライトワンスメモリデバイスに第１のシステム構成を含むデータを格納するステップと、ライトメニーメモリデバイスに第２のシステム構成を含むデータを格納するステップと、第１のシステム構成を使用してシステムを回復させるステップとを含んでいてもよい。
【０００９】
本発明の他の特徴および態様は、以下の詳細な説明、添付の特許請求の範囲および添付図面からさらに完全に明らかとなる。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の第１の実施形態によるコンピュータのソリッドステート不揮発性ストレージサブシステムのブロック図である。
【図１Ｂ】図１Ａのストレージサブシステムのライトワンスメモリデバイスのブロック図である。
【図２】本発明の第２の実施形態によるコンピュータのソリッドステート不揮発性ストレージサブシステムのブロック図である。
【図３】本発明の第３の実施形態によるコンピュータのソリッドステート不揮発性ストレージサブシステムのブロック図である。
【図４Ａ】本発明の第４の実施形態によるコンピュータのソリッドステート不揮発性ストレージサブシステムのブロック図である。
【図４Ｂ】図４Ａのソリッドステート不揮発性サブシステムの回復可能システム方法の流れ図である。
【図４Ｃ】図４Ａのソリッドステート不揮発性サブシステムのメモリアレイに関する第１の実施形態の論理構成を示した図である。
【図５】図４Ａのソリッドステート不揮発性サブシステムのメモリアレイに関する第２の実施形態の論理構成を示した図である。
【図６】図１のストレージサブシステムなどのソリッドステート不揮発性ストレージサブシステムの記憶方法の流れ図である。
【発明を実施するための形態】
【００１１】
前述したように、現在のソリッドステート不揮発性メモリサブシステムは高価な場合があり、コンピュータを動作させるために使用されるコードの重要部分を保護することに失敗することもある。
【００１２】
本発明の実施形態によれば、ライトワンス部分とライトメニー部分との両方を有するコンピュータのソリッドステート不揮発性ストレージサブシステムが提供されてもよい。例えば、一実施形態では、ソリッドステート不揮発性ストレージサブシステムは、ライトワンスストレージサブシステムメモリデバイスと、ライトメニーストレージサブシステムメモリデバイスとを備えていてもよい。
本発明の一実施形態によれば、マスタブートレコード（ＭＢＲ：master boot record）、パーティションブートレコード（ＰＢＲ：partition boot record ）、ファイルアロケーションテーブル（ＦＡＴ：file allocation table ）などの重要なファイルシステム構造をライトワンスストレージサブシステムメモリデバイスに格納して、重要なファイルシステム構造を上書きから保護するようにしてもよい。
【００１３】
本発明の一実施形態によれば、ライトワンスおよびライトメニーストレージサブシステムデバイスは、読み出しおよび書き込み動作にページベースインターフェイスを使用してもよい。
本発明の一実施形態によれば、ライトワンスストレージサブシステムデバイスは、コンピュータの構成を回復するために使用されてもよい回復可能システム構成を含んでいてもよい。
本発明の一実施形態によれば、ライトワンスメモリアドレス空間についてもライトメニー機能を可能にするために、アドレスリダイレクションが提供されてもよい。
【００１４】
ソリッドステート不揮発性ストレージサブシステムの第１の例示的な実施形態
図１Ａは、本発明の第１の実施形態によるコンピュータのソリッドステート不揮発性ストレージサブシステム１００のブロック図である。ストレージサブシステム１００は、ストレージサブシステムコントローラ１０２を含んでいてもよい。ストレージサブシステムコントローラ１０２は、ストレージサブシステム１００を制御してもよい。ストレージサブシステム１００は、ページベースインターフェイスバス１０６を介して１つ以上のライトワンスメモリデバイス１０８と１つ以上のライトメニーメモリデバイス１１０とに接続される１つ以上のインターフェイス回路１０４を含んでもよい。ストレージサブシステムは、ストレージサブシステムバスを介してコンピュータのＣＰＵのメモリ管理制御システム１２０に接続されてもよい。
【００１５】
図１Ｂは、図１Ａのストレージサブシステム１００のライトワンスメモリデバイス１０８のブロック図である。ライトワンスメモリデバイス１０８は、デバイス入出力（Ｉ／Ｏ）を介して外部に接続されるとともに、不揮発性ライトワンスメモリセルのページ編成データ１１４に接続されてもよいページベースインターフェイスロジック１１２を含んでいてもよい。ページベースインターフェイスロジック１１２は非同期であってもよい。ライトワンスメモリデバイス１０８は、不揮発性メモリセルのフラグデータ１１６を含んでいてもよい。フラグデータ１１６は、ページ編成データ１１４のページと関連するフラグを示してもよい。ライトワンスメモリデバイス１０８は、フラグデータ１１６を読み出すためのオンチップ制御ロジック１１８を含んでいてもよい。
【００１６】
１つ以上のライトワンスメモリデバイス１０８と１つ以上のライトメニーメモリデバイス１１０とは、図６に示されるような記憶方法６００を可能にすることもできる。記憶方法６００は、ストレージサブシステム１００において格納されるデータを受信するステップ（ステップ６０２）と、その格納されるデータを１つ以上のライトワンスメモリデバイス１０８と１つ以上のライトメニーメモリデバイス１１０のうちの少なくとも１つに格納するステップ（ステップ６０４）とを含んでいてもよい。
【００１７】
動作中、ライトワンスメモリデバイス１０８は、デバイス１０８に書き込まれたデータの上書きを防止することもできるという点で、ライトワンスリードメニータイムズ（ＷＯＲＭ：write-once-read-many-times）メモリデバイスであってもよい。不揮発性ライトワンスメモリセルのページ編成データ１１４のページに関連するフラグを示す不揮発性メモリセルのフラグデータ１１６は、ページが書き込まれたことおよびそのページを上書きすることはできないことをオンチップ制御ロジック１１８に対して示してもよい。ライトワンスメモリデバイス１０８に対する書き込みコマンドがあると、エラーメッセージがコンピュータのメモリ管理制御システム１２０に送られることにしてもよい。一実施形態では、１つ以上のライトメニーメモリデバイス１１０は、ＭＢＲ、ＰＢＲおよびＦＡＴなどのコンピュータの重要なファイルシステム構造を含む（または格納する）こともできる。１つ以上のライトワンスメモリデバイス１０８に、他のファイルシステム構造が格納されていてもよい。したがって、頻繁に更新される構造は簡単に更新することもできる一方で、それほど更新されない構造については、１つ以上のライトワンスメモリデバイスで保護することもできる。
【００１８】
ソリッドステート不揮発性ストレージサブシステムの第２の例示的な実施形態
図２は、本発明の第２の実施形態によるコンピュータのソリッドステート不揮発性ストレージサブシステム２００のブロック図である。ストレージサブシステム２００は、ストレージサブシステムコントローラ２０２を含んでいてもよい。ストレージサブシステムコントローラ２０２は、ストレージサブシステム２００を制御してもよい。ストレージサブシステム２００は、１つ以上のライトワンスメモリデバイス２０８および１つ以上のライトメニーメモリデバイス２１０に接続されるインターフェイスロジック２０４を含んでいてもよい。ストレージサブシステムは、コンピュータのＣＰＵのメモリ管理制御システム２２０に接続されてもよい。
【００１９】
１つ以上のライトワンスメモリデバイス２０８および１つ以上のライトメニーメモリデバイス２１０は、識別（ＩＤ）データ２０９、２１１を含んでもよい。１つ以上のライトワンスメモリデバイス２０８およびライトメニーメモリデバイス２１０は、ストレージサブシステムのデバイスタイプおよびアドレスのテーブル２２２で追跡することもできる。テーブル２２２は、コンピュータのメモリ管理制御システム２２０によってアクセスすることもできる。
【００２０】
動作中、ストレージサブシステム２００によってＩＤコマンドが受信され、１つ以上のライトワンスメモリデバイス２０８およびライトメニーメモリデバイス２１０から、ＩＤデータ２０９、２１１に基づいて各デバイスをライトワンスメモリデバイスまたはライトメニーメモリデバイスと識別する応答を得ることもできる。得られた応答に基づいて、ストレージサブシステムのデバイスタイプおよびアドレスのテーブル２２２が生成されてもよい。コンピュータのメモリ管理制御システム２２０は、テーブル２２２を格納および使用して、書き込まれるページおよび更新されたファイル構造情報を含んでいてもよいページのアドレスを決定することもできる。メモリ管理制御システム２２０は、ライトワンスアドレス空間（例えば、ライトワンスメモリデバイス２０８）のＭＢＲ、ＰＢＲ、ＦＡＴおよび他のディレクトリ構造データを読み出すとともに、以前に書き込まれたアドレス空間の消去または書き換えを防止することもできる。必要なデータの消去および書き換えは、ライトメニーアドレス空間（例えば、ライトメニーメモリデバイス２１０）および更新可能なＭＢＲ、ＰＢＲ、ＦＡＴおよびディレクトリ構造にリダイレクトされてもよい。
【００２１】
ソリッドステート不揮発性ストレージサブシステムの第３の例示的な実施形態
図３は、本発明の第３の実施形態によるコンピュータのソリッドステート不揮発性ストレージサブシステム３００のブロック図である。ストレージサブシステム３００は、１つ以上のライトワンスメモリデバイス３０８を含んでいてもよい。適切なライトワンスメモリデバイスおよび付属のシステムが、Boschらに発行された米国特許第６，４２４，５８１号（特許文献２）に記載され、その全体が本願明細書において参照により援用されている。
【００２２】
ストレージサブシステム３００は、ストレージサブシステムコントローラ３０２を含んでいてもよい。ストレージサブシステムコントローラ３０２は、ライトワンスメモリデバイス３０８のメモリアレイコントローラ３１８を含むかあるいはこれと通信して、ライトワンスメモリデバイスを識別するとともに、１つ以上のライトワンスメモリデバイス３０８のライトワンスメモリセルを上書きまたは消去することを防止することもできる。ライトワンスメモリデバイス３０８は、ＩＤレジスタ３０９と、フラグリセット回路３２１と、フラグＦ１を格納するフラグレジスタ３３２と、フラグ設定回路３３４と、メモリアレイ３４０とを含んでいてもよい。
【００２３】
動作中、メモリアレイコントローラ３１８は、フラグＦ１が選択された状態でない限り、メモリアレイ３４０からの書き込みおよび消去を防止することもできる。ストレージサブシステム３００またはメモリ管理制御システム３２０は、ライトワンスメモリデバイス３０８がライトワンスデバイスであることを自動的に判断することもできる。このように判断されると、ライトワンスメモリデバイス３０８に認識信号が送られてもよい。
【００２４】
認識信号が受信されると、フラグ設定回路３３４は、認識信号に応答してフラグＦ１を自動的に設定してもよい。ライトワンスメモリデバイス３０８は、認識信号を受信してフラグＦ１を設定する前に書き込みおよび消去コマンドを実施することを自動的に拒否してもよい。ライトワンスメモリデバイス３０８は、認識信号を受信してフラグＦ１を設定した後で書き込みおよび消去コマンドを実施してもよい。ライトワンスメモリデバイス３０８は、フラグＦ１の状態に関係なく、読み出しおよび状態コマンドなどの非破壊コマンドを実施してもよい。
【００２５】
ソリッドステート不揮発性ストレージサブシステムの第４の例示的な実施形態
図４Ａは、本発明の第４の実施形態によるコンピュータのソリッドステート不揮発性ストレージサブシステム４００のブロック図である。第４の実施形態は、（前述した図１Ａおよび図１Ｂを参照）第１の実施形態に類似していてもよい。第４の実施形態は、更新されたファイルシステム構造およびシステムを回復するための第１のファイルシステム構造の再利用を可能にするポインタを含んでいてもよい。適切なポインタは、Mooreらに発行された米国特許第７，０６２，６０２号（特許文献３）に記載され、その全体が本願明細書において参照により援用されている。
【００２６】
ストレージサブシステム４００は、ストレージサブシステムコントローラ４０２を含んでいてもよい。ストレージサブシステムコントローラ４０２は、ストレージサブシステム４００を制御してもよい。ストレージサブシステム４００は、ページベースインターフェイスバス４０６を介して１つ以上のライトワンスメモリデバイス４０８と１つ以上のライトメニーメモリデバイス４１０とに接続されるＩ／Ｏ回路４０４を含んでいてもよい。ページベースインターフェイスバス４０６は、Ｉ／Ｏ回路４０４と１つ以上のライトワンスメモリデバイス４０８と１つ以上のライトメニーメモリデバイス４１０との間で、アドレス、コマンドおよびデータを伝送することもできる。１つ以上のライトワンスメモリデバイス４０８は、回復可能システム構成４６０、４６２を含んでいてもよい。回復可能システム構成４６０、４６２は、ＭＢＲ、ＰＢＲ、ＦＡＴおよびディレクトリ構造などの関連するファイルシステム構造を含んでいてもよい。
【００２７】
回復可能システム構成４６０、４６２は、エンドユーザに引き渡される前のコンピュータの製造および設定の段階で、１つ以上のライトワンスメモリデバイス４０８に書き込まれてもよい。１つ以上のライトメニーメモリデバイス４１０は、更新されたファイルシステム構造４６４、４６６を含んでいてもよい。
動作中、コンピュータのＣＰＵとストレージサブシステム４００との間のデータトラフィック制御によって、更新されたファイルシステム構造が回復可能システム構成４６０、４６２を上書きできないようにしてもよい。１つ以上のライトワンスメモリデバイス４０８からＣＰＵへのデータトラフィックは、１つ以上のライトメニーメモリデバイス４１０に格納される更新されたファイルシステム構造情報４６４、４６６を用いてリダイレクトされてもよい。
メモリ管理制御システムのシステム回復制御手段４２４が起動されてもよい。システム回復制御手段４２４の制御の下で、回復可能システム構成の関連ファイルシステム構造４６０、４６２が読み出されてもよく、回復可能システム構成４６０、４６２が起動されてもよい。
【００２８】
図４Ｂは、図４Ａのソリッドステート不揮発性サブシステムの回復可能システム方法４７０の流れ図である。動作４７４では、第１のシステム構成を含むデータが、第１のセッションの間に１つ以上のライトワンスメモリデバイス４０８に格納されてもよい。動作４７６では、ファイルシステム構造の第１のセット（例えば、回復可能システム構成の関連ファイルシステム構造４６０、４６２）が格納されてもよい。動作４７８では、第２のシステム構成を含むデータが、第２のセッションの間に１つ以上のライトメニーメモリデバイス４１０に格納されてもよい。動作４８０では、ファイルシステム構造の第２のセットが格納されてもよい。動作４８２では、ファイルシステム構造の第１のセット（例えば、回復可能システム構成の関連ファイルシステム構造４６０、４６２）を読み出して、第１のシステム構成を回復してもよい。
【００２９】
図４Ｃは、図４Ａのソリッドステート不揮発性サブシステム４００のメモリアレイに関する第１の実施形態の論理構成を示した図である。メモリアレイは、ＭＢＲ、ＰＢＲ、ＦＡＴおよびルートディレクトリ（ＲＯＯＴＤＩＲ）などのコンピュータの重要なファイルシステム構造４９２を含んでいてもよい。メモリアレイは、第１のセッションからのデータ４９０を含んでいてもよい。メモリアレイは、重要なファイルシステム構造の第２のセット４９４と、重要なファイルシステム構造の第２のセット４９４が重要なファイルシステム構造４９２として機能できるようにするポインタ４９６とをさらに含んでいてもよい。ポインタ４９６は、重要なファイルシステム構造４９２を用いてシステム回復を可能にしてもよい。
【００３０】
ソリッドステート不揮発性ストレージサブシステムの第５の例示的な実施形態
図５は、本発明の第５の実施形態による、図４Ａのソリッドステート不揮発性サブシステムのメモリアレイに関する第２の実施形態の論理構成を示した図である。第５の実施形態は、ライトワンスメモリのアドレス空間に対してもライトメニー機能を提供するためのアドレスリダイレクションを含んでいてもよい。適切なアドレスリダイレクション技術は、前に援用されている米国特許第７，０６２，６０２号（特許文献３）に記載されている。
【００３１】
今まで未使用のメモリセル（ライトワンスかライトメニーのいずれか）は、以前に書き込まれたページにダイレクトされてもよい更新されたページを格納してもよい。一実施形態では、１つ以上のライトワンスメモリデバイス４０８に格納されるデータは、ほとんど更新されなくてもよい。オペレーティングシステムまたは初期構成ソフトウェアは、ライトメニーアドレス空間に対してライトワンスアドレス空間を示す情報を使用してもよく、最も更新される可能性の低いデータをライトワンスアドレス空間に格納し、最も更新される可能性の高いデータをライトメニーアドレス空間に格納してもよい。ブートコード、低水準システム機能、重要なオペレーティングシステムプログラムのような頻繁に読み出されるデータは、ライトワンスアドレス空間（例えば、１つ以上のライトワンスメモリデバイス４０８）に格納されてもよい。幾つかの実施形態では、３次元アンチヒューズメモリアレイのライトワンスメモリデバイスが使用されてもよい。
【００３２】
図５に戻ると、メモリアレイは、ＭＢＲ、ＰＢＲ、ＦＡＴおよびＲＯＯＴＤＩＲなどのコンピュータの重要なファイルシステム構造５０２を含んでいてもよい。メモリアレイは、第１のセッションからのデータ５００と、第２のセッションからのデータ５０８とを含んでいてもよい。メモリアレイは、ファイルシステム構造の第２のセット５１０を含んでいてもよい。システムは、ライトワンスファイルシステムのファイル構造５０４を含んでいてもよい。メモリアレイは、ポインタ５０６を含んでいてもよい。ポインタ５０６は、ライトワンスアドレス空間に格納されてもよい。図５に示されるように、メモリデバイスのデータは、２つ以上のセッションに書き込まれてもよい。さらに、重要なファイルシステム構造５０２とファイルシステム構造の修正版（または第２のセット）５１０との間でデータ量の変動があってもよい。
【００３３】
第１のポインタを使用して、１つ以上のライトワンスメモリデバイス４０８に存在していてもよい重要なファイルシステム構造５０２を入手してもよい。データページの再プログラミングまたは重要なファイルシステム構造５０２の再プログラミングが必要な場合、追加のポインタを使用して、１つ以上のライトメニーメモリデバイスまたは未使用のライトワンスメモリデバイスへのアクセスをリダイレクトしてファイルシステム構造の第２のセット５１０を格納してもよい。ストレージサブシステムコントローラ４０２は、有効なファイルシステム構造にアクセスするためのアドレスチェーンシーケンサロジックを含んでいてもよい。前に援用されている米国特許第７，０６２，６０２号（特許文献３）に記載されているように、書き込み状態フラグおよびＮｘｔａｄｄｒフラグは、アドレスチェーンシーケンサロジックによってアクセスされてもよい。一実施形態では、他のファイルシステム構造へのアクセス、さらにデータファイルへのアクセスまでもアドレスチェーンシーケンシングを使用してアドレスをリダイレクトしてもよい。一実施形態では、代替のリダイレクション方法が、単独であるいはアドレスチェーンシーケンシングと組み合わせて使用される。
【００３４】
前述した説明は、本発明の例示的な実施形態のみを開示している。本発明の範囲に含まれる開示された装置および方法についての変更は、当業者とって容易に自明である。例えば、本発明の実施形態は、主にコンピュータのストレージサブシステムに関して説明してきたが、当然のことながら、このストレージサブシステムは他の環境で適用されてもよい。さらに、本発明の説明された実施形態に関する様々な特徴の機能の配分は異なっていてもよい。例えば、２つの別々の特徴の機能が単一の機能の範囲内で組み合わされてもよい。
したがって、本発明は、その例示的な実施形態に関連して開示されたが、当然のことながら、他の実施形態が、添付の特許請求の範囲によって定義される本発明の趣旨および範囲に含まれることが理解されるべきである。
【図１Ａ】
2011514568.tif 000003
【図１Ｂ】
2011514568.tif 000004
【図２】
2011514568.tif 000005
【図３】
2011514568.tif 000006
【図４Ａ】
2011514568.tif 000007
【図４Ｂ】
2011514568.tif 000008
【図４Ｃ】
2011514568.tif 000009
【図５】
2011514568.tif 000010
【図６】
2011514568.tif 000011
【国際調査報告】
2011514568.tif 000012
2011514568.tif 000013
2011514568.tif 000014