(57)【要約】  半導体パッケージ（Ｍ）が、第一の側面または上面（１２０）および第一の側面（１２０）とは反対の第二の側面または下面（背面）（１０４）を有する。熱生成領域（１２０）が半導体基板層（１００）の第一の側面（１２０）に関連して形成される。ダイ接着部材（１０６）が半導体基板層（１００）の第二の側面（１０４）に接して形成され、半導体基板層（１００）の第二の側面（１０４）の全体よりも小さい範囲にわたって伸張する。ダイ接着部材（１０６）は半導体基板層（１００）に関して熱生成領域（１０２）と反対側に一様に位置する。
2011517093.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージであって、
第一の側面および該第一の側面とは反対の第二の側面を有する半導体基板層と、
前記半導体基板層の第一の側面に関連して形成される熱生成領域と、
前記半導体基板層の第二の側面に接して形成されるダイ接着部材と、
を含み、
前記ダイ接着部材は、前記半導体基板層の第二の側面の全体よりも小さい範囲にわたって伸張し、前記半導体基板層に関して熱生成領域と反対側に一様に位置する、ことを特徴とする半導体パッケージ。
【請求項２】
前記半導体基板層がＭＭＩＣタイプのデバイスを含む、請求項１に記載の半導体パッケージ。
【請求項３】
前記熱生成領域が活性半導体タイプのデバイスを含む、請求項１に記載の半導体パッケージ。
【請求項４】
前記半導体基板層は、前記第二の側面の１００％未満が前記半導体基板層から熱を外へ伝導するように、熱を伝導する、請求項１に記載の半導体パッケージ。
【請求項５】
前記半導体基板層が、パルス動作の間、熱的機械的疲労の影響を受ける金属ダイ接着でもってパッケージ材料に接着される、請求項１に記載の半導体パッケージ。
【請求項６】
第一の側面および該第第一の側面と反対の第二の側面を有する半導体基板層と、前記半導体基板層の前記第一の側面に関して形成される熱生成領域とを含むタイプの半導体パッケージを形成する方法であって、
ダイ接着部材を前記半導体基板層の前記第二の側面に接着し、前記半導体基板層の第二の側面の全体よりも小さい範囲にわたって伸張し、前記半導体基板層に関して熱生成領域と反対側に一様に位置するダイ接着部材を形成する工程を含むことを特徴とする方法。
【請求項７】
前記半導体基板層がＭＭＩＣタイプのデバイスである、請求項６に記載の方法。
【請求項８】
前記半導体基板層は、前記第二の側面の１００％未満が前記半導体基板層から熱を外へ伝導するように、熱を伝導する、請求項６に記載の方法。
【請求項９】
前記半導体基板層が、パルス動作の間、熱的機械的疲労の影響を受ける金属ダイ接着でもってパッケージ材料に接着される、請求項６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス装置の分野に関し、特に、パルス高出力個別デバイスおよびモノリシックマイクロ波集積回路（ＭＭＩＣ）に関する。
【背景技術】
【０００２】
化合物半導体（たとえば、ＧａＮ、ＧａＡｓ、ＳｉＣなど）における熱的機械的金属疲労が、公知のアクティブ電子走査アレイ（active electronically steered array (ＡＥＳＡ)）に使用されるパルス高出力個別デバイスおよびモノリシックマイクロ波集積回路（ＭＭＩＣ）において生ずることが分かった。化合物半導体デバイスのパルス動作は、いくつかの化合物半導体デバイス技術での熱的機械的疲労および初期の摩耗故障をもたらすものと分かった。システムの応用例では、化合物半導体デバイスは、ＡＥＳＡシステムの寿命の間にしばしば、数百億のパルスサイクルに耐えるように要求され、各パルスによる熱的機械的ダメージが累積的もデバイスにもたらされる。
【０００３】
化合物半導体ＭＭＩＣには、デバイスの寿命を早めるダイ接着の熱的機械的な故障メカニズムがあることが分かった。
【０００４】
高出力化合物半導体デバイスのダイ接着には、三つの主要な作用が働く。第一に、ダイの背面からデバイスパッケージに低抵抗の電気接続が形成されることである。第二に、半導体チャネル（ジャンクション）から、ダイ、ダイ接着、基板を通して、一種の熱シンクに流れる熱の通路が与えられることである。最後に、ダイ接着は、ダイの機械的安定性を与えることである（物理的に適所に保持する）。これらの三つの作用のすべてを維持することが、そのデバイスの信頼性の維持に必要なことである。
【０００５】
Coffin-Mansonn関係といわれる式が、ダイ接着が故障することがない熱サイクルの数とシステムの特性の関係を示している。
【数１】
2011517093.tif 000003
ここで、
γ＝故障に対する剪断歪
ｍ＝材料に依存する定数
Ｌ＝ダイ接着材の厚さ
【０００６】
加速寿命試験（ＡＬＴ）に従う既知の化合物半導体は、デバイスの上部金属化の場合、およびダイ接着を基板に形成する金属化の場合の両方において、熱的機械的疲労を示す。いずれの金属化の失敗もデバイスの故障をもたらすことが知られており、最初に機能しなくなる方が一般的に寿命を制限する要素となる。ある場合は、上部の金属化が最初に機能しなくなる。つまり、ダイ接着が機能しなくなる。
【０００７】
パルス化された応用例からの温度の変化が、半導体材料とダイ接着のために使用される金属との間における熱膨張係数（ＣＴＥ）の不整合、または接着金属の間のＣＴＥの不整合によりもたらされる周期的な熱的機械的応力をもたらす。数千、数百万、数十億のパルス出力サイクルの後、ダイ接着は途切れ、デバイスは、熱がデバイスからもはや除去されないときに、過剰な温度により破壊されることになる。
【０００８】
故障が、デバイスの電気的なパラメータ、とりわけドレーンソース間抵抗（ＲＤｓ）の著しい劣化として現れた。ＣＴＥの不整合は材料システムにおいて避けがたく、唯一のオプションはパワー出力を低減し、ダイ接着における熱的機械的歪みを小さくすることであるが、望ましくないデバイスの性能の低下を招く。パルス化された熱的機械的なダイ接着の故障の例が図１に示されている。
【０００９】
現在および将来の化合物半導体（高出力ＧａＡｓ、ＳｉＣ、ＧａＮのようなもの）技術は、高出力供給電圧およびドレーン電流の使用を開拓しているところであるが、ダイ接着に熱的な暴走もたらし、熱的機械的疲労が生じ、信頼性も問題となってくる。たとえば、国防総省国防高等研究事業局（ＤＡＲＰＡ）ワイド・バンドギャップ・イニシャティブは、ゲート周辺の５．６watts/mmのＧａＮ出力密度を目標にしている。試験は、炭化ケイ素基板をもつデバイス（ＧａＮは炭化ケイ素基板をもつ）が、５．６ワット／ｍｍ（またはそれ以下）でパルス動作をしたときに、ダイ接着の熱的機械的疲労により破壊されることを示している。
【００１０】
ダイ接着材内に生じた空隙が、故障の前に熱的サイクルの数を著しく減少させることも知られている。この空隙は、空隙が良い熱伝導体とならないことから、熱サイクルの間にダイ接着の材料に局所的な応力を生じさせる。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記文献が多くの顕著な利点および技術的な改良をもたらし、開示するものの、本発明により達成される特定の目的を完全には、実現できるものではない。
【課題を解決するための手段】
【００１２】
本発明に従って、半導体パッケージが、第一の側面と第一の側面とは反対の第二の側面をもつ半導体基板層を含む。熱を生成する活性領域が、半導体基板層の第一の側面と関連して形成される。ダイ接着のパッケージが、半導体基板層の第二の側面に接して形成され、半導体基板層の第二の側面の全てとならない部分に渡って伸張している。ダイ接着の材料は、半導体基板層に関連して、活性領域と反対側に実質的に一様に形成される。
【００１３】
既知の製造方法は、ダイを基板に接着するために、ＭＭＩＣの領域の１００％を使用する。ダイ接着の領域を減少させるために、ダイの背面金属化のパターニングを行う（領域を減少させる）本発明は、知られておらず、化合物半導体ＭＭＩＣダイ接着で未だ知られていなかった熱的機械的疲労を解決すべき課題としている。さらに、既知の製造方法が、パルス動作の間、ダイ接着において機械的応力を増加させることによりデバイスの信頼性を実際に減少させるダイ接着に対してＭＭＩＣの背面の１００％を使用する。
【００１４】
本発明により解決される課題が、デバイスの寿命のひとつ（すなわち、製造技術が、ダイ接着のすり切れに弱いことである）である。
【００１５】
本発明はまた、熱的機械的疲労がダイ接着において最初に生ずるときに、ダイ接着システムの寿命を増加させる技術を提供することである。
【００１６】
本発明は、ＭＭＩＣのダイ接着領域（ダイ接着領域が大きいほど、機械的な応力が大きくなる）を減少させることにより機械的な応力を著しく減少させ、機械的な安定性に対して必要とされる部分、電気伝導性、および活性デバイスの熱損出のみを維持することである。本発明は、ダイ接着の疲労の耐用年数により制限されるデバイスをより長い期間、より高い出力レベルで信頼性をもって動作できるようにし、ＡＥＳＡおよび全レーザーシステムの性能を向上させる。
【００１７】
本発明の他の目的は、パルス高出力の化合物半導体ＭＭＩＣ（高出力のＧａＡｓ、ＳｉＣ、ＧａｎＭＭＩＣのようなもの）の信頼性をダイ接着の熱的機械的疲労の減少をもたらすダイ接着領域を減少させることにより向上させることである。
【００１８】
本発明のこれらおよび他の目的、利点、好ましい特徴は、本発明の好適実施例を示す添付図面を参照して以下の説明から分かるであろう。
【００１９】
要約された上記本発明の特定の説明が、図面に図示され、以下で説明された例から明らかになる。この説明をとおして、上記の特徴ならびにこれから明らかになる特徴がどのように得えられるかが明らかになり、その詳細が理解されよう。しかし、図面は本発明の典型的で、好適な実施例を図示し、他の同等な実施例を含む範囲を制限するものとは考えるべきではない。
【図面の簡単な説明】
【００２０】
【図１】図１は、半導体デバイスがパルス化されたとき、半導体デバイスに熱的機械的疲労の故障を生じさせる熱膨張係数（ＣＴＥ）を示す。
【図２】図２は動作しているＭＭＩＣのＩＲイメージである。
【図３】図３は、図２にパターン化されたダイ接着についての注解のための四角を付したものである。
【図４】図４は本発明の、例示され、パターン化されたダイ接着を示す。
【図５】図５は、図４の線４−４にそった断面底面図である。
【発明を実施するための形態】
【００２１】
本発明の上記特徴、利点および目的を達成する方法が詳細に理解されるように、上記要約した本発明の特定の説明が、添付の図面に図示された実施例を参照して行われている。図面を通して、同じ符号は同じ要素を示す。
【００２２】
半導体パッケージＭが上面または第一の側面１２０および第一の側面とは反対の第二の側面（下面または背面）１０４を有する半導体基板層１００を含む。熱生成領域または活性領域１０２が半導体基板層１００の第一の側面１２０に関して形成されている。ダイ接着部材１０６が、半導体基板層１００の第二の側面１０４に接して形成され、半導体基板層１００の第二の側面１０４の一部に伸張している。ダイ接着部材１０６は、半導体基板層１００に関して熱生成領域１０２の反対側に実質的に一様に形成されている。
【００２３】
化合物半導体のダイの下方のダイ接着の領域は、その領域の１００％を利用する（典型的に、ダイ接着の領域は矩形である）。必要な機械的強度を達成するために、ダイ領域の１００％よりはるかに小さい部分が要求される（実際に、１０％より非常に少なくても十分である）。低抵抗接続を達成するために、接続の一部のみが必要となる。デバイスのチャネルまたはジャンクションから生じた熱が約４５度の角度もって下方に広がるので、必要なダイ接着は、活性または熱生成領域およびダイ接着の領域の厚さの関数である。また、ＭＭＩＣの大半が導電体、伝送回路、コンデンサー、バイアス抵抗のような無出力または僅かな出力放出構造でできているため、この部分は化合物半導体ＭＭＩＣの全領域の小さな部分である。
【００２４】
化合物半導体ＭＭＩＣのダイ接着領域の大半が機能的に必要ないという事実は本発明の基礎をなしている。すなわち、デバイスの性能について妥協することなくＭＭＩＣダイ接着の領域を減少させ、同時にデバイスにおけるダイ接着の耐用年数を増加させることができる。このことは、ＭＭＩＣを長い期間、高出力で動作させ、ダイ接着の耐用年数により課せられた制限からシステムのパワーレベルを増加させる。
【００２５】
高出力シリコン半導体における熱的機械的疲労が、化合物半導体ＭＭＩＣの場合より広範囲に研究されてきた。絶縁ゲート型バイポーラトランジスター（ＩＧＢＴ）、パワー金属酸化膜半導体電界効果トランジスター（ＭＯＳＦＥＴ）を含む種々の高出力シリコンデバイスのダイ接着の疲労は知られているところである。ダイ接着の領域、すなわちパワーの損失とダイ接着疲労との間に相互関係があることが分かった。シリコンパワーデバイスの製造者は、パワーサイクルの数に関連した信頼性のデータをデバイスの寿命に与え、さらに曲線は、あるダイ接着領域とより小さなどのダイ接着領域に対して真実であることを明確に示している。大きなダイ接着領域はより低い寿命をもつ従来の曲線をもつことになる。このことは本発明の他の重要なポイントである。高出力のシリコンデバイスでは、ダイ接着の領域を減少させることがデバイスの寿命を延ばすことであることは周知のことである。このことは、機械的な応力とダイ接着の領域との間の相互関係（領域が大きければ大きいほど、応力もより高くなる）があるためである。しかし、化合物半導体ＭＭＩＣと違って、シリコンパワーデバイスは、活性状態のデバイス、すなわち熱生成デバイスのためにダイ接着の領域のほとんどを利用し、そのためダイ接着の領域を著しく減少させる可能性がほとんどない。
【００２６】
特に、図１において、半導体パッケージＭは、ＡｕＳｎ８０／２０はんだ層の上のものに関連し、半導体チップまたは半導体基板層１００は“ＳｉＣ”と付された層に関連する。
【００２７】
本発明の例示の実施例にしたがって、図４は、ＭＭＩＣタイプのデバイスのような、半導体チップまたは半導体基板１００の下面（第二の側面）１０４の上にパターン化したダイ接着部材（接着領域）１０６があることを示す。ＧａＡｓ増幅器ＭＭＩＣと関連して説明されたのと同じ原理を他のデバイスに適用することができる。現在のところ、既知のＭＭＩＣまたは同様の半導体パッケージＭがもつＭＭＩＣの第二の側面の下面の１００％が、ダイ接着の金属１１４（もし、存在するならば、ＭＭＩＣ１００の上面へのビア（ｖｉａ）を除いて）で覆われる付着したダイ接着部材（支持部材）１０６と結合する。
【００２８】
本発明は、ＭＭＩＣ基板層１００の上面（第一の側面）１２０上の活性または熱生成領域１０２の下にあるＭＭＩＣ基板層１００の下面（第二の側面）１０４の限定した領域（ダイ接着部材）１０６にのみ形成または付着されるダイ接着領域１１６を有する。最小のダイ接着領域１１６は、上面１２０から、すなわち、ＭＭＩＣ基板層１００の上面（第一の側面）の活性領域１０２から水平線または軸に関して４５度のような選択された角度で、ＭＭＩＣ基板層１００の厚さを通してダイ接着領域へと広がる領域により画成される。一つの例が図４に示されている。
【００２９】
ＭＭＩＣ基板層１００の上面（第一の側面）１２０上の活性または熱生成領域１０２は、熱を発するトランジスターなどのような一つまたはそれ以上のデバイス、または抵抗のような熱を生成するタイプの一つまたはそれ以上のデバイスのであってもよい。
【００３０】
上面（第一の側面）上の活性領域１０２により生成される熱を表す熱拡散路１２８は、活性領域１０２から一様な輻射で半導体基板層１００を通して拡散する。このような可能な経路１２８が図４において斜線領域として示されている。
【００３１】
図５は、ダイ接着領域１０６が、ＭＭＩＣ基板層１００の下面１１２で幅１２４および長さ１２６をもつ部分のみに接着された本発明の他の実施例を示す。下面１１２の一部分または領域１１０がダイ接着領域１０６と全く接していない。
【００３２】
図５において、破線で示された上面１２０上の活性ＦＥＦデバイス（活性領域）１０２が、限定またはパターン化されたダイ接着領域１１６の中央でかつすぐ上に位置する。
【００３３】
任意であるが、半導体基板層１００を含む半導体デバイスＭおよびダイ接着部材（材料）１０６は、パッケージのベース層または部材１０８とともに形成されてもよい。
【００３４】
単純な非破壊Ｘ線検査または非破壊音波顕微鏡試験で、ＭＭＩＣのデバイスＭの製造において使用される本発明のパターン化されたダイ接着を容易に検出できる。
【００３５】
ダイ接着領域１１６の大きさの計算のための選択された角度１１８は、ＭＭＩＣ基板材料１００の熱拡散特性に基づいて変化し得る。ダイ接着領域１１６の大きさおよび形状は、活性領域１０２、選択された角度１１８、およびＭＭＩＣ基板層の厚さ１２２（または活性領域１０２の厚さを考慮したＭＭＩＣ基板層１２２の厚さ）に関連して決定されてもよい。
【００３６】
図２は、動作しているＭＭＩＣのデバイスＭのＩＲイメージを示す。ハイライト（暑い）領域は活性ＥＦＴを示す。ＭＭＩＣの基板層１００の構成の残部は全く熱を消散しない。
【００３７】
図３は、パターン化されたダイ接着領域１１６を示すボックス１３０が加えられた図２のＩＲイメージを示す。熱は、活性ＦＥＴデバイス（領域）１０２から効果的に除去される。その断面領域は効果的に減らされ、これにより疲労破損のサイクルが減少する（信頼性の向上）。端部に付加された接着はＲｄｓを減少させ、機械的強度を増加させる。
【００３８】
本発明は、ダイ接着領域１１６を減少させるとともに、電気伝導性を維持し、熱の流路を形成し、機械的安定性を与える、ダイ接着部材１０６の金属化された背面上へのパターン化されたダイ接着を使用する。本発明は、化合物半導体ＭＭＩＣのデバイスＭの高出力の、パルス動作により誘導される熱的機械的な応力を減少させることを主要な特徴としている。応力は、パルス動作の間、ダイ接着の断面領域を減少させることにより減少する。同じ材料は使用されるが、デバイスの処理および最終構造は従来開示されていなかった。
【００３９】
大きさを小さくすることにより本発明にしたがってダイ接着をパターン化することは、結合部における応力の大きさ減少させる。このことは、端部にはんだを加えても熱的機械的な疲労が増加せず、Ｒｄｓが減少し、機械的な強度が増加する理由のひとつと考えられている。他の理由は、加えられた領域の温度が変化せず、それら領域がすぐには疲労しないということである。
【００４０】
本発明のパターン化は半導体製造の間、半導体の背面になされてもよいが、組み立て工程の間になされてもよい。チタン（Ｔｉ）、Ｔｉタングステン（ＴｉＷ）、金などの金属がウエハ製造の間に付着されてもよい。金−スズ（ＡｕＳｎ）または他のタイプのはんだが組み立ての間に適用されてもよい。
【００４１】
既知の化合物半導体ＭＭＩＣデバイスの特定のタイプは、ダイ接着の熱的機械的疲労より早い時期に摩耗してしまうことが分かっている。応力／ひずみをよくモデル化したものは、デバイス断面領域の減少が機械的ひずみを減少させることを示している。
【００４２】
一般的に、本発明は、第二の側面１０４の１００％未満が半導体基板層１００から半導体基板層を取り囲むまたは含むパッケージ材料１３４へと熱を伝導するように、熱を伝導する半導体デバイスＭで有用である。このようなデバイスの例が半導体ＭＭＩＣである。
【００４３】
他の例として、半導体基板層１００は、半導体デバイスのパルス化動作の間に熱的機械的疲労の影響を受ける金属ダイ接着でもってパッケージ材料１３４に接着されてもよい。熱的機械的疲労のメカニズムは一般的に、明らかにすべきパワーの損失およびパルス動作の両方をもつ。多くのパワーデバイスがパルス化されことから（たとえば、レーダーにおけるように）、このメカニズムは大多数の半導体タイプのデバイスをカバーする。
【００４４】
パターン化されたダイ接着をもつデバイスに対するひずみ理論は既存のダイ接着試験において正当なものとされた。
【００４５】
ＭＭＩＣタイプまたは同様の半導体デバイスに対して良好な接地面がいくつかの周波数に対して必要な条件であってもよい。他の実施例において、本発明の金属のパターン化されたダイ接着システムは、ダイ接着をもたない領域に形成または配置されてもよい。このように配置された金属は接地面として機能してもよいが、ダイ接着を形成しない。
【００４６】
本発明の上記開示または説明は例示であり、サイズ、形状および材料、ならびに図示の構成の細部のおける種々の変更が、本発明の思想を逸脱することなくなし得る。
【図１】
2011517093.tif 000004
【図４】
2011517093.tif 000005
【図５】
2011517093.tif 000006
【図２】
2011517093.tif 000007
【図３】
2011517093.tif 000008
【国際調査報告】
2011517093.tif 000009