(57)【要約】  継承性ブロック歪みを低MIPs(million instructions per second)で除去するための技術が提供される。ある構成において、デバイスは、ブロック歪みを普遍的に訂正するための１セットの命令を実装するよう作動するプロセッサーを具備する。前記プロセッサーは、インループ・デブロック・フィルタリング・エンジンを徴用し、および前記インループ・フィルタリング・エンジンを使用して継承性ブロック歪みを含むブロック歪みを普遍的に訂正する。【選択図】図2B
2011501534.tif 000002
【特許請求の範囲】
【請求項１】
インループ・デブロック・フィルタリング・エンジンを徴用し、および前記インループ・デブロック・フィルタリング・エンジンを使用してポストループ・フィルタリング・オペレーションの間に復号出力信号内のブロック歪みを普遍的に訂正するための１セットの命令を実装するよう作動するプロセッサーと、および
前記プロセッサーに結合されたメモリーと
を具備するデバイス。
【請求項２】
前記１セットの命令は、前記復号出力信号内のブロックに強いフィルタリング・オペレーションを実行することによって継承性ブロック歪みを含む前記ブロック歪みを訂正するための命令を含む、請求項1に記載のデバイスであって、前記ブロックは、スキップされたマクロブロックおよび符号化ブロック・パターンがゼロに等しいブロックを具備する、請求項1に記載のデバイス。
【請求項３】
前記１セットの命令は、
それぞれのインターMBのブロック境界上に位置していないタイル・エッジのために前記インループ・デブロック・フィルター・エンジンをオンにしてインター・マクロブロック（MB）についての継承性ブロック歪みを含む前記ブロック歪みを訂正し、および
量子化ステップサイズに基づいて計算され、および前記ブロック境界の周辺のピクセルのみに前記ポストループ・フィルタリング・オペレーションを適用する計算された境界強度を使用してイントラMBについての前記ブロック歪みを訂正する
ための命令を含む、請求項1に記載のデバイス。
【請求項４】
前記ポストループ・フィルタリング・オペレーションは、フィルターされるべき現在のマクロブロック（MB）の符号化パラメーターに基づいて、かつ近隣のMBからの情報には基づかないで、境界強度を計算することを含む、請求項1に記載のデバイス。
【請求項５】
前記インループ・デブロック・フィルタリング・エンジンは、H.264規格である、請求項1に記載のデバイス。
【請求項６】
前記デバイスは、ハンドセットであり、前記ハンドセットは、セルラー電話、ワイヤレス・デバイス、ワイヤレス通信デバイス、ビデオ・ゲーム・コンソール、ワイヤレス装備の携帯情報端末（PDA）、ラップトップ・コンピューター、またはビデオ使用可能のデバイスである、請求項1に記載のデバイス。
【請求項７】
インループ・デブロック・フィルタリング・エンジンを有する復号器と、
前記インループ・デブロック・フィルタリング・エンジンを徴用するため、および前記インループ・デブロック・フィルタリング・エンジンを使用するポストループ・フィルタリング・オペレーションの間に復号出力信号内のブロック歪みを普遍的に訂正するための１セットの命令を実装するよう作動するプロセッサーと、および
前記プロセッサーに結合されたメモリーと
を具備する集積回路。
【請求項８】
前記１セットの命令は、前記復号出力信号内のブロックに強いフィルタリング・オペレーションを実行することによって、継承性ブロック歪みを含む前記ブロック歪みを訂正するための命令を含む、請求項7に記載の集積回路であって、前記ブロックは、スキップされたマクロブロックおよび符号化ブロック・パターンがゼロに等しいブロックを具備する、請求項7に記載の集積回路。
【請求項９】
前記強いフィルタリング・オペレーションは、ブロックの内部におけるピクセルに適用される、請求項8に記載の集積回路。
【請求項１０】
前記１セットの命令は、
それぞれのインターMBのブロック境界上に位置していないタイル・エッジのために前記インループ・デブロック・フィルター・エンジンをオンにすることによってインター・マクロブロック（MB）についての継承性ブロック歪みを含むブロック歪みを訂正し、および
量子化ステップサイズに基づいて計算され、および前記ブロック境界の周辺のピクセルのみに前記ポストループ・フィルタリング・オペレーションを適用する計算された境界強度を使用してイントラMBについての前記ブロック歪みを訂正する
ための命令を含む、請求項7に記載の集積回路。
【請求項１１】
前記ポストループ・フィルタリング・オペレーションは、フィルターされるべき現在のマクロブロック（MB）の符号化パラメーターに基づいて、かつ近隣のMBからの情報には基づかないで、境界強度を計算することを含む、請求項7に記載の集積回路。
【請求項１２】
前記インループ・デブロック・フィルタリング・エンジンは、H.264規格である、請求項7に記載の集積回路。
【請求項１３】
前記集積回路は、セルラー電話、ハンドセット、ワイヤレス・デバイス、ワイヤレス通信デバイス、ビデオ・ゲーム・コンソール、ワイヤレス装備の携帯情報端末（PDA）、ラップトップ・コンピューター、またはビデオ使用可能のデバイス内にある、請求項7に記載の集積回路。
【請求項１４】
復号を行い、かつインループ・デブロック・フィルタリング用フィルタリング手段を有する復号手段と、
前記フィルタリング手段を徴用するための徴用手段と、および
前記フィルタリング手段を使用するポストループ・フィルタリング・オペレーションの間に復号出力信号内のブロック歪みを普遍的に訂正するための訂正手段と
を具備する装置。
【請求項１５】
前記訂正手段は、継承性ブロック歪みを訂正するための前記復号出力信号内のブロックに強いフィルタリング・オペレーションを実行するための実行手段を含む、請求項14に記載の装置であって、前記ブロックは、スキップされたマクロブロックおよび符号化ブロック・パターンがゼロに等しいブロックを具備する、請求項14に記載の装置。
【請求項１６】
前記訂正手段は、
インター・マクロブロック（MB）内の継承性ブロック歪みを訂正するためにそれぞれのインターMBのブロック境界上に位置していないタイル・エッジのために前記インループ・デブロック・フィルター・エンジンをオンにするためのターニング・オン手段と、
量子化ステップサイズに基づいて境界強度を計算するための計算手段と、および
イントラMB内のブロック歪みを訂正するために前記ブロック境界の周辺のピクセルのみに前記ポストループ・フィルタリング・オペレーションを適用するための適用手段と
を含む、請求項14に記載の装置。
【請求項１７】
インループ・デブロック・フィルタリング・エンジンを徴用すること、および
前記インループ・デブロック・フィルタリング・エンジンを使用してポストループ・フィルタリング・オペレーションの間に復号出力信号内のブロック歪みを普遍的に訂正すること
をコンピューターにさせるための命令を有するコンピューター可読媒体を含むコンピューター・プログラム・プロダクト。
【請求項１８】
ブロック歪みを普遍的に訂正するための前記命令は、継承性ブロック歪みを訂正するために前記復号出力信号内のブロックに強いフィルタリング・オペレーションを前記コンピューターに実行させるための命令を含む、請求項17に記載のコンピューター・プログラム・プロダクトであって、前記ブロックは、スキップされたマクロブロックおよび符号化ブロック・パターンがゼロに等しいブロックを具備する、請求項17に記載のコンピューター・プログラム・プロダクト。
【請求項１９】
前記ブロック歪みを普遍的に訂正するための前記命令は、継承性ブロック歪みを訂正するためにそれぞれのインター・マクロブロックのブロック境界上に位置していないタイル・エッジのために前記インループ・デブロック・フィルタリング・エンジンをオンにすることを前記コンピューターにさせるための命令を含む、請求項17に記載のコンピューター・プログラム・プロダクト。
【請求項２０】
前記ブロック歪みを普遍的に訂正するための前記命令は、量子化ステップサイズに基づいて境界強度を計算することと、およびイントラ・マクロブロック内のブロック歪みを訂正するためにブロック境界の周辺のピクセルのみに前記ポストループ・フィルタリング・オペレーションを適用することとを前記コンピューターにさせるための命令を含む、請求項17に記載のコンピューター・プログラム・プロダクト。
【請求項２１】
前記ポストループ・フィルタリング・オペレーションの間に、フィルターされるべき現在のマクロブロック（MB）の符号化パラメーターに基づいて、かつ近隣のMBからの情報には基づかないで、境界強度を前記コンピューターに計算させるための命令をさらに具備する、請求項17に記載のコンピューター・プログラム・プロダクト。
【請求項２２】
前記ポストループ・フィルタリング・オペレーションの間に、現在のマクロブロックおよび近隣のマクロブロックの両方の符号化パラメーターに基づいて境界強度を前記コンピューターに計算させるための命令をさらに具備する、請求項17に記載のコンピューター・プログラム・プロダクト。
【請求項２３】
インループ・デブロック・フィルタリング・エンジンを徴用することと、および
前記徴用されたインループ・デブロック・フィルタリング・エンジンを使用してポストループ・フィルタリング・オペレーションの間に復号出力信号内のブロック歪みを訂正することと
を具備する方法。
【請求項２４】
前記訂正することは、
継承性ブロック歪みを訂正するために前記復号出力信号内のブロックに強いフィルタリング・オペレーションを実行することを具備する、請求項23に記載の方法であって、前記ブロックは、スキップされたマクロブロックおよび符号化ブロック・パターンがゼロに等しいブロックを具備する、請求項23に記載の方法。
【請求項２５】
前記訂正することは、
インター・マクロブロック（MB）について、継承性ブロック歪みを訂正するためにそれぞれのインターMBのブロック境界上に位置していないタイル・エッジのために前記インループ・デブロック・フィルター・エンジンをオンにすることと、および
イントラMBについて、量子化ステップサイズに基づいて境界強度を計算すること、およびブロック歪みを訂正するために前記ブロック境界の周辺のピクセルのみの前記ポストループ・フィルタリング・オペレーションを適用することと
を含む、請求項23に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件開示は、一般にイメージ処理の分野に関係し、より詳細には、低いMIPs(million instructions per second)の処理速度でブロック歪みを普遍的に訂正するための技術に関係する。
【背景技術】
【０００２】
ブロック歪みとは、ブロック・ベースのビデオおよびイメージ符号化によってもたらされる最も注意すべきノイズの1つである。ブロック歪みの背景には、ブロック・ベースの符号化が、変換、量子化、およびテクスチャ符号化のための基本単位としてブロック（例えば、8×8または4×4）を使用し、このブロック・ベースの符号化の間にブロック間の相互関係が失われる、という理由がある。ビデオ／イメージのコンテンツが非常に低いビット・レート（高い量子化ステップサイズqp）で符号化されるとき、問題は特にシビアである。イントラ・マクロブロック（MB）の場合、ブロックノイズは、ブロック境界の周辺においてのみ見られる。しかしながら、インターMBの場合、動き補償が、ブロックの内部にノイズをもたらしうる。ブロック歪みは以前のフレームから継承されるので、参照フレームから来るブロックノイズは、「継承性ブロック歪み」と呼ばれる。継承性ブロック歪みは、いかなる位置においても見られることができ、いかなる長さを有していてもよい。
【０００３】
継承性ブロック歪みの問題に対処するためには2つのタイプのアプローチがある。第1のアプローチは、継承性ブロック歪みはどこでも発生しうるので、ノイズを平滑化するためにすべてのピクセルに長いタップ（long-tap）のフィルタリングを活用することである。第1のアプローチは、MPEG−4規格において定義されるDCオフセット・モードを採用する。MPEG−４では、ブロック端の周辺のすべての8個の近隣のピクセルに9―タップのフィルタリングが適用されている。第2のアプローチは、ブロック歪みの移動軌道をたどって、移動したノイズ上にDBを適用することである。
【０００４】
第2のアプローチは、継承性ブロック歪みを除去するための効果的なツールであると立証されている。30フレーム／秒（fps）のVGAイメージをデブロックするのに必要なMIPsは、モバイルまたはワイヤレス・アプリケーションには高すぎる。
【０００５】
MPEG-4およびワイヤレス・メディア・ビデオ9シリーズ（WMV9）のためのポストループ・デブロック装置としてH.264ハードウェア・デブロック装置（DB）を使用することが知られている。しかしながら、これまでのところ、ポストループ・デブロック装置は、8×8ブロックの周辺のピクセルのみをフィルターしているので、継承性ブロック歪みが依然として残っている。さらに、スキップされたMBおよび符号化されたブロック・パターン（CBP）0のブロックについて、フィルタリング強度は、十分な強度ではない。標準的手法は、インターMBのための境界強度BSを（近隣のMBがイントラMBでない限り）常に2またはそれより小さく設定することである。
【０００６】
したがって、継承性ブロック歪みを含むブロック歪みを低MIPsで普遍的に訂正するための技術に対するニーズがある。
【発明の概要】
【０００７】
本件明細書において、ブロック歪みを低MIPsで普遍的に訂正するための技術が説明される。ある構成において、インループ・デブロック・フィルタリング・エンジンを徴用するため、およびインループ・デブロック・フィルタリング・エンジンを使用するポストループ・フィルタリング・オペレーションの間に符号化出力信号内のブロック歪みを普遍的に訂正するために、１セットの命令を実行するよう作動するプロセッサーを具備するデバイスが提供される。このデバイスはまた、前記プロセッサーに結合されるメモリーも具備する。
【０００８】
他の態様において、インループ・デブロック・フィルタリング・エンジンを有する復号器を具備する集積回路が提供される。集積回路はまた、インループ・デブロック・フィルタリング・エンジンを徴用するため、およびインループ・デブロック・フィルタリング・エンジンを使用するポストループ・フィルタリング・オペレーションの間に符号化出力信号内のブロック歪みを普遍的に訂正するために、１セットの命令を実行するよう作動するプロセッサーも含む。この集積回路は、前記プロセッサーに結合されたメモリーをさらに含む。
【０００９】
さらなる態様において、インループ・デブロック・フィルタリング・エンジンを徴用することをコンピューターにさせるための命令を有するコンピューター可読媒体を含むコンピューター・プログラム・プロダクトが提供される。前記命令は、さらに、前記インループ・デブロック・フィルタリング・エンジンを使用するポストループ・フィルタリング・オペレーションの間に復号出力信号内のブロック歪みを普遍的に訂正することを前記コンピューターにさせる。
【００１０】
追加の態様は、詳細な説明から、とりわけ添付の図面と一緒に用いられるとき、より明白になるだろう。
【図面の簡単な説明】
【００１１】
本件開示の態様および構成は、以下の詳細な説明から、図面とともに参照されるとき、より明らかになるだろう。図面において、同様の参照記号が、全体にわたって、対応するエレメントを一体的に関係付けている。
【図１】図1は、ワイヤレス・デバイスのブロック図を示している。
【図２Ａ】図2Aは、H264インループ・デブロック装置の一般ブロック図を示している。
【図２Ｂ】2Bは、インループ・デブロック・フィルター・エンジンを共有するポストループ・ノイズ除去／デブロック（DAB）装置を備える復号器の一般ブロック図を示している。
【図２Ｃ】図2Cは、ポストループ・ノイズ除去／デブロック（DAB）装置を備える復号器の一般ブロック図を示している。
【図３】図3は、タイル・エッジのためのピクセル位置を図示している。
【図４Ａ】図4Aは、ブロック歪みをともなっている基準マクロブロック・フレームを図示している。
【図４Ｂ】図4Bは、図4Aの継承性ブロック歪みをともなっている次のマクロブロック・フレームを図示している。
【図５Ａ】図5Aは、１つのイメージにおける継承性ブロック歪みを図示している。
【図５Ｂ】図5Bは、継承性ブロック歪みをともなっていないイメージを図示している。
【図６】図6は、ポストループ・ノイズ解除／デブロック（DAB）のユニットを図示している。
【図７】図7は、ポストループDABの初期化モジュールを図示している。
【図８】図8は、ポストループDABの強度変更モジュールを図示している。
【図９】図9は、ポストループDABのパラメーター変更モジュールを図示している。
【図１０】図10は、ポストループDABの手順モジュールを図示している。
【図１１】図11は、適合可能ポストループDABプロセスの一般フローチャート図である。
【図１２】図12は、ポストループDABイントラMB手順の一般フローチャート図である。
【図１３】図13は、イントラMBのためのqpフィルタリング強度関係のグラフを図示している。
【図１４】図14は、8×8ブロックにおけるタイル・エッジ位置の一例を図示している。
【図１５】図15は、インターMBのためのqpフィルタリング強度関係のグラフを図示している。
【図１６】図16は、現在のタイル・エッジと以前のタイル・エッジとの間の関係の一例を図示している。
【図１７】図17は、単純化されたポストループDABインターMB手順の一般フローチャートを図示している。
【図１８】図18は、完全バージョンのためのイントラMBのためのqpフィルタリング強度関係のグラフを図示している。
【図１９】図19は、完全バージョンのためのインターMBのためのqpフィルタリング強度関係のグラフを図示している。
【図２０Ａ】図20Aは,完全バージョンにおいて境界強度を設定するための手順のフロー図を示している。
【図２０Ｂ】図20Bは,完全バージョンにおいて境界強度を設定するための手順のフロー図を示している。
【００１２】
図面におけるイメージは、説明のために単純化されており、正しい縮尺を表わすように図示されているものではない。理解を容易にするために、可能な場合、図面に共通である同一のエレメントを示すために同一の参照数字が使用されている。ただし、適切な場合、そのようなエレメントを差異化するために、接尾辞が加えられる場合がある。
【００１３】
添付の図面は、本件発明の典型的な構成を例示するものであって、それ自体、他の同様の効果的な構成を許容する本件発明の範囲を制限するものと考えられるべきではない。ある構成の特徴またはステップは、更なる再引用を行なうことなく他の構成に有益的に組み込まれることができると考えられる。
【発明の詳細な説明】
【００１４】
「典型的」という語は、本件明細書において、「例、実例、例示である」ことを意味する。本件明細書において、「典型的」として説明されるいかなる構成または設計も他の構成または設計より好ましい、または有利であると解釈される必要はなく、また、「コア」、「エンジン」、「機械」、「プロセッサー」、および「処理ユニット」という語は、区別なく使用される。
【００１５】
本件明細書において説明される技術は、ワイヤレス通信、コンピューティング、個人用エレクトロニクスなどのために使用されることができる。ワイヤレス通信のための当該技術の典型的使用が以下で説明される。
【００１６】
図1は、ワイヤレス通信システムにおけるワイヤレス・デバイス10の構成のブロック図を示している。ワイヤレス・デバイス10は、ハンドセットであってもよい。ハンドセットは、セルラーまたはカメラ付き電話、端末、ワイヤレス装備の携帯情報端末（PDA）、ワイヤレス通信デバイス、ビデオ・ゲーム・コンソール、ラップトップ・コンピューター、ビデオ使用可能のデバイス、または他のワイヤレス装備のデバイスであってもよい。ワイヤレス通信システムは、符号分割多元接続（CDMA）システム、モバイル通信のための全地球システム（GSM）システム、または他のシステムであってもよい。
【００１７】
ワイヤレス・デバイス10は、受信パスおよび送信パスを介して2つの方向の通信を提供することができる。受信パスにおいて、基地局によって送信される信号は、アンテナ12によって受信され、受信機（RCVR）14に提供される。受信機14は、受信信号を調整およびデジタル化し、さらなる処理のためにデジタル・セクション20にサンプルを提供する。送信パスにおいて、送信機（TMTR）16は、データを処理および調整し変調信号を生成するデジタル・セクション20から送信されるべきデータを受信する。変調信号は、基地局へアンテナ12を介して送信される。
【００１８】
デジタル・セクション20は、例えば、モデム・プロセッサー22、ビデオ・プロセッサー24、コントローラー／プロセッサー26、ディスプレイ・プロセッサー28、ARM／DSP32、グラフィック処理ユニット（GPU）34、内部メモリー36、および外部バス・インターフェース（EBI）38のような様々な処理ユニット、インターフェース・ユニット、およびメモリー・ユニットを含む。モデム・プロセッサー22は、データ送信および受信のための処理（例えば、符号化、変調、復調、および復号）を行なう。ビデオ・プロセッサー24は、カメラ一体型ビデオ、ビデオ再生、およびビデオ会議のようなビデオ・アプリケーションのためにビデオ・コンテンツ（例えば、静止画像、動画像、および動画テキスト）の処理を行なう。コントローラー／プロセッサー26は、デジタル・セクション20内の様々な処理およびインターフェース・ユニットのオペレーションを指示してもよい。ディスプレイ・プロセッサー28は、ディスプレイ・ユニット30におけるビデオ、グラフィック、およびテキストのディスプレイを容易にするために処理を行なう。ARM／DSP32は、ワイヤレス・デバイス10のための様々なタイプの処理を行なうことができる。グラフィック処理ユニット34は、グラフィック処理を行なう。
【００１９】
本件明細書において説明される技術は、デジタル・セクション20におけるプロセッサーのいずれか（例えば、ビデオ・プロセッサー24）のために使用されてもよい。
【００２０】
内部メモリー36は、デジタル・セクション20内の様々なユニットのためのデータおよび／または命令を記憶する。EBI38は、バスまたはデータ・ラインDLを伝って、デジタル・セクション20（例えば、内部メモリー36）とメイン・メモリー40との間のデータの送信を容易にする。
【００２１】
デジタル・セクション20は、1つまたは複数のDSP、マイクロプロセッサー、RISCなどにより実装されることができる。デジタル・セクション20はまた、1つまたは複数の特定用途集積回路（ASIC）またはいくつかの他のタイプの集積回路（IC）上で組み立てられることができる。
【００２２】
本件明細書において説明される技術は、様々なハードウェア・ユニットにおいて実装されることができる。例えば、本件技術は、ASIC、DSP、RISC、ARM、デジタル信号処理デバイス（DSPD）、プログラム可能な論理デバイス（PLD）、フィールド・プログラム可能なゲート・アレー（FPGA）、プロセッサー、コントローラー、マイクロ・コントローラー、マイクロプロセッサー、および他の電子ユニットにおいて実装されることができる。
【００２３】
さらに、ビデオ符号化によって生じるブロック歪み／ノイズを除去する本件明細書記載の技術は、MPEG-4、H.263、WMV9、およびH.264規格についても使用可能である。以下の説明からもわかるように、本件技術の利点は、厄介な継承性ノイズがわずか2.5−4MIPsという非常に低いコストで除去されるということである。ARMおよび合理的DSP MIPsのためのCPU使用がほぼ0％ですむという低計算複雑度の構成のための新規なポストループ・ノイズ解除／デブロック（DAB）装置70についての要求は、ARMに１つもモジュールが入れられていなくても、かつピクセル・アクセスがなくても満たされることができる。さらに、実際のフィルタリングは、DSPで実行される。
【００２４】
この典型的な構成において、使用されるフィルターは、H.264規格のインループ・デブロック（DB）装置のみである。なぜなら、この装置だけがハードウェア（HW）として組み立てられているからである。したがって、この典型的な構成が必要とするのは、H.264規格で定義されるFilterOffsetAとFilterOffsetB（図2A）のほか、新しい境界強度（BS）計算である。
【００２５】
図2Aは、従来のインループ・デブロック装置50の一般ブロック図を示している。インループDB 50についてのH.264規格において定義されているフィルタリング・オペレーションには、2つのタイプがある。デブロック・フィルター・エンジン60は、この２つのタイプのフィルタリング・オペレーションを行うために制御される。第1のフィルタリング・タイプは、フィルター・エンジン60における強いフィルター62による強いフィルタリング・オペレーション（BS = 4に相当する）である。第2のフィルタリング・タイプは、デブロック・フィルター・エンジン60における弱いフィルター64による弱いフィルタリング・オペレーション（BS = 1、2、または3に相当する）である。BSが4であるとき、強いフィルター62を介して「タイル」のエッジ周辺の最大6個の輝度ピクセルに4−タップまたは5タップ・フィルタリングが適用される。2つのタイプのフィルタリング・オペレーションはまた、FilterOffsetA 52およびFilterOffsetB 54の関数である。インループ DB 50は、上で説明されたような方法でデブロック・フィルター・エンジン60によってフィルターされる入力MBとして受信される。インループDB 50はまた、MBのための境界強度（BS）を計算する境界強度計算機56を含む。デブロック・フィルター・エンジン60は、ハードウェア内にあるインループDB 50の一部であることを示すために点線で図示されている。FilterOffsetA 52、FilterOffsetB 54、および境界強度計算機56は、ファームウェア、ソフトウェア、またはそれらの組み合わせであってもよい。
【００２６】
明確にするために、本件明細書において、タイルは、異なる規格における「ブロック」についての異なる定義によってもたらされるいかなる混乱も防ぐように定義される。本件開示において、タイルは、4×4の非重複正方形として定義され、およびブロックは、8×8の非重複正方形として定義される。
【００２７】
図3は、タイル・エッジTEのためのピクセル位置を図示している。タイル・エッジTEは、左側にピクセルP1-P4を有する。タイル・エッジTEは、右側にピクセルP5-P8を有する。輝度タイル・エッジのための強いフィルタリング・オペレーション（BS = 4）が以下の表1において表示されている。ここにおいて、表の記入値は、ピクセルP1-P8のためのフィルタリング・タップの数を示している。数字のゼロ（0）は、フィルター・タップがないこと、すなわち、フィルタリングがないことを示している。
【００２８】
真のエッジのあいまいさを防ぐために、方程式(1)-(3)において定義される3個の空間活動チェック条件がフィルタリング決定をするためにH.264規格において規定されている。H.264規格は、ブロック歪みが真のエッジより弱い振幅差を有すると仮定する。したがって、方程式(1)-(3)に示されるようにすべての3個の条件が真であるとき、より多くのピクセルにより多くのフィルタリングのタップが行なわれる。
【００２９】
|P5-P4| < Thd1(qp,FilterOffsetA)                      (1)
|P4-P2| < Thd2(qp,FilterOffsetB),および              (2)
|P7-P5| < Thd2(qp,FilterOffsetB)                      (3)
なお、P2, P4, P5およびP7は、ピクセルである；qpは、量子化ステップサイズである；FilterOffsetAは、Thd1を調節するための所定の定数である；FilterOffsetBは、Thd2を調節するための所定の定数である；Thd1は、対応するqpおよびFilterOffsetAのための閾値である；およびThd2は、対応するqpおよびFilterOffsetBのための閾値である。FilterOffsetAおよびFilterOffsetBの値は、Thd1およびThd2に影響を及ぼし、したがって、フィルターされるべきピクセルに影響を及ぼす。
【００３０】
彩度については、2個のピクセル（例えば、P4およびP5）のみが3-タップ・フィルタリングによって修正される。
【表１】
2011501534.tif 000003
【００３１】
表2において説明されているように、弱いフィルタリング・オペレーション（BS = 1、2および3に相当する）は、１つのタイル・エッジについて最大4つの輝度ピクセル、および最大2つの彩度ピクセルを修正する。表2において、シンボルYは、フィルタリングを意味し、Nは、フィルタリングなしを意味する。
【表２】
2011501534.tif 000004
【００３２】
図4Aは、ブロック歪みをともなう基準マクロブロック・フレーム100を図示している。ブロック歪みは、網掛けされた正方形102Aおよび102Bによって示されている。基準タイル104は、フレーム100の中心において斜線で図示されている。
【００３３】
図4Bは、図4Aの継承性ブロック歪みをともなう次のマクロブロック・フレーム110を図示している。継承性ブロック歪みは、網掛けされた正方形102A’および102B’によって示されている。タイル104’は、フレーム110の中心からシフトされて図示されている。継承性ブロック歪みもまた、シフトされている。
【００３４】
図5Aは、イメージ150Aにおける継承性ブロック歪みの一例を図示している。155A、155B、および155Cとして表記されているエリアは、ブロック・ベースのビデオおよびイメージの符号化によって生成される継承性ブロック歪みのエリアを表わしている。
【００３５】
図2Bは、インループ・デブロック・フィルター・エンジン60Aを共有するポストループ・ノイズ解除／デブロック（DAB）装置70を備える復号器65の一般ブロック図を示している。DAB装置70は、ブロック歪みを普遍的に訂正するためのインループ・デブロック・フィルター・エンジン60Aとインターフェースおよび当該フィルター・エンジン60Aを徴用するポストループDABユニット200を含む。一般に、ポストループDABユニット200は、以下でより詳細に説明されるように、フィルター・エンジン60Aを制御するために新しいBS計算スキームを提供する。
【００３６】
例示のために、復号器65は、復号器ハードウェア部分66および復号入力信号のためのファームウェア、ソフトウェア、またはそれらの組み合わせを含む。復号器65の復号器ハードウェア部分66は、動き補償モジュール67およびテクスチャ復号モジュール69を含む。動き補償モジュール67は、入力としてビット・パーサー75からデータ・ストリームを受信し、インループ・フィルタリング・オペレーションの間にインループ・デブロック・フィルター・エンジン60Aから基準フレームを受信する。動き補償モジュール67はまた、テクスチャ復号テモジュール69に送られる出力信号を生成する。テクスチャ復号モジュール69は、次に、インループ・デブロック・フィルター・エンジン60Aに送られる出力信号を生成する。インループ・デブロック・フィルター・エンジン60Aは、動き補償モジュール67への入力のための基準フレームおよびフィルターされた出力（以下において「インループ・フィルターされた出力」と呼ばれる）を含むフィルターされた出力を生成する。72と表記されている点線は、コーデック手順にしたがって復号オペレーションを行うためのソフトウェア、ファームウェア、またはそれらの組み合わせを含む。
【００３７】
ポストループDABフィルタリング・オペレーションの間、ポストループ・ノイズ解除／デブロック（DAB）装置70は、インループ・デブロック・フィルター・エンジン60Aを徴用する。ここにおいて、インループ・フィルターされた出力は、後に詳細に説明されるポストループDABユニット200の制御の下でポストループ・フィルタリング・オペレーションのためにインループ・デブロックフィルター・エンジン60Aを通って循環し戻される。
【００３８】
ポストループ・フィルタリングは、復号器（復号）の後に生じ、およびフィルターされたフレームは、復号器65のための基準フレームとして使用されない。ポストループ・フィルタリングは、コーデック規格において定義されていないので、独自のフィルターを自由に設計することができる。インループ・フィルタリング・オペレーションが復号器65の一部である場合、そのようなオペレーションは、コーデック規格に完全に準拠している必要がある。
【００３９】
図2Cは、ポストループ・ノイズ解除／デブロック（DAB）装置70’を備える復号器65’の一般ブロック図を示している。MPEG4およびH263P0のようないくつかのコーデックは、インループ・デブロックをサポートしない。いくつかの例において、復号器ハードウェア部分66’は、インループ・デブロック・フィルター・エンジン60Bを依然として備えている。したがって、この場合、インループ・デブロックを実行するために復号器65’のインループ・デブロック・フィルター・エンジン60Bは、採用されない。その代わり、インループ・デブロック・フィルター・エンジン60Bは、休止状態に置かれてもよい。DAB装置70’は、普遍的にブロック歪みを訂正するためにインループ・デブロック・フィルター・エンジン60Bとインターフェースするおよび当該フィルター・エンジン60Bを徴用するポストループDABユニット200を含む。一般に、ポストループDABユニット200は、フィルター・エンジン60Bを制御するための新しいBS計算スキームを提供する。
【００４０】
例示のために、復号機65’は、復号器ハードウェア部分66’および復号入力信号のためのファームウェア、ソフトウェア、またはそれらの組み合わせを含む。復号器65’の復号器ハードウェア部分66’は、動き補償モジュール67’およびテクスチャ復号モジュール69’を含む。動き補償モジュール67’は、入力としてビット・パーサー75からデータ・ストリームを受信し、および復号オペレーションの間にテクスチャ復号モジュール69’から基準フレームを受信する。動き補償モジュール67’はまた、テクスチャ復号モジュール69’に送られる出力信号を生成する。テクスチャ復号モジュール69’は、復号された出力信号を生成する。72’として示されている点線は、インループ・フィルタリングによらずにコーデック手順にしたがって復号オペレーションを行うためのソフトウェア、ファームウェア、またはそれらの組み合わせを含む。
【００４１】
ポストループDABフィルタリング・オペレーションの間、ポストループ・ノイズ解除／デブロック（DAB）装置70’は、インループ・デブロック・フィルター・エンジン60Bを徴用する。ここにおいて、テクスチャ復号モジュール69’の復号された出力信号は、ポストループDABユニット200の制御の下でポストループ・フィルタリング・オペレーションのためにインループ・デブロックフィルター・エンジン60Bを通って循環される。
【００４２】
図5Bは、ポストループDAB装置70からの新しいBS計算スキームを使用する継承性ブロック歪みをともなっていないイメージ150Bを図示している。
【００４３】
図6は、ポストループ・ノイズ解除／デブロック（DAB）ユニット200を図示している。DABユニット200は、ポストループDAB初期化モジュール202、ポストループDAB強度変更モジュール204、ポストループDABパラメーター変更モジュール206、およびポストループDAB手順モジュール208を含む。ポストループDABユニット200は、独立型ユニットであってもよい。ポストループDAB初期化モジュール202、ポストループDAB強度変更モジュール204、ポストループDABパラメーター変更モジュール206、およびポストループDAB手順モジュール208は、外部のユーザーに4個のアプリケーション・プログラミング・インターフェース（API）を提供する。
【００４４】
図7は、ポストループDAB初期化モジュール202を図示している。ポストループDAB初期化モジュール202は、一般に、開始時または導入時に一度だけ必要とされる。ポストループDAB初期化モジュール202は、4個の入力パラメーター212を有する。入力パラメーター212は、コーデック、幅、高さ、およびDB強度を含む。ポストループDAB初期化モジュール202はまた、ポストループ・ノイズ解除／デブロック（DAB）ユニット200およびDAB装置70のためのオペレーションを初期化するための初期化装置220も含む。入力されたコーデック・タイプに基づいて、ポストループDAB初期化モジュール202は、以下のものには制限されないが、インループDB50によるコーデック、またはインループDB50によらないコーデックなどのような特定のコーデックのためのオペレーションを初期化する。これは、ポストループ・ノイズ解除／デブロック（DAB）ユニット200が様々な復号器65または65’に普遍的に適合することを可能にする。
【００４５】
図8は、ポストループDAB強度変更モジュール204を図示している。ポストループDAB強度変更モジュール204は、ポストループのオペレーションのためのインループ・デブロックフィルター・エンジン60Aまたは60Bのオペレーションを制御するためにポストループDABユニット200によって使用される境界強度（BS）をユーザーが変更することを可能にする。ポストループDAB強度変更モジュール204は、post_db_strengthおよびqp閾値などのようなDAB入力パラメーター236を変更するためのDB強度インターフェース232を含む。さらに、それに応じて、ポストループDABパラメーター（図9）が修正される。ポストループDAB強度変更モジュール204は、post_db_strength、幅、および高さを含む複数の入力パラメーター238を有する。
【００４６】
図9は、ポストループDABパラメーター変更モジュール206を図示している。ポストループDABパラメーター変更モジュール206は、ポストループDABパラメーターを変更するための代替的な方法である。ポストループDAB境界強度変更モジュール230は、post_db_strengthによってDABパラメーターを駆動する。しかしながら、ポストループDABパラメーター変更モジュール240は、DABパラメーターをユーザーが直接設定することを可能にする。
【００４７】
ポストループDABパラメーター変更モジュール204は、複数のDABパラメーターのセッティングを提供するための１セットのポストループDABパラメーター・インターフェース242を含む。複数のDABパラメーターは、複数のqp閾値を含む。qp閾値は、intra_mb_qp_thd_0,        inter_mb_qp_thd_boundary_0, inter_mb_qp_thd_inside_0,        inter_mb_qp_thd_boundary_4, inter_mb_qp_thd_inside_4,を含む。追加のパラメーターは、qp_jump_for_not_coded_blockおよびnum_not_coded_blocks_thdを含む。ポストループDAB強度変更モジュール204およびポストループDABパラメーター変更モジュール206の両方はオプションであり、図6において点線のボックスによって示されている。qp閾値とフィルタリング強度との間の関係が図15において図示されている。
【００４８】
qp閾値は調整可能である。単一のパラメーター「post_db_strength」は、すべての5個のqp閾値を制御する。小さいpost_db_strengthは、フィルタリングをするためにバーを引き上げる大きいqp閾値と関連させられている。典型的な構成において、パラメーターのpost_db_strengthは、0から20の範囲を定め、および14は、デフォルト値である。
【００４９】
図10は、ポストループDAB手順モジュール208を図示している。ポストループDAB手順モジュール208は、既存のインループ・デブロック・フィルター・エンジン60Aを使用してポストループDABフィルタリング・オペレーションを行なう。ポストループDAB手順モジュール208は、以下で規定されるルールに基づいて境界強度（BS）を計算する境界強度計算機262を有する。これらのルールのうちのいくつかは、H.264規格に反する。ポストループDAB手順モジュール208はまた、HW登録プログラム装置264およびマクロブロック（MB）ごとに一度呼ばれるHWインループDB呼び出し元266を含む。
【００５０】
ポストループDAB手順モジュール208のための入力パラメーターは、inter_mb、qp、mb_num_x(水平方向のMBの数)、mb_num_y(垂直方向のMBの数)、not_coded(スキップされた)、およびCBP(符号化されたブロック・パターン)を含む。パラメーターのnot_coded(スキップされた)は、MBが符号化されていないかどうかを示すためのフラグである。フラグが設定されている場合、MBは符号化されていないということを示す。この場合、動きベクトルおよびテクスチャ情報は、ビットストリームの中で搬送されない。MBは、動きベクトル = デフォルト動きベクトルによる動き補償によって再構成される。デフォルト動きベクトルは、異なるコーデックについては異なって定義されることに注意するべきである。パラメーター符号化ブロック・パターンCPBは、各々のフラグが、MBにおける対応するブロックが符号化されるかを示すために使用される1セットのフラグである。値0は、対応するブロック（ここでは、単位がMBではなくむしろブロックであることに注意せよ）が符号化されていない、すなわち、ビットストリームの中にテクスチャ情報がないことを示す。
【００５１】
BS計算
【００５２】
以下の様々な構成において、フローチャート・ブロックは、図示されている順番で行なわれるか、またはこれらのブロックまたはそれらの部分が、同時に、並行して、または異なる順番で行われてもよい。
【００５３】
符号化パラメーター（MBタイプ、qpなど）に基づくBS決定プロセスのための新しいルール・セットが代用される。以前に述べられたように、境界強度（BS）は、フィルター強度に直接リンクされる。BS = 4のとき、強いフィルタリング・オペレーションが活用され、BS = 1、2、または3のとき、弱いフィルタリング・オペレーションが活用され、およびBS = 0のとき、フィルタリング・オペレーションは活用されない。典型的な構成において、4、2、または0を含む3つの境界強度が使用される。
【００５４】
理想的に、コンテンツもまた、BS決定プロセスのための重要な要素である。ノイズは、平滑エリアにおいてより見られるので、強いフィルタリング・オペレーションは、平滑領域で使用されてもよい。しかしながら、低い複雑性の実装は、ピクセル・アクセスを有するために装置70の構成を妨げる。これにより、（HWにおける簡単な空間活動チェックの他に）いくつかの既存のアーキテクチャーの下でコンテンツ分析モジュールを有する方法がない。
【００５５】
図11は、適合可能なポストループDABプロセス300の一般フローチャート図である。典型的な構成において、BSは、4個の符号化パラメーター：イントラ／インターのタイプ、qp（量子化ステップサイズ）、スキップMB、およびCBPに基づいて決定される。適合可能なポストループDABプロセス300は、MBがイントラMBであるかどうかの決定がなされるブロック302に始まる。決定が「はい」である場合、ブロック302は、ブロック304へ続く。ブロック304において、図12において図示されているポストループDABイントラMB手順400が行なわれる。ブロック304は、プロセス300を終了する。
【００５６】
図11において、ブロック306は例示のために図示されているものであって、これは、MBがインターMBであるかどうかの決定がなされることを一般的に示している。現在のMBがインターMBである場合、ブロック308において、インターMBがスキップされたMBであるかどうかの決定がなされる。ブロック308における決定が「いいえ」である場合、ブロック308は、MBがCBPであるかどうかの決定がなされるブロック310へ続く。ブロック308および310における決定が両方とも、MBがスキップされたMBではなく、またはCBP MBでもないことを意味する「いいえ」である場合、図17において図示されているように、プロセス300は、ポストループDABインターMB手順500へ進む。しかしながら、ブロック308またはブロック310における決定が「はい」である場合、プロセス300は、図17において図示されているように、ポストループDABインターMB手順500を行なう前に、qp閾値およびFilterOffsetAおよびFilterOffsetBをそれに応じて低減させる。
【００５７】
図12は、ポストループDABイントラMBプロセス400の一般的なフローチャート図（簡略化されたバージョン）である。プロセス400は、図13および14の組み合わせにおいて説明される。図13は、イントラMBのためのqpフィルタリング強度関係を図示している。図14は、8×8のブロック450における典型的なタイル・エッジ位置を図示している。
【００５８】
イントラMBについては、境界強度（BS）は、量子化ステップサイズ（qp）のみに基づいて決定される。それは、イントラMBにおけるスキップMBおよびCPB 0のブロックのような場合がないからである。さらに、イントラMBは継承性ブロック歪みの問題を有していないので、DABフィルタリング・オペレーションは、図14において最もよくわかるように、8×8のブロック境界周辺のピクセルのみに適用されるべきである。
【００５９】
ポストループDABイントラMB手順400は、qpが決定されるブロック402に始まる。ブロック402は、qpが閾値THDよりも少ないかどうかの決定がなされるブロック404へ続く。なお、THDは、図13におけるintra_mb_qp_thdである。ブロック404における決定が「はい」である場合、BSは、ブロック406においてゼロ（0）に設定される。ブロック404における決定が「いいえ」である場合、ブロック408においてタイル・エッジが決定される。ブロック408は、ブロック404の前に置かれてもよい。ブロック408は、各々のタイル・エッジについて、タイル・エッジがブロック境界上であるかどうかの決定がなされるブロック410へ続く。ブロック410における決定が、あるタイル・エッジについて「はい」である場合、そのタイル・エッジのためのBSは、ブロック414において4に設定される。ブロック412において、ブロック境界上に位置しないそれらのタイル・エッジについてBSがゼロ（0）に設定される。ブロック412および414は、計算されたBSを使用するインループ・デブロック・フィルター・エンジン60Aを使用してフィルタリングが起こるブロック420へ進む。ブロック420は、手順400を終了する。例示のために、ブロック406は、フィルタリングのためにブロック420へ進むと図示されている。
【００６０】
特に図14においては、典型的な8×8のブロック450が図示されている。例示のために、現在のMBは、タイル・エッジV0, V1, H0, H1を有する。V0は、現在のブロックと前記ブロックの左のブロックとの間のブロックの境界上に位置すること、H0は、現在のブロックと前記ブロックの上のブロックとの間のブロック境界上に位置すること、V1は、V0から水平方向に4つのサンプル分離れていること、およびH1は、H0から垂直方向に4つのサンプル分離れていることに注意せよ。
【００６１】
イントラMBについてのBSルール計算が図14における特別の例のために図示されている。したがって、表3における値は、タイル・エッジの位置に依拠して変化しうる。
【表３】
2011501534.tif 000005
【００６２】
インターMB
【００６３】
インターMBについては、継承性ブロック歪みが問題となる可能性がある。このために、一般に、ポストループDAB装置70は、ブロック境界上に位置しないタイル・エッジのためにインループ・デブロック・フィルター・エンジン60Aを起動させることによって継承性ブロック歪みを訂正する。特に、タイル・エッジのBSは、現在のqp、現在のスキップされたMB、現在のCBP、近隣のMBタイプおよび近隣のqpに基づいて決定される。インターMBのBS計算のために2つの構成が設計されている。この2つの構成は、簡略化バージョンおよび完全バージョンを含む。簡略化バージョンが現在のMBの符号化パラメーターに基づいて決定を行なうのに対し、完全バージョンは、BS計算において、近隣の符号化パラメーターを含む、より多くの要素を考慮する。
【００６４】
簡略化バージョン
【００６５】
図15は、インターMBのためのqpフィルタリング強度関係のグラフを図示している。図16は、現在のタイル・エッジと以前のタイル・エッジとの間の典型的な関係を図示している。簡略化バージョンは、BS計算のために近隣の情報を使用しない。したがって、将来の使用のためにMBの符号化パラメーターが記憶される必要はない。これにより、簡略化バージョンは、MIPsおよびメモリー節約の両方を実現する。qpとフィルタリング強度との間の関係が図5において例示されている。表4Aにおいて説明されているように、タイル・エッジV0, V1, H0, H1について異なるBSを割り当てることによって異なるフィルタリング強度が達成される。
【００６６】
表4Aにおける最後の3つのラインにおける最後のケースのように、すべてのタイル・エッジのためのBSがゼロより大きい場合、ブロックにおけるすべてのピクセルが修正されることができる。いくつかのピクセルは2回フィルターされるので、効果的なフィルタリング・タップは、5回以上でありうる。しかしながら、空間活動チェック（方程式（1）、（2）、および（3）の条件）は、いくつかのピクセルをフィルタリングから防ぐことができる。各々のピクセルに対するフィルタリング決定は、現在のおよび以前のタイルのBSおよび空間活動チェックに基づいている。これは、表5にリストされており、Vcは、現在のタイル・エッジを示し、VPは、以前のタイル・エッジ（図16）を示し、「ｘ」は、フィルタリングがないことを示し、「ｗ」は、弱いフィルタリングを示し、および「ｓ」は、強いフィルタリングを示している。サンプルQ1、Q2、Q3、およびQ4は、VcおよびVpについて異なる意味を有する。Vcをフィルタリングする場合、サンプルQ1、Q2、Q3、およびQ4は、図3におけるP1、P2、P3、およびP4と同等である。VPをフィルタリングする場合、サンプルQ1、Q2、Q3、およびQ4は、図3におけるP5、P6、P7、およびP8と同等である。BS(VC) = 4で、空間活動チェック条件（1）、（2）、および（3）がすべて真であるとき、最も強いフィルタリングが生じる。
【表４Ａ】
2011501534.tif 000006
【表４Ｂ】
2011501534.tif 000007
【００６７】
条件(1)、(2)、および(3)は、方程式(1)、(2)、および(3)に基づいている。
【表５】
2011501534.tif 000008
【００６８】
スキップされたMBおよびCBP 0のブロック
【００６９】
図11に再び戻り、スキップされたMBおよびCBP 0のブロックについてはテクスチャ符号化がないので、スキップされたMBおよびCBP = 0のブロックは、基準フレームから100％のノイズを継承する。これらのノイズを除去するために、より強いフィルタリングが必要である。このことは、H.264符号化規格とは非常に異なっている。H.264符号化規格では、インループDB50の構成が、基準フレームのブロック歪みが除去されてしまっていることを前提としているために、スキップMBについては弱いフィルターが使用される。
【００７０】
すべてのqp閾値（inter_mb_qp_thd_boundary_0, inter_mb_qp_thd_inside_0, inter_mb_qp_thd_boundary_4 and inter_mb_qp_thd_inside_4）をある定数だけ低減させること、およびFilterOffsetAおよびFilterOffsetBの値を増加させることによって、より強いフィルタリングが達成される。より高いFilterOffsetAおよびFilterOffsetBを有する理由は、空間活動テスト（1）、（2）、および（3）をパスする可能性を高めるためであり、これにより、より多くのサンプルがフィルターされる。
【００７１】
実装において、qpは、スキップされたMBおよびCBP 0のブロックのためにある定数qp_jump_for_not_code_blockだけ意図的に増加させられ、インループ・デブロック・フィルター・エンジン60Aに修正されたqpを渡す。この特別の扱いは、CBP = 0およびスキップされたMBをともなうブロックに適用される。手順を単純化するために、MBにおける輝度CBP 0のブロックの数が閾値num_not_coded_blocks_thd以上である場合、MBは、スキップされたMBと同じように扱われる。
【００７２】
図17は、単純化されたポストループDABインターMB手順500の一般フローチャート図を示している。単純化されたポストループDABインターMB手順500は、ブロック502に始まる。ここにおいて、以前のタイル・エッジVPのためのBSおよび空間活動を決定する。これは、以前のタイル・エッジVPの処理の間に起きてもよい。ブロック502は、現在のタイル・エッジVCのためのBSおよび空間活動が決定されるブロック504へと続く。図14における、表4Aおよび4Bにおいて上で述べられたようなBSおよび空間活動は、例えば、図１４に示されている。
【００７３】
ブロック504の次は、ブロック506である。ブロック506では、各々のピクセルQ1、Q2、Q3、およびQ4のためのフィルター設定が上記の表5において表わされているようにVPおよびVCについて決定される。ブロック506の次は、ブロック508である。ブロック508では、図14における例のための表5にしたがってMBがフィルターされる。
【００７４】
完全バージョン
【００７５】
完全バージョンにおいて、近隣のMBの符号化パラメーター（左および上）は、MB境界上のBS決定に影響を及ぼす。MBの内部に位置するタイル・エッジについては、BSは、単純化バージョンと同様に計算される。Vが2つのMBのAとBとの間の境界を示し、BSA（V）およびBSB（V）が単純化バージョンで説明されたルールに基づいてMBのAおよびBによって決定されるBSであるとすると、新しいBS（V）は、方程式（4）にしたがって計算される。
【００７６】
BS(V) = Max(BSA(V), BSB(V))                     （4）
【００７７】
例えば、MBのAは、イントラMBであり、およびMB Bは、qp<inter_mb_qp_thd_boundary_0を備えるインターMBであると仮定すると、BSA(V) = 4、BSB(V) = 0である。方程式（4）にしたがって、最終BS決定BS(V)は、4である。垂直エッジのためのBS計算の詳細なルールは、表6にリストされている。水平エッジのためのBS計算は、同じ方法で導きだされることができる。
【００７８】
しかしながら、完全バージョンにおいて、スキップされたMBおよびCBP 0のブロックは、図11および表4A、4Bおよび5において図示されている簡略化バージョンと同様に処理される。
【００７９】
図18は、完全バージョンのためのイントラMBのためのqpフィルタリング強度関係のグラフを図示している。図19は、完全バージョンのためのインターMBのためのqpフィルタリング強度関係のグラフを図示している。
【表６】
2011501534.tif 000009
【００８０】
H.264はインループDB50を有してはいるものの、コンテンツが低いビット・レートで符号化されるとき、いぜんとしてノイズが問題となる。このことは、符号化によってもたらされるノイズを除去するためにポストループDAB装置70を必要とする。H.264のインループDB 50およびポストループDAB装置70は、同一の中核的デブロック・フィルター・エンジン60Aを共有するが、ポストループDAB装置70は、より強いフィルタリングを提供する。より強いフィルタリングは、ポストループDAB70におけるエッジに、より強いBSが割り当てられることができるからであるが、これは、インループDB50においては不可能である。インループDB50におけるBSは、H.264規格において規定されるルールによって決定される。両方のブロックがインターである場合の最大BSは、2である。より強いフィルタリングが遂行される他の理由は、より大きいFilterOffsetAおよびFilterOffsetBがポストループDAB70において割り当てられることができるからであるが、インループDB50において使用されるFilterOffsetは、ビットストリームから読みとられる。
【００８１】
図20Aおよび20Bは、完全バージョンにおいて境界強度を設定するための手順600のフロー図を示している。手順600は、両方のブロック（現在のブロックおよび左のブロック）がインタータイプのブロックであるかどうかの決定がなされるブロック602に始まる。認識されるように、ブロック602の決定は、スキップされることができ、およびブロックのタイプを決定するために、ブロック604またはいくつかの他の決定により代用されることができる。ブロック602における決定が、1つのブロックがイントラタイプでありうることを意味する「いいえ」である場合、ブロック602の後にブロック604が続く。ブロック604において、ブロックのうちの1つがイントラタイプであるかどうかの決定がなされる。決定が「はい」である場合、ブロック604の後にブロック606が続く。ブロック606において、いずれかのブロックがintra_mb_qp_thd_4よりも大きいまたは等しいqpを有するかどうかの決定がなされる。ブロック606における決定が「はい」である場合、ブロック608においてBSは、4に設定される。しかしながら、ブロック606における決定が「いいえ」である場合、ブロック606の後に、いずれかのブロックがintra_mb_qp_thd_2よりも大きいかまたは同等のqpを有するかどうかの決定がなされるブロック610が続く。ブロック610における決定が「はい」である場合、BSは、ブロック612において2に設定される。しかしながら、ブロック610における決定が「いいえ」である場合、BSは、0に設定される。
【００８２】
ブロック602に再び戻り、ブロック602における決定が、両方のブロックがインタータイプであることを意味する「はい」である場合、ブロック602の後にブロック620が続く。ブロック620において、いずれかのブロックがinter_mb_qp_thd_4よりも大きいかまたは同等のqpを有するかどうかの決定がなされる。ブロック620における決定が「はい」である場合、BSは、ブロック622において4に設定される。しかしながら、ブロック620における決定が「いいえ」である場合、ブロック620の後に、いずれかのブロックがinter_mb_qp_thd_2よりも大きいかまたは等しいqpを有するかどうかの決定がなされるブロック624が続く。ブロック624における決定が「はい」である場合、BSは、ブロック626において2に設定される。ブロック624における決定が「いいえ」である場合、BSは、ブロック628において0に設定される。ブロック608、612、614、622、626、および628は、すべて図20Bのブロック630へと続いている。
【００８３】
ブロック630において、FilterOffsetAは、ある定数だけ増加される。ブロック630の後に、FilterOffsetBがある定数だけ増加されるブロック632が続く。ブロック632の後に、ブロックが残りを符号化してしまったかどうかの決定がなされるブロック634が続く。決定が「いいえ」である場合、手順600は終了する。しかしながら、決定が「はい」である場合、ブロック634の後に、ブロック636が続く。ブロック636において、qpは、ある定数だけ増加される。ブロック636はまた、手順600を終了する。
【００８４】
手順600は、一般に、次のことを含む。
【００８５】
（1）ブロックのうちの1つがイントラであり、かついずれかのブロックがintra_mb_qp_thd_4よりも大きいまたは同等のqpを有する場合、BS = 4に設定する。
【００８６】
（2）ブロックのうちの1つがイントラであり、かついずれかのブロックがintra_mb_qp_thd_2よりも大きいまたは同等のqpを有する場合、BS = 2に設定する。
【００８７】
（3）両方のブロックがインターであり、かついずれかのブロックがinter_mb_qp_thd_4よりも大きいまたは同等のqpを有する場合、BS = 4に設定する。
【００８８】
（4）両方のブロックがインターであり、かついずれかのブロックがinter_mb_qp_thd_2よりも大きいまたは同等のqpを有する場合、BS = 2に設定する。
【００８９】
（5）FilterOffsetAおよびFilterOffsetBをある定数だけ増加させる。
【００９０】
（6）ブロックが残りを符号化していない場合、qpをある定数だけ増加させる。
【００９１】
FilterOffsetAおよびFilterOffsetBを増加させることは、方程式（1）、（2）、および（3）における空間活動テストをパスする可能性を上げる。これにより、より多くのサンプルがフィルターされる。さらに、qpをある定数だけ増加させることは、パラメーターinter_mb_qp_thd_4およびinter_mb_qp_thd_2を低減する。
【００９２】
実験に基づく結果
【００９３】
実験結果にしたがって、高ＭＩＰｓのポストループ・デブロック装置を使用する第２のアプローチ（ＳＭＣＤＢと表記されている）、本件発明のＤＡＢプロセス（ＤＡＢと表記されている）、およびＤＡＢオペレーションなしの３つの比較が表７に示されている。映像MOSスコアが表7においてリストされている。表7では、LCDBは、SMCDBとして互換性のある主観的スコアを有し、およびそれらの両方は、DBなしよりもより良い。
【表７】
2011501534.tif 000010
【００９４】
上記のことを考慮して、ポストループDAB装置70は、中核としてインループ・デブロック・フィルター・エンジン60Aの既存のハードウェアを使用し、およびタイル・エッジの各々のためにBSを注意深く選択する。厄介な継承性ブロック歪みを解消するために、ブロックの中のピクセルがフィルターされることができる。これは、ブロックの中間におけるタイル・エッジについてゼロでないBSを設定することによって達成される。一言で要約して言えば、BSは、qp、インターMB、スキップされたMB、およびCBPにより決定される。
【００９５】
低複雑性構成を保つために、2つのバージョンが説明された。単純化バージョンは、現在のMB（フィルターされるべきMB）の符号化パラメーターに基づいてBSを計算し、近隣のMBからの情報を必要としない。しかしながら、完全バージョンは、現在および近隣のMBの両方の符号化パラメーターに基づいてBSを計算する。
【００９６】
図2CにおけるDAB装置70’の低複雑性構成はまた、MPEG4およびH.263P0コーデックのようなインループDB50によらないコーデックについてブロック歪みを普遍的に訂正するためのポストデブロック装置として設計される。DAB装置70に関係して説明された境界強度（BS）を計算するための手順は、70’について本質的に同じである。したがって、さらなる議論は必要ない。DAB装置70または70’は、非常に小さいMIPs（単純化バージョンについて2.5MIPsおよび完全バージョンについて4MIPs）およびメモリー要求でブロック化ノイズを成功的に除去する。
【００９７】
1つまたは複数の典型的な構成において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせにおいて実装されてもよい。ソフトウェアにおいて実装される場合、機能は、コンピューター可読媒体上の1つまたは複数の命令またはコードとして記憶されるまたは送信されることができる。コンピューター可読媒体は、ある場所から他の場所へのコンピューター・プログラムの伝送を容易にする任意の媒体を含むコンピューター記憶媒体および通信媒体の両方を含む。記憶媒体は、コンピューターによって接続されることができる任意の利用可能な媒体であってもよい。例として、以下のことに制限されないが、そのようなコンピューター可読媒体は、RAM、ROM、EEPROM、CD-ROM、または他の光ディスク記憶装置、磁気ディスク記憶装置、または他の磁気記憶デバイス、またはコンピューターによってアクセスされることができる命令またはデータ構造の形式で所望のプログラム・コードを搬送または記憶するために使用されることができる任意の他の媒体を具備することができる。さらに、いずれの関係もコンピューター可読媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸のケーブル、光ファイバー・ケーブル、ツイストペア、デジタル加入者ライン（DSL）、または赤外線、無線、およびマイクロ波のようなワイヤレス技術を使用してウェブサイト、サーバー、または他の遠隔源から送信される場合、同軸ケーブル、光ファイバー・ケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波のような無線技術は、媒体の定義に含まれる。本件明細書において使用されるように、ディスク（disk）およびディスク(disc)は、コンパクト・ディスク（CD）、レーザ・ディスク、光ディスク、デジタルビデオ・ディスク（DVD）、フレキシブル・ディスクおよびブルーレイ・ディスクを含む。ここにおいて、ディスク（discs）がレーザにより工学的にデータを再生成するのに対し、ディスク（disks）は、通常データを磁気的に再生成する。上記の組み合わせはまた、コンピューター可読媒体の範囲内に含まれるべきである。
【００９８】
本件開示の構成の以前の説明は、いかなる当該技術分野の技術者が本件開示の技術を作成または使用することができるよう提供される。これらの構成に対する様々な修正は、当業者に直ちに明白とされ、本件明細書において定義された一般原則は、本件開示の要旨または範囲から逸脱することなく他の構成に適用されることができる。したがって、本件開示は、本件明細書において表示される構成に制限されるよう意図されていないが、本件明細書において開示された原則および新奇な特徴と一貫する最も広い範囲と一致されるべきである。
【図１】
2011501534.tif 000011
【図２Ａ】
2011501534.tif 000012
【図２Ｂ】
2011501534.tif 000013
【図２Ｃ】
2011501534.tif 000014
【図３】
2011501534.tif 000015
【図４Ａ】
2011501534.tif 000016
【図４Ｂ】
2011501534.tif 000017
【図５Ａ】
2011501534.tif 000018
【図５Ｂ】
2011501534.tif 000019
【図６】
2011501534.tif 000020
【図７】
2011501534.tif 000021
【図８】
2011501534.tif 000022
【図９】
2011501534.tif 000023
【図１０】
2011501534.tif 000024
【図１１】
2011501534.tif 000025
【図１２】
2011501534.tif 000026
【図１３】
2011501534.tif 000027
【図１４】
2011501534.tif 000028
【図１５】
2011501534.tif 000029
【図１６】
2011501534.tif 000030
【図１７】
2011501534.tif 000031
【図１８】
2011501534.tif 000032
【図１９】
2011501534.tif 000033
【図２０Ａ】
2011501534.tif 000034
【図２０Ｂ】
2011501534.tif 000035
【国際調査報告】
2011501534.tif 000036
2011501534.tif 000037
2011501534.tif 000038