(57)【要約】  メモリ装置およびメモリデータ読み出し方法が提供される。実施形態に係るメモリ装置は、マルチビットセルアレイと、前記マルチビットセルアレイ内のメモリページから第１データページを読み出し、前記読み出した第１データページの誤りビットを検出する誤り検出部と、前記誤りビットが格納されたマルチビットセルを識別し、第２データページのうちの前記識別されたマルチビットセルに格納されたデータを推定する推定部とを含むことを特徴とし、これによってマルチビットセルに格納されたデータを読み出す時の誤りを減らすことができ、マルチビットセルの状態を追加的なオーバーヘッドなしにモニタすることができる。
2011512612.tif 000002
【特許請求の範囲】
【請求項１】
マルチビットセルアレイと、
前記マルチビットセルアレイ内のメモリページから第１データページを読み出し、前記読み出した第１データページの誤りビットを検出する誤り検出部と、
前記誤りビットが格納されたマルチビットセルを識別し、第２データページのうちの前記識別されたマルチビットセルに格納されたデータを推定する推定部と、
を含むことを特徴とするメモリ装置。
【請求項２】
前記推定部は、前記誤りビットの誤りパターンに基づいて、および前記マルチビットセルアレイ内のマルチビットセルの閾値電圧とデータとのマッピング関係に基づいて、前記識別されたマルチビットセルに格納された前記第２データページのデータを推定することを特徴とする請求項１に記載のメモリ装置。
【請求項３】
前記誤り検出部は、前記読み出した第１データページを誤り制御コード（ＥＣＣ）復号化して前記誤りビットを検出することを特徴とする請求項１に記載のメモリ装置。
【請求項４】
前記誤り検出部は、前記メモリページから前記第２データページを読み出し、前記推定部によって推定されたデータを用いて前記読み出した第２データページの誤りビットを検出することを特徴とする請求項１に記載のメモリ装置。
【請求項５】
前記誤り検出部は、前記検出された誤りビットの数が誤り訂正能力を超過する場合、読み出し電圧レベルを調整して追加的に前記メモリページからデータを読み出すことを特徴とする請求項１に記載のメモリ装置。
【請求項６】
前記第１データページのビット誤り比率（ＢＥＲ）は、前記第２データページのビット誤り比率よりも低いことを特徴とする請求項１に記載のメモリ装置。
【請求項７】
メモリセルアレイと、
前記メモリセルアレイからデータを読み出し、前記読み出したデータの誤りビットを検出する誤り検出部と、
前記検出された誤りビットのパターンに基づいて前記メモリセルアレイ内のメモリセルの閾値電圧の変化を推定する推定部と、
を含むことを特徴とするメモリ装置。
【請求項８】
前記推定部は、
前記検出された誤りビットを格納するメモリセルを識別し、前記識別されたメモリセルの閾値電圧を検出する検出部と、
前記検出された誤りビットのパターンに基づいて前記識別されたメモリセルの訂正された閾値電圧の範囲を推定する範囲推定部と、
前記検出された閾値電圧の範囲と前記推定された前記訂正された閾値電圧の範囲との差から前記メモリセルアレイ内のメモリセルの閾値電圧の変化を推定する演算部と、
を含むことを特徴とする請求項７に記載のメモリ装置。
【請求項９】
マルチビットセルアレイ内のメモリページから第１データページを読み出すステップと、
前記読み出した第１データページの誤りビットを検出するステップと、
前記検出された誤りビットが格納されたマルチビットセルを識別するステップと、
第２データページのうちの前記識別されたマルチビットセルに格納されたデータを推定するステップと、
を含むことを特徴とするメモリデータ読み出し方法。
【請求項１０】
前記推定するステップは、前記検出された誤りビットの誤りパターンに基づいて、および前記マルチビットセルアレイ内のマルチビットセルの閾値電圧とデータとのマッピング関係に基づいて、前記識別されたマルチビットセルに格納された前記第２データページのデータを推定することを特徴とする請求項９に記載のメモリデータ読み出し方法。
【請求項１１】
前記メモリページから前記第２データページを読み出すステップと、
前記推定されたデータを用いて前記読み出した第２データページの誤りビットを検出するステップと、
をさらに含むことを特徴とする請求項９に記載のメモリデータ読み出し方法。
【請求項１２】
前記検出された誤りビットの数が誤り訂正能力を超過する場合、読み出し電圧レベルを調整して追加的に前記メモリページからデータを読み出すステップをさらに含むことを特徴とする請求項９に記載のメモリデータ読み出し方法。
【請求項１３】
前記検出された誤りビットの誤りパターンに基づいて前記メモリページのマルチビットセルの閾値電圧の変化傾向を推定するステップをさらに含むことを特徴とする請求項９に記載のメモリデータ読み出し方法。
【請求項１４】
請求項９に記載の方法を実行するためのプログラムが記録されていることを特徴とするコンピュータで読み出し可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ装置のデータを読み出す方法に関し、より詳しくは、マルチレベルセル（Ｍｕｌｔｉ−ｌｅｖｅｌ  Ｃｅｌｌ、ＭＬＣ）またはマルチビットセル（Ｍｕｌｔｉ−Ｂｉｔ  Ｃｅｌｌ、ＭＢＣ）メモリ装置のデータを読み出す装置および方法に関する。
【背景技術】
【０００２】
シングルレベルセル（ＳＬＣ：Ｓｉｎｇｌｅ−Ｌｅｖｅｌ  Ｃｅｌｌ）メモリは、１つのメモリセルに１ビットのデータを格納するメモリである。シングルレベルセルメモリは、シングルビットセル（ＳＢＣ：Ｓｉｎｇｌｅ−Ｂｉｔ  Ｃｅｌｌ）メモリとも呼ばれる。シングルレベルセルメモリのシングルレベルセルに１ビットのデータを格納する過程はプログラム過程とも呼ばれ、シングルレベルセルの閾値電圧を変化させる。シングルレベルセルに格納される１ビットのデータが「０」であるか「１」であるかに応じて、シングルレベルセルのメモリは高い閾値電圧レベルまたは低い閾値電圧レベルを有してもよい。シングルレベルセルに格納されたデータを読み出す過程はシングルレベルセルの閾値電圧を検出し、検出された閾値電圧が基準電圧（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ）（または読み出し電圧（ｒｅａｄ  ｖｏｌｔａｇｅ））レベルよりも高いかまたは低いかを判定することによって実行される。
【０００３】
各シングルレベルセルの微細な、電気的な特性の差に応じて、各シングルレベルセルの閾値電圧は一定の範囲の分布（ｄｉｓｔｒｉｂｕｔｉｏｎ）を有してもよい。例えば、検出されたシングルビットセルの閾値電圧が０．５〜１．５ボルトの場合には、シングルビットセルに格納されたデータは論理「１」であり、検出されたシングルビットセルの閾値電圧が２．５〜３．５ボルトの場合には、シングルビットセルに格納されたデータは論理「０」と解釈してもよい。
【０００４】
シングルビットセルの閾値電圧を検出する過程は、シングルビットセルのゲート端子に一定レベルの電圧を印加してシングルビットセルのソース、ドレイン端子間に流れる電流の大きさを検出することによって実行してもよい。
【０００５】
一方、メモリの高集積化の要求に応答して、１つのメモリセルに２ビット以上のデータを格納することのできるマルチレベルセル（ＭＬＣ：ｍｕｌｔｉ−ｌｅｖｅｌ  ｃｅｌｌ）メモリが提案された。マルチレベルセルメモリはマルチビットセル（ＭＢＣ：ｍｕｌｔｉ−ｂｉｔ  ｃｅｌｌ）メモリとも呼ばれる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、マルチレベルセルメモリでデータを読み出す時の誤りを減らすことができるマルチレベル（またはマルチビット）データ読み出し装置および方法を提案する。
【課題を解決するための手段】
【０００７】
実施形態に係るメモリ装置は、マルチビットセルアレイと、前記マルチビットセルアレイ内のメモリページから第１データページを読み出し、前記読み出した第１データページの誤りビットを検出する誤り検出部と、前記誤りビットが格納されたマルチビットセルを識別し、第２データページのうちの前記識別されたマルチビットセルに格納されたデータを推定する推定部とを含んでもよい。
【０００８】
実施形態に係るメモリ装置は、メモリセルアレイと、前記メモリセルアレイからデータを読み出し、前記読み出したデータの誤りビットを検出する誤り検出部と、前記検出された誤りビットのパターンに基づいて前記メモリセルアレイ内のメモリセルの閾値電圧の変化を推定する推定部とを含んでもよい。
【０００９】
実施形態に係るメモリデータ読み出し方法は、マルチビットセルアレイ内のメモリページから第１データページを読み出すステップと、前記読み出した第１データページの誤りビットを検出するステップと、前記検出された誤りビットが格納されたマルチビットセルを識別するステップと、第２データページのうちの前記識別されたマルチビットセルに格納されたデータを推定するステップとを含んでもよい。
【発明の効果】
【００１０】
一実施形態によれば、マルチレベルセルメモリに新しいマルチレベル（またはマルチビット）読み出し技法を適用することによって、データを読み出す時の誤りを減らすことができる。
【００１１】
実施形態によれば、マルチレベルセルの特性のモニタリングのためのオーバーヘッドを最小化することができる。
【００１２】
実施形態によれば、メモリから読み出したデータの誤り訂正の可能性（ｅｒｒｏｒ  ｃｏｒｒｅｃｔａｂｉｌｉｔｙ）を高めることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係るメモリ装置を示す図である。
【図２】図１に示すデータ推定部のデータ推定過程の一例を示す図である。
【図３】図１に示すデータ推定部のデータ推定過程の他の例を示す図である。
【図４】本発明の他の実施形態に係るメモリ装置を示す図である。
【図５】マルチビットセルの閾値電圧が変化する過程の一例を示す図である。
【図６】本発明の更なる実施形態に係るメモリ装置を示す図である。
【図７】図６に示す推定部の一例を示す図である。
【図８】本発明の一実施形態に係るメモリデータ読み出し方法を示す動作フローチャートである。
【図９】本発明の他の実施形態に係るメモリデータ読み出し方法を示す動作フローチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明に係る好適な実施形態を添付の図面を参照して詳細に説明する。しかし、本発明が実施形態によって制限されたり、限定されることはない。各図面に提示された同一の参照符号は同一の部材を示す。
【００１５】
１つのマルチビットセルに格納されるビットの数が増加するほど信頼性は落ち、読み出し失敗率（ｒｅａｄ  ｆａｉｌｕｒｅ  ｒａｔｅ）は増加する。１つのマルチビットセルがｍビットのデータを格納することができれば、１つのマルチビットセルに形成される閾値電圧レベルは２ｍ個のうちのいずれか１つであってもよい。各マルチビットセルが有する微細な、電気的な特性の差に応じて、マルチビットセルアレイの各マルチビットセルがｍビットのデータを格納することができれば、マルチビットセルアレイのマルチビットセルの閾値電圧レベルは２ｍ個の分布を形成してもよい。
【００１６】
メモリ装置の電圧ウィンドウは制限されているため、ｍが増加することによって隣接した分布間の間隔は減り、さらにｍが増加すれば隣接した分布は互いに重なることになる。隣接した分布が互いに重なれば、マルチビットセルに格納されたデータの読み出し失敗率は増加する。
【００１７】
マルチビットセルにデータを格納し、マルチビットセルからデータを読み出す過程で発生する誤りを検出し、検出された誤りを訂正するために誤り訂正コードまたは誤り制御コード（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ  ｃｏｄｅｓ  ｏｒ  ｅｒｒｏｒ  ｃｏｎｔｒｏｌ  ｃｏｄｅｓ、ＥＣＣ）を用いてもよい。
【００１８】
ＥＣＣは有効情報（ｅｆｆｅｃｔｉｖｅ  ｉｎｆｏｒｍａｔｉｏｎ）に余剰ビット（ｒｅｄｕｎｄａｎｔ  ｂｉｔ）を付加して有効情報に対する誤りを検出し、訂正可能なコードである。本発明の一実施形態に係るメモリ装置は、データを格納する過程でデータをＥＣＣ符号化し、ＥＣＣ符号化されたデータを格納してもよい。このとき、メモリ装置はマルチビットセルから読み出したデータをＥＣＣ復号化し、ＥＣＣ復号化されたデータから有効情報を抽出してもよい。
【００１９】
ＥＣＣ復号化技法によっては、読み出したデータに存在する誤りの数および誤りビットの位置まで知ることができる技法があり得る。ＥＣＣ復号化技法によっては、一定の比率以下に誤りが発生すれば発生した誤りを全て訂正できる技法があり得る。
【００２０】
誤り訂正能力が明示的に現れるコードとしては循環コード（ｃｙｃｌｉｃ  ｃｏｄｅｓ）等がある。循環コードの例として、ＢＣＨ（Ｂｏｓｅ、Ｒａｙ−Ｃｈａｕｄｈｕｒｉ、Ｈｏｃｑｕｅｎｇｈｅｍ）コードまたはリード・ソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）コードなどがあり、これに対する復号化技法としてメギット（ｍｅｇｇｉｔｔ）復号化技法、バーレカンプマッシー（ｂｅｒｌｅｋａｍｐ−ｍａｓｓｅｙ）復号化技法、ユークリッド（ｅｕｃｌｉｄ）復号化技法などがある。
【００２１】
図１は、本発明の一実施形態に係るメモリ装置１００を示す図である。図１を参照すれば、メモリ装置１００は、マルチビットセルアレイ１１０、誤り検出部１２０およびデータ推定部１３０を含む。
【００２２】
マルチビットセルアレイ１１０は複数のマルチビットセルを含む。１つのマルチビットセルはマルチビットデータを格納してもよい。メモリ装置が１つのマルチビットセルにデータを格納する過程を「プログラミング」とも呼ばれ、Ｆ−Ｎトンネリング（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ  ｔｕｎｎｅｌｉｎｇ、Ｆ−Ｎ  ｔｕｎｎｅｌｉｎｇ）等のメカニズムを用いて行われてもよい。
【００２３】
プログラミング過程はマルチビットセルの閾値電圧を変化させる。１つのマルチビットセルが最大ｍビットのデータを格納することができれば、１つのマルチビットセルに形成される閾値電圧レベルは２ｍ個のうちの１つである。
【００２４】
メモリ装置１００は、マルチビットセルアレイ１１０からデータを読み出すとき要する時間を短縮するために複数の隣接したマルチビットセルから同時にデータを読み出してもよい。このとき、同時にデータが読み出される複数のマルチビットセルの集合をメモリページ１１１としてもよい。１つのメモリページ１１１は、１つのワード線（ｗｏｒｄ  ｌｉｎｅ）に接続されたマルチビットセルの集合であってもよい。
【００２５】
１つのマルチビットセルに格納されるｍビットのデータは最上位ビット（ｍｏｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ、ＭＳＢ）から最下位ビット（ｌｅａｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ、ＬＳＢ）に整列することができる。メモリ装置１００は、１つのマルチビットセルからＭＳＢを読み出した後にＭＳＢよりも下位ビットを順に読み出してもよい。実施形態によれば、ＬＳＢが前記マルチビットセルに最後に読み出してもよい。実施形態によっては、メモリ装置１００は、１つのマルチビットセルからＬＳＢを読み出した後にＬＳＢよりも上位ビットを順に読み出してもよい。実施形態によれば、ＭＳＢを前記マルチビットセルに最後に読み出してもよい。
【００２６】
メモリ装置１００は、メモリページ１１１内の各マルチビットセルからＭＳＢを読み出した後にＭＳＢよりも下位ビットを順に読み出してもよい。メモリページ１１１の各マルチビットセルから読み出したＭＳＢの集合を１つのデータページと呼ぶことができる。
【００２７】
メモリ装置１００は、メモリページ１１１内の各マルチビットセルからＬＳＢを最後に読み出してもよい。メモリページ１１１内の各マルチビットセルから読み出したＬＳＢの集合をさらに１つのデータページと呼ぶこともできる。
【００２８】
メモリページ１１１内の各マルチビットセルがｍビットのデータを格納することができれば、ｍ個のデータページがメモリページ１１１に格納されてもよい。メモリ装置１００は、メモリページ１１１からｍ個のデータページを読み出してもよい。このとき、第１データページはＭＳＢに対応し、第２データページは第２ビットに対応し、第３データページはＬＳＢに対応してもよい。
【００２９】
誤り検出部１２０は、メモリページ１１１から第１データページを読み出し、読み出した第１データページの誤りビットを検出する。
【００３０】
データ推定部１３０は、検出された誤りビットが格納されたマルチビットセルを識別し、第２データページのデータのうち識別されたマルチビットセルに格納されたデータを推定する。
【００３１】
他の実施形態によっては、メモリ装置１００は１つのマルチビットセルからＬＳＢを読み出した後にＬＳＢよりも上位ビットを順に読み出してもよい。このとき、ＭＳＢが前記マルチビットセルに最後に読み出してもよい。実施形態によれば、第１データページはＬＳＢに対応し、第２データページは第２ビットに対応して、第３データページはＭＳＢに対応してもよい。
【００３２】
図２は、データ推定部１３０のデータ推定過程の一例を示す図である。図２を参照すれば、横軸はマルチビットセルの閾値電圧を示し、縦軸は該当する閾値電圧を有するマルチビットセルの数を示す。
【００３３】
図２を参照すれば、マルチビットセルアレイ１１０内の各マルチビットセルが２ビットのデータを格納する実施形態が示される。
【００３４】
データ「１１」を格納するマルチビットセルの閾値電圧は分布２２０を形成し、データ「１０」を格納するマルチビットセルの閾値電圧は分布２３０を形成する。データ「００」を格納するマルチビットセルの閾値電圧は分布２４０を形成し、データ「０１」を格納するマルチビットセルの閾値電圧は分布２５０を形成する。
【００３５】
誤り検出部１２０は、電圧レベル２１０と各マルチビットセルとの閾値電圧を比較する。誤り検出部１２０は、電圧レベル２１０よりも高い閾値電圧を有するマルチビットセルのＭＳＢを「０」と判定してもよく、電圧レベル２１０よりも低い閾値電圧を有するマルチビットセルのＭＳＢを「１」と判定してもよい。
【００３６】
マルチビットセルアレイ１１０にデータが格納された後に十分に長い時間が経過した場合、マルチビットセルアレイ１１０に格納されたデータが汚染される恐れがある。例えば、データ「００」が格納されたマルチビットセルの閾値電圧が時間の経過によって低くなり、前記マルチビットセルが電圧レベル２１０よりも低い閾値電圧を有する場合に、誤り検出部１２０は、前記マルチビットセルに格納されたＭＳＢを「１」と判定してもよい。誤り検出部１２０は、メモリページ１１１から読み出した第１データページに対して誤りをチェックしてもよく、誤りをチェックした結果、ＭＳＢ「０」が格納されたマルチビットセルから読み出したＭＳＢが「１」と判定されたことを検出してもよい。データ推定部１３０は、前記検出された誤りＭＳＢが格納された前記マルチビットセルを識別することができる。
【００３７】
すなわち、誤り検出部１２０が読み出した第１データページに対して誤りをチェックした結果、「１」に読み出されたデータが誤りビットであることを検出すれば、データ推定部１３０または誤り検出部１２０は、検出された誤りビットを「０」に訂正してもよく、データ推定部１３０は検出された誤りビットが格納されたマルチビットセルを識別することができる。
【００３８】
データ推定部１３０は、誤り検出部１２０がＭＳＢに対応する第１データページの誤りを検出する過程から識別されたマルチビットセルに格納されたＬＳＢを推定することができる。データ推定部１３０は、マルチビットセルアレイ１１０内のマルチビットセルの閾値電圧とデータとの間のマッピング関係に基づいて、電圧レベル２１０によって検出された誤りビットが格納されたマルチビットセルの閾値電圧が（識別されたマルチビットセルに格納された閾値電圧に誤りがなかったとすれば）分布２４０に対応したと推定してもよい。このような推定が可能な理由は、分布２５０は分布２４０よりも電圧レベル２１０から遠く離れているため、分布２５０に対応したマルチビットセルの閾値電圧が電圧レベル２１０よりも低くなる確率（ｐｒｏｂａｂｉｌｉｔｙ）よりは、分布２４０に対応したマルチビットセルの閾値電圧が電圧レベル２１０よりも低くなる確率が十分に高いためである。
【００３９】
誤り検出部１２０は電圧レベル２１０を用いてＭＳＢに対応する第１データページの誤りを検出し、データ推定部１３０は検出された誤りビットが格納されたマルチビットセルを識別し、識別されたマルチビットセルに格納されたＭＳＢを「０」に訂正してもよい。データ推定部１３０は、識別されたマルチビットセルに誤りがなかったとすれば、識別されたマルチビットセルが分布２４０に対応した可能性が高いため識別されたマルチビットセルに格納されたＬＳＢを「０」と推定してもよい。
【００４０】
一方、データ「１０」が格納されたマルチビットセルの閾値電圧が時間の経過に応じて、または隣接したマルチビットセルの閾値電圧の変化に影響を受けて高くなり、電圧レベル２１０よりも高くなる場合があり得る。誤り検出部１２０は、電圧レベル２１０を用いてＭＳＢに対応する第１データページを読み出し、読み出した第１データページの誤りビットを検出してもよい。データ「１０」が格納されたマルチビットセルの閾値電圧が電圧レベル２１０よりも高くなった場合に前記マルチビットセルに格納されたＭＳＢは「０」と判定してもよい。誤り検出部１２０によって読み出した第１データページのうち「０」が誤りビットとして検出されれば、データ推定部１３０は検出された誤りビット「０」が格納されたマルチビットセルを識別し、識別されたマルチビットセルに格納されたデータが「１０」であったことを推定してもよい。このような推定が可能な理由は、分布２２０が分布２３０より電圧レベル２１０から遠く離れているため、分布２２０に対応したマルチビットセルの閾値電圧が電圧レベル２１０よりも高くなる確率より、分布２３０に対応したマルチビットセルの閾値電圧が電圧レベル２１０よりも高くなる確率が十分に高いためである。
【００４１】
誤り検出部１２０はＭＳＢに対する誤りビットを検出し、データ推定部１３０は、検出された誤りビットのパターンに基づいて、および格納されたデータと閾値電圧のマッピング関係に基づいて、誤りが訂正されたＭＳＢおよびＬＳＢを推定してもよい。
【００４２】
図２に示す実施形態では、ＭＳＢに対して検出された誤りビットが格納されたマルチビットセルのＬＳＢは「０」と推定してもよい。誤り検出部１２０は、メモリページ１１１からＬＳＢに対応する第２データページを読み出し、読み出した第２データページの誤りを検出してもよい。実施形態によれば、誤り検出部１２０は、データ推定部１３０によって推定されたＬＳＢを用いて第２データページの誤りビットを容易に検出することができる。誤り検出部１２０は読み出した第２データページをＥＣＣ復号化してもよい。誤り検出部１２０は、データ推定部１３０によって推定されたＬＳＢに高い優先権を付与してもよく、付与された優先権を用いてＥＣＣ復号化を行なってもよい。すなわち、誤り検出部１２０はデータ推定部１３０によって推定されたＬＳＢが確実に訂正され、データ推定部１３０によって推定されたＬＳＢに誤り発生の可能性が極めて低いことを仮定して第２データページの誤りを検出することができる。
【００４３】
図３は、データ推定部１３０のデータ推定過程の他の例を示す図である。図３を参照すれば、横軸はマルチビットセルの閾値電圧を示し、縦軸は該当する閾値電圧を有するマルチビットセルの数を示す。
【００４４】
図３を参照すれば、マルチビットセルアレイ１１０内の各マルチビットセルが３ビットのデータを格納する実施形態が示される。
【００４５】
データ「１１１」を格納するマルチビットセルの閾値電圧は分布３１１を形成し、データ「１１０」を格納するマルチビットセルの閾値電圧は分布３１２を形成する。データ「１００」を格納するマルチビットセルの閾値電圧は分布３１３を形成し、データ「１０１」を格納するマルチビットセルの閾値電圧は分布３１４を形成する。
【００４６】
データ「００１」を格納するマルチビットセルの閾値電圧は分布３１５を形成し、データ「０００」を格納するマルチビットセルの閾値電圧は分布３１６を形成する。データ「０１０」を格納するマルチビットセルの閾値電圧は分布３１７を形成し、データ「０１１」を格納するマルチビットセルの閾値電圧は分布３１８を形成する。
【００４７】
誤り検出部１２０は、電圧レベル３３０を用いてメモリページ１１１からＭＳＢに対応する第１データページを読み出す。誤り検出部１２０は読み出した第１データページの誤りビットを検出する。
【００４８】
データ推定部１３０は、検出された誤りビットが格納されたマルチビットセルを識別する。図３を参照すれば、識別されたマルチビットセルは分布３１４に対応するか、または分布３１５に対応する確率が高いため、データ推定部１３０は、識別されたマルチビットセルに格納された第２ビットを「０」と推定し、識別されたマルチビットセルに格納されたＬＳＢを「１」と推定してもよい。
【００４９】
誤り検出部１２０は、電圧レベル３２０および電圧レベル３４０を用いてメモリページ１１１から第２ビットに対応する第２データページを読み出す。誤り検出部１２０は読み出した第２データページの誤りビットを検出する。誤り検出部１２０はデータ推定部１３０によって推定された第２ビットを用いて読み出した第２データページの誤りビットを検出してもよい。
【００５０】
誤り検出部１２０が第２データページを読み出した結果、データ推定部１３０によって識別されたマルチビットセルから第２ビット「０」が読み出されば、読み出された第２ビット「０」はデータ推定部１３０によって推定された第２ビット「０」と一致する。したがって、誤り検出部１２０は、識別されたマルチビットセルの第２ビット「０」を正確な値と見なして残りのマルチビットセルの第２ビットの誤りを検出することができる。
【００５１】
図３に示す実施形態において、第１データページを読み出す過程は１つの電圧レベル３３０を用いり、第２データページを読み出す過程は２つの電圧レベル３２０、３４０を用いるため、第２データページの誤りが第１データページの誤りよりも多い可能性が高い。誤り検出部１２０は、第２データページに対する誤りを検出する過程で前記推定された第２ビットと関連したマルチビットセル（データ推定部１３０によって識別された）に対して予め推定された第２ビットを用いてもよいため、誤り検出過程の効率を高めることができる。
【００５２】
誤り検出部１２０は、電圧レベル３２０および電圧レベル３４０を用いて読み出した第２データページの誤りビットを検出してもよい。実施形態によれば、検出された誤りビットが格納されたマルチビットセルは、電圧レベル３２０と隣接した分布３１２または分布３１３に対応してもよく、電圧レベル３４０と隣接した分布３１６または分布３１７に対応してもよい。したがって、データ推定部１３０は、検出された誤りビットが格納されたマルチビットセルを識別することができ、識別されたマルチビットセルのＬＳＢを「０」と推定することができる。
【００５３】
誤り検出部１２０は、メモリページ１１１からＬＳＢに対応する第３データページを読み出し、読み出した第３データページの誤りビットを検出する。実施形態によれば、誤り検出部１２０はデータ推定部１３０によって推定されたＬＳＢ（第１データページおよび第２データページの誤り検出過程で推定された）を用いて誤りビット検出過程の効率を高めることができる。
【００５４】
誤り検出部１２０が読み出した第１データページ、読み出した第２データページおよび読み出した第３データページの誤りビットを検出する過程はＥＣＣ復号化過程であってもよい。誤り検出部１２０は読み出した第１データページ、読み出した第２データページおよび読み出した第３データページをＥＣＣ復号化して各データページの誤りビットを検出してもよい。
【００５５】
上記でも説明したように、循環コード（ｃｙｃｌｉｃ  ｃｏｄｅｓ）を用いるＥＣＣ復号化過程は、誤り訂正能力（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｎｇ  ｃａｐａｂｉｌｉｔｙ）以下の誤りが発生すれば、全ての誤りを訂正することができる。誤り検出部１２０は、検出された誤りビットの数が誤り訂正能力を超過する場合、読み出し電圧レベルを調整してメモリページ１１１からデータを読み出してもよい。誤り訂正能力は、例えば、ＥＣＣ復号化過程によって訂正されることのできる最大の誤り数として表してもよい。
【００５６】
メモリページ１１１は、１つのワード線（ｗｏｒｄ  ｌｉｎｅ）に接続されたマルチビットセルの集合であってもよい。ワード線とは、メモリページ１１１の各マルチビットセルのゲート端子に接続されてもよい。誤り検出部１２０は、ワード線に印加される電圧を調整して読み出し電圧レベルを調整してもよい。
【００５７】
誤り検出部１２０は、電荷流失メカニズムによってマルチビットセルの閾値電圧が低くなったと予想される場合には、ワード線に印加される電圧を低くし、さらにメモリページ１１１からデータを読み出してもよい。
【００５８】
図３を参照すれば、第１データページがＭＳＢに対応し、第２データページが第２ビットに対応し、第３データページがＬＳＢに対応する実施形態によれば、誤り検出部１２０は、１つの電圧レベル３３０を用いて第１データページを読み出してもよい。
【００５９】
誤り検出部１２０は、２つの電圧レベル３２０、３４０を用いて第２データページを読み出してもよい。第１データページを読み出す過程においては分布３１４および分布３１５に対応するマルチビットセルが誤りを有する確率（ｐｒｏｂａｂｉｌｉｔｙ）が高く、第２データページを読み出す過程においては分布３１２、分布３１３、分布３１６および分布３１７に対応するマルチビットセルが誤りを有する確率が高い。したがって、第１データページに比べて第２データページの誤りが多い確率が高い。
【００６０】
実施形態によっては、誤り検出部１２０はビット誤り比率（ｂｉｔ  ｅｒｒｏｒ  ｒａｔｅ、ＢＥＲ）が低い第１データページを読み出し、読み出した第１データページの誤りビットを検出してもよい。推定部１２０は、第１データページの誤りビットから第２データページのデータのうちの一部を推定することができる。推定部１２０によって推定された第２データページのデータは誤りが訂正されたデータである。実施形態によれば、第２データページのＢＥＲは第１データページのＢＥＲよりも高くてもよい。誤り検出部１２０は第２データページを読み出し、データ推定部１３０によって推定された第２データページの一部データを用いて読み出した第２データページの誤りビットを検出してもよい。第２データページのＢＥＲが高くても、データ推定部１３０によって第２データページのデータのうちの一部が予め推定されるため（第２データページのデータのうちの一部の誤りが予め訂正されるため）誤り検出部１２０は、第２データページの誤りビットを効率的に検出することができ、検出された誤りビットを効率的に訂正することができる。
【００６１】
図３に示す実施形態によれば、ＬＳＢに対応する第３データページを読み出す過程では８個の分布３１１、３１２、３１３、３１４、３１５、３１６、３１７、３１８に対応するマルチビットセルが誤りを有する確率が高いため、第３データページは第２データページよりも高いＢＥＲを有するものと容易に予測することができる。
【００６２】
データ推定部１３０は、第１データページの誤りビットを用いて分布３１４および分布３１５に対応するマルチビットセルの誤りうちの一部（第２データページおよび第３データページの誤りうちの一部）を予め検出および訂正し、第２データページの誤りビットを用いて分布３１２、分布３１３、分布３１６および分布３１７に対応するマルチビットセルの誤りうちの一部（第３データページの誤りうちの一部）を検出および訂正してもよい。誤り検出部１２０は第３データページを読み出し、データ推定部１３０によって推定された第３データページのうちの一部の値を用いて読み出した第３データページの誤りビットを検出および訂正するため、第３データページのＢＥＲが高くても第３データページの誤りを効率的に訂正することができる。
【００６３】
図４は、本発明の他の実施形態に係るメモリ装置４００を示す図である。図４を参照すれば、メモリ装置４００は、マルチビットセルアレイ４１０、誤り検出部４２０および推定部４３０を含む。
【００６４】
マルチビットセルアレイ４１０はメモリページ４１１を含む。図４において１つのメモリページ４１１を示すが、マルチビットセルアレイ４１０は複数のメモリページ（図示せず）を含んでもよい。
【００６５】
誤り検出部４２０はメモリページ４１１から第１データページを読み出し、読み出した第１データページの誤りビットを検出する。
【００６６】
推定部４３０は検出された誤りビットが格納されたマルチビットセルを識別し、識別されたマルチビットセルに格納されたデータを推定する。推定されるデータは識別されたマルチビットセルに格納された全てのデータであってもよい。
【００６７】
例えば、第１データページに対する誤り検出過程から識別されたマルチビットセルに４ビットのデータが格納されれば、推定部４３０は、識別されたマルチビットセルに格納された４ビットのデータを全て推定することができる。より一般的に、メモリページ４１１にｍ個のデータページが格納されれば、推定部４３０は、識別されたマルチビットセルに格納されたｍビットのデータを全て推定することができる。
【００６８】
推定部４３０は、推定されたデータを誤り検出部４２０に伝達してもよい。誤り検出部４２０は、第２データページおよび第３データページの誤りを検出する過程で推定部４３０によって推定されたデータを用いてもよい。より一般的に、メモリページ４１１にｍ個のデータページが格納されれば、誤り検出部４２０がｋ番目のデータページ（１≦ｋ≦ｍ）の誤りを検出する過程において、推定部４３０は（ｋ＋１）番目のデータページ〜ｍ番目のデータページのデータを推定することができる。誤り検出部１２０は（ｋ＋１）番目のデータページ〜ｍ番目のデータページの誤りを検出する過程においてデータ推定部１３０によって推定されたデータを用いてもよい。
【００６９】
誤り検出部４２０はＥＣＣデコーダ４２１および出力部４２２を含む。ＥＣＣデコーダ４２１は、読み出した第１データページをＥＣＣ復号化して読み出した第１データページの誤りビットを検出する。ＥＣＣデコーダ４２１は、循環コードを用いるＥＣＣ復号化技法を用いて読み出した第１データページの誤りビットの数および誤りビットの位置を検出する。
【００７０】
ＥＣＣデコーダ４２１は検出された誤りビットを訂正し、誤りが訂正された第１データページを出力部４２２に伝達する。
【００７１】
出力部４２２は、誤りが訂正された第１データページを出力してもよい。ＥＣＣデコーダ４２１は検出された誤りビットの位置を推定部４３０に伝達する。
【００７２】
ＥＣＣデコーダ４２１は、推定部４３０によって推定されたデータを用いて第２データページをＥＣＣ復号化する。推定部４３０によって推定されたデータは誤りが訂正されたデータと見なされることがあるため、ＥＣＣデコーダ４２１は、推定されたデータに相対的に高い（１に極めて近い）ＬＬＲ（Ｌｏｇ  Ｌｉｋｅｌｉｈｏｏｄ  Ｒａｔｉｏ）を割り当て、第２データページをＥＣＣ復号化してもよい。
【００７３】
図５は、マルチビットセルの閾値電圧が変化する過程の一例を示す図である。図５を参照すれば、横軸はマルチビットセルの閾値電圧を示し、縦軸は該当する閾値電圧を有するマルチビットセルの数を示す。
【００７４】
特定のデータが格納されたマルチビットセルは分布５２０に対応してもよい。分布５２０に対応するマルチビットセルの閾値電圧は、時間が経過するにつれて変化するか、または周辺のマルチビットセルの閾値電圧の変化によって変化してもよい。
【００７５】
マルチビットセルの閾値電圧が時間の経過に伴って低くなる場合に、一定の時間が経過した後にマルチビットセルの閾値電圧は分布５１０を形成してもよい。
【００７６】
周辺のマルチビットセルの閾値電圧が高くなるにつれて（周辺のマルチビットセルに対するプログラム過程などの理由により）マルチビットセルの閾値電圧が高くなる場合に、時間の経過後にマルチビットセルの閾値電圧は分布５３０を形成してもよい。
【００７７】
時間が経過するにつれてマルチビットセルの閾値電圧が低くなる現象は電荷流失効果によって起こり得る。
【００７８】
マルチビットセルは制御ゲート（Ｃｏｎｔｒｏｌ  Ｇａｔｅ、ＣＧ）とＦＧとの間に絶縁体層が位置し、ＦＧと基板との間にも絶縁体層が位置する構造を有する。メモリ装置は、マルチビットセルのＣＧおよび基板に特定の電圧を印加して電荷をＦＧに充填するか、またはＦＧから放電してもよい。電荷がＦＧに充填またはＦＧから放電される過程は、Ｆ−Ｎトンネリングまたはホットキャリア効果などのメカニズムによって行われてもよい。ＦＧに充填された電荷は放電条件が備えられる前にはＦＧに維持されなければならないが、自然的な拡散現象によってＦＧに充填されている電荷が周囲に広がって、ＦＧ内の電荷が減少したり、ＦＧ周辺の絶縁体が損傷して電荷の漏洩経路が形成されればＦＧに充填された電荷が流失する恐れがある。
【００７９】
一般的にＦＧに充填された電荷が流失される電荷流失メカニズムはマルチビットセルの閾値電圧を低くする傾向がある。
【００８０】
中心マルチビットセルの閾値電圧が周辺のマルチビットセルの閾値電圧の変化量に応じて影響を受ける現象は、ＦＧカップリング（Ｆｌｏａｔｉｎｇ  Ｇａｔｅ  ｃｏｕｐｌｉｎｇ、ＦＧ  ｃｏｕｐｌｉｎｇ）と呼ばれることがある。マルチビットセルのＦＧの間の寄生キャパシタンスのカップリングによって中心マルチビットセルの閾値電圧が影響を受ける現象である。
【００８１】
もし、プログラミング過程がマルチビットセルの閾値電圧を高くすれば、中心マルチビットセルの閾値電圧はＦＧカップリングによって所望する値よりも高くなる。
【００８２】
ＦＧカップリングのようなメカニズムによって、マルチビットセルの閾値電圧の分布は拡散される傾向を有する。一般的にＦＧカップリングによる閾値電圧の変化は、閾値電圧が低い場合によりも大きく現れるという事実が知られている。
【００８３】
マルチビットセルが動作する電圧ウィンドウは制限されているため、閾値電圧の分布が拡散される程隣接した閾値電圧の分布がオーバラップされる可能性が高くなる。閾値電圧の分布が重なる程度が深化する程マルチビットセルに格納されたデータを正確に読み出すことができない誤り比率が増加する。
【００８４】
図６は、本発明の他の実施形態に係るメモリ装置６００を示す図である。図６を参照すれば、メモリ装置６００は、マルチビットセルアレイ６１０、誤り検出部６２０および推定部６３０を含む。
【００８５】
マルチビットセルアレイ６１０は、メモリページ６１１の他にも複数のメモリページ（図示せず）をさらに含む。メモリページ６１１は複数のマルチビットセルを含む。メモリ装置６００は、メモリページ６１１のマルチビットセルに格納されたデータを同時に読み出すことができる。
【００８６】
誤り検出部６２０は、メモリページ６１１からデータを読み出し、読み出したデータの誤りビットを検出する。
【００８７】
推定部６３０は、検出された誤りビットのパターンに基づいてメモリページ６１１内のマルチビットセルの閾値電圧の変化を推定する。
【００８８】
図７は、図６の推定部６３０の一例を示す図である。図７を参照すれば、推定部６３０は、閾値電圧検出部７１０、範囲推定部７２０および演算部７３０を含む。
【００８９】
閾値電圧検出部７１０は、誤り検出部６２０によって検出された誤りビットを格納するマルチビットセルを識別することができる。閾値電圧検出部７１０は、識別されたマルチビットセルの閾値電圧または閾値電圧の範囲を検出することができる。
【００９０】
実施形態によっては、誤り検出部６２０がメモリページ６１１内のマルチビットセルに格納されたデータを読み出す過程で前記各マルチビットセルの閾値電圧を検出してもよい。このとき、閾値電圧検出部７１０は新しく閾値電圧を検出してもよく、または新しく閾値電圧を検出せずに誤り検出部６２０によって検出された閾値電圧を用いてもよい。
【００９１】
範囲推定部７２０は、誤り検出部６２０によって検出された誤りビットのパターンに基づいて識別されたマルチビットセルの訂正された閾値電圧の範囲を推定することができる。
【００９２】
範囲推定部７２０が閾値電圧の範囲を推定する過程は図３を用いて説明してもよい。図３は図１に示すデータ推定部１３０の動作を示す図であるが、範囲推定部７２０の動作も類似に説明できる。
【００９３】
誤り検出部６２０は、循環コードを用いるＥＣＣ復号化技法などによって同時に読み出したデータのうちの誤りビットを検出してもよい。誤り検出部６２０は、メモリページ６１１内のマルチビットセルに格納されたデータを同時に読み出し、読み出したデータをＥＣＣ復号化してもよい。循環コードを用いるＥＣＣ復号化技法の中では誤りビットの数および誤りビットの位置が分かる技法がある。誤り検出部６２０は、読み出したデータをＥＣＣ復号化して誤りビットを訂正してもよく、訂正されたビットの数および訂正されたビットの位置を識別してもよい。
【００９４】
誤り検出部６２０は、電圧レベル３３０を用いてメモリページ６１１内のマルチビットセルに格納されたＭＳＢを読み出してもよい。誤り検出部６２０または範囲推定部７２０は、「１」と読み出されたビットのうちの１つが誤りビットとして検出されれば、前記ビットの正しい値は「０」であることが分かる。
【００９５】
検出された誤りビットが示す事実は、ＭＳＢ「０」を格納するようにプログラムされたマルチビットセルの閾値電圧が電圧レベル３３０よりも低くなったことである。閾値電圧検出部７１０は、前記検出された誤りビットが格納されたマルチビットセルを識別してもよい。
【００９６】
実施形態によれば、閾値電圧検出部７１０は識別されたマルチビットセルの現在の閾値電圧が電圧レベル３３０よりも低いと判定してもよい。実施形態によっては、検出部７１０は、追加的な読み出し動作を行って識別されたマルチビットセルの閾値電圧を検出してもよい。実施形態によっては、検出部７１０は、誤り検出部６２０がメモリページ６１１内のマルチビットセルに格納された全てのデータページを読み出す過程で得られた閾値電圧情報を用いて、識別されたマルチビットセルの閾値電圧が分かる。
【００９７】
範囲推定部７２０は、識別されたマルチビットセルが電圧レベル３３０よりも高い閾値電圧を有するようにプログラムされたが、時間の経過に応じて識別されたマルチビットセルの閾値電圧が低くなり、現在は識別されたマルチビットセルが電圧レベル３３０よりも低い閾値電圧を有するという事実に基づいて識別されたマルチビットセルのプログラム当時の閾値電圧の範囲を推定することができる。
【００９８】
分布３１６に対応するようにプログラムされたマルチビットセルの閾値電圧が時間の経過に応じて電圧レベル３３０よりも低くなる確率は、分布３１５に対応するようにプログラムされたマルチビットセルの閾値電圧が時間の経過に応じて電圧レベル３３０より低くなる確率に比べて無視できる程小さいこともある。
【００９９】
範囲推定部７２０は、識別されたマルチビットセルのプログラムされた時の閾値電圧が分布３１５の範囲に含まれるものと推定してもよい。実施形態によれば、範囲推定部７２０は、識別されたマルチビットセルのプログラムされた時の閾値電圧の範囲を分布３１５の範囲に推定してもよい。
【０１００】
演算部７３０は、閾値電圧検出部７１０によって検出された閾値電圧（識別されたマルチビットセルの閾値電圧）および範囲推定部７２０によって推定された閾値電圧の範囲の差を演算し、演算された結果から識別されたマルチビットセルの閾値電圧の変化を推定してもよい。
【０１０１】
または演算部７３０は、マルチビットセルアレイ６１０内のマルチビットセルのうちのＭＳＢを読み出す過程で「１」と検出されたＭＳＢ誤りビットの比率からマルチビットセルアレイ６１０内のマルチビットセルの閾値電圧の変化傾向を推定してもよい。
【０１０２】
実施形態によれば、メモリ装置６００はマルチビットセルの閾値電圧の変化傾向を推定することにおいて、付加的なデータ格納領域などのオーバーヘッドを必要としない場合もある。
【０１０３】
図６に示すメモリ装置６００はマルチビットセルアレイ６１０を含んでいるが、本発明の実施形態はマルチビットセルを用いるメモリにだけ限定されることなく、シングルビットセルを用いるメモリにも適用できる。
【０１０４】
図８は、本発明の一実施形態に係るメモリデータ読み出し方法を示す動作フローチャートである。
【０１０５】
図８を参照すれば、メモリデータ読み出し方法はマルチビットセルアレイ内のメモリページから第１データページを読み出す（Ｓ８１０）。
【０１０６】
メモリデータ読み出し方法は、読み出した第１データページの誤りビットを検出する（Ｓ８２０）。
【０１０７】
メモリデータ読み出し方法は、検出された誤りビットが格納されたマルチビットセルを識別する（Ｓ８３０）。
【０１０８】
メモリデータ読み出し方法は、第２データページのうちの識別されたマルチビットセルに格納されたデータを推定する（Ｓ８４０）。ステップＳ８４０は、検出された誤りビットの誤りパターンに基づいて第２データページのうち識別されたマルチビットセルに格納されたデータを推定してもよい。ステップＳ８４０は、マルチビットセルアレイ内のマルチビットセルの閾値電圧およびデータのマッピングの関係に基づいて第２データページのうち識別されたマルチビットセルに格納されたデータを推定してもよい。
【０１０９】
メモリデータ読み出し方法は、メモリページから第２データページを読み出す（Ｓ８５０）。
【０１１０】
メモリデータ読み出し方法は推定されたデータを用いて、ステップＳ８５０で読み出した第２データページの誤りビットを検出する（Ｓ８６０）。
【０１１１】
図９は、本発明の他の実施形態に係るメモリデータ読み出し方法を示す動作フローチャートである。
【０１１２】
図９を参照すれば、メモリデータ読み出し方法はマルチビットセルアレイ内のメモリページから第１データページを読み出す（Ｓ９１０）。
【０１１３】
メモリデータ読み出し方法は読み出した第１データページの誤りビットを検出する（Ｓ９２０）。
【０１１４】
メモリデータ読み出し方法は、検出された誤りビットの数が誤り訂正可能範囲（または誤り訂正能力）を超過するか否かを判定する（Ｓ９３０）。
【０１１５】
メモリデータ読み出し方法は、ステップＳ９３０の判定結果検出された誤りビットの数が誤り訂正可能範囲を超過すれば、読み出し電圧レベルを調整する（Ｓ９４０）。メモリデータ読み出し方法は、ステップＳ９４０で調整された読み出し電圧レベルを用いて第１データページを追加的に読み出す（Ｓ９１０）。
【０１１６】
メモリデータ読み出し方法は、ステップＳ９３０の判定の結果、検出された誤りビットの数が誤り訂正可能範囲を超過しなければ、検出された誤りビットのパターンに基づいてメモリページのマルチビットセルの閾値電圧の変化傾向を推定する（Ｓ９５０）。
【０１１７】
メモリデータ読み出し方法は、検出された誤りビットが格納されたマルチビットセルを識別する（Ｓ９６０）。
【０１１８】
メモリデータ読み出し方法は、第２データページのうちの識別されたマルチビットセルに格納されたデータを推定する（Ｓ９７０）。
【０１１９】
本発明に係るメモリデータ読み出し方法は、多様なコンピュータ手段を介して実行することができるプログラム命令形態に具現され、コンピュータ読取可能な記録媒体に記録されることができる。前記コンピュータ読取可能な媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むこともできる。前記媒体に記録されるプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知であり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスクおよび磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、フロプティカルディスクのような磁気−光媒体、およびＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コードを含む。上述のハードウェア装置は、本発明の動作を行うために１つ以上のソフトウェア階層で作動するように構成され、その逆も同様である。
【０１２０】
本発明の実施形態に係るフラッシュメモリ装置および／またはメモリコントローラは、多様な形態のパッケージを用いて具現されることができる。例えば、実施形態に係るフラッシュメモリ装置および／またはメモリコントローラは、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）、Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ  ｓｃａｌｅ  ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ  Ｌｅａｄｅｄ  Ｃｈｉｐ  Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ  ｉｎ  Ｗａｆｆｌｅ  Ｐａｃｋ、Ｄｉｅ  ｉｎ  Ｗａｆｅｒ  Ｆｏｒｍ、Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ  Ｍｅｔｒｉｃ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ  Ｆａｂｒｉｃａｔｅｄ  Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ  Ｐｒｏｃｅｓｓｅｄ  Ｓｔａｃｋ  Ｐａｃｋａｇｅ（ＷＳＰ）などのようなパッケージを用いて実現されることができる。
【０１２１】
フラッシュメモリ装置とメモリコントローラは、メモリカードを構成することができる。このような場合、メモリコントローラは、ＵＳＢ、ＭＭＣ、ＰＣＩ−Ｅ、ＳＡＴＡ、ＰＡＴＡ、ＳＣＳＩ、ＥＳＤＩ、およびＩＤＥなどのような多様なインタフェースプロトコルのうちの１つを介して外部（例えば、ホスト）と通信するように構成することができる。
【０１２２】
フラッシュメモリ装置は、電力が遮断されても格納されたデータを維持することのできる非揮発性メモリ装置である。セルラーフォン、ＰＤＡデジタルカメラ、ポータブルゲームコンソール、そしてＭＰ３Ｐのようなモバイル装置の使用増加に応じてフラッシュメモリ装置はデータストレージだけでなく、コードストレージとしてより広く用いられることができる。フラッシュメモリ装置は、さらにＨＤＴＶ、ＤＶＤ、ルータ、およびＧＰＳのようなホームアプリケーションに用いられてもよい。
【０１２３】
実施形態に係るコンピュータシステムは、バスに電気的に接続されたマイクロプロセッサ、ユーザインタフェース、ベースバンドチップセット（ｂａｓｅｂａｎｄ  ｃｈｉｐｓｅｔ）のようなモデム、メモリコントローラ、およびフラッシュメモリ装置を含む。フラッシュメモリ装置には、マイクロプロセッサによって処理された／処理されるＮ−ビットデータ（Ｎは１またはそれよりも大きい整数）がメモリコントローラを介して格納されるであろう。実施形態に係るコンピュータシステムがモバイル装置である場合、コンピュータシステムの動作電圧を供給するためのバッテリが追加的に提供されるであろう。
【０１２４】
実施形態に係るコンピュータシステムには応用チップセット、カメライメージプロセッサ（Ｃａｍｅｒａ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、モバイルＤＲＡＭなどがさらに提供されることは、この分野の通常の知識を有する者であれば自明である。メモリコントローラとフラッシュメモリ装置は、例えば、データを格納するために非揮発性メモリを用いるＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ／Ｄｉｓｋ）を構成することができる。
【０１２５】
上述したように、本発明は、たとえ限定された実施形態と図面によって説明したが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような基材から多様な修正および変形が可能である。
【０１２６】
したがって、本発明の範囲は説明された実施形態に限定されて決められてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどによって定められなければならない。
【符号の説明】
【０１２７】
１１０  マルチビットセルアレイ
１２０  誤り検出部
１３０  データ推定部
【図１】
2011512612.tif 000003
【図２】
2011512612.tif 000004
【図３】
2011512612.tif 000005
【図４】
2011512612.tif 000006
【図５】
2011512612.tif 000007
【図６】
2011512612.tif 000008
【図７】
2011512612.tif 000009
【図８】
2011512612.tif 000010
【図９】
2011512612.tif 000011
【国際調査報告】
2011512612.tif 000012
2011512612.tif 000013