(57)【要約】  半導体接合を少なくとも部分的に取り囲む半導体層内の複数の離間同心フローティング・ガード・リングを含む半導体デバイス用の端部終端構造が提供される。離間同心フローティング・ガード・リングは、濃くドープされた部分及び薄くドープされた部分を有する。デバイスを製造する関連方法も本明細書で提供される。
2011514674.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの端部終端構造であって、
半導体接合を少なくとも部分的に取り囲む半導体層内の複数の離間同心フローティング・ガード・リングであって、濃くドープされた部分及び薄くドープされた部分を有する離間同心フローティング・ガード・リングを有する端部終端構造。
【請求項２】
前記半導体デバイスが炭化ケイ素半導体デバイスを含み、前記半導体層が炭化ケイ素層を含み、前記半導体接合が炭化ケイ素を主成分とする半導体接合を含む請求項１に記載の端部終端構造。
【請求項３】
前記フローティング・ガード・リングの前記濃くドープされた部分が、前記炭化ケイ素層の内部に第１距離だけ延び、前記フローティング・ガード・リングの前記薄くドープされた部分が、前記炭化ケイ素層の内部に第２距離だけ延びる請求項２に記載の端部終端構造。
【請求項４】
前記第１距離と前記第２距離が同一である請求項３に記載の端部終端構造。
【請求項５】
前記第１距離が前記第２距離未満である請求項３に記載の端部終端構造。
【請求項６】
前記第１距離が約０．５μｍであり、前記第２距離が約０．８μｍである請求項５に記載の端部終端構造。
【請求項７】
前記フローティング・ガード・リングの前記薄くドープされた部分が、前記フローティング・ガード・リングの前記濃くドープされた部分に隣接する部分で第１ドーピング濃度を有し、前記フローティング・ガード・リングの前記濃くドープされた部分の下で前記第１ドーピング濃度よりも高い第２ドーピング濃度を有する請求項６に記載の端部終端構造。
【請求項８】
前記第１ドーピング濃度が約１．０×１０１７であり、前記第２ドーピング濃度が約１．４×１０１７である請求項７に記載の端部終端構造。
【請求項９】
前記フローティング・ガード・リングの前記濃くドープされた部分が、約５．０×１０１８ｃｍ−３から約１．０×１０２０ｃｍ−３のドーパント濃度を有し、前記フローティング・ガード・リングの前記薄くドープされた部分が、約５．０×１０１６ｃｍ−３から約５．０×１０１７ｃｍ−３のドーパント濃度を有する請求項２に記載の端部終端構造。
【請求項１０】
前記ドーパント濃度が、前記デバイスの主接合から前記デバイスの周辺部に向かって低下する請求項９に記載の端部終端構造。
【請求項１１】
前記ガード・リングの前記薄くドープされた部分の前記ドーパント濃度が、前記デバイスの前記主接合から前記デバイスの前記周辺部に向かって低下し、前記ガード・リングの前記薄くドープされた部分で勾配を与える請求項１０に記載の端部終端構造。
【請求項１２】
前記濃くドープされた部分及び前記薄くドープされた部分が、約０．３μｍから約０．８μｍの距離だけ前記炭化ケイ素層の内部に延びる請求項１に記載の端部終端構造。
【請求項１３】
前記フローティング・ガード・リングが、均一に離間し、不均一に離間し、且つ／又は均一に離間したものと不均一に離間したものの組合せである請求項１に記載の端部終端構造。
【請求項１４】
前記複数のフローティング・ガード・リングが約２個から約１００個のガード・リングを含む請求項１に記載の端部終端構造。
【請求項１５】
前記炭化ケイ素層がｎ型炭化ケイ素層であり、前記複数の離間ガード・リングがｐ型炭化ケイ素である請求項２に記載の端部終端構造。
【請求項１６】
前記炭化ケイ素層がｐ型炭化ケイ素層であり、前記複数の離間ガード・リングがｎ型炭化ケイ素である請求項２に記載の端部終端構造。
【請求項１７】
半導体デバイス用の端部終端構造を製造する方法であって、
半導体接合を少なくとも部分的に取り囲む半導体層内の複数の離間同心フローティング・ガード・リングを形成することであって、前記離間同心フローティング・ガード・リングが、濃くドープされた部分及び薄くドープされた部分を有することを含む方法。
【請求項１８】
前記半導体デバイスが炭化ケイ素半導体デバイスを含み、前記半導体層が炭化ケイ素層を含み、前記半導体接合が炭化ケイ素を主成分とする半導体接合を含む請求項１７に記載の方法。
【請求項１９】
前記フローティング・ガード・リングの前記濃くドープされた部分を形成する工程が、前記炭化ケイ素層の内部に第１距離だけ延びるように前記フローティング・ガード・リングの前記濃くドープされた部分を形成する工程を含み、
前記フローティング・ガード・リングの前記薄くドープされた部分を形成する工程が、前記炭化ケイ素層の内部に第２距離だけ延びるように前記フローティング・ガード・リングの前記薄くドープされた部分を形成する工程を含む請求項１８に記載の方法。
【請求項２０】
前記第１距離と前記第２距離が同一である請求項１９に記載の方法。
【請求項２１】
前記第１距離が前記第２距離未満である請求項１９に記載の方法。
【請求項２２】
前記第１距離が約０．５μｍであり、前記第２距離が約０．８μｍである請求項２１に記載の方法。
【請求項２３】
前記フローティング・ガード・リングの前記薄くドープされた部分が、前記フローティング・ガード・リングの前記濃くドープされた部分に隣接する部分で第１ドーピング濃度を有し、前記フローティング・ガード・リングの前記濃くドープされた部分の下で前記第１ドーピング濃度よりも高い第２ドーピング濃度を有する請求項２２に記載の方法。
【請求項２４】
前記第１ドーピング濃度が約１．０×１０１７であり、前記第２ドーピング濃度が約１．４×１０１７である請求項２３に記載の方法。
【請求項２５】
約５．０×１０１８ｃｍ−３から約１．０×１０２０ｃｍ−３のドーパント濃度を有するアルミニウムを注入することによって前記フローティング・ガード・リングの前記濃くドープされた部分を形成する工程、及び
約５．０×１０１６ｃｍ−３から約５．０×１０１７ｃｍ−３のドーパント濃度を有するホウ素を注入することによって前記フローティング・ガード・リングの前記薄くドープされた部分を形成する工程
をさらに含む請求項１８に記載の方法。
【請求項２６】
前記ドーパント濃度が、前記デバイスの主接合から前記デバイスの周辺部に向かって低下する請求項２５に記載の方法。
【請求項２７】
前記ガード・リングの前記薄くドープされた部分の前記ドーパント濃度が、前記デバイスの前記主接合から前記デバイスの前記周辺部に向かって低下し、前記ガード・リングの前記薄くドープされた部分で勾配を与える請求項２６に記載の方法。
【請求項２８】
前記濃くドープされた部分及び前記薄くドープされた部分が、約０．３μｍから約０．８μｍの距離だけ前記炭化ケイ素層の内部に延びる請求項１８に記載の方法。
【請求項２９】
前記フローティング・ガード・リングを形成する工程が、前記フローティング・ガード・リングが均一に離間し、不均一に離間し、且つ／又は均一に離間したものと不均一に離間したものの組合せとなるように前記フローティング・ガード・リングを形成することを含む請求項１８に記載の方法。
【請求項３０】
前記複数のフローティング・ガード・リングが約２個から約１００個のガード・リングを含む請求項１８に記載の方法。
【請求項３１】
前記炭化ケイ素層がｎ型炭化ケイ素層であり、前記複数の離間ガード・リングがｐ型炭化ケイ素である請求項１８に記載の方法。
【請求項３２】
前記炭化ケイ素層がｐ型炭化ケイ素層であり、前記複数の離間ガード・リングがｎ型炭化ケイ素である請求項２８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は超小型デバイスに関し、より詳細には炭化ケイ素デバイス用の端部終端に関する。
【背景技術】
【０００２】
高電圧炭化ケイ素（ＳｉＣ）ショットキー・ダイオードは、例えば約６００Ｖから約２．５ｋＶの間の電圧を扱うことができ、同様の電圧定格で製造されたシリコンＰＩＮダイオードと競合すると予想される。そのようなダイオードは、その活性面積に応じて、約１００アンペア以上もの電流を扱うことができる。高電圧ショットキー・ダイオードは、特に電力調整、電力分配、及び電力制御の分野で、いくつかの重要な適用分野を有する。
【０００３】
そのような適用分野でのＳｉＣショットキー・ダイオードの重要な特性はそのスイッチング速度である。シリコン・ベースのＰＩＮデバイスの示すスイッチング速度は通常、比較的不十分である。シリコンＰＩＮダイオードは、その電圧定格に応じて、約２０ｋＨｚの最大スイッチング速度を有することができる。一方、炭化ケイ素ベースのデバイスは、理論的にはずっと高いスイッチング速度、例えばシリコンよりも約１００倍を超えるスイッチング速度が可能である。さらに、炭化ケイ素デバイスは、シリコン・デバイスよりも高い電流密度を扱うことができる。
【０００４】
従来型ＳｉＣショットキー・ダイオード構造は、ドリフト領域として機能するｎ−エピタキシャル層がその上に形成されたｎ型ＳｉＣ基板を有する。このデバイスは通常、ｎ−上に直接形成されたショットキー接合を含む。ショットキー接合の周囲にはｐ型ＪＴＥ（接合終端延長）領域があり、ｐ型ＪＴＥ領域は通常イオン注入で形成される。注入は、アルミニウム、ホウ素、又は他の適切な任意のｐ型ドーパントでよい。ＪＴＥ領域の目的は、端部での電界集中を低減又は防止すること、及び空乏領域を低減し、又は空乏領域がデバイスの表面と相互作用することを防止することである。表面効果により、空乏領域が不均一に広がることがあり、それによってデバイスの破壊電圧に悪影響が及ぶことがある。他の終端技法は、ガード・リング及びフローティング・フィールド・リングを含み、これらは表面効果の影響をより強く受け得る。空乏領域がデバイスの端部まで延びることを防止するために、窒素やリンなどのｎ型ドーパントの注入によってチャネル・ストップ領域を形成することもできる。
【０００５】
ＳｉＣショットキー・ダイオードの別の従来型終端が、Singh等による「低リークで高歩留りな４Ｈ−ＳｉＣショットキー・ダイオードのプレーナ終端」、ISPSD '97、157〜160頁に記載されている。ＳｉＣショットキー障壁ダイオード用のｐ型エピタキシー・ガード・リング終端が、Ueno等により「高電圧ＳｉＣショットキー・バリア・ダイオードのガード・リング終端」、IEEE Electron Device Letters、Vol.16、No.7、1995年7月、331〜332頁に記載されている。さらに他の終端技法が、「電圧吸収端部を有したＰＮ接合を含むＳｉＣ半導体デバイス」と題された、公開されたＰＣＴ出願第ＷＯ９７／０８７５４号に記載されている。
【０００６】
上記で簡潔に論じたように、接合終端延長（ＪＴＥ）、多重フローティング・ガード・リング（ＭＦＧＲ）、及びフィールド・プレート（ＦＰ）が、高電圧炭化ケイ素デバイスで一般に使用される終端方式である。ＪＴＥは非常に効果的な端部終端かもしれないが、ＪＴＥは、活性ドーピング濃度及び接合深さの生産に厳重な制御を必要とすることがある。さらに、フォトリソグラフィ工程及び注入工程が追加される結果、追加の製造コストがかかることがある。
【０００７】
ＦＰも、デバイスの端部終端のための従来型技法であり、費用対効果が優れていることがある。従来型ＦＰデバイスでは、金属フィールド・プレートの下の酸化物層で高電界が維持される。この技法は、半導体内の最高電界が比較的低いシリコン・デバイスについては良好に実施される。しかし、ＳｉＣデバイスではブロッキング状態の電界が非常に高くなり得（〜２ＭＶ／ｃｍ）、酸化物−半導体界面ではその２．５倍となる。これにより、酸化物の電界が非常に高くなり、その結果長期信頼性が問題となることがある。したがって、ＦＰはＳｉＣデバイスで使用するのに適さないことがある。
【０００８】
ＪＴＥに加えて多重フローティング・ガード・リングが、注入量の変動に対するＪＴＥの感度を低減する技法として提案された。Kinoshita等、「ガード・リング・アシストＲＥＳＵＲＦ：ＳｉＣパワー・デバイスの安定で高耐圧を提供する新しい終端構造」、Tech. Digest of ISPSD '02、253〜256頁を参照されたい。Kinoshita等は、そのような技法が注入量変動に対する感度を低減したことを報告した。しかし、ガード・リングがＪＴＥの内縁とＪＴＥの外側のどちらにも付加されるので、終端のために使用される面積がＪＴＥ単独の面積のほぼ３倍に増加した。
【０００９】
ＭＦＧＲも、ＪＴＥよりも使用する製造工程が少なくてよいので、費用対効果の優れた端部終端の方法であり得る。しかし、ＭＦＧＲは酸化物−半導体界面の表面変化に非常に敏感であり得る。理想的な多重フローティング・ガード・リング（ＭＦＧＲ）終端の理想的な電界プロファイルが、図１Ａから１Ｄに示されている。図１Ａは従来型ＭＦＧＲデバイスを示し、話を簡単にするために、ｐ型ＳｉＣガード・リング間の間隔が一定であるものとして示されている。ブロッキング状態では、空乏領域が主接合で始まり、横方向と垂直方向のどちらにも延びる。空乏領域が第１ガード・リングを突き抜けると、第１ガード・リングの電位が主接合の電位に固定される。この時点で、ガード・リングの突抜け側が少量の正孔をｎ領域に注入する。この失われた電荷が、ガード・リングの外縁からのｎ型電荷の空乏で置き換えられる。空乏領域が最終ガード・リングに達するまで、この突抜け及び電荷注入が続行される。欠乏するｎ型電荷量はガード・リング間で同一であるので（一定間隔ＭＦＧＲ）、図１Ｂに示されるように、各ガード・リングが受けるピークｘ電界は、すべてのガード・リングについて同一である。しかし、図１Ｃからわかるように、ｎ型電荷空乏の量はすべてのガード・リングについて異なるので、ピークｙ電界はすべてのガード・リングについて異なる。最高のｙ電界値は主接合の所に存在し、連続するガード・リングは、低下したレベルのｙ電界を有する。ｘ電界とｙ電界のベクトル和が図１Ｄに示されており、主接合の底部コーナ（図１Ａで円で囲ってある）で最高の電界を示す。したがって、等間隔のＭＦＧＲ終端が使用される場合、主接合の円で囲った底縁部で破壊が生じると予想される。各フローティング・ガード・リングが同一の電界を維持することを望む場合には、ガード・リング間の間隔は変化させてもよい。主接合と最も内側のガード・リングとの間の間隔が最小でよく、最も外側のガーディングでの間隔が最大でよい。
【００１０】
ＭＦＧＲ終端方式に伴う潜在的に重要な１つの問題は、酸化物−半導体界面での電荷に非常に敏感であることである。ＭＯＳトランジスタの金属酸化物半導体（ＭＯＳ）ゲート領域での正味電荷は非常に低くてよい。しかし一般に、フィールド酸化物はしばしば熱成長ゲート酸化物と比べて低い品質を有し、プラズマ処理工程の結果、酸化物電荷が高くなることがある。大量の正電荷が酸化物−半導体界面に存在するとき、薄くドープされたｎ層の表面がｎ＋領域になり、それによって等電位線が圧縮される。この結果、酸化物−半導体界面が非常に高電界となり、したがって、フローティング・ガード・リングの効果性が低下し、その結果、デバイスのブロッキング電圧が低下することがある。さらに、大部分は正電荷であるこの電荷が、酸化物−半導体界面に向かって、又は酸化物−半導体界面から離れるように移動する可能性があり、時間依存破壊電圧、又は破壊ウォークアウトが引き起こされる。破壊ウォークアウトとは、破壊電圧が第１の値で始まり、時間及びバイアスと共に上昇する現象を指す。この問題は炭化ケイ素デバイスではさらに大きくなることがある。これはフィールド酸化物が一般に堆積されるからである。堆積酸化物は通常、熱成長層よりも劣った特性を有し、炭化ケイ素デバイス内の酸化物−半導体界面は、シリコン・デバイスよりもずっと高い電荷密度を有する。
【００１１】
各ガード・リング上にオフセット・フィールド・プレートを置くことが、Yilmaz、「浅い接合を有する高電圧ブロッキング構造の最適化と表面電荷感度」、IEEE Transactions on Electron Devices、Vol.38、No.3、1991年7月、1666〜1675頁で提案された。そのような構造が図２に示されている。図２からわかるように、ｎ型半導体層１０が、その中に形成された主接合１２及び一連のフローティング・ガード・リング１４を有する。酸化物層１６が半導体層１０上に設けられ、開口が酸化物層１６内に設けられる。オフセット・フィールド・プレート１８がフローティング・ガード・リング１４に接触し、酸化物層１６上に延びるように開口内に設けられる。
【００１２】
Yilmazは、界面付近の等電位線を均一に分布させることにより、各ガード・リングが維持する電圧を均一に分散させることができ、寄生電荷に対する感度を低減できることを実証した。この技法はシリコン・デバイスで比較的容易に実装することができる。というのはシリコン・デバイス内のドリフト層のドーピング密度が概して低く、ガード・リングは、それらの間の適度に広い間隔を有することができるからである。しかし、炭化ケイ素デバイスでは、ドリフト層内のドーピング濃度は、同一のブロッキング能力を有するシリコン・デバイスよりも最大で１００倍以上である可能性があり、各ガード・リングが維持する電界は、シリコン・デバイスよりも最大で１０倍以上であることがある。したがって、ガード・リングは、シリコン・デバイスと比べて互いにずっと近づけて配置する必要があることがあり、必要とされるフィールド酸化物の厚さが、シリコン・デバイスで使用されるものよりもずっと厚くなることがある。そのような要件は、フォトリソグラフィなどの従来型製造技法では、炭化ケイ素デバイスについて達成することが難しいことがある。というのはオフセット・フィールド・プレート・フローティング・ガード・リング構造は、各ガード・リングに別々に接触する各フィールド・プレートを有し、ガード・リングの端部が次のガード・リングの端部と重なり合うべきではないからである。こうした要件を満たすために各ガード・リングを拡大する必要があることがあり、ガード・リングの位置合せ公差は０．２５μｍ未満であるべきである。そのような位置合せ要件は、ＳｉＣ用の従来型コンタクト・アライナでは達成するのが不可能ではないとしても難しいことがある。ステップ・カバレッジも、必要とされる酸化物の厚さのために、オフセット・フィールド・プレート・フローティング・ガード・リング構造に伴う別の問題であり得る。さらに、電界又は電圧を維持するのは酸化物であるので、フィールド・プレート設計では、許容範囲の結果を達成するには、酸化物の品質が重要であることがある。炭化ケイ素デバイス中の酸化物は一般に、シリコン・デバイスで利用可能なものよりも低い品質を有する。したがって、オフセット・フィールド・プレート・フローティング・ガード・リング構造は、炭化ケイ素デバイスに対しては実用的ではないことがある。
【００１３】
炭化ケイ素デバイスで使用するのに適したガード・リング端部終端構造が、参照によりその開示全体が本明細書に組み込まれる、２００６年４月１１日に発行され、「シリコン・カーバイド・デバイスの多重フローティング・ガード・リング端部終端」という名称の、本願の譲受人に譲渡されたRyu等の米国特許第７０２６６５０号で論じられている。その中で論じられているように、薄いｐ型層などの表面電荷補償層が、多重フローティング・ガード・リングに加えて設けられる。表面電荷補償層を使用して、炭化ケイ素デバイス中の酸化物−半導体界面での電荷の効果を少なくとも部分的に中和することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】ＰＣＴ出願第ＷＯ９７／０８７５４号
【特許文献２】米国特許第７０２６６５０号
【非特許文献】
【００１５】
【非特許文献１】Singh等、「低リークで高歩留りな４Ｈ−ＳｉＣショットキー・ダイオードのプレーナ終端」、ISPSD '97、157〜160頁
【非特許文献２】Ueno等、「高電圧ＳｉＣショットキー・バリア・ダイオードのガード・リング終端」、IEEE Electron Device Letters、Vol.16、No.7、1995年7月、331〜332頁
【非特許文献３】Kinoshita等、「ガード・リング・アシストＲＥＳＵＲＦ：ＳｉＣパワー・デバイスの安定で高耐圧を提供する新しい終端構造」、Tech. Digest of ISPSD '02、253〜256頁
【非特許文献４】Yilmaz、「浅い接合を有する高電圧ブロッキング構造の最適化と表面電荷感度」、IEEE Transactions on Electron Devices、Vol.38、No.3、1991年7月、1666〜1675頁
【発明の概要】
【課題を解決するための手段】
【００１６】
本発明のいくつかの実施形態は、半導体接合を少なくとも部分的に取り囲む、半導体層内の複数の離間同心フローティング・ガード・リングを含む半導体デバイス用の端部終端構造を提供する。離間同心フローティング・ガード・リングは、濃くドープされた部分及び薄くドープされた部分を有する。ある実施形態では、半導体デバイスは炭化ケイ素半導体デバイスでよく、半導体層は炭化ケイ素層でよく、半導体接合は炭化ケイ素ベースの半導体接合でよい。
【００１７】
本発明の別の実施形態では、フローティング・ガード・リングの濃くドープされた部分が、炭化ケイ素層内に第１距離だけ延び、フローティング・ガード・リングの薄くドープされた部分が、炭化ケイ素層内に第２距離だけ延びる。
【００１８】
本発明のさらに別の実施形態では、第１距離と第２距離は同一でよい。
【００１９】
本発明のある実施形態では、第１距離は第２距離未満でよい。第１距離は約０．５μｍでよく、第２距離は約０．８μｍでよい。フローティング・ガード・リングの薄くドープされた部分は、フローティング・ガード・リングの濃くドープされた部分に隣接する部分で、第１ドーピング濃度を有することができ、フローティング・ガード・リングの濃くドープされた部分の下で、第１ドーピング濃度よりも高い第２ドーピング濃度を有することができる。第１ドーピング濃度は約１．０×１０１７でよく、第２ドーピング濃度は約１．４×１０１７でよい。第２ドーピング濃度は、ＳｉＯ２／ＳｉＣ界面に向かって逆行性プロファイルでよい。
【００２０】
本発明の別の実施形態では、フローティング・ガード・リングの濃くドープされた部分は約５．０×１０１８ｃｍ−３から約１．０×１０２０ｃｍ−３のドーパント濃度を有することができ、フローティング・ガード・リングの薄くドープされた部分は約５．０×１０１６ｃｍ−３から約５．０×１０１７ｃｍ−３のドーパント濃度を有することができる。
【００２１】
本発明のさらに別の実施形態では、ドーパント濃度はデバイスの主接合からデバイスの周辺部に向かって低下してもよい。特定の実施形態では、ガード・リングの薄くドープされた部分のドーパント濃度はデバイスの主接合からデバイスの周辺部に向かって低下してもよく、ガード・リングの薄くドープされた部分で勾配が与えられる。
【００２２】
本発明のある実施形態では、濃くドープされた部分及び薄くドープされた部分が、約０．３μｍから約０．８μｍの距離だけ炭化ケイ素層の内部に延びる。
【００２３】
本発明の別の実施形態では、フローティング・ガード・リングは、均一に離間しても、不均一に離間しても、且つ／又は均一に離間したものと不均一に離間したものの組合せでもよい。
【００２４】
本発明のさらに別の実施形態では、複数のフローティング・ガード・リングが約２個から約１００個のガード・リングを含むことができる。
【００２５】
本発明のある実施形態では、炭化ケイ素層はｎ型炭化ケイ素層でよく、複数の離間ガード・リングはｐ型炭化ケイ素でよい。
【００２６】
本発明の別の実施形態では、炭化ケイ素層はｐ型炭化ケイ素層でよく、複数の離間ガード・リングはｎ型炭化ケイ素でよい。
【図面の簡単な説明】
【００２７】
【図１】従来型ＭＦＧＲ構造と、その構造の理想的な電界プロファイルの図である。
【図２】オフセット・フィールド・プレートを有する従来型ＭＦＧＲ構造の図である。
【図３】本発明のある実施形態による端部終端構造の断面図である。
【図４Ａ】本発明のある実施形態による端部終端構造の製造での処理工程を示す断面図である。
【図４Ｂ】本発明のある実施形態による端部終端構造の製造での処理工程を示す断面図である。
【図４Ｃ】本発明のある実施形態による端部終端構造の製造での処理工程を示す断面図である。
【図４Ｄ】本発明のある実施形態による端部終端構造の製造での処理工程を示す断面図である。
【図５】本発明のある実施形態によるイオン注入用の２重ガード・リング・マスクの平面図である。
【図６】本発明のある実施形態によるロバスト・ガード・リング終端（「ロバストＧＲ終端」）及び２重ガード・リング終端（「２重ＧＲ終端」）を有するダイオードに関するブロッキング・ヒストグラムである。
【図７】本発明のある実施形態によるロバスト・ガード・リング終端及び２重ガード・リング終端を有するダイオードに関する代表的な逆方向ＩＶ曲線を示すグラフである。
【図８】本発明のある実施形態によるロバスト・ガード・リング終端及び２重ガード・リング終端を有するダイオードに関するＳｉＣ  ＪＢＳダイオード・ブロッキング特性のシミュレーションを示すグラフである。
【図９】本発明のある実施形態による６８０Ｖでの２重ガード・リング終端を有するＪＢＳの電位分布を示すグラフである。
【図１０】本発明のある実施形態による６８０Ｖでのロバスト・ガード・リング終端を有するＪＢＳの電位分布を示すグラフである。
【図１１】本発明のある実施形態による終端接合の下の電場分布比較を示すグラフである。
【図１２】本発明のある実施形態によるＳｉＯ２／ＳｉＣ界面での電界分布比較を示すグラフである。
【図１３】本発明のある実施形態による端部終端構造を示す断面図である。
【図１４】図１３に示される本発明のある実施形態による電界特性を示すグラフである。
【図１５】図１３に示される本発明のある実施形態による電界特性を示すグラフである。
【発明を実施するための形態】
【００２８】
本発明の例示的実施形態が示される添付の図面を参照しながら、本発明を以下でより完全に説明する。しかし、本発明は多数の異なる形態で実施することができ、本発明が本明細書に記載の例示的実施形態に限定されると解釈されるべきではない。むしろ、開示の実施形態は、本開示が徹底的且つ完全なものとなり、本発明の範囲を当業者に完全に伝えるために与えられている。図面では、図が見やすいように層及び領域のサイズ及び相対的サイズが誇張されることがある。さらに、本明細書で説明し、図示される各実施形態は、その相補電導型の実施形態も含む。全体を通して同様の番号は同様の要素を指す。
【００２９】
ある要素又は層が別の要素「上にある」、別の要素に「接続される」、「結合される」、又は「応答する」（及び／又はそれらの変形）ものとして参照されるとき、要素又は層が直接的に別の他の要素上に存在することができ、又は別の要素に直接的に接続し、結合することができ、又は別の要素に直接的に応答することができ、或いは介在要素が存在できることが理解されよう。一方、要素が別の要素「上に直接的にある」、別の要素に「直接的に接続される」、「直接的に結合される」、又は「直接的に応答する」（及び／又はそれらの変形）ものとして参照されるとき、介在要素は存在しない。本明細書では、「及び／又は」という用語は、関連する列挙される項目のうちの１つ又は複数の任意且つすべての組合せを含み、「／」と略記されることがある。
【００３０】
本明細書では様々な要素、構成要素、領域、層、及び／又は区間を記述するのに第１、第２、第３などの用語が使用されることがあるが、こうした要素、構成要素、領域、層、及び／又は区間がこうした用語によって限定されるべきではないことを理解されよう。こうした用語は、ある要素、構成要素、領域、層、又は区間を別の領域、層、又は区間と区別するのに使用されるに過ぎない。したがって、以下で論じられる第１の要素、構成要素、領域、層、又は区間は、本発明の教示から逸脱することなく、第２の要素、構成要素、領域、層、又は区間と呼ぶことができる。
【００３１】
本明細書で使用される用語は、特定の実施形態を記述するためだけのものであり、本発明の限定ではないものとする。本明細書では、単数形「一つの（ａ、ａｎ）」、及び「その（ｔｈｅ）」は、別段の文脈の明確な指示がない限り複数形も含むものとする。「含む（ｃｏｍｐｒｉｓｅｓ）」及び／又は「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」という用語（及び／又はそれらの変形）は、本明細書で使用されるとき、記載した特徴、整数、工程、動作、要素、及び／又は構成要素の存在を明記するが、１つ又は複数の他の特徴、整数、工程、動作、要素構成要素、及び／又はそれらのグループの存在又は追加を排除しないことをさらに理解されよう。一方、「から成る（ｃｏｎｓｉｓｔｉｎｇ  ｏｆ）」という用語（及び／又はその変形）は、本明細書で使用されるとき、記載の数の特徴、整数、工程、動作、要素、及び／又は構成要素を指定し、追加の特徴、整数、工程、動作、要素、及び／又は構成要素を排除する。
【００３２】
さらに、本明細書では、図に示されるようなある要素の別の要素に対する関係を記述するのに、「より下の（ｌｏｗｅｒ）」又は「底部の（ｂｏｔｔｏｍ）」や「より上の（ｕｐｐｅｒ）」又は「頂部の（ｔｏｐ）」などの相対的用語が使用されることがある。相対的用語は、図に示されるデバイスの向きに加えて、異なる向きを包含するものとすることを理解されよう。例えば、図のうちの１つの中のデバイスが裏返される場合、他の要素の「より下（ｌｏｗｅｒ）」側にあると記述される要素は、他の要素の「より上（ｕｐｐｅｒ）」側に向くことになる。したがって、「より下の（ｌｏｗｅｒ）」という例示的用語は、図の特定の向きに応じて「より下の（ｌｏｗｅｒ）」向きと「より上の（ｕｐｐｅｒ）」向きのどちらも包含することができる。同様に、図のうちの１つの中のデバイスが裏返される場合、他の要素の「下（ｂｅｌｏｗ又はｂｅｎｅａｔｈ）」にあるものとして記述される要素は、他の要素の「上（ａｂｏｖｅ）」に向くことになる。したがって、「下（ｂｅｌｏｗ又はｂｅｎｅａｔｈ）」という例示的用語は、上と下のどちらの向きも包含することができる。
【００３３】
本発明の理想化された実施形態（及び中間構造）の略図である断面図を参照しながら、本発明の例示的実施形態が本明細書で説明される。したがって、例えば製造技法及び／又は公差の結果としての図の形状からの変形が予想されることがある。したがって、本明細書で明確に定義されたのでない限り、本発明の開示の例示的実施形態が、本明細書で例示される特定の形状の領域に限定されると解釈されるべきではなく、例えば製造の結果として生じる形状のずれを含むように解釈されるべきである。例えば、矩形として示される注入領域は通常丸い部分形状又は曲がった部分形状を有し、且つ／或いはその縁部で、注入領域から非注入領域への二値変化ではなく注入濃度の勾配を有する。同様に、注入によって形成される埋込み領域により、埋込み領域と注入が行われる表面との間の領域にいくらかの注入が行われることがある。したがって、図に示される領域は概略的な性質のものであり、その形状は、本明細書で明確に定義されたのでない限りデバイスの領域の実際の形状を図示するものではなく、本発明の範囲を限定するものではない。
【００３４】
別段の定義がない限り、本明細書で使用されるすべての用語（技術用語及び科学用語を含む）は、本発明の属する当業者によって一般的に理解されるのと同じ意味を有する。一般的に使用される辞書で定義されるような用語は、関連技術分野及び本願の文脈での意味と矛盾しない意味を有するものとして解釈されるべきであり、本明細書で明確に定義されたのでない限り、理想化された意味又は過度に形式的な意味に解釈されないことがさらに理解されよう。
【００３５】
以下でより詳細に説明されるように、本発明の実施形態は、Ｐ−Ｎ、ショットキー、ＰｉＮなどの半導体デバイス、又は他のそのような半導体デバイスの改良型の端部終端を提供することができる。本発明の特定の実施形態は、炭化ケイ素（ＳｉＣ）デバイス用の端部終端を提供する。例えば、本発明の実施形態は、本発明の範囲から逸脱することなく、ＳｉＣショットキー・ダイオード、接合障壁ショットキー（ＪＢＳ）ダイオード、ＰｉＮダイオード、サイリスタ、トランジスタ、又は他のそのようなＳｉＣデバイス用の端部終端として使用することができる。
【００３６】
具体的には、本発明のある実施形態は、図３から１５に関して以下で詳細に論じるように、２重ガード・リング終端（「２重ＧＲ終端」）を使用する高電圧炭化ケイ素デバイス用の改良型の端部終端を提供する。上記で参照により本明細書に組み込まれた、本願の譲受人に譲渡されたRyu等の米国特許第７０２６６５０号（以後’６５０特許）は、ＳｉＣパワー・デバイスと共に使用されるロバスト・ガード・リング終端（「ロバストＧＲ終端」）を論じている。その中で論じられているように、薄いｐ型層などの表面電荷補償層が、多重フローティング・ガード・リングに加えて設けられる。「’６５０特許」で論じられているガード・リング終端構造は、接合終端延長（ＪＴＥ）を含む従来型ガード・リング終端よりも高いブロッキング能力を示している。しかし、最大破壊電圧は、理論で予測される値よりも依然として低いことがある。
【００３７】
したがって、本発明のいくつかの実施形態は、濃くドープされた注入及び薄くドープされた注入の２重ガード・リング（ＤＧＲ）終端構造をそれぞれ提供する。具体的には、ガード・リングの濃くドープされた部分をアルミニウム（Ａｌ）注入で達成することができ、ガード・リングの薄くドープされた部分をホウ素（Ｂ）注入で達成することができる。本発明のある実施形態に従って濃くドープされた注入と薄くドープされた注入を提供することにより、主接合から終端縁部へのドーピング勾配を実現することができ、それによって本発明のある実施形態によれば、デバイスにおいて電界をさらに低減することができる。言い換えれば、ガード・リングの平均ドーピング濃度は、デバイスの主接合よりも高く、デバイスの周辺部に向かって低下する。本発明のある実施形態によるドーピング勾配はＳｉＣ内のホウ素に対して特に有用であり、ＳｉＣ内のホウ素は、高温活性化プロセス中に拡散することができる。本発明のある実施形態に関する詳細が、図３から１５について本明細書でさらに論じられる。
【００３８】
次に図３を参照しながら、本発明のある実施形態を示す炭化ケイ素半導体デバイス２０の断面図が論じられる。図３に示されるように、本発明のある実施形態によれば、薄くドープされたｎ型炭化ケイ素層などの炭化ケイ素層３０が、例えばｐ型炭化ケイ素の主接合３２、並びにｐ型炭化ケイ素フローティング・ガード・リングなどの複数の２重ガード・リングＤＧＲ１、ＤＧＲ２、ＤＧＲ３、及びＤＧＲ４をその中に形成している。図３には４つの２重ガード・リングＤＧＲ１、ＤＧＲ２、ＤＧＲ３、及びＤＧＲ４が示されているが、本発明の実施形態はこの構成に限定されない。本発明の範囲から逸脱することなく、任意の数の２重ガード・リングを含めることができる。
【００３９】
図３にさらに示されるように、酸化物層などの絶縁層２６が炭化ケイ素層３０上に設けられる。絶縁層２６は、堆積又は成長させた酸化物でよく、当業者にとって周知の技法を使用して製造することができる。本発明の特定の実施形態では、絶縁層２６は、ＳｉＯ２などの酸化物、Ｓｉ３Ｎ４などの窒化物、酸化物−窒化物−酸化物構造、及び／又は酸窒化物、又はポリイミド層などの有機フィルムでよい。
【００４０】
図３にさらに示されているように、２重ガード・リングＤＧＲ１、ＤＧＲ２、ＤＧＲ３、及びＤＧＲ４はそれぞれ、第１部分３４及び第２部分３６を含む。本発明のある実施形態では、２重ガード・リングＤＧＲ１、ＤＧＲ２、ＤＧＲ３、及びＤＧＲ４の第１部分３４及び第２部分３６はｐ型炭化ケイ素でよい。第１ガード・リングＤＧＲ１と第２ガード・リングＤＧＲ２の間の距離Ｄ１が０に等しいものとして示されているが、本発明の実施形態はこの構成に限定されない。本願の範囲から逸脱することなく、第１ガード・リングＤＧＲ１と第２ガード・リングＤＧＲ２の間の距離は０より大きくてよい。第２ガード・リングＤＧＲ２と第３ガード・リングＤＧＲ３の間の距離Ｄ２、並びに第３ガード・リングＤＧＲ３と第４ガード・リングＤＧＲ４との間の距離Ｄ３がさらに示されている。本発明の範囲から逸脱することなく、距離Ｄ１、Ｄ２、及びＤ３はすべて異なる距離でよい。
【００４１】
ｐ型炭化ケイ素２重ガード・リングがｎ型炭化ケイ素層内に設けられる、図３に示される構造では、２重ガード・リングＤＧＲ１、ＤＧＲ２、ＤＧＲ３、及びＤＧＲ４の濃くドープされた部分（ｐ＋）３４のドーズ電荷（濃度×深さ＝ドーズ）は、約５．０×１０１８から約１．０×１０２０ｃｍ−３まででよい。薄くドープされた部分（ｐ−）３６は、約５．０×１０１６から約５．０×１０１７ｃｍ−３でよい。本明細書では、「ｎ＋」又は「ｐ＋」は、同一又は別の層又は基板の隣接する領域又は他の領域内に存在するものよりも高いキャリア濃度で定義される領域を指す。２重ガード・リングＤＧＲ１、ＤＧＲ２、ＤＧＲ３、及びＤＧＲ４の濃くドープされた部分３４及び薄くドープされた部分３６は、約０．３から約０．８μｍの距離Ｄ４だけ炭化ケイ素層３０の内部に延びることができる。図１は、濃くドープされた部分３４と薄くドープされた部分３６が同一の距離Ｄ４だけ基板内に延びることを示しているが、本発明の実施形態はこの構成に限定されない。図１３について以下で代替実施形態がさらに論じられる。
【００４２】
２重ガード・リングＤＧＲ１、ＤＧＲ２、ＤＧＲ３、及びＤＧＲ４の濃くドープされた部分３４及び／又は薄くドープされた部分３６は、デバイス２０の主接合３２の近くで高いドーピング濃度を有し、デバイス２０の周辺部で低いドーピング濃度を有することができる。本発明のある実施形態では、濃くドープされた部分３４を達成するのにアルミニウム・イオンが注入され、薄くドープされた部分３６を達成するのにホウ素イオンが注入される。濃くドープされたガード・リングに隣接する第２ガード・リング内の薄くドープされた部分３６を設けることにより、特に高温活性化プロセス中に拡散する可能性のあるＳｉＣ内のホウ素の場合に、主接合３２からの終端端部へのドーピング勾配を与えることが可能となる。したがって、本発明のある実施形態により電場をさらに低減することができる。
【００４３】
酸化物−半導体界面は、約１．０×１０１２から約２．０×１０１２ｃｍ−３の正電荷を有すると予想される。２重ガード・リングＤＧＲ１、ＤＧＲ２、ＤＧＲ３、及びＤＧＲ４の表面低ドーズ部分３６の表面は通常、正の表面電荷によって空乏し、２重ガード・リングＤＧＲ１、ＤＧＲ２、ＤＧＲ３、及びＤＧＲ４の空乏領域低ドーズ部分３６内の負電荷は、酸化物界面電荷から生じる電界線を減少させ、恐らくは正界面電荷の負の効果を中和させる。
【００４４】
上記で論じたように、本発明のある実施形態では、２重ガード・リング３４／３６は、均一に離間しても、不均一に離間しても、又は均一に離間したものと不均一に離間したものの組合せでもよい。言い換えれば、Ｄ１、Ｄ２、Ｄ３などの長さは変化することがあり、一定ではないことがある。さらに、本発明のある実施形態では、約１個から約１００個のガード・リング３４／３６を設けることができる。ガード・リング３４／３６は、約１０μｍから約１０００μｍの距離だけデバイスの主接合から延びることができる。
【００４５】
本発明のある実施形態によるデバイスを製造する際に、濃くドープされた部分３４の形成の前又は後に、薄くドープされた部分３６を形成することができる。濃くドープされた部分３４と薄くドープされた部分３６はどちらも、例えばイオン注入、又は当業者にとって周知の他の技法で設けることができる。或いは、薄くドープされた部分３４又は濃くドープされた部分３６は、層３０上に形成されるＳｉＣのエピタキシャル成長層又はＳｉＣの堆積層でよく、領域の場合、所望の表面電荷補償領域及び／又は層を設けるようにパターン形成することができる。そのような場合、ＳｉＣ層の形成前又はＳｉＣ層の形成後に、ガード・リングを形成することができる。
【００４６】
Ｐ−Ｎ主接合を参照しながら本発明の実施形態を例示したが、本開示を鑑みて当業者は理解するであろうが、本発明の実施形態による端部終端技法は、ショットキー接合などの他のデバイス及び／又は接合型で使用することができる。
【００４７】
図３に関して上記で論じたように、本発明のある実施形態は、電界をさらに低減するために高注入ドーズ及び低注入ドーズの２重ガード・リングを含む新規な端部終端構造を提供する。具体的には、上記で論じたように、本発明のある実施形態は、ガード・リングの薄くドープされた部分３４の勾配を提供し、パワー・デバイスのブロッキング能力をさらに改善することができる。さらに、本発明のある実施形態によれば、薄くドープされた部分３４は、位置合せ不良、開口画定などの処理で広範な公差を有し得る。既存の工程を使用して、本発明のある実施形態による２重ガード・リング終端構造を処理することができ、したがって本発明のある実施形態による２重ガード・リング終端構造は、処理工程及びこうしたデバイスを処理する困難さを増やさないことができる。本発明のある実施形態によるデバイスによって提供されるより高いブロッキング能力により、より薄いドリフト層によるオン抵抗の低減など、パワー・デバイスの他のパラメータを改善することができる。より薄いドリフト層は、パワー・デバイス・ダイ・サイズをさらに縮小することができ、より高いダイ歩留りを達成する。
【００４８】
次に、本発明のある実施形態による２重ガード・リング端部終端構造を製造する方法が、図４Ａから４Ｄに関して論じられる。図４Ａからわかるように、炭化ケイ素層３０が、２重ガード・リング構造の接合３２と、離間した濃くドープされた部分３４とをその中に形成している。そのような領域は、例えば炭化ケイ素基板及び／又はエピタキシャル層へのイオン注入によって形成することができる。例えば、約５．０×１０１８から約１．０×１０２０ｃｍ−３のドーピング濃度を有するアルミニウム・イオンを炭化ケイ素層３０に注入して、図４Ａに示される濃くドープされた部分３４を設けることができる。
【００４９】
次に図４Ｂを参照すると、炭化ケイ素層３０上にマスク層１００を形成及びパターン形成することができ、マスク層１００は、接合３２及びガード・リングの濃くドープされた部分３４に対応することができる。マスク層１００は、従来型マスク材料製でよく、例えば、従来型フォトリソグラフィ又は当業者にとって周知の他のそのような技法を使用してパターン形成することができる。マスク層１００は、接合３２及びガード・リングの濃くドープされた部分３４に隣接する窓を開口する。
【００５０】
図４Ｃに示されるように、マスク層１００をイオン注入マスクとして使用するイオン注入により、ガード・リングの薄くドープされた部分３６を形成することができる。例えば、約５．０×１０１６から約５．０×１０１７ｃｍ−３のドーピング濃度を有するホウ素イオンを炭化ケイ素層３０に注入して、図４Ｃに示される薄くドープされた部分３４を設けることができる。次いで、マスク層１００を除去することができ、図４Ｄに示されるように、得られた構造上に絶縁層２６を形成することができる。絶縁層２６は、例えば熱酸化して、及び／又は得られた構造上に酸化物を堆積させることによって形成してもよい。
【００５１】
製造での特定の操作、特定のマスク・パターンなどを参照しながら本発明の実施形態を説明したが、本開示を鑑みて当業者は理解するであろうが、本発明の教示から恩恵を受けつつ、他の操作、操作のシーケンス、マスク・パターンなどを使用することができる。例えば、ガード・リング及び表面電荷補償領域の注入の異なるシーケンスを提供することができる。さらに、デバイスの製造での特定の操作は製造中のデバイスに依存することがある。したがって、例えば、トランジスタの製造は、ダイオードの製造とは異なる製造工程を有することがある。したがって、本発明の実施形態が製造での特定の操作に限定されると解釈されるべきではなく、本明細書に記載の端部終端構造を提供する製造操作を包含することができる。
【００５２】
次に図５を参照して、本発明のある実施形態による２重ガード・リング終端構造を形成するのに使用されるマスクが論じられる。図５に示されるように、マスク５００がパターン形成され、２重ガード・リングの薄くドープされた部分３４、例えばホウ素と、２重ガード・リングの濃くドープされた部分３６、例えばアルミニウムとが形成されている。濃くドープされた部分３６を注入するのに使用されるマスク５００の部分が図５に示されている。さらに、薄くドープされた部分３４を注入するのに使用されるマスク５００の部分が図５に示されている。したがって、本発明のある実施形態による２重ガード・リング終端により、１回の注入を使用して、薄くドープされたガード・リング（Ｂ）のドーズをデバイスの主接合から周辺部まで徐々に低減させることが可能となる。
【００５３】
次に図６を参照して、本発明のある実施形態によるロバスト・ガード・リング終端及び２重ガード・リング終端を有するダイオードに関するブロッキング・ヒストグラムが論じられる。ヒストグラムで示されるように、本発明のある実施形態による２重ガード・リング終端構造を使用して、約１３０Ｖ高いブロッキング電圧が達成された。
【００５４】
図７は、本発明のある実施形態によるロバスト・ガード・リング終端及び２重ガード・リング終端を有するダイオードに関する代表的な逆方向ＩＶ曲線を示すグラフである。図８は、本発明のある実施形態によるロバスト・ガード・リング終端及び２重ガード・リング終端を有するダイオードに関するＳｉＣ  ＪＢＳダイオード・ブロッキング特性のシミュレーションを示すグラフである。デバイスは、同一のウェハを使用して製造された。
【００５５】
図９及び１０は、本発明のある実施形態による６８０Ｖでの２重ガード・リング終端及びロバスト・ガード・リング終端をそれぞれ有するＪＢＳの電位分布を示すグラフである。図１１及び１２は、本発明のある実施形態による終端接合の下、及びＳｉＯ２／ＳｉＣ界面での電場分布比較をそれぞれ示すグラフである。より弱い電界はより弱い漏れ電流を生み出すことが理解されよう。
【００５６】
次に図１３、本発明のある実施形態による端部終端構造２０’を示す断面図を参照する。全体を通して同様の参照番号は同様の要素を指し、したがって図３に関して上記で論じた同様の番号の要素に関する詳細は、簡潔にするために本明細書では繰り返さない。図１３に示されるように、２重ガード・リング構造の薄くドープされた部分が、第１部分４６及び第２部分４７を有する。図１３に示されるように、薄くドープされた部分４６の第１部分はｐ−−層でよく、ドーピング濃度約１．０×１０１７ｃｍ−３を有することができる。薄くドープされた部分の第１部分は、半導体層３０の内部に約０．５μｍだけ延びることができる。さらに、薄くドープされた部分４７の第２部分はｐ−層でよく、ドーピング濃度約１．４×１０１７ｃｍ−３を有することができる。薄くドープされた部分４７の第２部分は、半導体層３０の内部に約０．８μｍだけ延びることができ、濃くドープされた部分３６の下に延びることができる。図１３に示される本発明の実施形態は、以下で論じられる図１４及び１５に示されるように、電場特性の改善を示すことができる。
【００５７】
図１４は、図１３に示された本発明のある実施形態による電界特性を示すグラフである。図１５は、図１３に示された本発明のある実施形態による電界特性を示すグラフである。特に図１５は、第２ドーピング濃度の逆行性プロファイルを有するロバストＧＲ終端及び２重ガード・リング終端を示すグラフである。
【００５８】
上記では主に炭化ケイ素半導体デバイスに関して本発明の実施形態が論じられたが、本発明の実施形態は炭化ケイ素デバイスに限定されない。例えば、本発明のある実施形態によるデバイスは、本発明の範囲から逸脱することなく、シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）、又はガリウム砒素（ＧａＡｓ）でもよい。
【００５９】
図面及び本明細書では、本発明の典型的な好ましい実施形態が開示されており、特定の用語が使用されるが、一般的且つ記述的な意味で使用されるに過ぎず、限定のためのものではなく、本発明の範囲は以下の特許請求の範囲で記述される。
【図１Ａ】
2011514674.tif 000003
【図１Ｂ】
2011514674.tif 000004
【図１Ｃ】
2011514674.tif 000005
【図１Ｄ】
2011514674.tif 000006
【図２】
2011514674.tif 000007
【図３】
2011514674.tif 000008
【図４Ａ】
2011514674.tif 000009
【図４Ｂ】
2011514674.tif 000010
【図４Ｃ】
2011514674.tif 000011
【図４Ｄ】
2011514674.tif 000012
【図５】
2011514674.tif 000013
【図６】
2011514674.tif 000014
【図７】
2011514674.tif 000015
【図８】
2011514674.tif 000016
【図９】
2011514674.tif 000017
【図１０】
2011514674.tif 000018
【図１１】
2011514674.tif 000019
【図１２】
2011514674.tif 000020
【図１３】
2011514674.tif 000021
【図１４】
2011514674.tif 000022
【図１５】
2011514674.tif 000023
【手続補正書】
【提出日】平成21年12月21日(2009.12.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスの端部終端構造であって、
半導体接合を少なくとも部分的に取り囲む半導体層内の複数の離間同心フローティング・ガード・リングであって、濃くドープされた部分及び薄くドープされた部分を有し、前記複数の離間同心フローティング・ガード・リング間の間隔が不均一である離間同心フローティング・ガード・リングを有する端部終端構造。
【請求項２】
前記半導体デバイスが炭化ケイ素半導体デバイスを含み、前記半導体層が炭化ケイ素層を含み、前記半導体接合が炭化ケイ素を主成分とする半導体接合を含む請求項１に記載の端部終端構造。
【請求項３】
前記フローティング・ガード・リングの前記濃くドープされた部分が、前記炭化ケイ素層の内部に第１距離だけ延び、前記フローティング・ガード・リングの前記薄くドープされた部分が、前記炭化ケイ素層の内部に第２距離だけ延びる請求項２に記載の端部終端構造。
【請求項４】
前記第１距離と前記第２距離が同一である請求項３に記載の端部終端構造。
【請求項５】
前記第１距離が前記第２距離未満である請求項３に記載の端部終端構造。
【請求項６】
前記第１距離が約０．５μｍであり、前記第２距離が約０．８μｍである請求項５に記載の端部終端構造。
【請求項７】
前記フローティング・ガード・リングの前記薄くドープされた部分が、前記フローティング・ガード・リングの前記濃くドープされた部分に隣接する部分で第１ドーピング濃度を有し、前記フローティング・ガード・リングの前記濃くドープされた部分の下で前記第１ドーピング濃度よりも高い第２ドーピング濃度を有する請求項６に記載の端部終端構造。
【請求項８】
前記第１ドーピング濃度が約１．０×１０１７ｃｍ−３であり、前記第２ドーピング濃度が約１．４×１０１７ｃｍ−３である請求項７に記載の端部終端構造。
【請求項９】
前記フローティング・ガード・リングの前記濃くドープされた部分が、約５．０×１０１８ｃｍ−３から約１．０×１０２０ｃｍ−３のドーパント濃度を有し、前記フローティング・ガード・リングの前記薄くドープされた部分が、約５．０×１０１６ｃｍ−３から約５．０×１０１７ｃｍ−３のドーパント濃度を有する請求項２に記載の端部終端構造。
【請求項１０】
前記フローティング・ガード・リングの前記ドーパント濃度が、前記デバイスの主接合から前記デバイスの周辺部に向かって低下する請求項９に記載の端部終端構造。
【請求項１１】
前記ガード・リングの前記薄くドープされた部分の前記ドーパント濃度が、前記デバイスの前記主接合から前記デバイスの前記周辺部に向かって低下し、前記ガード・リングの前記薄くドープされた部分で勾配を与える請求項１０に記載の端部終端構造。
【請求項１２】
前記濃くドープされた部分及び前記薄くドープされた部分が、約０．３μｍから約０．８μｍの距離だけ前記炭化ケイ素層の内部に延びる請求項２に記載の端部終端構造。
【請求項１３】
前記フローティング・ガード・リングが、均一に離間し、不均一に離間し、且つ／又は均一に離間に離間したものと不均一に離間したものの組合せである請求項１に記載の端部終端構造。
【請求項１４】
前記複数のフローティング・ガード・リングが約２個から約１００個のガード・リングを含む請求項１に記載の端部終端構造。
【請求項１５】
前記炭化ケイ素層がｎ型炭化ケイ素層であり、前記複数の離間ガード・リングがｐ型炭化ケイ素である請求項２に記載の端部終端構造。
【請求項１６】
前記炭化ケイ素層がｐ型炭化ケイ素層であり、前記複数の離間ガード・リングがｎ型炭化ケイ素である請求項２に記載の端部終端構造。
【請求項１７】
半導体デバイス用の端部終端構造を製造する方法であって、
半導体接合を少なくとも部分的に取り囲む半導体層内の複数の離間同心フローティング・ガード・リングを形成することであって、前記離間同心フローティング・ガード・リングが、濃くドープされた部分及び薄くドープされた部分を有し、前記複数の離間同心フローティング・ガード・リング間の間隔が不均一であることを含む方法。
【請求項１８】
前記半導体デバイスが炭化ケイ素半導体デバイスを含み、前記半導体層が炭化ケイ素層を含み、前記半導体接合が炭化ケイ素を主成分とする半導体接合を含む請求項１７に記載の方法。
【請求項１９】
前記フローティング・ガード・リングの前記濃くドープされた部分を形成する工程が、前記炭化ケイ素層の内部に第１距離だけ延びるように前記フローティング・ガード・リングの前記濃くドープされた部分を形成する工程を含み、
前記フローティング・ガード・リングの前記薄くドープされた部分を形成する工程が、前記炭化ケイ素層の内部に第２距離だけ延びるように前記フローティング・ガード・リングの前記薄くドープされた部分を形成する工程を含む請求項１８に記載の方法。
【請求項２０】
前記第１距離と前記第２距離が同一である請求項１９に記載の方法。
【請求項２１】
前記第１距離が前記第２距離未満である請求項１９に記載の方法。
【請求項２２】
前記第１距離が約０．５μｍであり、前記第２距離が約０．８μｍである請求項２１に記載の方法。
【請求項２３】
前記フローティング・ガード・リングの前記薄くドープされた部分が、前記フローティング・ガード・リングの前記濃くドープされた部分に隣接する部分で第１ドーピング濃度を有し、前記フローティング・ガード・リングの前記濃くドープされた部分の下で前記第１ドーピング濃度よりも高い第２ドーピング濃度を有する請求項２２に記載の方法。
【請求項２４】
前記第１ドーピング濃度が約１．０×１０１７ｃｍ−３であり、前記第２ドーピング濃度が約１．４×１０１７ｃｍ−３である請求項２３に記載の方法。
【請求項２５】
約５．０×１０１８ｃｍ−３から約１．０×１０２０ｃｍ−３のドーパント濃度を有するアルミニウムを注入することによって前記フローティング・ガード・リングの前記濃くドープされた部分を形成する工程、及び
約５．０×１０１６ｃｍ−３から約５．０×１０１７ｃｍ−３のドーパント濃度を有するホウ素を注入することによって前記フローティング・ガード・リングの前記薄くドープされた部分を形成する工程
をさらに含む請求項１８に記載の方法。
【請求項２６】
前記フローティング・ガード・リングの前記ドーパント濃度が、前記デバイスの主接合から前記デバイスの周辺部に向かって低下する請求項２５に記載の方法。
【請求項２７】
前記ガード・リングの前記薄くドープされた部分の前記ドーパント濃度が、前記デバイスの前記主接合から前記デバイスの前記周辺部に向かって低下し、前記ガード・リングの前記薄くドープされた部分で勾配を与える請求項２６に記載の方法。
【請求項２８】
前記濃くドープされた部分及び前記薄くドープされた部分が、約０．３μｍから約０．８μｍの距離だけ前記炭化ケイ素層の内部に延びる請求項１８に記載の方法。
【請求項２９】
前記フローティング・ガード・リングを形成する工程が、前記フローティング・ガード・リングが均一に離間し、不均一に離間し、且つ／又は均一に離間したものと不均一に離間したものの組合せとなるように前記フローティング・ガード・リングを形成することを含む請求項１８に記載の方法。
【請求項３０】
前記複数のフローティング・ガード・リングが約２個から約１００個のガード・リングを含む請求項１８に記載の方法。
【請求項３１】
前記炭化ケイ素層がｎ型炭化ケイ素層であり、前記複数の離間ガード・リングがｐ型炭化ケイ素である請求項１８に記載の方法。
【請求項３２】
前記炭化ケイ素層がｐ型炭化ケイ素層であり、前記複数の離間ガード・リングがｎ型炭化ケイ素である請求項２８に記載の方法。
【請求項３３】
半導体デバイス用の端部終端構造であって、
前記デバイスの電界破壊を低減する半導体層内の少なくとも２つの離間同心フローティング・ガード・リングであって、濃くドープされた部分及び薄くドープされた部分を有する離間同心フローティング・ガード・リングを有する端部終端構造。
【国際調査報告】
2011514674.tif 000024
2011514674.tif 000025