(57)【要約】  MEMSデバイスの閾値電圧を測定する方法およびデバイスが開示される。閾値電圧は、デバイスに状態の変化を生じさせる試験電圧に基づく。デバイスの状態変化は、試験電圧を駆動するのに使用された積分電流または積分電荷をモニタすることによって検出される。
2011517625.tif 000002
【特許請求の範囲】
【請求項１】
微小電子機械システム(MEMS)デバイスのための閾値電圧を測定する方法であって、
複数の電圧遷移を前記デバイスに与え、1つまたは複数の遷移の間に前記デバイスに印加された電荷の量を検知する段階と、
前記検知された電荷の量に基づいて、前記1つまたは複数の遷移の各々が前記デバイスの状態を変化させるかどうかを決定する段階と、
状態変化をもたらす遷移に少なくとも部分的に基づいて前記閾値電圧を決定する段階と
を含む、方法。
【請求項２】
前記閾値電圧を決定する段階が、前記デバイスの可動要素を移動させるのに十分な電圧を決定する段階を含む、請求項1に記載の方法。
【請求項３】
前記電荷を検知する段階が前記デバイスに印加された電流を積分する段階を含む、請求項1に記載の方法。
【請求項４】
前記電荷を検知する段階が前記デバイスに印加された電流を測定する段階を含む、請求項1に記載の方法。
【請求項５】
前記電荷を検知する段階が、信号をデジタルで積分する段階および信号をアナログで積分する段階の少なくとも一方を含む、請求項1に記載の方法。
【請求項６】
前記デバイスの端子を接地に接続し、初期化電圧を印加する段階であり、前記デバイスがその後は初期状態にある、段階と、
前記複数の電圧遷移を与える前に前記デバイスの前記端子を積分器回路に接続する段階と、
前記積分器回路で前記電荷を検知する段階と
をさらに含む、請求項1に記載の方法。
【請求項７】
正の電圧遷移の前に前記デバイスの前記端子を第1の積分器に接続する段階と、
前記第1の積分器回路で前記電荷を検知して第1の閾値を決定する段階と、
負の電圧遷移の前に前記デバイスの前記端子を第2の積分器に接続する段階と、
前記第2の積分器回路で前記電荷を検知して第2の閾値を決定する段階と
をさらに含む、請求項6に記載の方法。
【請求項８】
前記デバイスが複数の要素を含み、
複数の電圧遷移を前記要素の各々に与え、1つまたは複数の遷移の間に前記デバイスに印加された電荷の量を検知する段階と、
前記検知された電荷の量に基づいて、前記1つまたは複数の遷移の各々が定められた数の要素の前記状態を変化させるかどうかを決定する段階と、
前記定められた数の要素の状態変化をもたらす遷移に少なくとも部分的に基づいて前記閾値電圧を決定する段階と
をさらに含む、請求項1に記載の方法。
【請求項９】
1つまたは複数の正の電圧遷移を前記デバイスに与えている間に前記デバイスに印加された前記電荷を検知する段階と、
試験電圧を前記デバイスに印加する段階と、
1つまたは複数の負の電圧遷移を前記デバイスに与えている間に前記デバイスに印加された前記電荷を検知する段階と、
正の電圧遷移に対して検知された前記電荷と負の電圧遷移に対して検知された前記電荷との間の差に基づいて、前記試験電圧が前記デバイスの前記状態を変化させたかどうかを決定する段階と
をさらに含む、請求項1に記載の方法。
【請求項１０】
前記デバイスが要素のアレイを含み、前記複数の遷移が正の電圧遷移および負の電圧遷移を含み、
正の電圧遷移を前記アレイの第1の部分に与える段階と、
負の電圧遷移を前記アレイの第2の部分に与える段階と、
正の電圧遷移に対して検知された前記電荷と負の電圧遷移に対して検知された前記電荷との間の差に基づいて、いくつかの要素の前記状態が変化したかどうかを決定する段階と
をさらに含む、請求項1に記載の方法。
【請求項１１】
前記アレイの前記第1および第2の部分が各々1つまたは複数の列を含み、前記第1の部分の前記列の各々が前記第2の部分の少なくとも1つの列に隣接する、請求項10に記載の方法。
【請求項１２】
前記閾値電圧が作動閾値および解放閾値の一方であり、
状態変化が生じたことを決定する段階と、
与えるべき次の電圧遷移を決定する段階であり、前記次の電圧遷移が第2の閾値を測定するように決定され、前記第2の閾値が前記作動閾値および前記解放閾値の他方である、段階と、
前記次の遷移を前記デバイスに与える段階と
をさらに含む、請求項1に記載の方法。
【請求項１３】
前記閾値電圧が正の閾値および負の閾値の一方であり、
前記正の閾値および前記負の閾値の他方である第2の閾値を決定する段階と、
実質的に前記正の閾値と前記負の閾値との平均であるオフセット電圧を決定する段階と
をさらに含む、請求項1に記載の方法。
【請求項１４】
前記デバイスに作動状態から解放状態への変化をもたらす遷移に少なくとも部分的に基づいて解放閾値電圧を決定する段階をさらに含む、請求項2に記載の方法。
【請求項１５】
前記解放閾値電圧がDC閾値電圧である、請求項14に記載の方法。
【請求項１６】
前記遷移が各々開始電圧および終了電圧を有し、前記開始電圧および前記終了電圧が同じ極性を有する、請求項14に記載の方法。
【請求項１７】
前記デバイスに解放状態から作動状態への変化をもたらす遷移に少なくとも部分的に基づいて作動閾値電圧を決定する段階をさらに含む、請求項2に記載の方法。
【請求項１８】
前記作動閾値電圧がDC閾値電圧である、請求項17に記載の方法。
【請求項１９】
前記デバイスに解放状態から作動状態への変化をもたらす特定の遷移に少なくとも部分的に基づいて作動閾値電圧を決定する段階であり、前記特定の遷移が開始電圧および終了電圧を有し、前記開始電圧および終了電圧が反対の極性を有する、段階をさらに含む、請求項2に記載の方法。
【請求項２０】
前記作動閾値電圧が前記特定の遷移の前記終了電圧にほぼ等しい、請求項19に記載の方法。
【請求項２１】
前記開始電圧および前記終了電圧がオフセット電圧に関して実質的に等しい大きさを有する、請求項19に記載の方法。
【請求項２２】
前記作動閾値電圧が瞬間閾値電圧である、請求項19に記載の方法。
【請求項２３】
前記遷移を与える前に第2の閾値を決定する段階と、
前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定する段階と
をさらに含む、請求項19に記載の方法。
【請求項２４】
前記第2の閾値がDC閾値であり、前記作動閾値電圧が瞬間閾値電圧である、請求項23に記載の方法。
【請求項２５】
前記デバイスに作動状態から解放状態への変化をもたらす特定の遷移に少なくとも部分的に基づいて解放閾値電圧を決定する段階であり、前記特定の遷移が開始電圧および終了電圧を有し、前記開始電圧および終了電圧が反対の極性を有する、段階をさらに含む、請求項2に記載の方法。
【請求項２６】
前記解放閾値電圧が前記特定の遷移の前記終了電圧にほぼ等しい、請求項25に記載の方法。
【請求項２７】
前記開始電圧および前記終了電圧がオフセット電圧に関して実質的に等しい大きさを有する、請求項25に記載の方法。
【請求項２８】
前記解放閾値電圧が瞬間閾値電圧である、請求項25に記載の方法。
【請求項２９】
前記遷移を与える前に第2の閾値を決定する段階と、
前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定する段階と
をさらに含む、請求項25に記載の方法。
【請求項３０】
前記第2の閾値電圧がDC閾値電圧であり、前記解放閾値電圧が瞬間閾値電圧である、請求項29に記載の方法。
【請求項３１】
前記デバイスが複数の要素を含み、第1の要素に解放状態から作動状態への変化をもたらす第2の要素に与えられた特定の遷移に少なくとも部分的に基づいて前記第1の要素の解放閾値電圧を決定する段階をさらに含む、請求項2に記載の方法。
【請求項３２】
前記解放閾値電圧が前記特定の遷移の前記終了電圧にほぼ等しい、請求項31に記載の方法。
【請求項３３】
前記デバイスが要素のアレイを含み、前記第1の要素が前記アレイの第1の列にあり、前記第2の要素が前記アレイの第2の列にある、請求項31に記載の方法。
【請求項３４】
前記第1および第2の要素が前記アレイの同じ行にある、請求項33に記載の方法。
【請求項３５】
前記デバイスが要素のアレイを含み、前記第1および第2の要素が前記アレイから分離される、請求項31に記載の方法。
【請求項３６】
前記解放閾値電圧がクロストーク閾値電圧である、請求項31に記載の方法。
【請求項３７】
前記遷移を与える前に第2の閾値を決定する段階と、
前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定する段階と
をさらに含む、請求項31に記載の方法。
【請求項３８】
前記第2の閾値がDC閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項37に記載の方法。
【請求項３９】
前記第2の閾値が瞬間閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項37に記載の方法。
【請求項４０】
前記遷移を与える前に第2の閾値を決定する段階と、
前記遷移を与える前に第3の閾値を決定する段階であり、前記第3の閾値が前記第2の閾値の決定に続いて決定される、段階と、
前記第3の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定する段階と
をさらに含む、請求項31に記載の方法。
【請求項４１】
前記第2の閾値がDC閾値であり、前記第3の閾値が瞬間閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項38に記載の方法。
【請求項４２】
前記デバイスが複数の要素を含み、第1の要素に作動状態から解放状態への変化をもたらす第2の要素に与えられた特定の遷移に少なくとも部分的に基づいて前記第1の要素の作動閾値電圧を決定する段階をさらに含む、請求項2に記載の方法。
【請求項４３】
前記作動閾値電圧が前記特定の遷移の前記終了電圧にほぼ等しい、請求項42に記載の方法。
【請求項４４】
前記作動閾値電圧がクロストーク閾値電圧である、請求項42に記載の方法。
【請求項４５】
前記遷移を与える前に第2の閾値を決定する段階と、
前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定する段階と
をさらに含む、請求項42に記載の方法。
【請求項４６】
前記第2の閾値がDC閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項45に記載の方法。
【請求項４７】
前記第2の閾値が瞬間閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項45に記載の方法。
【請求項４８】
前記遷移を与える前に第2の閾値を決定する段階と、
前記遷移を与える前に第3の閾値を決定する段階であり、前記第3の閾値が前記第2の閾値の決定に続いて決定される、段階と、
前記第3の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定する段階と
をさらに含む、請求項42に記載の方法。
【請求項４９】
前記第2の閾値がDC閾値であり、前記第3の閾値が瞬間閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項48に記載の方法。
【請求項５０】
前記測定された閾値電圧に基づいて1つまたは複数の駆動電圧を決定する段階をさらに含む、請求項1に記載の方法。
【請求項５１】
1対の電極と、
複数の電圧遷移を前記電極の両端に与えるように構成された駆動部と、
1つまたは複数の遷移の間に前記電極に印加された電荷の量を示すように構成されたセンサと、
前記検知された電荷の量に基づいて、前記遷移の各々が前記デバイスの状態を変化させるかどうかを決定するように構成された比較回路と、
状態変化をもたらす遷移に少なくとも部分的に基づいて閾値電圧を決定するように構成されたプロセッサと
を備えるMEMSデバイス。
【請求項５２】
前記センサが前記デバイスに印加された電流を積分するようにさらに構成される、請求項51に記載のMEMSデバイス。
【請求項５３】
前記センサが前記デバイスに印加された電流を測定するようにさらに構成される、請求項51に記載のMEMSデバイス。
【請求項５４】
前記センサが、デジタルでの信号の積分およびアナログでの信号の積分の少なくとも一方を行うようにさらに構成される、請求項51に記載のMEMSデバイス。
【請求項５５】
前記センサが積分器回路を含み、
前記駆動部は、初期化電圧を前記電極に印加し(ここで、前記デバイスはその後初期状態にある)、その後、前記複数の電圧遷移を与える前に前記積分器回路に前記電極のうちの1つを接続するようにさらに構成され、前記積分器回路が前記電圧遷移の間に前記電極に印加された前記電荷を検知するように構成される、請求項51に記載のMEMSデバイス。
【請求項５６】
前記積分器回路が第1および第2の積分器を含み、
前記駆動部が、正の電圧遷移の前に前記1つの電極を前記第1の積分器に接続するように構成され、
前記センサが、前記正の電圧遷移の間、前記第1の積分器回路で前記1つの電極に印加された電荷を検知するように構成され、
前記プロセッサが、前記正の電圧遷移の間に検知された前記電荷に基づいて第1の閾値を決定するように構成され、
前記駆動部が、負の電圧遷移の前に前記1つの電極を前記第2の積分器に接続するようにさらに構成され、
前記センサが、前記負の電圧遷移の間、前記第2の積分器回路で前記1つの電極に印加された電荷を検知するようにさらに構成され、
前記プロセッサが、前記負の電圧遷移の間に検知された前記電荷に基づいて第2の閾値を決定するようにさらに構成される、請求項55に記載のMEMSデバイス。
【請求項５７】
複数の要素をさらに含み、
前記駆動部が複数の電圧遷移を前記要素の各々に与えるようにさらに構成され、
前記センサが1つまたは複数の遷移の間に前記電極に印加された電荷を検知するようにさらに構成され、
前記プロセッサが、前記検知された電荷の量に基づいて、前記1つまたは複数の遷移の各々が定められた数の要素の前記状態を変化させるかどうかを決定し、前記定められた数の要素の状態変化をもたらす遷移の間に検知された前記電荷に基づいて第2の閾値を決定するようにさらに構成される、請求項51に記載のMEMSデバイス。
【請求項５８】
前記駆動部が、1つまたは複数の正の電圧遷移を前記電極に与え、試験電圧を前記電極に印加し、1つまたは複数の負の電圧遷移を前記電極に与えるようにさらに構成され、
前記センサが、少なくとも、前記1つまたは複数の正の電圧遷移および前記1つまたは複数の負の電圧遷移を前記電極に与えている間に、前記電極に印加された前記電荷を検知するように構成され、
前記プロセッサは、正の電圧遷移に対して検知された前記電荷と負の電圧遷移に対して検知された前記電荷との間の差に基づいて前記試験電圧が前記デバイスの前記状態を変化させたかどうかを決定するようにさらに構成される、請求項51に記載のMEMSデバイス。
【請求項５９】
アレイ要素をさらに含み、前記遷移が正の電圧遷移および負の電圧遷移を含み、前記駆動部が、1つまたは複数の正の電圧遷移を前記アレイの第1の部分に与え、1つまたは複数の負の電圧遷移を前記アレイの第2の部分に与えるように構成され、前記比較回路は、正の電圧遷移に対して検知された前記電荷と負の電圧遷移に対して検知された前記電荷との間の差に基づいて、いくつかの要素の前記状態が変化したかどうかを決定するように構成される、請求項51に記載のMEMSデバイス。
【請求項６０】
前記アレイの前記第1および第2の部分が各々1つまたは複数の列を含み、前記第1の部分の前記列の各々が前記第2の部分の少なくとも1つの列に隣接する、請求項59に記載のMEMSデバイス。
【請求項６１】
前記閾値電圧が作動閾値および解放閾値の一方であり、前記プロセッサが、与えるべき次の電圧遷移を決定するように構成され、前記次の電圧遷移が第2の閾値を測定するように決定され、前記第2の閾値が前記作動閾値および前記解放閾値の他方であり、前記駆動部が前記次の遷移を前記デバイスに与えるように構成される、請求項51に記載のMEMSデバイス。
【請求項６２】
前記閾値電圧が正の閾値および負の閾値の一方であり、前記プロセッサが、前記正の閾値および前記負の閾値の他方である第2の閾値を決定し、オフセット電圧を決定するように構成され、前記オフセット電圧が前記正の閾値と前記負の閾値との平均と実質的に等しい、請求項51に記載のMEMSデバイス。
【請求項６３】
前記遷移が各々開始電圧および終了電圧を有し、前記開始電圧および前記終了電圧が同じ極性を有する、請求項51に記載のMEMSデバイス。
【請求項６４】
前記閾値電圧がDC解放閾値電圧である、請求項63に記載のMEMSデバイス。
【請求項６５】
前記作動閾値電圧がDC作動閾値電圧である、請求項63に記載のMEMSデバイス。
【請求項６６】
前記プロセッサが、前記デバイスに解放状態から作動状態への変化をもたらす特定の遷移に少なくとも部分的に基づいて作動閾値電圧を決定するようにさらに構成され、前記特定の遷移が開始電圧および終了電圧を有し、前記開始電圧および終了電圧が反対の極性を有する、請求項51に記載のMEMSデバイス。
【請求項６７】
前記作動閾値電圧が瞬間閾値電圧である、請求項66に記載のMEMSデバイス。
【請求項６８】
前記プロセッサは、前記駆動部が前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するようにさらに構成される、請求項66に記載のMEMSデバイス。
【請求項６９】
前記第2の閾値がDC閾値であり、前記作動閾値電圧が瞬間閾値電圧である、請求項68に記載のMEMSデバイス。
【請求項７０】
前記プロセッサが、前記デバイスに作動状態から解放状態への変化をもたらす特定の遷移に少なくとも部分的に基づいて解放閾値電圧を決定するように構成され、前記特定の遷移が開始電圧および終了電圧を有し、前記開始電圧および終了電圧が反対の極性を有する、請求項51に記載のMEMSデバイス。
【請求項７１】
前記解放閾値電圧が瞬間閾値電圧である、請求項70に記載のMEMSデバイス。
【請求項７２】
前記プロセッサは、前記駆動部が前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項70に記載のMEMSデバイス。
【請求項７３】
前記第2の閾値電圧がDC閾値電圧であり、前記解放閾値電圧が瞬間閾値電圧である、請求項72に記載のMEMSデバイス。
【請求項７４】
複数の要素をさらに含み、前記プロセッサが、第1の要素に解放状態から作動状態への変化をもたらす第2の要素に与えられた特定の遷移に少なくとも部分的に基づいて前記第1の要素の解放閾値電圧を決定するように構成される、請求項51に記載のMEMSデバイス。
【請求項７５】
要素のアレイを含み、前記第1の要素が前記アレイの第1の列にあり、前記第2の要素が前記アレイの第2の列にある、請求項74に記載のMEMSデバイス。
【請求項７６】
前記第1および第2の要素が前記アレイの同じ行にある、請求項75に記載のMEMSデバイス。
【請求項７７】
要素のアレイを含み、前記第1および第2の要素が前記アレイから分離される、請求項74に記載のMEMSデバイス。
【請求項７８】
前記解放閾値電圧がクロストーク閾値電圧である、請求項74に記載のMEMSデバイス。
【請求項７９】
前記プロセッサが、前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項74に記載のMEMSデバイス。
【請求項８０】
前記第2の閾値がDC閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項79に記載のMEMSデバイス。
【請求項８１】
前記第2の閾値が瞬間閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項79に記載のMEMSデバイス。
【請求項８２】
前記プロセッサは、前記駆動部が前記遷移を与える前に第2および第3の閾値を決定し(前記第3の閾値は前記第2の閾値の決定に続いて決定される)、前記第3の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項74に記載のMEMSデバイス。
【請求項８３】
前記第2の閾値がDC閾値であり、前記第3の閾値が瞬間閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項82に記載のMEMSデバイス。
【請求項８４】
複数の要素をさらに含み、前記プロセッサが、前記第1の要素に作動状態から解放状態への変化をもたらす第2の要素に与えられた特定の遷移に少なくとも部分的に基づいて前記第1の要素の作動閾値電圧を決定するように構成される、請求項51に記載のMEMSデバイス。
【請求項８５】
前記作動閾値電圧がクロストーク閾値電圧である、請求項84に記載のMEMSデバイス。
【請求項８６】
前記プロセッサが、前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項84に記載のMEMSデバイス。
【請求項８７】
前記第2の閾値がDC閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項86に記載のMEMSデバイス。
【請求項８８】
前記第2の閾値が瞬間閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項86に記載のMEMSデバイス。
【請求項８９】
前記プロセッサが、前記遷移を与える前に第2および第3の閾値を決定し(前記第3の閾値は前記第2の閾値の決定に続いて決定される)、前記第3の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項84に記載のMEMSデバイス。
【請求項９０】
前記第2の閾値がDC閾値であり、前記第3の閾値が瞬間閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項89に記載のMEMSデバイス。
【請求項９１】
前記測定された閾値電圧に基づいて1つまたは複数の駆動電圧を決定する段階をさらに含む、請求項51に記載のMEMSデバイス。
【請求項９２】
表示部と、
前記表示部と通信するように構成され、画像データを処理するように構成される第2のプロセッサと、
前記第2のプロセッサと通信するように構成されるメモリデバイスと
をさらに含む、請求項51に記載の装置。
【請求項９３】
前記表示部に少なくとも1つの信号を送るように構成された駆動回路をさらに含む、請求項1に記載の装置。
【請求項９４】
前記駆動回路に前記画像データの少なくとも一部を送るように構成されたコントローラをさらに含む、請求項2に記載の装置。
【請求項９５】
前記第2のプロセッサに前記画像データを送るように構成された画像源モジュールをさらに含む、請求項1に記載の装置。
【請求項９６】
前記画像源モジュールが、受信機、送受信機、および送信機のうちの少なくとも1つを含む、請求項4に記載の装置。
【請求項９７】
入力データを受け取り、前記入力データを前記第2のプロセッサに伝達するように構成された入力デバイスをさらに含む、請求項1に記載の装置。
【請求項９８】
前記デバイスが要素のアレイを含み、前記複数の遷移が正の電圧遷移および負の電圧遷移を含み、
正の電圧遷移を前記アレイの第1の部分に与える段階と、
負の電圧遷移を前記アレイの第2の部分に与える段階と、
をさらに含み、
前記デバイスに印加された前記電荷の量を検知する段階が、前記正の電圧遷移によって誘起された電荷と前記負の電圧遷移によって誘起された電荷との間の差を検知する段階を含む、請求項1に記載の方法。
【請求項９９】
前記正の電圧遷移および前記負の電圧遷移が実質的に同時に与えられる、請求項98に記載の方法。
【請求項１００】
前記全アレイに第1の基準電圧を印加し、同時に前記正および負の遷移を与える段階と、
前記正の電圧遷移によって誘起された前記電荷と前記負の電圧遷移によって誘起された前記電荷との間の第1の差を検知する段階と、
前記全アレイに第2の基準電圧を印加し、同時に追加の正および負の遷移を与える段階と、
前記追加の正の電圧遷移によって誘起された前記電荷と前記追加の負の電圧遷移によって誘起された前記電荷との間の第2の差を検知する段階と、
前記第1の差と前記第2の差とを比較する段階と、
前記第1の差および前記第2の差のうちの小さい方に関連する前記基準電圧と等しくなるようにオフセット電圧を決定する段階と
をさらに含む、請求項98に記載の方法。
【請求項１０１】
前記アレイの前記要素を第1の状態に初期化する段階と、
第1の遷移を前記アレイの前記第1の部分に与える段階と、
第2の遷移を前記アレイの前記第2の部分に与える段階であり、前記第1および第2の遷移の極性が反対である、段階と、
前記第1の遷移によって誘起された電荷と前記第2の遷移によって誘起された電荷との間の差を検知する段階と、
前記第1および第2の遷移を与えた後、前記アレイの前記要素を前記第1の状態に再初期化する段階と、
前記アレイの前記要素を再初期化した後、第3の遷移を前記アレイの前記第1の部分に与える段階と、
前記アレイの前記要素を再初期化した後、第4の遷移を前記アレイの前記第2の部分に与える段階であり、前記第3および第4の遷移の極性が反対である、段階と、
前記第3の遷移によって誘起された電荷と前記第4の遷移によって誘起された電荷との間の差を検知する段階と
をさらに含む、請求項98に記載の方法。
【請求項１０２】
前記第1の遷移および前記第2の遷移が実質的に同時に与えられ、前記第3の遷移および前記第4の遷移が実質的に同時に与えられる、請求項101に記載の方法。
【請求項１０３】
前記アレイの前記要素を解放状態に初期化する段階と、
一連の異なる大きさの正の電圧遷移を前記アレイの前記第1の部分に与える段階と、
一連の異なる大きさの負の電圧遷移を前記アレイの前記第2の部分に与える段階と、
をさらに含み、
前記閾値を決定する段階は、前記正および負の遷移の大きさと、前記大きさを有する前記遷移が前記デバイスの前記状態を作動状態に変化させるかどうかとに基づいて作動閾値を決定する段階を含む、請求項98に記載の方法。
【請求項１０４】
前記正の電圧遷移が前記負の電圧遷移と実質的に同時に与えられる、請求項103に記載の方法。
【請求項１０５】
前記アレイの前記要素を第1の状態に初期化する段階と、
第1の遷移を前記アレイの前記第1の部分に与える段階であり、前記第1の遷移が前記第1の部分の前記要素を前記第1の状態にする、段階と、
第2の遷移を前記アレイの前記第2の部分に与える段階であり、前記第1および第2の遷移の極性が反対である、段階と、
前記第1の遷移によって誘起された電荷と前記第2の遷移によって誘起された電荷との間の差を検知することによって、前記第2の遷移が前記アレイの前記第2の部分の前記要素に状態の変化を生じさせたかどうかを決定する段階と
をさらに含む、請求項98に記載の方法。
【請求項１０６】
前記第1の遷移および前記第2の遷移が実質的に同時に与えられる、請求項105に記載の方法。
【請求項１０７】
前記アレイの前記要素を作動状態に初期化する段階と、
一連の異なる大きさの正の電圧遷移を前記アレイの前記第1の部分に与える段階と、
一連の異なる大きさの負の電圧遷移を前記アレイの前記第2の部分に与える段階と
をさらに含み、
前記閾値を決定する段階は、前記正および負の遷移の大きさと、前記大きさを有する前記遷移が前記デバイスの前記状態を解放状態に変化させるかどうかとに基づいて作動閾値を決定する段階を含む、請求項98に記載の方法。
【請求項１０８】
前記正の電圧遷移が前記負の電圧遷移と実質的に同時に与えられる、請求項107に記載の方法。
【請求項１０９】
前記全アレイに第1の基準電圧を印加し、同時に前記正および負の遷移を与える段階と、
前記正の電圧遷移によって誘起された前記電荷と前記負の電圧遷移によって誘起された前記電荷との間の第1の差を検知する段階と、
前記全アレイに第2の基準電圧を印加し、同時に追加の正および負の遷移を与える段階と、
前記追加の正の電圧遷移によって誘起された前記電荷と前記追加の負の電圧遷移によって誘起された前記電荷との間の第2の差を検知する段階と、
前記第1の差と前記第2の差とを比較する段階と、
前記第1の差および前記第2の差のうちの小さい方に関連する前記基準電圧と等しくなるようにオフセット電圧を決定する段階と
をさらに含む、請求項98に記載の方法。
【請求項１１０】
微小電子機械システム(MEMS)デバイスのためのマージンを測定する方法であって、
アレイの要素を第1の状態に初期化する段階と、
正の保持電圧を前記アレイの第1の部分に印加する段階と、
負の保持電圧を前記アレイの第2の部分に印加する段階と、
前記正および負の保持電圧を印加している間に試験パルスを前記アレイの前記要素に印加する段階と、
負の電圧遷移を前記アレイの前記第1の部分に与えて、前記負の保持電圧を前記アレイの前記第1の部分に印加する段階と、
正の電圧遷移を前記アレイの前記第2の部分に与えて、前記正の保持電圧を前記アレイの前記第2の部分に印加する段階と、
前記正の電圧遷移によって誘起された電荷と前記負の電圧遷移によって誘起された電荷との間の差を検知して、前記試験パルスが前記アレイの1つまたは複数の要素の前記状態を変化させたかどうかを決定する段階と、
前記試験パルスが前記アレイの1つまたは複数の要素の前記状態を変化させたかどうかに基づいて前記マージンを決定する段階と
を含む、方法。
【請求項１１１】
前記第1の状態が作動状態であり、前記マージンが解放マージンである、請求項110に記載の方法。
【請求項１１２】
前記第1の状態が解放状態であり、前記マージンが作動マージンである、請求項110に記載の方法。
【請求項１１３】
作動電圧で駆動された結果として作動状態に駆動され、解放電圧で駆動された結果として解放状態に駆動され、保持電圧で駆動された結果として現在の状態を維持するように構成されたMEMSデバイスであって、
電圧に応じて作動および解放させる第1および第2の手段と、
前記第1および第2の作動および解放させる手段に複数の電圧遷移を与える手段と、
1つまたは複数の遷移の間に前記デバイスに印加された電荷の量を示す手段と、
前記検知された電荷の量に基づいて、前記1つまたは複数の遷移の各々が前記デバイスの状態を変化させるかどうかを決定する手段と、
状態変化をもたらす遷移に少なくとも部分的に基づいて前記閾値電圧を決定する手段と
を含む、MEMSデバイス。
【請求項１１４】
前記第1および第2の作動および解放させる手段が電極を含む、請求項113に記載のMEMSデバイス。
【請求項１１５】
前記印加する手段が駆動部を含む、請求項114に記載のMEMSデバイス。
【請求項１１６】
前記示す手段がセンサを含む、請求項115に記載のMEMSデバイス。
【請求項１１７】
前記状態変化を決定する手段が比較回路を含む、請求項116に記載のMEMSデバイス。
【請求項１１８】
前記閾値電圧を決定する手段がプロセッサを含む、請求項117に記載のMEMSデバイス。
【請求項１１９】
前記示す手段が、デジタルでの信号の積分およびアナログでの信号の積分の少なくとも一方を行うようにさらに構成される、請求項113に記載のMEMSデバイス。
【請求項１２０】
前記示す手段が積分器回路を含み、
前記印加する手段は、初期化電圧を前記作動および解放させる手段に印加し(ここで、前記デバイスはその後初期状態にある)、その後、前記複数の電圧遷移を与える前に前記積分器回路に前記作動および解放させる手段の一方を接続するようにさらに構成され、前記積分器回路が前記電圧遷移の間に前記作動および解放させる手段に印加された前記電荷を検知するように構成される、請求項113に記載のMEMSデバイス。
【請求項１２１】
前記積分器回路が第1および第2の積分器を含み、
前記印加する手段が、正の電圧遷移の前に前記1つの作動および解放させる手段を前記第1の積分器に接続するように構成され、
前記示す手段が、前記正の電圧遷移の間、前記第1の積分器回路で前記1つの作動および解放させる手段に印加された電荷を検知するように構成され、
前記閾値電圧を決定する手段が、前記正の電圧遷移の間に検知された前記電荷に基づいて第1の閾値を決定するように構成され、
前記印加する手段が、負の電圧遷移の前に前記1つの作動および解放させる手段を前記第2の積分器に接続するようにさらに構成され、
前記示す手段が、前記負の電圧遷移の間、前記第2の積分器回路で前記1つの作動および解放させる手段に印加された電荷を検知するようにさらに構成され、
前記閾値電圧を決定する手段が、前記負の電圧遷移の間に検知された前記電荷に基づいて第2の閾値を決定するようにさらに構成される、請求項120に記載のMEMSデバイス。
【請求項１２２】
複数の要素をさらに含み、
前記印加する手段が複数の電圧遷移を前記要素の各々に与えるようにさらに構成され、
前記示す手段が1つまたは複数の遷移の間に前記作動および解放させる手段に印加された電荷を検知するようにさらに構成され、
前記閾値電圧を決定する手段が、前記検知された電荷の量に基づいて、前記1つまたは複数の遷移の各々が定められた数の要素の前記状態を変化させるかどうかを決定し、前記定められた数の要素の状態変化をもたらす遷移の間に検知された前記電荷に基づいて第2の閾値を決定するようにさらに構成される、請求項113に記載のMEMSデバイス。
【請求項１２３】
前記印加する手段が、1つまたは複数の正の電圧遷移を前記作動および解放させる手段に与え、試験電圧を前記作動および解放させる手段に印加し、1つまたは複数の負の電圧遷移を前記作動および解放させる手段に与えるようにさらに構成され、
前記示す手段が、少なくとも、前記1つまたは複数の正の電圧遷移および前記1つまたは複数の負の電圧遷移を前記作動および解放させる手段に与えている間に、前記作動および解放させる手段に印加された前記電荷を検知するように構成され、
前記閾値電圧を決定する手段は、正の電圧遷移に対して検知された前記電荷と負の電圧遷移に対して検知された前記電荷との間の差に基づいて前記試験電圧が前記デバイスの前記状態を変化させたかどうかを決定するようにさらに構成される、請求項113に記載のMEMSデバイス。
【請求項１２４】
アレイ要素をさらに含み、前記遷移が正の電圧遷移および負の電圧遷移を含み、前記印加する手段が、1つまたは複数の正の電圧遷移を前記アレイの第1の部分に与え、1つまたは複数の負の電圧遷移を前記アレイの第2の部分に与えるように構成され、前記状態変化を決定する手段が、正の電圧遷移に対して検知された前記電荷と負の電圧遷移に対して検知された前記電荷との間の差に基づいて、いくつかの要素の前記状態が変化したかどうかを決定するように構成される、請求項113に記載のMEMSデバイス。
【請求項１２５】
前記閾値電圧が作動閾値および解放閾値の一方であり、前記閾値電圧を決定する手段が、与えるべき次の電圧遷移を決定するように構成され、前記次の電圧遷移が第2の閾値を測定するように決定され、前記第2の閾値が前記作動閾値および前記解放閾値の他方であり、前記印加する手段が前記次の遷移を前記デバイスに与えるように構成される、請求項113に記載のMEMSデバイス。
【請求項１２６】
前記閾値電圧が正の閾値および負の閾値の一方であり、前記閾値電圧を決定する手段が、前記正の閾値および前記負の閾値の他方である第2の閾値を決定し、オフセット電圧を決定するように構成され、前記オフセット電圧が前記正の閾値と前記負の閾値との平均と実質的に等しい、請求項113に記載のMEMSデバイス。
【請求項１２７】
前記遷移が各々開始電圧および終了電圧を有し、前記開始電圧および前記終了電圧が同じ極性を有する、請求項113に記載のMEMSデバイス。
【請求項１２８】
前記閾値電圧がDC解放閾値電圧である、請求項127に記載のMEMSデバイス。
【請求項１２９】
前記作動閾値電圧がDC作動閾値電圧である、請求項127に記載のMEMSデバイス。
【請求項１３０】
前記閾値電圧を決定する手段が、前記デバイスに解放状態から作動状態への変化をもたらす特定の遷移に少なくとも部分的に基づいて作動閾値電圧を決定するようにさらに構成され、前記特定の遷移が開始電圧および終了電圧を有し、前記開始電圧および終了電圧が反対の極性を有する、請求項113に記載のMEMSデバイス。
【請求項１３１】
前記作動閾値電圧が瞬間閾値電圧である、請求項130に記載のMEMSデバイス。
【請求項１３２】
前記閾値電圧を決定する手段は、前記印加する手段が前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するようにさらに構成される、請求項130に記載のMEMSデバイス。
【請求項１３３】
前記第2の閾値がDC閾値であり、前記作動閾値電圧が瞬間閾値電圧である、請求項132に記載のMEMSデバイス。
【請求項１３４】
前記閾値電圧を決定する手段が、前記デバイスに作動状態から解放状態への変化をもたらす特定の遷移に少なくとも部分的に基づいて解放閾値電圧を決定するように構成され、前記特定の遷移が開始電圧および終了電圧を有し、前記開始電圧および終了電圧が反対の極性を有する、請求項113に記載のMEMSデバイス。
【請求項１３５】
前記解放閾値電圧が瞬間閾値電圧である、請求項134に記載のMEMSデバイス。
【請求項１３６】
前記閾値電圧を決定する手段は、前記印加する手段が前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項134に記載のMEMSデバイス。
【請求項１３７】
前記第2の閾値電圧がDC閾値電圧であり、前記解放閾値電圧が瞬間閾値電圧である、請求項136に記載のMEMSデバイス。
【請求項１３８】
複数の要素をさらに含み、前記閾値電圧を決定する手段が、第1の要素に解放状態から作動状態への変化をもたらす第2の要素に与えられた特定の遷移に少なくとも部分的に基づいて前記第1の要素の解放閾値電圧を決定するように構成される、請求項113に記載のMEMSデバイス。
【請求項１３９】
要素のアレイを含み、前記第1および第2の要素が前記アレイから分離される、請求項138に記載のMEMSデバイス。
【請求項１４０】
前記解放閾値電圧がクロストーク閾値電圧である、請求項138に記載のMEMSデバイス。
【請求項１４１】
前記閾値電圧を決定する手段が、前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項138に記載のMEMSデバイス。
【請求項１４２】
前記第2の閾値がDC閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項141に記載のMEMSデバイス。
【請求項１４３】
前記第2の閾値が瞬間閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項141に記載のMEMSデバイス。
【請求項１４４】
前記閾値電圧を決定する手段は、前記印加する手段が前記遷移を与える前に第2および第3の閾値を決定し(前記第3の閾値は前記第2の閾値の決定に続いて決定される)、前記第3の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項138に記載のMEMSデバイス。
【請求項１４５】
前記第2の閾値がDC閾値であり、前記第3の閾値が瞬間閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項144に記載のMEMSデバイス。
【請求項１４６】
複数の要素をさらに含み、前記閾値電圧を決定する手段が、前記第1の要素に作動状態から解放状態への変化をもたらす第2の要素に与えられた特定の遷移に少なくとも部分的に基づいて前記第1の要素の作動閾値電圧を決定するように構成される、請求項113に記載のMEMSデバイス。
【請求項１４７】
前記作動閾値電圧がクロストーク閾値電圧である、請求項146に記載のMEMSデバイス。
【請求項１４８】
前記閾値電圧を決定する手段が、前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項146に記載のMEMSデバイス。
【請求項１４９】
前記第2の閾値がDC閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項148に記載のMEMSデバイス。
【請求項１５０】
前記第2の閾値が瞬間閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項148に記載のMEMSデバイス。
【請求項１５１】
前記閾値電圧を決定する手段が、前記遷移を与える前に第2および第3の閾値を決定し(前記第3の閾値は前記第2の閾値の決定に続いて決定される)、前記第3の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項146に記載のMEMSデバイス。
【請求項１５２】
前記第2の閾値がDC閾値であり、前記第3の閾値が瞬間閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項151に記載のMEMSデバイス。
【請求項１５３】
前記測定された閾値電圧に基づいて1つまたは複数の駆動電圧を決定する段階をさらに含む、請求項113に記載のMEMSデバイス。
【請求項１５４】
要素のアレイを含み、前記複数の遷移が正の電圧遷移および負の電圧遷移を含み、
正の電圧遷移を前記アレイの第1の部分に与える手段と、
負の電圧遷移を前記アレイの第2の部分に与える手段と
をさらに含み、
前記示す手段が、前記正の電圧遷移によって誘起された電荷と前記負の電圧遷移によって誘起された電荷との間の差を検知するように構成される、請求項113に記載のMEMSデバイス。
【請求項１５５】
前記印加する手段が、前記正の電圧遷移および前記負の電圧遷移を実質的に同時に与えるように構成される、請求項154に記載のMEMSデバイス。
【請求項１５６】
第1の基準電圧を前記全アレイに印加し、同時に前記正および負の遷移を与える手段と、
前記正の電圧遷移によって誘起された前記電荷と前記負の電圧遷移によって誘起された前記電荷との間の第1の差を検知する手段と、
第2の基準電圧を前記全アレイに印加し、同時に追加の正および負の遷移を与える手段と、
前記追加の正の電圧遷移によって誘起された前記電荷と前記追加の負の電圧遷移によって誘起された前記電荷との間の第2の差を検知する手段と、
前記第1の差と前記第2の差とを比較する手段と、
前記第1の差および前記第2の差のうちの小さい方に関連する前記基準電圧と等しくなるようにオフセット電圧を決定する手段と
をさらに含む、請求項154に記載のMEMSデバイス。
【請求項１５７】
前記アレイの前記要素を第1の状態に初期化する手段と、
第1の遷移を前記アレイの前記第1の部分に与える手段と、
第2の遷移を前記アレイの前記第2の部分に与える手段であり、前記第1および第2の遷移の極性が反対である、手段と、
前記第1の遷移によって誘起された電荷と前記第2の遷移によって誘起された電荷との間の差を検知する手段と、
前記第1および第2の遷移を与えた後、前記アレイの前記要素を前記第1の状態に再初期化する手段と、
前記アレイの前記要素を再初期化した後、第3の遷移を前記アレイの前記第1の部分に与える手段と、
前記アレイの前記要素を再初期化した後、第4の遷移を前記アレイの前記第2の部分に与える手段であり、前記第3および第4の遷移の極性が反対である、手段と、
前記第3の遷移によって誘起された電荷と前記第4の遷移によって誘起された電荷との間の差を検知する手段と
をさらに含む、請求項154に記載のMEMSデバイス。
【請求項１５８】
前記印加する手段が、前記第1の遷移および前記第2の遷移を実質的に同時に与え、前記第3の遷移および前記第4の遷移を実質的に同時に与えるように構成される、請求項157に記載のMEMSデバイス。
【請求項１５９】
前記アレイの前記要素を解放状態に初期化する手段と、
一連の異なる大きさの正の電圧遷移を前記アレイの前記第1の部分に与える手段と、
一連の異なる大きさの負の電圧遷移を前記アレイの前記第2の部分に与える手段と
をさらに含み、
前記決定する手段が、前記正および負の遷移の大きさと、前記大きさを有する前記遷移が前記デバイスの前記状態を作動状態に変化させるかどうかとに基づいて作動閾値を決定するように構成される、請求項154に記載のMEMSデバイス。
【請求項１６０】
前記印加する手段が、前記正の電圧遷移を前記負の電圧遷移と実質的に同時に与えるように構成される、請求項159に記載のMEMSデバイス。
【請求項１６１】
前記アレイの前記要素を第1の状態に初期化する手段と、
第1の遷移を前記アレイの前記第1の部分に与える手段であり、前記第1の遷移が前記第1の部分の前記要素を前記第1の状態にする、手段と、
第2の遷移を前記アレイの前記第2の部分に与える手段であり、前記第1および第2の遷移の極性が反対である、手段と、
前記第1の遷移によって誘起された電荷と前記第2の遷移によって誘起された電荷との間の差を検知することによって、前記第2の遷移が前記アレイの前記第2の部分の前記要素に状態の変化を生じさせたどうかを決定する手段と
をさらに含む、請求項113に記載のMEMSデバイス。
【請求項１６２】
前記印加する手段が、前記第1の遷移および前記第2の遷移を実質的に同時に与えるように構成される、請求項161に記載のMEMSデバイス。
【請求項１６３】
前記アレイの前記要素を作動状態に初期化する手段と、
一連の異なる大きさの正の電圧遷移を前記アレイの前記第1の部分に与える手段と、
一連の異なる大きさの負の電圧遷移を前記アレイの前記第2の部分に与える手段と
をさらに含み、
前記決定する手段が、前記正および負の遷移の大きさと、前記大きさを有する前記遷移が前記デバイスの前記状態を解放状態に変化させるかどうかとに基づいて作動閾値を決定するように構成される、請求項113に記載のMEMSデバイス。
【請求項１６４】
前記印加する手段が、前記正の電圧遷移を前記負の電圧遷移と実質的に同時に与えるように構成される、請求項163に記載のMEMSデバイス。
【請求項１６５】
第1の基準電圧を前記全アレイに印加し、同時に前記正および負の遷移を与える手段と、
前記正の電圧遷移によって誘起された前記電荷と前記負の電圧遷移によって誘起された前記電荷との間の第1の差を検知する手段と、
第2の基準電圧を前記全アレイに印加し、同時に追加の正および負の遷移を与える手段と、
前記追加の正の電圧遷移によって誘起された前記電荷と前記追加の負の電圧遷移によって誘起された前記電荷との間の第2の差を検知する手段と、
前記第1の差と前記第2の差とを比較する手段と、
前記第1の差および前記第2の差のうちの小さい方に関連する前記基準電圧と等しくなるようにオフセット電圧を決定する手段と
をさらに含む、請求項113に記載のMEMSデバイス。
【請求項１６６】
作動電圧で駆動された結果として作動状態に駆動され、解放電圧で駆動された結果として解放状態に駆動され、保持電圧で駆動された結果として現在の状態を維持するように構成されたMEMSデバイスであって、
アレイの要素を第1の状態に初期化する手段と、
正の保持電圧を前記アレイの第1の部分に印加する手段と、
負の保持電圧を前記アレイの第2の部分に印加する手段と、
前記正および負の保持電圧を印加している間に試験パルスを前記アレイの前記要素に印加する手段と、
負の電圧遷移を前記アレイの前記第1の部分に与えて、前記負の保持電圧を前記アレイの前記第1の部分に印加する手段と、
正の電圧遷移を前記アレイの前記第2の部分に与えて、前記正の保持電圧を前記アレイの前記第2の部分に印加する手段と、
前記正の電圧遷移によって誘起された電荷と前記負の電圧遷移によって誘起された電荷との間の差を検知して、前記試験パルスが前記アレイの1つまたは複数の要素の前記状態を変化させたかどうかを決定する手段と、
前記試験パルスが前記アレイの1つまたは複数の要素の前記状態を変化させたかどうかに基づいてマージンを決定する手段と
を含む、MEMSデバイス。
【請求項１６７】
前記第1の状態が作動状態であり、前記マージンが解放マージンである、請求項166に記載のMEMSデバイス。
【請求項１６８】
前記第1の状態が解放状態であり、前記マージンが作動マージンである、請求項167に記載のMEMSデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、2008年2月11日に出願された「Measurement And Apparatus For Electrical Measurement Of Electrical Drive Parameters For A Mems Based Display」という名称の米国仮出願第61/027770号の優先権を主張するものであり、参照によりその全体が本明細書に組み込まれる。
【０００２】
本分野は微小電子機械システム(MEMS)に関し、より詳細には、MEMSデバイスの電気的パラメータの測定のための方法およびシステムに関する。
【背景技術】
【０００３】
微小電子機械システム(MEMS)は微小機械要素、アクチュエータ、およびエレクトロニクスを含む。微小機械要素は、堆積、エッチング、および/または基板および/または堆積された材料層の一部をエッチング除去するか、または電気デバイスおよび電気機械デバイスを形成するための層を付加する他の微細加工プロセスを使用して生成することができる。1つのタイプのMEMSデバイスは干渉変調器と呼ばれる。本明細書で使用される干渉変調器または干渉光変調器という用語は、光干渉の原理を使用して光を選択的に吸収および/または反射するデバイスを指す。いくつかの実施形態では、干渉変調器は1対の導電性プレートを含むことができ、それらの一方または両方は、適切な電気信号を印加した際、全体的にまたは部分的に透明性および/または反射性となり、かつ相対運動を可能とすることができる。特定の実施形態では、一方のプレートは基板に堆積された固定層を含むことができ、他方のプレートは空隙によって固定層から分離された金属隔膜を含むことができる。本明細書でより詳細に説明されるように、一方のプレートの別のプレートに対する位置により、干渉変調器に入射する光の光干渉は変化することができる。そのようなデバイスは広範囲の用途を有しており、これらのタイプのデバイスの特性を利用および/または変更し、その結果、既存製品を改善し、まだ開発されていない新製品を創出する際にそれらの特徴を利用できることは当技術分野において有益であろう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国仮出願第61/027770号
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明のシステム、方法、およびデバイスは各々いくつかの態様を有しており、それらのうちの単一の態様が単独で望ましい属性を担っているわけではない。本発明の範囲を限定することなく、そのより顕著な特徴が次に簡単に説明される。この説明を考察した後、特に「発明を実施するための形態」という名称の項を読んだ後、本発明の特徴が他の表示デバイスと比べてどのように利点を提供するかを理解するであろう。
【０００６】
ある態様は、MEMSデバイスのための閾値電圧を測定する方法である。この方法は、複数の電圧遷移をデバイスに与え、1つまたは複数の遷移の間にデバイスに印加された電荷の量を検知する段階と、検知された電荷の量に基づいて、1つまたは複数の遷移の各々がデバイスの状態を変化させるかどうかを決定する段階と、状態変化をもたらす遷移に少なくとも部分的に基づいて閾値電圧を決定する段階とを含む。
【０００７】
別の態様は微小電子機械システム(MEMS)デバイスのためのマージンを測定する方法であって、この方法は、アレイの要素を第1の状態に初期化する段階と、正の保持電圧をアレイの第1の部分に印加する段階と、負の保持電圧をアレイの第2の部分に印加する段階と、正および負の保持電圧を印加している間に試験パルスをアレイの要素に印加する段階と、負の電圧遷移をアレイの第1の部分に与えて、負の保持電圧をアレイの第1の部分に印加する段階と、正の電圧遷移をアレイの第2の部分に与えて、正の保持電圧をアレイの第2の部分に印加する段階と、正の電圧遷移によって誘起された電荷と負の電圧遷移によって誘起された電荷との間の差を検知して、試験パルスがアレイの1つまたは複数の要素の状態を変化させたかどうかを決定する手段と、試験パルスがアレイの1つまたは複数の要素の状態を変化させたかどうかに基づいてマージンを決定する段階とを含む。
【０００８】
別の態様は、作動電圧で駆動された結果として作動状態に駆動され、解放電圧で駆動された結果として解放状態に駆動され、保持電圧で駆動された結果として現在の状態を維持するように構成されたMEMSデバイスである。このデバイスは、電圧に応じて作動および解放させる第1および第2の手段と、複数の電圧遷移を第1および第2の作動および解放させる手段に与える手段と、1つまたは複数の遷移の間にデバイスに印加された電荷の量を示す手段と、検知された電荷の量に基づいて、1つまたは複数の遷移の各々がデバイスの状態を変化させるかどうかを決定する手段と、状態変化をもたらす遷移に少なくとも部分的に基づいて閾値電圧を決定する手段とを含む。
【図面の簡単な説明】
【０００９】
【図１】干渉変調器表示部の一実施形態の一部を示す等角図であり、第1の干渉変調器の可動反射層は弛緩位置にあり、第2の干渉変調器の可動反射層は作動位置にある。
【図２】3×3干渉変調器表示部を組み込む電子デバイスの一実施形態を示すシステムブロック図である。
【図３】図1の干渉変調器の一例示的実施形態の可動ミラー位置対印加電圧の図である。
【図４】干渉変調器表示部を駆動するのに使用することができる1組の行電圧および列電圧の図である。
【図５Ａ】図2の3×3干渉変調器表示部の表示データの一例示的フレームを示す図である。
【図５Ｂ】図5Aのフレームを書き込むのに使用することができる行信号および列信号の一例示的タイミング図である。
【図６Ａ】複数の干渉変調器を含む視覚表示デバイスの一実施形態を示すシステムブロック図である。
【図６Ｂ】複数の干渉変調器を含む視覚表示デバイスの一実施形態を示すシステムブロック図である。
【図７Ａ】図1のデバイスの断面を示す図である。
【図７Ｂ】干渉変調器の代替実施形態の断面を示す図である。
【図７Ｃ】干渉変調器の別の代替実施形態の断面を示す図である。
【図７Ｄ】干渉変調器のさらなる別の代替実施形態の断面を示す図である。
【図７Ｅ】干渉変調器の追加の代替実施形態の断面を示す図である。
【図８Ａ】閾値を測定するために使用される入力信号の波形を示す図である。
【図８Ｂ】閾値を測定するために使用された信号に対して積分された応答の波形を示す図である。
【図８Ｃ】閾値を測定するために使用される入力信号の波形を示す図である。
【図８Ｄ】閾値を測定するために使用された信号に対して積分された応答の波形を示す図である。
【図９Ａ】多数の閾値を測定するために使用される波形を示す図である。
【図９Ｂ】多数の閾値を測定するために使用される波形を示す図である。
【図１０Ａ】DC閾値を測定するために使用される波形を示す図である。
【図１０Ｂ】DC閾値を測定するために使用される波形を示す図である。
【図１１】瞬間作動閾値を測定するために使用される波形を示す図である。
【図１２】瞬間解放閾値を測定するために使用される波形を示す図である。
【図１３】電流を測定するために使用される回路の概略図である。
【図１４】閾値測定手順中に電流または電荷を積分するのに使用される回路の概略図である。
【図１５】閾値測定手順中に電流または電荷を積分するために2つの積分器回路を使用する回路の概略図である。
【図１６】多数のMEMSデバイスを使用する閾値測定手順で使用される回路の概略図である。
【図１７】測定された閾値電圧値に基づいて駆動電圧が決定されている電圧軸を示す図である。
【図１８】試験回路を有する表示部の概略図である。
【図１９】試験測定を示す概略図である。
【図２０】作動電圧を確定するのに使用することができる方法を示すタイミング図である。
【図２１】解放電圧を確定するのに使用することができる方法を示すタイミング図である。
【図２２】オフセット電圧を調整するのに使用することができる方法を示すタイミング図である。
【図２３】追加の試験方法を示すタイミング図である。
【図２４】追加の試験方法を示すタイミング図である。
【発明を実施するための形態】
【００１０】
以下の詳細な説明は本発明のいくつかの特別な実施形態を対象としている。しかし、本発明は多くの異なる方法で具現することができる。この説明では、全体を通して同様の部分が同様の参照番号で示される図面が参照される。以下の説明から明らかであるように、実施形態は、運動(例えば映像)または静止(例えば静止画像)で、およびテキストまたは図形で画像を表示するように構成される任意のデバイスで実施することができる。より詳細には、実施形態は、限定はしないが、携帯電話、無線デバイス、携帯情報端末(PDA)、携帯型コンピュータまたはポータブルコンピュータ、GPS受信機/ナビゲータ、カメラ、MP3プレーヤ、カムコーダ、ゲーム機、腕時計、時計、計算器、テレビジョンモニタ、平面型ディスプレイ、コンピュータモニタ、自動ディスプレイ(例えば走行記録計ディスプレイなど)、コックピット制御装置および/またはディスプレイ、カメラビューのディスプレイ(例えば車両のリアビューカメラのディスプレイ)、電子写真、電子広告板または標識、プロジェクタ、建築物、包装、および美的構造体(例えば1個の宝石の画像のディスプレイ)などの様々な電子デバイスで実施する、またはそれらに関連することができることが意図される。本明細書で説明されるものと同様の構造のMEMSデバイスは電子スイッチングデバイスなどの表示以外の用途で使用することもできる。
【００１１】
実施形態は、MEMSデバイスの閾値電圧を測定する方法およびデバイスを提供する。閾値電圧を使用して、動作中にデバイスが駆動される電圧を決定することができる。近似の閾値電圧は設計パラメータから分かるが、より正確な閾値電圧の測定により、デバイスの最適動作が可能になる。
【００１２】
干渉MEMS表示要素を含む一干渉変調器表示部実施形態が図1に示される。これらのデバイスでは、画素は明るい状態または暗い状態のいずれかである。明るい(「オン」または、「開」)状態では、表示要素は入射可視光の大部分をユーザーの方に反射する。暗い(「オフ」または、「閉」)状態の場合、表示要素は入射可視光をユーザーの方にほとんど反射しない。実施形態に応じて、「オン」状態および「オフ」状態の光反射特性を逆にすることができる。MEMS画素は選択された色で顕著に反射するように構成することができ、それにより白黒に加えてカラー表示が可能になる。
【００１３】
図1は視覚表示部の一連の画素中の2つの隣接する画素を示す等角図であり、各画素はMEMS干渉変調器を含む。実施形態によっては、干渉変調器表示部はこれらの干渉変調器の行/列アレイを含む。各干渉変調器は、少なくとも1つの可変寸法をもつ共振光学間隙を形成するように互いに可変で制御可能な距離に位置決めされた1対の反射層を含む。一実施形態では、反射層の一方は2つの位置の間を移動することができる。本明細書で弛緩位置と呼ばれる第1の位置では、可動反射層は固定された部分反射層から比較的大きい距離に位置決めされる。本明細書で作動位置と呼ばれる第2の位置では、可動反射層は部分反射層に極めて近接して位置決めされる。2つの層から反射する入射光は、可動反射層の位置に応じて強め合うようにまたは弱め合うように干渉し、画素ごとに全体的な反射状態または非反射状態を生成する。
【００１４】
図1の画素アレイの図示部分は、2つの隣接する干渉変調器12aおよび12bを含む。左側の干渉変調器12aでは、可動反射層14aは、部分反射層を含む光学スタック16aから所定の距離の弛緩位置で示されている。右側の干渉変調器12bでは、可動反射層14bは、光学スタック16bに隣接する作動位置で示されている。
【００１５】
光学スタック16aおよび16b(まとめて光学スタック16と呼ばれる)は、本明細書で参照されるように、インジウムスズ酸化物(ITO)などの電極層、クロムなどの部分反射層、および透明誘電体を含むことができるいくつかの融合層を一般に含む。したがって、光学スタック16は導電性、部分的に透明性、および部分的に反射性であり、例えば、透明基板20上に上述の1つまたは複数の層を堆積させることによって製作することができる。部分反射層は、様々な金属、半導体、および誘電体などの部分的に反射性である様々な材料から形成することができる。部分反射層は1つまたは複数の材料の層から形成することができ、層の各々は単一の材料または材料の組合せから形成することができる。
【００１６】
実施形態によっては、光学スタック16の層は平行な細片にパターン化され、以下でさらに説明されるような表示デバイスの行電極を形成することができる。可動反射層14a、14bは、支柱18と、支柱18間に堆積された介在犠牲材料との上に堆積された堆積金属の1つまたは複数の層の一連の平行な細片(行電極16a、16bに垂直の)として形成することができる。犠牲材料がエッチング除去されると、可動反射層14a、14bは、画定された間隙19だけ光学スタック16a、16bから分離される。アルミニウムなどの高度に導電性で反射性の材料を反射層14に使用することができ、これらの細片は表示デバイスの列電極を形成することができる。
【００１７】
印加電圧がない場合、図1の画素12aによって示されるように、間隙19は可動反射層14aと光学スタック16aとの間にとどまり、可動反射層14aは機械的に弛緩した状態にある。しかし、電位差が選択された行および列に印加されると、対応する画素の行電極および列電極の交差点に形成されるキャパシタは帯電するようになり、静電力が電極を互いに引き寄せる。電圧が十分に高い場合、可動反射層14は変形され、光学スタック16に押し付けられる。光学スタック16内の誘電体層(この図では図示せず)は、図1の右側の画素12bによって示されるように、短絡を防止し、層14と16との間の分離距離を制御することができる。この挙動は印加電位差の極性にかかわらず同じである。このように、反射画素状態対非反射画素状態を制御することができる行/列作動は、従来のLCDおよび他の表示技術で使用されるものと多くの点で類似している。
【００１８】
図2から5Bは、干渉変調器のアレイを表示用途で使用するための1つの例示的なプロセスおよびシステムを示す。
【００１９】
図2は、本発明の態様を組み込むことができる電子デバイスの一実施形態を示すシステムブロック図である。この例示的実施形態では、電子デバイスは、ARM、Pentium(登録商標)、Pentium II(登録商標)、Pentium III(登録商標)、Pentium IV(登録商標)、Pentium(登録商標) Pro、8051、MIPS(登録商標)、Power PC(登録商標)、ALPHA(登録商標)などの任意の汎用シングルまたはマルチチップマイクロプロセッサ、あるいはデジタル信号プロセッサ、マイクロコントローラ、またはプログラマブルゲートアレイなどの任意の専用マイクロプロセッサとすることができるプロセッサ21を含む。当技術分野では常套的であるように、プロセッサ21は1つまたは複数のソフトウェアモジュールを実行するように構成することができる。オペレーティングシステムの実行に加えて、プロセッサは、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他のソフトウェアアプリケーションを含む1つまたは複数のソフトウェアアプリケーションを実行するように構成することができる。
【００２０】
一実施形態では、プロセッサ21は、さらに、アレイ駆動部22と通信するように構成される。一実施形態では、アレイ駆動部22は、表示アレイまたはパネル30に信号を供給する行駆動回路24および列駆動回路26を含む。図1に示されたアレイの断面は図2のライン1-1によって示される。MEMS干渉変調器では、行/列作動プロトコルは、図3に示されたこれらのデバイスのヒステリシス特性を利用することができる。可動層を弛緩状態から作動状態に変形させるには、例えば、10ボルトの電位差を必要とすることがある。しかし、電圧がその値から低減される場合、電圧が10ボルト未満に下がる間可動層はその状態を維持する。図3の例示的実施形態では、電圧が2ボルト未満に下がるまで可動層は完全には弛緩しない。したがって、図3に示された例では約3Vから約7Vまでの印加電圧のウィンドウが存在し、ウィンドウ内でデバイスは弛緩状態または作動状態のいずれかで安定している。これは、本明細書では、「ヒステリシスウィンドウ」または「安定ウィンドウ」と呼ばれる。図3のヒステリシス特性を有する表示アレイでは、行/列作動プロトコルは、行ストローブ中、ストローブされた行にある作動されるべき画素は約10ボルトの電圧差にさらされ、弛緩されるべき画素は0ボルトに近い電圧差にさらされるように設計することができる。ストローブの後、画素は、行ストローブによってなされたいかなる状態でもそれにとどまるように約5ボルトの定常状態の電圧差にさらされる。書き込みの後、各画素は、この例では3〜7ボルトの「安定ウィンドウ」内の電位差をかけられる。この特徴により、図1に示された画素設計は、同じ印加電圧条件下で、既存の作動または弛緩状態のいずれかで安定する。干渉変調器の各画素は、作動状態であろうと弛緩状態であろうと、本質的に、固定反射層および可動反射層によって形成されたキャパシタであるので、この安定状態は、ほとんど電力損失なしでヒステリシスウィンドウ内の電圧で保持することができる。印加電位が固定されている場合、本質的に、電流は画素に流れ込まない。
【００２１】
典型的な用途では、表示フレームは、第1行の所望の作動画素の組に応じて列電極の組をアサートすることによって生成することができる。次に、行パルスが行1の電極に印加され、それにより、アサートされた列ラインに対応する画素が作動される。次に、アサートされた列電極の組は、第2の行の所望の作動画素の組に対応するように変更される。次に、パルスが行2の電極に印加され、それにより、アサートされた列電極に応じて行2における適切な画素が作動される。行1の画素は、行2のパルスによって影響されず、行1のパルス中に設定された状態のままである。これを一連の行全体に順次繰り返して、フレームを生成することができる。一般に、フレームは、このプロセスを毎秒所望のフレーム数で連続的に繰り返すことによって、新しい表示データでリフレッシュおよび/または更新される。画素アレイの行電極および列電極を駆動して表示フレームを生成するための多種多様なプロトコルも良く知られており、本発明と関連して使用することができる。
【００２２】
図4、5A、および5Bは、図2の3×3アレイに表示フレームを生成するための1つの可能な作動プロトコルを示す。図4は、図3のヒステリシス曲線を示す画素で使用することができる列および行電圧レベルの可能な組を示す。図4の実施形態では、画素の作動は、適切な列を-Vbiasにおよび適切な行を+ΔVに設定することを含み、それらはそれぞれ-5ボルトおよび+5ボルトに対応することができる。画素の弛緩は、適切な列を+Vbiasにおよび適切な行を同じ+ΔVに設定し、画素の両端に0ボルトの電位差を生成することによって達成される。行電圧が0ボルトに保持される行では、列が+Vbiasまたは-Vbiasのいずれであるかにかかわらず、画素は当初置かれていたいかなる状態でも安定している。図4にさらに示されるように、上述のものと反対の極性の電圧を使用することができる、例えば、画素の作動は適切な列を+Vbiasにおよび適切な行を-ΔVに設定することを含むことができることが理解されるであろう。この実施形態では、画素の解放は、適切な列を-Vbiasにおよび適切な行を同じ-ΔVに設定し、画素の両端に0ボルトの電位差を生成することによって達成される。
【００２３】
図5Bは、図2の3×3アレイに印加される一連の行信号および列信号を示すタイミング図であり、それにより、作動画素が非反射となる図5Aに示された表示構成がもたらされる。図5Aに示されたフレームを書き込む前に、画素は任意の状態とすることができ、この例では、行はすべて0ボルトであり、列はすべて+5ボルトである。これらの印加電圧により、画素はすべて既存の作動状態または弛緩状態で安定している。
【００２４】
図5Aのフレームでは、画素(1,1)、(1,2)、(2,2)、(3,2)、および(3,3)が作動される。これを達成するために、行1の「ライン時間」の間、列1および2は-5ボルトに設定され、列3は+5ボルトに設定される。これはいかなる画素の状態も変化させないが、それは、画素がすべて3〜7ボルトの安定ウィンドウにとどまるからである。次に、行1は、0から5ボルトまで行き、0に戻るパルスでストローブされる。これにより、(1,1)および(1,2)の画素は作動され、(1,3)の画素は弛緩される。アレイ中の他の画素は影響されない。所望に応じて行2を設定するために、列2は-5ボルトに設定され、列1および3は+5ボルトに設定される。次に、行2に与えられた同じストローブは画素(2,2)を作動させ、画素(2,1)および(2,3)を弛緩させることになる。やはり、アレイの他の画素は影響されない。列2および3を-5ボルトに、列1を+5ボルトに設定することによって行3は同様に設定される。行3のストローブは図5Aに示されるように行3の画素を設定する。フレームを書き込んだ後、行電位は0となり、列電位は+5ボルトまたは-5ボルトのいずれかのままとすることができ、その後、表示部は図5Aの構成で安定している。同じ手順を、数十または数百の行および列のアレイで使用することができることが理解されるであろう。行および列の作動を行うのに使用されるタイミング、シーケンス、および電圧レベルは、上述で概説された一般原理内で広く変えることができ、上述の例は単に例示であり、いかなる作動電圧方法も本明細書で説明されるシステムおよび方法で使用することができることも理解されるであろう。
【００２５】
図6Aおよび6Bは、表示デバイス40の一実施形態を示すシステムブロック図である。表示デバイス40は、例えば、携帯電話または移動電話とすることができる。しかし、表示デバイス40またはそれのわずかに変更された形態の同じ構成要素は、テレビおよびポータブルメディアプレーヤなどの様々なタイプの表示デバイスの実例ともなる。
【００２６】
表示デバイス40は、ハウジング41、表示部30、アンテナ43、スピーカ45、入力デバイス48、およびマイクロホン46を含む。ハウジング41は、一般に、射出成形および真空成形を含む、当業者に良く知られている様々な製造プロセスの任意のものによって形成される。さらに、ハウジング41は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む様々な材料のうちの任意の材料で製作することができる。一実施形態では、ハウジング41は着脱可能な部分(図示せず)を含み、それは異なる色の他の着脱可能な部分、または異なるロゴ、絵、もしくは記号を含む他の着脱可能な部分と交換することができる。
【００２７】
例示的表示デバイス40の表示部30は、本明細書で説明されるような双安定表示部を含む様々な表示部の任意のものとすることができる。他の実施形態では、表示部30は、当業者に良く知られているような、上述のプラズマ、EL、OLED、STN CD、もしくはTFT CDなどのフラットパネル表示部、またはCRTもしくは他の真空管デバイスなどの非フラットパネル表示部を含む。しかし、本実施形態を説明するために、表示部30は本明細書で説明されるような干渉変調器表示部を含む。
【００２８】
例示的表示デバイス40の一実施形態の構成要素が図6Bに概略的に示される。図示の例示的表示デバイス40はハウジング41を含み、その中に少なくとも部分的に封入される追加の構成要素を含むことができる。例えば、一実施形態では、例示的表示デバイス40はアンテナ43を含むネットワークインターフェイス27を含み、アンテナ43は送受信機47に結合される。送受信機47はプロセッサ21に接続され、プロセッサ21は調整ハードウェア52に接続される。調整ハードウェア52は信号を調整する(例えば、信号をフィルタ処理する)ように構成することができる。調整ハードウェア52はスピーカ45およびマイクロホン46に接続される。プロセッサ21は入力デバイス48および駆動コントローラ29にも接続される。駆動コントローラ29はフレームバッファ28およびアレイ駆動部22に結合され、アレイ駆動部22は次に表示アレイ30に結合される。電源50は、特定の例示的表示デバイス40の設計により必要とされるようなすべての構成要素に電力を供給する。
【００２９】
ネットワークインターフェイス27は、例示的表示デバイス40がネットワークを介して1つまたは複数のデバイスと通信することができるように、アンテナ43および送受信機47を含む。一実施形態では、ネットワークインターフェイス27は、プロセッサ21の要件を軽減するために、いくつかの処理能力を有することもできる。アンテナ43は、信号の送出および受取りを行うための当業者に知られている任意のアンテナである。一実施形態では、アンテナは、IEEE 802.11(a)、(b)、または(g)を含むIEEE 802.11標準に従ってRF信号の送出および受取りを行う。別の実施形態では、アンテナは、Bluetooth標準に従ってRF信号の送出および受取りを行う。携帯電話の場合、アンテナは、無線セルフォンネットワーク内で通信するのに使用されるCDMA、GSM、AMPS、または他の既知の信号を受け取るように設計される。送受信機47はアンテナ43から受け取った信号を前処理し、その結果、それらをプロセッサ21が受け取り、さらに処理することができる。送受信機47はプロセッサ21から受け取った信号も処理し、その結果、それらをアンテナ43を介して例示的表示デバイス40から送出することができる。
【００３０】
一代替形態では、送受信機47は受信機と取り替えることができる。さらなる別の代替実施形態では、ネットワークインターフェイス27は画像源と取り替えることができ、画像源はプロセッサ21に送られるべき画像データを記憶または生成することができる。例えば、画像源は、画像データを含むデジタルビデオディスク(DVD)もしくはハードディスクドライブ、または画像データを生成するソフトウェアモジュールとすることができる。
【００３１】
プロセッサ21は、一般に、例示的表示デバイス40の動作全体を制御する。プロセッサ21は、ネットワークインターフェイス27または画像源からの圧縮された画像データなどのデータを受け取り、データを生画像データに、または生画像データに容易に処理されるフォーマットに処理する。次に、プロセッサ21は処理されたデータを駆動コントローラ29または記憶用のフレームバッファ28に送る。生データは、一般に、画像内の場所ごとの画像特性を識別する情報を指す。例えば、そのような画像特性は色、彩度、および階調レベルを含むことができる。
【００３２】
一実施形態では、プロセッサ21は、例示的表示デバイス40の動作を制御するために、マイクロコントローラ、CPU、または論理演算ユニットを含む。調整ハードウェア52は、一般に、スピーカ45に信号を送出するためにおよびマイクロホン46から信号を受け取るために増幅器およびフィルタを含む。調整ハードウェア52は例示的表示デバイス40内の別個の構成要素とすることができ、またはプロセッサ21もしくは他の構成要素内に組み込むことができる。
【００３３】
駆動コントローラ29は、プロセッサ21によって生成された生画像データをプロセッサ21から直接取得するかまたはフレームバッファ28から取得し、アレイ駆動部22に高速送出するために生画像データを適切に再フォーマットする。具体的には、駆動コントローラ29は生画像データをラスター様フォーマットを有するデータフローに再フォーマットし、その結果、データフローは表示アレイ30の端から端まで走査するのに好適な時間順序を有する。次に、駆動コントローラ29はフォーマットされた情報をアレイ駆動部22に送る。LCDコントローラなどの駆動コントローラ29は多くの場合独立型集積回路(IC)のようなシステムプロセッサ21と関連するが、そのようなコントローラは多くの方法で実現することができる。それらは、ハードウェアとしてプロセッサ21に埋め込むこと、ソフトウェアとしてプロセッサ21に埋め込むこと、またはアレイ駆動部22と共にハードウェアに完全に集積化することができる。
【００３４】
一般に、アレイ駆動部22はフォーマットされた情報を駆動コントローラ29から受け取り、映像データを並列な組の波形に再フォーマットし、並列な組の波形は表示部の画素のx-yマトリクスから来る何百もの、時には何千ものリード線に毎秒多数回与えられる。
【００３５】
一実施形態では、駆動コントローラ29、アレイ駆動部22、および表示アレイ30は、本明細書で説明される表示部のタイプのいずれにも適合する。例えば、一実施形態では、駆動コントローラ29は、従来の表示コントローラまたは双安定表示コントローラ(例えば干渉変調器コントローラ)である。別の実施形態では、アレイ駆動部22は、従来の駆動部または双安定表示駆動部(例えば干渉変調器表示部)である。一実施形態では、駆動コントローラ29はアレイ駆動部22と集積化される。そのような実施形態は、携帯電話、時計、および他の小面積表示部などの高度に集積化されたシステムでは一般的なものである。さらなる別の実施形態では、表示アレイ30は一般的な表示アレイまたは双安定表示アレイ(例えば干渉変調器のアレイを含む表示部)である。
【００３６】
入力デバイス48により、ユーザーは例示的表示デバイス40の動作を制御できる。一実施形態では、入力デバイス48は、QWERTYキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、タッチセンス画面、または感圧式もしくは感熱式隔膜を含む。一実施形態では、マイクロホン46は例示的表示デバイス40用の入力デバイスである。マイクロホン46を使用してデータをデバイスに入力する場合、例示的表示デバイス40の動作を制御するためにユーザーは音声命令を与えることができる。
【００３７】
電源50は、当技術分野で良く知られているような様々なエネルギー蓄積デバイスを含むことができる。例えば、一実施形態では、電源50は、ニッケルカドミウム電池またはリチウムイオン電池などの充電式電池である。別の実施形態では、電源50は、再生可能エネルギー源、キャパシタ、またはプラスチック太陽電池および太陽電池塗料を含む太陽電池である。別の実施形態では、電源50は壁コンセントから電力を受け取るように構成される。
【００３８】
実施形態によっては、制御プログラマビリティは、上述のように、電子表示システム中のいくつかの場所に配置することができる駆動コントローラ内に存在する。実施形態によっては、制御プログラマビリティはアレイ駆動部22に存在する。上述の最適化は、任意の数のハードウェアおよび/またはソフトウェアコンポーネントで、および様々な構成で実行することができることが当業者なら認識されよう。
【００３９】
上述の原理に従って動作する干渉変調器の構造の細部は広範に変更することができる。例えば、図7A〜7Eは、可動反射層14およびその支持構造体の5つの異なる実施形態を示す。図7Aは図1の実施形態の断面であり、金属材料の細片14が、垂直に延びる支持部18上に堆積される。図7Bでは、可動反射層14が、つなぎ部32によって支持部にその角でのみで取り付けられる。図7Cでは、可動反射層14は、可撓性金属を含むことができる変形可能層34からつるされる。変形可能層34は、変形可能層34の周辺のまわりで基板20に直接的または間接的に接続している。これらの接続は本明細書では支柱と呼ばれる。図7Dに示された実施形態は支柱プラグ42を有し、その上に変形可能層34が載る。可動反射層14は、図7A〜7Cにおけるように、間隙の上につるされたままであるが、変形可能層34は、変形可能層34と光学スタック16との間の孔を充填することによっては支柱を形成しない。むしろ、支柱は平坦化材料から形成され、平坦化材料は支柱プラグ42を形成するのに使用される。図7Eに示される実施形態は図7Dに示された実施形態に基づいているが、図7A〜7Cで示された実施形態の任意のものと、ならびに図示されていない追加の実施形態と連携するように構成することもできる。図7Eに示された実施形態では、金属または他の導電性材料の追加層がバス構造体44を形成するために使用される。これにより、干渉変調器の裏面に沿って信号経路選択が可能になり、そうでなければ基板20に形成されなければならなかったかもしれないいくつかの電極が除去される。
【００４０】
図7に示されたもののような実施形態では、干渉変調器は、変調器が配置されている側と反対の側である、透明基板20の前面から画像を見る直視型デバイスとして機能する。これらの実施形態では、反射層14は、変形可能層34を含めて、基板20と反対側の反射層の側の干渉変調器の一部を光学的に遮蔽する。これにより、画像品質に悪影響を与えることなく、遮蔽された区域を構成および作動することができる。そのような遮蔽により、図7Eのバス構造体44が可能になり、それにより、アドレス指定およびそのアドレス指定に起因する運動などの変調器の電気機械的特性から変調器の光学的特性を分離することができる。この分離可能な変調器構成により、変調器の電気機械的態様および光学的態様に使用される構造設計および材料が互いに無関係に選択され機能することができる。さらに、図7C〜7Eに示された実施形態は、変形可能層34によって達成される、反射層14の光学的特性をその機械的特性から切り離すことに由来するさらなる利益を有する。これにより、反射層14に使用される構造設計および材料が光学的特性に関して最適化され、変形可能層34に使用される構造設計および材料が所望の機械的性質に関して最適化されるようになる。
【００４１】
以下の説明は、MEMSスイッチなどの多種多様なMEMS要素、および湾曲または変形するミラーを有する他の要素の閾値電圧の測定のために使用される方法およびデバイスに関する。説明される特定の例は干渉変調器を要素として使用するが、説明される原理は他のMEMS要素にも同様に適用される。
【００４２】
干渉変調器のアレイが製造された後、干渉変調器は正常な動作を確認するために試験される。図3を参照しながら上述したように、干渉変調器はそれらに印加された電位差に基づいて作動する。図3は、干渉変調器がそれらに印加された電位差の大きさに応じて、弛緩(もしくは解放)状態または作動状態にあることを示している。図示のように、ある状態から別の状態への変化は安定(または保持)ウィンドウをもつヒステリシス特性に従って生じ、デバイスは、印加された電位差が保持ウィンドウ内にある場合現在の状態を保持する。したがって、図3で示されたように、5つの入力電圧差範囲がある。5つの電圧差範囲の各々は、干渉変調器の状態への影響を反映する名称を有する。図3の左から始めて、5つの電圧差範囲は、1)負の作動(「作動状態」)、2)負の保持(「安定ウィンドウ」)、3)解放(「弛緩状態」)、4)正の保持(「安定ウィンドウ」)、および5)正の作動(「作動状態」)である。デバイスの理論的理解および過去の実験結果に基づいて、これらの入力電圧差範囲間の閾値の近似値は分かるが、干渉変調器アレイをより最適に作動させるために、閾値電圧をより正確に測定することができる。閾値の値は製造されたデバイスまたはデバイスのグループごとに測定することができる。閾値電圧を測定する一方法は、様々な電圧差の入力を印加すると同時に干渉変調器の光学特性を観察することによって干渉変調器の状態をモニタすることである。これは、例えば、人間の観察によって、または光学測定デバイスの使用によって達成することができる。追加としてまたは代替として、干渉変調器の状態は電子測定によってモニタすることができる。実施形態によっては、表示部の駆動チップは以下で説明される方法によって閾値電圧を測定するように構成することができる。
【００４３】
例えば図7A〜7Eに示された干渉変調器のいずれかのような干渉変調器は、注目する様々な閾値を有する。これらの閾値には、正および負のDC解放閾値、正および負のDC作動閾値、正および負の瞬間解放閾値、正および負の瞬間作動閾値、正および負のクロストーク解放閾値、ならびに正および負のクロストーク作動閾値が含まれる。
【００４４】
DC解放閾値は、正または負の保持入力電圧差範囲のいずれかと解放入力電圧差範囲との間の閾値であり、作動された干渉変調器の2つの電極間に試験電圧を印加し、干渉変調器が試験電圧の結果として解放するかどうかを決定することによって決定される。正のDC解放閾値は、2つの電極間の正の作動入力電圧差により作動状態に初期化された干渉変調器を使用して決定される。入力電圧差は低減され、干渉変調器の状態が決定される。正のDC解放閾値は、干渉変調器の解放をもたらす干渉変調器に印加された最大の正の入力電圧差である。負のDC解放閾値は、2つの電極間の負の作動入力電圧差により作動状態に初期化された干渉変調器を使用して決定される。入力電圧差は増加され、干渉変調器の状態が決定される。負のDC解放閾値は、干渉変調器の解放をもたらす干渉変調器に印加された最小の負の入力電圧差である。
【００４５】
DC作動閾値は、それぞれ正または負の保持入力電圧差範囲のいずれかと正または負の作動入力電圧差範囲との間の閾値である。DC作動閾値は、干渉変調器を解放させる入力電圧差で初期化された干渉変調器を使用して決定される。正のDC作動電圧は、解放された干渉変調器の2つの電極間の入力電圧差を増加させ、干渉変調器が入力電圧差の結果として作動するかどうかを決定することによって測定される。正のDC作動閾値は、干渉変調器の作動をもたらす干渉変調器の2つの電極間に印加された最小の正の入力電圧差である。負のDC作動電圧は、解放された干渉変調器の2つの電極間の入力電圧差を減少させ、干渉変調器が入力電圧差の結果として作動するかどうかを決定することによって測定される。負のDC作動閾値は、干渉変調器の作動をもたらす干渉変調器に印加された最大の負の入力電圧差である。
【００４６】
干渉変調器要素の動作閾値は、通常、DC閾値と異なる。例えば、ある最小継続期間の間印加される場合に干渉変調器を作動させるのに十分な大きさの電圧がその最小継続期間よりも短い時間の間干渉変調器に印加される場合、干渉変調器は作動しないことがある。この場合、動作可能な作動閾値の大きさはDC作動閾値よりも高い。別の例として、干渉変調器が現在の状態のままであるように、反対の極性の保持電圧がしばしば連続して干渉変調器に印加される。交番する極性信号は、単一の保持電圧が印加された場合に生じる電荷ビルドアップを妨げるのに役立つ。印加された保持電圧がDC解放閾値に非常に近い場合、印加された保持電圧が保持ウィンドウ内にある場合でさえ干渉変調器が解放状態に遷移することがある。これは、ある極性の保持電圧から反対の極性の保持電圧への遷移の間に、印加された電圧が非常に短い時間の間解放入力電圧差範囲を通過するので生じる。この場合、動作可能な解放閾値電圧の大きさはDC解放閾値の大きさよりも大きい。
【００４７】
瞬間解放閾値は、正または負の保持入力電圧差範囲のいずれかと解放入力電圧差範囲との間の閾値であり、作動された干渉変調器の2つの電極間に試験入力電圧差を印加し、干渉変調器が試験入力電圧差の結果として解放するかどうかを決定することによって決定される。正の瞬間解放閾値は作動された干渉変調器により決定される。負の保持電圧から始まり、正の試験電圧差で終わる正の電圧差遷移が干渉変調器に与えられる。正の瞬間解放閾値は、干渉変調器の解放をもたらす干渉変調器に印加された最大の正の試験電圧差である。負の瞬間解放閾値は作動された干渉変調器により決定される。正の保持電圧から始まり、負の試験電圧差で終わる負の電圧差遷移が干渉変調器に与えられる。負の瞬間解放閾値は、干渉変調器の解放をもたらす干渉変調器に印加された最小の負の試験電圧差である。
【００４８】
瞬間作動閾値は、それぞれ正または負の保持入力電圧差範囲のいずれかと正または負の作動入力電圧差範囲との間の閾値である。瞬間作動閾値は、解放された干渉変調器に試験電圧差を印加し、干渉変調器が試験電圧の結果として作動するかどうかを決定することによって決定される。正の瞬間作動閾値は、負の保持電圧から始まり、正の試験電圧差で終わる正の電圧差遷移を干渉変調器に印加することによって測定される。正の瞬間作動閾値は、干渉変調器の作動をもたらす干渉変調器に印加された最小の正の試験電圧差である。負の瞬間作動閾値は、正の保持電圧から始まり、負の試験電圧差で終わる負の電圧差遷移を干渉変調器に印加することによって測定される。負の瞬間作動閾値は、干渉変調器の作動をもたらす干渉変調器に印加された最大の負の試験電圧である。
【００４９】
クロストーク閾値は、それぞれ保持入力電圧差範囲と解放作動入力電圧差範囲との間、および保持入力電圧差範囲と作動入力電圧電圧差範囲との間の電圧閾値の値である。ある干渉変調器に駆動信号が印加されると、別の干渉変調器がその状態を変化することがあるので、クロストーク閾値の値は対応するDC閾値の値とは異なる。干渉変調器アレイの信号ラインのインピーダンスが零でないために、第1の干渉変調器がDC作動または解放電圧の近くの電圧で保持される場合、別の干渉変調器が駆動されると、駆動信号が第1の干渉変調器の信号ラインに結合することがあり、その結果、第1の干渉変調器は望ましくなく状態を変化させる。
【００５０】
クロストーク解放閾値は、正または負の保持入力電圧差範囲のいずれかと解放入力電圧差範囲との間の閾値であり、試験電圧差を試験干渉変調器に印加し、駆動電圧を別の干渉変調器に印加し、試験干渉変調器が駆動電圧の結果として解放するかどうかを決定することによって決定される。正のクロストーク解放閾値は、正の試験電圧差で作動され保持された試験干渉変調器により決定される。正のクロストーク解放閾値は、他の干渉変調器が状態を変化させるように駆動されるときに、結果として干渉変調器が解放しない、試験干渉変調器に印加された最小の正の試験電圧差である。負のクロストーク解放閾値は、負の試験電圧差で作動され保持された試験干渉変調器により決定される。負のクロストーク解放閾値は、他の干渉変調器が状態を変化させるように駆動されるときに、結果として干渉変調器が解放しない、試験干渉変調器に印加された最大の負の試験電圧差である。
【００５１】
クロストーク作動閾値は、それぞれ正または負の保持入力電圧差範囲のいずれかと正または負の作動入力電圧差範囲との間の閾値である。クロストーク作動閾値は、試験電圧差を試験干渉変調器に印加し、一方、他の干渉変調器が状態を変化させるように駆動電圧を別の干渉変調器に印加し、試験干渉変調器が駆動電圧の結果として解放するかどうかを決定することによって決定される。正のクロストーク解放閾値は、正の保持電圧差で作動され保持された試験干渉変調器により決定される。正の瞬間クロストーク解放閾値は、他の干渉変調器が状態を変化させるように駆動されるときに、結果として干渉変調器が解放しない、試験干渉変調器に印加された最小の正の試験電圧差である。負のクロストーク解放閾値は、負の保持電圧差で作動され保持された試験干渉変調器により決定される。負のクロストーク解放閾値は、他の干渉変調器が状態を変化させるように駆動されるときに、結果として干渉変調器が解放しない、試験干渉変調器に印加された最大の負の試験電圧差である。
【００５２】
上述のように、反射層と光学スタックとの間の静電引力が、弛緩状態の反射層を保持するように働く機械的復元力に打ち勝つのに十分な大きさである場合、干渉変調器は作動状態になる。反射層、光学スタック、およびそれらの間の間隙は誘電体によって分離された2枚の導電性プレートを形成するので、この構造体はキャパシタンスを有する。さらに、この構造体のキャパシタンスは2つのプレート間の距離に応じて変化するので、この構造体のキャパシタンスは干渉変調器の状態に応じて変化する。したがって、キャパシタンスの検出を使用して干渉変調器の状態を決定することができる。
【００５３】
キャパシタンスの検出は、例えば、反射層と光学スタックとの間に印加される電圧を変化させるのに使用される電流または電荷を検知することによって得ることができる。比較的高い量の電流または電荷は、キャパシタンスが比較的大きいことを示す。同様に、比較的低い量の電流または電荷は、キャパシタンスが比較的小さいことを示す。電流または電荷の検知は、例えば、電荷または電流を表す信号のアナログまたはデジタル積分によって達成することができる。
【００５４】
図8A〜8Dおよび9A〜9Bは、刺激が印加された後のデバイスの状態を決定するのに使用することができる刺激入力電気波形および測定された応答の実施形態を示す。図8A〜8Dおよび9A〜9Bは、波形および測定された応答を使用してデバイスの様々な閾値を測定することができることを示す。図8A〜8Dおよび9A〜9Bの説明の後、図10A〜12が、同様の入力電気波形を使用していくつかの特定の閾値を決定する実施形態を例証するのに使用される。
【００５５】
図8Aは、ある試験実施形態において入力電圧差範囲の間で変化する入力電気波形100を示す。図8Bは、干渉変調器が作動状態にあるかまたは解放状態にあるかを決定するのに使用することができる測定された応答を示す。この実施形態では、波形100を干渉変調器に印加し、図8Bの測定された応答をモニタすることによって2つの入力電圧差範囲(負の保持電圧差および負の解放電圧差)間の閾値電圧を決定する。以下でさらに詳細に説明されるように、波形100を使用して閾値を決定する方法は、干渉変調器を作動状態に初期化する段階と、第1の保持電圧差を印加する段階と、次に、反対の極性で、連続的に大きさが減少する一連の電圧差を印加する段階とを含む。デバイスの状態は、電圧差を印加するのに使用された電流または電荷をモニタすることによって、一連の印加電圧差の各々の時間の間に決定される。干渉変調器が解放状態に変化するとき、現在印加されている電圧差を使用して保持電圧差範囲と解放電圧差範囲との間の閾値を決定する。
【００５６】
遷移102は入力電圧差を電圧レベル103にして、干渉変調器を作動状態に初期化する。電圧レベル103の値は干渉変調器の理論的理解および以前の実験に基づいて決定され、干渉変調器の作動が見込まれる十分な大きさである。電圧レベル103は、干渉変調器が作動状態になる時間を有する十分な継続期間のものである。
【００５７】
遷移104は入力電圧差を電圧レベル105にする。電圧レベル105の値は、干渉変調器の理論的理解および以前の実験に基づいて決定され、干渉変調器が現在の状態を保持すると見込まれるような大きさである。
【００５８】
この時点から先は、連続的に大きさが減少する一連の正および負の電圧差遷移が干渉変調器に与えられる。干渉変調器が解放状態になると直ぐ、閾値は干渉変調器に印加された電圧差に少なくとも部分的に基づいて決定することができる。
【００５９】
遷移106は入力電位を電圧レベル107にする。電圧レベル107は、図8Aに示されるように、まだ未知の負の解放/保持閾値より下にある。したがって、干渉変調器は解放しない。遷移106をもたらすのに必要な電流または電荷は、図8Bの積分電荷112として検知され、図により示される。さらに図8Bに示されるように、積分電荷112は作動/解放電荷閾値より上にあり、それは干渉変調器のキャパシタンスが高いことを示し、干渉変調器が依然として作動状態にあることを示している。遷移108は入力電圧差を電圧レベル109にする。同様に、電圧レベル109はまだ未知の正の解放/保持閾値より上にあるので、遷移108をもたらすのに必要な電流または電荷、すなわち積分電荷114はやはり作動/解放電荷閾値より上にあり、それは干渉変調器が依然として作動状態にあることを示している。遷移110は入力電位を電圧レベル111にし、遷移110をもたらすために必要な電流または電荷は、積分電荷116として検知され、図により示される。図8Bに示されるように、積分電荷116は作動/解放電荷閾値より下にあり、それは干渉変調器が解放状態になったことを示している。
【００６０】
実施形態によれば、電圧レベル105から電圧レベル107への遷移106は干渉変調器を解放しなかったが、電圧レベル109から111への遷移110は干渉変調器を解放した。したがって、デバイスを解放させる負の閾値電圧が電圧レベル107と電圧レベル111との間にあることを学習する。干渉変調器は、電圧レベル111で解放しなかった場合、遷移118の後の電圧レベル119で解放したであろう。そのような場合、干渉変調器を解放させる正の閾値電圧が電圧レベル109と電圧レベル119との間にあることを学習したはずである。
【００６１】
このおよび他の閾値電圧測定の分解能は、例えば一連の与えられる遷移の大きさの段差サイズに基づいて任意に決定することができる。実施形態によっては、二分探索技法または別の探索方法を使用することができる。実施形態によっては、閾値電圧は干渉変調器に状態の変化をもたらす入力電圧差と実質的に等しい。
【００６２】
図8Cは、ある試験実施形態において入力電圧差範囲の間で変化する入力電気波形120を示す。図8Dは、干渉変調器が作動状態にあるかまたは解放状態にあるかを決定するのに使用することができる測定された応答を示す。この実施形態では、波形120を干渉変調器に印加して、図8Dの測定された応答をモニタすることによって2つの入力電圧差範囲(負の保持電圧および負の作動電圧)間の閾値電圧を決定する。以下でさらに詳細に説明されるように、波形120を使用して閾値を測定する方法は、干渉変調器を解放状態に初期化する段階と、第1の保持電圧を印加する段階と、次に、反対の極性で、連続的に大きさが増加する一連の電圧差を印加する段階とを含む。デバイスの状態は、電圧を印加するのに使用された電流または電荷をモニタすることによって、一連の印加電圧差の各々の時間の間に決定される。干渉変調器が作動状態に変化するとき、現在印加されている電圧を使用して保持電圧と作動電圧との間の閾値を決定する。
【００６３】
初期電圧レベル121を使用して干渉変調器を解放状態に初期化する。電圧レベル121の値は干渉変調器の理論的理解および以前の実験に基づいて決定され、干渉変調器が解放状態にあると見込まれるような大きさである。遷移122は入力電位を電圧レベル123にする。電圧レベル123の値は干渉変調器の理論的理解および以前の実験に基づいて決定され、干渉変調器が現在の解放状態を保持すると見込まれるような大きさである。
【００６４】
この時点から、連続的に大きさが増加する一連の正および負の遷移が干渉変調器に与えられる。干渉変調器が作動状態になると直ぐ、閾値を決定することができる。
【００６５】
遷移124は入力電位を電圧レベル125にする。電圧レベル125は、図8Cに示されるように、まだ未知の負の作動/保持閾値より上にある。したがって、干渉変調器は作動しない。遷移124をもたらすために必要な電流または電荷は、積分電荷132として検知され、図により示される。図8Dに示されるように、積分電荷132は作動/解放電荷閾値より下にあり、それは干渉変調器のキャパシタンスが低いことを示し、それは干渉変調器が依然として解放状態にあることを示している。遷移126は入力電位を電圧レベル127にする。同様に、電圧レベル127がまだ未知の正の作動/保持閾値より下にあるので、遷移108をもたらすのに必要な電流または電荷、すなわち積分電荷134は作動/解放電荷閾値より下にあり、それは干渉変調器が依然として解放状態にあることを示している。遷移128は入力電位を電圧レベル129にし、遷移128をもたらすのに必要な電流または電荷は、図8Dの積分電荷136として検知され、図により示される。積分電荷136は作動/解放電荷閾値より上にあり、それは干渉変調器が作動状態になったことを示している。
【００６６】
この実施形態によれば、電圧レベル123から電圧レベル125への遷移124は干渉変調器を作動させなかったが、電圧レベル127から129への遷移128は干渉変調器を作動させた。したがって、デバイスを作動させる負の閾値電圧が電圧レベル125と電圧レベル129との間にあることを学習する。干渉変調器は、電圧レベル129で作動しなかった場合、遷移138の後の電圧レベル139で解放したであろう。そのような場合、干渉変調器を作動させる正の閾値電圧が電圧レベル127と電圧レベル139との間にあることを学習したはずである。
【００６７】
実施形態によっては、多数の閾値を決定することができる。図9Aは、ある試験実施形態において入力電圧差範囲の間で変化する入力電気波形200を示す。図9Bは、干渉変調器が作動状態にあるかまたは解放状態にあるかを決定するのに使用することができる測定された応答を示す。波形200および図9Bの測定された応答を使用して3つの閾値、すなわち負の瞬間解放閾値、正の瞬間作動閾値、および正の瞬間解放閾値を決定する。以下でさらに詳細に説明されるように、波形200を使用して閾値を決定する方法は、干渉変調器を作動状態に初期化する段階と、第1の保持電圧を印加する段階と、次に、反対の極性で、連続的に大きさが減少する一連の電圧を印加する段階とを含む。デバイスの状態は、電圧を印加するのに使用された電流または電荷をモニタすることによって、一連の印加電圧の各々の時間の間に決定される。干渉変調器が解放状態に変化するとき、現在印加されている電圧を使用して保持電圧と解放電圧との間の閾値を決定する。その後、デバイスは解放状態にあるので、次に作動電圧を測定することができる。次に、反対の極性で、連続的に大きさが増加する一連の電圧が印加される。デバイスの状態は、電圧を印加するのに使用された電流または電荷をモニタすることによって、一連の印加電圧の各々の時間の間に決定される。干渉変調器が作動状態に変化するとき、現在印加されている電圧を使用して保持電圧と作動電圧との間の閾値を決定する。最後に、デバイスは作動状態にあるので、次に別の作動電圧を決定することができる。反対の極性で、連続的に大きさが減少する一連の電圧が印加される。デバイスの状態は、電圧を印加するのに使用された電流または電荷をモニタすることによって、一連の印加電圧の各々の時間の間に決定される。干渉変調器が解放状態に変化するとき、現在印加されている電圧を使用して保持電圧と解放電圧との間の閾値を決定する。
【００６８】
遷移202は入力電位差を電圧レベル203にして、干渉変調器を作動状態に初期化する。電圧レベル203の値は干渉変調器の理論的理解および以前の実験に基づいて決定され、干渉変調器の作動が見込まれる十分な大きさである。電圧レベル203は、干渉変調器が作動状態になる時間を有する十分な継続期間のものである。
【００６９】
遷移204は入力電位を電圧レベル205にする。電圧レベル205の値は干渉変調器の理論的理解および以前の実験に基づいて決定され、干渉変調器が現在の状態を保持すると見込まれるような大きさである。
【００７０】
この時点から、連続的に大きさが減少する一連の正および負の遷移が干渉変調器に与えられる。干渉変調器が解放状態になると直ぐ、解放閾値を決定することができる。
【００７１】
遷移206は入力電位を電圧レベル207にする。電圧レベル207は、図9Aに示されるように、まだ未知の負の解放/保持閾値より上にある。したがって、干渉変調器は解放しない。遷移206をもたらすために必要な電流または電荷は、積分電荷222として検知され、図により示される。図9Bに示されるように、積分電荷222は作動/解放電荷閾値より上にあり、それは干渉変調器のキャパシタンスが高いことを示し、それは干渉変調器が依然として作動状態にあることを示している。遷移208は入力電位を電圧レベル209にし、遷移208をもたらすために必要な電流または電荷は、積分電荷224として検知され、図により示される。図9Bに示されるように、積分電荷224は作動/解放電荷閾値より下にあり、それは干渉変調器が解放状態になったことを示している。
【００７２】
実施形態によれば、電圧レベル205は干渉変調器を解放しなかったが、電圧レベル209は干渉変調器を解放した。したがって、負の瞬間解放閾値電圧が電圧レベル205と電圧レベル209との間にあることを学習する。
【００７３】
次に、デバイスは解放状態にあるので、作動閾値電圧を測定することができる。遷移210は入力電圧を電圧レベル211にするように決定される。電圧レベル211は、デバイスが同じ(解放された)状態に保持されると見込まれるような値を有する。この時点から、連続的に大きさが増加する一連の正および負の遷移が干渉変調器に与えられる。干渉変調器が作動状態になると直ぐ、作動閾値を決定することができる。
【００７４】
遷移212は入力電位を電圧レベル213にし、遷移212をもたらすために必要な電流または電荷は、積分電荷226として検知され、図により示される。図9Bに示されるように、積分電荷226は作動/解放電荷閾値より下にあり、それは干渉変調器が依然として解放状態にあることを示している。遷移214は入力電位を電圧レベル215にし、遷移214をもたらすために必要な電流または電荷は、積分電荷228として検知され、図により示される。図9Bに示されるように、積分電荷228は作動/解放電荷閾値より上にあり、それは干渉変調器が作動状態になったことを示している。
【００７５】
実施形態によれば、電圧レベル211は干渉変調器を作動させなかったが、電圧レベル215は干渉変調器を作動させた。したがって、正の瞬間作動閾値電圧が電圧レベル211と電圧レベル215との間にあることを学習する。
【００７６】
次に、デバイスは作動状態にあるので、別の解放閾値電圧を測定することができる。遷移216は入力電圧を電圧レベル217にするように決定され、電圧レベル217は、デバイスが同じ(作動された)状態に保持されると見込まれるような値を有する。この時点から、連続的に大きさが減少する一連の正および負の遷移が干渉変調器に与えられる。干渉変調器が解放状態になると直ぐ、正の瞬間解放閾値を決定することができる。
【００７７】
遷移218は入力電位を電圧レベル219にし、遷移218をもたらすために必要な電流または電荷は、積分電荷230として検知され、図により示される。図9Bに示されるように、積分電荷230は作動/解放電荷閾値より下にあり、それは干渉変調器が解放状態になったことを示している。
【００７８】
実施形態によれば、電圧レベル207は干渉変調器を解放しなかったが、電圧レベル219は干渉変調器を解放した。したがって、正の瞬間解放閾値電圧が電圧レベル207と電圧レベル219との間にあることを学習する。
【００７９】
この実施形態の結果によりオフセット電圧の計算が可能になる。閾値電圧の各々について理想的な正および負の値は同じ大きさを有する。しかし、様々な要因のために、オフセットがある場合がある。この実施形態では、負および正の瞬間解放閾値電圧が共に測定される。閾値電圧の正および負の値が分かると直ぐ、オフセット電圧を正および負の閾値の値の平均として計算することができる。他の実施形態では、他の閾値の値を使用してオフセット電圧を計算することができる。
【００８０】
図10Aは別の試験実施形態としての波形250を示す。波形250と図10Bに示される積分電荷とを使用して正のDC解放閾値および負のDC作動閾値を測定する。
【００８１】
正の電圧レベル252を使用して干渉変調器を作動させる。その後、一連の正の試験電圧レベルをデバイスに印加して、デバイスを解放するのに必要な正の電圧レベルを決定する。各試験電圧レベルが印加された後、正の作動電圧レベル252が干渉変調器に再印加される。積分電荷が、図10Bに示されるように、遷移ごとに検知され、試験電圧が印加された後の干渉変調器の状態が決定される。図示のように、電圧レベル254および256は干渉変調器を解放するのに不十分である。しかし、積分電荷260によって示されるように、電圧レベル258は干渉変調器を解放する。したがって、正のDC解放電圧が電圧レベル258と電圧レベル256との間にあることを学習する。さらに、干渉変調器が解放状態となると直ぐ、好都合には作動電圧閾値を測定することができる。電圧レベル262を印加して、デバイスを解放状態に初期化することができる。次に、連続的に大きさが増加する負の電圧レベルが干渉変調器に印加される。図10Aおよび10Bによって示されるように、電圧レベル264および266は干渉変調器を作動させるのに不十分であり、電圧レベル268は十分である。したがって、負のDC作動閾値は電圧レベル266と268との間にある。
【００８２】
実施形態によっては、図8Cの入力波形120と同様の入力波形を使用して、正のDC解放閾値または負のDC作動閾値を測定することができる。入力波形の保持電圧が通常動作で使用されるよりも著しく長い継続期間の間一定である場合、図8Cを参照しながら説明された手順を使用してDC閾値を決定することができる。
【００８３】
図11は別の試験実施形態としての波形300を示す。波形300と、遷移中に検知された積分電荷とを使用して負の瞬間作動閾値を測定する。
【００８４】
電圧レベル302を使用して干渉変調器を解放状態に初期化する。電圧レベル304から始めて、連続的に大きさが増加する一連の試験電圧が干渉変調器に印加される。電圧レベル304、306、および308は不十分な大きさであるので、干渉変調器は作動しない。印加電圧レベル310は十分な大きさであるので、干渉変調器は作動する。印加電圧レベル310は正の保持電圧からの負の遷移の終了電圧であるので、測定された閾値は負の瞬間作動電圧である。
【００８５】
図12は別の試験実施形態としての波形320を示す。波形320と、遷移中に検知された積分電荷とを使用して、負の瞬間解放閾値を測定する。
【００８６】
電圧レベル322を使用して干渉変調器を作動状態に初期化する。電圧レベル324から始めて、連続的に大きさが減少する一連の試験電圧が干渉変調器に印加される。電圧レベル324、326、および328は過大な大きさであるので、干渉変調器は解放しない。印加電圧レベル330は十分に小さい大きさであるので、干渉変調器は解放する。印加電圧レベル330は正の保持電圧からの負の遷移の終了電圧であるので、測定された閾値は負の瞬間解放電圧である。
【００８７】
実施形態によっては、多数の閾値電圧を測定する試験シーケンスを使用することができる。そのような実施形態では、どの閾値電圧を次に測定するべきかに関する決定は動的とすることができる。例えば、試験デバイスを作動させ、上述のような方法を使用して正のDC解放電圧を測定することによって試験実施形態を開始することができる。デバイスがDC解放電圧の測定中に解放された後、次に作動電圧を決定することができる。実施形態によっては、瞬間電圧閾値が決定される前に、正および負のDC作動および解放電圧閾値を決定することができる。
【００８８】
図13は、干渉変調器を駆動する際に使用される電流を検知するのに使用することができる出力段の一例を示す。トランジスタN1およびP1は、Vout信号を駆動するのに使用される電流源トランジスタN2およびP2からの電流をミラーする。したがって、電流Ioutは、Vout信号を駆動するのに使用される電流と実質的に等しい。したがって、上述の試験実施形態では、Iout信号を使用して、干渉変調器が高い容量性状態にあるかまたは低い容量性状態にあるかを決定することができる。他の回路を使用することもできる。
【００８９】
図14は、使用することができる別の回路を示す。Phi(Φ)およびPhiバーはそれぞれのスイッチを制御する2つの信号を表す。ある期間の間、Phiバースイッチは閉じられているが、Phiスイッチは開いている。Col電圧とRow電圧との間の電圧差の電流値が干渉変調器に現れる。電圧差のいかなる変化も干渉変調器を通る電流フローをもたらす。しかし、これは、Phiスイッチが2つを切断するので出力電圧Voutに影響を与えないことになり、干渉変調器の電流はスイッチPhiバー経由で接地に通過する。スイッチのこの構成を使用して、干渉変調器を初期化することができる。
【００９０】
反対の構成では、Phiバースイッチは開いており、Phiスイッチが閉じられる。電圧差のいかなる変化もやはり干渉変調器を通る電流をもたらすが、この電流はキャパシタCを経由する。この場合、積分器回路出力Voutは干渉変調器を通る電荷移動に比例する。したがって、図14の回路を使用して、干渉変調器を駆動するのに使用された電流または電荷を検知し、状態を決定することができる。実施形態によっては、Col電圧およびRow電圧は列電圧および行電圧以外の信号とすることができる。例えば、Col電圧およびRow電圧の一方を接地とすることができる。実施形態によっては、積分器は、所望のときに積分器出力電圧Voutをリセットするように構成されたリセット回路を有する。
【００９１】
実施形態によっては、負の遷移の電流または電荷を検知するのに使用されるものとは異なる回路を使用して正の遷移の電流または電荷を検知することが望ましい。これは、例えば、ある遷移の結果を、次の遷移が干渉変調器にもたらされている間に分析することができるので有用となり得る。図15はそのような構成を示す。スイッチPhi0は干渉変調器を初期化するために閉じられ、スイッチPhi1は正の遷移のために閉じられ、スイッチPhi2は負の遷移のために閉じられる。この回路を用いて、前の遷移の積分電荷を試験して干渉変調器が状態を変化させたかどうか決定するのを待つことなしに、次の遷移を干渉変調器に与えることができる。実施形態によっては、積分器は各々所望のときに積分器出力電圧Voutをリセットするように構成されたリセット回路を有する。
【００９２】
図16は、電流または電荷検知回路500の概略図を示す。回路500を使用して、上述の他の閾値電圧を測定するのに使用される方法と同様の方法でクロストーク閾値を測定することができる。上述のように、クロストーク閾値は、別の干渉変調器に印加された駆動電圧の結果として試験干渉変調器が望ましくなく状態を変化させるかどうかを決定することによって測定される。実施形態によっては、積分器は、所望のときに積分器出力電圧Voutをリセットするように構成されたリセット回路を有する。
【００９３】
試験干渉変調器501および他の干渉変調器502の状態を初期化するために、スイッチPhi2は閉じられ、スイッチPhi1は開かれる。次に、Vin1およびVin2を使用して、干渉変調器501および502の状態を初期化する。干渉変調器501および502は、作動状態または解放状態のいずれかに初期化することができ、同じ状態または異なる状態に初期化することができる。決定されるべきクロストーク閾値がクロストーク解放閾値である場合、試験干渉変調器501は作動状態に初期化される。同様に、決定されるべきクロストーク閾値がクロストーク作動閾値である場合、試験干渉変調器501は解放状態に初期化される。
【００９４】
初期化された後、試験干渉変調器501はVin1の試験電圧により保持される。決定されるべきクロストーク閾値が正のクロストーク閾値である場合、試験干渉変調器501は正の試験電圧により保持される。同様に、決定されるべきクロストーク閾値が負のクロストーク閾値である場合、試験干渉変調器501は負の試験電圧により保持される。
【００９５】
試験電圧が試験干渉変調器501に印加された後、積分器505を干渉変調器501および502に接続するために、スイッチPhi2は開かれ、スイッチPhi1は閉じられる。Vin2は、干渉変調器502の状態を変化させるように変化される。例えば、干渉変調器502が解放状態に初期化される場合、Vin2は解放入力電圧から正の作動電圧に変化することができる。Vin2の変化により、試験干渉変調器501は状態を変化させることがある。これは、共有インピーダンスが適切であり、試験干渉変調器501に印加される試験電圧が試験干渉変調器501を初期化された状態に保持するのに不十分な場合に生じることになる。
【００９６】
積分器の出力Voutは、試験干渉変調器501が状態を変化させたかどうかを示すことになる。Vin2の電圧の変化により、ある量の電荷が共通ノードN1に注入される。理論的理解および実験により、注入された電荷の量は分かる。試験干渉変調器501が状態を変化させない場合、出力Voutは注入された電荷を吸収するように既知の方法で変化することになる。例えば、Vin2が負の保持電圧から正の作動電圧に変化する場合、共通ノードN1に注入された電荷により、積分器は共通ノードN1から電荷を除去するように既知の量だけ出力Voutを低下させる。しかし、試験干渉変調器501が状態を変化させる場合、試験干渉変調器501は、注入された電荷のうちのいくらかを吸収するかまたは追加の電荷を注入することになる。したがって、試験干渉変調器501が状態を変化させる場合、出力Voutは、干渉変調器502だけから注入された電荷から予想される値とは異なることになる。干渉変調器501が状態を変化させると、試験干渉変調器501が作動するかまたは解放するか、およびVin1の試験電圧が正であるかまたは負であるかに応じて、電荷は干渉変調器501によって共通ノードN1に注入されるかまたは共通ノードN1から吸収される。例えば、試験干渉変調器501が正の試験電圧により作動状態に保持される場合、Vin2の変化により、試験干渉変調器501は解放状態に変化し、追加の電荷が共通ノードN1に注入されることになる。積分器は、他の干渉変調器502から注入される電荷と共に追加電荷を積分することになり、その結果、積分器の出力Voutは、積分器が他の干渉変調器502だけからの電荷を積分した場合よりも低くなることになる。試験干渉変調器501が正の試験電圧により作動状態に保持されていたことが分かっているとき、他の干渉変調器502が駆動される場合、正の試験電圧が試験干渉変調器501を作動状態に保持するのに不十分であることを学習する。
【００９７】
したがって、正のクロストーク作動閾値を測定するために、一連の正の試験電圧が試験干渉変調器501に印加され、駆動電圧は一連の各試験電圧の後に他の干渉変調器502に印加される。積分器505の出力Voutをモニタして、各駆動電圧が印加された後、試験干渉変調器501が状態を変化させるかどうかを決定する。正のクロストーク作動閾値は、他の干渉変調器が状態を作動状態または解放状態のいずれかに変化させるときに、結果として試験干渉変調器501が解放しない、試験干渉変調器501に印加された最小の試験電圧である。
【００９８】
類似の方法を使用して、他のクロストーク閾値を測定することができる。例えば、正のクロストーク解放閾値は、他の干渉変調器が状態を作動状態または解放状態のいずれかに変化させるときに、結果として試験干渉変調器501が作動しない、試験干渉変調器501に印加された最大の試験電圧である。
【００９９】
図16を参照して説明された方法は、アレイの個々の干渉変調器に適用することができる。例えば、試験干渉変調器501はアレイの第1の列にあることができ、他の干渉変調器502はアレイの第2列にあることができる。実施形態によっては、試験干渉変調器501および他の干渉変調器502は、隣接する列においてアレイの同じ行にある。
【０１００】
実施形態によっては、他の閾値電圧が、クロストーク閾値を測定する前に測定される。例えば、実施形態によっては、少なくとも1つのDC閾値が瞬間閾値の前に測定され、クロストーク閾値が瞬間閾値の後に測定される。実施形態によっては、DC閾値を使用して、瞬間閾値を測定するのに使用される遷移の開始電圧または終了電圧を決定する。実施形態によっては、瞬間閾値を使用して、クロストーク閾値を測定するのに使用される遷移の開始電圧または終了電圧を決定する。
【０１０１】
実施形態によっては、この方法はアレイから分離されている干渉変調器に適用される。アレイに加えて、2つ以上の追加の干渉変調器を積分器回路と共に製作することができる。そのような実施形態では、追加の干渉変調器および積分器回路は、アレイの閾値の値を決定するのに使用することができる特性評価回路を少なくとも部分的に形成することができる。
【０１０２】
実施形態によっては、測定された閾値は表示アレイの要素のすべてに例外なく適用されることになり、測定は大きい群の要素に対して行うことができる。例えば、行または列、あるいは行または列の群などのアレイの区間を同時に試験することができ、閾値が群の総合性能に基づいて決定される。閾値の基準は任意に設定することができる。例えば、閾値が群の要素のすべてを解放する電圧であるように解放閾値を設定することができる。同様に、解放閾値は、少なくともある最小数の群が解放するように設定することができる。
【０１０３】
さらに、同じ干渉変調器で、または同じ群の干渉変調器で多数の試験を行うことができる。この試験から収集された情報を使用してアルゴリズムに基づいて閾値を決定することができる。例えば、閾値は、少なくとも90%の確率で所望の振舞いをもたらすのに十分な値として定義することができる。
【０１０４】
実施形態によっては、1つまたは複数の積分器が各測定の後でリセットされない。そのような実施形態では、閾値電圧は、1)保持電圧から始まる電圧遷移を与えることによって試験干渉変調器を所望の状態に初期化する段階と、2)試験電圧を試験干渉変調器に印加する段階と、3)保持電圧を再印加する段階とを行いながら電流または電荷を積分することによって測定することができる。干渉変調器が試験電圧の結果として状態を変化させなかった場合、積分電流または電荷はほぼゼロであることになる。しかし、干渉変調器が状態を変化させる場合、積分電荷はゼロでないことになる。
【０１０５】
図16の回路を使用して一群の干渉変調器の応答を測定することができる。実施形態によっては、試験干渉変調器の半分は正の遷移で駆動され、他の半分は負の遷移で駆動される。干渉変調器がすべて同じ状態で始まり、その状態のままである場合、積分電流または電荷はほぼゼロであるはずある。
【０１０６】
図18は試験回路を有する表示部600の概略図である。表示部は画素アレイ610を含み、各画素はキャパシタで表されている。表示はさらに試験行620、行駆動部630、列駆動部640、および積分器650を含む。
【０１０７】
この実施形態では、試験行620は列の駆動端における画素から形成される。実施形態によっては、試験行620は、アレイの中心部分などの様々な他の場所に、または列駆動部640から列の反対端にある。実施形態によっては、多数の試験行がある。
【０１０８】
実施形態によっては、試験行620は、画像をユーザーに表示するアレイ610の一部ではない。しかし、他の実施形態では、試験信号の適切なタイミングを用いて、試験行620は、較正に起因する見て分かるアーティファクトがほとんどないか全くない画像区域の一部である。
【０１０９】
行駆動部630および列駆動部640は、通常動作の間画像を表示するために行および列を駆動し、較正が行われるとき較正パターンで行および列を駆動するように構成される。試験行620の一方の端部は画像区域行と同じように標準の行駆動部から駆動される。較正でない期間の間、適切な行信号を印加して、ある時間にわたって、試験画素が画像区域の画素と同様の1組の駆動電圧を確実に受けるようにすることができる。例えば、試験行信号は単に表示部の中央の行と一致することができる。較正の間、試験行は試験信号で駆動されるか、または基準電圧(例えば接地)に接続される。
【０１１０】
試験行が較正測定のために準備された後、それは駆動部から分離される。試験行620の行駆動部631のスイッチ632はこれを達成するように構成される。実施形態によっては、行駆動部自体は、それらが駆動する行との接続を絶つように構成される。例えば、行駆動部は各々行ラインを3つの駆動電圧のうちの1つに接続する3つのパストランジスタを含むことができる。分離状態は単に3つのパストランジスタをすべて切ることによって達成することができ、追加のスイッチを必要としない。
【０１１１】
試験行は、行駆動部から分離されると、仮想接地として働く積分器650の入力部に接続される。図示の実施形態では、積分器650は、試験行駆動部631の反対側の試験行620の端部に接続される。他の実施形態では、積分器650は、他の場所(例えば試験行駆動部631と同じ端部)で試験行620に接続することができる。
【０１１２】
実施形態によっては、閾値電圧を決定する方法は、試験行に沿って画素の状態を決定するために差動キャパシタンス測定法を使用する。図19に示される測定法は、積分器650によって保持基準電圧で保持された試験行620で行われる。保持基準電圧の試験行620により、交互の列がそれぞれ正および負のバイアス電圧で保持される。画素の状態を決定するために、すべての列の極性が切り替えられる。Cpix_iが試験行に沿ったi番目の画素のキャパシタンスである場合、セグメントが切り替わるとき試験行に注入される全電荷は、
【０１１３】
【数１】
2011517625.tif 000003
【０１１４】
である。
【０１１５】
画素がすべて同じ状態であり、同じキャパシタンス(Cpix_i=Cpix)を有する場合、試験行に注入され、積分器によって測定される全電荷はゼロである。
Q=M.VBIAS.Cpix - M.VBIAS.Cpix=0                                      (2)
【０１１６】
1つまたは複数の画素が測定中異なる状態にある場合、式(1)の2つの項は相殺せず、実効電荷が積分器650によって測定される。例えば、試験行の画素以外のすべての画素が解放状態であり、Cpix_relのキャパシタンス有すること、および1つの作動画素がCpix_actのキャパシタンスを有し、正の稼働中のセグメントに接続されることを想定する。その場合、積分器で収集される全電荷は、
【０１１７】
【数２】
2011517625.tif 000004
【０１１８】
である。
【０１１９】
例えば、作動画素が負の稼働中のセグメントに接続される場合、測定される電荷は負である。222μm正方画素を備えた2色表示部では、Cpix_act≒12pFおよびCpix_rel≒3pFであり、作動状態の単一の画素から生じる積分電荷は約100pC(VBIAS≒5.5Vを想定して)であり、それは検出可能である。より多くの画素が作動される場合、測定電荷は直線的に増加する。
【０１２０】
積分器650は、正の稼働中のセグメントに接続された全画素キャパシタンスと負の稼働中のセグメントに接続された全画素キャパシタンスとの間の差を測定する。したがって、積分器650からの出力信号は、正の稼働中のセグメントに接続された作動画素の数と負の稼働中のセグメントに接続された作動画素の数との差に比例する。この比例が較正方法で使用される。
【０１２１】
図20は、作動電圧を確定するのに使用することができる較正方法を示す。この方法は、例えば、開始時におよび/または動作中断続的に使用することができる。この実施形態では、正および負の作動電圧が決定される。
【０１２２】
図20は、表示部の試験行620と列とに印加される較正試験信号を示す。試験行620は試験の間中試験基準電圧を受け取る。この実施形態では、基準電圧は0Vである。偶数列および奇数列は反対の極性の試験信号を受け取る。他の実施形態では、列は他の方法で別個の群に分割することができる。例えば、表示部の左側の列は、表示部の右側の列と反対の極性の試験信号を受け取ることができる。実施形態によっては、1つの群の画素の数が第2の群の数と異なる。実施形態によっては、どちらの群にも1つまたは複数の画素がある。
【０１２３】
この実施形態では、偶数画素および奇数画素は、試験信号間に解放信号を伴った、大きさが増加する試験信号を受け取る。上述のように、行電圧と列電圧との間の差の大きさが画素の解放閾値より下である間、画素は解放状態にあることになる。試験信号の大きさが作動閾値よりも大きくなると直ぐ、画素は作動することになる。解放信号は試験信号の各々の間に駆動されるので、各試験信号の後、画素は解放される。
【０１２４】
図20は積分器650の出力も示しており、その出力により、試験信号の各々の間に試験行に注入された電荷を積分することによって画素が異なる状態にあるかどうかが決定される。
【０１２５】
期間T1の間、列試験信号は画素の作動閾値より下にある。したがって、T1の間、画素は解放状態のままである。その結果、積分器650の積分電荷は実質的に0であり、積分器650の出力は0Vのままである。
【０１２６】
期間T2の間、偶数列および奇数列の画素が試験縁部711および721で駆動され、一方、積分器650は試験縁部711および721によって試験行に注入された電荷を積分する。偶数列試験信号のレベル710は正の作動閾値Vact+よりも大きいので、偶数列の画素は作動する。しかし、奇数列のレベル720は負の作動閾値Vact-よりも大きく、奇数列の画素は解放されたままである。偶数列は作動され、奇数列は解放されるので、奇数列の解放画素のより低いキャパシタンスから注入される電荷は、偶数列のより高いキャパシタンスの作動画素により注入される電荷を相殺するのに不十分である。その結果、積分器650の出力は不均衡を示す。不均衡の極性は、正の試験縁部711の印加中に偶数列が作動したことを示す。したがって、正の作動閾値Vact+は正の試験信号のレベル710に基づいて決定することができる。
【０１２７】
同様に、期間T3の間、偶数列および奇数列の画素が試験縁部731および741で駆動され、一方、積分器650は試験縁部731および741によって試験行に注入された電荷を積分する。奇数列試験信号のレベル730は正の作動閾値Vact+よりも大きいので、奇数列の画素は作動する。しかし、偶数列のレベル740は負の作動閾値Vact-よりも大きく、偶数列の画素は解放されたままである。偶数列は解放され、奇数列は作動されるので、偶数列の解放画素のより低いキャパシタンスから注入される電荷は、奇数列のより高いキャパシタンスの作動画素により注入される電荷を相殺するのに不十分である。その結果、積分器650の出力は不均衡を示す。不均衡の極性は、正の試験縁部731の印加中に奇数列が作動したことを示す。したがって、正の作動閾値Vact+は正の試験信号のレベル730に基づいて決定することができる。
【０１２８】
期間T4の間、偶数列および奇数列の両方の正の試験信号のレベルは正の作動閾値Vact+よりも大きい。さらに、偶数列および奇数列の両方の負の試験信号のレベルは負の作動閾値Vact-よりも小さい。したがって、偶数列および奇数列の両方の画素は試験信号の各々に応じて作動する。
【０１２９】
上述のように、積分器650は、試験信号によって試験行に注入された電荷を積分する。偶数列および奇数列の両方が試験信号によって作動されるので、偶数列のより高いキャパシタンスから注入される電荷は、作動された奇数列のより高いキャパシタンスの解放により注入される電荷を実質的に相殺する。その結果、積分器650の出力は不均衡を示さない。不均衡の最初の消失により最大の負の作動電圧Vact-が示される。したがって、負の作動閾値Vact-は、不均衡の最初の消失時の負の試験信号のレベルに基づいて決定することができる。
【０１３０】
実施形態によっては、上述のシーケンスは逆極性で繰り返される。これを使用して、偶数画素および奇数画素の差を決定することができる。
【０１３１】
上述のシーケンスは、正側(オフセットが負の場合)または負側(正のオフセット)で作動する最初の画素を検出することになる。正側の画素のすべてが作動するわけではない場合、他の極性で作動する最初の画素を検出するのはそれほど簡単ではないことがある。ひとたびすべての画素が両方の極性で作動すると、電荷注入は単に完全に均衡することになる。この問題は、積分器が2つの群の間の最小(単一の画素)および最大(M/2の画素)差を包含するのに十分なダイナミック範囲を確実に有することよって克服することができる。次に、負側の作動(負のオフセットを想定して)の開始は積分器出力の最初の低減として検出されることになる。
【０１３２】
この方法は、画素が偶然ゼロオフセットを有する場合に失敗する可能性がある。正側および負側の作動が相殺されることになる。これに対処するために、実施形態によっては、作動電圧が見いだせない場合、試験シーケンスを0V以外の初期オフセットで繰り返し、対称性を除去する。さらに、これに対処するために、実施形態によっては、正および負の駆動電圧レベルが別々に増加される。これにより、画素キャパシタンスがすべて同じである場合でさえ、注入される電荷に非対称が導入される(奇数セグメントおよび偶数セグメントの電圧振幅は、正の電圧および負の電圧が等しくない場合等しくないことになる)、このオフセットは測定解釈で説明することができる。
【０１３３】
図20の試験シーケンスは試験電圧の単純な直線傾斜を示している。他の試験アルゴリズムを使用することができる。例えば、画素は各試験間で解放されるので、二分探索を使用することができる。
【０１３４】
各振幅で2つの試験パルス、50mVの電圧ステップおよび(7.5V-1.75V=5.75V)の全試験範囲、1msの単一パルス試験時間(作動および解放フェーズならびに積分器整定による)、8ステップ二分探索(5.75/0.05≒27)により、このシーケンスの試験時間は約2×8×1ms=16msと予測することができる。
【０１３５】
図21は、解放電圧を確定するのに使用することができる較正方法を示す。この方法は、例えば、開始時におよび/または動作中断続的に使用することができる。この実施形態では、正および負の解放電圧が決定される。
【０１３６】
図21は、表示部の試験行620と列とに印加される較正試験信号を示す。試験行620は試験の間中、試験基準電圧を受け取る。この実施形態では、基準電圧は0Vである。偶数列および奇数列は、作動電圧と潜在的解放電圧との間で交番する反対の極性の試験信号を受け取る。他の実施形態では、列は他の方法で別個の群に分割することができる。表示部の左側の列は、表示部の右側の列と反対の極性の試験信号を受け取ることができる。実施形態によっては、1つの群の画素の数は第2の群の数と異なる。実施形態によっては、どちらの群にも1つまたは複数の画素がある。
【０１３７】
この実施形態では、偶数画素および奇数画素は、作動電圧と潜在的解放電圧との間を交番する試験信号を受け取り、潜在的解放電圧は大きさが減少する。上述のように、行電圧と列電圧との間の差の大きさが画素の作動閾値よりも大きい間、画素は作動状態にあることになる。試験信号の大きさが解放閾値よりも小さくなると直ぐ、画素は解放することになる。作動信号は潜在的解放信号の各々の間に駆動されるので、各潜在的解放信号の後、画素は作動される。さらに、偶数列信号および奇数列信号が反対の極性であるので、潜在的解放信号が偶数列および奇数列の一方に印加されると同時に、作動信号が偶数列および奇数列の他方に印加される。
【０１３８】
図21は積分器650の出力も示しており、その出力により、潜在的解放信号の各々の間に試験行に注入された電荷を積分することによって画素が異なる状態にあるかどうかが決定される。
【０１３９】
期間T1の間、潜在的解放信号は画素の負の解放閾値Vrel-よりも小さい。したがって、T1の間、画素は作動状態のままである。その結果、積分器650の積分電荷は実質的に0であり、積分器650の出力は0Vのままである。
【０１４０】
期間T2の間、偶数列試験信号のレベル810は負の解放閾値Vrel-よりも大きい。したがって、偶数列の画素は解放する。しかし、奇数列は、それに印加される作動電圧のために作動状態のままである。偶数列は解放され、奇数列は作動されるので、偶数列の解放画素のより低いキャパシタンスから注入される電荷は、作動された奇数列のより高いキャパシタンスによって注入される電荷を相殺するのに不十分である。その結果、積分器650の出力は不均衡を示す。したがって、負の解放閾値Vrel-は、試験信号のレベル810に基づいて決定することができる。
【０１４１】
期間T3の間、潜在的解放信号は画素の負の解放閾値Vrel-よりも小さい。したがって、T3の間、画素は作動状態のままである。その結果、積分器650の積分電荷は実質的に0であり、積分器650の出力は0Vのままである。
【０１４２】
期間T4の間、偶数列および奇数列の両方の潜在的解放電圧のレベルは負の解放閾値Vrel-よりも大きい。したがって、偶数列および奇数列の画素は解放する。偶数列または奇数列の一方がそれに印加された潜在的解放試験電圧に応じて解放している間、偶数列および奇数列の他方は作動電圧を受け取る。したがって、偶数列または奇数列の一方が解放され、偶数列および奇数列の他方は作動されるので、解放画素のより低いキャパシタンスから注入される電荷は、作動画素のより高いキャパシタンスによって注入される電荷を相殺するのに不十分である。その結果、積分器650の出力は不均衡を示す。
【０１４３】
期間T5〜T8の間、偶数画素および奇数画素は、作動電圧と潜在的解放電圧との間を交番する試験信号を受け取り、潜在的解放電圧は正であり、大きさが減少する。
【０１４４】
期間T5の間、潜在的解放信号は画素の正の解放閾値Vrel+よりも大きい。したがって、T5の間、画素は作動状態のままである。その結果、積分器650の積分電荷は実質的に0であり、積分器650の出力は0Vのままである。
【０１４５】
期間T6の間、奇数列試験信号のレベル820は正の解放閾値Vrel+よりも小さい。したがって、奇数列の画素は解放する。しかし、偶数列は、それに印加される作動電圧のために作動状態のままである。奇数列は解放され、偶数列は作動されるので、奇数列の解放画素のより低いキャパシタンスから注入される電荷は、作動された偶数列のより高いキャパシタンスによって注入される電荷を相殺するのに不十分である。その結果、積分器650の出力は不均衡を示す。したがって、正の解放閾値Vrel+は、試験信号のレベル820に基づいて決定することができる。
【０１４６】
期間T7の間、奇数列および偶数列の両方の潜在的解放信号は画素の正の解放閾値Vrel+よりも大きい。したがって、T7の間、画素は作動状態のままである。その結果、積分器650の積分電荷は実質的に0であり、積分器650の出力は0Vのままである。
【０１４７】
期間T8の間、偶数列および奇数列の両方の潜在的解放電圧のレベルは正の解放閾値Vrel+よりも小さい。したがって、偶数列および奇数列の画素は解放する。偶数列または奇数列の一方がそれに印加された潜在的解放試験電圧に応じて解放している間、偶数列および奇数列の他方は作動電圧を受け取る。したがって、偶数列または奇数列の一方が解放され、偶数列および奇数列の他方が作動されるので、解放画素のより低いキャパシタンスから注入される電荷は、作動画素のより高いキャパシタンスによって注入される電荷を相殺するのに不十分である。その結果、積分器650の出力は不均衡を示す。
【０１４８】
図21の実施形態は単純な線形探索を示しているが、他の探索アルゴリズムを使用することができる。例えば、二分探索を使用することができる。実施形態によっては、正側および負側の測定を適時に組み合わせて、より良好な全体的駆動均衡を維持し、測定中のいかなる画素充電も最小にすることができる。
【０１４９】
図20に関して上述したものと同様の近似を使用して、図21の実施形態の試験時間は、極性ごとに約16ms、全体で32msと予測される。
【０１５０】
図22は、オフセット電圧を調整するのに使用することができる較正方法を示す。画素の作動および解放の振舞いは、0Vに関して必ずしも対称ではない。画素の振舞いが対称的である電圧(オフセット電圧)を使用すると、デバイスの動作の改善が可能になる。この方法は、例えば、開始時におよび/または動作中断続的に使用することができる。この実施形態は、正の解放状態の画素と負の解放状態の画素との間のキャパシタンスを均衡させるオフセット電圧を決定する方法を含む。
【０１５１】
図22は、表示部の試験行620と列とに印加される試験信号を示す。試験行620は一連の潜在的オフセット電圧を受け取り、それらは各々正および負の解放状態の画素のキャパシタンスの等値性を決定するために試験される。偶数列および奇数列は反対の極性の試験信号を受け取る。他の実施形態では、列は他の方法で別個の群に分割することができる。例えば、表示部の左側の列は、表示部の右側の列と反対の極性の試験信号を受け取ることができる。実施形態によっては、1つの群の画素の数は第2の群の数と異なる。実施形態によっては、どちらの群にも1つまたは複数の画素がある。
【０１５２】
解放状態に初期化された後、試験行620に印加される潜在的オフセット電圧ごとに、等しくかつ反対のパルスが偶数列および奇数列に印加され、偶数列および奇数列は等しくかつ反対のバイアス電圧でバイアスされる。この実施形態では、偶数列は正の解放状態であり、奇数列は負の解放状態である。図示のように、この実施形態のパルスの極性は列電極と行電極との間の電圧差を増加させる。正および負の解放状態ならびにパルス極性の他の構成を使用することができる。
【０１５３】
試験行620が潜在的オフセット電圧で保持されている間に、試験パルスが偶数列および奇数列に印加され、積分器650は試験行620に偶数列および奇数列によって注入された電荷を積分する。潜在的オフセット電圧が決定されるべき未知のオフセット電圧と等しくない場合、正の解放状態(偶数列)の画素および負の解放状態(奇数列)の画素は異なるキャパシタンスを有することになる。上述のように、異なるキャパシタンスのために、等しくかつ反対のパルスの結果として偶数列および奇数列の各々から注入される電荷は異なる大きさを有することになる。したがって、偶数列からの注入される電荷は奇数列から注入される電荷を相殺しないことになり、積分器650はこの差に基づいた信号を出力することになる。
【０１５４】
図22に示されるように、期間T1の間、試験行620に印加された潜在的オフセット電圧は決定されるべき未知のオフセット電圧よりも小さい。その結果、試験行と偶数列との間の実効電圧差は、試験行と奇数列との間の実効電圧差よりも大きい。これにより、偶数列のキャパシタンスは奇数列のキャパシタンスよりも大きくなる。これは、画素の可撓性隔膜と光学スタックとの間の距離(したがってキャパシタンス)が試験行電圧と列電圧との間の実効電圧差と関連するので生じる。
【０１５５】
上述のように、偶数列のより高いキャパシタンスは、奇数列のより低いキャパシタンスよりも試験行620に多くの電荷を注入する。図示のように、期間T1の間、積分器出力は注入された電荷が不均衡であることを示す。積分器出力の極性は、正の試験パルスを受け取った列(偶数列)は負の試験パルスを受け取った列(奇数列)よりも多くの電荷を注入したことを示す。これは、試験行620に印加された潜在的オフセット電圧が、決定されるべき未知のオフセット電圧よりも低いことを示す。
【０１５６】
同様に、期間T3の間、試験行620に印加された潜在的オフセット電圧は決定されるべき未知のオフセット電圧よりも大きい。その結果、試験行と偶数列との間の実効電圧差は、試験行と奇数列との間の実効電圧差よりも小さい。これにより、偶数列のキャパシタンスは奇数列のキャパシタンスよりも小さくなる。これは、画素の可撓性隔膜と光学スタックとの間の距離(したがってキャパシタンス)が試験行電圧と列電圧との間の実効電圧差と関連するので生じる。
【０１５７】
したがって、奇数列のより高いキャパシタンスは、偶数列のより低いキャパシタンスよりも試験行620に多くの電荷を注入する。図示のように、期間T3の間、積分器出力は注入された電荷が不均衡であることを示す。積分器出力の極性は、正の試験パルスを受け取った列(偶数列)は負の試験パルスを受け取った列(奇数列)よりも少ない電荷を注入したことを示す。これは、試験行620に印加された潜在的オフセット電圧が、決定されるべき未知のオフセット電圧よりも高いことを示す。
【０１５８】
対照的に、期間T2の間、試験行620に印加された潜在的オフセット電圧は決定されるべき未知のオフセット電圧に等しい。その結果、試験行と偶数列との間の実効電圧差は、試験行と奇数列との間の実効電圧差に等しい。これにより、偶数列のキャパシタンスは奇数列のキャパシタンスと等しくなる。これは、画素の可撓性隔膜と光学スタックとの間の距離(したがってキャパシタンス)が試験行電圧と列電圧との間の実効電圧差と関連するので生じる。
【０１５９】
したがって、奇数列のキャパシタンスは、偶数列のキャパシタンスと同じ大きさの電荷を試験行620に注入する。図示のように、期間T2の間、積分器出力は実質的に変化しないままであり、それは注入された電荷が均衡していることを示す。出力が実質的に変化しないままであることは、正の試験パルスを受け取った列(偶数列)が負の試験パルスを受け取った列(奇数列)と同じ大きさの電荷を注入することを示している。これは、試験行620に印加された潜在的オフセット電圧が、決定されるべき未知のオフセット電圧に等しいことを示している。したがって、積分器出力が偶数列および奇数列に印加された等しくかつ反対の試験パルスに応じて変化しない場合、オフセット電圧は試験行620に印加された潜在的オフセット電圧に等しいことが分かる。
【０１６０】
実施形態によっては、上述のシーケンスは、偶数列および奇数列に印加されたパルスに対して逆極性で繰り返される。
【０１６１】
図22の実施形態は単純な線形探索を示しているが、他の探索アルゴリズムを使用することができる。例えば、二分探索を使用することができる。
【０１６２】
図20に関して上述したものと同様の近似を使用して、図22の実施形態の試験時間は、極性ごとに約16ms、全体で32msと予測される。
【０１６３】
図23および24は、試験行620、偶数列、奇数列、積分器出力の電圧を示し、偶数列および奇数列の画素の両端の電圧差を示す。図23および24に示された実施形態を使用してそれぞれ作動マージンおよび解放マージンを決定する。これらの実施形態の各々において、試験行620の画素は作動状態または解放状態に初期化される。試験パルスが試験行620に続けて印加され、一方、列はヒステリシスウィンドウの中央にあると考えられる保持電圧を有する。偶数列は正の保持電圧を有し、奇数列は負の保持電圧を有する。試験行620に印加された試験パルスにより、画素の各々の行電極と列電極との間の電圧差は増加する(場合によっては解放画素を作動させる)か、または減少する(場合によっては作動画素を解放させる)。試験パルスの印加に続いて、保持電圧の極性が逆転され、その結果、次に、偶数列は負の保持電圧を有し、奇数列は正の保持電圧を有する。保持電圧の極性の逆転中、積分器出力は試験行に注入される電荷の不均衡を示す。閾値より上の不均衡は、試験行620に印加された試験パルスが画素のうちのいくつかに状態の変化を生じさせたことを示す。したがって、作動マージンおよび解放マージンが決定される。
【０１６４】
図23に示されるように、期間T1の間、画素はすべて解放される。この実施形態では、画素は、負のバイアス電圧-Vbiasを試験行620に印加し、負のバイアス電圧-Vbiasにオフセット電圧Vosを加えたものを偶数列および奇数列に印加することによって解放される。図示のように、偶数列および奇数列の画素の両端の電圧はオフセット電圧Vosに等しい。その結果、画素は解放する。画素を解放する他の方法を使用することもできる。
【０１６５】
期間T2の間、偶数列は正の保持電圧Vbiasにオフセット電圧Vosを加えたものに等しい正の保持電圧で駆動され、奇数列は負のバイアス電圧-Vbiasにオフセット電圧Vosを加えたものに等しい負の保持電圧で駆動され、試験行620は正の試験パルスTP1で駆動される。試験パルスTP1が作動マージンより高い場合、奇数列の画素の両端の電圧が試験パルスTP1だけ増加するので奇数列の画素は作動することになる。
【０１６６】
試験パルスTP1の印加に続いて、期間T3の間、偶数列および奇数列の保持電圧は逆転される。偶数列は正の保持電圧から負の保持電圧に遷移し、奇数列は負の保持電圧から正の保持電圧に遷移する。図示のように、これらの遷移中、積分器650は、遷移の結果として試験行620に注入された電荷の不均衡を検知する。上述のように、この不均衡は、偶数画素および奇数画素が異なるキャパシタンスを有し、その結果、異なる作動/保持状態にあることを示している。したがって、試験パルスTP1が奇数列の画素のうちの少なくともいくつを作動させたことが決定される。
【０１６７】
このプロセスは、正の保持電圧を有する偶数列の画素の作動マージンを決定するために負の試験パルスで繰り返すことができる。
【０１６８】
試験パルスによって誘起された作動に基づいて、パネルオフセットおよびバイアスを調整することができる。例えば、正および負の試験パルスが共に作動を誘起する場合、バイアス電圧は正および負の作動電圧の両方に非常に近い。作動が1つの試験パルスだけによって誘起される場合、オフセットは調整を必要とすることがある。
【０１６９】
クロストーク効果またはパネルの残りの部分にわたる潜在的不均一性に対処するために、振幅が保持状態電圧と作動電圧との間の最小所要電圧マージンに一致するように試験パルス振幅を選択することができる。試験パルス継続期間は、画素が応答する時間を有するように選択される。印加電圧が作動のための通常の画素駆動電圧よりも非常に小さいので、試験パルスは通常のパネルライン時間よりも著しく長くすることができる。
【０１７０】
図24に示されるように、期間T1の間、画素はすべて作動される。この実施形態では、画素は、正のバイアス電圧+Vbiasを試験行620に印加し、負のバイアス電圧-Vbiasにオフセット電圧Vosを加えたものを偶数列および奇数列に印加することによって作動される。その結果、偶数列および奇数列の画素の両端の電圧はバイアス電圧Vbiasの2倍にオフセット電圧Vosを加えたものに等しい。その結果、画素は作動する。画素を作動させる他の方法を使用することもできる。
【０１７１】
期間T2の間、偶数列は正の保持電圧Vbiasにオフセット電圧Vosを加えたものに等しい正の保持電圧で駆動され、奇数列は負のバイアス電圧-Vbiasにオフセット電圧Vosを加えたものに等しい負の保持電圧で駆動され、試験行620は正の試験パルスTP1で駆動される。試験パルスTP1が解放マージンより高い場合、偶数列の画素の両端の電圧が試験パルスTP1だけ減少するので偶数列の画素は解放することになる。
【０１７２】
試験パルスTP1の印加に続いて、期間T3の間、偶数列および奇数列の保持電圧は逆転される。偶数列は正の保持電圧から負の保持電圧に遷移し、奇数列は負の保持電圧から正の保持電圧に遷移する。図示のように、これらの遷移中、積分器650は、遷移の結果として試験行620に注入された電荷の不均衡を検知する。上述のように、この不均衡は、偶数画素および奇数画素が異なるキャパシタンスを有し、その結果、異なる作動/保持状態にあることを示している。したがって、試験パルスTP1が偶数列の画素のうちの少なくともいくつを解放させたことが確認される。
【０１７３】
このプロセスは、正の保持電圧を有する偶数列の画素の解放マージンを決定するために負の試験パルスで繰り返すことができる。
【０１７４】
試験パルスによって誘起された解放に基づいて、パネルオフセットおよびバイアスを調整することができる。例えば、正および負の試験パルスが共に解放を誘起する場合、バイアス電圧は正および負の解放電圧の両方に非常に近い。解放が1つの試験パルスだけによって誘起される場合、オフセットは調整を必要とすることがある。
【０１７５】
クロストーク効果またはパネルの残りの部分にわたる潜在的不均一性に対処するために、振幅が保持状態電圧と解放電圧との間の最小所要電圧マージンに一致するように試験パルス振幅を選択することができる。試験パルス継続期間は、画素が応答する時間を有するように選択される。印加電圧が作動のための通常の画素駆動電圧よりも非常に小さいので、試験パルスは通常のパネルライン時間よりも著しく長くすることができる。
【０１７６】
実施形態によっては、図23および24の測定はいくつかの試験パルス振幅で実行され、実際の切り替え電圧を決定することができ、最適オフセットおよびバイアス電圧を設定することができる。
【０１７７】
試験行を使用して通常動作で画像を表示する場合、画像内容は試験の間失われることがある。実施形態によっては、試験は画像フレーム間に実行される。例えば、試験行は、試験行が画像表示用データを受け取る直前に較正のために使用することができる。その結果、行用画像データの外乱は、観察者への障害が著しくないような短期間のものとすることができる。例えば、その試験は、試験行が画像データで書き込まれる前の約100ms、約50ms、約20ms、約10ms、約5ms、または約1ms未満に終了することができる。実施形態によっては、交互の作動および解放試験により、周波数を十分に高くすることができ、それにより試験によってもたらされる点滅が検出できないことになる。
【０１７８】
図23および24に示されたシーケンスを使用して全試験を実行するのに、8つの試験パルス(作動および解放、正極性および負極性、奇数セグメントおよび偶数セグメント)を使用することがある。各試験が1ms(試験パルス幅、積分器整定時間、およびオーバーヘッドを含めて)を必要とする場合、全サイクルは8msで完了する。
【０１７９】
上述の方法は、試験画素と表示画素との間の最小マッチングに基づく。実施形態によっては、試験画素および表示画素を組み合わせることができる。マッチングの不完全性が積分器出力のオフセットをもたらすことになるが、それはデジタル後処理および相関二重サンプリングを含む様々な方法によって対処することができる。
【０１８０】
例として、試験行の偶数列および奇数列の各々が64個の画素を含み、単一画素のキャパシタンスの変動がΔCである(試験行に沿ったすべての画素の平均から測定された)場合、画素の変動が正常で相互に関連しないと想定すると、全群のキャパシタンスの変動はほぼ√64×ΔC=8×ΔCである。したがって、ΔCが画素キャパシタンスの5%である場合、群の変動は単一画素のキャパシタンスの約40%である。最悪の場合でも、2つの群の間の不一致は依然として単一画素のキャパシタンスよりも少ない。
【０１８１】
上述の説明および簡易化されたタイミング図は、奇数セグメント画素および偶数セグメント画素から注入された電荷が積分シーケンス中常に均衡しており、すなわち、均衡電荷が同時に同じ速度で注入されることを示唆している。実際には、そうなるわけではない。奇数セグメント遷移時間および偶数セグメント遷移時間は例えば表示画像と共に変化し、それは異なる注入速度をもたらすことになる。実施形態によっては、積分器の出力は、注入された電荷がすべて積分された後でのみサンプリングされる。実施形態によっては、積分器は、極端な不均衡を許容する十分な範囲を有する。例えば、積分器は、十分なヘッドルームを有し、他の極性が積分される前に一方の極性の電荷のすべてを収容するように設計することができる。積分器は128列表示部に適合する±1V出力振幅を有することができ、単一の画素からの信号は約10mVである(作動画素キャパシタンスと解放画素キャパシタンスとの間で3:1比を想定して)。
【０１８２】
実施形態によっては、列切替えが交互に行われる。奇数列および偶数列の部分は同時に切り替えられ、部分間の時間における分離が十分に大きい場合、立ち上がり時間と立ち下がり時間との間のいかなる差も単に個々の群で調節すればよい。
【０１８３】
実施形態によっては、上述の技法が全パネルに適用され、行はすべて積分器入力に接続される。実施形態によっては、全アレイ中の単一の画素の状態の変化を検出できる。しかし、セグメントラインの立ち上がり時間と立ち下がり時間との間の最悪の場合の差に対処するのに必要とされるヘッドルームの量は今や非常に大きくなり、ある遷移からのすべての電荷が他の遷移の前に積分されなければならないという同じ(非常に悲観的)仮定の場合、単一の画素信号は約30μVしか有していない。しかし、測定が全パネルにわたって行われる場合、映像コンテンツは正の稼働中のセグメント遷移と負の稼働中のセグメント遷移との差を抑制するように完全に制御することができる。列切替えの交互交代を使用することもできる。
【０１８４】
上述の方法は2色表示に関して略述されている。しかし、それらはカラー表示にも適用することができる。試験行は、その内部にすべての3色画素を有することができる。各々の切替え電圧を独立に測定することができる。実施形態によっては、試験されている色に対応するセグメントだけが切り替えられる。他の色画素は解放されたままであり、対応する注入された電荷は均衡したままである。実施形態によっては、試験パルスが3色画素のすべてに同時に印加され、奇数列および偶数列の切替えは色単位で交互に行われ、その結果、状態検出は色単位で個別に行われる。
【０１８５】
閾値電圧が測定された後、干渉変調器を最適に駆動するための駆動電圧を計算することができる。以前に説明したように、5つの入力電圧差範囲がある。これらの入力電圧差範囲の各々は測定された閾値に基づいて決定することができる。例えば、正の作動電圧は正の作動閾値(DC、瞬間、およびクロストーク)のうちの最大値となるように決定することができる。正の保持電圧は、最も小さい正の作動閾値と最も大きい正の解放電圧との平均とすることができる。負の作動電圧は負の作動閾値のうちの最小値となるように決定することができる。負の保持電圧は、最も大きい負の作動閾値と最も小さい負の解放電圧との平均とすることができる。解放電圧は、正の作動電圧と負の作動電圧との平均とすることができる。実施形態によっては、決定された駆動電圧は測定された閾値の値にマージン値を加えたものとすることができる。これらの測定された閾値の値および決定された駆動電圧が図17に図で示される。縦軸は電圧であり、軸の左側にラベル表示された電圧は測定された閾値電圧であり、軸の右側にラベル表示された電圧は測定された閾値電圧に基づいて計算された駆動電圧である。
【０１８６】
上述の詳細な説明は様々な実施形態に適用されるような新規の特徴を図示し、説明し、指摘したが、本発明の趣旨から逸脱することなく、当業者は示されたデバイスまたはプロセスの形態および詳細に、様々な省略、置換え、および変更を行うことができることが理解されるであろう。認識されるであろうように、ある特徴は他の特徴から切り離して使用または実施することができるので、本発明は本明細書で説明した特徴および利点のすべてを提供するとは限らない形態において具現することができる。
【符号の説明】
【０１８７】
12a、12b  干渉変調器
14a、14b  可動反射層
16、16a、16b  光学スタック、行電極
18  支柱
19  間隙
20  透明基板
21  プロセッサ
22  アレイ駆動部
24  行駆動回路
26  列駆動回路
27  ネットワークインターフェイス
28  フレームバッファ
29  駆動コントローラ
30  表示アレイ、表示部
34  変形可能層
40  表示デバイス
41  ハウジング
42  支柱プラグ
43  アンテナ
44  バス構造体
45  スピーカ
46  マイクロホン
47  送受信機
48  入力デバイス
50  電源
52  調整ハードウェア
100  入力電気波形
102、104、106、108、110、118  遷移
103、105、107、109、111、119  電圧レベル
112、114、116、  積分電荷
120  入力電気波形
121  初期電圧レベル
122、124、126、128、138  遷移
123、125、127、129、139  電圧レベル
132、134、136  積分電荷
200  入力電気波形
202、204、206、208、210、212、214、218、  遷移
203、205、207、209、211、213、215、217、219  電圧レベル
222、224、226、228、230  積分電荷
250  波形
252、254、256、258、262、264、266、268  電圧レベル
260  積分電荷
300  波形
302、304、306、308、310  電圧レベル
320  波形
322、324、326、328、330  電圧レベル
500  電荷検知回路
501、502  干渉変調器
505  積分器
600  表示部
610  画素アレイ
620  試験行
630  行駆動部
631  試験行駆動部
632  スイッチ
640  列駆動部
650  積分器
710、740  偶数列試験信号のレベル
711、721、731、741  試験縁部
720、730  奇数列試験信号のレベル
810  偶数列試験信号のレベル
820  奇数列試験信号のレベル
【図１】
2011517625.tif 000005
【図２】
2011517625.tif 000006
【図３】
2011517625.tif 000007
【図４】
2011517625.tif 000008
【図５Ａ】
2011517625.tif 000009
【図５Ｂ】
2011517625.tif 000010
【図６Ａ】
2011517625.tif 000011
【図６Ｂ】
2011517625.tif 000012
【図７Ａ】
2011517625.tif 000013
【図７Ｂ】
2011517625.tif 000014
【図７Ｃ】
2011517625.tif 000015
【図７Ｄ】
2011517625.tif 000016
【図７Ｅ】
2011517625.tif 000017
【図８Ａ】
2011517625.tif 000018
【図８Ｂ】
2011517625.tif 000019
【図８Ｃ】
2011517625.tif 000020
【図８Ｄ】
2011517625.tif 000021
【図９Ａ】
2011517625.tif 000022
【図９Ｂ】
2011517625.tif 000023
【図１０Ａ】
2011517625.tif 000024
【図１０Ｂ】
2011517625.tif 000025
【図１１】
2011517625.tif 000026
【図１２】
2011517625.tif 000027
【図１３】
2011517625.tif 000028
【図１４】
2011517625.tif 000029
【図１５】
2011517625.tif 000030
【図１６】
2011517625.tif 000031
【図１７】
2011517625.tif 000032
【図１８】
2011517625.tif 000033
【図１９】
2011517625.tif 000034
【図２０】
2011517625.tif 000035
【図２１】
2011517625.tif 000036
【図２２】
2011517625.tif 000037
【図２３】
2011517625.tif 000038
【図２４】
2011517625.tif 000039
【手続補正書】
【提出日】平成22年10月4日(2010.10.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
1対の電極と、
複数の電圧遷移を前記電極の両端に与えるように構成された駆動部と、
1つまたは複数の遷移の間に前記電極に印加された電荷の量を示すように構成されたセンサと、
前記検知された電荷の量に基づいて、前記遷移の各々が前記デバイスの状態を変化させるかどうかを決定するように構成された比較回路と、
状態変化をもたらす遷移に少なくとも部分的に基づいて閾値電圧を決定するように構成されたプロセッサと
を備える電子機械システムデバイス。
【請求項２】
前記センサが、デジタルでの信号の積分およびアナログでの信号の積分の少なくとも一方を行うようにさらに構成される、請求項1に記載のデバイス。
【請求項３】
前記センサが積分器回路を含み、
前記駆動部は、初期化電圧を前記電極に印加し(ここで、前記デバイスはその後初期状態にある)、その後、前記複数の電圧遷移を与える前に前記積分器回路に前記電極のうちの1つを接続するようにさらに構成され、前記積分器回路が前記電圧遷移の間に前記電極に印加された前記電荷を検知するように構成される、請求項1に記載のデバイス。
【請求項４】
前記積分器回路が第1および第2の積分器を含み、
前記駆動部が、正の電圧遷移の前に前記1つの電極を前記第1の積分器に接続するように構成され、
前記センサが、前記正の電圧遷移の間、前記第1の積分器回路で前記1つの電極に印加された電荷を検知するように構成され、
前記プロセッサが、前記正の電圧遷移の間に検知された前記電荷に基づいて第1の閾値を決定するように構成され、
前記駆動部が、負の電圧遷移の前に前記1つの電極を前記第2の積分器に接続するようにさらに構成され、
前記センサが、前記負の電圧遷移の間、前記第2の積分器回路で前記1つの電極に印加された電荷を検知するようにさらに構成され、
前記プロセッサが、前記負の電圧遷移の間に検知された前記電荷に基づいて第2の閾値を決定するようにさらに構成される、請求項3に記載のデバイス。
【請求項５】
複数の要素をさらに含み、
前記駆動部が複数の電圧遷移を前記要素の各々に与えるようにさらに構成され、
前記センサが1つまたは複数の遷移の間に前記電極に印加された電荷を検知するようにさらに構成され、
前記プロセッサが、前記検知された電荷の量に基づいて、前記1つまたは複数の遷移の各々が定められた数の要素の前記状態を変化させるかどうかを決定し、前記定められた数の要素の状態変化をもたらす遷移の間に検知された前記電荷に基づいて第2の閾値を決定するようにさらに構成される、請求項1に記載のデバイス。
【請求項６】
前記駆動部が、1つまたは複数の正の電圧遷移を前記電極に与え、試験電圧を前記電極に印加し、1つまたは複数の負の電圧遷移を前記電極に与えるようにさらに構成され、
前記センサが、少なくとも、前記1つまたは複数の正の電圧遷移および前記1つまたは複数の負の電圧遷移を前記電極に与えている間に、前記電極に印加された前記電荷を検知するように構成され、
前記プロセッサは、正の電圧遷移に対して検知された前記電荷と負の電圧遷移に対して検知された前記電荷との間の差に基づいて前記試験電圧が前記デバイスの前記状態を変化させたかどうかを決定するようにさらに構成される、請求項1に記載のデバイス。
【請求項７】
アレイ要素をさらに含み、前記遷移が正の電圧遷移および負の電圧遷移を含み、前記駆動部が、1つまたは複数の正の電圧遷移を前記アレイの第1の部分に与え、1つまたは複数の負の電圧遷移を前記アレイの第2の部分に与えるように構成され、前記比較回路は、正の電圧遷移に対して検知された前記電荷と負の電圧遷移に対して検知された前記電荷との間の差に基づいて、いくつかの要素の前記状態が変化したかどうかを決定するように構成される、請求項1に記載のデバイス。
【請求項８】
前記アレイの前記第1および第2の部分が各々1つまたは複数の列を含み、前記第1の部分の前記列の各々が前記第2の部分の少なくとも1つの列に隣接する、請求項7に記載のデバイス。
【請求項９】
前記閾値電圧が作動閾値および解放閾値の一方であり、前記プロセッサが、与えるべき次の電圧遷移を決定するように構成され、前記次の電圧遷移が第2の閾値を測定するように決定され、前記第2の閾値が前記作動閾値および前記解放閾値の他方であり、前記駆動部が前記次の遷移を前記デバイスに与えるように構成される、請求項1に記載のデバイス。
【請求項１０】
前記閾値電圧が正の閾値および負の閾値の一方であり、前記プロセッサが、前記正の閾値および前記負の閾値の他方である第2の閾値を決定し、オフセット電圧を決定するように構成され、前記オフセット電圧が前記正の閾値と前記負の閾値との平均と実質的に等しい、請求項1に記載のデバイス。
【請求項１１】
前記遷移が各々開始電圧および終了電圧を有し、前記開始電圧および前記終了電圧が同じ極性を有する、請求項1に記載のデバイス。
【請求項１２】
前記閾値電圧がDC解放閾値電圧である、請求項11に記載のデバイス。
【請求項１３】
前記作動閾値電圧がDC作動閾値電圧である、請求項11に記載のデバイス。
【請求項１４】
前記プロセッサが、前記デバイスに解放状態から作動状態への変化をもたらす特定の遷移に少なくとも部分的に基づいて作動閾値電圧を決定するようにさらに構成され、前記特定の遷移が開始電圧および終了電圧を有し、前記開始電圧および終了電圧が反対の極性を有する、請求項1に記載のデバイス。
【請求項１５】
前記作動閾値電圧が瞬間閾値電圧である、請求項14に記載のデバイス。
【請求項１６】
前記プロセッサは、前記駆動部が前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するようにさらに構成される、請求項14に記載のデバイス。
【請求項１７】
前記第2の閾値がDC閾値であり、前記作動閾値電圧が瞬間閾値電圧である、請求項16に記載のデバイス。
【請求項１８】
前記プロセッサが、前記デバイスに作動状態から解放状態への変化をもたらす特定の遷移に少なくとも部分的に基づいて解放閾値電圧を決定するように構成され、前記特定の遷移が開始電圧および終了電圧を有し、前記開始電圧および終了電圧が反対の極性を有する、請求項1に記載のデバイス。
【請求項１９】
前記解放閾値電圧が瞬間閾値電圧である、請求項18に記載のデバイス。
【請求項２０】
前記プロセッサは、前記駆動部が前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項18に記載のデバイス。
【請求項２１】
前記第2の閾値電圧がDC閾値電圧であり、前記解放閾値電圧が瞬間閾値電圧である、請求項20に記載のデバイス。
【請求項２２】
複数の要素をさらに含み、前記プロセッサが、第1の要素に解放状態から作動状態への変化をもたらす第2の要素に与えられた特定の遷移に少なくとも部分的に基づいて前記第1の要素の解放閾値電圧を決定するように構成される、請求項1に記載のデバイス。
【請求項２３】
要素のアレイを含み、前記第1の要素が前記アレイの第1の列にあり、前記第2の要素が前記アレイの第2の列にある、請求項22に記載のデバイス。
【請求項２４】
前記第1および第2の要素が前記アレイの同じ行にある、請求項23に記載のデバイス。
【請求項２５】
要素のアレイを含み、前記第1および第2の要素が前記アレイから分離される、請求項22に記載のデバイス。
【請求項２６】
前記解放閾値電圧がクロストーク閾値電圧である、請求項22に記載のデバイス。
【請求項２７】
前記プロセッサが、前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項22に記載のデバイス。
【請求項２８】
前記第2の閾値がDC閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項27に記載のデバイス。
【請求項２９】
前記第2の閾値が瞬間閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項27に記載のデバイス。
【請求項３０】
前記プロセッサは、前記駆動部が前記遷移を与える前に第2および第3の閾値を決定し(前記第3の閾値は前記第2の閾値の決定に続いて決定される)、前記第3の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項22に記載のデバイス。
【請求項３１】
前記第2の閾値がDC閾値であり、前記第3の閾値が瞬間閾値であり、前記解放閾値電圧がクロストーク閾値電圧である、請求項30に記載のデバイス。
【請求項３２】
複数の要素をさらに含み、前記プロセッサが、前記第1の要素に作動状態から解放状態への変化をもたらす第2の要素に与えられた特定の遷移に少なくとも部分的に基づいて前記第1の要素の作動閾値電圧を決定するように構成される、請求項1に記載のデバイス。
【請求項３３】
前記作動閾値電圧がクロストーク閾値電圧である、請求項32に記載のデバイス。
【請求項３４】
前記プロセッサが、前記遷移を与える前に第2の閾値を決定し、前記第2の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項32に記載のデバイス。
【請求項３５】
前記第2の閾値がDC閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項34に記載のデバイス。
【請求項３６】
前記第2の閾値が瞬間閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項34に記載のデバイス。
【請求項３７】
前記プロセッサが、前記遷移を与える前に第2および第3の閾値を決定し(前記第3の閾値は前記第2の閾値の決定に続いて決定される)、前記第3の閾値に基づいて少なくとも1つの遷移の前記開始電圧および前記終了電圧の少なくとも一方を決定するように構成される、請求項32に記載のデバイス。
【請求項３８】
前記第2の閾値がDC閾値であり、前記第3の閾値が瞬間閾値であり、前記作動閾値電圧がクロストーク閾値電圧である、請求項37に記載のデバイス。
【請求項３９】
作動電圧で駆動された結果として作動状態に駆動され、解放電圧で駆動された結果として解放状態に駆動され、保持電圧で駆動された結果として現在の状態を維持するように構成された電子機械システムデバイスであって、
電圧に応じて作動および解放させる第1および第2の手段と、
前記第1および第2の作動および解放させる手段に複数の電圧遷移を与える手段と、
1つまたは複数の遷移の間に前記デバイスに印加された電荷の量を示す手段と、
前記検知された電荷の量に基づいて、前記1つまたは複数の遷移の各々が前記デバイスの状態を変化させるかどうかを決定する手段と、
状態変化をもたらす遷移に少なくとも部分的に基づいて前記閾値電圧を決定する手段と
を含む、電子機械システムデバイス。
【請求項４０】
電子機械システムデバイスのための閾値電圧を測定する方法であって、
複数の電圧遷移を前記デバイスに与え、1つまたは複数の遷移の間に前記デバイスに印加された電荷の量を検知する段階と、
前記検知された電荷の量に基づいて、前記1つまたは複数の遷移の各々が前記デバイスの状態を変化させるかどうかを決定する段階と、
状態変化をもたらす遷移に少なくとも部分的に基づいて前記閾値電圧を決定する段階と
を含む、方法。
【請求項４１】
前記電荷を検知する段階が、信号をデジタルで積分する段階および信号をアナログで積分する段階の少なくとも一方を含む、請求項40に記載の方法。
【請求項４２】
前記閾値電圧が作動閾値および解放閾値の一方であり、
状態変化が生じたことを決定する段階と、
与えるべき次の電圧遷移を決定する段階であり、前記次の電圧遷移が第2の閾値を測定するように決定され、前記第2の閾値が前記作動閾値および前記解放閾値の他方である、段階と、
前記次の遷移を前記デバイスに与える段階と
をさらに含む、請求項40に記載の方法。
【請求項４３】
前記閾値電圧が正の閾値および負の閾値の一方であり、
前記正の閾値および前記負の閾値の他方である第2の閾値を決定する段階と、
実質的に前記正の閾値と前記負の閾値との平均であるオフセット電圧を決定する段階と
をさらに含む、請求項40に記載の方法。
【請求項４４】
前記閾値電圧を決定する段階が、前記デバイスの可動要素を移動させるのに十分な電圧を決定する段階を含み、
前記デバイスに作動状態から解放状態への変化をもたらす遷移に少なくとも部分的に基づいて解放閾値電圧を決定する段階をさらに含む、請求項40に記載の方法。
【請求項４５】
前記解放閾値電圧がDC閾値電圧である、請求項44に記載の方法。
【請求項４６】
前記遷移が各々開始電圧および終了電圧を有し、前記開始電圧および前記終了電圧が同じ極性を有する、請求項44に記載の方法。
【請求項４７】
前記閾値電圧を決定する段階が、前記デバイスの可動要素を移動させるのに十分な電圧を決定する段階を含み、
前記デバイスに解放状態から作動状態への変化をもたらす遷移に少なくとも部分的に基づいて作動閾値電圧を決定する段階をさらに含む、請求項40に記載の方法。
【請求項４８】
前記作動閾値電圧がDC閾値電圧である、請求項47に記載の方法。
【国際調査報告】
2011517625.tif 000040
2011517625.tif 000041
2011517625.tif 000042
2011517625.tif 000043
2011517625.tif 000044