(57)【要約】一実施形態において、データを送信及び受信する装置は、少なくとも３つの入力／出力端子を有する伝送路網と、それぞれが少なくとも３つの入力／出力端子に連結した少なくとも３つの送信／受信ユニットと、制御システムを含む。伝送路網上でのデータフローの所望の方向に依存して、ｉ）送信／受信ユニットの各々を動的に送信モード又は受信モードに置き、ii）各送信／受信ユニットのアクティブな終端処理を動的に有効及び無効にするよう、制御システムを構成する。この装置及びその他関連する装置を使用して、伝送路網上でデータを送信及び受信する方法も開示する。【選択図】図３
2011515041.tif 000002
【特許請求の範囲】
【請求項１】
伝送路網に連結した少なくとも３つの送信／受信ユニット同士の間で信号を伝送する方法であって、
前記伝送路網上での各信号伝送に対して、前記送信／受信ユニットのうちの１つを送信ユニットと指定し、その他全ての送信／受信ユニットを非送信ユニットと指定することと、
前記伝送路網上での少なくとも２つの異なる信号伝送の各々に対して、
前記送信／受信ユニットのうちの異なるユニットを送信ユニットと指定することと、
非送信ユニットのうちの少なくとも１つを用いて、前記少なくとも１つの非送信ユニットの各々のアクティブドライバを通してＤＣ電圧を駆動することにより、前記伝送路網をアクティブに終端処理することであって、前記アクティブドライバは終端抵抗を介して前記伝送路網に連結した出力を有する、前記終端処理することと、
前記送信ユニットから、前記伝送路網上で信号を送信することと、
前記非送信ユニットのうちの１つ以上において、送信された前記信号を受信することと、を含むこと、
を特徴とする方法。
【請求項２】
前記伝送路網上での少なくとも２つの異なる信号伝送の各々に対して、
前記伝送路網に連結した各非送信ユニットのアクティブドライバを通してＤＣ電圧を駆動することにより、前記伝送路網をアクティブに終端処理することをさらに含むこと、
を特徴とする請求項１に記載の方法。
【請求項３】
データを送信及び受信する装置であって、
少なくとも３つの入力／出力端子を有する伝送路網と、
それぞれが前記少なくとも３つの入力／出力端子に連結した少なくとも３つの送信／受信ユニットであって、前記送信／受信ユニットの各々が、
ｉ）前記入力／出力端子の各１つに連結したレシーバ入力を有するアクティブレシーバと、
ii）ドライバ出力に連結したドライバ入力を有するアクティブドライバと、
iii）前記入力／出力端子の各１つに前記ドライバ出力を連結する終端抵抗と、
iv）前記ドライバ入力をＤＣ電圧源に選択的に連結するよう構成した切替要素と、
を有する、前記少なくとも３つの送信／受信ユニットと、を含むこと、
を特徴とする装置。
【請求項４】
前記ドライバ入力を信号源に選択的に連結するよう、前記切替要素をさらに構成し、前記装置が、
前記少なくとも３つの送信／受信ユニットの前記切替要素に連結した制御システムであって、Ａ）前記送信／受信ユニットうちの送信ユニットの前記ドライバ入力と前記信号源を連結するように、さらにＢ）前記送信／受信ユニットの少なくとも１つの非送信ユニットの前記ドライバ入力と前記ＤＣ電圧源を連結するように切替要素を構成する、前記制御システムをさらに含むこと、
を特徴とする請求項３に記載の装置。
【請求項５】
前記送信／受信ユニットの各々に対して、前記各送信／受信ユニットの前記切替要素が、
第１及び第２のマルチプレクサ入力と、前記ドライブ入力に連結したマルチプレクサ出力と、選択入力とを有するマルチプレクサであって、前記ＤＣ電圧源が前記第１のマルチプレクサ入力に連結し、前記信号源が前記第２のマルチプレクサ入力に連結する、前記マルチプレクサを含むこと、
を特徴とする請求項３に記載の装置。
【請求項６】
前記マルチプレクサの前記選択入力に連結した制御システムをさらに含み、前記制御システムが、Ａ）前記送信／受信ユニットのうちの送信ユニットの前記ドライバ入力と前記信号源を連結するように、さらにＢ）その他の前記送信／受信ユニットの前記ドライバ入力と前記ＤＣ電圧源を連結するように、前記マルチプレクサを構成すること、
を特徴とする請求項５に記載の装置。
【請求項７】
前記少なくとも３つの送信／受信ユニットが３つの送信／受信ユニットを含むこと、を特徴とする請求項３に記載の装置。
【請求項８】
前記伝送路網が３つの伝送路セグメントを含み、前記伝送路セグメントの各々が第１端及び第２端を有し、前記伝送路セグメントの前記第１端が前記送信／受信ユニットの各々に連結し、前記伝送路セグメントの前記第２端が、共通した分岐ノードにおいて互いに連結すること、
を特徴とする請求項３に記載の装置。
【請求項９】
前記３つの伝送路の各々が、５０オームの特性インピーダンスを有すること、を特徴とする請求項８に記載の装置。
【請求項１０】
前記伝送路網が、前記送信／受信ユニットのうちの第１の送信／受信ユニットから前記送信／受信ユニットうちの第２の送信／受信ユニット及び第３の送信／受信ユニットへと１：２の信号ファンアウトを定義すること、
を特徴とする請求項３に記載の装置。
【請求項１１】
前記第２の送信／受信ユニットの前記アクティブレシーバのレシーバ出力に連結した第１の調整可能な遅延要素と、
前記第３の送信／受信ユニットの前記アクティブレシーバのレシーバ出力に連結した第２の調整可能な遅延要素と、
前記第１及び前記第２の調整可能な遅延要素の遅延を調整するよう構成した遅延コントローラと、をさらに含むこと、
を特徴とする請求項１０に記載の装置。
【請求項１２】
前記伝送路網上でタイミング及び電圧情報を有する信号を伝送するよう、前記送信／受信ユニットのうちの前記第１の送信／受信ユニットの前記アクティブドライバを構成し、前記信号を分割して、前記信号を前記送信／受信ユニットのうちの前記第２及び前記第３の送信／受信ユニットに提供するよう、前記伝送路網を構成すること、
を特徴とする請求項３に記載の装置。
【請求項１３】
前記伝送路網上でタイミング及び電圧情報を有する信号を伝送するよう、前記送信／受信ユニットのうちの前記第１及び前記第２の送信／受信ユニットを構成し、前記送信／受信ユニットのうちの前記第１及び前記第２の送信／受信ユニットが駆動する前記信号を前記送信／受信ユニットのうちの第３の送信／受信ユニットに提供するよう、前記伝送路網を構成すること、
を特徴とする請求項３に記載の装置。
【請求項１４】
データを送信及び受信する装置であって、
少なくとも３つの入力／出力端子を有する伝送路網と、
それぞれが前記少なくとも３つの入力／出力端子に連結した、少なくとも３つの送信／受信ユニットと、
前記伝送路網上でのデータフローの所望の方向に依存して、ｉ）前記送信／受信ユニットの各々を動的に送信モード又は受信モードに置くように、さらにii）各送信／受信ユニットのアクティブな終端処理を動的に有効及び無効にするように構成した制御システムと、を含むこと、
を特徴とする装置。
【請求項１５】
前記少なくとも３つの送信／受信ユニットを含む試験チャネルを有する試験システムをさらに含み、前記少なくとも３つの送信／受信ユニットが前記試験チャネルの１：２のファンアウトを定義すること、
を特徴とする請求項１４に記載の装置。
【請求項１６】
前記試験システムが前記試験チャネルを複数含むこと、を特徴とする請求項１５に記載の装置。
【請求項１７】
データを送信及び受信する装置であって、
送信／受信ユニットが、
i）入力／出力端子と、
ii）前記入力／出力端子に連結したレシーバ入力を有するアクティブレシーバと、
ii）ドライバ出力に連結したドライバ入力を有するアクティブドライバと、
iii）前記入力／出力端子に前記ドライバ出力を連結する終端抵抗と、
iv）前記ドライバ入力を、i)ＤＣ電圧源、また交互にii）信号源とに選択的に連結するよう構成した切替要素と、を含むこと、
を特徴とする装置。
【請求項１８】
前記切替要素がマルチプレクサを含み、前記マルチプレクサが第１及び第２のマルチプレクサ入力と、前記ドライバ入力に連結したマルチプレクサ出力と、選択入力とを有し、前記ＤＣ電圧源を前記第１のマルチプレクサ入力に連結し、前記信号源を前記第２のマルチプレクサ入力に連結すること、
を特徴とする請求項１７に記載の装置。
【請求項１９】
前記アクティブレシーバのレシーバ出力に連結した調整可能な遅延要素をさらに含むこと、を特徴とする請求項１７に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信／受信ユニット、並びに送信／受信ユニット同士の間で信号を伝送する方法及び装置に関する。
本出願は「Ｐａｒａｌｌｅｌ  Ｔｅｓｔ  Ｃｉｒｃｕｉｔ  ｗｉｔｈ  Ａｃｔｉｖｅ  Ｄｅｖｉｃｅｓ（能動素子を有する並列試験回路）」という名称のＤｅ  Ｌａ  Ｐｕｅｎｔｅらによる米国特許出願第１２／０３５，３７８号（２００８年２月２１日出願）の一部継続出願である。なお、この特許出願を参照して本文の記載の一部とする。本明細書中では、この第１２／０３５，３７８号出願を‘３７８号出願と称する。
【背景技術】
【０００２】
‘３７８号出願は能動素子を有する並列試験回路を開示したものである。‘３７８号出願に開示の並列試験回路の例示的なものの高レベル表現を図７に示す。並列試験回路７００はチャネル入力／出力（Ｉ／Ｏ又はＩＯ）ブロック７０２と４つのＤＵＴのＩ／Ｏブロック７０４、７０６、７０８、７１０を使用して、ＴＥＳＴＥＲ＿ＩＯノードと４つのＤＵＴ＿ＩＯノード（ＤＵＴ＿ＩＯ＿０、ＤＵＴ＿ＩＯ＿１、ＤＵＴ＿ＩＯ＿２、及びＤＵＴ＿ＩＯ＿３）との間で信号を４つに（すなわち１：４又は４：１）ファンアウト／ファンインする。
【０００３】
チャネルＩ／Ｏブロック７０２とＤＵＴのＩ／Ｏブロック７０４、７０６、７０８、７１０の各々は、アクティブドライバとアクティブレシーバを含む。どれがどれであるか（即ち、どれがドライバでどれがレシーバであるか）を表示することは、主として選択の問題である。図７では、信号をＴＥＳＴＥＲ＿ＩＯノードからＤＵＴ＿ＩＯノードの１つ以上に移動させる要素を「ドライバ」とする。また、ＤＵＴ＿ＩＯノードの１つ以上からＴＥＳＴＥＲ＿ＩＯノードへと信号を移動させる要素を「レシーバ」とする。これを念頭に置くと、チャネルＩ／Ｏブロック７０２はアクティブドライバ７１２、アクティブレシーバ７１４、及び終端抵抗７１６を含む。アクティブドライバ７１２の入力はＴＥＳＴＥＲ＿ＩＯノードに連結し、アクティブドライバ７１２の出力は、ＤＵＴのＩ／Ｏブロック７０４、７０６、７０８、７１０の各々におけるアクティブドライバ７１８、７２０、７２２、７２４の入力に連結する。アクティブレシーバ７１４の入力は、マルチプレクサ７２６を介して、ＤＵＴのＩ／Ｏブロック７０４、７０６、７０８、７１０の各々におけるアクティブレシーバ７２８、７３０、７３２、７３４の出力に連結する。アクティブレシーバ７１４の出力は終端抵抗７１６を介してＴＥＳＴＥＲ＿ＩＯノードに連結する。
【０００４】
ＤＵＴのＩ／Ｏブロック７０４、７０６、７０８、７１０の各々はアクティブドライバ（例えばドライバ７１８）、アクティブレシーバ（例えばレシーバ７２８）、及び終端抵抗（例えば抵抗７３６）を含む。各ＤＵＴのＩ／Ｏブロックにおけるアクティブドライバの出力はそれぞれの終端抵抗を介して複数のＤＵＴ＿ＩＯノードのうちの１つに連結する。ＤＵＴ＿ＩＯノードの各々にはアクティブレシーバのうちの１つの各入力が連結する。
【０００５】
動作上、並列試験回路７００のＴＥＳＴＥＲ＿ＩＯノードにおいて受信した信号を、ＤＵＴ＿ＩＯノードのいずれか若しくは全てにファンアウトし得る、又はＤＵＴ＿ＩＯノードのいずれかにおいて読み取った信号を、選択的にＴＥＳＴＥＲ＿ＩＯノードに戻すよう伝送し得る。一部の場合には、また‘３７８号出願に記載されるように、ＤＵＴ＿ＩＯノードからの読取りを並列して行うよう、並列試験回路７００を拡張してもよい。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
理論上は、単一チャネルのＩ／Ｏブロック７０２をより多くのＤＵＴのＩ／Ｏブロック７０４、７０６、７０８、７１０に連結することで、信号のファンアウト／ファンインを任意の数の信号経路分（例えば４つ、若しくは８つ、若しくはその他任意の数の信号経路）のみ増加させ、‘３７８号出願に記載された並列試験回路を拡張することができる。しかし実際には、単一の並列試験回路７００のファンアウト／ファンインを増加させると、信号精度とＤＵＴの分離を維持することがより困難となる。例えば、より多くのＤＵＴのＩ／Ｏブロック７０４、７０６、７０８、７１０を単一のチャネルＩ／Ｏブロック７０２に連結すると、類似した信号伝播特性同士を異なる信号ルート間で維持しながら、ＤＵＴのＩ／Ｏブロック７０４、７０６、７０８、７１０とチャネルＩ／Ｏブロック７０２との間の信号のルート設定を行うことがより困難となる。
【０００７】
信号精度を維持しながら、単一の並列試験回路のファンアウト／ファンインを増加できても、これが望ましくない場合もある。例えば、ファンアウト／ファンインを増加させてもこれを常に必要としない（又は全く必要でない）場合には、ファンアウト／ファンインを増大させた並列試験回路は有用性が低い、又は費用が高くつく。よって、１）一部の用途のファンアウト／ファンインを増加させる必要性と、２）ファンアウト／ファンインがより少ない回路が提供するモジュール性とのバランスをとることが望ましい場合もある。
【図面の簡単な説明】
【０００８】
【図１】各々が伝送路網に連結した少なくとも３つの送信／受信ユニット同士の間で信号を伝送する例示的な装置を示す図である。
【図２】伝送路網に連結した少なくとも３つの送信／受信ユニット同士の間で信号を伝送する例示的な方法を示す図である。
【図３】図２に示す方法を実行する例示的な装置を示す図である。
【図４】図３で示す切替要素のうちの１つの例示的な実施形態と、図３で示す制御システムを切替要素と連結し得る例示的な方法を示す図である。
【図５】図１に示す並列試験回路のうちの１つの送信／受信ユニットを如何に構成できるかをより詳細に示す図である。
【図６】図１に示す各並列試験回路の送信／受信ユニットを、並列試験回路同士の間の信号遅延を調整し得るように構成する例示的な方法を示す図である。
【図７】例示的な並列試験回路の高レベル表現を示す図である。
【発明を実施するための形態】
【０００９】
発明を例示する実施形態を図面に示す。
【００１０】
本明細書では、各々が伝送路網に連結した少なくとも３つの送信／受信ユニット同士の間で信号を伝送する方法及び装置を開示する。一部の実施形態では、この方法及び装置を使用して、完全に双方向の信号経路を２つ（すなわち、１：２又は２：１）にファンアウト／ファンインすることができる。例えば、図１に示す例示的な装置１００を参照されたい。装置１００は２つの並列試験回路１０６、１０８のそれぞれに連結した試験システム１０２を含む。並列試験回路１０６、１０８の各々は、‘３７８号出願に示されるように又はその他の方法で構成することができる。試験システム１０２と並列試験回路１０６、１０８の各々は、送信／受信ユニット１１０、１１２、１１４を含み、これらは試験システム１０２と並列試験回路１０６、１０８の各１つを伝送路網１０４に連結する。並列試験回路１０６、１０８の各々が信号を４つ（すなわち１：４又は４：１）にファンイン／ファンアウトする場合には、試験システム１００は、１つの試験信号を最大で８つの被試験デバイスの入力／出力（ＤＵＴのＩ／Ｏ）のアレイ１１６に提供し得る。各並列試験回路１０６、１０８の送信／受信ユニット１１２、１１４を「ＤＵＴのＩ／Ｏ毎の」１つのアクティブドライバに連結する場合（すなわち図７で示すものと同様）、さらにＤＵＴのＩ／Ｏ毎のアクティブドライバを個々に制御できる（即ち各々をＯＮ又はＯＦＦ状態に置くことができる）場合、試験システム１０２はＤＵＴのＩ／Ｏ１１６の任意の１つ又は組み合わせに単一の試験信号を提供し得る。同様に、装置１００を介した逆の流れでは、試験システム１０２はＤＵＴのＩ／Ｏ１１６のいずれからでも信号を受信し得る。
【００１１】
図１は伝送路網１０４に連結した送信／受信ユニット１１０、１１２、１１４を有する例示的な装置１００を示す図であるが、本明細書で示す方法及び装置を使用して、より多くの又はより少ない（例えば２つの）送信／受信ユニットを伝送路網に連結することができる。開示するこの方法及び装置は、２つにファンアウト及びファンインすることを必要とするネットワークに特に適している。
【００１２】
上記の状況において、図２は伝送路網に連結した少なくとも３つの送信／受信ユニット同士の間で信号を伝送する例示的な方法２００を示す図である。この方法は、伝送路網上での各信号伝送に対して、送信／受信ユニットのうちの１つを送信ユニットと指定することと、その他の送信／受信ユニット全てを非送信ユニットと指定することを含む（ブロック２０２）。方法２００は、伝送路網上での少なくとも２つの異なる信号伝送の各々に対して、１）送信／受信ユニットのうちの異なるユニットを送信ユニットと指定すること（ブロック２０４）と、２）非送信ユニットのうちの少なくとも１つを用いて伝送路網をアクティブに終端処理することと（ブロック２０６）、３）送信ユニットから、伝送路網上で信号を送信することと（ブロック２０８）、４）送信された信号を非送信ユニットのうちの１つ以上において受信することと（ブロック２１０）、をさらに含む。終端抵抗を介して伝送路網に連結した出力を有する非送信ユニットのアクティブドライバを通して、ＤＣ電圧を駆動することにより伝送路網をアクティブに終端処理する。必須ではないが、典型的には非送信ユニットは伝送路を終端処理するよう構成する。
【００１３】
伝送路網に連結した非送信ユニットをアクティブに終端処理すると、信号精度が良好なまま、送信ユニットが信号を送信し、非送信ユニットのうちの１つ以上が信号を受信する。特定の信号伝送中に送信ユニット又は非送信ユニットとして構成されているか否かに依存して、送信／受信ユニットが提供するアクティブな終端処理を選択的に有効及び無効にすることによって、信号精度を良好に保ちながら伝送路網上で任意の方向に信号を伝送することができる。
【００１４】
方法３００を実行する例示的な装置を参照することにより、例示的な方法２００についてより良く理解することができる。装置の例示的な集合体３００を図３に示すが、ここでは３つの送信／受信ユニット３０２、３０４、３０６をそれぞれ、伝送路網３１４の３つの入力／出力（Ｉ／Ｏ）端子３０８、３１０、３１２に連結する。図３において、伝送路網の方へ信号を移動させる要素を「ドライバ」とし、伝送路網から離れる方向に信号を移動させる要素を「レシーバ」と称する。これを念頭に置くと、送信／受信ユニットの各々はアクティブレシーバ３１６、アクティブドライバ３１８、終端抵抗３２０、及び切替要素３２２を含む。アクティブレシーバ３１６の各々は、それぞれのＩ／Ｏ端子３０８に連結したレシーバ入力３２４を有する。アクティブドライバ３１８の各々は、ドライバ出力３２８に連結したドライバ入力３２６を有する。終端抵抗３２０はそれぞれのＩ／Ｏ端子３０８にドライバ出力３２８を連結する。切替要素３２２については、ドライバ入力３２６をＤＣ電圧源３３０に選択的に連結するよう構成する。また切替要素３２２は、ドライバ入力３２６を信号源３３２に選択的に連結するようにも構成し得る。
【００１５】
制御システム３３４は、装置３００に連結しても装置３００と一体化してもよい。制御システム３３４は少なくとも３つの送信／受信ユニット３０２、３０４、３０６うちの切替要素３２２に連結し、Ａ）送信／受信ユニットうちの送信ユニット３０２のドライバ入力３２６と信号源３３２を連結するように、さらにＢ）送信／受信ユニットの少なくとも１つの非送信ユニット３０４、３０６のドライバ入力３２６とＤＣ電圧源３３０を連結するように、切替要素３３２を構成する。
【００１６】
図４は、切替要素３２２のうちの１つの例示的な実施形態を示すとともに、制御システム３３４を切替要素３２２と連結し得る例示的な方法を示す図である。例えば、切替要素３２２はマルチプレクサ４００を含み、該マルチプレクサ４００は第１及び第２のマルチプレクサ入力（１及び０と表示）と、ドライバ入力３２６に連結したマルチプレクサ出力と、選択入力（「ＳＥＬ」と表示）とを有するよう示されている。ＤＣ電圧源３３０は第１のマルチプレクサ入力に連結し、信号源３３２は第２のマルチプレクサ入力に連結する。制御システム３３４はマルチプレクサ４００の選択入力に連結する。送信／受信ユニット３０２の使用中、制御システム３３４はドライバ入力３２６と信号源３３２を連結するようマルチプレクサ４００を構成する（即ち送信／受信ユニット３０２を送信ユニットとして構成する）と共に、Ｂ）ドライバ入力３２６とＤＣ電圧源３３０を連結するようマルチプレクサ４００を構成する（即ち送信／受信ユニット３０２を非送信ユニットとして構成する）。図３に示す送信／受信ユニット３０２、３０４、３０６の各々を、図４に示す送信／受信ユニット３０２に類似させて構成した場合には、Ａ）送信ユニットと指定した任意の送信／受信ユニットのドライバ入力と信号源を連結し、Ｂ）非送信ユニットと指定した任意の送信／受信ユニットのドライバ入力とＤＣ電圧源を連結するよう、制御システム３３４を構成し得る。
【００１７】
再度図１を参照すると、図１は図３に示す伝送路網を如何に使用して、試験システム１０２（例えば回路試験装置）の単一の試験チャネルを、‘３７８号出願で開示された並列試験回路１０６、１０８のうちの２つにファンアウトすることができるか（そして最終的に複数のＤＵＴのＩ／Ｏ１１６にファンアウトできるか）を示している。伝送路網１０４上でのデータフローの所望の方向に依存して、１）送信／受信ユニット１１０、１１２、１１４の各々を送信モード又は受信モードに動的に置くように、さらに２）各送信／受信ユニット１１０、１１２、１１４のアクティブな終端処理を動的に有効及び無効にするように、図３及び図４で示すような制御システムを構成することができる。
【００１８】
図５は、図１に示す並列試験回路１０６、１０８のうちの１つの送信／受信ユニット１１２、１１４を如何に構成できるかをより詳細に示す図である。なお送信／受信ユニット５００（図５）は、図４で示す一般的な送信／受信ユニット３０２と同様に様々に構成される。しかし、‘３７８号出願で開示された追加の機能の一部を提供することに対して、図５に示す制御システム５０２、５０４はより堅固である。
【００１９】
なお、「送信バッファ」と表示した図５のドライバ５０６は、ＴＥＳＴＥＲ＿ＩＯノードから、ＴＲＮ＿ＩＮに連結した１つ以上のＤＵＴ＿ＩＯノードへと信号を移動させる。「受信バッファ」と表示したレシーバ５０８は、ＲＣＶ＿ＩＮに連結したＤＵＴ＿ＩＯノードのうちの１つからの信号をＴＥＳＴＥＲ＿ＩＯノードへと移動させる。
【００２０】
図５に示す制御システム５０２、５０４は複数の信号（ＣＨＩＯ＿ＴＸＢＵＦ＿ＥＮＡ、ＣＨＩＯ＿ＬＯＷ＿ＬＥＡＫ、ＣＨＩＯ＿ＶＴＥＲＭ＿ＥＮＡ、ＣＨＩＯ＿ＣＭＰ＿ＭＤ、ＩＯ＿ＭＯＤＥ、ＣＨＩＯ＿ＲＣＶＭＤ、ＤＲＶ／ＲＣＶ）を受信する。これらの信号の一部又はすべては、例えば試験システム１０２（図１参照）のような試験システムによって並列試験回路に提供され得る。これらの種々の信号を制御することによって、送信／受信ユニット５００をドライブモード、受信モード、及び低漏洩モード等の多くの異なるモードに置くことができる。なお記述の目的で、「ドライブ」モードは試験システムが並列試験回路５００を通してＤＵＴのＩ／Ｏへとデータを駆動するデータフローを示し、「受信」モードは試験システムが並列試験回路５００を通してＤＵＴのＩ／Ｏからのデータを受信するデータフローを示す。
【００２１】
ドライブモードは（ドライブ専用モードに対して）ＩＯ＿ＭＯＤＥ＝１を設定することによって、又は（双方向モードで駆動する場合）ＩＯ＿ＭＯＤＥ＝０とＤＲＶ＿ＲＣＶ＝１を設定することによって、選択することができる。ドライブモードでは、送信バッファ５０６はＴＥＳＴＥＲ＿ＩＯを介して試験システム（試験装置）から信号を受信し、それをバッファリングし、（‘３７８号出願でＤＵＴ＿ＩＯドライバと称された）すべてのＤＵＴのＩ／Ｏドライバに分配する。入力の終結はＣＨＩＯ＿ＶＴＥＲＭ＿ＥＮＡによって制御することでオン又はオフすることができる。終端処理が有効である場合には、受信バッファ５０８がオンとなり、受信バッファの電源が終端電圧であるＣＨＩＯ−ＶＴとなる。終端処理が無効である場合には、受信バッファ５０８がオフとなる。
【００２２】
（双方向モードで受信する場合）ＩＯ＿ＭＯＤＥ＝０及びＤＲＶ＿ＲＣＶ＝０を設定することによって、又は（ＥＣＲＤ比較モードの際に）、ＩＯ＿ＭＯＤＥ＝２を設定することによって、受信モードを選択することができる。ＥＣＲＤ比較モードについては本明細書中で後述する。ＣＨＩＯ＿ＶＴＥＲＭ＿ＥＮＡは、受信モードではいずれにおいても終端処理に影響しない。
【００２３】
双方向受信モードは「バイパス」モードとも称することができる。バイパスモードはさらに、ＣＨＩＯ＿ＲＣＶＭＤ＝０及びＣＨＩＯ＿ＶＴＥＲＭ＿ＥＮＡ＝０と設定することによって有効となる。このモードが選択される／有効となると、ＲＣＶ−ＯＵＴ信号の１つが、マルチプレクサ５１０及び５１２を通して受信バッファ５０８の入力に連結し、ＲＣＶ＿ＯＵＴがＴＥＳＴＥＲ＿ＩＯノードを駆動することができる。いかなる時点でも、ＲＣＶ＿ＢＵＦ＿ＳＥＬによって決定されると、ＲＣＶ＿ＯＵＴがＤＵＴのＩ／Ｏの１つから生じる。ＴＥＳＴＥＲ＿ＩＯノードを異なるＲＣＶ−ＯＵＴ信号に連続的に連結することによって、ＴＥＳＴＥＲ＿ＩＯノードに連結した試験システムに種々のＤＵＴのＩ／Ｏ信号を連続的に出力することができる。
【００２４】
さらに、ＣＨＩＯ＿ＲＣＶＭＤ＝１及びＣＨＩＯ＿ＶＴＥＲＭ＿ＥＮＡ＝０を設定することによって、ＥＣＲＤ比較モードが有効となる。このモードが選択される／有効となると、ＥＣＲＤ信号の１つが、マルチプレクサ５１０及び５１４を通して受信バッファ５０８の入力に連結し、ＥＣＲＤがＴＥＳＴＥＲ＿ＩＯノードを駆動することができる。いかなる時点でも、ＥＣＲＤＳによって決定されると、ＥＣＲＤが複数のコンパレータの１つから生じる。コンパレータ（図示せず）の各々は、ＤＵＴのＩ／Ｏ信号の１つを予想されるＤＵＴのＩ／Ｏ信号と比較して、ＥＣＲＤ信号の１つを生成する。
【００２５】
送信バッファ５０６はＣＨＩＯ＿ＴＸＢＵＦ＿ＥＮＡによって別個に制御される。送信バッファ５０６をいつでもオンのままにして、ＣＨＩＯ＿ＴＸＢＵＦ＿ＥＮＡ信号の必要をなくすることもできるが、ＥＣＲＤ信号をＴＥＳＴＥＲ＿ＩＯノードに駆動する際には送信バッファ５０６をオフにすることが望ましい。ＥＣＲＤモードで送信バッファ５０６をオフにすることで、送信／受信ユニット５００が行う信号のフィードバックが軽減される。ただし、ＲＣＶ＿ＯＵＴ信号をＴＥＳＴＥＲ＿ＩＯノードに駆動する際には、送信バッファ５０６をオンにすることが望ましい。こうすると、ＴＥＳＴＥＲ＿ＩＯノードに連結する伝送路網上で終端処理をしないスタブがなくなる。
【００２６】
低漏洩モードは、ＣＨＩＯ＿ＬＯＷ＿ＬＥＡＫ＝１と設定することによって選択できる。低漏洩モードでは、ＴＥＳＴＥＲ＿ＩＯノードにおける全体の漏洩が５ｎＡ（ナノアンペア）未満となる。
【００２７】
これまでに述べた例示的な伝送路網（図１及び図３を参照）は、３つのみの送信／受信ユニットに連結され、図３に示すように各送信／受信ユニット３０２、３０４、３０６は、その伝送路セグメント３３６、３３８、３４０に連結し、これら伝送路セグメント３３６、３３８、３４０の全てが共通の分岐ノード３４２に連結する。他の実施形態では、伝送路網をさらに多くの送信／受信ユニットに連結することができる。伝送路網は、共通の分岐ノードからより多くの伝送路セグメントを分岐させることによって拡張することが好適である。なお、１つ以上の追加の分岐ノードを伝送路網に追加すること、又は２つ以上の送信／受信ユニットを単一の伝送路セグメントに連結することも可能である。しかし、そうするには送信／受信ユニットが信号遅延とその他の要因に対して様々な量の補償を提供する必要がある。また、複数の送信／受信ユニットを単一の伝送路セグメントに連結すること、又は１つの伝送路網に対して分岐ノードを追加することにより、伝送路網に連結した送信／受信ユニットの一部又は全てにおいて信号の劣化がより多く生じることになり得る（例えば、追加の伝送路分岐によって生じる抵抗分割の影響が増大するため）。
【００２８】
一部の実施形態では、（図１又は図３に示した伝送路網１０４、３１４の１つのような）伝送路網における伝送路セグメントの各々を、同じ特性インピーダンスを有するよう構成する。非送信ユニットのレシーバをアクティブに終端処理すれば、伝送路網上でのデータフローの予想される方向に基づいてセグメント毎に特性インピーダンスを段階的に変える必要はない。
【００２９】
例えば、伝送路網の伝送路セグメントの各々は、５０オームの特性インピーダンスを有し得る。５０オームの伝送路は今日の通信網では一般的であるため、５０オームは有用な特性インピーダンスである。しかし、本明細書で示す方法及び装置は、５０オームの伝送路セグメントと共に使用することに限定しない。特定の用途では、他の特性インピーダンスを有する伝送路セグメントを使用できる。
【００３０】
図６は、図１で示す各並列試験回路１０６、１０８の送信／受信ユニット１１２、１１４を、並列試験回路１０６と１０８の間での信号の遅延を調整できるよう構成する例示的な方法を示す図である。図示したように、並列試験回路１０６、１０８の各々は、調整可能な遅延要素６００、６０２を備え、各調整可能な遅延要素６００、６０２の入力は、送信／受信ユニット１０６、１０８のうちの１つのそれぞれのレシーバ出力６０４、６０６に連結する。並列試験回路１０６と１０８の間の信号遅延を調整するために、一度にアクティブドライバ６０８、６１０のうちの１つを開放して、タイムドメインリフレクトメリ（ＴＤＲ）を使用して、試験システム１０２から並列試験回路１０６、１０８のうちの１つへの往復信号遅延を算出することができる。一部の場合には、各調整可能な遅延要素６００、６０２の出力を複数のドライバの入力に連結し、これらドライバによって、（‘３７８号出願で開示のように、さらに図７に示すように）並列試験回路１０６、１０８からの信号のファンアウトを増加させるようにすることもできる。このような場合には、ＴＤＲを使用してＤＵＴのＩ／Ｏドライバへの往復信号遅延を算出することができる。代替的に、一度にドライバの１つを開放し、ＴＤＲを使用して複数のＤＵＴのＩ／Ｏの各々への往復信号遅延を算出することができる。この後者の場合には、往復信号遅延の平均に基づいて、又は最長の若しくは最短の往復信号遅延に基づいて、又はその他のメトリクスに基づいて、調整可能な遅延要素６００又は６０２を設定することができる。場合によっては制御システム３３４（図３）の一部であり得る遅延コントローラについて、第１及び第２の調節可能な遅延要素６００、６０２の遅延を調整するよう構成してもよい。例として、遅延コントローラは試験システム１０２と一体化してもよい。
【００３１】
本明細書で示す方法及び装置は、多くの用途で有利に使用することができる。しかし、それらが特に有用である用途は、試験及び測定である。図１に示す装置を試験及び測定環境に導入した場合には、送信／受信ユニット１１０のアクティブドライバを、伝送路網１０４上でタイミング及び電圧情報を有する信号を伝送するように構成し得ると共に、伝送路網１０４は、１）信号を分割し、２）この信号を並列試験回路１０６、１０８の送信／受信ユニット１１２、１１４に提供することができる。逆に、並列試験回路１０６、１０８における送信／受信ユニット１１２、１１４のアクティブドライバについては、伝送路網１０４上でタイミング及び電圧の情報を有する信号を伝送するよう、それぞれ構成することができる。試験システム１０２は、並列試験回路１０６、１０８の送信する信号を受信できる。いずれの方向においても、伝送路網上で伝送される信号は、一つには送信を行っていない任意の送信／受信ユニットによってネットワークがアクティブな終端となるため、信号精度を良好に保ったまま送受信できる。
【符号の説明】
【００３２】
３０２、３０４、３０６  送信／受信ユニット
３０８、３１０、３１２  入力／出力端子
３１４  伝送路網
３１６  アクティブレシーバ
３１８  アクティブドライバ
３２０  終端抵抗
３２２  切替要素
３２４  レシーバ入力
３２６  ドライバ入力
３２８  ドライバ出力
３３０  ＤＣ電圧源
３３２  信号源
３３４  制御システム
【図１】
2011515041.tif 000003
【図２】
2011515041.tif 000004
【図３】
2011515041.tif 000005
【図４】
2011515041.tif 000006
【図５】
2011515041.tif 000007
【図６】
2011515041.tif 000008
【図７】
2011515041.tif 000009
【国際調査報告】
2011515041.tif 000010