(57)【要約】  熱支援磁場書き込みまたは熱支援スピン移動書き込みを用いる磁気素子であって、固定方向の磁化を有する基準磁性層４３と、反強磁性層４１と交換トラップされた記憶磁性層４０であって、記憶層４０の磁化方向が、前記部材が反強磁性層４１のブロッキング温度より少なくとも高い温度に加熱され得る場合には、変化できる記憶磁性層４０と、基準層と記憶層との間に設けられた、絶縁もしくは半導電性層４２、または電流狭窄路を有する層と、を各々が含む磁気素子において、磁気素子３１がまた、磁性部材を加熱するための少なくとも１つの電気抵抗薄層４８を含むことを特徴とする磁気素子。
2011517502.tif 000002
【特許請求の範囲】
【請求項１】
熱支援磁場書き込みまたは熱支援スピン移動書き込みを用いる磁気素子であって、
●  固定方向の磁化を有する基準磁性層（４３）と、
●  反強磁性層（４１）と交換トラップされた記憶磁性層（４０）であって、前記記憶層（４０）の磁化方向が、前記素子が前記反強磁性層（４１）のブロッキング温度より少なくとも高い温度に加熱され得る場合には、変化できる記憶磁性層（４０）と、
●  前記基準層と前記記憶層との間に設けられた、絶縁もしくは半導電性層（４２）、または電流狭窄路を有する層と、
を各々が含む磁気素子において、
前記磁性基準層（４３）および／または前記磁性記憶層（４０）が、前記磁性部材を加熱するための少なくとも１つの電気抵抗薄層（４８）を含むことを特徴とする磁気素子。
【請求項２】
１つまたは複数の前記薄層（４８）が、高電気抵抗率を有することを特徴とする、請求項１に記載の磁場書き込みまたは熱支援書き込みまたは熱支援スピン移動書き込みを用いる磁気素子。
【請求項３】
高電気抵抗率を備えた１つまたは複数の前記層（４８）の厚さが、せいぜい１ナノメートルに等しいことを特徴とする、請求項１又は２に記載の磁場書き込みまたは熱支援書き込みまたは熱支援スピン移動書き込みを用いる磁気素子。
【請求項４】
高電気抵抗率を備えた１つまたは複数の前記層（４８）が、不連続であることを特徴とする、請求項１〜３のいずれか一項に記載の熱支援磁場またはスピン移動書き込みを用いる磁気素子。
【請求項５】
高電気抵抗率を備えた１つまたは複数の前記層（４８）がまた、前記記憶および基準層に結合された１つまたは複数の前記反強磁性交換層（４１、４４）の中に、またはそれらの界面に導入されることを特徴とする、請求項１〜４のいずれか一項に記載の熱支援磁場またはスピン移動書き込みを用いる磁気素子。
【請求項６】
高電気抵抗率を備えた１つまたは複数の前記層（４８）が、金属酸化物または金属窒化物で作製されることを特徴とする、請求項１〜５のいずれか一項に記載の熱支援磁場またはスピン移動書き込みを用いる磁気素子。
【請求項７】
１つまたは複数の前記層（４８）を構成する前記金属酸化物または窒化物の組成に入る前記金属が、タンタル、アルミニウム、マグネシウム、ジルコニウム、亜鉛、およびコバルトを含む群から選択されることを特徴とする、請求項６に記載の熱支援磁場またはスピン移動書き込みを用いる磁気素子。
【請求項８】
熱支援磁場書き込みまたは熱支援スピン移動書き込みを用いる磁気素子であって、
●  固定方向の磁化を有する基準磁性層（４３）と、
●  反強磁性層（４１）と交換トラップされた記憶磁性層（４０）であって、前記記憶層（４０）の磁化方向が、前記素子が前記反強磁性層（４１）のブロッキング温度より少なくとも高い温度に加熱され得る場合には、変化できる記憶磁性層（４０）と、
●  前記基準層と前記記憶層との間に設けられた、絶縁もしくは半導電層（４２）、または電流狭窄路を有する層と、
を各々が含む磁気素子において、
前記磁気素子（３１）がまた、前記磁気素子を加熱するための少なくとも１つの電気抵抗薄層（４８）を含むことを特徴とする磁気素子。
【請求項９】
前記少なくとも１つの抵抗層（４８）の厚さが、せいぜい１ナノメートルに等しい、請求項８に記載の磁気素子。
【請求項１０】
前記少なくとも１つの抵抗層（４８）が不連続である、請求項８または９に記載の磁気素子。
【請求項１１】
前記少なくとも１つの抵抗層（４８）が、前記強磁性基準層（４３）および／または前記強磁性記憶層（４０）内に含まれる、請求項８〜１０のいずれか一項に記載の磁気素子。
【請求項１２】
前記少なくとも１つの抵抗層（４８）がまた、前記記憶および基準層に結合された前記反強磁性交換層（４１、４４）の少なくとも１つの中に、またはそれらの界面に導入される、請求項８〜１０のいずれか一項に記載の磁気素子。
【請求項１３】
前記少なくとも１つの抵抗層（４８）が、金属酸化物または金属窒化物で作製される、請求項８〜１２のいずれか一項に記載の磁気素子。
【請求項１４】
前記少なくとも１つの抵抗層（４８）を構成する前記金属酸化物または窒化物の組成に入る前記金属が、タンタル、アルミニウム、マグネシウム、ジルコニウム、亜鉛、およびコバルトを含む群から選択される、請求項１３に記載の磁気素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周知の方法で電子システムにおいてデータを記憶し、読み出し、かつ書き込むための、不揮発性磁気ランダムアクセスメモリ（ＮＶＲＡＭ）において用いられる磁気素子など、磁気トンネル接合部またはスピンバルブを備えた磁気素子の分野に関する。より具体的には、本発明は、頭文字ＭＲＡＭで従来的に呼ばれる磁気ランダムアクセスメモリに適用されるが、これらのメモリは、同様に頭文字ＭＴＪで呼ばれる磁気トンネル接合部によってそれぞれが形成されたメモリポイントのセットで構成されている。
【０００２】
以下において、「磁気素子」は、少なくとも１つのいわゆる「基準」層と、１つのいわゆる「記憶」層と、それらの間の絶縁層もしくは半導電性層または電流狭窄路を具備する層と、を有する磁性層のスタッキングであると理解される。基準層および記憶層の概念の定義は、以下の本記載においてより正確に見えてくるであろう。
【背景技術】
【０００３】
磁気ＭＲＡＭメモリは、周囲温度で高磁気抵抗を有する磁気トンネル接合部の発展に続き新たな関心を得ている。これらの磁気ランダムアクセスメモリは、実際に以下に示す多くの利点を有する。
●  スタティックランダムアクセスメモリ（ＳＲＡＭ）の速度に匹敵する速度
●  フラッシュメモリにおけるような不揮発性
●  経時的な読み出しおよび書き込み劣化がないこと
●  イオン化放射線に対する無感応性
【０００４】
それゆえに、それらは、より従来的な技術（ＤＲＡＭ、ＳＲＡＭ、フラッシュ）を用いたメモリに取って代わることができ、したがって普遍的なメモリになることができる。
【０００５】
磁気メモリの第１のアーキテクチャは、メモリポイントまたはメモリセルのセットで構成されるが、各メモリポイントまたはメモリセルは、交互に磁性および非磁性のいくつかの金属層のスタックから構成された、「巨大磁気抵抗効果」を備えていると言われる素子で構成される。
【０００６】
この種の構造は、例えば、基本構造に関して特許文献１および特許文献２に、およびかかる基本構造からＲＡＭメモリを作製することに関して特許文献３に説明されている。
【０００７】
この技術は、そのアーキテクチャのおかげで、容量が制限されているとはいえ単純な技術で不揮発性メモリを作製できるようにする。メモリ素子またはポイントが各線に沿って直列に接続されるという事実のために、集積の可能性が制限される。なぜなら、信号は、メモリ素子またはポイントの数が増加するにつれて、ますます弱くなるからである。
【０００８】
磁気トンネル接合部を備えたメモリポイントの発展によって、かかるメモリの性能および動作モードにおける著しい向上が可能になった。磁気トンネル接合部を備えたかかる磁気メモリは、例えば特許文献４で説明されている。これらの磁気メモリは、その最も単純な形態では、トンネル障壁と呼ばれる薄い絶縁層と磁気的に減結合され、かつ異なるスイッチング磁場を備えた２つの磁性層で構成される。２つの前述の磁性層をそれぞれ構成し、かつトンネル障壁の各側に位置する記憶層および基準層の磁化が、逆平行である場合には、磁気トンネル接合部の抵抗は高い。反対に、磁化が平行である場合には、この抵抗は低くなる。
【０００９】
ＦＩＭＳ（Ｆｉｅｌｄ  Ｉｎｄｕｃｅｄ  Ｍａｇｎｅｔｉｃ  Ｓｗｉｔｃｈｉｎｇの頭文字）と呼ばれる最も伝統的なアーキテクチャ、すなわち、前記磁気ポイントのそれぞれに関連する電流線または導体線によって生成された外部磁場による磁化の反転が、特許文献５および非特許文献１で説明され、かつ図１に示されたアーキテクチャである。
【００１０】
各メモリ素子またはポイント１０は、ＣＭＯＳ技術のトランジスタ１２および磁気トンネル接合部ＭＴＪ１１の結合によって構成される。前記トンネル接合部１１には、「記憶層」と呼ばれる少なくとも１つの磁性層２０、１つの薄い絶縁層２１、および「基準層」と呼ばれる１つの磁性層２２が含まれる。
【００１１】
好ましくは、２つの磁性層２０および２１は、３ｄ金属（Ｆｅ、Ｃｏ、Ｎｉ）およびそれらの合金（前記層の構造を非晶質にするために、およびそれらの界面を平坦にするためにホウ素またはジルコニウムを含むことができる）から作製され、絶縁層２１は、従来的には、非晶質アルミナ（ＡｌＯｘ）、または結晶もしくはテクスチャード酸化マグネシウム（ＭｇＯ）で構成される。
【００１２】
有利なことに、基準層自体は、合成反強磁性層（ＳＡＦ）を構成するために、例えば特許文献６に説明されているように、いくつかの層のスタックで構成することができる。同じように、例えば非特許文献２に説明されているように、メモリポイントのそれぞれのために、二重磁気トンネル接合部によって単一の磁気トンネル接合部を取り替えることが可能である。この場合には、記憶層は、２つの絶縁層の間に設けられるが、この構造には、前記それぞれの絶縁層の反対側に配置された２つの基準層が含まれる。
【００１３】
典型的には２〜５０ナノ秒、および数ミリアンペア程度の強度の短い電気パルスを有することによって生成された磁場パルスは、電流線１４および１５を循環して、これらの電流線の交点に局所化されたメモリポイントの書き込み選択性を保証する。これらのパルスの強度およびそれらの同期化は、実際には、これらの２つの電流線の交点に位置するメモリポイントの磁化だけが切り替え可能であるように、調整される。
【００１４】
これらのメモリポイントの書き込み機構ゆえに、このアーキテクチャの限界を理解することが可能である。
●  書き込みが外部磁場によって保証されているので、書き込みは、各メモリポイントの個別スイッチング磁場の値に影響される。メモリポイントの全てに対するスイッチング磁場の分布関数の幅が広い（それは、実際には、製造制約および固有の統計的変動のために均一ではない）ので、選択されたメモリポイントにおける磁場は、最も高い分布スイッチング磁場より大きい必要があり、分布のより低い部分に位置するスイッチング磁場が、行または列だけによって生成される磁場より弱い場合には、対応する行または列に位置するあるメモリポイントを偶然に反転させるリスクを伴う。
●  さらに、スペースおよびコストの理由で達成しようと努力されていることだが、一般に、メモリポイントのサイズが縮小すると、スイッチング磁場の平均値が増加することを考えれば、将来の製品世代では、さらに高い電流が予想される。したがって、これらのメモリを動作させるために必要な電力は、集積化がますます促進されるにつれて、それだけ大きくなろう。
●  最後に、熱変動に対する自由層の磁化の安定性は、メモリポイントのサイズが縮小する場合には、もはや保証されない。実際には、この層の磁化を一方向からもう一方の方向へ切り替えるために乗り越える必要のあるエネルギ障壁は、この層の体積に比例する。体積が減少する場合には、この障壁の高さは、熱擾乱と同等になる。次に、メモリに書き込まれた情報は、もはや維持されない。この困難を改善するために、例えば、より強い異方性を備えた材料を選択することによってか、またはメモリポイントの形状異方性を増加させるによって、自由層の磁気異方性を増加させることが必要である。しかしながら、そうすることによって、磁気スイッチングに必要な磁場が増加し、これは、磁気スイッチングに必要な磁場を生成するための電力消費の増加に帰着する。
【００１５】
また、この困難を克服するために、我々は、頭文字ＴＡ−ＭＲＡＭで呼ばれる熱支援磁気ランダムアクセスメモリの使用を提案した。このアーキテクチャにおけるメモリポイントスタッキングの特殊性は、基準層をトラップする第２の反強磁性層のブロッキング温度より低いブロッキング温度を備えた反強磁性層による記憶層のトラッピングである。この技術は、例えば特許文献７に説明されている。
【００１６】
この構成では、書き込みに対する選択性は、アドレスされた第１のメモリの温度を短期間上昇させることによって達成されるが、この温度上昇は、前記考慮されたメモリポイントを通過する電流パルスによって達成される。次に、このポイントに書き込むために、この温度上昇は、磁場パルスと、または前記メモリポイントの記憶層にスピン偏極電流を注入することによって達成されるスピン移動現象と、組み合わされる。
【００１７】
熱支援磁気ランダムアクセスメモリＴＡ−ＭＲＡＭ用の特有のメモリポイントの典型的なスタッキングが、図２に示されている。磁気トンネル接合部３１のこのスタッキングにおいて、記憶層４０は、反強磁性層４１によってトラップされる。ＦＩＭＳメモリの場合と同じように、絶縁層４２が、記憶層４０と基準層４３との間に含まれる。この構成によれば、２つの磁性層は、（特にホウ素またはジルコニウムで）好ましくはドープされた３ｄ遷移金属（Ｆｅ、Ｃｏ、Ｎｉ）およびそれらの合金中で有利に作製され、絶縁層は、アルミナまたは酸化マグネシウムとすることができる。有利な実施形態において、磁性基準層４３は、反強磁性層４４と結合されるが、この反強磁性層４４の機能は、層４３の磁化が書き込み中に切り替わらないように、層４３をブロックすることである。基準層４３をトラップする反強磁性層４４のブロッキング温度は、記憶層４０をトラップする反強磁性層４１のブロッキング温度よりはるかに大きい。
【００１８】
ここで、繰り返すと、磁性基準層４３は、いくつかの層で構成された合成反強磁性層とすることができる。
【００１９】
本実施形態によれば、反強磁性層４１は、いわゆる「ブロッキング」最終温度ＢＴを有するが、この温度の上では、反強磁性層４１が自由層４０に対して働かせるいわゆる安定「交換」磁場が、記憶層４０に対してもはや有効ではない。反強磁性層４１を構成する材料は、その厚さと同様に、ブロッキング温度ＢＴが、メモリの使用温度（アイドル動作温度）より高くなるように選択される。同じように、トラップされた層４３に隣接する反強磁性層４４のブロッキング温度ＢＴは、反強磁性層４１のブロッキング温度より高く、かつかなり離れているように選択される。
【００２０】
この特定のアーキテクチャは、切り替えがスピン移動によってか、または磁場によって達成されるかどうかに依存して、２または３レベルの電流線を有する。第１に、磁場による書き込み用には、「力線」と呼ばれる電流線３０が、磁気トンネル接合部３１と接することなく、磁気トンネル接合部３１の下に位置している。この線は、数ミリアンペアの電流がこの線を通過するとすぐに、記憶層４０を反転させるために必要な磁場を生成するように、および記憶層４０をトラップする反強磁性層４１のブロッキング温度を超過する温度上昇をもたらすように、設計されている。この線は、切り替えがスピン偏極電流の注入によって達成される場合には、存在しない。第２に、「ビット線」と呼ばれる別の電流線３２が、検討したメモリポイントの磁気トンネル接合部３１の上に、かつそれに接して位置している。最後に、「ワード線」と呼ばれる第３の電流線３３が、ビア３４を介して、ＣＭＯＳ（相補性金属酸化膜半導体）トランジスタ３５に接しているが、このトランジスタの「ワード線」は、グリッドを構成する。ＦＩＭＳアーキテクチャに関する場合と同じように、ＴＡ−ＭＲＡＭアーキテクチャにおいて、「ワード線」は、閾値電圧を印加するかまたはしないかによって、その全長にわたりトランジスタのチャネルの開閉を制御するが、トランジスタのそれぞれは、関連するメモリポイントのそれぞれに対してスイッチモードで動作する。
【００２１】
書き込みモードにおいて、書き込まれるメモリポイントのＣＭＯＳトランジスタ３５は、適切な電圧を「ワード線」３３に印加することによって閉じられる。次に、加熱電流が、書き込まれるメモリポイントに「ビット線」３２によって送られる。ある電流密度を超えると、電流は、反強磁性層４１のブロッキング温度を超えて磁気トンネル接合部３１の温度上昇を誘発する。次に、自由層４０を安定させる交換磁場はゼロになり、前記記憶層は、非常に低減された磁場で書き込むことができる。次に、（数ナノ秒の後に）ひとたびブロッキング温度に達したならば、記憶層４０に書き込むために、電気パルスが、力線３０に送られる。このパルスは、記憶層４０の磁化を所望の方向（ビット「１」または「０」の書き込み）に返すために十分な磁場を生成する。スピン偏極電流の注入による切り替えのためには、加熱電流が、メモリポイントの記憶層を加熱するため、およびスピン移動トルクをこの層の磁化に働かせるための両方に用いられる。この目的で、加熱電流の電子の流れは、スピン偏極されなければならないが、これは、一般に、図２のスタックの場合には、偏極層と呼ばれる追加的な磁場に加熱電流を通過させることによって達成される。この役割は、基準層によって行われる。次に、ひとたび記憶層４０が書き込まれると、加熱電流は、（「ビット線」３２において電流を切断し、トランジスタ３５を開くことによって）磁気トンネル接合部３１において切断される。次に、メモリポイントの全体的温度は、反強磁性層４１のブロッキング温度未満に（典型的にはアイドル動作温度に）非常に急速に（数ナノ秒）下がり、交換磁場は、その初期値だが反対方向に反転し、再び記憶層４０を安定させる。
【００２２】
熱支援書き込みを用いるかかる磁気メモリは、多くの利点を有し、それらの中では次のものに言及することができる。
●  書き込まれるメモリポイントだけが加熱されるという事実による、書き込み選択性における著しい改善
●  メモリポイントが、周囲温度で寄生磁場にさらされた場合でさえ、メモリに書き込まれた情報を維持できること
●  （本来備わっているか、または記憶層４０をトラップする反強磁性層の交換異方性磁場ゆえに）周囲温度で強い磁気異方性を備えた材料を用いることによる情報の熱安定性の改善
●  周囲温度で強い磁気異方性を備えた材料を用いることによってか、または交換異方性によってトラップされた記憶層を用いて、メモリポイントセルのサイズを、それらの安定限界に影響せずに著しく低減できる可能性
●  書き込み中の電力消費の低減
●  ある状況においてマルチレベルの記憶セルを得られる可能性
【００２３】
しかしながら、これらの利点にもかかわらず、製造技術の観点からいくつかの困難がある。
【００２４】
主な困難は、記憶層をトラップする反強磁性層のブロッキング温度より高い温度にメモリポイントを加熱するために、磁気トンネル接合部を通して電流パルスを印加する必要性に関連する。この電流パルスは、トンネル障壁を構成する極めて薄い酸化物層をかなりの電気的ストレスにさらしがちである。関連する電圧は、熱制限の観点から構成されていないシステムでは、典型的には約１ボルトの、かかる酸化物層の破壊電圧に実際に達するかまたは超過することさえあり得る。さらに、たとえトンネル障壁に印加される電圧が、その破壊電圧より低い場合であっても、電流パルスに関連するストレスは、長期には、特に多くの書き込みサイクル後に、かなりの老朽化効果に帰着する可能性がある。
【００２５】
特許文献８は、ほぼ反対方向にトラップされた磁化をそれぞれ有する第１および第２の強磁性層と、第１および第２の層間に配置された自由な第３の強磁性層と、を有する磁気接合部を開示している。この接合部にはまた、２つの抵抗性中間層、すなわち第１および第３の強磁性層間の１つと、第２および第３の強磁性層間のもう一つと、が含まれる。中間層の存在によって、自由強磁性層の磁場を反転するために必要な臨界電流の大きさを低下させることが可能になる。
【００２６】
特許文献９において、磁気接合部には、ブロックされた強磁性層、およびスピン移動によって書き込まれる自由強磁性層が含まれ、これら２つの層は、電流狭窄路を有する層によって分離されている。接合部にはまた、追加的なスピン障壁層および／またはスピン蓄積層が含まれ、自由層は、電流狭窄路を有する層と、スピン障壁層および追加層との間に位置する。追加層によって、磁化がスピン移動によって反転される場合に、スピン注入の効率を向上させることが可能になる。
【００２７】
また、磁化を反転するためのより弱いスピン電流が、特許文献１０に説明されている接合部であって、トラップされた強磁性層と自由強磁性層との間に位置する絶縁層と、同様に自由層に隣接して位置し、かつ接合部のより大きな磁気抵抗を可能にするスピン蓄積層と、を有する接合部によって達成される。
【００２８】
同様に、特許文献１１に説明されている磁気接合部は、基準層の表面上の半金属層の存在のおかげで、自由強磁性層に書き込むためにより弱いスピン電流を使用できるようにする。
【００２９】
トンネル障壁を構成する酸化物層の端子における電圧を最小化する一方で、メモリポイントを通して注入される十分なかなりの電流を同時に維持するために、二重トンネル接合部、すなわち、例えば特許文献１２に説明されているような、金属層によって互いに分離された２つの磁気トンネル接合部を用いることが、過去に提案された。そうすることによって、臨界メモリポイント加熱パラメータを構成する同じ出力密度に対して、トンネル障壁のそれぞれにおける端子で、電圧のかなりの低減が達成される。しかしながら、この二重磁気トンネル接合部は、スタックおよびメモリセルの作製に関して、特にメモリポイントの焼成段階中に複雑さが増加する。
【００３０】
さらに、二重磁気トンネル接合部を用いることには、スピン移動に基づいた書き込みアーキテクチャにとっての不都合がある。実際には、２つの磁性基準層の磁化が逆平行にブロックされた場合には、スピントルクの効率はかなり大きいが、しかし２つのメモリ状態の抵抗値は同等になり、続いて、読み出しマージンは、それ自体が徹底的に低減されることが判明する。
【００３１】
代替として、２つの磁性基準層の磁化が、平行にブロックされた場合には、読み出しマージンはかなり大きいが、しかしスピントルクの効率は、両方の基準層のための２つの寄与が互いに減算されるので、著しく低減される。
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】米国特許第４９４９０３９号明細書
【特許文献２】米国特許第５１５９５１３号明細書
【特許文献３】米国特許第５３４３４２２号明細書
【特許文献４】米国特許第５６４０３４３号明細書
【特許文献５】米国特許第６０２１０６５号明細書
【特許文献６】米国特許第５５８３７２５号明細書
【特許文献７】米国特許第６３８５０８２号明細書
【特許文献８】米国特許出願公開第２００６１２０１２６号明細書
【特許文献９】米国特許出願公開第２００５２５４２８７号明細書
【特許文献１０】国際公開第２００７０２５０５０号パンフレット
【特許文献１１】米国特許第６９５８９２７号明細書
【特許文献１２】米国特許第６９５０３３５号明細書
【非特許文献】
【００３３】
【非特許文献１】“Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”  ｖｏｌ．  ８１，  １９９７，  ｐａｇｅ  ３７５８
【非特許文献２】Ｙ．  Ｓａｉｔｏ  ＆  ａｌ，  Ｊｏｕｒｎａｌ  ｏｆ  Ｍａｇｎｅｔｉｓｍ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｍａｔｅｒｉａｌｓ  ≫，  Ｖｏｌｕｍｅ  ２２３，  ２００１，  ｐａｇｅ  ２９３
【発明の概要】
【発明が解決しようとする課題】
【００３４】
本発明の目的は、極めて薄いトンネル障壁を構成する極めて薄い酸化物層の端子における電圧をできるだけ最小化する一方で、メモリポイントを通して注入される十分なかなりの電流を維持できるようにする革新的なシステムを提案することである。これによって、メモリポイントに書き込むために十分に効率的にスピントルクおよび／または温度上昇の両方を達成すること、ならびに絶縁破壊のリスクおよびトンネル障壁の老朽化を最小化することが可能になる。
【００３５】
本発明の別の目的は、抵抗または磁気抵抗の観点から同じ読み出しマージンレベルを維持する一方で、決定された電流密度に対して、すなわち所与の加熱の大きさおよび／またはスピントルクに対して、トンネル障壁を構成する薄い酸化物層を通る電圧を最小化することである。
【課題を解決するための手段】
【００３６】
そのために、本発明の目的は、熱支援磁場またはスピン移動書き込みを用いる磁気素子によって達成され、各磁気素子には、
●  固定方向の磁化を有する基準磁性層と、
●  反強磁性材料で作製されたトラッピング層と磁気的に結合された記憶磁性層であって、システムが、反強磁性層のブロッキング温度より高い温度に加熱された場合に、自身の磁化方向を変化させることができる記憶磁性層と、
●  基準層と記憶層との間に設けられた、絶縁もしくは半導電性層、または電流狭窄路を有する層と、
が備えられる。
【００３７】
本発明によれば、高電気抵抗率を備えた１つまたはいくつかの薄層が、磁性基準層および／または磁性記憶層に導入される。
【００３８】
ここで、高電気抵抗率を備えた薄層は、当業者によって通常理解されているように、その抵抗率が、例えば磁性記憶層または磁性基準層などの、磁気素子の磁性層と比べてかなり大きな層を意味する。
【００３９】
高電気抵抗率を備え、かつ特に１ナノメートル程度またはそれ未満へと厚さが非常に低減された層を用いることによって、磁気トンネル接合部のスタッキングの抵抗を最適化することが可能になるが、同時に、トンネル障壁を構成し、かつ記憶層と基準層との間に設けられた層の特有の抵抗に影響せずに、最適化することが可能になる。
【００４０】
有利なことに、高電気抵抗率を備えたこれらの薄層は、記憶層および基準層を構成する強磁性層中に、もしくは基準層をトラップする反強磁性交換層中にさえ、またはそれらの表面もしくは界面に導入される。
【００４１】
典型的には、かつ本発明によれば、高電気抵抗率を備えたこのまたはこれらの薄層は、金属酸化物または窒化物で作製されるが、この金属は、タンタル、アルミニウム、コバルト、ジルコニウム、亜鉛、およびマグネシウムを含む群から選択される。
【００４２】
これらの酸化物または窒化物層は、特に陰極堆積（また表現「スパッタリング」によって知られている）によって、典型的には単分子層より薄い厚さの極薄金属層の堆積によって、達成することができる。これらの金属層は、続いて、自然酸化もしくはプラズマによって酸化するか、または部分的な窒素雰囲気中で堆積によって窒化することができる。
【００４３】
これらの酸化物または窒化物層の厚さは、好ましくは不連続層を得るために１ナノメートル未満であるのが好ましく、それらが関連する強磁性または反強磁性層の磁気特性の連続性を維持できるようにする。
【００４４】
本発明によれば、記憶層の前記二重層（単数または複数）を構成する磁性層の全部または一部には、薄い金属酸化物または窒化物層が含まれる。
【００４５】
この解決法は、１つまたはいくつかの高抵抗薄層が磁気接合部に導入された場合には、先行技術より優れ、典型的には１０〜５０％の電圧利得という利点を特に有する。これは、接合部の老朽化効果の低減と同様に、書き込み動作中に誘発されるストレスの低減を結果としてもたらす。また、本発明の磁気素子に１つまたはいくつかの薄層が存在することによって、磁気接合部をより効率的に加熱することが可能になる。
【００４６】
本発明を実施できる方法および結果として生じる利点は、添付の図によって支援され非限定的な例として提供される実施形態の以下の説明から、より明らかになろう。
【図面の簡単な説明】
【００４７】
【図１】既に説明したが、先行技術の状態によるＦＩＭＳタイプにおける磁気メモリのアーキテクチャの図式表現である。
【図２】また既に説明したが、同様に先行技術の状態から周知の、熱支援書き込みを用いるＭＲＡＭメモリを使用した磁気メモリの図式表現である。
【図３】図２の熱支援書き込みを用いる磁気メモリの枠組で用いられるメモリポイントの図式表現である。
【図４】図３のメモリポイントの記憶層の詳細図である。
【発明を実施するための形態】
【００４８】
ランダムアクセス磁気メモリに関する先行技術の状態は、本発明の前文において十分に説明した。
【００４９】
そうする際における、およびこの説明を単純化する目的の、かかる磁気メモリを構成する単一のメモリポイントを、以下でより詳細に説明する。
【００５０】
既に述べたように、磁気メモリは、磁気抵抗磁気素子、好ましくは磁気トンネル接合部３１で基本的に構成される。磁気トンネル接合部３１には、とりわけ酸化アルミニウムＡｌ２Ｏ３および酸化マグネシウムＭｇＯを含む群から選択されたトンネル障壁４２が含まれる。
【００５１】
代替として、基準層４３を記憶層４０から分離する層４２は、ハードドライブ用の磁気抵抗リーダヘッドの分野で開発された電流狭窄路を有する層など、（例えば、シリコンか、ゲルマニウムか、もしくはＧａＡｓに基づいた）半導電性または異種金属／酸化物層とすることができる。これらは、例えばＡｌ１−ｘＣｕｘ合金（ｘは、原子量で０．５〜１０％間に含まれる）で構成されるが、これらの合金は、酸化され、金属銅ホールを空けられた非晶質アルミナ層を形成する。
【００５２】
しかしながら、本発明が求める目的において、トンネル障壁４２の特有の抵抗が、影響され得ない場合には、記憶層および／または基準層の抵抗を増加させることを目的とする。
【００５３】
この目的のために、本発明によれば、限定するわけではないが、典型的には、タンタル、アルミニウム、コバルト、ジルコニウム、亜鉛、または酸化マグネシウム（窒化物）で構成された金属酸化物または窒化物の薄層４８が、基準層を構成する強磁性層４３および／もしくは記憶層を構成する強磁性層４０の中および／もしくは表面上に、またはさらには層４０および４３がそれぞれ結合された反強磁性層４１および４４と層４０および４３との間の界面に、堆積される。
【００５４】
好ましくは、この層４８は、それが結合される磁性層の磁気特性に影響しないように、サブナノメートルの厚さ、すなわちせいぜい１ナノメートルに等しい厚さを有する。
【００５５】
この堆積は、サブナノメートルの金属層の陰極スパッタリングによって達成できるが、この金属層は、続いて、自然酸化またはプラズマによって酸化される。代替として、金属層は、部分的な窒素雰囲気において金属層の堆積によって窒化することができる。代替として、酸化物は、反応性プラズマにおいてスパッタリングによって直接堆積することができる。
【００５６】
本発明の一実施形態において、高電気抵抗率を備えた少なくとも１つの薄層４８が、基準層を構成する強磁性層４３および／または記憶層を構成する強磁性層４０の表面の一つの上に堆積される。例えば、記憶層４０をトラップする反強磁性層４１および基準層４３をトラップする反強磁性層４４を含む接合部３１の場合には、薄層４８は、記憶層４０と反強磁性層４１との間の界面、および／または基準層４３と反強磁性層４４との間の界面に堆積される。
【００５７】
本発明の好ましい実施形態において、１つまたは複数の薄層４８は、基準層を構成する強磁性層４３および／または記憶層を構成する強磁性層４０の内部に堆積される。
【００５８】
本発明の別の実施形態において、これらの薄層４８は、基準層をトラップする反強磁性交換層４４、または記憶層をトラップする反強磁性交換層４１中に導入される。
【００５９】
１つまたは複数の薄い抵抗層４８を、強磁性層４０または同様に反強磁性交換層４１内に配置することは、有利である。なぜなら、それは、自身のブロッキング温度を超えて加熱される必要のある強磁性層４０近くで温度上昇を促進するからである。
【００６０】
このように達成される１つまたは複数の金属酸化物層４８は、層４８が内部、表面または界面に堆積される強磁性または反強磁性層の磁気特性の連続性をまさに保証するために、図４に示すように、好ましくは不連続である。
【００６１】
かかる金属酸化物または窒化物層を用いるによって、スタックの全抵抗は、トンネル障壁４２の特有の抵抗に影響せずに増加させることができる。そうする際に、加熱効率は、それが式ＲＩ２に比例するので、特に書き込み段階中に向上させることができるが、ここで、Ｒは、トンネル障壁の抵抗ＲＭＴＪおよびこのように堆積された金属酸化物または窒化物層の抵抗ＲＮＯＬの和を表す。したがって、対応する電圧ＶＭＴＪは、これらの追加的な抵抗器の導入ゆえに、トンネル障壁において減少する。
【００６２】
したがって、定電力密度を考えれば、次の式が得られる。
【数１】
2011517502.tif 000003
ここで、ＶＭＴＪａｖｅｃＮＯＬは、金属酸化物（ナノ酸化物層を表すＮＯＬ）の１つまたはいくつかの層を組み込む磁気トンネル接合部３１の端子における電圧を示し、ＶＭＴＪｓａｎｓＮＯＬは、かかる層がない状態での磁気トンネル接合部の端子における電圧を示す。
【００６３】
典型的には、アルミニウムまたはタンタルに基づく金属酸化物層の抵抗は、厚さおよび実行条件に依存して、０．５〜５Ω／μｍ２に含まれる。
【００６４】
５Ω／μｍ２の金属酸化物層の、および５０Ω／μｍ２のトンネル接合部の抵抗×表面積の積を考えると、電圧利得は、構造に導入された金属酸化物層のそれぞれに対して約５％である。
【００６５】
本発明に従っていくつかの金属酸化物層が導入された、記憶層用の多重スタック構造が用いられる場合には、電気的ストレスにおける減少幅は、３０％達することができる。
【００６６】
約２０Ω／μｍ２に近い積ＲＡ（抵抗×面積）に対して、電圧利得は、さらに大きくすることができ、典型的には、単一の金属酸化物層に対する１０％から、１０の二重層（磁性層＋非晶質層）で構成された記憶層におけるかかる金属酸化物層の導入に対する５０％である。
【００６７】
このようにして得られたＭＲＡＭ磁気メモリは、書き込み段階によって誘発されるストレスがかなり低減され、読み出し段階中に磁気トンネル接合部に印加される電圧が低く、典型的には２００ｍＶ未満であるので、非常に改善された耐久性を有する。
【００６８】
特に９０ナノメートル以下の寸法特性を達成するためには不可欠な、熱支援磁気ランダムアクセスメモリ（ＴＡ−ＭＲＡＭ）構成の場合、および特にスピン偏極電流の注入による熱支援磁気メモリ（スピン移動トルクＭＲＡＭまたはＳＴＴ−ＭＲＡＭ）の枠組において、かなりの電流が、前記磁気トンネル接合部を通過しなければならない。本発明が提案する解決法は、トンネル接合部における電圧を低減する効果があるものとして金属酸化物または窒化物層を用い、かくして、この構成をより容易に用いることを可能にする。
【００６９】
したがって、特に、読み出しおよび書き込みサイクル数を最適化し、かつ書き込みに必要な電流を低減する枠組において、かかるメモリ素子を用いる磁気メモリを作製するために本発明が提示する利益が考えられる。
【符号の説明】
【００７０】
１１  磁気トンネル接合部
１４  電流線
１５  電流線
２０  記憶層
２１  絶縁層
２２  基準層
３０  電流線（力線）
３１  磁気トンネル接合部
３２  他の電流線（ビット線）
３３  第３の電流線（ワード線）
３４  ビア
３５  ＣＭＯＳトランジスタ
４０  記憶層
４１  反強磁性層
４２  絶縁層（トンネル障壁）
４３  基準層（強磁性層）
４４  反強磁性層
４８  微細層（薄層）
ＲＭＴＪ  トンネル障壁の抵抗
ＲＮＯＬ  薄層の抵抗
ＩＭＴＪ  接合部を通過する所定の定電流
ＶＭＴＪ  接合部の端子における電圧
ＶＭＴＪａｖｅｃＮＯＬ  １つまたはいくつかの薄層を組み込む接合部の端子における電圧
ＶＭＴＪａｖｅｃＮＯＬ  かかる層がない状態での接合部の端子における電圧
【図１】
2011517502.tif 000004
【図２】
2011517502.tif 000005
【図３】
2011517502.tif 000006
【図４】
2011517502.tif 000007
【手続補正書】
【提出日】平成22年11月19日(2010.11.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周知の方法で電子システムにおいてデータを記憶し、読み出し、かつ書き込むための、不揮発性磁気ランダムアクセスメモリ（ＮＶＲＡＭ）において用いられる磁気素子など、磁気トンネル接合部またはスピンバルブを備えた磁気素子の分野に関する。より具体的には、本発明は、頭文字ＭＲＡＭで従来的に呼ばれる磁気ランダムアクセスメモリに適用されるが、これらのメモリは、同様に頭文字ＭＴＪで呼ばれる磁気トンネル接合部によってそれぞれが形成されたメモリポイントのセットで構成されている。
【０００２】
以下において、「磁気素子」は、少なくとも１つのいわゆる「基準」層と、１つのいわゆる「記憶」層と、それらの間の絶縁層もしくは半導電性層または電流狭窄路を具備する層と、を有する磁性層のスタッキングであると理解される。基準層および記憶層の概念の定義は、以下の本記載においてより正確に見えてくるであろう。
【背景技術】
【０００３】
磁気ＭＲＡＭメモリは、周囲温度で高磁気抵抗を有する磁気トンネル接合部の発展に続き新たな関心を得ている。これらの磁気ランダムアクセスメモリは、実際に以下に示す多くの利点を有する。
●  スタティックランダムアクセスメモリ（ＳＲＡＭ）の速度に匹敵する速度
●  フラッシュメモリにおけるような不揮発性
●  経時的な読み出しおよび書き込み劣化がないこと
●  イオン化放射線に対する無感応性
【０００４】
それゆえに、それらは、より従来的な技術（ＤＲＡＭ、ＳＲＡＭ、フラッシュ）を用いたメモリに取って代わることができ、したがって普遍的なメモリになることができる。
【０００５】
磁気メモリの第１のアーキテクチャは、メモリポイントまたはメモリセルのセットで構成されるが、各メモリポイントまたはメモリセルは、交互に磁性および非磁性のいくつかの金属層のスタックから構成された、「巨大磁気抵抗効果」を備えていると言われる素子で構成される。
【０００６】
この種の構造は、例えば、基本構造に関して特許文献１および特許文献２に、およびかかる基本構造からＲＡＭメモリを作製することに関して特許文献３に説明されている。
【０００７】
この技術は、そのアーキテクチャのおかげで、容量が制限されているとはいえ単純な技術で不揮発性メモリを作製できるようにする。メモリ素子またはポイントが各線に沿って直列に接続されるという事実のために、集積の可能性が制限される。なぜなら、信号は、メモリ素子またはポイントの数が増加するにつれて、ますます弱くなるからである。
【０００８】
磁気トンネル接合部を備えたメモリポイントの発展によって、かかるメモリの性能および動作モードにおける著しい向上が可能になった。磁気トンネル接合部を備えたかかる磁気メモリは、例えば特許文献４で説明されている。これらの磁気メモリは、その最も単純な形態では、トンネル障壁と呼ばれる薄い絶縁層と磁気的に減結合され、かつ異なるスイッチング磁場を備えた２つの磁性層で構成される。２つの前述の磁性層をそれぞれ構成し、かつトンネル障壁の各側に位置する記憶層および基準層の磁化が、逆平行である場合には、磁気トンネル接合部の抵抗は高い。反対に、磁化が平行である場合には、この抵抗は低くなる。
【０００９】
ＦＩＭＳ（Ｆｉｅｌｄ Ｉｎｄｕｃｅｄ  Ｍａｇｎｅｔｉｃ  Ｓｗｉｔｃｈｉｎｇの頭文字）と呼ばれる最も伝統的なアーキテクチャ、すなわち、前記磁気ポイントのそれぞれに関連する電流線または導体線によって生成された外部磁場による磁化の反転が、特許文献５および非特許文献１で説明され、かつ図１に示されたアーキテクチャである。
【００１０】
各メモリ素子またはポイント１０は、ＣＭＯＳ技術のトランジスタ１２および磁気トンネル接合部ＭＴＪ１１の結合によって構成される。前記トンネル接合部１１には、「記憶層」と呼ばれる少なくとも１つの磁性層２０、１つの薄い絶縁層２１、および「基準層」と呼ばれる１つの磁性層２２が含まれる。
【００１１】
好ましくは、２つの磁性層２０および２１は、３ｄ金属（Ｆｅ、Ｃｏ、Ｎｉ）およびそれらの合金（前記層の構造を非晶質にするために、およびそれらの界面を平坦にするためにホウ素またはジルコニウムを含むことができる）から作製され、絶縁層２１は、従来的には、非晶質アルミナ（ＡｌＯｘ）、または結晶もしくはテクスチャード酸化マグネシウム（ＭｇＯ）で構成される。
【００１２】
有利なことに、基準層自体は、合成反強磁性層（ＳＡＦ）を構成するために、例えば特許文献６に説明されているように、いくつかの層のスタックで構成することができる。同じように、例えば非特許文献２に説明されているように、メモリポイントのそれぞれのために、二重磁気トンネル接合部によって単一の磁気トンネル接合部を取り替えることが可能である。この場合には、記憶層は、２つの絶縁層の間に設けられるが、この構造には、前記それぞれの絶縁層の反対側に配置された２つの基準層が含まれる。
【００１３】
典型的には２〜５０ナノ秒、および数ミリアンペア程度の強度の短い電気パルスを有することによって生成された磁場パルスは、電流線１４および１５を循環して、これらの電流線の交点に局所化されたメモリポイントの書き込み選択性を保証する。これらのパルスの強度およびそれらの同期化は、実際には、これらの２つの電流線の交点に位置するメモリポイントの磁化だけが切り替え可能であるように、調整される。
【００１４】
これらのメモリポイントの書き込み機構ゆえに、このアーキテクチャの限界を理解することが可能である。
●  書き込みが外部磁場によって保証されているので、書き込みは、各メモリポイントの個別スイッチング磁場の値に影響される。メモリポイントの全てに対するスイッチング磁場の分布関数の幅が広い（それは、実際には、製造制約および固有の統計的変動のために均一ではない）ので、選択されたメモリポイントにおける磁場は、最も高い分布スイッチング磁場より大きい必要があり、分布のより低い部分に位置するスイッチング磁場が、行または列だけによって生成される磁場より弱い場合には、対応する行または列に位置するあるメモリポイントを偶然に反転させるリスクを伴う。
●  さらに、スペースおよびコストの理由で達成しようと努力されていることだが、一般に、メモリポイントのサイズが縮小すると、スイッチング磁場の平均値が増加することを考えれば、将来の製品世代では、さらに高い電流が予想される。したがって、これらのメモリを動作させるために必要な電力は、集積化がますます促進されるにつれて、それだけ大きくなろう。
●  最後に、熱変動に対する自由層の磁化の安定性は、メモリポイントのサイズが縮小する場合には、もはや保証されない。実際には、この層の磁化を一方向からもう一方の方向へ切り替えるために乗り越える必要のあるエネルギ障壁は、この層の体積に比例する。体積が減少する場合には、この障壁の高さは、熱擾乱と同等になる。次に、メモリに書き込まれた情報は、もはや維持されない。この困難を改善するために、例えば、より強い異方性を備えた材料を選択することによってか、またはメモリポイントの形状異方性を増加させるによって、自由層の磁気異方性を増加させることが必要である。しかしながら、そうすることによって、磁気スイッチングに必要な磁場が増加し、これは、磁気スイッチングに必要な磁場を生成するための電力消費の増加に帰着する。
【００１５】
また、この困難を克服するために、我々は、頭文字ＴＡ−ＭＲＡＭで呼ばれる熱支援磁気ランダムアクセスメモリの使用を提案した。このアーキテクチャにおけるメモリポイントスタッキングの特殊性は、基準層をピニングする第２の反強磁性層の臨界温度より低い臨界温度を備えた反強磁性層による記憶層のピニングである。この技術は、例えば特許文献７に説明されている。
【００１６】
この構成では、書き込みに対する選択性は、アドレスされた第１のメモリの温度を短期間上昇させることによって達成されるが、この温度上昇は、前記考慮されたメモリポイントを通過する電流パルスによって達成される。次に、このポイントに書き込むために、この温度上昇は、磁場パルスと、または前記メモリポイントの記憶層にスピン偏極電流を注入することによって達成されるスピン移動現象と、組み合わされる。
【００１７】
熱支援磁気ランダムアクセスメモリＴＡ−ＭＲＡＭ用の特有のメモリポイントの典型的なスタッキングが、図２に示されている。磁気トンネル接合部３１のこのスタッキングにおいて、記憶層４０は、反強磁性層４１によってピニングされる。ＦＩＭＳメモリの場合と同じように、絶縁層４２が、記憶層４０と基準層４３との間に含まれる。この構成によれば、２つの磁性層は、（特にホウ素またはジルコニウムで）好ましくはドープされた３ｄ遷移金属（Ｆｅ、Ｃｏ、Ｎｉ）およびそれらの合金中で有利に作製され、絶縁層は、アルミナまたは酸化マグネシウムとすることができる。有利な実施形態において、磁性基準層４３は、反強磁性層４４と結合されるが、この反強磁性層４４の機能は、層４３の磁化が書き込み中に切り替わらないように、層４３をブロックすることである。基準層４３をピニングする反強磁性層４４の臨界温度は、記憶層４０をピニングする反強磁性層４１の臨界温度よりはるかに大きい。
【００１８】
ここで、繰り返すと、磁性基準層４３は、いくつかの層で構成された合成反強磁性層とすることができる。
【００１９】
本実施形態によれば、反強磁性層４１は、いわゆる「臨界」最終温度ＢＴを有するが、この温度の上では、反強磁性層４１が自由層４０に対して働かせるいわゆる安定「交換」磁場が、記憶層４０に対してもはや有効ではない。反強磁性層４１を構成する材料は、その厚さと同様に、臨界温度ＢＴが、メモリの使用温度（アイドル動作温度）より高くなるように選択される。同じように、ピニングされた層４３に隣接する反強磁性層４４の臨界温度ＢＴは、反強磁性層４１の臨界温度より高く、かつかなり離れているように選択される。
【００２０】
この特定のアーキテクチャは、切り替えがスピン移動によってか、または磁場によって達成されるかどうかに依存して、２または３レベルの電流線を有する。第１に、磁場による書き込み用には、「力線」と呼ばれる電流線３０が、磁気トンネル接合部３１と接することなく、磁気トンネル接合部３１の下に位置している。この線は、数ミリアンペアの電流がこの線を通過するとすぐに、記憶層４０を反転させるために必要な磁場を生成するように、および記憶層４０をピニングする反強磁性層４１の臨界温度を超過する温度上昇をもたらすように、設計されている。この線は、切り替えがスピン偏極電流の注入によって達成される場合には、存在しない。第２に、「ビット線」と呼ばれる別の電流線３２が、検討したメモリポイントの磁気トンネル接合部３１の上に、かつそれに接して位置している。最後に、「ワード線」と呼ばれる第３の電流線３３が、ビア３４を介して、ＣＭＯＳ（相補性金属酸化膜半導体）トランジスタ３５に接しているが、このトランジスタの「ワード線」は、グリッドを構成する。ＦＩＭＳアーキテクチャに関する場合と同じように、ＴＡ−ＭＲＡＭアーキテクチャにおいて、「ワード線」は、閾値電圧を印加するかまたはしないかによって、その全長にわたりトランジスタのチャネルの開閉を制御するが、トランジスタのそれぞれは、関連するメモリポイントのそれぞれに対してスイッチモードで動作する。
【００２１】
書き込みモードにおいて、書き込まれるメモリポイントのＣＭＯＳトランジスタ３５は、適切な電圧を「ワード線」３３に印加することによって閉じられる。次に、加熱電流が、書き込まれるメモリポイントに「ビット線」３２によって送られる。ある電流密度を超えると、電流は、反強磁性層４１の臨界温度を超えて磁気トンネル接合部３１の温度上昇を誘発する。次に、自由層４０を安定させる交換磁場はゼロになり、前記記憶層は、非常に低減された磁場で書き込むことができる。次に、（数ナノ秒の後に）ひとたび臨界温度に達したならば、記憶層４０に書き込むために、電気パルスが、力線３０に送られる。このパルスは、記憶層４０の磁化を所望の方向（ビット「１」または「０」の書き込み）に返すために十分な磁場を生成する。スピン偏極電流の注入による切り替えのためには、加熱電流が、メモリポイントの記憶層を加熱するため、およびスピン移動トルクをこの層の磁化に働かせるための両方に用いられる。この目的で、加熱電流の電子の流れは、スピン偏極されなければならないが、これは、一般に、図２のスタックの場合には、偏極層と呼ばれる追加的な磁場に加熱電流を通過させることによって達成される。この役割は、基準層によって行われる。次に、ひとたび記憶層４０が書き込まれると、加熱電流は、（「ビット線」３２において電流を切断し、トランジスタ３５を開くことによって）磁気トンネル接合部３１において切断される。次に、メモリポイントの全体的温度は、反強磁性層４１の臨界温度未満に（典型的にはアイドル動作温度に）非常に急速に（数ナノ秒）下がり、交換磁場は、その初期値だが反対方向に反転し、再び記憶層４０を安定させる。
【００２２】
熱支援書き込みを用いるかかる磁気メモリは、多くの利点を有し、それらの中では次のものに言及することができる。
●  書き込まれるメモリポイントだけが加熱されるという事実による、書き込み選択性における著しい改善
●  メモリポイントが、周囲温度で寄生磁場にさらされた場合でさえ、メモリに書き込まれた情報を維持できること
●  （本来備わっているか、または記憶層４０をピニングする反強磁性層の交換異方性磁場ゆえに）周囲温度で強い磁気異方性を備えた材料を用いることによる情報の熱安定性の改善
●  周囲温度で強い磁気異方性を備えた材料を用いることによってか、または交換異方性によってピニングされた記憶層を用いて、メモリポイントセルのサイズを、それらの安定限界に影響せずに著しく低減できる可能性
●  書き込み中の電力消費の低減
●  ある状況においてマルチレベルの記憶セルを得られる可能性
【００２３】
しかしながら、これらの利点にもかかわらず、製造技術の観点からいくつかの困難がある。
【００２４】
主な困難は、記憶層をピニングする反強磁性層の臨界温度より高い温度にメモリポイントを加熱するために、磁気トンネル接合部を通して電流パルスを印加する必要性に関連する。この電流パルスは、トンネル障壁を構成する極めて薄い酸化物層をかなりの電気的ストレスにさらしがちである。関連する電圧は、熱制限の観点から構成されていないシステムでは、典型的には約１ボルトの、かかる酸化物層の破壊電圧に実際に達するかまたは超過することさえあり得る。さらに、たとえトンネル障壁に印加される電圧が、その破壊電圧より低い場合であっても、電流パルスに関連するストレスは、長期には、特に多くの書き込みサイクル後に、かなりの老朽化効果に帰着する可能性がある。
【００２５】
特許文献８は、ほぼ反対方向にピニングされた磁化をそれぞれ有する第１および第２の強磁性層と、第１および第２の層間に配置された自由な第３の強磁性層と、を有する磁気接合部を開示している。この接合部にはまた、２つの抵抗性中間層、すなわち第１および第３の強磁性層間の１つと、第２および第３の強磁性層間のもう一つと、が含まれる。中間層の存在によって、自由強磁性層の磁場を反転するために必要な臨界電流の大きさを低下させることが可能になる。
【００２６】
特許文献９において、磁気接合部には、ブロックされた強磁性層、およびスピン移動によって書き込まれる自由強磁性層が含まれ、これら２つの層は、電流狭窄路を有する層によって分離されている。接合部にはまた、追加的なスピン障壁層および／またはスピン蓄積層が含まれ、自由層は、電流狭窄路を有する層と、スピン障壁層および追加層との間に位置する。追加層によって、磁化がスピン移動によって反転される場合に、スピン注入の効率を向上させることが可能になる。
【００２７】
また、磁化を反転するためのより弱いスピン電流が、特許文献１０に説明されている接合部であって、ピニングされた強磁性層と自由強磁性層との間に位置する絶縁層と、同様に自由層に隣接して位置し、かつ接合部のより大きな磁気抵抗を可能にするスピン蓄積層と、を有する接合部によって達成される。
【００２８】
同様に、特許文献１１に説明されている磁気接合部は、基準層の表面上の半金属層の存在のおかげで、自由強磁性層に書き込むためにより弱いスピン電流を使用できるようにする。
【００２９】
トンネル障壁を構成する酸化物層の端子における電圧を最小化する一方で、メモリポイントを通して注入される十分なかなりの電流を同時に維持するために、二重トンネル接合部、すなわち、例えば特許文献１２に説明されているような、金属層によって互いに分離された２つの磁気トンネル接合部を用いることが、過去に提案された。そうすることによって、臨界メモリポイント加熱パラメータを構成する同じ出力密度に対して、トンネル障壁のそれぞれにおける端子で、電圧のかなりの低減が達成される。しかしながら、この二重磁気トンネル接合部は、スタックおよびメモリセルの作製に関して、特にメモリポイントの焼成段階中に複雑さが増加する。
【００３０】
さらに、二重磁気トンネル接合部を用いることには、スピン移動に基づいた書き込みアーキテクチャにとっての不都合がある。実際には、２つの磁性基準層の磁化が逆平行にブロックされた場合には、スピントルクの効率はかなり大きいが、しかし２つのメモリ状態の抵抗値は同等になり、続いて、読み出しマージンは、それ自体が徹底的に低減されることが判明する。
【００３１】
代替として、２つの磁性基準層の磁化が、平行にブロックされた場合には、読み出しマージンはかなり大きいが、しかしスピントルクの効率は、両方の基準層のための２つの寄与が互いに減算されるので、著しく低減される。
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】米国特許第４９４９０３９号明細書
【特許文献２】米国特許第５１５９５１３号明細書
【特許文献３】米国特許第５３４３４２２号明細書
【特許文献４】米国特許第５６４０３４３号明細書
【特許文献５】米国特許第６０２１０６５号明細書
【特許文献６】米国特許第５５８３７２５号明細書
【特許文献７】米国特許第６３８５０８２号明細書
【特許文献８】米国特許出願公開第２００６１２０１２６号明細書
【特許文献９】米国特許出願公開第２００５２５４２８７号明細書
【特許文献１０】国際公開第２００７０２５０５０号パンフレット
【特許文献１１】米国特許第６９５８９２７号明細書
【特許文献１２】米国特許第６９５０３３５号明細書
【非特許文献】
【００３３】
【非特許文献１】“Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”  ｖｏｌ．  ８１，  １９９７，  ｐａｇｅ  ３７５８
【非特許文献２】Ｙ．  Ｓａｉｔｏ  ＆  ａｌ，  Ｊｏｕｒｎａｌ  ｏｆ  Ｍａｇｎｅｔｉｓｍ  ａｎｄ  Ｍａｇｎｅｔｉｃ  Ｍａｔｅｒｉａｌｓ  ≫，  Ｖｏｌｕｍｅ  ２２３，  ２００１，  ｐａｇｅ  ２９３
【発明の概要】
【発明が解決しようとする課題】
【００３４】
本発明の目的は、極めて薄いトンネル障壁を構成する極めて薄い酸化物層の端子における電圧をできるだけ最小化する一方で、メモリポイントを通して注入される十分なかなりの電流を維持できるようにする革新的なシステムを提案することである。これによって、メモリポイントに書き込むために十分に効率的にスピントルクおよび／または温度上昇の両方を達成すること、ならびに絶縁破壊のリスクおよびトンネル障壁の老朽化を最小化することが可能になる。
【００３５】
本発明の別の目的は、抵抗または磁気抵抗の観点から同じ読み出しマージンレベルを維持する一方で、決定された電流密度に対して、すなわち所与の加熱の大きさおよび／またはスピントルクに対して、トンネル障壁を構成する薄い酸化物層を通る電圧を最小化することである。
【課題を解決するための手段】
【００３６】
そのために、本発明の目的は、熱支援磁場またはスピン移動書き込みを用いる磁気素子によって達成され、各磁気素子には、
●  固定方向の磁化を有する基準磁性層と、
●  反強磁性材料で作製されたピニング層と磁気的に結合された記憶磁性層であって、システムが、反強磁性層の臨界温度より高い温度に加熱された場合に、自身の磁化方向を変化させることができる記憶磁性層と、
●  基準層と記憶層との間に設けられた、トンネル障壁と、
が備えられる。
【００３７】
本発明によれば、磁性基準層および／または磁性記憶層には、磁気素子を加熱するための少なくとも１つの電気抵抗薄層を含むことができる。
【００３８】
ここで、前記少なくとも１つの電気抵抗性薄層は、当業者によって通常理解されているように、その抵抗率が、例えば磁性記憶層または磁性基準層などの、磁気素子の磁性層と比べてかなり大きな層を意味する。
【００３９】
高電気抵抗率を備え、かつ特に１ナノメートル程度またはそれ未満へと厚さが非常に低減された層を用いることによって、磁気トンネル接合部のスタッキングの抵抗を最適化することが可能になるが、同時に、トンネル障壁を構成し、かつ記憶層と基準層との間に設けられた層の特有の抵抗に影響せずに、最適化することが可能になる。
【００４０】
有利なことに、高電気抵抗率を備えたこの少なくとも１つの薄層は、記憶層および基準層を構成する強磁性層中に、もしくは基準層をピンニング（固定）する反強磁性交換層中にさえ、またはそれらの表面もしくは界面に導入できる。
【００４１】
典型的には、かつ本発明によれば、高電気抵抗率を備えたこのまたはこれらの薄層は、金属酸化物または窒化物で作製することができるが、この金属は、タンタル、アルミニウム、コバルト、ジルコニウム、亜鉛、およびマグネシウムを含む群から選択される。
【００４２】
これらの酸化物または窒化物層は、特に陰極堆積（また表現「スパッタリング」によって知られている）によって、典型的には単分子層より薄い厚さの極薄金属層の堆積によって、達成することができる。これらの金属層は、続いて、自然酸化もしくはプラズマによって酸化するか、または部分的な窒素雰囲気中で堆積によって窒化することができる。
【００４３】
これらの酸化物または窒化物層の厚さは、好ましくは不連続層を得るために１ナノメートル未満であるのが好ましく、それらが導入される強磁性または反強磁性層の磁気特性の連続性を維持できるようにする。
【００４４】
本発明によれば、記憶層の前記二重層（単数または複数）を構成する磁性層の全部または一部には、薄い金属酸化物または窒化物層を含めることができる。
【００４５】
この解決法は、１つまたはいくつかの高抵抗薄層が磁気接合部に導入された場合には、先行技術より優れ、典型的には１０〜５０％の電圧利得という利点を特に有する。これは、接合部の老朽化効果の低減と同様に、書き込み動作中に誘発されるストレスの低減を結果としてもたらす。また、本発明の磁気素子に１つまたはいくつかの薄層が存在することによって、磁気接合部をより効率的に加熱することが可能になる。
【００４６】
本発明を実施できる方法および結果として生じる利点は、添付の図によって支援され非限定的な例として提供される実施形態の以下の説明から、より明らかになろう。
【図面の簡単な説明】
【００４７】
【図１】既に説明したが、先行技術の状態によるＦＩＭＳタイプにおける磁気メモリのアーキテクチャの図式表現である。
【図２】また既に説明したが、同様に先行技術の状態から周知の、熱支援書き込みを用いるＭＲＡＭメモリを使用した磁気メモリの図式表現である。
【図３】図２の熱支援書き込みを用いる磁気メモリの枠組で用いられるメモリポイントの図式表現である。
【図４】図３のメモリポイントの記憶層の詳細図である。
【発明を実施するための形態】
【００４８】
ランダムアクセス磁気メモリに関する先行技術の状態は、本発明の前文において十分に説明した。
【００４９】
そうする際における、およびこの説明を単純化する目的の、かかる磁気メモリを構成する単一のメモリポイントを、以下でより詳細に説明する。
【００５０】
既に述べたように、磁気メモリは、磁気抵抗磁気素子、好ましくは磁気トンネル接合部３１で基本的に構成される。磁気トンネル接合部３１には、とりわけ酸化アルミニウムＡｌ２Ｏ３および酸化マグネシウムＭｇＯを含む群から選択されたトンネル障壁４２が含まれる。
【００５１】
代替として、基準層４３を記憶層４０から分離する層４２は、ハードドライブ用の磁気抵抗リーダヘッドの分野で開発された電流狭窄路を有する層など、（例えば、シリコンか、ゲルマニウムか、もしくはＧａＡｓに基づいた）半導電性または異種金属／酸化物層とすることができる。これらは、例えばＡｌ１−ｘＣｕｘ合金（ｘは、原子量で０．５〜１０％間に含まれる）で構成されるが、これらの合金は、酸化され、金属銅ホールを空けられた非晶質アルミナ層を形成する。
【００５２】
しかしながら、本発明が求める目的において、トンネル障壁４２の特有の抵抗が、影響され得ない場合には、記憶層および／または基準層の抵抗を増加させることを目的とする。
【００５３】
この目的のために、本発明によれば、限定するわけではないが、典型的には、タンタル、アルミニウム、コバルト、ジルコニウム、亜鉛、または酸化マグネシウム（窒化物）で構成された金属酸化物または窒化物の薄層４８が、基準層を構成する強磁性層４３および／もしくは記憶層を構成する記憶層４０の中および／もしくは表面上に、またはさらには層４０および４３がそれぞれ結合された反強磁性層４１および４４と層４０および４３との間の界面に、堆積される。
【００５４】
好ましくは、この層４８は、それが結合される磁性層の磁気特性に影響しないように、サブナノメートルの厚さ、すなわちせいぜい１ナノメートルに等しい厚さを有する。
【００５５】
この堆積は、サブナノメートルの金属層の陰極スパッタリングによって達成できるが、この金属層は、続いて、自然酸化またはプラズマによって酸化される。代替として、金属層は、部分的な窒素雰囲気において金属層の堆積によって窒化することができる。代替として、酸化物は、反応性プラズマにおいてスパッタリングによって直接堆積することができる。
【００５６】
本発明の一実施形態において、高電気抵抗率を備えた少なくとも１つの薄層４８が、基準層を構成する強磁性層４３および／または記憶層を構成する記憶層４０の表面の一つの上に堆積される。例えば、記憶層４０をピニングする反強磁性層４１および基準層４３をピニングする反強磁性層４４を備える接合部３１の場合には、薄層４８は、記憶層４０と反強磁性層４１との間の界面、および／または基準層４３と反強磁性層４４との間の界面に堆積される。
【００５７】
本発明の好ましい実施形態において、１つまたは複数の薄層４８は、基準層を構成する強磁性層４３および／または記憶層を構成する記憶層４０の内部に堆積される。
【００５８】
本発明の別の実施形態において、これらの薄層４８は、基準層をピニングする反強磁性交換層４４、または記憶層をピニングする反強磁性交換層４１中に導入される。
【００５９】
１つまたは複数の薄い抵抗層４８を、記憶層４０または同様に反強磁性交換層４１内に配置することは、有利である。なぜなら、それは、自身の臨界温度を超えて加熱される必要のある記憶層４０近くで温度上昇を促進するからである。
【００６０】
このように達成される１つまたは複数の金属酸化物層４８は、層４８が内部、表面または界面に堆積される強磁性または反強磁性層の磁気特性の連続性をまさに保証するために、図４に示すように、好ましくは不連続である。
【００６１】
かかる金属酸化物または窒化物層を用いるによって、スタックの全抵抗は、トンネル障壁４２の特有の抵抗に影響せずに増加させることができる。そうする際に、加熱効率は、それが式ＲＩ２に比例するので、特に書き込み段階中に向上させることができるが、ここで、Ｒは、トンネル障壁の抵抗ＲＭＴＪおよびこのように堆積された金属酸化物または窒化物層の抵抗ＲＮＯＬの和を表す。したがって、対応する電圧ＶＭＴＪは、これらの追加的な抵抗器の導入ゆえに、トンネル障壁において減少する。
【００６２】
したがって、定電力密度を考えれば、次の式が得られる。
【数１】
2011517502.tif 000008
ここで、ＶＭＴＪａｖｅｃＮＯＬは、金属酸化物（ナノ酸化物層を表すＮＯＬ）の１つまたはいくつかの層を組み込む磁気トンネル接合部３１の端子における電圧を示し、ＶＭＴＪｓａｎｓＮＯＬは、かかる層がない状態での磁気トンネル接合部の端子における電圧を示す。
【００６３】
典型的には、アルミニウムまたはタンタルに基づく１つまたは複数の金属酸化物層４８の抵抗は、厚さおよび実行条件に依存して、０．５〜５Ω／μｍ２に含まれる。典型的には、１つまたは複数の金属酸化物層４８の抵抗は、半導電性層４２の抵抗のほぼ１０分の１の低さである。
【００６４】
５Ω／μｍ２の金属酸化物層の、および５０Ω／μｍ２のトンネル接合部の抵抗×表面積の積を考えると、電圧利得は、構造に導入された金属酸化物層のそれぞれに対して約５％である。
【００６５】
本発明に従っていくつかの金属酸化物層が導入された、記憶層用の多重スタック構造が用いられる場合には、電気的ストレスにおける減少幅は、３０％達することができる。
【００６６】
約２０Ω／μｍ２に近い積ＲＡ（抵抗×面積）に対して、電圧利得は、さらに大きくすることができ、典型的には、単一の金属酸化物層に対する１０％から、１０の二重層（磁性層＋非晶質層）で構成された記憶層におけるかかる金属酸化物層の導入に対する５０％である。
【００６７】
このようにして得られたＭＲＡＭ磁気メモリは、書き込み段階によって誘発されるストレスがかなり低減され、読み出し段階中に磁気トンネル接合部に印加される電圧が低く、典型的には２００ｍＶ未満であるので、非常に改善された耐久性を有する。
【００６８】
特に９０ナノメートル以下の寸法特性を達成するためには不可欠な、熱支援磁気ランダムアクセスメモリ（ＴＡ−ＭＲＡＭ）構成の場合、および特にスピン偏極電流の注入による熱支援磁気メモリ（スピン移動トルクＭＲＡＭまたはＳＴＴ−ＭＲＡＭ）の枠組において、かなりの電流が、前記磁気トンネル接合部を通過しなければならない。本発明が提案する解決法は、トンネル接合部における電圧を低減する効果があるものとして金属酸化物または窒化物層を用い、かくして、この構成をより容易に用いることを可能にする。
【００６９】
したがって、特に、読み出しおよび書き込みサイクル数を最適化し、かつ書き込みに必要な電流を低減する枠組において、かかるメモリ素子を用いる磁気メモリを作製するために本発明が提示する利益が考えられる。
【符号の説明】
【００７０】
１１  磁気トンネル接合部
１４  電流線
１５  電流線
２０  記憶層
２１  絶縁層
２２  基準層
３０  電流線（力線）
３１  磁気トンネル接合部
３２  他の電流線（ビット線）
３３  第３の電流線（ワード線）
３４  ビア
３５  ＣＭＯＳトランジスタ
４０  記憶層
４１  反強磁性層
４２  絶縁層（トンネル障壁）
４３  基準層（強磁性層）
４４  反強磁性層
４８  微細層（薄層）
ＲＭＴＪ  トンネル障壁の抵抗
ＲＮＯＬ  薄層の抵抗
ＩＭＴＪ  接合部を通過する所定の定電流
ＶＭＴＪ  接合部の端子における電圧
ＶＭＴＪａｖｅｃＮＯＬ  １つまたはいくつかの薄層を組み込む接合部の端子における電圧
ＶＭＴＪｓａｎｓＮＯＬ  かかる層がない状態での接合部の端子における電圧
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
熱支援磁場書き込みまたは熱支援スピン移動書き込みを用いる磁気素子であって、
●  固定方向の磁化を有する基準磁性層と、
●  反強磁性層と交換ピンニングされた記憶磁性層であって、前記記憶層の磁化方向が、前記素子が前記反強磁性層の臨界温度より少なくとも高い温度に加熱され得る場合には、変化できる記憶磁性層と、
●  前記基準層と前記記憶層との間に設けられたトンネル障壁と、
を備える磁気素子において、
前記磁性基準層および／または前記磁性記憶層が、前記磁性素子を加熱するための少なくとも１つの電気抵抗薄層を備えることを特徴とする磁気素子。
【請求項２】
前記少なくとも１つの薄層が、前記基準層を構成する前記強磁性層及び／又は前記記憶層の内部および／又は表面に備えられる、請求項１に記載の磁気素子。
【請求項３】
前記少なくとも１つの薄層が、前記記憶層と前記反強磁性層との間の界面に備えられる、請求項１に記載の磁気素子。
【請求項４】
前記少なくとも１つの薄層が、前記反強磁性層内にさらに備えられる、請求項１に記載の磁気素子。
【請求項５】
前記少なくとも１つの薄層が内部に備えられる前記基準層をピンニングする反強磁性層をさらに備え、請求項１に記載の磁気素子。
【請求項６】
前記少なくとも１つの薄層が、前記トンネル障壁の抵抗のほぼ１０分の１の低さの電気抵抗を有する、請求項１〜５のいずれか一項に記載の磁気素子。
【請求項７】
前記少なくとも１つの薄層の厚さが、せいぜい１ナノメートルに等しい、請求項１〜６のいずれか一項に記載の磁気素子。
【請求項８】
前記少なくとも１つの薄層が不連続である、請求項１〜７のいずれか一項に記載の磁気素子。
【請求項９】
前記少なくとも１つの薄層が、金属酸化物または金属窒化物で作製される、請求項１〜８のいずれか一項に記載の磁気素子。
【請求項１０】
前記少なくとも１つの薄層を構成する前記金属酸化物または窒化物の組成の前記金属が、タンタル、アルミニウム、マグネシウム、ジルコニウム、亜鉛、およびコバルトを含む群から選択される、請求項９に記載の磁気素子。
【請求項１１】
熱支援磁場書き込みまたは熱支援スピン移動書き込みを用いる複数の磁気素子を備えるＭＲＡＭ磁気メモリであって、各磁気素子が、固定方向の磁化を有する基準磁性層と、反強磁性層と交換ピンニングされた記憶磁性層であって、
前記記憶層の磁化方向が、前記素子が前記反強磁性層の臨界温度より少なくとも高い温度に加熱され得る場合には、変化できる記憶磁性層と、前記基準層と前記記憶層との間に設けられたトンネル障壁と、を備え、前記磁性基準層および／または前記磁性記憶層が、前記磁気素子を加熱するための少なくとも１つの電気抵抗薄層を備えるＭＲＡＭ磁気メモリ。
【国際調査報告】
2011517502.tif 000009
2011517502.tif 000010
2011517502.tif 000011
2011517502.tif 000012
2011517502.tif 000013
2011517502.tif 000014