(57)【特許請求の範囲】
【請求項１】
二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、
前記複数の画素の配置における列ごとに設けられ、前記撮像信号を転送する第１の垂直転送線と、
前記第１の垂直転送線とは別に設けられる第２の垂直転送線と、
少なくとも、列黒基準信号用の第１の基準電圧と、行黒基準信号用の第２の基準電圧と、位相調整用の第３の基準電圧と、を生成する基準電圧生成部と、
前記画素が撮像信号を出力していない期間に、前記第３の基準電圧に応じて、位相調整に用いられる位相調整用信号を出力する位相調整用信号生成部と、
前記第１の垂直転送線に接続される第１のソースフォロアトランジスタと、前記第１のソースフォロアトランジスタのゲートに前記基準電圧生成部の出力電圧を供給する第１のリセットトランジスタとからなり、前記第１の基準電圧に応じた列黒基準信号を生成して前記第１の垂直転送線に出力する第１の基準信号生成部と、
前記第２の垂直転送線に接続される第２のソースフォロアトランジスタと、前記第２のソースフォロアトランジスタのゲートに前記第２の基準電圧を供給する第２のリセットトランジスタとからなり、前記第２の基準電圧に応じた行黒基準信号を生成して前記第２の垂直転送線に出力する第２の基準信号生成部と、
前記撮像信号の転送ブランキング期間中に、前記位相調整用信号と、前記行黒基準信号と、前記列黒基準信号とを外部に送信するように、前記位相調整用信号生成部と、第１の基準信号生成部と、第２の基準信号生成部とを駆動するタイミング生成部と、
を備えることを特徴とする撮像素子。
【請求項２】
前記タイミング生成部は、さらに、前記撮像信号の水平ブランキング期間後で、前記複数の画素の配置における各列の前記撮像信号の外部への送信を開始する前に、前記行黒基準信号を外部に送信することを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記タイミング生成部は、さらに、前記複数の画素の配置における各列の前記撮像信号の外部への送信を終了した後で、前記撮像信号の水平ブランキング期間前に、前記位相調整用信号を外部に送信することを特徴とする請求項１に記載の撮像素子。
【請求項４】
請求項１に記載の撮像素子を備えることを特徴とする撮像装置。
【請求項５】
請求項４に記載の撮像装置を、挿入部の先端側に備えることを特徴とする内視鏡。
【請求項６】
請求項５に記載の内視鏡と、前記撮像信号を画像信号に変換する処理手段と、を備えることを特徴とする内視鏡システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）撮像素子を有する撮像装置においては、ブランキング期間と撮像信号期間とで消費電力が異なる。そのため、撮像信号期間の初期において消費電力の変動による電源電圧の変動が発生し、画像歪みが生じる。【０００３】
このような消費電力の変動を抑制するために、消費電力が低下する期間に電流を流す回路を設けることが提案されている（例えば、特許文献１参照）。特許文献１に記載の技術では、水平転送回路の負荷電流が所定の閾値以下に減少するブランキング期間に、当該負荷電流の減少分を相殺する負荷電流を、水平転送回路と共通の電源で動作する負荷回路が供給するようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１１７３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の技術では、負荷回路を設けて、撮像素子の消費電力が低下する期間に電流を流すようにしているため、チップの発熱が大きくなり、暗時の画質が劣化してしまう。そのため、負荷回路を設ける従来技術は、放熱が困難な内視鏡用途には不向きである。【０００６】
本発明は、上記に鑑みてなされたものであって、電源電圧の安定化を図り、画質の劣化を抑制させることができる撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明による撮像素子は、二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、基準電圧を生成する基準電圧生成部と、前記画素が撮像信号を出力していない期間に、前記基準電圧に応じて、位相調整に用いられる位相調整用信号を出力する位相調整用信号生成部と、を備えることを特徴とする。【０００８】
本発明に係る撮像素子は、上記発明において、前記所定電圧に応じて、前記撮像信号の補正処理に用いられる基準信号を生成して出力する基準信号生成部をさらに備えることを特徴とする。【０００９】
本発明に係る撮像素子は、上記発明において、前記基準信号生成部を、前記複数の画素の配置における列毎に備えることを特徴とする。【００１０】
本発明に係る撮像素子は、上記発明において、前記複数の画素の配置における列とは別に、前記基準信号生成部のみを有する列を設け、前記複数の画素の配置における行毎に、所定回数前記基準信号を生成して出力することを特徴とする。【００１１】
本発明に係る撮像装置は、上記発明の撮像素子を備えることを特徴とする。【００１２】
本発明に係る内視鏡は、上記発明の撮像装置を、挿入部の先端側に備えることを特徴とする。【００１３】
本発明に係る内視鏡システムは、上記発明の内視鏡と、前記撮像信号を画像信号に変換する処理手段と、を備えることを特徴とする。【００１４】
本発明にかかる撮像素子の駆動方法は、受光量に応じた撮像信号を生成して出力する撮像素子の駆動方法であって、所定電圧に応じて、位相調整に用いられる位相調整用信号を出力する位相調整用信号生成ステップと、前記位相調整用信号生成ステップの後に、受光量に応じた撮像信号を生成して出力する撮像信号出力ステップと、を備えることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、電源電圧の安定化を図り、画質の劣化を抑制させることができる撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の実施の形態による内視鏡システムの全体構成を模式的に示す図である。
【図２】図２は、本発明の実施の形態による内視鏡システムの要部の機能を表すブロック図である。
【図３】図３は、図２に示す第１チップの詳細な構成を示すブロック図である。
【図４】図４は、本発明の実施の形態による内視鏡システムの第１チップの構成を示す回路図である。
【図５Ａ】図５Ａは、本発明の実施の形態による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。
【図５Ｃ】図５Ｃは、本発明の実施の形態による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。
【図６】図６は、本発明の実施の形態による撮像装置の駆動タイミングを表すタイミングチャートである。
【図７】図７は、本発明の実施の形態による信号出力フォーマットを表す概念図である。
【発明を実施するための形態】
【００１７】
以下の説明では、本発明を実施するための形態（以下、「実施の形態」という）として、撮像装置を備えた内視鏡システムについて説明する。また、この実施の形態により、この発明が限定されるものではない。さらに、図面の記載において、同一部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。
【００１８】
（実施の形態）
図１は、本発明の実施の形態１による内視鏡システムの全体構成を模式的に示す図である。同図に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ（制御装置）６と、表示装置７と、光源装置８と、を備える。内視鏡２は、伝送ケーブル３の一部である挿入部を被検体の体腔内に挿入することによって被検体の体内画像を撮像して撮像信号を出力する。伝送ケーブル３は、内視鏡２とコネクタ部５を接続する。コネクタ部５は、内視鏡２、プロセッサ６及び光源装置８に接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施すとともに、撮像信号をアナログデジタル変換（Ａ／Ｄ変換）して画像信号として出力する。プロセッサ６は、コネクタ部５から出力される画像信号に所定の画像処理を施すとともに、内視鏡システム１全体を制御する。表示装置７は、プロセッサ６が処理を施した画像信号を表示する。光源装置８は、例えば、白色ＬＥＤを用いて構成される。光源装置８が点灯するパルス状の白色光は、コネクタ部５、伝送ケーブル３を経由して内視鏡２の挿入部の先端側から被写体へ向けて照射する照明光となる。
【００１９】
内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部の先端側に、体内画像の撮像を行う撮像部(撮像装置)２０が設けられ、挿入部の基端側に、内視鏡２に対する各種操作を受け付ける操作部４が接続される。撮像部２０は、伝送ケーブル３により、操作部４を介して、コネクタ部５に接続される。撮像部２０が撮像した画像の撮像信号は、例えば、数ｍの長さを有する伝送ケーブル３を通り、コネクタ部５に出力される。
【００２０】
図２は、本発明の実施の形態１による内視鏡システムの要部の機能を表すブロック図である。図２を参照して、内視鏡システム１の各構成の詳細及び内視鏡システム１内の電気信号の経路を説明する。
【００２１】
撮像部２０は、受光部２３を有する第１チップ（撮像素子）２１と、バッファ２７を有する第２チップ２２とを含む。第１チップ２１と第２チップ２２は相対して貼り合わされ、チップ間は、チップの周縁部に配置されるパッド、またはチップ間を貫通するビア等により接続される。なお、第１チップ２１と第２チップ２２は、双方の主面が平行になるように配置するものに限らず、周囲の構造により、横に並べて配置したり、一方の主面に対して他方の主面が垂直になるように配置したりしてもよい。
【００２２】
撮像部２０の第１チップ２１は、複数の単位画素が行列方向に二次元マトリクス状に配置される受光部２３と、受光部２３で光電変換された撮像信号を読み出す読み出し部２４と、コネクタ部５から送出される基準クロック信号及び同期信号に基づきタイミング信号を生成して読み出し部２４に供給するタイミング生成部２５と、撮像信号を第２チップ２２に出力するバッファ（マルチプレクサ）２６と、を含む。なお、第１チップ２１のより詳細な構成については、図３を参照して後に詳述する。
【００２３】
撮像部２０の第２チップ２２は、伝送ケーブル３及びコネクタ部５を介して、第１チップ２１から出力される撮像信号の交流成分のみをプロセッサ６へ送信する送信部として機能するバッファ２７を含む。なお、第１チップ２１と第２チップ２２に搭載される回路の組み合わせは設計の都合に合わせて適宜変更可能である。
【００２４】
また、撮像部２０は、伝送ケーブル３を介して、プロセッサ６内の電源部６１で生成された電源電圧（ＶＤＤ）をグラウンド（ＧＮＤ）とともに受け取る。撮像部２０に供給された電源電圧（ＶＤＤ）とグラウンド（ＧＮＤ）の間には、電源安定用のコンデンサＣ１が設けられる。
【００２５】
撮像部２０は、位相調整用信号と、黒基準信号と、撮像信号とを、伝送ケーブル３を介して、コネクタ部５に伝送する。
【００２６】
コネクタ部５は、アナログ・フロント・エンド（ＡＦＥ）部５１と、撮像信号処理部５２と、駆動信号生成部５３と、ゲート５４と、ＰＬＬ回路５５と、を含む。コネクタ部５は、内視鏡２（撮像部２０）とプロセッサ６とを電気的に接続し、電気信号を中継する中継処理部として機能する。コネクタ部５と撮像部２０とは伝送ケーブル３で接続され、コネクタ部５とプロセッサ６とは、例えば、コイルケーブルにより接続される。また、コネクタ部５は、光源装置８にも接続されている。
【００２７】
ＡＦＥ部５１は、撮像部２０から伝送される撮像信号を受信し、抵抗などの受動素子でインピーダンスマッチングを行った後、コンデンサで交流成分を取り出し、分圧抵抗で動作点を決定する。その後、ＡＦＥ部５１は、アナログ撮像信号を、アナログデジタル（Ａ／Ｄ）変換して、デジタル撮像信号として、撮像信号処理部５２に送出する。
【００２８】
撮像信号処理部５２は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）により構成され、ＡＦＥ部５１から入力されるデジタル撮像信号に対して、縦ライン除去、ノイズ除去、同相ノイズ除去等の所定の信号処理を行う。
【００２９】
駆動信号生成部５３は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック）に基づき、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル３を介して、言い換えれば伝送ケーブル３の一部である挿入部を介して、撮像部２０のタイミング生成部２５に出力する。ここで生成される同期信号は、水平同期信号と垂直同期信号を含む。
【００３０】
ゲート５４は、撮像部２０から位相調整用信号が伝送される期間に開かれ、位相調整用信号はＰＬＬ回路５５に入力される。ＰＬＬ回路５５では、位相調整用信号と、撮像信号期間における撮像信号をサンプリングするサンプリングパルスとを比較して、ＡＦＥ部５１における撮像信号のサンプリング位相を制御する。
【００３１】
プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、を含んで構成され、内視鏡システム１の全体を制御する制御装置である。電源部６１は、電源電圧（ＶＤＤ）を生成し、この生成した電源電圧をグラウンド（ＧＮＤ）とともに、コネクタ部５及び伝送ケーブル３を介して、撮像部２０に供給する。画像信号処理部６２は、撮像信号処理部５２でノイズ除去等の信号処理が施されたデジタル撮像信号に対して、所定の画像処理を行い、画像信号に変換し、表示装置７に出力する。クロック生成部６３は、駆動信号生成部５３に基準クロック信号を出力する。
【００３２】
表示装置７は画像信号に基づき、撮像部２０が撮像した画像を表示する。画像信号処理部６２における画像処理は、例えば、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等である。
【００３３】
図３は、図２に示す第１チップの詳細な構成を示すブロック図である。図４は、実施の形態１による内視鏡システムの第１チップの構成を示す回路図である。第１チップ２１には、例えば、受光部２３と、読み出し部（駆動部）２４と、タイミング生成部２５と、マルチプレクサ２６と、ヒステリシス回路２８と、位相調整用信号生成部２９とが搭載される。
【００３４】
読み出し部２４は、垂直走査部（行選択部）２４１と、電流源２４２と、ノイズ除去部２４３と、水平走査部（列選択部）２４５と、基準電圧生成部２４６と、基準信号生成部２４７，２４８と、を含む。
【００３５】
タイミング生成部２５は、ヒステリシス回路２８で整形された基準クロック信号及び同期信号に基づき、各種駆動信号を生成し、位相調整用信号生成部２９、垂直走査部２４１、ノイズ除去部２４３、水平走査部２４５、基準電圧生成部２４６、基準信号生成部２４７，２４８、マルチプレクサ２６，２４９に供給する。
【００３６】
ヒステリシス回路２８は、伝送ケーブル３により長距離伝送された基準クロック信号及び同期信号の波形整形を行う。ヒステリシス回路２８で波形整形された基準クロック信号及び同期信号は、タイミング生成部２５に入力される。
【００３７】
位相調整用信号生成部２９は、コネクタ部５で位相調整に用いられる位相調整用信号を生成して出力する。なお、位相調整用信号生成部２９の詳細は後述する。
【００３８】
垂直走査部２４１は、タイミング生成部２５から供給される駆動信号（φＴ、φＲ等）に基づき、受光部２３の選択された行＜Ｍ＞（Ｍ＝０，１，２，…，ｍ−１，ｍ）に行選択パルスφＴ＜Ｍ＞及びφＲ＜Ｍ＞を印加して、受光部２３の各単位画素２３０を電流源２４２で駆動し、撮像信号及び画素リセット時のノイズ信号を垂直転送線（第１の転送線）２３９に転送し、ノイズ除去部２４３に出力する。
【００３９】
ノイズ除去部２４３は、各単位画素２３０ごとの出力ばらつきと、画素リセット時のノイズ信号とを除去し、各単位画素２３０で光電変換された撮像信号を出力する。なお、ノイズ除去部２４３の詳細は後述する。
【００４０】
水平走査部２４５は、タイミング生成部２５から供給される駆動信号（φＨＣＬＫ）に基づき、受光部２３の選択された列＜Ｎ＞（Ｎ＝０，１，２，…，ｎ−１，ｎ）に列選択パルスφＨＣＬＫ＜Ｎ＞を印加し、各単位画素２３０で光電変換された撮像信号をノイズ除去部２４３を介して、水平転送線（第２の転送線）２５８に転送し、サンプルホールド部２５５に出力する。
【００４１】
第１チップ２１の受光部２３には、多数の単位画素（光電変換部）２３０が二次元マトリクス状に配列される。各単位画素２３０は、光電変換素子（フォトダイオード）２３１と、電荷変換部２３３と、転送トランジスタ（第１の転送部）２３４と、画素リセット部（トランジスタ）２３６と、画素ソースフォロアトランジスタ２３７と、を含む。なお、本明細書では、１又は複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷変換部２３３に転送するための転送トランジスタとを単位セルと呼ぶ。すなわち、単位セルには１又は複数の光電変換素子と転送トランジスタの組が含まれ、各単位画素２３０には、１つの単位セルが含まれる。
【００４２】
光電変換素子２３１は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１のカソード側は、転送トランジスタ２３４の一端側に接続され、アノード側はグラウンドＧＮＤに接続される。電荷変換部２３３は、浮遊拡散容量（ＦＤ）からなり、光電変換素子２３１で蓄積された電荷を電圧に変換する。
【００４３】
転送トランジスタ２３４は、光電変換素子２３１から電荷変換部２３３に電荷を転送する。転送トランジスタ２３４のゲートには、駆動パルス（行選択パルス）φＴが供給される信号線が接続され、他端側は電荷変換部２３３に接続される。垂直走査部２４１から信号線を介して駆動信号φＴが供給されると、転送トランジスタ２３４がオン状態となり、光電変換素子２３１から電荷変換部２３３に信号電荷が転送される。
【００４４】
画素リセット部（トランジスタ）２３６は、電荷変換部２３３を所定電位にリセットする。画素リセット部２３６は、一端側が可変電圧ＶＲに接続され、他端側が電荷変換部２３３に接続され、ゲートには駆動信号φＲが供給される信号線が接続される。垂直走査部２４１から信号線を介して駆動信号φＲが供給されると、画素リセット部２３６がオン状態となり、電荷変換部２３３に蓄積された信号電荷が放出されて、電荷変換部２３３が所定電位にリセットされる。
【００４５】
画素ソースフォロアトランジスタ（画素増幅部）２３７は、一端側が可変電圧ＶＲに接続され、他端側が垂直転送線２３９に接続される。ゲートには電荷変換部２３３で電圧変換された信号（撮像信号又はリセット時の信号）が入力される。後述する選択動作の後に、転送トランジスタ２３４のゲートに駆動信号φＴが供給されると、光電変換素子２３１から電荷が読み出され、電荷変換部２３３にて電圧変換された後に、画素ソースフォロアトランジスタ２３７を介して、垂直転送線２３９に転送される。
【００４６】
本実施の形態では、可変電圧ＶＲが電源電圧ＶＤＤレベル（例えば、３．３Ｖ）の時に画素リセット部２３６のゲートに駆動信号φＲが供給されると、画素ソースフォロアトランジスタ２３７がオン状態となり、当該画素リセット部２３６を含む単位画素が選択される（選択動作）。また、可変電圧ＶＲが非選択用電圧Ｖｆｄ＿Ｌレベル（例えば、１Ｖ）の時に画素リセット部２３６のゲートに駆動信号φＲが供給されると、画素ソースフォロアトランジスタ２３７がオフ状態となり、当該画素リセット部２３６を含む単位画素の選択が解除される（非選択動作）。
【００４７】
基準信号生成部２４７は、単位画素２３０の列毎に、各単位画素２３０と等ピッチで設けられ、基準信号生成用リセット部（トランジスタ）２３６ａと、基準信号生成用ソースフォロアトランジスタ２３７ａと、を含む。すなわち、単位画素２３０から光電変換素子（フォトダイオード）２３１と、電荷変換部２３３と、転送トランジスタ（第１の転送部）２３４と、を省略した構成である。
【００４８】
基準信号生成用リセット部２３６ａは、基準信号生成用ソースフォロアトランジスタ２３７ａのゲートを所定電位に固定する。基準信号生成用リセット部２３６ａは、一端側がマルチプレクサ２４９に接続され、他端側が基準信号生成用ソースフォロアトランジスタ２３７ａのゲートに接続され、ゲートには駆動信号φＲｄｍｙが供給される信号線が接続される。
【００４９】
マルチプレクサ２４９は、タイミング生成部２５から供給される駆動信号（φＶＦＤ）にしたがい、基準電圧生成部２４６（図５Ａに示す基準電圧生成部２４６ａ及び図５Ｂに示す基準電圧生成部２４６ｂ）から供給される基準信号用電圧Ｖｆｄ＿Ｈ又は非選択用電圧Ｖｆｄ＿Ｌを交互に可変電圧ＶＲｄｍｙとして出力する。
【００５０】
基準信号生成用リセット部２３６ａのゲートに、タイミング生成部２５から信号線を介して駆動信号φＲｄｍｙが供給されると、基準信号生成用リセット部２３６ａがオン状態となり、基準信号生成用ソースフォロアトランジスタ２３７ａのゲートが所定電位（ＶＲｄｍｙ:Ｖｆｄ＿Ｈ又はＶｆｄ＿Ｌ）に固定される。
【００５１】
基準信号生成用ソースフォロアトランジスタ２３７ａは、一端側が基準電圧生成部２４６（図５Ａに示す基準電圧生成部２４６ａ）から供給される可変電圧ＶＲに接続され、他端側が垂直転送線２３９に接続される。ゲートには基準信号用電圧Ｖｆｄ＿Ｈ又は非選択用電圧Ｖｆｄ＿Ｌが入力される。後述する選択動作が行われると、基準信号用電圧Ｖｆｄ＿Ｈに応じた信号（第１の基準信号又は列黒基準信号）が、基準信号生成用ソースフォロアトランジスタ２３７ａを介して、垂直転送線２３９に転送される。
【００５２】
通常の単位画素２３０と同様に、本実施の形態では、可変電圧ＶＲが電源電圧ＶＤＤレベル（例えば、３．３Ｖ）かつＶＲｄｍｙがＶｆｄ＿Ｈ（例えば、２Ｖ）の時に基準信号生成用リセット部２３６ａのゲートに駆動信号φＲｄｍｙが供給されると、基準信号生成用ソースフォロアトランジスタ２３７ａがオン状態となり、当該基準信号生成用リセット部２３６ａを含む基準信号生成部２４７が選択される（選択動作）。また、可変電圧ＶＲが非選択用電圧Ｖｆｄ＿Ｌレベル（例えば、１Ｖ）かつＶＲｄｍｙがＶｆｄ＿Ｌ（例えば、１Ｖ）の時に基準信号生成用リセット部２３６ａのゲートに駆動信号φＲｄｍｙが供給されると、基準信号生成用ソースフォロアトランジスタ２３７ａがオフ状態となり、当該基準信号生成用リセット部２３６ａを含む基準信号生成部２４７の選択が解除される（非選択動作）。
【００５３】
基準信号生成部２４８は、単位画素２３０の列とは別に、専用の垂直転送線２３９ａに接続される。基準信号生成部２４８は、基準信号生成用リセット部（トランジスタ）２３６ｂと、基準信号生成用ソースフォロアトランジスタ２３７ｂと、を含む。すなわち、単位画素２３０から光電変換素子（フォトダイオード）２３１と、電荷変換部２３３と、転送トランジスタ（第１の転送部）２３４と、を省略した構成である。
【００５４】
基準信号生成用リセット部２３６ｂは、基準信号生成用ソースフォロアトランジスタ２３７ｂのゲートを所定電位に固定する。基準信号生成用リセット部２３６ｂは、一端側が図５Ｂに示す基準電圧生成部２４６ｂから供給される基準信号用電圧Ｖｆｄ＿Ｈに接続され、他端側が基準信号生成用ソースフォロアトランジスタ２３７ｂのゲートに接続され、ゲートには電源電圧ＶＤＤが供給される信号線が接続される。基準信号生成用リセット部２３６ｂのゲートには電源電圧ＶＤＤが供給される信号線が接続されているため、基準信号生成用リセット部２３６ｂは常に基準信号生成用ソースフォロアトランジスタ２３７ｂのゲートをＶｆｄ＿Ｈ電位に固定している。
【００５５】
基準信号生成用ソースフォロアトランジスタ２３７ｂは、一端側がＶＤＤに接続され、他端側が垂直転送線２３９ａに接続される。ゲートには基準信号用電圧Ｖｆｄ＿Ｈが入力される。常時、基準信号用電圧Ｖｆｄ＿Ｈに応じた信号（第２の基準信号又は行黒基準信号）が、基準信号生成用ソースフォロアトランジスタ２３７ｂを介して、垂直転送線２３９ａに転送される。
【００５６】
基準信号生成部２４８専用の垂直転送線２３９ａは、複数行の単位画素２３０が接続される代わりに、基準信号生成部２４８が接続されていること以外は、通常の垂直転送線２３９と同様である。すなわち、垂直転送線２３９ａで転送される黒基準信号は、垂直転送線２３９で転送される撮像信号と同様にノイズ除去部２４３に入力される。
【００５７】
電流源２４２は、一端側が垂直転送線２３９に接続され、他端側がグラウンドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ１が印加される。単位画素２３０及び基準信号生成部２４７を電流源２４２で駆動し、単位画素２３０の出力（撮像信号）及び基準信号生成部２４７の出力（黒基準信号）を垂直転送線２３９へ読み出す。垂直転送線２３９へ読み出された信号（撮像信号及び黒基準信号）は、ノイズ除去部２４３に入力される。
【００５８】
ノイズ除去部２４３は、転送容量（ＡＣ結合コンデンサ）２５２と、クランプスイッチ（トランジスタ）２５３と、を含む。転送容量２５２は、一端側が垂直転送線２３９に接続され、他端側が列ソースフォロアトランジスタ２４４に接続される。クランプスイッチ２５３は、一端側が基準電圧生成部２４６（図５Ｂに示す基準電圧生成部２４６ｂ）からクランプ電圧Ｖｃｌｐが供給される信号線に接続される。クランプスイッチ２５３の他端側は、転送容量２５２と列ソースフォロアトランジスタ２４４間に接続され、ゲートには、タイミング生成部２５から駆動信号φＶＣＬが入力される。ノイズ除去部２４３に入力される撮像信号はノイズ成分を含む。
【００５９】
タイミング生成部２５から、駆動信号φＶＣＬがクランプスイッチ２５３のゲートに入力されると、クランプスイッチ２５３がオン状態となり、転送容量２５２は、基準電圧生成部２４６から供給されるクランプ電圧Ｖｃｌｐによりリセットされる。黒基準信号及びノイズ除去部２４３でノイズ除去された撮像信号は、列ソースフォロアトランジスタ２４４のゲートに入力される。
【００６０】
ノイズ除去部２４３は、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量（ＡＣ結合コンデンサ）２５２の容量は、列ソースフォロアトランジスタ２４４の入力容量に対する十分な容量であればよい。加えて、ノイズ除去部２４３は、サンプリング容量の無い分、第１チップ２１における占有面積を小さくすることができる。
【００６１】
列ソースフォロアトランジスタ２４４の一端側は、電源電圧（ＶＤＤ）に接続され、他端側は列選択スイッチ（第２の転送部）２５４の一端側に接続され、ゲートにはノイズ除去部２４３を介して撮像信号及び黒基準信号が入力される。列選択スイッチ２５４の一端側は、列ソースフォロアトランジスタ２４４の他端側に接続され、他端側は水平転送線（第２の転送線）２５８に接続される。
【００６２】
水平リセットトランジスタ２５６の一端側は水平リセット電圧Ｖｃｌｒに接続され、他端側は水平転送線２５８に接続される。水平リセットトランジスタ２５６のゲートには、タイミング生成部２５から駆動信号φＨＣＬＲが入力される。タイミング生成部２５から駆動信号φＨＣＬＲが水平リセットトランジスタ２５６のゲートに入力されると、水平リセットトランジスタ２５６がオン状態となり、水平転送線２５８がリセットされる。
【００６３】
列選択スイッチ２５４の一端側は、列ソースフォロアトランジスタ２４４の他端側に接続され、他端側は水平転送線（第２の転送線）２５８に接続される。列選択スイッチ２５４のゲートには、水平走査部２４５から駆動信号φＨＣＬＫ＜Ｎ＞を供給するための信号線が接続される。列＜Ｎ＞の列選択スイッチ２５４のゲートに水平走査部２４５から駆動信号φＨＣＬＫ＜Ｎ＞が供給されると、列選択スイッチ２５４がオン状態となり、列＜Ｎ＞の垂直転送線２３９の信号（撮像信号及び黒基準信号）が水平転送線２５８に転送される。
【００６４】
定電流源２５７は、一端側が水平転送線２５８に接続され、他端側がグラウンドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ２が印加される。定電流源２５７は列ソースフォロアトランジスタ２４４を駆動し、撮像信号及び黒基準信号を垂直転送線２３９から水平転送線２５８へ読み出す。
【００６５】
水平転送線２５８へ読み出された信号は、サンプルホールド部２５５に入力される。サンプルホールド部２５５は、バッファ２６１と、サンプルホールドスイッチ（トランジスタ）２６２と、サンプル容量（コンデンサ）２６３と、オペアンプ２６４と、を含む。バッファ２６１の入力には、水平転送線２５８が接続され、該水平転送線２５８を介して、黒基準信号、撮像信号及び水平リセット電圧（Ｖｃｌｒ）がバッファ２６１に入力される。バッファ２６１の出力は、サンプルホールドスイッチ２６２の一端側に接続される。サンプルホールドスイッチ２６２の他端側は、オペアンプ２６４の入力に接続される。サンプル容量２６３の一端側は、サンプルホールドスイッチ２６２の他端側とオペアンプ２６４の入力とに接続され、他端側はグラウンドＧＮＤに接続される。オペアンプ２６４の出力は、オペアンプ２６４に反転入力端子に接続されるとともに、マルチプレクサ２６の入力に接続される。サンプルホールド部２５５は、サンプルホールドスイッチ２６２がオフ状態になる直前の電圧をサンプル容量２６３に保持し、サンプルホールドスイッチ２６２がオフ状態になっている間は、サンプル容量２６３に保持した電圧を出力する。
【００６６】
本実施の形態では、垂直転送線２３９からのノイズ除去後の撮像信号の読み出しと、水平リセットトランジスタ２５６による水平転送線２５８のリセットとを交互に行うことにより、列方向の撮像信号のクロストークを抑制することが可能となる。また、サンプルホールド部２５５のサンプルホールドスイッチ２６２を、ノイズ除去後の撮像信号の転送時にオン状態とし、リセット時のノイズ信号の転送時にオフ状態とすることにより、ノイズ除去後の撮像信号のみをオペアンプ２６４に出力することが可能となる。第１チップ２１がサンプルホールド部２５５を備えることにより、後段の増幅回路の帯域を半分にするとともに、レンジを抑制することができる。
【００６７】
位相調整用信号生成部２９は、ＭＯＳトランジスタで構成されるスイッチであり、一端が基準電圧生成部２４６ｃ（図５Ｃ）で生成される基準電圧Ｖｒｅｆ２を供給する信号線に接続され、他端がサンプルホールドスイッチ２６２の他端側とサンプル容量２６３との接続ノードとオペアンプ２６４の入力との間に接続され、ゲートは駆動信号φＶＲＥＦが供給される信号線に接続される。位相調整用信号生成部２９は、駆動信号φＶＲＥＦがＨｉｇｈの時、基準電圧生成部２４６ｃ（図５Ｃ）で生成される基準電圧Ｖｒｅｆ２を出力する。位相調整用信号生成部２９が、位相調整用信号を出力している期間は、サンプルホールドスイッチ２６２をオフ状態にして、位相調整用信号のみを後段のマルチプレクサ２６に入力するようにしている。
【００６８】
マルチプレクサ２６は、タイミング生成部２５から供給される駆動信号（φＭＵＸＳＥＬ）により駆動され、サンプルホールド部２５５から入力される信号（黒基準信号、撮像信号、位相調整用信号）と、基準電圧生成部２４６ｂ（図５Ｂ）で生成される基準電圧Ｖｒｅｆ１とを交互に、出力部３１に出力する。出力部３１は、ノイズ除去された撮像信号と基準電圧Ｖｒｅｆ１とを必要に応じて信号増幅して、交互に第２チップ２２に出力する。ここで出力される基準電圧Ｖｒｅｆ１は、コネクタ部５の撮像信号処理部５２等において、撮像信号伝送時の伝送ケーブル３で重畳される同相ノイズ除去のために利用される。
【００６９】
第２チップ２２では、黒基準信号（第１及び第２の基準信号）、撮像信号及び位相調整用信号を、伝送ケーブル３を介して、コネクタ部５に伝送する。
【００７０】
図５Ａ〜図５Ｃは、実施の形態による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。
【００７１】
図５Ａに示す基準電圧生成部２４６ａは、２つの抵抗２９１及び２９２からなる抵抗分圧回路と、駆動信号φＶＲＳＥＬで駆動されるマルチプレクサ２９３と、を含む。
【００７２】
マルチプレクサ２９３は、タイミング生成部２５から入力される駆動信号φＶＲＳＥＬに従い、電源電圧ＶＤＤ（例えば、３．３Ｖ）と抵抗分圧回路で生成された非選択用電圧Ｖｆｄ＿Ｌ（例えば、１Ｖ）とを交互に切り替えて可変電圧ＶＲとして全画素及び基準信号生成部２４７に印加する。
【００７３】
図５Ｂに示す基準電圧生成部２４６ｂは、２つの抵抗２９１及び２９２からなる抵抗分圧回路と、駆動信号φＶＳＨで駆動されるスイッチ（トランジスタ）２９４と、を含む。基準電圧生成部２４６ｂは、スイッチ２９４の駆動により駆動信号φＶＳＨが駆動するタイミングで、電源電圧ＶＤＤから基準信号用電圧Ｖｆｄ＿Ｈ（例えば、２Ｖ）と、ノイズ除去部２４３のクランプ電圧Ｖｃｌｐと、基準電圧Ｖｒｅｆ１と、を生成する。
【００７４】
基準電圧Ｖｒｅｆ１とクランプ電圧Ｖｃｌｐとが同じ電源から同じタイミングで生成されるため、基準電圧Ｖｒｅｆ１は、ノイズ除去部２４３から出力される撮像信号に対する電源揺らぎの影響を反映する。また、基準電圧Ｖｒｅｆ１は、伝送ケーブル３での伝送ノイズ情報を伝送中に反映する。したがって、ノイズ除去された撮像信号と基準電圧Ｖｒｅｆ１とを交互にコネクタ部５に伝送することにより、コネクタ部５において、相関二重サンプリング等のノイズ除去処理を行い。伝送中のノイズを除去した撮像信号を得ることができる。
【００７５】
図５Ｃに示す基準電圧生成部２４６ｃは、２つの抵抗２９１及び２９２からなる抵抗分圧回路を含む。基準電圧生成部２４６ｃは、電源電圧ＶＤＤから基準電圧Ｖｒｅｆ２を生成する。基準電圧Ｖｒｅｆ２は、位相調整用信号生成部２９により位相調整用信号として出力される。
【００７６】
図６は、本発明の実施の形態による撮像装置の駆動タイミングを表すタイミングチャートである。図中、最上段から順に、可変電圧ＶＲｄｍｙ（基準信号用電圧Ｖｆｄ＿Ｈ及び非選択用電圧Ｖｆｄ＿Ｌ）、駆動信号φＲｄｍｙ、可変電圧ＶＲ、駆動信号φＶＳＨ、駆動信号φＲ、φＴ、φＶＣＬ、φＨｄｍｙ、φＨＣＬＫ、φＨＣＬＲ、φＨＳＨ、φＶＲＥＦ、φＭＵＸＳＥＬを示す。
【００７７】
まず、位相調整用信号ラインを出力する。可変電圧ＶＲｄｍｙが基準信号用電圧Ｖｆｄ＿Ｈレベル（例えば、２Ｖ）にされるとともに、可変電圧ＶＲがＶＤＤレベル（例えば、３．３Ｖ）にされる。このとき、クランプスイッチ２５３をオン（φＶＣＬがＨｉｇｈ）からオフ（φＶＣＬがＬｏｗ）状態にすることにより、列ソースフォロアトランジスタ２４４のゲートをクランプ電圧Ｖｃｌｐの電圧とする。クランプ電圧Ｖｃｌｐは、φＶＳＨの立下りのタイミングで決定し、このタイミングで基準信号用電圧Ｖｆｄ＿Ｈおよび基準電圧Ｖｒｅｆ１も決定される。なお、φＲｄｍｙ及びφＲがオフ（Ｌｏｗ）のままなので、ここで出力されるのは常に選択状態の基準信号生成部２４８により生成される行黒基準信号である。
【００７８】
行黒基準信号をクランプ電圧Ｖｃｌｐを基準としてサンプリングした後、水平リセットトランジスタ２５６をオフ（φＨＣＬＲがＬｏｗ）にし、水平転送線２５８のリセットを解除するとともに、垂直転送線２３９ａの最下流側に設けられる列選択スイッチ２５４をオン（駆動パルスφＨｄｍｙがＨｉｇｈ）にし、サンプルホールドスイッチ２６２をパルス状にオン（駆動パルスφＨＳＨをＨｉｇｈ）することにより、行黒基準信号が水平転送線２５８に転送され、行黒基準信号がサンプル容量２６３にサンプリングされる。その後、マルチプレクサ２６にＬｏｗレベルの駆動パルスφＭＵＸＳＥＬを印加して、サンプル容量２６３にサンプリングされた行黒基準信号を出力部３１に出力する。この時、マルチプレクサ２６の駆動パルスと同期して、水平リセットトランジスタ２５６をオン（駆動パルスφＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットする。この一連の動作を所定回数（図６では２回、好ましくは数十回）繰り返すことにより位相調整用信号ラインの先頭に行黒基準信号を付加する。
【００７９】
次に、位相調整用信号生成部２９をオン（駆動パルスφＶＲＥＦがＨｉｇｈ）し、マルチプレクサ２６にＬｏｗレベルとＨｉｇｈレベルの駆動パルスφＭＵＸＳＥＬを交互に所定回数（例えば、１０〜１００回）印加して、基準電圧Ｖｒｅｆ１と位相調整用信号Ｖｒｅｆ２とを交互に出力部３１に出力する。以上により、位相調整用信号ラインが出力される。
【００８０】
次に、黒基準信号ラインを出力する。まず、可変電圧ＶＲｄｍｙが基準信号用電圧Ｖｆｄ＿Ｈレベル（例えば、２Ｖ）にされるとともに、可変電圧ＶＲがＶＤＤレベル（例えば、３．３Ｖ）にされる。次に、可変電圧ＶＲをＶＤＤレベルにしたままの状態で、駆動信号φＲｄｍｙが基準信号生成用リセット部２３６ａのゲートに印加される。これにより基準信号生成用ソースフォロアトランジスタ２３７ａのゲートに基準信号用電圧Ｖｆｄ＿Ｈが印加され、当該画素ソースフォロアトランジスタ２３７がオン状態となる。これにより、基準信号生成部２４７が選択される（選択動作）。
【００８１】
同時に、基準信号生成部２４７により生成された列黒基準信号が、基準信号生成部２４７から垂直転送線２３９に出力される。このとき、クランプスイッチ２５３をオン（φＶＣＬがＨｉｇｈ）からオフ（φＶＣＬがＬｏｗ）状態にすることにより、列ソースフォロアトランジスタ２４４のゲートをクランプ電圧Ｖｃｌｐの電圧とする。クランプ電圧Ｖｃｌｐは、φＶＳＨの立下りのタイミングで決定し、このタイミングで基準信号用電圧Ｖｆｄ＿Ｈおよび基準電圧Ｖｒｅｆ１も決定される。ここで列ソースフォロアトランジスタ２４４のゲートに出力される信号は、クランプ電圧Ｖｃｌｐを基準としてサンプリングされた信号である。
【００８２】
列黒基準信号をクランプ電圧Ｖｃｌｐを基準としてサンプリングした後、水平リセットトランジスタ２５６をオフ（φＨＣＬＲがＬｏｗ）にし、水平転送線２５８のリセットを解除するとともに、垂直転送線２３９ａの最下流側に設けられる列選択スイッチ２５４をオン（駆動パルスφＨｄｍｙをＨｉｇｈ）にし、サンプルホールドスイッチ２６２をパルス状にオン（駆動パルスφＨＳＨがＨｉｇｈ）することにより、行黒基準信号が水平転送線２５８に転送され、行黒基準信号がサンプル容量２６３にサンプリングされる。その後、マルチプレクサ２６にＬｏｗレベルの駆動パルスφＭＵＸＳＥＬを印加して、サンプル容量２６３にサンプリングされた行黒基準信号を出力部３１に出力する。この時、マルチプレクサ２６の駆動パルスと同期して、水平リセットトランジスタ２５６をオン（駆動パルスφＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットする。この一連の動作を所定回数（図６では２回、好ましくは数十回）繰り返すことにより黒基準信号ラインの先頭に行黒基準信号を付加する。
【００８３】
次に、水平リセットトランジスタ２５６をオフ（φＨＣＬＲがＬｏｗ）にし、水平転送線２５８のリセットを解除するとともに、列＜０＞の列選択スイッチ２５４をオン（駆動パルスφＨＣＬＫ＜０＞をＨｉｇｈ）にし、サンプルホールドスイッチ２６２をパルス状にオン（駆動パルスφＨＳＨがＨｉｇｈ）することにより、列＜０＞の列黒基準信号を水平転送線２５８に転送し、サンプル容量２６３にサンプリングする。その後、マルチプレクサ２６にＬｏｗレベルの駆動パルスφＭＵＸＳＥＬを印加して、サンプル容量２６３にサンプリングされた行黒基準信号を出力部３１に出力する。この時、マルチプレクサ２６の駆動パルスと同期して、水平リセットトランジスタ２５６をオン（駆動パルスφＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットする。
【００８４】
さらにその後、水平リセットトランジスタ２５６をオフ（φＨＣＬＲがＬｏｗ）にし、水平転送線２５８のリセットを解除するとともに、列＜１＞の列選択スイッチ２５４をオン（駆動パルスφＨＣＬＫ＜１＞をＨｉｇｈ）にし、サンプルホールドスイッチ２６２をパルス状にオン（駆動パルスφＨＳＨがＨｉｇｈ）することにより、列＜１＞の列黒基準信号を水平転送線２５８に転送し、サンプル容量２６３にサンプリングする。その後、マルチプレクサ２６にＬｏｗレベルの駆動パルスφＭＵＸＳＥＬを印加して、サンプル容量２６３にサンプリングされた行黒基準信号を出力部３１に出力する。この時、マルチプレクサ２６の駆動パルスと同期して、水平リセットトランジスタ２５６をオン（駆動パルスφＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットする。
【００８５】
すべての画素列の行黒基準信号を出力したら、位相調整用信号生成部２９をオン（駆動パルスφＶＲＥＦがＨｉｇｈ）し、マルチプレクサ２６にＬｏｗレベルとＨｉｇｈレベルの駆動パルスφＭＵＸＳＥＬを交互に所定回数（例えば、数十回）印加して、基準電圧Ｖｒｅｆ１と位相調整用信号Ｖｒｅｆ２とを交互に出力部３１に出力する。以上により、黒基準信号ラインが出力される。
【００８６】
次に、可変電圧ＶＲｄｍｙ及び可変電圧ＶＲがＶｆｄ＿Ｌレベル（例えば、１Ｖ）にされる。その後、可変電圧ＶＲｄｍｙ及び可変電圧ＶＲをＶｆｄ＿Ｌレベルにしたままの状態で、駆動信号φＲｄｍｙが基準信号生成用リセット部２３６ａのゲートにパルス状に印加される。これにより基準信号生成用ソースフォロアトランジスタ２３７ａのゲートに非選択用電圧Ｖｆｄ＿Ｌが印加され、当該基準信号生成用ソースフォロアトランジスタ２３７ａがオフ状態となる。このようにして、基準信号生成部２４７の選択が解除される（非選択動作）。
【００８７】
その後は、黒基準信号ラインの出力動作を所定回数（２回以上、好ましくは１０〜１００回）繰り返すことにより、複数ラインの黒基準信号を出力する。複数ラインの黒基準信号は後に平均化されて、撮像信号処理に用いられる。黒基準信号の出力が終了したら、行カウンタをリセットして、画素行＜０＞から撮像信号の読み出しを開始する。
【００８８】
次に、行＜０＞の撮像信号ライン（撮像信号ライン＜０＞）を出力する。まず、可変電圧ＶＲがＶＤＤレベル（例えば、３．３Ｖ）にされる。次に、可変電圧ＶＲをＶＤＤレベルにしたままの状態で、駆動信号φＲ＜０＞が画素行＜０＞の画素リセット部２３６のゲートにパルス状に印加される。これにより画素行＜０＞の画素ソースフォロアトランジスタ２３７のゲートに電源電圧ＶＤＤが印加され、当該画素ソースフォロアトランジスタ２３７がオン状態となる。このようにして、画素行＜０＞に含まれる単位画素２３０が選択される（選択動作）。
【００８９】
同時に、読み出し対象の単位画素２３０特有のばらつきと、画素リセット時のノイズなどを含むノイズ信号が、単位画素２３０から垂直転送線２３９に出力される。このとき、クランプスイッチ２５３をオン（φＶＣＬがＨｉｇｈ）からオフ（φＶＣＬがＬｏｗ）状態にすることにより、列ソースフォロアトランジスタ２４４のゲートをクランプ電圧Ｖｃｌｐの電圧とする。クランプ電圧Ｖｃｌｐは、φＶＳＨの立下りのタイミングで決定される。
【００９０】
次に、クランプスイッチ２５３をオフ（φＶＣＬがＬｏｗ）にした状態で、転送トランジスタ２３４をパルス状にオン（駆動パルスφＴ＜０＞がＨｉｇｈ）することにより、光電変換素子２３１で光電変換された電荷を電荷変換部２３３が変換した信号を垂直転送線２３９に読み出す。この動作により、転送容量２５２を介して、ノイズ信号が差し引かれた撮像信号（光信号）が、列ソースフォロアトランジスタ２４４のゲートに出力される。ここで列ソースフォロアトランジスタ２４４のゲートに出力される信号は、クランプ電圧Ｖｃｌｐを基準としてサンプリングされた信号である。
【００９１】
撮像信号をクランプ電圧Ｖｃｌｐを基準としてサンプリングした後、水平リセットトランジスタ２５６をオフ（φＨＣＬＲがＬｏｗ）にし、水平転送線２５８のリセットを解除するとともに、垂直転送線２３９ａの最下流側に設けられる列選択スイッチ２５４をオン（駆動パルスφＨｄｍｙをＨｉｇｈ）にし、サンプルホールドスイッチ２６２をパルス状にオン（駆動パルスφＨＳＨがＨｉｇｈ）することにより、行黒基準信号が水平転送線２５８に転送され、行黒基準信号がサンプル容量２６３にサンプリングされる。その後、マルチプレクサ２６にＬｏｗレベルの駆動パルスφＭＵＸＳＥＬを印加して、サンプル容量２６３にサンプリングされた行黒基準信号を出力部３１に出力する。この時、マルチプレクサ２６の駆動パルスと同期して、水平リセットトランジスタ２５６をオン（駆動パルスφＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットする。この一連の動作を所定回数（図６では２回、好ましくは数十回）繰り返すことにより撮像信号ライン＜０＞の先頭に行黒基準信号を付加する。
【００９２】
次に、水平リセットトランジスタ２５６をオフ（φＨＣＬＲがＬｏｗ）にし、水平転送線２５８のリセットを解除するとともに、列＜０＞の列選択スイッチ２５４をオン（駆動パルスφＨＣＬＫ＜０＞をＨｉｇｈ）にし、サンプルホールドスイッチ２６２をパルス状にオン（駆動パルスφＨＳＨがＨｉｇｈ）することにより、列＜０＞の撮像信号を水平転送線２５８に転送し、サンプル容量２６３にサンプリングする。その後、マルチプレクサ２６にＬｏｗレベルの駆動パルスφＭＵＸＳＥＬを印加して、サンプル容量２６３にサンプリングされた撮像信号を出力部３１に出力する。この時、マルチプレクサ２６の駆動パルスと同期して、水平リセットトランジスタ２５６をオン（駆動パルスφＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットする。
【００９３】
さらにその後、水平リセットトランジスタ２５６をオフ（φＨＣＬＲがＬｏｗ）にし、水平転送線２５８のリセットを解除するとともに、列＜１＞の列選択スイッチ２５４をオン（駆動パルスφＨＣＬＫ＜１＞をＨｉｇｈ）にし、サンプルホールドスイッチ２６２をパルス状にオン（駆動パルスφＨＳＨがＨｉｇｈ）することにより、列＜１＞の撮像信号を水平転送線２５８に転送し、サンプル容量２６３にサンプリングする。その後、マルチプレクサ２６にＬｏｗレベルの駆動パルスφＭＵＸＳＥＬを印加して、サンプル容量２６３にサンプリングされた撮像信号を出力部３１に出力する。この時、マルチプレクサ２６の駆動パルスと同期して、水平リセットトランジスタ２５６をオン（駆動パルスφＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットする。
【００９４】
すべての画素列の撮像信号を出力したら、位相調整用信号生成部２９をオン（駆動パルスφＶＲＥＦがＨｉｇｈ）し、マルチプレクサ２６にＬｏｗレベルとＨｉｇｈレベルの駆動パルスφＭＵＸＳＥＬを交互に所定回数（例えば、数十回）印加して、基準電圧Ｖｒｅｆ１と位相調整用信号Ｖｒｅｆ２とを交互に出力部３１に出力する。以上により、撮像信号ライン＜０＞が出力される。
【００９５】
１ライン分の撮像信号が出力されたら、可変電圧ＶＲがＶｆｄ＿Ｌレベル（例えば、１Ｖ）にされる。次に、可変電圧ＶＲをＶｆｄ＿Ｌレベルにしたままの状態で、駆動信号φＲ＜０＞が選択されていた画素行＜０＞の画素リセット部２３６のゲートにパルス状に印加される。これにより画素行＜０＞の画素ソースフォロアトランジスタ２３７のゲートに非選択用電圧Ｖｆｄ＿Ｌが印加され、当該画素ソースフォロアトランジスタ２３７がオフ状態となる。このようにして、画素行＜０＞に含まれる単位画素２３０の選択が解除される（非選択動作）。
【００９６】
以上の１ライン分の読み出し動作を単位画素行数分（又は読み出しが必要な行数分）繰り返すことにより、１フレーム分の撮像信号が出力される。
【００９７】
図７は、本発明の実施の形態による信号出力フォーマットを表す概念図である。従来の撮像装置では、垂直ブランキング期間（Ｖ−ブランキング）及び水平ブランキング期間（Ｈ−ブランキング）ともに、ブランキング期間中には、撮像素子から信号処理装置等への信号の伝送は行なわれていない。そのため、撮像信号期間とブランキング期間における消費電力の変動により電源電圧変動が発生し、映像信号が歪んでしまう画像歪みが生じる場合がある。
【００９８】
本発明の実施の形態による撮像部２０は、図７に示すように垂直ブランキング期間（Ｖ−ブランキング）中に、位相調整用信号生成部２９により生成された位相調整用信号及び基準信号生成部２４７により生成された列黒基準信号をコネクタ部５に伝送している。そのため、ブランキング期間中も撮像信号期間と同等の電力を消費する。よって、消費電力の変動による電源電圧変動の発生を抑制することができる。
【００９９】
また、水平ブランキング期間（Ｈ−ブランキング）後で、各ラインの撮像信号の伝送が始まる前に、基準信号生成部２４８により生成された行黒基準信号をコネクタ部５に伝送している。そのため、ブランキング期間から撮像信号期間に移行するときの消費電力の変動による電源電圧変動の発生を抑制することができる。
【０１００】
さらに、各ラインの撮像信号の伝送終了後で、水平ブランキング期間（Ｈ−ブランキング）前に、位相調整用信号生成部２９により生成された位相調整用信号をコネクタ部５に伝送している。
【０１０１】
以上、本発明の実施の形態によれば、ブランキング期間中に位相調整用信号をコネクタ部５に伝送するため、撮像素子２０全体としての消費電力の変動を抑制することができる。よって、電源変動による画質劣化を抑えることが可能となる。
【０１０２】
また、位相調整用信号をコネクタ部５に伝送するため、ＡＦＥ部５１の駆動タイミングを調整することができる。よって、内視鏡２のように長い伝送ケーブル３を用いることによる遅延が生じても、撮像部２０とＡＦＥ部５１の駆動タイミングを同期させることが可能となる。よって、画質の向上を図ることができる。
【０１０３】
また、単位画素２３０の列毎に、光電変換素子（フォトダイオード）２３１を持たない基準信号生成部２４７を各単位画素２３０と等ピッチで設けるようにしたので、単位画素２３０の列毎の黒基準信号を出力することができる。撮像信号処理部５２側でこの黒基準信号を用いることにより縦ラインの除去、黒ノイズの低減等を行なうことができる。よって、画像の高画質化を図ることができる。
【０１０４】
また、光電変換素子（フォトダイオード）２３１を持たない基準信号生成部２４８を単位画素２３０の列とは別に設けるようにして、単位画素２３０の各行の信号を読み出す前に、基準信号生成部２４８から所定回数（２回以上、好ましくは数十回）黒基準信号を読み出すようにしたので、各行の信号の先頭に複数列分に相当する黒基準信号が位置するようになる。撮像信号処理部５２側でこの黒基準信号を用いることにより横ラインの低減等を行なうことができる。よって、画像の高画質化を図ることができる。
【０１０５】
また、基準信号生成部２４７，２４８には、光電変換素子２３１が備えられていないので、黒基準信号を出力するために遮光幕等を設ける必要が無い。また、基準信号生成部２４７は、そもそも光に反応する構成を有していないため、光漏れの影響を排除するために、複数行にわたって設ける必要が無い。よって、画像の高画質化とともに、撮像素子の小型化を図ることができる。
【０１０６】
また、本実施の形態による撮像素子２０は、基準信号生成部２４７が生成した黒基準信号を、水平ブランキング期間から撮像信号期間に移行するときにコネクタ部５に伝送するため、消費電力の変動による電源電圧変動の発生を抑制することができる。よって、電源変動による画質劣化を抑えることが可能となる。
【０１０７】
また、ノイズ除去部２４３に、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量（ＡＣ結合コンデンサ）２５２の容量を低く抑えることができる。また、サンプリング容量が無い分、ノイズ除去部２４３の占有面積を小さくすることができる。
【０１０８】
さらに、１画素ごとに撮像信号と基準電圧Ｖｒｅｆとを交互に出力することができる。これにより、例えば、コネクタ部５に設けられる相関二重サンプリング回路で、信号の伝送中に重畳する同相ノイズを効果的に除去することができる。
【０１０９】
なお、基準信号生成部２４７，２４８は、いずれも省略可能である。また、サンプルホールド部２５５も、省略可能である。サンプルホールド部２５５を省略した場合でも、後段のマルチプレクサ２６により、撮像信号のみが選択され、出力部３１には、撮像信号と基準電圧Ｖｒｅｆとが交互に出力される。
【０１１０】
なお、上述の実施の形態では、画素共有を行わずに、１つの光電変換素子で単位セルを構成したが、複数の光電変換素子を一組として単位セルを構成するようにしてもよい。この場合、例えば、列方向に隣り合う２つの光電変換素子を一組として単位セルを構成したり、行方向に隣り合う２つの光電変換素子を一組として単位セルを構成したり、行方向及び列方向に隣り合う４つの光電変換素子を一組として単位セルを構成したりしてもよい。
【０１１１】
また、上述の実施の形態では、各単位画素２３０及び基準信号生成部２４７，２４８がそれぞれ画素出力スイッチトランジスタを備えない構成としたが、各単位画素２３０及び基準信号生成部２４７，２４８がそれぞれ画素出力スイッチトランジスタを備えるようにしてもよい。その場合、各単位画素２３０及び基準信号生成部２４７の選択・非選択は、画素出力スイッチトランジスタのゲートに入力される駆動信号により行なわれる。
【符号の説明】
【０１１２】
１  内視鏡システム
２  内視鏡
３  伝送ケーブル
４  操作部
５  コネクタ部
６  プロセッサ
７  表示装置
２０  撮像部
２１  第１チップ
２２  第２チップ
２３  受光部
２４  読み出し部
２５  タイミング生成部
２７  バッファ
２８  ヒステリシス回路
２９  位相調整用信号生成部
３１  出力部
５１  ＡＦＥ部
５２  撮像信号処理部
５３  駆動信号生成部
６１  電源部
６２  画像信号処理部
２３０  単位画素
２３１  光電変換素子
２３３  電荷変換部
２３４  転送トランジスタ（第１の転送部）
２３６  画素リセット部
２３６ａ  基準信号生成用リセット部
２３７  画素ソースフォロアトランジスタ（画素増幅トランジスタ）
２３７ａ  基準信号生成用ソースフォロアトランジスタ
２３９，２３９ａ  垂直転送線（第１の転送線）
２４１  垂直走査部（行選択部）
２４２  電流源
２４３  ノイズ除去部
２４４  列ソースフォロアトランジスタ
２４５  水平走査部（列選択部）
２４６，２４６ａ，２４６ｂ，２４６ｃ  基準電圧生成部
２４９，２９３  マルチプレクサ
２４７，２４８  基準信号生成部
２５２  転送容量
２５３  クランプスイッチ
２５４  列選択スイッチ（第２の転送部）
２５５  サンプルホールド部
２５６  水平リセットトランジスタ
２５８  水平転送線（第２の転送線）
２６１  バッファ
２６２  サンプルホールドスイッチ
２６３  サンプル容量
２６４  オペアンプ
２９１，２９２  抵抗
２９４  スイッチ
【図１】
0005826968.tif 000002
【図２】
0005826968.tif 000003
【図３】
0005826968.tif 000004
【図４】
0005826968.tif 000005
【図５Ａ】
0005826968.tif 000006
【図５Ｂ】
0005826968.tif 000007
【図５Ｃ】
0005826968.tif 000008
【図６】
0005826968.tif 000009
【図７】
0005826968.tif 000010