(57)【要約】  ＯＬＥＤデバイスを製造する方法は、第１の電極を有する基板を制御環境内に提供すること、制御環境内で基板をベーキングして水分を除去すること、基板をベーキングした後に、制御環境内で水分が低減した基板上に無機短絡低減層を形成することであって、短絡低減層は第１の電極の固有抵抗よりも大きな固有抵抗を有する、こと、制御環境内で水分が低減した基板上に有機エレクトロルミネセンス媒体を形成すること、制御環境内で有機エレクトロルミネセンス媒体上に第２の電極を形成してＯＬＥＤデバイスを形成する、こと、及びＯＬＥＤデバイスを封入することを含む。
2011513915.tif 000002
【特許請求の範囲】
【請求項１】
ＯＬＥＤデバイスを製造する方法であって、
（ａ）第１の電極を有する基板を制御環境内に提供すること、
（ｂ）前記制御環境内で前記基板をベーキングすることであって、水分を除去する、こと、
（ｃ）前記基板をベーキングした後に、前記制御環境内で水分が低減した基板上に無機短絡低減層を形成することであって、該短絡低減層は前記第１の電極の固有抵抗よりも大きな固有抵抗を有する、こと、
（ｄ）前記制御環境内で水分が低減した基板上に有機エレクトロルミネセンス媒体を形成すること、
（ｅ）前記制御環境内で前記有機エレクトロルミネセンス媒体上に第２の電極を形成して前記ＯＬＥＤデバイスを形成する、こと、及び
（ｆ）前記ＯＬＥＤデバイスを封入すること
を含む、ＯＬＥＤデバイスを製造する方法。
【請求項２】
前記短絡低減層は１つ又は複数のターゲットからのスパッタリングによって形成される、請求項１に記載の方法。
【請求項３】
前記短絡低減層は１つのターゲットからスパッタリングされる、請求項２に記載の方法。
【請求項４】
前記短絡低減層は、Ｉｎ2Ｏ3、ＺｎＳ、ＳｎＯ2及びＳｉＯ2のうちの１つ又は複数を含む、請求項１に記載の方法。
【請求項５】
前記短絡低減層の固有抵抗は５０Ω*ｃｍ〜１×１０8Ω*ｃｍである、請求項１に記載の方法。
【請求項６】
前記短絡低減層の固有抵抗は５×１０3Ω*ｃｍ超である、請求項５に記載の方法。
【請求項７】
前記短絡低減層の固有抵抗は１×１０7Ω*ｃｍ未満である、請求項５に記載の方法。
【請求項８】
前記制御環境は、１つ又は複数のチャンバを有する真空装置によって与えられる、請求項１に記載の方法。
【請求項９】
前記ベーキングは８０℃〜２２０℃の温度において実行される、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＯＬＥＤデバイス及びディスプレイにおける短絡低減に関する。
【背景技術】
【０００２】
有機エレクトロルミネセンス（ＥＬ）デバイスは、最も簡単な形において、正孔を注入するためのアノードとしての役割を果たす第１の電極と電子を注入するためのカソードとしての役割を果たす第２の電極との間に配置される有機エレクトロルミネセンス媒体を含む。有機エレクトロルミネセンス媒体は、正孔及び電子の再結合を助長し、それにより光が放射される。これらのデバイスは一般的に、有機発光ダイオード、又はＯＬＥＤとも呼ばれる。基本的な有機ＥＬ素子が、米国特許第４，３５６，４２９号明細書において記述されている。たとえば、テレビ、コンピュータモニタ、携帯電話ディスプレイ、又はデジタルカメラディスプレイのようなディスプレイとして有用であるピクセル化されたＯＬＥＤディスプレイデバイスを構成するために、個々の有機ＥＬ素子をマトリックスパターンでピクセルとして配置することができる。これらのピクセルを全て同じ色で発光させて、それにより単色ディスプレイを作り出すことができるか、又は３ピクセル、赤、緑、青（ＲＢＧ）ディスプレイのように多数の色を生成することができる。高性能のディスプレイを作り出すために、ＯＬＥＤディスプレイデバイスは、アクティブマトリックス（ＡＭ）駆動回路を用いて製造されてきた。そのようなＡＭ  ＯＬＥＤディスプレイデバイスの一例が、米国特許第５，５５０，０６６明細書において開示されている。
【０００３】
ＡＭ  ＯＬＥＤデバイスの有機エレクトロルミネセンス媒体は、多くの場合に、大型の真空システム内で形成される。これらの真空システムは、水分及び酸素を低濃度に抑えるように制御された環境を作り出すように設計される。これは、典型的な有機エレクトロルミネセンス素子は水分の存在によって劣化するためである。そのような真空システムを有する、ＡＭ  ＯＬＥＤデバイスを製造するための典型的な製造装置（tool）の一例が、日本国特開２００６−２６０９３９号公報に示されている。日本国特開２００６−２６０９３９号公報から分かるように、有機エレクトロルミネセンス層を形成する前に、基板又はアクティブマトリックス回路層内に閉じ込められる場合がある水分を除去するために、多くの場合にベーク室を備えることが望ましい。そのように水分が閉じ込められる結果として、使用又は保管が長期にわたると、ＯＬＥＤデバイスが劣化するおそれがある。典型的なベーキング工程は、２時間以上にわたって、２００℃〜２５０℃の温度範囲において行なわれる可能性がある。
【０００４】
有機ＥＬディスプレイを製造するとき、有機ＥＬ材料内に粒子汚染又は掻き傷のような問題があると、結果として、ディスプレイ内に欠陥が生じるおそれがある。粒子汚染又は掻き傷によって引き起こされる１つのタイプの欠陥は、薄い有機材料を通して短絡が生じ、アノードとカソードが接続されることである。アノードとカソードとの間の短絡によって、発光しないピクセル（デッドピクセル）、又は低い輝度で発光するピクセル（暗いピクセル）が生じる。短絡欠陥に耐えるロバスト性を改善するための構造が、米国特許第７，１８３，７０７号公報においてTyan他によって記述されている。Tyan他は、有機エレクトロルミネセンス媒体と電極のうちの１つとの間に配置される無機短絡低減層を含むことを記述している。短絡欠陥の中に流れる漏れ電流を低減するために、その短絡低減層は、或る特定の電気固有抵抗及び厚みを有する。モリブデン酸化物、及び部分的に導電性の金属酸化物と絶縁性の酸化物、フッ化物及び硫化物との混合物を含む、いくつかの有用な材料が記述されている。
【０００５】
しかしながら、ベーキングにかけると、短絡低減層が劣化することがわかっている。それゆえ、短絡低減層を有し、閉じ込められる水分も少ないＯＬＥＤデバイスを製造するための新たな製造システム及び方法が必要とされる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、短絡低減層を有するＯＬＥＤディスプレイデバイスを製造する改善された方法を提供することである。本発明のさらに別の目的は、製造工程中に短絡低減層の劣化を抑えることである。本発明のさらに別の目的は、ＯＬＥＤディスプレイデバイスに対する水分又は溶媒汚染を低減し、それにより、有機エレクトロルミネセンス素子への損傷を小さくすることである。
【課題を解決するための手段】
【０００７】
これらの目的は、ＯＬＥＤデバイスを製造する方法であって、
（ａ）第１の電極を有する基板を制御環境内に提供すること、
（ｂ）制御環境内で基板をベーキングすることであって、水分を除去する、こと、
（ｃ）基板をベーキングした後に、制御環境内で水分が低減した基板上に無機短絡低減層を形成することであって、該短絡低減層は第１の電極の固有抵抗よりも大きな固有抵抗を有する、こと、
（ｄ）制御環境内で水分が低減した基板上に有機エレクトロルミネセンス媒体を形成すること、
（ｅ）制御環境内で有機エレクトロルミネセンス媒体上に第２の電極を形成してＯＬＥＤデバイスを形成する、こと、及び
（ｆ）ＯＬＥＤデバイスを封入すること
を含む、ＯＬＥＤデバイスを製造する方法によって達成される。
【図面の簡単な説明】
【０００８】
【図１】本発明による、ＯＬＥＤデバイスのピクセルの一部の断面図である。
【図２】本発明による、ＯＬＥＤデバイスを製造する方法を示すブロック図である。
【図３】本発明による、ＯＬＥＤデバイスを製造する際に有用な製造システムを示す図である。
【０００９】
層厚のようないくつかのデバイスの特徴の寸法は多くの場合にサブマイクロメートルの範囲にあるので、それらの図面は、寸法を正確にすることよりも、見やすくするような縮尺で描かれる。
【発明を実施するための形態】
【００１０】
本発明による短絡低減層を有するＯＬＥＤデバイスが図１に示される。その図は、アクティブマトリックスタイプディスプレイのピクセルの一部の断面を示す。そのＯＬＥＤデバイスは、トランジスタ１４０によって駆動されるＯＬＥＤ素子３０を含む。トランジスタ１４０は、ＯＬＥＤディスプレイを駆動するために一般的に用いられ、当該技術分野においてよく知られているようなアクティブマトリックス駆動回路の一部である。そのようなアクティブマトリックスタイプＯＬＥＤデバイスの他の例が、米国特許出願公開第２００７−０２５７６０６号明細書において見出すことができる。アクティブマトリックス回路の使用は、本発明の一実施形態を表す。しかしながら、本発明は、アクティブマトリックスタイプＯＬＥＤデバイスには限定されず、当業者であれば、アクティブマトリックス回路によって駆動されないＯＬＥＤデバイス（すなわち、パッシブマトリックスタイプＯＬＥＤデバイス）で本発明を実施することもできる。
【００１１】
ＯＬＥＤデバイスは基板１００上に製造される。有用な基板は、コーニング１７３７（登録商標）又はコーニングＥＡＧＬＥ（登録商標）タイプガラスのようなガラスから作製される基板を含む。金属箔（ステンレス鋼箔等）、シリコンウェハ及びプラスチック基板を含む、ＯＬＥＤとともに用いるための他の基板も知られている。当業者であれば、本発明において、そのような基板材料を用いることもできる。ＯＬＥＤデバイスが基板と反対の方向において光を放射するように作製される場合には（すなわち、トップエミッション構成）、不透明な基板材料の使用を採用することができる。
【００１２】
ここで、ＯＬＥＤデバイスのトランジスタ駆動部がさらに詳細に説明される。ＯＬＥＤデバイスを駆動するための数多くの異なるタイプのトランジスタが当該技術分野においてよく知られている。ここでは、ボトムゲートタイプのアモルファスシリコンを基にするトランジスタが示される。そのようなトランジスタの構成は当該技術分野において知られている。本発明はこのタイプの駆動トランジスタには限定されず、ポリシリコンを基にするトランジスタ、及びトップゲートタイプのトランジスタを含む、数多くの他の駆動トランジスタを用いることもできる。トランジスタ１４０が基板１００上に形成される。当該技術分野において知られているように、所望に応じて、たとえば、窒化シリコン又は酸化シリコンを含む種々の障壁層（図示せず）を基板１００とトランジスタ１４０との間に用いることができる。トランジスタ１４０は３つの端子、ゲート１４３、端子１４６及び端子１４９から形成される。ゲート１４３は、Ｃｒ、Ｍｏ、Ａｌ等の導電性材料から形成される。端子１４６及び１４９は、たとえば、ＯＬＥＤ素子の極性及びアクティブマトリックスピクセル駆動回路（図示せず）の残りの部分に応じて、ソース、ドレインいずれかの端子として構成することができる。端子１４９は、ＯＬＥＤ素子に電流を供給する電力線（図示せず）の一部として形成することもできる。トランジスタ１４０は半導体１４１も含む。端子１４６及び１４９は、アルミニウム、若しくはＡｌ：Ｎｄのようなアルミニウム合金のような導体を含むか、又はＭｏ、Ｃｒ、Ｔｉ等を積重されたＡｌ若しくはＡｌ：Ｎｄのような導電性材料の積重体から形成することもできる。半導体１４１は、たとえば、アモルファスシリコンを含むことができる。半導体１４１は、ドープされた領域１４１ｂ及びドープされない領域１４１ａから構成される。半導体１４１は、絶縁体層２０１によって、ゲート１４３から離隔して配置され、絶縁体層は、たとえば、窒化シリコン等から形成することができる。トランジスタ１４０上には、絶縁体層２０２が形成される。絶縁体層２０２は、たとえば、窒化シリコンのような無機層から形成される障壁副層２０２ａを含む。絶縁体層２０２は、たとえば、フォトパターニング可能な有機材料等から形成されることができる、平坦化副層２０２ｂのような平坦化副層も含む。代替的には、絶縁体層２０２は、それよりも多くの、又は少ない副層から形成することもできる。絶縁体層２０２内に開口部１４５が形成され、それにより、トランジスタ１４０の端子１４６に電気的に接続できるようにする。
【００１３】
絶縁体層２０２上には、下側電極１８１が形成される。下側電極１８１は、酸化インジウムスズ（ＩＴＯ）、又は酸化インジウム亜鉛（ＩＺＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）等のような他の透明導電性酸化物から形成することができる。ガラスのような透明基板１００とともに用いられるときに、そのような透明下側電極材料によって、ＯＬＥＤデバイスからの光放射を、基板を通して視認できるようになる。この構成は、ボトムエミッション構成として知られている。光放射が反対方向から視認される（トップエミッション構成と呼ばれる）か、又は両方向において視認される（デュアルエミッション構成と呼ばれる）代替の構成も当該技術分野において知られており、本発明に適用することができる。下側電極は、ＯＬＥＤ素子３０のアノードとして構成することができるが、下側電極が有機発光ダイオードのカソードとして代替的に構成される構成も当該技術分野において知られており、本発明に適用することができる。下側電極１８１の縁部は絶縁体層２０３によって覆われる。この絶縁体層２０３は、たとえば、フォトパターニングされるポリマーから構成することができ、下側電極１８１の縁部において高い電界を防ぐための役割を果たす。この目的を果たすための類似の絶縁体層が米国特許第６，２４６，１７９号明細書において記述されている。絶縁体層２０３を使用するのは有用であるが、本発明の実施を成功に導くのに必要ではない。
【００１４】
下側電極１８１上に短絡低減層３５０が形成される。短絡低減層の好ましい組成は、酸化インジウムスズ（ＩＴＯ）、及び硫化亜鉛（ＺｎＳ）二酸化シリコン（ＳｉＯ2）の混合物である（この混合物は、これ以降、ＺＳＯと呼ばれる）。短絡低減層は、第１のＩＴＯスパッタターゲット及び第２のＺＳＯスパッタリングターゲットからの同時スパッタリングによって形成することができる。代替的には、単一の化合物スパッタターゲット内に種々の成分の材料を混合することができる。短絡低減層にとって有用な他の材料は、米国特許出願公開第２００５−０２２５３３４号明細書において記述されている。
【００１５】
短絡低減層１２０上に、有機エレクトロルミネセンス媒体３１０が形成される。当該技術分野において数多くの異なる有機エレクトロルミネセンス媒体構成が知られており、当業者であれば、本発明にうまく適用することができる。有機エレクトロルミネセンス媒体３１０は単一の層として示されるが、正孔輸送副層及び電子輸送副層のような複数の副層を含むことが好ましい。有機エレクトロルミネセンス媒体３１０は、正孔注入副層及び発光副層のようなさらに別の副層を含むことができる。たとえば、基本的な２層エレクトロルミネセンス媒体デバイス構造が、米国特許第４，３５６，４２９号明細書において記述されている。有機エレクトロルミネセンス媒体３１０の１つの例示的な構成は、ＮＰＢ（４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル）を含む正孔輸送副層及びＡｌＱ（トリス（８−ヒドロキシキノリン）アルミニウム）を含む電子輸送副層を含む。さらに、多くの場合に、アノードと正孔輸送副層との間に正孔注入副層を設けることが有用である。正孔注入材料は、正孔輸送層に正孔を注入するのを容易にするための役割を果たすことができる。当該技術分野において多種多様な正孔注入材料が知られている。米国特許第６，７２０，５７３号明細書において記述されているように、ヘキサアザトリフェニレン誘導体が正孔注入材料として有用である。特に有用な化合物は、以下の化学式Ｋ−１によるヘキサアザトリフェニレン誘導体を含む。ただし、各Ｒは、水素原子、Ｃ１〜１２炭化水素、ハロゲン、アルコキシ、アリールアミン、エステル、アミド、芳香族炭化水素、複素環式化合物、ニトロ、ニトリル（−ＣＮ）基から成る群から個別に、又は同時に選択される。
【００１６】
【化１】
2011513915.tif 000003
【００１７】
特に有用な正孔注入ヘキサアザトリフェニレン誘導体は、化学式Ｋ−２として以下に示される、ヘキサシアノヘキサアザトリフェニレン（ＣＨＡＴＰ）である。
【００１８】
【化２】
2011513915.tif 000004
【００１９】
有機エレクトロルミネセンス媒体３１０上には、上側電極３２０が形成される。単一の層として示されるが、上側電極３２０も複数の副層を含むことができる。いくつかの上側電極構成が当該技術分野において知られており、当業者であれば、本発明に適用することができる。上側電極３２０に関する１つの構成は、電子注入を容易にするために有機エレクトロルミネセンス媒体３１０と接触している約０．５ｎｍ厚のＬｉ又はＬｉＦの副層と、それに続く約１００〜４００ｎｍ厚のＡｌの副層とを含む。ＯＬＥＤデバイス製造の技術分野において一般的に用いられる、防湿封入（図示せず）又は乾燥剤（図示せず）のような他の機構を含むこともできる。ＯＬＥＤ素子３０は、有機エレクトロルミネセンス媒体３１０、下側電極１８１及び上側電極３２０から形成され、絶縁体層２０３内の開口部によって画定される。下側電極１８１と上側電極３２０との間に電界を印加することによって、ＯＬＥＤ素子３０が光放射３９０を生成する。
【００２０】
米国特許出願公開第２００５−０２２５２３４号明細書においてTyan他によって教示されているように、短絡低減層３５０は、電極間の短絡の経路内に抵抗性の構成要素を導入することによって、粒子汚染によって引き起こされる短絡のような、小さな局所的短絡の中に流れる漏れ電流を低減する。短絡低減層は、高い抵抗を有し、第１の電極及び第２の電極よりも大きな固有抵抗を有する。短絡低減層３５０は、短絡の中に流れる望ましくない漏れ電流を、機能するＯＬＥＤ素子３０の中に流れる電流未満まで低減するだけの十分に高い抵抗を有することが望ましい。しかしながら、短絡低減層の抵抗があまりにも高い場合には、ＯＬＥＤ素子３０全体の中に流れる電流が弱くなり、それにより、結果として、動作電圧が上昇する。一方、短絡低減層の抵抗が低すぎる場合には、短絡低減層内に横方向電流が生じ、結果として、隣接する発光エリア又はピクセル間にクロストークが生じるおそれがある。Tyan他は、短絡の中に流れる電流をＯＬＥＤの中に流れる電流の１０％以下まで低減することを目標とすると、電流を低減するために必要とされる短絡低減層の固有抵抗は、発光素子のサイズ、及びＯＬＥＤ素子を通して駆動される電流に依存することをさらに教示している。短絡の中を流れる電流は短絡の面積にもよる。Tyan他は、１マイクロメートル×１マイクロメートルの欠陥面積例を記述している。しかしながら、実際の欠陥は、それよりもはるかに小さい可能性があり、たとえば、０．１マイクロメートル×０．１マイクロメートル、又はそれよりも小さい可能性がある。
【００２１】
典型的な高解像度ディスプレイの応用例の場合、各ピクセルの発光面積は約０．１ｍｍ×０．１ｍｍ、すなわち１×１０-4ｃｍ2とすることができる。典型的なＯＬＥＤディスプレイの場合のピークピクセル電流は、１マイクロアンペア〜１０マイクロアンペア（μＡ）とすることができる。それゆえ、ピーク電流密度は約１０ｍＡ／ｃｍ2〜１００ｍＡ／ｃｍ2である。短絡低減層は、２ｎｍ〜５００ｎｍの厚みで構成されることが好ましく、２０ｎｍ〜２００ｎｍの厚みで構成されることがさらに好ましい。
【００２２】
本発明の目的を果たす上で、短絡低減の固有抵抗のための好ましい上限は、ピーク電流において動作するときに、その両端で有意な電圧降下が生じる抵抗と見なされるであろう。ＯＬＥＤ素子は典型的には、効率及び層構成に応じて、３Ｖ〜２０Ｖの電圧において動作するので、有意な電圧量は２Ｖの付加電圧と見なすことができる。
【００２３】
所与のピクセルの場合の短絡低減層の抵抗（Ｒ）は、以下の式から求めることができる。
【００２４】
【数１】
2011513915.tif 000005
【００２５】
ただし、ρは固有抵抗であり、ｔは短絡低減層の層厚であり、Ａpixelはピクセルの発光面積である。その際、動作エリア（短絡エリアを除く）において短絡低減層にかかる電圧（Ｖ）は、以下の式から求めることができる。
【００２６】
【数２】
2011513915.tif 000006
【００２７】
ただし、ＩDは単位面積当たりの電流密度である。
【００２８】
式２から分かるように、電圧降下は電流密度に関連し、ピクセルの面積には直接関連しない。それゆえ、電圧限界は、ピクセルのサイズには依存しない。２０ｎｍの厚み及び１０ｍＡ／ｃｍ2のピーク電流密度において、２Ｖの好ましい上限を達成するために、短絡低減層の固有抵抗は好ましくは１×１０8Ω*ｃｍ以下にすべきである。より好ましくは、０．２Ｖ未満の電圧上昇を達成するために、固有抵抗の上限は１×１０7Ω*ｃｍ未満にすべきである。
【００２９】
同様に、好ましい下限は、その応用例の仕様による。短絡低減層は、ＯＬＥＤデバイスの上側電極又は下側電極よりも高い抵抗を有する。たとえば、下側電極のために通常用いられる酸化インジウムスズ（ＩＴＯ）は、一般的に、５×１０-4Ω＊ｃｍ以下の固有抵抗を有する。上記のように、短絡低減層は、短絡の中に流れる電流を、通常のピクセル動作電流の１０％未満まで低減することが好ましい。その際、固有抵抗の下限は、以下の式から求めることができる。
【００３０】
【数３】
2011513915.tif 000007
【００３１】
ただし、Ｉlimitは短絡の中に流れることを許される電流の望ましい限界であり、Ａshortは短絡の面積である。短絡低減層が２００ｎｍ厚であり、短絡が０．１マイクロメートル×０．１マイクロメートルであり、１０Ｖで動作し、且つピーク電流の１０マイクロアンペアの１０％の限界を許すピクセルの事例を取り上げると、短絡低減層は、５０Ω*ｃｍよりも大きな固有抵抗を有することが好ましいであろう。より好ましくは、２０ｎｍの厚みを有する短絡低減層及び１マイクロアンペアの１０％の電流限界の事例の場合、短絡低減の固有抵抗は５×１０3Ω*ｃｍよりも大きくすべきである。短絡面積をさらに１マイクロメートル×１マイクロメートルまで大きくした事例では、５×１０5Ω*ｃｍの下限を課すことができる。
【００３２】
正確にパターニングすることなく、短絡低減層が複数のピクセルにわたって適用されることになる場合には、ピクセル間クロストークを制限することも望ましい。再び、厳密な要件は、ピクセル寸法及び間隔、動作電流、並びにピクセル駆動回路のような設計の詳細による。この場合に、短絡低減層は、いかなるクロストークの影響も制限するだけの十分な固有抵抗を有するべきである。
【００３３】
ここで、短絡低減層のために有用な薄膜の一例が説明される。短絡低減層薄膜（サンプルＳ１）が、重量比で６８．３％Ｉｎ2Ｏ3、２０．９％ＺｎＳ、７．６％ＳｎＯ2及び３．２％ＳｉＯ2を含む、直径２インチの単一のターゲットからのスパッタリングによって準備された。そのスパッタリングは、アルゴンの中に５．２％の酸素を有する気体混合物を流しながら、約４．５ミリトルの周囲圧において実行された。ＲＦマグネトロン源を用いて、スパッタターゲットを８０Ｗで駆動した。比較薄膜（サンプルＣ１、Ｃ２及びＣ３）も同時に準備され、その後、２２０℃、１３０℃及び８０℃の温度において２時間にわたってベーキングにかけられた。薄膜の結果的な抵抗特性が以下の表１に列挙される。
【００３４】
【表１】
2011513915.tif 000008
【００３５】
表１から分かるように、ベーキングの工程によって、薄膜特性に変化が生じ、結果として、サンプルＡに比べて比較サンプルの固有抵抗に損失又は低下が生じた。固有抵抗の損失又は低下によって、短絡欠陥の中に流れる電流を低減する際の効果が下がることが比較サンプルにおいて示される。また、正確にパターニングすることなく、短絡低減層が複数のピクセルにわたって適用される構成において用いられる場合には、ピクセル間の電流が増加することになり、結果として、望ましくないピクセル間クロストークが生じるであろう。したがって、短絡低減層を有する基板は後にベーキングされるべきではなく、それゆえ、上記の日本国特開２００６−２６０９３９号公報において教示されているようなＯＬＥＤ製造装置及びＯＬＥＤデバイスを製造するための方法は、この短絡低減層薄膜を有するＯＬＥＤデバイスとともに用いるのに適していないことがわかった。
【００３６】
ここで図２を参照すると、本発明による、ＯＬＥＤデバイスを製造するための製造工程５００を示すブロック図が説明される。製造工程５００は、初期層を有する基板１００を提供することを含む（ステップ５１０）。これらの初期層は、下側電極１８１と、絶縁体層２０３と、絶縁体層２０２と、絶縁体２０１を含むトランジスタ１４０のようなアクティブマトリックス回路を設ける全ての層とを含む。トランジスタ１４０を含む、これらの層を形成するための製造工程は、当該技術分野において知られている。
【００３７】
その後、これらの初期層を含む基板１００を、制御環境内に装填する（ステップ５２０）。制御環境は、窒素、アルゴン等の不活性ガスを含む環境であるか、又は１３３Ｐａ未満、好ましくは０．１３３Ｐａ未満、さらに好ましくは０．１３３ｍＰａ未満のような減圧（真空）に保持される環境である。制御環境は、ドライボックス、真空チャンバ、或いは直接接続されるか、又は移送容器によって連結される複数のドライボックス及び／又は真空チャンバとすることができる。制御環境は、製造工程中に変更することができる。たとえば、制御環境は、接続される環境チャンバによって、減圧環境から窒素環境に変更することができる。この開示の目的を果たす上で、任意のそのような接続される制御環境は、まとめて「１つの制御環境」と見なされる。好ましい制御環境は、密封真空容器クラスタシステム、又は／及びインライン真空容器システムである。この制御環境は、水分及び酸素の存在時に劣化することが知られている有機エレクトロルミネセンス媒体材料を後に堆積するのに好都合である。
【００３８】
その後、基板を、制御環境内で、高温で、且つ長時間にわたってベーキングする（ステップ５３０）。たとえば、基板を２２０℃において、２時間にわたってベーキングすることができる。このベーキングステップは、基板の表面に捕らえられているか、又は基板内のいずれかの層内に吸収される水分を除去するために実行される。たとえば、絶縁体層２０３、及び絶縁体層２０２の平坦化副層２０２ｂのような有機材料を含む層は、ベーキングステップ（ステップ５３０）中に放出されるまで、閉じ込められる可能性がある水分を吸収する傾向がある。最終的なＯＬＥＤデバイス内に閉じ込められる水分又は酸素は、時間の経過とともに、ＯＬＥＤ素子を劣化させる可能性がある。それゆえ、そのような劣化を抑えるために、ベーキングを通して、閉じ込められた水分の大部分を除去する必要がある。後に吸収される水分の量を低く抑えるために、ベーキング後に、デバイスが封入されるまで基板は制御環境内にとどまる。
【００３９】
次に、短絡低減層を形成する（ステップ５４０）。これは、たとえば、上記のようなスパッタ堆積によって果たされる。本発明人は、短絡低減層が形成されると、高温に晒されるときに変化する可能性があることに気がついている。たとえば、上記のように、短絡低減層の固有抵抗は１０分の１〜１０００分の１に低減する可能性があることに気がついている。そのような固有抵抗の損失によって、短絡低減層は、短絡欠陥を低減するという役割を果たすのに有効ではなくなる。それゆえ、本発明によれば、短絡低減層の形成（ステップ５４０）は、ベーキング（ステップ５３０）中に水分が除去された後に、且つ制御環境内に存在する間に実行される。この構成は、閉じ込められた水分を除去できるようにすると同時に、短絡低減層が劣化するのを防ぐ。オプションで、短絡低減層堆積を良好に制御できるようにするために、ベーキング（ステップ５３０）後に、且つ短絡低減層の形成（ステップ５４０）前に、基板を冷却することができる。そのような冷却は、受動的に（すなわち、或る時間だけ待つことによって）、又は能動的に（すなわち、周囲温度を下げるか、又は冷却されたヒートシンクを設けることによって）行なうことができる。ディスプレイの発光エリア上にのみ短絡低減層を形成し、たとえば、外部からの電気的接続が形成される好ましいディスプレイのエリア上には形成しないように、シャドーマスクを通して短絡低減層を堆積することもできる。
【００４０】
制御環境内に存在する間に、ステップ５５０において、基板上に有機エレクトロルミネセンス媒体３１０を形成する。上記のように、エレクトロルミネセンス媒体３１０は、複数の異なる有機材料を含む、複数の副層から構成されることが好ましい。これらの有機エレクトロルミネセンス媒体材料を堆積するための１つの好ましい方法は、有機材料を含む、グラファイトボート又はるつぼのような複数の材料源を加熱して、材料が蒸発又は昇華し、短絡低減層３５０、下側電極１８１及び基板１００上に凝結するようにすることである。有機エレクトロルミネセンス媒体材料は、ディスプレイデバイスの発光エリア上にのみ形成され、外部からの電気的接続を形成するために用いることができる周辺エリア上には形成されないように、シャドーマスクを通して堆積することができる。有機エレクトロルミネセンス媒体材料を堆積する代替の方法も当該技術分野において知られており、その例は、ドナー基板からのレーザ転写を含む。
【００４１】
次に、依然として制御環境内に存在する間に、上側電極３２０を形成する（ステップ５６０）。上側電極３２０は、蒸着又はスパッタリングのようないくつかの既知の方法によって形成することができる。上側電極材料も、発光エリア上にのみ形成され、基板１００の周辺エリア上には形成されないように、シャドーマスクを通して堆積することができる。
【００４２】
その後、制御環境内に存在する間に、デバイスを封入する（ステップ５７０）。当該技術分野において種々の封入方法が知られており、本発明に適用することができる。たとえば、ガラス又は金属製の封止部材を、接着剤を用いて基板に取り付けることができる。このステップは、ＯＬＥＤ素子に作用する可能性がある水分及び酸素をさらに低減するために、封入されたデバイス内に乾燥剤を与えることを含むことができる。代替的には、透湿性が低い薄膜が上側電極上に形成される薄膜封入法が用いられる。原子層堆積（ＡＬＤ）法によって堆積される酸化アルミニウムの層と、後続のパリレン層とを含む、ＯＬＥＤデバイスに適用される薄膜封入のいくつかの例が、米国特許出願公開第２００１／００５２７５２Ａ１号明細書及び第２００２／０００３４０３Ａ１号明細書において記述されている。デバイスが封入されると、そのデバイスを制御環境から安全に取り出すことができる（ステップ５８０）。
【００４３】
ここで図３を参照すると、本発明を実施するのに有用な製造装置４００が示される。製造装置４００は、中央チャンバ４４０の周囲に配置される、制御環境を保持するためのいくつかの真空チャンバを含む。中央チャンバ４４０は、チャンバ間で基板を移動させるための移送ロボット４４９を含む。装填チャンバ４１０を用いて、基板を制御環境に装填する（ステップ５２０）。減圧制御環境の場合、装填チャンバ４１０は真空ポンプを含む。装填チャンバ４１０はオプションで、複数の基板を保持することができる。次に、基板はベーク室４２０に移される。オプションで、一度に複数の基板をベーク室４２０の中に移すことができる。代替の構成では、装填チャンバ４１０及びベーク室４２０の機能を１つのチャンバにまとめることができる。ベーク室４２０において、基板を、２２０℃のような高温に晒す（ステップ５３０）。加熱は、窒素、アルゴン又はヘリウム環境における放射加熱又は対流加熱のような方法によって果たすことができる。ベーキングは、上記のように基板から水分を除去し、低水分状態を達成するための役割を果たす。オプションで、上記のように基板を冷却することができる。
【００４４】
その後、基板を、短絡低減層を堆積するためのチャンバ４３０に移す（ステップ５４０）。この時間中に、ベーキング（ステップ５３０）によって達成された低水分状態を保持するために、基板は制御環境内に保持される。チャンバ４３０は、基板上に短絡低減層３５０を堆積するためのスパッタ源を含む。その堆積は、上記のように、シャドーマスクを通して選択的に行なうことができる。
【００４５】
次に、基板を、チャンバ４４０内の移送ロボット４４９によって、有機エレクトロルミネセンス媒体３１０の複数の有機副層を堆積するための制御環境下にある有機堆積チャンバ４４１、４４２、４４３、４４４及び４４５のうちの１つ又は複数の中に移す（ステップ５５０）。有機堆積チャンバはそれぞれ、基板上に有機材料を蒸着するための１つ又は複数の蒸着源（又はボート）を含むことができる。有機副層は、各有機堆積チャンバ内に装填されるシャドーマスクを通して、基板の選択されたエリア上に堆積することができる。次に、基板を、移送ロボット４４９によって、上側電極３２０を堆積するための電極堆積チャンバ４４６に移す（ステップ５６０）。電極堆積チャンバ４４６は、透明上側電極材料を堆積するための１つ又は複数の蒸発源又はスパッタ源を含むことができる。その後、基板は、制御環境下で、移送ロボット４４９によって封入チャンバ４５０に移される。封入（ステップ５７０）は、接着剤で取り付けられるガラス又は金属板のような封止部材でＯＬＥＤデバイスを封止することによって達成される。封入後に、基板は、取出しチャンバ４６０内に移され、そこで、基板を制御環境から安全に取り出すことができる（ステップ５８０）。
【符号の説明】
【００４６】
３０  ＯＬＥＤ素子
１００  基板
１４０  トランジスタ
１４１  半導体
１４１ａ  ドープされない領域
１４１ｂ  ドープされた領域
１４３  ゲート
１４５  開口部
１４６  端子
１４９  端子
１８１  電極
２０１  絶縁体層
２０２  絶縁体層
２０２ａ  障壁副層
２０２ｂ  平坦化副層
２０３  絶縁体層
３１０  エレクトロルミネセンス媒体
３２０  上側電極
３５０  短絡低減層
３９０  光放射
４００  製造装置
４１０  装填チャンバ
４２０  ベーク室
４３０  チャンバ
４４０  チャンバ
４４１  有機堆積チャンバ
４４２  有機堆積チャンバ
４４３  有機堆積チャンバ
４４４  有機堆積チャンバ
４４５  有機堆積チャンバ
４４６  電極堆積チャンバ
４４９  移送ロボット
４５０  封入チャンバ
４６０  取出しチャンバ
５００  製造工程
５１０  ステップ
５２０  ステップ
５３０  ステップ
５４０  ステップ
５５０  ステップ
５６０  ステップ
５７０  ステップ
５８０  ステップ
【図１】
2011513915.tif 000009
【図２】
2011513915.tif 000010
【図３】
2011513915.tif 000011
【国際調査報告】
2011513915.tif 000012
2011513915.tif 000013