(57)【要約】パッケージ化電子デバイス（２０）は、ダイパッド（３０）と、ダイパッド（３０）の周りに配置されるリード群（３２）と、そしてダイパッド（３０）の上側表面（３４）に取り付けられ、かつリード群（３２）に電気的に接続されるチップ（２４）と、を含む。パッケージング用材料（２８）で、ダイパッド（３０）、チップ（２４）、及びリード群（３２）を封止する。ダイパッド（３０）は、ダイパッド（３０）の上側表面（３４）に側壁（３８）に沿って形成される窪み群（４２）を含む。ダイパッド（３０）は更に、ダイパッド（３０）の下側表面（３６）に当該側壁に沿って形成される窪み群（４４）を含む。パッケージング用材料（２８）で、窪み群（４２，４４）を充填することにより、ダイパッド（３０）とパッケージング用材料（２８）との密着力が高まるので、ダイパッド（３０）及びパッケージング用材料（２８）は容易に剥離することがない。
2011517113.tif 000002
【特許請求の範囲】
【請求項１】
上側表面、下側表面、及び側壁を有するダイパッドにおいて、前記ダイパッドが、前記上側表面に前記側壁に沿って形成される第１の窪み群と、及び、前記下側表面に前記側壁に沿って形成される第２の窪み群とを備える、前記ダイパッドと、
前記ダイパッドの周りに配置されるリード群と、
を備える、パッケージ化電子デバイス用リードフレーム。
【請求項２】
前記ダイパッドは一定の厚さを有し、
前記第１の窪み群は前記ダイパッド内に前記上側表面から、前記厚さよりも短い第１の深さだけ延在し、及び、
前記第２の窪み群は前記ダイパッド内に前記下側表面から、前記厚さよりも短い第２の深さだけ延在する、
請求項１に記載のリードフレーム。
【請求項３】
前記第１の窪み群の前記第１の深さ、及び前記第２の窪み群の前記第２の深さは、ほぼ等しい、請求項２に記載のリードフレーム。
【請求項４】
前記第１の深さ及び前記第２の深さの各々は、前記厚さの約２分の１である、請求項２に記載のリードフレーム。
【請求項５】
前記第１及び第２の窪み群は半円形に設けられる、請求項１に記載のリードフレーム。
【請求項６】
前記第１及び第２の窪み群は、前記ダイパッドの端面に、かつそれぞれの上側表面及び下側表面が前記側壁と交差する位置に設けられる、請求項１に記載のリードフレーム。
【請求項７】
前記ダイパッド内に前記下側表面から延伸する前記第２の窪み群は、前記ダイパッド内に前記上側表面から延伸する前記第１の窪み群に対して前記側壁に沿って偏位している、請求項１に記載のリードフレーム。
【請求項８】
前記ダイパッドの材料部分は、前記第１の窪み群と前記下側表面との間に延伸し、及び前記ダイパッドの前記材料部分は、前記第２の窪み群と前記上側表面との間に延伸している、請求項７に記載のリードフレーム。
【請求項９】
前記ダイパッドの材料部分は、前記第１の窪み群の各々の間に延伸し、及び前記ダイパッドの前記材料部分は、前記第２の窪み群の各々の間に延伸している、請求項１に記載のリードフレーム。
【請求項１０】
上側表面、下側表面、及び側壁を有するダイパッドにおいて、前記ダイパッドが、前記上側表面に前記側壁に沿って形成される第１の窪み群と、前記下側表面に前記側壁に沿って形成される第２の窪み群とを備える、前記ダイパッドと、
前記ダイパッドの周りに配置されるリード群と、
前記ダイパッドの前記上側表面に取り付けられ、かつ前記リード群に電気的に接続されるチップと、
前記ダイパッド、前記チップ、及び前記リード群を封止するパッケージング用材料であって、前記パッケージング用材料で前記第１及び第２の窪み群を充填する、前記パッケージング用材料とを備える、パッケージ化電子デバイス。
【請求項１１】
前記ダイパッドは一定の厚さを有し、
前記第１の窪み群は前記ダイパッド内に前記上側表面から、前記厚さよりも短い第１の深さだけ延伸し、及び
前記第２の窪み群は前記ダイパッド内に前記下側表面から、前記厚さよりも短い第２の深さだけ延伸する、請求項１０に記載のパッケージ化電子デバイス。
【請求項１２】
前記ダイパッド内に前記下側表面から延伸する前記第２の窪み群は、前記ダイパッド内に前記上側表面から延伸する前記第１の窪み群に対して前記側壁に沿って偏位している、請求項１０に記載のパッケージ化電子デバイス。
【請求項１３】
前記ダイパッドの材料部分は、前記第１の窪み群と前記下側表面との間に延伸し、及び前記ダイパッドの前記材料部分は、前記第２の窪み群と前記上側表面との間に延伸している、請求項１２に記載のパッケージ化電子デバイス。
【請求項１４】
前記パッケージング用材料で前記ダイパッド及び前記リード群を、金属層が介在しない状態で封止する、請求項１０に記載のパッケージ化電子デバイス。
【請求項１５】
前記パッケージ化電子デバイスの前記下側表面は、前記パッケージング用材料から露出している、請求項１０に記載のパッケージ化電子デバイス。
【請求項１６】
上側表面、下側表面、及び側壁を有するダイパッドにおいて、前記ダイパッドが一定の厚さを有し、前記ダイパッドが、第１の窪み群と、第２の窪み群とを備え、前記第１の窪み群が前記上側表面に前記側壁に沿って形成され、かつ前記ダイパッド内に前記上側表面から、前記厚さよりも短い第１の深さだけ延伸し、前記第２の窪み群が、前記下側表面に前記側壁に沿って形成され、かつ前記ダイパッド内に前記下側表面から、前記厚さよりも短い第２の深さだけ延伸し、前記第２の窪み群が、前記第１の窪み群に対して前記側壁に沿って偏位している、前記ダイパッドと、
前記ダイパッドの周りに配置されるリード群と、
を備える、パッケージ化電子デバイス用リードフレーム。
【請求項１７】
前記第１及び第２の窪み群は半円形に設けられる、請求項１６に記載のリードフレーム。
【請求項１８】
前記第１の深さ及び前記第２の深さの各々は、前記厚さの約２分の１である、請求項１６に記載のリードフレーム。
【請求項１９】
前記ダイパッドの材料部分は、前記第１の窪み群と前記下側表面との間に延伸し、前記ダイパッドの前記材料部分は、前記第２の窪み群と前記上側表面との間に延伸している、請求項１６に記載のリードフレーム。
【請求項２０】
前記ダイパッドの材料部分は、前記第１の窪み群の各々の間に延伸し、前記ダイパッドの前記材料部分は、前記第２の窪み群の各々の間に延伸する、請求項１６に記載のリードフレーム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して、パッケージ化電子デバイス用リードフレームに関する。より詳細には、本発明は、成形密着性を向上させたダイパッド付きリードフレームに関する。
【背景技術】
【０００２】
集積回路などの電気回路は、パッケージ化電子デバイスに実装することができる。パッケージ化電子デバイスの構成要素は普通、１つ以上の金属リードフレーム、１つ以上の集積回路チップ、集積回路チップをリードフレームのダイパッドに取り付けるためのボンディング材料、チップ上のパッド群をリードフレームの個々のリードに電気的に接続するボンディングワイヤ、及び硬質プラスチックパッケージング用材料、または他の構成要素を被覆し、かつパッケージ化電子デバイスの外部を形成する封止材料を含む。パッケージング用材料または封止材料は、厳しい環境からの保護を可能にし、そしてチップとプリント回路基板との間の電気的な相互接続の構造的支持体となり得る。
【０００３】
リードフレームは、このようなパッケージの中心支持構造である。リードフレームの一部は、パッケージの内部に位置する、すなわちパッケージング用材料により完全に取り囲まれる。リードフレームのリード群の一部は、パッケージの外側に延伸し、そしてパッケージを外部に接続するために使用される。リードなしクワッドフラット（ｑｕａｄ  ｆｌａｔ  ｎｏ  ｌｅａｄｓ：ＱＦＮ）パッケージは、表面実装プリント回路基板用集積回路パッケージである。このタイプの集積回路パッケージでは、リード群はパッケージの外側に延伸しない。そうではなく、リードフレームのリードコンタクト群が、パッケージ化電子デバイスの下部表面から露出して、外部構成要素に接続される。従って、ＱＦＮ集積回路デバイスに使用されるリードフレームは、リードレスリードフレーム（ｌｅａｄｌｅｓｓ  ｌｅａｄｆｒａｍｅ）と表記されることがある。リードレスリードフレームは、集積回路パッケージに、従来のリードフレームよりも安い製造コストで、小さい寸法で、そして短い電気経路で格納することができる。
【０００４】
リフロー半田付けは、パッケージ化電子デバイスなどの表面実装部品を回路基板に取り付ける共通プロセスである。リフロー半田付け時には、パッケージ化電子デバイスは、例えば２６０℃を最高温度とする高温に曝され得る。リフロープロセス時に生じる温度変化のような温度変化によって、パッケージ化チップが製造時に応力を受けるようになる。当該応力は、集積回路をパッケージングする際に使用される異種材料（例えば、金属、パッケージング用材料など）の熱膨張率及び他の材料特性の差に起因する。この応力によって、パッケージング用材料からのリードフレームのダイパッド及び／又はリード群の剥離が生じ得る。具体的には、ダイパッドの側壁が大きな熱応力を水平方向に受けて、パッケージング用材料からの剥離が生じる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
先行技術による幾つかのリードレスリードフレーム構造では、金属層を、リードレスリードフレームの上部表面にメッキする必要がある。この金属層は開口部を含むことができ、この開口部から、ダイパッドのチップ取り付け領域を露出させて集積回路チップを取り付ける。当該金属層は、集積回路パッド群とリード群との間のボンディングワイヤのワイヤボンディング接続性を向上させるように機能することができる。残念なことに、この金属層は、ダイパッドの材料、パッケージング用材料、及び付加金属層の熱膨張率及び他の材料特性に大きな差が生じることに起因して、ダイパッド及びリード群がパッケージング用材料から剥離する現象を悪化させ得る。
【０００６】
製造時の、そして／または動作状態におけるパッケージング用材料からのリードレスリードフレームの剥離は、パッケージ化電子デバイスの動作に悪影響を及ぼす恐れがある。
【課題を解決するための手段】
【０００７】
図１は、本発明の１つの実施形態によるパッケージ化電子デバイス２０の側部断面図を示している。パッケージ化電子デバイス２０は、リードレスリードフレーム２２と、集積回路チップ２４と、ボンディングワイヤ群２６と、そしてリードフレーム２２、チップ２４、及びボンディングワイヤ群２６を封止するパッケージング用材料２８と、を含む。リードレスリードフレーム２２は、ダイパッド３０と、そしてダイパッド３０の周りに配置されるリード群３２と、を含む（図２及び３に最も明瞭に描かれている）。フラグ構造と表記されることがあるダイパッド３０は、上側表面３４と、下側表面３６と、そしてダイパッド３０を画定し、かつ上側表面３４と下側表面３６との間に延在する側壁３８と、を有する。チップ２４は、ダイパッド３０の上側表面３４に取り付けられる。ボンディングワイヤ群２６は、集積回路チップ２４のパッド群４０をリード群３２に接続する。以下に更に詳細に説明するように、パッケージ化電子デバイス２０のリードレスリードフレーム２２の成形密着性を向上させているので、リードフレーム２２がパッケージング用材料２８から容易に剥離することがない。
【０００８】
本発明に対する更に完全な理解は、詳細な説明及び請求項を、種々の図に関連付けて考察しながら参照することにより得られ、これらの図では、同様の参照番号がこれらの図全体を通じて同様の項目を指している。
【図面の簡単な説明】
【０００９】
【図１】本発明の１つの実施形態によるパッケージ化電子デバイスの側部断面図。
【図２】図１のパッケージ化電子デバイスのリードフレームの上面図。
【図３】リードフレームの底面図。
【図４】図２のリードフレームのダイパッドの側壁の部分側面図。
【図５】パッケージング用材料でダイパッドの窪み群を充填した状態のダイパッドの側壁の部分側面図。
【発明を実施するための形態】
【００１０】
図１は、本発明の１つの実施形態によるパッケージ化電子デバイス２０の側部断面図を示している。パッケージ化電子デバイス２０は、リードレスリードフレーム２２と、集積回路チップ２４と、ボンディングワイヤ群２６と、そしてリードフレーム２２、チップ２４、及びボンディングワイヤ群２６を封止するパッケージング用材料２８と、を含む。リードレスリードフレーム２２は、ダイパッド３０と、そしてダイパッド３０の周りに配置されるリード群３２と、を含む（図２及び３に最も明瞭に描かれている）。フラグ構造と表記されることがあるダイパッド３０は、上側表面３４と、下側表面３６と、そしてダイパッド３０を画定し、かつ上側表面３４と下側表面３６との間に延在する側壁３８と、を有する。チップ２４は、ダイパッド３０の上側表面３４に取り付けられる。ボンディングワイヤ群２６は、集積回路チップ２４のパッド群４０をリード群３２に接続する。以下に更に詳細に説明するように、パッケージ化電子デバイス２０のリードレスリードフレーム２２の成形密着性を向上させているので、リードフレーム２２がパッケージング用材料２８から容易に剥離することがない。
【００１１】
窪み群４２は、ダイパッド３０の上側表面３４に側壁３８に沿って形成される。同様に、窪み群４４は、ダイパッド３０の下側表面３６に側壁３８に沿って形成される。１つの実施形態では、窪み群４２及び４４は、ダイパッド３０の端面に、かつ該当する上側表面３４及び下側表面３６のそれぞれと側壁３８との交差部に設けられる。ダイパッド３０内に下側表面３６から延在する窪み群４４は、ダイパッド３０内に上側表面３４から延在する窪み群４２に対して側壁３８に沿ってずれている。その結果、窪み群４２は図１に、上側表面３４の半円形切り込みとして描かれている。しかしながら、これらの窪みがずれているので、窪み群４４は図１に実際に観察することができない。実際に観察することができるのではなく、窪み群４４を図１の半円破線で表わすことにより、これらの窪みがダイパッド３０内に下側表面３６から延在する様子を示すことができる。窪み群４２及び４４について以下に詳細に説明する。
【００１２】
ダイパッド３０は厚さ４６を示す。窪み群４２はダイパッド３０内に上側表面３４から、厚さ４６よりも短い深さ４８だけ延在する。同様に、窪み群４４はダイパッド３０内に下側表面３６から、これも厚さ４６よりも短い深さ５０だけ延在する。１つの実施形態では、深さ４８及び深さ５０は、ほぼ等しくすることができる。例えば、深さ４８及び５０の各々は、ダイパッド３０の厚さ４６の約２分の１とすることができる。しかしながら、これらの窪みがずれて上側表面３４及び下側表面３６に位置するように、これらの窪みを設けているので、窪み群４２及び４４が交わることはない。
【００１３】
窪み群４２及び４４は半円形であり、そして該当する上側表面３４及び下側表面３６からほぼ垂直に延在する。別の実施形態では、窪み群４２及び４４は、ジグザグ形状または鋸歯形状、矩形、或いはこれらの形状の幾つかの組み合わせのような他の形状とすることができる。パッケージング用材料２８で窪み群４２及び４４を充填する。従って、ダイパッド３０の上側表面３４及び下側表面３６の両方の表面の窪み群４２及び４４を組み合わせることにより、ダイパッド３０の成形密着性が向上するので、パッケージング用材料２８がダイパッド３０から剥離し難くなる。「成形密着性（ｍｏｌｄ  ｌｏｃｋｉｎｇ  ｃａｐａｂｉｌｉｔｙ）」という用語は、本明細書では、ダイパッド３０の構造的特徴を指すために使用され、これらの構造的特徴によって、ダイパッド３０へのパッケージング用材料２８の密着力が向上するので、ダイパッド３０からのパッケージング用材料２８の剥離が容易に起こり得ない。
【００１４】
リード群３２は、上部表面５２と、そして下部表面５４と、を含む。ボンディングワイヤ群２６が上部表面５２に接続されるのに対し、下部表面５４は、リード群３２の各リードのリード接触領域として機能する。ダイパッド３０の下側表面３６、及びリード群３２の各リードの下部表面５４は、パッケージング用材料２８から露出することに注目されたい。従って、プリント回路基板のような別の構造にマウントされる場合、ダイパッド３０の下側表面３６は、例えばグランドプレーンに取り付けることができる。更に、リード群３２の各リードの下部表面５４は、下地配線に（図示せず）取り付けて、リード群３２と、パッケージ化電子デバイス２０の外部の構成要素群との電気的相互接続を形成することができる。
【００１５】
パッケージ化電子デバイス２０は、集積回路チップ２４をリード群３２に接続するボンディングワイヤ群２６を含むものとして示されている。別の実施形態では、リードレスリードフレーム２２を利用してフリップチップパッケージまたは他のタイプのパッケージをパッケージングすることができる。フリップチップパッケージでは、チップ２４はフリップチップ、すなわちダイパッド３０にマウントされるフリップチップとすることができる。例えば、バンプ群をフリップチップダイに取り付けることができる。フリップチップをダイパッド３０に固定する場合、これらのバンプはリード群３２にじかに接触し、そして取り付けられる。
【００１６】
リード群３２は、ハーフエッチング部分５６を下部表面５４に含む。すなわち、ハーフエッチング部分５６は、リードフレーム２２の材料除去領域である。従って、リード群３２の各リードの上部表面５２の面積は、下部表面５４の面積よりも広い。パッケージング用材料２８でハーフエッチング部分５６を充填することにより、リード群３２の成形密着性（ｍｏｌｄ  ｌｏｃｋｉｎｇ）が向上するので、リード群３２は、パッケージング用材料２８から剥離し難くなる。
【００１７】
パッケージング用材料２８で、リードフレーム２２のダイパッド３０及びリード群３２を、金属層が介在しない状態で封止することに注目されたい。すなわち、パッケージ化電子デバイス２０のリードフレーム２２は、金属層でメッキされることがないので、メッキ金属層を含む先行技術デバイスに起こり得るリードフレーム２２及びパッケージング用材料２８の剥離を防止することができる。
【００１８】
図２によれば、図２は、パッケージ化電子デバイス２０（図１）のリードフレーム２２の上面図５８を示し、そして図３は、リードフレーム２２の底面図６０を示している。リードフレーム２２は、適切なリードフレーム材料（例えば、銅）のシート（図示せず）から、多くのフォーミングプロセスのうちのいずれかのプロセスを使用して形成される。リードフレームの１つの形態を形成する際、リードフレーム材料シートを、複数のリードフレーム（例えば、リードフレーム群２２）に対応するパターン群を含むパターンで型押しする、そして／または化学的にエッチングする。幾つかの実施形態では、リードフレームパターン群は、シートに行列状に配置される。
【００１９】
上面図５８は、ダイパッド３０の上側表面３４、及びリード群３２の上部表面５２を示している。窪み群４２がダイパッド３０内に上側表面３４から延在する様子を観察することができる。窪み群４２は、ダイパッド３０の厚さ４６（図１）全体を貫通して延在することはないので、クロスハッチングで示すように、ダイパッド３０の下地材料部分６２を、窪み群４２を通して観察することができる。リード群３２は更に、成形密着力強化穴６４を、これらのリードの上部表面５２に有することができる。成形密着力強化穴（ｍｏｌｄ  ｌｏｃｋｉｎｇ  ｈｏｌｅ）６４にパッケージング用材料２８が充填されると、この場合も同じように、リード群３２の成形密着性が向上する。
【００２０】
底面図６０は、ダイパッド３０の下側表面３６、及びリード群３２の下部表面５４を示している。窪み群４４がダイパッド３０内に下側表面３６から延在する様子を観察することができる。窪み群４４は、ダイパッド３０の厚さ４６（図１）全体を貫通して延在することはないので、クロスハッチングで示すように、ダイパッド３０の下地材料部分６２を、窪み群４４を通して観察することができる。ハーフエッチング部分５６も底面図６０に観察することができる。リード群３２の各リードの周りのハーフエッチング部分５６がダイパッド３０内に下側表面３６から延在する様子を観察することができる。ハーフエッチング部分５６は、ダイパッド３０の厚さ４６全体を貫通して延在することはないので、クロスハッチングで示すように、ダイパッド３０の下地材料部分６２を、ハーフエッチング部分５６を通して観察することができる。
【００２１】
上面図５８及び底面図６０は、窪み群４２及び４４がずれて配置される様子を表わしている。垂直中心線６６及び水平中心線６８が上面図５８及び底面図６０の各図に示される。図示のように、奇数個のほぼ等間隔の窪み４２がダイパッド３０の上側表面３４に、各側壁３８に沿った窪み群４２のうち最も中心の窪みを中心に、対応する垂直中心線６６及び水平中心線６８に関して対称に設けられる。これとは異なり、偶数個のほぼ等間隔の窪み４４が、ダイパッド３０の下側表面３６に設けられる。従って、窪み４４を中心に、対応する垂直中心線６６及び水平中心線６８に関して対称に設けられるような窪み４４は存在しない。そうではなく、窪み群４４は、中心線６６及び６８からずれて、偶数個の窪み４４が中心線６６及び６８のいずれの側にも設けられる。当該配置の１つの例外が、リード群３２のうちの１つのリードのタブ７２部分がダイパッド３０に相互接続される位置７０で生じる。
【００２２】
図４は、リードフレーム２２（図２）のダイパッド３０の側壁３８の部分側面図７４を示している。具体的には、部分側面図７４から、窪み群４４が窪み群４２に対してずらして配置されていることが分かる。窪み群４２はダイパッド３０内に上側表面３４から延在し、そして窪み群４４はダイパッド３０内に下側表面３６から延在する。ダイパッド３０の材料部分６２の突起群７６は上側表面３４から、ダイパッド３０の厚さ４６の約２分の１の厚さを貫通して延在する。同様に、ダイパッド３０の材料部分６２の突起群７８は下側表面３６から、ダイパッド３０の厚さ４６の約２分の１の厚さを貫通して延在する。このようにして、突起群７８の形状をした材料部分６２は、ダイパッド３０の窪み群４２と下側表面３６との間を延在する。同様に、突起群７６の形状をした材料部分６２は、ダイパッド３０の窪み群４４と上側表面３４との間を延在する。従って、リードフレーム２２（図１）は、上側表面３４から内部に向かってハーフエッチングして窪み群４２及び突起群７６が交互に形成された状態の、そして下側表面３６から内部に向かってハーフエッチングして窪み群４４及び突起群７８が交互に形成された状態のダイパッド３０を含む。突起群７６を突起群７８と交互に設け、そして窪み群４２を窪み群４４と交互に設けることにより、「交流正弦波」構造を側壁３８に沿って形成する。
【００２３】
図５は、パッケージング用材料２８で窪み群４２及び４４を充填した状態のダイパッド３０の側壁３８の部分側面図７４を示している。窪み群４２及び４４の「交流正弦波」構造により、側壁３８に沿った表面積を最大にして、パッケージング用材料２８へのダイパッドの密着力が向上することにより、ダイパッド３０が垂直方向または横方向に容易に移動することができないので、容易に剥離することができない。更に、パッケージ化電子デバイス２０の外部から集積回路チップ２４（図１）への側壁３８に沿った湿気侵入経路は、窪み群４２及び４４、及び突起群７６及び７８の「交流正弦波」構造によって最長になっている。集積回路チップ２４に到達し得る湿気の量を抑制して、集積回路チップ２４の動作寿命を延ばすことが望ましい。湿気侵入経路を最長にすることにより、すなわち湿気侵入経路を更に長くすることにより、湿気が集積回路チップ２４に到達するために要する時間を、先行技術構造におけるよりも長くすることにより、チップ２４の動作寿命を延ばすことができる。
【００２４】
本明細書において説明した実施形態は、ダイパッドの側壁に沿ってダイパッドの上側表面に形成される窪み群、及びダイパッドの側壁に沿ってダイパッドの下側表面に形成される窪み群を含むパッケージ化電子デバイス用リードフレームを備える。窪み群は、ダイパッドの材料部分の突起群と交互に設けられる。ダイパッドの上部及び底部の両方に窪み群の成形密着性を持つダイパッドによって、ダイパッドとパッケージング用材料との密着力を高める表面積が最大になる。この密着力によって、ダイパッドの成形密着性が向上して、ダイパッドは、垂直方向及び水平方向の両方向の移動が大幅に抑制されるので、容易に剥離することができない。
【００２５】
本発明の好適な実施形態について詳細に示し、そして説明してきたが、この技術分野の当業者であれば、種々の変更を本発明に、本発明の思想から、または添付の請求項の範囲から逸脱しない限り加え得ることが容易に理解できるであろう。
【図１】
2011517113.tif 000003
【図２】
2011517113.tif 000004
【図３】
2011517113.tif 000005
【図４】
2011517113.tif 000006
【図５】
2011517113.tif 000007
【国際調査報告】
2011517113.tif 000008
2011517113.tif 000009