(57)【要約】  誘電材料を含む半導体基板上の特徴的機構の応力蓄積を解放する堆積方法が提供される。この特徴的機構は、ギャップによって分離されたラインを含む。この方法は、チャンバ内において、半導体基板上の特徴的機構の上にライナ層を形成することを含む。特徴的機構の上のライナ層の応力を解放して、特徴的機構のラインの屈曲を実質的に低減させる。応力が解放されたライナ層の上に誘電体膜を堆積させて、特徴的機構のギャップを実質的に埋める。
2011529271.tif 000002
【特許請求の範囲】
【請求項１】
誘電材料を含む半導体基板上の特徴的機構の応力蓄積を解放する堆積方法であって、前記特徴的機構がギャップによって分離されたラインを含み、前記方法が、
チャンバ内において、前記半導体基板上の前記特徴的機構の上にライナ層を形成すること、
約４５０℃から約５５０℃の温度の前記チャンバ内で前記ライナ層をアイドリングして前記特徴的機構の上の前記ライナ層の応力を解放することにより、前記特徴的機構の前記ラインの屈曲を実質的に低減させること、および
応力が解放された前記ライナ層の上に誘電体膜を堆積させて、前記特徴的機構の前記ギャップを実質的に埋めること
を含む堆積方法。
【請求項２】
前記ライナ層の前記応力を解放することが、所定の時間にわたって前記チャンバ内で前記ライナ層をアイドリングすることを含む、請求項１に記載の堆積方法。
【請求項３】
前記ライナ層の前記応力を解放することが、略室温から約１０００℃までの温度で前記ライナ層をアニールすることを含む、請求項１に記載の堆積方法。
【請求項４】
前記特徴的機構の前記ラインのライン幅が約４０ｎｍ以下である、請求項１に記載の堆積方法。
【請求項５】
前記特徴的機構の前記ラインのアスペクト比が約１０以上である、請求項４に記載の堆積方法。
【請求項６】
前記ライナ層が、前記半導体基板の前記特徴的機構と実質的に一致する形状を有する、請求項１に記載の堆積方法。
【請求項７】
前記ライナ層が前記誘電体膜よりも硬い、請求項１に記載の堆積方法。
【請求項８】
前記誘電体膜が流動可能な誘電材料である、請求項７に記載の堆積方法。
【請求項９】
前記特徴的機構の前記ラインの側壁の前記ライナ層の厚さが約２ｎｍから約１０ｎｍである、請求項１に記載の堆積方法。
【請求項１０】
前記応力が約５０ＭＰａから約５００ＭＰａである、請求項１に記載の堆積方法。
【請求項１１】
誘電体の堆積中に半導体構造が屈曲することを防ぐ方法であって、
チャンバ内において、半導体基板上の前記半導体構造の上にライナ層を形成することであって、前記半導体構造に含まれる複数のラインのうち一のラインが、約４０ｎｍ以下のライン幅および約１０以上のアスペクト比を有すること、
約４５０℃から約５５０℃の温度の前記チャンバ内で前記ライナ層をアイドリングして前記半導体構造の上の前記ライナ層の応力を解放することにより、前記半導体構造の前記ラインの屈曲を実質的に低減させること、および
応力が解放された前記ライナ層の上に流動可能な誘電体膜を堆積させて、前記半導体構造のギャップを実質的に埋めること
を含む方法。
【請求項１２】
前記ライナ層の前記応力を解放することが、所定の時間にわたって前記チャンバ内で前記ライナ層をアイドリングすることを含む、請求項１１に記載の方法。
【請求項１３】
前記ライナ層の前記応力を解放することが、ほぼ室温から約１０００℃までの温度で前記ライナ層をアニールすることを含む、請求項１１に記載の方法。
【請求項１４】
前記ライナ層が、前記半導体基板の前記特徴的機構と実質的に一致する形状を有する、請求項１１に記載の方法。
【請求項１５】
前記特徴的機構の前記ラインの側壁の前記ライナ層の厚さが約２ｎｍから約１０ｎｍである、請求項１１に記載の方法。
【請求項１６】
前記応力が約５０ＭＰａから約５００ＭＰａである、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の製造方法に関する。具体的には、本発明は、半導体構造の屈曲作用を低減させるギャップ充填方法に関する。
【背景技術】
【０００２】
半導体技術の発展において直面する永続的な課題の１つは、間にスプリアスな相互作用を導入することなしに、基板上の回路素子および相互接続の密度を増大させたいという願望である。不要な相互作用は、一般に、電気絶縁材料を充填したギャップまたはトレンチを配置して、これらの素子を物理的および電気的に分離することによって防止される。しかしながら、回路密度が増大するにつれて、これらのギャップの幅は低減し、それらのギャップのアスペクト比を増大させ、ボイドを残さずにギャップを埋めることの困難性が次第に増大する。ボイドは、絶縁材料中に不純物を閉じ込めることなどによって、完成したデバイスの動作に不利な影響を及ぼすことがあるため、ギャップが完全には埋められていないときのボイドの形成は望ましくない。
【０００３】
このようなギャップ充填用途において使用される一般的な技法が、化学蒸着（「ＣＶＤ」）技法である。従来の熱ＣＶＤプロセスは基板表面に反応性ガスを供給し、そこで熱誘起性の化学反応が起こって所望の膜が生成される。プラズマ増強ＣＶＤ（「ＰＥＣＶＤ」）技法は、基板表面近くの反応帯に無線周波（「ＲＦ」）エネルギーを与えることによって反応物ガスの励起および／または解離を促進し、それによってプラズマを生み出す。プラズマ中の種の高い反応性は、化学反応が起こるのに必要なエネルギーを低下させ、その結果、このようなＣＶＤプロセスに必要な温度を、従来の熱ＣＶＤプロセスに比べて低くする。これらの利点は、高密度プラズマ（「ＨＤＰ」）ＣＶＤ技法でも利用することができる。ＨＤＰ−ＣＶＤ技法では、低い真空圧力で高密度プラズマが形成され、その結果、プラズマ種がよりいっそう反応性となる。これらの技法はそれぞれ、広く「ＣＶＤ技法」の範疇に含まれるが、ある特定の用途に対して、程度の差はあれ、その技法が適するようにする特徴的な特性を有する。
【０００４】
ギャップが大きなアスペクト比および小さな幅を有する場合には、材料を堆積させ、その一部をエッチングで除去し、追加の材料を堆積させることを順次実施する「ｄｅｐ／ｅｔｃｈ／ｄｅｐ」（堆積／エッチング／堆積）プロセスを使用した熱ＣＶＤ技法によって、ギャップが埋められた。このエッチングステップは、部分的に充填されたギャップの形状を改変してギャップを開くことにより、ギャップが閉じられて内部にギャップが残る前に、より多くの材料を堆積させることができる。このようなｄｅｐ／ｅｔｃｈ／ｄｅｐプロセスはＰＥＣＶＤ技法でも使用されているが、一部の熱技法およびＰＥＣＶＤ技法は、堆積ステップとエッチングステップとを繰り返しても、非常に大きなアスペクト比を有するギャップを依然として充填することができない。
【０００５】
ｄｅｐ／ｅｔｃｈ／ｄｅｐプロセスが、ＨＤＰ−ＣＶＤプロセスにおけるギャップ充填を向上させることも示されている。ＰＥＣＶＤプロセスとは違い、ＨＤＰ−ＣＶＤプロセス時のプラズマ中の高密度のイオン種は、それでなくとも、堆積の間に膜のスパッタリングも引き起こすため、当初は、ｄｅｐ／ｅｔｃｈ／ｄｅｐプロセスをＨＤＰ−ＣＶＤに適用することは直観に反すると思われた。堆積プロセス中の材料のこの同時スパッタリング／堆積は、堆積の間、ギャップを開いたままに保つ傾向を有し、したがって、別個の中間エッチングステップは不要であると考えられた。
【０００６】
従来、半導体基板のギャップにギャップ充填誘電材料を充填する前にライナ層が形成される。ライナ層は応力層である。トランジスタ浅溝型素子分離（ＳＴＩ）構造のラインの寸法が縮小し続ける場合には、ライナ層がＳＴＩ構造のラインを屈曲させて、ＳＴＩ構造の隣接する２本のライン間のギャップを密閉する可能性があることが分かっている。ＳＴＩ構造のギャップが密閉されている場合、ｄｅｐ／ｅｔｃｈ／ｄｅｐプロセスは、それらのギャップ内に、分離のためのギャップ充填材料を供給することができない。この屈曲作用は、ＳＴＩ構造のラインのアスペクト比が約１０：１よりも大きい場合に、よりいっそう悪影響を及ぼしうる。デバイスをより高密度に実装する傾向は続くため、ギャップ内に誘電材料を堆積させる新規の方法であって、ギャップのアスペクト比の増大に対応することができる方法を見つけることが好ましい。
【発明の概要】
【０００７】
本発明の実施形態は、半導体構造の特徴的機構（ｆｅａｔｕｒｅ）の上に形成されたライナ層の応力を解放する方法に関する。ライナ層の応力解放は、望ましくは、ライン同士を張り付ける可能性がある特徴的機構のラインの屈曲作用を低減させることができる。ラインの屈曲作用を低減させることによって、特徴的機構のギャップ内にギャップ充填材料を望ましく充填することができる。
【０００８】
本発明の一実施形態は、誘電材料を含む半導体基板上の特徴的機構の応力蓄積を解放する堆積方法を提供する。この特徴的機構は、ギャップによって分離されたラインを含む。この方法は、チャンバ内において、半導体基板上の特徴的機構の上にライナ層を形成することを含む。特徴的機構の上のライナ層の応力を解放して、特徴的機構のラインの屈曲を実質的に低減させる。応力が解放されたライナ層の上に誘電体膜を堆積させて、特徴的機構のギャップを実質的に埋める。
【０００９】
本明細書の残りの部分および図面を参照することによって、本発明の本質および利点をよりいっそう理解することができる。これら複数のの図面全体を通じて、同様の構成要素を指すために同様の参照符号が使用されている。場合によっては、参照符号に下位標識が付けられ、下位標識は、ハイフンの後に付けられて、複数の同様の構成要素のうちの１つの構成要素を示す。存在する下位標識を指定せずに参照符号を参照しているときには、このような複数の同様の構成要素の全てを指すことが意図されている。
【図面の簡単な説明】
【００１０】
【図１】本発明に基づく例示的な堆積方法を示す流れ図である。
【図２】ライナ層の応力を解放していないＳＴＩ構造の屈曲現象を示す概略断面図である。
【図３】本発明の一実施形態に基づく応力解放ステップを実施した例示的なＳＴＩ構造の簡略断面図である。
【図４Ａ】本発明の実施形態に基づく例示的なＣＶＤシステムの簡略断面図である。
【図４Ｂ】本発明の実施形態に基づく基板処理システムのシステムモニタ／コントローラ構成要素の簡略図である。
【発明を実施するための形態】
【００１１】
本発明は、半導体の製造方法に関する。具体的には、本発明は、半導体構造の屈曲作用を低減させるギャップ充填方法に関する。この方法は、半導体構造の上の特徴的機構の上にライナ層を形成することを含むことができる。特徴的機構のギャップにギャップ充填材料を充填する前に、この方法は、特徴的機構の上に形成されたライナ層の応力を解放する。この特徴的機構は、約４０ｎｍ以下の幅を有するラインを含むことができ、かつ／または約１０以上のアスペクト比を有することができる。ライナ層の応力解放は、特徴的機構のラインを張り付ける可能性がある特徴的機構のラインの屈曲作用を望ましく低減させることができる。ラインの屈曲作用を低減させることによって、特徴的機構のギャップにギャップ充填材料を望ましく充填することができる。
【００１２】
図１は、本発明の一実施形態に基づく堆積方法を示す流れ図である。図１では、方法１００が、半導体基板上の特徴的機構の上にライナ層を堆積させるステップ１１０を含む。この特徴的機構は例えば、浅いトレンチ分離（ＳＴＩ）構造、複数のゲートライン、複数の導電性ラインまたは他の半導体構造とすることができる。この特徴的機構は例えば、ギャップによって分離されたラインを含む。ＳＴＩ構造を使用する実施形態では、このラインを、トレンチによって分離された活性領域とすることができる。ライナ層は例えば、酸化物層、窒化物層、酸窒化物層等とすることができる。実施形態では、ライナ層を、オルトケイ酸テトラエチル（ＴＥＯＳ）から形成することができる。ライナ層は、半導体基板の特徴的機構と実質的に共形とすることができる。一実施形態では、ライナ層を、高アスペクト比プロセス（ＨＡＲＰ）システム、ｅＨＡＰＲシステムまたは他の化学蒸着（ＣＶＤ）システムによって形成することができる。他の実施形態では、ライナ層を、例えば酸化物／酸窒化物雰囲気中での高速熱プロセスによって特徴的機構上に形成することができる。
【００１３】
例えば、特徴的機構を、半導体構造の活性領域間の分離を提供するトレンチを含むＳＴＩ構造とすることができる。このＳＴＩ構造の上に、引張応力を有するライナ層を堆積させることができる。この応力は、約５０ＭＰａから約５００ＭＰａとすることができ、ＳＴＩ構造のラインを屈曲させることがある。ライナ層の堆積はＨＡＲＰの使用を含むことができ、ＨＡＲＰの使用は、Ｏ３／ＴＥＯＳベースのサブアトモスフェリック化学蒸着（ＳＡＣＶＤ）プロセスの使用を含むことができる。半導体基板の上に１つのライナ層を堆積させることを単に示したが、本発明の範囲は１つのライナ層に限定されない。複数のライナ層を基板の上に形成することができる。
【００１４】
図１では、方法１００が、半導体基板の特徴的機構の上のライナ層の応力を解放するステップ１２０を含むことができる。一実施形態では、ライナ層の応力を解放するステップ１２０は、基板の上のライナ層を堆積チャンバ内でアイドリングすることを含むことができる。すなわち、ライナ層堆積プロセス（ステップ１１０）と応力解放プロセス（ステップ１２０）とを、同じ堆積チャンバ内で実行することができる。堆積チャンバの温度は、例えば約４５０℃から約５５０℃とすることができる。他の実施形態では、ライナ層をアイドリングする応力解放プロセス（ステップ１２０）を、ステップ１１０の堆積チャンバとは別の装置または機器内で実行することができる。他の実施形態では、ステップ１２０は、ライナ層を、所定のアニール時間の間、ほぼ室温から約１，０００℃の温度でアニールすることを含むことができる。アニール温度を増大させるとアニール時間は短縮される。このアニールプロセスは例えば、熱プロセス、プラズマ処理、および／またはライナ層の応力を望ましく解放することができる他のプロセスとすることができる。ライナ層を、窒素、酸素、空気および／または不活性ガスを含む雰囲気にさらすことができる。当業者は、本発明の実施形態に基づいて、アニール時間およびアニールプロセスを、ライナ層の応力を望ましく解放するように変更することができる。
【００１５】
ライナ層の応力を解放する応力解放プロセス（ステップ１２０）の後、ライナ層の上に少なくとも１つの誘電体膜を堆積させ、特徴的機構のギャップを実質的に埋める（ステップ１３０）。この誘電体膜は例えば、特徴的機構のギャップに望ましく充填することができるギャップ充填材料または流動可能な誘電材料とすることができる。このギャップ充填誘電材料は例えば、アニールプロセスの前のライナ層よりも硬度が低い酸化物、窒化物、酸窒化物等とすることができる。実施形態では、ギャップ充填誘電材料を、酸素を含む前駆物質とシリコンを含む前駆物質との反応によって形成された酸化シリコン型の誘電体とすることができる。例えば、遠隔位置で生成されたラジカル原子酸素（すなわち酸素を含む前駆物質）と有機シリコン前駆物質（すなわちシリコンを含む前駆物質）との反応によって、酸化物誘電体を形成することができる。ギャップ充填誘電体組成物を堆積させる方法の追加の詳細および例は、同時出願された２００６年１０月１６日出願の「ＦＯＲＭＡＴＩＯＮ  ＯＦ  ＨＩＧＨ  ＱＵＡＬＩＴＹ  ＤＩＥＬＥＣＴＲＩＣ  ＦＩＬＭＳ  ＯＦ  ＳＩＬＩＣＯＮ  ＤＩＯＸＩＤＥ  ＦＯＲ  ＳＴＩ：ＵＳＡＧＥ  ＯＦ  ＤＩＦＦＥＲＥＮＴ  ＳＩＬＯＸＡＮＥ−ＢＡＳＥＤ  ＰＲＥＣＵＲＳＯＲＳ  ＦＯＲ  ＨＡＲＰＩＩ−−ＲＥＭＯＴＥ  ＰＬＡＳＭＡ  ＥＮＨＡＮＣＥＤ  ＤＥＰＯＳＩＴＩＯＮ  ＰＲＯＣＥＳＳＥＳ」という名称の米国特許出願第１１／５４９９３０号、および２００７年５月２９日出願の「ＣＨＥＭＩＣＡＬ  ＶＡＰＯＲ  ＤＥＰＯＳＩＴＩＯＮ  ＯＦ  ＨＩＧＨ  ＱＵＡＬＩＴＹ  ＦＬＯＷ−ＬＩＫＥ  ＳＩＬＩＣＯＮ  ＤＩＯＸＩＤＥ  ＵＳＩＮＧ  Ａ  ＳＩＬＩＣＯＮ  ＣＯＮＴＡＩＮＩＮＧ  ＰＲＥＣＵＲＳＯＲ  ＡＮＤ  ＡＴＯＭＩＣ  ＯＸＹＧＥＮ」という名称の米国特許出願第１１／７５４４４０号に記載されている。これらの両出願の内容は、その全体が、あらゆる目的のため参照により本明細書に組み込まれている。
【００１６】
実施形態では、半導体基板のギャップを実質的に埋めるために、複数のギャップ充填材料が形成される。例えば、特徴的機構のギャップを埋めるためにｄｅｐ／ｅｔｃｈ／ｄｅｐプロセスを提供することができる。半導体基板のギャップを実質的に埋めるために、ｄｅｐ／ｅｔｃｈ／ｄｅｐプロセスを２回以上繰り返すことができる。当業者は、半導体基板のギャップを埋めるためのアニールプロセスおよび／または他のプロセスを追加することによって、本出願の例示的な実施形態を変更することができる。
【００１７】
図２に示すように、約４０ｎｍ以下のライン幅および約１０以上のアスペクト比を有する特徴的機構のラインは、ライナ層の応力によって損傷しやすいことが分かっている。図２は、ライナ層の応力に起因するＳＴＩ構造の屈曲現象を示す概略断面図である。ラインのアスペクト比が約１０未満である場合、ライナ層の応力に起因する屈曲作用は重大でない可能性がある。ラインの幅が約４０ｎｍよりも大きい場合も、屈曲作用は重大でない可能性がある。
【００１８】
図２では、半導体基板２００の上のＳＴＩ構造２０５の上にライナ層２１０が堆積している。ライナ層２１０の応力は例えば約５０ＭＰａから約５００ＭＰａとすることができる。ライナ層２１０の応力を実質的に解放しない場合には、ライナ層２１０の応力によってＳＴＩ構造２０５のラインが屈曲することがある。状況によっては、ライナ層２１０の応力によって、ＳＴＩ構造２０５のラインが、ラインが互いに張り付くような形で不利に屈曲することがある。この屈曲作用のため、ＳＴＩ構造２０５の張り付いたライン間のギャップに、後続のギャップ充填誘電材料２２０を充填することができない。したがって、ＳＴＩ構造２０５内に、ボイドおよび／またはシームが形成される。
【００１９】
図１に関して上で説明した通り、応力解放プロセス（ステップ１２０）は、ライナ層の応力を望ましく解放して、ギャップ充填誘電材料を充填する前に屈曲作用を実質的に低減させる。図３は、本発明の一実施形態に従ってライナ層の応力を解放した後の例示的なＳＴＩ構造の簡略断面図である。図３では、半導体構造３００の上のＳＴＩ構造３０５の上に、ライナ層３１０が配置されている。ライナ層３１０を堆積させた後、応力解放プロセス（図１に示したステップ１２０）をライナ層３１０に適用する。この応力解放プロセスは、ライナ層３１０の応力によってＳＴＩ構造３０５のラインが実質的に屈曲せず、かつ／または互いに張り付かないような形で、ライナ層３１０の応力を望ましく解放することができる。屈曲作用を実質的に低減させることによって、ＳＴＩ構造３０５のライン間のギャップに、ギャップ充填誘電材料３２０を望ましく充填することができる。屈曲作用を望ましく低減させるため、応力解放プロセス（ステップ１２０）は、ギャップ充填誘電材料３２０を堆積させる前に実行されることに留意されたい。実施形態では、ライナ層３１０の応力が、ギャップ充填誘電材料３２０の応力よりも大きい。図３に示すように、ライナ層３１０は、ＳＴＩ構造３０５の上に実質的に共形に堆積させる。実施形態では、ＳＴＩ構造３０５の側壁のライナ層３１０の厚さ「ａ」を約２ｎｍから約１０ｎｍとすることができる。当業者は、ＳＴＩ構造を製造するために使用する異なる生成技法に基づいて、ＳＴＩ構造の側壁のライナ層の厚さを変更することができる。
【００２０】
本発明の実施形態を実現することができる堆積システムには特に、高密度プラズマ化学蒸着（ＨＤＰ−ＣＶＤ）システム、プラズマ増強化学蒸着（ＰＥＣＶＤ）システム、サブアトモスフェリック化学蒸着（ＳＡＣＶＤ）システム、熱化学蒸着システムを含めることができる。本発明の実施形態を実現することができるＣＶＤシステムの具体的な例には、米カリフォルニア州Ｓａｎｔａ  ＣｌａｒａのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．社から販売されているＣＥＮＴＵＲＡ  ＵＬＴＩＭＡ（商標）  ＨＤＰ−ＣＶＤチャンバ／システム、ＰＲＯＤＵＣＥＲ（商標）  ＳＡＣＶＤチャンバ／システム、ＰＲＯＤＵＣＥＲ（商標）  ＰＥＣＶＤチャンバ／システムなどがある。
【００２１】
本発明に基づく実施形態を利用するように変更することができる適当な１つの基板処理システムが、あらゆる目的のため参照により本明細書に組み込まれている共譲渡された米国特許第６，３８７，２０７号および６，８３０，６２４号に示され、記述されている。図４ＡはＣＶＤシステム１０の断面図であり、ＣＶＤシステム１０は、チャンバ壁１５ａとチャンバふたアセンブリ１５ｂと含む真空チャンバないし処理チャンバ１５を有する。
【００２２】
ＣＶＤシステム１０は、処理チャンバ１５の中心に位置する加熱されたペデスタル（ｐｅｄｅｓｔａｌ）１２上に置かれた基板（図示せず）にプロセスガスを分散させるガス分配マニホルド１１を含む。容量性プラズマを形成するための電極の役目を果たすように、ガス分配マニホルド１１は導電性材料から形成することができる。処理の間、基板（例えば半導体ウェーハ）は、ペデスタル１２の平らな（またはわずかに凸形の）表面１２ａ上に配置される。（図４Ａに示された）下側のローディング／オフローディング位置と、マニホルド１１に近接した上側の処理位置１４（図４Ａでは破線で示されている）との間で、ペデスタル１２を制御可能に移動させることができる。センタボード（図示せず）は、ウェーハの位置に関する情報を提供するセンサを含む。
【００２３】
堆積ガスおよびキャリヤガスは、従来の平らな円形のガス分配フェースプレート１３ａの穿孔された穴１３ｂを通してチャンバ１５内へ導入される。具体的には、堆積プロセスガスは、入口マニホルド１１、従来の穿孔されたブロッカプレート、次いでガス分配フェースプレート１３ａの穴を通してチャンバに流入する。
【００２４】
マニホルド１１に到達する前に、堆積ガスおよびキャリヤガスは、ガス源から、ガス供給管路を通して混合システム内へ投入され、そこで混合され、次いでマニホルド１１に送られる。一般に、それぞれのプロセスガスの供給管路は、（ｉ）チャンバ内へのプロセスガスの流れを自動的にまたは手動で遮断する目的に使用することができるいくつかの安全遮断弁（図示せず）、および（ｉｉ）供給管路を通るガスの流量を測定する質量流量コントローラ（やはり図示されていない）を含む。このプロセスで有毒ガスが使用されるときには、各ガス供給管路上にいくつかの安全遮断弁が従来の構成で配置される。
【００２５】
ＣＶＤシステム１０で実行する堆積プロセスは、熱プロセスまたはプラズマ増強プロセスとすることができる。プラズマ増強プロセスでは、フェースプレート１３ａとペデスタル１２の間の円筒形の領域内にプラズマを形成するため、ＲＦ電源が、ガス分配フェースプレート１３ａとペデスタル１２の間に電力を印加して、プロセスガス混合物を励起させる。（本明細書ではこの領域を「反応領域」と呼ぶ）。プラズマの成分が反応して、ペデスタル１２上に支持された半導体ウェーハの表面に所望の膜を堆積させる。真空チャンバ１５内へ導入された反応種の分解を増強するため、ＲＦ電源は、一般に１３．５６ＭＨｚの高ＲＦ周波数（ＲＦ１）および３６０ｋＨｚの低ＲＦ周波数（ＲＦ２）で電力を供給する混合周波数ＲＦ電源である。熱プロセスでは、ＲＦ電源はおそらくは利用されず、プロセスガス混合物が熱によって反応して、ペデスタル１２上に支持された半導体ウェーハの表面に所望の膜を堆積させる。ペデスタル１２は、反応のための熱エネルギーを供給するために抵抗加熱される。
【００２６】
プラズマ増強堆積プロセスの間、プラズマは、排気通路２３および遮断弁２４を取り囲むチャンバボディ１５ａの壁を含む処理チャンバ１０の全体を加熱する。プラズマがオンになっていないとき、または熱堆積プロセス中は、チャンバを高温に維持するために、処理チャンバ１５の壁１５ａの中に熱液体を循環させる。チャンバ壁１５ａの残りの部分の通路は示されていない。チャンバ壁１５ａを加熱するのに使用する流体には、典型的な流体タイプ、すなわち水ベースのエチレングリコールまたは油ベースの熱伝達流体が含まれる。この加熱（「熱交換体」による加熱と呼ぶ）は、望ましくない反応物生成物の凝縮を有益に低減させ、または排除し、ガスが流れていない期間に冷えた真空通路の壁で凝縮し、処理チャンバ中へ逆戻りした場合にプロセスを汚染する可能性があるプロセスガスの揮発性生成物および他の汚染物質の排除を改善する。
【００２７】
反応副生物を含む、層として堆積しなかったガス混合物の残りの部分は、真空ポンプ（図示せず）によってチャンバ１５から排出される。具体的には、これらのガスは、反応領域を取り囲むスロット形の環状オリフィス１６を通して、環状排気プレナム１７内へ排気される。環状スロット１６およびプレナム１７は、チャンバの円筒形の側壁１５ａ（壁の上部誘電体ライニング１９を含む）の上面と円形のチャンバふた２０の底面との間の隙間によって画定される。スロットオリフィス１６およびプレナム１７の３６０度の円対称性および均一性は、ウェーハを横切るプロセスガスの均一な流れを達成して、ウェーハ上に均一な膜を堆積させるために重要である。
【００２８】
ガスは、排気プレナム１７から、排気プレナム１７の横方向の延長部分２１の下を流れ、ビューイングポート（図示せず）を過ぎ、下方へ延びるガス通路２３を通り、真空遮断弁２４（そのボディは下部チャンバ壁１５ａと一体をなす）を過ぎて、排気出口２５へと流れる。排気出口２５は、フォアライン（やはり図示されていない）を通して外部の真空ポンプ（図示せず）に接続する。
【００２９】
ペデスタル１２のウェーハ支持プラッタ（好ましくはアルミニウム、セラミックまたはアルミニウムとセラミックの組合せ）は、平行な同心円の形に完全に２巻きされるように構成された埋め込まれた単一ループのヒータ要素を使用して抵抗加熱される。ヒータ要素の外側部分は支持プラッタの周囲に隣接して延び、内側部分は、より小さな半径を有する同心円の経路に沿って延びる。ヒータ要素への配線はペデスタル１２のステムを通る。
【００３０】
一般に、チャンバライニング、ガス入口マニホルドフェースプレートおよび他のさまざまな反応器ハードウェアのうちのいずれかまたは全ては、アルミニウム、陽極処理されたアルミニウム、セラミックなどの材料から製作される。このようなＣＶＤ装置の一例が、Ｚｈａｏ他に対して発行された、その全体が参照により本明細書に組み込まれている「ＣＶＤ  Ｐｒｏｃｅｓｓｉｎｇ  Ｃｈａｍｂｅｒ」という名称の共譲渡された米国特許第５，５５８，７１７号に記載されている。
【００３１】
ロボットブレード（図示せず）によって、チャンバ１０の側面の挿入／取出し開口２６を通して、ウェーハをチャンバ１５のボディの中および外へ移すときには、リフト機構およびモータ３２（図４Ａ）が、ヒータペデスタルアセンブリ１２およびそのウェーハリフトピン１２ｂを上げ下げする。モータ３２は、処理位置１４と下側のウェーハローディング位置との間でペデスタル１２を上げ下げする。モータ、供給管路に接続された弁または流量コントローラ、ガス送達システム、絞り弁、ＲＦ電源、ならびにチャンバおよび基板加熱システムは全て、制御線を介してシステムコントローラによって制御される。制御線は一部だけが示されている。コントローラは、光センサからのフィードバックに従って、コントローラによって制御された適当なモータによって動く絞り弁、サセプタ（ｓｕｓｃｅｐｔｏｒ）などの可動機械アセンブリの位置を決定する。
【００３２】
例示的なこの実施形態では、システムコントローラが、ハードディスクドライブ（記憶装置）、フロッピーディスクドライブおよびプロセッサを含む。プロセッサは、シングルボードコンピュータ（ＳＢＣ）、アナログおよびディジタル入力／出力ボード、インタフェースボードならびにステッパモータコントローラボードを含む。ＣＶＤシステム１０の各種部品は、ボード、カードケージおよびコネクタの寸法および型を定義するＶｅｒｓａ  Ｍｏｄｕｌａｒ  Ｅｕｒｏｐｅａｎ（ＶＭＥ）規格に準拠する。ＶＭＥ規格はさらに、バス構造は、１６ビットデータバスおよび２４ビットアドレスバスを有すると定義している。
【００３３】
システムコントローラは、ＣＶＤ装置の全活動を制御する。システムコントローラは、記憶装置などのコンピュータ可読媒体に記憶されたコンピュータプログラムであるシステム制御ソフトウエアを実行する。記憶装置はハードディスクドライブであることが好ましいが、この記憶装置を他の種類の記憶装置とすることもできる。コンピュータプログラムは、タイミング、ガスの混合、チャンバの圧力、チャンバの温度、ＲＦ電力レベル、サセプタ位置、および特定のプロセスの他のパラメータを指令する命令セットを含む。例えばフロッピーディスクまたは他の適当なドライブを含む他の記憶装置上に記憶された他のコンピュータプログラムを使用して、コントローラを動作させることもできる。
【００３４】
コントローラによって実行されるコンピュータプログラム製品を使用して、基板上に膜を堆積させるプロセスまたはチャンバ１５を洗浄するプロセスを実施することができる。コンピュータプログラムコードは、従来の任意のコンピュータ可読プログラム言語、例えば６８０００アセンブラ言語、Ｃ、Ｃ＋＋、Ｐａｓｃａｌ、Ｆｏｒｔｒａｎなどで書くことができる。従来のテキストエディタを使用して、単一のファイルまたは複数のファイルに適当なプログラムコードを入力し、コンピュータの記憶システムなどのコンピュータ使用可能媒体に記憶し、またはそのようなコンピュータ使用可能媒体として具体化する。入力されたコードテキストが高水準言語で書かれている場合、コードはコンパイルされ、その結果得られたコンパイラコードは次いで、プレコンパイルされたＭｉｃｒｏｓｏｆｔ  Ｗｉｎｄｏｗｓ（登録商標）ライブラリルーチンの目的コードにリンクされる。コンパイルされ、リンクされた目的コードを実行するために、システムユーザはその目的コードを呼び出し、コンピュータシステムが、記憶装置内のそのコードをロードするようにする。次いでＣＰＵがそのコードを読み、実行して、プログラム中の識別されたタスクを実行する。
【００３５】
ユーザとコントローラの間のインタフェースは、図４Ｂに示すＣＲＴモニタ５０ａおよびライトペン５０ｂを介して実現される。図４Ｂは、１つまたは複数のチャンバを含むことがある基板処理システム内のシステムモニタおよびＣＶＤシステム１０の簡略図である。この好ましい実施形態では２つのモニタ５０ａが使用され、一方は、オペレータのためにクリーンルーム壁に取り付けられ、もう一方は、サービス技師のためにクリーンルーム壁の背後に取り付けられる。これらのモニタ５０ａは同じ情報を同時に表示するが、一方のライトペン５０ｂだけが使用可能になる。ライトペン５０ｂの先端の光センサは、ＣＲＴディスプレイが発する光を検出する。特定の画面または機能を選択するため、オペレータは、表示画面の指定されたエリアをタッチし、ペン５０ｂのボタンを押す。タッチされたエリアはその強調表示された色を変化させ、または新たなメニューまたは画面が表示され、ライトペンと表示画面の間の通信を確認する。ユーザがコントローラと通信することを可能にするため、ライトペン５０ｂの代わりに、またはライトペン５０ｂに加えて、キーボード、マウス、あるいは他のポインティングデバイスまたは通信装置などの他の装置を使用することができる。
【００３６】
図４Ａは、ガス分配フェースプレート１３ａおよびガス分配マニホルド１１を含む処理チャンバ１５のふたアセンブリ１５ｂに取り付けられた遠隔プラズマ発生装置６０を示す。図４Ａに最もよく示されているように、取付けアダプタ６４が、ふたアセンブリ１５ｂ上に遠隔プラズマ発生装置６０を取り付ける。アダプタ６４は一般に金属製である。アダプタ６４とふたアセンブリ１５ｂの間には通路９５が形成されている。ガス分配マニホルド１１の上流側に混合装置７０が結合されている（図４Ａ）。混合装置７０は、プロセスガスを混合する混合ブロックのスロットの内側に配置された混合インサート７２を含む。取付けアダプタ６４と混合装置７０の間には、セラミックのアイソレータ（ｉｓｏｌａｔｏｒ）６６が置かれている（図４Ａ）。セラミックアイソレータ６６は、Ａｌ２Ｏ３（純度９９％）、Ｔｅｆｌｏｎ（登録商標）などのセラミック材料製とすることができる。設置されたとき、混合装置７０およびセラミックアイソレータ６６は、ふたアセンブリ１５ｂの一部を構成することができる。アイソレータ６６は、金属アダプタ６４を混合装置７０およびガス分配マニホルド１１から分離して、後に詳細に論じるように、ふたアセンブリ１５ｂ内において２次プラズマが形成される可能性を最小化する。三方弁が、処理チャンバ１５へのプロセスガスの流れを、直接に流すのか、または遠隔プラズマ発生装置６０を通して流すのかを制御する。
【００３７】
遠隔プラズマ発生装置６０は、ふたアセンブリ１５ｂ上に都合よく取り付けることができ、費用のかかる変更および時間のかかる変更なしで既存のチャンバ上に容易に組み込むことができるコンパクトな自給式ユニットであることが望ましい。１つの適当なユニットは、米マサチューセッツ州ＷｏｂｕｒｎのＡｐｐｌｉｅｄ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃ．社から販売されているＡＳＴＲＯＮ（登録商標）発生装置である。このＡＳＴＲＯＮ（登録商標）発生装置は、低電界トロイダルプラズマを利用してプロセスガスを解離させる。一例では、プラズマが、ＮＦ３などのフッ素を含むガスおよびアルゴンなどのキャリヤガスを含むプロセスガスを解離させて、処理チャンバ１５内の膜堆積物を洗浄する目的に使用する遊離のフッ素を発生させる。
【００３８】
いくつかの実施形態を説明したが、本発明の趣旨から逸脱することなく、さまざまな変更、代替構造および等価物を使用することができることを当業者は理解するであろう。さらに、よく知られているいくつかのプロセスおよび要素については、本発明を不必要に不明瞭にすることを避けるため、説明しなかった。したがって、上記の説明を、本発明の範囲を限定するものと解釈すべきでない。
【００３９】
値の範囲が示されている場合には、文脈がそうではないと明らかに示していない限りその範囲の下限値の単位の１／１０までの、その範囲の上限と下限の間のそれぞれの中間値も明確に開示されていることが理解される。明示された範囲内の任意の明示された値または中間値とその明示された範囲内の他の任意の明示された値または中間値との間のより小さなそれぞれの範囲も包含される。これらのより小さな範囲の上限および下限は独立に、その範囲に含まれ、またはその範囲から除かれることがあり、そのより小さな範囲にいずれかの限界値が含まれ、またはどちらの限界値も含まれず、あるいは両方の限界値が含まれるそれぞれの範囲も、その明示された範囲の明確に除かれた限界値に従って、本発明の範囲に包含される。明示された範囲が一方または両方の限界値を含む場合、それらの含まれる限界値のうちの一方または両方の限界値を除いた範囲も含まれる。
【００４０】
本明細書および添付の特許請求の範囲で使用するとき、特に断らない限り、名詞は単数形および複数の指示物を含む。したがって、例えば、「方法」と言うときには、このような複数の方法が含まれ、「前駆物質」と言うときには、１種または数種の前駆物質および当業者に知られているそれらの等価物などが含まれる。
【００４１】
さらに、本明細書および以下の特許請求の範囲で使用するとき、「備える」、および「含む」という用語は、明示された特徴、完全体、構成要素またはステップの存在を示すが、１つまたは複数の他の特徴、完全体、構成要素、ステップ、作用またはグループの存在または追加を妨げないことが意図されている。
【図１】
2011529271.tif 000003
【図２】
2011529271.tif 000004
【図３】
2011529271.tif 000005
【図４Ａ】
2011529271.tif 000006
【図４Ｂ】
2011529271.tif 000007
【国際調査報告】
2011529271.tif 000008
2011529271.tif 000009