(57)【要約】  メモリ装置およびメモリデータ読み出し方法が提供される。本発明のメモリ装置は、マルチビットセルアレイと、前記マルチビットセルアレイのマルチビットセルの閾値電圧を検出し、前記検出された閾値電圧から第１判定値を用いて第１データを判定する判定部と、前記第１データの誤りビットを検出する誤り検出部と、前記検出された誤りビットの数に応じて、前記判定部が前記第１判定値と異なる第２判定値を用いて前記検出された閾値電圧から第２データを判定するか否かを決定する決定部とを含み、これによってマルチビットセルに格納されたデータを読み出すとき要する時間を減らすことができる。
2011514609.tif 000002
【特許請求の範囲】
【請求項１】
マルチビットセルアレイと、
前記マルチビットセルアレイのマルチビットセルの閾値電圧を検出し、前記検出された閾値電圧から第１判定値を用いて第１データを判定する判定部と、
前記第１データの誤りビットを検出する誤り検出部と、
前記検出された誤りビットの数に応じて、前記判定部が前記第１判定値と異なる第２判定値を用いて前記検出された閾値電圧から第２データを判定するか否かを決定する決定部と、
を具備することを特徴とするメモリ装置。
【請求項２】
前記決定部は、前記検出された誤りビットのパターンに基づいて前記第２判定値を選択することを特徴とする請求項１に記載のメモリ装置。
【請求項３】
前記第２判定値は、浮遊ゲートカップリングまたは電荷流失メカニズムのうちの少なくとも１つ以上に基づいて前記第１判定値から調整されることを特徴とする請求項１に記載のメモリ装置。
【請求項４】
前記判定部は、前記検出された閾値電圧から前記第１判定値を用いて第１データを硬判定することを特徴とする請求項１に記載のメモリ装置。
【請求項５】
前記第１判定値は、前記検出された閾値電圧に対する第１対数尤度比確率比であり、
前記判定部は、前記検出された閾値電圧から前記第１判定値を用いて第１データを軟判定することを特徴とする請求項１に記載のメモリ装置。
【請求項６】
前記決定部は、前記検出された誤りビットの数が誤り訂正範囲よりも大きければ、前記判定部が前記検出された閾値電圧から前記第２判定値を用いて前記第２データを判定するように決定することを特徴とする請求項１に記載のメモリ装置。
【請求項７】
前記決定部は、前記検出された誤りビットを格納するマルチビットセルを識別し、
前記判定部は、前記識別されたマルチビットセルの検出された閾値電圧から前記第２判定値を用いて前記第２データを判定することを特徴とする請求項１に記載のメモリ装置。
【請求項８】
マルチビットセルアレイと、
前記マルチビットセルアレイのマルチビットセルの閾値電圧を検出する閾値電圧検出部と、
前記検出された閾値電圧からデータを判定する判定値候補の中で誤りビットを最小化する最適の判定値を選択する決定部と、
を具備することを特徴とするメモリ装置。
【請求項９】
マルチビットセルアレイのマルチビットセルの閾値電圧を検出するステップと、
前記検出された閾値電圧から第１判定値を用いて第１データを判定するステップと、
前記第１データの誤りビットを検出するステップと、
前記検出された誤りビットの数に応じて、前記第１判定値と異なる第２判定値を用いて前記検出された閾値電圧から第２データを判定するか否かを決定するステップと、
を有することを特徴とするメモリデータ読み出し方法。
【請求項１０】
前記検出された誤りビットのパターンに基づいて前記第２判定値を選択するステップをさらに有することを特徴とする請求項９に記載のメモリデータ読み出し方法。
【請求項１１】
前記第２データを判定するか否かを決定するステップは、前記検出された誤りビットの数が誤り訂正範囲よりも大きければ、前記検出された閾値電圧から前記第２判定値を用いて前記第２データを判定するように決定することを特徴とする請求項９に記載のメモリデータ読み出し方法。
【請求項１２】
前記検出された誤りビットを格納するマルチビットセルを識別するステップと、
前記識別されたマルチビットセルの検出された閾値電圧から前記第２判定値を用いて前記第２データを判定するステップと、
をさらに有することを特徴とする請求項９に記載のメモリデータ読み出し方法。
【請求項１３】
前記検出された誤りビットの数が基準値よりも大きければ、前記第１判定値を調整するステップをさらに有することを特徴とする請求項９に記載のメモリデータ読み出し方法。
【請求項１４】
請求項９ないし請求項１３のいずれか１項に記載の方法を実行するためのプログラムが記録されていることを特徴とするコンピュータで読み出し可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ装置のデータを読み出す方法に関し、詳細には、マルチレベルセル（Ｍｕｌｔｉ−Ｌｅｖｅｌ  Ｃｅｌｌ、ＭＬＣ）またはマルチビットセル（Ｍｕｌｔｉ−Ｂｉｔ  Ｃｅｌｌ、ＭＢＣ）メモリ装置を読み出す装置および方法に関する。
【背景技術】
【０００２】
シングルレベルセル（ＳＬＣ：Ｓｉｎｇｌｅ−Ｌｅｖｅｌ  Ｃｅｌｌ）メモリは、１つのメモリセルに１ビットのデータを格納するメモリである。シングルレベルセルメモリは、シングルビットセル（ＳＢＣ：Ｓｉｎｇｌｅ−Ｂｉｔ  Ｃｅｌｌ）メモリとも呼ばれる。シングルレベルセルメモリのシングルレベルセルに１ビットのデータを格納する過程はプログラム過程とも呼ばれ、シングルレベルセルの閾値電圧を変化させる。シングルレベルセルに格納される１ビットのデータが「０」であるか「１」であるかに応じて、シングルレベルセルのメモリは高い閾値電圧レベルまたは低い閾値電圧レベルを有してもよい。シングルレベルセルに格納されたデータを読み出す過程はシングルレベルセルの閾値電圧を検出し、検出された閾値電圧が基準電圧（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ）（または読み出し電圧（ｒｅａｄ  ｖｏｌｔａｇｅ））レベルよりも高いかまたは低いかを判定することによって実行される。
【０００３】
各シングルレベルセルの微細な電気的な特性の差に応じて、各シングルレベルセルの閾値電圧は一定の範囲の分布（ｄｉｓｔｒｉｂｕｔｉｏｎ）を有してもよい。例えば、検出されたシングルビットセルの閾値電圧が０．５〜１．５ボルトの場合には、シングルビットセルに格納されたデータは論理「１」であり、検出されたシングルビットセルの閾値電圧が２．５〜３．５ボルトの場合には、シングルビットセルに格納されたデータは論理「０」と解釈してもよい。
シングルビットセルの閾値電圧を検出する過程は、シングルビットセルのゲート端子に一定レベルの電圧を印加してシングルビットセルのソース、ドレイン端子間に流れる電流の大きさを検出することによって実行してもよい。
【０００４】
一方、メモリの高集積化の要求に応答して、１つのメモリセルに２ビット以上のデータを格納することのできるマルチレベルセル（ＭＬＣ：ｍｕｌｔｉ−ｌｅｖｅｌ  ｃｅｌｌ）メモリが提案された。マルチレベルセルメモリはマルチビットセル（ＭＢＣ：ｍｕｌｔｉ−ｂｉｔ  ｃｅｌｌ）メモリとも呼ばれる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、マルチレベルセルメモリに新しいマルチレベル（マルチビット）読み出し技法を適用することによって、データを読み出すために要する時間を減らすことにある。
本発明の他の目的は、マルチビットセル別に最適化された読み出し技法を適用することによって、データを読み出すときの誤りを減らすことにある。
【課題を解決するための手段】
【０００６】
本発明の一実施態様に係るメモリ装置は、マルチビットセルアレイと、前記マルチビットセルアレイのマルチビットセルの閾値電圧を検出し、前記検出された閾値電圧から第１判定値を用いて第１データを判定する判定部と、前記第１データの誤りビットを検出する誤り検出部と、前記検出された誤りビットの数に応じて、前記判定部が前記第１判定値と異なる第２判定値を用いて前記検出された閾値電圧から第２データを判定するか否かを決定する決定部とを含んでもよい。
【０００７】
本発明の別の一実施態様に係るメモリ装置は、マルチビットセルアレイと、前記マルチビットセルアレイのマルチビットセルの閾値電圧を検出する閾値電圧検出部と、前記検出された閾値電圧からデータを判定する判定値候補の中で誤りビットを最小化する最適の判定値を選択する決定部とを含んでもよい。
【０００８】
本発明の更に別の一実施態様に係るメモリデータ読み出し方法は、マルチビットセルアレイのマルチビットセルの閾値電圧を検出するステップと、前記検出された閾値電圧から第１判定値を用いて第１データを判定するステップと、前記第１データの誤りビットを検出するステップと、前記検出された誤りビットの数に応じて、前記第１判定値と異なる第２判定値を用いて前記検出された閾値電圧から第２データを判定するか否かを決定するステップとを含んでもよい。
【発明の効果】
【０００９】
本発明の一実施態様によれば、マルチレベルセルメモリに新しいマルチレベル（マルチビット）読み出し技法を適用することによって、データを読み出すために要する時間を減らすことができる。
本発明の一実施態様によれば、マルチビットセル別に最適化された読み出し技法を適用することによって、データを読み出すときの誤りを減らすことができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係るメモリ装置を示す図である。
【図２】図１におけるメモリ装置の動作の一例を示す図である。
【図３】図１におけるメモリ装置の動作の別の例を示す図である。
【図４】図１におけるメモリ装置の動作の更に別の例を示す図である。
【図５】マルチビットセルの閾値電圧が変化する過程の一例を示す図である。
【図６】本発明の別の実施形態に係るメモリ装置を示す図である。
【図７】本発明の更に別の実施形態に係るメモリデータ読み出し方法を示す動作フローチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明に係る好適な実施形態を添付の図面を参照して詳細に説明する。しかしながら、本発明が実施形態によって制限されたり限定されることはない。各図面に提示された同一の参照符号は同一の部材を示す。
【００１２】
１つのマルチビットセルに格納されるビットの数が増加するほど信頼性は落ち、読み出し失敗率（ｒｅａｄ  ｆａｉｌｕｒｅ  ｒａｔｅ）は増加する。１つのマルチビットセルがｍビットのデータを格納することができれば、１つのマルチビットセルに形成される閾値電圧レベルは２ｍ個のうちのいずれか１つであってもよい。各マルチビットセルが有する微細な電気的な特性の差に応じて、マルチビットセルアレイの各マルチビットセルがｍビットのデータを格納することができれば、マルチビットセルアレイのマルチビットセルの閾値電圧レベルは２ｍ個の分布を形成してもよい。
メモリ装置の電圧ウィンドウは制限されているため、ｍが増加することによって隣接した分布間の間隔は減り、さらにｍが増加すれば隣接した分布は互いに重なることになる。隣接した分布が互いに重なれば、マルチビットセルに格納されたデータの読み出し失敗率は増加する。
【００１３】
マルチビットセルにデータを格納し、マルチビットセルからデータを読み出す過程で発生する誤りを検出し、検出された誤りを訂正するために誤り訂正コードまたは誤り制御コード（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ  ｃｏｄｅｓ  ｏｒ  ｅｒｒｏｒ  ｃｏｎｔｒｏｌ  ｃｏｄｅｓ、ＥＣＣ）を用いてもよい。
ＥＣＣは有効情報（ｅｆｆｅｃｔｉｖｅ  ｉｎｆｏｒｍａｔｉｏｎ）に余剰ビット（ｒｅｄｕｎｄａｎｔ  ｂｉｔ）を付加して有効情報に対する誤りを検出し、訂正可能なコードである。本発明の一実施形態に係るメモリ装置は、データを格納する過程でデータをＥＣＣ符号化し、ＥＣＣ符号化されたデータを格納してもよい。このとき、メモリ装置はマルチビットセルから読み出したデータをＥＣＣ復号化し、ＥＣＣ復号化されたデータから有効情報を抽出してもよい。
【００１４】
ＥＣＣ復号化技法によっては、読み出したデータに存在する誤りの数および誤りビットの位置まで知ることができる技法があり得る。ＥＣＣ復号化技法によっては、一定の比率以下に誤りが発生すれば発生した誤りを全て訂正できる技法があり得る。
誤り訂正能力が明示的に現れるコードとしては循環コード（ｃｙｃｌｉｃ  ｃｏｄｅｓ）等がある。循環コードの例として、ＢＣＨ（Ｂｏｓｅ、Ｒａｙ−Ｃｈａｕｄｈｕｒｉ、Ｈｏｃｑｕｅｎｇｈｅｍ）コードまたはリード・ソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）コードなどがあり、これに対する復号化技法としてメギット（ｍｅｇｇｉｔｔ）復号化技法、バーレカンプマッシー（ｂｅｒｌｅｋａｍｐ−ｍａｓｓｅｙ）復号化技法、ユークリッド（ｅｕｃｌｉｄ）復号化技法などがある。
【００１５】
図１は、本発明の一実施形態に係るメモリ装置１００を示す図である。
図１を参照すれば、メモリ装置１００は、マルチビットセルアレイ１１０、判定部１２０、誤り検出部１３０および決定部１４０を備える。
マルチビットセルアレイ１１０は複数のマルチビットセルを含む。１つのマルチビットセルはマルチビットデータを格納してもよい。メモリ装置が１つのマルチビットセルにデータを格納する過程は「プログラミング」とも呼ばれ、Ｆ−Ｎトンネリング（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ  ｔｕｎｎｅｌｉｎｇ、Ｆ−Ｎ  ｔｕｎｎｅｌｉｎｇ）等のメカニズムを用いて行われてもよい。
プログラミング過程はマルチビットセルの閾値電圧を変化させる。１つのマルチビットセルが最大ｍビットのデータを格納することができれば、１つのマルチビットセルに形成される閾値電圧レベルは２ｍ個の中の１つである。
【００１６】
メモリ装置１００は、マルチビットセルアレイ１１０からデータを読み出すとき要する時間を短縮するために複数の隣接したマルチビットセルから同時にデータを読み出してもよい。このとき、同時にデータが読み出される複数のマルチビットセルの集合をメモリページ１１１としてもよい。１つのメモリページ１１１は、１つのワード線（ｗｏｒｄ  ｌｉｎｅ）に接続されたマルチビットセルの集合であってもよい。図１において、１つのメモリページ１１１は、簡略化のためにマルチビットセルアレイ１１０で具現してもよい。マルチビットセルアレイ１１０は様々な数のメモリページを含んでもよい。
【００１７】
判定部１２０は、メモリページ１１１のマルチビットセルの閾値電圧を検出して、検出された閾値電圧から第１判定値を用いて第１データを判定する。
判定部１２０は、マルチビットセルアレイ１１０のマルチビットセルが有し得る閾値電圧の範囲を複数の区間に分割してもよい。分割された各区間はデータの特定値に対応してもよい。第１判定値は分割される各区間に対応する特定値であってもよい。第１判定値は、閾値電圧の範囲から分割された閾値電圧の各区間に対応するデータ値に対応してもよい。判定部１２０は、検出された各閾値電圧が分割された区間のうちのいずれの区間に含まれるかを判定し、判定された区間に対応する第１判定値を用いて各マルチビットセルに格納された第１データを判定してもよい。
誤り検出部１３０は第１データの誤りビットを検出する。誤り検出部１３０は、第１データをＥＣＣ復号化して第１データの誤りビットを検出してもよい。
【００１８】
決定部１４０は、検出された誤りビットの数に応じて判定部１２０が第１判定値と異なった第２判定値を用いて検出された閾値電圧から第２データを判定するか否かを決定する。決定部１４０が第２データの判定を決定すれば、判定部１２０は第２判定値を用いて検出された閾値電圧から第２データを判定することができる。決定部１４０が第２データを判定しないと決定すれば、メモリ装置１００は第１データを出力してもよい。実施形態に応じて、決定部１４０が第２データを判定しないと決定すれば、メモリ装置１００はＥＣＣ復号化された第１データを出力してもよい。
決定部１４０は検出された誤りビットのパターンに基づいて第２判定値を選択してもよい。決定部１４０は、検出された誤りビットの数が基準値よりも大きければ、判定部１２０が第２判定値を用いて第２データを判定するように決定してもよい。このとき、決定部１４０は検出された誤りビットのパターンに基づいて第２判定値（第１判定値とは異なる）を選択してもよい。
【００１９】
誤り検出部１３０は、第１データをＥＣＣ復号化することによって誤りビットの数だけでなく検出された誤りビットを訂正してもよい。誤り検出部１３０は、判定部１２０によって判定された第１データと訂正された第１データとを比較したり、カップリングまたは電荷流失の特性を用いて誤り発生パターンを抽出してもよい。メモリ装置１００は、マルチビットセルアレイ１１０内で特定マルチビットセルの物理的な位置に応じてカップリングまたは電荷流失の特性を獲得することができる。メモリ装置１００は、特定マルチビットセルの閾値電圧の変化をモニタしてカップリングまたは電荷流失の特性を獲得することができる。メモリ装置１００は、マルチビットセルアレイ１１０内の特定のブロックをモニタリングブロックに設定し、モニタリングブロックのマルチビットセルの閾値電圧の変化をモニタすることができる。
【００２０】
決定部１４０は、抽出された誤りパターンからマルチビットセルの閾値電圧が低くなったか高くなったかを判断してもよい。マルチビットセルの閾値電圧が低くなったと判断すれば、決定部１４０はデータの特定値を第１判定値よりも低い閾値電圧区間にマッピングして第２判定値を生成してもよい。反対に、マルチビットセルの閾値電圧が高くなったと判断されれば、決定部１４０は、データの特定値を第１判定値よりも高い閾値電圧区間にマッピングして第２判定値を生成してもよい。
マルチビットセルの閾値電圧の時間が経過するにつれて低くなる現象は、電荷流失効果（ｃｈａｒｇｅ  ｌｏｓｓ  ｅｆｆｅｃｔ）によるものと言える。マルチビットセルを形成する浮遊ゲート（Ｆｌｏａｔｉｎｇ  Ｇａｔｅ、ＦＧ）周辺の絶縁体層が欠陥を有すれば、ＦＧに充填されていた電荷は時間が経過するにつれて放電されて閾値電圧が低くなり得る。
【００２１】
マルチビットセルの閾値電圧が隣接したマルチビットセルの閾値電圧変化に応じて高くなる現象の原因はＦＧカップリング（ＦＧ  ｃｏｕｐｌｉｎｇ）から始まるものと言える。マルチビットセルのＦＧおよび周辺のマルチビットセルのＦＧ間に形成される寄生キャパシタンスによって周辺のマルチビットセルの閾値電圧の変化が該当のマルチビットセルの閾値電圧に影響を及ぼす恐れがある。
決定部１４０は、検出された誤りビットのパターンからＦＧカップリングまたは電荷流失効果のうちのいずれかのメカニズムが優勢に現れるかを判断することができる。決定部１４０は、判断された結果に応じて第１判定値を調整して第２判定値を生成してもよい。実施形態によっては、第２判定値は、ＦＧカップリングまたは電荷流失効果のうちの少なくとも１つ以上に基づいて予め決定された順序に応じて第１判定値から調整してもよい。
【００２２】
判定部１２０は、検出された閾値電圧から第１判定値を用いて第１データを硬判定（ｈａｒｄ−ｄｅｃｉｓｉｏｎ）してもよい。このとき、第１判定値は硬判定のための判定値であってもよい。決定部１４０が第２データの判定を決定すれば、判定部１２０は第２判定値を用いて第２データを硬判定してもよい。このとき、第２判定値は硬判定のための判定値であってもよい。
判定部１２０は、検出された閾値電圧から第１判定値を用いて第１データを軟判定（ｓｏｆｔ−ｄｅｃｉｓｉｏｎ）してもよい。このとき、第１判定値は、検出された閾値電圧に対する軟判定のための対数尤度比確率比（Ｌｏｇ  Ｌｉｋｅｌｉｈｏｏｄ  Ｒａｔｉｏ、ＬＬＲ）であってもよい。決定部１４０が第２データの判定を決定すれば、判定部１２０は第２判定値を用いて第２データを軟判定してもよい。このとき、第２判定値は、検出された閾値電圧に対する軟判定のための対数尤度比確率比であってもよい。
【００２３】
誤り検出部１３０は、循環コードに対するＥＣＣ復号化技法を用いることによって、検出された誤りビットの数が誤り訂正能力を超過しなければ、検出された誤りビットを全て訂正してもよい。誤り訂正能力は、ＥＣＣ復号化されたビット数の中で誤りビットの数またはビット誤り比率（ｂｉｔ  ｅｒｒｏｒ  ｒａｔｅ、ＢＥＲ）で表してもよい。
決定部１４０は、検出された誤りビットの数が誤り訂正能力を超過すれば、判定部１２０が検出された閾値電圧から第２判定値を用いて第２データを判定するように決定してもよい。
決定部１４０は、検出された誤りビットを格納するマルチビットセルを識別してもよい。誤り検出部１３０は、第１データをＥＣＣ復号化して検出された誤りビットを訂正し、いずれのビットが誤りビットであるかに関する情報を抽出してもよい。判定部１２０は、識別されたマルチビットセルの検出された閾値電圧から第２判定値を用いて第２データを判定してもよい。
実施形態によっては、決定部１４０は、メモリページ１１１の各マルチビットセルに対して異なる判定値が適用されるように決定してもよい。決定部１４０は、各マルチビットセルに対して判定値を最適化することによって誤りビットの数を減らすことができる。
【００２４】
ＥＣＣデコーダの誤り訂正能力が大きいほどＥＣＣデコーダを実現するためのハードウェアの複雑度が増加する。メモリ装置１００は、誤りビットの数を減らすことができるため、ＥＣＣデコーダの誤り訂正能力が小さくても誤り訂正の可能性を高めることができる。したがって、メモリ装置１００は、ＥＣＣデコーダを実現するためのハードウェアの複雑度を減らすことができる。
メモリ装置１００がメモリページ１１１のマルチビットセルの閾値電圧を検出する時間は、メモリ装置１００が検出された閾値電圧から第１データを判定して第１データの誤りビットを検出し、検出された誤りビットの数が誤り訂正能力を超過する場合に、第２データを判定する時間よりも相対的に長いことがある。本発明の一実施形態に係るメモリ装置１００は、メモリページ１１１のマルチビットセルの閾値電圧を検出する回数を最小化し、全体的なメモリデータ読み出し時間を短縮することができる。
【００２５】
図２は、図１に示すメモリ装置１００の動作の一例を示す図である。
図２を参照すれば、横軸はマルチビットセルの閾値電圧を示し、縦軸は該当閾値電圧を有するマルチビットセルの数を示す。図２において、各マルチビットセルに２ビットのデータが格納される実施形態が示される。また、図２には、判定部１２０が第１データを硬判定する実施形態が示される。
【００２６】
メモリ装置１００は、各マルチビットセルが各マルチビットセルに格納されるデータに対応する目標閾値電圧を有するようにプログラムすることができる。２ビットのデータは「１１」、「１０」、「００」、「０１」の４個の値のいずれか１つを有してもよいため、各マルチビットセルは４個の目標閾値電圧のいずれか１つを有してもよい。
実際には、各マルチビットセルは微細に互いに異なる電気的な特性を有するため同一のデータ（例えば「０１」）が格納された互いに異なるマルチビットセルの閾値電圧は互いに異なる場合ある。したがって、特定のデータが格納されたマルチビットセルの閾値電圧は一定の範囲を有する分布を形成してもよい。
マルチビットセルの閾値電圧は、プログラムされた直後から時間が経過するにつれて変化してもよい。マルチビットセルの閾値電圧は、隣接した異なるマルチビットセルの閾値電圧の変化に影響を受けて変化してもよい。
【００２７】
データ「１１」がプログラムされた直後、データ「１１」が格納されたマルチビットセルの閾値電圧は分布２２１を形成してもよい。時間の経過後にデータ「１１」が格納されたマルチビットセルの閾値電圧は分布２３１を形成してもよい。分布２２１と分布２３１との間の差は無視できる程小さいものと仮定する。
データ「１０」がプログラムされた直後、データ「１０」が格納されたマルチビットセルの閾値電圧は分布２２２を形成してもよい。時間が経過するにつれてデータ「１０」が格納されたマルチビットセルの閾値電圧が低くなり得る。この場合、時間の経過後にデータ「１０」が格納されたマルチビットセルの閾値電圧は分布２３２を形成してもよい。
データ「００」がプログラムされた直後、データ「００」が格納されたマルチビットセルの閾値電圧は分布２２３を形成してもよい。時間が経過するにつれてデータ「００」が格納されたマルチビットセルの閾値電圧が低くなり得る。この場合、時間の経過後にデータ「００」が格納されたマルチビットセルの閾値電圧は分布２３３を形成してもよい。
データ「０１」がプログラムされた直後、データ「０１」が格納されたマルチビットセルの閾値電圧は分布２２４を形成してもよい。時間が経過するにつれてデータ「０１」が格納されたマルチビットセルの閾値電圧が低くなり得る。この場合、時間が経過した後にデータ「０１」が格納されたマルチビットセルの閾値電圧は分布２３４を形成してもよい。
【００２８】
データがプログラムされた直後に判定部１２０がメモリページ１１１からデータを判定する動作を説明する。電圧レベル２１１よりも低い閾値電圧を有するマルチビットセルに対する第１判定値は、データ「１１」、電圧レベル２１２よりも高くて電圧レベル２１３よりも低い閾値電圧を有するマルチビットセルに対する第１判定値はデータ「１０」、電圧レベル２１３よりも高くて電圧レベル２１４よりも低い閾値電圧を有するマルチビットセルに対する第１判定値はデータ「００」、電圧レベル２１４よりも高くて電圧レベル２１５よりも低い閾値電圧を有するマルチビットセルに対する第１判定値はデータ「０１」であってもよい。
判定部１２０は、メモリページ１１１のマルチビットセルの閾値電圧を検出し、検出された閾値電圧から第１判定値を用いて第１データを硬判定してもよい。
決定部１４０は、第１データの誤りビットの数が誤り訂正能力よりも大きくなければ、これ以上の判定動作を実行しないように決定してもよい。このとき、メモリ装置１００は、ＥＣＣ復号化されて誤りが訂正された第１データを最終データとして出力してもよい。
データがプログラムされた後、時間が経過してマルチビットセルの閾値電圧が分布２３１、分布２３２、分布２３３および分布２３４を形成すると仮定する。このとき、判定部１２０は、メモリページ１１１のマルチビットセルの閾値電圧を検出する。判定部１２０は、検出された閾値電圧から第１判定値を用いて第１データを硬判定してもよい。
【００２９】
電圧レベル２１１よりも低い閾値電圧を有するマルチビットセルに格納されたデータはデータ「１１」と判定してもよい。図２を参照すれば、データ「１１」が格納されたマルチビットセルに対する誤りは相対的に少なくてもよい。
電圧レベル２１２よりも高くて電圧レベル２１３よりも低い閾値電圧を有するマルチビットセルに格納されたデータはデータ「１０」と判定してもよい。このとき、データ「００」が格納されたマルチビットセルに格納されたデータがデータ「１０」に誤って判定される確率は無視できない程高いことがある。
同様に、電圧レベル２１３よりも高くて電圧レベル２１４よりも低い閾値電圧を有するマルチビットセルに格納されたデータはデータ「００」と判定してもよい。このとき、データ「０１」が格納されたマルチビットセルに格納されたデータがデータ「００」に誤って判定される確率は無視できない程高いことがある。
【００３０】
判定された第１データの誤りビットの数が誤り訂正能力よりも大きければ、決定部１４０は判定部１２０が検出された閾値電圧から第２データを判定するように決定してもよい。このとき、決定部１４０は、判定部１２０が第２データを判定する過程で用いる第２判定値を決定してもよい。
誤り検出部１３０は、検出された誤りビットの訂正された値を推定してもよい。第１データの誤りビットの数が誤り訂正能力よりも大きければ、誤り検出部１３０は全ての誤りビットを訂正することはできないものの、一部の誤りビットの訂正された値を推定することができる。
図２に示す実施形態では、データ「００」と判定されたデータの大部分がデータ「０１」と推定されてもよい。また、データ「１０」と判定されたデータの大部分がデータ「００」と推定されてもよい。
【００３１】
決定部１４０は、検出された誤りの傾向またはパターンを分析して第２判定値を決定してもよい。決定部１４０は、電圧レベル２１１よりも低い閾値電圧に対する第２判定値はデータ「１１」に、電圧レベル２１１よりも高くて電圧レベル２１２よりも低い閾値電圧に対する第２判定値はデータ「１０」に、電圧レベル２１２よりも高くて電圧レベル２１３よりも低い閾値電圧に対する第２判定値はデータ「００」に、電圧レベル２１３よりも高くて電圧レベル２１４よりも低い閾値電圧に対する第２判定値はデータ「０１」に決定してもよい。
【００３２】
判定部１２０は、決定された第２判定値を用いて検出された閾値電圧から第２データを判定してもよい。誤り検出部１３０は第２データの誤りビットを検出することができる。決定部１４０は、第２データの誤りビットの数が誤り訂正能力よりも小さければ、これ以上のデータ判定動作を実行しないように決定してもよい。
判定部１２０は、各マルチビットセルに対して第２判定値を異なるように適用してもよい。判定部１２０は、正しい値と推定されるマルチビットセルに対しては第１判定値をそのまま適用し、誤りビットが格納されたと推定されるマルチビットセルに対しては第２判定値（第１判定値とは異なる）を適用してもよい。
【００３３】
図３は、図１に示すメモリ装置１００の動作の別の例を示す図である。
図３を参照すれば、横軸はマルチビットセルの閾値電圧を示し、縦軸は該当の閾値電圧を有するマルチビットセルの数を示す。図３において、各マルチビットセルに２ビットのデータが格納される実施形態を示す。また、図３において、判定部１２０が第１データを硬判定する実施形態を示す。
マルチビットセルの閾値電圧は、プログラムされた直後から時間が経過するにつれて変化し得る。マルチビットセルの閾値電圧は、隣接した他のマルチビットセルの閾値電圧の変化に影響を受けて変化し得る。
【００３４】
データ「１１」がプログラムされた直後、データ「１１」が格納されたマルチビットセルの閾値電圧は分布３２１を形成してもよい。時間の経過後、データ「１１」が格納されたマルチビットセルの閾値電圧は分布３３１を形成してもよい。分布３２１と分布３３１との間の差は無視できる程小さいものと仮定する。
データ「１０」がプログラムされた直後、データ「１０」が格納されたマルチビットセルの閾値電圧は分布３２２を形成してもよい。周辺のマルチビットセルの閾値電圧が高くなるにつれ、データ「１０」が格納されたマルチビットセルの閾値電圧が高くなり得る。この場合、時間の経過後、データ「１０」が格納されたマルチビットセルの閾値電圧は分布３３２を形成してもよい。
【００３５】
データ「００」がプログラムされた直後、データ「００」が格納されたマルチビットセルの閾値電圧は分布３２３を形成してもよい。周辺のマルチビットセルの閾値電圧が高くなるにつれ、データ「００」が格納されたマルチビットセルの閾値電圧が高くなり得る。この場合、時間の経過後、データ「００」が格納されたマルチビットセルの閾値電圧は分布３３３を形成してもよい。
データ「０１」がプログラムされた直後、データ「０１」が格納されたマルチビットセルの閾値電圧は分布３２４を形成してもよい。周辺のマルチビットセルの閾値電圧が高くなるにつれ、データ「０１」が格納されたマルチビットセルの閾値電圧が高くなり得る。この場合、時間の経過後、データ「０１」が格納されたマルチビットセルの閾値電圧は分布３３４を形成してもよい。
【００３６】
データがプログラムされた直後、判定部１２０がメモリページ１１１からデータを判定する動作を説明する。電圧レベル３１１よりも低い閾値電圧を有するマルチビットセルに対する第１判定値はデータ「１１」、電圧レベル３１２よりも高くて電圧レベル３１３よりも低い閾値電圧を有するマルチビットセルに対する第１判定値はデータ「１０」、電圧レベル３１３よりも高くて電圧レベル３１４よりも低い閾値電圧を有するマルチビットセルに対する第１判定値はデータ「００」、電圧レベル３１４よりも高くて電圧レベル３１５よりも低い閾値電圧を有するマルチビットセルに対する第１判定値はデータ「０１」であってもよい。
【００３７】
判定部１２０はメモリページ１１１のマルチビットセルの閾値電圧を検出し、検出された閾値電圧から第１判定値を用いて第１データを硬判定してもよい。
決定部１４０は、第１データの誤りビットの数が誤り訂正能力よりも大きくなければ、これ以上の判定動作を実行しないように決定してもよい。
データがプログラムされた後に時間が経過してマルチビットセルの閾値電圧が分布３３１、分布３３２、分布３３３および分布３３４を形成すると仮定する。このとき、判定部１２０はメモリページ１１１のマルチビットセルの閾値電圧を検出する。判定部１２０は検出された閾値電圧から第１判定値を用いて第１データを硬判定してもよい。
【００３８】
電圧レベル３１１よりも低い閾値電圧を有するマルチビットセルに格納されたデータはデータ「１１」と判定してもよい。図３を参照すれば、データ「１１」が格納されたマルチビットセルに対する誤りは相対的に少なくてもよい。
電圧レベル３１３よりも高くて電圧レベル３１４よりも低い閾値電圧を有するマルチビットセルに格納されたデータはデータ「００」と判定してもよい。このとき、データ「１０」が格納されたマルチビットセルに格納されたデータがデータ「００」に誤って判定される確率は無視できない程高いこともある。
同様に、電圧レベル３１４よりも高くて電圧レベル３１５よりも低い閾値電圧を有するマルチビットセルに格納されたデータはデータ「０１」と判定してもよい。このとき、データ「００」が格納されたマルチビットセルに格納されたデータがデータ「０１」に誤って判定される確率は無視できない程高いこともある。
【００３９】
誤り検出部１３０は検出された誤りビットの訂正された値を推定してもよい。第１データの誤りビットの数が誤り訂正能力よりも大きければ、誤り検出部１３０は全ての誤りビットを訂正できないものの、一部の誤りビットの訂正された値を推定することができる。
図３に示す実施形態では、データ「０１」と判定されたデータの大部分がデータ「００」と推定されてもよい。また、データ「００」と判定されたデータの大部分がデータ「１０」と推定されてもよい。
【００４０】
決定部１４０は、検出された誤りの傾向またはパターンを分析して第２判定値を決定してもよい。決定部１４０は、電圧レベル３１１よりも低い閾値電圧に対する第２判定値はデータ「１１」に、電圧レベル３１３よりも高くて電圧レベル３１４よりも低い閾値電圧に対する第２判定値はデータ「１０」に、電圧レベル３１４よりも高くて電圧レベル３１５よりも低い閾値電圧に対する第２判定値はデータ「００」に、電圧レベル３１５よりも高い閾値電圧に対する第２判定値はデータ「０１」に決定してもよい。
判定部１２０は決定された第２判定値を用いて検出された閾値電圧から第２データを判定してもよい。誤り検出部１３０は第２データの誤りビットを検出してもよい。決定部１４０は、第２データの誤りビットの数が誤り訂正能力よりも小さければ、これ以上のデータ判定動作を実行しないように決定してもよい。
【００４１】
図４は、図１に示すメモリ装置１００の動作の更に別の例を示す図である。
図４を参照すれば、横軸はマルチビットセルの閾値電圧を示し、縦軸は該当の閾値電圧を有するマルチビットセルの数を示す。図４において、各マルチビットセルに２ビットのデータが格納される実施形態を示す。また、図４において、判定部１２０が第１データを軟判定する実施形態を示す。
マルチビットセルの閾値電圧は、プログラムされた直後から時間が経過するにつれて変化してもよい。マルチビットセルの閾値電圧は、隣接した異なるマルチビットセルの閾値電圧の変化に影響を受けて変化してもよい。
【００４２】
データ「１１」がプログラムされた直後、データ「１１」が格納されたマルチビットセルの閾値電圧は分布４２１を形成してもよい。時間の経過後、データ「１１」が格納されたマルチビットセルの閾値電圧は分布４３１を形成してもよい。分布４２１と分布４３１との間の差は無視できる程小さいものと仮定する。
データ「１０」がプログラムされた直後、データ「１０」が格納されたマルチビットセルの閾値電圧は分布４２２を形成してもよい。時間が経過するにつれてデータ「１０」が格納されたマルチビットセルの閾値電圧が低くなり得る。この場合、時間の経過後、データ「１０」が格納されたマルチビットセルの閾値電圧は分布４３２を形成してもよい。
データ「００」がプログラムされた直後、データ「００」が格納されたマルチビットセルの閾値電圧は分布４２３を形成してもよい。時間が経過するにつれてデータ「００」が格納されたマルチビットセルの閾値電圧が低くなり得る。この場合、時間の経過後、データ「００」が格納されたマルチビットセルの閾値電圧は分布４３３を形成してもよい。
データ「０１」がプログラムされた直後、データ「０１」が格納されたマルチビットセルの閾値電圧は分布４２４を形成してもよい。時間が経過するにつれてデータ「０１」が格納されたマルチビットセルの閾値電圧が低くなり得る。この場合、時間の経過後、データ「０１」が格納されたマルチビットセルの閾値電圧は分布４３４を形成してもよい。
【００４３】
データがプログラムされた直後、判定部１２０がメモリページ１１１からデータを判定する動作を説明する。第１判定値は、各マルチビットセルに格納されることができる４個のデータ値に対するＬＬＲ（Ｌｏｇ  Ｌｉｋｅｌｉｈｏｏｄ  Ｒａｔｉｏ）の集合であってもよい。
電圧レベル４１１よりも低い閾値電圧を有するマルチビットセルに対する第１判定値はデータ「１１」に対しては０．９５、データ「１０」に対しては０．０３、データ「００」に対しては０．０１、データ「０１」に対しては０．０１の集合であってもよい。この場合の第１判定値は０．９５、０．０３、０．０１、０．０１のように表示してもよい。
電圧レベル４１１よりも高くて電圧レベル４１３よりも低い閾値電圧を有するマルチビットセルに対する第１判定値は、データ「１１」に対しては０．５、データ「１０」に対しては０．４、データ「００」に対しては０．０３、データ「０１」に対しては０．０２の集合であってもよい。この場合の第１判定値は０．５、０．４、０．０３、０．０２のように表示してもよい。
【００４４】
電圧レベル４１３よりも高くて電圧レベル４１５よりも低い閾値電圧を有するマルチビットセルに対する第１判定値は、データ「１１」に対しては０．０２、データ「１０」に対しては０．９５、データ「００」に対しては０．０２、データ「０１」に対しては０．０１の集合であってもよい。この場合の第１判定値は０．０２、０．９５、０．０２、０．０１のように表示してもよい。
電圧レベル４１５よりも高くて電圧レベル４１７よりも低い閾値電圧を有するマルチビットセルに対する第１判定値は、データ「１１」に対しては０．０１、データ「１０」に対しては０．０２、データ「００」に対しては０．９５、データ「０１」に対しては０．０２の集合であってもよい。この場合の第１判定値は０．０１、０．０２、０．９５、０．０２のように表示してもよい。
電圧レベル４１７よりも高い閾値電圧を有するマルチビットセルに対する第１判定値は、データ「１１」に対しては０．０１、データ「１０」に対しては０．０２、データ「００」に対しては０．０２、データ「０１」に対しては０．９５の集合であってもよい。この場合の第１判定値は０．０１、０．０２、０．０２、０．９５のように表示してもよい。
【００４５】
判定部１２０は、メモリページ１１１のマルチビットセルの閾値電圧を検出し、検出された閾値電圧から第１判定値を用いて第１データを軟判定してもよい。
決定部１４０は、第１データの誤りビットの数が誤り訂正能力よりも大きくなければ、これ以上のデータ判定動作を実行しないように決定してもよい。このとき、メモリ装置１００は、ＥＣＣ復号化されて誤りが訂正された第１データを最終データとして出力することができる。
データがプログラムされた後、時間が経過してマルチビットセルの閾値電圧が分布４３１、分布４３２、分布４３３および分布４３４を形成するものと仮定する。このとき、判定部１２０はメモリページ１１１のマルチビットセルの閾値電圧を検出する。判定部１２０は、検出された閾値電圧から第１判定値を用いて第１データを軟判定してもよい。
【００４６】
電圧レベル４１１よりも低い閾値電圧を有するマルチビットセルに格納されたデータはデータ「１１」と判定してもよい。図４を参照すれば、データ「１１」が格納されたマルチビットセルに対する誤りは相対的に少なくてもよい。
電圧レベル４１１よりも高くて電圧レベル４１３よりも低い閾値電圧を有するマルチビットセルに対する第１判定値は０．５、０．４、０．０３、０．０２であるため、前記マルチビットセルに格納されたデータはデータ「１１」に軟判定してもよい。このとき、データ「１０」が格納されたマルチビットセルに格納されたデータがデータ「１１」に誤って判定される確率は無視できない程高いこともある。
決定部１４０は、電圧レベル４１１よりも高くて電圧レベル４１３よりも低い閾値電圧を有するマルチビットセルに格納されたデータがデータ「１０」と判定されるように第２判定値を調整することができる。
【００４７】
電圧レベル４１４よりも高くて電圧レベル４１５よりも低い閾値電圧を有するマルチビットセルに対する第１判定値は０．０２、０．９５、０．０２、０．０１であるため、前記マルチビットセルに格納されたデータはデータ「１０」に軟判定されてもよい。このとき、データ「００」が格納されたマルチビットセルに格納されたデータがデータ「１０」に誤って判定される確率は無視できない程高いこともある。
決定部１４０は、誤り検出部１３０によって検出された誤りビットのパターンに基づいて電圧レベル４１４よりも高くて電圧レベル４１５よりも低い閾値電圧を有するマルチビットセルに対する軟判定結果がデータ「００」になるように第２判定値を調整することができる。
【００４８】
電圧レベル４１５よりも高くて電圧レベル４１６よりも低い閾値電圧を有するマルチビットセルに対する第１判定値は０．０１、０．０２、０．９５、０．０２であるため、前記マルチビットセルに格納されたデータはデータ「００」に軟判定してもよい。このとき、電圧レベル４１５よりも高くて電圧レベル４１６よりも低い閾値電圧区間に対する判定結果に対する誤りは無視する程少ないこともある。決定部１４０は、電圧レベル４１５よりも高くて電圧レベル４１６よりも低い閾値電圧区間に対する第１判定値を同一に第２判定値にも適用してもよい。
決定部１４０は、電圧レベル４１６よりも高くて電圧レベル４１７よりも低い閾値電圧区間に対する第２判定値を調整し、電圧レベル４１６よりも高くて電圧レベル４１７よりも低い閾値電圧を有するマルチビットセルに格納されたデータがデータ「０１」と判定されるようにしてもよい。
【００４９】
判定部１２０は、決定された第２判定値を用いて検出された閾値電圧から第２データを判定してもよい。誤り検出部１３０は、第２データの誤りビットを検出してもよい。決定部１４０は、第２データの誤りビットの数が誤り訂正能力よりも小さければ、これ以上のデータ判定動作を実行しないように決定してもよい。
判定部１２０は、必要に応じて電圧レベル４１１、４１２、４１３、４１４、４１５、４１６、４１７、４１８、４１９を設定してメモリページ１１１のマルチビットセルの閾値電圧を検出してもよい。
一般的にｍビットのデータを格納するマルチビットセルの閾値電圧は２ｍ個の分布を形成してもよい。実施形態に応じては、判定部１２０は２ｍ個よりも多い数の電圧レベルを設定してもよい。判定部１２０は２ｍ個よりも多い数の電圧レベルを設定し、設定された電圧レベルを用いてマルチビットセルの閾値電圧を検出することによって、マルチビットセルの閾値電圧の予想できない変化に対しても最適化した判定値を決定してもよい。
【００５０】
図５は、マルチビットセルの閾値電圧が変化する過程の一例を示す図である。
図５を参照すれば、横軸はマルチビットセルの閾値電圧を示し、縦軸は該当の閾値電圧を有するマルチビットセルの数を示す。
特定のデータが格納されたマルチビットセルは分布５２０に対応してもよい。分布５２０に対応するマルチビットセルの閾値電圧は、時間が経過するにつれて変化したり周辺のマルチビットセルの閾値電圧の変化によって変化してもよい。
マルチビットセルの閾値電圧が時間の経過に伴って低くなる場合に、一定の時間が経過した後マルチビットセルの閾値電圧は分布５１０を形成してもよい。
周辺のマルチビットセルの閾値電圧が高くなるにつれて（周辺のマルチビットセルに対するプログラム過程などの理由により）マルチビットセルの閾値電圧が高くなる場合に、時間の経過後にマルチビットセルの閾値電圧は分布５３０を形成してもよい。
【００５１】
時間が経過するにつれてマルチビットセルの閾値電圧が低くなる現象は電荷流失効果によって起こり得る。
マルチビットセルは制御ゲート（Ｃｏｎｔｒｏｌ  Ｇａｔｅ、ＣＧ）とＦＧとの間に絶縁体層が位置し、ＦＧと基板との間にも絶縁体層が位置する構造を有する。メモリ装置は、マルチビットセルのＣＧおよび基板に特定の電圧を印加して電荷をＦＧに充填したりＦＧから放電してもよい。電荷がＦＧに充填またはＦＧから放電される過程は、Ｆ−Ｎトンネリングまたはホットキャリア効果などのメカニズムによって行われてもよい。ＦＧに充填された電荷は放電条件が備えられる前にはＦＧに維持されなければならないが、自然的な拡散現象によってＦＧに充填されている電荷が周囲に広がって、ＦＧ内の電荷が減少したり、ＦＧ周辺の絶縁体が損傷して電荷の漏洩経路が形成されればＦＧに充填された電荷が流失する恐れがある。
一般的にＦＧに充填された電荷が流失される電荷流失メカニズムはマルチビットセルの閾値電圧を低くする傾向がある。
【００５２】
中心マルチビットセルの閾値電圧が周辺のマルチビットセルの閾値電圧の変化量に応じて影響を受ける現象は、ＦＧカップリング（Ｆｌｏａｔｉｎｇ  Ｇａｔｅ  ｃｏｕｐｌｉｎｇ、ＦＧ  ｃｏｕｐｌｉｎｇ）と呼ばれることがある。マルチビットセルのＦＧの間の寄生キャパシタンスのカップリングによって中心マルチビットセルの閾値電圧が影響を受ける現象である。
もし、プログラミング過程がマルチビットセルの閾値電圧を高くすれば、中心マルチビットセルの閾値電圧はＦＧカップリングによって所望する値よりも高くなる。
ＦＧカップリングのようなメカニズムによって、マルチビットセルの閾値電圧の分布は拡散される傾向を有する。一般的にＦＧカップリングによる閾値電圧の変化は、閾値電圧が低い場合によりも大きく現れるという事実が知られている。
マルチビットセルが動作する電圧ウィンドウは制限されているため、閾値電圧の分布が拡散される程隣接した閾値電圧の分布がオーバラップされる可能性が高くなる。閾値電圧の分布が重なる程度が深化する程マルチビットセルに格納されたデータを正確に読み出すことができない誤り比率が増加する。
【００５３】
図６は、本発明の別の実施形態に係るメモリ装置６００を示す図である。
図６を参照すれば、メモリ装置６００は、マルチビットセルアレイ６１０、閾値電圧検出部６２０および決定部６３０を含む。
マルチビットセルアレイ６１０は、メモリページ６１１の他にも複数のメモリページ（図示せず）をさらに含む。メモリページ６１１は複数のマルチビットセルを含む。メモリ装置６００は、メモリページ６１１のマルチビットセルに格納されたデータを同時に読み出すことができる。
閾値電圧検出部６２０は、メモリページ６１１のマルチビットセルの閾値電圧を検出する。
【００５４】
決定部６３０は、検出された閾値電圧からデータを判定する判定値候補の中で誤りビットの数を最小化する最適の判定値を選択する。
決定部６３０は、メモリページ６１１の各マルチビットセルに対して互いに異なる判定値を適用してもよい。決定部６３０は、マルチビットセルが消去された回数またはデータがプログラムされた後に経過した時間などに基づいて最適の判定値を選択してもよい。決定部６３０は、マルチビットセルのカップリング特性または電荷流失の特性情報に基づいて最適の判定値を選択してもよい。メモリ装置６００は、マルチビットセルアレイ６１０内で特定のマルチビットセルの物理的な位置に応じてカップリングまたは電荷流失の特性を獲得してもよい。メモリ装置６００は、特定のマルチビットセルの閾値電圧の変化をモニタしてカップリングまたは電荷流失の特性を獲得してもよい。メモリ装置６００は、マルチビットセルアレイ６１０内の特定のブロックをモニタリングブロックに設定し、モニタリングブロックのマルチビットセルの閾値電圧の変化をモニタしてもよい。
実施形態によっては、決定部６３０は複数の判定値候補を適用して判定結果を生成し、各判定値候補に対して生成された判定結果をＥＣＣ復号化して誤りビットの数を比較してもよい。決定部６３０は、誤りビットの数を最小化する判定値の組合を最適の判定値に選択してもよい。
【００５５】
メモリ装置６００はマルチビットセルの閾値電圧検出の回数を最小化することができる。メモリ装置６００はマルチビットセルの閾値電圧の検出回数を最小化することによって、データの読み出し時間を短縮することができる。
メモリ装置６００は誤りビットの数を最小化する最適の判定値を選択することによって、メモリデータを読み出すときの誤りを減らすことができる。メモリ装置６００がＥＣＣデコーダを用いる場合、メモリデータを読み出す時の誤りを減少すればＥＣＣデコーダを実現するためのハードウェアの複雑度を減らすことができる。
【００５６】
図７は、本発明の更に別の実施形態に係るメモリデータ読み出し方法を示す動作フローチャートである。
図７を参照すれば、メモリデータ読み出し方法は、マルチビットセルアレイのマルチビットセルの閾値電圧を検出する（Ｓ７１０）。
メモリデータ読み出し方法は、検出された閾値電圧から判定値を用いてデータを判定する（Ｓ７２０）。
メモリデータ読み出し方法は、判定されたデータの誤りビットを検出する（Ｓ７３０）。
メモリデータ読み出し方法は、検出された誤りビットの数が誤り訂正範囲（または誤り訂正能力）よりも大きいか否かを判定する（Ｓ７４０）。
メモリデータ読み出し方法は、ステップＳ７４０の判定結果、検出された誤りビットの数が誤り訂正能力よりも大きくなければ、検出された誤りビットを訂正する（Ｓ７５０）。
メモリデータ読み出し方法は、ステップＳ７４０の判定結果、検出された誤りビットの数が誤り訂正能力よりも大きければ、他の判定値を選択する（Ｓ７６０）。
メモリデータ読み出し方法は、ステップＳ７６０で選択した新しい判定値を用いてステップＳ７１０で検出された閾値電圧からデータを判定する（Ｓ７２０）。
【００５７】
ステップＳ７６０において、メモリデータ読み出し方法はステップＳ７３０で検出された誤りビットのパターンに基づいて他の判定値を選択する。
メモリデータ読み出し方法は、最初に行われるステップＳ７３０で検出された誤りビットの数が基準値よりも大きければ最初に行われる判定値を調整してもよい。このとき、メモリデータ読み出し方法は調整された判定値を次のデータ読み出し動作時のステップＳ７２０に最初に適用してもよい。
最初に適用される判定値に応じて相対的に多くの誤りビットが検出されれば、データ読み出し動作に長い時間が必要とされるため、メモリデータ読み出し方法は誤りビットの検出結果に応じて最初に適用される判定値を調整することができる。このとき、基準値は誤り訂正能力よりも大きい値であってもよく、小さい値であってもよい。
メモリデータ読み出し方法は、各マルチビットセルに対して互いに異なる判定値を適用してもよい。例えば、メモリデータ読み出し方法は、ステップＳ７３０で検出された誤りビットが格納されたマルチビットセルを識別してもよく、識別されたマルチビットセルに対しては残りマルチビットセルに適用される第１判定値と異なる第２判定値を適用してもよい。
【００５８】
本発明の実施形態に係るメモリデータ読み出し方法は、多様なコンピュータ手段を介して実行することができるプログラム命令形態に具現され、コンピュータ読取可能な記録媒体に記録されることができる。前記コンピュータ読取可能な媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むこともできる。前記媒体に記録されるプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知であり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスクおよび磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、フロプティカルディスクのような磁気−光媒体、およびＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コードを含む。上述のハードウェア装置は、本発明の動作を行うために１つ以上のソフトウェア階層で作動するように構成され、その逆も同様である。
【００５９】
本発明の実施形態に係るフラッシュメモリ装置および／またはメモリコントローラは、多様な形態のパッケージを用いて具現されることができる。例えば、実施形態に係るフラッシュメモリ装置および／またはメモリコントローラは、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）、Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ  ｓｃａｌｅ  ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ  Ｌｅａｄｅｄ  Ｃｈｉｐ  Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ  ｉｎ  Ｗａｆｆｌｅ  Ｐａｃｋ、Ｄｉｅ  ｉｎ  Ｗａｆｅｒ  Ｆｏｒｍ、Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ  Ｍｅｔｒｉｃ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ  Ｆａｂｒｉｃａｔｅｄ  Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ  Ｐｒｏｃｅｓｓｅｄ  Ｓｔａｃｋ  Ｐａｃｋａｇｅ（ＷＳＰ）などのようなパッケージを用いて実現されることができる。
【００６０】
フラッシュメモリ装置とメモリコントローラは、メモリカードを構成することができる。このような場合、メモリコントローラは、ＵＳＢ、ＭＭＣ、ＰＣＩ−Ｅ、ＳＡＴＡ、ＰＡＴＡ、ＳＣＳＩ、ＥＳＤＩ、およびＩＤＥなどのような多様なインタフェースプロトコルのうちの１つを介して外部（例えば、ホスト）と通信するように構成することができる。
フラッシュメモリ装置は、電力が遮断されても格納されたデータを維持することのできる非揮発性メモリ装置である。セルラーフォン、ＰＤＡデジタルカメラ、ポータブルゲームコンソール、そしてＭＰ３Ｐのようなモバイル装置の使用増加に応じてフラッシュメモリ装置はデータストレージだけでなく、コードストレージとしてより広く用いられることができる。フラッシュメモリ装置は、さらにＨＤＴＶ、ＤＶＤ、ルータ、およびＧＰＳのようなホームアプリケーションに用いられてもよい。
【００６１】
実施形態に係るコンピュータシステムは、バスに電気的に接続されたマイクロプロセッサ、ユーザインタフェース、ベースバンドチップセット（ｂａｓｅｂａｎｄ  ｃｈｉｐｓｅｔ）のようなモデム、メモリコントローラ、およびフラッシュメモリ装置を含む。フラッシュメモリ装置には、マイクロプロセッサによって処理された／処理されるＮ−ビットデータ（Ｎは１またはそれよりも大きい整数）がメモリコントローラを介して格納されるであろう。実施形態に係るコンピュータシステムがモバイル装置である場合、コンピュータシステムの動作電圧を供給するためのバッテリが追加的に提供されるであろう。
実施形態に係るコンピュータシステムには応用チップセット、カメライメージプロセッサ（Ｃａｍｅｒａ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、モバイルＤＲＡＭなどがさらに提供されることは、この分野の通常の知識を有する者であれば自明である。メモリコントローラとフラッシュメモリ装置は、例えば、データを格納するために非揮発性メモリを用いるＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ／Ｄｉｓｋ）を構成することができる。
【００６２】
上述したように、本発明を限定された実施形態と図面によって説明したが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような基材から多様な修正および変形が可能である。
したがって、本発明の範囲は説明された実施形態に限定されて決められてはならず、添付の特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどによって定められなければならない。
【符号の説明】
【００６３】
１００，６００  メモリ装置
１１０，６１０  マルチビットセルアレイ
１１１，６１１  メモリページ
１２０  判定部
１３０  誤り検出部
１４０，６３０  決定部
６２０  閾値電圧検出部
【図１】
2011514609.tif 000003
【図２】
2011514609.tif 000004
【図３】
2011514609.tif 000005
【図４】
2011514609.tif 000006
【図５】
2011514609.tif 000007
【図６】
2011514609.tif 000008
【図７】
2011514609.tif 000009
【国際調査報告】
2011514609.tif 000010
2011514609.tif 000011