(57)【要約】  本発明は、電子組立体（４００）、及びその電子組立体（４００）の製造方法（８００、９００、１０００、１２００、１４００、１５００、１７００）を提供する。前記組立体（４００）は、はんだを使用しない。Ｉ／Ｏリード線（４１２）を備える部品（４０６）又は部品パッケージ（４０２、８０２、８０４、８０６）が、平坦な基板（８０８）上へ配置される（８００）。前記組立体は、電気絶縁材料９０８で封入され（９００）、バイア（４２０、１００２）が、前記基板（８０８）を貫き部品のリード線（４１２）まで形成又は穿孔される（１０００）。次いで、前記組立体は、めっきされ（１２００）、封入及び穿孔の工程（１５００）が、繰り返され、所望の層（４２２、１５０２、１７０２）を構築する。
2011501870.tif 000002
【特許請求の範囲】
【請求項１】
基板４１６と、
１つ又は複数のリード線４１２を備える部品パッケージ４０２と、
前記部品パッケージ４０２を前記基板４１６に取り付ける絶縁材料４０４と、
前記基板４１６を貫いて前記１つ又は複数のリード線４１２まで延在する少なくとも１つのバイア４２０と
を備えることを特徴とする回路組立体４００。
【請求項２】
平坦な第１の側面及び平坦な第２の側面を有する基板４１６と、
第１の組の１つ又は複数のリード線４１２を備える少なくとも１つの部品４０６であって、少なくとも２つの側面を有する部品４０６と、
前記部品４０６の前記２つの側面のうちの少なくとも１つの側面を、前記基板４１６の前記第１の平坦な側面に取り付ける第１の電気絶縁材料４０４と、
前記第１の組の１つ又は複数のリード線４１２を露出する、前記基板４１６の前記第２の平坦な側面から延在する少なくとも１つのバイア４２０と
を備えることを特徴とする回路組立体４００。
【請求項３】
平坦な第１の側面及び平坦な第２の側面を有する基板４１６と、
第１の組の１つ又は複数のリード線４１２を備える少なくとも１つの部品パッケージ４０２であって、少なくとも２つの側面を有する部品パッケージ４０２と、
部品パッケージ４０６の２つの側面のうちの少なくとも１つを前記基板４１６の前記第１の平坦な側面に取り付ける第１の電気絶縁材料４０４と、
前記第１の組の１つ又は複数のリード線４１２を露出する、前記基板４１６の前記第２の平坦な側面から延在する少なくとも１つのバイア４２０と
を備えることを特徴とする回路組立体４００。
【請求項４】
請求項３に記載の組立体において、前記基板４１６は、電気絶縁であることを特徴とする組立体。
【請求項５】
請求項３に記載の組立体において、前記第１の電気絶縁材料４０４は、前記部品パッケージ４０２を包むことを特徴とする組立体。
【請求項６】
請求項３に記載の組立体において、前記第１の電気絶縁材料４０４は、熱伝導性であることを特徴とする組立体。
【請求項７】
請求項３に記載の組立体において、前記組立体は、ヒートスプレッダ５０６を更に備えることを特徴とする組立体。
【請求項８】
請求項３に記載の組立体において、前記組立体は、ヒートシンク５０８を更に備えることを特徴とする組立体。
【請求項９】
請求項３に記載の組立体において、前記第１の組の１つ又は複数のリード線４１２と電気的に接続する伝導性材料で充填される前記少なくとも１つのバイア４２０を更に備えることを特徴とする組立体。
【請求項１０】
請求項９に記載の組立体において、前記伝導性材料は、銅、銀、アルミニウム、金、スズ、金属合金、導電性薄膜、導電性接着剤、及び導電性インクを含む群から選択されることを特徴とする組立体。
【請求項１１】
請求項９に記載の組立体において、前記伝導性材料は、前記基板４１６にめっきされることを特徴とする組立体。
【請求項１２】
請求項９に記載の組立体において、前記伝導性材料は、前記基板４１６にプリントされることを特徴とする組立体。
【請求項１３】
請求項９に記載の組立体において、前記伝導性材料は、第２の組の１つ又は複数のリード線４２８を前記基板４１６上に形成することを特徴とする組立体。
【請求項１４】
請求項９に記載の組立体において、第２の電気絶縁材料４２２を前記基板４１６の前記第２の側面上に更に備え、前記第２の材料４２２は、前記少なくとも１つのバイア４２０のうちの少なくとも１つを覆うことを特徴とする組立体。
【請求項１５】
請求項１４に記載の組立体において、第２の組の少なくとも１つのバイア４２６を更に備え、前記第２の組の前記少なくとも１つのバイア４２６は、前記第２の絶縁材料４２２を貫いて延在し、前記第１の組の１つ又は複数のリード線４１２のうちの少なくとも１つを露出することを特徴とする組立体。
【請求項１６】
回路組立体を作製する方法であって、
少なくとも２つの側面を有する少なくとも１つの部品４０６を、第１の平坦な側面及び第２の平坦な側面を有する基板８０８上に配置するステップ８００と、
前記少なくとも１つの部品４０６の少なくとも１つの側面を、前記基板８０８の前記第１の平坦な側面に取り付ける第１の電気絶縁材料９０８を組み込むステップ９００と、
前記少なくとも１つの部品４０６の第１の組の少なくとも１つのリード線４１２を露出するように、第１の組の少なくとも１つのバイア１００２を基板８０８の前記第２の平坦な側面を貫いて形成するステップ１０００と、
を含むことを特徴とする方法。
【請求項１７】
回路組立体を作製する方法であって、
少なくとも２つの側面を有する少なくとも１つの部品パッケージ８０２、８０４、８０６を、第１の平坦な側面及び第２の平坦な側面を有する基板８０８上に配置するステップ８００と、
前記少なくとも１つの部品パッケージ８０２、８０４、８０６の少なくとも１つを、前記基板８０８の前記第１の平坦な側面に取り付ける第１の電気絶縁材料９０８を組み込むステップ９００と、
前記少なくとも１つの部品パッケージ８０２、８０４、８０６の第１の組の少なくとも１つのリード線１４０６を露出するように、第１の組の少なくとも１つのバイア１００２を基板８０８の前記第２の平坦な側面を貫いて形成するステップ１０００と、
を備えることを特徴とする方法。
【請求項１８】
請求項１７に記載の方法において、前記第１の組の少なくとも１つのバイア１００２を第１の導電性材料で充填するステップ１２００を更に備えることを特徴とする方法。
【請求項１９】
請求項１８に記載の方法において、前記第１の導電性材料は、第２の組の少なくとも１つのリード線１２０８、１５０６を形成することを特徴とする方法。
【請求項２０】
請求項１９に記載の方法において、前記基板８０８上に第２の電気絶縁材料の第１の層１５０２を形成するステップ１５００であって、前記第２の絶縁材料１５０２は、前記第１の導電性材料を覆うステップを更に備えることを特徴とする方法。
【請求項２１】
請求項２０に記載の方法において、第２の組の少なくとも１つのリード線１２０８、１５０６を露出する、前記層１５０２を貫いて延在する第２の組の少なくとも１つのバイア１５０４を形成するステップ１５００を更に備えることを特徴とする方法。
【請求項２２】
請求項２１に記載の方法において、前記第２の組の少なくとも１つのバイア１５０４を第２の導電性材料で充填するステップ１６０２を更に備えることを特徴とする方法。
【請求項２３】
請求項１７に記載の工程によって製造されることを特徴とする製品。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の相互参照］
本願は、「ELECTRONIC ASSEMBLY WITHOUT SOLDER」と題され2007年5月8日に出願した米国特許出願第60/928,467号明細書、「ELECTRONIC ASSEMBLY WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」と題され2007年5月29日に出願した米国特許出願第60/932,200号明細書、「SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」と題され2007年7月5日に出願した米国特許出願第60/958,385号明細書、「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」と題され2007年7月10日に出願した米国特許出願第60/959,148号明細書、「MASS ASSEMBLY OF ENCAPULSATED ELECTRONIC COMPONENTS TO A PRINTED CIRCUIT BOARD BY MEANS OF AN ADHESIVE LAYER HAVING EMBEDDED CONDUCTIVE JOINING MATERIALS」と題され2007年7月31日に出願した米国特許出願第60/962,626号明細書、「SYSTEM FOR THE MANUFACTURE OF ELECTRONIC ASSEMBLIES WITHOUT SOLDER」と題され2007年8月6日に出願した米国特許出願第60/963,822号明細書、「ELECTRONIC ASSEMBLIES WITHOUT SOLDER AND METHODS FOR THEIR MANUFACTURE」と題され2007年8月28日に出願した米国特許出願第60/966,643号明細書、「MONOLITHIC MOLDED SOLDERLESS FLEXIBLE ELECTRONIC ASSEMBLIES AND METHODS FOR THEIR MANUFACTURE」と題され2008年3月21日に出願した米国特許出願第61/038,564号明細書、及び「THE OCCAM PROCESS SOLDERLESS ASSEMBLY AND INTERCONNECTION OF ELECTRONIC PACKAGES」と題され2008年3月24日に出願した米国特許出願第61/039,059号明細書の各仮出願、米国特許法第１１９条（ｅ）項の下で主張される出願日の利益に基づき、それらの優先権を主張するものである。
【０００２】
（著作権表示／許可）
本特許文書の開示の一部は、著作権保護を受ける事項を含む。著作権者は、その事項が特許商標庁の特許のファイル又は記録に記載されている限り、何人による特許文書又は特許開示のファクシミリ複製に対して異議を唱えないが、その他の場合はいかなる著作権も全て留保する。
【０００３】
本発明は一般的に、電子組立体の分野に関し、より詳細には、はんだを使用しない電子製品の製造及び組立に関するが、それに限定されない。
【背景技術】
【０００４】
電子製品の組立、及びより詳細にはプリント回路基板への電子部品の永久的な組立は、エレクトロニクス産業の初期の頃から比較的低温のはんだ合金（例えば、スズ／鉛又はＳｎ６３／Ｐｂ３７）を何らかの形で使用することを含んでいた。その理由は多種多様であるが、最も重要な理由は、プリント回路と多くの電子部品のリード線の間の何千ものエレクトロニクス配線を大量に接合することが容易であったことにある。
【０００５】
鉛は、非常に有毒な物質であり、それに曝露されると広範なよく知られた健康への悪影響をもたらし得る。この状況で重要なことは、はんだ付け作業から生じるヒューム（ｆｕｍｅ）が、作業者にとって危険であることである。このプロセスは、（鉛ベースのはんだからの）酸化鉛と（はんだフラックスからの）コロホニー（ｃｏｌｏｐｈｏｎｙ）の組合せであるヒュームを生成する可能性がある。これらの成分の各々は、潜在的に危険であることが示されている。加えて、エレクトロニクス中の鉛の量が低減されれば、それにより、鉛を採掘及び精錬する重圧も低減する。鉛の採掘は、局所的な地下水供給を汚染する可能性がある。精錬は、工場、作業者、及び環境の汚染をもたらす可能性がある。
【０００６】
鉛の流れ（ｌｅａｄ  ｓｔｒｅａｍ）を低減することは、廃棄された電子デバイス中の鉛の量も低減させ、廃棄物処分場内及び他のあまり安全でない場所内の鉛のレベルを下げることとなる。使用されたエレクトロニクスのリサイクルの難しさ及びコスト、並びに廃棄物輸出に関連する法律の緩い執行のため、大量の使用されたエレクトロニクスが、より低い環境基準及びより劣悪な労働環境を有する中国、インド及びケニアなどの国々へ送られる。
【０００７】
従って、スズ／鉛はんだを低減するための市場活動上の圧力及び法的圧力がある。具体的には、（一般的に有害物質制限指令（Ｒｅｓｔｒｉｃｔｉｏｎ  ｏｆ  Ｈａｚａｒｄｏｕｓ  Ｓｕｂｓｔａｎｃｅｓ  Ｄｉｒｅｃｔｉｖｅ）、即ちＲｏＨＳと呼ばれる）電気電子機器に含まれる特定有害物質の使用制限に関する指令が、欧州連合によって２００３年２月に採用された。ＲｏＨＳ指令は２００６年７月１日に施行され、各加盟国において施行され法律になることが要求される。この指令は、様々な種類の電子電気機器の製造において、鉛を含む６つの有害物質の使用を制限する。この指令は、莫大な量の有毒な電子デバイスの廃棄物の問題を解決するために、電気製品について収集、リサイクル、及び回収の目標を設定し、立法府による発案の一部である廃電気電子機器指令（ＷＥＥＥ）２００２／９６／ＥＣと密接に関連する。
【０００８】
ＲｏＨＳは、全ての電子デバイスにおいて鉛の使用を撤廃しない。医療デバイスなどの高い信頼性を必要とする特定のデバイスでは、鉛合金の継続使用が許可される。従って、エレクトロニクス中の鉛は、懸念であり続けている。エレクトロニクス産業は、スズ／鉛はんだの実用的な代替物を探し求めていた。現在使用されている最も一般的な代替物は、スズ（Ｓｎ）、銀（Ａｇ）、及び銅（Ｃｕ）を含有する合金である、ＳＡＣ系である。
【０００９】
ＳＡＣはんだも、重大な環境への結果を有する。例えば、スズの採掘は、局所的にも全世界的にも災害を引き起こす。大きいスズの鉱床は、アマゾンの熱帯雨林中で発見されている。ブラジルでは、このことが、道路の導入、森林伐採、先住民の立ち退き、土壌劣化、並びにダム、尾鉱池（ｔａｉｌｉｎｇ  ｐｏｎｄ）、及び土手（ｍｏｕｎｄ）の造設、並びに精練オペレーション（ｓｍｅｌｔｉｎｇ  ｏｐｅｒａｔｉｏｎ）をもたらした。おそらく、ブラジルにおけるスズの採鉱に関する最も深刻な環境影響は、河川や入江の沈泥（ｓｉｌｔｉｎｇ  ｕｐ）である。この劣化は、動植物の生態の特徴を永久に変え、遺伝子バンクを破壊し、土壌構造を変え、病虫害をもたらし、取り返しのつかない生態学的損失を生み出す。
【００１０】
ブラジルの環境の管理ミスに由来する世界的な生態学的問題がよく知られている。これらは、熱帯雨林の破壊による地球温暖化に対する圧力から動植物の生態の多様性の破壊による製薬業界に対する長期的損害まで及ぶ。ブラジルにおける採鉱は、スズ産業の破壊的影響の単なる一例に過ぎない。大きい鉱床及び採鉱オペレーションは、インドネシア、マレーシア及び中国、経済発展に対する姿勢が生態保護についての懸念を圧倒する発展途上国にも存在する。
【００１１】
ＳＡＣはんだは、更なる問題を有する。ＳＡＣはんだは、エネルギーを浪費する高温を必要とし、脆く、信頼性問題を引き起こす。溶融温度は、部品及び回路基板が損傷を受ける可能性があるようなものである。個々の合金を構成する化合物の正確な量は、今もなお研究中であり、長期的な安定性は不明である。また、ＳＡＣはんだ工程は、表面が適切に準備されない場合、短絡（例えば、「スズウィスカ（ｔｉｎ  ｗｈｉｓｋｅｒ）」）及び開回路を形成する傾向がある。スズ／鉛はんだが使用されるにしてもＳＡＣ系が使用されるにしても、高密度金属は、回路組立体の重量と高さの両方を増加させる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第６１６０７１４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１３】
従って、はんだ付け工程並びにその付随する環境上及び実際上の欠点に代わるものが必要である。
【００１４】
はんだ合金が最も一般的であるが、伝導性接着剤の形態であるいわゆる「ポリマーはんだ」などの他の接合材料が提案及び／又は使用されている。更に、部品用のソケットを設けることによって接続を分離可能にするための努力がなされてきた。一定の印加される力又は圧力をどれもが必要とする様々な弾性接触構造を用いて説明される電力及び信号搬送導体を連結するために開発された電気コネクタ及び電子コネクタも存在している。
【００１５】
同時に、より多くのエレクトロニクスをより小さい容積の中に入れるための絶え間ない努力がなされている。結果として、ここ数年にわたって、パッケージ（ｐａｃｋａｇｅ）内での集積回路（ＩＣ）チップの積み重ね、及びＩＣパッケージ自体の積み重ねについての様々な方法がエレクトロニクス産業内で関心事となっており、全て、Ｚ即ち垂直軸における組立体の大きさを減少させることを意図している。特定の部品、たいていは受動デバイスを回路基板の内部に埋め込むことによってプリント回路基板（ＰＣＢ）上の表面実装部品の数を減少させるための継続的な努力もなされている。
【００１６】
ＩＣパッケージの作成では、パッケージされていないＩＣデバイスを基板の内部に直接配置し、チップ接点に直接穿孔及びめっきすることでそれらを相互接続することによって能動デバイスを埋め込むための努力もなされている。そのような解決策は、特定の用途において利益をもたらすが、チップの入出力（Ｉ／Ｏ）端子は、非常に小さく、そのような接続を正確に作製するのは非常に難しい可能性がある。更に、製造後のデバイスは、バーンインテストにうまく合格せず、完成後に全ての努力を価値のないものにさせる可能性がある。
【００１７】
高密度にパッケージされたＩＣは電子製品の信頼性を低減させる可能性のある高エネルギー密度を生成する可能性があるので、別の関心の分野は、熱の管理にある。
【課題を解決するための手段】
【００１８】
本発明は、電子組立体、及びその電子組立体の製造方法を提供する。外部Ｉ／Ｏ接点を有する電気、電子、電気光学、電気機械式、及びユーザインターフェースのデバイスを含む予備テスト及びバーンイン済み部品は、平坦なベース部上へ配置される。組立体は、はんだマスク、誘電体、又は電気絶縁材料（特許請求の範囲を含む本出願において「絶縁材料」と総称する）で封入され、バイアとして知られている穴が、部品のリード線、導体、及び端子（特許請求の範囲を含む本出願において「リード線」と総称する）まで貫通形成又は貫通穿孔されている。次いで、この組立体は、めっきされ、封入及び穿孔の工程が繰り返されて所望の層を構築する。
【発明の効果】
【００１９】
新規なリバースインターコネクションプロセス（ＲＩＰ：ｒｅｖｅｒｓｅ−ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ  ｐｒｏｃｅｓｓ）で作られる組立体は、はんだを使用せず、従って、鉛、スズ、及び熱の使用に関連した問題を回避する。「リバース（ｒｅｖｅｒｓｅ）」なる語は、まずＰＣＢを作成し、次いで部品を実装するのではなく、まず部品が配置され、次いで回路層が製造されるといった組立体の逆順序を言及する。従来のＰＣＢは必要とされず（ＰＣＢを随意的に集積することはできるが）、製造サイクル時間を短縮し、コスト及び複雑さを低減し、ＰＣＢの信頼性問題を減らす。
【００２０】
ＲＩＰ製品は、機械的衝撃及び熱サイクル疲労破損に対して頑強である。ＰＣＢ基板上に配置される従来製品と比べて、ＲＩＰ製品に組み込まれる部品は、表面からのスタンドオフを必要とせず、従ってより低い外形を有し、より高密度に配置できる。更に、はんだ付け可能な仕上げが要求されず、より少ない材料及びより少ない工程ステップ（ｐｒｏｃｅｓｓ  ｓｔｅｐｓ）が要求されるので、ＲＩＰ製品は、より低コストである。加えて、ＲＩＰ製品は、一体の電磁妨害（ＥＭＩ）シールドも提供することができる（改善された熱拡散材料及び熱拡散方法を含む）インプレース（ｉｎ−ｐｌａｃｅ）熱的強化に適している。更に、この構造を、電気部品及び光部品を埋め込んで組み立てることができる。
【００２１】
本発明は、従来技術における以下の多くの不都合を克服する。
【００２２】
回路基板の必要性の除去
はんだ付けの必要性の除去
「スズウィスカ」の問題の除去
ファインピッチ（ｆｉｎｅ  ｐｉｔｃｈ）部品のリード線の間の困難なクリーニング    の必要性の除去
準拠リード線又は準拠はんだ接続の必要性の除去
製造および寿命末期の多くの異なるレベルでの電子廃棄物と関連する多くの問題の除    去
脆弱な部品上の高温鉛フリーはんだの使用に関連する熱の懸念の除去
【００２３】
本発明の利益には、以下のものが含まれる。
【００２４】
構造がほとんど完全に付加的（ａｄｄｉｔｉｖｅ）なので、製造廃棄物が少ない
より少ない構築時の材料の使用
潜在的に有毒な金属を必要としないので環境に優しい
より少ない工程ステップ
低減されるテストの要求
低熱処理であり、従ってエネルギー節約をもたらす
より低いコスト
より低い外形の組立体
増大した信頼性
潜在的高性能、又はより長い電池寿命
機械的衝撃、振動及び物理的損傷に対するＩＣのより良い保護
最終的な金属被覆を施すことができるので、エレクトロニクスの十分なシールディン    グ
改善された熱性能
一体のエッジカードコネクタ（ｅｄｇｅ  ｃａｒｄ  ｃｏｎｎｅｃｔｏｒ）が可能で    ある
改善されたメモリモジュール（ｍｅｍｏｒｙ  ｍｏｄｕｌｅ）の設計
改善された電話モジュールの設計
改善されたコンピュータカードモジュール（ｃｏｍｐｕｔｅｒ  ｃａｒｄ  ｍｏｄｕ    ｌｅ）の設計
改善されたスマートカード及びＲＦＩＤカードの設計
改善された照明モジュール
【００２５】
本発明の構造及び作用の両方に関し、本発明の詳細、並びに本発明の付随する利点の多くを、特段の定めがない限り様々な図面全てを通じて同じ参照符号が同じ部分に言及している添付図面と併せて後続の詳細な説明を参照して、最もよく理解することができる。
【図面の簡単な説明】
【００２６】
【図１】ＰＣＢ上でガルウィング（ｇｕｌｌ  ｗｉｎｇ）部品を用いる従来のはんだ組立体の断面図である。
【図２】ＰＣＢ上でボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）部品又はランドグリッドアレイ（ＬＧＡ：Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）部品のいずれかを用いる従来のはんだ組立体の断面図である。
【図３】電気部品を用いる従来の無はんだ組立体の断面図である。
【図４】ＬＧＡ部品を用いるＲＩＰ組立体（ＲＩＰ  ａｓｓｅｍｂｌｙ）の一部の断面図である。
【図５】随意的なヒートスプレッダ（ｈｅａｔ  ｓｐｒｅａｄｅｒ）及びヒートシンク（ｈｅａｔ  ｓｉｎｋ）を備えるＬＧＡ部品を用いるＲＩＰ組立体の一部の断面図である。
【図６】実装されたディスクリート部品、アナログ部品、及びＬＧＡ部品を示す２層ＲＩＰ組立体（ｔｗｏ  ｌａｙｅｒ  ＲＩＰ  ａｓｓｅｍｂｌｙ）の断面図である。
【図７】一対の結合した２層ＲＩＰサブ組立体（ｔｗｏ  ｌａｙｅｒ  ＲＩＰ  ｓｕｂａｓｓｅｍｂｌｙ）の断面図である。
【図８】代表的なＲＩＰ組立体の製造における段階の断面図である。
【図９】代表的なＲＩＰ組立体の製造における段階の断面図である。
【図１０】代表的なＲＩＰ組立体の製造における段階の断面図である。
【図１１】ＲＩＰサブ組立体の斜視図である。
【図１２】代表的なＲＩＰ組立体の製造における段階の断面図である。
【図１３】ＲＩＰサブ組立体の斜視図である。
【図１４】ＲＩＰサブ組立体の側面図の断面図である。
【図１５】代表的なＲＩＰ組立体の製造における段階の断面図である。
【図１６】代表的なＲＩＰ組立体の製造における段階を示す断面図である。
【図１７】代表的なＲＩＰ組立体の製造における段階の断面図である。
【図１８】２つのＲＩＰサブ組立体の位置合わせ及び合体の断面図である。
【図１９】完成した一対の結合した２つのＲＩＰサブ組立体の断面図である。
【発明を実施するための形態】
【００２７】
以下の説明及び添付図面では、具体的な専門用語及び図面の記号は、本発明の完全な理解を与えるように記載されている。場合によっては、この専門用語及び記号は、本発明を実施するために必要でない具体的な詳細を示唆することができる。例えば、部品の導体要素間の相互接続（即ち、部品Ｉ／Ｏリード線）を、デバイス内又はデバイス間で、単一のリード線に相互接続する多導体、又は複数の部品接点に接続された単一導体の信号線を有するように示し又は説明することができる。従って、代替として、各々の多導体配線は、単一導体の信号線、制御線、電源線、又は接地線であってよく、その反対もしかりである。シングルエンド型として示され又は説明される回路経路は、差動型であってもよく、その反対もしかりである。相互接続される組立体を、標準的な配線、即ちマイクロストリップ（ｍｉｃｒｏｓｔｒｉｐ）配線又はストリップ線路配線で構成することができ、組立体の全ての信号線路は、シールドされるか、又はシールドされないかのいずれかであってよい。
【００２８】
図１は、はんだ接合１１０を用いた、ＰＣＢ１０２上ではんだ付けされたガルウィング部品パッケージ１０４の従来の完成組立体１００を示す。
【００２９】
部品パッケージ１０４は、電気部品１０６を含む。部品１０６は、ＩＣ部品又は別のディスクリート部品のいずれかであってよい。ガルウィングリード線１０８は、パッケージ１０４からフローはんだ１１０まで延在し、フローはんだ１１０は、リード線１０８をＰＣＢ１０２上のパッド１１２に順に接続する。絶縁材料１１４は、フローはんだ１１０がＰＣＢ１０２上の他の部品（図示せず）へ流れ、部品１０６をＰＣＢ１０２上の他の部品（図示せず）と短絡するのを防ぐ。パッド１１２は貫通穴１１８に接続し、貫通穴１１８は１１６によって示されるトレースなどの適切なトレースに順に接続する。はんだ接合に関する前述の問題に加えて、ＰＣＢ１０２の内部構造を含むこの種の組立体は、複雑であり、本発明では低減される高さスペースを必要とする。
【００３０】
図２は、はんだ接合２０２を用いた、ＰＣＢ２１４上のＢＧＡ  ＩＣパッケージ又はＬＧＡ  ＩＣパッケージ２０４の従来の完成組立体２００を示す。図１との主な差異は、フローはんだ１１０とは対照的にボールはんだ２０２を使用することである。
【００３１】
部品パッケージ２０４は、部品２０６を含む。リード線２０８は、パッケージ２０４から（典型的には有機材料又はセラミック材料で構成される）支持体２１０を貫いてボールはんだ２０２まで延在し、ボールはんだ２０２は、リード線２０８をＰＣＢ２１４上のパッド２１２に順に接続する。絶縁材料２１６は、ボールはんだ２０２がパッケージ２０４内に含まれる他のリード線（図示せず）を短絡するのを防ぐ。絶縁材料２１８は、ボールはんだ２０２がＰＣＢ２１４上の他の部品（図示せず）へ流れ、部品２０６をＰＣＢ２１４上の他の部品（図示せず）と短絡するのを防ぐ。パッド２１２は貫通穴２２０に接続し、貫通穴２２０は２２２によって示されるトレースなどの適切なトレースに接続する。図１に示される組立体と同様にこの構成に関して同じ問題が存在しており、はんだ接合に関する前述の問題に加えて、この種の組立体は、特にＰＣＢ２１４のため複雑であり、本発明では低減される高さスペースを必要とする。
【００３２】
図３は、従来の無はんだ接続装置３００を示す。特許文献１（Ｇｒｅｅｎ）を参照されたい。この構成では、基板３０２が、パッケージ３０４を支持する。パッケージ３０４は、ＩＣ部品又は他のディスクリート部品などの電気部品（図示せず）を含む。基板３０２上に重なっているものは、絶縁材料３０６である。基板３０２の反対側には、伝導性ポリマー厚膜インク３０８がある。伝導性を改善するために、銅の薄膜が、ポリマー厚膜３０８にめっきされる（３１０）。バイアが、パッケージ３０４から基板３０２を貫いて延在する。このバイアは、伝導性接着剤３１４で充填される。接着剤３１４へのパッケージ３０４の付着点３１６を、可溶性のポリマー厚膜インク、銀ポリマー厚膜伝導性インク、又は市販のはんだペーストで作製することができる。本発明を上回るこの従来技術の組立体の１つの不都合は、バンプ（ｂｕｍｐ）３１８で示すように接着剤３１４によって加えられる追加の厚さである。
【００３３】
ＲＩＰ装置
図４は、本発明の例示的な装置４００であり、ＰＣＢである必要はない基板４１６上に実装されたＬＧＡ部品パッケージ（４０２、４０６、４０８、４１０、４１２、４１４）を示す。ＢＧＡ構造、ガルウィング構造、若しくは他のＩＣパッケージ構造、又は任意のタイプのディスクリート部品が、ＬＧＡ部品の代わりになってよいことは当業者には明らかであろう。この接続は、図１、図２及び図３に示す組立体よりも単純であり、はんだフリーであり、低い外形である。
【００３４】
パッケージ４０２へ接着しているものは、電気絶縁材料４０４である。パッケージ４０２の１つの側面に取り付けられた材料４０４が示される。しかしながら、材料４０４は、パッケージ４０２の２つの側面に取り付けられてよく、パッケージ４０２の２つより多い側面に取り付けられてよく、又は実際にはパッケージ４０２を包むことができる。材料４０４は、施されると、装置の強度、安定性、構造的完全性、靭性（ｔｏｕｇｈｎｅｓｓ）（即ち、装置が脆くない）、及び寸法安定性を与えることができる。材料４０４を、ガラス布などの適当な材料からなる含有物によって補強することができる。
【００３５】
部品パッケージ４０２は、（特許請求の範囲を含む本出願において「部品」と総称されるＩＣデバイス、ディスクリートデバイス（ｄｉｓｃｒｅｔｅ  ｄｅｖｉｃｅ）、又はアナログデバイス（ａｎａｌｏｇ  ｄｅｖｉｃｅ）などの）電気部品４０６、（好ましくは有機材料又はセラミック材料で構成される）支持体４０８及び４１０、リード線４１２、並びに絶縁材料４１４を含む。部品パッケージ４０２は、多くの場合製造及び輸送される際に、絶縁材料４１４を組み込むが、この旧来の特徴は、潜在的に、将来は排除することができ、従って組立体４００の外形を縮小することができる。支持体４０８及び４１０、又は、もしあれば絶縁材料４１４のいずれかは、絶縁材料で作製されるのが好ましい基板４１６上に位置する。基板４１６の一部又は全部を、パッケージ４０２から延在するリード線（例えば、４１２）を短絡することが望ましい場合は、導電性材料で作製することができる。
【００３６】
絶縁材料４１４及び基板４１６へのリード線４１２の取り付けを、接着剤ドットによって、及び他のよく知られた技術によって実現することができる。
【００３７】
第１の組のバイア（その一例はバイア４２０である）は、基板４１６を貫いて延在し、絶縁材料４１４を貫いて延在し、もしあればリード線４１２などのリード線に達し、露出する。バイア４２０は、（多くの場合、銅（Ｃｕ）であるが、銀（Ａｇ）、金（Ａｕ）、又はアルミニウム（Ａｌ）及び他の適当な材料を代わりに用いることができる）導電性材料でめっき又は充填される。このめっき又は充填材は、リード線４１２と融合し、電気的及び機械的ボンド（ｂｏｎｄ）を形成する。
【００３８】
基板４１６は、めっきされるパターンマスク（ｐａｔｔｅｒｎ  ｍａｓｋ）（図示せず）を含むことができ、又は第１の組のバイア（例えば、バイア４２０）の中に導入されるめっき又は充填材は、基板４１６の下に延在でき、必要な第１の組のトレースを与えることができる。他のトレースを作成することができる。さらに絶縁材料からなる層４２２は、基板４１６及び第１のトレースを下に敷くことができる。４２２の目的は、（必要であれば）第２の組のトレースのためのプラットフォームを提供すること、及び第１の組のトレースを第２の組のトレースから電気的に絶縁させることである。
【００３９】
第２の組のバイア（その一例はバイア４２６である）は、層４２２を貫いて延在し、基板４１６の下のトレース及び／又はリード線（例えば、リード線４２８）に達し、露出する。上記のように、第１の組のバイア（例えば、バイア４２０）を参照すると、第２の組のバイアを、第２の組のバイアが基板４１６の下の所望のリード線（例えば、リード線４２８）と融合するように、めっき又は充填することができる。上記のように、１つ又は複数のトレース４３０は、層４２２の下に延在することができる。
【００４０】
この層形成は、必要に応じて続く。上記構造を繰り返すことによって、多層（図示せず）、並びに追加のトレース及びバイアを作ることができる。表面絶縁材料４３２は、最後の層を下側で被覆する。リード線又は電気コネクタ（例えば、リード線４３４）は、表面絶縁材料４３２を越えて延在することができる。これにより、他の電気部品又は回路基板との接続を可能にするための接触表面（例えば、表面４３６）が設けられる。
【００４１】
図５、装置５００は、随意の熱拡散の特徴を示す。図４において前述のサブ組立体４００は、パッケージ４０２及び材料４０４の上部に、部品４０６によって生成される熱を拡散するためのヒートスプレッダ５０６及び／又はヒートシンク５０８を有することができる。熱界面材料（図示せず）を、ヒートシンクをヒートスプレッダに接合するために使用することができる。随意的に、材料４０４は、パッケージ４０２からの熱流を増大させるために、二酸化ケイ素（ＳｉＯ2）又はアルミニウムジオキシド（ａｌｕｍｉｎｕｍ  ｄｉｏｘｉｄｅ）（ＡｌＯ2）などの（電気絶縁であるが）熱伝導性材料を材料の組成の中に含むことができる。ヒートスプレッダ５０６及びヒートシンク５０８が当技術分野でよく知られている１つ又は複数の物質で作製される場合は、ヒートスプレッダ５０６及びヒートシンク５０８は、電磁妨害（ＥＭＩ）保護をサブ組立体４００にもたらし、静電気の放電に対する保護に役立てることができる。
【００４２】
２層ＲＩＰ装置（その断面は図５に示されている）によれば、図６は、ディスクリートガルウィング部品（ｄｉｓｃｒｅｔｅ  ｇｕｌｌ  ｗｉｎｇ  ｃｏｍｐｏｎｅｎｔ）６０２、アナログ部品６０４、及びＬＧＡ  ＩＣ６０６を含む、部品の実装されたサンプルセットを有する装置６００を示す。
【００４３】
ＲＩＰ装置が、はんだ付けした部品を含むＰＣＢより複雑でないことは当業者には明らかであろう。つまり、単にＰＣＢ単独では、製造するために多数のステップを必要とする複雑なデバイスである。このＲＩＰ装置は、ＰＣＢ基板を必要としないことによって、より単純であり、完成した電子組立体を製造するためにより少ないステップ数を必要とする。
【００４４】
任意選択として、図７の装置７００は、めっき及び／若しくは充填されたバイア（例えば、７０６ａ、７０６ｂ）で、並びに／又はリード線（例えば、７０８ａ、７０８ｂ）で共に接合された２つのＲＩＰサブ組立体７０２及び７０４を示す。
【００４５】
ＲＩＰの製造方法
図８から図１７は、ＲＩＰ組立体の製造方法を示す。ステップの順序は、本発明の範囲及び趣旨から逸脱することなく変更できることが当業者には明らかであろう。
【００４６】
図８、段階８００は、基板８０８上のパッケージされた部品８０２、８０４及び８０６の当初の実装を示す。これらの部品を、スポット（ｓｐｏｔ）又は伝導性接着剤の塗布を含む当技術分野でよく知られているいくつかの異なる技術及び／又は物質によって、若しくは基板８０８への部品のリード線の粘着性フィルムにボンディングすることによって、所定の位置に保持することができる。塗布又はボンディングするための材料は、部品を保持及び後に部品を解放するのに適していてよい。
【００４７】
図９、段階９００は、ＲＩＰの製造方法における別のステップを示す。この段階では、図８の不完全な装置が裏返される。当初実装したパッケージされた部品８０２、８０４及び８０６は、電気絶縁材料９０８内に入れられる。材料９０８は、パッケージされた部品８０２、８０４、及び８０６の支持を与え、並びに互いからの電気絶縁ももたらす。材料９０８がＡｌＯ2又はＳｉＯ2などの熱伝導性だが電気絶縁の物質を含む場合は、材料９０８も熱を拡散するのに役立つことになる。
【００４８】
図１０、段階１０００は、ＲＩＰの製造方法における別のステップを示す。基板８０８を貫くバイア（例えば、１００２）が作成され、パッケージされた部品８０２、８０４、及び８０６のリード線に達し、これらのリード線を露出する。バイア（例えば、１００２）を、レーザ穴あけなどの多くの知られた技術によって形成又は穿孔することができる（特許請求の範囲を含む本出願において「形成される」と総称される）。
【００４９】
図１１は、段階１０００の完了時において示される不完全な組立体１１００であり、バイア（例えば、１１０２）を示している基板８０８の上側の斜視図である。
【００５０】
図１２、段階１２００は、回路の直接プリント（ｄｉｒｅｃｔ  ｐｒｉｎｔｉｎｇ）をどのように実現できるかを示す。バイア（例えば、１２０２）を、導電性材料でめっき又は充填することができ、基板８０８上のトレース及びリード線（例えば、１２０８）を、デバイス１２０６によって作成することができる。当技術分野でよく知られている多くの技術を用いて、デバイス１２０６は、基板８０８上へ、バイア１２０２、プリントリード線及びトレース（ｐｒｉｎｔ  ｌｅａｄ  ａｎｄ  ｔｒａｃｅ）１２０８、並びに／又はめっきリード線及びトレース（ｐｌａｔｅ  ｌｅａｄ  ａｎｄ  ｔｒａｃｅ）１２０８を充填することができる。
【００５１】
図１３、不完全な装置１３００における斜視図において、基板８０８上に段階１２００によって作成されたトレース（例えば、１３０２）及びリード線（例えば１３０４）が示される。
【００５２】
図１４における側面図においては、段階１２００によって作成された不完全な装置１４００が示される。基板８０８を貫いて部品のリード線（例えば、リード線１４０６）まで延在する充填されたバイア（例えば、バイア１４０２）が示される。
【００５３】
段階１５００を示す図１５では、絶縁材料の層１５０２及び第２の組のバイア（例えばバイア１５０４）が、基板８０８の上部に形成される。このバイアは、基板８０８の上部のリード線（例えば、１５０６）まで延在し、このリード線を露出する。
【００５４】
図１６、サブ組立体１６００の作成を示す段階では、バイア（例えば、１６０２）のめっき及び／又は充填、並びにトレース（例えば、１６０４）の作製が、層１５０２上で完成する。
【００５５】
このやり方で、追加の層を構築することができる。最終的には、図１７、段階１７００に示すように、絶縁材料１７０２が、サブ組立体１６００の上層の上部に敷かれる。加えて、ヒートスプレッダ１７０６及びヒートシンク１７０８を、材料９０８の下部に取り付けることができる。
【００５６】
サブ組立体１７０４の上部に材料１７０２を敷くことに代わるものを、図１８、段階１８００、及び図１９、段階１９００に示す。図１８では、サブ組立体１６００のリード線、充填材、及びトレースが、互いに位置合わせされ、次いで合体される。
【００５７】
図１９は、任意の好適な工程及び材料を用いて（例えば、異方性導電膜を施す）、サブ組立体１６００を共に接合する結合剤１９０８の追加を示す。図１９には示していないが、１つのサブ組立体について上述し及び図１７に示したように、ヒートスプレッダ及びヒートシンクを、支持材料１９０４の下部及び支持材料１９０６の上部に追加することができる。
【００５８】
本明細書において示すと共に詳細に説明した、はんだの無い電子組立体に関する具体的なシステム、装置、及び方法は、上記の本発明の目的を十分に達成できるが、それは、目下本発明の好ましい実施形態であり、従って本発明によって幅広く検討される主題の典型であり、本発明の範囲は当業者に明らかになり得る他の実施形態を十分に包含し、よって本発明の範囲は添付の特許請求の範囲以外のものによって限定されるべきでなく、単数の要素への言及は「少なくとも１つ」を意味することを理解されたい。当業者に知られている、又は当業者に後に知られることになる上記の好ましい実施形態の要素の構造的及び機能的な均等物の全ては、参照により本明細書に明確に組み込まれ、本特許請求の範囲によって包含されるよう意図される。更に、デバイス又は方法が、本発明によって解決されることが求められるあらゆる課題に対処する必要はなく、それは本特許請求の範囲によって包含される。更に、本開示における要素、部品、又は方法のステップは、これらの要素、部品、又は方法のステップが特許請求の範囲に明示的に説明されているかどうかに関わらず、公衆のために設けられるように意図されるものではない。
【図１】
2011501870.tif 000003
【図２】
2011501870.tif 000004
【図３】
2011501870.tif 000005
【図４】
2011501870.tif 000006
【図５】
2011501870.tif 000007
【図６】
2011501870.tif 000008
【図７】
2011501870.tif 000009
【図８】
2011501870.tif 000010
【図９】
2011501870.tif 000011
【図１０】
2011501870.tif 000012
【図１１】
2011501870.tif 000013
【図１２】
2011501870.tif 000014
【図１３】
2011501870.tif 000015
【図１４】
2011501870.tif 000016
【図１５】
2011501870.tif 000017
【図１６】
2011501870.tif 000018
【図１７】
2011501870.tif 000019
【図１８】
2011501870.tif 000020
【図１９】
2011501870.tif 000021
【国際調査報告】
2011501870.tif 000022
2011501870.tif 000023