(57)【要約】  本発明は、改善された接合を生成するための吸収体層とウィンド層の間の界面層を有するサブストレート構造のＩＩ−ＶＩ族半導体層を有する薄膜光起電力装置を開示する。本発明は、改善された接合を有する装置を生成するためのサブストレート構造のＩＩ−ＶＩ族半導体層を含む薄膜光起電力装置を製造する方法及びその表面処理方法も開示する。【選択図】  図２
2011515867.tif 000002
【特許請求の範囲】
【請求項１】
透明又は不透明な基板と、
金属電極層と、
透明導体層と、
ＩＩ−ＶＩ族半導体化合物を含む吸収体層と、
ウィンド層と、
前記吸収体層と前記ウィンド層の間の界面層とを有し、
前記吸収体層に隣接して位置する前記界面層の部分が大きい粒子サイズを有し、
前記ウィンド層に隣接して位置する前記界面層の部分が小さい粒子サイズを有することを特徴とするサブストレート構造の光起電力装置。
【請求項２】
前記吸収体層がＣｄＴｅを含むことを特徴とする請求項１に記載の光起電力装置。
【請求項３】
前記ウィンド層がＣｄＳを含むことを特徴とする請求項１記載の光起電力装置。
【請求項４】
前記吸収体層及び／又は界面層のそれぞれが独立に薄膜、ナノ粒子及び／又は焼結されたナノ粒子を含むことを特徴とする請求項１に記載の光起電力装置。
【請求項５】
前記吸収体層が複数の粒子サイズを含むことを特徴とする請求項１に記載の光起電力装置。
【請求項６】
前記大きい粒子サイズが約２．０μｍ−約６．０μｍであり、前記小さい粒子サイズが約０．１μｍ−１．０μｍであることを特徴とする請求項１に記載の光起電力装置。
【請求項７】
前記大きい粒子サイズが約２．０μｍ−約３．０μｍであり、前記小さい粒子サイズが約０．２μｍ−０．５μｍであることを特徴とする請求項６に記載の光起電力装置。
【請求項８】
前記吸収体層と前記ウィンド層の間の埋込接合を更に有することを特徴とする請求項１に記載の光起電力装置。
【請求項９】
前記界面層が前記吸収体層の表面処理により形成され、
前記表面処理が、ウェットエッチング、ドライエッチング、スパッタリング、還元、電気化学処理、熱処理及びイオンミリングからなる群より選択されることを特徴とする請求項１に記載の光起電力装置。
【請求項１０】
基板を準備するステップと、
電極を形成するステップと、
ＩＩ−ＶＩ族半導体化合物を含む吸収体層を形成するステップと、
ウィンド層を形成するステップと、
前記吸収体層と前記ウィンド層の間の界面層を形成するステップとを含むサブストレート構造の光起電力装置を製造する方法であって、
前記光起電力装置が、
透明又は不透明な基板と、
金属電極層と、
透明導体層と、
ＩＩ−ＶＩ族半導体化合物を含む吸収体層と、
ウィンド層と、
前記吸収体層と前記ウィンド層の間の界面層とを有し、
前記吸収体層に隣接して位置する前記界面層の部分が大きい粒子サイズを有し、
前記ウィンド層に隣接して位置する前記界面層の部分が小さい粒子サイズを有することを特徴とする光起電力装置の製造方法。
【請求項１１】
前記吸収体層及び／又は前記界面層が蒸着工程によって堆積され、当該工程の間で温度が変化することを特徴とする請求項１０に記載の光起電力装置の製造方法。
【請求項１２】
透明又は不透明な基板と、
金属電極層と、
透明導体層と、
ＩＩ−ＶＩ族半導体化合物を含む吸収体層と、
ウィンド層と、
前記吸収体層と前記ウィンド層の間の界面層とを有し、
前記界面層が、Ｃｄリッチの０＜ｘ＜１のＣｄＴｅ１−ｘ、０＜ｘ＜１のＣｄＴｅ１−ｘＳｘ及びＴｅリッチの０＜ｘ＜１のＣｄ１−ｘＴｅからなる群より選ばれる組成を有することを特徴とする光起電力装置。
【請求項１３】
前記界面層が少なくとも３つの層を含み、
第１層が前記ウィンド層に隣接して位置するＩＩ−ＶＩ族化合物を含み、
第３層が前記吸収体層に隣接して位置するＩＩ−ＶＩ族化合物を含み、
第２層が０＜ｘ＜１でａ≠ｂのＩＩ−ＶＩａ１−ｘＶＩｂｘ族化合物を含み、
前記第２層が前記第１層及び第３層の間に位置することを特徴とする請求項１２に記載の光起電力装置。
【請求項１４】
前記界面層が少なくとも３つの層を含み、
前記第１層がＣｄＳを含み、
前記第３層がＣｄＴｅを含み、
少なくとも１の第２層が０＜ｘ＜１のＣｄＴｅ１−ｘＳｘを含み、
前記少なくとも１の第２層が前記第１層と第３層の間に位置することを特徴とする請求項１３に記載の光起電力装置。
【請求項１５】
前記第２層が、実質的に、０＜ｘ＜１でａ≠ｂのＩＩ−ＶＩａ１−ｘＶＩｂｘ族化合物を含む組成からなることを特徴とする請求項１３に記載の光起電力装置。
【請求項１６】
前記界面層が、実質的に、Ｃｄリッチの０＜ｘ＜１のＣｄＴｅ１−ｘ、０＜ｘ＜１のＣｄＴｅ１−ｘＳｘ及びＴｅリッチの０＜ｘ＜１のＣｄ１−ｘＴｅからなる群より選ばれる組成からなることを特徴とする請求項１２に記載の光起電力装置。
【請求項１７】
前記界面層が少なくとも３つの層を含み、
第１層がＣｄＳを含み、
第３層がＣｄＴｅを含み、
少なくとも１の第２層が、実質的に、０＜ｘ＜１のＣｄＴｅ１−ｘＳｘからなり、
前記少なくとも１の第２層が前記第１層と第３層の間に位置することを特徴とする請求項１６に記載の光起電力装置。
に記載の光起電力装置。
【請求項１８】
前記吸収体層に隣接して位置する前記界面層の部分が大きい粒子サイズを有し、
前記ウィンド層に隣接して位置する前記界面層の部分が小さい粒子サイズを有することを特徴とする請求項１２に記載の光起電力装置。
【請求項１９】
前記吸収体層に隣接して位置する前記界面層の部分が大きい粒子サイズを有し、
前記ウィンド層に隣接して位置する前記界面層の部分が小さい粒子サイズを有することを特徴とする請求項１５に記載の光起電力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の相互参照］
本出願は、その内容が参照により本願に組み込まれる２００８年３月１８日に出願された米国仮出願６１／０７０，００６及び２００８年３月１８日に出願された米国仮出願６１／０６９，９５２の優先権を主張する。
【背景技術】
【０００２】
石油価格の高騰により、費用効率的な再生可能エネルギーの開発の重要性が高まっている。世界中で太陽エネルギーを採取する費用効率的な太陽電池の開発に多大な努力が行われている。現在、太陽電池が伝統的なエネルギー源に対して費用効率的であるためには、太陽電池は＄１／ワットを十分下回るコストで製造される必要がある。
【０００３】
現在の太陽エネルギー技術は広くは結晶シリコンと薄膜技術に分類される。太陽電池の約９０％はシリコン−単結晶シリコン又は多結晶シリコンから製造される。結晶シリコン（ｃ−Ｓｉ）は、比較的劣った光吸収体であり、材料の相当の厚み（数百ミクロン）を必要とするものの、殆どの太陽電池で光吸収半導体として使用されてきた。にもかかわらず、これは、良好な効率（１３−１８％，理論最大値の１／２〜２／３）の安定な太陽モジュールがもたらされ、マイクロエレクトロニクス産業の知識ベースから発展した生産技術を使用するために、幸便であるとされている。シリコン太陽電池は、＄３．５／ワットの製造コストを伴い、非常に高価である。
【０００４】
第２世代の太陽電池技術は薄膜に基づく。主な薄膜技術は、アモルファスシリコン、セレン化銅インジウムガリウム（ＣＩＧＳ）、カドミウムテルリド（ＣｄＴｅ）である。
【０００５】
１９８０年代はアモルファスシリコン（ａ−Ｓｉ）が唯一の薄膜ＰＶ材料と見られていた。しかし、８０年代の終わり及び１９９０年代の初頭には、アモルファスシリコンは、その低効率性、不安定性から多くの観測者から見放された。しかし、アモルファスシリコン技術は、これらの問題への極めて洗練された解決（多接合の構成）を発展させるように良好に進歩した。現在、７−９％帯の効率の商品としての多接合ａ−Ｓｉモジュールがいくつかの会社により製造されている。カネカ、シャープ、ショットソーラー、Ｅｒｓｏｌ等の多くの会社は、当初平面パネルディスプレイの製造に開発され、商業的に実証されたａ−Ｓｉを堆積するためのＣＶＤプロセスを採用することでガラス基板上のアモルファスシリコンを製造している。アプライドマテリアルズなどの装置会社は、ガラス基板上のａ−Ｓｉを製造する完成したシステムを提供している。ａ−Ｓｉ技術での主要な障害は、抵抗率、光起因効率劣化（多接合などのより複雑な電池設計が必要となる）及び工程コスト（製造方法が真空ベースであり、相当に遅い）である。ユナイテッドソーラーは、可撓性ステンレス鋼基板上の３重接合ａ−Ｓｉ太陽電池を開発した。しかし、ａ−Ｓｉ太陽電池の製造は高コスト（＞２．５ドル／ワット）である。
【０００６】
二セレン化銅インジウムガリウム（ＣＩＧＳ）の光吸収体から作られる薄膜太陽電池は、１０−１２％の高い変換効率の達成の確実性を示す。ＣＩＧＳ太陽電池の効率の最高記録（１９．９％ＮＲＥＬ）は、他の薄膜技術で達成される効率と比較してかけ離れて高い。これらの記録破りの小面積装置は、資本集約的で極めて高コストの真空蒸着技術を用いて製造されてきた。多くの会社（ホンダ、昭和シェル、ヴュルスソーラー、ナノソーラー、ミアソーレなど）はガラス基板及び可撓性基板上のＣＩＧＳ太陽電池を開発している。しかし、大面積の基板に均一な組成のＣＩＧＳ薄膜を作ることは極めて困難である。この制限は、工程歩留まりにも影響し、当該歩留まりは一般に非常に低い。これらの制限のために、蒸着技術の実施によっては、大型で低コストのＣＩＧＳ太陽電池の商業製品には成功していない。１ドル／ワット未満の製造コストでＣＩＧＳ太陽電池を製造できる見込みは極めて低い。
【０００７】
ＣｄＴｅ薄膜太陽電池は製法が極めて単純で、他のすべての太陽電池技術と比較して最も低い製造コストを達成する可能性がある。１６．５％の効率のＣｄＴｅ太陽電池は、米国立再生可能エネルギー研究所（ＮＲＥＬ）により実証された。アリゾナに基盤を置くファーストソーラーは、１．１２ドル／ワットの製造コストでガラス基板上のＣｄＴｅ太陽電池を製造している。ファーストソーラーは、その年間製造能力を１ＧＷまで上昇させる２００９年にコストを１ドル／ワット未満にできることを見込んでいる。比較的遅い１品毎の製造プロセスのために、ＣｄＴｅ太陽電池の製造コストの更なる低減は容易には達成できない。
【０００８】
ＣｄＴｅ太陽電池は、３ｍｍ厚のガラス基板にＣｄＴｅを堆積し、第２の３ｍｍのカバーガラスで被包することで製造される。このように、遅い１品毎の製造プロセスにより製造される。比較的遅い１品毎の製造プロセスのために、ＣｄＴｅ太陽電池の製造コストの更なる低減は容易には達成できない。更に、これらのＣｄＴｅ太陽電池は非常に重く、太陽電池産業の最も大きいマーケット部分である住居の屋根用途には使用できない。連続的なロールツーロールの工程で製造できて顕著に製造コストを低減する可撓性基板上のＣｄＴｅ太陽電池の開発による革新の機会がある。可撓性太陽電池はまた軽く、このことが、重いガラス基板上のＣｄＴｅの適用ができない住居の屋根への適用を可能にする。
【０００９】
スーパーストレート構造は当業界で公知であり、透明で光起電力出力を生成するように太陽に対向する基板を含む構造を有する。透明接点、通常、インジウムドープ酸化錫（ＩＴＯ）又はフッ素ドープ酸化錫（ＦＴＯ）が、その後ＣｄＳウィンド層が基板上に堆積される。一般に、透明導電性酸化物（ＴＣＯ）は、シート抵抗が５−１５Ω／ｃｍ３で膜厚２００−４００ｎｍの高導電層と抵抗が１−２Ω・ｃｍで膜厚２０−５０ｎｍの抵抗層から成る２重層である。近接空間昇華法（ＣＳＳ／close space sublimation）、エレクトロデポジション、スクリーン印刷、焼成又は噴霧熱分解法（spray pyrolysis）などの堆積技術を用いてＣｄＴｅ吸収層を堆積することで接合が形成される。基板温度は堆積技術により様々である：ＣＳＳでは＞６００℃、エレクトロでポジションでは〜１００℃。粒子サイズ及び電子特性を改善するために、この装置構造に対して通常４００℃でのＣｄＣｌ２処理が行われる。この高温での接合形成又はそれに続くＣｄＣｌ２処理の間に、高効率装置の製造を可能にする顕著なＣｄＴｅ−ＣｄＳ相互拡散が観測される。ＣｄＣｌ２処理に続いて、ＣｄＴｅへの疑似オーム接触を形成するための接点処理が行われる。その高い仕事関数、ＣｄＴｅを＞１０１６でドープできないこと及びＣｄＴｅよりも高い仕事関数の利用可能な金属が存在しないことから、接点処理無しでＣｄＴｅへのオーム接触を形成することができない。接点処理は、疑似オーム接触又はトンネリングコンタクトを形成するためにＰ＋ドープされうるＣｕ２Ｔｅ、Ｓｂ２Ｔｅ３、Ｂｉ２Ｔｅ３、ＣｕＺｎＴｅ、ＨｇＣｄＴｅなどの界面層の堆積又はＢｒ−メタノール又は硝酸／リン酸（ＮＰ）などのエッチング処理を含む。金属電極は、表面処理されたＣｄＴｅ膜上に公知の技術を用いて堆積される。
【００１０】
サブストレート構造の太陽電池は、ＣｄＴｅ／ＣｄＳ装置の大量生産のために金属箔基板などの不透明基板が使用されたときに必要となる。装置構成におけるこの変更は従来の接合形成工程からの大きな逸脱を必要化する。従来技術のサブストレートＣｄＳ／ＣｄＴｅ装置性能は、スーパーストレートの従来装置に劣っていた。これは、より高いＣｄＴｅ処理温度での増大されたＣｄＳ−ＣｄＴｅ相互拡散及びオーム接触処理のための後堆積ＣｄＴｅ表面の有用性などのスーパーストレート構造に関連したプロセス上のアドバンテージの結果である。
【発明の開示】
【課題を解決するための手段】
【００１１】
１実施形態では、透明又は不透明な基板と、金属電極層と、ＴＣＯ層と、ＩＩ−ＶＩ族半導体化合物を含む吸収体層と、ウィンド層と、前記吸収体層と前記ウィンド層の間の界面層とを有するサブストレート構造の光起電力装置が開示される。好ましくは、前記吸収体層がＣｄＴｅを含み、前記ウィンド層がＣｄＳを含む。更に、前記吸収体層及び／又は界面層は、薄膜、ナノ粒子及び／又は焼結されたナノ粒子を含む。１実施形態では、前記吸収体層及び／又は吸収体層が複数の粒子サイズを含む。１実施形態では、前記界面層が、Ｃｄリッチの０＜ｘ＜１のＣｄＴｅ１−ｘを含む。他の実施形態では、前記界面層は、テルルリッチの０＜ｘ＜１のＣｄ１−ｘＴｅを含む。１実施形態では、前記吸収体層に隣接して位置する前記界面層の部分が大きい粒子サイズを有し、前記ウィンド層に隣接して位置する前記界面層の部分が小さい粒子サイズを有する。１実施形態では、前記大きい粒子サイズが約２．０μｍ−約６．０μｍであり、前記小さい粒子サイズが約０．１μｍ−１．０μｍである。他の実施形態では、前記大きい粒子サイズが約２．０μｍ−約３．０μｍであり、前記小さい粒子サイズが約０．２μｍ−０．５μｍである。１実施形態では、前記界面層は、ＩＩ−ＶＩ族化合物を含む。１実施形態では、前記界面層が少なくとも３つの層を含み、第１層が前記ウィンド層に隣接して位置するＩＩ−ＶＩ族化合物を含み、第３層が前記吸収体層に隣接して位置するＩＩ−ＶＩ族化合物を含み、第２層が０＜ｘ＜１でａ≠ｂのＩＩ−ＶＩａ１−ｘＶＩｂｘ族化合物を含み、前記第２層が前記第１層及び第３層の間に位置する。１実施形態では、前記界面層は、０＜ｘ＜１のＣｄＴｅ１−ｘＳｘを含む少なくとも１の層を含む。他の実施形態では、前記界面層が少なくとも３つの層を含み、第１層がＣｄＳを含み、前記第３層がＣｄＴｅを含み、少なくとも１の第２層が０＜ｘ＜１のＣｄＴｅ１−ｘＳｘを含み、前記第２層が前記第１層及び第３層の間に位置する。１実施形態では、埋込接合が前記吸収体層と前記ウィンド層の間に位置する。本発明の他の実施形態では、前記界面層は、前記吸収体層の表面処理により形成され、前記表面処理は、ウェットエッチング、ドライエッチング、スパッタリング、還元、電気化学処理、熱処理及びイオンミリングの１以上を含み得る。
【００１２】
本明細書には、更に、基板を準備するステップと、電極を形成するステップと、ＩＩ−ＶＩ族半導体化合物を含む吸収体層を形成するステップと、ウィンド層を形成するステップと、前記ウィンド層上にＴＣＯ層を形成するステップと、前記吸収体層と前記ウィンド層の間の界面層を形成するステップとを含むサブストレート構造の光起電力装置を製造する方法が開示される。１実施形態では、前記吸収体層には、前記界面層を生成するための少なくとも１の表面処理が施される。他の実施形態では、前記表面処理が、ウェットエッチング、ドライエッチング、スパッタリング、還元、電気化学処理、熱処理及びイオンミリングからなる群より選択される。他の実施形態では、前記吸収体層はＩＩ−ＶＩ族化合物を含み、前記表面処理は、前記吸収体層にＶＩ族空格子を形成する。前記ＩＩ−ＶＩ族化合粒はＣｄ化合物であり得、前記ＶＩ族空格子はＴｅであり得る。複数の粒子サイズを有する吸収体層及び／又は界面層を形成する方法が更に開示される。１実施形態では、前記吸収体層及び／又は前記界面層は、蒸着工程で堆積され、前記蒸着工程の間の基板温度が変化する。この実施形態では、前記基板温度は３５０℃−６２０℃で変化し得る。他の実施形態では、第１の層が堆積されて、好ましくは５００℃より高い高温で焼成され、第２の層が堆積されて、好ましくは５００℃未満の低温で焼成される。他の実施形態では、前記吸収体層は、ＣｄリッチのＣｄＴｅ組成を含み、ＣｄＳを含むウィンド層の形成の後に装置は焼成される。
【００１３】
１実施形態では、前記界面層は、０＜ｘ＜１のＩＩ−ＶＩ１−ｘＳｘ族化合物を含む。他の実施形態では、前記界面層は、蒸着工程により堆積され、前記蒸着工程の間で基板温度は変化する。本発明では、界面層が少なくとも２つの層を含み、前記少なくとも２つの層は、０＜ｘ＜１のＩＩ−ＶＩ１−ｘＳｘ族化合物の堆積により形成され、前記少なくとも２つの層でｘは相違することが考えられる。本発明では、堆積の間に堆積源のフラックスを混合させることが考えられる。混合は、源の移動により、基板温度を変化させることにより、ギャップを変化させることにより、及び、加熱要素の温度を変化させることにより生じうる。
【図面の簡単な説明】
【００１４】
【図１】図１は、従来のサブストレート構造の太陽電池の概略側面図を示す。
【００１５】
【図２】図２は、吸収体及びウィンド層の間に界面層を有するサブストレート構造ＣｄＴｅ太陽電池を示す本発明の１実施形態の概略側面図を示す。
【００１６】
【図３】図３は、変化する粒子サイズを有するＣｄＴｅ膜の堆積を可能にする堆積システムを示す本発明の１実施形態の概略側面図を示す。
【００１７】
【図４】図４は、吸収体層における膜粒子構造を示す本発明の１実施形態の概略側面図を示す。
【００１８】
【図５】図５は、真空解除無しでのＣｄＴｅ／ＣｄＴｅ１−ｘＳｘ／ＣｄＳ装置構造の堆積を可能にする堆積システムを示す本発明の１実施形態の概略側面図。
【発明を実施するための形態】
【００１９】
本発明者により考案された最良の形態を含む本発明の幾つかの特定の実施形態について詳細に説明する。これらの特定の実施形態の例は添付図面に示されている。これらの特定の実施形態との関連で発明を説明するが、本発明を記載された実施形態に限定することが意図されないことが理解される。反対に、添付特許請求の範囲に規定される発明の精神及び範囲に含まれ得る代替、改変及び均等のものを包含することが意図されている。後述の記述には、本発明の完全な理解を与えるために多くの特定の詳細が説明される。本発明は、これらの特定の詳細の一部又は全部無しで実施し得る。本明細書及び添付特許請求の範囲において、「１つ」（「ａ」、「ａｎ」、「ｔｈｅ」）などの単一形は、文脈がそうでないことを明示していない限り、複数物への参照を含む。異なるように定義されない限り、本明細書で使用される技術及び科学用語は本発明が属する技術分野の当業者に通常に理解されるものと同じ意味を有する。
【００２０】
本明細書に使用される「界面層」は、吸収体層とウィンド層の間の単一又は複数の層を含む意味を有する。定義から「界面層」は、単一層及び１，２，３，４，５又はそれ以上の層であり得る一組の複数層を含む。これらのそれぞれの層は、独立に、薄膜、ナノ粒子、焼結されたナノ粒子、又は、この３つのうちの１以上の組合せを含み得る。また、本発明は、異なる化学組成のナノ粒子、焼結ナノ粒子、及び／又は薄膜と同様に、同一又は異なる粒子サイズの膜を含む複数の界面層も意図する。
【００２１】
本明細書で使用される金属電極は、「背面接点」又は「電極」とも称される。
【００２２】
本明細書における「光起電力装置」により、動作環境において適切なリード及び接続を有して、光を電気に変換できる層を有する多層構造を意味する。１実施形態では、当該装置は、少なくとも次の層をこの順に有し、この構造は当業界で「サブストレート構造」として知られている：基板／電極層／吸収体層／界面層／ウィンド層／ＴＣＯ層。サブストレート構造では、基板は透明又は不透明であり得る。好ましい実施形態では、基板は金属を含み、不透明である。装置は、リードや接続などの装置を実用するのに必要な更なる任意の構造を有し得る。本発明の上記好ましい実施形態は、光起電力装置の層の順序又は堆積の順序を限定しない。
【００２３】
本発明の太陽電池に関連して使用される吸収体層は、ＩＩ−ＶＩ族化合物半導体材料を含む。本発明に関連して使用されるウィンド層は、好ましくはｎ型材料を含む。ウィンド層は、ＣｄＳ、ＣｄＳｅ、ＺｎＳ、ＺｎＳｅ及びオキシ硫化物などの当業界で知られた材料を含み得る。
【００２４】
「粒子サイズ」により、電子顕微鏡（ＳＥＭ又はＴＥＭ）で層の断面を見ることで測定される平均粒子サイズ直径を有する粒子を意味する。部分的な断面でなく、その断面が粒子の直径を代表するために、例えば３０などの多数の粒子が選択され、最も厚い部分において選択された粒子の厚さが測定される。選択された粒子の平均厚さが計算され、これが平均粒子サイズ直径となる。
【００２５】
「小さい粒子サイズ」により、約０．１と１．０μｍの間の直径を有する粒子サイズが意味される。
【００２６】
「大きい粒子サイズ」により、約２−６μｍの間の直径を有する粒子サイズが意味される。
【００２７】
「複数の粒子サイズ」により、１以上の粒子サイズを有する粒子が意味される。１実施形態では、本発明は、ある個数の小さい粒子サイズと、ある個数の粒子サイズが存在することを意図している。
【００２８】
「表面処理」は、ウェットエッチング、ドライエッチング、スパッタリング、還元、電気化学、熱処理及びイオンミリングを含む意味を有する。これらの例は単なる例示であり、網羅的なものではない。
【００２９】
「埋込接合」により、ウィンド層と吸収体層の界面から離間して（に直接接触せずに）配置されたｐ−ｎ接合が意味される。本発明は、埋込接合が吸収体層又は界面層にまで延在し得ることを想定している。
【００３０】
「層を形成する」により、層を堆積し、エッチングし、反応させ、スクライビングし、さもなければ、生成し又は追加し、又は既に存在する層に作用するためのステップを意味する。
【００３１】
「吸収体層に埋込接合を形成する」により、埋込接合を生成するために必要なステップを意味する。
【００３２】
本発明に有用なナノ粒子又は焼結ナノ粒子は、Ｉ−ＶＩ、ＩＩ−ＶＩ、ＩＩＩ−Ｖ及びＩＶ−ＶＩ族化合物及びＩＶ族半導体を含む化合物半導体を含む。これは、ＣＩＧＳなどのＩ−ＩＩＩ−ＶＩ化合物も含む。ＣＩＧＳは、０≦ｘ＜１のＣｕＩｎｘＧａ１−ｘＳｅであり、ＣＩＳ、ＣＩＳｅ、ＣＩＧＳｅ、ＣＩＧＳＳｅを含むＣＩＧＳと一般に呼ばれる類縁材料が含まれる。本明細書で言うところの球状ナノ粒子は、約１−１００ｎｍ、好ましくは約２−２０ｎｍのサイズを有する。本発明では、本明細書での「ナノ粒子」は球状又は実質的に球状の粒子に限られず、テトラポッド（４本足）、ベントロッド（屈曲棒）、ナノワイヤー、ナノロッド、粒子、中空粒子、単一材料、合金材料、均質材料、混成材料などの種々の形状のナノ構造を含む。ナノ粒子のサイズは可変であるが、粒子がナノロッド状（微小棒状）などの細長い構造の場合は、約１００ｎｍの最大長さを有し、約１−２０ｎｍ、好ましくは５ｎｍの最大径を有することが好ましい。
【００３３】
本発明に従うナノ粒子又は焼結ナノ粒子は、コア（core）／殻（shell）又はコア／殻／殻又はコア／殻／殻／殻構造を有し得る。コア及び／又は殻は、これには限られないが、ＩＩ−ＶＩ族（ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＴｅ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅ、ＭｇＴｅなど）、ＩＩＩ−Ｖ族（ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＡｌＡｓ、ＡｌＰ、ＡｌＳｂ、ＡｌＳなど）、ＩＶ−Ｖ族化合物及びＩＶ（Ｇｅ，Ｓｉ）物質、及びその合金又はその混合物を含む半導体材料であり得る。ＩＩ型ヘテロ構造（その内容が本明細書に組み込まれるS. Kim, B. Fisher, H.J. Eisler, M. Bawendi著、「ＩＩ型量子ドット：ＣｄＴｅ／ＣｄＳｅ（コア／殻）及びＣｄＳｅ／ＺｎＴｅ（コア／殻）ヘテロ構造」、J. Am. Chem. Soc. 125 (2003)11466-11467を参照）、及び、合金化された量子ドット（その内容が共に本明細書に組み込まれるX.H. Zhong, Y.Y. Feng, W. Knoll, M.Y. Han著、「極めて狭い蛍光スペクトル幅を有する合金化されたＺｎｘＣｄ１−ｘＳナノ結晶」、J. Am. Chem. Soc. 125 (2003) 13559-13563、及び、R.E. Bailey, S.M. Nie著、「合金化された半導体量子ドット：粒子サイズを変化させずに光学特性を同調する」、J. Am. Chem. Soc. 125 (2003) 7100-7106）が好適と考えられる。ナノ粒子及び焼結ナノ粒子は、コーティング又はこれに結合したリガンドを有し得る。上に列記した物質の多くは量子閉じ込めされている。しかし、本発明はナノ粒子が量子閉じ込めされていることを必要としない。
【００３４】
本発明では、本明細書のナノ粒子が焼結されていても、されていなくても良い。本発明の１実施形態では、ナノ粒子は、製造過程で焼結され、又は、部分的に焼結されており、したがって、装置は、「焼結ナノ粒子」乃至「焼結されたナノ粒子」を含む。当業者は、焼結工程によりナノ粒子のモルフォロジー、サイズ、形状が変化することを理解する。本発明に従うナノ粒子界面層は、その電気特性を改善するために（大気中、不活性又は還元雰囲気下、又は、真空中で）温度処理され得る。他の焼結工程は、レーザー、高速温度処理、フラッシュアニーリング又は類似の技術を含む。
【００３５】
本発明の１実施形態では、吸収体層及び／又は界面層の粒子サイズを制御することにより効率が増大した太陽光利用装置（solar device）が開示される。界面層及び／又は吸収体層のモルフォロジー及び粒子サイズは、例えばＣｄＴｅへのＣｄＳなど、吸収体層へのウィンド層材料の拡散に顕著に影響する。２−６μｍなどの非常に大きい粒子又は５−６μｍのより大きい分布を有するＩＩ−ＶＩ族吸収体材料膜では、拡散が支配的には１次元であるため、ＩＩ−ＶＩ族吸収体層へのウィンド層材料のバルク拡散は最小限である。これは好ましくない。吸収体層の表面又は界面層内の粒子が、本発明の１実施形態が意図するように、例えば、０．１〜１．０μｍなど、より小さければ、より小さい粒子の増大した粒子界面拡散がＣｄＳなどのウィンド層化合物が粒子のすべての表面から拡散することを許容して３次元拡散を生じさせるため、バルク拡散が顕著に増大する。３次元拡散は、粒子の周囲でのＣｄＴｅ−ＣｄＳ埋込接合を生じさせ、接合面積が増大するために、高効率装置を実現させる。
【００３６】
本発明の好ましい実施形態では、ＩＩ−ＶＩ族化合物及び硫黄を有する界面層は、吸収体層とウィンド層の間に位置する。特定の理論や原理に拘束されることは意図しないが、界面層が、格子定数に勾配を付け、また、吸収体層中での埋込ホモ接合の形成を許容することで、ＣｄＳなどのウィンド層材料とＣｄＴｅなどのＩＩ−ＶＩ族吸収体材料の間の１０％からの格子不整合により生じる界面状態密度を減少させるものと考えられる。ＣｄＳ及びＣｄＴｅの相互拡散は、ＣｄＴｅ１−ｘＳｘ合金層の形成によりＣｄＳとＣｄＴｅ間の１０％に近い格子不整合を緩衝するために極めて重要である。この相互拡散は、ＣｄＳ−ＣｄＴｅ冶金学的接合から離れた埋込電気的接合を生じさせ、これが、格子不整合から生じる界面状態の悪影響を低減させる。特定の理論に拘束されることは意図しないが、これは、多分、ＣｄＴｅ１−ｘＳｘの形成が、昇華によるＳの喪失及び粒子界面拡散の顕著さの程度と比較して効果的でないことによると考えられる。
【００３７】
サブストレート構造の装置構成を有する従来技術の太陽光利用装置が図１に示されている。基板１１０は、光起電力出力を生成するために、太陽１００の逆方向を向いている。金属電極は、公知の技術を用いて基板１１０上に堆積される。どのような公知の金属電極もＣｄＴｅとオーム接触を形成することができないため、界面層１３０がＣｄＴｅ堆積に先だって界面層１３０が金属電極１２０上に堆積され得る。その内容が参照により本明細書に組み込まれる２００８年３月１８日に出願された米国仮出願第６１／０７０，００６号の優先権を主張する現在継続中の２００９年３月１３日に出願されて公開されたホッツ等の米国公開公報第＿＿＿＿＿号、及び、２００８年３月１８日に出願された米国仮出願第６１／０６９，９５２号の優先権を主張する現在継続中の２００９年３月１３日に出願されて公開されたホッツ等の米国出願第＿＿＿＿＿号を参照。その後、ＣｄＴｅ吸収体層１４０が堆積される。スパッタリングや蒸着などのＰＶＤプロセスを用いてＣｄＳウィンド層１６０を堆積させることで接合が形成される。通常は透明導電性酸化物（ＴＣＯ）である透明接点材料層１７０がＣｄＳ上に堆積されて太陽電池が完成する。
【００３８】
吸収体層とウィンド層の間の界面層が組み込まれた本発明の１実施形態が図２に示される。基板２１０は、当業界で公知の堆積技術によって金属電極２２０により覆われる。金属電極２２０は、Ｍｏ、Ｔｉ、Ａｌ又は他の電極金属であり得る。好ましいのは、Ｍｏ又はＴｉである。金属電極層２２０の厚みは２００−２０００ｎｍであり得る。基板２１０は、ガラスなどのように透明であり得、高分子などのように半透明であり得、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ又はステンレス鋼の金属泊などのように不透明であり得る。好ましいのは、ステンレス鋼、Ｔｉ又はＭｏである。その後、背面接点層２３０がスパッタリング又は蒸着などのＰＶＤプロセス又はナノ粒子の印刷及び焼成により堆積される。背面接点層材料は、当業界で開示された材料であり得る。金属と直接にはオーム接触を形成しないＣｄＴｅ等の吸収体材料との接続に利益を与える２００８年３月１８日に出願された米国仮出願第６１／０７０，００６号の優先権を主張する現在継続中の２００９年３月１３日に出願されて公開されたホッツ等の米国公開公報第＿＿＿＿＿号、及び、２００８年３月１８日に出願された米国仮出願第６１／０６９，９５２号の優先権を主張する現在継続中の２００９年３月１３日に出願されて公開されたホッツ等の米国出願第＿＿＿＿＿号を参照。近接空間昇華法（ＣＳＳ）などのＰＶＤプロセス、スパッタリングを用いて、又は、インクジェット法、ダイコーティング、ブレードコーティング又は噴霧などの当業界で公知の方法でＣｄＴｅナノ粒子によって被覆した後に焼成することで１−１０μｍ厚のＣｄＴｅ吸収体層２４０が界面層２３０上に堆積される。ＣｄＴｅ層２４０には、その後の処理の前に、粒子サイズの増大のためにＣｄＣｌ２処理が施され得る。
【００３９】
図２を参照して、ＣｄＴｅの後に、界面層２５０及びウィンド層２６０が堆積される。ウィンド層の好ましい厚みは、０．１〜０．２μｍである。より大きい厚みは、ウィンド層２６０での吸収の増大による光学的損失を生じ得る。界面層２５０の厚みは、０．０１μｍ〜１．０μｍであり、好ましくは、０．１μｍ〜０．５μｍである。ＴＣＯ層２７０は、通常、Ａｌ、ＧａなどのＩＩＩ族元素がスパッタリングなどの技術を用いてドープされたＺｎＯを含み、スパッタリングなどの技術を用いて堆積される。アンドープＺｎＯなどの絶縁層とドープされたＺｎＯなどの導電層を含む２重層ＴＣＯ２７０は、装置のＶｏｃの増大を助ける。絶縁層（不図示）の厚みは０．０４〜０．１μｍであり得、導電層は０．２〜０．４μｍ厚であり得る。
【００４０】
本発明の１実施形態では、ＣｄＴｅ吸収体層（又は界面層材料）の粒子サイズは、蒸着工程の基板温度を制御することで制御し得る。正確な温度／粒子分布に拘束されることは意図しないが、近接空間昇華の間の４５０℃の基板温度は約０．２０μｍ〜２．０μｍの粒子サイズのＣｄＴｅ膜を生じさせ、ＣｄＴｅの近接空間昇華の間の６２０℃の基板温度は約２．０μｍ〜６．０μｍの粒子サイズのＣｄＴｅ膜を生じさせ得る。本発明は、３００℃〜６２０℃の間の温度範囲を意図する。本発明では、大きい粒子サイズが２．０−３．０μｍであることが望ましい。本発明の他の実施形態では、連続的な堆積工程においてＣｄＴｅ／ウィンド層接合に向けてサイズが小さくなる粒子サイズの勾配層を生成するために、６２０℃の後で４５０℃にするなどの高温及び低温の基板温度を含む温度プロファイルを使用し得る。
【００４１】
図３は、本発明に従って適合されたＩＩ−ＶＩ族化合物の粒子サイズを可能にするＩＩ−ＶＩ族膜の近接空間昇華堆積装置の実施形態を示す。ここでは、界面層での粒子サイズ成長が開示されるが、本発明は同様に、吸収体層での粒子サイズ成長も意図する。ＣｄＴｅは、好ましいＩＩ−ＶＩ族半導体化合物である。この堆積システムは、ＣｄＴｅ昇華源３２０と、源間での温度クロストークを低減するための断熱材３３０により分離されたフラックス３４０を含む。基板３００は、基板３００の近傍の基板ヒーター３１１，３１２，３１３を用いて加熱される。基板移送の方向は矢印３８０で示されている。しかし、本発明は、逆向きの基板堆積も許容する。堆積基板ヒーター３１１，３１２，３１３の温度を変えることでＣｄＴｅ膜表面３５０により小さい粒子の形成を可能にするために、堆積は高い基板温度で開始し、より低い温度に下降する。好ましくは、より高い基板温度は約５５０℃〜６５０℃であり、低い温度は、約４００℃〜４５０℃である。低い温度は、ＩＩ−ＶＩ族化合物又はウィンド層化合物に応じてより低くあり得る。３００℃もの低温も考えられる。他の実施形態では、すべてのヒーター３１１，３１２，３１３での基板ヒーター温度を低下させることで、均一に小さい粒子のＣｄＴｅ膜も堆積させ得る。
【００４２】
本発明の他の実施形態では、吸収体層又は界面層のどちらかにおいて、同様の粒子モルフォロジーを生成するために採用される２段階焼成工程が考えられる。ナノ又はサブμｍサイズのＩＩ−ＶＩ族化合物（好ましくはＣｄＴｅ）粒子の分散液が吐出されて高温で焼成され、その後、同じＩＩ−ＶＩ族分散液が吐出されてこれがより低い温度でアニールされる。非限定的な一例では、第１層の粒子の厚みは２−６μｍであり得、好ましくは２−３μｍであり、第２層は０．０５−１．０５μｍであり得る。各層の粒子の粒子サイズ分布は低く、本発明では、殆どの層が閉じた粒子分布を有することが考えられる。第１層のための基板温度は５５０℃−６００℃であり、第２層は４５０℃−５００℃であり得る。
【００４３】
図４は、図３のＣｄＴｅ堆積の１実施形態により得られる粒子構造の概略図である。堆積の初期段階の間のより高い基板温度は、より大きい粒子４２０を生じさせる。これらの粒子サイズは約２−６、好ましくは２−３μｍで狭いサイズ分布を有することが好ましい。堆積の終わりに向かうより低い基板温度はより小さい粒子４３０を生じさせる。好ましくは、地裁粒子のサイズは０．１と１．０μｍの間であり、個々の層内で小さいサイズ分布を有し、好ましくはサイズは１０％以内である。本発明では、粒子サイズが１又は２層に限られるのではなく、３以上の粒子サイズの勾配を有し得る。本発明では、最も小さい粒子サイズが複数の粒子サイズの任意の積み重ねの最上部であり、装置の構成に応じて、ウィンド層、界面層又は接合に最も近いことが好ましい。本発明では、粒子サイズは界面層に限定されず、吸収体層内にも存在し得る。例えば、吸収体層の最上部が小さい径の粒子を有し得る。
【００４４】
本明細書に記載の発明では、界面状態を減少させるために設計された格子常数を有する界面層を得るために３つの異なるプロセスが考えられる。これらの実施形態は、例示的であり、網羅的なものでないことが理解される。
【００４５】
本発明の１実施形態では、例えば約０．１−０．１５μｍの厚みのＣｄＳのウィンド層が、Ｃｄリッチの表面、又は、小さいＣｄＴｅ粒子を有するＣｄＴｅ膜上に（低温ＣｄＴｅ堆積の後で）堆積される。これらの膜は、その後、４００℃から５５０℃の範囲の温度で１０−３０分の間アニールされる。この温度処理は、メタノール中ＣｄＣｌ２の飽和溶液を用いてＣｄＳ表面に直接加えられるＣｄＣｌ２又は蒸気源からのＣｄＣｌ２蒸気の存在下でも行われ得る。装置工程中のＣｄＳ拡散へのＣｄＣｌ２および温度の影響は、その内容が参照により本明細書に組み込まれるP.D. Paulson及びV.Dutta著、「ＣＳＳ堆積されたＣｄＴｅ膜及びＣｄＳ／ＣｄＴｅ太陽電池へのインサイチュＣｄＣｌ２処理の研究」、 Thin Solid films 370、2000年、pp 299- 306により知られている。
【００４６】
本発明の他の実施形態では、界面層は、ＩＩ−ＶＩ族吸収体層を堆積し、続いてａ≠ｂでｘが０から１に変化するＩＩ−ＶＩａ１−ｘＶＩｂｘ化合物を堆積して吸収体層の近傍では純粋なＣｄＴｅでウィンド層の近傍では純粋なＣｄＳの勾配を形成することにより生成される。これは、真空解除（vacuum break）無しでの装置構造の連続的なロールツーロール製造に特に好適である。熱源は、ＣｄＴｅ堆積の間は純粋なＣｄＴｅであり、続いて、ｘが０から１に変化する界面層であり、続いて、ＣｄＳ膜堆積には純粋なＣｄＳの堆積となるようにフラックスを変化させるように準備され得る。堆積の間、基板温度は、ＣｄＴｅ堆積のための５５０℃−６５０℃から界面層堆積の間の２５０℃−３５０℃に、最後には、ＣｄＳ堆積のための２００℃−３００℃に変化させる。材料によっては、界面層堆積の間又はその後における４００℃よりも高い温度は、ＣｄＳ−ＣｄＴｅ相図における混合性ギャップのために界面層における第２相の分離を生じさせる。ＣｄＴｅへの硫黄の可溶性はわずか５．８％である。その内容が参照により本明細書に組み込まれるD. G. Jensen、B. E. McCandless、R. W. Birkmire著、「薄膜カドミウムテルリド−硫化カドミウム合金及び素子」、25th IEEE Photovoltaic Specialist Conference、1996年、pp 773-776を参照。この理由から、本発明で説明される界面層の手法は、ＣｄＴｅ堆積温度が４５０℃を越えるスーパーストレート構造には適さない。
【００４７】
ＣｄＳ堆積の前の＞４００℃での熱処理に行われるａ≠ｂでｘが０から１に変化するＩＩ−ＶＩａ１−ｘＶＩｂｘ化合物、例えばＣｄＴｅ１−ｘＳｘの低温での堆積は、ＣｄＴｅ１−ｘＳｘ粒界にＣｄＳを凝結させ（precipitate）、ＣｄＴｅ９４．６Ｓ５．８／ＣｄＳの３次元接合を形成するためにも使用され得る。
【００４８】
第３の実施形態では、様々な化学両論的な量のａ≠ｂで０＜ｘ＜１のＩＩ−ＶＩａ１−ｘＶＩｂｘ化合物、例えば、ｘが０から１に変化するＣｄＴｅ１−ｘＳｘを有する多層薄膜が表面処理されたＣｄＴｅ膜上にＣｄＴｅ１−ｘＳｘナノ粒子又はサブミクロン粒子の懸濁液を用いて吐出される。この積層膜は、その後、不活性雰囲気で２５０℃−４５０℃の温度で熱処理される。この熱処理は、メタノール中ＣｄＣｌ２の飽和溶液を用いてＣｄＳ表面に直接加えられるＣｄＣｌ２又は蒸気源からのＣｄＣｌ２蒸気の存在下でも行われ得る。
【００４９】
好ましい実施形態では、界面層は、ＣｄＴｅとＣｄＳの間で０≦ｘ≦１のＣｄＴｅ１−ｘＳｘ組成の化学量論的な勾配を有する。
【００５０】
本発明の他の代替的な実施形態では、例えば、ＣｄＴｅ１−ｘＳｘなどの様々な化学量論的な量のａ≠ｂで０＜ｘ＜１のＩＩ−ＶＩａ１−ｘＶＩｂｘ化合物が表面処理されたＣｄＴｅ膜上にＣｄＴｅ１−ｘＳｘナノ粒子又はサブミクロン粒子の懸濁液を用いて吐出される。この積層膜は、その後、不活性雰囲気で２５０℃−４５０℃の温度で熱処理される。この熱処理は、メタノール中ＣｄＣｌ２の飽和溶液を用いてＣｄＳ表面に直接加えられるＣｄＣｌ２又は蒸気源からのＣｄＣｌ２蒸気の存在下でも行われ得る。
【００５１】
ＣｄＳウィンド層堆積後の熱処理とともに、ＣｄＳウィンド層の堆積前にＣｄＴｅの表面処理を行うことが好ましい。１実施形態では、この処理により、ＣｄＴｅ表面からＣｄＴｅＯ３又はＣｄＯなどの自然酸化物が除去される。この処理は、酸化物の形成を生じさせる生産工程雰囲気の酸化ガスへのＣｄＴｅ表面の曝露又は真空解除を伴うバッチ生産工程において特に重要である。このプロセスではドライプロセスと同様にウェットプロセスも使用し得る。Ｂｒ−メタノール溶液での短時間のウェットエッチングは表面酸化物の除去に使用し得る。その内容が参照により本明細書に組み込まれるK.D. Dobson、P.D. Paulson、B.E. McCandless及びR. W. Birkmire著、「カドミウムテルリドエッチングのダイナミクス」、Mat. Res. Soc. Symp. Proc、Vol. 763、2003年、pp B3.1.1- 12を参照。スパッタリング、水素プラズマ中での還元、水素又はフォーミングガス中での熱処理がドライプロセスには特に好ましい。ＣｄＴｅ表面へのスパッタダメージを軽減するために、工程圧力、スパッタ電力などのスパッタリングの工程パラメータが調整される。以前は、金属電極への接続の前にＣｄＴｅ表面を清浄化するためにスパッタクリーニングが用いられていた。その内容が参照により本明細書に組み込まれるV. Viswanathan、D.L. Morel及びC.S.Ferekides著、「ＣｄＴｅ太陽電池の清浄化工程としてのＲＦスパッタリングリング」、第３１回ＩＥＥＥ光起電力専門家会議、2005年、pp 426-429を参照。酸化物の除去には、１５０−４００ｍＴｏｒｒなどの高い工程圧力、３０−１００ワット・インチなどの低いスパッタ電力が特に適している。
【００５２】
本発明の他の実施形態では、高温でのＣｄＴｅ堆積の結果として金属基板から拡散した吸収体層表面の有害残滓要素の累積物を除去するための表面処理が考えられる。例えば、金属背面接点と吸収体層の間のＣｕドープＺｎＴｅ界面層からのＣｕは、ＣｄＴｅ堆積の間にＣｄＴｅ粒界を通して拡散し、ウィンド層にアクセプター状態（acceptor states）を生成し、これにより、ｎ型ドーパントを相殺し得る。以前の研究は、ＣｄＳ内の１０２０ｃｍ３以上のＣｕ濃度が装置の結果に重大に影響することを示している。その内容が参照により本明細書に組み込まれるK. Barri、M. Jayabal、H.Zhao、S. Asher、J. W. Pankow、M.R. Young及びCS. Ferekides著、「ＣｄＳへのＣｕ導入及びそのＣｄＴｅ／ＣｄＳ太陽電池への影響」、第３１回ＩＥＥＥ光起電力専門家会議、２００５年、pp 287-290参照。改善策として、選択的スパッタリングは、残滓要素を選択的にスパッタクリーンする手段を提供する。例えば、Ｃｕは、ＣｄＴｅに対してより高いスパッタイールド（sputter yield）を有するため、これらの要素の残滓は選択的にスパッタされ得る。スパッタ電力及び工程圧力の選択は、ＣｄＴｅ表面を損傷することなく残滓要素を選択的にスパッタするために大変重要である。例えば、１００−２００ワット／平方インチの高いスパッタ電力密度及び１−２ｍＴｏｒｒの低い工程圧力は、極めて低いアクセプター密度で激しく相殺された表面領域を生じ得るスパッタダメージをＣｄＴｅ表面に生じ得る。好ましいスパッタクリーン工程は、スパッタダメージを低減するための低いスパッタ電力（１−２ワット／平方インチ）とスキャッタリングを増大させるためのより高い工程圧力（１５−２０ｍＴｏｒｒ）を採用し、これにより、スパッタダメージを低減し、粒界からのスパッタリングを増大させる。スパッタガスへのフォーミングガスの添加は、酸化物及び金属残滓の双方の除去を助ける。すべてのＣｕ残滓がＣｄＴｅ表面に拡散してスパッタクリーン工程及びその後で除去されたと仮定すると、高温アニール工程が、ＣｄＳ堆積の前にすべてのスパッタダメージをアニールアウトするために使用し得る。
【００５３】
本発明の他の実施形態では、吸収体層にＶＩ族空格子、例えば、ＣｄＴｅ吸収体層にＴｅ空格子を生成する処理が考えられる。これは、ＣｄＴｅ格子への硫黄拡散を好適に増進する。ここに開示された表面処理は、Ｔｅが激減したＣｄＴｅ表面を形成し、これが、続くＣｄＳ堆積の間にＣｄＴｅ１−ｘＳｘ合金形成を増進させる。本発明では、ドライプロセスと同様に、ウェットプロセスがＣｄリッチの表面を形成するために採用され得る。例えば、Ｃｄリッチ表面を生成するために、適切な電位を用いることによるＴｅの選択電気化学溶解を採用し得る。これは、Ｔｅの標準電極電位（＋０．５５Ｖ）がＣｄ（−０．４Ｖ）に比較してよりプラスであるために可能である。ドライプロセスは独自の利点があり、従って、コンタクトアプリケーション前の過去のスーパーストレート構造で使用されていたイオンミリングが理想的な候補となる。イオンミリングの結果は、これにより生じるＣｄＴｅ表面組成がイオンミリングの時間に依存し、これがＴｅリッチ表面を生成するために採用されてきた。その内容が参照により本明細書に組み込まれるT.A. Gessert、P. Sheldon、X.Li、D. Dunlavy及びD. Niles著、「ＣｄＳ／ＣｄＴｅ太陽電池へのＺｎＴｅ背面電極の研究」、第２６回ＩＥＥＥ光起電力専門家会議、1997年、pp 419-422を参照。本発明の他の実施形態では、Ｃｕのマイグレーションを防ぐために好適に使用され得るＴｅリッチＣｄＴｅ組成を含む界面層が考えられる。
【００５４】
図５は、好ましくはＣｄＴｅを含む吸収体層、ＩＩ−ＶＩ族−Ｓ勾配好ましくはＣｄＴｅＳ勾配を有する界面層及びその後のＣｄＳウィンド層を堆積して、真空解除無しで連続的に全装置構造を形成することができるＩＩ−ＶＩ族膜の近接空間昇華堆積システムの実施形態を示す。この堆積システムは、源間の温度クロストークを減少させるための断熱材５６０により分離されたＣｄＴｅ昇華源５２０，５２１，５２２，５２３、ＣｄＴｅ０．５Ｓ０．５源５２４、ＣｄＳ源５２５を含む。好ましい実施形態では、堆積は、ヒーター５１０（５５０℃−６５０℃）での高い基板温度で開始し、ＣｄＴｅ堆積の間は高い温度に維持され、界面層堆積の間は低い温度（２５０℃−３５０℃）に低下され、ＣｄＳ層堆積の間に２００℃−３００℃の範囲に低下される。源５２３，５２４，５２５からのフラックス５７０の混合により、０≦ｘ≦１のＣｄＴｅｘＳ１−ｘを含む勾配組成を有する界面層の形成が可能になる。本発明は、源５２３（ＣｄＴｅ）及び源５２４（ＣｄＴｅ０．５Ｓ０．５）（源の組成は非限定的な例である）からのフラックスの混合５７１は、源５２４（ＣｄＴｅ０．５Ｓ０．５）及び５２５（ＣｄＳ）からのフラックスの混合５７３と同様に、ＣｄＴｅ１−ｘＳｘの化学量論的な勾配を有する膜を生じさせる。フラックスの混合５７１，５７２は一般的に均一ではない。フラックスは、例えば、源を相互に十分近づけることで混合される。これは、約１−２インチであり得るが、堆積パラメータによってそれ以上又は以下になり得る。高真空プロセスでは、これらはより遠くに離間され得る。また、上記した温度プロファイルを用いることで、第２層を形成することなく界面層の組成勾配は維持される。フラックスの混合方法の例には、フラックス密度を上昇又は下降させるいずれかの源の温度を変化させることが含まれる。加熱要素５１０，５１１，５１２，５１３の温度の変化は、各基板位置での異なる沈着係数（sticking coefficient）を生じさせ、４つ（又はそれ以上）のヒーターでの温度勾配の生成により、堆積された組成が勾配した化学量論的組成を有し得る。本明細書に記載した堆積方法はＣＳＳには限定されず、実際、レーザーアブレーション、スパッタリング、高速蒸着などのＰＶＤ技術とともに用いうる。
【先行技術文献】
【特許文献】
【００５５】
【特許文献１】米国特許出願公開第２００７／０２１５１９７号公報明細書
【図１】
2011515867.tif 000003
【図２】
2011515867.tif 000004
【図３】
2011515867.tif 000005
【図４】
2011515867.tif 000006
【図５】
2011515867.tif 000007
【国際調査報告】
2011515867.tif 000008