(57)【要約】  アクティブマトリクスＯＬＥＤディスプレイ（２００）が、データライン（２０２）、前記データライン（２０２）に接続された複数の画素回路（２０３）、ディスプレイデータを前記画素回路（２０３）に書き込むために前記データライン（２０２）の一端に接続された駆動回路（２０１）、及び、前記駆動回路（２０１）から伸びる前記データライン（２０２）の別の端部に接続されたプログラマブル駆動ブースト回路（２０４）を含む。【選択図】      図４
2011529195.tif 000002
【特許請求の範囲】
【請求項１】
データラインと、
前記データラインに接続された複数の画素回路と、
ディスプレイデータを前記画素回路に書き込むために前記データラインの一端に接続された駆動回路と、
前記駆動回路からの前記データラインの別の端部に接続されたプログラマブル駆動ブースト回路と、
を備えることを特徴とするアクティブマトリクスＯＬＥＤディスプレイ。
【請求項２】
前記プログラマブル駆動ブースト回路が、前記データラインの、前記駆動回路が接続されている端部に対して反対の端部に接続されている請求項１に記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項３】
前記プログラマブル駆動ブースト回路が、電流ソース又は電流シンクである請求項１または２に記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項４】
前記プログラマブル駆動ブースト回路が、セレクト回路又はイネーブル回路を含む請求項１〜３のいずれか一項に記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項５】
前記駆動回路が、前記イネーブル回路にデータバスにより接続されている請求項４に記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項６】
前記プログラマブル駆動ブースト回路が、電流コピー回路である請求項１〜５のいずれかに記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項７】
前記電流コピー回路が、可変電流シンクとして、デューティプログラミングされるイネーブル信号により制御可能である請求項６に記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項８】
前記電流コピー回路が、プログラミングされたデータ信号の最上位ビットにより制御可能である請求項６に記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項９】
前記プログラマブル駆動ブースト回路と前記駆動回路とが、同一基板上に配置されている請求項１〜８のいずれかに記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項１０】
前記基板が、アモルファスシリコン（ａ−Ｓｉ）バックプレーンを含む請求項９に記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項１１】
前記プログラマブル駆動ブースト回路が、プログラマブル電流ブースト回路である請求項１に記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項１２】
前記プログラマブル駆動ブースト回路が、プログラマブル電圧ブースト回路である請求項１に記載のアクティブマトリクスＯＬＥＤディスプレイ。
【請求項１３】
電流プログラミングされるデータラインと、前記データラインに接続された複数の画素回路と、ディスプレイデータを前記画素に書き込むために前記データラインの一端に接続された駆動回路と、前記駆動回路から伸びる前記データラインの別の端部に接続されたプログラマブル駆動ブースト回路とを有するアクティブマトリクスＯＬＥＤディスプレイをプログラミングする方法であって、
第１のアドレス期間に、前記プログラマブル駆動ブースト回路を第１の電流によりプログラミングすることと、
第２のアドレス期間に、ディスプレイデータを前記画素に書き込み、且つ前記第１の電流を前記データラインに供給することと、
を含むことを特徴とする方法。
【請求項１４】
前記駆動回路から前記データラインに提供される電流に対してバイアスされた電流を提供するために、前記プログラマブル駆動ブースト回路を、イネーブルデータビット及び１以上のプログラムデータビットにより作動させることを含む請求項１３に記載の方法。
【請求項１５】
前記プログラマブル駆動ブースト回路が一定時間イネーブルされることを含む請求項１４に記載の方法。
【請求項１６】
前記プログラマブル駆動ブースト回路がイネーブルされ、且つ、前記駆動回路により伝送されたデジタル信号情報の最上位ビットに対応する電流を提供することを含む請求項１４に記載の方法。
【請求項１７】
前記プログラマブルブースタ回路がデューティサイクルに従って変化するようにプログラミングされる請求項１４に記載の方法。
【請求項１８】
前記ディスプレイがフラットパネルディスプレイを含む請求項１３〜１７のいずれか一項に記載の方法。
【請求項１９】
前記ディスプレイがトップエミッション型アクティブマトリクスＯＬＥＤディスプレイを含む請求項１３〜１８のいずれか一項に記載の方法。
【請求項２０】
図２、３及び４を参照して、及び／又は、明細書中に実質的に記載されたアクティブマトリクスＯＬＥＤディスプレイをプログラミングする方法。
【請求項２１】
図２、３及び４を参照して、及び／又は、明細書中に実質的に記載されたプログラマブル駆動ブースト回路を備えたアクティブマトリクスＯＬＥＤディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してアクティブマトリクスディスプレイに関し、また、関連するディスプレイ駆動方法に関する。より詳細には、本発明は、アクティブマトリクス駆動されるＯＬＥＤ（有機発光デバイス）ディスプレイのための、このデバイスの性能特性を高めるために用いられる追加の駆動回路に関する。
【背景技術】
【０００２】
ＯＬＥＤ（有機発光デバイス）を用いて作製されたディスプレイは、ＬＣＤ及びその他のフラットパネル技術よりも多くの利点をもたらす。ＯＬＥＤは、明るくカラフルであり、高速スイッチングをし（ＬＣＤと比較して）、広視野角をもたらし、且つ、様々な基板上への組み付けが安価で容易である。有機（本文中、有機金属を含む）発光ダイオード（ＬＥＤ）は、ポリマー、小分子及びデンドリマーを含む材料を用いて、これらの使用材料に依存した範囲の色に作製され得る。ポリマーを基材とした有機ＬＥＤ（ポリマーベースの有機ＬＥＤ）の例が、特許文献１、特許文献２、及び特許文献３に記載されている。デンドリマーを基材とした材料（デンドリマーベースの材料）の例が、特許文献４及び特許文献５に記載されている。また、いわゆる小分子を基材としたデバイスの例が特許文献６に記載されている。
【０００３】
典型的なＯＬＥＤデバイスは、有機材料から成る２つの層を含み、これらの層の一方は、発光材料（例えば、発光ポリマー（ＬＥＰ）、オリゴマー又は低分子量の発光材料）から成る層であり、他方は、正孔輸送材料（例えば、ポリチオフェン誘導体又はポリアニリン誘導体）から成る層である。
【０００４】
有機ＬＥＤは、基板上にマトリクス状の画素として蒸着されて、単色又は多色の画素で構成されたディスプレイを形成し得る。多色ディスプレイは、赤色、緑色及び青色の発光画素群を用いて構成され得る。いわゆるアクティブマトリクス（ＡＭ）ディスプレイは、各画素に関連した記憶素子（典型的には、ストレージキャパシタ及びトランジスタ）を有する。一方、パッシブマトリクスディスプレイはこのような記憶素子を有さず、その代わり、安定画像の印象をもたらすために繰り返し走査される。ポリマー及び小分子アクティブマトリクスディスプレイドライバの例が、それぞれ、特許文献７及び特許文献８に見られる。
【０００５】
ディスプレイは、ボトムエミッション型（底面発光型）又はトップエミッション型（上面発光型）であり得る。ボトムエミッション型のディスプレイにおいて、光は、アクティブマトリクス回路がその上に組み付けられた基板を通して放射される。一方、トップエミッション型のディスプレイにおいては、光は、アクティブマトリクス回路が組み込まれたディスプレイ層を通過する必要がなく、ディスプレイの前面に向って放射される。
【０００６】
トップエミッション型のＯＬＥＤディスプレイは、ボトムエミッション型のディスプレイよりも一般的でない。なぜなら、典型的に、上部電極がカソードを含み、カソードは少なくとも部分的に透明で、尚且つ十分な導電性を有さねばならず、また、好ましくは、その下に位置する有機層を所定の程度、封入しなければならないからである。それでもなお、多くの種類の上面発光構造がこれまでに開示されており、そのなかには、本発明の出願人の公開されたＰＣＴ出願である特許文献９も含まれる（この出願の全てを援用して本文の記載の一部とする）。特許文献９は、カソードが、ＯＬＥＤ画素から漏れる（エスケープする）光の量を増大させるための光学干渉構造を組み込むことを記載している。
【０００７】
ＯＬＥＤディスプレイは、慣用的に、直線的（rectilinear）なマトリクス状に配置された画像素子（すなわち、画素）から構築された画像を表示する。アクティブマトリクスＯＬＥＤディスプレイは、慣用的に、各画素の各色のための行データライン及び列データラインを有する。このようなデータラインの１つ１０２が図１に示されている。図１を参照すると、駆動回路１０１が、複数の画素回路１０３に接続されたデータライン１０２に接続されている。画素回路１０３の各々が１つの画素ディスプレイ素子に対応し、且つ、メモリ素子（図示せず）を含む。データライン１０２の各々は、典型的に、多数の画素回路１０３に接続される。
【０００８】
データライン１０２は、アクティブマトリクスＯＬＥＤディスプレイ内で、電圧駆動方法又は電流駆動方法を用いる。最先端技術において、電流駆動方法を用いた場合に、電圧駆動方法よりも電気効率を増大させることができる。電流駆動方法を用いる場合、画素回路１０３は、電流ソース又は電流シンクとして用いられ得る。
【０００９】
図２（本発明の出願人の出願である特許文献１０から引用）は、電流制御型の画素ドライバ回路の例を示す。この回路において、ＯＬＥＤ１５２を流れる電流は、ＯＬＥＤドライバトランジスタ１５８のためのドレインソース電流を、基準電流シンク１６６を用いて設定し、且つ、このドレイン−ソース電流のために必要なドライバトランジスターゲート電圧を記憶することにより設定される。こうして、ＯＬＥＤ１５２の輝度が、基準電流シンク１６６に流れ込む電流Ｉｃｏｌにより決定される。電流Ｉｃｏｌは、好ましくは調節可能であり、且つ、アドレス指定されている画素に望ましいように設定される。また、さらなるスイッチングトランジスタ１６４が、駆動トランジスタ１５８とＯＬＥＤ１５２との間に接続されている。一般に、列データラインの各々に、１つの電流シンク１６６が設けられる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】ＷＯ９０／１３１４８
【特許文献２】ＷＯ９５／０６４００
【特許文献３】ＷＯ９９／４８１６０
【特許文献４】ＷＯ９９／２１９３５
【特許文献５】ＷＯ０２／０６７３４３
【特許文献６】ＵＳ４,５３９,５０７
【特許文献７】ＷＯ９９／４２９８３
【特許文献８】ＥＰ０,７１７,４４６Ａ
【特許文献９】ＷＯ２００５／０７１７７１
【特許文献１０】ＷＯ０３／０３８７９０
【発明の概要】
【発明が解決しようとする課題】
【００１１】
電流駆動型アクティブマトリクス画素回路に共通の問題は、よくあることであるが、画素を「プログラミングする」電流が小さい場合、特に、大きいディスプレイにおいて、リーク電流及び／又はデータラインキャパシタンスが支配しすることがあることである。
【００１２】
図１に最良に観られるように、従来の電流駆動型アクティブマトリクスＯＬＥＤディスプレイは、データライン１０２のレジスタ−キャパシタ定数を克服しなければならない。駆動回路１０１は、所望の光出力を達成するために、充分な電流を画素回路１０３に供給することに加えて、データライン１０２の固有の抵抗及びキャパシタンスを克服しなければならない。
【課題を解決するための手段】
【００１３】
本発明の第１の態様に従えば、データラインと、前記データラインに接続された複数の画素回路と、ディスプレイデータを前記画素回路に書き込むためにデータラインの一端に接続された駆動回路と、前記駆動回路から伸びる前記データラインの別の端部に接続されたプログラマブル（プログラム可能な）駆動ブースト回路とを含むアクティブマトリクスＯＬＥＤディスプレイが提供される。
【００１４】
本発明は、好ましくは、前記データラインの、前記駆動回路が接続された端部に対して反対の端部に接続されるプログラマブル駆動ブースト回路を提供する。このような回路を追加することにより、アクティブマトリクスＯＬＥＤデータラインのより迅速なプリチャージが可能にされる。当業者に理解されるように、前記プログラマブル駆動ブースト回路は、電圧制御式回路又は電流制御回路であってよい。
【００１５】
好ましくは、前記プログラマブル駆動ブースト回路は、電流ソース又は電流シンクである。前記プログラマブル駆動ブースト回路を電流ソース又は電流シンクとして用いることにより、前記データラインのレジスタ−キャパシタ係数を克服するために必要な電流が低減される。本発明の利点は、装置の電力効率を増大させること、及び、画像を表示するのにかかる時間を短縮すること、並びに、より高い画像表示リフレッシュレートを連続的にもたらすことである。
【００１６】
好ましくは、前記プログラマブル駆動ブースト回路は、セレクト回路又はイネーブル回路を含む。より好ましくは、前記駆動回路は前記イネーブル回路にデータバスにより接続される。これにより、前記駆動回路が、前記プログラマブル駆動ブースト回路を、イネーブルデータビット及び／又は１以上のプログラムデータビットを伝送することにより制御することが可能になる。
【００１７】
好ましくは、前記プログラマブル駆動ブースト回路は電流コピー回路である。随意に、前記電流コピー回路は、可変電流シンクとして、デューティプログラミングされるイネーブル信号により制御されることができ、若しくは、プログラミングされたデータ信号の最上位ビットにより制御されることができる。又は、前記コピー回路は一定時間イネーブルされることができる。
【００１８】
前記プログラマブル駆動ブースト回路は、回路設計の要求条件に応じて、ｎチャネル型又はｐチャネル型であり得る。
【００１９】
好ましくは、前記プログラマブル駆動ブースト回路と前記駆動回路とは同一基板上に配置される。適切な基板又はバックプレーンが、アモルファスシリコン（ａ−Ｓｉ）から作製されることができる。
【００２０】
本発明の第２の態様に従えば、電流プログラミングされるデータラインと、前記データラインに接続された複数の画素回路と、ディスプレイデータを前記画素回路に書き込むために前記データラインの一端に接続された駆動回路と、前記駆動回路から伸びる前記データラインの別の端部に接続されたプログラマブル駆動ブースト回路とを有するアクティブマトリクスＯＬＥＤディスプレイをプログラミングする方法が提供される。前記方法は、前記プログラマブル駆動ブースト回路を第１の電流によりプログラミングすることを含む第１のアドレス期間と；ディスプレイデータを前記画素に書き込み、且つ前記第１の電流を前記データラインに供給する第２のアドレス期間とを含む。
【００２１】
このようにして、前記プログラマブルブースタ回路により、電流が前記データライン上にプログラミングされる。この方法は、充電時間を実質的に短縮させ、また、前記データラインを両端から充電することにより、レジスタ−キャパシタ定数を約７５％低減させる。
【００２２】
好ましくは、前記プログラミングの方法は、前記第１のアドレス期間において、前記駆動回路から前記データラインに提供される電流に対してバイアスされた電流を提供するために、前記プログラマブル駆動ブースト回路をイネーブルデータビット及び１以上のプログラムデータビットにより作動させることを含む。
【００２３】
好ましくは、前記第１のアドレス期間は、前記プログラマブル駆動ブースト回路が一定時間イネーブルされることを含む。このような配置は、前記プログラマブルブースタ回路の利点をもたらし、同時に、前記プログラマブルブースタ回路の連続使用による非効率性を回避する。
【００２４】
好ましくは、前記第１のアドレス期間は、前記プログラマブル駆動ブースト回路がイネーブルされて、前記駆動回路により伝送されたデジタル信号情報の最上位ビットに対応する電流を提供することを含む。このような配置において、前記プログラマブルブースタ回路及び前記駆動回路により提供される最大電流が低減される。
【００２５】
また、好ましくは、前記第１のアドレス期間は、前記プログラマブルブースタ回路がデューティサイクルに従って変化するようにプログラミングされることを含む。このような配置において、前記デューティサイクルは、例えば、前記データラインの材料中の物理的不純物を克服するように、若しくは、最適な表示時間又は電気効率（例えば、表示される画像の情報内容に応じて）を達成するように、又は、一定のデューティサイクルに従うように（例えば、所望の画像表示を達成するのに必要な数値計算を最小限にするように）選択され得る。
【００２６】
ここで、本発明の実施形態を、添付図面を参照しつつ、単なる例として、さらに記載する。
【図面の簡単な説明】
【００２７】
【図１】図１は、当技術分野で知られている行又は列のディスプレイレイアウトの概略図である。
【図２】図２は、当技術分野で知られているアクティブマトリクス画素ドライバ回路の概略図である。
【図３】図３は、本発明の実施形態の行又は列のディスプレイレイアウトの概略図である。
【図４】図４（ａ）〜図４（ｄ）は、本発明の実施形態のプログラマブル回路ブースタ回路として用いるための４つのサンプル回路の概略図である。
【発明を実施するための形態】
【００２８】
図３を参照すると、本発明の実施形態の行又は列のディスプレイレイアウトの概略図には、アクティブマトリクスＯＬＥＤディスプレイ２００が含まれる。ディスプレイ２００はプログラマブルブースタ回路を含み、この回路は、駆動チップ回路２０１、データライン２０２、画素回路２０３、及び、プログラマブル駆動ブースト回路２０４をによって示される。
【００２９】
ディスプレイ２００のプログラミングは、画素回路２０３のアクティブマトリクス配置による２つの段階を有する。第１の段階において、駆動回路２０１が、デジタル信号情報から、画素回路２０３に供給されるべき必要な電流又は電流範囲を識別して、電流を複数の画素回路２０３に供給し、画素回路２０３は電流をメモリセル（図示せず）に記憶する。さらに、プログラマブルブースタ回路２０４が、プログラミングのこの第１段階の間、連動（エンゲージ）される。第２の段階において、駆動回路２０１は電流の供給を停止し、画素回路２０３はＯＬＥＤ（図示せず）を画素回路内で駆動させて、供給されたデジタル信号データに対応する、対象となる表示画像の一部を照射する。この配置において、駆動回路２０１は、電流を供給するタスク、すなわち、画素回路２０３のメモリセルを充電するための、そしてまた、データライン２０２のレジスタ−キャパシタ定数を克服するのに十分な電流を供給するためのタスクを、プログラマブル駆動ブースト回路２０４により補助される。
【００３０】
プログラマブル駆動ブースト回路２０４は、駆動回路２０１と協働して電流コピー部として機能することができ、すなわち、回路２０１と回路２０４の両方が画素回路２０３にソース電流を出力し、又は画素回路２０３からシンク電流が流れ込む。或いは、プログラマブルブースタ回路２０４は、駆動回路２０１とは反対に機能し得る。すなわち、プログラマブルブースタ回路２０４に電流が流れ込み、駆動回路２０１が電流を出力する。又は、プログラマブルブースタ回路２０４が電流を出力し、駆動回路２０１に電流が流れ込む。
【００３１】
プログラマブルブースタ回路２０４は、ディスプレイ２００をプログラミングする第１段階のプリチャージ部分にてのみイネーブルされることができる。また、プログラマブル駆動ブースト回路２０４は、デジタル信号情報の最上位ビットに関連する電流レベルにプログラミングされることができ、これに対し、駆動回路２０１は、ディスプレイ２００のプログラミングの第１段階において画素回路２０３を一定のレベルにプログラミングする。さらに、プログラマブル駆動ブースト回路２０４は、可変デューティプログラムに従うように、例えば、供給された電流を、対象となる表示画像の内容に従って最適化するようにプログラミングされることができる。
【００３２】
図４ａ〜図４ｄは、本発明の実施形態のプログラマブル回路ブースタ回路２０４として用いるための４つのサンプル回路の概略図である。図４の部分（ａ），（ｂ），（ｃ）及び（ｄ）において、電圧源ＶＤＤ３０１、プログラムデータ３０２、イネーブルデータ３０３、及び、回路グラウンド３０４は共通である。
【００３３】
図４（ａ）は、電流ソース型プログラマブルブースタ回路を提供するための、ｎ型トランジスタを用いたプログラマブルブースタ回路２０４の例の典型的なレイアウトを示す。
【００３４】
図４（ｂ）は、電流シンク型プログラマブルブースタ回路を提供するための、ｎ型トランジスタを用いたプログラマブルブースタ回路２０４の例の典型的なレイアウトを示す。
【００３５】
図４（ｃ）は、電流ソース型プログラマブルブースタ回路を提供するための、ｐ型トランジスタを用いたプログラマブルブースタ回路２０４の例の典型的なレイアウトを示す。
【００３６】
図４（ｄ）は、電流シンク型プログラマブルブースタ回路を提供するための、ｐ型トランジスタを用いたプログラマブルブースタ回路の例の典型的なレイアウトを示す。
【００３７】
当業者は他の有効な代替手段を考案することであろう。本発明が、以上に記載した実施形態に限定されることなく、添付の特許請求の範囲の精神及び範囲内にある、当業者にとって明らかな変更を包含することが理解されよう。
【図１】
2011529195.tif 000003
【図２】
2011529195.tif 000004
【図３】
2011529195.tif 000005
【図４】
2011529195.tif 000006
【国際調査報告】
2011529195.tif 000007
2011529195.tif 000008