(57)【要約】  本発明は、セミコンダクタオンインシュレータ型の基板（１）を製作する方法に関し、本方法は、ドナー基板（１０）またはレシーバ基板（３０）上に酸化物層（２０）を形成するステップと、脆弱化ゾーン（１２）を形成するようにドナー基板中へ原子種を打ち込むステップと、レシーバ基板（３０）上にドナー基板を結合するステップであって、酸化物層（２０）が結合界面にあるステップと、ドナー基板を脆弱化ゾーン（１２）で破断しドナー基板の層をレシーバ基板（３０）に移すステップと、第２のセミコンダクタオンインシュレータ型基板の製作に使用されるレシーバ基板（４０）を形成するために、ドナー基板の残り部分（２）を再生処理するステップとを含む。酸化ステップの前に、半導体材料の層（１４）がドナー基板（１０）上にエピタキシによって形成される。打込みステップにおいて、移された層がエピタキシ成長半導体材料層（１４０）であるように脆弱化ゾーン（１２）が前記エピタキシ成長層（１４）の中に形成される。さらに、ドナー基板（１０）は、１０10／ｃｍ3未満の密度および／または５００ｎｍ未満の平均サイズを持つ酸素沈殿物を含むように選ばれる。
2011515838.tif 000002
【特許請求の範囲】
【請求項１】
セミコンダクタオンインシュレータ型の基板（１）を製作する方法であって、
ドナー基板（１０）またはレシーバ基板（３０）上に酸化物層（２０）を形成するステップと、
脆弱化ゾーン（１２）を形成するように前記ドナー基板中へ原子種を打ち込むステップと、
前記レシーバ基板（３０）上に前記ドナー基板を結合するステップであって、前記酸化物層（２０）が結合界面にある、ステップと、
前記ドナー基板を前記脆弱化ゾーン（１２）で破断し、前記ドナー基板の層を前記レシーバ基板（３０）に移すステップと、
第２のセミコンダクタオンインシュレータ型基板の製作に使用されるレシーバ基板（４０）を形成するために、前記ドナー基板の残り部分（２）を再生処理するステップと
を含む方法において、前記酸化ステップの前に、半導体材料の層（１４）が前記ドナー基板（１０）上にエピタキシによって形成されることと、
前記脆弱化ゾーン（１２）は、前記移された層がエピタキシ成長半導体材料層（１４０）であるように、前記打込みステップ中に前記エピタキシ成長層（１４）の中に形成されることと、
前記ドナー基板（１０）は、１０10／ｃｍ3未満の密度および／または５００ｎｍ未満の平均サイズを持つ酸素沈殿物を含むように選ばれることと
を特徴とする方法。
【請求項２】
前記ドナー基板の前記残り部分（２）を再生処理する前記ステップの後で、それによって得られた前記レシーバ基板（４０）は、エピタキシ成長半導体材料の層（１４２）を含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記再生処理されたレシーバ基板（４０）上のエピタキシ成長材料の前記層（１４２）の厚さは、１００ｎｍよりも大きいことを特徴とする請求項２に記載の方法。
【請求項４】
前記ドナー基板（１０）の熱処理は、エピタキシの前に行われることを特徴とする請求項１乃至３のいずれか１項に記載の方法。
【請求項５】
前記エピタキシ成長シリコン層（１４）の厚さは、０．５と８μｍの間に含まれることを特徴とする請求項１乃至４のいずれか１項に記載の方法。
【請求項６】
前記ドナー基板（１０）は、２から４０ｐｐｍの希薄酸素を含むことを特徴とする請求項１乃至５のいずれか１項に記載の方法。
【請求項７】
前記ドナー基板（１０）は、窒素原子を含むことを特徴とする請求項１乃至６のいずれか１項に記載の方法。
【請求項８】
窒素原子の密度は、１０15原子／ｃｍ3未満であることを特徴とする請求項７に記載の方法。
【請求項９】
前記ドナー基板（１０）は、多結晶シリコン層および／または酸化物層をそれの裏面に含むことを特徴とする請求項１乃至８のいずれか１項に記載の方法。
【請求項１０】
前記ドナー基板の前記残り部分（２）を再生処理するステップは、前記残り部分の２つの表面および／または側端を研磨することを含むことを特徴とする請求項１乃至９のいずれか１項に記載の方法。
【請求項１１】
前記ドナー基板の前記残り部分（２）を再生処理するステップは、前記脆弱化ゾーン（１２）に対応する前記残り部分の表面を化学機械研磨することを含むことを特徴とする請求項１乃至９のいずれか１項に記載の方法。
【請求項１２】
前記エピタキシ成長層（１４）は、シリコン、ゲルマニウムおよび／またはＳｉＧｅを含むことを特徴とする請求項１乃至１１のいずれか１項に記載の方法。
【請求項１３】
第１のセミコンダクタオンインシュレータ型基板の製作の完了時に、ＳｍａｒｔＣｕｔ（商標）法によってドナー基板の残り部分を再生処理する方法であって、前記再生処理された基板（４０）は第２のセミコンダクタオンインシュレータ型基板の製作においてレシーバ基板として使用され、前記第１のＳｅＯＩ基板の製作が行われるとき、
ドナー基板（１０）は、１０10／ｃｍ3未満の密度および／または５００ｎｍ未満の平均サイズを持つ酸素沈殿物を含むように選ばれ、
半導体材料の層（１４）が、前記ドナー基板（１０）上にエピタキシによって形成され、
脆弱化ゾーン（１２）が、打込みステップにおいて前記エピタキシ成長層（１４）の中に形成されることを特徴とする方法。
【請求項１４】
前記再生処理された基板（４０）は、エピタキシ成長半導体材料の層（１４２）を含むことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記再生処理された基板（４０）上のエピタキシ成長半導体材料の前記層（１４２）の厚さは、１００ｎｍよりも大きいことを特徴とする請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セミコンダクタオンインシュレータ型基板を製作する方法に関する。
【背景技術】
【０００２】
本発明は、ＳｍａｒｔＣｕｔ（商標）法によるセミコンダクタオンインシュレータ（ＳｅＯＩ）型基板の製作およびドナー基板（ｄｏｎｏｒ  ｓｕｂｓｔｒａｔｅ）の残り部分の再生利用という全体的背景の中にある。
【０００３】
ＳｍａｒｔＣｕｔ（商標）法は、例えば特許文献１に詳細に記載されている。この方法は、１つの層をドナー基板からレシーバ基板（ｒｅｃｅｉｖｅｒ  ｓｕｂｓｔｒａｔｅ）に移すことを可能にする。
【０００４】
図１を参照して、方法は、
１）酸化物層２０を形成するためにドナー基板１０またはレシーバ基板３０を酸化するステップと、
２）脆弱化ゾーン１２を形成するためにドナー基板１０中へイオン打込みするステップと、
３）ドナー基板１０をレシーバ基板３０上に結合するステップであって、酸化物層２０が界面に位置するステップと、
４）ドナー基板１０を脆弱化ゾーン１２で破断し、層１１をドナー基板１０からレシーバ基板３０に移すステップと、
５）このように形成されたＳｅＯＩ１を仕上げ処理するステップと、
を含むことを想起すべきである。
【０００５】
ドナー基板の残り部分１３を再生処理して、このドナー基板をＳｍａｒｔＣｕｔ（商標）法の新しい実施で使用することは有利である。研磨後、ドナー基板の残り部分はドナー基板として再使用されることがあり、そのときこれは「トップフォートップ（ｔｏｐ  ｆｏｒ  ｔｏｐ）」再生利用と呼ばれ、または、ドナー基板の残り部分はレシーバ基板として再使用されることがあり、この場合には、「トップフォーベース（ｔｏｐ  ｆｏｒ  ｂａｓｅ）」再生利用と呼ばれている。
【０００６】
特に、再生処理は、基板の表面の少なくとも１つを研磨して、打込みおよび破断によって損傷された材料を取り除くことを含む。除去される厚さは、数ミクロンであることがある。
【０００７】
本発明は後者の場合、すなわち、ドナー基板の残り部分をレシーバ基板として再生利用することを含むことは明記されるべきである。ドナー基板は「新しくない」ことがあり、すなわちドナー基板は、実際、以前にドナー基板として使用され、さらにドナー基板として再生利用されたかもしれないが、損傷され過ぎないように回数が限られている。
【０００８】
ドナー基板の残り部分が、新しいドナー基板を構成するように再生処理される場合、中間温度（すなわち、１０００℃未満）または低温度（すなわち、６００℃未満）での熱処理を含むＳｍａｒｔＣｕｔ（商標）サイクルの連続によって、ドナー基板の残り部分の使用を制限する可能性がある欠陥が、特に酸化および破断を行うとき、基板中に実際に発生する。
【０００９】
他方で、ドナー基板の残り部分をレシーバ基板として再生処理することは、基板を２つのＳｍａｒｔＣｕｔ（商標）サイクルにかけること、すなわちドナー基板としての第１のサイクルと、再生処理されたレシーバ基板として第２のサイクルにかけることのみが可能である。
【００１０】
したがって、この再生処理モードは、基板が受ける熱処理の回数を制限することができ、それによって、基板の損傷を最小限にする。
【００１１】
しかし、この場合でも、ＳｍａｒｔＣｕｔ（商標）法の実施中に基板が受けた熱処理のために、さらに基板の初期特性に依存して、再生処理された基板は、初期ドナー基板の欠陥よりも高密度のおよび／または大きな欠陥を示すことがある。この欠陥は、材料の体積中に分布し、必ずしも表面まで広がっていない。したがって、再生処理された基板は、初期ドナー基板よりも品質が良くないことがあり得る。
【００１２】
この欠陥は、バルク微小欠陥（ＢＭＤ）と呼ばれる。この欠陥は、典型的には、基板内の酸素沈殿物に対応する。この沈殿物の形成は、基板が受ける熱処理によって引き起こされ、さらに材料の初期特性にも依存する。より正確には、ＢＭＤ欠陥の密度は、加えられる温度勾配に関係していると考えられるのに対して、この欠陥の平均サイズは、最高処理温度に関係している。
【００１３】
しかし、このように形成されるＳｅＯＩの意図された使用に依存して、電子部品製造業者は、ＢＭＤ欠陥密度の最大値および／またはこの欠陥のサイズの最大値を定める仕様を決定する。
【００１４】
したがって、本発明の第１の目的は、再生処理された基板の品質を改善することである。本発明の第２の目的は、必然的な材料厚さを除去することができる研磨ステップの終わりに、必要な厚さの再生処理された基板を得ることができるようにすることである。本発明は、さらに、ＳｍａｒｔＣｕｔ（商標）の第１のサイクルの完了時にＳｅＯＩの品質を最も効果的にするという目的を有している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】米国特許第５３７４５６４号明細書
【発明の概要】
【００１６】
本発明に従って、セミコンダクタオンインシュレータ型基板を製作する方法が提供され、本方法は、
ドナー基板またはレシーバ基板上に酸化物層を形成するステップと、
脆弱化ゾーンを形成するようにドナー基板中へ原子種を打ち込むステップと、
レシーバ基板上にドナー基板を結合するステップであって、酸化物層が結合界面にあるステップと、
ドナー基板を脆弱化ゾーンで破断し、ドナー基板の層をレシーバ基板に移すステップと、
第２のセミコンダクタオンインシュレータ型基板の製作に使用されるレシーバ基板を形成するために、ドナー基板の残り部分を再生処理するステップとを含む。
【００１７】
この方法は、酸化ステップの前に半導体材料の層がドナー基板上にエピタキシによって形成されること、脆弱化ゾーンは、移された層がエピタキシ成長半導体材料層であるように、打込みステップ中に前記エピタキシ成長層の中に形成されること、および、ドナー基板は、１０10／ｃｍ3未満の密度および／または５００ｎｍ未満の平均サイズを持つ酸素沈殿物を含むように選ばれることを特徴とする。
【００１８】
好ましい実施形態に従って、ドナー基板の残り部分の再生処理後、それによって得られたレシーバ基板は、エピタキシ成長半導体材料の層を含み、この層の厚さは、好ましくは、１００ｎｍよりも大きい。
【００１９】
特に有利な方法では、ドナー基板の熱処理は、エピタキシの前に行われる。
【００２０】
エピタキシ成長シリコン層の厚さは、好ましくは、０．５と８μｍの間に含まれる。
【００２１】
本発明の特定の実施形態に従って、ドナー基板は、２から４０ｐｐｍの希薄酸素を含む。
【００２２】
そのほかの実施形態に従って、ドナー基板は、好ましくは１０15原子／ｃｍ3未満の密度の窒素原子を含む。
【００２３】
ドナー基板は、また、多結晶シリコンの層および／または酸化物層をその裏面に含むことができる。
【００２４】
ドナー基板の残り部分の再生処理は、前記残り部分の２つの表面および／または側端を研磨すること、または脆弱化ゾーンに対応する前記残り部分の表面を化学機械研磨することを含む。
【００２５】
エピタキシ成長層は、有利に、シリコン、ゲルマニウムおよび／またはＳｉＧｅを含む。
【００２６】
本発明は、また、第１のセミコンダクタオンインシュレータ型基板の製作の完了時に、ＳｍａｒｔＣｕｔ（商標）法によってドナー基板の残り部分を再生処理する方法に関し、再生処理された基板は、第２のセミコンダクタオンインシュレータ型基板の製作においてレシーバ基板として使用される。この方法は、第１のＳｅＯＩ基板が製作されるとき、
ドナー基板は、１０10／ｃｍ3未満の密度および／または５００ｎｍ未満の平均サイズを持つ酸素沈殿物を含むように選ばれ、
半導体材料の層が、ドナー基板上にエピタキシによって形成され、
脆弱化ゾーンが、打込みステップにおいて前記エピタキシ成長層の中に形成されることを特徴とする。
【００２７】
再生処理された基板は、好ましくは、エピタキシ成長半導体材料の層を含み、この層の厚さは、好ましくは、１００ｎｍよりも大きい。
【００２８】
本発明の他の特徴および有利点は、添付の図面に関連して、次の詳細な説明から明らかになるだろう。
【図面の簡単な説明】
【００２９】
【図１】ＳｍａｒｔＣｕｔ（商標）法の様々なステップを示す図である。
【図２】本発明に従って本方法の様々なステップを示すフローチャート図である。
【図３Ａ】本発明に従ってＳｅＯＩの形成を模式化された形で示す図である。
【図３Ｂ】本発明に従ってＳｅＯＩの形成を模式化された形で示す図である。
【図３Ｃ】本発明に従ってＳｅＯＩの形成を模式化された形で示す図である。
【図３Ｄ】本発明に従ってＳｅＯＩの形成を模式化された形で示す図である。
【図３Ｅ】本発明に従ってＳｅＯＩの形成およびドナー基板の再生処理を模式化された形で示す図である。
【図３Ｆ】本発明に従ってドナー基板の再生処理を模式化された形で示す図である。
【発明を実施するための形態】
【００３０】
［実施例１］
図２のフローチャート図を参照すると、本方法は、以下で詳細に説明される：
１００）随意に、ドナー基板１０をアニールするステップと、
１０１）半導体材料の層１４をドナー基板１０上にエピタキシによって成長するステップと、
１０２）ドナー基板１０またはレシーバ基板３０上に酸化物層２０を形成するステップと、
１０３）エピタキシ成長層１４中へ原子種を打ち込むステップと、
１０４）レシーバ基板３０上にドナー基板１０を結合するステップと、
１０５）ドナー基板を破断し、ドナー基板１０、１４の層１４０をレシーバ基板３０に移すステップと、
１０６）このようにして形成された第１のＳｅＯＩ１を仕上げるステップと、
１０７）ドナー基板の残り部分２を研磨し、再生処理された基板４０を得るステップと、
１０８）第２のＳｍａｒｔＣｕｔ（商標）サイクル：再生処理された基板４０をレシーバ基板として使用して、新しいドナー基板５０について、ステップ１００）から１０７）を再開するステップと、を含む。
【００３１】
（ステップ１００−アニール）
このステップは随意である。
【００３２】
これは、ドナー基板１０にアニールを行うことを含む。
【００３３】
このアニールの効果は、ドナー基板の表面層の品質を改善することであり、それによって、良質のシリコンの厚さを増すことができ、良質のエピタキシ成長層の成長を促進する。
【００３４】
このアニールの条件は、典型的には、１０００℃と１３６０℃の間に含まれる温度と、約３０秒から３０分のアニール時間である。改善された品質の、ドナー基板の表面層の厚さは、最高数ミクロンであることがある。
【００３５】
（ステップ１０１−エピタキシ）
図３Ａに関して、ドナー基板１０上にエピタキシが行われて、０．５と８ミクロンの間、好ましくは２と５ミクロンの間に含まれる厚さの半導体材料の層１４を成長させる。
【００３６】
エピタキシ成長層１４の材料は、例えば、シリコン、ゲルマニウム、またはＳｉＧｅ化合物である。層１４は、単一材料で構成されないことがあり、半導体材料の複数の層を重ねることによって形成されることがある。
【００３７】
本文の残り部分では、シリコン層１４が取り上げられるが、本発明は、上記に述べた他の可能性にも適合する。
【００３８】
エピタキシは、化学気相成長（ＣＶＤ）エピタキシ、低圧化学気相成長（ＬＰＣＶＤ）エピタキシ、分子ビーム（ＭＢＥ）エピタキシ、有機金属気相成長（ＭＯＣＶＤ）エピタキシ．．．等の、単結晶シリコンを成長させることができる任意の技術を意味する。
【００３９】
エピタキシ成長層１４は、任意選択により弱くまたは強くＰ型ドープまたはＮ型ドープされることがあり、または、Ｐ／Ｎ接合、例えばＮ型ドープされた上部およびＰ型ドープされた下部を示すことがある。
【００４０】
（ステップ１０２−酸化）
ドナー基板１０、１４またはレシーバ基板３０に対して酸化を行うことができる。これは、熱酸化または酸化物の堆積を含むことがある。酸化は、基板の全表面、すなわち前面、裏面および側面にわたって酸化物層を生成する。
【００４１】
好ましくは、図３Ｂに示されるように、酸化物層２０は、エピタキシ成長層１４によって覆われたドナー基板１０上に形成され、このことは、結合界面をＳｅＯＩ能動層から遠ざけることができる。
【００４２】
（ステップ１０３−打込み）
図３Ｃに関して、原子種の打込みが、エピタキシ成長層の厚さの中へ行われる。したがって、このように形成された脆弱化ゾーン１２は、この層の厚さの中にある。
【００４３】
このために、移される層１４０は、非常に良い結晶品質のエピタキシ成長シリコンから作られる。したがって、非常に良質のＳｅＯＩが得られる。
【００４４】
破断後に、ドナー基板の残り部分２は、さらにエピタキシ成長シリコンの残量層１４１を含む。
【００４５】
（ステップ１０４−結合）
ドナー基板１０、１４とレシーバ基板３０は、例えば、分子結合によって結合され、酸化物層２０が２つの基板の間の界面にある。このステップは、図３Ｄに示されている。
【００４６】
結合エネルギーを強化するために、アニールが行われることがある。
【００４７】
（ステップ１０５−破断）
脆弱化ゾーン１２に沿った、ドナー基板１０およびエピタキシ成長層１４の破断は、熱処理および／または機械力を加えることによって引き起こされる。
【００４８】
図３Ｅに関して、次に、エピタキシ成長シリコンの層１４０がレシーバ基板３０上に移されるのに対して、ドナー基板の残り部分は、このように形成されたＳＯＩから切り離される。
【００４９】
脆弱化ゾーンはエピタキシ成長層１４の厚さ中に形成されたので、移された層１４０はエピタキシ成長シリコンによって形成されているが、ドナー基板の残り部分２は、エピタキシ成長シリコンの残り層１４１によって覆われた初期ドナー基板１０を含むことを想起すべきである。
【００５０】
さらに、周囲の冠状部は移されず、このことで、残り部分の周囲に突出した段が生じる。
【００５１】
（ステップ１０６−第１のＳｅＯＩの仕上げ）
得られた第１のＳｅＯＩ１は、次に、予定された使用に適したものにするように設計された仕上げステップにかけられる。この処理は、典型的には、略語ＲＴＡ（Ｐａｐｉｄ  ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）で知られた瞬間アニールまたは高温（約１２００℃）での長時間アニールである。
【００５２】
このようにして得られたＳｅＯＩ１は、エピタキシによって形成された、したがって非常に良い結晶品質の能動層１４０を与える。
【００５３】
（ステップ１０７−ドナー基板の残り部分の再生処理）
再生処理の目的は、打込みおよび破断によって損傷されたゾーンまたは上で言及されたステップのような残留ゾーンを残り部分２から除き、残り部分２からレシーバ基板４０を作るためにこれを要求された厚さにすることである。
【００５４】
再生処理は、必要であれば組み合せることができる様々な技術によって行うことができる。
【００５５】
第１の可能性に従って、両面研磨（略語ＤＳＰで示される）が、両方の表面に同時に行われるか、順次に、すなわち表面の一方に次に他方に行われるかのどちらかである（略語ＳＤＳＰまたは順次ＤＳＰで示される）。
【００５６】
第２の実施形態に従って、脆弱化ゾーンに対応する表面の研磨だけが行われ、この目的のために略語ＣＭＰで示される化学機械研磨が使用される。
【００５７】
他の代替的実施形態は、端部研磨型の研磨および／またはエッチングを行うことにある。端部研磨と呼ばれる研磨は、全ての基板がその周囲に見せる１つのベベル部または両方のベベル部（上面および底面）および／または基板の端部をＣＭＰで研磨することである。
【００５８】
全ての場合に、再生処理ステップによって、残り部分２のかなりの厚さ、典型的には数百ナノメートルまたは数ミクロンが除去されることになる。
【００５９】
残り部分２がエピタキシ成長層１４の厚さの一部分を含むということで、残り部分の厚さは初期ドナー基板の厚さに比べて大きくなる。この追加の厚さは、研磨が行われるとき材料の消耗を補償する余分な材料予備を構成する。
【００６０】
エピタキシ成長シリコンの残留厚さは、研磨を含む再生処理中に、完全にまたは部分的に消耗されることがある。部分的に消耗された場合が図３Ｆに示され、この図で、再生処理された基板４０は、その表面にエピタキシ成長シリコンの僅かな残留層１４２を示す。
【００６１】
再生処理された基板４０上の残留層１４２の厚さは、好ましくは１００ｎｍよりも大きい。
【００６２】
（ステップ１０８−第２のＳｍａｒｔＣｕｔ（商標）サイクル）
第２のＳｍａｒｔＣｕｔ（商標）サイクルは、この目的のために新しいドナー基板を使用しかつ再生処理された基板４０をレシーバ基板として使用して、上記に説明されたステップ１００）から１０７）のように実施される。
【００６３】
酸化を受けるのがドナー基板である場合、再生処理された基板は、第２のＳｍａｒｔＣｕｔ（商標）サイクルで酸化を受けないことに注目することができる。
【００６４】
他方で、酸化を受けるのがレシーバ基板である場合には、再生処理された基板は、第２のＳｍａｒｔＣｕｔ（商標）サイクルで酸化を受けるが、第１のサイクルのステップ１０２では酸化を受けなかった。
【００６５】
言い換えれば、再生処理された基板は、初期ドナー基板として、または再生処理されたレシーバ基板として、１回の酸化を受けるのみである。
【００６６】
このようにして、再生処理された基板が２回の酸化、すなわち初期ドナー基板としての第１の酸化と、再生処理されたドナー基板としての第２の酸化を受ける「トップフォートップ（ｔｏｐ  ｆｏｒ  ｔｏｐ）」再生利用では制限できない熱処理を制限することができる。
【００６７】
エピタキシ成長シリコンの厚さ１４２が、再生処理された基板４０上に依然として残っている場合には、第２のＳｍａｒｔＣｕｔ（商標）サイクルが行われるとき、新しいドナー基板との結合界面にあるのは、エピタキシ成長シリコンを見せる表面である。
【００６８】
そのために、得られた第２のＳｅＯＩは、酸化物層の下に非常に良質のシリコン層を生じる。超薄酸化物層（すなわち、５０ｎｍ未満の厚さ）を持つＳＯＩを製造するとき、そのような構成は特に有利である。そのようなＳｅＯＩは、ＵＴ−ＢＯＸ（超薄埋込み酸化物）として業界で知られている。
【００６９】
したがって、ステップ１０１）でエピタキシ成長されるシリコンの厚さは、再生処理された基板の必要な表面品質（すなわち、再生処理された基板の表面に要求される非常に良質のシリコンの厚さ）と、再生処理された基板の最終厚さと、このエピタキシ成長層の製造コストとの間の妥協によってもたらされる。
【００７０】
ステップ１０１）でエピタキシ成長される厚さを減少させ、かつ研磨中に消耗されるエピタキシ成長シリコンを節約する代替方法は、ドナー基板上へ移されて第１のＳｅＯＩを形成する層の厚さと実質的に等しい厚さを持つ１つの層だけをエピタキシによって形成すること、ドナー基板の残り部分を研磨すること、および、次に、再生処理されたレシーバ基板としての使用に要求される厚さのシリコン層をエピタキシによってドナー基板の表面に成長することにある。
【００７１】
再生処理された基板の厚さは、初期ドナー基板の裏面（すなわち、シリコン層がエピタキシによって成長される表面の反対側の表面）に多結晶シリコンの層を生成することによってさらに調整することができる。この層の厚さは、典型的には、１から２ミクロンである。この層は、両面研磨で消耗され、ドナー基板の残り部分のより大きな厚さを保つことができるようにする。
【００７２】
あるいは、初期ドナー基板は、ＣＶＤ（化学気相成長）によって堆積された酸化物層を裏面に含むことができる。この酸化物層は、基板の裏面を保護し、または、そうである場合には、多結晶シリコン層を保護する。この酸化物層もまた、初期ドナー基板のより大きな厚さを保つことができるようにする。
【００７３】
（初期ドナー基板の品質）
さらに有利なことには、初期ドナー基板には、所定の限界よりも小さなＢＭＤ密度および／または平均サイズを持つようなものが選ばれる。
【００７４】
典型的には、欠陥密度は、１０10／ｃｍ3未満であり、好ましくは１０5と１０10／ｃｍ3の間、または１０7と５＊１０9／ｃｍ3の間にさえ含まれるのに対して、欠陥の平均サイズは５００ｎｍ未満である。
【００７５】
このようにして、本方法の２つの段階（ドナー基板の耐用期間の２つの段階、すなわちドナー基板、次には再生処理されたレシーバ基板）の間に、たとえこのＢＭＤ型欠陥がドナー基板中に生じても、その欠陥は、より優れた初期品質によって補償されることがある。
【００７６】
特に、最終の表面品質は、少しもＢＭＤを含まないエピタキシ成長層のために、ＢＭＤと無関係である。
【００７７】
初期ドナー基板は、希薄にされた（すなわち、沈殿されていない）状態で酸素を含むことがあり、含有量は２と４０ｐｐｍの間に含まれ、これは、利用される変換計算に依存して１０17および２＊１０18原子／ｃｍ3にほぼ相当する。
【００７８】
随意に、初期ドナー基板は、窒素原子を典型的には１０15原子／ｃｍ3未満の密度でさらに含むことができる。この窒素原子は、より小さなより多い数のＢＭＤの形で酸素の沈殿を引き起こす効果を持っている。その原子は、インゴットの成長が起きるとき、固相または気相でドナー基板材料中に組み込まれる。
【図１】
2011515838.tif 000003
【図２】
2011515838.tif 000004
【図３Ａ】
2011515838.tif 000005
【図３Ｂ】
2011515838.tif 000006
【図３Ｃ】
2011515838.tif 000007
【図３Ｄ】
2011515838.tif 000008
【図３Ｅ】
2011515838.tif 000009
【図３Ｆ】
2011515838.tif 000010
【国際調査報告】
2011515838.tif 000011
2011515838.tif 000012
2011515838.tif 000013