(57)【要約】  イメージセンサは、第１導電型の基板層（５０２）内に形成された複数の画素（６００）を含む撮像領域を含んでいる。各画素は、基板層の一部に形成され且つ第１導電型のドーパントでドープされた収集領域（５１４）を含んでいる。複数のウェル（６０４）が基板層の複数の部分に配置され、第２導電型の別のドーパントでドープされる。各ウェルは各収集領域の横に隣接配置される。埋め込み層（５０８）は、撮像領域の全域におよんでおり、光検出器（５１２）及び上記ウェルの下方の基板層の一部に配置されている。埋め込み層は第２導電型のドーパントでドープされる。各収集領域、各ウェル、及び埋め込み層（５０８）は、基板層と実質的に同じドーピングを有する基板層の領域（５０６’）が各収集領域と埋め込み層との間に存在するように形成されている。
2011517509.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のドーパントでドープされた収集領域を各々が有する複数の画素を含む撮像領域；
前記第１導電型の基板層；
前記撮像領域の全域におよび且つ前記基板層の一部に配置された埋め込み層であり、第２導電型のドーパントでドープされた埋め込み層；及び
前記基板層の複数の部分に配置された複数のウェルであり、各ウェルが各画素の収集領域の横に隣接配置され、各ウェルが前記第２導電型の別のドーパントでドープされた複数のウェル；
を有し、
前記基板層と実質的に同じドーピングを有する前記基板層の領域が各収集領域と前記埋め込み層との間に存在するように、前記埋め込み層及び各収集領域が形成されている、
イメージセンサ。
【請求項２】
各画素内に配置された１つ以上の電子部品、を更に有する請求項１に記載のイメージセンサ。
【請求項３】
前記撮像領域の外側で前記基板層に配置され且つ前記撮像領域に電気的に接続された１つ以上の電子部品、を更に有する請求項１に記載のイメージセンサ。
【請求項４】
各ウェルは、前記埋め込み層と境を接するように前記基板層の一部に配置されている、請求項１に記載のイメージセンサ。
【請求項５】
ピン止めフォトダイオードを形成するように各収集領域上に形成されたピン止め層、を更に有する請求項１に記載のイメージセンサ。
【請求項６】
前記基板層は、エピタキシャル層が上に形成された基板を有し、前記埋め込み層、前記複数のウェル及び前記収集領域は、前記エピタキシャル層の部分に形成されている、請求項１に記載のイメージセンサ。
【請求項７】
前記基板層は基板を有し、前記埋め込み層、前記複数のウェル及び前記収集領域は、前記基板の部分に形成されている、請求項１に記載のイメージセンサ。
【請求項８】
前記第１導電型はｐ型であり、前記第２導電型はｎ型である、請求項１に記載のイメージセンサ。
【請求項９】
イメージセンサを有する画像捕捉装置であって：
前記イメージセンサは：
第１導電型のドーパントでドープされた収集領域を各々が有する複数の画素を含む撮像領域；
前記第１導電型の基板層；
前記撮像領域の全域におよび且つ前記基板層の一部に配置された埋め込み層であり、第２導電型のドーパントでドープされた埋め込み層；及び
前記基板層の複数の部分に配置された複数のウェルであり、各ウェルが各画素の収集領域の横に隣接配置され、各ウェルが前記第２導電型の別のドーパントでドープされた複数のウェル；
を有し、
前記基板層と実質的に同じドーピングを有する前記基板層の領域が各収集領域と前記埋め込み層との間に存在するように、前記埋め込み層及び各収集領域が形成されている、
画像捕捉装置。
【請求項１０】
前記イメージセンサは更に、各画素内に配置された１つ以上の電子部品を有する、請求項９に記載の画像捕捉装置。
【請求項１１】
前記撮像領域の外側で前記基板層に配置され且つ前記撮像領域に電気的に接続された１つ以上の電子部品、を更に有する請求項９に記載の画像捕捉装置。
【請求項１２】
前記第１導電型はｐ型であり、前記第２導電型はｎ型である、請求項９に記載の画像捕捉装置。
【請求項１３】
ピン止めフォトダイオードを形成するように各収集領域上に形成されたピン止め層、を更に有する請求項９に記載の画像捕捉装置。
【請求項１４】
前記基板層は、エピタキシャル層が上に形成された基板を有し、前記埋め込み層、前記複数のウェル及び前記収集領域は、前記エピタキシャル層の部分に形成されている、請求項９に記載の画像捕捉装置。
【請求項１５】
前記基板層は基板を有し、前記埋め込み層、前記複数のウェル及び前記収集領域は、前記基板の部分に形成されている、請求項９に記載の画像捕捉装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してイメージセンサの分野に関し、より具体的には、空乏層深さが増大された光検出器構造を含むイメージセンサに関する。
【背景技術】
【０００２】
所与の光形式内で一層高い解像度を求める要求が高まり続け、且つ画素サイズが減少し続けるにつれて、イメージセンサの幾つかの主要な性能的側面を維持することがますます困難になりつつある。特に、画素サイズが一層と小さくなるにつれて、画素の量子効率が低下し、画素間のクロストークが増大している。画素間のクロストークを抑制する一手法は、バーティカル・オーバーフロー・ドレイン（ＶＯＤ）構造を、ウェル内に組み込まれた画素と組み合わせるものである。この技術は非特許文献１に記載されている。クロストークを抑制する他の一手法は、ｐ型基板上に位置するｎウェル内に組み込まれた正孔に基づく検出器を使用する。この技術は特許文献１に開示されている。これら従来技術に係る方法は、画素間クロストークを抑制するものの、より長い波長で伝播する光に関して量子効率が犠牲にされる。
【０００３】
光検出器の空乏層深さを増大させることは、デバイスの収集効率が高められるため、クロストークを抑制するとともに、量子効率を改善し得る。空乏層深さを増大させる最近の方法の一例が特許文献２に開示されている。より深くシリコン内に延在する低濃度ドープのテイルを形成するように、一連の追加イオン注入が付加される。残念ながら、この技術は製造プロセスに追加の処理工程を加えてしまう。この手法に伴う別の１つの問題は、それら高エネルギーイオン注入の位置合わせに関連する。高エネルギーでのイオン注入の飛程は非常に大きいので、これらのイオン注入は、転送ゲートを貫通し得るものであり、もはや転送ゲートのエッジに自己整合（セルフアライン）されない。故に、これらのイオン注入のアライメントが厳格に制御されない場合、イオン注入は転送ゲートを貫通して残像を増大させ得る。この残像問題を回避する一手法は、フォトダイオード表面への注入成分のドーズ量を低下させることであるが、そうすることは電荷容量の損失をもたらし得る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００７／０１０８３７１号明細書
【特許文献２】米国特許出願公開第２００７／００６９２６０号明細書
【非特許文献】
【０００５】
【非特許文献１】井上俊輔等、「３２５万画素ＡＰＳ−ＣサイズＣＭＯＳイメージセンサ」、映像情報メディア学会技術報告、2001年3月、第25巻、第28号、pp.37-41
【発明の概要】
【発明が解決しようとする課題】
【０００６】
故に、製造プロセスに追加の処理工程を加えることなく、またイメージセンサのその他の性能特性に影響を及ぼすことなく、画素間クロストークの抑制と量子効率の向上とを同時に果たす画素構造を提供することが技術的に望まれる。
【課題を解決するための手段】
【０００７】
画素構造は、複数の画素を有する撮像領域を含む。撮像領域内の各画素は、第１導電型の基板層を含む。用語“基板層”は、エピタキシャル層が上に形成された基板、及びエピタキシャル層を有しないバルクウェハ基板を含む。
【０００８】
撮像領域の全域におよぶ埋め込み層とウェルとが基板層の部分に形成され、各々第２導電型のドーパントでドープされる。光検出器の収集領域がウェルの横に隣接して形成され、第１導電型のドーパントでドープされる。そして、必要に応じてのピン止め層が収集領域の一部に形成され、第２導電型のドーパントでドープされる。画素構造にピン止め層が含められる場合、収集領域及びピン止め層はピン止め光検出器を形成する。
【０００９】
収集領域及び埋め込み層は基板層内で、基板層のアンドープ領域が当該収集領域と当該埋め込み層との間に存在するように形成される。この領域が“アンドープ”と呼ばれるのは、当該アンドープ領域のドーピングが基板層のドーピングと実質的に同じであるからである。このアンドープ領域は実効的に、光検出器の収集領域の“拡張”を生み出す。この拡張は、光検出器のより深い空乏層深さ及びより深い接合（ジャンクション）深さをもたらす。
【００１０】
添付の図面を参照して、以下の好適実施形態の詳細な説明及び添付の請求項を検討することにより、本発明の上記及びその他の態様、目的、特徴及び利点が一層明確に理解・認識されるであろう。
【発明の効果】
【００１１】
本発明は、光検出器の空乏層深さが増大され、それにより光検出器の収集効率が向上されるという利点を有する。本発明はまた、イメージセンサのその他の性能特性を維持しながら、隣接画素間での画素間クロストークを抑制する。さらに、本発明はイメージセンサの製造プロセスに追加工程を付加しない。
【図面の簡単な説明】
【００１２】
【図１】従来技術に従ったＣＭＯＳイメージセンサに広く使用される画素を示す上面図である。
【図２】従来技術に係る画素構造を示す図１中の線Ａ−Ａ’に沿った断面模式図である。
【図３】図２に示した収集領域２０６の典型的なジャンクション及び空乏端をグラフ的に示す図である。
【図４】図２の直線Ｂ−Ｂ’に沿って取られた光検出器１００の典型的な一次元電位プロファイルである。
【図５】本発明に従った一実施形態における第１の画素構造を示す図１中の線Ａ−Ａ’に沿った断面模式図である。
【図６】本発明に従った一実施形態における第２の画素構造を示す図１中の線Ａ−Ａ’に沿った断面図である。
【図７】図５の直線Ｃ−Ｃ’及び図６の直線Ｄ−Ｄ’に沿って取られた光検出器５１２の典型的な一次元ドーピングプロファイルである。
【図８】図５の直線Ｃ−Ｃ’及び図６の直線Ｄ−Ｄ’に沿って取られた光検出器５１２の典型的な一次元電位プロファイルである。
【図９】図５の収集領域５１４の典型的なジャンクション及び空乏境界を示す典型的な二次元断面図である。
【図１０】本発明に従った一実施形態におけるイメージセンサの上面図を示すブロック図である。
【図１１Ａ】本発明に従った一実施形態における埋め込み層５０８、ウェル５１０及び光検出器５１２を製造する方法を例示するために使用される１つの画素の部分を示す断面図である。
【図１１Ｂ】本発明に従った一実施形態における埋め込み層５０８、ウェル５１０及び光検出器５１２を製造する方法を例示するために使用される１つの画素の部分を示す断面図である。
【図１１Ｃ】本発明に従った一実施形態における埋め込み層５０８、ウェル５１０及び光検出器５１２を製造する方法を例示するために使用される１つの画素の部分を示す断面図である。
【図１１Ｄ】本発明に従った一実施形態における埋め込み層５０８、ウェル５１０及び光検出器５１２を製造する方法を例示するために使用される１つの画素の部分を示す断面図である。
【図１１Ｅ】本発明に従った一実施形態における埋め込み層５０８、ウェル５１０及び光検出器５１２を製造する方法を例示するために使用される１つの画素の部分を示す断面図である。
【図１２】本発明に従った一実施形態における空乏層深さが増大された光検出器を備えた画素構造を組み込んだイメージセンサとともに使用され得る撮像システムを示すブロック図である。
【発明を実施するための形態】
【００１３】
本明細書及び特許請求の範囲の全体を通して、特に断らない限り、以下の用語はここで明確に結び付けられる意味を取る。“ａ”、“ａｎ”及び“ｔｈｅ”の意味は複数形での参照を含み、“に”の意味は“内に”及び“上に”を含む。用語“接続される”は、接続される複数の品目間の直接的な電気接続と、１つ以上の受動的あるいは能動的な中間デバイスを介しての間接的な接続との何れかを意味する。用語“回路”は、所望の機能を提供するように互いに接続される、単一の要素又は複数の要素の何れか、能動要素又は受動要素の何れかを意味する。用語“信号”は、少なくとも１つの電流信号、電圧信号又はデータ信号を意味する。図面においては複数の図を通して、似通った参照符号は同様の部分を指し示す。
【００１４】
それでは、図１を参照するに、従来技術に従ったＣＭＯＳイメージセンサに広く使用される画素の上面図が示されている。１つの画素のみが示されているが、当業者に認識されるように、イメージセンサは、典型的に複数行及び複数列に配列された、多数の画素を含んでいる。例えば、イメージセンサは何百万もの画素を有し得る。
【００１５】
画素１０２は光検出器１００を含んでおり、光検出器１００は、当該光検出器１００に突き当たる光に応答して電荷の生成及び蓄積を行う。光検出器１００内に集積された電荷を電荷−電圧変換部１０６に転送するために、転送ゲート１０４が用いられる。変換部１０６は電荷を電圧信号に変換する。電荷−電圧変換部１０６に保管された電圧信号は、ソースフォロワトランジスタ１０８によってバッファリングされる。その出力（Ｖｏｕｔ）は、行（ロー）選択トランジスタ１１０によって選択的に、列（コラム）バス（図示せず）に接続される。画素の読み出しに先立って変換部１０６を既知の電位にリセットするために、リセットトランジスタ１１２が用いられる。そして、ソースフォロワトランジスタ１０８に電力を供給し、リセット動作中に変換部１０６から信号電荷を排出するために、電源電圧（ＶＳＳ）１１４が用いられる。
【００１６】
図２は、図１中の線Ａ−Ａ’に沿った断面模式図を示している。図２に示す画素構造は上述の特許文献１にて開示されている。画素２００は、図１に関連して説明した転送ゲート１０４、電荷−電圧変換部１０６、ソースフォロワトランジスタ１０８及びリセットゲート１１２を含んでいる。光検出器２０２は、ｎ−ウェル２０８内に形成されたｎ＋ピン止め（pinning）層２０４とｐ型収集領域２０６とで構成されたピン止め（pinned）フォトダイオードとして実現されている。ウェル２０８は、ｐ−エピタキシャル層２１０内に形成されており、シリコンの頂面まで延在している。
【００１７】
図３は、図２に示した収集領域２０６の典型的な接合（ジャンクション）及び空乏端をグラフ的に示している。便宜上、図３は、画素２００内のその他の要素に関するジャンクション及び空乏領域は示していない。直線３００は、ウェル２０８とエピタキシャル層２１０との間のジャンクション（図２参照）を示している。ジャンクション３０２は、収集領域２０６とウェル２０８との間のジャンクション（図２参照）を示し、境界３０４は、光検出器２０２の空乏領域３０６の輪郭を定めている。図３に示す例において、ジャンクション３０２はウェル２０８内でおよそ０．４μｍの深さを有し、空乏領域３０４はおよそ１．１μｍの深さを有する。
【００１８】
図４は、図２の直線Ｂ−Ｂ’に沿って取られた光検出器２０２の典型的な一次元電位プロファイルである。空乏層深さは光検出器の収集境界を定め、シンク深さはそれを通り過ぎて電荷キャリアが基板内に排出される深さである。光検出器２０２は、およそ１．１μｍの空乏層深さ４００と、およそ２．２μｍのシンク深さ４０２とを有する。
【００１９】
次に図５を参照するに、本発明に従った一実施形態における第１の画素構造を示す図１中の線Ａ−Ａ’に沿った断面模式図が示されている。画素５００は、図１に関連して説明した転送ゲート１０４、電荷−電圧変換部１０６、ソースフォロワトランジスタ１０８及びリセットゲート１１２を含んでいる。本発明に従った一実施形態において、画素５００はｐＭＯＳアクティブピクセルセンサ（ＡＰＳ）画素として実現され、電荷−電圧変換部１０６はフローティングディフュージョン（浮遊拡散層）として実現される。ＡＰＳ画素は、画素自体の内部に形成された１つ以上の電子部品を有する。例えば、図５において、ソースフォロワトランジスタ１０８は画素５００内に形成される。
【００２０】
用語“基板層”は、ここでは、１つ以上のエピタキシャル層が上に形成された基板、及び如何なるエピタキシャル層も上に形成されていないバルク基板の双方を含むものとして定義される。図５に示した実施形態において、基板層５０２は、ｐ＋＋基板５０４及びｐ−エピタキシャル層５０６を含んでいる。埋め込みｎ−層５０８がｐ−エピタキシャル層５０６の一部内に形成されている。ｎ−ウェル５１０が、光検出器５１２の横に隣接配置されて、ｐ−エピタキシャル層５０６の一部内に形成されている。光検出器５１２は、ｐ−エピタキシャル層５０８内に形成されたｎ＋ピン止め層２０４とｐ型収集領域５１４とで構成されたピン止めフォトダイオードとして実現されている。ｐ−エピタキシャル層５０６のアンドープ領域５０６’が収集領域５１４と埋め込みｎ−層５０８との間に位置付けられている。領域５０６’は、埋め込み層５０８、ウェル５１０及び収集領域５１４を形成するために使用されるドーパントの何れによってもドーピングされていないことから、“アンドープ”と呼ぶ。アンドープ領域５０６’のドーピングは実質的にエピタキシャル層と同じである。アンドープ領域５０６’は実効的に、光検出器５１２内のｐ型収集領域５１４の“拡張”を生み出す。これは、光検出器５１２の、より深い空乏層深さと、より深いジャンクション深さとをもたらす。
【００２１】
図６は、本発明に従った一実施形態における第２の画素構造を示す図１中の線Ａ−Ａ’に沿った断面図である。画素６００は、ウェル６０４を除いて、図５の画素５００と同一である。ウェル６０４は、その最も深い位置で埋め込み層５０８と境を接するように、ｐ−エピタキシャル層５０６の部分内に形成されている。図５に示した実施形態と同様に、アンドープ領域５０６’が実効的に、光検出器５１２内の収集領域５１４の“拡張”を生み出す。この拡張は、光検出器５１２の、より深い空乏層深さと、より深いジャンクション深さとを作り出す。
【００２２】
次に図７を参照するに、図５の直線Ｃ−Ｃ’及び図６の直線Ｄ−Ｄ’に沿って取られた光検出器５１２の典型的な一次元ドーピングプロファイルが示されている。プロファイル７００はピン止め層２０４のドーピングプロファイルを示し、プロファイル７０２は収集領域５１４のドーピングプロファイルを示し、プロファイル７０４は埋め込みｎ−層５０８のドーピングプロファイルを示し、プロファイル７０６はｐ−エピタキシャル層５０６のドーピングプロファイルを示している。なお、プロファイル７０２は、収集領域５１４のドーピングプロファイルの“テイル”領域７０８を含んでいる。拡張されたテイル領域７０８は、より深い光検出器ジャンクション深さをもたらす。
【００２３】
図８は、図５の直線Ｃ−Ｃ’及び図６の直線Ｄ−Ｄ’に沿って取られた光検出器５１２の典型的な一次元電位プロファイルである。光検出器５１２は、およそ１．７μｍの空乏層深さ８００と、およそ２．７μｍのシンク深さ８０２とを有する。比較するに、図４に示したように、従来技術に係る光検出器２０２は、およそ１．１μｍの空乏層深さ４００（図４の４００を参照）と、およそ２．２μｍのシンク深さ４０２（図４の４０２を参照）とを有していた。図５及び６に示した画素構造は各々、図２に示した従来技術に係る画素構造の量子効率と比較して、量子効率の増大を有する。
【００２４】
次に図９を参照するに、図５の収集領域５１４のジャンクション及び空乏境界を示す典型的な二次元断面図が示されている。便宜上、図９は、画素５００内のその他の要素に関するジャンクション及び空乏領域は示していない。直線９００は、埋め込み層５０８の底面とｐ−エピタキシャル層５０６との間のジャンクションを示している。ジャンクション９０２は収集領域５１４のジャンクションを表し、境界９０４は光検出器５１２の空乏領域９０６を示している。図９を図３と比較するに、ジャンクション９０４はジャンクション３０４より深く、空乏領域９０６は空乏領域３０６より大きい。図７のドーピングプロファイル、図８の電位プロファイル、並びに図９のジャンクション及び空乏境界は、本発明に従った一実施形態に含まれるものである。当業者に認識されるように、図７−９に示したドーピングプロファイル、電位プロファイル、ジャンクション及び空乏境界は例であり、それらの実際の形状及び値は、本発明に従ったその他の実施形態においては変わり得る。
【００２５】
図１０は、本発明に従った一実施形態におけるイメージセンサの上面図を示すブロック図である。イメージセンサ１０００は、撮像領域１００２、コラムデコーダ１００４、ローデコーダ１００６、デジタルロジック１００８、及びアナログ若しくはデジタルの出力回路１０１０を含んでいる。撮像領域１００２は、図５又は図６の画素構造を有する画素のアレイを含む。イメージセンサ１０００は、本発明に従った一実施形態において、相補型金属酸化物半導体（ＣＭＯＳ）イメージセンサとして実現される。故に、コラムデコーダ１００４、ローデコーダ１００６、デジタルロジック１００８、及びアナログ若しくはデジタル出力回路１０１０は、撮像領域１００２に動作的に接続される標準ＣＭＯＳ電子回路として実現される。当業者に認識されるように、本発明に従った他の実施形態においては、その他の周辺回路構成又はアーキテクチャも実装され得る。
【００２６】
次に図１１Ａ−１１Ｅを参照するに、本発明に従った一実施形態における埋め込み層５０８、ウェル５１０及び光検出器５１２を製造する方法を例示するために使用される１つの画素の部分の断面図が示されている。図１１Ａ−１１Ｅには、本発明を理解するのに必要な製造工程のみが示されている。先ず、既知の製造技術を用いて基板５０４上にエピタキシャル層５０６が形成される（図１１Ａ参照）。エピタキシャル層５０６及び基板５０４は、第１導電型のドーパントでドープされ、共同で基板層５０２を形成する。
【００２７】
次に、図１１Ｂに示すように、エピタキシャル層５０６の一部が第２導電型のドーパントでドープされ、埋め込み層５０８が形成される。埋め込み層５０８は、例えばイオン注入などの如何なる既知の製造技術を用いて形成されてもよい。図１１Ｂにて見て取れるように、埋め込み層５０８はエピタキシャル層５０６を、実質的に同じドーピング量を有する２つの領域（５０６、５０６’）に分割する。光検出器の収集領域の“拡張”を生み出す図５及び６に示したアンドープ領域５０６’は、図１１に示した実施形態においてエピタキシャル層領域５０６’の一部から形成される。
【００２８】
次に、図１１Ｃに示すように、画素上でマスク１１０２の堆積及びパターニングが行われ、エピタキシャル層領域５０６’の部分ぶぶんを第２導電型のドーパントでドープすること（図１１Ｃに矢印１１０４で表されたドーピング）によって、エピタキシャル層領域５０６’の該部分ぶぶんにウェル５１０が形成される。当業者に認識されるように、シャロー・トレンチ・アイソレーション（ＳＴＩ）１１０６は、ウェル５１０の形成に先立って、エピタキシャル層領域５０６’内に形成され、誘電体で充填される（ＳＴＩ１１０６の形成はオプションであり、本発明の一部ではない）。図１１Ｃに示した実施形態において、ウェル５１０は埋め込み層５０８と境を接していない。本発明に従った他の実施形態においては、ウェル５１０は埋め込み層５０８と境を接する。
【００２９】
そして、マスク１１０２が除去され、図１１Ｄに示すように、画素の表面に転送ゲートが形成される。画素上でマスク１１１０の堆積及びパターニングが行われ、エピタキシャル層領域５０６’の一部を第１導電型のドーパントでドープすること（矢印１１１２で表されたドーピング）によって、エピタキシャル層領域５０６’の一部内に収集領域５１４が形成される。この第１導電型のドーパントは収集領域５１４に、転送ゲート１１０８に対してセルフアラインで注入されるので、マスク１１１０はゲート１１０８の全体を覆っていない。
【００３０】
その後、マスク１１１０が除去され、画素の表面で別のマスク１１１４の堆積及びパターニングが行われる。そして、収集領域５１４の一部を第２導電型のドーパントでドープすること（矢印１１１６で表されたドーピング）によって、収集領域５１４上にピン止め層２０４が形成される。ピン止め層２０４及び収集領域５１４は共同でピン止めフォトダイオードを形成する。図１１Ｅは、ゲート１１０８に隣接して形成された１つのウェル５１０を、収集領域５１４及びピン止め層２０４と境を接しないものとして描いているが、当業者に認識されるように、該ウェルは光検出器と境を接するように形成されることも可能である。斯くして、図１１Ｅに示すように、埋め込み層５０８とピン止め光検出器の収集領域５１４との間に、エピタキシャル層５０６と実質的に同じドーピング量を有する領域５０６’が存在するように、エピタキシャル層領域５０６’内に埋め込み層５０８、ウェル５１０及び収集領域５１４が形成される。
【００３１】
本発明に従った他の一実施形態において、基板層５０２は基板５０４のみによって形成される。そして、埋め込み層５０８が基板５０４を、実質的に同じドーピング量を有する２つの領域に分割する。図５及び６のアンドープ領域５０６’が基板５０４の一部から形成されるように、埋め込み層５０８、ウェル５１０及び収集領域５１４が形成される。この実施形態において、アンドープ領域５０６’のドーピングは、基板５０４のドーピングと実質的に同じである。
【００３２】
図１２は、本発明に従った一実施形態における空乏層深さが増大された光検出器を備えた画素構造を組み込んだイメージセンサとともに使用され得る撮像システムのブロック図である。撮像システム１２００は、デジタルカメラ電話１２０２とコンピューティング装置１２０４とを含んでいる。デジタルカメラ電話１２０２は、本発明を組み込んだイメージセンサを使用し得る画像捕捉装置の一例である。例えばデジタルスチルカメラ及びデジタルビデオカメラ等のその他の種類の画像捕捉装置も本発明とともに使用されることが可能である。
【００３３】
デジタルカメラ電話１２０２は、本発明に従った一実施形態において、可搬式、手持ち式、電池式の装置である。デジタルカメラ電話１２０２は、メモリ１２０６に格納されるデジタル画像を作り出す。メモリ１２０６は、例えば、内蔵フラッシュＥＰＲＯＭメモリ、又は脱着可能なメモリカードとし得る。例えば磁気ハードドライブ、磁気テープ又は光ディスク等のその他の種類のデジタル画像記憶媒体も、メモリ１２０６を実現するために代替的に使用され得る。
【００３４】
デジタルカメラ電話１２０２は、シーン（図示せず）からの光の焦点をアクティブピクセルセンサのイメージセンサアレイ１２１０上に合わせるためにレンズ１２０８を使用する。イメージセンサアレイ１２１０は、本発明に従った一実施形態において、バイエル（Bayer）のカラーフィルタパターンを用いてカラー画像情報を提供する。イメージセンサアレイ１２１０はタイミング発生器１２１４によって制御される。タイミング発生器１２１４はまた、周囲照明が弱いときにシーンを照らすためにフラッシュ１２１６を制御する。
【００３５】
イメージセンサアレイ１２１０から出力されるアナログ出力信号は、増幅され、アナログ−デジタル（Ａ／Ｄ）変換回路１２１８によってデジタル信号に変換される。このデジタルデータは、バッファメモリ１２２０に格納された後、デジタルプロセッサ１２２２によって処理される。デジタルプロセッサ１２２２は、フラッシュＥＰＲＯＭメモリとし得るファームウェアメモリ１２２４に格納されたファームウェアによって制御される。デジタルプロセッサ１２２２は、デジタルカメラ電話１２０２及びデジタルプロセッサ１２２２が省電力状態にあるときにも日時を保持するリアルタイムクロック１２２６を含んでいる。処理されたデジタル画像ファイルはメモリ１２０６に格納される。メモリ１２０６はまた、例えば音楽ファイル（例えば、ＭＰ３ファイル）、着信音、電話番号、カレンダー、及びやることリストなどのその他の種類のデータも格納することができる。
【００３６】
本発明に従った一実施形態において、デジタルカメラ電話１２０２は静止画を捕捉（キャプチャ）する。デジタルプロセッサ１２２２は、表示されるｓＲＧＢ画像データを作り出すために、色補間とそれに続く色・階調補正を実行する。表示されるｓＲＧＢ画像データは圧縮され、画像ファイルとしてメモリ１２０６に格納される。単なる例として、画像データは、既知の“Ｅｘｉｆ”画像フォーマットを用いるＪＰＥＧフォーマットに従って圧縮され得る。このフォーマットは、様々なＴＩＦＦタグを用いて特定の画像メタデータを記憶するＥｘｉｆアプリケーションセグメントを含んでいる。例えば、写真がキャプチャされた日時、レンズのｆ値及びその他のカメラ設定、並びに画像の見出しを記憶するために、別々のＴＩＦＦタグが使用され得る。
【００３７】
デジタルプロセッサ１２２２は、本発明に従った一実施形態において、ユーザによって選択される様々な画像サイズを作り出す。１つのそのようなサイズは低解像度の“サムネイル”サイズ画像である。サムネイルサイズの画像を生成することは、Ｋｕｃｈｔａ等の“Ｅｌｅｃｔｒｏｎｉｃ  Ｓｔｉｌｌ  Ｃａｍｅｒａ  Ｐｒｏｖｉｄｉｎｇ  Ｍｕｌｔｉ−Ｆｏｒｍａｔ  Ｓｔｏｒａｇｅ  Ｏｆ  Ｆｕｌｌ  Ａｎｄ  Ｒｅｄｕｃｅｄ  Ｒｅｓｏｌｕｔｉｏｎ  Ｉｍａｇｅｓ”というタイトルの同一譲受人の米国特許第５１６４８３１号明細書に記載されている。サムネイル画像は、ＲＡＭメモリ１２２８に格納され、例えばアクティブマトリクス型ＬＣＤ又は有機発光ダイオード（ＯＬＥＤ）とし得るディスプレイ１２３０に供給される。サムネイルサイズの画像を生成することにより、キャプチャした画像をカラーディスプレイ１２３０上ですぐにレビューすることが可能になる。
【００３８】
本発明に従った他の一実施形態において、デジタルカメラ電話１２０２はまた、ビデオクリップの生成及び記録を行う。ビデオクリップは、イメージセンサアレイ１２１０の複数の画素を足し合わせて（例えば、イメージセンサアレイ１２１０の４列×４行の領域ごとに、その内部の同一色の画素を足し合わせる）、より低解像度のビデオ画像フレームを作り出すことによって生成される。ビデオ画像フレームは一定の間隔で、例えば毎秒１５フレームの読み出し速度を用いて、イメージセンサアレイ１２１０から読み出される。
【００３９】
音声コーデック１２３２が、デジタルプロセッサ１２２２に接続され、マイク１２３４からの音声信号を受信する。音声コーデックはまた、音声信号をスピーカ１２３６に提供する。これらの構成要素は、電話での会話と、ビデオシーケンス又は静止画とともに音声トラックの記録及び再生を行うことと、の双方に使用される。
【００４０】
スピーカ１２３６は、本発明に従った一実施形態において、着信電話をユーザに知らせるためにも使用される。これは、ファームウェアメモリ１２２４に格納された標準着信音を用いて、あるいは移動電話ネットワーク１２３８からダウンロードされてメモリ１２０６に格納されたカスタム着信音を用いて行われ得る。また、着信電話を無音で（音を出さずに）通知するためにバイブレーション装置（図示せず）が用いられてもよい。
【００４１】
デジタルプロセッサ１２２２は、デジタルカメラ電話１２０２が無線周波数（ＲＦ）チャネル１２４２を介して情報の送信及び受信を行うことを可能にする無線モデム１２４０に接続されている。無線モデム１２４０は、例えば３ＧＳＭネットワークなどの別のＲＦリンク（図示せず）を用いて移動電話ネットワーク１２３８と通信する。移動電話ネットワーク１２３８は、デジタルカメラ電話１２０２からアップロードされたデジタル画像を保存する写真サービスプロバイダ１２４４と通信する。コンピューティング装置１２０４を含むその他の装置は、これらの画像にインターネット１２４６を介してアクセスする。移動電話ネットワーク１２３８はまた、本発明に従った一実施形態において、通常の電話サービスを提供するために標準電話ネットワーク（図示せず）にも接続している。
【００４２】
グラフィカルユーザインタフェース（図示せず）が、ディスプレイ１２３０上に表示され、ユーザ制御部１２４８によって制御される。ユーザ制御部１２４８は、本発明に従った実施形態において、電話番号をダイアルするための専用プッシュボタン（例えば、電話キーパッド）、モード（例えば、“電話”モード、“カレンダー”モード、“カメラ”モード）を設定するための制御具、４方向制御具（上、下、左、右）と中央のプッシュボタン“ＯＫ”又は“選択”スイッチとを含むジョイスティックコントローラを含む。
【００４３】
ドック１２５０は、デジタルカメラ電話１２０２内の電池（図示せず）を再充電する。ドック１２５０は、ドックインタフェース１２５２を介して、デジタルカメラ電話１２０２をコンピューティング装置１２０４に接続する。ドックインタフェース１２５２は、本発明に従った一実施形態において、例えばＵＳＢインタフェースなどの有線インタフェースとして実装される。代替的に、本発明に従った他の実施形態においては、ドックインタフェース１２５２は、例えばＢｌｕｅｔｏｏｔｈ又はＩＥＥＥ８０２．１１ｂ無線インタフェースなどの無線インタフェースとして実装される。ドックインタフェース１２５２は、メモリ１２０６からコンピューティング装置１２０４に画像をダウンロードするために使用される。ドックインタフェース１２５２はまた、コンピューティング装置１２０４からデジタルカメラ電話１２０２内のメモリ１２０６にカレンダー情報を転送するために使用される。
【００４４】
本発明をその具体的な実施形態を参照して説明した。しかしながら、認識されるように、当業者は本発明の範囲を逸脱することなく変形及び変更を為すことができる。例えば、画素５００又は画素６００は、ドーパント型を逆にしてｎＭＯＳ画素として実現されることができる。画素構成は、図５及び６に示したものに対して、更なる、より少ない、あるいは異なる構成要素を含むことが可能である。イメージセンサは、ＣＭＯＳイメージセンサ、又は電荷結合デバイス（ＣＣＤ）イメージセンサとして実現されてもよい。また、基板５０２は、エピタキシャル層を有しないバルクウェハとして実現されてもよい。
【００４５】
また、光検出器５１２は、本発明に従った他の実施形態において、代替的な構造又は導電型を用いて実現されてもよい。光検出器５１２は、本発明に従った他の一実施形態において、ｐ型エピタキシャル層内のｎ−ウェル内に形成されたピン止め型でないｐ型ダイオードとして実現されてもよい。本発明に従った他の実施形態において、光検出器５１２は、ｎ型基板内のｐ−ウェル内に形成されたピン止め型又は非ピン止め型のｎ型ダイオードを含み得る。さらに、図５及び６には単純な非共有型の画素構造が示されているが、本発明に従った他の一実施形態においては、共有アーキテクチャが用いられる。米国特許第６１０７６５５に共有アーキテクチャの一例が開示されている。
【符号の説明】
【００４６】
１００    光検出器
１０２    画素
１０４    転送ゲート
１０６    フローティングディフュージョン
１０８    ソースフォロワトランジスタ
１１０    ロー選択トランジスタ
１１２    リセットトランジスタ
１１４    電源（ＶＤＤ）
２００    画素
２０２    光検出器
２０４    ピン止め層
２０６    収集領域
２０８    ウェル
２１０    エピタキシャル層
３００    ジャンクション
３０２    ジャンクション
３０４    空乏領域
３０６    空乏領域の境界
４００    空乏層深さ
４０２    シンク深さ
５００    画素
５０２    基板
５０４    基板
５０６    エピタキシャル層
５０６’  エピタキシャル層の領域
５０８    埋め込み層
５１０    ウェル
５１２    光検出器
５１４    収集領域
６００    画素構造
６０２    ウェル
７００    ピン止め層のドーピングプロファイル
７０２    収集領域のドーピングプロファイル
７０４    ウェルのドーピングプロファイル
７０６    エピタキシャル層のドーピングプロファイル
７０８    収集領域のドーピングプロファイルの拡張されたテイル
８００    空乏層深さ
８０２    シンク深さ
９００    ジャンクション
９０２    ジャンクション
９０４    空乏領域
９０６    空乏領域の境界
１０００  イメージセンサ
１００２  撮像領域
１００４  コラムデコーダ
１００６  ローデコーダ
１００８  デジタルロジック
１０１０  出力回路
１１００  第２導電型のドーパントでのドーピングを表す矢印
１１０２  マスク
１１０４  第２導電型のドーパントでのドーピングを表す矢印
１１０６  シャロー・トレンチ・アイソレーション
１１０８  ゲート
１１１０  マスク
１１１２  第１導電型のドーパントでのドーピングを表す矢印
１１１４  マスク
１１１６  第２導電型のドーパントでのドーピングを表す矢印
１２００  撮像システム
１２０２  カメラ電話
１２０４  コンピューティング装置
１２０６  メモリ
１２０８  レンズ
１２１０  イメージセンサアレイ
１２１２  アクティブピクセルセンサ
１２１４  タイミング発生器
１２１６  フラッシュ
１２１８  アナログ−デジタル変換器
１２２０  バッファメモリ
１２２２  デジタルプロセッサ
１２２４  ファームウェアメモリ
１２２６  クロック
１２２８  ＲＡＭメモリ
１２３０  ディスプレイ
１２３２  音声コーデック
１２３４  マイク
１２３６  スピーカ
１２３８  移動電話ネットワーク
１２４０  無線モデム
１２４２  ＲＦチャネル
１２４４  写真サービスプロバイダ
１２４６  インターネット
１２４８  ユーザ制御部
１２５０  ドック
１２５２  ドックインタフェース
【図１】
2011517509.tif 000003
【図２】
2011517509.tif 000004
【図３】
2011517509.tif 000005
【図４】
2011517509.tif 000006
【図５】
2011517509.tif 000007
【図６】
2011517509.tif 000008
【図７】
2011517509.tif 000009
【図８】
2011517509.tif 000010
【図９】
2011517509.tif 000011
【図１０】
2011517509.tif 000012
【図１１（Ａ）】
2011517509.tif 000013
【図１１（Ｂ）】
2011517509.tif 000014
【図１１（Ｃ）】
2011517509.tif 000015
【図１１（Ｄ）】
2011517509.tif 000016
【図１１（Ｅ）】
2011517509.tif 000017
【図１２】
2011517509.tif 000018
【国際調査報告】
2011517509.tif 000019
2011517509.tif 000020
2011517509.tif 000021