(57)【特許請求の範囲】
【請求項１】
第１のウェハであって、ｉ）第１の複数の半導体ダイと、ｉｉ）第１の複数のスクライブラインであって、それぞれが、前記第１の複数の半導体ダイのうちの１つ以上と隣接する、前記第１の複数のスクライブラインと、ｉｉｉ）前記第１の複数のスクライブラインのうちの１つ以上に位置する第１の検査アクセスインタフェースであって、標準化された物理的配置を有する第１の複数の基板貫通導体を有する前記第１の検査アクセスインタフェースと、ｉｖ）前記第１の複数の基板貫通導体のうちの少なくとも幾つかと、前記第１の複数の半導体ダイのうちの少なくとも１つとの間の電気的結合と、を有する第１のウェハと、
前記第１の検査アクセスインタフェースに対して電気的かつ物理的に結合された第２の検査アクセスインタフェースと、を有する、
半導体素子。
【請求項２】
前記第１のウェハの上にスタックされた第２のウェハであって、ｉ）第２の複数の半導体ダイと、ｉｉ）第２の複数のスクライブラインであって、それぞれが、前記第２の複数の半導体ダイのうちの１つ以上と隣接する、前記第２の複数のスクライブラインと、ｉｉｉ）前記第２の複数のスクライブラインのうちの１つ以上に位置する前記第２の検査アクセスインタフェースであって、前記標準化された物理的配置を有する第２の複数の基板貫通導体を有する前記第２の検査アクセスインタフェースと、ｉｖ）前記第２の複数の基板貫通導体のうちの少なくとも幾つかと、前記第２の複数のダイのうちの少なくとも１つとの間の電気的結合と、を有する前記第２のウェハ、
を更に備える、請求項１に記載の半導体素子。
【請求項３】
ｉ）第２のウェハから切り出された１つ以上の半導体ダイのセットと、ｉｉ）１つ以上のスクライブラインのセットであって、それぞれが、前記１つ以上の半導体ダイのセットの中の少なくとも１つの半導体ダイと隣接する、前記１つ以上のスクライブラインのセットと、ｉｉｉ）前記１つ以上のスクライブラインのセットのうちの１つ以上に位置する前記第２の検査アクセスインタフェースであって、前記標準化された物理的配置を有する第２の複数の基板貫通導体を有する前記第２の検査アクセスインタフェースと、ｉｖ）前記第２の複数の基板貫通導体のうちの少なくとも幾つかと、前記１つ以上の半導体ダイのセットのうちの少なくとも１つとの間の電気的結合と、を有する基板、
を更に備える、請求項１に記載の半導体素子。
【請求項４】
第２の複数の半導体ダイであって、既知の良好なダイである前記第２の複数の半導体ダイと、
前記第１の複数の半導体ダイと前記第２の複数の半導体ダイとの間の電気的結合と、
を更に備える、請求項１に記載の半導体素子。
【請求項５】
前記第１の検査アクセスインタフェースの信号線は、前記第１の複数の基板貫通導体の信号線のうちの少なくとも幾つかにアースシールドされる、
請求項１に記載の半導体素子。
【請求項６】
前記複数の基板貫通導体は、シリコン貫通ビア（ＴＳＶ）を含む、請求項１に記載の半導体素子。
【請求項７】
ウェハ上に素子を配置する方法であって、
コンピュータを使用して、
前記ウェハ上の複数の半導体ダイの位置を電子的に指定するステップであって、前記半導体ダイの前記位置は、前記半導体ダイと隣接するスクライブラインを画定する、前記ステップと、
複数の検査アクセスインタフェースの中から第１の検査アクセスインタフェースを電子的に選択するステップであって、前記選択された第１の検査アクセスインタフェースは、前記ウェハ上の前記半導体ダイの物理的配置に依存しない、標準化された物理的配置を有する、前記ステップと、
前記ウェハ上の前記半導体ダイの前記物理的配置に対する、前記選択された第１の検査アクセスインタフェースのインスタンスの位置を電子的に指定するステップであって、前記位置は、前記選択された第１の検査アクセスインタフェースの前記インスタンスが前記スクライブラインのうちの１つ以上に配置されるようにする、前記ステップと、
前記選択された第１の検査アクセスインタフェースの前記インスタンスと、前記半導体ダイのうちの少なくとも１つとの間の複数の電気的結合を電子的に指定するステップと、
前記第１の検査アクセスインタフェースに対して電気的かつ物理的に第２の検査アクセスインタフェースを結合するステップと、
を含む方法。
【請求項８】
前記電子的に選択された第１の検査アクセスインタフェースは、無線周波数（ＲＦ）インタフェース、オーディオインタフェース、ビデオインタフェース、アナログ混合信号インタフェース、及び高速シリアルインタフェースからなる群のうちの１つである、請求項７に記載の方法。
【請求項９】
前記選択された第１の検査アクセスインタフェースの前記標準化された物理的配置は、アースシールド信号線を画定する、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的に結合された複数の半導体ダイをウェハのスクライブライン内に位置する検査アクセスインタフェースと接触させる方法、装置、及びシステムに関する。
【背景技術】
【０００２】
ウェハ上の半導体ダイの検査がだんだん困難になりつつある。検査が複雑化する要因として、トランジスタ密度の増加、信号入出力（Ｉ／Ｏ）の要求の増加、半導体ダイのサイズの減少、Ｉ／Ｏアクセスの制限の強化などが挙げられる。これらの制限が特に顕著になるのは、高速又は高帯域幅のインタフェースを有するダイを検査する場合であり、例えば、ギガヘルツ（ＧＨｚ）レンジの無線周波数（ＲＦ）としてブルートゥース、３Ｇ、４Ｇ、グローバルシステムモバイル（ＧＳＭ）、アナログとして、アナログ混合信号（ＡＭＳ）、デジタルテレビジョン（ＤＴＶ）、５．１オーディオ、デジタルとして、検査アクセスポート（ＴＡＰ）、高精細度マルチメディアインタフェース（ＨＤＭＩ）、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）ｅ、ユニバーサルシリアルバス（ＵＳＢ）ｘ、デジタルビジュアルインタフェース（ＤＶＩ）、高速入出力（ＨＳＩＯ）インタフェースとして、ＷｉＦｉ、無線ローカルエリアネットワーク（ＷＬＡＮ）、クロック分配回路などを有するダイを検査する場合である。
【０００３】
微小電気機械システム（ＭＥＭＳ）、針、及び非接触プローブを使用するプロービングソリューションは、上述のタイプのインタフェースのプロービングに使用される場合に制限がある。又、プロービングソリューションのピンを、特定の用途での使用の為に適合されたＩ／Ｏインタフェースのピン配置にマッピングするのに必要な固有信号マッピングの結果として、追加コストが発生する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述及び他のタイプのインタフェースを有する半導体ダイを検査する為の、改良された方法、装置、及びシステムが有用であろう。
【課題を解決するための手段】
【０００５】
各図面において、本発明の例示的実施形態を示す。
【図面の簡単な説明】
【０００６】
【図１】１６個の半導体ダイ及び対応するスクライブライン検査アクセスインタフェースを有するウェハの平面図である。
【図２】図１に示された半導体ダイ及び検査アクセスインタフェースのうちの１つの分解平面図である。
【図３】図２に示されたＴＳＶの列の例示的立面図である。
【図４】アースシールドＴＳＶを有するスクライブライン検査アクセスインタフェースを示す図である。
【図５】１つのＴＳＶがダイの複数のパッドと結合された検査アクセスインタフェースを示す図である。
【図６】第１及び第２のスタックされたウェハが、スタックされたダイ素子を形成している立面図である。
【図７】スタックされたダイ素子が、チップツーウェハ（Ｃ２Ｗ）スタッキングプロセスを用いてウェハに接合されたダイを含む立面図である。
【図８】スタックされたダイ素子が、シリコン貫通ピラーによって結合された第１及び第２のスタックされたウェハを含む立面図である。
【図９】ユニバーサルシリアルバス（ＵＳＢ）検査アクセスインタフェースの標準化された物理的配置の平面図である。
【図１０】ウェハ上に素子を配置する新しい方法を示す図である。
【図１１】半導体ウェハの検査アクセスインタフェースと接触するウェハトランスレータの断面図である。
【図１２】図９に示されたＵＳＢ検査アクセスインタフェース（特に、図９に示されたＵＳＢ検査アクセスインタフェースのＤＣ導通ＴＳＶ）にタッチダウンするプローブのグループを有する、ウェハトランスレータの一部分を示す図である。
【図１３】図１２に示されたウェハトランスレータとウェハとの位置合わせがずれている場合を示す図である。
【図１４】図１１に示されたウェハトランスレータの設計及び構築において使用される例示的な事前設計されたブリックを示す図である。
【図１５】プローブセットを保持する別々の基板を有する例示的な事前設計されたブリックを示す図である。
【図１６】スイッチングマトリックスがその上に形成されているウェハトランスレータを示す図である。
【図１７】標準化された物理的配置のスクライブライン検査アクセスインタフェースを有するウェハを検査する、更に別のシステムを示す図である。
【図１８】複数のプローブヘッドを有する検査システムを示す図である。
【図１９】プローブセットが着脱自在に取り付けられたプローブヘッドを示す図である。
【発明を実施するための形態】
【０００７】
図１は、１６個の半導体ダイ（例えば、ダイ１０２、１０４、１０６、１０８）を有するウェハ１００の平面図である。半導体ダイ１０２、１０４、１０６、１０８のそれぞれは、幾つかのスクライブライン（例えば、１１０、１１２、１１４、１１６）が境界になっている。ここでの説明の為に、「半導体ダイ」を、ウェハのうちの、機能回路が組み立てられる部分として定義し、「スクライブライン」を、ウェハのうちの、半導体ダイに隣接する任意の部分として定義する。ウェハから半導体ダイがさいの目に切り出される際には、ウェハのスクライブライン部分にスクライバで印を付けたり、この部分でカットしたりしてよい。典型的には、ウェハ上のダイの数は１６よりずっと多いであろうし、各ダイがウェハの表面積に占める割合はずっと小さいであろう。しかしながら、図１に示されたダイ１０２、１０４、１０６、１０８の配列は、新規なウェハ設計の特定の態様を説明する目的に有用である。
【０００８】
図１では、各ダイ（例えば、ダイ１０２）のＩ／Ｏインタフェースが、スクライブラインの１つ（例えば、スクライブライン１１２）のそれぞれの検査アクセスインタフェース（例えば、検査アクセスインタフェース１１８）と結合されている。しかしながら、別のウェハ実施形態（例えば、複数タイプのダイがウェハに搭載される実施形態）では、検査アクセスインタフェース１１８が特定の幾つかのダイ１０２のみと結合されてよいことも想定されている。
【０００９】
図２は、図１に示された半導体ダイ１０２及び検査アクセスインタフェース１１８のうちの１つの分解平面図である。検査アクセスインタフェース１１８は、複数のシリコン貫通ビア（ＴＳＶ、例えば、ＴＳＶ２００、２０２、２０４）を含む。ＴＳＶ２００、２０２、２０４は、例えば、米国特許第７，６８３，４５９Ｂ２号明細書に記載の方法により、形成されてよい。図３は、図２に示されたＴＳＶ２００、２０２、２０４の列の例示的立面図である。任意選択で、各ＴＳＶ２００、２０２、２０４の上部及び下部は、導電パッド又ははんだを境界としてよい（例えば、図ではパッド３００、３０２がＴＳＶ２００の境界になっている）。パッド又ははんだを使用して、ＴＳＶを別のウェハ又はチップの対応するＴＳＶと電気的に結合（例えば、スタックされたダイ素子を形成）してよい。複数の導電パターン又は他の電気的結合により、ＴＳＶ２００、２０２、２０４のそれぞれが半導体ダイ１０２と結合される。現在知られているＴＳＶの形成方法を用いると、各ＴＳＶの直径をわずか１〜５マイクロメートル（μｍ）とすることが可能であり、ＴＳＶの一群を５〜１０μｍのピッチで形成することが可能である。但し、これらの直径及びピッチは例に過ぎず、限定を意図するものではない。総じて、ダイのサイズ、スクライブラインの幅、及びＴＳＶの形成方法の様々な組み合わせにより、様々な数のＴＳＶ２００、２０２、２０４をスクライブライン１１２内に形成することが可能である。
【００１０】
検査アクセスインタフェース１１８内のＴＳＶ２００、２０２、２０４のうちの幾つか又は全てが、ダイ１０２のパッド、接点、又はノードと結合されている。図２に示された検査アクセスインタフェース１１８の場合、検査アクセスインタフェース１１８の各ＴＳＶ２００、２０２、２０４は、ダイ１０２の様々なパッド又は接点と結合されている。しかしながら、別の場合には、２つ以上のＴＳＶがダイの同じパッド、接点、又はノードと結合されていてよく、或いは、１つのＴＳＶがダイの２つ以上のパッド、接点、又はノードと結合されていてもよい。例えば、検査アクセスインタフェースの特定の信号線４００で送信される信号の保全性を向上させる為に、この信号線を複数のＴＳＶアース線４０２、４０４でアースシールドする（例えば、境界を形成したり、取り囲んだりする）ことが可能である。例えば、図４に示された検査アクセスインタフェース１１８の部分を参照されたい。ＴＳＶアース線４０２、４０４は、ダイ１０２のパッド、接点、又はノード４０６において接合されてよく、或いは、スクライブライン内に形成されたパターン又はアース面によって接合されてもよい。代替として、又は追加で、ＴＳＶアース線は、ダイ１０２が検査される際に検査アクセスインタフェース１１８と接触するウェハトランスレータ、プローブカード、又はプローブヘッドによって与えられるパターン又は他の電気的接続によって接合されてもよい。そのようにダイ１０２に近接してシールドすることにより、検査性能を向上させることが可能であり、電力サージや、他の、信号保全性に対する障害を軽減することが可能である。これは更に、例えば、既知の良好なダイについての生産妥当性検査（ＰＶＴ）、ダイの速度／誤差補正、ＲＦ構造のパイロット信号トレーニング、高度なアナログデジタル変換器及びデジタルアナログ変換器（ＡＤＣ／ＤＡＣ）の自己較正などの質を向上させることも可能である。
【００１１】
パッドがウェハの片側に形成される場合と異なり、図２から図４に示されたＴＳＶ２００、２０２、２０４は、ウェハ１００のいずれかの面から（又は両方の面から）接触されてよく、これによって、検査作業又は他の非ミッション作業の為のアクセスしやすさを向上させることが可能である。
【００１２】
図５に示された検査アクセスインタフェース１１８では、１つのＴＳＶ２００がダイ１０２の複数のパッド５００、５０２と結合されている。図５に示された検査アクセスインタフェース接続が有用なのは、（例えば、電源信号又はアース信号を含む）信号をダイ１０２の近くでファンアウト又はファンインすることが望ましい場合である。
【００１３】
場合によっては、チップ又はウェハをスタックして、３次元スタック半導体素子を形成してよい。例えば、図６に示される立面図では、第１及び第２のスタックされたウェハ１００、６００が、スタックされたダイ素子６１０を形成している。これらのウェハの一方又は両方が、既知の良好なダイを含んでよい。例えば、ウェハ１００、６００は、ウェハツーウェハ（Ｗ２Ｗ）スタッキングプロセスを用いてスタックされている。第１及び第２のウェハ１００、６００の対応するダイ同士（例えば、１０２と６０２、或いは、１０４と６０４）が、第１の数のＴＳＶ（例えば、ＴＳＶ６０６、６０８）の間の電気的結合によって電気的に結合されている。例えば、ＴＳＶ６０６、６０８は、はんだ又は導電性接着剤６１４により電気的に結合されてよい。同様に、ダイ１０２、１０４、６０２、６０４と隣接するスクライブライン１１２、６１２内にある対応する検査アクセスインタフェース１１８、６１８が、第２の数のＴＳＶ２００、２０２、２０４、６２０、６２２、６２４の間の電気的結合によって電気的に結合されている。このように、一方の検査アクセスインタフェース６１８のＴＳＶに印加された電源信号、アース信号、及び検査信号を、他方の検査アクセスインタフェース１１８のＴＳＶにファンアウトし、最終的には、ダイ１０２、６０２の両方にファンアウトすることが可能である。或いは、ダイの個別アドレス指定が可能な場合は、検査アクセスインタフェース１１８、６１８のいずれか一方に印加された信号を、ダイ１０２、６０２のうちのアドレス指定されたほうが受けて、その信号の作用を受けることが可能である。又、ダイ１０２、６０２のいずれか又は両方から外部検査装置へ、順次又は同時に信号を送信することが可能である。外部検査装置は、検査アクセスインタフェース１１８、６１８のいずれか又は両方と結合されてよい。
【００１４】
上述のように、又は他の様式で、２つ以上の検査アクセスインタフェースの電気的に結合されたＴＳＶ同士は、検査インタフェースバスの線として動作することが可能である。必要であれば、図６に示されたウェハ１００、６００の上に更なるウェハをスタックしてよく、図６に示された検査アクセスインタフェース１１８、６１８のＴＳＶ２００、２０２、２０４、６２０、６２２、６２４に、更なる検査アクセスインタフェースのＴＳＶを結合してよい。
【００１５】
図７に示される立面図では、スタックされたダイ素子７００が、チップツーウェハ（Ｃ２Ｗ）スタッキングプロセスを用いてウェハ１００に接合されたダイ６０２、６０４を含む。場合によっては、チップ又はウェハ（又はその両方）は、既知の良好なダイを含んでよい。図示された実施形態では、ダイ６０２、６０４は、それぞれの検査アクセスインタフェースとともにウェハから分離されており（例えば、インタフェース６１８はダイ６０２に接続されたままである）、図６に示されたスタックされたウェハのダイ及び検査アクセスインタフェースに関して記載されたように、対応するダイ１０２、６０２、及び検査アクセスインタフェース１１８、６１８は、電気的に結合されることが可能である。他の実施形態（図示せず）では、スクライブライン検査アクセスインタフェースがないダイを、スクライブライン検査アクセスインタフェースがあるダイの上にスタックすることが可能である（その逆も可能である）。更に別の実施形態では、任意の１つ以上の半導体ダイのセットをウェハから切り出して、別のウェハの半導体ダイの上にスタックしてよい。
【００１６】
ここまでの段落に記載された実施形態のいずれにおいても、１つのダイのみ、又はスタックされたダイのサブセットと結合された検査アクセスインタフェースを用いて、１つのダイの検査構造物又は検査ノードに検査信号を印加することが可能であり、又、ダイ間電気的結合（例えば、はんだ６１４及びＴＳＶ６０６、６０８）により、１つのダイの検査構造物又は検査ノードを用いて、別のダイの検査構造物又は検査ノードに検査信号を印加することも可能である。
【００１７】
場合によっては、図１から図７に示されたＴＳＶの幾つか又は全てを、別の形態の基板貫通導体に置き換えてもよい。例えば、図８に示される立面図では、スタックされたダイ素子８００が、シリコン貫通ピラー（ＴＳＰ）８０２、８０４、８０６、８０８によって結合された第１及び第２のスタックされたウェハ１００、６００を含む。例えば、欧州特許出願公開第２０７５８２８（Ａ１）号明細書に記載されているように、ＴＳＰ８０２、８０４、８０６、８０８が形成されてよく、スタックされたウェハ１００、６００又はチップのダイ１０２、６０２及び検査アクセスインタフェース１１８、６１８が電気的に結合されてよい。
【００１８】
ダイ及びそれらの検査アクセスインタフェースのスタッキングに用いられているのがＷ２Ｗスタッキングプロセスなのか、Ｃ２Ｗスタッキングプロセスなのかにかかわらず、且つ、スタックされたダイとそれらの検査アクセスインタフェースとを電気的に結合するのに使用されているのがどのようなタイプの基板貫通導体なのかにかかわらず、スタックされたダイは、スタックされたダイ素子のいずれかの側面にある検査アクセスインタフェースと接触することによって検査されてよい。
【００１９】
図１から図８に示された検査アクセスインタフェースを使用して、それらに対応するダイ又はスタックされたダイ素子（本明細書ではこれらをまとめて半導体素子と称する）の検査が行われた後、それらの検査アクセスインタフェースを、それらに対応する半導体素子から分離してよい。分離は、例えば、次のように行われてよい。１）検査アクセスインタフェースとそれらに対応しているダイとを結合しているスイッチを電気的に開く。又は、２）検査アクセスインタフェースとそれらに対応しているダイとを結合しているヒューズを溶断する。又は、３）のこぎりやレーザなどのツールを使用して、検査アクセスインタフェースを、それらに対応しているダイから物理的に切り離す。しかしながら、場合によっては、検査アクセスインタフェースは、それらに対応している半導体素子と結合されたままであってよい。
【００２０】
本開示を読んだ当業者であれば理解されるように、ダイ又は被検査素子（これらのそれぞれを本明細書ではＤＵＴと称する）に印加されるべき（又は、これらから受信されるべき）電源信号、アース信号、又は検査信号の任意の集合体に対して、検査アクセスインタフェースが用意されてよい。しかしながら、場合によっては、標準化された物理的な配置を有する１つ以上の検査アクセスインタフェースを指定することが有用となる可能性があり、この場合は、標準化された各検査アクセスインタフェースが特定の物理的且つ機能的な配列の導体を有する。このように、半導体ダイ又はウェハの設計者、及びそれらの検査機器及びインタフェースの設計者は、ある程度の互換性を頼りにしてよく、それによって、いずれかの側の設計者は、担当するダイ、ウェハ、インタフェース、又は検査機器を最初からカスタム設計することが不要になる。これにより、コストが低減されるのみならず、検査までの時間、及び市場投入までの時間が短縮される。
【００２１】
例えば、図９は、ユニバーサルシリアルバス（ＵＳＢ）検査アクセスインタフェース９００の標準化された物理的配置の平面図である。ＵＳＢ規格によれば、ＵＳＢ検査アクセスインタフェースは、正及び負のデータ線（Ｄ＋、Ｄ−）、電圧供給線（Ｖｃｃ）、及びアース線（Ｇ）を含む。しかしながら、信号の保全性を向上させる為に、検査アクセスインタフェース９００に全部で３本のアース線を設けている。この複数のアース線は、データ線と電圧供給線との間のクロストークの低減に役立つ。検査アクセスインタフェース９００は更に、「＋」及び「−」のラベルが付けられた、短絡されているＴＳＶのペアを含む。これらの短絡されているＴＳＶを使用して、プローブヘッド又は他の検査インタフェースのプローブを、検査アクセスインタフェースと位置合わせすることが可能である（これについては、本明細書において後程更に詳述する）。
【００２２】
標準化の上述の有用性を踏まえて、図１０は、ウェハ上に素子を配置する新しい方法１０００を示す。ブロック１００２で、複数の半導体ダイのウェハ上での位置を電子的に指定する。これらのダイの位置は、これらのダイに隣接する複数のスクライブラインを画定する。ブロック１００４で、複数の検査アクセスインタフェースの中から検査アクセスインタフェースを電子的に選択する。選択された検査アクセスインタフェースは、ダイの物理的配置に依存しない、標準化された物理的配置を有する。ブロック１００６で、ウェハ上の複数のダイの物理的配置に対して、選択された検査アクセスインタフェースのインスタンスの位置を指定する。この位置に応じて、選択された検査アクセスインタフェースのインスタンスが、複数のスクライブラインのうちの１つ以上に配置される。ブロック１００８で、選択された検査アクセスインタフェースのインスタンスと、ダイのうちの少なくとも１つとの間の複数の電気的結合を電子的に指定する。ステップ１００２、１００４、１００６、及び１００８の順序は、上述の説明によって要求される場合を除き、重要ではない。
【００２３】
方法１０００について、選択された検査アクセスインタフェースの単一インスタンスを、半導体ウェハ上のダイの物理的配置に対して配置し、これらを電気的に結合するという文脈で説明してきたが、典型的には、選択された検査アクセスインタフェースの別々のインスタンスに隣接して、同じタイプのすべてのダイが配置（それぞれのインスタンスと電気的に結合）されるように、選択された検査アクセスインタフェースの追加のインスタンスが、ダイの物理的配置に対して配置される。検査アクセスインタフェースの各インスタンスは、ウェハのスクライブラインの１つ以上に配置される。
【００２４】
本方法の実施形態によっては、検査アクセスインタフェースを複数選択してよく、選択された各検査アクセスインタフェースの１つ以上のインスタンスの位置を、ダイの物理的配置に対して電子的に指定してよい。この場合も、検査アクセスインタフェースの各インスタンスが、ウェハのスクライブラインの１つに配置される。１つのダイに複数の検査アクセスインタフェースが結合される場合、これらの検査アクセスインタフェースが配置されるスクライブラインは同じであっても別々であってもよい
【００２５】
なお、複数の検査アクセスインタフェースのうちの異なる検査アクセスインタフェース同士は、標準化された物理的配置が異なっていてよい。場合によっては、検査アクセスインタフェースの標準化された物理的配置は、特定の用途において、検査アクセスインタフェースが２つのダイの間のスクライブラインを独占して配置されなければならない（即ち、同じスクライブライン内に他の検査アクセスインタフェースが配置されない）ほど、広い面積を占めてよい。又、場合によっては、検査アクセスインタフェースの標準化された物理的配置は、検査アクセスインタフェースが他の１つ以上の検査アクセスインタフェースとともにスクライブライン内に配置されることが可能であるほどコンパクトであってよい。
【００２６】
方法１０００は、処理装置及び物理的記憶媒体を有するコンピュータを使用して実行されてよく、処理装置は、方法１０００を実施する命令を取り出して実行する。本方法は、半導体ダイ、半導体ウェハ、及び検査アクセスインタフェースの電子記述、並びにこれらを組み合わせるルールに対する応答として、コンピュータによって自動的に実行されてよく、或いは、本方法は、半導体ダイ、ウェハ、及び検査アクセスインタフェースに関する情報を引き出すことが可能な（又はその情報の推論元になりうる）他の電子的に記憶された情報に対する応答として実行されてもよい。方法１０００は又、コンピュータのユーザの選択又は承認に対する応答として半自動的に実行されてもよい。
【００２７】
方法１０００は、各ウェハが、標準化された物理的配置を有する１つ以上の検査アクセスインタフェースの潜在的に様々なセットに接続された潜在的に様々なタイプの半導体ダイを有する、様々な種類の半導体ウェハに素子を配置することに使用できる点で有用である。各タイプの検査アクセスインタフェースは、様々な半導体ウェハにまたがって同じ物理的配置を維持する為、ウェハ固有のプローブカード、トランスレータ、又はプローブヘッドを設計する作業が簡略化される。実際、場合によっては、ウェハ固有のプローブカード、トランスレータ、又はプローブヘッドを全く設計しなくてよい。例えば、本明細書において後程更に詳述されるように、検査装置には、限定されたプローブセットを備えたプローブヘッドが与えられてよく、これらのプローブは、１つ以上の検査アクセスインタフェースの標準化された物理的配置に従って配置される。そのようなプローブヘッドを、検査プログラムの管理下で半導体ウェハの全体にわたって使用することが可能であり、検査プログラムは、１）ウェハ上の検査アクセスインタフェースの場所を指定し、２）プローブヘッドのプローブを、検査アクセスインタフェースのうちの別々の検査アクセスインタフェースの接点と位置合わせすることが順次行われるように、プローブヘッド又はウェハを動かすように制御システムをプログラムする。
【００２８】
方法１０００は又、標準化された検査アクセスインタフェースをウェハのスクライブライン内に配置することにより、プローブのターゲットをウェハのダイの境界内に設ける必要性を減らすかなくすことが可能である点でも有用である。
【００２９】
様々な例示的半導体ウェハ、並びに、それらの半導体ウェハに組み込むことが可能な様々な検査アクセスインタフェースについて説明してきたが、以下では、そのような検査アクセスインタフェースと接触する為の様々なウェハトランスレータ、プローブカード、及びプローブヘッドについて説明する。そのような検査アクセスインタフェース（及び、それによって複数の半導体素子）と接触する、関連する方法についても説明する。
【００３０】
図１１は、半導体ウェハ１１１０の検査アクセスインタフェース１１０２、１１０４、１１０６、１１０８と接触する為のウェハトランスレータ１１００の断面を示す。例えば、ウェハトランスレータ１１００は、シリコンなどの半導体材料から形成された基板１１１２を含む。基板１１１２には、ＴＳＶ１１１４、１１１６などの複数の基板貫通導体が形成されている。ＴＳＶ１１１４、１１１６のそれぞれは、ウェハトランスレータの下面（即ち、トランスレータの、ウェハと隣接する面）にある導電パッドにおいて終端となる。導電ピラー１１１８、１１２０、１１２２が導電パッドから延びて、複数のプローブを提供する。或いは、導電ピラー１１１８、１１２０、１１２２は、はんだバンプ又は他の導電機能に置き換えてもよく、或いは、導電ピラー１１１８、１１２０、１１２２を使用せずに、ウェハトランスレータ１１００の下面１１２４からより大きく離れている導電パッドを使用してもよい。更に別の実施形態では、導電ピラー１１１８、１１２０、１１２２又は他の導電機能は、導電パッドを使用せずに、ＴＳＶ１１１４、１１１６と直接結合されてよい。或いは、図８に示されたようなシリコン貫通ピラーが、ウェハトランスレータ１１００の表面１１２４から延びて、複数のプローブを提供してもよい。
【００３１】
ＴＳＶ１１１４、１１１６及び導電ピラー１１１８、１１２０、１１２２は、ウェハ１１１０上に設けられた、検査アクセスインタフェース１１０２、１１０４、１１０６、１１０８の標準化された物理的配置に対応するグループ又はセット１１２６、１１２８、１１３０、１１３２として配列される。各グループ１１２６、１１２８、１１３０、１１３２は、基板１１１２に対する位置を有しており（即ち、基板１１１２上に位置しており）、その位置は、ウェハ１１１０上の少なくとも１つのスクライブラインの位置に対応する。
【００３２】
好ましくは、ＴＳＶ１１１４、１１１６、及び導電ピラー１１１８、１１２０、１１２２は、ＴＳＶ１１１４、１１１６、又は導電ピラー１１１８、１１２０、１１２２、１１０８の各グループ内において、且つ、ＴＳＶ又は導電ピラーの別々のグループ１１２６、１１２８、１１３０、１１３２の間において、ピッチが均一である。
【００３３】
ＴＳＶ１１１４、１１１６のそれぞれは、ウェハトランスレータ１１００の上面１１４０上の対応する電気的接点（例えば、パッド１１３４、１１３６、又は１１３８）と電気的に結合されている。ＴＳＶ１１１４、１１１６は、信号パターン又は他の素子を有する再配線層によってパッド１１３４、１１３６、１１３８と結合されてよい。この再配線層は、ウェハトランスレータ１１００の上面１１４０上に形成されてよい。
【００３４】
上面１１４０上のパッド１１３４、１１３６、１１３８は、ピッチが均一であることが好ましく、このピッチは、ウェハトランスレータ１１００の下面１１２４上のピラー１１１８、１１２０、１１２２及びパッドのピッチより大きいことが好ましい。ウェハトランスレータ１１００の上面１１４０上のパッド１１３４、１１３６、１１３８からなる各グループは、ピラー１１１８、１１２０、１１２２、及び検査アクセスインタフェース１１０２からなる特定のセットに対応しており、ウェハトランスレータ１１００の上面１１４０上のパッド１１３４、１１３６、１１３８からなるグループも、標準化された物理的配置を有してよい。
【００３５】
ウェハトランスレータ１１００の上面１１４０上のパッド１１３４、１１３６、１１３８には、プローブヘッド１１４２が接触する。プローブヘッド１１４２は、検査アクセスインタフェース１１０２、１１０４、１１０６、１１０８の標準化された物理的配置のいずれか又はサブセットに対応する、プローブ１１４４、１１４６、１１４８のアレイを含んでよい。例えば、プローブヘッド１１４２は、１つの検査アクセスインタフェース１１０２のみに対応する、プローブ１１４４、１１４６、１１４８のアレイを含んでよい。或いは、例えば、プローブヘッドは、１つ以上の半導体ダイを担当する検査アクセスインタフェースの幾つか又は全て、或いは、半導体ウェハ１１１０の１つ以上のスクライブライン内にある検査アクセスインタフェースの幾つか又は全てに対応するプローブを含んでよい。或いは、更なる例として、プローブヘッドは、半導体ウェハ１１１０の特定領域内にある（又は全面にわたる）検査アクセスインタフェースの全てに対応する、プローブのアレイを含んでよい。
【００３６】
半導体ウェハ１１１０上のダイ１１５２、１１５４、１１５６、１１５８を検査する場合、ウェハトランスレータ１１００は、プローブヘッド１１４２に対して位置合わせされ、プローブヘッド１１４２によって接触され（又はこの逆）、半導体ウェハ１１１０は、ウェハトランスレータ１１００に対して位置合わせされ、ウェハトランスレータ１１００によって接触される（又はこの逆）。次に、プログラムされたロボティクス１１５０が、半導体ウェハ１１１０上の検査アクセスインタフェース１１０２、１１０４、１１０６、１１０８（又は検査アクセスインタフェースのセット）にそれぞれ対応するパッド１１３４、１１３６、１１３８まで、プローブヘッド１１４２を（ｘ方向の動きとｙ方向の動きとにより）動かす。
【００３７】
パッド１１３４、１１３６、１１３８のピッチは、ＴＳＶ１１１４、１１１６、及びピラー１１１８、１１２０、１１２２のピッチに比べて大きい為、典型的には、ウェハ１１１０がウェハトランスレータ１１００に対して位置合わせされるより、ウェハトランスレータ１１００がプローブヘッド１１４２に対して位置合わせされるほうが容易である。場合によっては、ペア化されたＴＳＶ又は他の基板貫通導体を介してのＤＣ導通ループバック検査により、ウェハ１１１０が、ウェハトランスレータ１１００に対して位置合わせされてよい（又はこの逆）。ペア化されたＴＳＶは、例えば、ウェハ１１１０内のＴＳＶを、ウェハ１１１０上、又はウェハ１１１０に取り付けられたウェハ搬送台の上に形成された電気パターン（例えば、ブリッジ又はヒューズ）と電気的に結合することによって形成されてよい。例えば、図９及び図１２を参照されたい。
【００３８】
図９は、ＵＳＢ検査アクセスインタフェース９００の標準化された物理的配置の一例を示す。図に示されるように、インタフェース９００は、「＋」及び「−」のラベルが付けられた、短絡されているＴＳＶのペアである。図１２は、ＵＳＢ検査アクセスインタフェース９００（特に、ＵＳＢ検査アクセスインタフェース９００のＤＣ導通ＴＳＶ１２０８、１２１０）にタッチダウンするプローブ１２０４、１２０６からなるグループ１２０２を有する、ウェハトランスレータ１２００の一部分を示す。このように、ウェハトランスレータ１２００とウェハ１２１２との位置合わせの検証は、（例えば、ＴＳＶ１２１８、プローブ１２０４、ＴＳＶ１２０８、電気的パターン又はブリッジ１２２２、ＴＳＶ１２１０、プローブ１２０６、及びＴＳＶ１２２０を通る）パッド１２１４とパッド１２１６との間の電気的導通をチェックすることにより、行われてよい。図１３に示されるように、ウェハトランスレータ１２００とウェハ１１１２との位置合わせがずれている場合は、パッド１２１４とパッド１２１６との間に電気的導通がないか、あっても貧弱である。場合によっては、短絡されているＴＳＶの複数のペアが、ウェハ１２１２上に設けられてよい。このように、ウェハトランスレータ１２００とウェハ１２１２との位置合わせを、（特に、回転位置合わせと比較して）より正確に行うことが可能である。短絡されているＴＳＶの複数のペアは、例えば、１）単一の検査アクセスインタフェースの一部として与えられてよく、或いは、２）２つ以上の検査アクセスインタフェースにまたがって与えられてよく、或いは、３）どの検査アクセスインタフェースからも切り離されて与えられてよい。短絡されているＴＳＶ（又は他の基板貫通導体）のペアは、理想的には、ウェハのスクライブライン内に形成されるか、ウェハのダイ１２２４、１２２６の外部である、ウェハの他の領域に形成される。
【００３９】
ウェハ１１１０（図１１）の検査アクセスインタフェース１１０２、１１０４、１１０６、１１０８は標準化された物理的配置を有する為、ウェハトランスレータ１１００は、検査アクセスインタフェースと接続される導電ピラー１１１８、１１２０、１１２２、ＴＳＶ、又は他の導電機能の物理的配置を画定する事前設計された「ブリック」から構築されてよい。これらのブリックは又、プローブヘッド１１４２によって接触される電気的接点（例えば、パッド１１３４、１１３６、１１３８）の物理的配置と、導電ピラー１１１８、１１２０、１１２２とパッド１１３４、１１３６、１１３８との間の任意の電気的結合（例えば、ＴＳＶ１１１４、１１１８、及び再配線層パターン）の物理的配置と、を画定してもよい。ウェハトランスレータ１１００の設計及び構築において使用される例示的な事前設計されたブリック１４００を、図１４に示す。このブリックは、立面図（図１４（ａ））、上面図（図１４（ｂ））、及び底面図（図１４（ｃ））で示されている。場合によっては、ウェハトランスレータが形成される元になる１つ以上のブリックは、設計段階でのみ（例えば、コンピュータ可読媒体に記憶されている電子記述として）存在してよく、これらのブリックがウェハトランスレータの設計の中に電子的に位置決めされた後、ウェハトランスレータは、それらの物理的ブリックをウェハトランスレータ全体から分離することができない単一ユニットとして構築可能になる。又、場合によっては、これらのブリックは、１つ以上の物理的にディスクリートなコンポーネント１５０４、１５０６、１５０８、１５１０であってよく（又は、これらを含んでよく）、これらは、例えば、そこから導電機能（例えば、プローブ１５１２、１５１４、１５１６）が延びる、シリコン又は他のタイプの基板１５０２である。図１５を参照されたい。導電機能１５１２、１５１４、１５Ｔ１６がそこから延びている基板１５０２を有する、物理的にディスクリートなコンポーネント１５０４、１５０６、１５０８、１５１０の場合、物理的にディスクリートなコンポーネント１５０４、１５０６、１５０８、１５１０の基板１５０２は、共通支持基板１５００上に配列されてよい。基板１５００及び１５０２は、材料が同じであっても異なっていてもよく、場合によっては、半導体、セラミック、又はプリント回路基板の材料から作られてもよい（又は、そのような材料を含んでもよい）。
【００４０】
物理的にディスクリートなコンポーネント１５０４、１５０６、１５０８、１５１０のプローブ１５１２、１５１４、１５１６は、（例えば、ワイヤボンディングや表面実装などの技術を用いて）支持基板１５００上のパッドと結合されてよい。図１５に示された装置は、これ以外の方法として、図１１に示された装置と同様に構築されてもよい。
【００４１】
本説明の都合上、トランスレータ装置のプローブが共通基板上に形成されているか、共通基板に取り付けられた基板上に形成されているかにかかわらず、プローブがそこから延びるスペーストランスフォーマ（又はトランスレータ）装置を、「プローブカード」と見なしている。ウェハトランスレータは、トランスレータ装置の全てのプローブが共通基板上に形成されている、スペーストランスフォーマ（又はトランスレータ）装置の一形式である。従って、図１１及び図１５は、両方とも、プローブカード１１００、１５００を示しているが、図１１は、これらの図面のうちの、ウェハトランスレータを示している図面に過ぎない。「プローブカード」という語句は、ウェハトランスレータだけでなく、シリコンフレームやシリコンインタポーザなどの装置も包含するものとする。
【００４２】
検査システムが、図１１又は図１５に示されたトランスレータ装置を含むか、或いは、標準化された物理的配置の検査アクセスインタフェースを有する同様の形式のトランスレータ装置を含むかにかかわらず、システムのコストは、再利用可能なプローブヘッドに集中していて、用途固有のウェハトランスレータ又はプローブカードのコストには集中していない。従って、図１１及び図１５に示されたシステムは、（プロセス開発の初期によく使用される）シャトルミックストウェハ設計とともに良好に動作する。
【００４３】
図１６は、図１１に示されたウェハトランスレータに対する修正を示す。具体的には、図１６に示されるウェハトランスレータ１６００は、その上にスイッチングマトリックス１６０２が形成されている。例えば、スイッチングマトリックス１６０２は、４つのスイッチング回路１６０４、１６０６、１６０８、１６１０を有しており、これらのそれぞれが、シリコン貫通導体及びプローブ１６１２、１６１４、１６１６、１６１８からなる別々のグループと結合されている。各スイッチング回路１６０４、１６０６、１６０８、１６１０は、検査システムから受信される信号による並列動作が可能であり、検査システムのリソースは、ウェハトランスレータ上のプローブ１６１２、１６１４、１６１６、１６１８のグループが接続されている検査アクセスインタフェース１６２０、１６２２、１６２４、１６２６のそれぞれからの利用が順次可能になる。必要であれば、スイッチング回路１６０４、１６０６、１６０８、１６１０は、スイッチング回路が接続されている検査アクセスインタフェース１６２０、１６２２、１６２４、１６２６のうちの複数個又は全てに、検査システム信号のファンアウトを与える（又はそれらから検査信号応答のファンインを受け取る）ように構成されてもよい。
【００４４】
場合によっては、プローブヘッドが、スイッチング回路１６０４、１６０６、１６０８、１６１０のそれぞれと順次接触してよい。又、場合によっては、プローブヘッドが、スイッチング回路１６０４、１６０６、１６０８、１６１０の全てと同時に接触して、これらを並列動作させるように構成されてよい。
【００４５】
スイッチングマトリックス１６０２の構成は、ウェハ１６２８上の検査アクセスインタフェース１６２０、１６２２、１６２４、１６２６の固有の配置に依存する為、図１６に示されたウェハトランスレータ１６００は、典型的には、図１１に示されたウェハトランスレータより、設計に時間がかかる。スイッチングマトリックス１６０２は又、ウェハトランスレータ１６００を構築するのに必要な時間及びコストが増える。しかしながら、スイッチングマトリックス１６０２を有するウェハトランスレータ１６００は、プローブヘッドにインデックスを付ける時間を減らすか無くし、半導体ダイ１６３０、１６３２、１６３４、１６３６の多点検査を可能にする点で有用である。場合によっては、スイッチングマトリックス１６０２は、１回のタッチダウンによるウェハ検査を行うように設計されてよい。「１回のタッチダウンによるウェハ検査」は、プローブヘッドがウェハトランスレータ１６００又はプローブカードに１回タッチダウンすればよいことを意味する。そして、ウェハ１６２８上の異なる検査アクセスインタフェース１６２０、１６２２、１６２４、１６２６との接続は、プローブヘッドに再度インデックスを付けるのではなく、スイッチングマトリックス１６０２を操作することにより、行われる。より少ない回数（又は１回）のタッチダウンによるウェハ検査は、プローブヘッド上のプローブセットの数を増やすか、ウェハトランスレータの全てのプローブグループを（図１６に示された４つのスイッチング回路１６０４、１６０６、１６０８、１６１０ではなく）単一のスイッチング回路と結合することにより、達成可能である。
【００４６】
例えば、スイッチングマトリックス１６０２は、ウェハトランスレータ１６００上に直接形成されたスイッチ、又は、ウェハトランスレータ１６００と電気的に結合された集積回路に形成されたスイッチを使用して実装されてよい。実施形態によっては、スイッチングマトリックス１６０２は、他の受動又は能動回路コンポーネントと置き換えられたり、それによって補充されたりしてよい。ウェハトランスレータ１６００の下側のプローブ長をより短くできるように（即ち、ウェハ１６２８と接触するプローブを短くできるように）、スイッチング回路１６０４、１６０６、１６０８、１６１０を、ウェハトランスレータ１６００の、ウェハ１６２８と向かい合う面と反対側の面に形成してよい（又は取り付けてよい）。
【００４７】
図１６に示されたウェハトランスレータ１６００は、スイッチングマトリックス１６０２の追加以外は、図１１に示されたウェハトランスレータと同様に構築されてよい。例えば、ウェハトランスレータ１６００は、導電ピラー、はんだバンプ、又は他の導電機能がそこから延びる基板貫通導体を含んでよく、導電ピラーは、ウェハ１６２８上の半導体ダイ１６３０、１６３２、１６３４、１６３６と接触する複数のプローブを提供する。当業者であれば理解されるように、ウェハトランスレータ１６００は例示的なものに過ぎず、図１６で開示された本発明の原理は、他のタイプのプローブカードに応用することが容易に可能である。
【００４８】
図１７は、標準化された物理的配置のスクライブライン検査アクセスインタフェースを有するウェハを検査する、更に別のシステムを示す。システム１７００は、ウェハトランスレータ又はプローブカードを完全に無くし、代わりに、ウェハ１７００を直接プロービングするプローブヘッド１７０２を含む。プローブヘッド１７０２は、任意の数のプローブセットを含んでよく、それらのプローブセットのそれぞれは、検査アクセスインタフェースの標準化された物理的配置に対応する、標準化された物理的配置を有する。例えば、プローブヘッド１７０２は、４つのプローブセット１７０４、１７０６、１７０８、１７１０を有し、これらのそれぞれは、ウェハ１７２８上の検査アクセスインタフェース１７１２、１７１４、１７１６、１７１８とそれぞれインタフェースする、標準化された物理的配置を有する。例えば、プローブヘッド１７０２は、１つの半導体ダイ１７２０に対応する検査アクセスインタフェース１７１２、１７１４、１７１６、１７１８とインタフェースするプローブセット１７０４、１７０６、１７０８、１７１０を有するように図示されている。しかしながら、プローブヘッド１７０２は、代替として、例えば、１）複数の半導体ダイ１７２０、１７２２、１７２４、１７２６に対応する検査アクセスインタフェースの幾つか又は全て、或いは、２）半導体ウェハ１１１０の１つ以上のスクライブライン１７３０、１７３２内にある検査アクセスインタフェースの幾つか又は全て、或いは、３）半導体ウェハ１７２８の特定領域内の検査アクセスインタフェースの幾つか又は全て（例えば、ダイのＸ×Ｙ配列と結合された検査アクセスインタフェースの全て）、或いは、４）半導体ウェハ１７２８の全面にある検査アクセスインタフェースの全てとインタフェースするように構成されてよい。或いは、プローブヘッドと結合されたプローブセットは、プローブヘッドの特定のタッチダウンがそのプローブセットのうちの１つ又は幾つかだけの位置合わせ及び使用を一度に可能にするように汎用的に配列されてよい。
【００４９】
更に別の構成では、検査システム１８００（図１８）が、複数のプローブヘッド１８０２、１８０４を含んでよく、これらのそれぞれは、単一又は複数のプローブセットを保持し、他のプローブヘッドに対して固定されているか、独立して操作しやすい。図１８には２つのプローブヘッド１８０２、１８０４だけが示されているが、任意の数のプローブヘッドが検査システム１８００に含まれてよい。複数のプローブヘッド１８０２、１８０４の場合、各プローブヘッド１８０２、１８０４には、異なるタイプの検査アクセスインタフェースが与えられてよく、これにより、場合によっては、プローブヘッド１８０２、１８０４を、様々なウェハにおける、より多くの様々な配列の、標準化された検査アクセスインタフェースに対して使用可能にすることが可能である。こうしたこととは関係なく、プログラムされたロボティクス１１５０を使用すれば、１つ以上のプローブヘッド１８０２、１８０４を、ウェハ１７２８に対して様々な位置に動かすことが可能である。
【００５０】
場合によっては、プローブセット１７０４、１７０６、１７０８、１７１０は、特定の被検査ウェハ１７２８の１つ以上のスクライブライン内に含まれる検査アクセスインタフェース１７１２、１７１４、１７１６、１７１８に対応する配列で、プローブヘッド１７０２に着脱自在に取り付けられてよい。これらの実施形態において、各プローブセットは、図１１に示されたウェハトランスレータの基板１１１２と同様に形成された小基板（例えば、図１９の１９００又は１９０２）の上に構築されてよい。しかしながら、各基板１９００、１９０２は、１つ又は少数のプローブセット１７０６、１７０８に限定されてよく、且つ、コネクタ（例えば、１９０４又は１９０６）、はんだ、接着剤、又は他の手段（例えば、真空）によってプローブヘッド１７０２に取り付けられてよい。このように、プローブヘッド１７０２は、用途に応じて構成されてよい。
【００５１】
各プローブセットのプローブは、例えば、半導体基板内の基板貫通導体から延びる導電素子（例えば、導電ピラーやはんだバンプ）によって設けられてよい。
【００５２】
ウェハ１７２８の検査を行う場合には、図１７に示されたプローブヘッド１７０２は、プログラムされたロボティクス１０５０を使用して、被検査ウェハ１７２８と位置合わせされてよく、その後、ウェハ１７２８の検査アクセスインタフェース全体にわたって使用されてよい。複数のプローブヘッド１７０２、１９０２（図１９）の場合、プローブヘッド１７０２、１９０２は、異なる複数のプローブセットを含んでよく、プローブヘッド１７０２、１９０２は、対応する検査アクセスインタフェース全体にわたって個別に使用されてよく、これは、順次（１つのプローブヘッドが使用されてから次のプローブヘッドが使用されるように）、或いは、同時に（複数のプローブヘッドが別々の経路で使用されるように）使用されてよい。
【００５３】
本明細書に記載の検査システム、ウェハトランスレータ、プローブカード、又はプローブヘッドのいずれも、スタックされたダイ（例えば、Ｗ２Ｗ又はＣ２Ｗスタッキングプロセスを用いてスタックされたダイ）を検査する為に使用又は構成されてよい。場合によっては、スタックされたダイは、スタックされたダイ構造のいずれかの面にある検査アクセスインタフェースを介してアクセスされてよい。例えば、図６から図８に示された、スタックされたダイを参照されたい。そして、スタックされたダイに対応する検査アクセスインタフェース同士が電気的に結合されている場合は、それらの検査アクセスインタフェースの１つだけと接触することにより、スタック内の全てのダイの検査を行うことが可能である。そのような場合は、類似のダイを同時に検査してよく、或いは、類似又は非類似のダイを、ダイアドレス指定スキームを用いて、一度に１つずつ検査してよい。
【００５４】
標準化された物理的配置を有する検査アクセスインタフェースは、様々な形態をとりうることが想定されている。しかしながら、標準化された物理的配置は、高速動作又は信号保全性が重要であるインタフェースの場合に特に有用であると考えられている。本明細書において図示及び記載された検査アクセスインタフェースと結合されることが有利であり得るＩ／Ｏインタフェースとしては、無線周波数（ＲＦ）インタフェース、オーディオインタフェース、ビデオインタフェース、アナログ混合信号（ＡＭＳ）インタフェース、高速シリアルインタフェースなどが挙げられ、これらに限定されない。より具体的には、本明細書において図示及び記載された検査アクセスインタフェースと結合されることが有利であり得るＩ／Ｏインタフェースとしては、ギガヘルツ（ＧＨｚ）レンジの無線周波数（ＲＦ）としてブルートゥース、３Ｇ、４Ｇ、グローバルシステムモバイル（ＧＳＭ）、アナログとして、アナログ混合信号（ＡＭＳ）、デジタルテレビジョン（ＤＴＶ）、５．１オーディオ、デジタルとして、検査アクセスポート（ＴＡＰ）、高精細度マルチメディアインタフェース（ＨＤＭＩ）、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）ｅ、ユニバーサルシリアルバス（ＵＳＢ）ｘ、デジタルビジュアルインタフェース（ＤＶＩ）、高速入出力（ＨＳＩＯ）として、ＷｉＦｉ、無線ローカルエリアネットワーク（ＷＬＡＮ）、Ｉ２Ｃ、シリアルペリフェラルインタフェースバス（ＳＰＩ）、モバイル業界プロセッサインタフェース（ＭＩＰＩ）、ダブルデータレート３（ＤＤＲ３）、スモールアウトラインデュアルインラインメモリモジュール（ＳＯ−ＤＩＭＭ）、ジョイントテストアクショグループ（ＪＴＡＧ）、ＤＰＳ、クロック分配回路などが挙げられ、これらに限定されない。
【００５５】
本明細書に開示の方法、装置、及びシステムは、それらが検査アクセスインタフェースの標準化を提供するという理由だけでなく、検査インタフェース（例えば、ウェハトランスレータ、プローブカード、又はプローブヘッド）の設計及び構築をより迅速化して「検査までの時間」を短縮することを可能にするという理由でも有用である。これらは更に、用途固有の検査装置とＤＵＴとのインタフェースの資本経費を減らす。
（付記）
付記１の半導体素子は、第１のウェハを備える半導体素子であって、前記第１のウェハは、ｉ）第１の複数の半導体ダイと、ｉｉ）第１の複数のスクライブラインであって、それぞれが、前記第１の複数の半導体ダイのうちの１つ以上と隣接する、前記第１の複数のスクライブラインと、ｉｉｉ）前記第１の複数のスクライブラインのうちの１つ以上に位置する第１の検査アクセスインタフェースであって、標準化された物理的配置を有する第１の複数の基板貫通導体を有する前記第１の検査アクセスインタフェースと、ｉｖ）前記第１の複数の基板貫通導体のうちの少なくとも幾つかと、前記第１の複数の半導体ダイのうちの少なくとも１つとの間の電気的結合と、を有する。
付記２の半導体素子は、付記１に記載の半導体素子において、前記第１のウェハの上にスタックされた第２のウェハであって、ｉ）第２の複数の半導体ダイと、ｉｉ）第２の複数のスクライブラインであって、それぞれが、前記第２の複数の半導体ダイのうちの１つ以上と隣接する、前記第２の複数のスクライブラインと、ｉｉｉ）前記第２の複数のスクライブラインのうちの１つ以上に位置する第２の検査アクセスインタフェースであって、前記標準化された物理的配置を有する第２の複数の基板貫通導体を有する前記第２の検査アクセスインタフェースと、ｉｖ）前記第２の複数の基板貫通導体のうちの少なくとも幾つかと、前記第２の複数のダイのうちの少なくとも１つとの間の電気的結合と、を有する前記第２のウェハと、前記第１の検査アクセスインタフェースと前記第２の検査アクセスインタフェースとの間の電気的結合と、を更に備える。
付記３の半導体素子は、付記１に記載の半導体素子において、ｉ）第２のウェハから切り出された１つ以上の半導体ダイのセットと、ｉｉ）１つ以上のスクライブラインのセットであって、それぞれが、前記１つ以上の半導体ダイのセットの中の少なくとも１つの半導体ダイと隣接する、前記１つ以上のスクライブラインのセットと、ｉｉｉ）前記１つ以上のスクライブラインのセットのうちの１つ以上に位置する第２の検査アクセスインタフェースであって、前記標準化された物理的配置を有する第２の複数の基板貫通導体を有する前記第２の検査アクセスインタフェースと、ｉｖ）前記第２の複数の基板貫通導体のうちの少なくとも幾つかと、前記１つ以上の半導体ダイのセットのうちの少なくとも１つとの間の電気的結合と、を有する基板と、前記第１の検査アクセスインタフェースと前記第２の検査アクセスインタフェースとの間の電気的結合と、を更に備える。
付記４の半導体素子は、付記１に記載の半導体素子において、第２の複数の半導体ダイであって、既知の良好なダイである前記第２の複数の半導体ダイと、前記第１の複数の半導体ダイと前記第２の複数の半導体ダイとの間の電気的結合と、を更に備える。
付記５の半導体素子は、付記１に記載の半導体素子において、前記複数の基板貫通導体のうちの少なくとも幾つかがアースシールド信号線を画定する。
付記６の半導体素子は、付記１に記載の半導体素子において、前記複数の基板貫通導体は、シリコン貫通ビア（ＴＳＶ）を含む。
付記７の方法は、ウェハ上に素子を配置する方法であって、コンピュータを使用して、前記ウェハ上の複数の半導体ダイの位置を電子的に指定するステップであって、前記半導体ダイの前記位置は、前記半導体ダイと隣接するスクライブラインを画定する、前記ステップと、複数の検査アクセスインタフェースの中から検査アクセスインタフェースを電子的に選択するステップであって、前記選択された検査アクセスインタフェースは、前記ウェハ上の前記半導体ダイの物理的配置に依存しない、標準化された物理的配置を有する、前記ステップと、前記ウェハ上の前記半導体ダイの前記物理的配置に対する、前記選択された検査アクセスインタフェースのインスタンスの位置を電子的に指定するステップであって、前記位置は、前記選択された検査アクセスインタフェースの前記インスタンスが前記スクライブラインのうちの１つ以上に配置されるようにする、前記ステップと、前記選択された検査アクセスインタフェースの前記インスタンスと、前記半導体ダイのうちの少なくとも１つとの間の複数の電気的結合を電子的に指定するステップと、を含む。
付記８の方法は、付記７に記載の方法において、前記電子的に選択された検査アクセスインタフェースは、無線周波数（ＲＦ）インタフェース、オーディオインタフェース、ビデオインタフェース、アナログ混合信号インタフェース、及び高速シリアルインタフェースからなる群のうちの１つである。
付記９の方法は、付記７に記載の方法において、前記選択された検査アクセスインタフェースの前記標準化された物理的配置は、アースシールド信号線を画定する。
付記１０の装置は、半導体検査中に半導体ダイと接触する装置であって、第１の面と、前記第１の面の反対側の第２の面と、前記第１の面と前記第２の面との間に延びる複数の基板貫通導体と、前記基板貫通導体との電気的接続を有する再配線層と、前記第１の面と結合された複数のプローブセットと、を有する基板を備え、各プローブセットは、ウェハ上の対応するスクライブライン検査アクセスインタフェースと接触する為の、標準化された物理的配置を有し、前記複数のプローブセットのそれぞれは、前記ウェハ上の少なくとも１つのスクライブラインの位置に対応する、前記第１の基板に対する位置を有し、前記プローブセット中の幾つかのプローブのそれぞれは、前記基板貫通導体のそれぞれと結合される。
付記１１の装置は、付記１０に記載の装置において、各プローブセットが、事前設計されたブリックの一部であり、前記事前設計されたブリックは、ｉ）前記基板の前記第２の面に電気的接点が配置されることと、ｉｉ）前記再配線層による、前記基板貫通導体と前記電気的接点との間の電気的結合と、を必要とする。
付記１２の装置は、付記１１に記載の装置において、前記プローブセットのうちの少なくとも１つに対応する、前記電気的接点のセットと接触する為のプローブを有するプローブヘッドと、前記プローブヘッドを、前記電気的接点の前記セットと接触した状態で動かす為のプログラムされたロボティクスと、を更に備える。
付記１３の装置は、付記１０に記載の装置において、前記基板上にスイッチングマトリックスを更に備え、前記スイッチングマトリックスは、前記半導体貫通導体及び前記再配線層によって前記プローブセットのうちの２つ以上と結合されている。
付記１４の装置は、付記１０に記載の装置において、前記プローブセットはシリコン貫通ピラーを備える。
付記１５の装置は、付記１０に記載の装置において、複数の第２の基板を更に備え、前記第２の基板のそれぞれは、第１の面と、第２の面と、前記第１の面から延びる、前記プローブセットのうちの少なくとも１つと、を有し、前記第２の基板のそれぞれは、前記第１の基板と結合されており、前記第２の基板の前記第２の面は、前記第１の基板の前記第１の面と面している。
付記１６の装置は、付記１５に記載の装置において、前記第１の基板の前記第２の面にある電気的接点と、前記再配線層による、前記基板貫通導体と前記電気的接点との間の電気的結合と、前記プローブセットのうちの少なくとも１つに対応する、前記電気的接点のセットと接触する為のプローブを有するプローブヘッドと、前記プローブヘッドを、前記電気的接点の前記セットと接触した状態で動かす為のプログラムされたロボティクスと、を更に備える。
付記１７の装置は、付記１５に記載の装置において、前記第１の基板上にスイッチングマトリックスを更に備え、前記スイッチングマトリックスは、前記半導体貫通導体及び前記再配線層によって前記プローブセットのうちの２つ以上と結合されている。
付記１８の装置は、付記１５に記載の装置において、前記プローブセットはシリコン貫通ピラーを備える。
付記１９の方法は、半導体検査中に半導体ダイと接触する方法であって、複数の半導体ダイ、複数のスクライブライン、及び少なくとも１つの検査アクセスインタフェースを有するウェハを提供するステップであって、前記少なくとも１つの検査アクセスインタフェースのそれぞれは、前記半導体ダイのうちの少なくとも１つと電気的に結合されている複数の基板貫通導体を有し、前記ウェハは、電気的に結合されている少なくとも１対の基板貫通導体を有する、前記ステップと、前記少なくとも１つの検査アクセスインタフェースのうちの１つ以上と接触する為の少なくとも１つのプローブセットを有するスペーストランスフォーマを用いて、前記ウェハと接触するステップと、前記プローブセットのうちの少なくとも１つと、前記検査アクセスインタフェースのうちの少なくとも１つとの間の位置合わせを確認することを、前記スペーストランスフォーマから延びる少なくとも１対のプローブと、電気的に結合されている前記少なくとも１対の基板貫通導体とを使用してＤＣ導通ループバック検査を行うことにより、行うステップと、を含む。
付記２０の装置は、半導体検査中に半導体ダイと接触する装置であって、複数のプローブヘッドを備え、前記プローブヘッドのそれぞれは、ウェハ上の対応するスクライブライン検査アクセスインタフェースにある複数の半導体貫通導体と接触する為の、標準化された物理的配置を有する少なくとも１つのプローブセットを有する。
【図１】
0005826926.tif 000002
【図２】
0005826926.tif 000003
【図３】
0005826926.tif 000004
【図４】
0005826926.tif 000005
【図５】
0005826926.tif 000006
【図６】
0005826926.tif 000007
【図７】
0005826926.tif 000008
【図８】
0005826926.tif 000009
【図９】
0005826926.tif 000010
【図１０】
0005826926.tif 000011
【図１１】
0005826926.tif 000012
【図１２】
0005826926.tif 000013
【図１３】
0005826926.tif 000014
【図１４】
0005826926.tif 000015
【図１５】
0005826926.tif 000016
【図１６】
0005826926.tif 000017
【図１７】
0005826926.tif 000018
【図１８】
0005826926.tif 000019
【図１９】
0005826926.tif 000020