(57)【要約】  いくつかの態様において、メモリセルを製造する方法が提供され、この方法は、基板の上にステアリング素子を製造することと、基板の上にシリコンゲルマニウム層を堆積させることによりカーボンナノチューブ（「ＣＮＴ」）シード層を製造し、ＣＮＴシード層をパターニングしかつエッチングし、ＣＮＴシード層上でＣＮＴ材を選択的に製造することによりステアリング素子に結合された可逆抵抗スイッチング素子を製造することと、を含む。このほかに数多くの態様が提供される。
2011517857.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルを製造する方法であって、
基板の上にステアリング素子を製造するステップと、
前記ステアリング素子に結合された可逆抵抗スイッチング素子を製造するステップであって、
前記基板の上にシリコンゲルマニウム層を堆積させることによりカーボンナノチューブ（「ＣＮＴ」）シード層を製造することと、
前記ＣＮＴシード層をパターニングしかつエッチングすることと、
前記ＣＮＴシード層上でＣＮＴ材を選択的に製造することと、により前記ステアリング素子に結合された可逆抵抗スイッチング素子を製造するステップと、
を含む方法。
【請求項２】
請求項１記載の方法において、
前記シリコンゲルマニウム層は、約１オングストローム〜約５００オングストロームの厚みを有する方法。
【請求項３】
請求項１記載の方法において、
前記シリコンゲルマニウム層は、約１００オングストローム〜約４００オングストロームの厚みを有する方法。
【請求項４】
請求項１記載の方法において、
前記シリコンゲルマニウム層は、約５０オングストロームの厚みを有する方法。
【請求項５】
請求項１記載の方法において、
前記シリコンゲルマニウム層は、約４０％〜約９５％のシリコンと約６０％〜約５％のゲルマニウムとを含む方法。
【請求項６】
請求項１記載の方法において、
前記シリコンゲルマニウム層は、約６０％〜約８０％のシリコンと約４０％〜約２０％のゲルマニウムとを含む方法。
【請求項７】
請求項１記載の方法において、
前記シリコンゲルマニウム層は、約７０％のシリコンと約３０％のゲルマニウムとを含む方法。
【請求項８】
請求項１記載の方法において、
前記ＣＮＴシード層をパターニングしかつエッチングすることは、前記ステアリング素子をパターニングしかつエッチングすることを含む方法。
【請求項９】
請求項１記載の方法において、
前記ＣＮＴシード層上でＣＮＴ材を選択的に製造することは、化学蒸着を用いて前記ＣＮＴシード層上にＣＮＴ材を堆積させることを含む方法。
【請求項１０】
請求項１記載の方法において、
前記ＣＮＴ材のスイッチング特性を調整するため、前記ＣＮＴ材に欠陥を作るステップをさらに含む方法。
【請求項１１】
請求項１記載の方法において、
前記可逆抵抗スイッチング素子は、前記ステアリング素子の上に製造される方法。
【請求項１２】
請求項１記載の方法において、
前記ステアリング素子を製造するステップは、ｐ−ｎまたはｐ−ｉ−ｎダイオードを製造することを含む方法。
【請求項１３】
請求項１記載の方法において、
前記ステアリング素子を製造するステップは、多結晶ダイオードを製造することを含む方法。
【請求項１４】
請求項１記載の方法において、
前記ステアリング素子を製造するステップは、垂直多結晶ダイオードを製造することを含む方法。
【請求項１５】
請求項１記載の方法において、
前記ステアリング素子を製造するステップは、多結晶材が低抵抗状態にある垂直多結晶ダイオードを製造することを含む方法。
【請求項１６】
請求項１記載の方法において、
前記ステアリング素子を製造するステップは、薄膜トランジスタを製造することを含む方法。
【請求項１７】
請求項１記載の方法において、
前記ステアリング素子を製造するステップは、薄膜金属酸化膜半導体電界効果トランジスタを製造することを含む方法。
【請求項１８】
請求項１記載の方法において、
前記ＣＮＴ材を選択的に製造することは、前記ＣＮＴ材にて横方向の伝導を軽減するため、ＣＮＴが概ね垂直に並ぶＣＮＴ材を製造することを含む方法。
【請求項１９】
請求項１記載の方法を用いて形成されるメモリセル。
【請求項２０】
請求項８記載の方法を用いて形成されるメモリセル。
【請求項２１】
メモリセルを製造する方法であって、
基板の上に第１の導体を製造するステップと、
前記第１の導体の上に可逆抵抗スイッチング素子を製造するステップであって、
前記第１の導体の上にシリコンゲルマニウム層を堆積させることによりカーボンナノチューブ（「ＣＮＴ」）シード層を製造することと、
前記ＣＮＴシード層をパターニングしかつエッチングすることと、
前記ＣＮＴシード層上でＣＮＴ材を選択的に製造することと、により前記第１の導体の上に可逆抵抗スイッチング素子を製造するステップと、
前記第１の導体の上にダイオードを製造するステップと、
前記ダイオードと前記可逆抵抗スイッチング素子との上に第２の導体を製造するステップと、
を含む方法。
【請求項２２】
請求項２１記載の方法において、
前記シリコンゲルマニウム層は、約１オングストローム〜約５００オングストロームの厚みを有する方法。
【請求項２３】
請求項２１記載の方法において、
前記シリコンゲルマニウム層は、約１００オングストローム〜約４００オングストロームの厚みを有する方法。
【請求項２４】
請求項２１記載の方法において、
前記シリコンゲルマニウム層は、約５０オングストロームの厚みを有する方法。
【請求項２５】
請求項２１記載の方法において、
前記シリコンゲルマニウム層は、約４０％〜約９５％のシリコンと約６０％〜約５％のゲルマニウムとを含む方法。
【請求項２６】
請求項２１記載の方法において、
前記シリコンゲルマニウム層は、約６０％〜約８０％のシリコンと約４０％〜約２０％のゲルマニウムとを含む方法。
【請求項２７】
請求項２１記載の方法において、
前記シリコンゲルマニウム層は、約７０％のシリコンと約３０％のゲルマニウムとを含む方法。
【請求項２８】
請求項２１記載の方法において、
前記ＣＮＴシード層をパターニングしかつエッチングすることは、前記ダイオードをパターニングしかつエッチングすることを含む方法。
【請求項２９】
請求項２１記載の方法において、
前記可逆抵抗スイッチング素子は、前記ステアリング素子の上に製造される方法。
【請求項３０】
請求項２１記載の方法において、
前記ダイオードを製造するステップは、垂直多結晶ダイオードを製造することを含む方法。
【請求項３１】
請求項２１記載の方法において、
前記垂直多結晶ダイオードの多結晶材に接するシリサイド、シリサイド−ゲルマニド、またはゲルマニド領域を製造することにより、前記多結晶材を低抵抗状態に置くステップをさらに含む方法。
【請求項３２】
請求項２１記載の方法において、
前記ＣＮＴ材を選択的に製造することは、前記ＣＮＴ材にて横方向の伝導を軽減するため、ＣＮＴが概ね垂直に並ぶＣＮＴ材を製造することを含む方法。
【請求項３３】
請求項１５記載の方法を用いて形成されるメモリセル。
【請求項３４】
請求項１８記載の方法を用いて形成されるメモリセル。
【請求項３５】
メモリセルを製造する方法であって、
ソース領域とドレイン領域とを有する薄膜トランジスタを製造するステップと、
前記薄膜トランジスタの前記ソース領域もしくは前記ドレイン領域へ結合される第１の導体を製造するステップと、
前記第１の導体へ結合された可逆抵抗スイッチング素子を製造するステップであって、
前記第１の導体の上にシリコンゲルマニウム層を堆積させることによりカーボンナノチューブ（「ＣＮＴ」）シード層を製造することと、
前記ＣＮＴシード層をパターニングしかつエッチングすることと、
前記ＣＮＴシード層上でＣＮＴ材を選択的に製造することと、により前記第１の導体へ結合された可逆抵抗スイッチング素子を製造するステップと、
前記第１の導体の上にダイオードを製造するステップと、
前記可逆抵抗スイッチング素子の上に第２の導体を製造するステップと、
を含む方法。
【請求項３６】
請求項３５記載の方法において、
前記ＣＮＴ材を選択的に製造することは、前記ＣＮＴ材にて横方向の伝導を軽減するため、ＣＮＴが概ね垂直に並ぶＣＮＴ材を製造することを含む方法。
【請求項３７】
請求項３５記載の方法を用いて形成されるメモリセル。
【請求項３８】
メモリセルであって、
ステアリング素子と、
パターニングされかつエッチングされ、シリコンゲルマニウムを備える、カーボンナノチューブ（「ＣＮＴ」）シード層と、
前記ステアリング素子へ結合され、かつ前記ＣＮＴシード層上に選択的に製造されるＣＮＴ材を含む可逆抵抗スイッチング素子と、
を備えるメモリセル。
【請求項３９】
請求項３８記載のメモリセルにおいて、
前記ステアリング素子は、ｐ−ｎまたはｐ−ｉ−ｎダイオードを備えるメモリセル。
【請求項４０】
請求項３９記載のメモリセルにおいて、
前記ダイオードは、垂直多結晶ダイオードを備えるメモリセル。
【請求項４１】
請求項４０記載のメモリセルにおいて、
前記垂直多結晶ダイオードは、低抵抗状態にある多結晶材を含むメモリセル。
【請求項４２】
請求項３８記載のメモリセルにおいて、
前記ステアリング素子は、薄膜トランジスタを備えるメモリセル。
【請求項４３】
請求項３８記載のメモリセルにおいて、
前記薄膜トランジスタは、金属酸化膜半導体電界効果トランジスタを備えるメモリセル。
【請求項４４】
請求項３８記載のメモリセルにおいて、
前記ＣＮＴシード層は、前記ステアリング素子とともにパターニングされかつエッチングされるメモリセル。
【請求項４５】
請求項３８記載のメモリセルにおいて、
前記ＣＮＴ材は、前記ＣＮＴ材のスイッチング特性を調整する欠陥を含むメモリセル。
【請求項４６】
請求項３８記載のメモリセルにおいて、
前記ＣＮＴシード層は、約１オングストローム〜約５００オングストロームの厚みを有するメモリセル。
【請求項４７】
請求項３８記載のメモリセルにおいて、
前記ＣＮＴシード層は、約１００オングストローム〜約４００オングストロームの厚みを有するメモリセル。
【請求項４８】
請求項３８記載のメモリセルにおいて、
前記ＣＮＴシード層は、約５０オングストロームの厚みを有するメモリセル。
【請求項４９】
請求項３８記載のメモリセルにおいて、
前記ＣＮＴシード層は、約４０％〜約９５％のシリコンと約６０％〜約５％のゲルマニウムとを含むメモリセル。
【請求項５０】
請求項３８記載のメモリセルにおいて、
前記ＣＮＴシード層は、約６０％〜約８０％のシリコンと約４０％〜約２０％のゲルマニウムとを含むメモリセル。
【請求項５１】
請求項３８記載のメモリセルにおいて、
前記ＣＮＴシード層は、約７０％のシリコンと約３０％のゲルマニウムとを含むメモリセル。
【請求項５２】
メモリセルであって、
第１の導体と、
前記第１の導体の上に形成される第２の導体と、
前記第１および第２の導体間に形成されるダイオードと、
前記第１および第２の導体間にてシリコンゲルマニウムを備えるカーボンナノチューブ（「ＣＮＴ」）シード層と、
前記ＣＮＴシード層上で選択的に製造されるＣＮＴ材を含む可逆抵抗スイッチング素子と、
を備えるメモリセル。
【請求項５３】
請求項５２記載のメモリセルにおいて、
前記ダイオードは、垂直多結晶ダイオードを備えるメモリセル。
【請求項５４】
請求項５３記載のメモリセルにおいて、
前記可逆抵抗スイッチング素子は、前記垂直多結晶ダイオードの上にあるメモリセル。
【請求項５５】
請求項５３記載のメモリセルにおいて、
前記垂直多結晶ダイオードの多結晶材に接するシリサイド、シリサイド−ゲルマニド、またはゲルマニド領域をさらに備えることにより、前記多結晶材を低抵抗状態に置くメモリセル。
【請求項５６】
請求項５２記載のメモリセルにおいて、
前記ＣＮＴシード層は、約１オングストローム〜約５００オングストロームの厚みを有するメモリセル。
【請求項５７】
請求項５２記載のメモリセルにおいて、
前記ＣＮＴシード層は、約１００オングストローム〜約４００オングストロームの厚みを有するメモリセル。
【請求項５８】
請求項５２記載のメモリセルにおいて、
前記ＣＮＴシード層は、約５０オングストロームの厚みを有するメモリセル。
【請求項５９】
請求項５２記載のメモリセルにおいて、
前記ＣＮＴシード層は、約４０％〜約９５％のシリコンと約６０％〜約５％のゲルマニウムとを含むメモリセル。
【請求項６０】
請求項５２記載のメモリセルにおいて、
前記ＣＮＴシード層は、約６０％〜約８０％のシリコンと約４０％〜約２０％のゲルマニウムとを含むメモリセル。
【請求項６１】
請求項５２記載のメモリセルにおいて、
前記ＣＮＴシード層は、約７０％のシリコンと約３０％のゲルマニウムとを含むメモリセル。
【請求項６２】
メモリセルであって、
ソース領域とドレイン領域とを有する薄膜トランジスタと、
前記ソース領域もしくはドレイン領域へ結合される第１の導体と、
前記第１の導体の上に製造されるシリコンゲルマニウムを備えるカーボンナノチューブ（「ＣＮＴ」）シード層と、
前記ＣＮＴシード層上に選択的に製造されるＣＮＴ材を含む可逆抵抗スイッチング素子と、
前記可逆抵抗スイッチング素子の上に形成される第２の導体と、
を備えるメモリセル。
【請求項６３】
請求項６２記載のメモリセルにおいて、
前記薄膜トランジスタは、ｎ形チャネルまたはｐ形チャネル金属酸化膜半導体電界効果トランジスタを備えるメモリセル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリに関し、さらに詳細には、選択的に製造されたカーボンナノチューブ（「ＣＮＴ」）可逆抵抗スイッチング素子を使用したメモリセルおよびその形成方法に関する。
【背景技術】
【０００２】
関連出願の相互参照
本願は、あらゆる目的のためにその全体が本願明細書において参照により援用されている、２００８年４月１１日に出願された「MEMORY CELL THAT EMPLOYS A SELECTIVELY FABRICATED CARBON NANO-TUBE REVERSIBLE RESISTANCE-SWITCHING ELEMENT AND METHODS OF FORMING THE SAME」という米国仮特許出願第６１／０４４，４０６号（特許文献１）の利益を主張し、かつ２００９年３月２５日に出願された「MEMORY CELL THAT EMPLOYS A SELECTIVELY FABRICATED CARBON NANO-TUBE REVERSIBLE RESISTANCE-SWITCHING ELEMENT,AND METHODS OF FORMING THE SAME」という米国特許出願第１２／４１０，７７１号（特許文献２）の優先権を主張する。
【０００３】
本願は、いずれもあらゆる目的のためにその全体が本願明細書において参照により援用されている、（１）２００９年３月２５日に出願された「MEMORY CELL THAT EMPLOYS A SELECTIVELY FABRICATED CARBON NANO-TUBE REVERSIBLE RESISTANCE-SWITCHING ELEMENT FORMED OVER A BOTTOM CONDUCTOR AND METHODS OF FORMING THE SAME 」という米国特許出願第１２／４１０，７８９号（特許文献３）、（２）２００７年１２月３１日に出願された「MEMORY CELL THAT EMPLOYS A SELECTIVELY FABRICATED CARBON NANO-TUBE REVERSIBLE RESISTANCE-SWITCHING ELEMENT FORMED ON A BOTTOM CONDUCTOR AND METHODS OF FORMING THE SAME 」という米国特許出願第１１／９６８，１５６号（特許文献４）、（３）２００７年１２月３１日に出願された「MEMORY CELL WITH PLANARIZED CARBON NANOTUBE LAYER AND METHODS OF FORMING THE SAME 」という米国特許出願第１１／９６８，１５９号（特許文献５）、（４）２００７年１２月３１日に出願された「MEMORY CELL THAT EMPLOYS A SELECTIVELY FABRICATED CARBON NANO-TUBE REVERSIBLE RESISTANCE-SWITCHING ELEMENT AND METHODS OF FORMING THE SAME」という米国特許出願第１１／９６８，１５４号（特許文献６）、ならびに（５）２００８年４月１１日に出願された「MEMORY CELL THAT EMPLOYS A SELECTIVELY FABRICATED CARBON NANO-TUBE REVERSIBLE RESISTANCE-SWITCHING ELEMENT FORMED OVER A BOTTOM CONDUCTOR AND METHODS OF FORMING THE SAME」という米国仮特許出願第６１／０４４，４１４号（特許文献７）に関する。
【０００４】
可逆抵抗スイッチング素子から形成される不揮発性メモリは公知である。例えば、あらゆる目的のためにその全体が本願明細書において参照により援用されている、２００７年１２月３１日に出願された「MEMORY CELL THAT EMPLOYS A SELECTIVELY FABRICATED CARBON NANO-TUBE REVERSIBLE RESISTANCE-SWITCHING ELEMENT AND METHODS OF FORMING THE SAME」という米国特許出願第１１／９６８，１５４号（特許文献６）に記載されている書き換え可能な不揮発性メモリセルは、炭素等のカーボンベースの可逆抵抗スイッチング材と直列に結合されたダイオードを含む。
しかし、書き換え可能な抵抗スイッチング材からメモリデバイスを製造するのは技術的に難しい。抵抗スイッチング材を使用するメモリデバイスの形成方法の改善が望ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国仮特許出願第６１／０４４，４０６号
【特許文献２】米国特許出願第１２／４１０，７７１号
【特許文献３】米国特許出願第１２／４１０，７８９号
【特許文献４】米国特許出願第１１／９６８，１５６号
【特許文献５】米国特許出願第１１／９６８，１５９号
【特許文献６】米国特許出願第１１／９６８，１５４号
【特許文献７】米国仮特許出願第６１／０４４，４１４号
【特許文献８】米国特許出願第１１／１２５，９３９号
【特許文献９】米国特許第６，７０６，４０２号
【特許文献１０】米国特許出願第１１／４４４，９３６号
【特許文献１１】米国特許第６，９５２，０３０号
【特許文献１２】米国特許出願第１１／６９２，１５１号
【特許文献１３】米国特許第５，９１５，１６７号
【特許文献１４】米国特許出願第１１／２９８，３３１号
【特許文献１５】米国特許第７，１７６，０６４号
【非特許文献】
【０００６】
【非特許文献１】Smith et al., "Polishing TiN for Nanotube Synthesis," Proceedings of the 16th Annual Meeting of the American Society for Precision Engineering, Nov. 10-15, 2001
【非特許文献２】Rao et al., "In Situ-Grown Carbon Nanotube Array With Excellent Field Emission Characteristics," Appl. Phys. Letters, 76:25, 19 June 2000, pp. 3813-3815
【発明の概要】
【０００７】
本発明の第１の態様において、メモリセルを製造する方法が提供され、この方法は、（１）基板の上にステアリング素子を製造することと、（２）（ａ）基板の上にシリコンゲルマニウム（「Ｓｉ／Ｇｅ」）層を堆積させることによりＣＮＴシード層を製造することと、（ｂ）ＣＮＴシード層をパターニングしかつエッチングすることと、（ｃ）ＣＮＴシード層上でＣＮＴ材を選択的に製造することと、によりステアリング素子に結合された可逆抵抗スイッチング素子を製造することと、を含む。
【０００８】
本発明の第２の態様において、メモリセルを製造する方法が提供され、この方法は、（１）基板の上に第１の導体を製造することと、（２）（ａ）第１の導体の上にＳｉ／Ｇｅ層を堆積させることによりＣＮＴシード層を製造することと、（ｂ）ＣＮＴシード層をパターニングしかつエッチングすることと、（ｃ）ＣＮＴシード層上でＣＮＴ材を選択的に製造することと、により第１の導体の上に可逆抵抗スイッチング素子を製造することと、（３）第１の導体の上にダイオードを製造することと、（４）ダイオードと可逆抵抗スイッチング素子との上に第２の導体を製造することと、を含む。
【０００９】
本発明の第３の態様において、メモリセルを製造する方法が提供され、この方法は、（１）ソース領域とドレイン領域とを有する薄膜トランジスタを製造すること、（２）トランジスタのソース領域もしくはドレイン領域へ結合される第１の導体を製造することと、（３）（ａ）第１の導体の上にＳｉ／Ｇｅ層を堆積させることによりＣＮＴシード層を製造することと、（ｂ）ＣＮＴシード層をパターニングしかつエッチングすることと、（ｃ）ＣＮＴシード層上でＣＮＴ材を選択的に製造することと、により第１の導体へ結合された可逆抵抗スイッチング素子を製造することと、（４）第１の導体の上にダイオードを製造することと、（５）可逆抵抗スイッチング素子の上に第２の導体を製造することと、を含む。
【００１０】
本発明の第４の態様において、メモリセルが提供され、このメモリセルは、（１）ステアリング素子と、（２）パターニングされかつエッチングされ、シリコンゲルマニウムを備える、カーボンナノチューブ（「ＣＮＴ」）シード層と、（３）ステアリング素子へ結合され、かつＣＮＴシード層上に選択的に製造されるＣＮＴ材を含む可逆抵抗スイッチング素子と、を備える。
【００１１】
本発明の第５の態様において、メモリセルが提供され、このメモリセルは、（１）第１の導体と、（２）第１の導体の上に形成される第２の導体と、（３）第１および第２の導体間に形成されるダイオードと、（４）第１および第２の導体間にてＳｉ／Ｇｅを備えるＣＮＴシード層と、（５）ＣＮＴシード層上で選択的に製造されるＣＮＴ材を含む可逆抵抗スイッチング素子と、を備える。
【００１２】
本発明の第６の態様において、メモリセルが提供され、このメモリセルは、（１）ソース領域とドレイン領域とを有する薄膜トランジスタと、（２）ソース領域もしくはドレイン領域へ結合される第１の導体と、（３）第１の導体の上に製造されるＳｉ／Ｇｅを備えるＣＮＴシード層と、（４）ＣＮＴシード層上に選択的に製造されるＣＮＴ材を含む可逆抵抗スイッチング素子と、（５）可逆抵抗スイッチング素子の上に形成される第２の導体と、を備える。このほかにも本発明の実施形態により数多くの態様が提供される。
【００１３】
以降の詳細な説明と、添付の特許請求の範囲と、添付の図面から本発明の他の特徴・態様がより十全に明らかとなる。
本発明の特徴は、以降の詳細な説明を添付の図面と併せて検討することにより、より明確に理解できるはずである。図面で同じ参照番号は同じ要素を指す。
【図面の簡単な説明】
【００１４】
【図１】本発明により提供される代表的なメモリセルの概略図である。
【図２Ａ】本発明により提供されるメモリセルの第１の実施形態の簡略斜視図である。
【図２Ｂ】図２Ａの複数のメモリセルから形成された第１のメモリレベルの一部分の簡略斜視図である。
【図２Ｃ】本発明により提供される第１の代表的な三次元メモリアレイの一部分の簡略斜視図である。
【図２Ｄ】本発明により提供される第２の代表的な三次元メモリアレイの一部分の簡略斜視図である。
【図３Ａ】図２Ａのメモリセルの第１の代表的な実施形態の断面図である。
【図３Ｂ】図２Ａのメモリセルの第２の代表的な実施形態の断面図である。
【図３Ｃ】図２Ａのメモリセルの第３の代表的な実施形態の断面図である。
【図３Ｄ】図２Ａのメモリセルの第４の代表的な実施形態の断面図である。
【図４Ａ】本発明により単一メモリレベルを製造するときの基板の一部分の断面図を示す。
【図４Ｂ】本発明により単一メモリレベルを製造するときの基板の一部分の断面図を示す。
【図４Ｃ】本発明により単一メモリレベルを製造するときの基板の一部分の断面図を示す。
【図４Ｄ】本発明により単一メモリレベルを製造するときの基板の一部分の断面図を示す。
【図５】本発明により提供される第１の代替のメモリセルの断面図である。
【発明を実施するための形態】
【００１５】
一部のＣＮＴ材については、不揮発性メモリでの使用に適する可能性がある可逆抵抗スイッチング特性を呈することが分かっている。しかし、堆積もしくは成長したＣＮＴ材の表面形状は通常粗く、多数の峰、谷等の厚みのばらつきが顕著である。厚みにばらつきがあると、ＣＮＴ材のエッチングにあたって基板の過剰なエッチングを回避するのは困難で、製造コストが増大するほか、集積回路での使用にともない複雑さが増す。
【００１６】
本発明によると、メモリセルの中でエッチングが困難なＣＮＴ書き換え可能な抵抗スイッチング材をエッチングなしで使用できる。例えば、少なくとも１つの実施形態で提供されるメモリセルではＣＮＴシード層を堆積させ、ＣＮＴシード層のパターニングとエッチングを行い、パターニングされエッチングされたＣＮＴシード層上でＣＮＴ材を選択的に製造することにより、ＣＮＴ可逆抵抗スイッチング材を形成する。（１）粗面化窒化チタンまたは窒化タンタル等の単一粗面化窒化金属層、（２）平滑もしくは粗面化窒化金属に金属触媒を被覆したものから形成される多層構造、（３）ニッケル、コバルト、鉄等の単一金属触媒層、または（４）非金属シリコンゲルマニウム（「Ｓｉ／Ｇｅ」）シード層等、このＣＮＴシード層はＣＮＴ形成を促進する層でよい。ＣＮＴシード層上におけるＣＮＴ材の選択的な形成は、ＣＮＴ材をエッチングする必要性を排除または極小化できる。
ここで用いるシリコンゲルマニウム（すなわち、「Ｓｉ／Ｇｅ」）とは、Ｓｉに富む層とＧｅに富む層とを任意の順序に含むナノ粒子アイランドまたは薄膜積層かシリコン（「Ｓｉ」）とゲルマニウム（「Ｇｅ」）をある程度の比率で含有する堆積もしくは形成材を指す。
【００１７】
代表的なＣＮＴシード層は窒化チタン、窒化タンタル、ニッケル、コバルト、鉄等のほかに非金属Ｓｉ／Ｇｅシード層を含む。実施形態によっては窒化チタンまたは窒化タンタル層をＣＮＴシード層として使用するために粗面化する。粗面化された窒化チタンまたは窒化タンタルは、それ自体がＣＮＴシード層の役割を果たす。他の実施形態において、ＣＮＴ材の形成を促進するために粗面化された窒化チタンまたは窒化タンタル層をさらなる導電層で被覆する。かかる導電層には窒化チタンまた窒化はタンタル層によるパターニングとエッチングを施せるほか、パターニングされエッチングされた窒化チタンまたは窒化タンタル層の上に導電層を選択的に堆積させることもできる。代表的な導電層はニッケル、コバルト、鉄等を含む。
【００１８】
ここで用いるＣＮＴ材とは、１つ以上のシングルおよび／またはマルチウォールＣＮＴを含む材料を指す。実施形態によってはＣＮＴ材の各チューブが垂直に並ぶ。垂直に並んだＣＮＴでは、横向きの伝導がほとんどないか皆無の状態で電流を垂直に流すことができる。実施形態によってはＣＮＴ材の各チューブを概ね垂直に並べることで、隣接メモリセル間で横方向伝導路もしくは橋絡伝導路の形成を抑えるか、さもなくば阻止する。この垂直の並びにより、あるメモリセルの状態が隣接メモリセルの状態および／またはプログラミングの影響を受けたり「妨害されたり」するのを軽減および／または阻止する。それぞれのチューブが分離された状態がＣＮＴ材の厚み全体にわたって続く場合とそうでない場合とがあることに留意するべきである。例えば、初期成長段階で個々のチューブの一部またはほとんどは垂直に並び、分離されている。しかし、垂直の長さが増すにつれチューブが部分的に互いに接触することがあり、絡み合うことすらある。これ以降はＣＮＴ材を形成する代表的な手法を説明する。
【００１９】
本発明の代表的なメモリセル
図１は、本発明により提供される代表的なメモリセル１００の概略図である。メモリセル１００は、ステアリング素子１０４へ結合された可逆抵抗スイッチング素子１０２を含む。
可逆抵抗スイッチング素子１０２は、２つ以上の状態で抵抗を可逆的に切り替えることができる可逆抵抗スイッチング材（分けて図に示されていない）を含む。例えば、素子１０２の可逆抵抗スイッチング材は、製造時に初期低抵抗状態にある。第１の電圧および／または電流を印加すると、この可逆抵抗スイッチング材は高抵抗状態に切り替わり得る。第２の電圧および／または電流を印加すると、可逆抵抗スイッチング材は低抵抗状態に戻る。あるいは可逆抵抗スイッチング素子１０２は製造時に初期高抵抗状態にあり、適切な電圧および／または電流の印加により低抵抗状態へ可逆的に切り替えることができる。
【００２０】
メモリセルの中で使用される場合、ある１つの抵抗状態がバイナリ「０」に相当し、もうひとつの抵抗状態はバイナリ「１」に相当するが、３つ以上のデータ／抵抗状態を使用することもできる。例えば、あらゆる目的のためにその全体が本願明細書において参照により援用されている、２００５年５月９日に出願された「REWRITEABLE MEMORY CELL COMPRISING A DIODE AND A RESISTANCE-SWITCHING MATERIAL」という米国特許出願第１１／１２５，９３９号（特許文献８）には数多くの可逆抵抗スイッチング材と可逆抵抗スイッチング素子を使用するメモリセルの動作が記載されている。
【００２１】
本発明の少なくとも１つの実施形態において、選択的に堆積もしくは成長されるＣＮＴ材を用いて可逆抵抗スイッチング素子１０２を形成する。後ほど詳述するように、選択的に形成されるＣＮＴ材の使用によりＣＮＴ材をエッチングする必要はなくなる。このため可逆抵抗スイッチング素子１０２の製造は簡素化される。残りの説明では可逆抵抗スイッチング素子１０２のことをＣＮＴ素子１０２と呼ぶこともある。
ステアリング素子１０４は、可逆抵抗スイッチング素子１０２の電圧および／または電流を選択的に制限することにより非オーム伝導を呈する薄膜トランジスタ、ダイオード、またはその他の好適なステアリング素子を含み得る。このように二次元または三次元メモリアレイの一部としてメモリセル１００を使用すれば、メモリセル１００でデータの書き込みおよび／または読み出しを行う際に、アレイ内の他のメモリセルの状態に影響が及ぶことはない。
【００２２】
メモリセル１００は、高プログラミング電圧（例えば、約４Ｖ超等）の印加によるＣＮＴ素子１０２の双安定抵抗変化に基づき作動する。メモリセル１００を流れる電流はＣＮＴ素子１０２の抵抗によって調整される。メモリセル１００はこのプログラミング電圧より低い電圧で読み出すことができ、ＣＮＴ素子１０２の抵抗は変化しない。あらゆる目的のためにその全体が本願明細書において参照により援用されている、Rueckes らの米国特許第６，７０６，４０２号（特許文献９）には、２状態間の抵抗差が１００倍を超えると記載されている。
これ以降は図２Ａ〜５を参照しながらメモリセル１００、可逆抵抗スイッチング素子１０２、およびステアリング素子１０４の代表的な実施形態を説明する。
【００２３】
メモリセルの第１の代表的な実施形態
図２Ａは、本発明により提供されるメモリセル２００の第１の実施形態の簡略斜視図である。図２Ａを参照すると、メモリセル２００は、第１の導体２０６と第２の導体２０８との間でダイオード２０４と直列に結合された可逆抵抗スイッチング素子２０２を含む。実施形態によっては可逆抵抗スイッチング素子２０２とダイオード２０４との間に障壁層２１０、導電層２１２、および／またはＣＮＴシード層２１４が形成され得る。例えば、障壁層２１０は窒化チタン、窒化タンタル、窒化タングステン等を含み、導電層２１２はタングステンまたはその他の好適な金属層を含み得る。
【００２４】
実施形態によっては窒化チタン、窒化タンタル、ニッケル、コバルト、鉄等のＣＮＴシード層２１４はＣＮＴ材の形成を促進する導電層である。ＣＮＴシード層２１４は特定の一実施形態において、化学的機械的研磨（「ＣＭＰ」）やその他の好適な工程により粗面化される窒化チタンまたは窒化タンタルである。別の実施形態では粗面化もしくは平滑窒化チタン、窒化タンタル、その他の類似層が、ＣＮＴ材の形成を促進するニッケル、コバルト、鉄等の金属触媒層によって被覆される。ＣＮＴシード層２１４は、別の実施形態において、ニッケル、コバルト、鉄等の単なる金属触媒層であってよい。ＣＮＴシード層２１４は、さらに別の実施形態において、ＣＮＴの形成を促進する非金属Ｓｉ／Ｇｅ層であってよい。
【００２５】
後ほど詳述するように、障壁層２１０、導電層２１２、および／またはＣＮＴシード層２１４はダイオード２０４の形成時にハードマスクの役割を果たす。例えば、あらゆる目的のためにその全体が本願明細書において参照により援用されている、２００６年５月１３日に出願された「CONDUCTIVE HARD MASK TO PROTECT PATTERNED FEATURES DURING TRENCH ETCH 」という米国特許出願第１１／４４４，９３６号（特許文献１０）には、金属ハードマスクの使用が記載されている。ダイオード２０４と導体２０６との間には、窒化チタン、窒化タンタル、窒化タングステン等のさらなる障壁層２１６を形成することもできる。
【００２６】
導電層２１２、障壁層２１０、ダイオード２０４、および障壁層２１６とともにＣＮＴシード層２１４をパターニングすることにより、ＣＮＴシード層２１４にはさらなるパターニング段階とエッチング段階が不要となるため、メモリセル２００の製造は簡素化される。また、ＣＮＴ材はパターニングされエッチングされたＣＮＴシード層２１４上で選択的に形成される（例えば、パターニングされエッチングされたＣＮＴシード層２１４上にのみ形成される）ため、ＣＮＴ材のエッチングは必要ない。この選択的に形成されるＣＮＴ材が可逆抵抗スイッチング素子２０２となる。
【００２７】
実施形態によっては、可逆抵抗スイッチング素子２０２を形成するＣＮＴ材の一部分、例えば１つ以上のフィラメントだけが、切り替わり、かつ／または切り替え可能となる。  ダイオード２０４は任意の好適なダイオード、例えば垂直の多結晶ｐ−ｎまたはｐ−ｉ−ｎダイオードを含み得る。これはダイオードのｐ形領域の上にｎ形領域が位置する場合は上向きとなり、ダイオードのｎ形領域の上にｐ形領域が位置する場合は下向きとなる。ダイオード２０４の代表的な実施形態については図３Ａ〜Ｃを参照しながら後ほど説明する。
第１および／または第２の導体２０６、２０８はタングステン、何らかの適切な金属、高濃度にドープされた半導体材、導電性シリサイド、導電性シリサイド−ゲルマニド、導電性ゲルマニド等の任意の好適な導電材を含み得る。図２Ａの実施形態で第１および第２の導体２０６、２０８はレールの形で別々の方向に延在する（例えば、互いに概ね垂直に延在する）。これとは別の導体形状および／または構成を用いることもできる。実施形態によってはデバイスの性能を向上させるためおよび／またはデバイス製造を支援するため、障壁層、接着層、反射防止塗膜、および／またはその他（図示せず）を第１および／または第２の導体２０６と併せて使用する。
【００２８】
図２Ｂは、図２Ａの複数のメモリセル２００から形成されたメモリアレイ２１８の一部分の簡略斜視図である。簡潔を図るため、可逆抵抗スイッチング素子２０２と、ＣＮＴシード層２１４と、ダイオード２０４と、障壁層２１０および２１６と、導電層２１２とは個別に示されていない。メモリアレイ２１８は複数のビット線（第２の導体２０８）とワード線（第１の導体２０６）へ多数のメモリセルが結合（図に示されている）された「クロスポイント」アレイである。これとは別のメモリアレイ構成を使用することもでき、多数のメモリレベルを使用することもできる。例えば、図２Ｃは、第１のメモリレベル２２２が第２のメモリレベル２２４の下に位置するモノリシックな三次元アレイ２２０の一部分の簡略斜視図である。図２Ｃの実施形態で、それぞれのメモリレベル２２２、２２４はクロスポイントアレイの中に複数のメモリセル２００を含む。簡潔を図るために図２Ｃには示されていないが、第１および第２のメモリレベル２２２および２２４の間にさらなる層（例えば、レベル間誘電体等）が存在し得ることが理解できるはずである。これとは別のメモリアレイ構成を使用することもでき、さらなるメモリレベルを使用することもできる。図２Ｃの実施形態で全てのダイオードを同じ方向に「向ける」と、例えば全てのダイオードを上向きにすると、あるいは下向きにすると、ダイオードの製造は簡略化される。これはｐ−ｉ−ｎダイオードのｐ形のドープされた領域を下にするか上にするかによって決まる。
【００２９】
実施形態によっては、例えば、あらゆる目的のためにその全体が本願明細書において参照により援用されている、「HIGH-DENSITY THREE-DIMENSIONAL MEMORY CELL」という米国特許第６，９５２，０３０号（特許文献１１）に記載されているようにメモリレベルを形成し得る。例えば、図２Ｄに見られるように、第１のメモリレベルの上位導体を、第１のメモリレベルの上に位置する第２のメモリレベルの下位導体として使用できる。あらゆる目的のためにその全体が本願明細書において参照により援用されている、２００７年３月２７日に出願された「LARGE ARRAY OF UPWARD POINTING P-I-N DIODES HAVING LARGE AND UNIFORM CURRENT」という米国特許出願第１１／６９２，１５１号（特許文献１２）に記載されているように、かかる実施形態において、望ましくは隣接メモリレベル上のダイオードが反対方向を向く。例えば、第１のメモリレベル２２２のダイオードは矢印Ａ1が示すように上向きのダイオードであり（例えば、ｐ形領域をダイオードの底部とする）、第２のメモリレベル２２４のダイオードは矢印Ａ2が示すように下向きのダイオードである（例えば、ｎ形領域をダイオードの底部とする）。
【００３０】
モノリシックな三次元メモリアレイとは、ウェハ等の単一基板上に多数のメモリレベルを形成したものであって、レベルとレベルの間に基板は介在しない。１メモリレベルを形成する層を、既存段の層上に直接堆積もしくは成長させる。これとは対照的に、Leedy の「THREE DIMENSIONAL STRUCTURE MEMORY」という米国特許第５，９１５，１６７号（特許文献１３）に記載されているように、これまでスタック型メモリの構築にあたってはメモリレベルをそれぞれ別々の基板上に形成し、上下のメモリレベルを互いに接着していた。接着に先立ち基板を薄くしたりメモリレベルから取り除くこともできるが、メモリレベルはそもそも別々の基板上に形成されているから、そのようなメモリは真のモノリシックな三次元メモリアレイといえない。
【００３１】
図３Ａは、図２Ａのメモリセル２００の第１の代表的な実施形態の断面図である。図３Ａを参照すると、メモリセル２００は可逆抵抗スイッチング素子２０２と、ダイオード２０４と、第１および第２の導体２０６、２０８とを含む。
既に述べたように、ダイオード２０４は上向きか下向きの垂直なｐ−ｎまたはｐ−ｉ−ｎダイオードでよい。隣接するメモリレベルが導体を共用する図２Ｄの実施形態で、隣接するメモリレベルのダイオードは望ましくは反対方向を向き、例えば第１のメモリレベルは下向きのｐ−ｉ−ｎダイオードとし、隣接する第２のメモリレベルは上向きのｐ−ｉ−ｎダイオードとする（あるいは逆でもよい）。
【００３２】
実施形態によってはポリシリコン、多結晶シリコンゲルマニウム合金、ポリゲルマニウム、その他の何らかの好適な材料等の多結晶半導体材からダイオード２０４を形成する。例えば、ダイオード２０４は高濃度にドープされたｎ＋ポリシリコン領域３０２と、ｎ＋ポリシリコン領域３０２上の低濃度にドープされたかまたは真性（意図的にドープされていない）ポリシリコン領域３０４と、真性領域３０４上の高濃度にドープされたｐ＋ポリシリコン領域３０６とを含み得る。実施形態によってはｎ＋ポリシリコン領域３０２から真性領域３０４へのドーパントの移動を防止および／または軽減するため、薄いゲルマニウムおよび／またはシリコンゲルマニウム合金層（図示せず）をｎ＋ポリシリコン領域３０２上に形成し得る。例えば、あらゆる目的のためにその全体が本願明細書において参照により援用されている、２００５年１２月９日に出願された「DEPOSITED SEMICONDUCTOR STRUCTURE TO MINIMIZE N-TYPE DOPANT DIFFUSION AND METHOD OF MAKING」という米国特許出願第１１／２９８，３３１号（特許文献１４）には、かかる層の使用が記載されている。実施形態によってはゲルマニウムを約１０％以上含む数百オングストローム以下のシリコンゲルマニウム合金を使用し得る。
ｎ＋領域とｐ＋領域の位置を逆にできることが理解できるはずである。第１の導体２０６とｎ＋領域３０２との間には、窒化チタン、窒化タンタル、窒化タングステン等の障壁層３０８を形成できる（例えば、ポリシリコン領域への金属原子の移動を防止および／または軽減するため）。
【００３３】
堆積シリコン（例えば、アモルフォス、または多結晶等）からダイオード２０４を製造する場合は、製造時に堆積シリコンを低抵抗状態に置くため、ダイオード２０４上にシリサイド層３１０を形成できる。堆積シリコンを低抵抗状態に切り替えるにあたって大きな電圧が要求されないため、メモリセル２００のプログラミングは容易になる。例えば、チタンやコバルト等のシリサイド形成金属層３１２をｐ＋ポリシリコン領域３０６上に堆積させ得る。この後ダイオード２０４を形成する堆積シリコンを結晶化するためのアニールステップ（後述）では、シリサイド形成金属層３１２とダイオード２０４の堆積シリコンとが互いに作用しシリサイド形成金属層３１２の一部または全部を消費しながらシリサイド層３１０を形成する。
【００３４】
あらゆる目的のためにその全体が本願明細書において参照により援用されている、「MEMORY CELL COMPRISING A SEMICONDUCTOR JUNCTION DIODE CRYSTALLIZED ADJACENT TO A SILICIDE 」という米国特許第７，１７６，０６４号（特許文献１５）に記載されているように、アニールのときにはチタンおよび／またはコバルト等のシリサイド形成材が堆積シリコンと反応してシリサイド層を形成する。チタンシリサイドやコバルトシリサイドの格子間隔はシリコンのものに近似し、堆積シリコンが結晶化するときには、シリサイド層が近傍の堆積シリコンにとっての「結晶化テンプレート」もしくは「シード」の役割を果たし得るとされる（例えば、アニールのときにはシリサイド層３１０によりシリコンダイオード２０４の結晶構造が強化される）。これにより低抵抗シリコンが提供される。シリコンゲルマニウム合金および／またはゲルマニウムダイオードでも同様の結果が得られる。
【００３５】
図３Ａの実施形態では、パターニングされエッチングされたＣＮＴシード層３１４上にＣＮＴ材を形成する選択的製造工程によって可逆抵抗スイッチング素子２０２が形成される。実施形態によっては、ＣＮＴシード層３１４は（１）粗面化窒化チタンまたは窒化タンタル等の単一粗面化窒化金属層、（２）平滑もしくは粗面化窒化金属に金属触媒を被覆したものから形成される多層構造、（３）ニッケル、コバルト、鉄等の単一金属触媒層、または（４）非金属シリコンゲルマニウム（「Ｓｉ／Ｇｅ」）シード層等でよい。代表的なＣＮＴシード層材として窒化チタンまたは窒化タンタル、および／またはニッケル、コバルト、鉄、その他の好適な金属および／または触媒、非金属Ｓｉ／Ｇｅ材等がある。
【００３６】
実施形態によっては、導電性シリサイド形成金属層３１２の上にＣＮＴシード層３１４と可逆抵抗スイッチング素子２０２とを形成し得る。かかる実施形態では、図４Ａ〜４Ｄを参照しながら後述するようにダイオード２０４の形成時にＣＮＴシード層３１４とシリサイド形成金属層３１２のパターニングとエッチングとを行う。別の実施形態ではＣＮＴシード層３１４と抵抗スイッチング素子２０２の形成に先立ちシリサイド形成金属層３１２の上に金属ハードマスクを形成し得る。例えば、障壁層３１６および／または導電層３１８をシリサイド形成金属層３１２の上に形成する。次に、導電層３１８の上にＣＮＴシード層３１４を形成する。障壁層３１６は窒化チタン、窒化タンタル、窒化タングステン等を含んでよく、導電層３１８はタングステン等の好適な金属層を含んでよい。
【００３７】
後ほど詳述するように、障壁層３１６および／または導電層３１８、ならびにＣＮＴシード層３１４は、ダイオード２０４の形成中にハードマスクの役割を果たし、上部導体２０８の形成中に起こり得る任意のオーバーエッチングを緩和し得る（前に援用されている特許文献１０に記載されている）。例えば、ＣＮＴシード層３１４、障壁層３１６、および導電層３１８のパターニングとエッチングを行い、ダイオード２０４のエッチングのときにはこれらをマスクとして使用する。ＣＮＴシード層３１４、導電層３１８、障壁層３１６、シリサイド形成金属層３１２、ダイオード２０４（ｐ＋ポリシリコン層３０６、真性層３０４、ｎ＋ポリシリコン層３０２）、ならびに障壁層３０８のエッチングにより柱状構造３２０ができあがる。柱状構造３２０を、メモリレベル上に製造されたメモリセル２００を含む他のメモリセル（図示せず）の他の類似の柱状構造から隔絶するため、柱状構造３２０の上と周囲には誘電材３２２を堆積させる。次に、ＣＭＰか誘電体エッチバック段階を実施して誘電材３２２を平坦化し、ＣＮＴシード層３１４の上部から誘電材を取り除く。
【００３８】
ＣＭＰまたは誘電体エッチバック段階でＣＮＴシード層３１４の表面を粗面化することもできる。例えば、実施形態によっては前述したＣＭＰまたは誘電体エッチバック段階により、および／またはさらなる粗面化段階により、ＣＮＴシード層３１４に含まれる窒化チタンを粗面化する。粗面化された窒化チタン面はＣＮＴ製造のためのシード面として使用できる。例えば、Smith et al., "Polishing TiN for Nanotube Synthesis," Proceedings of the 16th Annual Meeting of the American Society for Precision Engineering, Nov. 10-15, 2001（非特許文献１）に説明されているように、粗面化された窒化チタンにより垂直整列ＣＮＴの形成が促進されることが分かっている。Rao et al., "In Situ-Grown Carbon Nanotube Array With Excellent Field Emission Characteristics," Appl. Phys. Letters, 76:25, 19 June 2000, pp. 3813-3815（非特許文献２）も参照されたい。
【００３９】
一例として、ＣＮＴシード層３１４は、算術平均表面粗さＲａが約８５０〜約４，０００オングストローム、より望ましくは約４，０００オングストロームの窒化チタンまたは窒化タンタル等の約１，０００〜約５，０００オングストロームの金属窒化物であってよい。実施形態によっては、ＣＮＴの形成に先立ち粗面化された金属窒化物層に約１〜約２００オングストローム、より望ましくは約２０オングストローム以下の金属触媒層、例えばニッケル、コバルト、鉄等を堆積させる。ＣＮＴシード層３１４は、さらに別の実施形態において、約１〜約２００オングストローム、より望ましくは約２０オングストローム以下の金属触媒層、例えばニッケル、コバルト、鉄等により被覆された約２０〜約５００オングストロームの粗面化されてない平滑なチタン、タンタル等の金属窒化物を含み得る。ニッケル、コバルト、鉄等の金属触媒層は、任意の実施形態において、連続する膜か不連続の膜である。ＣＮＴシード層３１４は、さらに別の実施形態において、約１〜約５００オングストローム、より望ましくは約５オングストローム〜約１９オングストロームのＳｉ／Ｇｅ材を含み得る。これとは別の材料、厚み、表面粗さを用いることもできる。
誘電材３２２の平坦化に続いてＣＮＴ製造工程を実施し、ＣＮＴシード層３１４上に選択的にＣＮＴ材３２４を成長および／または堆積させる。このＣＮＴ材３２４が可逆抵抗スイッチング素子２０２として働く。ＣＮＴシード層３１４上でのＣＮＴ材の形成にあたっては何らかの好適な方法を用いることができる。例えば、化学蒸着（「ＣＶＤ」）、プラズマＣＶＤ（「ＰＥＣＶＤ」）、レーザ蒸着、電気アーク放電等を用いることができる。
【００４０】
１つの代表的な実施形態において、キシレン、アルゴン、水素、および／またはフェロセンにて温度約６７５〜７００℃、流量約１００ｓｃｃｍの約３０分にわたるＣＶＤによりＴｉＮシード層上にＣＮＴを形成し得る。これとは別の温度、ガス、流量、および／または成長時間を用いることもできる。
別の代表的な実施形態では、約２０％のＣ2 Ｈ4 と８０％のアルゴンにて温度約６５０℃、圧力約５．５Ｔｏｒｒの約２０分にわたるＣＶＤによりニッケル触媒層上にＣＮＴを形成する。これとは別の温度、ガス、比率、圧力、および／または成長時間を用いることもできる。
さらに別の実施形態では、約８０％のアルゴン、水素、および／またはアンモニアで希釈された約２０％のメタン、エチレン、アセチレン、またはその他の炭化水素にて約６００〜９００℃の温度で約８〜３０分にわたり約１００〜２００ワットのＲＦ出力を使用するＰＥＣＶＤにより、ニッケル、コバルト、鉄等の金属触媒シード層上にＣＮＴを形成し得る。これとは別の温度、ガス、比率、出力、および／または成長時間を用いることもできる。
さらに別の実施形態では、ＣＶＤかＰＥＣＶＤによりＳｉ／Ｇｅシード層上にＣＮＴを形成し得る。少なくとも１つの実施形態では、Ｈ2 ガスで希釈されたメタンを使用し、約８５０℃にて約１０分にわたりＣＶＤ法を使用し得る。他の炭素前駆体を用いてＣＮＴを形成することもできる。
【００４１】
前述したように、ＣＮＴ材３２４は柱状構造３２０（ならびにメモリレベル上に製造されるメモリセル２００を含む他のメモリセルの他の類似の柱状構造（図示せず））のＣＮＴシード層３１４上にのみ形成される。実施形態によってはＣＮＴ材３２４が約１ナノメートル〜約１ミクロン（場合によっては数十ミクロン）、より望ましくは約１０〜約２０ナノメートルの厚みを持つが、これとは別の厚みを用いることもできる。ＣＮＴ材３２４における個々のチューブの密度は例えば約６．６×１０3 〜約１×１０6 ＣＮＴ／μ2 とし、より望ましくは少なくとも約６．６×１０4 ＣＮＴ／μ2 とするが、これとは別の密度を用いることもできる。例えば、一部の実施形態で柱状構造３２０の幅を約４５ナノメートルと仮定するならば、ＣＮＴ材３２４内のＣＮＴを少なくとも約１０本とするのが望ましく、より望ましくは少なくとも約１００本とする（ただし、ＣＮＴは１、２、３、４、５本と、これより少なくともよく、１００本より多くてもよい）。
【００４２】
ＣＮＴ材３２４の可逆抵抗スイッチング特性を向上させるため、実施形態によってはＣＮＴ材３２４のカーボンナノチューブの少なくとも約５０％、より望ましくは少なくとも約２／３を半導体とするのが望ましい。マルチウォールＣＮＴは通常金属であるのに対して、シングルウォールＣＮＴは金属または半導体である。１つ以上の実施形態において、半導体シングルウォールＣＮＴを主とするＣＮＴ材３２４が望ましい。別の実施形態では、ＣＮＴ材３２４のＣＮＴの５０％未満を半導体とする。
【００４３】
垂直に並んだＣＮＴでは、横向きの伝導がほとんどないか皆無の状態で電流を垂直に流すことができる。実施形態によっては隣接する柱状構造３２０間で横方向伝導路もしくは橋絡伝導路の形成を防ぐため、ＣＮＴ材３２４の各チューブが概ね垂直に並ぶように製造し得る（こうすることで、例えばあるメモリセルの状態が隣接メモリセルの状態および／またはプログラミングの影響を受けたり「妨害されたり」するのを軽減および／または防止する）。この垂直の並びがＣＮＴ材３２４の厚み全体にわたって続く場合とそうでない場合があることに留意するべきである。例えば、初期成長段階で個々のチューブの一部またはほとんどは垂直に並んでいる（例えば、接触していない）。しかし、垂直の長さが増すにつれ個々のチューブが部分的に互いに接触することがあり、絡み合うことすらある。
【００４４】
実施形態によってはＣＮＴ材３２４の可逆抵抗スイッチング特性を改善もしくは調整するため、意図的にＣＮＴ材３２４に欠陥を作る。例えば、ＣＮＴシード層３１４上にＣＮＴ材３２４を形成した後に、アルゴン、Ｏ2 、またはその他の種をＣＮＴ材３２４に注入することによりＣＮＴ材３２４に欠陥を作る。第２の例ではアルゴンまたはＯ2プラズマ（バイアスまたはケミカル）にＣＮＴ材３２４を晒すことにより、意図的にＣＮＴ材３２４に欠陥を作る。
本発明による実施形態では、ＣＮＴ材３２４を形成してから誘電体を堆積させる前にアニールステップを実施し得る。具体的には、真空内か１つ以上の形成ガスの存在下で約３５０℃〜約９００℃の温度にて約３０〜約１８０分にわたりアニールを行うことができる。望ましくは、約８０％（Ｎ2 ）：２０％（Ｈ2 ）混合の形成ガスにて、約６２５℃で約１時間にわたりアニールを行う。
【００４５】
好適な形成ガスはＮ2 、Ａｒ、Ｈ2 のうちのいずれか１つ以上を含み、望ましい形成ガスは約７５％を上回るＮ2 またはＡｒと約２５％を下回るＨ2 との混合気を含み得る。あるいは真空を用いることもできる。好適な温度は約３５０℃〜約９００℃に及び、望ましい温度は約５８５℃〜約６７５℃に及ぶ場合がある。好適な期間は約０．５時間〜約３時間に及び、望ましい期間は約１時間〜約１．５時間に及ぶ場合がある。好適な圧力は約１ｍＴ〜約７６０ｍＴに及び、望ましい圧力は約３００ｍＴ〜約６００ｍＴに及ぶ場合がある。
【００４６】
アニールにあたって、アニールと誘電体堆積との間に望ましくは約２時間のキュー時間を設ける。ランプアップ期間は約０．２時間〜約１．２時間に及び、望ましくは約０．５時間〜０．８時間とする。同様に、ランプダウン期間もまた約０．２時間から約１．２時間に及び、望ましくは約０．５時間〜０．８時間とする。
特定の理論に縛られることを欲するわけではないが、ＣＮＴ材は時間の経過にともない空気から水分を吸収し得ると考えられている。同様に、湿気によってＣＮＴ材が剥離する見込みは高くなると考えられている。場合によってはアニールを完全に省き、ＣＮＴ成長から誘電体堆積までに２時間のキュー時間を設けることも容認される。
【００４７】
そのようなＣＮＴ形成後のアニールにあたっては、ＣＮＴ材を含むデバイス上に存在する他の層もアニールに晒されるため、望ましくは他の層の存在を考慮に入れる。例えば、前述した望ましいアニールのパラメータによって他の層がダメージを受ける場合はアニールを省くか、そのパラメータを調整してよい。アニールのパラメータは、アニールされるデバイスの層を傷めることなく湿気が除去される範囲内で調整できる。例えば温度は、形成されるデバイスの総サーマルバジェット内にとどまるように調整できる。同様に、特定のデバイスに適した任意の好適な形成ガス、温度、および／または期間を採用できる。そのようなアニールは通常、任意のカーボンベースの層やカーボン含有材、例えばＣＮＴ材、グラファイト、グラフェン、非晶質炭素等を有する層に使用し得る。
【００４８】
ＣＮＴ材３２４／可逆抵抗スイッチング素子２０２を形成した後には、ＣＮＴ材３２４の上と周囲に誘電材３２６を堆積させることで、ＣＮＴ材３２４を、メモリレベル上に製造されたメモリセル２００を含む他のメモリセル（図示せず）の他の類似のＣＮＴ材の領域から隔絶する。次に、ＣＭＰか誘電体エッチバック段階を実施して誘電材３２６を平坦化し、ＣＮＴ材３２４の上部から誘電材を取り除く。
【００４９】
誘電材３２６を平坦化した後には上部導体２０８を形成する。実施形態によっては導電層３３０の堆積に先立ち、１つ以上の障壁層および／または接着層３２８をＣＮＴ材３２４／可逆抵抗スイッチング素子２０２の上に形成する。導電層３３０と障壁層３２８とをともにパターニングおよび／またはエッチングすることで上部導体２０８を形成することもできる。実施形態によっては、図４Ａ〜４Ｄを参照しながら後述するダマシン工程を用いて上部導体２０８を形成し得る。
【００５０】
上部導体２０８を形成した後には、ダイオード２０４の堆積半導体材を結晶化するため（および／またはシリサイド層３１０を形成するため）、メモリセル２００をアニールしてよい。少なくとも１つの実施形態では温度が約６００〜８００℃、より望ましくは約６５０〜７５０℃、窒素にて約１０秒〜約２分にわたりアニールを行う。これとは別の時間、温度、および／または環境をアニールに用いることもできる。前述したように、アニールのときにはシリサイド層３１０がダイオード２０４を形成する下位堆積半導体材にとって「結晶化テンプレート」もしくは「シード」の働きをする。これにより低抵抗ダイオード材が提供される。
【００５１】
実施形態によってはＣＮＴシード層３１４が１つ以上のさらなる層を含み得る。例えば、図２Ａのメモリセル２００の第２の代表的な実施形態の断面図にあたる図３Ｂでは、ＣＮＴシード層３１４がさらなる金属触媒層３３２を含んでいる。金属触媒層３３２は、ＣＭＰかエッチバックで露出したＣＮＴシード層３１４上に選択的に堆積させることができる。例えば、実施形態によっては無電解析出、電気めっき等により、粗面化された窒化チタンまたは窒化タンタルのＣＮＴシード層３１４上に、ニッケル、コバルト、鉄等の金属触媒層３３２を選択的に形成し得る。次に、金属触媒で被覆されたＣＮＴシード層３１４上にＣＮＴ材３２４を形成し得る。実施形態によっては金属触媒層３３２の使用により、ＣＮＴ形成時に触媒前駆体が必要でなくなる。代表的な金属触媒層の厚みは約１〜２００オングストロームであるが、これとは別の厚みを用いることもできる。かかる実施形態には金属ハードマスク層３１６および３１８を使用する場合とそうでない場合とがある。無電解析出、電気めっき等により、粗面化されていない平滑な窒化チタン、窒化タンタル等の層上に、ニッケル、コバルト、鉄等の金属触媒層を形成することもできる。
【００５２】
別の実施形態では、ＣＮＴシードのためにただ１つの金属触媒層３３２を使用し得る。例えば、図３Ｃは、図２Ａのメモリセル２００の第３の代表的な実施形態の断面図である。図３Ｃのメモリセル２００は図３Ｂのメモリセル２００に似ているが、粗面化ＣＮＴシード層３１４はない。図３Ｃに見られる実施形態では、柱状構造３２０の形成に先立ち導電層３１８上にＣＮＴシード層３１４を堆積させない。柱状構造３２０が形成された後には、柱状構造３２０の上と周囲に誘電材３２２を堆積させ、平坦化することにより、導電層３１８の上部を露出させる。次に、ニッケル、コバルト、鉄等の金属触媒層３３２を露出した導電層３１８上に選択的に堆積させ、金属触媒層３３２上にＣＮＴ材３２４を形成し得る。通常そのような実施形態には、金属ハードマスク層３１６および３１８を使用する場合とそうでない場合とがある。
【００５３】
別の実施形態では、ＣＮＴシードのために非金属Ｓｉ／Ｇｅ層を使用し得る。例えば、図３Ｄは、図２Ａのメモリセル２００の第４の代表的な実施形態の断面図である。図３Ｄのメモリセル２００は図３Ａのメモリセル２００に似ているが、非金属Ｓｉ／Ｇｅ  ＣＮＴシード層３１４’がある。鉄ベースの金属ＣＮＴシード材と違って、シリコン材とゲルマニウム材は従来の半導体製造施設材料に適合するため、非金属Ｓｉ／Ｇｅシードを使用すると有利である。
【００５４】
シリサイド形成金属層３１２の上にＳｉ／Ｇｅ  ＣＮＴシード層３１４’を形成することもできる。かかる実施形態では、図４Ａ〜４Ｄを参照しながら後述するように、ダイオード２０４の形成時にＣＮＴシード層３１４’とシリサイド形成金属層３１２のパターニングとエッチングを行う。パターン転写のためのハードマスクとしては酸化物層（図示せず）かＳｉ／Ｇｅ  ＣＮＴシード層３１４’を使用し得る。別の実施形態では、ＣＮＴシード層３１４’と抵抗スイッチング素子２０２の形成に先立ちシリサイド形成金属層３１２の上に金属ハードマスクを形成し得る。例えば、障壁層３１６および／または導電層３１８をシリサイド形成金属層３１２の上に形成し得る。次に、導電層３１８の上にＣＮＴシード層３１４’を形成し得る。障壁層３１６は窒化チタン、窒化タンタル、窒化タングステン等を含み、導電層３１８はタングステン等の好適な金属層を含み得る。
【００５５】
後ほど詳述するように、障壁層３１６および／または導電層３１８、ならびにＣＮＴシード層３１４’は、ダイオード２０４の形成中にハードマスクの役割を果たし、上部導体２０８の形成中に起こり得るオーバーエッチングを緩和し得る（前に援用されている特許文献１０に記載されている）。例えば、ＣＮＴシード層３１４’、障壁層３１６、および導電層３１８のパターニングとエッチングを行い、ダイオード２０４のエッチングのときにはこれらをマスクとして使用する。ＣＮＴシード層３１４’、導電層３１８、障壁層３１６、シリサイド形成金属層３１２、ダイオード２０４（ｐ＋ポリシリコン層３０６、真性層３０４、ｎ＋ポリシリコン層３０２）、ならびに障壁層３０８のエッチングにより柱状構造３２０ができあがる。柱状構造３２０を、メモリレベル上に製造されたメモリセル２００を含む他のメモリセル（図示せず）の他の類似の柱状構造から隔絶するため、柱状構造３２０の上と周囲には誘電材３２２を堆積させる。次に、ＣＭＰか誘電体エッチバック段階を実施して誘電材３２２を平坦化し、ＣＮＴシード層３１４’の上部から誘電材を取り除く。
【００５６】
代表的なメモリセルの製造工程
本発明による第１のメモリレベルの製造時における基板４００の一部分の断面図を図４Ａ〜Ｄに示す。後ほど説明するように第１のメモリレベルは複数のメモリセルを含み、それぞれのメモリセルは、基板上にＣＮＴ材を選択的に製造することによって形成される可逆抵抗スイッチング素子を含む。（図２Ｃ〜２Ｄを参照して前述したように、）第１のメモリレベルの上にはさらなるメモリレベルを製造できる。
【００５７】
図４Ａを参照すると、既に数通りの処理段階を経た基板４００が見られる。シリコン、ゲルマニウム、シリコンゲルマニウム、非ドープ、ドープ、バルク、シリコンオンインシュレータ等の基板４００は何らかの好適な基板でよく、さらなる回路を具備する場合とそうでない場合とがある。例えば、基板４００は、１つ以上のｎ形ウェルまたはｐ形ウェル領域（図示せず）を含み得る。
基板４００上には絶縁層４０２を形成する。絶縁層４０２は、実施形態によっては二酸化シリコン、窒化シリコン、酸窒化シリコンの層であり、さもなくば他の何らかの好適な絶縁層である。
【００５８】
絶縁層４０２を形成した後には絶縁層４０２の上に接着層４０４を形成する（例えば、物理蒸着法やその他の方法により形成する）。例えば、接着層４０４は約２０〜約５００オングストローム、望ましくは約１００オングストロームの窒化チタンでよく、さもなくば窒化タンタル、窒化タングステン、１つ以上の接着層を組み合わせたもの等の好適な接着層でよい。これとは別の材料および／または厚みを接着層に用いることもできる。実施形態によっては接着層４０４がオプションとなる。
【００５９】
接着層４０４を形成した後には接着層４０４の上に導電層４０６を堆積させる。導電層４０６は、タングステン等の適切な金属、高濃度にドープされた半導体材、導電性シリサイド、導電性シリサイド−ゲルマニド、導電性ゲルマニド等の何らかの好適な導電材であり、何らかの好適な方法（例えば、ＣＶＤ、物理蒸着法（「ＰＶＤ」）等）により堆積させる。導電層４０６は、少なくとも１つの実施形態において、約２００〜約２，５００オングストロームのタングステンを含み得る。これとは別の材料および／または厚みを導電層に用いることもできる。
【００６０】
導電層４０６を形成した後には接着層４０４と導電層４０６のパターニングとエッチングを行う。例えば、接着層４０４と導電層４０６のパターニングとエッチングにはソフトまたはハードマスクとウェットまたはドライエッチング処理による従来のリソグラフィ法を用いる。少なくとも１つの実施形態において、（図４Ａに示されているように、）接着層４０４と導電層４０６のパターニングとエッチングにより概ね平行で概ね同一平面の導体４０８を形成する。代表的な導体４０８の幅および／または導体４０８の間隔は約２００〜約２，５００オングストロームであるが、これとは別の導体幅および／または間隔を用いることもできる。
【００６１】
導体４０８が形成された後には、基板４００上に誘電体層４１０を形成して導体４０８間の空隙を埋める。例えば、約３，０００〜７，０００オングストロームの二酸化シリコンを基板４００上に堆積させ、化学的機械的研磨やエッチバック工程により平坦化することで平らな表面４１２を形成する。平面４１２では、（図に示されているように、）導体４０８の露出した上面が誘電材によって区切られる。窒化シリコン、酸窒化シリコン、ｌｏｗ−ｋ（低誘電率）誘電体等の他の誘電材、および／または他の誘電体層の厚みを用いることもできる。代表的なｌｏｗ−ｋ誘電体として炭素ドープされた酸化物、シリコン炭素層等がある。
【００６２】
本発明の別の実施形態では、ダマシン工程を用いて導体４０８を形成し得る。この場合、誘電体層４１０を形成し、パターニングし、エッチングすることで導体４０８のための開口部もしくは空隙を作る。次に、接着層４０４と導電層４０６（および／または必要に応じて導電性シード、導電性フィル、および／または障壁層）により開口部もしくは空隙を満たし得る。次に、接着層４０４と導電層４０６とを平坦化して平らな表面４１２を形成する。かかる実施形態では、接着層４０４によって開口部もしくは空隙の底面および側壁が覆われる。
【００６３】
平坦化の後には各メモリセルのダイオード構造を形成する。図４Ｂを参照すると、基板４００の平坦化された上面４１２の上に障壁層４１４が形成されている。障壁層４１４は約２０〜約５００オングストローム、望ましくは約１００オングストロームの窒化チタンでよく、さもなくば窒化タンタル、窒化タングステン、１つ以上の障壁層を組み合わせたもの、チタン／窒化チタンスタック、タンタル／窒化タンタルスタック、タングステン／窒化タングステンスタック等他の層と組み合わされた障壁層等、好適な障壁層でよい。これとは別の材料および／または厚みを障壁層に用いることもできる。
【００６４】
障壁層４１４を堆積させた後には、各メモリセルのダイオード形成に用いる半導体材の堆積が始まる（例えば、図２Ａ〜３のダイオード２０４等）。既に説明したように、それぞれのダイオードは垂直のｐ−ｎまたはｐ−ｉ−ｎダイオードでよい。実施形態によってはポリシリコン、多結晶シリコンゲルマニウム合金、ポリゲルマニウム、または他の何らかの好適な材料等の多結晶半導体材から各ダイオードを形成する。ここでは便宜上ポリシリコン下向きダイオードの形成について説明する。これとは別の材料および／またはダイオード構成を使用できることが理解できるはずである。
【００６５】
図４Ｂを参照し、障壁層４１４を形成した後には高濃度にドープされたｎ＋シリコン層４１６を障壁層４１４上に堆積させる。実施形態によっては、ｎ＋シリコン層４１６は堆積時に非晶質状態にある。別の実施形態において、ｎ＋シリコン層４１６は堆積時に多結晶状態にある。ｎ＋シリコン層４１６の堆積にはＣＶＤやその他の好適なプロセスを使用できる。少なくとも１つの実施形態では、例えば約１０21ｃｍ-3のドーピング濃度による約１００〜約１，０００オングストローム、望ましくは約１００オングストロームのリンまたはヒ素ドープシリコンからｎ＋シリコン層４１６を形成し得る。これとは別の層の厚み、ドーピング種別、および／またはドーピング濃度を用いることもできる。ｎ＋シリコン層４１６は、例えば堆積時にドナーガスを流すことによりその場で(in situ) ドープされてもよい。これとは別のドーピング方法を用いることもできる（例えば、注入等）。
【００６６】
ｎ＋シリコン層４１６を堆積させた後には、低濃度にドープされた真性および／または意図的にドープされていないシリコン層４１８をｎ＋シリコン層４１６上に形成する。実施形態によっては、真性シリコン層４１８は堆積時に非晶質状態にある。別の実施形態において、真性シリコン層４１８は堆積時に多結晶状態にある。真性シリコン層４１８の堆積にはＣＶＤやその他の好適な堆積方法を使用できる。真性シリコン層４１８の厚みは、少なくとも１つの実施形態において、約５００〜約４，８００オングストローム、望ましくは約２，５００オングストロームである。これとは別の厚みを真性層に用いることもできる。
（前に援用されている特許文献１４に記載されているように、）ｎ＋シリコン層４１６から真性シリコン層４１８へのドーパントの移動を防止および／または軽減するため、真性シリコン層４１８の堆積に先立ち、薄い（例えば、数百オングストローム以下の）ゲルマニウムおよび／またはシリコンゲルマニウム合金層（図示せず）をｎ＋シリコン層４１６上に形成することもできる。
【００６７】
高濃度にドープされたｐ形シリコンを堆積させイオン注入によりドープするか、さもなくば堆積時にその場でドープすることによりｐ＋シリコン層４２０を形成する。例えば、ブランケットｐ＋注入を使用し、真性シリコン層４１８内の所定の深さにホウ素を注入する。代表的な注入可能な分子イオンとしてＢＦ2 、ＢＦ3 、Ｂ等がある。実施形態によっては約１−５×１０15イオン／ｃｍ2 の注入適用量を使用し得る。これとは別の注入種および／または適用量を用いることもできる。さらに実施形態によっては拡散工程を使用し得る。少なくとも１つの実施形態では、出来上がったｐ＋シリコン層４２０の厚みが約１００〜７００オングストロームになるが、これとは別のｐ＋シリコン層サイズを用いることもできる。
【００６８】
ｐ＋シリコン層４２０を形成した後にはシリサイド形成金属層４２２をｐ＋シリコン層４２０上に堆積させる。代表的なシリサイド形成金属はスパッタまたは堆積によるチタンもしくはコバルトを含む。実施形態によってはシリサイド形成金属層４２２が約１０〜約２００オングストローム、望ましくは約２０〜約５０オングストローム、より望ましくは約２０オングストロームの厚みを持つ。これとは別のシリサイド形成金属層材および／または厚みを用いることもできる。
【００６９】
シリサイド形成金属層４２２の上には障壁層４２４を堆積させる。障壁層４２４は約２０〜約５００オングストローム、望ましくは約１００オングストロームの窒化チタンでよく、さもなくば窒化タンタル、窒化タングステン、１つ以上の障壁層を組み合わせたもの、チタン／窒化チタンスタック、タンタル／窒化タンタルスタック、またはタングステン／窒化タングステンスタック等の他の層と組み合わされた障壁層等の好適な障壁層でよい。これとは別の材料および／または厚みを障壁層に用いることもできる。
【００７０】
障壁層４２４を形成した後には障壁層４２４上に導電層４２６を形成する。導電層４２６は、タングステンやその他の好適な金属等の、約５０〜約１，０００オングストローム、望ましくは約５００オングストロームの導電材でよい。
導電層４２６を形成した後には導電層４２６上にＣＮＴシード層４２７を形成する。ＣＮＴシード層４２７は実施形態によっては約１，０００〜約５，０００オングストロームの窒化チタンまた窒化はタンタルであるが、これとは別の厚みを用いることもできる。
【００７１】
ＣＮＴシード層４２７は、代替の実施形態において、約１〜約５００オングストロームのＳｉ／Ｇｅであるが、これとは別の厚みを用いることもできる。このＳｉ／Ｇｅ層は、ＣＶＤ、ＰＥＣＶＤ、またはその他の類似する処理法により導電層４２６上に形成できる。あるいは導電層４２６上にシリコンシード層を形成し、ＣＶＤ等によりゲルマニウムナノアイランドをシリコンシード層上に選択的に成長させることもできる。選択的ゲルマニウム堆積は、約５００℃、１００ｍＴ、ＧｅＨ4 の低圧ＣＶＤ法により果たすことができる。いずれの方法にせよ、約３×１０16ｃｍ-2適用量、約３０ＫｅＶエネルギーによる炭素注入を使用できる。注入の後には約３０％のＨ2 Ｏ2 溶液により表面を処理し得る。その結果、約５オングストローム〜約１９オングストロームのＧｅＯまたはＳｉＯ成長が得られる。これとは別の好適なＳｉ／Ｇｅ層形成法および／または処理条件を用いることもできる。
【００７２】
そして、障壁層４１４、シリコン領域４１６、４１８、４２０、シリサイド形成金属層４２２、障壁層４２４、導電層４２６、およびＣＮＴシード層４２７のパターニングとエッチングにより支柱４２８を作る。例えば、ＣＮＴシード層４２７、導電層４２６、および障壁層４２４を最初にエッチングする。引き続き、シリサイド形成金属層４２２、シリコン領域４２０、４１８、４１６、および障壁層４１４をエッチングする。ＣＮＴシード層４２７、導電層４２６、および障壁層４１４はシリコンエッチングのときにハードマスクの役割を果たす。ハードマスクは下位層エッチングのパターンとなるエッチング層である。ＣＮＴシード層４２７上に存在するフォトレジストがすべて消費されると、ハードマスクが代わりにパターンを提供する。こうして１回のフォトリソグラフィ段階で支柱４２８が形成される。支柱４２８の形成にあたっては、従来のリソグラフィ法とウェットまたはドライエッチング処理を用いることができる。それぞれの支柱４２８はｐ−ｉ−ｎ下向きダイオード４３０を含む。上向きｐ−ｉ−ｎダイオードを同様に形成することもできる。
【００７３】
支柱４２８を形成した後には支柱４２８に誘電体層４３２を堆積させることにより支柱４２８間の空隙を埋める。例えば、約２００〜７，０００オングストロームの二酸化シリコンを堆積させ、化学的機械的研磨かエッチバック工程により平坦化することで平らな表面４３４を形成する。平面４３４では、（図に示されているように、）支柱４２８の露出した上面が誘電材４３２によって区切られる。窒化シリコン、酸窒化シリコン、ｌｏｗ−ｋ誘電体等の他の誘電材および／または他の誘電体層の厚みを用いることもできる。代表的なｌｏｗ−ｋ誘電体として炭素ドープされた酸化物、シリコン炭素層等がある。ＣＮＴシード層４２７を露出させるためにＣＭＰを用いることができる。ＣＮＴシード層４２７がＳｉ／Ｇｅシード層ならば、研磨後のＳｉ／Ｇｅ層は約１００オングストローム〜約４００オングストローム、より大まかには１オングストローム〜約５００オングストロームの厚みを持ち、約６０％〜約８０％、より大まかには約４０％〜約９５％のＳｉと、約２０％〜約４０％、より大まかには約５％〜約６０％のＧｅとを含む。研磨後のＳｉ／Ｇｅ  ＣＮＴシード層４２７は、少なくとも１つの実施形態において、約５０ｎｍの厚みを持ち、約７０％のＳｉと３０％のＧｅとを含む。
【００７４】
平面４３４を形成した後には、それぞれの支柱４２８のＣＮＴシード層４２７上でＣＮＴ材４３６（図４Ｃ）を選択的に形成する。ＣＮＴシード層４２７が窒化チタンか窒化タンタルか類似の材料ならば、ＣＮＴをＣＮＴシード層４２７上に直接形成できるようにするため、ＣＮＴシード層４２７の表面を粗面化できる。例えば、前に援用されている非特許文献１と非特許文献２とを参照されたい。１つ以上の実施形態では、少なくとも約８５０〜４，０００オングストローム、より望ましくは少なくとも約４，０００オングストロームの算術平均表面粗さＲａまでＣＮＴシード層４２７を粗面化し得る。これとは別の表面粗さを用いることもできる。
【００７５】
（図３Ｂを参照して前述したように、）実施形態によってはＣＮＴ形成時に金属触媒の利点を提供するため、ＣＮＴ材４３６の形成に先立ち、粗面化されたＣＮＴシード層４２７上にニッケル、コバルト、鉄等のさらなる金属触媒／シード層（図示せず）を選択的に堆積させる。別の実施形態では、（図３Ｃを参照して前述したように、）下位粗面化シード層なしで金属触媒層を使用し得る。
いずれにせよＣＮＴ製造工程を実施し、それぞれの支柱４２８の上でＣＮＴ材４３６を選択的に成長および／または堆積させる。このＣＮＴ材４３６が可逆抵抗スイッチング素子２０２として働く。各支柱４２８上でのＣＮＴ材４３６形成にあたっては何らかの好適な方法を用いることができる。例えば、化学蒸着（ＣＶＤ）、プラズマＣＶＤ、レーザ蒸着、電気アーク放電等を用いることができる。
【００７６】
１つの代表的な実施形態において、キシレン、アルゴン、水素、および／またはフェロセンにて温度約６７５〜７００℃、流量約１００ｓｃｃｍの約３０分にわたるＣＶＤによりＴｉＮシード層上にＣＮＴを形成し得る。これとは別の温度、ガス、流量、および／または成長時間を用いることもできる。
別の代表的な実施形態では、約２０％のＣ2 Ｈ4 と８０％のアルゴンにて温度約６５０℃、圧力約５．５Ｔｏｒｒの約２０分にわたるＣＶＤによりニッケル触媒層上にＣＮＴを形成し得る。これとは別の温度、ガス、比率、圧力、および／または成長時間を用いることもできる。
さらに別の実施形態では、約８０％のアルゴン、水素、および／またはアンモニアで希釈された約２０％のメタン、エチレン、アセチレン、その他の炭化水素にて約６００〜９００℃の温度で約８〜３０分にわたり約１００〜２００ワットのＲＦ出力を使用するプラズマＣＶＤによりニッケル、コバルト、鉄等の金属触媒層上にＣＮＴを形成し得る。これとは別の温度、ガス、比率、出力、および／または成長時間を用いることもできる。
さらに別の実施形態では、Ｈ2 ガスで希釈されたメタンにて約１０分にわたり約８５０℃の温度のＣＶＤによりＳｉ／Ｇｅ層上にＣＮＴを形成する。これとは別の温度、ガス、および／または成長時間を用いることもでき、他の何らかの好適なＣＮＴ形成法および／または処理条件を用いることもできる。
【００７７】
前述したように、ＣＮＴ材４３６は各支柱４２８のＣＮＴシード層４２７上にのみ形成される。実施形態によってはＣＮＴ材４３６が約１ナノメートル〜約１ミクロン（場合によっては数十ミクロン）、より望ましくは約１０〜約２０ナノメートルの厚みを持つが、これとは別の厚みを用いることもできる。ＣＮＴ材４３６における個々のチューブの密度は例えば約６．６×１０3 〜約１×１０6 ＣＮＴ／μ2 とし、より望ましくは少なくとも約６．６×１０4 ＣＮＴ／μ2 とするが、これとは別の密度を用いることもできる。例えば、一部の実施形態で支柱４２８の幅を約４５ナノメートルと仮定するならば、各支柱４２８上に形成されるＣＮＴ材４３６内のＣＮＴを少なくとも約１０本とするのが望ましく、より望ましくは少なくとも約１００本とする（ただし、ＣＮＴは１、２、３、４、５本と、これより少なくともよく、または１００本より多くてもよい）。
【００７８】
それぞれの支柱４２８上にＣＮＴ材／可逆抵抗スイッチング素子４３６を形成した後には、隣接するＣＮＴ材領域を互いに隔絶するため、ＣＮＴ材領域４３６の上と周囲に誘電材４３７を堆積させる。次に、ＣＭＰか誘電体エッチバック段階を実施して誘電材４３７を平坦化し、ＣＮＴ材領域４３６の上部から誘電材を取り除く。例えば、約２００〜７，０００オングストローム、実施形態によっては１ミクロン以上の二酸化シリコンを堆積させ、化学的機械的研磨かエッチバック工程により平坦化してもよい。ＣＮＴが長時間にわたり空気に晒された場合、誘電体堆積に先立つ脱水素アニールにより誘電体とＣＮＴとの接着を改善できる。窒化シリコン、酸窒化シリコン、ｌｏｗ−ｋ誘電体等の他の誘電材および／または他の誘電体層の厚みを用いることもできる。代表的なｌｏｗ−ｋ誘電体として炭素ドープされた酸化物、シリコン炭素層等がある。
【００７９】
図４Ｄを参照し、誘電材４３７の平坦化の後には、底部導体セット４０８の形成と同様に第２の導体セット４３８を支柱４２８上に形成できる。例えば、図４Ｄに見られるように、実施形態によっては第２の上位導体セット４３８の形成に用いる導電層４４２の堆積に先立ち、１つ以上の障壁層および／または接着層４４０を可逆抵抗スイッチング素子４３６上に堆積させることができる。
【００８０】
導電層４４２はタングステン等の適切な金属、高濃度にドープされた半導体材、導電性シリサイド、導電性シリサイド−ゲルマニド、導電性ゲルマニド等の何らかの好適な導電材から形成され、何らかの好適な方法（例えば、ＣＶＤ、ＰＶＤ等）により堆積させる。これとは別の導電層材を用いることもできる。障壁層および／または接着層４４０は窒化チタン等の好適な層、例えば窒化タンタル、窒化タングステン、１つ以上の層を組み合わせたもの、他の何らかの好適な材料等を含み得る。堆積導電層４４２と障壁および／または接着層４４０をパターニングし、エッチングすることにより第２の導体セット４３８を形成する。上位導体４３８は、少なくとも１つの実施形態において、下位導体４０８とは異なる方向に延在する概ね平行で概ね同一面の導体である。
【００８１】
本発明の別の実施形態では、ダマシン工程を用いて上位導体４３８を形成し得る。この場合、誘電体層を形成し、パターニングし、エッチングすることで導体４３８のための開口部もしくは空隙を作る。特許文献１０に記載されているように、導電層４２６と障壁層４２４は、上位導体４３８の開口部または空隙の形成時に誘電体層のオーバーエッチング効果を緩和し、ダイオード４３０の偶発的短絡を防ぐ。
この開口部または空隙は接着層４４０と導電層４４２（および／または必要に応じて導電性シード、導電性フィル、および／または障壁層）により満たされる。次に、接着層４４０と導電層４４２を平坦化し平らな表面を形成する。
【００８２】
上位導体４３８を形成した後には、ダイオード４３０の堆積半導体材を結晶化させるために（および／またはシリサイド形成金属層４２２とｐ＋領域４２０との反応によりシリサイド領域を形成するために）アニールを行う。少なくとも１つの実施形態では、温度が約６００〜８００℃、より望ましくは約６５０〜７５０℃の窒素にて約１０秒〜約２分のアニールが行われてよい。これとは別の時間、温度、および／または環境をアニールに用いることもできる。シリサイド形成金属層領域４２２とｐ＋領域４２０との反応時に形成されるシリサイド領域は、ダイオード４３０を形成する下位堆積半導体材のアニールのときに「結晶化テンプレート」もしくは「シード」の働きをする（例えば、任意の非晶質半導体材を多結晶半導体材に変え、かつ／またはダイオード４３０の全体的な結晶特性を向上させる）。かくして、低抵抗ダイオード材が提供される。
【００８３】
代表的な代替のメモリセル
図５は、本発明により提供される代表的なメモリセル５００の断面図である。メモリセル５００は薄膜トランジスタ（「ＴＦＴ」）、例えば基板５０５の上に形成された可逆抵抗スイッチング素子５０４に結合される薄膜金属酸化膜半導体電界効果トランジスタ（「ＭＯＳＦＥＴ」）５０２を含む。例えば、ＭＯＳＦＥＴ５０２は、何らかの好適な基板上に形成されるｎ形チャネルまたはｐ形チャネルの薄膜ＭＯＳＦＥＴであってよい。図に示されている実施形態では、基板５０５の上には二酸化シリコン、窒化シリコン、酸窒化物等の絶縁領域５０６が形成され、絶縁領域５０６の上には堆積シリコン、ゲルマニウム、シリコンゲルマニウム等の堆積半導体領域５０７が形成される。薄膜ＭＯＳＦＥＴ５０２は堆積半導体領域５０７の中に形成され、絶縁領域５０６によって基板５０５から絶縁される。
【００８４】
ＭＯＳＦＥＴ５０２はソース／ドレイン領域５０８、５１０とチャネル領域５１２とを含むほか、ゲート誘電体層５１４、ゲート電極５１６、およびスペーサ５１８ａ〜ｂを含む。少なくとも１つの実施形態において、ソース／ドレイン領域５０８、５１０がドープされたｐ形となり、チャネル領域５１２はドープされたｎ形となるが、別の実施形態において、ソース／ドレイン領域５０８、５１０がドープされたｎ形となり、チャネル領域５１２はドープされたｐ形となる。これとは別のＭＯＳＦＥＴ構成や何らかの好適な製造法を薄膜ＭＯＳＦＥＴ５０２に用いることもできる。実施形態によってはＳＴＩ、ＬＯＣＯＳ等のプロセスを用いて形成される絶縁領域（図示せず）によりＭＯＳＦＥＴ５０２を電気的に絶縁する。あるいは、ＭＯＳＦＥＴ５０２のゲート、ソース、および／またはドレイン領域を、基板５０５上に形成される他のトランジスタ（図示せず）と共用することもできる。
【００８５】
導電性プラグ５２６上には可逆抵抗スイッチング素子５０４の可逆抵抗スイッチングＣＮＴ材５２２が形成される。少なくとも１つの実施形態では、図１〜４Ｄの実施形態を参照しながら既に説明した選択的形成工程を用いて可逆抵抗スイッチングＣＮＴ材５２２を形成する。例えば、窒化チタンまたは窒化タンタル等のＣＮＴシード層５２４、および／またはニッケル、コバルト、鉄等の金属触媒、あるいはＳｉ／Ｇｅ層を導電性プラグ５２６上に形成し得る。次に、既に述べたように、ＣＮＴシード層５２４上で選択的にＣＮＴ材５２２を形成し得る。
【００８６】
図５に見られるように、可逆抵抗スイッチング素子５０４は第１の導電性プラグ５２６によってＭＯＳＦＥＴ５０２のソース／ドレイン領域５１０へ結合され、かつ第２の導電性プラグ５３０（誘電体層５３２内に延在する）によって第１のメタルレベル（「Ｍｌ」）線５２８へ結合される。同様に、第３の導電性プラグ５３４はＭＯＳＦＥＴ５０２のソース／ドレイン領域５０８をＭｌ線５３６へ結合する。導電性プラグおよび／または線は、タングステン等の金属、高濃度にドープされた半導体材、導電性シリサイド、導電性シリサイド−ゲルマニド、導電性ゲルマニド等の何らかの好適な材料から形成できる（障壁層あり／なし）。ＭＯＳＦＥＴ５０２がｎ形チャネルデバイスならば、領域５０８はドレインとなり、領域５１０はＭＯＳＦＥＴ５０２にとってのソースとなることに留意するべきである。ＭＯＳＦＥＴ５０２がｐ形チャネルデバイスならば、領域５０８はソースとなり、領域５１０はＭＯＳＦＥＴ５０２にとってのドレインとなる。誘電体層５３２は、二酸化シリコン、窒化シリコン、酸窒化シリコン、ｌｏｗ−ｋ誘電体等の何らかの好適な誘電体を含み得る。
【００８７】
メモリセル５００の薄膜ＭＯＳＦＥＴ５０２は図２Ａ〜４Ｄのメモリセルに使われているダイオードのものと同様にステアリング素子として働き、可逆抵抗スイッチング素子５０４に印加される電圧および／またはこれを流れる電流を選択的に制限する。
この集積方式を拡張し、垂直柱状ダイオードの代わりに、ステアリング素子として、ＴＦＴと直列する垂直方向ＣＮＴ膜を選択的に成長させることもできる。ＴＦＴステアリング素子は平面または垂直である。
【００８８】
以上の説明は本発明の代表的な実施形態だけを開示するものである。前に開示されている装置・方法の修正で本発明の範囲内に入るものは当業者にとって明白である。
よって、本発明はその代表的な実施形態との関係で開示されているが、他の実施形態が添付の特許請求の範囲によって定められる本発明の趣旨および範囲内に入り得ることを理解するべきである。
【図１】
2011517857.tif 000003
【図２Ａ】
2011517857.tif 000004
【図２Ｂ】
2011517857.tif 000005
【図２Ｃ】
2011517857.tif 000006
【図２Ｄ】
2011517857.tif 000007
【図３Ａ】
2011517857.tif 000008
【図３Ｂ】
2011517857.tif 000009
【図３Ｃ】
2011517857.tif 000010
【図３Ｄ】
2011517857.tif 000011
【図４Ａ】
2011517857.tif 000012
【図４Ｂ】
2011517857.tif 000013
【図４Ｃ】
2011517857.tif 000014
【図４Ｄ】
2011517857.tif 000015
【図５】
2011517857.tif 000016
【国際調査報告】
2011517857.tif 000017
2011517857.tif 000018
2011517857.tif 000019