(57)【要約】  本発明は、デジタル信号処理方法に関し、前記方法を用いる送信・受信システムに関する。本発明は、ＬＤＰＣ符号に使用に基づくものであり、特に、符号化率３／５のＬＤＰＣ符号の使用と、ＱＡＭ変調、特に１６ＱＡＭま、６４ＱＡＭまたは２５６ＱＡＭ変調の使用と、の組み合せに基づくものである。送信では、ビット置換（デマルチプレクサ）がＱＡＭコンスタレーションマッピング機能に先立って実行される。受信においては、ビット置換は、ＱＡＭコンスタレーションデマッピング機能の後で実行される。
2011514090.tif 000002
【特許請求の範囲】
【請求項１】
ＱＡＭ（直交振幅変調）変調器へ送信されるデジタル信号を処理する方法において、前記デジタル信号をLDPC（低密度パリティ検査）符号にしたがって符号化し、そして、コンスタレーションマッピングに先立ってビット置換を実行することを特徴とする方法。
【請求項２】
前記デジタル信号として音声信号および映像信号を用い、前記ＱＡＭ変調器を２５６ＱＡＭタイプの変調器とし、前記デジタル信号を、符号化率３／５のＬＤＰＣ符号にしたがって符号化し、そして、前記ビット置換を、８ビット長または１６ビット長または８の倍数ビット長のワードに対して実行する
ことを特徴とする請求項１に記載の方法。
【請求項３】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ０に対応させ；
ビットｙ１をビットｂ６に対応させ；
ビットｙ２をビットｂ２に対応させ；
ビットｙ３をビットｂ３に対応させ；
ビットｙ４をビットｂ４に対応させ；
ビットｙ５をビットｂ７に対応させ；
ビットｙ６をビットｂ１に対応させ；
ビットｙ７をビットｂ５に対応させる
ことを特徴とする請求項１または２に記載の方法。
【請求項４】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ０に対応させ；
ビットｙ１をビットｂ１０に対応させ；
ビットｙ２をビットｂ７に対応させ；
ビットｙ３をビットｂ６に対応させ；
ビットｙ４をビットｂ１３に対応させ；
ビットｙ５をビットｂ１５に対応させ；
ビットｙ６をビットｂ３に対応させ；
ビットｙ７をビットｂ９に対応させ；
ビットｙ８をビットｂ１１に対応させ；
ビットｙ９をビットｂ１に対応させ；
ビットｙ１０をビットｂ８に対応させ；
ビットｙ１１をビットｂ５に対応させ；
ビットｙ１２をビットｂ２に対応させ；
ビットｙ１３をビットｂ１４に対応させ；
ビットｙ１４をビットｂ４に対応させ；
ビットｙ１５をビットｂ１２に対応させる
ことを特徴とする請求項１または２に記載の方法。
【請求項５】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ４に対応させ；
ビットｙ１をビットｂ６に対応させ；
ビットｙ２をビットｂ０に対応させ；
ビットｙ３をビットｂ２に対応させ；
ビットｙ４をビットｂ３に対応させ；
ビットｙ５をビットｂ１０に対応させ；
ビットｙ６をビットｂ１２に対応させ；
ビットｙ７をビットｂ１４に対応させ；
ビットｙ８をビットｂ７に対応させ；
ビットｙ９をビットｂ５に対応させ；
ビットｙ１０をビットｂ８に対応させ；
ビットｙ１１をビットｂ１に対応させ；
ビットｙ１２をビットｂ１１に対応させ；
ビットｙ１３をビットｂ９に対応させ；
ビットｙ１４をビットｂ１５に対応させ；
ビットｙ１５をビットｂ１３に対応させる
ことを特徴とする請求項１または２に記載の方法。
【請求項６】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ０に対応させ；
ビットｙ１をビットｂ１２に対応させ；
ビットｙ２をビットｂ４に対応させ；
ビットｙ３をビットｂ６に対応させ；
ビットｙ４をビットｂ８に対応させ；
ビットｙ５をビットｂ１４に対応させ；
ビットｙ６をビットｂ２に対応させ；
ビットｙ７をビットｂ１０に対応させ；
ビットｙ８をビットｂ１に対応させ；
ビットｙ９をビットｂ１３に対応させ；
ビットｙ１０をビットｂ５に対応させ；
ビットｙ１１をビットｂ７に対応させ；
ビットｙ１２をビットｂ９に対応させ；
ビットｙ１３をビットｂ１５に対応させ；
ビットｙ１４をビットｂ３に対応させ；
ビットｙ１５をビットｂ１１に対応させる
ことを特徴とする請求項１または２に記載の方法。
【請求項７】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ４に対応させ；
ビットｙ１をビットｂ６に対応させ；
ビットｙ２をビットｂ０に対応させ；
ビットｙ３をビットｂ２に対応させ；
ビットｙ４をビットｂ３に対応させ；
ビットｙ５をビットｂ１４に対応させ；
ビットｙ６をビットｂ１２に対応させ；
ビットｙ７をビットｂ１０に対応させ；
ビットｙ８をビットｂ７に対応させ；
ビットｙ９をビットｂ５に対応させ；
ビットｙ１０をビットｂ８に対応させ；
ビットｙ１１をビットｂ１に対応させ；
ビットｙ１２をビットｂ１５に対応させ；
ビットｙ１３をビットｂ９に対応させ；
ビットｙ１４をビットｂ１１に対応させ；
ビットｙ１５をビットｂ１３に対応させる
ことを特徴とする請求項１または２に記載の方法。
【請求項８】
前記デジタル信号を音声信号および映像信号とし、前記ＱＡＭ変調器を６４ＱＡＭタイプの変調器とし、前記デジタル信号を、ＬＤＰＣ符号、特に、ＤＶＢ−Ｓ２規格に規定された３／５符号化率のＬＤＰＣ符号にしたがって符号化し、そして、前記ビット置換を、１２ビット長またはこれを超える６ビットの倍数ビット長のワードに対して実行する
ことを特徴とする請求項１に記載の方法。
【請求項９】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１からなるワードＹを生成することにより、前記ビット置換を１２ビット長のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１１およびビットｂ１１はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０＝ビットｂ４、ビットｙ１＝ビットｂ６、ビットｙ２＝ビットｂ０、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ８、ビットｙ５＝ビットｂ１０、ビットｙ６＝ビットｂ３、ビットｙ７＝ビットｂ１、ビットｙ８＝ビットｂ７、ビットｙ９＝ビットｂ２、ビットｙ１０＝ビットｂ１１、ビットｙ１１＝ビットｂ９とする
ことを特徴とする請求項１または８に記載の方法。
【請求項１０】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１からなるワードＹを生成することにより、前記ビット置換を、１２ビット長のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１１およびビットｂ１１はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０＝ビットｂ４、ビットｙ１＝ビットｂ６、ビットｙ２＝ビットｂ０、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ８、ビットｙ５＝ビットｂ１０、ビットｙ６＝ビットｂ２、ビットｙ７＝ビットｂ１、ビットｙ８＝ビットｂ７、ビットｙ９＝ビットｂ３、ビットｙ１０＝ビットｂ１１、ビットｙ１１＝ビットｂ９とする
ことを特徴とする請求項１または８に記載の方法。
【請求項１１】
前記デジタル信号を、音声信号および映像信号とし、前記ＱＡＭ変調器を、１６ＱＡＭタイプの変調器とし、前記信号を、ＬＤＰＣ符号、特に、ＤＶＢ−Ｓ２規格に規定された３／５符号化率のＬＤＰＣ符号にしたがって符号化し、そして、前記ビット置換を、８ビット長またはこれを超える４ビットの倍数ビット長のワードに対して実行される
ことを特徴とする請求項１に記載の方法。
【請求項１２】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットである、そして、ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ２、ビットｙ２＝ビットｂ３、ビットｙ３＝ビットｂ６、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ５とする
ことを特徴とする請求項１または１１に記載の方法。
【請求項１３】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットである、そして、ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ３、ビットｙ２＝ビットｂ２、ビットｙ３＝ビットｂ６、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ５とすることを特徴とする請求項１または１１に記載の方法。
【請求項１４】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ２、ビットｙ２＝ビットｂ３、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ６とする
ことを特徴とする請求項１または１１に記載の方法。
【請求項１５】
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ３、ビットｙ２＝ビットｂ２、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ６とする
ことを特徴とする請求項１または１１に記載の方法。
【請求項１６】
請求項１ないし１５のいずれか１項に記載の方法を実行することを特徴とする、ＱＡＭ変調器を備えたデジタル信号送信システム。
【請求項１７】
ＱＡＭ復調器へ送信されるデジタル信号を処理するための方法において、前記デジタル信号をＬＤＰＣ符号を用いて符号化し、そして、コンスタレーションデマッピング機能の後でビット置換を実行することを特徴とする方法。
【請求項１８】
前記デジタル信号を音声信号および映像信号とし、前記復調器を２５６ＱＡＭタイプの復調器とし、前記信号を、３／５符号化率のＬＤＰＣ符号で符号化し、そして、前記ビット置換を、８ビット長、１６ビット長または８ビットの倍数ビット長のワードに対して実行する
ことを特徴とする請求項１７に記載の方法。
【請求項１９】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ０に対応させ；
ビットｙ１をビットｂ６に対応させ；
ビットｙ２をビットｂ２に対応させ；
ビットｙ３をビットｂ３に対応させ；
ビットｙ４をビットｂ４に対応させ；
ビットｙ５をビットｂ７に対応させ；
ビットｙ６をビットｂ１に対応させ；
ビットｙ７をビットｂ５に対応させる
ことを特徴とする請求項１７または１８に記載の方法。
【請求項２０】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ０に対応させ；
ビットｙ１をビットｂ１０に対応させ；
ビットｙ２をビットｂ７に対応させ；
ビットｙ３をビットｂ６に対応させ；
ビットｙ４をビットｂ１３に対応させ；
ビットｙ５をビットｂ１５に対応させ；
ビットｙ６をビットｂ３に対応させ；
ビットｙ７をビットｂ９に対応させ；
ビットｙ８をビットｂ１１に対応させ；
ビットｙ９をビットｂ１に対応させ；
ビットｙ１０をビットｂ８に対応させ；
ビットｙ１１をビットｂ５に対応させ；
ビットｙ１２をビットｂ２に対応させ；
ビットｙ１３をビットｂ１４に対応させ；
ビットｙ１４をビットｂ４に対応させ；
ビットｙ１５をビットｂ１２に対応させる
ことを特徴とする請求項１７または１８に記載の方法。
【請求項２１】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ４に対応させ；
ビットｙ１をビットｂ６に対応させ；
ビットｙ２をビットｂ０に対応させ；
ビットｙ３をビットｂ２に対応させ；
ビットｙ４をビットｂ３に対応させ；
ビットｙ５をビットｂ１０に対応させ；
ビットｙ６をビットｂ１２に対応させ；
ビットｙ７をビットｂ１４に対応させ；
ビットｙ８をビットｂ７に対応させ；
ビットｙ９をビットｂ５に対応させ；
ビットｙ１０をビットｂ８に対応させ；
ビットｙ１１をビットｂ１に対応させ；
ビットｙ１２をビットｂ１１に対応させ；
ビットｙ１３をビットｂ９に対応させ；
ビットｙ１４をビットｂ１５に対応させ；
ビットｙ１５をビットｂ１３に対応させる
ことを特徴とする請求項１７または１８に記載の方法。
【請求項２２】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ０に対応させ；
ビットｙ１をビットｂ１２に対応させ；
ビットｙ２をビットｂ４に対応させ；
ビットｙ３をビットｂ６に対応させ；
ビットｙ４をビットｂ８に対応させ；
ビットｙ５をビットｂ１４に対応させ；
ビットｙ６をビットｂ２に対応させ；
ビットｙ７をビットｂ１０に対応させ；
ビットｙ８をビットｂ１に対応させ；
ビットｙ９をビットｂ１３に対応させ；
ビットｙ１０をビットｂ５に対応させ；
ビットｙ１１をビットｂ７に対応させ；
ビットｙ１２をビットｂ９に対応させ；
ビットｙ１３をビットｂ１５に対応させ；
ビットｙ１４をビットｂ３に対応させ；
ビットｙ１５をビットｂ１１に対応させる
ことを特徴とする請求項１７または１８に記載の方法。
【請求項２３】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ４に対応させ；
ビットｙ１をビットｂ６に対応させ；
ビットｙ２をビットｂ０に対応させ；
ビットｙ３をビットｂ２に対応させ；
ビットｙ４をビットｂ３に対応させ；
ビットｙ５をビットｂ１４に対応させ；
ビットｙ６をビットｂ１２に対応させ；
ビットｙ７をビットｂ１０に対応させ；
ビットｙ８をビットｂ７に対応させ；
ビットｙ９をビットｂ５に対応させ；
ビットｙ１０をビットｂ８に対応させ；
ビットｙ１１をビットｂ１に対応させ；
ビットｙ１２をビットｂ１５に対応させ；
ビットｙ１３をビットｂ９に対応させ；
ビットｙ１４をビットｂ１１に対応させ；
ビットｙ１５をビットｂ１３に対応させる
ことを特徴とする請求項１７または１８に記載の方法。
【請求項２４】
前記デジタル信号を、音声信号および映像信号とし、前記復調器を、６４ＱＡＭタイプの復調器とし、前記デジタル信号を、ＬＤＰＣ符号、特にＤＶＢ−Ｓ２規格に規定される３／５符号化率のＬＤＰＣ符号にしたがって符号化し、そして、前記ビット置換を、１２ビット長またはこれを超える６ビットの倍数ビット長のワードに対して実行する
ことを特徴とする請求項１７に記載の方法。
【請求項２５】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１からなるワードＢを生成することにより、前記ビット置換を１２ビット長のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１１およびビットｂ１１はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０＝ビットｂ４、ビットｙ１＝ビットｂ６、ビットｙ２＝ビットｂ０、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ８、ビットｙ５＝ビットｂ１０、ビットｙ６＝ビットｂ３、ビットｙ７＝ビットｂ１、ビットｙ８＝ビットｂ７、ビットｙ９＝ビットｂ２、ビットｙ１０＝ビットｂ１１、ビットｙ１１＝ビットｂ９とする
ことを特徴とする請求項１７または２４に記載の方法。
【請求項２６】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１からなるワードＢを生成することにより、前記ビット置換を１２ビット長のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１１およびビットｂ１１はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０＝ビットｂ４、ビットｙ１＝ビットｂ６、ビットｙ２＝ビットｂ０、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ８、ビットｙ５＝ビットｂ１０，ビットｙ６＝ビットｂ２，ビットｙ７＝ビットｂ１，ビットｙ８＝ビットｂ７，ビットｙ９＝ビットｂ３，ビットｙ１０＝ビットｂ１１、ビットｙ１１＝ビットｂ９とする
ことを特徴とする請求項１７または２４に記載の方法。
【請求項２７】
前記デジタル信号を音声信号および映像信号とし、前記復調器を１６ＱＡＭタイプの復調器とし、前記デジタル信号を、ＬＤＰＣ符号、特に、ＤＶＢ−Ｓ２規格で規定する３／５符号化率のＬＤＰＣ符号にしたがって符号化し、そして、前記ビット置換を、８ビット長またはこれを超える４ビットの倍数ビット長のワードに対して実行する
ことを特徴とする請求項１７に記載の方法。
【請求項２８】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ２、ビットｙ２＝ビットｂ３、ビットｙ３＝ビットｂ６、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ５とする
ことを特徴とする請求項１７または２７に記載の方法。
【請求項２９】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ３、ビットｙ２＝ビットｂ２、ビットｙ３＝ビットｂ６、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ５とする
ことを特徴とする請求項１７または２７に記載の方法。
【請求項３０】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットである、そして、ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ２、ビットｙ２＝ビットｂ３、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ６
ことを特徴とする請求項１７または２７に記載の方法。
【請求項３１】
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７からなるワードＢを生成することにより、前記ビット置換を８ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ７およびビットｂ７はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、ビットｙ０＝ビットｂ０、ビットｙ１＝ビットｂ３、ビットｙ２＝ビットｂ２、ビットｙ３＝ビットｂ５、ビットｙ４＝ビットｂ４、ビットｙ５＝ビットｂ１、ビットｙ６＝ビットｂ７、ビットｙ７＝ビットｂ６とする
ことを特徴とする請求項１７または２７に記載の方法。
【請求項３２】
ＱＡＭ復調器を備えたデジタル信号受信システムにおいて、請求項１７ないし３１のいずれか１項に記載の方法を実行することを特徴とするデジタル信号受信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号処理のための方法に関し、また、この方法を用いた送信／受信システムに関する。
【背景技術】
【０００２】
本発明は、主としてデジタル音声信号・映像信号を受信および送信すること、特に、第二世代地上波デジタル・テレビジョン信号の放送に係るものを意図したものであるが、これに局限されるものではない。
【０００３】
信号をその通信路における歪みから保護するために、第二世代広帯域衛星放送システム（ＤＶＢ−Ｓ２；  Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｂｒｏａｄｃａｓｔｉｎｇ  −  Ｓａｔｅｌｌｉｔｅ  −  Ｓｅｃｏｎｄ  Ｇｅｎｅｒａｔｉｏｎ）では、ＱＰＳＫ（ｑｕａｄｒａｔｕｒｅ  ｐｈａｓｅ  ｓｈｉｆｔ  ｋｅｙｉｎｇ）変調、８ＰＳＫ（ｐｈａｓｅ  ｓｈｉｆｔ  ｋｅｙｉｎｇ）変調、１６ＡＰＳＫ（ａｍｐｌｉｔｕｄｅ  ａｎｄ  ｐｈａｓｅ  ｓｈｉｆｔ  ｋｅｙｉｎｇ）変調および３２ＡＰＳＫ変調（図１）とＬＤＰＣ（低密度パリティ検査符号；ｌｏｗ  ｄｅｎｓｉｔｙ  ｐａｒｉｔｙ  ｃｈｅｃｋ）符号化とを結び付けて利用しているが、これは衛星通信路といった非線形の通信路を介してする送信に適したものである。ＤＶＢ−Ｓ２規格およびＬＤＰＣ符号の説明としては、例えば、『Ａ．  Ｍｏｒｅｌｌｏ，  Ｖ．  Ｍｉｇｎｏｎｅ，  ”ＤＶＢ−Ｓ２：  Ｔｈｅ  Ｓｅｃｏｎｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｓｔａｎｄａｒｄ  ｆｏｒ  Ｓａｔｅｌｌｉｔｅ  Ｂｒｏａｄ−ｂａｎｄ  Ｓｅｒｖｉｃｅｓ”，  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ＩＥＥＥ，  Ｖｏｌｕｍｅ  ９４，  Ｉｓｓｕｅ  １  ，  Ｊａｎ．  ２００６，  Ｐａｇｅｓ  ２１０−２２７』などがある。
【０００４】
符号のもつ可能性をより一層引き出すべく、ＤＶＢ−Ｓ２規格では、符号化されたワードを構成するビットと、コンスタレーション・ポイント（信号点）を構成するビットと、の間の関連付けを改善するため、ＬＤＰＣエンコーダと、８ＰＳＫ、１６ＡＰＳＫおよび３２ＡＰＳＫコンスタレーションマッパーと、の間にインターリーバが設けられている。
【０００５】
ＤＶＢ−Ｓ２規格に準拠したインターリーバにおいては、ＬＤＰＣエンコーダによって出力された符号化されたパケット（１６，２００ビットまたは６４，８００ビット長であってこのビット数は一般に記号ＮFRAMEと表記される）は、Ｎ列×ＮFRAME／Ｎ行（図２）からなる行列に列ごとに書き込まれ（ｗｒｉｔｔｅｎ  ｃｏｌｕｍｎ−ｗｉｓｅ）、行ごとに読み出される（ｒｅａｄ  ｏｕｔ  ｒｏｗ‐ｗｉｓｅ）。ここで、Ｎはコンスタレーションがもつビット数であり、８ＰＳＫであればＮは３、１６ＡＰＳＫであれば４、３２ＡＰＳＫであれば５となる。読出しは、規格が定める符号化率すべてについて、左から右へと行われる。ただし、３／５符合化率だけは例外で、３／５符合化率の場合には、読出しは右から左へと進む。コンスタレーション・ポイントまたは座標との関連付けは、図１に示すとおりである。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ａ．  Ｍｏｒｅｌｌｏ，  Ｖ．  Ｍｉｇｎｏｎｅ，  ”ＤＶＢ−Ｓ２：  Ｔｈｅ  Ｓｅｃｏｎｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｓｔａｎｄａｒｄ  ｆｏｒ  Ｓａｔｅｌｌｉｔｅ  Ｂｒｏａｄ−ｂａｎｄ  Ｓｅｒｖｉｃｅｓ”，  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ＩＥＥＥ，  Ｖｏｌｕｍｅ  ９４，  Ｉｓｓｕｅ  １  ，  Ｊａｎ．  ２００６，  Ｐａｇｅｓ  ２１０−２２７
【発明の概要】
【発明が解決しようとする課題】
【０００７】
第二世代地上波デジタル・テレビジョン信号の放送に係る数値的音声信号および映像信号を受信および送信するために、ＤＶＢ−Ｓ２規格で用いられる符合化スキームと同じスキームつまり同じＬＤＰＣ符号を用いることが近時考えられている。しかしながら、これはＱＡＭ変調（直交振幅変調；ｑｕａｄｒａｔｕｒｅ  ａｍｐｌｉｔｕｄｅ  ｍｏｄｕｌａｔｉｏｎ）と結びついたものであり、特にＱＰＳＫ変調、１６ＱＡＭ変調、６４ＱＡＭ変調および２５６ＱＡＭ変調と結びついたものである（図３Ａ〜３Ｄ参照）。
【０００８】
出願人が認識したところによれば、ＱＡＭ変調については、ＬＤＰＣ符号が提供するパフォーマンスは良好ではあるけれどもＱＥＦ（ｑｕａｓｉ  ｅｒｒｏｒ  ｆｒｅｅ）条件（ほとんどエラーがない状態）に達するために必要な信号対雑音比（ＳＮＲ）の観点で完全に満足がいくというものではない。周知のごとく、かかるＱＥＦ状態は、受信されたプログラムのうち１時間あたり受信されたエラー数が１未満であるような場合に該当するものである。
【０００９】
本発明の一般的な目的は、前述の問題点を解決し、特に、ＬＤＰＣエンコーダによって出力されるビットとＱＡＭ変調のコンスタレーション座標との関連付けを改善することを目的とし、より具体的には、本発明は、符号化率３／５のＬＤＰＣ符号化と、１６ＱＡＭ変調、６４ＱＡＭ変調または２５６ＱＡＭ変調と、を扱うものである。
【課題を解決するための手段】
【００１０】
前記目的は、請求項に記載された特徴を有するデジタル信号を処理する方法および送信・受信システムによって達成されるが、これは本明細書の必須の構成部分をなすものとして意図されている。本発明はその実施形態において詳細に説明されるが、これらの実施形態はいずれも発明を限定する趣旨ではない例示として提供されるものであり、また添付の図面を参照して説明されるものである。
【図面の簡単な説明】
【００１１】
【図１】特にＤＶＢ−Ｓ２規格に含まれるＱＰＳＫ変調、８ＰＳＫ変調、１６ＡＰＳＫ変調および３２ＡＰＳＫ変調のコンスタレーションを示した概略図である。
【図２】ＤＶＢ−Ｓ２規格によって提供されるインターリーバ（ここでは８ＰＳＫ変調）の概要を示した説明図である。
【図３Ａ】第二世代地上波デジタル・テレビジョン信号の放送に係る音声信号および映像信号の受信および送信に適用しうるＱＰＳＫ変調におけるコンスタレーションの概略図である。
【図３Ｂ】第二世代地上波デジタル・テレビジョン信号の放送に係る音声信号および映像信号の受信および送信に適用しうる１６ＱＡＭ変調におけるコンスタレーションの概略図である。
【図３Ｃ】第二世代地上波デジタル・テレビジョン信号の放送に係る音声信号および映像信号の受信および送信に適用しうる６４ＱＡＭ変調におけるコンスタレーションの概略図である。
【図３Ｄ】第二世代地上波デジタル・テレビジョン信号の放送に係る音声信号および映像信号の受信および送信に適用しうる２５６ＱＡＭ変調におけるコンスタレーションの概略図である。
【図４】本発明に係る変調デジタル信号処理システムをごく簡易に示した構成図である。
【図５】図４のインターリーバの概要を示した説明図である。
【図６】２５６ＱＡＭ変調に係る本発明の第１実施形態における図５に示すデマルチプレクサ（Ｄｅｍｕｘ）ブロックによって実行される機能の概略図である。
【図７】２５６ＱＡＭ変調に係る本発明の第２実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
【図８】２５６ＱＡＭ変調に係る本発明の第３実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
【図９】２５６ＱＡＭ変調に係る本発明の第４実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
【図１０】２５６ＱＡＭ変調に係る本発明の第５実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
【図１１】６４ＱＡＭ変調に係る本発明の第６実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
【図１２】６４ＱＡＭ変調に係る本発明の第７実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
【図１３】１６ＱＡＭ変調に係る本発明の第８実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
【図１４】１６ＱＡＭ変調に係る本発明の第９実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
【図１５】１６ＱＡＭ変調に係る本発明の第１０実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
【図１６】１６ＱＡＭ変調に係る本発明の第１１実施形態における図５に示すデマルチプレクサブロックによって実行される機能の概略図である。
【発明を実施するための形態】
【００１２】
より詳細な説明を行うと、図４は、変調情報ストリームのビットを、ＱＡＭ変調コンスタレーション（ｃｏｎｓｔｅｌｌａｔｉｏｎ）のポイントまたは座標と関連付けするためのプロセスを図式的に示したものである。
【００１３】
「エンコーダ（Ｅｎｃｏｄｅｒ）」ブロックは、変調情報ストリームを受信するとともに、ＮFRAMEビットからなるパケットの形で編成された符号化された情報ストリームを出力する。ここで、ＮFRAMEビットは６４，８００ビットおよび１６，２００ビットのいずれかである。符号としてはＬＤＰＣ符号（低密度パリティ検査符号）、より具体的には、ＤＶＢ−Ｓ２規格に規定されＬＤＰＣ符号を用い、符号化率は３／５とする。
【００１４】
「インターリーバ（Ｉｎｔｅｒｌｅａｖｅｒ）」ブロックにおいては、前記パケットは総サイズがＮFRAMEのインタリーブ行列に書き込まれる。このインタリーブ行列は、ｍ×Ｎ列とＮFRAME／ｍ×Ｎ行とで構成されている。
【００１５】
「デマルチプレクサ（Ｄｅｍｕｘ）」ブロックは、「インターリーバ」ブロックから受信したビットの置換（ｐｅｒｍｕｔａｔｉｏｎ）を行う。これらのビットは、インタリーブ行列を介してｍ×Ｎビットのグループ単位で受信される。ここで、「Ｎ」はコンスタレーションによって保持されるビット数（ＱＰＳＫであればＮ＝２、１６ＱＡＭではＮ＝４、６４ＱＡＭではＮ＝６、２５６ＱＡＭではＮ＝８）であり、「ｍ」は１以上の整数である。デマルチプレクサブロックは、受信したビットを、Ｎビット×ｍグループで関連付けして、予め定められたスキームにしたがって、変調種別（すなわちＱＡＭレベル）、符号および送信チャネルの種別を考慮してそれらのビットを置換して出力する。
【００１６】
「マッパー（Ｍａｐｐｅｒ）」ブロックは、デマルチプレクサブロックによって出力されたＮ個のビットをコンスタレーション・ポイントまたは座標と関連付けする。例えば、ＱＡＭ変調の場合には図３Ｂ〜３Ｄに示すごとくである。
【００１７】
なお、図４に示すブロックは本発明の理解に不可欠なもののみ図示されたものであり、他のブロックの介在、例えば、デマルチプレクサブロックとマッパーブロックとの間に設けられた、特定の信号処理機能を担うブロックの存在を排除するものではない。本発明は、異なる種類のインタリーブ処理に関連して例えばＤＶＢ−Ｓ２規格に規定されている異なる符号化率でのＬＤＰＣ符号およびＱＡＭ変調に採用されることができる特定の置換スキームを提案するものである。本発明の好ましい実施形態は、１６ＱＡＭ変調、６４ＱＡＭ変調および２５６ＱＡＭ変調と、３／５符号化率のＬＤＰＣ符号とによるものである。
【００１８】
本発明の好ましい実施形態は、ＤＶＢ−Ｓ２規格（図２）におけるのと同一または類似のインターリーバを用いており、ビット数／列数はＱＡＭ変調レベル種別に依存している。それゆえ、好ましくは、この好ましい実施形態は、「デマルチプレクサ」によって出力されたＮ個のビットが、ＤＶＢ−Ｔ規格（図３Ｂ〜３Ｄ）で用いられるラベリングに準拠するマッパーブロックによって、ＱＡＭコンスタレーション・ポイントと関連付けされる。
【００１９】
２５６ＱＡＭ変調に係る第１実施形態によれば、使用するデマルチプレクサブロックにおいて、「ｍ」は１となり（つまり、２５６ＱＡＭであれば８ビットとなる）、したがって、「インターリーバ」ブロックの行列の行は、一度に読み出される。
【００２０】
デマルチプレクサブロックに入力されたＮビットは、符号化率３／５で符号化される２５６ＱＡＭ変調の場合には図６（第１実施形態）に示すように置換される。
【００２１】
これが意味するところは次のごとくである、すなわち、Ｎビットをビットｂ０〜ビットｂ７（デマルチプレクサブロックに入力されるビット）とすると、２５６ＱＡＭコンスタレーションがもつＮビットｙ０〜ビットｙ７（デマルチプレクサブロックによって出力されるビット）は、以下のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ６，
ビットｙ２＝ビットｂ２，
ビットｙ３＝ビットｂ３，
ビットｙ４＝ビットｂ４，
ビットｙ５＝ビットｂ７，
ビットｙ６＝ビットｂ１，
ビットｙ７＝ビットｂ５
となる（ただし、ビットｂ０およびビットｙ０は最上位ビットＭＳＢ、ビットｂ７およびビットｙ７は最下位ビットＬＳＢ）。
【００２２】
代替案（第２実施形態）として、本発明は、２×Ｎ列とＮFRAME／（２×Ｎ）行とからなる行列の形の行列インターリーバを用いることもできる。この場合、上から下へ列ごとに書き込まれ、左から右へ行ごとに読み出される。
【００２３】
この場合には、デマルチプレクサブロックはｍ＝２として動作する。デマルチプレクサブロックに入力された２×Ｎビットは、符号化率３／５での符号化および２５６ＱＡＭ変調の場合であれば図７に示すごとく置換されて、２５６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
【００２４】
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１５とすると、２５６ＱＡＭコンスタレーションがもつ２×Ｎビットｙ０〜ビットｙ１５は、次のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ１０，
ビットｙ２＝ビットｂ７，
ビットｙ３＝ビットｂ６，
ビットｙ４＝ビットｂ１３，
ビットｙ５＝ビットｂ１５，
ビットｙ６＝ビットｂ３，
ビットｙ７＝ビットｂ９，
ビットｙ８＝ビットｂ１１，
ビットｙ９＝ビットｂ１，
ビットｙ１０＝ビットｂ８，
ビットｙ１１＝ビットｂ５，
ビットｙ１２＝ビットｂ２，
ビットｙ１３＝ビットｂ１４，
ビットｙ１４＝ビットｂ４，
ビットｙ１５＝ビットｂ１２
となる（ただし、ビットｂ０およびビットｙ０は最上位ビットＭＳＢ、ビットｂ１５およびビットｙ１５は最下位ビットＬＳＢ）。
【００２５】
より厳密にいうと、マッパーブロックはビットｙ０ないしビットｙ７をまず受信し、ついでビットｙ８ないしビットｙ１５を受信する。
【００２６】
引き続きデマルチプレクサブロックがｍ＝２で動作するケースについて考えると、別の置換が有利であることが判明した（第３実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは、符号化率３／５で符号化および２５６ＱＡＭ変調の場合について図８に示すように置換され、２５６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
【００２７】
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１５とすると、２５６ＱＡＭコンスタレーションビットｙ０〜ビットｙ１５がもつ２×Ｎビットは、以下のように決まる。すなわち、
ビットｙ０＝ビットｂ４，
ビットｙ１＝ビットｂ６，
ビットｙ２＝ビットｂ０，
ビットｙ３＝ビットｂ２，
ビットｙ４＝ビットｂ３，
ビットｙ５＝ビットｂ１０，
ビットｙ６＝ビットｂ１２，
ビットｙ７＝ビットｂ１４，
ビットｙ８＝ビットｂ７，
ビットｙ９＝ビットｂ５，
ビットｙ１０＝ビットｂ８，
ビットｙ１１＝ビットｂ１，
ビットｙ１２＝ビットｂ１１，
ビットｙ１３＝ビットｂ９，
ビットｙ１４＝ビットｂ１５，
ビットｙ１５＝ビットｂ１３
となる。
【００２８】
引き続きデマルチプレクサブロックがｍ＝２で動作するケースを考えると、さらなる置換が有利であることが判明している（第４実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは、符号化率３／５で符号化および２５６ＱＡＭ変調の場合について図９に示すように置換され、２５６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
【００２９】
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１５とすると、２５６ＱＡＭコンスタレーションビットｙ０〜ビットｙ１５がもつ２×Ｎビットは次のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ１２，
ビットｙ２＝ビットｂ４，
ビットｙ３＝ビットｂ６，
ビットｙ４＝ビットｂ８，
ビットｙ５＝ビットｂ１４，
ビットｙ６＝ビットｂ２，
ビットｙ７＝ビットｂ１０，
ビットｙ８＝ビットｂ１，
ビットｙ９＝ビットｂ１３，
ビットｙ１０＝ビットｂ５，
ビットｙ１１＝ビットｂ７，
ビットｙ１２＝ビットｂ９，
ビットｙ１３＝ビットｂ１５，
ビットｙ１４＝ビットｂ３，
ビットｙ１５＝ビットｂ１１
となる。
【００３０】
最後に、引き続きデマルチプレクサブロックがｍ＝２で動作するケースを考えると、さらに他の置換が有利であることが判明している（第５実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは３／５符号化率で符号化および２５６ＱＡＭ変調の場合について図１０に示すように置換され、２５６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
【００３１】
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１５とすると、２５６ＱＡＭコンスタレーションビットｙ０〜ビットｙ１５がもつ２×Ｎビットは次のように決まる。すなわち、
ビットｙ０＝ビットｂ４，
ビットｙ１＝ビットｂ６，
ビットｙ２＝ビットｂ０，
ビットｙ３＝ビットｂ２，
ビットｙ４＝ビットｂ３，
ビットｙ５＝ビットｂ１４，
ビットｙ６＝ビットｂ１２，
ビットｙ７＝ビットｂ１０，
ビットｙ８＝ビットｂ７，
ビットｙ９＝ビットｂ５，
ビットｙ１０＝ビットｂ８，
ビットｙ１１＝ビットｂ１，
ビットｙ１２＝ビットｂ１５，
ビットｙ１３＝ビットｂ９，
ビットｙ１４＝ビットｂ１１，
ビットｙ１５＝ビットｂ１３
となる。
【００３２】
１６ＱＡＭまたは６４ＱＡＭ変調について、本発明は、２×Ｎ列とＮFRAME／（２×Ｎ）行とからなる行列の形の行列インターリーバを用いることもできる。この場合には、上から下へ列ごとに書き込まれ、左から右へ行ごとに読み出される。
【００３３】
この場合には、図４のデマルチプレクサブロックは、例えば、ｍ＝２にて動作する。デマルチプレクサブロックに入力された２×Ｎビットは、６４ＱＡＭ変調に係る図１１（第６実施形態）に示すように置換され、６４ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
【００３４】
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１１とすると、６４ＱＡＭコンスタレーションビットｙ０〜ビットｙ１１がもつ２×Ｎビットは次のように決まる。すなわち、
ビットｙ０＝ビットｂ４，
ビットｙ１＝ビットｂ６，
ビットｙ２＝ビットｂ０，
ビットｙ３＝ビットｂ５，
ビットｙ４＝ビットｂ８，
ビットｙ５＝ビットｂ１０，
ビットｙ６＝ビットｂ３，
ビットｙ７＝ビットｂ１，
ビットｙ８＝ビットｂ７，
ビットｙ９＝ビットｂ２，
ビットｙ１０＝ビットｂ１１，
ビットｙ１１＝ビットｂ９
となる（ただし、ビットｂ０およびビットｙ０は最上位ビットＭＳＢ、ビットｂ１１およびビットｙ１１は最下位ビットＬＳＢ）。
【００３５】
より厳密にいうと、マッパーブロックは、ビットｙ０〜ビットｙ５をまず受信し、ついでビットｙ６〜ビットｙ１１を受信する。
【００３６】
引き続きデマルチプレクサブロックがｍ＝２で動作する６４ＱＡＭ変調のケースを考えると、別の置換が有利であることが判明している（第７実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは、図１２に示すごとく置換され、６４ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
【００３７】
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ１１とすると、６４ＱＡＭコンスタレーションビットｙ０〜ビットｙ１１がもつ２×Ｎビットは次のように決まる。すなわち、
ビットｙ０＝ビットｂ４，
ビットｙ１＝ビットｂ６，
ビットｙ２＝ビットｂ０，
ビットｙ３＝ビットｂ５，
ビットｙ４＝ビットｂ８，
ビットｙ５＝ビットｂ１０，
ビットｙ６＝ビットｂ２，
ビットｙ７＝ビットｂ１，
ビットｙ８＝ビットｂ７，
ビットｙ９＝ビットｂ３，
ビットｙ１０＝ビットｂ１１，
ビットｙ１１＝ビットｂ９
となる。
【００３８】
１６ＱＡＭ変調のケースについては、デマルチプレクサブロックに入力された２×Ｎビットは、例えば、図１３（第８実施形態）に示すごとく置換され、１６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
【００３９】
これが意味するところは次のごとくである、すなわち、２×Ｎビットｂ０〜ビットｂ７とすると、１６ＱＡＭコンスタレーションビットｙ０〜ビットｙ７がもつ２×Ｎビットは次のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ２，
ビットｙ２＝ビットｂ３，
ビットｙ３＝ビットｂ６，
ビットｙ４＝ビットｂ４，
ビットｙ５＝ビットｂ１，
ビットｙ６＝ビットｂ７，
ビットｙ７＝ビットｂ５
となる。
【００４０】
引き続きデマルチプレクサブロックがｍ＝２として動作する１６ＱＡＭ変調のケースを考えると、第２の置換が有利であることが判明している（第９実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは、図１４に示すごとく置換され、１６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
【００４１】
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ７とすると、１６ＱＡＭコンスタレーションがもつ２×Ｎビットｙ０〜ビットｙ７は、以下のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ３，
ビットｙ２＝ビットｂ２，
ビットｙ３＝ビットｂ６，
ビットｙ４＝ビットｂ４，
ビットｙ５＝ビットｂ１，
ビットｙ６＝ビットｂ７，
ビットｙ７＝ビットｂ５
となる。
【００４２】
引き続きデマルチプレクサブロックがｍ＝２として動作する１６ＱＡＭ変調のケースを考えると、第３の置換が有利であることが判明している（第１０実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは図１５に示すごとく置換され、１６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
【００４３】
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ７とすると、１６ＱＡＭコンスタレーションがもつ２×Ｎビットｙ０〜ビットｙ７は、以下のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ２，
ビットｙ２＝ビットｂ３，
ビットｙ３＝ビットｂ５，
ビットｙ４＝ビットｂ４，
ビットｙ５＝ビットｂ１，
ビットｙ６＝ビットｂ７，
ビットｙ７＝ビットｂ６
となる。
【００４４】
引き続きデマルチプレクサブロックがｍ＝２として動作する１６ＱＡＭ変調のケースを考えると、第４の置換が有利であることが判明している（第１１実施形態）。すなわち、デマルチプレクサブロックに入力された２×Ｎビットは、図１６に示すように置換され、１６ＱＡＭ変調の２つの連続したシンボルと関連付けされる。
【００４５】
これが意味するところは次のごとくである、すなわち、２×Ｎビットをビットｂ０〜ビットｂ７とすると、１６ＱＡＭコンスタレーションビットｙ０〜ビットｙ７がもつ２×Ｎビットは以下のように決まる。すなわち、
ビットｙ０＝ビットｂ０，
ビットｙ１＝ビットｂ３，
ビットｙ２＝ビットｂ２，
ビットｙ３＝ビットｂ５，
ビットｙ４＝ビットｂ４，
ビットｙ５＝ビットｂ１，
ビットｙ６＝ビットｂ７，
ビットｙ７＝ビットｂ６
となる。
【産業上の利用可能性】
【００４６】
前述した方法は、１６ＱＡＭ変調器、６４ＱＡＭ変調器またはＱＡＭ２５６変調器に基づくデジタル信号送信システムにおいて有利に用いることができ、特に、地上波デジタル・テレビジョン信号を放送するための音声／映像デジタル信号送信機において有利に用いることができる。前述した方法が送信側に適用される場合には、受信側には逆の方法が適用されることは当業者に明らかであろう。
【００４７】
周知のごとく、テレビジョン信号の送信は無線送信機によって行われるが、テレビジョン信号の受信は、典型的にはテレビジョンサービス利用者の家庭に設置されたテレビジョン受信機によって行われる。
【図１】
2011514090.tif 000003
【図２】
2011514090.tif 000004
【図３Ａ】
2011514090.tif 000005
【図３Ｂ】
2011514090.tif 000006
【図３Ｃ】
2011514090.tif 000007
【図３Ｄ】
2011514090.tif 000008
【図４】
2011514090.tif 000009
【図５】
2011514090.tif 000010
【図６】
2011514090.tif 000011
【図７】
2011514090.tif 000012
【図８】
2011514090.tif 000013
【図９】
2011514090.tif 000014
【図１０】
2011514090.tif 000015
【図１１】
2011514090.tif 000016
【図１２】
2011514090.tif 000017
【図１３】
2011514090.tif 000018
【図１４】
2011514090.tif 000019
【図１５】
2011514090.tif 000020
【図１６】
2011514090.tif 000021
【手続補正書】
【提出日】平成22年9月9日(2010.9.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタル信号を符号化率３／５のLDPC（低密度パリティ検査）符号にしたがって符号化されたパケットとして符号化し、インターリーバブロックによって前記パケットをインタリーブ行列に書き込み、デマルチプレクサブロックによって、前記インターリーバブロックから受信したビットに対して、コンスタレーションマッピングに先立ってビット置換を実行する、２５６ＱＡＭタイプのＱＡＭ（直交振幅変調）変調器へ送信されるデジタル信号を処理する方法であって、
順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢから出発して、順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ４に対応させ；
ビットｙ１をビットｂ６に対応させ；
ビットｙ２をビットｂ０に対応させ；
ビットｙ３をビットｂ２に対応させ；
ビットｙ４をビットｂ３に対応させ；
ビットｙ５をビットｂ１４に対応させ；
ビットｙ６をビットｂ１２に対応させ；
ビットｙ７をビットｂ１０に対応させ；
ビットｙ８をビットｂ７に対応させ；
ビットｙ９をビットｂ５に対応させ；
ビットｙ１０をビットｂ８に対応させ；
ビットｙ１１をビットｂ１に対応させ；
ビットｙ１２をビットｂ１５に対応させ；
ビットｙ１３をビットｂ９に対応させ；
ビットｙ１４をビットｂ１１に対応させ；
ビットｙ１５をビットｂ１３に対応させる
ことを特徴とする方法。
【請求項２】
ＱＡＭ変調器を備えたデジタル信号送信システムにおいて、請求項１に記載の方法を実行することを特徴とするＱＡＭ変調器を備えたデジタル信号送信システム。
【請求項３】
デジタル信号を符号化率３／５のLDPC（低密度パリティ検査）符号にしたがって符号化されたパケットとして符号化し、インターリーバブロックによって前記符号化したパケットをインタリーブ行列に書き込み、デマルチプレクサブロックによって、前記インターリーバブロックから受信したビットに対して、コンスタレーションマッピングに先立ってビット置換を実行する、２５６ＱＡＭタイプのＱＡＭ（直交振幅変調）復調器によって受信されるデジタル信号を処理する方法であって、
順にビットｙ０、ビットｙ１、ビットｙ２、ビットｙ３、ビットｙ４、ビットｙ５、ビットｙ６、ビットｙ７、ビットｙ８、ビットｙ９、ビットｙ１０、ビットｙ１１、ビットｙ１２、ビットｙ１３、ビットｙ１４、ビットｙ１５からなるワードＹから出発して、順にビットｂ０、ビットｂ１、ビットｂ２、ビットｂ３、ビットｂ４、ビットｂ５、ビットｂ６、ビットｂ７、ビットｂ８、ビットｂ９、ビットｂ１０、ビットｂ１１、ビットｂ１２、ビットｂ１３、ビットｂ１４、ビットｂ１５からなるワードＢを生成することにより、前記ビット置換を１６ビット構成のワードに対して実行し、ここで、ビットｙ０およびビットｂ０はそれぞれワードＹおよびワードＢの最上位ビットであり、ビットｙ１５およびビットｂ１５はそれぞれワードＹおよびワードＢの最下位ビットであり、そして、
ビットｙ０をビットｂ４に対応させ；
ビットｙ１をビットｂ６に対応させ；
ビットｙ２をビットｂ０に対応させ；
ビットｙ３をビットｂ２に対応させ；
ビットｙ４をビットｂ３に対応させ；
ビットｙ５をビットｂ１４に対応させ；
ビットｙ６をビットｂ１２に対応させ；
ビットｙ７をビットｂ１０に対応させ；
ビットｙ８をビットｂ７に対応させ；
ビットｙ９をビットｂ５に対応させ；
ビットｙ１０をビットｂ８に対応させ；
ビットｙ１１をビットｂ１に対応させ；
ビットｙ１２をビットｂ１５に対応させ；
ビットｙ１３をビットｂ９に対応させ；
ビットｙ１４をビットｂ１１に対応させ；
ビットｙ１５をビットｂ１３に対応させる
ことを特徴とする方法。
【請求項４】
ＱＡＭ復調器を備えたデジタル信号受信システムにおいて、請求項３に記載の方法を実行することを特徴とするデジタル信号受信システム。
【国際調査報告】
2011514090.tif 000022
2011514090.tif 000023
2011514090.tif 000024