(57)【要約】  本発明は、データ信号の間に同一の大きさを有するクロック信号を埋込んでパネル駆動部に送るタイミング制御部と、伝送されたデータ信号から埋込まれたクロック信号を復元した後クロック訓練期間の間に安定化されたクロック信号を使ってデータをサンプリングすることで、画像データを出力するパネル駆動部が具備されて、データ伝送速度を最大化すると同時に伝送信号のレベル及び埋込まれたクロック信号の周波数を最小化しながら、またインピーダンス不整合と電磁妨害（ＥＭＩ）を最小化することができるようにしたクロック信号が埋込まれたデータ伝送方式を使用することを特徴とする。
2011513790.tif 000002
【特許請求の範囲】
【請求項１】
データ信号を受信するＬＶＤＳ受信部と、データ信号を一時保存してデータ処理して出力するデータ処理部と、クロック信号及びタイミング制御信号を生成するタイミング生成部と、前記データ信号を送る送信部が具備されたタイミング制御部と；及びディスプレイパネルにゲート信号を順次走査するロー駆動部と、信号線を通じて前記送信部から伝送された信号を受信して、ディスプレイパネルに供給するコラム駆動部が具備されたパネル駆動部と、を含むディスプレイ駆動システムにおいて、
前記タイミング制御部は、
前記データ信号との間に前記クロック信号を同一の大きさで埋込んで、単一レベルの伝送データに変換して出力する駆動部が前記送信部にさらに含まれることを特徴とするクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項２】
前記伝送データでデータ信号の間に埋込まれたクロック信号のレベルは、前記データ信号が有することができるレベルと等しいことを特徴とする請求項１に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項３】
前記タイミング制御部は、前記データ信号の間に埋込まれたクロック信号の立上りエッジを示すために、データ信号とクロック信号との間にダミー信号を挿入したことを特徴とする請求項２に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項４】
前記ダミー信号とクロック信号は信号の幅を可変することができることを特徴とする請求項３に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項５】
前記伝送データは、前記データ信号に前記タイミング生成部で生成されたクロック信号とソース出力活性化信号などの制御信号が同一のレベルで埋込まれて前記コラム駆動部に伝送されることを特徴とする請求項３に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項６】
前記タイミング制御部は、データを送る前に先ずクロック信号だけで構成された伝送データを送ることにおいて、クロック信号が安定化されたことを知らせるＬＯＣＫ信号をコラム駆動部に送るように構成されることを特徴とする請求項１に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項７】
前記各コラム駆動部は、前記タイミング制御部からクロック信号が安定化されたことを知らせるＬＯＣＫ信号（ＬＯＣＫ０）が“Ｈ”状態になったことを入力した後、受信クロック信号が安定化されればＬＯＣＫ信号（ＬＯＣＫ１〜ＬＯＣＫＮ−１）を“Ｈ”状態で次のコラム駆動部に順次出力して、最後のコラム駆動部はＬＯＣＫＮ信号の“Ｈ”状態を前記タイミング制御部に出力して、それによって前記タイミング制御部はクロック訓練を終了してクロック信号が埋込まれたデータ信号伝送を始めるように構成されたことを特徴とする請求項６に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項８】
前記タイミング制御部は、データ伝送中に前記ＬＯＣＫＮ信号が“Ｌ”状態に変われば、前記ＬＯＣＫＮ信号が“Ｈ”状態になるまで再びクロック訓練を行うように構成されることを特徴とする請求項７に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項９】
前記パネル駆動部は、
前記データ信号より伝送速度が低くてデータ信号の間に埋込まれたクロック信号を復元して、データサンプリングのための受信クロック信号を生成するクロック復元回路が具備されて、前記受信クロック信号の遷移時点（立上りエッジまたは立下りエッジ）で前記伝送データにあるコントロールデータと画像データ信号をサンプリングして、出力する受信部をさらに含むことを特徴とする請求項１ないし８のうちいずれか一つに記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項１０】
前記伝送データの周波数を測定して前記クロック復元回路でのクロック復元に利用する周波数測定回路がさらに含まれたことを特徴とする請求項９に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項１１】
前記クロック復元回路は、位相同期ループを利用して構成されることを特徴とする請求項９に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項１２】
前記クロック復元回路は、遅延同期ループを利用して構成されることを特徴とする請求項９に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項１３】
前記クロック復元回路は、前記送信部から伝送されるクロック訓練用信号を利用して受信クロック信号を生成することを特徴とする請求項９に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項１４】
前記受信クロック信号は、データと同一の周波数を有する多位相クロック信号で構成されることを特徴とする請求項１３に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項１５】
前記受信部は、クロック訓練期間の間に安定化された受信クロック信号を使って、クロック訓練期間以後に伝送される一番目データのクロック信号以後に伝送される一番目ビットの値が“０”であるとコントロールデータで認識して、二番目データからは画像データで認識して受信される信号をそれぞれ区分しながらデータをサンプリングすることを特徴とする請求項１４に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項１６】
前記受信クロック信号は、クロック訓練期間の間に入力される信号の立上りエッジに同期されて、それと同一の位相と周波数を有する受信クロック信号（ＣＫ０）を復元して、このような受信クロック信号（ＣＫ０）と周波数は等しくて位相だけが互いに異なる多数個の受信クロック信号（ＣＫ１ないしＣＫＮ）を生成することを特徴とする請求項１４に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項１７】
前記受信クロック信号は、データ伝送率より低い多位相クロック信号で構成されることを特徴とする請求項１３に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項１８】
前記受信クロック信号は、クロック訓練期間の間に入力される信号の立上りエッジに同期されて、それより早い周波数と同一の位相を有する受信クロック信号（ＣＫ０）を復元して、このような受信クロック信号（ＣＫ０）と周波数は等しくて位相だけが互いに異なる多数個の受信クロック信号（ＣＫ９０、ＣＫ１８０、及びＣＫ２７０）を生成することを特徴とする請求項１７に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【請求項１９】
前記受信クロック信号によってサンプリングされるデータの手順が分かるために、各データをサンプリングすることに利用された受信クロック信号をカウントするカウンター回路がさらに含まれて構成されることを特徴とする請求項１７に記載のクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ駆動システムに関し、より詳細には、データ信号の間に同一の大きさを有するクロック信号を埋め込みパネル駆動部に送るタイミング制御部と、伝送データ信号から埋込まれたクロック信号を復元した後、クロック訓練期間（クロックトレーニング期間またはクロック学習期間）の間に安定化されたクロック信号を使ってデータをサンプリングすることで、画像データを出力するパネル駆動部が具備されて、データ伝送速度を最大化すると同時に伝送信号のレベル及び埋込まれたクロック信号の周波数を最小化して、また、インピーダンス不整合と電磁妨害（ＥＭＩ）を最小化することができるようにしたクロック信号が埋込まれたデータ伝送方式を使用する単一レベル信号伝送を利用したディスプレイ駆動システムに関する。
【背景技術】
【０００２】
近来にデジタル家電機器市場の成長と個人用コンピューター及び個人携帯通信端末機の持続的な普及増加によって、このような機器の最終出力装置のうち一つであるディスプレイ装置の軽量化と低電力化が要求されて、このような要求を具現するための技術が持続的に提案されている。それによって、従来のＣＲＴ（Cathode Ray Tube）を取り替えるＬＣＤ（Liquid Crystal Display）、ＰＤＰ（Plasma Display Panel）、ＯＬＥＤ（Organic Electro-Luminescence Display）などのような平板ディスプレイ装置が開発されて普及されている。
【０００３】
このような平板ディスプレイ装置は、受信された画像データをディスプレイするのに使われるパネルを駆動するために画像データを処理して、タイミング制御信号を生成するタイミングコントローラー（Timing Controller）と、このようなタイミングコントローラーから伝送される画像データとタイミング制御信号を使ってパネルを駆動するコラム駆動部とロー駆動部を含む。
【０００４】
特に、近来には大画面、高解像度のディスプレイが要求されることによって、タイミングコントローラーでコラム駆動部への高速データ伝送技術が要求されながら、電磁波によって誘発される電磁妨害（ＥＭＩ:Electro-Magnetic Interference）などがこのような高速データ伝送時に発生することによってデータ伝送信号の大きさも非常に小さくなるようになった。
【０００５】
それによって、電磁妨害（ＥＭＩ）を少なく誘発しながらも高速でデータを送ることができるmini-ＬＶＤＳ（Low Voltage Differential Signaling）方式とＲＳＤＳ（Reduced Swing Differential Signaling）方式などの差動信号伝送方式の利用が増加している。
【０００６】
図１は、従来のmini-ＬＶＤＳ方式でデータ差動信号とクロック差動信号の伝送を示す図面であり、図２は従来のＲＳＤＳ方式でデータ差動信号とクロック差動信号の伝送を示す図面である。
【０００７】
図１及び図２を参照すれば、このように近来に利用されるmini-ＬＶＤＳ方式やＲＳＤＳ方式は所望の帯域幅を支援するためにタイミングコントローラー１０に連結された一つ以上のデータ差動信号線とそのデータ信号に同期された別途のクロック差動信号線を具備して、このようなデータ信号線とクロック信号線を各コラム駆動部２０が共有するマルチドロップ（Multi-Drop）方式を採択している。
【０００８】
このようなマルチドロップ方式は、解像度による出力数、すなわち、コラム駆動部の個数に依存せずタイミングコントローラーを利用することができる長所があるが、各コラム駆動部でデータ差動信号とクロック差動信号が分離供給される分岐点で発生されるインピーダンス不整合（Impedance Mismatch）によって反射波による信号歪曲が発生して、電磁妨害（ＥＭＩ）が大きくなる問題点を有しているし、クロック差動信号にかかる大きい負荷によって動作速度が制限される問題点があった。
【０００９】
また、このようなマルチドロップ方式での問題点を乗り越えるために、データ差動信号とクロック差動信号が各コラム駆動部に別に供給されるＰＰＤＳ（Point-to-Point Differential Signaling）伝送方式が提案された。
【００１０】
図３は、従来のＰＰＤＳ方式から独立的なデータ信号線を通じたデータ差動信号の伝送を示す図面であり、図４は従来のＰＰＤＳ方式で変形されたチェーン形態のクロック差動信号の伝送を示す図面である。
【００１１】
図３を参照すれば、ＰＰＤＳはタイミングコントローラー１０と一つのコラム駆動部２０との間に独立的なデータラインが形成されてデータ差動信号が各コラム駆動部ごとに別に供給されるので、前記マルチドロップ方式で発生可能なインピーダンス不整合と、電磁妨害（ＥＭＩ）、及びクロック差動信号の過負荷問題を乗り越えることができる。
【００１２】
このようなＰＰＤＳは高速のクロック信号が要求されるが、図３に示されたＰＰＤＳの場合クロック差動信号を共有する形態で構成されてクロック差動信号の負荷が非常に大きい場合動作速度が制限された。それによって、図４に示されたように、チェーン形態で各コラム駆動部２０にクロック信号を供給する方式が利用されるが、この場合各コラム駆動部の間で発生されるクロックの遅延によってデータサンプリングがまともになされない問題点があった。
【００１３】
また、このようなＰＰＤＳ伝送方式はディスプレイ装置が大型化されて、高解像度を追い求めることによってコラム駆動部の個数が増加するようになりながら、データ及びクロック信号線の個数が同一の割合で増加するようになって、全体信号線の連結が複雑になって費用上昇の原因になる問題点があった。
【００１４】
図５は改善されたイントラパネルインターフェース（ＡｉＰｉ:Advanced Intra-Panel Interface）伝送方式を示す図面である。
【００１５】
図５を参照すれば、データとクロック信号がマルチレベルに区別されて、タイミングコントローラーでこのように区別されたクロック信号が埋込まれたデータ差動信号を独立された各信号線によってコラム駆動部に送ることで、信号線の個数を著しく減らして、電磁妨害（ＥＭＩ）を減らして、信号線の個数が減少することに反してパネルの動作速度と解像度は増加することによって高速信号伝達過程でデータとクロック信号との間に発生するスキュー（skew）や相対ジッタ（jitter）などの問題点を解決するための改善されたイントラパネルインターフェースが近来に提案された。
【００１６】
前述のように、タイミングコントローラーでコラム駆動部への高速データ伝送のための、従来のmini-ＬＶＤＳ及びＲＳＤＳなどのマルチドロップ伝送方式はインピーダンス不整合及びクロック差動信号を送る信号線の過負荷が発生する問題点があったし、従来のＰＰＤＳ伝送方式はマルチドロップ方式の問題点を改善しようと各コラム駆動部に連結されるデータ差動信号とクロック差動信号を別に供給する形態を取るが、ディスプレイ装置が大画面、高解像度になって行くことによってマルチドロップ方式に比べて信号線の個数が増加して、タイミングコントローラーとコラム駆動部との間を連結する信号線の複雑度が増加して費用が上昇される問題点があった。
【００１７】
また、近来のＡｉＰｉ伝送方式は、データにクロック信号を埋込んで送って、信号線の個数を減らして伝送線路でのデータとクロック信号との間のスキュー問題を解決することができるが、埋込まれたクロック信号をデータ信号より大きいレベルや小さなレベルでなされたマルチレベルの信号を送るので、伝送信号のレベルを最小化させることができなくなるし、電磁妨害（ＥＭＩ）の減少効率が非常に小さくなる問題点があった。
【００１８】
このように最近のタイミングコントローラーとコラム駆動部との間の高速データ伝送のためのインターフェース傾向はデータ差動信号とクロック差動信号を送る信号線の個数を減らして電磁妨害（ＥＭＩ）を最小化するものであり、これと共に信号線の間のスキュー、相対ジッタなどの問題を解決することができる新しいインターフェースが要求されている。
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明が解決しようとする技術的課題は、タイミングコントローラーでデータ信号の間に同一の大きさを有するクロック信号を埋込んで独立されたデータ信号線を通じて単一レベル信号の形態で各コラム駆動部に供給して、各コラム駆動部でクロック信号を復元してデータをサンプリングした後パネルに画像データを出力することでデータ伝送速度を最大化しながら伝送信号レベル及び埋込まれたクロック信号の周波数を最小化することができるクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システムを提供することにある。
【００２０】
それによって、従来にデータ及びクロック信号のマルチドロップ方式によって発生されたインピーダンス不整合と電磁妨害（ＥＭＩ）を最小化することができて、信号線の個数を減少させて、信号線の間のスキューや相対ジッタなどの問題を解決することができるクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システムを提供することにある。
【課題を解決するための手段】
【００２１】
前記課題を達成するための単一レベル信号伝送を利用したディスプレイ駆動システムは、データ信号を受信するＬＶＤＳ受信部と、データ信号を一時保存してデータ処理して出力するデータ処理部と、クロック及び各種制御信号を生成するタイミング生成部と、前記データ信号にクロック信号を埋込んで送る送信部が具備されたタイミング制御部と;及びディスプレイパネルにゲート信号を順次走査するロー駆動部と、信号線を通じて前記送信部に伝送された信号を受信して、ディスプレイパネルに供給するコラム駆動部が具備されたパネル駆動部を含むディスプレイ駆動システムにおいて、タイミング制御部は、前記データ信号の間に前記クロック信号を同一の大きさで埋込んで、単一レベルの伝送データに変換して出力する駆動部が前記送信部に含まれることを特徴とする。
【００２２】
また、本発明の前記コラム駆動部は、前記データ信号より伝送速度が低い埋込まれたクロック信号を復元してデータサンプリングのための受信クロック信号を生成するクロック復元回路が具備されて、前記受信クロック信号の遷移時点（立上りエッジまたは立下りエッジ）で前記伝送データにあるコントロールデータとデータ信号をサンプリングして出力する受信部を含むことを特徴とする。
【発明の効果】
【００２３】
本発明は、データ信号とそれに埋込まれたクロック信号を同一レベルで形成して単一レベル信号のみを利用することで、伝送して復元する信号のレベルを最小化することができるし、クロック訓練信号を利用して復元された受信クロック信号を安定化させることができるし、それによって、伝送信号のレベル及び埋込まれたクロック信号の周波数を著しく低めることができるし、全体ディスプレイ駆動システムの電磁妨害（ＥＭＩ）を減らすことができる長所がある。
【００２４】
また、本発明はデータ信号とクロック信号が分離された場合に発生するスキュー（skew）や相対ジッタ（（jitter）などの問題も無くすことができて高速でも安定した動作を遂行することができる長所がある。
【図面の簡単な説明】
【００２５】
【図１】従来のＬＶＤＳ方式でデータ差動信号とクロック差動信号の伝送を示す構成図である。
【図２】従来のＲＳＤＳ方式でデータ差動信号とクロック差動信号の伝送を示す構成図である。
【図３】従来のＰＰＤＳ方式で独立的なデータ信号線を通じたデータ差動信号の伝送を示す構成図である。
【図４】従来のＰＰＤＳ方式で変形されたチェーン形態のクロック差動信号の伝送を示す構成図である。
【図５】従来のＡｉＰｉ伝送方式を示す構成図である。
【図６】本発明によるクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システムの構成図である。
【図７】本発明によってクロック信号とデータ信号が単一レベル信号でなされた伝送データを単一信号線に送ることを示す概略図である。
【図８】本発明によってクロック訓練区間でのクロック信号がデータ信号の間に埋込まれた単一レベル信号の例示図である。
【図９】本発明によってデータ伝送区間でのクロック信号がデータ信号の間に埋込まれた単一レベル信号の例示図である。
【図１０】本発明によってデータ伝送区間でのクロック信号がデータ信号の間に埋込まれた単一レベル信号のまた他の例示図である。
【図１１】本発明によってクロック信号がデータ信号の間に埋込まれた単一レベル信号のプロトコル方式を示す例示図である。
【図１２】本発明によってクロック信号がデータ信号の間に埋込まれた単一レベル信号のプロトコル方式を示すまた他の例示図である。
【図１３】本発明によるタイミングコントローラーの第１実施例の構成図である。
【図１４】本発明によるタイミングコントローラーの第２実施例の構成図である。
【図１５】本発明によるパネル駆動部の第１実施例の構成図である。
【図１６】本発明によるパネル駆動部の第２実施例の構成図である。
【図１７】本発明によるパネル駆動部の第３実施例の構成図である。
【図１８】本発明によるパネル駆動部の第４実施例の構成図である。
【図１９】本発明による単一レベル信号のプロトコル方式を利用したデータ復元タイミング図である。
【図２０】同じく、本発明による単一レベル信号のプロトコル方式を利用したデータ復元タイミング図である。
【図２１】同じく、本発明による単一レベル信号のプロトコル方式を利用したデータ復元タイミング図である。
【図２２】同じく、本発明による単一レベル信号のプロトコル方式を利用したデータ復元タイミング図である。
【発明を実施するための形態】
【００２６】
以下では本発明の具体的な実施例を、図面を参照して詳しく説明するようにする。
【００２７】
図６は、本発明によるクロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システムの構成図であり、図７は本発明によってクロック信号とデータ信号が単一レベル信号でなされた伝送データを単一信号線に送ることを示す概念図である。
【００２８】
図６及び図７を参照すれば、本発明の一実施例による単一レベル信号を利用したディスプレイ駆動システムは、ＬＶＤＳデータ信号を受信してクロック信号を前記データ信号の間に同一の大きさで埋込んで単一レベルの伝送データに送るタイミング制御部１００と、前記伝送データを受信してクロック訓練期間の間に復元した受信クロック信号を利用してクロック信号とデータ信号を区別してサンプリングして、ディスプレイパネル３００に送るパネル駆動部２００を含んで構成される。
【００２９】
この時、前記パネル駆動部２００はディスプレイパネル３００にゲート信号（Ｇ１ないしＧＭ）を順次走査するロー駆動部２１０と、ディスプレイしようとするソース信号（Ｓ１ないしＳＮ）を供給するコラム駆動部２２０で構成される。
【００３０】
それによって、前記タイミング制御部１００は一つの信号線を利用して前記データ信号の間にクロック信号が同一のレベルで埋込まれた一つの差動対（Differential pair）であるＣＥＤ（Clock Embedded Data）信号のみをパネル駆動部２００のコラム駆動部２２０に送る。
【００３１】
タイミング制御部１００は、データを送る前に先ずクロック信号だけで構成された伝送データ（ＣＥＤ信号）を送ることでクロック訓練を始めるようになって、クロック信号が安定化されたことを知らせるＬＯＣＫ０信号をパネル駆動部２００に送る。パネル駆動部２００内のコラム駆動部２２０は、タイミング制御部１００または他のコラム駆動部２２０から入力されたＬＯＣＫ信号が“Ｈ”状態（論理ハイ状態）になった後クロック訓練期間の間に伝送されるＣＥＤ信号によってデータサンプリングに使用する受信クロック信号を復元するようになって、受信クロック信号が安定化されれば、ＬＯＣＫ信号（ＬＯＣＫ１〜ＬＯＣＫＮ）は“Ｈ”状態を出力する。すなわち、前記コラム駆動部は前記タイミング制御部からクロック信号が安定化されたことを知らせるＬＯＣＫ信号（ＬＯＣＫ０）が“Ｈ”状態になったことを入力された後受信クロック信号が安定化されればＬＯＣＫ信号（ＬＯＣＫ１〜ＬＯＣＫＮ-１）を“Ｈ”状態にして次のコラム駆動部に順次出力する。
【００３２】
最終的に、パネル駆動部２００から“Ｈ”状態のＬＯＣＫＮ信号を入力されたタイミング制御部１００は、クロック訓練を終わらせてクロック信号が埋込まれたデータ信号伝送を始める。仮に、データ伝送中にＬＯＣＫＮ信号が“Ｌ”状態（論理ロー状態）に変われば、タイミング制御部１００は直ちにクロック訓練を始めてＬＯＣＫＮ信号が“Ｈ”状態になるまで持続する。また、タイミング制御部１００はＬＯＣＫＮ信号が“Ｈ”状態になった以後には必要によってデータ伝送を中断してクロック訓練を始めることができる。
【００３３】
図８は、本発明によってクロック訓練区間でのクロック信号がデータ信号との間に埋込まれた単一レベル信号の例示図であり、図９及び図１０は本発明によってクロック信号がデータ信号との間に埋込まれた単一レベルＣＥＤ信号の例示図であり、図１１及び図１２は本発明によってクロック信号がデータ信号の間に埋込まれた単一レベルＣＥＤ信号のプロトコル方式を示す例示図である。
【００３４】
図８及び図９を参照すれば、伝送データはタイミング制御部１００とコラム駆動部２２０との間のインターフェースに使われることができるシグナリングとして、各データ信号の間に同一のレベルのクロック信号を挿入して、挿入されたクロック信号の遷移時点のうちで立上りエッジを示すためにデータとクロック信号の間にダミー（dummy）信号を挿入して構成される。この時、ダミー信号とクロック信号は、図１０のように回路設計を容易にするために信号の幅をさらに広く可変することもできる。
【００３５】
前記各データ信号の間に埋込まれたクロック信号の周波数は、データの周波数より著しく低いために前記パネル駆動部２００では遅延同期ループ（ＤＬＬ:Delay Locked Loop）または位相同期ループ（ＰＬＬ:Phase Locked Loop）を利用したクロック復元回路（Clock Recovery）２３３を使ってデータサンプリング用クロック信号を生成する。
【００３６】
コラム駆動部は、前記クロック信号の立上りエッジを示すためにダミー信号が挿入されたシグナリング方式のクロックとダミー信号をデータ信号と区別することができない。よって、伝送初期にクロック訓練期間の間に前記タイミング制御部１００に具備された送信部１４０では図１１及び図１２に示されたようにクロック訓練用信号を送る。
【００３７】
それによって前記パネル駆動部に具備されたコラム駆動部２２０ではこのようなクロック訓練用信号を利用してクロック復元回路２３３を通じて受信クロック信号を生成する。この時、前記受信クロック信号はデータの伝送率より低い多位相クロック信号で構成されることができるし、また、データと同一の周波数を有する多位相クロック信号で構成されることもできる。
【００３８】
前記コラム駆動部の受信部２３０ではクロック訓練期間の間に安定化された受信クロック信号を使ってクロック訓練期間以後に伝送されるデータをサンプリングする。すなわち、クロック訓練期間以後に伝送される一番目のデータでクロック信号以後に伝送される一番目ビットの値が“０”であるとコントロールデータで認識されて、二番目データからは画像データが入力されることを認識する。クロック訓練期間中には該当位置の値が常に“１”であるので、受信部はクロック訓練期間が終わらなかったことを認識する。
【００３９】
この時、前記パネル駆動部２００は前記タイミング制御部１００で生成されたソース出力活性化（ＳＯＥ）、ゲートスタートパルス（ＧＳＰ）、ゲート出力活性化（ＧＯＥ）及びゲートスタートクロック（ＧＳＣ）信号などを供給されて、前記コラム駆動部２２０は画像データを示すデータ信号（ＤＡＴＡ）とそのクロック信号（ＣＬＫ）を復元して、ソース出力活性化信号に合わせて前記ゲートスタートパルスによって選択されたディスプレイパネル３００のラインにデータ信号を出力する。
【００４０】
前記コラム駆動部２２０は、クロック訓練信号を通じて前記タイミング制御部１００で単一レベル信号に伝送される伝送データから受信クロック信号を復元して各データ信号を出力する。それによって、前記タイミング制御部１００で、前記コラム駆動部２２０にデータを送る信号線の個数を減少させるだけでなく、電磁妨害（ＥＭＩ）も減少させることができる。
【００４１】
図１３は、本発明によるタイミング制御部の第１実施例の詳細構成図を示して、図１４は本発明によるタイミング制御部の第２実施例の詳細構成図を示す。
【００４２】
図１３及び図１４を参照すれば、前記タイミング制御部１００はディスプレイしようとする画像データ信号であるＬＶＤＳデータを受信するＬＶＤＳ受信部１１０と、前記受信されたＬＶＤＳデータを一時保存して、データ処理を遂行した後出力するデータ処理部１２０と、送信クロック及び各種タイミング制御信号を生成するタイミング生成部１３０と、及び前記データ処理部で出力されるデータ信号と前記タイミング生成部から出力される送信クロック信号を入力されて、前記送信クロック信号がデータ信号の間に同一の信号大きさで埋込まれた伝送データを送信する送信部１４０と、を含んで構成される。
【００４３】
この時、前記送信部１４０は、前記データ処理部１２０で処理されたＬＶＤＳデータ信号を受信して、各コラム駆動部に送るデータを分離して出力するデマルチプレクサ（ＤＥＭＵＸ）１４１と、前記デマルチプレクサから出力される伝送データを変換する並列−直列変換部１４２、及び前記タイミング生成部で生成されたクロック信号を受信して、前記データ信号の間に同一のレベルで埋込まれた伝送データ（ＣＥＤ）を各コラム駆動部２２０に送る駆動部１４３を含んで構成される。この時、前記タイミング制御部１００は、前記並列−直列変換部１４２で直列化されたデータ信号を含む伝送データを複数のパネル駆動部２００のうちいずれか一つのパネル駆動部に伝達する。
【００４４】
この時、前記伝送データ（ＣＥＤ）は、データ信号の間にクロック信号が埋込まれた信号であり、前記データ信号のレベルは１ビットであるデータの値によって選択されたレベルであり、前記埋込まれたクロック信号のレベルは前記データ信号のレベルと同一に１ビットであるデータの値によって選択される。
【００４５】
したがって、前記タイミング制御部で伝送される伝送データそれぞれは、前記データ信号の間に埋込まれたクロック信号を含んで、前記挿入されたクロック信号のレベルは前記データ信号が有することができるレベルと等しくなる。
【００４６】
図１３に示されたように、前記タイミング制御部１００の第１実施例は前記タイミング生成部１３０で生成されたソース出力活性化信号（ＳＯＥ）と、ゲートスタートパルス（ＧＳＰ）、ゲート出力活性化信号（ＧＯＥ）及びゲートスタートクロック信号（ＧＳＣ）は前記パネル駆動部のロー駆動部２１０に伝送されてディスプレイパネル３００にゲート信号を印加して、前記タイミング生成部１３０で生成されたクロック信号（ＣＬＫ）は、前記ＬＶＤＳ受信部１１０で受信したデータ信号と共に送信部１４０に伝送されて、前記データ信号と同一のレベルで埋込まれた伝送データ（ＣＥＤ:ＣＬＫ+ＤＡＴＡ）になってパネル駆動部のコラム駆動部２２０に送るように構成される。
【００４７】
また、図１４に示されたように、前記タイミング制御部１００の第２実施例では前記タイミング生成部１３０で生成されたゲートスタートパルス（ＧＳＰ）、ゲート出力活性化信号（ＧＯＥ）及びゲートスタートクロック信号（ＧＳＣ）だけが前記ロー駆動部２１０に伝送されて、前記タイミング生成部１３０で生成された制御信号、すなわちコントロールデータであるソース出力活性化信号（ＳＯＥ）に対するタイミング情報がデータ信号（ＤＡＴＡ）のうちコントロールデータに含まれて、ソース出力活性化信号（ＳＯＥ）、クロック信号（ＣＬＫ）及びデータ信号（ＤＡＴＡ）は同一のレベルで埋込まれた伝送データ（ＳＯＥ+ＣＥＤ:ＳＯＥ+ＣＬＫ+ＤＡＴＡ）になって前記コラム駆動部２２０に伝送されるように構成されることもできる。この場合、タイミング生成部１３０で使用するソース出力活性化信号に対するタイミング情報が前記データ処理部１２０に送るように連結されなければならないことは勿論である。
【００４８】
したがって、前記タイミング制御部１００でコラム駆動部２２０に伝送されるデータは、クロック信号（ＣＬＫ）とディスプレイパネル３００に表示される画像データ（ＤＡＴＡ）だけを含むこともできて、クロック信号（ＣＬＫ）と共に画像データ（ＤＡＴＡ）及び前記コラム駆動部２２０を制御する別途のソース活性化信号（ＳＯＥ）をさらに含むこともできる。
【００４９】
図１５ないし図１８は、本発明によるパネル駆動部の第１実施例ないし第４実施例をそれぞれ示す。この時、図１５及び図１７は前記タイミングコントローラーで制御信号（ＳＯＥ）と伝送データ（ＣＥＤ）が分離されて伝送される場合を示して、図１５及び図１７は前記タイミングコントローラーで制御信号がクロック信号及びデータ信号（ＳＯＥ+ＣＥＤ）と共に伝送される場合を示す。
【００５０】
図１５及び図１６を参照すれば、前記パネル駆動部２００は、特にディスプレイパネルに画像データを送るコラム駆動部２２０を指称して、前記コラム駆動部２２０は前記伝送データを受信して、クロック訓練信号を通じて復元された受信クロック信号によって受信信号をサンプリングしてデータを出力する受信部２３０と、シフトスタートパルスを順次にシフトして出力するシフトレジスター２４０と、前記シフトレジスターで出力される信号によって前記受信部で出力されたデータを順次に保存した後に並列で出力するデータラッチ２５０、及び前記データラッチから出力されるデジタル信号をアナログ信号に変換して出力するＤＡＣ（Digital to Analog Converter）２６０を含んで構成される。
【００５１】
この時、前記受信部２３０は前記タイミング制御部１００で信号線を通じて伝送されたＣＥＤ信号からデータ信号（ＤＡＴＡ）をサンプリングして出力するサンプラー２３１と、ＣＥＤ信号でデータ部分をマスキングしてクロック復元回路に伝達するデータマスキング回路２３２と、前記マスキングされたデータから埋込まれたクロック信号を抽出してデータ信号のサンプリングに利用される受信クロック信号を生成するクロック復元回路２３３と、前記サンプラーでサンプリングされたデータを並列データに変換する直列−並列変換部２３４を含んで構成される。
【００５２】
前記シフトレジスター２４０は入力されるスタートパルスを順次にシフトして出力して、前記データラッチ２５０は前記直列−並列変換部２３４で変換されたデータ信号を前記シフトレジスター２４０の出力信号によって順次に保存した後に並列で出力して、前記ＤＡＣ２６０は前記データラッチから出力される信号をアナログ信号（Ｙ１、Ｙ２、ないしＹＮ）に変換して、ディスプレイパネル３００に供給する。
【００５３】
また、図１７及び図１８を参照すれば、前記受信部２３０は前記タイミングコントローラーで信号線を通じて伝送された伝送データを受信してデータ信号（ＤＡＴＡ）をサンプリングして出力するサンプラー２３１と、前記受信した伝送データのクロック信号でデータ信号のサンプリングに利用される受信クロック信号を生成するクロック復元回路２３３と、受信した伝送データの周波数を測定して、前記クロック復元回路でのクロック復元に利用する周波数測定回路２３５と、前記サンプラーでサンプリングされたデータを並列データに変換する直列−並列変換部２３４を含んで構成されることもできる。
【００５４】
図１９ないし図２２は、本発明で提案されたプロトコル方式を利用したデータ復元のタイミング図を示す。
【００５５】
図１９及び図２０を参照すれば、前記受信部２３０でクロック訓練期間の間に入力されるＣＥＤ信号と同一の周波数の多位相クロック信号を復元して、このように復元された多位相クロック信号それぞれの位相クロック信号によってデータをサンプリングする。
【００５６】
したがって、前記クロック訓練期間の間に入力されるＣＥＤ信号の立上りエッジに同期されてそれと同一の位相と周波数を有する受信クロック信号（ＣＫ０）が復元されて、このような受信クロック信号（ＣＫ０）と周波数は等しくて、位相だけが互いに異なる多数個の受信クロック信号（ＣＫ１ないしＣＫＮ）を生成する。
【００５７】
また、前記クロック訓練期間以後に伝送されるＣＥＤ信号の一番目データのクロック信号以後の一番目ビット値が“０”であると、そのデータはコラム駆動部を制御するコントロールデータで認識して、二番目データからは画像データに認識しながら、前記クロック訓練期間の間に復元された受信クロック信号（ＣＫ０ないしＣＫＮ）の立上りエッジで各コントロールデータまたは画像データ値をサンプリングしてディスプレイパネル３００に出力する。
【００５８】
それによって、それぞれのデータの順序は、ある位相を有する受信クロック信号によってサンプリングされたかによって区別することができる。
【００５９】
また、図２１及び図２２を参照すれば、前記受信部２３０でクロック訓練期間の間に入力されるクロック信号より早い周波数を有するクロック信号を復元して、それと同一の周波数を有しながら位相が互いに異なる複数の多位相クロック信号を復元して、そのうち一つ以上のクロック信号としてデータをサンプリングする。
【００６０】
したがって、前記クロック訓練期間の間に入力されるデータ信号の立上りエッジに同期されて、それより早い周波数と同一の位相を有する受信クロック信号（ＣＫ０）が復元されて、このような受信クロック信号（ＣＫ０）と周波数は等しくて、位相だけが互いに異なる多数個の受信クロック信号（ＣＫ９０、ＣＫ１８０、及びＣＫ２７０）を生成する。
【００６１】
そして、前記クロック訓練期間の間に復元された受信クロック信号（ＣＫ０ないしＣＫ２７０）の遷移時点である立上りエッジまたは立下りエッジで各コントロールデータまたは画像データ値をサンプリングしてディスプレイパネル３００に出力する。この場合にはそれぞれのデータの手順が分かるためにデータをサンプリングすることに利用される受信クロック信号をカウントする別途のカウンター回路が要求される。
【産業上の利用可能性】
【００６２】
このように、本発明はデータ信号とそれに埋込まれたクロック信号の大きさを互いに異なるようにする従来のマルチレベル（Multi-level）伝送方式を脱して、データ信号とそれに埋込まれたクロック信号を同一レベルで形成して単一レベル信号のみを利用することで、伝送する信号のレベルを最小化することができるし、クロック訓練信号を利用してあらかじめ受信クロック信号を生成することができるし、前記受信クロック信号の周波数成分は実際伝送されるデータの周波数成分より非常に小さくすることができる。
【００６３】
それによって、従来のマルチレベル伝送方式に比べて信号レベルを著しく低めることができるし、その程度に全体ディスプレイ駆動システムの電磁妨害（ＥＭＩ）を減らすことができる。また、前記データ信号とクロック信号が分離された場合に比べて信号線の個数を著しく減らしながら発生するスキュー（skew）や相対ジッタ（jitter）などの問題も無くすことができて高速でも安定された動作を遂行することができる。
【００６４】
以上では、本発明に対する技術思想を添付図面と共に上述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
【符号の説明】
【００６５】
１００  タイミング制御部
１１０  ＬＶＤＳ受信部
１２０  データ処理部
１３０  タイミング生成部
１４０  送信部
１４１  デマルチプレクサ
１４２  並列−直列変換部
１４３  駆動部
２００  パネル駆動部
２１０  ロー駆動部
２２０  コラム駆動部
２３０  受信部
２３１  サンプラー
２３２  データマスキング回路
２３３  クロック復元回路
２３４  直列−並列変換部
２２５  周波数測定回路
２４０  シフトレジスター
２５０  データラッチ
２６０  デジタルアナログ変換器
３００  ディスプレイパネル
【図１】
2011513790.tif 000003
【図２】
2011513790.tif 000004
【図３】
2011513790.tif 000005
【図４】
2011513790.tif 000006
【図５】
2011513790.tif 000007
【図６】
2011513790.tif 000008
【図７】
2011513790.tif 000009
【図８】
2011513790.tif 000010
【図９】
2011513790.tif 000011
【図１０】
2011513790.tif 000012
【図１１】
2011513790.tif 000013
【図１２】
2011513790.tif 000014
【図１３】
2011513790.tif 000015
【図１４】
2011513790.tif 000016
【図１５】
2011513790.tif 000017
【図１６】
2011513790.tif 000018
【図１７】
2011513790.tif 000019
【図１８】
2011513790.tif 000020
【図１９】
2011513790.tif 000021
【図２０】
2011513790.tif 000022
【図２１】
2011513790.tif 000023
【図２２】
2011513790.tif 000024
【国際調査報告】
2011513790.tif 000025
2011513790.tif 000026
2011513790.tif 000027
2011513790.tif 000028