(57)【特許請求の範囲】
【請求項１】
（ａ）半導体基板を用意する工程、
（ｂ）前記半導体基板上に第１材料膜を形成する工程、
（ｃ）前記第１材料膜上にレジスト層を形成する工程、
（ｄ）前記レジスト層を液浸露光する工程、
（ｅ）前記（ｄ）工程後、前記レジスト層を現像処理する工程、
（ｆ）前記（ｅ）工程後、前記半導体基板をリンス液でリンス処理する工程、
（ｇ）前記（ｆ）工程後、前記半導体基板を回転させて前記半導体基板を乾燥させる工程、
（ｈ）前記（ｇ）工程後、前記レジスト層をエッチングマスクとして前記第１材料膜をエッチングする工程、
を有し、
前記（ｅ）工程では、前記レジスト層が現像処理によって除去された部分から前記第１材料膜が露出し、
前記（ｆ）工程を行う際に、前記レジスト層から露出する前記第１材料膜の表面の撥水性が前記レジスト層の表面の撥水性よりも高いことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｇ）工程を行う際に、前記レジスト層から露出する前記第１材料膜の表面の撥水性は、前記レジスト層の表面の撥水性よりも高いことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記（ｆ）工程を行う際に、前記レジスト層の表面における前記リンス液の接触角をθ１とし、前記レジスト層から露出する前記第１材料膜の表面における前記リンス液の接触角をθ２としたときに、前記θ２は前記θ１よりも大きいことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記（ｄ）工程を行う際の前記レジスト層の表面における前記リンス液の接触角をθ３とすると、前記θ３は前記θ１よりも大きいことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記θ３は前記θ２よりも大きいことを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記θ２は８０°以下であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記リンス液は純水であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記（ｅ）工程で、現像液に触れることにより、前記レジスト層の表面の撥水性が低下することを特徴とする半導体装置の製造方法。
【請求項９】
請求項７記載の半導体装置の製造方法において、
前記（ｃ）工程後で、前記（ｄ）工程前に、
（ｃ１）前記レジスト層の表面にトップコート層を形成する工程、
を更に有し、
前記（ｄ）工程では、前記トップコート層が前記レジスト層の表面を構成し、
前記（ｅ）工程では、現像液により、前記レジスト層の表面から前記トップコート層が除去されることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置の製造方法において、
前記第１材料膜は、炭素を主要な成分として含む有機膜、もしくは、炭素およびシリコンを主要な成分として含む有機膜であり、
前記（ｂ）工程では、前記第１材料膜形成用の薬液がフッ素樹脂を含有しており、前記薬液を前記半導体基板に塗布することで、前記フッ素樹脂が表面に偏析した前記第１材料膜を形成することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記フッ素樹脂は、
ＣＨ２＝Ｃ（Ｘ）ＣＯＯＹＲｆ      ・・・（化１）
で表される単量体から形成されるモノマーを重合した樹脂であり、
前記化１におけるＸは、水素原子、フッ素原子、炭素数１〜２０の直鎖状または分岐状アルキル基、炭素数１〜２０の直鎖状または分岐状フルオロアルキル基、あるいは、ＣＦＸ１Ｘ２基であり、
前記化１におけるＹは、直接結合、あるいは、炭素数１〜１０のフッ素原子を含まない二価の有機基であり、
前記化１におけるＲｆは、炭素数４〜６の直鎖状または分岐状のフルオロアルキル基であり、
前記Ｘ1およびＸ２は、水素原子またはフッ素原子であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記第１材料膜に含まれる前記フッ素樹脂は、前記（ｅ）工程で用いられる現像液に溶解しないことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程後で、前記（ｃ）工程前に、
（ｂ１）前記第１材料膜の表面を、撥水化剤と溶剤とを含む撥水化剤薬液で処理することにより、前記第１材料膜の表面の撥水性を高める工程、
を更に有することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法において、
前記撥水化剤は、フッ素系撥水化剤、シリコーン系撥水化剤、フッ素・シリコーン系撥水化剤、シランカップリング剤、シリル化剤、アルキル化剤およびアシル化剤のうち少なくともいずれか１種を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、液浸露光を用いた半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
液浸露光は、レンズと半導体ウエハとの間の微小な隙間に、水の表面張力を利用して水膜（メニスカス）を形成することにより、レンズと被照射面（半導体ウエハ）の間を高屈折率化する露光方式であり、通常のドライ露光よりも実効的なレンズ開口数（ＮＡ）を大きくすることが可能になる。レンズ開口数を大きくすることで、より微細なパターンを解像できることから、液浸露光の工業的実用化が進んでいる。
【０００３】
特開２００９−４４７８号公報（特許文献１）には、レジスト膜表面の撥水性膜を除去して、現像処理工程でのパターン寸法制御性を改善する技術が記載されている。
【０００４】
特開２００５−１８３７０９号公報（特許文献２）には、液浸露光された基板を現像する現像装置に関する技術が記載され、［０００５］、［０００６］、［００２１］段落に、レジストが塗布され、次いで撥水性膜が成膜されてから、液浸露光が行われ、撥水性膜を溶解除去した後に、レジストが現像される技術が記載されている。
【０００５】
特開２０１０−２１２２７０号公報（特許文献３）には、レジスト膜表面の接触角を変動させることなくレジスト膜び膜厚変更に対応できる半導体装置の製造方法に関する技術が記載されている。特開２０１０−２１２２７０号公報（特許文献３）の［００４５］〜［００４９］段落には、液状のレジストを半導体ウエハ表面異供給する前に、半導体ウエハの表面をぬれやすくするためにプリウェットシンナーを半導体ウエハの表面異供給する工程を有し、そのプリウェットシンナーに撥水性添加剤を添加する技術が記載されている。
【０００６】
特開２０１０−２１９１５０号公報（特許文献４）には、基板にレジストパターンを連続して複数回形成するための塗布、現像装置に関する技術が記載され、基板に対して、少なくとも側面部を撥水処理する技術が記載されている。
【０００７】
特開２０１０−１２８０５６号公報（特許文献５）には、レジスト膜の露光後加熱処理工程前の表面処理液として用いられるレジスト表面改質液であって、レジスト膜の撥水性を低下させ欠陥の発生を抑制できるレジスト表面改質液に関する技術が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−４４７８号公報
【特許文献２】特開２００５−１８３７０９号公報
【特許文献３】特開２０１０−２１２２７０号公報
【特許文献４】特開２０１０−２１９１５０号公報
【特許文献５】特開２０１０−１２８０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者の検討によれば、次のことが分かった。
【００１０】
液浸露光は、レンズと半導体ウエハとの間の微小な隙間にメニスカス（水膜）を形成するが、このメニスカスを形成するためには、半導体ウエハの被照射面（被露光面）に撥水性が必要とされる。これは、半導体ウエハの被照射面（被露光面）の撥水性が低いと、レンズと半導体ウエハとの間に上手くメニスカスが形成されないためである。半導体ウエハの被照射面の撥水性を確保するためには、例えば、撥水性を持つトップコート膜を半導体ウエハの被照射面に塗布する方法や、撥水添加剤を表面に偏析させて表面を撥水化させたトップコートレスレジストを使用する方法がある。
【００１１】
上述のように液浸露光には半導体ウエハの被照射面に撥水性が必要であるが、液浸露光の後の現像処理時にレジスト表面の撥水性が高いと、再付着欠陥やｂｌｏｂ欠陥（乾燥しみ）と呼ばれる欠陥が多数発生する問題が生じる。これは、半導体装置の製造歩留まりを低下させる虞がある。
【００１２】
これらの欠陥は、レジスト表面の撥水性が高いことから、水の凝集エネルギーよりも低表面自由エネルギーの方が支配的となり、現像後の純水リンスの際に、純水リンス液のスピン乾燥時に水だけ先に半導体ウエハ外に排出されてリンス液内に含まれていた現像難溶物が半導体ウエハ上に取り残されることや、純水リンス液がスピン乾燥時に細かく分散してしまい、これが乾燥して染みになることが原因であると考えられていた。しかしながら、本発明者が本欠陥の原因を探求した結果、上記原因だけでなく、上層レジストの下に位置する反射防止膜の撥水性が上層レジストよりも低いことが欠陥の大きな発生要因となっていることが判明した。
【００１３】
本発明の目的は、半導体装置の製造歩留まりを向上できる技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
代表的な実施の形態による半導体装置の製造方法は、レジスト層を液浸露光した後にレジスト層を現像し、リンス処理を行う際に、現像処理で露出したレジスト層の下地層の表面の撥水性を、リンス処理におけるレジスト層の表面の撥水性と同等以上とするものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
代表的な実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００１９】
【図１】液浸露光の説明図である。
【図２】トップコートプロセスのプロセスフロー図である。
【図３】トップコートレスレジストを用いた場合の液浸露光のプロセスフローを示す工程フロー図である。
【図４】トップコートレスレジストを用いた場合の液浸露光のプロセスフローを示す要部断面図である。
【図５】残渣欠陥、マイクロブリッジ欠陥、およびｂｌｏｂ欠陥（乾燥しみ）の説明図である。
【図６】欠陥発生要因の説明図である。
【図７】欠陥発生要因の説明図である。
【図８】本発明者が見出した欠陥発生要因の説明図である。
【図９】本発明者が見出した欠陥発生要因の説明図である。
【図１０】レジストパターンのスペース部にリンス液が安定しにくい状態の説明図である。
【図１１】接触角の説明図である。
【図１２】レジスト層直下の材料膜の撥水性を制御する第１の手法の説明図である。
【図１３】第１の手法で用いるモノマーの例を示す説明図である。
【図１４】第１の手法で用いるモノマーの例を示す説明図である。
【図１５】レジスト層直下の材料膜の撥水性を制御する第２の手法の説明図である。
【図１６】フッ素系撥水化剤、シリコーン系撥水化剤、フッ素・シリコーン系撥水化剤の例を示す説明図である。
【図１７】レジスト直下の材料膜の接触角を変化させた場合の三種類のＡｒＦレジストの塗布状態を示す説明図である。
【図１８】実施例１の半導体装置の製造工程を示す断面図である。
【図１９】実施例１の半導体装置の製造工程を示す断面図である。
【図２０】実施例２の半導体装置の製造工程を示す断面図である。
【図２１】実施例２の半導体装置の製造工程を示す断面図である。
【図２２】実施例２の半導体装置の製造工程を示す断面図である。
【図２３】中間層に添加するフッ素樹脂のモノマー構造を示す説明図である。
【図２４】実施例３の半導体装置の製造工程を示す断面図である。
【図２５】実施例３の半導体装置の製造工程を示す断面図である。
【図２６】実施例３の半導体装置の製造工程を示す断面図である。
【図２７】実施例４の半導体装置の製造工程を示す断面図である。
【図２８】実施例４の半導体装置の製造工程を示す断面図である。
【図２９】実施例４の半導体装置の製造工程を示す断面図である。
【図３０】実施例５の半導体装置の製造工程を示す断面図である。
【図３１】実施例５の半導体装置の製造工程を示す断面図である。
【図３２】実施例５の半導体装置の製造工程を示す断面図である。
【図３３】本実施の形態の半導体装置のプロセスフロー図である。
【図３４】本実施の形態の半導体装置の製造工程中の要部断面図である。
【図３５】図３４に続く半導体装置の製造工程中の要部断面図である。
【図３６】図３５に続く半導体装置の製造工程中の要部断面図である。
【図３７】図３６に続く半導体装置の製造工程中の要部断面図である。
【図３８】図３７に続く半導体装置の製造工程中の要部断面図である。
【図３９】実施例１〜５における接触角の関係を示す表である。
【図４０】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図４１】図４０に続く半導体装置の製造工程中における要部断面図である。
【図４２】図４１に続く半導体装置の製造工程中における要部断面図である。
【図４３】図４２に続く半導体装置の製造工程中における要部断面図である。
【図４４】図４３に続く半導体装置の製造工程中における要部断面図である。
【図４５】図４４に続く半導体装置の製造工程中における要部断面図である。
【図４６】図４５に続く半導体装置の製造工程中における要部断面図である。
【図４７】図４６に続く半導体装置の製造工程中における要部断面図である。
【図４８】図４７に続く半導体装置の製造工程中における要部断面図である。
【図４９】図４８に続く半導体装置の製造工程中における要部断面図である。
【図５０】図４９に続く半導体装置の製造工程中における要部断面図である。
【図５１】図５０に続く半導体装置の製造工程中における要部断面図である。
【図５２】図５１に続く半導体装置の製造工程中における要部断面図である。
【発明を実施するための形態】
【００２０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２２】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２３】
まず、本発明者が本発明に至った検討の経緯から説明する。
【００２４】
図１は、液浸露光の説明図である。
【００２５】
液浸露光には、例えば図１に示すような構造の装置が使用される。図１の液浸露光装置においては、レンズＬＳの下方に半導体ウエハＳＷが配置され、この半導体ウエハＳＷはウエハステージＳＴ上に配置されて保持されている。そして、レンズＬＳと半導体ウエハＳＷの被照射面（被露光面）の間に純水が満たされるように、純水がノズルＮＺの流入口ＮＺａから入り、吸入口ＮＺｂより排出される。この純水により、レンズＬＳと半導体ウエハＳＷの被照射面との間の微小な隙間にメニスカス（水膜）ＭＳが形成される。このメニスカスＭＳを形成するためには、半導体ウエハＳＷの被照射面に撥水性が必要とされる。半導体ウエハＳＷの被照射面には、微細加工用のレジスト層（レジスト膜、フォトレジスト層、感光性レジスト層）ＰＲが、単層レジスト膜または多層レジスト膜として形成されている。
【００２６】
液浸露光（液浸リソグラフィ）では、半導体ウエハＳＷの主面上のレジスト層ＰＲ上に液浸水を膜状のメニスカスＭＳとして形成し、レンズＬＳを通った光をメニスカスＭＳを通して半導体ウエハＳＷ上のレジスト層ＰＲに照射しながら、半導体ウエハＳＷをスキャンさせてスキャニング露光を実施する。この際に、化学増幅レジスト内の光酸発生剤や塩基などの低分子化合物などが液浸水へ溶出するのを防止するためと、高速かつスムーズで液滴を残さないメニスカス移動を可能とするため、レジスト層ＰＲの表面を溶出しにくい状態でかつ撥水性にする技術が取り入れられている。
【００２７】
この技術のひとつは、レジスト層ＰＲを２回の塗布処理で形成する２層膜で構成し、通常のレジストの上にレジスト上層保護膜（トップコート）を塗布するトップコートプロセスである。このトップコートは、アルカリ現像液に可溶で現像時に自動的に剥離される膜で、かつ撥水性の高い膜とするために、アルカリ可溶部を含むフッ素含有ポリマーで構成される場合が多い。このトップコートプロセスのプロセスフローを図２に示す。
【００２８】
図２のトップコートプロセスでは、半導体ウエハ上に被加工膜を形成し、この被加工膜上に有機反射防止膜を塗布して熱硬化させ、この有機反射防止膜上に感光性レジスト膜を塗布して熱硬化させ、この感光性レジスト膜上にトップコート膜を塗布して熱硬化させる。それから、液浸露光を行い、露光後の熱処理を行ってから、感光性レジスト膜の現像処理を行うことで、感光性レジスト膜はパターニン化されてレジストパターンとなる。そして、感光性レジスト膜（レジストパターン）をエッチングマスクとして有機反射防止膜および被加工膜を順次エッチングし、その後、感光性レジスト膜（レジストパターン）および有機反射防止膜を除去する。被加工膜は、感光性レジスト膜（レジストパターン）をエッチングマスクとしてエッチングされることで、パターンが転写され、所望のパターンに加工される。
【００２９】
しかしながら、このトップコートプロセスは、２回の塗布処理を伴うことからプロセス的に冗長であることや、レジストとトップコートの２つの薬液を使用することから材料コストが高くなることなどの問題点があった。また、現像可溶基を含むことと高撥水性とがトレードオフの関係にあるために、現像難溶物の発生を防ぐために表面に十分な撥水性を持たせられないケースも発生し得る。
【００３０】
一方で、もうひとつの技術として、レジスト液中に表面自由エネルギーの低い高分子（フッ素含有ポリマー）を撥水剤として微量混入させ、塗布膜形成時に撥水剤の表面偏析効果を利用して表面のみに撥水剤を集中させることで、１回の塗布処理で単一塗布膜として上記レジストとトップコートの２層を自発的に形成させるトップコートレスレジストが、開発され市販されつつある。この材料により、トップコートプロセスの冗長性、またそれによる装置コストの上昇、材料コストの上昇を抑制できる。また、塗布膜として形成するトップコートと比較して、トップコートレスレジストに添加する撥水剤の添加量は少量でよいため、現像難溶物は発生し難い。そのため、より高い疎水性の材料を用いることが可能となり、高撥水表面を実現できる利点もある。
【００３１】
上記のように表面に撥水性を持たせることで、液浸露光処理が可能となる。初期の頃のプロセスは、トップコートを用いるものがほとんどであったが、最近は、材料コスト低減と工程簡略化の目的で、トップコートレスレジストを用いるのが主流となってきている。
トップコートレスレジストを用いた場合の、液浸露光のプロセスフローを図３および図４に示す。図３は、トップコートレスレジストを用いた場合の液浸露光のプロセスフローを示す工程フロー図であり、図４は、トップコートレスレジストを用いた場合の液浸露光のプロセスフローを示す要部断面図である。
【００３２】
まず、半導体ウエハ（半導体基板）ＳＷ上に被加工膜（被加工層）１を形成する（図３および図４のステップＳ１）。それから、被加工膜１上に反射防止膜２を形成する（図３および図４のステップＳ２）。反射防止膜２には、無機膜を使用するＢＡＲＬ（Bottom Antireflective Layer)、もしくは、有機膜を使用するＢＡＲＣ（Bottom Antireflective Coating）が使用される。入射角の大きい光を用いて光を結像させる場合は、二つの層（ＢＡＲＬの層およびＢＡＲＣの層）を用いて反射防止を行うこともある。ＢＡＲＣの形成には、塗布と熱硬化が行われる。次に、反射防止膜２上にトップコートレスレジストをスピン塗布してレジスト層（感光性レジスト層、トップコートレスレジスト層）３を形成する（図３および図４のステップＳ３）。塗布後には熱硬化を行う。次に、液浸露光装置を用いてレジスト層３の露光処理（液浸露光）処理を行う（図３および図４のステップＳ４）。図４のステップＳ４では、フォトマスクＭＫを通過してレジスト層３に照射される露光光４を矢印で模式的に示している。それから、露光後ベーク（ＰＥＢ：Post Exposure Bake）を行った（図３および図４のステップＳ５）後、ＴＭＡＨ：２．３８質量％を現像液としてアルカリ現像を行い（図３および図４のステップＳ６）、レジストパターン３ａが完成する。なお、現像処理の後には、リンス処理および乾燥処理が行われる。
【００３３】
レジストパターン３ａは、レジスト層３が露光と現像によってパターニングされたものである。このレジストパターン３ａをエッチングマスクとして、反射防止膜２および被加工膜１を順次エッチングすることで、被加工膜１にパターン転写を行う（図３および図４のステップＳ７）。すなわち、被加工膜１は、レジストパターン３ａをエッチングマスクとしてエッチングされることで、レジストパターン３ａのパターンが転写され、レジストパターン３ａと同様のパターンに加工される。最後にレジストパターン３ａおよび反射防止膜２の除去を行い（図３および図４のステップＳ８）、被加工膜１のパターン形成が完成する。
【００３４】
トップコートレスレジストは、液浸露光を可能とするために表面撥水性を高めた材料である。特別な処理が無ければ、トップコートレスレジストは露光後も表面撥水性が高いままで、現像処理も高い表面撥水性を保持したまま実施される。しかしながら、表面撥水性が高いレジストを現像した場合、残渣欠陥、マイクロブリッジ欠陥、ｂｌｏｂ欠陥（乾燥しみ）などの欠陥が発生しやすくなることが知られている（図５参照）。図５は、残渣欠陥、マイクロブリッジ欠陥、およびｂｌｏｂ欠陥（乾燥しみ）の説明図である。図５の（Ａ）には、残渣（残渣物）１１が発生した状態（の要部断面図）が示され、図５の（Ｂ）には、レジストパターン３ａ間にブリッジ状の欠陥であるマイクロブリッジ欠陥１２が発生した状態（の要部断面図）が示され、図５の（Ｃ）には、ｂｌｏｂ欠陥（乾燥しみ）１３が発生した状態（の要部断面図）が示されている。これらの欠陥は、レジストパターン３ａをエッチングマスクとしたエッチングにおける欠陥に結びつく虞がある。このため、トップコートレスレジストには、これらの欠陥対策が必須となっていた。
【００３５】
これらの欠陥は、一般的に、レジスト表面の撥水性が高いことから、水の凝集エネルギーよりも低表面自由エネルギーの方が支配的となり、現像後の純水リンスの際のスピン乾燥時に水だけ先に半導体ウエハ外に排出されてリンス液内に含まれていた現像難溶物が半導体ウエハ上に取り残されること（図６）や、純水リンス液がスピン乾燥時に細かく分散してしまい、これが乾燥して染みになること（図７）が原因であるとされていた。ここで、図６および図７は、欠陥発生要因の説明図（欠陥発生要因を説明する要部断面図）であり、図６には、現像後リンス処理の液滴１４中に含まれていた現像難溶物１５が半導体ウエハＳＷ上（すなわちレジストパターン３ａ上）に取り残される様子が示されている。また、図７には、現像後リンス処理の液滴１６が細かく分散して微細な液滴１６ａとなり、そこ（液滴１６ａ）に空気中からの不純物やレジスト（レジスト層３）からの溶出物が混入し、これ（液滴１６ａ）が乾燥して乾燥しみ１７となる様子が示されている。
【００３６】
しかしながら、本発明者が欠陥発生の詳細な原因調査を行った結果、上記欠陥発生要因の他に、レジスト層（上層レジスト）の下に位置する反射防止膜の撥水性がレジスト層（上層レジスト）の撥水性よりも低いことが欠陥を誘発していることを発見した。特にトップコートレスレジストを用いる場合、レジスト表面の撥水性が高くなるため、必然的にレジスト層（上層レジスト）直下の膜の撥水性は、レジスト層（上層レジスト）の表面の撥水性よりも低くなる。ポジレジストに露光を行い更に現像処理を行うと、感光部が現像液に溶解し、スペース（レジストパターン間のスペース）が形成されて、レジスト直下の膜が露出する。水は、親水性の高い（表面張力の大きい）場所で安定しやすく、また、撥水性の高い場所から親水性の高い（撥水性の低い）場所に移動しやすい。接触面積の増加する溝や穴で、水が物理的に、より安定になることは言うまでもない。以上のことから、レジスト直下の膜の撥水性がレジスト表面より低い場合、現像後のリンス処理の際のリンス液（純水）は、スペース部（感光部、レジストパターン間のスペース部）で安定し、動き難くなる。
【００３７】
この欠陥発生の現象を、図８および図９を参照して、より詳細に説明する。図８および図９は、本発明者が見出した欠陥発生要因の説明図（欠陥発生要因を説明する要部断面図）である。
【００３８】
図８の（Ａ）に示されるように、半導体ウエハＳＷ上に被加工膜１、反射防止膜２およびレジスト層（感光性レジスト層、トップコートレスレジスト層）３を下から順に形成してから、このレジスト層３に対して液浸露光を行う。図８の（Ａ）において、照射される露光光４が、矢印で模式的に示している。また、図８の（Ａ）において、レジスト層３における感光領域（露光された領域）を、符号３ｃを付して示してある。
【００３９】
次に、図８の（Ｂ）に示されるように、現像液２１による現像処理を行う。ここで、レジスト層３用のレジスト材料としてはトップコートレスポジレジストを用い、現像後のレジスト層３の表面はレジスト層３の直下の膜（ここでは反射防止膜２）より撥水性が高いものとする。
【００４０】
ポジレジスト（レジスト層３）の感光領域（上記感光領域３ｃに対応）は極性変化し、現像液２１への溶解性を示す。現像処理によりレジスト（感光領域３ｃ）が溶解して形成されたスペース部２２では、現像液２１中にレジスト溶解物２３が多く存在する。なお、レジスト層３は、この現像処理により感光領域３ｃが溶解、除去されてレジストパターン３ａとなるが、レジスト層３が溶解、除去された部分が、レジストパターン３ａ間のスペース部２２となる。
【００４１】
次に、図８の（Ｃ）に示されるように、現像後の純水リンス処理を行う。レジスト溶解物２３は現像液２１には溶解するが、水には溶解しないので、現像液２１がリンス液（純水）２４に入れ替わる段階で、レジスト溶解物２３は析出する。また、水（リンス液２４）は、より親水性の高いスペース部２２にて安定する。
【００４２】
リンス処理後にスピン乾燥（半導体ウエハＳＷを回転して乾燥させる処理）を行うが、図８の（Ｄ）に示されるように、スペース部２２で安定した水（リンス液２４）は、半導体ウエハＳＷ外に排出されず、半導体ウエハＳＷ上でそのまま乾燥してしまう。その結果、図８の（Ｅ）に示されるように、析出したレジスト溶解物２３がスペース部２２に残渣として残り、欠陥になってしまう。
【００４３】
また、図９の（Ａ）に示されるように、現像後のリンス処理時にレジスト層３の表面にリンス液の液滴２５が存在し、その液滴２５の中にレジスト溶解物２３が析出したものや現像難溶物が存在した場合、その液滴２５は動きにくくなる。そのような液滴２５は、リンス処理後のスピン乾燥時に、半導体ウエハＳＷ外にすぐには弾き飛ばされず、半導体ウエハＳＷ表面を半導体ウエハＳＷの外周方向に移動していく。水は、撥水性の高い場所から親水性の高い（撥水性の低い）場所に移動しやすいので、図９の（Ｂ）に示されるように、半導体ウエハＳＷの表面を半導体ウエハＳＷの外周方向に液滴２５が動いていく最中に、より親水性の高いスペース部２２が存在した場合、図９の（Ｃ）に示されるように、液滴２５がこのスペース部２２に入り込んでトラップされてしまう。このまま液滴２５が乾燥してしまうと、図９の（Ｄ）に示されるように、液滴２５に含まれていたレジスト溶解物２３が析出したものや現像難溶物がスペース部２２に残り、欠陥となってしまう。図８や図９で説明した現像に起因する欠陥は、レジストパターン３ａをエッチングマスクとしたエッチングにおける欠陥に結びつく虞がある。
【００４４】
パターンの微細化により、露光機（露光装置）によって形成される像の光学コントラストは低くなる。それに伴い、現像難溶物やレジスト溶解物の析出はより発生しやすくなっている。形成するレジストパターンの線幅が細くなっていることもあり、これらの影響で発生する欠陥はそのまま製造歩留まりに影響し、製造歩留まりを低下させることにつながる。製造歩留まりを向上するためには、これら欠陥の対策が必要となる。
【００４５】
現像難溶物やレジスト溶解物２３の析出の発生が避けられない場合、これらを欠陥にしないためには、現像後のリンス処理の際に、これら（現像難溶物やレジスト溶解物２３の析出物）をリンス液２４とともに半導体ウエハＳＷ外に排出してやればよい。リンス液２４を半導体ウエハＳＷ外に排出しやすくするためには、レジストパターン３ａのスペース部２２にリンス液２４を安定させないことが重要である。これについて、図１０を参照して説明する。図１０は、レジストパターン３ａのスペース部２２にリンス液２４が安定しにくい状態の説明図（要部断面図）である。
【００４６】
図１０には、上記図８の（Ｄ）や上記図９の（Ｃ）のようにレジストパターン３ａのスペース部２２にリンス液２４が残っている状態が示されており、この状態でリンス液２４がスペース部（スペース）２２内に安定してしまい、そのまま乾燥すると、上記図８の（Ｅ）や上記図９の（Ｄ）に示されるような欠陥が発生してしまう。このため、たとえリンス液２４がレジストパターン３ａのスペース部２２に入っても、リンス液２４がスペース部２２で安定せずに、スペース部２２の外部に移動しやすくすることが重要である。
【００４７】
レジストパターン３ａのスペース部２２にリンス液２４を安定させないためには、現像後のリンス処理時に、レジスト層３（上層レジスト膜）の直接下に位置する材料膜２６（ここでは反射防止膜２が材料膜２６に対応している）の撥水性を、レジスト層３の表面の撥水性と同等、もしくはレジスト層３の表面の撥水性よりも高くすることが有効である。撥水性の程度は、固体表面の水滴（液滴）の接触角で表され、撥水性が高いほど接触角は大きくなる。上述の関係を接触角で表現すると、次の式１のようになる。
【００４８】
θ２≧θ１              ・・・（式１）
ここで、θ１は、レジスト層３（上層レジスト）の表面３ｂにおけるリンス液２４の接触角であり、θ２は、レジスト層３の直接下に位置する材料膜２６の表面２６ａにおけるリンス液２４の接触角である。ここで、表面３ｂは、現像後のリンス処理の際の、レジスト層３（レジストパターン３ａ）の表面（最上層の表面）に対応する。また、表面２６ａは、現像後のリンス処理の際の、レジストパターン３ａのスペース部２２から露出する材料膜２６の表面（露出面）に対応している。また、θ１をレジスト層３の表面３ｂの接触角と称し、θ２を材料膜２６の表面２６ａの接触角と称する場合もある。上記式１は、θ２−θ１≧０と表現することもできる。
【００４９】
ここで、図１１は、接触角の説明図であり、ベース層３０上に液滴（水滴）３１が配置（静止して配置）された状態が示されている。接触角とは、静止した液体（液滴３１）の表面が固体（ベース層３０）に接するところで液面（液滴３１の表面）と固体面（ベース層３０の表面）とがなす角であり、図１１に示される角度θが、接触角である。ベース層３０がレジスト層３（レジストパターン３ａ）で、かつ、液滴３１がリンス液２４の場合、接触角θは上記θ１となる。また、ベース層３０が材料膜２６で、かつ、液滴３１がリンス液２４の場合、接触角θは上記θ２となる。
【００５０】
上記式１を満たしていると、たとえ図１０のようにリンス液２４がレジストパターン３ａのスペース部２２に入っていても、リンス液２４はスペース部２２で安定せず（保持されず）にスペース部２２の外部に移動しやすくなる。例えば、スペース部２２の内部からスペース部２２の外部に向かって、上記図１０において符号２９を付した矢印で示す方向にリンス液２４が移動する。また、上記図９の（Ｂ）のように、半導体ウエハＳＷの表面を半導体ウエハＳＷの外周方向に液滴２５が動いていく最中にスペース部２２が存在した場合でも、液滴２５はこのスペース部２２にトラップされにくくなる。このため、レジストパターン３ａのスペース部２２内でリンス液２４が乾燥することで発生する欠陥（上記図８の（Ｅ）や上記図９の（Ｄ）に示されるような欠陥）を抑制または防止することができる。従って、半導体装置の製造歩留まりを向上することができる。
【００５１】
現像後のリンス処理時に上記式１の関係を満たす表面状態を持つようなレジスト層３とレジスト層３直下の材料膜２６とを予め選択しておくことで、上記図８および図９で説明したような現像に起因した欠陥を低減させることが可能となる。しかしながら、上記式１の関係を満たす材料となると、材料の選択肢が制限されてしまう。材料の選択肢を広げる手段として、レジスト層３（上層レジスト）の表面の撥水性を制御する方法と、レジスト層３直下の材料膜２６の表面の撥水性を制御する方法の二種類が考えられる。但し、レジスト層３は、低欠陥で微細なパターンを形成するための十分なリソグラフィ性能と、液浸露光を可能にするための表面撥水性とを持つ必要があり、これ以上の性能をレジスト層３に加えようとした場合、前記した二つの性能が劣化してしまう恐れがある。このため、レジスト層３を変えずに上記式１を達成するには、レジスト層３直下の材料膜２６の表面の撥水性を高める対策の方が、より好ましい。
【００５２】
レジスト層３直下の材料膜２６の撥水性の制御方法を、以下に二つ（第１の手法と第２の手法）示す。図１２は、レジスト層３直下の材料膜２６の撥水性を制御する第１の手法の説明図であり、図１３および図１４は、第１の手法で用いるモノマーの例を示す説明図である。図１５は、レジスト層３直下の材料膜２６の撥水性を制御する第２の手法の説明図である。
【００５３】
まず、レジスト層３直下の材料膜２６の撥水性を制御する第１の手法について図１２〜図１４を用いて説明する。
【００５４】
第１の手法では、レジスト層３直下の材料膜２６に、炭素（Ｃ）を主要な成分として含む有機膜、もしくは、炭素（Ｃ）及びシリコン（Ｓｉ）を主要な成分として含む有機膜を用いる。この有機膜の表面の撥水性を向上させるために、有機膜用の塗布薬液（前記有機膜を塗布で形成するための薬液）にフッ素樹脂を混合する。有機膜用の薬液（図１２に示す有機膜用材料３４ａに対応）に混合されたフッ素樹脂（図１２に示すフッ素化合物３３に対応）は、ベース層３２上へのスピンコート法による塗布時（有機膜用の薬液を塗布して有機膜を形成する際）に、フッ素樹脂が持つ表面自由エネルギーを最小にしようとするドライビングフォースによって、図１２に示されるように、有機膜（図１２に示すＢＡＲＣとしての有機膜３４に対応）の表面に偏析する。なお、ベース層３２は、有機膜３４の下地となる膜であり、半導体ウエハの主面に形成されている。図１２（図１２の（Ｂ））のように、撥水性の高いフッ素樹脂（フッ素化合物３３）が有機膜３４の表面に偏析することで、有機膜３４の表面の撥水性を向上させることができる。このように、撥水性の高いフッ素樹脂（フッ素化合物３３）が表面に偏析した有機膜３４を上記材料膜２６として用いることで、上記材料膜２６の撥水性を高めることができる。
【００５５】
上記フッ素樹脂（フッ素化合物３３）には、以下の構造を持つ材料を使用することが効果的である。
【００５６】
有機膜（３４）に混合するフッ素樹脂（フッ素化合物３３）は、次の化学式、
ＣＨ２＝Ｃ（Ｘ）ＣＯＯＹＲｆ              ・・・（化１）
で表される単量体から形成されるモノマーを重合して形成する。ここで、上記化１におけるＸは、水素（Ｈ）原子、フッ素（Ｆ）原子、炭素数１〜２０の直鎖状または分岐状アルキル基、炭素数１〜２０の直鎖状または分岐状フルオロアルキル基、あるいは、ＣＦＸ１Ｘ２基(但しＸ1及びＸ２は水素原子またはフッ素原子)である。また、上記化１におけるＹは、直接結合、あるいは、炭素数１〜１０のフッ素原子を含まない二価の有機基である。また、上記化１におけるＲｆは、炭素数４〜６の直鎖状または分岐状のフルオロアルキル基である。図１３および図１４に、上記化１で表される単量体から形成されるモノマーの例（化２〜化２０）を示すが、これらに限定されるものではない。
【００５７】
図１３および図１４に示されるモノマー（化２〜化２０のモノマー）を一種類、もしくは、数種類重合して上記フッ素樹脂（フッ素化合物３３）を作製する。フッ素樹脂の分子量は、好ましくは３００〜２０００００で、より好ましくは５００〜１０００００である。このフッ素樹脂を上記材料膜２６形成用の薬液（有機膜薬液）に混合し、この薬液（フッ素樹脂を混合した有機膜薬液）をスピンコート法にて半導体ウエハ（半導体基板）ＳＷに塗布することで、上記材料膜２６を形成することができる。塗布の際に、フッ素樹脂は塗布膜（材料膜２６）表面に偏析し、表面の撥水性が向上する。高い表面撥水性は現像後のリンス処理時まで維持されなければならないので、フッ素樹脂は現像液（液浸露光後の現像処理に使用する現像液）に不溶なものを選択することが好ましい。
【００５８】
この第１の手法を適用したのが、後述の実施例２，３，５である。
【００５９】
次に、レジスト層３直下の材料膜２６の撥水性を制御する第２の手法について図１５を用いて説明する。
【００６０】
第２の手法では、レジスト層３直下の材料膜２６の材料は問わず、塗布膜であってもＣＶＤ膜であっても有機膜であっても無機膜であってもよい。材料膜２６の成膜（形成）後、この材料膜２６に、少なくとも撥水化剤と溶剤とを含む撥水化剤薬液で撥水化処理を施す。撥水化処理は、例えば図１５に示されるような装置により、１種類以上の撥水化剤を含む撥水化剤薬液からなる処理薬液をパドルし、半導体ウエハＳＷ上（すなわち材料膜２６上）に液膜を形成することで行うことができる。撥水化剤としては、フッ素系撥水化剤、シリコーン系撥水化剤、フッ素・シリコーン系撥水化剤、シランカップリング剤、シリル化剤、アルキル化剤またはアシル化剤を用いることができる。これらは１種または２種以上を混合して用いてもよい。いずれの場合も、各撥水化剤に適した溶剤に、０．５質量％〜５．０質量％に希釈したものを用いる。また、撥水化剤薬液に、水、酸およびアルカリの少なくともいずれかを追加することにより、撥水性の付与を十分なものとすることができる。撥水化処理に用いられる撥水化剤と基板（材料膜２６）との反応は、常温時に反応するものを選択することが好ましいが、反応性が悪い撥水化剤の場合、撥水化剤薬液を表面に接触させた後に、ホットプレート（熱板）などにより、６０℃〜１２０℃の温度で１分程度の熱処理を施すこともでき、１１０℃〜１５０℃程度の熱処理を施すことが好ましい。
【００６１】
図１６（化２１、化２２）は、上記フッ素系撥水化剤、シリコーン系撥水化剤、フッ素・シリコーン系撥水化剤の例である。図１６に示される化２１において、Ｒ１，Ｒ２，Ｒ３はＨ，ＣＨ３，Ｃ２Ｈ５またはＣ３Ｈ７であり、ｎは０〜５の整数であり、ＲはＣｍＦ２ｍ＋１またはＣｍＨ２ｍ＋１であり、ここでｍは１〜１０の整数である。また、図１６に示される化２２において、Ｒ１，Ｒ２，Ｒ３は（ＣＨ２）ｎ−ＣｍＦ２ｍ＋１であり、ｎは０〜５の整数であり、Ｒ０は、Ｈ，ＣｋＨ２ｋ＋１，Ｓｉ（ＯＣＨ３）３，Ｓｉ（ＯＣ２Ｈ５）３，Ｓｉ（ＯＣ３Ｈ７）３、または、図１６の化２２のＮＨ結合の右側の構造（ＳｉＲ１Ｒ２Ｒ３）と同一構造であり、ここで、ｍは１〜１０の整数であり、ｋは１〜３の整数である。
【００６２】
また、撥水化剤としてシリル化剤を用いる場合は、例えば、ＢＳＡ（N,O-bis(trimethylsilyl)acetamide）、ＢＳＴＦＡ（N,O-bis(trimethylsilyl)trifluoroacetamide），ＨＭＤＳ（hexamethyldisilazane）、ＭＳＴＦＡ（N-meyhyl-N-trimethylsilyl-trifluoroacetamide）、ＴＭＣＳ（trimethylchlorosilane）、ＴＭＳＩ（N-trimethylsilylimidazole）、ＤＭＳＤＭＡ（dimethylsilyldimethylamine）などを用いることができる。
【００６３】
この第２の手法を適用したのが、後述の実施例４である。
【００６４】
上述した第１の手法や第２の手法のような撥水性制御方法を用いることによって、撥水性の条件が上記式１を満たすことができれば、上記図８および図９で説明したような現像に起因した欠陥を低減させることができる。
【００６５】
但し、レジスト層３直下の材料膜２６の撥水性が高くなりすぎると、材料膜２６上にレジストを塗布する際にレジストが弾かれ、レジストを均一に塗布できなくなる。レジスト３直下の材料膜２６の接触角を変化させた場合の三種類のＡｒＦレジストの塗布状態を、図１７に示す。ここで、図１７に示される接触角は、材料膜２６の表面における純水の接触角に対応している。また、図１７の表（説明図）において、塗布性が良好な場合を「ＯＫ」として示し、塗布性が劣る場合を「ＮＧ」として示してある。図１７からも分かるように、レジスト（レジスト層３）の塗布性を損なわないためには、レジスト層３直下の材料膜２６の接触角（材料膜２６の表面における純水の接触角）を８０°以下にすることが好ましく、７８°以下にすれば、より好ましい。つまり、レジスト（レジスト層３）を塗布する際に、下地の材料膜２６の接触角（材料膜２６の表面における純水の接触角）を好ましくは８０°以下、より好ましくは７８°以下にしておくことで、レジストの塗布性を高めて、レジスト層３をより的確に形成することができる。
【００６６】
上記式１を満たすためには、レジスト層３の表面３ｂの接触角θ１を、レジスト層３直下の材料膜２６の接触角θ２と同等もしくはこれより低くしなければならない。しかしながら、液浸露光を実施する際には、レジスト層３の表面３ｂの接触角θ１はある程度大きいことが好ましく、レジスト層３の表面に８０°以上の接触角が必要になる（すなわち液浸露光の際にθ１≧８０°が必要になる）ケースも存在する。その場合は、現像可溶型トップコートを使用する（後述の実施例１に対応）か、もしくは、現像可溶型撥水添加剤または極性変化型撥水添加剤を用いたトップコートレスレジスト（後述の実施例３〜５に対応）を使用すればよい。
【００６７】
現像可溶型トップコートを使用する場合は、トップコートに高撥水材料を使用し、レジストにレジスト直下の膜より表面撥水性の低い材料を使用すればよい。これにより、露光時はレジスト表面をトップコートにより高撥水とすることができ、現像後は、トップコートが現像液に溶解するのでレジスト表面の撥水性を低下させることができ、上記式１を満たすことができる。
【００６８】
トップコートレスレジストを使用する場合は、例えば現像可溶型撥水添加剤を使用すれば、露光時は高撥水で、現像時は、表面偏析していた撥水添加剤が現像液に溶解し、現像後のリンス処理時のレジスト表面の撥水性を低下させることができる。また、例えばアルカリ現像液との反応により撥水性から親水性に極性変化する撥水添加剤を使用すれば、露光時は高撥水で、現像時は、表面に偏析していた撥水添加剤が親水性に変化するので、レジスト表面の撥水性を低下させることができる。レジスト表面の撥水性が低下した状態で行われるリンス処理（現像後のリンス処理）時に上記式１を満たしていれば、欠陥発生を抑制させることができる。
【００６９】
以下に、４５ｎｍテクノロジノードのＣＭＯＳ−ＳＯＣ（Complementary Metal Oxide Semiconductor -System On Chip）デバイスの、トレンチ型素子分離構造（ＳＴＩ）形成方法を例にとり本発明の実施例を示す。本発明は、他の工程（トレンチ型素子分離構造形成工程以外の工程）にも応用でき、また、その他のテクノロジノードのＳＯＣ製品やその他のカテゴリーの製品等にも同様に適用できることは言うまでもない。
【００７０】
＜実施例１＞
図１８および図１９は、実施例１の半導体装置の製造工程を示す断面図であり、トレンチ型素子分離構造形成工程中の要部断面図が示されている。
【００７１】
トレンチ型素子分離構造形成工程では、まず、図１８の（Ａ）に示されるように、単結晶シリコンなどからなる半導体基板（半導体ウエハ）４１上に、酸化シリコン膜４２および窒化シリコン膜４３を下から順に形成して積層する。その後、フォトリソグラフィ技術を用いて窒化シリコン膜４３上に次のようにしてレジストパターンを形成する。レジストパターン形成には、ＢＡＲＣプロセスを用いた。
【００７２】
まず、図１８の（Ｂ）に示されるように、窒化シリコン膜４３上に、反射防止膜（ＢＡＲＣ）４４を形成する。この際、反射防止膜４４形成用の薬液にはＡＲＣ２９Ａ(日産化学製)を用い、この薬液をスピンコート法により８０ｎｍの膜厚で塗布した後、熱処理によりポリマーを架橋させることで、反射防止膜４４を形成した。形成された反射防止膜４４の表面接触角（上記θに対応するもの）は６４．５°であった。この反射防止膜４４が上記材料膜２６（レジスト直下の膜）に相当する。
【００７３】
レジストには、上記反射防止膜４４よりも表面接触角が低い材料としてポジレジストであるレジストＡを選定した（なおレジストＡとは、ここで用いたレジストに付けた便宜上の名称である）。
【００７４】
レジストＡは、ベースポリマーとして、酸に感応して脱離するメトキシメチル基（methoxymethyl group）が結合したメタクリレート樹脂（添加量：全質量に対して７．０質量％）を用いた。また、レジストＡは、ＰＡＧ（Photo Acid Generator：光酸発生剤）として、トリフェニルスルホニウムノナフレート（添加量：ベースポリマーの質量に対して５．０質量％）を用い、クエンチャーとしてトリエタノールアミン（添加量：ベースポリマーの質量に対して５．０質量％）を用いた。レジストＡは、溶媒として用いたＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）にこれらの材料（上記のベースポリマー、ＰＡＧ、クエンチャー）を溶解させて作製した材料である。レジストＡで形成されたレジスト層４５の表面接触角（上記θに対応するもの）は６２．２°を示した。このレジスト層４５は、反射防止膜４４上に上記レジストＡをスピンコート法により１５０ｎｍの膜厚で塗布し、１００℃６０秒間のプリベークを行って形成した。
【００７５】
次に、トップコート層として、９０ｎｍ膜厚の現像可溶トップコート ＴＣＸ０４１(ＪＳＲ製)をレジスト層４５の表面に塗布した。レジスト層４５の表面に形成されたトップコート層の表面の接触角（上記θに対応するもの）は７８．９°であり、４００ｍｍ/ｓｅｃのスキャンスピードで液浸露光を実施するのに十分高い撥水性となっていた。
【００７６】
次に、レチクルおよび縮小投影ＡｒＦ液浸露光装置を用いて、レチクルの主面上の集積回路パターンの実像をレジスト層４５上に結像させることにより、レジスト層４５を液浸露光（例えばフォトマスクＭＫを通過したＡｒＦ光４６で露光）して集積回路パターンをレジスト層４５に転写した（図１８の（Ｂ）に対応）。続いて、レジスト層４５に対するポストエクスポージャベーク(Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ)処理を、１００℃で６０秒間実施した。
【００７７】
続いて、テトラメチルアンモニウムハイドロオキサイド（略称ＴＭＡＨ：Tetramethyl ammonium hydroxide）水溶液（ＴＭＡＨ濃度２．３８質量％）のアルカリ現像液を用いて、レジスト層４５の現像処理を３０秒間実施した。現像処理により、レジスト層４５における非感光部は、トップコート層が現像時に溶解してレジストが表面に露出し、レジスト層４５における感光部は、レジストが現像液に溶解して反射防止膜４４の表面が露出した（図１８の（Ｃ）に対応）。レジスト層４５は、感光部がこの現像処理で除去されてレジストパターン４５ａとなる。
【００７８】
現像処理後、レジスト層４５の非感光部の表面（すなわちレジストパターン４５ａの表面４５ｂ）の接触角（これが上記θ１に対応する）は６１．８°になり、レジスト層４５の感光部が除去（現像液に溶解することで除去）されることで露出した反射防止膜４４の表面（露出面）４４ａの接触角（これが上記θ２に対応する）は６４．５°になり、上記式１（すなわちθ２≧θ１の関係）を満たした状態となった。
【００７９】
現像処理後、このような表面状態（θ２≧θ１の関係を満たす表面状態）を持つ半導体ウエハ（半導体基板４１）に対して、純水によって３０秒間リンス処理を施してから、スピン乾燥を行った後に、欠陥検査を行ったところ、上記図８および図９で説明したような現像に起因すると推測される欠陥は検出されなかった。さらに、寸法検査、外観検査を実施し、レジストパターン４５ａ形成工程が完了した。
【００８０】
その後、レジストパターン４５ａをエッチングマスクとして、Ｏ２、Ｎ２、およびＨＢｒの混合ガスにより反射防止膜４４をドライエッチングし、更に、レジストパターン４５ａと反射防止膜４４とからなるパターンをエッチングマスクとして、Ｃｌ、ＨＢｒ、ＳＦ６、およびＯ２の混合ガスにより窒化シリコン膜４３、酸化シリコン膜４２、半導体基板（シリコン基板）４１をドライエッチングした。これにより、半導体基板４１のデバイス領域に、回路の素子分離を行うための溝（トレンチ、素子分離溝）４７を形成した（図１８の（Ｄ）に対応）。
【００８１】
それから、残存しているレジストパターン４５ａおよび反射防止膜４４をＯ２アッシングにより除去してから、熱酸化により溝４７の内壁に薄い熱酸化膜を形成し、その後、半導体基板４１上の主面全面に、溝４７内を埋めるように、絶縁膜である素子分離用酸化シリコン膜４８をＣＶＤ（Chemical Vapor Deposition）法により形成した（図１９の（Ｅ）に対応）。
【００８２】
素子分離用酸化シリコン膜４８形成後、窒化シリコン膜４３を研磨ストッパとしたＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法によって素子分離用酸化シリコン膜４８を研磨して、溝４７の外部の素子分離用酸化シリコン膜４８を除去し、溝４７内にのみ素子分離用酸化シリコン膜４８を残るようにした（図１９の（Ｆ）に対応）。ＣＭＰ工程後、熱リン酸により窒化シリコン膜４３を除去し、トレンチ型素子分離構造（素子分離領域４９）の形成が完成した（図１９の（Ｇ）に対応）。素子分離領域４９は、溝４７内に残存する素子分離用酸化シリコン膜４８により形成されている。
【００８３】
＜実施例２＞
図２０〜図２２は、実施例２の半導体装置の製造工程を示す断面図であり、トレンチ型素子分離構造形成工程中の要部断面図が示されている。
【００８４】
トレンチ型素子分離構造形成工程では、まず、図２０の（Ａ）に示されるように、半導体基板（半導体ウエハ）４１上に、酸化シリコン膜４２および窒化シリコン膜４３を下から順に形成して積層する。その後、フォトリソグラフィ技術を用いて窒化シリコン膜４３上に次のようにしてレジストパターンを形成する。レジストパターン形成には、反射防止と加工性向上を目的として、三層レジストプロセスを用いた。
【００８５】
まず、図２０の（Ｂ）に示されるように、窒化シリコン膜４３上に、炭素を主要な成分として含む下層膜５１を形成する。この際、下層膜５１形成用の薬液にはＨＭ８００５(ＪＳＲ製)を用い、この薬液をスピンコート法により２００ｎｍの膜厚で塗布した後、熱処理によりポリマーを架橋させることで、下層膜５１を形成した。
【００８６】
次に、下層膜５１上に、炭素（Ｃ）及びシリコン（Ｓｉ）を主要な成分として含む中間層（中間層膜）５２を形成した。この中間層５２が上記材料膜２６（レジスト直下の膜）に相当する。中間層５２は、ベースの材料（ベース樹脂）としてＳＨＢ-Ａ７５９(信越化学製)を用いた。また、中間層５２形成用の薬液に混合するフッ素樹脂として、図２３の構造のモノマーを重合した分子量３５，０００のホモポリマーを用いた。ここで、図２３は、中間層５２に添加するフッ素樹脂のモノマー構造を示す説明図である。なお、図２３の化２３におけるＲｆは、炭素数４〜６の直鎖状または分岐状のフルオロアルキル基である。
【００８７】
ベース樹脂の５．０質量％に相当する量のフッ素樹脂を中間層５２形成用の薬液に混合し、この混合液をスピンコート法により８０ｎｍの膜厚に塗布し、その後、熱処理により中間層５２のベースポリマーを架橋させることで、中間層５２を形成した。中間層５２形成用の薬液に添加したフッ素樹脂はスピンコート時に表面（塗布された膜の表面、すなわち中間層５２の表面）に偏析し、その結果、形成された中間層５２の表面接触角（上記θに対応するもの）は７８．０°となり、中間層５２の表面は高い撥水性を示した。
【００８８】
次に、図２０の（Ｃ）に示されるように、中間層５２上に、トップコートレスポジレジストであるレジストＢを１５０ｎｍ膜厚に塗布して、レジスト層５３を形成した（なおレジストＢとは、ここで用いたレジストに付けた便宜上の名称である）。
【００８９】
レジストＢは、ベースポリマーとして、酸に感応して脱離する２−メチルアダマンチル基が結合したメタクリレート樹脂（添加量：全質量に対して７．０質量％）を用い、ＰＡＧとして、トリフェニルスルホニウムノナフレート（添加量：ベースポリマーの質量に対して５．０質量％）を用いた。また、レジストＢは、クエンチャーとして、トリエタノールアミン（添加量：ベースポリマーの質量に対して５．０質量％）を用い、撥水添加剤として、アルカリ現像液に不溶なフッ素化合物（添加量：ベースポリマーの質量に対して４．０質量％）を用いた。レジストＢは、溶媒として用いたＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）にこれらの材料（上記のベースポリマー、ＰＡＧ、クエンチャー、撥水添加剤）を溶解させて作製した材料である。レジストＢに添加した撥水添加剤はスピンコート時（スピンコートによる塗布時）に表面（塗布された膜の表面、すなわちレジスト層５３の表面）に偏析し、その結果、レジストＡで形成されたレジスト層５３の表面接触角（上記θに対応するもの）は７７．２°となり、レジスト層５３の表面は高い撥水性を示した。これは、４００ｍｍ/ｓｅｃのスキャンスピードで液浸露光を実施するのに十分高い撥水性である。
【００９０】
次に、レチクルおよび縮小投影ＡｒＦ液浸露光装置を用いて、レチクルの主面上の集積回路パターンの実像をレジスト層５３上に結像させることにより、レジスト層５３を液浸露光（例えばフォトマスクＭＫを通過したＡｒＦ光４６で露光）して集積回路パターンをレジスト層５３に転写した（図２０の（Ｃ）に対応）。続いて、レジスト層５３に対するポストエクスポージャベーク処理を、１００℃で６０秒間実施した。
【００９１】
続いて、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液（ＴＭＡＨ濃度２．３８質量％）のアルカリ現像液を用いて、レジスト層５３の現像処理を３０秒間実施した。現像処理により、レジスト層５３における感光部は、レジストが現像液に溶解して中間層５２の表面が露出した（図２１の（Ｄ）に対応）。レジスト層５３は、感光部がこの現像処理で除去されてレジストパターン５３ａとなる。
【００９２】
現像処理後、レジスト層５３の非感光部の表面（すなわちレジストパターン５３ａの表面５３ｂ）の接触角（これが上記θ１に対応する）は７７．０°になり、レジスト層５３の感光部が除去（現像液に溶解することで除去）されることで露出した中間層５２の表面（露出面）５２ａの接触角（これが上記θ２に対応する）は７８．０°になり、上記式１（すなわちθ２≧θ１の関係）を満たした状態となった。
【００９３】
現像処理後、このような表面状態（θ２≧θ１の関係を満たす表面状態）を持つ半導体ウエハ（半導体基板４１）に対して、純水によって３０秒間リンス処理を施してから、スピン乾燥を行った後に、欠陥検査を行ったところ、上記図８および図９で説明したような現像に起因すると推測される欠陥は検出されなかった。さらに、寸法検査、外観検査を実施し、レジストパターン５３ａ形成工程が完了した。
【００９４】
その後、レジストパターン５３ａをエッチングマスクとして、ＣＨＦ３、ＣＦ４、Ｏ２の混合ガスにより中間層５２をドライエッチングして、レジストパターン５３ａのパターンを中間層５２に転写した。更に、レジストパターン５３ａと中間層５２とからなるパターンをエッチングマスクとして、Ｏ２、Ｎ２、ＨＢｒの混合ガスにより下層膜５１をドライエッチングして、レジストパターン５３ａのパターンを下層膜５１に転写した（図２１の（Ｅ）に対応）。この下層膜５１のドライエッチング時に、レジストパターン５３ａおよび中間層５２は、除去されて無くなる。更に、下層膜５１のパターン（パターニングされた下層膜５１）をエッチングマスクとして、Ｃｌ、ＨＢｒ、ＳＦ６、Ｏ２の混合ガスにより窒化シリコン膜４３、酸化シリコン膜４２、半導体基板（シリコン基板）４１をドライエッチングした。これにより、半導体基板４１のデバイス領域に、回路の素子分離を行うための溝（トレンチ、素子分離溝）４７を形成した（図２１の（Ｆ）に対応）。
【００９５】
それから、残存している下層膜５１をＯ２アッシングにより除去してから、熱酸化により溝４７の内壁に薄い熱酸化膜を形成し、その後、半導体基板４１上の主面全面に、溝４７内を埋めるように、絶縁膜である素子分離用酸化シリコン膜４８をＣＶＤ法により形成した（図２２の（Ｇ）に対応）。
【００９６】
素子分離用酸化シリコン膜４８形成後、窒化シリコン膜４３を研磨ストッパとしたＣＭＰ法によって素子分離用酸化シリコン膜４８を研磨して、溝４７の外部の素子分離用酸化シリコン膜４８を除去し、溝４７内にのみ素子分離用酸化シリコン膜４８を残るようにした（図２２の（Ｈ）に対応）。ＣＭＰ工程後、熱リン酸により窒化シリコン膜４３を除去し、トレンチ型素子分離構造（素子分離領域４９）の形成が完成した（図２２の（Ｉ）に対応）。素子分離領域４９は、溝４７内に残存する素子分離用酸化シリコン膜４８により形成されている。
【００９７】
＜実施例３＞
図２４〜図２６は、実施例３の半導体装置の製造工程を示す断面図であり、トレンチ型素子分離構造形成工程中の要部断面図が示されている。
【００９８】
トレンチ型素子分離構造形成工程では、まず、図２４の（Ａ）に示されるように、半導体基板（半導体ウエハ）４１上に、酸化シリコン膜４２および窒化シリコン膜４３を下から順に形成して積層する。その後、フォトリソグラフィ技術を用いて窒化シリコン膜４３上に次のようにしてレジストパターンを形成する。レジストパターン形成には、反射防止と加工性向上を目的として、三層レジストプロセスを用いた。
【００９９】
まず、図２４の（Ｂ）に示されるように、窒化シリコン膜４３上に、炭素を主要な成分として含む下層膜５１を形成する。この際、下層膜５１形成用の薬液にはＨＭ８００５(ＪＳＲ製)を用い、この薬液をスピンコート法により２００ｎｍの膜厚で塗布した後、熱処理によりポリマーを架橋させることで、下層膜５１を形成した。
【０１００】
次に、下層膜５１上に、炭素（Ｃ）及びシリコン（Ｓｉ）を主要な成分として含む中間層（中間層膜）５２を形成した。この中間層５２が上記材料膜２６（レジスト直下の膜）に相当する。中間層５２は、ベースの材料（ベース樹脂）としてＳＨＢ-Ａ７５９(信越化学製)を用いた。また、中間層５２形成用の薬液に混合するフッ素樹脂として、上記図２３の構造のモノマーを重合した分子量３５，０００のホモポリマーを用いた。ベース樹脂の５．０質量％に相当する量のフッ素樹脂を中間層５２形成用の薬液に混合し、この混合液をスピンコート法により８０ｎｍの膜厚に塗布し、その後、熱処理により中間層５２のベースポリマーを架橋させることで、中間層５２を形成した。中間層５２形成用の薬液に添加したフッ素樹脂はスピンコート時に表面（塗布された膜の表面、すなわち中間層５２の表面）に偏析し、その結果、形成された中間層５２の表面接触角（上記θに対応するもの）は７８．０°となり、中間層５２の表面は高い撥水性を示した。
【０１０１】
次に、図２４の（Ｃ）に示されるように、中間層５２上に、トップコートレスポジレジストであるレジストＣを１５０ｎｍ膜厚に塗布して、レジスト層５４を形成した（なおレジストＣとは、ここで用いたレジストに付けた便宜上の名称である）。
【０１０２】
レジストＣは、ベースポリマーとして、酸に感応して脱離する２−メチルアダマンチル基が結合したメタクリレート樹脂（添加量：全質量に対して７．０質量％）を用い、ＰＡＧとして、トリフェニルスルホニウムノナフレート（添加量：ベースポリマーの質量に対して５．０質量％）を用いた。また、レジストＣは、クエンチャーとして、トリエタノールアミン（添加量：ベースポリマーの質量に対して５．０質量％）を用い、撥水添加剤として、アルカリ現像液との接触により極性変化を起こすフッ素化合物（添加量：ベースポリマーの質量に対して８．０質量％）を用いた。レジストＣは、溶媒として用いたＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）にこれらの材料（上記のベースポリマー、ＰＡＧ、クエンチャー、撥水添加剤）を溶解させて作製した材料である。レジストＣに添加した撥水添加剤はスピンコート時（スピンコートによる塗布時）に表面（塗布された膜の表面、すなわちレジスト層５４の表面）に偏析し、その結果、レジストＣで形成されたレジスト層５４の表面接触角（上記θに対応するもの）は８５°となり、レジスト層５４の表面は高い撥水性を示した。これは５００ｍｍ/ｓｅｃのスキャンスピードで液浸露光を実施するのに十分高い撥水性である。
【０１０３】
次に、レチクルおよび縮小投影ＡｒＦ液浸露光装置を用いて、レチクルの主面上の集積回路パターンの実像をレジスト層５４上に結像させることにより、レジスト層５４を液浸露光（例えばフォトマスクＭＫを通過したＡｒＦ光４６で露光）して集積回路パターンをレジスト層５４に転写した（図２４の（Ｃ）に対応）。続いて、レジスト層５４に対するポストエクスポージャベーク処理を、１００℃で６０秒間実施した。
【０１０４】
続いて、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液（ＴＭＡＨ濃度２．３８質量％）のアルカリ現像液を用いて、レジスト層５４の現像処理を３０秒間実施した。現像処理により、レジスト層５４における感光部は、レジストが現像液に溶解して中間層５２の表面が露出し、レジスト層５４における非感光部は、レジスト表面に偏析していた撥水添加剤が極性変化を起こし、レジスト表面（レジスト層５４の表面）が親水化した（図２５の（Ｄ）に対応）。レジスト層５４は、感光部がこの現像処理で除去されてレジストパターン５４ａとなる。
【０１０５】
現像処理後、レジスト層５４の非感光部の表面（すなわちレジストパターン５４ａの表面５４ｂ）の接触角（これが上記θ１に対応する）は７６．７°になり、レジスト層５４の感光部が除去（現像液に溶解することで除去）されることで露出した中間層５２の表面（露出面）５２ａの接触角（これが上記θ２に対応する）は７８．０°になり、上記式１（すなわちθ２≧θ１の関係）を満たした状態となった。
【０１０６】
現像処理後、このような表面状態（θ２≧θ１の関係を満たす表面状態）を持つ半導体ウエハ（半導体基板４１）に対して、純水によって３０秒間リンス処理を施してから、スピン乾燥を行った後に、欠陥検査を行ったところ、上記図８および図９で説明したような現像に起因すると推測される欠陥は検出されなかった。さらに、寸法検査、外観検査を実施し、レジストパターン５４ａ形成工程が完了した。
【０１０７】
その後、レジストパターン５４ａをエッチングマスクとして、ＣＨＦ３、ＣＦ４、Ｏ２の混合ガスにより中間層５２をドライエッチングして、レジストパターン５４ａのパターンを中間層５２に転写した。更に、レジストパターン５４ａと中間層５２とからなるパターンをエッチングマスクとして、Ｏ２、Ｎ２、ＨＢｒの混合ガスにより下層膜５１をドライエッチングして、レジストパターン５４ａのパターンを下層膜５１に転写した（図２５の（Ｅ）に対応）。この下層膜５１のドライエッチング時に、レジストパターン５４ａおよび中間層５２は、除去されて無くなる。更に、下層膜５１のパターン（パターニングされた下層膜５１）をエッチングマスクとして、Ｃｌ、ＨＢｒ、ＳＦ６、Ｏ２の混合ガスにより窒化シリコン膜４３、酸化シリコン膜４２、半導体基板（シリコン基板）４１をドライエッチングした。これにより、半導体基板４１のデバイス領域に、回路の素子分離を行うための溝（トレンチ、素子分離溝）４７を形成した（図２５の（Ｆ）に対応）。
【０１０８】
それから、残存している下層膜５１をＯ２アッシングにより除去してから、熱酸化により溝４７の内壁に薄い熱酸化膜を形成し、その後、半導体基板４１上の主面全面に、溝４７内を埋めるように、絶縁膜である素子分離用酸化シリコン膜４８をＣＶＤ法により形成した（図２６の（Ｇ）に対応）。
【０１０９】
素子分離用酸化シリコン膜４８形成後、窒化シリコン膜４３を研磨ストッパとしたＣＭＰ法によって素子分離用酸化シリコン膜４８を研磨して、溝４７の外部の素子分離用酸化シリコン膜４８を除去し、溝４７内にのみ素子分離用酸化シリコン膜４８を残るようにした（図２６の（Ｈ）に対応）。ＣＭＰ工程後、熱リン酸により窒化シリコン膜４３を除去し、トレンチ型素子分離構造（素子分離領域４９）の形成が完成した（図２６の（Ｉ）に対応）。素子分離領域４９は、溝４７内に残存する素子分離用酸化シリコン膜４８により形成されている。
【０１１０】
＜実施例４＞
図２７〜図２９は、実施例４の半導体装置の製造工程を示す断面図であり、トレンチ型素子分離構造形成工程中の要部断面図が示されている。
【０１１１】
トレンチ型素子分離構造形成工程では、まず、図２７の（Ａ）に示されるように、半導体基板（半導体ウエハ）４１上に、酸化シリコン膜４２および窒化シリコン膜４３を下から順に形成して積層する。その後、フォトリソグラフィ技術を用いて窒化シリコン膜４３上に次のようにしてレジストパターンを形成する。レジストパターン形成には、反射防止と加工性向上を目的として、三層レジストプロセスを用いた。
【０１１２】
まず、図２７の（Ｂ）に示されるように、窒化シリコン膜４３上に、炭素を主要な成分として含む下層膜５１を形成する。この際、下層膜５１形成用の薬液にはＨＭ８００５(ＪＳＲ製)を用い、この薬液をスピンコート法により２００ｎｍの膜厚で塗布した後、熱処理によりポリマーを架橋させることで、下層膜５１を形成した。
【０１１３】
次に、下層膜５１上に、炭素（Ｃ）及びシリコン（Ｓｉ）を主要な成分として含む中間層（中間層膜）５５を形成した。この中間層５５が上記材料膜２６（レジスト直下の膜）に相当する。中間層５５には、ＳＨＢ-Ａ７５９(信越化学製)を用い、これをスピンコート法により８０ｎｍの膜厚に塗布し、その後、熱処理によりポリマーを架橋させることで、中間層５５を形成した。
【０１１４】
次に、中間層５５上に撥水化剤薬液５７を吐出（供給）し、中間層５５表面の撥水化処理を行った。撥水化剤薬液５７は、シランカップリング剤として３，３，３−トリフルオロプロピルトリメトキシシラン（信越化学（株）製ＫＢＭ７１０３）をジイソアミルエーテルに溶解させて３．０質量％の濃度にしたものを使用した。この中間層５５表面の撥水化処理には、上記図１５に示すような装置（塗布カップ）を使用し、半導体ウエハ（半導体基板４１）を１０００ｒｐｍで回転させながら、上記撥水化剤薬液５７をノズル（ストレートノズル）５８から半導体ウエハの主面（すなわち中間層５５の表面）に供給して塗布し、半導体ウエハの天面（上面）と、半導体ウエハの側面と、半導体ウエハの底面の周縁部に撥水化処理層を形成した。これにより、中間層５５の表面（上面）に撥水化処理層（例えば１分子層程度の撥水化剤吸着層）が形成され、その結果、中間層５５の表面接触角（上記θに対応するもの）は７９．３°となり、中間層５５の表面は高い撥水性を示した。
【０１１５】
次に、図２８の（Ｄ）に示されるように、中間層５２上に、トップコートレスポジレジストであるレジストＣを１５０ｎｍ膜厚に塗布して、レジスト層５６を形成した。ここで使用したレジストＣは、上記実施例３で使用したレジストＣと同様であるので、ここでは繰り返しの説明は省略する。レジストＣに添加した撥水添加剤はスピンコート時（スピンコートによる塗布時）に表面（塗布された膜の表面、すなわちレジスト層５６の表面）に偏析し、その結果、レジストＣで形成されたレジスト層５６の表面接触角（上記θに対応するもの）は８５°となり、レジスト層５６の表面は高い撥水性を示した。これは５００ｍｍ/ｓｅｃのスキャンスピードで液浸露光を実施するのに十分高い撥水性である。
【０１１６】
次に、レチクルおよび縮小投影ＡｒＦ液浸露光装置を用いて、レチクルの主面上の集積回路パターンの実像をレジスト層５６上に結像させることにより、レジスト層５６を液浸露光（例えばフォトマスクＭＫを通過したＡｒＦ光４６で露光）して集積回路パターンをレジスト層５６に転写した（図２８の（Ｄ）に対応）。続いて、レジスト層５６に対するポストエクスポージャベーク処理を、１００℃で６０秒間実施した。
【０１１７】
続いて、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液（ＴＭＡＨ濃度２．３８質量％）のアルカリ現像液を用いて、レジスト層５６の現像処理を３０秒間実施した。現像処理により、レジスト層５６における感光部は、レジストが現像液に溶解して中間層５５の表面が露出し、レジスト層５６における非感光部は、レジスト表面に偏析していた撥水添加剤が極性変化を起こし、レジスト表面（レジスト層５６の表面）が親水化した（図２８の（Ｅ）に対応）。レジスト層５６は、感光部がこの現像処理で除去されてレジストパターン５６ａとなる。
【０１１８】
現像処理後、レジスト層５６の非感光部の表面（すなわちレジストパターン５６ａの表面５６ｂ）の接触角（これが上記θ１に対応する）は７６．７°になり、レジスト層５６の感光部が除去（現像液に溶解することで除去）されることで露出した中間層５５の表面（露出面）５５ａの接触角（これが上記θ２に対応する）は７９．３°になり、上記式１（すなわちθ２≧θ１の関係）を満たした状態となった。
【０１１９】
現像処理後、このような表面状態（θ２≧θ１の関係を満たす表面状態）を持つ半導体ウエハ（半導体基板４１）に対して、純水によって３０秒間リンス処理を施してから、スピン乾燥を行った後に、欠陥検査を行ったところ、上記図８および図９で説明したような現像に起因すると推測される欠陥は検出されなかった。さらに、寸法検査、外観検査を実施し、レジストパターン５６ａ形成工程が完了した。
【０１２０】
その後、レジストパターン５６ａをエッチングマスクとして、ＣＨＦ３、ＣＦ４、Ｏ２の混合ガスにより中間層５５をドライエッチングして、レジストパターン５６ａのパターンを中間層５５に転写した。更に、レジストパターン５６ａと中間層５５とからなるパターンをエッチングマスクとして、Ｏ２、Ｎ２、ＨＢｒの混合ガスにより下層膜５１をドライエッチングして、レジストパターン５６ａのパターンを下層膜５１に転写した（図２８の（Ｆ）に対応）。この下層膜５１のドライエッチング時に、レジストパターン５６ａおよび中間層５５は、除去されて無くなる。更に、下層膜５１のパターン（パターニングされた下層膜５１）をエッチングマスクとして、Ｃｌ、ＨＢｒ、ＳＦ６、Ｏ２の混合ガスにより窒化シリコン膜４３、酸化シリコン膜４２、半導体基板（シリコン基板）４１をドライエッチングした。これにより、半導体基板４１のデバイス領域に、回路の素子分離を行うための溝（トレンチ、素子分離溝）４７を形成した（図２９の（Ｇ）に対応）。
【０１２１】
それから、残存している下層膜５１をＯ２アッシングにより除去してから、熱酸化により溝４７の内壁に薄い熱酸化膜を形成し、その後、半導体基板４１上の主面全面に、溝４７内を埋めるように、絶縁膜である素子分離用酸化シリコン膜４８をＣＶＤ法により形成した（図２９の（Ｈ）に対応）。
【０１２２】
素子分離用酸化シリコン膜４８形成後、窒化シリコン膜４３を研磨ストッパとしたＣＭＰ法によって素子分離用酸化シリコン膜４８を研磨して、溝４７の外部の素子分離用酸化シリコン膜４８を除去し、溝４７内にのみ素子分離用酸化シリコン膜４８を残るようにした（図２９の（Ｉ）に対応）。ＣＭＰ工程後、熱リン酸により窒化シリコン膜４３を除去し、トレンチ型素子分離構造（素子分離領域４９）の形成が完成した（図２９の（Ｊ）に対応）。素子分離領域４９は、溝４７内に残存する素子分離用酸化シリコン膜４８により形成されている。
【０１２３】
＜実施例５＞
図３０〜図３２は、実施例５の半導体装置の製造工程を示す断面図であり、トレンチ型素子分離構造形成工程中の要部断面図が示されている。
【０１２４】
トレンチ型素子分離構造形成工程では、まず、図３０の（Ａ）に示されるように、半導体基板（半導体ウエハ）４１上に、酸化シリコン膜４２および窒化シリコン膜４３を下から順に形成して積層する。その後、フォトリソグラフィ技術を用いて窒化シリコン膜４３上に次のようにしてレジストパターンを形成する。レジストパターン形成には、反射防止と加工性向上を目的として、ハードマスクプロセスを用いた。
【０１２５】
まず、図３０の（Ｂ）に示されるように、窒化シリコン膜４３上に、無機ハードマスク（ハードマスク層）としてアモルファスカーボン層６１を形成した。アモルファスカーボン層６１形成には、炭化水素化合物(例えばプロピレン(Ｃ３Ｈ６)、プロピン(Ｃ３Ｈ４)、プロパン(Ｃ３Ｈ８)、ブタン(Ｃ４Ｈ１０)、ブチレン(Ｃ４Ｈ８)、ブタジエン(Ｃ４Ｈ６)、又はアセチレン(Ｃ２Ｈ２)、あるいはこれらの化合物)とＡｒ、Ｈｅの混合ガスを用い、プラズマＣＶＤ法によって５０ｎｍの膜厚にアモルファスカーボン層６１を堆積させた。
【０１２６】
次に、アモルファスカーボン層６１上に、反射防止とレジストパターン形状の裾引き防止を目的として、有機反射防止膜(ＢＡＲＣ)６２を形成した。この有機反射防止膜６２が上記材料膜２６（レジスト直下の膜）に相当する。有機反射防止膜６２は、ベースの材料（ベース樹脂）としてＡＲＣ２９Ａ(日産化学製)を用いた。また、有機反射防止膜６２形成用の薬液に混合するフッ素樹脂として、上記図２３の構造のモノマーを重合した分子量３５，０００のホモポリマーを用いた。ベース樹脂の５．０質量％に相当する量のフッ素樹脂を有機反射防止膜６２形成用の薬液に混合し、この混合液をスピンコート法により８０ｎｍの膜厚に塗布し、その後、熱処理により有機反射防止膜６２のベースポリマーを架橋させることで、有機反射防止膜６２を形成した。有機反射防止膜６２形成用の薬液に添加したフッ素樹脂はスピンコート時に表面（塗布された膜の表面、すなわち有機反射防止膜６２の表面）に偏析し、その結果、形成された有機反射防止膜６２の表面接触角（上記θに対応するもの）は７７．０°となり、有機反射防止膜６２の表面は高い撥水性を示した。
【０１２７】
次に、図３０の（Ｃ）に示されるように、有機反射防止膜６２上に、トップコートレスポジレジストであるレジストＣを１５０ｎｍ膜厚に塗布して、レジスト層６３を形成した。ここで使用したレジストＣは、上記実施例３，４で使用したレジストＣと同様であるので、ここでは繰り返しの説明は省略する。レジストＣに添加した撥水添加剤はスピンコート時（スピンコートによる塗布時）に表面（塗布された膜の表面、すなわちレジスト層６３の表面）に偏析し、その結果、レジストＣで形成されたレジスト層６３の表面接触角（上記θに対応するもの）は８５°となり、レジスト層６３の表面は高い撥水性を示した。これは５００ｍｍ/ｓｅｃのスキャンスピードで液浸露光を実施するのに十分高い撥水性である。
【０１２８】
次に、レチクルおよび縮小投影ＡｒＦ液浸露光装置を用いて、レチクルの主面上の集積回路パターンの実像をレジスト層６３上に結像させることにより、レジスト層６３を液浸露光（例えばフォトマスクＭＫを通過したＡｒＦ光４６で露光）して集積回路パターンをレジスト層６３に転写した（図３０の（Ｃ）に対応）。続いて、レジスト層６３に対するポストエクスポージャベーク処理を、１００℃で６０秒間実施した。
【０１２９】
続いて、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液（ＴＭＡＨ濃度２．３８質量％）のアルカリ現像液を用いて、レジスト層６３の現像処理を３０秒間実施した。現像処理により、レジスト層６３における感光部は、レジストが現像液に溶解して有機反射防止膜６２の表面が露出し、レジスト層６３における非感光部は、レジスト表面に偏析していた撥水添加剤が極性変化を起こし、レジスト表面（レジスト層６３の表面）が親水化した（図３１の（Ｄ）に対応）。レジスト層６３は、感光部がこの現像処理で除去されてレジストパターン６３ａとなる。
【０１３０】
現像処理後、レジスト層６３の非感光部の表面（すなわちレジストパターン６３ａの表面６３ｂ）の接触角（これが上記θ１に対応する）は７６．７°になり、レジスト層６３の感光部が除去（現像液に溶解することで除去）されることで露出した有機反射防止膜６２の表面（露出面）６２ａの接触角（これが上記θ２に対応する）は７７．０°になり、上記式１（すなわちθ２≧θ１の関係）を満たした状態となった。
【０１３１】
現像処理後、このような表面状態（θ２≧θ１の関係を満たす表面状態）を持つ半導体ウエハ（半導体基板４１）に対して、純水によって３０秒間リンス処理を施してから、スピン乾燥を行った後に、欠陥検査を行ったところ、上記図８および図９で説明したような現像に起因すると推測される欠陥は検出されなかった。さらに、寸法検査、外観検査を実施し、レジストパターン６３ａ形成工程が完了した。
【０１３２】
その後、レジストパターン６３ａをエッチングマスクとして、Ｏ２、Ｎ２、ＨＢｒの混合ガスにより有機反射防止膜６２およびアモルファスカーボン層６１をドライエッチングして、レジストパターン６３ａのパターンをアモルファスカーボン層６１に転写した（図３１の（Ｅ）に対応）。アモルファスカーボン層６１のドライエッチング時に、レジストパターン６３ａおよび有機反射防止膜６２は、除去されて無くなるか、あるいは、アモルファスカーボン層６１のドライエッチング後に、レジストパターン６３ａおよび有機反射防止膜６２を除去する。更に、アモルファスカーボン層６１によるパターンをエッチングマスクとして、Ｃｌ、ＨＢｒ、ＳＦ６、Ｏ２の混合ガスにより窒化シリコン膜４３、酸化シリコン膜４２、半導体基板（シリコン基板）４１をドライエッチングした。これにより、半導体基板４１のデバイス領域に、回路の素子分離を行うための溝（トレンチ、素子分離溝）４７を形成した（図３１の（Ｆ）に対応）。
【０１３３】
それから、残存しているアモルファスカーボン層６１をＯ２アッシングにより除去してから、熱酸化により溝４７の内壁に薄い熱酸化膜を形成し、その後、半導体基板４１上の主面全面に、溝４７内を埋めるように、絶縁膜である素子分離用酸化シリコン膜４８をＣＶＤ法により形成した（図３２の（Ｇ）に対応）。
【０１３４】
素子分離用酸化シリコン膜４８形成後、窒化シリコン膜４３を研磨ストッパとしたＣＭＰ法によって素子分離用酸化シリコン膜４８を研磨して、溝４７の外部の素子分離用酸化シリコン膜４８を除去し、溝４７内にのみ素子分離用酸化シリコン膜４８を残るようにした（図３２の（Ｈ）に対応）。ＣＭＰ工程後、熱リン酸により窒化シリコン膜４３を除去し、トレンチ型素子分離構造（素子分離領域４９）の形成が完成した（図３２の（Ｉ）に対応）。素子分離領域４９は、溝４７内に残存する素子分離用酸化シリコン膜４８により形成されている。
【０１３５】
図３３は、上記実施例１〜５を包括的に捉えた本実施の形態の半導体装置のプロセスフロー図であり、図３４〜図３８は、上記実施例１〜５を包括的に捉えた本実施の形態の半導体装置の製造工程中の要部断面図である。図３９は、上記実施例１〜５における接触角の関係を示す表である。
【０１３６】
上記実施例１〜５を包括的に捉えると、次のようなプロセスフローとなる。
【０１３７】
すなわち、図３４に示されるように、半導体基板７１上に材料膜７２を形成する（図３３のステップＳ１１）。この際、半導体基板７１と材料膜７２との間に、他の膜が介在していてもよい。半導体基板７１は、上記半導体基板４１や半導体ウエハＳＷに対応するものである。また、材料膜７２は、上記図４〜図１０では上記被加工膜１に対応し、上記実施例１では上記窒化シリコン膜４３に対応し、上記実施例２では上記下層膜５１に対応し、上記実施例３では上記下層膜５１に対応し、上記実施例４では上記下層膜５１に対応し、上記実施例５では上記アモルファスカーボン層６１に対応する。
【０１３８】
次に、図３５に示されるように、材料膜７２上に材料膜（第１材料膜）２６を形成する（図３３のステップＳ１２）。この材料膜２６は、上記図４〜図１０では上記反射防止膜２に対応し、上記実施例１では上記反射防止膜４４に対応し、上記実施例２では上記中間層５２に対応し、上記実施例３では上記中間層５２に対応し、上記実施例４では上記中間層５５に対応し、上記実施例５では上記有機反射防止膜６２に対応する。
【０１３９】
次に、図３６に示されるように、材料膜２６上にレジスト層７３を形成する（図３３のステップＳ１３）。このレジスト層７３は、上記図４〜図１０では上記レジスト層３に対応し、上記実施例１では上記レジスト層４５に対応し、上記実施例２では上記レジスト層５３に対応し、上記実施例３では上記レジスト層５４に対応し、上記実施例４では上記レジスト層５６に対応し、上記実施例５では上記レジスト層６３に対応する。レジスト層７３は、材料膜２６上に、材料膜２６に接して形成される。このため、材料膜２６は、レジスト層７３の下地層（下地膜）とみなすこともできる。
【０１４０】
次に、レジスト層７３を液浸露光する（図３３のステップＳ１４）。
【０１４１】
次に、レジスト層７３を現像処理する（図３３のステップＳ１５）。このステップＳ１５では、図３７に示されるように、現像処理によってレジスト層７３が除去（溶解されて除去）された部分から材料膜２６が露出し、レジスト層７３は、レジストパターン７３ａとなる。このレジストパターン７３ａは、上記図４〜図１０では上記レジストパターン３ａに対応し、上記実施例１では上記レジストパターン４５ａに対応し、上記実施例２では上記レジストパターン５３ａに対応し、上記実施例３では上記レジストパターン５４ａに対応し、上記実施例４では上記レジストパターン５６ａに対応し、上記実施例５では上記レジストパターン６３ａに対応する。
【０１４２】
ステップＳ１５の現像処理後のレジストパターン７３ａ（レジスト層７３）の表面（露出している表面、最表面）が、表面７３ｂであり、ステップＳ１５の現像処理後にレジストパターン７３ａから露出する材料膜２６の表面（露出面）が、表面（露出面）２６ａである。つまり、材料膜２６の表面２６ａは、ステップＳ１５の現像処理の前にはレジスト層７３で覆われており、レジスト層７３に接していたが、ステップＳ１５の現像処理で、レジスト層７３の一部（ポリレジストの場合は感光部、ネガレジストの場合は悲感光部）が現像液に溶解して除去されることで、レジスト層７３が除去された部分（これをスペース部７４と称する）から、材料膜２６の表面２６ａが露出する。すなわち、ステップＳ１５の現像処理により、レジストパターン７３ａ（レジスト層７３）から材料膜２６の表面（露出面）２６ａが露出される。
【０１４３】
レジストパターン７３ａ（レジスト層７３）の表面７３ｂは、上記図１０では上記レジストパターン３ａ（レジスト層３）の上記表面３ｂに対応し、上記実施例１では上記レジストパターン４５ａ（レジスト層４５）の上記表面４５ｂに対応し、上記実施例２では上記レジストパターン５３ａ（レジスト層５３）の上記表面５３ｂに対応している。また、レジストパターン７３ａ（レジスト層７３）の表面７３ｂは、上記実施例３では上記レジストパターン５４ａ（レジスト層５４）の上記表面５４ｂに対応し、上記実施例４では上記レジストパターン５６ａ（レジスト層５６）の上記表面５６ｂに対応し、上記実施例５では上記レジストパターン６３ａ（レジスト層６３）の上記表面６３ｂに対応している。また、スペース部７４は、上記図８〜図１０では上記スペース部２２に対応している。
【０１４４】
次に、半導体基板７１をリンス液（すすぎ液）でリンス処理（すすぎ処理）する（図３３のステップＳ１６）。すなわち、レジスト層７３（レジストパターン７３ａ）や、レジスト層７３（レジストパターン７３ａ）から露出する材料膜２６がリンス液でリンス処理される。リンス液は、レジストパターン７３ａの表面７３ｂと、レジストパターン７３ａから露出する材料膜２６の表面２６ａとに接することになる。これにより、半導体基板７１（レジストパターン７３ａやレジストパターン７３ａから露出する材料膜２６）に付着していた現像液等が除去される。リンス処理は、例えば、ウエハステージ上に配置（保持）した半導体基板（半導体ウエハ）７１を回転させ、回転する半導体基板７１の中央にノズルからリンス液を供給し、遠心力により半導体基板７１の主面全体にリンス液を行き渡らせることで、行うことができる。
【０１４５】
ステップＳ１６のリンス処理は、ステップＳ１５の現像処理と同じ装置または異なる装置により行うことができ、同じ装置を用いる場合は、ステップＳ１５では半導体基板７１の主面に現像液が供給され、ステップＳ１６では半導体基板７１の主面にリンス液が供給されるよう、半導体基板７１の主面へ供給する処理液の切換が行われる。ステップＳ１６のリンス処理とステップＳ１５の現像処理とを同じ装置で行う場合は、ステップＳ１５の現像処理とステップＳ１６のリンス処理とを連続的に行うことができ、これにより、半導体装置の製造時間を短縮し、スループットを向上することができる。
【０１４６】
次に、半導体基板７１を乾燥させる（図３３のステップＳ１７）。この際、半導体基板７１を回転させながら乾燥させるスピン乾燥を行うことができる。このスピン乾燥処理は、例えば、ウエハステージ上に配置（保持）した半導体基板（半導体ウエハ）７１を回転させて乾燥処理を行うことができ、ステップＳ１６のリンス処理と同じ装置または異なる装置により行うことができる。ステップＳ１６のリンス処理とステップＳ１７の乾燥処理とを同じ装置で行う場合は、ステップＳ１６のリンス処理とステップＳ１７の乾燥処理とを連続的に行うことができ、これにより、半導体装置の製造時間を短縮し、スループットを向上することができる。また、ステップＳ１５の現像処理とステップＳ１６のリンス処理とステップＳ１７の乾燥処理とを同じ装置で行う場合は、ステップＳ１５の現像処理とステップＳ１６のリンス処理とステップＳ１７の乾燥処理とを連続的に行うことができ、これにより、半導体装置の製造時間を更に短縮し、スループットを更に向上することができる。
【０１４７】
次に、図３８に示されるように、レジストパターン７３ａをエッチングマスクとして、材料膜２６をエッチング（ドライエッチング）する（図３３のステップＳ１８）。その後、更に、レジストパターン７３ａ（またはレジストパターン７３ａおよび材料膜２６の積層パターン）をエッチングマスクとして、材料膜７２をエッチング（ドライエッチング）する（図３３のステップＳ１９）。このステップＳ１９では、材料膜７２だけでなく、更に材料膜７２の下層の膜をエッチングする場合もある（上記実施例１に対応）。また、ステップＳ１９の後に、材料膜７２をエッチングマスクとして用いて、材料膜７２の下層の膜をエッチングする場合もある（上記実施例２〜５に対応）。
【０１４８】
本実施の形態の主要な特徴の一つは、ステップＳ１５の現像処理を行った後、ステップＳ１６のリンス処理を行う際に、レジストパターン７３ａ（レジスト層７３）から露出する材料膜２６の表面（露出面）２６ａの撥水性が、レジストパターン７３ａ（レジスト層７３）の表面７３ｂの撥水性と同等以上であることである。この撥水性の大小関係は、ステップＳ１６のリンス処理の後のステップＳ１７の乾燥処理の際も維持され、ステップＳ１７の乾燥処理を行う際に、レジストパターン７３ａ（レジスト層７３）から露出する材料膜２６の表面（露出面）２６ａの撥水性は、レジストパターン７３ａ（レジスト層７３）の表面７３ｂの撥水性と同等以上となっている。なお、「表面２６ａの撥水性が表面７３ｂの撥水性と同等以上」とは、「表面２６ａの撥水性が表面７３ｂの撥水性と同じか、あるいは表面２６ａの撥水性が表面７３ｂの撥水性よりも高い（大きい）」ことを意味している。
【０１４９】
撥水性の程度は、固体表面の液滴の接触角で表され、撥水性が高いほど接触角θは大きくなるため、レジストパターン７３ａから露出する材料膜２６の表面（露出面）２６ａとレジストパターン７３ａの表面７３ｂとについての撥水性の上記大小関係は、上記式１の関係であるθ２≧θ１と表される。なお、撥水性については、特に言及しない場合にはステップＳ１６で使用するリンス液に対する撥水性であり、また、接触角については、特に言及しない場合にはステップＳ１６で使用するリンス液の接触角（上記図１１の上記液滴３１がリンス液と同種の液体の場合）である。
【０１５０】
ここで、θ１は、レジストパターン７３ａ（レジスト層７３）の表面７３ｂにおけるリンス液の接触角である。また、θ２は、レジストパターン７３ａ（レジスト層７３）から露出する材料膜２６の表面（露出面）２６ａにおけるリンス液の接触角である。なお、ここで、言うリンス液は、ステップＳ１６のリンス処理に使用するリンス液と同じものであり、ステップＳ１６で純水をリンス液として使用する場合は、θ１は、レジストパターン７３ａ（レジスト層７３）の表面７３ｂにおける純水の接触角であり、θ２は、レジストパターン７３ａ（レジスト層７３）から露出する材料膜２６の表面（露出面）２６ａにおける純水の接触角である。
【０１５１】
また、上記接触角θ２，θ１は、ステップＳ１６のリンス処理でレジストパターン７３ａの表面７３ｂや材料膜２６の表面２６ａに付着したリンス液の液滴を、ステップＳ１６のリンス処理後に観察することで得ることができる。また、ステップＳ１７の乾燥処理を行ってもレジストパターン７３ａの表面７３ｂや材料膜２６の表面２６ａの撥水性は変わらないため、ステップＳ１７の乾燥処理の前または後で、レジストパターン７３ａの表面７３ｂや材料膜２６の表面２６ａに、ステップＳ１６のリンス処理で使用したのと同じリンス液の液滴を配置し、それを観察して上記接触角θ２，θ１を得ることも可能である。
【０１５２】
ステップＳ１５の現像処理を行った後、ステップＳ１６のリンス処理を行う際に、レジストパターン７３ａ（レジスト層７３）から露出する材料膜２６の表面（露出面）２６ａの撥水性が、レジストパターン７３ａ（レジスト層７３）の表面７３ｂの撥水性と同等以上であることにより、上述したように、上記図８および図９で説明したような欠陥を抑制または防止できる。これを別の表現で言うと、ステップＳ１５の現像処理を行った後、ステップＳ１６のリンス処理を行う際に、レジストパターン７３ａ（レジスト層７３）から露出する材料膜２６の表面（露出面）２６ａにおけるリンス液の接触角θ２が、レジストパターン７３ａ（レジスト層７３）の表面７３ｂにおけるリンス液の接触角θ１以上（すなわちθ２≧θ１）であることにより、上述したように、上記図８および図９で説明したような欠陥を抑制または防止できる。
【０１５３】
また、ステップＳ１５の現像処理を行った後、ステップＳ１６のリンス処理を行う際に、レジストパターン７３ａ（レジスト層７３）から露出する材料膜２６の表面（露出面）２６ａの撥水性が、レジストパターン７３ａの表面７３ｂの撥水性よりも大きければ（すなわちθ２＞θ１であれば）より好ましく、これにより、上記図８および図９で説明したような欠陥を、より的確に抑制または防止できる。従って、半導体装置の製造歩留まりをより的確に向上することができる。
【０１５４】
また、θ２≧θ１（より好ましくはθ２＞θ１）の関係は、ステップＳ１５の現像処理を行った後、ステップＳ１６のリンス処理を行う際に満たされているが、ステップＳ１６のリンス処理を終了しても維持され、ステップＳ１７の乾燥処理の際にも、θ２≧θ１（より好ましくはθ２＞θ１）の関係が満たされている。従って、ステップＳ１６のリンス処理を行った後、ステップＳ１７の乾燥処理を行う際に、レジストパターン７３ａから露出する材料膜２６の表面（露出面）２６ａの撥水性は、レジストパターン７３ａの表面７３ｂの撥水性と同等以上であり（すなわちθ２≧θ１であり）、より好ましくは、レジストパターン７３ａの表面７３ｂの撥水性よりも大きくなっている（すなわちθ２＞θ１となっている）。これにより、ステップＳ１７の乾燥処理の際に、リンス液はスペース部７４（上記スペース部２２に対応）で安定せず（保持されず）にスペース部７４の外部に移動しやすくなり、また、半導体ウエハの表面を半導体ウエハの外周方向にリンス液の液滴が動いていく最中にスペース部７４が存在した場合でも、液滴はこのスペース部７４にトラップされにくくなる。このため、レジストパターン７３ａのスペース部７４（上記スペース部２２に対応）内でリンス液が乾燥することで発生する欠陥（上記図８や上記図９で説明したような欠陥）を、的確に抑制または防止することができる。従って、半導体装置の製造歩留まりを向上することができる。
【０１５５】
また、ステップＳ１７の乾燥処理は、半導体基板（半導体ウエハ）７１を回転させて行うスピン乾燥が好ましい。これにより、θ２≧θ１（より好ましくはθ２＞θ１）の関係が満たされた状態でスピン乾燥が行われるため、スピン乾燥の遠心力に伴い、リンス液がスペース部７４（上記スペース部２２に対応）からスペース部７４の外部に移動することで、上記図８および図９で説明したような欠陥を、更に的確に抑制または防止できるようになる。従って、半導体装置の製造歩留まりを更に的確に向上することができる。
【０１５６】
図３９は、ステップＳ１４の液浸露光前と、ステップＳ１５の現像処理後における、材料膜２６およびレジスト層７３の接触角の関係をまとめた表である。
【０１５７】
図３９の表には、θ１，θ２，θ３の大小関係が示されているが、上述のように、θ１は、レジストパターン７３ａ（レジスト層７３）の表面７３ｂにおけるリンス液の接触角であり、θ２は、レジストパターン７３ａ（レジスト層７３）から露出する材料膜２６の表面（露出面）２６ａにおけるリンス液の接触角である。θ３は、ステップＳ１４の液浸露光を行う際の、レジスト層７３の表面７３ｂにおけるリンス液の接触角である。なお、ここで、言うリンス液は、ステップＳ１６のリンス処理に使用するリンス液と同じものであり、ステップＳ１６で純水をリンス液として使用する場合は、θ３は、レジスト層７３の表面における純水の接触角である。
【０１５８】
なお、上記接触角θ３は、ステップＳ１４の液浸露光を行う前に、レジスト層７３の表面にステップＳ１６のリンス処理で使用するのと同じリンス液の液滴を配置し、それを観察して得ることが可能である。
【０１５９】
上記実施例２では、図３９の表からも分かるように、ステップＳ１４の液浸露光前と、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）との両方とも、材料膜２６の表面の接触角θ２はレジスト層７３の表面の接触角θ１，θ３以上（すなわちθ２≧θ１かつθ２≧θ３）であった。すなわち、ステップＳ１４の液浸露光前と、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）との両方とも、材料膜２６の表面の撥水性はレジスト層７３の表面の撥水性と同等以上であった。上記実施例２では、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）に、レジストパターン７３ａから露出する材料膜２６の表面の撥水性がレジストパターン７３ａ（レジスト層７３）の表面の撥水性と同等以上である（すなわちθ２≧θ１である）ことで、上述のように、上記図８および図９で説明したような欠陥を抑制または防止することができる。
【０１６０】
一方、上記実施例１，３〜５では、図３９の表からも分かるように、ステップＳ１４の液浸露光前は、レジスト層７３の表面の接触角θ３が材料膜２６の表面の接触角θ２よりも大きくなっている（すなわちθ３＞θ２）。すなわち、ステップＳ１４の液浸露光前は、レジスト層７３の表面の撥水性が、材料膜２６の表面の撥水性よりも高く（大きく）なっている。そして、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）には、レジストパターン７３ａから露出する材料膜２６の表面の接触角θ２がレジストパターン７３ａの表面の接触角θ１以上（すなわちθ２≧θ１）となっている。すなわち、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）には、レジストパターン７３ａから露出する材料膜２６の表面２６ａの撥水性が、レジストパターン７３ａの表面７３ｂの撥水性と同等以上となっている。この場合、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）にθ２≧θ１となっていることにより上記図８および図９で説明したような欠陥を抑制または防止できる効果を得られるが、ステップＳ１４の液浸露光前にθ３＞θ２となっていることで、更に次のような効果も得ることができる。
【０１６１】
すなわち、ステップＳ１４の液浸露光の際は、上記図１を参照して説明したように、レジスト層７３の表面の撥水性が高い方が好ましい。一方、材料膜２６の表面の撥水性は、材料膜２６上にレジスト層７３を形成しやすくするには、高くしすぎない方がよい。そして、上記図８および図９で説明したような欠陥を抑制または防止するには、上述のように、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）に、レジストパターン７３ａから露出する材料膜２６の表面の撥水性がレジストパターン７３ａの表面の撥水性と同等以上（すなわちθ２≧θ１となる）となるようにする必要がある。
【０１６２】
このため、ステップＳ１４の液浸露光の際のレジスト層７３の表面の高撥水性と、ステップＳ１５の現像処理後におけるθ２≧θ１の関係とを両立するように設計すると、ステップＳ１４の液浸露光前は、レジスト層７３の表面を材料膜２６の表面よりも高撥水性としてθ３＞θ２の関係が満たされるようにする。そして、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）には、レジスト層７３の表面の撥水性を材料膜２６の表面の撥水性と同等以下にしてθ２≧θ１の関係が満たされるようにする。これを実現するためには、ステップＳ１４の液浸露光の際にはθ３＞θ２の関係が満たされるような高撥水性であったレジスト層７３の表面の撥水性が、ステップＳ１５の現像処理後には、θ２≧θ１の関係が満たされるような撥水性に低下している必要がある。これの具体的な手法が実施例１と実施例３〜５とで相違している。
【０１６３】
すなわち、上記実施例１では、レジスト層４５（レジスト層７３に対応）の表面に高撥水性（トップコート層形成前のレジスト層４５の表面よりも高撥水性）のトップコート層を形成して、このトップコート層により、レジスト層４５の表面（この場合トップコート層がレジスト層４５の表面を構成する）の撥水性を高め、ステップＳ１４の液浸露光前（ステップＳ１４の液浸露光の際）に、θ３＞θ２の関係が満たされるようにしている。そして、ステップＳ１４の液浸露光後にステップＳ１５の現像処理を行うと、レジスト層４５の表面のトップコート層は現像液に溶解して、レジスト層４５の表面から除去されるため、レジスト層４５（レジストパターン４５ａ）の表面の撥水性（接触角）は低下する（すなわちθ３＞θ１になる）。これにより、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）には、θ２≧θ１の関係が満たされるようにすることができる。
【０１６４】
すなわち、上記実施例１では、ステップＳ１３でレジスト層７３（レジスト層４５に対応）を形成し、このレジスト層７３の表面にトップコート層（トップコート層形成前のレジスト層７３の表面よりも高撥水性のトップコート層）を形成し、その後、ステップＳ１４で液浸露光を行う。ステップＳ１４の液浸露光では、この高撥水性のトップコート層がレジスト層７３の表面を構成し、ステップＳ１５の現像処理では、現像液により、レジスト層７３の表面からトップコート層が除去されることにより、レジスト層７３の表面の撥水性が低下する。これにより、ステップＳ１４の液浸露光前は、トップコート層で形成されたレジスト層７３の表面の撥水性が、材料膜２６の表面の撥水性よりも高くなっていた（すなわちθ３＞θ２）のに対して、ステップＳ１５の現像処理後には、レジストパターン７３ａの表面７３ｂの撥水性がレジストパターン７３ａから露出する材料膜２６の表面２６ａの撥水性と同等以下（すなわちθ２≧θ１）になる。
【０１６５】
一方、上記実施例３では、レジスト層５４（レジスト層７３に対応）形成時に撥水添加剤をレジスト層５４の表面に偏析させることにより、レジスト層５４の表面の撥水性を高め、ステップＳ１４の液浸露光前（ステップＳ１４の液浸露光の際）に、θ３＞θ２の関係が満たされるようにしている。そして、ステップＳ１４の液浸露光後にステップＳ１５の現像処理を行うと、レジスト層５４の表面に偏析していた撥水添加剤が極性変化を起こし、レジスト層５４（レジストパターン５４ａ）の表面が親水化し、撥水性（接触角）は低下する（すなわちθ３＞θ１になる）。すなわち、ステップＳ１５の現像処理において、現像液に触れることにより、レジスト層５４（レジスト層７３に対応）の表面の撥水性が低下する（すなわちθ３＞θ１になる）。これにより、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）には、θ２≧θ１の関係が満たされるようにすることができる。すなわち、ステップＳ１４の液浸露光前は、撥水添加剤が偏析したレジスト層７３の表面の撥水性が、材料膜２６の表面の撥水性よりも高くなっていた（すなわちθ３＞θ２）のに対して、ステップＳ１５の現像処理後には、レジストパターン７３ａの表面７３ｂの撥水性がレジストパターン７３ａから露出する材料膜２６の表面２６ａの撥水性と同等以下（すなわちθ２≧θ１）になる。また、上記実施例４，５についても同様である（但し実施例４の場合はレジスト層５４をレジスト層５６と読み替え、実施例５の場合はレジスト層５４をレジスト層６３と読み替える）。
【０１６６】
このように、ステップＳ１４の液浸露光前（ステップＳ１４の液浸露光の際）には、レジスト層７３の撥水性を高めてθ３＞θ２の関係が満たされるようにし、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）には、ステップＳ１４の液浸露光前に比べてレジスト層７３の表面の撥水性を低下させて（すなわちθ３＞θ１として）、θ２≧θ１の関係が満たされるようにする。これにより、ステップＳ１４の液浸露光を、より的確に行うことができるようにするとともに、上記図８および図９で説明したような欠陥を抑制または防止でき、半導体装置の製造歩留まりを向上することができる。
【０１６７】
また、上記図１７からも分かるように、レジスト層７３を形成しやすくするためには、材料膜２６の表面の上記接触角θ２は８０°以下（すなわちθ２≦８０°）にすることが好ましく、７８°以下（すなわちθ２≦７８°）にすれば、より好ましい。
【０１６８】
また、ステップＳ１６のリンス処理で使用するリンス液は、好ましくは純水であるが、場合によっては、純水に界面活性剤を添加したものを用いる場合もあり得る。
【０１６９】
また、材料膜２６は、炭素（Ｃ）を主要な成分として含む有機膜、もしくは、炭素（Ｃ）およびシリコン（Ｓｉ）を主要な成分として含む有機膜とし、ステップＳ１２において、材料膜２６形成用の薬液がフッ素樹脂を含有し、この薬液を半導体基板（半導体ウエハ）７１に塗布することで、フッ素樹脂が表面に偏析した材料膜２６を形成することができる。これにより、材料膜２６の表面の撥水性を高めることができ、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）には、θ２≧θ１の関係を満たすことが容易となる。この材料膜２６に含まれるフッ素樹脂は、ステップＳ１５の現像処理で用いられる現像液に溶解しないことが好ましく、これにより、材料膜２６の表面の高撥水性を維持して、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）に、θ２≧θ１の関係を満たすことが、より容易となる。また、この材料膜２６に含まれるフッ素樹脂は、上記化１で表される単量体から形成されるモノマーを重合した樹脂であることが好ましい。
【０１７０】
また、ステップＳ１２で材料膜２６を形成した後で、ステップＳ１３でレジスト層７３を形成する前に、材料膜２６の表面を、撥水化剤と溶剤とを含む撥水化剤薬液で処理することにより、材料膜２６の表面の撥水性を高めることもできる。これにより、材料膜２６の表面の撥水性を高めることができ、ステップＳ１５の現像処理後（すなわちステップＳ１６のリンス処理およびステップＳ１７の乾燥処理を行う際）には、θ２≧θ１の関係を満たすことが容易となる。このとき使用する撥水化剤は、フッ素系撥水化剤、シリコーン系撥水化剤、フッ素・シリコーン系撥水化剤、シランカップリング剤、シリル化剤、アルキル化剤およびアシル化剤のうち少なくともいずれか１種を含むものを使用すれば、より好ましい。
【０１７１】
以上、ＳＴＩ工程形成方法を例にあげて実施例を示したが、本発明は、他の工程（好ましくは孔または溝のような開口部を形成する工程）におけるリソグラフィプロセスにおいても同様に適用可能であり、また、トップコートプロセス、トップコートレスレジストを用いたプロセスに関わらず、また、露光光源に関わらず適用可能であることは言うまでもない。
【０１７２】
次に、本実施の形態を適用した半導体装置の製造工程の一例、ここではＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の製造工程について図４０〜図５２を参照して説明する。図４０〜図５２は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【０１７３】
まず、図４０に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）８１を準備する。それから、半導体基板８１の主面に素子分離領域８２を形成する。素子分離領域８２は酸化シリコンなどの絶縁体からなり、ＳＴＩ（Shallow Trench Isolation）法により形成され、半導体基板８１に形成された溝（素子分離溝）８２ａに埋め込まれた絶縁膜により、素子分離領域８２が形成される。この溝８２ａは、上記実施例１〜５の上記溝４７に対応し、素子分離領域８２は、上記実施例１〜５の上記素子分離領域４９に対応し、上記実施例１〜５のようにして溝８２ａおよび素子分離領域８２を形成することができる。
【０１７４】
次に、図４１に示されるように、半導体基板８１の主面から所定の深さにわたってｐ型ウエル（ウエル領域）ＰＷを形成する。ｐ型ウエルＰＷは、ｎチャネル型ＭＩＳＦＥＴ形成予定領域の半導体基板８１に例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成することができる。また、閾値を調整するためのイオン注入も行う。
【０１７５】
次に、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板８１の表面を清浄化（洗浄）した後、半導体基板８１の表面（すなわちｐ型ウエルＰＷの表面）上にゲート絶縁膜８３を形成する。ゲート絶縁膜８３は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。ゲート絶縁膜８３として、酸化シリコン膜の代わりに酸窒化シリコン膜などを形成することもできる。
【０１７６】
次に、半導体基板８１上（すなわちｐ型ウエルＰＷのゲート絶縁膜８３上）に、ゲート電極形成用の導電体膜（例えばドープトポリシリコン膜）を形成し、この導電体膜をフォトリソグラフィ法およびドライエッチング法を用いてパターニングすることにより、ゲート電極ＧＥを形成する。
【０１７７】
次に、図４２に示されるように、半導体基板８１（ｐ型ウエルＰＷ）のゲート電極ＧＥの両側の領域に、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、（一対の）ｎ−型半導体領域（エクステンション領域、ソース・ドレインエクステンション領域、）ＥＸを形成する。このｎ−型半導体領域ＥＸ形成用のイオン注入時には、半導体基板８１（ｐ型ウエルＰＷ）にゲート電極ＧＥをマスク（イオン注入阻止マスク）としてイオン注入するため、ｐ型ウエルＰＷにおけるゲート電極ＧＥの直下の領域には、ゲート電極ＧＥに遮蔽されることでイオン注入されない。
【０１７８】
次に、ゲート電極ＧＥの側壁上に、側壁絶縁膜（絶縁膜）として、例えば酸化シリコンまたは窒化シリコンあるいはそれら絶縁膜の積層膜などからなるサイドウォールスペーサ（サイドウォール、側壁スペーサ、側壁絶縁膜）ＳＰを形成する。例えば、半導体基板８１上にゲート電極ＧＥを覆うように酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜を堆積し、この酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜をＲＩＥ（Reactive Ion Etching）法などにより異方性エッチングすることによって、サイドウォールスペーサＳＰを形成することができる。
【０１７９】
次に、半導体基板８１（ｐ型ウエルＰＷ）のゲート電極ＧＥおよびサイドウォールスペーサＳＰの両側の領域に、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、ｎ＋型半導体領域ＳＤ（ソース、ドレイン）を形成する。ｎ＋型半導体領域ＳＤ形成用のイオン注入時には、半導体基板８１（ｐ型ウエルＰＷ）に、ゲート電極ＧＥおよびその側壁上のサイドウォールスペーサＳＰをマスク（イオン注入阻止マスク）としてイオン注入するため、ｐ型ウエルＰＷにおけるゲート電極ＧＥおよびサイドウォールスペーサＳＰの直下の領域には、ゲート電極ＧＥおよびサイドウォールスペーサＳＰに遮蔽されることで、イオン注入されない。このため、ｎ−型半導体領域ＥＸは、ゲート電極ＧＥに整合（自己整合）して形成され、ｎ＋型半導体領域ＳＤはゲート電極ＧＥの側壁上のサイドウォールスペーサＳＰに整合（自己整合）して形成される。
【０１８０】
次に、これまでのイオン注入で導入した不純物の活性化のためのアニール処理（活性化アニール、熱処理）を行う。
【０１８１】
このようにして、半導体基板８１のｐ型ウエルＰＷに、電界効果トランジスタとしてｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑｎが形成され、図５の構造が得られる。また、ｎチャネル型ＭＩＳＦＥＴを形成する場合について説明したが、導電型を逆にしてｐチャネル型ＭＩＳＦＥＴを形成することもできる。また、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴの両方を形成することもできる。
【０１８２】
ｎ＋型半導体領域ＳＤは、ｎ−型半導体領域ＥＸよりも不純物濃度が高くかつ接合深さが深い。これにより、ｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域ＳＤおよびｎ−型半導体領域ＥＸにより形成される。従って、ｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン領域は、ＬＤＤ（Lightly doped Drain）構造を有している。
【０１８３】
次に、図４３に示されるように、サリサイド（Salicide：Self Aligned Silicide）技術により、ゲート電極ＧＥおよびｎ＋型半導体領域ＳＤの表面（表層部分、上層部分）に、低抵抗の金属シリサイド層８４を形成する。
【０１８４】
例えば、ゲート電極ＧＥおよびｎ＋型半導体領域ＳＤの表面（上面）を露出させ、例えばコバルト（Ｃｏ）膜またはニッケル（Ｎｉ）のような金属膜を堆積して熱処理することによって、図４４に示されるように、ゲート電極ＧＥおよびｎ＋型半導体領域ＳＤの表面（表層部分、上層部分）に、それぞれ金属シリサイド層８４を形成することができる。これにより、ｎ＋型半導体領域ＳＤの拡散抵抗やコンタクト抵抗などを低抵抗化することができる。その後、未反応の金属膜は除去する。
【０１８５】
次に、図４４に示されるように、半導体基板８１の主面上に絶縁膜（層間絶縁膜）８５を形成する。すなわち、ゲート電極ＧＥおよびサイドウォールスペーサＳＰを覆うように、金属シリサイド層８４上を含む半導体基板８１上に絶縁膜８５を形成する。絶縁膜８５は、例えば、酸化シリコン膜の単体膜や、あるいは、窒化シリコン膜とそれよりも厚い酸化シリコン膜との積層膜などからなる。その後、絶縁膜８５の表面（上面）をＣＭＰ法により研磨するなどして、絶縁膜８５の上面を平坦化する。下地段差に起因して絶縁膜８５の表面に凹凸形状が形成されていても、絶縁膜８５の表面をＣＭＰ法により研磨することにより、その表面が平坦化された層間絶縁膜を得ることができる。
【０１８６】
次に、コンタクトホールＣＮＴを形成するが、上述の実施例１〜５や上記図３３〜３９で説明した手法により、コンタクトホールＣＮＴを形成する。コンタクトホールＣＮＴ形成工程について、図４５〜図４７を参照して説明するが、ここでは、上記実施例１の手法を適用した場合について説明する。
【０１８７】
まず、図４５に示されるように、絶縁膜８５上に反射防止膜８６を上記実施例１の反射防止膜４４と同様にして形成してから、反射防止膜８６上にレジスト層（フォトレジスト層）８７を上記実施例１のレジスト層４５と同様にして形成する。レジスト層４５と同様に、レジスト層８７の表面にもトップコート層（トップコート層を形成する前のレジスト層８７の表面よりも高撥水性のトップコート層）を形成しているため、レジスト層８７の表面の撥水性は反射防止膜８６の撥水性よりも高くなっている。なお、この場合、絶縁膜８５が上記図３３〜図３８における上記材料膜７２に対応し、反射防止膜８６が上記図３３〜図３８における上記材料膜２６に対応し、レジスト層８７が上記図３３〜図３８における上記レジスト層７３に対応している。
【０１８８】
次に、図４６に示されるように、上記実施例１と同様に、レジスト層８７を液浸露光してから、現像処理し、更にリンス処理および乾燥処理（スピン乾燥）を行う。これにより、レジスト層８７はレジストパターン８７ａとなる。現像処理後（リンス処理および乾燥処理を行う際）において、レジスト層８７（レジストパターン８７ａ）の表面８７ｂの撥水性は、レジスト層８７（レジストパターン８７ａ）から露出する反射防止膜８６の表面８６ａの撥水性と同等以下となっている。これは、主として、レジスト層８７の表面に形成していたトップコート層が現像液に溶解して除去されたためである。この撥水性の大小関係により、上記図８および図９で説明したような欠陥を抑制または防止することができる。
【０１８９】
次に、上記実施例１と同様に、レジストパターン８７ａをエッチングマスクとして、反射防止膜８６をドライエッチングし、更に、レジストパターン８７ａ（またはレジストパターン８７ａおよび反射防止膜８６の積層パターン）をエッチングマスクとして、絶縁膜８５をドライエッチングすることで、図４７に示されるように、絶縁膜８５にコンタクトホール（貫通孔、孔）ＣＮＴを形成する。その後、残存するレジストパターン８７ａおよび反射防止膜８６をアッシングなどにより除去する。このコンタクトホールＣＮＴが上記実施例１〜５の溝４７に対応し、また、絶縁膜８５は、上記実施例１〜５において、溝４７が形成される部分の半導体基板４１と酸化シリコン膜４２と窒化シリコン膜４３とを合わせたものに対応する。
【０１９０】
コンタクトホールＣＮＴ形成工程に上記実施例２を適用する場合は、反射防止膜８６およびレジスト層８７の代わりに、上記実施例２と同様に、上記下層膜５１、中間層５２およびレジスト層５３を絶縁膜８５上に形成し、その後も上記実施例２と同様の工程を行って上記溝４７に対応するコンタクトホールＣＮＴを形成する。また、コンタクトホールＣＮＴ形成工程に上記実施例３を適用する場合は、反射防止膜８６およびレジスト層８７の代わりに、上記実施例３と同様に、上記下層膜５１、中間層５２およびレジスト層５４を絶縁膜８５上に形成し、その後も上記実施例３と同様の工程を行って上記溝４７に対応するコンタクトホールＣＮＴを形成する。また、コンタクトホールＣＮＴ形成工程に上記実施例４を適用する場合は、反射防止膜８６およびレジスト層８７の代わりに、上記実施例４と同様に、上記下層膜５１、中間層５５およびレジスト層５６を絶縁膜８５上に形成し、その後も上記実施例４と同様の工程を行って上記溝４７に対応するコンタクトホールＣＮＴを形成する。また、コンタクトホールＣＮＴ形成工程に上記実施例５を適用する場合は、反射防止膜８６およびレジスト層８７の代わりに、上記実施例５と同様に、上記アモルファスカーボン層６１、有機反射防止膜６２およびレジスト層６３を絶縁膜８５上に形成し、その後も上記実施例５と同様の工程を行って上記溝４７に対応するコンタクトホールＣＮＴを形成する。
【０１９１】
コンタクトホールＣＮＴの底部では、半導体基板８１の主面の一部、例えばｎ＋型半導体領域ＳＤの表面上の金属シリサイド層８４の一部や、ゲート電極ＧＥの表面上の金属シリサイド層８４の一部などが露出される。
【０１９２】
次に、図４８に示されるように、コンタクトホールＣＮＴ内に、タングステン（Ｗ）などからなる導電性のプラグ（接続用導体部）ＰＧを形成する。プラグＰＧを形成するには、例えば、コンタクトホールＣＮＴの内部（底部および側壁上）を含む絶縁膜８５上に、プラズマＣＶＤ法などによりバリア導体膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、タングステン膜などからなる主導体膜をＣＶＤ法などによってバリア導体膜上にコンタクトホールＣＮＴを埋めるように形成し、絶縁膜８５上の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰＧを形成することができる。図面の簡略化のために、プラグＰＧは、主導体膜とバリア導体膜を一体化して示してある。プラグＰＧは、その底部で、ゲート電極ＧＥまたはｎ＋型半導体領域ＳＤの表面上の金属シリサイド層８４などと接して、電気的に接続される。
【０１９３】
次に、プラグＰＧが埋め込まれた絶縁膜８５上に、絶縁膜９１を形成する。絶縁膜９１は、複数の絶縁膜の積層膜で形成することもできる。
【０１９４】
次に、シングルダマシン法により第１層目の配線である配線Ｍ１を形成する。ダマシン法により配線Ｍ１を形成するためには配線Ｍ１用の溝（配線溝）ＴＲを形成する必要があるが、上述の実施例１〜５や上記図３３〜３９で説明した手法により溝ＴＲを形成する。溝ＴＲ形成工程について、図４９〜図５１を参照して説明するが、ここでは、上記実施例１の手法を適用した場合について説明する。
【０１９５】
まず、図４９に示されるように、絶縁膜９１上に反射防止膜９２を上記実施例１の反射防止膜４４と同様にして形成してから、反射防止膜９２上にレジスト層（フォトレジスト層）９３を上記実施例１のレジスト層４５と同様にして形成する。レジスト層４５と同様に、レジスト層９３の表面にもトップコート層（トップコート層を形成する前のレジスト層９３の表面よりも高撥水性のトップコート層）を形成しているため、レジスト層９３の表面の撥水性は反射防止膜９２の撥水性よりも高くなっている。なお、この場合、絶縁膜９１が上記図３３〜図３８における上記材料膜７２に対応し、反射防止膜９２が上記図３３〜図３８における上記材料膜２６に対応し、レジスト層９３が上記図３３〜図３８における上記レジスト層７３に対応している。
【０１９６】
次に、図５０に示されるように、上記実施例１と同様に、レジスト層９３を液浸露光してから、現像処理し、更にリンス処理および乾燥処理（スピン乾燥）を行う。これにより、レジスト層９３はレジストパターン９３ａとなる。現像処理後（リンス処理および乾燥処理を行う際）において、レジスト層９３（レジストパターン９３ａ）の表面９３ｂの撥水性は、レジスト層９３（レジストパターン９３ａ）から露出する反射防止膜９２の表面９２ａの撥水性と同等以下となっている。これは、主として、レジスト層９３の表面に形成していたトップコート層が現像液に溶解して除去されたためである。この撥水性の大小関係により、上記図８および図９で説明したような欠陥を抑制または防止することができる。
【０１９７】
次に、上記実施例１と同様に、レジストパターン９３ａをエッチングマスクとして、反射防止膜９２をドライエッチングし、更に、レジストパターン９３ａ（またはレジストパターン９３ａおよび反射防止膜９２の積層パターン）をエッチングマスクとして、絶縁膜９１をドライエッチングすることで、図５１に示されるように、絶縁膜９１に溝ＴＲを形成する。その後、残存するレジストパターン９３ａおよび反射防止膜９２をアッシングなどにより除去する。この溝ＴＲが上記実施例１〜５の溝４７に対応し、また、絶縁膜９１は、上記実施例１〜５において、溝４７が形成される部分の半導体基板４１と酸化シリコン膜４２と窒化シリコン膜４３とを合わせたものに対応する。
【０１９８】
溝ＴＲ形成工程に上記実施例２を適用する場合は、反射防止膜９２およびレジスト層９３の代わりに、上記実施例２と同様に、上記下層膜５１、中間層５２およびレジスト層５３を絶縁膜９１上に形成し、その後も上記実施例２と同様の工程を行って上記溝４７に対応する溝ＴＲを形成する。また、溝ＴＲ形成工程に上記実施例３を適用する場合は、反射防止膜９２およびレジスト層９３の代わりに、上記実施例３と同様に、上記下層膜５１、中間層５２およびレジスト層５４を絶縁膜９１上に形成し、その後も上記実施例３と同様の工程を行って上記溝４７に対応する溝ＴＲを形成する。また、溝ＴＲ形成工程に上記実施例４を適用する場合は、反射防止膜９２およびレジスト層９３の代わりに、上記実施例４と同様に、上記下層膜５１、中間層５５およびレジスト層５６を絶縁膜９１上に形成し、その後も上記実施例４と同様の工程を行って上記溝４７に対応する溝ＴＲを形成する。また、溝ＴＲ形成工程に上記実施例５を適用する場合は、反射防止膜８６およびレジスト層８７の代わりに、上記実施例５と同様に、上記アモルファスカーボン層６１、有機反射防止膜６２およびレジスト層６３を絶縁膜９１上に形成し、その後も上記実施例５と同様の工程を行って上記溝４７に対応する溝ＴＲを形成する。
【０１９９】
溝ＴＲを形成した後、溝ＴＲの底部および側壁上を含む絶縁膜９１上にバリア導体膜（例えば窒化チタン膜、タンタル膜または窒化タンタル膜など）を形成する。続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成して、銅めっき膜により配線溝の内部を埋め込む。それから、溝ＴＲ以外の領域の主導体膜（銅めっき膜およびシード層）とバリア導体膜をＣＭＰ法により除去して、図５２に示されるように、溝ＴＲに埋め込まれ銅を主導電材料とする第１層目の配線Ｍ１を形成する。図面の簡略化のために、配線Ｍ１は、バリア導体膜、シード層および銅めっき膜を一体化して示してある。
【０２００】
配線Ｍ１は、プラグＰＧを介してゲート電極ＧＥまたはｎ＋型半導体領域ＳＤなどと電気的に接続されている。その後、デュアルダマシン法により２層目の配線を形成するが、ここでは図示およびその説明は省略する。
【０２０１】
以上のようにして、本実施の形態の半導体装置が製造される。
【０２０２】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０２０３】
本発明は、半導体装置およびその製造技術に適用して有効である。
【符号の説明】
【０２０４】
１  被加工層
２  反射防止膜
３  レジスト層
３ａ  レジストパターン
３ｂ  表面
３ｃ  感光領域
４    露光光
１１  残渣
１２    マイクロブリッジ欠陥
１３  ｂｌｏｂ欠陥（乾燥しみ）
１４    液滴
１５    現像難溶物
１６    液滴
１６ａ  液滴
１７    乾燥しみ
２１  現像液
２２  スペース部
２３  レジスト溶解物
２４  リンス液
２５  液滴
２６  材料膜
２６ａ  表面
３０  ベース層
３１  液滴
３２  ベース層
３３  フッ素化合物
３４  有機膜
３４ａ  有機膜用材料
４１  半導体基板
４２  酸化シリコン膜
４３  窒化シリコン膜
４４  反射防止膜
４５  レジスト層
４５ａ  レジストパターン
４５ｂ  表面
４６  ＡｒＦ光
４７  溝
４８  素子分離用酸化シリコン膜
４９  素子分離領域
５１  下層膜
５２  中間層
５３  レジスト層
５３ａ  レジストパターン
５３ｂ  表面
５４  レジスト層
５４ａ  レジストパターン
５４ｂ  表面
５５  中間層
５６  レジスト層
５６ａ  レジストパターン
５６ｂ  表面
５７  撥水化剤薬液
６１  アモルファスカーボン層
６２  有機反射防止膜
６３  レジスト層
６３ａ  レジストパターン
６３ｂ  表面
７１  半導体基板
７２  材料膜
７３  レジスト層
７３ａ  レジストパターン
７３ｂ  表面
７４  スペース部
８１  半導体基板
８２  素子分離領域
８２ａ  溝
８３  ゲート絶縁膜
８４  金属シリサイド層
８５  絶縁膜
８６  反射防止膜
８６ａ  表面
８７  レジスト層
８７ａ  レジストパターン
８７ｂ  表面
９１  絶縁膜
９２  反射防止膜
９２ａ  表面
９３  レジスト層
９３ａ  レジストパターン
９３ｂ  表面
ＣＮＴ  コンタクトホール
ＥＸ    ｎ−型半導体領域
ＧＥ  ゲート電極
ＬＳ  レンズ
Ｍ１  配線
ＭＫ  フォトマスク
ＭＳ  メニスカス
ＮＺ  ノズル
ＮＺａ  流入口
ＮＺｂ  吸入口
ＰＧ  プラグ
ＰＲ  レジスト層
ＰＷ  ｐ型ウエル
Ｑｎ  ｎチャネル型ＭＩＳＦＥＴ
ＳＤ  ｎ＋型半導体領域
ＳＴ    ウエハステージ
ＳＰ  サイドウォールスペーサ
ＳＷ  半導体ウエハ
ＴＲ  溝
【図１】
0005816488.tif 000002
【図２】
0005816488.tif 000003
【図３】
0005816488.tif 000004
【図４】
0005816488.tif 000005
【図５】
0005816488.tif 000006
【図６】
0005816488.tif 000007
【図７】
0005816488.tif 000008
【図８】
0005816488.tif 000009
【図９】
0005816488.tif 000010
【図１０】
0005816488.tif 000011
【図１１】
0005816488.tif 000012
【図１２】
0005816488.tif 000013
【図１３】
0005816488.tif 000014
【図１４】
0005816488.tif 000015
【図１５】
0005816488.tif 000016
【図１６】
0005816488.tif 000017
【図１７】
0005816488.tif 000018
【図１８】
0005816488.tif 000019
【図１９】
0005816488.tif 000020
【図２０】
0005816488.tif 000021
【図２１】
0005816488.tif 000022
【図２２】
0005816488.tif 000023
【図２３】
0005816488.tif 000024
【図２４】
0005816488.tif 000025
【図２５】
0005816488.tif 000026
【図２６】
0005816488.tif 000027
【図２７】
0005816488.tif 000028
【図２８】
0005816488.tif 000029
【図２９】
0005816488.tif 000030
【図３０】
0005816488.tif 000031
【図３１】
0005816488.tif 000032
【図３２】
0005816488.tif 000033
【図３３】
0005816488.tif 000034
【図３４】
0005816488.tif 000035
【図３５】
0005816488.tif 000036
【図３６】
0005816488.tif 000037
【図３７】
0005816488.tif 000038
【図３８】
0005816488.tif 000039
【図３９】
0005816488.tif 000040
【図４０】
0005816488.tif 000041
【図４１】
0005816488.tif 000042
【図４２】
0005816488.tif 000043
【図４３】
0005816488.tif 000044
【図４４】
0005816488.tif 000045
【図４５】
0005816488.tif 000046
【図４６】
0005816488.tif 000047
【図４７】
0005816488.tif 000048
【図４８】
0005816488.tif 000049
【図４９】
0005816488.tif 000050
【図５０】
0005816488.tif 000051
【図５１】
0005816488.tif 000052
【図５２】
0005816488.tif 000053