(57)【特許請求の範囲】
【請求項１】
磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、調整値ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、ｎ、Ｎ’、ｎ’は自然数、Ｎ、Ｎ’は２の累乗、Ｎ’＞ｎ’、Ｎ’≧２Ｎであって、
ｎ’＝２ｎ−１
を満たすことを特徴とする信号処理装置。
【請求項２】
前記Ｎ’は２５６であり、  前記調整値ｎ’は１以上１５以下の奇数である請求項１記載の信号処理装置。
【請求項３】
前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする請求項１又は２に記載の信号処理装置。
【請求項４】
前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする請求項１から３の何れか１項に記載の信号処理装置。
【請求項５】
請求項１から４の何れか１項に記載の信号処理装置を含むことを特徴とする回転角度検出装置。
【請求項６】
請求項１から４の何れか１項に記載の信号処理装置における前記調整値ｎ’を設定する調整値設定装置であって、
前記調整値ｎ’を複数ビットの二進数として記憶する記憶部を備え、
前記記憶部は、前記調整値ｎ’として記憶される各ビットのうち、最下位ビットについては予め論理値１が設定され、それ以外のビットについては論理値１又は論理値０が設定可能になっていることを特徴とする調整値設定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイアス電流の方向を切替え可能なホール素子等の磁電変換素子からの出力信号を受けて、磁界中における基準位置からの回転角変位等に応じた値の検出出力を得るホール起電力信号検出装置等の信号処理装置に関する。
【背景技術】
【０００２】
近年、モータの回転軸やサーボ機構中の回転体の回転角度を測定するための装置として、耐久性および信頼性の点で優れるホール素子を利用した非接触回転角度センサが多用されるに到っている。
このようなホール素子を利用した非接触回転角度センサでは、回転体の回転変位に同期して変位する磁石が作る磁界によって、ホール素子に生起するホール起電力の変化をΔΣ変調器を用いた量子化処理（ＡＤ変換）を適用して検出し、該検出値に基づいて磁石の（従って、当該回転体の）回転角度を求める（例えば、非特許文献１、特許文献１、特許文献２参照）。
【０００３】
図１１に上述のような非接触回転角度センサの一例としてシリコンモノリシックホール素子を利用した非接触回転角度センサを示す。
図１１の非接触回転角度センサでは、シリコン基板３０の中にホール素子Ｘ１、Ｘ２、Ｙ１、Ｙ２、および、信号処理回路が形成されている。
そして、ホール素子Ｘ１で発生するホール起電力信号とホール素子Ｘ２で発生するホール起電力信号との差を計算することによりVx信号を得ることができる。
【０００４】
同様に、ホール素子Ｙ１で発生するホール起電力信号とホール素子Ｙ２で発生するホール起電力信号との差を計算することによりVy信号を得ることができる。
上述のようにして得られたVx信号、Vy信号は、回転体に取り付けられた磁石が作る磁場と回転角センサの間の角度θに対して、次の式（１）の関係がある。
【０００５】
【数１】
0005687223.tif 000002
【０００６】
上掲の式（１）において、Vamp,x、Vamp,yは、それぞれ１対のホール素子Ｘ１およびＸ２、ホール素子Ｙ１およびＹ２に係る磁気感度である。
理想的には、Vamp,x＝Vamp,yであることが望ましいが、半導体製造プロセス上のプロセス勾配などの理由により、Vamp,x≠Vamp,yとなり、このような各対のホール素子Ｘ１およびＸ２、ホール素子Ｙ１およびＹ２の磁気感度のミスマッチは回転角度センサにおける角度検出誤差の一つの要因となる。
【０００７】
例えば、回転角度センサにおいてVamp,xとVamp,yの間で磁気感度のミスマッチが１％あるときには（Vamp,x：Vamp,y＝1.00：1.01のとき）、次の式（２）におけるように、角度の真値が４５°の場合に、回転角度センサが出力する角度検出結果には約０．２９度の角度誤差が発生してしまうことになる。
【０００８】
【数２】
0005687223.tif 000003
【０００９】
ＣＭＯＳプロセスを使用して、シリコンモノリシックホール素子を形成する場合には、通常、磁気感度Vamp,xとVamp,yとの間のミスマッチは、最大で２％程度である。
一方、回転角度センサの角度誤差を０．０３度程度に抑制して高精度の回転角度センサを実現する場合には、磁気感度Vamp,xとVamp,yのミスマッチを、０．１％、ないしは、それ以下の分解能で補正することが必要となり、信号処理回路には極めて高い分解能でのゲイン調整機能が要求されることになる。
【００１０】
図１２は、ホール素子のバイアス電流の向きを、周波数f_Mod（周期T_Mod）のクロック信号に従って周期的に切り替えることにより、ホール素子のオフセットをキャンセルする方式のホール起電力信号検出装置の従来例を表す図である。
図１２のホール起電力信号検出装置は、ホール素子を用いた回転角度センサに適用される場合、ホール素子Ｘ１およびＸ２の対に対応する系統と、ホール素子Ｙ１およびＹ２の系統に対応する系統との双方の系統についてこの図１２と同様の構成の回路がそれぞれに設けられ、これら双方の系統におけるホール起電力信号検出装置で精密なゲイン調整を行うことによって上述の磁気感度Vamp,xとVamp,yのミスマッチが極小となるようにされる。
【００１１】
図１２において、ホール素子４１０からスイッチ回路４２０を通して検出されたホール起電力信号は、復調器４３０を介して１次のΔΣ変調器４４０に入力され、このΔΣ変調器４４０によって、基準電圧 +Vref、−Vrefを基準にして、1ビットに量子化される。
ΔΣ変調器４４０は、加算器４４１、積分器４４２、コンパレータ４４３、および、１ビットＤ−Ａ変換器４４４を含んで構成されている。
【００１２】
上述のように1ビットに量子化されたホール起電力信号は、ローパスフィルタ４５０を通して検出出力信号として出力される。このローパスフィルタ４５０のカットオフ周波数f_LPFは、ΔΣ変調器４４０のサンプリング周波数f_SAMPおよびクロック周波数f_Modと比較して、充分に低く設定されている。
なお、スイッチ回路４２０にはクロック信号生成器４６０からクロック信号が供給されて、該クロック信号に同期した切替え操作（従って、これによる変調処理）が行われる。また、復調器４３０にも、クロック信号生成器４６０からクロック信号が供給されて該クロック信号に同期した復調処理が行われる。
【００１３】
図１２のホール起電力信号検出装置におけるホール素子のバイアス電流の向きの切替え操作について、図１３を参照して更に詳述する。
図１３は、ホール素子をバイアスする駆動電流（バイアス電流）の向きを、基準となる向きに対し、０度および９０度に交互に切替えたときのホール起電力の検出について説明するための図である。図１３（ａ）はバイアス電流の向きが０度のとき、図１３（ｂ）はバイアス電流の向きが９０度のときを表している。
【００１４】
図１３において、ホール素子は、４つの抵抗からなる４端子の素子としてモデル化されており、定電流駆動されている。磁束Ｂは図示のとおり、紙面に垂直で奥行き方向に向かう向きであると仮定している。
ホール素子へのバイアス電流の向きを０度および９０度の間で交互に切替えた時に測定される電圧信号 V_Sig_0degとV_Sig_90degとは、次の式（３）におけるように、ホール起電力信号V_HallとオフセットV_Offsetとの和として表される。
【００１５】
【数３】
0005687223.tif 000004
【００１６】
ここで、式（４）に示したように、ホール素子のバイアス電流の方向を０度および９０度の間で交互に切替えることによって、ホール起電力信号 V_Hallを、クロック信号によって変調することが出来る。
【００１７】
【数４】
0005687223.tif 000005
【００１８】
一方、オフセットV_Offsetに関しては、式（５）に示したように、ホール素子の駆動方向を０度および９０度の間で交互に切替えても、ほぼ一定の値となる。
【００１９】
【数５】
0005687223.tif 000006
【００２０】
上述のようにして、ホール素子のバイアス電流の向きを０度および９０度の間で交互に切替える操作を、周期T_Mod（周波数f_Mod＝1/T_Mod)で繰返した場合、ホール素子から出力される信号V_Sig_Modは、図１４の如くになる。
【００２１】
図１４は、ホール素子から出力される信号V_Sig_Modを関連する信号とのタイミング関係において表した信号波形図である。
図１４に示されたように、ホール素子から出力される信号V_Sig_Modは、クロック信号生成器４６０（図１２）からのクロック信号によって変調されたホール起電力信号V_HallにオフセットV_Offsetが重畳されたものとなり、周期T_Modで繰返す波形となる。
【００２２】
図１４における信号V_Sig_Modは、復調器４３０（図１２参照）に入力され、ホール素子のバイアス電流の向きを切替えるために用いられたものと同じクロック信号に同期して復調されて、信号V_Sig_Dmodとなる。復調器４３０における復調処理は、式（６）に示したように、該クロック信号の位相に従って信号V_Sig_Modの符号を切替える操作となる。
【００２３】
【数６】
0005687223.tif 000007
【００２４】
この信号V_Sig_Dmodにおいて、ホール起電力信号成分V_HallはＤＣに復調されており、一方で、オフセット成分V_Offsetは、既述の変調処理に用いたクロック信号で変調されている。
以上の結果、復調器４３０の出力信号V_Sig_Dmodは、次の式（７）に示したように表される。
【００２５】
【数７】
0005687223.tif 000008
【００２６】
図１５は、信号V_Sig_Modと復調器４３０（図１２）を通過後の信号V_Sig_Dmodの周波数スペクトルを表す図である。図１５（ａ）は、信号V_Sig_Modの周波数スペクトルを表し、図１５（ｂ）は信号V_Sig_Dmodの周波数スペクトルを表している。
図１５（ａ）の信号V_Sig_Modでは、ホール起電力信号は、変調周波数f_Modに変調されており、ＤＣ信号であるオフセットV_Offsetが重畳している。
図１５（ｂ）の復調器を通過後の信号V_Sig_Dmodでは、ホール起電力信号V_HallがＤＣに復調される一方で、オフセットV_Offsetは変調周波数f_Modに変調されている。
図１５のようなスペクトルを持つ信号V_Sig_Dmodを、図１２に示したようにカットオフ周波数f_LPFを持つローパスフィルタ４５０を通すことによって、式（７）における周波数f_Modの成分を除去することができる。
【００２７】
上述のようにしてホール起電力信号V_Sig_ModからオフセットV_Offsetをキャンセルする方法は公知である（例えば、非特許文献２参照）。非特許文献２にはホール起電力信号からオフセットを除去する方法について“Connection commutation method”として開示されており、この方法は、ホール素子に対するオフセットキャンセルの技術として既に普及している。
【００２８】
なお、上掲の図１５に示した信号スペクトルにおいて、ΔΣ変調器のサンプリングクロックのサンプリング周波数f_SAMPは、変調周波数f_Modに対して充分高い周波数となっているので、ノイズの折り返し（エイリアシング）は発生しない。
図１６は、ゲイン調整機能を備えたΔΣ変調器の回路構成を示す図である。なお、図１６のような構成の回路自体は公知である（非特許文献３参照）。
【００２９】
図１６の回路では、入力信号は、復調器４３０（図１２）から出力される信号V_Sig_Dmodであり、この回路から出力される信号はV_Sig_Dmodを基準電圧＋Vref、−Vrefを基準にしてΔΣ変調して得られるΔΣ(V_Sig_Dmod)である。
図１６の回路は、積分器の部分がスイッチドキャパシタ回路として構成されており、２相のノンオーバーラップクロックφ１、φ２によって駆動される。
【００３０】
図１６の回路においては、ゲイン調整信号（以下、適宜、GAIN_ADJ信号と表記する）の値に応じて積分器に入力される電荷量が変わるので、GAIN_ADJ信号が「１」になったときには、ΔΣ変調器のゲインが（１−α1）倍となる。図１６において、各スイッチはシンボルに付記された条件、例えば、φ１=１、且つ、GAIN_ADJ=１、φ１=１、且つ、GAIN_ADJ=０、φ２=１等々の条件が充足される場合にオンとなる。
上述のGAIN_ADJ信号によるΔΣ変調器のゲイン切り替え状況について次の表にまとめて示す。
【００３１】
【表１】
0005687223.tif 000009
【００３２】
図１７は、図１６のΔΣ変調器に供給するサンプリングクロックと或るデューティー比を持つゲイン調整信号との関係を表す図である。
図１７に示したように、GAIN_ADJ信号のデューティー比がα2となるように生成された場合には、１回のサンプリング動作あたり（１−α1）倍となるゲイン補正をα2の頻度で行うことになるので、ΔΣ変調器のゲインは、次の式（８）で与えられるようになる。
【００３３】
【数８】
0005687223.tif 000010
【００３４】
このようなゲイン調整は、キャパシタにおける分解能＝α1に加えて、GAIN_ADJ信号のデューティー比＝α2という時間軸上で高精度で管理され得るタイミングによる分解能を利用できるため、式（８）から判るように、ゲイン調整に関して高い分解能を得ることが可能である。
【先行技術文献】
【特許文献】
【００３５】
【特許文献１】特開２０１０−２１７１５０号公報
【特許文献２】特開２０１０−２１７１５１号公報
【非特許文献】
【００３６】
【非特許文献１】テキサスインスツルメンツ製  ADS1208 データシート（2nd-Order Delta-Sigma Modulator with Excitation for Hall Elements）
【非特許文献２】R S Popovic著    Hall Effect Devices (ISBN-10:0750300965) Inst of Physics Pub Inc (1991/05)刊
【非特許文献３】van der Horn, Huijsing著  INTEGRATED SMART SENSORS (ISBN 0-7923-8004-5) Kluwer Academic Publishers（1998）刊
【発明の概要】
【発明が解決しようとする課題】
【００３７】
図１８は、ホール素子から出力される信号V_Sig_Modを関連する信号とのタイミング関係において表した信号波形図である。この図１８では、特に、上述のようなゲイン調整機能を、既述のホール起電力信号を変調−復調してオフセットキャンセルを行う方法と組み合わせた際に、オフセットキャンセルの効果が損なわれる状況を例示している。
図１８に例示された状況では、ホール起電力信号を変調するクロック信号周期T_ModがΔΣ変調器のサンプリング周期の整数倍になっている。
【００３８】
そして、この図１８の場合には、GAIN_ADJ信号が「１」になるタイミングが、ホール素子のバイアス方向が０度となる位相と毎回合致しているので、復調器４３０（図１２）から出力される信号V_Sig_Dmodのローレベル期間のみで毎回のゲイン調整を行うことになり、従って、V_Sig_Dmodのハイレベル期間との相殺によるオフセットキャンセルの作用が生ぜず、既述の式（５）に示されたオフセットキャンセルの精度が損なわれることが判る。
【００３９】
従来の技術の課題をさらに詳細に説明する。
即ち、図１９は、上記のゲイン調整機能を、前出のホール起電力信号を変調−復調してオフセットキャンセルを行う方法と組み合わせた際に、オフセットキャンセルの精度が損なわれるより具体的なケースを示している。図１９（ａ）は、ΔΣ変調器のサンプリングクロックを示し、そのサンプリングクロックが８回生成される毎に位相が切り替わるチョッパークロック（周期T_chop）の波形は、図１９（ｂ）のようになる。つまり、サンプリングクロックを１６分周することで、チョッパークロックが生成されている。そして、GAIN_ADJ信号をチョッパークロックに同期して１回ずつ生成してしまうと、図１９（ｃ）に示すようになる。この図１９（ｃ）の例では、チョッパークロックがハイレベル期間にあるときにGAIN_ADJ信号が生成されている様子を示しており、GAIN_ADJ信号は、常に、チョッパークロックがハイレベルにあるときのみに生成されている。このため、信号V_Sig_Dmodの直流成分（ホール起電力信号V_Hall）のゲイン調整が行われる一方で、交流成分（オフセットV_Offset）に対してもゲイン調整が影響してしまう。よって、既述の式（５）に示されたオフセットキャンセルの精度が損なわれることになる。
【００４０】
図２０は、オフセットキャンセルの精度が損なわれる他のケースを示している。この例では、サンプリングクロックが１６回生成される毎に、GAIN_ADJ信号を３回生成する場合を示している。この場合には、チョッパークロックがハイレベル期間にあるときにGAIN_ADJ信号が１回生成され、ローレベル期間にあるときに２回生成される様子を示している。このため、GAIN_ADJ信号は、交流成分（オフセットV_Offset）に対しては平均値を押し下げる作用があり、オフセットキャンセルの精度が損なわれることになる。
【００４１】
発明者は、上述のように従来の技術を具に分析・考察した結果、これらゲイン調整およびオフセットキャンセルに係るそれぞれの従来技術を組み合わせて実施する場合には、上掲のようなオフセット抑制の精度が損なわれるという問題が生じることを突き止めた。
即ち、ホール素子に供給するバイアス電流の向きを２相のクロック信号に同期して順次交互に切替えることによって前記ホール素子から検出されるホール起電力信号を変調し、該変調されたホール起電力信号を前記クロック信号に同期して復調する変調−復調処理を行った後ΔΣ変調器でΔΣ変調し、該ΔΣ変調された信号からオフセット成分を周波数分離して除去するオフセットキャンセル処理の方式と、前記ΔΣ変調器の積分器での積分動作の繰り返しにおけるデューティー比を調整するゲイン調整信号に基づいてゲイン調整を行う方式とを単純に組み合わせると、オフセットキャンセルの精度が損なわれてしまう。そして、上述におけるようなオフセットキャンセルの精度が損なわれるという問題を回避する技術は未だ提案されるに到っていない。
【００４２】
従って、本発明の目的は、ホール素子に供給するバイアス電流の向きをクロック信号によって順次交互に切替えることによって検出されるホール起電力信号を変調−復調してオフセットキャンセルを行う方法と、ホール起電力信号を処理して検出出力を得るためのΔΣ変調器の積分器での積分動作の繰り返しにおけるデューティー比の調整によってゲイン調整を行う方法とを組み合わせながらもオフセットキャンセルの精度が損なわれないようにしたホール起電力信号検出装置を実現するところにある。
【課題を解決するための手段】
【００４３】
上記目的を達成するべく、ここに、以下に列挙するような技術を提案する。
（１）磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、調整値ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、ｎ、Ｎ’、ｎ’は自然数、Ｎ、Ｎ’は２の累乗、Ｎ’＞ｎ’、Ｎ’≧２Ｎであって、
ｎ’＝２ｎ−１
を満たすことを特徴とする信号処理装置。
【００４４】
（２）上記（１）において、  前記Ｎ’は２５６であり、  前記調整値ｎ’は１以上１５以下の奇数である信号処理装置。
（３）上記（１）又は（２）において、前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする信号処理装置。
（４）上記（１）から（３）の何れかにおいて、  前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする信号処理装置。
（５）上記（１）から（４）の何れかに記載の信号処理装置を含むことを特徴とする回転角度検出装置。
（６）上記（１）から（４）の何れかに記載の信号処理装置における前記調整値ｎ’を設定する調整値設定装置であって、
前記調整値ｎ’を複数ビットの二進数として記憶する記憶部を備え、
前記記憶部は、前記調整値ｎ’として記憶される各ビットのうち、最下位ビットについては予め論理値１が設定され、それ以外のビットについては論理値１又は論理値０が設定可能になっていることを特徴とする調整値設定装置。
【発明の効果】
【００４５】
磁電変換素子に供給するバイアス電流の向きをクロック信号によって順次交互に切替えることによって検出される起電力信号を変調−復調してオフセットキャンセルを行う方法と、起電力信号を処理して検出出力を得るための積分器での積分動作の繰り返しにおけるデューティー比の調整によってゲイン調整を行う方法とを組み合わせながらもオフセットキャンセルの精度が損なわれないようにした信号処理装置を実現することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態としてのホール起電力信号検出装置を表す図である。
【図２】ビットストリーム生成器の構成を示すブロック図である。
【図３】ホール起電力信号V_Hall、オフセット成分V_Offset及びゲイン調整信号GAIN_ADJを時間軸上で示す信号波形図である。
【図４】図３（ａ）に示す信号成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じたものと、図３（ｂ）に示すオフセット成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じたものとをそれぞれ示す信号波形図である。
【図５】図４（ａ）（ｂ）に示す各信号に元の信号V_Sig_Dmodに含まれる信号成分及びオフセット成分を加算したものをそれぞれ示す信号波形図である。
【図６】オフセットキャンセルの効果が損なわれた一例を示す信号波形図である。
【図７】チョッパークロックの周期が１６である場合におけるオフセットの影響を示すグラフである。
【図８】本実施形態におけるオフセットの影響を示すグラフである。
【図９】調整値設置装置の構成を示す斜視図である。
【図１０】調整値設置処理を説明するフローチャートである。
【図１１】シリコンモノリシックホール素子を利用した従来の非接触回転角度センサを示す図である。
【図１２】ホール素子のバイアス電流の向きを周期的に切り替えてホール素子のオフセットをキャンセルする方式のホール起電力信号検出装置の従来例を表す図である。
【図１３】ホール素子のバイアス電流の方向を、基準となる向きに対し、０度および９０度に交互に切替えたときのホール起電力の検出について説明するための図である。
【図１４】ホール素子から出力される信号を、関連する信号とのタイミング関係において表した信号波形図である。
【図１５】クロック信号で変調されたホール起電力信号とこの信号が該クロック信号で復調された信号の周波数スペクトルを表す図である。
【図１６】ゲイン調整機能を備えたΔΣ変調器の回路構成を示す図である。
【図１７】図１１のΔΣ変調器に供給するサンプリングクロックと或るデューティー比を持つゲイン調整信号との関係を表す図である。
【図１８】オフセットキャンセルの効果が損なわれる場合における、ホール素子から出力される信号をこれと関連する信号とのタイミング関係において表した信号波形図である。
【図１９】オフセットキャンセルの効果が損なわれる一の具体例を示す信号波形図である。
【図２０】オフセットキャンセルの効果が損なわれる他の具体例を示す信号波形図である。
【発明を実施するための形態】
【００４７】
以下、図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。
（第１実施形態）
図１は、本発明の一つの実施の形態であるホール起電力信号検出装置を表す機能ブロック図である。
このホール起電力信号検出装置は、磁電変換素子としてのホール素子を用いた回転角度センサに適用される場合、一対のホール素子Ｘ１およびＸ２に対応する第１の系統と、これらホール素子Ｘ１およびＸ２ホール素子の整列方向とは直行する方向に整列した他の一対のホール素子Ｙ１およびＹ２に対応する第２の系統とについて、図１と同様の構成の回路がそれぞれに設けられる。
【００４８】
これにより、一対のホール素子Ｘ１およびＸ２に関する磁気感度Vamp,xと他の一対のホール素子Ｙ１およびＹ２に関する磁気感度Vamp,yとのミスマッチが極小となるような精密なゲイン調整を可能にする。
即ち、本実施形態では、周期Ｔのクロック信号（サンプリングクロック）を生成するクロック信号生成器１６１を備え、そのクロック信号生成器１６１で生成されたクロック信号（周期Ｔ）を分周してチョッパークロック（周期Ｔ_chop）を生成する分周器１６５が設けられている。分周器１６５で生成されたチョッパークロックは、スイッチ回路１２０及び復調器１３０に供給されている。また、クロック周波数が供給されるビットストリーム生成器２００が設けられている。
【００４９】
ビットストリーム生成器２００は、GAIN_ADJ信号を生成する回路であって、非特許文献３にも記載されるように公知のものである。具体的には、ビットストリーム生成器２００は、図２に示すように、デジタル式のビットストリーム生成器であって、ｘ-bitのシフトレジスタ２０１、フルアダー２０２、レジスタ２０３を備えて構成される。
調整値ｎ’はGAIN_ADJ信号の生成頻度、サンプリングクロックはΔΣ変調器サンプリングクロック（クロック信号）と同様のものである。この構成では、調整値ｎ’がサンプリングクロック毎にフルアダー２０２及びレジスタ２０３で積算されていき、積算結果がフルアダーのレンジＮ’（通常ｘ’-bitの場合、Ｎ’＝２ｘ’）を超え、オーバーフローした際にGAIN_ADJ信号が生成される。つまり、ΔΣ変調器サンプリングクロックが２ｘ’回カウントされる間にGAIN_ADJ信号はｎ’回生成され、補正を行う頻度α２はｎ’／Ｎ’で表される。
【００５０】
図１に戻り、ホール素子１１０には、スイッチ回路１２０によって、流れる方向が順次交互に直交する方向に切替えられるバイアス電流が供給されると共に、該切替えに同期して極性が反転するように生起するホール起電力信号がスイッチ回路１２０を介して出力される。
上述のようにして出力されたホール起電力信号は、スイッチ回路１２０における切替え動作によって該切替えの周波数、つまりチョッパークロックで変調された信号である。そして、この変調された信号が復調器１３０によって上述の変調における周波数と同じ周波数に同期した復調動作によって復調される。なお、スイッチ回路１２０の後段には、増幅器（プリアンプ回路）１２５を設けていて、その増幅器１２５で増幅された信号V_Sig_Modが復調器１３０に供給されるようになっている。
【００５１】
復調器１３０によって復調された信号は、１次のΔΣ変調器１４０に入力されて、基準電圧＋Vref、−Vrefを基準にして、1ビットに量子化される。
ΔΣ変調器１４０は、加算器１４１、積分器１４２、コンパレータ１４３、１ビットＤ−Ａ変換器１４４、増幅器２１０、および、乗算器２２０を含んで構成されている。
そして、ΔΣ変調器１４０におけるゲイン調整は、ビットストリーム生成器２２０から供給されるゲイン調整信号を利用して行われるようになっている。
【００５２】
即ち、復調器１３０の出力である信号V_Sig_Dmodをゲインα１倍する増幅器２１０と、その増幅器２１０の出力とGAIN_ADJ信号とを掛け合わせる乗算器２２０と、が設けられている。そして、乗算器２２０の出力が加算器１４１に供給されている。
本実施形態の構成では、ビットストリーム生成器２００に供給される調整値ｎ’を適宜選定することで、ゲイン調整回路としての調整量を任意に設定することができる。つまり、この回転角度検出装置の出荷前に、調整値ｎ’が０の状態（GAIN_ADJ信号を入力しない状態）で、且つ、大きさが既知の磁気がホール素子に加わった状態で、ホール起電力信号Ｖ_Detを測定する。そのときのホール起電力信号Ｖ_Detが、大きさが既知の磁気に応じて本来ならば出力されるべき大きさの信号からどの程度ずれているかを把握し、そのずれが０になるようなゲイン調整がなされるように、調整値ｎ’を選定し、ビットストリーム生成器２００内のメモリ等にセットする。
【００５３】
上述のようにして1ビットに量子化されたホール起電力信号は、ローパスフィルタ１５０を通して検出出力信号として出力される。
ローパスフィルタ１５０のカットオフ周波数f_LPFは、ΔΣ変調器１４０のサンプリング周波数f_SAMPおよびクロック周波数f_Modと比較して、充分に低く設定される。これは、上述のようにしてホール起電力信号に対して変調−復調処理を行った後、ΔΣ変調器でΔΣ変調し、該ΔΣ変調された信号からオフセット成分を周波数分離して除去するオフセットキャンセル処理を効果的に行うためである。
【００５４】
なお、図１のホール起電力信号検出装置におけるホール素子のバイアス電流の向きの切替え動作自体については図１３を参照して既述の説明を援用する。
ここで、図３は、（ａ）信号V_Sig_Dmodに含まれる信号成分（直流成分）であるホール起電力信号V_Hallと、（ｂ）信号V_Sig_Dmodに含まれるオフセット成分（交流成分）V_Offsetと、（ｃ）ゲイン調整信号GAIN_ADJとを、それぞれ時間軸上で示す図である。
【００５５】
ゲイン調整信号GAIN_ADJによるゲイン調整は、α２の頻度で、α１の大きさのパルス信号を信号V_Sig_Dmodに乗じるということであるから、信号成分毎に考えると、図３（ａ）に示す信号成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じるとともに、図３（ｂ）に示すオフセット成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じるということになる。
【００５６】
それら乗算の結果を、図４（ａ）（ｂ）に示すようになる。つまり、信号V_Sig_Dmodに含まれる信号成分（直流成分）であるホール起電力信号V_Hallについては、ゲイン調整信号GAIN_ADJに同期して常に正方向に振幅を有するパルス列となり、オフセット成分（交流成分）V_Offsetについては、ゲイン調整信号GAIN_ADJに同期して交互に正方向及び負方向に振幅が逆転するパルス列となる。
【００５７】
そして、図４（ａ）（ｂ）に示す各信号が、元の信号V_Sig_Dmodに加算されることになるから、信号成分毎に考えると、図５（ａ）（ｂ）に示すようになる。つまり、ホール起電力信号V_Hallについては、元の信号である直流成分に対してゲイン調整信号GAIN_ADJに同期して常に正方向に微小な振幅が加わった信号となり、オフセット成分（交流成分）V_Offsetについては、ゲイン調整信号GAIN_ADJに同期して交互に正方向及び負方向に振幅が逆転するパルス列となる。
【００５８】
このため、図５（ａ）に示す信号が積分されることで、ホール起電力信号V_Hallについてはゲイン調整信号GAIN_ADJの大きさ及び発生頻度に応じてゲイン調整が行われたことになる。これに対し、図５（ｂ）の示す信号が積分されても、ゲイン調整信号GAIN_ADJの積分値は０であるから、オフセットキャンセルの精度を維持することができる。ちなみに、図１８に示したようなタイミングでGAIN_ADJ信号が生成されてしまうと、図６（ａ）に示すようにオフセット成分V_OffsetにGAIN_ADJ信号が重畳されてしまうため、それを積分すると、図６（ｂ）に示すようにオフセットキャンセルの効果が損なわれることになる。
【００５９】
即ち、図７は、チョッパークロックの周期が１６である場合において、クロック信号が２５６（＝Ｎ’＝２８）回生成される毎に、ｎ’回の頻度でGAIN_ADJ信号を生成する場合において、そのｎ’を、０から２５５まで振ったことに対応するオフセットの影響を示すグラフである。
オフセットの影響だけを考えた場合のベストは、図７のＡで示す部分、つまり、オフセットへの影響が０になるケースのいずれかである。このベストケースでは、GAIN_ADJ信号は、オフセット成分V_Offsetの正方向及び負方向に等しい回数ずつ重畳されるため、積分値が０になるというものである。
【００６０】
このようなベストケースに該当するようなGAIN_ADJ信号によって、連続した期間の中でオフセット信号がその相対的にハイレベルの期間とローレベル期間とが対を成すように積算され精度よくキャンセルされることになる。
しかしながら、図７のＡで示す部分が必ずしも選択できない場合もある。
そこで、本実施の形態では、調整値ｎ’として適当な値を容易に選べるようにすることで、設計者の負担を軽減するとともに、許容範囲の精度を備えたホール起電力信号検出装置を確実に得られるようにする工夫を行っている。
【００６１】
ここで、ΔΣ変調器のゲインは、上記式（８）で与えられるように、キャパシタにおける分解能（α1）と、GAIN_ADJ信号のデューティー比（α2）との積（α１×α２）によって決まってくる。
大幅なゲイン調整が必要な場合は、α１もα２もそれぞれ有る程度の大きさになるため特に問題はないが、実際には、それほど大幅なゲイン調整が不要な場合も多い。
【００６２】
ゲイン調整の幅自体が小さい場合、図１６に示したキャパシタＣ１の容量値を、十分に小さくする、或いは、GAIN_ADJ信号のデューティー比を十分に小さくするか、その何れかが必要になる。
キャパシタＣ１の容量を小さくすることは容易ではあるが、半導体製造プロセスの精度が十分に高くないと、装置間のばらつきが大きくなってしまい、ゲイン調整に手間取る可能性がある。
【００６３】
そこで、キャパシタＣ１の容量値はそれほど小さくはせずに、GAIN_ADJ信号のデューティー比α２を小さくすることを考えるとともに、オフセットへの影響を顕著に悪化させないことを考える。
具体的には、本実施の形態では、調整値ｎ’として、奇数（＝２ｎ−１）を用いる構成としている。
【００６４】
ここで、チョッパークロックの1周期を３６０度とすると、３６０度×Ｎ’/２Ｎの角度範囲を２ｎ−１分割する位置に、GAIN_ADJ信号が生成されることになる。この場合、GAIN_ADJ信号が生成されるチョッパークロックの各位相について、以下の関係式が成り立つ。
即ち、チョッパークロックの各位相を数列で書くと、
【００６５】
【数９】
0005687223.tif 000011
【００６６】
となる。
上記（９）式をMOD演算すると、下記（１０）式となる。
【００６７】
【数１０】
0005687223.tif 000012
【００６８】
上記（１０）式から、チョッパークロック３６０度×Ｎ’／２Ｎの範囲を、ｎ’（＝２ｎ−１）で分割する構成は、３６０度の範囲を奇数（２ｎ−１）で等分割するものと等価である。
３６０度の範囲を奇数で分割した場合、その各位相での正弦関数の符号は、１回だけ＋が多く含まれる場合か、又は、１回だけ−が多く含まれる場合かのいずれかになり、厳密には０にはならないが、ほぼバランスするといえる。つまり、本実施形態のような工夫を行えば、チョッパークロック周期のＮ’／２Ｎ倍の周期で１回のみ＋または−のオフセットを取り込む構成になる。
【００６９】
図８は、本実施形態での各調整値ｎ’におけるオフセットへの影響を表しており、図７のＢ及びＣの部分に示した最悪の場合に比して、オフセットの増加量は１／８程度に抑えられている。
図９は、調整値ｎ’を設定する際に用いる調整値設定装置３００の概略構成を示す斜視図であり、図１０は、調整値ｎ’を設定する際の手順を示すフローチャートである。
【００７０】
即ち、調整値設定装置３００は、スライダ３５０上を順次搬送されてくるゲイン未調整状態のホール起電力信号検出装置３０１を、ハンドラー３０２によって一つずつゲイン調整用のテストボード３１０上にセットし、そのテストボード３１０上にてゲイン調整が完了したホール起電力信号検出装置３０２を、再びハンドラー３０３によってスライダ３５０上に戻して順次搬出するという装置である。
【００７１】
テストボード上３１０には、Ｘ方向磁場印加コイル３１１Ｘと、Ｙ方向磁場印加コイル３１１Ｙとが備えられていて、それらコイル３１１Ｘ、３１１Ｙには、検査ユニット３２０によって順番に所定の大きさの電流が供給されて既知の磁場が生成されるようになっている。そして、それぞれの磁場の大きさがテストボード３１０上にセットされたゲイン調整中のホール起電力信号検出装置３０１によって測定され、その測定値がモニター３６０に表示され、操作者は、そのモニター３６０に表示された測定と、既知の基準値との偏差に基づいて、調整値ｎ’を選択し、その調整値ｎ’を、検査ユニット３２によりテストボード３１０上にセットされたゲイン調整中のホール起電力信号検出装置３０１に書き込むようになっている。なお、調整値ｎ’は、具体的には、ビットストリーム生成器２００に設けられた不揮発性メモリに記憶される。
【００７２】
調整値設定装置３００における調整値の設定処理は、より詳細には図１０に示すようになっている。
即ち、先ずステップＳ１００において、スライダ３５０からテストボード３１０上へ感度補正前の素子（ゲイン未調整のホール起電力信号検出装置３０１）をハンドラー３０３で移動させて固定する。
【００７３】
次いで、ステップＳ１１０に移行し、Ｘ方向磁場印加コイル３１１Ｘに通電し、Ｘ方向の磁場が発生している状態で、Ｘ方向の磁気感度Vamp,x(単位:Ｖ／Ｔ)を、検査ユニット３５０を通じて素子から読み出す。具体的には、検査ユニット３５０は、図１に示すローパスフィルタ１５０からホール起電力信号Ｖ_Detを読み出すということになる。
次いで、ステップＳ１２０に移行し、ステップＳ１１０と同様の手順を行って、Ｙ方向の磁気感度Vamp,y(単位:Ｖ／Ｔ)を、検査ユニット３５０を通じて素子から読み出す。
【００７４】
次いで、ステップＳ１３０に移行し、１−(Vamp,Y／Vamp,X)の計算から、ＸＹ間の感度ミスマッチの大きさを算出する。
そして、ステップＳ１４０に移行し、感度ミスマッチの大きさにより、調整値ｎ’を決定し、検査ユニット３５０を通してホール起電力信号検出装置３０１に内蔵されている不揮発性メモリ（ビットストリーム生成器２００内の不揮発性メモリ）に、調整値ｎ’の値を書き込む。このステップＳ１４０の処理を終えたら、次の素子について、ステップＳ１００以降の処理を再び実行する。
【００７５】
ここで、ステップＳ１４０における処理では、強制的に、調整値ｎ’として奇数のみが設定されるようになっている。
具体的には、複数ビットの二進数（例えば、４ビット「００００〜１１１１」）で調整値ｎ’は書き込めるようになっており、その４ビットのうち、最下位ビットについては、予め論理値１がセットされていて、操作者はそれを変更できないようになっている。なお、その他のビットについては、論理値１又は論理値０を自由にセットできるようになっている。つまり、本実施形態では、調整値ｎ’には、十進数で１以上１５以下の奇数値のみがセットされるようになっている。これは、ビットストリーム生成器２００内の不揮発性メモリが４ビット構成であることが現実的には良くあるケースであることを考えると、調整値ｎ’を１以上１５以下の奇数とすることは現実的な対応として好ましいものである。
【００７６】
例えば、本実施形態の構成であれば、操作者が調整値ｎ’として「１０００」（十進数で８）をセットしようとしても、自動的に「１００１」（十進数で９）がセットされることになる。
このように調整値ｎ’として奇数のみが設定されるようにしたことで、調整値ｎ’によるオフセットへの影響は、図８に示すような所定値になる。即ち、オフセットの影響は０にはならないが、最小値で済むということになる。
【００７７】
このため、熟練した操作者でなくても、オフセットへの影響が誤って図７のＢの部分やＣの部分となる調整値ｎ’を選択することはなく、これにより、確実にオフセットの影響を小さくできるホール起電力信号検出装置を得ることができる。
また、図１の如く、ゲイン調整信号生成器１４５をΔΣ変調器１４０内に設けた構成では、別途にゲイン調整信号生成器１４５をΔΣ変調器外に設けることなく、ΔΣ変調器１４０内でゲイン調整に係る処理を完結させることが可能である。
【００７８】
一方、ゲイン調整信号生成器１４５は、ΔΣ変調器１４０の外部に配する構成を採ってもよい。この構成を採った場合には、ΔΣ変調器自体の構成が簡素化される。
ここで、本実施の形態では、スイッチ回路１２０及び復調器１３０によって信号調整部が構成され、ビットストリーム生成器２００、増幅器２１０及び乗算器２２０によって感度補正部が構成され、ΔΣ変調器１４０のうち感度補正部以外構成がＡ／Ｄ変換部に対応する。
【００７９】
（変形例等）
ホール素子をモデル化して表す図１３を参照して既述の説明では、ホール素子のバイアス電流の向きを０度および９０度の間で交互に切替えるものとしたが、バイアス電流の向きの切替えに関する選択の可能性は上述の限りではない。
即ち、ホール素子において発生されるホール起電力信号V_Sig_Modが既述のクロック信号によって変調される様に、ホール素子のバイアス電流の向きを切替えてホール起電力信号を検出する限りにおいては、切替え選択するバイアス電流の向きを１８０度、２７０度といった向きにする場合を選択可能な向きとして含めるようにしてもよい。
また、クロック信号は一定時間間隔毎に生成されることが設計容易性の観点から好ましい。またGAIN_ADJ信号は一定時間間隔毎に生成されるが設計容易性の観点から好ましい。すなわち、クロック信号が所定時間間隔Ｔ毎に生成されるとした場合、GAIN_ADJ信号は所定時間間隔（Ｎ’ ／ｎ’）×Ｔ 毎に生成されることが好ましい。
【００８０】
本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の範囲は、請求項１により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。
【符号の説明】
【００８１】
１１０、４１０…………………ホール素子
１２０、４２０…………………バイアス電流源
１３０、４３０…………………復調器
１４０、４４０…………………ΔΣ変調器
１４１、４４１…………………加算器
１４２、４４２…………………積分器
１４３、４４３…………………コンパレータ
１４４、４４４…………………１ビットＤ−Ａ変換器
１５０、４５０…………………ローパスフィルタ
１６１、４６０…………………クロック信号生成器
１６５……………………………分周器
２００……………………………ビットストリーム生成器
【図１】
0005687223.tif 000013
【図２】
0005687223.tif 000014
【図３】
0005687223.tif 000015
【図４】
0005687223.tif 000016
【図５】
0005687223.tif 000017
【図６】
0005687223.tif 000018
【図７】
0005687223.tif 000019
【図８】
0005687223.tif 000020
【図９】
0005687223.tif 000021
【図１０】
0005687223.tif 000022
【図１１】
0005687223.tif 000023
【図１２】
0005687223.tif 000024
【図１３】
0005687223.tif 000025
【図１４】
0005687223.tif 000026
【図１５】
0005687223.tif 000027
【図１６】
0005687223.tif 000028
【図１７】
0005687223.tif 000029
【図１８】
0005687223.tif 000030
【図１９】
0005687223.tif 000031
【図２０】
0005687223.tif 000032