(57)【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体基体と、
前記半導体基体の一方の主面側にて前記第１の半導体基体と接するように形成され、電気的に活性化した遷移金属を有する第２導電型の第２の半導体層と、
前記一方の主面に形成され、前記第１の半導体基体に含まれる濃度よりも高濃度の点欠陥を有する点欠陥層と、
前記一方の主面にて前記第２の半導体層と接するように形成されたアノード電極と、
前記半導体基体の他方の主面に設けられた第１導電型の第３の半導体基体と、
前記他方の主面にて前記第３の半導体基体と接するように形成されたカソード電極とを有する半導体装置において、
前記第２の半導体層の前記活性化した遷移金属の濃度が、前記点欠陥層の点欠陥によって増加しており、
前記半導体基体がシリコンであり、
前記点欠陥層が、前記遷移金属とは異なる元素によって形成されることを特徴とする半導体装置。
【請求項２】
前記点欠陥層に含まれる点欠陥の濃度は、熱処理が施された前記第１の半導体基体に含まれる点欠陥の熱平衡状態の濃度である１Ｅ３／ｃｍ３よりも高濃度であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記点欠陥層に含まれる点欠陥の濃度は、１Ｅ１５／ｃｍ3以上であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記点欠陥層に含まれる点欠陥の濃度は、１Ｅ１８／ｃｍ3以下であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第２の半導体層に含まれる点欠陥の濃度が前記第１の半導体基体に含まれる点欠陥の濃度と等しくなる深さは、前記一方の主面から０．１μｍ以上５．０μｍ以下であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置。
【請求項６】
前記第２の半導体層の外周側端部において、前記一方の主面に垂直な深さ方向の前記第２の半導体層の濃度が前記外周側に向って徐々に減少する領域の前記第２の半導体層の曲率半径Ｌjが、前記第２の半導体層の深さｒjよりも大きいことを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置。
【請求項７】
前記第２の半導体層の曲率半径Ｌjが、前記第２の半導体層の深さｒjの２倍よりも大きいことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第２の半導体層に含まれる前記遷移金属が白金であることを特徴とする請求項１乃至請求項６のいずれか一項に記載の半導体装置。
【請求項９】
前記点欠陥層がＢ、Ａｌ、Ｇａ、Ｉｎのいずれかを含むことを特徴とする請求項１乃至請求項７のいずれか一項に記載の半導体装置。
【請求項１０】
前記点欠陥層がＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎのいずれかを含むことを特徴とする請求項１乃至請求項７のいずれか一項に記載の半導体装置。
【請求項１１】
前記点欠陥層がＨ、Ｏ、Ｌｉ、Ｐ、Ａｓ、Ｓｅ、Ｓのいずれかを含むことを特徴とする請求項１乃至請求項７のいずれか一項に記載の半導体装置。
【請求項１２】
前記点欠陥層がＰｄ、Ａｇ、Ａｕ、Ｃｏ、Ｖ、Ｎｉ、Ｆｅ、Ｃｒ、Ｍｎのうち少なくともいずれか１つを含むことを特徴とする請求項８に記載の半導体装置。
【請求項１３】
前記第２の半導体層の外周側端部よりもさらに外周側に形成された終端構造領域の前記一方の主面には電気的に活性化した遷移金属を有する第２導電型の第４の半導体層が形成され、前記第４の半導体層には熱平衡状態にて含まれる濃度よりも高濃度の点欠陥が含まれることを特徴とする請求項１乃至請求項８のいずれか一項に記載の半導体装置。
【請求項１４】
前記第２の半導体層の外周側端部上面には絶縁膜が形成され、前記絶縁膜の前記第２の半導体層側端部における断面は、前記第２の半導体層とのなす角度が前記断面と前記第２の半導体層の上面の垂直方向とのなす角度よりも小さいテーパー形状を有することを特徴とする請求項１乃至請求項９のいずれか一項に記載の半導体装置。
【請求項１５】
前記テーパー形状を有する絶縁膜の断面のうち前記第２の半導体層の上面と平行な成分の長さが、前記第２の半導体層の深さｒjの３倍以上であることを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記テーパー形状を有する絶縁膜の断面が前記一方の主面に向って下に凸の形状であることを特徴とする請求項１４もしくは請求項１５に記載の半導体装置。
【請求項１７】
前記テーパー形状を有する絶縁膜がリンを含むことを特徴とする請求項１４乃至請求項１６のいずれか一項に記載の半導体装置。
【請求項１８】
第１導電型の第１の半導体基体と、
前記半導体基体の一方の主面側にて前記第１の半導体基体と接するように形成され、電気的に活性化した遷移金属を有する第２導電型の第２の半導体層と、
前記一方の主面に形成され、前記第１の半導体基体に含まれる濃度よりも高濃度の点欠陥を有する点欠陥層と、を有する半導体装置の製造方法において、
前記点欠陥層を形成するために前記一方の主面に前記点欠陥を導入する工程と、
前記点欠陥の導入工程よりも後に、前記半導体基体の一方の主面もしくは他方の主面から前記遷移金属を導入する工程と、を含み、
前記点欠陥層を形成する工程の前に、
前記半導体基体の一方の主面に絶縁膜を形成する工程と、
前記絶縁膜の上面にダメージを導入する工程と、
前記ダメージを導入した前記絶縁膜をフォトリソグラフ法により選択的にウェットエッチングし前記半導体基体の前記一方の主面を露出する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１９】
前記絶縁膜のウェットエッチングが、前記絶縁膜へのダメージ導入の後にフォトレジストを塗布してフォトリソグラフ法によりパターンを形成する工程と、前記パターンされたフォトレジストをマスクとしてウェットエッチングで前記絶縁膜を除去することで、前記絶縁膜の前記第２の半導体層側端部における断面と前記第２の半導体層とのなす角度が、前記断面と前記第２の半導体層の上面の垂直方向とのなす角度よりも小さいテーパー形状とする工程を含むことを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記絶縁膜の厚さをｈOxとし、前記半導体基体の厚さをｈSiとし、前記遷移金属の前記絶縁膜における拡散係数をＤoxとし、前記遷移金属の前記半導体基体における拡散係数をＤSiとして、前記ｈOxとｈSiとＤoxおよびＤSiが、数式
【数１】
0005671867.tif 000022
を満たす前記絶縁膜の厚さとすることを特徴とする請求項１８もしくは請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記絶縁膜の厚さをｈox、前記半導体基体の厚さをｈSi、前記遷移金属の前記絶縁膜における拡散係数をＤox、前記遷移金属の前記半導体基体における拡散係数をＤSi、１以上である係数をηとして、
【数２】
0005671867.tif 000023
なる値ｈthに対して、前記第２の半導体層の上面と平行な成分の長さＬOTが
【数３】
0005671867.tif 000024
を満たすことを特徴とする請求項２０に記載の半導体装置の製造方法。
【請求項２２】
前記テーパー形状を有する絶縁膜の断面が前記一方の主面に向って下に凸の形状となることを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２３】
前記絶縁膜へのダメージの導入が、前記絶縁膜の上面へプラズマ処理であることを特徴とする請求項１８乃至請求項２２のいずれか一項に記載の半導体装置の製造方法。
【請求項２４】
前記絶縁膜へのダメージの導入が、前記絶縁膜の上面へのイオン注入であることを特徴とする請求項１８乃至請求項２２のいずれか一項に記載の半導体装置の製造方法。
【請求項２５】
前記テーパー形状を有する絶縁膜にリンを導入する工程を含むことを特徴とする請求項１９もしくは請求項２２乃至請求項２４のいずれか一項に記載の半導体装置の製造方法。
【請求項２６】
前記露出された一方の主面に点欠陥を導入する工程が、イオン注入であることを特徴とする請求項１８乃至請求項２５のいずれか一項に記載の半導体装置の製造方法。
【請求項２７】
前記露出された一方の主面に点欠陥を導入する工程が、プラズマ処理であることを特徴とする請求項１８乃至請求項２５のいずれか一項に記載の半導体装置の製造方法。
【請求項２８】
前記半導体基体に導入される前記遷移金属が白金であることを特徴とする請求項１８乃至請求項２７のいずれか一項に記載の半導体装置の製造方法。
【請求項２９】
前記半導体基体に白金を導入する工程が、前記半導体基体の一方もしくは他方の主面に白金を含有する液体ソースを塗布し、８００℃以上１０００℃以下の温度で白金を前記半導体基体の内部に拡散させることを特徴とする請求項２８に記載の半導体装置の製造方法。
【請求項３０】
第1導電型のドリフト層と、
該ドリフト層の一方の主面に形成され、前記ドリフト層に含まれる濃度よりも高濃度の点欠陥を有する点欠陥層と、
前記ドリフト層の一方の主面に少なくとも１つ形成され、前記点欠陥に依って電気的に活性化した遷移金属を有する第２導電型のアノード層と、
該アノード層表面に接するアノード電極と、
前記ドリフト層の他方の主面側に形成された第1導電型カソード層と、
該カソード層の表面に接するカソード電極と、を有し、
前記点欠陥層が、前記遷移金属とは異なる元素によって形成されることを特徴とする半導体装置。
【請求項３１】
前記アノード層の外周側端部の濃度が前記外周側に向って徐々に減少する領域を有し、
前記徐々に減少する領域の前記第２の半導体層の前記外周側への曲率半径Ｌｊが、前記第２の半導体層の深さｒjよりも大きいことを特徴とする請求項３０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその製造方法に関し、特に電源回路あるいは電力変換装置などに使用されるダイオードおよびその製造方法に関する。
【背景技術】
【０００２】
シリコン半導体のｐｎ接合を利用した整流ダイオードは広く用いられており、特に高周波スイッチング用途には、高速リカバリーダイオードが広く用いられている。このダイオードは、ｐ型のアノード層とｎ型のカソード層、そして耐圧を高く維持するためのｎ型ドリフト層（アノードあるいはカソード層よりも低濃度のことで、ｉ層、真性領域とも言う）で形成され、アノード層とドリフト層とのｐｎ接合により整流特性を示す。更に遷移金属をドリフト層中に導入して再結合中心を形成し、少数キャリアのライフタイムをコントロールすることで高速の逆回復特性を得る。ｐ型アノード層は主にＢ（ボロン）、ｎ型ドリフト層は主にＰ（リン）、ｎ型カソード層はＰ、Ａｓ（砒素）、Ｓｂ（アンチモン）などが用いられる。遷移金属には、Ａｕ（金）、Ｐｔ（白金）、Ｆｅ（鉄）等が用いられている。
【０００３】
また、従来技術として、ボロンを用いたｐ型不純物拡散手法に拠らないｐｎ接合の形成方法が提案されている（特許文献１）。図２４にその代表例の断面図を示す。ｎ型半導体基板２１とｎ型ドリフト層２２の内部に拡散されたＰｔは、図２７に示すように基板の表面もしくは裏面に偏析するＵ字型の濃度分布を持つことは広く知られており、白金以外の遷移金属についても同様に分布する。このシリコン表面に偏析した高濃度のＰｔがアクセプタ化し、ｎ型ドリフト層の濃度を補償する。そのため、ｎ型シリコン表面がｐ型に反転し、ｐ型の反転領域４４を形成する。図２４のダイオードは、このｐ型に反転した従来型ｐ反転領域４４をｐ型アノード層４５に利用したものである。この手法によれば、アクセプタとなる従来のドーパント不純物（Ｂ、アルミニウムなど）の導入と、１０００℃以上の高温での拡散をすることなく、ｐ型層を容易に形成できるメリットがある。また、シリコン表面付近のＰｔは、シリコン（Ｓｉ）‐シリコン酸化膜（ＳｉＯ2）界面を通してシリコン酸化膜２５へ取り込まれる。その結果、シリコン酸化膜２５直下のシリコン表面付近のＰｔ濃度は低下するため、シリコン酸化膜２５の開口部に選択的にｐｎ接合を形成することができる。
【０００４】
図２４のダイオードを製造する工程について、図２５を用いて説明する。図２５は、図２４の構造を製造するための工程フロー図である。ｐ型ガードリング領域５３の形成のためのボロンイオン注入用のシリコン酸化膜２５を形成し（図２５(ａ)）、ボロンイオン注入および１０００℃以上の高温拡散にてｐ型ガードリング領域５３を形成する（図２５(ｂ)）。続いて白金を拡散する領域のシリコン酸化膜２５を開口し、裏面に対してＰｔ含有のシリカペースト３０を塗布して９００℃程度の温度でＰｔを拡散させる（図２５(ｃ)）。Ｐｔを拡散させると、従来型ｐ反転領域４４が形成される（図２５（ｄ））。その後、アノード電極２６とカソード電極２７を形成する（図２５(ｅ)）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２３１９６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述のように特許文献１に記載のＰｔ拡散によるｐｎ接合形成手法を用いると、シリコン表面に偏析しアクセプタ化したＰｔ濃度とｎ型ドリフト層２２中のｎ型不純物濃度との補償効果によりｐｎ接合が形成される。そのため、Ｐｔ拡散工程における諸条件のバラツキにより、拡散後のシリコン中のＰｔ濃度プロファイルのバラツキ等の影響を受けて、ｐｎ接合の接合深さやｐ層キャリア濃度分布が安定しない傾向があった。特にｎ型ドリフト層のｎ型不純物濃度が高い場合（例えば定格電圧が１５０〜２００Ｖクラス用のダイオードの場合）には、アクセプタ化したＰｔの補償作用が弱くなるので、ｐ層キャリア濃度の不安定化が顕著となる。このｐ層は前述のようにｐ型アノード層となるので、逆バイアス電圧印加時の耐圧や漏れ電流、あるいは順バイアス電圧印加時の注入効率等の電気的特性に強く作用する。それゆえ、上記の製造方法ではｐ型アノード層の濃度分布が安定しないので、これらの電気的特性が大きくバラつく問題があった。
【０００７】
また、Ｐｔのアクセプタ化によって形成した従来型ｐ反転領域４４からなるｐ型アノード層は、通常のＢなどによるｐ型拡散層に比べて、拡散深さが浅く、濃度も小さい傾向がある。そのため、酸化膜開口端部の付近のｐ型アノード層では、逆バイアス時に電界強度が増加し、耐圧が著しく低下することがある。その理由は、以下の通りである。通常アクセプタとして使われているＢの拡散の場合、シリコン基板の表層に形成された酸化膜開口部の端部では、ｐｎ接合の形状はその横方向拡散により、円筒状もしくは球面状の形状となる。そのため、ｐｎ接合に逆バイアスが印加されて空乏層が広がるときには、ｐ型アノード層の端部ではその曲率半径に応じて、ｐｎ接合が平坦な部分（以下、平面接合と呼ぶ）よりも電界強度が増加する。この電界強度の増加を抑えるには、ｐｎ接合の曲率半径を大きくすればよく、Ｂならば拡散温度を高くするか、もしくは拡散時間を長くすればよい。しかしながら前記Ｐｔのアクセプタ化による方法で形成したｐ型アノード層の場合、その拡散深さが浅い。なぜなら、シリコン中におけるＢの熱拡散が置換型であるのに対して、Ｐｔは格子間拡散型のため、同じ拡散温度におけるＰｔの拡散係数はＢよりも１０桁程度大きいからである。それゆえ、Ｐｔが短時間の間にシリコン基板の深さ方向全体に広がり、前述の基板表層の偏析を無視すれば、Ｐｔの濃度分布はほぼ平坦となるためである。それゆえ、ｐ型アノード層の横方向拡散部分の曲率半径は、通常のＢによる拡散に比べて極めて小さくなる。その結果、逆バイアス時のｐ型アノード層端部の電界強度が容易に増加し、素子の耐圧が低下し、あるいは漏れ電流が安定しないという問題が生じる。
【０００８】
このｐ型アノード層端部のｐｎ接合の曲率半径に起因する耐圧低下に対しては、特許文献１の記載の対策方法がある。つまり図２４に示すように、Ｐｔのアクセプタ化によるｐ型アノード層４５の端部を、前記ｐ型アノード層４５よりも深いｐ型ガードリング領域５３にて覆う。こうすることで、ｐ型アノード層４５の端部の電界強度を低く抑えることができる。しかしながらこの方法では、Ｐｔのアクセプタ化によるｐ型アノード層の形成領域とは異なる領域に、ＰｔではなくＢを用いて選択的にｐ型領域（ガードリング等）を形成しなければならない。つまり、フォトリソグラフ工程の回数が増加してしまう。前記の図２５に記載した製造方法では、最低でも計３回のフォトリソグラフ工程が必要であり、フォトマスクが３枚必要である。近年の省エネルギー指向に従って、ダイオード製作工程においても、工程や必要部材の低減が求められている。それゆえ、前記の製造方法において大幅な工程短縮を図るためには、ｐｎ接合形成方法自体の見直しが不可欠である。
【０００９】
本発明は、上記問題点に鑑みてなされたものであり、遷移金属のアクセプタ化により形成したｐ型アノード層を備えるダイオードを安定的に作製し、且つダイオード作製工程の大幅な簡略化を図ることを目的とする。
【課題を解決するための手段】
【００１０】
前記課題を解決して、本発明の目的を達成するために、本発明は、
第１導電型の第１の半導体基体と、
前記半導体基体の一方の主面側にて前記第１の半導体基体と接するように形成され、電気的に活性化した遷移金属を有する第２導電型の第２の半導体層と、
前記一方の主面に形成され、前記第１の半導体基体に含まれる濃度よりも高濃度の点欠陥を有する点欠陥層と、
前記一方の主面にて前記第２の半導体層と接するように形成されたアノード電極と、
前記半導体基体の他方の主面に設けられた第１導電型の第３の半導体基体と、
前記他方の主面にて前記第３の半導体基体と接するように形成されたカソード電極とを有する半導体装置において、
前記第２の半導体層の前記活性化した遷移金属の濃度が、前記点欠陥層の点欠陥によって増加しており、
前記半導体基体がシリコンであり、
前記点欠陥層が、前記遷移金属とは異なる元素によって形成されることを特徴とする。
【００１１】
上記発明における半導体装置の構造の特徴は、
（Ａ１）熱平衡濃度以上の点欠陥が第２導電型の第２の半導体層に導入されている、
（Ａ２）第２導電型の第２の半導体層が、シリコンの格子位置にあり電気的に活性化された遷移金属を有している、
以上の２点である。
【００１２】
以上の２つの特徴により、半導体基体の一方の主面に形成された過剰な点欠陥、主に空孔に遷移金属が移動し、点欠陥が熱平衡状態の濃度の場合に比べて、格子位置に入りやすくなる。その結果、空孔濃度の制御により、アクセプタ化した遷移金属の濃度を増加させ、かつその濃度分布の安定制御が可能となる。すなわち、遷移金属のアクセプタ化の増強作用である。以上のような、点欠陥による遷移金属のアクセプタ化の増強作用は、上述の先行技術にはその記載が見られない新しい作用である。
【００１３】
さらに上記発明について、より好ましい手段のうち、主な手段について説明する。その他の手段については、発明を実施するための形態にて説明する。
さらに、前記遷移金属が白金であること、が好ましい。白金は、遷移金属の中ではアクセプタ化率が大きい。そのため、空孔によりアクセプタ化が増強され易く、ｐ型アノード層の形成が容易である。また、シリコンにおける白金の再結合中心の準位が伝導帯に近く、浅い準位を形成するので、漏れ電流が低くなり、好ましい。
【００１４】
前記点欠陥層がＢ、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）のいずれかを含むことが好ましい。これらの元素を導入する際に、点欠陥、特に空孔、複空孔がシリコンの内部に発生する。そしてこれらの元素自体が、シリコン中ではアクセプタとなる。そのため、点欠陥を形成しつつ、これらの元素が半導体基体の表層において第２半導体層の濃度を増加させ、電極とのコンタクトが低抵抗となり特性が安定する。また、これらの元素は基本的に点欠陥として導入されるので、第２半導体層内部の再結合中心濃度も、熱平衡濃度より大きくなる。そのため、これらの元素の濃度が第２半導体層では、少数キャリアのライフタイムが小さくなり、前記少数キャリア（この場合は正孔）の第１半導体層への注入が抑えられる。その結果、ダイオードの逆回復電流が低減され、ソフトリカバリーとなる。
【００１５】
次に上記発明を製造するための、主な手段について説明する。
前記半導体基体の一方の主面側にて前記第１の半導体基体と接するように形成され、電気的に活性化した遷移金属を有する第２導電型の第２の半導体層と、
前記一方の主面に形成され、前記第１の半導体基体に含まれる濃度よりも高濃度の点欠陥を有する点欠陥層と、を有する半導体装置の製造方法において、
前記点欠陥層を形成するために前記一方の主面に前記点欠陥を導入する工程と、
前記点欠陥の導入工程よりも後に、前記半導体基体の一方の主面もしくは他方の主面から前記遷移金属を導入する工程と、を含み、
前記点欠陥を導入する工程の前に、
前記半導体基体の一方の主面に絶縁膜を形成する工程と、
前記絶縁膜の上面にダメージを導入する工程と、
前記ダメージを導入した前記絶縁膜をフォトリソグラフ法により選択的にウェットエッチングし前記半導体基体の前記一方の主面を露出する工程と、を含むことを特徴とする。
【００１６】
上記発明における半導体装置の製造方法の特徴は、以下の通りである。
（Ｂ１）半導体基体の一方の主面に点欠陥を導入する、
（Ｂ２）前記点欠陥を導入した後に、半導体基体に遷移金属を導入する、
以上の２点である。
【００１７】
前記（Ｂ１）により、半導体基体の一方の主面には過剰な点欠陥、主に空孔が形成される。一方、前記（Ｂ２）によって導入された遷移金属は、シリコン原子によって形成されている結晶格子の間を移動する格子間型の拡散を行う。それゆえ、前記（Ｂ１）によって過剰に導入された点欠陥、特に空孔に遷移金属がとらわれて格子位置に入り、正孔を供給するアクセプタとなる。その結果、高濃度の点欠陥の領域において、遷移金属のアクセプタ化を増強させることが可能となる。また、特許文献１に記載された構造よりも高濃度の第２半導体層を形成できるので、同文献１に記載されているボロン工程が削減できるようになる。
【００１８】
さらに上記発明による半導体装置の製造方法について、より好ましい手段のうち、主な手段について説明する。その他の手段については、発明を実施するための形態にて説明する。
【００２０】
上記製造方法における好ましい構成の特徴は、
（Ｃ１）遷移金属を選択的に導入するためのマスクとなる絶縁膜の表面にダメージを与える、
（Ｃ２）前記ダメージを与えたあとに、フォトリソグラフ法により選択的に前記絶縁膜をウェットエッチングし、半導体基体の一方の主面を露出させる、
（Ｃ３）前記の露出した主面に、前記（Ｂ１）に記載した点欠陥を導入する工程を行う、
以上の３点である。
【００２１】
まず前記（Ｃ１）により表面にダメージを与えられた絶縁膜は、特にその表面部分において、前記（Ｃ２）にて行うウェットエッチングのエッチングレートが増加する。ここでダメージとは、一様に形成された絶縁膜の表面に、絶縁膜の原子あるいは分子の結合が切れた状態、あるいはもっと長い距離のオーダーにて不規則な傷や凹凸が入った状態（いわゆる荒れた状態）が形成された状態のことである。その結果、ダメージの度合いにあわせて絶縁膜の表面のエッチングが急速に進行し、後に述べるようにテーパー型の形状となる。特にウェットエッチングであれば、ダメージにあわせてエッチャントがしみこむことができ、より緩やかな勾配のテーパー型の形状を形成することができる。そして（Ｃ３）の工程を行うことで、テーパーの形状を反映した円筒接合もしくは球面接合を形成することができる。
【００２２】
さらに、前記絶縁膜の厚さをｈox、前記半導体基体の厚さをｈSi、前記遷移金属の前記絶縁膜における拡散係数をＤox、前記遷移金属の前記半導体基体における拡散係数をＤSiとして、前記ｈox、ｈSi、ＤoxおよびＤSiが、以下の数式
【００２３】
【数１】
0005671867.tif 000002
を満たすことが好ましい。
【００２４】
この式（１）を満たすことで、選択的に形成された絶縁膜の内部に遷移金属を完全に閉じ込めることができるようになる。すると、前記絶縁膜と接する半導体基体の界面には遷移金属が分布しなくなる。その結果、前記絶縁膜の開口部の形状に合わせて、遷移金属を導入することが可能となり、第２半導体層のパターニングができるようになる。
【００２５】
前記絶縁酸化膜へのダメージの導入が、前記絶縁酸化膜の上面へプラズマ処理であることが好ましい。
酸化膜やシリコンのエッチングにも用いられるプラズマを利用すれば、シリコン・ウェハー全面にてムラの無い均一なダメージを、絶縁膜表面に与えることができる。
【００２６】
前記絶縁酸化膜のエッチングが、前記絶縁酸化膜へのダメージ導入の後にフォトレジストを塗布してフォトリソグラフ法によりパターンを形成する工程と、前記パターンされたフォトレジストをマスクとしてウェットエッチングで前記絶縁酸化膜を除去することで、前記絶縁酸化膜の前記第２の半導体層側端部における断面と前記第２の半導体層とのなす角度が、前記断面と前記第２の半導体層の上面の垂直方向とのなす角度よりも小さいテーパー形状とする工程を含むことが好ましい。
【００２７】
前述のように絶縁膜表面にダメージを与えることで、断面がテーパーの形状とすることができる。ここでテーパーとは、絶縁膜の第２の半導体層側端部における断面と前記第２の半導体層とのなす角度が、前記断面と前記第２の半導体層の上面の垂直方向とのなす角度よりも小さい形状のことである。遷移金属が絶縁膜に取り込まれる特性を利用すると、絶縁膜の厚さを所望の形状あるいは分布にすれば、その絶縁膜の形状に合わせて、遷移金属はシリコン中に導入されるようになる。そこで、前記絶縁膜の開口部端部の形状を前記のテーパーの形にすれば、前記の第２半導体層の外周側端部はテーパーの形を反映して、曲率の大きい緩やかな端部を持つ形状となる。すると、逆バイアス電圧が印加された時に、第２半導体層の端部への電界集中を緩和することができる。その結果、遷移金属のアクセプタ化によって形成された比較的浅い深さの第２半導体層のみでも、耐圧の低下を容易に抑制することが可能となる。
【００２８】
前記テーパー形状を有する絶縁膜の断面が前記一方の主面に向って下に凸の形状となることが好ましい。
つまり前記の絶縁膜の端部形状が、一つの直線によるテーパーではなく、下に凸の曲線か、あるいは下に凸のテーパーが２つ以上の直線からなるようにする。ここで下に凸であるとは、前記第２半導体層の表面から垂直な深さ方向に向って凸状になっている形状のことである。前記の第２半導体層の外周側端部は、その曲率が大きいテーパーであることが重要なので、そのようなテーパーとなるように絶縁膜の端部を形成すればよい。前記の絶縁膜の端部を上記のような下に凸の形状とすれば、１つの直線によるテーパーに比べて、開口端部から半導体基体の外周方向への絶縁膜の厚さの増加が、一層緩やかになる。すると、第２半導体層の濃度もそれにつれて一層緩やかに、前記外周方向に向って減少するようになるので、第２半導体層の外周側端部の曲率が一層大きくなる。その結果、耐圧は平面ｐｎ接合の値に一層近づくことが可能となり、耐圧の低下を小さくできる。
【００２９】
前記テーパー形状を有する絶縁膜にリンを導入する工程を含むことが好ましい。
絶縁膜にリンを含有すると、リンは遷移金属を捕獲するゲッタリングサイトとなる。そのため、絶縁膜の厚さをより薄くしても、遷移金属を取り込むことが可能となる。
【００３０】
前記露出された一方の主面に点欠陥を導入する工程が、イオン注入であることが好ましい。
イオン注入は、シリコン・ウェハーの全面にわたり、均一の濃度で点欠陥を導入することが可能である。特に注入するイオンを、シリコン中でアクセプタとなり且つ拡散係数の小さい元素とすれば、アノード電極との界面における第２半導体層の濃度を高くでき、良好なコンタクトとすることができる。
【００３１】
前記半導体基体に導入される前記遷移金属が白金であることが好ましい。
白金は、遷移金属の中では空孔によりアクセプタ化が増強され易く、ｐ型アノード層の形成が容易である。また、シリコンにおける白金の再結合中心の準位が伝導帯に近く、浅い準位を形成するので、漏れ電流が低くなり、好ましい。
【発明の効果】
【００３２】
以上のように本発明によれば、遷移金属のアクセプタ化により形成したｐ型アノード層においても逆バイアス特性が優れたダイオードを提供し、且つ前記ダイオードの製造工程を大幅に簡略化させることが可能な製造方法を提供することができる。
【図面の簡単な説明】
【００３３】
【図１】この発明の実施の形態にかかる半導体装置の要部断面図および断面濃度分布図である。
【図２】この発明の実施例１にかかる半導体装置の要部断面図である。
【図３】この発明の実施例１にかかる半導体装置の要部断面図である。
【図４】この発明の実施例１にかかる半導体装置の電気的特性図である。
【図５】この発明の実施例１にかかる半導体装置の電気的特性図である。
【図６】この発明の実施例２にかかる半導体装置の要部断面図および断面濃度分布図である。
【図７】この発明の実施例２にかかる半導体装置の要部断面図および断面濃度分布図である。
【図８】この発明の実施例３にかかる半導体装置の要部断面図および断面濃度分布図である。
【図９】この発明の実施例４にかかる半導体装置の要部断面図および断面濃度分布図である。
【図１０】この発明の実施例５にかかる半導体装置の製造工程を示す要部断面図である。
【図１１】この発明の実施例Eにかかる半導体装置の要部断面図である。
【図１２】この発明の実施例６にかかる半導体装置の製造工程を示す要部断面図である。
【図１３】この発明の実施例９にかかる半導体装置の要部断面図である。
【図１４】この発明の実施例９にかかる半導体装置および従来の半導体装置の要部断面写真を基にした要部断面図である。
【図１５】この発明の実施例１０にかかる半導体装置の要部断面図である。
【図１６】この発明の実施例１１にかかる半導体装置の製造工程を示す要部断面図である。
【図１７】この発明の実施例１２にかかる半導体装置の製造工程を示す要部断面図である。
【図１８】この発明の実施例１３にかかる半導体装置の製造工程を示す要部断面図である。
【図１９】この発明の実施例１３にかかる半導体装置の製造工程を示す要部断面図である。
【図２０】この発明の実施例１４にかかる半導体装置の製造工程を示す要部断面図である。
【図２１】この発明の実施例１５にかかる半導体装置の断面濃度分布である。
【図２２】この発明の実施例１６にかかる半導体装置の電気的特性図である。
【図２３】この発明の実施例１７にかかる半導体装置の要部断面図である。
【図２４】従来例にかかる半導体装置の要部断面図および断面模式図である。
【図２５】従来例にかかる半導体装置の製造工程を示す要部断面図である。
【図２６】本発明の実施例１８にかかる半導体装置の製造工程を示す要部断面図である。
【図２７】半導体基板中の遷移金属の濃度分布を示す要部断面模式図である。
【発明を実施するための形態】
【００３４】
以下、第１導電型をｎ型、第２導電型をｐ型とするが、ｎ型とｐ型を入れ替えても本発明は同様に動作が可能である。また、本明細書では、半導体装置について、デバイス、素子、チップもしくは半導体チップという表現も用いているが、いずれも同じ対象を示している。また、本発明のデバイスはダイオードを実施例として記載しているが、公知のユニポーラデバイスである絶縁ゲート型トランジスタ（ＭＯＳＦＥＴ）、あるいはバイポーラデバイスである絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）にも適用が可能である。また、本明細書におけるシリコン・ウェハーとは、チップに断片化するまえのシリコン基板のことである。また半導体チップにおいて、前記アノード電極が形成されていて、且つ電流を流すことができる領域を「活性領域」と呼ぶことにする。また前記活性領域の端部からチップの外周側端部までの領域であり、素子に電圧が印加されたときに発生するチップ表面の電界強度を緩和させる構造部を、「終端構造領域」と呼ぶことにする。さらに濃度等の記載で、例えば１．０Ｅ１２／ｃｍ2という表示を用いるが、それは１．０×１０12／ｃｍ2という意味である。また、各図の中に示された各領域（ｐ領域、ｎ領域）の右に記載の＋（−）記号は、不純物濃度が相対的に他の領域よりも高い（低い）ことを意味している。
（基本構造）
本発明の基本的な構造について、図１を用いて説明する。図１は、本発明の半導体装置の基本的な構造（基本構造）を示す要部断面図（ａ）と、断面に沿った不純物濃度分布である。
【００３５】
本発明の半導体装置の基本構造は、以下の通りである。ｎ型ドリフト層２の一方の主面（紙面の上側）に、遷移金属のアクセプタ化によりｐ型に反転し、且つ後述する点欠陥によってアクセプタ化が増進された反転増進領域４３が形成されている。この反転増進領域４３は、本発明のダイオードのｐ型アノード層５を構成し、遷移金属は、例えば白金あるいは金であり、特に白金がよい。この反転増進領域４３には、点欠陥層４０が導入されている。点欠陥層４０の濃度分布は、熱平衡状態の濃度よりも高濃度である。ｎ型ドリフト層２の他方の主面（紙面の下側）には、ｎ型ドリフト層２よりも高濃度のｎ型半導体基板１が隣接している。後述するように、ｎ型半導体基板１は例えば公知のチョコラルスキー法によるＣＺウェハーからなり、ドナー不純物としてアンチモンあるいは砒素が１Ｅ１８／ｃｍ3よりも高い濃度で導入されている。またｎ型ドリフト層２は、例えば前記ｎ型半導体基板１の表面にエピタキシャル成長法を用いて形成されており、ドナー不純物はリンである。
【００３６】
ここで、本発明を構成する部分のうち、図１にて示していない要素について説明する。反転増進領域４３の上面には、反転増進領域４３に接するようにアノード電極が形成されている。一方、ｎ型半導体基板１の下面には、ｎ型半導体基板１に接するようにカソード電極が形成されている。
（構造の特徴）
本発明の構造上の特徴は、以下の通りである。
（１）ｐ型アノード層が、電気的に活性化されてアクセプタとなっている遷移元素を備える。
（２）前記ｐ型アノード層には、熱平衡状態における濃度以上の点欠陥が導入されており、前記点欠陥により前記遷移元素のアクセプタ化が増強されている。
【００３７】
特に重要なのは、２つ目の特徴である。半導体基体の一方の主面に形成された過剰な点欠陥、主に空孔には、遷移金属が移動しやすく、シリコン結晶の格子位置に入りやすくなる。すると、格子位置に入った遷移金属は、ドナーもしくはアクセプタとなる。換言すると、例えばｐ型アノード層を形成する領域に、熱平衡状態の濃度よりも過剰に点欠陥を導入すれば、遷移金属のアクセプタ化を増進させることができる。以降では、この点欠陥による遷移金属のアクセプタ化の増進によりｎ型シリコンの表面がｐ層に反転する現象を、『反転増進作用』と呼ぶこととする。つまり、シリコンに導入する点欠陥の濃度を制御することで、遷移金属のアクセプタ化によるｐ型アノード層の濃度分布を、ｎ型ドリフト層よりも十分高い濃度となるように制御することが可能となる。
【００３８】
ここで、遷移金属の拡散について簡単に述べておく。これよりも詳しい説明については製造方法の実施例にて後述する。遷移金属をＭ、空孔をＶとすると、遷移金属の拡散メカニズムは以下のように考えられている。
Ｍ（ｉ）＋Ｖ ⇔ Ｍ（ｓ）…（Ｅ１）
Ｍ（ｉ） ⇔ Ｍ（ｓ）＋ Ｉ…（Ｅ２）
ここで、Ｍ（ｉ）は格子間遷移金属原子、Ｍ（ｓ）は格子位置遷移金属原子、Ｖは空孔、ＩはＳｉ自己格子間原子、である。式Ｅ１は、フランク・ターンブル（Ｆ−Ｔ）メカニズム、式Ｅ２は、キックアウトメカニズムとそれぞれ呼ばれている。遷移金属Ｍ(ｓ)が、例えばアクセプタとして作用すると考えられる。一方Ｍ(ｉ)は、拡散係数が通常ドーパントのＢやＰに比べて大きい。そのため、早期にシリコン・ウェハー内で平衡状態に達し、Ｍ（ｓ）の濃度は、ＶやＩの濃度（分布）によって決まる。よって故意にＶを導入することで、Ｍ（ｓ）濃度分布を制御でき、特にＶを過剰に導入すれば、それだけ格子位置の遷移金属原子の濃度も多くなる。
【００３９】
以下、基本構造において好ましい構成について述べる。
前記の点欠陥は、少数キャリアのライフタイムを低減する再結合中心としても作用する。特に電力変換（電源回路、インバータ回路等）に用いるダイオードでは、逆回復時間を短縮する目的で、ｎ型ドリフト層に熱平衡状態の濃度よりも過剰な濃度で再結合中心（点欠陥）を導入することが、一般的である。そのため、ｐ型アノード層で反転増進作用をもたらすためには、ｎ型ドリフト層の点欠陥ではなくｐ型アノード層の点欠陥に、遷移金属を引き寄せる必要がある。そのためには、ｐ型アノード層を形成する領域における点欠陥の濃度が、遷移金属を拡散する時点で、ｎ型ドリフト層における点欠陥の濃度よりも高いことが好ましい。このようにすることで、ｐ型アノード層にて集中的に反転増進作用を起こすことができる。一方でダイオードの逆回復時間の短縮の手段として、公知のＨｅ等の軽イオン照射による局所的なライフタイム制御の方法もある。この場合、Ｈｅ等の点欠陥が局在化された領域では、前記のｐ型アノード層に導入された点欠陥よりもその密度が高い場合がある。この状態で遷移金属を導入すると、ｐ型アノード層よりもＨｅ等の局在化された点欠陥領域に、遷移金属が引き寄せられてしまう。それゆえ、このような局所的な欠陥領域は、遷移金属の拡散を終えた後に導入することが好ましい。さらに局所的な欠陥領域のアニールも、前記拡散の温度よりも低い温度（例えば５００℃以下）にて行うことが好ましい。
【００４０】
ｐ型アノード層の形成領域に導入する点欠陥としては、前述の空孔の他に、複空孔（空孔対とも言う）、格子間シリコン、格子間不純物（格子間酸素など）、置換型不純物（いわゆるドーパントで、ボロン、リンなど）がある。遷移金属がアクセプタ化をするには、前述のメカニズムのように、遷移金属がシリコン結晶の格子位置に入ることが重要である。そのためには、格子位置が空いていることが必要であり、点欠陥の中でも空孔、複空孔が好ましい。一方で、格子間シリコン、格子間不純物、置換型不純物を導入する過程や、これらが拡散する過程では、空孔や複空孔は必ず存在する。よって前述したメカニズムが活性化するには、熱平衡状態よりも多くの過剰な点欠陥をシリコン中に導入し存在させることが、まずは大切である。その中でも、空孔、複空孔が熱平衡状態よりも多く存在することが好ましい。
【００４１】
ここで、熱平衡状態における点欠陥の平均的な濃度を述べておく。シリコン・ウェハーは、結晶引き上げ時、あるいは素子を形成する工程において、通常のドーパント（リン、ボロンなど）の拡散および熱酸化膜の形成にあたり、１０００℃以上の温度に加熱される。このとき導入された点欠陥の一部は冷却時にシリコン中に残留し、その濃度は空孔でおよそ１Ｅ３から１Ｅ７／ｃｍ3程度である。よって、この濃度よりも高濃度の空孔を導入すればよい。例えば、ｐ型アノード層の濃度は、１Ｅ１５〜１Ｅ１８／ｃｍ3程度であるので、空孔も同じ程度の１Ｅ１５〜１Ｅ１８／ｃｍ3の濃度であることが好ましい。さらに、導入された点欠陥の深さは、ｐ型アノード層の深さを決定する。それゆえ、ｐ型アノード層に含まれる点欠陥の濃度が、ｎ型ドリフト層に含まれる点欠陥の濃度となる深さは、少なくともアノード側の表面から０．１〜５．０μｍの深さ、好ましくは０．５〜３．０μｍの深さに存在することが良い。
【００４２】
次に、アクセプタ化する遷移金属の種類について説明する。
遷移金属の中で最も好ましいのは、白金である。遷移金属は周知のように数多くあるが、その中でもシリコンの内部でアクセプタを示すものは、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ａｕ（金）、Ｃｏ（コバルト）、Ｖ（バナジウム）、Ｎｉ（ニッケル）、Ｆｅ（鉄）、Ｃｒ（クロム）、Ｍｎ（マンガン）、等がある。これらの遷移金属であれば、アクセプタ化によりｐ型アノード層を形成できる。その中でも白金および金は、遷移金属の中ではアクセプタ化率が大きい。そのため、空孔によりアクセプタ化が増強され易く、ｐ型アノード層の形成が容易である。
【００４３】
過剰な点欠陥の導入は、ドーパントが遷移金属ならではの必須な構成であり、逆に従来のドーパントにとっては、これらの点欠陥はむしろアクセプタ化やドナー化の弊害となる。従来のドーパントがシリコンのバンドギャップ内に形成する準位は、伝導帯もしくは価電子帯に極めて近く、浅い準位を示す。そのため、電気的に活性化してキャリア（電子、正孔）を供給する割合、つまり活性化率は高く、例えば５０％以上である。このように活性化率が高いドーパントはシリコンとともに典型元素に属し、拡散機構は格子位置置換型である。よって母体となるシリコン結晶も欠陥の少ない状態が好ましい。そのため、過剰に導入された空孔が数多く残留している状態では、ドーパントが周辺のシリコン原子と共有結合を形成することを阻害するようになる。
【００４４】
しかしながら遷移金属は、ｄ軌道、ｆ軌道の電子の寄与が大きく、典型元素同士の結合とは異なる結合を形成する。そのため、シリコンのバンドギャップ内に形成する準位は、伝導帯もしくは価電子帯から離れて、深い準位を形成する。また、活性化率も低く、拡散機構は格子間拡散型が多い。よって、ドーパントとして遷移金属が作用するには、格子位置にできるだけ入るようにする。さらにそれだけでなく、格子位置に入った遷移金属の第１隣接、第２隣接あるいはそれより広い範囲の複数のシリコン原子と弱いながらも結合して、欠陥複合体を形成するように原子の位置を変位させて、原子間の結合を安定化させる必要がある。そのためには、通常のドーパントとは逆に、点欠陥、特に空孔を多く導入することが必要である。つまり空孔、複空孔が過剰に存在することで、遷移金属が格子位置に入り、さらに周囲の複数のシリコン原子と結合して欠陥複合体を形成することができるようになる。このようにすると、正孔あるいは電子を供給する準位が複数できるようになる。
【００４５】
また、少数キャリアの再結合準位としても、伝導帯に近い準位を示す白金が一層好ましい。代表的な白金の再結合準位は、伝導帯から０．２３ｅＶ程度なので、比較的浅い準位である。そのため、例えば逆バイアス電圧印加時に発生する漏れ電流が小さくなる。以上の観点から、本発明を実施する上で最も好ましい遷移金属は、白金である。
【実施例１】
【００４６】
次に、本発明のより好ましい実施の形態である実施例１について、図２を用いて説明する。図２は、本発明の実施例１を示す要部断面図である。
実施例１は、ｐ型アノード層５のチップ外周側端部における形状の実施例である。前記チップ外周側端部とは、活性領域１９と終端構造領域２０との間の遷移領域、つまり活性領域端部１８におけるｐ型アノード層５の端部である。活性領域端部１８において、ｐ型アノード層５のｐｎ接合が深さＸjからｎ型ドリフト層２の表面に向って徐々に減少する領域の曲率半径のうち、前記曲率半径の値が最も長い値をＬjとする。図２において、Ｌjは、ｐｎ接合が平面な部分の端部から、ｐｎ接合がｎ型ドリフト層２の表面と交差する箇所までの長さとなる。この曲率半径Ｌjが、ｐ型アノード層５の拡散深さＸjよりも大きいことが好ましい。さらに前記Ｌjが、前記Ｘjの２倍よりも大きいことが好ましい。さらに前記Ｌjが、前記Ｘjの３倍よりも大きいことが好ましい。
【００４７】
実施例１の作用効果について、図を用いて以下に説明する。図３は、実施例１の作用効果を説明するための要部断面模式図である。図３（ａ）は、酸化膜１５の開口端部５４において、ｐｎ接合５５が円筒状に湾曲した場合の断面模式図である。
【００４８】
例えば図３（ａ）の紙面奥行き方向にてストライプ状に酸化膜１５をパターンし、前記酸化膜１５をマスクとして、ボロンをイオン注入でシリコン基板表面に注入し、熱拡散をさせたときを考える。熱拡散をさせた後、開口端部５４では、よく知られているようにｐｎ接合５５はボロンの横方向拡散により円筒状に湾曲する。このように円筒状に湾曲したｐｎ接合５５に逆バイアス電圧を印加すると、空乏層５２はｐｎ接合５５の形状を反映して、ｎ型ドリフト層２にも湾曲して広がる。このとき湾曲部の空乏層５２の電界強度は、平面接合の場合よりも電界強度が高くなる。
【００４９】
そこで、前記ｐ型アノード層５の円筒の半径（つまり曲率半径）がどれだけ大きくなれば、電界強度が平面接合と同程度に緩和されるかを調べるために、円筒状の空乏層５２において電界強度がどれだけ高くなるかを見積もってみる。
【００５０】
まず図３（ａ）に示すように、ｐ型アノード層５が半径ｒjにて円筒状に分布しているとする。つまりｐｎ接合５５は円筒状の形状であり、以下円筒接合と呼ぶ。また、ｐｎ接合５５に逆バイアス電圧が印加されたときに広がる空乏層５２は半径ｒdの円筒状にｎ型ドリフト層２の中を広がるとする。このときｒdは空乏層５２の端部までの空乏層幅となる。ここで、ｐ型アノード層内部に広がる空乏層の幅は、簡単のために無視できるほど十分小さいとする。空乏層の広がりが動径方向のみに依存する、つまり等方的であるとすると、空乏層５２の任意の深さｒにおいては、電界強度Ｅの空間勾配（発散）は動径方向のみを考慮した円筒座標系のポアソンの式に従う。そのため、ポアソンの式は以下のようになる。
【００５１】
【数２】
0005671867.tif 000003
ここで、ＮDはｎ型ドリフト層のドナー濃度、ｑは電荷素量、εSはシリコンの誘電率である。さらに、高い電圧が印加されて空乏層５２が十分広く広がったときを考えて、ｒdはｐｎ接合の深さｒjに対して、ｒj≪ｒdであるとする。この近似条件とｒdにおける電界強度が０であるという境界条件を用いて式（２）を解くと、距離がｐｎ接合の位置であるｒjにおける電界強度が最大電界強度となり、その値は次式のように表される。
【００５２】
【数３】
0005671867.tif 000004
ここで、ＥCylは、円筒接合の場合の電界強度という意味である。印加された電圧がある値Φ0であるとすると、Φ0は電界分布を距離ｒjからｒdまで積分した値に比例するから、ｒj≪ｒdを考慮すると、Φ0は式（３）から、
【００５３】
【数４】
0005671867.tif 000005
となる。
【００５４】
次に、図３（ｂ）に示す平面接合における最大電界強度を見積もる。
平面接合では、空乏層は深さ方向に１次元的に広がるので、電界強度Ｅの空間勾配（発散）は深さ方向（ｘ方向）のみを考慮したデカルト座標系のポアソンの式である、
【００５５】
【数５】
0005671867.tif 000006
に従う。ここで前記の円筒接合と同様に、高い電圧が印加されて空乏層５２が十分広く広がったときを考えて、空乏層幅ｘdは、ｐｎ接合５５の深さｘjに対して、ｘj≪ｘdであるとする。この近似条件とｘdにおける電界強度が０であるという境界条件を用いて式（５）を解くと、距離がｐｎ接合の位置であるｘjにおける電界強度が最大電界強度となり、次式のように近似的に表すことができる。
【００５６】
【数６】
0005671867.tif 000007
ここで、ＥPPは、平面接合の場合の電界強度という意味である。印加された電圧がある値Φ0であるとすると、Φ0は電界分布を距離ｘjからｘdまで積分した値に比例するから、ｘj≪ｘdを考慮すると、Φ0は式（６）から、
【００５７】
【数７】
0005671867.tif 000008
となる。
【００５８】
円筒接合と同じΦ0の電圧が前記平面接合にも印加されたときに式（４）と式（７）が等しくなると仮定すると、ｒdとｘdは次式のようになる。
【００５９】
【数８】
0005671867.tif 000009
よって円筒接合における最大電界強度と平面接合の最大電界強度の比βは、式（８）を式（６）に代入し、式（３）と式（６）から、
【００６０】
【数９】
0005671867.tif 000010
となる。
【００６１】
まず式（８）において、ｒjをパラメータとしたときのｒdとｘdの関係を、図４（ａ）に示す。円筒接合では空乏層は横方向（ｎ型ドリフト層２の表面に水平な方向）にも広がるので、図３（ａ）において円筒状のｐ型アノード層５からｎ型ドリフト層２の空乏層５２に供給できる空間電荷量は、平面接合の場合よりも小さくなる。そのため、ｎ型ドリフト層２の空乏層５２の空乏層幅ｒdは、平面接合の空乏層幅ｘdよりも小さくなる。図４（ａ）によれば、ｒjが小さいほど、つまりｐｎ接合５５の半径が小さいほど、ｘdとｒdの比は大きくなっている。
【００６２】
次に前記のｘdとｒdの関係を元に、平面接合において空乏層がｘdだけ広がったときの、円筒接合と平面接合における最大電界強度の比β（式（９））の値を見積もる。
まず定格電圧が３００Ｖの場合を考える。この定格電圧のダイオードは、例えば電源回路に用いられる低損失リカバリーダイオード（Ｌｏｗ  Ｌｏｓｓ  Ｄｉｏｄｅ，ＬＬＤ）などがある。ダイオードへの印加電圧が３００Ｖの場合、平面接合にて広がる空乏層幅ｘdは、ｎ型ドリフト層２のドナー濃度にもよるが、３０〜５０μｍ程度であり、典型的には４０μｍ程度である。そして、ｐ型アノード層の深さｒj（＝ｘj）が、０．５〜３．０μｍであるとする。このときに、式（９）から電界強度比βとｒdの関係は、図４（ｂ）のようになる。例えばｒjが１．０μｍのとき、平面接合でｘdが４０μｍ広がるとすると、円筒接合ではｒdが図４（ａ）から約１５μｍとなる。このときのｒjとｒdの値におけるβは、図４（ｂ）から、２．８となる。つまり、平面接合に対して円筒接合の最大電界強度は２．８倍となる。アバランシェ降伏のインパクトイオン化率は電界強度に対して極めて敏感に増加する。例えば電界強度が前記のように２．８倍増加すれば、インパクトイオン化率は１桁以上増加する。これに対してｒjが２．０μｍになったとする。すると、ｘdが４０μｍのときに円筒接合のｒdは同じく約１８μｍとなる。このときβは同じく１．０倍となり、平面接合の最大電界強度と等しい大きさまで減少する。単純に考えれば、ｘjが１．０μｍの平面接合の端部に、ｒjが２．０μｍの円筒接合を設ければよいことになる。しかしながら、１つの遷移金属に対して拡散係数は一義的に決まるから、１回の拡散でこのように平面接合と端部の円筒接合で異なる深さの接合を形成することはできない。
【００６３】
そこで、図２に示すように、ｐｎ接合の端部からシリコン基板の表面に平行な方向に向って徐々に濃度が減少する横方向拡散部分の長さＬjを、Ｘjよりも長くする。このようにすることで、ｐｎ接合の曲率半径はＸjよりも実効的に大きくなるので、前記の考察におけるｒjをＸjよりも大きくした構造と等価になる。
【００６４】
実際の解析には、曲率半径を可変にしたことで空乏層の等方性が崩れるので、方位角方向の成分も考慮しなければならない。しかしながらＬjがＸjよりも大きい場合のみを考えるので、上記の等方的な考察よりも電界強度は緩和される方向であり、上記の等方的な考察でも電界強度比βの見積もりは十分成り立つ。上記のように定格電圧が３００Ｖの例では、ＬjがＸj（１．０μｍ）の２倍となれば、最大電界強度比βが１．０となり、平面接合と同じ電界強度となるので、耐圧の低下が抑えられる。
【００６５】
次に、定格電圧が１２００Ｖの場合を考える。この定格電圧のダイオードは、例えば同じ１２００Ｖクラスの絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）を用いたインバータ等に併用される還流ダイオード（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ，ＦＷＤ）がある。印加電圧が１２００Ｖの場合、平面接合にて広がる空乏層幅ｘdは、１２０〜２５０μｍ程度であり、典型的には２００μｍ程度である。そして、ｐ型アノード層の深さｒj（＝ｘj）は、典型的には１．０〜５．０μｍである。このとき式（９）から、電界強度比βとｒdの関係は図４（ｃ）のようになる。ここで、図４（ｂ）と同図（ｃ）は、ｒjが同じであれば曲線も同じ曲線であることに注意する。例えばｒjが２．０μｍのとき、平面接合でｘdが２００μｍ広がるとすると、円筒接合ではｒdが図４（ａ）から約５９μｍとなる。このときのβは、図４（ｃ）から、約２．２となる。つまり、平面接合に対して円筒接合の最大電界強度は２．２倍となる。前述の３００Ｖクラスの考察と同様に、電界強度が前記のように２．２倍増加すれば、インパクトイオン化率は１桁以上増加する。一方、ｒjを２．０μｍから３．０μｍに１．５倍だけ増加させたとする。すると、ｘdが２００μｍのときに円筒接合のｒdは同じく約６５μｍとなる。このときβは１．２倍となり、平面接合の最大電界強度近い値まで減少する。耐圧が１２００Ｖの例でも、ＬjがＸj（１．０μｍ）の１．５倍となれば、最大電界強度比βが１．２となり、平面接合に十分近い電界強度となるので、やはり耐圧の低下が抑えられる。
【００６６】
ここで、実際にはβの見積もりは、式（８）と式（９）から、平面接合における空乏層幅ｘdとｐ型アノード層の拡散深さｒj（＝ｘj）さえわかれば、求められる。すなわち定格電圧によらずに、広がる空乏層幅さえ決まれば、βの見積もりは行えることになる。それゆえ、実施例１の構造においてＬjとｘjの比が決まれば、円筒接合と平面接合の最大電界強度比βは、一義的に求めることができる。つまり、実施例１の冒頭で述べた、「前記ｐ型アノード層５の円筒の半径（つまり曲率半径）がどれだけ大きくなれば、電界強度が平面接合と同程度に緩和されるか」は、普遍的に求めることができる。そこで、前述の３００Ｖクラス、および１２００Ｖクラスの考察を拡張し、Ｘj（＝ｒj）と平面接合の空乏層幅ｘdについて、さまざまな組合せを考えて計算した結果が、図５に示したグラフである。図５は、図２のｐ型アノード層５の拡散深さＸjに対する活性領域端部１８の長さＬj（つまり、ｐ型アノード層端部の横方向長さ）に対する、平面接合と円筒接合の最大電界強度比βの依存性を示した特性図である。まずＬjがＸjと同じときには、βは約２．８である。次にＬjがＸjよりも大きくなる、つまりＬjとＸjの比を１以上とすることだけで、電界強度比βは３倍よりも急速に小さくなるという効果を奏することが、図５のグラフから分かる。つまりＬjとＸjの比を１以上とすることが好ましい。例えば、ＬjとＸjの比（Ｌj／Ｘj）が１．０から１．２に２０％増加するだけで、βは約２．３まで減少する。インパクトイオン化率はインパクトイオン化係数の１次関数であるので、インパクトイオン化率も当然、電界強度に極めて敏感に依存する。上記のようにβが２．８から２．３に減少すると、インパクトイオン化率はおよそ１／３にまで減少するので、それだけでもアバランシェ降伏の発生度合いが十分抑えられる。さらにＬjとＸjの比が１．５になれば、βは約１．６まで減少し、インパクトイオン化率は約１／１０にまで減少するので、アバランシェ降伏はさらに抑えられる。そしてＬjとＸjの比が２以上であると、電界強度比βは１を下回ることがわかる。つまり、ＬjとＸjの比が２以上であれば、アバランシェ降伏はもはや円筒接合ではなく、平面接合で生じるので、素子全体の耐圧は平面接合で決まることが可能である。よって、ＬjとＸjの比が２以上であれば、一層好ましい。さらにＬjとＸjの比が３以上であれば、βは０．６近辺で安定するので、実際の電界強度は平面接合と安定的に同じとなり、なお一層好ましい。
【００６７】
一方、現実の素子では、ｐ型アノード層がチップ表面において矩形状に形成されることが多く、その場合最大電界強度は直線的な一辺の縁ではなく、四隅の角部になり、ｐｎ接合も円筒状から球面上の湾曲となる（以下、簡単に球面接合と呼ぶ）。そのため最大電界強度もさらに増加するので、ＬjとＸjの比に対する最大電界強度比βついても、球面接合の効果を考慮する必要がある。２次元においてデカルト座標から円筒座標に座標変換するときのヤコビアンは１／ｒであり、３次元の極座標の場合は１／（ｒ2ｓｉｎθ）であるから、等方的な場合はｓｉｎθを１として１／ｒ2となる。このヤコビアンは、ポアソンの式において、電界ベクトルの発散の係数となるので、ポアソンの式を積分して電界強度を計算する場合に、座標変換による係数が円筒座標のｒ2から極座標のｒ3となる。つまり大雑把に言えば、円筒接合における２次元の最大電界強度の比が、球面接合になるとさらに３／２（＝１．５）乗倍されると思えばよい。従って、例えば平面接合に対して円筒接合の最大電界強度が３倍になれば、球面接合の場合は平面接合の３1.5倍、つまり約５．２倍となる。すると、ＬjとＸjの比に対しては、βが１以下となるのは、２1.5、つまり約２．８倍である。よって、球面接合の効果を考慮しても、ＬjとＸjの比は３以上であることが、なお一層好ましい。勿論、球面効果においても、ＬjとＸjの比が１以上、特に２以上であれば、耐圧低下を抑制できることは明らかである。
【００６８】
ここで、前述の本発明の基本構成を考えると、本発明ではアクセプタ化した遷移金属を有するｐ型アノード層を形成する。このアクセプタ化した遷移金属を有するｐ型アノード層は、通常のボロンからなるｐ型アノード層に比べて、その拡散深さ（Ｘj）は浅くなり、０．５〜３μｍ程度である。そのため、上記のように少なくともＬjがＸj以上とするｐｎ接合端部の形状は、アクセプタ化した遷移金属を有するｐ型アノード層を備えた本発明のダイオードでは、本質的に不可欠な構成である。また、少なくともＬjをＸjの２倍以上とすることで、湾曲した円筒接合もしくは球面接合の最大電界強度が平面接合と同じ値かそれ以下になることは、本発明において初めて見出された、先行技術からは予測し得ない効果である。
【実施例２】
【００６９】
次に、本発明の実施例２について、図６を用いて説明する。
図６は、本発明の実施例２を示す要部断面図および断面模式図である。図１に示した本発明の基本構成に対する実施例２の相違点は、反転増進領域４３の上面に、反転増進領域４３のドーピング濃度よりも高濃度のｐ型領域３が形成され、且つｐ型領域３はｐ型アノード層５の表層ともなっていることである。またｐ型領域３は、シリコン中でアクセプタとなる典型元素、例えばＢ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）といった典型元素を導入して、典型元素による点欠陥層４０ａを形成していることも特徴である。
【００７０】
これらの元素を導入する際に、点欠陥、特に空孔、複空孔が発生する。そしてこれらの元素自体が、シリコン中ではアクセプタとなる。そのため、点欠陥を形成しつつ、これらの元素が特に半導体基体表面においてｐ型アノード層５の濃度が増えて、電極とのコンタクトが低抵抗となり、順方向電圧などの電気的特性が安定する。
【００７１】
また、後述するように、前述の典型元素は、基本的に点欠陥として導入される。例えば、前記の典型元素をイオン注入で導入した後の熱履歴は、温度を１０００℃以下、および前記温度を維持する時間も例えば１０分以上２時間以下、好ましくは１時間以下として、点欠陥が結晶格子にできるだけ回復しないようにする。つまり導入された点欠陥により、再結合中心濃度も熱平衡濃度より大きくなる。そのため、これらの元素の濃度が高い領域では、ライフタイムが小さくなり、少数キャリア（この場合は正孔）のｎ型ドリフト層２への注入が抑えられる。その結果、遷移金属のアクセプタ化が点欠陥により増進されて反転増進領域４３が形成されることでｐ型アノード層５の濃度が増加するにも関わらず、ダイオードの逆回復電流も低減され、ソフトリカバリーとなる。
【００７２】
さらに実施例２を応用して、終端構造領域のガードリング層あるいはチャネルストッパー領域を形成した構造を説明する。
図７（ａ）は、この発明の実施例２にかかる半導体装置の要部断面図である。図７（ｂ）は、同図（ａ）の中心部の断面Ａ−Ａ'に沿ったドーピング濃度分布図である。活性領域１９の平面接合部分、つまりｐｎ接合がｎ型ドリフト層２の表面に平行で且つ一様な部分については、図６と同じ構成である。そして活性領域端部１８については、図７の破線で囲った領域Ｐは、実施例１にて述べた好ましい範囲の構成であるとする。活性領域１９のｐ型アノード層５は、典型元素による点欠陥層４０ａによりアクセプタ化が増強された反転増進領域４３とｐ型領域３を備えている。そしてｐ型アノード層５は、アノード電極６と接している。さらに、このｐ型アノード層５と同じ構成を、終端構造領域２０におけるｐ型ガードリング領域３ａとチャネルストッパー領域４も備えている。このｐ型ガードリング領域３ａとチャネルストッパー領域４は、フィールドプレート３６と接している。ｐ型ガードリング領域３ａとチャネルストッパー領域４は、そのチップ外周側もしくは内周側の端部が、実施例１に示した好ましい構成を備えており、その点はｐ型アノード層５の領域Ｐと同様である。なおｐ型ガードリング領域３ａは、図７では片方の終端構造領域２０あたりで１個となっているが、定格電圧に応じて、２個以上であってもかまわない。また、定格電圧が低い場合（例えば１００Ｖ）は、終端構造領域２０において、ｐ型ガードリング領域を省略してチャネルストッパー領域４だけでも構わない。
【００７３】
次に、図７（ａ）に示した実施例２の具体的な構成について説明する。
ｎ型半導体基板１はＡｓドープの基板、ｎ型ドリフト層２はリンドープのエピタキシャル成長層である。たとえばｎ型半導体基板１の厚さは５００μｍであり、その不純物濃度は２Ｅ１９／ｃｍ3である。また、たとえばｎ型ドリフト層２の厚さは８μｍであり、その不純物濃度は２Ｅ１５／ｃｍ3である。ｎ型ドリフト層２の表面の一部は酸化膜１５により被覆されており酸化膜１５のチップ外周側もしくは内周側端部は、順テーパーである。ｐ型アノード層５、ｐ型ガードリング領域３ａ、チャネルストッパー領域４はいずれも、典型元素による点欠陥層４０ａによって遷移金属のアクセプタが増強された反転増進領域４３を備えている。さらに反転増進領域４３の上面には、反転増進領域４３よりも高濃度のｐ型領域３が接している。前記反転増進領域４３は、アクセプタ化した遷移金属を備えており、ここでは白金を用いている。この反転増進領域４３は、ｎ型ドリフト層２の表面にて酸化膜１５が開口している領域の下部及び酸化膜１５端部のテーパー部にかけて形成されている。反転増進領域４３の接合深さはたとえば０．５〜３μｍである。この反転増進領域４３は、ｎ型ドリフト層２の表面近傍領域にパイルアップした高濃度の遷移金属のアクセプタ化によって、ｎ型ドリフト層２がｐ型に反転してできたものである。反転増進領域４３の深さは、ｎ型ドリフト層２へのイオン注入等により導入された典型元素による点欠陥層４０ａの深さ、遷移金属の熱拡散条件およびその後の熱処理条件によって変化する。またｐｎ接合部の端部の濃度分布は、酸化膜のテーパー形状、酸化膜リン濃度により制御することができる。裏面のカソード電極７は、ｎ型半導体基板１の裏面に接するように形成されている。また、チャネルストッパー領域４は、ｎ型ドーパントの拡散によりｎ型のチャネルストッパー領域としてもかまわない。
【００７４】
ｐ型ガードリング領域３ａのチップ内周側および外周側端部においても、逆バイアス電圧印加時には、電界強度が増加する。この電界強度の増加はｐ型アノード層５の活性領域端部１８と同じ理由であり、円筒接合もしくは球面接合による作用である。それゆえ、ｐ型ガードリング領域３ａについても、ｐ型アノード層５と同様に、チップ外周側および内周側端部の形状を、実施例１における構成を満たすようにすることが、当然好ましい。また、後述するように実施例２のｐ型ガードリング領域３ａは、ｐ型アノード層５と同じ工程にて形成が可能となるので、図２４に示す先行技術のようなｐ型ガードリング領域３ａ形成用の別工程は不要となり、製造コストを大幅に減らすことができる。チャネルストッパー領域４についても、ｐ型ガードリング領域３ａと同様に形成して前記の効果を奏することが可能である。
【実施例３】
【００７５】
次に、本発明の実施例３について、図８を用いて説明する。
図８は、本発明の実施例３を示す要部断面図および断面模式図とである。実施例３の特徴は、図１に示した本発明の基本構成において、遷移金属のアクセプタ化を増強させるために導入する点欠陥層が、希ガス元素を含むことである。つまり、点欠陥層は希ガス元素による点欠陥層４０ｂである。希ガス元素は、Ｈｅ（ヘリウム）、Ｎｅ（ネオン），Ａｒ（アルゴン），Ｋｒ（クリプトン），Ｘｅ（キセノン）、Ｒｎ（ラドン）のいずれかである。あるいは、これらを組合せて注入しても構わない。
【００７６】
実施例２の場合、図６に示すｐ型領域３があることで、典型元素による点欠陥層４０ａの結晶性がある程度回復すると、少数キャリア（正孔）の注入効率も増加することがある。特にｐ型領域３からの正孔の注入を極力抑えたい場合は、点欠陥として導入した物質が、シリコン中でアクセプタ化しない元素が好ましい。そこで実施例３のように希ガス元素をイオン注入することで点欠陥を導入すれば、余計なアクセプタ化を抑えることができ、且つ空孔を主体とする点欠陥も導入できるから、遷移金属のアクセプタ化を増強させることができる。
【実施例４】
【００７７】
次に、本発明の実施例４について、図９を用いて説明する。
図９は、本発明の実施例４を示す要部断面図および断面模式図とである。実施例４の特徴は、図１に示した本発明の基本構成において、遷移金属のアクセプタ化を増強させるために導入する点欠陥層が、シリコン中でドナー化する元素を含むことである。つまり、点欠陥層はドナー元素による点欠陥層４０ｃである。ドナー化する元素としては、Ｐ、Ａｓ、セレン（Ｓｅ）、硫黄（Ｓ），水素（Ｈ）、酸素（Ｏ）、リチウム（Ｌｉ）などである。前記の元素の他にも、ドナー化する元素であれば、原則的には構わない。
【００７８】
前述のように実施例２の場合、図６に示すｐ型領域３があることで、典型元素による点欠陥層４０ａの結晶性がある程度回復すると、少数キャリアの注入効率も増加することがある。特にｐ型領域３からの注入を極力抑えたい場合は、シリコン中でアクセプタ化しない元素が好ましい。そこで、シリコン中でドナー化する元素をイオン注入で導入すれば、空孔を主体とする点欠陥が導入できるから、ｐ型アノード層５のｐｎ接合に近い部分において、遷移金属のアクセプタ化を増強させることができる。さらにドナー元素であるため、シリコン・ウェハーの表面付近ではドナー濃度が高くなり、反転増進領域４３の濃度を若干補償し、ネットドーピング濃度が図９（ｂ）のように減少する。そのために、少数キャリアの注入も抑えることができるので、ソフトリカバリー効果も一層強くすることができる。つまり、ドナー元素の点欠陥により反転増進領域４３が形成されてｐ型アノード層５の濃度が増加する領域ができるにも関わらず、ｐ型アノード層５の表層は濃度が下がって注入効率が低減されて、ソフトリカバリーとなる。
【実施例５】
【００７９】
次に実施例５として、実施例２のダイオードを製造する製造方法を説明する。
図１０は、本発明の実施例２を製造する代表的な工程における要部断面部分のフロー図である。定格電圧は、２００Ｖとした。以下、遷移金属は白金として説明するが、勿論前述した他の遷移金属を用いても、同様に製造可能である。
（図１０（ａ））
まず、Ａｓ（砒素）を含む低抵抗のｎ型半導体基板１の上面に、ｎ型ドリフト層２を厚さ２０μｍ、比抵抗を１０Ωｃｍにてエピタキシャル成長させる。つづいて、ｎ型ドリフト層２の表面上にたとえば厚さ９００ｎｍの酸化膜１５を熱酸化にて形成する。次にＰＯＣｌ3ガス中１０００℃程度で数時間の処理を行い酸化膜表面にリンガラスを形成する。次に酸化膜表面をＣＦ4＋ＣＣｌ4混合ガス、パワー３００Ｗのプラズマ中で２０秒間のプラズマ処理を行う。ここまでの工程が終了した状態を、図１０（ａ）に示す。
（図１０（ｂ））
そして、フォトリソグラフィ技術およびエッチングにより、厚さ０．９５μｍの酸化膜厚（熱酸化膜とリンガラスの合計厚さ）に対して、活性領域の形成領域に対応する部分の酸化膜を除去する。このエッチングにより、活性領域端部における酸化膜開口部のテーパー部の横方向長さＬOTは、４．７μｍとなった。このＬOTは、前記酸化膜厚の４．９倍の長さである。つづいて、酸化膜１５の残部をマスクとしてｎ型ドリフト層２にＢ（ボロン）をイオン注入する。このときのドーズ量は５Ｅ１５／ｃｍ2であり、加速電圧は５０ｋＶである。ここまでの工程が終了した状態を図１０（ｂ）に示す。
（図１０（ｃ））
さらにｎ型半導体基板１の下面または活性領域を形成する領域のｎ型ドリフト層２の上面に、白金を１重量％含有したシリカペーストを塗布し、９３０℃で１時間の熱処理をおこなう。ここまでの工程が終了した状態を図１０（ｃ）に示す。
（図１０（ｄ））
その後、塗布したシリカペーストを弗酸にて除去する。これによって、ｎ型ドリフト層２の活性領域の表面近傍および終端構造領域の表面近傍がｐ型に反転し、反転増進領域４３が形成される。またｎ型半導体基板１の下面表層にもＰｔが高濃度に偏析するが、ｎ型半導体基板１は、ｎ型ドーパント濃度が高いため、Ｐｔによるｐ層への反転は起きない。ここまでの工程が終了した状態を図１０（ｄ）に示す。
（図１０（ｅ））
つづいて、たとえばウェハー表面に厚さ５μｍのＡｌ−Ｓｉ合金をスパッタリングによって積層する。そして、フォトリソグラフィ技術およびエッチングにより、Ａｌ−Ｓｉ合金層を所望の形状にパターニングする。しかる後、Ｎ2雰囲気中で５００℃、１時間の熱処理をおこない、ｐ型領域３に接する低抵抗性のアノード電極１６を形成する。なお、アノード電極１６は、純Ａｌを真空蒸着することにより形成されていてもよい。最後に、ｎ型半導体基板１の裏面にチタン（Ｔｉ）、ＮｉおよびＡｕを真空蒸着もしくはスパッタリングにより積層してカソード電極１７を形成する。たとえば、Ｔｉの厚さは０．７μｍであり、Ｎｉの厚さは０．３μｍであり、Ａｕの厚さは０．１μｍである。ここまでの工程が終了した状態を図１０（ｅ）に示す。
【００８０】
なお実施例５では、白金の熱拡散につづいてアノード電極１６とカソード電極１７を形成するとしたが、この順番に限らない。たとえば、白金の熱拡散後、アノード電極１６およびカソード電極１７の形成前に、半導体装置全体の厚さが３００μｍ程度になるように、ｎ型半導体基板１の裏面をバックグラインドにて研削してもよい。そうすれば、シリコンの体積が減少し、放熱特性が向上する。
【００８１】
次に、前述の実施例５による製造方法の作用効果を説明する。
まずＰｔによるｎ型シリコンのｐ型反転層の形成について説明する。Ｐｔは、ｎ型シリコンの少なくとも一方の表面より拡散される。Ｐｔは、シリコンの格子間を拡散し、８００−１０００℃程度の拡散温度で短時間にシリコン・ウェハー全体に拡散し平衡状態に達する。この格子間のＰｔ原子は、シリコン結晶の空孔を介して、シリコン格子位置に配置した時、安定化する。更に、この格子位置のＰｔがアクセプタ準位を形成すると考えられる。前述のように、具体的な白金拡散のメカニズムは、以下のように考えられている。
Ｐｔ（ｉ）＋Ｖ⇔Ｐｔ（ｓ）…（Ｅ３）
Ｐｔ（ｉ）⇔Ｐｔ（ｓ）＋Ｉ…（Ｅ４）
ここで、Ｐｔ（ｉ）は格子間Ｐｔ原子、Ｐｔ（ｓ）は格子位置Ｐｔ原子、Ｖは空孔、ＩはＳｉ自己格子間原子である。（Ｅ１の作用は、フランク・ターンブル（Ｆ−Ｔ）メカニズム、（Ｅ２）の作用は、キックアウトメカニズムと呼ばれる。Ｐｔ(ｓ)が、アクセプタとして作用すると考えられる。一方Ｐｔ(ｉ)は、拡散速度が、通常ドーパントのＢやＰに比べて大きく早期にウェハー内で平衡に達し、Ｐｔ（ｓ）濃度は、ＶやＩの濃度（分布）によって決まる。よって故意にＶを導入することで、Ｐｔ（ｓ）濃度分布を制御できる。つまり、シリコンの点欠陥にＰｔが移動して点欠陥と結合し、Ｐｔが格子位置に配置されることでアクセプタとなる。この点欠陥の濃度が増加することで、アクセプタ化するＰｔの濃度も増加する。その結果、高濃度で安定なｐ反転層形成を形成できると、発明者は推測した。またシリコン中のｎ型不純物との補償でｐｎ接合が形成されるため、シリコン空孔分布が表面近傍にピークを持ち、ウェハー内部では低濃度であることが必要である。一般的に空孔密度は、シリコン・ウェハーの表面で高くなるため、格子位置のＰｔ密度は表面付近で高いＵ字型分布を取り、従ってＰｔによるアクセプタ濃度も同様なＵ字型分布を取ると考えられる。シリコン中のＰｔの挙動については、ｎ型シリコンへのＰｔ拡散により形成される伝導帯から０．２３ｅＶの深い順位がアクセプタとして働き、この準位の密度はＵ字型分布を取ることが知られている。
【００８２】
次に、点欠陥の形成とその導入方法について説明する。点欠陥の導入により、遷移金属のアクセプタ化とその増進効果に欠かせない空孔等が形成される。
点欠陥導入の第１の方法としては、シリコン表面で密度が大きく、シリコン・ウェハープロセスに適合する点欠陥形成手段として、イオン注入法が挙げられる。イオン注入により、シリコン表面から加速されたイオンが入ると、原子または電子雲と衝突を繰り返しながらそのエネルギーを失い最後にシリコン内で停止する。その距離が飛程Ｒｐと呼ばれるパラメータである。上記イオンの減速過程において、原子核との衝突により、シリコン原子の移動に伴う、点欠陥の生成が行われる。この原子との衝突過程は、注入イオンの重さ、大きさや運動エネルギーにより点欠陥形成分布状態が異なる。また夫々のイオン種において、単位面積あたりの注入イオン量が増えれば、点欠陥密度は増加する。通常、ｎ型シリコンに対して、ＢやＡｌのイオン注入はアクセプタの形成、ＡｓやＰはドナーの形成に使われるが、本発明における点欠陥形成用途としてはどちらでも良い。しかしｐ型不純物であるＢやＡｌの方が、ｎ型シリコンのｐ型化にとっては効率的であることは言うまでも無い。またイオン注入法を用いれば、酸化膜とシリコンの飛程の差により厚い酸化膜をマスクとしてシリコン露出面のみに点欠陥を導入することが容易に出来る。
【００８３】
点欠陥導入の第２の方法としては、プラズマのシリコン表面の処理が考えられる。
例えば前述したようなＣＦ4＋ＣＣｌ4混合ガスを数百ワット以上で長時間の処理を実施すれば、シリコン基板表面付近の点欠陥密度は増加する。この第２の方法では、上記イオン注入ほど深さ方向の制御性は無いが容易に点欠陥の導入が可能である。
【００８４】
点欠陥導入の第３の方法としては、前述したヘリウムなどの希ガスのイオン注入や、あるいは電子線の照射が考えられる。加速電圧の調整や、アルミニウム板等の減速材を用いることで、点欠陥密度の深さ方向分布を制御し表面付近の点欠陥濃度を増すことは可能であり、照射回数で点欠陥密度を制御できる。
【００８５】
点欠陥導入の第４の方法としては、サンドブラスト法等の微粒子をシリコン表面に衝突させることで、表面付近の点欠陥密度を増加させる方法もある。
点欠陥導入の第５の方法としては、高温での熱処理での表面での点欠陥密度増加である。表面抵抗維持のためには高温でのシリコン表面からのドーパント原子離脱防止のため、ドーパント雰囲気（例えばリン雰囲気）でのアニールが望ましい。
【００８６】
以上のように、点欠陥の導入には様々な好ましい方法がある。
次に酸化膜窓内への選択的な遷移金属の導入方法と、それによる選択的なｐ型の反転増進領域の形成方法について述べる。
【００８７】
酸化膜を形成した後に酸化膜を開口し、酸化膜開口部にてシリコンの表面を露出させてからシリコン表面の全面に遷移金属を拡散させると、遷移金属は前記露出部のシリコン表面付近に偏析する。一方、酸化膜下では遷移金属の原子は、Ｓｉ−ＳｉＯ2界面を通ってＳｉＯ2内に取りこまれるため、酸化膜下のシリコン層はｐ型への反転に至らない。そこで、遷移金属のアクセプタ化によるｐｎ接合を、シリコン表面に選択的に形成のために、Ｐｔの酸化膜取り込みを利用する。このとき、遷移金属のアクセプタ化によるｐｎ接合が、実施例１の如く形成されるようにするには、酸化膜開口部の端部の形状を所望の形状に制御した上で形成し、その後に遷移金属をシリコン内に拡散する。このようにすれば、遷移金属のアクセプタ化によるｐｎ接合の端部の分布形状を制御することができる。なお遷移金属の拡散はシリコン表面の表からでも裏からでもどちらでも良い。なぜならば、シリコン中の遷移金属の拡散係数はボロンなどの典型元素よりも数桁から１０桁以上大きい。そのため、表面あるいは裏面のどちらから導入しても、シリコンとシリコン酸化膜界面付近のシリコン中の遷移金属はシリコン酸化膜にとらわれて、シリコン中に抜け出さないからである。更に、酸化膜上にＰＳＧ（リンガラス）層を形成するとか、酸化膜表面に高濃度のリンをドープした構造は、酸化膜中への遷移金属の取り込みを助長し、ｐ型の反転増進領域の形成に効果的である。これは、リンガラス層による遷移金属のゲッタリング効果として知られている。リンガラスを用いれば、例えば図１１に示すように、リンを含有しない酸化膜の必要厚さをＤとすると、リンガラスはそれよりも薄い厚さｄにて白金を取り込むことが可能となる。
【実施例６】
【００８８】
次に実施例６として、シリコン表面（つまりｎ型ドリフト層の表面）に点欠陥を導入する他の導入方法を説明する。
図１２は、本発明の実施例５にて示した製造方法において、図１０（ｂ）のシリコン表面へのイオン注入法とは別の点欠陥導入方法を示した要部断面図である。図１２（ａ）は、シリコンの表面にプラズマ処理を施す方法である。例えばＣＦ4＋ＣＣｌ4混合ガスを数百ワット以上で長時間の処理を実施すれば、表面付近の空孔密度は増加する。実施例６の方法では、上記実施例５で用いたイオン注入に比べて、ｎ型ドリフト層２の一層浅い表層に、点欠陥を導入することが可能である。図１２（ｂ）は、実施例３にて述べたような、シリコンの表面に希ガスをイオン注入する方法である。希ガス元素としては、Ｈｅ、Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ、Ｒｎがある。また、希ガスではないが、実施例４にて述べたように、シリコン中でドナーを示す元素であっても構わない。ドナー化する元素としては、Ｐ、Ａｓ、Ｓｅ、Ｓ，Ｈ、Ｏ、Ｌｉなどである。図１２（ｃ）は、シリコンの表面に遷移金属をイオン注入する方法である。遷移金属は、前述のようにシリコンにてアクセプタ化する金属であればよく、Ｐｔ、Ｐｄ、Ａｇ、Ａｕ、Ｃｏ、Ｖ、Ｎｉ、Ｆｅ、Ｃｒ、Ｍｎがある。また、後の拡散工程（図１０（ｃ）に相当）にて導入する遷移金属と同じ遷移金属をイオン注入してもよいし、それ以外で上記の遷移金属であっても構わない。
【実施例７】
【００８９】
次に、白金などの遷移金属拡散領域を選択的に形成するためのマスクとなるＳｉＯ2酸化膜厚について述べる。上述のように、プロセス初期に酸化膜を形成し、遷移金属拡散領域を形成する部分を選択的にエッチングする。このとき必要な酸化膜厚は、次式（１０）のように求めることができる。拡散源存在下における遷移金属の濃度分布は
【００９０】
【数１０】
0005671867.tif 000011
で与えられる。ＮSiは遷移金属の濃度、Ｎ0は表面遷移金属濃度、ｘSiは遷移金属がシリコンの内部を拡散する距離、ＤSiはシリコン中の遷移金属の拡散係数、ｔは拡散時間である。ｅｒｆｃは相補誤差関数である。拡散係数ＤSiは
【００９１】
【数１１】
0005671867.tif 000012
であり、Ｄ∞は定数、Ｅaは活性化エネルギー、ｋはボルツマン定数、Ｔは絶対温度である。遷移金属が白金の場合、Ｅaは約２．０  ｅＶである。９００℃における白金の拡散係数は約３．０Ｅ−８  ｃｍ2／ｓである。拡散係数については、例えば非特許文献１に記載されている。遷移金属を拡散させるときのシリコン基板の厚さは、例えば３００μｍである。
【００９２】
実際の拡散では、遷移金属は格子間拡散により、短時間でＳｉ全体を拡散する。そのため、例えば遷移金属が白金の場合、拡散温度が９００℃、拡散時間が１時間の場合、Ｓｉ内部の白金濃度が１．０Ｅ１２／ｃｍ3、拡散深さ３００μｍとなる。
【００９３】
式（１０）においてＳｉ内部の遷移金属の濃度をＮSiとして、ＮSiがｎ型ウェハードーピング濃度(例えば１．５Ｅ１４／ｃｍ3)に等しいとすると、ＮSi／Ｎ0が０．０４であり、相補誤差関数(ｅｒｆｃ)から、ｘSi＝３００μｍが得られる。
【００９４】
酸化膜中における遷移金属の拡散も同様に
【００９５】
【数１２】
0005671867.tif 000013
で表される。ｘoxは遷移金属が酸化膜表面から拡散する距離、Ｄoxは酸化膜中の遷移金属の拡散係数である。シリコン酸化膜中の白金の活性化エネルギーは約０．７５ｅＶである。例えば拡散温度が９００℃におけるシリコン酸化膜中の白金の拡散係数は、３．０Ｅ−１４  ｃｍ2／ｓである。
【００９６】
例として、９００℃の拡散で白金が０．３μｍの酸化膜を突き抜ける時間を計算してみる。式（１２）においてｘox＝０．３μｍとしてＮOX／Ｎ0が上記の０．０４に等しいとすると、相補誤差関数からｔ＝１時間である。つまり白金の拡散時間が１時間程度までは、０．３μｍ厚酸化膜でマスキング可能であるといえる。実際はＳｉ／ＳｉＯ2界面において、シリコン側の拡散係数が大きいために酸化膜側からシリコン側に向けて白金の吸い出しが起こる。
【００９７】
以上から、３００μｍ厚のシリコンに９００℃で１時間の白金拡散を行った場合、０．３μｍ以上の厚さの酸化膜をマスクとすれば、選択拡散が可能である。
以上の議論を一般化して、拡散時間がｔdにおいて厚さｈOxの酸化膜を遷移金属が突き抜けたとすると、遷移金属の酸化膜中の拡散距離ｘOxをｈOxと置けばよいので、式（１２）は、
【００９８】
【数１３】
0005671867.tif 000014
となる。ＮDはｎ型ドーピング濃度であり、例えばｎ型ドリフト層におけるリンの濃度である。つまり、遷移金属の活性化率を一旦簡単のため１００％とおいて、遷移金属の濃度がＮDと同じ濃度以上になったときに、ｐ型に反転すると仮定する。このときシリコン内部では、シリコン基板の深さ方向全体にわたり遷移金属が拡散するので、シリコン中の遷移金属の拡散距離ｘSiをシリコン基板の厚さｈSiすると、式（１０）は
【００９９】
【数１４】
0005671867.tif 000015
となる。式（１３）と式（１４）より
【０１００】
【数１５】
0005671867.tif 000016
となり、従って、
【０１０１】
【数１６】
0005671867.tif 000017
となる。遷移金属は、一般的にＳｉ中の拡散が格子間拡散であるから、シリコン中の最大拡散深さは、Ｓｉ厚さそのものである。よって、マスク酸化膜厚が一定であれば、シリコン中および酸化膜中の遷移金属の拡散係数比の平方根で決まる。つまり、Ｓｉ中の遷移金属の濃度や拡散時間等のパラメータには一切依存しない。なお、遷移金属拡散の活性化エネルギーは、シリコン中と酸化膜中で異なるが、白金を拡散する温度は通常８００℃から１０００℃の間であり、拡散係数の変化はどちらの媒質中においても、１桁程度である。よって温度を変えた拡散係数比はほとんど変化しないと考えてよい。それゆえ、前記の９００℃の各拡散係数の値を用いると、シリコン中の白金の拡散係数と酸化膜中の白金の拡散係数の比の平方根は、１０００となる。
【０１０２】
以上の解析より、マスク酸化膜厚が決まれば、シリコン中の最大拡散深さは一義的に決まる。つまり、白金のシリコンへの侵入を阻止する最低限の厚さをｈthとおくと、ｈthは
【０１０３】
【数１７】
0005671867.tif 000018
となる。例えば上記のようにＳｉ厚さが３００μｍにおいては、式（１７）と（１６）から、最低限必要な酸化膜厚ｈthは０．３μｍである。よって、これよりも厚い酸化膜であれば、白金の選択的導入が可能である。これまでの解析は拡散源存在下における拡散を考えてきたが、イオン注入のような遷移金属の総不純物量が一定の場合でも、式（１６）と同様の結果となる。そのため、Ｓｉへの選択的導入に最低限必要なマスク酸化膜厚は同じ厚さでよい。
【０１０４】
以上の考察から、遷移金属をシリコン中へ選択的に導入するときに必要なマスクとなる酸化膜の厚さｈoxは、
【０１０５】
【数１８】
0005671867.tif 000019
を満たせばよい。
【実施例８】
【０１０６】
次に、実施例１にて述べた曲率のｐｎ接合の端部形状を得るために、マスクとなる酸化膜１５に必要な形状について説明する。
実施例１にて述べた活性領域端部１８のｐ型アノード層５の形状を形成するには、図２に示すように、酸化膜１５の厚さｈoxと、活性領域端部１８における酸化膜１５のテーパー部の横方向長さＬOTを決めないとならない。図２から酸化膜１５のテーパー部の頂角αは、ｈthを用いて、
【０１０７】
【数１９】
0005671867.tif 000020
のように表すことができる。ここで、ηはＬjとｘjの比（Ｌj／ｘj）であり、実施例１にて述べた好ましい範囲である１以上を満たす係数である。つまり、できるだけ曲率半径の大きい円筒接合（あるいは球面接合）となるように、頂角αの正接よりも酸化膜厚さｈoxとテーパー部の横方向長さＬOTの比は小さいことが好ましい。よって、ＬOTは、下記の式
【０１０８】
【数２０】
0005671867.tif 000021
を満たすことが好ましい。
【０１０９】
例えば、遷移金属が白金とし、白金の拡散温度が９３０℃とする。白金を拡散させるときのシリコン基板の厚さ（ｈSi）を３００μｍとすると、実施例７の記載から、拡散温度が９３０℃においても式（１６）の比はほとんど変わらないので、ｈthは、０．３μｍとなる。一方、白金拡散を行うときのシリコン酸化膜厚さｈOxを決める際には、酸化膜下のシリコンへ白金が侵入することを確実に防ぐために、シリコン酸化膜の厚さにマージンを持たせる。例えば白金拡散前の酸化膜の厚さを１．０μｍとする。この酸化膜の厚さは、熱酸化膜の他にリンガラスなどの堆積膜を含んでいてもよい。そして、白金のアクセプタ化によるｐ型の反転増進領域の深さをｘjを１．０μｍとする。前述のηは、例えば簡単に１とする。これらの値を式（１９）に代入すると、ＬOTは３．３μｍ以上であることが好ましい。酸化膜がさらに厚くなると、ＬOTは３．３μｍよりも長くしないとならない。また、Ｌｊとｘｊの比ηを１から２に増加させると、ＬOTは６．６μｍ以上となる。
【０１１０】
以上の議論から、酸化膜テーパー部のシリコン表面に平行な成分の長さＬOTが、式（１９）を満たすように、酸化膜エッチングの制御をすればよい。酸化膜エッチングの制御とは、酸化膜表層に与えるダメージの度合いとそれを決めるプラズマ処理の条件であるとか、ＨＦの温度、シリコン基板をＨＦに浸漬する時間などを、制御することである。
【実施例９】
【０１１１】
次に、マスクとなる酸化膜の開口部の端部についての好ましい形状である実施例９について説明する。
図１３は、本発明の実施例７のマスク酸化膜の形状において、より好ましい形状を示した要部断面図である。実施例９の特徴は、酸化膜１５の開口端部のテーパーの斜面を、実施例１に示した平坦な斜面から、図１３に示すように下に凸の斜面とすることである。
下に凸の形状には、図１３(ａ)のように２種類かそれ以上の平坦な斜面の組合せとか、図１３（ｂ）のように湾曲した平面などがある。
【０１１２】
円筒接合もしくは球面接合では、逆バイアス電圧印加時の増加する電界強度は、平面接合端部にちかい湾曲部分の曲率に伴って増加する。そこで、テーパーをこのように下に凸の形状にすると、湾曲し始める部分の曲率が小さくでき、且つ外周側（紙面の左側）にｐｎ接合が延長する。それゆえ、前述の湾曲部分の電界強度を緩和することができる。また、ｐｎ接合端部の湾曲部の幅を同じとしたときに、下に凸の形状の方がテーパーの幅を短くすることができる。
【０１１３】
図１４は、酸化膜表面へのプラズマ処理後の弗化水素酸（ＨＦ）によるエッチング形状を示す断面図であり、電子顕微鏡写真から酸化膜１５（ＳｉＯ2）とシリコン（Ｓｉ）の境界を抽出した図である。図１４のシリコンとは、ダイオードではｎ型ドリフト層２のことである。図１４（ａ）は、リンを高濃度にドープした酸化膜上をＣＦ4＋ＣＣｌ4混合ガス、パワー３００Ｗのプラズマ中で２０秒間のプラズマ処理を行った後に、フォトレジストをマスクとしてＨＦエッチングした酸化膜の端部である。これに対して図１４（ｂ）は、上記プラズマ処理を行わずに酸化膜をＨＦエッチングした酸化膜の端部である。明らかに酸化膜上のプラズマ処理により、酸化膜厚傾斜部長さＬOTは増加し、テーパー角度は緩やかになり、しかもテーパー部は下に凹の形状になっている。上記のプラズマ処理とは別に、ドーズ量が１Ｅ１４／ｃｍ2、加速電圧が５０ｋｅＶにおけるリンイオン注入によっても、ほぼ同様なエッチング形状が得られた。
【実施例１０】
【０１１４】
次に実施例１０として、マスクとなる酸化膜の表面ダメージ導入とサイドエッチング効果説明する。
図１５は、本発明の実施例９のマスク酸化膜の形状を形成する方法を示した要部断面模式図である。実施例１０の特徴は、酸化膜として例えばリンガラス４６の表層にダメージ４８を導入し、ＨＦを用いてウェットエッチングすることである。ここでダメージとは、一様に形成された絶縁膜の表面に、絶縁膜の原子あるいは分子の結合が切れた状態、あるいはもっと長い距離のオーダーにて不規則な傷や凹凸が入った状態（いわゆる荒れた状態）が形成された状態等、のことである。
【０１１５】
表面にダメージを与えられたリンガラス４６（勿論、通常の熱酸化膜でも構わない）は、特にその表面部分において、ＨＦにて行うウェットエッチングのエッチングレートが増加する。その結果、ダメージの度合いにあわせて酸化膜の表面のエッチングが急速に進行し、後に述べるようにテーパー型の形状となる。特にウェットエッチングであれば、ダメージにあわせてエッチャントがしみこむことができ、一層テーパー型の形状を形成することができる。
【実施例１１】
【０１１６】
次に実施例１１として、マスクとなる酸化膜の表面へのダメージ導入方法について、実施例５とは異なる方法を説明する。
図１６は、本発明の実施例９のマスク酸化膜の表層にダメージを導入する方法について、イオン注入法による導入方法を示した要部断面図である。図１６(ａ）では、イオン注入にて酸化膜１５の表層にダメージを導入する。注入するイオンは例えばシリコン、リン、砒素、ボロン等シリコンにドープする元素、といったもので、イオン注入できる元素ならば構わない。また、ＢＦ2などの化合物でも勿論構わない。ただし、酸化膜中に電荷を誘起する元素、例えばＮａなどの希土類などは、その導入条件に注意を必要とする。図１６（ｂ）では、その中でも水素、希ガスの例を示している。
【０１１７】
イオン注入により酸化膜表面にダメージが導入されるので、サイドエッチングの促進ができる。
【実施例１２】
【０１１８】
次に実施例１２として、遷移金属の導入方法について、実施例５とは異なる方法を説明する。図１７は、本発明の実施例５とは別の遷移金属（以下、白金）の導入方法を示した要部断面図である。
【０１１９】
図１７（ａ）では酸化膜１５を開口後、実施例５とは異なり、白金を含むシリカペースト３０を、ｎ型ドリフト層２の表面に塗布して、８００〜１０００℃程度の温度で１０分〜２時間ほど加熱して遷移金属を拡散させる。特に実施例５よりも小さいサーマルバジェットであると良い。例えば、拡散温度が８００〜９００℃、拡散時間が１０分〜１時間である。実施例１２では、８５０℃、３０分とした。実施例５の裏面塗布拡散と比べて、シリコン基板の上面側の白金を下面側よりも多く分布させることができる。そのため、ｎ型ドリフト層２における少数キャリアのライフタイムは、ｐ型アノード層５の側をｎ型半導体基板１よりも相対的に短くなるので、ソフトリカバリーとなる。
【０１２０】
図１７（ｂ）では酸化膜１５を開口後、ｎ型ドリフト層２の表面に、白金を蒸着あるいはスパッタリングにより成膜し、１０００℃程度の温度で熱処理をして白金シリサイド３１を形成するとともに、この白金シリサイド３１から白金をシリコン中に拡散させる。あるいは白金を酸化膜１５の開口部とその近傍のみに残るように白金をパターニングし、その後加熱処理で白金シリサイド３１を形成してもよい。白金シリサイド３１とＳｉの界面は、Ａｌ−Ｓｉ合金とＳｉの界面に見られるようなＳｉの移動による界面の段差が生じないので、平坦であり、Ｓｉへのスパイキングも生じない。そのため、耐圧や漏れ電流、コンタクト抵抗も長期にわたり安定である。白金以外の前述の遷移金属においても、Ｐｄ（パラジウム）、Ａｕ（金）、Ｃｏ（コバルト）、Ｖ（バナジウム）、Ｎｉ（ニッケル）、Ｆｅ（鉄）、Ｃｒ（クロム）、Ｍｎ（マンガン）はシリサイドを形成するので、好ましい。
【０１２１】
なお、本発明のように遷移金属のアクセプタ化と点欠陥によるアクセプタ化の反転増進作用を用いてｐ型アノード層を形成する場合、通常のボロンの熱拡散による形成よりも相対的に拡散深さ（Ｘj）が小さくなる。そのため、アノード電極をＡｌもしくはＡｌ−Ｓｉ合金を直接 ｐ型アノード層とコンタクトさせると、前述のスパイキングや段差がｐｎ接合に到達する確率が大きくなる。その結果、漏れ電流不良、あるいは耐圧不良が生じ易い。そこで、遷移金属のシリサイドを用いれば、はるかに平坦なシリコン界面が形成できるので、上記の不良も低減できる。
【０１２２】
図１７（ｃ）では、酸化膜１５を開口後、白金イオン注入３２を行い、８００〜１０００℃の温度で熱拡散を行う。白金イオン注入３２は、注入のビーム電流によりドーズ量を正確に制御できるので、白金導入量を一層精度良く形成する場合に好ましい。勿論、白金以外の上記遷移金属をイオン注入することも可能である。
【実施例１３】
【０１２３】
次に実施例１３として、遷移金属の導入方法とｐ型アノード層の変形例について、説明する。
図１８（ａ）は、本発明の実施例５の点欠陥を導入する工程（図１０（ｂ））の変形例を示す断面模式図である。図１８（ａ）に示すように、活性領域１９にて点欠陥を導入しない部分に酸化膜１５が選択的に残るようにパターニングする。その後、ボロンなどのイオン注入か、あるいはプラズマダメージ処理をする。このように点欠陥を活性領域１９において選択的に導入することで、その導入領域のみにて遷移金属のアクセプタ化を増進させるようにしたことが、特徴である。アノード電極はＡｌあるいはＡｌ−Ｓｉ合金、もしくは前述の遷移金属のシリサイドなどである。他に図１８（ｂ）では、点欠陥濃度を比較的小さく導入するか、あるいは遷移金属の導入量を比較的小さくすることで、ｎ型ドリフト層２がｐ型アノード層５を介さずにアノード電極６に直接接する領域を形成する。ここでｎ型ドリフト層２とアノード電極６はショットキー接触となる。アノード電極はＡｌあるいはＡｌ−Ｓｉ合金、もしくは前述の遷移金属のシリサイドなどである。
【０１２４】
他に本発明の実施例５における点欠陥を導入する工程（図１０（ｂ））にて、図１９（ａ）に示すように、活性領域１９の点欠陥を導入しない部分にフォトレジスト４９を形成し、ボロンなどのイオンを注入する。この図１９（ｂ）においても、点欠陥を活性領域１９において選択的に導入することで、その導入領域においてのみ遷移金属のアクセプタ化を増進させるようにしている。さらに点欠陥濃度を比較的小さく導入するか、あるいは遷移金属の導入量を比較的小さくすることで、ｎ型ドリフト層２がｐ型アノード層５を介さずにアノード電極６に直接接する領域を形成する。アノード電極はＡｌあるいはＡｌ−Ｓｉ合金、もしくは前述の遷移金属のシリサイドなどである。上記のようにすることで、点欠陥が選択的に導入され、前記導入領域はｐ型領域３となるが、ｐ型アノード層５全体は活性領域１９全面に渡りつながるような構造となる。
【０１２５】
なお、図１８のように活性領域１９において酸化膜１５を選択的に残し、且つ点欠陥濃度を比較的小さく導入するか、あるいは遷移金属の導入量を比較的小さくすれば、図１９の（ｂ）のようなｐ型アノード層５の形状とすることもできる。さらに図１９のように活性領域１９においてレジストを用いて選択的に点欠陥を導入する方法でも、図１８の（ｂ）のようなｐ型アノード層５の形状とすることもできる。
【０１２６】
また、活性領域１９においてエッチング後に残る酸化膜１５の開口部を、例えば細いストライプとし、周期的に繰り返すパターンとする。あるいは、前記開口部を、三角格子や矩形格子、六角格子状に分布するドット状、あるいは同じくリング状とすることもできる。以上のような酸化膜１５の開口部の分布パターンとすることで、それに応じてｐ型アノード層５が規則的に分布するので、耐圧を劣化させることなく、少数キャリアの注入効率を低下させることができる。さらに活性領域１９と活性領域端部（図２の活性領域端部１８に対応）のみにおいて、酸化膜１５を残す領域と開口させる領域を反転させてもよい。
【０１２７】
以上のように点欠陥を活性領域において選択的に導入することで、ｐ型アノード層５の実効的なドーズ量が小さくなるので、少数キャリアの注入効率が小さくなり、ソフトリカバリーとなる。
【実施例１４】
【０１２８】
次に実施例１４として、半導体基板をエピタキシャル・ウェハーではなく、ＦＺバルクウェハーを用いる方法について説明する。
図２０は、実施例１４における本発明の製造方法を示した要部断面部分のフロー図である。以下、遷移金属は白金として説明するが、勿論前述した他の遷移金属を用いても、同様に製造可能である。
（図２０（ａ））
まず、ｎ型で不純物濃度が２Ｅ１４／ｃｍ3であり、厚さが４００μｍのＦＺ基板５０の上面に、たとえば厚さ９００ｎｍの酸化膜１５を熱酸化にて形成する。次にＰＯＣｌ3ガス雰囲気にて１０００℃程度で数時間の加熱処理を行い、酸化膜１５表面にリンガラスを形成する。なお図２０（ａ）から同図（ｆ）に示す酸化膜１５は、その上面表層にリンガラスを含んでいるものとする。次に酸化膜１５の表面をＣＦ4＋ＣＣｌ4混合ガス、パワー３００Ｗのプラズマにて、２０秒間のプラズマ処理を行う。ここまでの工程が終了した状態を、図２０（ａ）に示す。
（図２０（ｂ））
そして、フォトリソグラフィ技術およびエッチングにより、後にｐ型の反転増強領域を形成する部分の酸化膜を除去する。つづいて、酸化膜１５の残部をマスクとしてｎ型ドリフト層２にＢ（ボロン）をイオン注入する。このときのドーズ量は例えば５Ｅ１５／ｃｍ2であり、加速電圧は５０ｋＶである。ここまでの工程が終了した状態を図２０（ｂ）に示す。
（図２０（ｃ））
さらにＦＺ基板５０の上面に、白金を１重量％含有したシリカペーストを塗布し、９３０℃で１時間の熱処理をおこなう。ここまでの工程が終了した状態を図２０（ｃ）に示す。
（図２０（ｄ））
その後、ＨＦのエッチング時間を制御して、塗布したシリカペーストのみ除去する。これによって、ｎ型ドリフト層２の活性領域の表面近傍および終端構造領域の表面近傍がｐ型に反転し、反転増進領域４３が形成される。ここまでの工程が終了した状態を図２０（ｄ）に示す。
（図２０（ｅ））
つづいて、たとえばウェハー面に厚さ５μｍのＡｌ−Ｓｉ合金をスパッタリングによって積層する。そして、フォトリソグラフィ技術およびエッチングにより、Ａｌ−Ｓｉ合金層を所望の形状にパターニングする。しかる後、Ｎ2雰囲気中で４００℃乃至５００℃、１時間の熱処理（シンター）をおこない、ｐ型領域３に接する低抵抗性のアノード電極１６を形成する。なお、アノード電極６は、純Ａｌを真空蒸着することにより形成されていてもよい。また、前記シンターの後にパシベーション膜としてポリイミドあるいはシリコン窒化膜を形成し、アノード電極のパッド（ダイオードを樹脂等でパッケージングするときにアルミワイヤあるいはリードフレームを接続する領域）のみ開口するようにしても構わない。続いて、ＦＺ基板５０を裏面側から、たとえば６０μｍの厚さとなるように研削５１を施す。ここまでの工程が終了した状態を図２０（ｅ）に示す。
（図２０（ｆ））
そして、必要に応じてウェットエッチングにより研削面を滑らかする。その後、ＦＺ基板５０の裏面とカソード電極１７とを低抵抗で接触させるため、ＦＺ基板５０の裏面からＰあるいはＡｓ等のｎ型のドーパントを、たとえば１Ｅ１５／ｃｍ2のドーズ量にてイオン注入する。その後、前記注入したドーパントの裏面表層濃度が１Ｅ１９／ｃｍ3以上となるようにレーザーアニールもしくは電気炉によるアニールを行い、ｎ型カソード層５６を形成する。そして、ｎ型カソード層５６に接するように、カソード電極１７を真空蒸着もしくはスパッタリングにより形成する。ここまでの工程が終了した状態を図１０（ｆ）に示す。
【０１２９】
実施例１４のようにＦＺ基板５０用いると、上述したエピタキシャル成長させたウェハーよりもシリコン基板が安価となる。一方、ＦＺウェハーを用いる場合は、Ｐｔ拡散によるｐ反転層形成後に、裏面のｐ層を含むシリコン層を機械的研磨または化学的研磨により除去する必要がある。白金拡散を行う前にＦＺウェハーの裏面側を削り取ると、裏面の研削面もｎ型ドリフト層２と同じキャリア濃度であるため、Ｐｔ拡散により白金が裏面の表層に偏析し、Ｐ型反転層が裏面表面付近にも形成されてしまう。これを防ぐために、例えば裏面に酸化膜を形成後に表面からＰｔを拡散する手段もあるが、ｐ層の形成に至らなくても補償効果により裏面表面側でのキャリア濃度の低下（低効率の増加）となる。そのため、少なくとも白金が偏析しているＦＺウェハーの裏面側の領域を削り取らないと、耐圧、コンタクト特性が悪くなる。そこで実施例１４の方法のように白金拡散の後の段階で裏面側の研削を行えば、特性が劣化すること無く、安価で容易に本発明のダイオードを製造することが可能となる。
【実施例１５】
【０１３０】
次に、実施例５の方法にて製造した実施例２のダイオードについて、ｐ型アノード層とｎ型ドリフト層の深さ１０μｍまでの濃度分布を説明する。図２１は、実施例５の製造方法および従来の製造方法にて製造したダイオードの活性領域について、深さ方向のキャリア濃度分布を、広がり抵抗測定により測定した結果の図である。測定は、Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｍｅａｓｕｒｅｍｅｎｔ社の広がり抵抗測定装置、ＳＳＭ−２０００にて行った。評価サンプルは、角度が５°４４'のマウントを用いて、斜め研磨法により深さ方向の断面を露出させた。サンプルは、点欠陥を導入するためにボロンをドーズ量が１Ｅ１４／ｃｍ2、加速エネルギーが１００ｋｅＶにてイオン注入（インプラ）したあとに、白金拡散を前述の実施例５の条件にて拡散させた。一方比較対象として、前記ボロンイオン注入をせずに白金拡散を同条件で行ったサンプルも用意した。白金のアクセプタ化によるｐ型層は、表面からの深さが０〜１μｍまでの範囲である。図２１から明らかなように、ボロンイオン注入を行ったサンプルの方が、ｐ型層のキャリア濃度が１桁以上高いことを示している。ＳＲＩＭ−２００８を用いた計算によると、シリコン中への上記条件によるボロンイオン注入の結果、飛程は０．３μｍ、ボロン分布の分散幅は０．０９μｍである。ここでＳＲＩＭ−２００８とは、Ｓｔｏｐｐｉｎｇ  Ｒａｎｇｅ  ｏｆ  Ｉｏｎ  ｉｎ  Ｍａｔｔｅｒというイオン注入計算ソフトウェアのことであり、http://www.srim.orgからダウンロードできる。さらにボロンイオン注入後の熱履歴は、白金拡散工程の９３０℃、１時間である。そのため、この白金拡散工程のサーマルバジェットでは、ボロンは拡散せずにイオン注入された状態の濃度分布を維持してアクセプタとなる。一方、図２１のボロンイオン注入の濃度分布は、最表層（０〜０．１μｍ）に１Ｅ１７／ｃｍ3以上の高濃度の領域があり、その後濃度が約１Ｅ１６／ｃｍ3の領域が約０．６μｍ深さまで広がっている。つまり、Ｂの飛程である０．３μｍよりも深い部分において、ｐ型層の濃度が増加している。これは、前記の濃度増加と拡散の広がりが、注入されたボロンのアクセプタ化によるものではなく、ボロンイオン注入により導入された点欠陥（特に空孔）が白金のアクセプタ化を著しく増進させた効果によるものであることを、裏付けている。ボロンイオン注入時に導入される点欠陥（空孔、複空孔、格子間シリコン等）は、ボロンの化学濃度分布（電気的に活性化していないボロンも含めた、ボロン自体の濃度分布）よりも若干深くまで分布する。イオン注入の後に白金を拡散させると、白金は拡散係数が大きいため、前記点欠陥が結晶状態に回復する前に、シリコン全体を拡散し、そしてシリコン基板の表層に偏析する。その偏析のときに、前記の点欠陥の回復に合わせて白金も格子間位置に入り込み、アクセプタとなる。それゆえ、点欠陥の濃度が多いほど、アクセプタとなった白金の濃度も増加するのである。以上の作用が、点欠陥による白金の反転増進作用である。前述した白金以外の遷移金属についても、白金と同様に拡散係数が大きいので、点欠陥による同様の反転増進作用が生じる。
【０１３１】
なお、点欠陥、特に空孔の濃度分布は、公知の陽電子消滅法により、空孔濃度が少なくとも１Ｅ１６／ｃｍ3ならば、測定可能である。本発明の場合ならば、点欠陥の導入は、ｐ型アノード層形成のために遷移金属のアクセプタ化を増進させることが目的なので、点欠陥の濃度は１Ｅ１６／ｃｍ3以上の濃度で導入する。それゆえ、点欠陥（空孔）は陽電子消滅法により十分測定可能である。
【実施例１６】
【０１３２】
次に、実施例５の方法にて製造した実施例２のダイオードについて、耐圧特性の評価結果を説明する。図２２は、実施例５の製造方法および従来の製造方法にて製造したダイオードの耐圧波形を比較した特性図である。シリコン層（高濃度層と低濃度エピタキシャル層）は、実施例２にて記載した２００Ｖダイオードと共通の比抵抗、膜厚を有する。
【０１３３】
図２２（ａ）は、実施例２のダイオードを実施例５の製造方法にて製造したダイオードの耐圧波形である。サンプルは２０サンプルとした。耐圧は全てのサンプルで約２３０Ｖであり、ダイオードに流れる電流は、アバランシェ電流のみの波形である。また、サンプル間のバラツキも極めて小さい。
【０１３４】
図２２（ｂ）は、実施例５の製造方法において、熱酸化膜形成後のプラズマ処理を行わずに、ウェットエッチングで酸化膜をパターニングしたダイオードである。サンプルは同じく２０サンプルとした。このときの酸化膜開口部の端部の形状は、実施例８にて述べたテーパー状にはなっておらず、ＬOTは１．８μｍであり、ｐ型アノード層の拡散深さ１．０μｍに対して２倍に満たなかった。図２２（ｂ）のサンプルはアバランシェ降伏による耐圧が約２００Ｖであり、図２２（ａ）の場合に比べて、３０Ｖ低下し、且つバラつきも見られる。さらに一部のサンプルはアバランシェ電流とは別のリーク電流が１８０Ｖ付近の電圧で発生し、いわゆるソフトな耐圧波形を示している。このように耐圧が小さくなってリーク電流も発生した理由は、前記の酸化膜開口部の端部の形状を反映して、円筒接合もしくは球面接合の曲率半径ｒjが小さくなり、電界強度比βが２以上と高い値となったからである。
【０１３５】
図２２（ｃ）は、図２２（ｂ）の製造方法において、点欠陥導入のためのボロンイオン注入も省略したダイオードの耐圧波形である。このときのｐ型アノード層の濃度は、図２２（ａ）あるいは同図（ｂ）よりも１桁以上低くなっている。サンプルは同じく２０サンプルとした。図２２（ｃ）から耐圧が約１００Ｖしかなく、図２２（ｂ）に比べて半減しているのが明らかである。さらにアバランシェ降伏による電流ではなく、明らかにソフトな耐圧波形である。これは、ｐ型アノード層の深さ方向の積分濃度が足りずに、空乏層がアノード電極にパンチスルーしたためである。また、液晶塗布による局所的な発熱ポイントの観察の結果、表面の形状が矩形状のｐ型アノード層の四隅（酸化膜境界近傍）で、電界集中によると思われる発熱部が存在することを確認した。つまり電界集中により、前記四隅で空乏層のアノード電極へのパンチスルーが発生したと考えられる。
【０１３６】
ここで、前述の図２１の結果との関係も重要である。図２１にて、ｐ型アノード層の濃度増加が、単に表面ボロンイオン注入によるものであるとすれば、ｐ型アノード層の端部のｐｎ接合形状も、酸化膜開口端部のテーパー状に因らないはずである。なぜなら、ボロンの深さ分布はイオン注入で決まり、白金のような酸化膜の取り込みは関係なくなるからである。それゆえ、図２２（ｂ）も図２２（ａ）と同じ特性結果とならなければならない。にもかかわらず、図２２（ｂ）は同図（ａ）よりも明らかに耐圧が低く、ソフトな耐圧波形である。それゆえこれらの特性上の相違は、以下の３点を裏付ける有力な証拠である。１つ目は、ボロンイオン注入による点欠陥導入により白金のアクセプタ化が増進されたことでｐ型アノード層の濃度が高くなったことである。２つ目は、酸化膜の開口端部の形状をテーパー状としたことで白金の横方向濃度分布つまりｐｎ接合も曲率半径が大きくできたことである。そして３つ目は、遷移金属であるがゆえにｐｎ接合の形状が酸化膜の開口端部の形状を反映したことである。
【０１３７】
以上の結果は、本発明の手法を用いることで安定的にＰｔの拡散によるｐｎ接合が形成できることを明示している。
【実施例１７】
【０１３８】
次に実施例１７として、実施例５の製造方法において、遷移金属をアクセプタ化させてｐ型アノード層を形成したあとに、再度層間絶縁膜を形成する方法について説明する。
図２３（ａ）は実施例１７により製造した１つ目のダイオードの断面図である。実施例５の製造方法において、遷移金属をアクセプタ化させてｐ型アノード層を形成したあとに、前記遷移金属の選択拡散に用いた酸化膜を一旦全て削除する。削除した後に改めて、層間絶縁膜４７を堆積し、フォトリソグラフ法でパターニングしてから、アノード電極１６を形成する。このようにすると、遷移金属を含まない膜を層間絶縁膜４７として使うことができるので、層間絶縁膜４７の固定電荷、表面電荷を下げることができ、耐圧の劣化を防ぐことができる。
【０１３９】
図２３（ｂ）は実施例１７により製造した１つ目のダイオードの断面図である。実施例５の製造方法において、遷移金属をアクセプタ化させてｐ型アノード層を形成したあとに、改めて層間絶縁膜４７を堆積し、フォトリソグラフ法でパターニングしてから、アノード電極１６を形成する。このようにすると、ｎ型ドリフト層２の表層からアノード電極１６、あるいは同じく図示しないフィールドプレートまでの距離を、初期の酸化膜１５と層間絶縁膜４７を足した厚さとすることができる。そのため、前記絶縁膜における逆バイアス時の等電位面の集中を緩和できるので、耐圧の低下を防ぐことができる。
【実施例１８】
【０１４０】
次に実施例１８として、実施例５のダイオードの製造方法の変形例を説明する。
図２６は、本発明の実施例１８の製造方法の要部断面部分のフロー図である。
（図２６（ａ））
まず、Ａｓ（砒素）を含む低抵抗のｎ型半導体基板１の上面に、ｎ型ドリフト層２を厚さ２０μｍ、比抵抗を１０Ωｃｍにてエピタキシャル成長させる。次に、ｎ型ドリフト層２の上面に遷移金属をイオン注入する。遷移金属は、前述のようにシリコンにてアクセプタ化する遷移金属であればよく、例えばＰｔ、Ｐｄ、Ａｇ、Ａｕ、Ｃｏ、Ｖ、Ｎｉ、Ｆｅ、Ｃｒ、Ｍｎがある。ここまでの工程が終了した状態を、図２６（ａ）に示す。
（図２６（ｂ））
つづいて、遷移金属５７が注入されているｎ型ドリフト層２の表面上に、減圧ＣＶＤ法による酸化膜あるいはＴＥＯＳ膜などの酸化膜を堆積する。この工程のポイントは、酸化膜形成時に、前工程で注入した遷移金属が酸化膜に取り込まれないようにすることである。あるいは、取り込み量が十分少なければよい。そのためには、堆積温度が遷移金属の拡散温度よりも低い温度、例えば８００℃よりも低い温度で、ＣＶＤ膜、あるいはＴＥＯＳ膜を堆積させることが好ましい。そして、酸化膜表面をＣＦ4＋ＣＣｌ4混合ガス、パワー３００Ｗのプラズマ中で２０秒間のプラズマ処理を行う。ここまでの工程が終了した状態を図２６（ｂ）に示す。
（図２６（ｃ））
次に、フォトリソグラフィ技術およびエッチングにより、活性領域の形成領域に対応する部分の酸化膜を除去する。つづいて、酸化膜１５の残部をマスクとしてｎ型ドリフト層２にＢ（ボロン）をイオン注入する。このときのドーズ量は５Ｅ１５／ｃｍ2であり、加速電圧は５０ｋＶである。このボロンイオン注入は、点欠陥を導入することが目的なので、前述したほかの方法で点欠陥を導入しても構わない。ここまでの工程が終了した状態を図２６（ｃ）に示す。
（図２６（ｄ））
続いて、温度８００℃〜１０００℃の温度で、イオン注入された遷移金属を拡散させる。この程度の拡散温度では、前述の堆積膜（ＣＶＤ膜、ＴＥＯＳ膜等）は変質せずに済む。これによって、ｎ型ドリフト層２の活性領域の表面近傍および終端構造領域の表面近傍がｐ型に反転し、反転増進領域４３が形成される。ここまでの工程が終了した状態を図２６（ｄ）に示す。
（図２６（ｅ））
つづいて、たとえばウェハー表面に厚さ５μｍのＡｌ−Ｓｉ合金をスパッタリングによって積層する。そして、フォトリソグラフィ技術およびエッチングにより、Ａｌ−Ｓｉ合金層を所望の形状にパターニングする。しかる後、Ｎ2雰囲気中で５００℃、１時間の熱処理をおこない、ｐ型領域３に接する低抵抗性のアノード電極１６を形成する。なお、アノード電極１６は、純Ａｌを真空蒸着することにより形成されていてもよい。最後に、ｎ型半導体基板１の裏面にチタン（Ｔｉ）、ＮｉおよびＡｕを真空蒸着もしくはスパッタリングにより積層してカソード電極１７を形成する。たとえば、Ｔｉの厚さは０．７μｍであり、Ｎｉの厚さは０．３μｍであり、Ａｕの厚さは０．１μｍである。ここまでの工程が終了した状態を図２６（ｅ）に示す。
【０１４１】
実施例１８の方法によれば、遷移金属をｐ型アノード層５の近傍に多く分布させることが可能である。つまり、遷移金属のアクセプタ化はｐ型アノード層５の形成にのみ作用すればよく、またライフタイム制御の機能としても、同じくｐ型アノード層５の近傍に集中していればソフトリカバリー化が達成できる。また実施例１８の方法では、熱酸化膜の形成工程が削除できるので、さらに製造コストを低減することが可能である。
【０１４２】
なお、これまでの実施例では、定格電圧が３００Ｖと１２００Ｖの場合について説明した。しかし、他の定格電圧、例えば６００Ｖ、１７００Ｖ、３３００Ｖ、６５００Ｖでも同様の効果を奏する。特に３３００Ｖ以上の所謂高耐圧クラスでは、半導体基板の比抵抗が高い（１００Ωｃｍ以上）。そのため、遷移金属のアクセプタ化が点欠陥によって容易に増進される。
【符号の説明】
【０１４３】
１、２１    ｎ型半導体基板
２、２２    ｎ型ドリフト層
３    ｐ型領域
３ａ、５３    ｐ型ガードリング領域
４    チャネルストッパー領域
５、４５    ｐ型アノード層
６、１６、２６    アノード電極
７、１７、２７    カソード電極
１５    酸化膜
１８    活性領域端部
１９    活性領域
２０    終端構造領域
２５    シリコン酸化膜
３０    シリカペースト
３１    白金シリサイド
３２    白金イオン注入
３６    フィールドプレート
４０,４０ａ,４０ｂ,４０ｃ    点欠陥層
４３    反転増進領域
４４    従来型ｐ反転領域
４６    リンガラス
４７    層間絶縁膜
４８    ダメージ
４９    フォトレジスト
５０    ＦＺ基板
５１    研削
５２    空乏層
５４    開口端部
５５    ｐｎ接合
５６    ｎ型カソード層
５７    遷移金属
【図１】
0005671867.tif 000025
【図２】
0005671867.tif 000026
【図３】
0005671867.tif 000027
【図４】
0005671867.tif 000028
【図５】
0005671867.tif 000029
【図６】
0005671867.tif 000030
【図７】
0005671867.tif 000031
【図８】
0005671867.tif 000032
【図９】
0005671867.tif 000033
【図１０】
0005671867.tif 000034
【図１１】
0005671867.tif 000035
【図１２】
0005671867.tif 000036
【図１３】
0005671867.tif 000037
【図１４】
0005671867.tif 000038
【図１５】
0005671867.tif 000039
【図１６】
0005671867.tif 000040
【図１７】
0005671867.tif 000041
【図１８】
0005671867.tif 000042
【図１９】
0005671867.tif 000043
【図２０】
0005671867.tif 000044
【図２１】
0005671867.tif 000045
【図２２】
0005671867.tif 000046
【図２３】
0005671867.tif 000047
【図２４】
0005671867.tif 000048
【図２５】
0005671867.tif 000049
【図２６】
0005671867.tif 000050
【図２７】
0005671867.tif 000051