(57)【特許請求の範囲】
【請求項１】
表示パネルと、
外部から映像データが入力される駆動回路とを有し、
前記表示パネルは、前記駆動回路から階調電圧が供給される映像線と、前記駆動回路から選択走査電圧が供給される走査線と、前記映像線を介して前記階調電圧が供給される画素とを有し、
前記画素は、画素電極と対向電極と前記画素電極と前記映像線との間に設けられ前記選択走査電圧に応じてオンする画素トランジスタとを有し、
前記駆動回路は、前記対向電極に対向電圧を出力し、
前記対向電圧との間の電位差が最も小さい階調電圧の階調を最小階調とするとき、前記駆動回路から前記映像線に供給される前記最小階調の階調電圧は、前記対向電圧と異なり、かつ前記画素トランジスタをオンとして前記映像線から前記画素に印加され、その後前記画素トランジスタがオフとなった後、前記画素電極の電圧が、前記対向電圧と一致する電圧である、
表示装置における駆動回路であって、
前記外部から入力される映像データを、当該映像データに対応する電圧に変換するＤＡ変換回路と、
前記ＤＡ変換回路から出力される電圧を入力し、前記階調電圧として出力するボルテージフォロワ回路と、
前記映像線に出力する電圧として、前記ボルテージフォロア回路から出力される階調電圧と、前記最小階調の階調電圧を選択可能なスイッチ回路と、
映像電圧書き込み期間に前記走査線に前記選択走査電圧を供給するゲートドライバと、
を有し、
前記ＤＡ変換回路は、電源電圧として前記最小階調の階調電圧が供給され、階調基準電圧を出力する階調基準電圧生成回路と、前記階調基準電圧を分圧する階調電圧生成回路と、前記階調電圧生成回路から入力される電圧の中から、当該映像データに対応する電圧を選択して出力するデコーダ回路を含み、
前記ボルテージフォロア回路は、前記スイッチ回路に電気的に接続されるドレインと前記最小階調の階調電圧に同じ電圧である電源電圧が供給されるソースとを含むＭＯＳトランジスタを含み、
前記スイッチ回路は、前記最小階調以外の階調電圧を出力するときに、前記ボルテージフォロワ回路から出力される階調電圧を選択し、前記最小階調の階調電圧を出力するときに、前記ＭＯＳトランジスタのソースに供給される電源電圧を選択することを特徴とする駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路に係わり、特に、多階調表示が可能な表示装置（例えば、液晶表示装置など）の映像線駆動回路（ドレインドライバ）に適用して有効な技術に関する。
【背景技術】
【０００２】
コンピュータやその他の情報機器の高精細度カラーモニター、あるいはテレビ受像機の表示デバイスとして、液晶表示装置が使用される。
液晶表示装置は、基本的には、少なくとも一方が透明なガラス等からなる二枚の（一対の）基板の間に、液晶層を挟持した、所謂、液晶表示パネルを有し、この液晶表示パネルの基板に形成したサブピクセル形成用の各種電極に選択的に電圧を印加して、所定サブピクセルの点灯と消灯を行うもので、コントラスト性能、高速表示性能に優れている。
一般に、液晶表示パネルは、映像線を有し、液晶表示パネル内の各サブピクセルの画素電極には、この映像線を介して、ドレインドライバから階調電圧が入力される。
ドレインドライバは、多階調電圧生成回路と、この多階調電圧生成回路で生成された多階調電圧の中から、表示データに対応する１つの階調電圧を選択する階調電圧選択回路と、階調電圧選択回路で選択された１つの階調電圧が入力されるアンプ回路とを備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２５６８１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ノーマリーブラックタイプの液晶表示パネルにおいて、黒輝度を下げるためには、液晶表示パネル内の各サブピクセルの画素電極に入力する電圧を、ＧＮＤ電位（０Ｖ）にする必要がある。
しかしながら、ドレインドライバのアンプ回路では、完全なＧＮＤ電位（０Ｖ）を出力することが困難であり、高コントラスト化を目指すに当たり、黒表示の輝度が増加してしまいコントラスト低下を招くという問題が発生する。
これは、以下の理由による。ドレインドライバのアンプ回路は、一般に、差動段、出力段で構成されているが、通常、出力段では、所望の映像電圧（階調電圧）を、ＶＤＤの電源電圧、あるいは、ＧＮＤの電源電圧から、ＭＯＳトランジスタを介して供給している。
ここで、出力段からＧＮＤ電位（０Ｖ）を出力する場合、ＭＯＳトランジスタを介して、出力段の出力端子と、ＧＮＤの電源電圧が供給される電源ラインとを接続することになるが、出力電圧が、ＧＮＤレベルに近づくにつれて、ＭＯＳトランジスタのドレイン−ソース間の電圧差が小さくなる。そして、ＭＯＳトランジスタの閾値電圧まで、出力段の出力電圧が小さくなると、出力段の出力端子と、ＧＮＤの電源電圧が供給される電源ラインとの間に電流が流れなくなる。その結果、液晶表示パネルに黒表示を行う際、出力電圧が浮き上がりコントラスト低下を招くことになる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置に使用される駆動回路おいて、従来よりもコントラストを向上させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）表示パネルと、外部から映像データが入力される駆動回路とを有し、前記表示パネルは、前記駆動回路から階調電圧が供給される映像線と、前記映像線を介して前記階調電圧が供給される画素とを有し、前記画素は、画素電極と対向電極とを有する表示装置における駆動回路であって、前記対向電極上の対向電圧との間の電位差が最も小さい階調電圧の階調を最小階調とするとき、前記最小階調の階調電圧は、映像電圧書き込み経過後の前記画素電極の電圧が、前記対向電圧と一致する電圧（例えば、ＧＮＤの電圧）である。
（２）表示パネルと、外部から映像データが入力される駆動回路とを有し、前記表示パネルは、前記駆動回路から階調電圧が供給される映像線と、前記映像線を介して前記階調電圧が供給される画素とを有し、前記画素は、画素電極と対向電極とを有する表示装置における駆動回路であって、前記外部から入力される映像データを、当該映像データに対応する階調電圧に変換するＤＡ変換回路と、前記ＤＡ変換回路から出力される階調電圧を増幅する増幅回路と、前記映像線に出力する電圧として、前記増幅回路から出力された階調電圧と、所定の電圧を選択可能なスイッチ回路とを有し、前記対向電極上の対向電圧との間の電位差が最も小さい階調電圧の階調を最小階調とするとき、最小階調以外の階調電圧を出力するときに、前記スイッチ回路から前記増幅回路から出力された階調電圧を前記映像線に出力し、最小階調の階調電圧を出力するときに、前記スイッチ回路から前記所定の電圧を前記映像線に出力し、前記所定の電圧は、映像電圧書き込み経過後の前記画素電極の電圧が、前記対向電圧と一致する電圧（例えば、ＧＮＤの電圧）である。
【０００６】
（３）（２）において、前記スイッチ回路を制御するデータが格納されるレジスタを有し、前記レジスタに格納されるデータに応じて、前記最小階調以外の階調電圧を出力するときに、前記スイッチ回路から前記増幅回路から出力された階調電圧を前記映像線に出力し、前記最小階調の階調電圧を出力するときに、前記スイッチ回路から前記所定の電圧を前記映像線に出力する状態Ａと、全ての階調において前記スイッチ回路から前記増幅回路から出力された階調電圧を前記映像線に出力する状態Ｂとが選択可能である。
（４）表示パネルと、外部から映像データが入力される駆動回路とを有し、前記表示パネルは、前記駆動回路から階調電圧が供給される映像線と、前記映像線を介して前記階調電圧が供給される画素とを有し、前記画素は、画素電極と対向電極とを有する表示装置における駆動回路であって、前記外部から入力される映像データを、当該映像データに対応する階調電圧に変換するＤＡ変換回路と、前記ＤＡ変換回路から出力される階調電圧を増幅する増幅回路と、前記ＤＡ変換回路に複数の階調電圧を供給力する階調電圧生成回路とを有し、前記階調電圧生成回路で生成される最小階調の階調電圧は、ＧＮＤの電圧である。
（５）（４）において、前記階調電圧生成回路は、外部から入力される複数の階調基準電圧を分圧して各階調の階調電圧を生成し、前記複数の階調基準電圧の一つは、前記最小階調の階調電圧と同じ電圧である。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の駆動回路を使用する表示装置によれば、従来よりもコントラストを向上させることが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例のドレインドライバを使用する液晶表示装置の概略構成を示すブロック図である。
【図２】本発明の実施例のドレインドライバの概略構成を示すブロック図である。
【図３】出力回路の構成を中心に、図２に示すドレインドライバの構成を説明するためのブロック図である。
【図４】オペアンプ（ＯＰ）を用いたボルテージホロワ回路を示す図である。
【図５】本発明の実施例のドレインドライバにおける低電圧用アンプ回路の一例の回路構成を示す回路図である。
【図６】従来の液晶表示装置のドレインドライバにおける階調電圧生成部の回路構成を示す図である。
【図７】図１に示す１サブピクセルの回路構成を示す図である。
【図８】本発明の実施例のドレインドライバの階調電圧生成部の回路構成を示す図である。
【図９】本発明の実施例のドレインドライバを使用する液晶表示装置における黒表示時の輝度と、従来のドレインドライバを使用する液晶表示装置における黒表示時の輝度とを対比して示すグラフである。
【図１０Ａ】本発明の実施例２のドレインドライバにおける、正極性の階調電圧生成部の回路構成を示す図である。
【図１０Ｂ】本発明の実施例２のドレインドライバにおける、負極性の階調電圧生成部の回路構成を示す図である。
【図１１】本発明の実施例３のドレインドライバにおける階調電圧生成部の回路構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例］
図１は、本発明の実施例のドレインドライバを使用する液晶表示装置の概略構成を示すブロック図である。同図において、１００はコントローラ回路、１２０は電源回路、１３０はドレインドライバ、１４０はゲートドライバ、１５０はメモリ回路、ＰＮＬは液晶表示パネル、ＤＬは映像線（ソース線またはドレイン線）、ＧＬは走査線（またはゲート線）、ＴＦＴは薄膜トランジスタ、ＰＸは画素電極、ＣＴは対向電極（共通電極、または、コモン電極ともいう）、ＬＣは液晶容量、Ｃａｄｄは保持容量、ＳＵＢ１は第１のガラス基板、ＤＲＶは駆動回路、ＦＰＣはフレキシブル配線基板である。
液晶表示パネル（ＰＮＬ）には、複数の走査線（ＧＬ）と、映像線（ＤＬ）とが各々並列して設けられる。走査線（ＧＬ）と映像線（ＤＬ）との交差する部分に対応して、サブピクセルが設けられる。
複数のサブピクセルはマトリックス状に配置され、各サブピクセルには、画素電極（ＰＸ）と薄膜トランジスタ（ＴＦＴ）が設けられる。各画素電極（ＰＸ）に対向するように、対向電極（ＣＴ）が設けられる。そのため、各画素電極（ＰＸ）と対向電極（ＣＴ）との間には液晶容量（ＬＣ）と、保持容量（Ｃａｄｄ）が形成される。
【００１０】
液晶表示パネル（ＰＮＬ）は、画素電極（ＰＸ）、薄膜トランジスタ（ＴＦＴ）等が設けられた第１のガラス基板（ＳＵＢ１）と、カラーフィルタ等が形成される第２のガラス基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両ガラス基板間の周縁部近傍に枠状に設けたシール材により、両ガラス基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両ガラス基板の外側に偏光板を貼り付けて構成される。
なお、本発明は、液晶表示パネルの内部構造とは関係がないので、液晶表示パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶表示パネルであっても適用可能である。例えば、縦電界方式の場合、対向電極（ＣＴ）は第２のガラス基板に形成される。横電界方式の場合、対向電極（ＣＴ）は、第１のガラス基板（ＳＵＢ１）に形成される。
【００１１】
図１に示す液晶表示装置において、第１のガラス基板（ＳＵＢ１）上には、駆動回路（ＤＲＶ）が搭載される。
駆動回路（ＤＲＶ）は、コントローラ回路１００と、液晶表示パネル（ＰＮＬ）の映像線（ＤＬ）を駆動するドレインドライバ１３０と、液晶表示パネル（ＰＮＬ）の走査線（ＧＬ）を駆動するゲートドライバ１４０と、液晶表示パネル（ＰＮＬ）に画像を表示するために必要な電源電圧などを生成する電源回路１２０と、メモリ回路１５０とを有する。
コントローラ回路１００には、本体側のマイコン（Micro controller Unit；以下、ＭＣＵという）から、または、グラフィックコントローラなどから、表示データと表示コントロール信号が入力される。
図１において、ＳＩは、システムインターフェースのことであり、ＭＣＵ等から各種コントロール信号および画像データが入力される系である。
ＤＩは、表示データインターフェース（ＲＧＢインターフェース）のことであり、外部のグラフィックコントローラで形成された画像データと、データ取り込み用のクロックが連続的に入力される系（外部データ）である。
この表示データインターフェース（ＤＩ）では、従来のパーソナルコンピュータに使用されるドレインドライバと同様に取り込み用クロックに合わせて画像データを順次取り込む。
コントローラ回路１００は、システムインターフェース（ＳＩ）、および表示データインターフェース（ＤＩ）から受け取った表示データを、ソースドライバ１３０、メモリ回路１５０に送り表示を制御する。
【００１２】
本実施例の液晶表示装置は、交流駆動方式として、ドット反転駆動法を採用している。
図２は、本発明の実施例のドレインドライバ１３０の概略構成を示すブロック図である。
正極性階調電圧生成回路１５１ａは、電源回路１２０から入力される正極性の６値の階調基準電圧（Ｖ１〜Ｖ６）に基づいて、正極性の２５６階調の階調電圧を生成し、電圧バスライン１５８ａを介して出力回路１５７に出力する。負極性階調電圧生成回路１５１ｂは、電源回路１２０から入力される負極性の６値の階調基準電圧（Ｖ７〜Ｖ１２）に基づいて、負極性の２５６階調の階調電圧を生成し、電圧バスライン１５８ｂを介して出力回路１５７に出力する。
ドレインドライバ１３０の制御回路１５２内のシフトレジスタ回路１５３は、コントローラ回路１００から入力されるクロック（ＣＬ２）に基づいて、入力レジスタ回路１５４のデータ取り込み用信号を生成し、入力レジスタ回路１５４に出力する。
入力レジスタ回路１５４は、シフトレジスタ回路１５３から出力されるデータ取り込み用信号に基づき、コントローラ回路１００から入力されるクロック（ＣＬ２）に同期して、各色毎８ビットの表示データを出力本数分だけラッチする。
ストレージレジスタ回路１５５は、コントローラ回路１００から入力されるクロック（ＣＬ１）に応じて、入力レジスタ回路１５４内の表示データをラッチする。
このストレージレジスタ回路１５５に取り込まれた表示データは、レベルシフト回路１５６を介して出力回路１５７に入力される。出力回路１５７は、正極性の２５６階調の階調電圧、あるいは負極性の２５６階調の階調電圧に基づき、表示データに対応した１つの階調電圧（２５６階調の中の１つの階調電圧）を選択して、各映像線（ＤＬ）に出力する。
【００１３】
図３は、出力回路１５７の構成を中心に、図２に示すドレインドライバ１３０の構成を説明するためのブロック図である。
同図において、スイッチ部（１）２６２は、データラッチ部２６５に入力されるデータ取り込み用信号を切り替える。また、１５３は図２に示す制御回路１５２内のシフトレジスタ回路、１５６は図２に示すレベルシフト回路であり、また、データラッチ部２６５は、図２に示す入力レジスタ回路１５４とストレージレジスタ回路１５５とを表し、さらに、デコーダ部（階調電圧選択回路）２６１、アンプ回路対２６３、アンプ回路対２６３の出力を切り替えるスイッチ部（２）２６４が、図１に示す出力回路１５７を構成する。ここで、スイッチ部（１）２６２およびスイッチ部（２）２６４は、交流化信号（Ｍ）に基づいて制御される。
また、ＤＬ１，ＤＬ２，ＤＬ３，ＤＬ４，ＤＬ５，ＤＬ６は、それぞれ第１番目、第２番目、第３番目、第４番目、第５番目、第６番目の映像線（ＤＬ）を示している。
図３に示すドレインドライバ１３０においては、スイッチ部（１）２６２により、データラッチ部２６５（より詳しくは、図２に示す入力レジスタ回路１５４）に入力されるデータ取り込み用信号を切り替えて、各色毎の表示データを各色毎の隣合うデータラッチ部２６５に入力する。
デコーダ部２６１は、階調電圧生成回路１５１ａから電圧バスライン１５８ａを介して出力される正極性の２５６階調の階調電圧の中から、各データラッチ部２６５（より詳しくは、図２に示すストレージレジスタ回路１５５）から出力される表示用データに対応する正極性の階調電圧を選択する高電圧用デコーダ回路２７８と、負極性の階調電圧生成回路１５１ｂから電圧バスライン１５８ｂを介して出力される負極性の２５６階調の階調電圧の中から、各データラッチ部２６５から出力される表示用データに対応する負極性の階調電圧を選択する低電圧用デコーダ回路２７９とから構成される。この高電圧用デコーダ回路２７８と低電圧用デコーダ回路２７９とは、隣接するデータラッチ部２６５毎に設けられる。
【００１４】
アンプ回路対２６３は、高電圧用アンプ回路２７１と低電圧用アンプ回路２７２とにより構成される。高電圧用アンプ回路２７１には高電圧用デコーダ回路２７８で生成された正極性の階調電圧が入力され、高電圧用アンプ回路２７１は正極性の階調電圧を出力する。
低電圧用アンプ回路２７２には低電圧用デコーダ回路２７９で生成された負極性の階調電圧が入力され、低電圧用アンプ回路２７２は負極性の階調電圧を出力する。
ドット反転駆動法では、隣接する各色の階調電圧は互いに逆極性となり、また、アンプ回路対２６３の高電圧用アンプ回路２７１および低電圧用アンプ回路２７２の並びは、高電圧用アンプ回路２７１→低電圧用アンプ回路２７２→高電圧用アンプ回路２７１→低電圧用アンプ回路２７２となるので、スイッチ部（１）２６２により、データラッチ部２６５に入力されるデータ取り込み用信号を切り替えて、各色毎の表示データを、各色毎の隣り合うデータラッチ部２６５に入力し、それに合わせて、高電圧用アンプ回路２７１あるいは低電圧用アンプ回路２７２から出力される出力電圧をスイッチ部（２）２６４により切り替え、各色毎の階調電圧が出力される映像線（ＤＬ）、例えば、第１番目の映像線（Ｄ１）と第４番目の映像線（Ｄ４）とに出力することにより、各映像線（ＤＬ）に正極性あるいは負極性の階調電圧を出力することが可能となる。
高電圧用アンプ回路２７１、および低電圧用アンプ回路２７２としては、例えば、図４に示すような、オペアンプ（ＯＰ）の反転入力端子（−）と出力端子とが直結され、その非反転入力端子（＋）が入力端子とされるボルテージホロワ回路で構成される。
また、ボルテージホロワ回路に使用されるオペアンプ（ＯＰ）は、差動増幅回路で構成される。図５に、低電圧用アンプ回路２７２の一例を示す。
図５に示す低電圧用アンプ回路２７２は、入力段のＰＭＯＳトランジスタ（ＰＭ５１）と、能動負荷回路を構成するＮＭＯＳトランジスタ（ＮＭ６３，ＮＭ６４）と、出力段のＮＭＯＳトランジスタ（ＮＭ６５）とで構成される。
【００１５】
例えば、図５に示すように、ドレインドライバ１３０のアンプ回路（高電圧用アンプ回路２７１あるいは低電圧用アンプ回路２７２）は、差動段（図５のＭＯＳトランジスタ（ＰＭ５１）と、能動負荷回路を構成するＮＭＯＳトランジスタ（ＮＭ６３，ＮＭ６４）で構成される部分）と、出力段（図５のＮＭＯＳトランジスタ（ＮＭ６５）で構成される部分）で構成される。
そして、出力段の出力端子（図５のＯＵＴ）からＧＮＤ電位（０Ｖ）を出力する場合、ＭＯＳトランジスタ（図５のＮＭＯＳトランジスタ（ＮＭ６５）を介して、出力段の出力端子（図５のＯＵＴ）と、ＧＮＤの電源電圧が供給される電源ラインとを接続することになるが、出力電圧が、ＧＮＤレベルに近づくにつれて、ＭＯＳトランジスタのドレイン−ソース間の電圧差が小さくなる。そして、ＭＯＳトランジスタの閾値電圧まで、出力段の出力電圧が小さくなると、出力段の出力端子と、ＧＮＤの電源電圧が供給される電源ラインとの間に電流が流れなくなる。その結果、液晶表示パネル（ＰＮＬ）に黒を表示する際に、出力電圧が浮き上がりコントラスト（コントラスト＝白輝度／黒輝度）の低下を招く。
コントラストを向上させるためには、液晶表示パネル（ＰＮＬ）に黒を表示する時に、画素電極（ＰＸ）と対向電極（ＣＴ）に入力する電圧を同じにして、液晶の両端の電位差を「０Ｖ」にする必要がある。
【００１６】
図６は、従来の液晶表示装置のドレインドライバにおける階調電圧生成部の回路構成を示す図である。同図において、Ｔ−ＤＬは、ドレインドライバ１３０の、映像線（ＤＬ）と接続される端子部、１０はアンプ回路（図３の高電圧用アンプ回路２７１あるいは低電圧用アンプ回路２７２）、１１はデコーダ回路（図３の高電圧用デコーダ回路２７８あるいは低電圧用デコーダ回路２７９）である。なお、端子部（Ｔ−ＤＬ）、アンプ回路１０、およびデコーダ回路１１は、映像線（ＤＬ）の本数分設けられるが、図６、後述する図８、図１０Ａ、図１０Ｂ、図１１では、１個のみ図示している。
１２は階調電圧生成回路（図２の正極性階調電圧生成回路１５１ａ、あるいは、負極性階調電圧生成回路１５１ｂ）であり、階調電圧生成回路１２は、電源回路１２０から入力される階調基準電圧（正極性の６値の階調基準電圧（Ｖ１〜Ｖ６）あるいは、負極性の６値の階調基準電圧（Ｖ７〜Ｖ１２））に基づいて、２５６階調の階調電圧（正極性の２５６階調の階調電圧、あるいは、負極性の２５６階調の階調電圧）を生成する。電源回路１２０内の階調基準電圧生成回路１３は、抵抗分圧回路で構成される。なお、ＢＡはバッファ回路である。
デコーダ回路１１は、階調電圧生成回路１２から入力される階調電圧の中から、表示用データに対応する階調電圧を選択する。
アンプ回路１０は、デコーダ回路１１から入力される階調電圧を電流増幅して、端子部（Ｔ−ＤＬ）に出力する。
図６の回路構成では、最小階調（０階調）の階調電圧となる階調基準電圧は、図６のＡに示す抵抗素子ＲＢＡにより、約０．２Ｖの電圧とされる。このため、液晶の両端の電位差を「０Ｖ」にすることができない。
【００１７】
図７は、図１に示す１サブピクセルの回路構成を示す図である。
図７において、走査線（ＧＬ）に、Ｈｉｇｈレベル（以下、Ｈレベル）の選択走査電圧が供給されている映像電圧書き込み期間内に、薄膜トランジスタ（ＴＦＴ）を介して、映像線（ＤＬ）から画素電極（ＰＸ）に（Ｖｄ）の映像電圧が書き込まれる。
次に、映像電圧書き込み期間経過後の、走査線（ＧＬ）にＬｏｗレベル（以下、Ｌレベル）の非選択走査電圧が供給されているホールド期間なると、画素電極（ＰＸ）の電位は、（Ｖｄ）の電位から（Ｖｄ−ΔＶ）の電位に変化する。
これは、薄膜トランジスタ（ＴＦＴ）のゲート電圧が、ＨレベルからＬレベルに変化すると、画素電極（ＰＸ）−走査線（ＧＬ）との間の寄生容量によるカップリングの影響で、画素電極（ＰＸ）の電位が低下するためである。（一般に、飛び込みと呼ばれる。）
本実施例の液晶表示装置は、交流駆動方式として、ドット反転駆動法を採用しているが、ドット反転駆動法では、対向電極（ＣＴ）に入力される対向電圧（Ｖｃｏｍ）は、一定電位の電圧とされる。
また、ドット反転駆動法では、同じ階調の場合、画素電極（ＰＸ）に正極性の階調電圧を入力する時と、画素電極（ＰＸ）に負極性の階調電圧を入力する時とで、対向電極（ＣＴ）との間の電位差が同じ電圧を入力する必要がある。
しかしながら、画素電極（ＰＸ）の電位は、正極性の映像電圧書き込みの場合と、負極性の映像電圧書き込みの場合も飛び込みにより下側にシフトするので、対向電極（ＣＴ）のコモン電圧（Ｖｃｏｍ）も、それに合わせて、（Ｖｃｏｍ−ΔＶ）の電圧に変化させなければならない。即ち、Ｖｃｏｍの電位が、ＧＮＤの電位とすると、対向電極（ＣＴ）には、（ＧＮＤ−ΔＶ）の電圧を入力する必要がある。
対向電極（ＣＴ）に（ＧＮＤ−ΔＶ）の電圧が入力されている状態で、液晶表示パネル（ＰＮＬ）に表示される黒輝度を下げるために、液晶層の両端の電位差を「０Ｖ」とするには、画素電極（ＰＸ）に、（ＧＮＤ−ΔＶ）の電圧を入力する必要がある。即ち、ドレインドライバ１３０のアンプ回路（高電圧用アンプ回路２７１あるいは低電圧用アンプ回路２７２）から出力される電圧が、「０Ｖ」のときに、黒の輝度が、最も低くなる。
【００１８】
図８は、本発明の実施例のドレインドライバの階調電圧生成部の回路構成を示す図である。同図において、Ｔ−ＤＬは、ドレインドライバ１３０の、映像線（ＤＬ）と接続される端子部、１０はアンプ回路（図３の高電圧用アンプ回路２７１あるいは低電圧用アンプ回路２７２）、１１はデコーダ回路（図３の高電圧用デコーダ回路２７８あるいは低電圧用デコーダ回路２７９）、ＢＡはバッファ回路、ＳＷはスイッチ回路、ＩＮＶはインバータ回路である。
本実施例では、アンプ回路１０と、端子部（Ｔ−ＤＬ）との間にスイッチ回路（ＳＷ）を設け、端子部（Ｔ−ＤＬ）から最小階調（０階調）の階調電圧を出力する時に、スイッチ回路（ＳＷ）を切り換え、ＧＮＤの電圧を出力するようにしたものである。
ここで、図８では、最小階調（０階調）の時にＨレベル、それ以外の階調（１〜２５５階調）の時にＬレベルとなる信号（ＢＳ）により、スイッチ回路（ＳＷ）を制御する。即ち、スイッチ回路（ＳＷ）は、信号ＢＳがＬレベルの時にアンプ回路１０の出力を端子部（Ｔ−ＤＬ）に出力し、信号ＢＳがＨレベルの時に、ＧＮＤの電圧を端子部（Ｔ−ＤＬ）に出力する。
図９は、本発明の実施例のドレインドライバを使用する液晶表示装置における黒表示時の輝度と、従来のドレインドライバを使用する液晶表示装置における黒表示時の輝度とを対比して示すグラフである。
なお、図９のグラフにおいて、横軸は階調電圧、縦軸は輝度を示している。また、図９のＡ１が、本実施例の液晶表示装置における階調電圧−輝度特性を、図９のＡ２が、従来の液晶表示装置における階調電圧−輝度特性を示す。
図９のグラフから分かるように、液晶表示パネル（ＰＮＬ）に画像を表示する際に、本実施例では、最小階調（０階調）付近の輝度が、従来の液晶表示装置よりも、低くなっている。
したがって、本実施例では、従来の液晶表示装置よりも、コントラスト（コントラスト＝白輝度／黒輝度）を向上させることが可能となる。
なお、本実施例では、図９のＡ１に示す階調電圧−輝度特性に合わせるために、階調基準電圧生成回路１３の抵抗素子、特に、図８の抵抗素子（ＲＢＡ）の値を適宜調整する必要がある。
【００１９】
［実施例２］
図１０Ａは、本発明の実施例２のドレインドライバにおける、正極性の階調電圧生成部の回路構成を示す図であり、図１０Ｂは、本発明の実施例２のドレインドライバにおける、負極性の階調電圧生成部の回路構成を示す図である。
本実施例では、ＲＧ１とＲＧ２のレジスタ回路を設け、レジスタ回路（ＲＧ１）に格納するデータＡの電圧レベルと、レジスタ回路（ＲＧ２）に格納するデータＢの電圧レベルにおいて、最小階調（０階調）の時に、端子部（Ｔ−ＤＬ）から、アンプ回路１０の出力と、ＧＮＤの電圧と切り換えて、出力できるようにしたものである。
即ち、図１０Ａの場合、レジスタ回路（ＲＧ１）に格納するデータＡの電圧レベルが、Ｈレベルの時（状態１）に、アンド回路（ＡＮＤ）は、信号ＢＳがＨレベルの時にＨレベル、信号ＢＳがＬレベルの時にＬレベルとなる。したがって、状態１の場合は、スイッチ回路（ＳＷ）は、信号ＢＳがＬレベルの時に、高電圧用デコーダ回路２７８の出力を増幅する高電圧用アンプ回路２７１の出力を端子部（Ｔ−ＤＬ）に出力し、信号ＢＳがＨレベルの時に、ＧＮＤの電圧を端子部（Ｔ−ＤＬ）に出力する。
また、図１０Ａの場合、レジスタ回路（ＲＧ１）に格納するデータＡの電圧レベルが、Ｌレベルの時（状態２）に、アンド回路（ＡＮＤ）は、常時Ｌレベルとなる。したがって、状態２の場合は、信号ＢＳのＨレベル、Ｌレベルに限らず、スイッチ回路（ＳＷ）は、高電圧用アンプ回路２７１の出力を端子部（Ｔ−ＤＬ）に出力する。
図１０Ｂの場合も同様、レジスタ回路（ＲＧ２）に格納するデータＢの電圧レベルが、Ｈレベルの時（状態３）に、アンド回路（ＡＮＤ）は、信号ＢＳがＨレベルの時にＨレベル、信号ＢＳがＬレベルの時にＬレベルとなる。したがって、状態３の場合は、前スイッチ回路（ＳＷ）は、信号ＢＳがＬレベルの時に、低電圧用デコーダ回路２７９を増幅する低電圧用アンプ回路２７２の出力を端子部（Ｔ−ＤＬ）に出力し、信号ＢＳがＨレベルの時に、ＧＮＤの電圧を端子部（Ｔ−ＤＬ）に出力する。
また、図１０Ｂの場合、レジスタ回路（ＲＧ２）に格納するデータＢの電圧レベルが、Ｌレベルの時（状態４）に、アンド回路（ＡＮＤ）は、常時Ｌレベルとなる。したがって、状態４の場合は、信号ＢＳのＨレベル、Ｌレベルに限らず、スイッチ回路（ＳＷ）は、低電圧用アンプ回路２７２の出力を端子部（Ｔ−ＤＬ）に出力する。
表１に、レジスタ回路（ＲＧ１）に格納するデータＡと、レジスタ回路（ＲＧ２）に格納するデータＢの電圧レベルの組み合わせに対する、端子部（Ｔ−ＤＬ）から出力される最小階調（０階調）時の電圧を示す。
【００２０】
【表１】
0005687487.tif 000002
【００２１】
［実施例３］
図１１は、本発明の実施例３のドレインドライバにおける階調電圧生成部の回路構成を示す図である。
図６の回路と、図１１の回路とを比較すると、図１１では、図６に示す抵抗素子（ＲＢＡ）が省略されている。これにより、本実施例では、最小階調（０階調）の階調電圧となる階調基準電圧は、ＧＮＤの電圧となる。
したがって、本実施例において、液晶表示パネル（ＰＮＬ）に最小階調（０階調）を表示するときに、最小階調（０階調）の階調電圧を、約０．０５〜０．１Ｖに低下させることが可能となり、同時に黒輝度が低下するので、コントラストを向上させることが可能となる。
なお、前述の説明では、本発明の駆動回路を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、本発明の駆動回路は、有機ＥＬ表示装置、無機ＥＬ表示装置等の表示装置にも適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００２２】
１０  アンプ回路
１１  デコーダ回路
１２  階調電圧生成回路
１３  階調基準電圧生成回路
１００  コントローラ回路  
１２０  電源回路
１３０  ドレインドライバ
１４０  ゲートドライバ
１５０  メモリ回路
１５１ａ  正極性の階調電圧生成回路
１５１ｂ  負極性の階調電圧生成回路
１５２  制御回路
１５３  シフトレジスタ回路
１５４  入力レジスタ回路
１５５  ストレージレジスタ回路
１５６  レベルシフト回路
１５７  出力回路
１５８ａ，１５８ｂ  電圧バスライン
２６１  デコーダ部
２６２，２６４  スイッチ部
２６３  アンプ回路対
２６５  データラッチ部
２７１  高電圧用アンプ回路
２７２  低電圧用アンプ回路
２７８  高電圧用デコーダ回路
２７９  低電圧用デコーダ回路
ＤＬ  映像線（ソース線またはドレイン線）
ＧＬ  走査線（またはゲート線）
ＰＸ  画素電極
ＣＴ  対向電極
ＴＦＴ  薄膜トランジスタ
ＬＣ  液晶容量
Ｃａｄｄ  保持容量
ＰＭ，ＰＡ，ＰＢ  ＰＭＯＳトランジスタ
ＮＭ，ＮＡ，ＮＢ  ＮＭＯＳトランジスタ
ＰＮＬ  液晶表示パネル
ＳＵＢ１  第１のガラス基板
ＤＲＶ  駆動回路
ＦＰＣ  フレキシブル配線基板
ＢＡ  バッファ回路
ＳＷ  スイッチ回路
Ｔ−ＤＬ  端子部
ＩＮＶ  インバータ回路
ＲＧ１，ＲＧ２  レジスタ回路
ＡＮＤ  アンド回路
ＲＢＡ  抵抗素子
ＯＰ  オペアンプ
【図１】
0005687487.tif 000003
【図２】
0005687487.tif 000004
【図３】
0005687487.tif 000005
【図４】
0005687487.tif 000006
【図５】
0005687487.tif 000007
【図６】
0005687487.tif 000008
【図７】
0005687487.tif 000009
【図８】
0005687487.tif 000010
【図９】
0005687487.tif 000011
【図１０Ａ】
0005687487.tif 000012
【図１０Ｂ】
0005687487.tif 000013
【図１１】
0005687487.tif 000014