(57)【特許請求の範囲】
【請求項１】
複数のセンサと、
前記複数のセンサの各々の出力端子に共通に接続されるとともに、中央処理装置の入力端子に接続される出力ラインと、
前記出力ラインに電気的に接続されている電荷蓄積部と、
前記複数のセンサの何れか１つを選択的に活性状態とし他を非活性状態に制御する第１の処理を複数回実施するとともに、前記複数のセンサの全てを非活性状態に制御する第２の処理を前記第１の処理の間に実施する第１の制御回路と、
前記第２の処理の実行期間中に、前記電荷蓄積部を充電して前記出力ラインの電位を所定電位にする充電回路と、を備え、
前記第１の制御回路は、前記複数のセンサの予め定められたセンサが予め定められた順序で活性状態にされるように、前記第１の処理を複数回実施することを特徴とする画像形成装置。
【請求項２】
前記充電回路は、前記出力ラインに接続されている前記複数のセンサの全てが非活性状態とされることに応じて、前記電荷蓄積部の充電を開始することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記第１の制御回路は、活性状態にされる頻度が前記複数のセンサの間で異なるように制御を行うことを特徴とする請求項１または２に記載の画像形成装置。
【請求項４】
前記出力ラインは複数備えられており、
前記第１の制御回路は、第１のスイッチ回路および第２のスイッチ回路を備えており、
前記第１のスイッチ回路は、複数の出力ラインの各々に備えられている第１のセンサを共通に制御し、
前記第２のスイッチ回路は、複数の出力ラインの各々に備えられている第２のセンサを共通に制御し、
前記第１のスイッチ回路と前記第２のスイッチ回路との間で、センサを活性状態に制御する頻度が異なっていることを特徴とする請求項１ないし３の何れか１項に記載の画像形成装置。
【請求項５】
前記出力ラインは複数備えられており、
前記第１の制御回路は、第１のスイッチ回路および第２のスイッチ回路を備えており、
前記第１のスイッチ回路は、複数の出力ラインの各々に備えられている第１のセンサを共通に制御し、
前記第２のスイッチ回路は、複数の出力ラインの各々に備えられている第２のセンサを共通に制御し、
前記第１のスイッチ回路は、前記画像形成装置を使用しない期間において、前記第１のセンサの各々を非活性状態に維持し、
前記第２のスイッチ回路は、前記画像形成装置を使用しない期間において、前記第２のセンサの各々を活性状態にする処理と非活性状態にする処理を交互に実施することを特徴とする請求項１ないし４の何れか１項に記載の画像形成装置。
【請求項６】
前記複数のセンサの各々に対応して複数備えられるとともに、前記出力ラインに共通に接続される複数のラッチ回路と、
前記複数のセンサの何れか１つが活性状態とされている期間中に、当該活性状態とされているセンサに対応するラッチ回路に、前記出力ラインの出力をラッチする処理を実行させる第２の制御回路と、
をさらに備え、
前記複数のラッチ回路の各々の出力端子は、前記中央処理装置の入力端子に接続されていることを特徴とする請求項１ないし５の何れか１項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のセンサを備える画像形成装置に関する。
【背景技術】
【０００２】
プリンタ等の画像形成装置において、センサの出力と制御ＩＣとを接続する出力ラインを、複数のセンサで共用する技術が開示されている。このような技術では、出力ラインは、複数のセンサに共通に接続される。そして、複数のセンサの何れか１つを選択的に活性状態とし、他を非活性状態に制御する。これにより、活性状態とされたセンサの出力信号が制御ＩＣに伝達される。そして、活性状態とするセンサを切り替えることで、複数のセンサの各々の出力信号を制御ＩＣに伝達することができる。なお、関連する技術が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３４９９３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
あるセンサを非活性状態から活性状態に切り替える場合には、出力ラインの電位を所定電位にリセットしておく必要がある。このリセットを行なうために必要なリセット時間の間は、センサの出力信号を制御ＩＣに伝達することができないため、リセット時間は短い方が好ましい。ところが、出力ラインには各種の抵抗成分や容量成分が存在するため、出力ラインの充放電に遅延が発生し、リセット時間が増大する場合がある。本明細書では、このような不便性を解消することができる技術を提供する。
【課題を解決するための手段】
【０００５】
本願に記載の画像形成装置は、複数のセンサと、複数のセンサの各々の出力端子に共通に接続されるとともに、中央処理装置の入力端子に接続される出力ラインと、出力ラインに電気的に接続されている電荷蓄積部と、複数のセンサの何れか１つを選択的に活性状態とし他を非活性状態に制御する第１の処理を複数回実施するとともに、複数のセンサの全てを非活性状態に制御する第２の処理を第１の処理の間に実施する第１の制御回路と、第２の処理の実行期間中に、電荷蓄積部を充電して出力ラインの電位を所定電位にする充電回路と、を備え、第１の制御回路は、複数のセンサの予め定められたセンサが予め定められた順序で活性状態にされるように、第１の処理を複数回実施することを特徴とする。
本願に記載の画像形成装置は、複数のセンサと、複数のセンサの各々の出力端子に共通に接続されるとともに、中央処理装置の入力端子に接続される出力ラインと、複数のセンサの何れか１つを選択的に活性状態とし、他を非活性状態に制御する第１の制御回路と、を備える画像形成装置であって、複数のセンサの何れか１つが活性状態から非活性状態になってから、複数のセンサの何れか１つが非活性状態から活性状態になるまでの期間中に、出力ラインを充放電して出力ラインの電位を所定電位にする充放電回路を備えることを特徴とする。
【０００６】
このように構成された画像形成装置によれば、複数のセンサの何れか１つが活性状態から非活性状態になってから、複数のセンサの何れか１つが非活性状態から活性状態になるまでの期間中に、出力ラインが所定電位になるように、出力ラインを充放電することができる。これにより、出力ラインに抵抗成分や容量成分が存在する場合においても、出力ラインの電位を所定電位にするまでに必要な時間を短縮することができる。よって、単位時間当たりに活性状態にすることができるセンサの数を、多くすることができる。
【０００７】
また、請求項２に記載の画像形成装置では、出力ラインの充放電を開始するタイミングを確実に検出することが可能となる。これにより、充放電回路の制御を容易とすることができる。
【０００８】
センサには、単位時間当たりの活性状態にされる回数が多い必要があるセンサ（例：各種物体の位置を検出するセンサ）や、単位時間当たりの活性状態にされる回数が少なくてよいセンサ（例：操作の有無を検出するセンサ）が存在する。そこで、請求項３に記載の画像形成装置では、活性状態にされる頻度を複数のセンサの間で異ならせることができるため、各種のセンサに対応することが可能となる。
【０００９】
また、請求項４に記載の画像形成装置では、センサを活性状態に制御する頻度を、複数の第１のセンサと複数の第２のセンサとの間で異ならせることができる。これにより、単位時間当たりの活性状態にされる回数が異なるセンサがそれぞれ複数存在する場合にも、対応することが可能となる。
【００１０】
また、請求項５に記載の画像形成装置では、画像形成装置を使用しない期間（例：スリープ状態とされている期間）において、複数の第１のセンサのみを非活性状態に維持することができる。これにより、画像形成装置の更なる省電力を図ることができる。
【００１１】
また、請求項６に記載の画像形成装置では、出力ラインに共通に接続される複数のセンサごとの出力を、対応するラッチ回路にラッチすることができる。これにより、出力ラインにシリアルに出力されてくる複数のセンサの各出力信号を、中央処理装置に対してパラレルに入力することができるため、センサの出力信号を中央処理装置でさらに取り扱い易くすることができる。
【図面の簡単な説明】
【００１２】
【図１】画像形成装置の制御構成を示すブロック図である。
【図２】画像形成装置の動作フローである。
【図３】画像形成装置の動作波形図である。
【図４】画像形成装置の動作波形図である。
【図５】画像形成装置の制御構成を示すブロック図である。
【図６】画像形成装置の動作フローである。
【図７】画像形成装置の動作フローである。
【図８】画像形成装置の動作波形図である。
【図９】画像形成装置の制御構成を示すブロック図である。
【図１０】画像形成装置の制御構成を示すブロック図である。
【発明を実施するための形態】
【００１３】
＜第１実施形態＞
図１は、第１実施形態に係る画像形成装置１の制御構成を示すブロック図である。画像形成装置１は、インクジェット方式に従う記録ヘッドを用いた画像形成装置である。なお、記録ヘッド、オートシートフィーダ機構、ペーパーフィード機構などの、画像形成に必要な各種の構成要素は、図１では図示を省略している。
【００１４】
図１に示すように、画像形成装置１は、センサ部２およびＡＳＩＣ（Application Specific Integrated Circuit）１５を備える。ＡＳＩＣ１５は、センサ部２や、画像形成に必要な各種の構成要素（不図示）を制御するための制御信号を生成する、特殊用途集積回路である。ＡＳＩＣ１５は、ＣＰＵ（Central Processing Unit）１０、記憶部１２、タイマ１３を備える。ＣＰＵ１０は、画像形成に関連する情報処理を行う回路である。記憶部１２は、各種の設定情報を記憶する回路である。設定情報の一例としては、センサグループ番号ｘ、オン期間Ｔｏｎ、オフ期間Ｔｏｆｆ、などが挙げられる。センサグループ番号ｘは、後述する図２のフローにおいて、検出動作を実行するセンサグループを示す情報である。オン期間Ｔｏｎは、選択されたフォトインタラプタを活性状態にする期間である。オン期間Ｔｏｎは、フォトインタラプタで各種の検出動作を実行可能な程度の期間となるように、予め定められるとしてもよい。オフ期間Ｔｏｆｆは、複数のセンサグループの何れか１つが活性状態から非活性状態になってから、他のセンサグループの何れか１つが非活性状態から活性状態になるまでの期間である。すなわち、全てのフォトインタラプタを非活性状態にする期間である。オフ期間Ｔｏｆｆは、後述する充電期間Ｔｃ１以上の期間となるように、予め定められるとしてもよい。タイマ１３は、オン期間Ｔｏｎおよびオフ期間Ｔｏｆｆの経過を検出するための回路である。
【００１５】
ＡＳＩＣ１５は、出力端子ＯＴ１よびＯＴ２、入力端子ＩＴ１およびＩＴ２を備える。入力端子ＩＴ１およびＩＴ２の各々は、バッファＢＩ１およびＢＩ２の各々を介してＣＰＵ１０に接続される。また出力端子ＯＴ１およびＯＴ２の各々は、バッファＢＯ１およびＢＯ２の各々を介してＣＰＵ１０に接続される。
【００１６】
センサ部２の構成を説明する。センサ部２は、出力ラインＳＥＮ１およびＳＥＮ２、制御ラインＳＥＮ＿ＯＮ１およびＳＥＮ＿ＯＮ２、フォトインタラプタ(Photointerrupter)ＰＨ１１、ＰＨ１２、ＰＨ２１、ＰＨ２２、トランジスタＴｒ１およびＴｒ２、充放電回路１４、コンデンサＣ１およびＣ２、プルアップ抵抗Ｒｐｕ１およびＲｐｕ２、を備える。
【００１７】
出力ラインＳＥＮ１は、フォトインタラプタＰＨ１１およびＰＨ１２の各々の出力端子に共通に接続されるとともに、ＡＳＩＣ１５の入力端子ＩＴ１に接続される。また出力ラインＳＥＮ１には、プルアップ抵抗Ｒｐｕ１を介して電源電圧ＶＤＤ（＋３．３Ｖ）が接続されるとともに、コンデンサＣ１を介して接地電圧ＧＮＤ（０Ｖ）が接続される。
【００１８】
同様に、出力ラインＳＥＮ２は、フォトインタラプタＰＨ２１およびＰＨ２２の各々の出力端子に共通に接続されるとともに、ＡＳＩＣ１５の入力端子ＩＴ２に接続される。また出力ラインＳＥＮ２には、プルアップ抵抗Ｒｐｕ２を介して電源電圧ＶＤＤ（＋３．３Ｖ）が接続されるとともに、コンデンサＣ２を介して接地電圧ＧＮＤ（０Ｖ）が接続される。
【００１９】
トランジスタＴｒ１のベース端子には制御ラインＳＥＮ＿ＯＮ１が接続され、エミッタ端子は接地電圧ＧＮＤに接続される。またコレクタ端子は、フォトインタラプタＰＨ２１の発光ダイオードおよびフォトインタラプタＰＨ１１の発光ダイオードを介して、電圧Ｖｌｅｄ（＋５Ｖ）に接続される。トランジスタＴｒ２のベース端子には制御ラインＳＥＮ＿ＯＮ２が接続され、エミッタ端子は接地電圧ＧＮＤに接続される。またコレクタ端子は、フォトインタラプタＰＨ２２の発光ダイオードおよびフォトインタラプタＰＨ１２の発光ダイオードを介して、電圧Ｖｌｅｄ（＋５Ｖ）に接続される。
【００２０】
充放電回路１４は、オア回路ＯＲ１およびバッファＢ１、Ｂ２を備える。オア回路ＯＲ１の入力端子には、制御ラインＳＥＮ＿ＯＮ１およびＳＥＮ＿ＯＮ２が接続される。バッファＢ１、Ｂ２の入力端子には電源電圧ＶＤＤが入力される。バッファＢ１の出力端子は出力ラインＳＥＮ１に接続され、バッファＢ２の出力端子は出力ラインＳＥＮ２に接続される。またバッファＢ１、Ｂ２の制御端子Ｔ１、Ｔ２の各々には、オア回路ＯＲ１の出力端子から出力される信号ＥＮが入力される。バッファＢ１、Ｂ２は、ハイレベルの信号ＥＮが入力されている期間は非活性状態となり、ローレベルの信号ＥＮが入力されている期間は活性状態となる。
【００２１】
フォトインタラプタＰＨ１１、ＰＨ１２、ＰＨ２１、ＰＨ２２の各々は、対向する発光ダイオード（発光部）とフォトトランジスタ（受光部）を備える、透過型光センサである。トランジスタＴｒ１のコレクタ端子に接続されているフォトインタラプタＰＨ１１およびＰＨ２１は、センサグループＧ１に属する。トランジスタＴｒ２のコレクタ端子に接続されているフォトインタラプタＰＨ１２およびＰＨ２２は、センサグループＧ２に属する。よって、図１に示すセンサ部２では、センサグループの数は２個である。トランジスタＴｒ１が導通することにより、センサグループＧ１に属するフォトインタラプタ（ＰＨ１１およびＰＨ２１）の発光ダイオードに電流が流れ、発光状態となる。よって、センサグループＧ１に属するフォトインタラプタが活性状態となる。また、トランジスタＴｒ２が導通することにより、センサグループＧ２に属するフォトインタラプタ（ＰＨ１２およびＰＨ２２）の発光ダイオードに電流が流れ、発光状態となる。よって、センサグループＧ２に属するフォトインタラプタが活性状態となる。
【００２２】
発光ダイオードとフォトトランジスタとの間には、遮光部が進退可能に備えられている。各フォトインタラプタが活性状態とされている場合に、遮光部が発光ダイオードとフォトトランジスタの間に進入して、発光ダイオードとフォトトランジスタとの間の光路を遮断している場合には、フォトトランジスタは非導通状態となる。よって、フォトインタラプタが接続されている出力ラインの電位はＨｉレベルに維持される。一方、各フォトインタラプタが活性状態とされている場合に、遮光部が退避位置に存在し、発光ダイオードとフォトトランジスタとの間の光路を遮断していない場合には、フォトトランジスタは導通状態となる。よって、フォトインタラプタが接続されている出力ラインは、フォトトランジスタを介して接地電圧ＧＮＤに接続されるため、Ｌｏレベルとされる。
【００２３】
フォトインタラプタＰＨ１１、ＰＨ１２、ＰＨ２１、ＰＨ２２は、所定位置に用紙や可動部が存在するか否かを検出する位置センサや、画像形成装置１の状態を検出する状態検出センサなど、各種のセンサとして機能する。位置センサの例としては、レジセンサ、ＡＤＦ（Auto Document Feeder）リアセンサ、プリントヘッドセンサ、ＣＩＳ(Contact Image Sensor)ヘッドセンサ、等が挙げられる。また状態検出センサの例としては、カバーオープンセンサ、紙幅センサ、等が挙げられる。
【００２４】
＜画像形成装置１の動作＞
画像形成装置１の動作を、図２のフローを用いて説明する。画像形成装置１の電源が投入されると、図２のフローが開始される。図２のフローは、画像形成装置１の電源がオン状態である期間中に実行され続けるフローである。図２のフローにおいて、制御ラインＳＥＮ＿ＯＮｘ、トランジスタＴｒｘ、フォトインタラプタＰＨ１ｘおよびＰＨ２ｘなどの符号は、センサグループ番号ｘに対応する各要素を示している。例えば、センサグループ番号ｘが「１」に設定されている場合には、これらの符号は、制御ラインＳＥＮ＿ＯＮ１、トランジスタＴｒ１、フォトインタラプタＰＨ１１およびＰＨ２１の各要素を示している。
【００２５】
Ｓ１１において、ＣＰＵ１０は、全てのセンサを初期状態にリセットする。具体的には、制御ラインＳＥＮ＿ＯＮ１およびＳＥＮ＿ＯＮ２をローにするとともに、センサグループ番号ｘを「１」にリセットする。これにより、トランジスタＴｒ１およびＴｒ２が非導通状態になるため、センサグループＧ１およびＧ２に属するフォトインタラプタ（ＰＨ１１、ＰＨ２１、ＰＨ１２、ＰＨ２２）が非活性状態となる。また初期状態では、オア回路ＯＲ１から出力される信号ＥＮはローレベルであり、バッファＢ１、Ｂ２は活性状態である。よって出力ラインＳＥＮ１およびＳＥＮ２は、充放電回路１４によってＨｉレベルに充電されている状態となる。
【００２６】
Ｓ１３において、ＣＰＵ１０は、記憶部１２からオン期間Ｔｏｎを読み出して、タイマ１３に設定する。Ｓ１５において、ＣＰＵ１０は、制御ラインＳＥＮ＿ＯＮｘをハイにする。これにより、制御ラインＳＥＮ＿ＯＮｘに対応するトランジスタＴｒｘが導通状態になり、センサグループＧｘ内のフォトインタラプタ（ＰＨ１ｘおよびＰＨ２ｘ）が活性状態となる。また、オア回路ＯＲ１から出力される信号ＥＮはローレベルからハイレベルへ変化し、バッファＢ１、Ｂ２は非活性状態に遷移するため、出力ラインＳＥＮ１およびＳＥＮ２への充電が停止される。
【００２７】
Ｓ１７において、ＣＰＵ１０は、オン期間Ｔｏｎの経過をタイマ１３が検出したか否かを判断する。検出していない場合（Ｓ１７：ＮＯ）にはＳ１７へ戻り、検出した場合（Ｓ１７：ＹＥＳ）にはＳ１９へ進む。
【００２８】
Ｓ１９において、ＣＰＵ１０は、出力ラインＳＥＮ１のレベルを判定する。出力ラインＳＥＮ１がＨｉレベルである場合には、フォトインタラプタＰＨ１ｘのフォトトランジスタは非導通状態であるため、フォトインタラプタＰＨ１ｘの光路を遮光部が遮断していると判断される。一方、出力ラインＳＥＮ１がＬｏレベルである場合には、フォトインタラプタＰＨ１ｘのフォトトランジスタは導通状態であるため、フォトインタラプタＰＨ１ｘの光路を遮光部が遮断していないと判断される。
【００２９】
Ｓ２１に進むと、ＣＰＵ１０は、出力ラインＳＥＮ２のレベルを判定する。出力ラインＳＥＮ２がＨｉレベルである場合には、フォトインタラプタＰＨ２ｘの光路を遮光部が遮断していると判断され、Ｌｏレベルである場合には遮光部が光路を遮断していないと判断される。
【００３０】
Ｓ２５に進むと、ＣＰＵ１０は、記憶部１２からオフ期間Ｔｏｆｆを読み出して、タイマ１３に設定する。Ｓ２７において、ＣＰＵ１０は、制御ラインＳＥＮ＿ＯＮｘをハイからローに変化させる。これにより、制御ラインＳＥＮ＿ＯＮｘに対応するトランジスタＴｒｘが非導通状態となり、センサグループＧｘ内のフォトインタラプタが非活性状態となる。また、オア回路ＯＲ１から出力される信号ＥＮはハイレベルからローレベルへ変化し、バッファＢ１、Ｂ２は活性状態に遷移するため、出力ラインＳＥＮ１およびＳＥＮ２がＨｉレベルとなるように、充電が開始される。
【００３１】
Ｓ２９において、ＣＰＵ１０は、オフ期間Ｔｏｆｆの経過をタイマ１３が検出したか否かを判断する。検出していない場合（Ｓ２９：ＮＯ）にはＳ２９へ戻り、検出した場合（Ｓ２９：ＹＥＳ）にはＳ３１へ進む。
【００３２】
Ｓ３１において、ＣＰＵ１０は、センサグループ番号ｘを「ｘ＋１」にインクリメントする。Ｓ３３において、ＣＰＵ１０は、インクリメント後のセンサグループ番号ｘが、センサグループの数よりも大きいか否かを判断する。大きくない場合（Ｓ３３：ＮＯ）には、まだ最後のセンサグループまで検出動作を実行していないと判断され、Ｓ１３へ戻って次のセンサグループに対して検出動作を実行する。一方、センサグループ番号ｘがセンサグループの数よりも大きい場合（Ｓ３３：ＹＥＳ）には、最後のセンサグループまで検出動作が実行されたと判断され、Ｓ３５へ進み、センサグループ番号ｘを「１」にリセットする。そしてＳ１３へ戻り、最初のセンサグループに対して検出動作を実行する。
【００３３】
＜第１実施形態の動作例＞
第１実施形態の動作例を、図３の波形図を用いて説明する。本動作例では、図１に示すように、センサグループの数が２個の場合を説明する。また、フォトインタラプタＰＨ１１の遮光部のみが光路を遮断していない場合を例として説明する。
【００３４】
図３の時刻ｔ０において、初期状態へのリセットが行われる（Ｓ１１）。初期状態では、センサグループ番号ｘ＝１にリセットされるため、制御ラインＳＥＮ＿ＯＮ１が選択される。オア回路ＯＲ１から出力される信号ＥＮはローレベルであり（図３、矢印Ｙ０）、バッファＢ１、Ｂ２は活性状態であるため、出力ラインＳＥＮ１およびＳＥＮ２は、Ｈｉレベルとされている。
【００３５】
時刻ｔ１において、制御ラインＳＥＮ＿ＯＮ１がハイにされると（Ｓ１５）、制御ラインＳＥＮ＿ＯＮ１に対応するトランジスタＴｒ１が導通状態になり、センサグループＧ１のフォトインタラプタ（ＰＨ１１およびＰＨ２１）が活性状態となる。また、オア回路ＯＲ１から出力される信号ＥＮはローレベルからハイレベルへ変化し（図３、矢印Ｙ１）、バッファＢ１、Ｂ２は非活性状態に遷移するため、出力ラインＳＥＮ１およびＳＥＮ２への充電が停止される。
【００３６】
時刻ｔ２において、オン期間Ｔｏｎの経過が検出されると（Ｓ１７：ＹＥＳ）、出力ラインＳＥＮ１がＬｏレベルであり（Ｓ１９）、出力ラインＳＥＮ２がＨｉレベルである（Ｓ２１）と判定される。よって、フォトインタラプタＰＨ１１の光路が遮光部で遮断されておらず、フォトインタラプタＰＨ２１の光路が遮光部で遮断されていると判断される。
【００３７】
また時刻ｔ２において、制御ラインＳＥＮ＿ＯＮ１がローにされると（Ｓ２７）、制御ラインＳＥＮ＿ＯＮ１に対応するトランジスタＴｒ１が非導通状態になり、センサグループＧ１のフォトインタラプタ（ＰＨ１１およびＰＨ２１）が非活性状態となる。また、オア回路ＯＲ１から出力される信号ＥＮはハイレベルからローレベルへ変化し（図３、矢印Ｙ２）、バッファＢ１、Ｂ２は活性状態に遷移する。よって出力ラインＳＥＮ１がＬｏレベルからＨｉレベルになるように、充電が開始される。そして充電期間Ｔｃ１が経過すると、出力ラインＳＥＮ１はＨｉレベルとなる。
【００３８】
時刻ｔ３において、オフ期間Ｔｏｆｆの経過が検出されると（Ｓ２９：ＹＥＳ）、センサグループ番号ｘが「１」から「２」にインクリメントされる（Ｓ３１）。よって、制御ラインＳＥＮ＿ＯＮ２が選択される。インクリメント後のセンサグループ番号ｘ＝２が、センサグループの数（２個）よりも大きくないため（Ｓ３３：ＮＯ）、Ｓ１３へ戻り、次のセンサグループＧ２に対して検出動作の実行を開始する。
【００３９】
時刻ｔ３において、制御ラインＳＥＮ＿ＯＮ２がハイにされると（Ｓ１５）、センサグループＧ２のフォトインタラプタ（ＰＨ１２およびＰＨ２２）が活性状態となる。また、バッファＢ１、Ｂ２が非活性状態に遷移するため、出力ラインＳＥＮ１およびＳＥＮ２への充電が停止される。
【００４０】
時刻ｔ４において、オン期間Ｔｏｎの経過が検出されると（Ｓ１７：ＹＥＳ）、出力ラインＳＥＮ１がＨｉレベルであり（Ｓ１９）、出力ラインＳＥＮ２がＨｉレベルである（Ｓ２１）と判定される。よって、フォトインタラプタＰＨ１２およびＰＨ２２の光路が、共に遮光部で遮断されていると判断される。また時刻ｔ４において、制御ラインＳＥＮ＿ＯＮ２がローにされると（Ｓ２７）、センサグループＧ２のフォトインタラプタ（ＰＨ１２およびＰＨ２２）が非活性状態となる。また、バッファＢ１、Ｂ２は活性状態に遷移するため、出力ラインＳＥＮ１およびＳＥＮ２への充電が開始される。
【００４１】
時刻ｔ５において、オフ期間Ｔｏｆｆの経過が検出されると（Ｓ２９：ＹＥＳ）、センサグループ番号ｘが「２」から「３」にインクリメントされる（Ｓ３１）。インクリメント後のセンサグループ番号ｘ＝３が、センサグループの数（２個）よりも大きいため（Ｓ３３：ＹＥＳ）、センサグループ番号ｘが「１」にリセットされる（Ｓ３５）。そしてＳ１３へ戻り、最初のセンサグループＧ１に対して検出動作の実行を開始する。
【００４２】
以上より、制御ラインＳＥＮ＿ＯＮ１とＳＥＮ＿ＯＮ２とが交互にハイレベルとされることで、センサグループＧ１およびＧ２が交互に活性状態となるように、制御が行われる。
【００４３】
＜第１実施形態の効果＞
第１実施形態に係る画像形成装置１の効果を説明する。比較例として、図１のセンサ部２において、充放電回路１４が備えられていない場合の動作を説明する。また比較例の動作を、図４の波形図を用いて説明する。比較例では、図４の時刻ｔ１２において、Ｌｏレベルとされている出力ラインＳＥＮ１をＨｉレベルに充電する動作が開始される。このとき比較例では、充放電回路１４が備えられていないため、プルアップ抵抗Ｒｐｕ１を経てコンデンサＣ１を充電することで、出力ラインＳＥＮ１への充電が行われる。一方、第１実施形態に係る画像形成装置１では、図３の時刻ｔ２において、Ｌｏレベルとされている出力ラインＳＥＮ１をＨｉレベルに充電する動作が開始される。このとき第１実施形態の画像形成装置１では、充放電回路１４によってコンデンサＣ１を充電することで、出力ラインＳＥＮ１への充電が行われる。
【００４４】
そして、出力ラインＳＥＮ１の電位レベルの立ち上がり波形を比較すると、比較例における立ち上がり波形（図４、領域Ａ２）に比して、第１実施形態における立ち上がり波形（図３、領域Ａ１）の方が、急峻に立ち上がる波形となっている。これは、プルアップ抵抗Ｒｐｕ１の抵抗値（例：１００ｋΩ程度）やコンデンサＣ１の容量値（例：１００ｐＦ程度）を大きくする必要があるため、比較例のようにプルアップ抵抗Ｒｐｕ１を介してコンデンサＣ１を充電する場合には、第１実施形態のように充放電回路１４を用いてコンデンサＣ１を充電する場合に比して、ＣＲ遅延の影響が大きくなるためである。よって、出力ラインＳＥＮ１をＬｏレベルからＨｉレベルとするまでに必要な充電期間を比較すると、比較例における充電期間Ｔｃ２（図４）よりも、第１実施形態における充電期間Ｔｃ１（図３）の方を短くすることができる。なお、プルアップ抵抗Ｒｐｕ１の抵抗値を大きくする必要がある理由は、電源電圧ＶＤＤ側からフォトトランジスタを介して接地電圧ＧＮＤ側へ流れる電流量を小さくする必要があるためである。また、コンデンサＣ１の容量を大きくする必要がある理由は、静電気ノイズ等による誤動作防止のためである。
【００４５】
以上より、第１実施形態の画像形成装置１では、出力ラインＳＥＮ１およびＳＥＮ２に抵抗成分や容量成分が存在する場合においても、出力ラインＳＥＮ１およびＳＥＮ２をＨｉレベルに充電にするための充電期間Ｔｃ１を短縮することができる。よって、センサグループＧ１およびＧ２を交互に活性状態に切り替える際の、切り替え動作に必要な時間を短縮することが可能となる。これにより、単位時間当たりに活性状態にすることができるセンサグループの数を、より多くすることが可能となる。
【００４６】
また充放電回路１４は、オア回路ＯＲ１を備えることによって、出力ラインＳＥＮ１およびＳＥＮ２に接続されている全てのフォトインタラプタが非活性状態とされることに応じて（Ｓ２７）、出力ラインＳＥＮ１およびＳＥＮ２の充電を開始することができる。これにより、出力ラインＳＥＮ１およびＳＥＮ２の充電を開始するタイミングを確実に検出することが可能となる。また、簡易な回路構成によって、充電を開始するタイミングを検出することが可能となる。
【００４７】
＜第２実施形態＞
図５は、第２実施形態に係る画像形成装置１ａの制御構成を示すブロック図である。画像形成装置１ａは、センサ部２およびＡＳＩＣ１５ａを備える。ＡＳＩＣ１５ａは、ＣＰＵ１０ａ、記憶部１２、タイミング生成回路２０、監視回路２１、ラッチ回路Ｌ１１、Ｌ１２、Ｌ２１、Ｌ２２、バッファＢ１１、Ｂ１２、Ｂ２１、Ｂ２２を備える。タイミング生成回路２０はＣＰＵ１０ａと接続される。また、タイミング生成回路２０は、タイマ２３を備える。またタイミング生成回路２０からは、制御ラインＳＥＮ＿ＯＮ１およびＳＥＮ＿ＯＮ２、ラッチ制御ラインＳＥＮ＿ＯＮ１ａおよびＳＥＮ＿ＯＮ２ａ、バッファ制御ラインＳＥＮ＿ＯＮ１ｂおよびＳＥＮ＿ＯＮ２ｂの各々が引き出されている。
【００４８】
ラッチ回路Ｌ１１およびＬ１２の各々は、フォトインタラプタＰＨ１１およびＰＨ１２の各々に対応して備えられている。ラッチ回路Ｌ２１およびＬ２２の各々は、フォトインタラプタＰＨ２１およびＰＨ２２の各々に対応して備えられている。ラッチ回路Ｌ１１およびＬ１２の入力端子の各々は、入力端子ＩＴ１に共通に接続される。ラッチ回路Ｌ２１およびＬ２２の入力端子の各々は、入力端子ＩＴ２に共通に接続される。ラッチ回路Ｌ１１およびＬ２１のクロック端子には、ラッチ制御ラインＳＥＮ＿ＯＮ１ａが接続される。ラッチ回路Ｌ１２およびＬ２２のクロック端子には、ラッチ制御ラインＳＥＮ＿ＯＮ２ａが接続される。ラッチ回路Ｌ１１、Ｌ１２、Ｌ２１、Ｌ２２の出力端子の各々は、出力ラインＳＥＮ１１、ＳＥＮ１２、ＳＥＮ２１、ＳＥＮ２２の各々を介して、ＣＰＵ１０ａの入力端子に接続される。また、ラッチ回路Ｌ１１、Ｌ１２、Ｌ２１、Ｌ２２の出力端子の各々は、監視回路２１の入力端子に接続される。また監視回路２１の出力端子は、ＣＰＵ１０ａの入力端子に接続される。
【００４９】
バッファＢ１１およびＢ１２の入力端子には電源電圧ＶＤＤが入力され、出力端子は入力端子ＩＴ１に接続される。またバッファＢ１１の制御端子にはバッファ制御ラインＳＥＮ＿ＯＮ１ｂが接続され、バッファＢ１２の制御端子にはバッファ制御ラインＳＥＮ＿ＯＮ２ｂが接続される。同様にして、バッファＢ２１およびＢ２２の入力端子には電源電圧ＶＤＤが入力され、出力端子は入力端子ＩＴ２に接続される。またバッファＢ２１の制御端子にはバッファ制御ラインＳＥＮ＿ＯＮ１ｂが接続され、バッファＢ２２の制御端子にはバッファ制御ラインＳＥＮ＿ＯＮ２ｂが接続される。バッファＢ１１およびＢ２１は、バッファ制御ラインＳＥＮ＿ＯＮ１ｂがローレベルの期間中は非活性状態となり、ハイレベルの期間中は活性状態となる。またバッファＢ１２およびＢ２２は、バッファ制御ラインＳＥＮ＿ＯＮ２ｂがローレベルの期間中は非活性状態となり、ハイレベルの期間中は活性状態となる。
【００５０】
なお、センサ部２、記憶部１２などの構成は、第１実施形態に係る画像形成装置１（図１）と同様であるため、ここでは詳細な説明は省略する。
【００５１】
＜画像形成装置１ａの動作＞
画像形成装置１ａの動作を、図６および図７のフローを用いて説明する。画像形成装置１ａの電源が投入されると、図６および図７のフローが開始される。
【００５２】
Ｓ１１１において、ＣＰＵ１０ａは、タイミング生成回路２０を初期状態にリセットする。 具体的には、制御ラインＳＥＮ＿ＯＮ１およびＳＥＮ＿ＯＮ２、ラッチ制御ラインＳＥＮ＿ＯＮ１ａおよびＳＥＮ＿ＯＮ２ａ、バッファ制御ラインＳＥＮ＿ＯＮ１ｂおよびＳＥＮ＿ＯＮ２ｂをローにする。また、センサグループ番号ｘを「１」にリセットする。また初期状態では、タイミング生成回路２０から出力されるバッファ制御ラインＳＥＮ＿ＯＮ１ｂおよびＳＥＮ＿ＯＮ２ｂはローレベルであるため、バッファＢ１１、Ｂ１２、Ｂ２１、Ｂ２２は非活性状態である。
【００５３】
Ｓ１１５において、タイミング生成回路２０は、制御ラインＳＥＮ＿ＯＮｘをハイにする。これにより、センサグループＧｘ内のフォトインタラプタが活性状態となる。Ｓ１１９において、タイミング生成回路２０は、第１時刻の到来をタイマ２３が検出したか否かを判断する。第１時刻は、出力ラインＳＥＮ１およびＳＥＮ２の出力を、ラッチ回路Ｌ１ｘおよびＬ２ｘの各々でラッチする時刻である。第１時刻は、制御ラインＳＥＮ＿ＯＮｘがハイである期間中に到来する時刻である。第１時刻の到来を検出していない場合（Ｓ１１９：ＮＯ）にはＳ１１９へ戻り、検出した場合（Ｓ１１９：ＹＥＳ）にはＳ１２１へ進む。
【００５４】
Ｓ１２１において、タイミング生成回路２０は、ラッチ制御ラインＳＥＮ＿ＯＮｘａをハイにする。これにより、ラッチ回路Ｌ１ｘが出力ラインＳＥＮ１の信号をラッチし、ラッチした信号を出力ラインＳＥＮ１ｘに出力する。また、ラッチ回路Ｌ２ｘが出力ラインＳＥＮ２の信号をラッチし、ラッチした信号を出力ラインＳＥＮ２ｘに出力する。
【００５５】
Ｓ１２３において、ＣＰＵ１０ａは、出力ラインＳＥＮ１ｘおよびＳＥＮ２ｘの信号の変化を、監視回路２１が検出したか否かを判断する。検出していない場合（Ｓ１２３：ＮＯ）にはＳ１４１（図７）へ進み、検出した場合（Ｓ１２３：ＹＥＳ）にはＳ１２５へ進む。Ｓ１２５において、ＣＰＵ１０ａは、監視回路２１から割り込み信号の入力を受信することに応じて、出力ラインＳＥＮ１ｘおよびＳＥＮ２ｘの信号の取り込み処理を開始する。
【００５６】
Ｓ１２７において、ＣＰＵ１０ａは、出力ラインＳＥＮ１ｘのレベルを判定する。出力ラインＳＥＮ１ｘがＨｉレベルである場合にはフォトインタラプタＰＨ１ｘの光路を遮光部が遮断していると判断し、Ｌｏレベルである場合にはフォトインタラプタＰＨ１ｘの光路を遮光部が遮断していないと判断する。Ｓ１３３において、ＣＰＵ１０ａは、出力ラインＳＥＮ２ｘのレベルを判定する。出力ラインＳＥＮ２ｘがＨｉレベルである場合にはフォトインタラプタＰＨ２ｘの光路を遮光部が遮断していると判断し、Ｌｏレベルである場合にはフォトインタラプタＰＨ２ｘの光路を遮光部が遮断していないと判断する。
【００５７】
Ｓ１４１（図７）において、タイミング生成回路２０は、第２時刻の到来をタイマ２３が検出したか否かを判断する。第２時刻は、センサグループＧｘを非活性状態にするとともに、出力ラインＳＥＮ１およびＳＥＮ２に充電を開始する時刻である。第２時刻の到来を検出していない場合（Ｓ１４１：ＮＯ）にはＳ１４１へ戻り、検出した場合（Ｓ１４１：ＹＥＳ）にはＳ１４３へ進む。
【００５８】
Ｓ１４３において、タイミング生成回路２０は、制御ラインＳＥＮ＿ＯＮｘをローにする。これにより、センサグループＧｘ内のフォトインタラプタが非活性状態となる。
【００５９】
Ｓ１４５において、タイミング生成回路２０は、ラッチ制御ラインＳＥＮ＿ＯＮｘａをローにするとともに、ラッチ制御ラインＳＥＮ＿ＯＮｘｂをハイにする。これにより、バッファＢ１ｘおよびＢ２ｘは活性状態に遷移し、出力ラインＳＥＮ１およびＳＥＮ２がＨｉレベルとなるように充電が開始される。
【００６０】
Ｓ１４９において、タイミング生成回路２０は、第３時刻の到来をタイマ２３が検出したか否かを判断する。第３時刻は、出力ラインＳＥＮ１およびＳＥＮ２への充電を終了する時刻である。第３時刻の到来を検出していない場合（Ｓ１４９：ＮＯ）にはＳ１４９へ戻り、検出した場合（Ｓ１４９：ＹＥＳ）にはＳ１５１へ進む。Ｓ１５１において、タイミング生成回路２０は、ラッチ制御ラインＳＥＮ＿ＯＮｘｂをローにする。これにより、バッファＢ１ｘおよびＢ２ｘは非活性状態に遷移し、出力ラインＳＥＮ１およびＳＥＮ２への充電が終了する。
【００６１】
Ｓ１５５において、タイミング生成回路２０は、第４時刻の到来をタイマ２３が検出したか否かを判断する。第４時刻は、活性状態とされるセンサグループを切り替える時刻である。第４時刻の到来を検出していない場合（Ｓ１５５：ＮＯ）にはＳ１５５へ戻り、検出した場合（Ｓ１５５：ＹＥＳ）にはＳ１５７へ進む。
【００６２】
Ｓ１５７において、タイミング生成回路２０は、センサグループ番号ｘを「ｘ＋１」にインクリメントする。Ｓ１５９において、タイミング生成回路２０は、インクリメント後のセンサグループ番号ｘが、センサグループの数（２個）よりも大きいか否かを判断する。大きくない場合（Ｓ１５９：ＮＯ）には、Ｓ１１５へ戻って次のセンサグループに対して検出動作を実行する。一方、大きい場合（Ｓ１５９：ＹＥＳ）には、Ｓ１６１へ進み、センサグループ番号ｘを「１」にリセットする。そしてＳ１１５へ戻り、最初のセンサグループに対して検出動作を実行する。
【００６３】
＜第２実施形態の動作例＞
第２実施形態の動作例を、図８の波形図を用いて説明する。本動作例では、フォトインタラプタＰＨ１１の遮光部のみが光路を遮断していない場合を例として説明する。
【００６４】
図８の時刻ｔ１９において、初期状態へのリセットが行われる（Ｓ１１１）。初期状態では、センサグループ番号ｘ＝１にリセットされるため、制御ラインＳＥＮ＿ＯＮ１、ラッチ制御ラインＳＥＮ＿ＯＮ１ａ、バッファ制御ラインＳＥＮ＿ＯＮ１ｂ、が選択される。時刻ｔ２０において、制御ラインＳＥＮ＿ＯＮ１がハイにされると（Ｓ１１５）、センサグループＧ１のフォトインタラプタ（ＰＨ１１およびＰＨ２１）が活性状態となる。
【００６５】
第１時刻（時刻ｔ２１）において、ラッチ制御ラインＳＥＮ＿ＯＮ１ａがハイにされる。これにより、ラッチ回路Ｌ１１が出力ラインＳＥＮ１の信号をラッチし、出力ラインＳＥＮ１１に出力する（矢印Ｙ１１）。また、ラッチ回路Ｌ２１が出力ラインＳＥＮ２の信号をラッチし、出力ラインＳＥＮ２１に出力する（矢印Ｙ１２）。出力ラインＳＥＮ１１の信号が変化しているため（Ｓ１２３：ＹＥＳ）、ＣＰＵ１０ａは出力ラインＳＥＮ１１およびＳＥＮ２１の信号の取り込み処理を開始する（Ｓ１２５）。ＣＰＵ１０ａは、フォトインタラプタＰＨ１１の光路を遮光部が遮断しておらず（Ｓ１２７）、フォトインタラプタＰＨ２１の光路を遮光部が遮断している（Ｓ１３３）と判断する。
【００６６】
第２時刻（時刻ｔ２２）において、制御ラインＳＥＮ＿ＯＮ１がローにされると（Ｓ１４３）、センサグループＧ１のフォトインタラプタが非活性状態となる。ラッチ制御ラインＳＥＮ＿ＯＮ１ａをローにするとともに、ラッチ制御ラインＳＥＮ＿ＯＮ１ｂをハイにすると（Ｓ１４５）、バッファＢ１１、Ｂ２１は活性状態に遷移し、出力ラインＳＥＮ１およびＳＥＮ２に充電が開始される。第３時刻（時刻ｔ２３）において、ラッチ制御ラインＳＥＮ＿ＯＮｘｂがローにされる（Ｓ１５１）。これにより、バッファＢ１１、Ｂ２１は非活性状態に遷移し、出力ラインＳＥＮ１およびＳＥＮ２の充電が終了する。図８の波形図の例では、出力ラインＳＥＮ１がＬｏレベルからＨｉレベルになるように、充電が行われる（領域Ａ１１）。そして充電期間Ｔｃ１１が経過すると、充電が終了する。
【００６７】
第４時刻（時刻ｔ３０）において、タイミング生成回路２０は、センサグループ番号ｘを「ｘ＋１」にインクリメントする（Ｓ１５７）。これにより、センサグループＧ２が活性状態となるように切り替えられる（ＳＳ１５９：ＮＯ）。以後、図８の第１時刻ないし第４時刻（時刻ｔ３１、ｔ３２、ｔ３３、ｔ４０）において、センサグループＧ２に属するフォトインタラプタに対して、検出動作が行われる。なお、センサグループＧ２に対する検出動作の内容については、説明を省略する。以上説明したように、制御ラインＳＥＮ＿ＯＮ１とＳＥＮ＿ＯＮ２とが交互にハイレベルとされることで、センサグループＧ１およびＧ２が交互に活性状態となるように、制御が行われる。
【００６８】
＜第２実施形態の効果＞
第２実施形態に係る画像形成装置１ａの効果を説明する。画像形成装置１ａ（図５）では、出力ラインＳＥＮ１に接続されるフォトインタラプタＰＨ１１の出力をラッチ回路Ｌ１１にラッチし、出力ラインＳＥＮ１に接続されるフォトインタラプタＰＨ１２の出力をラッチ回路Ｌ１２にラッチすることができる。また同様にして、出力ラインＳＥＮ２に接続されるフォトインタラプタＰＨ２１の出力をラッチ回路Ｌ２１にラッチし、出力ラインＳＥＮ２に接続されるフォトインタラプタＰＨ２２の出力をラッチ回路Ｌ２２にラッチすることができる。これにより、出力ラインＳＥＮ１にシリアルに出力されてくるフォトインタラプタＰＨ１１およびＰＨ１２の各出力信号や、出力ラインＳＥＮ２にシリアルに出力されてくるフォトインタラプタＰＨ２１およびＰＨ２２の各出力信号を、ＣＰＵ１０ａに対してパラレルに入力することができるため、フォトインタラプタの出力信号をＣＰＵ１０ａでさらに取り扱い易くすることができる。
【００６９】
また画像形成装置１ａは、ラッチ回路Ｌ１１、Ｌ１２、Ｌ２１、Ｌ２２をＡＳＩＣ１５ａの内部に備えているため、ＡＳＩＣ１５ａの入力端子の数が増加してしまう事態を防止できる。また画像形成装置１ａでは、センサグループ活性化や信号ラッチなどの各種のタイミングを生成する処理は、タイミング生成回路２０で実行している。また、出力ラインＳＥＮ１ｘおよびＳＥＮ２ｘの信号の変化を監視する処理は、監視回路２１によって実行している。よってＣＰＵ１０ａでは、これらの処理を行う必要がないため、ＣＰＵ１０ａの処理負担を減少させることができる。
【００７０】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００７１】
＜変形例＞
第１および第２実施形態では、ＡＳＩＣの出力端子および入力端子の数がそれぞれ２個の場合を説明したが、この形態に限られない。図９に示す画像形成装置１ｂのように、ＡＳＩＣ１５ｂが、ｎ個の出力端子（出力端子ＯＴ１ないしＯＴｎ）とｍ個の入力端子（入力端子ＩＴ１ないしＩＴｍ）を備える形態であってもよい。この場合、充放電回路１４ｂのオア回路ＯＲ１ｂの入力端子にはｎ本の制御ライン（制御ラインＳＥＮ＿ＯＮ１ないしＳＥＮ＿ＯＮｎ）が接続され、出力端子からは信号ＥＮが出力される。また、充放電回路１４ｂのバッファＢ１〜Ｂｍの制御端子には信号ＥＮが入力され、出力端子は出力ラインＳＥＮ１ないしＳＥＮｍの各々に接続される。これにより、ｍ個のセンサ出力をパラレルに読み出す処理を、ｎ個のセンサグループの各々について行うことが可能となる。よって、（ｍ×ｎ）個のフォトインタラプタの出力を検出することができる。
【００７２】
センサグループＧ１〜Ｇ３が、活性状態にされる頻度が異なるように制御されるとしてもよい。この場合、高い検出精度が必要なセンサ（レジセンサ、ＡＤＦリアセンサなどの位置センサ）として機能するフォトインタラプタをセンサグループＧ１にまとめ、低い検出精度でよいセンサ（カバーオープンセンサ、紙幅センサ、などの状態検出センサ）として機能するフォトインタラプタをセンサグループＧ２、Ｇ３にまとめるとしてもよい。そして、センサグループＧ１が活性状態とされる頻度の方が、センサグループＧ２、Ｇ３が活性状態とされる頻度よりも高くなるように制御すればよい。例えば、活性状態とするセンサグループの順番を、センサグループＧ１→Ｇ２→Ｇ１→Ｇ３→Ｇ１→Ｇ２・・・となるように制御すれば、センサグループＧ１を、センサグループＧ２およびＧ３に比して２倍の頻度で活性状態にすることができる。これにより、高い検出精度が必要なセンサとして機能するフォトインタラプタの検出動作の時間分解能を、より高めることが可能となる。また、活性状態にされる頻度が互いに異なるセンサが複数存在する場合にも、センサグループを分けることによって対応することが可能となる。
【００７３】
画像形成装置の不使用期間（スリープ期間や印刷処理を実行していない期間など）においても検出動作を行う、常時稼動センサ（カバーオープンセンサなど）として機能するフォトインタラプタを、共通のセンサグループにまとめるとしてもよい。そして、画像形成装置の不使用期間中においては、常時稼動センサがまとめられているセンサグループのみを断続的に活性状態とし、その他のセンサがまとめられているセンサグループを非活性状態に維持すればよい。これにより、画像形成装置の不使用期間中において、稼動が必要なセンサのみを選択的に活性状態とすることができるため、画像形成装置の更なる省電力を図ることができる。
【００７４】
また、オフ期間Ｔｏｆｆを検出する回路は、充放電回路１４（図１）の形態に限られない。図１０に示す画像形成装置１ｃが備える充放電回路１４ｃのように、トランジスタを用いて構成する形態であってもよい。充放電回路１４ｃは、トランジスタＴｒ１１ないしＴｒ１５を備えている。トランジスタＴｒ１１のベース端子は制御ラインＳＥＮ＿ＯＮ１に接続され、エミッタ端子は接地電圧ＧＮＤに接続され、コレクタ端子はノードＮ１に接続される。同様に、トランジスタＴｒ１２のベース端子は制御ラインＳＥＮ＿ＯＮ２に接続され、エミッタ端子は接地電圧ＧＮＤに接続され、コレクタ端子はノードＮ１に接続される。またノードＮ１は、プルアップ抵抗Ｒｐｕ１１を介して電源電圧ＶＤＤに接続される。トランジスタＴｒ１３のベース端子はノードＮ１に接続され、エミッタ端子は接地電圧ＧＮＤに接続され、コレクタ端子はトランジスタＴｒ１４およびＴｒ１５のベース端子に接続される。トランジスタＴｒ１４のエミッタ端子は電源電圧ＶＤＤに接続され、コレクタ端子は出力ラインＳＥＮ１に接続される。トランジスタＴｒ１５のエミッタ端子は電源電圧ＶＤＤに接続され、コレクタ端子は出力ラインＳＥＮ２に接続される。
【００７５】
画像形成装置１ｃでは、制御ラインＳＥＮ＿ＯＮ１およびＳＥＮ＿ＯＮ２が共にローである場合（オフ期間Ｔｏｆｆである場合）に、トランジスタＴｒ１１およびＴｒ１２が非導通となり、ノードＮ１の電位がハイ（電源電圧ＶＤＤ）となる。よってトランジスタＴｒ１３が導通し、トランジスタＴｒ１４およびＴｒ１５のベース端子がローとなることに応じて、トランジスタＴｒ１４およびＴｒ１５が導通する。すると、トランジスタＴｒ１４を経て出力ラインＳＥＮ１を充電するとともに、トランジスタＴｒ１５を経て出力ラインＳＥＮ２を充電することが可能となる。このように、トランジスタレベルで充放電回路を構成することにより、充放電回路の構成をより簡易化することが可能となる。
【００７６】
また、フォトインタラプタは、反射型光センサとして機能してもよい。反射型光センサでは、発光ダイオード（発光部）が点灯している場合に、所定位置に検出対象物（反射板、用紙、原稿など）が存在する場合には、検出対象物で反射された光がフォトトランジスタ（受光部）に入力され、フォトトランジスタが導通する。
【００７７】
また、本実施例では、充放電回路がＡＳＩＣの外部に備えられている場合を説明したが、この形態に限られず、充放電回路がＡＳＩＣに内蔵されていてもよい。例えば、充放電回路１４（図１）、１４ｂ（図９）、１４ｃ（図１０）の各々は、ＡＳＩＣ１５に内蔵されていてもよい。これにより、画像形成装置の部品数をさらに減少させることができる。
【００７８】
また、第２実施形態に係る画像形成装置１ａ（図５）において、各種のタイミングを生成する処理をタイミング生成回路２０で実行するとしたが、この形態に限られない。各種のタイミングを生成するプログラムに従って、ＣＰＵ１０ａが実行する形態であってもよい。
【００７９】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【００８０】
なお、フォトインタラプタＰＨ１１およびＰＨ１２は、センサの一例である。ＣＰＵ１０やＡＳＩＣ１５は、中央処理装置の一例である。出力ラインＳＥＮ１およびＳＥＮ２は、出力ラインの一例である。トランジスタＴｒ１およびＴｒ２は、第１の制御回路の一例である。ハイレベルは、所定電位の一例である。トランジスタＴｒ１は、第１のスイッチ回路の一例である。トランジスタＴｒ２は、第２のスイッチ回路の一例である。フォトインタラプタＰＨ１１およびＰＨ２１は、第１のセンサの一例である。フォトインタラプタＰＨ１２およびＰＨ２２は、第２のセンサの一例である。タイミング生成回路２０は、第２の制御回路の一例である。
【符号の説明】
【００８１】
１、１ａ、１ｂ、１ｃ：画像形成装置、１０、１０ａ：ＣＰＵ、１４：充放電回路、１５、１５ａ、１５ｂ：ＡＳＩＣ、２０：タイミング生成回路、ＰＨ１１、ＰＨ１２、ＰＨ２１、ＰＨ２２：フォトインタラプタ、ＳＥＮ１およびＳＥＮ２：出力ラインＳＥＮ＿ＯＮ１およびＳＥＮ＿ＯＮ２：制御ライン、Ｔｒ１およびＴｒ２：トランジスタ、Ｌ１１、Ｌ１２、Ｌ２１、Ｌ２２：ラッチ回路
【図１】
0005828236.tif 000002
【図２】
0005828236.tif 000003
【図３】
0005828236.tif 000004
【図４】
0005828236.tif 000005
【図５】
0005828236.tif 000006
【図６】
0005828236.tif 000007
【図７】
0005828236.tif 000008
【図８】
0005828236.tif 000009
【図９】
0005828236.tif 000010
【図１０】
0005828236.tif 000011