(57)【特許請求の範囲】
【請求項１】
入力された電力を変換して複数の相毎に出力する電力変換システムにおいて、
それぞれが上下アームを有する複数のレグを、各相に対応して備える電力変換器と、
相毎に、１制御周期における前記各レグのデューティ比指令をそれぞれ演算する演算手段と、
前記演算手段により演算されたデューティ比指令の位相を変更する位相調整手段とを有し、
前記位相調整手段は、ある相が備える複数のレグのうちの第１のレグと第２のレグとを対象として、１制御周期における前記第１のレグを流れる正のパルス電流と前記第２のレグを流れる負のパルス電流とがタイミング的に重複するように、デューティ比指令の位相を変更し、
前記位相調整手段は、前記第１のレグを流れる正のパルス電流の期間と、前記第２のレグを流れる負のパルス電流の期間とを比較して、長い方のパルス電流の期間に、短い方のパルス電流の期間が収まるように、デューティ比指令の位相を変更することを特徴とする電力変換システム。
【請求項２】
入力された電力を変換して複数の相毎に出力する電力変換システムにおいて、
それぞれが上下アームを有する複数のレグを、各相に対応して備える電力変換器と、
相毎に、１制御周期における前記各レグのデューティ比指令をそれぞれ演算する演算手段と、
前記演算手段により演算されたデューティ比指令の位相を変更する位相調整手段と、
各相および個々の相が備える各レグに対して並列に接続された平滑コンデンサとを有し、
前記位相調整手段は、ある相が備える複数のレグのうちの第１のレグと第２のレグとを対象として、１制御周期における前記第１のレグを流れる正のパルス電流と前記第２のレグを流れる負のパルス電流とがタイミング的に重複するように、デューティ比指令の位相を変更し、
前記位相調整手段は、ある相の合計リップル電流の最小値となる期間と、当該相とは異なる他の相の合計リップル電流の最小値となる期間とをずらすように、デューティ比指令の位相を変更することを特徴とする電力変換システム。
【請求項３】
前記演算手段は、前記第１のレグおよび前記第２のレグのデューティ比指令を同一とすることを特徴とする請求項１または２に記載された電力変換システム。
【請求項４】
前記位相調整手段は、前記第１のレグを流れる正のパルス電流と、第２のレグを流れる正のパルス電流とが連続するように、デューティ比指令の位相を変更することを特徴とする請求項１から３のいずれかに記載された電力変換システム。
【請求項５】
前記電力変換器が備える総てのレグのうち、上アーム或いは下アームがオンしているレグの個数が１制御周期を通じて一定であることを特徴とする請求項１から４のいずれかに記載された電力変換システム。
【請求項６】
前記電力変換器からの出力される多相電力により駆動するモータをさらに有し、
前記モータは、当該モータと前記電力変換器とを一体的に構成した機電一体モータであり、
前記機電一体モータは、複数の巻線と、前記複数のレグから構成される複数のブリッジ回路とを備え、各レグの出力点が対応する巻線とそれぞれ接続されていることを特徴とする請求項１から５のいずれかに記載された電力変換システム。
【請求項７】
前記電力変換器は、モータスロット数の整数倍となる複数のレグを備えることを特徴とする請求項６に記載された電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された電力を変換して複数の相毎に出力する電力変換システムに関する。
【背景技術】
【０００２】
従来より、電力変換システムの一つとして、出力電力を多相モータに供給するモータ制御システムが知られている。例えば、特許文献１には、３相構成のインバータを６個備える電力変換システムが開示されている。この電力変換システムにおいて、パルス生成手段は、指令値を周期的に変化する基準値と比較することで、６個の変換器のそれぞれに各相に対応する駆動信号をそれぞれ供給している。この場合、周期的に変化する基準値の位相は、インバータ間でそれぞれオフセットされている。これにより、直流共通配線部の振動電流の低減を図ることができるとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−９９４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された手法のように、同一相を複数のインバータによって分割した場合には、同一相を分担するレグ間において上アーム（または下アーム）をオンする期間が重複してしまうといった事態が生じる。これにより、レグを流れる正方向の電流（もしくは負方向）の電流が重畳してしまい、リップル電流が大きくなるという不都合がある。
【０００５】
本発明はかかる事情に鑑みてなされたものであり、その目的は、多相かつ個々の相が複数のレグに分割された電力変換器の構成において、リップル電流の低減を図ることである。
【課題を解決するための手段】
【０００６】
かかる課題を解決するために、本発明は、電力変換器を構成する任意の相が備える複数のレグのうちの第１のレグと第２のレグとに関して、１制御周期における第１のレグを流れる正のパルス電流と第２のレグを流れる負のパルス電流とがタイミング的に重複している。また、第１のレグを流れる正のパルス電流の期間と、第２のレグを流れる負のパルス電流の期間とを比較して、長い方のパルス電流の期間に、短い方のパルス電流の期間が収まるように、デューティ比指令の位相を変更している。
【発明の効果】
【０００７】
本発明によれば、同一相を複数のレグで分割することにより、個別のレグの動作電流を減らすことができるので、リップル電流の低減を図ることができる。また、同一相の１制御周期に着目した場合、あるレグを流れる正のパルス電流と、他のレグを流れる負のパルス電流とがタイミング的に重複しているので、同一方向の電流が重畳するといった事態を抑制することができる。これにより、リップル電流の低減を図ることできる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態にかかるモータ制御システムの全体構成を模式的に示す説明図
【図２】機電一体モータの構成を示す説明図
【図３】制御装置３０の構成を模式的に示すブロック図
【図４】各相電流の推移を示す説明図
【図５】図４に示すタイミングＡにおける１制御周期の各相および各レグを流れるパルス電流の推移を示す説明図
【図６】第１の実施形態にかかる制御形態との比較例であるキャリア位相をずらした制御形態に関するパルス電流の推移を示す説明図
【図７】デューティ比が５０パーセントとした場合の各レグの電流の重複状態を示し説明図
【図８】第２の実施形態にかかるインバータ２０の構成を示す説明図
【図９】あるタイミングにおける１制御周期の各相および各レグを流れるパルス電流の推移を示す説明図
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、第１の実施形態にかかるモータ制御システムの全体構成を模式的に示す説明図である。本実施形態にかかるモータ制御システムは、電気自動車の駆動用モータを制御するモータ制御システムである。このモータ制御システムは、モータ１０、電力変換器であるインバータ２０および制御装置３０を主体に構成されている。
【００１０】
モータ１０は、ロータとステータとを主体に構成されており、中性点を中心に星形結線されたｎ相（ｎ：１以上の自然数）の相巻線がステータのティースにそれぞれ巻回された永久磁石同期電動機である（本実施形態では、Ｕ相、Ｖ相およびＷ相からなる３相モータ（ｎ＝３））。また、本実施形態において、各相巻線は、モータ１０のスロット数に応じて、ｍ個に分割されており、同一相に関する各巻線は、所定のステータコアに適宜巻回されている。以下、ｍ個に分割された個々のＵ相の要素（巻線や後述するレグ）を、Ｕ１相，Ｕ２相，・・・，Ｕｍ相として示すこととし、Ｖ相，Ｗ相の要素についても、Ｖ１相，Ｖ２相，・・・，Ｖｍ相およびＷ１相，Ｗ２相，・・・，Ｗｍ相として示すこととする。
【００１１】
モータ１０は、後述するインバータ２０から、３相の交流電力が各相巻線にそれぞれ供給されることにより生じる磁界と、回転子の永久磁石が作る磁界との相互作用により駆動し、これにより、ロータおよびこれに連結された出力軸が回転する。モータ１０の出力軸は、例えば、電気自動車の自動変速機に連結されている。
【００１２】
インバータ２０は、電源５に接続されており、電源５からの直流電力を交流電力に変換してモータ１０に供給する。この交流電力は相毎に生成され、インバータ２０によって生成された各相の交流電力は、モータ１０にそれぞれ供給される。なお、インバータ２０の入力側は、平滑コンデンサＣを介して電源５に接続されている。
【００１３】
インバータ２０は、Ｕ相、Ｖ相およびＷ相のそれぞれが、互いに並列接続されたｍ個のレグを備えている。具体的には、Ｕ相は、Ｕ１相からＵｍ相のそれぞれに対応するｍ個のレグを備えており、それぞれのレグが並列接続されている。また、Ｖ相（Ｗ相）も同様に、Ｖ１相（Ｗ１相）からＶｍ相（Ｗｍ相）のそれぞれに対応するｍ個のレグを備えており、それぞれのレグが並列接続されている。各相を構成する個々のレグは、電源５の正極側の母線に接続される上アームと、電源５の負極側の母線に接続される下アームとが直列接続されて構成されている。単一のレグを構成する各アームは、一方向の導通を制御可能な半導体スイッチ（例えば、ＩＧＢＴ等のトランジスタといったスイッチング素子）を主体に構成されており、この半導体スイッチには、還流用ダイオードが逆並列に接続されている。
【００１４】
各アームのオンオフ状態、すなわち、半導体スイッチのオンオフ状態（スイッチング動作）は、制御装置３０から出力される駆動信号を通じて制御される。個々のアームを構成
する半導体スイッチは、制御装置３０の駆動信号によりオンされることにより導通状態となり、オフされることにより非導通状態（遮断状態）となる。
【００１５】
本実施形態において、モータ１０と電力変換器（インバータ２０）とは、両者を一体的に構成した機電一体モータとして実現されている。例えば、図２（ａ）に示すように、ロータ１１の外周に位置するステータ１２が６個のスロットＳ１〜Ｓ６を備える３相モータ１０では、各スロットＳ１〜Ｓ６から２本ずつの巻線を取り出すことにより、各相のそれぞれが備える４個のレグ、すなわち、合計１２個（スロット数の整数倍）のレグを接続することができる。
【００１６】
再び図１を参照するに、制御装置３０は、インバータ２０のスイッチング動作を制御することにより、モータ１０の出力トルクを制御する。制御装置３０としては、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏインターフェースを主体に構成されたマイクロコンピュータを用いることができる。制御装置３０は、ＲＯＭに記憶された制御プログラムに従い、インバータ２０を制御するための演算を行う。そして、制御装置３０は、この演算によって算出された制御信号（駆動信号）をインバータ２０に対して出力する。
【００１７】
制御装置３０には、各種のセンサによって検出されるセンサ信号が入力されている。位置センサ（例えば、レゾルバ）４０は、モータ１０に取り付けられており、モータ１０のロータ位置を表す位置情報を通じて、電気的な位相（電気角）θを検出する。また、電流センサ４１は、各相に流れる実電流を検出するセンサであり、具体的には、ｍ個の相巻線のそれぞれに流れる実電流を相毎に検出する（以下「実電流Ｉｎｍ」と総称する）。
【００１８】
制御装置３０は、例えば、ＰＷＭ波電圧駆動といった制御方式により、インバータ２０のスイッチング動作、すなわち、相毎に各レグを構成する上下アームのオンオフ状態を制御する。ＰＷＭ波電圧駆動は、ＰＷＭ制御により直流電圧からＰＷＭ波電圧を生成してモータ１０に印加する手法であり、具体的には、キャリア信号と各相の電圧指令値とに基づいて１制御周期毎にデューティ比指令値を算出することで等価的な正弦波交流電圧をモータ１０に印加する駆動方式である。
【００１９】
図３は、制御装置３０の構成を模式的に示すブロック図である。制御装置３０は、これを機能的に捉えた場合、トルク制御部３１と、電流制御部３２と、ｄｑ／３相変換部３３と、変調率指令生成部３４と、ＰＷＭ制御部３５と、タイミング制御部３６と、３相／ｄｑ変換部３７と、回転数演算部３８とを有している。
【００２０】
トルク制御部３１は、外部（例えば、車両側の制御装置）より与えられるトルク指令Ｔと、モータ回転数ωとに基づいて、トルク指令Ｔに対応するｄ軸電流指令およびｑ軸電流指令をそれぞれ演算する（「ｄｑ軸電流指令ｉｄｑ」と総称する）。モータ１０の特性等を考慮し実験やシミュレーションを行い、トルク指令値Ｔおよびモータ回転数ωとｄｑ軸電流指令ｉｄｑとの関係を予め取得しておくことで、トルク制御部３１は、この関係を規定したマップを保持している。トルク制御部３１は、当該マップを参照してｄｑ軸電流指令ｉｄｑをそれぞれ演算する。演算されたｄｑ軸電流指令ｉｄｑは電流制御部３２に出力される。ここで、ｄｑ軸電流指令ｉｄｑの演算に必要となるモータ回転数ωは、回転数演算部３７の演算結果を利用することができる。この回転数演算部３７は、位置センサ４０により検出される電気角θを時間微分することにより電気角速度、すなわち、モータ回転数ωを演算している。
【００２１】
電流制御部３２は、まず、ｄ軸電流偏差およびｑ軸電流偏差をそれぞれ演算する。具体的には、電流制御部３２には、ｄｑ軸電流指令ｉｄｑの他に、３相の実電流Ｉｎｍに対応するｄ軸実電流およびｑ軸実電流（「ｄｑ軸実電流Ｉｄｑ」と総称する）がそれぞれ入力
されている。ここで、ここで、ｄｑ軸実電流Ｉｄｑは、３相／ｄｑ変換部３８が、位置センサ４０において検出される電気角θに基づいて３相の実電流Ｉｎｍを座標変換することにより演算される。そこで、電流制御部３２は、ｄ軸およびｑ軸毎に、ｄｑ軸電流指令ｉｄｑからｄｑ軸実電流Ｉｄｑを減算することにより、ｄ軸電流偏差およびｑ軸電流偏差をそれぞれ演算する。そして、電流制御部３２は、例えば、ＰＩ制御を用いて、ｄ軸電流偏差およびｑ軸電流偏差がそれぞれ０となるようなｄ軸電圧指令およびｑ軸電圧指令をそれぞれ演算する（「ｄｑ軸電圧指令Ｖｄｑ」と総称する）。演算されたｄｑ軸電圧指令ｖｄｑは、ｄｑ／３相変換部３３に出力される。
【００２２】
ｄｑ／３相変換部３３は、位置センサ４０において検出される電気角θを参照した上で、ｄｑ軸電圧指令ｖｄｑを、３相に対応する電圧指令、すなわち、Ｕ相電圧指令、Ｖ相電圧指令およびＷ相電圧指令に座標変換する（「３相電圧指令ｖｎ」と総称する）。３相電圧指令ｖｎは、変調率生成部３４にそれぞれ出力される。
【００２３】
変調率生成部３４は、３相電圧指令ｖｎを、電源電圧で規格化することにより、各相の変調率指令、すなわち、Ｕ相変調率指令、Ｖ相変調率指令およびＷ相変調率指令をそれぞれ算出する（「３相変調率指令Ｍｎ」と総称する）。算出された３相変調率指令Ｍｎは、ＰＷＭ制御部３５に出力される。
【００２４】
ＰＷＭ制御部３５は、１制御周期毎に、三角波などの周期的に変動するキャリア信号の信号レベルと、３相変調率指令Ｍｎとを比較し、この比較結果に基づいて、インバータ２０の半導体スイッチをオンオフする駆動信号を生成する。具体的には、ＰＷＭ制御部３５は、３相変調率指令Ｍｎよりもキャリア信号の信号レベルの方が小さい場合には、上アームをオンする駆動信号および下アームをオフする駆動信号を出力する。一方、ＰＷＭ制御部３５は、キャリア信号の信号レベルよりも３相変調率指令Ｍｎの方が小さい場合には、上アームをオフする駆動信号および下アームをオンする駆動信号を出力する。換言すれば、この駆動信号は、１制御周期におけるレグ（上下アームの半導体スイッチ）のデューティ比指令に相当するものであり、個々の相を対象として生成される。また、本実施形態では、各相がｍ個のレグに分割されている関係上、各相の駆動信号もｍ個に分割され、ｍ個のレグに相当する駆動信号Ｓp_nmが相毎に生成される。生成された各駆動信号Ｓp_nmは、タイミング制御部３６に出力される。なお、ＰＷＭ制御部３５は、上下アームの半導体スイッチを同時にオン動作させないため、一方のアームの半導体スイッチのオン動作の終了タイミング（オフタイミング）と、他方のアームの半導体スイッチのオン動作の開始タイミング（オンタイミング）との間に、双方の半導体スイッチがともにオフ状態となる期間、いわゆる、デッドタイムを設定することもできる。
【００２５】
タイミング制御部３６は、Ｕ相、Ｖ相およびＷ相のいずれか一つの相あるいは複数の相のそれぞれを対象として、同一相におけるｍ個のレグのうち少なくとも一つの駆動信号Ｓp_nmの位相を変更する。本実施形態の特徴の一つとして、タイミング制御部３６は、ある相が備えるｍ個のレグのうちの第１のレグと第２のレグとについて、１制御周期における第１のレグを流れる正のパルス電流と第２のレグを流れる負のパルス電流とがタイミング的に重複するように、第１のレグまたは第２のレグのデューティ比指令の位相を変更する。以下、タイミング制御部３６による位相変更の詳細について説明する。
【００２６】
図４は、各相電流の推移を示す説明図である。図５は、図４に示すタイミングＡにおける１制御周期の各相および各レグを流れるパルス電流の推移を示す説明図である。ここで、図５に示す電流値は、便宜上、実際の値を１／１０スケールで表示している。また、インバータ２０は、各相のそれぞれが５個のレグを備えることとし、１つのレグで最大１００Ａの電流を流せる構成とする。すなわち、１相あたりの相電流が５個のレグ分の電流を総和した５００Ａとなるインバータ２０を想定する。本明細書において、各レグを流れる
パルス電流のうち、正のパルス電流とは、コンデンサＣを放電する向きにレグを流れる実電流をいい、負のパルス電流とは、コンデンサＣを充電する向きにレグを流れる実電流という。また、図５に示す個々のレグを流れる電流値のうち、四角で囲まれた数値は下アームをオンとした際の電流値を示し、四角で囲まれていない数値は上アームをオンとした際の電流値を示す。
【００２７】
（第１の条件）
同一相を構成する任意の２つのレグ、例えば、Ｕ１相およびＵ２相について、Ｕ１相のレグを流れる負のパルス電流と、Ｕ２相のレグを流れる正のパルス電流とはタイミング的に重複するように制御されている。もっとも、かかる関係はＵ１相とＵ２相との間の関係のみならず、Ｕ２相とＵ３相との間の関係、Ｕ３相とＵ４相との間の関係およびＵ４相とＵ５相との間の関係についても同様である。さらに、かかる関係は、Ｕ相のみならず、Ｖ相についても同様である。
【００２８】
（第２の条件）
同一相を構成する任意の２つのレグ、例えば、Ｕ１相およびＵ２相について、個々のデューティ比（デューティ比指令）は、それぞれ同一になるように制御されている。もっとも、かかる関係はＵ１相とＵ２相との間の関係のみならず、Ｕ２相とＵ３相との間の関係、Ｕ３相とＵ４相との間の関係およびＵ４相とＵ５相との間の関係についても同様である。
【００２９】
（第３の条件）
ある相、例えば、Ｕ相において、Ｕ１相の正のパルス電流の幅（期間）は長く、Ｕ２相の負のパルス電流の幅（期間）は短い。この場合、長い方のＵ１相の正のパルス電流の期間の間に、短い方のＵ２相の負のパルス電流の期間が収まるように制御されている。かかる関係は、Ｕ１相とＵ２相との間の関係のみならず、Ｕ２相とＵ３相との間の関係、Ｕ３相とＵ４相との間の関係およびＵ４相とＵ５相との間の関係についても同様である。さらに、かかる関係は、Ｕ相のみならず、Ｖ相についても同様である。
【００３０】
（第４の条件）
Ｕ相電流、具体的には、Ｕ１相からＵ５相までの電流合計が最小となる期間と、別の相であるＶ相電流、具体的には、Ｖ１相からＶ５相までの電流合計が最小となる期間とが重複しないようになっている。すなわち、ある相の合計リップル電流の最小値となる期間と、これとは異なる相の合計リップル電流の最小値となる期間とがずれるように制御されている。
【００３１】
（第５の条件）
時間Ａ１において、３相の各レグのうち、Ｕ３相、Ｖ２相およびＷ１相〜Ｗ５相のレグの下アームがオンしている。一方で、時間Ａ２において、３相の各レグのうち、Ｕ４相、Ｖ２相およびＷ１相〜Ｗ５相のレグの下アームがオンしている。このように、３相のトータルにおいてオンしている下アームの個数に変化がないように、１制御周期内の時間推移にともなう負のパルス電流となるアーム駆動数（もしくは正のパルス電流となるアーム駆動数）が概ね一定となるように制御されている。
【００３２】
（第６の条件）
実線の楕円で囲まれた期間に示すように、Ｕ１相において下アームのオン状態から上アームのオン状態に切り替わるタイミングと、Ｕ２相において上アームのオン状態から下アームのオン状態に切り替わるタイミングとが対応している。また、破線の楕円で囲まれた期間に示すように、Ｕ２相において下アームのオン状態から上アームのオン状態に切り替わるタイミングと、Ｕ３相において上アームのオン状態から下アームのオン状態に切り替
わるタイミングとが対応する。この形態からも分かるように、同一相において、一のレグ（例えば、Ｕ１相のレグ）を流れる正のパルス電流と、他のレグ（例えば、Ｕ２相のレグ）を流れる正のパルス電流とが連続するように制御されている。かかる関係は、Ｕ１相とＵ２相との間の関係のみならず、Ｕ２相とＵ３相との間の関係、Ｕ３相とＵ４相との間の関係およびＵ４相とＵ５相との間の関係についても同様である。さらに、かかる関係は、Ｕ相のみならず、Ｖ相が備えるＶ１相からＶ５相のレグについても同様である。
【００３３】
このような観点に基づき、タイミング制御部３６は、Ｕ相、Ｖ相およびＷ相のいずれか一つの相あるいは複数の相のそれぞれを対象として、同一相におけるｍ個のレグのうち少なくとも一つの駆動信号Ｓp_nmの位相を変更する。そして、タイミング制御部３６は、位相を変更したタイミングで駆動信号Ｓpa_nmをインバータ２０に対して出力する。これに
より、インバータ２０は、駆動信号Ｓpa_nmに応じて各相のｍ個のレグがスイッチング動
作を行うことにより、所定のタイミングで当該レグに所定のパルス電流が流れる。これにより、所定の電圧がモータ１０に印加されモータ１０が駆動される。
【００３４】
このように本実施形態によれば、インバータ２０は、ある相（例えば、Ｕ相）が備える複数のレグのうちの第１のレグ（例えば、Ｕ１相のレグ）と第２のレグ（例えば、Ｕ２相のレグ）とに関して、１制御周期における第１のレグを流れる正のパルス電流と第２のレグを流れる負のパルス電流とがタイミング的に重複するように構成されている。換言すれば、制御装置３０は、これら第１のレグと第２のレグとを対象として、１制御周期におおける第１のレグを流れる正のパルス電流と第２のレグを流れる負のパルス電流とがタイミング的に重複するように、デューティ比指令Ｓp_nmの位相を変更している。
【００３５】
ここで、図６は、本実施形態にかかる制御形態との比較例であるキャリア位相をずらす制御形態を示すものであり、図５と同様に、図４に示すタイミングＡに対応する１制御周期における各相および各レグを流れるパルス電流の推移を示している。ここで、比較例に示すキャリア位相をずらした制御とは、同一相に含まれる各レグに関するデューティ比指令を、レグ毎に位相をオフセットさせたキャリアを用いて演算する制御形態である。
【００３６】
Ｕ１相およびＵ２相に関して実線の楕円で囲んだ期間では、Ｕ１相およびＵ２相のどちらも下アームがそれぞれオンとなっている。すなわち、この期間では、Ｕ１相の負のパルス電流とＵ２相の正のパルス電流とがタイミング的に重複していない状態となっている。これにより、異なるレグにおいて負方向の電流が重畳してしまい、負方向の電流が大きくなる傾向となる。また、Ｕ２相およびＵ３相、あるいは、Ｖ２相およびＶ３相に関して実線の楕円で囲んだ期間は、同一相に含まれる２つのレグ間で下アームがオンとなる期間が重複しているのみならず、異なる相間でも下アームがオンとなる期間が重複している。これにより、負方向の電流がさらに大きくなる傾向となってしまう。この場合、全てのレグを合計したリップル電流の実行値は、約９２Ａｒｍｓとなり、大きなリップル電流となってしまう。
【００３７】
この点、本実施形態によれば、前述の如く制御を行うことで、負方向の電流、もしくは、正方向の電流の重畳が抑制されることとなり、これにより、リップル電流を低減することが可能となる。すなわち、同一相を複数のレグで分割することにより、個別のレグの動作電流を減らすことができるので、リップル電流の低減を図ることができる。また、同一相の１制御周期に着目した場合、あるレグを流れる正のパルス電流と、他のレグを流れる負のパルス電流とがタイミング的に重複しているので、同一方向の電流が重畳するといった事態を抑制することができる。これにより、リップル電流の低減を図ることできる。
【００３８】
また、本実施形態において、第１のレグおよび第２のレグのデューティ比指令が同一に設定されている。かかる構成によれば、１制御周期において第１および第２のレグに流れ
る電流値が異なるといった事態を抑制することができる。これにより、モータ１０のトルク制御の制御性が低下するといった事態を抑制することができる。
【００３９】
なお、デューティ比が５０パーセントである場合（オンオフの期間がそれぞれ同一）、図７に示すように、Ｕ１相とＵ２相とに関して、Ｕ１相における正のパルス電流とＵ２相における負のパルス電流とが完全に重複することとなる（Ｕ３相およびＵ４相についても同様）。この図７において、（ａ）は、３相がそれぞれ１個のレグで構成されるインバータを想定し、Ｕ相のレグを流れる電流（上段の図）、Ｕ相電流合計（中段の図）、コンデンサＣを流れる電流を示している。一方、（ｂ）および（ｃ）は、３相がそれぞれ４個のレグで構成されるインバータを想定し、Ｕ相の各レグを流れる電流（上段の図）、Ｕ相電流合計（中段の図）、コンデンサＣを流れる電流を模式的に示している。ここで、（ｂ）は各レグのデューティ比指令の位相を変更しない状態を示し、（ｃ）は本実施形態に示すようにあるレグのデューティ比指令の位相を変更した状態を示している。なお、同図において、右上がりの斜線で示すハッチング斜線は、上アームがオンの状態を示し、右下がりの斜線で示すハッチング領域は、下アームがオンの状態を示している。
【００４０】
また、本実施形態において、制御装置３０は、第１のレグを流れる正のパルス電流の期間と、第２のレグを流れる負のパルス電流の期間とを比較して、長い方のパルス電流の期間に、短い方のパルス電流の期間が収まるように、デューティ比指令の位相を変更している。かかる構成によれば、１制御周期毎に変化する任意のデューティ比に対して、負方向の電流、もしくは、正方向の電流の重畳が抑制されるので、リップル電流を低減することが可能となる。
【００４１】
また、本実施形態において、制御装置３０は、ある相の合計リップル電流の最小値となる期間と、これとは異なる相の合計リップル電流の最小値となる期間とをずらすように、デューティ比指令の位相を変更している。かかる構成によれば、各相を構成する個々のレグに関して、負方向の電流、もしくは、正方向の電流の重畳が抑制されるので、リップル電流を低減することが可能となる。
【００４２】
また、本実施形態において、制御装置３０は、第１のレグを流れる正のパルス電流と、第２のレグを流れる正のパルス電流とが連続するように、デューティ比指令の位相を変更している。かかる構成によれば、第１のレグにおける正のパルス電流と、第２のレグにおける正のパルス電流との間に発生するリップル電流の発生を抑制することができる。
【００４３】
また、かかる構成によれば、１制御周期内の時間推移において、正のパルス電流となるアーム駆動数もしくは負のパルス電流となるアーム駆動数が概ね一定となるように制御されることとなる。これにより、各相を構成する個々のレグに関して、負方向の電流、もしくは、正方向の電流の重畳が抑制されるので、リップル電流の総和を低減することが可能となる。例えば、図６に示す例では、時間Ｂ１において、３相の各レグのうち、Ｕ４相、Ｖ４相およびＷ１相〜Ｗ５相のレグの下アームがオンしている。一方で、時間Ｂ２において、３相の各レグのうち、Ｕ４相、Ｕ５相、Ｖ４相、Ｖ５相およびＷ１相〜Ｗ５相のレグの下アームがオンしている。このように、３相のトータルにおいてオンしている下アームの個数に変化してしまうが、本実施形態によればこのような事態を抑制することができる。
【００４４】
また、本実施形態において、モータ１０は、このモータ１０とインバータ２０とを一体的に構成した機電一体モータであり、この機電一体モータは、複数の巻線と、複数のレグから構成される複数のブリッジ回路とを備え、各レグの出力点が対応する巻線とそれぞれ接続されている。例えば、機電別体の構成の場合、同一相が備えるレグを多並列に構成しても、同一相に関する各レグのパルス電流の位相をずらすことができず、逆に同期をとら
ないことには、一方のレグに電流が集中して流れてしまう虞がある。この場合、アームの備える半導体スイッチの動作特性に合わせてタイミングを一致させる必要があり、制御が繁雑となる虞がある。この点本実施形態によれば、機電一体モータとして構成することで、各相において分割された複数の巻線と、インバータ２０の複数のブリッジ回路とを接続することができる。これにより、各相が多並列のレグを備える多相の電力変換器を用いて前述の制御を有効に実現することができる。
【００４５】
また、本実施形態において、インバータ２０は、モータスロット数の整数倍となる複数のレグを備えている。かかる構成によれば、同一相のレグ数を増やすことができるので、単一のレグが分担する電流を低減することができるので、リップル電流の発生を効果的に抑制することができる。
【００４６】
（第２の実施形態）
以下、本発明の第２の実施形態にかかるモータ制御システムについて説明する。この第２の実施形態にかかるモータ制御システムが第１の実施形態のそれと相違する点は、５相の相巻線と、ｍ個の並列接続されたレグを相毎に備えるインバータ２０とで構成されていることである。なお、第１の実施形態と共通する点については説明を省略することとし、以下、相違点を中心に説明を行う。
【００４７】
モータ１０は、ｎ個（ｎ：１以上の自然数）の相巻線がステータのティースにそれぞれ巻回された永久磁石同期電動機である（本実施形態では、Ｕ相、Ｖ相、Ｗ相、Ｘ相およびＹ相からなる５相モータ）。また、各相巻線は、ｍ個に分割されており、同一相に関する各巻線は、所定のステータコアに適宜巻回されている。以下、ｍ個に分割された個々のＵ相の要素（巻線や後述するレグ）を、Ｕ１相，Ｕ２相，・・・，Ｕｍ相として示すこととし、Ｖ相〜Ｙ相の要素についても、Ｖ１相〜Ｙ１相，Ｖ２相〜Ｙ２相，・・・，Ｖｍ〜Ｙｍ相として示すこととする。なお、本実施形態では、ｍ＝５として説明を行う。
【００４８】
図８に示すように、インバータ２０は、Ｕ相、Ｖ相、Ｗ相、Ｘ相およびＹ相毎に、互いに並列接続された５個のレグを備えている。具体的には、Ｕ相は、Ｕ１相からＵ５相のそれぞれに対応する５個のレグを備えており、それぞれのレグが並列接続されている。また、Ｖ相、Ｗ相、Ｘ相およびＹ相も同様に、Ｖ１相、Ｗ１相、Ｘ１相、Ｙ１相からＶ５相、Ｗ５相、Ｘ５相、Ｙ５相のそれぞれに対応する５個のレグを備えており、それぞれのレグが並列接続されている。各相を構成する個々のレグは、電源５の正極側の母線に接続される上アームと、電源５の負極側の母線に接続される下アームとが直列接続されて構成されている。単一のレグを構成する各アームは、一方向の導通を制御可能な半導体スイッチ（例えば、ＩＧＢＴ等のトランジスタといったスイッチング素子）を主体に構成されており、この半導体スイッチには、還流用ダイオードが逆並列に接続されている。
【００４９】
かかる構成の機電一体モータであっても制御装置３０は、第１の実施形態と同様に、タイミング制御部３６が、Ｕ相〜Ｙ相のいずれか一つの相あるいは複数の相のそれぞれを対象として、同一相における５個のレグのうち少なくとも一つの駆動信号Ｓp_nmの位相を変更する。
【００５０】
図９は、あるタイミングにおける１制御周期の各相および各レグを流れるパルス電流の推移を示す説明図である。図９は、瞬時電流が、Ｕ相で５０Ａ、Ｖ相で９８Ａ、Ｗ相で１０Ａ、Ｘ相で−９１Ａ、Ｙ相で６７Ａのタイミングを示しており、図５に示す電流値は、実際の値を１／１０スケールで表示している。
【００５１】
電流の大きい相であるＶ相において、Ｖ１相のレグを流れる負のパルス電流は、これとは異なるＶ２相のレグを流れる正のパルス電流とタイミング的に重複するように制御され
ている。かかる関係は、Ｖ１相とＶ２相との間の関係のみならず、Ｖ２相とＶ３相との間の関係、Ｖ３相とＶ４相との間の関係およびＶ４相とＶ５相との間の関係についても同様である。さらに、かかる関係は、Ｖ相のみならず、電流の大きい相であるＸ相およびＹ相についても同様である。
【００５２】
この場合、Ｖ相の合成リプル電流の最小値となる期間（図中において実線で囲む期間）と、Ｘ相の合計リプル電流の最小となる期間（図中において実線で囲む期間）とがずれるように制御されている。
【００５３】
また、Ｕ相からＹ相までの合計リップル電流を低減するため、次に電流が小さい相であるＵ相の負のパルス電流の期間（図中において破線で囲む期間）と、最も電流が小さい相であるＷ相の負のパルス電流の期間（図中において破線で囲む期間）とが重複しないように制御されている。
【００５４】
このように本実施形態によれば、１制御周期において、ある相のレグ（第１のレグ）を流れる正のパルス電流と、同一相における他のレグ（第２のレグ）を流れる負のパルス電流とがタイミング的に重複している。かかる構成によれば、第１の実施形態と同様に、負方向の電流、もしくは、正方向の電流の重畳が抑制されるので、リップル電流を低減することが可能となる。
【００５５】
また、本実施形態において、制御装置３０は、第１のレグを流れる正のパルス電流と、第２のレグを流れる正のパルス電流とが連続するように、デューティ比指令の位相を変更している。かかる構成によれば、第１のレグにおける正のパルス電流と、第２のレグにおける正のパルス電流との間に発生するリップル電流の発生を抑制することができる。
【００５６】
また、本実施形態において、制御装置３０は、ある相の合成リップル電流の最小値となる期間と、当該相とは異なる相の合成リップル電流の最小値となる期間とをずらすように、デューティ比指令の位相を変更する。かかる構成によれば、各相を構成する個々のレグに関して、負方向の電流、もしくは、正方向の電流の重畳が抑制されるので、リップル電流を低減することが可能となる。
【００５７】
以上、本発明の実施形態にかかるモータ制御システムについて説明したが、本発明は上述した実施形態に限定されることなく、その発明の範囲内において種々の変形が可能であることはいうまでもない。例えば、上述した実施形態では、電力変換器の出力電力を電動機に出力するモータ制御システムについて説明したが、これは例示であり、入力された電力を変換して出力する電力変換システム自体も本発明の一部として機能する。また、この電力変換システムは、直流電流を入力電力として交流電力を出力電力とするインバータのみならず、ＤＣ／ＤＣコンバータのような電力変換器に対しても適用することができる。
【符号の説明】
【００５８】
５  電源
１０  モータ
１１  ロータ
１２  ステータ
２０  インバータ
３０  制御装置
３１  トルク制御部
３２  電流制御部
３３  ｄｑ／３相変換部
３４  変調率指令生成部
３５  ＰＷＭ制御部
３６  タイミング制御部
３７  ３相／ｄｑ変換部
３８  回転数演算部
４０  位置センサ
４１  電流センサ
【図１】
0005691272.tif 000002
【図２】
0005691272.tif 000003
【図３】
0005691272.tif 000004
【図４】
0005691272.tif 000005
【図５】
0005691272.tif 000006
【図６】
0005691272.tif 000007
【図７】
0005691272.tif 000008
【図８】
0005691272.tif 000009
【図９】
0005691272.tif 000010