(57)【特許請求の範囲】
【請求項１】
第１半導体スイッチング回路と、第２半導体スイッチング回路と、を有し、前記第１半導体スイッチング回路及び前記第２半導体スイッチング回路を制御するゲート駆動回路が接続される半導体モジュールであって、
前記第１半導体スイッチング回路及び前記第２半導体スイッチング回路のそれぞれは、
ドレイン端子、ソース端子、及びゲート端子を有する半導体スイッチング素子と、
容量素子と抵抗素子とが並列に接続された第１回路と、
１つ以上のダイオードが順方向に直列に接続されたダイオード直列接続回路、及び前記ダイオード直列接続回路のダイオードと逆方向に、前記ダイオード直列接続回路に並列に接続された第１ダイオードを有する第２回路と、
を有し、
前記半導体スイッチング素子のゲート端子には前記第１回路の一端が接続され、
前記第１回路の他端と前記ゲート駆動回路の出力端子との間には、前記ダイオード直列接続回路の１つ以上のダイオードのアノード端子を前記ゲート駆動回路側に、前記ダイオード直列接続回路の１つ以上のダイオードのカソード端子を前記半導体スイッチング素子のゲート端子側にして、前記第２回路が接続され、
前記第１半導体スイッチング回路の半導体スイッチング素子のソース端子と前記第２半導体スイッチング回路の半導体スイッチング素子のドレイン端子とが接続されており、
前記第２回路は、
前記ダイオード直列接続回路が前記ゲート駆動回路から前記第１回路の方向に順方向電流が流れるように接続されて、前記ダイオード直列接続回路で電圧降下した後の電圧が前記第１回路の両端に発生して前記第１回路の容量素子が充電され、
前記第１ダイオードが前記第１回路から前記ゲート駆動回路の方向に順方向電流が流れるように接続されて、前記第１ダイオードを介して前記第１回路の容量素子に充電されていた電荷が放電される
ことを特徴とする半導体モジュール。
【請求項２】
請求項１記載の半導体モジュールにおいて、
前記半導体スイッチング素子は、閾値電圧が０Ｖ以上であるノーマリオフ特性を持つ接合型電界効果トランジスタである
ことを特徴とする半導体モジュール。
【請求項３】
第１半導体スイッチング回路と、第２半導体スイッチング回路と、を有し、前記第１半導体スイッチング回路及び前記第２半導体スイッチング回路を制御するゲート駆動回路が接続される半導体モジュールであって、
前記第１半導体スイッチング回路及び前記第２半導体スイッチング回路のそれぞれは、
ドレイン端子、ソース端子、及びゲート端子を有する半導体スイッチング素子と、
容量素子と抵抗素子とが並列に接続された第１回路と、
１つ以上のダイオードが順方向に直列に接続されたダイオード直列接続回路、前記ダイオード直列接続回路のダイオードと逆方向に、前記ダイオード直列接続回路に並列に接続された第１ダイオード、及び前記ダイオード直列接続回路と並列に接続された第１容量素子を有する第２回路と、
を有し、
前記半導体スイッチング素子のゲート端子には前記第１回路の一端が接続され、
前記第１回路の他端と前記ゲート駆動回路の出力端子との間には、前記ダイオード直列接続回路の１つ以上のダイオードのアノード端子を前記ゲート駆動回路側に、前記ダイオード直列接続回路の１つ以上のダイオードのカソード端子を前記半導体スイッチング素子のゲート端子側にして、前記第２回路が接続され、
前記第１半導体スイッチング回路の半導体スイッチング素子のソース端子と前記第２半導体スイッチング回路の半導体スイッチング素子のドレイン端子とが接続されており、
前記第２回路は、
前記ダイオード直列接続回路が前記ゲート駆動回路から前記第１回路の方向に順方向電流が流れるように接続されて、前記ダイオード直列接続回路で電圧降下した後の電圧が前記第１回路の両端に発生して前記第１回路の容量素子が充電され、
前記第１ダイオードが前記第１回路から前記ゲート駆動回路の方向に順方向電流が流れるように接続されて、前記第１ダイオードを介して前記第１回路の容量素子に充電されていた電荷が放電され、
前記第１容量素子が前記ダイオード直列接続回路と並列に接続されて、前記第１容量素子を介して充電及び放電が行われる
ことを特徴とする半導体モジュール。
【請求項４】
請求項３記載の半導体モジュールにおいて、
前記半導体スイッチング素子は、閾値電圧が０Ｖ以上であるノーマリオフ特性を持つ接合型電界効果トランジスタである
ことを特徴とする半導体モジュール。
【請求項５】
第１半導体スイッチング回路と、第２半導体スイッチング回路と、を有し、前記第１半導体スイッチング回路及び前記第２半導体スイッチング回路を制御するゲート駆動回路が接続される電力変換モジュールであって、
前記第１半導体スイッチング回路及び前記第２半導体スイッチング回路のそれぞれは、
ドレイン端子、ソース端子、及びゲート端子を有する半導体スイッチング素子と、
容量素子と抵抗素子とが並列に接続された第１回路と、
１つ以上のダイオードが順方向に直列に接続されたダイオード直列接続回路、及び前記ダイオード直列接続回路のダイオードと逆方向に、前記ダイオード直列接続回路に並列に接続された第１ダイオードを有する第２回路と、
を有し、
前記半導体スイッチング素子のゲート端子には前記第１回路の一端が接続され、
前記第１回路の他端と前記ゲート駆動回路の出力端子との間には、前記ダイオード直列接続回路の１つ以上のダイオードのアノード端子を前記ゲート駆動回路側に、前記ダイオード直列接続回路の１つ以上のダイオードのカソード端子を前記半導体スイッチング素子のゲート端子側にして、前記第２回路が接続され、
前記第１半導体スイッチング回路の半導体スイッチング素子のソース端子と前記第２半導体スイッチング回路の半導体スイッチング素子のドレイン端子とが接続されており、
前記第２回路は、
前記ダイオード直列接続回路が前記ゲート駆動回路から前記第１回路の方向に順方向電流が流れるように接続されて、前記ダイオード直列接続回路で電圧降下した後の電圧が前記第１回路の両端に発生して前記第１回路の容量素子が充電され、
前記第１ダイオードが前記第１回路から前記ゲート駆動回路の方向に順方向電流が流れるように接続されて、前記第１ダイオードを介して前記第１回路の容量素子に充電されていた電荷が放電される
ことを特徴とする電力変換モジュール。
【請求項６】
請求項５記載の電力変換モジュールにおいて、
前記半導体スイッチング素子は、閾値電圧が０Ｖ以上であるノーマリオフ特性を持つ接合型電界効果トランジスタである
ことを特徴とする電力変換モジュール。
【請求項７】
第１半導体スイッチング回路と、第２半導体スイッチング回路と、を有し、前記第１半導体スイッチング回路及び前記第２半導体スイッチング回路を制御するゲート駆動回路が接続される電力変換モジュールであって、
前記第１半導体スイッチング回路及び前記第２半導体スイッチング回路のそれぞれは、
ドレイン端子、ソース端子、及びゲート端子を有する半導体スイッチング素子と、
容量素子と抵抗素子とが並列に接続された第１回路と、
１つ以上のダイオードが順方向に直列に接続されたダイオード直列接続回路、前記ダイオード直列接続回路のダイオードと逆方向に、前記ダイオード直列接続回路に並列に接続された第１ダイオード、及び前記ダイオード直列接続回路と並列に接続された第１容量素子を有する第２回路と、
を有し、
前記半導体スイッチング素子のゲート端子には前記第１回路の一端が接続され、
前記第１回路の他端と前記ゲート駆動回路の出力端子との間には、前記ダイオード直列接続回路の１つ以上のダイオードのアノード端子を前記ゲート駆動回路側に、前記ダイオード直列接続回路の１つ以上のダイオードのカソード端子を前記半導体スイッチング素子のゲート端子側にして、前記第２回路が接続され、
前記第１半導体スイッチング回路の半導体スイッチング素子のソース端子と前記第２半導体スイッチング回路の半導体スイッチング素子のドレイン端子とが接続されており、
前記第２回路は、
前記ダイオード直列接続回路が前記ゲート駆動回路から前記第１回路の方向に順方向電流が流れるように接続されて、前記ダイオード直列接続回路で電圧降下した後の電圧が前記第１回路の両端に発生して前記第１回路の容量素子が充電され、
前記第１ダイオードが前記第１回路から前記ゲート駆動回路の方向に順方向電流が流れるように接続されて、前記第１ダイオードを介して前記第１回路の容量素子に充電されていた電荷が放電され、
前記第１容量素子が前記ダイオード直列接続回路と並列に接続されて、前記第１容量素子を介して充電及び放電が行われる
ことを特徴とする電力変換モジュール。
【請求項８】
請求項７記載の電力変換モジュールにおいて、
前記半導体スイッチング素子は、閾値電圧が０Ｖ以上であるノーマリオフ特性を持つ接合型電界効果トランジスタである
ことを特徴とする電力変換モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子を有する半導体スイッチング回路の技術に関し、特に、この半導体スイッチング回路、及びそれを用いた半導体モジュール、電力変換モジュールに適用して有効な技術に関する。
【背景技術】
【０００２】
半導体スイッチング回路を用いた電力変換モジュールの一例であるインバータ回路に関する技術としては、例えば特開平１０−１９１６５０号公報（特許文献１）に記載される技術などが挙げられる。この特許文献1には、直流電源の正負端子間に直列に接続され、交互にオン−オフする２つのトランジスタを有するインバータ回路において、この２つのトランジスタにバイポーラトランジスタを使ったハーフブリッジ回路の技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１９１６５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、現在、直流−交流電力変換回路（インバータ）、交流−直流電力変換回路（コンバータ）や力率改善回路などのパワーエレクトロニクスに使われるスイッチング素子には、シリコンデバイスであるＭＯＳ（Metal Oxide Semiconductor）トランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が広く使われている。パワーエレクトロニクスにおいては、ゲート駆動回路が故障などの不具合により駆動電圧が出力されない時に、貫通電流によるスイッチング素子、しいてはシステムの故障を防ぐために、閾値電圧が０Ｖより大きいノーマリオフ特性を持つことが望まれる。
【０００５】
シリコン系ＭＯＳトランジスタ、ＩＧＢＴは、通常、５Ｖ以上の閾値電圧を持つ。また、スイッチング動作時の導通損失を最小にするため、オン電圧は８Ｖ〜１５Ｖであることが多い。よって、現在、市販されているゲート駆動用回路の出力電圧も８Ｖ〜１５Ｖのものが多い。一方、接合型トランジスタは、ＭＯＳトランジスタやＩＧＢＴと比べて低オン抵抗を得やすいが、ゲート−ソース間にダイオードが形成されるため、オン電圧が約１Ｖ〜３Ｖと低い。
【０００６】
最近では、ＳｉＣ（Ｓｉｌｉｃｏｎ-Ｃａｒｂｉｄｅ）やＧａＮ（Ｇａｌｌｉｕｍ-Ｎｉｔｒｉｄｅ）などのワイドバンドギャップ半導体を使ったスイッチング素子は、シリコンデバイスと比較して高温動作、低オン抵抗、高耐圧を同時達成することができるため、次世代デバイスとして注目を浴びている。しかし、これらのデバイス構造は接合型である場合が多く、オン電圧は約１Ｖ〜６Ｖと低い。市販されているゲート駆動用ＩＣは、出力電圧が高すぎるため、そのままでは利用できない課題を有する。この課題に対して、例えば、ゲート駆動用ＩＣの出力電圧を電圧レギュレータで電圧レベルを変換することは可能ではあるが、電圧レギュレータ用の別電源が必要である。
【０００７】
また、前述した特許文献１の図６の回路においては、トランジスタＱ１４のベースに接続するツェナーダイオードＺＤ１２と、トランジスタＱ１５のベースに接続するツェナーダイオードＺＤ１３の向きを逆にすることで、疑似的にオン電圧を変えてトランジスタＱ１４，Ｑ１５が同じタイミングでオン状態になることを防いでいる。ツェナーダイオードＺＤ１２とＺＤ１３に流れる逆方向電流でトランジスタＱ１４，Ｑ１５を駆動している。ツェナーダイオードの逆方向電流は数μＡ〜数ｍＡ程度と小さいので、駆動できるトランジスタサイズに制限がある。
【０００８】
トランジスタＱ１４，Ｑ１５が電界効果型トランジスタの場合、この回路は主回路電圧ＥをツェナーダイオードＺＤ１３で下げる効果があるが、ツェナーダイオードは降伏電圧が大きいため、トランジスタＱ１５を電圧駆動する場合、ツェナーダイオード１つで最適なオン電圧を与えるのは難しく、抵抗Ｒ２３に過剰な電圧がかかり消費電力が増える。また、容量Ｃ１２，Ｃ１３は突入電流により、トランジスタＱ１４，Ｑ１５の入力容量の充放電を高速にする効果を持つが、ツェナーダイオードＺＤ１２，ＺＤ１３により電流上限値が制限されるため、高速化を律即している。
【０００９】
そこで、本発明は前述した特許文献１を含む従来技術の課題に鑑みてなされたものであり、その代表的な目的は、低ゲート消費電力で、高速かつ確実にスイッチング素子をオンオフさせる半導体スイッチング回路、及びそれを用いた半導体モジュール、電力変換モジュールを提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
すなわち、代表的なものの概要は、ドレイン端子、ソース端子、及びゲート端子を有する半導体スイッチング素子を有し、前記半導体スイッチング素子のゲート端子とソース端子との間に、前記半導体スイッチング素子のゲート端子とソース端子との間に印加された電圧または電流によってドレイン端子とソース端子との間の導通及び非導通を制御するゲート駆動回路が接続される半導体スイッチング回路であって、以下のような特徴を有するものである。
【００１３】
（１）前記半導体スイッチング回路は、容量素子と抵抗素子とが並列に接続された第１回路と、１つ以上のダイオードが順方向に直列に接続されたダイオード直列接続回路と、前記ダイオード直列接続回路のダイオードと逆方向に、前記ダイオード直列接続回路に並列に接続されたダイオードとを有する第２回路とを有する。そして、前記半導体スイッチング素子のゲート端子には前記第１回路の一端が接続され、前記第１回路の他端と前記ゲート駆動回路の出力端子との間には、前記ダイオード直列接続回路の１つ以上のダイオードのアノード端子を前記ゲート駆動回路側、前記ダイオード直列接続回路の１つ以上のダイオードのカソード端子を前記半導体スイッチング素子のゲート端子側にして、前記第２回路が接続されていることを特徴とする。さらに好適には、前記半導体スイッチング素子は、閾値電圧が０Ｖ以上であるノーマリオフ特性を持つ接合型電界効果トランジスタであることを特徴とする。
【００１４】
（２）上記（１）の構成に加え、前記第２回路は、前記ダイオード直列接続回路と並列に接続された容量素子をさらに有することを特徴とする。
【００１５】
（３）上記（１）または上記（２）の半導体スイッチング回路を用いた半導体モジュール、前記半導体スイッチング回路を用いた電力変換モジュールにも、本発明は適用するものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
すなわち、代表的なものによって得られる効果は、低ゲート消費電力で、高速にスイッチング素子をオンオフさせる半導体スイッチング回路、及びそれを用いた半導体モジュール、電力変換モジュールが実現可能になる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の一例を示す回路図である。
【図２】本発明の第１の実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の動作において、コイルに流れる電流と時間との関係の一例を示す図である。
【図３】本発明の第１の実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）において、（ａ），（ｂ）はスイッチング波形とゲート電流波形のシミュレーション結果の一例を示す図である。
【図４】本発明の第１の実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）において、（ａ），（ｂ）はこの半導体モジュール（電力変換モジュール）の実装形態の一例を示すレイアウト図である。
【図５】本発明の第２の実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の一例を示す回路図である。
【図６】本発明の第２の実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）において、（ａ），（ｂ）はスイッチング波形とゲート電流波形のシミュレーション結果の一例を示す図である。
【図７】本発明の第２の実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）において、（ａ），（ｂ）はこの半導体モジュール（電力変換モジュール）の実装形態の一例を示すレイアウト図である。
【発明を実施するための形態】
【００１９】
以下の実施の形態においては、便宜上その必要があるときは、複数の実施の形態またはセクションに分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。
【００２０】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２１】
［本発明の実施の形態の概要］
本発明の実施の形態（一例として、（）内に対応する構成要素などを付記）は、ドレイン端子、ソース端子、及びゲート端子を有する半導体スイッチング素子（スイッチング素子１，１１）を有し、前記半導体スイッチング素子のゲート端子とソース端子との間に、前記半導体スイッチング素子のゲート端子とソース端子との間に加える電圧または流す電流でドレイン端子とソース端子との間の導通及び非導通を制御するゲート駆動回路（ゲート駆動用回路９）が接続される半導体スイッチング回路（スイッチング回路２０，２１）であって、以下のような特徴を有するものである。
【００２２】
（１）前記半導体スイッチング回路は、容量素子（容量４，１４）と抵抗素子（抵抗５，１５）とが並列に接続された第１回路（容量抵抗並列接続回路３，１３）と、１つ以上のダイオードが順方向に直列に接続されたダイオード直列接続回路（ダイオード直列接続回路７，１７）と、前記ダイオード直列接続回路のダイオードと逆方向に、前記ダイオード直列接続回路に並列に接続されたダイオード（ダイオード８，１８）とを有する第２回路（ダイオード直列並列接続回路６，１６）とを有する。そして、前記半導体スイッチング素子のゲート端子には前記第１回路の一端が接続され、前記第１回路の他端と前記ゲート駆動回路の出力端子との間には、前記ダイオード直列接続回路の１つ以上のダイオードのアノード端子を前記ゲート駆動回路側、前記ダイオード直列接続回路の１つ以上のダイオードのカソード端子を前記半導体スイッチング素子のゲート端子側にして、前記第２回路が接続されていることを特徴とする。さらに好適には、前記半導体スイッチング素子は、閾値電圧が０Ｖ以上であるノーマリオフ特性を持つ接合型電界効果トランジスタであることを特徴とする。この半導体スイッチング回路は、後述する第１の実施の形態に対応する。
【００２３】
（２）上記（１）の構成に加え、前記第２回路は、前記ダイオード直列接続回路と並列に接続された容量素子（容量２２，２３）をさらに有することを特徴とする。この半導体スイッチング回路は、後述する第２の実施の形態に対応する。
【００２４】
（３）上記（１）または上記（２）の半導体スイッチング回路を用いた半導体モジュール、前記半導体スイッチング回路を用いた電力変換モジュールにも、本発明は適用するものである。
【００２５】
以上の本発明の実施の形態の概要に基づいた、本発明の実施の形態に係る半導体スイッチング回路、及び前記半導体スイッチング回路を用いた半導体モジュール、並びに前記半導体スイッチング回路を用いた電力変換モジュールを、以下において図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２６】
［第１の実施の形態］
本発明の第１の実施の形態に係る半導体スイッチング回路を用いた半導体モジュールを、図１〜図４を用いて説明する。本実施の形態においては、半導体モジュールとして、２つの半導体スイッチング回路を搭載した電力変換モジュールを例に説明する。本発明が適用される半導体モジュールとしては、２つの半導体スイッチング回路を搭載したものの他に、１つの半導体スイッチング回路を搭載したもの、３つ以上の半導体スイッチング回路を搭載したものも含めて半導体モジュールと呼ぶ。
【００２７】
＜半導体スイッチング回路、及びこれを用いた半導体モジュールの構成＞
本発明の第１の実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）について、図１を用いて説明する。図１は、この半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の一例を示す回路図である。
【００２８】
本実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）１０は、第１スイッチング回路２０（単にスイッチング回路２０とも記す）と、第２スイッチング回路２１（単にスイッチング回路２１とも記す）とを有して構成される。この半導体モジュール１０は、第１スイッチング回路２０のソース端子Ｓ１と第２スイッチング回路２１のドレイン端子Ｄ２とが接続されている。
【００２９】
この半導体モジュール１０には、第１スイッチング回路２０のゲート端子Ｇ１とソース端子Ｓ１との間、第２スイッチング回路２１のゲート端子Ｇ２とソース端子Ｓ２との間にゲート駆動用回路９が接続されている。このゲート駆動用回路９は、第１、第２スイッチング回路２０，２１のゲート端子Ｇ１，Ｇ２とソース端子Ｓ１，Ｓ２との間に加える電圧または流す電流で、ドレイン端子Ｄ１，Ｄ２とソース端子Ｓ１，Ｓ２との間の導通及び非導通を制御するものである。また、第２スイッチング回路２１のドレイン端子Ｄ２とソース端子Ｓ２との間には、コイル１９が接続されている。また、この半導体モジュール１０には、第１スイッチング回路２０のドレイン端子Ｄ１と第２スイッチング回路２１のソース端子Ｓ２との間に主回路電圧Ｅが印加されている。
【００３０】
第１スイッチング回路２０は、スイッチング素子１、      ダイオード２、容量４と抵抗５とが並列に接続された容量抵抗並列接続回路３、１つ以上のダイオードが順方向に直列に接続されたダイオード直列接続回路７とこのダイオード直列接続回路７のダイオードと逆方向にこのダイオード直列接続回路７に並列に接続されたダイオード８とを有するダイオード直列並列接続回路６から構成される。
【００３１】
第２スイッチング回路２１も、第１スイッチング回路２０と同様に、スイッチング素子１１、ダイオード１２、容量１４と抵抗１５とが並列に接続された容量抵抗並列接続回路１３、１つ以上のダイオードが順方向に直列に接続されたダイオード直列接続回路１７とこのダイオード直列接続回路１７のダイオードと逆方向にこのダイオード直列接続回路１７に並列に接続されたダイオード１８とを有するダイオード直列並列接続回路１６から構成される。
【００３２】
この半導体モジュール１０において、スイッチング回路２０，２１のスイッチング素子１，１１としては、ドレイン、ソース、及びゲートの各端子を有し、閾値電圧が０Ｖ以上であるノーマリオフ特性を持つ接合型電界効果トランジスタ、具体的にはオン電圧２．５Ｖのノーマリオフ型接合ＦＥＴ（Field  Effect  Transistor）を例にして説明する。このＦＥＴとしては、ＳｉＣのＪＦＥＴ（Junction FET）、ＧａＮのＨＥＭＴ（High Electron Mobility Transistor）などが考えられる。
【００３３】
このスイッチング回路２０においては、スイッチング回路２０のスイッチング素子１がオフの時に、ソース電位が上昇しゲート−ソース間の逆方向電圧によりスイッチング素子１が破壊されるのを防ぐために、ソースからドレインに電流を流せるようにダイオード２を接続しており、ゲートには容量４と抵抗５の容量抵抗並列接続回路３の一端が接続されている。容量抵抗並列接続回路３の他端とゲート駆動用回路９はダイオード直列並列接続回路６を介して接続されている。ダイオード直列並列接続回路６は、ゲート駆動用回路９から容量４と抵抗５の容量抵抗並列接続回路３の方向に順方向電流が流れるように接続したダイオード直列接続回路７とこのダイオード直列接続回路７とは並列に容量抵抗並列接続回路３からゲート駆動用回路９の方向に順方向電流が流れるように接続したダイオード８で構成する。すなわち、ダイオード直列接続回路７のダイオードは、アノードがゲート駆動用回路９側に、カソードが容量抵抗並列接続回路３側に接続され、ダイオード８は、逆に、アノードが容量抵抗並列接続回路３側に、カソードがゲート駆動用回路９側に接続されている。
【００３４】
同じように、スイッチング回路２１においては、スイッチング回路２１のスイッチング素子１１がオフの時に、ソース電位が上昇しゲート−ソース間の逆方向電圧によりスイッチング素子１１が破壊されるのを防ぐために、ソースからドレインに電流を流せるようにダイオード１２を接続しており、ゲートには容量１４と抵抗１５の容量抵抗並列接続回路１３の一端が接続されている。容量抵抗並列接続回路１３の他端とゲート駆動用回路９はダイオード直列並列接続回路１６を介して接続されている。ダイオード直列並列接続回路１６は、ゲート駆動用回路９から容量１４と抵抗１５の容量抵抗並列接続回路１３の方向に順方向電流が流れるように接続したダイオード直列接続回路１７とこのダイオード直列接続回路１７とは並列に容量抵抗並列接続回路１３からゲート駆動用回路９の方向に順方向電流が流れるように接続したダイオード１８で構成する。
【００３５】
主回路電圧Ｅのプラス端子はスイッチング素子１のドレイン、マイナス端子はスイッチング素子１１のソースに接続し、コイル１９はスイッチング素子１１のドレイン、ソースと並列に接続する。
【００３６】
＜半導体スイッチング回路の動作＞
前述した半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の動作について、図１を参照しながら、図２を用いて説明する。図２は、この半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の動作において、コイルに流れる電流と時間との関係の一例を示す図である。
【００３７】
ゲート駆動用回路９からゲート端子Ｇ１−ソース端子Ｓ１間に入力される電圧が、例えば０Ｖから１５Ｖに上昇すると、スイッチング回路２０のダイオード直列接続回路７で電圧降下が発生する。例えば、１ダイオード当たりの電圧降下が１Ｖ、直列数を９とすると、ダイオード直列並列接続回路６と容量抵抗並列接続回路３の接続点で６Ｖの電圧が発生し、スイッチング素子１のゲート−ソース間の電圧降下が例えば２．５Ｖとすると、容量抵抗並列接続回路３の両端には３．５Ｖの電圧が発生する。この時、容量４によるゲート電位の上昇は抵抗５によるゲート電位の上昇より速いため、過度応答速度が改善されている。この容量４による電流により、スイッチング素子１はゲート−ソース間容量、ゲート−ドレイン間容量を充電しオンする。容量４が充電されると、抵抗５に電流が流れオン定常状態を保持する。
【００３８】
この時、スイッチング回路２１のスイッチング素子１１はデッドタイム確保のため、すでにオフしている。主回路電圧Ｅはスイッチング素子１を介してコイル１９を充電する。この時、コイル１９に流れる電流は上昇する。図２には、コイル１９に流れる電流Ｉ［Ａ］と時間ｔ［ｓ］との関係を示すが、これはｔ０からｔ１の期間に相当する。
【００３９】
次に、ゲート駆動用回路９からゲート端子Ｇ１−ソース端子Ｓ１間に入力される電圧が、例えば１５Ｖから０Ｖに降下すると、スイッチング回路２０の容量４に充電されていた電荷はダイオード８を介して放電され、スイッチング素子１のゲート−ソース間容量、ゲート−ドレイン間容量に充電されていた電荷も容量４、ダイオード８を介して放電される。この時の電流は、ゲート駆動用回路９に流れるためにゲート電圧は負電圧を発生し放電時間を短縮するため、過渡応答時間が改善する。その後、オフ定常状態となる。
【００４０】
この時、スイッチング素子１，１１は両方ともオフしデッドタイムの状態である。コイル１９はエネルギーが供給されなくなったため、ダイオード１２のアノードからカソード、カソードからコイル１９へと循環電流が流れる。
【００４１】
次に、ゲート駆動用回路９からゲート端子Ｇ２−ソース端子Ｓ２間に入力される電圧が、例えば０Ｖから１５Ｖに上昇すると、スイッチング回路２１のダイオード直列接続回路１７で電圧降下が発生する。ダイオード直列並列接続回路１６と容量抵抗並列接続回路１３の接続点で６Ｖの電圧が発生し、スイッチング素子１１のゲート−ソース間の電圧降下が例えば２．５Ｖとすると、容量抵抗並列接続回路１３の両端には３．５Ｖの電圧が発生する。この時、容量１４によるゲート電位の上昇は抵抗１５よるゲート電位の上昇より速いため、過度応答速度が改善されている。この容量１４による電流により、スイッチング素子１１はゲート−ソース間容量、ゲート−ドレイン間容量を充電しオンする。容量１４が充電されると、抵抗１５に電流が流れオン定常状態を保持する。
【００４２】
この時、循環電流はスイッチング素子１１のソースからドレインへ、ドレインからコイル１９に流れる。これは、図２のｔ１からｔ２の期間に相当する。コイル１９、ダイオード１２、スイッチング素子１１の損失が非常に小さいとする。
【００４３】
以上の繰り返しで、スイッチング素子１がオン、スイッチング素子１１がオフすると、コイル１９には更にエネルギーが蓄積され、電流が増加する。これは、図２のｔ２からｔ３の期間に相当する。
【００４４】
＜スイッチング波形とゲート電流波形のシミュレーション結果＞
前述した半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）において、スイッチング波形とゲート電流波形のシミュレーション結果について、図３を用いて説明する。図３（ａ）は、図１のドレイン端子Ｄ１−ドレイン端子Ｄ２（ソース端子Ｓ１）間のターンオフ電圧とドレイン端子Ｄ２−ソース端子Ｓ２間のターンオン電圧のスイッチング波形のシミュレーション結果の一例を示す図であり、図３（ｂ）は、この（ａ）と同じタイミングにおけるスイッチング素子１とスイッチング素子１１のゲート電流波形のシミュレーション結果の一例を示す図である。
【００４５】
図３（ａ），（ｂ）に示すように、ドレイン端子Ｄ１−ドレイン端子Ｄ２間のターンオフ電圧とドレイン端子Ｄ２−ソース端子Ｓ２間のターンオン電圧において、立ち上がり、立ち下がりを０％、１００％で見ると５０ｎｓであることがわかり、この時間内にスイッチング素子１とスイッチング素子１１のゲート電流がピークを持ち、電荷を高速充放電していることがわかる。
【００４６】
以上のように、スイッチング素子１，１１のゲートに接続された容量抵抗並列接続回路３，１３の抵抗５，１５に過剰な電流を流すことなく、高速かつ確実にオフするスイッチング回路２０，２１を提供できる。
【００４７】
＜半導体スイッチング回路を用いた半導体モジュールの実装形態＞
前述した半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の実装形態について、図４を用いて説明する。図４は、この半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の実装形態の一例を示すレイアウト図であり、（ａ）は表面を、（ｂ）は裏面をそれぞれ示す。この図４は、前述した図１に記載したスイッチング回路２０，２１を含む半導体モジュール（電力変換モジュール）１０を示している。
【００４８】
図４に示す半導体モジュール（電力変換モジュール）１０は、モジュール基板上に各部品が実装され、これらの各部品は配線パターンに実装して接続されたり、あるいはワイヤボンディングワイヤなどにより接続されて電気的に接続された形態となっている。
【００４９】
モジュール基板上の各端子Ｄ１，Ｇ１，Ｄ２，Ｇ２，Ｓ２は、表面の配線パターンと裏面の配線パターンとがビアホール（一点鎖線の丸印）で接続されている。さらに、これらの端子のうち、各端子Ｄ１，Ｄ２，Ｓ２に接続される配線パターンは、スイッチング素子１，１１と接続される部分が広い面積で形成され、この広い面積の部分で表面の配線パターンと裏面の配線パターンとが複数のビアホールで接続されている。特に、広い面積の部分の裏面の配線パターンは、裏面の広さを最大限に利用したベタ配線パターンとなっている。また、モジュール基板の表面には、容量４，１４、抵抗５，１５、ダイオード直列並列接続回路６，１６（ダイオード直列接続回路７，１７、ダイオード８，１８）の各部品間を接続するための配線パターンなども形成されている。
【００５０】
スイッチング素子１，１１、容量４，１４、抵抗５，１５、ダイオード直列接続回路７，１７、ダイオード８，１８はリード付き部品で構成してもよいが、スイッチング周波数が高い場合、電圧、電流波形の立ち上がり、立ち下がりを高速にする必要がある。この時、寄生成分によりスイッチングノイズが発生しやすいため、図４のように容量４，１４、抵抗５，１５は面実装部品で構成し、スイッチング素子１，１１、ダイオード２，１２、ダイオード直列並列接続回路６，１６は半導体チップで構成するのが望ましい。スイッチング素子１，１１の半導体チップは表面にゲート端子、ソース端子、裏面にドレイン端子、ダイオード２，１２の半導体チップは表面にカソード端子、裏面にアノード端子が配置されている。
【００５１】
ダイオード直列並列接続回路６，１６は、アノード、カソードそれぞれにワイヤをボンディングするボンディングパッドを持つダイオードの直列接続回路を２列搭載しており、ダイオードの個数を選べるようにすることで、変換する電圧レベルを調整できるようにしてある。
【００５２】
以上の構成にすることで、スイッチング素子１のゲートとダイオード直列並列接続回路６の間、スイッチング素子１１のゲートとダイオード直列並列接続回路１６の間を小さい寄生成分で接続することができ、ノイズの少ない高速スイッチングが可能となる。図４中の符号は図１と同じであるため詳細な説明は省略する。
【００５３】
＜第１の実施の形態の効果＞
以上説明した第１の実施の形態によれば、スイッチング素子１，１１を有するスイッチング回路２０，２１は、容量４，１４と抵抗５，１５とが並列に接続された容量抵抗並列接続回路３，１３と、１つ以上のダイオードが順方向に直列に接続されたダイオード直列接続回路７，１７とこのダイオード直列接続回路７，１７のダイオードと逆方向にこのダイオード直列接続回路７，１７に並列に接続されたダイオード８，１８とを有するダイオード直列並列接続回路６，１６とを有し、スイッチング素子１，１１のゲート端子には容量抵抗並列接続回路３，１３の一端が接続され、容量抵抗並列接続回路３，１３の他端とゲート駆動用回路９の出力端子との間には、ダイオード直列接続回路７，１７の１つ以上のダイオードのアノード端子をゲート駆動用回路９側、ダイオード直列接続回路７，１７の１つ以上のダイオードのカソード端子をスイッチング素子１，１１のゲート端子側にして、ダイオード直列並列接続回路６，１６が接続されていることで、ゲート消費電力が低く、確実にスイッチング素子１，１１をオンオフさせ、かつ、高速にスイッチング素子１，１１をオンオフさせるスイッチング回路２０，２１、及びそれを用いた半導体モジュール（電力変換モジュール）１０を実現することができる。
【００５４】
［第２の実施の形態］
本発明の第２の実施の形態に係る半導体スイッチング回路を用いた半導体モジュールを、図５〜図７を用いて説明する。本実施の形態が上記第１の実施の形態と異なる点は、ダイオード直列並列接続回路６，１６が、ダイオード直列接続回路７，１７と並列に接続された容量２２，２３をさらに有する点である。以下、上記第１の実施の形態と異なる点を主に説明し、同じ部分の説明は省略する。
【００５５】
＜半導体スイッチング回路、及びこれを用いた半導体モジュールの構成＞
本発明の第２の実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）について、図５を用いて説明する。図５は、この半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の一例を示す回路図である。
【００５６】
本実施の形態に係る半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）１０は、上記第１の実施の形態と同様に、第１スイッチング回路２０と、第２スイッチング回路２１とを有して構成される。特に、第１スイッチング回路２０、第２スイッチング回路２１において、ダイオード直列接続回路７，１７にそれぞれ容量２２，２３が並列に追加されている。
【００５７】
＜半導体スイッチング回路の動作＞
前述した半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の動作について、図５を参照しながら、前述した図２を用いて説明する。
【００５８】
ゲート駆動用回路９からゲート端子Ｇ１−ソース端子Ｓ１間に入力される電圧が、例えば０Ｖから１５Ｖに上昇すると、ダイオード直列接続回路７による電圧降下よりも先に容量２２と容量４を介して、スイッチング素子１のゲート−ソース間容量、ゲート−ドレイン間容量への充電が始まる。充電が完了するとスイッチング素子１が完全にオンし、スイッチング回路２０のダイオード直列接続回路７で電圧降下が発生する。例えば、１ダイオード当たりの電圧降下が１Ｖ、直列数を９とすると、ダイオード直列並列接続回路６と容量抵抗並列接続回路３の接続点で６Ｖの電圧が発生し、スイッチング素子１のゲート−ソース間の電圧降下が例えば２．５Ｖとすると、容量抵抗並列接続回路３の両端には３．５Ｖの電圧が発生し、抵抗５に電流が流れオン定常状態を保持する。
【００５９】
この時、スイッチング回路２１のスイッチング素子１１はデッドタイム確保のため、すでにオフしている。主回路電圧Ｅはスイッチング素子１を介してコイル１９を充電する。この時、コイル１９に流れる電流は上昇する。図２には、コイル１９に流れる電流と時間との関係を示すが、これはｔ０からｔ１の期間に相当する。
【００６０】
次に、ゲート駆動用回路９からゲート端子Ｇ１−ソース端子Ｓ１間に入力される電圧が、例えば１５Ｖから０Ｖに降下すると、スイッチング回路２０の容量２２と容量４は放電を始め、スイッチング素子１のゲート−ソース間容量、ゲート−ドレイン間容量に充電されていた電荷も容量２２と容量４を介して放電する。この時の電流は、ゲート駆動用回路９に流れるためにゲート電圧は負電圧を発生し放電時間を短縮するため、過渡応答時間が改善する。その後、ダイオード８を介してオフ定常状態となる。
【００６１】
この時、スイッチング素子１，１１は両方ともオフしデッドタイムの状態である。コイル１９はエネルギーが供給されなくなったため、ダイオード１２のアノードからカソード、カソードからコイル１９に循環電流が流れる。
【００６２】
次に、ゲート駆動用回路９からゲート端子Ｇ２−ソース端子Ｓ２間に入力される電圧が、例えば０Ｖから１５Ｖに上昇すると、スイッチング回路２１の容量２３と容量１４を介してスイッチング素子１１のゲート−ソース間容量、ゲート−ドレイン間容量への充電が始まる。充電が完了するとスイッチング素子１１が完全にオンし、スイッチング回路２１のダイオード直列接続回路１７で電圧降下が発生する。例えば、１ダイオード当たりの電圧降下が１Ｖ、直列数が９で、ダイオード直列並列接続回路１６と容量抵抗並列接続回路１３の接続点で６Ｖの電圧が発生し、スイッチング素子１１のゲート−ソース間の電圧降下が例えば２．５Ｖとすると、容量抵抗並列接続回路１３の両端には３．５Ｖの電圧が発生し、抵抗１５に電流が流れオン定常状態を保持する。
【００６３】
この時、循環電流はスイッチング素子１１のソースからドレインへ、ドレインからコイル１９に流れる。これは、図２のｔ１からｔ２の期間に相当する。
【００６４】
以上の繰り返しで、スイッチング素子１がオン、スイッチング素子１１がオフすると、コイル１９には更にエネルギーが蓄積され、電流が増加する。これは、図２のｔ２〜ｔ３の期間に相当する。
【００６５】
＜スイッチング波形とゲート電流波形のシミュレーション結果＞
前述した半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）において、スイッチング波形とゲート電流波形のシミュレーション結果について、図６を用いて説明する。図６（ａ）は、図５のドレイン端子Ｄ１−ドレイン端子Ｄ２間のターンオフ電圧とドレイン端子Ｄ２−ソース端子Ｓ２間のターンオン電圧のスイッチング波形のシミュレーション結果の一例を示す図であり、図６（ｂ）は、この（ａ）と同じタイミングにおけるスイッチング素子１とスイッチング素子１１のゲート電流波形のシミュレーション結果の一例を示す図である。
【００６６】
図６（ａ），（ｂ）に示すように、ドレイン端子Ｄ１−ドレイン端子Ｄ２間のターンオフ電圧とドレイン端子Ｄ２−ソース端子Ｓ２間のターンオン電圧において、立ち上がり、立ち下がりを０％、１００％で見ると１５ｎｓであることがわかり、容量２２，２３により短い時間に大電流を流しているため、電荷を上記第１の実施の形態で示した図３より高速に充放電していることがわかる。
【００６７】
以上のように、スイッチング素子１，１１のゲートに接続された容量抵抗並列接続回路３，１３の抵抗５，１５に過剰な電流を流すことなく、高速かつ確実にオフするスイッチング回路２０，２１を提供できる。
【００６８】
＜半導体スイッチング回路を用いた半導体モジュールの実装形態＞
前述した半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の実装形態について、図７を用いて説明する。図７は、この半導体スイッチング回路を用いた半導体モジュール（電力変換モジュール）の実装形態の一例を示すレイアウト図であり、（ａ）は表面を、（ｂ）は裏面をそれぞれ示す。この図７は、前述した図５に記載したスイッチング回路２０，２１を含む半導体モジュール（電力変換モジュール）１０を示している。
【００６９】
図７に示す半導体モジュール（電力変換モジュール）１０は、図４に示した半導体モジュール（電力変換モジュール）１０に対して、スイッチング回路２０，２１のダイオード直列並列接続回路６，１６にそれぞれ容量２２，２３が並列に追加されている。そのために、それぞれのダイオード直列並列接続回路６，１６の各端部に接続された配線パターンが延長して形成され、この延長して形成された配線パターン間にそれぞれ容量２２，２３が実装されている。他の配線パターン、各端子などは、図４に示した半導体モジュール（電力変換モジュール）と同様である。
【００７０】
スイッチング素子１，１１、容量４，１４，２２，２３、抵抗５，１５、ダイオード直列接続回路７，１７、ダイオード８，１８はリード付き部品で構成してもよいが、スイッチング周波数が高くなると、電圧、電流波形の立ち上がり、立ち下がりを高速にする必要がある。この時、寄生成分によりスイッチングノイズが発生しやすいため、図７のように容量４，１４，２２，２３、抵抗５，１５は面実装部品で構成し、スイッチング素子１，１１、ダイオード２，１２、ダイオード直列並列接続回路６，１６は半導体チップで構成するのが望ましい。スイッチング素子１，１１の半導体チップは表面にゲート端子、ソース端子、裏面にドレイン端子、ダイオード２，１２の半導体チップは表面にカソード端子、裏面にアノード端子が配置されている。図７中の符号は図５と同じであるため詳細な説明は省略する。
【００７１】
ダイオード直列並列接続回路６，１６は、アノード、カソードそれぞれにワイヤをボンディングするボンディングパッドを持つダイオードの直列接続回路を２列搭載しており、ダイオードの個数を選べるようにすることで、変換する電圧レベルを調整できるようにしてある。容量４，１４、容量２２，２３、抵抗５，１５はチップ部品である。
【００７２】
以上の構成にすることで、スイッチング素子１のゲートとダイオード直列並列接続回路６の間、スイッチング素子１１のゲートとダイオード直列並列接続回路１６の間を小さい寄生成分で接続することができ、高速スイッチングが可能となる。
【００７３】
＜第２の実施の形態の効果＞
以上説明した第２の実施の形態によれば、ダイオード直列並列接続回路６，１６は、ダイオード直列接続回路７，１７と並列に接続された容量２２，２３をさらに有することで、上記第１の実施の形態の効果に加えて、容量２２，２３により短い時間に大電流を流して、より一層、電荷を高速に充放電させることができるので、より一層、高速にスイッチング素子１，１１をオンオフさせるスイッチング回路２０，２１、及びそれを用いた半導体モジュール（電力変換モジュール）１０を実現することができる。
【００７４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７５】
本発明は、半導体スイッチング素子を有する半導体スイッチング回路、及びそれを用いた半導体モジュール、電力変換モジュールに利用可能である。
【符号の説明】
【００７６】
１，１１      スイッチング素子
２，１２      ダイオード
３，１３      容量抵抗並列接続回路
４，１４      容量
５，１５      抵抗
６，１６      ダイオード直列並列接続回路
７，１７      ダイオード直列接続回路
８，１８      ダイオード
９            ゲート駆動用回路
１０          半導体モジュール
１９          コイル
２０，２１    スイッチング回路
２２，２３    容量
【図１】
0005832845.tif 000002
【図２】
0005832845.tif 000003
【図３】
0005832845.tif 000004
【図４】
0005832845.tif 000005
【図５】
0005832845.tif 000006
【図６】
0005832845.tif 000007
【図７】
0005832845.tif 000008