(57)【特許請求の範囲】
【請求項１】
下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、
前記少なくともフリー層の全側面を被覆する絶縁膜と、
前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、
前記エッチングストッパー膜の応力と前記フリー層の磁歪定数との積が負になることを特徴とする磁気抵抗素子。
【請求項２】
下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、
前記少なくともフリー層の全側面を被覆する絶縁膜と、
前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、
前記絶縁膜の応力が、前記フリー層の磁歪定数との積が正で且つ絶対値が１ＧＰａ以上であることを特徴とする磁気抵抗素子。
【請求項３】
前記絶縁膜の平坦部の厚さが、前記エッチングストッパー膜の位置を超えない厚さであり、
前記絶縁膜の平坦部に、前記フリー層の磁歪定数との積が正になる応力を有する金属膜を有することを特徴とする請求項１または請求項２に記載の磁気抵抗素子。
【請求項４】
下部電極上に、順に反強磁性層、ピンド層、トンネル絶縁膜、フリー層及びキャップ層を成膜する工程と、
前記キャップ層上に、前記フリー層の磁歪定数との積が負になる応力を有する条件でエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上にハードマスクを成膜する工程と、
前記下部電極、反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜及びハードマスクを覆うように絶縁膜を堆積する工程と、
前記絶縁膜の側面を覆うように、前記絶縁膜とは組成の異なる層間絶縁膜を形成する工程と、
前記ハードマスク上に上部電極を形成する工程と
を有することを特徴とする磁気抵抗素子の製造方法。
【請求項５】
請求項１乃至請求項３のいずれか１項に記載の磁気抵抗素子を、メモリセルの情報記憶部として用いたことを特徴とする半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗素子、その製造方法、及び、半導体記憶装置に関するものであり、例えば、熱安定性指標Δを大きくするための手段に関するものである。
【背景技術】
【０００２】
従来、強磁性トンネル接合（ＭＴＪ；Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子は、再生用磁気ヘッドを構成する磁気センサ部として、或いは、磁気ランダムアクセスメモリ装置（ＭＲＡＭ；ＭａｇｎｅｔｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の情報記憶部として用いられている。
【０００３】
強磁性トンネル接合素子は、反強磁性層からなるピンニング層、強磁性層からなるピンド層、ＭｇＯ等のトンネル絶縁膜、及び、強磁性層からなるフリー層を順次積層した構造からなり、膜厚方向に電流が流れるように構成されている。
【０００４】
この強磁性トンネル接合素子において、フリー層の磁化方向がピンド層の磁化方向と平行の時にトンネル電流が流れやすくなるため低抵抗状態となり、両者が反平行の時にトンネル電流が流れにくくなるため高抵抗状態となる。この抵抗状態の差により磁気記録媒体に書き込まれた磁気情報を読み取ったり、或いは、「０」または「１」の情報を記憶する。
【０００５】
近年、ＭＴＪ素子に直接に書き込み電流を供給し、この書き込み電流の向きによってＭＴＪ素子に情報を記録する所謂スピン注入型ＭＲＡＭが注目を集めている（例えば、特許文献１参照）。近年の大記憶容量化の要請に伴ってスピン注入型ＭＲＡＭ素子においても、メモリサイズの縮小化が進んでおり、縮小化に伴って書き込み電流の低減化が図られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２１２１５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、縮小化に伴って書き込み電流は小さくなるものの、熱により磁化反転が生じやすくなるという熱的安定性の低下が問題となる。磁気抵抗素子としての特性を維持するためには、熱による磁化の反転が起こらないように、熱安定性指標Δを一定以上に確保する必要がある。
【０００８】
なお、熱安定性指標Δは、Ｍｓをフリー層の飽和磁化、Ｖをフリー層の体積、Ｈｋをフリー層の異方性磁界、Ｔを絶対温度、ｋｂをボルツマン定数とすると、
Δ＝（Ｍｓ・Ｖ・Ｈｋ）／（２ｋｂＴ）    ・・・（１）
で表わされる。したがって、熱安定性指標Δは、素子の縮小化に伴うフリー層の体積Ｖの減少とともに低下するので、素子特性が不安定化することになる。
【０００９】
また、式（１）から明らかなように、熱安定性指標Δは温度Ｔに反比例するために、素子の温度上昇によって、熱安定性指標Δが低下し、素子特性が不安定化するという問題もある。
【００１０】
したがって、本発明は、スピン注入型磁気抵抗素子の熱安定性指標Δを応力制御により大きくすることを目的とする。
【課題を解決するための手段】
【００１１】
開示する一観点からは、下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、前記少なくともフリー層の全側面を被覆する絶縁膜と、前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、前記エッチングストッパー膜の応力と前記フリー層の磁歪定数との積が負になることを特徴とする磁気抵抗素子が提供される。
【００１２】
また、開示する別の観点からは、下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、前記少なくともフリー層の全側面を被覆する絶縁膜と、前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、前記絶縁膜の応力が、前記フリー層の磁歪定数との積が正で且つ絶対値が１ＧＰａ以上であることを特徴とする磁気抵抗素子が提供される。
【００１３】
また、開示する別の観点からは、下部電極上に、順に反強磁性層、ピンド層、トンネル絶縁膜、フリー層及びキャップ層を成膜する工程と、前記キャップ層上に、前記フリー層の磁歪定数との積が負になる応力を有する条件でエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜上にハードマスクを成膜する工程と、前記下部電極、反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜及びハードマスクを覆うように絶縁膜を堆積する工程と、前記絶縁膜の側面を覆うように、前記絶縁膜とは組成の異なる層間絶縁膜を形成する工程と、前記ハードマスク上に上部電極を形成する工程とを有することを特徴とする磁気抵抗素子の製造方法が提供される。
【００１４】
また、開示するさらに別の観点からは、上述の磁気抵抗素子を、メモリセルの情報記憶部として用いたことを特徴とする半導体記憶装置が提供される。
【発明の効果】
【００１５】
開示の磁気抵抗素子、その製造方法及び半導体記憶装置によれば、磁気抵抗素子の熱安定性指標Δを応力制御により大きくすることが可能になる。
【図面の簡単な説明】
【００１６】
【図１】フリー層における磁化容易軸及び磁化困難軸とスピンの向きの関係の説明図である。
【図２】保磁力Ｈｃを大きくする場合の磁歪定数λと印加する応力の関係の説明図である。
【図３】本発明の実施の形態の磁気抵抗素子の概念的斜視図である。
【図４】本発明の実施の形態の磁気抵抗素子の作用効果の説明図である。
【図５】本発明の実施の形態の磁気抵抗素子の途中までの製造プロセスの説明図である。
【図６】本発明の実施の形態の磁気抵抗素子の図５以降の途中までの製造プロセスの説明図である。
【図７】本発明の実施の形態の磁気抵抗素子の図６以降の途中までの製造プロセスの説明図である。
【図８】本発明の実施の形態の磁気抵抗素子の図７以降の製造プロセスの説明図である。
【図９】本発明の実施の形態の他の磁気抵抗素子の概念的斜視図である。
【図１０】本発明の実施の形態の他の磁気抵抗素子の作用効果の説明図である。
【図１１】本発明の実施の形態の他の磁気抵抗素子の途中までの製造プロセスの説明図である。
【図１２】本発明の実施の形態の他の磁気抵抗素子の図１１以降の途中までの製造プロセスの説明図である。
【図１３】本発明の実施の形態の他の磁気抵抗素子の図１２以降の製造プロセスの説明図である。
【図１４】本発明の実施例１の半導体記憶装置の途中までの製造プロセスの説明図である。
【図１５】本発明の実施例１の半導体記憶装置の図１４以降の途中までの製造プロセスの説明図である。
【図１６】本発明の実施例１の半導体記憶装置の図１５以降の途中までの製造プロセスの説明図である。
【図１７】本発明の実施例１の半導体記憶装置の図１６以降の途中までの製造プロセスの説明図である。
【図１８】本発明の実施例１の半導体記憶装置の図１７以降の途中までの製造プロセスの説明図である。
【図１９】本発明の実施例１の半導体記憶装置の図１８以降の途中までの製造プロセスの説明図である。
【図２０】本発明の実施例１の半導体記憶装置の図１９以降の製造プロセスの説明図である。
【発明を実施するための形態】
【００１７】
ここで、熱安定性指標Δについて検討する。上述のように、熱安定性指標Δは、Ｍｓをフリー層の飽和磁化、Ｖをフリー層の体積、Ｈｋをフリー層の異方性磁界、Ｔを絶対温度、ｋｂをボルツマン定数とすると、
Δ＝（Ｍｓ・Ｖ・Ｈｋ）／（２ｋｂＴ）    ・・・（１）
で表わされる。
【００１８】
一方、磁性体に着磁した方向とは逆方向の磁場を加えて、種々の磁化過程を取りながらも磁化が０になる時の磁場を持って、磁化反転の容易性を見積もる値として保磁力（抗磁力）Ｈｃがある。この保磁力Ｈｃは、異方性磁界Ｈｋとの間に下記の関係がある。
Ｈｃ∝Ｈｋ    ・・・（２）
したがって、保磁力Ｈｃを増大させると異方性磁界Ｈｋを増大させることができ、その結果、熱安定性指標Δを向上することができる。
【００１９】
この保磁力Ｈｃは、Ｈｃ１を磁性材料が有する固有値、Ｈｃ２を磁性体の形状に起因する値、λをフリー層の磁歪定数、σをフリー層の応力値、Ａ及びＢを定数とすると、
Ｈｃ＝Ｈｃ１＋Ｈｃ２＋Ａ・λ・σ／Ｍｓ＋Ｂ    ・・・（３）
で表わされる。
【００２０】
したがって、第１項では材料的に制限が加わり、第２項では形状的に制限が加わるため、鋭意検討の結果、保磁力Ｈｃの値を増大させるためには、第３項の値を増加させることが最も有効であるとの結論に至った。
【００２１】
図１は、フリー層における磁化容易軸及び磁化困難軸とスピンの向きの関係の説明図である。フリー層はその形状により磁化容易軸と、それと直交する磁化困難軸を有しており、磁化容易軸の方が磁化困難軸よりも長い。即ち、フリー層の長手方向が磁化容易軸となる。
【００２２】
図２は、保磁力Ｈｃを大きくする場合の磁歪定数λと印加する応力の関係の説明図である。図２（ａ）に示すように、フリー層の磁歪定数λが正の時には、フリー層の磁化容易軸方向に引っ張り応力を印加することで上記の式（３）における第３項を大きくすることができる。一方、図２（ｂ）に示すように、フリー層の磁歪定数λが負の時には、フリー層の磁化容易軸方向に圧縮応力を印加することで上記の式（３）における第３項を大きくすることができる。
【００２３】
したがって、フリー層の磁歪定数λが正負のいずれの場合にも、フリー層の磁化容易軸方向に印加される応力の絶対値を大きくすることによって保磁力Ｈｃを大きくすることができ、最終的にフリー層の熱安定性を向上することができる。
【００２４】
図３は、本発明の実施の形態の磁気抵抗素子の概念的斜視図である。図３に示すように、本発明の実施の形態の磁気抵抗素子の素子部は、下地絶縁層１１上に設けた下部電極１２、反強磁性層１３、ピンド層１４、トンネル絶縁膜１５、フリー層１６、キャップ層１７、エッチングストッパー膜１８及びハードマスク１９からなる。この素子部をその平坦部がフリー層１６の位置より高くなるように絶縁膜２０により被覆すると共に、その上に層間絶縁膜２１を設け、その上に上部電極２２を形成する。
【００２５】
この場合、下部電極１２は、例えば、Ｔａ膜とＡｌ膜の積層構造で構成し、反強磁性層１３としてはＰｔＭｎやＩｒＭｎ等を用い、ピンド層１４としては、ＣｏＦｅＢやＮｉＦｅの単層構造、或いは、ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢ等の多層構造で形成する。また、トンネル絶縁膜１５はＭｇＯやＡｌ−Ｏで構成する。
【００２６】
フリー層１６は、ＣｏＦｅＢやＮｉＦｅ等で構成するが、ＣｏＦｅＢの場合の磁歪定数λは負の値となる。キャップ層１７としては、例えば、Ｔａを用いる。また、エッチングストッパー膜１８としては、フリー層１６にフリー層１６の磁歪定数λとの積が負になる応力を印加する応力調整層を兼ねるものである。したがって、磁歪定数λが負の場合には、引っ張り応力を有する膜になるようにＲｕやＣｒを用いて成膜条件により応力の値を制御する。成膜条件としては、ガス圧を高くするほど、また、印加電力を下げるほど引っ張り応力を大きくすることができる。応力の絶対値は２００ＭＰａ以上が望ましく、上限はないものの、実用的には６００ＭＰａ以下にする。
【００２７】
応力調整層を兼ねるエッチングストッパー膜１８の応力が引っ張り応力であれば、それとは逆に縮もうとする力が働き、直下のフリー層１６に圧縮応力を印加することになる。なお、キャップ層１７は応力調整層に比べて非常に薄いので、フリー層１６に与える応力の影響は限定的なものとなる。
【００２８】
また、ハードマスク１９としては、例えば、Ｔａを用いる。カバー膜となる絶縁膜２０は、ＳｉＣ、ＳｉＮ或いはＳｉＣＮをＣＶＤ法により成膜し、ここでも、成膜条件を振ることによって、フリー層１６の磁歪定数λとの積が正になり且つ応力の絶対値が１ＧＰａ以上になるように調整する。なお、ＣｏＦｅＢの磁歪定数λは負であるので、ＣｏＦｅＢをフリー層として用いる場合には、圧縮応力になるようにする。また、成膜後にＡｒイオンを注入することによっても圧縮応力を発生させることが可能であり、例えば、１００ｋｅＶの加速エネルギーで、１×１０１４ｃｍ−２のドーズ量で注入すれば良い。
【００２９】
層間絶縁膜２１としては、ＳｉＯ２、ＳｉＯＣ、或いは、Ｌｏｗ−ｋ膜を用い、ここでも、フリー層１６の磁歪定数λが負の場合には、−５００ＭＰａ以上の圧縮応力を持つようにＣＶＤ法或いは塗布法により成膜する。なお、上部電極２２としては、例えば、Ｃｕを用い、ダマシン法を用いて形成する。
【００３０】
図４は、本発明の実施の形態の磁気抵抗素子の作用効果の説明図であり、図４（ａ）は応力印加状態の説明図であり、図４（ｂ）は熱安定性指標Δの応力依存性の説明図である。図４（ｂ）に示すように、熱安定性指標Δは応力調整層の応力が大きいほど、即ち、大きな引っ張り応力であるほど高くなり、また、絶縁膜２０の応力が高圧縮応力である場合に、大きくなる。なお、応力調整層となるエッチングストッパー層１８はフリー層１６の直上にあるので、絶縁膜２０より大きな影響を与える。
【００３１】
次に、図５乃至図８を参照して、本発明の実施の形態の磁気抵抗素子の製造プロセスを説明する。まず、図５（ａ）に示すように、下地絶縁膜１１上に下部電極１２、反強磁性層１３、ピンド層１４、トンネル絶縁膜１５、フリー層１６、キャップ層１７、エッチングストッパー膜１８、ハードマスク１９及びＳｉＯ２等の絶縁膜ハードマスク２３を順次積層する。ここでは、上述のように、エッチングストッパー膜１８が応力調整層を兼ねるように、フリー層１６の磁歪定数λとの積が負になり且つ絶対値が２００ＭＰａ以上になるように成膜する。
【００３２】
次いで、図５（ｂ）に示すように、レジストパターン２４をマスクとして絶縁膜ハードマスク２３をエッチングする。次いで、図５（ｃ）に示すように、絶縁膜ハードマスク２３をマスクとして、ハードマスク１９をエッチングする。この時、アッシング工程で磁気抵抗素子部が酸化しないように、エッチングストッパー膜１８の上でエッチングを停止する。
【００３３】
次いで、図６（ｄ）に示すように、ハードマスク１９をマスクとしてエッチングストッパー膜１８乃至反強磁性層１３をエッチングして下部電極１２を露出させる。次いで、図６（ｅ）に示すように、カバー膜となる絶縁膜２０を下部電極１２上の膜厚がフリー層１６の高さを超えるように成膜する。また、この時、上述のように、フリー層１６の磁歪定数λとの積が正になり且つ応力の絶対値が１ＧＰａ以上になるよう条件で成膜する。
【００３４】
次いで、図６（ｆ）に示すように、下層レジスト２５、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）膜２６、レジスト２７からなるトリレベル構造のレジストを設けてＡｒＦ露光する。なお、ＳＯＧ膜は膜厚を調整することによって反射防止膜を兼ねる。なお、ＫｒＦ露光を用いても良い。
【００３５】
次いで、図７（ｇ）に示すように、トリレベル構造のレジストパターンをマスクとして絶縁膜２０をエッチングする。次いで、図７（ｈ）に示すように、下部電極１２をエッチングする。
【００３６】
次いで、図７（ｉ）に示すように、厚さが１００ｎｍ〜５００ｎｍの層間絶縁膜２１を堆積させた後、ＣＭＰ法により平坦化してハードマスク１９の頂面を露出させる。なお、この時も、上述のように、フリー層１６の磁歪定数λとの積が正で且つ絶対値で５００ＭＰａ以上の応力を持つように成膜する。
【００３７】
次いで、図８（ｊ）に示すように、全面に厚さが１００ｎｍ〜２００ｎｍの第２層間絶縁膜２８を堆積させる。なお、この第２層間絶縁膜２８は、ＳｉＯ２、ＳｉＣ或いはＬｏｗ−ｋ膜を用い、ＣＶＤ法或いは塗布法により成膜する。
【００３８】
次いで、図８（ｋ）に示すように、第２層間絶縁膜に上部電極形成用の凹部２９を形成する。次いで、図８（ｌ）に示すように、例えば、Ｃｕ電解めっき法により凹部２９をＣｕめっき膜で埋め込んだのち、ＣＭＰ法により平坦化して上部電極２２を形成することにより基本的プロセスフローは終了する。
【００３９】
このように、本発明の実施の形態においては、フリー層の直上に設けるエッチングストッパー膜が応力調整層を兼ねるように成膜しているので、フリー層の保磁力の第３項を大きくすることができ、それによって、熱安定性指標Δを大きくすることができる。
【００４０】
また、磁気抵抗素子部を覆う絶縁膜も、フリー層の保磁力の第３項が大きくなるような応力を有するように成膜しているので、熱安定性指標Δを大きくすることができる。なお、上述の実施の形態においては、エッチングストッパー膜及び絶縁膜の両方に熱安定性指標Δを大きくする応力を持たせているが、どちらか一方にそのような応力を持たせるようにしても良い。
【００４１】
図９は、本発明の実施の形態の他の磁気抵抗素子の概念的斜視図である。図９に示すように、本発明の実施の形態の他の磁気抵抗素子の素子部は、下地絶縁層１１上に設けた下部電極１２、反強磁性層１３、ピンド層１４、トンネル絶縁膜１５、フリー層１６、キャップ層１７、エッチングストッパー膜１８及びハードマスク１９からなる。この素子部をその平坦部が絶縁膜２０によりフリー層１６の位置より高くなるように被覆すると共に、その上に金属膜３０及び層間絶縁膜２１を順次設け、その上に上部電極２２を形成する。
【００４２】
この場合の各部材の構成は図３に示した本発明の実施の形態の磁気抵抗素子と全く同様であるが、金属膜３０としては、高線熱膨張係数及び高ヤング率を有し且つドライエッチ軍が容易な材料を用いる。このような材料としては、表１に示すようにＲｕ、Ａｌ、Ｃｒ或いはＴａが好適である。
【表１】
0005691551.tif 000002
【００４３】
図１０は、本発明の実施の形態の他の磁気抵抗素子の作用効果の説明図であり、図１０（ａ）は素子温度上昇時の応力の印加状態の説明図であり、図１０（ｂ）は熱安定性指標Δの素子温度依存性の説明図である。
【００４４】
図１０（ａ）に示すように、素子温度が上昇すると線熱膨張係数の大きな金属膜３０が膨張してフリー層１６に圧縮応力を印加することになる。図１０（ｂ）に示すように、熱安定性指標Δは素子温度の上昇とともに低下する。この時、金属膜３０を設けていると熱安定性指標Δの低下は金属膜３０を設けない場合に比べて抑制される。
【００４５】
次に、図１１乃至図１３を参照して、本発明の実施の形態の他の磁気抵抗素子の製造プロセスを説明する。まず、図１１（ａ）に示すように、絶縁膜２０の形成工程までは図５（ａ）乃至図６（ｅ）の工程と全く同様である。
【００４６】
次いで、図１１（ｂ）に示すように、絶縁膜２０上に金属膜３０を成膜する。この時、フリー層１６の磁歪定数λとの積が正になり且つ応力の絶対値が１ＧＰａ以上になるよう条件で成膜する。例えば、フリー層１６の磁歪定数λが負の場合、低ガス圧或いは高印加電力の成膜条件で成膜することにより、圧縮応力を持つようにすることができる。
【００４７】
次いで、図１１（ｃ）に示すように、下層レジスト２５、ＳＯＧ膜２６、レジスト２７からなるトリレベル構造のレジストを設けてＡｒＦ露光する。なお、ＳＯＧ膜は膜厚を調整することによって反射防止膜を兼ねる。なお、ＫｒＦ露光を用いても良い。
【００４８】
次いで、図１２（ｄ）に示すように、トリレベル構造のレジストパターンをマスクとして金属膜３０をエッチングする。引き続いて、図１２（ｅ）に示すように絶縁膜２０をエッチングする。次いで、図１２（ｆ）に示すように、下部電極１２をエッチングする。
【００４９】
次いで、図１３（ｇ）に示すように、厚さが１００ｎｍ〜５００ｎｍの層間絶縁膜２１を堆積させた後、ＣＭＰ法により平坦化してハードマスク１９の頂面を露出させる。なお、この時も、上述のように、フリー層１６の磁歪定数λとの積が正で且つ絶対値で５００ＭＰａ以上の応力を持つように成膜する。
【００５０】
次いで、図１３（ｈ）に示すように、全面に厚さが１００ｎｍ〜２００ｎｍの第２層間絶縁膜２８を堆積させたのち、第２層間絶縁膜２８に上部電極形成用の凹部２９を形成する。次いで、図１３（ｉ）に示すように、例えば、Ｃｕ電解めっき法により凹部２９をＣｕめっき膜で埋め込んだのち、ＣＭＰ法により平坦化して上部電極２２を形成することにより基本的プロセスフローは終了する。
【００５１】
このように、本発明の実施の形態の他の磁気抵抗素子においては、エッチングストッパー膜及び絶縁膜の両方に熱安定性指標Δを大きくする応力を持たせるとともに、線熱膨張係数の大きな金属膜を設けているので、素子温度の変動に対する安定性が向上する。
【実施例１】
【００５２】
以上を前提として、次に、図１４乃至図１９を参照して、本発明の実施例１の半導体記憶装置の製造プロセスを説明する。まず、図１４（ａ）に示すように、シリコン基板３１の表面に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁膜３２を形成し、この素子分離絶縁膜３２で囲まれた活性領域内に、ＭＯＳＦＥＴ３３を形成する。
【００５３】
このＭＯＳＦＥＴ３３は、ゲート絶縁膜３４、ゲート電極３５、ソース領域３６、及び、ドレイン領域３７で構成され、ゲート電極３５の両側にはサイドウォール３８が設けられている。なお、ソース領域３６及びドレイン領域３７のゲート電極寄りにはエクステンション領域が形成されている。
【００５４】
次いで、全面にリンガラス（ＰＳＧ）からなる厚さが、１．５μｍの層間絶縁膜３９を堆積させたのち、層間絶縁膜３９を貫通するとともにソース領域３６及びドレイン領域３７に達する２本のビアホールを形成する。次いで、このビアホール内をＣＭＰ法を用いてタングステン（Ｗ）からなる導電性プラグ４０，４１で充填する。
【００５５】
次いで、例えば、原料ガスとしてテトラメチルシランならびに炭酸ガスを用いたＣＶＤ法により、層間絶縁膜３９上に比誘電率３．６のシリコンオキシカーバイド膜からなる厚さが３０ｎｍのエッチングストッパー膜４２を形成する。
【００５６】
次いで、エッチングストッパー膜４２の上に、塗布法により、水を含む液状シリカ系組成物を塗布し、塗布後に、４００℃で６０分のキュアを行うことによって、ＭＳＱを主成分とするｋ値が２．４以下のポーラスシリカからなる層間絶縁膜４３を形成する。
【００５７】
次いで、キャップ膜４４を形成したのち、キャップ膜４４、層間絶縁膜４３及びエッチングストッパー膜４２に、複数の配線用トレンチ或いは接続導体用凹部を形成する。次いで、Ｔａからなるバリアメタル層及びＣｕ膜で埋め込んだのち、ＣＭＰ法で研磨することによって接続導体４５を形成する。
【００５８】
次いで、再び、エッチングストッパー層４２、層間絶縁膜４３及びキャップ膜４４を形成したのち、デュアルダマシン法を用いてプラグ４６及びプラグ４６に接続する接続導体４７を形成する。なお、他の領域においてはプラグとプラグに接続する配線が形成される。この工程を適宜（図においては、３回）繰り返すことによって多層配線構造を形成する。
【００５９】
次いで、図１４（ｂ）に示すように、スパッタ法を用いてキャップ膜４４上に膜厚が１０ｎｍのＴａ膜と４０ｎｍのＡｌ膜からなる下部電極４８を形成する。引き続いて、膜厚が１５ｎｍのＰｔＭｎ膜からなる反強磁性層４９と、２ｎｍのＣｏＦｅＢ／１ｎｍのＲｕ／３ｎｍのＣｏＦｅＢからなるピンド層５０を形成する。引き続いて、膜厚が１ｎｍのＭｇＯからなるトンネル絶縁膜５１、膜厚が２ｎｍのＣｏＦｅＢからなるフリー層５２、及び、膜厚が１ｎｍのＴａからなるキャップ層５３を形成する。これらの成膜条件としては、Ａｒガスのガス圧を０．２Ｐａとし、パワーを５００Ｗとする。
【００６０】
次いで、Ａｒガス圧を０．５Ｐａに上昇させた状態で、膜厚が１０ｎｍのＲｕからなるエッチングストッパー膜５４を成膜する。この時、ガス圧を高めているので、エッチングストッパー膜５４の応力は＋２００ＭＰａ以上の引っ張り応力を有し、応力調整層としても機能することになる。
【００６１】
次いで、Ａｒガス圧を０．２Ｐａに戻して、膜厚が８０ｎｍのＴａからなるハードマスク５５を成膜したのち、ＣＶＤ法を用いて膜厚が５０ｎｍのＳｉＯ２膜を形成して絶縁性ハードマスク５６とする。
【００６２】
次いで、図１５（ｃ）に示すように、膜厚が２００ｎｍのレジストを塗布したのち、ＡｒＦ露光を行うことによって、５０ｎｍ×１５０ｎｍの矩形のレジストパターン５７を形成する。次いで、このレジストパターン５７をマスクとして絶縁膜ハードマスク５６をエッチングする。この時のエッチング条件としては、ＣＦ４を１００ｓｃｃｍ流して１０Ｐａの圧力下で８００ＷのＲＦ電力を印加する。
【００６３】
次いで、図１５（ｄ）に示すように、レジストパターン５７をアッシングにより除去したのち、絶縁膜ハードマスク５６をマスクとして、ハードマスク５５をエッチングする。この時のアッシング条件は、Ｏ２ガスを１００ｓｃｃｍ流して１０Ｐaの圧力下で２００ＷのＲＦ電力を印加して行う。また、ハードマスク５５のエッチング条件は、Ｃｌ２ガスを２０ｓｃｃｍ及びＢＣｌ３ガスを６０ｓｃｃｍ流して２Ｐａの圧力下で５００ＷのＲＦ電力を印加して行う。なお、ハードマスク５５のエッチングにおいては、後述する第２のアッシング工程で磁気抵抗素子部が酸化しないように、エッチングストッパー膜５４の上でエッチングを停止する。
【００６４】
次いで、Ｏ２ガスを１００ｓｃｃｍ流して１０Ｐaの圧力下で３００ＷのＲＦ電力を印加して第２のアッシング工程を行う。この時、エッチングストッパー膜５４は５ｎｍ程度エッチングされる。
【００６５】
次いで、図１５（ｅ）に示すように、ハードマスク５５をマスクとしてエッチングストッパー膜５４乃至反強磁性層４９をエッチングして下部電極４８を露出させる。この時のエッチング条件としては、ＣＨ３ＯＨガスを１００ｓｃｃｍ流して２Ｐaの圧力下で８００ＷのＲＦ電力を印加して行う。
【００６６】
次いで、図１６（ｆ）に示すように、ＣＶＤ法を用いて膜厚が２４ｎｍのＳｉＣからなるカバー膜となる絶縁膜５８を成膜して、下部電極４８上の膜厚がフリー層５２の高さを超えるように成膜する。また、この時、１ＧＰａ以上の圧縮応力になる条件で成膜する。
【００６７】
次いで、図１６（ｇ）に示すように、下層レジスト５９、ＳＯＧ膜６０、厚さが２００ｎｍのレジスト６１からなるトリレベル構造のレジストを設けてＡｒ露光により２００ｎｍ×３００ｎｍのサイズの矩形パターンを形成する。
【００６８】
次いで、図１７（ｈ）に示すように、トリレベル構造のレジストパターンをマスクとして絶縁膜５８をエッチングする。この時のエッチング条件としては、ＣＦ４ガスを１００ｓｃｃｍ流して５Ｐaの圧力下で８００ＷのＲＦ電力を印加して行う。
【００６９】
次いで、図１７（ｉ）に示すように、下部電極４８をエッチングしたのち、レジストパターンをアッシングにより除去する。この時のエッチング条件は、Ｃｌ２ガスを２０ｓｃｃｍ及びＢＣｌ３ガスを６０ｓｃｃｍ流して２Ｐａの圧力下で５００ＷのＲＦ電力を印加して行う。また、アッシング条件は、Ｏ２ガスを１００ｓｃｃｍ流して１０Ｐaの圧力下で２００ＷのＲＦ電力を印加して行う。
【００７０】
次いで、図１８（ｊ）に示すように、ＣＶＤ法を用いて厚さが２０ｎｍのＳｉＣからなるバリア絶縁膜６２を成膜する。
【００７１】
次いで、図１８（ｋ）に示すように、厚さが４００ｎｍのＳｉＯ２からなる層間絶縁膜６３を堆積させた後、ＣＭＰ法により平坦化してハードマスク５５の頂面を露出させる。この時、５００ＭＰａ以上の圧縮応力を持つ条件で成膜する。
【００７２】
次いで、図１９（ｌ）に示すように、ＣＶＤ法を用いて全面に厚さが２００ｎｍのＳｉＯ２からなる層間絶縁膜６４を堆積させる。
【００７３】
次いで、図１９（ｍ）に示すように、層間絶縁膜６４に凹部６６を設けたレジストパターン６５を形成し、このレジストパターン６５をマスクとしてエッチングすることによって、ビア６７を形成する。
【００７４】
次いで、図２０（ｎ）に示すように、レジストパターン６５を除去したのち、新たなレジストを塗布して、凹部６９，７０を有するレジストパターン６８を形成し、エッチングにより層間絶縁膜６４に凹部７１，７２を形成する。
【００７５】
次いで、図２０（ｏ）に示すように、レジストパターン６８を除去したのち、Ｃｕ電解めっき法によりビア６７及び凹部７１，７２をＣｕめっき膜で埋め込んだのち、ＣＭＰ法により平坦化して上部電極７３を形成することにより基本的プロセスフローは終了する。なお、ビア６７と凹部７１には、プラグ７４とプラグ７４に接続する配線７５が形成される。以降は、上部電極７３に接続するビット線等を形成し、必要とする多層配線構造を形成する。
【００７６】
この本発明の実施例１においては、応力調整層を兼ねるエッチングストッパー膜とカバー絶縁膜によってフリー層に圧縮応力を印加しているが、図９に示したように、線熱膨張係数の大きい金属膜を介在させても良い。なお、金属膜をエッチングする場合には、例えば、Ｃｌ２を１００ｓｃｃｍ及びＯ２を１０ｓｃｃｍ流し、５Ｐａの圧力下で４００ＷのＲＦ電力を印加して行う。
【００７７】
また、実施例１においては、フリー層として磁歪定数λが負のＣｏＦｅＢを用いているため、エッチングストッパー膜とカバー絶縁膜によってフリー層に圧縮応力を印加しているが、フリー層の磁歪定数λが正の材料を用いた場合には、逆の応力を持たせる。即ち、エッチングストッパー膜には圧縮応力を持たせることによって、フリー層に引っ張り応力を印加し、カバー絶縁膜には引っ張り応力を持つように成膜すれば良い。
【００７８】
ここで、実施例１を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、前記少なくともフリー層の全側面を被覆する絶縁膜と、前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、前記エッチングストッパー膜の応力と前記フリー層の磁歪定数との積が負になることを特徴とする磁気抵抗素子。
（付記２）前記エッチングストッパー膜の応力の絶対値が、２００ＭＰａ以上であることを特徴とする付記１に記載の磁気抵抗素子。
（付記３）下部電極上に前記下部電極側から順に設けた反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜、ハードマスク及び上部電極と、前記少なくともフリー層の全側面を被覆する絶縁膜と、前記絶縁膜の側面を被覆し、前記絶縁膜とは組成の異なる層間絶縁膜とを有し、絶縁膜の応力が、前記フリー層の磁歪定数との積が正で且つ絶対値が１ＧＰａ以上であることを特徴とする磁気抵抗素子。
（付記４）前記絶縁膜の平坦部の厚さが、前記エッチングストッパー膜の位置を超えない厚さであり、前記絶縁膜の平坦部に、前記フリー層の磁歪定数との積が正になる応力を有する金属膜を有することを特徴とする付記１乃至付記３のいずれか１に記載の磁気抵抗素子。
（付記５）下部電極上に、順に反強磁性層、ピンド層、トンネル絶縁膜、フリー層及びキャップ層を成膜する工程と、前記キャップ層上に、前記フリー層の磁歪定数との積が負になる応力を有する条件でエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜上にハードマスクを成膜する工程と、前記下部電極、反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜及びハードマスクを覆うように絶縁膜を堆積する工程と、前記絶縁膜の側面を覆うように、前記絶縁膜とは組成の異なる層間絶縁膜を形成する工程と、前記ハードマスク上に上部電極を形成する工程とを有することを特徴とする磁気抵抗素子の製造方法。
（付記６）下部電極上に、順に反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜及びハードマスクを成膜する工程と、前記エッチングストッパー膜上にハードマスクを成膜する工程と、前記フリー層の磁歪定数との積が正で且つ絶対値が１ＧＰａ以上になる応力を有する条件で前記下部電極、反強磁性層、ピンド層、トンネル絶縁膜、フリー層、キャップ層、エッチングストッパー膜及びハードマスクを覆うように絶縁膜を堆積する工程と、前記絶縁膜の側面を覆うように、前記絶縁膜とは組成の異なる層間絶縁膜を形成する工程と、前記ハードマスク上に上部電極を形成する工程とを有することを特徴とする磁気抵抗素子の製造方法。
（付記７）前記絶縁膜を堆積する工程が、前記絶縁膜の平坦部の厚さが、前記エッチングストッパー膜の位置を超えない厚さになるように堆積する工程であり、少なくとも前記絶縁膜の平坦部に、前記フリー層の磁歪定数との積が正になる応力を有する条件で金属膜を堆積する工程を有することを特徴とする付記５または付記６に記載の磁気抵抗素子の製造方法。
（付記８）付記１乃至付記４のいずれか１に記載の磁気抵抗素子を、メモリセルの情報記憶部として用いたことを特徴とする半導体記憶装置。
【符号の説明】
【００７９】
１１  下地絶縁膜
１２，４８  下部電極
１３，４９  反強磁性層
１４，５０  ピンド層
１５，５１  トンネル絶縁膜
１６，５２  フリー層
１７，５３  キャップ層
１８，５４  エッチングストッパー膜
１９，５５  ハードマスク
２０，５８  絶縁膜
２１，６３，６４  層間絶縁膜
２２，７３  上部電極
２３，５６  絶縁膜ハードマスク
２４，５７  レジストパターン
２５，５９  下層レジスト
２６，６０  ＳＯＧ膜
２７，６１  レジスト
２８  第２層間絶縁膜
２９  凹部
３０  金属膜
３１  シリコン基板
３２  素子分離絶縁膜
３３  ＭＯＳＦＥＴ
３４  ゲート絶縁膜
３５  ゲート電極
３６  ソース領域
３７  ドレイン領域
３８  サイドウォール
３９  層間絶縁膜
４０，４１  導電性プラグ
４２  エッチングストッパー膜
４３  層間絶縁膜
４４  キャップ膜
４５  接続導体
４６  プラグ
４７  接続導体
６２  バリア絶縁膜
６５，６８  レジストパターン
６６，６９，７０，７１，７２  凹部
６７  ビア
７４  プラグ
７５  配線
【図１】
0005691551.tif 000003
【図２】
0005691551.tif 000004
【図３】
0005691551.tif 000005
【図４】
0005691551.tif 000006
【図５】
0005691551.tif 000007
【図６】
0005691551.tif 000008
【図７】
0005691551.tif 000009
【図８】
0005691551.tif 000010
【図９】
0005691551.tif 000011
【図１０】
0005691551.tif 000012
【図１１】
0005691551.tif 000013
【図１２】
0005691551.tif 000014
【図１３】
0005691551.tif 000015
【図１４】
0005691551.tif 000016
【図１５】
0005691551.tif 000017
【図１６】
0005691551.tif 000018
【図１７】
0005691551.tif 000019
【図１８】
0005691551.tif 000020
【図１９】
0005691551.tif 000021
【図２０】
0005691551.tif 000022