(57)【特許請求の範囲】
【請求項１】
第１の半導体層上に形成された第２の半導体層と前記第１の半導体層とのヘテロ接合界面の２次元電子ガスが前記第２の半導体層上に形成された２つの主電極間のチャンネルとして機能し、電流が前記２次元電子ガスを介して前記２つの主電極間で流れるチャンネル領域上において、前記第２の半導体層の表面及び前記２つの主電極上に形成された絶縁層を介して、前記２つの主電極の一方と接続された第１のフィールドプレートが形成された構成を具備する半導体装置であって、
前記第１のフィールドプレートが、前記２つの主電極のうちの一方から、前記２つの主電極のうちの他方に達する前記チャンネル領域上を覆うように形成され、前記絶縁層はＳｉＯ２で構成され、前記第２の半導体層の表面と前記第１のフィールドプレートまでの距離が２μｍ以上とされたことを特徴とする半導体装置。
【請求項２】
前記第１のフィールドプレートが接地電位とされたことを特徴とする請求項１に記載の半導体装置
【請求項３】
前記第１のフィールドプレート下の前記絶縁層中に、前記２つの主電極のうちの他方と接続され前記２つの主電極のうちの一方の側に向かって延伸する形態をもつ第２のフィールドプレートを具備することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記２つの主電極のうちの一方は前記第２の半導体層とショットキー接合され、前記２つの主電極のうちの他方は前記第２の半導体層とオーミック接合され、
前記２つの主電極間でダイオード動作することを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体装置。
【請求項５】
前記２つの主電極は共に前記第２の半導体層とオーミック接合され、前記２つの主電極間の前記第２の半導体層上に、前記２次元電子ガスの制御を行うゲート電極が形成されたことを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体装置。
【請求項６】
前記第１のフィールドプレート下の前記絶縁層中に、前記ゲート電極と接続され前記２つの主電極のうちの他方に向かって延伸する形態をもつ第３のフィールドプレートを具備することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１のフィールドプレート下の前記絶縁層中に、前記２つの主電極のうちの一方と接続され前記２つの主電極のうちの他方に向かって延伸する形態をもつ第４のフィールドプレートを具備することを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
前記第１のフィールドプレート下の前記絶縁層中に、
前記ゲート電極の側から前記２つの主電極のうちの他方の側に向かって、容量結合された複数のプレートが形成されたことを特徴とする請求項５から請求項７までのいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次元電子ガスをチャンネルとして動作する半導体装置の構造に関する。
【背景技術】
【０００２】
２次元電子ガス（２ＤＥＧ）をチャンネルとして動作する半導体装置として、例えばＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が知られている。ＨＥＭＴにおいては、電子走行層（例えばＧａＮ）と電子供給層（例えばＡｌＧａＮ）の界面における電子走行層側に２ＤＥＧが形成される。ソースとドレイン間におけるチャンネルはこの２ＤＥＧで構成され、このチャンネルがゲートによってオンオフされることによって、スイッチング動作する。
【０００３】
特にＧａＮ系のＨＥＭＴにおいては、ＧａＮの禁制帯幅が広く、かつ電子の飽和速度が高いために、大電力での高速スイッチング動作が可能である。この場合には、低いオン抵抗が要求されると共に、５００Ｖ以上の高電圧が用いられることもあるため、各電極間の高い耐圧が要求される。この耐圧には、オフ時のソース・ドレイン間において電界が局所的に高くなる箇所の影響が大きい。すなわち、この電界集中が発生する箇所が存在すると、この箇所でアバランシェ降伏が生じやすくなるため、耐圧が低くなる。このため、こうした局所的な電界集中が発生しない構造を採用することが、高耐圧化には有効である。
【０００４】
局所的な電界集中を抑制する構造としては、絶縁層を介してチャンネル上に形成されたフィールドプレートを設けることが有効である。このフィールドプレートは、ソース電極やゲート電極と電気的に接続される。また、こうしたフィールドプレートは、電流コラプスと呼ばれる、表面の電子トラップに起因する異常特性に対しても有効であることが知られている。こうした複数のフィールドプレートが共に設けられた構造のＨＥＭＴが特許文献１に記載されている。この構成においては、複数のフィールドプレートが多層構造で設けられ、最上部のフィールドプレートがソースと接続され、その下側のフィールドプレートがゲートと接続されている。こうした構成により、ＨＥＭＴにおける耐圧を向上させ、電流コラプスも抑制することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００７−５３７５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＨＥＭＴにおいては、耐圧向上や電流コラプス以外にも問題点がある。その一つは、外部からの不純物イオンの侵入による悪影響である。こうした不純物イオンは、実装プロセス中や実装後における表面から半導体層の表面にまで侵入する。これにより、半導体表面の電荷状態が不均一になり、ＨＥＭＴの性能に悪影響が生ずる。例えば、低電位となるソース側にＮａ＋等の正イオンが集まると、空乏層の広がりが抑制され、その結果、ＨＥＭＴの耐圧が劣化する。こうした不純物イオンの侵入に対しても上記のフィールドプレートが、ある程度の効果を奏することは明らかであるが、特許文献１に記載の構造においても、フィールドプレート間の隙間から不純物イオンが侵入する。すなわち、不純物イオンの侵入抑制効果は不充分である。
【０００７】
すなわち、２ＤＥＧをチャンネルとして用いる半導体装置において、不純物イオンの侵入による悪影響を排除することは困難であった。
【０００８】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、第１の半導体層上に形成された第２の半導体層と前記第１の半導体層とのヘテロ接合界面の２次元電子ガスが前記第２の半導体層上に形成された２つの主電極間のチャンネルとして機能し、電流が前記２次元電子ガスを介して前記２つの主電極間で流れるチャンネル領域上において、前記第２の半導体層の表面及び前記２つの主電極上に形成された絶縁層を介して、前記２つの主電極の一方と接続された第１のフィールドプレートが形成された構成を具備する半導体装置であって、前記第１のフィールドプレートが、前記２つの主電極のうちの一方から、前記２つの主電極のうちの他方に達する前記チャンネル領域上を覆うように形成され、前記絶縁層はＳｉＯ２で構成され、前記第２の半導体層の表面と前記第１のフィールドプレートまでの距離が２μｍ以上とされたことを特徴とする。
本発明の半導体装置は、前記第１のフィールドプレートが接地電位とされたことを特徴とする。
本発明の半導体装置は、前記第１のフィールドプレート下の前記絶縁層中に、前記２つの主電極のうちの他方と接続され前記２つの主電極のうちの一方の側に向かって延伸する形態をもつ第２のフィールドプレートを具備することを特徴とする。
本発明の半導体装置において、前記２つの主電極のうちの一方は前記第２の半導体層とショットキー接合され、前記２つの主電極のうちの他方は前記第２の半導体層とオーミック接合され、前記２つの主電極間でダイオード動作することを特徴とする。
本発明の半導体装置において、前記２つの主電極は共に前記第２の半導体層とオーミック接合され、前記２つの主電極間の前記第２の半導体層上に、前記２次元電子ガスの制御を行うゲート電極が形成されたことを特徴とする。
本発明の半導体装置は、前記第１のフィールドプレート下の前記絶縁層中に、前記ゲート電極と接続され前記２つの主電極のうちの他方に向かって延伸する形態をもつ第３のフィールドプレートを具備することを特徴とする。
本発明の半導体装置は、前記第１のフィールドプレート下の前記絶縁層中に、前記２つの主電極のうちの一方と接続され前記２つの主電極のうちの他方に向かって延伸する形態をもつ第４のフィールドプレートを具備することを特徴とする。
本発明の半導体装置は、前記第１のフィールドプレート下の前記絶縁層中に、前記ゲート電極の側から前記２つの主電極のうちの他方の側に向かって、容量結合された複数のプレートが形成されたことを特徴とする。
【発明の効果】
【００１０】
本発明は以上のように構成されているので、２ＤＥＧをチャンネルとして用いる半導体装置において、不純物イオンの侵入による悪影響を排除することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態に係る半導体装置の上面図（ａ）及びそのＡ−Ａ方向における断面図（ｂ）である。
【図２】本発明の実施の形態に係る半導体装置の第１の変形例の断面図である。
【図３】本発明の実施の形態に係る半導体装置の第２の変形例の断面図である。
【図４】本発明の実施の形態に係る半導体装置の第３の変形例の断面図である。
【図５】本発明の実施の形態に係る半導体装置の第４の変形例の断面図である。
【図６】本発明の実施の形態に係る半導体装置の第５の変形例の断面図である。
【発明を実施するための形態】
【００１２】
本発明の半導体装置は、２つの主電極間に形成された２次元電子ガス（２ＤＥＧ）がチャンネルとして用いられるＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）である。２つの主電極間には、絶縁層を介してチャンネル領域全体を覆った形態でフィールドプレートが形成されている。
【００１３】
以下、本発明の実施の形態となる半導体装置につき説明する。図１は、この半導体装置１０の上面図（ａ）、及びそのＡ−Ａ方向の断面図（ｂ）である。
【００１４】
この半導体装置１０においては、第１の半導体層である電子走行層１１上に、第２の半導体層である電子供給層１２が形成されている。これらの界面（ヘテロ接合界面）における電子走行層１１側に、２次元電子ガス（２ＤＥＧ）層１３が形成される。この２ＤＥＧは、電子供給層１２表面に形成された第１の主電極（２つの主電極のうちの一方）であるソース電極１４と、同様にこの表面に形成された第２の主電極（２つの主電極のうちの他方）であるドレイン電極１５との間を流れるチャンネルの主体となる。ソース電極１４とドレイン電極１５の間の電子供給層１２表面には、ゲート電極１６が形成されている。また、上記の構造を覆って絶縁層１７が形成されている。なお、図１では省略されているが、電子走行層１１は、基板上に形成されている。
【００１５】
ソース電極１４からドレイン電極１５の間の２ＤＥＧ層１３が形成された領域がこの半導体装置１０におけるチャンネル領域となる。このチャンネル領域上の絶縁層１７上において、第１のフィールドプレート１８が形成されている。すなわち、第１のフィールドプレート１８は、２つの主電極のうちの一方から他方に達するチャンネル領域上を覆うように形成されている。第１のフィールドプレート１８は、ビア配線１９を介してソース電極１４に接続されている。このため、第１のフィールドプレート１８は、ソース電極１４と同電位（通常は接地電位）とされる。
【００１６】
電子走行層１１は、ノンドープの単結晶ＧａＮ層であり、例えばシリコン基板上にエピタキシャル成長によって形成される。その厚さは例えば０．５〜１０μｍ程度である。基板上に電子走行層１１を直接成長させるのではなく、緩衝層を挟んで成長させてもよい。電子走行層１１は、例えばＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって基板上に形成することができる。
【００１７】
電子供給層１２は、例えば混晶ＡｌｘＧａ１−ｘＮ（ｘ＝０．１〜０．４）であり、その厚さは５〜５０ｎｍ程度である。ＡｌＧａＮの格子定数はＧａＮよりも小さく、電子濃度が高い。周知のように、この構造においては、バンド構造の不連続性が発生するために、電子走行層１１と電子供給層１２の界面における電子走行層１１側に電子が蓄積し、２次元電子ガス（２ＤＥＧ）層１３が形成される。電子供給層１２も、例えばＭＯＣＶＤ法によって電子走行層１１上に形成することができる。
【００１８】
ソース電極１４とドレイン電極１５は、電子供給層１２とオーミック接合できる金属として、例えばＴｉ／Ａｕ等で構成される。これにより、電流は２ＤＥＧを介してソース電極１４とドレイン電極１５間を流れる。ゲート電極１６は、電子供給層１２とショットキー接合され、電子供給層１２中に空乏層を形成する材料で構成され、例えばＮｉ／Ａｕが用いられる。また、この半導体装置１０（ＨＥＭＴ）のゲート閾値を正の電圧としてノーマリーオフ動作させるためには、ｐ型金属酸化物半導体（例えばＮｉＯｘ）等を用いることもできる。この場合、ｐ型金属酸化物半導体と金属との積層構造を用いることができる。
【００１９】
絶縁層１７は、例えばＳｉＯ２やＳｉＮｘで構成され、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によって、ソース電極１４、ドレイン電極１５、ゲート電極１６上を被覆し、例えば３μｍ程度の厚さとすることができる。
【００２０】
ビア配線１９は、ソース電極１４上の絶縁層１７中に開口を形成し、この開口内部を金属材料で充填することによって形成される。第１のフィールドプレート１８は、ソース電極１４やドレイン電極１５と同様の金属で構成することができ、ビア配線１９を形成した後に形成する。
【００２１】
この構成においては、第１のフィールドプレート１８は、図１（ｂ）中の上側から侵入する不純物イオンに対するシールドとして機能する。ただし、第１のフィールドプレート１８は、特許文献１等に記載のフィールドプレートとは異なり、チャンネル内の電界集中の緩和に用いられるものではないため、チャンネル（半導体表面）までの距離を長くとることが好ましい。また、動作の安定化という観点からは、その電位は接地電位とすることが好ましいため、ソース電極１４と電気的に接続することが好ましい。この場合、最大で６００Ｖ程度の高圧が印加されるドレイン電極１５と第１のフィールドプレート１８との間の耐圧を高めることが必要になる。これらのために、絶縁層１７の厚さは、その材料をＳｉＯ２とした場合には、２μｍ以上とすることが好ましい。
【００２２】
また、図１の構造の上部に更に絶縁層を形成し、その上にボンディングワイヤを接続するための電極パッドを形成する場合もある。こうした場合においては、この電極パッドの電位がチャンネル領域に影響を与えることがあるが、上記の構成の第１のフィールドプレート１８を用いることにより、この影響は除去される。
【００２３】
すなわち、上記の構造においては、第１のフィールドプレート１８によって、外部からの不純物イオンの影響や電極パッドの影響を除去することが可能となる。これにより、安定した動作をする半導体装置（ＨＥＭＴ）を得ることができる。
【００２４】
なお、ソース電極に接続されたフィールドプレートを用いた場合には、例えばＯＫＩテクニカルレビュー、第２１１号、Ｖｏｌ．７４、Ｎｏ．３、９０頁（２００７年１０月）に記載されているように、電界強度の最大値はフィールドプレートがない場合と比べて低くなるものの、ドレイン電極側のフィールドプレート端部直下に電界強度の高まった領域が形成される。この影響を緩和するためには、電子走行層１１と電子供給層１２との界面の２ＤＥＧ層１３における電子濃度を高めることが有効である。これは、電子供給層１２を厚くする、電子供給層１２中のドナー濃度を高める、等によって実現できる。この場合には、この半導体装置１０のオン抵抗を低減することも可能である。
【００２５】
上記の構成は、第１のフィールドプレート１８をＨＥＭＴに用いた例である。しかしながら、同様の構成は、ＨＥＭＴ以外においても、２ＤＥＧをチャンネルとして動作する半導体装置に対しても適用できる。図２は、上記の形態の第１の変形例として、２ＤＥＧを用いたショットキーバリアダイオード（ＦＥＳＢＤ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｓｃｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）に対して同様の構成の第１のフィールドプレート１８を適用した構成の断面図である。この半導体装置２０においては、前記と同様の電子走行層１１と電子供給層１２が用いられるが、ゲート電極が用いられず、アノード電極２１とカソード電極２２間に２ＤＥＧ層１３からなるチャンネルが形成される。アノード電極２１は電子供給層１２とショットキー接合され、カソード電極２２は電子供給層１２とオーミック接合される。アノード電極２１と電子供給層１２との間がショットキーダイオードとして機能する。この場合においても、第１のフィールドプレート１８によって、外部からの不純物イオンの影響や電極パッドの影響を除去するという、上記と同様の効果が得られることは明らかである。
【００２６】
また、第１のフィールドプレート１８と共に、特許文献１等に記載された従来のフィールドプレートを用いることもできる。この場合には、従来のフィールドプレートは第１のフィールドプレート１８下の絶縁層１７中に形成すればよい。図３は、この一例である第２の変形例となる半導体装置３０の断面図である。この構成においては、第１のフィールドプレート１８の下層に、第２のフィールドプレート（ドレインフィールドプレート）３１が形成されている。第１のフィールドプレート１８と半導体表面（電子供給層１２）までの距離（絶縁層１７の厚さ）を３μｍ程度とした場合には、第２のフィールドプレート３１は、半導体表面から例えば１．３μｍ程度の位置に設置することが可能である。第２のフィールドプレート３１は、ビア配線３２を介してドレイン電極１５に接続され、ドレインと同電位とされる。第２のフィールドプレート３１は、第１のフィールドプレート１８よりもチャンネルに近い位置に設置されるため、第２のフィールドプレート３１の及ぼす電気的効果は第１のフィールドプレート１８よりも大きい。また、第１のフィールドプレート１８は、第２のフィールドプレート３１の上層に形成されるため、第１のフィールドプレート１８の存在によって第２のフィールドプレート３１の及ぼす電気的効果が受ける影響はほとんどない。なお、この構成の場合には、第１のフィールドプレート１８はドレイン電極１５まで覆う必要はなく、第２のフィールドプレート３１までの間を覆えばよいため、第１のフィールドプレート１８の長さを短くすることができる。
【００２７】
同様に、ゲートフィールドプレートが用いられた第３の変形例である半導体装置４０、ソースフィールドプレートが用いられた第４の変形例である半導体装置５０の断面図を図４、図５にそれぞれ示す。半導体装置４０（図４）においては、第３のフィールドプレート（ゲートフィールドプレート）４１はビア配線４２を介してゲート電極１６に、半導体装置５０（図５）においては、第４のフィールドプレート（ソースフィールドプレート）５１はビア配線５２を介してソース電極１４に接続されている。第３のフィールドプレート４１、第４のフィールドプレート５１が、特許文献１等に記載された効果である電界集中の緩和をもたらすことは明らかである。こうした場合においても、第１のフィールドプレート１８は、上記と同様の効果を奏する。
【００２８】
この他、第１のフィールドプレート１８の下層の形態は、任意である。図６は、ソースフィールドプレートとドレインフィールドプレートとの間に容量結合された複数のプレートを設けた第５の変形例である半導体装置６０の断面図である。ここでは、第２のフィールドプレート（ドレインフィールドプレート）３１と第４のフィールドプレート（ソースフィールドプレート）５１を設け、この間に容量結合ブレート６１、６２を複数配列している。各容量結合プレート６１、６２の間、及びこれらと第２のフィールドプレート３１、第４のフィールドプレート５１との間は絶縁層１７によって絶縁されているため、これらは容量結合された形態となっている。この構成により、各容量結合プレート６１、６２の電位は、第４のフィールドプレート５１の電位から第２のフィールドプレート３１の電位までをこのプレートの数だけ均等に分割した電位とほぼ等しい。この際、各容量結合プレート６１、６２と半導体表面までの距離は、第２のフィールドプレート３１、第４のフィールドプレート５１と半導体表面までの距離と同等であるため、同様にチャンネル領域に電気的効果を及ぼす。このため、半導体表面の電位分布をより平滑化することができ、電界集中をより緩和することができる。
【００２９】
第２〜第５の変形例において、第１のフィールドプレート１８は、第２のフィールドプレート（ドレインフィールドプレート）３１、第３のフィールドプレート（ゲートフィールドプレート）４１、第４のフィールドプレート（ソースフィールドプレート）５１、容量結合ブレート６１、６２の２μｍ以上上側に絶縁層１７を介して形成することが好ましい。これによって、半導体表面における第１のフィールドプレート１８の電気的影響を低減し、代わりに第２のフィールドプレート３１、第３のフィールドプレート４１、第４のフィールドプレート）５１、容量結合ブレート６１、６２の電気的影響を高めることができる。こうした構成は、絶縁層１７を、第２のフィールドプレート３１、第３のフィールドプレート４１、第４のフィールドプレート）５１、容量結合ブレート６１、６２を形成する前と、その後の２回に分割して形成することによって容易に実現できる。
【００３０】
その他、第１のフィールドプレートの下層の構成は、半導体装置（ＨＥＭＴ）における一般的な構成とすることができる。
【００３１】
なお、上記の例においては、電子走行層としてＧａＮ、電子供給層としてＡｌＧａＮを用いた例につき記載したが、２次元電子ガスが用いられる半導体装置であれば、同様の効果を奏することは明らかである。すなわち、上記の材料以外においても本願発明が適用できることは明らかである。
【００３２】
また、絶縁層の材料等も、同様の構造を形成することができ、耐圧が維持できる限りにおいて任意である。第１のフィールドプレートと半導体層表面までの距離、第２〜第４のフィールドプレート、容量結合プレートと半導体表面までの距離、第１のフィールドプレートと第２〜第４のフィールドプレート、容量結合プレートとの距離は、絶縁層の特性（誘電率等）によって適宜設定される。また、第２〜第４のフィールドプレートや容量結合プレートを用いる場合には、第２〜第４のフィールドプレートや容量結合プレートと半導体表面の間の絶縁層（下層側）と、第１のフィールドプレートと第２〜第４のフィールドプレートや容量結合プレートの間の絶縁層（上層側）とで、異なる材料を用いることも可能である。
【符号の説明】
【００３３】
１０、２０、３０、４０，５０、６０  半導体装置
１１  電子走行層（第１の半導体層）
１２  電子供給層（第２の半導体層）
１３  ２次元電子ガス（２ＤＥＧ：２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ）層
１４  ソース電極（２つの主電極のうちの一方）
１５  ドレイン電極（２つの主電極のうちの他方）
１６  ゲート電極
１７  絶縁層
１８  第１のフィールドプレート
１９、３２、４２、５２  ビア配線
２１  アノード電極（２つの主電極のうちの一方）
２２  カソード電極（２つの主電極のうちの他方）
３１  第２のフィールドプレート
４１  第３のフィールドプレート
５１  第４のフィールドプレート
６１、６２  容量結合プレート
【図１】
0005691267.tif 000002
【図２】
0005691267.tif 000003
【図３】
0005691267.tif 000004
【図４】
0005691267.tif 000005
【図５】
0005691267.tif 000006
【図６】
0005691267.tif 000007