(57)【特許請求の範囲】
【請求項１】
方向ｘおよび方向ｙによって張られた２次元エリア内に電子ガスまたは２ＤＥＧを閉じ込める電子閉じ込め層（８、８７、８９）であって、前記方向ｙは前記方向ｘに対して垂直であり、前記２ＤＥＧがその中に所与のスピン成分が方向ｘに沿って周期性λで振動するが方向ｙに沿っては振動しない永久スピン旋回またはＰＳＨが形成されることをサポートするように構成されている、前記電子閉じ込め層（８、８７、８９）と、
論理回路（１４）とを備え、前記回路は、
それぞれのＰＳＨを形成するように、前記閉じ込め層のそれぞれの第１の領域（１０）において前記２ＤＥＧのそれぞれの局所スピン偏極（３）を生成するように付勢される１つまたは複数の入力デバイス（１、１ａ、１ｂ、１ｃ、１ｃ１、１ｃ２、１ｄ）と、
前記閉じ込め層の第２の領域（４０）において、前記１つまたは複数の入力デバイスによって生成され、結果として生じた１つまたは複数のＰＳＨを介してそれぞれ拡散する１つまたは複数の局所スピン偏極（３）から生じる前記２ＤＥＧの平均スピン偏極（６）を検出するように構成される出力デバイス（４）とを備え、
前記第２の領域（４０）と前記第１の領域（１０）の任意の１つとの間の距離（ｄ）の、前記方向ｘへの射影はｎλ／ａに等しく、ｎは整数であり、ａは２または４に等しい、スピン論理デバイス（１００）であって、
前記スピン論理デバイス（１００）は、半導体材料の３つ以上の層（７、８、９）を備え、前記電子閉じ込め層は前記３つ以上の層（７、８、９）のうちの１つの中に形成されるか、または前記３つ以上の層（７、８、９）のうちの２つの連続した層間の界面に形成されており、
半導体材料の前記層（７、８、９）は、前記２ＤＥＧが受けるスピン−軌道相互作用またはＳＯＩの対称性に寄与する所与のバルク反転非対称性および所与の構造反転非対称性を規定し、前記２ＤＥＧが前記永久スピン旋回またはＰＳＨが形成されることをサポートするように、前記所与のバルク反転非対称性の寄与と前記所与の構造反転非対称性の寄与を等しくしたことを特徴とする、スピン論理デバイス（１００）。
【請求項２】
前記論理回路は、３つ以上の入力デバイス（１、１ａ、１ｂ、１ｃ）を備える多数決論理回路であり、前記３つ以上の入力デバイスは方向ｙに沿って整列された３つの入力デバイスを好ましくは含む、請求項１に記載のスピン論理デバイス（１００）。
【請求項３】
前記多数決論理回路は、少なくとも２つの論理入力（１ａ、１ｂ）と、１つの制御入力（１ｃ）とを備える、請求項２に記載のスピン論理デバイス（１００）。
【請求項４】
前記出力デバイス（４）は、ａ＝２の場合に前記所与のスピン成分に対する平均スピン編極を検出し、および／またはａ＝４かつｎは奇数の場合に垂直スピン成分に対する平均スピン編極を、あるいはその両方を検出するように構成されている、請求項１ないし３のいずれか一項に記載のスピン論理デバイス（１００）。
【請求項５】
それぞれのＰＳＨを形成するように、前記閉じ込め層のそれぞれの第３の領域において前記２ＤＥＧのそれぞれの局所スピン偏極（３）を生成するように付勢される更なる１組の１つまたは複数の入力デバイス（１ｃ２、１ｄ）を更に備え、前記第３の領域の任意の１つと、前記第１の領域（１０）の任意の１つとの間の距離の、前記方向ｘへの射影はｌλ／ａに等しく、ｌは整数であり、ａは２または４に等しく、好ましくはｌ＝ｎである、請求項１ないし４のいずれか一項に記載のスピン論理デバイス（１００）。
【請求項６】
前記出力デバイス（４）は第１の出力デバイス（４）であり、前記スピン論理デバイスは、前記１つまたは複数の入力デバイス（１ａ、１ｂ、１ｃ）に対して前記第１の出力デバイス（４）の反対側にある更なる出力デバイス（４ａ）を更に備え、前記更なる出力デバイスは、前記閉じ込め層の第４の領域内の前記２ＤＥＧのスピン偏極を検出するように構成され、前記第４の領域は前記第１の領域（１０）からある距離にあり、前記距離の方向ｘへの射影はｍλ／ａに等しく、ｍは整数であり、ａは２または４に等しく、好ましくはｍ＝ｎである、請求項１ないし５のいずれか一項に記載のスピン論理デバイス（１００）。
【請求項７】
前記スピン論理デバイスは、１つまたは複数の入力デバイス（１ａ’、１ｂ’、１ｃ’）に関して、前記閉じ込め層内を方向ｙに沿って伝搬する前記２ＤＥＧの平均スピン偏極を検出するように構成される少なくとも１つの出力デバイス（４’）を更に備える、請求項１ないし６のいずれか一項に記載のスピン論理デバイス（１００）。
【請求項８】
前記入力デバイスは電極であり、方向ｘに沿って延在するその寸法はλ／２未満であり、より好ましくはλ／４未満である、請求項１ないし７のいずれか一項に記載のスピン論理デバイス（１００）。
【請求項９】
前記第２の領域（４０）と前記第１の領域（１０）のうちの最も近い領域との間の距離（ｄ）はｎλ／ａに等しく、ｎは整数であり、ａは２または４であり、好ましくはａ＝２かつｎ＝４である、請求項１ないし８のいずれか一項に記載のスピン論理デバイス（１００）。
【請求項１０】
請求項１ないし９のいずれか一項に記載のスピン論理デバイス（１００）を動作させる方法であって、
前記入力デバイス（１）のうちの１つまたは複数を付勢することと、
前記出力デバイス（４）を介して前記２ＤＥＧの平均スピン偏極を検出することとを含む、スピン論理デバイス（１００）を動作させる方法。
【請求項１１】
前記スピン論理デバイスの前記論理回路は、少なくとも２つの論理入力（１ａ、１ｂ）と、少なくとも１つの制御入力（１ｃ）とを備える多数決論理回路であり、付勢することは、前記２つの論理入力および前記制御入力のそれぞれを付勢することにより、前記２ＤＥＧのそれぞれの局所スピン偏極（３）を生成することを含む、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、論理回路、特に多数決論理回路を実現するスピン論理デバイスの分野に関する。
【背景技術】
【０００２】
セル・オートマトンのような、電子スピンに基づく幾つかの概念が提案されてきた。詳細には、基板の上方にスピン輸送層（またはＳＴＬ）を含むスピン・デバイスが提案されてきた。ＳＴＬには入力電極および出力電極が接続される。入力電極はスピン注入コンタクトとしての役割を果たし、２つの取り得る方向（スピン・アップ／スピン・ダウン）のうちの一方に磁化される磁性材料からなる。入力電極とＳＴＬとの間に電流を流すことによって、ＳＴＬ内の入力電極とＳＴＬとの間の界面にスピン偏極した電子を蓄積することができる。ＳＴＬ内のその場所における電子のスピン偏極は、入力電極の磁化に直接関連付けられる。すなわち、ＳＴＬ内のスピンもまたアップまたはダウンのいずれかである。出力電極は、ＳＴＬと出力電極との間の界面における局所スピン偏極を変換する。スピン偏極は、例えば、電気信号に変換される。スピン注入コンタクトおよびスピン検出コンタクトとして機能する入力電極および出力電極の概念は諸文献に十分に記述されている。検出電極の磁化がＳＴＬ内のスピン偏極を引き継ぐスピン増幅も既知である。入力電極と出力電極との間では、入力電極によって転写されたスピン偏極は拡散またはドリフトによって伝搬する。
【０００３】
更に、幾つかの入力電極がＳＴＬ内の電子スピンを偏極させ、出力電極が、それらの入力電極から出力電極に拡散する平均スピン偏極を検出する多数決論理概念を用いて、論理ゲートを構成可能であることが実証されている。
【発明の概要】
【０００４】
第１の態様によれば、本発明はスピン論理デバイスとして具現化され、このスピン論理デバイスは、
方向ｘおよび方向ｙに対して張られた２次元エリア内に電子ガスまたは２ＤＥＧを閉じ込める電子閉じ込め層であって、方向ｙは方向ｘに対して垂直であり、２ＤＥＧがその中に所与のスピン成分が方向ｘに沿って周期性λで振動するが方向ｙに沿っては振動しない永久スピン旋回またはＰＳＨが形成されることをサポートするように構成されている、電子閉じ込め層と、
論理回路とを備え、その回路は、それぞれのＰＳＨを形成するように、閉じ込め層のそれぞれの第１の領域において２ＤＥＧのそれぞれの局所スピン偏極を生成するように付勢される１つまたは複数の入力デバイスと、閉じ込め層の第２の領域において、１つまたは複数の入力デバイスによって生成され、結果として生じた１つまたは複数のＰＳＨを介してそれぞれ拡散される１つまたは複数の局所スピン偏極から生じる２ＤＥＧの平均スピン偏極を検出するように構成されている出力デバイスとを備え、
第２の領域と第１の領域の任意の１つとの間の距離の、前記方向ｘへの射影はｎλ／ａに等しく、ｎは整数であり、ａは２または４に等しい。
【０００５】
実施形態において、論理回路は、３つ以上の入力デバイスを備える多数決論理回路であり、前記３つ以上の入力デバイスは方向ｙに沿って整列された３つの入力デバイスを好ましくは含む。
【０００６】
詳細には、多数決論理回路は、少なくとも２つの論理入力と、１つの制御入力とを備えることができる。
【０００７】
好ましくは、出力デバイスは、ａ＝２の場合に前記所与のスピン成分に対する平均スピン偏極を検出し、および／またはａ＝４かつｎは奇数の場合に垂直スピン成分に対する平均スピン偏極を検出するように構成されている。
【０００８】
実施形態によれば、スピン論理デバイスは、それぞれのＰＳＨを形成するように、閉じ込め層のそれぞれの第３の領域において２ＤＥＧのそれぞれの局所スピン偏極を生成するように付勢される更なる１組の１つまたは複数の入力デバイスを更に備え、第３の領域の任意の１つと、第１の領域の任意の１つとの間の距離の、前記方向ｘへの射影はｌλ／ａに等しく、ｌは整数であり、ａは２または４に等しく、好ましくはｌ＝ｎである。
【０００９】
好ましくは、前記出力デバイスは第１の出力デバイスであり、スピン論理デバイスは、１つまたは複数の入力デバイスに対して第１の出力デバイスの反対側にある更なる出力デバイスを更に備え、更なる出力デバイスは、閉じ込め層の第４の領域内で２ＤＥＧのスピン偏極を検出するように構成され、第４の領域は第１の領域からある距離にあり、その距離の方向ｘへの射影はｍλ／ａに等しく、ｍは整数であり、ａは２または４に等しく、好ましくはｍ＝ｎである。
【００１０】
好ましい実施形態では、スピン論理デバイスは、１つまたは複数の入力デバイスに関して、閉じ込め層内を方向ｙに沿って伝搬する２ＤＥＧの平均スピン偏極を検出するように構成される少なくとも１つの出力デバイスを更に備える。
【００１１】
実施形態では、スピン論理デバイスは、半導体材料の３つ以上の層を備え、電子閉じ込め層は前記３つ以上の層のうちの１つの中に形成されるか、または前記３つ以上の層のうちの２つの連続した層間の界面に形成される。
【００１２】
通常、半導体材料の層は、２ＤＥＧが前記ＰＳＨをサポートするように、２ＤＥＧが受けるスピン−軌道相互作用またはＳＯＩの対称性を決定する。
【００１３】
例えば、半導体材料の層は、所与のバルク反転非対称性および所与の構造反転非対称性を規定し、ＳＯＩの対称性は前記所与のバルク反転非対称性および前記所与の構造反転非対称性によって決定される。
【００１４】
入力デバイスは電極とすることができ、方向ｘに沿って延在するその寸法はλ／２未満であり、好ましくはλ／４未満である。
【００１５】
好ましくは、第２の領域と第１の領域のうちの最も近い領域との間の距離はｎλ／ａに等しく、ｎは整数であり、ａは２または４に等しく、好ましくはａ＝２かつｎ＝４である。
【００１６】
別の態様によれば、本発明は、上記の実施形態のうちの任意の１つによるスピン論理デバイスを動作させる方法として具現化され、その方法は、入力デバイスのうちの１つまたは複数を付勢することと、出力デバイスを介して２ＤＥＧの平均スピン偏極を検出することとを含む。
【００１７】
好ましい実施形態では、スピン論理デバイスの論理回路は、少なくとも２つの論理入力と、少なくとも１つの制御入力とを備える多数決論理回路であり、付勢することは、２つの論理入力および制御入力のそれぞれを付勢し、２ＤＥＧのそれぞれの局所スピン偏極を生成することを含む。
【００１８】
好ましくは、生成されたスピン偏極は反対のスピン偏極を示す。
【００１９】
以下、本発明を具現化するデバイスおよび方法を、非限定的な例により、かつ添付の図面を参照して説明する。
【図面の簡単な説明】
【００２０】
【図１】図１は、実施形態による、スピン論理デバイスの簡略化された表現の断面図である。
【図２】図２Ａ〜図２Ｃは、スピン注入後の異なる３つの時点における永久スピン旋回の形成を示す、典型的な輪郭が強調された密度プロット（直接マッピング、シミュレーションによる）を表す図である。
【００２１】
図３〜図８は、実施形態による、永久スピン旋回を用いてスピン注入デバイスから出力デバイスに情報を伝搬する論理ゲートの構成を模式的に示す。
【図３】図３Ａ、Ｂは、平行スピン注入時に形成された永久スピン旋回を示す密度プロット（直接マッピング、シミュレーションによる）を表し、多数決論理回路の構成要素の表現が密度プロットに重ね合わせられ、スピン注入および検出が入力ＡおよびＢについてのＯＲ論理ゲート演算に対応する図である。  図３Ｃ、Ｄはそれぞれ図３Ａ、Ｂを簡略化して表す図である。
【図４】図４Ａ、Ｂは、ＡＮＤ論理ゲート演算を模式的に表す図である。
【図５】図５は、反転（ＮＯＴ）演算を示す図である。
【図６】図６は、（Ａ  ＯＲ  Ｂ）ＡＮＤ  Ｄを計算する組み合わせ論理ゲートの一例の図である。
【図７】図７は、２つの論理ゲート（Ａ  ＯＲ  Ｂ）および（Ａ  ＡＮＤ  Ｂ）の構成を示す図である。
【図８】図８は、実施形態に更にかかわる、スピンが振動しない方向に沿ったＯＲゲートの一例の図である。
【図９】図９は、実施形態にかかわる、多数決論理回路の詳細を示す図である。
【発明を実施するための形態】
【００２２】
以下の説明は、次のように構成される。最初に、包括的な実施形態およびハイレベルの変形形態が示される（セクション１）。第２のセクションにおいて、技術的な実装の細部が論じられる。
【００２３】
１．包括的な実施形態およびハイレベルの変形形態
図１を参照すると、最初に本発明の一態様が示されており、その態様はスピン論理デバイス１００に関する。図１は、実施形態による、そのようなスピン論理デバイスの簡略化された表現の側面図である。簡潔に述べると、この図は、半導体材料からなる種々の層７、８、９と、スピン注入（入力）デバイス１と、スピン検出（出力）デバイス４とを含む、デバイスの構成要素を表す。デバイス１００は、デバイス１００の上方に記号で表されるように、方向ｘに沿って周期性λを有する永久スピン旋回（またはＰＳＨ）を形成できるように構成される。
【００２４】
より詳細には、デバイス１００は第一に電子閉じ込め層を備えており、電子閉じ込め層は２次元エリア内に電子ガスを閉じ込める（簡単にするために、この電子ガスを以下では２ＤＥＧと称する）。２次元エリアは、垂直な方向ｘおよびｙ（方向ｙは図面の平面に対して垂直である）によって張られる。典型的なデバイス１００は、半導体材料からなる３つ以上の層７、８、９を備え、電子閉じ込め層は、例えば、層８内に、または２つの連続した層７、８もしくは９間の界面８７もしくは８９に形成される。更に別の層が含まれてもよい。適切な特性を有する２ＤＥＧを実現するために、層７、８、９自体を必要に応じて副層に分離してもよい。
【００２５】
しかしながら、２ＤＥＧは１つの半導体材料層内のみに閉じ込められる場合もある。変形形態では、電子閉じ込め層は半導体材料層と、半導体材料、金属材料または絶縁体材料からなる更なる層との間の界面に形成することができる。
【００２６】
以下、これを実現する方法を詳細に論じる。当分の間、デバイス１００および特に半導体材料の層７、８、９は、２ＤＥＧが旋回スピンモードをサポートすることができるように設計可能であると仮定する。より正確には、２ＤＥＧ内に形成されたＰＳＨが、所与の面内方向、例えば、方向ｘに沿って周期性λで振動するが、垂直な（面内）方向ｙに沿っては振動しない、所与のスピン成分、例えば、ＳｚまたはＳｘを有することになる。
【００２７】
第二に、デバイス１００は論理回路を備え、その論理回路は多数決論理回路として構成されることが好ましい。その回路は、１つまたは複数の入力デバイス１（図１には、そのようなデバイスが１つだけ現れる）、すなわち、スピン注入デバイスを含み、そのデバイスは、適切に付勢されると、閉じ込め層のそれぞれの第１の領域１０において２ＤＥＧの局所スピン偏極３を生成する。その「第１の領域」１０を、以下の説明において、「入力領域」または「スピン注入領域」とも称する。図１の例の場合のように、入力デバイスが簡単な電極である場合には、第１の領域１０は単純に電極の（ｘにおける）場所に対応する。他のタイプの入力デバイスおよびスピン注入機構については後述する。
【００２８】
本明細書において想定するような電子閉じ込め層の具体的な設計によれば、局所スピン励起がＰＳＨに発展することになる。したがって、局所スピン偏極３の結果として、それぞれのＰＳＨが形成されることになり、ＰＳＨを介して、スピン偏極が「旋回するように」伝搬し、その結果として、同じく図１に模式的に示されるように、スピン振動が生じる。したがって、ＰＳＨに基づくスピン伝搬は、単なるスピン拡散を越えて、振動を伴う。
【００２９】
閉じ込め層の第２の領域４０において、ＰＳＨを介して伝搬されたスピン偏極から生じる２ＤＥＧの平均スピン偏極６を検出するために、スピン検出デバイス４、または単に「出力デバイス」が更に設けられる。「第２の領域」４０は、以下、「出力領域」または「検出領域」とも称する。
【００３０】
図１から更に分かるように、ＰＳＨに沿って拡散されるようなスピン偏極情報を適切に利用するために、スピン注入領域１０と検出領域４０との間の距離ｄは、方向ｘに沿う振動周期性λに従って設定されなければならない。例えば、図１において、検出領域４０は、スピン注入の領域１０から距離ｄ＝λにある。しかしながら、検出領域４０を第１の領域１０から距離ｄ＝λ／２に設定できることが認識されよう。ｄ＝λ／２において、偏極はｄ＝λに対して単純に反転される。更に、出力デバイスが垂直なスピン偏極を検出できるならば、ｄ＝λ／４に検出領域を設定することもできる。図１において、入力／出力デバイスはｘに沿うそのそれぞれの位置においてスピン注入／検出が可能な電極であると想定するので、図１において、入力／出力領域間の距離は入力／出力デバイス間の距離に対応することに留意されたい。ただし、選択されるスピン注入／検出機構によっては、いつもこうである必要はない。このように、λに従って設定されなければならないのは、入力／出力デバイス間の距離ではなく、入力／出力領域間の距離ｄである。
【００３１】
上述の距離ｄは断面図である図１の方向ｘに対応する。ここで、他の方向ｙ（図１の断面図に対して垂直）に関する場所の制約は、スピン偏極がｙに沿って拡散し、振動しないので、それほど厳しくない。ここで、この点を図２Ａ〜図２Ｃを参照して論じる。それらの図は密度プロットを示し、シミュレーションから得られるＰＳＨ形成（直接マッピング）を表す。そのシミュレーション結果は、スピン−軌道場の周りのスピン拡散およびスピンの歳差運動を考慮に入れるモンテカルロ手法を用いる特注プログラムによって得られた。ＧａＡｓ／ＡｌＧａＡｓ量子井戸構造に関する通常の材料パラメータを用いている。密度プロット図では典型的な輪郭を強調した。図１と違って、この例では初期スピン偏極はｚ軸に沿っている。その密度プロットは、スピン注入後の３つの異なる時点、すなわち、２５ｐｓ、３００ｐｓおよび９００ｐｓにおけるＰＳＨの形成をとらえている。ただし、ＰＳＨの寿命は数ナノ秒程度であることに留意されたい。その点に関して、検出を注入と最適に同期させることができることに留意されたい。注入後のある特定の時点で入力領域から距離ｄにおいて最大振幅に達することになり、その時点はスピン拡散定数Ｄによって決まり、ｄ２／Ｄによって与えられる（ＧａＡｓ量子井戸の場合、典型的にはｄ＝５μｍで通常１ｎｓ）。したがって、入力／出力領域間の距離ｄを変更することによって、または適切なパラメータを有する材料を選択することによって、あるいはその両方によって、タイミングを調整することができる。
【００３２】
図２Ａ〜図２Ｃから分かるように、ｙに沿って観測されるかなり「大きな」拡散のため、検出領域をｙ＝０に、すなわち、注入領域と向かい合わせに設定する必要はない。形式上、必要とされるのは、第２の領域４０と第１の領域１０（または、更に一般的には注入領域の任意の１つ）との間の距離ｄの、軸ｘへの射影が、ＰＳＨの特性偏極と「同相」になることである。数学用語では、ｄｘと称するこの射影を基本的にｎλ／ａと等しくすべきである。ただし、ｎは整数であり、ａは２または４に等しい。したがって、通常、ｄｘはλ／４、λ／２またはλなどに等しい。
【００３３】
以上のことは、幾つかの入力デバイス１を使用する可能性を開く。この関連で、論理回路は多数決論理回路として構成されることが好ましく、多数決論理回路は通常、３つ以上の入力デバイスを備える。好ましくは、「多数決」を可能にするために、奇数の入力が用いられる。しかしながら、図７に例示するように、これはいつでも当てはまるとは限らない。最も簡単な実装態様では、これらの入力デバイス（またはその一部）は、図３〜図８を参照しながら後に詳細に論じるように、通常、方向ｙに対して平行に整列される。当然、例えば入力状態を反転する目的で、（図７のように）入力デバイスを故意にシフトする場合には、これは当てはまらないことになる。
【００３４】
それにもかかわらず、図３〜図４に示すように、検出が入力デバイスと向かい合わせに設定されることが好ましい。形式上、これは、第２の領域４と第１の領域１のうちの最も近い領域（例えば、中央にある入力デバイスに対応する）との間の距離をｎλ／ａに等しく設定することが好ましいことを意味する。ただし、ｎは整数であり、ａは２または４に等しい（図３〜図４の例では、ａ＝２かつｎ＝４）。言い換えると、検出を入力のうちの１つの正面に設定することができる。同様に、検出領域が、長い距離にわたって、例えば、ｙに沿って入力デバイスが延在する長さに相当する距離にわたって、延在するように選択される場合には、出力デバイスは入力デバイスと向かい合わせに位置することが好ましい。
【００３５】
理想的には、注入／検出領域は、スピン偏極の最大振幅を利用するために、できる限り正確に配置すべきである。しかしながら、図１または図２から、わずかな誤整列は重大でないことを理解することができる。誤整列は、対象となる２つのスピン偏極を明瞭に区別できる限り許容され、それは他方では維持される距離に依存する。図１から分かるように、誤整列はλ／４を超えてはならない。更に、誤整列がλ／８未満である場合には、実際にはるかに大きな信号が得られる。したがって、距離ｄの軸ｘへの射影ｄｘは基本的にｎλ／ａに等しく、すなわち、ｎλ／ａ±λ／ｂに等しくすべきであることは理解されたい。ここで、ｂ＞４（好ましくは、ｂ＞８）である。したがって、用いられる入力／出力デバイスが電極である場合には、ｘに沿って電極が延在する寸法は通常、λ／２未満にすべきであり（完全な整列を想定する）、好ましくはλ／４未満にすべきである（誤整列がλ／４未満のままである場合）。
【００３６】
次に、入力／出力デバイスは任意の適切なタイプのもとすることができる。そのようなデバイス自体は知られている。しかしながら、各スピン注入デバイスがスピン・アップおよびスピン・ダウンを選択可能に注入できる場合には、更に多用途のスピン論理デバイスを入手できることになる。適切なスピン注入は、特に、光励起によって、または例えばスピン依存トンネリングのような、任意のスピン依存輸送プロセスによって、強磁性層から閉じ込め層へのスピン移動を介して行うことができる。同様に、種々のスピン偏極検出方法が知られている。例えば、生成され、検出されるスピン偏極は、スピン−軌道磁界に対して垂直な所与の方向に沿っている。スピン−軌道磁界の方向は、電子閉じ込めが実現される結晶方向に依存し、例えば、永久スピン旋回をサポートする閃亜鉛鉱半導体では、この方向は、［１００］に沿う閉じ込めの場合に面内であり（ｙに沿っており）、［１１０］に沿う閉じ込めの場合に面外である。したがって、生成され、検出されるスピン偏極の２つの取り得る方向は、［１００］閉じ込めの場合、ｘに沿うものと面外であり、［１１０］閉じ込めの場合、ｘに沿うものとｙに沿うものである。
【００３７】
したがって、本発明は、ｘに沿って振動する任意のスピン成分、例えば、図１の成分ＳｚまたはＳｘの平均スピン偏極を検出するように構成される出力デバイス４を用いて具現化することができる。特に、ｄｘ＝ｎλ／ａであり、ａ＝４かつｎが奇数である場合には、その出力デバイスは、入力デバイスによって注入されたスピン偏極の方向に対して垂直な方向に沿うスピン偏極を検出するように構成されるべきである。例えば、出力デバイスは、面内ではなく、垂直なスピン偏極を検出するように構成することができる。より一般的には、面内または面外あるいはその両方のスピン偏極を生成／検出するスピン偏極入力／出力デバイスを利用することができる。
【００３８】
図３Ａおよび図３Ｂは、ＰＳＨのシミュレーションによる密度プロットを表しており、ＰＳＨは、入力デバイス１ａ、１ｂおよび１ｃでのスピン注入（ステップＳ２０）後に形成される（ステップＳ３０）。スピン注入は理想的には入力デバイスにおいて同時に、すなわち、徐々に融合する平行なＰＳＨを生成するように実行される。入力デバイス１ａ、１ｂおよび１ｃは、出力デバイス４とともに、密度プロットとの重ね合わせとして模式的に表される。図３Ａにおいて、初期スピン偏極（この例では、ｘに沿っている）は各入力デバイスにおいて同じであり、スピン・アップまたは論理値「１」に対応すると想定する。初期の平行な偏極はそれぞれのＰＳＨに発展し、ＰＳＨは、部分的に重なり合い、図２Ｂまたは図２Ｃのものに類似の縞模様になるように融合する。図３Ｂにおいて、入力デバイス１ａ、１ｃにおける初期スピン偏極は同じであるが、デバイス１ｂにおける初期偏極とは反対であることに留意されたい。デバイス１ｂにおける初期偏極は、凡例に示すように、スピン・ダウンまたは論理値「０」に対応すると想定する。その場合、ＳＴＬにおけるスピン偏極の混合が生じ、それは、その場合にスピン伝搬がいかに変調されるかを反映する。この混合が平均偏極に著しい影響を及ぼし、出力デバイス４に対応する領域を生じさせる。
【００３９】
図３Ａまたは図３Ｂのそれぞれにおいて、初期偏極を、入力デバイス１ａ〜１ｃに対応する第１の領域のレベルで同期して入力する。その後、出力デバイス４は、検出領域のレベルで生じる平均スピン偏極を検出する（ステップＳ４０）。検出は適時に、例えば、注入後１ｎｓの時点で行うことができる。その場合、図３Ａに示すようにＰＳＨが完全に同相であるので、検出４のレベルで「大きな」平均スピン偏極（ｘに沿う）が生じる。一方、生成されたスピン偏極が図３Ｂの場合のように反対のスピン偏極を示す場合には、ＰＳＨは部分的にのみ同相である結果として、出力４において「より低い」平均スピン偏極を生じさせる。図３Ａおよび図３Ｂの更に模式的な表現を図３Ｃおよび図３Ｄに示す。これら２つの例以外に、注入に関してスピン偏極の幾つかの組み合わせを考えることができ、入力のうちの１つ、例えば、入力１ｃを制御入力として用いることによって、ＰＳＨとともに多数決論理を実施できるようになる。
【００４０】
より正確には、上述したデバイスによれば、多数決論理概念をＰＳＨと融合できるようになる。特に、ＰＳＨの利点は、注入／検出された値を容易に反転できることである。例えば、出力デバイスをｘに沿ってｍλ／２だけシフトすることによって出力を反転することができる。ここで、ｍは奇数である。これは、論理デバイスを構成する上で、非常に大きな利点を有する。この関連で、小さな値のｎ、またはａ＝４、あるいはその両方を有するｄｘ＝ｎλ／ａを用いることは、論理アレイのフットプリントを低減し、それにより、高い集積密度を可能にする。一方、大きな値のｎを有するｄｘ＝ｎλ／ａを用いることは、特にＰＳＨ上の限定された場所に更に多くの入力／出力デバイスを追加することによって、更に複雑な論理アレイを構築できるようになる。
【００４１】
ここで、これらの点を、図３Ｃ〜図８を参照して更に詳細に論じるが、それらの図は、種々の実施形態に従って、ＰＳＨを用いてスピン注入デバイス１、１ａ、１ｂなどから出力デバイス４、４ａ、４’などに情報を伝搬する論理ゲートの構成を模式的に示す。基本的に、図３Ｃ〜図８の各実施形態において、スピン論理デバイス１００は以下のように動作する。
−第一に、入力デバイスのうちの１つまたは複数を、入力デバイスに対応する局所スピン偏極を生成するように付勢する（ステップＳ２０）。本明細書で検討するような特定のデバイス概念によれば、１つまたは複数の対応するＰＳＨが発達する（ステップＳ３０）。
−第二に、１つまたは複数の出力デバイスを介して、平均スピン偏極を検出する（ステップＳ４０）。
【００４２】
幾つかの応用形態（例えば、図３、図４、図６および図７）は、それぞれの入力電極１ａ、１ｂおよび１ｃによって提供される２つ以上の論理入力（例えば、図３〜図４におけるＡ、Ｂ）および１つの制御入力Ｃが互いに結線され、論理ゲートの結果が、出力電極４のレベルにおいて、３つの入力から生じるスピン偏極の平均によって求められる多数決論理を用いるという利点がある。
【００４３】
図３〜図７は、２ＤＥＧ（面（ｘ，ｙ））の「上から」見ており、ＰＳＨ振動の方向は水平なｘ方向に沿っている。スピン偏極が一定のままである方向はｙ方向に沿っている。スピン偏極はグレースケールで符号化されている。黒色はスピン・アップを意味し、白色はスピン・ダウンを意味する。前述したように、スピン・アップおよびスピン・ダウンは、特定の方向に沿ったスピン偏極、または特定の方向と反対方向のスピン偏極と定義され、特定の方向は、２ＤＥＧに対して垂直な方向、またはＰＳＨが形成される方向（図面におけるｘ軸）の任意のとすることができる。スピン信号はｘに沿って伝搬する（スピン信号はｙに沿っても拡散するが、振動はしない）。
【００４４】
簡潔に述べると、ｘ方向またはｙ方向のいずれかに沿ってスピンを伝搬させることによりＡＮＤおよびＯＲ論理ゲート演算を実行することができ、その一方でｘ方向に沿ったスピン伝搬によって反転（ＮＯＴ）を実現する。ｘ方向に沿うスピン伝搬を用いて実現されるＡＮＤゲート、ＯＲゲートおよびＮＯＴゲートの例を図３〜図５に示す。ｘ方向およびｙ方向の両方に沿ったスピン伝搬を用いる２つの論理ゲートのカスケード接続を図６に示す。スピンは全ての方向に沿って伝搬するので、１つの入力電極からのスピン偏極が異なる方向に沿って伝搬して、幾つかのゲートのための入力スピン偏極を提供することができる。図７は、２つの異なる論理ゲート（Ａ  ＡＮＤ  Ｂ）および（Ａ  ＯＲ  Ｂ）が＋ｘおよび−ｘ方向に沿ったスピン伝搬を用いて実現される一例を示す。この構成は、入力ＡおよびＢを与える２つの入力電極１を用いる。２つの論理ゲートは、−ｘ（Ａ  ＯＲ  Ｂ）方向または＋ｘ（Ａ  ＡＮＤ  Ｂ）方向に沿って伝搬するスピンを使用する。最後に、ｙ方向に沿ったスピン伝搬を用いるＯＲゲートの一例を図８に示す。しかしながら、この最後の事例ではＰＳＨモードを利用しないので、単純な反転は不可能である。
【００４５】
図３Ｃ、図３Ｄ、図４Ａ、図４Ｂおよび図６〜図８において、論理回路は多数決論理回路として設計されている。図３〜図４をより詳細に参照すると、その回路は、方向ｙに沿って整列された、例えば、３つ（またはそれ以上）の入力デバイス１ａ、１ｂ、１ｃを備えることができる。これは、２つの論理入力１ａ、１ｂおよび１つの制御入力１ｃ（少なくとも）を含む。当然、ＮＯＴのようなより単純な論理ゲートは、図５に示すように、１つの入力および１つの出力しか必要としないことになり、それゆえ、多数決論理を必要としない。後者の事例において、λ／２の距離で単純な反転を可能にするＰＳＨの利点を明瞭に理解することができる。更に、上述したように、フィーチャーの最小サイズは一般的に、λ／２には限定されない。
【００４６】
図６および図７に例示するように、更に複雑なゲートを設計することができる。図６は、（Ａ  ＯＲ  Ｂ）  ＡＮＤ  Ｄを計算する組み合わせ論理ゲートの一例である。この関連で、スピン論理デバイス１００は、先に説明したものと機能的に類似の、更に別の１組の入力デバイス１ｃ２、１ｄを更に備えることができる。この更に別の１組は、第１の組の入力デバイス１ａ、１ｂ、１ｃ１に対応する入力領域、および出力デバイス４に対応する出力領域の両方からある距離においての注入を可能にする。再び参照番号１ａ、１ｂは論理入力を指しており、一方、１ｃ１および１ｃ２は制御入力を指している。以下では簡単にするために、（電極の場合に当てはまるように）注入（検出）領域は対応する入力（出力）デバイスのｘ位置に対応すると想定する。形式上、更なる注入領域１ｃ２、１ｄの任意の１つと第１の注入領域１ａ、１ｂ、１ｃ１の任意の１つとの間の距離のｘ射影はｌλ／ａに等しい。ただし、ｌは整数であり、ａは２または４に等しい。例えば、図６の例のように、ｌ＝ｎ／２＝２とすることができる。
【００４７】
図７は、２つの論理ゲート（Ａ  ＯＲ  Ｂ）および（Ａ  ＡＮＤ  Ｂ）の構成を示す。この関連で、スピン論理デバイス１００は、入力デバイス１ａ、１ｂに対して第１の出力デバイス４の反対側にある更に別の出力デバイス４ａを更に備えることができ、更なる出力デバイスは、閉じ込め層のそれぞれの領域（「第４の」領域と称する）内の平均スピン偏極を検出するように構成される。第４の領域４ａは第１の領域１からある距離にあり、その距離の、方向ｘへの射影はｍλ／ａに等しく、ｍは整数であり、ａは２または４に等しく、好ましくはｍ＝ｎである（第２の検出領域４は第１の領域１からｎλ／ａに位置することを思い起こされたい）。図７の例において、制御入力は論理入力に対してシフトされることに留意されたい。
【００４８】
完全を期すために述べると、上記の実施形態は全てＰＳＨを利用するが、このことは、スピン振動が生じない方向、例えば、添付の図面における方向ｙにおいて論理ゲートを実現するために、デバイス１００が更なる構成要素を含むことを妨げない。例えば、スピン論理デバイス１００は、図８に示すように、入力デバイス１ａ’、１ｂ’、１ｃ’（ｘに沿って整列される）に対して、方向ｙに沿って伝搬する平均スピン偏極を検出するように構成される出力デバイス４’を更に備えることができる。図８は、方向ｙに沿ったＯＲゲートの一例であり、スピンは振動しない。
【００４９】
最後に、図３〜図６および図８の各実施形態では、対応する有限の検出領域内の平均スピン偏極を測定する１つの検出器４だけを示す。この検出器は通常、制御電極の前に配置される。制御電極自体は整列された１組の入力電極の中央に配置されているため、２つの入力状態に関してある程度の対称性を与えるが、そのようにすることは必須ではない。むしろ、制御入力電極は、ｙに沿った任意の位置に（または少なくとも対応して形成されたＰＳＨが融合可能なほどに論理入力の十分近くに）設けてよく、好ましくは、出力電極は３つの入力電極に対して位置的に対称に、すなわち、中央の入力電極のｙ位置に設定する。変形形態では、各検出器がある入力電極に対向するように配置された幾つかの検出器４の組を用いることができる。したがって、各出力電極によって測定されたスピン偏極の平均をとることによって、多数決論理を実現する。そのような変形形態は、更に複雑な回路を必要とする。一方、それらの回路によれば、スピン偏極を更に明瞭に区別することが可能になる。
【００５０】
２．技術的実装態様詳細
このセクションは以下のことを更に詳細に説明する。
−２ＤＥＧをＳＴＬとして使用する方法。
−長い距離にわたってスピンを伝搬可能であるためには、前記２ＤＥＧはいかに設計されなければならないか。
−２ＤＥＧ内のスピン偏極がスピン・アップとスピン・ダウンとを空間的に繰り返すＰＳＨを形成するために、ＳＴＬはいかに設計されなければならないか。
【００５１】
図１を参照すると、半導体層７、８および９によって２ＤＥＧをホスティングするＳＴＬを得ることができる。２ＤＥＧは、例えば量子井戸、すなわち、図１の半導体層８に閉じ込めることができ、その中では、電子は周囲の層７および９内よりも低いエネルギー状態にある。変形形態では、２ＤＥＧは界面、すなわち、層８と層７または９の任意のとの間の界面に配置してよい。この２ＤＥＧ内の電子は通常、層７、８および／または９の中のドーパントによって供給される。そのような半導体層の材料は、ＩＩＩ−Ｖ材料（例えば、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＩｎＰ、ＩｎＳｂ）またはＩＩ−ＶＩ材料（例えば、ＣｄＳｅ、ＣｄＴｅ、ＺｎＳｅ）の合金および三元合金とすることができる。
【００５２】
変形形態では、２ＤＥＧは連続した絶縁体層または金属層との界面において、単一の半導体層内に形成することができ、電界を用いる電界効果によって電子が供給される。更に必要なら、層に垂直に電界を加えることによって、電界がＰＳＨをサポートできるようにシステムを調整してよい。
【００５３】
２ＤＥＧに接続されるのは、前述したような、入力１および出力４である。入力電極はスピン注入コンタクトとして機能し、図１において参照番号２によって表されるような、２つの方向、すなわち、スピン・アップまたはスピン・ダウンのうちの一方に磁化される磁性材料からなる。図１の例では、注入方向は方向ｘに沿っている。入力電極と２ＤＥＧとの間に電流を流すことによって、例えば入力電極と２ＤＥＧとの間の界面である、２ＤＥＧ内の所与の注入領域１０においてスピン偏極した電子を蓄積することができる。２ＤＥＧ内のその場所における電子のスピン偏極は、入力電極の磁化に直接関連付けられ、すなわち、２ＤＥＧ内のスピンもアップまたはダウンのいずれかである。出力電極は、出力領域（通常、２ＤＥＧと出力電極との間の界面にある）内の局所スピン偏極を電気信号に、または別の入力電極の磁化状態に変換する。この別の入力電極は、前記出力電極または界面にある２ＤＥＧのスピン偏極を引き継ぐすぐ近くの別の電極とすることができる。このようにして、２ＤＥＧのスピン偏極を増幅して強磁性材料を磁化し、ＳＴＬに戻すことができる。
【００５４】
入力電極と出力電極との間では、入力電極によって転写されたスピン偏極が拡散またはドリフトによって２ＤＥＧ内で伝搬する。多数決論理回路１４の一例を図９に示す。ここに図示する回路は、図３〜図４および図８に示されるような論理ゲートを構成可能なものである。その簡単な変形形態によれば、図５〜図７に示されるような論理ゲートが可能となる。図９において、電気パルスが印加される各強磁性体電極１１は、２ＤＥＧの下方に配置された対向電極１２がグランド電位に接続されていることにより、入力デバイス１を形成する。電極１１のうちの１つに電気パルスが印加されると、スピン偏極した電流が生じてその電流が領域１０内において２ＤＥＧのスピンを偏極させるが、その偏極が正のｘ方向または負のｘ方向のいずれに沿うかは、電極１１の磁化が＋ｘまたは−ｘのいずれに沿っているか、および電気パルスの極性による。この例では、１つのパルスが他のパルスとの関係で反対の極性を有するので、図３Ｄのように反対のスピン偏極が形成される。スピン偏極した電子は２ＤＥＧ内の電極の場所に対応する領域１０に蓄積され、後に続くＰＳＨを介して伝搬する。ここで、強磁性体電極４１における非局所的電圧を、電圧測定回路（電極４１および対向電極４２に接続され、合わせて出力デバイス４を形成する）を用いて検出することによって、領域４０内の局所スピン偏極を電気信号に変換する。
【００５５】
半導体ヘテロ構造内にホスティングされた２ＤＥＧ内の電子のスピンはスピン−軌道相互作用（ＳＯＩ）を受ける。ＳＯＩへの２つの別々の寄与が存在する。１つの寄与は、例えば、ＩＩＩ−ＶおよびＩＩ−ＶＩ半導体材料のバルク反転非対称性（ＢＩＡ）から生じる。第２の寄与は、図１において層７、８、９のために異なる材料を選択することによって、または２ＤＥＧの２つの側部７および９において異なるドーピング濃度を選択することによって設計可能な構造反転非対称性（ＳＩＡ）から生じる。ＳＯＩの特別な対称性は、ＳＩＡおよびＢＩＡの寄与が等しいときに生じる。その際、２ＤＥＧの面内にある半導体の特定の結晶方向に沿って波状パターンが形成されるように、拡散する電子のスピン偏極が歳差運動する永久スピン旋回（ＰＳＨ）が形成される。拡散するスピンが長い距離にわたって伝搬することができるように、両方の面内方向に沿うＰＳＨ内のスピン偏極の減衰は強く抑制される。スピン偏極は、半導体ホストの結晶方向によって与えられる、２ＤＥＧと同一面内の１つの空間次元（例えば、方向ｘ）に沿って振動する。垂直な面内空間方向、例えば図１の方向ｙに沿う偏極は実質的に一定のままである。スピン振動の周期は、スピン−軌道長ｌｓによって決定され（結果として生じるＰＳＨの周期性λはｌｓと厳密に等しい）、スピン−軌道長ｌｓはＳＯＩの強さおよび電子の質量によって決定される。スピン−軌道長は通常のＩＩＩ−ＶおよびＩＩ−ＶＩ材料の場合に１０ｎｍ〜１０μｍの範囲内にすることができ、２ＤＥＧの上方および／または下方のゲート電極によってある程度調整することができる。永久スピン旋回は予測されかつ観測されている。２ＤＥＧが、スピン−軌道長ｌｓより短い幅のチャネルに横方向に閉じ込められる場合には、ＳＩＡおよびＢＩＡが等しくない場合であっても、ＰＳＨが形成される。
【００５６】
例えば、半導体材料７、８、９の層はそれぞれ閃亜鉛鉱構造を示すものであってよく、ゼロ構造反転非対称性を規定するように、［１１０］方向に沿って成長させることができる（層はその方向に対して垂直である）。この場合、バルク反転非対称性だけから生じるスピン−軌道場によって、［１１０］方向に沿って配向された永久スピン旋回が形成される。
【００５７】
例えば、分子ビームエピタキシによって半導体層を成長させる作業順序は、以下の通りである（図１の下から上に向かう）。
−基板：ＧａＡｓ（００１）ウェーハ
−層９は連続して以下のものを含めてよい。
・５００ｎｍ  Ａｌ０．３Ｇａ０．７Ａｓ
・デルタ層内のＳｉドーピング、〜６  １０１１ｃｍ−２、および
・２０ｎｍ  Ａｌ０．３Ｇａ０．７Ａｓ
−中央層８は１２ｎｍ  ＧａＡｓを含むことができる。
−層７は最終的に以下のものに分離することができる
・９０ｎｍ  Ａｌ０．３Ｇａ０．７Ａｓ
・５ｎｍ  ＧａＡｓ
【００５８】
前述したように、電極はｘに沿ってある距離にわたって延在し、その距離は、好ましくはλ／２未満であり、更に好ましくはλ／４未満である。ｙに沿った延在範囲は任意である。異なる入力同士の間では、また入力電極と出力電極との間では、ｙに沿った延在範囲が同じである必要はない。
【００５９】
電極を「付勢する」ために用いる典型的な電流強度／電圧は、スピン注入コンタクトの具体的な実現形態によることになる。電極を「付勢する」ことは通常以下のことを伴う。
（１）強磁性体電極と２ＤＥＧ（場合によって、図９に示すように、２ＤＥＧと強磁性体コンタクトの下方にある第２のコンタクトを伴う）との間に電流を流す。電流の方向がスピンの偏極方向を決定する（電極の磁化に沿うか、または反対方向であるか）。代替的には、局所的磁界によって、またはスピン移動トルクによって、電極の磁化を反転することができる；
（２）スピン偏極した電子を、円偏光した光子を用いて伝導帯の中に励起する。円偏光のヘリシティ（右円偏光または左円偏光）が、励起されるスピン偏極の方向を決定する；または
（３）局所スピン偏極の生成を可能にする任意の他の技法、すなわち、電流誘起スピン偏極、スピン依存トンネリングなど。
【００６０】
出力におけるスピンの読出しは、例えば、２ＤＥＧと強磁性体層との間の電流を測定することによって行われる。所与の電圧において、強磁性体層の磁化に対する、出力電極下方での２ＤＥＧのスピン偏極の方向に応じて、電流は増減する。
【００６１】
強磁性体材料内のスピン波に比べると、本発明の好ましい実施形態では、スピン波を伝搬させるために入力のＡＣ駆動を必要としない。スピン偏極の散逸の少ない拡散輸送とスピン−軌道相互作用を組み合わせることにより、ＰＳＨが形成される。一定の空間位置に波節および波腹を有するＰＳＨが形成されるので、論理演算の結果が、所与の空間位置においてスピン偏極として与えられ、進行波の位相敏感検波(phase-sensitive detection)を行う必要はない。
【００６２】
磁気セル・オートマトンとは異なり、続く入力書込み演算および出力読出し演算のトリガに計算のタイミングをとるので、計算の信頼性を大きく高める。
【００６３】
従来の技術文献において導入された多数決論理概念は、入力から出力まで信号を駆動するためにスピン拡散を必要とする。本明細書で提案するような、ＰＳＨモードにある２次元電子ガスを使用することによって、スピン拡散の空間延在範囲は著しく拡張され、かつ振動するスピン偏極を用いることによって、インバータ（ＮＯＴ演算）の容易な実施およびＡＮＤゲートとＯＲゲートとの間での選択が可能になる。そのような選択は、制御入力Ｃの入力電極の磁化を反転させることによって、または制御入力Ｃの入力電極をｘ軸に沿ってλ／２＝ｌｓ／２の距離だけシフトすることによって達成される。
【００６４】
電流を流すことなくＰＳＨ内のスピンが伝搬するので、論理演算によるオーム損（電荷散逸）は生じない。信号の伝搬速度はスピン拡散によって制限され、距離Ｄｘにわたってスピン偏極を伝搬させるのに要する時間はＤｘの２乗で増減するので、より小さな寸法に縮小するときに有利である。２ＤＥＧの電子に対するドリフトを誘起するために面内電界がかけられる場合には、Ｄｘが大きいほど、伝搬時間はＤｘに関して線形となる。
【００６５】
本説明において用いられるような概念を理解するのに以下の参考文献が有用な場合がある。
［１］R. P. CowburnおよびM.E. Welland「Room-temperature magnetic quantum cellularautomata」（Science 287, 1466 (2000)）; A. Imreら「Majority logic gate for magneticquantum-dot cellular automata」（Science 311, 205 (2006)）
［２］B. Behin-Aein ら「Proposalfor an all-spin logic device with built-in memory」（NatureNanotechnology 5, 266 (2010)）
［３］Khitunら「Spinwave magnetic NanoFabric: A new approach to spin-based logic circuitry」（IEEE Transactions on magnetics, 44, 2141 (2008)）、米国特許出願公開第２００７／０２９６５１６号
［４］J. Schliemann, J. C. Egues,およびD. Loss「Nonballistic spin-field-effecttransistor」（Phys. Rev. Lett. 90, 146801 (2003)）; B. A. Bernevig, J. OrensteinおよびS-C Zhang「Exact SU(2) symmetry and persistent spin helix in a spin-orbitcoupled system」（Phys. Rev. Lett. 97, 236601 (2006)）
［５］J. D. Koralek, C. P. Weber, J.Orenstein, B. A. Bernevig, S-C Zhang, S. MackおよびD. D.Awschalom「Emergence of the persistent spin helix insemiconductor quantum wells」（Nature 458, 610 (2009)）
【００６６】
本発明が特定の実施形態を参照しながら説明されてきたが、本発明の範囲から逸脱することなく、種々の変更を加えることができ、均等物で代用することができることは当業者には理解されよう。更に、本発明の範囲から逸脱することなく、特定の状況または材料を本発明の教示に適応させるために、数多くの変更を加えることができる。それゆえ、本発明は開示される特定の実施形態に限定されるのではなく、本発明は添付の特許請求の範囲内に入る全ての実施形態を含むことを意図している。その点に関して、選択される実施形態によっては、添付の図面において示される全ての構成要素／ステップが関与する必要があるとは限らない。更に、先に明示されたもの以外の数多くの他の変形形態を考えることができる。例えば、更に別の半導体層が関与してもよいし、あるいはこれらの層に他の化学組成物を使用してもよい。
【符号の説明】
【００６７】
１、１ａ、１ｂ、１ｃ  １つまたは複数のスピン注入（入力）デバイス
１０  １つまたは複数の第１の領域
１００  スピン論理デバイス
１４  多数決論理回路
１ａ、１ｂ  論理入力
１ａ’、１ｂ’、１ｃ’  方向ｘにおいて整列された更なるスピン注入入力デバイス
１ｃ、１ｃ１、１ｃ２  １つまたは複数の制御入力
１ｃ１、１ｃ２、１ｄ  １つまたは複数の更なるスピン注入（入力）デバイス
３  １つまたは複数の局所（入力）スピン偏極
４  １つまたは複数のスピン検出（出力）デバイス
４’  方向ｙにおける１つまたは複数の更なるスピン検出（出力）デバイス
４０  １つまたは複数の第２の領域
４ａ  １つまたは複数の更なるスピン検出（出力）デバイス
６  １つまたは複数の局所平均（出力）スピン偏極
７  半導体材料の層
８、８７、８９  電子閉じ込め層
８７  連続した層７と８との間の界面
８９  連続した層８と９との間の界面
９  半導体材料の層
ｄ  第２の領域と第１の領域のうちの１つとの間の距離
ＰＳＨ  １つまたは複数の永久スピン旋回
λ  １つまたは複数のＰＳＨの周期性
【図１】
0005767758.tif 000002
【図２】
0005767758.tif 000003
【図３】
0005767758.tif 000004
【図４】
0005767758.tif 000005
【図５】
0005767758.tif 000006
【図６】
0005767758.tif 000007
【図７】
0005767758.tif 000008
【図８】
0005767758.tif 000009
【図９】
0005767758.tif 000010