(57)【特許請求の範囲】
【請求項１】
複数のノード相互間を接続するノード間接続装置を備えるマルチノードシステムであって、
前記ノード間接続装置は複数のクロスバ装置を含み、
前記クロスバ装置は、複数のポートと、前記複数のポート相互間を接続するクロスバスイッチ部と、前記複数のポートのいずれかへの外部障害信号の到来を検出する障害検出手段と、到来した前記外部障害信号を前記複数のポートのいずれかに出力可能な診断部と、
を備え、
前記診断部は、前記ノード間接続装置における前記複数のクロスバ装置の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタと、前記外部障害信号を前記複数のポートに選択的に導出する選択手段と、を備え、前記構成設定レジスタの値に基づいて前記外部障害信号を導出するポートを決定する、
マルチノードシステム。
【請求項２】
前記診断部は前記外部障害信号に加えて内部で発生した内部障害信号を前記複数のポートに出力可能であり、前記外部障害信号を前記複数のポートに選択的に導出すると共に前記内部障害信号を前記複数のポートに出力する、ことを特徴とする請求項１に記載のマルチノードシステム。
【請求項３】
前記複数のクロスバ装置の接続構成がファットツリー状である、請求項１又は２に記載のマルチノードシステム。
【請求項４】
発行元ノードと宛先ノードが決まれば、発行元ノードからノード間接続装置を経て宛先ノードに至る通信を行う際の、ノード間接続装置内での通信経路が一意に決まる固定経路方式を用いるものである、請求項３に記載のマルチノードシステム。
【請求項５】
前記構成設定レジスタは、前記ノード間接続装置を構成するクロスバ装置が単段か多段かを示す多段・単段フラグレジスタと、多段の場合に下段か上段か示す段数フラグレジスタと、前記マルチノードシステムに含まれるノードの数を示すノード数フラグレジスタ、を含む請求項１乃至４のいずれかに記載のマルチノードシステム。
【請求項６】
マルチノードシステムにおける障害処理方法であって、
前記マルチノードシステムは、複数のノード相互間を接続するノード間接続装置を備え、
前記ノード間接続装置は、複数のクロスバ装置により構成され、
各クロスバ装置は、複数のポートを備え、
前記障害処理方法は、
各クロスバ装置に設けられた構成設定レジスタに、前記複数のクロスバ装置の接続構成と当該接続構成における自己の接続位置を予め記憶し、
前記構成設定レジスタに記憶されたクロスバ装置の接続構成に従って障害信号を送信するポートを選択する、
ことを特徴とする障害処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のノードがノード間クロスバスイッチを介して接続されたマルチノードシステム（あるいはマルチノードコンピュータシステム）における障害発生時の処理方式に関する。
【背景技術】
【０００２】
（参考例）
マルチノードシステムにおける障害処理装置及び処理方法の参考例を図１２乃至図１４を参照して説明する。
【０００３】
図１２乃至１４はマルチノードシステムの一例を示すものである。図１２において、ノードは１つ以上のＣＰＵ（Central Processing Unit）とメインメモリユニット（Main Memory Unit，以下、「ＭＭＵ」という。）を備えた単独でも機能するコンピュータシステムであり、リモートコントロールユニット（Remote Control Unit，以下、「ＲＣＵ」という。）を介してノード間接続装置（Internal X-bar Switch，以下、「ＩＸＳ」という。）と接続することにより、複数ノードが接続されたマルチノードシステムとして動作する。同図では一例として２ノード構成を示している。この構成では、ＲＣＵがＣＰＵの中に取り込まれた構成となっているが、ＲＣＵがＣＰＵと別チップで存在する構成とすることも可能である。
【０００４】
また、図１３のように、１ノードを１つのＣＰＵのみとして、ＭＭＵもＣＰＵの中に取り込んで、メモリチップを接続した構成とすることも可能である。なお、通常、ＭＭＵはＤＩＭＭ（Dual Inline Memory Module）などで構成される。これらの構成を基本として、ノード数の非常に多い大規模なコンピュータシステムを構築する場合、ノードと接続するためのＩＸＳのポート数が不足するためにＩＸＳを構成するクロスバチップを多段に接続して、ＩＸＳに接続できるポート数を増やしている。
【０００５】
図１４は２段構成からなるＩＸＳの例を示しており、ＩＸＳを構成するクロスバチップが３２ポートを有していて、ファットツリー構成にてＩＸＳを実現した場合は、図のように最大５１２ノードまでのマルチノードシステムを構築することが可能である。
【０００６】
上述のようなマルチノードシステムの例が、例えば、特許４１３１２６３号公報（特許文献１）に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許４１３１２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のようなマルチノードシステムにおいて、ＩＸＳにて障害が発生した場合、ノード間のデータ転送経路が遮断されるため、全ノードにおいて障害を検出して実行中の全ての命令を一旦破棄することになる。この障害検出および通知手段については、例えば、上記特許第４１３１２６３号に記載されているような障害通知手段を用いることによって、ノードとＩＸＳの間でやりとりを行っている。図１４に示すような大規模なマルチノードシステムにおいても、ＩＸＳ内の上位側のチップで障害が発生すると、やはりノード間の転送経路が遮断されるために、全ノードにおいて障害が検出されることになる。
【０００９】
しかしながら、参考例の方法では、ＩＸＳにて発生した障害が全ノードに通知されるため全ノードで障害を検出することとなり、システム内で実行中の全ての命令が異常終了してしまう。例えば、ＩＸＳ内の一部のチップの障害が全ノードに波及する。特に、ノード数が多い大規模構成のマルチノードシステムでは、なるべく障害の波及を狭い範囲に抑え、全ノードへの障害波及をできるだけ避けることが望ましい。
【００１０】
よって、本発明の目的は、ＩＸＳで障害が発生した場合にその障害の影響が全ノードに及ぶことを回避可能としたマルチノードシステム（装置）と処理方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の態様の一つのマルチノードシステムは、複数のノード相互間を接続するノード間接続装置を備えるマルチノードシステムであって、
上記ノード間接続装置は複数のクロスバ装置を含み、上記クロスバ装置は、複数のポートと、上記複数のポート相互間を接続するクロスバスイッチ部と、上記複数のポートのいずれかへの外部障害信号の到来を検出する障害検出手段と、到来した上記外部障害信号を上記複数のポートのいずれかに出力可能な診断部と、を備え、
上記診断部は、上記ノード間接続装置における上記複数のクロスバ装置の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタと、上記外部障害信号を上記複数のポートに選択的に導出する選択手段と、を備え、上記構成設定レジスタの値に基づいて前記外部障害信号を導出するポートを決定する。
【００１２】
かかる構成とすることによって、ノード間接続装置にて障害が発生した場合に、その障害を全ノードに通知するのではなく、障害が影響するノードにのみ障害を通知し、障害が影響しないノードへは障害を通知せずに運用を継続できるようにしてノード間接続装置の障害が影響するノードの範囲を最小限に抑える。
【００１３】
好ましくは、上記診断部は上記外部障害信号に加えて内部で発生した内部障害信号を上記複数のポートに出力可能であり、上記外部障害信号を上記複数のポートに選択的に導出すると共に上記内部障害信号を上記複数のポートに出力することを特徴とする。それにより、他のクロスバ装置の障害信号（外部障害信号）に加えて自己のクロスバ装置内部で発生した障害信号（内部障害信号）の処理を行うことが可能となる。
【００１４】
好ましくは、上記複数のクロスバ装置の接続構成がファットツリー状であり、構成設定レジスタの設定がファットツリー上の発行元ノードから宛先ノードまでの接続経路に対応して定められる。それにより、複数の接続経路を選択することができる。
【００１５】
好ましくは、上記発行元ノードと宛先ノードとが決まれば上記接続経路が一位に決まる固定経路方式である。それにより、ノード間の接続を特定の接続経路に決定することができる。
【００１６】
上記構成設定レジスタは、上記ノード間接続装置を構成するクロスバ装置が単段か多段かを示す多段・単段フラグレジスタ、多段の場合に下段か上段か示す段数フラグレジスタ、ノード数がいくつあるかを示すノード数フラグレジスタ、を含む。それにより、クロスバ装置の接続構成などを判別可能とする。
【００１７】
また、本発明の一態様の障害処理方法は、複数のノード相互間を接続するノード間接続装置を備えるマルチノードシステムにおける障害処理方法であって、上記ノード間接続装置を複数のクロスバ装置で構成し、各クロスバ装置に上記複数のクロスバ装置の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタを設け、上記構成設定レジスタに記憶されたクロスバ装置の接続構成に従って障害信号を送信するポートを選択する、ことを特徴とする。
【００１８】
かかる構成とすることによって、ノード間接続装置にて障害が発生した場合に、その障害を全ノードに通知するのではなく、障害が影響するノードにのみ障害を通知し、障害が影響しないノードへは障害を通知せずに運用を継続できるようにしてノード間接続装置の障害が影響するノードの範囲を最小限に抑える。
【００１９】
また、本発明の一態様のクロスバ装置（クロスバスイッチ）は、複数のポートと、上記複数のポート相互間を接続するクロスバスイッチ部と、上記複数のポートのいずれかへの外部障害信号の到来を検出する障害検出手段と、到来した上記外部障害信号を上記複数のポートのいずれかに出力可能な診断部と、を備え、上記診断部は、複数のクロスバ装置でノード間接続装置を構成する場合の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタと、障害信号を上記複数のポートに選択的に導出する選択手段と、を備え、上記構成設定レジスタの値に基づいて前記障害信号を導出するポートを決定する。
【００２０】
かかる構成とすることによって、複数のクロスバ装置を組み合わせてノード間接続装置を構成したときに、全ノードに障害信号を導出するのではなく、特定のノードに障害信号を導出して障害が影響するノードの範囲を最小限に抑える。
【発明の効果】
【００２１】
本発明では、ノード間接続装置（ＩＸＳ）にて障害が発生した場合に、その障害発生箇所とシステム構成に応じて、その障害の影響を受けるノードのみに障害を通知し、影響を受けないノードには障害を通知しないことによって、障害の影響する範囲を限定することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明が適用されるマルチノードシステムの例を説明する説明図である。
【図２】マルチノードシステムのＩＸＳ（ノード間接続装置）の構成例を説明する説明図である。
【図３】クロスバチップの構成例を説明する説明図である。
【図４】診断回路の構成例（０〜１５ポート相当部分）を説明する説明図である。
【図５】診断回路の構成例（１６〜３１ポート相当部分）を説明する説明図である。
【図６】ＩＸＳ（５１２ノード）の動作例を説明する説明図である。
【図７】ＩＸＳ（２５６ノード）の動作例を説明する説明図である。
【図８】障害が発生したときの上段のクロスバチップの診断回路（０〜１５ポート相当部分）の動作を説明する説明図である。
【図９】障害が発生したときの上段のクロスバチップの診断回路（１６〜３１ポート相当部分）の動作を説明する説明図である。
【図１０】障害が発生したときの下段クロスバチップの診断回路（０〜１５ポート相当部分）の動作を説明する説明図である。
【図１１】障害が発生したときの下段クロスバチップの診断回路（１６〜３１ポート相当部分）の動作を説明する説明図である。
【図１２】参考例のマルチノードシステムの例を説明する説明図である。
【図１３】参考例のマルチノードシステムの例を説明する説明図である。
【図１４】参考例のＩＸＳの例を説明する説明図である。
【発明を実施するための形態】
【００２３】
以下、図面を参照しつつ、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
【００２４】
（実施例の構成）
図１は、本発明の一実施例としてのマルチノードシステムの概略を示している。同図において、ノードは１つ以上のＣＰＵとＭＭＵを含んで構成される単独で動作可能なコンピュータシステムであり、ＣＰＵに含まれるＲＣＵを介して複数のノードがＩＸＳに接続されてマルチノードシステムを構成している。
【００２５】
図２は、図１に示すＩＸＳの構成が示されている。同図において、ＩＸＳは１つ以上のクロスバチップを含んで構成されており、ＩＸＳに接続されるノード数が、クロスバチップが装備しているポート数を上回る場合にはクロスバチップを多段構成にして、ＩＸＳに接続できるノード数を増やしている。図２に示す例では、ＩＸＳは２段のファットツリー構成となっていて、ノードに直接接続されているクロスバチップを下段のクロスバチップ、下段のクロスバチップ同士を接続しているクロスバチップを上段のクロスバチップと称する。
【００２６】
図３は、図２に示す各ロスバチップの構成例を示している。同図において、入力バッファはノードからの命令および命令に対する応答を格納するためのもので、各ポートごとに個別に用意されている。クロスバスイッチは各ノードからの命令および応答を目的のノードへと振り分けるためのスイッチである。出力バッファはクロスバスイッチを抜けた命令および応答を格納するためのもので、入力バッファ同様に各ポートごとに個別に用意されている。
【００２７】
各入力ポートには障害コード検出回路が接続されている。障害コード検出回路はノードあるいは接続されたクロスバチップで障害が発生した際にノードあるいはクロスバチップから送信される障害通知コード（チップ内部検出障害）を検出する回路である。各出力ポートには障害コード送信回路が接続されている。障害コード送信回路はノードあるいは接続されたクロスバスイッチに対して障害を通知するための障害通知コードを送信する回路である。この障害通知コードとは、ノード間でやりとりされる通常の命令および命令に対する応答とは異なるデータパターンを使用して、命令および応答とは明確に区別されるコードとして定義されている。
【００２８】
診断回路はクロスバチップ内で検出した障害の収集を行い、および障害コード検出回路からの障害通知を受け取り、障害コード送信回路に対して障害通知コードの送信を指示する。図３に示す例では簡略化のためにポート数を絞って記述しているが、入力バッファ、出力バッファ、障害コード検出回路、障害コード送信回路は、クロスバチップが装備するポート数分存在する。
【００２９】
図４及び図５は、図３に示す診断回路の構成を２つの図に分けて示している。図３の例では一部のポートだけを示して全体のポートは省略しているが、図４及び図５に示す例では３２ポートのクロスバチップの例を前提として示している。多段（２段）構成の下段のクロスバチップの場合は、ポート０〜ポート１５の１６ポートがノードに接続されるポート、ポート１６〜ポート３１の１６ポートが上段のクロスバチップに接続されるポートとなる。単段構成のクロスバチップの場合は全３２ポートがノードに接続され、多段（２段）構成の上段のクロスバチップの場合は全３２ポートが下段のクロスバチップに接続される。
繰り返せば、図４は、診断回路のポート０〜ポート１５の障害コード送信回路への出力を生成する部分を示しており、図５は同診断回路のポート１６〜ポート３１の同出力を生成する部分を示している。
【００３０】
図４において、構成レジスタはマルチノードシステムの構成を設定するためのもので、ＩＸＳを構成するクロスバチップが単段（１段）か多段（２段）かを示す１ビットの単段・多段フラグ１００、多段（２段）の場合は下段のクロスバチップか上段のクロスバチップかを示す１ビットの段数フラグ１０１、さらにはノード数がいくつかを示すノード数フラグ１０２を含んでいる。
【００３１】
クロスバチップの装備するポート数が３２ポートの場合には、３２ノードまでが単段構成のＩＸＳとなり、３３ノード以上５１２ノードまでは多段（２段）構成のＩＸＳとなる。ノード数の設定は２のべき乗単位であればよいため、例えばノード数フラグとしては２ビットのレジスタを用意して、６４ノードは"００"、１２８ノードは“０１”、２５６ノードは“１０”、５１２ノードは“１１”のように表すことができる。
【００３２】
ＯＲ回路（ＯＲゲート）１０は障害コード検出回路からの入力の内、ポート１６とポート２４の論理ＯＲを、ＯＲ回路１１は同ポート２０とポート２８の論理ＯＲを、ＯＲ回路１２は同ポート１８とポート２６の論理ＯＲを、ＯＲ回路１３は同ポート２２とポート３０の論理ＯＲを、ＯＲ回路１４は同ポート１７とポート２５の論理ＯＲを、ＯＲ回路１５は同ポート２１とポート２９の論理ＯＲを、ＯＲ回路１６は同ポート１９とポート２７の論理ＯＲを、ＯＲ回路１７は同ポート２３とポート３１の論理ＯＲをそれぞれとる。
【００３３】
ＯＲ回路２０はＯＲ回路１０と１１の論理ＯＲを、ＯＲ回路２１はＯＲ回路１２と１３の論理ＯＲを、ＯＲ回路２２はＯＲ回路１４と１５の論理ＯＲを、ＯＲ回路２３はＯＲ回路１６と１７の論理ＯＲをそれぞれとる。
ＯＲ回路３０はＯＲ回路２０と２１の論理ＯＲを、ＯＲ回路３１はＯＲ回路２２と２３の論理ＯＲをそれぞれとる。ＡＮＤ回路（ＡＮＤゲート）１１０は構成レジスタ内の単段・多段フラグ１００と段数フラグ１０１の論理ＡＮＤをとるもので、多段（２段）構成でかつ上段クロスバチップであるという条件を表している。
【００３４】
セレクタ４０は構成レジスタ内のノード数フラグ１０２の値によって入力を選択し、ノード数フラグの値が“００”であればＯＲ回路３０の出力を、“０１”であればＯＲ回路２０の出力を、“１０”であればＯＲ回路１０の出力を、“１１”であれば障害コード検出回路からの入力の内のポート１６をそれぞれ選択する。セレクタ４１〜５４も図示の如くに同様であり、セレクタ５５であれば、ノード数フラグが“００”ならばＯＲ回路３１の出力を、“０１”であればＯＲ回路２３の出力を、“１０”であればＯＲ回路１７の出力を、“１１”であれば障害コード検出回路からの入力の内のポート３１をそれぞれ選択する。
【００３５】
ＡＮＤ回路６０はＡＮＤ回路１１０の出力とセレクタ４０の出力の論理積（ＡＮＤ）をとり、多段（２段）構成でかつ上段クロスバチップであるという条件が有効である場合にセレクタ４０の出力を有効にする。ＡＮＤ回路６１〜７５についても同様である。
【００３６】
ＯＲ回路８０は、チップ内部検出障害入力と、障害コード検出回路からの入力のうちのポート０と、ＡＮＤ回路６０の論理和（ＯＲ）をとり、障害コード送信回路への出力の内のポート０を生成する。ＯＲ回路８１〜９５についても同様である。
【００３７】
続いて図５において、ＯＲ回路１２０はチップ内部検出障害入力と、障害コード検出回路からの入力の内のポート１６の論理ＯＲをとり、障害コード送信回路への出力の内のポート１６を生成する。ＯＲ回路１２１〜１３５についても同様である。
【００３８】
（実施例の動作の説明）
次に、図６を参照して、ノード間でやりとりされる命令および命令に対する応答の通過経路について説明する。
【００３９】
多段（２段）構成のＩＸＳを使用する場合、ノード間で命令および応答をやりとりするために複数の経路を定義することができる。ファットツリー構成の場合、上段のクロスバチップが複数存在するので、どの上段のクロスバチップを通過するかによって経路が変わってくる。命令および応答ごとに毎回異なった経路を選択することも可能であるが、ここでは命令および応答を送信するノード（以下、「発行元ノード」という。）と、命令および応答を受信するノード（以下、「宛先ノード」という。）が決まればその通信経路が一意に決まる固定経路方式を採用することとする。
【００４０】
この固定経路方式においてもどの上段のクロスバチップを通過するかを選択することができるが、図６に示す例では宛先ノードのノード番号に従って経路を決定している。ここでクロスバチップは３２ポートを装備しており、ＩＸＳは５１２ノードを接続している。１つの下段のクロスバチップは３２ポートの内の１６ポートを使用して１６ノードを接続するため、ＩＸＳ内には下段のクロスバチップは３２個存在する。下段のクロスバチップの残り１６ポートは上段のクロスバチップと接続され、上段のクロスバチップは１６個存在する。
【００４１】
下段のクロスバチップ０に接続されたノード０から、下段のクロスバチップ３１に接続されたノード５１１へ命令を送信する場合を考える。ノード５１１は下段のクロスバチップ３１の中で（０オリジンで）１５番目のノード（１６×３１＋１５）なので、下段のクロスバチップ０はノード０から受信した命令を、上段のクロスバチップ１５に対して命令を送信する。そして上段のクロスバチップ１５は（０オリジンで）３１番目のポートに接続されている下段のクロスバチップ３１に対して命令を送信する。さらに下段のクロスバチップ３１は（０オリジンで）１５番目のポートに接続されているノード５１１へ命令を送信する。以上のようなルールでノード間の命令および応答の通過経路が決定される。
【００４２】
また、図７は、２５６ノード構成のＩＸＳの例について説明している。２５６ノード構成では下段のクロスバチップが１６個と、上段のクロスバチップが８個存在し、１つの下段のクロスバチップが１つの上段のクロスバチップと２ポートで接続されている。そのため、ノード０からノード２４７への命令と、ノード０からノード２５５への命令はどちらも、下段のクロスバチップ０から上段のクロスバチップ７を経由して下段のクロスバチップ１５へと送信されて宛先ノードへと送られる。ただし、この通過経路は下段のクロスバチップと上段のクロスバチップの接続方法（どのポートとどのポートが接続されるか）によって決まるため、あくまで一例に過ぎない。
【００４３】
次に、図６に示す構成で上段のクロスバチップ１５にて障害が発生した場合の動作を図８と図９を参照して説明する。図８は図４の診断回路の構成図に信号の流れを付け加えたものである。
【００４４】
まず、図８は上段のクロスバチップ１５の診断回路のポート０〜ポート１５の部分の動作を説明したものである。チップ内部障害検出入力(1)がアサートされる（有効な状態になる）と、ＯＲ回路８０〜９５の出力(2)が全て有効になり、ポート０〜ポート１５の１６ポートの障害コード送出回路へ障害通知コードの送出指示が行われる。
【００４５】
図９は、上段のクロスバチップ１５の診断回路のポート１６〜ポート３１の部分の動作を説明したものである。同様にチップ内部障害検出入力(1)がアサートされると、ＯＲ回路１２０〜１３５の出力(3)が全て有効になり、ポート１６〜ポート３１の１６ポートの障害コード送出回路へ障害通知コードの送出指示が行われる。
【００４６】
図１０は、下段のクロスバチップ０の診断回路のポート０〜ポート１５の部分の動作を説明したものである。上段のクロスバチップ１５から送出された障害通知コードは、下段のクロスバチップ０のポート３１に入力されるため、診断回路のポート３１の障害コード検出(4)がアサートされる。ここで、構成レジスタの単段・多段フラグ１００は“1"（多段）、段数フラグ１０１は"１"（上段）、また、図５の例は５１２ノード構成であるためノード数フラグ１０２は“１１"（５１２ノード）となっている。ポート３１の障害コード検出(4)がアサートされると、ポート１５のセレクタ５５の出力(5)が構成レジスタのノード数フラグ１０２が“１１”であるため有効となり、さらにポート１５のＡＮＤ回路７５の出力(6)が構成レジスタの単段・多段フラグ１００が“１”かつ段数フラグ１０１が“１”であるため有効となり、よってポート１５のＯＲ回路９５の出力(7)が有効になり、ポート１５の障害コード送出回路へ障害通知コードの送出指示が行われる。ポート０〜ポート１４へはセレクタ４０〜５４の入力がアサートされないため、障害通知コードの送出指示は行われない。下段のクロスバチップ０の診断回路のポート１６〜ポート３１の部分については変化がないので省略する。
【００４７】
同様に、図７の構成で上段クロスバチップ７にて障害が発生した場合の動作を図１１を参照して説明する。図１１も図８と同様に図４に示す診断回路の構成図に信号の流れを付け加えたものである。なお、上段のクロスバチップ７の診断回路の動作に関しては、ポート０〜ポート１５の部分は図８、ポート１６〜ポート３１の部分は図９と同じ動作となるので省略する。
【００４８】
図１１は、下段のクロスバチップ０の診断回路のポート０〜ポート１５の部分の動作を説明したものである。上段のクロスバチップ７から送出された障害通知コードは、下段のクロスバチップ０のポート２３とポート３１に入力されるため、診断回路のポート２３とポート３１の障害コード検出(11)と(12)がアサートされる。ここで、構成レジスタの単段・多段フラグ１００は“１”（多段）、段数フラグ１０１は“１”（上段）、また、図７は２５６ノード構成であるためノード数フラグ１０２は“１０”（２５６ノード）となっている。ポート２３とポート３１の障害コード検出(11)および(12)がアサートされると、ポート７のセレクタ４７の出力(13)とポート１５のセレクタ５５の出力(14)が構成レジスタのノード数フラグ１０２が“１０”であるため有効となり、さらにポート７のＡＮＤ回路６７の出力(15)とポート１５のＡＮＤ回路７５の出力(16)が構成レジスタの単段・多段フラグ１００が“１”かつ段数フラグ１０１が“１”であるため有効となり、よってポート７のＯＲ回路８７の出力(17)とポート１５のＯＲ回路９５の出力(18)が有効になり、ポート７とポート１５の障害コード送出回路へ障害通知コードの送出指示が行われる。ポート０〜ポート６とポート８〜ポート１４へはセレクタ４０〜４６と４８〜５４の入力がアサートされないため、障害通知コードの送出指示は行われない。同様に下段のクロスバチップ０の診断回路のポート１６〜ポート３１の部分については変化がないので省略する。
【００４９】
ここで、説明していない１２８ノードや６４ノード構成でも図４及び図５の診断回路の構成図に従って動作させることによってそれぞれ結果を得ることができる。また、２のべき乗ではないノード数構成の場合も、それを超える２のべき乗(例えば１６０ノードならば２５６ノード)に置き換えることによって同様に考えることができる。
【００５０】
上述したように、実施例の構成レジスタはマルチノードシステムの構成を設定するために、ＩＸＳを構成するクロスバチップが単段（１段）か多段（２段）かを示す１ビットの単段・多段フラグ、多段（２段）の場合は下段のクロスバチップか上段のクロスバチップかを示す１ビットの段数フラグ、さらにはノード数がいくつかを示すノード数フラグを含んでいる。セレクタはノード数フラグに設定された値によって入力の選択を行う。障害が発生した際に、全てのポートに障害通知コードの送信を指示するのではなく、構成レジスタに設定されたＩＸＳの構成に従って障害通知コードの送信を指示するポートを選択する。このようにして、本発明の実施例では、その障害発生箇所とシステム構成に応じて障害通知を送信するノードを限定しているので、障害発生時にその障害が影響するノードの範囲を最小限におさえることができる。
【００５１】
なお、上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５２】
（付記）クロスバ装置
複数のポートと、
前記複数のポート相互間を接続するクロスバスイッチ部と、
前記複数のポートのいずれかへの外部障害信号の到来を検出する障害検出手段と、
到来した前記外部障害信号を前記複数のポートのいずれかに出力可能な診断部と、を備え、
前記診断部は、複数のクロスバ装置でノード間接続装置を構成する場合の接続構成と当該接続構成における自己の接続位置を予め記憶する構成設定レジスタと、前記外部障害信号を前記複数のポートに選択的に導出する選択手段と、を備え、前記構成設定レジスタの値に基づいて前記外部障害信号を導出するポートを決定する、クロスバ装置。
【００５３】
（実施例の効果の説明）
以上説明したように、本発明の実施例においては、以下に記載するような効果を奏する。
本発明の構成では、多段（２段）構成のＩＸＳの上段のクロスバチップで障害が発生した場合に、ＩＸＳに接続されている全ノードに障害通知コードを送信するのではなく、特定のノードのみに障害通知コードを送信しているので、ＩＸＳで発生した障害の波及範囲が限定される。これは先に説明したように、ノード間の通信経路を固定経路にして、送信元ノードと宛先ノードが決まればその通信経路が一意に決まるので、障害が発生した上段のクロスバチップを経由せずに通信が実施できるノード同士は、その障害の影響を受けずにノード間の通信を継続できる。
【符号の説明】
【００５４】
１０〜１７，２０〜２３，３０，３１，８０〜９５，１２０〜１３５  ＯＲゲート、４０〜５５  セレクタ、６０〜７５  ＡＮＤゲート、１００  単段・多段フラグレジスタ、１０１  段数フラグレジスタ、１０２  ノード数フラグレジスタ
【図１】
0005685993.tif 000002
【図２】
0005685993.tif 000003
【図３】
0005685993.tif 000004
【図４】
0005685993.tif 000005
【図５】
0005685993.tif 000006
【図６】
0005685993.tif 000007
【図７】
0005685993.tif 000008
【図８】
0005685993.tif 000009
【図９】
0005685993.tif 000010
【図１０】
0005685993.tif 000011
【図１１】
0005685993.tif 000012
【図１２】
0005685993.tif 000013
【図１３】
0005685993.tif 000014
【図１４】
0005685993.tif 000015