(57)【特許請求の範囲】
【請求項１】
第１導電型を有する第１ベース領域と、
前記第１ベース領域上に形成された、第２導電型を有する第２ベース領域と、
前記第２ベース領域上に交互に隣接して形成された、前記第１導電型を有するエミッタ領域、及び、前記第２導電型を有するコンタクト領域と、
各前記エミッタ領域の表面から前記第２ベース領域を貫通し、前記第１ベース領域の一部にまで届くように設けられた溝に、ゲート絶縁膜を介して埋め込み形成された複数のゲート電極と、
前記ゲート電極間に位置する予め定められたピッチごとの前記エミッタ領域を除いて、各前記エミッタ領域及び各前記コンタクト領域と接続されたエミッタ電極と、
前記第１ベース領域の裏面上に順に形成された、前記第１導電型を有するバッファ領域、及び、前記第２導電型を有するコレクタ領域と
を備え、
前記エミッタ電極と接続されていない前記エミッタ領域同士の間に、前記エミッタ電極と接続された複数の前記コンタクト領域が存在する、電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体装置に関し、特にＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などのトレンチゲート付き半導体装置に関するものである。
【背景技術】
【０００２】
従来のＩＧＢＴなどの電力用半導体装置では、半導体基板表面にストライプ状に形成されたトレンチゲートの高密度化により、導通損失を低減することが可能である。トレンチゲート付きＩＧＢＴ（以下「トレンチＩＧＢＴ」）では、半導体基板に、その表面から裏面に向かって順に、ｎ型エミッタ領域及びｐ型コンタクト領域と、ｐ型ベース領域と、ｎ型ベース領域と、ｎ型バッファ領域と、ｐ型コレクタ領域とが形成される。【０００３】
トレンチゲートは、平面視においてストライプ状に形成されることが多く、ｎ型エミッタ領域と隣接するように、ｎ型エミッタ領域及びｐ型ベース領域を貫き、ｎ型ベース領域の一部にまで届くように形成されている。また、各トレンチゲートに隣接するｎ型エミッタ領域の外側にｐ型コンタクト領域が形成されている。【０００４】
次に、トレンチＩＧＢＴの動作について説明する。トレンチＩＧＢＴでは、表面側のｎ型エミッタ領域から、電子をトレンチゲートに隣接したｐ型ベース領域へ注入する。このｐ型ベース領域への電子の注入度合は、トレンチゲートに印加する電圧を制御することにより変更される。即ち、オフ電圧が印加された状態では、表面側のｎ型エミッタ領域から、電子がｐ型ベース領域に注入されず、導通がオフとなる。一方、オン電圧が印加された状態では、表面側のｎ型エミッタ領域から、電子がｐ型ベース領域に注入される結果、ｎ型ベース領域にも注入されることになる。また、当該オン状態では、裏側面のｐ型コレクタ領域から、正孔がｎバッファ領域を経由してｎ型ベース領域に注入される。即ち、表面側から電子が注入され、裏面側から正孔が注入されることで、オン状態のｎ型ベース領域の電子及び正孔のキャリア濃度が、もとのｎ型ベース領域の電子濃度の２桁以上の電子濃度、正孔濃度となる伝導度変調効果が起こる。これにより、ｎ型ベース領域の抵抗が非常に低くなり導通損失を低減することが可能となっている。【０００５】
なお、トレンチＩＧＢＴの構造の一種として、ストライプ状に繰り返して形成されるトレンチゲートの間の特定領域にｎ型エミッタ領域等を形成せずに、ｐ型ベース領域が半導体基板表面に露出して形成される構造が提案されている（例えば特許文献１の図６４及び図７０）。図６４及び図７０では、トレンチゲート間に交互にｎ型エミッタ領域が形成されていない構造、一般的には間引きと呼ばれる構造が開示されている。このような構造によれば、導通損失を先のトレンチＩＧＢＴと同程度にしながら、トレンチＩＧＢＴの短絡時のコレクタ電流を低減することが可能となっている。【０００６】
また、トレンチゲートの高密度化に加え、導通損失をよりいっそう低減すべく、ｎ型ベース領域の厚みをより薄くすることが提案されている（例えば非特許文献１）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−１３９５１０号公報
【非特許文献】
【０００８】
【非特許文献１】Thomas Raker,et al, "Limits of Strongly Punch-Through Designed IGBTs", Proceedings of the 23rd International Symposium on Power Semiconductor Devices and ICs(ISPSD), P.100-P.103
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、非特許文献１で示されているように、ｎ型ベース領域が薄厚化された構成では、スイッチング動作時（具体的にはコレクタ電流を早く遮断する動作時、言い換えれば、小さいゲート抵抗素子で駆動する場合、さらに具体的に言えばチップ面積が１ｃｍ２のＩＧＢＴに数Ωのゲート抵抗を接続して駆動する場合）に、ＩＧＢＴチップの内部で電流の不均一性が発生する。この電流の不均一性は、ＩＧＢＴ内の局所的な領域でのアバランシェ降伏による電流集中、即ちカレントフィラメントと呼ばれる現象に起因するものである。このような電流集中に起因する電流の不均一性が発生すると、コレクタ電圧波形において不連続性（急激な変化）が発生してしまうので、ＩＧＢＴの周辺回路（周辺機器）が誤動作してしまう可能性があった。また、特許文献１の構造でｎ型ベース領域が薄厚化された場合、言い換えれば、ウェハ厚みが薄くなった場合においても、コレクタ電圧波形の不連続性を抑制することができなかった。【００１０】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、電流遮断時のコレクタ電圧波形における不連続性を抑制可能な技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る電力用半導体装置は、第１導電型を有する第１ベース領域と、前記第１ベース領域上に形成された、第２導電型を有する第２ベース領域と、前記第２ベース領域上に交互に隣接して形成された、前記第１導電型を有するエミッタ領域、及び、前記第２導電型を有するコンタクト領域と、各前記エミッタ領域の表面から前記第２ベース領域を貫通し、前記第１ベース領域の一部にまで届くように設けられた溝に、ゲート絶縁膜を介して埋め込み形成された複数のゲート電極とを備える。また、前記電力用半導体装置は、前記ゲート電極間に位置する予め定められたピッチごとの前記エミッタ領域を除いて、各前記エミッタ領域及び各前記コンタクト領域と接続されたエミッタ電極と、前記第１ベース領域の裏面上に順に形成された、前記第１導電型を有するバッファ領域、及び、前記第２導電型を有するコレクタ領域とを備える。前記エミッタ電極と接続されていない前記エミッタ領域同士の間に、前記エミッタ電極と接続された複数の前記コンタクト領域が存在する。
【発明の効果】
【００１２】
本発明によれば、エミッタ電極と接続されないエミッタ領域が、予め定められたピッチごとに配置されている。したがって、大電流の遮断時に発生する電流集中の移動を停止させることができ、コレクタ電圧波形の不連続性を抑制することができる。【００１３】
この発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係るトレンチＩＧＢＴの構成を模式的に示す断面図である。
【図２】実施の形態１に係るトレンチＩＧＢＴの製造工程を模式的に示す断面図である。
【図３】実施の形態１に係るトレンチＩＧＢＴの製造工程を模式的に示す断面図である。
【図４】実施の形態１に係るトレンチＩＧＢＴの製造工程を模式的に示す断面図である。
【図５】実施の形態１に係るトレンチＩＧＢＴの作用効果を説明するための図である。
【図６】実施の形態１に係るトレンチＩＧＢＴの作用効果を説明するための図である。
【図７】実施の形態１に係るトレンチＩＧＢＴの作用効果を説明するための図である。
【図８】実施の形態２に係るトレンチＩＧＢＴの構成を模式的に示す断面図である。
【発明を実施するための形態】
【００１５】
＜実施の形態１＞
以下においては、本発明の実施の形態１として、耐圧クラスが６００Ｖである縦型のトレンチＩＧＢＴに本発明を適用した場合を例にして説明する。図１は、本発明の実施の形態１に係るトレンチＩＧＢＴの構成を模式的に示す断面図である。
【００１６】
図１に示されるように、このトレンチＩＧＢＴは、ｎ型（第１導電型）を有するｎ型ベース領域１（第１ベース領域）と、ｐ型（第２導電型）を有する複数のｐ型ベース領域２（第２ベース領域）と、ｎ型（第１導電型）を有する複数のｎ型エミッタ領域３と、ｐ型（第２導電型）を有する複数のｐ型コンタクト領域４と、複数のゲート絶縁膜５と、複数のトレンチゲート電極（ゲート電極）６と、層間絶縁膜７と、エミッタ電極８と、ｎ型（第１導電型）を有するｎ型バッファ領域９と、ｐ型（第２導電型）を有するｐ型コレクタ領域１０と、コレクタ電極１１とを備えて構成されている。
【００１７】
＜製造方法＞
次に、図１〜図４を用いて、本実施の形態１に係るトレンチＩＧＢＴの製造方法について説明する。なお、図２（ａ）〜図４（ａ）は、製造工程ごとのトレンチＩＧＢＴの構成を示す平面図であり、図２（ｂ）〜図４（ｂ）は、当該構成を示す断面図である。
【００１８】
まず、図２（ａ），（ｂ）に示すように、ＦＺ（Float Zone）法で作成されたｎ型のシリコン基板２１を用意する。なお、シリコン基板２１には、以下に説明する工程を行うことによってｐ型ベース領域２などの各種領域が選択的に形成されるが、当該各種領域が形成されなかった残余の部分は、ｎ型ベース領域１（ドリフト層）となる。
【００１９】
上記用意したシリコン基板２１表面の予め定められた位置に、イオン注入と熱処理とを行うことによりｐ型ベース領域２を形成する。図２（ａ），（ｂ）には、ｐ型ベース領域２が、シリコン基板２１全面に形成された例が示されている。こうして、ｐ型ベース領域２がｎ型ベース領域１上に形成される。なお、ｐ型ベース領域２の厚みとしては、１〜４μｍの範囲の値とする。
【００２０】
引き続き、シリコン基板２１表面の予め定められた位置に、イオン注入と熱処理とを行うことによりｎ型エミッタ領域３及びｐ型コンタクト領域４を形成する。図２（ａ），（ｂ）には、ストライプ状のｎ型エミッタ領域３及びｐ型コンタクト領域４が、予め定められたピッチ（一定ピッチ）で交互に繰り返して配設されており、これらは互いに隣接するように形成されている。こうして、ｎ型エミッタ領域３及びｐ型コンタクト領域４が、ｐ型ベース領域２上に交互に隣接して形成される。なお、ｎ型エミッタ領域３の厚みは、ｐ型コンタクト領域４の厚みよりも薄く形成されている。
【００２１】
次に、図３（ａ），（ｂ）に示すように、各ｎ型エミッタ領域３の表面からｎ型ベース領域１まで貫通する溝を設ける。ここでは、ｎ型エミッタ領域３及びｐ型ベース領域２を貫き、ｎ型ベース領域１の一部に到達する（ｎ型ベース領域１の上部をくり抜く）ように溝が設けられる。この溝の深さとしては、ｐ型ベース領域２よりも厚い１〜８μｍの範囲の値とする。なお、平面視では、この溝は、隣り合う二つのｐ型コンタクト領域４に沿って、それらの間のｎ型エミッタ領域３を区分するように設けられる。
【００２２】
それから、図３（ａ），（ｂ）に示すように、この溝の内壁に沿ってゲート絶縁膜５を形成する。そして、ゲート絶縁膜５が形成された溝の内部に、ｎ型のポリシリコンを埋め込み、トレンチゲート電極６を形成する。
【００２３】
ここで、互いに対向する任意のトレンチゲート電極６同士によって挟まれるｎ型エミッタ領域３及びｐ型コンタクト領域４のうち、予め定められたピッチごとに配置された領域を、ｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａとし、それ以外の領域を、ｎ型エミッタ領域３ｂ及びｐ型コンタクト領域４ｂとする。ただし、以下の説明では、ｎ型エミッタ領域３ａ，３ｂを区別しない場合には、ｎ型エミッタ領域３と記載し、同様に、ｐ型コンタクト領域４ａ，４ｂを区別しない場合には、ｐ型コンタクト領域４と記載するものとする。ｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａが配置される上記予め定められたピッチは、例えばトレンチゲート電極６のピッチの１０倍〜５０倍の範囲である。
【００２４】
次に、図４（ａ），（ｂ）に示すように、トレンチゲート電極６などが形成されたシリコン基板２１の表面を覆うように、シリコン酸化膜などの材料からなる層間絶縁膜７を形成する。なお、この層間絶縁膜７には、ｐ型コンタクト領域４ａ及びｎ型エミッタ領域３ａを露出しないが、ｐ型コンタクト領域４ｂと、ｎ型エミッタ領域３ｂのうち当該ｐ型コンタクト領域４ｂ側の部分とを露出する開口領域７ａが設けられる。
【００２５】
それから、図１に示すように、上記予め定められたピッチごとのトレンチゲート電極６間に位置するｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａを除いて、各ｎ型エミッタ領域３及び各ｐ型コンタクト領域４（具体的にはｎ型エミッタ領域３ｂ及びｐ型コンタクト領域４ｂ）と電気的に接続されるエミッタ電極８を形成する。
【００２６】
そして、ｎ型ベース領域１の裏面上にｎ型バッファ領域９及びｐ型コレクタ領域１０を順に形成する。即ちｎ型ベース領域１の裏面上（図１の下側の面）にｎ型バッファ領域９を形成し、ｎ型バッファ領域９の裏面上（図１の下側の面）にｐ型コレクタ領域１０を形成する。そして、ｐ型コレクタ領域１０に電気的に接続するコレクタ電極１１を形成する。こうして、図１に示したトレンチＩＧＢＴが製造される。なお、表面側のｎ型エミッタ領域３及びｐ型コンタクト領域４から、裏面側のｐ型コレクタ領域１０までの厚み（図１に示される厚みＴ）は、例えば、４０〜７０μｍであるものとする。耐圧クラスが６００Ｖ〜７００Ｖの縦型のトレンチＩＧＢＴにおいてアバランシェ耐圧を確保するためには、例えば４０μｍ以上のウェハ厚みが必要であり、本発明の効果が特に得られるのはウェハの厚みが例えば４０μｍ〜６０μｍの範囲である。また、耐圧クラスが１２００Ｖ〜１４００Ｖである縦型のトレンチＩＧＢＴにおいては、厚みＴは、例えば、７０〜１３０μｍであることが好ましい。また、先行技術文献などで提案されているようなｎ型エミッタ領域が形成されない間引きに相当する構造と、本実施の形態１に係る構造とは明らかに異なるものである。
【００２７】
＜作用効果＞
次に、以上のような本実施の形態１に係るトレンチＩＧＢＴ（以下「新規トレンチＩＧＢＴ」と呼ぶこともある）の作用及び効果について、それと関連する従来のトレンチＩＧＢＴ（以下「関連トレンチＩＧＢＴ」と呼ぶこともある）と比較しながら説明する。
【００２８】
図５（ａ）及び図５（ｂ）は、それぞれ関連トレンチＩＧＢＴ及び新規トレンチＩＧＢＴの一部の領域を模式的に示す断面図である。図６（ａ）及び図６（ｂ）は、それぞれ関連トレンチＩＧＢＴ及び新規トレンチＩＧＢＴにおいて大電流を遮断した場合の、コレクタ電流及びコレクタ電圧の時間応答波形を示す図である。図７（ａ）及び図７（ｂ）は、それぞれ関連トレンチＩＧＢＴ及び新規トレンチＩＧＢＴにおいて大電流を遮断した場合の電子電流密度分布を、複数時間について示す断面図である。なお、図６の時間応答波形、及び、図７の電子電流密度分布は、６０μｍの厚みを有し、トレンチゲート電極６のピッチとしては４μｍのピッチを有するデバイスに対するシミュレーションにより得られたものである。６００ＶクラスのＩＧＢＴの素子サイズは１ｃｍ２で、ＩＧＢＴに１０Ωのゲート抵抗素子を接続して駆動している。図５（ｂ）では、ｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａが配置されるピッチは、トレンチゲート電極６のピッチ（ここでは４μｍ）の１７倍である６８μｍとしている。
【００２９】
まず、図５（ａ）及び図５（ｂ）を用いて関連トレンチＩＧＢＴ及び新規トレンチＩＧＢＴの構成上の差異点について説明する。
【００３０】
図５（ａ）に示される関連トレンチＩＧＢＴでは、互いに対向するトレンチゲート電極６同士の間に挟まれた、ｐ型コンタクト領域４と、その両側に設けられた二つのｎ型エミッタ領域３と、これらと接触するエミッタ電極８の部分とを一つの単位セルとみなし、図５（ａ）の左側から右側に、単位セルｃ１，ｃ２，ｃ３，…，ｃ１５，ｃ１６，ｃ１７がこの順で繰り返し設けられている。なお、各単位セルｃ１〜ｃ１７の構造は互いに同一としている。
【００３１】
一方、図５（ｂ）に示される新規トレンチＩＧＢＴでは、関連トレンチＩＧＢＴの単位セルｃ１７に対応するｎ型エミッタ領域３及びｐ型コンタクト領域４上には、開口領域７ａが設けられておらず、エミッタ電極８はこれら領域と接触していない。即ち、新規トレンチＩＧＢＴでは、単位セルｃ１７が設けられずに、単位セルｃ１，ｃ２，ｃ３，…，ｃ１５，ｃ１６が繰り返し設けられている。このような新規トレンチＩＧＢＴでは、関連トレンチＩＧＢＴの単位セルｃ１７の領域が、ｎ型エミッタ領域３のうちのｎ型エミッタ領域３ａ、及び、ｐ型コンタクト領域４のうちのｐ型コンタクト領域４ａに対応しており、単位セルｃ１７と単位セルｃ１７との間のピッチが、上記予め定められたピッチに対応している。
【００３２】
次に、図６（ａ）及び図７（ａ）を用いて、関連トレンチＩＧＢＴのシミュレーション結果について説明する。なお、図６（ａ）においては、コレクタ電圧波形が実線で示され、コレクタ電流波形が点線で示されている（図６（ｂ）も同様）。また、図７（ａ）においては、図５の単位セル及び単位セルに対応する領域を３２個設けた場合のシミュレーション結果が示されており、白色から黒色になるにつれて電子電流密度分布が小さくなることを意味している（図７（ｂ）も同様）。
【００３３】
図６（ａ）に示されるように、関連トレンチＩＧＢＴでは、矢印で示した箇所（ここでは２箇所）において、コレクタ電圧が急激に変化している。このコレクタ電圧波形に矢印で示した不連続性（急激な変化）は、ｎ型ベース領域１が薄い場合、即ちトレンチＩＧＢＴの厚みが薄い場合に発生する。
【００３４】
図７（ａ）には、上記矢印で示した不連続性（急激な変化）の原因が、現れていると考えられる。即ち、時間１．６４μｓにて３２個の単位セル中に若干の電子電流の不均一性が出現し、１．７μｓにて数箇所（図７に示される破線矢印）で電流集中（カレントフィラメント）が出現している。そして、１．８μｓにて、ほぼ右側半分の単位セルのみに電流集中が出現し、さらに１．８８μｓにて、右側の数個の単位セルのみに電流集中が出現している。
【００３５】
このように、ｎ型ベース領域１が薄い関連トレンチＩＧＢＴでは部分的に電流が集中し、かつ、破線矢印で示される電流集中箇所が時間とともにランダムに移動した結果、図６（ａ）に示されるコレクタ電圧の不連続性が出現したと考えられる。なお、トレンチＩＧＢＴの各セルは同じ構造で形成しようとしても、製造工程中に何からの要因で完全に同じ構造で形成することができないため、電流遮断時にどうしても面内で電流分布に偏りが生じてしまい、関連トレンチＩＧＢＴでは当該偏りを制御することができない。また、当該偏りを制御するためには、局所的なアバランシェを発生させない構造、例えば、非特許文献１に示唆されているｎ型ベース領域１の厚みを厚くする構造が考えられるが、この構造では、当該厚みを厚くする結果として導通損失が低減できなくなる。
【００３６】
次に、図６（ｂ）及び図７（ｂ）を用いて、新規トレンチＩＧＢＴのシミュレーション結果について説明する。図６（ｂ）に示されるように、新規トレンチＩＧＢＴでは、電圧が落ち込む箇所（電流がゼロになる箇所）を除けば、電圧の不連続性が解消していることが分かる。
【００３７】
また、図７（ｂ）に示されるように、単位セルｃ１７に対応するｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａとエミッタ電極８とが接触していないため、時間１．７μｓにて一組のｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａと、その隣の別の一組のｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａとの間の領域（単位セルｃ１〜ｃ１６）に電流集中が発生する（図７に示される破線矢印）。とりわけ、単位セルｃ１７に隣接する単位セルｃ１，ｃ１６の電子電流密度が、単位セルｃ２〜ｃ１５より高くなる。この電流の集中は、１．９６μｓ程度まで出現するが、関連トレンチＩＧＢＴのように破線矢印で示される電流集中箇所は時間とともに移動しない。
【００３８】
以上のような本実施の形態１に係るトレンチＩＧＢＴによれば、エミッタ電極８と接続されないフローティングのｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａが、予め定められたピッチごとに規則正しく配置されている。したがって、大電流の遮断時に、ｎ型エミッタ領域３ｂ及びｐ型コンタクト領域４ｂ（即ちｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａの両側の領域）において優先的にアバランシェ降伏を生じさせることができ、電流集中の移動を停止させることができる（図７（ｂ））。この結果、コレクタ電圧波形の不連続性を抑制することができるので（図６（ｂ））、トレンチＩＧＢＴの周辺回路の誤動作を抑制することができると考えられる。また、大電流の遮断時のみならず、通常の電流遮断時において、例えばコレクタ電圧が高い場合や寄生インダクタンスが大きい場合でも、コレクタ電圧波形の不連続性を抑制することができる。
【００３９】
なお、電流集中箇所が移動しないことにより、この箇所でシリコンの格子温度が局所的に高くなるとも考えられるが、図５（ｂ）に示すように、予め定められたピッチごとに規則正しく、ＩＧＢＴのチップ全体に均等に電流集中を和らげることが可能な電流集中領域を配置していること、及び、Ｌｉｇｈｔ  Ｐｕｎｃｈ  Ｔｈｒｏｕｇｈ（ＬＰＴ）型と呼ばれる厚みの薄いトレンチＩＧＢＴで、ＩＧＢＴを小さいゲート抵抗素子で駆動する場合では、電流遮断の時間が短くなることから、局所的な格子温度上昇は抑制される。言い換えれば、デバイスシミュレーションにより、所望の電流遮断時間が得られるように、ｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａを配置するピッチと、ゲート抵抗値とを適切に設計することで、ＩＧＢＴの不具合に繋がるような局所的な格子温度の上昇を抑えることが可能となる。
【００４０】
＜実施の形態２＞
図８は、本発明の実施の形態２に係るトレンチＩＧＢＴの構成を模式的に示す断面図である。なお、本実施の形態２に係るトレンチＩＧＢＴにおいて、実施の形態１で説明した構成要素と同一または類似するものについては同じ符号を付し、異なる点を中心に以下説明する。
【００４１】
実施の形態１では、エミッタ電極８は、予め定められたピッチごとのトレンチゲート電極６間に位置するｎ型エミッタ領域３ａ及びｐ型コンタクト領域４ａを除いて、各エミッタ領域３及び各コンタクト領域４と接続されていた。これに対して、本実施の形態２では、層間絶縁膜７には、ｎ型エミッタ領域３ａを露出しないが、ｐ型コンタクト領域４ａと、ｐ型コンタクト領域４ｂと、ｎ型エミッタ領域３ｂの一部とを露出する開口領域７ａが設けられている。
【００４２】
即ち、本実施の形態２では、エミッタ電極８は、予め定められたピッチごとのトレンチゲート電極６間に位置するｎ型エミッタ領域３ａを除いて、各ｎ型エミッタ領域３及び各ｐ型コンタクト領域４（具体的にはｎ型エミッタ領域３ｂ及びｐ型コンタクト領域４ａ，４ｂ）と電気的に接続されている。このような構成によれば、図７（ｂ）に示したような電子電流密度分布と同様の電子電流密度分布が得られ、実施の形態１と同様にコレクタ電圧波形の不連続性を抑制することができる。併せて、裏面側のコレクタ電極１１から注入された正孔を、表面側のｐ型コンタクト領域４ｂに加えてｐ型コンタクト領域４ａからもエミッタ電極８に排出することができるので、比較的安定した動作が実現できる。
【００４３】
なお、以上の説明では、第１導電型をｎ型、第２導電型をｐ型として説明したが、これとは逆の構成、即ち第１導電型をｐ型、第２導電型をｎ型とする構成であっても構わない。
【００４４】
また、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【００４５】
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００４６】
１  ｎ型ベース領域、２  ｐ型ベース領域、３，３ａ，３ｂ  ｎ型エミッタ領域、４，４ａ，４ｂ  ｐ型コンタクト領域、５  ゲート絶縁膜、６  トレンチゲート電極、８  エミッタ電極、９  ｎ型バッファ領域、１０  ｐ型コレクタ領域。
【図１】
0005832670.tif 000002
【図２】
0005832670.tif 000003
【図３】
0005832670.tif 000004
【図４】
0005832670.tif 000005
【図５】
0005832670.tif 000006
【図６】
0005832670.tif 000007
【図８】
0005832670.tif 000008
【図７】
0005832670.tif 000009