(57)【特許請求の範囲】
【請求項１】
第１アナログ信号及び第２アナログ信号をそれぞれデジタルデータに変換するＡ／Ｄ変換器であって、
前記第１アナログ信号及び前記第２アナログ信号を順番に入力するための入力端子と、
第１キャパシタ及び第２キャパシタと、
基準電圧源に接続される基準電圧線と、
時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、
第１入力端子及び第２入力端子を有し、前記第１入力端子に供給された入力電圧と前記第２入力端子に供給された閾値電圧との比較結果に応じた出力信号を出力する比較器と、
前記比較器の前記第１入力端子に供給された入力電圧が変化し始めてから前記比較器の前記出力信号が変化するまでの時間に対応するデジタルデータを出力する出力回路と
を備え、
前記第１キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に入力された前記第１アナログ信号は、前記第１キャパシタを介して前記参照信号供給線と前記比較器の前記第１入力端子とが接続された状態において前記参照信号供給線に前記参照信号が供給されることによってデジタルデータに変換され、
前記第２キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に入力された前記第２アナログ信号は、前記第２キャパシタを介して前記参照信号供給線と前記比較器の前記第１入力端子とが接続された状態において前記参照信号供給線に前記参照信号が供給されることによってデジタルデータに変換される
ことを特徴とするＡ／Ｄ変換器。
【請求項２】
前記第１キャパシタを介して前記参照信号供給線と前記比較器の前記第１入力端子とが接続された状態において前記第２キャパシタを介して前記入力端子と前記基準電圧線とが接続されることを特徴とする請求項１に記載のＡ／Ｄ変換器。
【請求項３】
前記閾値電圧は前記基準電圧源が供給する基準電圧に前記比較器のオフセット電圧を加えた電圧であることを特徴とする請求項１又は２に記載のＡ／Ｄ変換器。
【請求項４】
前記比較器の前記第１入力端子と前記基準電圧線とを接続する第１スイッチと、
前記比較器の前記第２入力端子と前記比較器の出力端子とを接続する第２スイッチと、
前記比較器の前記第２入力端子に接続された第３キャパシタと
を更に備えることを特徴とする請求項１乃至３の何れか１項に記載のＡ／Ｄ変換器。
【請求項５】
前記閾値電圧は前記基準電圧源が供給する基準電圧に等しいことを特徴とする請求項１又は２に記載のＡ／Ｄ変換器。
【請求項６】
前記参照信号はランプ信号であることを特徴とする請求項１乃至５の何れか１項に記載のＡ／Ｄ変換器。
【請求項７】
前記比較器の前記第１入力端子は非反転入力端子であり、前記比較器の前記第２入力端子は反転入力端子であることを特徴とする請求項１乃至６の何れか１項に記載のＡ／Ｄ変換器。
【請求項８】
請求項１乃至７の何れか１項に記載のＡ／Ｄ変換器と、
複数の画素を有し、それぞれの画素についてアナログ信号を生成するアナログ信号生成部と、
前記アナログ信号を前記Ａ／Ｄ変換器に供給して前記アナログ信号に対応するデジタルデータを出力させる制御部と
を備えることを特徴とする固体撮像装置。
【請求項９】
前記アナログ信号生成部が生成するアナログ信号は、光電変換により得られた電荷に依存する画素信号と、画素のリセット時のノイズ信号とを含み、
前記制御部は、前記複数の画素の第１画素の前記画素信号を前記第１アナログ信号として前記Ａ／Ｄ変換器に供給してデジタルデータを出力させ、前記複数の画素の第２画素の前記ノイズ信号を前記第２アナログ信号として前記Ａ／Ｄ変換器に供給してデジタルデータを出力させる
ことを特徴とする請求項８に記載の固体撮像装置。
【請求項１０】
前記アナログ信号生成部は、前記複数の画素からの信号を増幅する増幅回路を更に備え、
前記増幅回路は、前記複数の画素から供給された画素のリセットレベルの信号に基づいて前記ノイズ信号を生成し、光電変換により発生した電荷に応じた信号が前記リセットレベルの信号に重畳した信号に基づいて前記画素信号を生成する
ことを特徴とする請求項９に記載の固体撮像装置。
【請求項１１】
入力端子と、
第１キャパシタ及び第２キャパシタと、
基準電圧線と、
ランプ信号線と、
非反転入力端子及び反転入力端子を有する差動入力型の比較器と、
カウント値が供給され、前記比較器の出力信号が変化した時点で供給されている前記カウント値を出力するラッチ回路と、
前記第１キャパシタが前記入力端子と前記基準電圧線との間に接続された状態と前記第１キャパシタが前記ランプ信号線と前記比較器の前記非反転入力端子との間に接続された状態とを切り替えるスイッチ群と、
前記第２キャパシタが前記入力端子と前記基準電圧線との間に接続された状態と前記第２キャパシタが前記ランプ信号線と前記比較器の前記非反転入力端子との間に接続された状態とを切り替えるスイッチ群と
を備えることを特徴とするＡ／Ｄ変換器。
【請求項１２】
前記第１キャパシタを介して前記ランプ信号線と前記比較器の前記非反転入力端子とが接続された状態において前記第２キャパシタを介して前記入力端子と前記基準電圧線とが接続されることを特徴とする請求項１１に記載のＡ／Ｄ変換器。
【請求項１３】
第１アナログ信号及び第２アナログ信号を順番に入力するための入力端子と、
第１キャパシタ及び第２キャパシタと、
基準電圧源に接続される基準電圧線と、
時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、
第１入力端子及び第２入力端子を有し、前記第１入力端子に供給された入力電圧と前記第２入力端子に供給された閾値電圧との比較結果に応じた出力信号を出力する比較器と、
前記比較器の前記第１入力端子に供給された入力電圧が変化し始めてから前記比較器の前記出力信号が変化するまでの時間に対応するデジタルデータを出力する出力回路と、
前記第１キャパシタ及び前記第２キャパシタの接続先を切り替えるスイッチ群と
を備えるＡ／Ｄ変換器の制御方法であって、
前記第１キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に前記第１アナログ信号を入力した後に、前記第１キャパシタを介して前記参照信号供給線と前記比較器の前記第１入力端子とが接続された状態において前記参照信号供給線に前記参照信号を供給する工程と、
前記第２キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に前記第２アナログ信号を入力した後に、前記第２キャパシタを介して前記参照信号供給線と前記比較器の前記第１入力端子とが接続された状態において前記参照信号供給線に前記参照信号を供給する工程と、
を含むことを特徴とする制御方法。
【請求項１４】
前記第１キャパシタを介して前記参照信号供給線と前記比較器の前記第１入力端子とが接続された状態において前記第２キャパシタを介して前記入力端子と前記基準電圧線とが接続されることを特徴とする請求項１３に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置、Ａ／Ｄ変換器およびその制御方法に関する。
【背景技術】
【０００２】
Ａ／Ｄ変換器を内蔵したＣＭＯＳイメージセンサの動作を高速化するために、画素からのアナログ信号の読み出しと、読み出したアナログ信号のＡ／Ｄ変換を並行して行うことが提案されている。例えば、特許文献１には、ランプ型Ａ／Ｄ変換器に２つのキャパシタを設け、ある行の画素信号を一方のキャパシタに保持し、保持された画素信号をＡ／Ｄ変換するとともに、次の行の画素信号を他方のキャパシタに書き込むことが記載されている。各キャパシタにおいて、一方の電極が基準電圧に固定され、他方の電極が画素に接続される。そして、画素に接続されていた電極を比較器につなぎかえることによって、キャパシタに保持された画素信号がＡ／Ｄ変換される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−０６７３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された技術ではキャパシタ間のクロストークにより、Ａ／Ｄ変換後のデジタルデータにノイズが混入して画質が低下する。例えば、第ｎ行の画素信号をＡ／Ｄ変換している間に次の第ｎ＋１行の画素信号を他方のキャパシタに書き込むため、キャパシタ間のクロストークにより第ｎ＋１行の画素信号がＡ／Ｄ変換中の第ｎ行の画素信号にノイズとして混入する。クロストークの原因として、画素信号が供給される電極間の寄生容量を介したクロストークと、基準電源に接続された電極間の共通インピーダンスを介したクロストークがある。そこで、本発明はアナログ信号をそれぞれが保持する２つのキャパシタを含むＡ／Ｄ変換器においてキャパシタ間のクロストークを軽減する技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題に鑑みて、本発明の第１側面は、第１アナログ信号及び第２アナログ信号をそれぞれデジタルデータに変換するＡ／Ｄ変換器であって、前記第１アナログ信号及び前記第２アナログ信号を順番に入力するための入力端子と、第１キャパシタ及び第２キャパシタと、基準電圧源に接続される基準電圧線と、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、第１入力端子及び第２入力端子を有し、前記第１入力端子に供給された入力電圧と前記第２入力端子に供給された閾値電圧との比較結果に応じた出力信号を出力する比較器と、前記比較器の前記第１入力端子に供給された入力電圧が変化し始めてから前記比較器の前記出力信号が変化するまでの時間に対応するデジタルデータを出力する出力回路とを備え、前記第１キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に入力された前記第１アナログ信号は、前記第１キャパシタを介して前記参照信号供給線と前記比較器の前記第１入力端子とが接続された状態において前記参照信号供給線に前記参照信号が供給されることによってデジタルデータに変換され、前記第２キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に入力された前記第２アナログ信号は、前記第２キャパシタを介して前記参照信号供給線と前記比較器の前記第１入力端子とが接続された状態において前記参照信号供給線に前記参照信号が供給されることによってデジタルデータに変換されることを特徴とするＡ／Ｄ変換器を提供する。本発明の第２側面は、入力端子と、第１キャパシタ及び第２キャパシタと、基準電圧線と、ランプ信号線と、非反転入力端子及び反転入力端子を有する差動入力型の比較器と、カウント値が供給され、前記比較器の出力信号が変化した時点で供給されている前記カウント値を出力するラッチ回路と、前記第１キャパシタが前記入力端子と前記基準電圧線との間に接続された状態と前記第１キャパシタが前記ランプ信号線と前記比較器の前記非反転入力端子との間に接続された状態とを切り替えるスイッチ群と、前記第２キャパシタが前記入力端子と前記基準電圧線との間に接続された状態と前記第２キャパシタが前記ランプ信号線と前記比較器の前記非反転入力端子との間に接続された状態とを切り替えるスイッチ群とを備えることを特徴とするＡ／Ｄ変換器を提供する。本発明の第３側面は、第１アナログ信号及び第２アナログ信号を順番に入力するための入力端子と、第１キャパシタ及び第２キャパシタと、基準電圧源に接続される基準電圧線と、時間的に変化する参照信号を生成する信号源に接続される参照信号供給線と、第１入力端子及び第２入力端子を有し、前記第１入力端子に供給された入力電圧と前記第２入力端子に供給された閾値電圧との比較結果に応じた出力信号を出力する比較器と、前記比較器の前記第１入力端子に供給された入力電圧が変化し始めてから前記比較器の前記出力信号が変化するまでの時間に対応するデジタルデータを出力する出力回路と、前記第１キャパシタ及び前記第２キャパシタの接続先を切り替えるスイッチ群とを備えるＡ／Ｄ変換器の制御方法であって、前記第１キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に前記第１アナログ信号を入力した後に、前記第１キャパシタを介して前記参照信号供給線と前記比較器の前記第１入力端子とが接続された状態において前記参照信号供給線に前記参照信号を供給する工程と、前記第２キャパシタを介して前記入力端子と前記基準電圧線とが接続された状態において前記入力端子に前記第２アナログ信号を入力した後に、前記第２キャパシタを介して前記参照信号供給線と前記比較器の前記第１入力端子とが接続された状態において前記参照信号供給線に前記参照信号を供給する工程とを含むことを特徴とする制御方法を提供する。
【発明の効果】
【０００６】
上記手段により、アナログ信号をそれぞれが保持する２つのキャパシタを含むＡ／Ｄ変換器においてキャパシタ間のクロストークを軽減する技術が提供される。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態の固体撮像装置１００の構成例を説明する図。
【図２】本発明の実施形態の画素１１１および増幅回路１２０の構成例を説明する図。
【図３】本発明の実施形態のＡ／Ｄ変換器３００の構成例を説明する図。
【図４】本発明の実施形態の固体撮像装置１００の動作の一例を説明するタイミング図。
【図５】本発明の実施形態の固体撮像装置１００の動作の別の例を説明するタイミング図。
【図６】本発明の実施形態のＡ／Ｄ変換器６００の構成例を説明する図。
【図７】本発明の実施形態の固体撮像装置１００の動作の別の例を説明するタイミング図。
【図８】本発明の実施形態のＡ／Ｄ変換器８００の構成例を説明する図。
【図９】本発明の実施形態の固体撮像装置１００の動作の別の例を説明するタイミング図。
【発明を実施するための形態】
【０００８】
添付の図面を参照しつつ本発明の実施形態を以下に説明する。図面を通じて同一の構成要素は同一の参照符号を付して重複する説明を省略する。
【０００９】
図１を用いて本発明の１つの実施形態に係る固体撮像装置１００の概略構成の一例を説明する。固体撮像装置１００は例えばＣＭＯＳイメージセンサであり、被写体像を示す入射光を光電変換し、光電変換により得られた電気信号をデジタルデータとして外部に出力する。固体撮像装置１００は複数の画素１１１がマトリクス状に配置された画素アレイを含むアナログ信号生成部１１０を備えうる。図１では簡単のために４つの画素１１１を示しているが、画素１１１の個数はこれに限られない。各画素１１１において固体撮像装置１００への入射光がアナログ信号へ光電変換される。
【００１０】
固体撮像装置１００はさらに垂直走査回路１４０を備えうる。垂直走査回路１４０は画素行ごとに配置された行選択線１１２に駆動パルス信号を順番に供給する。行選択線１１２に駆動パルス信号が供給されると、対応する画素行に含まれる各画素１１１からアナログ信号が列信号線１１３に読み出される。本実施形態では、画素１１１から、画素１１１のリセットレベルの信号と、光電変換により発生した電荷に応じた信号がリセットレベル信号に重畳した信号とが読み出される場合を扱う。これらの信号の差が有効な画素値を表す。アナログ信号生成部１１０はこれらの信号に基づいて、それぞれの画素１１１について、リセット時のノイズ信号と、光電変換により得られた電荷に依存する画素信号とを出力する。
【００１１】
アナログ信号生成部１１０はさらに、列信号線１１３ごとに増幅回路１２０を備えうる。増幅回路１２０は列信号線１１３を介して画素１１１から入力されたアナログ信号を増幅してＡ／Ｄ変換器１３０へ供給する。固体撮像装置１００はさらに、列信号線１１３ごとにＡ／Ｄ変換器１３０を備えうる。Ａ／Ｄ変換器は入力されたアナログ信号をデジタルデータに変換して出力する。
【００１２】
固体撮像装置１００はさらに、基準電圧源１６０、ランプ信号生成部１７０およびカウンタ１８０を備えうる。基準電圧源１６０は基準電圧線１６１を通じて各Ａ／Ｄ変換器１３０に基準電圧Ｖｒｅｆを供給する。ランプ信号生成部１７０は時間に対してスロープ状に変化するランプ信号Ｖｒａｍｐを生成し、ランプ信号線１７１を通じて各Ａ／Ｄ変換器１３０に供給する。カウンタ１８０はカウントデータ線１８１を通じてカウント値Ｃｎｔを各Ａ／Ｄ変換器１３０に供給する。カウンタ１８０として例えばグレイカウンタやバイナリカウンタを用いてもよく、カウンタ１８０はアップダウン機能を有してもよい。本実施形態では複数のＡ／Ｄ変換器１３０が基準電圧源１６０、ランプ信号生成部１７０およびカウンタ１８０を共有する例を扱うが、Ａ／Ｄ変換器１３０ごとにこれらの構成要素を有してもよい。
【００１３】
固体撮像装置１００はさらに、水平走査回路１５０および信号処理部１９０を備えうる。水平走査回路１５０はＡ／Ｄ変換器１３０が出力するデジタルデータを列ごとにデジタル信号線１９１に転送する。デジタル信号線１９１に転送されたデジタルデータは信号処理部１９０に供給される。本実施形態では、デジタル信号線１９１にノイズ信号に対応するデジタルデータと画素信号に対応するデジタルデータとが順次読み出される。信号処理部１９０は画素信号に対応するデジタルデータからノイズ信号に対応するデジタルデータを減算して、有効な画素値を外部に出力する。
【００１４】
固体撮像装置１００はさらに、上述の各構成要素にパルス信号を供給して固体撮像装置１００の動作を制御するタイミング制御部１９５を備えうる。図１ではタイミング制御部１９５から各構成要素へパルス信号を送信するための信号線を図示していない。タイミング制御部１９５から供給されるパルス信号については後述のタイミング図を用いて詳細に説明する。
【００１５】
本実施形態では固体撮像装置１００が増幅回路１２０を含むことによって、Ａ／Ｄ変換器１３０で発生するノイズの影響を軽減できる。しかしながら、固体撮像装置１００の変形例は増幅回路１２０を含まずに、画素１１１からのアナログ信号が列信号線１１３を介して直接にＡ／Ｄ変換器１３０へ供給されてもよい。また、固体撮像装置１００の別の変形例は増幅回路１２０のかわりにＣＤＳ回路を含み、このＣＤＳ回路が画素で発生した電荷に応じた信号からリセットレベルの信号を減算したアナログ信号をＡ／Ｄ変換器１３０へ供給してもよい。Ａ／Ｄ変換器はこのアナログ信号をデジタルデータに変換し、水平走査回路１５０によって各画素１１１の画素値に対応するデジタルデータが信号処理部１９０に転送される。また、図１に示す例では画素アレイの一方の側に増幅回路１２０、Ａ／Ｄ変換器１３０および水平走査回路１５０が配置されるが、これらの構成要素が画素アレイの両側に配置されて、画素列ごとに何れか一方の側の構成要素に振り分けられてもよい。
【００１６】
続いて、図２の等価回路図を用いて固体撮像装置１００に含まれる画素１１１および増幅回路１２０の概略構成の一例を説明する。画素１１１および増幅回路１２０は画素１１１の画素値を算出するためのアナログ信号をＡ／Ｄ変換器１３０に供給できれば如何なる構成であってもよい。画素１１１は光電変換を行うフォトダイオードＰＤおよび複数のトランジスタを含む。フォトダイオードＰＤは転送トランジスタＴｔｘを介してフローティングディフュージョンＦＤに接続される。フローティングディフュージョンＦＤはまた、リセットトランジスタＴｒｅｓを介して電圧源ＶＤＤに接続されるとともに、増幅トランジスタＴａｍｐのゲート電極に接続される。増幅トランジスタＴａｍｐの第１主電極は電圧源ＶＤＤに接続され、増幅トランジスタＴａｍｐの第２主電極は選択トランジスタＴｓｅｌを介して列信号線１１３に接続される。選択トランジスタＴｓｅｌのゲート電極は行選択線１１２に接続される。選択トランジスタＴｓｅｌがオンになると、増幅トランジスタＴａｍｐは、列信号線１１３に設けられた定電流源Ｉｃｎｓｔとともにソースフォロワ回路として動作する。
【００１７】
増幅回路１２０は、図示する回路素子を含み、反転アンプを構成する。増幅器ＡＭＰの非反転入力端子はクランプキャパシタＣｏを介して列信号線１１３に接続され、増幅器ＡＭＰの反転入力端子にはＶｃｏｒが供給される。増幅器ＡＭＰの出力端子はＡ／Ｄ変換器１３０に接続される。また、増幅器ＡＭＰの非反転入力端子と出力端子との間には帰還キャパシタＣｆおよびスイッチＳｃｏｒが並列に接続される。このようにクランプ回路を構成することにより、増幅回路１２０は列信号線１１３を介して入力された信号をクランプキャパシタＣｏと帰還キャパシタＣｆとの比で増幅して出力するだけでなく、ＣＤＳ回路としても動作させることができる。その結果、画素のリセット時のノイズ信号として、増幅回路１２０のオフセットがアナログ信号生成部１１０から出力される。また、光電変換により得られた電荷に依存する画素信号として、リセットレベルの信号が除去された信号がアナログ信号生成部１１０から出力される。増幅回路１２０が省略された実施形態では、アナログ信号生成部１１０から、画素のリセットレベルの信号がノイズ信号として出力され、画素で発生した電荷に応じた信号がリセットレベルの信号に重畳した信号が画素信号として出力される。この実施形態では、フローティングディフュージョンＦＤをリセットしたことによるノイズ成分が低減できる。
【００１８】
続いて、図３の等価回路図を用いて図１のＡ／Ｄ変換器１３０の一例であるＡ／Ｄ変換器３００の概略構成を説明する。Ａ／Ｄ変換器３００は入力端子ＩＮ、出力端子ＯＵＴｎ、出力端子ＯＵＴｓ、保持回路３１０、比較回路３２０および出力回路３３０を備えうる。保持回路３１０は入力端子ＩＮから入力されたアナログ信号Ｖｉｎを保持する。入力端子ＩＮには複数のアナログ信号（第１アナログ信号、第２アナログ信号）が順番に入力される。比較回路３２０は保持回路３１０に保持されたアナログ信号に基づいて比較回路３２０に供給された入力電圧と比較対象の閾値電圧とを比較し、その比較結果に応じたレベルの出力信号Ｖｏｕｔを出力する。出力回路３３０は比較回路３２０からの出力信号Ｖｏｕｔとカウンタ１８０から供給されるカウント値Ｃｎｔとに基づくデジタルデータを出力端子ＯＵＴｎまたは出力端子ＯＵＴｓから出力する。
【００１９】
保持回路３１０はアナログ信号をそれぞれが保持するキャパシタＣｎ（第１キャパシタ）およびキャパシタＣｓ（第２キャパシタ）と、これらのキャパシタＣｎ、Ｃｓの接続先を切り替える１つ以上のスイッチ（スイッチ群）とを備えうる。キャパシタＣｎの第１電極（図では左側の電極）は、スイッチＳｎｐ１を介して入力端子ＩＮに接続され、スイッチＳｎｔ１を介してランプ信号線１７１に接続される。キャパシタＣｎの第２電極（図では右側の電極）は、スイッチＳｎｐ２を介して基準電圧線１６１に接続され、スイッチＳｎｔ２を介して比較回路３２０に接続される。同様に、キャパシタＣｓの第１電極（図では左側の電極）は、スイッチＳｓｐ１を介して入力端子ＩＮに接続され、スイッチＳｓｔ１を介してランプ信号線１７１に接続される。キャパシタＣｓの第２電極（図では右側の電極）は、スイッチＳｓｐ２を介して基準電圧線１６１に接続され、スイッチＳｓｔ２を介して比較回路３２０に接続される。
【００２０】
比較回路３２０は非反転入力端子（第１入力端子）と反転入力端子（第２入力端子）とを有する差動入力型の比較器ＣＭＰを備えうる。比較器ＣＭＰの非反転入力端子（図示、＋端子）は保持回路３１０の出力線に接続され、比較器ＣＭＰの反転入力端子（図示、−端子）は基準電圧線１６１に接続される。比較器ＣＭＰの出力端子は出力回路３３０に接続される。
【００２１】
出力回路３３０はデジタルデータを記憶する４つのラッチ回路Ｌｎ１、Ｌｎ２、Ｌｓ１、Ｌｓ２を備えうる。ラッチ回路Ｌｎ１のＤ端子とラッチ回路Ｌｓ１のＤ端子とはともにカウントデータ線１８１に接続される。ラッチ回路Ｌｎ１のＧ端子はスイッチＳｎｌを介して比較回路３２０の出力線に接続され、ラッチ回路Ｌｓ１のＧ端子はスイッチＳｓｌを介して比較回路３２０の出力線に接続される。ラッチ回路Ｌｎ１のＱ端子はラッチ回路Ｌｎ２のＤ端子に接続され、ラッチ回路Ｌｓ１のＱ端子はラッチ回路Ｌｓ２のＤ端子に接続される。ラッチ回路Ｌｎ２のＧ端子とラッチ回路Ｌｓ２のＧ端子とはともに信号線３３１に接続される。ラッチ回路Ｌｎ２のＱ端子は出力端子ＯＵＴｎに接続され、ラッチ回路Ｌｓ２のＱ端子は出力端子ＯＵＴｓに接続される。
【００２２】
続いて、図４のタイミング図を用いてＡ／Ｄ変換器３００を有する固体撮像装置１００の動作の一例を説明する。図４に示される各パルス信号はタイミング制御部１９５によって生成されて固体撮像装置１００内の各回路素子に供給される。図４において、一部のスイッチ群に同一のパルス信号が供給されるが、それぞれのスイッチに個別にパルス信号が供給されてもよい。これは他のタイミング図についても同様に当てはまる。図４では連続してデータが読み出される第ｎ行の画素１１１（第１画素）と第ｎ＋１行の画素１１１（第２画素）との動作について説明する。期間Ｔにおいて第ｎ行の画素１１１のデジタルデータが信号処理部１９０に読み出され、期間Ｔ´において第ｎ＋１行の画素１１１のデジタルデータが信号処理部１９０に読み出される。図示されるように、期間Ｔの一部と期間Ｔ´の一部とが重複することにより、Ａ／Ｄ変換にかかる時間を短縮できる。
【００２３】
まず、第ｎ行の画素１１１についてのデータの読み出しについて説明する。期間Ｔ１において、アナログ信号であるノイズ信号ＶｎがキャパシタＣｎに保持される。期間Ｔ１の先頭でパルス信号Ｐｒｅｓ、Ｐｓｅｌ、ＰｃｏｒがそれぞれＨ（Ｈｉｇｈレベル）になり、リセットトランジスタＴｒｅｓ、選択トランジスタＴｓｅｌおよびスイッチＳｃｏｒがそれぞれオンになる。それにより、フローティングディフュージョンＦＤがリセットされる。この状態において増幅トランジスタＴａｍｐはソースフォロアとして動作し、フローティングディフュージョンＦＤのリセットレベルの信号が列信号線１１３に読み出される。パルス信号ＰｃｏｒがＬ（Ｌｏｗレベル）になると、クランプキャパシタＣｏにはＶｃｏｒと画素の出力との電位差が保持される。このときの増幅回路１２０の出力が、ノイズ信号ＶｎとしてＡ／Ｄ変換器３００の入力端子ＩＮに供給される。ノイズ信号Ｖｎには、増幅回路１２０のオフセットが含まれる。ノイズ信号Ｖｎの供給はパルス信号ＰｔｘがＨになるまで継続する。
【００２４】
また、期間Ｔ１の先頭でパルス信号ＰｎｐがＨとなり、スイッチＳｎｐ１、Ｓｎｐ２がオンになる。その結果、キャパシタＣｎを介して入力端子ＩＮと基準電圧線１６１とが接続され、キャパシタＣｎに基準電圧Ｖｒｅｆとノイズ信号Ｖｎとの差分が保持される。具体的にはキャパシタＣｎの第１電極の電位がノイズ信号Ｖｎに等しくなり、キャパシタＣｎの第２電極の電位が基準電圧Ｖｒｅｆに等しくなる。期間Ｔ１の終了後にパルス信号ＰｎｐがＬ（Ｌｏｗレベル）になり、スイッチＳｎｐ１、Ｓｎｐ２がオフになる。
【００２５】
次に、期間Ｔ２において、ノイズ信号ＶｎがＡ／Ｄ変換される。期間Ｔ２の先頭でパルス信号ＰｅｎがＨになり、ランプ信号生成部１７０がランプ信号線１７１に供給するランプ信号Ｖｒａｍｐの変化を開始するとともに、カウンタ１８０がカウントを開始してカウント値Ｃｎｔをカウントデータ線１８１に供給する。本実施形態では、ランプ信号生成部１７０は、パルス信号ＰｅｎがＨになると、Ｖｒｅｆから開始して時間とともに線形に増加するランプ信号Ｖｒａｍｐをランプ信号線１７１に供給する。また、期間Ｔ２の先頭でパルス信号ＰｎｔがＨになり、スイッチＳｎｔ１とスイッチＳｎｔ２とがオンになる。その結果、キャパシタＣｎを介してランプ信号線１７１と比較器ＣＭＰの非反転入力端子とが接続される。さらに、パルス信号ＰｎｌがＨになることにより、スイッチＳｎｌもオンになる。その結果、比較器ＣＭＰの出力端子とラッチ回路Ｌｎ１のＧ端子とが接続される。
【００２６】
ランプ信号Ｖｒａｍｐが増加し始めると、キャパシタＣｎの第１電極の電位も増加し、それに伴いキャパシタＣｎの第２電極の電位および比較器ＣＭＰの非反転入力端子の電圧も増加する。具体的には、ランプ信号Ｖｒａｍｐの供給開始時点では、キャパシタＣｎの第１電極の電位はＶｒｅｆに等しくなり、キャパシタＣｎの第２電極の電位は（２＊Ｖｒｅｆ−Ｖｎ）に等しくなる。すなわち、比較器ＣＭＰの非反転入力端子の電圧は（２＊Ｖｒｅｆ−Ｖｎ）に等しくなる。そして、比較器ＣＭＰの非反転入力端子の電圧が反転入力端子の電圧Ｖｒｅｆを上回ると、比較器ＣＭＰからの出力信号ＶｏｕｔはＬからＨに反転する。その結果、ラッチ回路Ｌｎ１のＧ端子にＨレベルの信号が供給され、その時点でＤ端子に供給されているカウント値Ｃｎｔがラッチ回路Ｌｎ１に記憶され、Ｑ端子から出力される。比較器ＣＭＰの出力信号Ｖｏｕｔは比較器ＣＭＰの非反転入力端子の電圧がＶｒｅｆに等しくなった時点で反転する。そのため、ラッチ回路Ｌｎ１には、比較器ＣＭＰの非反転入力端子の電圧が（２＊Ｖｒｅｆ−Ｖｎ）からＶｒｅｆに変化するまでの時間に対応するカウント値、すなわち（Ｖｎ−Ｖｒｅｆ）に相当するカウント値が記憶される。従って、ラッチ回路Ｌｎ１に記憶されたカウント値はアナログ信号であるノイズ信号Ｖｎに対応するデジタルデータである。
【００２７】
次に、期間Ｔ３において、アナログ信号である画素信号ＶｓがキャパシタＣｎに保持される。期間Ｔ３の先頭でパルス信号ＰｔｘがＨになり、転送トランジスタＴｔｘがオンになる。それにより、フォトダイオードＰＤに蓄えられた電荷がフローティングディフュージョンＦＤに転送される。この状態において増幅トランジスタＴａｍｐはソースフォロアとして動作し、フローティングディフュージョンＦＤのリセットレベルの信号にフォトダイオードＰＤに蓄えられた電荷に応じた信号が重畳した信号が列信号線１１３に読み出される。読み出された信号は、増幅回路１２０により増幅されて画素信号ＶｓとしてＡ／Ｄ変換器３００の入力端子ＩＮに供給される。クランプキャパシタＣｏは、期間Ｔ１における画素の出力とＶｃｏｒとの電位差が保持されているので、増幅回路１２０から出力される信号には、フローティングディフュージョンＦＤをリセットしたことによって生じるノイズ成分は、理想的には含まれない。
【００２８】
期間Ｔ３におけるＡ／Ｄ変換器３００の動作は期間Ｔ１におけるＡ／Ｄ変換器３００の動作と同様のため、重複する説明を省略する。期間Ｔ３の終了後に、キャパシタＣｎの第１電極の電位が画素信号Ｖｓに等しくなり、キャパシタＣｎの第２電極の電位が基準電圧Ｖｒｅｆに等しくなる。
【００２９】
次に、期間Ｔ４において、画素信号ＶｓがＡ／Ｄ変換される。期間Ｔ４は期間Ｔ２と同様のため、以下では相違点を中心に説明する。期間Ｔ４では、パルス信号ＰｓｌがＨになることにより、スイッチＳｓｌがオンになる。その結果、比較器ＣＭＰの出力端子とラッチ回路Ｌｓ１のＧ端子とが接続される。ランプ信号Ｖｒａｍｐが増加して、比較器ＣＭＰの非反転入力端子の電圧が反転入力端子の電圧Ｖｒｅｆを上回ると、比較器ＣＭＰからの出力信号ＶｏｕｔはＬからＨに反転する。その結果、その時点でＤ端子に供給されているカウント値Ｃｎｔがラッチ回路Ｌｓ１に記憶され、Ｑ端子から出力される。ラッチ回路Ｌｓ１には、比較器ＣＭＰの非反転入力端子の電圧が（２＊Ｖｒｅｆ−Ｖｓ）からＶｒｅｆに変化するまでの時間のカウント値、すなわち（Ｖｓ−Ｖｒｅｆ）に相当するカウント値が記憶される。従って、ラッチ回路Ｌｓ１に記憶されたカウント値はアナログ信号である画素信号Ｖｓに対応するデジタルデータである。期間Ｔ４の後にパルス信号ｍｔｘ（図４には図示しない）がラッチ回路Ｌｎ２のＧ端子およびラッチ回路Ｌｓ２のＧ端子に供給される。これにより、ラッチ回路Ｌｎ２がラッチ回路Ｌｎ１の出力を記憶して出力端子ＯＵＴｎから出力するとともに、ラッチ回路Ｌｓ２がラッチ回路Ｌｓ１の出力を記憶して出力端子ＯＵＴｓから出力する。そして、水平走査回路１５０が出力端子ＯＵＴｎ、ＯＵＴｓから出力されたデジタルデータをデジタル信号線１９１に順次読み出す。
【００３０】
続いて、第ｎ＋１行の画素１１１についてのデジタルデータの読み出しについて説明する。第ｎ行の画素１１１の場合と異なる点はＡ／Ｄ変換器３００に入力されたアナログ信号（ノイズ信号Ｖｎ´、画素信号Ｖｓ´）がキャパシタＣｓに保持される点である。すなわち、期間Ｔ１´において、ノイズ信号Ｖｎ´がキャパシタＣｓに保持される。次に、期間Ｔ２´において、ノイズ信号Ｖｎ´がＡ／Ｄ変換される。次に、期間Ｔ３´において、画素信号Ｖｓ´がキャパシタＣｓに保持される。最後に、期間Ｔ４´において、画素信号Ｖｓ´がＡ／Ｄ変換される。第ｎ＋１行の画素１１１の読み出しにおいて各回路素子に供給されるパルス信号のタイミングは第ｎ行の画素１１１の読み出しと同様のため、重複する説明は省略する。
【００３１】
図４のタイミング図に示すように、本実施形態では第ｎ行の画素１１１の画素信号ＶｓをＡ／Ｄ変換する期間Ｔ４と第ｎ＋１行の画素１１１のノイズ信号Ｖｎ´を保持する期間Ｔ１´とが重複している。これにより、固体撮像装置１００の画素１１１全体のＡ／Ｄ変換期間を短縮できる。また、キャパシタＣｎとキャパシタＣｓとが同時に共通の回路構成に接続されることがないようにＡ／Ｄ変換器３００を制御することによって、共通インピーダンスを介したクロストークを軽減できる。また、キャパシタＣｎにランプ信号Ｖｒａｍｐが供給されている間にキャパシタＣｓに基準電圧Ｖｒｅｆが供給されるため、容量カップリングによるクロストークも軽減される。従って、Ａ／Ｄ変換器３００を有する固体撮像装置１００は行間クロストークが低減された高フレームレートの撮像を実現できる。
【００３２】
図４のタイミング図で説明した実施形態では、ランプ信号Ｖｒａｍｐの初期値としてＶｒｅｆを用いたが、別の電圧でもかまわない。また、比較器ＣＭＰの反転入力端子に基準電圧Ｖｒｅｆを供給したが、これも別の電圧でもかまわない。例えば、ランプ信号Ｖｒａｍｐの初期値として電圧Ｖａを用い、比較器ＣＭＰの反転入力端子に電圧Ｖｂを供給し、入力端子ＩＮに入力信号Ｖｉｎが入力される場合に、（Ｖｉｎ＋Ｖｂ−Ｖａ−Ｖｒｅｆ）を表すデジタルデータが出力回路３３０から出力される。信号処理部１９０は（Ｖｎ＋Ｖｂ−Ｖａ−Ｖｒｅｆ）を表すデジタルデータと（Ｖｓ＋Ｖｂ−Ｖａ−Ｖｒｅｆ）を表すデジタルデータとの差分を取るため、（Ｖｎ−Ｖｓ）を表すデジタルデータが得られる。さらに、ランプ信号の代わりに、時間的に変化する他の参照信号を生成する信号源をランプ信号生成部１７０として用いてもよい。この場合に、この参照信号が参照信号供給線を介して各Ａ／Ｄ変換器１３０に供給される。参照信号は時間に対して単調に変化する信号であればどのようなものでもよく、参照信号の例として、上述のランプ信号のほかに、時間に対して階段状に変化する信号が含まれる。ここで、単調に変化するとは、例えば単調減少であれば、時間に対して電位が上昇することなく変化することをいう。
【００３３】
続いて、図５のタイミング図を用いてＡ／Ｄ変換器３００を有する固体撮像装置１００の動作の別の例を説明する。図４のタイミング図との共通部分については重複する説明を省略する。図５のタイミング図は、パルス信号Ｐｎｐ、Ｐｎｔ、Ｐｓｐ、Ｐｓｔの波形が図４のタイミング図とは異なる。期間Ｔ３でパルス信号ＰｓｐがＨになることにより、第ｎ行の画素１１１の画素信号ＶｓがキャパシタＣｎではなくキャパシタＣｓに保持される。これにより、第ｎ行の画素１１１のノイズ信号ＶｎをＡ／Ｄ変換する期間Ｔ２と第ｎ行の画素１１１の画素信号Ｖｓを保持する期間Ｔ３とを重複できる。そのため、固体撮像装置１００の画素１１１全体のＡ／Ｄ変換期間がさらに短縮される。
【００３４】
続いて、図６の等価回路図を用いて図１のＡ／Ｄ変換器１３０の別の例であるＡ／Ｄ変換器６００の概略構成を説明する。図３のＡ／Ｄ変換器３００と共通する部分は同一の参照符号を付して重複する説明を省略する。Ａ／Ｄ変換器６００は入力端子ＩＮ、出力端子ＯＵＴｎ、出力端子ＯＵＴｓ、保持回路６１０、比較回路６２０および出力回路３３０を備えうる。保持回路６１０は入力端子ＩＮから入力されたアナログ信号Ｖｉｎを保持する。比較回路６２０は保持回路６１０に保持されたアナログ信号に基づいて比較回路３２０に供給された入力電圧と比較対象の閾値電圧とを比較し、その比較結果に応じたレベルの出力信号Ｖｏｕｔを出力する。保持回路６１０はアナログ信号を保持する２つのキャパシタＣｎ、Ｃｓと、これらのキャパシタＣｎ、Ｃｓの接続先を切り替える１つ以上のスイッチとを備えうる。キャパシタＣｎの第１電極（図では上側の電極）は、スイッチＳｎｐ１を介して入力端子ＩＮに接続され、スイッチＳｎｔ２を介して比較回路６２０に接続される。キャパシタＣｎの第２電極（図では下側の電極）は、スイッチＳｎｐ２を介して基準電圧線１６１に接続され、スイッチＳｎｔ１を介してランプ信号線１７１に接続される。同様に、キャパシタＣｓの第１電極（図では上側の電極）は、スイッチＳｓｐ１を介して入力端子ＩＮに接続され、スイッチＳｓｔ２を介して比較回路３２０に接続される。キャパシタＣｓの第２電極（図では下側の電極）は、スイッチＳｓｐ２を介して基準電圧線１６１に接続され、スイッチＳｓｔ１を介してランプ信号線１７１に接続される。
【００３５】
比較回路６２０は差動入力型の比較器ＣＭＰとインバータＩＮＶとを備えうる。比較器ＣＭＰの非反転入力端子は保持回路６１０の出力線に接続され、比較器ＣＭＰの反転入力端子は基準電圧線１６１に接続される。比較器ＣＭＰの出力端子はインバータＩＮＶを介して出力回路３３０に接続される。
【００３６】
続いて、図７のタイミング図を用いてＡ／Ｄ変換器６００を有する固体撮像装置１００の動作の一例を説明する。図７に示される各パルス信号はタイミング制御部１９５によって生成されて固体撮像装置１００内の各回路素子に供給される。図７の各パルス信号の波形は図４の各パルス信号の波形と同一であるため重複する説明を省略する。図７はＡ／Ｄ変換期間に供給されるランプ信号Ｖｒａｍｐの波形が図４とは異なる。以下では期間Ｔ１、Ｔ２を代表して説明する。
【００３７】
期間Ｔ１において、図４のタイミング図と同様にしてＡ／Ｄ変換器６００の入力端子ＩＮにノイズ信号Ｖｎが入力される。また、期間Ｔ１の先頭でパルス信号ＰｎｐがＨとなり、スイッチＳｎｐ１、Ｓｎｐ２がオンになる。その結果、キャパシタＣｎを介して入力端子ＩＮと基準電圧線１６１とが接続され、キャパシタＣｎに基準電圧Ｖｒｅｆとノイズ信号Ｖｎとの差分が保持される。具体的にはキャパシタＣｎの第１電極の電位がノイズ信号Ｖｎに等しくなり、キャパシタＣｎの第２電極の電位が基準電圧Ｖｒｅｆに等しくなる。期間Ｔ１の終了後にパルス信号ＰｎｐがＬになり、スイッチＳｎｐ１、Ｓｎｐ２がオフになる。
【００３８】
期間Ｔ２において、ノイズ信号ＶｎがＡ／Ｄ変換される。期間Ｔ２の先頭でパルス信号ＰｅｎがＨになり、ランプ信号生成部１７０がランプ信号線１７１に供給するランプ信号Ｖｒａｍｐの変化を開始するとともに、カウンタ１８０がカウントを開始してカウント値Ｃｎｔをカウントデータ線１８１に供給する。本実施形態では、ランプ信号生成部１７０は、パルス信号ＰｅｎがＨになると、Ｖｒｅｆから開始して時間とともに線形に減少するランプ信号Ｖｒａｍｐをランプ信号線１７１に供給する。また、期間Ｔ２の先頭でパルス信号ＰｎｔがＨになり、スイッチＳｎｔ１とスイッチＳｎｔ２とがオンになる。その結果、キャパシタＣｎを介してランプ信号線１７１と比較器ＣＭＰの非反転入力端子とが接続される。
【００３９】
ランプ信号Ｖｒａｍｐが減少し始めると、キャパシタＣｎの第１電極の電位も減少し、それに伴いキャパシタＣｎの第２電極の電位および比較器ＣＭＰの非反転入力端子の電圧も減少する。具体的には、ランプ信号Ｖｒａｍｐの供給開始時点では、キャパシタＣｎの第１電極の電位はＶｒｅｆに等しくなり、キャパシタＣｎの第２電極の電位は（２＊Ｖｒｅｆ−Ｖｎ）に等しくなる。すなわち、比較器ＣＭＰの非反転入力端子の電圧は（２＊Ｖｒｅｆ−Ｖｎ）に等しくなる。そして、比較器ＣＭＰの非反転入力端子の電圧が反転入力端子の電圧Ｖｒｅｆを下回ると、比較器ＣＭＰからの出力信号はＨからＬに反転し、インバータＩＮＶの出力信号はＬからＨに反転する。その結果、ラッチ回路Ｌｎ１のＧ端子にＨレベルの信号が供給され、その時点でＤ端子に供給されているカウント値Ｃｎｔがラッチ回路Ｌｎ１に記憶され、Ｑ端子から出力される。比較器ＣＭＰの出力信号は比較器ＣＭＰの非反転入力端子の電圧がＶｒｅｆに等しくなった時点で反転する。そのため、ラッチ回路Ｌｎ１には、比較器ＣＭＰの非反転入力端子の電圧が（２＊Ｖｒｅｆ−Ｖｎ）からＶｒｅｆに変化するまでの時間に対応するカウント値、すなわち（Ｖｒｅｆ−Ｖｎ）に相当するカウント値が記憶される。従って、ラッチ回路Ｌｎ１に記憶されたカウント値はアナログ信号であるノイズ信号Ｖｎに対応するデジタルデータとなる。
【００４０】
Ａ／Ｄ変換器６００を有する固体撮像装置１００もＡ／Ｄ変換器３００を有する場合と同様の効果を有する。また、Ａ／Ｄ変換器３００について説明した変形例をＡ／Ｄ変換器６００にも同様に適用でき、Ａ／Ｄ変換器６００を有する固体撮像装置１００において図５のタイミング図に示すパルス信号を供給してもよい。
【００４１】
続いて、図８の等価回路図を用いて図１のＡ／Ｄ変換器１３０の別の例であるＡ／Ｄ変換器８００の概略構成を説明する。図３のＡ／Ｄ変換器３００と共通する部分は同一の参照符号を付して重複する説明を省略する。Ａ／Ｄ変換器８００は入力端子ＩＮ、出力端子ＯＵＴｎ、出力端子ＯＵＴｓ、保持回路３１０、比較回路８２０および出力回路３３０を備えうる。比較回路８２０は保持回路３１０に保持されたアナログ信号に基づいて比較回路３２０に供給された入力電圧と比較対象の閾値電圧とを比較し、その比較結果に応じたレベルの出力信号Ｖｏｕｔを出力する。
【００４２】
比較回路６２０は差動入力型の比較器ＣＭＰ、オフセットキャパシタＣｏｆｆ、および各種スイッチを備えうる。比較器ＣＭＰの非反転入力端子は保持回路３１０の出力線に接続され、比較器ＣＭＰの反転入力端子はオフセットキャパシタＣｏｆｆ（第３キャパシタ）に接続される。比較器ＣＭＰの出力端子は出力回路３３０に接続される。比較器ＣＭＰの非反転入力端子はスイッチＳｏｆｆ（第１スイッチ）を介して基準電圧線１６１に接続される。比較器ＣＭＰの出力端子と反転入力端子とはスイッチＳｆｂ（第２スイッチ）を介して接続される。上述の実施形態では比較器ＣＭＰのオフセット電圧を無視できる場合を想定して説明したが、比較回路６２０では比較器ＣＭＰのオフセット電圧により生じる比較誤差を考慮する。比較回路６２０はオフセットキャパシタＣｏｆｆを用いてオフセット電圧を調整する。
【００４３】
続いて、図９のタイミング図を用いてＡ／Ｄ変換器８００を有する固体撮像装置１００の動作の一例を説明する。図９に示される各パルス信号はタイミング制御部１９５によって生成されて固体撮像装置１００内の各回路素子に供給される。図９の各パルス信号の波形は図４の各パルス信号の波形と同様であるため重複する説明を省略する。図９は期間Ｔ１の後で期間Ｔ２の前にオフセット処理を行う期間Ｔｏｆｆを有する点で図４とは異なる。期間Ｔｏｆｆ以外の期間は上述した動作と同様のため、以下では期間Ｔｏｆｆを説明する。
【００４４】
期間Ｔｏｆｆにパルス信号ＰｏｆｆがＨになり、スイッチＳｏｆｆおよびスイッチＳｆｂがオンになる。これにより、比較器ＣＭＰの反転入力端子と出力端子とが短絡され、比較器ＣＭＰはボルテージフォロアとして動作する。比較器ＣＭＰの非反転入力端子には基準電圧源Ｖｒｅｆが供給されるため、比較器ＣＭＰの出力端子からはこれにオフセット電圧Ｖｏｆｆが加算された（Ｖｒｅｆ＋Ｖｏｆｆ）が出力される。そして、オフセットキャパシタＣｏｆｆに（Ｖｒｅｆ＋Ｖｏｆｆ）が保持される。その後、期間Ｔ２および期間Ｔ４を通じて比較器ＣＭＰの反転入力端子の電圧が（Ｖｒｅｆ＋Ｖｏｆｆ）に維持される。比較器は（Ｖｒｅｆ＋Ｖｏｆｆ）と、非反転入力端子に供給される保持回路３１０からの信号とを比較する。これにより、オフセット電圧の影響を軽減できる。期間Ｔｏｆｆを期間Ｔ２および期間Ｔ４の前に設定することで、同一画素のノイズ信号Ｖｎと画素信号Ｖｓとを同じオフセット電圧で調整できる。
【００４５】
Ａ／Ｄ変換器８００を有する固体撮像装置１００もＡ／Ｄ変換器３００を有する場合と同様の効果を有する。また、Ａ／Ｄ変換器３００について説明した変形例をＡ／Ｄ変換器８００にも同様に適用できる。例えば、Ａ／Ｄ変換器８００を有する固体撮像装置１００において図５のタイミング図に示すパルス信号を供給してもよいし、Ａ／Ｄ変換器８００の保持回路３１０を保持回路６１０に置き換えてもよい。
【図１】
0005801665.tif 000002
【図２】
0005801665.tif 000003
【図３】
0005801665.tif 000004
【図４】
0005801665.tif 000005
【図５】
0005801665.tif 000006
【図６】
0005801665.tif 000007
【図７】
0005801665.tif 000008
【図８】
0005801665.tif 000009
【図９】
0005801665.tif 000010