(57)【特許請求の範囲】
【請求項１】
炭化珪素基体を準備する基体準備工程と、
前記炭化珪素基体上に絶縁膜を形成する絶縁膜形成工程とを備え、
前記絶縁膜形成工程は、
炭化珪素基体上に、前記絶縁膜となる二酸化珪素膜を形成する二酸化珪素膜形成工程と、
前記二酸化珪素膜が形成された前記炭化珪素基体を、反応炉内で、前記反応炉内の温度を１１５０℃以上１３５０℃以下として、一酸化窒素（ＮＯ）ガスを含む雰囲気で熱処理することによって窒化処理する窒化処理工程と、
前記窒化処理工程の後に、前記一酸化窒素（ＮＯ）ガスを含む雰囲気で満たした状態で、前記反応炉内を９５０℃以下まで降温した後、前記反応炉内を、前記一酸化窒素（ＮＯ）ガスを含む雰囲気から、不活性ガスの雰囲気に置換して、前記反応炉内を降温する降温工程とを備えることを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記降温工程では、前記反応炉内を９００℃以下まで降温した後、前記反応炉内を、前記一酸化窒素（ＮＯ）ガスを含む雰囲気から、前記不活性ガスの雰囲気に置換することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記二酸化珪素膜形成工程では、
前記炭化珪素基体の表面に、化学的気相成長法によって前記二酸化珪素膜を堆積して形成することを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記二酸化珪素膜形成工程では、
前記炭化珪素基体の表面を、酸素を含む雰囲気中で熱酸化することによって、前記二酸化珪素膜を形成することを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、優れた物性値を有し、高耐圧で、低損失なパワーデバイスの実現を可能にする。炭化珪素を用いた炭化珪素半導体装置、たとえば金属−酸化膜−半導体電界効果型トランジスタ（Metal Oxide Semiconductor Field Effect Transistor；略称：ＭＯＳＦＥＴ）では、炭化珪素基板上に二酸化珪素膜が設けられる。
【０００３】
炭化珪素と二酸化珪素との界面には、多くの界面準位が存在する。たとえば、炭化珪素基板上に二酸化珪素膜を形成した後には、炭化珪素と二酸化珪素との界面に、欠陥に起因する界面準位（以下「欠陥準位」という場合がある）が発生することがある。欠陥準位は、伝導帯に近い界面準位となっている。この欠陥準位によって、ＭＯＳＦＥＴのチャネル移動度は、ＳｉＣバルク中の電子移動度に比べて極めて小さくなる。これによって、オン抵抗値が理想的な値よりも高くなる。
【０００４】
炭化珪素基板上に二酸化珪素膜を形成した後に、炭化珪素と二酸化珪素との界面に欠陥準位が発生する原因としては、界面での炭素原子の析出が考えられている。炭化珪素と二酸化珪素との界面での欠陥準位の密度を低減するためには、一酸化窒素（ＮＯ）ガスもしくは一酸化二窒素（Ｎ2Ｏ）ガスなどの窒素酸化物ガスの雰囲気、またはアンモニア（ＮＨ3）ガスの雰囲気での熱処理による窒化処理が有効である。特に、一酸化窒素ガスによる窒化処理が効果的である。窒化処理によって、炭化珪素と二酸化珪素との界面に発生した欠陥準位は、電気的に不活性となる。
【０００５】
窒化処理を効果的に行うために、窒化処理が行われる温度（以下「窒化処理温度」という場合がある）は、比較的高温であることが多い（たとえば、特許文献１，２参照）。たとえば、特許文献１に開示される技術では、１１００℃〜１２５０℃であり、特許文献２に開示される技術では、１０００℃〜１３００℃である。また窒化処理を効果的に行うために、窒素酸化物ガスは、アルゴンガスまたは窒素ガスなどの不活性ガスで希釈されて用いられることがある（たとえば、特許文献２〜４参照）。
【０００６】
窒化処理が終了した後、炭化珪素基板は、反応炉の外に取出される。炭化珪素基板の取出しは、窒化処理温度よりも低く、かつ大気との反応が起こりにくい温度、たとえば５００℃〜８００℃で行われる。炭化珪素基板を取出すときには、反応炉内を不活性ガスの雰囲気（以下「不活性ガス雰囲気」という場合がある）とした後に、反応炉内の温度を窒化処理温度から基板の取出し温度まで降温する。
【０００７】
このとき、窒化処理が終了した直後に、反応炉内の雰囲気を不活性ガス雰囲気に置換すると、炭化珪素基板が高温の不活性ガス雰囲気に曝される。高温の不活性ガス雰囲気では、炭化珪素基板上にある二酸化珪素膜から酸素原子が放出されやすいので、二酸化珪素膜中に多くの酸素空孔が生じる。
【０００８】
二酸化珪素膜中の酸素空孔は、正孔を捕獲し、正に帯電するので、二酸化珪素膜中に酸素空孔が生じると、正電荷が増加する。二酸化珪素膜中に正電荷が増加すると、二酸化珪素膜をゲート絶縁膜とするＭＯＳＦＥＴのしきい値電圧が低下する。また二酸化珪素膜中の酸素空孔は、しきい値電圧の不安定化の要因となり、長期的な信頼性の低下を招く（たとえば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１３６３８６号公報
【特許文献２】特開２００６−２１０８１８号公報
【特許文献３】特許第４１６４５７５号公報
【特許文献４】国際公開第２０１０／１０３８２０号パンフレット
【非特許文献】
【００１０】
【非特許文献１】Ｒ．Ｇｒｅｅｎ，Ａ．Ｌｅｌｉｓ，Ｄ．Ｈａｂｅｒｓａｔ、「Application of reliability test standards to SiC Power MOSFETs」、Reliability Physics Symposium（ＩＲＰＳ）、ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ、２０１１年、ｐｐ．ＥＸ．２．１−ＥＸ．２．９
【発明の概要】
【発明が解決しようとする課題】
【００１１】
以上のように炭化珪素と二酸化珪素との界面では、欠陥準位の密度が比較的高いので、炭化珪素を用いたＭＯＳＦＥＴ（以下「炭化珪素ＭＯＳＦＥＴ」という場合がある）のチャネル移動度は、ＳｉＣバルク中の電子移動度に比べて小さい。二酸化珪素膜の形成後、比較的高温で窒化処理を行うことによって、界面準位の密度を低減し、チャネル移動度を向上させることは可能であるが、以下の問題が生じる。
【００１２】
窒化処理終了後に、反応炉内の雰囲気は、窒素酸化物ガスの雰囲気またはアンモニアガスの雰囲気から不活性ガス雰囲気に置換されるので、炭化珪素基板は、高温の不活性ガス雰囲気に曝される。高温の不活性ガス雰囲気では、炭化珪素基板上にある二酸化珪素膜から酸素原子が放出し、酸素空孔が生成される。酸素空孔は、正孔を捕獲することによって、正に帯電し、正電荷となるので、酸素空孔が生成されると、正電荷が増加し、ＭＯＳＦＥＴのしきい値電圧が低下する。また二酸化珪素膜中の酸素空孔は、しきい値電圧の不安定化の要因となり、長期的な信頼性の低下を招く。
【００１３】
ＭＯＳＦＥＴなどの炭化珪素半導体装置をパワーデバイスとして用いる場合、高耐圧特性の確保が最優先となる。高耐圧特性の確保を実現するためには、しきい値電圧として、ある程度の大きさが必要となる。したがって、炭化珪素を用いたＭＯＳＦＥＴの開発においては、チャネル移動度の向上とともに、しきい値電圧の制御技術の確立が急務となっている。
【００１４】
本発明の目的は、しきい値電圧の低下を抑えて、チャネル移動度を向上させることができる炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１５】
本発明の炭化珪素半導体装置の製造方法は、炭化珪素基体を準備する基体準備工程と、前記炭化珪素基体上に絶縁膜を形成する絶縁膜形成工程とを備え、前記絶縁膜形成工程は、炭化珪素基体上に、前記絶縁膜となる二酸化珪素膜を形成する二酸化珪素膜形成工程と、前記二酸化珪素膜が形成された前記炭化珪素基体を、反応炉内で、前記反応炉内の温度を１１５０℃以上１３５０℃以下として、一酸化窒素（ＮＯ）ガスを含む雰囲気で熱処理することによって窒化処理する窒化処理工程と、前記窒化処理工程の後に、前記一酸化窒素（ＮＯ）ガスを含む雰囲気で満たした状態で、前記反応炉内を９５０℃以下まで降温した後、前記反応炉内を、前記一酸化窒素（ＮＯ）ガスを含む雰囲気から、不活性ガスの雰囲気に置換して、前記反応炉内を降温する降温工程とを備えることを特徴とする。
【発明の効果】
【００１６】
本発明の炭化珪素半導体装置の製造方法によれば、基体準備工程と絶縁膜形成工程とを経て、炭化珪素半導体装置が製造される。基体準備工程では、炭化珪素基体が準備される。絶縁膜形成工程では、炭化珪素基体上に絶縁膜が形成される。このとき、まず二酸化珪素膜形成工程において、炭化珪素基体上に絶縁膜となる二酸化珪素膜が形成される。二酸化珪素膜が形成された炭化珪素基体が、窒化処理工程において、反応炉内で、反応炉内の温度を１１５０℃以上１３５０℃以下として、一酸化窒素（ＮＯ）ガスを含む雰囲気で熱処理されることによって窒化処理される。この窒化処理によって、炭化珪素半導体装置のチャネル移動度を向上させることができる。窒化処理工程の後、降温工程において、一酸化窒素（ＮＯ）ガスを含む雰囲気で満たした状態で、反応炉内を９５０℃以下まで降温した後、反応炉内を、一酸化窒素（ＮＯ）ガスを含む雰囲気から、不活性ガスの雰囲気に置換して、反応炉内が降温される。このように降温することによって、窒化処理後の酸素空孔の発生を抑えることができるので、炭化珪素半導体装置のしきい値電圧の低下を抑えることができる。したがって、炭化珪素半導体装置のしきい値電圧の低下を抑えて、チャネル移動度を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の一形態である炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置１の構成を示す断面図である。
【図２】本発明の実施の一形態である炭化珪素半導体装置の製造方法の処理手順を示すフローチャートである。
【図３】ドリフト層１２の形成が終了した段階の基板１１の状態を示す断面図である。
【図４】ベース領域１３ａ，１３ｂの形成が終了した段階のドリフト層１２および基板１１の状態を示す断面図である。
【図５】ソース領域１４ａ，１４ｂの形成が終了した段階のドリフト層１２および基板１１の状態を示す断面図である。
【図６】ゲート酸化膜１５の形成が終了した段階の基体１０の状態を示す断面図である。
【図７】ゲート電極１６の形成が終了した段階の基体１０を示す断面図である。
【図８】ゲート酸化膜１５のパターニングが終了した段階の基体１０の状態を示す断面図である。
【図９】ソース電極１７ａ，１７ｂの形成が終了した段階の基体１０の状態を示す断面図である。
【図１０】本発明の実施の一形態における窒化処理工程および降温工程のプロセスシーケンスを示す図である。
【図１１】比較例における窒化処理工程および降温工程のプロセスシーケンスを示す図である。
【図１２】実施例および比較例で製造したＭＯＳＦＥＴのゲート電圧−ドレイン電流特性を示すグラフである。
【発明を実施するための形態】
【００１８】
図１は、本発明の実施の一形態である炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置１の構成を示す断面図である。本実施の形態における炭化珪素半導体装置１は、炭化珪素（ＳｉＣ）を用いた金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。以下の説明では、炭化珪素を用いたＭＯＳＦＥＴを「炭化珪素ＭＯＳＦＥＴ」という場合がある。
【００１９】
炭化珪素半導体装置１は、半導体基板である炭化珪素（ＳｉＣ）基板（以下、単に「基板」という場合がある）１１、ドリフト層１２、ベース領域１３ａ，１３ｂ、ソース領域１４ａ，１４ｂ、ゲート酸化膜１５、ゲート電極１６、ソース電極１７ａ，１７ｂおよびドレイン電極１８を備えて構成される。基板１１と、ドリフト層１２と、ベース領域１３ａ，１３ｂと、ソース領域１４ａ，１４ｂとによって、炭化珪素基体（以下、単に「基体」という場合がある）１０が構成される。以下の実施の形態では、第１導電型をｎ型とし、第２導電型をｐ型として説明する。
【００２０】
基板１１は、第１導電型であるｎ型の炭化珪素（ＳｉＣ）基板によって実現される。ドリフト層１２は、炭化珪素、具体的には、第１導電型であるｎ型の炭化珪素から成る。ドリフト層１２は、基板１１の厚み方向一方側の表面上に積層されて形成されている。
【００２１】
ドリフト層１２の厚み方向一方側の表面部分には、一部分に、一対のベース領域１３ａ，１３ｂが形成されている。以下の説明において、各ベース領域１３ａ，１３ｂを区別して示す場合には、第１ベース領域１３ａおよび第２ベース領域１３ｂという。第１および第２ベース領域１３ａ，１３ｂは、ドリフト層１２の厚み方向一方側の表面から所定の深さの部分に、互いに間隔をあけて形成されている。各ベース領域１３ａ，１３ｂは、第２導電型の不純物（以下「第２導電型不純物」という場合がある）であるｐ型不純物、たとえばアルミニウム（Ａｌ）を含有する。
【００２２】
各ベース領域１３ａ，１３ｂの厚み方向一方側の表面部分には、一部分に、ソース領域１４ａ，１４ｂが形成されている。すなわち、ドリフト層１２の厚み方向一方側の表面部分であって、ベース領域１３ａ，１３ｂの厚み方向一方側の表面部分には、一部分に、一対のソース領域１４ａ，１４ｂが形成されている。以下の説明において、各ソース領域１４ａ，１４ｂを区別して示す場合には、第１ソース領域１４ａおよび第２ソース領域１４ｂという。
【００２３】
各ソース領域１４ａ，１４ｂは、各ベース領域１３ａ，１３ｂの厚み方向一方側の表面部分の一部分に、各ベース領域１３ａ，１３ｂよりも浅く形成されている。各ソース領域１４ａ，１４ｂは、第１導電型の不純物（以下「第１導電型不純物」という場合がある）であるｎ型不純物、たとえば窒素（Ｎ）を含有する。
【００２４】
ゲート酸化膜１５は、一対のベース領域１３ａ，１３ｂおよびそれらの間のドリフト層１２の厚み方向一方側の表面上に、ソース領域１４ａ，１４ｂにまで延在して形成されている。ゲート酸化膜１５は、本実施の形態では、二酸化珪素膜である。ゲート酸化膜１５は、ゲート絶縁膜として機能する。
【００２５】
ゲート電極１６は、ゲート酸化膜１５の厚み方向一方側の表面上に形成されている。ゲート電極１６は、厚み方向一方側から平面的に見て、一対のベース領域１３ａ，１３ｂ間のドリフト層１２から各ソース領域１４ａ，１４ｂに到達するように形成されている。
【００２６】
ソース電極１７は、各ベース領域１３ａ，１３ｂのゲート酸化膜１５で覆われていない部分に、各ソース領域１４ａ，１４ｂのゲート酸化膜１５で覆われていない部分を覆って形成されている。すなわち、ドリフト層１２の厚み方向一方側の表面上のゲート酸化膜１５で覆われていない部分には、一対のソース電極１７ａ，１７ｂが形成されている。以下の説明において、各ソース電極１７ａ，１７ｂを区別して示す場合には、第１ソース電極１７ａおよび第２ソース電極１７ｂという。
【００２７】
第１ソース電極１７ａは、第１ベース領域１３ａの厚み方向一方側の表面上に形成され、第１ソース領域１４ａに電気的に接続されている。第２ソース電極１７ｂは、第２ベース領域１３ｂの厚み方向一方側の表面上に形成され、第２ソース領域１４ｂに電気的に接続されている。
【００２８】
ドレイン電極１８は、基板１１の厚み方向一方側の表面と反対側の表面、すなわち基板１１の厚み方向他方側の表面に形成されている。ドレイン電極１８は、基板１１と電気的に接続されている。
【００２９】
図１に示す炭化珪素半導体装置１では、ゲート電極１６に電圧が印加されると、ゲート電極１６直下のベース領域１３ａ，１３ｂの表面に反転チャネル層が形成され、ソース領域１４ａ，１４ｂとドリフト層１２との間に、電荷の流れる経路が形成される。
【００３０】
炭化珪素半導体装置１である炭化珪素ＭＯＳＦＥＴが、電子をキャリアとするｎチャネルＭＯＳＦＥＴである場合、ソース領域１４ａ，１４ｂからドリフト層１２に電子が流れ込む。ドリフト層１２に流れ込んだ電子は、ドレイン電極１８に印加される電圧によって形成される電界に従って、ドリフト層１２および基板１１を介して流れて、ドレイン電極１８に到達する。したがって、ゲート電極１６に電圧を印加することによって、ドレイン電極１８からソース電極１７ａ，１７ｂに電流が流れる。
【００３１】
炭化珪素ＭＯＳＦＥＴが、正孔をキャリアとするｐチャネルＭＯＳＦＥＴである場合には、ドレイン電極１８から正孔が注入される。注入された正孔は、ドリフト層１２を介して流れてベース領域１３ａ，１３ｂに到達し、次いで、ベース領域１３ａ，１３ｂの表面に形成された反転チャネル層を介して、ソース電極１７ａ，１７ｂの電位に従って、ソース領域１４ａ，１４ｂに流れ込む。これによって、正孔がドレイン電極１８からソース電極１７ａ，１７ｂに流れる。
【００３２】
図１に示す炭化珪素半導体装置１は、本実施の形態の炭化珪素半導体装置の製造方法を用いて、以下のようにして製造される。以下、図面を参照しながら、工程順に説明する。
【００３３】
図２は、本発明の実施の一形態である炭化珪素半導体装置の製造方法の処理手順を示すフローチャートである。本実施の形態の炭化珪素半導体装置の製造方法は、基体準備工程と、ゲート酸化膜形成工程と、電極形成工程とを備える。ゲート酸化膜形成工程は、二酸化珪素膜形成工程と、窒化処理工程と、降温工程とを備える。本実施の形態の炭化珪素半導体装置の製造方法は、必要な装置および材料が準備されると開始され、ステップＳ１の基体準備工程に移行する。
【００３４】
図３〜図５は、基体準備工程を説明するための図である。ステップＳ１の基体準備工程では、基体１０を準備する。本実施の形態では、以下のようにして、基体１０を作製する。本実施の形態とは異なるが、別途、作製された基体１０を準備してもよい。
【００３５】
図３は、ドリフト層１２の形成が終了した段階の基板１１の状態を示す断面図である。ステップＳ１の基体準備工程では、まず、第１導電型であるｎ型の炭化珪素基板１１の厚み方向一方側の表面上に、エピタキシャル結晶成長法を用いて、第１導電型であるｎ型の炭化珪素エピタキシャル層から成るドリフト層１２を形成する。ドリフト層１２の厚み方向における寸法（以下「厚さ」という場合がある）は、５μｍ〜５０μｍ程度である。ドリフト層１２における第１導電型不純物の濃度（以下「第１導電型不純物濃度」という場合がある）は、１×１０15ｃｍ-3〜１×１０18ｃｍ-3程度である。
【００３６】
以上の条件でドリフト層１２を形成することによって、窒化物半導体装置１として、数百Ｖ〜３ｋＶ以上の耐圧を有する縦型高耐圧ＭＯＳＦＥＴを実現することができる。
【００３７】
炭化珪素基板１１の面方位としては、（０００１）面、（０００−１）面、または（１１−２０）面などを用いることができる。また、炭化珪素基板１１のポリタイプとしては、４Ｈ、６Ｈ、および３Ｃのいずれかを用いることができる。
【００３８】
図４は、ベース領域１３ａ，１３ｂの形成が終了した段階のドリフト層１２および基板１１の状態を示す断面図である。前述のようにしてドリフト層１２を形成した後、ドリフト層１２の厚み方向一方側の表面に、ベース領域１３ａ，１３ｂを形成する領域が露出するように、不図示のマスクを形成する。たとえば、写真製版技術を用いて、レジスト、二酸化珪素、または窒化珪素などによって、マスクを形成する。
【００３９】
形成したマスクを不純物注入阻止膜として用いて、基板１１の厚み方向一方側から不純物をイオン注入し、一対のベース領域１３ａ，１３ｂを形成する。具体的には、第２導電型不純物をイオン注入することによって、第２導電型のベース領域１３ａ，１３ｂを形成する。イオン注入後、マスクを除去すると、図４に示す断面構造が得られる。
【００４０】
製造する炭化珪素半導体装置１がｎチャネルＭＯＳＦＥＴである場合、ベース領域１３ａ，１３ｂに導入される第２導電型不純物としては、たとえばボロン（Ｂ）またはアルミニウム（Ａｌ）を用いることができる。製造する炭化珪素半導体装置１がｐチャネルＭＯＳＦＥＴである場合、第２導電型不純物としては、たとえばリン（Ｐ）または窒素（Ｎ）を用いることができる。
【００４１】
各ベース領域１３ａ，１３ｂの深さは、ドリフト層１２の厚さを超えないことが要求される。具体的には、各ベース領域１３ａ，１３ｂの深さは、たとえば０．５μｍ〜３μｍ程度である。ここで、「深さ」とは、ドリフト層１２の厚み方向一方側の表面からの距離をいう。
【００４２】
各ベース領域１３ａ，１３ｂにおける第２導電型不純物の濃度（以下「第２導電型不純物濃度」という場合がある）は、ドリフト層１２における第１導電型不純物濃度を超える濃度に選ばれる。各ベース領域１３ａ，１３ｂにおける第２導電型不純物濃度は、たとえば１×１０17ｃｍ-3〜１×１０19ｃｍ-3程度である。
【００４３】
図５は、ソース領域１４ａ，１４ｂの形成が終了した段階のドリフト層１２および基板１１の状態を示す断面図である。ドリフト層１２の厚み方向一方側の表面上に、写真製版技術を用いて、ソース領域１４ａ，１４ｂを形成する部分を露出させるように、不図示のマスクを形成する。
【００４４】
形成したマスクを用いて、各ベース領域１３ａ，１３ｂ内に第１導電型不純物をイオン注入して、第１導電型のソース領域１４ａ，１４ｂをそれぞれ形成する。イオン注入後、ソース領域１４ａ，１４ｂの形成に用いたマスクを除去すると、図５に示す断面構造が得られる。このようにして、基板１１、ドリフト層１２、ベース領域１３ａ，１３ｂおよびソース領域１４ａ，１４ｂで構成される基体１０が得られる。
【００４５】
ソース領域１４ａ，１４ｂ内に導入される第１導電型不純物としては、製造する炭化珪素半導体装置１がｎチャネルＭＯＳＦＥＴである場合には、たとえばリン（Ｐ）または窒素（Ｎ）を用いることができ、製造する炭化珪素半導体装置１がｐチャネルＭＯＳＦＥＴである場合には、たとえばボロン（Ｂ）またはアルミニウム（Ａｌ）を用いることができる。
【００４６】
ソース領域１４ａ，１４ｂは、ベース領域１３ａ，１３ｂよりも浅く形成される。すなわち、ソース領域１４ａ，１４ｂの深さは、ベース領域１３ａ，１３ｂの深さよりも小さい値に選ばれる。各ソース領域１４ａ，１４ｂに導入される第１導電型不純物の濃度は、たとえば１×１０18ｃｍ-3〜１×１０21ｃｍ-3程度である。
【００４７】
マスクの除去後は、熱処理装置によって、基体１０を、たとえば１３００℃〜１９００℃の高温条件下で、たとえば３０秒〜１時間程度熱処理する。これによって、注入されたイオンが電気的に活性化される。以上のようにして基体１０が作製されると、ステップＳ２のゲート酸化膜形成工程に移行する。
【００４８】
図６は、ゲート酸化膜１５の形成が終了した段階の基体１０の状態を示す断面図である。ステップＳ２のゲート酸化膜形成工程では、以下のようにして基体１０上にゲート酸化膜１５を形成する。まず、ステップＳ２１の二酸化珪素膜形成工程において、基体１０の厚み方向一方側の表面上に、たとえば化学的気相成長（Chemical Vapor Deposition；略称：ＣＶＤ）法によって、ゲート酸化膜１５となる二酸化珪素膜を形成する。ＣＶＤ法では、反応炉内に基体１０を投入して、二酸化珪素膜の形成が行われる。
【００４９】
ステップＳ２１の二酸化珪素膜形成工程では、化学的気相成長法に代えて、酸素を含む雰囲気での熱酸化によって、二酸化珪素膜を形成してもよい。二酸化珪素膜の形成後、基体１０を反応炉内から取出し、ステップＳ２２の窒化処理工程に移行する。
【００５０】
ステップＳ２２の窒化処理工程では、以下のようにして窒化処理を行う。基板１０を窒化処理用の反応炉内に投入した後、反応炉内の雰囲気を不活性ガスの雰囲気（以下「不活性ガス雰囲気」という場合がある）として、反応炉内を昇温する。不活性ガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスを用いる。
【００５１】
反応炉内が、予め定める窒化処理温度に到達した時点で、反応炉内の雰囲気を、窒素酸化物ガスを含む雰囲気（以下「窒素酸化物ガス雰囲気」という場合がある）に置換する。窒素酸化物ガスとしては、一酸化窒素（ＮＯ）ガス、一酸化二窒素（Ｎ2Ｏ）ガスおよび二酸化窒素（ＮＯ2）ガスから選択される少なくとも１種のガスを用いる。その中でも、たとえば一酸化窒素ガスまたは一酸化二窒素ガスを用いることが望ましく、一酸化窒素ガスを用いることが特に望ましい。
【００５２】
反応炉内の雰囲気を窒素酸化物ガス雰囲気に置換した時点から、予め定める窒化処理時間が経過するまで、窒素酸化物ガス雰囲気で、反応炉内の温度を窒化処理温度に維持する。窒化処理時間としては、１０分〜１０時間程度が望ましい。
【００５３】
このような窒化処理工程を実行することによって、欠陥の発生を防ぎ、二酸化珪素と炭化珪素との界面の状態を良好にすることができる。
【００５４】
窒化処理中の反応炉内における窒素酸化物ガス雰囲気としては、窒素酸化物ガスのみを含むガス雰囲気だけでなく、一酸化窒素ガスまたは一酸化二窒素ガスなどの窒素酸化物ガスを、窒素ガス、アルゴンガスまたはヘリウムガスなどの不活性ガスで希釈したガス雰囲気が用いられてもよい。また窒素酸化物ガス雰囲気は、２種類以上の窒素酸化物ガスを含んでもよく、たとえば一酸化窒素ガスと一酸化二窒素ガスとが混在する雰囲気が窒素酸化物ガス雰囲気として用いられてもよい。
【００５５】
窒化処理温度は、９００℃以上１４５０℃以下であることが望ましく、１１５０℃以上１３５０℃以下であることが特に望ましい。１１５０℃未満の低温条件下では、窒化速度が比較的遅く、窒素原子による界面準位の不活性化が進行しにくい。特に９００℃未満の低温条件下では、窒化速度が非常に遅く、窒素原子による界面準位の不活性化がほとんど進行しない。
【００５６】
また、１３５０℃を超える高温条件下では、一酸化窒素または一酸化二窒素の分解によって生じる酸素による熱酸化が進行し、新たな界面準位が増加する。特に１４５０℃を超える高温条件下では、一酸化窒素または一酸化二窒素の分解によって生じる酸素による熱酸化が進行しやすく、新たな界面準位が増加しやすい。
【００５７】
したがって、窒化処理温度は、９００℃以上１４５０℃以下であることが望ましく、１１５０℃以上１３５０℃以下であることが特に望ましい。これを踏まえて、本実施の形態では、窒化処理工程において、反応炉内の温度を９００℃以上１４５０℃以下、具体的には１１５０℃以上１３５０℃以下として、熱処理を行う。
【００５８】
以上のようにして窒化処理を行った後は、ステップＳ２３の降温工程に移行する。ステップＳ２３の降温工程では、反応炉内を窒素酸化物ガス雰囲気で満たした状態で降温する。窒素酸化物ガス雰囲気での降温は、反応炉内の温度が９５０℃以下になるまで行うことが望ましい。反応炉内の温度が９５０℃以下になれば、反応炉内のガス雰囲気を、不活性ガス雰囲気に置換してもよい。これは以下の理由による。
【００５９】
二酸化珪素中の酸素の拡散エネルギーは、以下の参考文献１によれば、およそ１．３ｅＶである。参考文献１：Ｅ．Ｌ．Ｗｉｌｌｉａｍｓ、Journal of the American Ceramic Society、１９６５年、４８巻、ｐ．１９０
【００６０】
二酸化珪素中における１３００℃での酸素の拡散係数が１．４×１０-13ｃｍ2／ｓｅｃであるのに対して、二酸化珪素中における９５０℃での酸素の拡散係数は、８．８×１０-15ｃｍ2／ｓｅｃである。すなわち、９５０℃になると、二酸化珪素中の酸素の拡散係数は、１３００℃での拡散係数の１０分の１（１／１０）以下まで低下する。つまり、９５０℃以下の温度領域では、二酸化珪素膜中の酸素の拡散が抑制され、酸素空孔の発生数が低下する。したがって、反応炉内を窒素酸化物ガス雰囲気で満たした状態で９５０℃以下まで降温することによって、後述する本発明の効果が十分に得られる。
【００６１】
以上のことから、本実施の形態では、窒素酸化物ガス雰囲気での降温をたとえば９００℃までとし、その後に、窒素ガスなどの不活性ガス雰囲気への置換と、基体１０の取出し温度として予め定める温度までの降温とを実行する。本発明の効果を最大限に得るために、反応炉内の雰囲気の不活性ガス雰囲気への置換は、反応炉内の温度が基体１０の取出し温度に到達してから実行してもよい。
【００６２】
基体１０の取出し温度は、窒化処理温度よりも低く、かつ大気との反応が起こりにくい温度に選ばれる。具体的には、基体１０の取出し温度は、たとえば５００℃〜８００℃である。
【００６３】
以上のようにして基体１０を取出した後は、ステップＳ３の電極形成工程に移行する。図７〜図９は、電極形成工程を説明するための図である。ステップＳ３の電極形成工程では、以下のようにして前述の図１に示すゲート電極１６、ソース電極１７およびドレイン電極１８を形成する。
【００６４】
図７は、ゲート電極１６の形成が終了した段階の基体１０を示す断面図である。ゲート酸化膜１５の厚み方向一方側の表面上に、ゲート電極１６となるゲート電極膜を成膜する。
【００６５】
次いで、写真製版技術を用いて、ゲート電極膜をパターニングして、ゲート電極１６を形成する。ゲート電極１６は、ベース領域１３ａ，１３ｂおよびソース領域１４ａ，１４ｂが、ゲート電極１６の両端部に位置し、一対のベース領域１３ａ，１３ｂ間で露出したドリフト層１２が、ゲート電極１６の中央に位置するような形状にゲート電極膜をパターニングすることによって形成される。
【００６６】
ゲート電極１６と、一対のソース領域１４ａ，１４ｂとは、厚み方向一方側から平面的に見て、たとえば１０ｎｍ〜５μｍの範囲で、重なり合うように形成されることが望ましい。これによって、ゲート電極１６の端部におけるフリンジ効果の影響を抑制して、ベース領域１３ａ，１３ｂの表面に均一に電圧を印加することができる。したがって、ベース領域１３ａ，１３ｂの表面に、確実に、反転チャネル層を形成することができる。
【００６７】
ゲート電極１６の材料としては、ｎ型またはｐ型の多結晶珪素（ポリシリコン）を用いてもよいし、ｎ型またはｐ型の多結晶炭化珪素を用いてもよい。また、アルミニウム、チタン、モリブデン、タンタル、ニオブまたはタングステンなどの低抵抗高融点金属を用いてもよいし、これらの低抵抗高融点金属の窒化物を用いてもよい。
【００６８】
図８は、ゲート酸化膜１５のパターニングが終了した段階の基体１０の状態を示す断面図である。ゲート電極１６のパターニング後、ゲート酸化膜１５の不要部分を、写真製版技術を用いたパターニングと、ウェットエッチングまたはドライエッチングとによって除去する。これによって、図８に示すように、ソース領域１４ａ，１４ｂの表面が露出する。ゲート酸化膜１５は、厚み方向に垂直な幅方向における寸法が、ゲート電極１６よりも長く形成される。これによって、次工程で形成されるソース電極１７ａ，１７ｂとゲート電極１６との間を、確実に電気的に分離することができる。
【００６９】
図９は、ソース電極１７ａ，１７ｂの形成が終了した段階の基体１０の状態を示す断面図である。ゲート酸化膜１５のパターニング後は、ソース領域１４ａ，１４ｂの露出した部分に、図９に示すように、ソース電極１７ａ，１７ｂを形成する。具体的には、ソース電極１７ａ，１７ｂとなるソース電極膜を成膜した後、パターニングすることによって、ソース電極１７ａ，１７ｂを形成する。
【００７０】
その後、基板１１の裏面、すなわち厚み方向他方側の表面に、前述の図１に示すようにドレイン電極１８を形成する。これによって、図１に示す素子構造を有する炭化珪素半導体装置１の主要部が完成する。
【００７１】
ソース電極１７ａ，１７ｂおよびドレイン電極１８の材料としては、アルミニウム、ニッケル、チタン、銅または金などを用いてもよいし、これらの複合物を用いてもよい。
【００７２】
ソース電極１７ａ，１７ｂの形成後には、ソース電極１７ａ，１７ｂのソース領域１４ａ，１４ｂに対するオーミック接触を得るために、１０００℃程度の熱処理が行われてもよい。また、ドレイン電極１８の形成後には、ドレイン電極１８の基板１１に対するオーミック接触を得るために、１０００℃程度の熱処理が行われてもよい。
【００７３】
以上のように本実施の形態の炭化珪素半導体装置の製造方法によれば、ゲート酸化膜形成工程の二酸化珪素膜形成工程において、基体１０上にゲート酸化膜１５となる二酸化珪素膜が形成される。二酸化珪素膜が形成された基体１０が、窒化処理工程において、反応炉内で、窒素酸化物ガスを含む雰囲気で熱処理されることによって窒化処理される。この窒化処理によって、炭化珪素半導体装置１のチャネル移動度を向上させることができる。
【００７４】
窒化処理工程の後は、降温工程において、窒素酸化物ガスを含む雰囲気で、反応炉内が降温される。このように降温することによって、窒化処理後の酸素空孔の発生を抑えることができるので、炭化珪素半導体装置１のしきい値電圧の低下を抑えることができる。この効果は、ゲート絶縁膜であるゲート絶縁膜１５中の固定電荷の低減にのみ限定されるので、しきい値電圧の低下が抑えられることに伴って、チャネル移動度が低下することはない。したがって、炭化珪素半導体装置１のしきい値電圧の低下を抑えて、チャネル移動度を向上させることができる。
【００７５】
図１０および図１１は、窒化処理工程および降温工程におけるプロセスシーケンスを示す図である。図１０は、本発明の実施の一形態における窒化処理工程および降温工程のプロセスシーケンスを示す図である。図１０では、実施例として、図２に示すステップＳ２１のゲート酸化膜形成工程でＣＶＤによって二酸化珪素膜を形成し、ステップＳ２２の窒化処理工程で一酸化窒素ガスによって窒化処理を行い、ステップＳ２３の降温工程で反応炉内を窒素酸化物ガス雰囲気で満たして降温した場合のプロセスシーケンスを示す。
【００７６】
図１１は、比較例における窒化処理工程および降温工程のプロセスシーケンスを示す図である。図１１では、比較例として、実施例と同様にステップＳ２１のゲート酸化膜形成工程およびステップＳ２２の窒化処理工程を行った後、反応炉内を不活性ガスである窒素ガスに置換して不活性ガス雰囲気として、反応炉内の温度を基板取出し温度まで降温する場合のプロセスシーケンスを示す。
【００７７】
実施例および比較例のいずれにおいても、時刻ｔ１において、窒化処理用の反応炉の昇温が開始される。時刻ｔ２において、反応炉内の温度が、予め定める基体投入取出温度Ｔ０に達すると、基体１０が反応炉内に投入される。このとき、反応炉内は、不活性ガス雰囲気Ａ０とされる。基体投入取出温度Ｔ０は、基体１０の投入温度として予め定められる温度であり、かつ基体１０の取出し温度として予め定められる温度である。
【００７８】
時刻ｔ３において、反応炉の昇温が再開される。時刻ｔ４において、反応炉内の温度が、予め定める窒化処理温度ＴＮに達すると、時刻ｔ５において、反応炉内の雰囲気が、窒素酸化物ガス雰囲気ＡＮに置換され、熱処理が開始される。時刻ｔ６において、予め定める窒化処理時間が経過すると、熱処理が終了される。
【００７９】
図１０に示す実施例では、時刻ｔ６において、熱処理が終了されると、窒素酸化物ガス雰囲気ＡＮのまま、図２に示すステップＳ２３の降温工程に移行し、降温が開始される。時刻ｔ７において、反応炉内の温度が９００℃に達すると、反応炉内の雰囲気が不活性ガス雰囲気Ａ０に置換される。本実施例では、不活性ガス雰囲気Ａ０として、窒素ガスの雰囲気を用いている。
【００８０】
その後、反応炉の降温が継続され、時刻ｔ８において、反応炉内の温度が、予め定める基板投入取出温度Ｔ０に達すると、降温が終了され、時刻ｔ９において、反応炉内から基体１０が取出される。反応炉内の温度は、時刻ｔ１０において、昇温前の温度に戻る。
【００８１】
これに対し、図１１に示す比較例では、時刻ｔ６において、熱処理が終了されると、反応炉内の雰囲気が、不活性ガス雰囲気Ａ０に置換される。その後、時刻ｔ１１において、不活性ガス雰囲気Ａ０で、降温が開始される。時刻ｔ１２において、反応炉内の温度が、基体投入取出温度Ｔ０に達すると、降温が終了され、時刻ｔ１３において、反応炉内から基体１０が取出される。反応炉内の温度は、時刻ｔ１４において、昇温前の温度に戻る。
【００８２】
図１２は、実施例および比較例で製造したＭＯＳＦＥＴのゲート電圧−ドレイン電流特性を示すグラフである。図１２では、実施例で製造したＭＯＳＦＥＴの測定結果を黒丸「●」で示し、比較例で製造したＭＯＳＦＥＴの測定結果を白丸「○」示す。図１２において、横軸はゲート電圧［Ｖ］を示し、縦軸はドレイン電流［Ａ］を示す。参照符「３１」で示される直線と、横軸との交点のゲート電圧は、実施例で製造したＭＯＳＦＥＴのしきい値電圧に相当する。参照符「３２」で示される直線と、横軸との交点のゲート電圧は、比較例で製造したＭＯＳＦＥＴのしきい値電圧に相当する。
【００８３】
図１２から、実施例で製造したＭＯＳＦＥＴでは、比較例で製造したＭＯＳＦＥＴに比べて、しきい値電圧が、およそ１．０Ｖ上昇していることが分かる。このことから、実施例のように窒化処理後の反応炉内の降温を窒素酸化物ガス雰囲気ＡＮで行うことによって、しきい値電圧の低下を抑えることができることが分かる。
【００８４】
このように本実施の形態によれば、窒化処理後、窒素酸化物ガス雰囲気ＡＮで反応炉内を降温するので、窒化処理によるしきい値電圧の低下を抑えることができる。これによって、窒素酸化物ガス雰囲気で降温しない場合、たとえば不活性ガス雰囲気で降温する場合に比べて、しきい値電圧を高めることができる。したがって、前述のように炭化珪素半導体装置１のしきい値電圧の低下を抑えて、チャネル移動度を向上させることができる。
【００８５】
また本実施の形態では、降温工程において、窒素酸化物ガスを含む雰囲気で、反応炉内を９５０℃以下まで降温する。前述のように９５０℃以下の温度領域では、二酸化珪素膜中の酸素の拡散を抑制することができるので、酸素空孔の発生を抑えることができる。したがって、窒素酸化物ガスを含む雰囲気で、反応炉内を９５０℃以下まで降温することによって、しきい値電圧の低下を抑えることができるという前述の本発明の効果を十分に得ることができる。
【００８６】
また本実施の形態では、降温工程において、窒素酸化物ガスを含む雰囲気で反応炉内を９５０℃以下まで降温した後は、反応炉内を、窒素酸化物ガスを含む雰囲気から、不活性ガス雰囲気に置換して、反応炉内を降温する。これによって、基体１０の不所望な窒化を抑えることができる。
【００８７】
また本実施の形態では、窒化処理工程で用いられる窒素酸化物ガスは、一酸化窒素（ＮＯ）ガス、一酸化二窒素（Ｎ2Ｏ）ガスおよび二酸化窒素（ＮＯ2）ガスから選択される少なくとも１種のガスである。これによって、窒化処理を効果的に行うことができる。具体的には、ゲート酸化膜１５の二酸化珪素と基体１０の炭化珪素との界面に発生した欠陥準位をより確実に電気的に不活性化し、炭化珪素と二酸化珪素との界面での欠陥準位の密度を確実に低減することができる。したがって、キャリア移動度を確実に向上させることができる。
【００８８】
これらの窒素酸化物ガスの中でも、一酸化窒素ガスまたは一酸化二窒素ガスを用いることが望ましく、一酸化窒素ガスを用いることが特に望ましい。一酸化窒素ガスまたは一酸化二窒素ガス、特に一酸化窒素ガスを用いることによって、前述の欠陥準位の不活性化および欠陥準位の密度の低減をより確実に行うことができるので、キャリア移動度をより確実に向上させることができる。
【００８９】
また本実施の形態では、窒化処理工程において、反応炉内の温度を９００℃以上１４５０℃以下、具体的には１１５０℃以上１３５０℃以下とした熱処理によって窒化処理を行う。これによって、窒化処理を効果的に行うことができる。具体的には、窒素原子による界面準位の不活性化をより確実に行うことができる。また窒素酸化物ガスの分解を抑えて、分解によって生じる酸素による熱酸化を防ぎ、新たな界面準位の増加を防ぐことができる。したがって、炭化珪素半導体装置１のキャリア移動度をより確実に向上させることができる。
【００９０】
このように反応炉内の温度を９００℃以上１４５０℃以下、具体的には１１５０℃以上１３５０℃以下の比較的高温とした熱処理によって窒化処理を行う場合に、窒化処理が終了した直後に反応炉内の雰囲気を不活性ガス雰囲気に置換して降温すると、二酸化珪素膜中に酸素空孔が発生して、しきい値電圧が低下することがある。
【００９１】
これに対し、本実施の形態では、前述のように、窒化処理後は窒素酸化物ガス雰囲気で反応炉内を降温するので、二酸化珪素膜中の酸素空孔の発生を抑えて、しきい値電圧の低下を抑えることができる。したがって、しきい値電圧の低下を抑えつつ、前述のように窒化処理を効果的に行って、炭化珪素半導体装置１のキャリア移動度をより確実に向上させることができる。
【００９２】
また本実施の形態では、二酸化珪素膜形成工程において、炭化珪素基体１０の表面に、ＣＶＤ法によって二酸化珪素膜を堆積して形成する。この工程において形成された二酸化珪素膜と基体１０との界面には、欠陥に起因する欠陥準位が発生することがある。本実施の形態では、窒化処理工程で窒化処理が行われるので、二酸化珪素膜と基体１０との界面に発生した欠陥準位を電気的に不活性化することができる。
【００９３】
これによって、二酸化珪素膜と基体１０との界面での欠陥準位の密度を低減することができる。したがって、二酸化珪素膜が、欠陥の発生する可能性のあるＣＶＤ法によって形成される場合でも、炭化珪素半導体装置１のチャネル移動度を向上させることができる。
【００９４】
また本実施の形態とは異なるが、二酸化珪素膜形成工程では、前述のように炭化珪素基体１０の表面を、酸素を含む雰囲気中で熱酸化することによって、二酸化珪素膜を形成してもよい。この場合でも、本実施の形態と同様の効果を得ることができる。
【００９５】
以上に述べた本実施の形態では、炭化珪素半導体装置１は、ＭＯＳＦＥＴであるが、これに限定されない。本実施の形態の炭化珪素半導体装置の製造方法は、炭化珪素基体上に形成される二酸化珪素膜をゲート絶縁膜として有するＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの絶縁ゲート型トランジスタ素子に適用することができる。ここで、「炭化珪素基体上」とは、炭化珪素基体が炭化珪素基板のみで構成される場合には、炭化珪素基板上を意味し、炭化珪素基体が、炭化珪素基板とその上に形成される炭化珪素層とを含んで構成される場合には、炭化珪素層上を意味する。
【００９６】
絶縁ゲート型トランジスタ素子としては、ソース電極、ゲート電極およびドレイン電極が、基板の同一面上に形成される横型半導体素子であってもよく、ソース電極およびゲート電極とドレイン電極とが基板を挟んで反対側に形成される縦型半導体素子であってもよい。すなわち、本実施の形態の炭化珪素半導体装置の製造方法は、横型半導体素子に対しても適用することができ、また縦型半導体素子に対しても適用することができる。
【００９７】
本発明は、その発明の範囲内において、実施の形態の構成要素を適宜、変形または省略することが可能である。たとえば、本実施の形態では、炭化珪素基体１０は、炭化珪素基板１１と、ドリフト層１２と、ベース領域１３ａ，１３ｂと、ソース領域１４ａ，１４ｂとによって構成されるが、他の炭化珪素層を含んでもよいし、また炭化珪素基板１１のみで構成されてもよい。
【符号の説明】
【００９８】
１  炭化珪素半導体装置、１０  基体、１１  基板、１２  ドリフト層、１３ａ，１３ｂ  ベース領域、１４ａ，１４ｂ  ソース領域、１５  ゲート酸化膜、１６  ゲート電極、１７ａ，１７ｂ  ソース電極、１８  ドレイン電極。
【図１】
0005687220.tif 000002
【図２】
0005687220.tif 000003
【図３】
0005687220.tif 000004
【図４】
0005687220.tif 000005
【図５】
0005687220.tif 000006
【図６】
0005687220.tif 000007
【図７】
0005687220.tif 000008
【図８】
0005687220.tif 000009
【図９】
0005687220.tif 000010
【図１０】
0005687220.tif 000011
【図１１】
0005687220.tif 000012
【図１２】
0005687220.tif 000013