(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された複数の信号線と、
ｍ（ｍは２以上の整数）本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第１端子と、
前記信号線ブロックごとに設けられ、ｍ本の信号線のうちから選択される少なくとも１本の信号線と前記第１端子とを導通させる第１選択回路と、
ｎ（ｎは２以上の整数）個の前記信号線ブロックごとに設けられた第２端子と、
前記ｎ個の信号線ブロックごとに設けられ、ｍ×ｎ本の信号線のうちから選択される少なくとも１本の信号線と前記第２端子とを導通させる第２選択回路と、
を具備し、
前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、少なくとも１本の信号線が同じ場合に、前記第１端子と前記第２端子とは、前記第１選択回路、前記少なくとも１本の信号線及び前記第２選択回路を介して導通状態とされ、
前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、全ての信号線が互いに異なる場合に、前記第１端子と前記第２端子とは非導通状態とされる
アクティブマトリクス基板。
【請求項２】
前記第１端子、前記第１選択回路、前記第２端子、および、前記第２選択回路は、前記信号線を検査するための回路を構成している、
請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記第１選択回路が、検査される信号線と前記第１端子とを導通させた際に、前記第２選択回路は、前記検査される信号線以外の信号線と前記第２端子とを導通させ、当該第２端子より固定電位が入力されるように制御される、
請求項２に記載のアクティブマトリクス基板。
【請求項４】
前記第１選択回路および前記第２選択回路の少なくとも一方は、マルチプレクサまたはデマルチプレクサとして動作する、
請求項１に記載のアクティブマトリクス基板。
【請求項５】
前記第１選択回路は、前記信号線のうちの対応する１つと前記第１端子との導通および非導通を切り替える複数の第１スイッチング素子を含み、
前記第２選択回路は、前記信号線のうちの対応する１つと前記第２端子との導通および非導通を切り替える複数の第２スイッチング素子を含み、
前記第２スイッチング素子は、同一の信号線に接続された前記第１スイッチング素子の冗長回路として機能し得るよう構成されている、
請求項１に記載のアクティブマトリクス基板。
【請求項６】
前記信号線は、データ信号線、及び前記データ信号線と交差する方向に配置された走査信号線のいずれか一方である、
請求項１に記載のアクティブマトリクス基板。
【請求項７】
前記第２端子および前記第２選択回路は、全ての前記データ信号線ブロックに共通して、１つずつ設けられ、当該第２選択回路は、前記アクティブマトリクス基板上に設けられる全てのデータ信号線のうちから選択される少なくとも１本のデータ信号線と前記第２端子とを導通させる、
請求項６に記載のアクティブマトリクス基板。
【請求項８】
前記第２端子および前記第２選択回路は、全ての前記走査信号線ブロックに共通して、１つずつ設けられ、当該第２選択回路は、前記アクティブマトリクス基板上に設けられる全ての走査信号線のうちから選択される少なくとも１本の走査信号線と前記第２端子とを導通させる、
請求項６に記載のアクティブマトリクス基板。
【請求項９】
請求項６に記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板の複数の走査信号線および複数のデータ信号線の交差部の各々に設けられた発光素子と、
を具備する表示パネル。
【請求項１０】
前記発光素子が、有機ＥＬ素子である、
請求項９に記載の表示パネル。
【請求項１１】
請求項９に記載の表示パネルの製造方法であって、
前記アクティブマトリクス基板のうち、前記第１端子、前記第１選択回路、前記第２端子、および前記第２選択回路のうちの少なくとも一つが配置された部分を除去する工程を含む、
表示パネルの製造方法。
【請求項１２】
アクティブマトリクス基板の検査方法であって、
前記アクティブマトリクス基板は、
基板と、
前記基板上に配置された複数の信号線と、
ｍ（ｍは２以上の整数）本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第１端子と、
前記信号線ブロックごとに設けられ、ｍ本の信号線のうちから選択される少なくとも１本の信号線と前記第１端子とを導通させる第１選択回路と、
ｎ（ｎは２以上の整数）個の前記信号線ブロックごとに設けられた第２端子と、
前記ｎ個の信号線ブロックごとに設けられ、ｍ×ｎ本の信号線のうちから選択される少なくとも１本の信号線と前記第２端子とを導通させる第２選択回路とを備え、
前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、少なくとも１本の信号線が同じ場合に、前記第１端子と前記第２端子とは、前記第１選択回路、前記少なくとも１本の信号線及び前記第２選択回路を介して導通状態とされ、
前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、全ての信号線が互いに異なる場合に、前記第１端子と前記第２端子とは非導通状態とされるアクティブマトリクス基板であり、
前記アクティブマトリクス基板の検査方法は、
前記第２端子に固定電位を印加するステップと、
前記第２選択回路により、検査される信号線以外の信号線と前記第２端子とを導通させるステップと、
前記第１選択回路により、検査される信号線と前記第１端子とを導通させるステップと、
前記第２端子から前記第２選択回路を介して前記検査される信号線以外の信号線に前記固定電位を導入しながら、前記第１端子に検査信号を入出力するステップと、
を含む検査方法。
【請求項１３】
アクティブマトリクス基板の検査方法であって、
前記アクティブマトリクス基板は、
基板と、
前記基板上に配置された複数の信号線と、
ｍ（ｍは２以上の整数）本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第１端子と、
前記信号線ブロックごとに設けられ、ｍ本の信号線のうちから選択される少なくとも１本の信号線と前記第１端子とを導通させる第１選択回路と、
ｎ（ｎは２以上の整数）個の前記信号線ブロックごとに設けられた第２端子と、
前記ｎ個の信号線ブロックごとに設けられ、ｍ×ｎ本の信号線のうちから選択される少なくとも１本の信号線と前記第２端子とを導通させる第２選択回路とを備え、
前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、少なくとも１本の信号線が同じ場合に、前記第１端子と前記第２端子とは、前記第１選択回路、前記少なくとも１本の信号線及び前記第２選択回路を介して導通状態とされ、
前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、全ての信号線が互いに異なる場合に、前記第１端子と前記第２端子とは非導通状態とされるアクティブマトリクス基板であり、
前記アクティブマトリクス基板の検査方法は、
前記第２端子に固定電位を印加するステップと、
前記第１選択回路により、検査される信号線と前記第１端子との導通および非導通を切り替えると共に、前記第２選択回路により、前記検査される信号線と前記第２端子との導通および非導通を切り替えるステップと、
前記検査される信号線と前記第１端子との導通または非導通、および前記検査される信号線と前記第２端子との導通または非導通の組み合わせごとに、前記第２端子に前記固定電位を印加するに応じて前記第１端子に流れる電流を測定するステップと、
を含む検査方法。
【請求項１４】
アクティブマトリクス基板の検査方法であって、
前記アクティブマトリクス基板は、
基板と、
前記基板上に配置された複数の信号線と、
ｍ（ｍは２以上の整数）本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第１端子と、
前記信号線ブロックごとに設けられ、ｍ本の信号線のうちから選択される少なくとも１本の信号線と前記第１端子とを導通させる第１選択回路と、
ｎ（ｎは２以上の整数）個の前記信号線ブロックごとに設けられた第２端子と、
前記ｎ個の信号線ブロックごとに設けられ、ｍ×ｎ本の信号線のうちから選択される少なくとも１本の信号線と前記第２端子とを導通させる第２選択回路とを備え、
前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、少なくとも１本の信号線が同じ場合に、前記第１端子と前記第２端子とは、前記第１選択回路、前記少なくとも１本の信号線及び前記第２選択回路を介して導通状態とされ、
前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、全ての信号線が互いに異なる場合に、前記第１端子と前記第２端子とは非導通状態とされるアクティブマトリクス基板であり、
前記アクティブマトリクス基板の検査方法は、
前記第１選択回路により、検査される信号線と前記第１端子とを導通させるステップと、
前記第２選択回路により、検査される信号線以外の信号線と前記第２端子とを導通させるステップと、
前記第２端子に固定電位を印加するステップと、
前記検査される信号線と前記第１端子とを導通させながら、前記第２端子から前記第２選択回路を介して検査される信号線以外の信号線に前記固定電位を導入するに応じて前記前記第１端子に流れる電流を測定するステップと、
を含む検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示パネルに用いられるアクティブマトリクス基板に関するものであって、特に、アクティブマトリクス基板に設けられる信号線選択回路に関する。
【背景技術】
【０００２】
発光や透光を個別に制御される複数の画素部をマトリクス状に設けてなり、文字や画像を自在に表示するマトリクス表示装置が実用化されている。液晶表示パネルや有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示パネルは、マトリクス表示装置の一例である。
【０００３】
多くのマトリクス表示装置は、複数の画素部の一つ一つに発光や透光を制御するための能動回路が形成されたアクティブマトリクス基板を用いて構成されている。アクティブマトリクス基板は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）アレイ基板などと呼ばれることもある。
【０００４】
昨今、マトリクス表示装置（以下、単に表示装置と言う）に設けられる画素部の増加はめざましく、画素部の増加に伴い、各画素部に輝度情報を供給するために設けられるデータ線も膨大な数になっている。表示装置の品質を保証する上で全てのデータ線を検査することは重要である。しかし、全てのデータ線を同時に検査装置に接続することは、表示装置と検査装置との間に少なくともデータ線と同数の膨大な接続（例えばプローバーの接点）が必要になることから、実際的ではない。
【０００５】
そこで、所定数のデータ線ごとにブロックを定義し、各ブロックに含まれるデータ線を１つずつ逐次選択しながら、選択されたデータ線を用いた検査を行う技術が周知になっている。この技術によれば、データ線と検査装置との間の接続の数を削減し、しかも全てのデータ線を用いた検査を逐次行うことができる。この技術に基づく液晶装置の一例が、特許文献１に示されている。
【０００６】
図１５は、特許文献１に示されている液晶装置９００の電気的な構成を示すブロック図である。
【０００７】
液晶装置９００は、ＴＦＴアレイ基板９０８上に、複数の画素部９０１をマトリクス状に配列してなり、画素部９０１はマトリクスの列ごとにデータ線９０２で共通に接続されている。隣接する４本のデータ線９０２ごとに１個のブロックが定められ、各ブロックに１個の端子９０３が設けられている。
【０００８】
検査時において、検査制御回路（図示せず）は、プローブを介して端子９０３に所定のデータ信号を供給する。データ信号は、デマルチプレクサ９０４によって各ブロックから１つずつ選択されるデータ線９０２に印加される。
【０００９】
データ信号の印加後、検査回路９０６に含まれるシフトレジスタ９０５は、シフト信号Ｘｉ（ｉ＝１〜１２０）を対応するブロックに逐次出力する。検査回路９０６は、シフト信号Ｘｉが出力されたブロックの４本のデータ線９０２の電位を、読み出し線９０７に出力する。検査制御回路は、読み出し線９０７に出力されたデータ線９０２の電位を測定することにより、シフト信号Ｘｉが出力されたブロックの選択されたデータ線９０２が正常かどうかを判定する。
【００１０】
このような処理が、シフト信号Ｘｉに応じてブロック逐次に行われ、さらにブロック内の他のデータ線９０２を選択して繰り返されることで、全てのデータ線９０２が検査される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−３０４２５２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、上述のように複数のデータ線の各々を逐次的に選択して行う検査では一般的に、選択されるデータ線９０２の検査信号が外来ノイズの影響を受けることによって検査精度が損なわれるという第１の問題がある。
【００１３】
一例として、画素部９０１に輝度情報を保持するためのコンデンサが設けられている場合に、１本のデータ線９０２を介して当該コンデンサを既知の電位に充電し、その後、データ線９０２を介して当該コンデンサの電荷量を読み出し、読み出される電荷量に応じて当該コンデンサの良否を判定する検査がよく行われる。
【００１４】
このような検査ではとりわけ、データ線９０２への外来ノイズによって判定結果が重大な影響を受けることから、前記第１の問題が顕著になる。しかしながら、従来の技術では、このような問題は検討されておらず、対策も示唆されていない。
【００１５】
従来の技術ではさらに、デマルチプレクサ９０４を単体で検査できないという第２の問題、および、デマルチプレクサ９０４が不良の場合に代替（リペア）する手段がないという第３の問題もある。
【００１６】
なお、このような問題は、データ線について特有に生じるものではなく、データ線と交差する方向に配置された走査線を含む、アクティブマトリクス基板に設けられた一般的な信号線において広く生じ得る問題である。
【００１７】
本発明は、このような問題に鑑みてなされたものであり、検査精度の向上、およびデマルチプレクサそのものの検査および代替が可能になるように構成されたアクティブマトリクス基板、アクティブマトリクス基板の検査方法、マトリクス表示装置、マトリクス表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記の目的を達成するために、本発明の１つの態様に係るアクティブマトリクス基板は、基板と、前記基板上に配置された複数の信号線と、ｍ（ｍは２以上の整数）本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第１端子と、前記信号線ブロックごとに設けられ、ｍ本の信号線のうちから選択される少なくとも１本の信号線と前記第１端子とを導通させる第１選択回路と、ｎ（ｎは２以上の整数）個の前記信号線ブロックごとに設けられた第２端子と、前記ｎ個の信号線ブロックごとに設けられ、ｍ×ｎ本の信号線のうちから選択される少なくとも１本の信号線と前記第２端子とを導通させる第２選択回路と、を具備し、前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、少なくとも１本の信号線が同じ場合に、前記第１端子と前記第２端子とは、前記第１選択回路、前記少なくとも１本の信号線及び前記第２選択回路を介して導通状態とされ、前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、全ての信号線が互いに異なる場合に、前記第１端子と前記第２端子とは非導通状態とされる。
【００１９】
このような構成によれば、前記第２端子から前記第２選択回路を介して検査される信号線以外の信号線である非選択信号線に固定電位を導入することで前記非選択信号線をシールドとして機能させながら、前記第１端子から前記第１選択回路を介して検査される信号線に検査信号を入出力することができる。その結果、前記検査信号に重畳される誘導ノイズを低減させることができるので、アクティブマトリクス基板に対する電気検査の精度を向上させることができる。
【００２０】
また、前記第１端子および前記第２端子から検査信号を入出力することによって、前記第１選択回路および前記第２選択回路の検査を行うことができる。
【００２１】
さらにまた、前記第１選択回路および前記第２選択回路のうちの一方を他方の冗長回路として構成することにより不良時の代替（リペア）が可能となるので、基板の歩留まりを向上させることができる。
【００２２】
本発明は、このようなアクティブマトリクス基板として実現できるだけでなく、このようなアクティブマトリクス基板を用いた表示パネル、アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板の検査方法として実現することもできる。
【発明の効果】
【００２３】
本発明のアクティブマトリクス基板によれば、上記説明したように、非選択信号線をシールドとして機能させながら検査される信号線に検査信号を入出力することができるので、アクティブマトリクス基板に対する電気検査の精度を向上させることができる。
【００２４】
また、第１端子および第２端子から検査信号を入出力することによって、第１選択回路および第２選択回路の検査を行うことができる。
【００２５】
さらにまた、第１選択回路および第２選択回路のうちの一方を他方の冗長回路として構成することにより不良時の代替（リペア）が可能となるので、基板の歩留まりを向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施の形態におけるアクティブマトリクス基板を用いた有機ＥＬ表示パネルの構成の一例を示すブロック図
【図２】本発明の第１の実施の形態におけるアクティブマトリクス基板に設けられる画素部の一例を示す回路図
【図３】本発明の第１の実施の形態におけるアクティブマトリクス基板に設けられる選択回路の一例を示す回路図
【図４】本発明の第１の実施の形態における検査システムの構成の一例を示すブロック図
【図５Ａ】本発明におけるコンデンサ検査の一実施例を説明する図
【図５Ｂ】従来技術によるコンデンサ検査の一比較例を説明する図
【図５Ｃ】本発明におけるコンデンサ検査による効果の一例を説明するグラフ
【図６】本発明の第１の実施の形態における全画素同時書き込み検査の一例を示すフローチャート
【図７】本発明の第１の実施の形態における選択回路単体検査の一例を示すフローチャート
【図８】本発明の第１の実施の形態におけるデータ線間のショート検査の一例を示すフローチャート
【図９】本発明の第２の実施の形態における選択回路の一例を示すレイアウト図
【図１０】本発明の第２の実施の形態における選択回路の一例に対応する等価回路図
【図１１Ａ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１１Ｂ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１１Ｃ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１２】本発明の第２の実施の形態における選択回路の一例を示すレイアウト図
【図１３】本発明の第２の実施の形態における選択回路の一例に対応する等価回路図
【図１４Ａ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１４Ｂ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１４Ｃ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１４Ｄ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１４Ｅ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１４Ｆ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１４Ｇ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１４Ｈ】本発明の第２の実施の形態における選択回路に対するリペア処理の一例を示すレイアウト図
【図１５】従来技術に係る液晶装置の電気的な構成を示すブロック図
【発明を実施するための形態】
【００２７】
本発明の１つの態様に係るアクティブマトリクス基板は、基板と、前記基板上に配置された複数の信号線と、ｍ（ｍは２以上の整数）本の前記信号線ごとにブロック化された信号線ブロックごとに設けられた第１端子と、前記信号線ブロックごとに設けられ、ｍ本の信号線のうちから選択される少なくとも１本の信号線と前記第１端子とを導通させる第１選択回路と、ｎ（ｎは２以上の整数）個の前記信号線ブロックごとに設けられた第２端子と、前記ｎ個の信号線ブロックごとに設けられ、ｍ×ｎ本の信号線のうちから選択される少なくとも１本の信号線と前記第２端子とを導通させる第２選択回路と、を具備し、前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、少なくとも１本の信号線が同じ場合に、前記第１端子と前記第２端子とは、前記第１選択回路、前記少なくとも１本の信号線及び前記第２選択回路を介して導通状態とされ、前記第１選択回路が選択する信号線と前記第２選択回路が選択する信号線について、全ての信号線が互いに異なる場合に、前記第１端子と前記第２端子とは非導通状態とされる。
【００２８】
ここで、前記第１端子、前記第１選択回路、前記第２端子、および、前記第２選択回路は、前記信号線を検査するための回路を構成していてもよい。
【００２９】
このような構成によれば、第１選択回路および第２選択回路を備えることにより、アクティブマトリクス基板の電気検査を正確に行うことができると共に、一方を他方の冗長回路として機能させることにより、アクティブマトリクス基板の歩留まりを向上させることができる。
【００３０】
また、前記アクティブマトリクス基板は、前記第１選択回路が、検査される信号線と前記第１端子とを導通させた際に、前記第２選択回路は、前記検査される信号線以外の信号線と前記第２端子とを導通させ、当該第２端子より固定電位が入力されるように制御されてもよい。
【００３１】
このような構成によれば、検査される信号線以外の信号線である非選択信号線に固定電位を導入することにより、非選択信号線をシールドとして作用させて誘導ノイズを低減させ、検査精度を高めることができる。
【００３２】
また、前記第１選択回路および前記第２選択回路の少なくとも一方は、マルチプレクサまたはデマルチプレクサとして動作してもよい。
【００３３】
このような構成によれば、検査される信号線以外の信号線である非選択信号線に固定電位を導入することで前記非選択信号線をシールドとして機能させながら、検査される信号線に検査信号を入出力する上で好適である。
【００３４】
また、前記第１選択回路は、前記信号線のうちの対応する１つと前記第１端子との導通および非導通を切り替える複数の第１スイッチング素子を含み、前記第２選択回路は、前記信号線のうちの対応する１つと前記第２端子との導通および非導通を切り替える複数の第２スイッチング素子を含み、前記第２スイッチング素子は、同一の信号線に接続された前記第１スイッチング素子の冗長回路として機能し得るよう構成されていてもよい。
【００３５】
このような構成によれば、前記第２選択回路は前記第１選択回路の冗長回路として構成され、前記第１選択回路の不良時に前記第２選択回路による代替（リペア）が可能となるので、アクティブマトリクス基板の歩留まりを向上させることができる。前記第１選択回路はとりわけ、前記アクティブマトリクス基板を用いて構成された表示パネルにおいて、前記第１端子に印加された輝度信号を所望の信号線に分配するデマルチプレクサとしても利用できるため、前記第１選択回路が代替可能に構成されていることは、実用的な意義が大きい。
【００３６】
また、前記信号線は、データ信号線、及び前記データ信号線と交差する方向に配置された走査信号線のいずれか一方であってもよい。
【００３７】
また、前記第２端子および前記第２選択回路は、全ての前記データ信号線ブロックに共通して、１つずつ設けられ、当該第２選択回路は、前記アクティブマトリクス基板上に設けられる全てのデータ信号線のうちから選択される少なくとも１本のデータ信号線と前記第２端子とを導通させてもよい。
【００３８】
また、前記第２端子および前記第２選択回路は、全ての前記走査信号線ブロックに共通して、１つずつ設けられ、当該第２選択回路は、前記アクティブマトリクス基板上に設けられる全ての走査信号線のうちから選択される少なくとも１本の走査信号線と前記第２端子とを導通させてもよい。
【００３９】
このような構成によれば、前記アクティブマトリクス基板にそれぞれただ１つ設けられた前記第２端子および前記第２選択回路によって、非選択データ信号線または非選択走査信号線に固定電位を導入できる。
【００４０】
本発明の１つの態様に係る表示パネルは、前記アクティブマトリクス基板と、前記アクティブマトリクス基板の前記複数の走査信号線および前記複数のデータ信号線の交差部の各々に設けられた発光素子と、を具備する。
【００４１】
ここで、前記発光素子が、有機ＥＬ素子であってもよい。
【００４２】
このような構成によれば、上述したアクティブマトリクス基板の効果と同様の効果を有する表示パネルが得られる。
【００４３】
本発明の１つの態様に係る表示パネルの製造方法は、前記アクティブマトリクス基板のうち、前記第１端子、前記第１選択回路、前記第２端子、および前記第２選択回路のうちの少なくとも一つが配置された部分を除去する工程を含む。
【００４４】
このような製造方法によれば、前記アクティブマトリクス基板から、選択回路等を含む検査用回路を物理的に除去し、検査用回路を具備しない表示パネルを製造することができる。
【００４５】
本発明の１つの態様に係る検査方法は、前記アクティブマトリクス基板の検査方法であって、前記第２端子に固定電位を印加するステップと、前記第２選択回路により、検査される信号線以外の信号線と前記第２端子とを導通させるステップと、前記第１選択回路により、検査される信号線と前記第１端子とを導通させるステップと、前記第２端子から前記第２選択回路を介して前記検査される信号線以外の信号線に前記固定電位を導入しながら、前記第１端子に検査信号を入出力するステップと、を含む。
【００４６】
このような検査方法によれば、前記第２端子から前記第２選択回路を介して検査される信号線以外の信号線である非選択信号線に固定電位を導入することで前記非選択信号線をシールドとして機能させながら、前記第１端子から前記第１選択回路を介して検査される信号線に検査信号を入出力することができる。その結果、前記検査信号に重畳される誘導ノイズを低減させることができるので、アクティブマトリクス基板に対する電気検査の精度を向上させることができる。
【００４７】
本発明の１つの態様に係る検査方法は、前記アクティブマトリクス基板の検査方法であって、前記第２端子に固定電位を印加するステップと、前記第１選択回路により、検査される信号線と前記第１端子との導通および非導通を切り替えると共に、前記第２選択回路により、前記検査される信号線と前記第２端子との導通および非導通を切り替えるステップと、前記検査される信号線と前記第１端子との導通または非導通、および前記検査される信号線と前記第２端子との導通または非導通の組み合わせごとに、前記第２端子に前記固定電位を印加するに応じて前記第１端子に流れる電流を測定するステップと、を含む。
【００４８】
このような検査方法によれば、前記導通または非導通の組み合わせに応じて、前記第１端子に予期した電流が流れない場合、および予期しない電流が流れる場合に、前記第１選択回路または前記第２選択回路が不良であることを検出できる。
【００４９】
本発明の１つの態様に係る検査方法は、前記アクティブマトリクス基板の検査方法であって、前記第１選択回路により、検査される信号線と前記第１端子とを導通させるステップと、前記第２選択回路により、検査される信号線以外の信号線と前記第２端子とを導通させるステップと、前記第２端子に固定電位を印加するステップと、前記検査される信号線と前記第１端子とを導通させながら、前記第２端子から前記第２選択回路を介して検査される信号線以外の信号線に前記固定電位を導入するに応じて前記前記第１端子に流れる電流を測定するステップと、を含む。
【００５０】
このような検査方法によれば、前記第１端子に電流が流れる場合に、前記信号線間に予期しない短絡があることを検出できる。
【００５１】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００５２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態におけるアクティブマトリクス基板１００の機能的な構成の一例を示すブロック図である。
【００５３】
アクティブマトリクス基板１００は、例えばガラスなどで構成される基板と、当該基板上に設けられた、画素アレイ１０１、ゲート線１０２、ソース線１０３、配線１０４〜１０７、および端子１４１〜１４５とを具備する。
【００５４】
画素アレイ１０１は、互いに交差する方向に設けられたゲート線１０２およびソース線１０３の交差部の各々に、発光や透光を個別に制御される画素部１１０を配してなる。ここで、ゲート線１０２が走査信号線の一例であり、ソース線１０３がデータ信号線の一例である。ソース線１０３はｍ（ｍは２以上の整数）本ごとにデータ信号線ブロックにブロック化されている。図１に示したＢ部が、１個のデータ信号線ブロックに対応する。
【００５５】
端子１４１および第１選択回路１２１は、データ信号線ブロックごとに設けられており、端子１４２および第２選択回路１２２は、ｎ（ｎは２以上の整数）個のデータ信号線ブロックごとに設けられている。ここで、端子１４１が第１端子の一例であり、端子１４２が第２端子の一例である。
【００５６】
なお、実施の形態では、一例としてｍ＝６、ｎ＝２とした実施例を用いて説明するが、ｍ、ｎの数は、この例示によって限定されるものではない。
【００５７】
第１選択回路１２１は、端子１４３に印加される選択信号に応じて、ｍ本のソース線１０３のそれぞれと端子１４１との導通および非導通を切り替える。第１選択回路１２１は、アクティブマトリクス基板１００の検査の際、ｍ本のソース線１０３のうちから選択される少なくとも１本のソース線１０３と端子１４１とを導通させる。
【００５８】
第２選択回路１２２は、端子１４４に印加される選択信号に応じて、ｍ×ｎ本のソース線１０３のそれぞれと端子１４２との導通および非導通を切り替える。第２選択回路１２２は、アクティブマトリクス基板１００の検査の際、ｍ×ｎ本のソース線１０３のうちから選択される少なくとも１本のソース線１０３と端子１４２とを導通させる。
【００５９】
端子１４１〜１４５はそれぞれ、アクティブマトリクス基板１００の検査の際に検査装置のプローバーと接続可能な位置に設けられている。
【００６０】
図２は、画素部１１０の詳細な一例を示す回路図であり、図１に示したＰ部に対応する。
【００６１】
画素部１１０は、ゲート線１０２およびソース線１０３の交差部に設けられ、トランジスタ１１１、１１３、コンデンサ１１２、有機ＥＬ素子１１４、および給電部１１５、１１６から構成される。給電部１１５、１１６は、それぞれ図示しない配線で電源に接続される。
【００６２】
画素部１１０において、ゲート線１０２に選択信号が与えられることによって、トランジスタ１１１が導通する。このときにソース線１０３に供給されている輝度信号が、コンデンサ１１２に保持される。トランジスタ１１３は、コンデンサ１１２の両端の電圧に応じた量の電流を有機ＥＬ素子１１４に供給する。これにより、有機ＥＬ素子１１４は、ソース線１０３から供給された輝度信号に応じた輝度で発光する。
【００６３】
なお、画素部１１０のトランジスタ１１１、１１３、およびコンデンサ１１２が不良だった場合、後の有機ＥＬ素子１１４の形成工程が無駄になるのを避けるため、アクティブマトリクス基板１００は、通常、有機ＥＬ素子１１４を形成する前の段階で一度検査される。本発明は、そのような段階のアクティブマトリクス基板にも有効に適用できる。すなわち、有機ＥＬ素子１１４は本発明には必須ではなく、有機ＥＬ素子が形成されていないアクティブマトリクス基板も、本発明に含まれる。
【００６４】
図３は、第１選択回路１２１および第２選択回路１２２の詳細な一例を示す回路図であり、図１に示したＱ部に対応する。図３は、一例として、６本のソース線１０３が１個のデータ信号線ブロックにブロック化されている例を示している。
【００６５】
第１選択回路１２１は、データ信号線ブロックごとに設けられ、データ信号線ブロック内の異なるソース線１０３に対応して設けられた６個の選択トランジスタ１３１で構成される。選択トランジスタ１３１の導通および非導通は、端子１４３に印加される選択信号ＳＳｅｌ１〜ＳＳｅｌ６によって切り替わる。ここで、選択トランジスタ１３１が第１スイッチング素子の一例である。
【００６６】
アクティブマトリクス基板１００の検査の際、第１選択回路１２１は、６本のソース線１０３のうちから選択される少なくとも１本のソース線１０３と端子１４１とを導通させる。第１選択回路１２１で選択されたソース線１０３には、端子１４１を介して、検査信号Ａが入出力される。
【００６７】
第２選択回路１２２は、２個のデータ信号線ブロックごとに設けられ、２個のデータ信号線ブロック内の異なるソース線１０３に対応して設けられた１２個の固定電位導入トランジスタ１３２で構成される。固定電位導入トランジスタ１３２の導通および非導通は、配線１０７を介して端子１４４に印加される選択信号ＦＳｅｌ１〜ＦＳｅｌ６によって切り替わる。ここで、固定電位導入トランジスタ１３２が第２スイッチング素子の一例である。
【００６８】
アクティブマトリクス基板１００の検査の際、第２選択回路１２２は、１２本のソース線１０３のうちから選択される少なくとも１本のソース線１０３と端子１４２とを導通させる。第２選択回路１２２で選択されたソース線１０３には、端子１４２を介して、固定電位Ｆｉｘが導入される。
【００６９】
図４は、検査システム８００の機能的な構成の一例を示すブロック図である。
【００７０】
検査システム８００は、アクティブマトリクス基板１００を検査するためのシステムであり、ゲート信号源８１１、選択信号源８１２、ソース信号源および測定回路８１３を有する検査装置８１０、プローブ８２１〜８２３を有するプローバー８２０、およびケーブル８３１〜８３３から構成される。
【００７１】
プローブ８２１は、アクティブマトリクス基板１００の端子１４５と接続され、プローブ８２２は、アクティブマトリクス基板１００の端子１４３、１４４と接続され、プローブ８２３は、アクティブマトリクス基板１００の端子１４１、１４２と接続される。
【００７２】
ゲート信号源８１１は、ゲート信号を生成する。生成されたゲート信号は、ケーブル８３１、プローブ８２１、および端子１４５を介して、検査される画素部１１０に接続されたゲート線１０２に印加される。
【００７３】
選択信号源８１２は、選択信号ＳＳｅｌ１〜ＳＳｅｌ６、ＦＳｅｌ１〜ＦＳｅｌ６を生成する。生成された選択信号ＳＳｅｌ１〜ＳＳｅｌ６はケーブル８３２、プローブ８２２、および端子１４３を介して、第１選択回路１２１に印加され、生成された選択信号ＦＳｅｌ１〜ＦＳｅｌ６は、ケーブル８３２、プローブ８２２、および端子１４４を介して、第２選択回路１２２に印加される。
【００７４】
ソース信号源および測定回路８１３は、検査信号Ａおよび固定電位Ｆｉｘを生成する。生成された検査信号Ａは、ケーブル８３３、プローブ８２３、および端子１４１を介して、第１選択回路１２１に印加され、生成された固定電位Ｆｉｘは、ケーブル８３３、プローブ８２３、および端子１４２を介して、第２選択回路１２２に印加される。ソース信号源および測定回路８１３は、さらに、端子１４１から、プローブ８２３およびケーブル８３３を介して検査信号Ａを取得する。
【００７５】
このように構成された検査システム８００で実施される検査の典型的な一例として、アクティブマトリクス基板１００の画素部１１０に設けられるコンデンサ１１２が設計どおりの容量値に形成されているかを確かめる検査（以下、コンデンサ検査と言う）が挙げられる。
【００７６】
図５Ａは、コンデンサ検査の一実施例を説明する図であり、コンデンサ検査を実施する際の第１選択回路１２１および第２選択回路１２２の状態を、１個のデータ信号線ブロックについて示している。
【００７７】
ここで、図中左から３本目のソース線が検査される選択ソース線であり、その他のソース線が非選択ソース線であるとする。また、太く描かれたトランジスタは導通（ＯＮ）状態を表し、通常の太さで描かれたトランジスタが非導通（ＯＦＦ）状態を表す。
【００７８】
コンデンサ検査は、例えば次のような手順で実施される。
【００７９】
ソース信号源および測定回路８１３から端子１４２に固定電位Ｆｉｘを印加する。
【００８０】
ゲート信号源８１１から、ゲート線１０２のうちの１本にゲート信号を印加する。
【００８１】
選択信号源８１２から第２選択回路１２２へ所定の選択信号ＦＳｅｌ１〜ＦＳｅｌ６を印加することにより、第２選択回路１２２により、非選択ソース線と端子１４２とを導通させる。
【００８２】
選択信号源８１２から第１選択回路１２１へ所定の選択信号ＳＳｅｌ１〜ＳＳｅｌ６を印加することにより、第１選択回路１２１により、選択ソース線と端子１４１とを導通させる。
【００８３】
端子１４２から第２選択回路１２２を介して非選択ソース線に固定電位Ｆｉｘを導入しながら、ソース信号源および測定回路８１３から端子１４１に検査信号Ａを印加する。
【００８４】
引き続き、端子１４２から第２選択回路１２２を介して検査されるソース線以外のソース線に固定電位Ｆｉｘを導入しながら、検査信号Ａの印加を停止し、ソース信号源および測定回路８１３で、端子１４１から電荷量を測定し、測定された電荷量から、コンデンサ１１２の容量の測定値を得る。
【００８５】
このようにして実施されるコンデンサ検査では、選択ソース線への検査信号Ａの印加と、印加停止後の電荷量の測定とを、非選択ソース線に固定電位Ｆｉｘを導入しながら行うので、非選択ソース線をシールドとして作用させて誘導ノイズを低減させ、検査精度を高めることができる。
【００８６】
図５Ｂは、比較例におけるコンデンサ検査の一例を説明する図であり、第２選択回路１２２がない場合のコンデンサ検査について示している。
【００８７】
比較例におけるコンデンサ検査では、非選択ソース線がハイインピーダンス状態に放置された状態で、選択ソース線へ検査信号Ａを印加し、その後、選択ソース線から電荷量を測定するため、非選択ソース線をシールドとして働かせることができず、誘導ノイズによる検査精度の悪化が生じやすい。
【００８８】
図５Ｃは、本発明におけるコンデンサ検査の一実施例による効果の一例を説明するグラフであり、本発明および比較例による容量の測定値の頻度分布を示している。この頻度分布は、コンデンサの容量の設計値が１．５ｐＦであるアクティブマトリクス基板を実際に測定して得られたものである。
【００８９】
本発明による測定値のばらつきが比較例による測定値のばらつきよりも小さいことは、グラフの形状から明らかである。測定値の設計値に対する平均誤差は、比較例では５．８％、本発明では１．３％だった。このことから、アクティブマトリクス基板１００のコンデンサ検査では、比較例と比べてより高い検査精度が得られることが分かる。
【００９０】
次に、アクティブマトリクス基板１００のコンデンサ検査について、検査効率を向上することが可能な変形例について説明する。
【００９１】
図６は、コンデンサ検査の一変形例を示すフローチャートである。
【００９２】
図６に示されるコンデンサ検査では、固定電位Ｆｉｘを端子１４２に印加し（Ｓ３０１）、全ての固定電位導入トランジスタ１３２をＯＮに設定し（Ｓ３０２）、全ての画素部１１０のコンデンサに電荷書き込み・電荷の保持を行う（Ｓ３０３）。
【００９３】
その後、各非選択線、つまり検査対象でない各ソース線１０３で固定電位導入トランジスタ１３２をＯＮに設定し（Ｓ３０４）、選択線、つまり検査対象であるソース線１０３の固定電位導入トランジスタ１３２をＯＦＦ、選択トランジスタ１３１をＯＮに設定し、検査端子である端子１４１よりコンデンサに保持されている電荷量を検出し（Ｓ３０６）、検出された電荷量で画素部１１０の故障判定を行う（Ｓ３０７）。
【００９４】
コンデンサ検査のこのような変形例では、全画素同時書き込みを行うので、各画素に順次書き込みを行う場合と比べて、検査効率が向上する。
【００９５】
アクティブマトリクス基板１００では、コンデンサ検査だけでなく、第１選択回路１２１および第２選択回路１２２の機能や、ソース線１０３同士がショートしていないことを検査することができる。
【００９６】
図７は、第１選択回路１２１および第２選択回路１２２の機能を検査する選択回路検査の一例を示すフローチャートである。
【００９７】
図７に示される選択回路検査では、固定電位Ｆｉｘを端子１４２に印加し（Ｓ１０１）、各選択線、つまり検査対象であるソース線１０３で固定電位導入トランジスタ１３２及び選択トランジスタ１３１をＯＮ／ＯＦＦの組み合わせで設定した時の電流を検査端子である端子１４１で取得し（Ｓ１０２）、固定電位導入トランジスタ１３２、選択トランジスタ１３１の故障判定を行う（Ｓ１０３）。
【００９８】
図８は、データ信号線ブロック内のソース線１０３同士がショートしていないことを確認するショート検査の一例を示すフローチャートである。
【００９９】
図８に示されるショート検査では、固定電位Ｆｉｘを端子１４２に印加し（Ｓ２０１）、各非選択線、つまり検査対象でない各ソース線１０３で固定電位導入トランジスタ１３２をＯＮに設定し（Ｓ２０２）、選択線、つまり検査対象であるソース線１０３で固定電位導入トランジスタ１３２をＯＦＦ、選択トランジスタ１３１をＯＮに設定する（Ｓ２０３）。そして、各非選択線と選択線の電流を検査端子である端子１４１で検出し（Ｓ２０４）、電流量で隣接配線のショート判定を行う（Ｓ２０５）。
【０１００】
以上説明したように、アクティブマトリクス基板１００では、データ信号線ブロック内のソース線１０３のうちの非選択ソース線をシールドとして機能させながら選択ソース線に検査信号を入出力することができるので、アクティブマトリクス基板１００に対する電気検査の精度を向上させることができる。
【０１０１】
また、端子１４１、１４２から検査信号を入出力することによって、第１選択回路１２１および第２選択回路１２２の検査を行うことができる。
【０１０２】
なお、ここまで、ソース線１０３がデータ信号線ブロックにブロック化されている構成例とその効果について説明したが、同様の構成をゲート線１０３に適用してもよい。つまり、ゲート線１０２をｍ（ｍは２以上の整数）本ごとに走査信号線ブロックにブロック化し、端子１４１および第１選択回路１２１を走査信号線ブロックごとに設け、端子１４２および第２選択回路１２２をｎ（ｎは２以上の整数）個のデータ信号線ブロックごとに設けてもよい。そのような構成においても、上述した効果と同様の効果が得られることは明らかである。
【０１０３】
（第２の実施の形態）
第２の実施の形態では、第１選択回路１２１および第２選択回路１２２のうちの一方が他方の冗長回路として機能し得る選択回路のレイアウトについて説明する。なお、ここで言う選択回路とは、第１選択回路１２１および第２選択回路１２２の総称である。
【０１０４】
図９は、第２の実施の形態における選択回路の一例を示すレイアウト図である。図９に示されるレイアウトは、選択回路の１本のソース線に対応する部分を示している。選択回路は、このような部分をソース線と同数配置して構成される。なお、区別する必要がない限り、選択回路のこのような部分も単に選択回路と言う。
【０１０５】
図９において、Ｔｒ１は選択トランジスタ１３１として機能し、Ｔｒ２は固定電位導入トランジスタ１３２として機能する。また、Ｓはソース線１０３への接続、Ａは端子１４１への接続、Ｆｉｘは端子１４２への接続、ＳＳｅｌは端子１４３への接続、ＦＳｅｌは端子１４４への接続を、それぞれ表している。
【０１０６】
この選択回路は、Ｇ（ゲート）メタル、シリコン、ＳＤ（ソースドレイン）メタルを、この順に、図９に示されるパターンで積層し、さらに図示しない絶縁層で被覆して構成される。
【０１０７】
このレイアウトは、Ｔｒ１が不良の場合、Ｔｒ２でＴｒ１を代替するためのリペアができる（つまり、第２選択回路１２２が第１選択回路１２１の冗長回路として機能し得る）ように構成されている。
【０１０８】
そのために、Ｇメタル、ＳＤメタルにはそれぞれ延長部Ｅ１、Ｅ２が設けられる。絶縁層には、Ｇメタル、ＳＤメタルの延長部Ｅ１、Ｅ２の先端近傍、およびそれぞれの先端近傍に対向するＧメタル、ＳＤメタルの一部を露出する開口が設けられる。
【０１０９】
対向する開口の間はリペア接続部Ｃ１、Ｃ２として定められる。リペア時には、リペア接続部Ｃ１、Ｃ２に導電性のリペア材を配置することで、開口から露出した一対のＧメタルおよび一対のＳＤメタルが電気的に接続される。リペア材は、例えば、導通テープやレーザーＣＶＤなどを用いて配置される。
【０１１０】
さらに、リペア切断部Ｄ１〜Ｄ３が定められ、リペア時には、リペア切断部Ｄ１〜Ｄ３において、ＧメタルおよびＳＤメタルが切断される。ＧメタルおよびＳＤメタルは、例えば、レーザー照射などによって切断される。
【０１１１】
このようなレイアウトによれば、延長部Ｅ１、Ｅ２を設けてリペア材の延長を短縮し、かつあらかじめ開口を設けてリペア材とＧメタルおよびＳＤメタルとの接続を簡便かつ確実にしたことから、接続リペアにかかる時間が短縮され、かつ信頼性が向上する。また、リペア切断部Ｄ３をＧメタルおよびＳＤメタルの並走部に定めたことから、１回のレーザー加工でＧメタルおよびＳＤメタルを２本同時に切断可能になり、切断リペアにかかる時間が短縮される。
【０１１２】
図１０は、図９に示されるレイアウトとの対応を明示した選択回路の等価回路図である。
【０１１３】
図９および図１０に示される選択回路によれば、Ｔｒ１が不良の場合、リペア接続部Ｃ１、Ｃ２を接続し、リペア切断部Ｄ１〜Ｄ３を切断するリペアを行うことで、Ｔｒ２でＴｒ１を代替して、基板の歩留まりを向上させることができる。
【０１１４】
なお、Ｔｒ１の不良の内容によって、リペア切断部Ｄ１〜Ｄ３の全てを切断する必要がある場合と、一部を切断すれば足りる場合とがある。以下に、いくつかの例を示す。
【０１１５】
図１１Ａは、Ｔｒ１の不良がゲートリークである場合に行われるリペア処理を示す。この場合、リペア切断部Ｄ１〜Ｄ３の全てを切断し、かつリペア接続部Ｃ１、Ｃ２を接続する必要がある。
【０１１６】
図１１Ｂは、Ｔｒ１の不良がＳＤショートである場合に行われるリペア処理を示す。この場合、リペア切断部Ｄ２、Ｄ３を切断し、かつリペア接続部Ｃ１、Ｃ２を接続する必要があるが、リペア切断部Ｄ１を切断する必要はない。
【０１１７】
図１１Ｃは、Ｔｒ１の不良がＳＤオープンである場合に行われるリペア処理を示す。この場合、リペア切断部Ｄ３を切断し、かつリペア接続部Ｃ１、Ｃ２を接続する必要があるが、リペア切断部Ｄ１、Ｄ２を切断する必要はない。
【０１１８】
このようにＴｒの不良の内容によって必要かつ最小限のリペアを行うことで、リペアのコストを最適化することができる。
【０１１９】
以上、第２選択回路１２２が第１選択回路１２１の冗長回路として機能し得るように構成された選択回路について説明した。
【０１２０】
次に、第１選択回路１２１および第２選択回路１２２のそれぞれが自分自身の冗長回路として機能し得るように構成した選択回路の他のレイアウトについて説明する。
【０１２１】
図１２は、第２の実施の形態における選択回路の他の一例を示すレイアウト図である。図１２に示されるレイアウトは、選択回路の１本のソース線に対応する部分を示している。選択回路は、このような部分をソース線と同数配置して構成される。なお、区別の必要がない限り、選択回路のこのような部分も単に選択回路と言う。
【０１２２】
図１２において、Ｔｒ１、Ｔｒ４は選択トランジスタ１３１として機能し、Ｔｒ２、Ｔｒ３は固定電位導入トランジスタ１３２として機能する。また、Ｓはソース線１０３への接続、Ａは端子１４１への接続、Ｆｉｘは端子１４２への接続、ＳＳｅｌは端子１４３への接続、ＦＳｅｌは端子１４４への接続を、それぞれ表している。
【０１２３】
この選択回路は、Ｇ（ゲート）メタル、シリコン、ＳＤ（ソースドレイン）メタルを、この順に、図１２に示されるパターンで積層し、さらに図示しない絶縁層で被覆して構成される。
【０１２４】
このレイアウトは、Ｔｒ１、Ｔｒ４のうちの一方が不良の場合に他方で代替し、またＴｒ２、Ｔｒ３のうちの一方が不良の場合に他方で代替するためのリペアができる（つまり、第１選択回路１２１および第２選択回路１２２それぞれが自分自身の冗長回路として機能し得る）ように構成されている。
【０１２５】
そのために、リペア切断部Ｄ１〜Ｄ６が定められ、リペア時には、リペア切断部Ｄ１〜Ｄ６のうちの１つ以上において、ＧメタルおよびＳＤメタルが切断される。ＧメタルおよびＳＤメタルは、例えば、レーザー照射などによって切断される。
【０１２６】
図１３は、図１２に示されるレイアウトとの対応を明示した選択回路の等価回路図である。
【０１２７】
以下に、Ｔｒ１〜Ｔｒ４の不良の内容によって、リペア切断部Ｄ１〜Ｄ６のいずれを切断するかについて、いくつかの例を示す。
【０１２８】
図１４Ａ〜図１４Ｄはそれぞれ、Ｔｒ１〜Ｔｒ４がゲートリークの場合に切断すべきリペア切断部を示している。特に、図１４Ｂおよび図１４Ｃに示されるように、Ｔｒ２またはＴｒ３がゲートリークの場合、Ｔｒ２、Ｔｒ３から流入したリーク電流は固定電位Ｆｉｘに吸収されるため、ゲート線の切断は不要である。
【０１２９】
図１４Ｅ〜図１４Ｈはそれぞれ、Ｔｒ１〜Ｔｒ４がＳＤショートの場合に切断すべきリペア切断部を示している。
【０１３０】
このようなレイアウトによれば、Ｔｒ１〜Ｔｒ４のいずれかが不良の場合、適切なリペア切断部Ｄ１〜Ｄ６を切断することで、Ｔｒ４、Ｔｒ３、Ｔｒ２、Ｔｒ１で、それぞれＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４を代替することができるので、基板の歩留まりを向上させることができる。
【０１３１】
以上、本発明のアクティブマトリクス基板、アクティブマトリクス基板の検査方法、マトリクス表示装置、およびマトリクス表示装置の製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲内に含まれる。
【産業上の利用可能性】
【０１３２】
本発明のアクティブマトリクス基板は、有機ＥＬ表示パネル、液晶表示パネルなどの表示パネルに広く利用できる。
【符号の説明】
【０１３３】
１００    アクティブマトリクス基板
１０１    画素アレイ
１０２    ゲート線
１０３    ソース線
１０４〜１０７  配線
１１０    画素部
１１１、１１３    トランジスタ
１１２    コンデンサ
１１４    有機ＥＬ素子
１１５    給電部
１２１    第１選択回路
１２２    第２選択回路
１３１    選択トランジスタ
１３２    固定電位導入トランジスタ
１４１〜１４５  端子
８００    検査システム
８１０    検査装置
８１１    ゲート信号源
８１２    選択信号源
８１３    測定回路
８２０    プローバー
８２１〜８２３  プローブ
８３１〜８３３  ケーブル
９００    液晶装置
９０１    画素部
９０２    データ線
９０３    端子
９０４    デマルチプレクサ
９０５    シフトレジスタ
９０６    検査回路
９０７    読み出し線
９０８    ＴＦＴアレイ基板
【図１】
0005687117.tif 000002
【図２】
0005687117.tif 000003
【図３】
0005687117.tif 000004
【図４】
0005687117.tif 000005
【図５Ａ】
0005687117.tif 000006
【図５Ｂ】
0005687117.tif 000007
【図５Ｃ】
0005687117.tif 000008
【図６】
0005687117.tif 000009
【図７】
0005687117.tif 000010
【図８】
0005687117.tif 000011
【図９】
0005687117.tif 000012
【図１０】
0005687117.tif 000013
【図１１Ａ】
0005687117.tif 000014
【図１１Ｂ】
0005687117.tif 000015
【図１１Ｃ】
0005687117.tif 000016
【図１２】
0005687117.tif 000017
【図１３】
0005687117.tif 000018
【図１４Ａ】
0005687117.tif 000019
【図１４Ｂ】
0005687117.tif 000020
【図１４Ｃ】
0005687117.tif 000021
【図１４Ｄ】
0005687117.tif 000022
【図１４Ｅ】
0005687117.tif 000023
【図１４Ｆ】
0005687117.tif 000024
【図１４Ｇ】
0005687117.tif 000025
【図１４Ｈ】
0005687117.tif 000026
【図１５】
0005687117.tif 000027