(57)【特許請求の範囲】
【請求項１】
被加工膜上の配線部に第１芯材パターンを複数形成するとともに、それぞれ前記第１芯材パターンから引き出され、開口部を有する第２芯材パターンと、複数の前記第２芯材パターン間に配置された芯材ダミーパターンを前記被加工膜上の引き出し部に形成する工程と、
前記第１芯材パターンおよび前記第２芯材パターンの外周に沿って側壁パターンを形成するとともに、前記芯材ダミーパターンの外周および前記第２芯材パターンの開口部の内周に沿って側壁ダミーパターンを形成する工程と、
前記第１芯材パターン、前記第２芯材パターンおよび前記芯材ダミーパターンを除去する工程と、
前記側壁パターンおよび前記側壁ダミーパターンが転写されるように前記被加工膜を加工する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
被加工膜上の配線部に第１芯材パターンを形成するとともに、前記第１芯材パターンから引き出され、開口部を有する第２芯材パターンを前記被加工膜上の引き出し部に形成する工程と、
前記第１芯材パターンおよび前記第２芯材パターンの外周の外周に沿って側壁パターンを形成するとともに、前記第２芯材パターンの開口部の内周に沿って側壁ダミーパターンを形成する工程と、
前記第１芯材パターンおよび前記第２芯材パターンを除去する工程と、
前記側壁パターンおよび前記側壁ダミーパターンが転写されるように前記被加工膜を加工する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記被加工膜を加工することにより、前記配線部に配線を形成するとともに、前記配線から引き出された引き出し線を前記引き出し部に形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は半導体装置の製造方法に関する。 
【背景技術】
【０００２】
半導体装置では配線部に比べて引き出し部のスペースが広くなる。このため、引き出し部では配線部に比べてマイクロローディング効果が強くなり、引き出し部の線幅が配線部の線幅より細くなることがあった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１５３８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態の目的は、配線部に比べて引き出し部のスペースが広い場合においても、引き出し部の線幅を配線部の線幅に均一化することが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置の製造方法によれば、被加工膜上の配線部に第１芯材パターンを形成するとともに、前記第１芯材パターンから引き出され、開口部を有する第２芯材パターンを前記被加工膜上の引き出し部に形成する工程と、前記第１芯材パターンおよび前記第２芯材パターンの外周に沿って側壁パターンを形成するとともに、前記第２芯材パターンの開口部の内周に沿って側壁ダミーパターンを形成する工程と、前記第１芯材パターンおよび前記第２芯材パターンを除去する工程と、前記側壁パターンおよび前記側壁ダミーパターンが転写されるように前記被加工膜を加工する工程とを備える。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１実施形態に係る半導体装置の製造方法を示す平面図である。
【図２】図２は、第１実施形態に係る半導体装置の製造方法を示す平面図である。
【図３】図３は、第１実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】図４は、第２実施形態に係る半導体装置の製造方法を示す平面図である。
【図５】図５は、第２実施形態に係る半導体装置の製造方法を示す平面図である。
【図６】図６は、第３実施形態に係る半導体装置の製造方法を示す平面図である。
【図７】図７は、第３実施形態に係る半導体装置の製造方法を示す平面図である。
【発明を実施するための形態】
【０００７】
以下、実施形態に係る半導体装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１および図２は、第１実施形態に係る半導体装置の製造方法を示す平面図、図３は、第１実施形態に係る半導体装置の製造方法を示す断面図である。なお、図３（ａ）は図１（ａ）のＡ−Ａ線で切断した断面図、図３（ｂ）は図１（ｂ）のＢ−Ｂ線で切断した断面図、図３（ｃ）は図１（ｃ）のＣ−Ｃ線で切断した断面図、図３（ｄ）は図２（ａ）のＤ−Ｄ線で切断した断面図、図３（ｅ）は図２（ｂ）のＥ−Ｅ線で切断した断面図である。
【０００９】
図１（ａ）および図３（ａ）において、下地層４上には被加工膜５が形成されている。そして、被加工膜５には、配線部Ｒ１および引き出し部Ｒ２が設けられ、引き出し部Ｒ２にはパッド部Ｒ３が設けられている。なお、下地層４は半導体基板であってもよいし、半導体基板上に形成された絶縁層などであってもよく、特に限定されない。また、被加工膜５の材料としては、例えば、ワード線などに用いられる多結晶シリコン膜を挙げることができる。また、配線部Ｒ１には、図２（ａ）の複数の配線５ａを互いに並列に形成することができる。これらの複数の配線５ａは、略一定のピッチのライン＆スペースパターンにて形成することができ、例えば、配線幅と配線間隔を１：１に設定することができる。これらの配線５ａは、例えば、ＮＡＮＤメモリなどのワード線であってもよいし、ロジック回路などのゲート電極であってもよい。
【００１０】
引き出し部Ｒ２には、配線部Ｒ１の配線５ａから引き出される引き出し線５ｂを形成することができる。この引き出し線５ｂの先端にはパッド部Ｒ３が設けられ、パッド部Ｒ３には、引き出し線５ｂに接続されるパッド電極５ｅを設けることができる。
【００１１】
そして、芯材パターン１ａを配線部Ｒ１に形成するとともに、芯材パターン１ｂおよび芯材ダミーパターン１ｃを引き出し部Ｒ２に形成する。ここで、芯材パターン１ａは芯材パターン１ｂに接続され、芯材パターン１ｂには開口部１ｄが設けられている。芯材ダミーパターン１ｃは、芯材パターン１ｂ間に配置されている。また、芯材パターン１ａ、１ｂおよび芯材ダミーパターン１ｃの材料は、レジスト材を用いるようにしてもよいし、ＢＳＧ膜やシリコン窒化膜などのハードマスク材を用いるようにしてもよい。
【００１２】
なお、等方性エッチングなどの方法により芯材パターン１ａ、１ｂおよび芯材ダミーパターン１ｃをスリミングし、芯材パターン１ａ、１ｂおよび芯材ダミーパターン１ｃの線幅を細くするようにしてもよい。
【００１３】
また、芯材パターン１ａ、１ｂと芯材ダミーパターン１ｃとは必ずしも同一の工程で形成する必要はなく、芯材パターン１ａ、１ｂと芯材ダミーパターン１ｃとを別工程で形成してもよい。また、芯材パターン１ａ、１ｂと芯材ダミーパターン１ｃとは必ずしも同一の材料を用いる必要はなく、別々の材料を用いるようにしてもよい、例えば、芯材パターン１ａ、１ｂはハードマスク材、芯材ダミーパターン１ｃはレジスト材を用いるようにしてもよい。また、芯材パターン１ｂと開口部１ｄとは必ずしも同一の工程で形成する必要はなく、芯材パターン１ｂと開口部１ｄとを別工程で形成してもよい。例えば、芯材パターン１ｂを形成した後、芯材パターン１ｂに開口部１ｄを形成するようにしてもよい。
【００１４】
次に、図１（ｂ）および図３（ｂ）に示すように、例えば、ＣＶＤなどの方法により、芯材パターン１ａ、１ｂおよび芯材ダミーパターン１ｃの側壁を含む被加工膜５上の全面に芯材パターン１ａ、１ｂおよび芯材ダミーパターン１ｃに対する選択比が高い側壁材を堆積する。なお、芯材パターン１ａ、１ｂおよび芯材ダミーパターン１ｃに対する選択比が高い側壁材としては、例えば、芯材パターン１ａ、１ｂおよび芯材ダミーパターン１ｃがＢＳＧ膜からなる場合、シリコン窒化膜を用いることができる。そして、側壁材の異方性エッチングを行うことにより、側壁材を芯材パターン１ａ、１ｂおよび芯材ダミーパターン１ｃの側壁に残したまま被加工膜５を露出させる。この時、芯材パターン１ａ、１ｂの外周に沿って側壁パターン２ａ、２ｂがそれぞれ形成され、芯材ダミーパターン１ｃの外周に沿って側壁ダミーパターン２ｃが形成され、芯材パターン１ｂの開口部１ｄの内周に沿って側壁ダミーパターン２ｄが形成される。
【００１５】
次に、図１（ｃ）および図３（ｃ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いることにより、側壁パターン２ａ、２ｂおよび側壁ダミーパターン２ｃ、２ｄを被加工膜５上に残したまま、芯材パターン１ａ、１ｂおよび芯材ダミーパターン１ｃを被加工膜５上から除去する。この時、パッド部Ｒ３はレジストパターンで覆うようにして芯材パターン１ｂを残すことができる。
【００１６】
次に、図２（ａ）および図３（ｄ）に示すように、側壁パターン２ａ、２ｂおよび側壁ダミーパターン２ｃ、２ｄとパッド部Ｒ３で残された芯材パターン１ｂをマスクとして被加工膜５を加工することにより、側壁パターン２ａが転写された配線５ａを下地層４上の配線部Ｒ１に形成するとともに、側壁パターン２ｂが転写された引き出し線５ｂを下地層４上の引き出し部Ｒ２に形成する。この時、パッド部Ｒ３には、引き出し線５ｂの先端に接続されたパッド電極５ｅが被加工膜５にて形成される。
【００１７】
また、下地層４上の引き出し部Ｒ２には、側壁ダミーパターン２ｃが転写されたダミー引き出し線５ｃが引き出し線５ｂに並列に形成されるとともに、側壁ダミーパターン２ｄが転写されたダミー引き出し線５ｄが引き出し線５ｂに並列に形成される。
【００１８】
ここで、ダミー引き出し線５ｃ、５ｄは、引き出し部Ｒ２における引き出し線５ｂとダミー引き出し線５ｃ、５ｄとの間隔が、配線部Ｒ１における配線５ａ間の間隔と略等しくなるように配置することができる。例えば、配線部Ｒ１の配線５ａのライン＆スペースが１：１になるように設定される場合、引き出し部Ｒ２の引き出し線５ｂの周囲のライン＆スペースが１：１になるようにダミー引き出し線５ｃ、５ｄを配置することができる。
【００１９】
これにより、配線部Ｒ１に比べて引き出し部Ｒ２のスペースが広く、配線部Ｒ１の配線５ａより引き出し部Ｒ２の引き出し線５ｂのピッチが大きい場合においても、引き出し部Ｒ２の引き出し線５ｂの周囲のライン＆スペースを配線部Ｒ１の配線５ａのライン＆スペースと略等しくすることができる。このため、引き出し部Ｒ２の引き出し線５ｂの周囲のマイクロローディング効果を低減することが可能となり、引き出し部Ｒ２の引き出し線５ｂの線幅を配線部Ｒ１の配線５ａに均一化することができる。
【００２０】
次に、図２（ｂ）および図３（ｅ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、ダミー引き出し線５ｄおよびパッド電極５ｅにループカット部３を形成し、配線部Ｒ１の配線５ａごとにパッド電極５ｅを切断する。
【００２１】
なお、上述した実施形態では、側壁パターン２ａ、２ｂおよび側壁ダミーパターン２ｃ、２ｄをマスクとして被加工膜５を加工する方法について説明したが、被加工膜５上にハードマスク層を形成してから側壁パターン２ａ、２ｂおよび側壁ダミーパターン２ｃ、２ｄを形成し、側壁パターン２ａ、２ｂおよび側壁ダミーパターン２ｃ、２ｄをマスクとしてハードマスク層を加工することにより、ハードマスクパターンを被加工膜５上に形成し、そのハードマスクパターンをマスクとして被加工膜５を加工するようにしてもよい。この時、ループカット部３は加工された被加工膜５に対して形成するのではなく、被加工膜５上のハードマスクパターンに対してループカット部３を形成してもよい。
【００２２】
また、上述した実施形態では、パッド電極５ｅを形成するために、図１（ｂ）および図３（ｂ）の工程の後、芯材パターン１ｂの一部を覆うレジストパターンを形成し、レジストパターンをマスクとして芯材パターン１ｂをエッチングすることで芯材パターン１ｂの一部をパッド部Ｒ３に残す方法について説明したが、これ以外の方法を用いることもできる。例えば、図１（ｃ）および図３（ｃ）の工程ではレジストパターンで覆うことなく芯材パターン１ｂを全て除去した後、パッド部Ｒ３にレジストパターンを形成し、側壁パターン２ａ、２ｂおよび側壁ダミーパターン２ｃ、２ｄとともに、このレジストパターンをマスクとして被加工膜５を加工することにより、パッド電極５ｅを形成するようにしてもよい。また、いずれの場合においても、パッド電極５ｅを形成するためのレジストパターン形成時に、１：１のライン＆スペースの周辺部にレジストパターンを併せて残すようにして、このレジストパターンをマスクとして被加工膜５を加工することにより、図示しない周辺部の太幅の配線を形成することもできる。
【００２３】
（第２実施形態）
図４および図５は、第２実施形態に係る半導体装置の製造方法を示す平面図である。
図４（ａ）において、被加工膜１５が図５（ａ）に示す下地層１４上に形成されている。そして、被加工膜１５には、配線部Ｒ１１および引き出し部Ｒ１２が設けられ、引き出し部Ｒ１２にはパッド部Ｒ１３が設けられている。なお、配線部Ｒ１１には、図２（ａ）の配線部Ｒ１における配線５ａと同様のパターンで、図５（ａ）の複数の配線１５ａを互いに並列に形成することができる。
【００２４】
引き出し部Ｒ１２には、配線部Ｒ１１の配線１５ａから引き出される引き出し線１５ｂを配線１５ａと直角に形成することができる。この引き出し線１５ｂの先端にはパッド部Ｒ１３が設けられ、パッド部Ｒ１３には、引き出し線１５ｂに接続されるパッド電極１５ｅを設けることができる。
【００２５】
そして、芯材パターン１１ａを配線部Ｒ１１に形成するとともに、芯材パターン１１ｂおよび芯材ダミーパターン１１ｃを引き出し部Ｒ１２に形成する。ここで、芯材パターン１１ａは芯材パターン１１ｂに接続され、芯材パターン１１ｂには開口部１１ｄが設けられている。芯材ダミーパターン１１ｃは、芯材パターン１１ｂ間に配置されている。また、芯材パターン１１ｂは、引き出し部Ｒ１２において直角に折り曲げられている。
【００２６】
次に、図４（ｂ）に示すように、例えば、ＣＶＤなどの方法により、芯材パターン１１ａ、１１ｂおよび芯材ダミーパターン１１ｃの側壁を含む被加工膜１５上の全面に芯材パターン１１ａ、１１ｂおよび芯材ダミーパターン１１ｃに対する選択比が高い側壁材を堆積する。そして、側壁材の異方性エッチングを行うことにより、側壁材を芯材パターン１１ａ、１１ｂおよび芯材ダミーパターン１１ｃの側壁に残したまま被加工膜１５を露出させる。この時、芯材パターン１１ａ、１１ｂの外周に沿って側壁パターン１２ａ、１２ｂがそれぞれ形成され、芯材ダミーパターン１１ｃの外周に沿って側壁ダミーパターン１２ｃが形成され、芯材パターン１１ｂの開口部１１ｄの内周に沿って側壁ダミーパターン１２ｄが形成される。
【００２７】
次に、図４（ｃ）に示すように、ウェットエッチングなどの方法により、側壁パターン１２ａ、１２ｂおよび側壁ダミーパターン１２ｃ、１２ｄを被加工膜１５上に残したまま、芯材パターン１１ａ、１１ｂおよび芯材ダミーパターン１１ｃを被加工膜１５上から除去する。この時、パッド部Ｒ１３はレジストパターンで覆うようにして芯材パターン１１ｂを残すことができる。
【００２８】
次に、図５（ａ）に示すように、側壁パターン１２ａ、１２ｂおよび側壁ダミーパターン１２ｃ、１２ｄとパッド部Ｒ１３で残された芯材パターン１１ｂをマスクとして被加工膜１５を加工することにより、側壁パターン１２ａが転写された配線１５ａを配線部Ｒ１１に形成するとともに、側壁パターン１２ｂが転写された引き出し線１５ｂを引き出し部Ｒ１２に形成する。この時、パッド部Ｒ１３には、引き出し線１５ｂの先端に接続されたパッド電極１５ｅが被加工膜１５にて形成される。
【００２９】
また、引き出し部Ｒ１２には、側壁ダミーパターン１２ｃが転写されたダミー引き出し線１５ｃが引き出し線１５ｂに並列に形成されるとともに、側壁ダミーパターン１２ｄが転写されたダミー引き出し線１５ｄが引き出し線１５ｂに並列に形成される。
【００３０】
ここで、ダミー引き出し線１５ｃ、１５ｄは、引き出し部Ｒ１２における引き出し線１５ｂとダミー引き出し線１５ｃ、１５ｄとの間隔が、配線部Ｒ１１における配線１５ａ間の間隔と略等しくなるように配置することができる。例えば、配線部Ｒ１１の配線１５ａのライン＆スペースが１：１になるように設定される場合、引き出し部Ｒ１２の引き出し線１５ｂの周囲のライン＆スペースが１：１になるようにダミー引き出し線１５ｃ、１５ｄを配置することができる。
【００３１】
この時、例えば、図５（ａ）のＥ１−Ｅ１線に沿って見ると、引き出し線１５ｂ間に引き出し線１５ｂに並列に２本ずつダミー引き出し線１５ｃまたはダミー引き出し線１５ｄが配置される。ここで、側壁ダミーパターン１２ｃに対応して隣接して配置された２本分のダミー引き出し線１５ｃが引き出し線１５ｂの一方の側に沿って形成され、側壁ダミーパターン１２ｄに対応して隣接して配置された２本分のダミー引き出し線１５ｄが引き出し線の１５ｂの他方の側に沿って形成される。
【００３２】
これにより、配線部Ｒ１１に比べて引き出し部Ｒ１２のスペースが広く、配線部Ｒ１１の配線１５ａより引き出し部Ｒ１２の引き出し線１５ｂのピッチが大きい場合においても、引き出し部Ｒ１２の引き出し線１５ｂの周囲のマイクロローディング効果を低減することが可能となり、引き出し部Ｒ１２の引き出し線１５ｂの線幅を配線部Ｒ１１の配線１５ａに均一化することができる。
次に、図５（ｂ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、ダミー引き出し線１５ｄおよびパッド電極１５ｅにループカット部１３を形成し、配線部Ｒ１１の配線１５ａごとにパッド電極１５ｅを切断する。
【００３３】
なお、上述した実施形態では、引き出し線１５ｂの間に引き出し線１５ｂに並列にダミー引き出し線１５ｃまたはダミー引き出し線１５ｄを２本ずつ配置する方法について説明したが、引き出し線１５ｂの間に引き出し線１５ｂに並列にダミー引き出し線を偶数本ずつ配置すればよく、例えば、引き出し線１５ｂの間に引き出し線１５ｂに並列にダミー引き出し線を４本ずつ配置するようにしてもよい。また、引き出し線１５ｂの一方の側に沿って配置されるダミー引き出し線の本数と、引き出し線１５ｂの他方の側に沿って配置されるダミー引き出し線の本数とは互いに異なっていてもよい。また、パッド電極１５ｅを形成するためのレジストパターンは、第１実施形態と同様に図４（ｂ）に示す工程の後ではなく図４（ｃ）に示す工程の後に形成してもよいし、側壁パターン１２ａ、１２ｂおよび側壁ダミーパターン１２ｃ、１２ｄはハードマスク層を介して被加工膜１５に転写するようにしてもよい。
【００３４】
（第３実施形態）
図６および図７は、第３実施形態に係る半導体装置の製造方法を示す平面図である。
図６（ａ）において、被加工膜２５が図７（ａ）に示す下地層２４上に形成されている。そして、被加工膜２５には、配線部Ｒ２１および引き出し部Ｒ２２が設けられ、引き出し部Ｒ２２にはパッド部Ｒ２３が設けられている。なお、配線部Ｒ２１には、図２（ａ）の配線部Ｒ１における配線５ａと同様のパターンで、図７（ａ）の複数の配線２５ａを互いに並列に形成することができる。
【００３５】
引き出し部Ｒ２２には、配線部Ｒ２１の配線２５ａから引き出される引き出し線２５ｂを配線２５ａと直角に形成することができる。この引き出し線２５ｂの先端にはパッド部Ｒ２３が設けられ、パッド部Ｒ２３には、引き出し線２５ｂに接続されるパッド電極２５ｅを設けることができる。
【００３６】
そして、芯材パターン２１ａを配線部Ｒ２１に形成するとともに、芯材パターン２１ｂを引き出し部Ｒ２２に形成する。ここで、芯材パターン２１ａは芯材パターン２１ｂに接続され、芯材パターン２１ｂには開口部２１ｄが設けられている。また、芯材パターン２１ｂは、引き出し部Ｒ２２において直角に折り曲げられている。
【００３７】
次に、図６（ｂ）に示すように、例えば、ＣＶＤなどの方法により、芯材パターン２１ａ、２１ｂの側壁を含む被加工膜２５上の全面に芯材パターン２１ａ、２１ｂに対する選択比が高い側壁材を堆積する。そして、側壁材の異方性エッチングを行うことにより、側壁材を芯材パターン２１ａ、２１ｂの側壁に残したまま被加工膜２５を露出させる。この時、芯材パターン２１ａ、２１ｂの外周に沿って側壁パターン２２ａ、２２ｂがそれぞれ形成され、芯材パターン２１ｂの開口部２１ｄの内周に沿って側壁ダミーパターン２２ｄが形成される。
【００３８】
次に、図６（ｃ）に示すように、ウェットエッチングなどの方法により、側壁パターン２２ａ、２２ｂおよび側壁ダミーパターン２２ｄを被加工膜２５上に残したまま、芯材パターン２１ａ、２１ｂを被加工膜２５上から除去する。この時、パッド部Ｒ２３はレジストパターンで覆うようにして芯材パターン２１ｂを残すようにすることができる。
【００３９】
次に、図７（ａ）に示すように、側壁パターン２２ａ、２２ｂおよび側壁ダミーパターン２２ｄとパッド部Ｒ２３で残された芯材パターン２１ｂをマスクとして被加工膜２５を加工することにより、側壁パターン２２ａが転写された配線２５ａを配線部Ｒ２１に形成するとともに、側壁パターン２２ｂが転写された引き出し線２５ｂを引き出し部Ｒ２２に形成する。この時、パッド部Ｒ２３には、引き出し線２５ｂの先端に接続されたパッド電極２５ｅが被加工膜２５にて形成される。また、引き出し部Ｒ２２には、側壁ダミーパターン２２ｄが転写されたダミー引き出し線２５ｄが引き出し線２５ｂに並列に形成される。
【００４０】
ここで、ダミー引き出し線２５ｄは、引き出し部Ｒ２２における引き出し線２５ｂとダミー引き出し線２５ｄとの間隔が、配線部Ｒ２１における配線２５ａ間の間隔と略等しくなるように配置することができる。例えば、配線部Ｒ２１の配線２５ａのライン＆スペースが１：１になるように設定される場合、引き出し部Ｒ２２の引き出し線２５ｂの周囲のライン＆スペースが１：１になるようにダミー引き出し線２５ｄを配置することができる。
【００４１】
この時、例えば、図７（ａ）のＥ２−Ｅ２線に沿って見ると、引き出し線２５ｂの間に２つ置きに２本ずつ隣接してダミー引き出し線２５ｄが配置される。ここで、引き出し線２５ｂとダミー引き出し線２５ｄとが引き出し部Ｒ２２に２本ずつ交互に形成される。
【００４２】
これにより、配線部Ｒ２１に比べて引き出し部Ｒ２２のスペースが広く、配線部Ｒ２１の配線２５ａより引き出し部Ｒ２２の引き出し線２５ｂのピッチが大きい場合においても、引き出し部Ｒ２２の引き出し線２５ｂの周囲のマイクロローディング効果を低減することが可能となり、引き出し部Ｒ２２の引き出し線２５ｂの線幅を配線部Ｒ２１の配線２５ａに均一化することができる。
【００４３】
次に、図７（ｂ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、ダミー引き出し線２５ｄおよびパッド電極２５ｅにループカット部２３を形成し、配線部Ｒ２１の配線２５ａごとにパッド電極２５ｅを切断する。
【００４４】
なお、上述した実施形態では、引き出し線２５ｂの間に２つ置きにダミー引き出し線２５ｄを２本ずつ配置する方法について説明したが、引き出し線２５ｂの間に２つ置きにダミー引き出し線を偶数本ずつ配置すればよく、例えば、引き出し線２５ｂの間に２つ置きにダミー引き出し線を４本ずつ配置するようにしてもよい。引き出し線２５ｂの間に２つ置きにダミー引き出し線２５ｄを２本ずつ配置する場合、芯材パターン２１ｂごとに１つの開口部２１ｄを設ければよく、引き出し線の間に２つ置きにダミー引き出し線を４本ずつ配置する場合、芯材パターンごとに２つの開口部を並列に設ければよい。また、パッド電極２５ｅを形成するためのレジストパターンは、第１実施形態と同様に、図６（ｂ）に示す工程の後ではなく図６（ｃ）に示す工程の後に形成してもよいし、側壁パターン２２ａ、２２ｂおよび側壁ダミーパターン２２ｄはハードマスク層を介して被加工膜２５に転写するようにしてもよい。
【００４５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４６】
Ｒ１、Ｒ１１、Ｒ２１  配線部、Ｒ２、Ｒ１２、Ｒ２２  引き出し部、Ｒ３、Ｒ１３、Ｒ２３  パッド部、３、１３、２３  ループカット部、１ａ、１ｂ、１１ａ、１１ｂ、２１ａ、２１ｂ  芯材パターン、１ｃ、１１ｃ  芯材ダミーパターン、１ｄ、１１ｄ、２１ｄ  開口部、２ａ、２ｂ、１２ａ、１２ｂ、２２ａ、２２ｂ  側壁パターン、２ｃ、２ｄ、１２ｃ、１２ｄ、２２ｄ  側壁ダミーパターン、４、１４、２４  下地層、５、１５、２５  被加工膜、５ａ、１５ａ、２５ａ  配線、５ｂ、１５ｂ、２５ｂ  引き出し線、５ｃ、５ｄ、１５ｃ、１５ｄ、２５ｄ  ダミー引き出し線、５ｅ、１５ｅ、２５ｅ  パッド電極
【図１】
0005832979.tif 000002
【図２】
0005832979.tif 000003
【図３】
0005832979.tif 000004
【図４】
0005832979.tif 000005
【図５】
0005832979.tif 000006
【図６】
0005832979.tif 000007
【図７】
0005832979.tif 000008