(57)【特許請求の範囲】
【請求項１】
可変電圧源と、
前記可変電圧源から電源が供給される半導体集積回路と、
前記可変電圧源を制御する電源制御回路とを含み、
前記半導体集積回路は、インダクタンスと内部素子容量とから構成される並列共振回路と、前記並列共振回路の電源配線上に設けられる可変抵抗と、前記可変電圧源から前記並列共振回路に供給される電圧と基準電圧とを比較しその比較結果を出力する電圧センサーとを含んでおり、
前記電源制御回路は、前記電源配線に流れる信号の周波数に応じて前記可変抵抗の値を選択し、前記電圧センサーの出力結果に応じて前記可変電圧源に所定の電圧値を設定することを特徴とする半導体集積回路の電源制御システム。
【請求項２】
前記電源制御回路は、
前記電源配線に流れる信号の周波数が前記並列共振回路の並列共振周波数に近い場合は、前記可変抵抗の値として第１値を選択し、前記電圧センサーから出力される電圧差が零となるように前記可変電圧源の電圧を制御するとともに、
前記電源配線に流れる信号の周波数が前記並列共振回路の並列共振周波数よりも離れている場合は、前記可変抵抗の値として前記第１値よりも小さい第２値を選択し、前記電圧センサーから出力される電圧差が零となるように前記可変電圧源の電圧を制御することを特徴とする請求項１記載の電源制御システム。
【請求項３】
前記半導体集積回路は半導体集積回路パッケージと、半導体集積回路本体とから構成され、
前記半導体集積回路パッケージに前記インダクタンスが設けられ、前記半導体集積回路本体に前記内部素子容量と前記可変抵抗と前記電圧センサーとが設けられることを特徴とする請求項１または２記載の電源制御システム。
【請求項４】
前記可変抵抗は金属酸化膜半導体の並列数を可変することにより得られることを特徴とする請求項１から３のいずれかに記載の電源制御システム。
【請求項５】
可変電圧源と、前記可変電圧源から電源が供給される半導体集積回路と、前記可変電圧源を制御する電源制御回路とを含み、前記半導体集積回路は、インダクタンスと内部素子容量とから構成される並列共振回路と、前記並列共振回路の電源配線上に設けられる可変抵抗と、前記可変電圧源から前記並列共振回路に供給される電圧と基準電圧とを比較しその比較結果を出力する電圧センサーとを含む半導体集積回路の電源制御システムの電源制御方法であり、
前記電源制御回路は、前記電源配線に流れる信号の周波数に応じて前記可変抵抗の値を選択し、前記電圧センサーの出力結果に応じて前記可変電圧源に所定の電圧値を設定することを特徴とする電源制御方法。
【請求項６】
前記電源制御回路は、
前記電源配線に流れる信号の周波数が前記並列共振回路の並列共振周波数に近い場合は、前記可変抵抗の値として第１値を選択し、前記電圧センサーから出力される電圧差が零となるように前記可変電圧源の電圧を制御するとともに、
前記電源配線に流れる信号の周波数が前記並列共振回路の並列共振周波数よりも離れている場合は、前記可変抵抗の値として前記第１値よりも小さい第２値を選択し、前記電圧センサーから出力される電圧差が零となるように前記可変電圧源の電圧を制御することを特徴とする請求項５記載の電源制御方法。
【請求項７】
前記半導体集積回路は半導体集積回路パッケージと、半導体集積回路本体とから構成され、
前記半導体集積回路パッケージに前記インダクタンスが設けられ、前記半導体集積回路本体に前記内部素子容量と前記可変抵抗と前記電圧センサーとが設けられることを特徴とする請求項５または６記載の電源制御方法。
【請求項８】
前記可変抵抗は金属酸化膜半導体の並列数を可変することにより得られることを特徴とする請求項５から７のいずれかに記載の電源制御方法。
【請求項９】
可変電圧源と、前記可変電圧源から電源が供給される半導体集積回路と、前記可変電圧源を制御する電源制御回路とを含み、前記半導体集積回路は、インダクタンスと内部素子容量とから構成される並列共振回路と、前記並列共振回路の電源配線上に設けられる可変抵抗と、前記可変電圧源から前記並列共振回路に供給される電圧と基準電圧とを比較しその比較結果を出力する電圧センサーとを含む半導体集積回路の電源制御システムの電源制御方法のプログラムであり、
前記電源制御回路に、前記電源配線に流れる信号の周波数に応じて前記可変抵抗の値を選択し、前記電圧センサーの出力結果に応じて前記可変電圧源に所定の電圧値を設定する処理を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の電源制御システムおよび電源制御方法に関し、特に電源ノイズを低減させる半導体集積回路の電源制御システムおよび電源制御方法に関する。
【背景技術】
【０００２】
本発明に関連するＬＳＩ（Large Scale Integrated circuit）内電源配線は、ＤＣ（Direct Current）的なＩＲドロップによる電源電圧の降下によりＬＳＩ内部素子が誤動作しないように、十分小さな抵抗値で設計されている。そのため、内部素子の動作により共振周波数成分が発生する場合、ノイズによる電源電圧降下分だけ外部電圧を上昇させる必要があり、消費電力が増大するという問題がある。また、ノイズ振幅が大きい場合には素子にかかる最大電圧が素子の耐性最大電圧を超えることで信頼性でも問題があった。
【０００３】
一方、本発明と同様のインダクタンス、内部素子容量および可変抵抗を有し、電源ノイズを抑制する発明が知られている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−０９４１３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のとおり、本発明の関連発明では、ノイズによる電源電圧降下分だけ外部電圧を上昇させる必要があり、このため消費電力が増大するという課題がある。
【０００６】
一方、特許文献１に記載の発明は、可変抵抗を有している点で本発明と共通するが、半導体集積回路の共振周波数をノイズ発生源である回路の動作周波数から一定周波数だけ遠ざけるために可変抵抗の値を変更している点で本発明と構成が全く相違する。
【０００７】
本発明では周波数を変更するために可変抵抗の値を変更するのではなく、半導体集積回路の周波数がノイズ発生源である回路の共振周波数に近い場合あるいはこの共振周波数から離れている場合に、電源配線のインピーダンスが下がるように可変抵抗の値を変更している。
【０００８】
さらに、上記動作を可能とするため、本発明では電源は可変電源を用いている。これに対し、特許文献１に記載の発明では可変電源ではなく固定電源を用いている。
【０００９】
このように、特許文献１に記載の発明は、構成および動作のいずれもが本発明と全く相違し、よって特許文献１に記載の発明により本発明の課題を解決することはできない。
【００１０】
そこで、本発明の目的は、半導体集積回路に電源ノイズが発生した場合に電源配線のインピーダンスおよび電源電圧を低下させることができ、これにより電源ノイズ振幅を抑えかつ消費電力を低減させることが可能な半導体集積回路の電源制御システムおよび電源制御方法を提供することにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明による半導体集積回路の電源制御システムは、可変電圧源と、前記可変電圧源から電源が供給される半導体集積回路と、前記可変電圧源を制御する電源制御回路とを含み、前記半導体集積回路は、インダクタンスと内部素子容量とから構成される並列共振回路と、前記並列共振回路の電源配線上に設けられる可変抵抗と、前記可変電圧源から前記並列共振回路に供給される電圧と基準電圧とを比較しその比較結果を出力する電圧センサーとを含んでおり、前記電源制御回路は、前記電源配線に流れる信号の周波数に応じて前記可変抵抗の値を選択し、前記電圧センサーの出力結果に応じて前記可変電圧源に所定の電圧値を設定することを特徴とする。
【００１２】
また、本発明による電源制御方法は、可変電圧源と、前記可変電圧源から電源が供給される半導体集積回路と、前記可変電圧源を制御する電源制御回路とを含み、前記半導体集積回路は、インダクタンスと内部素子容量とから構成される並列共振回路と、前記並列共振回路の電源配線上に設けられる可変抵抗と、前記可変電圧源から前記並列共振回路に供給される電圧と基準電圧とを比較しその比較結果を出力する電圧センサーとを含む半導体集積回路の電源制御システムの電源制御方法であり、前記電源制御回路は、前記電源配線に流れる信号の周波数に応じて前記可変抵抗の値を選択し、前記電圧センサーの出力結果に応じて前記可変電圧源に所定の電圧値を設定することを特徴とする。
【００１３】
また、本発明によるプログラムは、可変電圧源と、前記可変電圧源から電源が供給される半導体集積回路と、前記可変電圧源を制御する電源制御回路とを含み、前記半導体集積回路は、インダクタンスと内部素子容量とから構成される並列共振回路と、前記並列共振回路の電源配線上に設けられる可変抵抗と、前記可変電圧源から前記並列共振回路に供給される電圧と基準電圧とを比較しその比較結果を出力する電圧センサーとを含む半導体集積回路の電源制御システムの電源制御方法のプログラムであり、前記電源制御回路に、前記電源配線に流れる信号の周波数に応じて前記可変抵抗の値を選択し、前記電圧センサーの出力結果に応じて前記可変電圧源に所定の電圧値を設定する処理を実行させるためのものであることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、半導体集積回路に電源ノイズが発生した場合に電源配線のインピーダンスおよび電源電圧を低下させることができ、これにより電源ノイズ振幅を抑えかつ消費電力を低減させることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る半導体集積回路の電源制御システムの一例の構成図である。
【図２】可変抵抗４１の抵抗値を変化させた場合のＬＳＩ４内の内部素子４３から見たインピーダンスの一例を示す図である。
【図３】ＬＳＩ４内の内部素子４３の消費電流（Ｉ＿ＤＩＥ）の周波数成分Ｆ１が共振周波数に近い場合のシミュレーション結果を示す図である。
【図４】ＬＳＩ４内の内部素子４３の消費電流（Ｉ＿ＤＩＥ）の周波数成分Ｆ２が共振周波数から離れた場合のシミュレーション結果を示す図である。
【図５】本発明に係る電源制御システムの動作の一例を示すフローチャートである。
【発明を実施するための形態】
【００１６】
まず、実施の形態の説明に入る前に、本発明の特徴について説明する。本発明は、ＬＳＩパッケージ（ＰＫＧ）のインダクタンスとＬＳＩ内の内部素子容量で構成される並列共振回路による電源ノイズを、ＬＳＩ内電源配線上に挿入された可変抵抗の抵抗値を外部より制御することで低減させる。
【００１７】
本発明では、ＬＳＩ内の電源配線上に可変抵抗を挿入し、ＬＳＩ外部の電源制御回路により可変抵抗の値を制御することでＬＳＩ内電源のインピーダンスを最適化する。
【００１８】
以下、本発明の実施の形態について添付図面を参照しながら説明する。図１は本発明に係る半導体集積回路の電源制御システムの一例の構成図である。同図を参照すると、本発明に係る半導体集積回路の電源制御システムの一例は、電源制御装置１と、電圧源（ＶＲＭ）２と、ＬＳＩパッケージ（ＰＫＧ）３と、ＬＳＩ４と、プログラム格納部５とを含んで構成される。
【００１９】
電源制御装置１は電圧源（ＶＲＭ）２と、ＬＳＩ４とを制御する。電圧源（ＶＲＭ）２は可変電圧源である。ＬＳＩパッケージ（ＰＫＧ）３は電源配線のインダクタンス３１（インダクタンス値を“Ｌ＿ＰＫＧ”と表示する）を含んでいる。ＬＳＩ４は可変抵抗４１（抵抗値を“Ｒ＿ＤＩＥ”と表示する）と、電圧センサー４２と、内部素子４３とを含んでいる。また、内部素子４３は電流源４３ａ（電流値を“Ｉ＿ＤＩＥ”と表示する）と、容量４３ｂ（容量値を“Ｃ＿ＤＩＥ”と表示する）とを含んでいる。
【００２０】
電圧源（ＶＲＭ）２の陽極はインダクタンス３１の一方の端子と接続され、インダクタンス３１の他方の端子は可変抵抗４１の一方の端子と接続される。可変抵抗４１の他方の端子は電圧センサー４２の一方の入力端子および内部素子４３内の後述する端子と接続される。
【００２１】
内部素子４３は電流源４３ａと容量４３ｂとが並列接続された回路であり、この並列接続回路の一方の接続端子と可変抵抗４１の他方の端子とが接続される。この接続点にてＬＳＩ４内の電源電圧（電圧値を“Ｖ＿ＤＩＥ”と表示する）が観測される。並列接続回路の他方の接続端子と電圧源（ＶＲＭ）２の陰極とが接続される。
【００２２】
また、電源制御装置１は電圧制御信号（Ｖ＿ＳＥＴ）で電圧源（ＶＲＭ）２を制御し、可変抵抗制御信号（Ｒ＿ＳＥＴ）で可変抵抗４１を制御する。また、電源制御装置１は基準電圧信号（ＶＭＩＮ）を電圧センサー４２の他方の入力端子へ出力し、電圧センサー４２は電圧の比較結果情報（Ｖ＿ＭＯＮ）を電源制御装置１へ出力する。
【００２３】
プログラム格納部５には後述する電源制御方法のプログラムが格納されている。
【００２４】
電圧源（ＶＲＭ）２と、インダクタンス３１と、可変抵抗４１と、内部素子４３内の電流源４３ａおよび容量４３ｂによる並列接続回路とで閉回路が構成される。また、この閉回路のインダクタンス３１と容量４３ｂとで並列共振回路が形成され、並列共振した場合はその並列共振信号が電源ノイズの発生源となる。
【００２５】
図２は可変抵抗４１の抵抗値を変化させた場合のＬＳＩ４内の内部素子４３から見たインピーダンスの一例を示す図である。同図にて横軸はＬＳＩ４内の内部素子４３を流れる信号の周波数（Ｈｚ），縦軸はＬＳＩ内の内部素子から見たインピーダンス（Ω）を示す。
【００２６】
同図に示すように、ＬＳＩ４内の内部素子４３から見たインピーダンスは、図１のＬＳＩパッケージ（ＰＫＧ）３内のインダクタンス３１の値（Ｌ＿ＰＫＧ）とＬＳＩ内の内部素子４３の容量４３ｂの値（Ｃ＿ＤＩＥ）とによる並列共振により、共振周波数にピークを持つ。共振周波数付近の周波数Ｆ１でのインピーダンスはＲ＿ＤＩＥが小さいときはＺ１，Ｒ＿ＤＩＥが大きいときはＺ２となり、Ｚ１＞Ｚ２であり、Ｒ＿ＤＩＥを大きくすることでインピーダンスを小さくすることが可能である。
【００２７】
ところが、周波数Ｆ２のように共振周波数から離れた周波数では、インピーダンスはＲ＿ＤＩＥが小さいときはＺ３，Ｒ＿ＤＩＥが大きいときはＺ４となり、Ｚ３＜Ｚ４であり、Ｒ＿ＤＩＥを大きくするとインピーダンスは大きくなってしまう。
【００２８】
本発明の電源制御システムでは、実際にＬＳＩ４を動作させた状態で、電源電圧をＬＳＩ４内の電圧センサー４２でモニターし、Ｒ＿ＤＩＥの値を変えることでＬＳＩ４内の電源インピーダンスを制御し、ＬＳＩ４の電圧源（ＶＲＭ）２の設定値を最適化することが可能となる。
【００２９】
次に、本電源制御システムの動作の一例について具体的に説明する。図３はＬＳＩ４内の内部素子４３の消費電流（Ｉ＿ＤＩＥ）の周波数成分Ｆ１が共振周波数に近い場合の電圧源２の電圧（電圧値を“Ｖ＿ＶＲＭ”と表示する）、ＬＳＩ４の電源電圧（電圧値を“Ｖ＿ＤＩＥ”と表示する）、可変抵抗４１の抵抗（Ｒ＿ＤＩＥ）のシミュレーション結果、図４はＬＳＩ４内の内部素子４３の消費電流（Ｉ＿ＤＩＥ）の周波数成分Ｆ２が共振周波数から離れた場合の電圧源２の電圧（電圧値を“Ｖ＿ＶＲＭ”と表示する）、ＬＳＩ４の出力電圧（Ｖ＿ＤＩＥ）、可変抵抗４１の抵抗（Ｒ＿ＤＩＥ）のシミュレーション結果、図５は本発明に係る電源制御システムの動作の一例を示すフローチャートをそれぞれ示している。
【００３０】
まず、内部素子４３の消費電流（Ｉ＿ＤＩＥ）の周波数成分Ｆ１が共振周波数に近い場合について説明する。
【００３１】
図３は、図１に示す電源制御回路１の出力信号（Ｖ＿ＳＥＴ）によりＬＳＩ４に電源を供給する電圧源（ＶＲＭ）２の出力を電源の高い設定値から下げていき、ＬＳＩ４内の電源電圧（Ｖ＿ＤＩＥ）が電源制御回路１の出力信号により設定された基準電圧（ＶＭＩＮ）になったときに、電圧センサー４２の出力信号を電源制御回路１の入力信号（Ｖ＿ＭＯＮ）で観測することで電圧制御信号の設定値（Ｖ＿ＳＥＴ）を決定することを示している。
【００３２】
図１に示す電源制御回路１の出力信号（Ｒ＿ＳＥＴ）により、ＬＳＩ４内部の電源配線に挿入された可変抵抗４１の抵抗値（Ｒ＿ＤＩＥ）を小さく設定すると、電源配線のインピーダンスは高くなり、図３に示すようにＶ＿ＤＩＥ（Ｒ＿ＤＩＥ小）の振幅は小さくなるため、電源電圧（Ｖ＿ＶＲＭ）はＶＲＭ１に設定される。
【００３３】
次に、電源制御回路１の出力信号（Ｒ＿ＳＥＴ）により、ＬＳＩ４内部の電源配線に挿入された可変抵抗４１の抵抗値（Ｒ＿ＤＩＥ）を大きく設定すると、電源配線のインピーダンスは小さくなり、図３に示すようにＶ＿ＤＩＥ（Ｒ＿ＤＩＥ大）の振幅は大きくなるため、電源電圧（Ｖ＿ＶＲＭ）はＶＲＭ２に設定される。
【００３４】
すなわち、ＶＲＭ１＞ＶＲＭ２であり、ＬＳＩ４内内部素子４３の消費電流（Ｉ＿ＤＩＥ）の周波数成分が共振周波数に近い場合（図５のステップＳ１にて“Ｙ”の場合）、電源制御回路１の出力信号（Ｒ＿ＳＥＴ）により、ＬＳＩ４内部の電源配線に挿入された可変抵抗４１の抵抗値（Ｒ＿ＤＩＥ）を大きく設定し（図５のステップＳ２）、電圧センサー４２の出力が零となるように電圧源（ＶＲＭ）の電圧を制御すると（図５のステップＳ３）、ＬＳＩ４に電源を供給する電圧源（ＶＲＭ）の出力電圧（Ｖ＿ＶＲＭ）を小さい値（ＶＲＭ２）に設定することが可能となる。
【００３５】
次に、内部素子４３の消費電流（Ｉ＿ＤＩＥ）の周波数成分Ｆ２が共振周波数から離れた場合について説明する。
【００３６】
図４は、図１に示す電源制御回路１の出力信号（Ｖ＿ＳＥＴ）によりＬＳＩ４に電源を供給する電圧源（ＶＲＭ）２の出力を電源の高い設定値から下げていき、ＬＳＩ４内の電源電圧（Ｖ＿ＤＩＥ）が電源制御回路１の出力信号により設定された基準電圧（ＶＭＩＮ）になったときに、電圧センサー４２の出力信号を電源制御回路１の入力信号（Ｖ＿ＭＯＮ）で観測することで電圧制御信号の設定値（Ｖ＿ＳＥＴ）を決定することを示している。
【００３７】
図１に示す電源制御回路１の出力信号（Ｒ＿ＳＥＴ）により、ＬＳＩ４内部の電源配線に挿入された可変抵抗４１の抵抗値（Ｒ＿ＤＩＥ）を小さく設定すると、電源配線のインピーダンスは小さくなり、図４に示すようにＶ＿ＤＩＥ（Ｒ＿ＤＩＥ小）の振幅は小さくなるため、電源電圧（Ｖ＿ＶＲＭ）はＶＲＭ３に設定される。
【００３８】
次に、電源制御回路１の出力信号（Ｒ＿ＳＥＴ）により、ＬＳＩ４内部の電源配線に挿入された可変抵抗４１の抵抗値（Ｒ＿ＤＩＥ）を大きく設定すると、電源配線のインピーダンスは大きくなり、図４に示すようにＶ＿ＤＩＥ（Ｒ＿ＤＩＥ大）の振幅は大きくなるため、電源電圧（Ｖ＿ＶＲＭ）はＶＲＭ４に設定される。
【００３９】
すなわち、ＶＲＭ３＜ＶＲＭ４であり、ＬＳＩ４内内部素子４３の消費電流（Ｉ＿ＤＩＥ）の周波数成分が共振周波数からはなれた場合（図５のステップＳ１にて“Ｎ”の場合）、電源制御回路１の出力信号（Ｒ＿ＳＥＴ）により、ＬＳＩ４内部の電源配線に挿入された可変抵抗４１の抵抗値（Ｒ＿ＤＩＥ）を小さく設定し（図５のステップＳ４）、電圧センサー４２の出力が零となるように電圧源（ＶＲＭ）の電圧を制御すると（図５のステップＳ３）、ＬＳＩ４に電源を供給する電圧源（ＶＲＭ）の出力電圧（Ｖ＿ＶＲＭ）を小さい値（ＶＲＭ３）に設定することが可能となる。
【００４０】
以上説明したように、本発明に係る電源制御システムによれば、ＬＳＩ４内の電源配線のインピーダンスを最適化することで電源電圧を下げることが可能となり、これにより消費電力を低減することができるとともに、電源ノイズ振幅を抑えることでシステムの高信頼性化が可能となる。
【００４１】
なお、可変抵抗４１はＭＯＳ（Metal Oxide Semiconductor ）素子の並列数を可変にすることでＬＳＩで容易に構成することが可能である。
【００４２】
次に、電源制御方法のプログラムについて説明する。図１に示すように、本発明に係る電源制御システムはプログラム格納部５を含んでいる。プログラム格納部５には図５にフローチャートで示す電源制御方法のプログラムが格納されている。電源制御回路１は、プログラム格納部５からそのプログラムを読み出し、そのプログラムにしたがって電圧源（ＶＲＭ）２、可変抵抗４１、電圧センサー４２を制御する。その制御の内容については既に述べたので、ここでの説明は省略する。
【００４３】
以上説明したように、本発明に係る電源制御方法のプログラムによれば、ＬＳＩ４内の電源配線のインピーダンスを最適化することで電源電圧を下げることが可能となり、これにより消費電力を低減することができるとともに、電源ノイズ振幅を抑えることでシステムの高信頼性化が可能な電源制御方法のプログラムが得られる。
【符号の説明】
【００４４】
１  電源制御装置
２  電圧源（ＶＲＭ）
３  ＬＳＩパッケージ（ＰＫＧ）
４  ＬＳＩ
５  プログラム格納部
３１  インダクタンス
４１  可変抵抗
４２  電圧センサー
４３  内部素子
４３ａ  電流源
４３ｂ  容量
【図１】
0005691670.tif 000002
【図２】
0005691670.tif 000003
【図３】
0005691670.tif 000004
【図４】
0005691670.tif 000005
【図５】
0005691670.tif 000006