(57)【特許請求の範囲】
【請求項１】
絶縁ゲート型スイッチング素子のゲートの電位を制御する回路であって、
第１信号出力端子を有しており、絶縁ゲート型スイッチング素子のゲートの電位を制御する信号を出力する半導体装置と、
半導体装置の第１信号出力端子に接続されており、第１信号出力端子に出力される信号を反転して出力する反転回路と、
反転回路にゲートが接続されており、反転回路から出力される信号をゲートで受ける第１絶縁ゲート型スイッチング素子と、
第１絶縁ゲート型スイッチング素子に直列に接続されている第２絶縁ゲート型スイッチング素子と、
反転回路から出力される信号の平均電位よりも低い電位にある低電位配線と、を備えており、
半導体装置は、第１電位と第１電位よりも高い第２電位の間で変動する基準信号の入力を受けるか、または、内部で前記基準信号を生成することが可能であり、
半導体装置は、前記基準信号が第１電位にあるときには第３電位となり、前記基準信号が第２電位にあるときには第３電位よりも高い第４電位となる信号を第１信号出力端子に出力する第１動作と、前記基準信号が第１電位にあるときには第４電位となり、前記基準信号が第２電位にあるときには第３電位となる信号を第１信号出力端子に出力する第２動作とを切り換えて実行することが可能であって、第１動作と第２動作の何れか一方でのみ動作するように設定されており、
半導体装置は、第１信号出力端子に出力する信号を生成する第１信号生成回路を内蔵しており、
第１信号生成回路は、第１スイッチング素子を備えており、
反転回路は、第２スイッチング素子を備えており、
第２スイッチング素子の電流容量が、第１スイッチング素子の電流容量よりも大きく、
回路は、第１絶縁ゲート型スイッチング素子のゲートと低電位配線との間に接続されている第３スイッチング素子をさらに備えており、
半導体装置は、第３スイッチング素子に接続されている第２信号出力端子と、第２信号出力端子に出力する信号を生成する第２信号生成回路を備えており、
第３スイッチング素子は、第２信号出力端子に出力される信号に応じてスイッチングし、
第２信号生成回路は、第４スイッチング素子を備えており、少なくとも第２絶縁ゲート型スイッチング素子がオフからオンに切り換わるタイミングにおいて第３スイッチング素子がオンしているように信号を生成し、
第３スイッチング素子の電流容量が、第４スイッチング素子の電流容量よりも大きい、
ことを特徴とする回路。
【請求項２】
半導体装置は、誤点弧防止信号を生成することが可能であり、
第１動作では、第２信号生成回路によって第２信号出力端子に出力される信号が、誤点弧防止信号と同じ波形を有し、
第２動作では、第２信号生成回路によって第２信号出力端子に出力される信号が、誤点弧防止信号を反転した信号となる、
ことを特徴とする請求項１に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、絶縁ゲート型スイッチング素子（例えば、ＩＧＢＴ、ＦＥＴ等）のゲートの電位を制御する半導体装置、及び、その半導体装置を備えた回路に関する。
【背景技術】
【０００２】
特許文献１には、絶縁ゲート型スイッチング素子のゲートの電位を制御するゲート駆動回路が開示されている。ゲート駆動回路がゲートの電位を制御することで、絶縁ゲート型スイッチング素子がスイッチングする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１３０５５７
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年においては、ゲート駆動回路を集積化した半導体装置が用いられるようになっている。例えば、図１３に示す半導体装置４００は、ゲート駆動回路を集積化したものであり、絶縁ゲート型スイッチング素子４５０のゲート４６０の電位を制御する。半導体装置４００の信号出力端子４１０は、絶縁ゲート型スイッチング素子４５０のゲート４６０に接続されている。半導体装置４００が信号出力端子４１０に信号を出力し、その信号がゲート４６０に入力されることで絶縁ゲート型スイッチング素子４５０がスイッチングする。ゲート駆動回路を集積化することで、ゲート駆動回路の小型化を図ることができる。
【０００５】
一般に、ゲートの電位を急激に変化させると、絶縁ゲート型スイッチング素子を高速でスイッチングさせることができる。但し、ゲートの電位を急激に変化させると、ゲート駆動回路に高いゲート電流が流れる。このため、絶縁ゲート型スイッチング素子を高速でスイッチングさせるゲート駆動回路は、高い電流容量を有する必要がある。しかしながら、発熱の問題等により、上述した集積化されたゲート駆動回路（すなわち、半導体装置４００）に高い電流容量を持たせることは困難である。
【０００６】
このため、上述した半導体装置４００を用いて高速スイッチング用のゲート駆動回路を構成しようとすると、図１４に示すように、半導体装置４００と絶縁ゲート型スイッチング素子４５０の間に、二重反転回路４７０を設ける必要がある。二重反転回路４７０は、半導体装置４００の出力信号４０４を反転して出力する反転回路４７２と、反転回路４７２の出力信号４０６を反転して出力する反転回路４７４を備えている。したがって、反転回路４７４が出力する信号４０８は、半導体装置４００が出力する信号４０４と同じ位相となる。したがって、この回路では、半導体装置４００が出力する信号４０４と同じ位相の信号４０８がゲート４６０に入力される。また、絶縁ゲート型スイッチング素子４５０を高速でスイッチングさせると、反転回路４７４に高いゲート電流が流れる。しかしながら、反転回路４７４が内蔵する各スイッチング素子に高い電流容量を持たせることができるので、問題は生じない。
【０００７】
しかしながら、図１４の二重反転回路４７０では、電流容量を確保するために必要な回路は反転回路４７４だけであるにも係わらず、半導体装置４００が出力する信号と同じ位相の信号をゲート４６０に入力するために２つの反転回路を用いており、ゲート駆動回路全体が無駄に大きくなってしまう。このため、図１４の回路は実用的ではない。以上の理由から、従来は、低速スイッチング用に構成された半導体装置４００を、高速スイッチング用のゲート駆動回路に組み込むことはできなかった。このため、従来は、高速スイッチング用の信号を出力する半導体装置を別個に準備して、その半導体装置を高速スイッチング用のゲート駆動回路に組み込む必要があった。すなわち、ゲートの電位を制御するための信号を出力する半導体装置を、低速スイッチング用と高速スイッチング用とで共通化することができなかった。
【０００８】
特に、モータの駆動回路においては、電源電圧を昇圧するＤＣ−ＤＣコンバータ回路と、直流を交流に変換するインバータ回路のそれぞれで、絶縁ゲート型スイッチング素子が用いられる。インバータ回路に用いられる絶縁ゲート型スイッチング素子にはそれほど高速なスイッチングは求められないが、ＤＣ−ＤＣコンバータ回路に用いられる絶縁ゲート型スイッチング素子には高速なスイッチングが求められる。従来は、インバータ回路のゲート駆動回路と、ＤＣ−ＤＣコンバータ回路のゲート駆動回路とで異なる半導体装置を用いており、これらの半導体装置の共通化が強く望まれていた。
【０００９】
したがって、本明細書では、絶縁ゲート型スイッチング素子のゲートの電位を制御する半導体装置であって、低速スイッチング用と高速スイッチング用とで共通して使用可能な半導体装置を提供する。
【課題を解決するための手段】
【００１０】
本明細書が開示する半導体装置は、絶縁ゲート型スイッチング素子のゲートの電位を制御する信号を出力する。この半導体装置は、第１信号出力端子を有している。この半導体装置は、第１電位と第１電位よりも高い第２電位の間で変動する基準信号の入力を受けるか、または、内部で前記基準信号を生成することが可能であり、前記基準信号が第１電位にあるときには第３電位となり、前記基準信号が第２電位にあるときには第３電位よりも高い第４電位となる信号を第１信号出力端子に出力する第１動作と、前記基準信号が第１電位にあるときには第４電位となり、前記基準信号が第２電位にあるときには第３電位となる信号を第１信号出力端子に出力する第２動作とを切り換えて実行することができる。
【００１１】
なお、第３電位は、第１電位または第２電位と同じであってもよいし、これらと異なっていてもよい。また、第４電位は、第１電位または第２電位と同じであってもよいし、これらと異なっていてもよい。また、第３電位と第４電位の電位差は、第１電位と第２電位の電位差と同じであってもよいし、異なっていてもよい。また、絶縁ゲート型スイッチング素子のゲートの電位を制御する信号は、ゲートに直接入力される信号であってもよいし、ゲートに入力される信号の元になっている信号であってもよい。例えば、所定の信号を反転したり、増幅したりする等の加工を行い、加工後の信号がゲートに入力される場合には、当該所定の信号をゲートの電位を制御する信号とみなすことができる。
【００１２】
この半導体装置は、第１動作においては、基準信号と同じ位相の信号を出力する。すなわち、基準信号が低電位（第１電位）にあるときに出力信号を低電位（第３電位）とし、基準信号が高電位（第２電位）にあるときに出力信号を高電位（第４電位）とする。また、この半導体装置は、第２動作においては、基準信号を反転した信号を出力する。すなわち、基準信号が低電位（第１電位）にあるときに出力信号を高電位（第４電位）とし、基準信号が高電位（第２電位）にあるときに出力信号を低電位（第３電位）とする。したがって、以下のように使用することができる。
【００１３】
図９は、半導体装置３００に第１動作を実行させることによって、絶縁ゲート型スイッチング素子３５０を低速スイッチングさせるときの回路構成の一例を示している。図９では、半導体装置３００の信号出力端子３１０が、絶縁ゲート型スイッチング素子３５０のゲート３６０に接続されている。また、図９では、半導体装置３００が第１動作を行うので、基準信号３０１と同じ位相の信号３０２が信号出力端子３１０に出力される。信号３０２がゲート３６０に入力されて、絶縁ゲート型スイッチング素子３５０がスイッチングする。また、図９では、絶縁ゲート型スイッチング素子３５０のゲート電流が半導体装置３００に流れるが、低速スイッチングではゲート電流はそれほど高くならないので、半導体装置３００の電流容量でも問題は生じない。
【００１４】
図１０は、半導体装置３００に第２動作を実行させることによって、絶縁ゲート型スイッチング素子３５０を高速スイッチングさせるときの回路構成の一例を示している。図１０では、半導体装置３００の信号出力端子３１０が、反転回路３７０を介して、絶縁ゲート型スイッチング素子３５０のゲート３６０に接続されている。なお、反転回路３７０内の各スイッチング素子の電流容量は十分に大きい。図１０では、半導体装置３００が第２動作を実行するので、半導体装置３００は、基準信号３０１を反転した信号３０３を出力する。反転回路３７０は、半導体装置３００から出力された信号３０３を反転した信号３０４を出力する。したがって、反転回路３７０が出力する信号３０４は、基準信号３０１と同じ位相となる。反転回路３７０が出力した信号３０４がゲート３６０に入力されて、絶縁ゲート型スイッチング素子３５０がスイッチングする。このように、図１０の回路でも、図９の回路と同様に、基準信号３０１と同じ位相の信号によって、絶縁ゲート型スイッチング素子３５０をスイッチングさせることができる。また、図１０の回路は、絶縁ゲート型スイッチング素子３５０を高速スイッチングさせるので、高いゲート電流が反転回路３７０に流れる。しかしながら、反転回路３７０内の各スイッチング素子は電流容量が大きいので、高いゲート電流が流れても問題はない。このように、図１０の回路によれば、好適に絶縁ゲート型スイッチング素子３５０を高速スイッチングさせることができる。また、図１０の回路は、反転回路を１つだけ有している。上述した図１４の回路にあったような余分な反転回路を無くすことができるので、図１０の回路は、図１４の回路よりも小型化することができる。すなわち、図１０の回路は、実用的なサイズで構成することができる。
【００１５】
このように、半導体装置３００は、電流容量を確保するために必要最小限の反転回路を付加するだけで高速スイッチング用の回路にも使用することができる。すなわち、半導体装置３００は、低速スイッチング用の回路と高速スイッチング用の回路とで共通して使用することができる。
【００１６】
なお、図９、１０では、基準信号３０１と同じ位相の信号をゲートに入力する構成について説明したが、基準信号３０１を反転させた信号をゲートに入力するようにして上述した半導体装置を使用することもできる。例えば、図１１に示すように、低速スイッチング用の回路において半導体装置３００を第２動作させると、基準信号３０１を反転した信号３０５がゲート３６０に入力される。また、図１２に示すように、高速スイッチング用の回路において半導体装置３００を第１動作させると、基準信号３０１を反転した信号３０６がゲート３６０に入力される。図１１、１２のように半導体装置３００を使用しても、半導体装置３００を低速スイッチング用の回路と高速スイッチング用の回路とで共通して使用することができる。なお、図９〜１２を用いて本明細書に開示の技術を説明したが、図９〜１２は本明細書に開示の技術の一例を示したに過ぎない。
【００１７】
また、本明細書は、上述した半導体装置を用いた回路を提供する。この回路は、絶縁ゲート型スイッチング素子のゲートの電位を制御する。この回路は、上述した半導体装置と、反転回路と、第１絶縁ゲート型スイッチング素子を備えている。反転回路は、半導体装置の第１信号出力端子に接続されており、第１信号出力端子に出力される信号を反転して出力する。第１絶縁ゲート型スイッチング素子は、反転回路にゲートが接続されており、反転回路から出力される信号をゲートで受ける。半導体装置は、第１信号出力端子に出力する信号を生成する第１信号生成回路を内蔵している。半導体装置は、第１動作と第２動作の何れか一方でのみ動作するように設定されている。第１信号生成回路は、第１スイッチング素子を備えており、反転回路は、第２スイッチング素子を備えており、第２スイッチング素子の電流容量が、第１スイッチング素子の電流容量よりも大きい。
【００１８】
このような回路によれば、第１絶縁ゲート型スイッチング素子を高速でスイッチングさせることができる。
【００１９】
上述した回路は、反転回路から出力される信号の平均電位よりも低い電位にある低電位配線と、第１絶縁ゲート型スイッチング素子のゲートと低電位配線との間に接続されている第３スイッチング素子と、第１絶縁ゲート型スイッチング素子に直列に接続されている第２絶縁ゲート型スイッチング素子とをさらに備えていることが好ましい。半導体装置は、第３スイッチング素子に接続されている第２信号出力端子と、第２信号出力端子に出力する信号を生成する第２信号生成回路を備えていることが好ましい。第３スイッチング素子は、第２信号出力端子に出力される信号に応じてスイッチングすることが好ましい。第２信号生成回路は、第４スイッチング素子を備えており、少なくとも第２絶縁ゲート型スイッチング素子がオフからオンに切り換わるタイミングにおいて第３スイッチング素子がオンしているように信号を生成することが好ましい。第３スイッチング素子の電流容量が、第４スイッチング素子の電流容量よりも大きいことが好ましい。
【００２０】
このような構成によれば、第２絶縁ゲート型スイッチング素子がオフからオンに切り換わるタイミングにおいて第３スイッチング素子がオンしていることで、第１絶縁ゲート型スイッチング素子のゲートが低電位配線に接続される。これによって、第２絶縁ゲート型スイッチング素子がオンすることによる電位上昇が第１絶縁ゲート型スイッチング素子のゲートに生じることが防止される。これによって、第１絶縁ゲート型スイッチング素子の誤点弧（誤ってオンすること）を防止することができる。また、高速スイッチング用の回路においては、誤点弧防止用の第３スイッチング素子に流れる電流が高くなるが、第３スイッチング素子は高い電流容量を有しているので、問題は生じない。
【図面の簡単な説明】
【００２１】
【図１】半導体装置１０の内部の概略構成を示す回路図。
【図２】低速スイッチング用のゲート駆動回路１００の概略構成を示す回路図。
【図３】低速スイッチング用のゲート駆動回路１００の概略構成を示す回路図。
【図４】半導体装置１０が第１動作を実行している場合における半導体装置１０の各部の電位と、低速スイッチング用のゲート駆動回路におけるゲート８２の電位Ｖ８２を示すグラフ。
【図５】半導体装置１０が第１動作を実行している場合における半導体装置１０の各部の電位と、上アームのＩＧＢＴ９０のＰＷＭ信号Ｖｐ２と、低速スイッチング用のゲート駆動回路におけるゲート８２の電位Ｖ８２を示すグラフ。
【図６】高速スイッチング用のゲート駆動回路１０２の概略構成を示す回路図。
【図７】半導体装置１０が第２動作を実行している場合における半導体装置１０の各部の電位と、高速スイッチング用のゲート駆動回路における電位Ｖ５２とゲート８２の電位Ｖ８２を示すグラフ。
【図８】半導体装置１０が第２動作を実行している場合における半導体装置１０の各部の電位と、上アームのＩＧＢＴ９０のＰＷＭ信号Ｖｐ２と、高速スイッチング用のゲート駆動回路におけるゲート８２の電位Ｖ８２を示すグラフ。
【図９】半導体装置３００に第１動作を実行させる低速スイッチング用のゲート駆動回路の一例を示す回路図。
【図１０】半導体装置３００に第２動作を実行させる高速スイッチング用のゲート駆動回路の一例を示す回路図。
【図１１】半導体装置３００に第２動作を実行させる低速スイッチング用のゲート駆動回路の一例を示す回路図。
【図１２】半導体装置３００に第１動作を実行させる高速スイッチング用のゲート駆動回路の一例を示す回路図。
【図１３】絶縁ゲート型スイッチング素子のゲートの電位を制御する一般的な半導体装置４００を用いた低速スイッチング用のゲート駆動回路を示す回路図。
【図１４】半導体装置４００を用いた非実用的な高速スイッチング用のゲート駆動回路を示す回路図。
【発明を実施するための形態】
【００２２】
図１に示す半導体装置１０は、ＤＣ−ＤＣコンバータ回路内やインバータ回路内のＩＧＢＴのゲートに接続されて使用される。半導体装置１０は、ＩＧＢＴのゲートの電位を制御する信号を出力する。半導体装置１０は、論理回路１２と、反転回路１４〜１８と、端子２０〜３４を備えている。端子２０には、ＰＷＭ信号Ｖｐ１が入力される。図４に例示されているように、ＰＷＭ信号Ｖｐ１は、電位Ｖｄｄと０Ｖとの間で変動するパルス信号である。ＰＷＭ信号Ｖｐ１の波形（デューティー比等）は、ＤＣ−ＤＣコンバータ回路やインバータ回路の動作状態に応じて変更される。ＰＷＭ信号Ｖｐ１は、外部の回路により生成され、端子２０に入力される。端子２２には、半導体装置１０の制御対象のＩＧＢＴとは別のＩＧＢＴに対するＰＷＭ信号Ｖｐ２が入力される。端子２４は、固定電位に接続される端子である。端子２４が所定電位より高い電位に接続されているか、端子２２が所定電位以下の電位に接続されているかによって、論理回路１２の動作が切り換えられる。端子２６は、電位Ｖｄｄに接続される。端子２８〜３２は、反転回路１４〜１８の出力端子である。端子３４は、グランドに接続される。また、半導体装置１０は、端子２０〜３４の他に多数の端子を有しており、図示しない端子には、例えば、ＤＣ−ＤＣコンバータ回路やインバータ回路の制御状態を示す種々の信号が入力される。
【００２３】
反転回路１４は、ＰＭＯＳ１４ａとＮＭＯＳ１４ｂを備えている。ＰＭＯＳ１４ａのソースは端子２６（すなわち、電位Ｖｄｄ）に接続されている。ＰＭＯＳ１４ａのドレインとＮＭＯＳ１４ｂのドレインは、端子２８に接続されている。ＮＭＯＳ１４ｂのソースはグランド（すなわち、端子３４）に接続されている。ＰＭＯＳ１４ａのゲートと、ＮＭＯＳ１４ｂのゲートは論理回路１２に接続されている。
【００２４】
反転回路１６は、ＰＭＯＳ１６ａとＮＭＯＳ１６ｂを備えている。ＰＭＯＳ１６ａのソースは端子２６（すなわち、電位Ｖｄｄ）に接続されている。ＰＭＯＳ１６ａのドレインとＮＭＯＳ１６ｂのドレインは、端子３０に接続されている。ＮＭＯＳ１６ｂのソースはグランド（すなわち、端子３４）に接続されている。ＰＭＯＳ１６ａのゲートと、ＮＭＯＳ１６ｂのゲートは論理回路１２に接続されている。
【００２５】
反転回路１８は、ＰＭＯＳ１８ａとＮＭＯＳ１８ｂを備えている。ＰＭＯＳ１８ａのソースは端子２６（すなわち、電位Ｖｄｄ）に接続されている。ＰＭＯＳ１８ａのドレインとＮＭＯＳ１８ｂのドレインは、端子３２に接続されている。ＮＭＯＳ１８ｂのソースは端子３４（すなわち、グランド）に接続されている。ＰＭＯＳ１８ａのゲートと、ＮＭＯＳ１８ｂのゲートは論理回路１２に接続されている。
【００２６】
次に、半導体装置１０の動作について説明する。以下、端子２４が前記所定電位より高い電位に接続されているときの動作（以下、第１動作という）と、端子２４が前記所定電位以下の電位に接続されているときの動作（以下、第２動作という）を分けて説明する。
【００２７】
論理回路１２は、端子２０に入力されるＰＷＭ信号Ｖｐ１に基づいて、ＰＭＯＳ１４ａ、ＮＭＯＳ１４ｂ、ＰＭＯＳ１６ａ及びＮＭＯＳ１６ｂの各ゲートに信号Ｖｒ１を入力する。第１動作では、論理回路１２は、図４に示すように、ＰＷＭ信号Ｖｐ１を反転した信号を信号Ｖｒ１として出力する。信号Ｖｒ１が電位Ｖｄｄにあるときには、ＰＭＯＳ１４ａがオフとなり、ＮＭＯＳ１４ｂがオンとなる。したがって、端子２８の電位Ｖ２８は０Ｖとなる。一方、信号Ｖｒ１が０Ｖにあるときには、ＰＭＯＳ１４ａがオンとなり、ＮＭＯＳ１４ｂがオフとなる。したがって、端子２８の電位Ｖ２８は電位Ｖｄｄとなる。したがって、図４に示すように、端子２８に出力される信号Ｖ２８は、信号Ｖｒ１を反転した信号となる。その結果、信号Ｖ２８は、ＰＷＭ信号Ｖｐ１と同じ波形となる。また、反転回路１６も反転回路１４と同様に動作する。すなわち、端子３０に出力される信号Ｖ３０は、信号Ｖｒ１を反転した信号となる。その結果、端子３０に出力される信号Ｖ３０は、ＰＷＭ信号Ｖｐ１と同じ波形となる。
【００２８】
また、論理回路１２は、端子２０、２２に入力されるＰＷＭ信号Ｖｐ１、Ｖｐ２や、半導体装置１０が接続されている回路（ＤＣ−ＤＣコンバータ回路やインバータ回路）の制御状態を示す信号（図示しない端子に入力される）等に基づいて、誤点弧防止信号Ｖｅを生成する。誤点弧防止信号Ｖｅは、図５に示すように、ＰＷＭ信号Ｖｐ２が０Ｖから電位Ｖｄｄに上昇するタイミングｔ２の直前のタイミングｔ１において、電位Ｖｄｄから０Ｖに低下し、ＰＷＭ信号Ｖｐ２が電位Ｖｄｄから０Ｖに低下するタイミングｔ３の直後のタイミングｔ４において、０Ｖから電位Ｖｄｄに上昇する信号である。論理回路１２は、誤点弧防止信号Ｖｅに基づいて、ＰＭＯＳ１８ａ及びＮＭＯＳ１８ｂの各ゲートに信号Ｖｒ２を入力する。第１動作では、論理回路１２は、誤点弧防止信号Ｖｅを反転した信号を、信号Ｖｒ２として出力する。信号Ｖｒ２が電位Ｖｄｄにあるときには、ＰＭＯＳ１８ａがオフとなり、ＮＭＯＳ１８ｂがオンとなる。したがって、端子３２の電位Ｖ３２は０Ｖとなる。一方、信号Ｖｒ２が０Ｖにあるときには、ＰＭＯＳ１８ａがオンとなり、ＮＭＯＳ１８ｂがオフとなる。したがって、端子３２の電位Ｖ３２は電位Ｖｄｄとなる。すなわち、端子３２に出力される信号Ｖ３２は、信号Ｖｒ２を反転した信号となる。その結果、端子３２に出力される信号Ｖ３２は、誤点弧防止信号Ｖｅと同じ波形となる。
【００２９】
一方、第２動作では、論理回路１２は、ＰＷＭ信号Ｖｐ１を、そのまま、ＰＭＯＳ１４ａ、ＮＭＯＳ１４ｂ、ＰＭＯＳ１６ａ及びＮＭＯＳ１６ｂの各ゲートに入力する。したがって、第２動作では、図７に示すように、信号Ｖｒ１は、ＰＷＭ信号Ｖｐ１と同じ波形となる。反転回路１４は、入力された信号Ｖｒ１を反転して端子２８に出力するので、端子２８に出力される信号Ｖ２８は、ＰＷＭ信号Ｖｐ１を反転した信号となる。同様に、反転回路１６は、入力された信号Ｖｒ２を反転して端子３０に出力するので、端子３０に出力される信号Ｖ３０は、ＰＷＭ信号Ｖｐ１を反転した信号となる。
【００３０】
また、第２動作では、論理回路１２は、誤点弧防止信号Ｖｅを、そのまま、ＰＭＯＳ１８ａ及びＮＭＯＳ１８ｂの各ゲートに入力する。したがって、第２動作では、図８に示すように、信号Ｖｒ２は、誤点弧防止信号Ｖｅと同じ波形となる。反転回路１８は、入力された信号Ｖｒ２を反転して端子３２に出力するので、端子３２に出力される信号Ｖ３２は、誤点弧防止信号Ｖｅを反転した信号となる。
【００３１】
以上に説明したように、半導体装置１０は、ＰＷＭ信号Ｖｐ１と同じ波形の信号を端子２８、３０に出力すると共に、誤点弧防止信号Ｖｅと同じ波形の信号を端子３２に出力する第１動作と、ＰＷＭ信号Ｖｐ１を反転した波形の信号を端子２８、３０に出力すると共に、誤点弧防止信号Ｖｅを反転した信号を端子３２に出力する第２動作とを切り換えて実行することができる。
【００３２】
次に、半導体装置１０を用いた低速スイッチング用のゲート駆動回路１００について説明する。図２のＩＧＢＴ８０、９０は、インバータ回路に内蔵されているスイッチング素子である。インバータ回路は、３相交流を生成する回路であり、ＩＧＢＴ８０、９０はそのうちの１相の電流を制御するためのスイッチング素子である。ＩＧＢＴ９０のコレクタは、インバータ回路の高電位側の配線９６に接続されている。ＩＧＢＴ８０のエミッタは、インバータ回路の低電位側の配線９８に接続されている。ＩＧＢＴ９０のエミッタとＩＧＢＴ８０のコレクタは、モータに繋がる配線９４に接続されている。ＩＧＢＴ９０がいわゆる上アームのＩＧＢＴであり、ＩＧＢＴ８０がいわゆる下アームのＩＧＢＴである。ＩＧＢＴ８０、９０は、スイッチングを繰り返すことで、配線９４の電流（すなわち、モータに流れる電流）を制御する。なお、ＩＧＢＴ８０、９０が共にオンすると、配線９６と配線９８が短絡して、ＩＧＢＴ８０、９０に過電流が流れる。したがって、ＩＧＢＴ８０、９０は、これらが共にオンすることが無いように制御される。ゲート駆動回路１００は、ＩＧＢＴ８０のゲート８２に接続されている。また、ＩＧＢＴ９０のゲート９２には、ゲート駆動回路１１０が接続されている。ゲート駆動回路１１０は、ゲート駆動回路１００と同様の低速スイッチング用の回路であるので、以下ではゲート駆動回路１１０についての詳細な説明を省略する。
【００３３】
低速スイッチング用のゲート駆動回路１００では、半導体装置１０は、以下のように接続されている。端子２０は、ＰＷＭ信号Ｖｐ１が印加される配線に接続されている。端子２２は、ＰＷＭ信号Ｖｐ２が印加される配線に接続されている。ＰＷＭ信号Ｖｐ２は、上アームのＩＧＢＴ９０を制御するための信号であり、ゲート駆動回路１１０にも入力される。ゲート駆動回路１１０は、ＰＷＭ信号Ｖｐ２に基づいて、ＩＧＢＴ９０を制御する。端子２４は、前記所定電位よりも高い電位Ｖ１に接続されている。端子２６は、電位Ｖｄｄが印加される配線に接続されている。端子２８、３０は、抵抗器４０を介してＩＧＢＴ８０のゲート８２に接続されている。抵抗器４０は、比較的高い電気抵抗を有する。端子３２は、直接、ＩＧＢＴ８０のゲート８２に接続されている。端子３４は、グランドに接続されている。
【００３４】
低速スイッチング用のゲート駆動回路１００では、半導体装置１０の端子２４が前記所定電位よりも高い電位Ｖ１に接続されているので、半導体装置１０は第１動作を実行する。図４を用いて上述したように、第１動作では、半導体装置１０は、ＰＷＭ信号Ｖｐ１と同じ波形の信号Ｖ２８、Ｖ３０を端子２８、３０に出力する。端子２８、３０に出力される信号Ｖ２８、Ｖ３０は、抵抗器４０を介してＩＧＢＴ８０のゲート８２に印加される。すなわち、図４のタイミングｔａにおいて信号Ｖ２８、Ｖ３０が０Ｖから電位Ｖｄｄに上昇すると、図２の矢印１５０、１５２に示す経路でゲート電流が流れてゲート８２に電荷が供給される。これによって、図４に示すように、タイミングｔａで、ゲート８２の電位Ｖ８２が０Ｖから電位Ｖｄｄに上昇し、ＩＧＢＴ８０がオンする。なお、抵抗器４０の電気抵抗が高いので、このとき流れるゲート電流１５０、１５２は小さい。したがって、図４に示す電位Ｖ８２の上昇速度は小さい。また、図２に示すように、ゲート電流１５０、１５２は、半導体装置１０の内部のＰＭＯＳ１４ａ、１６ａを通過する。ＰＭＯＳ１４ａ、１６ａの電流容量は小さいが、上記の通りゲート電流１５０、１５２が小さいので、特に問題は生じない。
【００３５】
また、図４のタイミングｔｂにおいて、信号Ｖ２８、Ｖ３０が電位Ｖｄｄから０Ｖに低下すると、図３の矢印１６０、１６２に示す経路でゲート電流が流れてゲート８２から電荷が排出される。これによって、図４に示すように、タイミングｔｂでゲート８２の電位Ｖ８２が電位Ｖｄｄから０Ｖに低下し、ＩＧＢＴ８０がオフする。この場合も、抵抗器４０の電気抵抗が高いので、ゲート電流１６０、１６２は小さい。したがって、図４に示す電位Ｖ８２の低下速度は小さい。また、図３に示すように、ゲート電流１６０、１６２は、半導体装置１０の内部のＮＭＯＳ１４ｂ、１６ｂを通過する。ＮＭＯＳ１４ｂ、１６ｂの電流容量は小さいが、上記の通りゲート電流１６０、１６２が小さいので、特に問題は生じない。
【００３６】
また、上述したように、半導体装置１０は、誤点弧防止信号Ｖｅを生成する。最初に、誤点弧防止用の回路を用いない場合に生じるＩＧＢＴ８０の誤点弧について説明する。上記の通り、ＩＧＢＴ８０とＩＧＢＴ９０は、これらが同時にオンした状態とならないように制御される。また、上述したように、ＰＷＭ信号Ｖｐ１が電位Ｖｄｄにある間は、ＩＧＢＴ８０はオンしている。同様に、ＰＷＭ信号Ｖｐ２が電位Ｖｄｄにある間は、ＩＧＢＴ９０がオンしている。したがって、ＰＷＭ信号Ｖｐ１とＰＷＭ信号Ｖｐ２が共に電位Ｖｄｄとなることはない。図５は、ＰＷＭ信号Ｖｐ２の１パルスが出力される期間（すなわち、上アームのＩＧＢＴ９０がオンになっている期間）における各部の電位を拡大して示している。ＰＷＭ信号Ｖｐ１とＰＷＭ信号Ｖｐ２が共に電位Ｖｄｄとなることはないので、図５ではＰＷＭ信号Ｖｐ１が０Ｖとなっている。タイミングｔ２においてＰＷＭ信号Ｖｐ２が０Ｖから電位Ｖｄｄに上昇すると、上アームのＩＧＢＴ９０がオンする。すると、図２の配線９６の電位が配線９４に印加され、配線９４の電位が急激に上昇する。すなわち、ＩＧＢＴ８０のコレクタの電位が急激に上昇する。すると、ＩＧＢＴ８０のコレクタとゲート８２の間の容量性結合により、ゲート８２の電位Ｖ８２も上昇する。図５では、この電位の上昇が、点線１７０で示されている。なお、ＩＧＢＴ８０のゲート８２はＮＭＯＳ１４ｂ、１６ｂによってグランドに接続されているが、ゲート８２とグランドとの間に抵抗器４０が介在しているので、ゲート８２の電位の瞬間的な上昇は避けられない。このようにゲート８２の電位Ｖ８２が上昇すると、ＩＧＢＴ８０がオンする。これが、ＩＧＢＴ８０の誤点弧である。ＩＧＢＴ８０が誤点弧すると、高電位の配線９６と低電位の配線９８が短絡し、ＩＧＢＴ８０、９０に過電流が流れる。誤点弧防止信号Ｖｅは、このような誤点弧を防止する。
【００３７】
上述したように、誤点弧防止信号Ｖｅは、ＰＷＭ信号Ｖｐ２が０Ｖから電位Ｖｄｄに上昇するタイミングｔ２の直前のタイミングｔ１において、電位Ｖｄｄから０Ｖに低下し、ＰＷＭ信号Ｖｐ２が電位Ｖｄｄから０Ｖに低下するタイミングｔ３の直後のタイミングｔ４において、０Ｖから電位Ｖｄｄに上昇する信号である。また、上述したように、第１動作においては、誤点弧防止信号Ｖｅが０ＶにあるときにＮＭＯＳ１８ｂがオンしている。すなわち、図５のタイミングｔ１からタイミングｔ４の間の期間において、ＮＭＯＳ１８ｂがオンしており、ＩＧＢＴ８０のゲート８２がグランドに直接接続される。このため、ＰＷＭ信号Ｖｐ２が０Ｖから電位Ｖｄｄに上昇するタイミングｔ２（すなわち、上アームのＩＧＢＴ９０がオンするタイミング）において、ゲート８２が直接、グランドに接続された状態となっている。これによって、ゲート８２の電位Ｖ８２が０Ｖから上昇することが抑制され、電位Ｖ８２が略０Ｖに維持される。これにより、ＩＧＢＴ８０の誤点弧が防止される。なお、上アームのＩＧＢＴ９０がオンするタイミングにおいては、図２の矢印１５４に示すように、ＮＭＯＳ１８ｂを通って、ゲート８２からグランドに電流が流れる。この電流１５４は、上アームのＩＧＢＴ９０がオンしたときの配線９４（すなわち、ＩＧＢＴ８０のコレクタ）の電位の上昇によって誘起される電流である。図２の回路においては、上アームのＩＧＢＴ９０用のゲート駆動回路１１０も、ゲート駆動回路１００と同様の低速スイッチング用の回路である。したがって、ＩＧＢＴ９０のスイッチング速度が比較的遅く、配線９４の電位の上昇速度はそれほど大きくない。したがって、この電位上昇によって誘起される電流１５４もそれほど大きくない。このため、電流容量が低いＮＭＯＳ１８ｂに電流１５４が流れても、特に問題は生じない。
【００３８】
以上に説明したように、低速スイッチング用のゲート駆動回路１００は、好適にＩＧＢＴ８０をスイッチングすることができると共に、ＩＧＢＴ８０の誤点弧を防止することができる。さらに、ゲート駆動回路１００は、半導体装置１０とＩＧＢＴ８０の間にスイッチング素子を備えていない。したがって、ゲート駆動回路１００を、小型に構成することができる。
【００３９】
次に、半導体装置１０を用いた高速スイッチング用のゲート駆動回路１０２について説明する。図６のＩＧＢＴ８０、９０は、ＤＣ−ＤＣコンバータ回路に内蔵されているスイッチング素子である。ＩＧＢＴ９０のコレクタは、ＤＣ−ＤＣコンバータ回路の高電位側の配線１９６に接続されている。ＩＧＢＴ８０のエミッタは、ＤＣ−ＤＣコンバータ回路の低電位側の配線１９８に接続されている。ＩＧＢＴ９０のエミッタとＩＧＢＴ８０のコレクタは、配線１９４に接続されている。すなわち、ＩＧＢＴ９０がいわゆる上アームのＩＧＢＴであり、ＩＧＢＴ８０がいわゆる下アームのＩＧＢＴである。配線１９４と配線１９８の間には、電源とコイルが直列に接続されている。ＩＧＢＴ９０は、スイッチングを繰り返すことで、配線１９４、１９８間の電圧を昇圧して配線１９６、１９８間に出力する。ＩＧＢＴ８０は、スイッチングを繰り返すことで、配線１９６、１９８間の電圧を降圧して、配線１９４、１９８間に出力する。なお、ＩＧＢＴ８０、９０が共にオンすると、配線１９６と配線１９８が短絡して、ＩＧＢＴ８０、９０に過電流が流れる。したがって、ＩＧＢＴ８０、９０は、これらが共にオンすることが無いように制御される。ゲート駆動回路１０２は、ＩＧＢＴ８０のゲート８２に接続されている。また、ＩＧＢＴ９０のゲート９２には、ゲート駆動回路１１２が接続されている。ゲート駆動回路１１２は、ゲート駆動回路１０２と同様の高速スイッチング用の回路であるので、以下ではゲート駆動回路１１２についての詳細な説明を省略する。
【００４０】
高速スイッチング用のゲート駆動回路１０２は、以下のように構成されている。半導体装置１０の端子２０は、ＰＷＭ信号Ｖｐ１が印加される配線に接続されている。端子２２は、ＰＷＭ信号Ｖｐ２が印加される配線に接続されている。ＰＷＭ信号Ｖｐ２は、上アームのＩＧＢＴ９０を制御するための信号であり、ゲート駆動回路１１２にも入力されている。ゲート駆動回路１１２は、ＰＷＭ信号Ｖｐ２に基づいて、ＩＧＢＴ９０を制御する。端子２４は、グランド（前記所定電位よりも低い電位）に接続されている。端子２６は、電位Ｖｄｄが印加される配線に接続されている。端子３４は、グランドに接続されている。ゲート駆動回路１０２は、半導体装置１０の外部に反転回路５２とＮＭＯＳ５０を備えている。
【００４１】
反転回路５２は、ＰＭＯＳ５２ａとＮＭＯＳ５２ｂを備えている。ＰＭＯＳ５２ａのソースは端子２６（すなわち、電位Ｖｄｄ）に接続されている。ＮＭＯＳ５２ｂのソースはグランドに接続されている。ＰＭＯＳ５２ａのドレインとＮＭＯＳ５２ｂのドレインは、抵抗器４２を介してＩＧＢＴ８０のゲート８２に接続されている。抵抗器４２の電気抵抗は、低速スイッチング用のゲート駆動回路１００の抵抗器４０（図２参照）よりも小さい。ＰＭＯＳ５２ａのゲートは、抵抗器４４を介して端子２８に接続されている。ＮＭＯＳ５２ｂのゲートは、抵抗器４６を介して端子３０に接続されている。
【００４２】
ＮＭＯＳ５０のドレインは、ＩＧＢＴ８０のゲート８２に直接接続されている。ＮＭＯＳ５０のソースは、グランドに接続されている。ＮＭＯＳ５０のゲートは、抵抗器４８を介して端子３２に接続されている。
【００４３】
高速スイッチング用のゲート駆動回路１０２では、半導体装置１０の端子２４が前記所定電位よりも低い電位に接続されているので、半導体装置１０は第２動作を実行する。図７を用いて上述したように、第２動作では、半導体装置１０は、ＰＷＭ信号Ｖｐ１を反転した信号Ｖ２８、Ｖ３０を端子２８、３０に出力する。信号Ｖ２８は、抵抗器４４を介してＰＭＯＳ５２ａのゲートに入力され、信号Ｖ３０は、抵抗器４６を介してＮＭＯＳ５２ｂのゲートに入力される。信号Ｖ２８、Ｖ３０が電位Ｖｄｄにあるときには、ＰＭＯＳ５２ａがオフとなり、ＮＭＯＳ５２ｂがオンとなる。したがって、反転回路５２の出力電位Ｖ５２（図６参照）は、０Ｖとなる。一方、信号Ｖ２８、Ｖ３０が０Ｖにあるときには、ＰＭＯＳ５２ａがオンとなり、ＮＭＯＳ５２ｂがオフとなる。したがって、反転回路５２の出力電位Ｖ５２は電位Ｖｄｄとなる。したがって、反転回路５２の出力信号Ｖ５２は、図７に示すように、信号Ｖ２８、Ｖ３０を反転した信号となる。すなわち、出力信号Ｖ５２は、ＲＷＭ信号Ｖｐ１と同じ波形となる。信号Ｖ５２は、抵抗器４２を介してＩＧＢＴ８０のゲート８２に入力される。
【００４４】
タイミングｔａにおいて信号Ｖ５２が０Ｖから電位Ｖｄｄに上昇すると、図６の矢印１８０に示す経路でゲート電流が流れてゲート８２に電荷が供給される。これによって、図７に示すように、タイミングｔａでゲート８２の電位Ｖ８２が０Ｖから電位Ｖｄｄに上昇し、ＩＧＢＴ８０がオンする。なお、抵抗器４２の電気抵抗が低いので、このとき流れるゲート電流１８０は大きい。したがって、図７に示すゲート電位Ｖ８２の上昇速度は大きい。また、図６に示すように、ゲート電流１８０は、反転回路５２のＰＭＯＳ５２ａを通過する。ＰＭＯＳ５２ａは、半導体装置１０の外部のＰＭＯＳであるので、電流容量が大きい。したがって、大きいゲート電流１８０が流れても、特に問題は生じない。
【００４５】
また、図７のタイミングｔｂにおいて信号Ｖ５２が電位Ｖｄｄから０Ｖに低下すると、図６の矢印１８２に示す経路でゲート電流が流れて、ゲート８２から電荷が排出される。これによって、図７に示すように、タイミングｔｂでゲート８２の電位Ｖ８２が電位Ｖｄｄから０Ｖに低下し、ＩＧＢＴ８０がオフする。この場合も、抵抗器４２の電気抵抗が小さいので、ゲート電流１８２は大きい。したがって、図７に示す電位Ｖ８２の低下速度は大きい。また、図６に示すように、ゲート電流１８２は、反転回路５２のＮＭＯＳ５２ｂを通過する。ＮＭＯＳ５２ｂは、半導体装置１０の外部のＮＭＯＳであるので、電流容量が大きい。したがって、大きいゲート電流１８２が流れても、特に問題は生じない。
【００４６】
次に、高速スイッチング用のゲート駆動回路１０２における誤点弧防止について説明する。なお、ＤＣ−ＤＣコンバータにおいて生じる誤点弧は、上述したインバータ回路において生じる誤点弧と同じ原理で生じる現象である。すなわち、ＩＧＢＴ９０がオンして配線１９４の電位が上昇し、これによってゲート８２の電位が上昇してＩＧＢＴ８０がオンする現象である。図８を用いて上述したように、第２動作では、半導体装置１０は、誤点弧防止信号Ｖｅを反転した信号Ｖ３２を端子３２に出力する。信号Ｖ３２は、ＮＭＯＳ５０のゲートに入力される。ＮＭＯＳ５０は、信号Ｖ３２が電位Ｖｄｄにある間はオンしており、信号Ｖｄｄが０Ｖにある間はオフしている。ＮＭＯＳ５０がオンしていると、ＩＧＢＴ８０のゲート８２が、グランドに直接接続される。すなわち、図８のタイミングｔ１からタイミングｔ４の間の期間において、ＮＭＯＳ５０がオンしており、ＩＧＢＴ８０のゲート８２がグランドに直接接続される。これによって、図８の点線１７２に示されるような電位Ｖ８２の上昇が抑制され、Ｖ８２が略０Ｖに維持される。すなわち、ＩＧＢＴ８０の誤点弧が防止される。また、上アームのＩＧＢＴ９０がオンするタイミング（すなわち、図８のタイミングｔ２）においては、図６の矢印１８４に示すように、ゲート８２からグランドに向かって電流が流れる。この電流１８４は、ＮＭＯＳ５０を流れる。また、ＩＧＢＴ９０用のゲート駆動回路１１２は、ゲート駆動回路１０２と同様の高速スイッチング用の回路である。したがって、ＩＧＢＴ９０のスイッチング速度は速い。このため、ＩＧＢＴ９０をオンした時の配線１９４の電位の上昇速度は大きい。したがって、この電位上昇によって誘起される電流１８４は大きい。しかしながら、ＮＭＯＳ５０は、半導体装置１０の外部のＮＭＯＳであるので、大きい電流容量を確保することができる。したがって、ＮＭＯＳ５０に大きい電流１８４が流れても、特に問題は生じない。
【００４７】
以上に説明したように、高速スイッチング用のゲート駆動回路１０２は、電流容量の問題を生じさせることなく、好適にＩＧＢＴ８０をスイッチングすることができると共に、ＩＧＢＴ８０の誤点弧を防止することができる。さらに、ゲート駆動回路１０２は、半導体装置１０から出力された信号を一度反転させるだけでゲート８２に入力する。したがって、ゲート駆動回路１０２では、半導体装置１０とＩＧＢＴ８０の間に存在するスイッチング素子は、電流容量の確保のためのスイッチング素子のみである。このため、ゲート駆動回路１０２が大型になることがなく、現実的なサイズでゲート駆動回路１０２を構成することができる。
【００４８】
以上に説明したように、半導体装置１０は、第１動作と、第１動作で出力される信号を反転した信号を出力する第２動作を実行することができるので、高速スイッチング用のゲート駆動回路と低速スイッチング用のゲート駆動回路に共通して使用することができる。
【００４９】
なお、上述した半導体装置１０では、論理回路１２が第１動作と第２動作とを切り換える回路を内蔵している必要がある。しかしながら、論理回路１２の内部では極めて低い電流で信号を扱うため、切り換え用の回路に用いる素子の電流容量は極めて小さくて済む。このため、このような切り換え回路を作りこんでも、半導体装置１０のサイズは従来の半導体装置（第１動作と第２動作の切り替えができない半導体装置）のサイズとほとんど変わらない。
【００５０】
また、上述した実施形態では、半導体装置１０が、２つの反転回路１４、１６を備えていた。これは、低速スイッチング用のゲート駆動回路１００において、複数の電流経路（例えば、図２の経路１５０、１５２、または、図３の経路１６０、１６２）を確保することで、半導体装置１０の電流容量を高めるためである。しかしながら、１つの電流経路でも半導体装置１０の電流容量が十分である場合には、電流経路を複数用意しなくてもよい。
【００５１】
また、上述した実施形態では、上アームのＩＧＢＴ９０がオンしている間は、誤点弧防止信号Ｖｅが０Ｖに維持されることで、ＩＧＢＴ８０のゲート８２がグランドに直接接続されていた。これは、ＩＧＢＴ９０がオンしている間は、ＩＧＢＴ８０のコレクタが高電位となるため、コレクタからの結合によってゲート８２の電位が上昇することを防止するためである。しかしながら、コレクタからの結合が最も問題となるのは、ＩＧＢＴ９０がオンするタイミングｔ２である。したがって、ＩＧＢＴ８０は、少なくともＩＧＢＴ９０がオンするタイミングｔ２においてグランドに直接接続されていればよい。
【００５２】
また、上述した実施形態では、信号Ｖｅを半導体装置１０の内部で生成したが、半導体装置１０の外部で生成した信号Ｖｅを半導体装置１０に入力するようにしてもよい。
【００５３】
また、上述した実施形態では、半導体装置１０は、低速スイッチング用のゲート駆動回路１００において第１動作を実行し、高速スイッチング用のゲート駆動回路１０２において第２動作を実行した。しかしながら、ＰＷＭ信号Ｖｐ１や誤点弧防止信号Ｖｅとして上述したものを反転したものを用いる場合には、低速スイッチング用のゲート駆動回路１００において第２動作を実行し、高速スイッチング用のゲート駆動回路１０２において第１動作を実行してもよい。
【００５４】
また、上述した実施形態では、半導体装置１０がＰＷＭ信号Ｖｐ１や誤点弧防止信号Ｖｅと同じ波形の信号やこれらを反転した信号を出力したが、これに加えてＰＷＭ信号Ｖｐ１や誤点弧防止信号Ｖｅの増幅を半導体装置１０で行ってもよい。
【００５５】
最後に、上述した実施形態と請求項との対応関係について説明する。実施形態におけるＰＷＭ信号Ｖｐ１は、請求項における基準信号に相当する。実施形態の第１動作における信号Ｖ２８、Ｖ３０は、請求項の第１動作において第１信号出力端子に出力される信号に相当する。実施形態の第２動作における信号Ｖ２８、Ｖ３０は、請求項の第２動作において第１信号出力端子に出力される信号に相当する。また、実施形態における誤点弧防止信号Ｖｅを、請求項における基準信号とみなすこともできる。この場合には、実施形態の第１動作における信号Ｖ３２は、請求項の第１動作において第１信号出力端子に出力される信号に相当し、実施形態の第２動作における信号Ｖ３２は、請求項の第２動作において第１信号出力端子に出力される信号に相当する。
【００５６】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５７】
１０：半導体装置
１２：論理回路
１４：反転回路
１４ａ：ＰＭＯＳ
１４ｂ：ＮＭＯＳ
１６：反転回路
１６ａ：ＰＭＯＳ
１６ｂ：ＮＭＯＳ
１８：反転回路
１８ａ：ＰＭＯＳ
１８ｂ：ＮＭＯＳ
５０：ＮＭＯＳ
５２：反転回路
５２ａ：ＰＭＯＳ
５２ｂ：ＮＭＯＳ
８０：ＩＧＢＴ
９０：ＩＧＢＴ
１００：ゲート駆動回路
１０２：ゲート駆動回路
【図１】
0005767018.tif 000002
【図２】
0005767018.tif 000003
【図３】
0005767018.tif 000004
【図４】
0005767018.tif 000005
【図５】
0005767018.tif 000006
【図６】
0005767018.tif 000007
【図７】
0005767018.tif 000008
【図８】
0005767018.tif 000009
【図９】
0005767018.tif 000010
【図１０】
0005767018.tif 000011
【図１１】
0005767018.tif 000012
【図１２】
0005767018.tif 000013
【図１３】
0005767018.tif 000014
【図１４】
0005767018.tif 000015