(57)【特許請求の範囲】
【請求項１】
複数のスイッチポート間の経路を切替えるスイッチを具備する高周波スイッチモジュールであって、
Ｉ／Ｏインターフェースとデコーダとスイッチ切替タイミング検出器と周波数制御信号生成器と負電圧発生回路とスイッチとスイッチ切替パターン検出器を具備する高周波スイッチモジュールであって、
外部から受信したシステムデータ信号とシステムクロックとに基づいて、前記スイッチモジュールの制御を行う複数種の制御信号を生成するＩ／Ｏインターフェースと、
前記複数種の制御信号の中の前記スイッチポートを切替える目的の制御信号に応答して、前記スイッチを制御するためのスイッチ制御信号を生成するデコーダと、
前記スイッチポートを切替える目的の制御信号の切替タイミングに応答して、スイッチ切替え検出信号を生成するスイッチ切替タイミング検出器と、
前記各種制御信号の中で前記スイッチポートを切替える目的の制御信号の切替りパターンに応答して、スイッチ切替パターン検出信号を生成するスイッチ切替パターン検出器と、
前記スイッチ切替え検出信号と前記スイッチ切替パターン検出信号に応答し、複数の周波数制御信号を生成する周波数制御信号生成器と、
前記複数の周波数制御信号に応答し、当該負電圧発生回路内で生成したクロック信号の周波数を３つ以上のそれぞれ異なる周波数に切替つつ負電圧出力信号を生成する、負電圧発生回路とを備え、
前記負電圧発生回路は、前記複数の周波数制御信号に応答して、前記スイッチ切替タイミングにおいて前記クロック信号の周波数を一時的に増大させ、
前記スイッチは、前記スイッチ制御信号と前記負電圧出力信号に応答して、前記複数のスイッチポート間の経路を切替える
ことを特徴とする高周波スイッチモジュール。
【請求項２】
請求項１において、
前記クロック信号の周波数を一時的に増大させる期間は、前記スイッチポートの周期的な切替りタイミングの期間より短く、前記負電圧出力信号が前記スイッチ切替タイミング以前の元の負電圧値まで復帰する期間以上である
ことを特徴とする高周波スイッチモジュール。
【請求項３】
請求項１において、
前記周波数制御信号生成器から生成される前記周波数制御信号は少なくとも３つ以上の制御値を持ち、前記スイッチ切替え検出信号と前記スイッチ切替パターン検出器に応答し、一定時間のみ前記３つ以上の制御値のうち、いずれか１つの制御値を１つの前記周波数制御信号として生成し、前記一定時間が過ぎた後は、再び別の制御値を他の前記周波数制御信号として生成する
ことを特徴とする高周波スイッチモジュール。
【請求項４】
請求項３において、
前記負電圧発生回路は、前記異なる周波数のクロック信号を生成するクロック生成器と、該クロック信号を入力とし前記負電圧出力信号を生成するチャージポンプ回路とを備えており、
前記周波数制御信号生成器は、Ｎ個のクロックを計測するカウンタを具備し、
前記一定時間は、前記負電圧生成回路内の前記クロック生成器からのクロック出力に応答し、
前記カウンタでＮ個のクロックを計測するまでの時間とする
ことを特徴とする高周波スイッチモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波スイッチモジュールに係り、特に、送受信アンテナと２つ以上の送受信回路との間の信号経路を切替える高周波スイッチモジュールに関するものである。
【背景技術】
【０００２】
携帯電話システムは、第３世代携帯電話での音声通信、TV電話、無線インターネットによる高機能通信が実現し、さらに高速かつ高い機能の実現に向けて発展を続けている。その多様なサービス実現のためにGSM（Global  System  for  Mobile  Communication）の通信速度を向上させたEDGE（Enhanced  Data    rate  for  GSM  Evolution）や、W−CDMA（Wideband  Code  Division  Multiple  Access）や、LTE  (Long  Term  Evolution)などの規格が考案されている。
【０００３】
また使用周波数帯も加入者数の増加、通信方式の多様化に伴い増加し、欧州では９００MHz帯のGSMと１．８ＧＨz帯のDCS（Digital  Cellular  System）がある。一方、米国では１．９ＧＨz帯のPCS(Personal  Communication  Service)と８５０ＭＨzのGSMがある。加えて、１．５ＧＨz、2GHz帯、２．５GHｚを使用するW−CDMA、LTEも加わり、マルチバンド・マルチモード化が携帯端末の必須の条件となっている。
【０００４】
高周波スイッチモジュールは、上記のようなマルチバンド・マルチモード化に対応するために、DP9T(Double  Pole  9  throw)などの大規模な回路が必要となる。
【０００５】
図３０Ａ、３０Ｂは、スイッチモジュール内のSPDT (Single pole，double throw) として構成されたスイッチ回路を模式的に示した回路図である。GSMやLTEではTDD（Time Division Duplex）方式を用いているため、送信（TX）と受信（RX）を頻繁に切替える必要がある。例えば、送信時の場合（図３０Ｂ）は、トランジスタM２６１とM２６４に正電圧を印加してトランジスタをオンさせ、一方トランジスタM２６２とM２６３には負電圧を印加させトランジスタをオフさせる。これにより、送信回路TX1からの高周波信号はオントランジスタM２６１を通してアンテナANTに伝達されANTから電波として空中に放射される。受信回路RX１はTX1からの高周波信号のリーク信号を遮断するために、M２６３をオフし、かつM264にてRX１をグランドGNDに接続している。一方、受信時の場合（図３０Ａ）は、トランジスタM２６２とM２６３に正電圧を印加してトランジスタをオンさせ、一方トランジスタM２６１とM２６４に負電圧を印加させトランジスタをオフさせる。これにより、アンテナANTから受信した高周波信号（瞬時電圧値は数μVpp〜数ｍVpp）は、オントランジスタM２６３を通じてRX１へ伝達され、スイッチモジュールの外のRFIC（Radio Frequency Integrated Circuit）へ接続される。ANTからの受信高周波信号がTX１へリークするのを防ぐため、M２６１をオフし、かつM２６２をGNDに接続している。
【０００６】
上記のように、オフスイッチに負電圧を印加する理由は、TX1からスイッチに入力される高周波信号の電力は最大1W程度になるため、スイッチを構成するトランジスタのドレイン端子もしくはソース端子に印加される瞬時電圧値は数Vppに達する。このような数Vppに達する電圧が印加されてもトランジスタのオフ状態に保つために、オフトランジスタには例えば−２．５V程度の負電圧値を印加する必要がある。
【０００７】
図３１は、一般的な構成の高周波スイッチモジュールを表している。高周波スイッチモジュール（１）は、前記SPDTのようなスイッチ（７）本体、携帯端末のBBIC（Base−Band Integrated Circuit）からの制御データ信号ＳＤＡＴＡ、システムクロックＳＣＬＫを受けてスイッチモジュールの起動、スイッチポートの切替、スタンバイ等の制御を行うI／Oインターフェース(２)、前記I／Oインターフェースからの制御信号ＣＮＴを受けて実際のスイッチ切替に適したスイッチ制御信号ＳＷＣＮＴを生成するデコーダ(３)、及び、スイッチ(７)に負電圧出力信号ＮＶＧ＿ＯＵＴを供給する負電圧発生回路(６)から構成される。
【０００８】
負電圧発生回路(６)は、例えば非特許文献１に示されているように、クロック生成器とチャージポンプ回路と大面積の容量素子によって構成されており、クロック生成器で生成したクロックでチャージポンプを駆動し、チャージポンプから出力された負電荷を容量素子に充電することで負電圧を発生させる。
【０００９】
特許文献１には、スイッチを構成するトランジスタのゲート端子とＧＮＤ端子にＦＥＴ（field effect transistor）とダイオードにより構成される電荷の放流路を別途用意して、スイッチを構成するトランジスタのゲート端子−ソース端子間の寄生容量Ｃｇｓに充電された正電荷が負電圧回路の充電容量に流入するのを防ぐことで、スイッチのポート切替時に発生する負電圧値の上昇を抑え、スイッチの切替時間を短縮することが開示されている。
【００１０】
さらに、特許文献２の実施例９には、昇圧電圧値の変動をコンパレータによって検出し、ある一定値まで昇圧電圧値が変動すると、昇圧回路内のクロック生成器の周波数を上昇させ昇圧電圧値を迅速に元の値に戻す方向に操作し、昇圧電圧値がある一定値まで上昇したところでクロック周波数を元の周波数に戻すものが開示されている。この構成によれば、スイッチポートの切替タイミング時のみクロック周波数を上昇させることで、昇圧回路内の充電容量Ｃｃの面積を増大させずに、かつ消費電力の増大を抑えることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−２７４８７号公報
【特許文献２】特開２０１０−１０３９７１号公報
【非特許文献】
【００１２】
【非特許文献１】Ｊｅｏｎｇｗｏｎ  Ｃｈａ  ｅｔ  ａｌ，  ”Ａｎａｌｙｓｉｓ  ａｎｄ  Ｄｅｓｉｇｎ  Ｔｅｃｈｎｉｑｕｅｓ  ｏｆ  ＣＭＯＳ  Ｃｈａｒｇｅ−ｐｕｍｐ−Ｂａｓｅｄ  Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ  Ａｎｔｅｎｎａ−Ｓｗｉｔｃｈ  Ｃｏｎｔｒｏｌｌｅｒｓ”，ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＣＩＲＣＵＩＴＳ  ＡＮＤ  ＳＹＳＴＥＭＳ−Ｉ，ＶＯＬ．５６，ＮＯ．５，ＭＡＹ  ２００９  ＰＰ．１０５３−１０６２
【発明の概要】
【発明が解決しようとする課題】
【００１３】
携帯端末内のＩＣやスイッチは搭載したバッテリーから電力を供給されるため、携帯端末に組み込まれたBBIC、RFIC、PA(Power Amplifier)等は低消費電力が求められ、負電圧発生回路を含んだ高周波スイッチモジュールにも低消費電力化が要求されている。
【００１４】
負電圧発生回路はクロックを停止すると、容量素子からの電荷リークによって徐々に電荷抜けが発生し負電圧値が上昇（０Vに近づいていく）するため常にクロック生成器を動作させておく必要がある。そのため高周波スイッチモジュールは、送受信アンテナと２つ以上の送受信回路との間の信号経路を切替えるスイッチ回路であるが、常に電流を消費することになる。
【００１５】
さらに、高周波スイッチモジュールは、携帯電話を代表とする非常に量産性を重視する携帯端末等に搭載されるため、市場に安価に提供することが必須となっている。
【００１６】
このために、高周波スイッチモジュールでは、従来基板の抵抗率が高く信号損失が少ないＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）を使用したスイッチが用いられてきたが、近年では安価なシリコンを用いたＳＯＩ（Ｓｉｌｉｃｏｎ  ＯＮ  Ｉｎｓｕｌａｔｏｒ）スイッチに置き換わりつつある。
【００１７】
また、従来の高周波スイッチモジュールでは、スイッチ本体、デコーダ、負電圧発生回路を個別部品として作成し、モジュールパッケージ上で組立てられてきたが、組立てコスト低減のため、上記全ての回路ブロックを同一の半導体集積回路で１チップ化したモジュール化が求められている。さらに上記の半導体回路においても低コスト化のため小さいチップ面積での実現が要求されている。なおかつ携帯端末は搭載したバッテリーから電力を供給されるため、携帯端末に組み込まれたBBIC、RFIC、PA等は低消費電力が求められ、負電圧発生回路を含んだ高周波スイッチモジュールも低消費電力化が要求されている。つまり上記をまとめると、高周波スイッチモジュールでは、Ｗ−ＣＤＭＡ、ＬＴＥ、ＧＳＭなどの規格に準拠するスイッチポート切替時間を満足しつつ、低消費電力化と低面積化が要求されている。
【００１８】
図３２及び図３３は、負電圧発生回路ＮＶＧ（６）で生成した負電圧出力信号ＮＶＧ＿ＯＵＴをスイッチ（７）に印加する手段と、その時に生じる課題について説明する図である。スイッチ（７）はスイッチ本体（スイッチコアと呼ぶ場合がある）であるＳＰＳＴ(Single pole， Single throw)（７０）とレベルシフタ（７１）から構成される。なお説明を簡単にする為に図３２においてはスイッチコアはＳＰＳＴとするが、ＳＰＤＴや他の構成となる場合もある。また複数のスイッチコアを有し、それぞれにアンテナＡＮＴが接続される場合もある。
【００１９】
レベルシフタ（７１）は前記デコーダ（３）からのスイッチ制御信号ＳＷＣＮＴの電圧レベルをＶＤＤ−ＧＮＤからＶＤＤ−ＮＶＧ＿ＯＵＴのゲート制御信号ＧＣＮＴ、ＮＧＣＮＴに変換する回路ブロックである。つまりスイッチ制御信号ＳＷＣＮＴのレベルは、ＨＩＧＨレベル時が電源電圧ＶＤＤ、ＬＯＷレベル時がＧＮＤであるのに対し、ゲート制御信号ＧＣＮＴおよびＮＧＣＮＴのレベルは、ＨＩＧＨレベル時がＶＤＤ、ＬＯＷレベル時がＮＶＧ＿ＯＵＴとなる。レベルシフタ（７１）は、ソース端子が接地されているトランジスタＭＮ７１１とソース端子がＶＤＤの電圧源に接続されているトランジスタＭＰ７１３から構成されるインバータと、ソース端子が接地されているトランジスタＭＮ７１２とソース端子がＶＤＤの電圧源に接続されているトランジスタＭＰ７１４から構成されるインバータと、ソース端子が負電圧発生回路ＮＶＧ（６）に接続されているＭＮ７１３とＭＮ７１４と、ソース端子がＶＤＤの電圧源に接続されているＭＰ７１５とＭＰ７１６から構成される差動入力クロスカップルラッチの３つの回路から構成されている。前記２つのインバータで信号レベルがＶＤＤ−ＧＮＤとなるスイッチ制御信号SWCNTの差動信号を生成し、上記差動信号を差動入力クロスカップルラッチに入力する。これにより、クロスカップルラッチの出力には信号レベルがＶＤＤ−ＮＶＧ＿ＯＵＴのＧＣＮＴとＮＧＣＮＴが生成され、前記ＧＣＮＴはＳＰＳＴ（７０）のスルートランジスタＭＮ７０１、前記ＮＧＣＮＴはシャントトランジスタＭＮ７００に接続される。このとき、ＭＮ７００のゲート−ソース間容量Ｃｇｓに充電されていた電荷が、ＭＮ７１３を通じて負電圧発生回路ＮＶＧ（６）の充電容量ＣｃにIgateとして流れ込む。
【００２０】
図３３は、図３２の各ノードにおける時間波形を模式的に示した図である。ｔ＜ｔ１までの時間においてスイッチ制御信号ＳＷＣＮＴがＬＯＷレベルにある時、差動入力クロスカップルラッチのＭＰ７１５とＭＮ７１４がオンしＭＰ７１６とＭＮ７１３がオフとなるため、ゲート制御信号ＧＣＮＴ、ＮＧＣＮＴはそれぞれＬＯＷ、ＨＩＧＨとなる。このときＳＰＳＴ（７０）のＭＮ７００はオンし、ＭＮ７０１はオフすることでＳＰＳＴ（７０）のＡＮＴポートとＲＦ１ポートは分離された状態となる。ＭＮ７００のゲート端子にはＶＤＤが印加されているためＭＮ７００のゲート−ソース間の寄生容量Ｃｇｓにはその容量値ＣｇｓｎとＶＤＤの積で表される電荷が充電された状態となる。ＳＰＳＴ（７０）を構成するＭＮ７００およびＭＮ７０１はスイッチオン時のオン抵抗を低減させるため、ＭＮ７１３、ＭＮ７１４、ＭＰ７１５、ＭＰ７１６と比較して、非常に大きなゲート幅となっている。そのためＭＮ７００のゲート−ソース間の寄生容量Ｃｇｓには大きな電荷が充電されている。
【００２１】
次に、ｔ＝ｔ１においてスイッチ制御信号ＳＷＣＮＴがＬＯＷからＨＩＧＨに切替った時、差動入力クロスカップルラッチのＭＰ７１６、ＭＮ７１３がオンしＭＰ７１５とＭＮ７１４がオフとなるため、ゲート制御信号ＧＣＮＴ、ＮＧＣＮＴはそれぞれＨＩＧＨ、ＬＯＷとなる。このときＳＰＳＴ７０のＭＮ７００はオフ、ＭＮ７０１はオンすることでＳＰＳＴ７０のＡＮＴポートとＲＦ１ポートは接続された状態となる。この時、ＭＮ７００がオンからオフになる瞬間、すなわちＭＮ７００のゲート端子に印加された電圧がＶＤＤからＮＶＧ＿ＯＵＴに切替える瞬間に、ＭＮ７００のゲート−ソース間容量Ｃｇｓに充電されていた電荷が、ＭＮ７１３を通じて負電圧発生回路ＮＶＧ（６）の充電容量ＣｃにIgateとして流れ込む。充電容量Ｃｃには負電荷が充電されているため、ＭＮ７００のＣｇｓの正電荷がIgateとして流れ込むことで、ｔ＜ｔ１のときに負電圧発生回路（６）の出力であるＮＶＧ＿ＯＵＴの負電圧値が上昇（０Ｖに近づく）する現象が発生する。この後、ＮＶＧ＿ＯＵＴの負電圧値は、負電圧発生回路（６）内の、クロック生成器とチャージポンプにより負電荷を充電容量Ｃｃに再充電することで、スイッチ制御信号ＳＷＣＮＴの切替前の負電圧値に戻る。
【００２２】
上記の、スイッチ制御信号ＳＷＣＮＴの切替時ｔ１から、負電圧値が一端上昇して元の負電圧値までに戻るまでの時間ｔ＿Aを「スイッチ切替時間」と定義する。スイッチ切替時間ｔ＿Aは、Ｗ−ＣＤＭＡやＧＳＭなどの規格や携帯端末セットメーカの仕様に準拠する必要がある。
【００２３】
スイッチの切替え時間を短縮するためには、（１）負電圧発生回路（６）内の充電容量Ｃｃの容量値を大きくすること、（２）負電圧発生回路（６）内のクロック生成器のクロック周波数を上げることが挙げられる。
【００２４】
上記（１）に関しては、ＳＰＳＴ（７０）のＭＮ７００のゲート−ソース間容量Ｃｇｓの正電荷が流れ込んできても、影響の無い程度まで充電容量Ｃｃの大きさを上げることで、ＮＶＧ＿ＯＵＴの電圧上昇量を小さくし、負電圧値が元に戻るまでの時間を短縮する、即ちスイッチ切替え時間を短縮する。しかしながら、充電容量Ｃｃの容量値を大きくすることはチップ面積の増大を意味するため、チップ単価が上昇するため好ましくない。上記（２）に関しては、クロック生成器のクロック周波数を上げることはチャージポンプによって充電容量Ｃｃに負電荷を供給する頻度を向上させることにつながり、ＮＶＧ＿ＯＵＴの負電圧値が元に戻るまでの時間を短縮させることでスイッチ切替え時間を短縮する。しかしながら、クロック生成器のクロック周波数を上げることは消費電流を増大させることにつながり、携帯端末の使用時間を短縮させることにつながる為に好ましくない。
【００２５】
特許文献１の構成では、ダイオードがオン状態を保てる０．６〜０．７Ｖ程度までは電荷を別放流路に逃がすことができるが、０．６Ｖ以下の電圧値になると上記放流路はオフしてしまい、それ以降は充電容量ＣｃにトランジスタのＣｇｓに充電された正電荷が流入してしまうために、スイッチの切替時間短縮効果は限定的となる。また、上記特開２００９−２７４８７号公報の別実施例では、上記ダイオードが０．６Ｖ以下の場合でも電荷でも別放流路に電荷を流すために上記ダイオードをＧＮＤではなく、第２の負電圧発生回路の出力端子に接続する例が示されているが、負電圧発生回路を２つ用意することになるため面積が増大しチップ単価が上昇してしまう。
【００２６】
また、特許文献２の実施例９の構成では、昇圧電圧値の変動を検出してからクロック生成器の周波数を上昇させるため、制御信号を受けてからクロック生成器のクロック周波数を上昇させるまでにある一定の遅延時間があり、スイッチ切替え時間の短縮効果は限定的となる。
【００２７】
以上より、今まで提案されてきた技術ではスイッチ切替時間が短く、かつ消費電力、チップ面積が小さいという条件を同時に満足する高周波スイッチモジュールを実現することは困難という問題があった。  
本発明の課題は、上記問題を解決し、スイッチ切替時間の短縮、低消費電力、低面積を同時に満たす高周波スイッチモジュール技術を提供することである。  
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２８】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。  
すなわち、本発明の代表的な高周波スイッチモジュールは、複数のスイッチポート間の経路を切替えるスイッチを具備する高周波スイッチモジュールであって、外部の装置から受信したシステムデータ信号とシステムクロックとに基づいて、前記スイッチモジュールの制御を行う複数種の制御信号を生成するＩ／Ｏインターフェースと、前記複数種の制御信号の中の前記スイッチポートを切替える目的の制御信号に応答して、前記スイッチを制御するためのスイッチ制御信号を生成するデコーダと、前記スイッチポートを切替える目的の制御信号の切替タイミングに応答して、スイッチ切替え検出信号を生成するスイッチ切替タイミング検出器と、前記スイッチ切替え検出信号に応答して、周波数を変更するための複数の周波数制御信号を生成する周波数制御信号生成器と、前記複数の周波数制御信号に応答して異なる周波数のクロック信号を生成すると共に、該クロック信号に基づき負電圧出力信号を生成する、負電圧発生回路とを備え、前記負電圧発生回路は、前記複数の周波数制御信号に応答して、前記スイッチ切替タイミングにおいて前記クロック信号の周波数を一時的に増大させ、前記スイッチは、前記スイッチ制御信号と前記負電圧出力信号とに応答して、前記複数のスイッチポート間の経路を切替えることを特徴とする。
【発明の効果】
【００２９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、本発明によれば、スイッチのポート切替えタイミングを実際に切替えるタイミングに同期して、あるいはそれ以前に検出することができ、スイッチポートの切替時間の短縮化と、消費電力の低減、半導体チップ面積の低減効果を同時に満足する、高周波スイッチモジュールを実現することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態１による高周波スイッチモジュールの構成を示すものである。
【図２】図１に示した高周波スイッチモジュールに含まれるスイッチ切替タイミング検出器の構成を示す図である。
【図３】図２に示したスイッチ切替タイミング検出器の内部動作を説明するための、タイミングチャートである。
【図４】図１に示した高周波スイッチモジュールに含まれる周波数制御信号生成器の構成を示す図である。
【図５】図４に示した周波数制御信号生成器の内部動作を説明するための、タイミングチャートである。
【図６】図１に示す高周波スイッチモジュールに含まれる負電圧発生回路の構成を示す図である。
【図７】図６に示した負電圧発生回路の生成する負電圧出力信号ＮＶＧ＿ＯＵＴの収束過程を示す図である。
【図８】図６に示す負電圧発生回路に含まれるクロック発生回路の構成を示す図である。
【図９】図６に示す負電圧発生回路に含まれるチャージポンプの構成を示す図である。
【図１０】本発明の実施の形態１の高周波スイッチモジュールの内部動作を示す、タイミングチャートである。
【図１１】図１に示す高周波スイッチモジュールに含まれるスイッチの構成を示す図である。
【図１２】本発明の実施の形態２による高周波スイッチモジュールの構成を示すものである。
【図１３】図１２に示した高周波スイッチモジュールに含まれる周波数制御信号生成器の構成を示す図である。
【図１４】図１３に示した周波数制御信号生成器の内部動作を説明するための、タイミングチャートである。
【図１５】本発明の実施の形態２の高周波スイッチモジュールの内部動作を示す、タイミングチャートである。
【図１６】本発明の実施の形態３による高周波スイッチモジュールの構成を示すものである。
【図１７】高周波スイッチモジュールのスイッチにおいてアンテナが２つ以上ある場合の詳細な回路構成を示す図である。
【図１８】図１７に示すスイッチ７のスイッチポート切替に伴う、負電圧出力信号ＮＶＧ＿ＯＵＴの上昇および再収束過程を示す図である。
【図１９】図１６に示した高周波スイッチモジュールに含まれる、スイッチ切替パターン検出器のフローチャートである。
【図２０】図１６に示した高周波スイッチモジュールに含まれる、周波数制御信号生成器の構成を示す図である。
【図２１】図２０に示した周波数制御信号生成器の内部動作を説明するためのタイミングチャートである。
【図２２】本発明の実施の形態３の高周波スイッチモジュールの内部動作を示すタイミングチャートである。
【図２３】本発明の実施の形態４による高周波スイッチモジュールの構成を示すものである。
【図２４】図２３に示す高周波スイッチモジュールに含まれる周波数制御信号生成器の構成を示す図である。
【図２５】図２４に示した周波数制御信号生成器の内部動作を説明するためのタイミングチャートである。
【図２６】本発明の実施の形態５による高周波スイッチモジュールの構成を示すものである。
【図２７】本発明の実施の形態５に高周波スイッチモジュールの内部動作を示すタイミングチャートである。
【図２８】本発明の実施の形態５による高周波スイッチモジュールの構成を示すものである。
【図２９】本発明の実施の形態５に高周波スイッチモジュールの内部動作を示すタイミングチャートである。
【図３０Ａ】一般的なＳＰＤＴスイッチの受信系の動作原理を説明するための図である。
【図３０Ｂ】一般的なＳＰＤＴスイッチの送信系の動作原理を説明するための図である。
【図３１】従来の高周波スイッチモジュールの構成例を示す図である。
【図３２】図３１に示すスイッチの詳細な回路構成を示す図である。
【図３３】図３２に示すスイッチのスイッチポート切替に伴う、負電圧出力信号ＮＶＧ＿ＯＵＴの上昇および再収束過程を示す図である。
【発明を実施するための形態】
【００３１】
以下、本願発明の代表的な実施の形態について、詳細に説明する。
［発明の実施形態の概要］
まず、代表的な実施の形態について説明する。この概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３２】
本発明の代表的な実施の形態による高周波スイッチモジュールは複数のスイッチポート間の経路を切替えるスイッチを具備する高周波スイッチモジュールであって、前記スイッチは、複数のスイッチポート間の経路を切替えるスイッチであり、
外部の装置から受信した制御データ信号ＳＤＡＴＡとシステムクロックとに基づいて、前記高周波スイッチモジュールの制御を行う制御信号を生成するＩ／Ｏインターフェースと、
前記Ｉ／Ｏインターフェースからの前記制御信号に基づいて前記スイッチのスイッチポートを切替えるためのスイッチ制御信号を出力するデコーダと、
前記制御信号に基づいて、スイッチ切替タイミング検出信号を出力するスイッチ切替タイミング検出器と、
前記スイッチ切替タイミング検出器と接続された周波数制御信号生成器と、
前記周波数制御信号生成器と接続され、負電圧出力信号を出力生成する負電圧発生回路とを備え、
前記周波数制御信号生成器は、前記スイッチ切替タイミング検出信号に基づいて、前記負電圧発生回路内のクロック信号を２つ以上のクロック周波数に切替える複数の周波数制御信号を出力し、
前記負電圧発生回路は、前記スイッチ切替タイミング検出信号の前記周波数制御信号生成器への入力から所定の時間において、前記複数の周波数制御信号に基づいて前記クロック周波数を高め、
前記スイッチは、前記スイッチ制御信号と前記負電圧出力信号とに応答して、前記複数のスイッチポート間の経路を切替えることを特徴とする。
【００３３】
前記Ｉ／Ｏインターフェースは、高周波スイッチモジュールの外部の装置の制御回路からの制御データ信号ＳＤＡＴＡ、システムクロックＳＣＬＫ、インターフェース電源電圧ＶＩＯを受けて、スイッチを制御する制御信号ＣＮＴを生成する。デコーダは、前記Ｉ／Ｏインターフェースから生成される制御信号ＣＮＴを受けて、スイッチのスイッチポートを切替えるためのスイッチ制御信号ＳＷＣＮＴを生成する。前記スイッチ切替タイミング検出器は、前記Ｉ／Ｏインターフェースから生成される制御信号ＣＮＴから、スイッチのスイッチポートが切替るタイミングを検出して、スイッチ切替タイミング検出信号ｔ＿ｓｗを生成する。
【００３４】
前記周波数制御信号生成器は、前記スイッチ切替タイミング検出器からのスイッチ切替タイミング検出信号ｔ＿ｓｗを受け、前記負電圧発生回路内のクロック信号を２つ以上の周波数に切替える複数の周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴを生成する。前記周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴは１ビット以上のデジタル値であり、前記スイッチ切替タイミング検出器からの前記スイッチ切替タイミング検出信号ｔ＿ｓｗに呼応してある一定時間内だけ前記負電圧発生回路内のクロック生成器が生成するクロック周波数が増加するようなデジタル値をとる。そして、前記スイッチ切替タイミング検出信号ｔ＿ｓｗに呼応した後、ある一定時間を過ぎた後においては、前記周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴは、前記スイッチ切替タイミング検出信号ｔ＿ｓｗを検出する以前のデジタル値に戻る。すなわち、前記負電圧発生回路内のクロック生成器のクロック周波数は、負電圧出力信号ＮＶＧ＿ＯＵＴが前記スイッチ切替タイミング以前の元の値まで復帰した後に、前記スイッチ切替タイミング検出信号ｔ＿ｓｗを検出する以前の低い周波数に戻る。
【００３５】
前記負電圧発生回路は、前記周波数制御信号生成器からの周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴを受け、負電圧出力信号ＮＶＧ＿ＯＵＴを生成する。前記スイッチは、前記デコーダからのスイッチ制御信号制御信号ＳＷＣＮＴと、前記負電圧発生回路からの負電圧出力信号ＮＶＧ＿ＯＵＴとにより、スイッチのトランジスタのオンおよびオフの制御を行い、高周波スイッチモジュールへ接続される送信回路および受信回路からの２つ以上のＲＦポートへ入力あるいは出力される入力信号ＴＸ１〜ＴＸＮ、出力信号ＲＸ１〜ＲＸＮのアンテナＡＮＴへ通ずる信号経路を切り替える。
【００３６】
前記実施の形態によれば、スイッチのポート切替えタイミングを実際に切替える以前に検出することができ、前記検出タイミングに基づいて負電圧発生器内のクロック生成器の周波数をある一定時間のみ上げることができ、その結果消費電流の増加、チップ面積の増大を抑えつつ、スイッチのスイッチポートの切替えに伴う負電圧出力信号ＮＶＧ＿ＯＵＴの電圧値の上昇を、速やかに元の負電圧値まで回復することが可能となる。すなわち、スイッチポートの切替時間の短縮化と、消費電力の低減の両効果を、実質的に半導体チップ面積を増やさずに、満足する高周波スイッチモジュールを実現することができる。すなわち、前記実施の形態によれば、容量値を増やすことなく、デジタル回路のみ追加することで実現できるので、半導体チップ面積を殆ど増加させずに上記両効果を実現できる。
【００３７】
好適な実施の形態によれば、前記周波数制御信号生成器は前記負電圧発生回路内のクロック生成器から生成されたクロック信号ＣＬＫ＿ＯＵＴを受け、前記クロック信号ＣＬＫ＿ＯＵＴのクロック数をＮ個カウントするカウンタを具備することで、前記スイッチ切替タイミング検出信号ｔ＿ｓｗに呼応して、前記クロック生成器のクロック周波数を上昇させておく時間タイミングを生成することができる。
【００３８】
他の好適な実施の形態によれば、前記Ｉ／Ｏインターフェースは高周波スイッチモジュールの外部の装置の制御回路からの制御データ信号ＳＤＡＴＡ、システムクロックＳＣＬＫ、インターフェース電源電圧ＶＩＯを受けてスイッチを制御する制御信号ＣＮＴと前記Ｉ／Ｏインターフェースがアクティブ状態であることを示すイネーブル信号ＩＯ＿ＥＮを生成する。
【００３９】
前記周波数制御信号生成器は、前記Ｉ／Ｏインターフェースからのイネーブル信号ＩＯ＿ＥＮを受け、前記負電圧発生回路内のクロック生成器のクロック信号を２つ以上の周波数に切替える周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴを生成する。また、前記スイッチ切替タイミング検出器から前記スイッチ切替タイミング検出信号ｔ＿ｓｗを受け、ｔ＿ｓｗがＨｉｇｈとなってから一定時間をカウントした後、前記周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴは、前記イネーブル信号ＩＯ＿ＥＮを検出する以前のデジタル値に戻ることを特徴とする。すなわち上記の実施の形態では、クロック生成器のクロック周波数を上昇させるトリガ信号はイネーブル信号ＩＯ＿ＥＮとし、その後前記クロック生成器のクロック周波数を元の周波数に戻すトリガ信号はスイッチ切替タイミング検出信号ｔ＿ｓｗとしていることが特徴である。
【００４０】
他の好適な実施の形態によれば、高周波スイッチモジュールは、Ｉ／Ｏインターフェース、デコーダ、スイッチ切替タイミング検出器、周波数制御信号生成器、負電圧発生回路、スイッチ、切替パターン検出器を具備する。
【００４１】
前記切替パターン検出器は、前記Ｉ／Ｏインターフェースからの制御信号ＣＮＴの切替りパターンを検出し、切替パターン検出信号ＰＴＴを生成する。
【００４２】
前記周波数制御信号生成器は、前記スイッチ切替タイミング検出器からのスイッチ切替タイミング検出信号ｔ＿ｓｗと、前記切替パターン検出器からの前記切替パターン検出信号ＰＴＴを受け、前記負電圧発生回路内のクロック信号を３つ以上の周波数に切替える周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴを生成する。前記周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴは１ビット以上のデジタル値であり、前記スイッチ切替タイミング検出器からのスイッチ切替タイミング検出信号ｔ＿ｓｗに呼応してある一定時間内だけ前記負電圧発生回路内のクロック生成器が生成するクロック周波数を前記切替パターン検出信号ＰＴＴに基づく分だけ増加するようなデジタル値をとる。前記スイッチ切替タイミング検出信号ｔ＿ｓｗに呼応した後、ある一定時間を過ぎた後においては、前記周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴは、前記スイッチ切替タイミング検出信号ｔ＿ｓｗを検出する以前のデジタル値に戻る。すなわち、前記負電圧発生回路内のクロック生成器のクロック周波数は、前記負電圧出力信号が前記スイッチ切替タイミング以前の元の負電圧出力信号ＮＶＧ＿ＯＵＴまで復帰した後に、前記スイッチ切替タイミング検出信号ｔ＿ｓｗを検出する以前の低い周波数に戻る。
【００４３】
前記実施の形態によれば、スイッチのポート切替えタイミングを実際に切替えるタイミングに同期して、あるいはそれ以前に検出することができ、スイッチポートの切替時間の短縮化と、消費電力の低減、半導体チップ面積の低減効果を同時に満足する高周波スイッチモジュールを実現することができる。
［発明の実施形態の詳細］
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【実施例１】
【００４４】
本発明の実施の形態１による高周波スイッチモジュールについて、図１〜図１１を参照しながら説明する。なお従来技術と同様な構成部分の説明は図３２も合わせて参照する。
《高周波スイッチモジュールの構成》
図１は、本発明の実施の形態１による高周波スイッチモジュール（１）の構成を示す図である。
【００４５】
図１に示す高周波スイッチモジュール（１）は、Ｉ／Ｏインターフェース（２）、デコーダ（３）、スイッチ切替タイミング検出器（４）、周波数制御信号生成器（５）、負電圧発生回路（６）、及び、スイッチ（７）から構成される。
【００４６】
Ｉ／Ｏインターフェース（２）は、高周波スイッチモジュール（１）の外部に配置された制御回路からの制御データ信号ＳＤＡＴＡ、システムクロックＳＣＬＫ、インターフェース電源電圧ＶＩＯを受けて、スイッチ（７）を制御する制御信号ＣＮＴを生成する。
【００４７】
デコーダ（３）は、Ｉ／Ｏインターフェース（２）から生成される制御信号ＣＮＴを受けて、スイッチ（７）のスイッチポートを切替えるためのスイッチ制御信号ＳＷＣＮＴを生成する。
【００４８】
スイッチ切替タイミング検出器（４）は、Ｉ／Ｏインターフェース（２）から生成される制御信号ＣＮＴから、スイッチ（７）のスイッチポートが切替るタイミングを検出して、スイッチ切替タイミング検出信号ｔ＿ｓｗを生成する。
【００４９】
周波数制御信号生成器（５）は、スイッチ切替タイミング検出器（４）からのスイッチ切替タイミング検出信号ｔ＿ｓｗを受け、負電圧発生回路（６）内のクロック信号を２つ以上のクロック周波数に切替える周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴを生成する。周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴは１ビット以上のデジタル値であり、スイッチ切替タイミング検出器（４）からのスイッチ切替タイミング検出信号ｔ＿ｓｗに呼応してある一定時間内だけ負電圧発生回路（６）内のクロック生成器（６１）が生成するクロック周波数が増加するようなデジタル値をとる。スイッチ切替タイミング検出信号ｔ＿ｓｗに呼応した後、ある一定時間を過ぎた後については、周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴは、スイッチ切替タイミング検出信号ｔ＿ｓｗを検出する以前のデジタル値に戻る。すなわち、負電圧発生回路（６）内のクロック生成器（６１）のクロック周波数はスイッチ切替タイミング検出信号ｔ＿ｓｗを検出する以前の低い周波数に戻る。
【００５０】
負電圧発生回路（６）は、周波数制御信号生成器（５）からの周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴを受けて、負電圧発生回路（６）内のクロック生成器（６１）のクロック周波数を制御し、負電圧出力信号ＮＶＧ＿ＯＵＴを生成する。
【００５１】
スイッチ（７）は、デコーダからのスイッチ制御信号ＳＷＣＮＴと、負電圧発生回路（６）からの負電圧出力信号ＮＶＧ＿ＯＵＴを受け、スイッチ（７）のトランジスタのオンおよびオフの制御を行い、ＲＦポートとアンテナＡＮＴのスイッチポート間の通信経路の切替えを行う。すなわち、スイッチ（７）は、外部の装置と接続するＲＦ信号の少なくとも１つのＴＸポート（ＴＸ１〜ＴＸＮ）、少なくとも１つのＲＸポート（ＲＸ１〜ＲＸＮ）、及びアンテナＡＮＴ間の、入出力信号の通信経路を切り替える。
【００５２】
次に、高周波スイッチモジュール（１）の詳細な動作原理を、各部ブロックの詳細説明とともにタイムチャートを用いて説明する。
《スイッチ切替タイミング検出器》
図２は、図１に示した本発明の実施の形態１による高周波スイッチモジュール（１）で、Ｉ／Ｏインターフェース回路（２）からの制御信号ＣＮＴ＜３：０＞からスイッチ切替りタイミングを検出するためのスイッチ切替タイミング検出回路（４）の構成を示す図である。なお、制御信号ＣＮＴ＜３：０＞とは、制御信号＜０＞〜制御信号＜３＞の４ビットのデジタル信号を表す。たとえば、”０１１０”と表記される場合は、ＣＮＴ＜０＞＝０，ＣＮＴ＜１＞＝１，ＣＮＴ＜２＞＝１，ＣＮＴ＜３＞＝０の状態を示す。
【００５３】
図２の実施の形態１における制御信号ＣＮＴ＜３：０＞は４ビットのデジタル信号となっているが、このビット数はスイッチのポート数や制御論理により変化し、特に４ビットに限定するものではない。
【００５４】
図２に示すスイッチ切替タイミング検出器（４）は、制御信号ＣＮＴのビット数と同一の数である４つのフォールエッジＤＦＦ（ＤＦＦ：Ｄｅｌａｙ  Ｆｌｉｐ  Ｆｌｏｐ）（４１）〜（４３）と、同じく同一の数である４つの２入力排他的論理和回路ＥＸＯＲ（４４）〜（４６）と、１つの４入力論理和回路ＯＲ（４７）から構成されている。なお図中、省略された制御信号に応じたフォールエッジＤＦＦ、２入力排他的論理和回路ＥＸＯＲは省略されている。４つのフォールエッジＤＦＦ（４１）〜（４３）の入力端子には、それぞれＤＦＦ（４１）には制御信号ＣＮＴ＜０＞、ＤＦＦ（４２）には制御信号ＣＮＴ＜１＞、ＤＦＦ（４３）には制御信号ＣＮＴ＜３＞が入力され、またＤＦＦ（４１）〜（４３）のクロック入力端子には、高周波スイッチモジュール（１）の外部に配置された制御回路からのシステムクロックＳＣＬＫが入力される。４つの２入力排他的論理和回路ＥＸＯＲ（４４）〜（４６）には、それぞれＥＸＯＲ（４４）にはＣＮＴ＜０＞とＤＦＦ（４１）の出力信号、ＥＸＯＲ（４５）にはＣＮＴ＜１＞とＤＦＦ（４２）の出力信号、ＥＸＯＲ（４６）にはＣＮＴ＜３＞とＤＦＦ（４３）の出力信号が入力される。１つの４入力論理和回路ＯＲ（４７）には、ＥＸＯＲ（４４）〜（４６）の出力信号が入力される。
【００５５】
図３は、図２に示すスイッチ切替タイミング検出器（４）内部のタイミングチャートを示している。まず高周波スイッチモジュール（１）の制御信号ＣＮＴ＜３：０＞の値がｔ＝ｔ１＿１のタイミングでシステムクロックＳＣＬＫの立上りエッジに同期して、”０１１０”から”００１０”に切替った場合、スイッチ切替タイミング検出器（４）内のＥＸＯＲ（４５）にはＣＮＴ＜１＞のＨｉｇｈ信号と、ＤＦＦ（４２）に格納されていたＳＣＬＫの１クロック前の値であるＬｏｗ信号が入力されるため、ＥＸＯＲ（４５）の出力値はＬｏｗから次のＳＣＬＫの立下りまでの間だけＨｉｇｈになる。それに伴い４入力論理和ＯＲ（４７）の出力値もＬｏｗから次のＳＣＬＫの立下りまでの間だけＨｉｇｈになる。つまり、上記からスイッチ切替タイミング検出器（４）は、制御信号ＣＮＴのデジタル値が切替ってからＳＣＬＫの半周期の間だけＬｏｗからＨｉｇｈになるスイッチ切替タイミング検出信号ｔ＿ｓｗを出力することが可能となることが分かる。
【００５６】
なおＤＦＦ（４１）〜（４３）をフォール（立ち下り）エッジトリガ型にしているのは、Ｉ／Ｏインターフェース（２）はスイッチの制御信号ＣＮＴを切替えた後に、消費電力を抑えるためにＳＣＬＫおよびＳＤＡＴＡを遮断する（Ｌｏｗのままになる）ことがあるためである。上記の場合にライズ（立ち上がり）エッジトリガ型のＤＦＦを用いた場合、ＳＣＬＫが到来しないため更新後のＣＮＴ＜１＞の値をＤＦＦ（４２）に格納できず、スイッチ切替タイミング検出信号ｔ＿ｓｗがＨｉｇｈのままとなる可能性があるためである。
《周波数制御信号生成器》
図４は、図１に示した本発明の実施の形態１による高周波スイッチモジュール（１）で、スイッチ切替タイミング検出信号ｔ＿ｓｗを受け、負電圧発生回路（６）内のクロック信号を２つ以上のクロック周波数に切替える周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴを生成するための周波数制御信号生成回路（５）の構成を示す図である。
【００５７】
図４に示す周波数制御信号生成器（５）は、ＤＦＦ（５１）と２つの２入力セレクタ（５３）、（５４）とＮカウンタ（５２）から構成される。ＤＦＦ（５１）の入力端子Ｄには電源電圧ＶＤＤ、ＣＬＫ入力端子にはスイッチ切替タイミング検出信号ｔ＿ｓｗ、リセット端子ＲにはＮカウンタの出力信号ｒｓｔがそれぞれ入力され、２入力セレクタ（５３）の入力端子には、それぞれ任意のビット数のデジタル値となるバイアス電流調整値ＩＣＯＮＴ０、ＩＣＯＮＴ１が入力され、もうひとつの２入力セレクタ（５４）の入力端子には、それぞれ任意のビット数のデジタル値となる負荷容量調整値ＣＣＯＮＴ０、ＣＣＯＮＴ１が入力され、また前記２つの２入力セレクタには、前記２つの入力端子に接続されたデジタル値のどちらかを出力するかを選択するためのセレクタ端子があり、ＤＦＦ（５１）の出力端子Ｑからの出力であるｓｅｌ＿ｃｎｔが入力される。Ｎカウンタ（５２）の入力端子には負電圧発生回路（６）内の（図６に示した）クロック生成器（６１）から生成されたクロック信号ＣＬＫ＿ＯＵＴ、とリセット端子ＲにはＤＦＦ（５１）の反転出力端子Ｑから出力されたｓｅｌ＿ｃｎｔの反転信号が入力されている。
【００５８】
図５は、図４に示す周波数制御信号生成器（５）内部のタイミングチャートを示している。ｔ＝ｔ1＿1において前述のスイッチ切替タイミング検出器（４）からのスイッチ切替タイミング検出信号ｔ＿ｓｗをトリガとして、ＤＦＦ（５１）の出力ｓｅｌ＿ｃｎｔは、ＬｏｗからＨｉｇｈとなる。ｓｅｌ＿ｃｎｔがＬｏｗからＨｉｇｈへの切替りを受けて２入力セレクタ（５３）、（５４）の出力であるＩＣＯＮＴ、ＣＣＯＮＴはそれぞれ、ＩＣＯＮＴ０からＩＣＯＮＴ１、ＣＣＯＮＴ０からＣＣＯＮＴ１へと切替る。一方ｓｅｌ＿ｃｎｔのＬｏｗからＨｉｇｈに伴い、Ｎカウンタ（５２）のリセットが解除され（図６に示した）クロック生成器（６１）からのクロック信号ＣＬＫ＿ＯＵＴの立ち上がりエッジのカウントを開始する。ここでＮカウンタのカウント値Ｎを例えば６４とすると、前記Ｎカウンタが６４個の信号がほぼ垂直に立ち上がるクロックエッジをカウントしたところ、つまりｔ＝ｔ１＿２のタイミングでＮカウンタの出力信号ｒｓｔがＬｏｗからＨｉｇｈとなる。この出力信号ｒｓｔのＬｏｗからＨｉｇｈに伴いＤＦＦ（５１）の出力信号であるｓｅｌ＿ｃｎｔは再びＨｉｇｈからＬｏｗになり、セレクタ（５３）、（５４）の出力ＩＣＯＮＴ、ＣＣＯＮＴもそれぞれＩＣＯＮＴ０、ＣＣＯＮＴ０となり、またＮカウンタのリセット端子Ｒにはｓｅｌ＿ｃｎｔの反転信号つまりＨｉｇｈが入力されるためＮカウンタの内部カウント値は初期化されスタンバイ状態となる。ここでＩＣＯＮＴ１とＣＣＯＮＴ１がクロック生成器（６１）に入力された場合のクロック周波数を５MHzとしたときはＮカウンタが６４個のクロックエッジを数えるまでの時間は１２usとなる。つまり周波数制御信号生成器（５）は１２ｕｓの間だけ、クロック生成器（６１）の周波数を高める制御信号ＩＣＯＮＴ、ＣＣＯＮＴを出力することが可能であることが分かる。カウント値Ｎは６４に限定される訳では無く、本発明の技術思想に基づいて適宜設定され得る。
《負電圧発生回路》
図６は、図１に示した本発明の実施の形態１による高周波スイッチモジュール１で、負電圧出力信号ＮＶＧ＿ＯＵＴを生成する負電圧発生回路（６）の構成を示す図である。
【００５９】
図６に示す負電圧発生回路（６）は、クロック生成器（６１）とチャージポンプ回路（６２）から構成される。クロック生成器（６１）の入力には、周波数制御信号生成回路（５）からの周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴが入力し、前記ＩＣＯＮＴ、ＣＣＯＮＴのデジタル値に基づいた周波数のクロック信号ＣＬＫ＿ＯＵＴを生成し、チャージポンプ回路（６２）の入力には、クロック生成器（６１）のクロック信号ＣＬＫ＿ＯＵＴが入力される。また、クロック生成器（６１）のクロック信号ＣＬＫ＿ＯＵＴは周波数制御信号生成回路（５）にも入力される。
【００６０】
図７は、クロック生成器（６１）の出力のクロック信号ＣＬＫ＿ＯＵＴとチャージポンプ（６２）の出力である負電圧出力信号ＮＶＧ＿ＯＵＴの収束過程を模式的に示した図である。ｔ＝ｔ０において、電源投入時など負電圧生成回路（６）が動作を開始した場合など、後述する差動クロック信号ＣＬＫ＿ＯＰ、ＣＬＫ＿ＯＭが入力されてから間も無い場合には、図９に示した充電容量Ｃｃ６２０７に十分な電荷が充電されていないため、すぐにＮＶＧ＿ＯＵＴは−ＶＤＤの負電圧値は発生しないが、ＣＬＫ＿ＯＰとＣＬＫ＿ＯＭのＨｉｇｈとＬｏｗのサイクルを繰り返す度に充電容量Ｃｃには負電荷がチャージされ、最終的には充電容量Ｃｃに十分は負電荷が蓄えられ−ＶＤＤの値、例えば−２．５Ｖ、に落ち着く。
【００６１】
負電圧出力信号ＮＶＧ＿ＯＵＴの収束時間を短縮するために、本発明では、高周波スイッチモジュールのスイッチポートを切替るタイミングで周波数を高める。すなわち、図７のｔ＝ｔ１＿１のタイミングでスイッチポートを切替える制御信号ＣＮＴに基づくスイッチ切替タイミング検出信号ｔ＿ｓｗが検出されたタイミングからある一定時間（＝ｔ１＿Ｂ）のみ、クロック信号ＣＬＫ＿ＯＵＴのクロック周波数を高めて、ｔ１＿１からｔ１＿Ｂ経過後のｔ＝ｔ１＿２のタイミングで、ＣＬＫ＿ＯＵＴを再び元のクロック周波数に戻す。当然に、一定時間ｔ１＿Ｂは負電圧出力信号ＮＶＧ＿ＯＵＴの収束時間ｔ１＿Ａよりも長く設定される。
【００６２】
図８は、負電圧発生回路（６）内のクロック生成器（６１）の構成を示した図である。クロック生成器（６１）は、それぞれ３つのインバータ６１２１〜６１２３、３つの可変バイアス電流源６１１１〜６１１３、可変容量６１３１〜６１３３で構成される。３つの可変バイアス電流源６１１１〜６１１３の制御端子は、周波数制御信号ＩＣＯＮＴ＜３：０＞が接続され、３つの可変容量６１３１〜６１３３は周波数制御信号ＣＣＯＮＴ＜３：０＞が接続され、インバータ６１２１の入力端子にはインバータ６１２３の出力端子、電源端子には可変バイアス電流源６１１１、出力端子には可変容量６１３１が接続され、インバータ６１２２の入力端子にはインバータ６１２１の出力端子、電源端子には可変バイアス電流源６１１２、出力端子には可変容量６１３２が接続され、インバータ６１２３の入力端子にはインバータ６１２２の出力端子、電源端子には可変バイアス電流源６１１３、出力端子には可変容量６１３３が接続されることで、クロック周波数を可変電流源６１１１〜６１１３、可変容量６１３１から６１３３で制御可能な発振器を実現することができる。ここで実施の形態１でのクロック生成器（６１）は、ＩＣＯＮＴがＩＣＯＮＴ１＞ＩＣＯＮＴ０、またＣＣＯＮＴがＣＣＯＮＴ１＞ＣＣＯＮＴ０の時にクロック周波数が増加する構成となっていることとする。
【００６３】
図９は、負電圧発生回路（６）内のチャージポンプ回路（６２）の構成を示した図である。チャージポンプ回路（６２）は、クロックバッファ６２１とチャージポンプコア６２０から構成される。クロックバッファ（６２１）は、クロック生成器（６１）からのクロック信号ＣＬＫ＿ＯＵＴを受け、チャージポンプコア（６２０）を駆動するための差動クロック信号ＣＬＫ＿ＯＰとＣＬＫ＿ＯＭを生成する。チャージポンプコア（６２０）は、２つの伝達容量Ｃｔ６２０１、Ｃｔ６２０２、それぞれ２つのＮＭＯＳ（N型金属酸化膜半導体電界効果トランジスタnegative channel Metal Oxide Semiconductor）であるＭＮ６２０５、ＭＮ６２０６と、２つのＰＭＯＳ（P型金属酸化膜半導体電界効果トランジスタ、positive channel Metal Oxide Semiconductor）であるＭＰ６２０３とＭＰ６２０４からなるクロスカップル回路と充電容量Ｃｃ６２０７から構成される。チャージポンプコア（６２０）内の２つの伝達容量Ｃｔ６２０１、Ｃｔ６２０２の入力端子は、クロックバッファ（６２１）と接続し、それぞれ差動クロック信号ＣＬＫ＿ＯＰ、ＣＬＫ＿ＯＭが入力される。クロスカップル回路の入力端子には伝達容量Ct６２０１，Ct６２０２が接続される。充電容量Ｃｃ６２０７にはクロスカップル回路のＭＮ６２０６およびＭＮ６２０５が接続される。チャージポンプコア（６２０）は、差動クロック信号ＣＬＫ＿ＯＰがＨｉｇｈ、ＣＬＫ＿ＯＭがＬｏｗの時、クロスカップル回路のＭＰ６２０３とＭＮ６２０５がオフ、ＭＰ６２０４とＭＮ６２０６がオンとなる。このとき伝達容量Ｃｔ６２０１の出力端子はグランドＧＮＤ側に接続されることで伝達容量Ｃｔ６２０１の容量にはＣＬＫ＿ＯＰのＨｉｇｈレベルであるＶＤＤが印加され、伝達容量Ｃｔ６２０１にはその容量値Ｃｔｎと電圧値ＶＤＤとの積で表されるＣｔｎ・ＶＤＤの電荷が充電される。次に差動クロック信号ＣＬＫ＿ＯＰがＬｏｗ、ＣＬＫ＿ＯＭがＨｉｇｈの時、クロスカップル回路のＭＰ６２０４とＭＮ６２０６がオフ、ＭＰ６２０３とＭＮ６２０５がオンとなる。このとき伝達容量Ｃｔ６２０１の出力端子は充電容量Ｃｃ側に接続されることで伝達容量Ｃｔ６２０１の容量の入力端子の電圧はＣＬＫ＿ＯＰの電位であるＧＮＤとなるが、先程のＣＬＫ＿ＯＰがＨｉｇｈのときにＣｔｎ・ＶＤＤの電荷が充電されているため、充電容量Ｃｃ６２０７の入力端子の電圧には−ＶＤＤという負電圧が発生する。
【００６４】
図７に示したように、ｔ＝ｔ０において、負電圧生成回路（６）が動作を開始したとき、差動クロックＣＬＫ＿ＯＰ、ＣＬＫ＿ＯＭが入力されてから間も無い場合には、充電容量Ｃｃ６２０７に十分な電荷が充電されていないため、すぐにＮＶＧ＿ＯＵＴは−ＶＤＤの負電圧値は発生しない。しかしながら、上記のようにＣＬＫ＿ＯＰとＣＬＫ＿ＯＭのＨｉｇｈとＬｏｗのサイクルを繰り返す度に充電容量Ｃｃ６２０７には負電荷がチャージされ、最終的には充電容量Ｃｃ６２０７に十分は負電荷が蓄えられ−ＶＤＤの値に落ち着く。負電圧出力信号ＮＶＧ＿ＯＵＴの収束時間を短縮するには伝達容量Ｃｔの値を大きくするか、もしくはクロック周波数の増加が必要である。しかし伝達容量Ｃｔの値を大きくすることは面積の増大につながり好ましくない。一方、クロック周波数の増大は、クロック生成器の消費電力を増大させる。本実施の形態では、高周波スイッチモジュールのスイッチポートを切替るタイミングから一定時間周波数を高めることで、消費電力の増大を最小限に抑えて負電圧値の収束時間を短縮することが可能となる。
【００６５】
本実施の高周波スイッチモジュールの形態１では、図１０のタイミングチャートに示すように動作する。ｔ＝ｔ１＿１、ｔ２＿１・・・のタイミングでスイッチポートを切替える制御信号ＣＮＴ＜３：０＞  をスイッチ切替タイミング検出器（４）によって検出し、そのスイッチ切替タイミング検出信号ｔ＿ｓｗが検出されたタイミングからある一定時間（＝ｔ１＿Ｂ，ｔ２＿Ｂ，・・・）のみクロック生成器（６１）のクロック信号ＣＬＫ＿ＯＵＴのクロック周波数を増大させる。この一定時間（ｔ１＿Ｂ，ｔ２＿Ｂ，・・・）は、負電圧生成回路（６）に負電荷が蓄えられ−ＶＤＤの値に落ち着くまでの所要時間（＝ｔ１＿Ａ，ｔ２＿Ａ，・・・）よりも長い時間に設定される。例えば、ｔ＝ｔ１＿１，ｔ＝ｔ２＿１から各々１０μｓ程度だけ、クロック周波数を、例えば２倍の値に、増大させる。これにより、半導体回路面積を増大させずに、消費電力の増大を抑えて負電圧値の収束時間を短縮することが可能となる。高周波スイッチモジュール（１）の動作については、あらためて詳しく後述する。
《スイッチ》
図１１は、図１に示した本発明の実施の形態１による高周波スイッチモジュール（１）で、スイッチポートの切替を行うスイッチ（７）の構成を示す図である。
【００６６】
図１１のスイッチ（７）は、レベルシフタ（７１）とスイッチコア（７０）から構成されている。レベルシフタ（７１）は、前記デコーダ（３）のＳＷ制御信号の本数Ｎと同一数のレベルシフタユニット７１０から７１Ｎから構成されている。レベルシフタ（７１）内のレベルシフタユニット７１０から７１Ｎの入力は、それぞれデコーダ（３）のスイッチ制御信号ＳＷＣＮＴ＜０＞〜ＳＷＣＮＴ＜Ｎ＞が接続され、電源系端子には電源電圧ＶＤＤとＧＮＤそして負電圧出力信号ＮＶＧ＿ＯＵＴが入力される。このレベルシフタ（７１）は、スイッチ制御信号ＳＷＣＮＴ＜Ｎ：０＞をスイッチコア（７０）を制御するのに適した電圧レベル、つまり電源電圧ＶＤＤと負電圧出力信号ＮＶＧ＿ＯＵＴに変換するための回路である。スイッチコア（７０）の入力は、レベルシフタ（７１）からのゲート制御信号ＧＣＮＴ＜０＞〜ＧＣＮＴ＜Ｎ＞、ＮＧＣＮＴ＜０＞〜ＮＧＣＮＴ＜Ｎ＞と、高周波スイッチモジュール（１）外部と接続するＲＦ信号用のＲＦポート（ＴＸ１〜ＲＸＮ）と、アンテナＡＮＴ１〜ＡＮＴＮが接続される。スイッチ（７）は、前記レベルシフタ（７１）からゲート制御信号ＧＣＮＴ＜０＞〜ＧＣＮＴ＜Ｎ＞、ＮＧＣＮＴ＜０＞〜ＮＧＣＮＴ＜Ｎ＞によって、スイッチモジュール外部のＮ個のＲＦポートからの入出力信号ＲＸ１〜ＴＸＮとアンテナＡＮＴ１〜ＡＮＴＮからの入出力信号を受けスイッチコア（７）内のトランジスタのオンおよびオフの制御を行い、前記ＲＦポートとアンテナＡＮＴのスイッチポートの切替えを行う役割を持つ。
【００６７】
なお、スイッチ（７）としては、図３２に従来例として示したスイッチを採用することができる。図３２の回路構成では、簡単化のためにＳＷ制御信号の本数ＮはＮ＝１としている。そのためスイッチコア（７０）もＳＰＳＴスイッチとなっているが、本発明はＮ＝１の場合に限定されるものではない。なお、図３２のスイッチ（７）の詳細動作に関しては、従来例として説明したのと同じものになるので、本実施の形態１での再度の説明は割愛する。
【００６８】
《高周波スイッチモジュール１の内部動作》
図１０は、上述した本発明の実施の形態１による高周波スイッチモジュール１の内部動作を説明するため、内部各部の波形を示す図である。
【００６９】
図１０の一番上の波形は、Ｉ／Ｏインターフェース（２）の出力制御信号ＣＮＴ＜３：０＞である。制御信号ＣＮＴ＜３：０＞  がｔ＝ｔ１＿１で”０１１０”から”００１０”に切替ったタイミングで、２番目のスイッチ切替タイミング検出器のスイッチ切替タイミング検出信号ｔ＿ｓｗがＨｉｇｈとなる。一方、制御信号ＣＮＴが”０１１０”から”００１０”に切替ったことでスイッチコア（７０）内のトランジスタのゲート−ソース間容量Ｃｇｓに充電されていたＣｇｓ・ＶＤＤの正電荷が負電圧発生回路（６）内の充電容量Ｃｃに流れ込み、Ｃｃ内の負電荷をキャンセルするため負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧値は上昇する（０Ｖに近づく）。しかしながら前記のＮＶＧ＿ＯＵＴの負電圧値が上昇するのとほぼ同時タイミングで周波数制御信号ＩＣＯＮＴ＜３：０＞、ＣＣＯＮＴ＜３：０＞がＩＣＯＮＴ１＜３：０＞、ＣＣＯＮＴ１＜３：０＞を出力し、負電圧発生回路（６）内のクロック生成器（６１）のクロック周波数が増大する。上記動作により、負電圧出力信号ＮＶＧ＿ＯＵＴの上昇を速やかに（ｔ１＿Ａ）、元の負電圧値まで復帰させることができる。一方、ｔ＿ｓｗがＨｉｇｈとなるタイミングで周波数制御信号生成器（５）内の６４カウンタがクロック生成器（６１）の出力クロックＣＬＫ＿ＯＵＴのクロック数のカウントを開始し、６４カウントを数えたタイミング、すなわち図１０のｔ＝ｔ１＿２のタイミングで再び周波数制御信号ＩＣＯＮＴ＜３：０＞、ＣＣＯＮＴ＜３：０＞を、ｔ＝ｔ＿ｔ１以前の値であるＩＣＯＮＴ０＜３：０＞、ＣＣＯＮＴ０＜３：０＞に戻す。これ以降もｔ＝ｔ２＿１で再び制御信号ＣＮＴが切替ったときも同様の動作を繰り返す。
【００７０】
以上の説明した本発明の実施の形態１による高周波スイッチモジュールによれば、スイッチの切替タイミングを、実際に切替えるタイミングに同期して、瞬時に検出できるため、スイッチのスイッチポートが実際に切替るのとほぼ同時タイミングでクロック生成器のクロック周波数を増大させることが可能となる。また、クロック周波数の増大する期間をある一定の時間に制限させることが可能となる。これにより、スイッチのスイッチポート切替に伴う負電圧出力信号ＮＶＧ＿ＯＵＴの電圧上昇を、充電容量Ｃｃおよび伝達容量Ｃｔの容量値を増大させることなく速やかに元の負電圧値まで復帰させることができる。その結果、スイッチポートの切替時間の短縮化と、消費電力の低減、半導体チップ面積の低減効果とを同時に満足する、高周波スイッチモジュールを実現することができる。
【実施例２】
【００７１】
次に、本発明の実施の形態２による高周波スイッチモジュールについて、図１２〜図１６を参照しながら説明する。
【００７２】
図１２は、本発明の実施の形態２による高周波スイッチモジュール（１）の構成を示す図である。  
図１２に示す高周波スイッチモジュール（１）は、図１の本発明の実施の形態１と同様にＩ／Ｏインターフェース（２）、デコーダ（３）、スイッチ切替タイミング検出器（４）、周波数制御信号生成器（５Ａ）、負電圧発生回路（６）、スイッチ（７）から構成される。
【００７３】
しかし、周波数制御信号生成器（５Ａ）は、周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴの制御を開始するタイミングを実施の形態１のようにスイッチ切替タイミング検出器（４）が制御信号ＣＮＴの切替を検出したタイミングではなく、Ｉ／Ｏインターフェース（２）がアクティブとなったタイミングとすることを特徴としている。Ｉ／Ｏインターフェース（２）がアクティブになるタイミングは、必然的に制御信号ＣＮＴが切替るタイミングより早くなる。それはＩ／Ｏインターフェース（２）がアクティブになり様々なコマンドのやり取りの後に、制御信号ＣＮＴが更新されるためである。そのため、Ｉ／Ｏインターフェースがアクティブになるタイミング信号ＩＯ＿ＥＮを周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴの制御を開始するタイミングとすることができ、制御信号ＣＮＴが切替るよりもはるかに早いタイミングつまりスイッチポートが切替るより早いタイミングで、クロック生成器（６１）の周波数をあらかじめ増大させておくことができる。
【００７４】
図１３は、実施の形態２におけるスイッチモジュール（１）の周波数制御信号生成回路（５Ａ）の回路構成を示している。図１３に示す周波数制御信号生成器は、２つのＤＦＦ５１、５０と２つの２入力セレクタ５３、５４とＮカウンタ５２と２つの２入力論理和５９、５１１と２入力否定論理和５１２から構成される。ＤＦＦ５１の入力端子Ｄには電源電圧ＶＤＤ、ＣＬＫ入力端子にはＩ／Ｏインターフェース（２）から生成されたＩ／Ｏアクティブ信号ＩＯ＿ＥＮ、リセット端子Ｒには２入力論理和５１１の出力、それぞれ接続され、２入力セレクタ５３の入力端子には、それぞれ任意のビット数のデジタル値となるバイアス電流調整値ＩＣＯＮＴ０、ＩＣＯＮＴ１が接続され、もうひとつの２入力セレクタ５４の入力端子には、それぞれ任意のビット数のデジタル値とのある負荷容量調整値ＣＣＯＮＴ０、ＣＣＯＮＴ１が接続され、また前記２つの２入力セレクタには、前記２つの入力端子に接続されたデジタル値のどちらかを出力するかを選択するためのセレクタ端子がありＤＦＦ５１の出力であるｓｅｌ＿ｃｎｔが接続され、Ｎカウンタ５２の入力端子には負電圧発生回路（６）内のクロック生成器（６１）から生成されたクロック信号ＣＬＫ＿ＯＵＴとリセット端子には２入力論和回路５９の出力が接続されている。ＤＦＦ５０のＤ入力端子には電源電圧ＶＤＤ、クロック端子にはスイッチ切替タイミング検出信号ｔ＿ｓｗ、リセット端子にはＤＦＦ５１から出力されるｓｅｌ＿ｃｎｔの反転信号が入力されている。否定論理和５１２の入力端子にはＩ／Ｏアクティブ信号であるタイミング信号ＩＯ＿ＥＮとＤＦＦ５０の出力が接続されている。論理和５１１の入力端子には否定論理和５１２の出力とＮカウンタの出力が接続されている。論理和５９の入力端子にはＤＦＦ５１の出力信号ｓｅｌ＿ｃｎｔの反転信号とＤＦＦ５０の出力の反転信号が入力されている。
【００７５】
図１４は、図１３に示す周波数制御信号生成器（５Ａ）内部のタイミングチャートを示している。ｔ＝ｔ１＿０においてＩ／Ｏインターフェース（２）がアクティブとなりＩＯ＿ＥＮがＨｉｇｈとなるのをトリガとして、ＤＦＦ５１の出力ｓｅｌ＿ｃｎｔは、ＬｏｗからＨｉｇｈとなる。ｓｅｌ＿ｃｎｔがＬｏｗからＨｉｇｈへの切替りを受けてセレクタ５３、５４の出力であるＩＣＯＮＴ、ＣＣＯＮＴはそれぞれ、ＩＣＯＮＴ０からＩＣＯＮＴ１、ＣＣＯＮＴ０からＣＣＯＮＴ１へと切替る。その後、ｔ＝ｔ１＿１のタイミングで制御信号ＣＮＴが切替り、スイッチ切替タイミング検出信号ｔ＿ｓｗがＨｉｇｈとなるのに伴い、Ｎカウンタ５２のリセットが解除されクロック生成器（６１）からのクロック信号の立ち上がりエッジのカウントを開始する。ここでＮカウンタのカウント値Ｎを６４とすると、前記Ｎカウンタが６４個のクロックエッジをカウントしたところ、つまりｔ＝ｔ１＿２のタイミングでＮカウンタの出力信号ｒｓｔがＬｏｗからＨｉｇｈとなる。この出力信号ｒｓｔのＬｏｗからＨｉｇｈに伴いＤＦＦ５１の出力信号であるｓｅｌ＿ｃｎｔは再びＨｉｇｈからＬｏｗになり、セレクタ５３、５４の出力ＩＣＯＮＴ、ＣＣＯＮＴもそれぞれＩＣＯＮＴ０、ＣＣＯＮＴ０となり、またＮカウンタおよびＤＦＦ５０のリセット端子にはｓｅｌ＿ｃｎｔの反転信号つまりＨｉｇｈが入力されるためＮカウンタの内部カウント値は初期化されスタンバイ状態となる。ここで、もしＩ／Ｏインターフェース（１）がアクティブになったあと、制御信号ＣＮＴが切替らなかった場合すなわちスイッチのポートが切替らなかった場合は、Ｉ／Ｏアクティブ信号であるタイミング信号ＩＯ＿ＥＮがＨｉｇｈからＬｏｗになるタイミングでＤＦＦ５１のリセットがかかる仕組みとなっている。より詳細に説明すると、制御信号ＣＮＴが切替らなかった場合は、ｔ＿ｓｗがＬｏｗでＩＯ＿ＥＮがＨｉｇｈからＬｏｗになったタイミングで否定論理和５１２の出力はＨｉｇｈとなり、そのため論理和５１１もＨｉｇｈとなるためＤＦＦ５１はリセットがかかり、ｓｅｌ＿ｃｎｔもＬｏｗとなり、セレクタ５３、５４の出力ＩＣＯＮＴ、ＣＣＯＮＴもそれぞれＩＣＯＮＴ０、ＣＣＯＮＴ０となりクロック生成器（６１）の周波数もｔ＝ｔ１＿０以前の周波数に戻る。なお、ｔ＝ｔ１＿０以前、及びｔ＝ｔ１＿２以降のクロック信号ＣＬＫ＿ＯＵＴには周波数の低い波が有るが、図示を省略する。（図２１、図２５等も同様）。
【００７６】
本実施の形態２の高周波スイッチモジュール（１）を構成する周波数制御信号生成器（５Ａ）以外の構成要素は、実施の形態１と同様の構成および動作原理であるため本実施の形態２での繰り返しの説明は割愛する。
【００７７】
《高周波スイッチモジュール１の内部動作》  
図１５は、上述した本発明の実施の形態２による高周波スイッチモジュール（１）の内部動作を説明するための内部各部の波形を示す図である。  
図１５の一番上と２番目の波形は、高周波スイッチモジュール（１）の外部からの制御用信号ＳＤＡＴＡおよびシステムクロックＳＣＬＫである。上記ＳＤＡＴＡとＳＣＬＫから制御コマンドを検出し、ｔ＝ｔ１＿０のタイミングでＩ／Ｏアクティブ信号であるタイミング信号ＩＯ＿ＥＮがＨｉｇｈとなる。ｔ＝ｔ１＿０のタイミングで周波数制御信号ＩＣＯＮＴ＜３：０＞、ＣＣＯＮＴ＜３：０＞がＩＣＯＮＴ１＜３：０＞、ＣＣＯＮＴ１＜３：０＞を出力し、負電圧生成回路（６）内のクロック生成器（６１）のクロック周波数が増大する。その後、Ｉ／Ｏインターフェース（２）の出力制御信号ＣＮＴである制御信号ＣＮＴがｔ＝ｔ１＿１で”０１１０”から”００１０”に切替ったタイミングで、スイッチ切替タイミング検出器のスイッチ切替タイミング検出信号ｔ＿ｓｗがＨｉｇｈとなる。一方、制御信号ＣＮＴが”０１１０”から”００１０”に切替ったことでスイッチコア（７０）内のスイッチポートの切替りのためトランジスタのゲート−ソース間容量Ｃｇｓに充電されていたＣｇｓ・ＶＤＤの正電荷が負電圧発生回路（６）内の充電容量Ｃｃに流れ込み、Ｃｃ内の負電荷をキャンセルするため負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧値は上昇する（０Ｖに近づく）。しかしながら前記のようにＮＶＧ＿ＯＵＴの負電圧値が上昇する以前に、クロック生成器（６１）のクロック周波数が増大しているため、負電圧出力信号ＮＶＧ＿ＯＵＴの上昇を実施の形態１よりもさらに速やかに（ｔ１＿Ａ，ｔ２＿Ａ，−）元の負電圧値まで復帰させることができる。一方、ｔ＿ｓｗがＨｉｇｈとなるタイミングで周波数制御信号生成器（５Ａ）内の６４カウンタがクロック生成器（６１）のクロック信号ＣＬＫ＿ＯＵＴのクロック数のカウントを開始し、６４カウントを数えたタイミングすなわち図１５のｔ＝ｔ１＿２のタイミングで再び周波数制御信号ＩＣＯＮＴ＜３：０＞、ＣＣＯＮＴ＜３：０＞をｔ＝ｔ１＿０以前の値であるＩＣＯＮＴ０＜３：０＞、ＣＣＯＮＴ０＜３：０＞に戻す。これ以降もｔ＝ｔ２＿１で再び制御信号ＣＮＴが切替ったときも同様の動作を繰り返す。
【００７８】
以上の説明した本発明の実施の形態２による高周波スイッチモジュール（１）によれば、スイッチの切替タイミングよりもはるかに早くクロック生成器（６１）のクロック周波数を増大させることが可能で、かつクロック周波数の増大する期間をある一定の時間に制限させることが可能となる。これにより、スイッチ（７）のスイッチポート切替に伴う負電圧出力信号ＮＶＧ＿ＯＵＴの電圧上昇を、充電容量Ｃｃおよび伝達容量Ｃｔの容量値を増大させることなく速やかに元の負電圧値まで復帰させることができる。その結果、実施の形態１を上回るスイッチポートの切替時間の短縮化と、消費電力の低減、半導体チップ面積の低減効果を同時に満足する高周波スイッチモジュールを実現することができる。
【実施例３】
【００７９】
次に、本発明の実施の形態３による高周波スイッチモジュールについて、図１６〜図２２を参照しながら、説明する。
【００８０】
図１６は、本発明の実施の形態３による高周波スイッチモジュール（１）の構成を示す図である。  
図１６に示す高周波スイッチモジュール（１）は、Ｉ／Ｏインターフェース（２）、デコーダ（３）、スイッチ切替タイミング検出器（４）、周波数制御信号生成器（５Ｂ）、負電圧発生回路（６）、スイッチ（７）、切替パターン検出器（８）から構成される。
【００８１】
切替パターン検出器（８）は、Ｉ／Ｏインターフェース（２）からの切替信号ＣＮＴを受け、後で説明するフローチャートに示すように、切替信号ＣＮＴの切替パターンを検出し、パターン検出信号ＰＴＴを生成する。
【００８２】
本実施の形態３の高周波モジュールは、切替パターン検出器（８）を具備することで、現在選択されているスイッチポートから次のスイッチポートへ切替る際の、切替スイッチポート数に応じて、クロック生成器のクロック周波数の増大分を切替えることを特徴とする。背景の技術で説明したとおり、現在の携帯端末はマルチバンド、マルチモード化が進み高周波スイッチモジュール（１）のポート数も増加の一途を辿っている。そのため、スイッチポートの切替パターンも様々なパターンが存在し、その組み合わせによってスイッチ（７）内のオンおよびオフするトランジスタの数が異なるため、切替パターンによる負電圧出力信号ＮＶＧ＿ＯＵＴの上昇値も変化する。
【００８３】
例えば、図１７のスイッチ（７）は２つのＳＰＳＴスイッチとなっており２つのアンテナを有している。レベルシフタ（７１）は、第１のレベルシフタ（７１１）及び第２のレベルシフタ（７１２）で構成されている。これらのレベルシフタの具体的な構成例は、図３２に示したレベルシフタ（７１）と同じであり、説明を省略する。  
２つのアンテナのうちＡＮＴ１は８００ＭＨｚ帯のアンテナであり、ＡＮＴ２は１９００ＭＨｚ帯のアンテナとする。ここで１９００ＭＨｚ帯のＡＮＴ２側のスイッチＳＷ２を構成するトランジスタＭＮ７０３がオンからオフになりＭＮ７０２がオフからオンになるタイミングのとき、かつ８００ＭＨｚ帯のＡＮＴ1側のスイッチＳＷ１に関してはスイッチポートの切替りがない場合、ＮＶＧ＿ＯＵＴにはＭＮ７０３のゲート−ソース間容量Ｃｇｓに充電されていた正電荷がＭＮ７１２３を通じて負電圧生成回路（６）の充電容量Ｃｃに流れ込むことで負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧値が上昇する。
【００８４】
次に、図１７、図１８に示すように、１９００ＭＨｚ帯のＡＮＴ２側のトランジスタＭＮ７０３がオンからオフになりＭＮ７０２がオフからオンになり、かつ８００ＭＨｚ帯のＡＮＴ１側のトランジスタＭＮ７００もオンからオフになりＭＮ７０１がオフからオンになる場合について述べる。つまり１９００ＭＨｚ帯の通信をオフし８００ＭＨｚ帯の通信をオンしたタイミングでは、ＭＮ７０３のゲート−ソース間容量Ｃｇｓに充電されていた正電荷がＭＮ７１２３を通じて負電圧発生回路（６）の充電容量Ｃｃに流れ込むばかりではなく、ＭＮ７００のゲート−ソース間容量Ｃｇｓに充電されていた正電荷もＭＮ７１１４を通じて同時タイミングで充電容量Ｃｃに流れ込む。この結果、ＮＶＧ＿ＯＵＴの負電圧値の上昇値は１９００ＭＨｚ帯のスイッチポートのみを切替える場合と比較して約２倍となり、そのため負電圧値が元の負電圧値に復帰するまでの時間（切替時間ｔ＿Ａ）も増大する。
【００８５】
上記のような現象に対しても、実施の形態３の高周波スイッチモジュール（１）では、切替パターン検出器（８）を有しているため、あらかじめ上昇する負電圧値を予見し、速やかに負電圧値を復帰させることができる。
【００８６】
図１９は、切替パターン検出器（８）のフローチャートの一例を示したものである。例えば現在、スイッチポートがＡＮＴ１側つまり８００ＭＨｚ帯が選択されている状況において、次の切替りが再び８００ＭＨｚ帯内部での切替りである場合にはパターン検出信号ＰＴＴはＬｏｗとする。また現在、スイッチポートがＡＮＴ２側、つまり１９００ＭＨｚ帯が選択されている状況において、次の切替りが再び１９００ＭＨｚ帯内部での切替りである場合には、パターン検出信号ＰＴＴはＬｏｗとする。最後に、次の切替えが８００ＭＨｚ帯から１９００ＭＨｚ帯、もしくは１９００ＭＨｚ帯から８００ＭＨｚ帯というような帯域（Ｂａｎｄ）間の切替を伴う場合には、パターン検出信号ＰＴＴはＨｉｇｈとなる。上記のように切替パターン検出信号ＰＴＴがＨｉｇｈとなった場合には、クロック生成器（６１）のクロック周波数の増大分を、ＰＴＴがＬｏｗと検出された場合よりもさらに高くすることで、スイッチポート切替に伴う負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧値の復帰を高速化できる。また別の見方をするとＢａｎｄ間のスイッチポートの切替を伴わない場合は、クロック生成器（６１）のクロック周波数増大分を過度に高める必要がないので、周波数増大に伴う消費電力の増加をさらに抑えることが可能となる。
【００８７】
また、本実施の形態３では、Ｂａｎｄ間の切替のみについての説明をしたが、本実施の形態３の基本的なアイデアは上記のみに限定されるものではなく、例えば複数のＲＦ信号を同時に送受信するダイバーシティ方式や、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ  Ｉｎｐｕｔ  Ｍｕｌｔｉｐｌｅ  Ｏｕｔｐｕｔ）等の方式についても、スイッチの切替時間の短縮および消費電力のさらなる低減が可能となる。
【００８８】
図２０は、実施の形態３におけるスイッチモジュール（１）の周波数制御信号生成回路（５Ｂ）の回路構成を示している。図２０に示す周波数制御信号生成器は、ＤＦＦ５１と６つの２入力セレクタ５３〜５８とＮカウンタ５２から構成される。ＤＦＦ５１の入力端子Ｄには電源電圧ＶＤＤ、ＣＬＫ入力端子にはスイッチ切替タイミング検出信号ｔ＿ｓｗ、リセット端子ＲにはＮカウンタの出力がそれぞれ接続され、１つ目の２入力セレクタ５３の入力端子には、それぞれ任意のビット数のデジタル値となるバイアス電流調整値ＩＣＯＮＴ０、ＩＣＯＮＴ１が接続され、２つ目の２入力セレクタ５４の入力端子には、それぞれ任意のビット数のデジタル値とのある負荷容量調整値ＣＣＯＮＴ０、ＣＣＯＮＴ１が接続され、３つ目の２入力セレクタ５５の入力端子には、バイアス電流調整値ＩＣＯＮＴ０、ＩＣＯＮＴ２が接続され、４つ目の２入力セレクタ５６の入力端子には、負荷容量調整値ＣＣＯＮＴ０、ＣＣＯＮＴ２が接続され、また前記２入力セレクタ５３〜５６には、前記２つの入力端子に接続されたデジタル値のどちらかを出力するためのセレクタ端子がありＤＦＦ５１の出力であるｓｅｌ＿ｃｎｔが接続され、また２入力セレクタ５７の入力端子には、前記１つ目のセレクタ５３の出力と前記３つ目のセレクタ５５の出力端子が接続され、最後の２入力セレクタ５８の入力端子には、前記２つ目のセレクタ５４の出力と前記４つ目のセレクタ５６の出力が接続され、また前記２入力セレクタ５７、５８には前記２つの入力端子に接続されたデジタル値のどちらかを出力するためのセレクタ端子があり切替パターン検出信号ＰＴＴが入力される。
【００８９】
図２１は、図２０に示す周波数制御信号生成器（５Ｂ）内部のタイミングチャートを示している。ｔ＝ｔ１＿１において前述のスイッチ切替タイミング検出器からのスイッチ切替タイミング検出信号ｔ＿ｓｗをトリガとして、ＤＦＦ５１の出力ｓｅｌ＿ｃｎｔは、ＬｏｗからＨｉｇｈとなる。ｓｅｌ＿ｃｎｔがＬｏｗからＨｉｇｈへの切替りを受けてセレクタ５３〜５６の出力信号はそれぞれ、ＩＣＯＮＴ０からＩＣＯＮＴ１、ＣＣＯＮＴ０からＣＣＯＮＴ１へと切替る。一方、ｔ＝ｔ２＿１のタイミングにおいて切替パターン検出回路（８）は、スイッチ（７）のバンドが１９００ＭＨｚから８００ＭＨｚへの切替りを検出し切替パターン検出信号ＰＴＴをＨｉｇｈとする。これにより、セレクタ５７、５８の出力信号ＩＣＯＮＴ、ＣＣＯＮＴは、それぞれＩＣＯＮＴ２、ＣＣＯＮＴ２が出力される。一方ｓｅｌ＿ｃｎｔのＬｏｗからＨｉｇｈに伴い、Ｎカウンタ５２のリセットが解除されクロック生成器（６１）からのクロック信号の立ち上がりエッジのカウントを開始する。ここでＮカウンタのカウント値Ｎを６４とすると、前記Ｎカウンタが６４個のクロックエッジをカウントしたところ、つまり、ｔ＝ｔ１＿２、ｔ＝ｔ２＿２のタイミングでＮカウンタの出力信号ｒｓｔがＬｏｗからＨｉｇｈとなる。この出力信号ｒｓｔのＬｏｗからＨｉｇｈに伴いＤＦＦ５１の出力信号であるｓｅｌ＿ｃｎｔは再びＨｉｇｈからＬｏｗになり、セレクタ５３、５５の出力はＩＣＯＮＴ０、セレクタ５４、５６の出力はＣＣＯＮＴ０となり、その結果、セレクタ５７、５８の出力ＩＣＯＮＴ、ＣＣＯＮＴもそれぞれＩＣＯＮＴ０、ＣＣＯＮＴ０となり、またＮカウンタのリセット端子にはｓｅｌ＿ｃｎｔの反転信号つまりＨｉｇｈが入力されるためＮカウンタの内部カウント値は初期化されスタンバイ状態となる。  
ここでＩＣＯＮＴ１とＣＣＯＮＴ１がクロック生成器（６１）に入力された場合のクロック周波数を５MHzとしたときはＮカウンタが６４個のクロックエッジを数えるまでの時間は１２usとなる。同様に、ICONT2とCCONT2がクロック生成器（６１）に入力された場合のクロック周波数を8MHzとしたときはＮカウンタが６４個のクロックエッジを数えるまでの時間は８usとなる。つまり周波数制御信号生成器（５Ｂ）は１２ｕｓ、もしくは８usの間だけ、クロック生成器（６１）の周波数を高める制御信号ＩＣＯＮＴ１もしくはＩＣＯＮＴ２、ＣＣＯＮＴ１もしくはＣＣＯＮＴ２を出力することが可能であることが分かる。
【００９０】
なお、周波数制御信号ＩＣＯＮＴとＣＣＯＮＴと対応するクロック周波数の大小はそれぞれ、ＩＣＯＮＴ２＞ＩＣＯＮＴ１＞ＩＣＯＮＴ０、ＣＣＯＮＴ２＞ＣＣＯＮＴ１＞ＣＣＯＮＴ０とする。
【００９１】
本実施の形態３の高周波スイッチモジュール（１）を構成する周波数制御信号生成器（５Ｂ）、切替パターン検出器（８）以外の構成要素は、実施の形態１および実施の形態２と同様の構成および動作原理であるため本実施の形態３での繰り返しの説明は割愛する。
【００９２】
《高周波スイッチモジュール１の内部動作》
図２２は、上述した本発明の実施の形態３による高周波スイッチモジュール１の内部動作を説明するための、内部各部の波形を示す図である。
【００９３】
図２２の一番上の波形はＩ／Ｏインターフェース（２）の出力制御信号ＣＮＴである。制御信号ＣＮＴがｔ＝ｔ２＿１で”００１０”から”１０００”に切替ったタイミングで、２番目のスイッチ切替タイミング検出器のスイッチ切替タイミング検出信号ｔ＿ｓｗがＨｉｇｈとなる。また同タイミングにおいて切替パターン検出回路（８）は、スイッチ（７）のバンドが１９００ＭＨｚから８００ＭＨｚへの切替りを検出し検出信号ＰＴＴをＨｉｇｈとする。一方、制御信号ＣＮＴが”００１０”から”１０００”に切替ったことでスイッチコア（７０）内のスイッチポートの切替のためトランジスタのゲート−ソース間容量Ｃｇｓに充電されていたＣｇｓ・ＶＤＤの正電荷が負電圧発生回路（６）内の充電容量Ｃｃに流れ込み、Ｃｃ内の負電荷をキャンセルするため負電圧出力信号の負電圧値は上昇する（０Ｖに近づく）。さらに周波数バンド間の切替え（１９００ＭＨｚから８００ＭＨｚへの）を伴うため、同一Ｂａｎｄ内におけるスイッチポートの切替えと比較して負電圧値の上昇量は増加する。しかしながら前記のＮＶＧ＿ＯＵＴの負電圧値が上昇するのとほぼ同時タイミングで周波数制御信号ＩＣＯＮＴ＜３：０＞、ＣＣＯＮＴ＜３：０＞がＩＣＯＮＴ２＜３：０＞、ＣＣＯＮＴ２＜３：０＞を出力し、負電圧発生回路（６）内のクロック生成器（６１）のクロック周波数は増大する。この場合、バンド間での切替時よりもクロック周波数はさらに増大する。すなわち、Ｂａｎｄ間の切替時にはクロック生成器（６１）の出力クロックのＮＶＧ＿周波数が、ＬＯＷからＨＩＧＨに変化するところ、ここでは、ＬＯＷからＶｅｒｙ  ＨＩＧＨに変化する。この例では、クロック周波数が８MHzなので、Ｎカウンタが６４カウントを数えるｔ＝ｔ２＿１からｔ＝ｔ２＿２迄のタイミングは８usとなる。上記動作により、スイッチポートがＢａｎｄ間で切替った場合においても負電圧出力信号ＮＶＧ＿ＯＵＴの上昇を速やかに元の負電圧値まで復帰させることができる。一方、ｔ＿ｓｗがＨｉｇｈとなるタイミングで周波数制御信号生成器（５Ｂ）内の６４カウンタがクロック生成器（６１）のクロック信号ＣＬＫ＿ＯＵＴのクロック数のカウントを開始し、６４カウントを数えたタイミング、すなわち図２２のｔ＝ｔ１＿２のタイミングで再び周波数制御信号ＩＣＯＮＴ＜３：０＞、ＣＣＯＮＴ＜３：０＞をｔ＝ｔ２＿１以前の値であるＩＣＯＮＴ０＜３：０＞、ＣＣＯＮＴ＜３：０＞に戻す。また、クロック生成器（６１）の出力クロックのＮＶＧ＿周波数もＬＯＷに戻す。
【００９４】
以上の説明した本発明の実施の形態３による高周波スイッチモジュール（１）によれば、スイッチ（７）の切替パターンを検出することで、負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧値の上昇に応じさせることで切替パターン検出信号ＰＴＴがＨｉｇｈとなった場合には、クロック発生回路（６）のクロック周波数の増大分を、ＰＴＴがＬｏｗと検出された場合よりもさらに高くすることで、スイッチポート切替に伴う負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧値の復帰を高速化できる。また別の見方をするとＢａｎｄ間のスイッチポートの切替を伴わない場合は、クロック発生回路（６）のクロック周波数増大分を過度に高める必要がないので、周波数増大に伴う消費電力の増加をさらに抑えることが可能となる。また、Ｂａｎｄ間の切替のみについての説明をしたが、本実施の形態３の基本的なアイデアは上記のみに限定されるものではなく、例えば複数のＲＦ信号を同時に送受信するダイバーシティ方式や、ＭＩＭＯ（Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｍｕｌｔｉ  Ｏｕｔｐｕｔ）等の方式についても、スイッチの切替時間の短縮および消費電力のさらなる低減が可能となる。
【実施例４】
【００９５】
次に、本発明の実施の形態４による高周波スイッチモジュールについて、図２３〜図２５を参照しながら、説明する。
【００９６】
図２３は、本発明の実施の形態４による高周波スイッチモジュール（１）の構成を示す図である。
【００９７】
高周波スイッチモジュール（１）は、実施の形態３と同様にＩ／Ｏインターフェース（２）、デコーダ（３）、スイッチ切替タイミング検出器（４）、周波数制御信号生成器（５Ｃ）、負電圧発生回路（６）、スイッチ（７）、切替パターン検出器（８）から構成される。
【００９８】
本発明の実施の形態において、周波数制御信号生成器（５Ｃ）は、実施の形態２と同様に周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴの制御を開始するタイミングを実施の形態１のようにスイッチ切替タイミング検出器が制御信号ＣＮＴの切替を検出したタイミングｔ＿ｓｗではなく、Ｉ／Ｏインターフェース（２）がアクティブとなったタイミングとすることを特徴としている。すなわち、実施の形態２の高周波スイッチモジュール（１）と実施の形態３の高周波スイッチモジュールの両方の特徴を有している。
【００９９】
図２４は、実施の形態４におけるスイッチモジュール（１）の周波数制御信号生成回路（５Ｃ）の回路構成を示している。２つのＤＦＦ５１、５０と６つの２入力セレクタ５３〜５８と、Ｎカウンタ５２から構成される。とＮカウンタ５２と２つの２入力論理和５９、５１１と２入力否定論理和５１２から構成される。ＤＦＦ５１の入力端子Ｄには電源電圧ＶＤＤ、ＣＬＫ入力端子にはＩ／Ｏインターフェース（１）から生成されたＩ／Ｏアクティブ信号ＩＯ＿ＥＮ、リセット端子Ｒには２入力論理和５１１の出力、それぞれ接続され、１つ目の２入力セレクタ５３の入力端子には、それぞれ任意のビット数のデジタル値となるバイアス電流調整値ＩＣＯＮＴ０、ＩＣＯＮＴ１が接続され、２つ目の２入力セレクタ５４の入力端子には、それぞれ任意のビット数のデジタル値とのある負荷容量調整値ＣＣＯＮＴ０、ＣＣＯＮＴ１が接続され、３つ目の２入力セレクタ５５の入力端子には、バイアス電流調整値ＩＣＯＮＴ０、ＩＣＯＮＴ２が接続され、４つ目の２入力セレクタ５６の入力端子には、負荷容量調整値ＣＣＯＮＴ０、ＣＣＯＮＴ２が接続され、また前記２入力セレクタ５３〜５６には、前記２つの入力端子に接続されたデジタル値のどちらかを出力するためのセレクタ端子がありＤＦＦ５１の出力であるｓｅｌ＿ｃｎｔが接続され、また２入力セレクタ５７の入力端子には、前記１つ目のセレクタ５３の出力と前記３つ目のセレクタ５５の出力端子が接続され、最後の２入力セレクタ５８の入力端子には、前記２つ目のセレクタ５４の出力と前記４つ目のセレクタ５６の出力が接続され、また前記２入力セレクタ５７、５８には前記２つの入力端子に接続されたデジタル値のどちらかを出力するためのセレクタ端子があり切替パターン検出信号ＰＴＴが接続され、Ｎカウンタ５２の入力端子には負電圧発生回路（６）内のクロック生成器（６１）から生成されたクロック信号ＣＬＫ＿ＯＵＴとリセット端子には２入力論和回路５９の出力が接続されている。ＤＦＦ５０のＤ入力端子には電源電圧ＶＤＤ、クロック端子にはスイッチ切替タイミング検出信号ｔ＿ｓｗ、リセット端子にはＤＦＦ５１から出力されるｓｅｌ＿ｃｎｔの反転信号が入力されている。否定論理和５１２の入力端子にはＩ／Ｏアクティブ信号ＩＯ＿ＥＮとＤＦＦ５０の出力が接続されている。論理和５１１の入力端子には否定論理和５１２の出力とＮカウンタの出力が接続されている。論理和５９の入力端子にはＤＦＦ５１の出力信号ｓｅｌ＿ｃｎｔの反転信号とＤＦＦ５０の出力の反転信号が入力されている。
【０１００】
図２５は、図２４に示す周波数制御信号生成器（５Ｃ）内部のタイミングチャートを示している。ｔ＝ｔ２＿０においてＩ／ＯインターフェースがアクティブとなりＩＯ＿ＥＮがＨｉｇｈとなるのをトリガとして、ＤＦＦ５１の出力ｓｅｌ＿ｃｎｔは、ＬｏｗからＨｉｇｈとなる。ｓｅｌ＿ｃｎｔがＬｏｗからＨｉｇｈへの切替りを受けてセレクタ５３〜５６の出力信号は、ＩＣＯＮＴ０、ＣＣＯＮＴ０からＩＣＯＮＴ１、ＣＣＯＮＴ１、へとそれぞれ切替る。一方ｔ＝ｔ２＿１のタイミングにおいて切替パターン検出回路（８）は、スイッチ（７）のバンドが１９００ＭＨｚから８００ＭＨｚへの切替りを検出し、検出信号ＰＴＴをＨｉｇｈとする。これにより、セレクタ５７、５８の出力信号ＩＣＯＮＴ、ＣＣＯＮＴは、それぞれＩＣＯＮＴ２、ＣＣＯＮＴ２が出力される。また同タイミングｔ＝ｔ２＿１で制御信号ＣＮＴが切替り、スイッチ切替タイミング検出信号ｔ＿ｓｗがＨｉｇｈとなるのに伴い、Ｎカウンタ５２のリセットが解除されクロック生成器（６１）からのクロック信号の立ち上がりエッジのカウントを開始する。ここでＮカウンタのカウント値Ｎを６４とすると、前記Ｎカウンタが６４個のクロックエッジをカウントしたところ、つまりｔ＝ｔ２＿２のタイミングでＮカウンタの出力信号ｒｓｔがＬｏｗからＨｉｇｈとなる。この出力信号ｒｓｔのＬｏｗからＨｉｇｈに伴いＤＦＦ５１の出力信号であるｓｅｌ＿ｃｎｔは再びＨｉｇｈからＬｏｗになり、セレクタ５７、５８の出力ＩＣＯＮＴ、ＣＣＯＮＴもそれぞれＩＣＯＮＴ０、ＣＣＯＮＴ０となり、またＮカウンタおよびＤＦＦ５０のリセット端子にはｓｅｌ＿ｃｎｔの反転信号つまりＨｉｇｈが入力されるためＮカウンタの内部カウント値は初期化されスタンバイ状態となる。ここで、もしＩ／Ｏインターフェースがアクティブになったあと、制御信号ＣＮＴが切替らなかった場合すなわちスイッチのポートが切替らなかった場合は、Ｉ／Ｏアクティブ信号ＩＯ＿ＥＮがＨｉｇｈからＬｏｗになるタイミングでＤＦＦ５１のリセットがかかる仕組みとなっている。より詳細に説明すると、制御信号ＣＮＴが切替らなかった場合は、ｔ＿ｓｗがＬｏｗでＩＯ＿ＥＮがＨｉｇｈからＬｏｗになったタイミングで否定論理和５１２の出力はＨｉｇｈとなり、そのため論理和５１１もＨｉｇｈとなるためＤＦＦ５１１はリセットがかかり、ｓｅｌ＿ｃｎｔもＬｏｗとなり、セレクタ５３、５４の出力ＩＣＯＮＴ、ＣＣＯＮＴもそれぞれＩＣＯＮＴ０、ＣＣＯＮＴ０となりクロック生成器（６１）の周波数もｔ＝ｔ２＿０以前の周波数に戻る。
【０１０１】
本実施の形態４の高周波スイッチモジュール（１）を構成する周波数制御信号生成器（５Ｃ）、以外の構成要素は、実施の形態１および実施の形態２および実施の形態３と同様の構成および動作原理であるため本実施の形態４での繰り返しの説明は割愛する。また高周波スイッチモジュール（１）のタイミングチャートも実施の形態２と実施の形態３の組み合わせとなるため説明を割愛する。
【０１０２】
以上の説明した本発明の実施の形態４による高周波スイッチモジュール（１）によれば、スイッチの切替タイミングよりもはるかに早くクロック生成器（６１）のクロック周波数を増大させることが可能で、かつスイッチ（７）の切替パターンを検出することで、負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧値の上昇に対応させることができる。これにより、切替パターン検出信号ＰＴＴがＨｉｇｈとなった場合には、クロック発生回路（６）のクロック周波数の増大分を、ＰＴＴがＬｏｗと検出された場合よりもさらに高くすることで、スイッチポート切替に伴う負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧値の復帰を高速化できる。また別の見方をすると、Ｂａｎｄ間のスイッチポートの切替を伴わない場合は、クロック発生回路（６）のクロック周波数増大分を過度に高める必要がないので、周波数増大に伴う消費電力の増加をさらに抑えることが可能となる。また、Ｂａｎｄ間の切替のみについての説明をしたが、本実施の形態３の基本的なアイデアは上記のみに限定されるものではなく、例えば複数のＲＦ信号を同時に送受信するダイバーシティ方式や、ＭＩＭＯ（Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｍｕｌｔｉ  Ｏｕｔｐｕｔ）等の方式についても、スイッチの切替時間の短縮および消費電力のさらなる低減が可能となる。
【実施例５】
【０１０３】
次に、本発明の実施の形態５による高周波スイッチモジュールについて、説明する。図２６は、本発明の実施の形態５による高周波スイッチモジュール（１）の構成を示す図である。
【０１０４】
図２６に示す高周波スイッチモジュール（１）は、図１の本発明の実施の形態１の変形例であり、実施の形態１と同様にＩ／Ｏインターフェース（２）、デコーダ（３）、スイッチ切替タイミング検出器（４）、周波数制御信号生成器（５Ｄ）、負電圧発生回路（６）、スイッチ（７）から構成される。
【０１０５】
周波数制御信号生成器（５Ｄ）は、スイッチ切替タイミング検出器（４）からのスイッチ切替タイミング検出信号ｔ＿ｓｗと負電圧発生回路（５Ｄ）からの負電圧出力信号ＮＶＧ＿ＯＵＴと基準電圧ＶＲＥＦを受け、負電圧発生回路（５Ｄ）内のクロック生成器（６１）のクロック周波数を制御する周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴを生成する。
【０１０６】
周波数制御信号生成器（５Ｄ）は、実施の形態１と同様に周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴの制御を開始するタイミングは実施の形態１と同様にスイッチ切替タイミング検出器が制御信号ＣＮＴの切替を検出したタイミングとするが、制御を終了するタイミングは負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧出力値がある一定の電圧ＶＲＥＦまで復帰したタイミングとしている。つまり、負電圧値が規定の値に復帰しだい速やかにクロック生成器（６１）のクロック周波数を増大前の周波数に戻せるため、消費電力の増大を最小にすることが可能となる。
【０１０７】
本実施の形態５の高周波スイッチモジュール（１）を構成する周波数制御信号生成器（５Ｄ）以外の構成要素は、実施の形態１と同様の構成および動作原理であるため本実施の形態５での繰り返しの説明は割愛する。
【０１０８】
《高周波スイッチモジュール１の内部動作》  
図２７は、上述した図２６を参照して説明した本発明の実施の形態５による高周波スイッチモジュール（１）の内部動作を説明するための内部各部の波形を示す図である。図２７の一番上の波形はＩ／Ｏインターフェース（２）の出力制御信号ＣＮＴである。制御信号ＣＮＴがｔ＝ｔ１＿１で”０１１０”から”００１０”に切替ったタイミングで、２番目のスイッチ切替タイミング検出器のスイッチ切替タイミング検出信号ｔ＿ｓｗがＨｉｇｈとなる。一方、制御信号ＣＮＴが”０１１０”から”００１０”に切替ったことでスイッチコア（７０）内のスイッチポートの切替のためトランジスタのゲート−ソース間容量Ｃｇｓに充電されていたＣｇｓ・ＶＤＤの正電荷が負電圧発生回路（６）内の充電容量Ｃｃに流れ込み、Ｃｃ内の負電荷をキャンセルするため負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧値は上昇し（０Ｖに近づく）。しかしながら、前記のＮＶＧ＿ＯＵＴの負電圧値が上昇するのとほぼ同時タイミングで周波数制御信号ＩＣＯＮＴ＜３：０＞、ＣＣＯＮＴ＜３：０＞がＩＣＯＮＴ１＜３：０＞、ＣＣＯＮＴ１＜３：０＞を出力し、負電圧発生回路（６）内のクロック生成器（６１）のクロック周波数が増大する。上記動作により、負電圧出力信号ＮＶＧ＿ＯＵＴの上昇を速やかに元の負電圧値まで復帰させることができる。一方、充電容量Ｃｃに十分な負電荷が充電されて再びある基準電圧ＶＲＥＦまで負電圧値が復帰したタイミングｔ１＿２で（例えば、ｔ１＿１から３μｓ後＝切替時間ｔ１＿Ａ）、再び周波数制御信号ＩＣＯＮＴ＜３：０＞、ＣＣＯＮＴ＜３：０＞を、ｔ＝ｔ＿ｔ１以前の値であるＩＣＯＮＴ０＜３：０＞、ＣＣＯＮＴ０＜３：０＞に戻す。これ以降もｔ＝ｔ２＿１で再び制御信号ＣＮＴが切替ったときも同様の動作を繰り返す。
【０１０９】
上述より、周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴの制御を開始するタイミングは実施の形態１と同様に、スイッチ切替タイミング検出器が制御信号ＣＮＴの切替えを検出したタイミングとし、制御を終了するタイミングは負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧出力値がある一定の電圧ＶＲＥＦまで復帰したタイミング、という所望の動作が実現されていることがわかる。
【０１１０】
以上の説明した本発明の実施の形態５による高周波スイッチモジュール（１）によれば、負電圧値が規定の値に復帰しだい速やかにクロック生成器（６１）のクロック周波数を増大前の周波数に戻せるため、消費電力の増大を最小にし、かつ半導体チップ面積の低減効果を同時に満足する高周波スイッチモジュールを実現することができる。
【実施例６】
【０１１１】
次に、本発明の実施の形態６による高周波スイッチモジュールについて、説明する。図２８は、本発明の実施の形態５による高周波スイッチモジュール（１）の構成を示す図である。
【０１１２】
図２８に示す高周波スイッチモジュール（１）は、図１の本発明の実施の形態１の変形例であり、実施の形態１と同様にＩ／Ｏインターフェース（２）、デコーダ（３）、スイッチ切替タイミング検出器（４）、周波数制御信号生成器（５Ｅ）、負電圧発生回路（６）、スイッチ（７）、Ｎ分周器（９）から構成される。
【０１１３】
図２８のＮ分周器（９）は、高周波スイッチモジュール（１）の外部からのシステムクロックＳＣＬＫを受け、ＳＣＬＫのクロック周波数をＮ分周した分周信号ＳＣＬＫ／Ｎを生成し、この分周信号ＳＣＬＫ／Ｎを周波数制御信号生成器（５Ｅ）に受け渡す。上記システムクロックＳＣＬＫは、通常携帯端末基板上の水晶発振器から生成されるため、その周波数精度は極めて高いことが特徴であり、その分周信号ＳＣＬＫ／Ｎもまた極めて高い周波数精度を持つ。周波数制御信号生成器（５Ｅ）において、前述の実施の形態１で述べたＮカウンタ（５２）がＮ個のクロック数をカウントするクロック信号を実施の形態１の負電圧発生回路（６）内のクロック生成器（６１）のクロック信号ＣＬＫ＿ＯＵＴから、上記の分周信号ＳＣＬＫ／Ｎに置き換えることで、クロック生成器（６１）が周波数を増大させている期間を極めて高い精度で規定することが可能となる。
【０１１４】
《高周波スイッチモジュール１の内部動作》
図２９は、上述した図２８を参照して説明した本発明の実施の形態１による高周波スイッチモジュール（１）の内部動作を説明するための内部各部の波形を示す図である。
【０１１５】
図２９の一番上の波形はＩ／Ｏインターフェース（２）の出力制御信号ＣＮＴである。制御信号ＣＮＴがｔ＝ｔ１＿１で”０１１０”から”００１０”に切替ったタイミングで、２番目のスイッチ切替タイミング検出器のスイッチ切替タイミング検出信号ｔ＿ｓｗがＨｉｇｈとなる。一方、制御信号ＣＮＴが”０１１０”から”００１０”に切替ったことでスイッチコア（７０）内のスイッチポートの切替のためトランジスタのゲート−ソース間容量Ｃｇｓに充電されていたＣｇｓ・ＶＤＤの正電荷が負電圧発生回路（６）内の充電容量Ｃｃに流れ込み、Ｃｃ内の負電荷をキャンセルするため負電圧出力信号ＮＶＧ＿ＯＵＴの負電圧値は上昇する（０Ｖに近づく）。しかしながら前記のＮＶＧ＿ＯＵＴの負電圧値が上昇するのとほぼ同時タイミングで周波数制御信号ＩＣＯＮＴ＜３：０＞、ＣＣＯＮＴ＜３：０＞がＩＣＯＮＴ１＜３：０＞、ＣＣＯＮＴ１＜３：０＞を出力し、負電圧発生回路（６）内のクロック生成器（６１）のクロック周波数が増大する。上記動作により、負電圧出力信号ＮＶＧ＿ＯＵＴの上昇を速やかに元の負電圧値まで復帰させることができる。一方、ｔ＿ｓｗがＨｉｇｈとなるタイミングで周波数制御信号生成器（５Ｅ）内の６４カウンタが高周波スイッチモジュール（１）の外部から受信したしシステムクロックＳＣＬＫのＮ分周信号ＳＣＬＫ／Ｎのクロック数のカウントを開始し、６４カウントを数えたタイミングすなわち図２９のｔ＝ｔ１＿２のタイミングで再び周波数制御信号ＩＣＯＮＴ＜３：０＞、ＣＣＯＮＴ＜３：０＞をｔ＝ｔ＿ｔ１以前の値であるＩＣＯＮＴ０＜３：０＞、ＣＣＯＮＴ０＜３：０＞に戻す。これ以降もｔ＝ｔ２＿１で再び制御信号ＣＮＴが切替ったときも同様の動作を繰り返す。
【０１１６】
以上の説明した本発明の実施の形態６による高周波スイッチモジュール（１）によれば、スイッチの切替タイミングを瞬時に検出できるため、スイッチ（７）のスイッチポートが実際に切替るのとほぼ同時タイミングでクロック生成器（６１）のクロック周波数を増大させることが可能で、かつクロック周波数の増大する期間をある一定の時間に制限させることが可能となり、スイッチ（７）のスイッチポート切替に伴う負電圧出力信号ＮＶＧ＿ＯＵＴの電圧上昇を、充電容量Ｃｃおよび伝達容量Ｃｔの容量値を増大させることなく速やかに元の負電圧値まで復帰させることができ、その結果スイッチポートの切替時間の短縮化と、消費電力の低減、半導体チップ面積の低減効果を同時に満足する高周波スイッチモジュールを実現することができる。
【０１１７】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１１８】
例えば携帯端末であれば携帯電話に限定されるものではなく、マルチバンド・マルチモードの無線ＬＡＮ送受信装置、また負電圧を用いるシステムのみならず昇圧電圧を用いる記録媒体である半導体メモリにも使用することが可能である。
【符号の説明】
【０１１９】
１…高周波スイッチモジュール
２…Ｉ／Ｏインターフェース
３…デコーダ
４…スイッチ切替タイミング検出器
４１〜４３…ダウンエッジトリガＤＦＦ
４４〜４６…２入力排他的論理和回路
４７…３入力論理和回路
５、５Ａ、５Ｂ、５Ｃ、５Ｄ、５Ｅ…周波数制御信号生成器
５０、５１…ＤＦＦ
５２…Ｎカウンタ
５３〜５８…２入力セレクタ
５９…２入力論理和
５１１…２入力論理和
５１２…２入力論理否定和
６…負電圧発生器
６１…クロック発生器
６２…チャージポンプ
６１１１〜６１１３…可変制御バイアス電流源
６１２１〜６１２３…インバータ
６１３１〜６１３３…可変容量
６２０…チャージポンプコア
６２０１、６２０２…伝達容量
６２０３〜６２０４…ＰＭＯＳ
６２０５〜６２０６…ＮＭＯＳ
６２０７…充電容量
６２１…クロックバッファ
７…スイッチ
７０…スイッチコア
７１０〜７１Ｎ…レベルシフタユニット
ＭＮ７００〜ＭＮ７０３…ＮＭＯＳ
ＭＮ７１１〜ＭＮ７１４…ＮＭＯＳ
ＭＰ７１３〜ＭＰ７１６…ＰＭＯＳ
ＭＮ７１１１〜ＭＮ７１１４…ＮＭＯＳ
ＭＮ７１２１〜ＭＮ７１２４…ＮＭＯＳ
ＭＰ７１１３〜ＭＰ７１１６…ＰＭＯＳ
ＭＰ７１２３〜ＭＰ７１２６…ＰＭＯＳ
７１…レベルシフタ
８…スイッチ切替パターン検出器
９…周波数分周器。
【図１】
0005741479.tif 000002
【図２】
0005741479.tif 000003
【図３】
0005741479.tif 000004
【図４】
0005741479.tif 000005
【図５】
0005741479.tif 000006
【図６】
0005741479.tif 000007
【図７】
0005741479.tif 000008
【図８】
0005741479.tif 000009
【図９】
0005741479.tif 000010
【図１０】
0005741479.tif 000011
【図１１】
0005741479.tif 000012
【図１２】
0005741479.tif 000013
【図１３】
0005741479.tif 000014
【図１４】
0005741479.tif 000015
【図１５】
0005741479.tif 000016
【図１６】
0005741479.tif 000017
【図１７】
0005741479.tif 000018
【図１８】
0005741479.tif 000019
【図１９】
0005741479.tif 000020
【図２０】
0005741479.tif 000021
【図２１】
0005741479.tif 000022
【図２２】
0005741479.tif 000023
【図２３】
0005741479.tif 000024
【図２４】
0005741479.tif 000025
【図２５】
0005741479.tif 000026
【図２６】
0005741479.tif 000027
【図２７】
0005741479.tif 000028
【図２８】
0005741479.tif 000029
【図２９】
0005741479.tif 000030
【図３０Ａ】
0005741479.tif 000031
【図３０Ｂ】
0005741479.tif 000032
【図３１】
0005741479.tif 000033
【図３２】
0005741479.tif 000034
【図３３】
0005741479.tif 000035