(57)【特許請求の範囲】
【請求項１】
第一入力信号をＡ／Ｄ変換して第一変換信号を得る第一Ａ／Ｄ変換器と、
第二入力信号をＡ／Ｄ変換して第二変換信号を得る第二Ａ／Ｄ変換器と、
前記第二変換信号をｎ乗（ｎは２以上の整数）することにより、べき乗信号を得るべき乗器と、
前記べき乗信号と、前記第二変換信号に基づき適応相関制御を行うことにより、前記べき乗信号に含まれるｎ乗成分である歪み信号を生成する適応相関制御手段と、
前記第一変換信号から、前記適応相関制御手段で生成された歪み信号を除去する歪み除去手段と、
を備え、
前記第二入力信号は、前記第一入力信号の振幅を低減した信号、または前記第一入力信号は、前記第二入力信号の振幅を増大した信号であり、
前記第二変換信号は前記第一変換信号に比べて低歪みである、歪み補正装置。
【請求項２】
前記歪み除去手段は、前記第一変換信号と、前記適応相関制御手段で生成された歪み信号に基づき適応相関制御を行うことにより、前記第一変換信号から、前記歪み信号を除去する
ことを特徴とする請求項１に記載の歪み補正装置。
【請求項３】
前記歪み除去手段は、
前記適応相関制御手段で生成された歪み信号の利得を制御する利得制御部と、
利得制御後の歪み信号を前記第一変換信号から減算する減算器と
を含むことを特徴とする請求項１に記載の歪み補正装置。
【請求項４】
前記第二Ａ／Ｄ変換器は、前記第二入力信号に応じたダイナミックレンジを有する
ことを特徴とする請求項１に記載の歪み補正装置。
【請求項５】
前記第二Ａ／Ｄ変換器は、前記第一Ａ／Ｄ変換器よりも低い分解能を有する
ことを特徴とする請求項１に記載の歪み補正装置。
【請求項６】
前記第一入力信号の振幅を低減して前記第二入力信号を得る減衰器を
さらに備えたことを特徴とする請求項１に記載の歪み補正装置。
【請求項７】
入力信号をクロック周波数で離散化して離散化信号を得るトラックアンドホールド回路をさらに備え、
前記第一Ａ／Ｄ変換器は、前記離散化信号を増幅して前記第一入力信号を得る増幅器と、前記第一入力信号を第一閾値と比較することにより、前記第一変換信号を得る第一比較器とを含み、
前記第二Ａ／Ｄ変換器は、前記離散化信号である前記第二入力信号を第二閾値と比較することにより、前記第二変換信号を得る第二比較器を含む
ことを特徴とする請求項１に記載の歪み補正装置。
【請求項８】
前記適応相関制御手段は、
前記歪み信号と、前記第二変換信号との相関を計算し、相関値を得る相関算出部と、
前記第二変換信号と前記相関値を乗算して、第一乗算信号を得る第一乗算手段と、
前記べき乗信号から、前記第一乗算信号を減算することにより、前記歪み信号を得る減算手段と、を含む
ことを特徴とする請求項１に記載の歪み補正装置。
【請求項９】
前記相関算出手段は、
前記歪み成分から低周波成分を除去して、第一信号を得る第一低周波除去手段と、
前記第二変換信号から低周波成分を除去して、第二信号を得る第二低周波除去手段と、  前記第一信号と前記第二信号を乗算して、第二乗算信号を得る第二乗算手段と、
前記第二乗算信号を積分して、前記相関値を得る積分器と
を含むことを特徴とする請求項８に記載の歪み補正装置。
【請求項１０】
前記積分器により得られた相関値を記憶するメモリをさらに備え、
前記積分器は、起動時、前記相関値を計算して前記メモリに格納し、
前記第一乗算手段は、動作時、前記メモリに記憶された相関値を用いる
ことを特徴とする請求項９に記載の歪み補正装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明の実施形態は、Ａ／Ｄ変換器の歪み補正装置に関する。
【背景技術】
【０００２】
Ａ／Ｄ変換器（ＡＤＣ）の出力信号に対して、非線形フィルタにより歪み成分を除去する技術が知られている。また、掛け算器で所望信号の３乗成分を生成し、３乗成分を所望信号から減じることで、３次歪みを除去する技術が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第7348908号明細書
【非特許文献】
【０００４】
【非特許文献１】"Equalization of IM3 Products in Wideband Direct-Conversion Receivers", Edward Keehr, Ali Hajimiri, ISSCC 2008
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前者の技術は、大規模な非線形フィルタが必要であり、非実用的である。また、後者の技術は、アナログ回路の掛け算器のみで歪み成分を生成するため、高い精度が得られない。
【０００６】
本発明の一側面は、小面積および低消費電力な、Ａ／Ｄ変換器の歪み補正装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様としての歪み補正装置は、第一Ａ／Ｄ変換器と、第二Ａ／Ｄ変換器と、べき乗器と、適応相関制御手段と、歪み除去手段とを備える。
【０００８】
前記第一Ａ／Ｄ変換器は、第一入力信号をＡ／Ｄ変換して第一変換信号を得る。
【０００９】
前記第二Ａ／Ｄ変換器は、第二入力信号をＡ／Ｄ変換して第二変換信号を得る。
【００１０】
前記第二入力信号は、前記第一入力信号の振幅を低減した信号、または前記第一入力信号は、前記第二入力信号の振幅を増大した信号である。
【００１１】
前記適応相関制御手段は、前記べき乗信号と、前記第二変換信号に基づき適応相関制御を行うことにより、前記べき乗信号に含まれるｎ乗成分である歪み信号を生成する。
【００１２】
前記歪み除去手段は、前記第一変換信号から、前記適応相関制御手段で生成された歪み信号を除去する。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係るＡ／Ｄ変換器の歪み補正装置のブロック図。
【図２】第一および第二Ａ／Ｄ変換器の前段構成の例を示すブロック図。
【図３】第一および第二Ａ／Ｄ変換器、ならびにその前段構成の具体的な構成例を示すブロック図。
【図４】第一および第二Ａ／Ｄ変換器、ならびにその前段構成の他の構成例を示すブロック図。
【図５】適応相関制御手段の構成例を示すブロック図。
【図６】相関算出部の構成例を示すブロック図。
【図７】相関算出部の変形例を示すブロック図。
【図８】歪み除去手段の他の構成例を示すブロック図。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら、本発明の実施の形態について説明する。
【００１５】
〔実施の形態１〕
図１に本発明の実施の形態に係る時間インターリーブＡ／Ｄ変換器の歪み補正装置のブロック図を示す。
【００１６】
第一Ａ／Ｄ変換器１１１は、入力信号（第一入力信号）をＡ／Ｄ変換して第一変換信号を得る。
【００１７】
第二Ａ／Ｄ変換器１２１は、入力信号（第二入力信号）をＡ／Ｄ変換して第二変換信号を得る。第二入力信号は、第一入力信号の振幅を低減した信号である。または、第一入力信号は、第二入力信号の振幅を増大した信号である。第二変換信号は第一変換信号に比べて低歪みである。
【００１８】
第二Ａ／Ｄ変換器１２１は、第二入力信号に応じたダイナミックレンジを有する。また第二Ａ／Ｄ変換器１２１の分解能は、第一Ａ／Ｄ変換器１１１より低くてもよい。
【００１９】
歪み生成部１３１は、第二Ａ／Ｄ変換器１２１により得られた第二変換信号から歪み信号を生成する。
【００２０】
歪み除去手段１６１は、第一Ａ／Ｄ変換器１１１により得られた第一変換信号から、歪み生成部１３１で生成された歪み信号を除去（キャンセル）する。これにより第一変換信号に含まれる歪み成分が除去される。歪み成分が除去された第一変換信号は、出力端子から出力される。
【００２１】
歪み生成部１３１は、べき乗器１３２と、適応相関制御手段１３３を有する。
【００２２】
べき乗器１３２は、第二変換信号をｎ乗することで、べき乗信号を得る。ｎは、２以上の整数であり、２または３が用いられることが多い。歪み成分として、２乗成分を除去したいときはｎ＝２、３乗成分を除去したいときはｎ＝３とする。上述したように第二変換信号は第一変換信号に比べて低歪みであり、このような低歪みな信号を、べき乗する。
【００２３】
適応相関制御手段１３３は、べき乗器１３２の出力であるべき乗信号と、第二変換信号に基づき適応相関制御を行うことにより、べき乗信号に含まれるｎ乗成分である歪み信号を生成する。
【００２４】
歪み除去手段１６１は、利得制御部１４１と減算器１５１を有する。
【００２５】
利得制御部１４１は、歪み生成部１３１により出力された歪み信号の利得制御を行う。これにより歪み信号の電力レベルを、第一変換信号のレベルに合わせる。すなわち、歪み生成部１３１により出力された歪み信号を、第一変換信号の大きさに合わせて増幅する。
【００２６】
減算器１５１は、第一Ａ／Ｄ変換器１１１の出力である第一変換信号から、利得制御後の歪み信号を減じる。これにより第一変換信号から、歪み成分を除去した低歪みのＡＤ変換信号が得られる。
【００２７】
以上のように、本構成では、振幅が小さい信号（第二入力信号）をＡ／Ｄ変換し、当該Ａ／Ｄ変換後の信号と、そのｎ乗信号との適応相関に基づき、歪み信号を生成する。そして、その歪み信号に適切な利得制御値を乗じて、第一Ａ／Ｄ変換器１１１の信号ライン（ADC111と減算器１５１間のライン上の信号）から減じる。これにより、第一Ａ／Ｄ変換器１１１から出力された第一変換信号に含まれる歪みを除去できる。
【００２８】
以上、本実施形態によれば、歪み補正手段として大規模な非線形フィルタを使用する従来手法と比べて、Ａ／Ｄ変換器と適応相関制御手段で歪み除去を実現できるため、小面積化が可能となる。
【００２９】
また、第二Ａ／Ｄ変換器は、低振幅信号（第二入力信号）に合わせたダイナミックレンジを有すれば良いため、第一Ａ／Ｄ変換器に比べて小面積、低消費電力で実装できる。
【００３０】
さらに、第二Ａ／Ｄ変換器の分解能を第一Ａ／Ｄ変換器より低くすることで、第一Ａ／Ｄ変換器に比べて小面積、低消費電力での第二Ａ／Ｄ変換器の実装が可能となる。
【００３１】
〔実施の形態２〕
図２に、第一Ａ／Ｄ変換器および第二Ａ／Ｄ変換器の前段構成の例を示す。
【００３２】
第一Ａ／Ｄ変換器２１１へは、入力端子で受けた信号をそのまま第一入力信号として入力する。
【００３３】
第二Ａ／Ｄ変換器２３１へは、入力端子で受けた信号を減衰器２２１で減衰して第二入力信号とし、入力する。このように、第二入力信号は、第一入力信号を減衰器２２１で減衰することで、生成できる。
【００３４】
〔実施の形態３〕
図３に、第一Ａ／Ｄ変換器および第二Ａ／Ｄ変換器、ならびにその前段構成の具体的な構成例を示す。
【００３５】
トラックアンドホールド（Ｔ／Ｈ）回路３１１は、入力端子で受けた入力信号をクロック周波数で離散化する。
【００３６】
第一Ａ／Ｄ変換器は、増幅器３２１と比較器３３１とを含む。第二Ａ／Ｄ変換器は、比較器３４１を含む。
【００３７】
増幅器３２１は、Ｔ／Ｈ回路３１１の出力を所望の信号振幅まで増幅し、第一入力信号として出力する。
【００３８】
比較器３３１は、増幅器３２１の出力信号（第一入力信号）を第一閾値と比較して、第一ディジタル信号（第一変換信号）を出力する。
【００３９】
比較器３４１は、Ｔ／Ｈ回路３１１の出力である第二入力信号を、第二閾値と比較して第二ディジタル信号（第二変換信号）を出力する。
【００４０】
上記構成を備える歪み補正装置によれば、歪み生成部１３１と歪み除去手段１６１（図１参照）により、増幅器３２１で生じる歪みを補正することができる。また、増幅器をＡ／Ｄ変換器内部に持つことにより、実施の形態２に記載の減衰器が不要となる。
【００４１】
〔実施の形態４〕
図４に、第一Ａ／Ｄ変換器および第二Ａ／Ｄ変換器、ならびにその前段構成の他の構成例を示す。
【００４２】
第一トラックアンドホールド回路４１１は、入力端子で受けた入力信号をクロック周波数の１／２の周波数で離散化して出力する。
【００４３】
第二トラックアンドホールド回路４２１は、第一トラックアンドホールド回路４１１と位相が１８０度異なる周期で、入力信号を離散化して出力する。
【００４４】
増幅手段４３１は、第一トラックアンドホールド回路４１１の出力信号を、所望の信号振幅まで増幅して出力する。
【００４５】
マルチプレクサ４４１は、増幅手段４３１の出力信号と、第二トラックアンドホールド回路４２１の出力信号を、クロック周期で切り替えて出力する。
【００４６】
比較手段４５１は、マルチプレクサ４４１の出力信号を受け、当該出力信号をある閾値と比較して、ディジタル信号を出力する。
【００４７】
デマルチプレクサ４６１は、比較手段４５１の出力（ディジタル信号）を受け、クロック周期で出力先を切り替えることで、２つの出力（第一出力、第二出力）を得る。第一出力が、実施の形態１に記載の第一Ａ／Ｄ変換器１１１の出力に相当し、第二出力が、実施の形態１に記載の第二Ａ／Ｄ変換器１２１の出力に相当する。
【００４８】
このようにトラックアンドホールド回路を２つ用意することによって、それぞれの動作周波数を１／２に低減でき、トラックアンドホールド回路を駆動する入力バッファの低消費電力化が図れる。
【００４９】
またマルチプレクサ、デマルチプレクサを用いることでＡ／Ｄ変換器（比較手段４６１）を共有化でき、小面積化が可能となる。
【００５０】
〔実施の形態５〕
図５に、図１に示した適応相関制御手段１３３の構成例を示す。
【００５１】
適応相関制御手段１３３は、相関算出部５１１と、乗算手段（第一乗算手段）５２１と、減算手段５３１を備える。入力端子１には、図１に示したべき乗器１３２の出力（べき乗信号）が入力される。入力端子２には、第二Ａ／Ｄ変換器の出力である第二変換信号が入力される。
【００５２】
相関算出部５１１は、減算手段５３１の出力（適応相関制御手段１３３の出力に相当する）と、入力端子２から入力される第二変換信号の相関を算出し、相関値を出力する。
【００５３】
乗算手段５２１は、入力端子２から入力される第二変換信号と、相関算出部５１１の出力（相関値）を乗算し、乗算信号（第一乗算信号）を出力する。
【００５４】
減算手段５３１は、入力端子１から入力されるべき乗信号から、乗算器５２１の出力（第一乗算信号）を減じて、減算後の信号（歪み信号）を出力する。
【００５５】
〔実施の形態６〕
図６に、図５に示した相関算出部５１１の構成例を示す。
【００５６】
相関算出部５１１は、第一低周波除去手段６１１と、第二低周波除去手段６２１と、乗算手段（第二乗算手段）６３１と、積分器６４１を備える。入力端子１には、図５に示した減算手段５３１の出力信号が入力される。入力端子２には、第二変換信号が入力される。
【００５７】
第一低周波除去手段６１１は、入力端子１で入力された減算手段５３１の出力信号から、低周波信号を除去して第一信号を得る。
【００５８】
低周波除去手段６２１は、入力端子２で入力された第二変換信号から低周波信号を除去して第二信号を得る。
【００５９】
乗算手段６３１は、低周波除去手段６１１の出力信号（第一信号）と、低周波除去手段６２１の出力信号（第二信号）を乗算し、乗算信号（第二乗算信号）を出力する。
【００６０】
積分器６４１は、乗算手段の出力（第二乗算信号）を積分する。積分器６４１の出力が、相関算出部５１１の出力となる。
【００６１】
〔実施の形態７〕
図７に、図６に示した相関算出部の一部変形例を示す。
【００６２】
メモリ７１１が設けられ、メモリ７１１は、積分器６４１に接続されている。
【００６３】
電源投入時にトレーニング信号などの信号を、本装置への入力信号として用い、積分器で計算を行う。このとき得られた積分器の出力値（初期値）を、メモリ７１１に格納する。動作時には、積分器６４１での計算を省略し、メモリ７１１に記憶された値を用いる。これにより積分器６４１の収束時間を短縮し、高速な動作が可能となる。
【００６４】
〔実施の形態８〕
図８に、歪み除去手段１６１の他の構成例を示す。
【００６５】
図８の歪み除去手段１６１は、図１に示した利得制御部１４１および減算器１５１の代わりに、適応相関制御手段８１１を備える。
【００６６】
適応相関制御手段８１１は、第一Ａ／Ｄ変換器１１１の出力である第一変換信号と、歪み生成部１３１の出力である歪み信号に基づき適応相関制御を行うことで、第一変換信号に含まれる歪み成分を除去し、歪み成分が除去された信号を出力する。このように歪み除去手段の構成は、図１に示した構成に限定されず、種々の構成が可能である。
【００６７】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図１】
0005653319.tif 000002
【図２】
0005653319.tif 000003
【図３】
0005653319.tif 000004
【図４】
0005653319.tif 000005
【図５】
0005653319.tif 000006
【図６】
0005653319.tif 000007
【図７】
0005653319.tif 000008
【図８】
0005653319.tif 000009