(57)【特許請求の範囲】
【請求項１】
プローブピンと、
前記プローブピンを平面視で囲むように設けられた絶縁物と、
が配設された治具土台と、
前記治具土台の前記プローブピンおよび前記絶縁物が配設された側の面に対向して配置され、前記治具土台側の面上に被検体を載置することが可能なステージと、
を備え、
前記ステージに前記被検体を載置して前記治具土台と前記ステージとが接近する方向に移動する際、前記プローブピンが前記被検体に形成された電極と接触するとともに、前記絶縁物が前記被検体および前記ステージの両方に接触し、
前記絶縁物は、前記被検体および前記ステージと対向する面に薄膜コーティングが施されていることを特徴とする、半導体テスト治具。
【請求項２】
前記絶縁物は、前記被検体の前記治具土台側の面と、当該面に続く側面の少なくとも一部と、前記ステージとに接触することを特徴とする、請求項１に記載の半導体テスト治具。
【請求項３】
前記絶縁物は、ＪＩＳＫ６２５３準拠のタイプＥデュロメータによって測定される硬さが５〜３０であり、かつ、高絶縁性を有することを特徴とする、請求項１または２に記載の半導体テスト治具。
【請求項４】
前記絶縁物の前記治具土台から突出した部分の長さは、前記プローブピンの前記治具土台から突出した部分の長さと、前記プローブピンのストロークとの差の１．０〜２．０倍であることを特徴とする、請求項１ないし３のいずれかに記載の半導体テスト治具。
【請求項５】
前記プローブピンの前記治具土台から突出した部分の長さは３．０〜１０．００ｍｍであり、かつ、前記プローブピンのストロークは０．５〜６．０ｍｍであることを特徴とする、請求項１ないし４のいずれかに記載の半導体テスト治具。
【請求項６】
前記プローブピンは、スプリングプローブ、ワイヤープローブ、あるいは積層プローブを含む垂直式であることを特徴とする、請求項１ないし５のいずれかに記載の半導体テスト治具。
【請求項７】
前記絶縁物の材料は、シリコーン系ゴム、有機系ポリマー、あるいは有機・無機ハイブリッドポリマーを含むことを特徴とする、請求項１ないし６のいずれかに記載の半導体テスト治具。
【請求項８】
前記薄膜コーティングの材料は、シリコーン系あるいはウレタン系の材料を含むことを特徴とする、請求項１に記載の半導体テスト治具。
【請求項９】
前記治具土台は、前記絶縁物の配設位置を規定する溝を有することを特徴とする、請求項１ないし８のいずれかに記載の半導体テスト治具。
【請求項１０】
前記被検体は、ワイドバンドギャップ半導体であることを特徴とする、請求項１ないし９のいずれかに記載の半導体テスト治具。
【請求項１１】
プローブピンと、
前記プローブピンを平面視で囲むように設けられた絶縁物と、
が配設された治具土台と、
前記治具土台の前記プローブピンおよび前記絶縁物が配設された側の面に対向して配置され、前記治具土台の面上に被検体を載置することが可能なステージと、
を備えた半導体テスト治具を用いて前記被検体の耐圧を測定する耐圧測定方法であって、
（ａ）前記ステージに前記被検体を載置する工程と、
（ｂ）前記工程（ａ）の後、前記治具土台と前記ステージとが接近する方向に移動し、前記プローブピンが前記被検体に形成された電極と接触するとともに、前記絶縁物が前記被検体および前記ステージに順次に押し当てられて両者に接触する工程と、
（ｃ）前記プローブピンと前記ステージとに電圧を印加して前記被検体の耐圧を測定する工程と、
を備え、
前記絶縁物は、前記被検体および前記ステージと対向する面に薄膜コーティングが施されている、耐圧測定方法。
【請求項１２】
前記工程（ｂ）において、
前記絶縁物は、前記被検体の前記治具土台側の面と、当該面に続く側面の少なくとも一部と、前記ステージとに順次に押し当てられてそれらに接触することを特徴とする、請求項１１に記載の耐圧測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体テスト治具およびそれを用いた耐圧測定方法に関し、特に、ワイドバンドギャップ半導体の耐圧測定に好適に使用することができる半導体テスト治具およびそれを用いた耐圧測定方法に関する。
【背景技術】
【０００２】
高耐圧の半導体であるワイドバンドギャップ半導体を用いたパワーデバイス半導体は、パッケージに実装する前のチップの状態で電気特性の測定（以下、テストとも称する）を行う。電気特性の測定項目には耐圧測定が含まれている。パワーデバイスにとって耐圧は重要な性能のひとつに挙げられており、耐圧測定は必ず行われるべき項目である。
【０００３】
従来の一般的な高耐圧パワーデバイス半導体のチップ（以下、半導体チップとも称する）の電気特性を行うための装置として、例えば、ステージ上に載置された半導体チップの表面にプローブ針を接触させ、電圧を印加することによって電気特性の試験（測定）を行う装置がある（例えば、特許文献１参照）。また、絶縁溶液に半導体ウエハ（チップ）を液浸して電気特性を測定する装置もある（例えば、特許文献２，３参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３３７２４７号公報（第１０図）
【特許文献２】特開２００３−１００８１９号公報
【特許文献３】特許第４４８２０６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
高耐圧のパワーデバイス半導体は、数１００Ｖ以上の耐圧を有しており、半導体チップの表面に形成された電極からチップ端部までの距離が短い。そのため、引用文献１において、半導体チップの耐圧測定を行う際に、半導体チップの表面電極に接触したプローブ針と、半導体チップの裏面電極が接触しているステージとに対して高電圧を印加すると、半導体チップの表面電極とステージとの間で大気が絶縁破壊されて放電（大気放電、沿面放電）が発生し、半導体チップの破壊や測定装置の電源の破損などの問題があった。
【０００６】
また、大気放電は沿面距離、空間距離、大気の湿度・温度・圧力、半導体チップの表面に形成された保護膜による吸湿などによっても影響を受けるため、大気放電の発生によって耐圧が正確に測定できないという問題があった。従って、耐圧特性が不正確な半導体チップであっても、当該半導体チップをパッケージに組み立てた後でなければ評価（正確な耐圧測定）をすることができず、測定の効率を大幅に低下させる原因となっていた。
【０００７】
また、炭化珪素や窒化ガリウムなどのワイドバンドギャップ半導体の材料は、シリコーンよりも１桁大きい絶縁破壊電界を有するため、耐圧を確保するために設けられるチップの終端構造を縮小化させることが可能である。終端構造を縮小化すると、バルク中の絶縁破壊電界よりも、終端部に形成される保護膜の開口端からチップの端部までの距離における大気の絶縁破壊電界の方が小さくなり、沿面放電が生じやすくなるという問題があった。さらに、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する半導体デバイスでは、放電によってゲート酸化膜がダメージを受けるという問題もあった。
【０００８】
また、特許文献２，３は、上記の放電による半導体チップへの影響を避けるために提案された技術であるが、絶縁溶液の供給や排出を行うための設備が必要であるためコストがかかり、安価に半導体チップの電気特性の測定を行うことができないという問題があった。
【０００９】
本発明は、これらの問題を解決するためになされたものであり、半導体チップの耐圧測定を大気放電を発生させずに安価に行うことが可能な半導体テスト治具およびそれを用いた耐圧測定方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明による半導体テスト治具は、プローブピンと、プローブピンを平面視で囲むように設けられた絶縁物とが配設された治具土台と、治具土台のプローブピンおよび絶縁物が配設された側の面に対向して配置され、治具土台側の面上に被検体を載置することが可能なステージとを備え、ステージに被検体を載置して治具土台とステージとが接近する方向に移動する際、プローブピンが被検体に形成された電極と接触するとともに、絶縁物が被検体およびステージの両方に接触し、絶縁物は、被検体およびステージと対向する面に薄膜コーティングが施されていることを特徴とする。
【００１１】
また、本発明による耐圧測定方法は、プローブピンと、プローブピンを平面視で囲むように設けられた絶縁物とが配設された治具土台と、治具土台のプローブピンおよび絶縁物が配設された側の面に対向して配置され、治具土台の面上に被検体を載置することが可能なステージとを備えた半導体テスト治具を用いて被検体の耐圧を測定する耐圧測定方法であって、（ａ）ステージに被検体を載置する工程と、（ｂ）工程（ａ）の後、治具土台とステージとが接近する方向に移動し、プローブピンが被検体に形成された電極と接触するとともに、絶縁物が被検体およびステージに順次に押し当てられて両者に接触する工程と、（ｃ）プローブピンとステージとに電圧を印加して被検体の耐圧を測定する工程とを備え、絶縁物は、被検体およびステージと対向する面に薄膜コーティングが施されている。
【発明の効果】
【００１２】
本発明によると、ステージに被検体を載置して治具土台とステージとが接近する方向に移動する際、プローブピンが被検体に形成された電極と接触するとともに、絶縁物が被検体およびステージの両方に接触し、絶縁物は、被検体およびステージと対向する面に薄膜コーティングが施されているため、半導体チップの耐圧測定を大気放電を発生させずに安価に行うことが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１による半導体テスト治具の構成の一例を示す図である。
【図２】本発明の実施の形態１による半導体テスト治具の構成の一例を示す図である。
【図３】本発明の実施の形態１によるサセプタの形状の一例を示す図である。
【図４】本発明の実施の形態２による半導体テスト治具の構成の一例を示す図である。
【図５】本発明の実施の形態３による半導体テスト治具の構成の一例を示す図である。
【図６】本発明の実施の形態３による半導体テスト治具の構成の一例を示す図である。
【図７】前提技術による半導体テスト治具の構成の一例を示す図である。
【発明を実施するための形態】
【００１４】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１５】
まず、本発明の前提となる技術（前提技術）について説明する。
【００１６】
〈前提技術〉
図７は、前提技術による半導体テスト治具の構成の一例を示す図である。図７に示すように、前提技術による半導体テスト治具は、サセプタ１（治具土台）、プローブピン３、および下電極ステージ７（ステージ）を備えている。サセプタ１にはプローブピン３が設けられており、下電極ステージ７には終端部に保護膜６が形成された半導体チップ４（被検体）が載置されている。なお、図７は、半導体チップ４に対して耐圧測定（テスト）を行うときの状態を示しており、耐圧測定を行うときはプローブピン３が半導体チップ４の表面に形成された表面電極５と接触する。
【００１７】
図７に示す前提技術による半導体テスト治具では、半導体チップ４の終端部に形成された保護膜６が縮小化すると、表面電極５と下電極ステージ７のサセプタ１側の面との絶縁距離が近くなり、半導体チップ４の終端部で放電が生じるという問題がある。
【００１８】
本発明は、上記の問題を解決するためになされたものであり、以下に詳細を説明する。
【００１９】
〈実施の形態１〉
図１は、本発明の実施の形態１による半導体テスト治具の構成の一例を示す図である。なお、図１は、本実施の形態１による半導体テスト治具を用いた耐圧測定（テスト）を行うときの状態を示している。図１に示すように、本実施の形態１による半導体テスト治具は、プローブピン３と、プローブピン３を平面視で中空に囲むように設けられた絶縁物２とが配設されたサセプタ１（治具土台）と、サセプタ１のプローブピン３および絶縁物２が配設された側の面に対向して配置され、サセプタ１側の面上に半導体チップ４（被検体）を載置することが可能な下電極ステージ７（ステージ）とを備えている。また、半導体チップ４には、表面（サセプタ１側の面）に表面電極５が形成され、終端部に保護膜６が設けられている。
【００２０】
以下、図１に示す半導体テスト治具を用いた耐圧測定方法について説明する。
【００２１】
まず、下電極ステージ７に半導体チップ４を載置する。図１では、半導体チップ４を下電極ステージ７に載置することによって、半導体チップ４の裏面電極（表面電極５に対向して形成された電極（図示せず））と下電極ステージ７とがコンタクト（接触）する。
【００２２】
次に、サセプタ１と下電極ステージ７とが接近する方向に移動し、プローブピン３が半導体チップ４に形成された表面電極５と接触するとともに、絶縁物２が半導体チップ４および下電極ステージ７に順次に押し当てられて両者（両方）に接触する。図１では、プローブピン３は半導体チップ４の表面電極５とコンタクトし、絶縁物２は半導体チップ４の保護膜６、保護膜６が形成される半導体チップ４の表面に続く側面、および下電極ステージ７にコンタクトする。ここで、半導体チップ４は厚みが４０〜５００μｍ程度である。次に、プローブ３と下電極ステージ７とに高電圧を印加して半導体チップ４の耐圧を測定することによって、耐圧特性を検査する。
【００２３】
上記の半導体チップ４の耐圧測定において、絶縁物２は、ＪＩＳＫ６２５３準拠のタイプＥデュロメータによって測定される硬さが５〜３０であり、かつ、高絶縁性を有するようにしてもよい。このように、絶縁物２の硬さを規定することによって、半導体チップ４に対する圧迫によるダメージを無くすことができる。また、絶縁物２の弾性力を利用して絶縁物２と、保護膜６、半導体チップ４の側面、および下電極ステージ７とを密着させている。
【００２４】
また、絶縁物２の厚み（絶縁物２のサセプタ１から突出した部分の長さ）は、プローブピン３のサセプタ１から突出した部分の長さと、プローブピン３の押し付け量（ストローク）との差の１．０〜２．０倍としてもよい。図２（ａ）は耐圧測定（テスト）を行うときの状態を示しており、図２（ｂ）は耐圧測定（テスト）を行っていないときの状態を示している。図２（ｂ）に示すように、絶縁物２の厚みは、プローブピン３のサセプタ１から突出した部分の長さをａ＋ｂとし、プローブピン３の押し付け量をａとすると、（１．０〜２．０）×ｂとなる。なお、本実施の形態１による絶縁物２の厚みは２．５〜８．５ｍｍ程度である。このように、絶縁物２の厚みを規定することによって、半導体チップ４に対する圧迫によるダメージを無くすことができる。
【００２５】
また、プローブピン３の長さ（プローブピン３のサセプタ１から突出した部分の長さ）は３．０〜１０．００ｍｍであり、かつ、プローブピン３の押し付け量（ストローク）は０．５〜６．０ｍｍとしてもよい。このように、プローブピン３の長さと押し付け量とを規定することによって、半導体チップ４に対する圧迫によるダメージを無くすことができる。
【００２６】
以上のことから、パッケージに実装する前のチップ（半導体チップ４）の状態で耐圧測定を行う際において、絶縁物２と半導体チップ４および下電極ステージ７がコンタクト（接触）するため、半導体チップ４の表面電極５と下電極ステージ７とが分離される。従って、半導体チップ４の表面電極５と下電極ステージ７との絶縁距離が長くなるため、大気放電（沿面放電）を発生させずに１０ｋＶ程度までの耐圧測定を行うことができる。また、絶縁溶液を用いた装置よりも安価に測定を行うことができる。
【００２７】
なお、本実施の形態１において、サセプタ１と下電極ステージ７とが接近する方向に移動する際、下電極ステージ７を固定してサセプタ１が下降してもよく、サセプタ１を固定して下電極ステージ７が上昇してもよく、あるいは、サセプタ１および下電極ステージ７の各々が下降・上昇してもよい。
【００２８】
また、プローブ３は、スプリングプローブ（例えば、特開平１０−２５３６６０号公報を参照）、ワイヤープローブ（例えば、特開２００９−４７５１２号公報を参照）、あるいは積層プローブ（例えば、特開２０１０−２５６２５５号公報を参照）のいずれかであってもよく、これらを含む垂直式のプローブであればいかなるものであってもよい。
【００２９】
また、絶縁物２の材料は、シリコーン（ジメチルポリシロキサン）系ゴム、有機系ポリマー（ポリテトラフルオロエチレン等）、あるいは有機・無機ハイブリッドポリマーのいずれかを用いてもよい。これらを用いることによって、２５０℃程度の高温にも耐えることができ、高温でのテストにも適用可能となる。
【００３０】
また、絶縁物２は、半導体チップ４および下電極ステージ７と対向する面に薄膜コーティングを施してもよい。例えば、上記の絶縁物２の厚みを規定した場合において、絶縁物２はタック性（密着性）があり、テスト後の離脱時に絶縁物２と半導体チップ４および下電極ステージ７との離脱性が悪い（すなわち、密着性が高い）。従って、絶縁物２に薄膜コーティングを施すことによって、テスト時には絶縁物２と半導体チップ４および下電極ステージ７との密着性を確保し、テスト後の離脱時には絶縁物２と半導体チップ４および下電極ステージ７との離脱性を高めることができる（すなわち、密着性を低減することができる）。なお、薄膜コーティングの材料は、シリコーン系あるいはウレタン系の材料を含むようにしてもよい。
【００３１】
また、図３に示すように、サセプタ１は、絶縁物２の形状に対応するざぐり溝８を有してもよい。すなわち、絶縁物２の配設位置を規定する溝を有してもよい。ざぐり溝８を有することによって、ざぐり溝８のない平面上に絶縁物２を設置する場合に比べて絶縁物２をサセプタ１に対して容易に精度良く着脱することができ、本実施の形態１による半導体テスト治具のメンテナンス（絶縁物２の交換）の効率の向上を図ることができる。
【００３２】
また、本実施の形態による半導体テスト治具は、半導体チップ４として炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体に有効である。特に、終端構造が縮小化されたワイドバンドギャップ半導体に対するテスト時には、ワイドバンドギャップ半導体に高電圧が印加されると終端部で放電が生じやすくなるが、そのような場合に本実施形態による半導体テスト治具は有効である。
【００３３】
また、本実施の形態１では、半導体テスト治具による耐圧測定方法について説明したが、耐圧測定に限らず、パッケージに実装する前のチップの状態での他の電気特性の測定にも有用である。
【００３４】
〈実施の形態２〉
図４は、本発明の実施の形態２による半導体テスト治具の構成の一例を示す図である。なお、図４は、本実施の形態２による半導体テスト治具を用いた耐圧測定（テスト）を行うときの状態を示している。
【００３５】
図４に示すように、本実施の形態２による半導体テスト治具では、絶縁物２が、半導体チップ４（被検体）のサセプタ１（治具土台）の面と、当該面に続く側面の少なくとも一部（図４では、側面上部）と、下電極ステージ７（ステージ）とに接触することを特徴としている。すなわち、テスト時において、絶縁物２と半導体チップ２の側面との間に空間が生じていることを特徴としている。その他の構成および動作は、実施の形態１と同様であるため、ここでは説明を省略する。
【００３６】
上記のように、テスト時に絶縁物２と半導体チップ４の側面との間に空間が生じたとしても、実施の形態１と同様の効果が得られる。
【００３７】
〈実施の形態３〉
図５，６は、本発明の実施の形態３による半導体テスト治具の構成の一例を示す図である。なお、図５，６は、本実施の形態３による半導体テスト治具を用いた耐圧測定（テスト）を行うときの状態を示している。
【００３８】
図５に示すように、絶縁物２は、保護膜６、半導体チップ４の側面、および下電極ステージ７に加えて、表面電極５の外周部にもコンタクト（接触）している。また、図６に示すように、プローブピン３は、絶縁物２により平面視で中実に囲まれている。すなわち、図５，６に示すように、本実施の形態３による半導体テスト治具では、絶縁物２が半導体チップ４の表面電極５にもコンタクトすることを特徴としている。その他の構成および動作は、実施の形態１と同様であるため、ここでは説明を省略する。
【００３９】
上記のように、テスト時に絶縁物２が半導体チップ４の表面電極５にコンタクト（接触）していても、実施の形態１と同様の効果が得られる。
【００４０】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００４１】
１  サセプタ、２  絶縁物、３  プローブピン、４  半導体チップ、５  表面電極、６  保護膜、７  下電極ステージ、８  ざぐり溝。
【図１】
0005687172.tif 000002
【図２】
0005687172.tif 000003
【図３】
0005687172.tif 000004
【図４】
0005687172.tif 000005
【図５】
0005687172.tif 000006
【図６】
0005687172.tif 000007
【図７】
0005687172.tif 000008