(57)【特許請求の範囲】
【請求項１】
モータに取り付けられた速度検出手段から前記モータの速度に比例する周波数の検出信号が入力されるとともに、外部から目標速度に相当する周波数を有する基準信号が入力され、前記検出信号の周期と前記基準信号の周期とを比較して前記モータの速度を可変制御するモータ制御回路であって、
前記検出信号の周期と前記基準信号の周期との差に応じた周期誤差信号を出力する周期誤差信号出力手段と、前記周期誤差信号に速度ゲインを乗算して得られる速度誤差信号を出力する速度誤差信号出力手段と、前記速度誤差信号出力手段が備える所定の速度ゲインを補正するゲイン補正手段と、を備えており、前記ゲイン補正手段は、予め設定された補正基準周期を有し、前記基準信号の周期に対する前記補正基準周期の比を補正量とし、該補正量を２乗して前記所定の速度ゲインに乗算することにより、前記モータの速度が前記目標速度に近い定常状態での近似に基づいて、前記所定の速度ゲインを補正することを特徴とするモータ制御回路。
【請求項２】
前記基準信号の位相と前記検出信号の位相の差に応じた位相差信号に位相ゲインを乗算して得られる位相誤差信号を出力する位相誤差信号出力手段をさらに備え、前記補正手段は、前記補正量を前記位相誤差信号出力手段が備える所定の位相ゲインに乗算することにより前記所定の位相ゲインを補正することを特徴とする請求項１に記載のモータ制御回路。
【請求項３】
前記検出信号が入力され、基準クロックに基づいて計数された前記検出器信号の周期に相当する検出周期カウント値を出力する周期検出カウンタと、前記基準信号が入力され、前記基準クロックに基づいて計数された前記基準信号の周期に相当する基準周期カウント値を出力する周期検出カウンタと、前記検出信号と前記基準信号が入力され、前記基準クロックに基づいて計数された前記基準信号の位相と前記検出信号の位相の差に相当する位相差カウント値を出力する位相検出カウンタと、を備えており、
前記周期誤差出力手段は、前記検出周期カウント値と前記基準周期カウント値との差分演算により前記周期誤差信号を算出する差分演算手段を有し、前記ゲイン補正手段は、前記補正基準周期を、該補正基準周期に対応する補正基準カウント値として有するとともに、前記補正基準カウント値を前記基準周期カウント値で除算することにより前記補正量を算出する除算手段と、算出された前記補正量を２乗する２乗演算手段とを有することを特徴とする請求項２に記載のモータ制御回路。
【請求項４】
前記ゲイン補正手段は、前記目標速度が属する複数の速度域のそれぞれに応じて予め設定された複数の前記補正基準周期を有することを特徴とする請求項１から３のいずれか１項に記載のモータ制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータの回転速度を可変制御するモータ制御回路に関する。
【背景技術】
【０００２】
近年、複写機やページプリンタ等のＯＡ機器は、カラー化、精細化、デジタル化が進んでおり、それに伴って、これらの機器に使用されるモータは、広い回転速度範囲で、かつ、高い回転速度精度で動作することが求められている。このようなモータを制御する制御回路には、広い回転速度範囲内の各回転数において、最適な制御性能を備えることが要求される。
【０００３】
従来、モータの速度及び位相をデジタル的に制御するために、図３に示すようなデジタルサーボ回路１００が提案されている（例えば、特許文献１参照）。図３に示すデジタルサーボ回路１００は、ＶＴＲに用いられるドラムモータ１０２及びキャプスタンモータ１０３の速度及び位相を制御するモータ制御回路の例である。
このデジタルサーボ回路１００が備えるサーボＩＣ１１７には、端子１０４ａ、１０４ｂから、ドラムモータ１０２の速度及び位相と対応する検出信号がそれぞれ供給され、スピードサーボ回路１１９からの出力が乗算器１２３を介してミキサー１２７に供給されるとともに、位相サーボ回路１２０の出力がデジタルフィルタ及び乗算器２４を介してミキサー１２７に供給される。そして、ミキサー１２７の出力に現れるＰＷＭ信号がローパスフィルタ１０９及びドライブアンプ１１５を介してドラムモータ１０２に加えられる（尚、キャプスタンモータ１０３についても同様であるため、その説明は省略する）。
【０００４】
そして、デジタルサーボ回路１００では、スピードサーボ回路１１９、１２１及び位相サーボ回路１２０、１２２に対する、ＶＴＲの動作状態に応じた制御ゲイン（すなわち、係数ＫＤＳ、ＫＤＰ、ＫＯＳ、ＫＯＰ）を、外部のマイクロプロセッサ１１８から与える構成とすることによって、サーボＩＣ１１７の出力側での調整箇所をなくして部品点数を低減し、また、デジタルサーボ回路１００の高性能化及び調整の自動化を達成することが図られている。
【０００５】
さらに、モータ制御回路において、広範囲に変化する速度の制御を行う場合、速度可変範囲内の各速度に対して、それぞれ最適な制御ゲインを設定する必要があることが知られている。図４を参照して、このような制御ゲインの設定の典型的な例を説明すれば、次の通りである。
【０００６】
図４に示すモータ制御回路２００は、検出されたモータの回転速度と目標速度との偏差に対応する速度誤差信号ＳＤと、検出されたモータの位相と基準位相との偏差に対応する位相誤差信号ＰＤとを、それぞれ速度入力抵抗ＲＰＤ及び位相入力抵抗ＲＳＤを介して加算した後、加算後の信号を積分アンプ２０１により積分することによって、後続のモータ駆動回路（図示は省略する）に対する制御信号（例えば、トルク指令信号）を得るものである。
【０００７】
そして、モータ制御回路２００は、モータの低速回転時の制御ゲインを決定する低速側積分定数回路（抵抗ＲＺ１及びコンデンサＣＺ１）と、モータの高速回転時の制御ゲインを決定する高速側積分定数回路（抵抗ＲＺ２及びコンデンサＣＺ２）を備えている。低速側積分定数回路の一端は低速用積分出力端子ＩＮＴＯ１に接続され、高速側積分定数回路の一端は高速用積分出力端子ＩＮＴＯ２に接続されており、低速側積分定数回路の他端及び高速側積分定数回路の他端は、共通の積分入力端子ＩＮＴＩに接続されている。また、モータ制御回路２００は、積分アンプ２０１に対して低速用積分出力端子ＩＮＴＯ１と高速用積分出力端子ＩＮＴＯ２のいずれが接続されるかを切替える選択スイッチ２０２を備えている。
【０００８】
ここで、モータ制御回路２００では、通常、そのインタフェースを通じて外部から入力される信号により制御ゲインが選択されるように構成されており、外部から入力される信号に連動する切替え信号ＳＷに応じて、選択スイッチ２０２が低速用積分出力端子ＩＮＴＯ１と高速用積分出力端子ＩＮＴＯ２とが切替わることにより、モータの低速回転時及び高速回転時において、それぞれ適切な制御ゲインが設定されるものである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭５８−７６９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図３に示すデジタルサーボ回路１００では、制御ゲインを設定するために、外部のマイクロプロセッサ１１８（または、メモリ）を要するものである。また、図４に示すモータ制御回路２００では、対応する速度域（例えば、高速域及び低速域）毎に専用の積分定数回路を備えているため、積分定数回路毎にそれを構成する抵抗及びコンデンサが必要となるとともに、例えば、更に高精度な制御を実行することを目的として速度域を細分化する等の理由により速度域数を増加させた場合、対応する積分定数回路も増加させざるを得ない。
【００１１】
本発明は、上記課題に鑑みてなされたものであり、モータの速度を可変制御するモータ制御回路において、設定されるモータの速度に応じた適切な制御ゲインを自動的に設定可能なモータ制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
以下の発明の態様は、本発明の構成を例示するものであり、本発明の多様な構成の理解を容易にするために、項別けして説明するものである。各項は、本発明の技術的範囲を限定するものではなく、発明を実施するための最良の形態を参酌しつつ、各項の構成要素の一部を置換し、削除し、又は、さらに他の構成要素を付加したものについても、本願発明の技術的範囲に含まれ得るものである。
【００１３】
（１）モータに取り付けられた速度検出手段から前記モータの速度に比例する周波数の検出信号が入力されるとともに、外部から目標速度に相当する周波数を有する基準信号が入力され、前記検出信号の周期と前記基準信号の周期とを比較して前記モータの速度を可変制御するモータ制御回路であって、前記検出信号の周期と前記基準信号の周期との差に応じた周期誤差信号を出力する周期誤差信号出力手段と、前記周期誤差信号に速度ゲインを乗算して得られる速度誤差信号を出力する速度誤差信号出力手段と、前記速度誤差信号出力手段が備える所定の速度ゲインを補正するゲイン補正手段と、を備えており、前記ゲイン補正手段は、予め設定された補正基準周期を有し、前記基準信号の周期に対する前記補正基準周期の比を補正量とし、該補正量を２乗して前記所定の速度ゲインに乗算することにより、前記モータの速度が前記目標速度に近い定常状態での近似に基づいて、前記所定の速度ゲインを補正することを特徴とするモータ制御回路（請求項１）。
【００１４】
本項に記載のモータ制御回路によれば、外部から入力される基準信号の周期（目標速度）の変動に応じて、速度ゲインを自動的に補正することが可能となり、モータの速度を可変制御するモータ制御回路において、目標速度の変動に伴ってモータの速度が変動する際に、それぞれの速度における制御特性を最適化することが可能となる。
また、本項に記載のモータ制御回路では、目標速度に応じた速度ゲインの補正がモータ制御回路の内部で自動的に行われるため、速度ゲインの切替信号を外部から入力するためのインタフェース等を要することなく、簡素かつ安価な構成により、制御特性の最適化を実施することができる。
【００１５】
（２）（１）項に記載のモータ制御回路において、前記基準信号の位相と前記検出信号の位相の差に応じた位相差信号に位相ゲインを乗算して得られる位相誤差信号を出力する位相誤差信号出力手段をさらに備え、前記補正手段は、前記補正量を前記位相誤差信号出力手段が備える所定の位相ゲインに乗算することにより前記所定の位相ゲインを補正することを特徴とするモータ制御回路（請求項２）。
【００１６】
本項に記載のモータ制御回路によれば、外部から入力される基準信号の周期の変動に応じて、速度ゲイン及び位相ゲインを自動的に補正することが可能となり、モータの速度を可変制御するモータ制御回路において、目標速度の変動に伴ってモータの速度が変動する際に、それぞれの速度における制御特性を、さらに効果的に最適化することが可能となる。
【００１７】
（３）（２）項に記載のモータ制御回路において、前記検出信号が入力され、基準クロックに基づいて計数された前記検出器信号の周期に相当する検出周期カウント値を出力する周期検出カウンタと、前記基準信号が入力され、前記基準クロックに基づいて計数された前記基準信号の周期に相当する基準周期カウント値を出力する周期検出カウンタと、前記検出器信号と前記基準信号が入力され、前記基準クロックに基づいて計数された前記基準信号の位相と前記検出器信号の位相の差に相当する位相差カウント値を出力する位相検出カウンタと、を備えており、前記周期誤差出力手段は、前記検出周期カウント値と前記基準周期カウント値との差分演算により前記周期誤差信号を算出する差分演算手段を有し、前記ゲイン補正手段は、前記補正基準周期を、該補正基準周期に対応する補正基準カウント値として有するとともに、前記補正基準カウント値を前記基準周期カウント値で除算することにより前記補正量を算出する除算手段と、算出された前記補正量を２乗する２乗演算手段とを有することを特徴とするモータ制御回路（請求項３）。
【００１８】
本項に記載のモータ制御回路によれば、外部から入力される基準信号の周期の変動に応じて、速度ゲイン及び位相ゲインを自動的に補正することが可能なモータ制御回路を、アナログ回路（例えば、積分アンプ、抵抗、コンデンサ）を使用しない完全なデジタル処理回路として構成することが可能となる。特に、モータ制御回路を集積回路（ＩＣ）とする場合、より多くのデジタル回路を少ない面積で構成する微細加工プロセスを活用して、高性能のモータ制御回路を、チップ面積が小さくかつ低コストのＩＣにより実現することが可能となる。
【００１９】
（４）（１）〜（３）のいずれか１項に記載のモータ制御回路において、前記ゲイン補正手段は、前記目標速度が属する複数の速度域のそれぞれに応じて予め設定された複数の前記補正基準周期を有することを特徴とするモータ制御回路（請求項４）。
【００２０】
本項に記載のモータ制御回路によれば、速度可変範囲が広いモータについて、柔軟かつ容易に最適な速度ゲイン及び位相ゲインの補正を実施することが可能となる。
【発明の効果】
【００２１】
本発明に係るモータ制御回路は、以上のように構成したため、モータの速度を可変制御するモータ制御回路において、設定されるモータ速度に応じた適切な制御ゲインが自動的に設定され、その制御特性を最適化することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態におけるモータ制御回路を含むモータ駆動システムを模式的に示すブロック図である。
【図２】本発明の一実施形態におけるモータ制御回路の要部を示す機能ブロック図である。
【図３】従来のモータ制御回路の一例を示す回路構成図である。
【図４】従来のモータ制御回路の別の例を示す回路構成図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について、添付図面に基づいて説明する。
図１は、本実施形態におけるモータ制御回路１０が好適に適用されるモータ駆動システムを模式的に示す図である。図１に示すモータ駆動システムは、モータ（例えば、ブラシレスモータ）１２とモータ制御回路１０とを含み、モータ１２には、速度検出手段として周波数発電機（Frequency Generator。以下、ＦＧともいう）１４が取り付けられている。モータ制御回路１０には、ＦＧ１４からモータ１２の速度（回転速度）に比例する周波数の検出信号（以下、ＦＧ信号ともいう）が入力されるとともに、外部（例えば、モータ制御回路１０の上位システム）から基準信号ＥＸＣが入力される。
【００２４】
図１に示すモータ駆動システムにおいて、基準信号ＥＸＣは、モータの目標速度に相当する周波数を有する信号であり、例えばモータ１２の様々な動作状況に応じて、この周波数（すなわち、目標速度）を変動させることが想定されている。そして、モータ制御回路１０は、ＦＧ信号の周期と基準信号ＥＸＣの周期とを比較して、モータ１０の速度を可変制御するものであり、以下、図２を参照して、モータ制御回路１０の構成について詳述する。
【００２５】
図２は、本実施形態におけるモータ制御回路１０の要部を示す機能ブロック図である。モータ制御回路１０は、ＦＧ信号が入力される周期検出カウンタ１６、基準信号ＥＸＣが入力される周期検出カウンタ１８、ＦＧ信号及び基準信号ＥＸＣが入力される位相検出カウンタ２４を備えており、周期検出カウンタ１６、１８及び位相検出カウンタ２４には、一定周期の共通の基準クロックＣＬＫが供給される。
ここで、モータ制御回路１０は、好ましくは、その内部に基準クロックＣＬＫの発生手段（図示は省略する）を備えるものであるが、本発明に係るモータ制御回路１０は、その外部から基準クロックＣＬＫが入力されるものであってもよい。
【００２６】
モータ制御回路１０は、また、差分演算手段２０からなる周期誤差信号出力手段、所定の速度ゲインＫｆを備える乗算手段２２からなる速度誤差信号出力手段、所定の位相ゲインＫｐを備える乗算手段２６からなる位相誤差信号出力手段を備え、さらに、除算手段２８及び２乗演算手段３０を含むゲイン補正手段を備えている。
【００２７】
本実施形態において、周期検出カウンタ１６、１８は、入力信号の周期を基準クロックＣＬＫに基づいて計数し、計数された値（カウント値）を出力するものである限り、その具体的構成は、任意の適切な構成とすることができる。例えば、周期検出カウンタ１６、１８は、基準クロックＣＬＫを構成する各パルス信号の入力毎にカウントアップされるフリーランカウンタと、入力信号の立ち上がりを検出して、その時点におけるフリーランカウンタのカウント値を保持するインプットキャプチャレジスタを備えており、引き続く２つの時点に保持されたカウント値の差を算出することによって、入力信号の１周期間に入力された基準クロックＣＬＫのパルス数を、入力信号の周期に相当するカウント値として出力するものであってもよい。
【００２８】
同様に、本実施形態において、位相検出カウンタ２４は、２つの入力信号の位相差を基準クロックＣＬＫに基づいて計数し、計数された値（カウント値）を出力するものである限り、その具体的構成は、任意の適切な構成とすることができる。例えば、位相検出カウンタ２４は、周期検出カウンタ１６、１８と同様のフリーランカウンタとインプットキャプチャレジスタを備え、一方の入力信号の立ち上がり時と他方の入力信号の立ち上がり時におけるカウント値の差を算出し、その算出された値を、２つの入力信号の位相差に相当するカウント値として出力するものであってもよい。
【００２９】
モータ制御回路１０では、ＦＧ信号が入力される周期検出カウンタ１６から、ＦＧ信号の周期に相当する検出周期カウント値ＦＧ＿ｃｏｕｎｔが出力され、基準信号ＥＸＣが入力される周期検出カウンタ１８から、基準信号ＥＸＣの周期に相当する基準周期カウント値ＥＸＣ＿ｃｏｕｎｔが出力される。そして、検出周期カウント値ＦＧ＿ｃｏｕｎｔと基準周期ＥＸＣ＿ｃｏｕｎｔは差分演算手段２０に入力され、差分演算手段２０は、検出周期カウント値ＦＧ＿ｃｏｕｎｔと基準周期カウント値ＥＸＣ＿ｃｏｕｎｔの差分を算出し、得られた値を周期誤差信号として出力する。次いで、この周期誤差信号は、乗算手段２２に入力され、乗算手段２２は、周期誤差信号に（後述するように補正された）速度ゲインを乗算して得られた値を、速度誤差信号として出力する。
【００３０】
また、モータ制御回路１０において、位相検出カウンタ２４からは、位相差信号として、ＦＧ信号と基準信号ＥＸＣとの位相差に相当する位相差カウント値ＰＨ＿ｃｏｕｎｔが出力される。次いで、この位相差信号は、乗算手段２６に入力され、乗算手段２６は、位相差信号に（後述するように補正された）位相ゲインを乗算して得られた値を、位相誤差信号として出力する。
【００３１】
尚、モータ制御回路１０は、乗算手段２２及び乗算手段２６からそれぞれ出力される速度誤差信号及び位相誤差信号に基づいて、モータ１２を駆動する周知の駆動回路（図示は省略する）を備えるものであってもよい。
【００３２】
ここで、モータ制御回路１０のゲイン補正手段は、予め設定された補正基準周期を有しており、基準信号ＥＸＣの周期に対する補正基準周期の比（すなわち、補正基準周期／基準信号ＥＸＣの周期）である補正量を用いて、乗算手段２２が備える所定の速度ゲインＫｆに対して補正量の２乗を乗算することによって速度ゲインを補正し、かつ、乗算手段２６が備える所定の位相ゲインＫｐに対して補正量を乗算することによって位相ゲインを補正するものである。
【００３３】
具体的には、モータ制御回路１０において、ゲイン補正手段は、補正基準周期を、対応する補正基準カウント値Ｒｅｆ＿ｃｏｕｎｔとして保持している。そして、ゲイン補正手段において、基準周期カウント値ＥＸＣ＿ｃｏｕｎｔと補正基準カウント値Ｒｅｆ＿ｃｏｕｎｔが除算手段２６に入力され、除算手段２６では、「Ｒｅｆ＿ｃｏｕｎｔ／ＥＸＣ＿ｃｏｕｎｔ」により補正量が算出される。そして、この補正量は、２乗演算手段３０により２乗された後、乗算手段２２が備える速度ゲインＫｆに対して乗算され、これによって、速度ゲインＫｆが補正される。また、乗算手段２６については、位相ゲインＫｐに対して直接補正量が乗算され、これによって、位相ゲインＫｐが補正される。
【００３４】
このように、モータ制御回路１０では、速度ゲインＫｆ及び位相ゲインＫｐが、基準信号ＥＸＣの周期（基準周期カウント値ＥＸＣ＿ｃｏｕｎｔ）に応じて自動的に補正されるため、基準信号ＥＸＣの周期（すなわち、外部から入力される目標速度）が変動する場合でも、それぞれの速度に対して適切な速度ゲイン及び位相ゲインが設定され、その制御特性を最適化することができる。
【００３５】
尚、本発明は、理論によって限定されるものではないが、速度ゲインＫｆを上記補正量の２乗により補正する点について説明すれば、次の通りである。
一般に、速度誤差は、速度誤差＝モータ速度−目標速度として定義され、
速度誤差＝モータ速度−目標速度
＝（１／ＦＧ信号の周期−１／基準信号ＥＸＣの周期）×係数
＝（周期誤差／（ＦＧ信号の周期×基準信号ＥＸＣの周期））×係数
と表される（但し、周期誤差＝（基準信号ＥＸＣの周期−ＦＧ信号の周期））。
したがって、乗算手段２２において、そのゲインに「１／（ＦＧ信号の周期×基準信号ＥＸＣの周期）」の因子を含めることにより、単に周期誤差に対して所定のゲインを乗算するよりも、高精度に速度誤差を得ることができる。
そこで、本発明では、モータ速度が目標速度に近い定常状態では、１／（ＦＧ信号の周期×基準信号ＥＸＣの周期）≒１／（基準信号ＥＸＣの周期）２と近似できることに基づいて、上記補正量を２乗するという簡易な手段により、望ましい速度ゲインＫｆの補正を達成するものである。
【００３６】
さらに、モータ制御回路１０のゲイン補正手段では、上述したように、速度ゲインＫｆ及び位相ゲインＫｐ補正する補正量として、「１／基準信号ＥＸＣの周期」自体ではなく、「補正基準周期／基準信号ＥＸＣの周期」（Ｒｅｆ＿ｃｏｕｎｔ／ＥＸＣ＿ｃｏｕｎｔ）が用いられている（これは、「１／補正基準周期」に比例する補正基準速度を設定し、「１／基準信号ＥＸＣの周期」に比例する目標速度を補正基準速度により正規化した値を、補正における目標速度として用いることに相当する）。この構成は、以下に説明するように、特に、速度可変範囲の広いモータの制御において有利なものである。
【００３７】
すなわち、速度可変範囲の広いモータの制御では、目標速度が属する複数の速度域（例えば、低速域、中速域、高速域等）のそれぞれに応じて、モータ制御回路に異なる制御特性が要求される場合がある。このような要求に対して、モータ制御回路１０は、複数の速度域のそれぞれに応じて適切な複数の補正基準周期（例えば、低速域用、中速域用、高速域用のそれぞれの補正基準周期）を備え、目標速度が属する速度域に応じて、補正量の算出に使用する補正基準周期（具体的には、対応する補正基準カウント値Ｒｅｆ＿ｃｏｕｎｔ）を切替えるように構成されるものであってもよい。
その際、モータ制御回路１０は、補正基準周期の切替えを、基準信号ＥＸＣの周期（基準周期カウント値ＥＸＣ＿ｃｏｕｎｔ）と連動して、自動的に行うように構成されていることが望ましい。
【００３８】
これによって、目標速度が広範囲に変動する場合でも、モータ制御回路１０の制御特性が最適化されるように、制御ゲイン（速度ゲイン及び位相ゲイン）の補正量を柔軟かつ容易に切替えることが可能となる。しかも、速度域数が増加した場合でも、モータ制御回路１０の部品点数を増加させる必要はなく、ゲイン補正手段にデータとして保持される補正基準周期を増加させることにより、容易に対応可能である。
【００３９】
以上のように構成されたモータ制御回路１０は、ＦＧ信号の周期、基準信号ＥＸＣの周期、及び、ＦＧ信号と基準信号ＥＸＣの位相差を、カウント値（すなわち、数値データ）として取り込み、以後の処理は、全て数値データの演算処理として実行可能なものであるため、アナログ回路を使用しない、完全なデジタル処理回路として実現することができる。その際、モータ制御回路１０の各構成要素は、図２を参照して説明した各機能ブロックの機能を果たす限り、任意の適切なハードウェアまたはソフトウェア、あるいはその組合せによって実現することが可能である。モータ制御回路１０のこのような特徴は、特にモータ制御回路１０を集積回路（ＩＣ）とする場合、高性能のモータ制御回路を、チップ面積が小さくかつ低コストのＩＣにより実現する上で、有利なものである。
【００４０】
以上、本発明を好ましい実施形態に基づいて説明したが、本発明は上述した実施形態に限定されるものではない。例えば、本発明は、モータ制御回路の任意の構成要素を、同等の機能を有するアナログ回路により構成する場合を含むものである。
【符号の説明】
【００４１】
１０：モータ制御回路、１２：モータ、１４：周波数発電機（速度検出手段）、１６，１８：周期検出カウンタ、２０：差分演算手段（周期誤差信号出力手段）、２２：乗算手段（速度誤差信号出力手段）、２４：位相検出カウンタ、２６：乗算手段（位相誤差信号出力手段）、２８：除算手段、３０：２乗演算手段
【図１】
0005715808.tif 000002
【図２】
0005715808.tif 000003
【図３】
0005715808.tif 000004
【図４】
0005715808.tif 000005