(57)【特許請求の範囲】
【請求項１】
ハイサイドドライバ駆動用の高電圧生成回路を構成する複数の能動素子を集積回路に内蔵するとともに、複数の電源電圧を元に定まる複数の動作モードに対応して前記高電圧生成回路の前記能動素子の開閉状態を制御して昇圧比を設定できるようにすると共に、
前記高電圧生成回路の前記複数の能動素子は前記動作モードによってその開閉状態が制御されて電圧特性が設定され、
更に、前記高電圧生成回路の出力電圧が前記電源電圧よりも所定の電圧だけ上回る制限電圧値に制御され、
前記制限電圧は、電源電圧が高い電源に対応する動作モードの時に比較して、電源電圧が低い電源に対応する動作モードの方が高く設定されることを特徴とするアクチュエータ駆動半導体ディバイス。
【請求項２】
請求項１に記載のアクチュエータ駆動半導体ディバイスにおいて、
前記集積回路は外部より前記複数の動作モードを入力するための制御用ピンを有し、前記制御ピンを介して前記動作モードが設定されることを特徴とするアクチュエータ駆動半導体ディバイス。
【請求項３】
請求項１に記載のアクチュエータ駆動半導体ディバイスにおいて、
前記集積回路は外部より通信手段を介して前記複数の動作モードが設定されるレジスタを有し、前記レジスタによって前記動作モードが設定されることを特徴とするアクチュエータ駆動半導体ディバイス。
【請求項４】
請求項１に記載のアクチュエータ駆動半導体ディバイスにおいて、
前記集積回路は外部より入力される電圧を検出する電圧検出手段を有し、前記電圧検出手段によって検出された電圧に基づいて前記動作モードが設定されることを特徴とするアクチュエータ駆動半導体ディバイス。
【請求項５】
請求項１に記載のアクチュエータ駆動半導体ディバイスにおいて、
前記高電圧生成回路の動作周波数は前記動作モードにより設定されることを特徴とするアクチュエータ駆動半導体ディバイス。
【請求項６】
請求項１に記載のアクチュエータ駆動半導体ディバイスにおいて、
前記高電圧生成回路がチャージポンプであることを特徴とするアクチュエータ駆動半導体ディバイス。
【請求項７】
請求項１に記載のアクチュエータ駆動半導体ディバイスにおいて、
前記集積回路は、出力値を設定値になるように制御する制御ループを有し、前記動作モードによって前記制御ループのゲインが設定されることを特徴とするアクチュエータ駆動半導体ディバイス。
【請求項８】
請求項１に記載のアクチュエータ駆動半導体ディバイスにおいて、
前記電源電圧に対応する動作モードが電源電圧１２V及び電源電圧２４Vに対応することを特徴とするアクチュエータ駆動半導体ディバイス。
【請求項９】
ハイサイドドライバ駆動用の高電圧生成回路を構成する複数の能動素子を集積回路に内蔵するとともに、複数の電源電圧を元に定まる複数の動作モードに対応して前記高電圧生成回路の前記能動素子の開閉状態を制御して昇圧比を設定できるようにすると共に、前記集積回路は出力値をデジタル値に変換するアナログ／デジタル変換器を有し、前記動作モードによって前記アナログ／デジタル変換器への入力ゲインが設定されることを特徴とするアクチュエータ駆動半導体ディバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクチュエータ駆動半導体ディバイスに係り、特に複数の電源電圧に対応可能なアクチュエータ駆動半導体ディバイスに関するものである。
【背景技術】
【０００２】
エンハンスメント特性を有するＮ−ＭＯＳを用いたハイサイドドライバは、ソース端子に接続された駆動対象である負荷（アクチュエータ）にほぼ電源電圧（バッテリー電圧ＶＢ）と同電位の出力電圧を印加するため、ゲート端子に電源電圧よりも高い制御電圧を加える必要がある。そのために、チャージポンプやブートストラップ回路により電源電圧よりも高い電圧を生成して、ゲート端子に印加する制御電圧を生成する回路を動作させている。
【０００３】
例えば、特開２００３−２４４９６６号公報（特許文献１）ではハイサイドドライバのゲート・ソース間の耐圧を越えないように、チャージポンプの出力が所定の電圧に達した場合にチャージポンプの動作を停止、または動作を減じる方法が開示されており、非特許文献１でも同様の方法によりチャージポンプの出力をＶＤＤ＋１４Ｖに制御し、さらに、チャージポンプの出力が３２．５Ｖを越えないように制御している。
【０００４】
また、TPD7210F Power MOSFET Gate Driver for 3-Phase DC Motor、 TOSHIBA、 2008-05-12（非特許文献１）によればチャージポンプにより電源電圧を３倍に昇圧している。
【０００５】
更に、“LTC1255  Dual 24V High−Side MOSFET Driver”、LT/GP 0493 10K REV 0、Linear Technology Corporation （1993）（非特許文献２）では１２Ｖのツエナダイオードでクランプすることで、ハイサイドドライバのゲート-ソース間の耐圧を越えないようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２４４９６６号公報
【非特許文献】
【０００７】
【非特許文献１】TPD7210F Power MOSFET Gate Driver for 3−Phase DC Motor、 TOSHIBA、 2008−05−12
【非特許文献２】“LTC1255  Dual 24V High−Side MOSFET Driver”、 LT/GP 0493 10K REV 0、 Linear Technology Corporation （1993）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したような特許文献１、非特許文献２、及び非特許文献３に記載の技術によれば、電源変動の影響を受けることなく負荷である、例えばアクチュエータを駆動することが可能となる。尚、非特許文献１では複数の電源電圧、例えば１２Ｖ、２４Ｖ両方の電源電圧での使用について更なる考慮が望ましい。
【０００９】
一般に、制御装置の主要部分を集積化することは、制御装置を小型化してコストを低減するために極めて有効な手段である。しかしながら、そのために必要な集積回路の開発費の増加を抑えるためには、一旦開発した集積回路をより多くの分野で活用できるようにすることが望ましい。
【００１０】
したがって、自動車や建設機械等のようにバッテリー電圧が１２Ｖ仕様や２４Ｖ仕様が存在する場合は負荷であるアクチュエータを制御する集積回路を１２Ｖ、２４Ｖ両方の電源電圧で使用可能な仕様で開発することは、多くの分野で活用できるようにする目的に適った方法である。
【００１１】
自動車や建設機械のように電源電圧（バッテリー電圧）が１２Ｖで動作する半導体ディバイスの耐圧は、オルタネータ動作中にバッテリーを取り外した時に生じるサージ（ダンプサージ）により決定されることが多い。近年ではこのダンプサージを考慮して、半導体ディバイスの耐圧は４０Ｖとされることが多い。この４０Ｖの耐圧を活用すれば、電源電圧（バッテリ電圧）２４Ｖでの動作も可能である。
【００１２】
非特許文献１では１２Ｖ系のみでの使用を想定して開発されているため、電源電圧が１８Ｖを越える電圧ではハイサイドドライバ駆動用の高電圧生成回路であるチャージポンプの出力が約３２Ｖと一定電圧となるため、ハイサイドドライバのゲート・ソース間電圧が低下し、ＯＮ抵抗が上昇してしまう課題があった。
【００１３】
また、チャージポンプの構成に関して、非特許文献１では外付け部品の数を少なくする(理想的には最小にする)点について更に考慮することが望ましいという課題もあった。尚、非特許文献１による方法ではチャージポンプを構成するダイオード、コンデンサ等の外付け部品を必要としている。
【００１４】
非特許文献２ではモノリシックＩＣでの実現について更なる考慮が望ましく、先に述べたように集積化は小型化、低コスト化の有効な手段であるが、主要部分を単一のモノリシックＩＣで実現することが最も望ましい実現手段である。このものでは第１に、集積回路のゲート駆動出力を１２Ｖのツエナダイオードでクランプしているが、この構成では集積回路に加えて、ＭＯＳ−ＦＥＴ、そしてツエナダイオードをはじめとする周辺回路が必要となる。更にゲート駆動出力回路及びこれに電源を供給するチャージポンプにより高い耐圧が必要となる。
【００１５】
非特許文献２によれば、集積回路の耐圧は４０Ｖ、想定する電源電圧の最大値は３０Ｖである。したがって、集積回路のゲート駆動出力回路は３０＋１２、即ち４２Ｖの電圧が出力され、ゲート駆動出力回路及びこれに電源を供給するチャージポンプの耐圧は少なくとも４２Ｖを上回る設計としなければならない。
【００１６】
同一の半導体チップの中で耐圧の異なる素子を形成することは可能であるが、耐圧ごとにセル（回路要素の構造）を新たに設計しなければならないため、異なる耐圧構造はなるべく少ない数に留めるのが望ましい。
【００１７】
例えば、４０Ｖ耐圧の集積回路を実現する際には通常は、論理回路用の７Ｖ耐圧、パワー回路用の４０Ｖ耐圧のセルを用意することが多い。また、４２Ｖを上回る耐圧、例えば４５Ｖの耐圧が必要な場合には、７Ｖ、４０Ｖ、４５Ｖの３種類の耐圧のセルを用意するか、７Ｖ、４５Ｖの２種類の耐圧のセルを用意し、４０Ｖ耐圧で済む箇所にも４５Ｖ耐圧のセルを適用することが考えられる。
【００１８】
前者の方法では、当該回路のためだけに特別に耐圧を高く設計したセルを用意しなければならず、開発工数、及び開発費の増加を招く。またＯＮ抵抗は耐圧の２乗に比例すると言われており、後者の方法では、必要以上に高い耐圧のセルを使用することによりＯＮ抵抗の増加を招くことになる。
【００１９】
本発明の目的は、外付け部品点数を少なくした１２Ｖ、２４Ｖ両方の電源電圧で使用可能なモノリシック構成の集積回路を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の特徴は、ハイサイドドライバ駆動用の高電圧生成回路（例えばチャージポンプ回路）を構成する能動部品を集積回路に内蔵するとともに、高電圧生成回路の昇圧比を複数の電源電圧に基づいて設定できるようにした、ところにある。
【発明の効果】
【００２１】
以上述べたように本発明によれば、１２Ｖ、２４Ｖ両方の電源電圧で使用可能な外付け部品点数を最小としたモノリシック構成の集積回路の実現が可能となり、制御システムの小型化に留まらず、開発コストの削減、製造時のスケールメリットにより低コスト化が図れる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施例になるアクチュエータ駆動半導体ディバイスの構成を示し、動作モードを制御ピンで設定する場合の構成図である。
【図２】本発明の一実施例になるアクチュエータ駆動半導体ディバイスの構成を示し、動作モードをレジスタで設定する場合の構成図である。
【図３】本発明の一実施例になるアクチュエータ駆動半導体ディバイスの構成を示し、動作モードを電源電圧で設定する場合の構成図である。
【図４】動作モードを電源電圧により設定する時の第１の例を示す特性図である。
【図５】動作モードを電源電圧により設定する時の第２の例を示す特性図である。
【図６】チャージポンプの構成を示す回路図である。
【図７】チャージポンプのＦＥＴの開閉状況を示す図である。
【図８】チャージポンプの出力電圧を示す特性図である。
【図９】チャージポンプの出力電圧を示す特性図である。
【図１０】本発明の他の実施例になるアクチュエータ駆動半導体ディバイスの構成を示し、外部電源を有する時の構成図である。
【図１１】図１０に示すチャージポンプの回路構成を示す回路図である。
【図１２】チャージポンプの出力電圧を示す特性図である。
【図１３】チャージポンプの出力電圧を示す特性図である。
【図１４】本発明の他の実施例になるアクチュエータ駆動半導体ディバイスの構成を示し、ハイサイドドライバ、ローサイドドライバを別チップとした時の構成図である。
【図１５】図１乃至図３のいずれかのアクチュエータ駆動半導体ディバイスを用いた制御装置の動作モードの毎の諸元を説明する図である。
【図１６】プリドライバの構成を示す回路図である。
【図１７】本発明の一実施例になるアクチュエータ駆動半導体ディバイスを用いた制御ループを可変とする制御装置の構成図である。
【図１８】本発明の他の実施例になるアクチュエータ駆動半導体ディバイスを用いた制御ループを可変とする制御装置の構成図である。
【図１９】制御ループを可変とする定電圧電源の構成を示す構成図である。
【図２０】制御ループを可変とするスイッチングレギュレータの構成を示す構成図である。
【図２１】制御ループを可変とする電流制御系の構成を示す構成図である。
【図２２】制御ループを可変とする電流制御系の構成を示す構成図である。
【図２３】制御ループを可変とする電流制御系の構成を示す構成図である。
【図２４】電流値スケーリング機能を有する電流制御系の構成を示す構成図である。
【図２５】電流値スケーリング機能を有する電流制御系の構成を示す構成図である。
【図２６】電流値スケーリング機能を有する電流制御系の構成を示す構成図である。
【発明を実施するための形態】
【００２３】
以下図に従い、本発明の実施例について詳細に説明するが、本発明においては複数の実施例を提案しているので、同一の参照番号は同一の構成要素、或いは類似の機能を備えた構成要素を示している。
【００２４】
図１は集積回路１にモード制御用のモード端子１Ａを設け、モード端子１Ａの設定によりハイサイドドライバ駆動用高電圧生成回路、ここではチャージポンプ回路１０の出力電圧特性を制御する実施例を示している。モード端子１Ａはここでは２本準備され、２本のモード端子１Ａに入力される「０」と「１」の組み合わせによって４つのモードが設定できる。この集積回路１は典型的にはアクチュエータ駆動半導体ディバイスとして使用されるものである。
【００２５】
集積回路１にはハイサイドドライバ１３、ローサイドドライバ１４、そしてハイサイドドライバ１３を駆動するプリドライバ１１、ローサイロドライバ１４を駆動するプリドライバ１２、プリドライバ１１に電源を供給するハイサイドドライバ１３駆動用の高電圧生成回路であるチャージポンプ回路１０が図に示すような結線構成で内蔵されている。
【００２６】
モード端子１Ａで設定されるモードは、上述したように２本のモード端子１Ａから引き出し線で示したようなモード表にあるように４モードが設定可能とされている。ここで、「ＶＢｔｙｐ」は電源電圧の種類、「ＶＢｍｉｎ」はその時に供給される最低電圧、「Ｖｃｐ」は昇圧比、「Ｃ数」は昇圧のための外付けコンデンサの数を示している。この外付けコンデンサは例えば図６に示したチャージポンプのコンデンサＣ１、Ｃ２が該当する。
【００２７】
そして、ＭＯＤＥ０ではＶＢｔｙｐが１２Ｖ、ＶＢｍｉｎが８Ｖ（一例であり８Ｖが最適値とは限らない）未満の時のモードで、チャージポンプの昇圧比Ｖｃｐは３倍で、昇圧のための外付けのコンデンサは２個必要であることを示している。
【００２８】
ＭＯＤＥ１はＶＢｔｙｐが１２Ｖ、ＶＢｍｉｎが８Ｖ〜１６Ｖ（一例であり１６Ｖが最適値とは限らない）の間の時のモードで、チャージポンプの昇圧比は２倍で、昇圧のための外の間の付けのコンデンサは１個必要であることを示している。
【００２９】
ＭＯＤＥ２はＶＢｔｙｐが２４Ｖ、ＶＢｍｉｎが８Ｖ〜１６Ｖの間の時のモードで、チャージポンプの昇圧比は２倍で、昇圧のための外付けのコンデンサは１個必要であることを示している。
【００３０】
ＭＯＤＥ３はＶＢｔｙｐが２４Ｖ、ＶＢｍｉｎが１６Ｖを越える時のモードで、チャージポンプの昇圧比は１.５倍で、昇圧のための外付けのコンデンサは２個必要であることを示している。
【００３１】
尚、チャージポンプ回路１０のモード選択による昇圧のやり方は以下に示す他のモード設定方法と同様なので図６を用いて説明する。
【００３２】
図２は集積回路１内にレジスタ１００を設け、レジスタ内のＭＯＤＥ設定によりハイサイドドライバ１３駆動用の高電圧生成回路であるチャージポンプ回路１０の出力電圧特性を制御する実施例である。
【００３３】
この実施例においても集積回路１にはハイサイドドライバ１３、ローサイドドライバ１４、そしてハイサイドドライバ１３を駆動するプリドライバ１１、ローサイロドライバ１４を駆動するプリドライバ１２、プリドライバ１１に電源を供給するハイサイドドライバ１３駆動用の高電圧生成回路であるチャージポンプ回路１０が図に示すような結線構成で内蔵されている。
【００３４】
ＣＡＮ等のシリアル通信によってモード端子１Ａからモード選択信号がレジスタ１００にセットされるとこのモード選択信号に対応したモードが設定される。このモードは図１に示したモード表と同様なモードに設定される。
【００３５】
図３は集積回路１内に電圧検出回路１０１を設け、検出した電圧によってモードを切り替えて、ハイサイドドライバ駆動用高電圧生成回路であるチャージポンプ回路１０の出力電圧特性を制御する実施例である。
【００３６】
この実施例においても集積回路１にはハイサイドドライバ１３、ローサイドドライバ１４、そしてハイサイドドライバ１３を駆動するプリドライバ１１、ローサイロドライバ１４を駆動するプリドライバ１２、プリドライバ１１に電源を供給するハイサイドドライバ１３駆動用の高電圧生成回路であるチャージポンプ回路１０が図に示すような結線構成で内蔵されている。
【００３７】
制御端子ＳＥＬと電源電圧ＶＢが入力されると電圧検出回路１０１によって入力された電圧に対応したモード選択が行われてモードが設定される。このモードは図１に示したモード表と同様なモードに設定される。
【００３８】
図４、図５は電圧検出回路１０１の検出特性を示しており、図１にあるモード表のように昇圧用コンデンサが１個だけ外付けされている場合（図示しない制御端子ＳＥＬ＝０）には図４に示すようにＭＯＤＥ１とＭＯＤＥ２の２つのモード間で所定の閾値を境に切り替え動作が行われる。この際の切り替えの閾値は電源電圧１２Ｖ、２４Ｖの時の電圧変動範囲を考慮して十分広くなるようにヒステリシスを持たせている。
【００３９】
一方、図１にあるモード表のように昇圧用コンデンサが２個外付けされている場合（図示しない制御端子ＳＥＬ＝１）にはコンデンサが１個の場合も含むので、図５に示すようにＭＯＤＥ０〜ＭＯＤＥ３の４つのモード間で所定の閾値を境に切り替え動作が行われる。この場合も、切り替えの閾値は電源電圧１２Ｖ、２４Ｖの時の電圧変動範囲を考慮して十分広くなるようにヒステリシスを持たせている。
【００４０】
次に、上記した図１乃至図３に示したモード設定に対応したチャージポンプ回路１０による出力電圧の昇圧の方法を図６において説明する。ここで、チャージポンプ回路１０は能動素子の一つであるＭＯＳ型のＦＥＴを複数個使用して構成されている
図６において、電源電圧ＶＢの入力側とチャージポンプ回路１０の出力側Ｖｃｐの間には３個のＦＥＴよりなるスイッチＳＷ１、スイッチＳＷ２、及びスイッチＳＷ３が直列に接続されている。尚、ＳＷ２は「×１.５」φ１のＯＮ／ＯＦＦクロック位相の到来時に寄生ダイオードに電流が流れないようにするためドレイン、ソースの逆向きに直列接続した２つのＭＯＳ型ＦＥＴから構成されている。
【００４１】
電源電圧ＶＢとスイッチＳＷ１のソース側の間には直列接続されたスイッチＳＷ５とスイッチＳＷ７のスイッチＳＷ５のドレイン側が接続されている。
【００４２】
直列接続された一対のスイッチＳＷ５、スイッチＳＷ７は、これも直列接続された一対のスイッチＳＷ６、スイッチＳＷ８とそれぞれ並列に接続されている。またスイッチＳＷ６のドレイン側も電源電圧ＶＢとスイッチＳＷ１のソース側の間に接続されている。
【００４３】
スイッチＳＷ１のドレイン側とスイッチＳＷ２のＶＢ側端子の間は、スイッチＳＷ５のソース側とスイッチＳＷ７のドレイン側の中間点（ソースードレイン間）がコンデンサＣ１を介して接続されている。
【００４４】
スイッチＳＷ２のＣｏ側端子とスイッチＳＷ３のソース側の間は、スイッチＳＷ４のドレイン−ソースを介してコンデンサＣ１とスイッチＳＷ５とスイッチＳＷ７の中間点との間に接続されている。
【００４５】
また、破線で示すようにスイッチＳＷ２とスイッチＳＷ３の間は、スイッチＳＷ６のソース側とスイッチＳＷ８のドレイン側の中間点（ソースードレイン間）がコンデンサＣ２を介して接続されている。このコンデンサＣ２は昇圧比が３倍及び１．５倍の時に必要なものであり、昇圧比が２倍であればコンデンサＣ１だけで良いものである。尚、スイッチＳＷ３のソース側（出力側Ｖｃｐ）にはコンデンサＣｏが接続されており、このコンデンサＣoはチャージポンプ１０からの出力を平滑化するための平滑用コンデンサである。
【００４６】
図６に示すような回路構成のチャージポンプ回路において、図１に示すモード表のような昇圧比は各スイッチＳＷ１乃至スイッチＳＷ８のＯＮ／ＯＦＦ状態を変更することによって決めることができる。
【００４７】
図７はそのスイッチＳＷ１乃至スイッチＳＷ８のＯＮ／ＯＦＦ状態を表しており、図中で「×１.５」は１.５倍の昇圧、「×２」は２倍の昇圧、「×３」は３倍の昇圧状態を示し、φ１、φ２はスイッチＳＷ１乃至スイッチＳＷ８のＯＮ／ＯＦＦクロックの交互に到来する位相を示している。尚、図中の開閉パターンのうち「＊」は「ＯＮ」でも「ＯＦＦ」でも良いことを表している。
【００４８】
そして、φ１のＯＮ／ＯＦＦクロック位相の到来ごとにスイッチＳＷ１乃至スイッチＳＷ８のＯＮ／ＯＦＦが制御され、同様にφ２のＯＮ／ＯＦＦクロック位相の到来ごとにスイッチＳＷ１乃至スイッチＳＷ８のＯＮ／ＯＦＦが制御されるようになっている。
【００４９】
例えば１.５倍の昇圧を考えると、φ１のＯＮ／ＯＦＦクロック位相が到来すると図６のスイッチ群においては、スイッチＳＷ１は「ＯＮ」、スイッチＳＷ２は「ＯＦＦ」、スイッチＳＷ３は「ＯＦＦ」、スイッチＳＷ４は「ＯＮ」、スイッチＳＷ５は「ＯＦＦ」、スイッチＳＷ６は「ＯＦＦ」、スイッチＳＷ７は「ＯＦＦ」、及びスイッチＳＷ８は「ＯＮ」となって電源電圧ＶＢを昇圧する。この動作をＯＮ／ＯＦＦクロック位相の到来するたびに繰り返すものである。
【００５０】
同様に、φ２のＯＮ／ＯＦＦクロック位相が到来すると図６のスイッチ群においては、スイッチＳＷ１は「ＯＦＦ」、スイッチＳＷ２は「ＯＮ」、スイッチＳＷ３は「ＯＮ」、スイッチＳＷ４は「ＯＦＦ」、スイッチＳＷ５は「ＯＮ」、スイッチＳＷ６は「ＯＮ」、スイッチＳＷ７は「ＯＦＦ」、及びスイッチＳＷ８は「ＯＦＦ」となって電源電圧ＶＢを昇圧する。この動作をφ２のＯＮ／ＯＦＦクロック位相の到来するたびに繰り返すものである。
【００５１】
以下、２倍昇圧及び３倍昇圧においても図６のスイッチ群は図７に示した開閉パターンを実行することによって昇圧ができるようになるものである。したがって、図１乃至図３に戻って、各モードの選択によって図６にあるスイッチ群を選択的に開閉すれば要求される昇圧比（１.５倍、２倍、３倍）が出力され、この出力電圧はプリドライバ１１に供給されてハイサイドドライバ１３を駆動するようになる。
【００５２】
上述した実施例におけるチャージポンプ回路１０の出力電圧Ｖｃｐの特性を図８及び図９に基づいて説明する。
【００５３】
図８にあるように、電源電圧（バッテリ電圧）ＶＢが低い領域での電源電圧ＶＢに対するチャージポンプ出力電圧Ｖｃｐの立ち上がり特性は昇圧比を決めるモードにより設定される。
【００５４】
図において、３倍昇圧のモードでは電源電圧が約６Ｖ付近、２倍昇圧のモードでは電源電圧が約１Ｖ付近、及び１.５倍昇圧のモードでは電源電圧が約２１Ｖで所定の出力電圧Ｖｃｐになるように制御されている。つまり、電源電圧ＶＢが上昇するにつれて出力電圧Ｖｃｐが十分に上昇した後は、出力電圧Ｖｃｐは所定の電圧だけ電源電圧ＶＢよりも高い制限電圧になるように制御される。
【００５５】
本実施例ではＶｃｐ＝ＶＢ＋１０［Ｖ］としているのは、電源電圧ＶＢが３０Ｖの時に出力電圧Ｖｃｐが集積回路の耐圧４０Ｖとなるということと、通常ゲート-ソース間電圧として約８〜１０Ｖが必要とされることを根拠としている。
【００５６】
図８に示す特性は電源電圧ＶＢに一律に所定の電圧（ここでは１０Ｖ）を加算した制限電圧の特性を示したが、図９はモードに応じて加算する電圧を変更した特性を示している。
【００５７】
図９おいて、電源電圧ＶＢが１２Ｖと低い時（ＭＯＤＥ０、１）には
Ｖｃｐ＝ＶＢ＋Ｘlow［Ｖ］、
として、出力電圧Ｖｃｐが所定の電圧Ｘlowだけ電源電圧ＶＢよりも高い制限電圧になるように制御される。
【００５８】
一方、電源電圧ＶＢが高い時（ＭＯＤＥ２、３）には
Ｖｃｐ＝ＶＢ＋Ｘhigh［Ｖ］、
ただしＸlow＞Ｘhigh、Ｘｈ≦１０
として、出力電圧Ｖｃｐが所定の電圧Ｘhighだけ電源電圧ＶＢよりも高い制限電圧になるように制御される。
【００５９】
図からわかるように、ＭＯＤＥ０、１の方がＭＯＤＥ２、３に対して出力電圧Ｖｃｐが大きくなるように制御されている。このような特性に設定する理由は以下の通りである。
【００６０】
つまり、電源電圧ＶＢが低い時（ＭＯＤＥ０、１）には、ゲート-ソース間電圧を高くして十分にＯＮ抵抗を下げることが望ましく、電源電圧ＶＢが高い時（ＭＯＤＥ２、３）には、むしろ、ゲート-ソース間電圧を低めに抑えてソフトスイッチングさせてノイズの発生を抑えることが望ましい。
【００６１】
更に電源電圧ＶＢが高い時（ＭＯＤＥ２、３）にはチャージポンプの出力電圧を下げて回路に加わるストレスを軽減させることが回路の信頼性、寿命を向上させることにつながる。
【００６２】
また、図１０、図１１は電源電圧（バッテリ電圧）ＶＢに他の電源２１の電圧を加えて動作するブートストラップ回路の構成を示している。図１０にあるようにチャージポンプ回路１０には電源電圧ＶＢとこれに加えて他の電源２１の電圧ＶＢａが供給される構成となっている。この他の電源２１の電圧ＶＢａは可変、或いは調整可能な電圧である。
【００６３】
図１１はチャージポンプ回路１０の回路構成を示しており、電源電圧ＶＢの入力側とチャージポンプ回路１０の出力側Ｖｃｐの間には２個のＦＥＴよりなるスイッチＳＷ１及びスイッチＳＷ２が直列に接続されている。
【００６４】
スイッチＳＷ１のドレイン側とスイッチＳＷ２のソース側の間は、スイッチＳＷ５のソース側とスイッチＳＷ７のドレイン側の中間点（ソースードレイン間）がコンデンサＣ１を介して接続されている。
【００６５】
スイッチＳＷ２のソース側（出力側Ｖｃｐ）にはコンデンサＣｏが接続されており、このコンデンサＣoはチャージポンプからの出力を平滑化するための平滑用コンデンサである。
【００６６】
そして、ブートストラップ回路の出力電圧Ｖｂｓ及びチャージポンプの出力電圧Ｖｃｐの特性については、上述したように他の電源２１の電圧ＶＢaは可変、或いは調節可能にして図８、図９と同じ特性を実現することができる。この場合の電源電圧（バッテリ電圧）ＶＢに対する他の電源２１の電圧ＶＢａの特性を図１２、図１３に示している。
【００６７】
図１２は図８に示したチャージポンプの出力電圧Ｖｃｐ、またはブートストラップ回路の出力電圧Ｖｂｓの特性を実現するための他の電源２１の電圧ＶＢａの特性である。出力電圧Ｖｃｐを電源電圧ＶＢの２倍で昇圧させるためには他の電源２１の電圧ＶＢａ＝ＶＢ、即ち他の電源２１の電圧ＶＢａとして電源電圧ＶＢをそのまま供給すれば良い。
【００６８】
また、出力電圧Ｖｃｐを電源電圧ＶＢの３倍で昇圧させるためには電圧ＶＢａとして２倍の電源電圧ＶＢとこれに加えて電源電圧ＶＢをチャージポンプに供給することで３倍の出力電圧Ｖｃｐを得ることができる。
【００６９】
更に、出力電圧Ｖｃｐを電源電圧ＶＢの１.５倍で昇圧させるためには電圧ＶＢａとして電源電圧の１/２倍の電圧とこれに加えて電源電圧ＶＢをチャージポンプに供給することで１．５倍の出力電圧Ｖｃｐを得ることができる。
【００７０】
加えて、図９に示すように電源電圧ＶＢに応じてＭＯＤＥ対応した出力電圧Ｖｃｐまたは出力電圧Ｖｂｓを切り替える場合には図１３に示すように他の電源２１の電圧ＶＢａもＸlowとＸhighと切り替えればよい。
【００７１】
以上、ハイサイドドライバ１３、ローサイロドライバ１４も含めて同一チップの集積回路１に内蔵した実施例について述べたが、大電流を扱う用途ではハイサイドドライバ１３、ローサイロドライバ１４も大きなものとなるため、図１４に示すようにハイサイドドライバ１３、ローサイロドライバ１４をチャージポンプ１０、プリドライバ１１及び１２と分離してチップとすることも可能であることは言うまでもないことである。
【００７２】
図１５は上述した複数の電源電圧に対応したＭＯＤＥによって切り替える動作モードの諸元を示している。チャージポンプの出力電圧Ｖｃｐを生成するにあたって電源電圧ＶＢを何倍昇圧するかをＭＯＤＥによって決定する実施例は先に述べたが、チャージポンプの動作周波数ｆｃｐをＭＯＤＥによって変える実施例、スルーレートを変える実施例、Ｖｃｐ−電源電圧ＶＢ（Ｖｃｐが電源電圧ＶＢを上回る値）を変える実施例、フィードバックゲインを変える実施例、電流検出ゲインを変える実施例などが考えられる。
【００７３】
例えば、図７に示す開閉クロックφ１と開閉クロックφ２の切換え周波数であるチャージポンプの動作周波数ｆｃｐをＭＯＤＥによって変える実施例では、動作周波数が高いほどチャージポンプの性能は高くなるため、電源電圧ＶＢが１２Ｖの時（ＭＯＤＥ０、１）にはチャージポンプの動作周波数ｆｃｐを高くしてより余裕を持って出力電圧Ｖｃｐを生成し、電源電圧ＶＢが２４Ｖの時（ＭＯＤＥ３、４）にはチャージポンプの動作に余裕があるため、動作周波数ｆｃｐを落としてノイズ、発熱を低減することができる。
【００７４】
更にスルーレートを変えることにより、特に過大な電流が流れやすい２４Ｖ動作時にスルーレートを小さくしてソフトスイッチングすることによりノイズ発生を低減することができる。
【００７５】
上記したソフトスイッチングのためにスルーレートを下げるための手段としては、２４Ｖ動作時（ＭＯＤＥ２、３）には図１６に示すように、プリドライバ１１の出力として電気的な抵抗が大きいＦＥＴ（小さなＦＥＴ）よりなるスイッチＳＷ１１ａとスイッチＳＷ１１ｂで駆動し、１２Ｖ動作時（ＭＯＤＥ０、１）には電気的な抵抗が小さいＦＥＴ（大きなＦＥＴ）よりなるスイッチＳＷ１１ｃとスイッチＳＷ１１ｄで駆動することが考えられる。このように、ＦＥＴ等のトランジスタを直列あるいは並列接続した複数のトランジスタで駆動することが考えられる。
【００７６】
また、既に図９、図１３で述べたように、チャージポンプの出力電圧Ｖｃｐから電源電圧ＶＢを差し引いた、出力電圧Ｖｃｐが電源電圧ＶＢを上回る値を変えることによってもスルーレートを変えることができる。
【００７７】
次に、上述したアクチュエータ駆動半導体ディバイスを使用した制御装置の実施例を説明するが、順番にフィードバックゲインを変える実施例、電流検出ゲインを変える実施例について説明を加える。
【００７８】
図１７はＭＯＤＥ設定によりフィードバックゲインを変える実施例である。半導体ディバイス内にフィードバックループを持つ場合、一巡伝達関数のゲインは電源電圧に依存する。
【００７９】
図１７において、集積回路１には設定値ＳＶが入力され、この設定値ＳＶと制御対象２の動作量であるプロセス値ＰＶをフィードバックしてその差分を求める演算器１７、演算器１７の出力に比例係数ｋをかける乗算器１８、乗算器１８の出力が入力され、図１乃至図３にあるような回路が備えられて操作量を演算する制御器１５、制御器１５からの操作量に基づいて制御対象(負荷）２を制御する出力トランジスタ１６等より構成されている。
【００８０】
この集積回路１にはモード端子１Ａ、電源端子１Ｂ、及び出力端子１Ｃが設けられている。モード端子１Ａには電源電圧に対応して例えば図１に示すモード表のような４モードが選択的に設定される。このモードに対応して乗算器１の比例係数ｋが変えられて与えられる。
【００８１】
そして、図１７に示すフィードバック系では、設定値ＳＶとプロセス値ＰＶの差をとり、制御器１５により操作量ＭＶを生成する。この場合、一巡伝達関数は、
ｋ×Ｈ（ｓ）×Ｈ’（ｓ）×Ｇ（ｓ）……（１）
となる。
【００８２】
ここで、Ｈ（ｓ）は制御器１５の伝達関数、Ｈ’（ｓ）は出力トランジスタ１６の伝達関数、Ｇ（ｓ）は制御対象２の伝達関数である。
【００８３】
尚、出力トランジスタ１６の伝達関数Ｈ’（ｓ）を考えると、同じ操作量ＭＶでも流れる電流は電源電圧に比例するため、フードバック制御系のゲインは電源電圧に比例することになる。そこで、モード端子１Ａで決められた電源電圧に基づくモード（例えば、ＭＯＤＥ０乃至ＭＯＤＥ３から選択される）から比例係数ｋを変えることにより、フィードバック制御系を電源電圧によらず安定動作させることができる。
【００８４】
また、図１８において、集積回路１には設定値ＳＶが入力され、この設定値ＳＶと制御対象(負荷)２の動作量であるプロセス値ＰＶをフィードバックしてその差分を求める演算器１７、演算器１７の出力に比例係数ｋをかける乗算器１８、乗算器１８の出力が入力され、図１乃至図３にあるような回路が備えられて操作量を演算する制御器１５、制御器１５からの操作量に基づいて制御対象２を制御する出力トランジスタ１６等より構成されている。
【００８５】
そして、制御器１５にはレジスタ１８が接続され、このレジスタ１８には外部から制御パラメータである比例ゲインＫｐ、積分ゲインＫｉ、及び微分ゲインＫｄがセットされるようになっている。
【００８６】
そして、制御器１５の制御パラメータ（Ｋｐ：比例ゲイン、Ｋｉ：積分ゲイン、Ｋｄ：微分ゲイン）をレジスタ１８により設定する場合でも、電源電圧に基づくモード（例えば、ＭＯＤＥ０乃至ＭＯＤＥ３から選択される）から比例係数ｋを変えることにより、制御パラメータ（Ｋｐ：比例ゲイン、Ｋｉ：積分ゲイン、Ｋｄ：微分ゲイン）の設定範囲を狭めることができ、レジスタ１８のビット数を節約することができる。
【００８７】
図１９は負荷２Ａを制御する出力トランジスタ１６の出力電圧をプロセス値ＰＶとして制御するフィードバック制御系の実施例であるが、設定値ＳＶを一定にすれば定電圧電源となるものを示している。
【００８８】
本実施例では電源電圧ＶＢが１２Ｖ、或いは２４Ｖのいずれの場合でも、例えば５Ｖの一定の電圧を供給する定電圧電源のとすることができる。この集積回路１にはモード端子１Ａ、電源端子１Ｂ、及び出力端子１Ｃが設けられている。モード端子１Ａには電源電圧に対応して例えば図１に示すモード表のような４モードが選択的に設定される。このモードに対応して乗算器１の比例係数ｋが変えられて与えられる。
【００８９】
よって、出力トランジスタ１６のゲインは電源電圧ＶＢに比例するため、この電源電圧ＶＢに基づくモードにより決まる比例係数ｋを変えることにより、定電圧電源の動作を安定化することができる。
【００９０】
以上はシリーズレギュレータの実施例を示したが、図２０に示すようにスイッチング電源にも同様に適用することができる。
【００９１】
図２０では主たる構成は図１９と同様であるが、負荷２Ａと出力トランジスタ１６の間にフィルタ回路１９を介装し、負荷２Ａとフィルタ回路１９の間の出力をプロセス値ＰＶとして制御するフィードバック制御系を示している。この場合もモード端子１Ａで決められた電源電圧に基づくモード（例えば、ＭＯＤＥ０乃至ＭＯＤＥ３から選択される）から比例係数ｋを変えることができる。
【００９２】
また、電源電圧１２Ｖ時にはシリーズレギュレータ、２４Ｖ時にはスイッチングレギュレータにすることも可能である。
【００９３】
図２１は負荷２Ａに流れる電流をプロセス値ＰＶとして制御するフィードバック制御系の実施例で、負荷２Ａを電磁ソレノイドとすれば、電磁ソレノイドに流れる電流を制御することができる。この場合もモード端子１Ａで決められた電源電圧に基づくモード（例えば、ＭＯＤＥ０乃至ＭＯＤＥ３から選択される）から比例係数ｋを変えることができる。
【００９４】
また、図２１に示す実施例に図２２に示すように出力トランジスタ１６がオフの時に電流を還流させる還流ダイオード２０を付加することも可能である。また、還流ダイオードの代わりに図２３に示すようにＭＯＳ−ＦＥＴ２１により同期スイッチングさせることも可能である。
【００９５】
図２４は電流値をＡ／Ｄ変換前にスケーリングする実施例であり、出力トランジスタ１６と負荷２Ａの間と演算器１７のフィードバック経路には乗算器２２とＡ/Ｄ変換器２３が介装されている。乗算器２２はモード端子１Ａに接続されており、比例係数ｋ１がセットされる乗算器１８と同様に比例係数ｋ２がセットされるようになっている。
【００９６】
したがって、この場合もモード端子１Ａで決められた電源電圧に基づくモード（例えば、ＭＯＤＥ０乃至ＭＯＤＥ３から選択される）から比例係数ｋ２を変えることができる。
【００９７】
Ａ／Ｄ変換器２３の分解能を有効に活用し、制御精度を上げるためには、実使用条件での電流の最大値を、Ａ／Ｄ変換器２３の最大入力値に一致させることが望ましいが、アクチュエータの電力が同一とすると電流値は電圧に反比例する。すなわち、電源電圧が２４Ｖ系での動作時の最大電流値は１２Ｖでの動作時の１／２となる。
【００９８】
そこで、本実施例のように電源電圧に基づくモードにより、Ａ／Ｄ変換器２３への入力前の比例係数ｋ２を変えることにより、実使用条件での電流の最大値をＡ／Ｄ変換器２３の最大入力値に一致させることができ、Ａ／Ｄ変換器２３の分解能を有効に活用して制御装置の制御精度を上げることができる。
【００９９】
図２５は電源電圧１２Ｖ時には２つの出力トランジスタ１６Ａ、１６Ｂを並列接続して負荷２Ａを駆動し、電源電圧２４Ｖ時には出力トランジスタ１６Ａ、１６Ｂが其々の負荷２Ａ、２Ｂを駆動する実施例である。
【０１００】
図２５の実施例は図２４の回路構成を２重に配置し、電源電圧２４Ｖと電源電圧１２Ｖを両フィードバック経路に選択的にスイッチ２４で切り替えるようにし、また出力トランジスタ１６Ｂのゲートを電源電圧２４Ｖと電源電圧１２Ｖに選択的にスイッチ２５で切り替えるようにした回路である。
【０１０１】
そして、乗算器１８Ａ、１８Ｂの比例係数ｋ１、乗算器２２Ａ、２２Ｂの比例係数ｋ２はモード端子１Ａにセットされるモードによって変えられるようになっており、更にスイッチ２４、スイッチ２５もモード端子１Ａにセットされるモードによって切り替えられるようになっている。
【０１０２】
そして、先に述べたように負荷２Ａの電力が同一とすると、電流値は電圧に反比例する。すなわち、言々電圧が２４Ｖ系での動作時の最大電流値は１２Ｖでの動作時の１／２となる。そこで、電流値の大きな電源電圧１２Ｖ時には出力トランジスタ１６Ａ、１６Ｂを並列接続することで、出力電流のスケーラビリティを実現できる。更に本実施例を実現するためには図に示すように比例係数Ｋ１、Ｋ２、スイッチ２４、スイッチ２５をモード端子１ＡのＭＯＤＥ信号で切り替えればよい。
【０１０３】
更に、図２５と同様な機能を行う実施例として図２６に示すように演算機能を持通りこともできる。
【０１０４】
図２６において、２個の負荷２Ａ，２Ｂのプロセス値ＰＶ１、ＰＶ２をマルチプレクサ２６によって切り替え、プロセス値ＰＶ１或いはＰＶ２の出力を乗算器２２、Ａ/Ｄ変換器２３を介して演算機能部２７に入力し、この演算結果で得られた信号からＰＷＭ信号生成器２８Ａ、２８ＢでＰＷＭ信号を生成して出力トランジスタ１６Ａ、１６Ｂを制御するようにしたものである。そして、図２５と同様に電源電圧２４Ｖと電源電圧１２Ｖを選択的に切り替える際には、モード端子１ＡのＭＯＤＥ信号を演算機能２１に入力し、演算機能部２７内部で比例係数ｋ１、スイッチ２４、スイッチ２５を切り替えると共に、演算機能部２７の外部にある乗算器２２の比例係数ｋ２を切り替えればよいものである。
【０１０５】
以上述べた通り、本発明によれば、１２Ｖ、２４Ｖ両方の電源電圧で使用可能な外付け部品点数を最小としたモノリシック構成の集積回路の実現が可能となり、制御システムの小型化に留まらず、開発コストの削減、製造時のスケールメリットにより低コスト化が図れる。
【符号の説明】
【０１０６】
１…集積回路、１Ａ…モード端子、１Ｂ…電源端子、１Ｃ…出力端子、１０…チャージポンプ、１００…レジスタ、１０１…電圧検出回路、１１…プリドライバ、１２…プリドラバ、１３…ハイサイドドライバ、１４…ローサイドドライバ、ＳＷ１〜ＳＷ８…ＦＥＴ、Ｃ１、Ｃ２、Ｃｏ…コンデンサ。
【図１】
0005801217.tif 000002
【図２】
0005801217.tif 000003
【図３】
0005801217.tif 000004
【図４】
0005801217.tif 000005
【図５】
0005801217.tif 000006
【図６】
0005801217.tif 000007
【図７】
0005801217.tif 000008
【図８】
0005801217.tif 000009
【図９】
0005801217.tif 000010
【図１０】
0005801217.tif 000011
【図１１】
0005801217.tif 000012
【図１２】
0005801217.tif 000013
【図１３】
0005801217.tif 000014
【図１４】
0005801217.tif 000015
【図１５】
0005801217.tif 000016
【図１６】
0005801217.tif 000017
【図１７】
0005801217.tif 000018
【図１８】
0005801217.tif 000019
【図１９】
0005801217.tif 000020
【図２０】
0005801217.tif 000021
【図２１】
0005801217.tif 000022
【図２２】
0005801217.tif 000023
【図２３】
0005801217.tif 000024
【図２４】
0005801217.tif 000025
【図２５】
0005801217.tif 000026
【図２６】
0005801217.tif 000027