(57)【特許請求の範囲】
【請求項１】
所定の転送先に接続されて、該転送先へのデータ転送の無い状態が所定期間継続すると、通常電力状態から省電力状態に移行して、該省電力状態においてデータ転送依頼が発生すると、該省電力状態から該通常電力状態に復帰して、転送要求のあったデータを該転送先にデータ転送を行うバス転送手段と、
転送要求のあったデータを一時保管するデータ保管手段と、
転送要求のあったデータが転送先の動作制御に関する設定データであるか否か及び所定の特定データであるか否かを判断する判断手段と、
転送要求のあったデータが前記設定データであると、該データを前記データ保管手段に保管し、該転送要求のあったデータが該設定データ以外のデータまたは前記特定データであると、前記バス転送手段に、前記データ保管手段に保管されているデータを順次転送させた後に、該転送要求のあったデータを転送させ、該データ保管手段のデータが所定の転送開始容量になると、該バス転送手段に、該データ保管手段に保管されている全てのデータを順次転送させる転送制御手段と、
を備えていることを特徴とする画像処理装置。
【請求項２】
前記判断手段は、
転送要求のあったデータの転送先アドレスに基づいて前記設定データであるか否か判定することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記判断手段は、
前記設定データであるか否かの判断に用いる前記転送先アドレスを、外部からの設定入力によって設定、または、データの転送先から受信して設定することを特徴とする請求項２記載の画像処理装置。
【請求項４】
前記転送制御手段は、
前記転送開始容量が、前記転送先の動作制御に必要な所定容量または外部から適宜設定された容量であることを特徴とする請求項１から請求項３のいずれかに記載の画像処理装置。
【請求項５】
前記画像処理装置は、
複数の前記バス転送手段と該各バス転送手段に対応する前記判断手段及び前記転送制御手段を備えているとともに、１つの前記データ保管手段を備えており、
複数の前記転送制御手段は、
１つの前記データ保管手段を共用してデータを保管することを特徴とする請求項１から請求項４のいずれかに記載の画像処理装置。
【請求項６】
前記画像処理装置は、
データを前記データ保管手段に保管するか否かを設定する設定手段を備え、
前記転送制御手段は、
前記設定手段によってデータを前記データ保管手段に保管することが設定されている場合にのみ、前記判断手段の判断結果に基づいて、データの該データ保管手段への保管を行うことを特徴とする請求項１から請求項５のいずれかに記載の画像処理装置。
【請求項７】
前記転送制御手段は、
前記データ保管手段に保管されている複数のデータを前記バス転送手段に転送させる場合に、該複数のデータの転送先アドレスが連続していると、該転送アドレスが連続しているデータをバースト転送させることを特徴とする請求項１から請求項６のいずれかに記載の画像処理装置。
【請求項８】
所定の転送先に接続されて、該転送先へのデータ転送の無い状態が所定期間継続すると、通常電力状態から省電力状態に移行して、該省電力状態においてデータ転送依頼が発生すると、該省電力状態から該通常電力状態に復帰して、転送要求のあったデータを該転送先にデータ転送を行うバス転送処理ステップと、
転送要求のあったデータが転送先の動作制御に関する設定データであるか否か及び所定の特定データであるか否かを判断する判断処理ステップと、
転送要求のあったデータが前記設定データであると、所定のデータ保管手段に該データを保管し、該転送要求のあったデータが該設定データ以外のデータまたは前記特定データであると、前記バス転送処理ステップで、該データ保管手段に保管されているデータを順次転送させた後に、該転送要求のあったデータを転送させ、該データ保管手段のデータが所定の転送開始容量になると、該バス転送処理ステップで、該データ保管手段に保管されている全てのデータを順次転送させる転送制御処理ステップと、
を有していることを特徴とする画像処理制御方法。
【請求項９】
コンピュータに、
所定の転送先に接続されて、該転送先へのデータ転送の無い状態が所定期間継続すると、通常電力状態から省電力状態に移行して、該省電力状態においてデータ転送依頼が発生すると、該省電力状態から該通常電力状態に復帰して、転送要求のあったデータを該転送先にデータ転送を行うバス転送処理と、
転送要求のあったデータが転送先の動作制御に関する設定データであるか否か及び所定の特定データであるか否かを判断する判断処理と、
転送要求のあったデータが前記設定データであると、所定のデータ保管手段に該データを保管し、該転送要求のあったデータが該設定データ以外のデータまたは前記特定データであると、前記バス転送処理で、該データ保管手段に保管されているデータを順次転送させた後に、該転送要求のあったデータを転送させ、該データ保管手段のデータが所定の転送開始容量になると、該バス転送処理で、該データ保管手段に保管されている全てのデータを順次転送させる転送制御処理と、
を実行させることを特徴とする画像処理制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、画像処理制御方法及び画像処理制御プログラムに関し、詳細には、省電力機能を有するバス機構を用いた画像処理装置、画像処理制御方法及び画像処理制御プログラムに関する。
【背景技術】
【０００２】
デジタル複写装置、デジタル複合装置等の画像処理装置においては、ＣＰＵ（Central Processing Unit ）、画像処理モジュール及びメモリ等の各デバイス間のバスインターフェイスとして、従来、ＰＣＩ（Peripheral Component Interconnect：登録商標）に代表されるパラレル方式のバスインターフェイスが使用されていた。
【０００３】
ところが、パラレル方式のバスインターフェイスでは、レーシングやスキュー等の問題があり、高速・高画質の画像処理装置においては、処理速度の高速化、高画質化にともなって、転送レートが不十分となってきたため、最近では、要求と応答が分離され、応答を待たずに次の要求を発行できる高速シリアルバスインターフェイスであるＰＣＩExpress（登録商標：以下、ＰＣＩｅという。）を画像処理装置に使用することが提案されている（特許文献１参照）。
【０００４】
ＰＣＩｅは、リンクと呼ばれる通信路を含むバス機構を介してデバイス間を相互接続するための規格であり、ＰＣＩＳＩＧ（Peripheral Component Interconnect Special Interest Group）によって規定されている。ＰＣＩｅの規格においては、電力管理（パワーマネマネージメント）に関する規格として、ソフトウェアによる省電力状態への遷移の他に、ハードウェアによるＡＳＰＭ（Active State Power Management）が規定されている。
【０００５】
ＡＳＰＭでは、ＰＣＩｅのインターフェイス回路内に設けられているコンフィギュレーションレジスタのＡＳＰＭ制御ビットがイネーブル（enable）の場合に、一定のアイドル期間（データ無し期間）の経過により、通常電力状態（アクティブステート）から省電力状態であるL0s、L1に遷移する。省電力状態において、通信の必要が生じると、インターフェイス回路のリンクの状態は、ハードウェアにより省電力状態から通常電力状態に戻されて、ソフトウェアの介在なしに、リンクのアイドル期間中の無駄な電力消費を低減することで、こまめな省電力制御を行うことができ、消費電力削減効果を向上させることができる。
【０００６】
ところが、インターフェイス回路のリンク状態の省電力状態であるL0s、L1から通常電力状態への復帰には、数μsec程度の復帰時間が必要となるため、画像処理装置の画像読み取り部からメモリへデータを書き込む場合のようにライン等時性（Isochronous）を必要とするデータ転送においては、画像データの転送開始時や転送中に省電力状態に遷移すると、異常画像の発生につながる可能性があり、画像読み取り部からメモリへのデータ伝送路となるＰＣＩｅのバス機構においては、ＡＳＰＭを利用することができず、省電力機能を活用することができないという問題があった。
【０００７】
そこで、従来、ページ処理の最初と最後を検知し、ＡＳＰＭのイネーブル／ディセーブルを切り替える技術が提案されている（特許文献２参照）
すなわち、この従来技術は、画像データの転送において、ページ処理の最初と最後において、ＡＳＰＭのイネーブル／ディセーブル(disable)を切り替えることで、例えば、画像読読み取り部からの画像データ伝送路であるインターフェイスで、画像データの転送に影響を与えることなく、省電力状態に遷移して、消費電力の削減を図っている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のＰＣＩｅバスは、上記特許文献２記載の技術を適用しても、レジスタアクセスの通信路として使用した場合、ハードウェア構成やソフトウェア処理の順番によってはＡＳＰＭを有効に利用することができないという問題があった。
【０００９】
例えば、ＣＰＵを内蔵するとともに、ＰＣＩｅによってデバイスと接続されるインターフェイスを搭載するＳｏＣ（System on Chip）の場合、接続先デバイスのレジスタにＰＣＩｅバスを介してアクセスする際、連続するレジスタアクセス中に、異なる接続先デバイスから割り込み処理が入ると、ＣＰＵは、割り込み処理を優先させるため、レジスタアクセスを中断して、割り込み処理完了後に、再度、レジスタアクセスを再開する。ところが、このレジスタアクセス中に頻繁に他デバイスからの割り込みが発生すると、レジスタアクセスを行っているＰＣＩｅバスのデータ転送が断続的となり、省電力状態に遷移することができなかったり、省電力状態への移行と通常電力状態への復帰を頻繁に繰り返すこととなり、省電力効果が低下するという問題があった。また、割り込み処理が発生していない状態における連続したレジスタアクセスの場合であっても、ＳｏＣ内部のハードウェア構成によっては、ＰＣＩｅバスに出力されるレジスタアクセスのパケットの出力間隔が大きくなる場合があり、このような場合においても、ＰＣＩｅバスには、一定の間隔でパケットが流れるため、省電力状態に遷移することができなかったり、省電力状態への移行と通常電力状態への復帰を頻繁に繰り返すこととなり、省電力効果が低下するという問題があった。
【００１０】
そこで、本発明は、データ転送のない状態が所定時間継続すると省電力状態に移行するバス転送手段をレジスタ設定データ通信用のバス転送手段として用いたときの省電力効果を向上させることを目的としている。
【課題を解決するための手段】
【００１１】
本発明の画像処理装置は、上記目的を達成するために、所定の転送先に接続されて、該転送先へのデータ転送の無い状態が所定期間継続すると、通常電力状態から省電力状態に移行して、該省電力状態においてデータ転送依頼が発生すると、該省電力状態から該通常電力状態に復帰して、転送要求のあったデータを該転送先にデータ転送を行うバス転送手段と、転送要求のあったデータを一時保管するデータ保管手段と、転送要求のあったデータが転送先の動作制御に関する設定データであるか否か及び所定の特定データであるか否かを判断する判断手段と、転送要求のあったデータが前記設定データであると、該データを前記データ保管手段に保管し、該転送要求のあったデータが該設定データ以外のデータまたは前記特定データであると、前記バス転送手段に、前記データ保管手段に保管されているデータを順次転送させた後に、該転送要求のあったデータを転送させ、該データ保管手段のデータが所定の転送開始容量になると、該バス転送手段に、該データ保管手段に保管されている全てのデータを順次転送させる転送制御手段と、を備えていることを特徴としている。
【００１２】
また、本発明の画像処理制御方法は、上記目的を達成するために、所定の転送先に接続されて、該転送先へのデータ転送の無い状態が所定期間継続すると、通常電力状態から省電力状態に移行して、該省電力状態においてデータ転送依頼が発生すると、該省電力状態から該通常電力状態に復帰して、転送要求のあったデータを該転送先にデータ転送を行うバス転送処理ステップと、転送要求のあったデータが転送先の動作制御に関する設定データであるか否か及び所定の特定データであるか否かを判断する判断処理ステップと、転送要求のあったデータが前記設定データであると、所定のデータ保管手段に該データを保管し、該転送要求のあったデータが該設定データ以外のデータまたは前記特定データであると、前記バス転送処理ステップで、該データ保管手段に保管されているデータを順次転送させた後に、該転送要求のあったデータを転送させ、該データ保管手段のデータが所定の転送開始容量になると、該バス転送処理ステップで、該データ保管手段に保管されている全てのデータを順次転送させる転送制御処理ステップと、を有していることを特徴としている。
【００１３】
さらに、本発明の画像処理制御プログラムは、上記目的を達成するために、コンピュータに、所定の転送先に接続されて、該転送先へのデータ転送の無い状態が所定期間継続すると、通常電力状態から省電力状態に移行して、該省電力状態においてデータ転送依頼が発生すると、該省電力状態から該通常電力状態に復帰して、転送要求のあったデータを該転送先にデータ転送を行うバス転送処理と、転送要求のあったデータが転送先の動作制御に関する設定データであるか否か及び所定の特定データであるか否かを判断する判断処理と、転送要求のあったデータが前記設定データであると、所定のデータ保管手段に該データを保管し、該転送要求のあったデータが該設定データ以外のデータまたは前記特定データであると、前記バス転送処理で、該データ保管手段に保管されているデータを順次転送させた後に、該転送要求のあったデータを転送させ、該データ保管手段のデータが所定の転送開始容量になると、該バス転送処理で、該データ保管手段に保管されている全てのデータを順次転送させる転送制御処理と、を実行させることを特徴としている。
【発明の効果】
【００１４】
本発明によれば、データ転送のない状態が所定時間継続すると省電力状態に移行するバス転送手段をレジスタ設定データ通信用のバス転送手段として用いたときの省電力効果を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例を適用した画像処理装置の要部ブロック構成図。
【図２】ＰＣＩｅ制御回路の要部ブロック構成図。
【図３】割り込み処理を行う場合のＰＣＩｅバスの状態の説明図。
【図４】通常アクセス時におけるＰＣＩｅバスの状態の説明図。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００１７】
図１〜図４は、本発明の画像処理装置、画像処理制御方法及び画像処理制御プログラムの一実施例を示す図であり、図１は、本発明の画像処理装置、画像処理制御方法及び画像処理制御プログラムの一実施例を適用した画像処理装置１の要部ブロック構成図である。
【００１８】
図１において、画像処理装置１は、複写装置、プリンタ装置、複合装置、コンピュータ等であり、ＳｏＣ  ＡＳＩＣ（System on Chip Application Specific Integrated Circuit）２及び複数の各種動作機能を有するＡＳＩＣ３ａ〜３ｎを備えているとともに、画像処理装置１として必要なその他の構成部、例えば、画像処理装置１の動作を制御する制御部、ＡＳＩＣ３ａ〜３ｎで処理された画像データに基づいて用紙に画像形成する画像形成部、原稿の画像を読み取る画像読み取り部、ネットワーク等の通信回線を介して外部装置との通信を行う通信部、画像処理装置１に動作を要求する操作を行ったり、画像処理装置１の動作状態や操作内容を通知する操作表示部等を備えている。
【００１９】
上記制御部は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えており、ＣＰＵが、ＲＯＭ内の画像処理装置１の基本プログラムに基づいてＲＡＭをワークメモリとして利用しつつ画像処理装置１の各部を制御して、画像処理装置１としての基本処理を実行するとともに、ＲＯＭ内の本発明の画像処理制御プログラムに基づいてレジスタ設定通信バスとしてのＰＣＩｅにおける省電力効果を向上させる画像処理制御方法を実行する。
【００２０】
すなわち、画像処理装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の画像処理制御方法を実行する画像処理制御プログラムを読み込んでＲＯＭやハードディスクに導入することで、後述するレジスタ設定通信バスとしてのＰＣＩｅにおける省電力効果を向上させる画像処理制御方法を実行する画像処理装置として構築されている。この画像処理制御プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００２１】
そして、画像処理装置１は、動作要求の発生しない待機状態が予め設定されている待ち時間が経過すると、主要各部への電源電力の供給を停止または／及び削減する省電力モードを備えており、この省電力モードにおいて、ネットワークを介した外部装置からのアクセス、画像読み取り部への原稿のセット、操作表示部でのキー操作等の所定の省電力復帰要因が発生すると、該省電力復帰要因の発生を検出して、主要各部への電源電力の供給を再開して通常電力モードに復帰する。
【００２２】
ＳｏＣ  ＡＳＩＣ２は、ＣＰＵ１１、メモリ１２、アービタ１３及び複数のＰＣＩｅ制御回路１４ａ〜１４ｎ等を備えており、ＰＣＩｅ制御回路１４ａ〜１４ｎの数は限定されるものではない。ＣＰＵ１１、メモリ１２、アービタ１３及びＰＣＩｅ制御回路１４ａ〜１４ｎは、通常のバスにより接続されている。
【００２３】
各ＡＳＩＣ３ａ〜３ｎは、ＰＣＩｅ  Ｉ／Ｆ２１ａ〜２１ｎ及びレジスタ２２ａ〜２２ｎ等を備えており、ＰＣＩｅ  Ｉ／Ｆ２１ａ〜２１ｎを介して受信した設定データをレジスタ２２ａ〜２２ｎに設定して、ＰＣＩｅ  Ｉ／Ｆ２１ａ〜２１ｎを介して受信した処理対象データを該レジスタ２２ａ〜２２ｎに設定した設定データに応じたデータ処理を行う。
【００２４】
ＣＰＵ１１は、ＡＳＩＣ３ａ〜３ｎのレジスタに設定する設定データをアービタ１３に出力し、アービタ１３は、その設定データをＰＣＩｅ制御回路１４ａ〜１４ｎへ出力する。
【００２５】
メモリ１２は、ＣＰＵ１１が、その動作を行う上で必要な各種データを保管するワークメモリとして利用される。
【００２６】
ＰＣＩｅ制御回路１４ａ〜１４ｎは、図２に示すように、データバッファ制御回路３１、送信パケット判定回路３２及びＰＣＩｅ  Ｉ／Ｆ３３等を備えており、データバッファ制御回路３１及び送信パケット判定回路３２にアービタ１３から転送データが入力される。
【００２７】
データバッファ制御回路（データ保管手段）３１は、アービタ１３から受信した設定データを内部のバッファに蓄積する。
【００２８】
送信パケット判定回路（判断手段、転送制御手段）３２は、アービタ１３から受信したデータがリードアクセスのデータであるか、ライトアクセスのデータであるかを判定し、ライトアクセスであると、データバッファ制御回路３１に蓄積するデータ（設定データ）であるか、ダイレクトにＰＣＩｅ  Ｉ／Ｆ３３からＰＣＩｅバス４ａ〜４ｎを通してＡＳＩＣ３ａ〜３ｎに転送するデータ（画像データや特定データ等）であるか判定する。送信パケット判定回路３２は、ＣＰＵ１１からアービタ１３を介して受信したデータが転送先の動作制御に関する設定データであると、該設定データをデータバッファ制御回路３１のバッファに蓄積（保管）させる。また、送信パケット判定回路３２は、アービタ１３から受信したデータがリードアクセスのデータまたは画像データや特定データのようにダイレクトに出力するライトアクセスのデータであると、データバッファ制御回路３１内のバッファに蓄積されているデータの出力要求を、ＰＣＩｅ  Ｉ／Ｆ３３へ出力する。すなわち、送信パケット判定回路３２は、ＰＣＩｅバス４ａ〜４ｎにパケットを送信するタイミングを制御している。
【００２９】
そして、画像処理装置１は、ＰＣＩｅ制御回路１４ａ〜１４ｎと各ＡＳＩＣ３ａ〜３ｎが、高速シリアルバスであるＰＣＩｅバス４ａ〜４ｎによって接続されており、ＰＣＩｅバス４ａ〜４ｎは、ＰＣＩｅ制御回路１４ａ〜１４ｎのＰＣＩｅ  Ｉ／Ｆ３３と各ＡＳＩＣ３ａ〜３ｎのＰＣＩｅ  Ｉ／Ｆ２１ａ〜２１ｎに接続されている。
【００３０】
ＰＣＩｅ  Ｉ／Ｆ３３及びＰＣＩｅ  Ｉ／Ｆ２１ａ〜２１ｎは、所定時間データ転送要求が発生しないと、ハードウェア構成として、ＡＳＰＭによって、省電力状態へ移行して消費電力を削減することができる。
【００３１】
ＰＣＩｅ  Ｉ／Ｆ３３は、送信パケット判定回路３２からの出力要求に従って、データバッファ制御回路３１のバッファからデータを、例えば、蓄積順に、読み出して、ＰＣＩｅバス４ａ〜４ｎ上へパケットを出力する。
【００３２】
また、データバッファ制御回路３１は、内部のバッファが一杯になると、その旨を送信パケット判定回路３２へ通知し、送信パケット判定回路３２は、データバッファ制御回路３１からバッファが一杯になった旨の通知を受け取ると、データバッファ制御回路３１のバッファに蓄積されている全データの出力要求を、ＰＣＩｅ  Ｉ／Ｆ３３へ出力する。
【００３３】
ＰＣＩｅ  Ｉ／Ｆ３３は、送信パケット判定回路３２から全データの出力要求を受け取ると、データバッファ制御回路３１のバッファから全データを読み出して、ＰＣＩｅバス４ａ〜４ｎ上へパケットを出力する。
【００３４】
次に、本実施例の作用について説明する。本実施例の画像処理装置１は、データ転送のない状態が所定時間継続すると省電力状態に移行するバスをレジスタ設定通信バスとして用いたときの省電力効果を向上させる。
【００３５】
すなわち、ＳｏＣ  ＡＳＩＣ２は、画像データ等の各種データやレジスタの設定データをＡＳＩＣ３ａ〜３ｎに転送して、ＡＳＩＣ３ａ〜３ｎに各種データ処理を行わせるが、ＳｏＣ  ＡＳＩＣ２とＡＳＩＣ３ａ〜３ｎとは、ＳｏＣ  ＡＳＩＣ２のＡＳＩＣ３ａ〜３ｎに対応するＰＣＩｅ制御回路１４ａ〜１４ｎのＰＣＩｅ  Ｉ／Ｆ３３とＡＳＩＣ３ａ〜３ｎのＰＣＩｅ  Ｉ／Ｆ２１ａ〜２１ｎとがＰＣＩｅバス４ａ〜４ｎによって接続されたＰＣＩｅバス機構で接続されており、ＰＣＩｅバス機構は、所定の待ち時間の間データ転送要求がないときには、ソフトウェアを介することなくＡＳＰＭによってハードウェア的に省電力状態に移行して、消費電力を削減する。
【００３６】
例えば、図３に示すように、ＣＰＵ１１からＡＳＩＣ３ａのレジスタ２２ａへのレジスタアクセス（設定データの転送）の場合、従来技術では、図３（ａ）に示すように、ＣＰＵ１１がＡＳＩＣ３ａのレジスタ２２ａに設定するデータをアービタ１３に出力し、アービタ１３は、そのデータを、ＳｏＣ  ＡＳＩＣのＰＣＩｅ  Ｉ／Ｆへ出力して、該ＰＣＩｅ  Ｉ／Ｆが、順次、ＰＣＩｅバス４ａを通してＡＳＩＣ３ａのＰＣＩｅ  Ｉ／Ｆ２１ａに送って、レジスタ２２ａに該データを設定する。
【００３７】
なお、図３において、Ｐ１〜Ｐ３は、動作制御に関するデータであるパラメータ設定のパケット、ＥＸは、起動のパケットを示しており、本実施例では、起動のパケットを特定データ（転送開始を指示するデータ）として利用している。また、「移行判定」は、ＰＣＩｅ  Ｉ／Ｆ３３、ＰＣＩｅ  Ｉ／Ｆ２１ａ〜２１ｎ及びＰＣＩｅバス４ａ〜４ｎからなるＰＣＩｅバス機構の省電力状態への移行判定を行っている状態、「移行」は、通常電力状態から省電力状態への移行中の状態、「省」は、省電力状態、「復帰」は、省電力状態から通常電力状態への移行中の状態を、それぞれ示している。
【００３８】
したがって、従来の場合、図３（ａ）に示すように、パケットＰ２とパケットＰ３との間の移行判定期間に、ＡＳＩＣ３ｂへの割り込み処理が発生すると、ＣＰＵは、パケットＰ３の出力よりも割り込み処理を優先させることから、待ち時間を経過して省電力状態に移行するが、割り込み処理が終了すると、速やかにパケットＰ３の出力を再開するため、ＰＣＩｅ  Ｉ／Ｆは、速やかに省電力状態から復帰して、パケットＰ３のＡＳＩＣ３ａへの転送を再開し、次のＥＸの起動パケットで、ＡＳＩＣ３ａがパケットＰ１〜Ｐ３の設定に従って動作を開始する。
【００３９】
ところが、本実施例の画像処理装置１は、図３（ｂ）に示すように、ＰＣＩｅ制御回路１４ａにおいて、アービタ１３から送られてくる設定パラメータのパケットＰ１、Ｐ２を、順次、送信パケット判定回路３２がデータバッファ制御回路３１のバッファに蓄積させ、ＰＣＩｅバス４ａに対してはパケットＰ１、Ｐ２を出力せず、ＰＣＩｅ  Ｉ／Ｆ３３及びＰＣＩｅバス４ａは、省電力状態となる。この省電力状態において、ＡＳＩＣ３ｂの割り込み処理が発生して、ＣＰＵ１１がＡＳＩＣ３ｂの割り込み処理を行っても、ＰＣＩｅ制御回路１４ａは、ＡＳＩＣ３ａに対するパケットＰ１、Ｐ２をデータバッファ制御回路３１のバッファに蓄積させた状態を維持し、ＡＳＩＣ３ｂの割り込み処理期間が終了して、Ｐ３のパケットがアービタ１３から送られてきても、該パケットＰ３をデータバッファ制御回路３１のバッファに蓄積して、ＰＣＩｅ  Ｉ／Ｆ３３の省電力状態が維持される。ＰＣＩｅ制御回路１４ａは、その後、起動パケットであるＥＸパケットが送られてくると、送信パケット判定回路３２が、該ＥＸパケットをトリガとして、ＰＣＩｅ  Ｉ／Ｆ３３にデータバッファ制御回路３１のバッファに蓄積されているパケットＰ１〜Ｐ３の転送要求を行い、ＰＣＩｅ  Ｉ／Ｆ３３がデータバッファ制御回路３１のパケットＰ１〜Ｐ３をＰＣＩｅバス４ａを介してＡＳＩＣ３ａに転送する。
【００４０】
すなわち、割り込みが発生するデータ転送時においても、ＰＣＩｅ制御回路１４ａ〜１４ｎのデータバッファ制御回路３１のバッファにデータ（パケット）を蓄積することで、従来に比較して、ＰＣＩｅバス機構の省電力状態の期間を長くすることができ、省電力効果を向上させることができる。
【００４１】
また、図４に示すように、通常アクセス時のようにレジスタアクセスの間隔が大きい場合、従来技術にあっては、図４（ａ）に示すように、レジスタアクセスが一定間隔で発生するため、省電力状態に移行することができない。
【００４２】
ところが、本実施例の画像処理装置１は、間隔がある程度大きなレジスタアクセスでパケットＰ１〜Ｐ４が、例えば、ＣＰＵ１１からアービタ１３を介してＰＣＩｅ制御回路１４ａに順次送られてくると、ＰＣＩｅ制御回路１４ａの送信パケット判定回路３２が、パラメータ関連の設定データであるパケットＰ１〜Ｐ４までを順次データバッファ制御回路３１のバッファに蓄積させ、その間に、ＰＣＩｅ制御回路１４ａ、ＰＣＩｅ  Ｉ／Ｆ２１ａ及びＰＣＩｅ４ａからなるバス機構が、移行判定によって待ち時間が経過すると、通常電力状態から省電力状態に移行して、省電力状態となる。その後、ＣＰＵ１１からアービタ１３を介して起動用のＥＸパケットがＰＣＩｅ制御回路１４ａ送られてくると、送信パケット判定回路３２が、該ＥＸパケットをトリガとして、ＰＣＩｅ  Ｉ／Ｆ３３に、送信要求を出して、ＰＣＩｅバス機構を省電力状態から通常電力状態へ復帰させ、データバッファ制御回路３１のバッファに蓄積されているパケットＰ１〜Ｐ４をＰＣＩｅバス４ａを介してＡＳＩＣ３ａに転送させる。
【００４３】
また、送信パケット判定回路３２は、ＰＣＩｅバス機構が省電力状態である間に、アービタ１３からＰＣＩｅ制御回路１４ａに送られてきてデータバッファ制御回路３１のバッファに蓄積させたパケットの容量が、該バッファの所定容量、例えば、バッファが満杯になる容量になると、ＰＣＩｅバス機構を省電力状態から通常電力状態へ復帰させ、データバッファ制御回路３１のバッファに蓄積されているパケットをＰＣＩｅバス４ａへ出力させて、ＡＳＩＣ３ａに転送させる。
【００４４】
したがって、通常アクセス時においても、適切にＰＣＩｅバス機構を省電力状態に移行させることができ、省電力効果を向上させることができる。
【００４５】
なお、上記説明において、ＰＣＩｅ制御回路１４ａ〜１４ｎのデータバッファ制御回路３１が備えているバッファについては、適宜の段数のバッファを設けることができ、この場合、例えば、接続先のＡＳＩＣ３ａ〜３ｎが１０個のパラメータを設定した後に起動するような場合には、バッファを１１段備えさせることで、省電力効果を最大限に発揮させることができる。また、接続先のＡＳＩＣ３ａ〜３ｎのパラメータ数が膨大な数であって、全パラメータ分のバッファをＰＣＩｅ制御回路１４ａ〜１４ｎのデータバッファ制御回路３１に搭載することが困難であったり、コスト的に不利な場合には、少なくとも、省電力状態の移行中に、次のパケットを受信し、省電力状態に移行した直後に復帰してしまうような段数よりも多い段数のバッファをデータバッファ制御回路３１に搭載すると、省電力効果を向上させることができる。
【００４６】
また、上記説明では、ＰＣＩｅ制御回路１４ａ〜１４ｎ内に、データバッファ制御回路３１を設けて該データバッファ制御回路３１のバッファにデータを蓄積させているが、データ蓄積用のバッファは、ＰＣＩｅ制御回路１４ａ〜１４ｎのそれぞれの内部に設けるものに限るものではなく、ＰＣＩｅ制御回路１４ａ〜１４ｎの外部に設けてもよく、例えば、ＳｏＣ  ＡＳＩＣ２のメモリ１２をデータの共有バッファとして利用してもよい。この場合、ＰＣＩｅ制御回路１４ａ〜１４ｎのデータバッファ制御回路３１は、物理的なバッファを持たず、送信パケット判定回路３２の判定が蓄積であると、共有バッファであるメモリ１２に確保されたバッファ領域へデータを蓄積し、送信パケット判定回路３２の判定が送信であると、メモリ１２のバッファ領域に蓄積させたデータを読み出して、ＰＣＩｅ  Ｉ／Ｆ３３へデータを転送する。
【００４７】
このようにすると、ＰＣＩｅ制御回路１４ａ〜１４ｎを安価なものとすることができるとともに、共有するメモリ１２のデータ蓄積用のバッファ領域を可変として、接続先のＡＳＩＣ３ａ〜３ｎに応じてバッファの段数を変更することができ、安価に常に最良のバッファ段数を確保して、安価に省電力効果を向上させることができる。
【００４８】
さらに、画像処理装置１は、操作表示部の操作やネットワークに接続されたコンピュータ等からデータのバッファへの蓄積機能のオン／オフを設定できるようにしてもよい。
【００４９】
このようにすると、データバッファ制御回路３１のバッファの容量やメモリ１２のバッファ容量の都合等によって、省電力効果を向上させるのに必要なバッファ容量を確保することができない場合やユーザによる画像処理装置１の利用状況等に応じた利用形態を実現することができる。
【００５０】
また、ＰＣＩｅ  Ｉ／Ｆ３３は、データバッファ制御回路３１のバッファやメモリ１２のバッファに蓄積されているデータの転送先アドレスが連続している場合、相手先のＡＳＩＣ３ａ〜３ｎが受信可能であれば、１つのアドレスを指定するだけで、次に続くアドレスのデータを連続して転送するバースト転送を行ってもよい。
【００５１】
このようにすると、転送処理を簡略化することができ、省電力効果を向上させることができる。
【００５２】
さらに、上記説明では、起動パケット（ＥＸパケット）をデータバッファ制御回路３１のバッファに蓄積されているデータであるバッファデータを出力する特定データとしているが、バッファデータを出力するトリガとなる特定データは、起動パケットに限るものではなく、例えば、アクセス先の動作処理開始のトリガとなるアドレスが解っている場合は、送信パケット判定回路３２に、予め当該アドレスをデータ転送開始のトリガとして設定したり、画像処理装置１の電源投入時に、接続先のＡＳＩＣ３ａ〜３ｎがトリガとなるアドレスをＳｏＣ  ＡＳＩＣ２に送信して、当該アドレスをＰＣＩｅ制御回路１４ａ〜１４ｎの送信パケット判定回路３２にトリガとして設定してもよい。この場合、接続先のＡＳＩＣ３ａ〜３ｎが複数の機能を有していて、機能毎に起動レジスタを搭載している場合には、送信パケット判定回路３２の判定条件を、該機能毎にトリガとなる特定データを設定してもよい。
【００５３】
このようにすると、省電力効果を向上させつつ、転送先のＡＳＩＣ３ａ〜３ｎにより一層適したデータ転送を行うことができる。
【００５４】
このように、本実施例の画像処理装置１は、ＰＣＩｅ制御回路１４ａ〜１４ｎのＰＣＩｅ  Ｉ／Ｆ３３が、ＡＳＩＣ（所定の転送先）３ａ〜３ｎに接続されて、ＡＳＩＣ３ａ〜３ｎへのデータ転送の無い状態が所定期間継続すると、通常電力状態から省電力状態に移行して、該省電力状態においてデータ転送依頼が発生すると、該省電力状態から該通常電力状態に復帰して、転送要求のあったデータを該ＡＳＩＣ３ａ〜３ｎにデータ転送を行い、送信パケット判定回路（判断手段、転送制御手段）３２が、転送要求のあったデータが転送先であるＡＳＩＣ３ａ〜３ｎの動作制御に関する設定データであるか否か及び所定の特定データであるか否かを判断して、転送要求のあったデータが該設定データであると、該データをデータバッファ制御回路３１のバッファに保管し、該転送要求のあったデータが、例えば、ＥＸデータのように、該設定データ以外のデータまたは該特定データであると、ＰＣＩｅ  Ｉ／Ｆ３３に、データバッファ制御回路３１のバッファに保管されているデータを順次転送させた後に、該転送要求のあったデータを転送させ、該データバッファ制御回路３１のバッファのデータが所定の転送開始容量になると、ＰＣＩｅ  Ｉ／Ｆ３３に、データバッファ制御回路３１のバッファに保管されている全てのデータを順次転送させている。
【００５５】
したがって、データ転送要求のあったデータが、特定データ以外の設定データの期間については、全ての転送要求のデータをデータバッファ制御回路３１のバッファに蓄積して、ＰＣＩｅ  Ｉ／Ｆ３３、ＰＣＩｅバス４ａ〜４ｎ及びＰＣＩｅ  Ｉ／Ｆ２１ａ〜２１ｎからなるバス機構を省電力状態に維持させることができる。その結果、データ転送のない状態が所定時間継続すると省電力状態に移行するバス転送手段であるＰＣＩｅ  Ｉ／Ｆ３３をレジスタ設定データ通信用のＰＣＩｅ  Ｉ／Ｆ３３として用いたときの省電力効果を向上させることができる。
【００５６】
また、本実施例の画像処理装置１は、所定の転送先であるＡＳＩＣ３ａ〜３ｎに接続されて、ＡＳＩＣ３ａ〜３ｎへのデータ転送の無い状態が所定期間継続すると、通常電力状態から省電力状態に移行して、該省電力状態においてデータ転送依頼が発生すると、該省電力状態から該通常電力状態に復帰して、転送要求のあったデータを該転送先にデータ転送を行うバス転送処理ステップと、転送要求のあったデータが、ＡＳＩＣ３ａ〜３ｎの動作制御に関する設定データであるか否か及び所定の特定データであるか否かを判断する判断処理ステップと、転送要求のあったデータが前記設定データであると、データバッファ制御回路３１のバッファに該データを保管し、該転送要求のあったデータが、例えば、ＥＸデータ等のように、該設定データ以外のデータまたは前記特定データであると、前記バス転送処理ステップで、データバッファ制御回路３１のバッファに保管されているデータを順次転送させた後に、該転送要求のあったデータを転送させ、データバッファ制御回路３１のバッファのデータが所定の転送開始容量になると、該バス転送処理ステップで、データバッファ制御回路３１のバッファに保管されている全てのデータを順次転送させる転送制御処理ステップと、を有している画像処理制御方法を実行している。
【００５７】
したがって、データ転送要求のあったデータが、特定データ以外の設定データの期間については、全ての転送要求のデータをデータバッファ制御回路３１のバッファに蓄積して、ＰＣＩｅ  Ｉ／Ｆ３３、ＰＣＩｅバス４ａ〜４ｎ及びＰＣＩｅ  Ｉ／Ｆ２１ａ〜２１ｎからなるバス機構を省電力状態に維持させることができる。その結果、データ転送のない状態が所定時間継続すると省電力状態に移行するバス転送手段であるＰＣＩｅ  Ｉ／Ｆ３３をレジスタ設定データ通信用のＰＣＩｅ  Ｉ／Ｆ３３として用いたときの省電力効果を向上させることができる。
【００５８】
さらに、本実施例の画像処理装置１は、コンピュータに、所定の転送先であるＡＳＩＣ３ａ〜３ｎに接続されて、ＡＳＩＣ３ａ〜３ｎへのデータ転送の無い状態が所定期間継続すると、通常電力状態から省電力状態に移行して、該省電力状態においてデータ転送依頼が発生すると、該省電力状態から該通常電力状態に復帰して、転送要求のあったデータを該転送先にデータ転送を行うバス転送処理と、転送要求のあったデータが、ＡＳＩＣ３ａ〜３ｎの動作制御に関する設定データであるか否か及び所定の特定データであるか否かを判断する判断処理と、転送要求のあったデータが前記設定データであると、データバッファ制御回路３１のバッファに該データを保管し、該転送要求のあったデータが、例えば、ＥＸデータ等のように、該設定データ以外のデータまたは前記特定データであると、前記バス転送処理で、データバッファ制御回路３１のバッファに保管されているデータを順次転送させた後に、該転送要求のあったデータを転送させ、データバッファ制御回路３１のバッファのデータが所定の転送開始容量になると、該バス転送処理で、データバッファ制御回路３１のバッファに保管されている全てのデータを順次転送させる転送制御処理を実行させる画像処理制御プログラムを搭載している。
【００５９】
したがって、データ転送要求のあったデータが、特定データ以外の設定データの期間については、全ての転送要求のデータをデータバッファ制御回路３１のバッファに蓄積して、ＰＣＩｅ  Ｉ／Ｆ３３、ＰＣＩｅバス４ａ〜４ｎ及びＰＣＩｅ  Ｉ／Ｆ２１ａ〜２１ｎからなるバス機構を省電力状態に維持させることができる。その結果、データ転送のない状態が所定時間継続すると省電力状態に移行するバス転送手段であるＰＣＩｅ  Ｉ／Ｆ３３をレジスタ設定データ通信用のＰＣＩｅ  Ｉ／Ｆ３３として用いたときの省電力効果を向上させることができる。
【００６０】
また、本実施例の画像処理装置１は、ＰＣＩｅ制御回路１４ａ〜１４ｎの送信パケット判定回路３２が、転送要求のあったデータの転送先アドレスに基づいて、蓄積すべき設定データであるか否か及び転送すべき特定データであるか否かを判定している。
【００６１】
したがって、転送要求のあったデータが設定データであるか否かを転送先アドレスに基づいて、簡単かつ容易に判断して、データ転送における省電力制御を適切かつ容易に行うことができ、簡単かつ容易に省電力効果を向上させることができる。
【００６２】
さらに、本実施例の画像処理装置１は、ＰＣＩｅ制御回路１４ａ〜１４ｎの送信パケット判定回路３２が、前記設定データであるか否かの判断に用いる転送先アドレスを、外部からの設定入力によって設定、または、データの転送先から受信して設定している。
【００６３】
したがって、接続先のデバイスが変更された場合にも、転送要求のあったデータが、蓄積すべき設定データであるか、転送すべきデータであるか否かを簡単かつ正確に判断して、データ転送における省電力制御を適切かつ容易に行うことができ、簡単かつ容易に省電力効果を向上させることができる。
【００６４】
また、本実施例の画像処理装置１は、ＰＣＩｅ制御回路１４ａ〜１４ｎの送信パケット判定回路３２が、前記転送開始容量として、ＡＳＩＣ３ａ〜３ｎ等の転送先の動作制御に必要な所定容量または外部から適宜設定された容量を用いて転送開始であるか否か判断している。
【００６５】
したがって、転送先の動作を適切に行わせることができるとともに、省電力状態を最大限に引き伸ばすことができ、省電力効果をより一層向上させることができる。
【００６６】
さらに、本実施例の画像処理装置１は、複数のＰＣＩｅ  Ｉ／Ｆ３３と該各ＰＣＩｅ  Ｉ／Ｆ３３に対応する送信パケット判定回路（判断手段及び転送制御手段）３２を備えているとともに、１つのデータ保管手段としてメモリ１２を備え、複数の送信パケット判定回路３２が、１つのメモリ１２を共用してデータを保管してもよい。
【００６７】
このようにすると、データ保管用のメモリを共通化して安価にすることができるとともに、適宜、利用バッファ領域を変更することで、省電力効果を好率的にかつより一層適切に向上させることができる。
【００６８】
また、本実施例の画像処理装置１は、データをデータバッファ制御回路３１のバッファやメモリ１２に保管するか否かを設定する設定手段（操作表示部や外部装置等）を備え、送信パケット判定回路３２が、該設定手段によってデータをデータバッファ制御回路３１のバッファやメモリ１２に保管することが設定されている場合にのみ、データの該データバッファ制御回路３１のバッファやメモリ１２への保管を行ってもよい。
【００６９】
したがって、データバッファ制御回路３１のバッファの容量やメモリ１２のバッファ容量の都合等によって、省電力効果を向上させるのに必要なバッファ容量を確保することができない場合やユーザによる画像処理装置１の利用状況等に応じたデータ転送制御を行うことができる。
【００７０】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００７１】
１  画像処理装置
２  ＳｏＣ  ＡＳＩＣ
３ａ〜３ｎ  ＡＳＩＣ
１１  ＣＰＵ
１２  メモリ
１３  アービタ
１４ａ〜１４ｎ  ＰＣＩｅ制御回路
２１ａ〜２１ｎ  ＰＣＩｅ  Ｉ／Ｆ
２２ａ〜２２ｎ  レジスタ
３１  データバッファ制御回路
３２  送信パケット判定回路
３３  ＰＣＩｅ  Ｉ／Ｆ
【先行技術文献】
【特許文献】
【００７２】
【特許文献１】特開２００５−２１０６５３号公報
【特許文献２】特開２００９−１７６２９４号公報
【図１】
0005741245.tif 000002
【図２】
0005741245.tif 000003
【図３】
0005741245.tif 000004
【図４】
0005741245.tif 000005