(57)【特許請求の範囲】
【請求項１】
２次側に設けられた負荷をオン／オフ駆動する外部パルス信号に同期させ、１次側に設けられたスイッチング素子のオン／オフ制御によって１次側から２次側に電力を供給すると共に、２次側に供給された電力を用いて前記負荷を設定された定電流で駆動する定電流電源装置であって、
前記負荷を流れる負荷電流を検出する負荷電流検出手段と、
該負荷電流検出手段によって検出された前記負荷電流と予め設定された第２基準値とを比較する負荷電流比較手段とを具備し、
起動時には、前記負荷電流が前記第２基準値に到達するまで、前記外部パルス信号に拘わらず、前記スイッチング素子を連続してオン／オフ制御することで１次側から２次側に電力を連続して供給させると共に前記負荷を連続してオン駆動させることを特徴とする定電流電源装置。
【請求項２】
前記外部パルス信号を積分して第４基準値を生成する第４基準値生成手段と、
前記負荷を流れる負荷電流を電圧信号に変換して積分した積分信号を生成する積分信号生成手段と、
前記第４基準値と前記積分信号と比較する積分信号比較手段とを具備し、
前記積分信号が前記第４基準値を超えると、前記負荷電流が前記第２基準値に到達するまでであっても、１次側から２次側への電力の供給を停止させると共に前記負荷をオフ駆動させることを特微とする請求項１記載の定電流電源装置。
【請求項３】
２次側に設けられた負荷をオン／オフ駆動する外部パルス信号に同期させ、１次側に設けられたスイッチング素子のオン／オフ制御によって１次側から２次側に電力を供給すると共に、２次側に供給された電力を用いて前記負荷を設定された定電流で駆動する定電流電源装置であって、
２次側の出力電圧と予め設定された第３基準値とを比較する出力電圧比較手段を具備し、
起動時には、前記出力電圧が前記第３基準値に到達するまで、前記外部パルス信号に拘わらず、前記スイッチング素子を連続してオン／オフ制御することで１次側から２次側に電力を連続して供給させることを特徴とする定電流電源装置。
【請求項４】
前記外部パルス信号を積分して第４基準値を生成する第４基準値生成手段と、
前記負荷を流れる負荷電流を電圧信号に変換して積分した積分信号を生成する積分信号生成手段と、
前記第４基準値と前記積分信号と比較する積分信号比較手段とを具備し、
前記積分信号が前記第４基準値を超えると、前記出力電圧が前記第３基準値に到達するまでであっても、１次側から２次側への電力の供給を停止させると共に前記負荷をオフ駆動させることを特微とする請求項３記載の定電流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷を定電流で駆動する定電流電源装置に係り、特にＰＷＭ制御（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）によるパルス信号（以下、ＰＷＭ信号と称す）で負荷を駆動する定電流電源装置に関する。
【背景技術】
【０００２】
ＬＥＤ（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）は、電流の大きさに応じて色調が変化する特性を有している。従って、ＬＥＤを定電流で駆動するが一般的であり、調光制御を行う場合には、ＰＷＭ信号でＬＥＤをオン／オフ駆動させ、ＰＷＭ信号のデューティ比によって光量を調整している。
【０００３】
一方、負荷を定電流で駆動する定電流電源装置としてスイッチング電源を用いる場合には、出力電流を検出してフィードバック制御を行う必要がある。上述のようにＰＷＭ信号によってＬＥＤを駆動する場合、ＬＥＤが点灯期間と消灯期間とを繰り返すことになり、当然ながら消灯期間ではＬＥＤに電流が流れず、出力電流がゼロとしてフィードバックされてしまう。このように、出力電流がゼロとしてフィードバックされると、過剰な電力が供給されすぎてしまうため、フィードバック制御をＬＥＤの点灯期間中に制限させることで、過剰な電力の供給を防止させることが提案されている（例えば、特許文献１参照）。
【０００４】
特許文献１には、非絶縁方式の昇圧型チョッパー型のスイッチング電源が開示されており、ＬＥＤを点灯するＯＮ期間はＬＥＤ動作電流指示値に基づいて動作電流を供給し、ＬＥＤを消灯させるＯＦＦ期間はＬＥＤと供給電圧をｎ型ＭＯＳトランジスタにて切り離し、且つＬＥＤ供給電圧源であるスイッチング電源のスイッチング動作も同期してオフさせている。このように特許文献１では、ＰＷＭ信号に同期させてスイッチング電源をオン／オフ動作させることで、待機時の消費電力を低下させることを行っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１４７４３５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図７は、従来技術の定電流電源装置の動作を説明するための波形図であり、（ａ）はＰＷＭ信号、（ｂ）は電源ラインの出力電圧、（ｃ）はＬＥＤアレイ２を流れるＬＥＤ電流、（ｄ）はＬＥＤ駆動信号、（ｅ）はＦＢ信号をそれぞれ示している。
図７を参照すると、時刻ｔ０にＰＷＭ信号が入力されると、ＰＷＭ信号に同期したＬＥＤ駆動信号も出力され、１次側から２次側に電力が供給されて出力電圧が立ち上がる。時刻ｔ１で出力電圧がＬＥＤアレイ２に電流が流れ始める順方向降下電圧ＶＦに到達すると、ＬＥＤ電流が流れ初める。そして時刻ｔ２で出力電圧が所定の電圧に到達以降は、ＬＥＤアレイ２が定電流で駆動されることになる。
【０００７】
しかしながら、従来技術では、ＰＷＭ信号に同期させてスイッチング電源をオン／オフ動作させるため、電源起動時の立ち上がりシーケンスにおいても、ＬＥＤ駆動信号がＨレベルとなるＬＥＤを点灯するＯＮ期間のみスイッチング電源はオンとなり、１次側から２次側に電力が供給される。従って、図７に示すように、電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合には、スイッチング電源はオン期間が短くなるため、出力電圧の立ち上り時間が遅延し、規定のＬＥＤ電流が流れてＬＥＤが発光するまでに時間がかかってしまうという問題点があった。なお、特許文献１のように、非絶縁方式の昇圧型チョッパー型のスイッチング電源では、入力電圧をかさ上げして出力電圧を得るので、入力電圧と出力電圧との差分により立ち上がり時間の遅延は短くなる場合があるが、絶縁方式のＤＣ−ＤＣコンバータのスイッチング電源では、出力電圧が必ず０Ｖから立ち上がるので、出力電圧の立ち上り時間の遅延が顕著になる。
【０００８】
また、ＰＷＭ信号のデューティ比に応じて、スイッチング電源はオン期間が変化するため、出力電圧立ち上り時間が定まらず、規定のＬＥＤ電流が流れてＬＥＤが発光するまでの時間にバラツキが生じてしまう。
【０００９】
本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合にも、出力電圧の立ち上げを速やかに行うことができる定電流電源装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の定電流電源装置は、２次側に設けられた負荷をオン／オフ駆動する外部パルス信号に同期させ、１次側に設けられたスイッチング素子のオン／オフ制御によって１次側から２次側に電力を供給すると共に、２次側に供給された電力を用いて前記負荷を設定された定電流で駆動する定電流電源装置であって、前記負荷を流れる負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段によって検出された前記負荷電流と予め設定された第２基準値とを比較する負荷電流比較手段とを具備し、起動時には、前記負荷電流が前記第２基準値に到達するまで、前記外部パルス信号に拘わらず、前記スイッチング素子を連続してオン／オフ制御することで１次側から２次側に電力を連続して供給させると共に前記負荷を連続してオン駆動させることを特徴とする。
さらに、本発明の定電流電源装置においては、前記外部パルス信号を積分して第４基準値を生成する第４基準値生成手段と、前記負荷を流れる負荷電流を電圧信号に変換して積分した積分信号を生成する積分信号生成手段と、前記第４基準値と前記積分信号と比較する積分信号比較手段とを具備し、前記積分信号が前記第４基準値を超えると、前記負荷電流が前記第２基準値に到達するまでであっても、１次側から２次側への電力の供給を停止させると共に前記負荷をオフ駆動させることを特微とする。
また、本発明の定電流電源装置においては、２次側に設けられた負荷をオン／オフ駆動する外部パルス信号に同期させ、１次側に設けられたスイッチング素子のオン／オフ制御によって１次側から２次側に電力を供給すると共に、２次側に供給された電力を用いて前記負荷を設定された定電流で駆動する定電流電源装置であって、２次側の出力電圧と予め設定された第３基準値とを比較する出力電圧比較手段を具備し、起動時には、前記出力電圧が前記第３基準値に到達するまで、前記外部パルス信号に拘わらず、前記スイッチング素子を連続してオン／オフ制御することで１次側から２次側に電力を連続して供給させることを特徴とする。
さらに、本発明の定電流電源装置においては、前記外部パルス信号を積分して第４基準値を生成する第４基準値生成手段と、前記負荷を流れる負荷電流を電圧信号に変換して積分した積分信号を生成する積分信号生成手段と、前記第４基準値と前記積分信号と比較する積分信号比較手段とを具備し、前記積分信号が前記第４基準値を超えると、前記出力電圧が前記第３基準値に到達するまでであっても、１次側から２次側への電力の供給を停止させると共に前記負荷をオフ駆動させることを特微とする。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る定電流電源装置の第１の実施の形態の回路構成を示す回路構成図である。
【図２】図１に示す２次側制御部の回路構成を示す回路構成図である。
【図３】本発明に係る定電流電源装置の第１の実施の形態の各部の信号波形、及び動作波形を示す波形図である。
【図４】本発明に係る定電流電源装置の第２の実施の形態の２次側制御部の回路構成を示す回路構成図である。
【図５】本発明に係る定電流電源装置の第３の実施の形態の２次側制御部の回路構成を示す回路構成図である。
【図６】本発明に係る定電流電源装置の第３の実施の形態の各部の信号波形、及び動作波形を示す波形図である。
【図７】従来技術の定電流電源装置の動作を説明するための波形図である。
【発明を実施するための形態】
【００１２】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。
【００１３】
（第１の実施の形態）
第１の実施の形態の定電流電源装置は、ＬＥＤアレイ２を定電流で駆動する絶縁方式のＤＣ−ＤＣコンバータであり、図１に示すように、整流回路ＤＢと、平滑コンデンサＣ１と、１次側制御回路Ｃｏｎｔ１と、Ｎ型のＭＯＳＦＥＴ（以下、ＮＭＯＳと称す）Ｑ１と、トランスＴと、整流ダイオードＤ１と、平滑コンデンサＣ２と、ＮＭＯＳＱ２と、２次側制御回路Ｃｏｎｔ２と、駆動回路ＤＲと、抵抗Ｒ１、Ｒ２と、コンデンサＣ３と、発光ダイオード及び受光トランジスタで構成される第１のフォトカプラＰＣ１及び第２のフォトカプラＰＣ２とを備えている。
【００１４】
整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２には商用交流電源ＡＣが接続され、商用交流電源ＡＣから入力された交流電圧が全波整流されて整流回路ＤＢから出力される。整流回路ＤＢの整流出力負極端子は接地端子に接続されていると共に、スイッチング素子であるＮ型のＭＯＳＦＥＴ（以下、ＮＭＯＳと称す）Ｑ１のソース端子が接続され、ＮＭＯＳＱ１のドレイン端子はトランスＴの一次巻線Ｐを介して整流回路ＤＢの整流出力正極端子に接続されている。また、ＮＭＯＳＱ１のゲート端子は１次側制御回路Ｃｏｎｔ１に接続され、１次側制御回路Ｃｏｎｔ１によってＮＭＯＳＱ１がオン／オフ制御される。ＮＭＯＳＱ１のオン／オフ制御により、整流回路ＤＢと平滑コンデンサＣ１とで整流平滑された直流電源がトランスＴの一次巻線Ｐに印加される。
【００１５】
トランスＴには、ＮＭＯＳＱ１がオンしている時に磁気エネルギーが蓄えられ、ＮＭＯＳＱ１がオフしているときに蓄えられた磁気エネルギーがトランスＴの二次巻線Ｓから電力として放出される。トランスＴの二次巻線Ｓの両端子間には、整流ダイオードＤ１を介して平滑コンデンサＣ２が接続され、トランスＴの二次巻線Ｓから放出された電力は、整流ダイオードＤ１と平滑コンデンサＣ２により整流平滑される。なお、平滑コンデンサＣ２の正極端子に接続されているラインが出力電圧Ｖ０の電源ラインとなり、平滑コンデンサＣ２の負極端子が接続されたラインは接地端子に接続されたＧＮＤラインとなる。
【００１６】
ｎ個（ｎは任意の自然数を示す）のＬＥＤ２１〜２ｎが直列接続されてなるＬＥＤアレイ２が駆動対象の負荷として用いられる。ＬＥＤアレイ２と、ＮＭＯＳＱ２と、抵抗Ｒ１とが電源ラインとＧＮＤラインとの間に直列に接続されている。ＬＥＤアレイ２のアノード側端子が電源ラインに接続され、ＬＥＤアレイ２のカソード側端子にＮＭＯＳＱ２のドレイン端子が接続され、ＮＭＯＳＱ２のソース端子が抵抗Ｒ１を介してＧＮＤラインに接続されている。また、ＮＭＯＳＱ２のゲート端子には２次側制御回路Ｃｏｎｔ２の端子Ｔ２が接続されている。２次側制御回路Ｃｏｎｔ２の端子Ｔ１には、外部パルス信号であるＰＷＭ信号が入力され、２次側制御回路Ｃｏｎｔ２は、端子Ｔ１から入力されたＰＷＭ信号に基づくＬＥＤ駆動信号を端子Ｔ２から出力することで、ＮＭＯＳＱ２をオン／オフさせる。これにより、２次側に供給された電力を用いて、ＰＷＭ信号に同期し、負荷であるＬＥＤアレイ２が設定された定電流でオン／オフ駆動される。
【００１７】
２次側制御回路Ｃｏｎｔ２の端子Ｔ３は、ＮＭＯＳＱ２のソース端子と抵抗Ｒ１との接続点に接続されていると共に、２次側制御回路Ｃｏｎｔ２の端子Ｔ４は、フォトカプラＰＣ１を構成する発光ダイオードのカソードに接続され、フォトカプラＰＣ１を構成する発光ダイオードのアノードは基準電圧Ｖｃｃに接続されている。また、１次側制御回路Ｃｏｎｔ１は、フォトカプラＰＣ１を構成する受光トランジスタのコレクタに接続され、フォトカプラＰＣ１を構成する受光トランジスタのエミッタは接地されている。なお、２次側制御回路Ｃｏｎｔ２の端子Ｔ４とフォトカプラＰＣ１を構成する発光ダイオードのカソードとの接続点は位相補正用の抵抗Ｒ２とコンデンサＣ３とを介して接地されている。これにより、２次側制御回路Ｃｏｎｔ２は、端子Ｔ２から入力される抵抗Ｒ１の電圧降下に基づいたＦＢ（フィードバック）信号を端子Ｔ４から出力する。端子Ｔ４から出力されたＦＢ信号はフォトカプラＰＣ１経由で1次側制御回路Ｃｏｎｔ１に送られ、1次側制御回路Ｃｏｎｔ１はＦＢ信号に基づいてＮＭＯＳＱ１のオン／オフ時間を制御することで、所定の電流がＬＥＤアレイ２に流れるように制御される。
【００１８】
２次側制御回路Ｃｏｎｔ２の端子Ｔ２とＮＭＯＳＱ２のゲート端子との接続点は、駆動回路ＤＲを介してフォトカプラＰＣ２を構成する発光ダイオードのカソードに接続され、フォトカプラＰＣ２を構成する発光ダイオードのアノードは基準電圧Ｖｃｃに接続されている。また、１次側制御回路Ｃｏｎｔ１は、フォトカプラＰＣ２を構成する受光トランジスタのコレクタに接続され、フォトカプラＰＣ２を構成する受光トランジスタのエミッタは接地されている。これにより、ＮＭＯＳＱ２のゲート信号であるＬＥＤ駆動信号がフォトカプラＰＣ２経由で1次側制御回路Ｃｏｎｔ１に送られ、１次側制御回路Ｃｏｎｔ１は、ＬＥＤ駆動信号に基づいてスイッチング動作又は停止の制御を行う。すなわち、ＰＷＭ信号に基づくＬＥＤ駆動信号がＨレベルの時にスイッチング動作が行われて１次側から２次側に電力を供給され、ＬＥＤ駆動信号がＬレベルの時にスイッチング動作が停止される。従って、ＰＷＭ信号に同期して１次側から２次側に電力を供給されることになる。
【００１９】
次に２次側制御回路Ｃｏｎｔ２の回路構成について図２を参照して詳細に説明する。
２次側制御回路Ｃｏｎｔ２は、オア（ＯＲ）回路ＯＲ１と、リセット優先のＲＳ型のフリップフロップ回路ＦＦ１と、バッファ回路ＢＦ１と、コンパレータＣＰ１と、オペアンプＯＰ１、サンプルアンドホールド回路ＳＨ１、ＳＨ２と、第１基準電圧Ｖｒｅｆ１、第２基準電圧Ｖｒｅｆ２とを備えている。
【００２０】
ＬＥＤの明るさを決定するＰＷＭ信号が入力される端子Ｔ１は、フリップフロップＦＦ１のセット端子Ｓと接続されていると共に、オア回路ＯＲ１の一方の入力端子に接続されている。オア回路ＯＲ１の他方の入力端子はフリップフロップＦＦ１の出力端子Ｑと接続されている。オア回路ＯＲ１の出力端子はバッファ回路ＢＦ１を介してＮＭＯＳＱ２のゲート端子が接続されている端子Ｔ２に接続されていると共に、オア回路ＯＲ１の出力端子はサンプルアンドホールド回路ＳＨ１、ＳＨ２の制御信号入力端子に接続されている。この構成により、端子Ｔ１に入力されたＰＷＭ信号は、オア回路ＯＲ１及びバッファ回路ＢＦ１を介して端子Ｔ２からＬＥＤ駆動信号としてＮＭＯＳＱ２のゲート端子に出力される。従って、ＰＷＭ信号がH（ＨＩＧＨ）レベルになると、フリップフロップＦＦ１がセットされると共に、端子Ｔ２から出力されるＬＥＤ駆動信号もHレベルになり、ＮＭＯＳＱ２がオンしてＬＥＤアレイ２に電流が流れる。さらに、ＬＥＤ駆動信号もＨレベルになると、駆動回路ＤＲを介して第２のフォトカプラＰＣ２を流れる電流がオフされて、１次側制御回路Ｃｏｎｔ１が動作し、１次側制御回路Ｃｏｎｔ１はＮＭＯＳＱ１のスイッチング動作を開始させる。
【００２１】
ＮＭＯＳＱ２のソース端子と抵抗Ｒ１との接続点は２次側制御回路Ｃｏｎｔ２の端子Ｔ３と接続されている。端子Ｔ３はコンパレータＣＰ１の非反転入力端子に接続されていると共に、サンプルアンドホールド回路ＳＨ１の入力端子に接続されている。コンパレータＣＰ１の反転入力端子は第２基準電圧Ｖｒｅｆ２が接続され、コンパレータＣＰ１の出力端子はフリップフロップＦＦ１のリセット端子Ｒに接続されている。また、サンプルアンドホールド回路ＳＨ１の出力端子はオペアンプＯＰ１の反転入力端子に接続されていると共に、オペアンプＯＰ１の非反転入力端子は第１基準電圧Ｖｒｅｆ１接続されている。さらに、オペアンプＯＰ１の出力端子はサンプルアンドホールド回路ＳＨ２の入力端子に接続され、サンプルアンドホールド回路ＳＨ２の出力端子は端子Ｔ４に接続されている。従って、ＬＥＤアレイ２、ＮＭＯＳＱ２に流れるＬＥＤ電流ＩＬは抵抗Ｒ１の電圧降下として検出される。抵抗Ｒ１は、ＬＥＤアレイ２を流れるＬＥＤ電流ＩＬを検出する負荷電流検出手段として機能する。抵抗Ｒ１の電圧降下として検出されたＬＥＤ電流ＩＬは、負荷電流比較手段としてのコンパレータＣＰ１で第２基準電圧Ｖｒｅｆ２と比較される。また、ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下はサンプルアンドホールド回路ＳＨ１を介してオペアンプＯＰ１に入力され、第１基準電Ｖｒｅｆ１との誤差電圧が増幅された信号が、ＦＢ信号としてサンプルアンドホールド回路ＳＨ２を介して出力される。
【００２２】
なお、第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１よりも低い値に設定され、本実施の形態では、第１基準電圧Ｖｒｅｆ１の８０％とする。上述のようにコンパレータＣＰ１の出力端子は、フリップフロップＦＦ１のリセット端子Ｒに接続されているため、ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を超えると、フリップフロップＦＦ１がリセットされる。言い換えるならば、フリップフロップＦＦ１はＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を超えるまではリセットされないことになる。フリップフロップＦＦ１がセットされた状態では、フリップフロップＦＦ１の出力端子Ｑから出力されるＨレベルの信号がオア回路ＯＲ１及びバッファ回路ＢＦ１を介して端子Ｔ２からＨレベルの信号が出力される。従って、フリップフロップＦＦ１がセットされた状態では、端子Ｔ１に入力されたＰＷＭ信号がＬ（ＬＯＷ）レベルになっても、端子Ｔ２から出力されるＬＥＤ駆動信号はＨレベルとなり、ＮＭＯＳＱ２がオン状態で維持される。フリップフロップＦＦ１がリセットされると、フリップフロップＦＦ１の出力端子Ｑから出力される信号がＬレベルとなり、端子Ｔ１に入力されたＰＷＭ信号がＬレベルになると、オア回路ＯＲ１の出力信号がＬレベルになる。従って、端子Ｔ２から出力されるＬＥＤ駆動信号はＬレベルとなり、ＮＭＯＳＱ２がＯＦＦされる。
【００２３】
また、オア回路ＯＲ１の出力信号がＬレベルになると、サンプルアンドホールド回路ＳＨ１、ＳＨ２は直前の信号電圧をホールドする。すなわち、サンプルアンドホールド回路ＳＨ１は抵抗Ｒ１の電圧降下の信号を、サンプルアンドホールド回路ＳＨ２はサンプルアンドホールド回路ＳＨ１の出力と第１基準電圧Ｖｒｅｆ１との誤差電圧を増幅した信号をホールドする。
【００２４】
図３は、第１の実施の形態の定電流電源装置の起動時の立ち上がりシーケンスを示したもので、（ａ）は２次側制御回路Ｃｏｎｔ２の端子Ｔ１から入力されるＰＷＭ信号、（ｂ）は電源ラインの出力電圧Ｖ０、（ｃ）はＬＥＤアレイ２を流れるＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下、（ｄ）はフリップフロップＦＦ１がセット端子Ｓの入力信号、（ｅ）はフリップフロップＦＦ１がリセット端子Ｒの入力信号、（ｆ）はフリップフロップＦＦ１が出力端子Ｑの出力信号、（ｇ）は２次側制御回路Ｃｏｎｔ２の端子Ｔ２から出力されるＬＥＤ駆動信号、（ｈ）はＦＢ信号をそれぞれ示している。
【００２５】
図３（ａ）に示すように、時刻ｔ１０にＬＥＤアレイ２の明るさを決定するＤｉｍｍｉｎｇ  ＳｉｇｎａｌであるＰＷＭ信号が入力されると、図３（ｄ）に示すように、ＨレベルのＰＷＭ信号がフリップフロップＦＦ１のセット端子Ｓに入力され、フリップフロップＦＦ１がセットされる。フリップフロップＦＦ１がセットされると、図３（ｆ）に示すように、フリップフロップＦＦ１の出力端子Ｑからの出力信号がＨレベルとなり、図３（ｇ）に示すように、オア回路ＯＲ１及びバッファ回路ＢＦ１を介して２次側制御回路Ｃｏｎｔ２の端子Ｔ２から出力されるＬＥＤ駆動信号はＨレベルとなる。ＬＥＤ駆動信号はＨレベルとなると、ＮＭＯＳＱ２がオンされると共に、駆動回路ＤＲを介して第２のフォトカプラＰＣ２を流れる電流がオフされて、１次側制御回路Ｃｏｎｔ１がＮＭＯＳＱ１のスイッチング動作を開始させる。
【００２６】
ＮＭＯＳＱ１のスイッチング動作が開始されると、１次側から２次側に電力が供給されて平滑コンデンサＣ２に電荷が蓄積され、図３（ｂ）に示すように、出力電圧Ｖ０が立ち上がる。立ち上がった出力電圧Ｖ０が時刻ｔ１１でＬＥＤアレイ２に電流が流れ始める順方向降下電圧ＶＦに到達すると、図３（ｃ）に示すように、ＬＥＤ電流ＩＬが流れ始める。
【００２７】
次に、図３（ｃ）に示すように、時刻ｔ１２でＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を超えると、図３（ｅ）に示すように、フリップフロップＦＦ１がリセット端子ＲにＨレベルの信号が入力され、図３（ｆ）に示すように、フリップフロップＦＦ１の出力端子Ｑからの出力信号がＬレベルとなる。なお、時刻ｔ１２の時点でフリップフロップＦＦ１の出力端子Ｑからの出力信号がＬレベルとなっても、図３（ａ）に示すように、ＰＷＭ信号がＨレベルであるため、オア回路ＯＲ１の出力信号はＨレベルなり、図３（ｇ）に示すように、２次側制御回路Ｃｏｎｔ２の端子Ｔ２から出力されるＬＥＤ駆動信号がＨレベルで維持される。
【００２８】
時刻ｔ１０〜ｔ１２の期間では、フリップフロップＦＦ１がセットされた状態が維持され、図３（ｇ）に示すように、２次側制御回路Ｃｏｎｔ２の端子Ｔ２から出力されるＬＥＤ駆動信号が常にＨレベルである。従って、ＰＷＭ信号に左右されることなく、すなわちＰＷＭ信号がＬレベルの期間であっても、ＮＭＯＳＱ１のスイッチング動作が行われ、図３（ｈ）に示すＦＢ信号に応じた電力が１次側から２次側に供給され続け、図３（ｂ）に示すように、起動時の出力弾圧Ｖ０の立ち上がり時間が大幅に短縮される。なお、時刻ｔ１１〜ｔ１２の期間では、ＰＷＭ信号に左右されることなくＮＭＯＳＱ２が常にオンされ、ＬＥＤ電流ＩＬが連続して流れるため、出力弾圧Ｖ０が立ち上がる傾きが時刻ｔ１０〜ｔ１２の期間に比べて若干緩やかになる。
【００２９】
次に、図３（ａ）に示すように、時刻ｔ１３でＰＷＭ信号がＬレベルになると、オア回路ＯＲ１の出力信号はＬレベルなり、図３（ｇ）に示すように、２次側制御回路Ｃｏｎｔ２の端子Ｔ２から出力されるＬＥＤ駆動信号がＬレベルになる。時刻ｔ１３以降は、図３（ｄ）、（ｅ）、（ｆ）を参照すると、ＰＷＭ信号がHレベルになるとフリップフロップＦＦ１がセットされるが、ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を越えているため、ほぼ同時にフリップフロップＦＦ１がセットされ、フリップフロップＦＦ１の出力端子Ｑからの信号は一瞬Hレベルになった後、瞬時にLレベルに戻る。従って、オア回路ＯＲ１の出力端子からはＰＷＭ信号に同期したパルス信号が出力されることになり、図３（ｇ）に示すように、２次側制御回路Ｃｏｎｔ２の端子Ｔ２からはＰＷＭ信号に同期したＬＥＤ駆動信号が出力される。なお、時刻ｔ１４はＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が予め設定された値１００％に達する時刻を示し、以降はＰＷＭ号のオンパルス幅に関わらず一定のＬＥＤ電流ＩＬでオンオフされる。また、出力電圧Ｖ０はＬＥＤ電流ＩＬに対して相当する電圧となる。
【００３０】
なお、本実施の形態では、抵抗Ｒ１の電圧降下として検出したＬＥＤ電流ＩＬが第２基準電圧Ｖｒｅｆ２を超えるまでは、ＰＷＭ信号に拘わらず、１次側から２次側に電力が連続して供給され続けると共にＬＥＤアレイ２が連続してオン駆動される。また、第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１よりも低い値に設定され、第１基準電圧Ｖｒｅｆ１の８０％となっている。第１基準電圧Ｖｒｅｆ１は、ＬＥＤ電流ＩＬが予め設定された値１００％の時に抵抗Ｒ１の電圧降下として検出される値である。従って、本実施の形態では、ＬＥＤ電流ＩＬが予め設定された値の８０％を超えるまでは、ＰＷＭ信号にかかわらず１次側から２次側に電力が供給され続ける。第２基準電圧Ｖｒｅｆ２は、適宜設定することができる。第２基準電圧Ｖｒｅｆ２を第１基準電圧Ｖｒｅｆ１に近い値にするほど、１次側から２次側に電力が連続した供給される時間が長くなるため、出力弾圧Ｖ０の立ち上がり時間が短縮される。しかしながら、図３に示す例のように、ＰＷＭ信号がＨレベルの時にＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を越えた場合には、依然として１次側から２次側に電力が供給され続けるため、オーバーシュートが発生するおそれがある。
【００３１】
以上のように、第１の実施の形態によれば、抵抗Ｒ１による電圧降下によってＬＥＤアレイ２を流れるＬＥＤ電流ＩＬを検出し、コンパレータＣＰ１によって検出してＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下と第２基準電圧Ｖｒｅｆ２とを比較することで、起動時に、ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２に到達するまで、ＰＷＭ信号に拘わらず、１次側から２次側に電力を連続して供給させると共にＬＥＤアレイ２を連続してオン駆動させるように構成されている。この構成により、第１の実施の形態は、電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合にも、出力電圧Ｖ０の立ち上げを速やかに行うことができるという効果を奏する。
【００３２】
（第２の実施の形態）
第１の実施の形態では、ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を超えるまでフリップフロップＦＦ１がセットされた状態が維持されるように構成されているが、第２の実施の形態では、出力電圧Ｖ０が第３基準電圧Ｖｒｅｆ３を超えるまでフリップフロップＦＦ１がセットされた状態が維持される点で異なっている。
【００３３】
第２の実施の形態で用いられる２次側制御回路Ｃｏｎｔ２ａは、図４を参照すると、第１の実施の形態で用いた２次側制御回路Ｃｏｎｔ２のコンパレータＣＰ１に換えて、出力電圧Ｖ０が第３基準電圧Ｖｒｅｆ３を比較するコンパレータＣＰ２と、オア回路ＯＲ２と、ＰＯＲ信号が入力される端子Ｔ５とが設けられている。
【００３４】
コンパレータＣＰ２の非反転入力端子が電源ラインＶ０に接続され、コンパレータＣＰ２の反転入力端子が第３基準電圧Ｖｒｅｆ３に接続されている。第３基準電圧Ｖｒｅｆ３が電源ラインＶ０の予め設定された値１００％よりも低く、電源ラインＶ０の予め設定された値の８０に設定されている。コンパレータＣＰ２の出力端子は、オア回路ＯＲ１の一方の入力端子に接続され、オア回路ＯＲ１の他方の入力端子はＰＯＲ信号が入力される端子Ｔ５に接続されている。また、オア回路ＯＲ１の出力端子はフリップフロップＦＦ１のリセット端子Ｒに接続されている。
【００３５】
ＰＯＲ信号もしくはコンパレータＣＰ２の出力信号がＨレベルになって、オア回路ＯＲ１の出力信号がＨレベルになるとフリップフロップＦＦ１がリセットされる。ＰＯＲ信号は１次側制御回路Ｃｏｎｔ１が立ち上がったことを知らせる信号であり、初期段階でフリップフロップＦＦ１がリセットされる。従って、ＰＷＭ信号が端子Ｔ１に入力され、フリップフロップＦＦ１がセットされた後、図３（ｂ）に示すように、出力電圧Ｖ０が第３基準電圧Ｖｒｅｆ３を超えるまで、１次側から２次側に電力が連続して供給される。
【００３６】
以上のように、第２の実施の形態によれば、コンパレータＣＰ２によって出力電圧Ｖ０と第３基準電圧Ｖｒｅｆ３とを比較することで、起動時に、出力電圧Ｖ０が第３基準電圧Ｖｒｅｆ３に到達するまで、ＰＷＭ信号に拘わらず、１次側から２次側に電力を連続して供給させると共にＬＥＤアレイ２を連続してオン駆動させるように構成されている。この構成により、第２の実施の形態は、電源起動時に光量が絞られてＰＷＭ信号のデューティ比が小さい場合にも、出力電圧Ｖ０の立ち上げを速やかに行うことができるという効果を奏する。
【００３７】
（第３の実施の形態）
第３の実施の形態においては、起動時にＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を超えるまでＬＥＤ電流ＩＬが連続して流れるように構成したが、第３の実施の形態は、ＬＥＤ電流ＩＬが連続して流れる期間が第1の実施の形態よりも短くなるように改善するものである。
【００３８】
第２の実施の形態で用いられる２次側制御回路Ｃｏｎｔ２ｂは、図５を参照すると、第１の実施の形態で用いた２次側制御回路Ｃｏｎｔ２の構成に加えて、バッファ回路ＢＦ２と、抵抗Ｒ３及びコンデンサＣ４からなる積分回路１０と、抵抗Ｒ４及びコンデンサＣ３からなる積分回路１１と、コンパレータＣＰ３と、オア回路ＯＲ３、ＯＲ４と、ＰＯＲ信号が入力される端子Ｔ５とが設けられている。
【００３９】
端子Ｔ１はバッファ回路ＢＦ２と抵抗Ｒ３及びコンデンサＣ４からなる積分回路１０とを介してコンパレータＣＰ３の反転入力端子に接続されている。バッファ回路ＢＦ２及び積分回路１０は、ＰＷＭ信号に基づいて第４基準値を生成する第４基準値生成手段として機能し、生成された第４基準値がコンパレータＣＰ３の反転入力端子に入力される。ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が入力される端子Ｔ３は抵抗Ｒ４及びコンデンサＣ３からなる積分回路１１を介してコンパレータＣＰ３の非転入力端子に接続されている。抵抗Ｒ１及び積分回路１１は、ＬＥＤ電流ＩＬを電圧信号に変換して積分した積分信号を生成する積分信号生成手段として機能し、生成された積分信号はコンパレータＣＰ３の非転入力端子に入力される。また、コンパレータＣＰ３の出力端子とオア回路ＯＲ３の一方の入力端子とが接続されている。コンパレータＣＰ３は、第４基準値と積分信号と比較する積分信号比較手段として機能する。コンパレータＣＰ１の出力端子とオア回路ＯＲ３の他方の入力端子とが接続され、オア回路ＯＲ３の出力端子はオア回路ＯＲ４の一方の入力端子と接続されている。さらに、端子Ｔ５とオア回路ＯＲ４の他方の入力端子とが接続され、オア回路ＯＲ４の出力端子はフリップフロップＦＦ１のリセット端子Ｒと接続されている。
【００４０】
図６は、第３の実施の形態の定電流電源装置の起動時の立ち上がりシーケンスを示したもので、（ａ）は２次側制御回路Ｃｏｎｔ２ｂの端子Ｔ５から入力されるＰＯＲ信号、（ｂ）は２次側制御回路Ｃｏｎｔ２ｂの端子Ｔ１から入力されるＰＷＭ信号、（ｃ）は電源ラインの出力電圧Ｖ０、（ｄ）はＬＥＤアレイ２を流れるＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下、（ｅ）はフリップフロップＦＦ１がセット端子Ｓの入力信号、（ｆ）はコンパレータＣＰ３の入力信号、（ｇ）コンパレータＣＰ３の出力信号、（ｈ）はフリップフロップＦＦ１がリセット端子Ｒの入力信号、（ｉ）はフリップフロップＦＦ１が出力端子Ｑの出力信号、（ｊ）は２次側制御回路Ｃｏｎｔ２の端子Ｔ２から出力されるＬＥＤ駆動信号、（ｋ）はＦＢ信号をそれぞれ示している。
【００４１】
まず、図６（ａ）に示すように、電源投入時に２次側制御回路Ｃｏｎｔ２ｂの端子Ｔ５からＰＯＲ信号が入力され、フリップフロップＦＦ１がリセットされる。次に、図６（ｂ）に示すように、時刻ｔ２０にＬＥＤアレイ２の明るさを決定するＤｉｍｍｉｎｇ  ＳｉｇｎａｌであるＰＷＭ信号が入力されると、図６（ｅ）に示すように、ＨレベルのＰＷＭ信号がフリップフロップＦＦ１のセット端子Ｓに入力され、フリップフロップＦＦ１がセットされる。フリップフロップＦＦ１がセットされると、図６（ｉ）に示すように、フリップフロップＦＦ１の出力端子Ｑからの出力信号がＨレベルとなり、図６（ｊ）に示すように、オア回路ＯＲ１及びバッファ回路ＢＦ１を介して２次側制御回路Ｃｏｎｔ２ｂの端子Ｔ２から出力されるＬＥＤ駆動信号はＨレベルとなる。ＬＥＤ駆動信号はＨレベルとなると、ＮＭＯＳＱ２がオンされると共に、駆動回路ＤＲを介して第２のフォトカプラＰＣ２を流れる電流がオフされて、１次側制御回路Ｃｏｎｔ１が動作し、１次側制御回路Ｃｏｎｔ１によるＮＭＯＳＱ１のオンオフ制御が開始される。
【００４２】
ＮＭＯＳＱ１のスイッチング動作が開始されると、１次側から２次側に電力が供給されて平滑コンデンサＣ２に電荷が蓄積され、図６（ｂ）に示すように、出力電圧Ｖ０が立ち上がる。また、バッファ回路ＢＦ２によって増幅されたＰＷＭ信号が積分回路１０によって積分され、図６（ｆ）に示すように、コンパレータＣＰ３の反転入力端子への入力信号が立ち上がる。
【００４３】
立ち上がった出力電圧Ｖ０が時刻ｔ２１でＬＥＤアレイ２に電流が流れ始める順方向降下電圧ＶＦに到達すると、図６（ｃ）に示すように、ＬＥＤ電流ＩＬが流れ始める。ＬＥＤ電流ＩＬが流れ始めると、ＬＥＤ電流ＩＬが抵抗Ｒ１の電圧降下として端子Ｔ３で検出され、積分回路１０によって積分され、図６（ｆ）に示すように、コンパレータＣＰ３の非反転入力端子への入力信号が立ち上がる。時刻ｔ２２でコンパレータＣＰ３の非反転入力端子への入力信号が反転入力端子への入力信号を超えると、図６（ｇ）に示すように、コンパレータＣＰ３の出力端子からＨレベルの信号が出力され、当該Ｈレベルの信号がオア回路ＯＲ３、ＯＲ４を介して、図６（ｈ）に示すように、フリップフロップＦＦ１のリセット端子Ｒに入力され、フリップフロップＦＦ１がリセットされる。これにより、図６（ｉ）に示すように、フリップフロップＦＦ１の出力端子Ｑからの出力がＬレベルになる。従って、ＰＷＭ信号がＬレベルの場合には、オア回路ＯＲ１の出力信号もＬレベルなり、図６（ｊ）に示すように、２次側制御回路Ｃｏｎｔ２の端子Ｔ２から出力されるＬＥＤ駆動信号がＬレベルになる。
【００４４】
同様の動作で、図６を参照すると、第３の実施の形態では、時刻ｔ２３でＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を超える以前であっても、コンパレータＣＰ３の非反転入力端子への入力信号が立ち上がる。時刻ｔ２２でコンパレータＣＰ３の非反転入力端子への入力信号が反転入力端子への入力信号を超える度に、ＬＥＤ駆動信号がＬレベルになる。従って、第１の実施の形態では、電源起動時の立ち上がり時間を短くするために、ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を超えるまで、ＬＥＤ電流ＩＬが連続して流す構成を採用したが、第３の実施の形態では、電源起動時の立ち上がり時間が第１の実施の形態よりも若干長くなるものの、ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を超える以前であっても、ＰＷＭ信号にある程度基づいたパルス幅のＬＥＤ電流ＩＬを流すことが可能になる。
【００４５】
なお、第３の実施の形態は、ＬＥＤ電流ＩＬに相当する抵抗Ｒ１の電圧降下が第２基準電圧Ｖｒｅｆ２を超える時刻ｔ２３以降は、第１の実施の形態と同様である。また、時刻ｔ２４はＬＥＤ電流ＩＬが予め設定された値１００％に達する時刻を示し、以降はＰＷＭ信号のオンパルス幅に基づき、且つ一定のＬＥＤ電流ＩＬでオンオフされる。また、出力電圧Ｖ０はＬＥＤ電流ＩＬに対して相当する電圧となる。さらに、第３の実施の形態を第２の実施の形態の構成に適用することもできる。
【００４６】
なお、上述の実施の形態では、ｎ個（ｎは任意の自然数を示す）のＬＥＤ２１〜２ｎが直列接続されてなるＬＥＤアレイ２を負荷として駆動する例を説明したが、１個のＬＥＤでも良い。また、直流で駆動することができる負荷であれば、ＬＥＤに限定されることはない。
【００４７】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
【符号の説明】
【００４８】
２  ＬＥＤアレイ
１０、１１  積分回路
２１〜２ｎ  ＬＥＤ
ＢＦ１、ＢＦ２  バッファ回路
Ｃ１、Ｃ２  平滑コンデンサ
Ｃ３、Ｃ４、Ｃ５  コンデンサ
Ｃｏｎｔ１  １次側制御回路
Ｃｏｎｔ２  ２次側制御回路（第１の実施の形態）
Ｃｏｎｔ２ａ  ２次側制御回路（第２の実施の形態）
Ｃｏｎｔ２ｂ  ２次側制御回路（第３の実施の形態）
ＣＰ１、ＣＰ２、ＣＰ３  コンパレータ
ＤＢ  整流回路
ＤＲ  駆動回路
ＦＦ１  フリップフロップ回路
Ｄ１  整流ダイオード
ＯＲ１、ＯＲ２、ＯＲ３、ＯＲ４  オア（ＯＲ）回路
ＯＰ１  オペアンプ
ＰＣ１  第１のフォトカプラ
ＰＣ２  第２のフォトカプラ
Ｑ１  ＭＯＳＦＥＴ（ＮＭＯＳ）
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
Ｑ２  ＭＯＳＦＥＴ（ＮＭＯＳ）
ＳＨ１、ＳＨ２  サンプルアンドホールド回路
Ｔ  トランス
Ｖｒｅｆ１  第１基準電圧
Ｖｒｅｆ２  第２基準電圧（第２基準値）
Ｖｒｅｆ３  第３基準電圧（第３基準値）
【図１】
0005691790.tif 000002
【図２】
0005691790.tif 000003
【図３】
0005691790.tif 000004
【図４】
0005691790.tif 000005
【図５】
0005691790.tif 000006
【図６】
0005691790.tif 000007
【図７】
0005691790.tif 000008