(57)【特許請求の範囲】
【請求項１】
半導体層と、前記半導体層に離間して設けられたソース電極及びドレイン電極と、前記ドレイン電極と接続された画素電極と、ゲート絶縁層を介して前記半導体層に離間して配置されたゲート電極とを有する表示スイッチング用の薄膜トランジスタを備えた画素が絶縁基板上に複数形成された薄膜トランジスタアレイにおいて、
前記複数の画素は互いに隣接して格子状に配置され、
前記画素のうち互いに隣接する４つの画素を一単位とし、前記一単位を構成する各画素の輪郭は一つの交点で交わるように設けられ、
前記各単位毎に、前記交点の周りの前記４つの画素の部分にトランジスタ形成領域が設けられ、
前記薄膜トランジスタは、前記トランジスタ形成領域に、前記４つの画素のそれぞれに設けられる前記薄膜トランジスタの前記ソース電極及びドレイン電極が別々に形成されることで構成され、
前記半導体層は、前記交点を中心として前記４つの画素にまたがって形成され、中央部が開口されたリング形状、口の字形状またはループ形状を呈している、
ことを特徴とする薄膜トランジスタアレイ。
【請求項２】
前記薄膜トランジスタが電界効果型トランジスタであることを特徴とする請求項１記載の薄膜トランジスタアレイ。
【請求項３】
前記半導体層が有機半導体であることを特徴とする請求項１または２記載の薄膜トランジスタアレイ。
【請求項４】
前記半導体層が金属酸化物半導体であることを特徴とする請求項１または２記載の薄膜トランジスタアレイ。
【請求項５】
前記絶縁基板が可撓性基板であることを特徴とする請求項１乃至４に何れか１項記載の薄膜トランジスタアレイ。
【請求項６】
前記可撓性基板が紙またはプラスチックを主成分とする基板であることを特徴とする請求項５記載の薄膜トランジスタアレイ。
【請求項７】
請求項１乃至６に記載の何れかの薄膜トランジスタアレイを製造する際に、
前記薄膜トランジスタが有する半導体層を印刷法で形成する、
ことを特徴とする薄膜トランジスタアレイの製造方法。
【請求項８】
画像表示体を有し、前記画像表示体が請求項１乃至６記載の何れかの薄膜トランジスタアレイを用いて構成される、
ことを特徴とする画像表示装置。
【請求項９】
前記画像表示体が液晶表示装置、有機ＥＬ及び電子ペーパーの何れかであることを特徴とする請求項８記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ及びそれを用いた画像表示装置並びに薄膜トランジスタアレイの製造方法に関する。
【背景技術】
【０００２】
近年、一般に普及している液晶ディスプレイ、有機ＥＬディスプレイ及び電気泳動型ディスプレイ等の表示装置の多くは、薄膜トランジスタ（ＴＦＴ）を表示スイッチングデバイスとしたアクティブマトリックス型の駆動装置を利用している。このような表示スイッチとしてのＴＦＴには、ゲート電極、ゲート絶縁層、ソース−ドレイン電極、ソース−ドレイン電極間に配置された半導体層を有する電界効果型トランジスタ（ＦＥＴ）が利用されている。ＦＥＴの駆動原理は、ゲート電極に電圧を印加することにより半導体中の電子またはホールからなるチャージキャリア量をコントロールして、ソース−ドレイン間のチャージ移動、すなわち電流を制御するものであり、このような作用によりスイッチの役割を果たしている。
【０００３】
以上のようなＴＦＴアレイの半導体には、従来、アモルファスもしくは多結晶の薄膜シリコンを半導体として利用したものが使われているが、一般的に、薄膜シリコンＴＦＴの電極や半導体、絶縁層等の各層は真空プロセス及び３００℃以上の高温プロセスが必要であり、比較的煩雑で高コストなプロセスにより形成されている。
【０００４】
これに対して近年、透明酸化物半導体、有機半導体などの低温形成可能な半導体材料が開発され、アモルファスシリコン以上の電気伝導特性を有するなど、プロセスの低温化、高速化、低コスト化が実現可能となってきた。また低温プロセスを採用することによりプラスチックフィルムや紙などの可撓性基材を採用し、ロールトゥーロールによる製造やフレキシブルデバイスの作製などへの応用が期待されている。
また、低温プロセスやロールトゥーロールプロセスを採用する際に、高生産性、低コスト化を期待して印刷技術が活用され始めている。例えば、溶液から印刷法を用いて半導体層を形成するには、インクジェット法（特許文献１、２）、凸版印刷法（特許文献３、４）などの方法が挙げられ、通常１００℃以下の低温でプロセスが完了されている。
【０００５】
従来における薄膜トランジスタアレイについて、図７乃至図９を参照して説明する。
従来における半導体のパターン印刷結果は図７（ａ），（ｂ）に示すようになる。
従来の薄膜トランジスタアレイを構成する画素８０は、図８に示すように、絶縁基板上に互いに隣接してマトリクス状に配列され、各画素８０の１つの隅部には表示スイッチング用の薄膜トランジスタが設けられている。薄膜トランジスタは、各画素毎に、ゲート絶縁膜８１と、半導体層８４と、半導体層８４に設けられたソース電極８２及びドレイン電極８２と、ソース電極８２が接続されたソース配線８６と、ドレイン電極８３が接続された画素電極８５とを有している。
【０００６】
また、従来の薄膜トランジスタアレイを構成する画素８０は、図９に示すように、絶縁基板上に互いに隣接してマトリクス状に配列され、各画素８０の１つの隅部には表示スイッチング用の薄膜トランジスタが設けられている。薄膜トランジスタは、ゲート絶縁膜８１と、画素８０の行毎に該行方向に沿い延在して設けられた半導体層８４と、各画素毎に半導体層８４に設けられたソース電極８２及びドレイン電極８２と、ソース電極８２が接続されたソース配線８６と、ドレイン電極８３が接続された画素電極８５とを有している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２１００８６号公報
【特許文献２】特開２００４−８００２６号公報
【特許文献３】特開２００６−６３３３４号公報
【特許文献４】特開２００８−２３５８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
印刷技術を活用することで半導体加工技術に従来にない高生産性が導入されようとしている。この印刷法の１つであるインクジェット法を用いることは、トランジスタのチャネル部に対し一つ一つ半導体層を形成することから、生産性がある程度制限されている。また、半導体の溶解性が不十分な場合にはインクジェットノズルの塗出不良がしばしば起こる。
また、凸版印刷で素子分離をするためには、独立パターンを印刷する必要がある。しかし、アニロックスから有機半導体溶液を印刷版に転写する際に、印刷版の凸部がアニロックスの凹部に入る場合と土手の部分にかかる場合とで転写される液量が異なり、特に印刷サイズが小さい場合に成膜された膜の厚さに大きなばらつきが生じる。半導体膜厚のばらつきは、薄膜トランジスタの特性のばらつきとなる。
【０００９】
上記ばらつきを解消するために、特許文献４では半導体層を複数の画素の薄膜トランジスタにまたがってストライプ状に形成することで、半導体膜厚を均一化している。しかしながら、半導体層がトランジスタのチャネル部と関係の無い部分に形成されていることから、画素電極の面積に制限がかかり、薄膜トランジスタアレイの設計の自由度が低下し、画素電極サイズの低下に伴う開口率の低下を招いていた。
【００１０】
本発明は上記のような従来の問題を解決するためになされたもので、印刷法を用いて生産性良く、低コストに、開口面積の大きい薄膜トランジスタアレイ、及びそれを用いた画像表示装置を作製することができる薄膜トランジスタアレイ及びそれを用いた画像表示装置並びに薄膜トランジスタアレイの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために請求項１の発明は、半導体層と、前記半導体層に離間して設けられたソース電極及びドレイン電極と、前記ドレイン電極と接続された画素電極と、ゲート絶縁層を介して前記半導体層に離間して配置されたゲート電極とを有する表示スイッチング用の薄膜トランジスタを備えた画素が絶縁基板上に複数形成された薄膜トランジスタアレイにおいて、前記複数の画素は互いに隣接して格子状に配置され、前記画素のうち互いに隣接する４つの画素を一単位とし、前記一単位を構成する各画素の輪郭は一つの交点で交わるように設けられ、前記各単位毎に、前記交点の周りの前記４つの画素の部分にトランジスタ形成領域が設けられ、前記薄膜トランジスタは、前記トランジスタ形成領域に、前記４つの画素のそれぞれに設けられる前記薄膜トランジスタの前記ソース電極及びドレイン電極が別々に形成されることで構成され、前記半導体層は、前記交点を中心として前記４つの画素にまたがって形成され、中央部が開口されたリング形状、口の字形状またはループ形状を呈していることを特徴とする。
【００１３】
請求項２の発明は、請求項１記載の薄膜トランジスタアレイにおいて、前記薄膜トランジスタが電界効果型トランジスタであることを特徴とする。
【００１４】
請求項３の発明は、請求項１または２記載の薄膜トランジスタアレイにおいて、前記半導体層が有機半導体であることを特徴とする。
【００１５】
請求項４の発明は、請求項１または２記載の薄膜トランジスタアレイにおいて、前記半導体層が金属酸化物半導体であることを特徴とする。
【００１６】
請求項５の発明は、請求項１乃至４に何れか１項記載の薄膜トランジスタアレイにおいて、前記絶縁基板が可撓性基板であることを特徴とする。
【００１７】
請求項６の発明は、請求項５記載の薄膜トランジスタアレイにおいて、前記可撓性基板が紙またはプラスチックを主成分とする基板であることを特徴とする。
【００１８】
請求項７の発明は、薄膜トランジスタアレイの製造方法であって、請求項１乃至６に記載の何れかの薄膜トランジスタアレイを製造する際に、前記薄膜トランジスタが有する半導体層を印刷法で形成することを特徴とする。
【００１９】
請求項８の発明は、画像表示装置であって、画像表示体を有し、前記画像表示体が請求項１乃至６記載の何れかの薄膜トランジスタアレイを用いて構成されることを特徴とする。
【００２０】
請求項９の発明は、請求項８記載の画像表示装置において、前記画像表示体が液晶表示装置、有機ＥＬ及び電子ペーパーの何れかであることを特徴とする。
【発明の効果】
【００２１】
本発明の薄膜トランジスタアレイ構造を採用することにより、印刷法を用いて生産性良く、低コストに、開口面積の大きい薄膜トランジスタアレイ、及びそれを用いた画像表示装置を作製することが可能である。また、同様の薄膜トランジスタアレイ構造を用いたフレキシブルデバイス、または画像表示装置を作製することが可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明におけるボトムコンタクト構造の薄膜トランジスタの例を示す概略断面図である。
【図２】本発明におけるトップコンタクト構造の薄膜トランジスタの例を示す概略断面図である。
【図３】本発明におけるトップゲート構造の薄膜トランジスタの例を示す概略断面図である。
【図４】本発明における半導体層のパターン印刷結果の一例を示す説明図である。
【図５】本発明における薄膜トランジスタアレイに含まれる４画素分の半導体層の構造の一例を示す説明図である。
【図６】本発明における薄膜トランジスタアレイに含まれる４画素分の半導体層の構造の他の例を示す説明図である。
【図７】従来における半導体層のパターン印刷結果の一例を示す説明図である。
【図８】従来の薄膜トランジスタアレイにおける画素を４画素分取り出した時の半導体層の構造の一例を示す説明図である。
【図９】従来の薄膜トランジスタアレイにおける画素を４画素分取り出した時の半導体層の構造の他の例を示す説明図である。
【発明を実施するための形態】
【００２３】
以下、本発明にかかる薄膜トランジスタアレイの実施の形態について図面を参照して詳細に説明する。
本実施の形態の図１に示す表示スイッチング用の薄膜トランジスタは、ボトムコンタクト構造の薄膜トランジスタであって、基板１０と、この基板１０上に設けられたゲート電極２０と、このゲート電極２０の外表面及びゲート電極２０が形成されない基板１０の上面箇所に形成されたゲート絶縁層３０と、このゲート絶縁層３０の上面に設けられた半導体層６０と、この半導体層６０を挟んでゲート絶縁層３０の上面に設けられたソース電極４０及びドレイン電極５０とを有している。
【００２４】
本実施の形態の図２に示す表示スイッチング用の薄膜トランジスタは、トップコンタクト構造の薄膜トランジスタであって、基板１０と、この基板１０上に設けられたゲート電極２０と、このゲート電極２０の外表面及びゲート電極２０が形成されない基板１０の上面箇所に形成されたゲート絶縁層３０と、このゲート絶縁層３０の上面に設けられた半導体層６０と、この半導体層６０の両端部上面に位置して設けられたソース電極４０及びドレイン電極５０とを有している。
【００２５】
本実施の形態の図３に示す表示スイッチング用の薄膜トランジスタは、トップゲート構造の薄膜トランジスタであって、基板１０と、この基板１０の両端部上面に互いに離間して設けられたソース電極４０及びドレイン電極５０と、ソース電極４０及びドレイン電極５０の外表面とソース電極４０及びドレイン電極５０が形成されない基板１０の上面箇所に形成された半導体層６０と、この半導体層６０の上面に形成されたゲート絶縁層３０と、このゲート絶縁層３０の上面に設けられたゲート電極２０とを有している。
なお、上記図１乃至図３に示す薄膜トランジスタは、何れの構造の薄膜トランジスタアレイにも適用できる。
【００２６】
次に、本実施の形態における薄膜トランジスタアレイについて、図４乃至図６を参照して説明する。
本実施の形態における半導体のパターン印刷結果は図４（ａ），（ｂ）に示すようになる。
本実施の形態に示す薄膜トランジスタアレイを構成する画素１００は、図５に示すように、図示省略の絶縁基板上に互いに隣接して格子状に複数配列されている。
この画素のうち互いに隣接する４つの画素１００を一単位とし、この一単位全体の中心部分Ａには、各画素１００の薄膜トランジスタ１００１が集中して配置されている。
各画素１００の薄膜トランジスタ１００１は、ゲート絶縁膜３０と、半導体層６０と、半導体層６０に設けられたソース電極４０及びドレイン電極５０と、ソース電極４０が接続されたソース配線４５と、ドレイン電極５０が接続された画素電極５５とを有している。
この実施の形態において、薄膜トランジスタ１００１が集中して配置された際の半導体層６０の形状は、図５に示すように口の字形状を呈している。
【００２７】
また、本実施の形態に示す薄膜トランジスタアレイの他の例としては、図６に示すように、複数の画素１００は、図示省略の絶縁基板上に互いに隣接して格子状に配列されている。
この画素のうち互いに隣接する４つの画素１００を一単位とし、この一単位全体の中心部分Ａには、各画素１００の薄膜トランジスタ１００１が集中して配置されている。
各画素１００の薄膜トランジスタ１００１は、ゲート絶縁膜３０と、半導体層６０と、半導体層６０に設けられたソース電極４０及びドレイン電極５０と、ソース電極４０が接続されたソース配線４５と、ドレイン電極５０が接続された画素電極５５とを有している。
この実施の形態において、薄膜トランジスタ１００１が集中して配置された際の半導体層６０の形状は、図６に示すようにリング形状を呈している。
【００２８】
図５に示す口の字形状の半導体層６０及び図６に示すリング形状あるいはループ形状の半導体はソース電極及びドレイン電極の下に位置してもいても良いし、ソース電極及びドレイン電極の上に位置していても良い。半導体層がソース電極及びドレイン電極の下に位置している場合はトップコンタクト構造の例であり、半導体層がソース電極及びドレイン電極の上に位置している場合はボトムコンタクト構造の例である。また、半導体層は、上記４画素に連続してまたがってループ形状になっていても良いし、電極に分断されてループ形状になっていても良い。
【００２９】
本実施の形態に示す基板１０としては、シート状で、表面が平坦であれば何でも用いることができる。例えば、ソーダライムガラス、石英ガラス、ホウ珪酸ガラス、プラスチックフィルム、紙などを用いることができる。特に可撓性の基板が望ましく、紙やポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、シクロオレフィンポリマー、ポリイミド（ＰＩ）、ポリエーテルスルホン（ＰＥＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート（ＰＣ）、ポリアリルレート、トリアセチルセルロース（ＴＡＣ）などを使用することができる。また、ステンレスシート、アルミ箔、銅箔、シリコンウェハー等の導電性あるいは半導体性の基材も、用いることができる。これら導電性あるいは半導体性の機材は表面に絶縁性の、例えば高分子材料あるいは金属酸化物などを塗布または真空蒸着することにより用いることがより好ましい。基材が絶縁性であるか否かに関わらず、基材表面に密着性向上、平滑性向上などを目的に下地層を形成しても良いし、ガスバリア層、遮光層などの機能層を形成しても良い。更に、以上の基板は表面に、コロナ処理、プラズマ処理、ＵＶ／オゾン処理等の表面処理を施しても良い。
【００３０】
本実施の形態に示すゲート電極２０、ソース電極４０及びドレイン電極５０としては、Ａｌ、Ｃｒ、Ｍｏ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｆｅ、Ｍｎ、Ａｇなどの金属をＰＶＤやＣＶＤ、めっき等の方法で成膜した後にフォトリソグラフィーなどの公知の方法を用いて形成できる。また、インジウム・錫酸化物（ＩＴＯ）フッ素ドープ酸化錫（ＦＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）等、公知の透明導電性材料や、ＰＥＤＯＴ：ＰＳＳ、ポリアニリン、ポリチオフェン等、公知の有機導電性材料等を用いることもできる。これらを用いた時に比較的高い配線抵抗を有する場合は金属バス電極を用いて抵抗の軽減を図ることがより好ましい。また、以上の金属、透明酸化物、有機導電性高分子等の導電性材料あるいはそれらの前駆体を、溶液、ペースト、ナノ粒子分散液等に加工した後、印刷法で塗工し、乾燥、焼成、光硬化あるいはエージング等によって形成することもできる。用いられる印刷方法は、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ等のパターニング可能な印刷方法を用いることが工程の簡略化、低コスト化、高速化を達成できることから、より好ましい。また、スピンコート、ダイコート、マイクログラビアコート、ディップコート等とフォトリソグラフィー等のパターニング手法を組み合わせても良い。さらに、以上の印刷法を組み合わせて用いても良い。
【００３１】
通常、薄膜トランジスタアレイを作製する際には、ゲート電極に接続されるゲート配線、キャパシタ電極、キャパシタ電極に接続されるキャパシタ配線、ソース電極に接続されるソース配線、ドレイン電極に接続される画素電極を形成するが、これらも上記ゲート電極２０、ソース電極４０及びドレイン電極５０と同様に形成することができる。
【００３２】
本実施の形態に示すゲート絶縁膜３０としては、酸化シリコン、窒化シリコン、シリコンオキシナイトライド（ＳｉＮｘ Ｏｙ ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、ポリイミド、ポリエステル、エポキシ樹脂、ポリビニルフェノール（ＰＶＰ）、ポリ塩化ビニル（ＰＶＣ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリジメチルシロキサン（ＰＤＭＳ）、ポリシルセスキオキサン、ブタジエンゴム等が挙げられるが、これらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は１０１１ Ωｃｍ以上、より好ましくは１０１４ Ωｃｍ以上であることが好ましい。膜厚は５０ｎｍ〜２μｍであることが好ましい。
【００３３】
本実施の形態に示すゲート絶縁膜３０は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマＣＶＤ（Chemical Vapor Deposition）法、光ＣＶＤ法、ホットワイヤＣＶＤ法、スピンコート法、ディップコート法、スクリーン印刷法、マイクログラビア印刷法、ダイコート法などの方法を用いて形成することができる。ゲート絶縁膜３０は単層として用いても構わないし、複数の層を積層したものを用いても構わない。また膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
以上のゲート絶縁層は、コロナ処理、プラズマ処理、ＵＶ／オゾン処理等の表面処理を施しても良いが、処理による表面粗さが粗くならないように注意する必要がある。ゲート絶縁層の表面は比較的平滑でピンホールや突起、起伏が無いことが好ましい。
【００３４】
本実施の形態に示すゲート絶縁膜３０は表面に自己組織化単分子膜を形成しても良く、その形成方法は、該自己組織化単分子を形成する化合物を真空下で対応する基板に蒸着する方法、該化合物の溶液中に基板を浸漬する方法、Langmuir−Blodgett法などを用いることができるが、これに限るものではない。
【００３５】
本実施の形態に示す半導体６０としては、金属酸化物半導体材料、もしくは有機半導体材料が好適に使用できる。本実施の形態において半導体６０で用いられる金属酸化物半導体材料は亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン（ＷＯ）、酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の材料が挙げられるがこれらに限定されるものではない。これらの材料は実質的に透明であり、バンドギャップが２．８ｅＶ以上、好ましくはバンドギャップが３．２ｅＶ以上であることが望ましい。これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体層６０の膜厚は少なくとも２０ｎｍ以上が望ましい。
【００３６】
本実施の形態において、半導体６０で用いられる有機半導体材料としては、半導体性を示すπ共役有機高分子、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類、ポリアリルアミン類、フルオレン類、ポリカルバゾール類、ポリインドール類、ポリ（ｐ−フェニレンビニレン）類などや、π共役系を持つ低分子物質、例えば、ペンタセンなどの多環芳香族の誘導体、フタロシアニン誘導体、ペリレン誘導体、テトラチアフルバレン誘導体、テトラシアノキノジメタン誘導体、フラーレン類、カーボンナノチューブ類などを用いることができるがこの限りではない。
【００３７】
本実施の形態における半導体６０の形成法は、真空蒸着法、ＣＶＤ法、溶液を用いた印刷法等を用いることができるが、生産性、低コスト化等の観点から溶媒に可溶な半導体あるいは半導体前駆体を用いて塗工する方法を用いることがより好ましい。印刷法を用いる場合は、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷法、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコート等を用いることができ、以上の印刷法を組み合わせて用いても良い。
【００３８】
本実施の形態に示す半導体６０は、薄膜トランジスタアレイを作製する際には、該薄膜トランジスタアレイに含まれる、画素の輪郭により形成された共有の１つの中心部分で互いに隣り合う４つの画素にまたがって形成された半導体層の形状がループ形状、口の字形状、あるいはリング形状であることが好ましい。この場合、半導体層６０は、図５または図６に示した通り、画素の輪郭により形成された共有の１つの中心部分で互いに隣り合う４つの画素の内部に存在する薄膜トランジスタが、それぞれの画素の４つの内側隅部のうち、前記中心部分内に存在する隅部が最も近くなるように配置されていることがより好ましい。
【００３９】
特に印刷法により溶液から半導体あるいは半導体前駆体を塗布形成する際、半導体がループ形状を有することによって、半導体あるいは半導体前駆体の溶液が版または被印刷体においてループ形状を有し、ドット状、円形状または矩形状でパターンを作製する時に比べ、作製した半導体薄膜の均一性に優れ、その結果、薄膜トランジスタアレイの各画素の薄膜トランジスタの特性均一性に優れる。
【００４０】
特許文献４では、半導体が連続的に形成されていることにより、半導体薄膜の均一性が向上する効果が得られることが示されている。しかしながら、半導体が各画素にまたがってストライプ状に形成されていることから、図５あるいは図６の画素電極５５に相当する部分の面積が小さくなることが余儀なくされ、開口率の低下を招いており、このような課題を解決すると共に、半導体薄膜の均一性を維持することを目的として本発明に至った。
【００４１】
本実施の形態に示す薄膜トランジスタは、さらに封止層、層間絶縁層、上部画素電極、保護膜、遮光層、エッチストッパ層等を形成して用いても良い。上部画素電極は前記ドレイン電極と接続した画素電極５５と電気的に接続されている。本実施の形態に示す電界効果型トランジスタは通常、画素をアレイ状に配列させることにより、画像表示装置の画素点灯装置として用いることができる。またｐ型、ｎ型、あるいは両極性の半導体を組み合わせて配置した電界効果型トランジスタ、あるいはメモリ、抵抗等を電子回路に組み合わせることにより論理回路を作製することができる。
【００４２】
次に、本発明の実施例及び比較例について説明する。
以下、具体的な実施例によって本発明を詳細に説明するが、これらの実施例は説明を目的としたもので、本発明はこれに限定されるものではない。
【００４３】
（実施例１）
幅４０μｍの口の字型の版を用意し、凸版印刷法により半導体６０として６，１３−ビス（トリエチルシリルエチニル）アントラジチオフェン（ＴＥＳ−ＡＤＴ）のテトラリン溶液をガラス上に塗工し、９０℃で乾燥した。得られた半導体薄膜の観察結果を図５に示した。印刷された半導体層の口の字型のパターンは全面に渡り均一な形状を有しており、結晶粒径は大きく、連続した薄膜であった。
【００４４】
（比較例１）
幅１００μｍ、長さ２００μｍの矩形ドット型の版を用意し、凸版印刷法により半導体６０として６，１３−ビス（トリエチルシリルエチニル）アントラジチオフェン（ＴＥＳ−ＡＤＴ）のテトラリン溶液をガラス上に塗工し、９０℃で乾燥した。得られた半導体薄膜の観察結果を図５に示した。印刷された矩形ドット型のパターンは場所により不均一な形状を有しており、結晶粒径は大小様々で、不連続の薄膜が多く観察された。
矩形ドットパターンであるため、版上におけるインク転写の不均一性が印刷結果の不均一性に結びついたものと考えられる。版のパターンを口の字型にすることで結晶粒系が均一で連続な半導体薄膜が得られることが明らかとなった。
【００４５】
（実施例２）
薄膜トランジスタアレイの画素を構成するゲート絶縁膜３０、ソース電極４０、ソース配線４５、ドレイン電極５０、画素電極５５、半導体６０が、上方から捉えた時、図５に示すような構造を有する薄膜トランジスタアレイを作製した。薄膜トランジスタアレイは、画素数６４０×４８０で、図７のような構造を有する４画素を一単位とする場合、この４画素が１６０単位×１２０単位配列したアレイである。また、薄膜トランジスタアレイ中の各トランジスタは図１のようなボトムゲート・ボトムコンタクト構造とした。
基板１０として１２５μｍ厚のＰＥＮ（ポリエチレンナフタレート）を用意し、ＵＶ／オゾン照射、洗浄液を用いた超音波により洗浄した。尚、洗浄に用いた水は全て超純水を使用した。上記ＰＥＮ基材の片面に膜厚２００ｎｍでポリイミド樹脂の下地層を形成した後、ゲート電極２０として銀を、オフセット印刷法により銀ナノ粒子を１００ｎｍの膜厚でパターン状に印刷した後、１８０℃で焼成することで形成した。ゲート電極と同時にゲート電極と接続するゲート配線、キャパシタ電極と接続するキャパシタ配線を形成した。キャパシタ電極は、画素電極５５に対し、ゲート絶縁膜３０を介して位置し、画素電極５５の電圧を保持するための保持容量を作用させる為に形成する。
【００４６】
続いてゲート絶縁膜３０としてシランカップリング剤を硬化剤として添加したＰＶＰ（ポリビニルフェノール）をスピンコートした後、１８０℃で乾燥することにより膜厚６００ｎｍに形成した。さらに、ゲート絶縁膜３０上に、ソース電極４０、ソース配線４５、ドレイン電極５０、画素電極５５として銀を、ゲート電極２０と同様の方法でパターン形成した。続いて、半導体６０として６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）を、ＴＩＰＳ−ペンタセンのテトラリン溶液を凸版印刷法により、ソース電極及びドレイン電極の間に形成され、かつソース電極及びドレイン電極に接触するようにパターン形成し、乾燥させることにより形成した。この時、半導体の形状は図６のような口の字型で、４つの画素の輪郭により形成された１つの交点を介して隣り合う４つの画素の薄膜トランジスタにまたがって形成されている。
さらに、半導体層上には封止膜としてサイトップ（旭硝子（株）製）を凸版印刷法により膜厚２μｍで形成し、１００℃で乾燥することにより薄膜トランジスタアレイを作製した。
【００４７】
以上より得られた電界効果型トランジスタの伝達特性をゲート電圧２０Ｖから−２０Ｖ、ドレイン電圧−１５Ｖで測定したところ、移動度は０．５２〜６２ｃｍ２／Ｖｓ、ｏｎ／ｏｆｆ比は約１０５、閾値電圧は０〜−１Ｖであった。
６４０×４８０画素の薄膜トランジスタアレイ内のトランジスタ素子において、移動度及び閾値電圧のばらつきは小さく、トランジスタ特性は優れた面内均一性を有していた。
得られた薄膜トランジスタアレイに電子ペーパー前面版をラミネートし、電子ペーパーを駆動表示したところ、全面に渡りコントラスト良く良好な表示をすることができた。
【００４８】
（実施例３）
薄膜トランジスタアレイの画素を構成するゲート絶縁膜３０、ソース電極４０、ソース配線４５、ドレイン電極５０、画素電極５５、半導体６０が、上方から捉えた時、図６のような構造を有する薄膜トランジスタアレイを作製した。薄膜トランジスタアレイは、画素数６４０×４８０で、図６に示すような構造を有する４画素を一単位とする場合、この４画素が１６０単位×１２０単位配列したアレイである。また、薄膜トランジスタアレイ中の各トランジスタは図２のようなボトムゲート・トップコンタクト構造とした。
基板１０として１２５μｍ厚のＰＥＮ（ポリエチレンナフタレート）を用意し、ＵＶ／オゾン照射、洗浄液を用いた超音波により洗浄した。尚、洗浄に用いた水は全て超純水を使用した。上記ＰＥＮ基材の片面に膜厚２００ｎｍでポリイミド樹脂の下地層を形成した後、ゲート電極２０としてアルミニウムを、真空蒸着法により膜厚１００ｎｍで形成し、フォトリソグラフィーによりパターン形成した。ゲート電極と同時にゲート電極と接続するゲート配線、キャパシタ電極と接続するキャパシタ配線を形成した。
【００４９】
続いてゲート絶縁膜３０としてシランカップリング剤を硬化剤として添加したシルセスキオキサンをスピンコートした後、１５０℃で乾燥することにより膜厚６００ｎｍに形成した。続いて、半導体６０としてポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）を、Ｐ３ＨＴのテトラリン溶液を凸版印刷法により、パターン形成し、乾燥させることにより形成した。この時、半導体の形状は図７のようなリング型で、４つの画素の輪郭により形成された１つの交点を介して隣り合う４つの画素の薄膜トランジスタにまたがって形成されている。さらに、半導体６０上にソース電極４０、ソース配線４５、ドレイン電極５０、画素電極５５として銀を、オフセット印刷法により銀ナノ粒子を１００ｎｍの膜厚でパターン状に印刷した後、１５０℃で焼成することで形成した。この時、半導体６０はソース電極及びドレイン電極の間に形成され、かつソース電極及びドレイン電極に接触するように形成されている。
続いて、半導体上には封止膜としてサイトップ（旭硝子（株）製）を凸版印刷法により膜厚２μｍで形成し、１００℃で乾燥することにより薄膜トランジスタアレイを作製した。
【００５０】
以上より得られた電界効果型トランジスタの伝達特性をゲート電圧２０Ｖから−２０Ｖ、ドレイン電圧−１５Ｖで測定したところ、移動度は０．０９〜０．１０ｃｍ２／Ｖｓ、ｏｎ／ｏｆｆ比は約１０４、閾値電圧は１〜０Ｖであった。
６４０×４８０画素の薄膜トランジスタアレイ内のトランジスタ素子において、移動度及び閾値電圧のばらつきは小さく、トランジスタ特性は優れた面内均一性を有していた。
得られた薄膜トランジスタアレイに電子ペーパー前面版をラミネートし、電子ペーパーを駆動表示したところ、全面に渡りコントラスト良く良好な表示をすることができた。
【００５１】
（比較例２）
薄膜トランジスタアレイの画素を構成するゲート絶縁膜３０、ソース電極４０、ソース配線４５、ドレイン電極５０、画素電極５５、半導体６０が、上方から捉えた時、図８のような構造を有する薄膜トランジスタアレイを作製した。薄膜トランジスタアレイは、画素数６４０×４８０で、薄膜トランジスタアレイ中の各トランジスタは図１のようなボトムゲート・ボトムコンタクト構造とした。
半導体のパターンが図８のような矩形ドット型であり、半導体が画素間にまたがっていない構造を持つ以外は、実施例２と同様に薄膜トランジスタアレイを作製した。
【００５２】
以上より得られた電界効果型トランジスタの伝達特性をゲート電圧２０Ｖから−２０Ｖ、ドレイン電圧−１５Ｖで測定したところ、移動度は０．０２２〜０．４８ｃｍ２／Ｖｓ、ｏｎ／ｏｆｆ比は約１０３〜１０５、閾値電圧は１〜−１．５Ｖであった。
６４０×４８０画素の薄膜トランジスタアレイ内のトランジスタ素子において、移動度及び閾値電圧のばらつきは大きく、実施例２に比べ面内均一性が非常に低下していた。
得られた薄膜トランジスタアレイに電子ペーパー前面版をラミネートし、電子ペーパーを駆動表示したところ、多くのコントラスト不良が観察された。
【００５３】
（比較例３）
特開２００８−２３５８６１号公報（特許文献４）に示されたストライプ形状の半導体パターンを有する薄膜トランジスタの構造の一部を図９に示した。本実施の形態に示す図５、図６と比べても明らかなように画素電極の大きさが制限され、画素面積と画素電極面積により決定される開口率が小さいことが明らかである。
【産業上の利用可能性】
【００５４】
本発明は、電界効果型トランジスタ（ＦＥＴ）、及びそれを用いたアクティブマトリックス型のＴＦＴアレイを背面板として有する液晶表示素子、有機ＥＬ、電子ペーパー等の画像表示体に利用される。特に、耐衝撃性に優れ、軽量で曲面加工が可能なフレキシブルディスプレイに利用される。
【符号の説明】
【００５５】
１０…基板、２０…ゲート電極、３０…ゲート絶縁膜、４０…ソース電極、４５…ソース配線、５０…ドレイン電極、５５…画素電極、６０…半導体層、１００…画素。
【図１】
0005671911.tif 000002
【図２】
0005671911.tif 000003
【図３】
0005671911.tif 000004
【図４】
0005671911.tif 000005
【図５】
0005671911.tif 000006
【図６】
0005671911.tif 000007
【図７】
0005671911.tif 000008
【図８】
0005671911.tif 000009
【図９】
0005671911.tif 000010