(57)【特許請求の範囲】
【請求項１】
電源と誘導性負荷の一端との間に介挿された第１のスイッチング素子と、
前記誘導性負荷の他端とアースとの間に介挿された第２のスイッチング素子と、
前記第１のスイッチング素子がオフ及び前記第２のスイッチング素子がオンの時に前記誘導性負荷の他端から出力される逆起電流を、前記アースを介して前記誘導性負荷の一端へ還流させる還流回路と、
前記第１及び第２のスイッチング素子の両方がオフの時に前記誘導性負荷の他端から出力される逆起電流を前記電源に回生させる逆起電流回生回路と、
前記第２のスイッチング素子とアースとの間に介挿されたシャント抵抗と、
を備えた誘導性負荷駆動回路から前記誘導性負荷に供給される駆動電流を検出する誘導性負荷駆動装置であって、
２つの入力端子が前記シャント抵抗の両端に接続された差動増幅器と、
前記第１及び第２のスイッチング素子を制御するプロセッサと前記差動増幅器の出力端子とを結ぶ配線に介挿されたサンプルスイッチと、
前記プロセッサから前記第２のスイッチング素子に出力される制御信号がオンレベルに遷移してから所定の遅延時間の経過後に前記サンプルスイッチをオンにさせる遅延回路と、
を備えることを特徴とする誘導性負荷駆動装置。
【請求項２】
前記遅延回路は、前記プロセッサから前記第２のスイッチング素子に出力される制御信号がオンレベルに遷移してから、コンデンサの容量で定まる遅延時間の経過後に前記サンプルスイッチをオンにさせることを特徴とする請求項１に記載の誘導性負荷駆動装置。
【請求項３】
前記遅延回路に対して前記コンデンサを外付けするために用いられる外付け端子と、
前記外付け端子に接続された外付けコンデンサとを備えることを特徴とする請求項２に記載の誘導性負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導性負荷駆動装置に関する。
【背景技術】
【０００２】
下記特許文献１には、誘導性負荷の一端と外部供給電源との間に介挿された第１のスイッチング素子と、誘導性負荷の他端とアースとの間に介挿された第２のスイッチング素子と、第１のスイッチング素子がオフ及び第２のスイッチング素子がオンの時に誘導性負荷に生じる逆起電流をアースを介して誘導性負荷に還流させる還流回路と、第１及び第２のスイッチング素子の両方がオフの時に誘導性負荷に生じる逆起電流を外部供給電源に還元（回生）させる逆起電流還元回路とを備えた誘導性負荷駆動装置が開示されている。
【０００３】
このような構成の誘導性負荷駆動装置では、第２のスイッチング素子をオン状態に維持しながら第１のスイッチング素子のオン／オフ期間の比率（デューティ比）を制御することにより、負荷電流の立上がり特性を制御することができる。また、第１のスイッチング素子をオフ状態に維持しながら第２のスイッチング素子のデューティ比を制御することにより、負荷電流の立下がり特性を制御しながら誘導性負荷に生じる逆起電流を外部供給電源に回生させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−８５０４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１には明記されていないが、誘導性負荷に流れる負荷電流の波形を任意に制御する手法として、第２のスイッチング素子とアース間にシャント抵抗を設け、このシャント抵抗の端子間電圧をサンプルホールド回路によってサンプリングし、そのサンプリング値（つまり負荷電流値）をスイッチング制御を行うマイコンにフィードバックする手法が挙げられる。
【０００６】
上記特許文献１の技術では、第１のスイッチング素子をオフ状態に維持しながら第２のスイッチング素子のデューティ比を制御する期間（負荷電流の立下り波形を制御する期間）において、第２のスイッチング素子がオンの時、負荷電流は、誘導性負荷→第２のスイッチング素子→アース→還流回路→誘導性負荷、というルート（電流還流ルート）で流れ、第２のスイッチング素子がオフの時、負荷電流は、アース→還流回路→誘導性負荷→逆起電流還元回路→外部供給電源、というルート（電流回生ルート）で流れる。
【０００７】
そのため、負荷電流の立下り波形を制御する期間に負荷電流値をサンプリングするには、電流還流ルートで負荷電流が流れる期間にサンプルホールド回路のサンプルスイッチをオンにしてシャント抵抗の端子間電圧をサンプリングし、電流回生ルートで負荷電流が流れる期間にサンプルスイッチをオフにしてシャント抵抗の端子間電圧をホールドする（ホールドコンデンサに電荷を保持する）必要がある。
【０００８】
ここで、電流回生ルートから電流還流ルートへ切替える時、つまり第２のスイッチング素子をオフからオンに切替える時に、回路的な要因によってサンプリングタイミング（サンプルスイッチのオンタイミング）から遅れて第２のスイッチング素子がオンに切替わると、ホールドコンデンサの電荷抜けが発生してしまい、電流値サンプリングの追従性が低下する（電流検出精度が低下する）という問題がある。
【０００９】
本発明は、上述した事情に鑑みてなされたものであり、電流回生ルートから電流還流ルートへの切替時におけるホールドコンデンサの電荷抜けを抑制して電流検出精度の向上を実現可能な誘導性負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明では、誘導性負荷駆動装置に係る第１の解決手段として、電源と誘導性負荷の一端との間に介挿された第１のスイッチング素子と、前記誘導性負荷の他端とアースとの間に介挿された第２のスイッチング素子と、前記第１のスイッチング素子がオフ及び前記第２のスイッチング素子がオンの時に前記誘導性負荷の他端から出力される逆起電流を、前記アースを介して前記誘導性負荷の一端へ還流させる還流回路と、前記第１及び第２のスイッチング素子の両方がオフの時に前記誘導性負荷の他端から出力される逆起電流を前記電源に回生させる逆起電流回生回路と、前記第２のスイッチング素子とアースとの間に介挿されたシャント抵抗とを備えた誘導性負荷駆動回路から前記誘導性負荷に供給される駆動電流を検出する誘導性負荷駆動装置であって、２つの入力端子が前記シャント抵抗の両端に接続された差動増幅器と、前記第１及び第２のスイッチング素子を制御するプロセッサと前記差動増幅器の出力端子とを結ぶ配線に介挿されたサンプルスイッチと、前記プロセッサから前記第２のスイッチング素子に出力される制御信号がオンレベルに遷移してから所定の遅延時間の経過後に前記サンプルスイッチをオンにさせる遅延回路とを備える、という手段を採用する。
【００１１】
また、本発明では、誘導性負荷駆動装置に係る第２の解決手段として、上記第１の解決手段において、前記遅延回路は、前記プロセッサから前記第２のスイッチング素子に出力される制御信号がオンレベルに遷移してから、コンデンサの容量で定まる遅延時間の経過後に前記サンプルスイッチをオンにさせる、という手段を採用する。
【００１２】
また、本発明では、誘導性負荷駆動装置に係る第３の解決手段として、上記第２の解決手段において、前記遅延回路と前記コンデンサを外付けするために用いられる外付け端子と、前記外付け端子に接続された外付けコンデンサとを備える、という手段を採用する。
【発明の効果】
【００１３】
本発明によれば、プロセッサから第２のスイッチング素子に出力される制御信号がオンレベルに遷移してから所定の遅延時間の経過後にサンプルスイッチをオンにさせるので、回路的な要因によって制御信号がオンレベルに遷移してから第２のスイッチング素子が実際にオンに切替わるタイミングが遅れたとしても、サンプリングタイミングと第２のスイッチング素子のオンタイミングとを一致させることができ、その結果、電流回生ルートから電流還流ルートへの切替時におけるホールドコンデンサの電荷抜けを抑制して電流検出精度の向上を実現できる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態に係る誘導性負荷駆動装置１の概略構成図である。
【図２】制御回路１００に設けられた遅延回路１０９の詳細な回路構成を示す図である。
【図３】制御回路１００から誘導負荷駆動回路２００へ出力される第１の制御信号Ｓ１、第２の制御信号Ｓ２及び第３の制御信号Ｓ３と、誘導性負荷Ｌに流れる駆動電流との時間的な対応関係を示すタイミングチャートである。
【図４】本実施形態の効果（電流回生ルートから電流還流ルートへの切替時におけるホールドコンデンサＣｈの電荷抜け抑制効果）を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態について、図面を参照しながら説明する。
図１は、本実施形態に係る誘導性負荷駆動装置１の概略構成図である。この図１に示すように、誘導性負荷駆動装置１は、制御回路１００、誘導性負荷駆動回路２００及び例えばＣＰＵ等のプロセッサ３００を備えている。誘導性負荷駆動回路２００は、プロセッサ３００による制御の下、ソレノイドコイル或いはモータコイル等の誘導性負荷Ｌに駆動電流を供給するものであり、誘導性負荷Ｌの一端に接続された第１の負荷接続端子２０１と、誘導性負荷Ｌの他端に接続された第２の負荷接続端子２０２と、第１のスイッチング素子２０３と、第２のスイッチング素子２０４と、第３のスイッチング素子２０５と、回生ダイオード２０６と、シャント抵抗２０７とを備えている。
【００１６】
第１のスイッチング素子２０３は、比較的高い電源電圧（例えば３０Ｖ）が印加された電源ＰＬ１と第１の負荷接続端子２０１（つまり誘導性負荷Ｌの一端）との間に介挿されたｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子が電源ＰＬ１に接続され、ソース端子が第１の負荷接続端子２０１に接続され、ゲート端子が制御回路１００（第１の制御信号出力端子１１３）に接続されている。この第１のスイッチング素子２０３は、プロセッサ３００から制御回路１００を介して入力される第１の制御信号（パルス幅変調された信号）Ｓ１に応じてオン／オフ状態が切替わる。
【００１７】
第２のスイッチング素子２０４は、第２の負荷接続端子２０２（つまり誘導性負荷Ｌの他端）とアースとの間に介挿されたｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子が第２の負荷接続端子２０２に接続され、ソース端子がシャント抵抗２０７を介してアースに接続され、ゲート端子が制御回路１００（第２の制御信号出力端子１１４）に接続されている。この第２のスイッチング素子２０４は、プロセッサ３００から制御回路１００を介して入力される第２の制御信号Ｓ２に応じてオン／オフ状態が切替わる。
【００１８】
第３のスイッチング素子２０５は、第１の負荷接続端子２０１（つまり誘導性負荷Ｌの一端）とアースとの間に介挿され、第１のスイッチング素子２０３に対してオンオフ状態が反転するように制御されるｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子が第１の負荷接続端子２０１に接続され、ソース端子がアースに接続され、ゲート端子が制御回路１００（第３の制御信号出力端子１１５）に接続されている。
【００１９】
この第３のスイッチング素子２０５は、制御回路１００から入力される第３の制御信号Ｓ３（第１の制御信号Ｓ１に対してレベルが反転する信号）に応じてオン／オフ状態が切替わる。なお、この第３のスイッチング素子２０５は、第１のスイッチング素子２０３がオフ且つ第２のスイッチング素子２０４がオンの時に誘導性負荷Ｌの他端から出力される逆起電流を、アースを介して誘導性負荷Ｌの一端へ還流させる還流回路として設けられたものである。
【００２０】
回生ダイオード２０６は、アノード端子が第２の負荷接続端子２０２に接続され、カソード端子が電源ＰＬ１に接続されている。この回生ダイオード２０６は、第１及び第２のスイッチング素子２０３、２０４の両方がオフの時に誘導性負荷Ｌの他端から出力される逆起電流を電源ＰＬ１に回生させる逆起電流回生回路として設けられたものである。シャント抵抗２０７は、制御回路１００によって誘導性負荷Ｌに流れる駆動電流を検出するために用いられる抵抗素子であり、一端が第２のスイッチング素子２０４のソース端子に接続され、他端がアースに接続されている。
【００２１】
一方、制御回路１００は、上述した誘導性負荷駆動回路２００から誘導性負荷Ｌに供給される駆動電流を検出するカスタムＩＣであり、第１の入力回路１０１と、第２の入力回路１０２と、第１の出力回路１０３と、第２の出力回路１０４と、第１のインバータ１０５と、第３の出力回路１０６と、オペアンプ１０７と、サンプルスイッチ１０８と、遅延回路１０９とを備えている。
【００２２】
また、この制御回路１００は、プロセッサ３００から第１の制御信号Ｓ１を入力するための第１の制御信号入力端子１１１と、プロセッサ３００から第２の制御信号Ｓ２を入力するための第２の制御信号入力端子１１２と、第１のスイッチング素子２０３のゲート端子に接続された第１の制御信号出力端子１１３と、第２のスイッチング素子２０４のゲート端子に接続された第２の制御信号出力端子１１４と、第３のスイッチング素子２０５のゲート端子に接続された第３の制御信号出力端子１１５と、シャント抵抗２０７の一端に接続された第１の抵抗接続端子１１６と、シャント抵抗２０７の他端に接続された第２の抵抗接続端子１１７と、プロセッサ３００のＡ／Ｄ入力ポートに接続されると共にホールドコンデンサＣｈが接続されたサンプル出力端子１１８と、コンデンサＣｄを外付けするために用いられる外付け端子１１９とを備えている。
【００２３】
プロセッサ３００から第１の制御信号入力端子１１１に入力された第１の制御信号Ｓ１は、第１の入力回路１０１及び第１の出力回路１０３を通過した後、第１の制御信号出力端子１１３を介して第１のスイッチング素子２０３に出力される。一方、プロセッサ３００から第２の制御信号入力端子１１２に入力された第２の制御信号Ｓ２は、第２の入力回路１０２及び第２の出力回路１０４を通過した後、第２の制御信号出力端子１１４を介して第２のスイッチング素子２０４に出力される。
【００２４】
また、第１の制御信号Ｓ１は、第１の入力回路１０１から分岐して第１のインバータ１０５に入力される。第１のインバータ１０５は、第１の入力回路１０１から入力された第１の制御信号Ｓ１のレベルを反転させ、レベル反転後の第１の制御信号Ｓ１を第３の制御信号Ｓ３として第３の出力回路１０６に出力する。第３の制御信号Ｓ３は、第３の出力回路１０６を通過した後、第３の制御信号出力端子１１５を介して第３のスイッチング素子２０５に出力される。
【００２５】
なお、第１の入力回路１０１及び第２の入力回路１０２は、例えばプルダウン抵抗やシュミット回路等から構成されており、第１の出力回路１０３、第２の出力回路１０４及び第３の出力回路１０６は、例えばレベルシフタや出力バッファ等から構成されている。
【００２６】
オペアンプ１０７は、非反転入力端子が第１の抵抗接続端子１１６（つまりシャント抵抗２０７の一端）に接続され、反転入力端子が第２の抵抗接続端子１１７（つまりシャント抵抗２０７の他端）に接続された差動増幅器であり、シャント抵抗２０７の端子間電圧を増幅して出力する。
【００２７】
サンプルスイッチ１０８は、オペアンプ１０７の出力端子とプロセッサ３００とを結ぶ配線（より詳細にはオペアンプ１０７の出力端子とサンプル出力端子１１８とを結ぶ配線）に介挿されたサンプル・ホールド用のスイッチング素子であり、後述の遅延回路１０９から入力されるサンプルタイミング信号Ｓ４に応じてオン／オフ状態が切替わる。
【００２８】
遅延回路１０９は、第２の入力回路１０２から分岐した第２の制御信号Ｓ２が入力されており、この第２の制御信号Ｓ２がオンレベル（本実施形態ではハイレベル）に遷移してから、外付け端子１１９に外付けされたコンデンサＣｄの容量で定まる遅延時間の経過後にサンプルスイッチ１０８をオンにさせるためのサンプルタイミング信号Ｓ４をサンプルスイッチ１０８に出力する。
【００２９】
詳細には、遅延回路１０９は、図２に示すように、第２のインバータ１２１と、例えばｎ型ＭＯＳ−ＦＥＴである制御用スイッチング素子１２２と、定電流源１２３と、抵抗素子１２４と、コンパレータ１２５とを備えている。第２のインバータ１２１は、第２の入力回路１０２から入力される第２の制御信号Ｓ２のレベルを反転させて制御用スイッチング素子１２２のゲート端子に出力するレベル反転回路である。
【００３０】
制御用スイッチング素子１２２は、ドレイン端子が定電流源１２３を介して低電圧（例えば３．３Ｖ）の電源ＰＬ２に接続され、ソース端子がアースに接続され、ゲート端子が第２のインバータ１２１の出力端子に接続されており、第２のインバータ１２１から入力されるレベル反転後の第２の制御信号Ｓ２に応じてオン／オフ状態が切替わる。定電流源１２３は、定電流を発生するものであり、一端が電源ＰＬ２に接続され、他端が制御用スイッチング素子１２２のドレイン端子に接続されている。
【００３１】
抵抗素子１２４は、一端が定電流源１２３の他端に接続され、他端がコンデンサＣｄを外付けするための外付け端子１１９に接続されている。コンパレータ１２５は、非反転入力端子が定電流源１２３の他端に接続されており、非反転入力端子に印加される参照電圧Ｖ１が、反転入力端子に印加される基準電圧Ｖref以上となった時にサンプルスイッチ１０８をオンにさせるためのオンレベル（ハイレベル）のサンプルタイミング信号Ｓ４を出力し、参照電圧Ｖ１が基準電圧Ｖref未満となった時にサンプルスイッチ１０８をオフにさせるためのオフレベル（ローレベル）のサンプルタイミング信号Ｓ４を出力する。
【００３２】
このような構成の遅延回路１０９によれば、第２の制御信号Ｓ２がハイレベルに遷移すると、制御用スイッチング素子１２２がオフとなり、外付けされたコンデンサＣｄに電荷が充電され始める。そして、コンデンサＣｄの充電に伴って、コンパレータ１２５の非反転入力端子に印加される参照電圧Ｖ１が上昇し、参照電圧Ｖ１が基準電圧Ｖref以上となった時点でコンパレータ１２５の出力であるサンプルタイミング信号Ｓ４がハイレベルに切替わる。
【００３３】
一方、第２の制御信号Ｓ２がローレベルに遷移すると、制御用スイッチング素子１２２がオンとなり、コンデンサＣｄに貯まっていた電荷がアースに放電され始める。そして、コンデンサＣｄの放電に伴って、コンパレータ１２５の非反転入力端子に印加される参照電圧Ｖ１が下降し、参照電圧Ｖ１が基準電圧Ｖref未満となった時点でサンプルタイミング信号Ｓ４がローレベルに切替わる。
【００３４】
このように、本実施形態の遅延回路１０９を採用することにより、第２の制御信号Ｓ２がハイレベルに遷移してから、外付け端子１１９に外付けされたコンデンサＣｄの容量で定まる遅延時間（参照電圧Ｖ１が上昇を開始してから基準電圧Ｖref以上となるまでの時間）の経過後にサンプルスイッチ１０８をオンに切替えることができる。
【００３５】
なお、プロセッサ３００は、Ａ／Ｄ入力ポートへの入力電圧をＡ／Ｄ変換することでシャント抵抗２０７の端子間電圧を検知すると共に、このシャント抵抗２０７の端子間電圧を駆動電流値に換算し、その駆動電流値が目標値と一致するように第１及び第２のスイッチング素子２０３、２０４のフィードバック制御（第１及び第２の制御信号Ｓ１、Ｓ２のデューティ比制御）を行う。
【００３６】
次に、上記のように構成された誘導性負荷駆動装置１の動作について図３を参照しながら詳細に説明する。
図３は、制御回路１００から誘導負荷駆動回路２００へ出力される第１の制御信号Ｓ１、第２の制御信号Ｓ２及び第３の制御信号Ｓ３と、誘導性負荷Ｌに流れる駆動電流との時間的な対応関係を示すタイミングチャートである。
【００３７】
この図３に示すように、時刻ｔ１から時刻ｔ２までの期間において、所定のデューティ比を有し、互いにレベルが反転するパルス状の第１の制御信号Ｓ１及び第３の制御信号Ｓ３と、オンレベル（ハイレベル）一定の第２の制御信号Ｓ２が制御回路１００から誘導負荷駆動回路２００へ出力される。つまり、時刻ｔ１から時刻ｔ２までの期間では、第２のスイッチング素子２０４がオン状態に維持されながら、第１のスイッチング素子２０３及び第３のスイッチング素子２０５が、所定のデューティ比でオン／オフ制御される。なお、第３のスイッチング素子２０５のオン／オフ状態は、第１のスイッチング素子２０３に対して反転していることに注意されたい。
【００３８】
このような時刻ｔ１から時刻ｔ２までの期間において、第１のスイッチング素子２０３がオン及び第３のスイッチング素子２０５がオフの時、誘導性負荷Ｌの一端は第１のスイッチング素子２０３を介して電源ＰＬ１に接続され、誘導性負荷Ｌの他端は第２のスイッチング素子２０４を介してアースに接続される。この時、誘導性負荷Ｌに電源電圧（約３０Ｖ）が印加されるため、誘導性負荷Ｌに流れる駆動電流は一定の傾きで増加する。なお、この時の駆動電流は、電源ＰＬ１→第１のスイッチング素子２０３→誘導性負荷Ｌ→第２のスイッチング素子２０４→アース、というルート（負荷通電ルート）で流れる。
【００３９】
一方、時刻ｔ１から時刻ｔ２までの期間において、第１のスイッチング素子２０３がオフ及び第３のスイッチング素子２０５がオンの時、誘導性負荷Ｌの一端は第３のスイッチング素子２０５を介してアースに接続される（誘導性負荷Ｌの他端は第２のスイッチング素子２０４を介してアースに接続されたまま）。この時、誘導性負荷Ｌに電源電圧が印加されないので、誘導性負荷Ｌに逆起電圧が発生し、誘導性負荷Ｌの他端から逆起電流が出力される。
【００４０】
この逆起電流は、第２のスイッチング素子２０４を介してアースに流入し、さらに第３のスイッチング素子２０５を介して誘導性負荷Ｌの一端に還流する。つまり、駆動電流は、誘導性負荷Ｌ→第２のスイッチング素子２０４→アース→第３のスイッチング素子２０５→誘導性負荷Ｌ、というルート（電流還流ルート）で流れる。これにより、第１のスイッチング素子２０３がオフとなっても、誘導性負荷Ｌの駆動電流は一定に保持される（厳密には減少するが無視できる）。
【００４１】
このように、時刻ｔ１から時刻ｔ２までの期間において、第２のスイッチング素子２０４をオン状態に維持しながら、互いにオン／オフ状態が反転するように第１のスイッチング素子２０３及び第３のスイッチング素子２０５をＰＷＭ制御またはオン／オフ制御することにより、誘導性負荷Ｌに流れる駆動電流の立上がり特性を制御することができる。
【００４２】
なお、このような時刻ｔ１から時刻ｔ２までの期間（第２の制御信号Ｓ２が常時ハイレベルの期間）では、遅延回路１０９から常時ハイレベルのサンプルタイミング信号Ｓ４が出力されるため、サンプルスイッチ１０８も常時オンとなり、オペアンプ１０７からプロセッサ３００のＡ／Ｄ入力ポートへシャント抵抗２０７の端子間電圧が常時入力され続ける。つまり、プロセッサ３００は、時刻ｔ１から時刻ｔ２までの期間において、第２の制御信号Ｓ２を常時ハイレベルに維持すると共に、シャント抵抗２０７の端子間電圧から換算した駆動電流値が目標値と一致するように第１のスイッチング素子２０３のフィードバック制御（第１の制御信号Ｓ１のデューティ比制御）を行っている。
【００４３】
続いて、時刻ｔ２から時刻ｔ３までの期間において、ハイレベル一定の第１の制御信号Ｓ１と、ハイレベル一定の第３の制御信号Ｓ３と、所定のデューティ比を有するパルス状の第２の制御信号Ｓ２とが制御回路１００から誘導負荷駆動回路２００へ出力される。つまり、時刻ｔ２から時刻ｔ３までの期間では、第１のスイッチング素子２０３がオフ状態且つ第３のスイッチング素子２０５がオン状態に維持されながら、第２のスイッチング素子２０４が所定のデューティ比でオン／オフ制御される。
【００４４】
このような時刻ｔ２から時刻ｔ３までの期間において、第２のスイッチング素子２０４がオフの時、誘導性負荷Ｌの一端は第３のスイッチング素子２０５を介してアースに接続され、誘導性負荷Ｌの他端は回生ダイオード２０６を介して電源ＰＬ１に接続される。この時、誘導性負荷Ｌに電源電圧が印加されないので、誘導性負荷Ｌに逆起電圧が生じる。
【００４５】
この逆起電圧が電源電圧より大きくなると、回生ダイオード２０６を介して誘導性負荷Ｌの他端から電源ＰＬ１に逆起電流が回生される。つまり、誘導性負荷Ｌに流れる駆動電流は、アース→第３のスイッチング素子２０５→誘導性負荷Ｌ→回生ダイオード２０６→電源ＰＬ１、というルート（電流回生ルート）で流れる。これにより、誘導性負荷Ｌの駆動電流は一定の傾きで減少する。
【００４６】
一方、時刻ｔ２から時刻ｔ３までの期間において、第２のスイッチング素子２０４がオンの時、誘導性負荷Ｌの他端は第２のスイッチング素子２０４を介してアースに接続される（誘導性負荷Ｌの一端は第３のスイッチング素子２０５を介してアースに接続されたまま）。この時、誘導性負荷Ｌに電源電圧が印加されないため、誘導性負荷Ｌに逆起電圧が発生し、誘導性負荷Ｌの他端から逆起電流が第２のスイッチング素子２０５を介してアースに流入し、さらに第３のスイッチング素子２０５を介して誘導性負荷Ｌの一端に還流する（電流還流ルートで駆動電流が流れる）。これにより、駆動電流は一定に保持される（厳密には減少するが無視できる）。
【００４７】
このように、時刻ｔ２から時刻ｔ３までの期間において、第１のスイッチング素子２０３をオフ状態且つ第３のスイッチング素子２０５をオン状態に維持しながら、第２のスイッチング素子２０４をＰＷＭ制御することにより、誘導性負荷Ｌに流れる駆動電流の立下がり特性を制御することができる。
【００４８】
このような時刻ｔ２から時刻ｔ３までの期間（駆動電流の立下り波形を制御する期間）においては、電流還流ルートで駆動電流が流れる期間（第２のスイッチング素子２０４がオンの期間）と、電流回生ルートで駆動電流が流れる期間（第２のスイッチング素子２０４がオフの期間）とが交互に現れる。
【００４９】
そのため、駆動電流の立下り波形を制御する期間に駆動電流値をサンプリングするには、電流還流ルートで駆動電流が流れる期間にサンプルスイッチ１０８をオンにしてシャント抵抗２０７の端子間電圧をサンプリングし、電流回生ルートで駆動電流が流れる期間にサンプルスイッチ１０８をオフにしてシャント抵抗２０７の端子間電圧をホールドする（ホールドコンデンサＣｈに電荷を保持する）必要がある。
【００５０】
ここで、従来では、図４（ａ）に示すように、電流回生ルートから電流還流ルートへ切替える時、つまり第２のスイッチング素子２０４をオフからオンに切替える時に、回路的な要因によってサンプリングタイミング（サンプルスイッチ１０８のオンタイミング）から遅れて第２のスイッチング素子２０４がオンに切替わると、ホールドコンデンサＣｈの電荷抜けが発生してしまい、電流値サンプリングの追従性が低下する（電流検出精度が低下する）という問題があった。
【００５１】
これに対して、本実施形態における遅延回路１０９は、上述したように、第２の制御信号Ｓ２がハイレベルに遷移してから、外付け端子１１９に外付けされたコンデンサＣｄの容量で定まる遅延時間の経過後にハイレベルのサンプルタイミング信号Ｓ４を出力して、サンプルスイッチ１０８をオンに切替えることができる。
【００５２】
つまり、コンデンサＣｄの容量を調整して、第２の制御信号Ｓ２がハイレベルに遷移してからサンプルタイミング信号Ｓ４がハイレベルに切替わるまでの遅延時間を、第２の制御信号Ｓ２がハイレベルに遷移してから実際に第２のスイッチング素子２０４がオンに切替わるまでの遅延時間と一致させることにより、図４（ｂ）に示すように、サンプリングタイミング（サンプルスイッチ１０８のオンタイミング）と第２のスイッチング素子２０４のオンタイミングとを一致させることができる。
【００５３】
以上のように、本実施形態によれば、回路的な要因によって第２の制御信号Ｓ２がハイレベルに遷移してから第２のスイッチング素子２０４が実際にオンに切替わるタイミングが遅れたとしても、サンプリングタイミングと第２のスイッチング素子２０４のオンタイミングとを一致させることができ、その結果、電流回生ルートから電流還流ルートへの切替時におけるホールドコンデンサＣｈの電荷抜けを抑制して電流検出精度の向上を実現することができる。
【００５４】
なお、本発明は上記実施形態に限定されず、以下のような変形例が挙げられる。
（１）上記実施形態では、遅延回路１０９の具体例として図２に示すような回路構成を挙げたが、第２のスイッチング素子２０４に出力される第２の制御信号Ｓ２がオンレベルに遷移してから所定の遅延時間の経過後にサンプルスイッチ１０８をオンにさせることができれば、どのような回路構成を採用しても良い。
また、必ずしもコンデンサＣｄを外付けとする必要はなく、予め遅延回路１０９の内部に容量を最適化したコンデンサＣｄを設けておく構成を採用しても良い。また、ホールドコンデンサＣｈを制御回路１００の内部に設けておく構成を採用しても良い。
【００５５】
（２）上記実施形態では、回生ダイオード２０６からなる逆起電流回生回路を例示したが、第１及び第２のスイッチング素子２０３、２０４の両方がオフの時に誘導性負荷Ｌの他端から出力される逆起電流を電源ＰＬ１に回生させることができれば、逆起電流回生回路の構成はこれに限定されない。例えば、特開２００８−８５０４６号公報に記載されているような逆起電流還元回路（逆起電流回生回路と同義）を用いても良い。
【００５６】
（３）上記実施形態では、第３のスイッチング素子２０５からなる還流回路を例示したが、第１のスイッチング素子２０３がオフ及び第２のスイッチング素子２０４がオンの時に誘導性負荷Ｌの他端から出力される逆起電流を、アースを介して誘導性負荷Ｌの一端へ還流させることができれば、還流回路の構成はこれに限定されない。例えば、特開２００８−８５０４６号公報に記載されているような還流回路を用いても良い。
【符号の説明】
【００５７】
１・誘導性負荷駆動装置、１００・制御回路、２００・誘導性負荷駆動回路、３００・プロセッサ、１０７・オペアンプ（差動増幅器）、１０８・サンプルスイッチ、１０９・遅延回路、１１９・外付け端子、２０３・第１のスイッチング素子、２０４・第２のスイッチング素子、２０５・第３のスイッチング素子（還流回路）、２０６・回生ダイオード（逆起電流回生回路）、２０７・シャント抵抗、Ｃｄ・コンデンサ、Ｃｈ・ホールドコンデンサ
【図１】
0005767941.tif 000002
【図２】
0005767941.tif 000003
【図３】
0005767941.tif 000004
【図４】
0005767941.tif 000005