(57)【特許請求の範囲】
【請求項１】
入力画像および出力画像を、ラインメモリの容量に応じた分割数で行方向で分割し、その分割による矩形の分割領域毎に部分画像の拡大処理または縮小処理を実行する画像変換装置であって、
前記入力画像と前記出力画像に関する画像に対して行列状に規定される複数の画素データを記憶する記憶部と、
前記入力画像について指定された分割領域の画素データを前記記憶部から取得し、前記入力画像の各分割領域の部分画像についての複数の画素データを、スキャン方向にしたがって１行ずつ前記ラインメモリに読み込む取得部と、
前記入力画像の分割領域の画素データを一時的に記憶する前記ラインメモリであって、部分画像について変換に係る処理に必要なライン数分の画素データを保持可能な前記ラインメモリと、
前記ラインメモリに記憶されている前記入力画像の分割領域の複数行の画素データから、当該入力画像のスキャン方向にしたがって出力画像において対応する分割領域の各画素の画素データを１行ずつ順番に生成し、前記画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する処理を分割領域毎に複数回に分けて実行する変換部と、を有し、
前記ラインメモリにおいて、
各分割領域のｎ行目の画素データを処理する際に取得した（ｎ＋１）行目の画素データは、ｎ行目の処理を終えた時点で、当該ラインメモリに残る
画像変換装置。
【請求項２】
前記取得部および前記変換部を制御する制御部を更に有し、
前記記憶部は、
一定の記憶容量を有し、
前記制御部は、
前記記憶部の記憶容量に基づいて画像の分割数を決定し、
前記取得部に、前記入力画像を、前記分割数で分けた分割領域毎に読み込ませ、
前記変換部に、読み込まれた分割領域毎の拡大処理または縮小処理を、前記分割数で繰り返えさせる
請求項１記載の画像変換装置。
【請求項３】
前記制御部に制御されて、前記変換部により処理された分割領域の画素データを出力する出力部を更に有し、
前記出力部は、
前記変換部により処理された複数の分割領域の画素データを、前記変換部により処理された順番で分割領域毎に出力する
請求項２記載の画像変換装置。
【請求項４】
前記制御部は、
前記取得部に入力画像の各分割領域を取得させる場合に、各分割領域が隣接する他の分割領域と重なり領域を持つように、前記入力画像を前記分割数で分割した場合より大きいサイズの領域を前記取得部に取得させ、
前記変換部は、
前記入力画像を前記分割数で分割した場合より大きいサイズの分割領域について拡大処理または縮小処理を実行する
請求項２または３記載の画像変換装置。
【請求項５】
前記変換部により処理された分割領域の画素データを出力する出力部を有し、
前記出力部は、
前記変換部で処理された出力画像についての各分割領域の画素データのうち、前記出力画像を前記分割数で分割した場合の領域内の画素データを出力し、かつ、前記重なり領域の画素データを出力しないように、前記変換部で生成された各分割領域の画素データの出力を制御する
請求項４記載の画像変換装置。
【請求項６】
前記取得部は、
各分割領域の処理において、画素データを分割領域の１行毎に読み込み、
前記変換部は、
前記記憶部に記憶される入力画像の分割領域についての複数行の画素データから、出力画像の分割領域についての各行の画素データを生成し、
前記出力部は、
前記変換部により生成された分割領域の各行の画素数をカウンタでカウントすることにより、前記出力画像を前記分割数で分割した場合の領域内の画素データを出力し、かつ、前記重なり領域の画素データを出力しないように、前記変換部で生成された出力画像の各分割領域の画素データの出力を制御する
請求項５記載の画像変換装置。
【請求項７】
前記変換部は、
出力画像の各画素データを、入力画像において当該画素に対応する複数の画素データに基づいて生成し、
前記制御部は、
前記取得部に入力画像の分割領域の各行を取得させる場合に、前記重なり領域の画素データとして、前記記憶部の記憶容量に対応した所定数の画素データを取得させる
請求項４から６のいずれか一項記載の画像変換装置。
【請求項８】
前記制御部は、
前記記憶部の記憶容量において記憶可能な１行の画素数から、入力画像についての複数の分割領域のうちの、両側を分割領域に挟まれた分割領域についての両側の重なり領域の画素数を減じた画素数を、すべての分割領域に共通する行方向の最大の画素数とし、取得される画像の各行を前記最大の画素数毎に分割するように分割数を決定し、
前記取得部により取得させる分割領域として、前記入力画像を前記分割数で分割して得られる各領域に対して、各々の領域についての重なり領域を追加して得られる領域を取得させる
請求項３から７のいずれか一項記載の画像変換装置。
【請求項９】
前記制御部は、
入力画像の分割領域の境界の画素列と、これに対応する出力画像の分割領域の境界の画素列とについての相対オフセットを演算し、
前記変換部は、
出力画像の各分割領域の画素データを演算する際に、前記相対オフセットを用いる
請求項２から８のいずれか一項記載の画像変換装置。
【請求項１０】
前記取得部および前記変換部を制御する制御部を有し、
前記制御部は、
前記取得部による画像データの取得に先立って、取得する入力画像の分割処理の要否を判断し、
入力画像の分割処理が不要である場合には、
前記取得部に、入力画像の全体を行毎に読み込ませ、
前記変換部に、入力画像についての拡大処理または縮小処理を１回で実行させる
請求項１から９のいずれか一項記載の画像変換装置。
【請求項１１】
入力画像および出力画像を、ラインメモリの容量に応じた分割数で行方向で分割し、その分割による矩形の分割領域毎に部分画像の拡大処理または縮小処理を実行する画像変換装置の画像変換方法であって、
記憶部に、画像に対して行列状に規定される複数の画素データを記憶し、
前記入力画像について指定された分割領域の画素データを前記記憶部から取得し、前記入力画像の各分割領域の部分画像についての複数の画素データを、スキャン方向にしたがって１行ずつ前記ラインメモリに読み込み、
前記ラインメモリにおいて前記入力画像の分割領域の画素データを一時的に記憶し、部分画像について変換に係る処理に必要なライン数分の画素データを保持し、
前記ラインメモリに記憶されている前記入力画像の分割領域の複数行の画素データから、当該入力画像のスキャン方向にしたがって出力画像において対応する分割領域の各画素の画素データを１行ずつ順番に生成し、前記画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する処理を分割領域毎に複数回に分けて実行し、
前記ラインメモリにおいて、
各分割領域のｎ行目の画素データを処理する際に取得した（ｎ＋１）行目の画素データは、ｎ行目の処理を終えた時点で、当該ラインメモリに残る
画像変換方法。
【請求項１２】
入力画像および出力画像を、ラインメモリの容量に応じた分割数で行方向で分割し、その分割による矩形の分割領域毎に部分画像の拡大処理または縮小処理を実行する画像変換装置の画像変換処理をコンピュータに実行させるプログラムであって、
記憶部に、画像に対して行列状に規定される複数の画素データを記憶し、
前記入力画像について指定された分割領域の画素データを前記記憶部から取得し、前記入力画像の各分割領域の部分画像についての複数の画素データを、スキャン方向にしたがって１行ずつ前記ラインメモリに読み込み、
前記ラインメモリにおいて前記入力画像の分割領域の画素データを一時的に記憶し、部分画像について変換に係る処理に必要なライン数分の画素データを保持し、
前記ラインメモリに記憶されている前記入力画像の分割領域の複数行の画素データから、当該入力画像のスキャン方向にしたがって出力画像において対応する分割領域の各画素の画素データを１行ずつ順番に生成し、前記画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する処理を分割領域毎に複数回に分けて実行し、
前記ラインメモリにおいて、
各分割領域のｎ行目の画素データを処理する際に取得した（ｎ＋１）行目の画素データは、ｎ行目の処理を終えた時点で、当該ラインメモリに残る
画像変換処理をコンピュータに実行させるプログラム。
【請求項１３】
入力画像と出力画像に関する画像に対して行列状に規定される複数の画素の画素データを有するデジタル画像データを記憶する外部メモリと、
前記外部メモリから複数の画素データを読み込んで入力画像および出力画像を、ラインメモリの容量に応じた分割数で行方向で分割し、その分割による矩形の分割領域毎に部分画像の拡大処理または縮小処理を実行する画像変換部と
を有し、
前記画像変換部は、
前記入力画像について指定された分割領域の画素データを前記外部メモリから取得し、前記入力画像の各分割領域の部分画像についての複数の画素データを、スキャン方向にしたがって１行ずつ前記ラインメモリに読み込む取得部と、
前記入力画像の分割領域の画素データを一時的に記憶する前記ラインメモリであって、部分画像について変換に係る処理に必要なライン数分の画素データを保持可能な前記ラインメモリと、
前記ラインメモリに記憶されている前記入力画像の分割領域の複数行の画素データから、当該入力画像のスキャン方向にしたがって出力画像において対応する分割領域の各画素の画素データを１行ずつ順番に生成し、前記画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する処理を分割領域毎に複数回に分けて実行する変換部と、を有し、
前記ラインメモリにおいて、
各分割領域のｎ行目の画素データを処理する際に取得した（ｎ＋１）行目の画素データは、ｎ行目の処理を終えた時点で、当該ラインメモリに残る
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を拡大または縮小する画像変換装置、画像変換方法、プログラム、および電子機器に関する。
【背景技術】
【０００２】
画像を拡大または縮小する画像変換装置は、たとえばテレビジョン放送受信装置のような電子機器に用いられる。
たとえば特許文献１において、テレビジョン放送受信装置は、デジタル放送を受信して得た画像を拡大または縮小し、表示部にメイン画面またはサブ画面として表示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−６０４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、このような電子機器で用いられる画像変換装置は、一般的に、ラインメモリ、垂直補間フィルタ、水平補間フィルタを有する。
そして、画像変換装置は、ラインメモリに画像をライン毎（行毎）に読み込む。
垂直補間フィルタおよび水平補間フィルタは、ラインメモリに読み込まれたラインについての拡大縮小処理を実行する。
【０００５】
具体的にはたとえば、画像変換装置は、まず、外部記憶装置から、画像を構成する複数の画素データを、画像のラスタスキャン方向にしたがって順番に読み込む。
これにより、ラインメモリには、拡大縮小処理に必要となる複数行分の画素データが保持される。
垂直補間フィルタおよび水平補間フィルタは、ラインメモリに記憶されている複数行分の画素データを用いて、拡大縮小処理を実行する。
【０００６】
これにより、画像は、拡大または縮小される。
たとえば外部記憶装置に記憶されていた画像において隣接する２行の間に１行分の画素データが追加されることにより、拡大された画像が生成される。
また、たとえば外部記憶装置に記憶されていた画像において隣接する２行を１行分の画素データへ変換することにより、縮小された画像が生成される。
変換により生成された画素データは、たとえば、画像変換装置から外部記憶装置へ出力され、さらに外部記憶装置から表示部へ出力される。
【０００７】
このように電子機器で用いられる画像変換装置は、一般的に、変換処理に係る画像を、ラスタスキャン方向にしたがってライン毎に順番に処理する。
このため、画像変換装置では、ラインメモリとして、少なくとも、処理に係る画像についての垂直フィルタタップ数と同数の複数ラインの画素データを記憶可能な記憶容量のものを使用する必要がある。
その結果、デジタル放送の画像の高画素化により処理に係る画像のサイズが大きくなると、画像変換装置または電子機器は、入力される画像のサイズに対応した大容量のラインメモリを用いる必要がある。
たとえば放送規格が高画質のものに変更される度に、電子機器は、ラインメモリの記憶容量を、その規格での画像サイズに対応させた容量に変更する必要がある。
【０００８】
このように画像変換装置では、変換処理に用いる記憶部の記憶容量に起因した、処理可能な画像サイズの制限を解消することが求められている。
【課題を解決するための手段】
【０００９】
本発明の第１の観点の画像変換装置は、入力画像および出力画像を、ラインメモリの容量に応じた分割数で行方向で分割し、その分割による矩形の分割領域毎に部分画像の拡大処理または縮小処理を実行する画像変換装置であって、前記入力画像と前記出力画像に関する画像に対して行列状に規定される複数の画素データを記憶する記憶部と、前記入力画像について指定された分割領域の画素データを前記記憶部から取得し、前記入力画像の各分割領域の部分画像についての複数の画素データを、スキャン方向にしたがって１行ずつ前記ラインメモリに読み込む取得部と、前記入力画像の分割領域の画素データを一時的に記憶する前記ラインメモリであって、部分画像について変換に係る処理に必要なライン数分の画素データを保持可能な前記ラインメモリと、前記ラインメモリに記憶されている前記入力画像の分割領域の複数行の画素データから、当該入力画像のスキャン方向にしたがって出力画像において対応する分割領域の各画素の画素データを１行ずつ順番に生成し、前記画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する処理を分割領域毎に複数回に分けて実行する変換部と、を有し、前記ラインメモリにおいて、各分割領域のｎ行目の画素データを処理する際に取得した（ｎ＋１）行目の画素データは、ｎ行目の処理を終えた時点で、当該ラインメモリに残る。
【００１０】
本発明では、取得部が、入力画像の各行に含まれる複数の画素の画素データを、複数回に分けて読み込む。
このため、本発明では、記憶部として、入力画像の各行のすべての画素の画素データを記憶可能なものを使用する必要がない。
【００１１】
第２の観点の画像変換方法は、入力画像および出力画像を、ラインメモリの容量に応じた分割数で行方向で分割し、その分割による矩形の分割領域毎に部分画像の拡大処理または縮小処理を実行する画像変換装置の画像変換方法であって、記憶部に、画像に対して行列状に規定される複数の画素データを記憶し、前記入力画像について指定された分割領域の画素データを前記記憶部から取得し、前記入力画像の各分割領域の部分画像についての複数の画素データを、スキャン方向にしたがって１行ずつ前記ラインメモリに読み込み、 前記ラインメモリにおいて前記入力画像の分割領域の画素データを一時的に記憶し、部分画像について変換に係る処理に必要なライン数分の画素データを保持し、前記ラインメモリに記憶されている前記入力画像の分割領域の複数行の画素データから、当該入力画像のスキャン方向にしたがって出力画像において対応する分割領域の各画素の画素データを１行ずつ順番に生成し、前記画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する処理を分割領域毎に複数回に分けて実行し、前記ラインメモリにおいて、各分割領域のｎ行目の画素データを処理する際に取得した（ｎ＋１）行目の画素データは、ｎ行目の処理を終えた時点で、当該ラインメモリに残る。
【００１２】
第３の観点のプログラムは、入力画像および出力画像を、ラインメモリの容量に応じた分割数で行方向で分割し、その分割による矩形の分割領域毎に部分画像の拡大処理または縮小処理を実行する画像変換装置の画像変換処理をコンピュータに実行させるプログラムであって、記憶部に、画像に対して行列状に規定される複数の画素データを記憶し、前記入力画像について指定された分割領域の画素データを前記記憶部から取得し、前記入力画像の各分割領域の部分画像についての複数の画素データを、スキャン方向にしたがって１行ずつ前記ラインメモリに読み込み、前記ラインメモリにおいて前記入力画像の分割領域の画素データを一時的に記憶し、部分画像について変換に係る処理に必要なライン数分の画素データを保持し、前記ラインメモリに記憶されている前記入力画像の分割領域の複数行の画素データから、当該入力画像のスキャン方向にしたがって出力画像において対応する分割領域の各画素の画素データを１行ずつ順番に生成し、前記画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する処理を分割領域毎に複数回に分けて実行し、前記ラインメモリにおいて、各分割領域のｎ行目の画素データを処理する際に取得した（ｎ＋１）行目の画素データは、ｎ行目の処理を終えた時点で、当該ラインメモリに残る画像変換処理をコンピュータに実行させる。
【００１３】
第４の観点の電子機器は、入力画像と出力画像に関する画像に対して行列状に規定される複数の画素の画素データを有するデジタル画像データを記憶する外部メモリと、前記外部メモリから複数の画素データを読み込んで入力画像および出力画像を、ラインメモリの容量に応じた分割数で行方向で分割し、その分割による矩形の分割領域毎に部分画像の拡大処理または縮小処理を実行する画像変換部とを有し、前記画像変換部は、前記入力画像について指定された分割領域の画素データを前記外部メモリから取得し、前記入力画像の各分割領域の部分画像についての複数の画素データを、スキャン方向にしたがって１行ずつ前記ラインメモリに読み込む取得部と、前記入力画像の分割領域の画素データを一時的に記憶する前記ラインメモリであって、部分画像について変換に係る処理に必要なライン数分の画素データを保持可能な前記ラインメモリと、前記ラインメモリに記憶されている前記入力画像の分割領域の複数行の画素データから、当該入力画像のスキャン方向にしたがって出力画像において対応する分割領域の各画素の画素データを１行ずつ順番に生成し、前記画像を構成する画素数を増減することにより、取得された入力画像を出力画像に拡大または縮小する処理を分割領域毎に複数回に分けて実行する変換部と、を有し、前記ラインメモリにおいて、各分割領域のｎ行目の画素データを処理する際に取得した（ｎ＋１）行目の画素データは、ｎ行目の処理を終えた時点で、当該ラインメモリに残る。
【発明の効果】
【００１４】
本発明では、記憶部の記憶容量に起因した、処理可能な画像サイズの制限を解消することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の第１実施形態の画像変換装置の概略ブロック図である。
【図２】図２は、一般的な拡大縮小処理部のブロック図である。
【図３】図３は、図１の拡大縮小処理部のブロック図である。
【図４】図４は、拡大縮小処理に係る画像についての、オーバラップ領域を有する複数の分割領域の一例の説明図である。
【図５】図５は、図３の境界処理部のマスク処理の説明図である。
【図６】図６は、図１の拡大縮小処理部により実行されるマルチパススケール処理の一例のシーケンス図である。
【図７】図７は、拡大縮小処理前の入力画像の１ラインと、拡大縮小処理後の出力画像の１ラインとの対応関係を説明する図である。
【図８】図８は、入力画像の分割領域と、出力画像の分割領域との対応関係を説明する図である。
【図９】図９は、拡大縮小処理において図１の制御部が演算するパラメータの説明図である。
【図１０】図１０は、本発明の第２実施形態のテレビジョン放送受信装置の概略ブロック図である。
【図１１】図１１は、図１０のテレビジョン放送受信装置の受信系回路の一例のブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面に関連付けて説明する。
説明は以下の順に行う。
１．第１実施形態（画像変換装置の例。）
２．第２実施形態（電子機器の例。）
【００１７】
＜１．第１実施形態＞
［画像変換装置の構成］
図１は、本発明の第１実施形態の画像変換装置１を示す概略ブロック図である。
図１の画像変換装置１は、外部記憶部１１、データバス１２、制御部１３として機能するＣＰＵ（Central Processing Unit）１４、制御バス１５、拡大縮小処理部１６、インタフェイス部１７を有する。
【００１８】
画像変換装置１は、外部記憶部１１に記憶されているデジタル画像データの画像を拡大処理または縮小処理し、画像変換装置１に接続された表示装置１８へ出力する。
表示装置１８は、入力されるデジタル画像データに基づいて、拡大処理または縮小処理された画像を表示する。
【００１９】
以下、処理前のデジタル画像データによる画像を、入力画像とよび、処理後のデジタル画像データによる画像を、出力画像とよぶ。
【００２０】
外部記憶部１１は、画像変換装置１の入出力に係るデジタル画像データを記憶する記憶部である。
外部記憶部１１は、たとえばＤＲＡＭ（Dynamic Random Access Memory）である。
ＤＲＡＭは、ＣＰＵ１４を介さずにたとえば拡大縮小処理部１６がアクセス可能な、たとえばＤＭＡ（Direct Memory Access）モードを備えている。
この他にもたとえば、外部記憶部１１は、ハードディスクドライブ、フラッシュメモリ、ＲＡＭ（Random Access Memory）から選択された少なくとも１つの記憶部材で構成されてよい。
また、外部記憶部１１は、データバス１２にコネクタ部を接続し、このコネクタ部に対して着脱可能とされてよい。
【００２１】
外部記憶部１１に記憶されるデジタル画像データは、複数の画素データ（ピクセルデータ）を有する。
複数の画素データは、画像に対して行列状に規定された複数の画素についてのデータである。
画素データは、対応する画素についてのたとえばＲＧＢ（Ｒｅｄ，Ｇｒｅｅｎ，Ｂｌｕｅ）データを有する。
画素データは、原色系ではなく、補色系のデータであっても、モノトーンのデータであってもよい。
【００２２】
デジタル画像データは、外部記憶部１１において、画素毎のデータに展開された状態で記憶されても、複数の画素毎にまとめられた状態で記憶されてもよい。
外部記憶部１１に記憶されるデジタル画像データは、画素データ毎にアクセス可能なものであればよい。
【００２３】
データバス１２は、外部記憶部１１、ＣＰＵ１４、拡大縮小処理部１６、インタフェイス部１７に接続される。
ＣＰＵ１４、拡大縮小処理部１６、インタフェイス部１７は、データバス１２を通じて外部記憶部１１にアクセスする。
一般的なデータバス１２は、外部記憶部１１についてのアクセス先を指定するアドレス線、アクセスに係るデータを入出力するデータ線、たとえばリードライトの制御に使用する制御線を有する。
データバス１２は、パラレルタイプのデータバス１２ではなく、シリアルタイプのデータバス１２でもよい。
【００２４】
ＣＰＵ１４は、１または複数の演算コアを有する演算処理装置である。
ＣＰＵ１４は、たとえば外部記憶部１１に記憶されたプログラムを読み込んで演算コアで実行することにより、画像変換装置１の制御部１３として機能する。
【００２５】
ＣＰＵ１４により実行されるプログラムは、画像変換装置１の出荷前に外部記憶部１１にインストールされたものでも、出荷後に外部記憶部１１にインストールされたものでもよい。
出荷後にインストールされるプログラムは、たとえばインターネットを通じてダウンロードしたものでも、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）のような記録媒体から取得したものでもよい。
【００２６】
制御バス１５は、ＣＰＵ１４、拡大縮小処理部１６、インタフェイス部１７に接続される。
制御部１３は、制御バス１５を通じて、拡大縮小処理部１６、インタフェイス部１７を制御する。
拡大処理または縮小処理を実行する場合、制御部１３は、たとえば外部記憶部１１に記憶されている入力画像の拡大処理または縮小処理のためのパラメータを、拡大縮小処理部１６に設定する。
制御部１３は、入力画像の拡大処理または縮小処理を拡大縮小処理部１６に実行させる。
制御部１３は、拡大処理または縮小処理により生成した出力画像のデジタル画像データをインタフェイス部１７に出力させる。
【００２７】
拡大縮小処理部１６は、入力画像についての拡大処理または縮小処理を実行する。
拡大縮小処理部１６は、制御部１３から実行指示があると、外部記憶部１１から入力画像のデジタル画像データを読み込み、設定されたパラメータに基づいて画像を規定する画素数を増減させる。
この際、拡大縮小処理部１６は、処理に係る画像が入力画像の全体であるか一部であるかを判断することなく、パラメータで指定された範囲の画像についてラスタースキャン方向にしたがって１行ずつ処理を実行する。
これにより、入力画像に対して規定されていた画素数を変換した出力画像が生成される。
拡大縮小処理部１６は、パラメータの指定に基づいて生成した出力画像のデジタル画像データを外部記憶部１１に書き込む。
これにより、外部記憶部１１には、出力画像についてのデジタル画像データが記憶される。
【００２８】
インタフェイス部１７は、拡大縮小処理後の出力画像を、画像変換装置１の外へ出力する。
インタフェイス部１７は、制御部１３から実行指示があると、外部記憶部１１から出力画像のデジタル画像データを読み込み、画像変換装置１の外へ出力する。
インタフェイス部１７は、たとえば表示装置１８に接続される。
表示装置１８は、たとえば液晶ディスプレイ、有機ＥＬ（Organic Electro Luminescence）ディスプレイ、ブラウン管モニタによる表示部を有する。
表示装置１８は、入力された画像データによる画像を、表示部に表示する。
【００２９】
表示装置１８に表示される画像としては、たとえば、放送等に係る動画の各フレーム画像、静止画の画像がある。
また、表示部に表示される画像は、たとえばウェブページのように、フレーム等を含む画像であってもよい。ウェブページ内に動画が含まれてもよい。
【００３０】
［拡大縮小処理の説明］
図１の拡大縮小処理部１６には、制御部１３により拡大縮小処理のための各種のパラメータが設定される。
拡大縮小処理部１６は、パラメータで指定された画像の領域（部分画像）について拡大処理または縮小処理を実行する。
図１の拡大縮小処理部１６は、画像の拡大縮小処理において、一般的な拡大縮小処理部１００と同様に画像のラスタースキャン方向（ここでは画像の行方向と一致する方向）にしたがって、処理に係る画像を１行ずつ読み込む。
【００３１】
また、後述するように、１つの入力画像を複数の分割領域に分けて処理するマルチパススケール処理を実行する場合には、拡大縮小処理部１６は、分割領域毎の部分画像について拡大処理または縮小処理を実行する。
拡大縮小処理部１６は、画像の分割数と同数で、部分画像についての処理を繰り返す。
なお、各分割領域の処理においては、一般的な拡大縮小処理部１００が画像の全体に対して実行する処理と同様に、拡大縮小処理部１６は、ラスタースキャン方向にしたがって分割領域の部分画像を１行ずつ読み込む。
【００３２】
［一般的な拡大縮小処理の説明］
図２は、図１の拡大縮小処理部１６とは異なる、一般的な拡大縮小処理部１００の構成を示すブロック図である。
一般的な拡大縮小処理部１００は、たとえば取得部１０１、ラインメモリ１０２、補間フィルタ１０３を有する。
また、図２には、一般的な拡大縮小処理を説明するために、一般的な拡大縮小処理部１００の左側に入力画像を示し、右側に出力画像を示す。
【００３３】
一般的な拡大縮小処理において、取得部１０１は、図２の入力画像に矢線で示すように、外部記憶部１１から入力画像の画素データを１行ずつ読み込んで順番に取得する。
取得部１０１は、入力画像の複数の画素データを、ラスタースキャン方向にしたがって上から順番に１行ずつ読み込む。
【００３４】
ラインメモリ１０２は、たとえばＲＡＭで構成される。
ラインメモリ１０２は、取得部１０１により取得された入力画像の画素データを記憶する。
ラインメモリ１０２は、後述する補間フィルタ１０３でのタップ数に対応した複数行の画素データを記憶可能であればよい。
【００３５】
補間フィルタ１０３は、ラインメモリ１０２に記憶されている入力画像の複数行の画素データから、出力画像の各画素の画素データを生成する。
補間フィルタ１０３は、フィルタのタップ数に応じた入力画像の複数行の画素データから、出力画像の各画素データを生成する。
補間フィルタ１０３は、入力画像のラスタースキャン方向にしたがって、出力画像の複数の画素データを１行ずつ順番に生成する。
【００３６】
そして、一般的な拡大縮小処理部１００では、補間フィルタ１０３においてラスタースキャン方向にしたがって１行ずつ生成された出力画像の複数の画素データが、そのまま出力され、外部記憶部１１に記憶される。
これにより、外部記憶部１１には、入力画像の画素数を変換した出力画像についての複数の画素データによるデジタル画像データが記憶される。
【００３７】
なお、補間フィルタ１０３が入力画像に基づいて生成する出力画像の行数は、画像の拡大縮小倍率に応じた数となる。
また、補間フィルタ１０３が入力画像に基づいて生成する出力画像の各行の画素数は、画像の拡大縮小倍率に応じた数となる。
【００３８】
［一般的な拡大縮小処理の問題点］
この一般的な拡大縮小処理部１００において、所望の倍率の出力画像を得ようとする場合には、ラインメモリ１０２の容量として、入力画像の１ラインの全体を記憶できる容量が必要である。
また、ラインメモリ１０２は、補間フィルタ１０３の垂直タップ数分の行数を記憶できる容量が必要である。
【００３９】
近年のデジタル画像の高画素化により、入力画像のサイズは年々大きくなっている。
このため、ラインメモリ１０２に必要とされる記憶容量も年々増加する傾向にある。
【００４０】
ラインメモリ１０２の記憶容量の増大を抑制するために、たとえば、入力画像の１ライン分よりも小さい記憶容量のラインメモリ１０２を使用して画像の拡大縮小処理を実行することが考えられる。
この場合、ラインメモリ１０２に格納させたデータが、処理され、ラインメモリ１０２に空きが発生したら、次の画素データを補充するという順次処理により、各画素についての拡大縮小処理を実行することになる。
【００４１】
しかしながら、この順次処理の方法では、ラインメモリ１０２の記憶容量の増加を抑えることができるものの、順次処理により処理される各画素の処理のために、同じ画素データを複数回繰り返してラインメモリ１０２に読み込む必要が生じる。
その結果、順次処理の方法では、変換処理速度が大幅に低下する。
【００４２】
具体的に説明すると、たとえばｎライン目の画素データを処理する際には、拡大・縮小率に応じた（ｎ＋１）ライン目などの画素データを必要とし、これら他の行の画素データを読み込む必要がある。
また、ｎライン目の画素データを処理している間に、ラインメモリ１０２内の（ｎ＋１）ライン目の画素データも順次更新される。
ｎライン目の処理を終えた時点では、（ｎ＋１）ラインの最初の画素データは、ラインメモリ１０２から消去されている。
したがって、順次処理においては、ｎライン目の処理に続けて（ｎ＋１）ライン目を処理する場合には、再度、（ｎ＋１）ライン目の画素データを読み込む必要が生じる。
他の行の画素データについても同様である。
【００４３】
それ故、順次処理の方法では、外部記憶部１１へのデータアクセス量および回数が増加する。
このデータアクセス量および回数は、フィルタ処理のタップ数に比例して増加する。
また、データアクセスの量および回数の増加によって、補間フィルタ１０３は、複数の画素についての順次処理の間に、画素毎に、次の画素の変換に必要なデータが揃うのを待つ必要が生じる。
その間、変換処理がストールする。
その結果、順次処理の方法では、変換処理速度が大幅に低下する。
【００４４】
［本実施形態での拡大縮小処理の説明］
そこで、本実施形態では、画像の拡大縮小処理において、独自に開発したマルチパススケーリング方法を使用する。
マルチパススケーリング方法とは、処理に係る１つの画像を、各行が複数に分かれるように複数の矩形の分割領域に分け、矩形の分割領域毎に拡大処理または縮小処理を実行することをいう。
このマルチパススケーリング処理により、本実施形態では、順次処理の場合のように処理速度を低下させることなく、ラインメモリ２２の記憶容量を削減できる。
【００４５】
図３は、図１の拡大縮小処理部１６を示すブロック図である。
図３の拡大縮小処理部１６は、取得部２１、ラインメモリ２２、補間フィルタ２３、境界処理部２４を有する。
また、図３には、マルチパススケーリング処理の説明のために、拡大縮小処理部１６の左側に入力画像を示し、右側に出力画像を示す。
図３は、入力画像および出力画像の各々を、３個に均等分割する例である。
【００４６】
マルチパススケーリング処理では、図３に示すように、入力画像および出力画像を、ラインメモリ２２の記憶容量に応じた分割数で行方向で分割し、その分割による矩形の分割領域毎に部分画像の拡大処理または縮小処理を実行する。
各矩形の分割領域の処理では、一般的な拡大縮小処理と同様に、その部分画像についてラスタースキャン方向にしたがって処理を実行する。
【００４７】
マルチパススケーリング処理のために、制御部１３は、分割領域毎に、取得部２１、ラインメモリ２２、補間フィルタ２３、境界処理部２４へ各種のパラメータを設定する。
また、制御部１３は、分割領域毎に、部分画像の拡大縮小処理の実行を拡大縮小処理部１６へ指示する。
【００４８】
図３の取得部２１は、入力画像についてのパラメータにより指定された分割領域の画素データを、外部記憶部１１から読み込んで取得する。
取得部２１は、図３の入力画像において矢線で示すように、入力画像の各分割領域の部分画像についての複数の画素データを、ラスタースキャン方向にしたがって１行ずつ読み込む。
【００４９】
また、後述するように、分割領域についてオーバラップ領域を設ける場合には、取得部２１は、各分割領域の処理において、入力画像を分割数で分割した場合よりも大きい範囲についての領域の複数の画素データを取得する。
【００５０】
ラインメモリ２２は、たとえばＲＡＭで構成される。
ラインメモリ２２は、取得部２１により取得された入力画像の分割領域の画素データを一時的に記憶する。
ラインメモリ２２は、部分画像について、補間フィルタ２３の垂直補間処理に必要なライン数分のデータを保持可能である。
ラインメモリ２２は、垂直補間処理のタップ数に対応する複数行の画素データを記憶する。
【００５１】
補間フィルタ２３は、ラインメモリ２２に記憶されている入力画像の分割領域の複数行の画素データを用いて、出力画像において対応する分割領域についての各画素の画素データを生成する。
補間フィルタ２３は、フィルタのタップ数に応じた行数の複数の画素データから、出力画像の画素データを生成する。補間フィルタ２３は、たとえば入力画像の３行×３列の画素データから、出力画像の各画素データを生成する。
補間フィルタ２３は、たとえば入力画像の複数の画素データの重み付け加算処理により、出力画像の各画素データを生成する。補間フィルタ１０３は、入力画像の各画素データに、たとえば生成する出力画像の画素データに対する距離に応じた重みづけ係数を乗算し、その複数の乗算値を加算して、出力画像の各画素データを生成する。
補間フィルタ２３は、出力画像の分割領域についての複数の画素データを、ラスタースキャン方向にしたがって１行ずつ順番に生成する。
【００５２】
また、後述するように、分割領域についてオーバラップ領域を設ける場合には、補間フィルタ２３は、各分割領域の処理において、出力画像を分割数で分割した場合よりも大きい範囲についての領域の複数の画素データを生成する。
【００５３】
境界処理部２４は、補間フィルタ２３により生成された出力画像の分割領域についての複数の画素データを、拡大縮小処理部１６の外へ出力する。
これにより、外部記憶部１１には、出力画像の分割領域の複数の画素データが記憶される。
【００５４】
また、後述するように、分割領域についてオーバラップ領域を設ける場合には、境界処理部２４は、補間フィルタ２３から入力されるデータに対してマスク処理を実行する。
これにより、境界処理部２４は、各分割領域の処理において、出力画像についての分割領域内の複数の画素データのみを出力し、当該分割領域外の不要なオーバラップ領域の画素データを出力しないように動作する。
【００５５】
なお、図３の拡大縮小処理部１６は、入力画像の１ラインのデータ量がラインメモリ２２の記憶容量以下である場合、一般的な拡大縮小処理部１００と同様に、入力画像の全体を１ラインずつ読み込んで処理を実行することができる。
この場合、制御部１３は、拡大縮小処理部１６に対して、入力画像の全体を１個の分割領域とみなしたパラメータを設定すればよい。
【００５６】
［本実施形態での拡大縮小処理の全体的な動作］
マルチパススケール処理を実施する場合、拡大縮小処理の全体の処理は、以下の流れになる。
【００５７】
まず、制御部１３は、外部記憶部１１に記憶されている入力画像についての分割数を決定する。
【００５８】
次に、制御部１３は、マルチパススケール処理を行うための各分割領域のパラメータを計算する。
このパラメータ計算では、制御部１３は、入力画像および出力画像についての各分割領域の位置およびサイズ、オーバラップ領域のサイズ、入力画像の各分割領域の画素と出力画像の各分割領域の画素との画素の相対的な位置（相対オフセット）などを演算する。
【００５９】
画像を分割して処理する場合、たとえば後述する図８に示すように、入力画像において規定される複数の画素の配列と、出力画像において規定される複数の画素の配列とは、画像全体での拡縮倍率に応じた対応関係になる。
入力画像において規定される各画素の位置と、出力画像において規定される各画素の位置とは、画像上において原則的にずれる。
たとえば図８の入力画像の左から２番目の第２領域における最初の画素の位置と、出力画像の左から２番目の第２領域における最初の画素の位置とは、画像を基準にすると、相対的にずれている。
このため、画像を行方向で分割した分割領域毎に処理する場合には、複数の分割領域を１つの画像に合成した際の、分割領域の境界部分における画像のずれを抑制するために、各分割領域についての相対オフセットが必要になる。
たとえば、拡大縮小処理部１６は、出力画像の各画素データの演算において、この相対オフセットを用いて、該出力画像の画素データに対する入力画像の各画素データの相対距離を演算する。
また、拡大縮小処理部１６は、入力画像の各画素データに対して、該相対距離に応じた重みづけ係数を乗算し、更に、その複数の乗算値を加算して、出力画像の各画素データを生成する。なお、拡大縮小処理部１６は、相対距離に応じた重みづけ係数を、たとえば複数の相対距離の範囲と複数の係数値とを対応付けたテーブルのデータから、選択してもよい。
【００６０】
すべてのパラメータを演算し終えた後、制御部１３は、拡大縮小処理を開始する。
制御部１３は、まず、最初の分割領域についてのパラメータを拡大縮小処理部１６に設定し、処理を指示する。
これにより、拡大縮小処理部１６は、外部記憶部１１から入力画像についての最初の分割領域を読み込み、分割領域の画像の画素数を変更した出力画像を生成し、当該出力画像についての当該分割領域の画素データを外部記憶部１１に保存する。
拡大縮小処理部１６は、処理完了を制御部１３へ通知する。
【００６１】
最初の分割領域についての処理終了が通知されると、制御部１３は、次の分割領域のパラメータを拡大縮小処理部１６に設定し、処理を再び指示する。
制御部１３は、処理対象の画像についてのすべての分割領域の処理が終えるまで、以上の制御を繰り返す。
【００６２】
すべての分割領域についての処理が終わると、外部記憶部１１には、分割領域毎に書き込まれた複数の分割領域の画像データが保存される。
複数の分割領域の部分画像は、外部記憶部１１において１つの画像に合成され、出力画像のデジタル画像データとなる。
【００６３】
出力画像を生成すると、制御部１３は、インタフェイス部１７に出力画像の出力を指示する。
インタフェイス部１７は、外部記憶部１１から出力画像のデジタル画像データを読み込み、画像変換装置１の外へ出力する。
インタフェイス部１７は、たとえば出力画像の複数の画素データを、ラスタースキャン方向の順番に読み込んで、外へ出力する。
【００６４】
このようなマルチパススケール処理により、本実施形態では、画像の拡大縮小処理を分割領域毎に複数回に分けて実行する。
このため、本実施形態では、ラインメモリ２２に、入力画像の１ラインのすべての画素データを記憶させる必要がない。
本実施形態では、ラインメモリ２２の記憶容量の増大を抑制し、削減できる。
【００６５】
また、本実施形態では、たとえば、各分割領域のｎライン目の画素データを処理する際に取得した（ｎ＋１）ライン目の画素データは、ｎライン目の処理を終えた時点で、ラインメモリ２２に残っている。
したがって、画像変換装置は、ｎライン目の処理に続けて（ｎ＋１）ライン目を処理する場合に、あらためて（ｎ＋１）ライン目の画素データを再度読み込む必要はない。
このように、本実施形態では、順次処理の場合のように同一画素データを複数回読み込む必要がない。
その結果、本実施形態では、外部記憶部１１に対するデータアクセス量は、順次処理の場合のように増加しない。
本実施形態では、順次処理の場合のように処理速度が大幅に低下することがない。
【００６６】
［オーバラップ領域（重なり領域）を設ける場合の具体的な説明］
ところで、図３のように、画像を複数の分割領域に分割して処理し、外部記憶部１１において分割領域毎の部分画像を合成した場合、本来１つである画像が複数の部分画像に分けて別々に処理される。
このため、出力画像の分割の境界において、画像が不連続になる可能性がある。
合成された出力画像は、境界部分において切れているように視認される可能性がある。
このような分割境界での画像の不連続の発生を防止または抑制するために、本実施形態では、オーバラップ処理およびクリップ処理（マスク処理）を実行する。
【００６７】
図４は、各分割領域にオーバラップ領域を設ける場合における、複数の分割領域の一例の説明図である。
図４（Ａ）は、オーバラップ処理の対象となる入力画像である。
図４（Ｂ）は、補間フィルタ２３から出力され、クリップ処理の対象となる中間画像である。
図４（Ｃ）は、外部記憶部１１に記憶されるクリップ処理後の出力画像である。
また、図４は、画像を、第１領域（領域１）、第２領域（領域２）および第３領域（領域３）の３個に均等に分割する例である。
【００６８】
なお、分割される複数の領域は、常に均等な幅に分割されるとは限らない。
たとえば画像をその左端からラインメモリ２２に記憶可能な画素数毎に区切って複数の分割領域を設定する場合には、最後の右端の分割領域は、通常はその他の分割領域より幅が狭くなる。
たとえば画像全体の幅がラインメモリ２２に記憶可能な画素数の整数倍であるとき、右端の分割領域を含めて均等な分割となる。
【００６９】
入力画像は、図４（Ａ）の上部に示すように、３個に均等に分割されることにより、同幅の第１均等分割領域３１、第２均等分割領域３２、第３均等分割領域３３に分割される。
【００７０】
オーバラップ処理を実行する場合、取得部２１は、第１分割領域の処理において、図４（Ａ）の下部に示すように、第１均等分割領域３１よりも広い幅の分割領域を第１領域３４として取得する。
すなわち、取得部２１は、第１均等分割領域３１に加えて、オーバラップ領域として、第１均等分割領域３１の右隣に位置する第２均等分割領域３２の左端部分についても取得する。
【００７１】
同様に、取得部２１は、第２分割領域の処理において、第２均等分割領域３２よりも広い幅の分割領域を第２領域３５として取得する。
すなわち、取得部２１は、第２均等分割領域３２に加えて、オーバラップ領域としての第２均等分割領域３２の左隣に位置する第１均等分割領域３１の右端部分と、第２均等分割領域３２の右隣に位置する第３均等分割領域３３の左端部分についても取得する。
【００７２】
また、取得部２１は、第３分割領域の処理において、第３均等分割領域３３よりも広い幅の分割領域を第３領域３６として取得する。
すなわち、取得部２１は、第３均等分割領域３３に加えて、オーバラップ領域としての第３均等分割領域３３の左隣に位置する第２均等分割領域３２の右端部分についても取得する。
【００７３】
各分割領域の処理においてオーバラップ領域が取得される場合、補間フィルタ２３は、ラインメモリ２２に記憶されたオーバラップ領域の画素を含めて、読み込まれた順番に処理を実行する。
その結果、補間フィルタ２３は、各分割領域の処理において、出力画像における各均等分割領域４１〜４３よりも広い範囲の領域について、出力画像の分割領域の画素データを出力する。
【００７４】
具体的には、補間フィルタ２３は、第１分割領域の処理において、図４（Ｂ）に示すように、出力画像の第１分割領域の部分画像として、第１均等分割領域４１よりも右に広がった部分画像４４を生成する。
補間フィルタ２３は、第１均等分割領域４１と、第１均等分割領域４１の右隣に位置する第２均等分割領域４２の左端部分とを含む部分画像４４を生成する。
【００７５】
同様に、第２分割領域の処理において、補間フィルタ２３は、第２均等分割領域４２よりも左右両側に広がった部分画像４５を生成する。
補間フィルタ２３は、第２均等分割領域４２と、第２均等分割領域４２の左隣に位置する第１均等分割領域４１と、第２均等分割領域４２の右隣に位置する第３均等分割領域４３の左端部分とを含む部分画像４５を生成する。
【００７６】
同様に、第３分割領域の処理において、補間フィルタ２３は、第３均等分割領域４３よりも左に広がった部分画像４６を生成する。
補間フィルタ２３は、第３均等分割領域４３と、第３均等分割領域４３の左隣に位置する第２均等分割領域４２の右端部分とを含む部分画像４６を生成する。
【００７７】
また、オーバラップ領域が含まれる場合、境界処理部２４は、クリップ処理（マスク処理）を実行する。
境界処理部２４は、各分割領域の処理において、補間フィルタ２３により生成された部分画像４４〜４６のうち、各々の処理に係る所定の分割領域４１〜４３の画素データのみを出力する。
【００７８】
図４の例では、境界処理部２４は、出力画像についての均等分割領域４１〜４３の画素データのみを出力する。
すなわち、境界処理部２４は、第１分割領域の処理において、部分画像４４のうち、出力画像の第１均等分割領域４１の画素データのみを出力するマスク処理を実行する。
第２分割領域の処理において、境界処理部２４は、部分画像４５のうち、出力画像の第２均等分割領域４２の画素データのみを出力する。
第３分割領域の処理において、境界処理部２４は、部分画像４６のうち、第３均等分割領域４３の画素データのみを出力する。
【００７９】
これにより、外部記憶部１１には、図４（Ｃ）に示すように、第１分割領域の処理による第１均等分割領域４１の画素データが、最初に書き込まれる。
次に、第２分割領域の処理による第２均等分割領域４２の画素データが書き込まれる。
最後に、第３分割領域の処理による第３均等分割領域４３の画素データが書き込まれる。
このように、複数の分割領域のデータは、分割領域の処理毎に順番に書き込まれる。
また、外部記憶部１１において、すべての分割領域の部分画像が合成され、出力画像が完成する。
【００８０】
以上のように、本実施形態では、各分割領域についてオーバラップ領域を規定し、拡大縮小処理部１６にオーバラップ処理およびマスク処理を実行させる。
これにより、出力画像についての各分割領域の境界列の画素データは、入力画像において隣接する他の分割領域の画素データを反映したものとなる。
境界を挟んで別々に生成される２列の画素データは、互いの値を参照したものとなる。
境界部分において画像が分かれて視認されないようにすることができる。
【００８１】
また、本実施形態では、オーバラップ処理とマスク処理とを組み合わせて境界処理を実現する。
このため、本実施形態では、拡大縮小処理部１６において、ラインメモリ２２以外のメモリを設ける必要がない。
たとえば、各分割領域の処理において他の分割領域のデータで値を補正しようとする場合には、先に処理された分割領域のデータを後の処理まで保持するメモリを、補間フィルタ２３と境界処理部２４との間に設ける必要がある。
本実施形態では、このようなメモリが不要である。
【００８２】
また、本実施形態では、境界処理部２４は、各分割領域の処理において、オーバラップ領域の不要なデータを出力しないように、マスク処理を実行する。
このため、境界処理部２４は、補間フィルタ２３から所定の順番で出力される複数の画素データを１行毎にカウントするだけで、画素単位でのデータ出力を制御することが可能である。
【００８３】
図５は、マスク処理の説明図である。
図５（Ａ）は、補間フィルタ２３から出力されて境界処理部２４に入力される、オーバラップ領域を含む分割領域の説明図である。
図５（Ａ）の分割領域は、出力に係る中央領域５２の左側に、左オーバラップ領域５１を有し、右側に、右オーバラップ領域５３を有する。
そして、図５（Ａ）の分割領域では、左オーバラップ領域５１と右オーバラップ領域５３との間の中央領域５２の画素データを出力する必要がある。
【００８４】
図５（Ｂ）は、図３の境界処理部２４についてのマスク処理部分のブロック図である。
図５（Ｂ）の境界処理部２４は、左端カウンタ６１、右端カウンタ６２、第１論理和回路６３、第２論理和回路６４を有する。
そして、図５（Ｂ）の境界処理部２４には、補間フィルタ２３から出力された図５（Ａ）の分割領域の画素データが、部分画像のラスタースキャン方向にしたがって１行ずつ入力される。
ラスタースキャン方向で処理する場合、各行の複数の画素は、図５（Ａ）の左側の画素から順番に右側に向かって処理される。
【００８５】
左端カウンタ６１は、たとえば図５（Ａ）の左オーバラップ領域５１の画素数をカウントする。
左端カウンタ６１は、１行毎にリセットされると、０（ローレベル）を出力する。
左端カウンタ６１は、１行分の画素データの入力が開始されると、カウントを開始する。
左端カウンタ６１は、左オーバラップ領域５１の画素数をカウントすると、１（ハイレベル）を出力する。
その後、左端カウンタ６１は、リセットされるまで、１を出力し続ける。
【００８６】
右端カウンタ６２は、たとえば図５（Ａ）の左オーバラップ領域５１および中央領域５２の画素数をカウントする。
右端カウンタ６２は、１行毎にリセットされると、０を出力する。
右端カウンタ６２は、１行分の画素データの入力が開始されると、カウントを開始する。
右端カウンタ６２は、左オーバラップ領域５１および中央領域５２の画素数をカウントすると、１を出力する。
その後、右端カウンタ６２は、リセットされるまで、１を出力し続ける。
【００８７】
第１論理積回路６３は、左端カウンタ６１と、右端カウンタ６２とに接続される。
右端カウンタ６２の入力は反転入力である。
そして、第１論理積回路６３は、左端カウンタ６１が１を出力し、右端カウンタ６２が０を出力する期間において、１を出力する。
すなわち、第１論理積回路６３は、左オーバラップ領域５１の画素については０を出力し、中央領域５２の画素については１を出力し、右オーバラップ領域５３の画素については０を出力する。
【００８８】
第２論理積回路６４は、補間フィルタ２３と、第１論理積回路６３とに接続される。
第１論理積回路６３の出力がハイレベル（１）である場合、第２論理積回路６４は、補間フィルタ２３から入力される画素データをそのまま出力する。
第１論理積回路６３の出力がローレベル（０）である場合、第２論理積回路６４は、補間フィルタ２３から入力される画素データを出力しないようにマスクする。
すなわち、第２論理積回路６４は、第１論理積回路６３がハイレベルを出力している中央領域５２のみにおいて、補間フィルタ２３から入力される画素データを出力する。
これにより、第２論理積回路６４は、補間フィルタ２３から出力される複数の画素データの出力を画素単位で制御し、中央領域５２の画素データのみを出力するようにマスク処理を実行する。
【００８９】
［具体的な画像変換装置１の動作例］
次に、図１の画像変換装置１による具体的なマルチパススケール処理を説明する。
図６は、マルチパススケール処理を実行するための画像変換装置１の一例の処理シーケンスである。
画像変換装置１は、外部記憶部１１に所定の入力画像が記憶された状態で、図６のマルチパススケール処理を実行する。
【００９０】
・分割数の演算（ステップＳＴ１）
外部記憶部１１に入力画像が書き込まれると、制御部１３は、拡大縮小処理をスタートする。
制御部１３は、マルチパススケール処理の要否を判断し、各種のパラメータを演算するために、まず分割数を演算する。
入力画像および出力画像は、同じ分割数で分割される。
【００９１】
図７は、入力画像の１ラインと、出力画像の１ラインとの対応関係の説明図である。
図７（Ａ）は、入力画像の１ラインである。
図７（Ｂ）は、出力画像の１ラインである。
そして、図７において、入力画像と出力画像は、１ラインが、領域０から領域（ｎｐ−１）までのｎｐ個（ｎｐは自然数）に均等に分割されている。
【００９２】
マルチパススケール処理を行う分割領域数をｎｐａｓｓと定義すると、制御部１３は、図７に示す領域分割に関するパラメータを用いて、以下の演算により分割数を求める。
【００９３】
（ＩＮＴ）ｎｐａｓｓ＝（ｓ＿ａｌｌ＿ｈｓｚ−１）／ｐｐ＿ｓｚ＋１・・・（式１）
【００９４】
ここで、ｓ＿ａｌｌ＿ｈｓｚは、図７に示すように、入力画像の水平画素数である。
ｐｐ＿ｓｚは、分割領域の最大水平画素数である。
なお、ｐｐ＿ｓｚは、たとえば画像の１行当たりにラインメモリ２２が記憶可能な最大画素数である。
ただし、オーバラップ領域を設ける場合には、その最大画素数からオーバラップ領域の画素数を差し引いた値になる。
【００９５】
たとえば、ｓ＿ａｌｌ＿ｈｓｚが１００、ラインメモリ２２の最大画素数が５０、ｐｐ＿ｓｚが４０である場合、式１は、（１００−１）／４０＋１＝（ＩＮＴ）３．４７５＝３となる。
この場合の画像の分割数は、３となる。
【００９６】
・マルチパススケール処理の要否判断（ステップＳＴ２）
次に、制御部は、マルチパススケール処理の要否を判断する。
【００９７】
領域分割数が１である場合には、各行の処理においてラインメモリ２２のサイズ以下のデータを扱えば良いため、マルチパススケールをする必要はない。
この場合、制御部１３は、一般的な処理と同様の処理を行えばよい。
制御部１３は、以下のマルチパススケール処理に必要なパラメータを算出せずに、拡大縮小処理部１６に、予め設定された全画像についてのパラメータを設定し、拡大処理または縮小処理を１回実行させる（ステップＳＴ１０）。
この場合、境界処理部２４は、補間フィルタ２３から出力されたデータをすべてそのまま外へ出力する。
【００９８】
なお、制御部１３は、外部記憶部１１から入力画像またはそれに関する情報を読み込み、拡大縮小処理の要否を判断してもよい。
たとえば制御部１３は、入力画像の水平方向の画素数が、ラインメモリ２２に格納可能な１行当たりの画素数以下であるか否かを判断する。
なお、制御部１３は、入力画像の水平方向の画素の総データ量と、ラインメモリ２２の１行当たりの記憶容量とを比較してもよい。
【００９９】
そして、制御部１３は、入力画像の水平方向の画素数が格納可能な画素数以下である場合、マルチパススケール処理が不要であると判断し、一般的な拡大縮小処理を実行するための制御を行う。
入力画像の水平方向の画素数が多い場合、制御部１３は、マルチパススケール処理のための制御を行う。
【０１００】
・マルチパススケール処理のパラメータ演算（ステップＳＴ３）
次に、制御部１３は、拡大縮小処理部１６に設定する各種のパラメータを演算する。
以下において、演算式中の（ＩＮＴ）は、右辺の実数演算により得られる値の整数部を意味する。
また、演算式中の（ＦＲＡＣＴ）は、右辺の実数演算により得られる値の少数部を意味する。この小数点部の桁数は、ハードウェアの実数演算ビット精度（ここでは拡大縮小処理部１６の内部の演算ビット精度）となる。
演算式に（ＩＮＴ）も（ＦＲＡＣＴ）も無い場合は、実数となる。
【０１０１】
・出力画像の各部分画像の水平方向サイズ算出
領域分割数を算出後、制御部１３は、出力画像（Ｄｅｓｔｉｎａｔｉｏｎ）の水平方向の分割領域の仮のサイズｄ＿ｓｚ０、およびｄ＿ｓｚ１を算出する。
出力画像についての各分割領域の部分画像の水平サイズは、それぞれ以下の式で算出される。
【０１０２】
（ＩＮＴ）ｄ＿ｓｚ０＝ｄ＿ａｌｌ＿ｈｓｚ／ｎｐａｓｓ・・・（式２）
（ＩＮＴ）ｄ＿ｓｚ１＝ｄ＿ａｌｌ＿ｈｓｚ−ｄ＿ｓｚ０×（ｎｐａｓｓ−１）・・・（式３）
【０１０３】
ここで、ｄ＿ｓｚ０は、出力画像をｎ（ｎは自然数）個に分割した場合での、第０領域から第（ｎｐａｓｓ−２）領域までの部分画像の水平方向のサイズである。
ｄ＿ｓｚ１は、第（ｎｐａｓｓ−１）領域の部分画像の水平方向のサイズである。
これらのパラメータは、後述する各分割領域の境界画素に関するパラメータ算出に用いられる。
以下の説明では、ｎ個の分割領域に、０からｎ−１までの領域番号を使用する。
また、ｄ＿ａｌｌ＿ｈｓｚは、出力画像の水平画素数である。
たとえば、ｎｐａｓｓが３、ｄ＿ａｌｌ＿ｈｓｚが３３である場合、ｄ＿ｓｚ０は、１１（＝３３／３）、ｄ＿ｓｚ１は、１１（＝３３−１１×（３−１））となる。
【０１０４】
・入力画像および出力画像の各分割領域の境界画素列に関するパラメータ算出
図８は、ある分割領域に関して、マルチパススケール処理を行う場合に必要となるパラメータについての概念図を示す。
図８は、入力画像の分割領域と、出力画像の分割領域との対応関係を示す説明図である。
図８（Ａ）は入力画像である。
図８（Ｂ）は入力画像の１ラインである。
図８（Ｃ）は出力画像の１ラインである。
図８（Ｄ）は出力画像である。
【０１０５】
ここで、制御部１３は、出力画像の分割領域の境界画素列についてのパラメータである、ｓ＿ｓｔ、ｓ＿ｅｎ、およびｄｓｔ＿ｓｔ、ｄｓｔ＿ｅｎを求める。
ｓ＿ｓｔは、出力画像の部分画像の左端の画素列についての、入力画像における相対位置（位相値）を示す。
ｓ＿ｅｎは、出力画像の部分画像の右端の画素列についての、入力画像における相対位置（位相値）を示す。
ここでは、入力画像に行列状に規定される画素間の相対距離を１とした場合における、これらの画素列の入力画像における位置を求めている。
いずれも実数値であるが、その値の精度は、通常ハードウェアの演算精度（ここでは拡大縮小処理部１６の内部の演算精度）による。
【０１０６】
また、制御部１３は、ｓ＿ａｌｌ＿ｈｓｚおよびｄ＿ａｌｌ＿ｈｓｚから算出される拡大縮小率であるｄｅｌｔａ値を算出する。
ｄｓｔ＿ｓｔ、およびｄｓｔ＿ｅｎは、出力画像の部分画像を外部記憶部１１に書き出す場合において必要となる、これら境界画素列についての出力画像における画素位置を示すパラメータである。
これらの値は、出力画像における画素位置を示すものであるため、２次元座標系の整数値となる。
なお、ここで算出する値ｓ＿ｓｔ、ｓ＿ｅｎ、ｄｓｔ＿ｓｔ、ｄｓｔ＿ｅｎは、図８に斜線で示すオーバラップ領域を含まないパラメータである。
【０１０７】
オーバラップ領域については、後述するオーバラップ領域の追加処理によって、補正する。
【０１０８】
入力画像と出力画像の拡大縮小率を表すｄｅｌｔａ値は、以下の式で算出される。
ｄｅｌｔａ値は、実数値であるが、ハードウェア構成によるビット精度の範囲での実数値となる。
【０１０９】
ｄｅｌｔａ＝ｓ＿ａｌｌ＿ｈｓｚ／ｄ＿ａｌｌ＿ｈｓｚ・・・（式４）
【０１１０】
各分割領域の番号を示す変数をｐａｓｓとすると、入力画像の各分割領域のｓ＿ｓｔ、ｓ＿ｅｎは、以下の式により算出される。
【０１１１】
ｓ＿ｓｔ［０］＝ｉｎｉｔ＿ｏｆｆｓｅｔ・・・（式５）
ｓ＿ｓｔ［ｐａｓｓ］＝ｓ＿ｓｔ［ｐａｓｓ−１］＋ｄ＿ｓｚ０×ｄｅｌｔａ  （１＜＝ｐａｓｓ＜ｎｐａｓｓ）・・・（式６）
ｓ＿ｅｎ［ｐａｓｓ］＝ｓ＿ｓｔ［ｐａｓｓ＋１］−ｄｅｌｔａ  （０＜＝ｐａｓｓ＜ｎｐａｓｓ−１）・・・（式７）
ｓ＿ｅｎ［ｎｐａｓｓ−１］＝ｓ＿ｓｔ［０］＋ｓ＿ａｌｌ＿ｈｓｚ−１・・・（式８）
【０１１２】
ここで、出力画像の最初の分割領域（ｐａｓｓ＝０の領域）のスタート画素の初期位相をｉｎｉｔ＿ｏｆｆｓｅｔ（実数値）と定義する。
この相対オフセットの初期位相を起点として、各分割領域のｓ＿ｓｔ、およびｓ＿ｅｎが算出される。
また、ｄｓｔ＿ｓｔ、およびｄｓｔ＿ｅｎについては、以下の式で算出される。
【０１１３】
（ＩＮＴ）ｄｓｔ＿ｓｔ［０］＝０・・・（式９）
（ＩＮＴ）ｄｓｔ＿ｓｔ［ｐａｓｓ］＝ｄｓｔ＿ｓｔ［ｐａｓｓ−１］＋ｄ＿ｓｚ０  （１＜＝ｐａｓｓ＜ｎｐａｓｓ）・・・（式１０）
（ＩＮＴ）ｄｓｔ＿ｅｎ［ｐａｓｓ］＝ｄｓｔ＿ｓｔ［ｐａｓｓ＋１］−１  （０＜＝ｐａｓｓ＜ｎｐａｓｓ−１）・・・（式１１）
（ＩＮＴ）ｄｓｔ＿ｅｎ［ｎｐａｓｓ−１］＝ｄｓｔ＿ｓｔ［０］＋ｄ＿ａｌｌ＿ｈｓｚ−１・・・（式１２）
【０１１４】
制御部１３は、これを分割領域の個数分で繰り返し算出を行う。
これにより、オーバラップ領域を加味しない場合での、すべての分割領域に関する境界画素に関するパラメータが算出される。
【０１１５】
・オーバラップ領域の追加処理
次に、制御部１３は、前述の式（５）から式（１２）で求めた、オーバラップ領域を含まない状態での各分割領域の境界画素列に関するパラメータに対して、さらにオーバラップ領域条件を追加する。
これにより、制御部１３は、オーバラップ領域を含んだ各分割領域のパラメータを算出する。
【０１１６】
ここで算出するパラメータは、図８におけるｆｌｔ＿ｏｆｆｓｅｔ、ｓｒｃ＿ｓｔ、ｃｌｉｐ＿ｓｔ、ｓ＿ｓｔ＿ｌｏｖｌ、ｓ＿ｅｎ＿ｒｏｖｌ、ｄｌｏｖｌ、ｄｒｏｖｌ、ｓｒｃ＿ｓｚ、ｓｃｌ＿ｓｚ、ｄｓｔ＿ｓｚである。
【０１１７】
また、入力画像において対応する分割領域の左オーバラップ領域５１の画素数をｌｏｖｌとし、右オーバラップ領域５３の画素数をｒｏｖｌと定義する。
この入力画像のオーバラップ領域の画素数は、任意の値とすることができるが、ラインメモリ２２の記憶容量で規制される固定値となる。
前述した分割領域の最大水平画素数ｐｐ＿ｓｚは、ラインメモリ２２に格納可能な１行当たりの最大画素数から、このｌｏｖｌ、ｒｏｖｌを減算した値以下とする。
【０１１８】
制御部１３は、以下の式で、左オーバラップ領域５１に関するパラメータを算出する。
【０１１９】
（ＩＮＴ）ｄｌｏｖｌ［ｐａｓｓ］＝（ｌｏｖｌ−１＋（ＦＲＡＣＴ）ｓ＿ｓｔ［ｐａｓｓ］−１）／ｄｅｌｔａ＋１・・・（式１３）
ｓ＿ｓｔ＿ｌｏｖｌ［ｐａｓｓ］＝ｓ＿ｓｔ［ｐａｓｓ］−ｄｌｏｖｌ×ｄｅｌｔａ・・・（式１４）
【０１２０】
ここで、ｓ＿ｓｔ＿ｌｏｖｌは、左オーバラップ領域５１を加味し、ｓ＿ｓｔをオーバラップ領域で補正した値である。
ｄｌｏｖｌは、出力画像のオーバラップ画素数である。
【０１２１】
また、最も左端の分割領域（ｐａｓｓ＝０）の場合は、左端のオーバラップ領域を設ける必要がない。
このため、ｐａｓｓ＝０である場合には、以下の値を適用する。
【０１２２】
（ＩＮＴ）ｄｌｏｖｌ［０］＝０・・・（式１５）
ｓ＿ｓｔ＿ｌｏｖｌ［０］＝ｓ＿ｓｔ［０］・・・（式１６）
【０１２３】
次に、制御部１３は、上記の式１３から式１６で求めた値を使って、ｓｒｃ＿ｓｔ、ｆｌｔ＿ｏｆｆｓｅｔ、ｃｌｉｐ＿ｓｔの値を、以下の式から算出する。
ｓｒｃ＿ｓｔは、オーバラップ領域を加味した、入力画像の分割領域の左端の画素を表す。
ｆｌｔ＿ｏｆｆｓｅｔは、出力画像の分割領域の左端の画素についての入力画像における位置の、ｓｒｃ＿ｓｔの画素列に対する位相差を表す。
ｃｌｉｐ＿ｓｔは、境界処理部２４によりマスクされる左オーバラップ領域５１の画素数を表す。
【０１２４】
（ＩＮＴ）ｃｌｉｐ＿ｓｔ［ｐａｓｓ］＝ｄｌｏｖｌ・・・（式１７）
（ＩＮＴ）ｓｒｃ＿ｓｔ［ｐａｓｓ］＝ｓ＿ｓｔ＿ｌｏｖｌ・・・（式１８）
ｆｌｔ＿ｏｆｆｓｅｔ［ｐａｓｓ］＝（ＦＲＡＣＴ）ｓ＿ｓｔ・・・（式１９）
【０１２５】
ここで、ｆｌｔ＿ｏｆｆｓｅｔは、式（１９）に示すように、式（５）、式（６）から得られる実数ｓ＿ｓｔから求められる。
この値は、図８に示す入力画素（Ｓｏｕｒｃｅ画素）の原点ＳｒｃＯｒｇ（０，０）を起点として、処理する分割領域（図８では、第２領域）の最初の出力画素（Ｄｅｓｔｉｎａｔｉｏｎ画素）までの距離（実数）を示す。
この値を元に、第２領域の最初の入力画素（Ｓｏｕｒｃｅ画素）であるｓｒｃ＿ｓｔからの距離に変換したものが、式１９に示すｆｌｔ＿ｏｆｆｓｅｔである。
こうすることで、画像の拡大縮小処理において分割処理を行っても、複数の分割領域の間に、画像のずれが発生しない。
このため、分割領域の境界部分において、画像の不連続性が発生しなくなる。すなわち、１回の拡大縮小処理により得られる画像と、同じ画質の画像を得ることができる。
【０１２６】
また、制御部１３は、右オーバラップ領域５３に関するパラメータを算出する。
【０１２７】
ｄｒｏｖｌ［ｐａｓｓ］＝（ｒｏｖｌ−１＋（１−（ＦＲＡＣＴ）ｓ＿ｅｎ［ｐａｓｓ］）−１）／ｄｅｌｔａ＋１・・・（式２０）
ｓ＿ｅｎ＿ｒｏｖｌ［ｐａｓｓ］＝ｓ＿ｅｎ［ｐａｓｓ］＋ｄｒｏｖｌ×ｄｅｌｔａ・・・（式２１）
【０１２８】
ここで、ｓ＿ｅｎ＿ｒｏｖｌは、出力画像の分割領域を右オーバラップ領域５３で補正した右縁画素列の値である。
ｄｒｏｖｌは、出力画像の分割領域の右オーバラップ領域５３の画素数である。
【０１２９】
ただし、最も右端の分割領域（ｐａｓｓ＝ｎｐａｓｓ−１）の場合は、右オーバラップ領域５３を設けないので、以下の値を適用する。
【０１３０】
（ＩＮＴ）ｄｒｏｖｌ［ｐａｓｓ−１］＝０・・・（式２２）
ｓ＿ｅｎ＿ｒｏｖｌ［ｐａｓｓ−１］＝ｓ＿ｅｎ［ｐａｓｓ］・・・（式２３）
【０１３１】
次に、制御部１３は、オーバラップ領域を含めた入力画像の分割領域のサイズｓｒｃ＿ｓｚと、オーバラップ領域を含めた出力画像の分割領域のサイズｓｃｌ＿ｓｚとを算出する。
なお、拡大縮小処理部１６は、各分割領域の処理において、入力画像のｓｒｃ＿ｓｚ分の画素データを読み込み、フィルタ処理により出力画像のｓｃｌ＿ｓｚ分の画素データを生成し、マスク処理によりオーバラップ領域を除いた画素データを出力する。
境界処理部２４は、補間フィルタ２３が生成するｓｃｌ＿ｓｚ分の画素データに対して、ｃｌｉｐ＿ｓｔとｄｓｔ＿ｓｚパラメータを用いてオーバラップ領域をマスクし、外部記憶部１１にｄｓｔ＿ｓｚの画素データのみを出力する。
ｄｓｔ＿ｓｚは、各分割処理において出力される領域のサイズである。
【０１３２】
これらのパラメータは、以下の式で求めることができる。
【０１３３】
（ＩＮＴ）ｓｒｃ＿ｓｚ［ｐａｓｓ］＝（ＩＮＴ）ｓ＿ｅｎ＿ｒｏｖｌ［ｐａｓｓ］−（ＩＮＴ）ｓ＿ｓｔ＿ｌｏｖｌ［ｐａｓｓ］＋２・・・（式２４）
（ＩＮＴ）ｓｃｌ＿ｓｚ［ｐａｓｓ］＝ｄｓｔ＿ｅｎ［ｐａｓｓ］−ｄｓｔ＿ｓｔ［ｐａｓｓ］＋ｄｌｏｖｌ＋ｄｒｏｖｌ＋１・・・（式２５）
（ＩＮＴ）ｄｓｔ＿ｓｚ［ｐａｓｓ］＝ｄｓｔ＿ｅｎ［ｐａｓｓ］−ｄｓｔ＿ｓｔ［ｐａｓｓ］＋１・・・（式２６）
【０１３４】
・パラメータ設定、拡大縮小処理部１６への実行指示（ステップＳＴ４）
以上により、制御部１３は、拡大縮小処理に必要なパラメータを求める。
制御部１３は、先に求めたパラメータを、制御バス１５を通じて拡大縮小処理部１６に設定し、分割領域の部分画像についての拡大縮小処理を指示する。
制御部１３は、演算した分割領域毎のパラメータを順次拡大縮小処理部１６に設定し、拡大縮小処理部１６に分割領域毎の処理を繰り返し実行させる。
この設定において、実際に、拡大縮小処理部１６に設定されるパラメータは、図９に示すパラメータである。
【０１３５】
図９は、制御部１３が演算する上述した各種のパラメータの説明図である。
図９の左側には、外部記憶装置に記憶される入力画像７１および出力画像７２に対応するパラメータが示される。
図９の右側には、分割領域の部分画像７３についてのパラメータが示される。
【０１３６】
具体的には、制御部１３は、取得部２１に対して、入力画像の読み込みに必要となるパラメータを設定する。
具体的には、入力画像の分割領域のＳｏｕｒｃｅ画素の原点であるＳｒｃＯｒｇ（０，０）と、ｓｒｃ＿ｓｔ，ｓｒｃ＿ｓｚ，ｓ＿ａｌｌ＿ｈｓｚ，ｓ＿ａｌｌ＿ｖｓｚを設定する。ｓ＿ａｌｌ＿ｖｓｚは、入力画像の垂直方向の画素数である。
【０１３７】
また、制御部１３は、拡大縮小処理を実行する補間フィルタ２３に対して、ｄｅｌｔａ、ｆｌｔ＿ｏｆｆｓｅｔ、ｓｃｌ＿ｓｚを設定する。
【０１３８】
また、制御部１３は、マスク処理を実行する境界処理部２４に対して、ｃｌｉｐ＿ｓｔ、ｄｓｔ＿ｓｚ、ｓｃｌ＿ｓｚを設定する。
また、制御部１３は、出力画像（ Ｄｅｓｔｉｎａｔｉｏｎ ）の書き出しのために、境界処理部２４に対して、出力画像の座標の原点ＤｓｔＯｒｇ（０，０）、ｄｓｔ＿ｓｔ，ｄｓｔ＿ｓｚ，ｄ＿ａｌｌ＿ｈｓｚ，ｄ＿ａｌｌ＿ｖｓｚを設定する。ｄ＿ａｌｌ＿ｖｓｚは、出力画像の垂直方向の画素数である。
【０１３９】
拡大縮小処理部１６は、これらのパラメータを使用し、図６に示すシーケンスの各処理を実行する。
【０１４０】
・読み込み処理（ステップＳＴ５）
制御部１３により実行が指示されると、取得部２１は、入力画像の読み込み処理を実行する。
この画像読み込み処理では、取得部２１は、Ｓｒｃ＿Ｏｒｇ（０，０）を原点に、ある分割領域の最初の画素ｓｒｃ＿ｓｔからｓｒｃ＿ｓｚ画素数分のデータを、外部記憶部１１からラインメモリ２２へ読み込む。
取得部２１は、各分割領域の読み込みにおいて、部分画像の各行の画素データを、ラスタースキャン方向にしたがって順次読み込む。
ｓ＿ａｌｌ＿ｖｓｚライン数の読み込みを終えると、取得部２１は、各分割領域の部分画像の読み込み処理を終了する。
【０１４１】
・拡大縮小処理（ステップＳＴ６）
タップ数分の所定のライン数の画素データがラインメモリ２２に読み込まれると、補間フィルタ２３は、設定されたパラメータに基づく拡大処理または縮小処理を実行する。
補間フィルタ２３は、図８に示すように、初期位相ｆｌｔ＿ｏｆｆｓｅｔ、ｄｅｌｔａ値を用いて、ｓｃｌ＿ｓｚ画素数分の画素データを生成する。
これにより、補間フィルタ２３は、出力画像の部分画像についての１行分の画素データを生成する。
【０１４２】
補間フィルタ２３は、取得部２１の読み込み順、すなわちラスタースキャン方向にしたがって、出力画像の画素データを部分画像の行毎に生成する。
この際、ラインメモリ２２には、画素データが部分画像のラスタースキャン方向の順番で順次読み込まれる。また、新たな次の行の処理を開始する際には、過去に読み込んだ行のデータがラインメモリ２２に残っている。
このため、補間フィルタ２３は、順次処理の場合のように必要な画素データが揃うのを待つ必要が無い。
【０１４３】
また、補間フィルタ２３は、行毎の画素データの生成処理を、出力画像の行数ｄ＿ａｌｌ＿ｖｓｚ分で繰り返す。
これにより、出力画像の部分画像についての複数の画素データが生成される。
補間フィルタ２３は、出力画像の部分画像についての複数の画素データを、部分画像のラスタースキャン方向の順番で順次出力する。
【０１４４】
・マスク処理（ステップＳＴ７）
拡大縮小処理部１６で生成された出力画像の分割領域の部分画像は、オーバラップ領域を含んでいる。
このため、境界処理部２４は、ｃｌｉｐ＿ｓｔ，ｓｃｌ＿ｓｚ，ｄｓｔ＿ｓｚを用いて、部分画像の行毎に画素数をカウントし、式（２７）の条件にマッチする範囲の画素データのみを出力するように、マスク処理を行う。
境界処理部２４は、出力する各画素データに対して、Ｄａｔａ  Ｖａｌｉｄ信号を対応付ける。Ｄａｔａ  Ｖａｌｉｄは、以下の条件を満たす範囲の画素データについて、１となる。満たさない画素データについては、０となる。
【０１４５】
ｃｌｉｐ＿ｓｔ＜＝ＤｓｔＰｉｘｅｌＣｏｕｎｔ＜ｃｌｉｐ＿ｓｔ＋ｄｓｔ＿ｓｚ・・・（式２７）
【０１４６】
また、処理に係るラインが更新され、次のラインに処理が移る場合は、ＤｓｔＰｉｘｅｌＣｏｕｎｔの値は、リセットされて０となる。
なお、Ｄａｔａ  Ｖａｌｉｄ信号は、図５（Ｂ）において、第１論理和回路６３の出力信号に相当する。
【０１４７】
・書き出し処理（ステップＳＴ８）
また、境界処理部２４は、 Ｄａｔａ  Ｖａｌｉｄ信号が付加された画素データを、外部記憶部１１に書き込む。
この書き出し処理では、図９の出力画像の座標に対し、書き出し処理を順次ラスタースキャン方向に行う。
このときに境界処理部２４が用いるパラメータは、ＤｓｔＯｒｇ（０，０）を原点とし、ｄ＿ａｌｌ＿ｖｓｚライン数分の書き出しを行う。
【０１４８】
具体的には、境界処理部２４は、書き出し処理において先に付加されたＤａｔａ  Ｖａｌｉｄ信号を参照する。
そして、境界処理部２４は、はじめてＤａｔａ  Ｖａｌｉｄが１となった画素データをｄｓｔ＿ｓｔの位置に書き出す。
その後、境界処理部２４は、Ｄａｔａ  Ｖａｌｉｄ信号が１である画素をｄｓｔ＿ｓｚ分だけライン方向に書き出す。
境界処理部２４は、この行毎の処理を、ｄ＿ａｌｌ＿ｖｓｚライン数分繰り返す。
これにより、外部記憶部１１には、各分割領域のすべての行の画素データが、出力画像に対してマッピングして記憶される。
【０１４９】
・ループ処理（ステップＳＴ９）
拡大縮小処理部１６は、部分画像についての処理を終えると、制御部１３へ終了を通知する。
制御部１３は、入力画像のすべての分割領域についての処理を終えたか否かを判断する。
【０１５０】
未処理の分割領域が残っている場合には、制御部１３は、次の分割領域のパラメータを拡大縮小処理部１６に設定し、拡大縮小処理部１６に処理を実行させる（ステップＳＴ４〜ＳＴ８）。
【０１５１】
未処理の分割領域がなくなるまで、制御部１３は、ステップＳＴ９の判断を繰り返す。
入力画像のすべての分割領域についての処理を終えると、制御部１３は、ステップＳＴ９の判断に基づいて処理を終了する。
【０１５２】
・まとめ
以上のように、本実施形態では、制御部１３は、マルチパススケール処理に必要な各種パラメータを算出し、マルチパススケール処理を実行する。
具体的には、制御部１３は、演算処理により得た分割領域の処理に必要なパラメータを拡大縮小処理部１６の制御レジスタに設定し、拡大縮小処理部１６に実行を指示し、処理の完了を待つ。
拡大縮小処理部１６は、処理終了通知割り込みや、処理完了ステータスフラグ等を用いて、制御部１３に処理完了を通知する。
処理完了通知を受け取った制御部１３は、実行回数がｎｐａｓｓと同じ値になるまで、上述した処理を繰り返す。
すべての分割領域についての処理が完了すると、制御部１３は、マルチスケールパス処理を終える。
【０１５３】
また、本実施形態では、このようなマルチスケールパス処理により画像の拡大処理または縮小処理を実行するので、以下の効果がある。
【０１５４】
まず、本実施形態では、画像をラインメモリ２２の記憶容量に応じて分割して拡大処理または縮小処理を実行する。
このため、本実施形態では、処理に係る画像のサイズが増大しても、ラインメモリ２２の記憶容量を増強する必要がなく、少ない記憶容量のままで高画質のデジタル画像の拡大縮小処理を実行できる。
【０１５５】
しかも、本実施形態では、画像を水平方向に複数の領域に分割し、分割領域の部分画像毎に拡大縮小処理を実行している。
すなわち、本実施形態では、補間フィルタ２３は、ラインメモリ２２に読み込まれた画素の順番で、拡大処理または縮小処理を実行する。
このため、本実施形態では、順次処理の場合のようにラインメモリ２２の画素データについての入れ替え（再読み込み）が垂直タップ数に比例するように大量に発生することがない。
本発明では、入力画像の各行の画素データが複数回に分けて読み込まれているにもかかわらず、各行の各画素の読込回数が増加し難い。
【０１５６】
その結果、本実施形態では、入力画像の１行分のすべての画素データを読み込んで処理していないにもかかわらず、外部記憶部１１へのデータアクセス量の増大を大幅に削減し、分割処理をしない場合と同等の高速処理が可能である。
このため、本実施形態では、たとえばデータバス１２に対して、拡大縮小処理部１６とは別の高データバンド幅が必要な画像処理部９８を接続し、バスシステムを効率よく利用することも可能である。
また、本実施形態では、順次処理のように読み込み量および回数が増大しないので、読み込み待ちの処理ストールが発生し難くなり、画像に対して十分な記憶容量のラインメモリ２２を用いる場合と同等の高速な処理速度を実現できる。
【０１５７】
また、本実施形態では、各分割領域にオーバラップ領域を付加し、各分割領域の処理においてこのオーバラップ領域が付加された部分画像について変換処理を実行する。
しかも、本実施形態では、各分割領域について領域毎の位相（オフセット）を正確に設定し、各分割領域での画素の位置を正確に補正している。
このため、本実施形態では、画像を複数の分割領域に分けて処理しているにもかかわらず、出力画像において分割領域の境界部分において画像の不連続性が発生しなくなる。
その結果、本実施形態では、画像を分割して処理することに起因する画質の劣化が発生し難い。すなわち、１回の拡大縮小処理により得られる画像と、同じ画質の画像を得ることができる。
【０１５８】
＜２．第２実施形態＞
［テレビジョン電波受信装置の構成および動作］
図１０は、本発明の第２実施形態の電子機器を示す概略ブロック図である。
図１０の電子機器は、テレビジョン放送受信装置８１である。
【０１５９】
テレビジョン放送受信装置８１は、同軸ケーブルによりアンテナ８２に接続され、通信ケーブルによりインターネット８３に接続される。
テレビジョン放送受信装置８１は、放送電波から受信した動画の画像、インターネット８３から取得したウェブページの表示画像を生成し、表示部８４に表示する。
図１１は、テレビジョン放送受信装置８１の受信系回路の一例のブロック図である。
図１１のテレビジョン放送受信装置８１は、アンテナ８２に接続されるチューナ９１、デスクランブラ９２、デマルチプレクサ９３、デコーダ９４を有する。
また、テレビジョン放送受信装置８１は、インターネット８３に接続される通信インタフェース（Ｉ／Ｆ）９５、通信制御部９６を有する。
デコーダ９４と通信制御部９６とは、音声切替部９７、画像処理部９８に接続される。
画像処理部９８は、表示部８４に放送電波に含まれる動画の画像またはインターネット８３から取得したウェブページや動画の画像を処理し、表示データを表示部８４へ出力する。
【０１６０】
そして、図１１の画像処理部９８は、図１の画像変換装置１を有する。
これにより、図１１のテレビジョン放送受信装置８１は、受信した画像を拡大処理または縮小処理して出力画像を生成し、この出力画像の表示データを表示部８４へ出力する。
これにより、受信した画像が所望のサイズに拡大または縮小されて表示部８４に表示される。
【０１６１】
以上の各実施形態は、本発明の好適な実施形態の例であるが、本発明は、これに限定されるものではなく、発明の要旨を逸脱しない範囲において種々の変形または変更が可能である。
【０１６２】
たとえば上記第２実施形態では、図１の画像変換装置１を、テレビジョン放送受信装置８１に適用している。
この他にも、図１の画像変換装置１は、たとえば、コンピュータ装置、携帯電話機、携帯情報端末などの電子機器に適用できる。
【符号の説明】
【０１６３】
１…画像変換装置、１１…外部記憶部（外部メモリ）、１３…制御部、２１…取得部、２２…ラインメモリ（記憶部）、２３…補間フィルタ（変換部）、２４…境界処理部（出力部）、３１〜３６…分割領域（入力画像の分割領域）、４１〜４６…分割領域（出力画像の分割領域）、５１…左オーバラップ領域（重なり領域）、５２…中央領域、５３…右オーバラップ領域（重なり領域）、６１…左端カウンタ（カウンタ）、６２…右端カウンタ（カウンタ）、８１…テレビジョン放送受信装置（電子機器）、ｉｎｉｔ＿ｏｆｆｓｅｔ…相対オフセット、ｆｌｔ＿ｏｆｆｓｅｔ…相対オフセット
【図１】
0005703769.tif 000002
【図２】
0005703769.tif 000003
【図３】
0005703769.tif 000004
【図４】
0005703769.tif 000005
【図５】
0005703769.tif 000006
【図６】
0005703769.tif 000007
【図７】
0005703769.tif 000008
【図８】
0005703769.tif 000009
【図９】
0005703769.tif 000010
【図１０】
0005703769.tif 000011
【図１１】
0005703769.tif 000012