(57)【特許請求の範囲】
【請求項１】
ビデオ符号化プロセスにおいて変換係数を符号化するための方法であって、
変換係数のブロックの第１の領域、変換係数の前記ブロックの第２の領域、および前記変換係数の領域の第３の領域の各々に対して走査順序を決定することと、
変換係数の１次元アレイを生成するために、前記第１の領域、前記第２の領域、および前記第３の領域のそれぞれに対して決定された走査順序に従って、前記第１の領域、前記第２の領域、および前記第３の領域の各々の中の前記変換係数の各々に対して走査を実行することと、
前記第１の領域に対して決定された前記走査順序が水平走査順序である場合に、
前漢係数のブロックを第１の境界ラインを有する前記第１の領域に分割することと、前記第１の境界ラインは変換係数の前記ブロックを６又は（Ｗ／４＋２）のうちの最大値によって定義される変換係数の前記ブロックの上部ラインに対する交差部を有する、但しＷは変換係数の前記ブロックの幅である、
変換係数の前記ブロックを第２の境界ラインを有する前記第２の領域に分割することと、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって定義される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、
前記第１の領域のための決定された前記走査順序が垂直走査順序である場合に、
変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割することと、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって定義される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割することと、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって定義される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
を備える方法。
【請求項２】
前記走査順序を決定することが、前記第１の領域、前記第２の領域、又は前記第３の領域の１つの領域に対する前記走査順序を決定することを備え、１つの部分に対する前記走査順序は前記第１の領域、前記第２の領域、又は前記第３の領域の他の複数の領域に対して決定された走査順序とは異なる、請求項１に記載の方法。
【請求項３】
前記走査順序を決定することが、前記第１の領域、前記第２の領域、および前記第３の領域の各々について同じである前記走査順序を決定することを備える、請求項１に記載の方法。
【請求項４】
前記走査を実行することが、コンテキスト適応型二値算術コード化（ＣＡＢＡＣ）プロセスにおける有意性マップ走査を実行することを備える、請求項１に記載の方法。
【請求項５】
変換係数の前記ブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割することが、ブロックサイズ、予測モード、又は動き情報のうちの少なくとも１つに基づいて変換係数の前記ブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割することを備える、請求項１に記載の方法。
【請求項６】
前記走査順序が、順方向水平走査、順方向垂直走査、順方向対角走査、逆方向水平走査、逆方向垂直走査、又は逆方向対角走査のうちの１つである、請求項１に記載の方法。
【請求項７】
ビデオ復号プロセスにおいて変換係数を復号するための方法であって、
変換係数の１次元アレイを受信することと、
前記１次元アレイの第１の部分、第２の部分、および第３の部分の各々に対して走査順序を決定することと、ここにおいて、前記１次元アレイの各部分が、変換係数のブロックを画定する複数の領域のうちの１つに対応する、
変換係数の前記ブロックを生成するために、前記部分のそれぞれの決定された走査順序に従って、前記１次元アレイの各部分中の前記変換係数の各々に対して走査を実行することと、
前記第１の領域のための前記決定された走査順序が水平走査順序である場合に、
変換係数の前記ブロックを第１の境界ラインを有する第１の領域に分割することと、前記第１の境界ラインは６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの上部ラインに対する交差部を有する、但し、Ｗは変換係数の前記ブロックの幅である、
変換係数の前記ブロックを第２の境界ラインを有する第２の領域に分割することと、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有し、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、
前記第１の領域のための前記決定された走査順序が垂直走査順序である場合に、
変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割することと、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割することと、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
を備える方法。
【請求項８】
前記走査順序を決定することが、前記第１の部分、前記第２の部分、又は前記第３の部分のうちの１つの部分に対する前記走査順序を決定することを備え、１つの部分に対する前記走査順序は前記第１の部分、前記第２の部分、又は前記第３の部分の複数の他の部分に対して決定された前記走査順序とは異なる、請求項７に記載の方法。
【請求項９】
前記走査順序を決定することが、前記第１の部分、前記第２の部分、および前記第３の部分の各々について同じである前記走査順序を決定することを備える、請求項７に記載の方法。
【請求項１０】
前記走査を実行することが、コンテキスト適応型二値算術コード化（ＣＡＢＡＣ）プロセスにおける有意性マップ走査を実行することを備える、請求項７に記載の方法。
【請求項１１】
変換係数の前記ブロックの前記複数の領域が、ブロックサイズ、予測モード、又は動き情報に基づく、請求項７に記載の方法。
【請求項１２】
前記走査順序が、順方向水平走査、順方向垂直走査、順方向対角走査、逆方向水平走査、逆方向垂直走査、又は逆方向対角走査のうちの１つである、請求項７に記載の方法。
【請求項１３】
ビデオ符号化プロセスにおいて変換係数を符号化するように構成された装置であって、
変換係数のブロックを記憶するように構成されたメモリと、
前記メモリと通信するビデオエンコーダとを備え、前記ビデオエンコーダは、
変換係数のブロックの第１の領域、変換係数の前記ブロックの第２の領域、および変換係数の前記ブロックの第３の領域の各々のための走査順序を決定することと、
変換係数の前記ブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割することと、
変換係数の１次元アレイを生成するために、前記領域のそれぞれに対して決定された走査順序に従って、前記第１の領域、前記第２の領域、および前記第３の領域の各々中の前記変換係数の各々に対して走査を実行することと、
前記第１の領域のための前記決定された走査順序が水平走査順序である場合に、
変換係数の前記ブロックを第１の境界ラインを有する前記第１の領域に分割することと、前記第１の境界ラインは６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの上部ラインに対する交差部を有する、但し、Ｗは変換係数の前記ブロックの幅である、
変換係数の前記ブロックを第２の境界ラインを有する前記第２の領域に分割することと、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、
前記第１の領域のための前記決定された走査順序が垂直走査順序である場合に、
変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割することと、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割することと、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
を行うように構成される装置。
【請求項１４】
前記ビデオエンコーダが、前記第１の領域、前記第２の領域、又は前記第３の領域の１つの領域に対する前記走査順序を決定するように構成され、１つの領域に対する前記走査順序は前記第１の領域、前記第２の領域、又は前記第３の領域の他の複数の領域のために決定された前記走査順序とは異なる、請求項１３に記載の装置。
【請求項１５】
前記ビデオエンコーダが、前記第１の領域、前記第２の領域、および前記第３の領域の各々について同じである前記走査順序を決定するように構成された、請求項１３に記載の装置。
【請求項１６】
前記ビデオエンコーダが、コンテキスト適応型二値算術コード化（ＣＡＢＡＣ）プロセスにおける有意性マップ走査を実行するように構成された、請求項１３に記載の装置。
【請求項１７】
前記ビデオエンコーダが、ブロックサイズ、予測モード、又は動き情報に基づいて変換係数の前記ブロックを前記第１の領域、前記第２の領域、又は前記第３の領域に分割するように更に構成された、請求項１３に記載の装置。
【請求項１８】
前記走査順序が、順方向水平走査、順方向垂直走査、順方向対角走査、逆方向水平走査、逆方向垂直走査、又は逆方向対角走査のうちの１つである、請求項１３に記載の装置。
【請求項１９】
前記ビデオエンコーダが、モバイル機器の一部であり、１つ以上のプロセッサを備える、請求項１３に記載の装置。
【請求項２０】
ビデオ復号プロセスにおいて変換係数を復号するように構成された装置であって、
変換係数の一次元アレイを記憶するように構成されたメモリと、
前記メモリと通信するビデオデコーダとを備え、前記ビデオデコーダは、
変換係数の前記１次元アレイを受信することと、
前記１次元アレイの第１の部分、第２の部分、および第３の部分の各々のための走査順序を決定することと、ここにおいて、前記１次元アレイの各部分が、変換係数のブロックを画定する複数の領域のうちの１つに対応する、
変換係数の前記ブロックを第１の領域、第２の領域、および第３の領域に分割することと、
変換係数の前記ブロックを生成するために、前記部分のそれぞれの決定された走査順序に従って、前記１次元アレイの各部分中の前記変換係数の各々に対して走査を実行することと、
を行うように構成され、
前記第１の領域のための前記決定された走査順序が水平走査順序である場合に、前記ビデオデコーダは、
変換係数の前記ブロックを第１の境界ラインを有する前記第１の領域に分割することと、前記第１の境界ラインは６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの上部ラインに対する交差部を有する、但し、Ｗは変換係数の前記ブロックの幅である、
変換係数の前記ブロックを第２の境界ラインを有する前記第２の領域に分割することと、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有するを行うように構成され、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、を行うように構成され、
前記第１の領域のための前記決定された走査順序が垂直走査順序である場合に、前記ビデオデコーダは、
変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割することと、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割することと、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、を行うように構成される、
装置。
【請求項２１】
前記ビデオデコーダが、前記第１の部分、前記第２の部分、又は前記第３の部分の１つの部分に対する前記走査順序を決定するように構成され、１つの部分に対する前記走査順序は前記第１の部分、前記第２の部分、又は前記第３の部分の他の複数の部分に対して決定される前記走査順序とは異なる、請求項２０に記載の装置。
【請求項２２】
前記ビデオデコーダが、前記第１の部分、前記第２の部分、および前記第３の部分の各々について同じである前記走査順序を決定するように構成された、請求項２０に記載の装置。
【請求項２３】
前記ビデオデコーダが、コンテキスト適応型二値算術コード化（ＣＡＢＡＣ）プロセスにおける有意性マップ走査を実行するように構成される、請求項２０に記載の装置。
【請求項２４】
変換係数の前記ブロックの前記複数の領域が、ブロックサイズ、予測モード、又は動き情報に基づく、請求項２０に記載の装置。
【請求項２５】
前記走査順序が、順方向水平走査と、順方向垂直走査と、順方向対角走査と、逆方向水平走査と、逆方向垂直走査と、逆方向対角走査とのうちの１つである、請求項２０に記載の装置。
【請求項２６】
前記ビデオデコーダが、モバイル機器の一部であり、１つ以上のプロセッサを備える、請求項２０に記載の装置。
【請求項２７】
ビデオ符号化プロセスにおいて変換係数を符号化するように構成された装置であって、
変換係数のブロックの第１の領域、変換係数の前記ブロックの第２の領域、および変換係数の前記ブロックの第３の領域の各々に対して走査順序を決定するための手段と、
変換係数の１次元アレイを生成するために、前記領域のそれぞれに対して決定された走査順序に従って、前記第１の領域、前記第２の領域、および前記第３の領域の各々中の前記変換係数の各々に対して走査を実行するための手段と、
前記第１の領域に対して決定された前記走査順序が水平走査順序である場合に、変換係数の前記ブロックを第１の境界ラインを有する前記第１の領域に分割するための手段と、前記第１の境界ラインは６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの上部ラインに対する交差部を有する、但し、Ｗは変換係数の前記ブロックの幅である、
前記第１の領域に対して決定された前記走査順序が前記水平走査順序である場合に、変換係数の前記ブロックを第２の境界ラインを有する前記第２の領域に分割するための手段と、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、
前記第１の領域に対して決定された前記走査順序が垂直走査順序である場合に、変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割するための手段と、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
前記第１の領域に対して決定された前記走査順序が前記垂直走査順序である場合に、変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割するための手段と、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
を備える装置。
【請求項２８】
ビデオ復号プロセスにおいて変換係数を復号するように構成された装置であって、
変換係数の１次元アレイを受信するための手段と、
前記１次元アレイの第１の部分、第２の部分、および第３の部分の各々に対して走査順序を決定するための手段と、ここにおいて、前記１次元アレイの各部分が、変換係数のブロックを画定する複数の領域のうちの１つに対応する、
変換係数の前記ブロックを生成するために、前記部分のそれぞれに対して決定された走査順序に従って、前記１次元アレイの各部分中の前記変換係数の各々に対して走査を実行するための手段と、
第１の領域に対して決定された前記走査順序が水平走査順序である場合に、変換係数の前記ブロックを第１の境界ラインを有する前記第１の領域に分割するための手段と、前記第１の境界ラインは６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの上部ラインに対する交差部を有する、但し、Ｗは変換係数の前記ブロックの幅である、
前記第１の領域に対して決定された前記走査順序が前記水平走査順序である場合に、変換係数の前記ブロックを第２の境界ラインを有する第２の領域に分割するための手段と、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、ここにおいて、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、
前記第１の領域に対して決定された前記走査順序が垂直走査順序である場合に、変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割するための手段と、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
前記第１の領域に対して決定された前記走査順序が前記垂直走査順序である場合に、変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割するための手段と、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、ここにおいて、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
を備える装置。
【請求項２９】
ビデオ符号化のための機器の１つ以上のプロセッサに行わせる命令を記憶するコンピュータ可読記憶媒体であって、
前記命令は、実行されたとき、
変換係数のブロックの第１の領域、変換係数の前記ブロックの第２の領域、および変換係数の前記ブロックの第３の領域の各々に対して走査順序を決定することと、
変換係数の前記ブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割することと、
変換係数の１次元アレイを生成するために、前記領域の各々に対して決定された前記走査順序に従って、前記第１の領域、前記第２の領域、および前記第３の領域の各々中の前記変換係数の各々に対して走査することと、を前記１つ以上のプロセッサ実行させる、
前記第１の領域に対して決定された前記走査順序が水平走査順序である場合に、前記命令はさらに、
変換係数の前記ブロックを第１の境界ラインを有する前記第１の領域に分割することと、前記第１の境界ラインは、６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの上部ラインに対する交差部を有する但し、Ｗは変換係数の前記ブロックの幅である、
変換係数の前記ブロックを第２の境界ラインを有する前記第２の領域に分割することと、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、
を前記１つ以上のプロセッサ実行させる、
前記第１の領域のための前記決定された走査順序が垂直走査順序である場合に、前記命令はさらに、
変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割することと、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割することと、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
を前記１つ以上のプロセッサに実行させる、
コンピュータ可読記憶媒体。
【請求項３０】
ビデオ復号のための機器の１つ以上のプロセッサに実行させる命令を記憶するコンピュータ可読記憶媒体であって、
前記命令は、実行されたとき、
変換係数の１次元アレイを受信することと、
前記１次元アレイの第１の部分、第２の部分、および第３の部分の各々に対して走査順序を決定することと、ここにおいて、前記１次元アレイの各部分が、変換係数のブロックを画定する複数の領域のうちの１つに対応する、
変換係数の前記ブロックを第１の領域、第２の領域、および第３の領域に分割することと、
変換係数の前記ブロックを生成するために、前記部分のそれぞれに対して決定された前記走査順序に従って、前記１次元アレイの各部分中の前記変換係数の各々に対して走査を行うこととを、前記１つ以上のプロセッサに実行させる、
前記第１の領域のための前記決定された走査順序が水平走査順序である場合に、前記命令はさらに、
変換係数の前記ブロックを第１の境界ラインを有する前記第１の領域に分割することと、前記第１の境界ラインは６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの上部ラインに対する交差部を有する、但し、Ｗは変換係数の前記ブロックの幅である、
変換係数の前記ブロックを第２の境界ラインを有する第２の領域に分割することと、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、を前記１つ以上のプロセッサに実行させる、
前記第１の領域のための前記決定された走査順序が垂直走査順序である場合に、前記命令はさらに、
変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割することと、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割することと、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
を前記１つ以上のプロセッサに実行させる、ビデオ復コンピュータ可読記憶媒体。
【請求項３１】
前記走査順序を決定することは、ビデオエンコーダで前記走査順序を決定することを備え、
変換係数の前記ブロックを分割することは、前記ビデオエンコーダで変換係数の前記ブロックを分割することを備え、
前記走査を実行することは、前記ビデオエンコーダで前記走査を実行することを備える、請求項１に記載の方法。
【請求項３２】
前記走査順序を決定することは、前記走査順序を決定するための手段で前記走査順序を決定することを備え、
変換係数の前記ブロックを分割することは、変換係数の前記ブロックを分割するための手段で変換係数の前記ブロックを分割することを備え、
前記走査を実行することは、前記走査を実行するための手段で前記走査を実行することを備える、請求項１に記載の方法。
【請求項３３】
前記走査順序を決定することは、コンピュータ可読記憶媒体に記憶され、１つ以上のプロセッサに前記走査順序を決定させる命令を、ビデオデータを符号化するための機器の前記１つ以上のプロセッサによって、実行することを備え、
変換係数の前記ブロックを分割することは、前記コンピュータ可読記憶媒体に記憶され、前記１つ以上のプロセッサに変換係数の前記ブロックを分割させる命令を、ビデオデータを符号化するための前記機器の前記１つ以上のプロセッサによって、実行することを備え、
前記走査を実行することは、前記コンピュータ可読記憶媒体に記憶され、前記１つ以上のプロセッサに前記走査を実行させるコンピュータ可読記憶媒体に記憶され命令を、ビデオデータを符号化するための前記機器の前記１つ以上のプロセッサによって、実行することを備える、請求項１に記載の方法。
【請求項３４】
前記１次元アレイを受信することは、ビデオデコーダで前記１次元アレイを受信することを備え、
前記走査順序を決定することは、前記ビデオデコーダで前記走査順序を決定することを備え、
変換係数の前記ブロックを分割することは、前記ビデオデコーダで変換係数の前記ブロックを分割することを備え、
前記走査を実行することは、前記ビデオデコーダで前記走査を実行することを備える、請求項７に記載の方法。
【請求項３５】
前記１次元アレイを受信することは、前記１次元アレイを受信するための手段で前記１次元アレイを受信することを備え、
前記走査順序を決定することは、前記走査順序を決定するための手段で前記走査順序を決定することを備え、
変換係数の前記ブロックを分割することは、変換係数の前記ブロックを分割するための手段で変換係数の前記ブロックを分割することを備え、
前記走査を実行することは、前記走査を実行するための手段で前記走査を実行することを備える、請求項７に記載の方法。
【請求項３６】
前記１次元アレイを受信することは、コンピュータ可読記憶媒体に記憶され、１つ以上のプロセッサに前記１次元アレイを受信させる命令を、ビデオデータを復号するための機器の前記１つ以上のプロセッサによって、実行することを備え、
前記走査順序を決定することは、前記コンピュータ可読記憶媒体に記憶され、前記１つ以上のプロセッサに前記走査順序を決定させる命令を、ビデオデータを復号するための前記機器の前記１つ以上のプロセッサによって、実行することを備え、
変換係数の前記ブロックを分割することは、前記コンピュータ可読記憶媒体に記憶され、前記１つ以上のプロセッサに変換係数の前記ブロックを分割させる命令を、ビデオデータを復号するための前記機器の前記１つ以上のプロセッサによって、実行することを備え、
前記走査を実行することは、前記コンピュータ可読記憶媒体に記憶され、前記１つ以上のプロセッサに前記走査を実行させる命令を、ビデオデータを復号するための前記機器の前記１つ以上のプロセッサによって、実行することを備える、請求項７に記載の方法。
【請求項３７】
ビデオデータを符号化および復号するためのシステムであって、前記システムは、
変換係数のブロックを記憶するように構成されたメモリと、
前記メモリと通信するビデオエンコーダと、ここにおいて、前記ビデオエンコーダは、
変換係数のブロックの第１の領域、変換係数の前記ブロックの第２の領域、および変換係数の前記ブロックの第３の領域の各々に対して走査順序を決定することと、
変換係数の前記ブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割することと、
変換係数の一次元アレイを生成するために、前記領域のそれぞれに対して決定された前記走査順序に従って、前記第１の領域、前記第２の領域、および前記第３の領域の各々中の前記変換係数の各々に対して走査を実行することとを行うように構成され、
前記第１の領域に対して決定された前記走査順序が水平走査順序である場合に、前記ビデオエンコーダは、
変換係数の前記ブロックを第１の境界ラインを有する前記第１の領域に分割することと、前記第１の境界ラインは６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの上部ラインに対する交差部を有する、但し、Ｗは変換係数の前記ブロックの幅である、
変換係数の前記ブロックを第２の境界ラインを有する前記第２の領域に分割することと、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、
を行うように構成され、
前記第１の領域のための前記決定された走査順序が垂直走査順序である場合に、前記ビデオエンコーダは、
変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割することと、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割することと、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
を行うように構成され、
前記メモリと通信するビデオデコーダを備え、前記ビデオデコーダは、
変換係数の１次元アレイを受信することと、
前記１次元アレイの第１の部分、第２の部分、および第３の部分の各々に対して走査順序を決定することと、ここにおいて、前記１次元アレイの各部分が、変換係数の前記ブロックを画定する複数の領域のうちの１つに対応する、
変換係数の前記ブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割することと、
変換係数の前記一次元アレイを生成するために、前記領域のそれぞれに対して決定された前記走査順序に従って、前記第１の領域、前記第２の領域、および前記第３の領域の各々中の前記変換係数の各々に対して走査を実行することとを行うように構成される、
前記第１の領域のための前記決定された走査順序が前記水平走査順序である場合に、前記ビデオデコーダは、
変換係数の前記ブロックを前記第１の境界ラインを有する前記第１の領域に分割することと、前記第１の境界ラインは６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、ここにおいて、Ｗは変換係数の前記ブロックの幅である、
変換係数の前記ブロックを前記第２の境界ラインを有する前記第２の領域に分割することと、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、
を行うように構成され、
前記第１の領域のための前記決定された走査順序が前記垂直走査順序である場合に、前記ビデオデコーダは、
変換係数の前記ブロックを前記第３の境界ラインを有する前記第１の領域に分割することと、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
変換係数の前記ブロックを前記第４の境界ラインを有する前記第２の領域に分割することと、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
を行うように構成される、
システム。
【請求項３８】
変換係数のブロックの第１の領域、変換係数の前記ブロックの第２の領域、および変換係数の前記ブロックの第３の領域の各々に対して走査順序を決定することと、
変換係数の一次元アレイを生成するために、前記領域のそれぞれに対して決定された前記走査順序に従って、前記第１の領域、前記第２の領域、および前記第３の領域の各々中の前記変換係数の各々に対して走査を実行することとを備える符号化することと、
前記第１の領域に対して決定された前記走査順序が水平走査順序である場合に、
変換係数の前記ブロックを第１の境界ラインを有する前記第１の領域に分割することと、前記第１の境界ラインは６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの上部ラインに対する交差部を有する、但し、Ｗは変換係数の前記ブロックの幅である、
変換係数の前記ブロックを第２の境界ラインを有する前記第２の領域に分割することと、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、ここにおいて、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、
前記第１の領域のための前記決定された走査順序が垂直走査順序である場合に、
変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割することと、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割することと、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、ここにおいて、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
変換係数の前記１次元アレイを受信することと、
前記１次元アレイの第１の部分、第２の部分、および第３の部分の各々に対して走査順序を決定することと、ここにおいて、前記１次元アレイの各部分が、変換係数の前記ブロックを画定する複数の領域のうちの１つに対応する、
変換係数の前記ブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割することと、
変換係数の前記一次元アレイを生成するために、前記領域のそれぞれに対して決定された前記走査順序に従って、前記第１の領域、前記第２の領域、および前記第３の領域の各々中の前記変換係数の各々に対して走査を実行することとを備える復号することと、
前記第１の領域のための前記決定された走査順序が水平走査順序である場合に、
変換係数の前記ブロックを第１の境界ラインを有する前記第１の領域に分割することと、前記第１の境界ラインは６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、ここにおいて、Ｗが変換係数の前記ブロックの幅である、
変換係数の前記ブロックを第２の境界ラインを有する前記第２の領域に分割することと、前記第２の境界ラインは（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、ここにおいて、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、
前記第１の領域のための前記決定された走査順序が垂直走査順序である場合に、
変換係数の前記ブロックを第３の境界ラインを有する前記第１の領域に分割することと、前記第３の境界ラインは６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、但し、Ｈは変換係数の前記ブロックの高さである、
変換係数の前記ブロックを第４の境界ラインを有する前記第２の領域に分割することと、前記第４の境界ラインは（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する、ここにおいて、前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、
を備える、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、両方の内容全体が参照により本明細書に組み込まれる、２０１１年６月２９日に出願された米国仮出願第６１／５０２，７５３号、及び２０１１年１１月１日に出願された米国仮出願第６１／５５４，３８０号の利益を主張する。
【０００２】
本開示は、ビデオコード化に関し、より詳細には、ビデオコード化プロセスによって生成される変換係数を走査し、コード化するための技法に関する。
【背景技術】
【０００３】
デジタルビデオ機能は、デジタルテレビジョン、デジタルダイレクトブロードキャストシステム、ワイヤレスブロードキャストシステム、携帯情報端末（ＰＤＡ）、ラップトップ又はデスクトップコンピュータ、デジタルカメラ、デジタル記録機器、デジタルメディアプレーヤ、ビデオゲーム機器、ビデオゲームコンソール、セルラー又は衛星無線電話、ビデオ遠隔会議機器などを含む、広範囲にわたる機器に組み込まれ得る。デジタルビデオ機器は、デジタルビデオ情報をより効率的に送信、受信及び記憶するために、ＭＰＥＧ−２、ＭＰＥＧ−４、ＩＴＵ−Ｔ  Ｈ．２６３、ＩＴＵ−Ｔ  Ｈ．２６４／ＭＰＥＧ−４，Ｐａｒｔ１０，Ａｄｖａｎｃｅｄ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ（ＡＶＣ）によって定義された規格、現在開発中の高効率ビデオコード化（ＨＥＶＣ：High Efficiency Video Coding）規格、及びそのような規格の拡張に記載されているビデオ圧縮技法など、ビデオ圧縮技法を実施する。
【０００４】
ビデオ圧縮技法は、ビデオシーケンスに固有の冗長性を低減又は除去するために空間的予測及び／又は時間的予測を含む。ブロックベースのビデオコード化の場合、ビデオフレーム又はスライスはブロックに区分され得る。各ブロックは更に区分され得る。イントラコード化（Ｉ）フレーム又はスライス中のブロックは、同じフレーム又はスライス中の隣接ブロック中の参照サンプルに対する空間的予測を使用して符号化される。インターコード化（Ｐ又はＢ）フレーム又はスライス中のブロックは、同じフレーム又はスライス中の隣接ブロック中の参照サンプルに対する空間的予測、あるいは他の参照フレーム中の参照サンプルに対する時間的予測を使用し得る。空間的予測又は時間的予測は、コード化されるべきブロックの予測ブロックを生じる。残差データは、コード化されるべき元のブロックと予測ブロックとの間の画素差分を表す。
【０００５】
インターコード化ブロックは、予測ブロックを形成する参照サンプルのブロックを指す動きベクトル、及びコード化ブロックと予測ブロックとの間の差分を示す残差データに従って符号化される。イントラコード化ブロックは、イントラコード化モードと残差データとに従って符号化される。更なる圧縮のために、残差データは、画素領域から変換領域に変換されて、残差変換係数が得られ得、その残差変換係数は、次いで量子化され得る。最初は２次元アレイに構成される、量子化された変換係数は、特定の順序で走査されて、エントロピーコード化のための変換係数の１次元ベクトルが生成され得る。
【発明の概要】
【０００６】
概して、本開示では、ビデオコード化プロセスにおいて残差ビデオデータのブロックに関連する変換係数をコード化するための機器及び方法について説明する。本開示で説明する技法、構造及び方法は、変換係数をエントロピーコード化するために、コンテキスト適応型二値算術コード化（ＣＡＢＡＣ：context adaptive binary arithmetic coding）コード化などのエントロピーコード化を使用するビデオコード化プロセスに適用可能である。
【０００７】
本開示の一例では、ビデオ符号化において変換係数を符号化するための方法が提案される。本方法は、変換係数のブロックを複数の領域に分割することと、複数の領域の各々のための走査順序を決定することと、領域のそれぞれの決定された走査順序に従って、複数の領域の各々中の変換係数の各々に対して走査を実行し、それによって変換係数の１次元アレイを生成することとを含む。
【０００８】
本開示の別の例では、ビデオ復号プロセスにおいて変換係数を復号するための方法が提案される。本方法は、変換係数の１次元アレイを受信することと、１次元アレイの複数の部分の各々のための走査順序を決定することであって、１次元アレイの各部分が、変換係数のブロックを画定する複数の領域のうちの１つに対応する、決定することと、部分のそれぞれの決定された走査順序に従って、領域の１次元アレイの部分の各々中の変換係数の各々に対して走査を実行し、それによって変換係数のブロックを生成することとを含む。
【０００９】
１つ又は複数の例の詳細を添付の図面及び以下の説明に記載する。他の特徴、目的、及び利点は、その説明及び図面、並びに特許請求の範囲から明らかになろう。
【図面の簡単な説明】
【００１０】
【図１】有意性マップ（significance map）コード化プロセスを示す概念図。
【図２】有意性マップコード化のための走査パターンと方向とを示す概念図。
【図３】例示的なビデオコード化システムを示すブロック図。
【図４】例示的なビデオエンコーダを示すブロック図。
【図５】ビデオ符号化において使用される複数領域走査プロセスを示す概念図。
【図６】ビデオ符号化において使用される複数領域走査プロセスを示す別の概念図。
【図７】例示的なビデオデコーダを示すブロック図。
【図８】ビデオ復号において使用される複数領域走査プロセスを示す概念図。
【図９】ビデオ復号において使用される複数領域走査プロセスを示す別の概念図。
【図１０】例示的なビデオ符号化プロセスを示すフローチャート。
【図１１】例示的なビデオ復号プロセスを示すフローチャート。
【発明を実施するための形態】
【００１１】
デジタルビデオ機器は、デジタルビデオ情報をより効率的に送信及び受信するためのビデオ圧縮技法を実施する。ビデオ圧縮は、ビデオシーケンスに固有の冗長性を低減又は除去するために空間的（フレーム内）予測及び／又は時間的（フレーム間）予測技法を適用し得る。
【００１２】
ＩＴＵ−Ｔ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ（ＶＣＥＧ）とＩＳＯ／ＩＥＣ  Ｍｏｔｉｏｎ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ（ＭＰＥＧ）とのＪｏｉｎｔ  Ｃｏｌｌａｂｏｒａｔｉｏｎ  Ｔｅａｍ  ｏｎ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ（ＪＣＴ−ＶＣ）によって開発されている新しいビデオコード化規格、即ち、高効率ビデオコード化（ＨＥＶＣ）がある。「ＨＥＶＣワーキングドラフト６」又は「ＷＤ６」と呼ばれる、ＨＥＶＣ規格の最近のドラフトは、２０１２年６月１日現在、http://phenix.int-evry.fr/jct/doc_end_user/documents/8_San%20Jose/wg11/JCTVC-H1003-v22.zipからダウンロード可能である、ドキュメントＪＣＴＶＣ−Ｈ１００３、Ｂｒｏｓｓら、「High efficiency video coding (HEVC) text specification draft 6」、Ｊｏｉｎｔ  Ｃｏｌｌａｂｏｒａｔｉｖｅ  Ｔｅａｍ  ｏｎ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ  （ＪＣＴ−ＶＣ）  ｏｆ  ＩＴＵ−Ｔ  ＳＧ１６  ＷＰ３  ａｎｄ  ＩＳＯ／ＩＥＣ  ＪＴＣ１／ＳＣ２９／ＷＧ１１、８ｔｈ  Ｍｅｅｔｉｎｇ：  Ｓａｎ  Ｊｏｓｅ、Ｃａｌｉｆｏｒｎｉａ、ＵＳＡ、Ｆｅｂｒｕａｒｙ、２０１２に記載されている。
【００１３】
ＪＣＴ−ＶＣによって現在開発中のＨＥＶＣ規格に従うビデオコード化では、ビデオフレームがコード化単位に区分され得る。コード化単位（ＣＵ）は、概して、ビデオ圧縮のために様々なコード化ツールが適用される基本単位として働く画像領域を指す。ＣＵは、通常、Ｙとして示されることがあるルミナンス成分と、Ｕ及びＶとして示されることがある２つのクロマ成分とを有する。ビデオサンプリングフォーマットに応じて、サンプルの数で表されるＵ及びＶ成分のサイズは、Ｙ成分のサイズと同じであるか又はそれとは異なり得る。ＣＵは、一般に方形であり、例えば、ＩＴＵ−Ｔ  Ｈ．２６４などの他のビデオコード化規格の下での所謂マクロブロックと同様であると見なされ得る。
【００１４】
望ましいコード化効率を達成するために、ＣＵはビデオコンテンツに応じて可変サイズを有し得る。更に、コード化単位は、予測又は変換のためにより小さいブロックに分割され得る。具体的には、各コード化単位は、１つ又は複数の予測単位（ＰＵ）と、１つ又は複数の変換単位（ＴＵ）とに更に区分され得る。予測単位は、Ｈ．２６４規格などの他のビデオコード化規格の下での所謂区分と同様であると見なされ得る。変換単位（ＴＵ）は、概して、変換係数を生成するために変換が適用される残差データのブロックを指す。
【００１５】
ＣＵは、通常、Ｙとして示されるルミナンス成分と、Ｕ及びＶとして示される２つのクロマ成分とを有する。ビデオサンプリングフォーマットに応じて、サンプルの数で表されるＵ及びＶ成分のサイズは、Ｙ成分のサイズと同じであるか又はそれとは異なり得る。但し、本開示の技法は、例えば、他のタイプの色座標系を使用し得る、他の規格又は他のタイプのビデオブロックに適用可能であり得る。
【００１６】
ブロック（例えば、ビデオデータの予測単位）をコード化するために、ブロックの予測子が最初に導出される。予測ブロックとも呼ばれる予測子は、イントラ（Ｉ）予測（即ち、空間的予測）又はインター（Ｐ又はＢ）予測（即ち時間的予測）のいずれかを通して導出され得る。従って、幾つかの予測単位は、同じフレーム（又はスライス）中の隣接参照ブロック中の参照サンプルに対する空間的予測を使用してイントラコード化（Ｉ）され得、他の予測単位は、前にコード化された他のフレーム（又はスライス）中の参照サンプルのブロックに対して単方向にインターコード化（Ｐ）されるか又は双方向にインターコード化（Ｂ）され得る。各場合において、参照サンプルは、コード化されるべきブロックの予測ブロックを形成するために使用され得る。
【００１７】
予測子が識別されると、元のビデオデータブロックとそれの予測子との間の差分が計算される。この差分は、予測残差とも呼ばれ、コード化されるべきブロックの画素と、参照ブロック、即ち、予測子の（整数精度画素又は補間された分数精度画素であり得る）対応する参照サンプルとの間の画素差分を指す。より良好な圧縮を達成するために、予測残差（即ち、画素差分値のアレイ）は、概して、例えば、離散コサイン変換（ＤＣＴ）、整数変換、カルーネンレーベ（Karhunen-Loeve）（Ｋ−Ｌ）変換、又は他の変換を使用して変換される。
【００１８】
残差データは、空間的画素領域に存在する画素差分値の２次元（２Ｄ）アレイで構成され得る。変換は、周波数領域などの変換領域において残差画素値を変換係数の２次元アレイに変換する。更なる圧縮のために、変換係数は、エントロピーコード化に先立って量子化され得る。次いで、エントロピーコーダは、量子化された変換係数に、コンテキスト適応型可変長コード化（ＣＡＶＬＣ：Context Adaptive Variable Length Coding）、コンテキスト適応型二値算術コード化（ＣＡＢＡＣ）、確率間隔区分エントロピーコード化（ＰＩＰＥ：Probability Interval Partitioning Entropy Coding）などのエントロピーコード化を適用する。
【００１９】
量子化された変換係数のブロックをエントロピーコード化するために、ブロック中の量子化された変換係数の２次元（２Ｄ）アレイが、特定の走査順序に従って変換係数の順序付き１次元（１Ｄ）アレイ、即ちベクトルに再構成されるように、走査プロセスが通常実行される。次いで、変換係数のベクトルにエントロピーコード化が適用される。変換単位中の量子化された変換係数の走査は、エントロピーコーダのために変換係数の２Ｄアレイをシリアル化する。有意（即ち、非０）係数の位置を示すための有意性マップが生成され得る。走査は、有意（即ち、非０）係数のレベルを走査するために、及び／又は有意係数の符号をコード化するために適用され得る。
【００２０】
一例として、ＤＣＴでは、しばしば、２Ｄ変換単位の左上隅（即ち、低周波数領域）のほうが非０係数の確率がより高くなる。係数のシリアル化ランの一方の端部において非０係数を一緒にグループ化する確率を増加させる方法で係数を走査して、０値係数がシリアル化ベクトルのその端部のほうへ一緒にグループ化され、ゼロのランとしてより効率的にコード化されることを可能にすることが望ましいことがある。０値係数が一緒にグループ化されるべきである場合、例えば、ＣＡＢＡＣプロセス又は他のエントロピーコード化プロセスがより効率的であり得る。この理由で、走査順序は効率的なエントロピーコード化のために重要であり得る。
【００２１】
一例として、ＨＥＶＣ規格において量子化変換係数を走査する際に使用するために、所謂対角（又は波面）走査順序が採用されている。代替的に、ジグザグ、水平、垂直、又は他の走査順序が使用され得る。変換及び量子化を通して、上述のように、変換がＤＣＴである例では、非０変換係数は、概して、ブロックの左上領域のほうの低周波数エリアに位置する。その結果、最初に左上領域を横断し得る対角走査プロセスの後に、非０変換係数は、通常、１Ｄアレイの前部分に位置する可能性が高くなる。最初に右下領域から横断する対角走査プロセスの場合、非０変換係数は、通常、１Ｄアレイの後ろ部分に位置する可能性が高くなる。
【００２２】
走査方向に応じて、より高い周波数において低減されたエネルギーにより、また量子化の効果により、幾つかの０係数は、一般に、１Ｄアレイの一方の端部においてグループ化されることになり、これにより、ビット深度の低減時に幾つかの非０係数が０値係数になり得る。シリアル化１Ｄアレイ内の係数分布のこれらの特性は、コード化効率を改善するためにエントロピーコーダ設計において利用され得る。言い換えれば、何らかの適切な走査順序を介して１Ｄアレイの一部分に非０係数が効果的に構成され得る場合、より良好なコード化効率が、多くのエントロピーコーダの設計により期待され得る。例えば、エントロピーコード化は０値係数のランをコード化して、コード化のためのより効率的なシンボルを与え得る。
【００２３】
１Ｄアレイの一方の端部により多くの非０係数を配置するこの目的を達成するために、ビデオエンコーダデコーダ（コーデック）において、変換係数をコード化するための異なる走査順序が使用され得る。ある場合には、対角走査が効果的であり得る。他の場合には、ジグザグ、垂直又は水平走査など、異なるタイプの走査がより効果的であり得る。所与のシナリオにおける最も望ましい走査順序は、ビデオブロックがコード化されるモードなど、様々なファクタに依存し得る。例えば、異なる方向性イントラモードは、２次元アレイの異なる領域中でグループ化された非０係数を生じ得る。
【００２４】
異なる走査順序は様々な方法で生成され得る。一例は、変換係数の各ブロックについて、幾つかの利用可能な走査順序から「最良」の走査順序が選定され得ることである。次いで、ビデオエンコーダが、各ブロックについて、それぞれのインデックスによって示される走査順序のセットのうちの最良の走査順序のインデックスの指標をデコーダに与え得る。最良の走査順序の選択は、幾つかの走査順序を適用することと、１Ｄベクトルの始端又は終端の近くに非０係数を配置する際に最も効果的である走査順序を選択することとによって決定され、それにより効率的なエントロピーコード化が促進され得る。
【００２５】
別の例では、現在ブロックの走査順序は、予測モード（Ｉ、Ｂ、Ｐ）、ブロックサイズ、変換又は他のファクタなど、関連する予測単位のコード化に関係する様々なファクタに基づいて決定され得る。場合によっては、エンコーダ側とデコーダ側の両方において同じ情報、例えば、予測モードが推論され得るので、デコーダに走査順序インデックスの指標を与える必要がないことがある。代わりに、ビデオデコーダは、ブロックの予測モードの知識と、予測モードを特定の走査順序にマッピングする１つ又は複数の基準とが与えられれば、適切な走査順序を示す構成データを記憶し得る。
【００２６】
コード化効率を更に改善するために、利用可能な走査順序は常に一定であるとは限らない。代わりに、例えば、すでにコード化された係数に基づいて走査順序が適応的に調整されるように、何らかの適応が可能にされ得る。概して、走査順序適応は、選択された走査順序に従って、０係数と非０係数とが一緒にグループ化される可能性が高いような方法で行われ得る。走査順序は、同様のタイプのビデオブロックに関連する統計値に基づいて適応し得る。走査順序は、各係数位置、例えば、前にコード化された同様のタイプのビデオブロックにおける非０係数のカウントに基づいて適応し得る。また、幾つかの適応技法では、（走査内の２つの連続する係数のための）走査内の係数順序は、前にコード化されたビデオブロック中のそのような係数の値（又は有意性）に基づいて位置を交換し得る。
【００２７】
幾つかのビデオコーデックでは、最初の利用可能な走査順序は、純水平、純垂直、純対角、又は純ジグザグ走査など、極めて規則的な形態であり得る。代替的に、走査順序は、トレーニングプロセスを通して導出され得、従って、いくぶんランダムであるように見え得る。トレーニングプロセスは、例えば、上述のように、非０係数と０値係数との効率的な配置に関して望ましい結果を生成する走査順序を識別するための、１つのブロック又は一連のブロックへの異なる走査順序の適用を伴い得る。
【００２８】
走査順序がトレーニングプロセスから導出される場合、又は多種多様な走査順序が選択され得る場合、エンコーダ側とデコーダ側の両方において特定の走査順序を保存することが有益であり得る。そのような走査順序を指定するデータはかなりの量であり得る。例えば、３２×３２変換ブロックでは、１つの走査順序は１０２４個の変換係数位置を含んでいることがある。別様にサイズ決定されたブロックがあり得、変換ブロックの各サイズについて、幾つかの異なる走査順序があり得るので、保存される必要があるデータの総量は無視できない。対角、水平、垂直又はジグザグ順序などの規則的走査順序は、記憶を必要としないか、又は最小の記憶を必要とし得る。しかしながら、対角、水平、垂直又はジグザグ順序は、トレーニングされた走査順序と同等であるコード化性能を与えるのに十分な多様性を与えないことがある。
【００２９】
一例では、Ｈ．２６４と現在開発中のＨＥＶＣ規格では、ＣＡＢＡＣエントロピーコーダが使用されるとき、変換ブロック（即ち、ＨＥＶＣにおける変換単位）中の有意係数（即ち、非０変換係数）の位置は、係数のレベルより前に符号化される。有意係数の位置をコード化するプロセスは、有意性マップコード化と呼ばれる。図１に示すように、量子化変換係数１１の有意性マップコード化が有意性マップ１３を生成する。有意性マップ１３は１及び０のマップであり、１は有意係数の位置を示す。有意性マップは、一般に、高い割合のビデオビットレートを必要とする。
【００３０】
有意性マップをコード化するための例示的なプロセスは、Ｄ．Ｍａｒｐｅ、Ｈ．Ｓｃｈｗａｒｚ、及びＴ．Ｗｉｅｇａｎｄ、「Context-Based Adaptive Binary Arithmetic Coding in the H.264/AVC Video Compression Standard」、ＩＥＥＥ  Ｔｒａｎｓ．  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ  ｆｏｒ  Ｖｉｄｅｏ  Ｔｅｃｈｎｏｌｏｇｙ、ｖｏｌ．１３、ｎｏ．７、２００３年７月に記載されている。このプロセスでは、有意性マップは、コード化ブロックフラグ（ＣＢＦ：Coded Block Flag）によって示されるように、ブロック中に少なくとも１つの有意係数がある場合にコード化され、コード化ブロックフラグは次のように定義される。
【００３１】
コード化ブロックフラグ：ｃｏｄｅｄ＿ｂｌｏｃｋ＿ｆｌａｇは１ビットシンボルであり、これは、変換係数の単一のブロック内に有意係数、即ち、非０係数があるかどうかを示し、これについてコード化ブロックパターンは非０エントリを示す。ｃｏｄｅｄ＿ｂｌｏｃｋ＿ｆｌａｇが０である場合、関係するブロックについて更なる情報は送信されない。
【００３２】
ブロック中に有意係数がある場合、有意性マップは、以下のようにブロック中の変換係数の走査順序に従うことによって符号化される。
【００３３】
変換係数の走査：ｃｏｄｅｄ＿ｂｌｏｃｋ＿ｆｌａｇがそれについて非０エントリを示すサブブロックの変換係数レベルの２次元アレイが、最初に、所与の走査パターンを使用して１次元リストにマッピングされる。言い換えれば、有意係数をもつサブブロックが走査パターンに従って走査される。
【００３４】
上記走査パターンを仮定すれば、有意性マップは以下のように走査される。
【００３５】
有意性マップ：ｃｏｄｅｄ＿ｂｌｏｃｋ＿ｆｌａｇが、ブロックが有意係数を有することを示す場合、バイナリ値有意性マップが符号化される。走査順序における各変換係数について、１ビットシンボルｓｉｇｎｉｆｉｃａｎｔ＿ｃｏｅｆｆ＿ｆｌａｇが送信される。ｓｉｇｎｉｆｉｃａｎｔ＿ｃｏｅｆｆ＿ｆｌａｇシンボルが１である場合、即ち、非０係数がこの走査位置に存在する場合、更なる１ビットシンボルｌａｓｔ＿ｓｉｇｎｉｆｉｃａｎｔ＿ｃｏｅｆｆ＿ｆｌａｇが送られる。このシンボルは、現在の有意係数がブロック内の最後の有意係数であるかどうか、又は更なる有意係数が続くかどうかを示す。最後の走査位置に達し、有意性マップ符号化が、値１のｌａｓｔ＿ｓｉｇｎｉｆｉｃａｎｔ＿ｃｏｅｆｆ＿ｆｌａｇによってまだ終了されていなかった場合、最後の係数が有意でなければならないことは明らかである。
【００３６】
現在、ＨＥＶＣでは、有意性マップのために３つの走査パターン、即ち、対角、垂直、及び水平が使用されることが提案されている。図２に、ジグザグ走査１７と、垂直走査１９と、水平走査２１と、対角走査１５との一例を示す。図２に示すように、これらの走査の各々は順方向に、即ち、変換ブロックの左上隅におけるより低い周波数の変換係数から変換ブロックの右下隅におけるより高い周波数の変換係数に進む。代替的に、図２の走査の各々は逆方向に（即ち、ブロックの右下隅から左上隅に）進み得る。有意性マップがコード化された後に、各変換係数のレベル情報（即ち、係数値及びそれの符号）がコード化される。
【００３７】
図２に示すように、順方向水平走査及び順方向垂直走査は、１つの行／列を左又は上から右又は下にずっと走査し、次いで、次の行／列のために左又は上に進む。この種類の「強い」走査順序は、ある行／列の終了と次の行／列の開始とにおける変換係数の間にしばしば相関がほとんどないので、大きいブロックでは効率的でないことがある。
【００３８】
本開示では、上記で説明した欠点の一部を減らすか又はなくし得る幾つかの異なる特徴について説明する。概して、本開示は、エントロピーコード化プロセスにおいて変換係数を走査するための複数領域走査プロセスを提案する。以下の説明では、ＣＡＢＡＣの有意性マップ走査に関してこの複数領域走査プロセスについて説明する。但し、開示するプロセスは、（例えば、絶対レベル及び符号コード化のために）ＣＡＶＬＣ、ＰＩＰＥ又はＣＡＢＡＣにおいて変換係数を走査するための任意のプロセスに適用可能であり得る。
【００３９】
本開示は、ビデオ符号化プロセスにおいて残差変換係数を符号化するための技法を提案する。本技法は、残差変換係数のブロックを複数の領域に分割することと、複数の領域の各々のための走査順序を決定することと、領域のそれぞれの決定された走査順序に従って、複数の領域の各々中の変換係数の各々に対して走査を実行し、それによって残差変換係数の１次元アレイを生成することとを含む。
【００４０】
本開示はまた、ビデオ符号化プロセスにおいて残差変換係数を復号するための技法を提案する。本技法は、残差変換係数の１次元アレイを受信することと、１次元アレイの複数の部分の各々のための走査順序を決定することであって、１次元アレイの各部分が、残差変換係数のブロックを画定する複数の領域のうちの１つに対応する、決定することと、部分のそれぞれの決定された走査順序に従って、領域の１次元アレイの部分の各々中の変換係数の各々に対して走査を実行し、それによって残差変換係数のブロックを生成することとを含む。
【００４１】
図３は、本開示の例による、変換係数をコード化するための技法を利用するように構成され得る例示的なビデオ符号化及び復号システム１０を示すブロック図である。図３に示すように、システム１０は、通信チャネル１６を介して符号化ビデオを宛先機器１４に送信する発信源機器１２を含む。符号化ビデオはまた、記憶媒体３４又はファイルサーバ３６に記憶され得、必要に応じて宛先機器１４によってアクセスされ得る。発信源機器１２及び宛先機器１４は、デスクトップコンピュータ、ノートブック（即ち、ラップトップ）コンピュータ、タブレットコンピュータ、セットトップボックス、所謂スマートフォンなどの電話ハンドセット、テレビジョン、カメラ、表示装置、デジタルメディアプレーヤ、ビデオゲームコンソール、モバイル機器などを含む、多種多様な機器のいずれかを備え得る。多くの場合、そのような機器はワイヤレス通信が可能であり得る。従って、通信チャネル１６は、符号化ビデオデータの送信に好適なワイヤレスチャネル、ワイヤードチャネル、又はワイヤレスチャネルとワイヤードチャネルとの組合せを備え得る。同様に、ファイルサーバ３６は、インターネット接続を含む任意の標準データ接続を介して宛先機器１４によってアクセスされ得る。これは、ファイルサーバに記憶された符号化ビデオデータにアクセスするのに好適であるワイヤレスチャネル（例えば、Ｗｉ−Ｆｉ接続）、ワイヤード接続（例えば、ＤＳＬ、ケーブルモデムなど）、又は両方の組合せを含み得る。
【００４２】
本開示の例による、変換係数をコード化するための技法は、オーバージエアテレビジョン放送、ケーブルテレビジョン送信、衛星テレビジョン送信、例えばインターネットを介したストリーミングビデオ送信、データ記憶媒体に記憶するためのデジタルビデオの符号化、データ記憶媒体に記憶されたデジタルビデオの復号、又は他の適用例など、様々なマルチメディア適用例のいずれかをサポートするビデオコード化に適用され得る。幾つかの例では、システム１０は、ビデオストリーミング、ビデオ再生、ビデオブロードキャスト、及び／又はビデオテレフォニーなどの適用例をサポートするために、一方向又は双方向のビデオ送信をサポートするように構成され得る。
【００４３】
図３の例では、発信源機器１２は、ビデオ発信源１８と、ビデオエンコーダ２０と、変調器／復調器２２と、送信機２４とを含む。発信源機器１２において、ビデオ発信源１８は、ビデオカメラなどの撮像装置、以前に撮影されたビデオを含んでいるビデオアーカイブ、ビデオコンテンツプロバイダからビデオを受信するためのビデオフィードインターフェース、及び／又は発信源ビデオとしてコンピュータグラフィックスデータを生成するためのコンピュータグラフィックスシステムなどの発信源、若しくはそのような発信源の組合せを含み得る。一例として、ビデオ発信源１８がビデオカメラである場合、発信源機器１２及び宛先機器１４は、所謂カメラフォン又はビデオフォンを形成し得る。但し、本開示で説明する技法は、概してビデオコード化に適用可能であり得、ワイヤレス及び／又はワイヤード適用例に適用され得る。
【００４４】
撮影されたビデオ、以前に撮影されたビデオ、又はコンピュータ生成されたビデオは、ビデオエンコーダ２０によって符号化され得る。符号化されたビデオ情報は、ワイヤレス通信プロトコルなどの通信規格に従ってモデム２２によって変調され、送信機２４を介して宛先機器１４に送信され得る。モデム２２は、信号変調のために設計された様々なミキサ、フィルタ、増幅器又は他の構成要素を含み得る。送信機２４は、増幅器、フィルタ、及び１つ又は複数のアンテナを含む、データを送信するために設計された回路を含み得る。
【００４５】
ビデオエンコーダ２０によって符号化された、撮影されたビデオ、以前に撮影されたビデオ、又はコンピュータ生成されたビデオはまた、後で消費するために記憶媒体３４又はファイルサーバ３６に記憶され得る。記憶媒体３４は、ブルーレイディスク、ＤＶＤ、ＣＤ−ＲＯＭ、フラッシュメモリ、又は符号化ビデオを記憶するための任意の他の好適なデジタル記憶媒体を含み得る。記憶媒体３４に記憶された符号化ビデオは、次いで、復号及び再生のために宛先機器１４によってアクセスされ得る。
【００４６】
ファイルサーバ３６は、符号化ビデオを記憶することと、その符号化ビデオを宛先機器１４に送信することとが可能な任意のタイプのサーバであり得る。例示的なファイルサーバは、（例えば、ウェブサイトのための）ウェブサーバ、ＦＴＰサーバ、ネットワーク接続記憶（ＮＡＳ）機器、ローカルディスクドライブ、又は符号化ビデオデータを記憶することと、符号化ビデオデータを宛先機器に送信することとが可能な他のタイプの機器を含む。ファイルサーバ３６からの符号化ビデオデータの送信は、ストリーミング送信、ダウンロード送信、又は両方の組合せであり得る。ファイルサーバ３６は、インターネット接続を含む任意の標準データ接続を介して宛先機器１４によってアクセスされ得る。これは、ファイルサーバに記憶された符号化ビデオデータにアクセスするのに好適である、ワイヤレスチャネル（例えば、Ｗｉ−Ｆｉ接続）、ワイヤード接続（例えば、ＤＳＬ、ケーブルモデム、イーサネット（登録商標）、ＵＳＢなど）、又は両方の組合せを含み得る。
【００４７】
図３の例では、宛先機器１４は、受信機２６と、モデム２８と、ビデオデコーダ３０と、表示装置３２とを含む。宛先機器１４の受信機２６はチャネル１６を介して情報を受信し、モデム２８はその情報を復調して、ビデオデコーダ３０のための復調されたビットストリームを生成する。チャネル１６を介して通信される情報は、ビデオデータを復号する際にビデオデコーダ３０が使用する、ビデオエンコーダ２０によって生成された様々なシンタックス情報を含み得る。そのようなシンタックスはまた、記憶媒体３４又はファイルサーバ３６に記憶された符号化ビデオデータとともに含まれ得る。ビデオエンコーダ２０及びビデオデコーダ３０の各々は、ビデオデータを符号化又は復号することが可能であるそれぞれのエンコーダデコーダ（コーデック）の一部を形成し得る。
【００４８】
表示装置３２は、宛先機器１４と一体化されるか又はその外部にあり得る。幾つかの例では、宛先機器１４は、一体型表示装置を含み、また、外部表示装置とインターフェースするように構成され得る。他の例では、宛先機器１４は表示装置であり得る。概して、表示装置３２は、復号ビデオデータをユーザに対して表示し、液晶表示器（ＬＣＤ）、プラズマ表示器、有機発光ダイオード（ＯＬＥＤ）表示器、又は別のタイプの表示装置など、様々な表示装置のいずれかを備え得る。
【００４９】
図３の例では、通信チャネル１６は、無線周波数（ＲＦ）スペクトル又は１つ以上の物理伝送線路など、任意のワイヤレス又はワイヤード通信媒体、若しくはワイヤレス媒体とワイヤード媒体との任意の組合せを備え得る。通信チャネル１６は、ローカルエリアネットワーク、ワイドエリアネットワーク、又はインターネットなどのグローバルネットワークなど、パケットベースネットワークの一部を形成し得る。通信チャネル１６は、概して、ワイヤード媒体又はワイヤレス媒体の任意の好適な組合せを含む、ビデオデータを発信源機器１２から宛先機器１４に送信するのに好適な任意の通信媒体、又は様々な通信媒体の集合体を表す。通信チャネル１６は、発信源機器１２から宛先機器１４への通信を可能にするのに有用であり得るルータ、スイッチ、基地局、又は任意の他の機器を含み得る。
【００５０】
ビデオエンコーダ２０及びビデオデコーダ３０は、現在開発中の高効率ビデオコード化（ＨＥＶＣ）規格などのビデオ圧縮規格に従って動作し得、ＨＥＶＣテストモデル（ＨＭ）に準拠し得る。代替的に、ビデオエンコーダ２０及びビデオデコーダ３０は、代替的にＭＰＥＧ−４，Ｐａｒｔ１０，Ａｄｖａｎｃｅｄ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ（ＡＶＣ）と呼ばれるＩＴＵ−Ｔ  Ｈ．２６４規格など、他のプロプライエタリ規格又は業界規格、又はそのような規格の拡張に従って動作し得る。但し、本開示の技法は、いかなる特定のコード化規格にも限定されない。他の例にはＭＰＥＧ−２及びＩＴＵ−Ｔ  Ｈ．２６３がある。
【００５１】
図３には示されていないが、幾つかの態様では、ビデオエンコーダ２０及びビデオデコーダ３０は、それぞれオーディオエンコーダ及びオーディオデコーダと統合され得、また、共通のデータストリーム又は別個のデータストリーム中のオーディオとビデオの両方の符号化を処理するための適切なＭＵＸ−ＤＥＭＵＸユニット、又は他のハードウェア及びソフトウェアを含み得る。適用可能な場合、幾つかの例では、ＭＵＸ−ＤＥＭＵＸユニットはＩＴＵ  Ｈ．２２３マルチプレクサプロトコル、又はユーザデータグラムプロトコル（ＵＤＰ）などの他のプロトコルに準拠し得る。
【００５２】
ビデオエンコーダ２０及びビデオデコーダ３０はそれぞれ、１つ又は複数のマイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ディスクリート論理、ソフトウェア、ハードウェア、ファームウェアなど、様々な好適なエンコーダ回路のいずれか、又はそれらの任意の組合せとして実施され得る。本技法が部分的にソフトウェアで実施されるとき、機器は、好適な非一時的コンピュータ可読媒体にソフトウェアの命令を記憶し、１つ又は複数のプロセッサを使用してその命令をハードウェアで実行して、本開示の技法を実行し得る。ビデオエンコーダ２０及びビデオデコーダ３０の各々は１つ又は複数のエンコーダ又はデコーダ中に含まれ得、そのいずれも、それぞれの機器において複合エンコーダ／デコーダ（コーデック）の一部として統合され得る。
【００５３】
ビデオエンコーダ２０は、ビデオコーティングプロセスにおける変換係数の符号化を改善するために本開示の技法のいずれか又は全てを実施し得る。同様に、ビデオデコーダ３０は、ビデオコード化プロセスにおける変換係数の復号を改善するためにこれらの技法のいずれか又は全てを実施し得る。本開示で説明するビデオコーダは、ビデオエンコーダ又はビデオデコーダを指し得る。同様に、ビデオコード化ユニットは、ビデオエンコーダ又はビデオデコーダを指し得る。同様に、ビデオコード化はビデオ符号化又はビデオ復号を指し得る。
【００５４】
ビデオエンコーダ２０は、ビデオ符号化プロセスにおいて残差変換係数を符号化するための方法であって、残差変換係数のブロックを複数の領域に分割することと、複数の領域の各々のための走査順序を決定することと、領域のそれぞれの決定された走査順序に従って、複数の領域の各々中の変換係数の各々に対して走査を実行し、それによって残差変換係数の１次元アレイを生成することとを備える方法を実行するように構成され得る。
【００５５】
ビデオデコーダ３０は、ビデオ復号プロセスにおいて残差変換係数を復号するための方法であって、残差変換係数の１次元アレイを受信することと、１次元アレイの複数の部分の各々のための走査順序を決定することであって、１次元アレイの各部分が、残差変換係数のブロックを画定する複数の領域のうちの１つに対応する、決定することと、部分のそれぞれの決定された走査順序に従って、領域の１次元アレイの部分の各々中の変換係数の各々に対して走査を実行し、それによって残差変換係数のブロックを生成することとを備える方法を実行するように構成され得る。
【００５６】
図４は、本開示で説明する、変換係数をコード化するための技法を使用し得るビデオエンコーダ２０の一例を示すブロック図である。ビデオエンコーダ２０について、例示のためにＨＥＶＣコード化のコンテキストにおいて説明するが、変換係数の走査を必要とし得る他のコード化規格又は方法に関して本開示を限定するものではない。ビデオエンコーダ２０は、ビデオフレーム内のＣＵのイントラコード化及びインターコード化を実行し得る。イントラコード化は、所与のビデオフレーム内のビデオの空間的冗長性を低減又は除去するために空間的予測に依拠する。インターコード化は、ビデオシーケンスの現在フレームと前にコード化されたフレームとの間の時間的冗長性を低減又は除去するために時間的予測に依拠する。イントラモード（Ｉモード）は、幾つかの空間ベースのビデオ圧縮モードのいずれかを指し得る。単方向予測（Ｐモード）又は双方向予測（Ｂモード）などのインターモードは、幾つかの時間ベースのビデオ圧縮モードのいずれかを指し得る。
【００５７】
図４に示すように、ビデオエンコーダ２０は、符号化されるべきビデオフレーム内の現在ビデオブロックを受信する。図４の例では、ビデオエンコーダ２０は、動き補償ユニット４４と、動き推定ユニット４２と、イントラ予測モジュール４６と、参照フレームバッファ６４と、加算器５０と、変換モジュール５２と、量子化ユニット５４と、エントロピー符号化ユニット５６とを含む。図４に示す変換モジュール５２は、残差データのブロックに実際の変換を適用する単位であり、ＣＵの変換単位（ＴＵ）と呼ばれることもある変換係数のブロックと混同されるべきでない。ビデオブロック再構成のために、ビデオエンコーダ２０はまた、逆量子化ユニット５８と、逆変換モジュール６０と、加算器６２とを含む。再構成されたビデオからブロック歪み(blockiness artifacts)を除去するためにブロック境界をフィルタ処理するデブロッキングフィルタ（図４に図示せず）も含まれ得る。所望される場合、デブロッキングフィルタは、一般に、加算器６２の出力をフィルタ処理することになる。
【００５８】
符号化プロセス中に、ビデオエンコーダ２０は、コード化されるべきビデオフレーム又はスライスを受信する。フレーム又はスライスは、複数のビデオブロック、例えば、最大コード化単位（ＬＣＵ）に分割され得る。動き推定ユニット４２及び動き補償ユニット４４は、時間圧縮を行うために、１つ又は複数の参照フレーム中の１つ又は複数のブロックに対して受信されたビデオブロックのインター予測コード化を実行する。イントラ予測モジュール４６は、空間圧縮を行うために、コード化されるべきブロックと同じフレーム又はスライス中の１つ又は複数の隣接ブロックに対して受信されたビデオブロックのイントラ予測コード化を実行し得る。
【００５９】
モード選択ユニット４０は、例えば、各モードのレート歪み分析に基づいて、コード化モードのうちの１つ、即ち、イントラ又はインターを選択し得、得られたイントラ又はインターコード化ブロックを、残差ブロックデータを生成するために加算器５０に与え、参照フレーム中で使用する符号化ブロックを再構成するために加算器６２に与える。幾つかのビデオフレームはＩフレームに指定され得、Ｉフレーム中の全てのブロックはイントラ予測モードで符号化される。場合によっては、例えば、動き推定ユニット４２によって実行された動き探索によって得られたブロックの予測が不十分であったとき、イントラ予測モジュール４６は、Ｐフレーム又はＢフレーム中のブロックのイントラ予測符号化を実行し得る。
【００６０】
動き推定ユニット４２と動き補償ユニット４４とは、高度に統合され得るが、概念的な目的のために別々に示してある。動き推定は、ビデオブロックの動きを推定する動きベクトルを生成するプロセスである。動きベクトルは、例えば、参照フレームの参照サンプルに対する、現在フレーム中の予測単位の変位を示し得る。参照サンプルは、絶対値差分和（ＳＡＤ：sum of absolute difference）、２乗差分和（ＳＳＤ：sum of square difference）、又は他の差分メトリックによって決定され得る画素差分に関して、コード化されているＰＵを含むＣＵの部分にぴったり一致することがわかるブロックであり得る。動き補償ユニット４４によって実行される動き補償は、動き推定によって決定された動きベクトルに基づいて予測単位の値を取り込む又は生成することを伴い得る。この場合も、幾つかの例では、動き推定ユニット４２と動き補償ユニット４４とは機能的に統合され得る。
【００６１】
動き推定ユニット４２は、予測単位を参照フレームバッファ６４に記憶された参照フレームの参照サンプルと比較することによってインターコード化フレームの予測単位の動きベクトルを計算する。幾つかの例では、ビデオエンコーダ２０は、参照フレームバッファ６４に記憶された参照フレームのサブ整数画素位置の値を計算し得る。例えば、ビデオエンコーダ２０は、参照フレームの１／４画素位置、１／８画素位置、又は他の分数画素位置の値を計算し得る。従って、動き推定ユニット４２は、フル画素位置と分数画素位置とに対する動き探索を実行し、分数画素精度で動きベクトルを出力し得る。動き推定ユニット４２は、計算された動きベクトルをエントロピー符号化ユニット５６と動き補償ユニット４４とに送る。動きベクトルによって識別される参照フレームの部分は参照サンプルと呼ばれることがある。動き補償ユニット４４は、例えば、ＰＵの動きベクトルによって識別される参照サンプルを取り出すことによって、現在ＣＵの予測単位についての予測値を計算し得る。
【００６２】
イントラ予測モジュール４６は、動き推定ユニット４２と動き補償ユニット４４とによって実行されるインター予測の代替として、受信ブロックをイントラ予測符号化し得る。イントラ予測モジュール４６は、隣接する、前にコード化されたブロック、例えば、ブロックについての左から右へ、上から下への符号化順序を仮定すると、現在ブロックの上、右上、左上、又は左のブロックに対して受信ブロックを符号化し得る。イントラ予測モジュール４６は多種多様なイントラ予測モードで構成され得る。例えば、イントラ予測モジュール４６は、符号化されているＣＵのサイズに基づいて、一定数の方向性予測モード、例えば、３３個の方向性予測モードで構成され得る。
【００６３】
イントラ予測モジュール４６は、例えば、様々なイントラ予測モードの誤差値を計算し、最も低い誤差値を生じるモードを選択することによって、イントラ予測モードを選択し得る。方向性予測モードは、空間的に隣接する画素の値を合成し、その合成された値をＰＵ中の１つ又は複数の画素位置に適用するための機能を含み得る。ＰＵ中の全ての画素位置の値が計算されると、イントラ予測モジュール４６は、ＰＵと符号化されるべき受信ブロックとの間の画素差分に基づいて予測モードの誤差値を計算し得る。イントラ予測モジュール４６は、許容できる誤差値を生じるイントラ予測モードが発見されるまでイントラ予測モードをテストし続け得る。イントラ予測モジュール４６は、次いで、ＰＵを加算器５０に送り得る。
【００６４】
ビデオエンコーダ２０は、コード化されている元のビデオブロックから、動き補償ユニット４４又はイントラ予測モジュール４６によって計算された予測データを減算することによって残差ブロックを形成する。加算器５０は、この減算演算を実行する１つ又は複数の構成要素を表す。残差ブロックは画素差分値の２次元行列に対応し得、残差ブロック中の値の数は、残差ブロックに対応するＰＵ中の画素の数と同じである。残差ブロック中の値は、ＰＵ中の同一位置配置の画素の値と、コード化されるべき元のブロック中のコロケート画素の値との間の差分、即ち、誤差に対応し得る。差分は、コード化されるブロックのタイプに応じてクロマ差分又はルーマ差分であり得る。
【００６５】
変換モジュール５２は、残差ブロックから１つ又は複数の変換単位（ＴＵ）を形成し得る。変換モジュール５２は、離散コサイン変換（ＤＣＴ）、方向性変換、又は概念的に同様の変換などの変換をＴＵに適用して、変換係数を備えるビデオブロックを生成する。変換モジュール５２は、得られた変換係数を量子化ユニット５４に送り得る。量子化ユニット５４は、次いで、その変換係数を量子化し得る。次いで、エントロピー符号化ユニット５６が、指定された走査順序に従って、行列中の量子化された変換係数の走査を実行し得る。本開示では、エントロピー符号化ユニット５６が走査を実行するものとして説明する。但し、他の例では、量子化ユニット５４などの他の処理ユニットが走査を実行し得ることを理解されたい。
【００６６】
残差変換係数のブロックを全体として走査するのではなく、本開示は、複数領域走査順序を使用することを提案する。図５及び図６に、本開示の技法による複数周波数領域走査の例を示す。図５を参照すると、変換係数のブロック６１は複数の周波数領域（領域０、領域１、及び領域２）に分割され得る。変換係数のブロックは、概して、周波数領域における変換信号の電力のマップと考えられ得る。概して、ブロックの左上隅は、ＤＣ成分を含むより低い周波数における電力を表し、ブロックの右下隅は、より高い周波数における電力を表す。一般に、信号の電力の大部分は、ブロックのより低い周波数部分内に含まれている。ブロックを複数の周波数領域に分割し、次いで、各領域中の変換係数を一緒に走査することによって、ブロックの各周波数領域中の変換係数の相対的相関がより良く活用され、従って、より良いエントロピーコード化効率が与えられ得る。幾つかの例では、領域はＴＵの「サブブロック」（例えば、ＴＵリーフノードのサブ単位）と呼ばれることがある。
【００６７】
特定の周波数領域中の全ての変換係数は、他の周波数領域中の変換係数を走査する前に走査される。図５に示すように、各領域内の走査順序は水平走査である。ブロック６１全体の走査は領域ごとに進み得、各領域中の変換係数は一緒に走査される。１つの例示的な走査順序は以下のようになる。
【００６８】
領域間順序：走査領域０→走査領域１→走査領域２
各領域内の変換係数は１次元アレイ１００の対応する部分に走査で取り込む。図５に示すように、領域０からの変換係数は部分６３に走査で取り込まれ、領域１からの変換係数は部分６４に走査で取り込まれ、領域２中の変換係数は部分６５に走査で取り込まれる。ブロック６１の特定の領域に対応する１次元アレイ１００の部分は領域間順序に依存し得る。即ち、１次元アレイ１００の連続する部分は、領域間走査順序（zone to zone scan order）に従ってブロック６１中の連続する領域に対応し得る。
【００６９】
図６は、複数周波数領域走査の別の例を示している。変換係数のブロック６６は複数の周波数領域（領域０、領域１、及び領域２）に分割され得る。図６に示すように、各領域内の走査順序は垂直走査である。各領域内の変換係数は１次元アレイ１０１の対応する部分に走査される。領域０からの変換係数は部分６７に走査され、領域１からの変換係数は部分６８に走査され、領域２中の変換係数は部分６９に走査される。ブロック６６の特定の領域に対応する１次元アレイ１０１の部分は領域間順序に依存し得る。即ち、１次元アレイ１０１の連続する部分は、領域間走査順序に従ってブロック６６中の連続する領域に対応し得る。
【００７０】
図５及び図６は、残差変換係数のブロックが３つの周波数領域に分割される例を示している。しかしながら、本開示の技法は２以上の任意の数の領域に適用可能である。領域の数は、ブロックサイズ、予測モード、動き情報、又は他のビデオコード化特性に基づき得る。
【００７１】
図５及び図６の例は、各領域内の走査順序が同じであることを示している。他の例では、各領域のために使用される走査順序は異なり、個々に選択され得る。各領域の走査順序は任意の走査順序（例えば、ジグザグ、水平、垂直、対角、適応型、これらの組合せ、あるいは別の事前定義又は調整可能な走査順序）であり得る。領域ごとの走査順序は、ブロックサイズ、予測モード、及び／又は動き情報に基づいて別様に定義され得る。更に、各領域中の走査順序は順方向に（即ち、ブロック／領域の左上からブロック／領域の右下に）進む必要はない。例えば、幾つかの領域では逆走査方向（即ち、ブロック／領域の右下からブロック／領域の左上へ）が使用され得る。
【００７２】
各領域の形状及び境界は、ブロックサイズ、予測モード、及び動き情報に基づいて画定され得る。例えば、各領域境界のサイズ及び角度は、ブロックのサイズと、使用される予測モード（例えば、インター予測、水平イントラ予測、垂直予測など）とに基づくプリセットされた決定であり得る。従って、各領域の形状及び境界はビデオデコーダによって推論され得る。他の例では、各領域のサイズ及び形状は符号化ビデオビットストリーム中で信号伝達され得る。
【００７３】
一例として、図５に示す水平走査では、各領域境界は、変換係数のブロックの上部ラインに対して３０度の角度を形成する。領域０境界とブロックの上部ラインとの上部交差部は６又は（Ｗ／４＋２）のうちの最大値であり、但し、Ｗはブロックの幅である。領域１境界とブロックの上部ラインとの上部交差部は（Ｗ／２＋４）又はＷのうちの最小値である。この例では、６が、本技法とともに使用するために適用可能な最小ブロック幅である。
【００７４】
図６の垂直走査の例では、各領域境界は、変換係数のブロックの上部ラインに対して６０度の角度を形成する。領域０境界とブロックの上部ラインとの上部交差部は６又は（Ｈ／４＋２）のうちの最大値であり、但し、Ｈはブロックの高さである。領域１境界とブロックの上部ラインとの上部交差部は（Ｈ／２＋４）又はＨのうちの最小値である。この例では、６が、本技法とともに使用するために適用可能な最小ブロック高さである。
【００７５】
図４に戻ると、変換係数が走査された後、エントロピー符号化ユニット５６は、それらの係数にＣＡＶＬＣ、ＰＩＰＥ、又はＣＡＢＡＣなどのエントロピーコード化を適用し得る。更に、エントロピー符号化ユニット５６は、動きベクトル（ＭＶ：motion vector）情報と、ビデオデコーダ３０においてビデオデータを復号する際に有用な様々なシンタックス要素のいずれかとを符号化し得る。シンタックス要素は、特定の係数が有意（例えば、非０）であるかどうかを示す有意係数フラグをもつ有意性マップ、及び特定の係数が最後有意係数であるかどうかを示す最後有意係数フラグを含み得る。ビデオデコーダ３０は、これらのシンタックス要素を使用して符号化ビデオデータを再構成し得る。エントロピー符号化ユニット５６によるエントロピーコード化の後に、得られた符号化ビデオは、ビデオデコーダ３０などの別の機器に送信されるか、あるいは後で送信するか又は取り出すためにアーカイブされ得る。
【００７６】
逆量子化ユニット５８及び逆変換モジュール６０は、それぞれ逆量子化及び逆変換を適用して、例えば参照ブロックとして後で使用するために、画素領域において残差ブロックを再構成する。動き補償ユニット４４は、残差ブロックを参照フレームバッファ６４のフレームのうちの１つの予測ブロックに加算することによって参照ブロックを計算し得る。動き補償ユニット４４はまた、再構成された残差ブロックに１つ又は複数の補間フィルタを適用して、動き推定において使用するサブ整数画素値を計算し得る。加算器６２は、再構成された残差ブロックを、動き補償ユニット４４によって生成された動き補償予測ブロックに加算して、参照フレームバッファ６４に記憶するための再構成されたビデオブロックを生成する。再構成されたビデオブロックは、後続のビデオフレーム中のブロックをインターコード化するために動き推定ユニット４２及び動き補償ユニット４４によって参照ブロックとして使用され得る。
【００７７】
図７は、符号化ビデオシーケンスを復号するビデオデコーダ３０の一例を示すブロック図である。図７の例では、ビデオデコーダ３０は、エントロピー復号ユニット７０と、動き補償ユニット７２と、イントラ予測モジュール７４と、逆量子化ユニット７６と、逆変換ユニット７８と、参照フレームバッファ８２と、加算器８０とを含む。ビデオデコーダ３０は、幾つかの例では、ビデオエンコーダ２０（図４）に関して説明した符号化パスとは概して逆の復号パスを実行し得る。
【００７８】
エントロピー復号７０は、図４のエントロピー符号化ユニット５６によって使用されたプロセスの逆であるプロセスにおいて符号化ビデオをエントロピー復号する。動き補償ユニット７２は、エントロピー復号ユニット７０から受信された動きベクトルに基づいて予測データを生成し得る。イントラ予測モジュール７４は、信号伝達されたイントラ予測モードと、現在フレームの前に復号されたブロックからのデータとに基づいて、現在フレームの現在ブロックについての予測データを生成し得る。
【００７９】
幾つかの例では、エントロピー復号ユニット７０（又は逆量子化ユニット７６）は、ビデオエンコーダ２０のエントロピー符号化ユニット５６（又は量子化ユニット５４）によって使用された走査順序をミラーリングする走査を使用して受信値を走査し得る。係数の走査は逆量子化ユニット７６において実行され得るが、走査については、例示のために、エントロピー復号ユニット７０によって実行されるものとして説明する。更に、説明しやすいように別個の機能ユニットとして示されているが、ビデオデコーダ３０のエントロピー復号ユニット７０、逆量子化ユニット７６、及び他のユニットの構造及び機能は互いに高度に統合され得る。
【００８０】
ビデオデコーダ３０は、符号化ビットストリームから、ビデオエンコーダ２０によって使用された走査順序を識別する信号伝達を受信し得る。追加又は代替として、走査順序は、予測モード、ブロックサイズ、変換など、コード化されたビデオの特性、又は他の特性に基づいて、ビデオデコーダ３０によって推論され得る。別の例として、ビデオエンコーダ２０及びビデオデコーダ３０は、全ての使用事例についてあらかじめ決定された走査順序とコンテキストとを使用し得、従って、符号化ビットストリーム中の信号伝達は必要とされないであろう。ビデオコーダ３０はまた、符号化ビデオビットストリーム中で、残差変換係数の２Ｄアレイのために使用すべき周波数領域の数を示す信号伝達を受信し得る。更に、ビデオデコーダ３０はまた、符号化ビデオビットストリーム中で、周波数領域の形状及び境界を示す信号伝達を受信し得る。他の例では、領域の数と、領域の形状及び境界とが、上記で説明したように推論され得る。
【００８１】
走査順序がどのように決定されるかにかかわらず、エントロピー復号ユニット７０は、走査順序の逆を使用して１Ｄベクトルを２Ｄアレイに走査する。本開示の技法によれば、エントロピー復号ユニット７０は、１Ｄベクトルの部分からの変換係数を２Ｄアレイの複数の周波数領域に走査する走査プロセスを実行し得る。このプロセスは、図５及び図６に関して上記で説明したプロセスの逆であり得る。図８に、１Ｄベクトル１０２中の変換係数が変換係数のブロック８１に走査される一例を示す。変換係数の第１の部分８３は、水平走査順序を使用してブロック８１の領域０に走査される。同様に、変換係数の第２の部分８４はブロック８１の領域１に走査され、変換係数の第３の部分８５はブロック８１の領域２に走査される。復号プロセスにおいて使用される走査順序は、ブロックを符号化するために使用された走査順序と同じである。
【００８２】
図９に、垂直走査順序を使用した同様の例を示す。１Ｄベクトル１０３中の変換係数は変換係数のブロック８６に走査される。変換係数の第１の部分８７は、垂直走査順序を使用してブロック８６の領域０に走査される。同様に、変換係数の第２の部分８８はブロック８６の領域１に走査され、変換係数の第３の部分８９はブロック８６の領域２に走査される。
【００８３】
エントロピー復号ユニット７０によって生成された変換係数の２Ｄアレイは、量子化され得、変換係数の１Ｄベクトルを生成するためにビデオエンコーダ２０のエントロピー符号化ユニット５６によって走査された変換係数の２Ｄアレイに概して一致し得る。
【００８４】
逆量子化ユニット７６は、ビットストリーム中で与えられ、エントロピー復号ユニット７０によって復号された、量子化変換係数を逆量子化（inverse quantize）、即ち、逆量子化（de-quantize）する。逆量子化プロセスは、例えば、ＨＥＶＣのために提案されたプロセス又はＨ．２６４復号規格によって定義されたプロセスと同様の、従来のプロセスを含み得る。逆量子化プロセスは、量子化の程度を決定し、同様に、適用されるべき逆量子化の程度を決定するための、ＣＵについてビデオエンコーダ２０によって計算される量子化パラメータＱＰの使用を含み得る。逆量子化ユニット７６は、係数が１Ｄベクトルから２Ｄアレイに変換される前又は変換された後に変換係数を逆量子化し得る。
【００８５】
逆変換モジュール５８は、逆変換、例えば、逆ＤＣＴ、逆整数変換、逆ＫＬＴ、逆回転変換、逆方向性変換、又は別の逆変換を適用する。幾つかの例では、逆変換モジュール７８は、ビデオエンコーダ２０からの信号伝達に基づいて、又はブロックサイズ、コード化モードなどの１つ又は複数のコード化特性から変換を推論することによって、逆変換を決定し得る。幾つかの例では、逆変換モジュール７８は、現在ブロックを含むＬＣＵのための４分木のルートノードにおける信号伝達された変換に基づいて、現在ブロックに適用すべき変換を決定し得る。幾つかの例では、逆変換モジュール７８はカスケード逆変換を適用し得る。
【００８６】
動き補償ユニット７２は動き補償ブロックを生成し、場合によっては、補間フィルタに基づいて補間を実行する。サブ画素精度をもつ動き推定に使用されるべき補間フィルタの識別子がシンタックス要素中に含まれ得る。動き補償ユニット７２は、ビデオブロックの符号化中にビデオエンコーダ２０によって使用された補間フィルタを使用して、参照ブロックのサブ整数画素の補間値を計算し得る。動き補償ユニット７２は、受信されたシンタックス情報に従って、ビデオエンコーダ２０によって使用された補間フィルタを決定し、その補間フィルタを使用して予測ブロックを生成し得る。
【００８７】
動き補償ユニット７２及びイントラ予測モジュール７４は、ＨＥＶＣの例では、（例えば、４分木によって与えられる）シンタックス情報の一部を使用して、符号化ビデオシーケンスの（１つ又は複数の）フレームを符号化するために使用されたＬＣＵのサイズを決定し得る。動き補償ユニット７２及びイントラ予測モジュール７４はまた、シンタックス情報を使用して、符号化ビデオシーケンスのフレームの各ＣＵがどのように分割されるか（及び、同様に、サブＣＵがどのように分割されるか）を記述する分割情報を決定し得る。シンタックス情報はまた、各分割がどのように符号化されるかを示すモード（例えば、イントラ又はインター予測、及びイントラ予測の場合はイントラ予測符号化モード）と、各インター符号化ＰＵについての１つ又は複数の参照フレーム（及び／又はそれらの参照フレームの識別子を含んでいる参照リスト）と、符号化ビデオシーケンスを復号するための他の情報とを含み得る。
【００８８】
加算器８０は、残差ブロックを、動き補償ユニット７２又はイントラ予測モジュール７４によって生成される対応する予測ブロックと合成して、復号ブロックを形成する。所望される場合、ブロッキネスアーティファクトを除去するために、復号ブロックをフィルタ処理するためにデブロッキングフィルタも適用され得る。復号ビデオブロックは、次いで、参照フレームバッファ８２に記憶され、参照フレームバッファ８２は、その後の動き補償のための参照ブロックを与え、また、（図３の表示装置３２などの）表示装置上での提示のために復号ビデオを生成する。
【００８９】
図１０は、残差変換係数を符号化するための例示的なビデオ符号化プロセスを示すフローチャートである。本方法は図３のビデオエンコーダ２０によって実行され得る。ビデオエンコーダ２０は、残差変換係数のブロックを複数の領域に分割することと（１０５）、複数の領域の各々のための走査順序を決定することと（１０６）、領域のそれぞれの決定された走査順序に従って、複数の領域の各々中の変換係数の各々に対して走査を実行し（１０７）、それによって残差変換係数の１次元アレイを生成することとを行うように構成され得る。
【００９０】
一例では、複数の領域のうちの１つの領域のための決定された走査順序は、複数の領域のうちの他の領域のための決定された走査順序とは異なる。別の例では、決定された走査順序は、複数の領域のうちの各領域について同じである。
【００９１】
一例では、走査はＣＡＢＡＣプロセスにおける有意性マップ走査である。別の例では、走査はＣＡＢＡＣプロセスにおけるレベルコード化走査である。
【００９２】
残差変換係数のブロックを複数の領域に分割するステップ１０５は、ブロックサイズ、予測モード、又は動き情報に基づいて残差変換係数のブロックを複数の領域に分割することを備え得る。複数の領域は任意の形状を取り得る。一例では、複数の領域のうちの少なくとも１つは、境界ラインによって画定される三角形状を有し、境界ラインは、残差変換係数のブロックの上部ラインに対する交差部を有し、境界ラインは、残差変換係数のブロックの上部ラインに対して角度を形成する。
【００９３】
三角形状をもつ領域の一例では、残差変換係数のブロックを複数の領域に分割することは、残差変換係数のブロックを第１の領域と第２の領域と第３の領域とに分割することを備え得る。第１の領域のための決定された走査順序が水平走査順序である場合、第１の領域は、６又は（Ｗ／４＋２）のうちの最大値によって画定される残差変換係数のブロックの上部ラインに対する交差部を有する第１の境界ラインを有し、Ｗは残差変換係数のブロックの幅であり、第２の領域は、（Ｗ／２＋４）又はＷのうちの最小値によって画定される残差変換係数のブロックの上部ラインに対する交差部を有する第２の境界ラインを有し、第１の境界ラインと第２の境界ラインとは、残差変換係数のブロックの上部ラインに対して３０°の角度を形成する。
【００９４】
第１の領域のための決定された走査順序が垂直走査順序である場合、第１の領域は、６又は（Ｈ／４＋２）のうちの最大値によって画定される残差変換係数のブロックの上部ラインに対する交差部を有する第１の境界ラインを有し、Ｈは残差変換係数のブロックの高さであり、第２の領域は、（Ｈ／２＋４）又はＨのうちの最小値によって画定される残差変換係数のブロックの上部ラインに対する交差部を有する第２の境界ラインを有し、第１の境界ラインと第２の境界ラインとは、残差変換係数のブロックの上部ラインに対して６０°の角度を形成する。
【００９５】
図１１は、例示的なビデオ復号プロセスを示すフローチャートである。図１１の方法は図３のビデオデコーダ３０によって実行され得る。ビデオデコーダ３０は、残差変換係数の１次元アレイを受信することと（１１０）、１次元アレイの複数の部分の各々のための走査順序を決定することであって（１１２）、１次元アレイの各部分が、残差変換係数のブロックを画定する複数の領域のうちの１つに対応する、決定することと、部分のそれぞれの決定された走査順序に従って、１次元アレイの各部分中の変換係数の各々に対して走査を実行し（１１４）、それによって残差変換係数のブロックを生成することとを行うように構成され得る。
【００９６】
１つ又は複数の例では、本開示において説明した機能は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの任意の組合せで実施され得る。ソフトウェアで実施される場合、機能は、コンピュータ可読命令又はコードの形態でソフトウェアを実行する、１つ又は複数のプロセッサなど、ハードウェアベースの処理ユニットによって実行され得る。そのような命令又はコードは、コンピュータ可読媒体上に記憶されるか、又はコンピュータ可読媒体を介して送信され、ハードウェアベースの処理ユニットによって実行され得る。コンピュータ可読媒体は、例えば、通信プロトコルに従って、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含むデータ記憶媒体又は通信媒体などの有形の非一時的媒体に対応するコンピュータ可読記憶媒体を含み得る。このようにして、コンピュータ可読媒体は、概して、（１）非一時的である有形コンピュータ可読記憶媒体、あるいは（２）信号又は搬送波などの通信媒体に対応し得る。データ記憶媒体は、本開示で説明した技法の実施のための命令、コード及び／又はデータ構造を取り出すために１つ又は複数のコンピュータあるいは１つ又は複数のプロセッサによってアクセスされ得る任意の利用可能な媒体であり得る。コンピュータプログラム製品はコンピュータ可読媒体を含み得る。
【００９７】
限定ではなく例として、そのようなコンピュータ可読記憶媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、ＣＤ−ＲＯＭを備えることができ、あるいは光ディスク記憶、磁気ディスク記憶、又は他の磁気記憶機器を含む、任意の他のソリッドステート、光学又は磁気データ記憶媒体を備えることができ、あるいは命令又はデータ構造の形態の所望のプログラムコードを記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。例えば、命令が、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、又は他のリモート発信源から送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、又は赤外線、無線、及びマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。但し、有形コンピュータ可読記憶媒体及びデータ記憶媒体は、接続、搬送波、信号、又は他の一時媒体を含まないが、代わりに非一時的有形記憶媒体を対象とすることを理解されたい。本明細書で使用するディスク（disk）及びディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）及びブルーレイ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
【００９８】
命令は、１つ又は複数のデジタル信号プロセッサ（ＤＳＰ）、汎用マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブル論理アレイ（ＦＰＧＡ）、あるいは他の等価な集積回路又はディスクリート論理回路など、１つ又は複数のプロセッサによって実行され得る。従って、本明細書で使用する「プロセッサ」という用語は、前述の構造、又は本明細書で説明した技法の実施に好適な他の構造のいずれかを指す。更に、幾つかの態様では、本明細書で説明した機能は、符号化及び復号のために構成された専用ハードウェア及び／又はソフトウェアモジュール内に提供されるか、あるいは複合コーデックに組み込まれ得る。また、本技法は、１つ又は複数の回路又は論理要素中に十分に実施され得る。
【００９９】
本開示の技法は、デスクトップコンピュータ、ノートブック（即ち、ラップトップ）コンピュータ、タブレットコンピュータ、セットトップボックス、所謂スマートフォンなどの電話ハンドセット、テレビジョン、カメラ、表示装置、デジタルメディアプレーヤ、ビデオゲームコンソールなどを含む、多種多様な機器又は装置によって実行され得る。多くの場合、そのような機器はワイヤレス通信が可能であり得る。更に、そのような技法は、集積回路（ＩＣ）又はＩＣのセット（例えば、チップセット）によって実施され得る。本開示の技法を実行するように構成された機器は、上述の機器のいずれかを含み得、場合によっては、ビデオエンコーダ又はビデオデコーダ、あるいは、ハードウェアとソフトウェアとファームウェアとの組合せによって形成され得る複合ビデオエンコーダデコーダ、即ち、ビデオコーデックであり得る。本開示では、開示する技法を実行するように構成された機器の機能的態様を強調するために様々な構成要素、モジュール、又はユニットについて説明することがあるが、それらの構成要素、モジュール、又はユニットを、必ずしも異なるハードウェアユニットによって実現する必要があるとは限らない。むしろ、上記で説明したように、様々なユニットが、好適なソフトウェア及び／又はファームウェアとともに、上記で説明した１つ又は複数のプロセッサを含めて、コーデックハードウェアユニットにおいて組み合わせられるか、又は相互動作ハードウェアユニットの集合によって与えられ得る。
【０１００】
様々な例について説明した。これら及び他の例は以下の特許請求の範囲内に入る。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
ビデオ符号化プロセスにおいて変換係数を符号化するための方法であって、
変換係数のブロックを複数の領域に分割することと、
前記複数の領域の各々のための走査順序を決定することと、
変換係数の１次元アレイを生成するために、前記領域のそれぞれの決定された走査順序に従って、前記複数の領域の各々中の前記変換係数の各々に対して走査を実行することとを備える方法。
［Ｃ２］
前記複数の領域のうちの１つの領域のための前記決定された走査順序が、前記複数の領域のうちの他の領域のための前記決定された走査順序とは異なる、Ｃ１に記載の方法。
［Ｃ３］
前記決定された走査順序が、前記複数の領域のうちの各領域について同じである、Ｃ１に記載の方法。
［Ｃ４］
前記走査が、コンテキスト適応型二値算術コード化（ＣＡＢＡＣ）プロセスにおける有意性マップ走査である、Ｃ１に記載の方法。
［Ｃ５］
変換係数の前記ブロックを複数の領域に分割することが、ブロックサイズ、予測モード、又は動き情報に基づいて変換係数の前記ブロックを複数の領域に分割することを備える、Ｃ１に記載の方法。
［Ｃ６］
前記走査順序が、順方向水平走査と、順方向垂直走査と、順方向対角走査と、逆方向水平走査と、逆方向垂直走査と、逆方向対角走査とのうちの１つである、Ｃ１に記載の方法。
［Ｃ７］
前記複数の領域のうちの少なくとも１つが、境界ラインによって画定される三角形状を有し、前記境界ラインが、変換係数の前記ブロックの上部ラインに対する交差部を有し、前記境界ラインが、変換係数の前記ブロックの前記上部ラインに対して角度を形成する、Ｃ１に記載の方法。
［Ｃ８］
変換係数の前記ブロックを複数の領域に分割することが、変換係数の前記ブロックを第１の領域と第２の領域と第３の領域とに分割することを備える、Ｃ１に記載の方法。
［Ｃ９］
前記第１の領域のための前記決定された走査順序が水平走査順序であり、
前記第１の領域が、６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第１の境界ラインを有し、Ｗが変換係数の前記ブロックの幅であり、
前記第２の領域が、（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第２の境界ラインを有し、
前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、Ｃ８に記載の方法。
［Ｃ１０］
前記第１の領域のための前記決定された走査順序が垂直走査順序であり、
前記第１の領域が、６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第１の境界ラインを有し、Ｈが変換係数の前記ブロックの高さであり、
前記第２の領域が、（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第２の境界ラインを有し、
前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、Ｃ８に記載の方法。
［Ｃ１１］
ビデオ復号プロセスにおいて変換係数を復号するための方法であって、
変換係数の１次元アレイを受信することと、
前記１次元アレイの複数の部分の各々のための走査順序を決定することと、前記１次元アレイの各部分が、変換係数のブロックを画定する複数の領域のうちの１つに対応する、
変換係数の前記ブロックを生成するために、前記部分のそれぞれの決定された走査順序に従って、前記１次元アレイの各部分中の前記変換係数の各々に対して走査を実行することと、を備える方法。
［Ｃ１２］
前記１次元アレイの１つの部分のための前記決定された走査順序が、前記１次元アレイの他の部分のための前記決定された走査順序とは異なる、Ｃ１１に記載の方法。
［Ｃ１３］
前記決定された走査順序が、前記１次元アレイの各部分について同じである、Ｃ１１に記載の方法。
［Ｃ１４］
前記走査が、コンテキスト適応型二値算術コード化（ＣＡＢＡＣ）プロセスにおける有意性マップ走査である、Ｃ１１に記載の方法。
［Ｃ１５］
変換係数の前記ブロックの前記複数の領域が、ブロックサイズ、予測モード、又は動き情報に基づく、Ｃ１１に記載の方法。
［Ｃ１６］
前記走査順序が、順方向水平走査と、順方向垂直走査と、順方向対角走査と、逆方向水平走査と、逆方向垂直走査と、逆方向対角走査とのうちの１つである、Ｃ１１に記載の方法。
［Ｃ１７］
前記複数の領域のうちの少なくとも１つが、境界ラインによって画定される三角形状を有し、前記境界ラインが、変換係数の前記ブロックの上部ラインに対する交差部を有し、前記境界ラインが、変換係数の前記ブロックの前記上部ラインに対して角度を形成する、Ｃ１１に記載の方法。
［Ｃ１８］
変換係数の前記１次元アレイが３つの部分を有し、前記複数の領域が第１の領域と第２の領域と第３の領域とを含む、Ｃ１１に記載の方法。
［Ｃ１９］
前記第１の領域に対応する前記部分のための前記決定された走査順序が水平走査順序であり、
前記第１の領域が、６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第１の境界ラインを有し、Ｗが変換係数の前記ブロックの幅であり、
前記第２の領域が、（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第２の境界ラインを有し、
前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、Ｃ１８に記載の方法。
［Ｃ２０］
前記第１の領域に対応する前記部分のための前記決定された走査順序が垂直走査順序であり、
前記第１の領域が、６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第１の境界ラインを有し、Ｈが変換係数の前記ブロックの高さであり、
前記第２の領域が、（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第２の境界ラインを有し、
前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、Ｃ１８に記載の方法。
［Ｃ２１］
ビデオ符号化プロセスにおいて変換係数を符号化するように構成された装置であって、
変換係数のブロックを複数の領域に分割することと、
前記複数の領域の各々のための走査順序を決定することと、
変換係数の１次元アレイを生成するために、前記領域のそれぞれの決定された走査順序に従って、前記複数の領域の各々中の前記変換係数の各々に対して走査を実行することと、
を行うように構成されたビデオエンコーダを備える装置。
［Ｃ２２］
前記複数の領域のうちの１つの領域のための前記決定された走査順序が、前記複数の領域のうちの他の領域のための前記決定された走査順序とは異なる、Ｃ２１に記載の装置。
［Ｃ２３］
前記決定された走査順序が、前記複数の領域のうちの各領域について同じである、Ｃ２１に記載の装置。
［Ｃ２４］
前記走査が、コンテキスト適応型二値算術コード化（ＣＡＢＡＣ）プロセスにおける有意性マップ走査である、Ｃ２１に記載の装置。
［Ｃ２５］
前記ビデオエンコーダが、ブロックサイズ、予測モード、又は動き情報に基づいて変換係数の前記ブロックを複数の領域に分割するように更に構成された、Ｃ２１に記載の装置。
［Ｃ２６］
前記走査順序が、順方向水平走査と、順方向垂直走査と、順方向対角走査と、逆方向水平走査と、逆方向垂直走査と、逆方向対角走査とのうちの１つである、Ｃ２１に記載の装置。
［Ｃ２７］
前記複数の領域のうちの少なくとも１つが、境界ラインによって画定される三角形状を有し、前記境界ラインが、変換係数の前記ブロックの上部ラインに対する交差部を有し、前記境界ラインが、変換係数の前記ブロックの前記上部ラインに対して角度を形成する、Ｃ２１に記載の装置。
［Ｃ２８］
前記ビデオエンコーダが、変換係数の前記ブロックを第１の領域と第２の領域と第３の領域とに分割するように更に構成された、Ｃ２１に記載の装置。
［Ｃ２９］
前記第１の領域のための前記決定された走査順序が水平走査順序であり、
前記第１の領域が、６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第１の境界ラインを有し、Ｗが変換係数の前記ブロックの幅であり、
前記第２の領域が、（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第２の境界ラインを有し、
前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、Ｃ２８に記載の装置。
［Ｃ３０］
前記第１の領域のための前記決定された走査順序が垂直走査順序であり、
前記第１の領域が、６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第１の境界ラインを有し、Ｈが変換係数の前記ブロックの高さであり、
前記第２の領域が、（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第２の境界ラインを有し、
前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、Ｃ２８に記載の装置。
［Ｃ３１］
前記ビデオエンコーダが、モバイル機器の一部であり、１つ又は複数のプロセッサを備える、Ｃ２１に記載の装置。
［Ｃ３２］
ビデオ復号プロセスにおいて変換係数を復号するように構成された装置であって、
変換係数の１次元アレイを受信することと、
前記１次元アレイの複数の部分の各々のための走査順序を決定することであって、前記１次元アレイの各部分が、変換係数のブロックを画定する複数の領域のうちの１つに対応する、決定することと、
変換係数の前記ブロックを生成するために、前記部分のそれぞれの決定された走査順序に従って、前記１次元アレイの各部分中の前記変換係数の各々に対して走査を実行することと、
を行うように構成されたビデオデコーダ
を備える装置。
［Ｃ３３］
前記１次元アレイの１つの部分のための前記決定された走査順序が、前記１次元アレイの他の部分のための前記決定された走査順序とは異なる、Ｃ３２に記載の装置。
［Ｃ３４］
前記決定された走査順序が、前記１次元アレイの各部分について同じである、Ｃ３２に記載の装置。
［Ｃ３５］
前記走査が、コンテキスト適応型二値算術コード化（ＣＡＢＡＣ）プロセスにおける有意性マップ走査である、Ｃ３２に記載の装置。
［Ｃ３６］
変換係数の前記ブロックの前記複数の領域が、ブロックサイズ、予測モード、又は動き情報に基づく、Ｃ３２に記載の装置。
［Ｃ３７］
前記走査順序が、順方向水平走査と、順方向垂直走査と、順方向対角走査と、逆方向水平走査と、逆方向垂直走査と、逆方向対角走査とのうちの１つである、Ｃ３２に記載の装置。
［Ｃ３８］
前記複数の領域のうちの少なくとも１つが、境界ラインによって画定される三角形状を有し、前記境界ラインが、変換係数の前記ブロックの上部ラインに対する交差部を有し、前記境界ラインが、変換係数の前記ブロックの前記上部ラインに対して角度を形成する、Ｃ３２に記載の装置。
［Ｃ３９］
変換係数の前記１次元アレイが３つの部分を有し、前記複数の領域が第１の領域と第２の領域と第３の領域とを含む、Ｃ３２に記載の装置。
［Ｃ４０］
前記第１の領域に対応する前記部分のための前記決定された走査順序が水平走査順序であり、
前記第１の領域が、６又は（Ｗ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第１の境界ラインを有し、Ｗが変換係数の前記ブロックの幅であり、
前記第２の領域が、（Ｗ／２＋４）又はＷのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第２の境界ラインを有し、
前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して３０°の角度を形成する、Ｃ３９に記載の装置。
［Ｃ４１］
前記第１の領域に対応する前記部分のための前記決定された走査順序が垂直走査順序であり、
前記第１の領域が、６又は（Ｈ／４＋２）のうちの最大値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第１の境界ラインを有し、Ｈが変換係数の前記ブロックの高さであり、
前記第２の領域が、（Ｈ／２＋４）又はＨのうちの最小値によって画定される変換係数の前記ブロックの前記上部ラインに対する交差部を有する第２の境界ラインを有し、
前記第１の境界ラインと前記第２の境界ラインとが、変換係数の前記ブロックの前記上部ラインに対して６０°の角度を形成する、Ｃ３９に記載の装置。
［Ｃ４２］
前記ビデオデコーダが、モバイル機器の一部であり、１つ又は複数のプロセッサを備える、Ｃ３２に記載の装置。
［Ｃ４３］
ビデオ符号化プロセスにおいて変換係数を符号化するように構成された装置であって、
変換係数のブロックを複数の領域に分割するための手段と、
前記複数の領域の各々のための走査順序を決定するための手段と、
変換係数の１次元アレイを生成するために、前記領域のそれぞれの決定された走査順序に従って、前記複数の領域の各々中の前記変換係数の各々に対して走査を実行するための手段と、
を備える装置。
［Ｃ４４］
ビデオ復号プロセスにおいて変換係数を復号するように構成された装置であって、
変換係数の１次元アレイを受信するための手段と、
前記１次元アレイの複数の部分の各々のための走査順序を決定するための手段と、前記１次元アレイの各部分が、変換係数のブロックを画定する複数の領域のうちの１つに対応する、
変換係数の前記ブロックを生成するために、前記部分のそれぞれの決定された走査順序に従って、前記１次元アレイの各部分中の前記変換係数の各々に対して走査を実行するための手段と、
を備える装置。
［Ｃ４５］
実行されたとき、
変換係数のブロックを複数の領域に分割することと、
前記複数の領域の各々のための走査順序を決定することと、
変換係数の１次元アレイを生成するために、前記領域のそれぞれの決定された走査順序に従って、前記複数の領域の各々中の前記変換係数の各々に対して走査を実行することとを、ビデオ符号化のための機器のプロセッサに行わせる命令を備えるコンピュータ可読記憶媒体を備えるコンピュータプログラム製品。
［Ｃ４６］
実行されたとき、
変換係数の１次元アレイを受信すると、
前記１次元アレイの複数の部分の各々のための走査順序を決定することであって、前記１次元アレイの各部分が、変換係数のブロックを画定する複数の領域のうちの１つに対応する、決定することと、
変換係数の前記ブロックを生成するために、前記部分のそれぞれの決定された走査順序に従って、前記１次元アレイの各部分中の前記変換係数の各々に対して走査を実行することとを、ビデオ復号のための機器のプロセッサに行わせる命令を備えるコンピュータ可読記憶媒体を備えるコンピュータプログラム製品。
【図１】
0005784830.tif 000002
【図２】
0005784830.tif 000003
【図３】
0005784830.tif 000004
【図４】
0005784830.tif 000005
【図５】
0005784830.tif 000006
【図６】
0005784830.tif 000007
【図７】
0005784830.tif 000008
【図８】
0005784830.tif 000009
【図９】
0005784830.tif 000010
【図１０】
0005784830.tif 000011
【図１１】
0005784830.tif 000012