(57)【特許請求の範囲】
【請求項１】
第１の導電型の第１の半導体層と、
第２の導電型の第２の半導体層と、
第１の導電型の第３の半導体層と、
を有し、前記第２の半導体層は、前記第１の半導体層と前記第３の半導体層との間に形成されており、前記第１の半導体層と前記第２の半導体層とは接しているものであって、
前記第１の半導体層の伝導帯下端のエネルギーＥＣ１は、前記第２の半導体層の価電子帯上端のエネルギーＥＶ２よりも低く、
前記第２の半導体層の価電子帯上端のエネルギーＥＶ２と、前記第３の半導体層の伝導帯下端のエネルギーＥＣ３とは略同じであって、
前記第１の半導体層は、前記第３の半導体層よりも不純物元素が多くドープされていることを特徴とする半導体装置。
【請求項２】
第１の導電型の第１の半導体層と、
第２の導電型の第２の半導体層と、
第１の導電型の第３の半導体層と、
第１又は第２の導電型の第４の半導体層と、
を有し、前記第２の半導体層は前記第１の半導体層と前記第３の半導体層との間に形成されており、前記第４の半導体層は前記第１の半導体層と前記第２の半導体層との間に形成されているものであって、
前記第４の半導体層には量子準位が形成されており、
前記第１の半導体層の伝導帯下端のエネルギーＥＣ１は、前記第２の半導体層の価電子帯上端のエネルギーＥＶ２よりも低く、
前記第２の半導体層の価電子帯上端のエネルギーＥＶ２と、前記第３の半導体層の伝導帯下端のエネルギーＥＣ３とは略同じであることを特徴とする半導体装置。
【請求項３】
前記第４の半導体層は、第１の導電型であり、
前記第４の半導体層の伝導帯下端のエネルギーＥＣ４は、前記第２の半導体層の価電子帯上端のエネルギーＥＶ２よりも低いことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第４の半導体層は、前記第１の半導体層よりもバンドギャップが狭いことを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記第２の半導体層と前記第３の半導体層の間には、第５の半導体層が設けられていることを特徴とする請求項２から４のいずれかに記載の半導体装置。
【請求項６】
前記第１の半導体層は、前記第３の半導体層よりも不純物元素が多くドープされていることを特徴とする請求項２から５のいずれかに記載の半導体装置。
【請求項７】
前記第２の半導体層と前記第３の半導体層との間には、不純物元素がドープされていない半導体により形成されたバリア層が設けられていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
【請求項８】
フェルミ準位をＥｆとした場合に、
ＥＣ１＜Ｅｆ＜ＥＶ２
となるものであることを特徴とする請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記第１の導電型はｎ型であって、前記第２の導電型はｐ型であることを特徴とする請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
前記第１の半導体層には第１の電極が接続され、前記第３の半導体層には第２の電極が接続されており、
前記第１の電極はダイオードの一方の電極であり、前記第２の電極はダイオードの他方の電極であることを特徴とする請求項１から９のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
電子デバイス等の半導体装置においては、テラヘルツ波に対応した技術が求められており、このようなテラヘルツ波を発生させるためには、量子カスケードレーザを用いて発振波長の長波長化を行なう方法の他、電子デバイスにおいて動作周波数を高める方法がある。このような高い周波数に対応するための電子デバイス等としては、エサキダイオードや共鳴トンネルダイオード（ＲＴＤ：Resonant Tunneling Diode）等が挙げられる。
【０００３】
エサキダイオードは、インターバンドのトンネル効果を利用したものであり、例えば、図１（ａ）に示すように、不純物濃度の高いｐ＋−ＩｎＧａＡｓ５１１とｎ＋−ＩｎＧａＡｓ５１２とをｐｎ接合したものである。これにより、図１（ｂ）に示すように、電圧を印加した場合、最初は薄い接合部分を電子がトンネル効果により流れるため電流量は増加するが、電圧が高くなるに従い、電子の流れが阻止され負性抵抗を示す。
【０００４】
また、共鳴トンネルダイオードは、例えば、図２（ａ）に示すように、２つのｎ−ＩｎＧａＡｓ５２１、５２２の間に、ノンドープのｉ−ＩｎＡｌＡｓ５２３、ｉ−ＩｎＧａＡｓ５２４、ｉ−ＩｎＡｌＡｓ５２５を形成したものである。ｉ−ＩｎＡｌＡｓ５２３及びｉ−ＩｎＡｌＡｓ５２５は、ｎ−ＩｎＧａＡｓ５２１及び５２２よりもバンドギャップの広い材料である。共鳴トンネルダイオードでは、ｉ−ＩｎＧａＡｓ５２４に量子準位が形成され、これにより、図２（ｂ）に示すように、所定の電圧を印加した際には、大きな電流は流れるが、それよりも高い電圧を印加した場合には負性抵抗を示す。
【０００５】
エサキダイオード及び共鳴トンネルダイオードでは、このような負性抵抗を有しているため、発振器に用いることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−４８０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、エサキダイオード及び共鳴トンネルダイオード等を用いて、テラヘルツ波に近い高周波の信号源を得る方法としては、パッシブミキサを用いて発振周波数をアップコンバートする方法がある。パッシブミキサとしては、ダウンコンバート機能を有するパッシブミキサ５３１と、アップコンバート機能を有するパッシブミキサ５３２がある。
【０００８】
具体的には、ダウンコンバート機能を有するパッシブミキサ５３１は、図３（ａ）に示すように、局部発振周波数ＬＯ（Local Oscillator)信号と、入力したＲＦ（Radio Frequency）信号の差の周波数のＩＦ（Intermediate Frequency）信号を出力するものである。また、アップコンバート機能を有するパッシブミキサ５３２は、図３（ｂ）に示すように、ＬＯ信号とＩＦ信号の和の周波数のＲＦ信号を出力するものである。
【０００９】
このうち、図３（ｂ）及び図４（ａ）に示すアップコンバート機能を有するパッシブミキサ５３２は、図４（ｂ）に示すように、２つのダイオード５４１及び５４２と伝送線路５５１及び５５２、コンデンサ５５３により形成されている。尚、ダイオード５４１及び５４２は、ショットキーダイオード等の非線形性を有するダイオードにより形成されている。また、ＬＯ信号の入力には共鳴トンネルダイオードを有する発振器５６０が接続されている。図４（ｃ）は、発振器５６０の等価回路を示すものであり、図４（ｄ）に示される負性抵抗となる特性を有する共鳴トンネルダイオードを有している。発振器５６０では、共鳴トンネルダイオードにおける負性抵抗５６１の負性抵抗値（−ｒ）と外部抵抗５６２の外部抵抗値（ＲＬ）とが等しくなると発振条件が整い発振する。このため、アップコンバート機能を有するパッシブミキサ５３２を用いた場合には、共鳴トンネルダイオードとショットキーダイオードの２種類のダイオードが用いられている。しかしながら、共鳴トンネルダイオードとショットキーダイオードとは、製造工程が大きく異なるため、各々製造する必要があり、共鳴トンネルダイオードとショットキーダイオードとを有する回路等を製造する際、コストアップの原因となっていた。このことは、ダウンコンバート機能を有するパッシブミキサ５３１を用いた場合も同様であり、パッシブミキサ５３１に用いられるショットキーダイオード等のダイオードと発振器に用いられる共鳴トンネルダイオードと２種類のダイオードが用いられている。
【００１０】
ところで、共鳴トンネルダイオードが有する負性抵抗とショットキーダイオード等が有する整流機能の双方の特性を有するダイオードがあれば、１つのダイオードで各々の機能に対応することができる。即ち、このようなダイオードがあれば、共鳴トンネルダイオードとショットキーダイオード等の２種類のダイオードを各々形成する必要はなく、１種類のダイオードにより発振器とパッシブミキサを含む回路を作製することができる。よって、発振器とパッシブミキサを含む回路を作製する際の製造工程を少なくすることができ、低コストで製造することができる。
【００１１】
また、１つのダイオードで、負性抵抗を有する共鳴トンネルダイオードの特性と整流機能を有するショットキーダイオードの特性とを有するものであれば、共鳴トンネルダイオードとショットキーダイオードの２つのダイオードを１つにすることができる。
【００１２】
このため、１つのダイオードで負性抵抗と整流機能との特性を有する半導体装置が求められている。
【課題を解決するための手段】
【００１３】
本実施の形態の一観点によれば、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層と、第１の導電型の第３の半導体層と、を有し、前記第２の半導体層は、前記第１の半導体層と前記第３の半導体層との間に形成されており、前記第１の半導体層と前記第２の半導体層とは接しているものであって、前記第１の半導体層の伝導帯下端のエネルギーＥＣ１は、前記第２の半導体層の価電子帯上端のエネルギーＥＶ２よりも低く、前記第２の半導体層の価電子帯上端のエネルギーＥＶ２と、前記第３の半導体層の伝導帯下端のエネルギーＥＣ３とは略同じであって、前記第１の半導体層は、前記第３の半導体層よりも不純物元素が多くドープされていることを特徴とする。
【００１４】
また、本実施の形態の他の一観点によれば、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層と、第１の導電型の第３の半導体層と、第１又は第２の導電型の第４の半導体層と、を有し、前記第２の半導体層は前記第１の半導体層と前記第３の半導体層との間に形成されており、前記第４の半導体層は前記第１の半導体層と前記第２の半導体層との間に形成されているものであって、前記第４の半導体層には量子準位が形成されており、前記第１の半導体層の伝導帯下端のエネルギーＥＣ１は、前記第２の半導体層の価電子帯上端のエネルギーＥＶ２よりも低く、前記第２の半導体層の価電子帯上端のエネルギーＥＶ２と、前記第３の半導体層の伝導帯下端のエネルギーＥＣ３とは略同じであることを特徴とする。
【発明の効果】
【００１５】
開示の半導体装置によれば、負性抵抗と整流機能との特性を有するダイオードを得ることができる。
【図面の簡単な説明】
【００１６】
【図１】エサキダイオードの説明図
【図２】共鳴トンネルダイオードの説明図
【図３】パッシブミキサの説明図
【図４】パッシブミキサの構造図
【図５】第１の実施の形態における半導体装置の説明図
【図６】第１の実施の形態におけるバリア層を有する半導体装置の説明図
【図７】図６に示される半導体装置の電流電圧特性図
【図８】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図９】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図１０】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図１１】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図１２】第２の実施の形態における半導体装置の製造方法の工程図（３）
【図１３】第３の実施の形態における半導体装置の説明図
【図１４】第３の実施の形態における他の半導体装置の説明図
【図１５】第３の実施の形態におけるバリア層を有する半導体装置の説明図
【図１６】図１５に示される半導体装置の電流電圧特性図
【図１７】第３の実施の形態における半導体装置の製造方法の工程図（１）
【図１８】第３の実施の形態における半導体装置の製造方法の工程図（２）
【図１９】第４の実施の形態における半導体装置の製造方法の工程図（１）
【図２０】第４の実施の形態における半導体装置の製造方法の工程図（２）
【図２１】第４の実施の形態における半導体装置の製造方法の工程図（３）
【図２２】第４の実施の形態において製造された半導体装置の電流電圧特性図
【図２３】第５の実施の形態における半導体装置の説明図
【図２４】図２３に示される半導体装置の電流電圧特性図
【図２５】第５の実施の形態における他の半導体装置の説明図（１）
【図２６】第５の実施の形態における他の半導体装置の説明図（２）
【図２７】第５の実施の形態における他の半導体装置の説明図（３）
【図２８】第５の実施の形態における他の半導体装置の説明図（４）
【図２９】図２８に示される半導体装置の電流電圧特性図
【発明を実施するための形態】
【００１７】
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１８】
〔第１の実施の形態〕
（半導体装置）
第１の実施の形態について説明する。図５に基づき、本実施の形態における半導体装置である半導体ダイオードについて説明する。本実施の形態における半導体装置は、ｎ＋型の第１の半導体層１１、ｐ＋型の第２の半導体層１２、ｎ型の第３の半導体層１３が接続されたものである。尚、ｎ＋型の第１の半導体層１１は電子が縮退する程に高濃度に不純物元素がドープされており、ｐ＋型の第２の半導体層１２はホールが縮退する程に高濃度に不純物元素がドープされている。
【００１９】
本実施の形態における半導体装置では、第１の半導体層１１の伝導帯下端のエネルギーＥＣ１は、第２の半導体層１２の価電子帯上端のエネルギーＥＶ２よりも低くなるように形成されている。即ち、ＥＣ１＜ＥＶ２となるように形成されている。また、より好ましくは、第１の半導体層１１の伝導帯下端のエネルギーＥＣ１は、フェルミ準位Ｅｆよりも低く、第２の半導体層１２の価電子帯上端のエネルギーＥＶ２は、フェルミ準位Ｅｆよりも高くなるように形成される。即ち、ＥＣ１＜Ｅｆ＜ＥＶ２となるように形成されている。これにより、第１の半導体層１１と第２の半導体層１２との間において、電子がトンネルすることのできるバンド構造が形成され、電流電圧（Ｉ−Ｖ）特性において負性抵抗を示す。
【００２０】
また、第２の半導体層１２の価電子帯上端のエネルギーＥＶ２と、第３の半導体層１３の伝導帯下端のエネルギーＥＣ３とが、略同じとなるように形成されている。即ち、ＥＶ２≒ＥＣ３となるように形成されている。これにより、第２の半導体層１２と第３の半導体層１３との間において、電子がトンネルすることのできるバンド構造が形成され、整流作用を有する。
【００２１】
従って、本実施の形態における半導体装置では、第１の半導体層１１は、第３の半導体層１３よりも不純物元素が多くドープされている。
【００２２】
次に、図６に基づき本実施の形態におけるバリア層を有する半導体装置について説明する。本実施の形態における半導体装置であるダイオードは、ｎ＋型の第１の半導体層１１、ｐ＋型の第２の半導体層１２、不純物がドープされていないバリア層１４、ｎ型の第３の半導体層１３が積層形成されたものである。
【００２３】
第１の半導体層１１は、厚さが５０ｎｍのｎ＋−ＩｎＧａＡｓにより形成されており、不純物元素としてＳｉが、１×１０１９ｃｍ−３ドープされている。第２の半導体層１２は、厚さが５０ｎｍのｐ＋−ＧａＡｓＳｂにより形成されており、不純物元素としてＺｎが、２×１０１９ｃｍ−３ドープされている。尚、第２の半導体層１２は、ｐ＋−ＧａＳｂにより形成してもよい。バリア層１４は、不純物同士が他の領域に拡散することを防ぐため形成されており、厚さが５ｎｍのｉ−ＩｎＡｌＡｓにより形成されている。第３の半導体層１３は、厚さが５０ｎｍのｎ−ＩｎＧａＡｓにより形成されており、不純物元素としてＳｉが１×１０１８ｃｍ−３ドープされている。
【００２４】
本実施の形態における半導体装置であるダイオードでは、第１の半導体層１１と第２の半導体層１２との間で、インターバンドトンネルによる負性抵抗が生じ、バリア層１４を介し第２の半導体層１２と第３の半導体層１３との間では整流作用が生じる。図７には、図６に示される本実施の形態におけるダイオードの電流電圧（Ｉ−Ｖ）特性を示す。本実施の形態におけるダイオードは、破線７Ａで囲まれた領域であるゼロバイアス近傍では整流作用が生じており、第３の半導体層１３の側に順バイアスを印加すると、破線７Ｂで囲まれた領域に示されるように負性抵抗が生じるものである。よって、本実施の形態におけるダイオードは、整流機能と負性抵抗との双方の特性を有しており、破線７Ａで囲まれた領域における整流機能はパッシブミキサ等に用いることができ、破線７Ｂで囲まれた領域における負性抵抗の特性は発振器に用いることができる。尚、図７は、第１の半導体層１１を接地した場合における特性である。
【００２５】
（半導体装置の製造方法）
次に、図８及び図９に基づき、本実施の形態における半導体装置であるダイオードの製造方法について説明する。
【００２６】
最初に、図８（ａ）に示すように、半絶縁性のＩｎＰ基板５１上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によるエピタキシャル成長により半導体層を積層形成する。具体的には、ＩｎＰ基板５１上に、ｉ−ＩｎＡｌＡｓバッファー層５２、ｎ＋−ＩｎＧａＡｓコンタクト層５３、ｎ−ＩｎＰ層５４を形成する。更に、ｎ−ＩｎＰ層５４上に、第３の半導体層１３となるｎ−ＩｎＧａＡｓ層、バリア層１４となるｉ−ＩｎＡｌＡｓ層、第２の半導体層１２となるｐ＋−ＧａＡｓＳｂ層、第１の半導体層１１となるｎ＋−ＩｎＧａＡｓ層を形成する。
【００２７】
ｉ−ＩｎＡｌＡｓバッファー層５２は、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓにより形成されており、厚さは約３００ｎｍである。
【００２８】
ｎ＋−ＩｎＧａＡｓコンタクト層５３は、ｎ＋−Ｉｎ０．５３Ｇａ０．４７Ａｓにより形成されており、厚さは約２００ｎｍであり、不純物元素としてＳｉ（シリコン）が、１×１０１９ｃｍ−３の濃度でドープされている。
【００２９】
ｎ−ＩｎＰ層５４は、エッチング停止層となるものであり、厚さは約５ｎｍで形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
【００３０】
第３の半導体層１３は、ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓにより形成されており、厚さは約５０ｎｍであり、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
【００３１】
バリア層１４は、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓにより形成されており、厚さは約５ｎｍである。
【００３２】
第２の半導体層１２は、ｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９により形成されており、厚さは約５０ｎｍであり、不純物元素としてＺｎ（亜鉛）が、２×１０１９ｃｍ−３の濃度でドープされている。
【００３３】
第１の半導体層１１は、ｎ＋−Ｉｎ０．５３Ｇａ０．４７Ａｓにより形成されており、厚さは約５０ｎｍであり、不純物元素としてＳｉが、１×１０１９ｃｍ−３の濃度でドープされている。
【００３４】
尚、上述したＩｎ０．５２Ａｌ０．４８Ａｓ、Ｉｎ０．５３Ｇａ０．４７Ａｓ及びＧａＡｓ０．５１Ｓｂ０．４９は、すべてＩｎＰと格子整合する組成である。
【００３５】
次に、図８（ｂ）に示すように、半導体層をウェットエッチングすることにより、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面の一部を露出させる。具体的には、第１の半導体層１１となるｎ＋−ＩｎＧａＡｓ層の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。この後、ウェットエッチングを行なうことにより、レジストパターンの形成されていない領域における半導体層を除去する。ウェットエッチングでは、リン酸、過酸化水素水の混合液により第１の半導体層１１となるｎ＋−ＩｎＧａＡｓ層、第２の半導体層１２となるｐ＋−ＧａＡｓＳｂ層、バリア層１４となるｉ−ＩｎＡｌＡｓ層、第３の半導体層１３となるｎ−ＩｎＧａＡｓ層を除去する。更に、塩酸を用いてｎ−ＩｎＰ層５４を除去する。これにより、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面を露出させる。
【００３６】
このようにして、第１の半導体層１１となるｎ＋−ＩｎＧａＡｓ層、第２の半導体層１２となるｐ＋−ＧａＡｓＳｂ層、バリア層１４となるｉ−ＩｎＡｌＡｓ層、第３の半導体層１３となるｎ−ＩｎＧａＡｓ層、ｎ−ＩｎＰ層５４をメサ状に形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
【００３７】
次に、図９（ａ）に示すように、素子分離領域６０を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域６０が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域におけるｎ＋−ＩｎＧａＡｓコンタクト層５３をリン酸と過酸化水素水の混合液を用いたウェットエッチングにより除去し、素子分離領域６０を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
【００３８】
次に、図９（ｂ）に示すように、第１の電極７１及び第２の電極７２を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第１の電極７１及び第２の電極７２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜し、更に、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。このようにして、第１の半導体層１１となるｎ＋−ＩｎＧａＡｓ層にオーミックコンタクトされる第１の電極７１を形成し、ｎ＋−ＩｎＧａＡｓコンタクト層５３にオーミックコンタクトされる第２の電極７２を形成する。尚、第１の電極７１及び第２の電極７２は本実施の形態における半導体装置であるダイオードの電極であり、第１の電極７１はダイオード電極の一方となり、第２の電極７２はダイオード電極の他方となる。
【００３９】
以上により、本実施の形態における半導体装置である負性抵抗と整流機能との双方の特性を有するダイオードを製造することができる。
【００４０】
本実施の形態における半導体装置であるダイオードは、負性抵抗と整流機能との双方の特性を有するため、負性抵抗を有するダイオード及びショットキーダイオード等の整流機能を有するダイオードを本実施の形態におけるダイオードに置き換えることができる。これにより、製造工程が簡略化されるため、負性抵抗を有するダイオード及びショットキーダイオード等の整流機能を有するダイオードを有する回路等を低コストで製造することができる。
【００４１】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体装置の製造方法であり、第１の実施の形態とは異なる製造方法である。図１０から図１２に基づき、本実施の形態における半導体装置であるダイオードの製造方法について説明する。
【００４２】
最初に、図１０（ａ）に示すように、半絶縁性のＩｎＰ基板５１上に、ＭＯＣＶＤ法によるエピタキシャル成長により半導体層を積層形成する。具体的には、ＩｎＰ基板５１上に、ｉ−ＩｎＡｌＡｓバッファー層５２、ｎ＋−ＩｎＧａＡｓコンタクト層５３、ｎ−ＩｎＰ層５４を形成する。更に、ｎ−ＩｎＰ層５４上に、第３の半導体層１３となるｎ−ＩｎＧａＡｓ層、バリア層１４となるｉ−ＩｎＡｌＡｓ層、第２の半導体層１２となるｐ＋−ＧａＡｓＳｂ層、第１の半導体層１１となるｎ＋−ＩｎＧａＡｓ層を形成する。
【００４３】
次に、図１０（ｂ）に示すように、ＷＳｉ層８０を形成する。具体的には、第１の半導体層１１となるｎ＋−ＩｎＧａＡｓ層上に、スパッタリングによりＷＳｉ膜を形成し、ＷＳｉ膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域におけるＷＳｉ膜をＣＦ４またはＳＦ６等のガスを用いてＲＩＥ（Reactive Ion Etching）等のドライエッチングにより除去することにより、ＷＳｉ層８０を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
【００４４】
次に、図１１（ａ）に示すように、ウェットエッチングによりＷＳｉ層８０の形成されていない領域の半導体層を除去し、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面の一部を露出させる。具体的には、ＷＳｉ層８０をマスクとして、ウェットエッチングを行なうことにより、レジストパターンの形成されていない領域における半導体層を除去する。ウェットエッチングでは、リン酸、過酸化水素水の混合液により第１の半導体層１１となるｎ＋−ＩｎＧａＡｓ層、第２の半導体層１２となるｐ＋−ＧａＡｓＳｂ層、バリア層１４となるｉ−ＩｎＡｌＡｓ層、第３の半導体層１３となるｎ−ＩｎＧａＡｓ層を除去する。更に、塩酸を用いてｎ−ＩｎＰ層５４を除去する。これにより、ｎ＋−ＩｎＧａＡｓコンタクト層５３を露出させる。
【００４５】
このようにして、第１の半導体層１１となるｎ＋−ＩｎＧａＡｓ層、第２の半導体層１２となるｐ＋−ＧａＡｓＳｂ層、バリア層１４となるｉ−ＩｎＡｌＡｓ層、第３の半導体層１３となるｎ−ＩｎＧａＡｓ層、ｎ−ＩｎＰ層５４をメサ状に形成することができる。ウェットエッチングは等方的なエッチングとされるため、ＷＳｉ層８０が形成されている領域よりも内側まで、第１の半導体層１１、第２の半導体層１２、バリア層１４、第３の半導体層１３、ｎ−ＩｎＰ層５４は除去される。
【００４６】
次に、図１１（ｂ）に示すように、素子分離領域６０を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域６０が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域にいて、ｎ＋−ＩｎＧａＡｓコンタクト層５３をリン酸と過酸化水素水の混合液を用いたウェットエッチングにより除去し、素子分離領域６０を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
【００４７】
次に、図１２に示すように、第１の電極８１及び第２の電極８２を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域６０上に不図示のレジストパターンを形成する。このレジストパターンは、第１の電極８１及び第２の電極８２が形成される領域に開口部を有している。尚、第１の電極８１及び第２の電極８２は、セルフアラインにより形成されるため、第１の電極８１と第２の電極８２とが形成される領域の間には、レジストパターンは形成されない。
【００４８】
この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜し、更に、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。この際、第１の電極８１と第２の電極８２は、ＷＳｉ層８０によるセルフアラインにより形成されるため、ｎ＋−ＩｎＧａＡｓコンタクト層５３を介した抵抗成分を抑制することができる。
【００４９】
即ち、第１の電極８１と第２の電極８２を形成する場合、一般的には、リフトオフにより形成するが、この場合、第１の電極８１と第２の電極８２が形成される位置の位置合せを高い精度で正確に行うことは極めて困難である。このため、第１の電極８１と第２の電極８２とは、ある程度余裕をもった所定の距離離れた位置に形成する必要がある。しかしながら、本実施の形態では、ＷＳｉ層８０によるセルフアラインにより、第１の電極８１と第２の電極８２を形成することにより、第１の電極８１と第２の電極８２は、ｎ−ＩｎＰ層５４より一定の距離離れた位置に略正確に形成することができる。よって、ｎ＋−ＩｎＧａＡｓコンタクト層５３を介した抵抗成分を一定にすることができ、余裕を考慮する必要がなく、容易に抵抗成分を抑制することができる。
【００５０】
このようにして、ＷＳｉ層８０上に第１の電極８１を形成し、ｎ＋−ＩｎＧａＡｓコンタクト層５３にオーミックコンタクトされる第２の電極８２を形成する。尚、第１の電極８１及び第２の電極８２は本実施の形態における半導体装置であるダイオードにおける電極であり、第１の電極８１はダイオード電極の一方となり、第２の電極８２はダイオード電極の他方となる。
【００５１】
以上により、本実施の形態における半導体装置であるダイオードを製造することができる。
【００５２】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００５３】
〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態について説明する。図１３に基づき、本実施の形態における半導体装置である半導体ダイオードについて説明する。本実施の形態における半導体装置は、ｎ＋型の第１の半導体層１１１、第４の半導体層１２０、ｐ＋型の第２の半導体層１１２、ｎ型の第３の半導体層１１３が接続されたものである。尚、ｎ＋型の第１の半導体層１１１は電子が縮退する程に高濃度に不純物元素がドープされており、ｐ＋型の第２の半導体層１１２はホールが縮退する程に高濃度に不純物元素がドープされている。
【００５４】
本実施の形態における半導体装置では、第１の半導体層１１１の伝導帯下端のエネルギーＥＣ１は、第２の半導体層１１２の価電子帯上端のエネルギーＥＶ２よりも低くなるように形成されている。即ち、ＥＣ１＜ＥＶ２となるように形成されている。また、より好ましくは、第１の半導体層１１１の伝導帯下端のエネルギーＥＣ１は、フェルミ準位Ｅｆよりも低くなり、第２の半導体層１１２の価電子帯上端のエネルギーＥＶ２は、フェルミ準位Ｅｆよりも高くなるように形成される。即ち、ＥＣ１＜Ｅｆ＜ＥＶ２となるように形成されている。これにより、第１の半導体層１１１と第２の半導体層１１２との間において、電子がトンネルすることのできるバンド構造が形成され、電流電圧（Ｉ−Ｖ）特性において負性抵抗を示す。
【００５５】
また、第２の半導体層１１２の価電子帯上端のエネルギーＥＶ２と、第３の半導体層１１３の伝導帯下端のエネルギーＥＣ３とが、略同じとなるように形成されている。即ち、ＥＶ２≒ＥＣ３となるように形成されている。これにより、第２の半導体層１１２と第３の半導体層１１３との間において、電子がトンネルすることのできるバンド構造が形成され、整流作用を有する。
【００５６】
従って、本実施の形態における半導体装置では、第１の半導体層１１１は、第３の半導体層１１３よりも不純物元素が多くドープされている。
【００５７】
また、第４の半導体層１２０は、ｎ型またはｐ型の半導体層であり、図１３では、第４の半導体層１２０がｎ型である場合を示している。第４の半導体層１２０は、量子準位が形成されるように、１０ｎｍ以下の厚さ等で形成されており、これにより、インターバンドトンネリングに共鳴トンネルが形成され、負性抵抗が生じる。尚、第４の半導体層１２０の伝導帯下端のエネルギーＥＣ４は、第１の半導体層１１１の伝導帯下端のエネルギーＥＣ１よりも低くなるように形成されている。即ち、ＥＣ４＜ＥＣ１となるように形成されている。このため、通常は、第４の半導体層１２０は、第１の半導体層１１１よりもバンドギャップの狭い材料が用いられる。
【００５８】
また、図１３では、第４の半導体層１２０がｎ型である場合を示しているが、図１４に示すように、第４の半導体層１２１はｐ型であってもよい。この場合、第４の半導体層１２１の価電子帯上端のエネルギーＥＶ５は、第２の半導体層１１２の価電子帯上端のエネルギーＥＶ２よりも高くなるように形成されている。即ち、ＥＶ２＜ＥＶ５となるように形成されている。また、第２の半導体層１１２において量子準位が形成されるように薄く形成した場合には、第４の半導体層１２１を形成しなくとも同様の効果を得ることができる場合がある。
【００５９】
次に、図１５に基づき本実施の形態におけるバリア層を有する半導体装置について説明する。本実施の形態における半導体装置であるダイオードは、ｎ＋型の第１の半導体層１１１、ｎ型の第４の半導体層１２０、ｐ＋型の第２の半導体層１１２、不純物がドープされていないバリア層１１４、ｎ型の第３の半導体層１１３が積層形成されたものである。
【００６０】
第１の半導体層１１１は、厚さが５０ｎｍのｎ＋−ＩｎＧａＡｓにより形成されており、不純物元素としてＳｉが、１×１０１９ｃｍ−３ドープされている。第４の半導体層１２０は、厚さが５ｎｍのｎ−ＩｎＡｓにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３ドープされている。第２の半導体層１１２は、厚さが５０ｎｍのｐ＋−ＧａＡｓＳｂにより形成されており、不純物元素としてＺｎが、２×１０１９ｃｍ−３ドープされている。尚、第２の半導体層１２は、ｐ＋−ＧａＳｂにより形成してもよい。バリア層１１４は、不純物同士が他の領域に拡散することを防ぐため形成されており、厚さが５ｎｍのｉ−ＩｎＡｌＡｓにより形成されている。第３の半導体層１１３は、厚さが５０ｎｍのｎ−ＩｎＧａＡｓにより形成されており、不純物元素としてＳｉが１×１０１８ｃｍ−３ドープされている。
【００６１】
本実施の形態における半導体装置であるダイオードでは、第１の半導体層１１１と第２の半導体層１１２との間における第４の半導体層１２０において、量子準位が形成されるため、共鳴トンネルにより負性抵抗が生じる。また、バリア層１１４を介し第２の半導体層１１２と第３の半導体層１１３との間では整流作用が生じる。図１６には、図１５に示される本実施の形態におけるダイオードの電流電圧（Ｉ−Ｖ）特性を示す。本実施の形態におけるダイオードは、ゼロバイアス近傍では整流作用が生じており、第３の半導体層１１３の側に順バイアスを印加すると負性抵抗が生じるものであり、整流機能と負性抵抗との双方の特性を有するダイオードである。尚、図１５は、第１の半導体層１１１を接地した場合における特性である。
【００６２】
（半導体装置の製造方法）
次に、図１７及び図１８に基づき、本実施の形態における半導体装置であるダイオードの製造方法について説明する。
【００６３】
最初に、図１７（ａ）に示すように、半絶縁性のＩｎＰ基板５１上に、ＭＯＣＶＤ法によるエピタキシャル成長により半導体層を積層形成する。具体的には、ＩｎＰ基板５１上に、ｉ−ＩｎＡｌＡｓバッファー層５２、ｎ＋−ＩｎＧａＡｓコンタクト層５３、ｎ−ＩｎＰ層５４を形成する。更に、第３の半導体層１１３となるｎ−ＩｎＧａＡｓ層、バリア層１１４となるｉ−ＩｎＡｌＡｓ層、第２の半導体層１１２となるｐ＋−ＧａＡｓＳｂ層、第４の半導体層１２０となるｎ−ＩｎＡｓ層、第１の半導体層１１１となるｎ＋−ＩｎＧａＡｓ層を形成する。
【００６４】
第３の半導体層１１３は、ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓにより形成されており、厚さは約５０ｎｍであり、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
【００６５】
バリア層１１４は、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓにより形成されており、厚さは約５ｎｍである。
【００６６】
第２の半導体層１１２は、ｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９により形成されており、厚さは約５０ｎｍであり、不純物元素としてＺｎ（亜鉛）が、２×１０１９ｃｍ−３の濃度でドープされている。
【００６７】
第４の半導体層１２０は、ｎ−ＩｎＡｓにより形成されており、厚さは約５ｎｍであり、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
【００６８】
第１の半導体層１１１は、ｎ＋−Ｉｎ０．５３Ｇａ０．４７Ａｓにより形成されており、厚さは約５０ｎｍであり、不純物元素としてＳｉが、１×１０１９ｃｍ−３の濃度でドープされている。
【００６９】
尚、上述したＩｎ０．５２Ａｌ０．４８Ａｓ、Ｉｎ０．５３Ｇａ０．４７Ａｓ及びＧａＡｓ０．５１Ｓｂ０．４９は、すべてＩｎＰと格子整合する組成である。
【００７０】
次に、図１７（ｂ）に示すように、半導体層をウェットエッチングすることによりｎ＋−ＩｎＧａＡｓコンタクト層５３の表面の一部を露出させる。具体的には、第１の半導体層１１１となるｎ＋−ＩｎＧａＡｓ層の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。この後、ウェットエッチングを行なうことにより、レジストパターンの形成されていない領域における半導体層を除去する。ウェットエッチングでは、リン酸、過酸化水素水の混合液により第１の半導体層１１１、第４の半導体層１２０、第２の半導体層１１２、バリア層１１４、第３の半導体層１１３を除去する。更に、塩酸を用いてｎ−ＩｎＰ層５４を除去する。これにより、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面を露出させる。
【００７１】
このようにして、第１の半導体層１１１、第４の半導体層１２０、第２の半導体層１１２、バリア層１１４、第３の半導体層１１３、ｎ−ＩｎＰ層５４をメサ状に形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
【００７２】
次に、図１８（ａ）に示すように、素子分離領域６０を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域６０が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域において、ｎ＋−ＩｎＧａＡｓコンタクト層５３をリン酸と過酸化水素水の混合液を用いたウェットエッチングにより除去し、素子分離領域６０を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
【００７３】
次に、図１８（ｂ）に示すように、第１の電極７１及び第２の電極７２を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第１の電極７１及び第２の電極７２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜し、更に、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。このようにして、第１の半導体層１１１となるｎ＋−ＩｎＧａＡｓ層にオーミックコンタクトされる第１の電極７１を形成し、ｎ＋−ＩｎＧａＡｓコンタクト層５３にオーミックコンタクトされる第２の電極７２を形成する。尚、第１の電極７１及び第２の電極７２は本実施の形態における半導体装置であるダイオードの電極であり、第１の電極７１はダイオード電極の一方となり、第２の電極７２はダイオード電極の他方となる。
【００７４】
以上により、本実施の形態における半導体装置である負性抵抗と整流機能との双方の特性を有するダイオードを製造することができる。
【００７５】
本実施の形態における半導体装置であるダイオードは、負性抵抗と整流機能との双方の特性を有するため、負性抵抗を有するダイオード及びショットキーダイオード等の整流機能を有するダイオードを本実施の形態におけるダイオードに置き換えることができる。これにより、製造工程が簡略化されるため、負性抵抗を有するダイオード及びショットキーダイオード等の整流機能を有するダイオードを有する回路等を低コストで製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
【００７６】
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、第３の実施の形態における半導体装置の製造方法であり、第１の実施の形態とは異なる製造方法である。図１９から図２１に基づき、本実施の形態における半導体装置であるダイオードの製造方法について説明する。
【００７７】
最初に、図１９（ａ）に示すように、半絶縁性のＩｎＰ基板５１上に、ＭＯＣＶＤ法によるエピタキシャル成長により半導体層を積層形成する。具体的には、ＩｎＰ基板５１上に、ｉ−ＩｎＡｌＡｓバッファー層５２、ｎ＋−ＩｎＧａＡｓコンタクト層５３、ｎ−ＩｎＰ層５４を形成する。更に、第３の半導体層１１３となるｎ−ＩｎＧａＡｓ層、バリア層１１４となるｉ−ＩｎＡｌＡｓ層、第２の半導体層１１２となるｐ＋−ＧａＡｓＳｂ層、第４の半導体層１２０となるｎ−ＩｎＡｓ層、第１の半導体層１１１となるｎ＋−ＩｎＧａＡｓ層を形成する。
【００７８】
次に、図１９（ｂ）に示すように、ＷＳｉ層８０を形成する。具体的には、第１の半導体層１１１となるｎ＋−ＩｎＧａＡｓ層上に、スパッタリングによりＷＳｉ膜を形成し、ＷＳｉ膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域におけるＷＳｉ膜をＣＦ４またはＳＦ６等のガスを用いてＲＩＥ等のドライエッチングにより除去することにより、ＷＳｉ層８０を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
【００７９】
次に、図２０（ａ）に示すように、ウェットエッチングによりＷＳｉ層８０の形成されていない領域の半導体層を除去し、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面の一部を露出させる。具体的には、ＷＳｉ層８０をマスクとして、ウェットエッチングを行なうことにより、レジストパターンの形成されていない領域における半導体層を除去する。ウェットエッチングでは、リン酸、過酸化水素水の混合液により第１の半導体層１１１、第４の半導体層１２０、第２の半導体層１１２、バリア層１１４、第３の半導体層１１３を除去する。更に、塩酸を用いてｎ−ＩｎＰ層５４を除去する。これにより、ｎ＋−ＩｎＧａＡｓコンタクト層５３を露出させる。
【００８０】
このようにして、第１の半導体層１１１、第４の半導体層１２０、第２の半導体層１１２、バリア層１１４、第３の半導体層１１３、ｎ−ＩｎＰ層５４をメサ状に形成することができる。ウェットエッチングは等方的なエッチングとされるため、ＷＳｉ層８０が形成されている領域よりも内側まで、第１の半導体層１１１、第４の半導体層１２０、第２の半導体層１１２、バリア層１１４、第３の半導体層１１３、ｎ−ＩｎＰ層５４は除去される。
【００８１】
次に、図２０（ｂ）に示すように、素子分離領域６０を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域６０が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域にいて、ｎ＋−ＩｎＧａＡｓコンタクト層５３をリン酸と過酸化水素水の混合液を用いたウェットエッチングにより除去し、素子分離領域６０を形成する。この後、不図示のレジストパターンを有機溶剤等により除去する。
【００８２】
次に、図２１に示すように、第１の電極８１及び第２の電極８２を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層５３の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域６０上に不図示のレジストパターンを形成する。このレジストパターンは、第１の電極８１及び第２の電極８２が形成される領域に開口部を有している。
【００８３】
この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜し、更に、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。この際、第１の電極８１と第２の電極８２は、ＷＳｉ層８０によるセルフアラインにより形成されるため、ｎ＋−ＩｎＧａＡｓコンタクト層５３を介した抵抗成分を抑制することができる。
【００８４】
このようにして、ＷＳｉ層８０上に第１の電極８１を形成し、ｎ＋−ＩｎＧａＡｓコンタクト層５３にオーミックコンタクトされる第２の電極８２を形成する。尚、第１の電極８１及び第２の電極８２は本実施の形態における半導体装置であるダイオードにおける電極であり、第１の電極８１はダイオード電極の一方となり、第２の電極８２はダイオード電極の他方となる。
【００８５】
以上により、本実施の形態における半導体装置であるダイオードを製造することができる。
【００８６】
図２２は、本実施の形態により作製した半導体装置であるダイオードのＩ−Ｖ特性を示す。本実施の形態により作製されたダイオードでは、ゼロバイアス近傍においては、非線形性を有する整流特性を示し、約＋０．３Ｖにおいて流れる電流が極大となり、約０．５Ｖにおいて流れる電流が極小となる負性抵抗を示すものである。即ち、本実施の形態により作製されたダイオードは、負性抵抗と整流特性との双方の特性を有するダイオードである。
【００８７】
尚、上記以外の内容については、第１の実施の形態及び第３の実施の形態と同様である。
【００８８】
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。図２３は、本実施の形態における半導体装置であるダイオードの構造を示すものである。本実施の形態における半導体装置であるダイオードは、ｎ＋型の第１の半導体層１１１、ｎ型の第４の半導体層１２０、ｐ＋型の第２の半導体層１１２、バリア層１１４、ｎ型の第５の半導体層２２１、ｎ型の第３の半導体層１１３が積層形成されたものである。
【００８９】
第１の半導体層１１１は、厚さが５０ｎｍのｎ＋−ＩｎＧａＡｓにより形成されており、不純物元素としてＳｉが、１×１０１９ｃｍ−３ドープされている。第４の半導体層１２０は、厚さが５ｎｍのｎ−ＩｎＡｓにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３ドープされている。第２の半導体層１１２は、厚さが５０ｎｍのｐ＋−ＧａＡｓＳｂにより形成されており、不純物元素としてＺｎが、２×１０１９ｃｍ−３ドープされている。バリア層１１４は、厚さが５ｎｍのｉ−ＩｎＡｌＡｓにより形成されている。第５の半導体層２２１は、厚さが５ｎｍのｎ−ＩｎＧａＡｓ（Ｉｎ０．８Ｇａ０．２Ａｓ）により形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３ドープされている。第３の半導体層１１３は、厚さが５０ｎｍのｎ−ＩｎＧａＡｓにより形成されており、不純物元素としてＳｉが１×１０１８ｃｍ−３ドープされている。
【００９０】
本実施の形態における半導体装置であるダイオードでは、第１の半導体層１１１と第２の半導体層１１２との間における第４の半導体層１２０において、量子準位が形成されるため、共鳴トンネルにより負性抵抗が生じる。また、バリア層１１４と第３の半導体層１１３との間における第５の半導体層２２１において、量子準位が形成されるため、共鳴トンネルにより負性抵抗が生じる。このため、図２４に示すように、負性抵抗が２回出現するダイオードとなる。また、バリア層１１４を介し第２の半導体層１１２と第３の半導体層１１３との間では整流作用が生じるため、ゼロバイアス近傍では整流作用が生じる。よって、本実施の形態におけるダイオードは、整流機能と２回の負性抵抗とを有する特性のものである。尚、図２４は、第１の半導体層１１１を接地した場合におけるＩ−Ｖ特性である。
【００９１】
図２３では、第４の半導体層１２０及び第５の半導体層２２１がともに、ｎ型の半導体を用いた構造のものであるが、図２５に示すように、ｐ型の半導体を用いた構造のもの、図２６及び図２７に示すように、一方にｐ型、他方にｎ型の半導体を用いた構造のものであってもよい。これらの構造のダイオードにおいても図２４と同様のＩ−Ｖ特性を得ることができる。
【００９２】
図２５は、第１の半導体層１１１と第２の半導体層１１２との間には、量子準位を形成するｐ型の第４の半導体層２２２を設け、第２の半導体層１１２とバリア層１１４との間には、量子準位を形成するｐ型の第５の半導体層２２３を設けた構造のものである。
【００９３】
また、図２６は、第１の半導体層１１１と第２の半導体層１１２との間には、量子準位を形成するｎ型の第４の半導体層１２０を設け、第２の半導体層１１２とバリア層１１４との間には、量子準位を形成するｐ型の第５の半導体層２２３を設けた構造のものである。
【００９４】
また、図２７は、第１の半導体層１１１と第２の半導体層１１２との間には、量子準位を形成するｐ型の第４の半導体層２２２を設け、バリア層１１４と第３の半導体層１１３との間には、量子準位を形成するｎ型の第５の半導体層２２１を設けた構造のものである。
【００９５】
更には、図２８に示すように、第２の半導体層の厚さを約１０ｎｍと薄くすることによりホールの量子準位を形成したものであってもよい。具体的には、厚さが約１０ｎｍのｐ＋−ＧａＡｓＳｂにより第２の半導体層２３０を形成し、バリア層１１４と第３の半導体層１１３との間には、量子準位を形成するｎ型の第５の半導体層２２１を形成する。この構造のダイオードでは、第２の半導体層２３０において量子準位が形成されるとともに、第５の半導体層２２１においても量子準位が形成される。よって、第１の半導体層１１１と第２の半導体層２３０との間に第４の半導体層等を形成することなく、図２９に示すような負性抵抗が２回出現するダイオードを形成することができる。
【００９６】
尚、上記以外の内容については、第３の実施の形態と同様である。
【００９７】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００９８】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
第１の導電型の第１の半導体層と、
第２の導電型の第２の半導体層と、
第１の導電型の第３の半導体層と、
を有し、前記第２の半導体層は、前記第１の半導体層と前記第３の半導体層との間に形成されており、前記第１の半導体層と前記第２の半導体層とは接しているものであって、
前記第１の半導体層の伝導帯下端のエネルギーＥＣ１は、前記第２の半導体層の価電子帯上端のエネルギーＥＶ２よりも低く、
前記第２の半導体層の価電子帯上端のエネルギーＥＶ２と、前記第３の半導体層の伝導帯下端のエネルギーＥＣ３とは略同じであることを特徴とする半導体装置。
（付記２）
前記第２の半導体層には、量子準位が形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
第１の導電型の第１の半導体層と、
第２の導電型の第２の半導体層と、
第１の導電型の第３の半導体層と、
第１又は第２の導電型の第４の半導体層と、
を有し、前記第２の半導体層は前記第１の半導体層と前記第３の半導体層との間に形成されており、前記第４の半導体層は前記第１の半導体層と前記第２の半導体層との間に形成されているものであって、
前記第４の半導体層には量子準位が形成されており、
前記第１の半導体層の伝導帯下端のエネルギーＥＣ１は、前記第２の半導体層の価電子帯上端のエネルギーＥＶ２よりも低く、
前記第２の半導体層の価電子帯上端のエネルギーＥＶ２と、前記第３の半導体層の伝導帯下端のエネルギーＥＣ３とは略同じであることを特徴とする半導体装置。
（付記４）
前記第４の半導体層は、第１の導電型であり、
前記第４の半導体層の伝導帯下端のエネルギーＥＣ４は、前記第２の半導体層の価電子帯上端のエネルギーＥＶ２よりも低いことを特徴とする付記３に記載の半導体装置。
（付記５）
前記第４の半導体層は、ＩｎＡｓにより形成されているものであることを特徴とする付記４に記載の半導体装置。
（付記６）
前記第４の半導体層は、厚さが１０ｎｍ以下であることを特徴とする付記３から５のいずれかに記載の半導体装置。
（付記７）
前記第４の半導体層は、前記第１の半導体層よりもバンドギャップが狭いことを特徴とする付記３から６のいずれかに記載の半導体装置。
（付記８）
前記第２の半導体層と前記第３の半導体層の間には、第５の半導体層が設けられていることを特徴とする付記３から７のいずれかに記載の半導体装置。
（付記９）
前記第２の半導体層と前記第３の半導体層の間には、不純物元素がドープされていない半導体により形成されたバリア層が設けられており、
前記第５の半導体層は、第１の導電型であり、前記バリア層と前記第３の半導体層との間に設けられていることを特徴とする付記８に記載の半導体装置。
（付記１０）
前記第５の半導体層は、ＩｎＧａＡｓにより形成されているものであることを特徴とする付記９に記載の半導体装置。
（付記１１）
前記第５の半導体層は、厚さが１０ｎｍ以下であることを特徴とする付記８から１０のいずれかに記載の半導体装置。
（付記１２）
前記第２の半導体層と前記第３の半導体層との間には、不純物元素がドープされていない半導体により形成されたバリア層が設けられていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１３）
前記バリア層は、ＩｎＡｌＡｓにより形成されているものであることを特徴とする付記８から１２のいずれかに記載の半導体装置。
（付記１４）
フェルミ準位をＥｆとした場合に、
ＥＣ１＜Ｅｆ＜ＥＶ２
となるものであることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
前記第１の半導体層は、前記第３の半導体層よりも不純物元素が多くドープされていることを特徴とする付記１から１４のいずれかに記載の半導体装置。
（付記１６）
前記第１の導電型はｎ型であって、前記第２の導電型はｐ型であることを特徴とする付記１から１５のいずれかに記載の半導体装置。
（付記１７）
前記第１の半導体層は、ＩｎＧａＡｓにより形成されているものであることを特徴とする付記１から１６のいずれかに記載の半導体装置。
（付記１８）
前記第２の半導体層は、ＧａＡｓＳｂまたはＧａＳｂにより形成されているものであることを特徴とする付記１から１７のいずれかに記載の半導体装置。
（付記１９）
前記第３の半導体層は、ＩｎＧａＡｓにより形成されているものであることを特徴とする付記１から１８のいずれかに記載の半導体装置。
（付記２０）
前記第１の半導体層には第１の電極が接続され、前記第３の半導体層には第２の電極が接続されており、
前記第１の電極はダイオードの一方の電極であり、前記第２の電極はダイオードの他方の電極であることを特徴とする付記１から１９のいずれかに記載の半導体装置。
【符号の説明】
【００９９】
１１        第１の半導体層
１２        第２の半導体層
１３        第３の半導体層
１４        バリア層
５１        ＩｎＰ基板
５２        ｉ−ＩｎＡｌＡｓバッファー層
５３        ｉ−ＩｎＧａＡｓコンタクト層
５４        ｎ−ＩｎＰ層
６０        素子分離領域
７１        第１の電極
７２        第２の電極
８０        ＷＳｉ層
８１        第１の電極
８２        第２の電極
１１１      第１の半導体層
１１２      第２の半導体層
１１３      第３の半導体層
１１４      バリア層
１２０      第４の半導体層
【図１】
0005790262.tif 000002
【図２】
0005790262.tif 000003
【図３】
0005790262.tif 000004
【図４】
0005790262.tif 000005
【図５】
0005790262.tif 000006
【図６】
0005790262.tif 000007
【図７】
0005790262.tif 000008
【図８】
0005790262.tif 000009
【図９】
0005790262.tif 000010
【図１０】
0005790262.tif 000011
【図１１】
0005790262.tif 000012
【図１２】
0005790262.tif 000013
【図１３】
0005790262.tif 000014
【図１４】
0005790262.tif 000015
【図１５】
0005790262.tif 000016
【図１６】
0005790262.tif 000017
【図１７】
0005790262.tif 000018
【図１８】
0005790262.tif 000019
【図１９】
0005790262.tif 000020
【図２０】
0005790262.tif 000021
【図２１】
0005790262.tif 000022
【図２２】
0005790262.tif 000023
【図２３】
0005790262.tif 000024
【図２４】
0005790262.tif 000025
【図２５】
0005790262.tif 000026
【図２６】
0005790262.tif 000027
【図２７】
0005790262.tif 000028
【図２８】
0005790262.tif 000029
【図２９】
0005790262.tif 000030