(57)【特許請求の範囲】
【請求項１】
物理的蒸着装置内の、チタン酸ジルコン酸鉛（ＰＺＴ）から成るスパッタリングターゲットを含む陰極に、高周波信号を印加する工程と、
前記物理的蒸着装置内の、基板を支持するチャックを、直列接続されたキャパシタ及びインダクタのみから成るインピーダンス整合回路網に電気的に接続する工程と、
前記スパッタリングターゲットからの材料を前記基板上に堆積する工程と、
を含み、
前記インダクタのインダクタンスは３００μＨ以上６００μＨ以下であり、
前記インピーダンス整合回路網の共振周波数は、５ＭＨｚ以上１００ＭＨｚ以下であると共に、前記陰極に印加される前記高周波信号の周波数よりも１ＭＨｚ以上２ＭＨｚ以下だけ低い又は高い、
物理的蒸着方法。
【請求項２】
正の自己バイアス直流電圧を前記基板に生じさせるように前記キャパシタのキャパシタンスを選択又は調整する工程を更に含む、請求項１に記載の物理的蒸着方法。
【請求項３】
前記キャパシタの前記キャパシタンスを選択又は調整する工程は、前記キャパシタンスを１０ｐＦ以上１２００ｐＦ以下であるように選択又は調整する工程を含む、請求項２に記載の物理的蒸着方法。
【請求項４】
前記正の自己バイアス直流電圧は１０Ｖ以上１００Ｖ以下である、請求項２又は３に記載の物理的蒸着方法。
【請求項５】
前記正の自己バイアス直流電圧は６０Ｖ以上７５Ｖ以下である、請求項４に記載の物理的蒸着方法。
【請求項６】
前記高周波信号は１０００Ｗ以上５０００Ｗ以下の高周波電力を有する、請求項１乃至５のいずれかに記載の物理的蒸着方法。
【請求項７】
前記スパッタリングターゲットからの材料を前記基板上に堆積する工程は、２０００Å以上１０μｍ以下の厚さを有する薄膜を形成する工程を含む、請求項１乃至６のいずれかに記載の物理的蒸着方法。
【請求項８】
前記薄膜は２μｍ以上４μｍ以下の厚さを有する、請求項７に記載の物理的蒸着方法。
【請求項９】
前記スパッタリングターゲットからの材料を前記基板上に堆積する工程は、（１００）結晶構造を有する薄膜を形成する工程を含む、請求項１乃至８のいずれかに記載の物理的蒸着方法。
【請求項１０】
側壁を有する真空チャンバと、
前記真空チャンバ内にあり、チタン酸ジルコン酸鉛（ＰＺＴ）から成るスパッタリングターゲットを含むように構成された陰極と、
前記陰極に高周波信号を印加するように構成された高周波電源と、
前記真空チャンバの前記側壁の内側にあり前記側壁に電気的に接続された陽極と、
前記真空チャンバ内にあり、基板を支持するように構成されたチャックと、
直列接続されたキャパシタ及びインダクタのみから成り、前記チャックをグランドに電気的に接続する、インピーダンス整合回路網と、
を含み、
前記インダクタのインダクタンスは３００μＨ以上６００μＨ以下であり、
前記インピーダンス整合回路網の共振周波数は、５ＭＨｚ以上１００ＭＨｚ以下であると共に、前記陰極に印加される前記高周波信号の周波数よりも１ＭＨｚ以上２ＭＨｚ以下だけ低い又は高い、
物理的蒸着装置。
【請求項１１】
前記インダクタは前記キャパシタと前記チャックとの間に接続される、請求項１０に記載の物理的蒸着装置。
【請求項１２】
前記キャパシタは前記インダクタとグランドとの間に接続される、請求項１０又は１１に記載の物理的蒸着装置。
【請求項１３】
前記キャパシタのキャパシタンスは１０ｐＦ以上１２００ｐＦ以下である、請求項１０乃至１２のいずれかに記載の物理的蒸着装置。
【請求項１４】
前記陰極はマグネトロンアセンブリを更に含む、請求項１０乃至１３のいずれかに記載の物理的蒸着装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に高周波（ＲＦ）スパッタリング物理的蒸着法（ＰＶＤ）に関する。
【背景技術】
【０００２】
高周波スパッタリングＰＶＤは、基板上に薄膜を堆積する方法である。基板は、真空チャンバ内に、ＲＦ電源に接続されたターゲットに対向して置かれる。ＲＦ電力の印加が開始されると、プラズマが形成される。正のガスイオンが、ターゲット表面に引き寄せられてターゲットに衝突し、運動量移動によりターゲット原子をはじき飛ばす。はじき飛ばされたターゲット原子は、基板上に堆積して薄膜層を形成する。物理的蒸着を行う間、堆積される薄膜の特性を制御することが重要になる場合がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００３／００４２１３１号明細書
【特許文献２】米国特許出願公開第２００３／０１８０４５０号明細書
【特許文献３】米国特許出願公開第２００６／０１６９５８２号明細書
【特許文献４】米国特許出願公開第２００７／０２１８６２３号明細書
【特許文献５】米国特許出願公開第２００８／００８３６１１号明細書
【特許文献６】米国特許出願公開第２００８／０２３１６６７号明細書
【特許文献７】米国特許出願公開第２０１０／０１４１７０９号明細書
【特許文献８】米国特許出願公開第２０１０／０１４７６８０号明細書
【特許文献９】米国特許出願公開第２０１０／０１４７６８１号明細書
【特許文献１０】米国特許出願公開第２０１０／０２０６７１３号明細書
【特許文献１１】米国特許出願公開第２０１０／０２０６７１４号明細書
【特許文献１２】米国特許出願公開第２０１０／０２０６７１８号明細書
【特許文献１３】米国特許出願公開第２０１０／０２１３７９５号明細書
【特許文献１４】米国特許第３，６１７，４５９号明細書
【特許文献１５】米国特許第４，０３６，７２３号明細書
【特許文献１６】米国特許第４，５８４，０７９号明細書
【特許文献１７】米国特許第４，６２２，１２２号明細書
【特許文献１８】米国特許第４，８５７，４７７号明細書
【特許文献１９】米国特許第５，２５８，３３２号明細書
【特許文献２０】米国特許第５，９１０，８８６号明細書
【特許文献２１】米国特許第５，９８６，８７５号明細書
【特許文献２２】米国特許第６，３８７，２２５号明細書
【特許文献２３】米国特許第６，４７１，８３０号明細書
【特許文献２４】米国特許第６，５７９，４２６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基板上に薄膜を生成するためにＲＦ物理的蒸着又はスパッタリングが使用される場合、堆積膜の特性を制御することが難しいことがある。
【０００５】
本発明は、高周波同調基板バイアス物理的蒸着装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一般に、一態様では、物理的蒸着方法は、物理的蒸着装置内の、スパッタリングターゲットを含む陰極に、高周波信号を印加する工程と、物理的蒸着装置内の、基板を支持するチャックを、直列接続されたキャパシタ及びインダクタのみから成るインピーダンス整合回路網に電気的に接続する工程と、スパッタリングターゲットからの材料を基板上に堆積する工程と、を含む。
【０００７】
実施形態は、以下の特徴のうちの一つ又は複数を含むことができる。キャパシタのキャパシタンスは、正の自己バイアス直流電圧を基板に生じさせるように選択又は調整されてもよい。キャパシタのキャパシタンスを選択又は調整する工程は、キャパシタンスを１０ｐＦ以上１２００ｐＦ以下であるように選択又は調整する工程を含んでもよい。インダクタのインダクタンスは３００μＨ以上６００μＨ以下であってもよい。正の自己バイアス直流電圧は１０Ｖ以上１００Ｖ以下、例えば、６０Ｖ以上７５Ｖ以下であってもよい。高周波信号は１０００Ｗ以上５０００Ｗ以下の高周波電力を有してもよい。スパッタリングターゲットは、誘電体材料、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）を含んでもよい。スパッタリングターゲットからの材料を基板上に堆積する工程は、２０００Å以上１０μｍ以下の厚さを有する薄膜を形成する工程を含んでもよい。薄膜は２μｍ以上４μｍ以下の厚さを有してもよい。スパッタリングターゲットからの材料を基板上に堆積する工程は、（１００）結晶構造を有する薄膜を形成する工程を含んでもよい。
【０００８】
一般に、別の態様では、物理的蒸着装置は、側壁を有する真空チャンバと、真空チャンバ内にあり、スパッタリングターゲットを含むように構成された陰極と、陰極に高周波信号を印加するように構成された高周波電源と、真空チャンバの側壁の内側にあり側壁に電気的に接続された陽極と、真空チャンバ内にあり、基板を支持するように構成されたチャックと、直列接続されたキャパシタ及びインダクタのみから成り、チャックをグランドに電気的に接続する、インピーダンス整合回路網と、を含む。
【０００９】
実施形態は、以下の特徴のうちの一つ又は複数を含むことができる。インダクタはキャパシタとチャックとの間に接続されてもよい。キャパシタはインダクタとグランドとの間に接続されてもよい。キャパシタのキャパシタンスは１０ｐＦ以上１２００ｐＦ以下であってもよい。インダクタのインダクタンスは３００μＨ以上６００μＨ以下であってもよい。スパッタリングターゲットは、誘電体材料、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）を含んでもよい。陰極はマグネトロンアセンブリを更に含んでもよい。インピーダンス整合回路網の共振周波数は、陰極に印加される高周波信号の周波数よりも１ＭＨｚ以上２ＭＨｚ程度低くてもよい。インピーダンス整合回路網の共振周波数は、陰極に印加される高周波信号の周波数よりも１ＭＨｚ以上２ＭＨｚ程度高くてもよい。
【００１０】
簡略化されたＬＣ回路は、安定性が高く、所望のバイアスを付与するように同調しやすいものであることができる。また、簡略化されたＬＣ回路は、部品数が少ないので変動の発生源が少なくなり、同調の一貫性が改善されうる。更に、簡略化されたＬＣ回路は、単一の電流経路を有しているので、環電流を生じないであろう。
【００１１】
インピーダンス回路網をチャックに接続することによって正の自己バイアスＤＣ電圧を発生させると、その結果、例えば１０００以上１７００以下の誘電率、高いｄ３１定数及び高い絶縁破壊強度を有するＰＺＴ薄膜などの、有利な誘電特性及び圧電特性を有する薄膜を形成することができる。同様に、インピーダンス整合回路網を使用して負の自己バイアスを発生させることは、堆積された薄膜、特にＰＺＴ薄膜の再スパッタリング又はエッチングを行うために有効な場合がある。
【００１２】
一つ又は複数の実施形態の詳細が、添付図面及び以下の説明に記載される。他の特徴、態様及び利点は、本説明、図面及び請求項から明らかになる。
【図面の簡単な説明】
【００１３】
【図１】インピーダンス整合回路網を含む物理的蒸着装置の実施形態の断面の概略図である。
【図２Ａ】図１の延長された陽極の拡大図である。
【図２Ｂ】図２Ａの延長された陽極の斜視図である。
【図３】インピーダンス整合回路網と延長された拡張シールドとを含む物理的蒸着装置の実施形態の断面の概略図である。
【図４Ａ】図３の延長された陽極の拡大図である。
【図４Ｂ】図４Ａの延長された陽極の上面の概略図である。
【図５】チャック及び陰極についての自己バイアスＤＣ電圧対アルゴン流の例示的なグラフである。
【図６】チャックに接続されたインピーダンス整合回路網を有する物理的蒸着装置を使用して基板上に薄膜を蒸着する処理の例示的フローチャートである。
【００１４】
様々な図面中の類似の参照番号及び指示記号は、類似の要素を示す。
【発明を実施するための形態】
【００１５】
基板上に薄膜を生成するためにＲＦ物理的蒸着又はスパッタリングが使用される場合、堆積膜の特性を制御することが難しいことがある。例えば、インピーダンス整合回路網を介してチャックをグランドに接続することによって、基板のＤＣ自己バイアスを変化させて、薄膜の特性をより適切に制御することができる。
【００１６】
図１に示すように、物理的蒸着装置１００は、真空チャンバ１０２を含むことできる。真空チャンバ１０２は、円筒状であって、側壁１５２、上面１５４及び底面１５６を有することができる。マグネトロンアセンブリ１１８が、真空チャンバ１０２の上部に位置することができる。マグネトロンアセンブリ１１８は、交番磁極を有する一組の磁石を含むことができる。マグネトロンアセンブリ１１８は、静止していてもよいし、真空チャンバ１０２の半径に垂直な軸を中心に回転してもよい。物理的蒸着装置１００は、ＲＦ電源１０４と、ＲＦ電源１０４のインピーダンスを真空チャンバ１０２のインピーダンスと整合させることができる対応する負荷整合回路網と、を更に含むことができる。
【００１７】
陰極アセンブリ１０６が、真空チャンバ１０２内に、真空チャンバ１０２の上面１５４の近傍に収容されることができる。陰極アセンブリ１０６は、金属の受け板（不図示）に接続可能なターゲット１２６を含むことができる。ターゲット１２６は、通常、円形で外端１６０を有することができる。ターゲットは、例えばチタン酸ジルコン酸鉛（ＰＺＴ）から作製されることができる。陰極１０６は、ＲＦ電源１０４によってＲＦ電力が印加される際にＲＦ電流の電極として機能することができる。陰極アセンブリ１０６は、絶縁体リング１５０によって真空チャンバ１０２から電気的に絶縁されることができる。
【００１８】
一つ又は複数の基板を支持するための基板支持体又はチャック１１０が、真空チャンバ１０２内に、真空チャンバ１０２の底面１５６の近傍に（しかし底面１５６上に離間して）収容されることができる。チャック１１０は、ＰＶＤ処理中に基板１１６を薄膜で被覆することができるように基板１１６を保持するように構成された基板クランプ板等の基板保持機構１２２を含むことができる。基板１１６は、例えば微小電気機械システム（ＭＥＭＳ）ウエハであることができる。温度制御器（不図示）が、例えば、基板１１６の温度を、２５℃以上８００℃以下、例えば６５０℃以上７００℃以下の所定温度に維持するためにチャック１１０上に配置されることができる。
【００１９】
図１に示す一実施形態では、チャック１１０はインピーダンス整合回路網１０７を介してグランドに電気的に接続されることができる。チャック１１０それ自体は、インピーダンス整合回路網１０７の特性に応じて、グランドから絶縁されるか浮遊状態にあると考えることができる。例えば、チャック１１０は、ＤＣ電流についてはグランドから絶縁されつつＲＦ電流についてはグランドに電気的に接続されることができ、ＲＦインピーダンスは回路要素のインダクタンス及びキャパシタンスに依存する。いかなる二次的ＲＦ電源もチャック１１０に接続されない。入力端子１０９が、インピーダンス整合回路網１０７をチャック１１０に電気的に接続することができる。
【００２０】
インピーダンス整合回路網１０７は、可変同調キャパシタ１１１及びインダクタ１１３を含むことができる。可変同調キャパシタ１１１とインダクタ１１３とは、直列に接続されることができる。可変同調キャパシタ１１１は、グランドに電気的に接続されることができる。インダクタ１１３は、入力端子１０９と可変同調キャパシタ１１１との間に電気的に接続されることができる。インダクタ１１３は、約３００マイクロヘンリー（μＨ）以上６００μＨ以下のインダクタンスを有することができる。インピーダンス整合回路網１０７は、約５ＭＨｚ以上１００ＭＨｚ以下の周波数に同調させることができる。
【００２１】
いくつかの実施形態では、インピーダンス整合回路網１０７は、可変同調キャパシタ１１１及びインダクタ１１３のみから成る。インピーダンス整合回路網１０７が追加の電気的要素を含むことは物理的蒸着装置１００の電気的性能の変動を発生させる要素を追加することになる可能性があるが、可変同調キャパシタ１１１及びインダクタ１１３のみを備える簡略化されたＬＣ回路は、安定性が高く、所望のバイアスを付与するように同調しやすいものであることができる。更に、簡略化されたＬＣ回路は、入力端子１０９からグランドへの単一の電流経路を有しているので、環電流を生じないであろう。
【００２２】
陽極１０８も、真空チャンバ１０２内に収容されることができる。陽極１０８は、ＲＦ電流の戻り経路を用意するように陰極１０６の対向電極となることができる。いくつかの実施形態では、陽極１０８とチャック１１０とが同一部品であることができる。しかしながら他の実施形態では、ここに説明するように、陽極１０８は、チャック１１０が浮遊電位又は陽極１０８と異なる電位に保持されるように、チャック１１０から電気的に絶縁されることができる。陽極１０８は、真空チャンバ側壁１５２にグランド（即ち、この場合は真空チャンバ側壁１５２に電気的に接続）されることができる（陽極１０８がグランドに実際に接続される必要はない）。
【００２３】
図１、２Ａ及び２Ｂに示すように、陽極１０８は、環状体３０２を有することができ、環状体３０２から内向きに突出する環状フランジ３０４によって延長されることができる。環状フランジ３０４は、ＰＶＤ処理中にプラズマを保持することができる所望の放電空間１２８（図１を参照）を画定することができる。図２Ａ及び２Ｂに示すように、環状体３０２は、上側部分３０６と下側部分３０８とを含むことができる。上側部分３０６は、下側部分３０８よりも陰極１０６の近くにあることができる。上側部分３０６と真空チャンバ１０２の上面１５４との間の間隔１４８（図１を参照）は、その間のプラズマ形成を防止するように構成されることができる。
【００２４】
図２Ａに示すように、陽極１０８の上側部分３０６の最上部３２０は、真空チャンバ１０２の上面１５４から鉛直方向に延びることができる（最上部３２０は、例えば円筒であることができる）。最上部３２０は、ターゲット１２６の外端１６０に平行であることができ、それを取り囲むことができる。上側部分３０６の底部３２２は、最上部３２０の下端において内面から内向きに（例えば垂直方向に）延びることができる。底部３２２は、例えば水平リングとして実質的に水平方向に内向きに延びることができる。リング３２２の内側半径は、ターゲット１２６の外端１６０とほぼ同じ半径を有することができる。下側部分３０８は、底部３２２の下面及び内端から延びることができる。下側部分３０８は、底部３２２から垂直に延びることができ、例えば円筒として、鉛直方向に延びることができる。円筒の内壁は、ターゲット１２６の外端１６０とほぼ同じ半径を有することができる。図示しないが、別の突起部が、シールド１２４の上側部分を配置するための間隙が形成されるように、底部３２２の外端近傍の下面から下方に延びることができる。
【００２５】
環状フランジ３０４は、フランジの少なくとも一部がターゲット１２６の下に延びるように、下側部分３０８から内向きに突出することができる。図１に示すように、陰極１０６に近いフランジ３０４の半径が陰極１０６から遠いフランジ３０４の半径より大きくなるように、即ちフランジが漏斗形状を有することができるように、フランジ３０４は環状体３０２から内向きに下方に延びることができる。或いは、図３に示すように、フランジ３０４は、環状体３０２から水平方向に延びることができる。いくつかの実施形態では、フランジ３０４は、下側部分３０８の最下端から延びる。
【００２６】
環状開口部３１０（図２Ｂ参照）は、ＰＶＤ処理中に基板１１６に実質的に影を落とさないように、即ち基板１１６の上面全体が薄膜で被覆されるように、チャック１１０とほぼ同じ半径を有することができる。
【００２７】
真空チャンバ１０２は、真空チャンバ１０２の側壁を薄膜材で被覆されることから保護するために、ＲＦシールド１２４を更に含むことができる。シールド１２４は、例えば非磁性ステンレス鋼又はアルミニウムから作製されることができ、真空チャンバ１０２の側壁１５２にグランドされることができる。
【００２８】
いくつかの実施態様では、図１に示すように、シールド１２４は、鉛直方向に（例えば円筒状に）延びる環状体４０２を含むことができる。水平方向に延びるフランジ１４６が、環状体４０２の下端から内向きに延びることができる。水平方向に延びるフランジ１４６は、真空チャンバ１０２の底部近傍に配置されることができ、陽極１０８の下側部分３０８を取り囲みそれと部分的に鉛直方向に重なるようにフランジ３０４を越えて延びることができる。いくつかの実施形態では、鉛直方向に延びるフランジ１４６は、陽極１０８の下側部分３０８と基板保持機構１２２との間の間隙内に延びることができる。フランジ１４６は、基板保持機構１２２と部分的に水平方向に重なることができる。
【００２９】
シールド１２４の環状フランジ１４６の内側の環状開口部４０６（図４Ｂを参照）は、基板１１６に実質的に影を落とさないように、チャックとほぼ同じ半径を有することができる。所望の放電空間１２８から処理ガスが排気されることができるようにするために、間隙１３２がシールド１２４と陽極１０８との間に存在することができる。
【００３０】
いくつかの実施形態では、図３、４Ａ及び４Ｂに示すように、シールドは、一組の同心環状突起４０４が環状フランジ１４６から例えば陰極１０６に向けて突出するように延ばされることができる。環状突起４０４は、環状体４０２と平行に延びることができる。図３、４Ａ及び４Ｂに示すように、各環状突起４０４の高さは、真空チャンバ１０２の中心から側壁１５２の方へ半径に沿って増すことができる。環状体４０２は、各環状突起４０４の高さよりも高い高さを有することができる。
【００３１】
物理的蒸着装置１００は、陽極１０８とシールド１２４とを直接接続する導電体１３０（例えばストラップ）を更に含むことができる。導電体１３０は、可撓性であることができ、陽極１０８とシールド１２４との間にガスの流れを許容するように構成されることができる。例えば、導電体１３０は、メッシュ又はワイヤストラップであることができる。導電体１３０は、例えば銅又はアルミニウムで作製されることができる。
【００３２】
陽極１０８とシールド１２４との間に、多くの接続部が存在することができる。例えば、導電体１３０は陽極１０８とシールド１２４とに少なくとも４点で接続されることができる。導電体１３０は、陽極１０８の下面とシールド１２４の最上部との間に接続されることができる。導電体１３０は、陽極１０８の最上部とシールド１２４の外面との間にも接続されることができる。
【００３３】
物理的蒸着装置１００は、二次的チャンバシールド１３４を更に含むことができる。チャンバシールドは、例えば非磁性ステンレス鋼又はアルミニウムから作製されることができる。チャンバシールドの上部は、陽極１０８と真空チャンバ１０２の側壁１５２との間に配置されることができる。チャンバシールド１３４の下部は、真空チャンバ１０２の側壁とシールド１２４との間に配置されることができる。チャンバシールド１３４は、シールド１２４及び／又は陽極１０８と同心であることができ、それらを取り囲むことができる。チャンバシールド１３４の高さは、シールド１２４の高さ以上であることができる。チャンバシールド１３４は、鉛直環状体１４２と、環状体１４２から（例えば鉛直環状体１４２の下端から）内向きに延びる環状フランジ１４４（図１に示されている）と、を含むことができる。チャンバシールド１３４の環状フランジ１４４は、シールド１２４の環状フランジ１４６の下に延びることができるが、環状フランジ１４６よりも短い半径方向長さを有することができる。環状フランジ１４４は、チャック１１０よりもチャンバの底部の近くにあることができる。チャンバシールドのフランジ１４４の内端は、チャック１１０の外端と鉛直方向に位置合わせされることができる。
【００３４】
物理的蒸着装置１００は、処理ガス入口１１２、処理ガス制御装置（不図示）、真空出口１１４、圧力測定装置及び制御装置（不図示）及び真空ポンプ（不図示）を更に含むことができる。チャンバシールド１３４は、処理ガスが真空チャンバ１０２へ送り込まれると共に真空チャンバ１０２から送り出されることがなおもできるように構成されることができる。例えば、チャンバシールド１３４は、処理ガス入口１１２又は真空出口１１４を覆わないように十分に短くてよい。或いは、チャンバシールド１３４は、処理ガス入口１１２及び真空出口１１４の場所に対応する位置に孔（不図示）を有してもよい。更に、チャンバシールド１３４は、個別に着脱可能であり、容易に洗浄可能で、長期間再利用可能である。
【００３５】
チャンバシールド１３４は、導電体１３６によってシールド１２４に電気的に接続されることができる。導電体１３６は、導電体１３０と同様な材質及び形状であることができる。したがって、導電体１３６は、シールド１２４とチャンバシールド１３４との間にガスの流れを許容するように構成されることができる。同様に、導電体１３６は、メッシュで構成されることができ、一つ又は複数のストラップであることができ、銅又はアルミニウムから成ることができる。また、導電体１３６は、シールド１２４の底面とチャンバシールド１３４の内面との間に接続されることができる。
【００３６】
スパッタリング又はＰＶＤ処理中、アルゴン及び酸素等のガスが、処理ガス入口１１２を介して、１０〜２００ｓｃｃｍ／０．２〜４ｓｃｃｍ、例えば１０〜６０ｓｃｃｍ／０．５〜２ｓｃｃｍの流量で供給される。真空ポンプ（不図示）は、真空出口１１４を介して、例えば１０−７トル以下の基礎真空と、例えば０．５ミリトル〜２０ミリトル、特に例えば４ミリトルのプラズマ動作圧力と、を維持する。ＲＦ電源１０４から５００Ｗ以上５０００Ｗ以下程度、例えば２０００Ｗ以上４０００Ｗ以下、又は３０００Ｗ、のＲＦ電力が陰極アセンブリ１０６に印加されると、ターゲット１２６が負にバイアスされ陽極１０８が正にバイアスされて、陰極１０６と陽極１０８との間の所望の放電空間１２８内にプラズマが形成される。マグネトロンアセンブリ１１８は、陰極１０６の前面及びその近傍において、例えば５０ガウス以上４００ガウス以下、例えば２００ガウス以上３００ガウス以下の磁界を生成する。磁界は、電子をターゲット１２６の前面と平行な螺旋運動に閉じ込める。
【００３７】
ターゲット１２６上の負の自己バイアスＤＣ電圧は、磁界によってターゲット１２６の表面近傍に閉じ込められた電子と共に、プラズマの活性化陽イオンによってターゲット１２６に衝撃を与えることを促進する。運動量移動は、ＰＺＴ分子等の中性ターゲット材をターゲット１２６から移動させ基板１１６上に堆積させて、基板１１６上に薄膜を生成する。結果として得られる薄膜は、２０００Å以上１０μｍ以下、例えば２μｍ以上４μｍ以下の厚さを有することができる。
【００３８】
図１及び３に示す実施形態では、ＲＦ電源１０４の電力が陰極１０６に印加されてインピーダンス整合回路網１０７がチャック１１０に接続されている場合、ＤＣ自己バイアスが基板に生じることができる。可変同調キャパシタ１１１のキャパシタンスは、所望のＤＣ自己バイアスを基板に生じさせるように、例えば１０ｐＦ以上１２００ｐＦ以下に選択又は調整されることができる。上述の実施形態では、基板は、結果として例えば−３００Ｖ以上＋３００Ｖ以下、特には−１００Ｖ以上＋１００Ｖ以下の負、正又は零の電荷を有することができる。
【００３９】
一例として、基板の正の自己バイアス対ガス流量のグラフを図５に示す。
【００４０】
ＤＣ自己バイアスの電荷は、インピーダンス整合回路網１０７のインピーダンスに加えて、基板１１６に供給されるＲＦ電力の量によって制御されることができる。一般に、インピーダンス整合回路網１０７によって正のＤＣ自己バイアスを得るためには、共振周波数を臨界共振周波数よりも少し低い値に設定しなければならない。例えば、共振周波数は、臨界共振周波数よりも１ＭＨｚ以上２ＭＨｚ以下だけ低い周波数に設定することができる。陰極に供給されるＲＦ電力の周波数は、臨界共振周波数と同じ、例えば、１３．５６ＭＨｚであることができる。インピーダンス整合回路網１０７の共振周波数が臨界共振周波数よりも少し低い周波数に設定されている場合は、１０Ｖ以上１００Ｖ以下、例えば６０Ｖの正のＤＣ自己バイアスを基板１１６に発生させることができる。一方、インピーダンス整合回路網１０７がターゲットのＲＦ周波数と同じか近過ぎる共振周波数を有していると、バイアスＤＣ電圧が正負間で発振する不安定な状態を引き起こすことがあるので、インピーダンス整合回路網１０７はそのように設定されてはならない。
【００４１】
正の電圧は、電子をプラズマから基板１１６の表面へと引き付けて加速させる。十分なエネルギーを有するこれらの電子が、スパッタされた材料の特性を変化させるが、電子の運動量は小さいので、実質的な再スパッタリングを起こすことはない。更に、正の電圧は、プラズマイオンが基板１１６の表面に衝撃を与えることを防ぐことができ、したがって表面のエッチングを回避することができる。
【００４２】
負の電圧は、プラズマイオンを基板１１６の表面へと引き付けて加速させることができ、それにより表面の再スパッタリングを行うことができる。再スパッタリングは、例えば、基板表面をエッチングするために有益であることができる。チャンバ構成、ガスの組成並びに流量、圧力、磁場及び電圧等の所与の実施態様について、正又は負の自己バイアス電圧を生成するのに必要なＲＦ電力及びインピーダンス整合回路網１０７内の要素のインピーダンス値を得るために実験が必要とされる場合がある。
【００４３】
図１及び３の装置を使用して薄膜を形成するプロセスのフローチャートを、図６に示す。高周波信号が、物理的蒸着装置内の陰極に印加される（工程６１０）。陰極は、スパッタリングターゲットを含む。物理的蒸着装置内の、基板を支持するチャックが、インピーダンス整合回路網に電気的に接続される（工程６１２）。インピーダンス整合回路網は、インダクタ及びキャパシタのみから成る。スパッタリングターゲットからの材料が、基板上に堆積される（工程６１４）。図６には示していないが、このプロセスは、正の自己バイアスＤＣ電圧を基板に生じさせるように、キャパシタのキャパシタンスを選択又は調整する工程を更に含むことができる。
【００４４】
物理的蒸着装置における何らかのインピーダンス整合回路網の使用は、ＰＺＴ薄膜等の圧電薄膜の生成に特に有利であることができる。特に、ＰＺＴ等の誘電体材料には外部ＤＣバイアスを直接印加することができないので、基板又は堆積膜に間接的なバイアスを生じさせるためにインピーダンス整合回路網１０７を使用することは有利である。更に、インピーダンス整合回路網１０７は、基板１１６と所望の放電空間１２８との間の暗部空間内の電界強度を変更することができ、これにより堆積プロセスの再スパッタリング効果を変えることができる。対照的に、基板への直接的なバイアスは、システム全体の電位をターゲット及び／又は基板の両方に対するオフセット値に変えることができるものの、基板１１６と所望の放電空間１２８との間の暗部空間を変更することはできない。
【００４５】
ここに説明するように基板が正のＤＣ自己バイアスを有する物理的蒸着装置を使用してＰＺＴ膜をスパッタすると、基板の表面に引き付けられる電子が電子加熱を引き起こすことができ、これにより薄膜原子の移動度を上げることができる。更に、表面上の電子は、表面からプラズマイオンを排斥して表面の再スパッタリングを回避する助けとなることができる。その結果、好ましい構造を有する膜、例えば（１００）結晶構造を有する薄膜を形成することができる。正のＤＣ自己バイアスを有する基板上にスパッタされたこのような膜、例えばペロブスカイトＰＺＴ（１００）／（２００）結晶方位を有するＰＺＴ膜は、有利な誘電特性及び圧電特性、例えば１０００以上１７００以下の誘電率、高いｄ３１定数（例えば、約２５０ｐｍ／Ｖ以上）及び高い絶縁破壊強度（例えば、１ＭＶ／ｃｍ以上）を有することができる。例えば、（１００）結晶方位を有するＰＺＴ薄膜は、インク分配装置のアクチュエータ等のＭＥＭＳデバイスとして使用されることができる。
【００４６】
多くの実施形態が説明された。それにもかかわらず、説明されている思想及び範囲を逸脱することなく他の様々な変更がなされ得ることが理解されるであろう。例えば、位置及び向きに関する用語（例えば、「最上部」、「鉛直」）が物理的蒸着装置内の部品の相対的位置及び向きを説明するために使用されているが、物理的蒸着装置自体は鉛直若しくは水平の向き又は他の向きで保持され得るということが理解されるべきである。別の例として、図６の例示的フローチャートの工程は、他の順序で実行されてもよく、いくつかの工程が除去されてもよく、他の工程が追加されてもよい。したがって、他の実施形態は以下の特許請求の範囲に含まれる。
【図１】
0005717783.tif 000002
【図２Ａ】
0005717783.tif 000003
【図２Ｂ】
0005717783.tif 000004
【図３】
0005717783.tif 000005
【図４Ａ】
0005717783.tif 000006
【図４Ｂ】
0005717783.tif 000007
【図５】
0005717783.tif 000008
【図６】
0005717783.tif 000009