(57)【特許請求の範囲】
【請求項１】
ベースバンド処理部が結合可能な第１端子と、
オーディオ処理部が結合可能な第２端子と、
上記第１端子を介して結合された上記ベースバンド処理部との間で圧縮データのやり取りを可能にする第１シリアルインタフェースと、
上記第１シリアルインタフェースによって取り込まれた音声信号を処理可能な音声処理部と、
発振器と、
ＰＣＭ通信用のクロック信号を形成するクロックジェネレータと、
上記クロックジェネレータで形成されたクロック信号を使用して、上記第２端子を介して結合された上記オーディオ処理部と、上記音声処理部との間で音声信号のＰＣＭ通信を可能にする第２シリアルインタフェースと、を含む情報処理装置であって、
上記第１シリアルインタフェースは、上記ベースバンド処理部から取り込まれる圧縮データが、予め設定されたデータ量に達する毎に、その状態を上記音声処理部に通知するための通知信号を形成する通知信号生成回路を含み、
上記音声処理部は、上記通知信号に基づいてネットワーク網同期信号を形成する同期信号生成回路を含み、
上記同期信号生成回路は、上記発振器が出力するクロックを、上記通知信号が出力されてから次の上記通知信号が出力されるまでの期間カウントし、当該カウント値に応じた周期で上記ネットワーク網同期信号を形成し、
上記クロックジェネレータは、上記同期信号生成回路で形成された上記ネットワーク網同期信号に基づいて上記ＰＣＭ通信用のクロック信号を形成することを特徴とする情報処理装置。
【請求項２】
上記第１シリアルインタフェースは、取り込まれた信号を先入れ先出し形式で出力可能なバッファと、
上記バッファにおける書き込み位置を示すポインタと、を含み、
上記通知信号生成回路は、所定の閾値を設定可能な第１閾値レジスタと、
上記ポインタによって示される書き込み位置が上記第１閾値レジスタの設定値に達した時点で上記通知信号をアサートする第１コンパレータと、を含む請求項１記載の情報処理装置。
【請求項３】
上記同期信号生成回路は、上記発振器のクロック信号をカウントすると共に上記通知信号によってリセットされるカウンタと、
上限値及び下限値を設定可能な第２閾値レジスタと、
上記カウンタのカウント値が上記第２閾値レジスタの上限値と上記下限値との間に入っているか否かを判別するための第２コンパレータと、
上記第２コンパレータの判別結果に基づいてパルス情報が設定されるパルス情報レジスタと、
上記パルス情報レジスタの設定値に応じた周波数で上記ネットワーク網同期信号を形成するパルスジェネレータロジックと、を含む請求項２記載の情報処理装置。
【請求項４】
上記音声処理部は、上記カウンタのカウント値が上記第２閾値レジスタの上限値と上記下限値との間に入っていない場合に、サンプル間引き処理又は無音データの埋め込み処理を実行する信号処理回路を含む請求項３記載の情報処理装置。
【請求項５】
上記クロックジェネレータは、上記パルスジェネレータロジックから出力された上記ネットワーク網同期信号と、上記ベースバンド処理部から出力された同期信号とを選択可能なセレクタと、
上記セレクタの出力に基づいて、音声信号の通信に用いられる同期信号を形成するクロック生成回路と、を含む請求項４記載の情報処理装置。
【請求項６】
上記第１端子は、上記ベースバンド処理部から上記同期信号を取り込むための第３端子を含み、
上記情報処理装置は、上記第３端子を介して上記ベースバンド処理部から上記同期信号が取り込まれない場合に、上記第３端子を、上記クロックジェネレータとは別の回路に接続可能なスイッチを含む請求項５記載の情報処理装置。
【請求項７】
請求項５記載の情報処理装置と、上記情報処理装置に結合されたベースバンド処理部と、上記情報処理装置に結合されたオーディオ処理部と、を含んで成る音声通話機能を備えた携帯端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理技術、さらには情報処理を行うための情報処理装置及びそれを含む携帯端末に関する。
【背景技術】
【０００２】
特許文献１には、画像データ及び音声データの特性を利用して低消費電力で画像データや音声データの再生処理を行う情報再生装置が記載されている。この情報再生装置によれば、受信した放送信号に含まれる時間情報を用いて制御されたカウントクロックに基づいて音声データをサンプリングするための音声再生用クロックの周波数を制御するようにしている。
【０００３】
特許文献２には、送信されたディジタル放送のパケットデータを受信する受信端末装置及び受信パケットデータをテープ状記録媒体に記録するパケットデータ記録装置が記載されている。この受信端末装置によれば、入力パケットの中からＰＣＲ識別用フラグを検出し、ＰＣＲ識別用フラグを有するパケットからＰＣＲを抽出し、これを２７ＭＨｚ位相同期ループ回路（ＰＬＬ）に供給し、エンコード時のシステムクロックと周波数の一致した時刻基準の同期信号２７ＭＨｚを発生させるようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１５０８０９号公報
【特許文献２】特開平０９−１８６６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
音声通話機能を備えた携帯端末は、音声信号の処理を行う音声処理部と、ベースバンド信号処理を行うベースバンド処理部と、無線周波数で送受信を行うＲＦ（Radio Frequency）部と、各種情報処理を行うためのマイクロコンピュータを含む。音声処理部、ベースバンド処理部、及びマイクロコンピュータは、それぞれＬＳＩ（Large Scale Integration）として提供され、部品実装基板に実装される。音声処理部とベースバンド処理部との間では、ＰＣＭ（Pulse Code Modulation）フォーマットによる音声信号がやり取りされる。音声処理部から伝達された音声信号はベースバンド処理部で圧縮されてからＲＦ部に伝達されてネットワーク網に送信される。またＲＦ部において、ネットワーク網から受信された信号は、ベースバンド処理部で伸張されてから音声処理部に伝達される。
【０００６】
このように音声処理部とベースバンド処理部との間で音声信号のやり取りを行う方式とは別に、音声処理部とベースバンド処理部との間にマイクロコンピュータを介在させ、上記ＰＣＭ信号の圧縮伸長処理を上記マイクロコンピュータで行うことが考えられる。この場合、ベースバンド処理部は、ＰＣＭ信号の圧縮伸長を行う必要が無いので、回路規模の縮小化を図ることができる。ＰＣＭ信号の圧縮伸長処理をマイクロコンピュータで行う方式について本願発明者が検討したところ、以下のような課題を見いだした。
【０００７】
ベースバンド処理部は、ネットワーク網に同期したクロック（例えば１３ＭＨｚ）で動作するため、ＰＣＭ信号の圧縮伸長処理をベースバンド処理部で行う場合には、必然的にネットワーク網に同期した圧縮伸長処理が行われる。しかしながらマイクロコンピュータは、ネットワーク網とは非同期のクロックで動作しているため、ＰＣＭ信号の圧縮伸長処理をマイクロコンピュータで行う場合には、ベースバンド処理部からマイクロコンピュータに２０ｍｓの同期信号を供給し、この同期信号を使ってマイクロコンピュータ内のクロック信号を補正する必要がある。従って、ＰＣＭ信号の圧縮伸長処理をマイクロコンピュータで行う場合には、組み合わせ可能なベースバンド処理部としては、ネットワーク網の同期信号が外部出力されるものに限定されてしまう。
【０００８】
本発明の目的は、ベースバンド処理部からネットワーク網の同期信号が出力されない場合においても、音声信号の伸長処理を実行可能な情報処理装置、及びそれを備えた携帯端末を提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、ベースバンド処理部が結合可能な第１端子と、オーディオ処理部が結合可能な第２端子と、上記第１端子を介して結合された上記ベースバンド処理部との間で圧縮データのやり取りを可能にする第１シリアルインタフェースとを含んで上記情報処理装置を構成する。上記情報処理装置は、上記第１シリアルインタフェースによって取り込まれた音声信号を処理可能な音声処理部と、ＰＣＭ通信用のクロック信号を形成するクロックジェネレータと、上記クロックジェネレータで形成されたクロック信号を使用して、上記第２端子を介して結合された上記オーディオ処理部と、上記音声処理部との間で音声信号のＰＣＭ通信を可能にする第２シリアルインタフェースとを含む。このとき、上記第１シリアルインタフェースは、上記ベースバンド処理部から取り込まれるデータが、予め設定されたデータ量に達する毎に、その状態を上記音声処理部に通知するための通知信号を形成する通知信号生成回路を含む。上記音声処理部は、上記通知信号に基づいてネットワーク網同期信号を形成する同期信号生成回路を含む。上記クロックジェネレータは、上記同期信号生成回路で形成された上記ネットワーク網同期信号に基づいて上記ＰＣＭ通信用のクロック信号を形成する。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、ベースバンド処理部からネットワーク網の同期信号が出力されない場合においても、音声信号の伸長処理を実行可能な情報処理装置、及びそれを備えた携帯端末を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明にかかる情報処理装置の一例であるマイクロコンピュータを備えた携帯端末の構成例ブロック図である。
【図２】図１に示されるマイクロコンピュータにおける主要部の構成例ブロック図である。
【図３】図１に示されるマイクロコンピュータにおける主要部の動作タイミング図である。
【図４】図１に示されるマイクロコンピュータにおける主要部の動作タイミング図である。
【図５】図１に示されるマイクロコンピュータにおける主要部の動作タイミング図である。
【図６】図１に示されるマイクロコンピュータにおける主要部の動作タイミング図である。
【図７】図１に示されるマイクロコンピュータにおける主要部の動作タイミング図である。
【図８】図１に示される携帯端末における基本的な動作のフローチャートである。
【図９】本発明にかかる情報処理装置の一例であるマイクロコンピュータを備えた携帯端末の別の構成例ブロック図である。
【図１０】本発明にかかる情報処理装置の一例であるマイクロコンピュータを備えた携帯端末の別の構成例ブロック図である。
【発明を実施するための形態】
【００１５】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１６】
〔１〕本発明の代表的な実施の形態に係る情報処理装置（１）は、ベースバンド処理部（２３）が結合可能な第１端子（２９，３０）と、オーディオ処理部（２６）が結合可能な第２端子（３１〜３４）と、上記第１端子を介して結合された上記ベースバンド処理部との間で圧縮データのやり取りを可能にする第１シリアルインタフェース（１９）とを含む。さらに上記情報処理装置（１）は、上記第１シリアルインタフェースによって取り込まれた音声信号を処理可能な音声処理部（２０）と、ＰＣＭ通信用のクロック信号を形成するクロックジェネレータ（２１）と、上記クロックジェネレータで形成されたクロック信号を使用して、上記第２端子を介して結合された上記オーディオ処理部と、上記音声処理部との間で音声信号のＰＣＭ通信を可能にする第２シリアルインタフェース（２２）とを含む。このとき、上記第１シリアルインタフェースは、上記ベースバンド処理部から取り込まれるデータが、予め設定されたデータ量に達する毎に、その状態を上記音声処理部に通知するための通知信号を形成する通知信号生成回路（１９５）を含む。上記音声処理部は、上記通知信号に基づいてネットワーク網同期信号を形成する同期信号生成回路（２０５）を含む。上記クロックジェネレータは、上記同期信号生成回路で形成された上記ネットワーク網同期信号に基づいて上記ＰＣＭ通信用のクロック信号を形成する。
【００１７】
上記の構成によれば、通知信号生成回路は、上記ベースバンド処理部から取り込まれる圧縮データが、予め設定されたデータ量に達する毎に、その状態を上記音声処理部に通知するための通知信号を形成し、同期信号生成回路は、この通知信号に基づいてネットワーク網同期信号を形成する。このように上記ベースバンド処理部から取り込まれる圧縮データに基づいてネットワーク網同期信号を情報処理装置内で形成することができるので、ベースバンド処理部からネットワーク網の同期信号が出力されない場合においても、音声信号の伸長処理を実行することができる。このため、圧縮伸長処理を情報処理装置で行う場合において、組み合わせ可能なベースバンド処理部としては、ネットワーク網の同期信号を外部出力するものに限定されない。つまり、ネットワーク網の同期信号を外部出力しない仕様のベースバンド処理部であっても、上記情報処理装置に組み合わせることでシステム構築可能となる。
【００１８】
〔２〕上記〔１〕において、上記第１シリアルインタフェースは、取り込まれた信号を先入れ先出し形式で出力可能なバッファ（１９２）と、上記バッファにおける書き込み位置を示すポインタ（１９５３）とを含んで構成することができる。上記通知信号生成回路は、所定の閾値を設定可能な第１閾値レジスタ（１９５１）と、上記ポインタによって示される書き込み位置が上記第１閾値レジスタの設定値に達した時点で上記通知信号をアサートする第１コンパレータ（１９５２）とを含んで構成することができる。
【００１９】
〔３〕上記〔２〕において、上記同期信号生成回路には、所定のクロック信号をカウントすると共に上記通知信号によってリセットされるカウンタ（２０５１）と、上限値及び下限値を設定可能な第２閾値レジスタ（２０５３）と、上記カウンタのカウント値が上記第２閾値レジスタの上限値と上記下限値との間に入っているか否かを判別するための第２コンパレータ（２０５２）とを設けることができる。さらに上記同期信号生成回路には、上記第２コンパレータの判別結果に基づいてパルス情報が設定されるパルス情報レジスタ（２０５５）と、上記パルス情報レジスタの設定値に応じた周波数で上記ネットワーク網同期信号を形成するパルスジェネレータロジック（２０５４）とを設けることができる。
【００２０】
〔４〕上記〔３〕において、上記音声処理部は、上記カウンタのカウント値が上記第２閾値レジスタの上限値と上記下限値との間に入っていない場合に、サンプル間引き処理又は無音データの埋め込み処理を実行する信号処理回路（２０３）を含んで構成することができる。
【００２１】
〔５〕上記〔４〕において、上記クロックジェネレータは、上記パルスジェネレータロジックから出力された上記ネットワーク網同期信号と、上記ベースバンド処理部から出力された同期信号とを選択可能なセレクタ（２１１）と、上記セレクタの出力に基づいて、音声信号の通信に用いられる同期信号を形成するクロック生成回路（２１２）とを含んで構成することができる。
【００２２】
〔６〕上記〔５〕において、上記第１端子は、上記ベースバンド処理部から上記同期信号を取り込むための第３端子（３０）を含み、上記情報処理装置は、上記第３端子を介して上記ベースバンド処理部から上記同期信号が取り込まれない場合に、上記第３端子を、上記クロックジェネレータとは別の回路に接続可能なスイッチ（９０）を含んで構成することができる。
【００２３】
〔７〕上記〔５〕に記載の情報処理装置と、上記情報処理装置に結合されたベースバンド処理部と、上記情報処理装置に結合されたオーディオ処理部とを含んで携帯端末を構成することができる。
【００２４】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００２５】
《実施の形態１》
図１には、本発明にかかる情報処理装置の一例であるマイクロコンピュータを備えた携帯端末が示される。
【００２６】
図１に示される携帯端末１００は、マイクロコンピュータ１、ベースバンドＬＳＩ（ＢＢ−ＬＳＩ）２３、ＲＦ（Radio Frequency）回路２４、オーディオＬＳＩ（Ａｕｄｉｏ−ＬＳＩ）２６、スピーカ２７、及びマイクロフォン（以下「マイク」という）２８を含む。マイクロコンピュータ１、ベースバンドＬＳＩ２３、ＲＦ回路２４、オーディオＬＳＩ２６は、それぞれ公知の半導体集積回路製造技術により単結晶シリコンなどの一つの半導体基板に形成される。
【００２７】
マイクロコンピュータ１は、予め設定されたプログラムに従って各種情報処理を行う。この情報処理には、オーディオＬＳＩ２６から伝達されたＰＣＭ信号（ＰＣＭデータ）の圧縮処理、及びベースバンドＬＳＩ２３から伝達された圧縮データ４１の伸張処理が含まれる。圧縮データ４１の伸張処理とは、圧縮データ４１をデコードすることで音声データに変換する処理を意味する。また情報処理装置１の全体的な制御もこのマイクロコンピュータ１によって行われる。マイクロコンピュータ１には、端子２９，３０，３１，３２，３３，３４が設けられている。端子２９には、ベースバンドＬＳＩ２３が接続される。この端子２９を介してマイクロコンピュータ１とベースバンドＬＳＩ２３との間で圧縮データ４１のやり取りが行われる。端子３１〜３４にはオーディオＬＳＩ２６が接続される。この端子３１〜３４を介してマイクロコンピュータ１とオーディオＬＳＩ２６との間でＰＣＭフォーマットによる音声信号のやり取りが行われる。尚、本例において端子３０は開放状態とされる。
【００２８】
ベースバンドＬＳＩ２３は、ベースバンド処理を行う。ベースバンド処理には、送信に際して情報ソース（例えば音声データ）以外の信号を付加する処理と、受信の際に情報ソースとそれ以外の信号を分離する処理とが含まれる。情報ソース以外の信号には、通信相手を特定するための情報、送受信間のタイミング同期のためのワード、誤り制御符号、フレーム長情報などが含まれる。
【００２９】
ＲＦ回路２４は、アンテナ２５を介して無線周波数による送受信を行う。ベースバンドＬＳＩ２３からＲＦ回路２４にベースバンド処理情報が伝達され、このベースバンド処理情報は、ＲＦ回路２４によりネットワーク網に送信される。またＲＦ回路２４において、ネットワーク網から受信された信号は、ベースバンド処理部２３に伝達される。
【００３０】
オーディオＬＳＩ２６は、マイク２８を介して入力された音声信号をＰＣＭコードに変換してマイクロコンピュータ１に出力する機能と、マイクロコンピュータ１から伝達されたＰＣＭコードに従ってスピーカ２７を駆動する機能とを含む。
【００３１】
次に、上記マイクロコンピュータ１の詳細な構成について説明する。
【００３２】
マイクロコンピュータ１は、特に制限されないが、中央処理装置（ＣＰＵ）１０、ＲＯＭ（Read Only Memory）１１、第１シリアルインタフェース１９、音声処理部２０、クロックジェネレータ２１、第２シリアルインタフェース２２、発振器（ＯＳＣ）３５、ＰＬＬ（Phase Locked Loop）３６を含む。
【００３３】
発振器３５は、水晶振動子を利用して所定周波数の第１クロック信号ＣＫ１を形成する。ＰＬＬ３６は、発振器３５から出力された第１クロック信号ＣＫ１に同期する第２クロック信号ＣＫ２を出力する。この第２クロック信号ＣＫ２は、動作用クロックとして各部に供給される。
【００３４】
中央処理装置１０はバス１１を介してＲＯＭ１１に結合される。ＲＯＭ１１には、中央処理装置１０で実行されるプログラムが格納されている。中央処理装置１０は、ＲＯＭ１１内のプログラムを実行することで、各部の動作を制御する。バス１２は、バスブリッジ１６を介してバス１４に結合される。バス１４は、バスブリッジ１７を介してバス１３に結合され、且つ、バスブリッジ１８を介してバス１５に結合される。バス１３には第１シリアルインタフェース１９が結合される。バス１４及びバス１５には音声処理部２０が結合される。
【００３５】
第１シリアルインタフェース１９は、端子２９を介してベースバンドＬＳＩ２３との間でシリアル形式のデータ通信を行う。このデータ通信では、圧縮データ４１のやり取りが行われる。第１シリアルインタフェース１９は、マルチプレクサ及びデマルチプレクサ（ＭＵＸ／ＤＭＵＸ）部１９１、受信側バッファ（Ｒｘ  ＦＩＦＯ）１９２、送信側バッファ（Ｔｘ  ＦＩＦＯ）１９３、バスインタフェース（Ｂｕｓ  ＩＦ）１９４、及び通知信号生成回路１９５を含む。受信側バッファ１９２及び送信側バッファ１９３は、先入れ先出し形式のバッファとされる。マルチプレクサ及びデマルチプレクサ部１９１は、端子２９を介してベースバンドＬＳＩ２３に結合される。バスインタフェース１９４は、バス１３に結合される。ベースバンドＬＳＩ２３から伝達された圧縮データ４１は、マルチプレクサ及びデマルチプレクサ部１９１を介して受信側バッファ１９２に順次格納される。受信側バッファ１９２に格納された圧縮データは、バスインタフェース１９４を介してバス１３に出力される。また、バス１３からバスインタフェース１９４を介して取り込まれた圧縮データは送信側バッファ１９３に順次格納される。送信側バッファ１９３に格納された圧縮データは、マルチプレクサ及びデマルチプレクサ部１９１を介してベースバンドＬＳＩ２３に出力される。通知信号生成回路１９５は、受信側バッファ１９２に格納された圧縮データが、予め設定されたデータ量に達する毎に、その状態を通知するための通知信号４２をアサートする。
【００３６】
音声処理部２０は、ＲＡＭ２０１、ＤＭＡＣ（Direct Memory Access Controller）２０２、ＤＳＰ（Digital Signal Processor）２０３、パルスジェネレータ（ＰＧＥＮ）２０５、ＤＳＰ制御部（ＤＴＤ）２０６、パルス検出部２０７、バッファ部２０８、ＨＰＢインタフェース２０９を含む。ＤＳＰ２０３は、送信すべきデータの圧縮処理（エンコード処理）、及びベースバンドＬＳＩ２３から伝達された圧縮データ４１の伸張処理（デコード処理）を行う。ＲＡＭ２０１には、音声処理部２０に含まれるＤＳＰ２０３によって圧縮処理されたデータや、ＤＳＰ２０３によって伸張されたデータが格納される。ＤＭＡＣ２０２は、中央処理装置１０を介さずに第１シリアルインタフェース１９とＲＡＭ２０１との間のデータ転送を行う。パルスジェネレータ２０５、ＤＳＰ制御部２０６、パルス検出部２０７、及びバッファ部２０８は、バス２０４を介してＤＳＰ２０３に結合されている。音声処理部２０は、第２シリアルインタフェース２２を介してオーディオＬＳＩ２６と接続される。
【００３７】
バッファ部２０８は、アップロード用バッファ（ＵＬＢ）と、ダウンロード用バッファ（ＤＬＢ）、セレクタ（ＳＥＬ）とを含む。セレクタ（ＳＥＬ）は、アップロード用バッファ（ＵＬＢ）とダウンロード用バッファ（ＤＬＢ）とを選択的に第２インタフェース２２に接続する。アップロード用バッファ（ＵＬＢ）は、第２インタフェース２２から伝達されたＰＣＭデータをバッファリングする。ダウンロード用バッファ（ＤＬＢ）は、ＤＳＰ２０３での伸張処理によって得られた伸張されたデータであるＰＣＭデータをバッファリングする。ダウンロード用バッファ（ＤＬＢ）から、第２シリアルインタフェース２２を介して、外部に接続されるオーディオＬＳＩに対して伸張データ（ＰＣＭデータ）が出力さる。オーディオＬＳＩでは、ＰＣＭデータを再生することで、スピーカ２７から音が出力される。
【００３８】
パルスジェネレータ２０５は、通知信号生成回路１９５からの通知信号４２に基づいて、２０ｍｓのネットワーク網同期信号４３を形成する。形成されたネットワーク網同期信号４３は、クロックジェネレータ２１に伝達される。ここで、通知信号生成回路１９５からの通知信号４２のアサートタイミングは、携帯端末が通信する基地局の切り替えに伴って基準から大幅にずれる場合がある。かかる場合には、ネットワーク網同期信号４３の周期が不適切となって、ダウンロード用バッファ（ＤＬＢ）に格納された伸張データの過剰または、不足が発生する。つまり、ダウンロード用バッファからオーディオＬＳＩに対して出力される伸張データ（ＰＣＭデータ、サンプル）の過剰又は伸張データの不足が発生し、スピーカ２７から不快音が出力されることが考えられるため、ハンドオーバー処理が行われる。つまり、パルスジェネレータ２０５では、通知信号生成回路１９５からの通知信号４２のアサートタイミングが基準から大幅にずれているか否かを判別し、通知信号４２のアサートタイミングが基準から大幅にずれている場合には、ＤＳＰ２０３において再同期化及び、伸張データ（ＰＣＭデータ、サンプル）間引き処理又は無音データの埋め込み処理が行われる。サンプル過剰になっている場合にはサンプル間引き処理が行われ、サンプル不足になっている場合には無音データの埋め込み処理が行われる。このようなハンドオーバー処理が行われることにより、スピーカ２７から不快音が出力されることが回避される。
【００３９】
また、端子３０を介してベースバンドＬＳＩ２３からネットワーク網同期信号が入力される場合に対応するため、本例では、端子３０を介してベースバンドＬＳＩ２３からネットワーク網同期信号が入力される場合においてもハンドオーバー処理が行われる。この場合、ＤＳＰ制御部２０６によってＤＳＰ２０３での伸張処理が制御される。つまり、端子３０を介してベースバンドＬＳＩ２３からネットワーク網同期信号がパルス検出部２０７によってモニタされ、このネットワーク網同期信号のタイミングが基準から大幅にずれる場合には、ＤＳＰ制御部２０６によってＤＳＰ２０３での伸張処理においてサンプル間引き処理や無音データの埋め込み処理が行われ、このようなハンドオーバー処理によって、スピーカ２７から不快音が出力されることが回避される。
【００４０】
ＨＰＢインタフェース２０９は、音声処理部２０における各種設定用のレジスタに対して、中央処理装置１０からの情報設定を可能にするために設けられている。
【００４１】
クロックジェネレータ２１は、セレクタ２１１と、クロック生成回路（ＣＬＫ  ＧＥＮ）２１２とを含む。セレクタ２１１は、パルスジェネレータ２０５からのネットワーク網同期信号４３と、端子３０を介してベースバンドＬＳＩ２３から伝達されたネットワーク網同期信号とを選択的にクロック生成回路２１２に伝達する。セレクタ２１１の選択状態は、図示しないレジスタの設定によってユーザが任意に決定することができる。つまり、端子３０を介してベースバンドＬＳＩ２３からネットワーク網同期信号を取り込むことができる場合には、セレクタ２１１によって、端子３０を介して伝達されたネットワーク網同期信号を選択的にクロック生成回路２１２に伝達するように設定しても良いし、パルスジェネレータ２０５からのネットワーク網同期信号４３を選択的にクロック生成回路２１２に伝達するように設定しても良い。クロック生成回路２１２は、セレクタ２１１を介して伝達されたネットワーク網同期信号に基づいて、ＰＣＭ通信に使用されるクロック信号と、データ転送用の同期信号ＳＹＮＣを形成する。ＰＣＭ通信に使用されるクロック信号には、８ＫＨｚの同期信号（ＬＲ）と、ビットクロック信号（Ｂｉｔ）とが含まれる。ビットクロック信号のサンプリング周波数は、３２／６４／１２８／２５６／５１２ｆｓとされる。同期信号（Ｓｙｎｃ）とビットクロック信号（Ｂｉｔ）とは、第２シリアルインタフェース２２に伝達され、また、端子３１，３２を介して、オーディオＬＳＩ２６に伝達される。データ転送用同期信号ＳＹＮＣは音声処理部２０に伝達される。
【００４２】
第２シリアルインタフェース２２は、送信用バッファ（Ｔｘ  ＦＩＦＯ）２２２、パラレル・シリアル変換回路２２３、シリアル・パラレル変換回路２２４、受信用バッファ（Ｒｘ  ＦＩＦＯ）２２５、ＨＰＢインタフェース（ＨＰＢ  Ｉ／Ｆ）２２６を含み、クロックジェネレータ２１で形成された８ＫＨｚの同期信号（Ｓｙｎｃ）と、ビットクロック信号（Ｂｉｔ）とに同期してオーディオＬＳＩ２６との間でシリアルデータの入出力を行う。また、第２シリアルインタフェース２２と、音声処理部２０内のバッファ部２０８との間のデータ転送は、データ転送用同期信号ＳＹＮＣに同期して行われる。第２シリアルインタフェース２２において、音声処理部２０から伝達されたデータはＰＣＭプロトコルに変換されてからオーディオＬＳＩ２６に出力され、オーディオＬＳＩ２６から伝達されたＰＣＭデータはパラレルデータに変換されてから音声処理部２０に出力される。送信用バッファ２２２及び受信用バッファ２２５はバス２２１を介して、音声処理部２０内のバッファ部２０８に結合される。送信用バッファ２２２及び受信用バッファ２２５は、先入れ先出し形式のバッファとされる。パラレル・シリアル変換回路２２３は、送信用バッファ２２２を介して伝達されたパラレルデータをシリアルデータに変換する。このシリアルデータは端子３３を介してオーディオＬＳＩ２６に伝達される。シリアル・パラレル変換回路２２４は、オーディオＬＳＩ２６から伝達されたシリアルデータをパラレルデータに変換する。このパラレルデータは受信用バッファ２２５を介して音声処理部２０に伝達される。ＨＰＢインタフェース２２６は、第２シリアルインタフェース２２における各種設定用のレジスタに対して、中央処理装置１０からの情報設定を可能にするために設けられている。
【００４３】
上記の構成において、ベースバンドＬＳＩ２３から伝達された圧縮データ４１は、第１シリアルインタフェース１９内の受信側バッファ１９２に取り込まれる。受信側バッファ１９２に圧縮データが蓄積されたことが音声処理部２０に伝達されると、ＤＭＡＣ２０２により、受信側バッファ１９２内のデータがＲＡＭ２０１に転送される。このＲＡＭ２０１内の圧縮データは、ＤＳＰ２０３により伸張され、バッファ部２０８内のダウンロード用バッファ（ＤＬＢ）を介して第２インタフェース２２に伝達され、そこでＰＣＭデータに変換されてからオーディオＬＳＩ２６に伝達され、スピーカ２７が駆動される。また、マイク２８から入力された音声データは、オーディオＬＳＩ２６から第２インタフェース２２に伝達され、そこでパラレルデータに変換されてから、バッファ部２０８内のアップロード用バッファ（ＵＬＢ）に伝達される。そしてこのアップロード用バッファ（ＵＬＢ）内のデータは、ＤＳＰ２０３によって圧縮されてからＲＡＭ２０１に格納される。このＲＡＭ２０１に格納された圧縮データは、ＤＭＡＣ２０２により第１シリアルインタフェース１９内の送信側バッファ１９３に転送される。第１シリアルインタフェース１９内の送信側バッファ１９３に転送された圧縮データは端子２９を介してベースバンドＬＳＩ２３に伝達され、ＲＦ回路２４によりネットワーク網に送信される。
【００４４】
図２には、図１に示されるマイクロコンピュータ１における主要部の構成例が示される。
【００４５】
第１シリアルインタフェース１９内の通知信号生成回路１９５は、レジスタ（ＲＥＧ）１９５１、コンパレータ（ＣＯＭＰ）１９５２、ポインタ（ＰＯＩＮＴ）１９５３を含む。ポインタ１９５３は、受信側バッファ１９２の現在の書き込み位置を示す。ポインタ１９５３によって示される位置は、受信側バッファ１９２のデータ蓄積量によって異なる。レジスタ１９５１には、中央処理装置１０によって所定の閾値が設定される。コンパレータ１９５２は、ポインタ１９５３の出力値が、レジスタ１９５１に設定された閾値に達した時点で、音声処理部２０に対して通知信号４２をアサートする。ここで、基地局からのパケット（圧縮データ）の送信タイミングは予め決定されている。例えば基地局から２０ｍｓ周期でパケットが送信される場合には、５２バイトの圧縮データが受信された時点で通知信号４２がアサートされるように、レジスタ１９５１の閾値が設定される。これにより、基地局から５２バイトの圧縮データが受信される毎に、通知信号４２がアサートされることになる。
【００４６】
音声処理部２０内のパルスジェネレータ２０５は、カウンタ（ＣＯＵＮＴ）２０５１、コンパレータ（ＣＯＭＰ）２０５２、レジスタ（ＲＥＧ）２０５３、パルスジェネレータロジック（ＰＧＬ）２０５４、レジスタ（ＲＥＧ）２０５５を含む。カウンタ２０５１は、発振器３５から出力されたクロック信号ＣＫ１をカウントする。カウンタ２０５１は、通知信号４２がアサートされる毎にリセットされる。レジスタ２０５２には、上限閾値と下限閾値とのふたつの閾値がＤＳＰ２０３によって設定される。コンパレータ２０５２は、所謂ウインドコンパレータとされ、カウンタ２０５１のカウント出力値が、レジスタ２０５２に設定された上限閾値と下限閾値との間に入っているか否かの判別を行う。カウンタ２０５１のカウント出力値が、レジスタ２０５２に設定された上限閾値と下限閾値との間に入っている場合には、ＤＳＰ２０３は、カウンタ２０５１のリセット直前の出力値に基づいてレジスタ２０５５に値を設定する。パルスジェネレータロジック２０５４は、レジスタ２０５５の出力値に応じた周期でネットワーク網同期信号４３をアサートする。つまり、カウンタ２０５１のカウント出力値が、レジスタ２０５２に設定された上限閾値と下限閾値との間に入っている場合には、通知信号４２のアサートタイミングの変動が許容範囲内とされ、そのときの通知信号４２のアサートタイミングの変動がネットワーク網同期信号４３の周期に反映される。これに対して、カウンタ２０５１のカウント出力値が、レジスタ２０５２に設定された上限閾値と下限閾値との間に入っていない場合には、通知信号４２のアサートタイミングの変動が許容範囲を逸脱したことになり、それは、携帯端末が通信する基地局の切り替えに起因して基準から大幅にずれたことを意味する。かかる場合、レジスタ２０５５には、カウンタ２０５１のリセット直前の出力値にかかわらず、携帯端末１００において２０ｍｓのネットワーク網同期信号４３を形成するための標準的な値がＤＳＰ２０３によって設定される。パルスジェネレータロジック２０５４は、レジスタ２０５５の出力値に応じた周期でネットワーク網同期信号４３をアサートするから、通知信号４２のアサートタイミングの変動が許容範囲を逸脱したにもかかわらず、ネットワーク網同期信号４３の周期が不所望に変動することが回避される。
【００４７】
クロックジェネレータ２１内のクロック生成回路２１２は、カウンタ（ＣＯＮＴ）２１２１、コンパレータ（ＣＯＭＰ）２１２２、レジスタ（ＲＥＧ）２１２３、ＬＲ／ＢＴクロック生成部（ＬＲ／ＢＴ  ｃｌｏｃｋ  ＧＥＮ）２１２４を含む。カウンタ２１２１は、発振器３５から出力されたクロック信号ＣＫ１をカウントする。カウンタ２１２１は、セレクタ２１１の出力（ネットワーク網同期信号）がアサートされる毎にリセットされる。レジスタ２１２３には、上限閾値と下限閾値とのふたつの閾値がＤＳＰ２０３によって設定される。コンパレータ２１２２は、所謂ウインドコンパレータとされ、カウンタ２１２１のカウント出力値が、レジスタ２１２３に設定された上限閾値と下限閾値との間に入っているか否かの判別を行う。カウンタ２１２１のカウント出力値が、レジスタ２１２３に設定された上限閾値と下限閾値との間に入っている場合、ＬＲ／ＢＴクロック生成部２１２４は、セレクタ２１１の出力（ネットワーク網同期信号）に同期して、８ＫＨｚの同期信号（ＬＲ）、ビットクロック信号（Ｂｉｔ）、データ転送用同期信号（ＳＹＮＣ）を形成する。また、カウンタ２１２１のカウント出力値が、レジスタ２１２３に設定された上限閾値と下限閾値との間に入っていない場合には、セレクタ２１１の出力（ネットワーク網同期信号）とは非同期で、８ＫＨｚの同期信号（ＬＲ）、ビットクロック信号（Ｂｉｔ）、データ転送用同期信号（ＳＹＮＣ）を形成する。
【００４８】
図８には、上記構成の携帯端末１００における基本的な動作が示される。また図３には、上記構成のマイクロコンピュータ１における主要部の動作タイミングが示される。
【００４９】
携帯端末１００に電源が投入されると（Ｓ１）、中央処理装置１０でのリセット処理が行われることで、各部の初期設定が行われる（Ｓ２）。第１シリアルインタフェース１９内のコンパレータ１９５２において、受信側バッファ（Ｒｘ  ＦＩＦＯ）１９２にデータが溜まったか否か、すなわち、ポインタ１９５３の出力値が、レジスタ１９５１に設定された閾値に達したか否かが判別される（Ｓ４）。ポインタ１９５３の出力値が、レジスタ１９５１に設定された閾値に達した場合には、通知信号４２がアサートされる（Ｓ５）。音声処理部２０内のカウンタ２０５１は、発振器３５から出力されたクロック信号ＣＫ１をカウントする。カウンタ２０５１は、通知信号４２がアサートされる毎にリセットされる。カウンタ２０５１のカウント出力値が、レジスタ２０５２に設定された上限閾値と下限閾値との間に入っている場合には、ＤＳＰ２０３は、カウンタ２０５１のリセット直前の出力値に基づいてレジスタ２０５５に値を設定する。パルスジェネレータロジック２０５４は、レジスタ２０５５の出力値に応じた周期でネットワーク網同期信号４３をアサートする。これにより、２０ｍｓ周期のネットワーク網同期信号４３が形成される（Ｓ６）。そしてクロックジェネレータ２１内のクロック生成回路２１２において、セレクタ２１１の出力（ネットワーク網同期信号）に同期して、８ＫＨｚの同期信号（ＬＲ）、ビットクロック信号（Ｂｉｔ）、データ転送用同期信号（ＳＹＮＣ）が形成される（Ｓ７）。第２シリアルインタフェース２２では、クロックジェネレータ２１２１で形成された８ＫＨｚの同期信号（ＬＲ）と、ビットクロック信号（Ｂｉｔ）とに同期してオーディオＬＳＩ２６との間でシリアルデータの入出力が行われ、また、データ転送用同期信号ＳＹＮＣに同期して、第２シリアルインタフェース２２と、音声処理部２０内のバッファ部２０８との間のデータ転送が行われる。
【００５０】
図４には、図３に示される場合に比べて、ベースバンドＬＳＩ２３から端子２９を介して取り込まれたパケットの間隔が若干短くなった場合の動作タイミングが示される。
【００５１】
ベースバンドＬＳＩ２３から端子２９を介して取り込まれたパケットの間隔が若干短くなった場合には、それに応じて通知信号４２のアサートタイミングの間隔も短くなり、それがネットワーク網同期信号４３の周期に反映されるため、ネットワーク網同期信号４３の周期も短くなる。ネットワーク網同期信号４３の周期は、図３の例では２０ｍｓであるが、図４の例では１９ｍｓになっている。ネットワーク網同期信号４３の周期が１９ｍｓになることにより、同期信号（ＬＲ）は８．４２ＫＨｚにされるが、全体的な動作に支障はない。
【００５２】
図５には、ベースバンドＬＳＩ２３から端子２９を介して取り込まれたパケットの間隔が若干長くなった場合の動作タイミングが示される。
【００５３】
ベースバンドＬＳＩ２３から端子２９を介して取り込まれたパケットの間隔が若干長くなった場合には、それに応じて通知信号４２のアサートタイミングの間隔も長くなり、それがネットワーク網同期信号４３の周期に反映されるため、ネットワーク網同期信号４３の周期も長くなる。ネットワーク網同期信号４３の周期は、図３の例では２０ｍｓであるが、図５の例では２１ｍｓになっている。ネットワーク網同期信号４３の周期が２１ｍｓになることにより、同期信号（ＬＲ）は７．６２ＫＨｚにされるが、全体的な動作に支障はない。
【００５４】
図６には、図３に示される場合に比べて、ベースバンドＬＳＩ２３から端子２９を介して取り込まれたパケットの間隔が大幅に短くなった場合の動作タイミングが示される。
【００５５】
ベースバンドＬＳＩ２３から端子２９を介して取り込まれたパケットの間隔が大幅に短くなり、カウンタ２０５１のカウント出力値が、レジスタ２０５２に設定された上限閾値と下限閾値との間に入っていない場合には、ハンドオーバー処理が行われる。ベースバンドＬＳＩ２３から端子２９を介して取り込まれたパケットの間隔が大幅に短くなり、ネットワーク網同期信号４３の周期が一時的に例えば１０ｍｓになった場合でも同期信号（ＬＲ）は８ＫＨｚにされる。この場合、サンプル過剰になるため、ＤＳＰ２０３でのデコード処理の際にサンプル間引きが行われる。このようにサンプル間引きが行われることで、サンプル過剰に起因する不快音がスピーカ２７から出力されるのが回避される。
【００５６】
図７には、図３に示される場合に比べて、ベースバンドＬＳＩ２３から端子２９を介して取り込まれたパケットの間隔が大幅に長くなった場合の動作タイミングが示される。
【００５７】
ベースバンドＬＳＩ２３から端子２９を介して取り込まれたパケットの間隔が大幅に長くなり、カウンタ２０５１のカウント出力値が、レジスタ２０５２に設定された上限閾値と下限閾値との間に入っていない場合には、ハンドオーバー処理が行われる。ベースバンドＬＳＩ２３から端子２９を介して取り込まれたパケットの間隔が大幅に長くなり、ネットワーク網同期信号４３の周期が一時的に例えば４０ｍｓになった場合でも同期信号（ＬＲ）は８ＫＨｚにされる。この場合、サンプル不足になるため、ＤＳＰ２０３でのデコード処理の際に無音データ（０データ）の詰め込みが行われる。このように無音データ（０データ）の詰め込みが行われることで、サンプル不足に起因する不快音がスピーカ２７から出力されるのが回避される。
【００５８】
《実施の形態２》
図９には、本発明にかかる情報処理装置の一例であるマイクロコンピュータを備えた携帯端末の別の構成例が示される。
【００５９】
図９に示される携帯端末１００が、図１に示されるのと大きく相違するのは、端子３０の接続先を切り替え可能なスイッチ９０が設けられている点である。このスイッチ９０の状態は、図示されないレジスタへの設定によって変更することができる。このレジスタの設定は中央処理装置１０によって行うことができる。端子３０を介してベースバンドＬＳＩ２３からネットワーク網同期信号が入力される場合には、スイッチ９０によって、端子３０をクロックジェネレータ２１に結合される。端子３０を介してベースバンドＬＳＩ２３からネットワーク網同期信号が入力されない場合には、端子３０を図示されない内部回路の入出力部に結合することにより、端子３０を上記内部回路の入出力ポートとして活用することができる。
【００６０】
《実施の形態３》
図１０には、本発明にかかる情報処理装置の一例であるマイクロコンピュータを備えた携帯端末の別の構成例が示される。
【００６１】
図１０に示される携帯端末１００が、図１に示されるのと大きく相違するのは、図１における端子３０に相当するものが省略されている点である。端子３０を介してベースバンドＬＳＩ２３からネットワーク網同期信号を入力する必要が無い場合には、この端子３０を省略しても良い。尚、端子３０を介してベースバンドＬＳＩ２３からネットワーク網同期信号を入力する必要が無い場合には、上記端子３０の他に、図１におけるセレクタ２１、ＤＳＰ制御部２０６、パルス検出部２０７なども不要となるので、端子数の削減や、回路規模の削減が可能になる。
【００６２】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【符号の説明】
【００６３】
１  マイクロコンピュータ
１０  中央処理装置
１１  ＲＯＭ
１９  第１シリアルインタフェース
２０  音声処理部
２３  ベースバンドＬＳＩ
２４  ＲＦ回路
２５  アンテナ
２６  オーディオＬＳＩ
２７  スピーカ
２８  マイク
２９，３０，３１，３２，３３，３４  端子
３５  発振器
３６  ＰＬＬ
９０  スイッチ
１００  携帯端末
１９１  マルチプレクサ及びデマルチプレクサ部
１９２  受信側バッファ
１９３  送信側バッファ
１９４  バスインタフェース
１９５  通知信号生成回路
２０１  ＲＡＭ
２０２  ＤＭＡＣ
２０３  ＤＳＰ
２０５  パルスジェネレータ
２０６  ＤＳＰ制御部
２０７  パルス検出部
２０８  バッファ部
２０９  ＨＰＢインタフェース
２１１  セレクタ
２１２  クロック生成回路
２２２  送信用バッファ
２２３  パラレル・シリアル変換回路
２２４  シリアル・パラレル変換回路
２２５  受信用バッファ
２２６  ＨＰＢインタフェース
１９５１  レジスタ
１９５２  コンパレータ
１９５３  ポインタ
２０５１  カウンタ
２０５２  コンパレータ
２０５３  レジスタ
２０５４  パルスジェネレータロジック
２０５５  レジスタ
２１２１  カウンタ
２１２２  コンパレータ
２１２３  レジスタ
２１２４  ＬＲ／ＢＴクロック生成部
【図１】
0005681449.tif 000002
【図２】
0005681449.tif 000003
【図３】
0005681449.tif 000004
【図４】
0005681449.tif 000005
【図５】
0005681449.tif 000006
【図６】
0005681449.tif 000007
【図７】
0005681449.tif 000008
【図８】
0005681449.tif 000009
【図９】
0005681449.tif 000010
【図１０】
0005681449.tif 000011