(57)【特許請求の範囲】
【請求項１】
第１導電型炭化ケイ素層と、
前記第１導電型炭化ケイ素層上に形成された第２導電型炭化ケイ素層と、
前記第２導電型炭化ケイ素層の表面から前記第１導電型炭化ケイ素層に達する深さまで形成されたゲートトレンチと、
前記ゲートトレンチ内に絶縁膜を介して設けられたゲート電極と、
前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまで形成されたプロテクショントレンチと、
前記プロテクショントレンチ内に設けられた第１導電部材と、
を備え、
水平方向において、前記ゲートトレンチと、前記ゲートトレンチの一部のみを水平方向で取り囲む前記プロテクショントレンチの両方を含む領域がセル領域り、
水平方向において、前記プロテクショントレンチを含み、ゲートパッドが配置される領域がゲート領域となり、
前記セル領域の前記ゲートトレンチの上方及び前記ゲート領域に第２導電部材が設けられ、
前記第２導電部材は、前記セル領域のうち前記プロテクショントレンチが設けられていない箇所の上方を経て、前記セル領域の前記ゲートトレンチの上方から前記ゲート領域にわたって配置されていることを特徴とする炭化ケイ素半導体装置。
【請求項２】
前記セル領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びた一対のセル領域直線トレンチと、水平方向において曲がったセル領域曲線トレンチを有し、
前記一対のセル領域直線トレンチの一端に前記セル領域曲線トレンチが設けられ、
前記一対のセル領域直線トレンチの水平方向における間に前記ゲートトレンチが設けられ、
前記第２導電部材は、前記セル領域の前記ゲートトレンチの上方から前記ゲート領域にわたって配置されていることを特徴とする請求項１に記載の炭化ケイ素半導体装置。
【請求項３】
前記ゲートトレンチは水平方向において直線に延び、
前記ゲートトレンチと前記セル領域直線トレンチとは、水平方向において平行に延びていることを特徴とする請求項２に記載の炭化ケイ素半導体装置。
【請求項４】
前記ゲート領域に含まれる前記プロテクショントレンチは、水平方向において曲がったゲート領域曲線トレンチを有し、
前記一対のセル領域直線トレンチの他端側に、水平方向において前記ゲートトレンチ側に突出した前記ゲート領域曲線トレンチが設けられることを特徴とする請求項２又は３のいずれかに記載の炭化ケイ素半導体装置。
【請求項５】
前記ゲートトレンチ側に突出した前記ゲート領域曲線トレンチに隣接して、当該ゲート領域曲線トレンチ側に突出した前記ゲート領域曲線トレンチが設けられることを特徴とする請求項４に記載の炭化ケイ素半導体装置。
【請求項６】
前記プロテクショントレンチは、水平方向おいて一筆書きとなっていることを特徴とする請求項１乃至５のいずれか１項に記載の炭化ケイ素半導体装置。
【請求項７】
第１導電型炭化ケイ素層を形成する工程と、
前記第１導電型炭化ケイ素層上に、第２導電型炭化ケイ素層を形成する工程と、
前記第２導電型炭化ケイ素層の表面から前記第１導電型炭化ケイ素層に達する深さまでゲートトレンチを形成する工程と、
前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまでプロテクショントレンチを形成する工程と、
前記ゲートトレンチ内に絶縁膜を介してゲート電極を設ける工程と、
前記プロテクショントレンチ内に第１導電部材を設ける工程と、
を備え、
水平方向において、前記ゲートトレンチと、前記ゲートトレンチの一部のみを水平方向で取り囲む前記プロテクショントレンチの両方を含む領域からセル領域となり、
水平方向において、前記プロテクショントレンチを含み、ゲートパッドが配置される領域からゲート領域となり、
前記セル領域の前記ゲートトレンチの一部の上方及び前記ゲート領域に第２導電部材を設け、
前記第２導電部材を、前記セル領域のうち前記プロテクショントレンチが設けられていない箇所の上方を経るようにして、前記セル領域の前記ゲートトレンチの上方から前記ゲート領域にわたって配置することを特徴とする炭化ケイ素半導体装置。
【請求項８】
炭化ケイ素半導体装置の設計方法であって、
前記炭化ケイ素半導体装置は、
第１導電型炭化ケイ素層と、
前記第１導電型炭化ケイ素層上に形成された第２導電型炭化ケイ素層と、
前記第２導電型炭化ケイ素層の表面から前記第１導電型炭化ケイ素層に達する深さまで形成されたゲートトレンチと、
前記ゲートトレンチ内に絶縁膜を介して設けられたゲート電極と、
前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまで形成されたプロテクショントレンチと、
前記プロテクショントレンチ内に設けられた第１導電部材と、
を含み、
水平方向において、前記ゲートトレンチと、前記ゲートトレンチの一部のみを水平方向で取り囲む前記プロテクショントレンチの両方を含む領域がセル領域となり、
水平方向において、前記プロテクショントレンチを含み、ゲートパッドが配置される領域がゲート領域となり、
前記セル領域の前記ゲートトレンチの上方及び前記ゲート領域に第２導電部材を設け、
前記第２導電部材が、前記セル領域のうち前記プロテクショントレンチが設けられていない箇所の上方を経て、前記セル領域の前記ゲートトレンチの上方から前記ゲート領域にわたって配置されるように設計することを特徴とする炭化ケイ素半導体装置の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化ケイ素を用いた炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法に関する。
【背景技術】
【０００２】
従来から、シリコンを用いたトレンチ型Ｓｉ−ＭＯＳＦＥＴ等の半導体装置が知られている。特開平０６−１３２５３９号では、第１導電型の半導体基板と、この半導体基板の主面に設けられた低不純物濃度を有する第１導電型の第１の半導体層と、この第１の半導体層の上面に設けられた第２導電型の第２の半導体層と、この第２の半導体層の表層部の一部に設けられた第１導電型の第３の半導体層と、この第３の半導体層の中央部表面から第２の半導体層の一部を貫いて第１の半導体層に達するように設けられた断面ほぼＵ字状のゲートトレンチの内壁面に形成されたゲート酸化膜と、このゲート酸化膜上で溝を埋めるように設けられたゲート電極と、このゲート電極上および第２の半導体層の露出表面上を覆うように設けられた絶縁膜と、この絶縁膜に設けられてゲート電極にコンタクトするゲート配線と、絶縁膜に設けられたコンタクトホールを介して第３の半導体層にコンタクトするソース電極と、半導体基板の裏面に設けられたドレイン電極と、を備えた縦型の絶縁ゲート型電界効果トランジスタを有する半導体装置が開示されている。この特開平０６−１３２５３９号では、ゲートトレンチをリング状に配置した構造が開示されている。【０００３】
しかしながら、炭化ケイ素を用いたＳｉＣ−ＭＯＳＦＥＴ等の炭化ケイ素半導体装置では、絶縁破壊電圧が高いことから、ゲートトレンチだけではゲート酸化膜にかかる電界が集中し過ぎてしまい、ゲート酸化膜が壊れてしまう可能性がある。【０００４】
このため、ゲートトレンチ２０の水平方向の周り全体をプロテクショントレンチ１０で取り囲んで電界がゲートトレンチ２０にかかるのを防止するという方法が考えられている。しかしながら、このようなプロテクショントレンチ１０を採用した場合、ゲートトレンチ２０の上方からゲートパッドに通じるポリシリコン等の導電材８１の配線を、プロテクショントレンチ１０を通過するようにして配置しなければならない（図７参照）。このため、プロテクショントレンチ１０の所定の箇所（図７に示した態様では「矢印」で指された箇所）を酸化物等の絶縁材を埋め込み、当該絶縁材上を導電材の配線を通過させなければならず、製造工程が増えてしまうデメリットがある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以上のような点に鑑み、本発明は、製造工程を特段増やすことなく、ゲートトレンチの周りをプロテクショントレンチで取り囲んで電界がゲートトレンチにかかるのを防止することができる炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の炭化ケイ素半導体装置は、
第1導電型炭化ケイ素層と、
前記第1導電型炭化ケイ素層上に形成された第２導電型炭化ケイ素層と、
前記第２導電型炭化ケイ素層の表面から前記第1導電型炭化ケイ素層に達する深さまで形成されたゲートトレンチと、
前記ゲートトレンチ内に絶縁膜を介して設けられたゲート電極と、
前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまで形成されたプロテクショントレンチと、
前記プロテクショントレンチ内に設けられた第１導電部材と、
を備え、
水平方向において、前記ゲートトレンチと、前記ゲートトレンチの一部のみを水平方向で取り囲む前記プロテクショントレンチの両方を含む領域がセル領域となり、
水平方向において、前記プロテクショントレンチを含み、ゲートパッド又は当該ゲートパッドに接続された引き回し電極が配置される領域がゲート領域となり、
前記セル領域の前記ゲートトレンチの上方及び前記ゲート領域に第２導電材が設けられ、
前記第２導電材は、前記セル領域のうち前記プロテクショントレンチが設けられていない箇所の上方を経て、前記セル領域の前記ゲートトレンチの上方から前記ゲート領域にわたって配置されている。【０００７】
本発明の炭化ケイ素半導体装置において、
前記セル領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びた一対のセル領域直線トレンチと、水平方向において曲がったセル領域曲線トレンチを有し、
前記一対のセル領域直線トレンチの一端に前記セル領域曲線トレンチが設けられ、
前記一対のセル領域直線トレンチの水平方向における間に前記ゲートトレンチが設けられ、
前記第２導電材は、前記一対のセル領域直線トレンチの他端側の上方を経て、前記セル領域の前記ゲートトレンチの上方から前記ゲート領域にわたって配置されてもよい。【０００８】
本発明の炭化ケイ素半導体装置において、
前記ゲートトレンチは水平方向において直線に延び、
前記ゲートトレンチと前記セル領域直線トレンチとは、水平方向において平行に延びていてもよい。【０００９】
本発明の炭化ケイ素半導体装置において、
前記ゲート領域に含まれる前記プロテクショントレンチは、水平方向において曲がったゲート領域曲線トレンチを有し、
前記一対のセル領域直線トレンチの他端側に、水平方向において前記ゲートトレンチ側に突出した前記ゲート領域曲線トレンチが設けられてもよい。【００１０】
本発明の炭化ケイ素半導体装置において、
前記ゲートトレンチ側に突出した前記ゲート領域曲線トレンチに隣接して、当該ゲート領域曲線トレンチ側に突出した前記ゲート領域曲線トレンチが設けられてもよい。【００１１】
本発明の炭化ケイ素半導体装置において、
前記プロテクショントレンチは、水平方向における端部を有さなくてもよい。【００１２】
本発明の炭化ケイ素半導体装置の製造方法は、
第1導電型炭化ケイ素層を形成する工程と、
前記第1導電型炭化ケイ素層上に、第２導電型炭化ケイ素層を形成する工程と、
前記第２導電型炭化ケイ素層の表面から前記第1導電型炭化ケイ素層に達する深さまでゲートトレンチを形成する工程と、
前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまでプロテクショントレンチを形成する工程と、
前記ゲートトレンチ内に絶縁膜を介してゲート電極を設ける工程と、
前記プロテクショントレンチ内に第１導電部材を設ける工程と、
を備え、
水平方向において、前記ゲートトレンチと、前記ゲートトレンチの一部のみを水平方向で取り囲む前記プロテクショントレンチの両方を含む領域からセル領域となり、
水平方向において、前記プロテクショントレンチを含み、ゲートパッド又は当該ゲートパッドに接続された引き回し電極が配置される領域からゲート領域となり、
前記セル領域の前記ゲートトレンチの一部の上方及び前記ゲート領域に第２導電材を設け、
前記第２導電材を、前記セル領域のうち前記プロテクショントレンチが設けられていない箇所の上方を経るようにして、前記セル領域の前記ゲートトレンチの上方から前記ゲート領域にわたって配置する。【００１３】
本発明の炭化ケイ素半導体装置の設計方法において、
前記炭化ケイ素半導体装置は、
第1導電型炭化ケイ素層と、
前記第1導電型炭化ケイ素層上に形成された第２導電型炭化ケイ素層と、
前記第２導電型炭化ケイ素層の表面から前記第1導電型炭化ケイ素層に達する深さまで形成されたゲートトレンチと、
前記ゲートトレンチ内に絶縁膜を介して設けられたゲート電極と、
前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまで形成されたプロテクショントレンチと、
前記プロテクショントレンチ内に設けられた第１導電部材と、
を含み、
水平方向において、前記ゲートトレンチと、前記ゲートトレンチの一部のみを水平方向で取り囲む前記プロテクショントレンチの両方を含む領域がセル領域となり、
水平方向において、前記プロテクショントレンチを含み、ゲートパッド又は当該ゲートパッドに接続された引き回し電極が配置される領域がゲート領域となり、
前記セル領域の前記ゲートトレンチの上方及び前記ゲート領域に第２導電材を設け、
前記第２導電材が、前記セル領域のうち前記プロテクショントレンチが設けられていない箇所の上方を経て、前記セル領域の前記ゲートトレンチの上方から前記ゲート領域にわたって配置されるように設計する。
【発明の効果】
【００１４】
本発明によれば、第２導電部材が、セル領域のプロテクショントレンチで取り囲まれていない箇所を経て、セル領域のゲートトレンチの上方からゲート領域にわたって配置されている。このため、プロテクショントレンチ内に酸化物等の絶縁材を埋め込む必要がなく、製造工程を特段増やすことなく、ゲートトレンチの周りをプロテクショントレンチで取り囲んで電界がゲートトレンチにかかるのを防止することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態による炭化ケイ素半導体装置の断面図であり、図３の一部を上下方向で切断した断面図である。
【図２】図２は、本発明の実施の形態による炭化ケイ素半導体装置の断面図であり、図３の一部を左右方向で切断した断面図である。
【図３】図３は、本発明の実施の形態による炭化ケイ素半導体装置の一部を拡大した上方平面図であり、図４のＡに該当する箇所を示した上方平面図である。
【図４】図４は、本発明の実施の形態による炭化ケイ素半導体装置のセル領域及びゲート領域を示すための概略上方平面図である。
【図５】図５は、本発明の実施の形態による炭化ケイ素半導体装置における第２導電部材の配置状況を示すための概略上方平面図である。
【図６】図６は、本発明の実施の形態による炭化ケイ素半導体装置の製造方法を説明するための断面図であり、図１に対応する断面図である。
【図７】図７は、ゲートトレンチの水平方向の周り全体をプロテクショントレンチで取り囲んだ態様を示すための概略上方平面図である。
【発明を実施するための形態】
【００１６】
実施の形態
《構成》
以下、本発明に係る炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法の実施の形態について、図面を参照して説明する。
【００１７】
本実施の形態の炭化ケイ素半導体装置は、例えばトレンチ構造型のＭＯＳＦＥＴである。以下では、炭化ケイ素半導体装置としてトレンチ構造型のＭＯＳＦＥＴを用いて説明するが、このトレンチ構造型のＭＯＳＦＥＴはあくまでも炭化ケイ素半導体装置の一例に過ぎず、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のＭＯＳゲートを有する他のデバイス構造にも適用することができる。
【００１８】
図１に示すように、本実施の形態の炭化ケイ素半導体装置は、高濃度のｎ型の炭化ケイ素半導体基板（第1導電型炭化ケイ素半導体基板）３１と、高濃度のｎ型の炭化ケイ素半導体基板３１上に形成された低濃度のｎ型の炭化ケイ素層（第1導電型炭化ケイ素層）３２と、低濃度のｎ型の炭化ケイ素層３２上に形成されたｐ型の炭化ケイ素層（第２導電型炭化ケイ素層）３６と、を備えている。また、ｐ型の炭化ケイ素層３６の表面の一部領域には、高濃度の不純物を含むｎ型の炭化ケイ素領域３７が設けられている。
【００１９】
本実施の形態では、高濃度の不純物を含むｎ型の炭化ケイ素領域３７の表面から、ｐ型の炭化ケイ素層３６を貫いて低濃度のｎ型の炭化ケイ素層３２に達する深さで、ゲートトレンチ２０が形成されている。また、このゲートトレンチ２０内には、ゲート絶縁膜７５ａを介してゲート電極７９が設けられている。また、ゲート電極７９の上方には層間絶縁膜７５ｂが設けられている。このため、ゲート絶縁膜７５ａ及び層間絶縁膜７５ｂに取り囲まれてゲート電極７９が設けられることになる。
【００２０】
また、ｐ型の炭化ケイ素層３６の表面からゲートトレンチ２０よりも深い深さで、プロテクショントレンチ１０が形成されている。このプロテクショントレンチ１０内には、例えばポリシリコンからなる第１導電部材６１が設けられている。なお、本実施の形態では、この第１導電部材６１はソース電極６９と一体になっており、電圧を印加した際には、同じ電位になる（図１参照）。また、プロテクショントレンチ１０の側壁には、側壁絶縁膜６５が設けられている。
【００２１】
また、本実施の形態では、プロテクショントレンチ１０の底部に、アルミニウム等のイオン注入によって形成された高濃度のｐ型の半導体領域３３が設けられている。また、ｎ型の炭化ケイ素半導体基板３１の裏面側（図１の下面側）には、ドレイン電極３９が設けられている。
【００２２】
図４に示すように、本実施の形態では、ゲートトレンチ２０と、ゲートトレンチ２０の一部のみを開口した状態で水平方向において取り囲むプロテクショントレンチ１０との両方を含む領域が「セル領域」となっている。なお、図４は、本実施の形態による炭化ケイ素半導体装置のセル領域及びゲート領域を示すための概略上方平面図に過ぎない。このため、図４では、プロテクショントレンチ１０の細かな構造は示されていないし、プロテクショントレンチ１０間の水平方向における距離も何ら考慮されていない。また、図４で示されるセル領域及びゲート領域の水平方向における大きさも特別な意味を持つものではない。
【００２３】
また、図４に示すように、本実施の形態では、水平方向において、プロテクショントレンチ１０を含み、ゲートパッド８９（図２参照）又は当該ゲートパッド８９に接続された引き回し電極の配置される領域が「ゲート領域」となっている。なお、第２導電部材８１の材料は例えばポリシリコンである。
【００２４】
図４の中央部に示されたゲート領域にゲートパッド８９が配置され（図２参照）、当該ゲートパッド８９に引き回し電極が接続されることとなる。また、図５に示すように、第２導電部材８１は、主に、セル領域に位置するプロテクショントレンチ１０の上方以外の箇所に配置されている。
【００２５】
図３に示すように、本実施の形態のゲート領域に含まれるプロテクショントレンチ１０は、水平方向において直線に延びたゲート領域直線トレンチ１６と、水平方向において曲がったゲート領域曲線トレンチ１７と、を有している。なお、符号「１７」は後述する符号「１７ａ」及び符号「１７ｂ」を含む概念である。また、ｐ型の半導体領域３３と第１導電部材６１とはオーミックコンタクトを取っており、電圧を印加した際には同じ電位になる。
【００２６】
本実施の形態のゲートトレンチ２０は、水平方向において直線に延び、より具体的には、図３において左右方向に直線状に延びている。そして、ゲートトレンチ２０とセル領域直線トレンチ１１とは、水平方向において平行（図３の左右方向）に延びている。
【００２７】
図３に示すように、セル領域に含まれるプロテクショントレンチ１０は、水平方向において直線に延びた一対のセル領域直線トレンチ１１と、水平方向において曲がったセル領域曲線トレンチ１２を有している。そして、一対のセル領域直線トレンチ１１の間に水平方向において直線に延びた（図３の左右方向に延びた）ゲートトレンチ２０が設けられ、一対のセル領域直線トレンチ１１の一端にセル領域曲線トレンチ１２が設けられ、一対のセル領域直線トレンチ１１の他端には、プロテクショントレンチ１０が形成されていない。この結果、プロテクショントレンチ１０はゲートトレンチ２０の「一部のみ」を水平方向で取り囲むこととなる。なお、本実施の形態では、水平方向においてセル領域のプロテクショントレンチ１０が連続した「Ｓ字状」になり、一対のセル領域直線トレンチ１１の「他端」の位置が、図３の上下方向において順番に左右反転するようになっている。このため、プロテクショントレンチ１０がゲートトレンチ２０の「一部のみ」を水平方向で取り囲むという条件と、プロテクショントレンチ１０に水平方向における端部を形成しないという条件の両方を同時に満たすことができるようになっている。
【００２８】
図２に示すように、セル領域のゲートトレンチ２０の一部の上方及びゲート領域には、第２導電部材８１が設けられている。この第２導電部材８１は、セル領域のうちプロテクショントレンチ１０が設けられていない箇所、本実施の形態では一対のセル領域直線トレンチ１１の他端側を経て、セル領域のゲートトレンチ２０の上方からゲート領域にわたって配置されている（図５参照）。この結果、第２導電部材８１は、一対のセル領域直線トレンチ１１の他端の上方を経て、ゲート電極７９の上方からゲートパッド８９の下方にわたって配置されることとなる。なお、このゲートパッド８９は、図２に示すように、ゲート領域のプロテクショントレンチ１０上に、ＳｉＯ２等の絶縁層８５及び第２導電部材８１を介して設けられている。図２から明らかであるが、第２導電部材８１はゲート電極７９と電気的に接続されている。
【００２９】
また、図３に示すように、一対のセル領域直線トレンチ１１の他端側に、水平方向においてゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａが設けられている。また、このようにゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａに隣接して、当該ゲート領域曲線トレンチ１７ａ側に突出したゲート領域曲線トレンチ１７ｂが設けられている。
【００３０】
また、図４に示すように、本実施の形態では、ゲート領域及びセル領域を水平方向において取り囲むガードリング８０が設けられている。なお、図４では、一つのガードリング８０しか示していないが、実際には複数のガードリング８０が同心円状に設けられてもよい。
【００３１】
また、図４に示すように、本実施の形態のプロテクショントレンチ１０の各々は、平面視において一筆書きになっており（unicursal）、水平方向における端部を有していない。
《製造工程》
【００３２】
次に、上述した構成からなる本実施の形態の炭化ケイ素半導体装置の製造工程について、主に図６を用いて説明する。なお、本実施の形態では、以下のようにして製造される炭化ケイ素半導体装置の設計方法も含まれている。
【００３３】
まず、高濃度のｎ型の炭化ケイ素半導体基板３１を準備する（図６（ａ）参照）。
【００３４】
次に、高濃度のｎ型の炭化ケイ素半導体基板３１上に、エピタキシャル成長によって低濃度のｎ型の炭化ケイ素層３２を形成する。
【００３５】
次に、低濃度のｎ型の炭化ケイ素層３２上に、エピタキシャル成長又はイオン注入によってｐ型の炭化ケイ素層３６を形成する。
【００３６】
次に、ｐ型の炭化ケイ素層３６のうちゲートトレンチ２０の形成予定箇所とその近傍にリンイオン等を注入することで、高濃度の不純物を含むｎ型の炭化ケイ素領域３７を形成する。その後、プロテクション層９１を成膜し、このプロテクション層９１をパターニングして、プロテクショントレンチ１０を形成するための開口を形成する（図６（ｂ）参照）。次に、このプロテクション層９１をマスクとして、ｐ型の炭化ケイ素層３６の表面から低濃度のｎ型の炭化ケイ素層３２に達する深さまでプロテクショントレンチ１０を形成する。
【００３７】
次に、プロテクション層９１及びプロテクショントレンチ１０を覆うようにして保護膜９２を形成する（図６（ｃ）参照）。
【００３８】
次に、保護膜９２のうちプロテクショントレンチ１０の底部のみを除去し、残った保護膜９２をマスクとして、プロテクショントレンチ１０の底部にアルミニウム等をイオン注入することで高濃度の不純物を含むｐ型の半導体領域３３を形成する。その後、保護膜９２及びプロテクション層９１を除去する。この後で、活性化アニール処理を施す。
【００３９】
次に、プロテクション層９３を成膜し、このプロテクション層９３をパターニングして、ゲートトレンチ２０を形成するための開口を形成する（図６（ｄ）参照）。次に、このプロテクション層９３をマスクとして、ｐ型の炭化ケイ素層３６の表面から低濃度のｎ型の炭化ケイ素層３２に達する深さまでゲートトレンチ２０を形成する。なお、このゲートトレンチ２０の深さは、プロテクショントレンチ１０の深さよりも浅くなっている。その後、プロテクション層９３を除去する。
【００４０】
次に、ゲートトレンチ２０及びプロテクショントレンチ１０を含む炭化ケイ素半導体装置の表面に熱処理を施し、ゲート絶縁膜７５ａ及び側壁絶縁膜６５となる酸化膜を形成する。その後、このゲート絶縁膜７５ａ上にポリシリコン等の導電材を成膜する。この成膜後、必要に応じて熱処理を施してもよい。このようにして、図６（ｅ）に示すようなゲート電極７９及び第２導電部材８１をゲートトレンチ２０上に形成する。
【００４１】
次に、プロテクショントレンチ１０を含む炭化ケイ素半導体装置の表面を覆うように、プラズマＣＶＤ等を用いて酸化ケイ素（ＳｉＯ２）等からなる絶縁膜を形成することで、ゲート電極７９上に層間絶縁膜７５ｂが形成され、ゲート電極７９がゲート絶縁膜７５ａと層間絶縁膜７５ｂで取り囲まれることとなる（図６（ｆ）参照）。また、プロテクショントレンチ１０の底部にある絶縁膜は選択的にエッチングすることで除去され、プロテクショントレンチ１０の側壁の側壁絶縁膜６５のみが残されることとなる。
【００４２】
以降は、適宜、第１導電部材６１、絶縁層８５、第２導電部材８１、ゲートパッド８９、ソース電極６９、ドレイン電極３９、引き回し電極等が設けられることで、本実施の形態の炭化ケイ素半導体装置が製造される（図１及び図２参照）。
【００４３】
なお、このようにして製造された炭化ケイ素半導体装置のプロテクショントレンチ１０の水平面内における配置は、「構成」の箇所で述べた内容のものになっている。ちなみに、上述した製造方法はあくまでも一例に過ぎず、特許請求の範囲に記載された炭化ケイ素半導体装置を製造することができるものであれば、どのような製造方法を採用することもできる。
【００４４】
《作用・効果》
次に、本実施の形態による作用・効果について説明する。
【００４５】
本実施の形態によれば、第２導電部材８１が、セル領域のプロテクショントレンチ１０で取り囲まれていない箇所を経て、セル領域のゲートトレンチ２０の上方からゲート領域にわたって配置されている。このため、プロテクショントレンチ１０内に酸化物等の絶縁材を埋め込む必要がなく、製造工程を特段増やすことなく、ゲートトレンチ２０の周りをプロテクショントレンチ１０で取り囲んで電界がゲートトレンチ２０にかかるのを防止することができる。
【００４６】
すなわち、従来であれば、ゲートトレンチ２０の上方からゲートパッドに通じるポリシリコン等の導電材の配線を、プロテクショントレンチ１０を通過するようにして配置しなければならなかった（図７参照）。このため、プロテクショントレンチ１０の所定の箇所（図７に示した態様では「矢印」で指された箇所）を酸化物等の絶縁材を埋め込み、当該絶縁材上を導電材の配線を通過させなければならず、製造工程が増えてしまうデメリットがあった。
【００４７】
これに対して、本実施の形態によれば、第２導電部材８１が、セル領域のプロテクショントレンチ１０で取り囲まれていない箇所、より具体的には一対のセル領域直線トレンチ１１の他端側の上方を経て、ゲート電極７９の上方からゲートパッド８９の下方にわたって配置されている（図２及び図５参照）。このため、本実施の形態では、従来であれば必要であったプロテクショントレンチ１０に酸化物等の絶縁材を埋め込むことが必要なくなり、その結果、従来技術と比較して製造工程を減らすことができる。
【００４８】
また、本実施の形態では、水平方向においてセル領域のプロテクショントレンチ１０が連続した「Ｓ字状」になり、一対のセル領域直線トレンチ１１の「他端」の位置が、図３の上下方向において順番に左右反転するようになっている。このため、プロテクショントレンチ１０がゲートトレンチ２０の「一部のみ」を水平方向で取り囲むという条件と、プロテクショントレンチ１０に水平方向における端部を形成しないという条件の両方を同時に満たすことができるようになっている。
【００４９】
なお、プロテクショントレンチ１０に水平方向における始点又は終点が形成されると、当該端部に角張った箇所が形成されることがある。そして、このように角張った箇所が形成されると、当該箇所で電界集中が起こってしまう可能性がある。他方、本実施の形態によれば、プロテクショントレンチ１０が水平方向おいて（平面視において）一筆書きとなっており、水平方向で始点又は終点が形成されない。
【００５０】
したがって、本実施の形態によれば、従来技術と比較して製造工程を減らすという効果を達成しつつ、プロテクショントレンチ１０の端部に電界が集中しすぎてしまうことを防止するという効果も達成することができるのである。
【００５１】
また、本実施の形態によれば、ゲート領域に含まれるプロテクショントレンチ１０が、水平方向において曲がったゲート領域曲線トレンチ１７を有している。そして、一対のセル領域直線トレンチ１１の他端側に、水平方向においてゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａが設けられている。このため、セル領域に含まれるプロテクショントレンチ１０とゲート領域曲線トレンチ１７との間の水平方向距離が長くなることを防止しつつ、従来技術と比較して製造工程を減らすという効果を達成することができる。
【００５２】
この点について説明する。
【００５３】
一般的にはプロテクショントレンチ１０間の水平方向距離が長いほどプロテクショントレンチ１０に加わる電界が大きくなってしまう。しかしながら、本実施の形態のように一対のセル領域直線トレンチ１１の他端側でセル領域曲線トレンチ１２が形成されないと、ゲート領域側に飛び出るプロテクショントレンチ１０が存在しないことになるので、当該他端側において、セル領域に含まれるプロテクショントレンチ１０とゲート領域に含まれるプロテクショントレンチ１０との水平方向距離が長くなってしまう傾向にある。
【００５４】
この点、本実施の形態では、ゲート領域に含まれるプロテクショントレンチ１０が、水平方向においてゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａを有している。このため、セル領域に含まれるプロテクショントレンチ１０とゲート領域曲線トレンチ１７との間の水平方向距離を短くすることができる。この結果、プロテクショントレンチ１０がゲートトレンチ２０の「一部のみ」を水平方向で取り囲むという条件を満たしつつ、逆バイアス時にセル領域に含まれるプロテクショントレンチ１０とゲート領域曲線トレンチ１７との間で発生する電界を小さくすることができ、この領域で局所的に電界が集中し過ぎてしまうことを防止することができる。
【００５５】
また、本実施の形態では、ゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａに隣接して、当該ゲート領域曲線トレンチ１７側に突出したゲート領域曲線トレンチ１７ｂが設けられている。このため、ゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａと、当該ゲート領域曲線トレンチ１７ａに隣接したゲート領域曲線トレンチ１７ｂとの間の水平方向距離を短くすることができる。この結果、逆バイアス時にゲート領域曲線トレンチ１７間で発生する電界を小さくすることができ、この領域で局所的に電界が集中し過ぎてしまうことを防止することができる。
【００５６】
なお、本実施の形態において「水平方向距離」とは、水平方向における「最小の長さ」のことを意味している。セル領域直線トレンチ１１を例に挙げて説明すると、あるセル領域直線トレンチ１１における一点から、対向するセル領域直線トレンチ１１に対する長さは無数あり、例えば図３に示すようにＤ１の他にＤ１’やＤ１”等を挙げることもできる。この点、上述したように、本実施の形態では「水平方向距離」を水平方向における「最小の長さ」と定義していることから、Ｄ１’やＤ１”ではなく、最小の長さとなるＤ１が「水平方向距離」になる。
【００５７】
変形例
なお、本実施の形態において、セル領域曲線トレンチ１２の曲率半径が小さいほど、当該セル領域曲線トレンチ１２に隣接するゲート領域のプロテクショントレンチ１０との水平方向距離が小さくなっている態様を採用してもよい。
【００５８】
このようにセル領域曲線トレンチ１２の曲率半径が小さいほど当該セル領域曲線トレンチ１２に隣接するゲート領域のプロテクショントレンチ１０との水平方向距離が小さくなっている態様を採用した場合には、逆バイアス時において、セル領域曲線トレンチ１２の曲率半径が小さい箇所に電界が局所的に集中し過ぎてしまうことを防止することができる。
【００５９】
また、同様に、ゲート領域曲線トレンチ１７の曲率半径が小さいほど、当該ゲート領域曲線トレンチ１７に隣接するゲート領域のプロテクショントレンチ１０との水平方向距離が小さくなっている態様を採用してもよい。
【００６０】
このようにゲート領域曲線トレンチ１７の曲率半径が小さいほど当該ゲート領域曲線トレンチ１７に隣接するゲート領域のプロテクショントレンチ１０との水平方向距離が小さくなっている態様を採用した場合には、逆バイアス時において、ゲート領域曲線トレンチ１７の曲率半径が小さい箇所に電界が局所的に集中し過ぎてしまうことを防止することができる。
【００６１】
最後になったが、上述した実施の形態の記載、変形例の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載、変形例の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。
【符号の説明】
【００６２】
１０        プロテクショントレンチ
１１        セル領域直線トレンチ
１２        セル領域曲線トレンチ
１６        ゲート領域直線トレンチ
１７        ゲート領域曲線トレンチ
１７ａ      ゲート領域曲線トレンチ
１７ｂ      ゲート領域曲線トレンチ
２０        ゲートトレンチ
３１        ｎ型の炭化ケイ素半導体基板（第1導電型炭化ケイ素半導体基板）
３２        ｎ型の炭化ケイ素層（第1導電型炭化ケイ素層）
３６        ｐ型の炭化ケイ素層（第２導電型炭化ケイ素層）
６１        第１導電部材
６９        ソース電極
７９        ゲート電極
８０        ガードリング
８１        第２導電部材
【要約】
炭化ケイ素半導体装置は、第1導電型炭化ケイ素層３２と、第２導電型炭化ケイ素層３６と、ゲートトレンチ２０と、ゲートトレンチ２０内に設けられたゲート電極７９と、ゲートトレンチ２０よりも深い深さまで形成されたプロテクショントレンチ１０と、を備えている。水平方向において、ゲートトレンチ２０と、ゲートトレンチ２０の一部のみを水平方向で取り囲むプロテクショントレンチ１０の両方を含む領域がセル領域となり、水平方向において、プロテクショントレンチ１０を含み、ゲートパッド８９又は当該ゲートパッド８９に接続された引き回し電極が配置される領域がゲート領域となる。セル領域のゲートトレンチ２０の上方及びゲート領域に第２導電部材８１が設けられ、当該第２導電部材８１は、セル領域のうちプロテクショントレンチ１０が設けられていない箇所の上方を経て、セル領域のゲートトレンチ２０の上方からゲート領域にわたって配置されている。【図１】
0005833274.tif 000002
【図２】
0005833274.tif 000003
【図３】
0005833274.tif 000004
【図４】
0005833274.tif 000005
【図５】
0005833274.tif 000006
【図６】
0005833274.tif 000007
【図７】
0005833274.tif 000008