(57)【特許請求の範囲】
【請求項１】
直流電源にブートストラップコンデンサを用いて駆動する主スイッチング素子としてのハイサイド側ＭＯＳＦＥＴと同期整流素子としてのローサイド側ＭＯＳＦＥＴとの直列回路を接続し、ローサイド側ＭＯＳＦＥＴのドレイン−ソース間にコイルと平滑コンデンサとを直列に接続すると共に、ハイサイド側ＭＯＳＦＥＴ及びローサイド側ＭＯＳＦＥＴを相補的にオン／オフ駆動することにより前記平滑コンデンサの端子間から直流出力を得る同期整流方式の降圧型ＤＣ−ＤＣコンバータであって、
前記平滑コンデンサの直流出力電圧が所定値以上である場合の過電圧をクランプする過電圧保護用素子と、
前記過電圧保護用素子が過電圧をクランプした時に流れる過電流を遮断する過電流遮断用素子と、
保護回路と、を備え、
前記保護回路は、前記ブートストラップコンデンサの両端の電圧を検出する差動電圧検出手段と、
前記差動電圧検出手段により検出された電圧が所定値以上である場合に、前記ローサイド側ＭＯＳＦＥＴをオフし、前記ハイサイド側ＭＯＳＦＥＴをオンする制御手段と、
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
直流電源にブートストラップコンデンサを用いて駆動する主スイッチング素子としてのハイサイド側ＭＯＳＦＥＴと同期整流素子としてのローサイド側ＭＯＳＦＥＴとの直列回路を接続し、ローサイド側ＭＯＳＦＥＴのドレイン−ソース間にコイルと平滑コンデンサとを直列に接続すると共に、ハイサイド側ＭＯＳＦＥＴ及びローサイド側ＭＯＳＦＥＴを相補的にオン／オフ駆動することにより前記平滑コンデンサの端子間から直流出力を得る同期整流方式の降圧型ＤＣ−ＤＣコンバータであって、
前記ＤＣ−ＤＣコンバータは保護回路を備え、
前記保護回路は、前記ブートストラップコンデンサの両端の電圧を検出する差動電圧検出手段と、
前記差動電圧検出手段により検出された電圧が所定値以上である場合に、前記ローサイド側ＭＯＳＦＥＴをオフする制御手段と、
前記ブートストラップコンデンサに対し並列に接続されるスイッチ素子と、
前記ブートストラップコンデンサ両端の電圧が所定値以上の場合に前記スイッチ素子をオンする電圧検出手段と、
前記ブートストラップコンデンサの高圧側の端子と前記スイッチ素子のドレイン端子間に前記スイッチ素子がオンすることにより流れる電流により溶断される素子と、
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
図2は、降圧型のＤＣ−ＤＣコンバータの一般的な構成の一部を示す図である。図2に示すＤＣ−ＤＣコンバータは、ハイサイドにＮチャネルのＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いた降圧型のＤＣ−ＤＣコンバータであって、ローサイドにはフライホイールダイオードＤ１２の損失を低減し電力変換効率を上げるために、同期整流用のＮチャネルのＭＯＳＦＥＴが接続される。ハイサイドＭＯＳＦＥＴ
Ｑ１は、ドレイン端子に入力電圧Ｖｉｎが印加され、そのソース端子にはローサイドＭＯＳＦＥＴ
Ｑ２のドレイン端子が接続される。ハイサイドＭＯＳＦＥＴ Ｑ１及びローサイドＭＯＳＦＥＴ Ｑ２との接続点には、コイルＬ１１の一端が接続され、コイルＬ１１の他端とＧＮＤとの間には、平滑コンデンサＣ１２と負荷ＲＬが接続される。コイルＬ１１と平滑コンデンサＣ１２は、ＤＣ−ＤＣコンバータの出力部において直流平滑回路を構成している。そして、ハイサイドＭＯＳＦＥＴ
Ｑ１の駆動回路は、バッファ回路ＢＦ１とハイサイドＭＯＳＦＥＴ Ｑ１のゲート端子に入力電圧Ｖｉｎよりも高い電圧を与えるためにハイサイドＭＯＳＦＥＴ Ｑ１のソース端子の電位（図２に示すＳＷ端子の電位）を基準として、バッファ回路ＢＦ１にほぼ一定の電圧を供給するブートストラップコンデンサＣ１１により構成されている。
【０００３】
また、上記ＤＣ−ＤＣコンバータでは、ハイサイドドライブ信号がバッファ回路ＢＦ１を介してハイサイドＭＯＳＦＥＴ
Ｑ１のゲート端子に入力され、ローサイドドライブ信号がバッファ回路ＢＦ２を介してローサイドＭＯＳＦＥＴ
Ｑ２のゲート端子に入力されることで、ハイサイドＭＯＳＦＥＴ Ｑ１、ローサイドＭＯＳＦＥＴ Ｑ２はオン・オフ制御される。
【０００４】
上記ＤＣ−ＤＣコンバータは、電源装置のハイサイドのスイッチング素子としてＮチャネルＭＯＳＦＥＴを使用するため、当該ＭＯＳＦＥＴのゲート電極の電圧を入力電圧Ｖｉｎ以上に昇圧する必要がある。そのための回路としてブートストラップコンデンサＣ１１を使用したブートストラップ回路を構成しているが、埃の付着などによって、入力電圧Ｖｉｎが印加される端子とブートストラップ電圧が印加される端子（図２に示すＢＳ端子）とが短絡された場合、ＢＳ端子とＳＷ端子間には入力電圧Ｖｉｎが加わるため、ＢＳ端子とＳＷ端子間のバッファ回路ＢＦ１、ハイサイドＭＯＳＦＥＴ
Ｑ１のゲート―ソース間及びゲート―ドレイン間の耐圧を超え、これらが耐圧破壊し、ショートしてしまうことがある。
【０００５】
このような耐圧破壊によるハイサイドＭＯＳＦＥＴ Ｑ１のドレイン―ソース間のショートは、ＳＷ端子電圧がＬｏｗとなるローサイドＭＯＳＦＥＴ
Ｑ２がオン状態時に起こる。この時、ハイサイドＭＯＳＦＥＴ Ｑ１及びローサイドＭＯＳＦＥＴ
Ｑ２を介して、ＶｉｎからＧＮＤへ貫通電流が流れるため、ローサイドＭＯＳＦＥＴ Ｑ２も過電流でＡＳＯ（Ａｒｅａ  ｏｆ  ｓａｆｅ  Ｏｐｅｒａｔｉｏｎ：安全動作領域）破壊となる。さらに、ローサイドＭＯＳＦＥＴ
Ｑ２が破壊することで、Ｖｉｎ−ＧＮＤ間にさらに過大電流が流れ、製品が激しい損傷を伴う破壊となることがある。
【０００６】
ところで、このような何らかの異常により、ブートストラップ回路の電圧が大きくなって、スイッチング素子を正常にオン、オフさせることができなくなった場合には、当該スイッチング素子への電力供給を遮断し、スイッチング素子の破損を防止して安全性を向上させる保護回路が提案されている。（例えば、特許文献１参照）。
【０００７】
保護回路とブートストラップ回路を使用した電源装置の回路図の一例を図１に示す。図１において、ブートストラップ回路１０６は、コンデンサＣ５、Ｃ６及びダイオードＤ３により構成される。また、その保護回路は、電圧検出部としてのダイオードＤ５及びトランジスタＴｒ１、そしてヒューズＦ２によって構成される。
【０００８】
ブートストラップ回路１０６の動作について、以下に説明する。ブートストラップ回路１０６のＧＮＤは、スイッチング素子Ｓ２のソース端子に接続されるフローティングＧＮＤである。従って、ブートストラップ回路１０６のＶｂ端子は、スイッチング素子Ｓ２のオン・オフに関わらず、常にスイッチング素子Ｓ２のソース端子電圧よりもＶｂｏｏｔ端子電圧、すなわちコンデンサＣ６の充電電圧分、高く保たれている。これは、スイッチング素子Ｓ２がオンの時にダイオードＤ３を介してコンデンサＣ６からコンデンサＣ５へ充電されるからである。
【０００９】
ブートストラップ回路１０６が正常に動作している場合、当該ブートストラップ回路１０６は、コンデンサＣ５及びＣ６がエネルギーの充電と放電を繰り返し行うことによって、スイッチング素子Ｓ２をオン、オフさせる。一方、何らかの異常により、ブートストラップ回路１０６内のダイオードＤ３がショートして制御ＩＣのＶｂｏｏｔ端子の電圧が上昇すると、ダイオードＤ５が導通し、これによりトランジスタＴｒ１がオン状態となる。このため、入力とＧＮＤ間がショートしてヒューズＦ２が溶断する。このような動作によって、スイッチング素子Ｓ２への電力供給が遮断されて当該スイッチング素子Ｓ２の動作が停止する。このため、スイッチング素子Ｓ２の破損を防止し、安全性を向上させることができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−２８００１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、従来のブートストラップ回路１０６に用いられる保護回路においては、入力とＧＮＤ間をショートさせるトランジスタＴｒ１は、ヒューズＦ２の遮断電流とコンデンサＣ７の充電エネルギーを合わせたエネルギーを放電する必要があるため、これを満たす電流規格又は安全動作領域を持つ大きなトランジスタを用いる必要があった。
【００１２】
本発明は、上記問題点に鑑み、従来技術の問題を解決しつつ、安全性を向上させたＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１３】
請求項1に記載のＤＣ−ＤＣコンバータは、直流電源にブートストラップコンデンサを用いて駆動する主スイッチング素子としてのハイサイド側ＭＯＳＦＥＴと同期整流素子としてのローサイド側ＭＯＳＦＥＴとの直列回路を接続し、ローサイド側ＭＯＳＦＥＴのドレイン−ソース間にコイルと平滑コンデンサとを直列に接続すると共に、ハイサイド側ＭＯＳＦＥＴ及びローサイド側ＭＯＳＦＥＴを相補的にオン／オフ駆動することにより前記平滑コンデンサの端子間から直流出力を得る同期整流方式の降圧型ＤＣ−ＤＣコンバータであって、前記の課題を解決するために、前記平滑コンデンサの直流出力電圧が所定値以上である場合の過電圧をクランプする過電圧保護用素子と、前記過電圧保護用素子が過電圧をクランプした時に流れる過電流を遮断する過電流遮断用素子と、保護回路とを備え、前記保護回路は、前記ブートストラップコンデンサの両端の電圧を検出する差動電圧検出手段と、前記差動電圧検出手段により検出された電圧が所定値以上である場合に、前記ローサイド側ＭＯＳＦＥＴをオフし、前記ハイサイド側ＭＯＳＦＥＴをオンする制御手段とを備えたものである。
【００１４】
また、請求項２に記載のＤＣ−ＤＣコンバータは、直流電源にブートストラップコンデンサを用いて駆動する主スイッチング素子としてのハイサイド側ＭＯＳＦＥＴと同期整流素子としてのローサイド側ＭＯＳＦＥＴとの直列回路を接続し、ローサイド側ＭＯＳＦＥＴのドレイン−ソース間にコイルと平滑コンデンサとを直列に接続すると共に、ハイサイド側ＭＯＳＦＥＴ及びローサイド側ＭＯＳＦＥＴを相補的にオン／オフ駆動することにより前記平滑コンデンサの端子間から直流出力を得る同期整流方式の降圧型ＤＣ−ＤＣコンバータであって、前記ＤＣ−ＤＣコンバータは保護回路を備え、前記保護回路は、前記ブートストラップコンデンサの両端の電圧を検出する差動電圧検出手段と、前記差動電圧検出手段により検出された電圧が所定値以上である場合に、前記ローサイド側ＭＯＳＦＥＴをオフする制御手段と、前記ブートストラップコンデンサに対し並列に接続されるスイッチ素子と、前記ブートストラップコンデンサ両端の電圧が所定値以上の場合に前記スイッチ素子をオンする電圧検出手段と、前記ブートストラップコンデンサの高圧側の端子と前記スイッチ素子のドレイン端子間に前記スイッチ素子がオンすることにより流れる電流により溶断される素子とを備えたものである。
【発明の効果】
【００１５】
入力電圧が印加される端子とブートストラップ電圧が印加される端子とが短絡した場合の安全性を向上させたＤＣ−ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】従来の保護回路を備えたスイッチング制御回路の回路構成図である。
【図２】同期整流方式降圧型のＤＣ−ＤＣコンバータの一般的な構成を示す図である。
【図３】本発明による実施形態１のＤＣ−ＤＣコンバータの回路構成図である。
【図４】本発明による実施形態２のＤＣ−ＤＣコンバータの回路構成図である。
【発明を実施するための形態】
【００１７】
次に、本発明の実施形態を、図面を参照して具体的に説明する。
【００１８】
（実施形態１）
図３に、ブートストラップ回路を備えたＤＣ−ＤＣコンバータの本発明による実施形態１を示す。
【００１９】
図３において、符号Ｑ１で示したものはハイサイドスイッチング素子としてのパワーＭＯＳＦＥＴであり、符号Ｑ２で示したものは、ローサイドスイッチング素子としてのパワーＭＯＳＦＥＴである。ハイサイドＭＯＳＦＥＴ Ｑ１のドレイン端子にはヒューズＦ１１を介して入力電圧Ｖｉｎが印加され、そのソース端子にはローサイドＭＯＳＦＥＴ Ｑ２のドレイン端子が接続される。ハイサイドＭＯＳＦＥＴ Ｑ１及びローサイドＭＯＳＦＥＴ
Ｑ２との接続点には、コイルＬ１１の一端が接続され、コイルＬ１１の他端とＧＮＤとの間には、平滑コンデンサＣ１２と負荷ＲＬ及び負荷保護用のクランプダイオードＤ１３が接続される。コイルＬ１１と平滑コンデンサＣ１２は、ＤＣ−ＤＣコンバータの出力部において直流平滑回路を構成している。ブートストラップコンデンサＣ１１は、一端がＳＷ端子に接続され、他端がＢＳ端子に接続されている。そして、ブートストラップコンデンサＣ１１は、図示しないレギュレータにより生成される所定の電圧が、同じく図示しない逆流防止ダイオードと、ＢＳ端子とを介して印加されることにより充電され、ブートストラップ電圧を生成する。このブートストラップ電圧により、バッファ回路ＢＦ１の出力信号の電圧レベルとＳＷ端子の電圧との電位差を生じさせ、ハイサイドＭＯＳＦＥＴ
Ｑ１のゲート閾値電圧よりも大きくすることでハイサイドＭＯＳＦＥＴ Ｑ１がオンとなり、ハイサイドＭＯＳＦＥＴ Ｑ１のドレイン―ソース間を介してＳＷ端子に電流が流れるよう構成される。
【００２０】
ハイサイドＭＯＳＦＥＴ
Ｑ１とローサイドＭＯＳＦＥＴ Ｑ２のゲート端子には、個別に相補的なドライブ信号が入力される。すなわち、図示しないドライブ信号生成回路から入力されるドライブ信号入力端子がオア回路ＯＲとアンド回路ＡＮＤの一方の入力端子にそれぞれ接続される。また、過電圧保護回路１からの出力信号がラッチ回路ＬＣ１を介し、オア回路ＯＲの他方の入力端子と、インバータ回路ＩＮＶを介してアンド回路ＡＮＤの他方の入力端子にそれぞれ接続される。オア回路ＯＲの出力は、バッファ回路ＢＦ１を介してハイサイドＭＯＳＦＥＴ
Ｑ１のゲート端子へ接続される。また、アンド回路ＡＮＤの出力は、バッファ回路ＢＦ２を介してローサイドＭＯＳＦＥＴ
Ｑ２のゲート端子へ接続される。
【００２１】
過電圧保護回路１は、ブートストラップコンデンサＣ１１の両端の電位、すなわち図３に示すＢＳ端子とＳＷ端子間の電位差を基準電圧Ｖｒｅｆと比較することにより過電圧検出を行う。ＢＳ端子とＳＷ端子間の電位差を、オペアンプＯＰ１及び抵抗Ｒ１〜Ｒ４によって構成される差動増幅器により検出し、当該差動増幅器からの出力をコンパレータＣＰ１の非反転入力へ接続する。そして、コンパレータＣＰ１の反転入力端子には基準電圧となるＶｒｅｆを供給する。コンパレータＣＰ１の出力は、ラッチ回路ＬＣ１を介して、上述した通り、オア回路ＯＲのドライブ信号入力端子が接続されない側の入力端子へ接続され、さらにインバータ回路ＩＮＶを介してアンド回路ＡＮＤのドライブ信号入力端子が接続されない側の入力端子へ接続される。
【００２２】
ブートストラップ回路が正常に動作している場合、ブートストラップコンデンサＣ１１がエネルギーの充電と放電を繰り返し行うことによって、ハイサイドＭＯＳＦＥＴ Ｑ１を安定してオン・オフ制御する。過電圧保護回路１は、ＢＳ端子とＳＷ端子間の電位差と基準電圧Ｖｒｅｆとを比較し、通常、コンパレータＣＰ１の出力はＬｏｗの信号となる。
【００２３】
しかし、埃の付着などによって、入力電圧が印加される端子とブートストラップ電圧が印加されるＢＳ端子とが短絡し、かつ、ローサイドＭＯＳＦＥＴ
Ｑ２がオンした場合には、まずＢＳ端子とＳＷ端子間の電位差が通常時より大きくなるため、この電位差がオペアンプＯＰ１及び抵抗Ｒ１〜Ｒ４によって構成される差動増幅器から変換されて出力される。次に、当該差動増幅器で変換された電位差信号がコンパレータＣＰ１で基準電圧Ｖｒｅfとの比較において閾値を超えると、コンパレータＣＰ１からはＨｉｇｈの信号が出力される。このコンパレータＣＰ１から出力された信号は、ラッチ回路ＬＣ１を介して、オア回路ＯＲのドライブ信号入力端子が接続されない側の入力端子及びインバータ回路ＩＮＶを介してアンド回路ＡＮＤのドライブ信号入力端子が接続されない側の入力端子へそれぞれ入力される。
【００２４】
オア回路ＯＲのドライブ信号入力端子が接続されない側の入力端子へは、ラッチ回路ＬＣ１から出力されたＨｉｇｈの信号が入力されるため、オア回路ＯＲの他方の入力端子へ入力されるドライブ信号に関わらず、オア回路ＯＲからの出力は常にＨｉｇｈの信号が出力される。この出力された信号は、バッファ回路ＢＦ１を介してハイサイドＭＯＳＦＥＴ
Ｑ１のゲート端子へ入力されることで、ハイサイドＭＯＳＦＥＴ Ｑ１はオン状態、すなわちドレイン―ソース間が導通した状態を保持する。
【００２５】
一方、ラッチ回路ＬＣ１の出力は、アンド回路ＡＮＤのドライブ信号入力端子が接続されない側の入力端子へ入力されるが、インバータ回路ＩＮＶを介するため、インバータ回路ＩＮＶからの出力はＬｏｗの信号が出力され、アンド回路ＡＮＤの一方の入力端子へと入力される。このため、アンド回路ＡＮＤの他方の入力端子へ入力されるドライブ信号に関わらず、アンド回路ＡＮＤからの出力は常にＬｏｗの信号が出力され、バッファ回路ＢＦ２を介してローサイドＭＯＳＦＥＴ
Ｑ２のゲート端子へ入力されることで、ローサイドＭＯＳＦＥＴ Ｑ２のドレイン―ソース間が遮断された状態を保持する。
【００２６】
この場合、電流の流れる経路は、入力電源ラインへ接続されているヒューズＦ１１、ハイサイドＭＯＳＦＥＴ
Ｑ１、そしてハイサイドＭＯＳＦＥＴ Ｑ１のソース端子へ接続されているコイルＬ１１を通過し、負荷保護用クランプダイオードＤ１３へ流れるため（太点線矢印）、入力電源ラインへ接続されているヒューズＦ１１が溶断し、電源ラインからの電圧供給が遮断される。
【００２７】
このような構成とすることで、電源ラインからＧＮＤへの貫通電流を阻止し、電源ラインからの電圧供給を遮断できるため、ハイサイドＭＯＳＦＥＴ
Ｑ１及びローサイドＭＯＳＦＥＴ Ｑ２の発煙、焼損、破裂音などを阻止して、安全性を向上させることができる。
【００２８】
（実施形態２）
図４に、ブートストラップ回路を備えるＤＣ−ＤＣコンバータの本発明による実施形態２を示す。
【００２９】
本実施形態２では、実施形態１のＤＣ−ＤＣコンバータにおいて、オア回路ＯＲとラッチ回路ＬＣ１を除外し、ＢＳ端子―ＳＷ端子間に過電圧保護回路２を備えたものである。この過電圧保護回路２は、ＢＳ端子とバッファ回路ＢＦ１間に接続される抵抗Ｒ５、ＢＳ端子にドレイン電極が接続されソース電極はＳＷ端子に接続されるＮチャネルＭＯＳＦＥＴ
Ｑ３、ＢＳ端子−ＳＷ端子間に接続されるツェナーダイオードＤ１４と抵抗Ｒ６から構成される。
【００３０】
このように構成された過電圧保護回路２は、何らかの異常により入力電圧が印加される端子とブートストラップ電圧が印加されるＢＳ端子とが短絡した場合、ＢＳ−ＳＷ端子間に生じた電位差により、まずツェナーダイオードＤ１４が導通し、ＮチャネルＭＯＳＦＥＴ Ｑ３がオン状態となる。ＮチャネルＭＯＳＦＥＴ Ｑ３のドレイン―ソース間が導通するため、ＢＳ端子とバッファ回路ＢＦ１間に接続されている抵抗Ｒ５に過大電流が流れることとなり、この過大電流により、抵抗Ｒ５が溶断される。抵抗Ｒ５が溶断されることで、ブートストラップコンデンサＣ１１とバッファ回路ＢＦ１間が遮断されるため、バッファ回路ＢＦ１及びハイサイドＭＯＳＦＥＴ Ｑ１のゲート電圧には過電圧がかからず、保護される。また、ブートストラップコンデンサＣ１１とバッファ回路ＢＦ１間が遮断されることから、ハイサイドＭＯＳＦＥＴ Ｑ１はオンできない。尚、この場合であっても、過電圧保護回路１は上述した実施形態１の場合と同様に機能するので、ローサイドＭＯＳＦＥＴ Ｑ２がオン状態のタイミングで入力電圧が印加される端子とブートストラップ電圧が印加されるＢＳ端子とが短絡されても、ローサイドＭＯＳＦＥＴ
Ｑ２のドレイン―ソース間は、瞬時に遮断されるため、Ｖｉｎ―ＧＮＤ間に貫通電流が流れることなく、ハイサイドＭＯＳＦＥＴ
Ｑ１及びローサイドＭＯＳＦＥＴ Ｑ２は損傷なく保護することが可能となる。また、ＢＳ端子とバッファ回路ＢＦ１間に接続される抵抗は、例えば薄膜抵抗を用いることで、過電流による溶断時においても発煙が抑制され、電源ラインを安全に遮断することが可能となる。
【００３１】
このように、抵抗Ｒ５の溶断によりＶｉｎを遮断することから、通常、外付けされるヒューズＦ１１及び負荷保護用クランプダイオードＤ１３を設ける必要がなく、安全性を向上させつつ、外付け部品点数を削減することが可能となる。
【符号の説明】
【００３２】
Ｑ１  パワーＭＯＳＦＥＴ（ハイサイドスイッチング素子）
Ｑ２  パワーＭＯＳＦＥＴ（ローサイドスイッチング素子）
Ｑ３  パワーＭＯＳＦＥＴ
Ｃ１１，Ｃ１２  コンデンサ
ＢＦ１，ＢＦ２  バッファ回路
ＲＬ  負荷
Ｄ１２，Ｄ１３，Ｄ１４  ダイオード
ＯＰ１  オペアンプ
ＣＰ１  コンパレータ
Ｒ１〜Ｒ６  抵抗
ＡＮＤ  アンド回路
ＯＲ  オア回路
Ｌ１１  コイル
Ｆ１１  ヒューズ
ＩＮＶ  インバータ回路
ＬＣ１  ラッチ回路
【図１】
0005656072.tif 000002
【図２】
0005656072.tif 000003
【図３】
0005656072.tif 000004
【図４】
0005656072.tif 000005