(57)【特許請求の範囲】
【請求項１】
スイッチング素子の制御電極に対して制御電圧を出力する出力部と、
前記制御電圧と前記制御電極の電圧との電圧差を監視し、前記制御電圧が出力し始めてからの前記電圧差の変化に基づいて、前記スイッチング素子の電流を制限する制限部とを備え、
前記制限部は、前記スイッチング素子に流れる電流に応じてシャント抵抗により発生する電圧が第１の基準電圧よりも高く、かつ、前記制御電圧が出力し始めてからの前記電圧差に応じた電圧が第２の基準電圧よりも低い場合、前記スイッチング素子に流れる電流を制限する、スイッチング素子駆動回路。
【請求項２】
前記スイッチング素子に流れる電流に応じてシャント抵抗により発生する電圧が第１の基準電圧よりも高いことを表す第１の信号を出力する第１のコンパレータと、
前記制御電圧が出力し始めてからの前記電圧差に応じた電圧が第２の基準電圧よりも低いことを表す第２の信号を出力する第２のコンパレータとを備え、
前記制限部は、前記第１の信号が前記第１のコンパレータから入力され且つ前記第２の信号が前記第２のコンパレータから入力されることによって、前記スイッチング素子に流れる電流を制限する、請求項１に記載のスイッチング素子駆動回路。
【請求項３】
前記制限部は、前記スイッチング素子をオンさせる駆動制御信号が入力されてから所定時間経過するまでの前記第１の信号及び前記第２の信号に基づいて、前記スイッチング素子に流れる電流を制限する、請求項２に記載のスイッチング素子駆動回路。
【請求項４】
前記制限部は、前記第１の信号及び前記第２の信号に基づいて、前記スイッチング素子をオフさせる前記制御電圧を前記出力部に出力させる、請求項２又は３に記載のスイッチング素子駆動回路。
【請求項５】
前記電圧差に応じた電圧は、オペアンプによって増幅された電圧である、請求項１から４のいずれか一項に記載のスイッチング素子駆動回路。
【請求項６】
前記出力部と前記制御電極との間のゲート抵抗と、
ベースが前記ゲート抵抗と前記制御電極との間に接続され、エミッタが前記ゲート抵抗と前記出力部との間に接続される、ＰＮＰトランジスタとを備え、
前記電圧差に応じた電圧は、前記ＰＮＰトランジスタのコレクタの電圧である、請求項１から４のいずれか一項に記載のスイッチング素子駆動回路。
【請求項７】
請求項１から６のいずれか一項に記載のスイッチング素子駆動回路と、
前記スイッチング素子とを備える、駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子に対して制御電圧を出力する出力部と、前記スイッチング素子の過電流を推定する推定部とを備えるスイッチング素子駆動回路、及びそれを備える駆動装置に関する。
【背景技術】
【０００２】
従来技術として、パワートランジスタを過電流から保護するため、パワートランジスタのドレイン電圧を監視して過電流を検出する検出回路を備えた過電流保護回路が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２７４８６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の従来技術では、ドレイン電圧が高くなる環境下では、ドレイン電圧を監視する検出回路の耐圧を上げなければならない。
【０００５】
そこで、本発明は、回路の耐圧を上げなくても過電流を検出できる、スイッチング素子駆動回路及びそれを備える駆動装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明は、
スイッチング素子の制御電極に対して制御電圧を出力する出力部と、
前記制御電圧と前記制御電極の電圧との電圧差を監視し、前記制御電圧が出力し始めてからの前記電圧差の変化に基づいて、前記スイッチング素子の電流を制限する制限部とを備え、
前記制限部は、前記スイッチング素子に流れる電流に応じてシャント抵抗により発生する電圧が第１の基準電圧よりも高く、かつ、前記制御電圧が出力し始めてからの前記電圧差に応じた電圧が第２の基準電圧よりも低い場合、前記スイッチング素子に流れる電流を制限する、スイッチング素子駆動回路を提供するものである。
【０００９】
また、上記目的を達成するため、本発明は、
前記スイッチング素子駆動回路と、前記スイッチング素子とを備える、駆動装置を提供するものである。
【発明の効果】
【００１０】
本発明によれば、回路の耐圧を上げなくても過電流を検出できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態であるスイッチング素子駆動回路１の構成図である。
【図２】スイッチング素子１４が正常時にオンする時のゲート電圧Ｖｇの波形である。
【図３】スイッチング素子１４が短絡時にオンする時のゲート電圧Ｖｇの波形である。
【図４】制御電圧Ｖｏｕｔが１３Ｖのときにスイッチング素子１４に流れるコレクタ電流Ｉとミラー電圧Ｖｍとの関係を示したグラフである。
【図５】判定回路２５の制限部によって過電流の流れが制限される方法の一例を示したフローチャートである。
【図６】本発明の第２の実施形態であるスイッチング素子駆動回路２の構成図である。
【図７】本発明の第３の実施形態であるスイッチング素子駆動回路３の構成図である。
【図８】本発明に係る駆動装置の一実施形態であるインバータ装置１００の構成図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面に従って説明する。
【００１３】
図１は、本発明の第１の実施形態であるスイッチング素子駆動回路１の構成図である。スイッチング素子駆動回路１は、ＩＧＢＴ等のスイッチング素子１４が過電流によって破壊することを防ぐため、スイッチング素子１４に流れる過電流を検出した場合、その過電流の流れを遮断する機能を有している。スイッチング素子１４に流れる過電流は、例えば、スイッチング素子１４自体又はスイッチング素子１４の周辺回路が短絡することによって発生する。なお、「過電流の検出（「過電流の推定」ともいう）」には、その過電流の一因である短絡を検出（推定）することが含まれてよい。
【００１４】
スイッチング素子駆動回路１は、シャント抵抗２６による電流検出のみではスイッチング素子１４に流れる過電流の発生を誤検出するおそれがあるため、スイッチング素子１４がオンする過程で生ずるゲート電圧Ｖｇの変化も利用することによって、過電流の誤検出を防止している。
【００１５】
図２は、スイッチング素子１４が正常時にオンする時のゲート電圧Ｖｇの波形である。図３は、スイッチング素子１４が短絡時にオンする時のゲート電圧Ｖｇの波形である。ΔＶは、スイッチング素子１４のゲートに対して出力される制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差を表している。
【００１６】
図２に示されるように、過電流がスイッチング素子１４に流れることのない正常時には、制御電圧Ｖｏｕｔがタイミングｔ１でスイッチング素子１４のゲートに対して出力されると、ゲート電圧Ｖｇは、一定の電圧Ｖｍまで一旦上昇してから、制御電圧Ｖｏｕｔとほぼ同一の電圧まで上昇する。ゲート電圧Ｖｇが一定の電圧Ｖｍで経過するｔ２からｔ３までの期間Ｔｍを、「ミラー期間」といい、一定の電圧Ｖｍを「ミラー電圧」という。
【００１７】
一方、図３に示されるように、過電流がスイッチング素子１４に流れる短絡時は、スイッチング素子１４の見かけ上のゲート容量が減るため、ゲート電圧Ｖｇは、ミラー期間Ｔｍを経ることなく、制御電圧Ｖｏｕｔよりも僅かに低い電圧まで上昇する。
【００１８】
なお、ゲート電圧Ｖｇが制御電圧Ｖｏｕｔに所定の電圧範囲内まで収束したときの電圧差ΔＶは、正常時よりも短絡時の方が大きい。
【００１９】
図４は、制御電圧Ｖｏｕｔが１３Ｖのときにスイッチング素子１４に流れるコレクタ電流Ｉとミラー電圧Ｖｍとの関係を示したグラフである。図４に示されるように、スイッチング素子１４に流れるコレクタ電流Ｉとミラー電圧Ｖｍは相関し、ミラー電圧Ｖｍは、コレクタ電流Ｉが増えるほど高くなるという関係がある。言い換えれば、制御電圧Ｖｏｕｔとミラー電圧Ｖｍとの電圧差ΔＶは、スイッチング素子１４に流れるコレクタ電流Ｉが増えるほど小さくなるという関係がある。
【００２０】
図４の場合、正常時のコレクタ電流Ｉは２００Ａ程度であり、コレクタ電流Ｉが２００Ａのときの制御電圧Ｖｏｕｔとミラー電圧Ｖｍとの電圧差ΔＶは、約３Ｖである。コレクタ電流Ｉが増えるほど、その電圧差ΔＶは３Ｖよりも小さくなるため、スイッチング素子１４がオン動作中の過渡期の電圧差ΔＶが所定値（例えば、２Ｖ）以上になることが検出されないとき、異常（過電流の発生）と判定することができる。
【００２１】
本発明の一実施形態であるスイッチング素子駆動回路１は、スイッチング素子１４のオン過程での制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶの大きさが正常時と短絡時との間でこのような違いがあることを利用して、スイッチング素子１４の過電流の発生を推定する推定部を有している。この推定部は、電圧差ΔＶを監視し、制御電圧Ｖｏｕｔが出力し始めてからの電圧差ΔＶの変化に基づいて、スイッチング素子１４の過電流の発生を推定する。
【００２２】
スイッチング素子駆動回路１の推定部は、例えば、制御電圧Ｖｏｕｔが出力し始めてからの電圧差ΔＶが所定値以上になるか否かに応じて、スイッチング素子１４の過電流の発生を推定する。この推定部は、例えば、図２に示されるように、制御電圧Ｖｏｕｔが出力し始めてからゲート電圧Ｖｇが制御電圧Ｖｏｕｔに収束するまでの電圧差ΔＶが所定値以上になるとき、スイッチング素子１４に過電流が流れていないと推定し、図３に示されるように、制御電圧Ｖｏｕｔが出力し始めてからゲート電圧Ｖｇが制御電圧Ｖｏｕｔに収束するまでの電圧差ΔＶが所定値以上にならないとき、スイッチング素子１４に過電流が流れていると推定する。
【００２３】
次に、図１のスイッチング素子駆動回路１の構成について具体的に説明する。
【００２４】
スイッチング素子駆動回路１は、制御回路１１と、ゲート駆動回路１２と、過電流推定回路１３とを備えている。制御回路１１は、スイッチング素子駆動回路１の外部に構成された回路でもよい。
【００２５】
制御回路１１は、スイッチング素子１４を所望のタイミングでオン／オフさせる駆動制御信号Ｓ１を駆動回路１２に対して供給する制御部である。制御回路１１は、例えば、駆動制御信号Ｓ１を生成可能な回路を備えている。駆動制御信号Ｓ１の生成回路の具体例として、マイクロコンピュータが挙げられる。
【００２６】
ゲート駆動回路１２は、制御回路１１から供給される駆動制御信号Ｓ１に従って、スイッチング素子１４のゲートに対して制御電圧Ｖｏｕｔを出力する出力部である。ゲート駆動回路１２は、スイッチング素子１４のゲート電圧Ｖｇをスイッチング素子１４の閾値電圧Ｖｔｈ以上にする制御電圧Ｖｏｕｔを出力することによって、スイッチング素子１４をオンさせ、ゲート電圧Ｖｇを閾値電圧Ｖｔｈ未満にする制御電圧Ｖｏｕｔを出力することによって、スイッチング素子１４をオフさせる。
【００２７】
スイッチング素子１４は、例えば、ＩＧＢＴ，パワーＭＯＳＦＥＴなどの絶縁ゲート型の電圧制御半導体素子である。スイッチング素子１４は、ゲートに相当する制御電極と、コレクタ又はドレインに相当する第１の主電極と、エミッタ又はソースに相当する第２の主電極とを有している。スイッチング素子１４のゲート電圧Ｖｇは、スイッチング素子１４の制御電極と第２の主電極との間の電圧に相当する。
【００２８】
スイッチング素子１４の第１の主電極と第２の主電極との間には、ダイオード１５が並列に接続されている。なお、ダイオード１５は、スイッチング素子１４の第１の主電極と第２の主電極との間に形成される寄生ダイオードでもよい。
【００２９】
過電流推定回路１３は、制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶを監視し、制御電圧Ｖｏｕｔが出力し始めてからゲート電圧Ｖｇが制御電圧Ｖｏｕｔに収束するまでの電圧差ΔＶの変化に基づいて、スイッチング素子１４に流れる過電流の発生を推定する推定部である。
【００３０】
過電流推定回路１３は、オペアンプ２２と、コンパレータ２３と、コンパレータ２７と、判定回路２５とを備えている。オペアンプ２２及びコンパレータ２３が、制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶの変化を監視する回路である。
【００３１】
オペアンプ２２は、ゲート抵抗２１の両端に発生する電圧差ΔＶを増幅する回路である。ゲート抵抗２１は、ゲート駆動回路１２の制御電圧Ｖｏｕｔの出力部とスイッチング素子１４のゲートとの間を結ぶゲート信号経路２９に挿入されている。電圧差ΔＶの微小な変化を正確に検出する必要があるため、電圧差ΔＶはオペアンプ２２等の増幅回路によって増幅されることが好ましい。
【００３２】
コンパレータ２３は、オペアンプ２２によって増幅された電圧差ΔＶを、基準電圧源２４の基準電圧Ｖｒｅｆ２と比較する。コンパレータ２３は、オペアンプ２２によって増幅された電圧差ΔＶが基準電圧Ｖｒｅｆ２以上になれば、スイッチング素子１４に流れる過電流を検出していないことを表す過電流非検出信号（図１の場合、ハイレベルの信号）を出力する。一方、コンパレータ２３は、オペアンプ２２によって増幅された電圧差ΔＶが基準電圧Ｖｒｅｆ２以上にならなければ、スイッチング素子１４に流れる過電流を検出したことを表す過電流検出信号（図１の場合、ローレベルの信号）を出力する。
【００３３】
一方、コンパレータ２７は、スイッチング素子１４の２つの主電極のうち低電位側の第２の主電極の電圧変化を監視することによって、スイッチング素子１４に流れるコレクタ電流Ｉを検出する手段である。コンパレータ２７は、スイッチング素子１４の第１の主電極と第２の主電極との間のセンス素子に流れるセンス電流Ｉ１をシャント抵抗２６でモニタすることによって、スイッチング素子１４の第１の主電極と第２の主電極との間の主電流素子に流れる主電流Ｉ２を検出する。これにより、コンパレータ２７は、スイッチング素子１４の第１の主電極と第２の主電極との間を流れるコレクタ電流Ｉ（＝Ｉ１＋Ｉ２）を検出できる。
【００３４】
コンパレータ２７は、検出電圧Ｖｓｉと基準電圧源２８の基準電圧Ｖｒｅｆ１とを比較することによって、スイッチング素子１４の第１の主電極と第２の主電極との間に流れる過電流を検出する。検出電圧Ｖｓｉは、センス電流Ｉ１がシャント抵抗２８に流れることによって発生する。
【００３５】
コンパレータ２７は、検出電圧Ｖｓｉが基準電圧Ｖｒｅｆ１よりも大きい場合、スイッチング素子１４に流れる過電流を検出したことを表す過電流検出信号（図１の場合、ハイレベルの信号）を出力する。一方、コンパレータ２７は、検出電圧Ｖｓｉが基準電圧Ｖｒｅｆ１よりも小さい場合、スイッチング素子１４に流れる過電流を検出していないことを表す過電流非検出信号（図１の場合、ローレベルの信号）を出力する。
【００３６】
判定回路２５は、スイッチング素子１４のオン動作中に、コンパレータ２７とコンパレータ２３の両方から過電流検出信号が入力されることによって、スイッチング素子１４に過電流が流れている異常状態と判定する。一方、判定回路２５は、コンパレータ２７とコンパレータ２３の少なくとも一方から過電流非検出信号が入力された場合、スイッチング素子１４に過電流が流れていない正常状態と判定する。判定回路２５は、ＣＰＵが構成されているマイクロコンピュータによって実現されてもよいし、ＣＰＵが構成されていない論理回路によって実現されてもよい。
【００３７】
判定回路２５は、制御回路１１から駆動制御信号Ｓ１を取得してもよい。判定回路２５は、例えば、スイッチング素子１４をオンさせる駆動制御信号Ｓ１が入力されてから所定期間経過するまでにコンパレータ２７とコンパレータ２３から入力される信号に基づいて、スイッチング素子１４の過電流の発生有無を判定してもよい。これにより、スイッチング素子１４のオン動作中の信号をコンパレータ２７とコンパレータ２３から正確に取得できるので、過電流の発生有無の判定精度を上げることができる。
【００３８】
判定回路２５は、スイッチング素子１４に流れる過電流が発生しているか否かの判定結果に応じて、スイッチング素子１４に流れる過電流の流れを制限する制限部を備えていると好適である。
【００３９】
図５は、判定回路２５の制限部によって過電流の流れが制限される方法の一例を示したフローチャートである。
【００４０】
ステップＳ１０において、ゲート駆動回路１２は、制御回路１１からの駆動制御信号Ｓ１に従って、制御電圧Ｖｏｕｔを出力する。制御電圧Ｖｏｕｔの出力によって、スイッチング素子１４はオンする（ステップＳ２０）。
【００４１】
ステップＳ３０において、過電流推定回路１３の判定回路２５は、スイッチング素子１４に流れる電流の大きさが所定の閾値Ａ以上かつ電圧差ΔＶが所定の閾値Ｂ以下である場合、スイッチング素子１４に過電流が流れている異常状態と判定し、スイッチング素子１４をオフさせる（ステップＳ４０）。これにより、スイッチング素子１４が過電流によって破壊することを防止できる。
【００４２】
例えば、判定回路２５の制限部は、コンパレータ２７とコンパレータ２３の両方から過電流検出信号が入力されることによって、スイッチング素子１４をオフさせる制御電圧Ｖｏｕｔを出力させる強制オフ制御信号をゲート駆動回路１２に対して出力する。ゲート駆動回路１２は、判定回路２５から強制オフ制御信号が入力されたとき、制御回路１１からの駆動制御信号Ｓ１にかかわらず、スイッチング素子１４をオフさせる制御電圧Ｖｏｕｔを出力する。
【００４３】
一方、ステップＳ３０において、過電流推定回路１３の判定回路２５は、スイッチング素子１４に流れる電流の大きさが所定の閾値Ａ以上かつ電圧差ΔＶが所定の閾値Ｂ以下ではない場合、スイッチング素子１４に過電流が流れていない正常状態と判定し、スイッチング素子１４のオンを継続させる（ステップＳ５０）。
【００４４】
例えば、判定回路２５の制限部は、コンパレータ２７とコンパレータ２３の両方から過電流検出信号が入力されないとき、強制オフ制御信号をゲート駆動回路１２に対して出力しないようにする。
【００４５】
したがって、制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶを監視する図１の構成によれば、スイッチング素子１４のゲートの電圧は、スイッチング素子１４のコレクタ又はドレインに相当する第１の主電極の電圧よりも低いため、スイッチング素子１４の過電流を検出するための回路の耐圧を上げずに、スイッチング素子１４の過電流を検出することができる。
【００４６】
図６は、本発明の第２の実施形態であるスイッチング素子駆動回路２の構成図である。上述の実施形態と同様の構成及び効果については、その説明を省略する。スイッチング素子駆動回路２は、図１のスイッチング素子駆動回路１のオペアンプ２２を、ＰＮＰトランジスタ３１及び抵抗３２に置き換えた回路である。
【００４７】
ＰＮＰトランジスタ３１は、ベースが、ゲート抵抗２１とスイッチング素子１４のゲートとの間に接続され、エミッタが、ゲート抵抗２１とゲート駆動回路１２との間に接続され、コレクタが、抵抗３２を介してグランドに接続されている。ＰＮＰトランジスタ３１のコレクタと抵抗３２との接続点が、コンパレータ２３の非反転入力端子に接続されている。
【００４８】
スイッチング素子１４に過電流が流れない正常時は、制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶが大きくなることにより、ＰＮＰトランジスタ３１はオンする。これにより、ＰＮＰトランジスタ３１のコレクタと抵抗３２との接続点の電圧Ｖｓｖは上昇する。スイッチング素子１４に過電流が流れる異常時は、制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶが小さくなることにより、ＰＮＰトランジスタ３１はオフする。これにより、電圧Ｖｓｖが減少する。
【００４９】
コンパレータ２３は、電圧Ｖｓｖが基準電圧Ｖｒｅｆ２以上になれば、スイッチング素子１４に流れる過電流を検出していないことを表す過電流非検出信号（図６の場合、ハイレベルの信号）を出力する。一方、コンパレータ２３は、電圧Ｖｓｖが基準電圧Ｖｒｅｆ２以上にならなければ、スイッチング素子１４に流れる過電流を検出したことを表す過電流検出信号（図６の場合、ローレベルの信号）を出力する。
【００５０】
したがって、図６の構成によれば、スイッチング素子１４の過電流を検出するための回路の耐圧を上げなくなくても、シンプルな構成で過電流を検出できる。また、スイッチング素子１４の過電流を安価に検出することができる。
【００５１】
図７は、本発明の第３の実施形態であるスイッチング素子駆動回路３の構成図である。上述の実施形態と同様の構成及び効果については、その説明を省略する。スイッチング素子駆動回路３の判定回路２５は、スイッチング素子１４に過電流が流れていると判定した場合、スイッチング素子１４の第２の主電極に接続されたスイッチ４１をオフにする電流制限部を有している。つまり、この電流制限部は、スイッチング素子１４がオフする電圧にゲート電圧Ｖｇが変化するように制御電圧Ｖｏｕｔの出力を制限するのではなく、コレクタ電流Ｉが流れる電流経路を遮断するものである。スイッチ４１のオフにより、スイッチング素子１４に過電流が流れることを防止できる。スイッチ４１の具体例として、トランジスタ等の半導体素子、リレーなどが挙げられる。
【００５２】
図８は、本発明に係る駆動装置の一実施形態であるインバータ装置１００の構成図である。インバータ装置１００は、直流電力を交流電力に変換する装置であり、例えば、コンデンサ１１１に蓄電されて平滑化された直流電力に基づいて３相交流電流を生成し、生成した３相交流電流をモータ１１２に供給して、モータ１１２を駆動する装置である。インバータ装置１００は、３相交流電流の生成回路として、電源ライン１１３とアースライン１１４との間に直列に接続された２つのスイッチング素子から構成される直列回路を３つ並列に備えている。また、インバータ装置１００は、モータ１１２で発生した交流電力を直流電力に変換して、コンデンサ１１１に供給してもよい。
【００５３】
インバータ装置１００に接続されるモータ１１２は、例えば、車両を走行させる駆動トルクを発生させる走行用モータである。また、モータ１１２は、エンジンを始動させるスタータでもよいし、発電機でもよい。
【００５４】
コンデンサ１１１は、電源ライン１１３とアースライン１１４との間に配置され、３つの直列回路に並列に接続されている蓄電装置である。コンデンサ１１１は、インバータ装置１００の内部に構成されてもよいし、外部に構成されてもよい。また、コンデンサ１１１は、バッテリでもよい。
【００５５】
インバータ装置１００は、スイッチング素子駆動回路１０１〜１０６を備えている。ローサイドのスイッチング素子Ｑ２，Ｑ４，Ｑ６を駆動するスイッチング素子駆動回路１０２，１０４，１０６が、上述の過電流推定回路１３を備えているとよい。ハイサイドのスイッチング素子Ｑ１，Ｑ３，Ｑ５を駆動するスイッチング素子駆動回路１０１，１０３，１０５が、上述の過電流推定回路１３を備えてもよい。
【００５６】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に対して、種々の変形、置換、組み合わせを行うことができる。
【００５７】
例えば、過電流推定回路１３は、シャント抵抗２６の電圧降下による過電流検出機能を用いずに、制御電圧Ｖｏｕｔとゲート電圧Ｖｇの電圧差ΔＶの監視結果を用いて、スイッチング素子１４の過電流の発生を推定してもよい。
【００５８】
また、過電流推定回路１３は、制御電圧Ｖｏｕｔとミラー電圧Ｖｍとの電圧差ΔＶが所定値以上のとき、スイッチング素子１４に過電流が流れていない正常状態であると判定し、制御電圧Ｖｏｕｔとミラー電圧Ｖｍとの電圧差ΔＶが所定値未満のとき、スイッチング素子１４に過電流が流れている異常状態であると判定してもよい（図２参照）。すなわち、ミラー電圧Ｖｍが正常時よりも上昇することによって、制御電圧Ｖｏｕｔとミラー電圧Ｖｍとの電圧差ΔＶが所定値未満になっているときには、過電流が流れているものとみなして、異常状態と判定してもよい。
【００５９】
また、過電流推定回路１３は、スイッチング素子１４に過電流が流れていると判定した場合、上述の実施例のように出力電圧Ｖｏｕｔを制限するのではなく、駆動制御信号Ｓ１を制限することによって、スイッチング素子１４をオフさせる制限部を有するものでもよい。
【００６０】
また、上述の実施形態では、スイッチング素子１４がＮチャネル型の場合を例示したが、本発明は、Ｐチャネル型のスイッチング素子を駆動するスイッチング素子駆動回路にも適用できる。
【００６１】
また、本発明に係る駆動装置の具体例として、モータを駆動するインバータ装置を挙げたが、ＤＣ−ＤＣコンバータなどのスイッチング電源装置でもよい。
【符号の説明】
【００６２】
１〜３  スイッチング素子駆動回路
１１  制御回路
１２  ゲート駆動回路
１３  過電流推定回路
１４  スイッチング素子
２１  ゲート抵抗
２２  オペアンプ
２３，２７  コンパレータ
２５  判定回路
２６  シャント抵抗
２９  ゲート信号経路
４１  スイッチ
１００  インバータ装置
１１１  コンデンサ
１１２  モータ
１１３  電源ライン
１１４  アースライン
１０１〜１０６  スイッチング素子駆動回路
Ｑ１〜Ｑ６  スイッチング素子
Ｖｏｕｔ  制御電圧
Ｖｇ  ゲート電圧（制御電極の電圧）
ΔＶ  制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差
【図１】
0005780145.tif 000002
【図２】
0005780145.tif 000003
【図３】
0005780145.tif 000004
【図４】
0005780145.tif 000005
【図５】
0005780145.tif 000006
【図６】
0005780145.tif 000007
【図７】
0005780145.tif 000008
【図８】
0005780145.tif 000009