(57)【特許請求の範囲】
【請求項１】
入力信号を増幅するプリアンプと、該プリアンプで増幅されたアナログ信号をＰＷＭ信号に変換するＰＷＭ変調回路と、該ＰＷＭ変調回路の出力ＰＷＭ信号からＰＷＭ駆動信号を生成する出力ドライバと、該出力ドライバから出力するＰＷＭ駆動信号をアナログ信号に変換する出力フィルタと、を備えた容量性スピーカ駆動回路において、
前記出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生すると前記プリアンプの通過周波数帯域を低下させる通過周波数帯域切替手段と、を設けたことを特徴とする容量性スピーカ駆動回路。
【請求項２】
請求項１に記載の容量性スピーカ駆動回路において、
前記高音過電流検出手段は、前記出力ドライバのパワートランジスタに流れる電流の電流値が高音過電流検出電流値を超えると前記高音過電流検出信号を検出することを特徴とする容量性スピーカ駆動回路。
【請求項３】
請求項２に記載の容量性スピーカ駆動回路において、
前記高音過電流検出手段は、前記高音過電流検出信号が発生した後は、前記出力ドライバのパワートランジスタに流れる電流の電流値が前記高音過電流検出電流値よりも低い高音過電流解除電流値を下回ると、前記高音過電流検出信号を解除することを特徴とする容量性スピーカ駆動回路。
【請求項４】
請求項１、２、３のいずれか１つに記載の容量性スピーカ駆動回路において、
前記高音過電流検出手段における前記高音過電流検出信号の発生と解除の変化を緩慢な変化に変更して前記通過周波数帯域切替手段に伝達するソフトオン／ソフトオフ回路を設けたことを特徴とする容量性スピーカ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性スピーカを駆動するＤ級増幅回路構成の容量性スピーカ駆動回路に関する。
【背景技術】
【０００２】
図６に容量性スピーカＳＰを駆動するＤ級増幅回路を示す。１０Ａはプリアンプであり、オペアンプＯＰ１１，ＯＰ１２、抵抗Ｒ１１〜Ｒ１４、キャパシタＣ１１からなり、アナログの音声入力信号ＶＩＮを一定の利得で増幅し、バランス（差動）信号Ｖ１Ｎ，Ｖ１Ｐに変換して出力する。２０はＰＷＭ変調回路であり、プリアンプ１０Ａから出力するバランス信号Ｖ１Ｎ，Ｖ１ＰをそれぞれＰＷＭ信号Ｖ２Ｎ，Ｖ２Ｐに変換して出力する。３０Ｎ，３０Ｐはゲート駆動ロジックであり、ＰＷＭ信号Ｖ２Ｎ，Ｖ２Ｐを入力して、過電流検出時の制御信号ＶＳ１が発生していないときＰＷＭ信号Ｖ２Ｎ，Ｖ２Ｐを後段に伝送し、発生したとき遮断する。
【０００３】
４０Ｎ，４０Ｐはレベルシフタであり、ゲート駆動ロジック３０Ｎ，３０Ｐからの出力信号のレベルをＶＤＤ（例えば、３．７Ｖ）からＶＤＤ０（例えば、１２Ｖ）に変換した信号Ｖ４ＮＰ，Ｖ４ＮＮ，Ｖ４ＰＰ，Ｖ４ＰＮを出力する。５０Ｎ，５０Ｐはプリドライバであり、入力する信号Ｖ４ＮＰ，Ｖ４ＮＮ，Ｖ４ＰＰ，Ｖ４ＰＮをバッファリングしてゲート駆動波形の信号Ｖ５ＮＰ，Ｖ５ＮＮ，Ｖ５ＰＰ，Ｖ５ＰＮを生成する。
【０００４】
６０Ｎ，６０Ｐはフルブリッジ型の出力ドライバであり、容量性スピーカＳＰを駆動するＰＷＭ駆動波形の信号ＶＯＮ，ＶＯＰを低出力インピーダンスで出力する他、負荷電流検出信号Ｖ６ＮＰ，Ｖ６ＮＮ，Ｖ６ＰＰ，Ｖ６ＰＮを出力する。出力ドライバ６０Ｎ，６０Ｐは同じ構成であるので、一方の出力ドライバ６０Ｐを代表してその構成を説明すると、ゲートが共通接続されたＰＭＯＳトランジスタＭＰ６１，ＭＰ６２，ゲートが共通接続されたＮＭＯＳトランジスタＭＮ６１，ＭＮ６２からなり、トランジスタＭＰ６２，ＭＮ６２のソースには電流検出信号Ｖ６ＰＰ，Ｖ６ＰＮを生成する電流検出抵抗Ｒ６１，Ｒ６２が挿入されている。なお、トランジスタＭＰ６１，ＭＮ６１はパワートランジスタ、ＭＰ６２，ＭＮ６２は電流監視トランジスタである。
【０００５】
７０ＮＡ，７０ＰＡは過電流補償回路である。過電流補償回路７０ＮＡ，７０ＰＡは同一構成であるので、一方の過電流補償回路７０ＰＡを代表して説明する。この過電流補償回路７０ＰＡは、電流検出信号Ｖ６ＰＰを入力してそれが所定値以下になったとき過電流信号Ｖ７１ＰＰを発生する過電流検出回路７１ＰＰと、過電流信号７１ＰＰが所定時間以上継続したときに初めて過電流検出信号Ｖ７２ＰＰを発生するブランキング回路７２ＰＰと、電流検出信号Ｖ６ＰＮを入力してそれが所定値以上になったとき過電流信号Ｖ７１ＰＮを発生する過電流検出回路７１ＰＮと、過電流信号７１ＰＮが所定時間以上継続したときに初めて過電流検出信号７２ＰＮを発生するブランキング回路７２ＰＮとからなる。これらのブランキング回路７２ＰＰ，７２ＰＮは、出力電圧ＶＯＰのリンギングやグリッジ等のノイズによって瞬間的に発生した過電流信号Ｖ７１ＰＰ，Ｖ７１ＰＮをマスクして誤動作を防止するためのものである。
【０００６】
過電流補償回路７０Ｎ，７０Ｐの過電流検出信号Ｖ７２ＮＰ，Ｖ７２ＮＮ，Ｖ７２ＰＰ，Ｖ７２ＰＮは、ノアゲートＮＯＲ１に入力し、そのノアゲートＮＯＲ１から制御信号ＶＳ１がゲート駆動ロジック３０Ｎ，３０Ｐに入力している。
【０００７】
８０は出力フィルタおよび容量性スピーカである。出力フィルタは抵抗Ｒ８１，Ｒ８２、インダクタＬ８１，Ｌ８２からなり、出力ドライバ６０Ｎ，６０Ｐから出力するＰＷＭ波形の出力駆動信号ＶＯＮ，ＶＯＰをアナログ信号に復調する。容量性スピーカＳＰはこのアナログ信号により駆動される。
【０００８】
次に、図６のＤ級増幅回路の通常動作について説明する。アナログの音声入力信号ＶＩＮがプリアンプ１０Ａに入力すると、プリアンプ１０Ａからそこで増幅された信号Ｖ１Ｐと位相が反転した信号Ｖ１Ｎが出力され、ＰＷＭ変調回路２０によって、２値のＰＷＭ信号Ｖ２Ｎ，Ｖ２Ｐに変調される。このＰＷＭ信号Ｖ２Ｎ，Ｖ２Ｐは、ゲート駆動ロジック３０Ｎ，３０Ｐ、および後段のレベルシフタ４０Ｎ，４０Ｐによって、２値のゲート信号Ｖ４ＮＰ，Ｖ４ＮＮ，Ｖ４ＰＰ，Ｖ４ＰＮに変換される。これらのゲート信号は、プリドライバ５０Ｎ，５０Ｐにおいて、パワートランジスタのゲートを高速で駆動できるゲート駆動信号Ｖ５ＮＰ，Ｖ５ＮＮ，Ｖ５ＰＰ，Ｖ５ＰＮにバッファリングされて、出力ドライバ６０Ｎ，６０Ｐに供給される。出力ドライバ６０Ｎ，６０Ｐは前記ゲート駆動信号を受けてＰＷＭ信号ＶＯＮ，ＶＯＰを生成し、出力フィルタおよび容量性スピーカ８０に供給する。ＰＷＭ信号ＶＯＮ，ＶＯＰは出力フィルタによってアナログ信号に復調され、容量性スピーカＳＰに供給される。容量性スピーガＳＰは供給されたアナログ信号を音声信号に変換し、音声を再生する。このＤ級増幅回路の動作波形の一例を図７に示した。
【０００９】
次に、図６のＤ級増幅回路の過電流検出時の動作について、一方の出力ドライバ６０Ｐと一方の過電流補償回路７０ＰＡを代表して説明する。出力信号ＶＯＮ，ＶＯＰが出力する出力端子が電源端子や接地端子とショートした場合等に、パワートランジスタＭＰ６１，ＭＮ６１等から容量性スピーカＳＰに流れる電流ＩＳＰが基準値ＩＲ３を超えた過電流となると、パワートランジスタの保護のために、この過電流を検出してパワートランジスタをオフ状態にする必要がある。過電流として検出する電流値ＩＳＰは駆動回路によってさまざまであるが、数アンペア程度に設定することが一般的である。
【００１０】
ここで、パワートランジスタＭＮ６１に過電流が流れた場合を考える。このパワートランジスタＭＮ６１に過電流が流れると、この電流は電流監視トランジスタＭＮ６２に一定の電流比でコピーされる。このコピーされた電流は抵抗Ｒ６２に流れて電圧Ｖ６ＰＮを発生させる。この電圧Ｖ６ＰＮは過電流検出回路７１ＰＮに入力される。この電圧Ｖ６ＰＮは、過電流検出回路７１ＰＮ内に設定された後記する基準電圧Ｅ７１と比較され、この基準電圧Ｅ７１を超えると、過電流信号Ｖ７１ＰＮ（＝“Ｈ”）を発生する。この過電流信号Ｖ７１ＰＮは後段のブランキング回路７２ＰＮに入力される。ブランキング回路７２ＰＮでは、過電流信号Ｖ７１ＰＮのパルス幅をモニタし、それが一定時間以上継続した場合に、過電流検出信号Ｖ７２ＰＮ（＝“Ｈ”）を発生する。この一定時間はブランキング時間と呼ばれ、一般的には、数１００ｎｓ〜数μｓに設定される。
【００１１】
この過電流検出信号Ｖ７２ＰＮはノアゲートＮＯＲ１を通過し、制御信号ＶＳ１（＝“Ｌ”）としてゲート駆動ロジック３０Ｎ，３０Ｐに入力される。ゲート駆動ロジック３０Ｎ，３０Ｐは制御信号ＶＳ１を受けて、出力ドライバ６０Ｎ，６０Ｐのパワートランジスタや電流監視トランジスタをオフにするためのゲート信号を出力する。なお、このオフ状態は、回路のリセット動作や一定時間経過後の自動復帰動作等により解除される。
【００１２】
以上の動作の状態を図８に示した。容量性スピーカＳＰに流れる電流ＩＳＰの値が基準電流ＩＲ３を超えると、電圧Ｖ６ＰＮが基準電流ＩＲ３に相当する後記する基準電圧Ｅ７１を超え、過電流信号Ｖ７１ＰＮが発生する。なお、過電流検出回路７１ＰＰでは電圧Ｖ６ＰＰが所定値以下になると同様に動作する。
【００１３】
図９に過電流検出回路７１ＰＮの具体的な回路構成を示す。この回路は、定電流源Ｉ７１、保護用のツェナーダイオードＤ７１、抵抗Ｒ７１、コンパレータＣＰ７１、インバータＩＮＶ７１１，ＩＮＶ７１２から構成される。定電流源Ｉ７１は抵抗Ｒ７１に接続され基準電圧Ｅ７１を発生させている。
【００１４】
この過電流検出回路７１ＰＮでは、前段に接続されたパワートランジスタＭＮ６１に過電流が流れ、抵抗Ｒ６２に発生する電圧Ｖ６ＰＮが上昇して基準電圧Ｅ７１より大きくなると、コンパレータＣＰ７１が“Ｈ”の信号を出力する。この“Ｈ”の信号はインバータＩＮＶ７１１，ＩＮＶ７１２でバッファリングされ、過電流信号Ｖ７１ＰＮ（＝“Ｈ”）となる。
【００１５】
図１０にブランキング回路７２ＰＮの具体的な回路構成を示す。この回路は、インバータＩＮＶ７２１〜ＩＮＶ７２３、定電流源Ｉ７２１，Ｉ７２２、ＰＭＯＳトランジスタＭＰ７２、ＮＭＯＳトランジスタＭＮ７２、キャパシタＣ７２、基準電圧Ｅ７２の電圧源、コンパレータＣＰ７２で構成される。
【００１６】
このブランキング回路７２ＰＮでは、前段に接続された過電流検出回路７１ＰＮから過電流信号Ｖ７１ＰＮ（＝“Ｈ”）が出力されたとき、インバータＩＮＶ７２１に入力されて“Ｌ”となり、トランジスタＭＰ７２をオン状態にする。これにより、定電流源Ｉ７２１の電流がキャパシタＣ７２に流入し、ノードＶＮの電位を上昇させる。この電位が基準電圧Ｅ７２を超えると、コンパレータＣＰ７２は“Ｈ”の信号を出力し、これがインバータＩＮＶ７２２，ＩＮＶ７２３によってバッファリングざれ、過電流検出信号Ｖ７２ＰＮ（＝“Ｈ”）となる。なお、過電流信号Ｖ７１ＰＮが“Ｌ”に復帰すれば、トランジスタＭＮ７２がオン状態となり、キャパシタＣ７２の電荷を放電させる。以上のような動作を行うものとして特許文献１に記載のものがある。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００９−２９６３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上記のような構成のＤ級増幅回路で容量性の容量性スピーカＳＰを駆動すると、以下のような問題が生じる。従来、音声信号の再生に使用されている一般的なスピーカは、ダイナミックスピーカと呼ばれている。このダイナミックスピーカは抵抗性の負荷であるため、音声信号の周波数に関わらず信号の電圧振幅が同一であれば、そのスピーカに流れる電流値はほぼ一定である。
【００１９】
一方、ダイナミックスピーカに代わる容量性スピーカとして近年研究が盛んなピエゾスピーカは、容量性である。この容量性スピーカは、音声信号の周波数が高くなるにつれてインピーダンスが低下するため、信号の電圧振幅が一定であっても、音声信号が高音になるにつれてそのスピーカに流れる電流が増加する。
【００２０】
したがって、容量性スピーカを上記のようなＤ級増幅回路で駆動すると、高音で大振幅の音声信号が入力された場合に、その容量性スピーカに大電流が流入する。その結果、出力ドライバ６０Ｎ，６０Ｐのパワートランジスタで消費される電力がＩＣの許容損失を超え、ＩＣの熱的破壊や、過電流検出によるＩＣの動作停止をもたらしてしまう。
【００２１】
ここで、図１１に、音声信号の再生帯域を一般的である２０ｋＨｚ以下に設定した場合のＤ級増幅回路の利得の周波数特性を示す。Ｄ級増幅回路は、回路全体で一定の利得を持つことが一般的であるが、ここでは説明を容易にするために、通過帯域の利得を１としている。次に、図１２に、このＤ級増幅回路に、信号ＶＯＮ，ＶＯＰとして２０Ｖppの信号を入力した場合に容量性スピーカＳＰに流れる電流特性を示す。この図１２に示すように、信号の周波数が２０ｋＨｚに到達すると、容量性スピーカＳＰに流れる電流値は、最大で１．３アンペアにもなる。
【００２２】
高音信号が入力されたときや負荷に大電流が流れないようにするための従来の方策としては、以下の２つの方法がある。第１の方法は、図６の回路構成において、プリアンプ１０Ａの抵抗Ｒ１２およびキャパシタＣ１１の定数値の調整によって、入力された信号に含まれる高音の成分を予め減衰させる方法である。第２の方法は、図６の回路構成において、出力フィルタおよび容量性スピーカ８０の抵抗Ｒ８１，Ｒ８２、インダクタＬ８１，Ｌ８２、および容量性スピーカＳＰの容量値の調整によって、容量性スピーカＳＰに到達する高音の成分を予め減衰させる方法である。
【００２３】
しかし、どちらの方法をとっても、高音の成分を信号レベルに関わらず減衰させてしまうため、音声信号の再生品質を低下させてしまうという問題点があった。
【００２４】
一般的な音声信号として、オーケストラやポップスなどの音楽信号がある。ここで使われる楽器やボーカルの音声信号の基音は、シンバルなどの一部の楽器を除き、およそ４ｋＨｚ以下である。およそ４ｋＨｚを超える音声信号は、これら基音と共に発生する倍音成分であり、主に音色を左右する信号である。これら倍音成分は基音よりも信号レベルが低いことが一般的であり、４ｋＨｚ以上の音声信号が大信号で入力されることは殆んどない。
【００２５】
本発明は以上の点に鑑みたもので、その目的は、音声の再生品質を劣化させることなく、高音の音声信号が所定のレベル以上で入力されたときに、その利得を低減させて高音過電流を防止した容量性スピーカ駆動回路を提供することである。
【課題を解決するための手段】
【００２６】
上記目的を達成するために、請求項１にかかる発明の容量性スピーカ駆動回路は、入力信号を増幅するプリアンプと、該プリアンプで増幅されたアナログ信号をＰＷＭ信号に変換するＰＷＭ変調回路と、該ＰＷＭ変調回路の出力ＰＷＭ信号からＰＷＭ駆動信号を生成する出力ドライバと、該出力ドライバから出力するＰＷＭ駆動信号をアナログ信号に変換する出力フィルタと、を備えた容量性スピーカ駆動回路において、前記出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生すると前記プリアンプの通過周波数帯域を低下させる通過周波数帯域切替手段と、を設けたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の容量性スピーカ駆動回路において、前記高音過電流検出手段は、前記出力ドライバのパワートランジスタに流れる電流の電流値が高音過電流検出電流値を超えると前記高音過電流検出信号を検出することを特徴とする。
請求項３にかかる発明は、請求項２に記載の容量性スピーカ駆動回路において、前記高音過電流検出手段は、前記高音過電流検出信号が発生した後は、前記出力ドライバのパワートランジスタに流れる電流の電流値が前記高音過電流検出電流値よりも低い高音過電流解除電流値を下回ると、前記高音過電流検出信号を解除することを特徴とする。
請求項４にかかる発明は、請求項１、２、３のいずれか１つに記載の容量性スピーカ駆動回路において、前記高音過電流検出手段における前記高音過電流検出信号の発生と解除の変化を緩慢な変化に変更して前記通過周波数帯域切替手段に伝達するソフトオン／ソフトオフ回路を設けたことを特徴とする。
【発明の効果】
【００２７】
請求項１〜３にかかる発明によれば、一般的な音声信号の場合には、高音を含む信号成分を全て通過させることができるため、音声の再生品質に影響なく容量性スピーカを駆動できる。例えば、一時的に高音成分の大信号が入った場合でも、その継続時間が所定時間を超えなければその信号は通過するため、この場合でも音声の再生品質に影響なく容量性スピーカを駆動できる。
また、高音成分の大信号が所定時間を超えて継続して入力した場合でも、プリアンプの再生周波数帯域が制限されて、高音域の再生が減衰するだけであり、多くの楽器が発生する音声信号の基音成分は通過する。そのため、音楽の豊かさが多少損なわれるものの、音声信号再生の連続性は維持される。なお、高音成分の大信号が連続するケ−スは、極めて稀である。
請求項４にかかる発明によれば、高音過電流検出手段における高音過電流検出信号の発生と解除の変化を緩慢な変化に変更して通過周波数帯域切替手段に伝達するソフトオン／ソフトオフ回路を設けたので、通過周波数帯域切替手段のスイッチのチャージインジェクションによって発生する切り替えノイズが可聴域に入らなくなる。また、高音の減衰も緩やかに行われるため、音声信号再生の連続性も高く維持される。
【図面の簡単な説明】
【００２８】
【図１】本発明におけるＤ級増幅回路の第１の実施例の回路図である。
【図２】本発明におけるＤ級増幅回路の第２の実施例の回路図である。
【図３】図１、図２のＤ級増幅回路の高音過電流検出回路の回路図である。
【図４】図２のＤ級増幅回路のソフトオン／ソフトオフ回路の回路図である。
【図５】ソフトオン／ソフトオフ回路の動作波形図である。
【図６】従来のＤ級増幅回路の回路図である。
【図７】従来のＤ級増幅回路の動作波形図である。
【図８】過電流検出回路の動作波形図である。
【図９】図１、図２、図６のＤ級増幅回路の過電流検出回路の回路図である。
【図１０】図１、図２、図６のＤ級増幅回路のブランキング回路の回路図である。
【図１１】Ｄ級増幅回路の利得の周波数特性図である。
【図１２】Ｄ級増幅回路に接続した容量性スピーカの電流の周波数特性図である。
【図１３】本発明と従来のＤ級増幅回路の利得の周波数特性の比較図である。
【図１４】本発明と従来のＤ級増幅回路に接続した容量性スピーカの電流の周波数特性の比較図である。
【発明を実施するための形態】
【００２９】
＜第１の実施例＞
図１に本発明の第１の実施例の容量性スピーカ駆動回路としてのＤ級増幅回路の回路を示す。１０はプリアンプであり、オペアンプＯＰ１１，ＯＰ１２、抵抗Ｒ１１〜Ｒ１４、キャパシタＣ１１，Ｃ１２、トランスミッションゲートＳＷ１１からなり、アナログの音声入力信号ＶＩＮを一定の利得で増幅し、バランス（差動）信号Ｖ１Ｎ，Ｖ１Ｐに変換して出力する。２０はＰＷＭ変調回路であり、プリアンプ１０から出力するバランス信号Ｖ１Ｎ，Ｖ１ＰをそれぞれＰＷＭ信号Ｖ２Ｎ，Ｖ２Ｐに変換して出力する。３０Ｎ，３０Ｐはゲート駆動ロジックであり、ＰＷＭ信号Ｖ２Ｎ，Ｖ２Ｐを入力して過電流検出の制御信号ＶＳ１が発生していないときＰＷＭ信号Ｖ２Ｎ，Ｖ２Ｐを後段に伝送し、発生したとき遮断する。
【００３０】
４０Ｎ，４０Ｐはレベルシフタであり、ゲート駆動ロジック３０Ｎ，３０Ｐからの出力信号のレベルをＶＤＤ（例えば、３．７Ｖ）からＶＤＤ０（例えば、１２Ｖ）に変換した信号Ｖ４ＮＰ，Ｖ４ＮＮ，Ｖ４ＰＰ，Ｖ４ＰＮを出力する。５０Ｎ，５０Ｐはプリドライバであり、入力する信号Ｖ４ＮＰ，Ｖ４ＮＮ，Ｖ４ＰＰ，Ｖ４ＰＮをバッファリングしてゲート駆動波形の信号Ｖ５ＮＰ，Ｖ５ＮＮ，Ｖ５ＰＰ，Ｖ５ＰＮを生成する。
【００３１】
６０Ｎ，６０Ｐはフルブリッジ型の出力ドライバであり、容量性スピーカＳＰを駆動するＰＷＭ駆動波形の信号ＶＯＮ，ＶＯＰを低出力インピーダンスで出力する他、負荷電流検出信号Ｖ６ＮＰ，Ｖ６ＮＮ，Ｖ６ＰＰ，Ｖ６ＰＮを出力する。出力ドライバ６０Ｎ，６０Ｐは同じ構成であるので、一方の出力ドライバ６０Ｐを代表してその構成を説明すると、ゲートが共通接続されたＰＭＯＳトランジスタＭＰ６１，ＭＰ６２，ゲートが共通接続されたＮＭＯＳトランジスタＭＮ６１，ＭＮ６２からなり、トランジスタＭＰ６２，ＭＮ６２のソースには電流検出信号Ｖ６ＰＰ，Ｖ６ＰＮを生成する電流検出抵抗Ｒ６１，Ｒ６２が挿入されている。なお、トランジスタＭＰ６１，ＭＮ６１はパワートランジスタ、ＭＰ６２，ＭＮ６２は電流監視トランジスタである。
【００３２】
７０Ｎ，７０Ｐは過電流補償回路である。過電流補償回路７０Ｎ，７０Ｐは同一構成であるので、一方の過電流補償回路７０Ｐを代表して説明する。この過電流補償回路７０Ｐは、電流検出信号Ｖ６ＰＰを入力してそれが所定値以下になったとき過電流信号Ｖ７１ＰＰを発生する過電流検出回路７１ＰＰと、過電流信号Ｖ７１ＰＰの発生が所定時間以上継続したときに初めて過電流検出信号Ｖ７２ＰＰを発生するブランキング回路７２ＰＰと、容量性スピーカＳＰに高音信号成分が大信号で出力されて過電流が流れ電流検出信号Ｖ６ＰＰが所定値以下になったとき高音過電流信号Ｖ７３ＰＰを発生する高音過電流検出回路７３ＰＰと、高音過電流信号Ｖ７３ＰＰの発生が所定時間以上継続したときに初めて高音過電流検出信号Ｖ７４ＰＰを発生するブランキング回路７４ＰＰとを備える。さらに、電流検出信号Ｖ６ＰＮを入力してそれが所定値以上になったとき過電流信号Ｖ７１ＰＮを発生する過電流検出回路７１ＰＮと、過電流信号Ｖ７１ＰＮの発生が所定時間以上継続したときに初めて過電流検出信号Ｖ７２ＰＮを発生するブランキング回路７２ＰＮと、容量性スピーカＳＰに高音信号成分が大信号で出力されて過電流が流れ電流検出信号Ｖ６ＰＮが所定値以上になったとき高音過電流信号Ｖ７３ＰＮを発生する高音過電流検出回路７３ＰＮと、高音過電流信号Ｖ７３ＰＮの発生が所定時間以上継続したときに初めて高音過電流検出信号Ｖ７４ＰＮを発生するブランキング回路７４ＰＮとを備える。ブランキング回路７２ＰＰ，７２ＰＮ，７４ＰＰ，７４ＰＮは、出力電圧ＶＯＰのリンギングやグリッジ等のノイズによって瞬間的に発生した過電流信号Ｖ７１ＰＰ，Ｖ７３ＰＰ，Ｖ７１ＰＮ，Ｖ７３ＰＮをマスクして誤動作を防止するためのものである。
【００３３】
過電流検出信号Ｖ７２ＮＰ，Ｖ７２ＮＮ，Ｖ７２ＰＰ，Ｖ７２ＰＮは、ノアゲートＮＯＲ１に入力し、そのノアゲートＮＯＲ１から制御信号ＶＳ１がゲート駆動ロジック３０Ｎ，３０Ｐに入力している。また、高音過電流検出信号Ｖ７４ＮＰ，Ｖ７４ＮＮ，Ｖ７４ＰＰ，Ｖ７４ＰＮは、オアゲートＯＲ１に入力し、そのオアゲートＯＲ１から制御信号ＶＳ２がバッファＢ１とインバータＩＮＶ１を経由して、プリアンプ１０のトランスミッションゲートＳＷ１１に入力している。
【００３４】
８０は出力フィルタおよび容量性スピーカである。出力フィルタは抵抗Ｒ８１，Ｒ８２、インダクタＬ８１，Ｌ８２からなり、出力ドライバ６０Ｎ，６０Ｐから出力するＰＷＭ波形の出力信号ＶＯＮ，ＶＯＰをアナログ信号に復調する。容量性スピーカＳＰはこのアナログ信号により駆動される。
【００３５】
このように、図１のＤ級増幅回路は、図６で説明した従来のＤ級増幅回路とは、ＰＷＭ変調回路２０、ゲートロジック３０Ｎ，３０Ｐ、レベルシフタ４０Ｎ，４０Ｐ、プリドライバ５０Ｎ，５０Ｐ、出力ドライバ６０Ｎ，６０Ｐ、出力フィルタおよび容量性スピーカ８０は、同じである。また、過電流検出回路７１ＰＰ，７１ＰＮの具体的回路は図９にしたものと同じであり、ブランキング回路７２ＰＰ，７４ＰＰ，７２ＰＮ，７４ＰＮの具体的回路は図１０に示したものと同じである。また、請求項に記載した高音過電流検出手段は、抵抗Ｒ６１，Ｒ６２、高音過電流検出回路７３ＰＰ，７３ＰＮ、ブランキング回路７４ＰＰ，７４ＰＮ等により実現している。また、請求項に記載した通過周波数帯域切替手段は、オアゲートＯＲ１、バッファＢ１、インバータＩＮＶ１、トランスミッションゲートＳＷ１１、キャパシタＣ１２により実現している。
【００３６】
本回路の通常動作時および短絡等による過電流検出時の動作は、図６の回路と同じである。ただし、出力ドライバ６０Ｎ，６０Ｐのパワートランジスタに高音過電流検出電流値以上の電流が流れたとき、本回路は高音過電流検出動作に移行する。その後、そのパワートランジスタに高音過電流解除電流値以下の電流が流れたとき、高音過電流検出状態は解除され、通常動作に移行する。
【００３７】
高音過電流検出電流値は、次のように設定する。まず、図６のＤ級増幅回路において、出力可能な最大振幅における、容量性スピーカＳＰに流れる負荷電流ＩＳＰの周波数特性を調べ、その結果、図１２に示すような周波数特性が得られたとする。ここで、４ｋＨｚ以上の大信号が継続して入力された場合に高音過電流が流れたとしてそれを検出したいときは、高音過電流検出電流値としての第１の電流閾値ＩＲ１を例えば０．３５アンペアに設定する。これにより、４ｋＨｚ未満の音声信号は第１の電流閾値ＩＲ１に到達しないため、最大振幅まで再生可能である。４ｋＨｚ以上の信号は一定振幅以上であった場合に、第１の電流閾値ＩＲ１に到達し、高音過電流検出動作に移行する。
【００３８】
一方、高音過電流解除電流値の設定は厳密である必要はない。検出と解除を頻繁に繰り返さないように、図１２において、検出電流値に対してヒステリシスを十分に確保して、高音過電流解除電流値としての第２の電流閾値ＩＲ２を例えば０．０５アンペアに設定する。
【００３９】
次に、本実施例のＤ級増幅回路の動作を説明する。なお、出力端子が電源端子や接地端子とショートして過電流が流れた場合については、図６の従来例で説明したのと同じであるので、ここでの説明は省略する。
【００４０】
まず、入力信号ＶＩＮとして高音かつ大振幅の信号が入力され、パワートランジスタＭＮ６１に大電流が流れた場合を考える。大電流が流れると、電圧Ｖ６ＰＮが上昇し、高音過電流検出回路７３ＰＮに入力する。高音過電流検出回路７３ＰＮでは、この電圧Ｖ６ＰＮと、前記した第１の電流閾値ＩＲ１に相当する第１の基準電圧Ｅ７３１が比較される。比較の結果、Ｖ６ＰＮ＞Ｅ７３１であれば、高音過電流検出回路７３ＰＮは高音過電流信号Ｖ７３ＰＮを出力(＝“Ｈ”)する。この信号Ｖ７３ＰＮは後段のブランキング回路７４ＰＮに入力される。ブランキング回路７４ＰＮでは高音過電流信号Ｖ７３ＰＮが一定時間以上出力された場合に、高音過電流検出信号Ｖ７４ＰＮを出力(＝“Ｈ”)する。この一定時間をブランキング時間と呼ぶが、瞬間的な高音成分が通過できるように、ＩＣ内部の温度変化速度が許す範囲で長く設定するのが好ましい（例えば、数ｍｓ）。これは、図６の従来例で説明したブランキング回路７２ＰＮのブランキング時間（数１００ｎｓ〜数μｓ）よりも長い。
【００４１】
高音過電流検出信号Ｖ７４ＰＮが出力(＝“Ｈ”)されると、本実施例のＤ級増幅回路は高音過電流検出状態に移行する。高音過電流検出信号Ｖ７４ＰＮはオアゲートＯＲ１で制御信号ＶＳ２となって、バッファＢ１、インバータＩＮＶ１を経由して、プリアンプ１０のトランスミッションゲートＳＷ１１の制御端子に入力する。これにより、トランスミッションゲートＳＷ１１は信号通過状態となり、オペアンプＯＰ１１の反転入力端子と出力端子の間にキャパシタＣ１２が追加接続される。この結果、プリアンプ１０のカットオフ周波数ｆｃは式（１）で表される
ｆｃ＝１／[２π・Ｒ１２・Ｃ１１]                       （１）
から、式（２）で表される
ｆｃ＝１／[２π・Ｒ１２・（Ｃ１１＋Ｃ１２）]            （２）
に切り替わる。よって、高音過電流検出状態に移行すると、プリアンプ１０のカットオフ周波数ｆｃが低域に移行する。そのため、高音信号に由来する電流が低減することになる。
【００４２】
次に、高音過電流検出状態の間に、パワートランジスタＭＮ６１に流れる電流値が低減した場合を考える。電流値が低減すると、電圧Ｖ６ＰＮが下降し、後段の高音過電流検出回路７３ＰＮに入力する。高音過電流検出回路７３ＰＮでは、この電圧Ｖ６ＰＮと、前記第２の電流閾値ＩＲ２に相当する第２の基準電圧Ｅ７３２が比較される。なお、Ｅ７３１＞Ｅ７３２である。比較の結果、Ｖ６ＰＮ＜Ｅ７３２であれば、高音過電流検出回路７３ＰＮは高音過電流信号Ｖ７３ＰＮを解除（＝“Ｌ”）する。この高音過電流信号Ｖ７３ＰＮは後段のブランキング回路７４ＰＮに入力する。ブランキング回路７４ＰＮは、高音過電流信号Ｖ７３ＰＮが解除（＝“Ｌ”）された場合には、ブランキング時間を設けず、瞬時に高音過電流検出信号Ｖ７４ＰＮを解除（＝“Ｌ”）する。これにより、本実施例のＤ級増幅回路は通常動作状態に移行する。解除された高音過電流検出信号Ｖ７４ＰＮ（＝“Ｌ”）はオアゲートＯＲ１で制御信号ＶＳ２となって、バッファＢ１、インバータＩＮＶ１を経由してプリアンプ１０の内部のトランスミッションゲートＳＷ１１の制御端子に入力し、トランスミッションゲートＳＷ１１は信号遮断状態となり、オペアンプＯＰ１１の反転入力端子と出力端子の間のキャパシタＣ１２が切断される。
【００４３】
図１３にＲ１２＝２２０ｋΩ、Ｃ１１＝３３ｐＦ、Ｃ１２＝２２０ｐＦに設定した場合の通常動作状態と高音過電流検出状態における本実施例のＤ級増幅回路全体の利得の周波数特性を示す。また、図１４に図１３の設定における通常動作状態と高音過電流検出状態における、容量性スピーカＳＰの電流の周波数特性を示す。図１４に示すように、高音過電流検出によって、全周波数で、容量性スピーカＳＰに流れる電流が、通常動作（従来）の１．３アンペアから０．５アンペアにまで低減し、最大負荷電流の値が大きく低減していることが判る。また、ここでは説明しないが、パワートランジスタＭＰ６１や他方の出力ドライバ６０Ｎのパワートランジスタに過電流が流れた場合の保護動作についても同様である。
【００４４】
ここで、図３に、高音過電流検出回路７３ＰＮの具体的な回路図を示す。高音過電流検出回路７３ＰＮは、定電流源Ｉ７３、保護用のツェナーダイオードＤ７３、抵抗Ｒ７３１，Ｒ７３２、ＮＭＯＳトランジスタＭＮ７３、コンパレータＣＰ７３、インバータＩＮＶ７３１，ＩＮＶ７３２で構成される。定電流源Ｉ７３は、抵抗Ｒ７３１，Ｒ７３２の直列回路に接続され、高音過電流検出電流値としての第１の電流閾値ＩＲ１に相当する第１の基準電圧Ｅ７３１を発生させている。この基準電圧Ｅ７３１がコンパレータＣＰ７３の反転入力端子に印加している。電流検出信号Ｖ６ＰＮはコンパレータＣＰ７３の非反転入力端子に入力する。トランジスタＭＮ７３は、そのドレインとソースが抵抗Ｒ７３２の両端に接続され、ゲートがコンパレータＣＰ７３の出力端子に接続されている。
【００４５】
まず、前段に接続されたパワートランジスタＭＮ６１に過電流が流れ、電圧Ｖ６ＰＮが上昇した場合を考える。電圧Ｖ６ＰＮが上昇して、第１の基準電圧Ｅ７３１より大きくなると、コンパレータＣＰ７３は出力信号を“Ｈ”にする。また、トランジスタＭＮ７３がオン状態となり、コンパレータＣＰ７３の反転入力端子の電圧は、高音過電流解除電流値としての第２の電流閾値ＩＲ２に相当する第２の基準電圧Ｅ７３２に切り替わる。コンパレータＣＰ７３の出力信号は、インバータＩＮＶ７３１，ＩＮＶ７３２でバッファリングされて、高音過電流信号Ｖ７３ＰＮ（＝“Ｈ”）を出力する。
【００４６】
次に、前段に接続されたパワートランジスタＭＮ６１の電流値が減少し、電圧Ｖ６ＰＮが低下した場合を考える。電圧Ｖ６ＰＮが低下し、第２の基準電圧Ｅ７３２より小さくなると、コンパレータＣＰ７３は出力を“Ｌ”にする。また、トランジスタＭＮ７３がオフ状態となり、コンパレータＣＰ７３の反転入力端子の電圧は、第１の基準電圧Ｅ７３１に復帰する。コンパレータＣＰ７３の出力信号は、インバータＩＮＶ７３１，ＩＮＶ７３２でバッフアリングされて、高音過電流信号Ｖ７３ＰＮ（＝“Ｌ”）を出力する。
【００４７】
＜第２の実施例＞
図２に本発明の第２の実施例のＤ級増幅回路の回路を示す。本実施例のＤ級増幅回路は、図１に示した第１の実施例のＤ級増幅回路とほぼ同一であるが、オアゲートＯＲ１の出力信号ＶＳ２を、バッファＢ１、インバータＩＮＶ１を経由してプリアンプ１０のトランスミッションゲートＳＷ１１の制御端子に入力する代わりに、ソフトオン／ソフトオフ回路９０を経由してプリアンプ１０ののトランスミッションゲートＳＷ１１の制御端子に入力している点が異なる。
【００４８】
その相違の理由は以下の通りである。すなわち、第１の実施例では、信号ＶＳ２が出力（＝“Ｈ”）したときの信号の立ち上がりが急峻であった場合、可聴域の周波数のノイズが発生する場合がある。この原因は、トランスミッションゲートＳＷ１１が信号遮断状態から信号通過状態に切り替わる際に、そのトランスミッションゲートＳＷ１１に存在する寄生容量の電荷移動（チャージインジェクション）に伴い、音声信号にノイズが混入することによる。同じように、信号ＶＳ２が解除（＝“Ｌ”）される際の立ち下がりが急峻であった場合も、可聴域の周波数のノイズが発生する場合がある。この原因も同様に、トランスミッションゲートＳＷ１１が信号通過状態から信号遮断状態に切り替わる際の寄生容量の電荷移動に伴い、音声信号にノイズが混入するととによる。
【００４９】
そこで、第２の実施例では、ソフトオン／ソフトオフ回路９０によって、信号ＶＳ２の立ち上がり／立ち下がり波形の時間変化を緩やかにした制御信号Ｖ９Ｐ，Ｖ９Ｎを生成し、トランスミッションゲートＳＷ１１の制御端子に入力させることで、チャージインジェクションに伴うノイズの発生を防止している。
【００５０】
以下、図４を用いて、ソフトオン／ソフトオフ回路９０を詳しく説明する。ソフトオン／ソフトオフ回路９０は、定電流源Ｉ９１〜Ｉ９４、ＰＭＯＳトランジスタＭＰ９１〜ＭＰ９３、ＮＭＯＳトランジスタＭＮ９１〜ＭＮ９３、キャパシタＣ９１，Ｃ９２で構成される。
【００５１】
ここで、制御信号ＶＳ２が“Ｌ”→“Ｈ”に遷移した場合を考える。このときは、トランジスタＭＮ９１がオン状態、トランジスタＭＰ９３がオン状態になる。その結果、キャパシタＣ９１が定電流源Ｉ９２の電流によっで充電され、制御信号Ｖ９Ｎが緩やかに“Ｌ”に遷移する。同様に、キャパシタＣ９２が定電流源Ｉ９３の電流によって充電され、制御信号Ｖ９Ｐが緩やかに“Ｈ”に遷移する。
【００５２】
制御信号ＶＳ２が“Ｌ”→“Ｈ”に遷移した場合を考える。このときは、トランジスタＭＰ９１がオン状態、トランジスタＭＮ９３がオン状態になる。その結果、キャパシタＣ９１が定電流源Ｉ９１の電流によって放電され、制御信号Ｖ９Ｎが緩やかに“Ｈ”に遷移する。同様に、キャパシタＣ９２が定電流源Ｉ９４の電流によって放電され、制御信号Ｖ９Ｐが緩やかに“Ｌ”に遷移する。
【００５３】
各場合の遷移時間を長く取ることによって（例えば、１０ｍｓ）、高音過電流検出状態と通常動作の切り替わり時に、音声信号に混入するノイズの周波数成分をできるだけ低周波にする。ノイズ周波数成分が容量性スピーカＳＰの再生可能な周波数よりも低くなるか、可聴域低周波よりも低くなれば、ノイズは聴こえなくなる。図５にソフトオン／ソフトオフ回路９０の動作波形図を示した。
【符号の説明】
【００５４】
１０，１０Ａ：プリアンプ
２０：ＰＷＭ変調回路
３０Ｎ，３０Ｐ：ゲート駆動ロジック
４０Ｎ，４０Ｐ：レベルシフタ
５０Ｎ，５０Ｐ：プリドライバ
６０Ｎ，６０Ｐ：出力ドライバ
７０Ｎ，７０Ｐ，７０ＮＡ，７０ＰＡ：過電流補償回路
８０：出力フィルタおよび容量性スピーカ
９０：ソフトオン／ソフトオフ回路
【図１】
0005711041.tif 000002
【図２】
0005711041.tif 000003
【図３】
0005711041.tif 000004
【図４】
0005711041.tif 000005
【図５】
0005711041.tif 000006
【図６】
0005711041.tif 000007
【図７】
0005711041.tif 000008
【図８】
0005711041.tif 000009
【図９】
0005711041.tif 000010
【図１０】
0005711041.tif 000011
【図１１】
0005711041.tif 000012
【図１２】
0005711041.tif 000013
【図１３】
0005711041.tif 000014
【図１４】
0005711041.tif 000015