(57)【特許請求の範囲】
【請求項１】
プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムであって、
前記区画制御部は、
前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶手段と、
前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶手段と、
前記区画構成情報記憶手段に記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動手段と、を備え、
前記プロセッサ及び前記入出力プロセッサは、前記区画起動手段が発行した前記起動命令に従って、前記ファイル記憶手段に記憶された前記ファイルが有するプログラムを起動する、
ことを特徴とするコンピュータシステム。
【請求項２】
前記ハードウェアリソースは入出力カードを含み、
前記入出力カードは、前記入出力プロセッサ、入出力コントローラ及び入出力記憶部を備え、
前記区画制御部は、
前記区画構成情報記憶手段に記憶された前記区画構成情報に従って、前記区画に前記入出力プロセッサを割り当てるか否かを判別するプロセッサ判別手段と、
前記プロセッサ判別手段が前記入出力プロセッサを割り当てると判別した場合に、該入出力プロセッサが属する前記入出力カードの前記入出力コントローラに、前記ファイル記憶手段に記憶された前記ファイルを、該入出力コントローラが属する前記入出力カードの前記入出力記憶部に記憶させるための転送命令を発行する転送命令発行手段と、をさらに備え、
前記入出力コントローラは、前記転送命令発行手段に発行された前記転送命令に従って、前記ファイル記憶手段に記憶された前記ファイルを、該入出力コントローラが属する前記入出力カードの前記入出力記憶部に記憶し、
前記入出力プロセッサは、前記区画起動手段に発行された前記起動命令に従って、該入出力プロセッサが属する前記入出力カードの前記入出力記憶部に記憶された前記ファイルが有するプログラムを起動する、
ことを特徴とする請求項１に記載のコンピュータシステム。
【請求項３】
前記入出力コントローラは、前記ファイル記憶手段に記憶された前記ファイルを記憶し終えた通知を前記区画制御部に発行し、
前記区画制御部は、前記通知に基づいて、前記入出力コントローラが前記ファイル記憶手段に記憶された前記ファイルを正常に記憶したか否かを判別するファイル記憶可否判別手段と、をさらに備える、
ことを特徴とする請求項２に記載のコンピュータシステム。
【請求項４】
前記区画構成情報記憶手段に記憶された前記区画構成情報は、
前記ハードウェアリソースのうち前記入出力カードを割り当てる第１区画の情報と、
前記ハードウェアリソースのうち前記入出力プロセッサと前記プロセッサを少なくとも割り当てる第２区画の情報と、
前記ハードウェアリソースのうち前記入出力プロセッサ及び／又は前記プロセッサと前記主記憶部を割り当てる第３区画の情報と、を少なくとも含む、
ことを特徴とする請求項２又は３に記載のコンピュータシステム。
【請求項５】
前記第１区画に割り当てられた前記入出力カードが備える前記入出力プロセッサは、ホストシステムとして動作し、
前記第２区画に割り当てられた前記入出力プロセッサは、入出力制御システムとして動作し、前記第２区画に割り当てられた前記プロセッサは、ホストシステムとして動作する、
ことを特徴とする請求項４に記載のコンピュータシステム。
【請求項６】
前記第３区画に割り当てられた前記入出力プロセッサ又は前記プロセッサは、前記第３区画に割り当てられた前記主記憶部に、前記第１区画と前記第２区画の共有領域を確保する手段と、前記共有領域を前記第１区画と前記第２区画に関連付ける手段と、を備え、
前記第１区画に割り当てられた前記入出力プロセッサと、前記第２区画に割り当てられた前記入出力プロセッサと前記プロセッサは、前記共有領域にアクセスする手段と、それぞれの区画間で互いに同期する手段と、を備える、
ことを特徴とする請求項４又は５に記載のコンピュータシステム。
【請求項７】
前記区画制御部は、前記入出力プロセッサに動作を停止させる停止命令を発行する動作停止手段をさらに備え、
前記区画が有する前記入出力プロセッサを他の区画に割り当てる場合、
前記動作停止手段は、前記区画が有する前記入出力プロセッサに前記停止命令を発行し、
前記ファイル記憶手段は、前記入出力プロセッサに関連付けられたプログラムを有する新たなファイルを記憶し、
前記区画起動手段は、前記入出力プロセッサに起動命令を発行し、
前記入出力プロセッサは、前記区画起動手段が発行した前記起動命令に従って、前記ファイル記憶手段に記憶された前記新たなファイルが有するプログラムを起動し、
前記第１区画が有する前記入出力プロセッサを前記第２区画に割り当てる場合、前記第２区画への組み込み処理が行われる、
ことを特徴とする請求項４乃至６のいずれか１項に記載のコンピュータシステム。
【請求項８】
前記入出力記憶部は、分散されており、他の前記入出力カードからアクセスできない、
ことを特徴とする請求項２乃至７のいずれか１項に記載のコンピュータシステム。
【請求項９】
前記入出力プロセッサは、前記入出力コントローラを介して前記主記憶部にアクセスする、
ことを特徴とする請求項２乃至８のいずれか１項に記載のコンピュータシステム。
【請求項１０】
プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムを起動する方法であって、
前記区画制御部が前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶ステップと、
前記区画制御部が前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶ステップと、
前記区画制御部が前記区画構成情報記憶ステップで記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動ステップと、
前記プロセッサ及び前記入出力プロセッサが前記区画起動ステップで発行された前記起動命令に従って、前記ファイル記憶ステップで記憶された前記ファイルが有するプログラムを起動する起動ステップと、を備える、
ことを特徴とするコンピュータシステム起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータシステム及びコンピュータシステム起動方法に関し、特に、複数のＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）を起動するコンピュータシステム及びコンピュータシステム起動方法に関する。
【背景技術】
【０００２】
近年、コンピュータシステムでは、システムの高機能・高速化のため、処理能力向上に対する要求がある。
【０００３】
このような要求に対して、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）の演算処理部（コア）を複数搭載したマルチコアプロセッサを採用することで、消費電力の上昇を抑えながら、処理能力の向上を図るマルチコア方式が導入されている。
【０００４】
通常、マルチコアプロセッサを搭載したコンピュータシステムは、マルチコアプロセッサに対応したＯＳを使用するが、この場合、システムのリアルタイム性が使用ＯＳのリアルタイム性に大きく左右されてしまう。
【０００５】
このような問題に対して、マルチコアプロセッサを搭載したコンピュータシステムでは、各コアと周辺装置を論理的に分割した区画（以下、論理区画という）上で、ＧＵＩ（Ｇｒａｐｈｉｃａｌ  Ｕｓｅｒ  Ｉｎｔｅｒｆａｃｅ）やネットワークプロトコル機能を持つ汎用ＯＳ、リアルタイム性を持つリアルタイムＯＳなどの各種ＯＳを動作させることで、リアルタイム性を確保しながら処理の並列度を向上し、システムの高機能・高速化を実現する技術が提案されている。
【０００６】
例えば、特許文献１は、ハードウェアの情報を管理する手段と、ＯＳを起動させる手段を備え、ハードウェア資源の割り当て状況に従い、論理区画上でＯＳを起動させるマルチコアプロセッサを搭載したコンピュータシステムを開示している。
【０００７】
また、特許文献２は、各コアが使用できるメモリ及びＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ、入出力）ポートをアドレスで分割することで論理区画を生成し、各々が個別にＯＳを起動できるマルチコアプロセッサを搭載したコンピュータシステムを開示している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０３３８７７号公報
【特許文献２】特開２０００−１３２５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１及び２が開示するコンピュータシステムは、一旦全てのコアを論理区画に割り当てると、新たな論理区画に割り当てる余地がないため、新たな機能の追加に伴い、システムの性能が低下する可能性がある。
【００１０】
また、特許文献１及び２が開示するコンピュータシステムは、主要な機能をホストシステム上のプロセッサで処理しているため、該プロセッサの負荷は、入出力処理しか実施していないＩ／Ｏプロセッサに比べて大きくなる。
【００１１】
このような問題を解決するために、コンピュータシステムに搭載している他用途のプロセッサを論理区画に割り当て、その論理区画上でホストプロセッサと同等の処理をさせることで、ホストプロセッサの負荷を軽減させる手法が考えられる。
【００１２】
例えば、Ｉ／Ｏプロセッサを搭載しているコンピュータシステムでは、Ｉ／Ｏプロセッサを論理区画に割り当て、その論理区画上でＯＳやファームウェアを起動させることで、さらなるシステムの高機能・高速化を実現することができる。
【００１３】
本来、Ｉ／Ｏプロセッサは、ホストＣＰＵに依存せず、入出力制御機能を独立して実施する装置であるが、メインメモリへのアクセスが可能であり、独立してプログラムを起動することも可能である。つまり、単独で論理区画を構成することが可能となる。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、高機能・高速化を実現することができるコンピュータシステム及びコンピュータシステム起動方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明の第１の観点に係るコンピュータシステムは、
プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムであって、
前記区画制御部は、
前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶手段と、
前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶手段と、
前記区画構成情報記憶手段に記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動手段と、を備え、
前記プロセッサ及び前記入出力プロセッサは、前記区画起動手段が発行した前記起動命令に従って、前記ファイル記憶手段に記憶された前記ファイルが有するプログラムを起動する、
ことを特徴とする。
【００１６】
上記目的を達成するため、本発明の第２の観点に係るコンピュータシステム起動方法は、
プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムを起動する方法であって、
前記区画制御部が前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶ステップと、
前記区画制御部が前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶ステップと、
前記区画制御部が前記区画構成情報記憶ステップで記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動ステップと、
前記プロセッサ及び前記入出力プロセッサが前記区画起動ステップで発行された前記起動命令に従って、前記ファイル記憶ステップで記憶された前記ファイルが有するプログラムを起動する起動ステップと、を備える、
ことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、コンピュータシステムの高機能・高速化を実現することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態に係るコンピュータシステムのハードウェア構成の一例を示すブロック図である。
【図２】本発明の実施形態に係る初期化機構の動作の一例を示すフロー図である。
【図３】本発明の実施形態に係るＩ／Ｏプロセッサ起動処理の一例を示すシーケンス図である。
【図４】本発明の実施形態に係るプロセッサ起動処理の一例を示すシーケンス図である。
【図５】本発明の実施形態に係る各区画の処理の一例を示すフロー図である。
【図６】本発明の実施形態に係るコンピュータシステムの区画構成情報の一例を示す図である。
【図７】本発明の実施形態に係るコンピュータシステムの区画を仮想的に示したハードウェア構成のブロック図である。
【図８】本発明の実施形態に係る区画を仮想的に示した図である。
【図９】本発明の実施形態に係る区画の切り替え方法の一例を示すシーケンス図である。
【発明を実施するための形態】
【００１９】
本発明の実施形態に係るコンピュータシステムを図面に基づいて説明する。コンピュータシステム１は、図１に示すように、ホストシステム１００と、入出力制御装置２００と、周辺装置３００と、から構成されている。
【００２０】
ホストシステム１００は、入出力制御装置２００に内部バス４００を介して接続され、初期化機構１１０と、メインメモリ１２０、１４０と、メモリコントローラ１３０、１５０と、２つのプロセッサ１６０、１７０から構成されている。
【００２１】
初期化機構１１０は、ＣＰＵ、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等から構成され、ブートローダや障害監視機能、コンピュータシステム１が備える各ハードウェアリソースを複数の区画に割り当てる機能を有する。また、初期化機構１１０は、保守端末３から受信した情報を基に各ハードウェアリソースを初期化し、区画毎にメインメモリ１２０、１４０の領域を分割する。さらに、初期化機構１１０は、分割されたメモリ領域にバイナリファイルを転送し、各区画に対して起動命令を発行する。
【００２２】
なお、バイナリファイルとは、各種ＯＳ、各種プログラムを実行可能形式で納めたファイルのことであり、このバイナリファイルをメインメモリ１２０、１４０に読み込むことで各種動作を実現することができる。
【００２３】
また、初期化機構１１０は、予め記憶しているプログラムを内部メモリに読み込み、読み込んだプログラムに従って、後述する各処理を実行する。
【００２４】
メモリコントローラ１３０、１５０は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）等から構成され、メインメモリ１２０、１４０と、初期化機構１１０と、プロセッサ１６０、１７０に接続されている。また、メモリコントローラ１３０、１５０間も接続されている。
【００２５】
メインメモリ１２０、１４０は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等から構成され、プロセッサ１６０、１７０の作業領域として使用される。また、メインメモリ１２０、１４０は、初期化機構１１０により初期化され、この時に区画毎に分割された領域が生成される。
【００２６】
プロセッサ１６０、１７０は、コア１６１、１６２、１７１、１７２と、コア間で共有可能なキャッシュメモリ１６３、１７３と、から構成されている。
【００２７】
プロセッサ１６０有するハードウェアリソースとプロセッサ１７０が有するハードウェアリソースは、内部バス４００を介して相互に接続されている。すなわち、コア１６１、１６２、１７１、１７２と、キャッシュメモリ１６３、１７３と、Ｉ／Ｏポート１６４、１６５、１７４、１７５の間は、内部バス４００を介して相互に接続されている。
【００２８】
入出力制御装置２００は、４つのＩ／Ｏカード２１０〜２１３から構成されている。
【００２９】
Ｉ／Ｏカード２１０〜２１３は、Ｉ／Ｏコントローラ２２０〜２２３と、Ｉ／Ｏプロセッサ２４０〜２４３と、Ｉ／Ｏスロット２６０〜２６３から構成されている。
【００３０】
Ｉ／Ｏプロセッサ２４０〜２４３は、それぞれ２つのコア２５０〜２５７から構成されている。
【００３１】
また、Ｉ／Ｏコントローラ２２０〜２２３は、それぞれ分散型メモリ２３０〜２３３を搭載している。Ｉ／Ｏプロセッサ２４０〜２４３は、内部バス４００を介して、分散型メモリ２３０〜２３３に接続されている。
【００３２】
Ｉ／Ｏカード２１０〜２１３は、内部バス４００を介して、プロセッサ１６０、１７０のＩ／Ｏポート１６４、１６５、１７４、１７５にそれぞれ接続されている。
【００３３】
Ｉ／Ｏスロット２６０〜２６３は、それぞれ４つのスロットから構成され、周辺装置３００に接続されている。
【００３４】
周辺装置３００は、ディスク装置、ネットワーク装置等の複数の装置から構成されている。
【００３５】
次に、本実施形態に係るコンピュータシステム１の動作の一例を説明する。
【００３６】
保守端末３は、予めＯＳやファームウェアのバイナリファイルを記憶している。
【００３７】
コンピュータシステム１は、電源が投下されると、初期化機構１１０、プロセッサ１６０、１７０、Ｉ／Ｏプロセッサ２４０〜２４３を始めとするハードウェアリソースが起動する。
【００３８】
初期化機構１１０は、起動すると、図２に示すように、受信待ち処理を実施する（ステップＳ１１０）。これは、保守端末３から指示が送信されるのを待機している状態であり、平行して、システムの障害監視なども実施している（図示せず）。
【００３９】
ネットワーク２を介して保守端末３からコンピュータシステム１に対して区画構成情報が送信されると、初期化機構１１０は、区画構成情報を受信する（ステップＳ１２０）。この動作は、自動または手動によって実行される。
【００４０】
ここで、区画構成情報とは、図６に示すように、区画を構成する情報のことであり、すなわち、区画を構成するハードウェアリソースの情報、各プロセッサのコアが起動するバイナリファイルの情報等を含む。この区画構成情報は、ファイルとして受信しても良く、ネットワークプロトコルを使用したデータで受信しても良い。
【００４１】
なお、初期化機構１１０が受信する区画構成情報は、１つの区画の情報でも良く、複数の区画の情報を含んでいても良い。
【００４２】
初期化機構１１０は、受信した区画構成情報をメモリに記憶させるが、このメモリは、初期化機構１１０が内部的に保持しているメモリでも良く、メインメモリ１２０、１４０でも良い。
【００４３】
初期化機構１１０は、受信した区画構成情報を基に、コンピュータシステム１のハードウェアリソースの初期化処理を行う（ステップＳ１３０）。この初期化処理は、各プロセッサの動作確認、またはメモリ領域（メインメモリ１２０、１４０）の設定を行う。
【００４４】
上述のメモリ領域の設定は、予め決められた容量でパーティションを作成しても良いが、これに限られない。例えば、区画毎にメモリを共有させる目的で意図的にパーティションを作成しなくても良い。
【００４５】
さらに、初期化機構１１０は、保守端末３からバイナリファイルを受信し（ステップＳ１４０）、メインメモリ１２０、１４０に記憶させる（ステップＳ１５０）。このとき、例えば、ＦＴＰ（Ｆｉｌｅ  Ｔｒａｎｓｆｅｒ  Ｐｒｏｔｏｃｏｌ）プロトコルや、ＴＦＴＰ（Ｔｒｉｖｉａｌ  Ｆｉｌｅ  Ｔｒａｎｓｆｅｒ  Ｐｒｏｔｏｃｏｌ）のようなプロトコルを用いて、初期化機構１１０と保守端末３は通信する。また、記憶させるメモリは、区画構成情報に従って、メインメモリ１２０またはメインメモリ１４０を選択する。
【００４６】
設定する区画にＩ／Ｏプロセッサ２４０〜２４３のいずれかを含む場合（ステップＳ１６０；Ｙｅｓ）、初期化機構１１０は、Ｉ／Ｏプロセッサ起動処理を実施し（ステップＳ１７０）、含まない場合は次のステップに進む（ステップＳ１６０；Ｎｏ）。
【００４７】
設定する区画にプロセッサ１６０、１７０のいずれかを含む場合（ステップＳ１８０；Ｙｅｓ）、初期化機構１１０は、プロセッサ起動処理を実施し（ステップＳ１９０）、含まない場合は（ステップＳ１８０；Ｎｏ）、受信待ち処理（ステップＳ１１０）に戻る。
【００４８】
次に、初期化機構１１０におけるＩ／Ｏプロセッサ起動処理（図２、ステップＳ１７０）の一例について詳細に説明する。なお、以下の説明では、理解を容易にするため、初期化機構１１０がＩ／Ｏカード２１０のＩ／Ｏプロセッサ２４０を起動する際の処理について説明する。また、Ｉ／Ｏプロセッサ２４０が起動するためのバイナリファイルは、メインメモリ１２０に記憶されているものとする。
【００４９】
初期化機構１１０におけるＩ／Ｏプロセッサ起動処理は、図３に示すように、メインメモリ１２０に記憶しているバイナリファイルをＩ／Ｏカード２１０上の分散型メモリ２３０に転送するため、起動するＩ／Ｏプロセッサ２４０と通信手段を持つＩ／Ｏポート１６４に、メモリ転送命令を発行する（ステップＳ１７１）。
【００５０】
このメモリ転送命令は、バイナリファイルが記憶されているメインメモリ１２０のアドレス情報も含んでおり、メモリ転送命令を受信したＩ／Ｏポート１６４は、Ｉ／Ｏコントローラ２２０に、メインメモリ１２０から取得したバイナリファイルを転送する（ステップＳ１７２、ステップＳ１７３）。
【００５１】
Ｉ／Ｏコントローラ２２０は、バイナリファイルを受信すると、Ｉ／Ｏカード２１０が搭載する分散メモリ２３０上にバイナリファイルを記憶させる（ステップＳ１７４）。
【００５２】
次に、Ｉ／Ｏコントローラ２２０は、バイナリファイルを分散型メモリ２３０に転送し終えた通知（メモリ転送完了通知）を初期化機構１１０に送信する。なお、メモリ転送完了通知は、正常にバイナリファイルを記憶できたか否かの情報も含んでいる。
【００５３】
初期化機構１１０は、Ｉ／Ｏポート１６４より上記メモリ転送動作が完了した通知を受信すると（ステップＳ１７５）、正常にバイナリファイルを記憶できたか否かを判別した後、起動するＩ／Ｏプロセッサ２４０に起動命令を発行する（ステップＳ１７６）。
【００５４】
Ｉ／Ｏプロセッサ２４０は、起動命令を受信すると、Ｉ／Ｏコントローラ２２０に搭載している分散型メモリ２３０上にあるバイナリファイルをロードし（ステップＳ３００）、バイナリファイルを起動する（ステップＳ３１０）。起動後、Ｉ／Ｏプロセッサ２４０はシステム起動処理を実施し、システムレディ状態に移行する（ステップＳ３２０）。
【００５５】
上述の説明では、Ｉ／Ｏカード２１０のＩ／Ｏプロセッサ２４０の起動処理について説明したが、Ｉ／Ｏカード２１１〜２１３のＩ／Ｏプロセッサ２４１〜２４３の起動処理についても、上述と同様に実行される。
【００５６】
次に、初期化機構１１０におけるプロセッサ起動処理（図２、ステップＳ１９０）の一例について詳細に説明する。なお、以下の説明では、理解を容易にするため、初期化機構１１０がプロセッサ１６０を起動する際の処理について説明する。また、プロセッサ１６０が起動するためのバイナリファイルは、メインメモリ１４０に記憶されているものとする。
【００５７】
初期化機構１１０におけるプロセッサ起動処理は、図４に示すように、起動するプロセッサ１６０に起動命令を発行する（ステップＳ１９１）。
【００５８】
プロセッサ１６０は、起動命令を受信すると、メインメモリ１４０上にあるバイナリファイルをロードし（ステップＳ２００）、バイナリファイルを起動する（ステップＳ２１０）。起動後、プロセッサ１６０はシステム起動処理を実施し、システムレディ状態に移行する（ステップＳ２２０）。
【００５９】
上述の説明では、プロセッサ１６０の起動処理について説明したが、プロセッサ１７０の起動処理についても、上述と同様に実行される。
【００６０】
同様にして、他の区画についても、初期化機構１１０がそれぞれの区画に対する処理を繰り返し、全区画がシステム準備完了状態となる。
【００６１】
全区画がシステム準備完了状態となると、各区画の各プロセッサは、図５に示すように、プロセッサ処理、Ｉ／Ｏ処理、共有メモリ処理を繰り返し実行する。また、各区画の各プロセッサは、ＯＳが稼動する区画間で同期を取りながら共有メモリ処理を実行する。
【００６２】
例えば、区画Ｎがシステム準備完了状態になると、区画Ｎに属する各プロセッサは、実行する処理を決定し（ステップＳ４００）、決定した処理に従ってプロセッサ処理（ステップＳ４０１）、Ｉ／Ｏ処理（ステップＳ４０２）、共有メモリ処理（ステップＳ４０３）を実行する。共有メモリ処理を実行すると、区画Ｎに属する各プロセッサは、同期処理（ステップＳ４２０）を実行する。
【００６３】
同様に、区画Ｍもシステム準備完了状態になると、区画Ｍに属する各プロセッサは、実行する処理を決定し（ステップＳ４１０）、決定した処理に従ってプロセッサ処理（ステップＳ４１１）、Ｉ／Ｏ処理（ステップＳ４１２）、共有メモリ処理（ステップＳ４１３）を実行する。共有メモリ処理を実行すると、区画Ｍに属する各プロセッサは、同期処理（ステップＳ４２０）を実行する。
【００６４】
次に、理解を容易にするため、具体的な区画について説明する。ここでは、初期化機構１１０が、図６に示すような区画構成情報を受信した場合について説明する。
【００６５】
区画１、区画２、区画３、区画４は、それぞれの区画を表している。すなわち、図示する区画構成情報の場合、区画は４つ生成される。
【００６６】
「○」は、ハードウェアリソースをどの区画に割り当てるかを意味している。
【００６７】
区画１及び区画２は、ＯＳ１が稼働する区画であり、ホストシステムとして動作する。また、Ｉ／Ｏプロセッサ２４０、２４２はホストシステムのプロセッサとして動作する。
【００６８】
区画３は、ＯＳ２が稼働する区画であり、ホストシステムとして動作する。プロセッサ１６０、１７０は、ホストシステムとして動作し、Ｉ／Ｏプロセッサ２４１、２４３は、入出力制御システムとして動作する。
【００６９】
区画４は、ＳＭＵ（Ｓｈａｒｅｄ  Ｍｅｍｏｒｙ  Ｕｎｉｔ）ファームウェアが稼働する区画であり、各ハードウェアリソースは共有メモリシステムとして動作する。また、ＳＭＵファームウェアは、メインメモリ１２０を各Ｉ／Ｏプロセッサと各プロセッサで共有できるように制御するものである。
【００７０】
ＯＳ１バイナリは、ＯＳ１が稼働するためのバイナリファイルである。ＯＳ１は、ユーザ用に開放するＯＳであり、例えば、ＧＵＩ機能を持つ汎用ＯＳ等である。
【００７１】
ＯＳ２プロセッサファームウェアは、ＯＳ２バイナリを実行するためのファームウェアである。ＯＳ２は、ホストシステムとして動作するＯＳであり、例えば、リアルタイム性を持つリアルタイムＯＳ等である。
【００７２】
ＳＭＰ（Ｓｈａｒｅｄ  Ｍｅｍｏｒｙ  Ｐａｒａｌｌｅｌ）ファームウェアは、区画間及びＩ／Ｏプロセッサとプロセッサ間でメモリを共有するための制御機能を備えるファームウェアである。なお、ＯＳ１、ＯＳ２におけるＳＭＰ機能は、ＳＭＰファームウェアと同等の機能を有する。
【００７３】
ＩＯＰファームウェアは、入出力制御装置２００を制御するための機能を備えるファームウェアである。
【００７４】
ＳＭＵファームウェアは、メインメモリを共有メモリとして稼働させるためのファームウェアである。
【００７５】
ここで、ＳＭＵファームウェアは、各ハードウェアリソースにメインメモリを共有メモリとして使用させるために、メインメモリの領域を確保し、各区画に関連付ける処理を行う。また、区画に割り当てられたハードウェアリソースを変更する場合など、一度確保した共有メモリを開放し、再度メモリ領域の確保、関連付けの処理を行う。
【００７６】
まず、ネットワーク２を介して、初期化機構１１０は、保守端末３から図６に示す区画構成情報を受信する。この受信する区画構成情報は、区画毎に受信するため、始めに区画１についての区画構成情報を受信する。
【００７７】
初期化機構１１０は、区画構成情報を受信すると、区画１が有するハードウェアリソース、すなわち、Ｉ／Ｏプロセッサ２４０のコア２５０、２５１を初期化する。
【００７８】
次に、初期化機構１１０は、受信した区画構成情報を基に、保守端末３からＯＳ１バイナリファイルを受信する。受信したＯＳ１バイナリファイルは、初期化機構１１０によってメインメモリ１２０に記憶される。なお、記憶させるメモリは、メインメモリ１４０でも良い。
【００７９】
次に、初期化機構１１０は、Ｉ／Ｏプロセッサ２４０の起動のため、Ｉ／Ｏポート１６４を介して、Ｉ／Ｏコントローラ２２０にメモリ転送命令を発行する。
【００８０】
Ｉ／Ｏコントローラ２２０は、メモリ転送命令を受信すると、Ｉ／Ｏポート１６４を介してメインメモリ１２０からＯＳ１バイナリファイルを受信し、Ｉ／Ｏカード２１０が搭載する分散型メモリ２３０にＯＳ１バイナリファイルを記憶する。
【００８１】
これらの動作が完了すると、Ｉ／Ｏコントローラ２２０は、メモリ転送完了通知を、Ｉ／Ｏポート１６４を介して初期化機構１１０に発行する。
【００８２】
次に、初期化機構１１０は、Ｉ／Ｏポート１６４を介してＩ／Ｏプロセッサ２４０に起動命令を発行する。
【００８３】
Ｉ／Ｏプロセッサ２４０は、起動命令を受信すると、ＯＳ１バイナリファイルを分散型メモリ２３０からロードし、ＯＳ１を起動、システムレディ状態となる。
【００８４】
区画２についても、起動するバイナリファイルは異なるが、同様の方法で起動する。
【００８５】
区画２の起動が完了すると、初期化機構１１０は、ネットワーク２を介して、保守端末３から図６に示す区画３についての区画構成情報を受信する。
【００８６】
初期化機構１１０は、区画構成情報を受信すると、区画１が有するハードウェアリソース、すなわち、プロセッサ１６０のコア１６２、プロセッサ１７０のコア１７１、１７２、Ｉ／Ｏプロセッサ２４１のコア２５２、２５３を初期化する。
【００８７】
次に、初期化機構１１０は、受信した区画構成情報を基に、保守端末３からＯＳ２ファームウェア、ＩＯＰファームウェア、ＳＭＰファームウェアを起動するためのバイナリファイルを受信する。受信した各バイナリファイルは、初期化機構１１０によってメインメモリ１２０に記憶される。
【００８８】
次に、初期化機構１１０は、Ｉ／Ｏプロセッサ２４１と、Ｉ／Ｏプロセッサ２４３のコア２５６の起動処理を実施し、Ｉ／Ｏプロセッサ２４１、Ｉ／Ｏプロセッサ２４３のコア２５６は、システムレディ状態となる。
【００８９】
次に、初期化機構１１０は、プロセッサ１６０のコア１６２と、プロセッサ１７０に対してそれぞれ起動命令を発行する。
【００９０】
プロセッサ１６０のコア１６２とプロセッサ１７０は、起動命令を受信すると、バイナリファイルをメインメモリ１２０からロードし、ファームウェアを起動、システムレディ状態となる。
【００９１】
区画４についても、起動するバイナリファイルは異なるが、同様の方法で起動する。
【００９２】
上述のように初期化機構１１０が各区画にハードウェアリソースを割り当てた場合、図７に示すようなイメージで、各ハードウェアリソースが割り当てられることとなる。
【００９３】
なお、同図におけるハッチングは、区画別にハードウェアリソースを区別するためのものであり、切断面等を意味するものではない。
【００９４】
また、各区画は、仮想的に図８のように表すことができる。各区画に割り当てられたハードウェアリソースは、それぞれ個別のプログラムを動作している。なお、各Ｉ／Ｏカードに搭載している分散型メモリは、同一Ｉ／Ｏカードに搭載しているＩ／Ｏプロセッサに従った区画に属する。
【００９５】
なお、Ｉ／Ｏカード２１０が備えるコア２５０、２５１は、それぞれ別々の区画に属している。このため、コア２５０、２５１は、分散型メモリ２３０とＩ／Ｏコントローラ２２０をそれぞれ排他的に使用する。この場合、分散型メモリ２３０は、複数の区画に属することとなる。
【００９６】
また、Ｉ／Ｏプロセッサは、Ｉ／Ｏコントローラに共有メモリにアクセスする命令を発行することで、Ｉ／Ｏコントローラを介して共有メモリにアクセスすることが可能となる。また、それぞれの区画上のプロセッサは、定期的に共有メモリの同期処理を実行する。
【００９７】
次に、本実施形態に係るコンピュータシステム１の効果を説明する。
【００９８】
Ｉ／Ｏプロセッサ上で任意のＯＳやファームウェアを起動させることができるため、異なる用途のプロセッサ上でそれぞれ任意の機能を動作させることができる。
【００９９】
また、Ｉ／Ｏプロセッサを区画に割り当てることで、仮想的にホストシステムのプロセッサコアが増加することになる。つまり、実質的にＩ／Ｏプロセッサをホストシステムのプロセッサと見立てて使用することができる。これにより、ホストシステムのプロセッサのみを使用して主要システムを動作させた場合よりも、高機能・高速化を図ることができる。
【０１００】
また、Ｉ／Ｏプロセッサがメインメモリにアクセスすることで、各区画間、またはプロセッサ間で、データ連携を高速に実行することができる。
【０１０１】
すなわち、本実施形態に係るコンピュータシステム１は、Ｉ／Ｏプロセッサをユーザに開放するＯＳの処理用のプロセッサとすることで、マルチＯＳ環境を提供することができる。また、本実施形態に係るコンピュータシステム１は、Ｉ／ＯプロセッサでＯＳを稼動させるシステムとＩ／Ｏプロセッサ以外でＯＳを稼動させるシステム間の共有メモリを、ホストシステムのメモリとして使用し、Ｉ／ＯプロセッサでＯＳを稼動させるプロセッサと共有メモリ間の伝送路にホストシステムの入出力伝送路を使用することで、Ｉ／ＯプロセッサでＯＳを稼動させるシステムとＩ／Ｏプロセッサ以外でＯＳを稼動させるシステムのクラスタシステムをシングルホストシステム内で実現でき、共有メモリを別筐体としないことで、データ連携を高速に処理することができる。
【０１０２】
ここで、コンピュータシステム１が稼働中、区画を増加、変更する必要性が発生した場合、一旦コンピュータシステム１を停止する手法が考えられるが、そうした場合、本来停止する必要がなかった区画までも停止することとなる。
【０１０３】
そのため、本発明は、コンピュータシステム１が稼働中、区画を増加、変更する必要性が出てきた場合、一旦コンピュータシステム１を全て停止しなくとも、区画単位でシステムを停止し、区画の増加、変更が可能となる機構も提供する。
【０１０４】
ここでは、上述を考慮した本実施形態に係るコンピュータシステムの区画切り替え方法について説明する。
【０１０５】
コンピュータシステム１が稼働中、初期化機構１１０は、図９に示すように、保守端末３から区画構成情報を受信する。この受信する区画構成情報は、区画Ｍについての情報とする。
【０１０６】
初期化機構１１０は、区画構成情報を受信すると、始めに変更対象のプロセッサに対してシステム停止命令を発行する。図９に示す場合、動作しているＩ／Ｏプロセッサに対し、システム停止命令を発行する（ステップＳ５００）。ここでは、理解を容易にするため、Ｉ／Ｏプロセッサ２４１に対してシステム停止命令を発行することにする。
【０１０７】
変更対象プロセッサは、システム停止命令を受信すると、システムを停止する（ステップＳ５０１）。ここで、変更対象プロセッサの停止前までの区画は、区画Ｎとする。つまり、ステップＳ５０１は、変更対象プロセッサの区画Ｎとしての動作が停止することを意味している。すなわち、Ｉ／Ｏプロセッサ２４１は、区画Ｎとしての動作を停止する。
【０１０８】
次に、初期化機構１１０は、変更先区画に対応したバイナリファイルをメインメモリに記憶する。このとき、既にメインメモリに記憶している場合は、上述の動作はせず、記憶していない場合は、保守端末３よりバイナリファイルを受信し、上述の動作を実施する。
【０１０９】
図９に示す場合、変更対象プロセッサは、Ｉ／Ｏプロセッサ２４１であるため、初期化機構１１０は、Ｉ／Ｏプロセッサ再起動処理を実施する（ステップＳ５０２）。この処理は、図３に示す処理と同等であるため、ここでは説明を割愛する。
【０１１０】
初期化機構１１０は、メモリ転送処理が完了すると、変更対象プロセッサに対し、起動命令を発行する。すなわち、Ｉ／Ｏプロセッサ２４１に対して起動命令を発行する。
【０１１１】
変更対象プロセッサは、起動命令を受信すると、バイナリファイルを起動し、システムレディ状態となる。図９に示す場合、初期化機構１１０は、Ｉ／Ｏプロセッサ２４１に対して起動命令を発行し、Ｉ／Ｏプロセッサ２４１は、分散型メモリ２３１からバイナリファイルをロードし、バイナリファイルを起動する（ステップＳ５０３）。
【０１１２】
このような動作をすることで、変更対象プロセッサの属する区画は、コンピュータシステム１の全体を停止させることなく、区画単位で処理することで、区画Ｎから区画Ｍへと変更される。上述の例では、Ｉ／Ｏプロセッサ２４１についての例を示したが、他のＩ／Ｏプロセッサやプロセッサでも同様である。
【０１１３】
なお、変更対象プロセッサは、変更前の処理にてメインメモリ領域を確保している場合、システムを停止する前に、メモリを開放する処理も実施する。また、変更後の処理にてメインメモリ領域を新たに確保する必要がある場合、システムレディ状態になる前に、メモリを確保する。
【０１１４】
例えば、区画３が有するＩ／Ｏカード２１１を区画１と同様の構成に切り替える際、初期化機構１１０は、Ｉ／Ｏカード２１１を区画３のＯＳから切り離し、区画構成情報のＩ／Ｏプロセッサ２４１に該当するバイナリファイルをＯＳ１に変更し、システム初期化を行う。また、区画１が有するＩ／Ｏカード２１０を区画３に組み込む際、初期化機構１１０は、区画１のシステムを停止させ、区画構成情報のＩ／Ｏプロセッサ２４０に該当するバイナリファイルをＯＳ２に変更し、Ｉ／Ｏカード２１０の初期化を行い、区画３のＯＳへの組み込み処理を行う。
【０１１５】
また、例えば、区画４が有するＩ／Ｏカード２１３を区画２と同様の構成に切り替える際、初期化機構１１０は、区画４のシステムを停止させ、区画構成情報のＩ／Ｏプロセッサ２４３に該当するバイナリファイルをＯＳ１に変更し、共有メモリを開放して、システム初期化を行う。また、区画２が有するＩ／Ｏカード２１２を区画４と同様の構成に切り替える際、初期化機構１１０は、区画２のシステムを停止させ、区画構成情報のＩ／Ｏプロセッサ２４２に該当するバイナリファイルをＩ／Ｏプロセッサ用の制御プログラムに変更し、共有メモリを追加してシステム初期化を行う。
【０１１６】
本実施形態では、２つのコアを持つプロセッサを搭載したコンピュータシステムを例に取り説明したが、これに限られない。例えば、２つ以上のコアを持つプロセッサを搭載しても良く、１つのコアのみ持つプロセッサでも良い。
【０１１７】
また、本実施形態では、初期化機構１１０は、保守端末３と通信する手段を備え、保守端末３が区画構成情報を設定することで区画を生成するが、これに限られない。例えば、コンピュータシステム１内に、フラッシュメモリ、ハードディスク、ＤＶＤ−ＲＡＭ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＤＶＤ−ＲＷ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ  ＲｅＷｒｉｔａｂｌｅ）等の不揮発性メモリから構成される外部記憶装置を設け、区画構成情報を予め外部記憶装置に記憶させておき、初期化機構１１０がこの外部記憶装置から区画構成情報を読み取るようにしても良い。
【０１１８】
また、本実施形態では、初期化機構１１０は、例えばＴＦＴＰ等を使用して保守端末３と通信し、バイナリファイルをメインメモリに記憶させるが、これに限られない。例えば、上記と同じく、コンピュータシステム１内に外部記憶装置を設け、バイナリファイルを予め外部記憶装置に記憶させておき、初期化機構１１０がバイナリファイルを外部記憶装置からメインメモリに転送するようにしても良い。
【０１１９】
また、本実施形態では、図６に示すように区画を設定したが、これに限られない。例えば、Ｉ／Ｏプロセッサのみの区画を設定し、プロセッサのみの区画を設定しても良い。
【０１２０】
また、本実施形態に係る区画構成情報は、区画が起動するバイナリファイルの情報と、ハードウェアリソースの情報を含むが、これに限られない。例えば、各ハードウェアリソースが起動するバイナリファイルが予め決められている場合、区画を構成するハードウェアリソースの情報のみでも良く、各ハードウェアリソースの識別番号を用いて区画を構成させても良い。
【０１２１】
なお、本発明は、本発明の広義の趣旨及び範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
【０１２２】
上記実施形態の一部又は全ては、以下の付記のようにも記載されうるが、以下には限られない。
【０１２３】
（付記１）
プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムであって、
前記区画制御部は、
前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶手段と、
前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶手段と、
前記区画構成情報記憶手段に記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動手段と、を備え、
前記プロセッサ及び前記入出力プロセッサは、前記区画起動手段が発行した前記起動命令に従って、前記ファイル記憶手段に記憶された前記ファイルが有するプログラムを起動する、
ことを特徴とするコンピュータシステム。
【０１２４】
（付記２）
前記ハードウェアリソースは入出力カードを含み、
前記入出力カードは、前記入出力プロセッサ、入出力コントローラ及び入出力記憶部を備え、
前記区画制御部は、
前記区画構成情報記憶手段に記憶された前記区画構成情報に従って、前記区画に前記入出力プロセッサを割り当てるか否かを判別するプロセッサ判別手段と、
前記プロセッサ判別手段が前記入出力プロセッサを割り当てると判別した場合に、該入出力プロセッサが属する前記入出力カードの前記入出力コントローラに、前記ファイル記憶手段に記憶された前記ファイルを、該入出力コントローラが属する前記入出力カードの前記入出力記憶部に記憶させるための転送命令を発行する転送命令発行手段と、をさらに備え、
前記入出力コントローラは、前記転送命令発行手段に発行された前記転送命令に従って、前記ファイル記憶手段に記憶された前記ファイルを、該入出力コントローラが属する前記入出力カードの前記入出力記憶部に記憶し、
前記入出力プロセッサは、前記区画起動手段に発行された前記起動命令に従って、該入出力プロセッサが属する前記入出力カードの前記入出力記憶部に記憶された前記ファイルが有するプログラムを起動する、
ことを特徴とする付記１に記載のコンピュータシステム。
【０１２５】
（付記３）
前記入出力コントローラは、前記ファイル記憶手段に記憶された前記ファイルを記憶し終えた通知を前記区画制御部に発行し、
前記区画制御部は、前記通知に基づいて、前記入出力コントローラが前記ファイル記憶手段に記憶された前記ファイルを正常に記憶したか否かを判別するファイル記憶可否判別手段をさらに備える、
ことを特徴とする付記２に記載のコンピュータシステム。
【０１２６】
（付記４）
前記区画構成情報記憶手段に記憶された前記区画構成情報は、
前記ハードウェアリソースのうち前記入出力カードを割り当てる第１区画の情報と、
前記ハードウェアリソースのうち前記入出力プロセッサと前記プロセッサを少なくとも割り当てる第２区画の情報と、
前記ハードウェアリソースのうち前記入出力プロセッサ及び／又は前記プロセッサと前記主記憶部を割り当てる第３区画の情報と、を少なくとも含む、
ことを特徴とする付記１乃至３のいずれか１つに記載のコンピュータシステム。
【０１２７】
（付記５）
前記第１区画に割り当てられた前記入出力カードが備える前記入出力プロセッサは、ホストシステムとして動作し、
前記第２区画に割り当てられた前記入出力プロセッサは、入出力制御システムとして動作し、前記第２区画に割り当てられた前記プロセッサは、ホストシステムとして動作する、
ことを特徴とする付記４に記載のコンピュータシステム。
【０１２８】
（付記６）
前記第３区画に割り当てられた前記入出力プロセッサ又は前記プロセッサは、前記第３区画に割り当てられた前記主記憶部に、前記第１区画と前記第２区画の共有領域を確保する手段と、前記共有領域を前記第１区画と前記第２区画に関連付ける手段と、を備え、
前記第１区画に割り当てられた前記入出力プロセッサと、前記第２区画に割り当てられた前記入出力プロセッサと前記プロセッサは、前記共有領域にアクセスする手段と、それぞれの区画間で互いに同期する手段と、を備える、
ことを特徴とする付記４又は５に記載のコンピュータシステム。
【０１２９】
（付記７）
前記入出力プロセッサは、該入出力プロセッサが属する前記入出力カードの前記入出力コントローラに、前記共有領域にアクセスするための命令を発行するアクセス命令発行手段をさらに備え、
前記入出力コントローラは、前記アクセス命令発行手段に発行された前記アクセス命令に従って前記共有領域にアクセスする、
ことを特徴とする付記６に記載のコンピュータシステム。
【０１３０】
（付記８）
前記入出力カードは、複数の前記入出力プロセッサを備え、
第１の入出力カードが備える第１の入出力プロセッサは、前記第２区画に割り当てられ、
前記第１の入出力カードが備える第２の入出力プロセッサは、前記第３区画に割り当てられる、
ことを特徴とする付記４乃至７のいずれか１つに記載のコンピュータシステム。
【０１３１】
（付記９）
前記第１の入出力プロセッサと前記第２の入出力プロセッサは、前記第１の入出力カードの前記入出力コントローラと前記入出力記憶部に、それぞれ排他的にアクセスする、
ことを特徴とする付記８に記載のコンピュータシステム。
【０１３２】
（付記１０）
前記第１区画に割り当てられた前記入出力カードが備える前記入出力プロセッサは、前記ファイル記憶手段に記憶された第１のファイル中の第１のプログラムを起動し、
前記第２区画に割り当てられた前記入出力プロセッサと前記プロセッサは、前記ファイル記憶手段に記憶された第２のファイル中の第２のプログラムを起動し、
前記第３区画に割り当てられた前記入出力プロセッサ又は前記プロセッサは、前記ファイル記憶手段に記憶された第３のファイル中の第３のプログラムを起動する、
ことを特徴とする付記４乃至９のいずれか１つに記載のコンピュータシステム。
【０１３３】
（付記１１）
前記区画制御部は、前記入出力プロセッサに動作を停止させる停止命令を発行する動作停止手段をさらに備え、
前記区画が有する前記入出力プロセッサを他の区画に割り当てる場合、
前記動作停止手段は、前記区画が有する前記入出力プロセッサに前記停止命令を発行し、
前記ファイル記憶手段は、前記入出力プロセッサに関連付けられたプログラムを有する新たなファイルを記憶し、
前記区画起動手段は、前記入出力プロセッサに起動命令を発行し、
前記入出力プロセッサは、前記区画起動手段が発行した前記起動命令に従って、前記ファイル記憶手段に記憶された前記新たなファイルが有するプログラムを起動し、
前記第１区画が有する前記入出力プロセッサを前記第２区画に割り当てる場合、前記第２区画への組み込み処理が行われる、
ことを特徴とする付記４乃至１０のいずれか１つに記載のコンピュータシステム。
【０１３４】
（付記１２）
前記入出力記憶部は、分散されており、他の前記入出力カードからアクセスできない、
ことを特徴とする付記１乃至１１のいずれか１つに記載のコンピュータシステム。
【０１３５】
（付記１３）
前記入出力プロセッサは、前記入出力コントローラを介して前記主記憶部にアクセスする、
ことを特徴とする付記２乃至１２のいずれか１つに記載のコンピュータシステム。
【０１３６】
（付記１４）
前記プロセッサ及び前記入出力プロセッサは、プログラムを起動すると、プロセッサ処理、入出力処理、共有メモリ処理を任意に選択して実行し、共有メモリ処理を実行した後、同期処理を実行する、
ことを特徴とする付記１乃至１３のいずれか１つに記載のコンピュータシステム。
【０１３７】
（付記１５）
プロセッサと入出力プロセッサ及び主記憶部を含むハードウェアリソースと、それぞれ個別のシステムとして動作する複数の区画に前記ハードウェアリソースを割り当てる区画制御部と、を備えるコンピュータシステムを起動する方法であって、
前記区画制御部が前記区画に割り当てる前記ハードウェアリソースの情報と該ハードウェアリソースに関連付けられたプログラムの情報を含む区画構成情報を記憶する区画構成情報記憶ステップと、
前記区画制御部が前記ハードウェアリソースに関連付けられたプログラムを有するファイルを記憶するファイル記憶ステップと、
前記区画制御部が前記区画構成情報記憶ステップで記憶された前記区画構成情報に従って、前記区画毎に割り当てられた前記ハードウェアリソースに起動命令を発行する区画起動ステップと、
前記プロセッサ及び前記入出力プロセッサが前記区画起動ステップで発行された前記起動命令に従って、前記ファイル記憶ステップで記憶された前記ファイルが有するプログラムを起動する起動ステップと、を備える、
ことを特徴とするコンピュータシステム起動方法。
【符号の説明】
【０１３８】
１                              コンピュータシステム
１００                          ホストシステム
１１０                          初期化機構
１２０、１４０                  メインメモリ
１３０、１５０                  メモリコントローラ
１６０、１７０                  プロセッサ
１６１、１６２、１７１、１７２  コア
１６３、１７３                  キャッシュメモリ
１６４、１６５、１７４、１７５  Ｉ／Ｏポート
２００                          入出力制御装置
２１０、２１１、２１２、２１３  Ｉ／Ｏカード
２２０、２２１、２２２、２２３  Ｉ／Ｏコントローラ
２３０、２３１、２３２、２３３  分散型メモリ
２４０、２４１、２４２、２４３  Ｉ／Ｏプロセッサ
２５０、２５１、２５２、２５３、２５４、２５５、２５６、２５７  コア
２６０、２６１、２６２、２６３  Ｉ／Ｏスロット
３００                          周辺装置
４００                          内部バス
２                              ネットワーク
３                              保守端末
【図１】
0005703854.tif 000002
【図２】
0005703854.tif 000003
【図３】
0005703854.tif 000004
【図４】
0005703854.tif 000005
【図５】
0005703854.tif 000006
【図６】
0005703854.tif 000007
【図７】
0005703854.tif 000008
【図８】
0005703854.tif 000009
【図９】
0005703854.tif 000010