(57)【特許請求の範囲】
【請求項１】
複数の第１単位セルを有する第１の読み出し集積回路（ＲＯＩＣ）と、
前記第１のＲＯＩＣ上に備えられ、複数の第２単位セルを有する第２のＲＯＩＣと、
前記第２のＲＯＩＣを貫通し且つ前記第１のＲＯＩＣの少なくとも一部に入るように備えられる複数の導電性ビアと、
前記第２のＲＯＩＣ上に備えられ、複数の検出器画素を有する検出器アレイであって、前記複数の検出器画素の各々は、光を受光したことに応答して電流を生成し、前記複数の導電性ビアのうち対応する導電性ビアに前記電流を送る、検出器アレイと、
を有し、前記複数の第１単位セルの各々は、前記電流を処理する第１回路と、前記第１回路を、前記複数の導電性ビアのうち対応する導電性ビアに、第１の時間期間の間電気的に接続する第１スイッチとを有し、
前記複数の第２単位セルの各々は、前記電流を処理する第２回路と、前記第２回路を、前記複数の導電性ビアのうち対応する導電性ビアに、第１の時間期間に続く第２の時間期間の間電気的に接続する第２スイッチとを有し、
前記検出器アレイは、単位面積及び単位時間当たりのフォトン数が所定値より高い高フラックス光及び前記所定値より低い低フラックス光のうち一方を、前記第１の時間期間の間に受光し、前記高フラックス光及び低フラックス光のうち他方を、前記第２の時間期間の間に受光する、装置。
【請求項２】
複数の第１単位セルを有する第１の読み出し集積回路（ＲＯＩＣ）と、
前記第１のＲＯＩＣ上に備えられ、複数の第２単位セルを有する第２のＲＯＩＣと、
前記第２のＲＯＩＣを貫通し且つ前記第１のＲＯＩＣの少なくとも一部に入るように備えられる複数の導電性ビアと、
前記第２のＲＯＩＣ上に備えられ、複数の検出器画素を有する検出器アレイであって、前記複数の検出器画素の各々は、光を受光したことに応答して電流を生成し、前記複数の導電性ビアのうち対応する導電性ビアに前記電流を送る、検出器アレイと、
を有し、前記複数の第１単位セルの各々は、前記電流を処理する第１回路と、前記第１回路を、前記複数の導電性ビアのうち対応する導電性ビアに、第１の時間期間の間電気的に接続する第１スイッチとを有し、
前記複数の第２単位セルの各々は、前記電流を処理する第２回路と、前記第２回路を、前記複数の導電性ビアのうち対応する導電性ビアに、第１の時間期間に続く第２の時間期間の間電気的に接続する第２スイッチとを有し、
前記検出器アレイは、第１の波長帯域に属する第１波長光及び前記第１の波長帯域とは異なる第２の波長帯域に属する第２波長光のうち一方を、前記第１の時間期間の間に受光し、前記第１波長光及び第２波長光のうち他方を、前記第２の時間期間の間に受光する、装置。
【請求項３】
前記第２の時間期間は前記第１の時間期間より長い、請求項１又は２に記載の装置。
【請求項４】
前記第１及び第２の時間期間は交互に到来する、請求項１又は２に記載の装置。
【請求項５】
前記第１のＲＯＩＣに結合され、前記第１のＲＯＩＣからの出力を増幅するように形成される１つ以上の第１列アンプと、
前記第２のＲＯＩＣに結合され、前記第２のＲＯＩＣからの出力を増幅するように形成される１つ以上の第２列アンプと、
を更に有する、請求項１又は２に記載の装置。
【請求項６】
前記第１のＲＯＩＣに結合され、前記第１のＲＯＩＣからの出力をバッファリングするように形成される１つ以上の第１バッファと、
前記第２のＲＯＩＣに結合され、前記第２のＲＯＩＣからの出力をバッファリングするように形成される１つ以上の第２バッファと、
を更に有する、請求項１又は２に記載の装置。
【請求項７】
前記第１のＲＯＩＣにより生成されるデータの１つ以上の第１フレームを出力し、及び前記第２のＲＯＩＣにより生成されるデータの１つ以上の第２フレームを出力するように形成される、請求項１又は２に記載の装置。
【請求項８】
複数の第１単位セルを有する第１の読み出し集積回路（ＲＯＩＣ）と、
前記第１のＲＯＩＣ上に備えられ、複数の第２単位セルを有する第２のＲＯＩＣと、
前記第２のＲＯＩＣを貫通し且つ前記第１のＲＯＩＣの少なくとも一部に入るように備えられる複数の導電性ビアと、
前記第２のＲＯＩＣ上に備えられ、複数の検出器画素を有する検出器アレイと、
を有する装置が実行する方法であって、
第１の時間期間の間に、前記複数の検出器画素の各々が、単位面積及び単位時間当たりのフォトン数が所定値より高い高フラックス光及び前記所定値より低い低フラックス光のうち一方を受光したことに応答して電流を生成し、前記複数の導電性ビアのうち対応する導電性ビアに該電流を送り、前記複数の第１単位セルの各々が、前記第１の時間期間の間では導通状態である第１スイッチを介して該電流を受け、第１回路により該電流を処理するステップと、
前記第１の時間期間に続く第２の時間期間の間に、前記複数の検出器画素の各々が、前記高フラックス光及び低フラックス光のうち他方を受光したことに応答して電流を生成し、前記複数の導電性ビアのうち対応する導電性ビアに該電流を送り、前記複数の第２単位セルの各々が、前記第２の時間期間の間では導通状態である第２スイッチを介して該電流を受け、第２回路により前記電流を処理するステップと、
を有する方法。
【請求項９】
複数の第１単位セルを有する第１の読み出し集積回路（ＲＯＩＣ）と、
前記第１のＲＯＩＣ上に備えられ、複数の第２単位セルを有する第２のＲＯＩＣと、
前記第２のＲＯＩＣを貫通し且つ前記第１のＲＯＩＣの少なくとも一部に入るように備えられる複数の導電性ビアと、
前記第２のＲＯＩＣ上に備えられ、複数の検出器画素を有する検出器アレイと、
を有する装置が実行する方法であって、
第１の時間期間の間に、前記複数の検出器画素の各々が、第１の波長帯域に属する第１波長光及び前記第１の波長帯域とは異なる第２の波長帯域に属する第２波長光のうち一方を受光したことに応答して電流を生成し、前記複数の導電性ビアのうち対応する導電性ビアに該電流を送り、前記複数の第１単位セルの各々が、前記第１の時間期間の間では導通状態である第１スイッチを介して該電流を受け、第１回路により該電流を処理するステップと、
前記第１の時間期間に続く第２の時間期間の間に、前記複数の検出器画素の各々が、前記第１波長光及び第２波長光のうち他方を受光したことに応答して電流を生成し、前記複数の導電性ビアのうち対応する導電性ビアに該電流を送り、前記複数の第２単位セルの各々が、前記第２の時間期間の間では導通状態である第２スイッチを介して該電流を受け、第２回路により該電流を処理するステップと、
を有する方法。
【請求項１０】
前記第２の時間期間は前記第１の時間期間より長い、請求項８又は９に記載の方法。
【請求項１１】
前記第１及び第２の時間期間は交互に到来する、請求項８又は９に記載の方法。
【請求項１２】
前記第１のＲＯＩＣに結合される１つ以上の第１列アンプにより、前記第１のＲＯＩＣからの出力を増幅するステップと、
前記第２のＲＯＩＣに結合される１つ以上の第２列アンプにより、前記第２のＲＯＩＣからの出力を増幅するステップと、
を更に有する、請求項８又は９に記載の方法。
【請求項１３】
前記第１のＲＯＩＣに結合される１つ以上の第１バッファにより、前記第１のＲＯＩＣからの出力をバッファリングするステップと、
前記第２のＲＯＩＣに結合される１つ以上の第２バッファにより、前記第２のＲＯＩＣからの出力をバッファリングするステップと
を更に有する、請求項８又は９に記載の方法。
【請求項１４】
前記第１のＲＯＩＣにより生成されるデータの１つ以上の第１フレームを出力するステップと、
前記第２のＲＯＩＣにより生成されるデータの１つ以上の第２フレームを出力するステップと、
を更に有する、請求項８又は９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、検出器アレイの分野に関し、特に、積層された読み出し集積回路を用いる検出器アレイの信号の処理に関する。
【背景技術】
【０００２】
検出器システムは、検出器アレイと、読み出し集積回路（ＲＯＩＣ）とを有することが可能である。検出器アレイは、光を検出し、光の検出に応答して電流を生成する検出器画素を有することが可能である。ＲＯＩＣは、検出器画素により生成される電流を処理する単位セルを有することが可能である。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明に従って、検出器電流を処理する従来技術に関連する短所及び課題を低減する又は排除することが可能である。
【０００４】
特定の実施形態に従って、装置は、第１読み出し集積回路（ＲＯＩＣ）と、第２ＲＯＩＣと、デュアルバンド検出器アレイとを有する。第１ＲＯＩＣは第１単位セルを有する。第２ＲＯＩＣは、第１ＲＯＩＣの外側に備えられ、第２単位セルを有する。導電性ビアが、第２ＲＯＩＣを通って且つ少なくとも第１ＲＯＩＣの中に備えられる。検出器アレイは、第２ＲＯＩＣの外側に備えられる。検出器アレイは、高ダイナミックレンジ赤外光を検出し、複数の検出器画素を有する。各々の検出器画素は、光の検出に応答して電流を発生させて、ビアにその電流を流す。ビアは、第２単位セル及び第１単位セルに信号を送信する。
【０００５】
特定の実施形態に従って、方法は、検出器アレイの検出器画素により、光の検出に応答して電流を生成するステップを有する。検出器アレイは検出器画素を有し、第２読み出し集積回路（ＲＯＩＣ）の外側に備えられる。電流が、第２ＲＯＩＣを通って且つ少なくとも第１ＲＯＩＣの中に備えられた複数の導電性ビアの１つのビアに検出器画素により流される。信号が、第２ＲＯＩＣの第２単位セルに且つ第１ＲＯＩＣの第１単位セルにビアにより送信される。第１ＲＯＩＣは複数の第１単位セルを有し、第２ＲＯＩＣは、第１ＲＯＩＣの外側に備えられ、複数の第２単位セルを有する。
【０００６】
特定の実施形態に従って、装置は、第１読み出し集積回路（ＲＯＩＣ）、第２ＲＯＩＣ、検出器アレイ及びスイッチを有する。第１ＲＯＩＣは複数の第１単位セルを有し、高フラックス検出光（ａ  ｈｉｇｈｅｒ  ｆｌｕｘ  ｄｅｔｅｃｔｅｄ  ｌｉｇｈｔ）を捕捉するように電流を処理する高フラックスＲＯＩＣ（ａ  ｈｉｇｈ  ｆｌｕｘ  ＲＯＩＣ）として動作する。第２ＲＯＩＣは、第１ＲＯＩＣの外側に備えられ、第２単位セルを有する。第２ＲＯＩＣは、低フラックス検出光（ａ  ｌｏｗ  ｆｌｕｘ  ｄｅｔｅｃｔｅｄ  ｌｉｇｈｔ）を捕捉するように電流を処理する。複数の導電性ビアが、第２ＲＯＩＣを通って且つ少なくとも第１ＲＯＩＣの中に備えられる。検出器アレイは第２ＲＯＩＣの外側に備えられ、複数の検出器画素を有する。各々の検出器画素は、光の検出に応答して電流を発生させて、ビアに電流を流す。ビアは、第２単位セル及び第１単位セルに信号を送信する。スイッチは検出器アレイに結合され、第１時間期間の間、高フラックスＲＯＩＣとして動作する第１ＲＯＩＣに電流を流し、第２時間期間の間、低フラックスＲＯＩＣとして動作する第２ＲＯＩＣに電流を流す。第２時間期間は第１時間期間より長い。
【０００７】
特定の本発明の実施形態は１つ又はそれ以上の有利点を提供する。一実施形態の技術的有利点は、検出器システムが２つ又はそれ以上のＲＯＩＣを有することが可能であることである。異なるＲＯＩＣは異なる動作を実行することが可能である。実施例としては、一のＲＯＩＣはより高いフラックス（ｆｌｕｘ）の光を捕捉するように電流を処理することが可能であり、他のＲＯＩＣは、より低いフラックスの光を捕捉するように電流を処理するように用いられることが可能である。他の実施例としては、一のＲＯＩＣは一の波長帯域の光に関連する電流を処理するように用いられることが可能であり、他のＲＯＩＣは、異なる波長帯域の光に関連する電流を処理するように用いられることが可能である。一実施形態の他の技術的有利点は、２つのＲＯＩＣが互いの上部に実質的に積層されることが可能であることである。ＲＯＩＣを積層することにより、基板領域のより有効な使用を可能にする。
【０００８】
本発明の特定の実施形態は、上記の技術的有利点を有さない、上記の技術的有利点の一部を有する、又は全てを有することが可能である。１つ又はそれ以上の他の技術的有利点について、図、明細書及び同時提出の特許請求の範囲から当業者は容易に理解することが可能である。
【０００９】
本発明、本発明の特徴及び有利点についての十分な理解のために、以下の詳細説明を、添付図と共に参照する。
【図面の簡単な説明】
【００１０】
【図１】検出器信号を処理する重ねられたＲＯＩＣを有する装置の実施例を示す図である。
【図２】単位システムの実施例を示す図である。
【図３】単位システムの実施例を示す図である。
【発明を実施するための形態】
【００１１】
本発明の実施形態及び本発明の有利点は、図１乃至３を参照することにより十分に理解することができ、同様の参照番号は種々の図における同様に対応する部分について用いられている。
【００１２】
図１は、検出器信号を処理する積層された複数のＲＯＩＣを有する装置の実施例を示している。特定の実施形態においては、複数のＲＯＩＣは異なる動作を実行することが可能である。特定の実施形態においては、複数のＲＯＩＣを積層することにより、基板領域のより有効な使用が可能になる。
【００１３】
例示されている実施例においては、装置１０は、図示しているように結合された、第１読み出し集積回路（ＲＯＩＣ）２０と、第２ＲＯＩＣ２２と、検出器アレイ２４と、画像処理システム３６とを有する。ＲＯＩＣ４０及び４２は、１つ又はそれ以上の列増幅器４６及び４８並びにバッファ３０及び３２をそれぞれ有する。ボンドパッド５０及び５２は、ＲＯＩＣ２０及び２２のそれぞれからの出力を提供する。
【００１４】
例示としての実施例においては、第１ＲＯＩＣは第１単位セル４０を有する。第２ＲＯＩＣ２２は、第１ＲＯＩＣ２０の外側に備えられ、第２単位セル４２を有する。導電性鉛直方向相互接続アクセス（ビア）５０が、第２ＲＯＩＣ２２を通って、且つ第１ＲＯＩＣ２０の中に、恐らくそれを通って備えられる。検出器アレイ２４は第２ＲＯＩＣ２２の外側に備えられ、検出器画素３８を有する。各々の検出器画素３８は、光を検出することに応答して電流を発生し、ビア５０にその電流を流し、そのビアは、第１単位セル４０及び第２単位セル４２にその信号を送信する。列アンプ４６及び４８は単位セル４０及び４２のそれぞれの出力を増幅する。ボンドパッド５０及び５２は、列アンプ４６及び４８のそれぞれからの増幅された出力を供給する。バッファ３０及び３２は、ＲＯＩＣ２０及び２２のそれぞれからの出力をバッファリングする。画像処理システム３６は、バッファ３０及び３２から出力を受けて、画像の表示を開始するように用いられることが可能である出力から画像データを生成する。
【００１５】
特定の実施形態においては、検出器画素３８、単位セル４０及び４２の各々は、相補型金属酸化膜半導体（ＣＭＯＳ）回路が形成される異なる基板に対応する異なる機能回路を表し得る。装置１０の断面図は、検出器画素３８の１つの行並びに単位セル４０及び４２のみを示している。しかしながら、検出器アレイ２４及びＲＯＩＣ２０及び２２は、検出器画素３８並びに単位セル４０及び４２のそれぞれの行及び列の何れかの適切な数を有することが可能である。
【００１６】
特定の実施形態においては、検出器アレイ２４は検出器画素３８のアレイを有する。その実施形態においては、検出器画素３８は、単位セル４０及び／又は４２により操作されることが可能であるアナログ電気信号を検知し、そのアナログ電気信号に放射光を変換する光検出器を有する。検出器画素３８は、何れかの適切な放射フラックスの光を検出することが可能である。例えば、検出器画素３８は、より高いフラックス（例えば、１０１５フォトン／ｃｍ２・ｓｅｃ）の光及び／又はより低いフラックスの光（例えば、１０１５フォトン／ｃｍ２・ｓｅｃ）を検出することが可能である。
【００１７】
検出器画素３８は何れかの適切な波長帯域の光を検出することが可能である。波長帯域の例には、短波長の赤外線（ＩＲ）（ＳＷＩＲ）（約１０００乃至３０００ｎｍ）、中波長ＩＲ（ＭＷＩＲ）（約３０００乃至８０００ｎｍ）、長波長ＩＲ（ＬＷＩＲ）（約７０００乃至１４，０００ｎｍ）及び超長波長ＩＲ（ＶＬＷＩＲ）（約１２，０００乃至３０，０００ｎｍ）並びにＩＲ帯域の長波長側又は短波長側の帯域がある。
【００１８】
検出器画素３８は、共通波長帯域に対して感応することが可能である、又は、１つの波長帯域に対して感応する画素の集合と、１つ又はそれ以上の他の波長帯域に対して感応する１つ又はそれ以上の画素の他の集合とを有することが可能である。第１波長帯域及び第２波長帯域は何れかの適切な波長帯域であることが可能である。例えば、第１波長帯域はＳＷＩＲであり、第２波長帯域はＭＷＩＲであることが可能である。
【００１９】
検出器アレイ２４は何れかの適切な輝度の光を検出することが可能である。特定の実施形態においては、検出器アレイ２４は、輝度が広ダイナミックレンジである光（例えば、赤外線）を検出することが可能である。例えば、検出器アレイ２４は、値ｘを有するダイナミックレンジを有することが可能であり、ここでは、ｘは６０乃至９０ｄＢ、９０乃至１２０ｄＢ又は１２０ｄＢ以上の値である。
【００２０】
特定の実施形態においては、ＲＯＩＣ２０又は２２は、検出器アレイ２４と連結する電子回路マルチプレクサであり、アナログダイナミックレンジ管理回路として機能する。ＲＯＩＣ２０又は２２は、各々が検出器画素３８にバイアスを掛ける単位セル４０又は４２のアレイを有する。単位セル４０又は４２は、検出器画素３８から受けた電荷をコンデンサに充電する。第１ＲＯＩＣ２０は第１単位セル４０を有し、第２ＲＯＩＣ２２は第２単位セル４２を有する。単位セルの例については、図２を参照して説明する。
【００２１】
特定の実施形態においては、ＲＯＩＣ２０又は２２は、シリコンに基づく基板により構成されることが可能である。ＣＭＯＳ回路は、材料の層のエッチング、成長及び処理により基板の外側に形成されることが可能である。検出器画素３８のアレイは、ＲＯＩＣ２０又は２２に対してハイブリダイゼーションさせることが可能である。ＲＯＩＣ２０又は２２の特定の回路は検出器画素３８と一体的に形成されることが可能である、又は検出器画素３８と別個に形成されることが可能である。
【００２２】
特定の実施形態においては、一のＲＯＩＣ（第１又は第２ＲＯＩＣ）は高フラックス検知ＲＯＩＣ（又は高フラックス検知低消費電力ＲＯＩＣ）として機能することが可能であり、他のＲＯＩＣ（第２又は第１ＲＯＩＣ）は低フラックス検知ＲＯＩＣ（又は低フラックス検知高消費電力ＲＯＩＣ）として機能することが可能である。例えば、第１ＲＯＩＣ２０は高フラックス検知ＲＯＩＣとして機能し、第２ＲＯＩＣ２２は低フラックス検知ＲＯＩＣとして機能することが可能である。
【００２３】
高フラックスＲＯＩＣは、より高いフラックスの光を捕捉するように電流を処理することが可能である。特定の実施形態においては、高フラックスＲＯＩＣは、低フラックスＲＯＩＣより消費電力が低いＲＯＩＣであることが可能である。実施例は、直接注入（ＤＩ）単位セルを有する。特定の実施形態においては、サブフレーム平均化（ＳＦＡ）が、より大きい容量性のバケットサイズをもたらすより長い全集積時間を可能にするために、複数の短いサブフレーム集積を平均化するように用いられることが可能である。
【００２４】
低フラックスＲＯＩＣは、より低いフラックスの光により生成される光電流を処理することが可能である。特定の実施形態においては、低フラックスＲＯＩＣは、高フラックスＲＯＩＣより消費電力が高いＲＯＩＣであることが可能である。実施例においては、容量性トランスインピーダンスアンプ（ＣＴＩＡ）と、バッファード直接注入（ＢＤＩ）単位セルとを有する。特定の実施形態においては、マルチフレーム平均化（ＭＦＡ）処理が、減少された入射フラックスを補償することが可能である複数のフレーム時間に亘って全集積時間を延長するように用いられることが可能である。
【００２５】
特定の実施形態においては、第１ＲＯＩＣ２０は、第１波長帯域の光と関連する電流を処理することが可能であり、第２ＲＯＩＣ２２は、第１波長帯域と同じ又はそれとは異なることが可能である第２波長帯域の光と関連する電流を処理することが可能である。ＲＯＩＣ２０及び２２は、何れかの適切な波長帯域、例えば、上記の波長帯域を処理することが可能である。
【００２６】
特定の実施形態においては、検出器アレイ２４は、ＲＯＩＣ２０及び２２間で交替させることによりＲＯＩＣ２０及び２２に電流を流すことが可能である。例えば、検出器アレイ２４は、第１時間期間の間、高フラックスＲＯＩＣとして機能する一のＲＯＩＣに、続いて、第２時間期間の間、低フラックスＲＯＩＣとして機能する他のＲＯＩＣに電流を流すことが可能である。第２時間期間は、第１時間期間より長い、短い、又はそれと等しいことが可能である。例えば、第２時間期間（低フラックスＲＯＩＣ）は第１時間期間（高フラックスＲＯＩＣのための）より長いことが可能である。
【００２７】
特定の実施例においては、異なる波長帯域のフレーム間で時間的位置合わせを達成することが可能であるスケジュールに従って、電流がＲＯＩＣ２０及び２２に流されることが可能である。その実施例においては、電流は、第１波長帯域（例えば、ＬＷＩＲ帯域）を積分する第１ＲＯＩＣ２０に、及び第２波長帯域（例えば、ＭＷＩＲ帯域）を積分する第２ＲＯＩＣ２２に流されることが可能である。電流が第２ＲＯＩＣ２２に流される第２時間期間の前に及び後に存在する第１時間期間の間、電流が第１ＲＯＩＣ２０に流されることが可能である。第１時間期間及び第２時間期間は何れかの適切な持続時間を有することが可能であり、第１時間期間は第２時間期間より長い、短い又はそれと同じであることが可能である。例えば、第１時間期間は約１ｍｓｅｃであることが可能であり、第２時間期間は約２乃至５ｍｓｅｃであることが可能である。
【００２８】
特定の実施形態においては、ＲＯＩＣ２０及び２２は、並列に処理して、完全なデータのアレイを出力することが可能である。完全なデータのアレイは、少なくとも殆どの又は全てのＲＯＩＣの単位セルからの出力を有するデータを参照することが可能である。完全なデータのアレイは、画像のフレームを生成するように用いられることが可能である。特定の実施形態においては、装置１０は、第１ＲＯＩＣ２０により生成されたデータの１つ又はそれ以上の第１フレームを出力し、続いて、第２ＲＯＩＣ２２により生成されたデータの１つ又はそれ以上の第２フレームを出力することが可能である。
【００２９】
特定の実施形態においては、１つ又はそれ以上の第１列アンプ４６は第１ＲＯＩＣ２０からの出力を増幅することが可能であり、１つ又はそれ以上の第２列アンプ４８は第２ＲＯＩＣ２２からの出力を増幅することが可能である。列アンプの実施例は、列当たりシングルエンド型ＣＴＩＡ又は差動型ＣＴＩＡを、若しくは列アンプ当たり電圧モードアンプを有する。
【００３０】
特定の実施形態においては、１つ又はそれ以上の第１バッファ３０は、第１ＲＯＩＣ２０からの出力をバッファリングすることが可能であり、１つ又はそれ以上の第２バッファ３２は、第２ＲＯＩＣ２２からの出力をバッファリングすることが可能である。バッファの例には、ボルテージフォロア、シングルエンド型アンプ又は差動型アンプ等の電圧モードアンプがある。
【００３１】
特定の実施形態においては、画像処理システム３６は、第１ＲＯＩＣ２０により生成されたデータの１つ又はそれ以上の第１フレームと、第２ＲＯＩＣ２２により生成されたデータの１つ又はそれ以上の第２フレームとを受けることが可能である。画像処理システム３６は、何れかの適切な方法で画像を生成するようにデータの第１フレーム及び第２フレームを解析することが可能である。例えば、画像処理システムは、合成フレームデータを生成するように第１フレームデータ及び第２フレームデータを融合させて、その合成フレームデータから画像のフレームを生成することが可能である。
【００３２】
図２は、単位システム６０の実施例を示している。その実施例においては、単位システム６０は、単位セル４０と、単位セル４２と、検出器画素３８とを有する。ビア５０は、検出器画素３８を単位セル４０及び／又は単位セル４２に電気的に結合させ、検出器画素３８から単位セル４０及び／又は単位セル４２に電流を流すことが可能である。
【００３３】
特定の実施形態においては、ビア５０は、孔内に備えられた導電性材料を有する孔（開口又はアパーチャ等）であることが可能である。何れかの適切な導電性材料、例えば、絶縁性酸化物材料が用いられることが可能である。ビア５０は、スルーシリコンビア（ＴＳＶ）等の適切なビアである。ビア５０は何れかの適切な形状を有することが可能である。例えば、ビア５０は、基板の反対面における開口を有する、１つの基板のみにおいて開口を有する、又は何れの面にも開口を有さないことが可能である。
【００３４】
図３は、単位システム６０をより詳細に示している。図示している実施例においては、単位システム６０は、検出器画素３８と、単位セル４０及び４２と、図示されたように結合されたビア５０とを有する。各々の単位セル４０及び４２は、スイッチ７０と、回路８０と、コンデンサ８４と、ストレージアレイ７２とを有する。ストレージアレイ７２は、ＲＯＩＣ２０又は２２の単位セル４０又は４２からの出力を蓄えるストレージ要素９０を有する。動作の実施例においては、検出器画素３８は、光を検出し、光の検出に応答して電流を出力する。スイッチ７０は、電流を単位セル４０の方に及び／又はビア５０を介して電流を方向付ける。単位セル４０及び４２は、ストレージ要素９０に蓄えられる出力を生成するように、その電流を処理する。
【００３５】
特定の実施形態においては、単位セル４０又は４２は、ランプ回路及びアナログ／ディジタル変換器（Ａ／Ｄ）を有することが可能である回路８０及びコンデンサ８４を有することが可能である。コンデンサ８４は、第１プレートと、反対側の第２プレートとを有することが可能である。ランプ回路は、コンデンサの第１プレートに電圧ランプを供給することが可能である。コンデンサの第２プレートは、検出器画素３８から電流を受けることが可能である。Ａ／Ｄは、コンデンサの第２プレートからアナログ出力を受け、ストレージ要素９０にディジタル出力を供給する。カウンタが、単位セルのアレイの出力に対して並列に結合されることが可能であり、全体的な計数において各々のディジタルインバータからのディジタル出力を蓄積することが可能である。
【００３６】
スイッチ７０は、少なくとも一部の単位セルに備えられ、ビア５０に対する制御された接続を提供することが可能である。特定の実施形態においては、スイッチ７０は、ＲＯＩＣ２０及び２２間で交替させることによりＲＯＩＣ２０及び２２に電流を流すことが可能である。例えば、スイッチ７０は、第１時間期間の間、高フラックスＲＯＩＣとして機能する一のＲＯＩＣに、続いて、第２時間期間の間、低フラックスＲＯＩＣとして機能する他のＲＯＩＣに電流を流すことが可能である。第２時間期間は、第１時間期間より長い、短い、又はそれと同じであることが可能である。例えば、第２時間期間（低フラックスＲＯＩＣのための）は第１時間期間（高フラックスＲＯＩＣのための）より長いことが可能である。
【００３７】
特定の実施形態においては、スイッチ７０は、第１時間期間の間、第１波長帯域のために用いられる一のＲＯＩＣに電流を流し、第２時間期間の間、第２波長帯域のために用いられる他のＲＯＩＣに電流を流すことが可能であり、第２波長帯域はより広い波長を有する。第２時間期間は、第１時間期間より長い、短い、又はそれと同じであることが可能である。例えば、第２時間期間（広波長のための）は第１時間期間（狭波長のための）より長いことが可能である。例えば、第１時間期間は１乃至１００μｓｅｃの範囲内の値であることが可能であり、第２時間期間は１０００乃至２００００μｓｅｃの範囲内の値であることが可能である。
【００３８】
単位セル４０又は４２は何れかの適切な大きさ、例えば、２０μｍｘ２０μｍの正方形より小さいことが可能である。単位セル４０又は４２は、何れかの適切なフレームレート、例えば、３０Ｈｚ、６０Ｈｚ又はそれより大きいフレームレートで動作することが可能である。
【００３９】
修正、付加又は削除が、本発明の範囲から逸脱することなく、本明細書で開示されたシステム及び装置で行われることが可能である。それらのシステム及び装置の構成要素は、一体化される又は別個にされることが可能である。更に、システム及び装置の動作は、より多い、より少ない又は他の構成要素により実行されることが可能である。例えば、ＲＯＩＣ２０又は２２の動作は、２つ以上の構成要素により実行されることが可能である。更に、システム及び装置の動作は、ソフトウェア、ハードウェア及び／又は他のロジックを有する何れかの適切なロジックを用いて実行されることが可能である。本明細書で用いているように、表現“各々”においては、集合の各々のメンバー又は集合の副集合の各々のメンバーを引き合いに出す。
【００４０】
修正、付加又は削除は、本発明の範囲から逸脱せずに、本明細書で開示されている方法に対して行われ得る。その方法は、より多い、少ないステップを、又は他のステップを有することが可能である。更に、ステップは、何れかの適切な順序で実行されることが可能である。
【００４１】
本明細書において開示されているシステム及び装置の構成要素は、インタフェース、ロジック、メモリ及び／又は他の適切な要素を有することが可能である。インタフェースは入力を受信し、出力を送信し、その入力及び／又は出力を処理し、並びに／若しくは他の適切な動作を実行する。インタフェースはハードウェア及び／又はソフトウェアを有することが可能である。
【００４２】
ロジックは、構成要素の動作を実行する、例えば、入力から出力を生成する命令を実行する。ロジックは、ハードウェア、ソフトウェア及び／又は他のロジックを有することが可能である。ロジックは、１つ又はそれ以上の有体媒体において符号化されることが可能である。プロセッサのような特定のロジックが構成要素の動作を管理することが可能である。プロセッサの例としては、１つ又はそれ以上のコンピュータ、１つ又はそれ以上のマイクロプロセッサ、１つ又はそれ以上のアプリケーション及び／又は他のロジックを有する。
【００４３】
特定の実施形態においては、実施形態の動作は、コンピュータプログラム、ソフトウェア、コンピュータ実行可能命令及び／又はコンピュータにより実行されることが可能である命令により実行されることが可能である。特定の実施形態においては、実施形態の動作は、記憶される、コンピュータプログラムにより具現される及び／又は符号化される、並びに／若しくは記憶された及び／若しくは符号化されたコンピュータプログラムを有する、１つ又はそれ以上のコンピュータ読み出し可能媒体により実行されることが可能である。
【００４４】
メモリは命令を記憶する。メモリは、１つ又はそれ以上の非一時的媒体、有体記憶媒体、コンピュータ読み出し可能記憶媒体及び／又はコンピュータ実行可能記憶媒体記憶を有することが可能である。メモリの例としては、コンピュータメモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）又は読み出し専用メモリ（ＲＯＭ））、大容量媒体（例えば、ハードディスク）、取り外し可能記憶媒体（例えば、コンパクトディスク（ＣＤ）又はディジタルビデオディスク（ＤＶＤ））、データベース及び／又はネットワークストレージ（例えば、サーバ）並びに／若しくは他のコンピュータ読み出し可能媒体を有することが可能である。
【００４５】
システム及び装置の構成要素は何れかの適切な通信ネットワークにより結合されることが可能である。通信ネットワークは、公衆交換電話網（ＰＳＴＮ）、公衆又は個人データネットワーク、ローカルエリアネットワーク（ＬＡＮ）、メトロポリタンエリアネットワーク（ＭＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、ローカル、域内又はグローバル通信、又はインターネットのようなコンピュータネットワーク、有線又は無線ネットワーク、企業イントラネット、他の適切な通信リンク、若しくは上記の何れかの組み合わせ、の１つ又はそれ以上の全て又は一部を有することが可能である。
【００４６】
本明細書においては、特定の実施形態について詳述しているが、それらの実施形態の代替及び置き換えが可能であることが当業者には理解できる。従って、上記の実施形態の詳述は本発明を制限するものではない。他の変形、置き換え及び修正が、本発明の趣旨及び範囲から逸脱することなく、可能であり、同時提出の特許請求の範囲によって規定されるものである。
【符号の説明】
【００４７】
３６  画像処理システム
３８  検出器アレイ
４０  単位セル
４２  単位セル
５０  ボンドパッド（ビア）
５２  ボンドパッド
６０  単位システム
７２  ストレージアレイ
８０  回路
９０  ストレージ要素
【図１】
0005717612.tif 000002
【図２】
0005717612.tif 000003
【図３】
0005717612.tif 000004