(57)【特許請求の範囲】
【請求項１】
凹部を有する第１配線及び前記凹部内に配置される第２配線を有する配線層を備え、
前記第１配線と前記第２配線との間の距離は、前記第１配線又は前記第２配線と、前記配線層内の他の配線との間の距離よりも短く、且つ、前記第１配線及び前記第２配線は回路素子と電気的に接続されない半導体装置。
【請求項２】
前記第１配線は、前記第２配線に向かって突出する第１凸部を有し、前記第２配線は、前記第１配線に向かって突出する第２凸部を有し、前記第１凸部と前記第２凸部とは、間隔を空けて対向している請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、記憶機能又は演算機能を有する半導体装置が用いられている。また、このような記憶機能又は演算機能を有する半導体装置が搭載されたカードが利用されている。このようなカードとして、例えば、スマートカードがある。
【０００３】
スマートカードは、カード内に記憶機能を有する半導体装置（メモリ）が搭載されることにより、記憶される情報量が従来の磁気ストライプカードと比べて大きく向上する。スマートカードには、例えば、ユーザの個人情報等の情報が記憶されて使用される。
【０００４】
また、ＣＰＵ等の演算機能を有する半導体装置をカード内に搭載することにより、カード内で情報処理を行うことも可能となる。この場合には、ＣＰＵが実行するプログラムも、カード内のメモリに記憶され得る。
【０００５】
スマートカードには保護されるべき情報が記憶されているので、情報を暗号化する等して、情報を保護する技術が用いられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３２４７９９号公報
【特許文献２】特開平１０−６９０５４号公報
【特許文献３】特開２００８−１７２１８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、情報を保護する対策がとられたスマートカードであっても、故障利用解析又はリバースエンジニアリング等の手法を用いて、カード内に記憶されている情報又は情報処理の内容が読み取られ、また記憶されている情報が改ざんされるおそれがある。
【０００８】
故障利用解析では、集束イオンビーム（ＦＩＢ）装置等を用いて、スマートカードに搭載されている半導体装置の配線を露出させて、スマートカードを利用できる状態に保ったまま、高電圧を加えること等が行われる。
【０００９】
そこで、本明細書では、情報が読み取られることを防止する半導体装置を提供することを目的とする。
【００１０】
また、本明細書では、情報が読み取られることを防止する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本明細書に開示する半導体装置の一形態によれば、第１コンタクトを有する第１絶縁層と、第２コンタクトを有する第２絶縁層と、上記第１絶縁層と上記第２絶縁層との間に配置された配線層と、を備え、上記第１コンタクトと上記第２コンタクトとの間の上記配線層の部分には配線が配置されておらず、上記第１コンタクトと上記第２コンタクトとの間の距離は、上記第１コンタクト又は上記第２コンタクトと、上記第１絶縁層及び上記第２絶縁層及び上記配線層内の他のコンタクト又は配線との間の距離よりも短い。
【００１２】
また、本明細書に開示する半導体装置の一形態によれば、第１配線及び第２配線を有する配線層を備え、上記第１配線と上記第２配線との間の距離は、上記第１配線又は上記第２配線と、上記配線層内の他の配線との間の距離よりも短く、且つ、上記第１配線及び上記第２配線は回路素子と電気的に接続されない。
【００１３】
また、本明細書に開示する半導体装置の製造方法の一形態によれば、第１コンタクトを有する第１絶縁層上に配線層を形成するステップと、上記配線層上に、第２コンタクトを有する第２絶縁層を形成するステップと、を備え、上記配線層を形成するステップでは、上記第１コンタクトと上記第２コンタクトとの間に配線を配置しないように、上記配線層を形成し、上記第２絶縁層を形成するステップでは、上記第１コンタクトと上記第２コンタクトとの間の距離が、上記第１コンタクト又は上記第２コンタクトと、上記第１絶縁層及び上記第２絶縁層及び上記配線層内の他のコンタクト又は配線との間の距離よりも短くなるように、上記第２絶縁層を形成する。
【００１４】
更に、本明細書に開示する半導体装置の製造方法の一形態によれば、第１配線及び第２配線を有する配線層を形成するステップを備え、上記第１配線と上記第２配線との間の距離が、上記第１配線又は上記第２配線と、上記配線層内の他の配線との間の距離よりも短くなるように上記第１配線及び上記第２配線を形成し、且つ、上記第１配線及び上記第２配線を回路素子と電気的に接続しないように形成する。
【発明の効果】
【００１５】
上述した本明細書に開示する半導体装置の一形態によれば、情報が読み取られることを防止する。
【００１６】
また、上述した本明細書に開示する半導体装置の製造方法の一形態によれば、情報が読み取られることを防止する半導体装置が得られる。
【００１７】
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
【００１８】
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。
【図面の簡単な説明】
【００１９】
【図１】（Ａ）は、本明細書に開示する半導体装置の第１実施形態を示す断面図であり、（Ｂ）は、その平面図である。
【図２】図１に示す半導体装置に対してイオンビームが照射されている様子を示す図である。
【図３】（Ａ）は、本明細書に開示する半導体装置の第１実施形態の変型例１を示す断面図であり、（Ｂ）は、その平面図である。
【図４】本明細書に開示する半導体装置の第１実施形態の変型例２を示す断面図である。
【図５】（Ａ）は、本明細書に開示する半導体装置の第２実施形態を示す断面図であり、（Ｂ）は、その平面図である。
【図６】図５に示す半導体装置に対してイオンビームが照射されている様子を示す図である。
【図７】本明細書に開示する半導体装置の第２実施形態の変型例１を示す図である。
【図８】本明細書に開示する半導体装置の第２実施形態の変型例２を示す図である。
【図９】本明細書に開示する半導体装置の製造方法の第１実施形態の製造工程（その１）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図１０】本明細書に開示する半導体装置の製造方法の第１実施形態の製造工程（その２）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図１１】本明細書に開示する半導体装置の製造方法の第１実施形態の製造工程（その３）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図１２】本明細書に開示する半導体装置の製造方法の第１実施形態の製造工程（その４）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図１３】本明細書に開示する半導体装置の製造方法の第１実施形態の製造工程（その５）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図１４】本明細書に開示する半導体装置の製造方法の第２実施形態の製造工程（その１）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図１５】本明細書に開示する半導体装置の製造方法の第２実施形態の製造工程（その２）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図１６】本明細書に開示する半導体装置の製造方法の第２実施形態の製造工程（その３）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図１７】本明細書に開示する半導体装置の製造方法の第２実施形態の製造工程（その４）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図１８】本明細書に開示する半導体装置の製造方法の第２実施形態の製造工程（その５）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図１９】本明細書に開示する半導体装置の製造方法の第３実施形態の製造工程（その１）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【図２０】（Ａ）〜（Ｃ）は、本明細書に開示する半導体装置の製造方法の第３実施形態の製造工程（その２）を示す図である。
【図２１】（Ａ）及び（Ｂ）は、本明細書に開示する半導体装置の製造方法の第３実施形態の製造工程（その３）を示す図である。
【図２２】本明細書に開示する半導体装置の製造方法の第３実施形態の製造工程（その４）を示しており、（Ａ）は断面図であり、（Ｂ）はその平面図である。
【発明を実施するための形態】
【００２０】
以下、本明細書で開示する半導体装置の好ましい第１実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
【００２１】
図１（Ａ）は、本明細書に開示する半導体装置の第１実施形態を示す断面図であり、図１（Ｂ）は、その平面図である。図１（Ａ）は、図１（Ｂ）のＸ１−Ｘ１線断面図である。
【００２２】
半導体装置１０は、基板１１上に配置された素子層１２を備える。素子層１２には、トランジスタ等の回路素子１２ａ、１２ｂ、１２ｃが配置される。
【００２３】
素子層１２上には、コンタクト１３ａを有する第１絶縁層１３が配置される。第１絶縁層１３上には、配線１４ａ、１４ｂを有する第１配線層１４が配置される。配線１４ａ、１４ｂは、接地される配線である。コンタクト１３ａは、上層の配線１４ｂと下層の回路素子１２ｃとを電気的に接続する。
【００２４】
第１配線層１４上には、コンタクト１５ａ、１５ｂ、１５ｃを有する第２絶縁層１５が配置される。第２絶縁層１５上には、配線１６ａ、１６ｂを有する第２配線層１６が配置される。コンタクト１５ａ、１５ｂは、下層の接地される配線１４ａと電気的に接続する。コンタクト１５ｃは、上層の配線１６ｂと下層の配線１４ｂとを電気的に接続する。
【００２５】
第２配線層１６上には、コンタクト１７ａ、１７ｂ、１７ｃを有する第３絶縁層１７が配置される。第３絶縁層１７上には、配線１８ａ、１８ｂ、１８ｃを有する第３配線層１８が配置される。コンタクト１７ａは、上層の配線１８ａと電気的に接続する。コンタクト１７ｂは、上層の配線１８ｂと電気的に接続する。コンタクト１７ｃは、上層の配線１８ｃと下層の配線１６ｂとを電気的に接続する。
【００２６】
第３配線層１８上には、保護層１９及びカバー層２０が順番に配置される。図１（Ｂ）は、第３配線層１８の平面図を示しており、保護層１９及びカバー層２０は示されていない。
【００２７】
半導体装置１０では、コンタクト１５ａとコンタクト１７ａとの間の第２配線層１６の部分には配線が配置されていない。また、コンタクト１５ｂとコンタクト１７ｂとの間の第２配線層１６の部分にも配線が配置されていない。
【００２８】
半導体装置１０では、コンタクト１５ａとコンタクト１７ａとの間の距離は、コンタクト１５ａ又はコンタクト１７ａと、第２絶縁層１５及び第３絶縁層１７及び第２配線層１６内の他のコンタクト又は配線との間の距離よりも短くなっている。本明細書では、コンタクト１５ａとコンタクト１７ａとの間の距離は、コンタクト１５ａとコンタクト１７ａとの間の距離の内で最短の距離をいう。
【００２９】
例えば、コンタクト１７ａとコンタクト１５ａとの間の距離は、コンタクト１５ａと配線１６ａとの間の距離よりも短い。同様に、コンタクト１５ａとコンタクト１７ａとの間の距離は、コンタクト１５ａとコンタクト１５ｂとの間の距離よりも短い。また、コンタクト１５ａとコンタクト１５ｂとの間の距離は、コンタクト１５ａと配線１６ａとの間の距離よりも短い。また、コンタクト１５ａとコンタクト１５ｂとの間の距離は、コンタクト１７ａとコンタクト１７ｂとの間の距離よりも短い。また、コンタクト１５ａとコンタクト１５ｂとの間の距離は、コンタクト１７ａと配線１６ａとの間の距離よりも短い。
【００３０】
コンタクト１５ａとコンタクト１７ａとは、第２配線層１６を挟んで、少なくとも一部分が重なるように対向していることが、コンタクト１５ａとコンタクト１７ａとの間の距離を他の配線又はコンタクトとの間の距離よりも短くする上で好ましい。半導体装置１０では、コンタクト１５ａとコンタクト１７ａとは、平面視した形状が同じであり、全体が重なるように配置される。
【００３１】
コンタクト１５ａ及びコンタクト１７ａは対向する面同士が平行になっており、コンタクト１５ａ及びコンタクト１７ａとの間の距離は、対向する面間では一定となっている。
【００３２】
同様に、半導体装置１０では、コンタクト１５ｂとコンタクト１７ｂとの間の距離は、コンタクト１５ｂ又はコンタクト１７ｂと、第３絶縁層１７及び第２絶縁層１５及び第２配線層１６内の他のコンタクト又は配線との間の距離よりも短くなっている。コンタクト１５ｂとコンタクト１７ｂとの間の距離は、コンタクト１５ｂとコンタクト１７ｂとの間の距離の内で最短の距離をいう。
【００３３】
コンタクト１５ｂはコンタクト１５ａと同じ形状を有し、コンタクト１７ｂはコンタクト１７ａと同じ形状を有し、コンタクト１５ｂ及びコンタクト１７ｂは、コンタクト１５ａ及びコンタクト１７ａと同様の配置関係を有している。従って、上述したコンタクト１５ａ及びコンタクト１７ａに対する説明は、コンタクト１５ｂ及びコンタクト１７ｂに対しても適宜適用される。
【００３４】
半導体装置１０では、コンタクト１５ａ、１５ｂ、１７ａ、１７ｂは、半導体装置１０内の回路素子１２ａ、１２ｂ、１２ｃを含む回路素子とは電気的に接続していないダミーコンタクトである。同様に、配線１４ａ、１６ａ、１８ａ、１８ｂも、半導体装置１０内の回路素子１２ａ、１２ｂ、１２ｃを含む回路素子とは電気的に接続していないダミー配線である。本明細書では、回路素子には、抵抗又はコンデンサ又はコイル等の受動素子及びダイオード又はトランジスタ等の能動素子が含まれる。本明細書では、ダミーコンタクト又はダミー配線は、半導体装置の本来の記憶機能又は演算機能等の機能を実行するための回路を形成していないものをいう。
【００３５】
配線の形成材料としては、例えば、アルミニウム、銅、タングステン等を用いることができる。コンタクトの形成材料としては、例えば、タングステン等を用いることができる。また、絶縁層の形成材料としては、シリコン酸化膜、シリコン窒化膜、有機膜、エポキシ樹脂、フェノール樹脂等を用いることができる。
【００３６】
半導体装置１０は、例えば、スマートカード等のカード内に搭載されて使用されることが好ましい。半導体装置１０が搭載されたカードが、例えば故障利用解析されて、集束イオンビーム（ＦＩＢ）装置を用いてイオンビームが照射された場合には、半導体装置１０は、照射された電荷を利用し、内部放電を誘発して回路を破壊することにより、解析不能となり得る。次に、半導体装置１０のこの機能について、以下に説明する。
【００３７】
図２は、図１に示す半導体装置に対してイオンビームが照射されている様子を示す図である。
【００３８】
ＦＩＢ装置のイオン銃３０からイオンビーム３１が照射された半導体装置１０は、第３配線層１８の配線１８ｂが露出している。露出した配線１８ｂには、イオンビーム３１が照射されて、正電荷が供給される。そして、配線１８ｂと電気的に接続する下層のコンタクト１７ｂには、正電荷が供給されて蓄積する。
【００３９】
コンタクト１７ｂに対して、絶縁体である第２配線層１６を介して対向するコンタクト１５ｂには、コンタクト１７ｂにおける正電荷の蓄積に対応して、接地から負電荷が供給されて蓄積する。
【００４０】
イオン銃３０からイオンビーム３１が照射されるのと共に、コンタクト１７ｂ及びコンタクト１５ｂに蓄積される電荷量が増加して、コンタクト１７ｂ及びコンタクト１５ｂの間の第２配線層１６に印加される電圧が増加する。そして、第２配線層１６に印加される電圧が第２配線層１６の絶縁破壊電圧を超えると、図２に示すように、コンタクト１７ｂとコンタクト１５ｂの間に放電が生じる。そして、この放電の電気エネルギーによって、コンタクト１７ｂ及びコンタクト１５ｂの第２配線層１６が破壊されるのと共に、周囲のコンタクト、配線及び回路素子が破壊され得る。
【００４１】
この際、例え、回路素子が破壊されなくとも、配線又はコンタクトの一部が破壊されることにより、半導体装置１０の抵抗又は容量等を変化させることができるので、半導体装置１０を正常に動作させなくすることができる。このような抵抗又は容量の変化は、特にアナログ回路に動作不良を生じさせることに対して有効である。
【００４２】
放電により回路を破壊する電気ネルギーは、対向するコンタクト間に蓄積される電荷の量に対応する。従って、対向するコンタクトの部分の面積が大きい程、蓄積される電荷の量を多くすることができる。また、対向するコンタクト間の絶縁体の誘電率が高い程、蓄積される電荷の量を多くすることができる。
【００４３】
図２の例では、イオンビームが、第３配線層１８の配線１８ｂに照射される場合であったが、イオンビームが第３配線層１８の配線１８ａに照射される場合にも、同様にコンタクト１７ａとコンタクト１５ａの間に放電を誘発させることができる。
【００４４】
また、図２の例では、半導体装置１０に対してイオンビームが照射される場合であったが、正又は負の電荷を有する荷電粒子線が半導体装置１０に対して照射されれば、コンタクト間に放電を誘発させることができる。荷電粒子線としては、例えば、電子線であっても良い。
【００４５】
上述した本実施形態の半導体装置によれば、荷電粒子の照射を受けた場合にコンタクト間に放電を誘発させて、半導体装置１０を正常に動作させなくすることにより、情報が読み取られることを防止できる。従って、不正な解析が防止される。
【００４６】
上述した実施形態では、コンタクト１５ａ、１５ｂ、１７ａ、１７ｂは、回路素子１２ａ、１２ｂ、１２ｃを含む回路素子とは電気的に接続していないダミーコンタクトであった。しかし、コンタクト１５ａ、１５ｂ、１７ａ、１７ｂは、回路素子１２ａ、１２ｂ、１２ｃを含む回路素子と電気的に接続するコンタクトであっても良い。同様に、配線１４ａ、１６ａ、１８ａ、１８ｂは、回路素子１２ａ、１２ｂ、１２ｃを含む回路素子と電気的に接続する配線であっても良い。
【００４７】
また、上述した実施形態は、コンタクト１５ａ、１７ａ及びコンタクト１５ｂ、１７ｂという２つのダミーコンタクトの対を有していたが、コンタクト１５ａ、１７ａ又はコンタクト１５ｂ、１７ｂの内の１つのダミーコンタクトの対だけを有していても良い。
【００４８】
次に、上述した第１実施形態の半導体装置の変型例１及び変型例２を図面を参照して、以下に説明する。
【００４９】
図３（Ａ）は、本明細書に開示する半導体装置の第１実施形態の変型例１を示す断面図であり、図３（Ｂ）は、その平面図である。図３（Ａ）は、図３（Ｂ）のＸ２−Ｘ２線断面図である。
【００５０】
変型例１の半導体装置１０では、コンタクト１５ａとコンタクト１７ａとは、平面視した場合、端縁同士が接するように配置されており、重なっていない。コンタクト１５ａの端縁とコンタクト１７ａの端縁との間の距離が、２つのコンタクト間の距離の中で最短の距離となっている。
【００５１】
変型例１では、荷電粒子が照射された場合、コンタクト１５ａの端縁とコンタクト１７ａの端縁との間で放電が誘発されるようになっており、コンタクト間の放電する場所が制御できるようになっている。従って、変型例１では、コンタクト間における放電の誘発を制御することの信頼性が向上する。
【００５２】
図４は、本明細書に開示する半導体装置の第１実施形態の変型例２を示す断面図である。
【００５３】
変型例２の半導体装置１０は、第３配線層１８と保護層１９との間に複数の絶縁層及び配線層が配置されている。そして、第３配線層１８の配線１８ａ、１８ｂ、１８ｃは、上層の配線とコンタクトを介して電気的に接続している。
【００５４】
次に、上述した半導体装置の第２実施形態を、図５及び図６を参照しながら以下に説明する。第２実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。
【００５５】
図５（Ａ）は、本明細書に開示する半導体装置の第２実施形態を示す断面図であり、図５（Ｂ）は、その平面図である。図５（Ａ）は、図５（Ｂ）のＸ３−Ｘ３線断面図を示す。
【００５６】
半導体装置４０は、基板４１上に配置された素子層４２を備える。素子層４２には、トランジスタ等の回路素子４２ａ、４２ｂ、４２ｃが配置される。
【００５７】
素子層４２上には、コンタクト４３ａを有する第１絶縁層４３が配置される。第１絶縁層４３上には、配線４４ａ、４４ｂ、４４ｃ、４４ｄ、４４ｅを有する第１配線層４４が配置される。配線４４ａ、４４ｃ、４４ｅは、接地される配線である。図５（Ｂ）に示すように、配線４４ａ及び配線４４ｃは、配線４４ａｃから突出した配線の部分であり、配線４４ａと配線４４ｃと配線４４ａｃとは電気的に接続している。コンタクト４３ａは、上層の配線４４ｅと下層の回路素子４２ｃとを電気的に接続する。
【００５８】
第１配線層４４上には、コンタクト４５ａ、４５ｂ、４５ｃを有する第２絶縁層４５が配置される。第２絶縁層４５上には、配線４６ａ、４６ｂ、４６ｃを有する第２配線層４６が配置される。コンタクト４５ａは、上層の配線４６ａと下層の配線４４ｂとを電気的に接続する。コンタクト４５ｂは、上層の配線４６ｂと下層の配線４４ｄとを電気的に接続する。コンタクト４５ｃは、上層の配線４６ｃと下層の配線４４ｅとを電気的に接続する。
【００５９】
コンタクト４５ａと配線４４ｂとは、平面視した場合の形状が同一であり、平面視した同じ位置に配置される。同様に、コンタクト４５ｂと配線４４ｄとは、平面視した場合の形状が同一であり、平面視した同じ位置に配置される。
【００６０】
第２配線層４６上には、コンタクト４７ａを有する第３絶縁層４７が配置される。第３絶縁層４７上には、配線４８ａ、４８ｂ、４８ｃを有する第３配線層４８が配置される。コンタクト４７ａは、上層の配線４８ｃと下層の配線４６ｃとを電気的に接続する。
【００６１】
第３配線層４８上には、保護層４９及びカバー層５０が順番に配置される。図５（Ｂ）は、第３配線層４８の平面図を示しており、保護層４９及びカバー層５０は示していない。
【００６２】
半導体装置４０では、第１配線層４４における配線４４ａと配線４４ｂとの間の距離が、配線４４ａ又は配線４４ｂと、第１配線層４４内の他の配線との間の距離よりも短い。本明細書では、配線４４ａと配線４４ｂとの間の距離は、配線４４ａと配線４４ｂとの間の距離の内で最短の距離をいう。また、本明細書では、第１配線層４４内の他の配線は、配線４４ａ又は配線４４ｂと電気的に接続していない配線を意味する。従って、配線４４ａと電気的に接続する配線４４ａｃ及び配線４４ｃは、他の配線には該当しない。
【００６３】
同様に、第１配線層４４における配線４４ｃと配線４４ｄとの間の距離が、配線４４ｃ又は配線４４ｄと、第１配線層４４内の他の配線との間の距離よりも短い。本明細書では、配線４４ｃと配線４４ｄとの間の距離は、配線４４ｃと配線４４ｄとの間の距離の内で最短の距離をいう。また、本明細書では、第１配線層４４内の他の配線は、配線４４ｃ又は配線４４ｄと電気的に接続していない配線を意味する。従って、配線４４ｃと電気的に接続する配線４４ａｃ及び配線４４ａは、他の配線には該当しない。
【００６４】
例えば、配線４４ｃと配線４４ｄとの間の距離は、配線４４ｄと配線４４ｅとの間の距離よりも短い。
【００６５】
また、半導体装置４０では、配線４４ａと配線４４ｂとの間の距離は、配線４４ｂと配線４４ｃとの間の距離よりも短い。また、配線４４ｃと配線４４ｄとの間の距離は、配線４４ｃと配線４４ｂとの間の距離よりも短い。
【００６６】
半導体装置４０では、配線４４ａ、４４ｃ、４４ａｃ及び配線４４ｂ、４４ｄは、回路素子４２ａ、４２ｂ、４２ｃを含む回路素子とは電気的に接続していないダミー配線である。また、配線４６ａ、４６ｂ及び配線４８ａ、４８ｂも、回路素子４２ａ、４２ｂ、４２ｃを含む回路素子とは電気的に接続していないダミー配線である。同様に、コンタクト４５ａ、４５ｂも、回路素子４２ａ、４２ｂ、４２ｃを含む回路素子とは電気的に接続していないダミーコンタクトである。
【００６７】
配線４４ａは、配線４４ａｃ及び配線４４ｃとの組み合わせで形成される凹部Ｓ１を有する。配線４４ｂは凹部Ｓ１内に配置される。配線４４ａは、ダミー配線なので、配線パターンの面積を小さくして寄生容量等を抑制し、回路への影響を低減することが好ましい。そこで、半導体装置４０では、配線４４ａに凹部Ｓ１を設けて、この凹部Ｓ１内に配線４４ｂを配置し、凹部Ｓ２内に配線４４ｄを配置している。
【００６８】
同様に、配線４４ｃは、配線４４ａｃとの組み合わせで形成される凹部Ｓ２を有する。配線４４ｄは凹部Ｓ２内に配置される。
【００６９】
半導体装置４０は、例えば、スマートカード等のカード内に搭載されて使用すること好ましい。半導体装置４０が搭載されたカードが、例えば故障利用解析されて、集束イオンビーム（ＦＩＢ）装置を用いてイオンビームが照射された場合には、半導体装置４０は、照射された電荷を利用し、内部放電を誘発して回路を破壊することにより、解析不能となり得る。次に、半導体装置４０のこの機能について、以下に説明する。
【００７０】
図６は、図５に示す半導体装置に対してイオンビームが照射されている様子を示す図である。
【００７１】
ＦＩＢ装置のイオン銃３０からイオンビーム３１が照射された半導体装置４０は、第２配線層４６の配線４６ｂが露出している。露出した配線４６ｂには、イオンビーム３１が照射されて、正電荷が供給される。そして、コンタクト４５ｂを介して、配線４６ｂと電気的に接続する下層の配線４４ｄには、正電荷が供給されて蓄積する。
【００７２】
配線４４ｄに対して、第１配線層４４の絶縁体の部分を介して対向する配線４４ｃには、配線４４ｄにおける正電荷の蓄積に対応して、接地から負電荷が供給されて蓄積する。
【００７３】
イオン銃３０からイオンビーム３１が照射されるのと共に、配線４４ｄ及び配線４４ｃに蓄積される電荷量が増加して、配線４４ｄ及び配線４４ｃの間の第１配線層４４の絶縁体の部分に印加される電圧が増加する。そして、第１配線層４４の絶縁体の部分に印加される電圧が絶縁破壊電圧を超えると、図６に示すように、配線４４ｄ及び配線４４ｃの間に放電が生じる。そして、この放電の電気エネルギーによって、第１配線層４４の絶縁体の部分が破壊されるのと共に、周囲のコンタクト、配線及び回路素子が破壊され得る。
【００７４】
放電の誘発は、配線４４ｄ及び配線４４ｃの間の距離に依存する。配線４４ｄ及び配線４４ｃの間の距離は、使用している微細加工技術の精度内で適宜設定され得る。このように、配線４４ｄ及び配線４４ｃの間の距離の設定することにより、放電を制御することができる。
【００７５】
図６の例では、イオンビームが、第２配線層４６の配線４６ｂに照射される場合であったが、イオンビームが第２配線層４６の配線４６ａに照射される場合にも、同様に配線４４ｂと配線４４ａの間に放電を誘発させることができる。
【００７６】
上述した本実施形態の半導体装置によれば、荷電粒子の照射を受けた場合に配線間に放電を誘発させて、半導体装置４０を正常に動作させなくすることにより、情報が読み取られることを防止できる。従って、不正な解析が防止される。
【００７７】
上述した実施形態は、配線４４ａ、４４ｂ及び配線４４ｃ、４４ｄという２つのダミー配線の対を有していたが、配線４４ａ、４４ｂ又は配線４４ｃ、４４ｄの内の１つのダミー配線の対だけを有していても良い。
【００７８】
次に、上述した第２実施形態の半導体装置の変型例１及び変型例２を、図面を参照して、以下に説明する。
【００７９】
図７は、本明細書に開示する半導体装置の第２実施形態の変型例１を示す図である。図７は、第１配線層４４の平面図を示している。
【００８０】
変型例１の半導体装置では、配線４４ａは、配線４４ｂに向かって突出する凸部４４ｆを有する。また、配線４４ｂは、配線４４ａに向かって突出する凸部４４ｇを有する。凸部４４ｆと凸部４４ｇとは、間隔を空けて対向する。
【００８１】
配線４４ａと配線４４ｂとの間で放電が生じる際には、凸部４４ｆと凸部４４ｇとの間で生じる確率が高くなっており、配線間の放電する場所が制御できるようになっている。従って、変型例１では、配線間における放電の誘発を制御することの信頼性が向上する。
【００８２】
同様に、配線４４ｃは、配線４４ｄに向かって突出する凸部４４ｈを有する。また、配線４４ｄは、配線４４ｃに向かって突出する凸部４４ｉを有する。凸部４４ｈと凸部４４ｉとは、間隔を空けて対向している。
【００８３】
図８は、本明細書に開示する半導体装置の第２実施形態の変型例２を示す図である。図８は、第１配線層４４の平面図を示している。
【００８４】
変型例２の半導体装置では、配線４４ａは、配線４４ａｃとの組み合わせで形成される凹部を有していない。配線４４ａと配線４４ｂとは、配線４４ａの頂部と配線４４ｂの頂部とが対向するように配置されている。そして、配線４４ａの頂部と、配線４４ｂの頂部との間の距離が、２つの配線間の距離の中で最短の距離となっている。
【００８５】
配線４４ａと配線４４ｂとの間で放電が生じる際には、頂部同士の間で生じる確率が高くなっており、配線間の放電する場所が制御できるようになっている。従って、変型例２では、配線間における放電の誘発を制御することの信頼性が向上する。
【００８６】
同様に、配線４４ｃは、配線４４ａｃとの組み合わせで形成される凹部を有していない。配線４４ｃと配線４４ｄとは、配線４４ｃの頂部と配線４４ｄの頂部とが対向するように配置されている。そして、配線４４ｃの頂部と、配線４４ｄの頂部との間の距離が、２つの配線間の距離の中で最短の距離となっている。
【００８７】
次に、本明細書に開示する半導体装置の製造方法の好ましい第１実施形態を、図面を参照して、以下に説明する。
【００８８】
本実施形態は、図１（Ａ）及び（Ｂ）に示す半導体装置の製造方法の一例である。
【００８９】
まず、図９（Ａ）及び（Ｂ）に示すように、基板１１上に配置された素子層１２上に、コンタクト１３ａを有する第１絶縁層１３と、配線１４ａ、１４ｂを有する第１配線層１４とが順番に形成される。図９（Ａ）は、図９（Ｂ）のＸ４−Ｘ４線断面図を示す。
【００９０】
次に、図１０（Ａ）及び（Ｂ）に示すように、第１配線層１４上に、コンタクト１５ａ、１５ｂ、１５ｃを有する第２絶縁層１５が形成される。図１０（Ａ）は、図１０（Ｂ）のＸ５−Ｘ５線断面図を示す。コンタクト１５ａ、１５ｂは、下層の配線１４ａと電気的に接続される。コンタクト１５ｃは、下層の配線１４ｂと電気的に接続される。
【００９１】
次に、図１１（Ａ）及び（Ｂ）に示すように、第２絶縁層１５上に、配線１６ａ、１６ｂを有する第２配線層１６が形成される。図１１（Ａ）は、図１１（Ｂ）のＸ６−Ｘ６線断面図を示す。配線１６ｂは、下層のコンタクト１５ｃと電気的に接続される。
【００９２】
次に、図１２（Ａ）及び（Ｂ）に示すように、第２配線層１６上に、コンタクト１７ａ、１７ｂ、１７ｃを有する第３絶縁層１７が形成される。図１２（Ａ）は、図１２（Ｂ）のＸ７−Ｘ７線断面図を示す。コンタクト１７ｃは、下層の配線１６ｃと電気的に接続される。ここで、図１１に示す第２配線層１６を形成する工程では、コンタクト１５ａとコンタクト１７ａとの間に配線を配置しないように、且つ、コンタクト１５ｂとコンタクト１７ｂとの間に配線を配置しないように、第２配線層１６が形成される。
【００９３】
また、第３絶縁層１７を形成する工程では、コンタクト１５ａとコンタクト１７ａとの間の距離が、コンタクト１５ａ又はコンタクト１７ａと、第２絶縁層１５及び第３絶縁層１７及び第２配線層１６内の他のコンタクト又は配線との間の距離よりも短くなるように、第３絶縁層１７が形成される。同様に、第３絶縁層１７を形成する工程では、コンタクト１５ｂとコンタクト１７ｂとの間の距離が、コンタクト１５ｂ又はコンタクト１７ｂと、第２絶縁層１５及び第３絶縁層１７及び第２配線層１６内の他のコンタクト又は配線との間の距離よりも短くなるように、第３絶縁層１７が形成される。
【００９４】
次に、図１３（Ａ）及び（Ｂ）に示すように、第３絶縁層１７上に、配線１８ａ、１８ｂ、１８ｃを有する第３配線層１８が形成される。図１３（Ａ）は、図１３（Ｂ）のＸ８−Ｘ８線断面図を示す。配線１８ａは、下層のコンタクト１７ａと電気的に接続される。配線１８ｂは、下層のコンタクト１７ｂと電気的に接続される。配線１８ｃは、下層のコンタクト１７ｃと電気的に接続される。
【００９５】
そして、第３配線層１８上に、保護層１９及びカバー層２０が順番に形成されて、図１（Ａ）及び（Ｂ）に示す半導体装置が形成される。
【００９６】
次に、本明細書に開示する半導体装置の製造方法の好ましい第２実施形態を、図面を参照して、以下に説明する。
【００９７】
本実施形態は、図５（Ａ）及び（Ｂ）に示す半導体装置の製造方法の一例である。
【００９８】
まず、図１４（Ａ）及び（Ｂ）に示すように、基板４１上に配置された素子層４２上に、コンタクト４３ａを有する第１絶縁層４３と、配線４４ａ、４４ｂ、４４ｃ、４４ｄ、４４ｅ、４４ａｃを有する第１配線層４４とが順番に形成される。図１４（Ａ）は、図１４（Ｂ）のＸ９−Ｘ９線断面図を示す。ここで、配線４４ａと配線４４ｂとの間の距離が、配線４４ａ又は配線４４ｂと、第１配線層４４内の他の配線との間の距離よりも短くなるように配線４４ａ及び配線４４ｂが形成される。また、配線４４ｃと配線４４ｄとの間の距離が、配線４４ｃ又は配線４４ｄと、第１配線層４４内の他の配線との間の距離よりも短くなるように配線４４ｃ及び配線４４ｄが形成される。
【００９９】
次に、図１５（Ａ）及び（Ｂ）に示すように、第１配線層４４上に、コンタクト４５ａ、４５ｂ、４５ｃを有する第２絶縁層４５が形成される。図１５（Ａ）は、図１５（Ｂ）のＸ１０−Ｘ１０線断面図を示す。コンタクト４５ａは、下層の配線４４ｂと電気的に接続される。コンタクト４５ｂは、下層の配線４４ｄと電気的に接続される。コンタクト４５ｃは、下層の配線４４ｅと電気的に接続される。
【０１００】
次に、図１６（Ａ）及び（Ｂ）に示すように、第２絶縁層４５上に、配線４６ａ、４６ｂ、４６ｃを有する第２配線層４６が形成される。図１６（Ａ）は、図１６（Ｂ）のＸ１１−Ｘ１１線断面図を示す。配線４６ａは、下層のコンタクト４５ａと電気的に接続される。配線４６ｂは、下層のコンタクト４５ｂと電気的に接続される。配線４６ｃは、下層のコンタクト４５ｃと電気的に接続される。
【０１０１】
次に、図１７（Ａ）及び（Ｂ）に示すように、第２配線層４６上に、コンタクト４７ａを有する第３絶縁層４７が形成される。図１７（Ａ）は、図１７（Ｂ）のＸ１２−Ｘ１２線断面図を示す。コンタクト４７ａは、下層の配線４６ｃと電気的に接続される。
【０１０２】
次に、図１８（Ａ）及び（Ｂ）に示すように、第３絶縁層４７上に、配線４８ａ、４８ｂ、４８ｃを有する第３配線層４８が形成される。図１８（Ａ）は、図１８（Ｂ）のＸ１３−Ｘ１３線断面図を示す。配線４８ｃは、下層のコンタクト４７ａと電気的に接続される。
【０１０３】
そして、第３配線層４８上に、保護層４９及びカバー層５０が順番に形成されて、図５（Ａ）及び（Ｂ）に示す半導体装置が形成される。
【０１０４】
本実施形態では、配線４４ａ、４４ｃ、４４ａｃ及び配線４４ｂ、４４ｄは、回路素子４２ａ、４２ｂ、４２ｃを含む回路素子とは電気的に接続していないダミー配線であるので、回路素子と電気的に接続しないように形成される。同様に、配線４６ａ、４６ｂ及び配線４８ａ、４８ｂ及びコンタクト４５ａ、４５ｂは、回路素子と電気的に接続しないように形成される。
【０１０５】
次に、本明細書に開示する半導体装置の製造方法の好ましい第３実施形態を、図面を参照して、以下に説明する。
【０１０６】
本実施形態は、図５に（Ａ）及び（Ｂ）示す半導体装置の製造方法の他の一例である。
【０１０７】
まず、図１９（Ａ）及び（Ｂ）に示すように、基板４１上に配置された素子層４２上に、コンタクト４３ａを有する第１絶縁層４３と、配線４４ａ、４４ｃ、４４ｅ、４４ａｃを有する第１配線層４４とが順番に形成される。図１９（Ａ）は、図１９（Ｂ）のＸ１４−Ｘ１４線断面図を示す。
【０１０８】
次に、図２０（Ａ）に示すように、第１配線層４４上に、第２絶縁層４５が形成される。そして第２絶縁層４５は、第２絶縁層１５のコンタクト４５ｃが形成される部分がエッチングされて、配線４４ｅが露出する溝６１が形成される。
【０１０９】
次に、図２０（Ｂ）に示すように、第２絶縁層４５上にレジスト層６０が形成される。溝６１内にも、レジスト層６０の一部が充填される。
【０１１０】
次に、図２０（Ｃ）に示すように、レジスト層６０がパターニングされて、第２絶縁層４５のコンタクト４５ａ、４５ｂが形成される位置に開口が形成されて、第２絶縁層４５が露出する。
【０１１１】
次に、図２１（Ａ）に示すように、レジスト層６０をマスクとして、第２絶縁層４５及び第１配線層４４がエッチングされて、溝６２、６３が形成されて第１絶縁層４３が露出する。
【０１１２】
次に、図２１（Ｂ）に示すように、レジスト層６０が除去されて、溝６１が再び露出する。
【０１１３】
次に、図２２（Ａ）及び（Ｂ）に示すように、溝６１、６２、６３内に導電体が充填されて、コンタクト４５ｃと、配線４４ｂ及びコンタクト４５ａと、配線４４ｄ及びコンタクト４５ｂとが形成される。図２２（Ａ）は、図２２（Ｂ）のＸ１５−Ｘ１５線断面図を示す。
【０１１４】
そして、図１６〜図１８と同様の工程を経て、図５（Ａ）及び（Ｂ）に示す半導体装置が形成される。
【０１１５】
上述した本実施形態の半導体装置の製造方法によれば、既存のマスクパターンを利用して半導体装置を製造することができる。本実施形態では、図１９に示す第１配線層４４を形成する工程では、既存のマスクパターンを利用する。しかし、このマスクパターンには、配線４４ｂ、４４ｄが含まれていない。そこで、本実施形態では、図２０（Ｃ）に示すように、レジスト層６０をパターニングすることによって、配線４４ｂ、４４ｄをコンタクト４５ａ、４５ｂと共に形成している。
【０１１６】
本発明では、上述した実施形態の半導体装置及び半導体装置の製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
【０１１７】
上述した第１実施形態の半導体装置では、一対のコンタクトを用いて放電を誘発しており、第２実施形態の半導体装置では、一対の配線を用いて放電を誘発していた。放電を誘発する構造として、一対のコンタクトを用いるのか、又は、一対の配線を用いるのかは、破壊するべき回路の構造に対して、適宜選択して半導体装置を設計することができる。
【０１１８】
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
【０１１９】
以上の上述した各実施形態に関し、更に以下の付記を開示する。
【０１２０】
（付記１）
第１コンタクトを有する第１絶縁層と、
第２コンタクトを有する第２絶縁層と、
前記第１絶縁層と前記第２絶縁層との間に配置された配線層と、
を備え、
前記第１コンタクトと前記第２コンタクトとの間の前記配線層の部分には配線が配置されておらず、
前記第１コンタクトと前記第２コンタクトとの間の距離は、前記第１コンタクト又は前記第２コンタクトと、前記第１絶縁層及び前記第２絶縁層及び前記配線層内の他のコンタクト又は配線との間の距離よりも短い半導体装置。
【０１２１】
（付記２）
前記第１コンタクトの端と前記第２コンタクトの端との間の距離が、２つのコンタクト間の距離の中で最短の距離となっている付記１に記載の半導体装置。
【０１２２】
（付記３）
前記第１コンタクトと前記第２コンタクトとは、前記配線層を挟んで、少なくとも一部分が重なるように対向している付記１又は２に記載の半導体装置。
【０１２３】
（付記４）
前記第１コンタクトは、接地される配線と接続している付記１〜３の何れか一項に記載の半導体装置。
【０１２４】
（付記５）
第１配線及び第２配線を有する配線層を備え、
前記第１配線と前記第２配線との間の距離は、前記第１配線又は前記第２配線と、前記配線層内の他の配線との間の距離よりも短く、且つ、前記第１配線及び前記第２配線は回路素子と電気的に接続されない半導体装置。
【０１２５】
（付記６）
前記第２配線は、コンタクトを介して、上層の他の配線層に配置された配線に接続される付記５に記載の半導体装置。
【０１２６】
（付記７）
前記第１配線は凹部を有し、第２配線は前記凹部内に配置される付記５又は６に記載の半導体装置。
【０１２７】
（付記８）
前記第１配線の頂部と、前記第２配線の頂部との間の距離が、２つの配線間の距離の中で最短の距離となっている付記５〜７の何れか一項に記載の半導体装置。
【０１２８】
（付記９）
前記第１配線は、接地される配線である付記５〜８の何れか一項に記載の半導体装置。
【０１２９】
（付記１０）
第１コンタクトを有する第１絶縁層上に配線層を形成するステップと、
前記配線層上に、第２コンタクトを有する第２絶縁層を形成するステップと、
を備え、
前記配線層を形成するステップでは、前記第１コンタクトと前記第２コンタクトとの間に配線を配置しないように、前記配線層を形成し、
前記第２絶縁層を形成するステップでは、前記第１コンタクトと前記第２コンタクトとの間の距離が、前記第１コンタクト又は前記第２コンタクト、前記第１絶縁層及び前記第２絶縁層及び前記配線層内の他のコンタクト又は配線との間の距離よりも短くなるように、前記第２絶縁層を形成する半導体装置の製造方法。
【０１３０】
（付記１１）
第１配線及び第２配線を有する配線層を形成するステップを備え、
前記第１配線と前記第２配線との間の距離が、前記第１配線又は前記第２配線と、前記配線層内の他の配線との間の距離よりも短くなるように前記第１配線及び前記第２配線を形成し、且つ、前記第１配線及び前記第２配線を回路素子と電気的に接続しないように形成する半導体装置の製造方法。
【符号の説明】
【０１３１】
１０    半導体装置
１１    基板
１２    素子層
１２ａ、１２ｂ、１２ｃ    回路素子
１３    第１絶縁層
１３ａ    コンタクト
１４    第１配線層
１４ａ、１４ｂ    配線
１５    第２絶縁層
１５ａ、１５ｂ、１５ｃ    コンタクト
１６    第２配線層
１６ａ、１６ｂ    配線
１７    第３絶縁層
１７ａ、１７ｂ、１７ｃ    コンタクト
１８    第３配線層
１８ａ、１８ｂ、１８ｃ    配線
１９    保護層
２０    カバー層
３０    イオン銃
３１    イオンビーム
４０    半導体装置
４１    基板
４２    素子層
４２ａ、４２ｂ、４２ｃ    回路素子
４３    第１絶縁層
４３ａ    コンタクト
４４    第１配線層
４４ａ、４４ｂ、４４ｃ、４４ｄ、４４ｅ    配線
４４ｆ、４４ｇ、４４ｈ、４４ｉ    配線の凸部
４５    第２絶縁層
４５ａ、４５ｂ、４５ｃ    コンタクト
４６    第２配線層
４６ａ、４６ｂ、４６ｃ    配線
４７    第３絶縁層
４７ａ    コンタクト
４８    第３配線層
４８ａ、４８ｂ、４８ｃ    配線
４９    保護層
５０    カバー層
６０    レジスト層
６１、６２、６３    溝
【図１】
0005703985.tif 000002
【図２】
0005703985.tif 000003
【図３】
0005703985.tif 000004
【図４】
0005703985.tif 000005
【図５】
0005703985.tif 000006
【図６】
0005703985.tif 000007
【図７】
0005703985.tif 000008
【図８】
0005703985.tif 000009
【図９】
0005703985.tif 000010
【図１０】
0005703985.tif 000011
【図１１】
0005703985.tif 000012
【図１２】
0005703985.tif 000013
【図１３】
0005703985.tif 000014
【図１４】
0005703985.tif 000015
【図１５】
0005703985.tif 000016
【図１６】
0005703985.tif 000017
【図１７】
0005703985.tif 000018
【図１８】
0005703985.tif 000019
【図１９】
0005703985.tif 000020
【図２０】
0005703985.tif 000021
【図２１】
0005703985.tif 000022
【図２２】
0005703985.tif 000023