(57)【特許請求の範囲】
【請求項１】
割り込み要求信号線及び割り込み解除信号線を介して周辺装置と接続され、前記割り込み要求信号線の信号レベルのＨｉｇｈ／Ｌｏｗの変化により前記周辺装置からの割り込み要求を受け付け、前記割り込み解除信号線から割り込み解除信号パルスを送信するホスト装置に設けられる割り込み処理回路であって、
前記割り込み要求信号線に接続されるＮＯＴ回路と、
一定時間毎にタイマパルスを発生するパルス発生器と、
前記ＮＯＴ回路の出力と前記パルス発生器の出力との論理積を出力するＡＮＤ回路と、
前記割り込み解除信号パルスと前記ＡＮＤ回路の出力との論理和を前記割り込み解除信号線に出力するＯＲ回路と
を具備することを特徴とする割り込み処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、非同期装置間における割り込み信号を処理する割込み処理回路に関する。
【背景技術】
【０００２】
同期していない２つの装置間において割り込み信号の処理方法に違いがある場合で、割り込み要求信号と割り込み解除信号がほぼ同時に出力されると割り込み要求が受け付けられなくなるという問題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−２００９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の技術では、各々の装置が非同期に動作しているため割り込み要求信号と割り込み解除信号を同時に出してしまうタイミングが存在するため、割り込み信号が正常に処理されなくなるという問題がある。また、異常な状態となった場合に各装置が自動的に復旧することが困難である。
【０００５】
本実施形態の目的は、非同期装置間で割り込み要求信号と割り込み解除信号とが同時に出力されても異常な状態から自動的に復旧することができる割込み処理回路を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態に係る割込み処理回路の第１の態様は、割り込み要求信号線及び割り込み解除信号線を介して周辺装置と接続され、前記割り込み要求信号線の信号レベルのＨｉｇｈ／Ｌｏｗの変化により前記周辺装置からの割り込み要求を受け付け、前記割り込み解除信号線から割り込み解除信号パルスを送信するホスト装置に設けられる割り込み処理回路であって、前記割り込み要求信号線に接続されるＮＯＴ回路と、一定時間毎にタイマパルスを発生するパルス発生器と、前記ＮＯＴ回路の出力と前記パルス発生器の出力との論理積を出力するＡＮＤ回路と、前記割り込み解除信号パルスと前記ＡＮＤ回路の出力との論理和を前記割り込み解除信号線に出力するＯＲ回路とを具備する。
【０００７】
本実施形態に係る割込み処理回路の第２の態様は、割り込み要求信号線及び割り込み解除信号線を介してホスト装置と接続され、前記割り込み要求信号線の信号レベルのＨｉｇｈ／Ｌｏｗを変化させることにより前記ホスト装置へ割り込み要求を行い、前記ホスト装置からの割り込み解除信号パルスを前記割り込み解除信号線を介して受信する周辺装置に設けられる割り込み処理回路であって、割り込み要求信号と前記割り込み解除信号パルスとの論理和を前記割り込み要求信号線に出力するＯＲ回路を具備する。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る割込み処理回路を含む割り込み処理システムの構成図。
【図２】図１の割込み処理システムのタイミングチャート。
【図３】第２実施形態に係る割込み処理回路を含む割り込み処理システムの構成図。
【図４】図３の割込み処理システムのタイミングチャート。
【図５】基本的な割込み処理システムの構成図。
【図６】図５の割込み処理システムのタイミングチャート。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら本実施形態に係る割込み処理回路を説明する。
【００１０】
先ず、図５を参照して、本実施形態が対象とする基本的な割り込み処理システムについて説明する。図５において、ホスト装置１と、周辺装置２との間は、割り込み要求信号線ｓ１及び割り込み解除信号線ｓ２を介して接続される。ホスト装置１は、割り込み信号がＨｉｇｈレベルからＬｏｗレベルへ変化する時点で割り込み要求を受け付け、割り込み処理の終了時に割込み解除信号パルスを周辺装置２に送信する。周辺装置２は、割り込み信号をＨｉｇｈレベルからＬｏｗレベルにすることでホスト装置１への割り込み要求を行い、ホスト装置１から割り込み解除信号パルスを受信したときに割り込みを解除するものとする。
【００１１】
図６は、図５の割込み処理システムのタイミングチャートである。図６に示すように、割り込み要求と解除要求が同時に発生すると、周辺装置２は、割り込み状態から復帰できなくなり、ラッチ状態となってしまう。
【００１２】
そこで、このような問題を回避するための割り込み処理回路を以下に提案する。
【００１３】
（第１実施形態）  
第１実施形態では、周辺装置に変更を加えることができない場合で、ホスト装置に割り込み処理回路を設ける態様について説明する。
【００１４】
図１は、第１実施形態に係る割込み処理回路を含む割り込み処理システムの構成図である。ホスト装置１００は、ＮＯＴ回路１１、ＡＮＤ回路１２、ＯＲ回路１３及びタイマパルス発生器１４を有する割り込み処理回路１０を備える。
【００１５】
ＮＯＴ回路１１は、割り込み要求信号線ｓ１１に接続される。タイマパルス発生器１４は、一定時間毎にタイマパルスｓ１３を発生する。ＡＮＤ回路１２は、ＮＯＴ回路１１の出力とタイマパルス発生器１４の出力との論理積を出力する。ＯＲ回路１３は、割り込み解除信号パルスｓ１４とＡＮＤ回路１２の出力との論理和を割り込み解除信号線ｓ１２に出力する。
【００１６】
図２は、図１の割り込み処理システムのタイミングチャートである。割り込み要求ｓ１１と解除要求ｓ１４が同時に出力されても、タイマパルスｓ１３によりラッチ状態から自動的に復帰することが可能となる。なお、タイマパルスの発生間隔は、システムとしてラッチ状態が継続可能な許容時間に応じて調整可能である。
【００１７】
以上述べたように、上記第１実施形態では、ホスト装置にタイマパルス発生器を設け、割り込み要求信号がラッチ状態であればタイマパルスにより割り込み解除を可能にする。つまり、割り込み要求信号のラッチ状態が継続しないよう、割り込み解除信号パルスが自動で出力される。このように構成することで、周辺装置が変更不可能の場合にも、ホスト装置に上記割り込み処理回路を設けることで、割り込み要求信号と割り込み解除信号とが同時に出力されても異常な状態から自動的に復旧することが可能となる。
【００１８】
（第２実施形態）  
第２実施形態では、ホスト装置に変更を加えることができない場合で、周辺装置に割り込み処理回路を設ける態様について説明する。
【００１９】
図３は、第２実施形態に係る割込み処理回路を含む割り込み処理システムの構成図である。３２において、周辺装置２００は、ＯＲ回路２１を有する割り込み処理回路２０を備える。ＯＲ回路２１は、割り込み要求信号ｓ２１と割り込み解除信号パルスｓ２３との論理和を割り込み要求信号線ｓ２２に出力する。
【００２０】
図４は、図３の割り込み処理システムのタイミングチャートである。割り込み要求ｓ２１と解除要求ｓ２３が同時に出力されても、割り込み解除信号パルスｓ２３をＯＲ回路２１から割り込み要求信号線ｓ２２出力することで、割り込み解除信号パルスｓ２３により強制的に割り込み要求信号線ｓ２２をＨｉｇｈレベルに変化させる。これにより、ホスト装置１で割り込み処理の受付が可能となる。
【００２１】
以上述べたように、上記第２実施形態では、周辺装置において割り込み解除信号パルスにより割り込み要求信号を強制的にＨｉｇｈレベルとさせることにより、ホスト装置で割り込みの受付を可能にする。このように構成することで、ホスト装置が変更不可能の場合にも、周辺装置に上記割り込み処理回路を設けることで、割り込み要求信号と割り込み解除信号とが同時に出力された場合でも、異常な状態から自動的に復旧することが可能となる。
【００２２】
すなわち、上記第１及び第２実施形態によれば、割り込み要求信号のラッチ状態が継続しないよう、解除信号が自動で出力されるため、割り込み要求信号と割り込み解除信号とが同時に出力された場合でも、異常な状態から自動的に復旧することが可能となる。
【００２３】
なお、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００２４】
１００…第１実施形態のホスト装置、１０…第１実施形態の割り込み処理回路、１１…ＮＯＴ回路、１２…ＡＮＤ回路、１３…ＯＲ回路、１４…タイマパルス発生器、２００…第２実施形態の周辺装置、２０…第２実施形態の割り込み処理回路、２１…ＯＲ回路。
【図１】
0005703167.tif 000002
【図２】
0005703167.tif 000003
【図３】
0005703167.tif 000004
【図４】
0005703167.tif 000005
【図５】
0005703167.tif 000006
【図６】
0005703167.tif 000007