(57)【特許請求の範囲】
【請求項１】
接地された接続点で互いに接続された１対の磁気抵抗素子であって、上記接続点に接続された各第１の端子と、接地されない各第２の端子とを有し、磁界の変化を示す１対の信号を上記各第２の端子から出力する１対の第１の磁気抵抗素子と、
上記１対の第１の磁気抵抗素子からそれぞれ出力される１対の信号をΔΣ変調して差動ΔΣ変調信号を出力するΔΣ変調手段とを備えた磁気−デジタル変換器であって、
上記ΔΣ変調手段は、
第１の差動増幅器と、
上記第１の差動増幅器の入力端子と出力端子との間に接続される一対の第１の積分用キャパシタとを備え、
上記第１の差動増幅器及び上記一対の第１の積分用キャパシタにより、上記１対の第１の磁気抵抗素子からそれぞれ出力される１対の信号を差動で積分して差動信号を出力する第１の積分器を構成し、
上記ΔΣ変調手段はさらに、
上記第１の差動増幅器からの差動信号を所定の複数のしきい値電圧と比較することにより量子化して量子化後の差動デジタル信号を出力するコンパレータと、
上記コンパレータからの差動デジタル信号を差動アナログ信号にＤ／Ａ変換するＤ／Ａ変換器と、
上記差動アナログ信号に対して所定のスイッチトキャパシタの処理を実行して処理後の差動アナログ信号を上記第１の差動増幅器に出力する第１のスイッチトキャパシタ回路とを備え、
上記１対の第１の磁気抵抗素子の差動電流と、上記第１のスイッチトキャパシタ回路の出力電流が、上記第１の差動増幅器の入力端子で仮想接地されて、上記１対の第１の磁気抵抗素子の差動電流から上記第１のスイッチトキャパシタ回路の出力電流が減算され、上記磁気抵抗素子の抵抗値の変化が直接に上記第１の差動増幅器で積分された後上記コンパレータで量子化され、
上記コンパレータの出力端子からはノイズシェイプされた上記磁気抵抗素子の抵抗値の変化が１ビットのビットストリームとして出力され、
上記磁気−デジタル変換器はさらに、
上記ΔΣ変調手段からのΔΣ変調信号から上記磁界の変化を示すデジタル信号を取り出して出力するデジタルフィルタを備えたことを特徴とする磁気−デジタル変換器。
【請求項２】
接地された接続点で互いに接続された１対の磁気抵抗素子であって、上記接続点に接続された各第１の端子と、接地されない各第２の端子とを有し、磁界の変化を示す１対の信号を上記各第２の端子から出力する１対の第１の磁気抵抗素子と、
上記１対の第１の磁気抵抗素子からそれぞれ出力される１対の信号をΔΣ変調して差動ΔΣ変調信号を出力するΔΣ変調手段とを備えた磁気−デジタル変換器であって、
上記ΔΣ変調手段は、
第１の差動増幅器を備え、
上記第１の差動増幅器の入力端子と出力端子との間に接続される一対の第１の積分用キャパシタを備え、
上記第１の差動増幅器及び上記一対の第１の積分用キャパシタにより、上記１対の第１の磁気抵抗素子からそれぞれ出力される１対の信号を差動で積分して差動信号を出力する第１の積分器を構成し、
上記ΔΣ変調手段はさらに、
上記第１の差動増幅器からの差動信号を所定の複数のしきい値電圧と比較することにより量子化して量子化後の差動デジタル信号を出力するコンパレータと、
上記コンパレータからの差動デジタル信号を差動アナログ信号にＤ／Ａ変換するＤ／Ａ変換器と、
上記差動アナログ信号に対して所定の減衰処理を実行して処理後の差動アナログ信号を上記第１の差動増幅器に出力する１対の抵抗とを備え、
上記１対の磁気抵抗素子の差動電流と、上記一対の抵抗の出力電流が、上記第１の差動増幅器の入力端子で仮想接地されて、上記１対の磁気抵抗素子の差動電流から上記一対の抵抗の出力電流が減算され、上記磁気抵抗素子の抵抗値の変化が直接に上記第１の差動増幅器で積分された後上記コンパレータで量子化され、
上記コンパレータの出力端子からはノイズシェイプされた上記磁気抵抗素子の抵抗値の変化が１ビットのビットストリームとして出力され、
上記磁気−デジタル変換器はさらに、
上記ΔΣ変調手段からのΔΣ変調信号から上記磁界の変化を示すデジタル信号を取り出して出力するデジタルフィルタを備えたことを特徴とする磁気−デジタル変換器。
【請求項３】
接地された接続点で互いに接続された１対の磁気抵抗素子であって、上記接続点に接続された各第１の端子と、接地されない各第２の端子とを有し、磁界の変化を示す１対の信号を上記各第２の端子から出力する１対の第１の磁気抵抗素子と、
上記１対の第１の磁気抵抗素子からそれぞれ出力される１対の信号をΔΣ変調して差動ΔΣ変調信号を出力するΔΣ変調手段とを備えた磁気−デジタル変換器であって、
上記ΔΣ変調手段は、
第１の差動増幅器と、
上記第１の差動増幅器の入力端子と出力端子との間に接続される一対の第１の積分用キャパシタとを備え、
上記第１の差動増幅器及び上記一対の第１の積分用キャパシタにより、上記１対の第１の磁気抵抗素子からそれぞれ出力される１対の信号を差動で積分して差動信号を出力する第１の積分器を構成し、
上記ΔΣ変調手段はさらに、
上記第１の差動増幅器からの差動信号に対して所定のスイッチトキャパシタの処理を実行して処理後の差動信号を出力する第２のスイッチトキャパシタ回路と、
第２の差動増幅器と、
上記第２の差動増幅器の入力端子と出力端子との間に接続される一対の第２の積分用キャパシタとを備え、
上記第２の差動増幅器及び上記一対の第２の積分用キャパシタにより、上記第２のスイッチトキャパシタ回路から出力される差動信号を差動で積分して差動信号を出力する第２の積分器を構成し、
上記ΔΣ変調手段はさらに、
上記第２の差動増幅器からの差動信号を所定の複数のしきい値電圧と比較することにより量子化して量子化後の差動デジタル信号を出力するコンパレータと、
上記コンパレータからの差動デジタル信号を差動アナログ信号にＤ／Ａ変換するＤ／Ａ変換器と、
上記差動アナログ信号に対して所定のスイッチトキャパシタの処理を実行して処理後の差動アナログ信号を上記第１の差動増幅器に出力する第１のスイッチトキャパシタ回路とを備え、
上記１対の磁気抵抗素子の差動電流と、上記第１のスイッチドキャパシタ回路の出力電流が、上記第１の差動増幅器の入力端子で仮想接地されて、上記１対の第１の磁気抵抗素子の差動電流から上記第１のスイッチトキャパシタ回路の出力電流が減算され、上記磁気抵抗素子の抵抗値の変化が直接に上記第１の差動増幅器及び上記第２の差動増幅器で積分された後上記コンパレータで量子化され、
上記コンパレータの出力端子からはノイズシェイプされた上記磁気抵抗素子の抵抗値の変化が１ビットのビットストリームとして出力され、
上記磁気−デジタル変換器はさらに、
上記ΔΣ変調手段からのΔΣ変調信号から上記磁界の変化を示すデジタル信号を取り出して出力するデジタルフィルタを備え、
上記ΔΣ変調手段は２次のΔΣ変調器を構成したことを特徴とする磁気−デジタル変換器。
【請求項４】
上記磁気−デジタル変換器は、
接地された接続点で互いに直列に接続された１対の磁気抵抗素子であって、上記接続点に接続された各第３の端子と、接地されない各第４の端子とを有し、磁界の変化を示す１対の信号を上記第２の差動増幅器に出力する１対の第２の磁気抵抗素子をさらに備えたことを特徴とする請求項３記載の磁気−デジタル変換器。
【請求項５】
請求項１乃至４のうちのいずれか１つに記載の磁気−デジタル変換器を備えた半導体回路装置と、
上記半導体回路装置の上部に配置された回転可能な歯車と、
上記半導体回路装置の下部に配置された移動可能な磁石とを備え、
上記歯車が回転したとき、上記磁気−デジタル変換器は歯車の回転角度に対応するデジタル信号を出力することを特徴とする回転センサ。
【請求項６】
請求項１乃至４のうちのいずれか１つに記載の磁気−デジタル変換器を備えた半導体回路装置と、
上記半導体回路装置の上部に配置され、歯車の外周に所定の角度毎に交互に設けられたＮ極の磁極歯及びＳ極の磁極歯とを有する回転可能な歯車とを備え、
上記歯車が回転したとき、上記磁気−デジタル変換器は歯車の回転角度に対応するデジタル信号を出力することを特徴とする回転センサ。
【請求項７】
請求項５又は６記載の２個の回転センサと、
上記２個の回転センサからそれぞれ出力される各デジタル信号の位相差を計算して出力する位相検知回路とを備えたことを特徴とする回転センサ。
【請求項８】
請求項１乃至４のうちのいずれか１つに記載の磁気−デジタル変換器を備えた半導体回路装置と、
上記半導体回路装置の上部に配置され、上記半導体回路装置に垂直な回転軸を有する磁石とを備え、
上記磁石が回転したとき、上記磁気−デジタル変換器は上記磁石の回転角に対応するデジタル信号を出力することを特徴とする回転センサ。
【請求項９】
請求項８記載の２個の回転センサと、
回転角検知回路とを備えた回転角センサであって、
上記２個の回転センサのうち、一方の回転センサの１対の磁気抵抗素子と、他方の回転センサの１対の磁気抵抗素子との各磁化方向が互いに直交するように上記２個の回転センサが設けられ、
上記回転角検知回路は、一方の回転センサから出力されかつ上記磁石の回転角θに対応する正弦値（ｓｉｎθ）を示すデジタル信号と、他方の回転センサから出力されかつ上記磁石の回転角θに対応する余弦値（ｃｏｓθ）を示すデジタル信号とに基づいて、所定の三角関数の公式を用いて逆正接値を計算することにより回転角θを計算し、計算された回転角θを示すデジタル信号を出力することを特徴とする回転角センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば相補型金属酸化膜半導体（Complementary Metal Oxide Semiconductor；以下、ＣＭＯＳという。）集積回路(Integrated Circuit；以下、ＩＣという。）と磁気抵抗素子を用いたＩＣチップにおいて、磁界の変化をデジタル値として出力する磁気−デジタル変換器並びにそれを用いた回転センサ及び回転角センサに関する。
【背景技術】
【０００２】
車載センサは、物理量を検知するセンサ素子と、センサ用特性用途用ＩＣ（Application Specific Integrated Circuit；以下、ＡＳＩＣという。）を中心とした部品とを備えて構成される。例えば、自動車などの回転を検出する回転センサ素子には、レゾルバを用いたもの、磁気抵抗素子を用いたものや、光エンコーダを用いたものなど、様々な方式がある。
【０００３】
このセンサ素子を制御し、出力を検知して変換するセンサＡＳＩＣは、計装アンプなどの増幅器や帯域制限フィルタ、バッファ、発振器、Ａ／Ｄ変換器及びコンパレータを備えて構成される。このようなＡＳＩＣは回路規模が大きく、チップ単価が高くなる傾向がある。このＡＳＩＣの用いられる環境は、車両用エンジンの側に配置されることもあり、広い温度範囲と大きな電磁ノイズにさらされた上で動作することが求められる。また、車載センサではコスト低減の要求が厳しく、このような広い温度範囲で動作し、ノイズに強く、検出感度が高いセンサＡＳＩＣが望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３３３１７０９号公報
【特許文献２】米国特許第６３６２６１８号明細書
【特許文献３】米国特許第７３５８８８０号明細書
【非特許文献】
【０００５】
【非特許文献１】アナログデバイセズ社，「低価格低消費電力の計装アンプ−ＡＤ６２０データシート」，２００４年。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えば、特許文献１においては、簡単な構成にて、増幅したセンサ信号の振幅を許容範囲内にすることができるセンサ信号処理装置（以下、第１の従来例という。）が開示されている。当該センサ信号処理装置は、主として、磁気抵抗センサ素子部、バッファ、増幅器、オフセット電圧補正回路及び信号処理回路を備えて構成される。ここで、ギヤに対向配置された１対の磁気抵抗素子を有し、ギヤの回転に伴って１対の磁気抵抗素子の中点の電圧が変化して回転角センサから信号が出力される。回転角センサからの信号は増幅器に入力される。増幅器の出力端子は第１及び第２のコンパレータにそれぞれ接続され、増幅器からの出力信号は第１及び第２のコンパレータにてそれぞれ３．８Ｖ及び０．２Ｖと比較される。増幅器の出力信号が３．８Ｖあるいは０．２Ｖから外れると、１対のＭＯＳトランジスタがオンしてコンデンサが充電又は放電される。この充放電によるコンデンサの電位の変化に伴いオペアンプを介して増幅器の基準電圧が変更される。以上のように構成された第１の従来例では、歯車がセンサの前を通過する情報を２値化して出力する回路では、回転方向の情報を出力できない一方で、オペアンプが５つも使用されており、回路規模が大きいという問題点があった。
【０００７】
また、例えば、非特許文献１においては、アナログデバイセズ社製のＡＤ６２０型計装アンプを用いて構成された５Ｖ単電源で動作する圧力モニタ回路（以下、第２の従来例という。）が開示されている。この回路は、一般の抵抗性センサ素子用フロントエンド回路の一例であって、センサ素子で抵抗ブリッジを構成して、外部の力の変化に応じた抵抗値の変化を電圧に変換する。その電圧は計装アンプを介してＡ／Ｄ変換器に入力される。以上のように構成された第２の従来例では、このアンプとＡ／Ｄ変換器の間には、帯域制限や利得の向上のためにバッファやフィルタを挿入することも多く、当該センサ素子のためのフロントエンド回路の規模は大きくなることが多いという問題点があった。
【０００８】
さらに、例えば、特許文献２においては、磁気センサの１つである、ホールセンサのセンサフロントエンド回路（以下、第３の従来例という。）が開示されている。このセンサは、磁気フィールドを測定するためにブリッジ接続された４個のホール素子を備えて構成され、ホールプレートを有する。ホールプレートは４つの端子を持ち、２つの端子は電流供給に、２つの端子はホール電圧の取り出しに用いる。ホールセンサの後段に縦続接続された２段のアンプが接続され、その後段にＡ／Ｄ変換器が設けられる。ここで、初段のアンプは、ホール素子の電圧を差動電流に変換するトランスコンダクタンスアンプ（Operational Transconductance Amplifier；以下、ＯＴＡという。）であり、２段目のアンプは、ＯＴＡやオペアンプと同じ構成をしており、差動のキャパシタを並列に備えており、差動電流を積分する。作成された電圧は、Ａ／Ｄ変換器にてデジタイズされて、測定値としてのホール素子の電圧のデジタル値となる。このデジタル値は、Ｄ／Ａ変換器により反対側に戻す信号となる。Ｄ／Ａ変換器の電流は、ホールプレートの内部の抵抗を反対方向に戻す電圧となる。その結果、アンプの入力でのホール電圧測定系では、決まった時間を超えて０Ｖとなる。さらに、反対側に戻す信号はホール電圧を補填するので、ΔΣの原理によりＡ／Ｄ変換器のデジタル出力はホール電圧となる。
【０００９】
以上のように構成された第３の従来例では、ホールセンサのブリッジの電圧（ホールプレートの２つの端子の電圧）を増幅器で増幅し、積分した後、量子化器で信号を量子化する。量子化した信号はＤ／Ａ変換器で増幅器の前で加算する。この第３の従来例の構成の特徴は、センサ素子をΔΣ変調器の制御ループの中に組み込んだことにあるが、ホールセンサ素子の出力電圧を別の増幅器で積分する。従って、ホールセンサ素子の出力電圧に対する利得を制御しやすい反面、増幅器の数が増えて冗長な構成を有するという問題点があった。
【００１０】
またさらに、例えば、特許文献３においては、磁気センサインターフェイス回路のフロントエンド回路（以下、第４の従来例という。）が開示されている。ホールセンサにはバイアス電流が供給され、当該ホールセンサは他の磁気抵抗素子と置き換え可能である。当該ホールセンサからの出力電圧は増幅器に入力され、その増幅器はオフセット電圧と１／ｆノイズを除去できるチョッパアンプもしくは通常の増幅器である。当該増幅器からの出力電圧はループフィルタ及び量子化器を介して出力されてＡ／Ｄ変換結果を得る。量子化器からの出力電圧はＤ／Ａ変換器により電流に変換された後、磁気的帰還電流ループコイルに帰還される。ここで、ループコイルの軸は、ホールセンサの磁界の感知軸に軸あわせされる。上記量子化器はノイズシェイピングの波形を生成するので、ホールセンサの磁界は、ホールセンサの出力電圧の変化に対応する変化を生じる。このようにして、当該回路はループコイルの磁界とホールセンサの磁界との間で誘導結合を有するΔΣ変調器ループ回路を構成する。
【００１１】
第４の従来例において、もし強磁性素材や常磁性素材がループコイルの近辺に無ければ、ループコイルの磁界特性は線形であるので、このような閉ループ変換回路は、ホールセンサの磁界強度での変化から量子化器の出力電圧の変化までを良く定義された伝達関数を有する。Ｄ／Ａ変換器により示される帰還動作とループコイルより、量子化器の出力電圧の平均値は、ホールセンサの外部の磁界を反映し、ループコイルで生じるその磁界とホールセンサのオフセットは、ΔΣ変調器ループの動作によりキャンセルされる。量子化器の出力電圧はデジタルデシメーションフィルタにより間引きとフィルタがされて、ホールセンサの外部磁界の大きさと等しいデジタル値が得られる。
【００１２】
以上のように構成された第４の従来例では、ブリッジ接続されたホールセンサからの出力電圧を増幅器で増幅した後ループフィルタに入力するように構成されているので、やはり回路規模が大きくなる。さらに、帰還回路のためのループコイルのサイズも大きく、このループコイルを駆動するＤ／Ａ変換器のサイズも大きくなる。従って、このような磁気抵抗変化の検出回路においては、増幅器やフィルタといった回路規模が大きいアナログ回路を多数集積する必要があった。このようなアナログ回路はオフセット電圧を生じるために、高精度に磁気抵抗変化を検出するには補正回路を必要とし、さらに回路規模が大きくなるという問題点もあった。
【００１３】
本発明の目的は以上の問題点を解決し、磁気抵抗の変化を従来技術に比較して小規模な回路で高精度なデジタル値として得ることができる磁気−デジタル変換器並びにそれを用いた回転センサ及び回転角センサを提供することにある。
【課題を解決するための手段】
【００１４】
本発明に係る磁気−デジタル変換器は、
接地された接続点で互いに接続された１対の磁気抵抗素子であって、上記接続点に接続された各第１の端子と、接地されない各第２の端子とを有し、磁界の変化を示す１対の信号を上記各第２の端子から出力する１対の第１の磁気抵抗素子と、
上記１対の第１の磁気抵抗素子からそれぞれ出力される１対の信号をΔΣ変調して差動ΔΣ変調信号を出力するΔΣ変調手段とを備えた磁気−デジタル変換器であって、
上記ΔΣ変調手段は、
第１の差動増幅器と、
上記第１の差動増幅器の入力端子と出力端子との間に接続される一対の第１の積分用キャパシタとを備え、
上記第１の差動増幅器及び上記一対の第１の積分用キャパシタにより、上記１対の第１の磁気抵抗素子からそれぞれ出力される１対の信号を差動で積分して差動信号を出力する第１の積分器を構成し、
上記ΔΣ変調手段はさらに、
上記第１の差動増幅器からの差動信号を所定の複数のしきい値電圧と比較することにより量子化して量子化後の差動デジタル信号を出力するコンパレータと、
上記コンパレータからの差動デジタル信号を差動アナログ信号にＤ／Ａ変換するＤ／Ａ変換器と、
上記差動アナログ信号に対して所定のスイッチトキャパシタの処理を実行して処理後の差動アナログ信号を上記第１の差動増幅器に出力する第１のスイッチトキャパシタ回路とを備え、
上記１対の第１の磁気抵抗素子の差動電流と、上記第１のスイッチトキャパシタ回路の出力電流が、上記第１の差動増幅器の入力端子で仮想接地されて、上記１対の第１の磁気抵抗素子の差動電流から上記第１のスイッチトキャパシタ回路の出力電流が減算され、上記磁気抵抗素子の抵抗値の変化が直接に上記第１の差動増幅器で積分された後上記コンパレータで量子化され、
上記コンパレータの出力端子からはノイズシェイプされた上記磁気抵抗素子の抵抗値の変化が１ビットのビットストリームとして出力され、
上記磁気−デジタル変換器はさらに、
上記ΔΣ変調手段からのΔΣ変調信号から上記磁界の変化を示すデジタル信号を取り出して出力するデジタルフィルタを備えたことを特徴とする。
【発明の効果】
【００１５】
従って、本発明によれば、１対の磁気抵抗素子の各抵抗の変化を直接にデジタル信号に変換するために、デジタル信号処理を用いることにより、トランジスタ、抵抗及び容量の製造誤差、温度変化や電源ノイズの影響のない磁気−デジタル変換器を実現できる。また、従来例のように磁気抵抗素子をブリッジ構成にする必要がないため、磁気抵抗素子自身の消費電力も低減できる。さらに、磁気抵抗素子の出力信号の精度を向上させるには、このΔΣ変調手段のクロックの周波数を向上させることとで実現できる。またさらに、磁気抵抗素子として、通常の磁気抵抗素子ではなく、巨大磁気抵抗素子、もしくはトンネル磁気抵抗素子で構成することにより、さらに高精度な磁気−デジタル変換器を実現できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係る磁気−デジタル変換器の構成を示す回路図である。
【図２】本発明の実施の形態２に係る磁気−デジタル変換器の構成を示す回路図である。
【図３】本発明の実施の形態３に係る高精度型磁気−デジタル変換器の構成を示す回路図である。
【図４】本発明の実施の形態４に係る低歪み型磁気−デジタル変換器の構成を示す回路図である。
【図５】図４の低歪み型磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図６】本発明の実施の形態４の変形例に係る低歪み型磁気−デジタル変換器の構成を示す回路図である。
【図７】本発明の実施の形態５に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図８】本発明の実施の形態５の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図９】本発明の実施の形態６に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図１０】本発明の実施の形態６の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図１１】本発明の実施の形態７に係る磁気センサを用いた回転センサの構成を示す縦断面図である。
【図１２】本発明の実施の形態７の変形例に係る磁気センサを用いた回転センサの構成を示す縦断面図である。
【図１３】図１１及び図１２の磁気センサからの正回転出力信号５０ａを示す信号波形図である。
【図１４】図１１及び図１２の磁気センサからの逆回転出力信号５０ｂを示す信号波形図である。
【図１５】図１１及び図１２の磁気センサからの出力信号において正回転出力信号５０ａから逆回転出力信号５０ｂに変化したときの信号波形図である。
【図１６】本発明の実施の形態８に係る磁気センサを用いた回転センサの構成を示す縦断面図である。
【図１７】図１６の磁気センサを用いた回転センサの構成を示すブロック図である。
【図１８】図１７の磁気センサを用いた回転センサにおいて正回転時の各磁気センサ５１，５２からの各出力信号Ｓ５１，Ｓ５２を示す信号波形図である。
【図１９】図１７の磁気センサを用いた回転センサにおいて逆回転時の各磁気センサ５１，５２からの各出力信号Ｓ５１，Ｓ５２を示す信号波形図である。
【図２０】本発明の実施の形態９に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。
【図２１】本発明の実施の形態９の変形例に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。
【図２２】図２０及び図２１の磁気センサからの出力信号を示す信号波形図である。
【図２３】本発明の実施の形態１０に係る磁気センサを用いた回転角センサの構成を示す斜視図である。
【図２４】図２３の磁気センサを用いた回転センサの構成を示すブロック図である。
【図２５】図２４の回転センサにおける各磁気センサ７１，７２からの出力信号Ｓ７１，Ｓ７２を示す信号波形図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１８】
実施の形態１．
図１は本発明の実施の形態１に係る磁気−デジタル変換器の構成を示す回路図である。図１において、互いに直列に接続されかつ当該接続点が接地された磁気抵抗素子４１，４２にて構成される１対の磁気抵抗素子対３１からの２つの出力電流信号に対して１次のΔΣ変調器２０によりΔΣ変調を行った後、デジタルフィルタ６によりＰＤＭ（Pulse Density Modulation）変調信号（ΔΣ変調信号ともいう。）から必要な周波数帯域成分だけを抜き出し、最終的に必要な分解能のデジタル出力信号に変換して出力することを特徴としている。ここで、ΔΣ変調器２０は、積分キャパシタＣＬＰ１，ＣＬＮ１と、差動増幅器１と、量子化コンパレータ２と、１対の１ビットＤ／Ａ変換器３，４と、相補スイッチＳ１Ｐ〜Ｓ４Ｐ，Ｓ１Ｎ〜Ｓ４Ｎ及びサンプリングキャパシタＣ１Ｐ，Ｃ１Ｎからなるスイッチトキャパシタ回路５とを備えて構成される。
【００１９】
図１において、磁気変化を検出してそれを示す１対の信号を出力する磁気抵抗素子は４１，４２それぞれ磁気変化に応答して変化する抵抗値Ｒｖｐ１，Ｒｖｎ１を有し、磁気抵抗素子４１，４２はそれらの一方の端子で互いに接続されかつ接地される。磁気抵抗素子４１の非接地側の他方の端子は差動増幅器１の反転入力端子に接続され、磁気抵抗素子４２の他方の端子は差動増幅器１の非反転入力端子に接続される。差動増幅器１からの差動出力電圧信号は量子化コンパレータ２により所定の複数のしきい値電圧を用いて量子化された後、量子化後の差動デジタル信号（上記ＰＤＭ変調信号又はΔΣ変調信号である。）がデジタルフィルタ６に出力されるとともに、１対の１ビットＤ／Ａ変換器３，４を介してスイッチトキャパシタ回路５に出力される。スイッチトキャパシタ回路５は公知の通りスイッチトキャパシタ（スイッチドキャパシタフィルタともいう。）の処理を行うことにより等価的な抵抗を実現し、差動増幅器１とともにいわゆる積分器１１を構成する。ここで、スイッチ回路５は互いに反転関係を有する１対のクロック信号に応答して公知の通り動作し、スイッチＳ１Ｐ，Ｓ３Ｐ，Ｓ１Ｎ，Ｓ３Ｎがオフする一方、スイッチＳ２Ｐ，Ｓ４Ｐ，Ｓ２Ｎ，Ｓ４Ｎがオンする第１の期間において、１ビットＤ／Ａ変換器３，４からの各電圧信号の電荷がそれぞれキャパシタＣ１Ｐ，Ｃ１Ｎに充電された後、次いで、スイッチＳ１Ｐ，Ｓ３Ｐ，Ｓ１Ｎ，Ｓ３Ｎがオンする一方、スイッチＳ２Ｐ，Ｓ４Ｐ，Ｓ２Ｎ，Ｓ４Ｎがオフする第２の期間において、キャパシタＣ１Ｐ，Ｃ１Ｎに充電された電荷による各電流がそれぞれ差動増幅器１の非反転入力端子及び反転入力端子に流れて、磁気抵抗素子４１，４２からの各電流から減算される。デジタルフィルタ６は入力されるＰＤＭ変調信号から必要な周波数帯域成分だけを抜き出し、最終的に必要な分解能のデジタル出力信号（磁界の変化を示す）に変換して出力する。
【００２０】
上述の第１乃至第４の従来例に係るセンサインターフェイス回路では４個の磁気抵抗素子をブリッジ構成にし、ブリッジ構成からなる磁気センサからの出力電圧を用いて磁界変化のデジタル値を得ていた。これに対して、図１の回路では、１対の磁気抵抗素子４１，４２の他方の各端子はそれぞれ、差動増幅器１の反転入力端子及び非反転入力端子に接続されることにより、抵抗値変化を示す電流が当該差動増幅器１の仮想接地点Ｖｍｐ１・Ｖｍｎ１に入力される。
【００２１】
以上のように構成された磁気−デジタル変換器の回路の動作について以下に説明する。
【００２２】
図１の差動増幅器１の仮想接地点Ｖｍｐ１，Ｖｍｎ１（反転入力端子及び非反転入力端子）では、磁気抵抗素子４１，４２の抵抗値Ｒｖｐ１，Ｒｖｎ１の変化に応じて流れ込む電流が変化する。これらの抵抗値Ｒｖｐ１，Ｒｖｎ１の変化による電流の増加又は減少は、Ｄ／Ａ変換器３，４及びスイッチトキャパシタ回路５によって転送される電荷だけ減少されて、差動増幅器１の仮想接地点Ｖｍｐ１，Ｖｍｎ１の各電位は接地電圧（＝（Ｖｄｄ−Ｖｓｓ）／２）に戻される（ここで、Ｖｄｄは増幅器トランジスタのドレイン側の電源正電圧であり、Ｖｓｓはそのソース側の電源負電圧である）。このスイッチトキャパシタ回路５の動作に必要なＰＤＭ変調信号はコンパレータ２より量子化されてスイッチトキャパシタ回路５に入力される。この一連の回路の動作はノイズシェイピング動作を行うことになり、このＰＤＭ変調信号は磁気抵抗素子４１，４２の抵抗値Ｒｖｐ１，Ｒｖｎ１の変化を示している。このＰＤＭ変調信号にはその周波数成分のうち高域成分にノイズシェイピング動作で移動した量子化雑音があるため、デジタルフィルタ６でこれらの雑音を除去することで、磁気抵抗素子４１，４２の抵抗値Ｒｖｐ１，Ｒｖｎ１の変化に対応する所望の磁界変化を示す信号を取り出し、所望精度の磁界変化のデジタル値を得ることができる。
【００２３】
以上のように構成された磁気−デジタル変換器においては、磁気抵抗素子４１，４２以外に抵抗を用いず、相補スイッチＳ１Ｐ〜Ｓ４Ｐ，Ｓ１Ｎ〜Ｓ４ＮとサンプリングキャパシタＣ１Ｐ，Ｃ１Ｎを備えて構成されたスイッチドキャパシタ回路５により他のアナログ回路ブロックが構成されているため、アナログ回路ブロックのサイズが小さくできる。さらに、キャパシタは相対的な製造ばらつきが小さいので、従来技術に比較して高精度で磁界の変化を直接にデジタル値に変換することができる磁気−デジタル変換器（およびそれを用いて磁気センサ）を実現することができる。
【００２４】
以上の実施の形態において、図１のコンパレータ２と１対の１ビットＤ／Ａ変換器３，４との回路を用いて構成しているが、本発明はこれに限らず、例えば２ビット又は３ビットなどの数ビットのＡ／Ｄ変換器及びＤ／Ａ変換器との回路を用いて構成してもよい。その場合、磁気変化を検知するΔΣ変調器２０の磁気検出能力を高めることができるとともに、積分器１１を構成するスイッチドキャパシタ回路５の個数を増やさなくても高精度化することもできる。また、スイッチトキャパシタ回路５に供給するクロックの周波数を高くすることにより、オーバサンプリング比が大きくなり、磁界の変化をさらに高精度で測定することができる。
【００２５】
また、以上の実施の形態において、磁気抵抗素子４１，４２を用いているが、本発明はこれに限らず、巨大磁気抵抗素子（ＧＭＲ素子）もしくはトンネル磁気抵抗素子（ＴＭＲ素子）を用いてもよい。これにより、磁気変化の検出能力（より大きな磁気変化を検出する能力）を、磁気抵抗素子４１，４２を用いた場合に比較して高くすることができる。また、製造プロセスの都合上、ＣＭＯＳ−ＩＣの上に磁気抵抗膜を形成できない場合は、別途、別のチップに磁気抵抗膜を積層してＰＡＤを設け、ＣＭＯＳ−ＩＣとワイヤボンディングを介して接続してもよい。
【００２６】
実施の形態２．
図２は本発明の実施の形態２に係る磁気−デジタル変換器の構成を示す回路図である。実施の形態２に係る磁気−デジタル変換器は、図１の実施の形態１に係る磁気−デジタル変換器に比較して、スイッチトキャパシタ回路５に代えて、入力信号を減衰させる抵抗Ｒｆｐ，Ｒｆｎを備えたことを特徴とし、差動増幅器１とコンパレータ２と１対のＤ／Ａ変換器３，４と抵抗Ｒｆｐ，Ｒｆｎとを備えてΔΣ変調器２０Ａを構成している。ここで、Ｄ／Ａ変換器３からのアナログ信号電圧は抵抗Ｒｆｎを介して差動増幅器１の非反転入力端子に印加され、Ｄ／Ａ変換器４からのアナログ信号電圧は抵抗Ｒｆｐを介して差動増幅器１の反転入力端子に印加される。
【００２７】
以上のように構成された本実施の形態によれば、主要なアナログ回路ブロックである差動増幅器１及びコンパレータ２を１つずつ用いることになる。さらに、磁気抵抗素子４１，４２以外にフィードバック部分に一対の抵抗Ｒｆｐ，Ｒｆｎを用いているため、製造ばらつきによる測定精度に関しては実施の形態１より劣るが、相補スイッチＳ１Ｐ〜Ｓ４Ｐ・Ｓ１Ｎ〜Ｓ４ＮとサンプリングキャパシタＣ１Ｐ，Ｃ１Ｎを備えて構成されるスイッチトキャパシタ回路５により他のアナログ回路ブロックも構成されているため、アナログ回路ブロックのサイズが小さい、磁界の変化を直接にデジタル値に変換する磁気−デジタル変換器を実現することができる。なお、実施の形態１に係る磁気−デジタル変換器では、ΔΣ変調器２０のクロックが遅いと、スイッチトキャパシタ回路５を用いて磁気抵抗素子４１，４２の電流変化を制御できない可能性があったが、実施の形態２に係る磁気−デジタル変換器の回路では、抵抗Ｒｆｐ，Ｒｆｎを用いることで、実施の形態１に比較して低い動作クロックでも動作できる変換器となっている。
【００２８】
実施の形態３．
図３は本発明の実施の形態３に係る高精度型磁気−デジタル変換器の構成を示す回路図である。実施の形態３に係る磁気−デジタル変換器は、図１の実施の形態１に係る磁気−デジタル変換器に比較して、差動増幅器１とコンパレータ２との間に積分器１２をさらに備えたことを特徴とする。ここで、積分器１２は、
（ａ）差動増幅器１とコンパレータ２との間にそれぞれ設けられた、スイッチトキャパシタ回路５と同様の回路を有するスイッチトキャパシタ回路５ａ、及び、積分キャパシタＣＬＰ２，ＣＬＮ２と、差動増幅器１ａと、
（ｂ）Ｄ／Ａ変換器３，４と増幅器１ａとの間に設けられ、スイッチトキャパシタ回路５と同様の回路を有するスイッチトキャパシタ回路５ｃと
を備えて構成される。
ここで、積分器１１，１２と、コンパレータ２と、１対のＤ／Ａ変換器３，４とを備えてΔΣ変調器２０Ｂを構成している。
【００２９】
以上のように構成された本実施の形態によれば、主要なアナログ回路ブロックにおいて、２個の差動増幅器１，１ａと１個のコンパレータ２を備えて構成される。さらに、磁気抵抗素子４１，４２以外に抵抗を用いず、相補スイッチＳ１Ｐ〜Ｓ４Ｐ，Ｓ１Ｎ〜Ｓ４ＮとサンプリングキャパシタＣ１Ｐ，Ｃ１Ｎにより他のアナログ回路ブロックも構成されている。また、３個のスイッチドキャパシタ回路５，５ａ，５ｃを用いることにより２次のΔΣ変調器２０Ｂを構成することにより、ノイズシェイピング動作が向上して、高域に移動する量子化雑音が増えるため、２次ΔΣ変調器２０Ｂの構造を有する回路としてはアナログ回路ブロックが小さく、製造ばらつきに強く、高精度で磁界の変化を直接デジタル値に変換することができる磁気−デジタル変換器を実現することができる。
【００３０】
実施の形態４．
図４は本発明の実施の形態４に係る低歪み型磁気−デジタル変換器の構成を示す回路図であり、図５は図４の低歪み型磁気−デジタル変換器における磁気センサの配置を示す斜視図である。実施の形態４に係る磁気−デジタル変換器は、図３の実施の形態３に係る磁気−デジタル変換器に比較して、別の１対の磁気抵抗素子４３，４４からなる磁気抵抗素子対３２を備えたことを特徴とし、その非接地側の各他方の端子はそれぞれ差動増幅器１ａの反転入力端子及び非反転入力端子に接続される。ここで、スイッチトキャパシタ回路５ａ及び差動増幅器１ａとにより積分器１２を構成する。また、差動増幅器１，１ａとスイッチトキャパシタ回路５，５ａとコンパレータ２と１対のＤ／Ａ変換器３，４とを備えてΔΣ変調器２０Ｂを構成している。
【００３１】
図５において、半導体基板上に形成されたＣＭＯＳ−ＩＣ（ＣＭＯＳプロセスで製造された集積回路（ＩＣ）チップ又は集積半導体回路装置をいう。）１０のおもて表面上に、４個の磁気抵抗素子４１〜４４が所定の検出方向で磁界の変化を検出可能に並置されて形成されている。ここで、磁気抵抗素子４１は電極端子４１ａ，４１ｂを有し、磁気抵抗素子４２は電極端子４２ａ，４２ｂを有し、磁気抵抗素子４３は電極端子４３ａ，４３ｂを有し、磁気抵抗素子４４は電極端子４４ａ，４４ｂを有する。ここで、電極端子４１ｂは電極端子４２ａに接続されて接地され、電極端子４３ｂは電極端子４４ａに接続されて接地される。磁気抵抗素子４１は例えば電極端子４１ｂから電極端子４１ａに向う方向が磁界変化の検出方向であり、磁気抵抗素子４２は例えば電極端子４２ｂから電極端子４２ａに向う方向が磁界変化の検出方向であり、磁気抵抗素子４３は例えば電極端子４３ｂから電極端子４３ａに向う方向が磁界変化の検出方向であり、磁気抵抗素子４４は例えば電極端子４４ｂから電極端子４４ａに向う方向が磁界変化の検出方向である。そして、各磁気抵抗素子４１〜４４の各検出方向が所定の方向に互いに平行となるように、各磁気抵抗素子４１〜４４が並置して形成される。
【００３２】
図６は本発明の実施の形態４の変形例に係る低歪み型磁気−デジタル変換器の構成を示す回路図である。実施の形態４の変形例に係る磁気−デジタル変換器は、図４の実施の形態４に係る磁気−デジタル変換器に比較して、差動増幅器１ａとコンパレータ２との間に、別のスイッチトキャパシタ回路５ｂを備えるとともに、磁気抵抗素子４３，４４の非接地側の各他方の端子はそれぞれコンパレータ２の反転入力端子及び非反転入力端子に接続される。ここで、差動増幅器１，１ａとスイッチトキャパシタ回路５，５ａ，５ｂとコンパレータ２と１対のＤ／Ａ変換器３，４とを備えてΔΣ変調器２０Ｃを構成している。
【００３３】
以上のように構成された本実施の形態及びその変形例によれば、別の磁気抵抗素子４３，４４が接続された差動増幅器１ａ（実施の形態４）又はコンパレータ２（実施の形態４の変形例）より入力側の積分器１２では、磁気抵抗素子由来の信号が生じず量子化雑音のみが積分される。従って、実施の形態１及び２の作用効果に加えて、各積分器１１，１２の線形性が緩和されるだけでなく、磁気−デジタル変換器自体の線形性が向上し、信号対雑音比（以下、Ｓ／Ｎ比という。）も向上できる。
【００３４】
実施の形態５．
図７は本発明の実施の形態５に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図７において、半導体基板上に実施の形態１〜４のうちのいずれかの磁気−デジタル変換器が形成されてなるＣＭＯＳ−ＩＣ１０のおもて面上に磁気抵抗素子対３１が形成され（実施の形態４では、磁気抵抗素子対３２も形成される。）、磁気抵抗素子対３１の上部に磁石２２が配置され、磁石２２が上下方向６１で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【００３５】
図８は本発明の実施の形態５の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図８において、半導体基板上に実施の形態１〜４のうちのいずれかの磁気−デジタル変換器が形成されてなるＣＭＯＳ−ＩＣ１０のおもて面上に磁気抵抗素子対３１が形成され（実施の形態４では、磁気抵抗素子対３２も形成される。）、磁気抵抗素子対３１及びＣＭＯＳ−ＩＣ１０の下部に磁石２２が配置され、磁石２２が上下方向６２で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【００３６】
以上のように構成された実施の形態５及びその変形例によれば、磁気−デジタル変換器を搭載した上部もしくは下部の磁石２２と、ＣＭＯＳ−ＩＣ１０との間の距離と磁界（すなわちデジタル値）との関係を予め測定して当該関係を例えばテーブルメモリに記憶もしくは近似式で記憶することにより、磁気−デジタル変換器からのデジタル値に基づいて上下方向の距離を高精度でかつ低コストで測定できる。
【００３７】
実施の形態６．
図９は本発明の実施の形態６に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図９において、半導体基板上に実施の形態１〜４のうちのいずれかの磁気−デジタル変換器が形成されてなるＣＭＯＳ−ＩＣ１０のおもて面上に磁気抵抗素子対３１が形成され（実施の形態４では、磁気抵抗素子対３２も形成される。）、磁気抵抗素子対３１の上部に磁石２２が配置され、磁石２２が左右方向６３で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【００３８】
図１０は本発明の実施の形態６の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図１０において、半導体基板上に実施の形態１〜４のうちのいずれかの磁気−デジタル変換器が形成されてなるＣＭＯＳ−ＩＣ１０のおもて面上に磁気抵抗素子対３１が形成され（実施の形態４では、磁気抵抗素子対３２も形成される。）、磁気抵抗素子対３１及びＣＭＯＳ−ＩＣ１０の下部に磁石２２が配置され、磁石２２が左右方向６４で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【００３９】
以上のように構成された実施の形態６及びその変形例によれば、磁気−デジタル変換器を搭載したＣＭＯＳ−ＩＣ１０の上部もしくは下部の磁石２２と、ＣＭＯＳ−ＩＣ１０との間の距離と磁界（すなわちデジタル値）との関係を予め測定して当該関係を例えばテーブルメモリに記憶もしくは近似式で記憶することにより、磁気−デジタル変換器からのデジタル値に基づいて左右方向の距離を高精度でかつ低コストで測定できる。
【００４０】
実施の形態７．
図１１は本発明の実施の形態７に係る磁気センサを用いた回転センサの構成を示す縦断面図である。図１１において、磁気−デジタル変換器を搭載したＣＭＯＳ−ＩＣ１０の裏面に（少なくとも下部であればよい。）磁石２２が形成される一方、そのおもて面上に１対の磁気抵抗素子４１，４２にてなる磁気抵抗素子対３１が形成される。磁気抵抗素子対３１の上部に、車輪などの回転軸に取り付けられた強磁性体である例えば鉄などにてなる歯車２５（磁性体歯２５ａを有する）が磁気抵抗素子対３１と磁気的に結合可能であるように所定の間隔だけあけて配置されて、当該歯車２５がＣＭＯＳ−ＩＣ１０の平面に対して平行な回転軸を中心として回転する。このときの磁界の変化を磁気抵抗素子対３１を備えた磁気−デジタル変換器により検出して歯車２５の回転角度を検出し、回転角度に対応するデジタル信号を出力する。
【００４１】
図１２は本発明の実施の形態７の変形例に係る磁気センサを用いた回転センサの構成を示す縦断面図である。図１２において、磁気−デジタル変換器を搭載したＣＭＯＳ−ＩＣ１０のおもて面上に１対の磁気抵抗素子４１，４２にてなる磁気抵抗素子対３１が形成される。磁気抵抗素子対３１の上部に、車輪などの回転軸に取り付けられた強磁性体である例えば鉄などにてなる歯車２５が磁気抵抗素子対３１と磁気的に結合可能であるように所定の間隔だけあけて配置される。ここで、歯車２５の外周には例えば２２．５度などの所定の角度毎にＳ極又はＮ磁極の磁性体の磁極歯２６，２７が交互に設けられ、当該歯車２５がＣＭＯＳ−ＩＣ１０の平面に対して平行な回転軸を中心として回転する。このときの磁界の変化を磁気抵抗素子対３１を備えた磁気−デジタル変換器により検出して歯車２５の回転角度を検出し、回転角度に対応するデジタル信号を出力する。
【００４２】
次いで、実施の形態７とその変形例の動作について以下に説明する。
【００４３】
図１３は図１１及び図１２の磁気センサからの正回転出力信号５０ａを示す信号波形図である。歯車２５の回転が正回転である場合、磁気抵抗素子４１，４２に交互に歯車２５が近づくため、磁気センサの出力信号は、図１３に示すように正弦波状の波形となる。
【００４４】
図１４は図１１及び図１２の磁気センサからの逆回転出力信号５０ｂを示す信号波形図である。歯車２５が逆回転した場合は、図１４に示すように磁気センサの出力信号の位相が図１３の出力信号に比較して反転する。
【００４５】
図１５は図１１及び図１２の磁気センサからの出力信号において正回転出力信号５０ａから逆回転出力信号５０ｂに変化したときの信号波形図である。すなわち、歯車２５が正回転しているときに時刻ｔ１で逆回転が発生した場合、図１５に示すように、正弦波が途中で折り返したような波形となる。このように磁気センサは歯車の回転を検出することができる。このような構成によれば、低コストに高精度な回転センサを実現できる。
【００４６】
実施の形態８．
図１６は本発明の実施の形態８に係る磁気センサを用いた回転センサの構成を示す縦断面図である。図１６において、磁気−デジタル変換器を搭載したＣＭＯＳ−ＩＣ１０の裏面に磁石２２が形成される一方、そのおもて面上に、１対の磁気抵抗素子４１，４２にてなる磁気抵抗素子対３１を備えた磁気センサ５１と、別の１対の磁気抵抗素子４１Ａ，４２Ａにてなる磁気抵抗素子対３１Ａが左右方向で並置して形成される。磁気抵抗素子対３１，３１Ａの上部に、車輪などの回転軸に取り付けられた強磁性体である例えば鉄などにてなる歯車２５が磁気抵抗素子対３１，３１Ａと磁気的に結合可能であるように所定の間隔だけあけて配置されて、当該歯車２５が回転軸を中心として回転する。このときの磁界の変化を磁気抵抗素子対３１，３１Ａをそれぞれ備えた磁気センサ５１，５２により検出する。
【００４７】
図１７は図１６の磁気センサを用いた回転センサの構成を示すブロック図である。図１７において、歯車２５の位相を検知するために位相検知回路５３を備える。位相検知回路５３は、磁気センサ５１からの出力信号Ｓ５１と、磁気センサ５２からの出力信号Ｓ５２（互いに所定の位相差を有する。）とに基づいて、出力信号Ｓ５１を最大振幅値で正規化した後の信号値の逆正接値と、出力信号Ｓ５２を最大振幅値で正規化した後の信号値の逆正接値とを計算して、それらの差を計算することにより、各出力信号Ｓ５１とＳ５２の位相差として歯車２５の回転角度を計算できる。
【００４８】
図１８は図１７の磁気センサを用いた回転センサにおいて正回転時の各磁気センサ５１，５２からの各出力信号Ｓ５１，Ｓ５２を示す信号波形図であり、図１９は図１７の磁気センサを用いた回転センサにおいて逆回転時の各磁気センサ５１，５２からの各出力信号Ｓ５１，Ｓ５２を示す信号波形図である。図１８に示すように、正回転時は、磁気センサ５２からの出力信号Ｓ５２の波形より磁気センサ５１からの出力信号Ｓ５１の波形がより位相が進んでいるが、逆回転時では、図１９に示すように、磁気センサ５１からの出力信号Ｓ５１の波形より磁気センサ５２からの出力信号Ｓ５２の波形の位相が進んでいる。このように、２つの出力信号Ｓ５１，Ｓ５２の逆正接値を計算することで、２つの出力信号Ｓ５１，Ｓ５２の位相とともに、２つの位相に基づいて回転方向を検出することができる。すなわち、
（ａ）（出力信号Ｓ５１の位相（３６０度表示））−（出力信号Ｓ５２の位相（３６０度表示））≧０であれば正回転と判断する。
（ｂ）（出力信号Ｓ５１の位相（３６０度表示））−（出力信号Ｓ５２の位相（３６０度表示））＜０であれば正回転と判断する。
【００４９】
以上のように回転センサを構成することで、低コストに高精度な回転方向を検知できる回転センサを実現できる。
【００５０】
実施の形態９．
図２０は本発明の実施の形態９に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。図２０において、半導体基板上に実施の形態１〜４のうちのいずれかの磁気−デジタル変換器が形成されてなるＣＭＯＳ−ＩＣ１０のおもて面上に磁気抵抗素子対３１が形成され（実施の形態４では、磁気抵抗素子対３２も形成される。）、磁気抵抗素子対３１の上部に、長手方向の両端にそれぞれＮ極及びＳ極を有する磁石２２ｂが配置され、磁石２２ｂがＣＭＯＳ−ＩＣ１０の面に対して垂直な回転軸で矢印８１のごとく時計回り又は反時計回りで回転したとき、磁気抵抗素子対３１を含む磁気センサを備えた磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【００５１】
図２１は、本発明の実施の形態９の変形例に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。図２１において、半導体基板上に実施の形態１〜４のうちのいずれかの磁気−デジタル変換器が形成されてなるＣＭＯＳ−ＩＣ１０のおもて面上に磁気抵抗素子対３１が形成され（実施の形態４では、磁気抵抗素子対３２も形成される。）、磁気抵抗素子対３１及びＣＭＯＳ−ＩＣ１０の下部に、長手方向の両端にそれぞれＮ極及びＳ極を有する磁石２２ｂが配置され、磁石２２ｂがＣＭＯＳ−ＩＣ１０の面に対して垂直な回転軸で矢印８２のごとく時計回り又は反時計回りで回転したとき、磁気抵抗素子対３１を含む磁気センサを備えた磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【００５２】
図２２は図２０及び図２１の磁気センサからの出力信号を示す信号波形図である。例えば、磁気抵抗素子対３１の各磁気抵抗素子がＭＲ素子又はＧＭＲ素子である場合、波形に歪みが生じるが、ＴＭＲ素子を用いた場合、図２２に示すように、正弦波に近い波形が得られる。
【００５３】
以上のように構成された実施の形態９及びその変形例によれば、磁気−デジタル変換器を搭載したＣＭＯＳ−ＩＣ１０の上部もしくは下部の磁石２２ｂを回転したときのデジタル値と正弦値との関係を予め測定して当該関係を例えばテーブルメモリに記憶もしくは近似式で記憶することにより、磁気−デジタル変換器からのデジタル値に基づいて正弦値を高精度でかつ低コストで出力できる。
【００５４】
実施の形態１０．
図２３は本発明の実施の形態１０に係る磁気センサを用いた回転角センサの構成を示す斜視図である。図２３において、磁気−デジタル変換器を搭載したＣＭＯＳ−ＩＣ１０の裏面に（少なくとも下部であればよい。）磁石２２ｂが形成される一方、そのおもて面上に、それぞれ１対の磁気抵抗素子４１，４２にてなる磁気抵抗素子対３１，３１Ａが形成される。磁気抵抗素子対３１，３１Ａの各素子自体の磁化方向（例えば長手方向）を互いに直交するようにしておく。磁気抵抗素子対３１，３１Ａの上部に、車輪などの回転軸に取り付けられた磁石２２ｂが磁気抵抗素子対３１，３１Ａと磁気的に結合可能であるように所定の間隔だけあけて配置されて、磁石２２ｂがＣＭＯＳ−ＩＣ１０の平面に対して垂直な回転軸を中心として回転する。
【００５５】
図２４は図２３の磁気センサを用いた回転センサの構成を示すブロック図である。図２４から明らかなように、上記の磁界の変化を磁気抵抗素子対３１，３１Ａを備えた磁気センサの磁気−デジタル変換器により検出したとき、磁気センサ７１からのデジタル出力信号Ｓ７１は正弦値（ｓｉｎθ）で変化する一方、磁気センサ７２からのデジタル出力信号Ｓ７２は余弦値（ｃｏｓθ）で変化する。このとき、回転角検知回路７３は、入力されるデジタル出力信号Ｓ７１，７２に基づいて次式を用いて逆正接値を計算することにより回転角θを計算し、回転角θを示すデジタル信号を出力する。
【００５６】
θ＝ｔａｎ−１（ｓｉｎθ／ｃｏｓθ）      （１）
【００５７】
図２５は図２４の回転センサにおける各磁気センサ７１，７２からの出力信号Ｓ７１，Ｓ７２を示す信号波形図である。図２５から明らかなように、２つの磁気センサ７１，７２から正弦値（ｓｉｎθ）及び余弦値（ｃｏｓθ）をそれぞれ示すデジタル出力信号Ｓ７１，Ｓ７２が出力されている。ここで、磁気抵抗素子対３１，３１Ａの磁化方向が互いに直交しているときのみ、９０°の位相差が生じ、図２４の位相検知回路７３は２つの磁気センサ７１，７２からのデジタル出力信号Ｓ７１，Ｓ７２に基づいて磁石２２ｂの回転角θを算出することができる。
【００５８】
以上のように構成された実施の形態９及びその変形例によれば、磁気−デジタル変換器を搭載したＣＭＯＳ−ＩＣ１０の上部もしくは下部の磁石３１、３１ａと、ＣＭＯＳ−ＩＣ１０の出力値の逆正接値を計算することにより、磁気−デジタル変換器からのデジタル値に基づいた磁石２２ｂの回転角を高精度でかつ低コストで測定できる。
【産業上の利用可能性】
【００５９】
以上説明したように、本発明によれば、１対の磁気抵抗素子の各抵抗の変化を直接にデジタル信号に変換するために、デジタル信号処理を用いることにより、トランジスタ、抵抗及び容量の製造誤差、温度変化や電源ノイズの影響のない磁気−デジタル変換器を実現できる。また、従来例のように磁気抵抗素子をブリッジ構成にする必要がないため、磁気抵抗素子自身の消費電力も低減できる。さらに、磁気抵抗素子の出力信号の精度を向上させるには、このΔΣ変調手段のクロックの周波数を向上させることとで実現できる。またさらに、磁気抵抗素子として、通常の磁気抵抗素子ではなく、巨大磁気抵抗素子、もしくはトンネル磁気抵抗素子で構成することにより、さらに高精度な磁気−デジタル変換器を実現できる。
【符号の説明】
【００６０】
１，１ａ  差動増幅器、２  コンパレータ、３，４  Ｄ／Ａ変換器、５，５ａ，５ｃ  スイッチドキャパシタ回路、６  デジタルフィルタ、１０  ＣＭＯＳ−ＩＣ、１１，１２  積分器、２０，２０Ａ，２０Ｂ，２０Ｃ  ΔΣ変調器、２１  磁気抵抗膜、２２，２２ｂ  磁石、２５  歯車、２５ａ  磁性体歯、２６，２７  磁極歯、３１，３２，３１Ａ  磁気抵抗素子対、４１，４２，４３，４４，４１Ａ，４２Ａ  磁気抵抗素子、４１ａ，４１ｂ，４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂ  電極端子、５１，５２，７１，７２  磁気センサ、５３  位相検知回路、７３  回転角検知回路、Ｃ１Ｐ，Ｃ１Ｎ，ＣＬＰ１，ＣＬＮ１，ＣＬＰ２，ＣＬＮ２  キャパシタ、Ｒｆｎ，Ｒｆｐ  抵抗、Ｓ１Ｐ〜Ｓ４Ｐ，Ｓ１Ｎ〜Ｓ４Ｎ  スイッチ。
【図１】
0005656728.tif 000002
【図２】
0005656728.tif 000003
【図３】
0005656728.tif 000004
【図４】
0005656728.tif 000005
【図５】
0005656728.tif 000006
【図６】
0005656728.tif 000007
【図７】
0005656728.tif 000008
【図８】
0005656728.tif 000009
【図９】
0005656728.tif 000010
【図１０】
0005656728.tif 000011
【図１１】
0005656728.tif 000012
【図１２】
0005656728.tif 000013
【図１３】
0005656728.tif 000014
【図１４】
0005656728.tif 000015
【図１５】
0005656728.tif 000016
【図１６】
0005656728.tif 000017
【図１７】
0005656728.tif 000018
【図１８】
0005656728.tif 000019
【図１９】
0005656728.tif 000020
【図２０】
0005656728.tif 000021
【図２１】
0005656728.tif 000022
【図２２】
0005656728.tif 000023
【図２３】
0005656728.tif 000024
【図２４】
0005656728.tif 000025
【図２５】
0005656728.tif 000026