(57)【特許請求の範囲】
【請求項１】
複数のセンサ容量それぞれの容量値を電圧に変換する容量電圧変換回路であって、
それぞれが前記センサ容量ごとに設けられ、対応するセンサ容量の容量値に応じた検出電流を生成する、複数の容量電流変換回路と、
前記複数の容量電流変換回路により生成される検出電流を平均化し、平均電流を生成する電流平均化回路と、
それぞれが前記センサ容量ごとに設けられ、対応する検出電流と前記平均電流との差分電流を電圧に変換する、複数の電流電圧変換回路と、
を備え、
前記容量電流変換回路は、
対応するセンサ容量の電荷を初期化するリセットスイッチと、
対応するセンサ容量と固定電圧端子の間に設けられた、ＭＯＳＦＥＴである第１トランジスタと、
前記第１トランジスタとカレントミラー回路を形成するように接続された第２トランジスタと、
前記第１トランジスタによる対応するセンサ容量の充電のオン、オフを切りかえるためのセンススイッチと、
を含み、前記第２トランジスタに流れる電流を、対応するセンサ容量の容量値に応じた検出電流として出力することを特徴とする容量電圧変換回路。
【請求項２】
前記センススイッチは、対応するセンサ容量と前記固定電圧端子の間に、前記第１トランジスタと直列に設けられることを特徴とする請求項１に記載の容量電圧変換回路。
【請求項３】
前記電流平均化回路は、
それぞれが前記センサ容量ごとに、対応する検出電流に応じた電流の経路上に設けられ、それぞれの制御端子が共通に接続されている、複数の第３トランジスタと、
それぞれが前記センサ容量ごとに設けられ、対応する前記第３トランジスタとカレントミラー回路を形成するように接続された、複数の第４トランジスタと、
を含み、各第４トランジスタに流れる電流を、前記平均電流として出力することを特徴とする請求項１または２に記載の容量電圧変換回路。
【請求項４】
前記電流平均化回路は、
それぞれが前記センサ容量ごとに設けられ、対応する第１トランジスタとカレントミラー回路を形成するように接続された、複数の第５トランジスタをさらに含み、
各第３トランジスタは、対応する第５トランジスタの経路上に設けられることを特徴とする請求項３に記載の容量電圧変換回路。
【請求項５】
前記電流電圧変換回路は、その一端の電位が固定され、前記差分電流によって充放電される積分用キャパシタを含むことを特徴とする請求項１から４のいずれかに記載の容量電圧変換回路。
【請求項６】
前記電流電圧変換回路は、
その一端が対応する前記積分用キャパシタと接続され、その他端に基準電圧が印加された初期化スイッチを含むことを特徴とする請求項５に記載の容量電圧変換回路。
【請求項７】
スタンバイモードにおいて、前記平均電流にもとづき、ユーザが複数のセンサ容量の少なくともひとつに接触したか否かが判定されることを特徴とする請求項１から６のいずれかに記載の容量電圧変換回路。
【請求項８】
基準容量と、
前記容量電流変換回路と同様に構成され、前記基準容量の容量値に応じた基準電流を生成する第２容量電流変換回路と、
前記電流電圧変換回路と同様に構成され、前記基準電流と前記平均電流との差分電流を電圧に変換する、第２電流電圧変換回路と、
をさらに備え、
前記電流平均化回路は、前記複数の容量電流変換回路により生成される検出電流に加えて、前記基準電流を平均化することにより、前記平均電流を生成することを特徴とする請求項１から７のいずれかに記載の容量電圧変換回路。
【請求項９】
スタンバイモードにおいて、前記第２電流電圧変換回路の出力電圧にもとづき、ユーザが複数のセンサ容量の少なくともひとつに接触したか否かが判定されることを特徴とする請求項８に記載の容量電圧変換回路。
【請求項１０】
前記複数の電流電圧変換回路の出力電圧と、前記第２電流電圧変換回路の出力電圧を受け、ひとつを選択するマルチプレクサと、
前記マルチプレクサにより選択された電圧を、デジタル値に変換するＡ／Ｄコンバータと、
をさらに備え、
前記マルチプレクサは、前記スタンバイモードにおいて、前記第２電流電圧変換回路の出力のみを選択することを特徴とする請求項９に記載の容量電圧変換回路。
【請求項１１】
前記複数の電流電圧変換回路は、前記スタンバイモードにおいて停止することを特徴とする請求項１０に記載の容量電圧変換回路。
【請求項１２】
前記基準容量は、可変に構成されることを特徴とする請求項８から１１のいずれかに記載の容量電圧変換回路。
【請求項１３】
複数のセンサ容量それぞれの容量値を電圧に変換する容量電圧変換回路であって、
それぞれが前記センサ容量ごとに設けられ、対応するセンサ容量の電荷を初期化する複数のリセットスイッチと、
それぞれが前記センサ容量ごとに設けられ、それぞれの一端の電位が固定される、複数の積分用キャパシタと、
前記複数の積分用キャパシタそれぞれの電圧を初期化する初期化回路と、
それぞれが前記センサ容量ごとに設けられた複数のカレントミラー回路であって、それぞれの入力側の第１トランジスタが、対応するセンサ容量と接続され、それぞれの出力側の第２トランジスタに流れる電流を、対応する積分用キャパシタに第１の向きで供給する、複数のカレントミラー回路と、
前記複数のセンサ容量それぞれに流れる検出電流の平均電流を生成し、当該平均電流を前記複数の積分用キャパシタそれぞれに第２の向きで供給する電流平均化回路と、
を備えることを特徴とする容量電圧変換回路。
【請求項１４】
前記電流平均化回路は、
それぞれが前記センサ容量ごとに設けられ、対応するカレントミラー回路の前記第１トランジスタとカレントミラー回路を形成するように接続された、複数の第５トランジスタと、
それぞれが対応する第５トランジスタそれぞれの経路上に設けられた、複数の第３トランジスタと、
それぞれが対応する第３トランジスタとカレントミラー回路を形成するように接続された、複数の第４トランジスタと、
を含み、各第４トランジスタに流れる前記平均電流を、対応する積分用キャパシタに供給することを特徴とする請求項１３に記載の容量電圧変換回路。
【請求項１５】
前記初期化回路は、
それぞれの一端が対応する前記積分用キャパシタと接続され、それぞれの他端に基準電圧が印加された、複数の初期化スイッチを含むことを特徴とする請求項１３または１４に記載の容量電圧変換回路。
【請求項１６】
スタンバイモードにおいて、前記平均電流にもとづき、ユーザが複数のセンサ容量の少なくともひとつに接触したか否かが判定されることを特徴とする請求項１３から１５のいずれかに記載の容量電圧変換回路。
【請求項１７】
基準容量と、
前記基準容量の電荷を初期化する第２リセットスイッチと、
前記基準容量に対して設けられ、その一端の電位が固定される、第２積分用キャパシタと、
前記第２積分用キャパシタの電圧を初期化する第２初期化回路と、
その入力側の第１トランジスタが、前記基準容量と接続され、その出力側の第２トランジスタに流れる電流を、前記第２積分用キャパシタに第１の向きで供給する、第２カレントミラー回路と、
をさらに備え、
前記電流平均化回路は、前記複数のセンサ容量それぞれに流れる検出電流に加えて、前記基準容量に流れる基準電流を平均化することにより前記平均電流を生成し、当該平均電流を前記複数の積分用キャパシタおよび前記第２積分用キャパシタそれぞれに第２の向きで供給するよう構成されることを特徴とする請求項１３から１６のいずれかに記載の容量電圧変換回路。
【請求項１８】
スタンバイモードにおいて、前記第２積分用キャパシタの電圧にもとづき、ユーザが複数のセンサ容量の少なくともひとつに接触したか否かが判定されることを特徴とする請求項１７に記載の容量電圧変換回路。
【請求項１９】
前記複数の積分用キャパシタの電圧と、前記第２積分用キャパシタの電圧を受け、ひとつを選択するマルチプレクサと、
前記マルチプレクサにより選択された電圧を、デジタル値に変換するＡ／Ｄコンバータと、
をさらに備え、
前記マルチプレクサは、前記スタンバイモードにおいて、前記第２積分用キャパシタの電圧のみを選択することを特徴とする請求項１８に記載の容量電圧変換回路。
【請求項２０】
前記基準容量は、可変に構成されることを特徴とする請求項１７から１９のいずれかに記載の容量電圧変換回路。
【請求項２１】
複数のセンサ容量それぞれの容量値を電圧に変換する容量電圧変換回路であって、
それぞれが前記センサ容量ごとに設けられ、それぞれの一端の電位が固定されている、複数の積分用キャパシタと、
それぞれが前記センサ容量ごとに設けられ、それぞれが対応するセンサ容量と並列に接続された、複数のリセットスイッチと、
それぞれが前記センサ容量ごとに設けられ、それぞれの一端が対応するセンサ容量と接続される、複数のセンススイッチと、
それぞれが前記センサ容量ごとに設けられ、それぞれが対応するセンススイッチの経路上に設けられる、複数のＭＯＳＦＥＴである第１トランジスタと、
それぞれが前記センサ容量ごとに設けられ、それぞれのゲートが対応する第１トランジスタのゲートと接続され、それぞれのドレインが対応する積分用キャパシタと接続される、複数のＭＯＳＦＥＴである第２トランジスタと、
それぞれが前記センサ容量ごとに設けられ、それぞれのゲートが対応する第１トランジスタのゲートと接続される複数のＭＯＳＦＥＴである第５トランジスタと、
それぞれが前記センサ容量ごとに設けられ、それぞれが対応する第５トランジスタの経路上に設けられた、複数の第３トランジスタと、
それぞれが前記センサ容量ごとに設けられ、それぞれが対応する第３トランジスタとカレントミラー回路を形成するように接続され、それぞれのドレインが対応する積分用キャパシタに接続される、複数の第４トランジスタと、
を備えることを特徴とする容量電圧変換回路。
【請求項２２】
基準容量と、
前記基準容量に対して設けられ、その一端の電位が固定される、第２積分用キャパシタと、
前記基準容量と並列に接続された第２リセットスイッチと、
その一端が前記基準容量と接続される第２センススイッチと、
前記第２センススイッチの経路上に設けられる、ＭＯＳＦＥＴである第６トランジスタと、
そのゲートが前記第６トランジスタのゲートと接続され、それぞれのドレインが前記第２積分用キャパシタと接続される、ＭＯＳＦＥＴである第７トランジスタと、
そのゲートが前記第６トランジスタのゲートと接続されるＭＯＳＦＥＴである第１０トランジスタと、
前記第１０トランジスタの経路上に設けられた第８トランジスタと、
前記第８トランジスタとカレントミラー回路を形成するように接続され、そのドレインが前記第２積分用キャパシタに接続される、第９トランジスタと、
をさらに備えることを特徴とする請求項２１に記載の容量電圧変換回路。
【請求項２３】
スタンバイモードにおいて、前記第２積分用キャパシタの電圧にもとづき、ユーザが複数のセンサ容量の少なくともひとつに接触したか否かが判定されることを特徴とする請求項２２に記載の容量電圧変換回路。
【請求項２４】
前記複数の積分用キャパシタの電圧と、前記第２積分用キャパシタの電圧を受け、ひとつを選択するマルチプレクサと、
前記マルチプレクサにより選択された電圧を、デジタル値に変換するＡ／Ｄコンバータと、
をさらに備え、
前記マルチプレクサは、前記スタンバイモードにおいて、前記第２積分用キャパシタの電圧のみを選択することを特徴とする請求項２３に記載の容量電圧変換回路。
【請求項２５】
前記基準容量は、可変に構成されることを特徴とする請求項２２から２４のいずれかに記載の容量電圧変換回路。
【請求項２６】
それぞれが前記センサ容量ごとに設けられ、それぞれが対応するセンサ容量が接続されるノードに所定の期間、所定の電流を供給する、複数のオフセットキャンセル回路をさらに備えることを特徴とする請求項１から２５のいずれかに記載の容量電圧変換回路。
【請求項２７】
前記オフセットキャンセル回路は、
所定の基準電流を生成する電流源と、
前記基準電流をコピーし、前記ノードに供給するカレントミラー回路と、
前記カレントミラー回路の出力電流の経路上に設けられ、前記所定の期間オンするキャンセル用スイッチと、
を含むことを特徴とする請求項２６に記載の容量電圧変換回路。
【請求項２８】
ひとつの半導体集積回路上に一体集積化されたことを特徴とする請求項１から２７のいずれかに記載の容量電圧変換回路。
【請求項２９】
複数のセンサ容量と、
前記複数のセンサ容量それぞれの容量値を電圧に変換する、請求項１から２８のいずれかに記載の容量電圧変換回路と、
を備えることを特徴とする入力装置。
【請求項３０】
前記複数のセンサ容量は、実質的にマトリクス状に配置されることを特徴とする請求項２９に記載の入力装置。
【請求項３１】
請求項２９または３０に記載の入力装置を備えることを特徴とする電子機器。
【請求項３２】
複数のセンサ容量それぞれの容量値を電圧に変換する方法であって、
各センサ容量の電荷を初期化するステップと、
各センサ容量に対して、それぞれの電圧が所定レベルに達するまで第１電流を供給するステップと、
各センサ容量ごとに設けられた積分用容量に、対応する第１電流に応じた第２電流を第１の方向で供給するとともに、各積分用容量に、複数の第２電流の平均電流を第２の方向で供給するステップと、
各積分用容量に生ずる電圧を、対応する容量に応じた検出電圧とするステップと、
を備えることを特徴とする方法。
【請求項３３】
スタンバイモードにおいて、前記複数の第２電流の平均電流にもとづいて、ユーザが複数のセンサ容量の少なくともひとつに接触したか否かを判定するステップをさらに備えることを特徴とする請求項３２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量の測定に用いられる容量電圧変換回路に関する。
【背景技術】
【０００２】
近年のコンピュータや携帯電話端末、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）などの電子機器は、指を接触あるいは近接することによって電子機器を操作するための入力装置を備えるものが主流となっている。こうした入力装置としては、ジョイスティック、タッチパッドなどが知られている。
【０００３】
こうしたセンサとして、静電容量を利用した静電容量センサが知られている。静電容量センサは、センサ電極を含む。ユーザがセンサ電極に近接、接触すると、センサ電極が形成する静電容量（以下、単に容量ともいう）が変化する。この容量変化を容量電圧変換回路を用いて電気信号に変換することにより、ユーザによる接触の有無を判定する。
【０００４】
タッチパネルは、複数のセンサ電極によって構成される。Ｘ−Ｙマトリクス型のタッチパネルは、マトリクスの行ごとに設けられた行センサ電極と、列ごとに設けられた列センサ電極を含む。複数のセンサ電極それぞれの容量変化を検出することにより、ユーザが接触した座標を特定することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３２５８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の容量検出回路は、複数のセンサ電極の容量を、時分割的に検出するのが一般的であった。たとえば上述のＸ−Ｙマトリクス型のタッチパネルでは、複数の列センサ電極それぞれの容量を順に検出し、複数の行センサ電極それぞれの容量を順に検出していた。この手法では、各センサ電極ごとに、容量検出のタイミングが異なっているため、センサ電極ごとに異なるノイズの影響を受けるという問題があった。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、複数のセンサ電極の容量を同時に検出可能な容量電圧変換回路の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、複数のセンサ容量それぞれの容量値を電圧に変換する容量電圧変換回路に関する。容量電圧変換回路は、それぞれがセンサ容量ごとに設けられ、対応するセンサ容量の容量値に応じた検出電流を生成する、複数の容量電流変換回路と、複数の容量電流変換回路により生成される検出電流を平均化し、平均電流を生成する電流平均化回路と、それぞれがセンサ容量ごとに設けられ、対応する検出電流と平均電流との差分電流を電圧に変換する、複数の電流電圧変換回路と、を備える。
【０００９】
この態様において、各検出電流は、対応するセンサ容量の容量値に応じており、平均電流は、複数のセンサ容量の容量値の平均値に応じている。したがって、各チャンネルの電流電圧変換回路により生成される電圧は、各チャンネルのセンサ容量とすべてのチャンネルの平均容量との差を示す。この構成によれば、複数のセンサ容量の容量値を同時に検出できる。
【００１０】
本発明の別の態様もまた、容量電圧変換回路である。この容量電圧変換回路は、それぞれがセンサ容量ごとに設けられ、対応するセンサ容量の電荷を初期化する複数のリセットスイッチと、それぞれがセンサ容量ごとに設けられ、それぞれの一端の電位が固定される、複数の積分用キャパシタと、複数の積分用キャパシタそれぞれの電圧を初期化する初期化回路と、それぞれがセンサ容量ごとに設けられた複数のカレントミラー回路であって、それぞれの入力側の第１トランジスタが、対応するセンサ容量と接続され、それぞれの出力側の第２トランジスタに流れる電流を、対応する積分用キャパシタに第１の向きで供給する、複数のカレントミラー回路と、複数のセンサ容量それぞれに流れる検出電流の平均電流を生成し、当該平均電流を複数の積分用キャパシタそれぞれに第２の向きで供給する電流平均化回路と、を備える。
【００１１】
この態様によると、各チャンネルにおいて、積分用キャパシタを、そのチャンネルの検出電流で充電（または放電）し、平均電流によって放電（または充電）することにより、複数のセンサ容量の容量値を同時に検出できる。
【００１２】
本発明のさらに別の態様もまた、容量電圧変換回路である。この容量電圧変換回路は、それぞれがセンサ容量ごとに設けられ、それぞれの一端の電位が固定されている、複数の積分用キャパシタと、それぞれがセンサ容量ごとに設けられ、それぞれが対応するセンサ容量と並列に接続された、複数のリセットスイッチと、それぞれがセンサ容量ごとに設けられ、それぞれの一端が対応するセンサ容量と接続される、複数のセンススイッチと、それぞれがセンサ容量ごとに設けられ、それぞれが対応するセンススイッチの経路上に設けられる、複数のＭＯＳＦＥＴである第１トランジスタと、それぞれがセンサ容量ごとに設けられ、それぞれのゲートが対応する第１トランジスタのゲートと接続され、それぞれのドレインが対応する積分用キャパシタと接続される、複数のＭＯＳＦＥＴである第２トランジスタと、それぞれがセンサ容量ごとに設けられ、それぞれのゲートが対応する第１トランジスタのゲートと接続される複数のＭＯＳＦＥＴである第５トランジスタと、それぞれがセンサ容量ごとに設けられ、それぞれが対応する第５トランジスタの経路上に設けられた、複数の第３トランジスタと、それぞれがセンサ容量ごとに設けられ、それぞれが対応する第３トランジスタとカレントミラー回路を形成するように接続され、それぞれのドレインが対応する積分用キャパシタに接続される、複数の第４トランジスタと、を備える。
【００１３】
この態様によると、複数のセンサ容量の容量値を同時に検出できる。
【００１４】
本発明のさらに別の態様は、入力装置である。この入力装置は、複数のセンサ容量と、複数のセンサ容量それぞれの容量値を電圧に変換する、上述のいずれかの態様の容量電圧変換回路と、を備える。複数のセンサ容量は、実質的にマトリクス状に配置されてもよい。
【００１５】
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明に係る容量電圧変換回路によれば、複数のセンサ容量の容量値を同時に検出できる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態に係る入力装置を備える電子機器の構成を示す図である。
【図２】実施の形態に係る制御ＩＣの構成を示すブロック図である。
【図３】制御ＩＣの具体的な構成例を示す回路図である。
【図４】実施の形態に係る制御ＩＣの動作を示す波形図である。
【図５】制御ＩＣの第１の変形例を示す回路図である。
【図６】図５の制御ＩＣの動作を示す波形図である。
【図７】第２の変形例に係る制御ＩＣ４ａの構成を示すブロック図である。
【図８】図７の制御ＩＣの具体的な構成例を示す回路図である。
【図９】図８の制御ＩＣの、スタンバイモードの動作を示す波形図である。
【発明を実施するための形態】
【００１８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１９】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２０】
図１は、実施の形態に係る入力装置２を備える電子機器１の構成を示す図である。電子機器１は、入力装置２に加えて、ＤＳＰ（Digital Signal Processor）６およびＬＣＤ（Liquid Crystal Display）７を備える。入力装置２は、タッチパネル３および制御ＩＣ４を備える。タッチパネル３は、規則的に配置された複数のセンサ容量Ｃｓ１〜ｎを含む。複数のセンサ容量Ｃｓ１〜ｎは、実質的にマトリクス状に配置される。制御ＩＣ４は、複数のセンサ容量Ｃｓ１〜ｎそれぞれと接続され、それぞれの容量値を検出し、それぞれの容量値を示すデータをＤＳＰ６に出力する。
【００２１】
電子機器１のユーザが、指５あるいはペンなどでタッチパネル３に接触すると、接触した座標のセンサ容量Ｃｓの容量値が変化する。ＤＳＰ６は、複数のセンサ容量Ｃｓの容量値にもとづき、ユーザが接触した座標を検出する。たとえばタッチパネル３は、ＬＣＤ７の表面に設けられてもよいし、別の箇所に設けられてもよい。
【００２２】
以上が電子機器１の全体の構成である。続いて入力装置２について詳細に説明する。
【００２３】
図２は、実施の形態に係る制御ＩＣ４の構成を示すブロック図である。制御ＩＣ４は、Ｃ／Ｖ変換回路１００、マルチプレクサ４０、Ａ／Ｄコンバータ５０を備え、ひとつの半導体基板上に集積化されている。ＤＳＰ６の機能の一部も、制御ＩＣ４に内蔵されてもよい。
【００２４】
Ｃ／Ｖ変換回路１００は、複数のセンサ容量Ｃｓ１〜ｎそれぞれの容量値を、それぞれに応じた検出電圧に変換する。後述のように、センサ容量Ｃｓごとの検出電圧は、同時に生成され、ホールドされる。バッファＢＵＦ１〜ＢＵＦｎは、検出電圧Ｖｓ１〜ｎを受け、マルチプレクサ４０に出力する。マルチプレクサ４０は、時分割で複数の検出電圧Ｖｓ１〜ｎを順に選択していく。Ａ／Ｄコンバータ５０は、マルチプレクサ４０により選択された検出電圧Ｖｓを順にデジタル値ＤＯＵＴに変換する。
【００２５】
Ｃ／Ｖ変換回路１００は、複数のセンサ容量Ｃｓ１〜ｎそれぞれの容量値を、検出電圧Ｖｓ１〜ｎに変換する。Ｃ／Ｖ変換回路１００は、複数のＣ／Ｉ変換回路１０１〜ｎ、電流平均化回路２０、複数のＩ／Ｖ変換回路３０１〜ｎを備える。
【００２６】
Ｃ／Ｉ変換回路１０１〜ｎはそれぞれ、センサ容量Ｃｓ１〜ｎごとに設けられる。Ｃ／Ｉ変換回路１０ｉ（１≦ｉ≦ｎ）は、対応するセンサ容量Ｃｓｉの容量値に応じた検出電流Ｉｓｉを生成し、対応するＩ／Ｖ変換回路３０ｉおよび電流平均化回路２０へと出力する。
【００２７】
電流平均化回路２０は、複数のＣ／Ｉ変換回路１０１〜ｎにより生成される検出電流Ｉｓ１〜ｎを平均化する。平均化された検出電流（以下、平均電流ともいう）ＩＡＶＥは、複数のＩ／Ｖ変換回路３０１〜ｎそれぞれへと供給される。
ＩＡＶＥ＝Σｉ＝１：ｎＩｓｉ／ｎ    …（１）
【００２８】
複数のＩ／Ｖ変換回路３０１〜ｎはそれぞれ、センサ容量Ｃｓ１〜ｎごとに設けられる。Ｉ／Ｖ変換回路３０ｉは、対応する検出電流Ｉｓｉと、検出電流ＩＡＶＥとの差分電流ＩＤＩＦＦｉ（＝Ｉｓｉ−ＩＡＶＥ）を電圧に変換し、検出電圧Ｖｓｉとして出力する。
【００２９】
図３は、制御ＩＣ４の具体的な構成例を示す回路図である。図３には、センサ容量Ｃｓ１、２に対応する部分のみが示される。
【００３０】
Ｃ／Ｉ変換回路１０ｉは、リセットスイッチＳＷ１、センススイッチＳＷ２、第１トランジスタＭ１、第２トランジスタＭ２を備える。
リセットスイッチＳＷ１は、対応するセンサ容量Ｃｓの電荷を初期化するために設けられる。たとえばリセットスイッチＳＷ１は、センサ容量Ｃｓと並列に設けられる。リセットスイッチＳＷ１がオンすると、センサ容量Ｃｓの電荷が放電されて初期化される。つまりセンサ容量Ｃｓの両端間の電位差はゼロとなる。たとえばリセットスイッチＳＷ１はＮチャンネルＭＯＳＦＥＴを含み、そのゲートに入力されるリセット信号ＲＳＴがアサート（ハイレベル）されるとオンする。
【００３１】
センススイッチＳＷ２および第１トランジスタＭ１は、センサ容量Ｃｓと固定電圧端子（ここでは電源端子）の間に順に直列に設けられる。センススイッチＳＷ２は、ＰチャンネルＭＯＳＦＥＴであり、そのゲートに入力されるセンス信号ＥＶＡＬＢがアサート（ローレベル）されるとオンする。
【００３２】
第１トランジスタＭ１は、ＰチャンネルＭＯＳＦＥＴである。具体的にはそのドレインがセンススイッチＳＷ２を介してセンサ容量Ｃｓと接続され、そのソースは電源端子と接続される。また、第１トランジスタＭ１のゲートドレイン間は結線される。第１トランジスタＭ１には、対応するセンサ容量Ｃｓｉの容量値に応じた充電電流ＩＣＨＧｉが流れる。
【００３３】
第２トランジスタＭ２は、第１トランジスタＭ１と同型のＰチャンネルＭＯＳＦＥＴであり、第１トランジスタＭ１とカレントミラー回路を形成するように接続される。具体的には、第２トランジスタＭ２のゲートは第１トランジスタＭ１のゲートと接続され、そのソースは電源端子と接続される。第２トランジスタＭ２には、対応するセンサ容量Ｃｓの容量値に応じた検出電流Ｉｓが流れる。トランジスタＭ１とＭ２のミラー比（サイズ比）をＫ１とするとき、検出電流Ｉｓｉは式（２）で与えられる。
Ｉｓｉ＝ＩＣＨＧｉ×Ｋ１    …（２）
【００３４】
第１トランジスタＭ１および第２トランジスタＭ２が構成するカレントミラー回路は、第２トランジスタＭ２に流れる検出電流Ｉｓｉを、対応する積分用キャパシタＣＩＮＴｉに、第１の向き（図３では充電する向き）で供給する。
【００３５】
電流平均化回路２０は、複数の第３トランジスタＭ３、複数の第４トランジスタＭ４、複数の第５トランジスタＭ５を含む。
複数の第５トランジスタＭ５はそれぞれ、センサ容量Ｃｓごとに設けられる。第５トランジスタＭ５は、第１トランジスタＭ１と同型のＭＯＳＦＥＴであり、対応する第１トランジスタＭ１とカレントミラー回路を形成するように接続され、対応する検出電流Ｉｓに応じた電流Ｉｓ’を生成する。
【００３６】
複数の第３トランジスタＭ３はそれぞれ容量センサＣｓごとに、対応する検出電流Ｉｓに応じた電流Ｉｓ’の経路上に設けられる。複数の第３トランジスタＭ３の制御端子（ゲート）は共通に接続される。具体的には、第３トランジスタＭ３のソースは接地され、そのドレインは対応する第５トランジスタＭ５のドレインと接続される。
【００３７】
複数の第４トランジスタＭ４はそれぞれ、センサ容量Ｃｓごとに設けられる。第４トランジスタＭ４は、対応する第３トランジスタＭ３とカレントミラー回路を形成するように接続される。全チャンネルの第３トランジスタＭ３と第４トランジスタＭ４のサイズは等しい。各第４トランジスタＭ４に流れる電流は、平均化された検出電流ＩＡＶＥとして、対応するＩ／Ｖ変換回路３０へと供給される。具体的には、電流平均化回路２０は、平均電流ＩＡＶＥをそれぞれ、積分用キャパシタＣＩＮＴそれぞれに、第２の向き（図３では放電する向き）で供給する。
【００３８】
Ｉ／Ｖ変換回路３０はそれぞれ、積分用キャパシタＣＩＮＴおよび初期化スイッチＳＷ３を含む。積分用キャパシタＣＩＮＴの一端は接地され、その電位が固定される。積分用キャパシタＣＩＮＴiには、対応する検出電流Ｉｓｉが第１の向き（充電）で供給され、平均電流ＩＡＶＥが第２の向き（放電）で供給される。その結果、積分用キャパシタＣＩＮＴｉは、差分電流ＩＤＩＦＦｉ（＝Ｉｓｉ−ＩＡＶＥ）によって充放電される。
【００３９】
初期化スイッチＳＷ３ｉは、検出に先立ち、積分用キャパシタＣＩＮＴの電圧を初期化する初期化回路として機能する。初期化スイッチＳＷ３ｉの一端は積分用キャパシタＣＩＮＴと接続され、その他端にはバッファ（ボルテージフォロア）５２によって基準電圧ＶＣＭが印加される。初期化スイッチＳＷ３ｉはトランスファゲートであってもよいし、その他のスイッチであってもよい。初期化スイッチＳＷ３ｉは、初期化信号ＶＣＭ＿ＳＷがアサートされると、オン状態となる。基準電圧ＶＣＭは、たとえば電源電圧Ｖｄｄと接地電圧Ｖｓｓの中点付近の電圧であってもよい。
【００４０】
図２のマルチプレクサ４０は、図３において、チャンネルごとのスイッチＳＷ４１〜ｎとして示される。また、図２のＡ／Ｄコンバータ５０は、図３において、２つのＡ／ＤコンバータＡＤＣ１、ＡＤＣ２に分割されている。Ａ／ＤコンバータＡＤＣ１には、奇数チャンネルの検出電圧Ｖｓ１，３，…が割り当てられ、Ａ／ＤコンバータＡＤＣ２には、偶数チャンネルの検出電圧Ｖｓ２，４，…が割り当てられる。奇数チャンネルのスイッチＳＷ４１，３，…の出力は共通に接続され、Ａ／ＤコンバータＡＤＣ１の入力と接続される。偶数チャンネルのスイッチＳＷ２，４，…の出力は、共通に接続され、Ａ／ＤコンバータＡＤＣ２の入力と接続される。なお、単一のＡ／Ｄコンバータによって、全チャンネルの検出電圧Ｖｓをデジタル値に変換してもよい。
【００４１】
以上が制御ＩＣ４の具体的な構成である。続いてその動作を説明する。図４は、実施の形態に係る制御ＩＣ４の動作を示す波形図である。
【００４２】
まずバッファ５２がオン状態となり基準電圧ＶＣＭが所定レベルとなる。またすべてのチャンネルの初期化信号ＶＣＭ＿ＳＷがアサートされ、初期化スイッチＳＷ３１〜ｎがオンする（時刻ｔ０）。これにより、各チャンネルの積分用キャパシタＣＩＮＴ１〜ｎの電圧レベルが、基準電圧ＶＣＭに初期化される。積分用キャパシタＣＩＮＴの初期化が終了すると、基準電圧ＶＣＭが０Ｖとなり、初期化信号ＶＣＭ＿ＳＷがネゲートされ、初期化スイッチＳＷ３１〜ｎがオフする。
【００４３】
続いて、リセット信号ＲＳＴがアサートされ、リセットスイッチＳＷ１１〜ｎがオンする。これによりセンサ容量Ｃｓ１〜ｎの電荷がゼロとなり、初期化される（時刻ｔ１）。その後、リセット信号ＲＳＴがネゲートされ、リセットスイッチＳＷ１〜ｎがオフする。
【００４４】
続いてセンス信号ＥＶＡＬＢがアサート（ローレベル）され、センススイッチＳＷ２１〜ｎがオンする。
第ｉチャンネルに着目する。センススイッチＳＷ２ｉがオンすると、センサ容量Ｃｓｉに対して、第１トランジスタＭ１およびセンススイッチＳＷ２を介して充電電流ＩＣＨＧｉが流れ、センサ容量Ｃｓｉの電位が上昇する。そしてその電位Ｖｘｉが（Ｖｄｄ−Ｖｔｈ）まで上昇すると、第１トランジスタＭ１がオフし、充電が停止する。Ｖｔｈは第１トランジスタＭ１のゲートソース間しきい値電圧である。この充電によってセンサ容量Ｃｓｉに供給される電荷量は、
Ｑｓｉ＝Ｃ・Ｖ＝Ｃｓｉ×（Ｖｄｄ−Ｖｔｈ）    …（３）
となり、センサ容量Ｃｓｉの容量値に依存する。つまりＣ／Ｉ変換回路１０ｉは、対応するセンサ容量Ｃｓｉの電位が所定レベル（Ｖｄｄ−Ｖｔｈ）に達するまで、センサ容量Ｃｓに電流ＩＣＨＧｉを供給する。
【００４５】
Ｃ／Ｉ変換回路１０は、充電電流ＩＣＨＧｉをコピーし、容量値に応じた検出電流Ｉｓｉを生成して、積分用キャパシタＣＩＮＴを充電する。Ｉｓｉ＝Ｋ１×ＩＣＨＧｉであるから、積分用キャパシタＣＩＮＴｉに供給される電荷量ＱＩＮＴｉは、式（４）で与えられる。
ＱＩＮＴｉ＝Ｑｓｉ×Ｋ１    …（４）
【００４６】
一方、電流平均化回路２０は、各チャンネルの検出電流Ｉｓ１〜ｎの平均電流ＩＡＶＥによって、積分用キャパシタＣＩＮＴｉを放電する。電流平均化回路２０によって積分用キャパシタＣＩＮＴｉから放電される電荷量ＱＩＮＴＡＶＥは、式（５）で与えられる。
ＱＩＮＴＡＶＥ＝ＱｓＡＶＥ×Ｋ１    …（５）
ここでＱｓＡＶＥは、全チャンネルのセンサ容量Ｃｓ１〜ｎに供給される電荷量の平均値ΣＱｓｉ／ｎであり、式（６）で与えられる。
ＱｓＡＶＥ＝ΣＱｓｉ／ｎ＝ΣＣｓｉ／ｎ×（Ｖｄｄ−Ｖｔｈ）    …（６）
【００４７】
センサ容量Ｃｓｉが、全チャンネルのセンサ容量Ｃｓ１〜ｎの平均値ＣｓＡＶＥより大きい場合、Ｉｓｉ＞ＩＡＶＥとなるから、積分用キャパシタＣＩＮＴｉは充電され、検出電圧Ｖｓｉは初期値である基準電圧ＶＣＭよりもΔＶｉだけ高くなる。
ΔＶｉ＝（ＱＩＮＴｉ−ＱＩＮＴＡＶＥ）／ＣＩＮＴｉ
＝（Ｑｓｉ−ＱｓＡＶＥ）×Ｋ１／ＣＩＮＴｉ
＝（Ｃｓｉ−ΣＣｓｉ／ｎ）／ＣＩＮＴｉ×Ｋ１×（Ｖｄｄ−Ｖｔｈ）    …（７）
【００４８】
反対に、センサ容量Ｃｓｉが平均値ＣｓＡＶＥより小さい場合、つまりＱｓｉ＜ＱｓＡＶＥのとき、Ｉｓｉ＜ＩＡＶＥとなるから、積分用キャパシタＣＩＮＴｉは放電され、検出電圧Ｖｓｉは初期値である基準電圧ＶＣＭよりもΔＶｉだけ低くなる。
【００４９】
センサ容量Ｃｓｉが平均値ＣｓＡＶＥと等しい場合、つまりＱｓｉ＝ＱｓＡＶＥのとき、Ｉｓｉ＝ＩＡＶＥとなるから、積分用キャパシタＣＩＮＴｉの電荷量は変化せず、ΔＶｉ＝０となる。
【００５０】
最終的な検出電圧Ｖｓｉは、式（８）で与えられる。
Ｖｓｉ＝ＶＣＭ＋ΔＶｉ
＝ＶＣＭ＋（Ｃｓｉ−ΣＣｓｉ／ｎ）／ＣＩＮＴｉ×Ｋ１×（Ｖｄｄ−Ｖｔｈ）
…（８）
【００５１】
このようにして、各チャンネルのセンサ容量Ｃｓ１〜ｎの容量変化が検出電圧Ｖｓ１〜ｎに変換され、積分用キャパシタＣＩＮＴ１〜ｎにホールドされる。
【００５２】
その後、適切なシーケンスにてスイッチＳＷ４１〜ｎを制御することにより、２つのＡ／ＤコンバータＡＤＣ１、ＡＤＣ２によって、各チャンネルの検出電圧Ｖｓ１〜ｎをデジタル値に変換する。
【００５３】
以上が制御ＩＣ４の動作である。
このＣ／Ｖ変換回路１００によれば、センサ容量Ｃｓ１〜ｎそれぞれ容量値を、それらの平均値ＣｓＡＶＥ（＝ΣＣｓｉ／ｎ）との差に比例した電圧として検出できる。ここでチャンネル数ｎが十分大きく、各容量値の変化量が小さければ、ＣｓＡＶＥは一定とみなすことができ、検出電圧Ｖｓｉはセンサ容量Ｃｓｉの変化量に実質的に線形に変化する。
【００５４】
このＣ／Ｖ変換回路１００では、複数チャンネルのセンサ容量Ｃｓの容量変化を、同時に検出できる。したがって、タッチパネル３が受けるノイズが、時々刻々と変化する状況においても、コモンモードノイズをキャンセルできるため、従来の方式に比べて、ノイズ耐性を高めることができる。
【００５５】
また式（８）から明らかなように、容量変化に対する検出電圧Ｖｓｉの感度は、Ｃ／Ｉ変換回路１０および電流平均化回路２０のミラー比Ｋ１と、積分用キャパシタＣＩＮＴの容量値によって調節することができる。
【００５６】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００５７】
（第１の変形例）
図５は、第１の変形例に係る制御ＩＣ４の構成を示す回路図である。図５には、第１チャンネルの構成のみが示される。実際の回路では、制御ＩＣ４のセンサ容量Ｃｓが接続される端子Ｎｓに、保護ダイオードやパッド（いずれも不図示）が接続されており、それらに起因する寄生容量Ｃｐが存在する。
【００５８】
具体的には、第１トランジスタＭ１には、センサ容量Ｃｓに対する充電電流に加えて寄生容量Ｃｐに対する充電電流が流れることになる。寄生容量Ｃｐに流れる電流は、式（９）で与えられる。
Ｑｐｉ＝Ｃｐｉ×（Ｖｄｄ−Ｖｔｈ）    …（９）
この電荷は、内部キャパシタＣＩＮＴに充電されてしまう。全チャンネルの寄生容量Ｃｐ１〜ｎが等しければ、それらの影響はキャンセルされるが、チャンネルごとに寄生容量が異なる場合、センサ容量Ｃｓの検出に悪影響を及ぼす
【００５９】
そこで図５の制御ＩＣ４ａは、チャンネルごとに、寄生容量Ｃｐをキャンセルするためのオフセットキャンセル回路６０をさらに備える。オフセットキャンセル回路６０は、対応するセンサ容量Ｃｓが接続されるノード（ライン）Ｎｓに所定の期間、所定の電流Ｉｒｅｆを供給する。
【００６０】
具体的には、オフセットキャンセル回路６０は、所定の基準電流Ｉｒｅｆを生成する電流源６２と、基準電流Ｉｒｅｆをコピーし、ノードＮｓに供給するカレントミラー回路６４と、カレントミラー回路６４の出力電流の経路上に設けられ、所定の期間オンするキャンセル用スイッチＳＷ５と、を含んでもよい。キャンセル用スイッチＳＷ５は、制御信号ＰＷＭＢ［１］がアサート（ローレベル）の期間、オンとなる。
【００６１】
続いて図５のＣ／Ｖ変換回路１００ａの動作を説明する。図６は、図５の制御ＩＣ４ａの動作を示す波形図である。
センス信号ＥＶＡＬＢのアサートに先立ち、各チャンネルにおいて制御信号ＰＷＭＢ［ｉ］があるキャリブレーション期間Ｔｉの間、アサート（ローレベル）される。キャリブレーション期間Ｔｉは、チャンネルごとに異なってもよい。キャリブレーション期間Ｔｉにおいて、ノードＮｓには、
Ｑ＝Ｉｒｅｆ×Ｔｉ
なる電荷が供給される。この電荷量が、Ｃｐｉ×（Ｖｄｄ−Ｖｔｈ）と等しければ、寄生容量Ｃｐｉの影響をキャンセルできる。このときのＴｉは、
Ｔｉ＝Ｃｐｉ×（Ｖｄｄ−Ｖｔｈ）／Ｉｒｅｆ
で与えられる。キャリブレーション期間Ｔｉを全チャンネルで共通の長さとし、チャンネルごとに基準電流Ｉｒｅｆｉの値を調節してもよい。あるいは、キャリブレーション期間Ｔｉと基準電流Ｉｒｅｆｉの両方を調節してもよい。
【００６２】
このようにオフセットキャンセル回路６０を設けることにより、寄生容量Ｃｐの影響をキャンセルでき、センサ容量Ｃｓの容量変化を高精度で検出できる。
【００６３】
（第２の変形例）
入力装置２が搭載される電子機器は、スタンバイ状態（スリープ状態）と通常状態の２つの状態が切りかえられる。入力装置２は、スタンバイ状態においてスタンバイモードに、通常状態において通常モードに設定される。通常モードでは、タッチパネル３の各センサ容量Ｃｓの容量変化が監視される。一方、スタンバイモードでは、電子機器１の消費電力を削減するため、タッチパネル３にユーザが接触したか否かが監視される。そして、スタンバイモードにおいて、ユーザがタッチパネル３に接触すると、通常モードに復帰し、通常の入力が可能となる。この変形例では、スタンバイモードにおいて、低消費電力でユーザによるタッチパネル３の接触の有無を検出するための技術を説明する。
【００６４】
上述のように、各検出電流Ｉｓは、対応するセンサ容量Ｃｓの容量値に応じており、平均電流ＩＡＶＥは、複数のセンサ容量Ｃｓの容量値の平均値に応じている。そして、ユーザがタッチパネル３のいずれかの箇所に接触すれば、センサ容量Ｃｓの平均値は変動する。この変形例に係る入力装置２ａは、この原理を利用したものであり、平均電流ＩＡＶＥにもとづいて、ユーザが複数のセンサ容量Ｃｓの少なくともひとつに接触したか否かを判定する。
【００６５】
図７は、第２の変形例に係る制御ＩＣ４ａの構成を示すブロック図である。制御ＩＣ４ａは、図２の制御ＩＣ４に加えて、基準容量ＣＲＥＦ、第２Ｃ／Ｉ変換回路１１、第２Ｉ／Ｖ変換回路３１、バッファＢＵＦｎ＋１を備える。
【００６６】
第２Ｃ／Ｉ変換回路１１は、Ｃ／Ｉ変換回路１０と同様に構成され、基準容量ＣＲＥＦの容量値に応じた基準電流ＩＲＥＦを生成する。第２Ｉ／Ｖ変換回路３１は、Ｉ／Ｖ変換回路３０と同様に構成され、電流平均化回路２０ａにより生成される平均電流ＩＡＶＥと、基準電流ＩＲＥＦの差分電流ＩＤＩＦＦ（＝ＩＲＥＦ−ＩＡＶＥ）を、電圧Ｖｓｎ＋１に変換する。
【００６７】
電流平均化回路２０ａは、複数の容量電流変換回路１０により生成される検出電流Ｉｓに加えて、基準電流ＩＲＥＦを平均化することにより、平均電流ＩＡＶＥを生成する。
【００６８】
この構成において、基準容量ＣＲＥＦの容量値は固定されているため、ユーザがタッチパネル３に接触したか否かによらずに、基準電流ＩＲＥＦは一定値をとる。したがって、第２Ｉ／Ｖ変換回路３１において生成される差分電流ＩＲＥＦ−ＩＡＶＥは、平均電流ＩＡＶＥに応じた値をとる。そこでスタンバイモードでは、第２電流電圧変換回路３１の出力電圧Ｖｓｎ＋１にもとづき、ユーザがタッチパネル３に接触したか否かを判定することができる。
【００６９】
通常モードでは、マルチプレクサ４０は、複数の電圧Ｖｓ１〜Ｖｓｎをサイクリックに選択する。そしてＡ／Ｄコンバータ５０は、複数の電圧Ｖｓ１〜Ｖｓｎを順にデジタル値に変換する。これに対してスタンバイモードにおいては、マルチプレクサ４０は、第２Ｉ／Ｖ変換回路３１からのＶｓｎ＋１を固定的に選択する。そしてＡ／Ｄコンバータ５０は、電圧Ｖｓｎ＋１のみをデジタル値に変換する。これにより、スタンバイモードにおいて、マルチプレクサ４０の切りかえ処理が不要となるため、消費電力を低減できる。
【００７０】
また、Ａ／Ｄコンバータ５０も１チャンネルの電圧Ｖｓｎ＋１を変換すれば足りるため、全チャンネルをＡ／Ｄ変換する場合に比べて、消費電力を格段に削減できる。さらにＡ／Ｄコンバータ５０の出力データを受けるＤＳＰ６は、１チャンネルの電圧Ｖｓｎ＋１のみを処理することにより、ユーザがタッチパネル３に接触したか否かを検出するため、ＤＳＰ６の演算量も格段に削減することができる。
【００７１】
さらに消費電力を削減するために、スタンバイモードにおいて、Ｉ／Ｖ変換回路３０１〜３０ｎやバッファＢＵＦ１〜ＢＵＦｎなど、不要な回路ブロックを停止することができる。
【００７２】
図８は、図７の制御ＩＣ４ａの具体的な構成例を示す回路図である。
第２リセットスイッチＳＷ６、第２センススイッチＳＷ７、第２カレントミラー回路（Ｍ６、Ｍ７）を含む。
第２リセットスイッチＳＷ６は、基準容量ＣＲＥＦと並列に設けられ、そのオン状態において基準容量ＣＲＥＦの電荷を初期化する。第２センススイッチＳＷ７の一端は、基準容量ＣＲＥＦと接続される。第６トランジスタＭ６および第７トランジスタＭ７は、第２カレントミラー回路を構成する。第６トランジスタＭ６は、第２センススイッチＳＷ７の経路上に設けられ、第２センススイッチＳＷ７を介して基準容量ＣＲＥＦと接続される。第２カレントミラー回路は、その出力側の第７トランジスタＭ７に流れる電流ＩＲＥＦを、第２積分用キャパシタＣＩＮＴｎ＋１に第１の向きで供給する。
【００７３】
第２積分用キャパシタＣＩＮＴｎ＋１は、基準容量ＣＲＥＦに対して設けられ、その一端の電位が固定される。第２初期化回路である初期化スイッチＳＷ３ｎ＋１は、第２積分用キャパシタＣＩＮＴｎ＋１の電圧を初期化するために設けられる。
【００７４】
電流平均化回路２０ａは、複数のセンサ容量Ｃｓ１〜ｎそれぞれに流れる検出電流Ｉｓ１〜ｎ’に加えて、基準容量ＣＲＥＦに流れる基準電流ＩＲＥＦ’を平均化することにより平均電流ＩＡＶＥを生成し、平均電流ＩＡＶＥを複数の積分用キャパシタＣＩＮＴ１〜ｎおよび第２積分用キャパシタＣＩＮＴｎ＋１それぞれに第２の向きで供給する。
【００７５】
電流平均化回路２０ａは、図３の電流平均化回路２０に構成に加えて、第８トランジスタＭ８、第９トランジスタＭ９、第１０トランジスタＭ１０を含む。第１０トランジスタＭ１０のゲートは、第６トランジスタＭ６のゲートと接続される。第８トランジスタＭ８は、第１０トランジスタＭ１０の経路上に設けられる。
【００７６】
第９トランジスタＭ９は、第８トランジスタＭ８とカレントミラー回路を形成するように接続され、そのドレインは、第２積分用キャパシタＣＩＮＴｎ＋１に接続される。
【００７７】
スタンバイモードにおいては、第２積分用キャパシタＣＩＮＴｎ＋１の電圧Ｖｓｎ＋１にもとづき、ユーザがタッチパネル３に接触したか否かが判定される。
【００７８】
基準容量ＣＲＥＦは、制御ＩＣ４に内蔵され、可変容量として構成されることが好ましい。後述のように、電圧Ｖｓｎ＋１は、基準容量ＣＲＥＦの容量値と、センサ容量Ｃｓの平均容量の差分に応じた値をとる。したがって基準容量ＣＲＥＦを可変とすることにより、電圧Ｖｓｎ＋１のレンジを、後段の回路に適合させることができる。
【００７９】
以上が制御ＩＣ４ａの構成である。続いてその動作を説明する。図９は、図８の制御ＩＣ４ａの、スタンバイモードの動作を示す波形図である。
【００８０】
スタンバイモードにおいて、時刻ｔ２より前の動作は、図４の波形図と同様である。
まずバッファ５２がオン状態となり基準電圧ＶＣＭが所定レベルとなる。またすべてのチャンネルの初期化信号ＶＣＭ＿ＳＷがアサートされ、初期化スイッチＳＷ３１〜ｎ＋１がオンする（時刻ｔ０）。これにより、各チャンネルの積分用キャパシタＣＩＮＴ１〜ｎ＋１の電圧レベルが、基準電圧ＶＣＭに初期化される。積分用キャパシタＣＩＮＴの初期化が終了すると、基準電圧ＶＣＭが０Ｖとなり、初期化信号ＶＣＭ＿ＳＷがネゲートされ、初期化スイッチＳＷ３１〜ｎ＋１がオフする。
【００８１】
続いて、リセット信号ＲＳＴがアサートされ、リセットスイッチＳＷ１１〜ｎおよびＳＷ６がオンする。これによりセンサ容量Ｃｓ１〜ｎの電荷がゼロとなり、初期化される（時刻ｔ１）。その後、リセット信号ＲＳＴがネゲートされ、リセットスイッチＳＷ１１〜ｎおよびＳＷ６がオフする。
【００８２】
続いてセンス信号ＥＶＡＬＢがアサート（ローレベル）され、センススイッチＳＷ２１〜ｎおよびＳＷ７がオンする。その結果、Ｃ／Ｉ変換回路１０ｉおよび１１は、対応するセンサ容量Ｃｓｉおよび基準容量ＣＲＥＦの電位が所定レベル（Ｖｄｄ−Ｖｔｈ）に達するまで、センサ容量Ｃｓｉおよび基準容量ＣＲＥＦに電流ＩＣＨＧｉを供給する。
【００８３】
ｎ＋１チャンネルに着目する。第２積分用キャパシタＣＩＮＴｎ＋１に第１の向きで供給される電流ＩＲＥＦは、ユーザがタッチパネル３に接触しているか否かにかかわらず一定値をとる。一方、第２積分用キャパシタＣＩＮＴｎ＋１に第２の向きで供給される電流ＩＡＶＥは、ユーザがタッチパネル３に接触したか否かに応じて変化する。
【００８４】
基準容量ＣＲＥＦが、複数のセンサ容量Ｃｓの平均値と等しければ、第２積分用キャパシタＣＩＮＴｎ＋１の充電電流ＩＲＥＦと放電電流ＩＡＶＥが等しくなるため、その電位Ｖｓｎ＋１は、基準電圧ＶＣＭと等しくなる。また基準容量ＣＲＥＦが、複数のセンサ容量Ｃｓの平均値より大きければ、ＩＲＥＦ＞ＩＡＶＥとなり、その電位Ｖｓｎ＋１は、基準電圧ＶＣＭより高くなる。
反対に基準容量ＣＲＥＦが、複数のセンサ容量Ｃｓの平均値より小さければ、ＩＲＥＦ＜ＩＡＶＥとなり、その電位Ｖｓｎ＋１は、基準電圧ＶＣＭより低くなる。
【００８５】
ここで、ユーザがタッチパネル３に接触すると、複数のセンサ容量Ｃｓの少なくともひとつの容量値が増大するため、複数のセンサ容量Ｃｓの平均値も増大する。したがって、第２積分用キャパシタＣＩＮＴｎ＋１の電位Ｖｓｎ＋１は、ユーザがタッチパネル３に接触したか否かに応じて、異なるレベルをとる。
【００８６】
センス信号ＥＶＡＬＢをアサートした後、マルチプレクサ４０ａのスイッチＡＤ＿ＳＷｎ＋１がオンし、電圧Ｖｓｎ＋１がＡ／ＤコンバータＡＤＣ２に入力され、デジタル値に変換される。ＤＳＰ６は、このデジタル値にもとづき、ユーザがタッチパネル３に接触しているか判定し、接触を検出した場合、通常モードに移行する。
【００８７】
図９に示すように、スタンバイモードでは、スイッチＡＤ＿ＳＷ１〜ＡＤ＿ＳＷｎは常にオフしており、マルチプレクサ４０ａは電圧Ｖｓｎ＋１を固定的に選択する。したがってスイッチの切りかえが不要である。また、バッファＢＵＦ１〜ｎを動作させる必要がない。さらに、Ａ／Ｄ変換も、（ｎ＋１）チャンネルの１回のみでよい。また、制御ＩＣ４からＤＳＰ６に対して送信するデータも、１チャンネル分である。これらのことから、制御ＩＣ４の消費電流を大幅に削減できる。
【００８８】
さらにＤＳＰ６においても、１チャンネル分のデータに応じて、ユーザがタッチパネル３に接触しているかを判定できる。この判定は、ＤＳＰ６からの電圧Ｖｓｎ＋１に応じたデジタルデータを、しきい値と比較すればよく、きわめて簡易な処理である。したがって、ＤＳＰ６の演算量を大幅に削減できる。
【００８９】
（その他の変形例）
実施の形態では、センサ容量Ｃｓが実質的にマトリクス状に配置されるタッチパネル３を例に説明したが、Ｃ／Ｖ変換回路１００の適用はそれに限定されない。たとえばＣ／Ｖ変換回路１００は、Ｘ−Ｙ型のタッチパネルにも適用可能であり、この場合、複数の行センサ電極と、複数の列センサ電極の容量値を、同時に検出できる。
【００９０】
実施の形態で示されるＣ／Ｖ変換回路１００は、天地反転してもよい。当業者であれば、この際にＰチャンネルＭＯＳＦＥＴとＮチャンネルＭＯＳＦＥＴを適宜置換すればよいことが理解できる。このときの充電と放電は逆となるが、本質的な動作は同じである。一部のトランジスタを、ＭＯＳＦＥＴに代えて、バイポーラトランジスタに置換してもよい。
【００９１】
実施の形態においては、容量電圧変換回路１００を静電容量の変化を利用した入力装置に適用した場合について説明したが、容量電圧変換回路１００の用途はこれに限定されるものではない。たとえば、キャパシタ型マイクロフォンなど、ダイアフラム電極とバックプレート電極によってキャパシタが形成され、音圧によりキャパシタの静電容量が変化するようなマイクロフォンに適用することができる。
また、容量電圧変換回路１００は非常に小さな静電容量の変化を増幅して検出することができるため、その他の様々なアプリケーションに用いることができる。
【００９２】
実施の形態においては、容量電圧変換回路１００はひとつの半導体集積回路上に一体集積化される場合について説明したがこれには限定されず、各回路ブロックをチップ部品やディスクリート素子を用いて構成してもよい。いずれのブロックを集積するかは、採用する半導体製造プロセスや要求されるコスト、特性などに応じて決定すればよい。
【００９３】
実施の形態に係る入力装置は、実施の形態で説明した携帯電話端末の他、パーソナルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）、デジタルスチルカメラ、ＣＤプレイヤなどのリモコンなど、さまざまな入力装置を備える電子機器に用いることができる。
【符号の説明】
【００９４】
１…電子機器、２…入力装置、３…タッチパネル、４…制御ＩＣ、５…指、６…ＤＳＰ、７…ＬＣＤ、１００…Ｃ／Ｖ変換回路、１０…Ｃ／Ｉ変換回路、２０…電流平均化回路、３０…Ｉ／Ｖ変換回路、ＢＵＦ…バッファ、４０…マルチプレクサ、５０…Ａ／Ｄコンバータ、Ｃｓ…センサ容量、ＣＩＮＴ…積分用キャパシタ、６０…オフセットキャンセル回路、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｍ５…第５トランジスタ、ＳＷ１…リセットスイッチ、ＳＷ２…センススイッチ、ＳＷ３…初期化スイッチ。
【図１】
0005797973.tif 000002
【図２】
0005797973.tif 000003
【図３】
0005797973.tif 000004
【図４】
0005797973.tif 000005
【図５】
0005797973.tif 000006
【図６】
0005797973.tif 000007
【図７】
0005797973.tif 000008
【図８】
0005797973.tif 000009
【図９】
0005797973.tif 000010