(57)【特許請求の範囲】
【請求項１】
基板の表面上に四角形状に形成された電極パッド部と、
前記電極パッド部の上面を露出させる第１開口部を含み、前記基板の表面上に、前記電極パッド部の一部と重なるように形成された第１保護層と、
前記電極パッド部上に形成されたバリアメタル層と、
前記バリアメタル層上に形成されたバンプ電極と、
前記第１保護層上の所定領域および前記電極パッド部上の所定領域を覆うように形成された第２保護層と、
を備え、
前記バリアメタル層は、平面的に見て、外周端部が前記電極パッド部の周縁よりも内側に形成され、
前記バリアメタル層は、前記第２保護層上に周縁部を位置させた状態で、前記電極パッド部上に形成され、
前記第２保護層には、前記電極パッド部の上面を露出させるとともに、前記第１開口部よりも小さい開口幅を有する第２開口部が設けられており、
前記第２開口部を規定する端縁部は、前記第１開口部の周縁上において傾斜形状を有し、
前記バンプ電極は、前記バリアメタル層の前記外周端部を覆うように形成され、
前記バリアメタル層の前記周縁部の前記電極パッド部側の表面は、断面視において曲率の中心が前記電極パッド部側のみにある曲面で形成されており、
前記バリアメタル層は、平面的に見て、前記第１開口部と略同心円状に形成されており、
前記第２開口部は、平面的に見て、前記第１開口部と略同心円状に形成されていることを特徴とする、半導体装置。
【請求項２】
前記第２保護層は、ポリイミドから構成されていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記電極パッド部は、アルミニウムを含む材料から構成されているとともに、前記バリアメタル層は、チタンを含む材料から構成されており、かつ、前記バンプ電極は、半田バンプから構成されていることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記バンプ電極は、半田バンプに代えて、Ａｕバンプ又はＣｕバンプから構成されていることを特徴とする、請求項３に記載の半導体装置。
【請求項５】
前記バリアメタル層の厚さが１０μｍであることを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記バリアメタル層の幅は、平面的に見て、７０μｍ〜８０μｍであることを特徴とする、請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記電極パッド部と、前記第１保護層と、前記バリアメタル層と、前記バンプ電極と、前記第２保護層と、を含む半導体チップと、
前記半導体チップが実装されるプリント基板と、
前記半導体チップと前記プリント基板との間に充填される樹脂部材と、
をさらに備えることを特徴とする、請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記プリント基板は、ガラスエポキシ樹脂で構成されることを特徴とする、請求項７に記載の半導体装置。
【請求項９】
前記樹脂部材は、エポキシ樹脂またはアクリル系樹脂からなることを特徴とする、請求項７または８に記載の半導体装置。
【請求項１０】
前記第１開口部の開口幅は、平面的に見て、８５μｍ〜９５μｍであることを特徴とする、請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第２開口部の開口幅は、平面的に見て、５５μｍ〜６５μｍであることを特徴とする、請求項１〜１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記第１保護層は、ＳｉＯＮ又はＳｉＯ２で構成されることを特徴とする、請求項１〜１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記電極パッド部は、アルミニウム又はアルミニウム合金で構成されることを特徴とする、請求項１〜１２のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、特に、半導体チップがフリップチップ接合された半導体装置に関する。
【背景技術】
【０００２】
従来、半導体チップがフリップチップ接合された半導体パッケージ（半導体装置）が知られている。このような半導体パッケージに搭載される半導体チップには、フリップチップ接合を行うための半田バンプ（バンプ電極）が形成されている（たとえば、特許文献１参照）。
【０００３】
図１６〜図１８は、特許文献１に記載された従来の半導体装置の構造を示した概略断面図である。従来の半導体装置では、図１６に示すように、半導体基板５０１の上面上に、電極パッド部５０２が形成されている。なお、半導体基板５０１の上面には、ＩＣやＬＳＩなどの回路（図示せず）が作り込まれている。また、半導体基板５０１の上面上には、半導体基板５０１の上面を保護するための保護層５０３が形成されている。この保護層５０３には、電極パッド部５０２上の所定領域を露出させる開口部５０３ａが設けられている。また、電極パッド部５０２上には、バリアメタル層５０４を介してバンプ電極５０５が形成されている。このバリアメタル層５０４は、その周縁部５０４ａが保護層５０３上に乗り上げるように、電極パッド部５０２上に形成されている。
【０００４】
また、図１７に示すように、バンプ電極５０５が形成された半導体基板５０１は、上面（回路面）がプリント基板５０６と対向するようにフェースダウンでプリント基板５０６上に配置され、バンプ電極５０５によって、プリント基板５０６の電極５０７とフリップチップ接合されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１３０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に記載された従来の半導体装置では、バリアメタル層５０４の周縁部５０４ａが保護層５０３上に乗り上げるように構成されているので、図１７および図１８に示すように、半導体基板５０１とプリント基板５０６との熱膨張係数の差に起因する熱応力がバンプ電極５０５に加わった際に、保護層５０３におけるバリアメタル層５０４の外周端部５０４ｂ下の領域（外周端部５０４ｂに対応する領域）に亀裂が発生し易くなるという不都合がある。このため、保護層５０３が破断し易くなるので、保護層５０３が破断した場合には、保護層５０３の破断に起因して、半導体装置の信頼性が低下するという問題点がある。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、信頼性の低下を抑制することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、この発明の一の局面による半導体装置は、基板の表面上に形成された電極パッド部と、電極パッド部の上面を露出させる第１開口部を含み、基板の表面上に、電極パッド部の一部と重なるように形成された第１保護層と、電極パッド部上に形成されたバリアメタル層と、バリアメタル層上に形成されたバンプ電極とを備えている。そして、バリアメタル層は、平面的に見て、外周端部が第１保護層の第１開口部の内側に形成されている。
【０００９】
この一の局面による半導体装置では、上記のように、バリアメタル層を、平面的に見て、外周端部が第１保護層の第１開口部の内側に形成されるように構成することによって、バリアメタル層の外周端部の下方には第１保護層が形成されないので、プリント基板上に基板をフリップチップ接合した際に、基板とプリント基板との熱膨張係数の差に起因する熱応力がバンプ電極に加わった場合でも、第１保護層に亀裂が発生するのを抑制することができる。このため、第１保護層の破断を抑制することができるので、第１保護層の破断に起因する半導体装置の信頼性の低下を抑制することができる。
【００１０】
上記一の局面による半導体装置において、好ましくは、第１保護層上の所定領域および電極パッド部上の所定領域を覆うように形成された第２保護層をさらに備え、バリアメタル層は、第２保護層上に周縁部を位置させた状態で、電極パッド部上に形成されている。このように構成すれば、電極パッド部上にバリアメタル層を形成する際に、容易に、バリアメタル層を、平面的に見て、外周端部が第１保護層の第１開口部の内側に位置するように形成することができる。
【００１１】
この場合において、好ましくは、第２保護層には、電極パッド部の上面を露出させるとともに、第１開口部よりも小さい開口幅を有する第２開口部が設けられており、第２開口部を規定する端縁部は、傾斜形状を有している。このように構成すれば、バリアメタル層の周縁部を第２保護層上に形成した場合でも、バリアメタル層の破断を抑制することができる。このため、第１保護層の破断に起因する半導体装置の信頼性の低下を抑制することができることに加えて、バリアメタル層の破断に起因する半導体装置の信頼性の低下をも抑制することができるので、より容易に、半導体装置の信頼性の低下を抑制することができる。
【００１２】
上記第２保護層が形成された構成において、好ましくは、第２保護層は、ポリイミドから構成されている。このように構成すれば、より容易に、第１保護層の破断を抑制することができる。
【００１３】
上記一の局面による半導体装置において、電極パッド部を、アルミニウム含む材料から構成することができるとともに、バリアメタル層を、チタンを含む材料から構成することができ、かつ、バンプ電極を、半田バンプから構成することができる。
【発明の効果】
【００１４】
以上のように、本発明によれば、信頼性の低下を抑制することが可能な半導体装置を容易に得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態による半導体装置の構造を示した断面図である。
【図２】図１に示した本発明の一実施形態による半導体装置における半導体チップの電極部の構造を示した断面図である。
【図３】図１に示した本発明の一実施形態による半導体装置における半導体チップの半田バンプを省略した電極部の構造を示した断面図である。
【図４】図１に示した本発明の一実施形態による半導体装置における半導体チップの半田バンプを省略した電極部の平面図である。
【図５】半導体チップをプリント基板上に実装した状態を示した断面図である。
【図６】本発明の一実施形態による半導体装置における半導体チップの電極部の形成プロセスを説明するための断面図である。
【図７】本発明の一実施形態による半導体装置における半導体チップの電極部の形成プロセスを説明するための断面図である。
【図８】本発明の一実施形態による半導体装置における半導体チップの電極部の形成プロセスを説明するための断面図である。
【図９】本発明の一実施形態による半導体装置における半導体チップの電極部の形成プロセスを説明するための断面図である。
【図１０】本発明の一実施形態による半導体装置における半導体チップの電極部の形成プロセスを説明するための断面図である。
【図１１】本発明の一実施形態による半導体装置における半導体チップの電極部の形成プロセスを説明するための断面図である。
【図１２】本発明の一実施形態による半導体装置における半導体チップの電極部の形成プロセスを説明するための断面図である。
【図１３】本実施形態の第１変形例による半導体チップの電極部の構造を示した断面図である。
【図１４】本実施形態の第２変形例による半導体チップの電極部の構造を示した断面図である。
【図１５】本実施形態の第３変形例による半導体チップの電極部の構造を示した断面図である。
【図１６】特許文献１に記載された従来の半導体装置の構造を示した概略断面図である。
【図１７】特許文献１に記載された従来の半導体装置の構造を示した概略断面図である。
【図１８】図１７のＡ部の拡大断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明を具体化した実施形態を図面に基づいて説明する。なお、一実施形態による半導体装置は、半導体チップがフリップチップ接合されたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ型の半導体装置である。
【００１７】
図１は、本発明の一実施形態による半導体装置の構造を示した断面図である。図２は、図１に示した本発明の一実施形態による半導体装置における半導体チップの電極部の構造を示した断面図である。図３〜図５は、本発明の一実施形態による半導体装置の構造を説明するための図である。まず、図１〜図５を参照して、本発明の一実施形態による半導体装置の構造について説明する。
【００１８】
一実施形態による半導体装置は、図１に示すように、半導体チップ１０と、半導体チップ１０が実装されるプリント基板２０と、半導体チップ１０を封止する樹脂封止層３０とを備えている。なお、樹脂封止層３０は、たとえば、エポキシ樹脂などの熱硬化性樹脂によって構成されている。
【００１９】
半導体チップ１０は、シリコン基板などの半導体基板１からなり、半導体基板１の上面には、たとえば、ＩＣやＬＳＩなどの回路（図示せず）が作り込まれている。なお、半導体基板１は、本発明の「基板」の一例である。
【００２０】
また、半導体基板１の上面上には、図２および図３に示すように、アルミニウムまたはアルミニウム合金からなる電極パッド部２が形成されている。また、半導体基板１の上面上には、窒化シリコンからなるパッシベーション層３が形成されている。このパッシベーション層３には、電極パッド部２の所定領域を露出させる第１開口部３ａが形成されている。なお、第１開口部３ａは、図４に示すように、平面的に見て、略円形形状を有しており、約８５μｍ〜約９５μｍの開口幅Ｄ１に形成されている。また、パッシベーション層３は、電極パッド部２の周縁部と重なるように半導体基板１の上面上に形成されている。なお、パッシベーション層３は、本発明の「第１保護層」の一例である。
【００２１】
また、パッシベーション層３上の所定領域、および、電極パッド部２上の所定領域には、ポリイミドからなる絶縁保護層４が形成されている。この絶縁保護層４には、図３および図４に示すように、パッシベーション層３の第１開口部３ａの開口幅Ｄ１（約８５μｍ〜約９５μｍ）よりも小さい開口幅Ｄ２（約５５μｍ〜約６５μｍ）を有する第２開口部４ａが設けられている。なお、第２開口部４ａは、図４に示すように、平面的に見て、略円形形状を有しており、第１開口部３ａとほぼ同心円状に形成されている。また、絶縁保護層４の第２開口部４ａを規定する端縁部４ｂは、傾斜形状に形成されている。なお、絶縁保護層４は、本発明の「第２保護層」の一例である。
【００２２】
また、電極パッド部２上には、図２および図３に示すように、約１０μｍの厚みを有するとともに、チタン（Ｔｉ）からなるバリアメタル層５が、周縁部５ａを絶縁保護層４上の端縁部４ｂ近傍領域に位置させた状態で形成されている。なお、バリアメタル層５は、図４に示すように、平面的に見て、略円形形状を有しており、第１開口部３ａおよび第２開口部４ａとほぼ同心円状に形成されている。
【００２３】
ここで、本実施形態では、バリアメタル層５は、平面的に見て、外周端部５ｂがパッシベーション層３の第１開口部３ａの内側に位置するように形成されている。すなわち、バリアメタル層５は、図３または図４に示すように、パッシベーション層３の第１開口部３ａの幅Ｄ１以下の幅Ｄ３（約７０μｍ〜約８０μｍ）に構成されている。
【００２４】
また、バリアメタル層５上には、図２に示すように、約７０μｍ〜約１００μｍの高さ（厚み）を有する球状の半田バンプ６が形成されている。この半田バンプ６は、バリアメタル層５を介して、電極パッド部２と電気的に接続されている。また、半田バンプ６は、バリアメタル層５の上面に加えて、バリアメタル層５の外周端部５ｂとも接触するように、バリアメタル層５上に形成されている。すなわち、半田バンプ６は、バリアメタル層５の外周端部５ｂを覆うように、バリアメタル層５に接合されている。これにより、上面のみに半田バンプ６が接合される場合に比べて、接合面積が大きくなるので、半田バンプ６とバリアメタル層５との接合強度が向上する。なお、半田バンプ６は、本発明の「バンプ電極」の一例である。
【００２５】
また、図１に示すプリント基板２０は、ガラスエポキシ樹脂などから構成されており、多層構造の配線層（図示せず）を有している。また、プリント基板２０の上面上には、半導体チップ１０の半田バンプ６と電気的に接続される接続パッド部２１（図５参照）が複数形成されている。また、プリント基板２０の下面上には、接続パッド部２１と電気的に接続された電極端子２２が複数形成されている。この電極端子２２は、球状の半田バンプ６から構成されており、プリント基板２０の下面上に格子状に配列されている。
【００２６】
また、半田バンプ６が形成された半導体チップ１０は、図１および図５に示すように、フェースダウンでプリント基板２０上に実装されている。具体的には、図５に示すように、半導体チップ１０は、上面（回路面）がプリント基板２０と対向するように配置され、半導体チップ１０の半田バンプ６が、プリント基板２０の接続パッド部２１にフリップチップ接合されている。これにより、半田バンプ６と接続パッド部２１とが電気的に接続される。
【００２７】
なお、半導体チップ１０とプリント基板２０との間には、図１に示すように、シリコン系樹脂、エポキシ樹脂、または、アクリル系樹脂などからなる樹脂部材４０が充填されている。
【００２８】
本実施形態では、上記のように、バリアメタル層５を、平面的に見て、外周端部５ｂがパッシベーション層３の第１開口部３ａの内側に形成されるように構成することによって、バリアメタル層５の外周端部５ｂの下方にはパッシベーション層３が形成されないので、プリント基板２０上に半導体チップ１０（半導体基板１）をフリップチップ接合した際に、半導体チップ１０とプリント基板２０との熱膨張係数の差に起因する熱応力が半田バンプ６に加わった場合でも、パッシベーション層３に亀裂が発生するのを抑制することができる。このため、パッシベーション層３の破断を抑制することができるので、パッシベーション層３の破断に起因する半導体装置の信頼性の低下を抑制することができる。
【００２９】
なお、バリアメタル層５の外周端部５ｂの下方には、絶縁保護層４が形成されている一方、この絶縁保護層４は、パッシベーション層３を構成する窒化シリコンに比べて柔らかいポリイミドから構成されているため、バリアメタル層５の周縁部５ａが絶縁保護層４上に形成された場合でも、絶縁保護層４が破断されるのを抑制することができる。
【００３０】
また、本実施形態では、絶縁保護層４を、パッシベーション層３上の所定領域および電極パッド部２上の所定領域に形成するとともに、バリアメタル層５を、絶縁保護層４上に周縁部５ａを位置させた状態で電極パッド部２上に形成することによって、後述する電極部の形成プロセスにおいて、容易に、バリアメタル層５を、平面的に見て、外周端部５ｂがパッシベーション層３の第１開口部３ａの内側に位置するように形成することができる。
【００３１】
また、本実施形態では、絶縁保護層４の第２開口部４ａを規定する端縁部４ｂを、傾斜形状に形成することによって、バリアメタル層５の周縁部５ａを絶縁保護層４上に形成した場合でも、バリアメタル層５を破断し難くすることができる。このため、パッシベーション層３の破断に起因する半導体装置の信頼性の低下を抑制することができることに加えて、バリアメタル層５の破断に起因する半導体装置の信頼性の低下をも抑制することができるので、より容易に、半導体装置の信頼性の低下を抑制することができる。
【００３２】
図６〜図１２は、一実施形態による半導体装置における半導体チップの電極部の形成プロセスを説明するための断面図である。次に、図１〜４および図６〜図１２を参照して、半導体チップ１０の電極部の形成プロセスについて説明する。
【００３３】
まず、図６に示すように、電極パッド部２が形成された半導体基板１の上面上の全面に、プラズマＣＶＤ法などを用いて、窒化シリコンからなるパッシベーション層３を形成する。次に、図７に示すように、フォトリソグラフィ技術などを用いて、パッシベーション層３上の所定領域にレジスト５０を形成する。そして、レジスト５０をマスクとして、エッチングにより、パッシベーション層３の所定領域を除去する。これにより、パッシベーション層３に、電極パッド部２上の所定領域を露出させる第１開口部３ａが形成される。この際、第１開口部３ａは、開口幅Ｄ１（約８５μｍ〜約９５μｍ、図３および図４参照）に形成する。その後、レジスト５０を除去する。
【００３４】
続いて、図８に示すように、スピンコーティング法などを用いて、全面に、ポリイミドからなる絶縁保護層１４を形成する。そして、フォトリソグラフィ技術およびエッチング技術を用いて、絶縁保護層１４の所定領域を除去する。その後、熱処理を行うことによって、絶縁保護層１４をフローさせる。これにより、図９に示すような絶縁保護層４が得られる。すなわち、絶縁保護層１４（図８参照）に、パッシベーション層３の第１開口部３ａの開口幅Ｄ１（約８５μｍ〜約９５μｍ）よりも小さい開口幅Ｄ２（約５５μｍ〜約６５μｍ）を有する第２開口部４ａが形成されるとともに、その第２開口部４ａを規定する端縁部４ｂが、傾斜形状に形成される。
【００３５】
次に、図１０に示すように、蒸着法などを用いて、全面に、約１０μｍの厚みを有するとともに、チタン（Ｔｉ）からなるバリアメタル層１５を形成する。次に、図１１に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、バリアメタル層１５上の所定領域にレジスト６０を形成する。この際、パッシベーション層３の第１開口部３ａの内側に対応する領域が開口するように、レジスト６０をパターニングする。そして、メッキ法などを用いて、レジスト６０をマスクとして、バリアメタル層１５上に半田層１６を形成する。
【００３６】
その後、図１２に示すように、レジスト６０（図１１参照）を除去するとともに、半田層１６の周囲のバリアメタル層１５をエッチングにより除去する。これにより、図４に示したような、平面的に見て、外周端部５ｂがパッシベーション層３の第１開口部３ａの内側に形成されたバリアメタル層５が電極パッド部２上に形成される。また、図２および図３に示したように、電極パッド部２上に形成されたバリアメタル層５は、周縁部５ａが絶縁保護層４上に位置するように構成される。
【００３７】
なお、図１２に示すように、上記した絶縁保護層４を形成することによって、電極パッド部２の上面が露出しないように構成することが可能となる。このため、外周端部５ｂがパッシベーション層３の第１開口部３ａの内側に形成されるように、バリアメタル層１５のエッチングを行ったとしても、電極パッド部２までエッチングされるのを抑制することが可能となる。これにより、容易に、バリアメタル層５を、平面的に見て、外周端部５ｂがパッシベーション層３の第１開口部３ａの内側に位置するように形成することが可能となる。
【００３８】
最後に、リフロー炉内で加熱することによって、半田層１６を一旦溶融することにより、半田層１６を、図２に示したような球状の半田バンプ６に形成する。これにより、バリアメタル層５上に、半田バンプ６（図２参照）が形成される。このようにして、図１に示した本発明の一実施形態による半導体装置における半導体チップ１０の電極部が形成される。
【００３９】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４０】
たとえば、上記実施形態では、絶縁保護層をポリイミドから構成した例を示したが、本発明はこれに限らず、絶縁保護層をポリイミド以外のＢＣＢ（ベンゾシクロブテン）や、フッ素樹脂などの有機材料から構成してもよい。
【００４１】
また、上記実施形態では、ポリイミドからなる絶縁保護層を備えた例を示したが、本発明はこれに限らず、図１３に示す本実施形態の第１変形例による半導体チップ１１０のように、絶縁保護層を備えない構成にしてもよい。この場合、ポリイミドからなる絶縁保護層の代わりにレジストを用いて上記実施形態と同様の電極構造を形成し、その後、レジストを除去することによって、絶縁保護層を備えない構成にすることが可能となる。なお、半導体チップ１１０とプリント基板との間に、図１に示したような樹脂部材４０を充填することによって、レジストを除去した場合でも、フリップチップ接合の信頼性の低下が抑制される。また、図１４に示す本実施形態の第２変形例による半導体チップ２１０のように、電極パッド部２上のパッシベーション層３の第１開口部３ａによって露出された領域の全面に、バリアメタル層２０５を形成するようにしてもよい。この際、バリアメタル層２０５の厚みをパッシベーション層３の厚みよりも大きくすることによって、半田バンプ６を、バリアメタル層２０５の外周端部２０５ａを覆うように形成することが可能となる。さらに、図１５に示す本実施形態の第３変形例による半導体チップ３１０のように、バリアメタル層３０５の外周端部３０５ａを、パッシベーション層３の第１開口部３ａから所定の距離を隔てた領域に形成するようにしてもよい。
【００４２】
また、上記実施形態では、パッシベーション層を窒化シリコンから構成した例を示したが、本発明はこれに限らず、パッシベーション層を窒化シリコン以外の無機材料から構成してもよい。たとえば、パッシベーション層を、ＳｉＯＮや、ＳｉＯ2などから構成してもよい。
【００４３】
また、上記実施形態では、電極パッド部をアルミニウムまたはアルミニウム合金から構成した例を示したが、本発明はこれに限らず、電極パッド部を、アルミニウムまたはアルミニウム合金以外の金属材料である金（Ａｕ）や、ＡｌＣｕ合金などから構成してもよい。
【００４４】
また、上記実施形態では、バリアメタル層を、チタンから構成した例を示したが、本発明はこれに限らず、バリアメタル層を、チタン以外の材料から構成してもよい。チタン以外の材料としては、たとえば、ＴｉＮや、Ｔａなどが考えられる。また、バリアメタル層を、複数の金属層が積層された積層構造にしてもよい。
【００４５】
また、上記実施形態では、半田バンプからなるバンプ電極を電極パッド部上に形成した例を示したが、本発明はこれに限らず、半田バンプ以外のメタルバンプ（たとえば、ＡｕバンプやＣｕバンプ）などからなるバンプ電極を電極パッド部上に形成してもよい。
【００４６】
また、上記実施形態では、半導体チップとプリント基板との間に、樹脂部材を充填した例を示したが、本発明はこれに限らず、半導体チップとプリント基板との間に、樹脂部材を充填しない構成としてもよい。
【００４７】
また、以上に説明した構成によれば、上記実施形態において、半導体装置は、電極パッド部２と、パッシベーション層３と、バリアメタル層５と、半田バンプ６と、絶縁保護層４と、を備えている。電極パッド部２は半導体基板１の表面上に形成されている。パッシベーション層３は、電極パッド部２の上面を露出させる第１開口部３ａを含み、半導体基板１の表面上に、電極パッド部２の一部と重なるように形成されている。バリアメタル層５は電極パッド部２上に形成されており、半田バンプ６はバリアメタル層５上に形成されている。絶縁保護層４は、パッシベーション層３上の所定領域および電極パッド部２上の所定領域を覆うように形成されている。また、バリアメタル層５は、平面的に見て、外周端部５ｂがパッシベーション層３の第１開口部３ａの内側に形成されている。また、バリアメタル層５は、絶縁保護層４上に周縁部５ａを位置させた状態で、電極パッド部２上に形成されている。絶縁保護層４には第２開口部４ａが設けられている。この第２開口部４ａは、電極パッド部２の上面を露出させるとともに、第１開口部３ａよりも小さい開口幅を有している。第２開口部４ａを規定する端縁部４ｂは傾斜形状を有し、半田バンプ６はバリアメタル層５の外周端部５ｂを覆うように形成されている。そして、バリアメタル層５の周縁部５ａの電極パッド部２側の表面は、断面視において曲率の中心が電極パッド部２側のみにある曲面で形成されている。
【００４８】
また、絶縁保護層４は、ポリイミドから構成されている。
【００４９】
また、電極パッド部２はアルミニウムを含む材料から構成されているとともに、バリアメタル層５はチタンを含む材料から構成されている。さらに、バンプ電極は半田バンプ６から構成されている。
【００５０】
また、バンプ電極は、半田バンプ６に代えて、Ａｕバンプ又はＣｕバンプから構成されていてもよい。
【００５１】
また、バリアメタル層５の厚さはたとえば１０μｍである。
【００５２】
また、バリアメタル層５は、平面的に見て、第１開口部３ａと略同心円状に形成されている。
【００５３】
また、第２開口部４ａは、平面的に見て、第１開口部３ａと略同心円状に形成されている。
【００５４】
また、バリアメタル層５の幅は、平面的に見て、たとえば７０μｍ〜８０μｍである。
【００５５】
また、半導体装置は、半導体チップ１０と、プリント基板２０と、樹脂部材４０と、をさらに備えている。半導体チップ１０は、電極パッド部２と、パッシベーション層３と、バリアメタル層５と、半田バンプ６と、絶縁保護層４と、を含んでいる。プリント基板２０には半導体チップ１０が実装されており、樹脂部材４０は半導体チップ１０とプリント基板２０との間に充填されている。
【００５６】
また、プリント基板２０は、ガラスエポキシ樹脂で構成されている。
【００５７】
また、樹脂部材４０は、エポキシ樹脂またはアクリル系樹脂からなる。
【００５８】
また、第１開口部３ａの開口幅は、平面的に見て、たとえば８５μｍ〜９５μｍである。
【００５９】
また、第２開口部４ａの開口幅は、平面的に見て、たとえば５５μｍ〜６５μｍである。
【００６０】
また、パッシベーション層３は、ＳｉＯＮ又はＳｉＯ2で構成されていてもよい。
【００６１】
また、電極パッド部２は、アルミニウム又はアルミニウム合金で構成されている。
【符号の説明】
【００６２】
１                                半導体基板（基板）
２                                電極パッド部
３                                パッシベーション層（第１保護層）
３ａ                              第１開口部
４                                絶縁保護層（第２保護層）
４ａ                              第２開口部
４ｂ                              端縁部
５、１５、２０５、３０５          バリアメタル層
５ａ                              周縁部
５ｂ                              外周端部
６                                半田バンプ（バンプ電極）
１０、１１０、２１０、３１０      半導体チップ
２０                              プリント基板
２１                              接続パッド部
２２                              電極端子
３０                              樹脂封止層
４０                              樹脂部材
【図１】
0005656301.tif 000002
【図２】
0005656301.tif 000003
【図３】
0005656301.tif 000004
【図４】
0005656301.tif 000005
【図５】
0005656301.tif 000006
【図６】
0005656301.tif 000007
【図７】
0005656301.tif 000008
【図８】
0005656301.tif 000009
【図９】
0005656301.tif 000010
【図１０】
0005656301.tif 000011
【図１１】
0005656301.tif 000012
【図１２】
0005656301.tif 000013
【図１３】
0005656301.tif 000014
【図１４】
0005656301.tif 000015
【図１５】
0005656301.tif 000016
【図１６】
0005656301.tif 000017
【図１７】
0005656301.tif 000018
【図１８】
0005656301.tif 000019