(57)【特許請求の範囲】
【請求項１】
同一の半導体基板上に高周波回路と同時に形成した集積化パッチアンテナであって、
前記高周波回路と共通の前記半導体基板上に積層された異なるふたつのメタル配線層を用いて、給電線路と放射電磁波の波源となるスロットを備えた接地導体とを構成し、
前記半導体基板の前記メタル配線層が形成された面に対向する面に、電磁波を大気中に放射する放射器を上記スロット位置に設けることを特徴とする集積化パッチアンテナ。
【請求項２】
前記放射器の周囲に前記半導体基板を貫く金属ビアを半導体基板中の電磁波の波長の１／４以下の間隔で配置することを特徴とする請求項１記載の集積化パッチアンテナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミリ波帯もしくはテラヘルツ波帯の高周波回路とパッチアンテナをＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：モノリシックマイクロ波集積回路）製造プロセスを用いて、同一の半導体基板に一括して形成する技術に関する。
【背景技術】
【０００２】
従来は送受信モジュールを実現する際に、高周波回路とアンテナを個別に製造して組み立てていた。高周波用のアンテナはサイズが小さいので、高周波回路と一体化による送受信モジュールの小型化が可能である。例えば、特許文献１では、高周波回路を形成した誘電体基板とアンテナを形成した誘電体基板を貼り合わせて一体化して配置して小型化を図っている。特許文献２では、別々に製造したＭＭＩＣとアンテナを誘電体基板上に一体化して配置して小型化を図っている。また、特許文献３では、アンテナを形成した基板に検波回路を形成したＭＭＩＣチップをフリップチップ実装している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０９−２３７８６７号公報
【特許文献２】特開２０００−２７８００９号公報
【特許文献３】特開平０８−０５６１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、高周波回路を形成したＭＭＩＣチップとアンテナを個別に製造して組み立てる手法には、製造コストの低減および高信頼化に限界がある。別の観点からは高周波回路、アンテナ等の個々の特性が優れていても、これらを接続してモジュールとする際に発生する、接続部の位置合わせ精度に起因する大きな特性ばらつきを低減することが困難である。
【０００５】
本発明は、上記に鑑みてなされたものであり、低廉化と高信頼化を図った集積化パッチアンテナを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る集積化パッチアンテナは、同一の半導体基板上に高周波回路と同時に形成した集積化パッチアンテナであって、前記高周波回路と共通の前記半導体基板上に積層された異なるふたつのメタル配線層を用いて、給電線路と放射電磁波の波源となるスロットを備えた接地導体とを構成し、前記半導体基板の前記メタル配線層が形成された面に対向する面に、電磁波を大気中に放射する放射器を上記スロット位置に設けることを特徴とする。
【０００７】
上記集積化パッチアンテナにおいて、前記放射器の周囲に前記半導体基板を貫く金属ビアを半導体基板中の電磁波の波長の１／４以下の間隔で配置することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、低廉化と高信頼化を図った集積化パッチアンテナを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施の形態における集積化パッチアンテナを備えたＭＭＩＣチップの構成を示す断面図である。
【図２】上記集積化パッチアンテナの各メタル層の構成を示す平面図である。
【図３】上記集積化パッチアンテナを備えたＭＭＩＣチップをパッケージに実装した様子を示す図である。
【図４】本実施の形態における別の集積化パッチアンテナを備えたＭＭＩＣチップの構成を示す断面図である。
【図５】本実施の形態におけるさらに別の集積化パッチアンテナを備えたＭＭＩＣチップの構成を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を用いて説明する。
【００１１】
図１は、本実施の形態における集積化パッチアンテナを備えたＭＭＩＣチップの構成を示す断面図である。図１に示すＭＭＩＣチップ１は、Ｓｉ、ＧａＡｓ、ＩｎＰなどの半導体基板３上にＳｉＯ２、ＳｉＮ、ＢＣＢ、ポリマなどの絶縁層２１とメタル配線層２２を積層してなる積層配線部にパッチアンテナを形成したものであり、ミリ波帯やテラヘルツ波帯の電磁波の送受信モジュールとして利用できる。
【００１２】
図１に示すように、ＭＭＩＣチップ１は、同一半導体基板３上に同時に形成されたアンテナ部１Ａと高周波回路部１Ｂを備える。
【００１３】
アンテナ部１Ａでは、メタル層Ｍｉ，Ｍｊの２層それぞれに給電線路１１と接地導体１３を配置してマイクロストリップ線路を構成し、かつ給電線路１１と重なる、接地導体１３の特定領域にスロット１２（開口部）を設けて、放射電磁波の波源とする。さらに、半導体基板３の裏面（マイクロストリップ線路を構成した面と反対側の面）にメタル層Ｍｂａｃｋを蒸着・加工して大気中への電磁波の放射器１４とする。通常のＭＭＩＣ製造プロセスでは、Ｍｂａｃｋの材料に耐食性の強いＡｕを用いることが多い。図２に、各メタル層Ｍｉ，Ｍｊ，Ｍｂａｃｋの平面図を示す。図２（ａ）は、給電線路１１を配置したメタル層Ｍｉ、図２（ｂ）は、スロット１２を有する接地導体１３を配置したメタル層Ｍｊ，図２（ｃ）は、放射器１４を配置したメタル層Ｍｂａｃｋを示している。放射器１４の各辺のサイズを、少なくとも一辺が放射電磁波と共振するように設定することにより、大気中への電磁波の放射を効率的に行える。
【００１４】
給電線路１１、接地導体１３間の間隔ｈi-jは、給電線路１１、接地導体１３をどの配線層に配置するかという選択により自由に決めることができる。また、接地導体１３中のスロット１２と放射器１４との間隔ｈj-backは、半導体基板３の厚さと、接地導体１３をどの配線層に配置するかという選択とから決めることができる。間隔ｈj-backを小さく設定するとアンテナのバンド幅が狭くなり、放射器１４から大気中に電磁波を効率良く放射できなくなる。そのため、スロット位置から放射器までの距離を十分確保する必要がある。数値例として、積層配線部２の厚さは１０〜１５μｍであり、半導体基板３の厚さは５０〜１５０μｍである。本実施の形態では、積層配線部２よりも厚みのある半導体基板３の裏面に放射器１４を設けることで間隔ｈj-backに関する要求条件を満足させている。
【００１５】
別の観点からは、半導体基板中の電磁波の波長に比べて間隔ｈj-backが十分大きくなるように設定するので、電磁波が半導体基板３の面内方向にも拡散して損失となる。本実施の形態では、放射器１４の周囲に、半導体基板３を貫通する金属のＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ；シリコン以外の半導体基板でも同じ名称）１５を半導体基板中の電磁波の波長の１／４以下の間隔で設けて、電磁波の面内方向への不必要な拡散を防止している。
【００１６】
高周波回路部１Ｂでは、半導体基板３にＣＭＯＳ、ＢＪＴ、ＨＥＭＴ、ＨＢＴなどのトランジスタ２４を形成し、かつメタル層による配線とメタル層間およびトランジスタ２４を接続する金属ビア２３を用いて高周波回路が構成される。
【００１７】
本実施の形態における集積化パッチアンテナは、高周波回路部１Ｂと同一の半導体基板３に、高周波回路部と共通のメタル配線層２２を用いて給電線路１１と接地導体１３からなるマイクロストリップ線路を構成し、かつ給電線路１１に対向する接地導体１３の特定領域にスロット１２を設けて放射電磁波の波源とし、さらに半導体基板３の裏面に放射器１４を形成したアンテナ部１Ａを備えることで、ＭＭＩＣ製造プロセスのバッチ処理にてパッチアンテナまで一括して造り込むことができる。
【００１８】
図３に、本実施の形態における集積化パッチアンテナを備えたＭＭＩＣチップ１をパッケージに実装した様子を示す。
【００１９】
図３に示すように、ＭＭＩＣチップ１の裏面、すなわち放射器１４を設けた側を上方に向け、ＭＭＩＣチップ１の表面、すなわちボンディングパッドを設けた積層配線部２側をＰＣＢ基板４１に向けてボンディングバンプ（半田ボール）４３を用いてパッケージの接続端子と接続し、さらにＭＭＩＣチップ１をモールディング材４２で固定している。図示していないが、放射器１４を含む半導体基板３の裏面を保護するためにコーティング材にてコーティングする。
【００２０】
なお、本実施の形態における集積化パッチアンテナはシリコンレンズ（ゲイン：〜２０ｄＢ）や、ＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）によるホーンアンテナ（ゲイン：〜４０ｄＢ）と貼り合わせて一体化することも可能である。
【００２１】
図４は、本実施の形態における別の集積化パッチアンテナを備えたＭＭＩＣチップの斜視図である。図４（ａ）は、ＭＭＩＣチップを表面、すなわちメタル配線層側から見た表面の斜視図であり、図４（ｂ）は、ＭＭＩＣチップを裏面、すなわち放射器１４を設けた側から見た裏面の斜視図である。
【００２２】
図４（ａ）に示すように、アンテナ部は４つのパッチアンテナを備えている。アンテナ部は、メタル配線層に、給電線路１１と接地導体１３を配置してマイクロストリップ線路を構成し、給電線路１１は、同一半導体基板上に形成した高周波回路に接続される。また、図４（ｂ）に示すように、半導体基板の裏面には、接地導体１３に設けた４つのスロット１２に対応して４つの放射器１４が配置される。
【００２３】
図５は、本実施の形態におけるさらに別の集積化パッチアンテナを備えたＭＭＩＣチップの構成（フェーズド・アレー）を示す模式図である。
【００２４】
図５に示すフェーズド・アレーは、複数のパッチアンテナを備え、各パッチアンテナに位相制御回路（遅延回路等で構成）５を接続し、アレーアンテナ付きＭＭＩＣチップとしている。各パッチアンテナの各マイクロストリップ線路の給電線路１１と接地導体１３、および高周波回路の一部として実現される位相制御回路５を半導体基板３の表面に形成し、半導体基板の裏面には、各接地導体１３に設けたスロット１２にそれぞれ対応させて放射器１４を配置する。
【００２５】
以上説明したように、本実施の形態によれば、アンテナ部１Ａと高周波回路部１Ｂを同一の半導体基板３に同時に形成可能であり、アンテナ部１Ａの給電線路１１とスロット１２を半導体基板３の表面のメタル配線層に配置し、かつ半導体基板３の裏面に放射器１４を配置することにより、アンテナ部１Ａを高周波回路部１ＢのＭＭＩＣ製造プロセスで同時に造り込むことができるので、低廉化と高信頼化を図ったパッチアンテナを提供できる。
【００２６】
本実施の形態によれば、放射器１４の周囲に、半導体基板３を貫くＴＳＶ１５を半導体基板中の電磁波の波長の１／４以下の間隔で配置することにより、電磁波が半導体基板３の面内方向に不必要に拡散することを防止できる。
【符号の説明】
【００２７】
１…集積化パッチアンテナを備えたＭＭＩＣチップ
１Ａ…アンテナ部
１Ｂ…高周波回路部
１１…給電線路
１２…スロット
１３…接地導体
１４…放射器
１５…ＴＳＶ
２…積層配線部
２１…絶縁層
２２…メタル配線層
２３…金属ビア
２４…トランジスタ
３…半導体基板
４１…ＰＣＢ基板
４２…モールディング材
４３…ボンディングバンプ
５…位相制御回路
Ｍｉ，Ｍｊ，Ｍｂａｃｋ…メタル層
【図１】
0005681144.tif 000002
【図２】
0005681144.tif 000003
【図３】
0005681144.tif 000004
【図４】
0005681144.tif 000005
【図５】
0005681144.tif 000006