(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の水素拡散防止膜と、
前記第１の水素拡散防止膜上に形成された、酸化物半導体層を有する複数の薄膜トランジスタと、
を備え、
前記第１の水素拡散防止膜が前記薄膜トランジスタの前記酸化物半導体層と同一の材料からなり、
前記第１の水素拡散防止膜の下層又は上層にＳｉＯ２膜が設けられている薄膜トランジスタアレイ基板。
【請求項２】
前記基板の前記第１の水素拡散防止膜が設けられた一主面には、ＳｉＮからなる絶縁層が設けられた請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
基板と、
前記基板上に形成された第１の水素拡散防止膜と、
前記第１の水素拡散防止膜上に形成された、酸化物半導体層を有する複数の薄膜トランジスタと、
を備え、
前記第１の水素拡散防止膜が前記薄膜トランジスタの前記酸化物半導体層と同一の材料からなり、
前記基板の前記第１の水素拡散防止膜が設けられた一主面には、ＳｉＮからなる絶縁層が設けられた薄膜トランジスタアレイ基板。
【請求項４】
前記第１の水素拡散防止膜はＩｎとＺｎを含む酸化物半導体材料からなり、シート抵抗が１Ｅ１０Ω／□以上である請求項１乃至３のいずれか１項に記載の薄膜トランジスタアレイ基板。
【請求項５】
前記薄膜トランジスタの上に第２の水素拡散防止膜を更に備え、前記第２の水素拡散防止膜が薄膜トランジスタの前記酸化物半導体層と同一の材料からなる請求項１乃至４のいずれか１項に記載の薄膜トランジスタアレイ基板。
【請求項６】
前記第２の水素拡散防止膜はＩｎとＺｎを含む酸化物半導体材料からなり、シート抵抗が１Ｅ１０Ω／□以上である請求項５に記載の薄膜トランジスタアレイ基板。
【請求項７】
前記第２の水素拡散防止膜の下層又は上層にＳｉＯ２膜が設けられている請求項５または６に記載の薄膜トランジスタアレイ基板。
【請求項８】
前記請求項１乃至７のいずれか１項に記載の薄膜トランジスタアレイ基板と、
前記薄膜トランジスタアレイ基板上に形成された対向する一対の電極と、
前記一対の電極の間に設けられた有機ＥＬ層と、
を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板、その製造方法、および表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は、液晶表示装置や有機ＥＬ表示装置等に広く用いられている。特に、アモルファスシリコンを活性層に用いたＴＦＴが、現在大型液晶表示装置に広く用いられているが、今後のさらなる大型化、高信頼性化、高移動度化などに対応できる新規な活性層の実用化が望まれている。
【０００３】
例えば、インジウムを含むアモルファス酸化物は、低温で成膜でき、かつ可視域で透明であるため、これを用いた、プラスチック基板上に形成可能で透明なＴＦＴの実現の可能性がある。さらには、インジウムを含むアモルファス酸化物は、アモルファスシリコンに対して１０倍以上の移動度が得られており、実用化への課題として、さらなる均一性・信頼性の向上が望まれている。
【０００４】
近年、インジウムを含むアモルファス酸化物ＴＦＴの特性と水素との関連が盛んに研究されており、酸化物中に水素が拡散することで、ＴＦＴ特性が変化することが報告されている。また酸化物へ外部から水素が進入しないように、拡散防止層を設ける試みがされている。例えば、酸化物半導体ＴＦＴへの水素の進入抑制のために、酸化アルミニウム層が用いられた酸化物ＴＦＴが知られている。しかしながら、新たに水素のバリア層として、新規な材料である酸化アルミニウムを量産工程に持ち込むことは、コストの上昇となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１６１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
発明が解決しようとする課題は、酸化物半導体を用いた、高信頼性で且つ低コストで製造できる薄膜トランジスタアレイ基板、その製造方法、表示装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の第１の態様によれば、薄膜トランジスタアレイ基板は、基板と、前記基板上に形成された第１の水素拡散防止膜と、前記第１の水素拡散防止膜上に形成された、酸化物半導体層を有する複数の薄膜トランジスタと、を備え、前記第１の水素拡散防止膜が前記薄膜トランジスタの前記酸化物半導体層と同一の材料からなり、前記第１の水素拡散防止膜の下層又は上層にＳｉＯ２膜が設けられている。
本発明の第２の一態様によれば、基板と、前記基板上に形成された第１の水素拡散防止膜と、前記第１の水素拡散防止膜上に形成された、酸化物半導体層を有する複数の薄膜トランジスタと、を備え、前記第１の水素拡散防止膜が前記薄膜トランジスタの前記酸化物半導体層と同一の材料からなり、前記基板の前記第１の水素拡散防止膜が設けられた一主面には、ＳｉＮからなる絶縁層が設けられている。
【０００９】
本発明の第３の態様によれば、表示装置は、前記第１または第２の態様の薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板上に形成された対向する一対の電極と、前記一対の電極の間に設けられた有機ＥＬ層と、を有する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る薄膜トランジスタアレイ基板を示す模式断面図である。
【図２】第１の実施形態に係る薄膜トランジスタアレイ基板と比較例の薄膜トランジスタの特性を示す図である。
【図３】第１の実施形態に係るＩｎＧａＺｎＯ膜の成膜時の酸素分圧とシート抵抗の関係を示す図である。
【図４】第１の実施形態に係る他の薄膜トランジスタアレイ基板の構成とその特性およびチャネル保護膜の成膜条件を示す図である。
【図５】第２の実施形態に係る薄膜トランジスタアレイ基板を示す模式断面図である。
【図６】第３の実施形態に係る薄膜トランジスタアレイ基板の一製造工程を示す断面図である。
【図７】第３の実施形態に係るＩｎＧａＺｎＯ膜の透過率の波長依存性を示す図である。
【図８】第４の実施形態に係る薄膜トランジスタアレイ基板を示す模式断面図である。
【図９】第５の実施形態に係る表示装置を示す模式断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１２】
（第１の実施の形態）
図１は、第１の実施形態に係る薄膜トランジスタアレイ基板の構成を例示する断面模式図である。  
図１に表したように、薄膜トランジスタ４０は、絶縁層２０を有する基板１０上に、および水素拡散防止膜３０を介して複数設けられている。薄膜トランジスタ４０は、水素拡散防止膜３０上の一部に設けられたゲート電極４１と、ゲート電極４１に対向して設けられた半導体層４３と、ゲート電極４１と半導体層４３との間に設けられたゲート絶縁膜４２と、半導体層４３に電気的に接続され、互いに離間したソース電極４４Ｓ及びドレイン電極44Ｄと、を備える。さらに、薄膜トランジスタ４０は、パッシベーション膜５０に覆われている。  水素拡散防止膜３０は、基板１０上のほぼ全域を覆うように設けられている。
【００１３】
そして、半導体層４３は、ガリウム、亜鉛、錫、珪素の少なくともいずれかと、インジウムと、を含む酸化物を含む。すなわち、半導体層４３は、例えばＩｎとＧａとＺｎとを含む酸化物膜（すなわち、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜）である。また、半導体層４３は、ＩｎとＺｎとを含む酸化物膜（すなわち、Ｉｎ−Ｚｎ−Ｏ酸化物膜）でも良い。また、半導体層は、ＩｎとＺｎとＳｉを含む酸化物膜（すなわち、Ｉｎ−Ｚｎ−Ｓｉ−Ｏ酸化物膜）でも良い。以下、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物膜を総称して、「ＩｎＧａＺｎＯ膜」と言うことにする。
【００１４】
水素拡散防止膜３０は、半導体層４３と同じ材料で形成されている。
【００１５】
なお、基板１０には、透光性のプラスチック基板や紙やステンレスのような非透光性の基体を用い、この一主面に絶縁層２０を有するものを用いる。絶縁層２０としては、例えば窒化シリコン（ＳｉＮ）を用いることができる。
【００１６】
ゲート電極４１には、例えば、ＭｏＷ、Ｔａ、Ｗのような高融点金属を用いることができ、また、ヒロック対策を施したＡｌを主成分とするＡｌ合金や、より低抵抗のＣｕを用いても良い。ただし、本発明はこれに限らず、ゲート電極には、導電性の任意の材料を用いることができる。ゲート絶縁膜４２には、例えば酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｘ）、酸窒化シリコンなどの絶縁材料を用いることができる。ソース電極４４Ｓ及びドレイン電極４４Ｄには、任意の導電材料を用いることができ、また、例えば、Ｔｉ／Ａｌ／ＴｉやＭｏ／Ａｌ／Ｍｏ等の任意の導電性の積層膜を用いることができる。パッシベーション膜５０には、酸化シリコンやポリイミド等の樹脂を用いることができる。
【００１７】
なお、ソース電極４４Ｓとドレイン電極４４Ｄの下に、半導体層４３を覆うようにチャネル保護膜を形成しても良い。チャネル保護膜としては、例えば酸化シリコンなどの酸素を含有する絶縁材料を用いることができる。ＴＦＴ特性のために、半導体層４３とチャネル保護膜との界面は良質であることが好ましい。
【００１８】
水素拡散防止膜３０は、金属酸化物を含む材料で形成されているので、一般的に水素をトラップする性質を持つ。従って、基板１０側から半導体層４３に水素が進入するのを防止することができる。半導体層４３に水素が進入すると、薄膜トランジスタ４０の特性が劣化する恐れがあるが、水素拡散防止膜３０によってそれが防止される。また、水素拡散防止膜３０は酸化物を含む半導体層４３と同じ材料で形成するので、製造が容易である。
【００１９】
以下、本実施形態に係る薄膜トランジスタアレイ基板の製造方法の例について説明する。  まず、例えば、ＰＥＮ（ポリエチレンナフタレート）からなる基板１０の主面上に、基板１０からの水の拡散防止層としてＳｉＮ層（絶縁層）２０を、ＰＥ−ＣＶＤ法で２００ｎｍ成膜する。その後、水素拡散防止膜３０としてＩｎＧａＺｎＯ膜を、１００ｎｍの厚さで、スパッタリングにより成膜する。この時、用いるターゲットの組成比は、Ｉｎ：Ｇａ：Ｚｎの原子数比で、１：１：１である。成膜時の酸素の分圧は０．０１５Ｐａとした。その後、ゲート電極４１となるＡｌ膜及びＭｏ膜を、それぞれ１５０ｎｍ及び３０ｎｍの厚さで、スパッタリングにより成膜し、所定のパターンに加工する。この加工においては、フォトリソグラフィが用いられ、また、エッチングには、燐酸、酢酸及び硝酸の混酸が用いられる。
【００２０】
その後、ゲート絶縁膜４２となるＳｉＯ２膜を、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）を用いたプラズマＣＶＤ（ＰＥ−ＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）法で、例えば３００ｎｍの厚さで成膜する。このときの成膜温度は、ＰＥＮの耐熱性を考慮して１６０℃とした。
【００２１】
さらに、ゲート絶縁膜４２の上に、半導体層４３となるＩｎＧａＺｎＯ膜（例えばＩｎ２Ｏ３−Ｇａ２Ｏ３−ＺｎＯ膜）を、リアクティブＤＣスパッタリング法で、例えば３０ｎｍの厚さで成膜する。この時、用いるターゲットの組成比は、Ｉｎ：Ｇａ：Ｚｎの原子数比で、１：１：１である。成膜時の酸素の分圧は０．００７Ｐａとした。  成膜温度は、特に加熱等を施していないので、おおよそ数十℃程度である。
【００２２】
この後、半導体層４３となるＩｎＧａＺｎＯ膜を所定の形状にフォトリソグラフィを用いて加工した。  エッチング液としては  シュウ酸を水で希釈したものを用いた。  更に図示はしないが、ゲート電極取出し部に所定の開口を形成したのち、ソース電極４４Ｓ、ドレイン電極４４Ｄとなる、Ｍｏ膜を５０ｎｍ、Ａｌ膜を２００ｎｍ、Ｍｏ膜を５０ｎｍ、スパッタリングによって成膜し、所定の形状に形成する。  この後、パッシベーション膜５０としてＳｉＯ２を、ＳｉＨ４ガスを用いたＰＥ−ＣＶＤ法により形成し、図示はしていないが、ソース電極４４Ｓ、ドレイン電極４４Ｄの取り出し部分のパッシベーション膜５０を除去して例示した薄膜トランジスタアレイ基板が完成する。
【００２３】
プロセス直後の薄膜トランジスタ４０は工程中の紫外線等のダメージを受けているため、アニール炉で、１６０℃で１時間、アニール処理（加熱処理）が施される。
【００２４】
図２には、上述のようにアニール炉での処理後の薄膜トランジスタ４０の特性を示す。（ａ）に本実施形態、（ｂ）に比較例として、水素拡散防止膜のＩｎＧａＺｎＯ膜を省略した場合を示す。縦軸をドレイン電流Ｉとし、横軸をゲート電圧Ｖｇとしている。本実施形態では良好な特性を示すが、比較例では閾値が負にシフトすることがわかる。これはプラスチック基板１０上に成膜したＳｉＮ層（絶縁層）２０から、水素が半導体層４３のＩｎＧａＺｎＯ膜へ拡散したためと考えられる。低温で形成したＳｉＮ膜は膜中に大量の水素を含む。比較例における半導体層４３への水素の拡散は主に、最終工程のアニール炉で、１６０℃で１時間処理する中で起こったと考えられる。信頼性の高いＴＦＴ特性を得るには、１６０℃程度の熱処理は必須である。
【００２５】
例えば、SiH4ガスを原料として用いた、PE-CVDで作成したSiNやSiO2は膜中に大量の水素を含み、これらの膜は水素の拡散を防止する機能よりも、水素の供給源として振る舞うことが多い。一方、ＩｎＧａＺｎＯ膜は、通常のスパッタ装置で成膜することで、膜中の水素量を１Ｅ１９ａｔｏｍ／ｃｍ３以下とすることが出来る。このＩｎＧａＺｎＯ膜を、水素を含む雰囲気中で熱処理することで、膜中の水素量は１Ｅ２１ａｔｏｍ／ｃｍ３程度まで上がる。このことより、ＩｎＧａＺｎＯ膜は膜中に水素をトラップすることがわかる。膜中に水素をトラップすることで、水素の半導体層４３への拡散を防止している。
【００２６】
また、ＩｎＧａＺｎＯ膜は成膜条件でその特性が大きく変化することがわかった。図３に成膜中の酸素分圧とシート抵抗の関係を示す。良好なＴＦＴ特性を得るには、半導体層４３として、成膜直後のシート抵抗が１Ｅ８〜１Ｅ９Ω／□(ohm／square)の膜を用いる必要がある。一方、水素拡散防止膜３０としては、他の電極と静電容量を形成させないためにシート抵抗を出来るだけ上げる必要がある。実際にシート抵抗では１Ｅ１０Ω／□以上が望ましい。図３に示すように、シート抵抗が１Ｅ１０Ω／□以上であるときの酸素分圧の値は、シート抵抗が１Ｅ８〜１Ｅ９Ω／□であるときの酸素分圧の値の約２倍である。従って、水素拡散防止膜３０を形成する際には、半導体層４３の形成に最適な酸素分圧に比べて約２倍以上の酸素分圧で成膜することが望ましい。半導体層４３と水素拡散防止膜３０は、形成に同じ組成のターゲットを用いる場合、酸素分圧が異なっても、薄膜トランジスタアレイ基板完成時の組成はほぼ同一である。
【００２７】
さらに、ＩｎＧａＺｎＯ膜は接する膜によって抵抗率が大きく変わることがわかった。実験的に、半導体層４３上にＳｉＯ２からなるチャネル保護膜４５を持つ薄膜トランジスタ４０を形成し、チャネル保護膜の成膜条件と抵抗率の関係を見た。図４（Ａ）に形成した薄膜トランジスタの形状を示す。絶縁層２０を有する基板１０、およびパッシベーション膜５０を省略して示している。図４（Ｂ）に作製した薄膜トランジスタの特性を示す。縦軸はドレイン電流Ｉを表し、横軸はゲート電圧Ｖｇを表している。図４（Ｃ）にＩｎＧａＺｎＯ膜の上部に接した、チャネル保護膜４５であるＳｉＯ２膜の成膜条件を示す。図４（Ｃ）における条件番号は、図４（Ｂ）におけるグラフの番号と対応する。ＩｎＧａＺｎＯ膜の抵抗は、ゲート電圧が０Ｖでの抵抗率でおおよそ見積もることが出来る。成膜時のＳｉＨ４流量を下げるほど、ＩｎＧａＺｎＯ膜は高抵抗化することがわかる。従って、チャネル保護膜４５などの半導体層４３と接する膜の成膜条件によって、ＴＦＴ特性を調節することができる。
【００２８】
以上のように、水素拡散防止膜３０によって、高信頼性で且つ低コストで製造できる薄膜トランジスタを得ることができる。
【００２９】
（第２の実施の形態）
図５は、第２の実施形態に係る薄膜トランジスタアレイ基板を示す模式断面図である。本実施形態の薄膜トランジスタは、水素拡散防止膜３０の上層と下層にＳｉＯ２膜が設けられている。すなわち、絶縁層２０を有する基板１０が設けられており、絶縁層２０の上に第１のＳｉＯ２膜６１、水素拡散防止膜３０、第２のＳｉＯ２膜６２が積層されており、第２のＳｉＯ２膜６２の上にゲート電極４１が設けられている。他の構成については、第１の実施形態における薄膜トランジスタと同じである。
【００３０】
第１の実施形態における薄膜トランジスタに比べ、水素拡散防止膜３０の上層と下層にＰＥ−ＣＶＤで形成したＳｉＯ２を挿入することで、よりＩｎＧａＺｎＯ水素拡散防止膜３０を高抵抗化させ安定化させることができる。
【００３１】
具体的な製造方法は以下のようである。ＰＥＮ（ポリエチレンナフタレート）からなる基板１０の主面上に、基板１０からの水の拡散防止層としてＳｉＮ層（絶縁層）２０、ＳｉＯ２層を、ＰＥ−ＣＶＤ法でそれぞれ２００ｎｍ、５０ｎｍ成膜する。その後、水素拡散防止膜３０としてＩｎＧａＺｎＯ膜を、１００ｎｍの厚さで、スパッタリングにより成膜する。その後、更にＩｎＧａＺｎＯ膜を高抵抗化させるために、ＳｉＨ４、Ｎ２Ｏガスを用いたＰＥ−ＣＶＤ法で、ＳｉＯ２膜を３０ｎｍ成膜する。  水素拡散防止膜３０の上層と下層にＰＥ−ＣＶＤで形成したＳｉＯ２膜が水素の供給源とならないように、PE-CVD条件としては、例えばSiH4／N2Oガス流量比を下げ、できるだけ酸化の強い条件で成膜することが望ましい。  その後、ゲート電極４１となるＡｌ膜及びＭｏ膜を、それぞれ１５０ｎｍ及び３０ｎｍの厚さで、スパッタリングにより成膜し、所定のパターンに加工する。
【００３２】
以降のプロセスは第１の実施形態と同一であるため、省略する。
【００３３】
第２の実施形態によっても、高信頼性で且つ低コストで製造できる薄膜トランジスタを得ることができる。なお、第１のＳｉＯ２膜６１、または第２のＳｉＯ２膜６２のいずれか一方を省略しても良い。
【００３４】
（第３の実施の形態）
ＩｎＧａＺｎＯ膜を用いた薄膜トランジスタは、１６０℃の低温でのプロセスにおいても良好な特性を得ることが出来る。しかしながら、電圧をかけた状態での駆動安定性を向上させるには、高温処理を行うことが望ましい。高温処理にもたないプラスチック製の基板１０上で薄膜トランジスタ４０の駆動安定性を向上させるには、高温処理の代わりに紫外線のエネルギーを加えることが有効である。
【００３５】
以下、紫外線のエネルギーを利用した製造プロセスを説明する。
【００３６】
図６は、第３の実施形態に係る薄膜トランジスタアレイ基板の一製造工程を示す断面図である。
【００３７】
まず、例えば、ＰＥＮ（ポリエチレンナフタレート）からなる基板１０の主面上に、基板１０からの水の拡散防止層としてＳｉＮ層（絶縁層）２０を、ＰＥ−ＣＶＤ法で２００ｎｍ成膜する。その後、水素拡散防止膜３０としてＩｎＧａＺｎＯ膜を、１００ｎｍの厚さで、スパッタリングにより成膜する。その後、ゲート電極４１となるＡｌ膜及びＭｏ膜を、それぞれ１５０ｎｍ及び３０ｎｍの厚さで、スパッタリングにより成膜し、所定のパターンに加工する。この加工においては、フォトリソグラフィが用いられ、また、エッチングには、燐酸、酢酸及び硝酸の混酸が用いられる。
【００３８】
その後、ゲート絶縁膜４２となるＳｉＯ２膜を、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）を用いたプラズマＣＶＤ（ＰＥ−ＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）法で、例えば３００ｎｍの厚さで成膜する。このときの成膜温度は、ＰＥＮの耐熱性を考慮して１６０℃とする。
【００３９】
さらに、ゲート絶縁膜４２の上に、半導体層４３となるＩｎＧａＺｎＯ膜（例えばＩｎ２Ｏ３−Ｇａ２Ｏ３−ＺｎＯ膜）を、リアクティブＤＣスパッタリング法で、例えば３０ｎｍの厚さで成膜する。この後、半導体層43となるＩｎＧａＺｎＯ膜を所定の形状にフォトリソグラフィを用いて加工する。エッチング方法としては、例えばドライエッチングであるＲＩＥを用いる。ＩｎＧａＺｎＯ膜はＣｌ２とＡｒを主としたガスでエッチングできる。
【００４０】
その後、チャネル保護膜４５としてＳｉＯ２を、ＳｉＨ４を用いたＰＥ−ＣＶＤ法で１００ｎｍ成膜し、チャネル保護膜４５を所定の形状にＣＦ４を主としたＲＩＥで加工する。
【００４１】
この後、低圧水銀ランプ光（紫外線）をチャネル保護膜４５の上から照射しながら、１６０℃で３０分処理する。紫外線の照射強度は、例えば２５４ｎｍで１０ｍＷ／ｃｍ２とする。更に、図示はしないが、ゲート電極取出し部に所定の開口を形成したのち、ソース電極４４Ｓ、ドレイン電極４４Ｄを形成する、Ｍｏ膜を５０ｎｍ、Ａｌ膜を２００ｎｍ、Ｍｏ膜５０ｎｍをスパッタリングによって成膜し、所定の形状にする。  この後、パッシベーション膜５０としてＳｉＯ２を、ＳｉＨ４ガスを用いたＰＥ−ＣＶＤ法により形成し、図示はしていないが電極の取り出し部分のパッシベーション膜５０を除去して例示した薄膜トランジスタが完成する。そして、第１の実施例と同様に、アニール炉で、１６０℃で１時間、アニール処理（加熱処理）を施す。
【００４２】
プロセス中に紫外線を照射することで、ＩｎＧａＺｎＯ膜中および界面の酸素原子や水素原子の弱い化学結合が切れる。これと同時に熱処理することで、各元素が所定の位置に再整列および離脱し、低温でも特性が良好な半導体層４３および半導体と上下の絶縁膜との良好な界面を形成することが出来る。
【００４３】
低圧水銀ランプの紫外線としては２５４ｎｍの波長が強く、この波長の光は一般のプラスチック等の樹脂にダメージを与え、色付きや変質を生じさせる。
【００４４】
図７に石英基板上に２００ｎｍ成膜したＩｎＧａＺｎＯ膜の透過率を示す。ＩｎＧａＺｎＯ膜の吸収端は４００ｎｍ付近であるが、膜厚２００ｎｍ程度の薄膜の場合、十分に紫外線を吸収する波長は３００ｎｍ以下である。したがって、ＩｎＧａＺｎＯ膜は石英基板に届く２５４ｎｍ以下の波長の紫外線強度を十分に弱めることが出来ることがわかる。すなわち、プラスチック製の基板１０を用いる場合でも、ＩｎＧａＺｎＯ膜により、基板１０の色つきや変色を防止することができる。なお、絶縁層２０として用いられるＳｉＮは、成膜条件にもよるが吸収端は３００ｎｍ程度であり、２５４ｎｍの紫外線の吸収率は低い。紫外線の照射強度は図７の場合では２４５ｎｍで１０ｍＷ／ｃｍ２程度であったが、更に低くとも紫外線を照射する効果は生じる。例えば、５ｍＷ／ｃｍ２でもよい。また、低圧水銀ランプの他、Ｘｅエキシマランプ（最大波長１７２ｎｍ）やＫｒＣｌエキシマランプ（最大波長２２２ｎｍ）を用いても同様の効果が得られる。
【００４５】
第３の実施形態によっても、高信頼性で且つ低コストで製造できる薄膜トランジスタを得ることができる。
【００４６】
（第４の実施の形態）
水素の供給源が、半導体層４３の上層にある場合は、半導体層４３の下層に設ける第１の水素拡散防止膜３０と別に、半導体層４３の上層に第２の水素拡散防止膜３１としてのＩｎＧａＺｎＯ膜を設けるとよい。図８に、第４の実施形態に係る薄膜トランジスタアレイ基板の断面模式図を示す。ソース電極４４Ｓ、ドレイン電極４４Ｄの上に、第１のSiO2膜６１、第２の水素拡散防止膜３１、第２のSiO2膜６２を積層され、更にその上にパッシベーション膜５０が設けられている。なお、第１のSiO2膜６１、第２のSiO2膜６２は省略しても良い。または、半導体層４３の下層にある水素拡散防止膜３０の上層と下層に第２の実施形態のようにSiO2膜を設けても良い。また、図４のように半導体層４３上にチャネル保護膜４５を設けても良い。
【００４７】
このような構成を形成する場合には、ソース電極４４Ｓ、ドレイン電極44Ｄを形成し、アニールするところまでは、第１の実施例と同一である。その後、SiH4を用いたPE-CVD法で第１のSiO2膜６１を１００ｎｍ堆積し、続けて、第２の水素拡散防止膜３１であるＩｎＧａＺｎＯ膜５０ｎｍを、下層の第１の水素拡散防止膜３０と同条件で成膜する。  その後、更にSiH4を用いたPE-CVD法で第２のSiO2膜６２を５０ｎｍ、パッシベーション膜５０としてのＳｉＮを１００ｎｍ堆積する。電極取り出し用の開口は、バッファードフッ酸で開口することもできるが、ドライエッチングを用いてもよい。
【００４８】
半導体層３０としてのＩｎＧａＺｎＯ膜上に成膜するチャネル保護膜４５としてのＳｉＯ２は、ＩｎＧａＺｎＯ膜が高抵抗化する条件を選ぶ。
【００４９】
第４の実施形態によっても、高信頼性で且つ低コストで製造できる薄膜トランジスタを得ることができる。
【００５０】
（第５の実施の形態）
第５の実施例は、ＩｎＧａＺｎＯ酸化物ＴＦＴを有する薄膜トランジスタアレイ基板と有機ＥＬ層を組み合わせて、表示装置を形成した場合について説明する。図９は、第５の実施形態に係る表示装置を示す模式断面図である。図９のように、有機ＥＬ層９０の封止膜１１０としてのＳｉＮ膜からの水素の拡散を防止するために、封止膜１１０の下層に第２の水素拡散防止膜３１が設けられている。なお、図８では、基板１０側から有機ＥＬ層９０の発光を取り出す、ボトムエミッション構造の例を図示している。
【００５１】
薄膜トランジスタアレイ基板の構成については、第１の実施形態と同じである。薄膜トランジスタ４０上にはパッシベーション膜５０が設けられており、パッシベーション膜５０は、ドレイン電極４４Ｄ上に開口が設けられている。パッシベーション膜５０上の一部には画素電極７０が形成されており、画素電極７０はパッシベーション膜７０の開口を介してドレイン電極４４Ｄと接触している。薄膜トランジスタ４０上のパッシベーション膜５０上には、樹脂層８０が設けられている。画素電極７０上には有機ＥＬ層８０、対向電極９０、第２の水素拡散防止膜３１、および封止膜１１０がこの順に積層されている。
【００５２】
なお、本実施形態に置いては薄膜トランジスタ４０として第１の実施形態の構成と同じものを用いたが、これに限定されない。
【００５３】
図９に示す表示装置の製造方法について説明する。パッシベーション膜５０を形成するまでの工程は、第１の実施形態と同じである。上層のパッシベーション膜５０に、電極取出し部と画素内の薄膜トランジスタ４０のドレイン電極４４Ｄ上に開口を形成する。次いで、画素電極７０となる透明電極であるＩＴＯ（インジウム・スズ酸化物）をスパッタ法で堆積し所定の形状に加工する。その後、画素毎を区分するための樹脂層８０として感光性有機樹脂を設け、所定の形状に加工する。感光性有機樹脂としては感光性ポリイミドや感光性アクリル等が使える。その後、樹脂層８０および画素電極７０上に、有機ＥＬ層９０、対向電極１００としての陰極層を形成する。陰極層としては、例えばＡｌを蒸着する。
【００５４】
この後、第２の水素拡散防止膜３１としてＩｎＧａＺｎＯ膜を1００ｎｍ、高抵抗化条件で堆積した後、ＰＥ−ＣＶＤ法で封止膜１１０であるＳｉＮを１μｍ堆積する。  ＩｎＧａＺｎＯ膜、ＳｉＮ封止膜を堆積する際は、電極取り出し部分等は、マスキングをすることで、堆積を防止する。以上により、有機ＥＬ層を用いた表示装置を完成させることができる。
【００５５】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、薄膜トランジスタはトップゲート構造でもよく、その構造、製造方法、表示装置及びその製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
【符号の説明】
【００５６】
１０  基板、２０  絶縁膜、３０  水素拡散防止膜（第１の水素拡散防止膜）、３１  第２の水素拡散防止膜、４０  薄膜トランジスタ、４１  ゲート電極、４２  ゲート絶縁層、４３  半導体層、４４Ｓ  ソース電極、４４Ｄ  ドレイン電極、４５  チャネル保護膜、５０  パッシベーション膜、６１  第１のＳｉＯ２膜、６２  第２のＳｉＯ２膜、７０  画素電極、８０  樹脂層、９０  有機ＥＬ層、１００  対向電極、１１０  封止膜
【図１】
0005797922.tif 000002
【図２】
0005797922.tif 000003
【図３】
0005797922.tif 000004
【図４】
0005797922.tif 000005
【図５】
0005797922.tif 000006
【図６】
0005797922.tif 000007
【図８】
0005797922.tif 000008
【図９】
0005797922.tif 000009
【図７】
0005797922.tif 000010