(57)【特許請求の範囲】
【請求項１】
表示メモリから読み出され、画像表示に用いられる画像データを、キャッシュするメモリであり、前記画像データを分割した２次元方形領域毎の分割画像データ毎に、メモリを構成するエントリに書き込まれ、表示する画像データの横幅がＷピクセルである場合、前記２次元方形領域の横幅がａピクセル及び縦幅がｂピクセルの場合、横方向の前記エントリ数がＷ／ａで求められた数ｐであり、縦方向の前記エントリ数が［ａ×２（１／２）／ｂ]の小数点以下を切り捨てることにより整数とした数値に２を加えた数ｑであるエントリマトリクスで構成されたキャッシュメモリと、
前記表示メモリから指定された角度θでラスタースキャンにより前記分割画像データを読み出すための、表示画面の座標系におけるピクセルデータの表示アドレスを、前記表示メモリに記憶された画像データの座標系へ前記角度θによる座標変換が行われた、前記表示メモリにおける２次元方形領域のメモリアドレスが入力され、前記メモリアドレスから前記エントリマトリクスのエントリ各々の位置及び当該エントリの中のピクセルデータの各々の位置を示すエントリアドレスを生成するエントリアドレス生成部と、
メモリアクセス１サイクルの動作で、記憶している表示画像データにおける前記２次元方形領域毎の分割画像データの一括した書き込み及び読み出しが可能な表示メモリから、指定された前記メモリアドレスを用いた前記角度θのラスタースキャンにより、前記分割画像データを読み出し、前記エントリアドレスを用いて前記キャッシュメモリのエントリに書き込むキャッシメモリ書込制御部と、
前記エントリから指定された前記角度θのラスタースキャンにより、分割画像データに含まれた、表示される画像データの走査線全てに対応するピクセルデータを順次読み出すキャッシュメモリ読出制御部と
を有することを特徴とするキャッシュメモリ装置。
【請求項２】
前記エントリアドレス生成部が、
前記メモリアドレスから前記エントリアドレスを生成する際、
前記角度θが、（７π／４）から（π／４）までの間及び（３π／４）から（５π／４）までの間の場合、前記メモリアドレスのＸ軸方向の座標を前記エントリマトリクスの横方向の列アドレスに対応させ、Ｙ軸方向の座標を前記エントリマトリクスの縦方向の行アドレスに対応させて前記エントリアドレスを生成し、
前記角度θが、（π／４）から（３π／４）までの間及び（５π／４）から（７π／４）までの間の場合、前記メモリアドレスのＸ軸方向の座標を前記エントリマトリクスの縦方向の行アドレスに対応させ、Ｙ軸方向の座標を前記エントリマトリクスの横方向の列アドレスに対応させて前記エントリアドレスを生成することを特徴とする請求項１に記載のキャッシュメモリ装置。
【請求項３】
前記エントリマトリクスにおける前記エントリ各々に対応した記憶領域を有する番号記憶部と、
前記表示画面への表示開始から、当該表示画面に表示される走査線の数を走査線番号としてカウントし、前記エントリに記憶されている前記ピクセルデータを読み出す毎に、その時点の走査線番号を前記番号記憶部に書き込む番号記憶制御部と、
前記２次元方形領域が記憶された前記エントリをラスタースキャンによりアクセスする際、当該エントリに記憶されている走査線番号と、現在の走査線番号とが同一または連続しているかのいずれであるか否かの判定を行い、同一でなくかつ連続していない場合をキャッシュミスとして検出するキャッシュミス検出部と
をさらに有し、
前記キャッシュミス検出部がキャッシュミスを検出した場合、
前記キャッシメモリ書込制御部が現在の走査線番号に対応するピクセルデータの含まれる前記２次元方形領域のピクセルデータを前記表示メモリから読み出し、前記エントリマトリクスにおけるキャッシュミスとして検出されたエントリに上書きする
ことを特徴とする請求項１または請求項２に記載のキャッシュメモリ装置。
【請求項４】
前記２次元方形領域が２の倍数のａ＝ｂの正方形であることを特徴とする請求項１から請求項３のいずれか一項に記載のキャッシュメモリ装置。
【請求項５】
表示メモリから読み出され、画像表示に用いられる画像データをキャッシュするメモリであり、前記画像データを分割した２次元方形領域毎の分割画像データ毎に、メモリを構成するエントリに書き込まれ、表示する画像データの横幅がＷピクセルである場合、前記２次元方形領域の横幅がａピクセル及び縦幅がｂピクセルの場合、横方向の前記エントリ数がＷ／ａで求められた数ｐであり、縦方向の前記エントリ数が［ａ×２（１／２）／ｂ]の小数点以下を切り捨てることにより整数とした数値に２を加えた数ｑであるエントリマトリクスで構成されたキャッシュメモリに対し、前記表示メモリから指定された角度θでラスタースキャンにより前記分割画像データを読み出すため、表示画面の座標系におけるピクセルデータの表示アドレスを、前記表示メモリに記憶された画像データの座標系へ前記角度θによる座標変換を行い、前記表示メモリにおける２次元方形領域のメモリアドレスが入力され、入力された前記メモリアドレスにより、分割画像データの読み出し及び書き込みを制御するキャッシュメモリ制御方法であり、
エントリアドレス生成部が、前記メモリアドレスから前記エントリマトリクスのエントリ各々の位置及び当該エントリの中のピクセルデータの各々の位置を示すエントリアドレスを生成するエントリアドレス生成過程と、
キャッシメモリ書込制御部が、メモリアクセス１サイクルの動作で、記憶している表示画像データにおける前記２次元方形領域毎の分割画像データの一括した書き込み及び読み出しが可能な表示メモリから、指定された前記メモリアドレスを用いた角度θのラスタースキャンにより、前記分割画像データを読み出し、前記エントリアドレスを用いて前記キャッシュメモリのエントリに書き込むキャッシメモリ書込制御過程と、
キャッシュメモリ読出制御部が、前記エントリから指定された角度θのラスタースキャンにより、分割画像データに含まれた、表示される画像データの走査線全てに対応するピクセルデータを順次読み出すキャッシュメモリ読出制御過程と
を有することを特徴とするキャッシュメモリの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャッシュメモリ装置及び制御方法に関するものである。
【背景技術】
【０００２】
船舶用レーダあるいはナビゲーションシステム等の表示装置の表示画面において、自身を原点とした自身の進行をｙ軸とし、このｙ軸に対して垂直な軸をｘ軸とした２次元座標系（以下、表示２次元座標系）に海図あるいは地図などを表示させる画像表示方式がある。
例えば、船舶用レーダの場合においては、船舶自身の進行方向を画面の上部、すなわち進行方向に平行な軸をＹ軸として、海図画像を表示画面に表示するヘッドアップ表示モードがある。
【０００３】
しかし、一般的に、海図画像は、海図画像の画像データを蓄積する表示メモリにおいて、北の方向に平行な軸をＹ軸とする場合など、船の進行方向と異なる方向の２次元座標系（メモリ２次元座標系）で記憶されている。
したがって、ノースアップ表示モードの表示から、船の進行方向をＹ軸として表示画面に海図画像を表示する表示モードに変更した場合、すなわち海図画像を船の進行方向を上部として表示するヘッドアップ表示モードに変更した場合、表示メモリに記憶されている海図画像を船の進行方向が上部となるように再描画する必要がある。
この表示メモリに対して再描画を行う構成の場合、船首方位が更新される度に表示が行われるまでに時間がかかってしまう。
そのため、表示メモリの海図画像の再描画を行う一般的な構成ではなく、船首方位が更新されたとしても、表示メモリに記憶される海図画像の再描画を行なわず、表示モード変更後の海図画像の表示を高速に行うため、以下の方法が用いられる場合がある。
すなわち、表示２次元座標系の表示画面に対して表示メモリの画像データを表示させる際、表示２次元座標系の座標点（表示２次元座標系の表示画面におけるピクセルの位置を示す点）の座標を、表示メモリにおけるメモリ２次元座標系の座標点（メモリ２次元座標系で記憶された画像データにおけるピクセルの位置を示す点）の座標に、メモリ２次元座標系における自身の位置を中心として表示２次元座標系を回転させた座標変換を行う。
【０００４】
この座標変換の結果得られた座標により、メモリ２次元座標系における表示メモリから、表示２次元座標系における座標を読み出し、すなわち、メモリ２次元座標系の画像データから、表示２次元座標系の表示画面に表示する表示画像データを切り出して表示させることになる。
図４はメモリ２次元座標系における画像データと表示２次元座標系における表示画像データとの関係を説明する図である。図４において、図４（ａ）はメモリ２次元座標系に対して表示２次元座標系が回転されておらず平行移動している場合であり、図４（ｂ）はメモリ２次元系に対して表示２次元座標系回転及び平行移動している場合を示している。
【０００５】
次に、図４（ａ）の場合におけるメモリ２次元座標系の表示メモリの画像データから、表示２次元座標系による表示領域の表示画像データにおけるピクセルのデータ（以下、ピクセルデータ）の読み出しについて説明する。
表示メモリからの表示画像データの読み出しは、表示領域を表示画面に表示する走査線方向にデータを読み出すラスタースキャン方式により行われる。
このため、表示メモリが図４（ａ）に示されるように、Ｘ軸方向がＮドット、Ｙ軸方向がＭドットであり、表示２次元座標系のｘ軸及びｙ軸の各々が、それぞれメモリ２次元座標系のＸ軸、Ｙ軸と平行である場合において、表示メモリの画像データから表示画面（Ｘ軸方向にｎドット、Ｙ軸方向にｍドット）に対応する表示領域の表示画像データピクセルデータの読み出しを以下の様に行う。
【０００６】
ピクセルデータの読み出しの際、図４（ａ）の場合、メモリ２次元座標系に対して表示２次元座標系が回転しておらず、表示領域内のピクセルデータのアドレスを、ラスタースキャン方向の行毎に順次、表示２次元座標系からメモリ２次元座標系に行平行移動のみの座標変換を行う。
そして、表示領域のピクセルのデータを、表示領域の左上端から開始し、Ｘ軸方向（ラスタースキャン方向）へ直線的にｎピクセル分移動し、表示領域の右端に達すると順次Ｙ軸方向に隣接する下部のピクセルデータの行へ移動させ、Ｘ軸方向を表示領域の左端へ戻した後、Ｘ軸方向に直線移動を行いつつピクセルデータを読み出す。また、表示領域における最後のピクセルのデータ、すなわち表示領域の右下の位置にあるピクセルのデータを読み出した後、表示領域のピクセルのデータの読み出しの始点である左上端に戻り、上述した読み出し動作を繰り返す。
【０００７】
一方、図４（ｂ）に示されるように、表示２次元座標系がメモリ２次元座標系に対して、回転角度θで回転し、平行移動している場合、すなわち船舶の進行方向が北の方向（Ｙ軸）に対して、自船位置を原点として回転角度θで回転し、かつ平行移動している場合において、表示メモリの画像データから、表示画面に対応する表示領域の表示画像データにおけるピクセルデータの読み出しを以下の様に行う。
すでに述べたように、表示２次元座標系における座標を、メモリ２次元座標系の座標に座標変換し（回転及び平行移動の処理を行い）、得られた表示画像データのメモリ２次元座標系におけるアドレスを用いて、表示領域の左上の座標点から、図４（ａ）のスキャン方向に対して、回転角度θ傾いたスキャン方向に順次ピクセルのデータを読み出す処理を行う。表示領域内におけるピクセルデータの読み出しは、図４（ａ）と同様なラスタースキャン方式で行われるが、読み出しに際して、上述した回転を含む座標変換が行われることになる。
【０００８】
一方、ある方向を基準として、例えば図４（ｂ）に示すように、北方向に平行な軸をＹ軸として表示メモリに格納されたメモリ２次元座標系の画像データから、高速に任意の回転角度θの表示画像データを読み出す場合、実装として最も簡易な構成としてはランダムアクセスが可能なＳＲＡＭ（Static Random Access Memory）を用いることになる。
しかしながら、表示メモリには表示装置の画素数に比較し、より多くの画像数のピクセルのデータが記憶されており、大きな容量が必要となるため、ＳＲＡＭを用いると製造コストが非常にかかってしまう。
このため、表示装置に表示する画像データを蓄積する表示メモリとしては、データ量に対して価格の安いＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）が多用されている。
【０００９】
このＳＤＲＡＭは、ＳＲＡＭのように、ピクセルデータを単位とした高速なランダムアクセスを、そのデータを読み出す構成により行うことができない。
すなわち、ＳＤＲＡＭは、記憶領域におけるメモリセルのアクセスにおいて、ロウアドレスが選択されている場合、ページ単位読み出しとして、カラムアドレスを変化させることで、小単位（例えば、ピクセルデータ単位）のデータを、同一のロウアドレスにおける連続したアドレス範囲においてのみ高速にアクセスできる。
しかしながら、メモリアクセスを行う際にロウアドレスを変更する場合、ロウアドレスを活性化させるためのオーバーヘッドが乗じるため、ロウアドレスを変更するアドレス変化を伴うランダムアクセスを高速に実行することができない。
したがって、ＳＤＲＡＭから複数のピクセルデータをブロック単位に読み出し、ランダムアクセスが可能なＳＲＡＭにより構成したキャッシュメモリに対し、ブロック単位に読み出したピクセルデータを一旦記憶させ、キャッシュメモリからラスタースキャン方式によりピクセルデータを読み出し、表示画面に表示させている（例えば、特許文献１参照）。
【００１０】
ここで、図５を用いてさらに説明する。図５は、表示メモリにおけるピクセルデータの記憶形式を示す図である。
例えば、特許文献１においては、図５（ａ）に示すように、表示メモリは、Ｘ軸方向にＮドット、Ｙ軸方向にＭドットで構成され、全体としてＮ×Ｍピクセルのピクセルデータからなる画像データが記憶されている。ここで、各メモリアクセス１サイクルでアクセスされる１アドレスには、例えば、２次元方形領域８ドット×８ピクセルデータの６４ピクセルデータが配置されるように、Ｎ×Ｍピクセルの各ピクセルデータが表示メモリに記憶されている。この２次元方形領域は例として示す同図（ｂ）に示されるように、ピクセルデータＤ０からピクセルデータＤ６３の６４個のピクセルデータにより構成されている。
したがって、表示メモリからは各２次元方形領域Ａ０、…、ＡN/K−１、…、Ａｎが指定されると、その方形領域に含まれる６４ピクセルデータが連続してブロックとして読み出され、キャッシュのエントリに対して書き込まれる。この２次元方形領域としては、８×８ピクセルデータとして説明したが、４×４ピクセルデータ、あるいは２×２ピクセルデータ等の正方領域でよく、また正方領域に限らず、長方領域とすることも出来る。ここで、ｋは２次元方形領域を正方形とした場合の各辺のピクセル数を示している（１ピクセルデータは、例えばピクセルの階調度を示すデータであり複数のビットから構成されている）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００２−１８１９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１に示すレーダ装置における画像表示においては、表示画面に表示させる画像の解像度を上げるにつれ、表示するピクセルデータの量が増加するため、より大きな帯域幅が必要となる。したがって、ＳＤＲＡＭのアクセスタイムあるいは回転角度θによっては、メモリのデータ読み出しの帯域幅が不足する虞がある。また、回転角度θにおいては４５°付近において、ロウアドレスの変更を伴うアクセス回数が増加することにより、データ読み出しの時間が増加することにより、データ読出の帯域幅が不足することになる。
この結果、表示画面に表示する全ての画像データを、表示メモリから読み出すことができず、表示画面の一部が直前に表示された画像データのままとなってしまう。
【００１３】
また、特許文献１においては、キャッシュメモリに記憶されている２次元方形領域のピクセルのデータから、ラスタースキャンにおいてスキャン方向に配置されているピクセルのデータを読み出した後に、新たな２次元方形領域のピクセルデータを、ＳＤＲＡＭから読み出して、キャッシュメモリに上書きする処理を行っている。
【００１４】
このため、２次元方形領域に複数の走査線に対応するピクセルデータが記憶されていたとしても、その一部しか利用していないことになる。例えば、図５（ｂ）における矢印で示したスキャン方向に読み出されるピクセルデータは８ピクセル分である。すなわち、読み出した６４ピクセルのデータ中において、実際に用いられるのは８ピクセル分のみであり、１２．５％の利用率しかないことになる。
したがって、ＳＤＲＡＭからのデータ読出における限られた帯域幅を有効に使う必要があるが、引用文献１に記載された方法では、キャッシュメモリに記憶された２次元方形領域のピクセルのデータの利用率が不十分な状態において、キャッシュメモリの使用が行われている。
【００１５】
本発明は、上記の課題を考慮してなされたものであって、記憶された２次元方形領域のピクセルのデータの利用率を上げ、表示メモリからの読み出すデータの帯域幅が同一であっても、より解像度の高い画像を表示することを可能とするキャッシュメモリ装置、制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明のキャッシュメモリ装置は、表示メモリから読み出され、画像表示に用いられる画像データを、キャッシュするメモリであり、画像データを分割した２次元方形領域毎の分割画像データ毎に、メモリを構成するエントリに書き込まれ、表示する画像データの横幅がＷピクセルである場合、２次元方形領域の横幅がａピクセル及び縦幅がｂピクセルの場合、横方向のエントリ数がＷ／ａで求められた数ｐであり、縦方向のエントリ数が［ａ×２（１／２）／ｂ]の小数点以下を切り捨てることにより整数とした数値に２を加えた数ｑであるエントリマトリクスで構成されたキャッシュメモリと、表示メモリから指定された角度θでラスタースキャンにより分割画像データを読み出すための、表示画面の座標系におけるピクセルデータの表示アドレスを、表示メモリに記憶された画像データの座標系へ角度θによる座標変換が行われた、表示メモリにおける２次元方形領域のメモリアドレスが入力され、メモリアドレスからエントリマトリクスのエントリ各々の位置及び当該エントリの中のピクセルデータの各々の位置を示すエントリアドレスを生成するエントリアドレス生成部と、メモリアクセス１サイクルの動作で、記憶している表示画像データにおける２次元方形領域毎の分割画像データの一括した書き込み及び読み出しが可能な表示メモリから、指定されたメモリアドレスを用いた角度θのラスタースキャンにより、分割画像データを読み出し、エントリアドレスを用いてキャッシュメモリのエントリに書き込むキャッシメモリ書込制御部と、エントリから指定された角度θのラスタースキャンにより、分割画像データに含まれた、表示される画像データの走査線全てに対応するピクセルデータを順次読み出すキャッシュメモリ読出制御部とを有することを特徴とする。
【００１７】
本発明のキャッシュメモリ装置は、エントリアドレス生成部が、メモリアドレスからエントリアドレスを生成する際、角度θが、（７π／４）から（π／４）までの間及び（３π／４）から（５π／４）までの間の場合、メモリアドレスのＸ軸方向の座標をエントリマトリクスの横方向の列アドレスに対応させ、Ｙ軸方向の座標をエントリマトリクスの縦方向の行アドレスに対応させてエントリアドレスを生成し、角度θが、（π／４）から（３π／４）までの間及び（５π／４）から（７π／４）までの間の場合、メモリアドレスのＸ軸方向の座標をエントリマトリクスの縦方向の行アドレスに対応させ、Ｙ軸方向の座標をエントリマトリクスの横方向の列アドレスに対応させてエントリアドレスを生成することを特徴とする。
【００１８】
本発明のキャッシュメモリ装置は、エントリマトリクスにおけるエントリ各々に対応した記憶領域を有する番号記憶部と、表示画面への表示開始から、当該表示画面に表示される走査線の数を走査線番号としてカウントし、エントリに記憶されているピクセルデータを読み出す毎に、その時点の走査線番号を番号記憶部に書き込む番号記憶制御部と、２次元方形領域が記憶されたエントリをラスタースキャンによりアクセスする際、当該エントリに記憶されている走査線番号と、現在の走査線番号とが同一または連続しているかのいずれであるか否かの判定を行い、同一でなくかつ連続していない場合をキャッシュミスとして検出するキャッシュミス検出部とをさらに有し、キャッシュミス検出部がキャッシュミスを検出した場合、キャッシメモリ書込制御部が現在の走査線番号に対応するピクセルデータの含まれる２次元方形領域のピクセルデータを表示メモリから読み出し、エントリマトリクスにおけるキャッシュミスとして検出されたエントリに上書きすることを特徴とする。
【００１９】
本発明のキャッシュメモリ装置は、２次元方形領域が２の倍数のａ＝ｂの正方形であることを特徴とする。
【発明の効果】
【００２０】
この発明によれば、キャッシュメモリの各エントリに記憶された分割画像データから、表示される画像の全ての走査線に対応するピクセルデータを読み出すため、従来の様に、各エントリの分割画像データから１走査線分のピクセルデータしか使用しない場合に比較し、分割画像データにおけるピクセルデータの利用率を向上させることができ、表示メモリからの読み出しの帯域幅が同一であっても、より解像度の高い画像を表示することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】この発明の一実施形態によるキャッシュメモリ装置を用いた表示制御装置の構成例を示す概略ブロック図である。
【図２】回転角度θの走査線と、２次元方形領域におけるピクセルとの関係を説明する図である。
【図３】２次元方形領域がａ×ａの場合の回転角度θ＝４５°の場合における、走査線と２次元平行形領域との対応を示す図である。
【図４】メモリ２次元座標系における画像データと表示２次元座標系における表示画像データとの関係を説明する図である。
【図５】表示メモリにおけるピクセルデータの記憶形式を示す図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して、本発明の実施の形態について説明する。図１は、この発明の一実施形態によるキャッシュメモリ装置を用いた表示制御装置の構成例を示す概略ブロック図である。本実施形態において、表示制御装置の制御対象はＬＣＤ（Liquid Crystal Display）表示装置である。例えば、本発明は、例えば、船舶、車などのレーダ装置の画像表示に用いられる。以下、船舶のレーダ装置のヘッドアップ表示（自身の進行方向を表示画面の上部とする表示）モードにおける画像表示の処理として説明する。
【００２３】
図１における表示制御装置は、ＬＣＤコントローラ１、キャッシュメモリ装置２及び表示メモリ３を備えている。表示メモリ３には、記憶容量が大きく、一回のメモリアクセスにより複数のビットデータの読出が可能なＳＤＲＡＭなどが用いられている。表示メモリ３は、例えば、レーダ装置の表示装置に表示する画像データが一定の向きで、例えばＹ軸方向が南北軸に平行となり、Ｘ軸方向が東西軸に平行となるように記憶されている。表示メモリ３は、図４に示すように、表示装置に表示される表示画像データの画像領域より大きい画像領域のピクセルデータを有している。また、表示メモリ３は、画像データを複数に分割した２次元平行形領域毎の分割画像データを、連続したメモリアドレスにより記憶している。表示メモリ３は、例えば、図５（ｂ）に示すような２次元平行形領域毎の分割として、ＳＤＲＡＭのＲＯＷ（ワード線）毎に、画像データの３２×３２ピクセルの矩形領域のデータが格納されている。後述するように、キャッシュメモリ装置２は、表示メモリ３から４×４ピクセルの２次元平行形領域毎の分割画像データを単位として、表示メモリ３から読み出すため、同一の３２×３２ピクセル範囲内からの２次元平行形領域の読み出しを高速化することができる。
【００２４】
ＬＣＤコントローラ１は、図示しないＣＰＵ（Central Processing Unit）から南北方向を基準として回転した角度である回転角度θと、表示装置に表示される表示画像の中心にあるピクセルの表示メモリ３におけるメモリアドレスとが入力される。ここで、ＬＣＤコントローラ１は、内部記憶部に表示装置の表示画面の横のピクセル数Ｗ及び縦のピクセル数Ｈが予め設定されている。そして、ＬＣＤコントローラ１は、記憶されている表示画面の大きさ（Ｗ×Ｈピクセル）と、供給される表示画面の中心のメモリアドレスと、回転角度θとから、図４（ｂ）に示すように、走査線に位置するピクセルデータを読み出すためのラスタースキャン読み出しを行うメモリアドレスを算出する。
【００２５】
ＬＣＤコントローラ１は、ラスタースキャン読み出しのため、走査線に対応するピクセルのメモリアドレス（Ｘアドレス、Ｙアドレス）を、回転角度θ（指定された角度）に応じて以下の式を用いて算出する。
Ｘ＝ＸＣ＋Ｒsinθ
Ｙ＝ＹＣ＋Ｒcosθ
ＸＣは、表示画像の中心にあるピクセルの表示メモリ３におけるメモリアドレスのＸアドレスである。ＹＣは、表示画像の中心にあるピクセルの表示メモリ３におけるメモリアドレスのＹアドレスである。Ｒは表示画像における表示アドレスから表示メモリのメモリアドレスに変換するピクセルの画像中心のピクセルからの距離（ピクセル数）である。すなわち、ＬＣＤコントローラ１は、図４の説明と同様に、表示２次元座標系における座標を、メモリ２次元座標系の座標に座標変換し、メモリアドレスを求めている。
また、ＬＣＤコントローラ１は、求めたメモリアドレスから、２次元方形領域を示す領域メモリアドレス（メモリアドレスの先頭アドレス）を生成し、メモリアドレスとともにこの領域メモリアドレスをキャッシュメモリ装置２へ出力する。
【００２６】
キャッシュメモリ装置２は、ＬＣＤコントローラ１から供給される回転角度θ、表示メモリ３におけるピクセルデータのアドレス（Ｘアドレス、Ｙアドレス）、現在アクセスしているピクセルデータの存在する走査線番号により、表示メモリ３から表示画像データをキャッシュ（使用頻度の高いデータを高速なメモリに蓄えておく処理）する。
このキャッシュメモリ装置２は、エントリアドレス生成部２２、キャッシュメモリ書込制御部２３、キャッシュメモリ読出制御部２４、キャッシュメモリ２５、キャッシュミス検出部２６、番号記憶部２７、番号記憶制御部２８とを備えている。
【００２７】
キャッシュメモリ２５は、表示メモリ３から読み出され、画像表示に用いられる画像データを、一旦キャッシュするメモリであり、高速にランダムアクセスが可能なＳＲＡＭなどで構成されている。
また、キャッシュメモリ２５は、画像データを分割した２次元方形領域毎の分割画像データを、メモリを構成するエントリ毎に記憶する。このキャッシュメモリ２５は、表示する画像データの横幅がＷピクセルである場合、２次元方形領域の横幅がａピクセル及び縦幅がｂピクセルとすると、横方向のエントリ数がＷ／ａで求められた数ｐであり、縦方向の［ａ×２（１／２）／ｂ]を整数とした数値に２を加えた数ｑであるエントリマトリクスで構成されている。本実施形態においては、２次元方形領域をａ＝ｂ＝２として各エントリを形成している（理由は後述）。また、２次元方形領域は、ａ≠ｂの長方形でも良い。
【００２８】
キャッシュメモリ書込制御部２３は、図４の説明と同様の表示メモリ３からの読み出し処理により、ＬＣＤコントローラ１から供給される領域メモリアドレスが示す２次元方形領域のピクセルデータ（分割画像データ）を、表示メモリ３から読み出す。そして、キャッシュメモリ書込制御部２３、キャッシュメモリ２５に対し、エントリアドレス生成部２２の生成するエントリアドレス（後述）の示すエントリに、読み出したピクセルデータを書き込む。
キャッシュメモリ読出制御部２４は、エントリアドレス生成部２２がＬＣＤコントローラ１から供給されるメモリアドレス（Ｘアドレス、Ｙアドレス）から変換したエントリアドレスの示すエントリにより、このエントリに記憶されている２次元方形領域におけるメモリアドレス（Ｘアドレス、Ｙアドレス）示すピクセルデータを読み出し、ＬＣＤコントローラ１へ出力する。
【００２９】
エントリアドレス生成部２２は、メモリアドレスと領域メモリアドレスから、キャッシュメモリ２５におけるエントリマトリクスのエントリ各々の位置及び当該エントリの中のピクセルデータの各々の位置を示すエントリアドレスを生成する。以下の場合、４×４ピクセルのデータ（２次元方形領域）が１エントリに格納され、エントリマトリクスは横２０４８×縦４となっている。
このエントリアドレスＣａｄは、
Ｃａｄ＝{ｙ［３：２］，ｘ［１０：２］}  …（１）
、または
Ｃａｄ＝{ｘ［３：２］，ｙ［１０：２］}  …（２）
として生成される（後述）。
（１）及び（２）式のいずれの場合においても、それぞれ下位２ビットは２次元方形領域内の４つのピクセルのいずれかの位置を示し、ｘ[ｓ１，ｒ１]における下位２ビット（ピクセルデータの横方向の並び、ｘ座標）以外の上位ビットはエントリマトリクスにおけるエントリの列（横方向の並び、ｘ座標）の位置を示し、ｙ[ｓ２，ｒ２]における下位２ビット（ピクセルデータの縦方向の並び、ｙ座標）以外の上位ビットはエントリマトリクスにおけるエントリの行（縦方向の並び、ｙ座標）の位置を示している。
【００３０】
次に、キャッシュメモリ２５のエントリマトリクスを、表示する画像データの横幅がＷピクセルである場合、２次元方形領域の横幅がａピクセル及び縦幅がｂピクセルとすると、横方向のエントリ数がＷ／ａで求められた数ｐであり、縦方向のエントリ数がｂ×２（１／２）の小数点以下を切り捨てることにより整数とし１を加算した数ｑとした根拠を説明する。キャッシュメモリ２５のアクセスにおいて、画像データをラスタースキャンにより読み出す際に事実として、以下の状態が存在する。図２は、回転角度θの走査線と、２次元方形領域におけるピクセルとの関係を説明する図である。図２（ａ）は、回転角度θが４５°未満の場合における走査線が通過する２次元方形領域との対応を示す図である。図２（ｂ）は、回転角度θが４５°以上の場合における走査線が通過する２次元方形領域との対応を示す図である。
（事実１）走査線単位にラスタースキャン方式の読み出しを行うため、常に走査線に沿った一方向にアドレスが進む特性を有している。表示画面における走査線毎のピクセルデータの読み出しが終了すると、表示画面の上端から下端に向かって走査線を移動し、順次ピクセルデータを読み出す。途中で前の走査線のピクセルデータを読み出すことはなく、一度読み出したピクセルデータは２度と使用しない。
（事実２）表示メモリ３の画像データにおけるピクセルデータを図２（ａ）に示すように、回転角度θ＝４５°でキャッシュする場合を考えると、４×４の２次元方形領域（矩形領域）は、ピクセルデータの読み出しにおいて、最大で６本の走査線を描画する際に用いられる。すなわち、「４×２（１／２）＝５．７≒６」であり、６走査線以内のシノニム（他の２次元方形領域のデータへの置き換え）を許容すると意図しない画像の崩れ（乱れ）が生じる。
（事実３）６走査線にわたって用いられたキャッシュエントリは、次の走査線を表示する際には用いられない。このキャッシュエントリには新たな２次元方形領域のピクセルデータを書き込むことが許容される。
（事実４）ヘッドアップ表示モードにおいて、回転角度θは同一フレーム（表示画面に表示される画像）内で変更されることはない。
（事実５）図２に示すように、回転角度θが４５°以内の場合（図２（ａ））、同一走査線において、２次元方形領域の縦方向の連続数は２以下である。一方、回転角度θが４５°以上の場合（図２（ｂ））、同一走査線において、２次元方形領域の縦方向の連続数は３以上である。
（事実６）隣接した走査線間でラスタースキャン読み出しを行う回転角度θが４５°以内とすると、事実５に記載したように、隣接する２次元方形領域の縦方向の連続数は２以下である。また、回転角度θが４５°以上の場合、隣接する２次元方形領域の縦方向の連続数は４以上となる場合がある（図２（ｂ））。
上記において、４５°以内とは後述する角度範囲Ｒ１の場合を指し、４５°以上とは角度範囲Ｒ２の場合を指している。
【００３１】
次に、図３は、２次元方形領域がａ×ａの場合の回転角度θ＝４５°の場合における、走査線と２次元平行形領域との対応を示す図である。
上述した事実により、図３に示すように、２次元方形領域がａ×ａの場合、すなわち２次元方形領域が４×４の場合、回転角度θが４５°であり、２次元方形領域６００のピクセルが走査線に使用されると、走査線は隣接する２次元方形領域の列において、２次元方形領域６０１、６０２及び６０３のピクセルのいずれかが使用されるのが判る。
事実２、事実５及び事実６より、回転角度θが４５°未満の場合、キャッシュメモリ２５に６本分の走査線に対応するピクセルデータしか保存できないとすると、走査線７本目のピクセルデータを保存するため、キャッシュの入れ替えが必要となる。しかしながら、図３（ａ）で示すように、走査線間で共有する２次元方形領域が存在するため、例えば、２次元方形領域６００において走査線６本分のピクセルデータが使用された場合でも、隣接する列の２次元方形領域６０３が２次元方形領域６００における６本目の走査線と共通に使用された場合でも、２次元方形領域６０２及び６０３はまだ使用される可能性があるため、ピクセルデータの入れ替えはできない。
【００３２】
ここで、キャッシュのエントリマトリクスは、１走査線のアクセスでシノニムが発生しない構成が必要となる。角度範囲Ｒ１の場合、１エントリにかかる走査線の本数（最大の再利用回数）は、
ｑ＝INT［（ａ×２（１／２））／ｂ］＋１ …（３）
により求まる。ここで、ＩＮＴは［］内を整数化するため、小数点以下を切り捨てているため、１を加算している。
例えば、２次元方形領域が幅４（ａ）×縦４（ｂ）の場合、エントリマトリクスは、横のエントリ数ｐがＷ／４であり、縦のエントリ数ｑは２となる。これにより、１走査線の間にシノニム（異なる走査線の間で使用するピクセルデータが同一のエントリに格納されている状態）が発生しないエントリマトリクスが得られる。
ここで、ａ＝ｂ＝４であり、ｑ＝２の場合、図３（ａ）に示すように、走査線ＮによりエントリＡに含まれるピクセルデータｐａを参照した際、走査線ＮはエントリＢ’も参照される。走査線Ｎ＋１ではピクセルデータｐａに隣接するピクセルデータｐｂが必要であるが、エントリマトリクスの構成において、ｑ＝２としているため、エントリＢ’とエントリＢとはシノニムの関係にある。ここで、エントリＢ’の最終アクセスは走査線Ｎで行われている。走査線Ｎ＋１においてエントリＢ’を参照する際、前回の最終アクセスが走査線Ｎであったため、後述するキャッシュミス検出部２６によるキャッシュミス検出処理が誤判定することになる。誤判定であるが、ヒットしたとして新たに表示メモリ３からの２次元方形領域の画像データの読み出しが行われず、そのままエントリＢ’のピクセルデータがエントリＢのピクセルデータとして読み出され、表示される画像が乱れてしまう。
そのため、エントリマトリクスの縦のエントリ数ｑ＝３とすることにより、図３（ｂ）に示すように、エントリＣ’とエントリＢとはシノニムの関係とはならないため、キャッシュミス検出部２６によるキャッシュミス検出処理が正常に行われることなる。したがって、上記（３）式の結果に１を加算する必要があり、エントリマトリクスの縦のエントリ数ｑを算出する際に用いる式は、（４）式となる。
ｑ＝INT［（ａ×２（１／２））／ｂ］＋２
エントリマトリクスの縦のエントリの配列数は「３」とすることになる。この結果、７本の走査線の保存が可能となる。したがって、表示画面の画面幅を２０４８とし、２次元方形領域をピクセルデータ４×４とした場合、エントリマトリクスは横幅５１２（＝２０４８／４）個のエントリであり、縦幅３個のエントリである１５３６個のエントリから形成される。すでに述べたように、エントリには２次元方形領域毎の４×４個のピクセルデータ（階調度に依ってそのビット数は変化する）が格納される。
【００３３】
また  上述した事実６により、横方向に隣接する縦方向の２次元方形領域の連続数と、縦方向に隣接する横方向の２次元方形領域の連続数との関係が逆転するため、回転角度θが以下に示す角度範囲に応じて、エントリアドレスの作成ルールを変更し、キャッシュメモリ２５におけるエントリマトリクスを有効に使用する。すなわち、４５°以内と４５°以上とでは、走査線のラスタースキャンによる２次元方形領域毎の並びが変化するため、この変化に対応させてエントリマトリクスのアドレスを変換する。
・角度範囲Ｒ１として、回転角度θが、（７π／４）から（π／４）までの間及び（３π／４）から（５π／４）までの間、
すなわち（７π／４）＜θ＜（π／４）、（３π／４）＜θ＜（５π／４）までの間において、（１）式によりエントリアドレスを生成し、
・角度範囲Ｒ２として、回転角度θが、（π／４）から（３π／４）まで間及び（５π／４）から（７π／４）までの間、
すなわち、（π／４）≦θ≦（３π／４）、（５π／４）≦θ≦（７π／４）までの間において、（２）式によりエントリアドレスを生成する。
【００３４】
すなわち、エントリアドレス生成部２２は、供給される回転角度θの値が、角度範囲Ｒ１にあるか角度範囲Ｒ２にあるかの検出を行う。そして、エントリアドレス生成部２２は、回転角度θの値が角度範囲Ｒ１の場合、Ｃａｄ＝{ｙ［３：２］，ｘ［１０：２］}としてエントリアドレスを生成し、一方、回転角度θの値が角度範囲Ｒ２の場合、Ｃａｄ＝{ｘ［３：２］，ｙ［１０：２］}としてエントリアドレスを生成する。これにより、いずれの回転角度θにおいても、エントリマトリクスに対して７本以上の走査線のピクセルデータを記憶させることができる。結果として、少ないエントリマトリクスにより、シノニムを発生させずに、回転角度θがいずれの値であっても、高速にピクセルデータをＬＣＤコントローラ１へ供給することができる。
【００３５】
次に図１を参照して、本実施形態におけるキャッシュメモリ装置におけるキャッシュメモリ２５に対する行う制御について説明する。本実施形態においては、キャッシュメモリ２５のエントリ各々に対するピクセルデータの入れ替えは、走査線の連続性により行う。
本実施形態においては、すでに説明した構成の他に、番号記憶部２７及び番号記憶制御部２８を備えている。
番号記憶部２７は、キャッシュメモリ２５におけるエントリマトリクスのエントリ各々に対応した記憶領域を有している。
番号記憶制御部２８は、ＬＣＤコントローラ１が表示アドレスから求めた走査線番号を入力し、エントリに記憶されているピクセルデータが読み出される毎に、その時点の走査線番号を番号記憶部２７における読み出したピクセルデータが記憶されたエントリに対応した記憶領域に書き込む。この走査線番号は、画像表示における垂直ブランク期間中に、ＬＣＤコントローラ１から供給される垂直同期信号により初期値（「０」）に設定され、１本目の走査線のピクセルデータが含まれる２次元方形領域のピクセルデータを、表示メモリ３から読み出す。ここで、番号記憶制御部２８は、番号記憶部２７に記憶された走査線番号と比較する番号として、表示画面への表示開始から、表示画面に表示する走査線の数を走査線番号としてカウントしたものを用いても良い。
【００３６】
キャッシュミス検出部２６は、２次元方形領域のピクセルデータが記憶されたエントリがラスタースキャンによりアクセスされた際、アクセスされたエントリに対応して番号記憶部２７に記憶されている走査線番号と、現在のラスタースキャンを行っている（ＬＣＤコントローラ１から供給される）走査線番号とが同一または連続しているかのいずれであるか否かの判定を行い、同一でなくかつ連続もしていない場合をキャッシュミスとして検出する。
また、キャッシュミス検出部２６は、キャッシュミスを検出した場合、キャッシュメモリ書込制御部２３に対して、エントリのピクセルデータの上書きを要求する制御信号を出力する。
これにより、キャッシュメモリ書込制御部２３は、現在の走査線番号に対応するピクセルデータの含まれる２次元方形領域のピクセルデータを、読み出そうとしてキャッシュミスとなったメモリアドレス（領域メモリアドレス）により、表示メモリ３から読み出し、エントリマトリクスにおけるキャッシュミスとして検出されたエントリアドレスの示すエントリに上書きする。
【００３７】
上述したように、キャッシュメモリ読出制御部２４は、Ｘアドレス及びＹアドレスが供給されると、エントリアドレス生成部２２がＸアドレス及びＹアドレスから求めたエントリからピクセルデータを読み出す処理を行う。
このとき、キャッシュミス検出部２６は、ＬＣＤコントローラ１から供給されている走査線番号と、読み出そうとしているエントリに対応して番号記憶部２７に記憶されている走査線番号との比較を行い、同一か連続している走査線番号である場合、キャッシュメモリ読み出し制御部２４に対して、読み出して良いことを示す制御情報を出力する。また、番号記憶制御部２８は、表示アドレスに対応した現在の走査線番号を、ピクセルデータを読み出したエントリに対応した、番号記憶部２７の記憶領域に対して書き込む。
これにより、キャッシュメモリ読出制御部２４は、キャッシュメモリ２５からエントリアドレスにより読み出したピクセルデータをＬＣＤコントローラ１に対して出力する。
【００３８】
一方、キャッシュミス検出部２６は、ＬＣＤコントローラ１から供給されている走査線番号と、読み出そうとしているエントリに対応して番号記憶部２７に記憶されている走査線番号との比較を行い、同一かつ連続してもいない走査線番号である場合、キャッシュメモリ読み出し制御部２４に対して、読み出しを停止することを示す制御情報を出力する。また、キャッシュミス検出部２６は、キャッシュミスしたエントリをアクセスしたメモリアドレスにより、表示メモリ３から２次元方形領域のピクセルデータの読み出し処理を要求する制御信号を、キャッシュメモリ書込制御部２３に対して出力する。
読み出し処理を要求する制御信号が供給されることにより、キャッシュメモリ書込制御部２３は、ＬＣＤコントローラ１から供給される、ピクセルの表示アドレスから変換した表示メモリの２次元方形領域を示す領域メモリアドレスにより表示メモリ３をアクセスし、表示メモリ３から領域メモリアドレスの示す２次元方形領域のピクセルデータを読み出す。また、番号記憶制御部２８は、表示アドレスに対応した現在の走査線番号を、ピクセルデータを読み出したエントリに対応した、番号記憶部２７の記憶領域に対して書き込む。
【００３９】
そして、キャッシュメモリ書込制御部２３は、読み出した２次元方形領域のピクセルデータを、エントリアドレス生成部２２がメモリアドレスから生成したエントリアドレスの示すエントリに書き込む。
これにより、ＬＣＤコントローラ１が要求したメモリアドレスに対応する２次元方形領域のピクセルデータがキャッシュメモリ２５のエントリに書き込まれる。
次に、キャッシュメモリ書込制御部２３は、キャッシュミスしたエントリに対し、走査線に対応した新たなピクセルデータの書き込みが終了したことを示す終了信号を、キャッシュメモリ読出制御部２４に対して出力する。
終了信号が供給されると、キャッシュメモリ読出制御部２４は、エントリアドレス生成部２２が出力するエントリアドレスの示すエントリに記憶されているピクセルデータを読み出し、ＬＣＤコントローラ１に対して出力する。
そして、ＬＣＤコントローラ１は、キャッシュメモリ装置２から供給されたピクセルデータを表示装置に表示させる。
【００４０】
また、図１におけるキャッシュメモリ装置におけるキャッシュメモリ２５を制御する機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによりキャッシュメモリ２５の制御を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
【００４１】
また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
【００４２】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【産業上の利用可能性】
【００４３】
本実施形態においては、レーダ装置におけるレーダ画像のヘッドアップ表示モードにおける動作として説明したが、車などのナビゲーションシステムのように、ヘッドアップ表示が行われるような、画像メモリの座標系に対し、表示画面の座標系が回転されるなどして異なっている場合には、画像表示を高速に行うことが可能となる。
【符号の説明】
【００４４】
１…ＬＣＤコントローラ  ２…キャッシュメモリ装置  ３…表示メモリ  ２２…エントリアドレス生成部  ２３…キャッシュメモリ書込制御部  ２４…キャッシュメモリ読出制御部  ２５…キャッシュメモリ  ２６…キャッシュミス検出部  ２７…番号記憶部  ２８…番号記憶制御部
【図１】
0005797920.tif 000002
【図２】
0005797920.tif 000003
【図３】
0005797920.tif 000004
【図４】
0005797920.tif 000005
【図５】
0005797920.tif 000006