(57)【特許請求の範囲】
【請求項１】
支持層と、
前記支持層上に設けられているとともに、一部に空洞が形成されている絶縁層と、
前記絶縁層上に設けられているとともに、複数種類の不純物領域で構成される半導体素子構造が形成されている半導体層と、を備えており、
前記絶縁層は、前記支持層と前記半導体層の間の膜厚が薄い第１部分と厚い第２部分とを有しており、
前記第１部分と前記第２部分で構成される窪みが前記半導体層側に形成されており、
前記第２部分の上面と側面の間が曲面で結ばれており、
前記空洞は、前記絶縁層の第２部分に設けられている半導体装置。
【請求項２】
前記空洞内に、絶縁体の充填部材が前記空洞内の隙間を確保しながら配置されており、
前記充填部材が、前記空洞の下面と上面に接するように配置されている請求項１に記載の半導体装置。
【請求項３】
前記空洞内に、絶縁体の液体材料が前記空洞内に隙間が存在しなくなるように充填されている請求項１に記載の半導体装置。
【請求項４】
第１絶縁膜と半導体層が積層している積層基板を用意する工程と、
前記第１絶縁膜の表面から前記半導体層の内部まで至るトレンチを形成するトレンチ形成工程と、
前記トレンチ内に空洞を残すように前記トレンチの側面及び底面に第２絶縁膜を形成する第２絶縁膜形成工程と、
前記積層基板の第１絶縁膜上に支持層を接合する接合工程と、を備えている半導体装置の製造方法。
【請求項５】
前記トレンチ形成工程は、前記第１絶縁膜と前記半導体層を異方性エッチングした後に、前記異方性エッチングにより形成されたトレンチの側面と底面の間に凸状の曲面を形成する等方性エッチングを実施する請求項４に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持層と絶縁層と半導体層が積層した構造を備える半導体装置に関する。本発明はまた、その半導体装置の製造方法に関する。
【背景技術】
【０００２】
支持層と絶縁層と半導体層が積層した構造を備える半導体装置が知られている。この種の半導体装置では、半導体層に複数種類の不純物領域で構成される半導体素子構造が形成されている。特許文献１には、この種の半導体装置の一例が開示されている。
【０００３】
特許文献１では、半導体装置の耐圧を向上させるために、絶縁層の半導体層側に窪みを形成し、その窪み内に正孔を蓄積させる。半導体層の絶縁層側に正孔を蓄積し、半導体層の電界密度を小さくすることにより、高耐圧の半導体装置を実現している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１４０３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術のように、絶縁層が複雑な形態を有していると、半導体装置の温度が高くなったときに、絶縁層と半導体層の界面に熱膨張に起因する応力が集中してしまう。その結果、絶縁層及び／又は半導体層に欠陥が生成し、半導体装置の特性が低下することがある。特許文献１の技術では、半導体装置の耐圧を向上させることができるものの、欠陥が生成することによる半導体装置の特性の低下が問題となる。
【０００６】
本明細書では、半導体装置の耐圧の向上と欠陥生成の抑制とを両立させる技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書で開示する半導体装置は、窪みを有する絶縁層を備えており、その絶縁層の膜厚が厚い部分に空洞が選択的に形成されていることを特徴としている。膜厚の厚い部分に空洞が形成されていると、空洞が絶縁層の熱膨張を吸収することができる。この結果、半導体装置の温度が高くなったときに、絶縁層と半導体層の界面の応力集中が緩和され、欠陥の生成が抑制される。本明細書で開示する半導体装置は、耐圧の向上と、欠陥生成の抑制とを両立することができる。
【０００８】
本明細書で開示する半導体装置は、支持層と、支持層上に設けられている絶縁層と、絶縁層上に設けられている半導体層を備えている。絶縁層の一部には、空洞が形成されている。半導体層には、複数種類の不純物領域で構成される半導体素子構造が形成されている。絶縁層は、支持層と半導体層の間の膜厚が薄い第１部分と厚い第２部分を有している。第１部分と第２部分で構成される窪みは、半導体層側に形成されている。空洞は、絶縁層の第２部分に設けられている。第２部分の上面と側面の間が曲面で結ばれている。
【０００９】
上記した空洞内に絶縁体の充填部材が配置されており、その充填部材が、空洞の下面と上面に接するように配置されていてよい。この場合、第２部分の形状が変化することが抑制され、第１部分と第２部分で構成される窪みを確実に形成することができる。この場合でも、絶縁層が熱膨張するときに充填部材が空洞内で動くことができるので、絶縁層の熱膨張を吸収することができる。なお、「空洞の下面」とは、空洞を確定している絶縁層の内壁のうち、支持層側の内壁のことをいう。「空洞の上面」とは、「空洞の下面」に対抗する内壁のことをいう。具体的には、空洞内に、絶縁体の充填部材が空洞内の隙間を確保しながら配置されており、充填部材が、空洞の下面と上面に接するように配置されていてよい。また、空洞内に、絶縁体の液体材料が空洞内に隙間が存在しなくなるように充填されていてもよい。
【００１０】
本明細書で開示する半導体装置の製造方法は、第１絶縁膜と半導体層が積層している積層基板を用意する工程と、第１絶縁膜の表面から半導体層の内部まで至るトレンチを形成するトレンチ形成工程と、トレンチ内に空洞を残すようにトレンチの側面及び底面に第２絶縁膜を形成する第２絶縁膜形成工程と、積層基板の第１絶縁膜上に支持層を接合する接合工程とを備える。この製造方法により、耐圧の向上と欠陥生成の抑制が両立された半導体装置を製造することができる。
【００１１】
トレンチ形成工程において、異方等方性エッチングをした後に等方性エッチングを実施することが好ましい。トレンチ側面とトレンチ底面の間に、凸状の曲面を形成することができる。すなわち、トレンチ形成工程は、第１絶縁膜と半導体層を異方性エッチングした後に、異方性エッチングにより形成されたトレンチの側面と底面の間に凸状の曲面を形成する等方性エッチングを実施してよい。これにより、第２絶縁膜と半導体層との接触面に角部が形成されない。第２絶縁膜は、上記した絶縁層の第２部分に相当する。第２部分から半導体層に局所的な力が加わることを防止することができる。
【発明の効果】
【００１２】
本明細書で開示する技術によると、半導体装置の耐圧の向上と欠陥発生の抑制とを両立させることができる。
【図面の簡単な説明】
【００１３】
【図１】実施例１の半導体装置の要部断面図を示す。
【図２】実施例１の半導体装置の絶縁層の平面図を示す。
【図３】実施例１の半導体装置の製造工程を模式的に示す（１）。
【図４】実施例１の半導体装置の製造工程を模式的に示す（２）。
【図５】実施例１の半導体装置の製造工程を模式的に示す（３）。
【図６】実施例１の半導体装置の製造工程を模式的に示す（４）。
【図７】実施例２の半導体装置の要部断面図を示す。
【図８】図７の破線１部分の拡大図を示す。
【図９】実施例３の半導体装置の要部断面図を示す。
【図１０】実施例３の半導体装置の製造工程を模式的に示す。
【発明を実施するための形態】
【００１４】
本明細書で開示される技術的特徴の幾つかを以下に整理して記す。
（特徴１）半導体装置は、支持層と絶縁層と半導体層が積層した構造を備えている。絶縁層には窪みが形成されており、その窪み内には半導体層が侵入している。
（特徴２）半導体装置の縦断面を観察したときに、第２部分に設けられている空洞の少なくとも一部が、絶縁層の第１部分よりも上方に位置している。
（特徴３）上記空洞の少なくとも一部は、上記窪みに侵入している半導体浸入部の深さ方向の中点よりも上方に位置している。
（特徴４）実施例１の第２絶縁膜充填工程では、ステップカバレッジを意図的に悪化させる。これにより、第２絶縁膜がトレンチ内に充填されるときに、トレンチ内に空洞が残り易くなる。
【実施例】
【００１５】
（実施例１）
図１を参照し、半導体装置１０について説明する。半導体装置１０は、ＳＯＩ基板１６の半導体層１４に複数の不純物領域を有するダイオードである。半導体装置１０は横型のダイオードであり、絶縁層１２を介して支持層２の表面に設けられている半導体層１４と、半導体層１４の表面に設けられている電極1８，２６を備えている。支持層２の厚みｔ２は、およそ１〜４００μｍである。支持層２の材料として、シリコン単結晶が用いられている。支持層２には、不純物としてホウ素（Ｂ）又はリン（Ｐ）が用いられている。支持層２の不純物濃度は厚み方向に一定であり、およそ１×１０１２ｃｍ−３以上である。支持層２は、接地電位に固定されている。半導体層１４の厚みｔ１４は、およそ０．１〜３０μｍである。半導体層１４の材料として、シリコン単結晶が用いられている。半導体層１４には、不純物としてリン（Ｐ）が用いられている。半導体層１４の不純物濃度は厚み方向に一定であり、およそ１×１０１２〜１×１０１５ｃｍ−３である。半導体層１４の一部に、カソード領域２４とアノード領域２０とドリフト領域２３が形成されている。カソード領域２４とアノード領域２０ドリフト領域２３が、特許請求の範囲の半導体素子構造に相当する。
【００１６】
カソード領域２４の不純物としてリンが用いられており、そのピーク不純物濃度はおよそ１×１０２０ｃｍ−３である。アノード領域２０の不純物としてボロン（Ｂ）が用いられており、そのピーク不純物濃度はおよそ１×１０１７ｃｍ−３以上である。耐圧７５０Ｖで半導体層１４の不純物濃度がおよそ５×１０１４ｃｍ−３の場合、カソード領域２４とアノード領域２０の間の距離Ｌ１４は、およそ６０μｍである。カソード領域２４とアノード領域２０の間の半導体層１４が、ドリフト領域２３に相当する。カソード電極２６が、カソード領域２４の表面に電気的に接続している。カソード電極２６の材料としては、アルミニウム（Ａｌ）、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃａ等を使用できる。カソード電極２６がＳｉを含む場合、ＴｉＮ等のバリヤメタルを含んで形成する。アノード電極１８が、アノード領域２０の表面に電気的に接続している。アノード電極１８の材料は、カソード電極２６と同じである。
【００１７】
絶縁層１２は、膜厚が薄い第１部分８と、膜厚が厚い第２部分６を有している。耐圧７５０Ｖを実現する場合、第１部分８の厚みｔ８は１μｍであり、第２部分６の厚みｔ６は３μｍである。厚みｔ８は、第１部分８における、支持層２と半導体層１４の距離に相当する。厚みｔ６は、第２部分６における、支持層２と半導体層１４の距離に相当する。第２部分６には空洞４が形成されている。第２部分６の厚みｔ６は、空洞４と絶縁膜を含めた厚みである。空洞４は、第１部分８の絶縁膜よりも上方に形成されている。図２に示すように、第１部分８は第２部分６で囲まれている。その結果、第１部分８と第２部分６によって、窪み２２が形成されている。窪み２２内には、半導体層１４の半導体侵入部１４ａが浸入している。空洞４は、半導体浸入部１４ａを囲っており、その一部が半導体浸入部１４ａのｚ方向の中点よりも上方に位置している。
【００１８】
カソード領域２４とアノード領域２０を結ぶＸ方向において、複数の窪み２２が一列に並んで形成されており、窪み列２２ａを形成している。Ｘ方向において、隣り合う窪み２２間の距離Ｌ２２は２μｍである。複数の窪み列２２ａが、Ｙ方向に間隔を置いて形成されている。Ｙ方向において、隣り合う窪み列２２ａ間の距離Ｌ２２ａは２μｍである。各窪み２２は、隣り合う窪み列２２ａを形成する窪み２２から分離されている。また、各窪み２２は、隣り合う窪み列２２ａを形成する窪み２２からＹ方向にずれた位置に形成されている。これにより、各窪み２２を分離させながら、窪み列２２ａ間の距離を短くすることができる。その結果、単位面積あたりの窪み２２の数を多くすることができる。
【００１９】
上記したように、支持層２は、不純物を１×１０１２ｃｍ−３以上含んでいるとともに接地されている。そのため、半導体層１４内の正孔が絶縁層１２側に移動しやすく、窪み２２内に蓄積されやすい。窪み２２内に正孔が蓄積されると、窪み２２内の半導体層１４に反転層が形成される。この反転層によって、半導体層１４内の電界密度が小さくなり、半導体装置１０の耐圧を向上させることができる。絶縁層１２の半導体層１４側に窪み２２を形成することにより、半導体装置１０を高耐圧にすることができる。
【００２０】
典型的には、絶縁膜の熱膨張係数は、シリコンの熱膨張係数より大きい。半導体装置が動作中に発熱したり、周囲温度により半導体装置が加熱されると、シリコンと絶縁膜の熱膨張係数の差によって、絶縁層に囲まれた範囲のシリコンに大きな圧縮力が加わり、シリコンに亀裂等が生じることがある。半導体装置１０では、絶縁層１２は、熱膨張するときに、空洞４側に膨張する。空洞４が半導体浸入部１４ａを囲っているので、絶縁層１２から半導体浸入部１４ａに大きな力が加わることが抑制され、半導体層１４に亀裂が発生することが抑制される。その結果、半導体装置１０の特性が低下することを抑制することができる。
【００２１】
半導体装置１０では、第２部分６の上面（半導体装置１０の表面側の面）と側面（溝２２の側壁）の間が曲面で結ばれている。換言すると、第２部分６の上面と側面の間に角部が存在しない。そのため、半導体層１４に局所的な力が加わることが抑制され、半導体層１４に亀裂が発生しにくい。また、上記したように、空洞４の一部が、半導体浸入部１４ａのｚ方向の中点よりも上方に位置している。そのため、半導体浸入部１４ａと半導体浸入部１４ａ以外の半導体層１４との境界部分、すなわち、半導体層１４が第２部分６の上面と側面の間に接する部分において、絶縁膜１２から半導体層１４に大きな力が加わることを抑制することができる。なお、第２部分６の上面と側面の間に角部が存在する形態に比べ、第２部分６の上面と側面の間を曲面で結ぶことにより、耐圧が高くなることが実験で確認されている。
【００２２】
半導体装置１０の製造方法を説明する。まず、図３に示すように、第１絶縁膜８と半導体層１４が積層している積層基板５０を用意する。積層基板５０は、半導体層１４の表面に公知の方法で第１絶縁膜８を形成してもよいし、市販の積層基板であってもよい。
【００２３】
次に、図４に示すように、第１絶縁膜８の表面から半導体層１４の内部まで至るトレンチ３０を形成する（トレンチ形成工程）。トレンチ形成工程では、トレンチ３０が第１絶縁膜８を一巡するようにエッチングを行う。エッチングされなかった第１絶縁膜８が、絶縁層１２の第１部分８となる（図１を参照）。なお、トレンチ形成工程では、まずＳｉ−ＲＩＥ技術を利用して異方性エッチングを行い、所定の深さまでトレンチ３０を形成する。この段階で、トレンチ３０の形状がほぼ完成する。この段階では、トレンチ３０の側面と底面の間に角部が存在する。その後、例えば、プラズマエッチング技術，ウェットエッチング技術を利用して等方性エッチングを行い、トレンチ３０の側面と底面の間に凸状の曲面を形成する。なお、等方性エッチングは、トレンチ３０の側面と底面の間の角部を滑らかにすることが目的である。そのため、等方性エッチングは、トレンチ３０のサイズが大幅に変わる前に終了させる。
【００２４】
次に、図５に示すように、ＣＶＤ（Chemical Vapor Deposition）法を利用して、トレンチ３０内に空洞４を残しながら第２絶縁膜６を充填する（第２絶縁膜形成工程）。第２絶縁膜６は、絶縁層１２の第２部分６となる（図１を参照）。この工程により、第１部分８と第２部分で構成される窪み２２が形成される。第２絶縁膜６の材料は第１絶縁膜８の材料と同じである。そのため、第１絶縁膜８と第２絶縁膜６を併せて、絶縁層１２と評価することができる。第２絶縁膜形成填工程では、成膜条件を調整することにより、意図的にステップカバレッジ（段差被膜性）を悪化させる。これにより、トレンチ３０内に第２絶縁膜６が存在しない部分（空洞４）を形成することができる。第２絶縁膜形成填工程では、トレンチ３０の深さ方向において、第２絶縁膜６がトレンチ３０の底部から第１絶縁膜８までの距離の半分を充填するよりも前に、空洞４を形成する。なお、トレンチ３０内に空洞４を１つだけ形成してもよいし、複数の空洞４を形成してもよい。
【００２５】
次に、図６に示すように、絶縁層１２（第１絶縁膜８と第２絶縁膜６）上に支持層２を接合する（接合工程）。接合工程では、ウェハ結合法を利用して、支持層２と絶縁層１２を接合する。その後、半導体層１４の一部の範囲にリンをイオン注入し、リンをイオン注入した範囲とは別の範囲にボロンをイオン注入する。カソード領域２４とアノード領域２０が形成される。なお、リンをイオン注入した後に、別の範囲にボロンをイオン注入してもよい。その後、カソード領域２４の表面にカソード電極２６を形成し、アノード領域２０の表面にアノード電極１８を形成することにより、半導体装置１０が完成する。
【００２６】
（実施例２）
図７，８を参照し、半導体装置１１０について説明する。以下の説明では、半導体装置１０と相違する部分だけを説明する。半導体装置１１０では、空洞４内にシリカビーズ３２が充填されている。シリカビーズ３２は絶縁体であり、空洞４の下面４ａと上面４ｂに接している。シリカビーズ３２が下面４ａと上面４ｂに接しているので、第２部分６が自重で潰れることがない。第２部分６の形状が維持され、窪み２２を確実に形成することができる。空洞４内にシリカビーズ３２を充填することにより、空洞４内の隙間を確保しながら第２部分６の剛性を高くすることができる。なお、シリカビーズに代えて、熱酸化膜等の絶縁材料を充填してもよい。また、空洞４内に絶縁性の液体材料を充填してもよい。液体材料が空洞４の下面４ａと上面４ｂに接している場合、空洞４内に隙間が存在しなくなるが、この場合でも第２部分６の柔軟性を維持しつつ、第２部分６の形状を維持することができる。よって、空洞４内に絶縁性の液体材料が充填されていても、半導体装置１０を高耐圧にしつつ、半導体層１４に亀裂が発生することを抑制することができる。
【００２７】
（実施例３）
図９を参照し、半導体装置２１０について説明する。以下の説明では、半導体装置１０と相違する部分だけ説明する。半導体装置２１０では、第２部分６の空洞２０４が支持層２に接している。すなわち、支持層２の一部が絶縁層１２に接していない。空洞２０４が第１部分８を一巡しているので、第１部分８が熱膨張したときの力を緩和することができる。
【００２８】
空洞２０４が支持層２に接していると、製造方法の選択幅が広がる。以下に、半導体装置２１０の製造方法について説明する。トレンチ形成工程までの製造方法は半導体装置１０と同じなので説明を省略する（図３及び図４を参照）。図１０に示すように、半導体装置２１０では、第２絶縁膜６がトレンチ３０内を完全に充填する前に第２絶縁膜形成工程を停止する。その後の工程は半導体装置１０と同じである。半導体装置２１０では、意図的にステップカバレッジを悪化させる必要がないので、空洞２０４のサイズを調整しやすい。なお、空洞２０４が積層基板５０の表面に露出しているので、空洞２０４内にシリカビーズ等と充填しやすい。また、トレンチ３０内に第２絶縁膜を充填するのではなく、トレンチ３０の側面と底面を熱酸化させることにより第２絶縁膜を形成することもできる。
【００２９】
なお、本発明の技術はダイオード以外の横型の半導体装置に利用してもよい。本発明の技術を利用すれば、例えば、横型ＭＯＳ，横型ＩＧＢＴ等の耐圧を向上させながら、その特性が低下することを抑制することができる。
【００３０】
絶縁層に形成する窪みの形状が矩形であってもよい。窪みの形状を矩形にすれば、平面視したときの窪みの面積を広く確保することができる。窪み内に正孔が蓄積されやすくなり、半導体装置の耐圧をより高くすることができる。
【００３１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３２】
２：支持層
４：空洞
６：第１部分
８：第２部分
１０：半導体装置
１２：絶縁層
１４：半導体層
２２：窪み
３０：トレンチ
３２：シリカビーズ
５０：積層基板
【図１】
0005711495.tif 000002
【図２】
0005711495.tif 000003
【図３】
0005711495.tif 000004
【図４】
0005711495.tif 000005
【図５】
0005711495.tif 000006
【図６】
0005711495.tif 000007
【図７】
0005711495.tif 000008
【図８】
0005711495.tif 000009
【図９】
0005711495.tif 000010
【図１０】
0005711495.tif 000011