(57)【特許請求の範囲】
【請求項１】
同期スイッチ・ハーベスティング・オン・インダクタ型コンバータ用ピーク検出器（９００）であって、
比較器（９３０）と、
前記ピーク検出器の入力に接続された圧電素子の電圧ピークを検出し、電圧ピーク誤検出を除去するフィルタ（９０５）と、
を備え、
前記フィルタ（９０５）は、前記圧電素子の出力電圧を濾波して前記比較器（９３０）の入力に濾波信号を供給する構成であり、低い周波数に対しては微分伝達特性を、高い周波数に対しては積分伝達特性を有し、これにより、低い周波数に対しては圧電電圧のピークを検出し、高い周波数を有する誤ったピークの検出は排除する構成を有し、
前記フィルタ（９０５）は、
前記ピーク検出器の第１の入力を前記比較器（９３０）の第１の入力に接続し、エネルギー蓄積動作を呈するエネルギー蓄積回路（９１０）と、
前記ピーク検出器の第２の入力を前記比較器（９３０）の前記第１の入力に接続するクリッパ回路（９２０）と、
を備え、
前記クリッパ回路（９２０）は、前記ピーク検出器の前記第１の入力と前記第２の入力の間の入力電圧が前記電圧範囲外にあるときでも、両端のクリッパ回路電圧を少なくとも１つのクリップ閾値で規定される電圧範囲内に維持する構成を有し、
前記比較器（９３０）の比較器閾値電圧は前記電圧範囲内であって、前記比較器の前記第１の入力と前記比較器の第２の入力との間の比較器入力電圧は、前記クリッパ回路電圧に基づいており、
前記エネルギー蓄積回路（９１０）は、前記エネルギー蓄積動作によって、前記クリップ閾値を超える前記クリッパ回路電圧を前記電圧範囲に抑え、それにより、前記入力電圧におけるピークに応じて前記比較器入力電圧を前記比較器閾値に交差させて、前記比較器（９３０）の出力がそのピークを信号エッジとして示すようにする構成を有する
ピーク検出器（９００）。
【請求項２】
請求項１に記載のピーク検出器（９００）において、前記エネルギー蓄積回路（９１０）は、キャパシタ（９１４）と抵抗（９１２）とを備え、前記キャパシタ（９１４）は、電荷を蓄積することによって前記エネルギー蓄積動作を与える構成を有する、ピーク検出器（９００）。
【請求項３】
請求項２に記載のピーク検出器（９００）において、ピークへの応答時には、前記キャパシタ（９１４）の両端のキャパシタ電圧が比較的遅く変化し、これにより、前記比較器（９３０）の前記第１の入力における電圧がそのピークに実質的に追従して、前記クリッパ回路電圧が前記クリップ閾値から前記クリッパ回路（９２０）の前記電圧範囲に押しやられるようにする、ピーク検出器（９００）。
【請求項４】
請求項１から３のいずれか１項に記載のピーク検出器において、前記クリッパ回路（９２０）は、前記クリッパ回路電圧が前記クリップ電圧でないときには遮断状態となり、前記クリッパ回路電圧が前記クリップ電圧と同じまたはそれを超えると非遮断状態となる構成を有する、ピーク検出器。
【請求項５】
請求項１から４のいずれか１項に記載のピーク検出器（９００）において、前記クリッパ回路（９２０）は、２つの逆並列ダイオード（９２２、９２４）または２つのダイオード様特性を有する逆並列素子を備える、ピーク検出器（９００）。
【請求項６】
請求項１から５のいずれか１項に記載のピーク検出器（９００）において、
前記クリップ閾値は上方クリップ閾値であり、前記電圧範囲が下方クリップ閾値によってさらに規定され、
前記クリッパ回路（９２０）は、前記ピーク検出器の前記第１の入力部と前記第２の入力部の間の入力電圧が前記下方クリップ閾値を下回るときに、前記クリッパ回路電圧を前記下方クリップ閾値に維持する構成を有し、
前記クリッパ回路（９２０）はさらに、前記ピーク検出器の前記第１の入力部と前記第２の入力部の間の入力電圧が前記上方クリップ閾値を上回るときに、前記クリッパ回路電圧を前記上方クリップ閾値に維持する構成を有する、
ピーク検出器（９００）。
【請求項７】
交流を直流に変換するコンバータ（１２００）であって、請求項１から６のいずれか１項に記載のピーク検出器（９００）を備えたコンバータ（１２００）。
【請求項８】
ピーク検出器であって、
ピーク検出の対象となる入力電圧に接続される構成の第１の入力端子および第２の入力端子と、
比較器入力端子を備え、基準電位に関連する比較器閾値電圧を有する比較器と、
前記第１の入力端子と前記比較器入力端子の間に接続されたキャパシタと、
前記比較器入力端子と前記第２の入力端子の間に接続されたダイオードと、
を備え、
前記ダイオードは、前記基準電位に関連して、そのダイオードが導通する導通範囲とそのダイオードが遮断状態となる遮断範囲との境界を規定するダイオード閾値電圧を有し、導通時には、ダイオード電圧が前記ダイオード閾値電圧付近の値となり、
前記ダイオード閾値電圧は前記比較器閾値電圧とマージン電圧分だけ異なり、前記比較器閾値電圧は前記ダイオードの前記遮断範囲内ある、
ピーク検出器。
【請求項９】
請求項８に記載のピーク検出器において、
急激な電圧変化に対する前記キャパシタの慣性に起因して、前記入力電圧の電圧変動の大部分が前記キャパシタにより前記ダイオードに流れ、これにより、前記ダイオード電圧がそれまで前記導通範囲にあった場合には、前記ダイオード電圧が前記導通範囲から前記遮断範囲になり、
前記マージン電圧に起因して、前記マージン電圧よりも小さい電圧変動は、比較器入力電圧を前記比較器閾値電圧と交差させることはない
ピーク検出器。
【請求項１０】
請求項８または９に記載のピーク検出器において、
前記ダイオードに逆並列接続された追加ダイオードを備え、
前記追加ダイオードは、前記基準電位に関連して、前記追加ダイオードの導通範囲と前記ダイオードおよび前記追加ダイオードの双方が遮断される遮断範囲との境界を規定する追加ダイオード閾値電圧を有し、前記追加ダイオードの導通時には、前記追加ダイオードのダイオード電圧が、前記追加ダイオード閾値電圧付近の値となる、
ピーク検出器。
【請求項１１】
請求項８から１０のいずれか１項に記載のピーク検出器において、前記第１の入力端子と前記比較器入力端子との間に、前記キャパシタに直列接続された抵抗をさらに備えるピーク検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピーク検出器に関し、特に、同期スイッチ・ハーベスティング・オン・インダクタ（ＳＳＨＩ）型コンバータのような交流／直流（ＡＣ／ＤＣ）コンバータのためのピーク検出器に関する。ある実施形態は、交流を直流に変換するためのコンバータに関する。ある実施形態は、交流／直流コンバータへの入力電圧におけるピークを検出する方法に関する。ある実施形態は、交流／直流コンバータの少なくとも１つの制御可能なスイッチング素子（通常は、２以上の制御可能なスイッチング素子）に対する制御信号を生成する方法に関する。
【背景技術】
【０００２】
エネルギー・ハーベスティング（電力ハーベスティングまたはエネルギースカベンジングとしても知られる）とは、エネルギーが、ウェアラブル電子機器および無線センサネットワークで使用されるもののような小型の無線自律デバイス用に、外部ソース（例えば、ソーラーパワー、熱エネルギー、風力エネルギー、塩分勾配、および運動エネルギー）から、引き出され、採集され、そして蓄電される処理である。例えば、振動から電力を「収穫（ハーベスト）」するため、圧電変換器が採用されている。ＡＣ電力を整流して最大量のエネルギーを抽出するために、種々のＡＣ−ＤＣコンバータが文献に記載されている。
【０００３】
圧電発電機のためにそのようなＡＣ−ＤＣコンバータを備えるエネルギーハーベスタの可能な応用として、例えば、幹線道路の橋（構造状態監視）または鉄道（車輪調整および追跡）のような応用がある。これらの応用に関連する振動の周波数範囲は、２〜２０Ｈｚの間であり、平均加速度は０．１ｇ程度である。
【０００４】
圧電材料が機械的に励起されると、それが機械的エネルギーを電気的エネルギーに変換する。その電気端子間で得られるＡＣ電力は、ＤＣ電力を得るために整流されなければならない。制御回路が、ダイオードブリッジによる整流器よりも良い結果を与える非線形整流技術（ＳＳＨＩ）のトランジスタをスイッチングすることを可能とする。
【０００５】
圧電素子が開回路である場合、Ｉ＝０であるので、その電圧の導関数と変位の導関数は比例する。
Ｉ＝αｄｕ／ｄｔ−Ｃ０ｄｖ１／ｄｔ
ここで、Ｉは圧電素子を流れ出る電流であり、ｕは圧電変位であり、ｖ１は圧電電圧であり、αは力係数であり、Ｃ０は圧電素子のキャパシタである（非特許文献１、２０９−２５９頁参照）。
【０００６】
並列型および直列型の２つのＳＳＨＩ技術がある。図１Ａおよび図１Ｂに示す直列ＳＳＨＩ回路においては、インダクタとスイッチが、圧電素子とダイオードブリッジおよびフィルタキャパシタとの間に直列接続されている。図２Ａおよび図２Ｂに示す並列ＳＳＨＩ技術の場合においては、スイッチおよびインダクタが、圧電素子に並列接続され、ダイオードブリッジおよびフィルタキャパシタが後段に接続される。
【０００７】
直列ＳＳＨＩコンバータ（図１Ａ）は、ほとんどの時間で開回路に維持され、圧電素子をインダクタ、ダイオードブリッジおよび負荷に接続するスイッチは、短時間だけ閉成される。このコンバータに関して、圧電電圧ピークがある場合、圧電素子のピーク変位もあると考えられる。このようにして、圧電素子から収穫される電力は最大となる。したがって、収穫される電力を最大化するために、電圧ピーク検出器回路は、直列ＳＳＨＩコンバータに対する適切な制御回路となる。
【０００８】
並列ＳＳＨＩコンバータに関して（図２Ａ）、圧電素子は、整流器ブリッジ、および圧電素子の変位の導関数と電圧の導関数との間の位相差を生成する出力負荷に連続的に接続され、したがって、ピーク電圧検出器回路は、ピーク変位を誤りなく検出することができない。
【０００９】
電圧ピーク検出器回路は、ＳＳＨＩコンバータのトランジスタをスイッチングするために標準的に採用される様々な制御回路の１つである。
【００１０】
圧電変換器によって送出されるＡＣ電力は、通常は、ダイオードブリッジおよびフィルタキャパシタを採用して整流される。近年、圧電素子にスイッチを介して接続されたインダクタを採用するＡＣ−ＤＣコンバータが提案されてきた。スイッチは、圧電電圧ピークに達した時に閉成される。この瞬間に、圧電素子とインダクタの接続が、共振効果および圧電電圧の高速反転をもたらす。圧電電圧の反転後に、新たなピークが検出されるまでスイッチは開放される。
【００１１】
ＳＳＨＩ回路のスイッチングトランジスタに対して一般的に使用される制御回路は、圧電電圧を入力信号として用いる。これらの制御回路は、ゲート信号を生成するために、ピーク検出器および比較器を採用する。ピーク検出器は、圧電電圧がピークに達した時にその極性を変え、比較器は、トランジスタをスイッチングするために正レベル電圧および負レベル電圧を供給する。
【００１２】
自励制御回路の実装が文献に示され、主に２つの異なる回路が採用されている。図３は、正側ピークを検出するための解決手段を示す。これは、非特許文献２および特許文献１に記載されているものである。ピーク検出器回路は、抵抗Ｒ３、ダイオードＤ３およびキャパシタＣで構成される。ダイオードの方向によって、正側ピークのみが検出されることが決まる。このピーク検出器回路は、微分器である。トランジスタＴ２のエミッタの電圧がベースの電圧よりも高いときに、トランジスタＴ２は導通を開始し、キャパシタの電圧が圧電電圧よりも大きくなるので、ダイオードＤ３が逆バイアスとなる。トランジスタＴ１のベース電圧がエミッタ電圧よりも高いので、トランジスタＴ１は導通を開始し、キャパシタＣが放電される。スイッチを有する相補的な制御回路は、圧電素子の負側ピークを検出することも必要である。
【００１３】
文献から得られる他の解決手段として、ヒステリシスを有する受動微分器および計数型比較器からなるものがある（図４参照）。これは、非特許文献３に記載されている。受動微分器は、その出力の極性を変える電圧ピークが何時あるかを検出する。受動微分器の出力が比較器の負入力に接続される一方で、比較器の正入力は圧電基準端子に接続される。比較器の出力は、トランジスタのゲートに、それらを適切にスイッチングするために接続される。著者は、ヒステリシスを有する微分器が、Ｒｈｙｓを通じた不要なトリガを防止することを主張している。キャパシタＣｄｅｒおよび抵抗Ｒｄｅｒで構成される微分器の伝達関数は、
【数１】
0005833241.tif 000002
となる。
【００１４】
抵抗ＲｈｙｓがキャパシタＣｄｅｒに並列接続される場合、この回路の伝達関数は以下によって与えられる。
【数２】
0005833241.tif 000003
【００１５】
この伝達関数は、ωｚ＝１／（ＲｈｙｓＣｄｅｒ）に位置するゼロ、およびωｐ＝（Ｒｄｅｒ＋Ｒｈｙｓ）／（ＲｄｅｒＲｈｙｓＣｄｅｒ）に位置する極を有する。回路の微分器としての適正な動作のために、ωｚはωｐよりも小さくなければならない。この回路は、１０ωｚ＜ω＜０．１ωｐを満たす角周波数について、微分器として動作する。
【００１６】
前述の解決手段は、正側電圧ピークおよび負側電圧ピークを検出するのに、同じ制御回路を採用する。
【００１７】
与えられた共振周波数における圧電等価回路は、並列接続された内部正弦波電流源およびキャパシタによって表すことができる（非特許文献４）。モデルの電流源は、圧電素子の速度に比例するので、圧電変位の導関数に比例する。したがって、正弦波電流源のゼロクロスがあると、収穫される圧電電力を最大化する最適点となる。
【００１８】
直列ＳＳＨＩコンバータでそうなるように、圧電電圧の反転がピーク変位で起こるなら、圧電電圧Ｖ（ｖｐｉｅｚｏ＋）−Ｖ（ｖｐｉｅｚｏ−）と内部電流源Ｉ（Ｖ１）は同じ極性を有し、圧電素子によって収穫される電力は最大となる（図５Ａおよび５Ｂ参照）。しかし、圧電素子は、通常は並列ＳＳＨＩコンバータにおいては開回路ではないので、圧電ピーク電圧は、通常はピーク変位には全く同期しない。
【００１９】
ピーク変位があるときに圧電電圧の反転が起こらないなら、２つの可能性があり、圧電電圧の反転がピーク変位の前または後に起こっている。
【００２０】
圧電電圧の反転がピーク変位の後に行われる場合、圧電電圧の反転前に圧電電圧および電流が同じ極性を持たない期間があるので、圧電素子によって収穫される電力は、最大ではない。しかし、最新のピーク検出器であれば、このような状況下でも、誤ったピーク検出を生成することはない。図６Ａおよび６Ｂは、圧電電圧の反転がピーク変位後に起こるシミュレーションの例を示す。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】ＷＯ２００７／０６３１９４
【特許文献２】ＥＰ２４５８７３７Ａ１（欧州特許出願第１０１９２７６１．４号）
【非特許文献】
【００２２】
【非特許文献１】Ｓ．Ｐｒｉｙａ  ａｎｄ  Ｄ．Ｊ．Ｉｎｍａｎ，“Ｅｎｅｒｇｙ  Ｈａｒｖｅｓｔｉｎｇ  Ｔｅｃｈｎｏｌｏｇｉｅｓ”，Ｓｐｒｉｎｇｅｒ，２００９
【非特許文献２】Ｍ．Ｌａｌｌａｒｔ  ａｎｄ  Ｄ．Ｇｕｙｏｍａｒ，“Ａｎ  ｏｐｔｉｍｉｚｅｄ  ｓｅｌｆ−ｐｏｗｅｒｅｄ  ｓｗｉｔｃｈｉｎｇ  ｃｉｒｃｕｉｔ  ｆｏｒ  ｎｏｎ−ｌｉｎｅａｒ  ｅｎｅｒｇｙ  ｈａｒｖｅｓｔｉｎｇ  ｗｉｔｈ  ｌｏｗ  ｖｏｌｔａｇｅ  ｏｕｔｐｕｔ”，Ｓｍａｒｔ  Ｍａｔｅｒｉａｌｓ  ａｎｄ  Ｓｔｒｕｃｔｕｒｅｓ，Ｖｏｌ．１７，Ｎｏ．３，２００８
【非特許文献３】Ｓ．Ｂｅｎ−Ｙａａｋｏｖ  ａｎｄ  Ｎ．Ｋｒｉｈｅｌｙ，“Ｒｅｓｏｎａｎｔ  ｒｅｃｔｉｆｉｅｒ  ｆｏｒ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｓｏｕｒｃｅｓ”，Ａｐｐｌｉｅｄ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｆｅｒｅｎｃｅ  ａｎｄ  Ｅｘｐｏｓｉｔｉｏｎ，２００５，ＡＰＥＣ  ２００５，Ｔｗｅｎｔｉｅｔｈ  Ａｎｎｕａｌ  ＩＥＥＥ，ｖｏｌ．１，ｐｐ．２４９−２５３，６−１０  Ｍａｒｃｈ  ２００５
【非特許文献４】Ｓ．Ｂｅｎ−Ｙａａｋｏｖ  ａｎｄ  Ｎ．Ｋｒｉｈｅｌｙ，“Ｒｅｓｏｎａｎｔ  ｒｅｃｔｉｆｉｅｒ  ｆｏｒ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｓｏｕｒｃｅｓ”，Ａｐｐｌｉｅｄ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｆｅｒｅｎｃｅ  ａｎｄ  Ｅｘｐｏｓｉｔｉｏｎ，２００５，ＡＰＥＣ  ２００５，Ｔｗｅｎｔｉｅｔｈ  Ａｎｎｕａｌ  ＩＥＥＥ，ｖｏｌ．１，ｐｐ．２４９−２５３，６−１０  Ｍａｒｃｈ  ２００５
【非特許文献５】Ｄ．Ｇｕｙｏｍａｒ，Ｇ．Ｓｅｂａｌｄ，Ｓ．Ｐｒｕｖｏｓｔ，Ｍ．Ｌａｌｌａｒｔ，Ａ．Ｋｈｏｄａｙａｒｉ  ａｎｄ  Ｃ．Ｒｉｃｈａｒｄ，“Ｅｎｅｒｇｙ  Ｈａｒｖｅｓｔｉｎｇ  ｆｒｏｍ  Ａｍｂｉｅｎｔ  Ｖｉｂｒａｔｉｏｎｓ  ａｎｄ  Ｈｅａｔ”，Ｊｏｕｒｎａｌ  ｏｆ  Ｉｎｔｅｌｌｉｇｅｎｔ  Ｍａｔｅｒｉａｌ  Ｓｙｓｔｅｍｓ  ａｎｄ  Ｓｔｒｕｃｔｕｒｅｓ，ｖｏｌ．２０，ｎｏ．５，ｐｐ．６０９−６２４，Ｍａｒｃｈ  ２００９
【発明の概要】
【発明が解決しようとする課題】
【００２３】
圧電電圧の反転がピーク変位の前に行われる場合、これは、内部圧電電流源が圧電電圧と逆の極性を有し、この状況が起こる限りは圧電素子の内部キャパシタが放電されることを意味する。この状況は、圧電電圧波形において、最新技術の微分検出器がピークとして検出することがある極大および極小を含んでいる。図７Ａおよび７Ｂは、圧電電圧ピークの誤検出がない場合の、圧電電圧が反転された後の極大および極小を有するシナリオを表すシミュレーションを示し、図８は、圧電電圧ピークの誤検出がある場合の同様のシナリオを表すシミュレーションを示す。圧電電圧の誤検出があると、収穫される電力が減少する。そして、この誤検出を除去するピーク検出器が、並列および変形並列ＳＳＨＩコンバータの制御を実施するうえで特別な関心事となる。
【００２４】
圧電電圧がその極性を反転するとき、オーバーシュートが起こる。このオーバーシュートは、内部電流源が圧電電圧とは異なる極性を有するときに、内部圧電キャパシタの放電によって引き起こされる。オーバーシュートが極大または極小となることにより、共通的に使用されているピーク検出器が、オーバーシュートに起因してピークの発生を示すことがある。しかし、そのような圧電電圧の転流の直後のオーバーシュートによって引き起こされる極大／極小は、通常は、スイッチにより行われる次のスイッチング事象ほど重要なものではない。したがって、そのようなオーバーシュートをスイッチング事象に関連するピークとして検出すると、ＳＳＨＩ型ＡＣ／ＤＣコンバータの動作を阻害する傾向のある誤検出となり、それによって、収穫される電力が減少する可能性がある。
【００２５】
したがって、本発明の目的は、最新技術のピーク検出器よりも、検出されるべきピークに対する、より高い感度、例えば、圧電電圧の反転がピーク変位の前に行われる場合にピーク誤検出に対する高い除去性能を有するピーク検出器を提供するにある。
【課題を解決するための手段】
【００２６】
この課題は、請求項１による同期ハーベスティング・オン・インダクタ型コンバータ用ピーク検出器、請求項１３による交流を直流に変換するためのコンバータ、請求項１４による交流／直流コンバータに対する入力電圧におけるピークを検出する方法、および請求項１５による交流／直流コンバータの少なくとも１つの制御可能なスイッチング素子に対して制御信号を生成する方法によって解決される。
【００２７】
本発明の実施形態は、同期スイッチ・ハーベスティング・オン・インダクタ型コンバータ用ピーク検出器を提供する。このピーク検出器は、比較器と、ピーク検出器への入力信号を濾波するとともに濾波信号を比較器の入力部に供給する構成のフィルタを備える。フィルタは、入力信号の低い周波数範囲に対しては微分伝達特性を有し、高い周波数範囲に対しては積分伝達特性を有することにより、周波数成分を主に低い周波数範囲に有するピーク検出器への入力信号のピークが、濾波信号の相対的に強い変動をもたらし、周波数成分を主に高い周波数範囲に有するピーク検出器への入力信号のピークが、実質的に積分されて、濾波信号の相対的に弱い変動をもたらす。濾波信号の相対的に強い変動は、比較器の比較器閾値と交差し、比較器は、比較器閾値に対する濾波信号の関係を示す出力信号を生成する構成を有する。
【００２８】
ここに開示される教示に係るピーク検出は、圧電電圧におけるスイッチング事象に関連するピークが、圧電電圧の先行する転流または反転によって引き起こされるオーバーシュートのようなスプリアスピークとは、異なるスペクトル特性を有するという事項を利用する。このように、スイッチング事象に関連するピークの、より高い信頼性での検出が実現され、そして、検出されたスイッチング事象に関連するピークが処理され、評価され、および／またはピーク検出器に接続されたＳＳＨＩコンバータの制御可能なスイッチング素子に対する制御信号の生成に使用される。特に、スイッチング事象に関連するピークのスペクトル特性は相対的に低い周波数範囲にある一方で、スプリアスピークのスペクトル特性は相対的に高い周波数範囲にある。ピーク検出器のフィルタは帯域通過的な特性を有するが、必ずしも「古典的な」帯域通過フィルタである必要はない。
【００２９】
ここに開示される教示のさらなる実施形態によると、フィルタの振幅伝達関数は、低い周波数範囲と高い周波数範囲の間の周波数で最大値を有する。
【００３０】
フィルタの伝達関数の最大振幅周波数は、８０Ｈｚと４００Ｈｚの間、好ましくは１００Ｈｚと３５０Ｈｚの間、より好ましくは１１０Ｈｚと３００Ｈｚの間、例えば、１２０Ｈｚ、１４０Ｈｚ、１６０Ｈｚ、２００Ｈｚ、２４０Ｈｚ、２６０Ｈｚおよび／または２８０Ｈｚ、その他これらの間の値であればよい。角周波数の観点では、最大振幅角周波数は、５００ｒａｄ／ｓと３０００ｒａｄ／ｓの間、好ましくは７００ｒａｄ／ｓと２０００ｒａｄ／ｓの間、より好ましくは８００ｒａｄ／ｓと１５００ｒａｄ／ｓの間であればよい。
【００３１】
さらなる実施形態によると、フィルタは、第１のピーク検出器入力端子と比較器入力端子との間に接続された第１のフィルタブランチと、第２のピーク検出器入力端子と比較器入力端子との間に接続された第２のフィルタブランチとを備え、第１のフィルタブランチとび第２のフィルタブランチとの少なくとも一方が、エネルギー蓄積素子を備えることができる。
【００３２】
フィルタは、入力信号に対応する入力電圧を分圧し、濾波信号が特定される基準となる中間ノードの分圧を供給するように構成された分圧器を備えることができる。
【００３３】
さらなる実施形態によると、フィルタは、少なくとも２つの線形構成要素と、少なくとも１つの非線形構成要素とを備えることができる。線形構成要素は、例えば、抵抗、キャパシタ、またはこれらの組合せとすることがきる。非線形構成要素は、例えば、ダイオード、または２以上のダイオードの組合せとすることができる。
【００３４】
さらなる実施形態によると、フィルタは、エネルギー蓄積回路とクリッパ回路とを備えることができる。エネルギー蓄積回路は、ピーク検出器の第１の入力部を比較器の第１の入力部に接続し、エネルギー蓄積挙動を呈することができる。クリッパ回路は、ピーク検出器の第２の入力部を比較器の第１の入力部に接続する。クリッパ回路は、少なくとも１つのクリップ閾値によって規定される電圧範囲内で、クリッパ回路両端のクリッパ回路電圧を維持する構成を有することができる。またさらに、クリッパ回路は、ピーク検出器の第１の入力部と第２の入力部の間の入力電圧が（例えば、数学的な意味で）単調的であり上述の電圧範囲外であるときには、クリッパ回路電圧をクリップ閾値に維持する構成を有することができる。比較器の第１の入力部と比較器の第２の入力部の間の比較器入力電圧は、クリッパ回路電圧に基づくものとすることができる。比較器の比較器閾値電圧は、上述の電圧範囲内にある。エネルギー蓄積回路は、エネルギー蓄積動作によって、クリップ閾値を超えるクリッパ回路電圧を上記の電圧範囲に抑え、それにより、入力電圧におけるピークに応じて比較器入力電圧を比較器閾値に交差させて、比較器の出力がそのピークを信号エッジとして示すようにする構成を有することができる。
【００３５】
ここに開示される教示のさらなる実施形態によると、キャパシタ電圧（すなわち、キャパシタの２つの端子間の電圧）がピークへの応答時に比較的遅く変化し、これにより、比較器の第１の入力部の電圧がそのピークに実質的に追従して、クリッパ回路電圧がクリップ閾値からクリッパ回路の上述の電圧範囲に押しやられることになる。この状況において、キャパシタは、キャパシタ電圧の急速な変動に対抗する相対的に不活性な回路構成要素として動作する。したがって、キャパシタとクリッパ回路の間のノードにおける電位は、上述したように変化する。この動作によって、クリッパ回路が電流を導通しない遮断状態に移行することになる。したがって、キャパシタは、クリッパ回路を介して放電されず、ピークが起こった時に有していたキャパシタ電圧をほぼ維持することとなる。これによって、エネルギー蓄積回路とクリッパ回路の間のノードにおける電位の急峻な変動がもたらされ、比較器閾値と交差する（すなわち、超える、または下回る）。
【００３６】
クリッパ回路は、クリッパ回路電圧がクリップ電圧でない場合には遮断状態となり、クリッパ回路電圧がクリップ電圧以上である場合には非遮断状態となる構成を有することができる。
【００３７】
クリッパ回路は、２つの逆並列ダイオード、またはダイオードのような特性を持つ２つの逆並列素子を備えることができる。
【００３８】
さらなる実施形態によると、クリップ閾値を上方クリップ閾値とし、電圧範囲を下方クリップ閾値によってさらに規定することができる。クリッパ回路は、ピーク検出器の第１の入力部と第２の入力部との間の入力電圧が下方クリップ閾値を下回り、かつその下方クリップ閾値から単調的に離れていくときに、クリッパ回路電圧を下方クリップ閾値に維持する構成を有することができる。同様に、クリッパ回路は、ピーク検出器の第１の入力部と第２の入力部との間の入力電圧が上方クリップ閾値を上回り、その上方クリップ閾値から単調的に離れていくときに、クリッパ回路電圧を上方クリップ閾値に維持する構成を有することができる。
【００３９】
さらなる実施形態は、交流を直流に変換するためのコンバータを提供し、そのコンバータは、ここに記載されるピーク検出器を備える。
【００４０】
ここに開示される教示による交流／直流コンバータのための入力電圧のピークを検出する方法は、ピーク検出器への入力信号を受信し、入力信号をフィルタで濾波することを含む。フィルタは、入力信号の低い周波数範囲に対しては微分伝達特性、高い周波数範囲に対しては積分伝達特性を有する。入力信号を濾波することによって、濾波信号が得られる。ピーク検出器への入力信号のピークの主な周波数成分が低い周波数範囲にあるときには、濾波信号の変動が比較的強くなり、主な周波数成分が高い周波数範囲にあるときには、そのピークが実質的に積分されて濾波信号の変動が比較的弱くなる。この方法ではさらに、濾波信号を比較器閾値と比較し、濾波信号を比較器閾値と比較した結果に基づく出力信号を生成する。出力信号は、比較器閾値に対する濾波信号の関係を示す。
【００４１】
ここに開示される教示による交流／直流コンバータの少なくとも１つの制御可能なスイッチング素子に対する制御信号を生成する方法は、上述のピークを検出する方法によって交流／直流コンバータへの入力電圧におけるピークを検出すること、およびピークを検出する方法の出力信号に基づいて制御信号を生成することを含む。
【００４２】
さらなる実施形態によると、ピーク検出器は、ピーク検出器によって行われるピーク検出を受ける入力電圧に接続される構成の第１の入力端子および第２の入力端子を備える。ピーク検出はさらに、比較器入力端子を備え、基準電位に関連する比較器閾値電圧を有する比較器を備える。ピーク検出器はまた、第１の入力端子と比較器入力端子の間に接続されたキャパシタ、および比較器入力端子と第２の入力端子の間に接続されたダイオードを備える。ダイオードは、基準電位にかんれんして、そのダイオードが導通する導通範囲とそのダイオードが遮断状態となるダイオードの遮断範囲との間の境界を規定するダイオード閾値電圧を有する。ダイオード電圧は、ダイオードが導通している間はダイオード閾値電圧付近の値となる。ダイオード閾値電圧は、比較器閾値電圧とはマージン電圧分だけ異なる。比較器閾値電圧はダイオードの遮断範囲内にある。
【００４３】
本発明の実施形態が添付の図面を参照してここに記載される。
【図面の簡単な説明】
【００４４】
【図１Ａ】従来技術による直列ＳＳＨＩコンバータの模式回路図である。
【図１Ｂ】図１Ａに示す回路の動作中に発生する各部電圧波形および電流波形を示すグラフである。
【図１Ｂ】図１Ａに示す回路の動作中に発生する各部電圧波形および電流波形を示すグラフである。
【図２Ａ】従来技術による並列ＳＳＨＩコンバータの模式回路図である。
【図２Ｂ】図２Ａに示す回路の動作中に発生する各部電圧波形および電流波形を示すグラフである。
【図３】スイッチを有する正側ピーク検出回路の模式回路図である。
【図４】正側および負側ピークについての自励ピーク検出器回路の模式回路図である。
【図５Ａ】実質的に同相の圧電電圧Ｖ（ｖｐｉｅｚｏ＋）−Ｖ（ｖｐｉｅｚｏ−）および圧電内部電流Ｉ（Ｖ１）の波形を示す。
【図５Ｂ】図５Ａと同様に、圧電電圧および電流が同相の場合に圧電素子によって供給される、時間に対する電力を示す。
【図６Ａ】圧電素子のピーク変位が起こった後に圧電電圧の反転が行われる場合の圧電電圧および電流波形を示す。
【図６Ｂ】電圧および電流波形が図６Ａに示される圧電素子によって供給される電力を示す。
【図７Ａ】圧電素子のピーク変位が起こる前に圧電電圧の反転が行われる場合の圧電電圧および電流波形を示す。
【図７Ｂ】電圧および電流波形が図７Ａに示される圧電素子によって供給される電力を示す。
【図８】圧電素子のピーク変位が起こる前に圧電電圧の反転が行われ、これによって半サイクルあたり２以上のピーク検出がもたらされる場合の圧電電圧および電流波形を示す。
【図９】ここに開示される教示によるピーク検出器の模式回路図である。
【図１０】３つの異なるピーク検出回路のボード線図を示す。
【図１１】ここに開示される教示によるピーク検出器を備える変形並列ＳＳＨＩコンバータにおいて発生する電圧の定常波形を示す。
【図１２】上記のピーク検出器を備える変形並列ＳＳＨＩコンバータの模式回路図である。
【図１３】入力信号のピークを検出する方法の模式フロー図である。
【図１４Ａ】２Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図１４Ｂ】２Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す
【図１５Ａ】５Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図１５Ｂ】５Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図１６Ａ】１０Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図１６Ｂ】１０Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図１７Ａ】５０Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図１７Ｂ】５０Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図１８Ａ】１００Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図１８Ｂ】１００Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図１９Ａ】２００Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図１９Ｂ】２００Ｈｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２０Ａ】１ｋＨｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２０Ｂ】１ｋＨｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２１Ａ】１０ｋＨｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２１Ｂ】１０ｋＨｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２２Ａ】５０ｋＨｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２２Ｂ】５０ｋＨｚの三角波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２３Ａ】５Ｈｚの矩形波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２３Ｂ】５Ｈｚの矩形波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２４Ａ】５０Ｈｚの矩形波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２４Ｂ】５０Ｈｚの矩形波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２５Ａ】２００Ｈｚの矩形波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２５Ｂ】２００Ｈｚの矩形波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２６Ａ】１ｋＨｚの矩形波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２６Ｂ】１ｋＨｚの矩形波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２７Ａ】１０ｋＨｚの矩形波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２７Ｂ】１０ｋＨｚの矩形波入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図２８】入力電圧の急峻な小さい変動および急峻な大きい変動がある場合のダイオードおよび比較器の電位、電圧および閾値を模式的に示す。
【図２９】入力電圧の急峻な小さい変動がある場合の２つのダイオードおよび比較器の電位、電圧および閾値を模式的に示す。
【図３０】入力電圧の急峻な大きい変動がある場合の２つのダイオードおよび比較器の電位、電圧および閾値を模式的に示す。
【図３１】本発明の少なくともいくつかの実施形態によるピーク検出器の模式回路図である。
【図３２】本発明の少なくともいくつかのさらなる実施形態によるピーク検出器の模式回路図である。
【図３３】本発明の少なくともいくつかのさらなる実施形態によるピーク検出器の模式回路図である。
【図３４Ａ】ピーク検出器がフィルタ除去できる小さなスプリアスピークを有する５Ｈｚの任意の入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図３４Ｂ】ピーク検出器がフィルタ除去できる小さなスプリアスピークを有する５Ｈｚの任意の入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図３５Ａ】ピーク検出器がフィルタ除去できる他のスプリアスピークを有する５Ｈｚの任意の入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図３５Ｂ】ピーク検出器がフィルタ除去できる他のスプリアスピークを有する５Ｈｚの任意の入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図３６Ａ】ピーク検出器がフィルタ除去できない比較的大きなスプリアスピークを有する５Ｈｚの任意の入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【図３６Ｂ】ピーク検出器がフィルタ除去できない比較的大きなスプリアスピークを有する５Ｈｚの任意の入力信号に対してピーク検出器において発生する各部信号の波形を示す。
【発明を実施するための形態】
【００４５】
同じもしくは同等な要素、または同じもしくは同等の機能を持つ要素は、以降の説明において、同じまたは同等の符号によって示される。
【００４６】
以降の説明において、複数の詳細事項を用いて、本発明の実施形態のより完全な説明を行う。しかし、当業者には、本発明の実施形態がこれらの具体的詳細なしに実施され得ることは明らかである。その他、本発明の実施形態が不明瞭になることを避けるため、公知の構造および装置は、詳細にではなくブロック図形式で示される。さらに、以降に記載される異なる実施形態の特徴は、特に断りがない限り、互いに組合せ可能である。
【００４７】
同期スイッチ・ハーベスティング・オン・インダクタ（ＳＳＨＩ）は、エネルギー源からＤＣ（直流）電力を供給する、機械的に励起された圧電素子のような非線形スイッチング技術である。ＳＳＨＩコンバータは、通常は、スイッチおよびインダクタ、ならびにダイオードブリッジからなる。スイッチは、圧電素子をインダクタに接続して共振回路を形成し、圧電電圧を反転する。機械的に励起された圧電素子は、通常は、交流電圧および交流電流（ＡＣ）を生成する。制御回路は、通常、圧電ピーク電圧が検出された時にスイッチを適正に転流するのに必要となる。
【００４８】
図１Ａに示す直列ＳＳＨＩ回路において、インダクタ２３４およびスイッチ２３２が、圧電素子１２、ダイオードブリッジ４２およびフィルタキャパシタ５２に対して直列に接続される。図１Ｂからわかるように、直列ＳＳＨＩ回路の場合、非特許文献５で述べられているように、スイッチ２３２の閉成時を除いて、圧電素子１２から負荷６２に流れる電流ｉは存在しない。スイッチ２３２が開放されているとき、圧電電圧および変位の導関数は比例し、圧電内部キャパシタが充電される。圧電変位ｕが極値に到達すると、スイッチ２３２は閉成され、電流ｉが、圧電素子１２からインダクタ２３４およびダイオードブリッジ４２を介して、出力負荷６２に流れる。圧電素子とのインダクタの直列接続が共振回路を形成するので、圧電電圧が反転される。その後、スイッチが再度開放される。スイッチ２３２の開放前には、圧電電圧ｖ１の振幅はＶｂｅｆｏｒｅであり、スイッチ２３２の閉成に続いて（したがって、電流ｉが流れている間の圧電電圧ｖ１および位相の反転に続いて）圧電電圧の振幅は｜Ｖｂｅｆｏｒｅ｜＞｜Ｖａｆｔｅｒ｜であるＶａｆｔｅｒとなる。フィルタキャパシタにおける出力電圧ＶＤＣも図１Ｂに示されている。
【００４９】
図２Ａに示す並列ＳＳＨＩ技術の場合、スイッチ３２およびインダクタ３４は圧電素子１２に並列に接続される。ダイオードブリッジ４２、フィルタキャパシタ５２および出力負荷６２はその後段に接続される。並列ＳＳＨＩ技術は、例えば、非特許文献４に記載されている。
【００５０】
並列ＳＳＨＩ回路の動作原理は、図２Ａに示す回路に関連して、定常状態での波形を示す図２Ｂを用いて説明できる。図２Ｂの上図は、圧電変位ｕ、圧電電圧ｖ１および負荷電圧ＶＬを示す。圧電材料は、機械的に励起されると、機械的エネルギーを電気的エネルギーに変換する。電気端子間で得られるＡＣ電力は、ＤＣ電力を得るために、整流されなければならない。圧電素子が開回路である場合、電流は流れない、すなわちＩ＝０であるので、その電圧の導関数ｄｖ１／ｄｔおよびその変位の導関数ｄｕ／ｄｔは、比例する。
【００５１】
圧電電圧ｖ１が整流電圧よりも低い間は、圧電素子１２からダイオードブリッジ４２に電流ｉＰは流れない。したがって、圧電電圧の導関数ｄｖ１／ｄｔおよび変位の導関数ｄｕ／ｄｔは、比例する。圧電電圧ｖ１が、整流電圧にダイオードの電圧降下の２倍を加えたものよりも高くなると、圧電素子１２からダイオードブリッジ４２への電流ｉＰが流れる。圧電電圧ｖ１が（正または負の）ピークに達すると、スイッチ３２は閉成され、電流ｉＳが内部圧電キャパシタからインダクタ３４に流れる。この瞬間に、圧電内部キャパシタとともに共振ＬＣ回路が形成され、圧電素子の電圧は、π√（ＬＣ）の時間後にその極性を変える。圧電素子によって生成される電流は、スイッチ３２が開放されて圧電電圧の絶対値が負荷における整流電圧（これに２つのダイオードの電圧降下を加えたもの）よりも高くなると、整流キャパシタ５２および負荷６２に流れる。圧電電圧が最大値に達すると、スイッチ３２は閉成される。圧電電圧が反転すると、スイッチ３２は再度開放される。圧電素子１２は、ほとんどの時間にわたってダイオードブリッジ４２によって出力負荷６２に接続されるので、圧電電圧ｖ１がピークに達する時に圧電素子１２の変位ｕが最大であるとはいえない。対応の並列ＳＳＨＩ回路は、非特許文献１の２１１−２１３頁に記載されている。
【００５２】
圧電電圧および電流が同じ極性を持つ場合、圧電素子１２によって供給される電力、およびそれゆえ出力負荷６２に収穫される電力は、圧電電圧および電流が位相シフトした場合よりも高くなる。圧電電圧および電流が同相であるということによって、圧電インピーダンスの複素共役を出力負荷として模擬することが可能となる。
【００５３】
圧電電流源は、圧電変位の導関数に比例する。さらに、圧電素子１２が開回路状態にあるとき、圧電電流源は、圧電電圧の導関数に比例する。言い換えると、ＳＳＨＩコンバータはインダクタＬによって圧電電圧を反転するので、電流と電圧の積は正であり、これにより、圧電素子によって供給される電力、およびそれゆえ収穫される電力が最大となる。したがって、圧電電圧および変位の導関数は比例する（双方の曲線の傾きが同じ符号となる）。一方で、並列ＳＳＨＩ回路を採用して圧電電力を整流すると、ほとんどの時間において圧電素子が出力負荷に接続されるので、圧電電圧の導関数と変位の導関数はもはや比例しない。したがって、圧電電流源のゼロクロスが、収穫される電力を最大化する圧電電圧ピークにおいて発生することにはならない。それでもなお、直列ＳＳＨＩの場合では、圧電素子はほとんど常時開回路となり、これにより、内部圧電ソースのゼロクロスが圧電電圧の反転中に起こり、圧電電圧と電流の積が正となり、収穫される電力を増加させる。
【００５４】
図３は、従来技術による、スイッチを有する正ピーク検出器回路の模式回路図を示す。図４は、従来技術による、正および負ピークに対する自励ピーク検出器回路の模式回路図を示す。図３および４に示すピーク検出器の動作のモードは、導入部において上述されている。
【００５５】
図５Ａ、６Ａ、７Ａおよび８は、圧電電圧ｖ１の標準的な波形を示す。この圧電電圧ｖ１は、図５Ａ、６Ａ、７Ａおよび８において、Ｖ（ｖｐｉｅｚｏ＋）−Ｖ（ｖｐｉｅｚｏ−）として表記されている。図５Ａ、７Ａおよび８において、圧電電圧がその極性を変える時に大なり小なりオーバーシュートすることが観察される。これらのオーバーシュートは、図３および４に図示される従来技術によるピーク検出器のピーク誤検出をもたらしてしまうことがある。図８に、圧電電圧および電流の、電圧ピーク誤検出の場合を説明するシミュレーション波形を示す。さらに、図８は、上記のようなピーク誤検出がどのようにしてＡＣ／ＤＣコンバータに１または２もの追加的なスイッチング事象を実行させ得るのかを説明する。正から負への遷移後に、電圧が約−４Ｖの電圧値から約−２Ｖの電圧値に跳ね返っていることがわかる。従来技術のピーク検出器では、−４Ｖでのピークは、スイッチング事象をトリガするピークとして誤って検出される。スイッチング事象およびおそらく共振効果に起因して、圧電電圧は約＋１Ｖまで上昇する。しかし、圧電素子は、この時点で、負の圧電電圧を生成するように励起されているので、圧電電圧は約−０．５Ｖまで再度低下する。＋１Ｖでのピークは、従来技術のピーク検出器によって再度誤って検出され、さらなるスイッチング事象がトリガされる。圧電電圧は、約−４Ｖまで急峻に低下し、本当のスイッチング事象に関連する負のピークが起こる約−４．５Ｖまで続く。なお、圧電電圧は負から正への遷移後にもオーバーシュートするが、ピーク検出器は、これをスイッチング事象に関連するピークとしては誤検出しない。
【００５６】
図４のピーク検出器を考慮して、新規なピーク検出回路が図９に示される。ピーク検出器は、抵抗Ｒ１、キャパシタＣ１、逆並列接続された２つのダイオードＤ３，Ｄ４および比較器で構成される。抵抗ＲＤと並列のキャパシタＣＤが、ダイオードの等価モデルとして捉えられてきた。提案されるピーク検出器の伝達関数は、以下の通りとなる。
【数３】
0005833241.tif 000004
【００５７】
この伝達関数は、定数１／（Ｒ１ＣＤ）を有し、原点でゼロとなり、および以下における複素共役極を有する。
【数４】
0005833241.tif 000005
【００５８】
図１０は、図４に示すヒステリシス抵抗Ｒｈｙｓのないピーク検出器の伝達関数（太い実線）、図４に示すヒステリシス抵抗Ｒｈｙｓのあるピーク検出器の伝達関数（破線）、およびここに開示されるとともに図９に図示される教示によるピーク検出器の伝達関数（細い実線）についてのボード線図を示す。対応する伝達関数は、以下の通りである。
図４のＲｈｙｓなし：［数１]、太い実線
図４のＲｈｙｓなし：[数２]、太い実線
図９：[数３]、細い実線
【００５９】
ここにピーク検出器回路として提示される解決手段は、低い周波数の信号に対しては微分器として、高い周波数の信号に対しては積分器として動作するので、ピーク変位の前に圧電電圧の反転が行われる場合に、最新技術によるピーク検出器よりも高いピーク誤検出除去性能を有する。
【００６０】
図９に図示されるピーク検出器のボード線図は、それが低い周波数に対しては微分器、高い周波数に対しては積分器である（として挙動する）ことを示す。ヒステリシス付きの微分器が特定の帯域幅に対して微分器として動作する一方で、ヒステリシス抵抗Ｒｈｙｓのない図４のピーク検出器のボード線図は、一次高域通過フィルタである。（Ｒｈｙｓのない、およびＲｈｙｓのある）図４に図示するピーク検出器は、急峻なピーク、すなわち、非常に高い周波数成分を有するピークに対して、誤検出を起こす。
【００６１】
図９に戻ると、ここに開示される教示による実際のピーク検出器９００は、フィルタ９０５および比較器９３０を備える。比較器９３０は、第１の比較器入力と第２の比較器入力とを有し、第１の比較器入力は反転入力であり、第２の比較器入力は非反転入力である。第２比較器入力は、コネクタ１２１６に接続される。第１の比較器入力は、フィルタ９０５の出力に接続され、フィルタ９０５から濾波信号を受け取る構成となっている。
【００６２】
フィルタは、第１のフィルタブランチ９１０と第２のフィルタブランチ９２０とを備える。第１のフィルタブランチ９１０は、第１のピーク検出器入力端子（圧電素子１２の正端子に接続される）と、第１の比較器入力端子（反転入力）との間に接続される。第１のフィルタブランチ９１０は、抵抗Ｒ１とキャパシタＣ１との直列接続を有する。キャパシタＣ１は、エネルギー蓄積要素である。
【００６３】
第２のフィルタブランチ９２０は、第１の比較器入力端子（反転入力部）との接地電位との間に接続される。第２のフィルタブランチ９２０は、逆並列構成で接続された２つのダイオード９２２（Ｄ３）および９２４（Ｄ４）を備える。２つのダイオードは、クリッパ回路を形成する。クリッパ回路は、回路の出力が所定の電圧レベルを超えるのを防止するように設計されたデバイスである。ダイオード９２２および９２４の閾値電圧に応じて、クリッパ回路両端の（すなわち、第１の比較器入力部から第２の比較器入力部までの）電圧は、クリッパ回路のクリップ閾値によって境界が定められた電圧範囲内の任意の値となることができる。クリップ閾値は、ダイオード９２２，９２４の閾値電圧と同じであるか、その関数であればよい。
【００６４】
上述したように、２つのダイオード９２２，９２４の逆並列構成は、抵抗ＲＤおよびキャパシタＣＤの並列接続によって近似できる。
【００６５】
ピーク検出器９００は、２つのダイオード９６２（Ｄ１）および９６４（Ｄ２）、２つのキャパシタ９６６（Ｃ２）および９６８（Ｃ３）、ならびに２つの低損失レギュレータ（ＬＤＯ）９７２および９７４を備えた電源に接続される。圧電素子１２の動作における正の半サイクル中に、キャパシタ９６６がダイオード９６２を介して充電される。圧電素子１２の動作における負の半サイクル中に、キャパシタ９６８がダイオード９６４を介して充電される。キャパシタ９６６の両端電圧は、第１のＬＤＯ９７２への入力として供給される。同様に、キャパシタ９６８の両端電圧は、第２のＬＤＯ９７４への入力として供給される。第１および第２のＬＤＯ９７２および９７４は、制限された電源電圧を比較器９３０に供給する。ＬＤＯ９７２および９７４の代替として、ツェナーダイオードが使用されて比較器９３０の電圧供給を制限するようにしてもよい。安定供給電圧を与えるための他の回路が使用されてもよい。
【００６６】
簡潔にいうと、ピーク検出器９００の機能は、以下の通りである。圧電素子１２において正（負）のピーク電圧に達すると、比較器９３０の反転入力部の電圧は微分器として動作して、その極性を正（負）から負（正）に変える。非反転入力部の電圧は反転入力部の電圧よりも高い（低い）ので、比較器９３０の出力電圧は、その値を−Ｖｄｄ（＋Ｖｄｄ）から＋Ｖｄｄ（−Ｖｄｄ）へ変える。
【００６７】
図１１は、並列ＳＳＨＩ回路およびその制御回路（図９）の定常測定波形を示す。ＣＨ１は圧電電圧に対応し、ＣＨ２は比較器９３０の負入力部の電圧（比較器９３０の反転入力部の電圧）であり、ＣＨ３は比較器９３０の出力電圧（ＳＳＨＩコンバータのＭＯＳＦＥＴに対する制御信号）であり、ＣＨ４は並列ＳＳＨＩコンバータのＤＣ出力電圧に対応する。ＣＨ１、ＣＨ３およびＣＨ４についてはスケールが５Ｖ／目盛であるが、ＣＨ２については、スケールは５００ｍＶ／目盛である。
【００６８】
比較器９３０の反転入力部の電圧は、圧電電圧の負から正および正から負への遷移の若干後に起こる圧電電圧のオーバーシュートの影響を受けない（または無視できるほどしか受けない）ことがわかる。その結果、比較器９３０は、「真の」最大／最小が起こった後にのみ切り替わる（すなわち、立ち上がりエッジおよび立ち下がりエッジを生成する）（最大が約＋１６Ｖにあり、最小が約−１５．５Ｖにある）。
【００６９】
ここに開示された教示によるピーク検出器は、直列ＳＳＨＩコンバータ、並列ＳＳＨＩコンバータまたは同期整流器（能動整流器）のような制御可能なスイッチング素子を有し、それゆえ、制御可能なスイッチング素子のための制御信号を必要とする種々のＡＣ−ＤＣコンバータとともに使用することができる。一例として、図１２は、ここに開示される教示によるピーク検出器９００を備えた変形並列ＳＳＨＩコンバータ１２００の回路図を示す。
【００７０】
変形並列ＳＳＨＩコンバータ１２００は、インダクタ１２３４および整流ブリッジ１２４２に接続されたＡＣ側端子１２１４および１２１６を介して、圧電素子１２に接続される。変形並列ＳＳＨＩコンバータ１２００の整流ブリッジ１２４２は、ＡＣ側端子１２１６および１２１８間に並列構成で接続された第１のブリッジブランチおよび第２のブリッジブランチを備える。第１のブリッジブランチは、ダイオード１２４６（Ｄ５）およびエンハンスメントタイプのｎチャネルＭＯＳＦＥＴ１２４５（Ｔ１）を備える。第２のブリッジブランチは、ダイオード１２４８（Ｄ６）およびｐチャネルＭＯＳＦＥＴ１２４７（Ｔ２）を備える。変形並列ＳＳＨＩコンバータ１２００の第１のＤＣ側端子１２５６は、第２のブリッジブランチのダイオード１２４８（Ｄ６）とＭＯＳＦＥＴ１２４７（Ｔ２）の間のノードに接続される。変形並列ＳＳＨＩコンバータ１２００の第２のＤＣ側端子１２５４は、第１のブリッジブランチのダイオード１２４６（Ｄ５）とＭＯＳＦＥＴ１２４５（Ｔ１）の間のノードに接続される。
【００７１】
両ブリッジブランチは、一対の出力端子１２５４および１２５６の一方に接続される出力ノードを備える。出力ノードは、ブリッジブランチの制御可能なスイッチング素子と他のスイッチング素子（すなわち、ダイオード）の間に（電気的に）接続される。したがって、図１２の実施形態によると、第１のブリッジブランチの出力ノードは、並列ＳＳＨＩコンバータ１２００の出力端子１２５４に接続され、第２のブリッジ端子の出力ノードは、出力端子１２５６に接続される。フィルタキャパシタ５２および出力負荷６２を備える並列回路は、第１の出力端子１２５４と第２の出力端子１２５６の間に接続される。
【００７２】
２つのＭＯＳＦＥＴ１２４５および１２４７は、１つの制御信号で制御される。ｎチャネルＭＯＳＦＥＴ１２４５のゲートは、制御信号ｖＣＴＲＬ１を供給するピーク検出器９００の出力部に接続される。ｎチャネルＭＯＳＦＥＴ１２４５のゲートは正側レベルシフタ１２３８の出力部に接続される。正側レベルシフタ１２３８の入力部は制御信号ｖＣＴＲＬ２を搬送するピーク検出器９００の出力部に接続される。正側レベルシフタ１２３８は制御信号ｖＣＴＲＬ２を処理し、ｖＣＴＲＬ２に基づいて制御信号ｖＣＴＲＬ１を生成する。制御信号ｖＣＴＲＬ１およびｖＣＴＲＬ２は、ｎチャネルＭＯＳＦＥＴ１２４５およびｐチャネル１２４７を交番で制御する。
【００７３】
変形並列ＳＳＨＩコンバータ１２００の動作を理解するのに有用な第１の部分回路１２０１は、整流ブリッジ１２４２およびエネルギー蓄積素子としてのインダクタ１２３４を備える。整流ブリッジ１２４２の２つの制御可能なスイッチング素子１２４５および１２４７によって、一対の入力端子１２１６および１２１８の間の低抵抗接続（実質的に短絡）が第１のブリッジブランチおよび第２のブリッジブランチを介して形成される。このように、エネルギー蓄積素子１２３４、一対の入力端子１２１６，１２１８、およびエネルギー源１２（例えば、圧電素子）を備える第２の部分回路１２０２は、実質的に短絡され、エネルギー蓄積素子１２３４は、エネルギー源１２に並列接続される。したがって、整流回路１２００は、並列ＳＳＨＩコンバータとしてみることができる。なお、エネルギー蓄積素子１２３４は、第１の部分回路１２０１の一部とみることもできるし、第２の部分回路１２０２の一部とみることもできる。第１の部分回路１２０１および第２の部分回路１２０２内のいくつかの素子のグループ分けは、例えば、整流ブリッジ１２４２によってもたらされる実質的短絡によってどの素子が影響を受けるかをより容易に明瞭になるように、説明の便宜上なされるものである。
【００７４】
図１２に示す実施形態による変形並列ＳＳＨＩのトポロジーは、２つのダイオード１２４６，１２４８、および２つのＭＯＳＦＥＴ１２４５，１２４７によって構成され、これにより、従来技術によるいくつかの並列および直列ＳＳＨＩ回路に対して、ダイオードおよびＭＯＳＦＥＴの電圧降下が減少する。整流ブリッジの２つのダイオードは、２つの能動ＭＯＳＦＥＴ１２４５，１２４７によって代替されたので、変形並列ＳＳＨＩ１２００によって収穫される電力は、他のＳＳＨＩトポロジーと比べて増加する。さらに、追加のダイオードまたはトランジスタが必要ないので、効率も上昇する。
【００７５】
変形並列ＳＳＨＩコンバータ１２００は、通常は４つの異なる位相の動作を有し、そのうちの２つは変形並列ＳＳＨＩコンバータ１２００の動作の整流または整流性位相であり、他の２つの位相は反転位相である。整流性位相に反転位相が続き、すなわち、整流性位相および反転位相が交互に続く。
【００７６】
第１の整流性位相において、圧電素子１２は、この時点で、正で、かつ１つのダイオード１２４６または１２４８の電圧降下および制御可能なスイッチング素子１２４５または１２４７の両端で発生し得る電圧降下をフィルタキャパシタ５２における整流電圧に加えたものよりも、高い圧電電圧ｖ１を生成する。制御可能なスイッチング素子１２４７は、ピーク検出器９００および制御信号ｖＣＴＲＬ２によって、導通状態となるように制御される。このこと、および圧電電圧ｖ１が整流電圧よりも高いことによって、ダイオード１２４６（Ｄ５）が導通して、圧電素子１２の第１の端子から、エネルギー蓄積素子すなわち１２３４、第１の入力端子１２１６、ダイオード１２４６（Ｄ５）、フィルタキャパシタ５２および負荷６２、制御可能なスイッチング素子１２４７、ならびに第２の入力端子１２１８を経由して、圧電素子１２の第２の端子に戻る電流経路が形成される。したがって、電流がフィルタキャパシタ５２を充電する。
【００７７】
圧電電圧ｖ１がその正のピークに達すると、ダイオード１２４６（Ｄ５）が導通し、制御信号ｖＣＴＲＬ２はその極性を変える。したがって、ＭＯＳＦＥＴ１２４７は導通を停止し（すなわち、オフし）、正側レベルシフタ１２３８によって生成される制御信号ｖＣＴＲＬ１の対応する極性変化に起因してＭＯＳＦＥＴ１２４５が導通を開始し、これにより、インダクタ１２３４が圧電素子１２に並列に接続される。整流回路１２００の第２の位相の動作中に圧電電圧ｖ１の反転が行われる。反転は、圧電素子１２の内部キャパシタおよびインダクタ１２３４が並列接続されることに起因する共振回路の形成によって、可能となる。言い換えると、整流回路１２００の第２の位相の動作中は、整流ブリッジ１２４２を経由する一時的な導通経路が、ダイオード１２４６（Ｄ５）およびＭＯＳＦＥＴ１２４５（Ｔ１）を備えるブリッジブランチに沿って形成される。一時的な導通経路は、一対の出力端子１２５４および１２５６を実質的にバイパスし、エネルギー蓄積素子１２３４（すなわち、インダクタ）、一対の入力端子１２１６，１２１８、および一対の入力端子１２１６，１２１８に接続可能なエネルギー源１２（すなわち、圧電素子）からなる第２の回路１２０２を、実質的に短絡する。
【００７８】
反転が完了して圧電電圧ｖ１が負のピーク値に達すると、ダイオード１２４６（Ｄ５）はもはや導通せず、ダイオード１２４８（Ｄ６）が導通を開始する。負の半サイクルの整流性位相中に、Ｄ６およびＴ１が導通する。
【００７９】
整流回路のさらなる位相の動作は、負の半サイクルの反転位相である。圧電電圧ｖ１が負のピークに達すると、ピーク検出器９００によって、制御信号ｖＣＴＲＬ２がその極性を正から負に変える。したがって、ＭＯＳＦＥＴ１２４５は導通を停止し、ＭＯＳＦＥＴ１２４７が再度導通を開始して、インダクタ１２３４を圧電素子１２に並列接続する。負の半サイクルの反転位相中に、ＭＯＳＦＥＴ１２４７（Ｔ２）およびダイオード１２４８（Ｄ６）からなるブリッジブランチは、出力端子６５４および６５６を実質的にバイパスするとともに、第２の回路１２０２を実質的に短絡する、整流ブリッジ１２４２を経由する一時的な導通経路を形成する。反転が完了して圧電電圧ｖ１が正の値に達すると、ダイオード１２４６（Ｄ５）は導通を開始し、サイクルが正の半サイクルの整流性位相で再開する。正の半サイクルの整流位相中に、ダイオード１２４６（Ｄ５）およびＭＯＳＦＥＴ１２４７（Ｔ２）が導通する。
【００８０】
ピーク検出器９００は、圧電電圧ｖ１を検知し、検知された圧電電圧ｖ１に基づいて制御信号ｖＣＴＲＬ２を生成するように構成される。例えば、ピーク検出器９００は、圧電電圧ｖ１の極大および極小を検出するように構成され、極大または極小の検出に応じて、制御信号ｖＣＴＲＬ２を正レベルから負レベルに、またはその逆に、切り換えることができる。正側レベルシフタ１２３８はさらに、制御信号ｖＣＴＲＬ２を処理して、ＭＯＳＦＥＴ１２４５に対する制御信号ｖＣＴＲＬ１を生成する。
【００８１】
ＡＣ電力の整流中に、変形並列ＳＳＨＩコンバータ１２００は、２つのダイオード１２４６，１２４８、および２つのＭＯＳＦＥＴ１２４５，１２４７を備えるので、実質的に半同期整流器として動作する。したがって、この位相（これらの位相）中の効率は、他の既存のＳＳＨＩトポロジーに対して増加する。特許文献２に登場する同期整流のための制御回路を採用したダイオードの同期整流も可能である。さらに、２つのダイオード１２４６（Ｄ５），１２４８（Ｄ６）が２つの能動ＭＯＳＦＥＴによって置き換えられた場合、特に、ピーク検出器９００の消費電力が比較的小さければ、効率は向上する。例えば何らかのＣＭＯＳ技術で設計されたダイオードは、連続逆電圧２０Ｖに対して１．８Ｖの電圧降下を有するので、同期整流器もまた、特定用途向け集積回路（ＡＳＩＣ）の設計のために選択することができる。圧電素子を励起するのに採用される振動周波数は比較的低く、例えば、１１０Ｈｚ以下であるが、ＳＳＨＩコンバータにより高い効率を与えるディスクリートＭＯＳＦＥＴが、高周波応用向けに設計される。この理由は、圧電素子がＭＯＳＦＥＴおよびダイオードを介してインダクタに並列接続されたときに、共振ＬＣ回路が共振周波数２π√（ＬＣ）で成り立ち、高周波トランジスタに関連する低いキャパシタが良い結果をもたらすことにある。
【００８２】
ピーク検出器９００以外でも、ここに開示される教示は、一対の入力端子１２１６，１２１４、一対の出力端子１２５４，１２５６、および一対の入力端子１２１６，１２１４を相互接続する第１の回路１２０１を備える整流回路、すなわちＳＳＨＩコンバータ１２００に関連している。第１の回路１２０１は、エネルギー蓄積素子１２３４および整流ブリッジ１２４２を備え、整流ブリッジ１２４２は、各ブリッジブランチに対して少なくとも１つの制御可能なスイッチング素子１２４５，１２４７を備え、整流ブリッジ１２４２の出力が一対の出力端子１２５４，１２５６を給電し、各ブリッジブランチに対する少なくとも１つの制御可能なスイッチング素子１２４５，１２４７は、一対の出力端子１２５４，１２５６を実質的にバイパスするとともにエネルギー蓄積１２３４素子、一対の入力端子１２１６，１２１８、および一対の入力端子１２１６，１２１８に接続可能なエネルギー源１２を備える第２の回路１２０２を実質的に短絡する整流ブリッジ１２４２を経由した一時的な導通経路を与える構成を有する。さらに、ＳＳＨＩコンバータは、ここに開示される教示によるピーク検出器９００を備えることができる。
【００８３】
本発明のさらなる実施形態によると、エネルギー蓄積素子（またはエネルギー蓄電素子）および整流ブリッジが直列接続されてもよい。
【００８４】
整流ブリッジ１２４２は、一対の入力端子１２１６，１２１８から一対の出力端子１２５４，１２５６へのエネルギー伝達構成要素、および一対の入力端子に対するインバータの双方として機能する構成とすることができる。
【００８５】
各ブリッジブランチは、ダイオード成分１２４６，１２４８および少なくとも１つの制御可能なスイッチング素子１２４５、１２４７を備えていてもよい。
【００８６】
ここに開示される教示の少なくともいくつかのさらなる実施形態によると、整流回路１２４２は、エネルギー源の状態を示す検知信号に基づいて、各ブリッジブランチに少なくとも１つの制御可能なスイッチング素子に対する少なくとも１つの制御信号を生成するように構成されたコントローラを備えていてもよい。特に、コントローラは、ここに開示される教示によるピーク検出器９００であればよい。
【００８７】
コントローラは、検知信号のピークの検出に応じて、少なくとも１つの制御可能なスイッチング素子１２４５，１２４７のスイッチングを、導通状態から非導通状態に、またはその逆にするように構成される。
【００８８】
エネルギー蓄積素子１２３４は、第２の回路１２０２が整流ブリッジ１２４２を経由して短絡される間、エネルギー源１２とともに共振回路を形成することができる。
【００８９】
ここに開示される教示の少なくともいくつかのさらなる実施形態によると、エネルギー蓄積素子１２３４は、第２の回路１２０２が整流ブリッジ１２４２を経由して短絡される間、エネルギー源に並列に接続可能とすることができる。
【００９０】
いくつかのさらなる実施形態によると、エネルギー源１は、圧電素子とすることができる。
【００９１】
ここに開示される教示のさらなる実施形態は、エネルギー源によって生成される電流を整流するための方法を提供する。この方法は、整流ブリッジおよびエネルギー蓄積素子を備える第１の回路に電流を印加することによって、整流ブリッジが、第１の電流方向の電流に対応する第１の整流性経路に沿って電流を整流ブリッジの出力に導通させるものである。この法は、この電流に関連する検知信号における第１の特定パターンを検出すること、および整流ブリッジの制御可能なスイッチング素子を非導通状態から導通状態にスイッチングすることによって、第１の特定パターンの検出に応じて整流ブリッジを再構成することをさらに含む。このようにして、エネルギー蓄積素子およびエネルギー源を備える第２の回路を実質的に短絡するとともに整流ブリッジの出力をバイパスする第１の反転経路に沿って、電流が整流ブリッジ内で導通される。そして、整流ブリッジが再構成され、すなわち、第１の電流方向から第２の電流方向への電流方向の変化に応じて自己再構成を行うことが可能となることにより、整流ブリッジは、電流を第２の電流方向に対応する第２の整流性経路に沿って整流ブリッジの出力に導通させる。
【００９２】
検知信号における第１のパターンの検出は、ここに開示される教示による交流／直流コンバータに対する入力電圧のピークを検出する方法に基づいていればよい。ピークを検出するための上記方法は、ピーク検出器への入力信号を受信すること、入力信号の低い周波数範囲に対しては微分伝達特性を有するとともに高い周波数範囲に対しては積分伝達特性を有するフィルタで入力信号をフィルタリングして濾波信号を得ることを含むことにより、低い周波数範囲に主に周波数成分を有するピーク検出器への入力信号のピークが濾波信号の相対的に強い変動をもたらし、高い周波数範囲に主に周波数成分を有するピーク検出器への入力信号のピークは実質的に積分されて濾波信号の相対的に弱い変動をもたらす。検出するための方法はさらに、濾波信号を比較器閾値と比較すること、および濾波信号を比較器閾値と比較した結果に基づいて出力信号を生成することを含み、その出力信号は、比較器閾値に対する濾波信号の関係を示す。
【００９３】
図１３は、交流／直流（ＡＣ−ＤＣ）コンバータに対する入力電圧のピークを検出する方法の模式フロー図を示す。ステップ１３０２において、ピーク検出器に対する入力信号が受信される。ステップ１３０４において、入力信号の低い周波数範囲に対しては微分伝達特性を有するとともに高い周波数範囲に対しては積分伝達特性を有するフィルタで、入力信号が濾波される。このようにして、濾波信号を得ることができる。低い周波数範囲に主に周波数成分を有するピーク検出器への入力信号のピークが、濾波信号の相対的に強い変動をもたらし、高い周波数範囲に主に周波数成分を有するピーク検出器への入力信号のピークは、実質的に積分されて濾波信号の相対的に弱い変動をもたらす。
【００９４】
図１３に示す方法のステップ１３０６において、濾波信号は、比較器閾値と比較される。ステップ１３０８において、濾波信号を比較器閾値と比較した結果に基づいて、比較器閾値に対する濾波信号の関係を示す出力信号が生成される。
【００９５】
図１４Ａから２２Ｂは、異なる周波数における三角波入力信号に対して、ピーク検出器で発生する各部信号の波形を示す。周波数は、２Ｈｚ，５Ｈｚ，１０Ｈｚ，５０Ｈｚ，１００Ｈｚ，２００Ｈｚ，１ｋＨｚ，１０ｋＨｚおよび５０ｋＨｚである。同様に、図２３Ａから２７Ｂは、異なる周波数における矩形波入力信号についての各部信号の波形を示す。
【００９６】
図１４Ａおよび１４Ｂは、２Ｈｚの三角波入力信号に対して、ピーク検出器で発生する各部信号の波形を示す。図１４Ａは、全ての信号を１つの線図で示す一方で、図１４Ｂは、明瞭な表示のために各部信号を個別に示す。
【００９７】
入力信号Ｖｉｎは周波数２Ｈｚの三角波信号であり、チャンネル１（Ｃｈ１、２Ｖ／ｄｉｖ）に示される。入力信号Ｖｉｎは、図１２におけるＡＣ側端子１２１４および１２１６の間の電圧に対応する（Ｖｉｎが圧電素子１２によって出力される電圧に対応している図９も参照）。図１４Ａにおけるチャンネル２（Ｃｈ２）では、抵抗Ｒ１９１２とキャパシタＣ１９１４の間のノードの、基準電位（例えば、図９および１２における圧電素子１２の低圧側端子の電位）に対する電圧が示される。言い換えると、Ｃｈ２は、電圧Ｖｉｎ−ＶＲ１を示し、ＶＲ１（２Ｖ／ｄｉｖ）は、図９および１２における抵抗Ｒ１９１２で降下される電圧である。電圧ＶＲ１も図１４Ａおよび１４Ｂに示される。図１４Ａおよび１４Ｂの図におけるチャンネル「Ｍａｔｈ」（２Ｖ／ｄｉｖ）は、キャパシタＣ１９１４で降下された電圧ＶＣ１を示す。入力信号Ｖｉｎの周波数２Ｈｚは比較的低いので、キャパシタ電圧ＶＣ１は入力電圧Ｖｉｎの三角波形に実質的に追従できる。キャパシタ電圧ＶＣ１は、抵抗電圧ＶＲ１および逆並列ダイオード９２２，９２４の両端電圧ＶＤ（図１４Ａおよび１４Ｂの図においてＣｈ３として示される）によって低減された入力電圧Ｖｉｎである。ダイオード電圧ＶＤはまた、フィルタの出力電圧であり、したがって、比較器９３０の入力部に印加される濾波入力電圧に対応する。ダイオード電圧は、２つのダイオード９２２，９２４の閾値電圧に起因して、約＋／−２００ｍＶでクリップされる。ダイオード電圧ＶＤはダイオード９２２，９２４の一方の閾値電圧となるか、その近傍の値となり、そのダイオードは通常は導通している、すなわち、電流が、抵抗Ｒ１、キャパシタＣ２および導通しているダイオード９２２または９２４の直列接続を介して流れることができる。さらに、この電流は、オームの法則ＶＲ１＝Ｒ１×Ｉによって抵抗電圧ＶＲ１に比例するので、図１４Ａおよび１４ＢにおけるＶＲ１の波形から決定できる。
【００９８】
なお、ダイオード電圧ＶＤは、他方の閾値電圧に達するまでは、ピークが入力電圧Ｖｉｎに発生した後の入力電圧Ｖｉｎの変動に実質的に追従する。−２６０ｍｓと−２１０ｍｓの間の入力電圧Ｖｉｎの傾きは、約４Ｖ／２３０ｍｓ＝１７．４Ｖ／ｓである。ダイオード電圧ＶＤは、約３７０ｍＶ／２０ｍｓ＝１８．５Ｖの傾きを有し、これは入力電圧Ｖｉｎの変動に非常に良く一致する。言い換えると、入力電圧Ｖｉｎのピークによって、ダイオード電圧ＶＤが、入力電圧Ｖｉｎにおけるピークの直前に導通していたダイオードの閾値電圧から逆並列ダイオード９２２，９２４の非導通電圧範囲に押し出される。したがって、ピーク検出器のフィルタ部分（抵抗Ｒ１、キャパシタＣ１および逆並列ダイオード９２２，９２４）を介して流れる電流が急峻にカットオフされることにより、キャパシタ９１４は、この期間中は充電または放電できなくなる。したがって、キャパシタ９１４は、そのキャパシタ電圧ＶＣ１を、入力電圧のピーク直前に到達した値に実質的に維持する。
【００９９】
測定は、ピーク検出器において１ＭΩの抵抗および３．３ｎＦのキャパシタを用いて行われた。
【０１００】
比較器９３０の出力信号Ｖｃｏｍｐが、図１４Ａおよび１４Ｂに、チャンネル４（Ｃｈ４、２Ｖ／ｄｉｖ）で示される。比較器閾値は、基準電位に対して０Ｖであるので、通常、ダイオード電圧ＶＤが０Ｖと交差するときに常に切り替わる（ダイオード電圧ＶＤが非常に弱く、および／または非常に高い周波数である場合には、例外が適用されてもよく、その場合には、比較器９３０はそれ以上追従できない可能性がある）。
【０１０１】
図１５Ａおよび１５Ｂは、５Ｈｚの三角波入力信号に対してピーク検出器で発生する各部信号の波形を示す。信号は図１４Ａおよび１４Ｂの２Ｈｚの場合と同様の波形を有するので、上記の説明がそのまま当てはまる。
【０１０２】
図１６Ａおよび１６Ｂは、１０Ｈｚの三角波入力信号に対してピーク検出器で発生する各部信号の波形を示す。信号はまだ前述と同様の波形を有するので、上記説明が参照される。なお、抵抗電圧ＶＲ１は、２Ｈｚの場合においてよりも、１０Ｈｚの場合において大きい。さらに、抵抗電圧ＶＲ１の傾きは、入力電圧のピークの直前で相対的に小さく、入力電圧のピークの後で逆方向に相対的に高い。すなわち、これは、ＲＣ回路の充放電曲線に近似する。一方、キャパシタ電圧ＶＣ１は、まだ入力電圧Ｖｉｎの三角波形に比較的似ているが、ピーク周辺の傾きが徐々に小さくなることにより、丸みのあるピークとなる。
【０１０３】
図１７Ａおよび１７Ｂは、５０Ｈｚの三角波入力信号に対してピーク検出器で発生する各部信号の波形を示す。この周波数では、ＲＣ回路で標準的な抵抗電圧ＶＲ１の指数関数的充放電波形がより明確となってくる。
【０１０４】
図１８Ａおよび１８Ｂは、１００Ｈｚの三角波入力信号に対してピーク検出器で発生する各部信号の波形を示す。
【０１０５】
図１９Ａおよび１９Ｂは、２００Ｈｚの三角波入力信号に対してピーク検出器で発生する各部信号の波形を示す。比較器９３０の出力部の転流によって、これらの事象において引き起こされたであろう−４．５ｍｓ、−２ｍｓおよび０．７ｍｓ付近のダイオード電圧ＶＤにおける小さなスパイクに注目されたい。
【０１０６】
図２０Ａおよび２０Ｂは、１ｋＨｚの三角波入力信号に対してピーク検出器で発生する各部信号の波形を示す。
【０１０７】
図２１Ａおよび２１Ｂは、１０ｋＨｚの三角波入力信号に対してピーク検出器で発生する各部信号の波形を示す。１０ｋＨｚについての挙動を図１４Ａから２０Ｂに示したような低い周波数についての挙動と比較すると、ダイオード電圧ＶＤのゼロクロスに対する比較器９３０の反応が、相対的に遅く起こることがわかる。例えば、ｔ＝−７４μｓで、ダイオード電圧ＶＤがゼロクロスして正となる。一方で、対応する比較器９３０の出力の転流は、ｔ＝−４４μｓ、すなわち、３０μｓ後にならないと発生しない。比較器９３０のこの遅延は、より低い周波数では無視できるものとされるが、１０ｋＨｚでは、３０μｓの遅延は１期間サイクルの持続時間の３０％に相当する。
【０１０８】
図２２Ａおよび２２Ｂは、５０ｋＨｚの三角波入力信号に対してピーク検出器で発生する各部信号の波形を示す。この周波数では、キャパシタ９１４には充放電に充分な時間がないため、キャパシタ電圧ＶＣ１は実質的にゼロである。さらに、高い周波数では、キャパシタは一層短絡回路として挙動し、これが、キャパシタ電圧ＶＣ１がゼロに近くなる理由を説明している。ダイオード電圧ＶＤはそれでも０Ｖで比較器閾値と交差する、この周波数（５０ｋＨｚ）では比較器９３０がこれらのゼロクロスに反応しないので、比較器出力電圧Ｖｃｏｍｐは、ハイレベルの５Ｖを維持する。
【０１０９】
結論として、帯域通過フィルタは、ダイオードの動作に起因して全ての周波数範囲に対して迅速に一定のゲインを有する（Ｃｈ３電圧（すなわち比較器入力電圧でもあるダイオード電圧）は１８０ｍＶと４００ｍＶの間である）。したがって、比較器の入力オフセット電圧に関する問題がなく、比較器がピーク検出器の出力に応答することができる。低い周波数に対しては、ピーク検出器は微分器として動作する（２Ｈｚ、５Ｈｚ、１０Ｈｚ）。中間の周波数（２００Ｈｚから１ｋＨｚ）に対しては、圧電信号と微分器出力の間の位相シフトが０度に近くなるので、圧電素子におけるピーク発生時にピーク検出器はその出力の極性を変えない。より高い周波数に対しては、位相シフトが開始して正でかつ０度よりも高い位相となり、比較器は正しく動作しない（１０ｋＨｚおよび５０ｋＨｚ）。
【０１１０】
測定は、ピーク検出器において１ＭΩの抵抗および３．３ｎＦのキャパシタを用いて行われた。ダイオードは、約３００ｍＶの閾値電圧を有する。当然に、これらの値は例にすぎず、各構成要素に対して他の値が採用されてもよい。本説明を通じて示される全ての電圧値および周波数についても同じことがいえる。
【０１１１】
従来のピーク検出器は、帯域通過フィルタではなく微分器を採用する。これは、他のピーク検出器と本提案によるピーク検出器との間の大きな差異である。単純な微分器は、９０度の位相シフト中に低い利得を有し、これは比較器の入力オフセット電圧に起因する問題を引き起こす。図４の回路の提案者は、抵抗Ｒｈｙｓを付加してこの問題を解決しようとしたが、彼らは同時にゼロを加えたので、ピーク検出器は特定の周波数範囲に対して微分器として挙動するものの、それは非常に低い周波数（１Ｈｚ付近）から始まるものではない。さらに、高い周波数では、利得は、ピーク検出器が微分する範囲におけるものよりも高く、これは、ピーク誤検出をもたらすであろう。
【０１１２】
図２３Ａおよび２３Ｂは、５Ｈｚの矩形波入力信号に対してピーク検出器で発生する各部信号の波形を示す。抵抗電圧ＶＲ１およびキャパシタ電圧ＶＣ１は標準的なＲＣ充放電波形を示す。周波数は、抵抗Ｒ１９１２およびキャパシタＣ１９１４によって構成されるＲＣ回路の時定数と比べて相対的に低いので、導通しているダイオードの電圧降下を入力電圧から引いた電圧までキャパシタＣ１９１４がほぼ完全に充電された後に、抵抗電圧ＶＲ１はゼロに近づく。
【０１１３】
図２４Ａおよび２４Ｂは、５０Ｈｚの矩形波入力信号に対してピーク検出器で発生する各部信号の波形を示す。なお、特にｔ＝−１０ｍｓにおける＋４Ｖから−４Ｖへの入力電圧の急峻な変動は、抵抗電圧ＶＲ１およびダイオード電圧ＶＤに反映されるが、キャパシタ電圧ＶＣ１には反映されない。抵抗電圧ＶＲ１は約７．４Ｖ降下し、ダイオード電圧ＶＤは約０．６Ｖ降下する。これは、ダイオード電圧を上方導通電圧範囲（約０．２Ｖと０．３５Ｖの間）から下方導通電圧範囲（約−０．３５Ｖと−０．２Ｖの間）に押し下げるのに充分であるので、ダイオードＤ３９２２は導通状態から遮断状態となり、ダイオードＤ４９２４は、遮断状態から導通状態となる。同時に、ダイオード電圧が０Ｖで比較器閾値と交差するので、比較器９３０は、比較器出力信号をロー（−５Ｖ）からハイ（＋５Ｖ）に転流することで反応する。
【０１１４】
図２５Ａおよび２５Ｂは、２００Ｈｚの矩形波入力信号に対してピーク検出器で発生する各部信号の波形を示す。
【０１１５】
図２６Ａおよび２６Ｂは、１ｋＨｚの矩形波入力信号に対してピーク検出器で発生する各部信号の波形を示す。キャパシタ電圧ＶＣ１は比較的小さい（入力電圧Ｖｉｎが急峻に＋１Ｖから−１Ｖとなる時に発生するスプリアススパイクを無視する場合、ピークツーピークで約０．５Ｖ）。
【０１１６】
図２７Ａおよび２７Ｂは、１０ｋＨｚの矩形波入力信号に対してピーク検出器で発生する各部信号の波形を示す。比較器の出力電圧Ｖｃｏｍｐは、比較器閾値電圧を超える、または下回るダイオード電圧ＶＤ（すなわち、比較器９３０の入力電圧）に反応せずに、ハイレベル（＋５Ｖ）のままであることがわかる。明らかに、ダイオード電圧ＶＤは正から負に、およびその逆に、非常に速く変わるので、比較器９３０はもはや追従することができない。
【０１１７】
図２８は、入力電圧の急激な小さい変動および急激な大きな変動が発生した時のダイオードおよび比較器の電位、電圧および閾値を模式的に示す。太い横線は基準電位（ＲＥＦ．ＰＯＴＥＮＴＩＡＬ）を示し、例えば、第２の入力端子１２１６の電位となる。基準電位は、回路のグランド電位である必要はないが、それであってもよい。いずれの場合でも、ダイオードＤ３９２２および／またはＤ４９２４は、そのまたはそれらの端子の一方で基準電位に接続される。図２８は、１つのダイオードの場合の状況を示す。一般性を失うことなく、これはダイオードＤ３９２２であるものとする。ダイオードＤ３は、ダイオードＤ３の閾値電圧（ＴＨＲ．ＤＩＯＤＥ）によって区切られる遮断範囲および導通範囲を有する。比較器９３０も、比較器出力電圧Ｖｃｏｍｐを転流する時を規定する閾値電圧（ＴＨＲ．ＣＯＭＰ．）を有する。比較器閾値電圧は、ダイオード閾値電圧に対してマージン電圧ＶＭＡＲＧＩＮをもって、ダイオードの遮断範囲内となるように選択される。
【０１１８】
ここで、ダイオードＤ３の動作における２つの基本事例：入力電圧Ｖｉｎの小さな急激な変動が発生する事例１と、入力電圧Ｖｉｎの大きく急激な変動が発生する事例２とを区別することができる。
【０１１９】
事例１：
入力電圧Ｖｉｎは、ピーク検出器の第１の入力端子と第２の入力端子の間の電圧である。入力電圧Ｖｉｎは、キャパシタ電圧ＶＣ１およびダイオード電圧ＶＤ（図２８では明瞭化のために除外されているが、可能性として抵抗電圧も）の合計である。ダイオード電圧ＶＤは、ダイオードＤ３がわずかに導通範囲にあるような電圧である。したがって、比較器入力端子はダイオード閾値ＴＨＲ．ＤＩＯＤＥよりも若干高い電位にある。入力電圧の変動に起因して、第１の入力端子の電位は、最初は第１の値にあり、その後、比較的速く新たな値まで減少する。キャパシタ電圧ＶＣ１はほぼ一定であるので、入力電圧Ｖｉｎのこの変動は、ダイオード電圧ＶＤによって実質的に決まる。しかし、入力電圧Ｖｉｎの変動は、比較器入力端子の初期電位と比較器閾値の間の差よりも小さいので、比較器入力信号が比較器閾値ＴＨＲ．ＣＯＭＰ．と交差せず、比較器は比較器出力信号を切り替えない。
【０１２０】
事例２：
入力電圧Ｖｉｎの大きく急激な変動が発生し、この変動が、比較器入力端子の電位を比較器閾値ＴＨＲ．ＣＯＭＰ．の電位以下にする。これによって比較器９３０は、比較器出力Ｖｃｏｍｐを転流、すなわち「切り替え（ｔｏｇｇｌｅ）」る。なお、同じ変動振幅による入力電圧Ｖｉｎの遅い変動の場合は、入力電圧Ｖｉｎの変動が続く間に、その導通範囲内にあるダイオードＤ３を経由して放電するのに充分な時間がキャパシタに与えられる可能性があることを注意しておく。ピーク検出器は、入力電圧Ｖｉｎが増加しても、降下方向における入力電圧Ｖｉｎの大きくかつ急激な変動が起こるとすぐに比較器出力信号Ｖｃｏｍｐを転流すると思われるので、自己阻止または自己禁止回路としてみることができる。
【０１２１】
図２９は、入力電圧の急激な小さい変動が発生したときの２つのダイオードおよび比較器の電位、電圧および閾値を模式的に示す。図２９は、基準電位に対する第１のダイオードの閾値ＴＨＲ．ＤＩＯＤＥ１とほぼ対称な追加ダイオード閾値ＴＨＲ．ＤＩＯＤＥ２が示されている点で、図２８と異なる。第１の事例では、比較器９３０の電位はダイオード１の導通範囲から比較器閾値ＴＨＲ．ＣＯＭＰ．付近に低下するが、比較器閾値と交差することはない。これは、図２８の事例１に対応する。図２９に示される第２の事例では、比較器入力端子の電位は、当初はダイオード２の導通範囲にあり、これよりも低いレベルまで増加して、比較器閾値ＴＨＲ．ＣＯＭＰ．と交差することはない。どちらの事例でも、比較器が反応を示すことはなく、すなわち、比較器出力Ｖｃｏｍｐはそれまでのレベルを保つ。
【０１２２】
図３０は、入力電圧の急激な大きな変動が発生した時の２つのダイオードおよび比較器の電位、電圧および閾値を模式的に示す。図３０は図２９に似ているが、ここでは、入力電圧の比較的大きく急激な変動が起こる。図３０の左半分に図示される第１の事例では、比較器入力電圧は、ダイオード１（図９および１２におけるＤ３９２２）の導通範囲から比較的速く減少し、それにより比較器閾値ＴＨＲ．ＣＯＭＰと交差するので、比較器９３０が比較器出力Ｖｃｏｍｐを切り替えることをトリガする。図３０の右半分に図示される第２の事例では、比較器入力端子は当初は第２のダイオード（図９および１２におけるＤ４９２４）の導通範囲に電位を有する。再度になるが、入力電圧Ｖｉｎの変動は、比較器入力端子の電位が比較器閾値ＴＨＲ．ＣＯＭＰ．と交差するのに充分に大きく、それにより、比較器９３０が比較器出力信号Ｖｃｏｍｐを転流する。
【０１２３】
図３１は、本発明の少なくともいくつかの実施形態によるピーク検出器の模式回路図を示す。この実施では、ピーク検出器は、キャパシタＣ１９１４、ダイオードＤ３９２２および比較器９３０を備える。このピーク検出器では、入力電圧が正である間に、入力電圧Ｖｉｎにおけるピークを検出することができる。負の入力電圧は、通常はダイオードＤ３９２２によって遮断される。
【０１２４】
図３２は、本発明の少なくともいくつかのさらなる実施形態によるピーク検出器の模式回路図を示す。この実施では、ピーク検出器は、キャパシタＣ１９１４、ダイオードＤ３９２２、比較器９３０に加え、キャパシタＣ１９１４に直列接続された抵抗Ｒ１９１２を備える。ここでも、入力電圧が正である間は、入力電圧Ｖｉｎにおけるピークのみを検出することができる。負の入力電圧は、通常はダイオードＤ３９２２によって遮断される。
【０１２５】
図３３は、本発明の少なくともいくつかのさらなる実施形態によるピーク検出器の模式回路図を示す。この実装では、ピーク検出器は、キャパシタＣ１９１４、ダイオードＤ３９２２および追加ダイオードＤ４９２４を備える。このピーク検出器では、ピークが、特に周波数および振幅に関して、ピーク検出器によって検出されるべきピークの基準を満たす場合に、正および負の双方のピークを検出することができる。
【０１２６】
図３４Ａおよび３４Ｂは、ピーク検出器がフィルタ除去できる小さなスプリアスピークを有する５Ｈｚの任意の入力信号に対して、ピーク検出器で発生する各部信号の波形を示す。
【０１２７】
図３５Ａおよび３５Ｂは、やはりピーク検出器がフィルタ除去できる他のスプリアスピークを有する５Ｈｚの任意の入力信号に対して、ピーク検出器で発生する各部信号の波形を示す。
【０１２８】
図３６Ａおよび３６Ｂは、もはやピーク検出器がフィルタ除去できない比較的大きな付加的なピークを有する５Ｈｚの任意の入力信号に対して、ピーク検出器で発生する各部信号の波形を示す。
【０１２９】
いくつかの側面について装置として説明したが、それらの側面は対応する方法の説明も表し、ここで、ブロックまたはデバイスは方法のステップまたは方法のステップの特徴に対応することは明らかである。同様に、方法のステップとして説明した側面は、対応の装置の対応のブロック、項目または特徴の説明も表す。方法のステップの一部または全部は、例えば、マイクロプロセッサ、プログラマブルコンピュータまたは電子回路のようなハードウェア装置によって（またはそれを用いて）実行することができる。実施形態によっては、最も重要な方法ステップのある１以上が、そのような装置によって実行されるようにしてもよい。
【０１３０】
上述した実施形態は本発明の原理の単なる説明にすぎない。ここに記載した構成および詳細の変形例およびバリエーションは、当業者には明らかなものである。したがって、本発明は、実施形態の詳述および説明としてここに提示された具体的詳細によってではなく、以下の特許請求の範囲によってのみ限定されるものである。
【図１Ａ】
0005833241.tif 000006
【図１Ｂ】
0005833241.tif 000007
【図２Ａ】
0005833241.tif 000008
【図２Ｂ】
0005833241.tif 000009
【図３】
0005833241.tif 000010
【図４】
0005833241.tif 000011
【図５Ａ】
0005833241.tif 000012
【図５Ｂ】
0005833241.tif 000013
【図６Ａ】
0005833241.tif 000014
【図６Ｂ】
0005833241.tif 000015
【図７Ａ】
0005833241.tif 000016
【図７Ｂ】
0005833241.tif 000017
【図８】
0005833241.tif 000018
【図９】
0005833241.tif 000019
【図１０】
0005833241.tif 000020
【図１１】
0005833241.tif 000021
【図１２】
0005833241.tif 000022
【図１３】
0005833241.tif 000023
【図１４Ａ】
0005833241.tif 000024
【図１４Ｂ】
0005833241.tif 000025
【図１５Ａ】
0005833241.tif 000026
【図１５Ｂ】
0005833241.tif 000027
【図１６Ａ】
0005833241.tif 000028
【図１６Ｂ】
0005833241.tif 000029
【図１７Ａ】
0005833241.tif 000030
【図１７Ｂ】
0005833241.tif 000031
【図１８Ａ】
0005833241.tif 000032
【図１８Ｂ】
0005833241.tif 000033
【図１９Ａ】
0005833241.tif 000034
【図１９Ｂ】
0005833241.tif 000035
【図２０Ａ】
0005833241.tif 000036
【図２０Ｂ】
0005833241.tif 000037
【図２１Ａ】
0005833241.tif 000038
【図２１Ｂ】
0005833241.tif 000039
【図２２Ａ】
0005833241.tif 000040
【図２２Ｂ】
0005833241.tif 000041
【図２３Ａ】
0005833241.tif 000042
【図２３Ｂ】
0005833241.tif 000043
【図２４Ａ】
0005833241.tif 000044
【図２４Ｂ】
0005833241.tif 000045
【図２５Ａ】
0005833241.tif 000046
【図２５Ｂ】
0005833241.tif 000047
【図２６Ａ】
0005833241.tif 000048
【図２６Ｂ】
0005833241.tif 000049
【図２７Ａ】
0005833241.tif 000050
【図２７Ｂ】
0005833241.tif 000051
【図２８】
0005833241.tif 000052
【図２９】
0005833241.tif 000053
【図３０】
0005833241.tif 000054
【図３１】
0005833241.tif 000055
【図３２】
0005833241.tif 000056
【図３３】
0005833241.tif 000057
【図３４Ａ】
0005833241.tif 000058
【図３４Ｂ】
0005833241.tif 000059
【図３５Ａ】
0005833241.tif 000060
【図３５Ｂ】
0005833241.tif 000061
【図３６Ａ】
0005833241.tif 000062
【図３６Ｂ】
0005833241.tif 000063