(57)【特許請求の範囲】
【請求項１】
基板と、前記基板表面に形成された多層反射層と、前記多層反射層の上に形成された吸収層と、を有し、前記吸収層を部分的にエッチング除去することにより、転写回路パターンが形成された反射型マスクを製造することに用いられる反射型マスクブランクの製造方法において、
前記多層反射層の成膜以降に、前記転写回路パターン領域の外側の遮光枠となる領域に予め電子線を照射することによって、前記多層反射層内部のミキシング層を形成し、前記多層反射層の各界面により発生する反射強度を抑制する遮光枠とし、
前記遮光枠に対応する領域に位置する前記吸収層の光学的性質を、前記転写回路パターン領域に対応する領域に位置する前記吸収層と同等にすることを特徴とする反射型マスクブランクの製造方法。
【請求項２】
前記多層反射層の遮光枠領域への電子線による加熱処理温度は、少なくとも１５０度以上であることを特徴とする請求項１に記載の反射型マスクブランクの製造方法。
【請求項３】
前記多層反射層内部のミキシング層を形成する電子線照射は、加速電圧が少なくとも２０ｋＶ以上であることを特徴とする請求項１または２に記載の反射型マスクブランクの製造方法。
【請求項４】
前記多層反射層内部のミキシング層を形成する電子線照射は、ドーズ量が少なくとも１０μＣ／ｃｍ２以上であることを特徴とする請求項１から３のいずれか１項に記載の反射型マスクブランクの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反射型マスクブランク及び反射型マスクブランク、その製造方法に係り、特に、極端紫外線（Extreme Ultra Violet；以下「ＥＵＶ」と表記する。）を光源とするＥＵＶリソグラフィを用いた半導体製造装置などに利用される、反射型マスクブランク、及び反射型マスク、反射型マスクブランクの製造方法に関する。
【背景技術】
【０００２】
（ＥＵＶリソグラフィの説明）
近年、半導体デバイスの微細化に伴い、波長が１３．５ｎｍ近傍のＥＵＶを光源に用いたＥＵＶリソグラフィが提案されている。ＥＵＶリソグラフィは光源波長が短く、光吸収性が非常に高いため、真空中で行われる必要がある。またＥＵＶの波長領域においては、ほとんどの物質の屈折率は１よりもわずかに小さい値である。このため、ＥＵＶリソグラフィにおいては従来から用いられてきた透過型の屈折光学系を使用することができず、反射光学系となる。従って、原版となるフォトマスク（以下、マスクと呼ぶ）も、従来の透過型のマスクは使用できないため、反射型のマスクとする必要がある。
【０００３】
（ＥＵＶマスクとブランク構造の説明）
このような反射型マスクの元となる反射型マスクブランクは、低熱膨張基板の上に露光光源波長に対して高い反射率を示す多層反射層と、露光光源波長の吸収層が順次形成されており、更に基板の裏面には露光機内における静電チャックのための裏面導電膜が形成されている。また、前記多層反射層と、吸収層の間に緩衝膜を有する構造を持つＥＵＶマスクもある。反射形マスクブランクから反射形マスクへ加工する際には、ＥＢリソグラフィとエッチング技術により吸収層を部分的に除去し、緩衝膜を有する構造の場合はこれも同じく除去し、吸収部と反射部からなる回路パターンを形成する。このように作製された前記反射型マスクによって反射された光像が反射光学系を経て半導体基板上に転写される。
【０００４】
（ＥＵＶマスクの吸収層の膜厚と反射率の説明）
反射光学系を用いた露光方法では、マスク面に対して垂直方向から所定角度傾いた入射角（通常６°）で照射されるため、吸収層の膜厚が厚い場合、パターン自身の影が生じてしまい、この影となった部分における反射強度は、影になっていない部分よりも小さいため、コントラストが低下し、転写パターンのエッジ部のぼやけや設計寸法からのずれが生じてしまう。これはシャドーイングと呼ばれ、反射マスクの原理的課題の一つである。
【０００５】
このようなパターンエッジ部のぼやけや設計寸法からのずれを防ぐためには、吸収層の膜厚は小さくし、パターンの高さを低くすることが有効であるが、吸収層の膜厚が小さくなると、吸収層における遮光性が低下し、転写コントラストが低下し、転写パターンの精度低下となる。つまり吸収膜を薄くし過ぎると転写パターンの精度を保つための必要なコントラストが得られなくなってしまう。つまり、吸収層の膜厚は厚すぎても薄すぎても問題になるので、現在は概ね５０〜９０ｎｍの間になっており、ＥＵＶ光（極端紫外光）の吸収層での反射率は０．５〜２％程度である。
【０００６】
（隣接するチップの多重露光の説明）
一方、反射型マスクを用いて半導体基板上に転写回路パターンを形成する際、一枚の半導体基板上には複数の回路パターンのチップが形成される。隣接するチップ間において、チップ外周部が重なる領域が存在する場合がある。これはウェハ１枚あたりに取れるチップを出来るだけ増加したいという生産性向上のために、チップを高密度に配置するためである。この場合、この領域については複数回（最大で４回）に渡り露光（多重露光）されることになる。この転写パターンのチップ外周部はマスク上でも外周部であり、通常、吸収膜の部分である。しかしながら、上述したように吸収膜上でのＥＵＶ光の反射率は、０．５〜２％程度あるために、多重露光によりチップ外周部が感光してしまう問題があった。このため、マスク上のチップ外周部は通常の吸収膜よりもＥＵＶ光の遮光性の高い領域（以下、遮光枠と呼ぶ）の必要性が出てきた。
【０００７】
このような問題を解決するために、反射型マスクの吸収層から多層反射層までを掘り込んだ溝を形成することや、回路パターン領域の吸収層の膜厚よりも厚い膜を形成することや、反射型マスク上にレーザ照射もしくはイオン注入することで多層反射層の反射率を低下させることにより、露光光源波長に対する遮光性の高い遮光枠を設けた反射型マスクが提案されている（例えば、特許文献１参照。）
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−２１２２２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、吸収層から多層反射層までを掘り込んだ溝を形成することや、回路パターン領域の吸収層の膜厚よりも厚い膜を形成することで遮光枠を形成する場合、遮光枠の形成にリソグラフィによるパターニング工程が新たに発生し、反射型マスクを製造する工程が複雑となるため、歩留まりの悪化が懸念される。特にマスク作製工程における多層反射層の掘り込みはＳｉとＭｏの合計８０層を加工する必要があり、加工面からのパーティクル発生は避けられず、欠陥面でのマスク品質の低下を招いてしまう。さらにこの方法では、上層の吸収層を除去した後に、多層反射層を除去することから、多層反射層がほんの数層残ってしまった場合は、逆に反射率を高くしてしまう懸念がある。
【００１０】
また、反射型マスク上にレーザ照射もしくはイオン注入することで遮光枠を形成する場合、多層反射層以外によるレーザ光もしくはイオンの損失があるため、この損失分を考慮したレーザ光もしくはイオンを照射しなくてはならない。
【００１１】
さらには多層反射層以外の膜にはレーザ光もしくはイオンの照射によるダメージが生じ、吸収層の露光光源波長の吸収率の低下してしまうことが懸念される。
【００１２】
そこでレーザ照射やイオン注入に比べて、パターン領域への膜ダメージが少なく、なおかつ後工程を必要としない簡易的な手段が必要とされる。
【００１３】
本発明は遮光枠の形成において、マスク作製時のリソグラフィ、エッチングなどによるパターニング工程を必要しないので欠陥面でのマスク品質低下を防ぎ、且つ吸収層へのダメージや光学的性質の変化のない、遮光性の高い遮光枠を有する反射型マスクブランク及び反射型マスク、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
第１の態様に係る反射型マスクブランクは、基板と、前記基板表面に形成された多層反射層と、前記多層反射層の上に形成された吸収層と、を有し、前記吸収層には転写回路パターンが形成された反射型マスクにおいて、前記回路パターン領域の外側に形成され、且つ多層反射層の各界面により発生する反射強度を抑制する遮光枠を有し、当該遮光枠に対応する領域に位置する前記吸収層の光学的性質が、前記転写回路パターン領域に対応する領域に位置する前記吸収層と同等であることを特徴とする。
【００１５】
第２の態様は、第１の態様に係る反射型マスクブランクを製造する反射型マスクブランクの製造方法において、多層反射層の少なくとも成膜以降に、遮光枠となる領域に予め電子線を照射することによって、前記多層反射層内部のミキシング層を形成することを特徴とする。
【００１６】
第３の態様は、第２の態様に係る反射型マスクブランクの製造方法において、前記多層反射層の遮光枠領域への電子線による加熱処理温度は、少なくとも１５０度以上であることを特徴とする。
【００１７】
第４の態様は、第２の態様に係る反射型マスクブランクの製造方法において、前記多層反射層内部のミキシング層を形成する電子線照射は、加速電圧が少なくとも２０ｋＶ以上であることを特徴とする。
【００１８】
第５の態様は、第２の態様に係る反射型マスクブランクの製造方法において、前記多層反射層内部のミキシング層を形成する電子線照射は、ドーズ量が少なくとも１０μＣ／ｃｍ２以上であることを特徴とする。
【００１９】
第６の態様に係る反射型マスクは、基板と、前記基板表面に形成された前記多層反射層と、前記多層反射層の上に形成された吸収層と、を有し、前記吸収層に形成された回路パターンの領域の外側に極端紫外光の反射率の低い遮光枠を有することを特徴とする。
【００２０】
第７の態様は、第６の態様に係る反射型マスクを製造する反射型マスクの製造方法において、基板のマスク作製工程中あるいは工程後に、遮光枠となる領域に電子線を照射することによって、前記多層反射層内部のミキシング層を形成することを特徴とする。
【発明の効果】
【００２１】
本発明は、多層反射層のミキシング工程に電子線描画装置を使用することにより、既存のマスク製造ラインを使用することができるため、新たな装置導入の負担がない。また、遮光枠の反射率を低下させる別な方法として、多層反射層をエッチングする工程が提案されているが、本発明ではそのような後工程は不要である。以上より、本発明はマスクの欠陥品質を低下することなく、多層反射層から発生する反射光の強度を抑制し、遮光性の高い遮光枠を形成することができる。この反射型マスクを使用することによって、高い精度で転写パターンを形成できるという効果を奏する。
【図面の簡単な説明】
【００２２】
【図１】本発明の反射型マスクブランクの構造の概略断面図である。
【図２】本発明の反射型マスクブランクの概略図である。
【図３】本発明の反射型マスクの構造の概略断面図である。
【図４】本発明の反射型マスクの概略図である。
【図５】本発明の実施例１に係る反射型マスクブランクの作製工程を示す図である。
【図６】本発明の実施例１に係る反射型マスクブランクのＥＵＶ反射率（％）を示す図である。
【図７】本発明の実施例２に係る反射型マスクブランクのＥＵＶ反射率（％）を示す図である。
【図８】本発明の実施例３に係る反射型マスクの作製工程を示す図である。
【発明を実施するための形態】
【００２３】
（本発明の反射型マスクブランクの構成）
以下、本発明に係る実施形態について、図面を参照しながら説明する。
【００２４】
まず、本発明の反射型マスクブランクの構成について説明する。図１（ａ）〜（ｄ）は、本発明の反射型マスクブランク１００、２００、３００、４００の断面を示している。即ち、本発明のブランクの構成は、１００、２００、３００、４００のいずれを用いてもよい。図２は、図１（ａ）〜（ｄ）の本発明の反射型マスクブランク１００、２００、３００、４００を上面から見た図である。
【００２５】
図１（ａ）に示す反射型マスクブランク１００は、基板１１の表面に、多層反射層２１、吸収層５１が順次形成されている。図１（ｂ）に示す反射型マスクブランク２００は基板１１の表面に、多層反射層２１、吸収層５１が順次形成されていると共に、基板１１の裏面に導電膜７１が形成された構造となっている。つまり、図１（ｂ）の反射型マスクブランク２００は、図１（ａ）の反射型マスクブランク１００の基板１１の裏面に導電膜７１が形成されている。図１（ｃ）の反射型マスクブランク３００は、基板１１の表面に多層反射層２１、緩衝層４１、吸収層５１が順次形成されている。図１（ｄ）の反射型マスクブランク４００は、図１（ｃ）の反射型マスクブランク３００の基板１１の裏面に導電膜７１が形成された構造となっている。遮光枠となる領域の多層反射層２１には、ＥＵＶ光の反射率が低くなるように処理されたミキシング層領域２１ａを有する。
【００２６】
（本発明の反射型マスクブランクの構成の詳細）
次に、反射型マスクブランクの構成（多層反射層、緩衝層、吸収層、裏面導電膜）について説明する。これらの膜はいずれもスパッタリング法により形成する。
【００２７】
（本発明の反射型マスクブランクの構成の詳細：多層反射層）
図１（ａ）、（ｂ）の多層反射層２１は、１３．５ｎｍ近傍のＥＵＶ光に対して６０％程度の反射率を達成できるように設計されており、モリブデン（Ｍｏ）とシリコン（Ｓｉ）が交互に４０〜５０ペア積層した積層膜で、さらに最上層はルテニウム（Ｒｕ）で構成されている。Ｒｕ層の下に隣接する層はＳｉ層である。この場合、Ｍｏ一層とＳｉ一層を交互に積層したものを一対（１ペア）とする。ＭｏやＳｉが使われている理由は、ＥＵＶ光に対する吸収（消衰係数）が小さく、且つＭｏとＳｉのＥＵＶ光での屈折率差が大きいために、ＭｏとＳｉの界面での反射率を高く出来るためである。多層反射層の最上層のＲｕは、吸収層の加工におけるストッパーやマスク洗浄時の薬液に対する保護層としての役割を果たしている。
【００２８】
或いは、多層反射層を構成する材料は、ＥＵＶ光の反射率特性の良いモリブデン（Ｍｏ）とベリリウム（Ｂｅ）を用いても良い。
【００２９】
図１（ｃ）、（ｄ）の多層反射層２１は、１３．５ｎｍ近傍のＥＵＶ光に対して６０％程度の反射率を達成できるように設計されており、ＭｏとＳｉが交互に４０〜５０ペア積層した積層膜で、最上層はＳｉ層で構成されている。この場合の多層反射層の最上層のＳｉも、上述したＲｕと同様の役割を果たす。
【００３０】
（本発明の反射型マスクブランクの構成の詳細：緩衝層）
図１（ｃ）、（ｄ）の緩衝層４１は、吸収層５１のエッチングやパターン修正時に、緩衝層の下に隣接する多層反射層２１の最上層であるＳｉ層を保護するために設けられており、クロム（Ｃｒ）の窒素化合物（ＣｒＮ）で構成されている。
【００３１】
（本発明の反射型マスクブランクの構成の詳細：吸収層）
図１（ａ）〜（ｄ）の吸収層５１は、１３．５ｎｍ近傍のＥＵＶに対して吸収率の高いタンタル（Ｔａ）の窒素化合物（ＴａＮ）で構成されている。他の材料として、タンタルホウ素窒化物（ＴａＢＮ）、タンタルシリコン（ＴａＳｉ）、タンタル（Ｔａ）や、それらの酸化物（ＴａＢＯＮ、ＴａＳｉＯ、ＴａＯ）でも良い。
【００３２】
図１（ａ）〜（ｄ）の吸収層５１は、上層に波長１９０〜２６０ｎｍの紫外光に対して反射防止機能を有する低反射層を設けた２層構造から成る吸収層であっても良い。低反射層は、マスクの欠陥検査機の検査波長に対して、コントラストを高くし、検査性を向上させるためのものである。
【００３３】
（本発明の反射型マスクブランクの構成の詳細：裏面導電膜）
図１（ｂ）及び図１（ｄ）の導電膜７１は、一般にはＣｒＮで構成されているが、導電性があれば良いので、金属材料からなる材料であれば良い。
【００３４】
（本発明の反射型マスクの説明）
本発明の反射型マスクの構成を説明する。
【００３５】
前記図１（ａ）の反射型マスクブランク１００から作製した反射型マスク１０１を図３（ａ）に示す。前記図１（ｂ）の反射型マスクブランク２００から作製した反射型マスク２０１を図３（ｂ）に示す。前記図１（ｃ）の反射型マスクブランク３００から作製した反射型マスク３０１を図３（ｃ）に示す。前記図１（ｄ）の反射型マスクブランク４００から作製した反射型マスク４０１を図３（ｄ）に示す。いずれも、多層反射層２１の上部の吸収層５１及び緩衝層４１がある場合は緩衝層４１を掘り込むことによって、回路パターン領域８５を有する反射型マスクが形成される。また、図４は、図３（ａ）〜（ｄ）の本発明の反射型マスク１０１、２０１、３０１、４０１を上面からみた図である。通常の吸収層領域（非遮光枠領域）８０と遮光枠領域９０と回路パターン領域８５から構成されている。
【００３６】
このようにして、ＥＵＶ光に対する反射率が吸収層領域よりも充分に小さい遮光枠領域を有する反射型マスクを得る。
【００３７】
（本発明のマスクブランクからマスクを製造する方法）
次に、反射型マスク及び反射型マスクの製造方法について説明する。
【００３８】
図１に示す反射型マスクブランク１００もしくは２００を用意し、電子線リソグラフィによりレジストパターンを形成後、フルオロカーボンプラズマもしくは塩素プラズマ、必要な場合はその両方のプラズマより吸収層５１をエッチングし、レジスト剥離洗浄することで、吸収層５１に回路パターン領域８５が形成された、図３に示す反射型マスク１０１もしくは２０１を得る。
【００３９】
あるいは、図１に示す反射型マスクブランク３００もしくは４００を用意し、電子線リソグラフィによりレジストパターンを形成後、フルオロカーボンプラズマもしくは塩素プラズマ、必要な場合はその両方のプラズマより吸収層５１をエッチングし、次いで塩素プラズマにより緩衝層４１をエッチングし、レジスト剥離洗浄することで、吸収層５１および緩衝層４１に回路パターン領域８５が形成された、図３に示す反射型マスク３０１もしくは４０１を得る。
【００４０】
このようにして、ＥＵＶ光に対する反射率が吸収層領域よりも充分に小さい遮光枠領域を有する反射型マスクを得る。
【００４１】
本発明の遮光枠となるミキシング層の製造方法について説明する。
【００４２】
電子線を一定の時間、連続的に照射して熱エネルギーを蓄積させることで、遮光枠となる多層反射層の領域を局所的に加熱して、ＭｏとＳｉの材料のミキシング層（拡散層）を形成させることができる。これによってミキシング層のＥＵＶ光の反射率は、ミキシングさせる前の多層反射層に比べて反射率が急激に低下する。
【００４３】
多層反射層のミキシングを発生させるには、１５０℃の温度で少なくとも６０分以上、あるいは６００℃の温度で少なくとも１分以上の加熱が必要である。定性的には高温になるほど、加熱処理は短時間で済む。我々の実験によれば、加熱温度１５０℃の場合は６０分の処理で、６００度の場合は１分で、反射率が概ね４分の１に低下する。４分の１以下にすれば、実際のＥＵＶ露光において、隣接するチップの重なり合う部分（多重露光部）の感光は充分に防げる。何故なら、本発明のブランクの構成は、遮光枠となる多層反射層領域の上層に、吸収層を残しているからである。
【００４４】
照射する電子線は、典型的には加速電圧１ｋＶ以上を利用する。
【００４５】
電子線照射で被照射物が蓄積するエネルギーは、電子線の加速電圧（Ｖ）×電流密度（Ａ／ｃｍ２）×照射時間（ｓｅｃ）の積で表される。ここで、電流密度×照射時間＝ドーズ量（μＣ／ｃｍ２）であるため、加速電圧とドーズ量が電子線のエネルギーを決定することになる。
【００４６】
電子線が高エネルギーである程、すなわち、加速電圧が高くドーズ量が大きいほど、被照射物は高温で加熱される。そこで、本発明のミキシング工程を効率的に行うには、電子線の入射条件はできる限り高い加速電圧と大きいドーズ量であることが好ましい。例えば、加速電圧が５０ｋＶの場合には、ドーズ量は少なくとも４０μＣ／ｃｍ２の照射条件であればよく、多層反射層にミキシング層を十分に形成できる。これよりも加速電圧が低い場合には、ドーズ量を上げる必要がある。
【００４７】
次に、多層反射層のミキシング工程を行うタイミングについて説明する。  
反射型マスクブランクに対してミキシング工程を施す場合、少なくとも多層反射層が形成された後であれば良く、多層反射層、緩衝層、吸収層、裏面導電膜の有無には限定されない。
【００４８】
反射型マスクに対してミキシング工程を施す場合には、少なくともレジスト膜が形成されていない状態でミキシング工程の処理を行う。なぜなら、レジスト膜が形成された工程で、ミキシング工程を目的とした電子線照射を行うと、レジストヒーティングの影響によって、回路パターン領域のＣＤ寸法の変動や、描画機への汚染の懸念があるためである。
【００４９】
以上により、ＥＵＶ光に対する反射率が吸収層領域よりも充分に小さい遮光枠領域を有する反射型マスクブランクと反射型マスクを得る。
【実施例１】
【００５０】
以下、本発明の反射型マスクブランクの製造方法の実施例を説明する。図５（ａ）に本実施例で用意した低熱膨張ガラス基板１１１を示す。次いで、波長１３．５ｎｍのＥＵＶ光に対して反射率が６４％程度となるように設計されたＭｏとＳｉの４０ペアの積層及び最上層にＲｕをもつ多層反射層１２１とＴａＮからなる吸収層１５１をスパッタリング装置により順次形成し、反射型マスクブランクを作製した（図５（ｂ）、(ｃ)）。このとき、吸収層１５１の膜厚は５０ｎｍとした。上記遮光枠となる領域の多層反射層１２１は、ＥＵＶ光の反射率が低くなるように処理されたミキシング層領域１２１ａを有する。
【００５１】
次いで、前記反射型マスクブランクに対して、ホットプレートにより温度と処理時間を振った加熱テストを行い、処理後のＥＵＶ光の反射率を測定したところ、温度と処理時間に対して、反射率の低下が確認できた。図６に結果を示す。
【００５２】
まず、温度１５０℃、時間１０分の加熱処理条件１では、反射率は１．７％であった。
【００５３】
一方、温度を３００℃に上げた場合、時間１０分の加熱処理条件にて反射率は０．４％となり、加熱処理条件１に比べて１／４に低下した。また、時間を６０分に長くした場合は、温度１５０℃の加熱処理条件で反射率が０．４％となった。
【００５４】
このようにして、温度と時間を適宜設定することで、反射率が１／４以下に低下する。その結果、実際のＥＵＶ露光において、隣接するチップの重なり合う部分（多重露光部）の感光は十分に防ぐことができる。
【実施例２】
【００５５】
実施例１と同様に反射型マスクブランクを作製し、加速電圧とドーズ量を振った電子線照射テストを行い、そのＥＵＶ光の反射率を測定したところ、加速電圧とドーズ量に対して、反射率の低下が確認できた。結果を図７に示す。
【００５６】
まず、加速電圧２０ｋＶの場合、ドーズ量１０μＣ／ｃｍ２の照射条件１では、反射率は、１．８％であった。この加速電圧から、さらにドーズ量を１００μＣ／ｃｍ２に上げることによって、反射率は０．４％に低下した。また、加速電圧５０ｋＶの場合には、ドーズ量４０μＣ／ｃｍ２の照射条件で、反射率が０．４％に低下した。さらに、加速電圧１００ｋＶの場合には、ドーズ量１０μＣ／ｃｍ２の照射条件で、反射率が０．４％に低下した。このように、加速電圧が高い程、反射率が低下するために必要とするドーズ量は少なくてすむ。あるいは、加速電圧を固定している場合、ドーズ量を適宜上げることによって、前記の加熱テストと同様に、反射率を１／４以下に低下することができる。
【実施例３】
【００５７】
実施例２の結果から、加速電圧５０ｋＶ、ドーズ量４０μＣ／ｃｍ２の電子線照射条件にて作製した遮光枠を有する反射型マスクを作製し、露光テストを実施した。
【００５８】
まず、図８にその作製工程を示す。反射型マスクブランク１００に電子線リソグラフィとドライエッチング、レジスト剥離洗浄を行い、吸収層１５１に回路パターン１８５を形成し、本発明の遮光枠（チップ外周部を取り囲むように幅２ｍｍの帯状に配置）を有する反射型マスク１０１を作製した。電子線リソグラフィには、化学増幅型ポジレジストＦＥＰ１７１（富士フイルムエレクトニクスマテリアルズ製）を用いて、レジスト層１６１を形成する。レジスト層形成には、公知の塗布方法を使用することができる。均一に塗布するためにスピンコーターを使用することが望ましい。
【００５９】
次に、描画機ＪＢＸ９０００（日本電子製）によってドーズ１５μＣ／ｃｍ２描画した後に、ＴＭＡＨ（水酸化テトラメチルアンモニウム）２．３８％現像液によりレジストパターン１８４を形成した（図８（ｃ））。吸収層１５１のエッチングにはＣｌ２の誘導結合型プラズマを適用した。
【００６０】
作製した反射型マスク１０１を用いて１３．５ｎｍのＥＵＶを光源とした露光を行い、半導体基板上に隣接した４つのチップを転写した。隣接したチップにおいて、作製した反射型マスク上の遮光枠に相当する領域の一部は重なっていたにもかかわらず、半導体基板上の当該領域におけるレジストの感光は確認されなかった。
【符号の説明】
【００６１】
１１…基板、２１…多層反射層、２１ａ…多層反射層のミキシング層領域、４１…緩衝層、５１…吸収層、７１…裏面導電膜、８０…吸収層領域、８５…回路パターン領域
９０…遮光枠領域、１００、２００、３００、４００…本発明の反射型マスクブランク、１０１、２０１、３０１、４０１…本発明の反射型マスク、１１１…実施例１の低熱膨張基板、１２１…実施例１の多層反射層、１２１ａ…実施例１の多層反射層のミキシング層領域、１５１…実施例１の吸収層、１６１…実施例３の回路パターン形成のためのレジスト、１８４…実施例３の回路パターン形成のためのレジストパターン、１８５…実施例３の吸収枠の回路パターン。
【図１】
0005790073.tif 000002
【図２】
0005790073.tif 000003
【図３】
0005790073.tif 000004
【図４】
0005790073.tif 000005
【図５】
0005790073.tif 000006
【図６】
0005790073.tif 000007
【図７】
0005790073.tif 000008
【図８】
0005790073.tif 000009