(57)【特許請求の範囲】
【請求項１】
樹脂基板上に、少なくともゲート電極、ゲート絶縁膜、Ｉｎ，Ｇａ，Ｚｎのうち少なくとも一つを含んだ酸化物半導体を主に含有する活性層、ソース電極、及びドレイン電極を有する電界効果型トランジスタであって、
前記ゲート絶縁膜と同一又は別個とされ、且つ、前記ゲート電極、ソース電極及びドレイン電極とは異なる熱拡散層を有し、
前記樹脂基板の熱伝導率をＮｓｕｂ（Ｗ／ｍＫ）とし、前記熱拡散層の熱伝導率をＮｋａｋｕ（Ｗ／ｍＫ）とし、前記熱拡散層の膜厚をＴ（ｍｍ）とし、前記熱拡散層の平面開口率をＲ（０≦Ｒ≦１）とし、Ｓ＝Ｔ×Ｒとしたとき、
前記樹脂基板の熱伝導率Ｎｓｕｂが、Ｎｓｕｂ＜１．８の条件を満たし、
前記熱拡散層の熱伝導率Ｎｋａｋｕが、Ｎｋａｋｕ＞３．０×Ｓ^(−０．９７×ｅ^(−１．２×Ｎｓｕｂ））且つＮｋａｋｕ≧Ｎｓｕｂの条件を満たす、
電界効果型トランジスタ。
【請求項２】
樹脂基板上に、少なくともゲート電極、ゲート絶縁膜、Ｉｎ，Ｇａ，Ｚｎのうち少なくとも一つを含んだ酸化物半導体を主に含有する活性層、ソース電極、及びドレイン電極を有する電界効果型トランジスタであって、
前記ゲート絶縁膜と同一又は別個とされ、且つ、前記ゲート電極、ソース電極及びドレイン電極とは異なる熱拡散層を有し、
前記樹脂基板の熱伝導率をＮｓｕｂ（Ｗ／ｍＫ）とし、前記熱拡散層の熱伝導率をＮｋａｋｕ（Ｗ／ｍＫ）とし、前記熱拡散層の膜厚をＴ（ｍｍ）とし、前記熱拡散層の平面開口率をＲ（０≦Ｒ≦１）とし、Ｓ＝Ｔ×Ｒとしたとき、
前記樹脂基板の熱伝導率Ｎｓｕｂが、Ｎｓｕｂ＜０．５６の条件を満たし、
前記熱拡散層の熱伝導率Ｎｋａｋｕが、Ｎｋａｋｕ＞０．４×Ｓ^(−１．２×ｅ^(−３．５×Ｎｓｕｂ)）及びＮｋａｋｕ≧Ｎｓｕｂの条件を満たす、
電界効果型トランジスタ。
【請求項３】
前記活性層と前記熱拡散層の間に１μｍ以下の薄膜が少なくとも１層以上存在する、
請求項１又は請求項２に記載の電界効果型トランジスタ。
【請求項４】
前記熱拡散層が、Ａｌ，Ｇａの少なくとも一つを含む窒化膜である、
請求項３に記載の電界効果型トランジスタ。
【請求項５】
前記熱拡散層の透過率が、波長域４００ｎｍ以上７００ｎｍ以下の光において７０％以上である、
請求項４に記載の電界効果型トランジスタ。
【請求項６】
請求項１〜請求項５のいずれか１項に記載の電界効果型トランジスタを備えた表示装置。
【請求項７】
請求項１〜請求項５のいずれか１項に記載の電界効果型トランジスタを備えたセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタに関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ用集積回路の単位素子、高周波信号増幅素子、液晶などの表示素子駆動用素子として広く用いられており、特に薄膜化したものは薄膜トランジスタ（TFT：Thin Film Transistor）と呼ばれている。そして、フラットパネルディスプレイにおいては、大面積で形成可能なアモルファスシリコンからなる活性層を有したシリコン系ＴＦＴが用いられている。
【０００３】
近年、このアモルファスシリコンの代わりに、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（ＩＧＺＯ系）の酸化物半導体を活性層（チャネル層）に用いたＴＦＴの開発が活発に行われている。酸化物半導体は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることからプラスチック板やフィルム等の基板上にフレキシブルで透明なＴＦＴを形成することが可能である。
【０００４】
ところで、このような電界効果型トランジスタにおいて、高電圧印加時（駆動時）に大電流が流れることによりジュール熱が発生し、活性層が局所的に温度上昇することがある。このように駆動時に生じる発熱は、駆動劣化（信頼性の低下）を引き起こす一因となっている。
【０００５】
そこで、特許文献１には、駆動時に生じる発熱が蓄熱することを防止するため、薄膜トランジスタの活性層の上層または下層、或いは上下層に放熱層としてガラス基板よりも熱伝導率の高い膜を形成することが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１３１５８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では、基板の熱伝導率と放熱層の熱伝導率との具体的な関係については一切言及しておらず、ガラス基板よりも熱伝導率の高い膜が、放熱層としての役割を十分に果たしているか否か不明である。
【０００８】
ここで、活性層としてＩＧＺＯ系の酸化物半導体を用いた場合、発熱時の温度が１００℃以上になると基板や活性層、絶縁膜、電極内に存在する微量の水分に影響を与え、所謂ＴＦＴ特性を変化させてしまう。また、発熱時の温度が３００℃以上になると活性層内に存在する酸素が変化し、ＴＦＴ特性を変化させてしまう。
また、樹脂基板を用いたフレキシブルデバイスの作製においては、基板の熱伝導率がより低くなるため蓄熱し易くなり発熱による駆動劣化がより顕著になると予想される。また、このような発熱の効果は、耐熱性の低い樹脂基板では、蓄熱による基板の寸法変化等を引き起こす原因となることが考えられる。
【０００９】
しかしながら、特許文献１では、上記の点についても、一切言及していない。
【００１０】
本発明は上記事実に鑑みてなされたものであり、駆動時の発熱温度を低下させた電界効果型トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１１】
＜１＞樹脂基板上に、少なくともゲート電極、ゲート絶縁膜、Ｉｎ，Ｇａ，Ｚｎのうち少なくとも一つを含んだ酸化物半導体を主に含有する活性層、ソース電極、及びドレイン電極を有する電界効果型トランジスタであって、前記ゲート絶縁膜と同一又は別個とされ、且つ、前記ゲート電極、ソース電極及びドレイン電極とは異なる熱拡散層を有し、前記樹脂基板の熱伝導率をＮｓｕｂ（Ｗ／ｍＫ）とし、前記熱拡散層の熱伝導率をＮｋａｋｕ（Ｗ／ｍＫ）とし、前記熱拡散層の膜厚をＴ（ｍｍ）とし、前記熱拡散層の平面開口率をＲ（０≦Ｒ≦１）とし、Ｓ＝Ｔ×Ｒとしたとき、前記樹脂基板の熱伝導率Ｎｓｕｂが、Ｎｓｕｂ＜１．８の条件を満たし、前記熱拡散層の熱伝導率Ｎｋａｋｕが、Ｎｋａｋｕ＞３．０×Ｓ^(−０．９７×ｅ^(−１．２×Ｎｓｕｂ））且つＮｋａｋｕ≧Ｎｓｕｂの条件を満たす、電界効果型トランジスタ。
＜２＞樹脂基板上に、少なくともゲート電極、ゲート絶縁膜、Ｉｎ，Ｇａ，Ｚｎのうち少なくとも一つを含んだ酸化物半導体を主に含有する活性層、ソース電極、及びドレイン電極を有する電界効果型トランジスタであって、前記ゲート絶縁膜と同一又は別個とされ、且つ、前記ゲート電極、ソース電極及びドレイン電極とは異なる熱拡散層を有し、前記樹脂基板の熱伝導率をＮｓｕｂ（Ｗ／ｍＫ）とし、前記熱拡散層の熱伝導率をＮｋａｋｕ（Ｗ／ｍＫ）とし、前記熱拡散層の膜厚をＴ（ｍｍ）とし、前記熱拡散層の平面開口率をＲ（０≦Ｒ≦１）とし、Ｓ＝Ｔ×Ｒとしたとき、前記樹脂基板の熱伝導率Ｎｓｕｂが、Ｎｓｕｂ＜０．５６の条件を満たし、前記熱拡散層の熱伝導率Ｎｋａｋｕが、Ｎｋａｋｕ＞０．４×Ｓ^(−１．２×ｅ^(−３．５×Ｎｓｕｂ)）及びＮｋａｋｕ≧Ｎｓｕｂの条件を満たす、電界効果型トランジスタ。
＜３＞前記活性層と前記熱拡散層の間に１μｍ以下の薄膜が少なくとも１層以上存在する、＜１＞又は＜２＞に記載の電界効果型トランジスタ。
＜４＞前記熱拡散層が、Ａｌ，Ｇａの少なくとも一つを含む窒化膜である、＜３＞に記載の電界効果型トランジスタ。
＜５＞前記熱拡散層の透過率が、波長域４００ｎｍ以上７００ｎｍ以下の光において７０％以上である、＜４＞に記載の電界効果型トランジスタ。
＜６＞＜１＞〜＜５＞のいずれか１つに記載の電界効果型トランジスタを備えた表示装置。
＜７＞＜１＞〜＜５＞のいずれか１つに記載の電界効果型トランジスタを備えたセンサ。
なお、上記「ｅ」は、自然対数を意味し、「＾」は、累乗を意味するものとする。
【発明の効果】
【００１２】
本発明によれば、駆動時の発熱温度を低下させた電界効果型トランジスタを提供することができる。
【図面の簡単な説明】
【００１３】
【図１】図１（Ａ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｂ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｃ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｄ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。
【図２】図２（Ａ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図２（Ｂ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図２（Ｃ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図２（Ｄ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。
【図３】図３（Ａ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図３（Ｂ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図３（Ｃ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図３（Ｄ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。
【図４】図４は、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図である。
【図５】図５は、図４に示す液晶表示装置の電気配線の概略構成図である。
【図６】図６は、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図である。
【図７】図７は、図６に示す電気光学装置の電気配線の概略構成図である。
【図８】図８は、本発明のセンサの一実施形態であるＸ線センサについて、その一部分の概略断面図である。
【図９】図９は、図８に示すセンサの電気配線の概略構成図である。
【図１０】図１０は、素子駆動時の温度マップ（基板温度５０℃）を測定した結果を示す図であり、（Ａ）はガラス基板の場合の温度マップを示し、（Ｂ）はシリコン基板の場合の温度マップを示している。
【図１１】ゲート電圧ＶｇをＶｇ＝２０Ｖに固定し、Ｓ−Ｄ間への印加電界Ｅを変数として、発熱温度をプロットした図である。
【図１２】図１２は、Ｖｄｓ＝１Ｖの場合のＩｄ及びＩｇとＶｇの関係をプロットした図である。
【図１３】図１３は、Ｖｄｓ＝２５Ｖの場合のＩｄ及びＩｇとＶｇの関係をプロットした図である。
【図１４】図１４は、素子サイズは、Ｌ／Ｗ＝５／１００(μm/μm)素子にて、駆動条件がＶｄｓ＝Ｖｇ＝２０Ｖの場合の駆動時間と閾値シフトΔＶｔｈとの関係を示す図である。
【図１５】図１５は、シミュレーションで用いた構造体を示す図であって、（Ａ）は構造体の斜視図であり、（Ｂ）は構造体の断面図である。
【図１６】図１６は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝０．１とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図１７】図１７は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝０．１８とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図１８】図１８は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝０．３２とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図１９】図１９は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝０．５６とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図２０】図２０は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝０．１とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図２１】図２１は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝１．０とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図２２】図２２は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝１．８とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図２３】図２３は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝３．２とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図２４】図２４は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝３２とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図２５】図２５は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝１００とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図２６】図２６は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝３２０とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図２７】図２７は、シミュレーションの結果を示す図であり、Ｎｓｕｂ＝１０００とし、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。
【図２８】図２８は、図１６〜図２７に示したグラフに基づき、Ｔｍａｘが３００℃となる各Ｎｓｕｂ毎のＮｋａｋｕとＴの関係をプロットした図である。
【図２９】図２９は、図１６〜図２７に示したグラフに基づき、Ｔｍａｘが１００℃となる各Ｎｓｕｂ毎のＮｋａｋｕとＴの関係をプロットした図である。
【図３０】図３０は、最大発熱温度Ｔｍａｘが３００℃となるＮｓｕｂとパラメータＡとの関係を示す図である。
【図３１】図３１は、最大発熱温度Ｔｍａｘが１００℃となるＮｓｕｂとパラメータＡとの関係を示す図である。
【発明を実施するための形態】
【００１４】
以下、添付の図面を参照しながら、本発明の実施形態に係る電界効果型トランジスタ、表示装置、センサについて具体的に説明する。なお、図中、同一又は対応する機能を有する部材（構成要素）には同じ符号を付して適宜説明を省略する。
【００１５】
１．電界効果型トランジスタ
本発明の実施形態に係る電界効果型トランジスタについて、ＴＦＴを一例に挙げて具体的に説明する。
【００１６】
＜ＴＦＴの概略構成＞
本発明の実施形態に係るＴＦＴは、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。そして、本発明の実施形態に係るＴＦＴではさらに、ゲート絶縁膜と同一又は別個とされ、且つ、ゲート電極、ソース電極及びドレイン電極とは異なる熱拡散層を有している。
【００１７】
ＴＦＴの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造（ボトムゲート型とも呼ばれる）及びスタガ構造（トップゲート型とも呼ばれる）のいずれの態様であってもよい。また、活性層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
なお、トップゲート型とは、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
【００１８】
図１（Ａ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ａ）に示すＴＦＴ１０Ａでは、基板１２の一方の主面上に本発明の実施形態に係る熱拡散層１４と、活性層１６とが、順に積層されている。そして、この活性層１６上にソース電極１８及びドレイン電極２０が互いに離間して設置され、更にこれらの上にゲート絶縁膜２２と、ゲート電極２４とが順に積層されている。
【００１９】
図１（Ｂ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｂ）に示すＴＦＴ１０Ｂでは、基板１２の一方の主面上に本発明の実施形態に係る熱拡散層１４が積層され、この熱拡散層１４上にソース電極１８及びドレイン電極２０が互いに離間して設置されている。そして、活性層１６と、ゲート絶縁膜２２と、ゲート電極２４と、が順に積層されている。
【００２０】
図１（Ｃ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｃ）に示すＴＦＴ１０Ｃでは、基板１２の一方の主面上にゲート電極２４と、ゲート絶縁膜２２と、活性層１６と、が順に積層されている。そして、この活性層１６の表面上にソース電極１８及びドレイン電極２０が互いに離間して設置され、ソース電極１８やドレイン電極、活性層１６上に本発明の実施形態に係る熱拡散層１４が積層されている。
【００２１】
図１（Ｄ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｄ）に示すＴＦＴ１０Ｄでは、基板１２の一方の主面上にゲート電極２４と、ゲート絶縁膜２２と、が順に積層されている。そして、このゲート絶縁膜２２の表面上にソース電極１８及びドレイン電極２０が互いに離間して設置され、更にこれらの上に、活性層１６と、本発明の実施形態に係る熱拡散層１４と、が順に積層されている。
【００２２】
なお、本実施形態に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。
熱拡散層１４の配置は、図１（Ａ）〜（Ｄ）に示すように、活性層１６の発熱を拡散するという観点から活性層１６の直下又は直上であることが好ましく、ＴＦＴの特性に影響を与えてしまうことから、活性層とゲート絶縁膜の界面と反対側に設置されることがより好ましいが、特に限定されることはなく、基板１２のゲート電極２４側とは反対側の面に配置してもよく、また、活性層１６を挟んで上下両方に配置してもよい。また、活性層１６と熱拡散層１４の間に１μｍ以下の薄膜をすくなくとも１層以上配置するようにしてもよい。例えば、ボトムゲート型酸化物ＴＦＴ１０Ｃ,１０Ｄにおいては、活性層１６の上部に配置される不図示の保護層が駆動安定化に重要であるため、熱拡散層１４は保護層とは別個として保護層の上に配置することが好ましい。また、ボトムゲート型酸化物ＴＦＴ１０Ｃ,１０Ｄにおいて、ゲート電極２４と基板１２との間に、熱拡散層１４を配置することもできる。
また、熱拡散層１４をゲート電極２４やゲート絶縁膜２２等の構成とは別個に配置せず、ゲート絶縁膜２２自体に熱拡散層１４の機能を持たせることもできる。また、不図示の層間絶縁膜や絶縁膜自体に熱拡散層１４の機能を持たせることもできる。
【００２３】
以下、活性層１６と熱拡散層１４の間に１μｍ以下の薄膜を活性層１６の下方に１層配置する場合の一例を挙げる。
図２（Ａ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図２（Ａ）に示すＴＦＴ１０Ｅでは、基板１２の一方の主面上に本発明の実施形態に係る熱拡散層１４と、絶縁層２６と、活性層１６とが、順に積層されている。そして、この活性層１６上にソース電極１８及びドレイン電極２０が互いに離間して設置され、更にこれらの上にゲート絶縁膜２２と、ゲート電極２４とが順に積層されている。
【００２４】
図２（Ｂ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図２（Ｂ）に示すＴＦＴ１０Ｆでは、基板１２の一方の主面上に本発明の実施形態に係る熱拡散層１４と、絶縁層２６とが順に積層され、この絶縁層２６上にソース電極１８及びドレイン電極２０が互いに離間して設置されている。そして、活性層１６と、ゲート絶縁膜２２と、ゲート電極２４と、が順に積層されている。
【００２５】
図２（Ｃ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図２（Ｃ）に示すＴＦＴ１０Ｇでは、基板１２の一方の主面上に本発明の実施形態に係る熱拡散層１４と、ゲート電極２４と、ゲート絶縁膜２２と、活性層１６と、が順に積層されている。そして、この活性層１６の表面上にソース電極１８及びドレイン電極２０が互いに離間して設置されている。
【００２６】
図２（Ｄ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図２（Ｄ）に示すＴＦＴ１０Ｈでは、基板１２の一方の主面上に本発明の実施形態に係る熱拡散層１４と、ゲート電極２４と、ゲート絶縁膜２２と、が順に積層されている。そして、このゲート絶縁膜２２の表面上にソース電極１８及びドレイン電極２０が互いに離間して設置され、更にこれらの上に、活性層１６が積層されている。
【００２７】
次に、活性層１６と熱拡散層１４の間に１μｍ以下の薄膜を活性層１６の上方に１層配置する場合の一例を挙げる。
図３（Ａ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図３（Ａ）に示すＴＦＴ１０Ｉでは、基板１２の一方の主面上に活性層１６が積層されている。そして、この活性層１６上にソース電極１８及びドレイン電極２０が互いに離間して設置され、更にこれらの上にゲート絶縁膜２２と、ゲート電極２４と、本発明の実施形態に係る熱拡散層１４と、が順に積層されている。
【００２８】
図３（Ｂ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図３（Ｂ）に示すＴＦＴ１０Ｊでは、基板１２の一方の主面上にソース電極１８及びドレイン電極２０が互いに離間して設置されている。そして、活性層１６と、ゲート絶縁膜２２と、ゲート電極２４と、本発明の実施形態に係る熱拡散層１４と、が順に積層されている。
【００２９】
図３（Ｃ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図３（Ｃ）に示すＴＦＴ１０Ｋでは、基板１２の一方の主面上にゲート電極２４と、ゲート絶縁膜２２と、活性層１６と、が順に積層されている。そして、この活性層１６の表面上にソース電極１８及びドレイン電極２０が互いに離間して設置されている。そして、ソース電極１８及びドレイン電極２０の間で活性層１６上には保護膜２８が積層され、保護膜２８やソース電極１８、ドレイン電極２０上には本発明の実施形態に係る熱拡散層１４が積層されている。なお、ボトムゲート構造の場合には、ＴＦＴの安定性のためにバックチャネルの保護が重要と考え、保護膜２８を積層している。
【００３０】
図３（Ｄ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図３（Ｄ）に示すＴＦＴ１０Ｌでは、基板１２の一方の主面上にゲート電極２４と、ゲート絶縁膜２２と、が順に積層されている。そして、このゲート絶縁膜２２の表面上にソース電極１８及びドレイン電極２０が互いに離間して設置され、更にこれらの上に、活性層１６が積層されている。活性層１６の周囲は保護膜２８で覆われており、保護膜２８の周囲はさらに、本発明の実施形態に係る熱拡散層１４で覆われている。なお、ボトムゲート構造の場合には、ＴＦＴの安定性のためにバックチャネルの保護が重要と考え、活性層１６を保護膜２８で覆っている。
【００３１】
以下、各構成要素について詳述する。なお、代表例として図１（Ａ）に示すトップゲート構造でトップコンタクト型のＴＦＴ１０Ａを製造する場合について具体的に説明するが、本発明は他の形態のＴＦＴを製造する場合についても同様に適用することができる。
【００３２】
＜ＴＦＴの詳細構成＞
−基板−
まず、ＴＦＴ１０Ａを形成するための基板１２を用意する。基板１２の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することが出来る。基板１２の構造は単層構造であってもよいし、積層構造であってもよい。
そして、本発明の実施形態に係る基板１２は、熱伝導率の低い基板であり、この熱伝導率をＮｓｕｂ（Ｗ／ｍＫ）としたとき、熱伝導率Ｎｓｕｂが、Ｎｓｕｂ＜１．８Ｗ／ｍＫの条件を満たしている。この条件を満たすと、駆動条件がＶｇ＝２０Ｖ、Ｖｄｓ＝５０Ｖである場合の駆動時の発熱温度（最大温度）が１００℃以上となってしまい、駆動時の発熱温度を１００℃未満に低下させる特別な構成（熱拡散層１４の導入）を特に必要とするからである。
又は、本発明の実施形態に係る基板１２は、Ｎｓｕｂ＜０．５６Ｗ／ｍＫの条件を満たしている。この条件を満たすと、駆動条件がＶｇ＝２０Ｖ、Ｖｄｓ＝５０Ｖである場合の駆動時の発熱温度（最大温度）が３００℃以上となってしまい、駆動時の発熱温度を３００℃未満に低下させる特別な構成（熱拡散層１４の導入）を特に必要とするからである。
【００３３】
基板１２の材質としては、Ｎｓｕｂ＜１．８Ｗ／ｍＫ、又はＮｓｕｂ＜０．５６Ｗ／ｍＫの条件を満たしていれば、特に限定はなく、また材質自体がｓｕｂ＜１．８Ｗ／ｍＫ、又はＮｓｕｂ＜０．５６Ｗ／ｍＫの条件を満たさない場合でも、所定の元素を基板１２にドープして満たすようにしてもよい。
例えば、ガラス（Ｎｓｕｂ＝１．０Ｗ／ｍＫ）、ＹＳＺ（イットリウム安定化ジルコニウム）（Ｎｓｕｂ＝１．４Ｗ／ｍＫ)等の無機基板、樹脂基板や、その複合材料等を用いることが出来る。中でも軽量である点、可撓性を有する点から樹脂基板やその複合材料が好ましい。一部熱伝導率の記載は省略するものの具体的には、ポリブチレンテレフタレート（Ｎｓｕｂ＝０．２１〜０．２５Ｗ／ｍＫ)、ポリエチレンテレフタレート（Ｎｓｕｂ＝０．２０〜０．３３Ｗ／ｍＫ）、ポリエチレンナフタレート（Ｎｓｕｂ＝０．２０〜０．３３Ｗ／ｍＫ）、ポリブチレンナフタレート、ポリスチレン（Ｎｓｕｂ＝０．１０８Ｗ／ｍＫ）、ポリカーボネート（Ｎｓｕｂ＝０．１９Ｗ／ｍＫ）、ポリスルホン、ポリエーテルスルホン（Ｎｓｕｂ＝０．３２Ｗ／ｍＫ)、ポリアリレート（Ｎｓｕｂ＝０．２４Ｗ／ｍＫ)、アリルジグリコールカーボネート、ポリアミド（Ｎｓｕｂ＝０．２４Ｗ／ｍＫ)、ポリイミド（Ｎｓｕｂ＝０．２８〜０．３４Ｗ／ｍＫ) 、ポリアミドイミド（Ｎｓｕｂ＝０．３８Ｗ／ｍｋ)、ポリエーテルイミド（Ｎｓｕｂ＝０．２２Ｗ／ｍＫ)、ポリベンザアゾール（Ｎｓｕｂ＝０．２３Ｗ／ｍｋ)、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン（Ｎｓｕｂ＝０．２０〜０．２２Ｗ／ｍＫ)等のフッ素樹脂、液晶ポリマー、アクリル樹脂（Ｎｓｕｂ＝０．２１Ｗ／ｍＫ)、エポキシ樹脂（Ｎｓｕｂ＝０．１７〜０．２１Ｗ／ｍＫ)、シリコン樹脂（Ｎｓｕｂ＝０．１５〜０．１７Ｗ／ｍＫ)、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも1回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることが出来る。
基板１２が、特に樹脂基板である場合は、Ｎｓｕｂ＜１．８Ｗ／ｍＫ、又はＮｓｕｂ＜０．５６Ｗ／ｍＫの条件を満たし易く、駆動条件がＶｇ＝２０Ｖ、Ｖｄｓ＝５０Ｖである場合の駆動時の発熱温度（最大温度）が１００℃以上又は３００℃以上となってしまい、駆動時の発熱温度を１００℃未満又は３００℃未満に低下させる特別な構成（熱拡散層１４の導入）を特に必要とする。
また、樹脂基板は、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。前記樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。 
【００３４】
また、本発明における基板１２の厚みに特に制限はないが、５０μｍ以上１０００μｍ以下が好ましく、５０μｍ以上５００μｍ以下であることがより好ましい。 基板１２の厚みが５０μｍ以上であると、基板１２自体の平坦性がより向上する。また、基板１２の厚みが５００μｍ以下であると、基板１２自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。
【００３５】
なお、本実施形態で、基板１２や熱拡散層１４の熱伝導率は、レーザーフラッシュ法、  熱線法、平板熱流計法、又は温度傾斜法等の測定方法によって特定することができる。
【００３６】
−活性層−
次に、基板１２上に、活性層１６を形成する。
活性層１６は、Ｉｎ，Ｇａ，Ｚｎのうち少なくとも一種を含んだ酸化物半導体を主に含有している。特に、Ｉｎ，Ｇａ，Ｚｎのうちの少なくとも２種を含む酸化物半導体（例えばＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｇａ−Ｚｎ−Ｏ系）が好ましく、Ｉｎ，Ｇａ，Ｚｎを全て含む酸化物半導体がより好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体としては、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される酸化物半導体が好ましく、特に、ＩｎＧａＺｎＯ４がより好ましい。この組成の酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。
ただし、ＩＧＺＯの組成比は、厳密にＩｎ：Ｇａ：Ｚｎ＝１：１：１となる必要はない。また、活性層は、上記のような酸化物半導体を主成分として含有していれば良く、その他に不純物等を含有していても良い。ここで、「主成分」とは、活性層を構成する構成成分のうち、最も多く含有される成分を表す。
【００３７】
なお、活性層１６の層構造は、２層以上から構成されていてもよい。
また、活性層１６は、非晶質又は結晶質のいずれであってもよい。ただし、非晶質の場合には、低温で成膜可能であるために、可撓性のある基板１２上に好適に形成される。なお、活性層１６が非晶質であるかどうかは、Ｘ線回折測定により確認することができる。即ち、Ｘ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その活性層１６は非晶質であると判断することができる。
【００３８】
活性層１６の膜厚は、特に限定されないが、薄膜の平坦性及び成膜時間の観点から５ｎｍ以上１５０ｎｍ以下であることが好ましい。
【００３９】
活性層１６の成膜方法としては、特に限定されないが、気相成膜法や溶液法（ゾルゲル、ＭＯＤ、ナノ粒子、ＣＳＤ等）を用いることができる。中でも大面積の成膜が容易という観点から、Ｉｎ，Ｇａ，Ｚｎのうち少なくとも一種を含んだ酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。
【００４０】
活性層１６の成膜後は、デバイスに応じて当該薄膜をパターンニングする。パターンニングはフォトリソグラフィー及びエッチングにより行うことが出来る。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、又は燐酸、硝酸及び酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。なお、溶液法の場合は、フォトリソグラフィーなどを用いずにインクジェットやディスペンサー等を用いて直接パターニングをしてもよい。
【００４１】
−熱拡散層−
活性層１６上には、熱拡散層１４を形成する。この熱拡散層１４は、以下の条件を満たす。
すなわち、熱拡散層１４の熱伝導率をＮｋａｋｕ（Ｗ／ｍＫ）とし、熱拡散層１４の膜厚をＴ（ｍｍ）とし、熱拡散層１４の平面開口率をＲ（０≦Ｒ≦１）とし、Ｓ＝Ｔ×Ｒとしたとき、基板１２の熱伝導率Ｎｓｕｂが、Ｎｓｕｂ＜０．５６の条件を満たす場合、熱拡散層１４の熱伝導率Ｎｋａｋｕが、Ｎｋａｋｕ＞０．４×Ｓ^(−１．２×ｅ^(−３．５×Ｎｓｕｂ)）及びＮｋａｋｕ≧Ｎｓｕｂの条件を満たす。基板１２の熱伝導率Ｎｓｕｂが上記条件を満たす場合、駆動条件がＶｇ＝２０Ｖ、Ｖｄｓ＝５０Ｖであるときの駆動時の発熱温度（最大温度）が３００℃以上となり得るが、熱拡散層１４の熱伝導率Ｎｋａｋｕについて上記条件を満たすようにすれば、上記駆動時の発熱温度を３００℃未満に低下させることができる。
また、基板１２の熱伝導率Ｎｓｕｂが、Ｎｓｕｂ＜１．８の条件を満たす場合、熱拡散層１４の熱伝導率Ｎｋａｋｕが、Ｎｋａｋｕ＞３．０×Ｓ＾(−０．９７×ｅ^（−１．２×Ｎｓｕｂ））且つＮｋａｋｕ≧Ｎｓｕｂの条件を満たす。基板１２の熱伝導率Ｎｓｕｂが上記条件を満たす場合、駆動条件がＶｇ＝２０Ｖ、Ｖｄｓ＝５０Ｖであるときの駆動時の発熱温度（最大温度）が１００℃以上となり得るが、熱拡散層１４の熱伝導率Ｎｋａｋｕについて上記条件を満たすようにすれば、上記駆動時の発熱温度を１００℃未満に低下させることができる。
【００４２】
熱拡散層１４の熱伝導率Ｎｋａｋｕの調整は、熱拡散層１４の構成材料やその組成比、熱拡散層１４の膜厚Ｔ（ｍｍ）、熱拡散層１４の平面開口率Ｒ（０≦Ｒ≦１）、結晶性等を制御することで行うことができる。
【００４３】
熱拡散層１４の構成材料は、熱拡散層１４の熱伝導率Ｎｋａｋｕを上記条件に満たすようにすれば、特に限定されず、開口率の高い金属メッシュや微粒子やフィラー等を分散させた材料でもよい。しかし、導電率が高いと寄生容量の影響が懸念されるため導電率をある程度低くする（絶縁性を持たせる）という観点から、Ａｌ、Ｓｉ、Ｇａ、Ｎ、Ｏ、Ｃの少なくとも一つを含む窒化膜であり、体積抵抗率ρが、ρ≧１０２Ω・cm以上であることが好ましい。この中でも、透明性を有すると言う観点からという観点から、Ａｌ、Ｇａの少なくとも一つを含む窒化膜であることが好ましい。また、可視光透明性、絶縁性、熱伝導性すべてがよい（高くなる）という観点から、金属窒化物（特にＡｌＮ（Ｎｋａｋｕ＝１５０Ｗ／ｍＫ）又はＳｉＣであることが好ましい。
【００４４】
具体的に、本発明の実施形態に係る条件をすべて満たす基板１２の構成材料と熱拡散層１４の構成材料の組み合わせとしては、様々のものを挙げられるが、例えば、基板１２の構成材料がガラス（Ｎｓｕｂ＝１．０Ｗ／ｍＫ）で、熱拡散層１４の構成材料がＡｌＮ（Ｎｋａｋｕ＝１５０Ｗ／ｍＫ）の組み合わせが挙げられる。
【００４５】
熱拡散層１４の膜厚Ｔ（ｍｍ）の制御は、成膜時間やスパッタの場合は投入電力、ターゲット基板間距離、成膜圧力等を変更することにより成膜レートを制御することで行うことができる。すなわち、成膜時間の場合は、成膜時間を長くすることで膜厚を厚くでき、成膜時間を短くすることで膜厚を薄くできる。
【００４６】
熱拡散層１４の平面開口率Ｒ（０≦Ｒ≦１）の制御は、リソグラフィー等により行うことができる。
【００４７】
熱拡散層１４の透過率は、可視光透明性という観点から、波長域４００ｎｍ以上７００ｎｍ以下の光において７０％以上であることが好ましい。
なお、熱拡散層１４の層構造は、２層以上から構成されていてもよい。
また、熱拡散層１４は、非晶質又は結晶質のいずれであってもよい。ただし、非晶質の場合には、低温で成膜可能であるために、可撓性のある基板１２上に好適に形成される。
【００４８】
熱拡散層１４の成膜方法としては、例えばＡｌ、Ｓｉ、Ｇａ、Ｎ、Ｏ、Ｃの少なくとも一つを含む窒化膜の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。ただし、熱拡散層１４も活性層１６と同様に溶液法を用いることもできる。
【００４９】
熱拡散層１４の成膜後、デバイスに応じて当該薄膜をパターンニングする。なお、上記記載はトップゲート構造の場合を説明しているが、ボトムゲート構造の場合では、パターンニングは活性層１６形成前に行うよりも、界面汚染の影響を除去するため、活性層１６と同時にパターンニングすることが好ましい。
【００５０】
−ソース・ドレイン電極−
熱拡散層１４の上にソース・ドレイン電極１８,２０を形成するための導電膜を形成する。  
ソース・ドレイン電極は高い導電性を有するものを用い、例えばＡｌ,Ｍｏ,Ｃｒ,Ｔａ,Ｔｉ,Ａｕ,Ａｕ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いて形成することが出来る。ソース・ドレイン電極１８,２０としてはこれらの導電膜を単層構造又は２層以上の積層構造として用いることが出来る。
【００５１】
ソース・ドレイン電極１８,２０の形成は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。
成膜する導電膜の膜厚は、成膜性やエッチングやリフトオフ法によるパターンニング性、導電性等を考慮すると、１０ｎｍ以上１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上５００ｎｍ以下とすることがより好ましい。
次いで、成膜した導電膜をエッチング又はリフトオフ法により所定の形状にパターンニングし、ソース電極及びドレイン電極１８,２０を形成する。この際、ソース・ドレイン電極１８,２０に接続する配線を同時にパターンニングすることが好ましい。
【００５２】
−ゲート絶縁膜−
ソース・ドレイン電極１８,２０及び配線を形成した後、ゲート絶縁膜２２を形成する。
ゲート絶縁膜２２は、高い絶縁性を有するものが好ましく、例えばＳｉＯ２,ＳｉＮｘ,ＳｉＯＮ,Ａｌ２Ｏ３,Ｙ２Ｏ３,Ｔａ２Ｏ５,ＨｆＯ２等の絶縁膜、又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよい。ゲート絶縁膜２２は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。
次に、ゲート絶縁膜２２は、フォトリソグラフィー及びエッチングによって所定の形状にパターンニングを行う。
なお、ゲート絶縁膜２２は、リーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁膜の厚みが大きすぎると駆動電圧の上昇を招いてしまう。  ゲート絶縁膜は材質にもよるが、ゲート絶縁膜の厚みは１０ｎｍ以上１０μｍ以下が好ましく、５０ｎｍ以上１０００ｎｍ以下がより好ましく、１００ｎｍ以上４００ｎｍ以下が特に好ましい。
【００５３】
−ゲート電極−
ゲート絶縁膜２２を形成した後、ゲート電極２４を形成する。
ゲート電極２４は、高い導電性を有するものを用い、例えばＡｌ,Ｍｏ,Ｃｒ,Ｔａ,Ｔｉ,Ａｕ,Ａｕ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いて形成することが出来る。ゲート電極２４としては、これらの導電膜を単層構造又は２層以上の積層構造として用いることが出来る。
【００５４】
ゲート電極２４は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。成膜する導電膜の膜厚は成膜性、エッチングやリフトオフ法によるパターンニング性、導電性等を考慮すると、１０ｎｍ以上１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上５００ｎｍ以下とすることがより好ましい。
成膜後、導電膜をエッチング又はリフトオフ法により所定の形状にパターンニングし、ゲート電極２４を形成する。この際、ゲート電極２４及びゲート配線を同時にパターンニングすることが好ましい。
【００５５】
以上の製造方法により、本発明の実施形態に係るトップゲート構造でトップコンタクト型のＴＦＴ１０Ａが作製される。
【００５６】
２．応用
以上で説明した本実施形態のＴＦＴの用途には特に限定はないが、例えば電気光学装置（例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置等の表示装置、等）における駆動素子、特に大面積デバイスに用いる場合に好適である。
さらに本実施形態のＴＦＴは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、Ｘ線センサなどの各種センサ、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
【００５７】
３．電気光学装置及びセンサ
【００５８】
本実施形態の電気光学装置又はセンサは、前述の本発明のＴＦＴを備えて構成される。
電気光学装置の例としては、表示装置（例えば液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置、等）がある。
センサの例としては、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサや、Ｘ線センサ等が好適である。
本実施形態の電気光学装置又はセンサは、低い消費電力により良好な特性を示す。ここで言うところの特性とは、電気光学装置（表示装置）の場合には表示特性、センサの場合には感度特性を示す。
以下、本発明によって製造される薄膜トランジスタを備えた電気光学装置又はセンサの代表例として、液晶表示装置、有機ＥＬ表示装置、Ｘ線センサについて説明する。
【００５９】
４．液晶表示装置
図４に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図５にその電気配線の概略構成図を示す。
【００６０】
図４に示すように、本実施形態の液晶表示装置１００は、図１（Ａ）に示したトップゲート構造でトップコンタクト型のＴＦＴ１０Ａと、ＴＦＴ１０Ａのパッシベーション層１０２で保護されたゲート電極２４上に画素下部電極１０４およびその対向上部電極１０６で挟まれた液晶層１０８と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ１１０とを備え、ＴＦＴ１０Ａの基板１２側およびＲＧＢカラーフィルタ１１０上にそれぞれ偏光板１１２ａ、１１２ｂを備えた構成である。
【００６１】
また、図５に示すように、本実施形態の液晶表示装置１００は、互いに平行な複数のゲート配線１１２と、該ゲート配線１１２と交差する、互いに平行なデータ配線１１４とを備えている。ここでゲート配線１１２とデータ配線１１４は電気的に絶縁されている。ゲート配線１１２とデータ配線１１４との交差部付近に、ＴＦＴ１０Ａが備えられている。
【００６２】
ＴＦＴ１０Ａのゲート電極２４は、ゲート配線１１２に接続されており、ＴＦＴ１０Ａのソース電極１８はデータ配線１１４に接続されている。また、ＴＦＴ１０Ａのドレイン電極２０はゲート絶縁膜２２に設けられたコンタクトホール１１６を介して（コンタクトホール１１６に導電体が埋め込まれて）画素下部電極１０４に接続されている。この画素下部電極１０４は、接地された対向上部電極１０６とともにキャパシタ１１８を構成している。
【００６３】
図４に示した本実施形態の液晶装置においては、トップゲート構造のＴＦＴ１０Ａを備えるものとしたが、本発明の表示装置である液晶装置において用いられるＴＦＴはトップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
【００６４】
本発明により製造されるＴＦＴは、駆動時の発熱を低下させることができるため、安定性、信頼性が非常に高いことから、大画面の液晶表示装置の製造に適している。
また、低温でのアニール処理によって十分な特性を有するＴＦＴを作製することができるため、基板としては樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、大面積で均一、安定なフレキシブルな液晶表示装置を提供することができる。
【００６５】
５．有機ＥＬ表示装置
図６に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図を示し、図７に電気配線の概略構成図を示す。
【００６６】
有機ＥＬ表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の２種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を１本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
【００６７】
本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置２００は、図１（Ａ）に示したトップゲート構造のＴＦＴ１０Ａが、パッシベーション層２０２を備えた基板１２上に、駆動用ＴＦＴ２０４およびスイッチング用ＴＦＴ２０６として備えられ、該ＴＦＴ２０４および２０６上に下部電極２０８および上部電極２１０に挟まれた有機発光層２１２からなる有機ＥＬ発光素子２１４を備え、上面もパッシベーション層２１６により保護された構成となっている。
【００６８】
また、図７に示すように、本実施形態の有機ＥＬ表示装置２００は、互いに平行な複数のゲート配線２２０と、該ゲート配線２２０と交差する、互いに平行なデータ配線２２２および駆動配線２２４とを備えている。ここで、ゲート配線２２０とデータ配線２２２、駆動配線２２４とは電気的に絶縁されている。スイッチング用ＴＦＴ１０Ａｂのゲート電極２４は、ゲート配線２２０に接続されており、スイッチング用ＴＦＴ１０Ａｂのソース電極１８はデータ配線２２２に接続されている。また、スイッチング用ＴＦＴ１０Ａｂのドレイン電極２０は駆動用ＴＦＴ１０Ａのゲート電極２４に接続されるとともに、キャパシタ２２６を用いることで駆動用ＴＦＴ１０ａをオン状態に保つ。駆動用ＴＦＴ１０ａのソース電極１８は駆動配線２２４に接続され、ドレイン電極２０は有機ＥＬ発光素子２１４に接続される。
【００６９】
図６に示した本実施形態の有機ＥＬ装置においては、トップゲート構造のＴＦＴ１０ａおよび１０ｂを備えるものとしたが、本発明の表示装置である有機ＥＬ装置において用いられるＴＦＴは、トップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
【００７０】
本発明により製造されるＴＦＴは、駆動時の発熱を低下させることができるため、安定性、信頼性が非常に高いことから、大画面の有機ＥＬ表示装置の製造に適している。
【００７１】
また、低温でのアニール処理によって十分な特性を有するＴＦＴを作製することができるため、基板としては樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、大面積で均一、安定なフレキシブルな有機ＥＬ表示装置を提供することができる。
【００７２】
なお、図６に示した有機ＥＬ表示装置において、上部電極２１０を透明電極としてトップエミッション型としてもよいし、下部電極２０８およびＴＦＴの各電極を透明電極とすることによりボトムエミッション型としてもよい。
【００７３】
６．Ｘ線センサ
図８に、本発明のセンサの一実施形態であるＸ線センサについて、その一部分の概略断面図を示し、図９にその電気配線の概略構成図を示す。
【００７４】
図８は、より具体的にはＸ線センサアレイの一部を拡大した概略断面図である。本実施形態のＸ線センサ３００は基板１２上に形成されたＴＦＴ１０Ａおよびキャパシタ３１０と、キャパシタ３１０上に形成された電荷収集用電極３０２と、Ｘ線変換層３０４と、上部電極３０６とを備えて構成される。ＴＦＴ１０Ａ上にはパッシベーション膜３０８が設けられている。
【００７５】
キャパシタ３１０は、キャパシタ用下部電極３１２とキャパシタ用上部電極３１４とで絶縁膜３１６を挟んだ構造となっている。キャパシタ用上部電極３１４は絶縁膜３１６に設けられたコンタクトホール３１８を介し、ＴＦＴ１０Ａのソース電極１８およびドレイン電極２０のいずれか一方（図８においてはドレイン電極２０）と接続されている。
【００７６】
電荷収集用電極３０２は、キャパシタ３１０におけるキャパシタ用上部電極３１４上に設けられており、キャパシタ用上部電極３１４に接している。
Ｘ線変換層３０４はアモルファスセレンからなる層であり、ＴＦＴ１０Ａおよびキャパシタ３１０を覆うように設けられている。
上部電極３０６はＸ線変換層３０４上に設けられており、Ｘ線変換層３０４に接している。
【００７７】
図９に示すように、本実施形態のＸ線センサ３００は、互いに平行な複数のゲート配線３２０と、ゲート配線３２０と交差する、互いに平行な複数のデータ配線３２２とを備えている。ここでゲート配線３２０とデータ配線３２２は電気的に絶縁されている。ゲート配線３２０とデータ配線３２２との交差部付近に、ＴＦＴ１０Ａが備えられている。
【００７８】
ＴＦＴ１０Ａのゲート電極２４は、ゲート配線３２０に接続されており、ＴＦＴ１０Ａのソース電極１８はデータ配線３２２に接続されている。また、ＴＦＴ１０Ａのドレイン電極２０は電荷収集用電極３０２に接続されており、さらにこの電荷収集用電極３０２は、キャパシタ３１０に接続されている。
【００７９】
本実施形態のＸ線センサ３００において、Ｘ線は図８中、上部（上部電極３０６側）から照射され、Ｘ線変換層３０４で電子−正孔対を生成する。このＸ線変換層３０４に上部電極３０６によって高電界を印加しておくことにより、生成した電荷はキャパシタ３１０に蓄積され、ＴＦＴ１０Ａを順次走査することによって読み出される。
【００８０】
本実施形態のＸ線センサ３００は、駆動時の発熱を低下させることができるため、安定性、信頼性が高いことから、大画面化に適している。また、活性層１６がＩＧＺＯで構成される場合、移動度が高いため、感度特性に優れており、Ｘ線デジタル撮影装置に用いた場合に広ダイナミックレンジの画像が得られる。特に本実施形態のＸ線デジタル撮影装置は、静止画撮影のみ可能なものではなく、動画による透視と静止画の撮影が１台で行えるＸ線デジタル撮影装置に用いるのが好適である。さらにＴＦＴ１０Ａにおける活性層１６が非晶質である場合には均一性に優れた画像が得られる。
【００８１】
なお、図８に示した本実施形態のＸ線センサにおいては、トップゲート構造のＴＦＴを備えるものとしたが、本発明のセンサにおいて用いられるＴＦＴはトップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
【実施例】
【００８２】
以下に実施例を説明するが、本発明はこれら実施例により何ら限定されるものではない。
【００８３】
（基板の熱伝導率がＴＦＴに与える影響の検証について）
熱伝導率の異なるガラス基板とシリコン基板上（ガラス基板：熱伝導率Ｎｓｕｂ＝１Ｗ／ｍＫ、シリコン基板:熱伝導率Ｎｓｕｂ＝１００Ｗ／ｍＫ）に、それぞれボトムゲート−トップコンタクト型のＴＦＴを作製した。
活性層は、組成比がＩｎ：Ｇａ：Ｚｎ＝１．０：１．０：０．９のＩＧＺＯ（膜厚５０ｎｍ）とした。ソース、ドレイン(膜厚１００ｎｍ)、ゲート電極はＭｏ(膜厚４０ｎｍ)、絶縁層にはＳｉＯ２(膜厚２００ｎｍ)を用いた。パターニングには、フォトリソグラフィーとウェットエッチングを用い、ＩＧＺＯのエッチングにはシュウ酸を、Ｍｏ電極のエッチングには燐硝酢酸、絶縁層のエッチングには、バッファードフッ酸を用いた。レジストにはＴＳＭＲ９０００−ＬＢ、現像液にはＴＭＡＨ５％溶液を用いた。素子サイズは、Ｌ／Ｗ＝５／２５(μｍ／μｍ)素子にて、駆動条件がＶｇ＝２０Ｖ、Ｖｄｓ＝５０Ｖである場合の素子駆動時の温度マップ（基板温度５０℃）を測定した。測定装置は、日本バーンズ製ＩｎｆｒａＳｃｏｐｅＩＩを用いた。
【００８４】
図１０は、素子駆動時の温度マップ（基板温度５０℃）を測定した結果を示す図であり、（Ａ）はガラス基板の場合の温度マップを示し、（Ｂ）はシリコン基板の場合の温度マップを示している。
【００８５】
図１０に示すように、温度マップの測定の結果、熱伝導率の低いガラス基板上では１００℃以上の温度上昇が観測された。また、熱伝導率の高いシリコン基板においては、温度上昇はほとんど観測されなかった。温度が上昇するにつれて、ドレイン電流Ｉｄが低下していることが分かった。
【００８６】
図１１は、ゲート電圧ＶｇをＶｇ＝２０Ｖに固定し、Ｓ−Ｄ間への印加電界Ｅを変数として、発熱温度をプロットした図である。
図１１に示すように、基板の熱伝導率の違いによって発熱温度に違いが生じていることが分かる。
【００８７】
次に、発熱がＴＦＴ特性に与える影響について述べる。
図１２は、Ｖｄｓ＝１Ｖの場合のＩｄ及びＩｇとＶｇの関係をプロットした図である。図１３は、Ｖｄｓ＝２５Ｖの場合のＩｄ及びＩｇとＶｇの関係をプロットした図である。
図１２に示すように、駆動条件がＶｄｓ＝１Ｖの場合には、熱伝導率の違いにおいてＴＦＴ特性に大きな差異は認められない。一方、図１３に示すように、駆動条件がＶｄｓ＝２５Ｖの場合には、ＴＦＴのＶｇ−ＩＤ曲線でＶｇ＝２０Ｖ以上の領域で異常が生じていることが確認された。
【００８８】
図１４は、素子サイズは、Ｌ／Ｗ＝５／１００(μｍ／μｍ)素子にて、駆動条件がＶｄｓ＝Ｖｇ＝２０Ｖの場合の駆動時間と閾値シフトΔＶｔｈとの関係を示す図である。
図１４に示すように、駆動時間（発熱時間）が長くなるにつれて、信頼性を示す閾値シフトの値が増大していることが分かる。そして、熱伝導率の低いガラス基板の方が、閾値シフトの増大が顕著に表れていることが分かる。
【００８９】
以上の影響は、樹脂基板等の熱伝導率が低い基板において、さらに大きくなることが予想される。そこで、以下の方法を用いて、ＴＦＴに熱拡散層を設け、さらにその熱伝導率を規定することによって、上記影響を抑制することを試みた。
【００９０】
（熱拡散層の熱伝導率の決定について）
ムラタソフトウェア製Ｆｅｍｔｅｔを用い、有限要素法によるシミュレーションを実施し、熱拡散層の設計を行った。
【００９１】
図１５は、シミュレーションで用いた構造体を示す図であって、（Ａ）は構造体の斜視図であり、（Ｂ）は構造体の断面図である。
図１５の構造体５００は、基板５０２上に、熱拡散層５０４と絶縁層５０６と発熱体５０８とが順に積層された構成である。
【００９２】
そして、この熱拡散層の設計では、具体的に、駆動条件がＶｇ＝２０Ｖ、Ｖｄｓ＝５０Ｖであるときの発熱温度が１００℃未満又は３００℃未満になるような設計を実施した。  また、設計では、パラメトリック解析を実施し、発熱温度の最大値を抽出した。
【００９３】
境界条件等のパラメータは、以下の通りである。
・境界条件：外部境界条件  自然対流
・メッシュサイズ：０．４
【００９４】
また、発熱体５０８の条件は以下の通りとした。
サイズ：１×１×０．０１ｍｍ
熱伝導率：１０Ｗ／ｍＫ
発熱量：０．４Ｗ
熱伝達：２０Ｗ／ｍ２／ｄｅｇ(発熱体/絶縁層  境界条件）
【００９５】
また、絶縁層５０６の条件は以下の通りとした。
サイズ：１０×１０×０．００１ｍｍ
熱伝導率：１Ｗ／ｍＫ
熱伝達：１５Ｗ／ｍ２／ｄｅｇ(絶縁層/熱拡散層  境界条件）
【００９６】
また、熱拡散層５０４の条件は以下の通りとした。
サイズ：１０×１０×Ｔｍｍ
熱伝導率：Ｎｋａｋｕ（Ｗ／ｍＫ）
熱伝達：１０Ｗ／ｍ２／ｄｅｇ(絶縁層/熱拡散層  境界条件）
【００９７】
また、基板５０２の条件は以下の通りとした。
サイズ：１０×１０×０．５ｍｍ
熱伝導率：Ｎｓｕｂ（Ｗ／ｍＫ）
基板面温度：２５℃（基板/外部境界条件）
【００９８】
図１６〜図２７は、シミュレーションの結果を示す図であり、Ｎｓｕｂ、Ｎｋａｋｕ、Ｔをパラメータとした時の温度との関係（Ｎｋａｋｕ≧Ｎｓｕｂ）を示すグラフである。なお、図中、縦軸は発熱温度の最大値をプロットし、横軸は熱拡散層５０４の厚みＴを示している。
【００９９】
シミュレーションの結果より、Ｎｓｕｂが１．８以上の場合はＮｋａｋｕの値によらず最大発熱温度Ｔｍａｘは、１００℃より小さくなることがわかる。またＮｓｕｂが０．５６以上の場合は最大発熱温度Ｔｍａｘが、３００℃より小さくなることもわかる。以上より、それらに当てはまらない領域において、最大発熱温度Ｔｍａｘが１００℃未満及び３００℃未満になるＮｓｕｂ、Ｎｋａｋｕ、Ｔのパラメータを算出し熱設計をおこなった。ステップは以下の通りである。
【０１００】
（１）図１６〜図２７に示したグラフに基づき、図２８にＴｍａｘが３００℃となる各Ｎｓｕｂ毎のＮｋａｋｕとＴの関係をプロットした。また、図１６〜図２７に示したグラフに基づき、図２９にＴｍａｘが１００℃となる各Ｎｓｕｂ毎のＮｋａｋｕとＴの関係をプロットした。
（２）累乗Ｆｉｔを行い、各Ｎｓｕｂ毎のＮｋａｋｕ∝Ｔ−Ａを求めた（例えば図２８中ｙ＝０．４×ｘ−０．８３など）。
（３）各ＮｓｕｂのパラメータＡをＮｓｕｂにて指数Ｆｉｔを実施した。この結果を図３０、２９に示す。図３０は、最大発熱温度Ｔｍａｘが３００℃となるＮｓｕｂとパラメータＡとの関係を示す図である。図３１は、最大発熱温度Ｔｍａｘが１００℃となるＮｓｕｂとパラメータＡとの関係を示す図である。
（４）図３０、図３１から、ＮｋａｋｕとＮｓｕｂとＴの相関パラメータが出来る。ここで、膜厚のパラメータＴを、平面開口率Ｒを含めたＳ（＝Ｔ×Ｒ）に変換する。なお、Ｒは０≦Ｒ≦１の値をとる。
【０１０１】
以上の結果より、最大発熱温度Ｔｍａｘが３００℃未満となる領域は、基板５０２の熱伝導率Ｎｓｕｂが、Ｎｓｕｂ＜０．５６Ｗ／ｍＫの条件を満たすとき、熱拡散層５０４の熱伝導率Ｎｋａｋｕが、Ｎｋａｋｕ＞０．４×Ｓ^(−１．２×ｅ^(−３．５×Ｎｓｕｂ)）及びＮｋａｋｕ≧Ｎｓｕｂの条件を満たす必要があることが分かった。
【０１０２】
また、Ｔｍａｘ１００℃未満となる領域は、基板５０２の熱伝導率Ｎｓｕｂが、Ｎｓｕｂ＜１．８Ｗ／ｍＫの条件を満たすとき、
熱拡散層５０４の熱伝導率Ｎｋａｋｕが、Ｎｋａｋｕ＞３．０×Ｓ^(−０．９７×ｅ^(−１．２×Ｎｓｕｂ））且つＮｋａｋｕ≧Ｎｓｕｂの条件を満たす必要があることが分かった。
【０１０３】
なお、上記式中の「ｅ」は、自然対数を意味し、「＾」は、累乗を意味するものとする。また、例えば図２８の「Ｅ」は、「１０」を意味するものとする。
また、上記式は、素子の駆動条件がＶｇ＝２０Ｖ、Ｖｄｓ＝５０Ｖであるときの発熱温度が１００℃未満又は３００℃未満になるような設計を実施しているが、この駆動条件はあくまでも一例であり、素子の駆動条件が他の条件であっても、上記式は、発熱温度が１００℃未満又は３００℃未満になり得る。
【符号の説明】
【０１０４】
１０Ａ〜Ｌ  ＴＦＴ
１２   基板
１４   熱拡散層
１６   活性層
１８   ソース電極
２０   ドレイン電極
２２   ゲート絶縁膜
２４   ゲート電極
１００ 液晶表示装置（表示装置）
２００ 表示装置
３００ Ｘ線センサ（センサ）
５０２ 基板
５０４ 熱拡散層
【図１】
0005676326.tif 000002
【図２】
0005676326.tif 000003
【図３】
0005676326.tif 000004
【図４】
0005676326.tif 000005
【図５】
0005676326.tif 000006
【図６】
0005676326.tif 000007
【図７】
0005676326.tif 000008
【図８】
0005676326.tif 000009
【図９】
0005676326.tif 000010
【図１０】
0005676326.tif 000011
【図１１】
0005676326.tif 000012
【図１２】
0005676326.tif 000013
【図１３】
0005676326.tif 000014
【図１４】
0005676326.tif 000015
【図１５】
0005676326.tif 000016
【図１６】
0005676326.tif 000017
【図１７】
0005676326.tif 000018
【図１８】
0005676326.tif 000019
【図１９】
0005676326.tif 000020
【図２０】
0005676326.tif 000021
【図２１】
0005676326.tif 000022
【図２２】
0005676326.tif 000023
【図２３】
0005676326.tif 000024
【図２４】
0005676326.tif 000025
【図２５】
0005676326.tif 000026
【図２６】
0005676326.tif 000027
【図２７】
0005676326.tif 000028
【図２８】
0005676326.tif 000029
【図２９】
0005676326.tif 000030
【図３０】
0005676326.tif 000031
【図３１】
0005676326.tif 000032