(57)【特許請求の範囲】
【請求項１】
少なくとも１つの主面と、複数のセラミック絶縁層及び複数の内部電極層を積層してなる電極積層部と、前記電極積層部の積層方向の外面を覆うように設けられた複数のセラミック絶縁層からなるカバー層部と、前記電極積層部の積層方向に延びて前記複数の内部電極層に接続された複数のビア電極と、前記主面側となる前記カバー層部の表面上に設けられ、前記ビア電極の端部に接続された表層電極と、前記表層電極上に凸設される突起状導体とを備えた電子部品の製造方法であって、
前記ビア電極の周囲となる位置の前記セラミック絶縁層間に段差補正層を介在させた状態で前記カバー層部を形成するカバー層部形成工程と、
前記カバー層部の表面において、前記表層電極を形成する表層電極形成工程と、
前記表層電極を形成した前記カバー層部上に、感光性を有するネガ型のめっきレジスト用ドライフィルムを設けるフィルム設置工程と、
直描露光機を用いてレーザを走査しながら照射して、前記ドライフィルムの露光を行う際に、前記突起状導体を形成するための形成予定領域の外側領域を感光させるべく入射したレーザが、前記表層電極に当たって向きを変え前記外側領域に反射するように露光を行う露光工程と、
露光された前記ドライフィルムを現像して、前記表層電極の表面における前記形成予定領域を露出させる開口部を有しためっきレジストを形成する現像工程と、
前記開口部を介して露出する前記表層電極に対してめっきを施すことにより、前記突起状導体を形成する導体形成工程と、
前記めっきレジストを除去する剥離工程と
を含み、
前記表層電極形成工程では、島状電極と、前記島状電極よりも面積が大きいプレーン電極とが前記表層電極として形成され、
前記カバー層部形成工程では、前記島状電極に対応する前記段差補正層よりも前記プレーン電極に対応する前記段差補正層の厚さを厚くする
ことを特徴とする電子部品の製造方法。
【請求項２】
少なくとも１つの主面と、複数のセラミック絶縁層及び複数の内部電極層を積層してなる電極積層部と、前記電極積層部の積層方向の外面を覆うように設けられた複数のセラミック絶縁層からなるカバー層部と、前記電極積層部の積層方向に延びて前記複数の内部電極層に接続された複数のビア電極と、前記主面側となる前記カバー層部の表面上に設けられ、前記ビア電極の端部に接続された表層電極と、前記表層電極上に凸設される突起状導体とを備えた電子部品の製造方法であって、
前記ビア電極の周囲となる位置の前記セラミック絶縁層間に段差補正層を介在させた状態で前記カバー層部を形成するカバー層部形成工程と、
前記カバー層部の表面において、前記表層電極を形成する表層電極形成工程と、
前記表層電極を形成した前記カバー層部上に、感光性を有するネガ型のめっきレジスト用ドライフィルムを設けるフィルム設置工程と、
直描露光機を用いてレーザを走査しながら照射して、前記ドライフィルムの露光を行う際に、前記突起状導体を形成するための形成予定領域の外側領域を感光させるべく入射したレーザが、前記表層電極に当たって向きを変え前記外側領域に反射するように露光を行う露光工程と、
露光された前記ドライフィルムを現像して、前記表層電極の表面における前記形成予定領域を露出させる開口部を有しためっきレジストを形成する現像工程と、
前記開口部を介して露出する前記表層電極に対してめっきを施すことにより、前記突起状導体を形成する導体形成工程と、
前記めっきレジストを除去する剥離工程と
を含み、
前記表層電極形成工程では、島状電極と、前記島状電極よりも面積が大きいプレーン電極とが前記表層電極として形成され、
前記カバー層部形成工程では、前記島状電極に対応する前記段差補正層よりも前記プレーン電極に対応する前記段差補正層の層数を多くする
ことを特徴とする電子部品の製造方法。
【請求項３】
少なくとも１つの主面と、複数のセラミック絶縁層及び複数の内部電極層を積層してなる電極積層部と、前記電極積層部の積層方向の外面を覆うように設けられた複数のセラミック絶縁層からなるカバー層部と、前記電極積層部の積層方向に延びて前記複数の内部電極層に接続された複数のビア電極と、前記主面側となる前記カバー層部の表面上に設けられ、前記ビア電極の端部に接続された表層電極と、前記表層電極上に凸設される突起状導体とを備えた電子部品の製造方法であって、
前記ビア電極の周囲となる位置の前記セラミック絶縁層間に段差補正層を介在させた状態で前記カバー層部を形成するカバー層部形成工程と、
前記カバー層部の表面において、前記表層電極を形成する表層電極形成工程と、
前記表層電極を形成した前記カバー層部上に、感光性を有するネガ型のめっきレジスト用ドライフィルムを設けるフィルム設置工程と、
直描露光機を用いてレーザを走査しながら照射して、前記ドライフィルムの露光を行う際に、前記突起状導体を形成するための形成予定領域の外側領域を感光させるべく入射したレーザが、前記表層電極に当たって向きを変え前記外側領域に反射するように露光を行う露光工程と、
露光された前記ドライフィルムを現像して、前記表層電極の表面における前記形成予定領域を露出させる開口部を有しためっきレジストを形成する現像工程と、
前記開口部を介して露出する前記表層電極に対してめっきを施すことにより、前記突起状導体を形成する導体形成工程と、
前記めっきレジストを除去する剥離工程と
を含み、
前記表層電極形成工程では、前記形成予定領域の外側領域に対応する電極表面が前記主面に対して前記形成予定領域の外側に向かって傾斜するように前記表層電極を形成する
ことを特徴とする電子部品の製造方法。
【請求項４】
前記電子部品は、前記セラミック絶縁層が誘電体層として機能するセラミックコンデンサであることを特徴とする請求項１乃至３のいずれか１項に記載の電子部品の製造方法。
【請求項５】
前記電子部品は、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容される基板内蔵用部品であることを特徴とする請求項１乃至４のいずれか１項に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極積層部と、電極積層部の外面を覆うように設けられたカバー層部と、カバー層部の表面上に設けられた表層電極と、表層電極上に凸設された突起状導体とを備えた電子部品の製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。例えば、樹脂コア基板内にコンデンサを埋め込んだ配線基板や、樹脂コア基板の表面や裏面に形成されたビルドアップ層内にコンデンサを埋め込んだ配線基板が従来提案されている（例えば特許文献１参照）。
【０００３】
特許文献１において、配線基板に内蔵されるコンデンサとしては、ビアアレイタイプのセラミックコンデンサが開示されている。このセラミックコンデンサは、複数のセラミック誘電体層と複数の内部電極層とが交互に積層配置されたコンデンサ本体を備える。そして、このコンデンサ本体において、各セラミック誘電体層を貫通して各内部電極層と電気的に接続される複数のコンデンサ内ビア導体（ビア電極）がアレイ状に配置されている。さらに、コンデンサ本体の表面及び裏面には、コンデンサ内ビア導体の端部に接続される表層電極が設けられている。
【０００４】
このセラミックコンデンサにおける各表層電極は、ニッケルを主体として形成されたメタライズ金属層からなる。また、配線基板との接続信頼性を高めるために、表層電極上に銅からなる突起状導体（銅ポスト）がめっきにて突設されている。具体的には、表層電極を形成したコンデンサ本体の主面上に感光性を有するドライフィルムを設け、露光・現像を行うことで、開口部を有するめっきレジストを形成する。その後、ドライフィルムの開口部を介して露出した表層電極に対して電解銅めっきを施すことで突起状導体を形成し、めっきレジストをコンデンサ本体の主面上から剥離する。
【０００５】
このように表層電極上に突起状導体を設けることにより、配線基板への内蔵時に、突起状導体が配線基板を構成する樹脂絶縁層に噛み込み、セラミックコンデンサの位置ずれが防止される。しかも、突起状導体を形成することで、セラミックコンデンサと樹脂絶縁層との接触面積が大きくなるため、両者の密着性が向上する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１５２４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、ビアアレイタイプのセラミックコンデンサでは、複数の内部電極層においてビア電極が貫通する領域にクリアランスホールが一層おきに設けられている。従って、コンデンサ本体におけるビア電極の周囲では、内部電極層の層数が半分になり、その部分だけ厚さが薄く形成される。また、表層電極と同様にビア電極も、ニッケルを主体として形成されたメタライズ金属層からなる。このため、焼成時におけるビア電極の収縮は、周囲のセラミック誘電体層よりも大きくなる。このビア電極の収縮に伴い表層電極の一部もコンデンサ本体の内側に引き込まれてしまう。この結果、ビア電極の上部及びその近傍の表層電極は、表面が凹んだ状態で形成される。このように表面が凹んだ表層電極上に突起状導体を形成する場合には、以下のような問題点が生じてしまう。
【０００８】
具体的には、ネガ型のめっきレジスト用ドライフィルムを用いる場合、めっきレジストとして残る部分（突起状導体を形成するための開口部以外の部分）を感光させる。このとき、電極表面１１５が凹んでいると、未感光部との境界近傍にてドライフィルム１８０を露光させた入射光２０２は、表層電極１１１の電極表面１１５で反射して未感光部であるべき部分（開口部１８２となる部分）を感光させてしまう（図１７参照）。この露光後のドライフィルム１８０を現像して、開口部１８２を有するめっきレジストを形成すると、めっきレジストの開口部の側面に凹凸ができる。特に、特許文献１のように、直描露光機を使用してめっきレジスト用ドライフィルム１８０を露光する場合、入射光２０２が比較的強くなるため、反射による凹凸が顕著になる。
【０００９】
この後、電解銅めっきを行ってめっきレジストを介して表層電極１１１に突起状導体を形成すると、めっきレジストの開口部の側面に形成された凹凸に食い込む形で突起状導体のめっき層が形成される。そして、突起状導体の形成後、めっきレジストの除去を行う場合、突起状導体の側面にめっきレジストの一部（レジスト残渣）が残り、めっきレジストを完全に剥離することが困難となる。
【００１０】
セラミックコンデンサの基板内蔵時において、突起状導体は粗化処理が施されることで表面が荒らされ、配線基板を構成する樹脂絶縁層と突起状導体との密着性を高めるようにしている。しかしながら、突起状導体の側面にレジスト残渣が存在すると、その粗化処理を十分に行うことができないため、樹脂絶縁層との密着性が悪化してしまう。また、めっきレジストは、配線基板の樹脂絶縁層と比較すると耐水性が劣るため、突起状導体の側面にレジスト残渣が存在すると、その部分から水分が浸入しやすくなってしまう。
【００１１】
本発明は上記の課題に鑑みてなされたものであり、その目的は、表層電極において接続信頼性の高い突起状導体を形成することができる電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
そして上記課題を解決するための手段（手段１〜３）としては、少なくとも１つの主面と、複数のセラミック絶縁層及び複数の内部電極層を積層してなる電極積層部と、前記電極積層部の積層方向の外面を覆うように設けられた複数のセラミック絶縁層からなるカバー層部と、前記電極積層部の積層方向に延びて前記複数の内部電極層に接続された複数のビア電極と、前記主面側となる前記カバー層部の表面上に設けられ、前記ビア電極の端部に接続された表層電極と、前記表層電極上に凸設される突起状導体とを備えた電子部品の製造方法であって、前記ビア電極の周囲となる位置の前記セラミック絶縁層間に段差補正層を介在させた状態で前記カバー層部を形成するカバー層部形成工程と、前記カバー層部の表面において、前記表層電極を形成する表層電極形成工程と、前記表層電極を形成した前記カバー層部上に、感光性を有するネガ型のめっきレジスト用ドライフィルムを設けるフィルム設置工程と、直描露光機を用いてレーザを走査しながら照射して、前記ドライフィルムの露光を行う際に、前記突起状導体を形成するための形成予定領域の外側領域を感光させるべく入射したレーザが、前記表層電極に当たって向きを変え前記外側領域に反射するように露光を行う露光工程と、露光された前記ドライフィルムを現像して、前記表層電極の表面における前記形成予定領域を露出させる開口部を有しためっきレジストを形成する現像工程と、前記開口部を介して露出する前記表層電極に対してめっきを施すことにより、前記突起状導体を形成する導体形成工程と、前記めっきレジストを除去する剥離工程とを含むことを特徴とする電子部品の製造方法がある。そして手段１においては、さらに、前記表層電極形成工程では、島状電極と、前記島状電極よりも面積が大きいプレーン電極とが前記表層電極として形成され、前記カバー層部形成工程では、前記島状電極に対応する前記段差補正層よりも前記プレーン電極に対応する前記段差補正層の厚さを厚くすることを特徴としている。手段２においては、さらに、前記表層電極形成工程では、島状電極と、前記島状電極よりも面積が大きいプレーン電極とが前記表層電極として形成され、前記カバー層部形成工程では、前記島状電極に対応する前記段差補正層よりも前記プレーン電極に対応する前記段差補正層の層数を多くすることを特徴としている。手段３においては、さらに、前記表層電極形成工程では、前記形成予定領域の外側領域に対応する電極表面が前記主面に対して前記形成予定領域の外側に向かって傾斜するように前記表層電極を形成することを特徴としている。
【００１３】
手段１〜３に記載の発明によると、カバー層部形成工程において、ビア電極の周囲となる位置のセラミック絶縁層間に段差補正層が介在された状態でカバー層部が形成される。この場合、カバー層部においてビア電極の周囲となる表面は凹みのない形状となる。そして、表層電極形成工程では、カバー層部の表面に表層電極が形成されるので、電極表面を凸状に形成することができる。その後、フィルム設置工程において、感光性を有するネガ型のめっきレジスト用ドライフィルムがカバー層上に設けられた後、露光工程では、直描露光機を用いてレーザを走査しながら照射して、めっきレジスト用ドライフィルムが露光される。この際、めっきレジスト用ドライフィルムにおいて、突起状導体の形成予定領域の外側領域にレーザが入射され、その外側領域が感光される。このとき、形成予定領域の外側領域を感光させたレーザは表層電極に当たって反射する。ここで、レーザの入射光は、凸状に形成した表層電極の電極表面の傾斜により、形成予定領域側（ドライフィルムの未感光部側）には反射せずに、形成予定領域の反対側にある外側領域側（ドライフィルムの感光部側）に向かって確実に反射する。従って、現像工程においてドライフィルムを現像してめっきレジストを形成すると、突起状導体の形成予定領域には、凹凸がない滑らかな側面を有する開口部が設けられる。この後、導体形成工程において、めっきレジストの開口部を介して表層電極にめっきが施されると、開口部の側面に凹凸がないため、その側面にめっき層が噛み込むことなく突起状導体を形成することができる。従って、剥離工程では、突起状導体の側面にめっきレジストを残すことなく確実に除去することができる。この結果、突起状導体の表面粗化処理を確実に行うことができ、突起状導体の接続信頼性を十分に確保することができる。
【００１４】
上記手段１、２において、表層電極形成工程で形成される表層電極は、島状電極と、島状電極よりも面積が大きいプレーン電極とを有している。表層電極は、一般に導体ペーストを用いた印刷法にて形成される。この場合、島状電極は凸状に形成され易く、プレーン電極は島状電極よりも平坦状に形成され易い。従って、上記手段１のように島状電極に対応する段差補正層よりもプレーン電極に対応する段差補正層の厚さを厚く形成したり、上記手段２のように島状電極に対応する段差補正層よりもプレーン電極に対応する段差補正層の層数を多くしたりすることがより好ましい。さらに、島状電極に対応する段差補正層よりもプレーン電極に対応する段差補正層の面積を大きくしてもよい。このようにすると、パターン形状が異なる島状電極とプレーン状電極とにおいて、凸状の電極表面をより確実に形成することができる。
【００１５】
上記手段３においては、表層電極形成工程では、形成予定領域の外側領域に対応する電極表面が主面に対して形成予定領域の外側に向かって傾斜するように表層電極を形成している。このように表層電極を形成すると、ドライフィルムの露光時において、形成予定領域の外側に入射したレーザは、表層電極の傾斜により形成予定領域の外側に向かって確実に反射する。従って、めっきレジストにおける突起状導体の形成予定領域に、凹凸がない滑らかな側面を有する開口部を設けることができる。
【００１６】
電子部品としては、セラミック絶縁層が誘電体層として機能するセラミックコンデンサを挙げることができる。また、セラミックコンデンサとしては、複数のビア電極が全体としてアレイ状に配置され、電極積層部における複数の内部電極層にてビア電極を包囲するようにクリアランスホールが設けられたビアアレイタイプのセラミックコンデンサがより好ましい。このセラミックコンデンサでは、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、コンデンサ全体の小型化が図りやすい。さらに、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
【００１７】
電子部品は、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容される基板内蔵用部品であることが好ましい。この場合、電子部品における突起状導体側面のレジスト残渣が確実に除去されるため、基板内蔵時において突起状導体の粗化処理を確実に行うことができる。この結果、配線基板を構成する樹脂層間絶縁層との密着性を十分に確保することができる。また、耐水性が劣るめっきレジストが突起状導体の側面に残らないので、その部分からの水分の浸入も回避され、配線基板の耐水性を確保することができる。
【００１８】
段差補正層は、カバー層部を構成するセラミック絶縁層と同じ絶縁層であってもよいし、内部電極層と同じ金属層であってもよい。このようにすると、段差補正層の形成材料として、新たな材料を別途用意する必要がない。また、カバー層部と同時に焼成できるため、製造コストの増加を抑えることができる。
【００１９】
段差補正層は、クリアランスホールの幅に対応した幅を有することが好ましい。より具体的には、段差補正層は、クリアランスホールと略等しい直径を有し、そのクリアランスホールに対して電極積層部の積層方向に重なる位置に配置されることが好ましい。このようにすると、電極積層部においてクリアランスホールを設けたことによる厚みの差を確実に抑制することができる。
【００２０】
導体形成工程において、表層電極には１００μｍ以上の厚さを有する突起状導体を形成することが好ましい。このような突起状導体を表層電極上に形成することにより、配線基板への内蔵時に、突起状導体が配線基板を構成する樹脂絶縁層に噛み込み、電子部品の位置ずれが防止される。しかも、突起状導体を形成することで、電子部品と樹脂絶縁層との接触面積が大きくなるため、両者の密着性が向上する。
【００２１】
電極積層部及びカバー層部を構成するセラミック絶縁層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。
【００２２】
内部電極層、ビア電極、及び表層電極としては、メタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック絶縁層を形成する場合、メタライズ導体中の金属粉末は、セラミック絶縁層の焼成温度よりも高融点である必要がある。例えば、セラミック絶縁層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック絶縁層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。
【００２３】
配線積層部を構成する樹脂層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂層間絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【００２４】
配線積層部を構成する導体層は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明を具体化した一実施の形態の配線基板を示す概略断面図。
【図２】セラミックコンデンサを示す概略断面図。
【図３】セラミックコンデンサを示す上面図。
【図４】セラミックコンデンサのビア電極及び内部電極層を示す断面図。
【図５】セラミックコンデンサの要部を示す拡大断面図。
【図６】セラミックコンデンサの製造方法の説明図。
【図７】セラミックコンデンサの製造方法の説明図。
【図８】直描露光機を示す構成図。
【図９】セラミックコンデンサの製造方法の説明図。
【図１０】セラミックコンデンサの製造方法の説明図。
【図１１】セラミックコンデンサの製造方法の説明図。
【図１２】レーザの入射光と電極表面とのなす角度を示す説明図。
【図１３】別の実施の形態のセラミックコンデンサを示す平面図。
【図１４】別の実施の形態のセラミックコンデンサを示す拡大断面図。
【図１５】別の実施の形態のセラミックコンデンサを示す拡大断面図。
【図１６】別の実施の形態における配線基板を示す概略断面図。
【図１７】従来技術における露光方法を示す説明図。
【発明を実施するための形態】
【００２６】
以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。
【００２７】
図１に示されるように、本実施の形態の配線基板１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、ガラスエポキシからなる樹脂コア基板１１と、樹脂コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１と、樹脂コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２とからなる。
【００２８】
樹脂コア基板１１における複数個所には厚さ方向に貫通するスルーホール用孔１５が形成されており、スルーホール用孔１５内にはスルーホール導体１６が形成されている。スルーホール導体１６は、樹脂コア基板１１のコア主面１２側とコア裏面１３側とを接続している。また、樹脂コア基板１１のコア主面１２及びコア裏面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。
【００２９】
樹脂コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の樹脂層間絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂層間絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５が形成される領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。また、樹脂層間絶縁層３３内には複数のビア導体４３が形成され、樹脂層間絶縁層３５内にも複数のビア導体４３が形成されている。各ビア導体４３は、導体層４１，４２及び端子パッド４４を相互に電気的に接続している。
【００３０】
樹脂コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂層間絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。樹脂層間絶縁層３４内には複数のビア導体４３が形成され、樹脂層間絶縁層３６内にも複数のビア導体４３が形成されている。樹脂層間絶縁層３６の下面上における複数箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８がアレイ状に形成されている。また、樹脂層間絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００３１】
樹脂コア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ０．９ｍｍの平面視略矩形板状であり、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴である。なお、収容穴部９０は、四隅に面取り寸法０．１ｍｍ以上２．０ｍｍ以下の面取り部を有している。そして、収容穴部９０内には、セラミックコンデンサ１０１（電子部品）が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ裏面１０３をコア主面１２と同じ側に向け、かつ、コンデンサ主面１０２をコア裏面１３と同じ側に向けた状態で収容されている。
【００３２】
本実施の形態のセラミックコンデンサ１０１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．９ｍｍの平面視略矩形板状である。セラミックコンデンサ１０１は、樹脂コア基板１１において前記ＩＣチップ搭載領域２３の真下の領域に配置されている。なお、ＩＣチップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１のコンデンサ主面１０２の面積よりも小さくなるように設定されている。セラミックコンデンサ１０１の厚さ方向から見た場合、ＩＣチップ搭載領域２３は、セラミックコンデンサ１０１のコンデンサ主面１０２内に位置している。
【００３３】
図１に示されるように、収容穴部９０の内面と、セラミックコンデンサ１０１のコンデンサ側面１０６との隙間は、高分子材料（本実施の形態ではエポキシ等の熱硬化性樹脂）からなる樹脂充填材９２によって埋められている。この樹脂充填材９２は、セラミックコンデンサ１０１を樹脂コア基板１１に固定する機能を有している。樹脂充填材９２は、セラミックコンデンサ１０１との熱膨張差を緩和するために、シリカ等のセラミック粉が添加されていても良い。また、放熱性を向上させるために、Ｃｕ等の金属粉が添加されても良い。
【００３４】
以下、本実施の形態のセラミックコンデンサ１０１の構成について詳述する。図２はセラミックコンデンサ１０１の断面図であり、図３はコンデンサ主面１０２側から見たセラミックコンデンサ１０１の平面図である。
【００３５】
図２及び図３に示されるセラミックコンデンサ１０１は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ１０１を構成するコンデンサ本体１０４は、１つのコンデンサ主面１０２（図２では上面）、１つのコンデンサ裏面１０３（図２では下面）及び４つのコンデンサ側面１０６を有している。コンデンサ本体１０４は、電源用内部電極層１４１、グランド用内部電極層１４２及びセラミック誘電体層１０５（セラミック絶縁層）を積層して多層化した構造を有する電極積層部１０７と、電極積層部１０７の積層方向の外面を覆うように設けられた２つのカバー層部１０８とを備えている。
【００３６】
電極積層部１０７において、セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体（絶縁体）として機能する。つまり、電源用内部電極層１４１とグランド用内部電極層１４２とは、セラミック誘電体層１０５を介して電気的に絶縁されている。また、電源用内部電極層１４１及びグランド用内部電極層１４２は、セラミック誘電体層１０５の積層方向においてセラミック誘電体層１０５を介して交互に配置されている。電源用内部電極層１４１及びグランド用内部電極層１４２は、いずれもニッケルを主成分として形成されたメタライズ導体である。なお、内部電極層１４１，１４２の層数は約１００層程度となっている。
【００３７】
コンデンサ本体１０４には、多数のビア１３０が形成されている。これらのビア１３０は、コンデンサ本体１０４をその厚さ方向（積層方向）に貫通するとともに、コンデンサ本体１０４の全面にわたって格子状（アレイ状）に配置されている。各ビア１３０内には、コンデンサ本体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２（ビア電極）が、ニッケルを主材料として形成されている。なお本実施の形態において、ビア１３０の直径は約１００μｍに設定されているため、ビア導体１３１，１３２の直径も約１００μｍに設定されている。
【００３８】
各電源用コンデンサ内ビア導体１３１は、電極積層部１０７の積層方向に延びて各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している（図２参照）。各グランド用コンデンサ内ビア導体１３２は、電極積層部１０７の積層方向に延びて各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している（図２参照）。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。なお、図３及び図４では、説明の便宜上、コンデンサ内ビア導体１３１，１３２を５列×５列で図示したが、実際にはさらに多くの列が存在している。また、電極積層部１０７における複数の内部電極層１４１，１４２において、各ビア導体１３１，１３２が貫通する領域にクリアランスホール１３３，１３４が一層おきに設けられている。
【００３９】
詳しくは、図２、図４及び図５に示されるように、内部電極層１４１にはビア導体１３２が貫通する領域にクリアランスホール１３３が形成されており、内部電極層１４１とビア導体１３２とは電気的に絶縁されている。また同様に、内部電極層１４２にはビア導体１３１が貫通する領域にクリアランスホール１３４が形成されており、内部電極層１４２とビア導体１３１とは電気的に絶縁されている。クリアランスホール１３３，１３４内における内部電極層１４１，１４２とビア導体１３１，１３２との間には、セラミック誘電体層１０５が介在している。
【００４０】
カバー層部１０８は、コンデンサ本体１０４の表層部にて露出するよう配置されている。すなわち、上側のカバー層部１０８は、電極積層部１０７の上端面を覆うように設けられ、下側のカバー層部１０８は、電極積層部１０７の下端面を覆うように設けられている。各カバー層部１０８は、複数のセラミック絶縁層１５０と、それらセラミック絶縁層１５０の間に介在される複数の段差補正用絶縁層１５１（段差補正層）とを有している。具体的には、本実施の形態のカバー層部１０８は、４層のセラミック絶縁層１５０と３層の段差補正用絶縁層１５１とを積層した構造となっている。各セラミック絶縁層１５０は、電極積層部１０７におけるセラミック誘電体層１０５と同じ材料（具体的には、チタン酸バリウム）を用い、電極積層部１０７のセラミック誘電体層１０５よりも厚く形成されている。なお、本実施の形態において、セラミック誘電体層１０５の厚さは３μｍ程度であり、セラミック絶縁層１５０の厚さは２０μｍ程度である。
【００４１】
本実施の形態の段差補正用絶縁層１５１は、セラミック絶縁層１５０と同様に、チタン酸バリウムを主材料として形成されたセラミック層（絶縁層）である。各段差補正用絶縁層１５１は、内部電極層１４１，１４２に形成されているクリアランスホール１３３，１３４に対応した幅を有し、コンデンサ内ビア導体１３１，１３２の外周部に接続されている。より詳しくは、各段差補正用絶縁層１５１は、クリアランスホール１３３，１３４とほぼ等しい直径を有する円板状に形成され、コンデンサ内ビア導体１３１，１３２の周囲となる位置に配置されている。つまり、各段差補正用絶縁層１５１は、クリアランスホール１３３，１３４に対して電極積層部１０７の積層方向に重なる位置に配置されている。
【００４２】
コンデンサ主面１０２となるカバー層部１０８の上面上には、複数の主面側電源用表層電極１１１と複数の主面側グランド用表層電極１１２とが設けられている。主面側電源用表層電極１１１は、電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用表層電極１１２は、グランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。
【００４３】
コンデンサ裏面１０３となるカバー層部１０８の下面上には、複数の裏面側電源用表層電極１２１と複数の裏面側グランド用表層電極１２２とが設けられている。裏面側電源用表層電極１２１は、電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用表層電極１２２は、グランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用表層電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用表層電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。
【００４４】
各表層電極１１１，１１２，１２１，１２２は、ニッケルを主材料として形成された円形の島状電極であり、銅めっき層１５２によって全体的に被覆されている（図５参照）。各表層電極１１１，１１２，１２１，１２２の厚みは１０μｍ〜２０μｍ、直径は約３００μｍに設定されている。さらに、各表層電極１１１，１１２，１２１，１２２の銅めっき層１５２の表面は粗化されており、銅めっき層１５２の表面の算術平均粗さＲａは０．２μｍ〜０．４μｍに設定されている。なお、「算術平均粗さＲａ」とは、ＪＩＳ  Ｂ０６０１で定義されている算術平均粗さＲａである。算術平均粗さＲａの測定方法はＪＩＳ  Ｂ０６５１に準じるものとする。
【００４５】
コンデンサ主面１０２側において、各表層電極１１１，１１２上には、それぞれ突起状導体５０が凸設されている。これら突起状導体５０は、コンデンサ内ビア導体１３１，１３２と対応する位置に設けられている。各突起状導体５０は、銅めっきによって形成された円柱状導体（銅ポスト）である。即ち、突起状導体５０は、各表層電極１１１，１１２の銅めっき層１５２と同じ金属材料である銅を主体として円柱状に形成されている。各突起状導体５０の直径は、各表層電極１１１，１１２の直径（約３００μｍ）よりも小さく、かつ、コンデンサ内ビア導体１３１，１３２の直径（約１００μｍ）よりも大きく設定されており、本実施の形態では約２５０μｍに設定されている。また、突起状導体５０の高さは、１５０μｍ〜２００μｍに設定されている。さらに、各突起状導体５０の表面は粗化されている。突起状導体５０の表面の算術平均粗さＲａは、０．４μｍ〜０．６μｍに設定されている。
【００４６】
図１に示されるように、コンデンサ主面１０２側にある表層電極１１１，１１２は、突起状導体５０、ビア導体４３、導体層４２、ＢＧＡ用パッド４８及びはんだバンプ４９を介して、図示しないマザーボードが有する電極に対して電気的に接続される。一方、コンデンサ裏面１０３側にある表層電極１２１，１２２は、ビア導体４３、導体層４２、端子パッド４４、はんだバンプ４５及びＩＣチップの面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。
【００４７】
例えば、マザーボード側から表層電極１１１，１１２を介して通電を行い、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、セラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００４８】
本実施の形態のセラミックコンデンサ１０１は、以下のように作製される。即ち、厚さが５μｍ程度（焼成後では約３μｍ）であるセラミックの第１グリーンシートを形成するとともに、厚さが３０μｍ程度（焼成後では約２０μｍ）であるセラミックの第２グリーンシートを形成する。そして、第１グリーンシートに内部電極用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層１４１となる電源用内部電極部と、グランド用内部電極層１４２となるグランド用内部電極部とが形成される。また、第２グリーンシートに段差補正用セラミックペーストをスクリーン印刷して乾燥させる。これにより、後に段差補正用絶縁層１５１となる段差補正用絶縁部が形成される。
【００４９】
次に、電極積層部１０７に対応する部位では、電源用内部電極部が形成された第１グリーンシートとグランド用内部電極部が形成された第１グリーンシートとを交互に積層する。また、カバー層部１０８に対応する部位では、段差補正用絶縁部が形成された第２グリーンシートを積層する（カバー層部形成工程）。なおここで、段差補正用絶縁部は、後にビア導体１３１，１３２が形成される位置の周囲に配置される。そして、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
【００５０】
さらに、レーザ加工機を用いてグリーンシート積層体にビア１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビア１３０内に充填する。次に、カバー層部１０８の表面となるグリーンシート積層体の上面上に表層電極用ニッケルペーストを印刷し、グリーンシート積層体の上面側にてビア１３０内の導体部上端面を覆うように主面側電源用表層電極１１１及び主面側グランド用表層電極１１２を形成する（表層電極形成工程）。また、グリーンシート積層体の下面上に表層電極用ニッケルペーストを印刷し、グリーンシート積層体の下面側にてビア１３０内の導体部下端面を覆うように裏面側電源用表層電極１２１及び裏面側グランド用表層電極１２２を形成する。
【００５１】
この後、グリーンシート積層体の乾燥を行い、各表層電極１１１，１１２，１２１，１２２をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４Ａとなる。なお、このセラミック焼結体１０４Ａは、コンデンサ本体１０４となるべき製品領域１５５が平面方向に沿って縦横に複数配列され、それら製品領域１５５を分割するためのブレイク溝１５６が形成された多数個取り用セラミック基板である（図６参照）。
【００５２】
次に、得られたセラミック焼結体１０４Ａが有する各表層電極１１１，１１２，１２１，１２２に対して電解銅めっき（厚さ１８μｍ程度）を行う。その結果、各表層電極１１１，１１２，１２１，１２２の上に光沢のある銅めっき層１５２が形成される。なお、各表層電極１１１，１１２，１２１，１２２は、その表面がコンデンサ主面１０２に対して凸状に湾曲した形状となっている（図７等参照）。
【００５３】
次に、図７に示されるように、セラミック焼結体１０４Ａのコンデンサ主面１０２上に、感光性を有する厚さ２００μｍのネガ型フォトレジストフィルム１８０（めっきレジスト用ドライフィルム）をラミネートする（フィルム設置工程）。ここでは、波長が４０５ｎｍの光線に対して感度を持つものを用いる。
【００５４】
そして、図８に示す直描露光機２０１を用いて、フォトレジストフィルム１８０をラミネートしたセラミック焼結体１０４Ａのコンデンサ主面１０２に対してレーザ２０２を走査しながら照射し、フォトレジストフィルム１８０を露光する（露光工程）。直描露光機２０１は、波長が４０５ｎｍの青紫色レーザ２０２を照射する光源２０３、セラミック焼結体１０４Ａを固定するためのＸ−Ｙステージ２０４、水平方向のＸ方向及びＹ方向にＸ−Ｙステージ２０４を移動させる駆動装置２０５、セラミック焼結体１０４Ａの寸法ばらつきを検出するためのＣＣＤカメラ２０６、ＣＣＤカメラ２０６や光源２０３、駆動装置２０５を制御するための制御装置２０７などを備える。
【００５５】
制御装置２０７は、セラミック焼結体１０４Ａの四隅に記されたマーキング１５８（図６参照）をＣＣＤカメラ２０６で撮影し、それらマーキング１５８の位置を検出することによりセラミック焼結体１０４Ａの平面方向における寸法をＸ方向、Ｙ方向ごとに測定する。制御装置２０７は、セラミック焼結体１０４Ａの寸法ばらつきに応じて駆動装置２０５を駆動してＸ−Ｙステージ２０４を移動させる。これにより、レーザ２０２の照射点が走査され露光が行われる。なお、Ｘ−Ｙステージ駆動方式以外の走査方式、例えば、レーザ光自体を移動させる方法を採用しても勿論よい。
【００５６】
上述した直描露光機２０１によりフォトレジストフィルム１８０の露光を行う際には、図９に示されるように、突起状導体５０を形成するための形成予定領域Ｒ１の外側領域Ｒ２を感光させるべくレーザ２０２が入射される。そして、そのレーザ２０２は、表層電極１１１，１１２に当たって反射する。ここで、表層電極１１１，１１２の電極表面１１５は凸状に形成されており、形成予定領域Ｒ１の外側領域Ｒ２に対応する電極表面１１５がコンデンサ主面１０２に対して形成予定領域Ｒ１の外側に向かって傾斜するよう形成されている。このため、レーザ２０２は、形成予定領域Ｒ１側（フィルム１８０の未感光部側）には反射せずに、形成予定領域Ｒ１の反対側にある外側領域Ｒ２（フィルム１８０の感光部側）に向かって確実に反射する。
【００５７】
さらに、図１０に示されるように、直接露光工程によって露光されたフォトレジストフィルム１８０を現像して、表層電極１１１，１１２を露出させる開口部１８２（内径２５０μｍ）を有するめっきレジスト１８１（厚さ２００μｍ）を形成する（現像工程）。
【００５８】
そして、図１１に示されるように、めっきレジスト１８１を介して表層電極１１１，１１２上に対する電解銅めっきを行う（導体形成工程）。さらに、コンデンサ主面１０２上のめっきレジスト１８１を除去する（剥離工程）。その結果、図５に示されるように、表層電極１１１，１１２上に、高さ１５０μｍ以上２００μｍ以下の突起状導体５０が形成される。その後、セラミック焼結体１０４Ａのブレイク溝１５６で各製品領域１５５を分割することにより、複数個のセラミックコンデンサ１０１が完成する。
【００５９】
本発明者らは、上記の製造方法において、カバー層部１０８における段差補正用絶縁層１５１の層数（０層〜４層の段差補正量）を変えてセラミックコンデンサ１０１（サンプルＡ〜Ｅ）を作製し、段差補正用絶縁層１５１の効果を確認した。なおここでは、コンデンサ主面１０２に形成される表層電極１１１，１１２の電極表面１１５の傾斜度合と、めっきレジスト１８１の剥離後において突起状導体５０の側面に残るフィルム残渣の有無とを確認した。その確認結果を表１に示している。
【表１】
0005784384.tif 000002
【００６０】
電極表面１１５の傾斜度合の確認方法としては、セラミックコンデンサ１０１において、突起状導体５０の中心を通るように切断してその切断面の断面研磨を行う。そして、図１２に示されるように、突起状導体５０の外周部分（突起状導体５０の外周面と電極表面１１５との接点）において、レーザ２０２の入射光と電極表面１１５の法線Ｌ１とのなす角度θを測定した。ここで、電極表面１１５の法線Ｌ１が突起状導体５０側となる場合を負の角度、突起状導体５０の反対側となる場合を正の角度としている。なお、サンプルＡ〜Ｅのそれぞれのセラミックコンデンサ１０１について２０個の平均値として角度θを求めている。また、フィルム残渣の有無についても２０個のセラミックコンデンサ１０１を観察し、フィルム残渣の割合を確認した。
【００６１】
段差補正用絶縁層１５１を形成しないセラミックコンデンサ１０１（サンプルＡ）では、表層電極１１１，１１２の電極表面１１５が凹むため、突起状導体５０の外周部分において、レーザ２０２と電極表面１１５の法線Ｌ１とのなす角度θは−１１°となっている。つまり、コンデンサ主面１０２に対して電極表面１１５が突起状導体５０側に傾斜している。このため、フォトレジストフィルム１８０の露光を行う際に、レーザ２０２は、フィルム１８０の未感光部側である形成予定領域Ｒ１側に反射してしまう。この場合、本来フィルム１８０の未感光部となるべき形成予定領域Ｒ１が部分的に感光し、突起状導体５０の側面に凹凸が生じてしまう。この結果、剥離工程後に、めっきレジスト１８１の一部が突起状導体５０の側面に残ってしまう。
【００６２】
具体的には、表１に示されるように、サンプルＡのセラミックコンデンサ１０１では、２０個中の１９個（９５％）において突起状導体５０の側面にフィルム残渣があることが確認された。また、サンプルＢのセラミックコンデンサ１０１では、カバー層部１０８において１層の段差補正用絶縁層１５１を形成したことにより法線Ｌ１の角度θが−７°と小さくなり、フィルム残渣の割合も２０個中１３個（６５％）と減少した。さらに、サンプルＣのセラミックコンデンサ１０１では、２層の段差補正用絶縁層１５１を形成したことにより、法線Ｌ１の角度θが−３°と小さくなり、フィルム残渣の割合も２０個中５個（２５％）と減少した。
【００６３】
３層以上の段差補正用絶縁層１５１を形成したサンプルＤ，Ｅのセラミックコンデンサ１０１では、レーザ２０２と電極表面１１５の法線Ｌ１とのなす角度θは正の角度（２°，５°）となっている。つまり、コンデンサ主面１０２に対して電極表面１１５が突起状導体５０の反対側に傾斜している。このため、フォトレジストフィルム１８０の露光を行う際に、レーザ２０２は、形成予定領域Ｒ１の外側領域Ｒ２（フィルム１８０の感光部側）に反射する。この結果、めっきレジスト１８１の開口部１８２の側面に凹凸がなく、その開口部１８２内に突起状導体５０をパターン形成することができる。従って、突起状導体５０の側面にはフィルム残渣が残ることがなく、フィルム残渣の割合は０％になる。
【００６４】
従って、本実施の形態によれば以下の効果を得ることができる。
【００６５】
（１）本実施の形態におけるセラミックコンデンサ１０１のカバー層部１０８は、コンデンサ内ビア導体１３１，１３２の周囲となる位置のセラミック絶縁層１５０間に段差補正用絶縁層１５１が介在された状態で形成されている。この場合、カバー層部１０８において、コンデンサ内ビア導体１３１，１３２の周囲となる表面を凹みのない形状とすることができる。そして、各表層電極１１１，１１２は、カバー層部１０８の表面にニッケルペーストを印刷して形成される。従って、各表層電極１１１，１１２の電極表面１１５を凸状に形成することができる。また、露光工程では、フォトレジストフィルム１８０において、突起状導体５０の形成予定領域Ｒ１の外側領域Ｒ２にレーザ２０２が入射され、その外側領域Ｒ２が感光される。このとき、外側領域Ｒ２を感光させたレーザ２０２は表層電極１１１，１１２で反射する。ここで、表層電極１１１，１１２の電極表面１１５は凸状形状であり、レーザ２０２はその傾斜面に当たって向きを変える。このレーザ２０２は、形成予定領域Ｒ１側（フィルム１８０の未感光部側）には反射せずに、形成予定領域Ｒ１の反対側にある外側領域Ｒ２側（フィルムの感光部側）に向かって確実に反射する。従って、現像工程においてフォトレジストフィルム１８０を現像してめっきレジスト１８１を形成すると、突起状導体５０の形成予定領域Ｒ１に、凹凸がない滑らかな側面を有する開口部１８２を設けることができる。そして、そのめっきレジスト１８１を介して露出する表層電極１１１，１１２に対してめっきを施すと、開口部１８２の側面には凹凸がないため、その側面にめっき層が噛み込むことなく突起状導体５０を形成することができる。よって、めっきレジスト１８１の剥離工程では、突起状導体５０の側面にめっきレジスト１８１を残すことなく確実に除去することができる。
【００６６】
（２）本実施の形態の配線基板１０では、コア主面１２及びコア裏面１３を有する樹脂コア基板１１内にセラミックコンデンサ１０１が収納されている。セラミックコンデンサ１０１は、突起状導体５０の側面のレジスト残渣が除去されているので、基板内蔵時において突起状導体５０の粗化処理を確実に行うことができる。この結果、配線基板１０を構成する樹脂層間絶縁層３４や樹脂充填材９２との密着性を十分に確保することができる。また、耐水性が劣るめっきレジスト１８１が突起状導体５０の側面に残らないので、その部分からの水分の浸入が回避され、配線基板１０の耐水性を確保することができる。
【００６７】
（３）本実施の形態の配線基板１０では、電子部品としてビアアレイタイプのセラミックコンデンサ１０１が内蔵されている。このセラミックコンデンサ１０１では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。このようにすると、コンデンサ１０１におけるインダクタンス成分の低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、コンデンサ全体の小型化が図りやすい。さらに、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
【００６８】
（４）本実施の形態のセラミックコンデンサ１０１では、電極積層部１０７における複数の内部電極層１４１，１４２において、コンデンサ内ビア導体１３１，１３２が貫通する領域にクリアランスホール１３３，１３４が一層おきに設けられている。従って、電極積層部１０７におけるコンデンサ内ビア導体１３１，１３２の周囲では、内部電極層１４１，１４２の層数が半分になり、その部分だけ厚さが薄く形成される。本実施の形態のセラミックコンデンサ１０１では、カバー層部１０８において、クリアランスホール１３３，１３４と略等しい直径を有する段差補正用絶縁層１５１が設けられ、その段差補正用絶縁層１５１は、クリアランスホール１３３，１３４に対して電極積層部１０７の積層方向に重なる位置に配置されている。この段差補正用絶縁層１５１により、電極積層部１０７においてクリアランスホール１３３，１３４を設けたことによる厚みの差を確実に抑制することができる。
【００６９】
（５）本実施の形態の配線基板１０では、セラミックコンデンサ１０１がＩＣチップ搭載領域２３に搭載されたＩＣチップ２１の直下に配置されるため、セラミックコンデンサ１０１とＩＣチップ２１とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００７０】
（６）本実施の形態の配線基板１０では、ＩＣチップ搭載領域２３がセラミックコンデンサ１０１の真上の領域内に位置しているため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１は高剛性で熱膨張率が小さいセラミックコンデンサ１０１によって支持される。よって、ＩＣチップ搭載領域２３においては、第１ビルドアップ層３１が変形しにくくなるため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１をより安定的に支持できる。従って、大きな熱応力に起因するＩＣチップ２１のクラックや接続不良を防止することができる。ゆえに、ＩＣチップ２１として、熱膨張差による応力（歪）が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい１０ｍｍ角以上の大型のＩＣチップや、脆いとされるＬｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。
【００７１】
なお、本発明の実施の形態は以下のように変更してもよい。
【００７２】
・上記実施の形態のセラミックコンデンサ１０１において、各表層電極１１１，１１２，１２１，１２２は、円形の島状電極であったが、表層電極１１１，１１２，１２１，１２２の形状は適宜変更することができる。例えば、図１３に示されるセラミックコンデンサ１０１Ａのように、電源用表層電極１１１を円形の島状電極として形成し、グランド用表層電極１１２Ａを島状電極よりも面積が大きいプレーン電極として形成してもよい。なお、グランド用表層電極１１２Ａは、各表層電極１１１を取り囲むように形成されており、各表層電極１１１と表層電極１１２Ａとの間には、所定の幅を有する円環状のクリアランス１１６が設けられている。図１４に示されるように、このセラミックコンデンサ１０１Ａにおいても、複数の電源用コンデンサ内ビア導体１３１及び複数のグランド用コンデンサ内ビア導体１３２がアレイ状に設けられている。そして、電源用コンデンサ内ビア導体１３１の端面に表層電極１１１が接続され、複数のグランド用コンデンサ内ビア導体１３２の端面に表層電極１１２Ａが接続されている。また、各表層電極１１１上及び表層電極１１２Ａ上には、それぞれ突起状導体５０が突設されている。これら突起状導体５０は、コンデンサ内ビア導体１３１，１３２と対応する位置に設けられている。
【００７３】
・上記実施の形態のセラミックコンデンサ１０１では、カバー層部１０８に設けられる段差補正用絶縁層１５１を全て同じ層数（３層）で形成していた。これに対して、図１４のセラミックコンデンサ１０１Ａでは、表層電極１１１（島状電極）に対応する段差補正用絶縁層１５１よりも表層電極１１２Ａ（プレーン電極）に対応する段差補正用絶縁層１５１の層数を多くしている。具体的には、表層電極１１１に対応する段差補正用絶縁層１５１を２層とし、表層電極１１２Ａに対応する段差補正用絶縁層１５１を３層としてカバー層部１０８を形成している。ここで、島状電極の表層電極１１１は凸状に形成され易く、プレーン電極の表層電極１１２Ａは島状電極よりも平坦状に形成され易い。この理由を以下に説明する。
【００７４】
すなわち、表層電極形成工程では、各表層電極１１１，１１２Ａを形成すべき箇所がメッシュ部となっているメッシュマスクを準備し、そのメッシュマスクをグリーンシート積層体の上面上に重ね合わせて配置する。そして、メッシュマスクを配置した状態で、メッシュマスクの上面にニッケルペーストを供給した後、スキージの移動によってニッケルペーストを刷り込むようにする。この結果、メッシュマスクのメッシュ部を介してグリーンシート積層体の上面に各表層電極１１１，１１２Ａがパターン形成される。このように表層電極１１１，１１２Ａをパターン形成する場合、メッシュマスクにおけるメッシュ部が他の部位よりも柔らかくなっているため、ペースト印刷時には、スキージによりメッシュ部が凹む。特に、表層電極１１２Ａのメッシュ部は、表層電極１１１のメッシュ部よりも面積が大きいため凹む量が大きくなる。従って、プレーン状電極の表層電極１１２Ａは、中央部側が比較的薄く印刷される。一方、島状電極の表層電極１１１は、メッシュ部の面積が小さいため、凹み量が小さくなり比較的均一な厚さで印刷される。さらに、ペースト印刷後にメッシュマスクをグリーンシート積層体から引き離す際には、メッシュマスク側のメッシュ部の端部にペーストが付着して残り、表層電極１１１，１１２Ａにおける端部のペースト量が減ってしまう。以上のことから、プレーン状電極の表層電極１１２Ａよりも島状電極の表層電極１１１の方が凸状に形成され易くなる。従って、島状電極に対応する段差補正用絶縁層１５１よりもプレーン電極に対応する段差補正用絶縁層１５１の層数を多くすることにより、パターン形状の異なる表層電極１１１と表層電極１１２Ａにおいて、凸状の電極表面１１５を確実に形成することができる。
【００７５】
なお、段差補正用絶縁層１５１の層数を変更する以外に、図１５に示されるセラミックコンデンサ１０１Ｂのように、段差補正用絶縁層１５１，１１５Ａの厚さを変更してもよい。具体的には、島状電極の表層電極１１１に対応する段差補正用絶縁層１５１よりもプレーン電極の表層電極１１２Ａに対応する段差補正用絶縁層１５１Ａを厚く形成する。また例えば、島状電極の表層電極１１１に対応する段差補正用絶縁層１５１よりもプレーン電極の表層電極１１２Ａに対応する段差補正用絶縁層１５１Ａの面積を大きく形成してもよい。このようにしても、パターン形状の異なる表層電極１１１と表層電極１１２Ａにおいて、凸状の電極表面１１５を確実に形成することができる。この場合、突起状導体５０の形成時において、レーザ２０２が形成予定領域Ｒ１の外側領域Ｒ２に反射するようにフォトレジストフィルム１８０の露光を確実に行うことができ、側面に凹凸がない突起状導体５０をパターン形成することができる。
【００７６】
・上記実施の形態では、段差補正層としてセラミック絶縁層１５０と同じ材料からなる段差補正用絶縁層１５１を形成していたが、これに限定されるものではない。例えば、内部電極層１４１，１４２と同じメタライズ導体（金属層）からなる段差補正用導体層を段差補正層としてもよい。また、カバー層部１０８における段差補正用絶縁層１５１は、コンデンサ内ビア導体１３１，１３２の外周部に接続されていたが、ビア導体１３１，１３２の周囲に設けられるものであればよく、ビア導体１３１，１３２に接続されなくてもよい。
【００７７】
・上記実施の形態の配線基板１０では、樹脂コア基板１１内にセラミックコンデンサ１０１，１０１Ａ，１０１Ｂが収容されていたが、これに限定されるものではない。図１６に示される配線基板１０Ａのように、樹脂コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１０（配線積層部）内にセラミックコンデンサ１０１Ｃを収容してもよい。この配線基板１０Ａにおける第１ビルドアップ層３１０は、樹脂層間絶縁層３０及び導体層４２を交互に積層することで形成されている。セラミックコンデンサ１０１Ｃは、上記実施の形態のセラミックコンデンサ１０１，１０１Ａ，１０１Ｂなどよりも薄く形成されている。また、セラミックコンデンサ１０１Ｃでは、コンデンサ主面１０２側の表層電極１１１，１１２に加え、コンデンサ裏面１０３側の表層電極１２１，１２２にも突起状導体５０が形成されている。
【００７８】
・上記実施の形態では、波長が４０５ｎｍの青紫色レーザ２０２を照射して露光工程を行うものであったが、これに限定されるものではない。具体的には、波長が３５５ｎｍの紫外線レーザや波長が３６５ｎｍ−４３６ｎｍの水銀ショートアークランプなどを光源として露光工程を行ってもよい。このような光源を用いて直接露光を行う場合でも入射光が比較的強くなるが、表層電極１１１，１１２の電極表面１１５を凸状形状とすることで、反射光が外側領域Ｒ２側（フィルムの感光部側）に向かって確実に反射する。この結果、上記実施の形態と同様の効果を得ることができる。
【００７９】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
【００８０】
（１）手段１において、前記カバー層部形成工程で形成される前記段差補正層はセラミック絶縁層であることを特徴とする電子部品の製造方法。
【００８１】
（２）手段１において、前記カバー層部形成工程で形成される前記段差補正層は、前記内部電極層と同じ金属層であることを特徴とする電子部品の製造方法。
【００８２】
（３）手段１において、前記表層電極は、島状電極と、前記島状電極よりも面積が大きいプレーン電極とを有し、前記カバー層部形成工程では、前記島状電極に対応する前記段差補正層よりも前記プレーン電極に対応する前記段差補正層の面積を大きくしたことを特徴とする電子部品の製造方法。
【００８３】
（４）手段１において、前記電極積層部における複数の内部電極層にて前記ビア電極を包囲するようにクリアランスホールが設けられ、前記段差補正層は、前記クリアランスホールと略等しい直径を有することを特徴とする電子部品の製造方法。
【００８４】
（５）手段１において、前記電極積層部における複数の内部電極層にて前記ビア電極を包囲するようにクリアランスホールが設けられ、前記段差補正層は、前記クリアランスホールに対して前記電極積層部の積層方向に重なる位置に配置されることを特徴とする電子部品の製造方法。
【００８５】
（６）手段１において、前記導体形成工程では、１００μｍ以上の厚さを有する前記突起状導体を形成することを特徴とする電子部品の製造方法。
【符号の説明】
【００８６】
１１…樹脂コア基板
１２…コア主面
１３…コア裏面
３０…樹脂層間絶縁層
４２…導体層
５０…突起状導体
１０１，１０１Ａ，１０１Ｂ，１０１Ｃ…電子部品としてのセラミックコンデンサ
１０２…主面としてのコンデンサ主面
１０３…主面としてのコンデンサ裏面
１０５…セラミック絶縁層としてのセラミック誘電体層
１０７…電極積層部
１０８…カバー層部
１１１…表層電極としての主面側電源用表層電極
１１２，１１２Ａ…表層電極としての主面側グランド用表層電極
１１５…電極表面
１２１…表層電極としての裏面側電源用表層電極
１２２…表層電極としての裏面側グランド用表層電極
１３１…ビア電極としての電源用コンデンサ内ビア導体
１３２…ビア電極としてのグランド用コンデンサ内ビア導体
１４１…内部電極層としての電源用内部電極層
１４２…内部電極層としてのグランド用内部電極層
１５０…セラミック絶縁層
１５１，１５１Ａ…段差補正層としての段差補正用絶縁層
１８０…めっきレジスト用ドライフィルムとしてのフォトレジストフィルム
１８１…めっきレジスト
１８２…開口部
２０１…直描露光機
２０２…レーザ
３１０…配線積層部としての第１ビルドアップ層
Ｒ１…形成予定領域
Ｒ２…外側領域
【図１】
0005784384.tif 000003
【図２】
0005784384.tif 000004
【図３】
0005784384.tif 000005
【図４】
0005784384.tif 000006
【図５】
0005784384.tif 000007
【図６】
0005784384.tif 000008
【図７】
0005784384.tif 000009
【図８】
0005784384.tif 000010
【図９】
0005784384.tif 000011
【図１０】
0005784384.tif 000012
【図１１】
0005784384.tif 000013
【図１２】
0005784384.tif 000014
【図１３】
0005784384.tif 000015
【図１４】
0005784384.tif 000016
【図１５】
0005784384.tif 000017
【図１６】
0005784384.tif 000018
【図１７】
0005784384.tif 000019