(57)【特許請求の範囲】
【請求項１】
フォトレジスト層の一部に開口を設けて、第１の金属コンタクト要素の第１の部分と、第２の金属コンタクト要素の第２の部分と、前記第１の金属コンタクト要素および前記第２の金属コンタクト要素の間の第１の絶縁材料とを露出させるステップと、
前記第１の金属コンタクト要素と前記第２の金属コンタクト要素との間に位置決めされた前記第１の絶縁材料の少なくとも一部をエッチング除去して、前記第１の金属コンタクト要素と前記第２の金属コンタクト要素との間に第１のチャネルを生成するステップと、
第２の絶縁材料を堆積して、第２の絶縁材料の層を、前記第１の金属コンタクト要素上、前記第２の金属コンタクト要素上、および前記第１のチャネル内に形成するステップであって、前記第２の絶縁材料の前記層が前記第１のチャネルを完全には満たしていないステップと、
前記第１のチャネル内に金属を堆積するステップと
を含む、キャパシタを形成する方法であって、
前記第１のチャネル内に堆積した前記金属が金属板を形成し、前記第２の絶縁材料の層によって分離された、前記第１の金属コンタクト要素および前記金属板が第１のキャパシタを含み、前記第２の絶縁材料の層によって分離された、前記第２の金属コンタクト要素および前記金属板が第２のキャパシタを含み、
前記第１のキャパシタを前記第２のキャパシタに並列に電気的に結合して、拡張キャパシタを形成するステップを含み、前記拡張キャパシタが前記第１の絶縁材料によって分離される方法。
【請求項２】
前記第１のチャネルの外側に延びる過剰な材料を除去するために平坦化プロセスを実行するステップをさらに含み、前記過剰な材料が、前記第２の絶縁材料と前記第１のチャネル内に堆積した前記金属との少なくとも一方を含んでいる、請求項１に記載の方法。
【請求項３】
前記第１の金属コンタクト要素および前記第２の金属コンタクト要素が前記拡張キャパシタの第１のコンタクトを含み、前記金属板が前記拡張キャパシタの第２のコンタクトを含む、請求項１に記載の方法。
【請求項４】
第１のトレンチを画定する誘電体層と、
前記第１のトレンチの第１の端部に位置決めされた第１の電気コンタクト要素と、
前記第１のトレンチの第２の端部に位置決めされた第２の電気コンタクト要素と、
前記第１の電気コンタクト要素および前記第２の電気コンタクト要素の間に位置決めされて、第２のトレンチを画定する誘電体材料と、
前記第２のトレンチ内に位置決めされた第３の電気コンタクト要素と
を含む半導体デバイスであって、
前記誘電体材料によって分離された、前記第１の電気コンタクト要素および前記第３の電気コンタクト要素が第１のキャパシタを含み、前記誘電体材料によって分離された、前記第２の電気コンタクト要素および前記第３の電気コンタクト要素が第２のキャパシタを含み、
前記第１のキャパシタが前記第２のキャパシタに並列に電気的に結合して、拡張キャパシタを形成し、
前記拡張キャパシタが前記誘電体層によって分離される半導体デバイス。
【請求項５】
前記誘電体層が、第１の誘電率を有する第１の絶縁材料を含み、前記誘電体材料が、前記第１の誘電率よりも大きい第２の誘電率を有する第２の絶縁材料を含む、請求項４に記載の半導体デバイス。
【請求項６】
前記半導体デバイスが、少なくとも１個の半導体ダイに集積されている、請求項４に記載の半導体デバイス。
【請求項７】
請求項４に記載の半導体デバイスが集積される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されたデバイスを含む装置。
【請求項８】
誘電体層の第１のトレンチの第１の端部に位置決めされた、電荷を貯蔵するための第１の手段と、
前記第１のトレンチの第２の端部に位置決めされた、電荷を貯蔵するための第２の手段と、
第２のトレンチを含み、前記第１の手段を前記第２の手段から電気的に隔離するための隔離手段と、
前記第２のトレンチ内に位置決めされた、電荷を貯蔵するための第３の手段と
を含む装置であって、
前記隔離手段によって、電荷を貯蔵するための前記第３の手段から分離された、電荷を貯蔵するための前記第１の手段が第１のキャパシタを含み、前記隔離手段によって、電荷を貯蔵するための前記第３の手段から分離された、電荷を貯蔵するための前記第２の手段が第２のキャパシタを含み、
前記第１のキャパシタが前記第２のキャパシタに並列に電気的に結合して、拡張キャパシタを形成し、
前記拡張キャパシタが前記誘電体層によって分離される装置。
【請求項９】
前記第１の手段、第２の手段、第３の手段、および隔離手段が、少なくとも１個の半導体ダイに集積される、請求項８に記載の装置。
【請求項１０】
前記第１の手段、第２の手段、第３の手段、および隔離手段が集積される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されたデバイスをさらに含む、請求項８に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の開示は、一般に、半導体デバイス上でのキャパシタの製作に関する。
【背景技術】
【０００２】
システムオンチップ半導体デバイスで増大しつつあるメモリ容量は、例えば、オンチップキャッシュ容量を増大させるのに、またはその他のオンチップメモリファシリティ（ｏｎ−ｃｈｉｐ  ｍｅｍｏｒｙ  ｆａｃｉｌｉｔｉｅｓ）を提供するのに使用してもよい。メモリ容量を増大するために、例えば、追加のメモリデバイス用にスペースを形成するために、チップサイズの増大を行ってもよい。しかし、チップサイズの増加は高いコストにつながる可能性がある。
【０００３】
メモリ容量を増大させるためにチップサイズを増大させる代わりに、メモリ容量は、メモリデバイス密度を増加させることによって増大させてもよい。スタティックランダムアクセスメモリ（ＳＲＡＭ）デバイスを使用してメモリ密度を増加させることは、多くのトランジスタデバイスが単一メモリセルで使用され、個々のメモリセルのサイズをかなり縮小するように多くのデバイスを著しく小型化することを伴うので難しいと考えられる。一方、メモリ密度を増加させることによって、埋め込み型ダイナミックランダムアクセスメモリ（ｅＤＲＡＭ）装置を使用するメモリセルのメモリ密度を増加させることは、数ビットのメモリデータを保存するのに使用されるキャパシタのサイズが低下することによってメモリセルの保持時間が短縮するので、難しいと考えられる。短縮された保持時間を補償するために、メモリセルをより頻繁にリフレッシュすることが考えられるが、これはメモリアクセスを妨げ、電力消費を増大させ、熱出力を増加させる可能性がある。例えば、キャパシタの極板をチップに直角にする代わりにチップ本体に平行に置くことにより、メモリセルキャパシタを再調整することによって、より高い容量のデバイスを狭いスペースで製作することが可能になる。しかし、メモリセルキャパシタの再調整では、チップを製作するときに追加の層が生成され、そのため追加のマスクの生成が行われかつ追加のフォトリソグラフィステップが行われので、再調整されたキャパシタを使用するデバイスの製造コストが増加する。
【発明の概要】
【課題を解決するための手段】
【０００４】
特定の実施形態では、キャパシタの形成方法が開示される。第１の金属コンタクト要素と第２の金属コンタクト要素との間の第１の絶縁材料の部分は、チャネルを形成するために除去される。第２の絶縁材料は、第１の金属コンタクト要素と第２の金属コンタクト要素との間のチャネル内に堆積される。
【０００５】
別の特定の実施形態では、キャパシタを形成する別の方法が開示される。この方法は、第１の金属コンタクト要素の第１の部分と、第２の金属コンタクト要素の第２の部分と、これら第１の金属コンタクト要素および第２の金属コンタクト要素の間の第１の絶縁材料とを露出させるために、フォトレジスト層の一部に開口を設けるステップを含む。第１の金属コンタクト要素と第２の金属コンタクト要素との間に位置決めされた第１の絶縁材料の少なくとも一部は、これら第１の金属コンタクト要素および第２の金属コンタクト要素の間にチャネルを生成するために、エッチング除去される。第２の絶縁材料は、第１の金属コンタクト要素上、第２の金属コンタクト要素上、および第１のチャネル内に第２の絶縁材料の層が形成されるように、堆積される。第２の絶縁材料の層は、チャネルを完全には満たさない。金属は、金属板が形成されるように、第１のチャネル内に堆積される。
【０００６】
別の特定の実施形態では、半導体デバイスを含む装置が開示されている。半導体デバイスは、第１のトレンチを画定する誘電体層を有する。半導体デバイスは、第１のトレンチの第１の端部に位置決めされた第１の電気コンタクト要素と、第１のトレンチの第２の端部に位置決めされた第２の電気コンタクト要素も有する。半導体デバイスは、第１の電気コンタクトと第２の電気コンタクトとの間に位置決めされた誘電体材料も有する。誘電体材料は、第２のトレンチを画定する。半導体デバイスはさらに、第２のトレンチ内に位置決めされた第３の電気コンタクト要素を有する。
【発明の効果】
【０００７】
本明細書に開示される実施形態により提供された、１つの特定の利点によれば、より低い容量を有するキャパシタにより既に占有されている半導体デバイスの位置で、より高い容量を有するキャパシタの生成が可能になる。一実施形態では、第１の金属コンタクト要素と第２の金属コンタクト要素との間で比較的低い誘電率を有する第１の絶縁材料の部分を除去し、その部分を、より高い誘電率を有する第２の絶縁材料で置き換えることによって、キャパシタを使用するデバイスのサイズを増大させることなくかつデバイス上のさらなるスペースを占有するキャパシタなしで、より高い容量を有するキャパシタが得られる。
【０００８】
本明細書に開示される実施形態によって提供された、別の特定の利点は、第１の金属コンタクト要素と第２の金属コンタクト要素との間の第２の絶縁材料の層内に、金属板を形成することから得られる。第２の絶縁材料の層内に金属板を形成することにより、１対のキャパシタが形成される。１対のキャパシタは、第１の金属コンタクト要素と金属板との間に第１のキャパシタを、また金属板と第２の金属コンタクト要素との間に第２のキャパシタを含む。第１のキャパシタと第２のキャパシタとを平行に結合することによって、第１のキャパシタまたは第２のキャパシタよりも大きい容量を有する複合キャパシタが形成される。
【０００９】
本明細書に開示される実施形態によって提供された、別の特定の利点は、より高い容量のキャパシタを、単一のマスクを適用することによって形成できることである。本明細書に記述される実施形態によれば、より高い容量のキャパシタは、第１の絶縁材料を除去し、第２の絶縁材料を堆積し、いくつかの実施形態では金属板を形成する金属層を堆積することによって形成される。これらのプロセスは、単一のマスクのみ使用して行われる。このように、より高い容量のキャパシタは、多数のマスクの利用に伴う時間およびコストなしで、形成することができる。
【００１０】
本発明の開示のその他の態様、利点、および特徴は、下記のセクション：図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含めた本出願全体を検討した後に明らかにされるだろう。
【図面の簡単な説明】
【００１１】
【図１】金属コンタクト要素と半導体デバイスの層上の低誘電率絶縁材料とを有する半導体デバイス上に、高密度キャパシタを生成するのに利用されるマスクの、特定の例示的な実施形態を示す平面図である。
【図２Ａ】表面のフォトレジスト材料が、図１のマスクを使用して選択的に除去された、図１の半導体デバイスの平面図である。
【図２Ｂ】表面のフォトレジスト材料が、図１のマスクを使用して選択的に除去された、図１の半導体デバイスの垂直断面図である。
【図３】フォトレジスト材料が除去された半導体デバイスの一部から低誘電率（低Ｋ）材料が除去されている、図２Ａおよび２Ｂの半導体デバイスの垂直断面図である。
【図４】フォトレジスト材料が除去されている、図３の半導体デバイスの垂直断面図である。
【図５】表面に高誘電率（高Ｋ）材料が堆積されている、図４の半導体デバイスの垂直断面図である。
【図６】高誘電率材料の未使用部分が除去されている、図５の半導体デバイスの垂直断面図である。
【図７】高誘電率材料が堆積され、金属コンタクト要素間のチャネルを部分的に満たしている、図４の半導体デバイスの垂直断面図である。
【図８】金属が高誘電率材料の層上に堆積されている、図７の半導体デバイスの垂直断面図である。
【図９Ａ】高誘電率材料の層および金属の層の未使用部分が除去されている、図８の半導体デバイスの垂直断面図である。
【図９Ｂ】高誘電率材料の層および金属の層の未使用部分が除去されている、図８の半導体デバイスの平面図である。
【図１０Ａ】平行に接続された１対のキャパシタが形成されるように電気的に結合された、図９Ａ〜９Ｂの半導体デバイスのブロック図である。
【図１０Ｂ】平行に接続された１対のキャパシタが形成されるように電気的に結合された、図９Ａ〜９Ｂの半導体デバイスの概略図である。
【図１１】低誘電率材料の一部が半導体デバイスの一部から除去されている、図２Ａおよび２Ｂの半導体デバイスの垂直断面図である。
【図１２】高誘電率材料が表面に堆積されている図１１の半導体デバイスの垂直断面図である。
【図１３Ａ】高誘電率材料の未使用部分が除去されている、図１２の半導体デバイスの垂直断面図である。
【図１３Ｂ】高誘電率材料の未使用部分が除去されている、図１２の半導体デバイスの平面図である。
【図１４】半導体デバイス内に高い容量を有するキャパシタを形成する方法の、特定の例示的な実施形態のフローチャートである。
【図１５】半導体デバイス内に高い容量を有するキャパシタを形成する方法の、別の特定の例示的な実施形態のフローチャートである。
【図１６】高誘電率単層半導体キャパシタデバイスを含む電子デバイスを製造する製造プロセスの、特定の例示的な実施形態のデータフローダイヤグラムである。
【発明を実施するための形態】
【００１２】
図１〜６は、半導体デバイスでより高い容量を有するキャパシタを形成するための方法の、特定の例示的な実施形態を示す。図１は、半導体デバイス１１０の層上に堆積された、金属コンタクト要素１１２〜１１８および１２２〜１２８と、低誘電率（低Ｋ）絶縁材料１２０を含む第１の絶縁材料とを有する半導体デバイス１１０上に、高密度キャパシタを生成するのに適用されるマスク１００の、特定の例示的な実施形態の平面図である。金属コンタクト要素１１２〜１１８および１２２〜１２８と低誘電率絶縁材料１２０は、図２Ａおよび２Ｂを参照しながらさらに記述されるように、基板層とフォトレジスト材料層との間の半導体デバイス１１０の電流層上に位置決めされる。基板層は、第１の層と見なしてもよく、現像される層を第２の層と見なしてもよく、フォトレジスト層を第３の層と見なしてもよい。
【００１３】
第１の組の金属コンタクト要素１１２〜１１８は、記憶装置で使用されるコンタクト要素を含む。したがって金属コンタクト要素１１２〜１１８を、金属記憶ノードと見なしてもよい。第２の組の金属コンタクト要素１２２〜１２８は、論理装置で使用されるコンタクト要素を含む。半導体デバイス１１０に高密度キャパシタを形成する特定の例示的な実施形態によれば、このプロセスは、第２の組の金属コンタクト要素１２２〜１２８の周りの領域を変化させることなく、第１の組の金属コンタクト要素１１２〜１１８の周りの領域を変化させることを対象とする。このために、マスク１００は２つの開口１０２および１０４を含む。マスク１００の開口１０２および１０４は、金属コンタクト要素１１２および１１４の間と金属コンタクト要素１１６および１１８の間の低誘電率絶縁材料１２０の除去が可能になるよう構成される。特に、マスク１００の開口１０２および１０４は、以下にさらに記述されるように、半導体デバイス１１０の層上に位置決めされたフォトレジスト層（図１には示されていない）の露光を可能にする。フォトレジスト材料を露光すると、フォトレジスト層の除去により、露出した状態の低誘電率絶縁材料１２０をエッチング除去することが可能になる。以下にさらに記述されるように、低誘電率絶縁材料１２０を除去することにより、低誘電率絶縁材料１２０を１種または複数のその他の材料で置き換えて、低誘電率絶縁材料１２０が除去されているスペースに、より高い容量のキャパシタを生成することが可能になる。
【００１４】
図２Ａおよび２Ｂはそれぞれ、図１の半導体デバイス１１０の平面図および垂直断面図であり、図１のマスク１００を使用してフォトレジスト材料２１０が選択的に除去されている。図１のマスク１００の開口１０２および１０４は、リソグラフィなどによるフォトレジスト材料２１０の露光を可能にし、フォトレジスト材料２１０に開口領域２３０および２４０を生成する。開口領域２３０は、金属コンタクト要素１１２および１１４の少なくとも一部と、金属コンタクト要素１１２および１１４の間の低誘電率絶縁材料２２０の露光部分を露出させる。開口領域２４０は、金属コンタクト要素１１６および１１８の少なくとも一部と、低誘電率絶縁材料２２２の露出部分を含む。以下にさらに記述されるように、低誘電率絶縁材料２２０および２２２の露出部分は、金属コンタクト要素１１２〜１１８が効果的に損傷を受けにくいエッチングなどのプロセスによって除去されることになる。このように、低誘電率絶縁材料２２０および２２２の露出部分を除去するのに、金属コンタクト要素１１２〜１１８の部分を開口領域２３０および２４０の一部として露出させる必要はない。しかし、金属コンタクト要素１１２〜１１８の一部は露出する可能性があるので、マスキングプロセスは、金属コンタクト要素１１２〜１１８の一部を露出させるのに十分耐性があるものにすることができ、したがってマスキングプロセスでの若干の不正確さが許容される。しかしマスキングプロセスは、本発明で開示されるようなプロセスの特定の実施形態の一部として除去されることのない低誘電率絶縁材料１２０をフォトレジスト材料が覆い続けるように、金属コンタクト要素１１２〜１１８の一部を露出させることのみに関し、十分精密にできることに留意すべきである。
【００１５】
図２Ｂは、図２Ａの切断面２５０に沿って得られた半導体デバイス１１０の垂直断面図である。半導体デバイス１１０の垂直断面図は、金属コンタクト要素１１６および１１８の一部と低誘電率絶縁材料２２２の露出部分との上方で、フォトレジスト材料２１０内に開口領域２４０を示す。フォトレジスト材料２１０の開口領域２４０は、エッチングなどによって低誘電体絶縁材料２２２の露出部分の除去を可能にし、一方、フォトレジスト材料２１０は、間断なく、低誘電率絶縁材料１２０のその他の部分を覆いかつこの材料１２０が除去されるのを防止する。参考までに、第１の金属コンタクト要素１１６および第２の金属コンタクト要素１１８は、エッチング停止層２６０または同じ位置に配置される別の層などの基板表面に対する第１の層２９０と、フォトレジスト層２１０を含む層２９４との間で、半導体デバイス１１０の第２の層２９２内に形成されると見なしてもよい。
【００１６】
半導体デバイス１１０の垂直断面図では、金属コンタクト要素１１２〜１１８および１２２〜１２８と低誘電率絶縁材料１２０とを含む前述の要素が、フォトレジスト材料２１０と半導体デバイス１１０の別の層との間に存在する半導体デバイス１１０の層の一部であることに留意すべきである。本発明の開示の方法の、特定の例示的な実施形態によれば、フォトレジスト材料２１０に対向する層は、電流層のエッチングが下にある層２７０に影響を及ぼさないようにエッチングに耐性のある材料からなるエッチング停止層２６０を含んでいてもよい。あるいは、図１１に関して記述されるように、エッチング停止層２６０を省略してもよい。下にある層２７０またはエッチング停止層２６０は、金属コンタクト要素１１２〜１１８および１２２〜１２８と低誘電率絶縁材料１２０が表面に堆積されている基板であってもよい。
【００１７】
図３は、チャネル３１０が形成されるように、図２Ａ〜２Ｂの低誘電率絶縁材料２２２の露出部分が除去された半導体デバイス１１０を示す、半導体デバイス１１０の垂直断面図である。チャネル３１０は、第１の金属コンタクト要素の第１の面２１６と、第２の金属コンタクト要素１１８の第２の面２１８と、エッチング停止層２６０により示されるような、フォトレジスト層に対向する層の面３２０とによって画定される。
【００１８】
図４は、フォトレジスト材料２１０の残りの部分が、チャネル３１０の形成後に除去された状態を示す、半導体デバイス１１０の垂直断面図である。チャネル３１０など、半導体デバイス１１０の一部が望み通りに除去されると、フォトレジスト材料２１０は、半導体１１０の一部を保護するのにもはや必要ではなく、したがってフォトレジスト材料２１０はもはや必要ではない。
【００１９】
図５は、半導体デバイス１１０上に、高誘電率（高Ｋ）絶縁材料５１０を含む第２の絶縁材料を堆積した後の半導体デバイス１１０を示す、垂直断面図である。高誘電率絶縁材料５１０の堆積は、図３〜４のチャネル３１０を高誘電率絶縁材料の部分５２０で満たす。チャネル内で、高誘電率絶縁材料の部分５２０は、現在構成されている第２の層の厚さ５４０に等しくまたはそれを超える層厚５３０を有する。
【００２０】
図６は、本発明で開示されている方法の特定の例示的な実施形態により形成された、結果的に得られた半導体デバイス６００を示す垂直断面図である。得られた半導体デバイス６００は、図３〜４のチャネル３１０を満たした高誘電率絶縁材料の部分５２０を除き、半導体デバイス１１０上に堆積された高誘電率絶縁材料５１０を除去するための、平坦化プロセスを使用することによって製造される。半導体デバイス６００は、金属コンタクト要素１１６、高誘電率絶縁材料の部分５２０、および金属コンタクト要素１１８を含み、より高い容量を有する、したがってより長い保持時間を有するキャパシタを、特徴付けて示す。より高い容量のデバイスは、低誘電率絶縁材料の一部が選択的に除去されて高誘電率絶縁材料の堆積が可能になり、それによってより高い容量を有するキャパシタが形成されるように、単一のマスクを使用して形成した。
【００２１】
図７〜９Ｂは、半導体デバイスにおいて高い容量を有するキャパシタを形成するための、本発明で開示される方法の、別の特定の例示的な実施形態のステップを示す。記述される方法は、図１〜６に関して既に述べた方法と同じ初期ステップを有する。具体的には、図７〜９Ｂの方法は、やはり図１〜４に関して述べた低誘電率絶縁材料の一部を選択的に除去することから始まる。したがって、方法のこの第２の特定の例示的な実施形態では、図７は、図４に示される半導体デバイス１１０でチャネル３１０を形成した後に、この方法を続けると見なしてもよい。
【００２２】
図７は、半導体デバイス１１０上に高誘電率絶縁材料７１０を堆積した後の半導体デバイス１１０を示す、垂直断面図である。しかし、図５の高誘電率絶縁材料５１０の堆積とは対照的に、高誘電率絶縁材料７１０の堆積は、図５の例のようにチャネル３１０を満たすのではなくチャネル３１０内に高誘電率材料層７２０を堆積するように構成される。言い換えれば、チャネル内に堆積された高誘電率材料７２０の、結果的に得られる層の厚さ７３０は、現在構成されている第２の層の層厚７４０よりも薄い。
【００２３】
図８は、高誘電率材料７１０の層上に金属材料８１０を堆積した後の半導体デバイス１１０を示す、垂直断面図である。金属材料８１０の堆積は、チャネル３１０の残りの部分を満たすために金属部分８２０が堆積するよう構成される。
【００２４】
図９Ａは、本発明で開示される方法の特定の例示的な実施形態により形成された、結果的に得られる半導体デバイス９００を示す、垂直断面図である。得られる半導体デバイス９００は、図３〜４のチャネル３１０を満たす高誘電率絶縁材料層７２０および金属部分８２０を除く、半導体デバイス１１０上に堆積された高誘電率絶縁材料７１０と金属８１０とを除去するのに、平坦化プロセスを使用することによって製造される。図１０Ａ〜１０Ｂに関して以下に記述されるように、高誘電率絶縁材料層７２０での金属８２０の導入は、高容量を有するキャパシタが生成されるよう平行に結合できる１対のキャパシタをもたらす。
【００２５】
図９Ｂは、得られる半導体デバイス９００を示す平面図であり、図９Ａの垂直断面図は、切断面９５０に沿った図である。図９Ｂに示すように、予め形成されたチャネル３１０は、現在、金属で満たされて、金属板８２０が生成されるようになされており、金属コンタクト要素１１６および１１８の間で高誘電率絶縁材料層７２０内に包封されている。同じプロセスを使用することにより、金属コンタクト要素１１２および１１４の間で高誘電率絶縁材料層７２２内に包封された金属板８２２などの、多数の類似した構成を得ることができる。
【００２６】
図１０Ａおよび１０Ｂはそれぞれ、平行に接続された１対のキャパシタが形成されるように電気的に結合された図９Ａ〜９Ｂの半導体デバイスの、ブロック図および概略図である。図１０Ａは、高誘電率絶縁材料層７２０および金属板８２０を取り囲む金属コンタクト要素１１６および１１８を示す、図９Ａの垂直断面図の一部である。第１のキャパシタ１０３０は、高誘電率絶縁材料層７２０の一部を取り囲む、金属コンタクト要素１１６と金属板８２０とを含む。第２のキャパシタ１０４０は、高誘電率絶縁材料層７２０の別の部分を取り囲む、金属板８２０および金属コンタクト要素１１８を含む。第１のコンタクト１０２０と金属コンタクト要素１１６および１１８の双方とを電気的に結合することにより、かつ第２のコンタクト１０１０と金属板８２０とを電気的に結合することにより、第１のキャパシタ１０３０および第２のキャパシタ１０４０は、図１０Ｂの概略図で表されるように平行に結合される。２つのコンタクトの間で平行にキャパシタを結合することにより、２つのコンタクトの間でキャパシタのそれぞれの容量が組み合わされるという効果が発揮されて拡張キャパシタ１０５０が形成され、この第１のコンタクト１０２０は、拡張キャパシタの第１のキャパシタコンタクトであり、第２のコンタクト１０１０は、拡張キャパシタの第２のキャパシタコンタクトである。このように、図示される図１０Ａのキャパシタの接続は、キャパシタ１０３０および１０４０の容量値を高め、それにより拡張キャパシタ１０５０の容量が得られる。キャパシタ１０３０および１０４０の容量値がほぼ等しいと仮定すると、キャパシタ１０３０および１０４０の容量値の組合せによって、キャパシタ１０３０および１０４０のどちらかのみの容量値をほぼ２倍にする。
【００２７】
このように、図９Ａ〜９Ｂの半導体デバイス９００は、金属コンタクト要素１１６、高誘電率絶縁材料層７２０、金属コンタクト要素１１８、および金属板８２０を含み、より高い容量を有し、したがってより長い保持時間を有するキャパシタを、特徴付けて示す。より高い容量のデバイスは、低誘電率絶縁材料の一部が選択的に除去されて高誘電率絶縁材料および金属材料の堆積が可能になり、それによってより高い容量を有するキャパシタが形成されるよう並行に結合することができる２つのキャパシタが形成されるように、単一のマスクを使用して形成した。
【００２８】
図１１〜１３Ｂは、半導体デバイスでより高い容量を有するキャパシタを形成するための、本発明で開示される方法の、別の特定の例示的な実施形態のステップを示す。記述される方法は、図１〜６に関して既に記述した方法と同じ初期ステップを有する。しかし、図１１に示されるように、低誘電率絶縁材料２２２の露出部分の全てが金属コンタクト要素１１６および１１８の間で除去される図４に示される方法とは対照的に、低誘電率絶縁材料２２２の露出部分の一部は、所定位置に残されたままである。このように、低誘電率絶縁材料層１１１６は、第１の金属コンタクト要素１１６の第１の面２１６上に形成され、低誘電率絶縁材料の別の層１１１８は、第２の金属コンタクト要素１１８の第２の面２１８上に形成される。低誘電率絶縁材料層１１１６および１１１８と、フォトレジスト層によりかつて占有された位置とは反対の層の面１１２０とが、チャネル１１２０を画定する。
【００２９】
例えば、図４の半導体デバイスとは対照的に、図１１の半導体デバイス１１０２は、図４に含まれるエッチング停止層２６０を含まない。代わりに、金属コンタクト要素１１６および１１８と、修正されている層に使用される低誘電率絶縁材料１２０とが、半導体デバイス１１０２の隣接層１１０４上に直接配置される。このプロセスは、所定位置に残すことが望まれる材料を除去しないように、ドライエッチングを使用する場合またはその他の方法で処理する場合、エッチング停止層２６０なしで行ってもよい。
【００３０】
図１２は、表面に高誘電率材料１２１０が堆積されている、半導体デバイス１２０２の垂直断面図である。高誘電率材料１２１０は、高誘電率絶縁材料の部分１２２０で図１１のチャネル１１１０を満たすように堆積される。
【００３１】
図１３Ａは、本発明で開示される方法の特定の例示的な実施形態により形成された、結果的に得られる半導体デバイス１３００を示す、垂直断面図である。得られる半導体デバイス１３００は、チャネル１１１０を満たした高誘電率絶縁材料の部分１２２０を除いて、高誘電率絶縁材料１２１０を除去するのに、平坦化プロセスを使用することによって製造される。高誘電率絶縁材料の部分１２２０の挿入により、金属コンタクト要素１１６および１１８の間に形成されたキャパシタの容量、したがってその保持時間が増大する。
【００３２】
図１３Ｂは、得られる半導体デバイス１３００を示す平面図であり、図１３Ａの垂直断面図は切断面１３５０に沿って見た図である。次に、図１３Ｂに示されるように、図１１で予め形成されたチャネル１１１０に、金属コンタクト要素１１６および１１８の間で高誘電率絶縁材料１２２０の部分１１２０を充填する。
【００３３】
図１４は、半導体デバイスに高容量を有するキャパシタを形成する方法の、特定の例示的な実施形態のフローチャート１４００である。１４０２では、第１の金属コンタクト要素と第２の金属コンタクト要素との間に位置決めされた第１の絶縁材料の部分が除去されて、チャネルを形成する。１４０４では、第２の絶縁材料が、第１の金属コンタクト要素と第２の金属コンタクト要素との間のチャネルに堆積される。
【００３４】
第１の金属コンタクト要素１１６と第２の金属コンタクト要素１１８との間のチャネル内の高誘電率絶縁材料は、図５、７、および１２に関して記述されるように、チャネル３１０および１１１０内にそれぞれ層５２０、７２０、および１１２０を形成する。前述のように、高誘電率絶縁材料は、低誘電率絶縁材料１２０よりも高い誘電率を有する。低誘電率絶縁材料は、図２Ａ〜２Ｂ、３、および１１に関して記述されるように、低誘電率絶縁材料の部分２２２をエッチングすることによって除去される。第１の金属コンタクト要素１１６と第２の金属コンタクト要素１１８は、図２Ｂ、３、および４に関して記述されるように、基板の表面に関する第１の層２９０とフォトレジスト層２１０との間で、半導体テバイスの第２の層に形成されると見なしてもよい。第１の層２９０は、図３に関して記述されるエッチング停止層を含んでいてもよい。
【００３５】
低誘電率絶縁材料２２２の部分は、図１〜３に関して記述されるように、第１の金属コンタクト要素１１６と第２の金属コンタクト要素１１８との間で露出される。第１の金属コンタクト要素１１６と第２の金属コンタクト要素１１８との間の低誘電率絶縁材料の一部を露出させるステップは、図２Ａ〜２Ｂに関して記述されるように、第１の金属コンタクト要素１１６と第２の金属コンタクト要素１１８との間の低誘電率絶縁材料の部分２２２上に延びるフォトレジスト層２１０の一部に、開口を設けるステップを含む。図２Ａ〜２Ｂに関しても既に述べたように、フォトレジスト層２１０の追加の部分には、第１の金属コンタクト要素１１６および第２の金属コンタクト要素１１８の少なくとも一方の部分上に開口を設けてもよい。
【００３６】
低誘電率絶縁材料２２２の一部を露出させるステップは、図１〜３に関して記述されるように、リソグラフィプロセス中に除去されるフォトレジスト層２１０の部分が画定されるよう、マスク１００を適用するステップを含む。除去される低誘電率絶縁材料２２２の部分は、図３に関して記述されるように、第１の金属コンタクト要素１１６と第２の金属コンタクト要素１１８との間で低誘電率絶縁材料２２２の実質的に全てを含んでいてもよい。高誘電率絶縁材料は、図５に関して記述されるように、第１の金属コンタクト要素１１６と第２の金属コンタクト要素１１８との間の第１の層を覆っていてもよい。高誘電率絶縁材料５２０は、図２および５に関して記述されるように、第２の層２９２の層厚５４０に少なくとも等しい厚さ５３０を有していてもよい。あるいは、高誘電率絶縁材料５２０は、図２および７に関して記述されるように、第２の層２９２の層厚７４０よりも薄い厚さ７３０を有していてもよい。金属８１０は、図７に関して記述されるように、高誘電率絶縁材料層７１０上に金属層８２０を形成するように堆積してもよい。
【００３７】
低誘電率絶縁材料２２２を除去することによって、図１１に関して記述されるように、第１の金属コンタクト要素１１６および第２の金属コンタクト要素１１８をそれぞれ覆う第１の絶縁材料１１１６および１１１８の層を残すことができる。図１に関して既に述べたように、第１の金属コンタクト要素１１６は、第１の金属記憶ノードを含むと見なしてもよく、第２の金属コンタクト要素１１８は、第２の金属記憶ノードを含むと見なしてもよい。
【００３８】
図１５は、半導体デバイスに、高容量を有するキャパシタを形成する方法の、別の特定の例示的な実施形態のフローチャートである。フォトレジスト層の一部には、１５０２において、第１の金属コンタクト要素の第１の部分と、第２の金属コンタクト要素の第２の部分と、第１の金属コンタクト要素および第２の金属コンタクト要素の間の第１の絶縁材料とが露出するように開口が設けられる。１５０４では、第１の金属コンタクト要素と第２の金属コンタクト要素との間に位置決めされた第１の絶縁材料の少なくとも一部がエッチング除去されて、第１の金属コンタクト要素と第２の金属コンタクト要素との間にチャネルを生成する。第２の絶縁材料は、１５０６において、第１の金属コンタクト要素上、第２の金属コンタクト要素上、および第１のチャネル内に第２の絶縁材料の層が形成されるように堆積され、この第２の絶縁材料の層は、チャネルを完全に満たすわけではない。金属は、１５０８において、第１のチャネル内に堆積されて金属板を形成する。
【００３９】
平坦化プロセスは、図７、８、および９Ａに関して記述されるように、高誘電率絶縁材料７１０および金属８１０の過剰部分を含めた過剰な材料を、除去するために行ってもよい。図９および１０Ａに関して記述されるように、第１のチャネルに堆積された金属８２０は金属板を形成し、高誘電率絶縁材料層７２０によって金属板８２０から切り離された第１の金属コンタクト要素１１６は、第１のキャパシタ１０３０を含み、高誘電率絶縁材料層７２０によって金属板８２０から切り離された第２の金属コンタクト要素１１８は、第２のキャパシタ１０４０を含む。第２のキャパシタ１０４０と平行に第１のキャパシタ１０３０を電気的に結合することにより、図１０Ａ〜１０Ｂに関して記述されるように、拡張キャパシタ１０５０が形成される。具体的には、図１０Ａに関して記述されるように、第２のキャパシタ１０４０と平行に第１のキャパシタ１０３０を電気的に結合するステップは、第１の金属コンタクト要素１１６と第２の金属コンタクト要素１１８とを電気的に結合して拡張キャパシタ１０５０の第１のコンタクト１０２０を形成するステップを含み、金属板８２０は、拡張キャパシタ１０５０の第２のコンタクト１０１０を含む。
【００４０】
前述の開示されたデバイスおよび機能性は、コンピュータ可読性媒体に保存されたコンピュータファイル（例えば、ＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）に設計され構成されていてもよい。そのようなファイルのいくつかまたは全ては、そのようなファイルに基づいてデバイスを製作する製作ハンドラ（ｆａｂｒｉｃａｔｉｏｎ  ｈａｎｄｌｅｒｓ）に提供されてもよい。得られる製品は、後で半導体のダイに切断され半導体チップ内にパッケージ化される半導体ウェハを含む。次いでチップは上述のデバイスで用いられる。図１６は、電子デバイス製造プロセス１６００の、特定の例示的な実施形態を示す。
【００４１】
物理的デバイス情報１６０２は、研究用コンピュータ１６０６などにおいて製造プロセス１６００で受け取られる。物理的デバイス情報１６０２は、図１〜６により形成されたより高い容量のデバイス、図７〜９Ｂにより形成されたより高い容量を有するキャパシタ、図１０Ａ〜Ｂに示されるキャパシタ構造、図１１〜１３Ｂにより形成されたより高い容量を有するキャパシタ、図１４または図１５の方法により形成されたキャパシタ、またはこれらの任意の組合せなど、半導体デバイスの少なくとも１つの物理的性質を表す設計情報を含んでいてもよい。例えば、物理的デバイス情報１６０２は、研究用コンピュータ１６０６に連結されたユーザインターフェース１６０４を介して入力される、物理的パラメータ、材料特性、および構造情報を含んでいてもよい。研究用コンピュータ１６０６は、メモリ１６１０などのコンピュータ可読性媒体に連結された、１つまたは複数のプロセッシングコアなどのプロセッサ１６０８を含む。メモリ１６１０は、プロセッサ１６０８で物理的デバイス情報１６０２を変換してファイルフォーマットに適合させかつライブラリファイル１６１２を生成するように、実行可能なコンピュータ可読性の命令を保存してもよい。
【００４２】
特定の実施形態では、ライブラリファイル１６１２は、変換された設計情報を含んだ少なくとも１つのデータファイルを含む。例えば、ライブラリファイル１６１２は、電子設計自動化（ＥＤＡ）ツール１６２０と共に使用するのに提供される、図１〜６、図７〜９Ｂ、図１０Ａ〜Ｂ、図１１〜１３Ｂ、図１４の方法、図１５の方法、またはこれらの任意の組合せにより形成されたデバイスなどの高誘電率単層半導体キャパシタデバイスを含めた、半導体デバイスのライブラリを含んでいてもよい。
【００４３】
ライブラリファイル１６１２は、メモリ１６１８に結合された、１つまたは複数のプロセッシングコアなどのプロセッサ１６１６を含めた設計用コンピュータ１６１４で、ＥＤＡツール１６２０と併せて使用してもよい。ＥＤＡツール１６２０は、メモリ１６１８でプロセッサにより実行可能な命令として保存されてもよく、その結果、設計用コンピュータ１６１４のユーザは、ライブラリファイル１６１２の、図１〜６、図７〜９Ｂ、図１０Ａ〜Ｂ、図１１〜１３Ｂ、図１４の方法、図１５の方法、またはこれらの任意の組合せにより形成されたデバイスなどの高誘電率単層半導体キャパシタデバイスを含む回路を設計することが可能になる。例えば、設計用コンピュータ１６１４のユーザは、設計用コンピュータ１６１４に結合されたユーザインターフェース１６２４を介して回路設計情報１６２２を入力してもよい。回路設計情報１６２２は、図１〜６、図７〜９Ｂ、図１０Ａ〜Ｂ、図１１〜１３Ｂ、図１４の方法、図１５の方法、またはこれらの任意の組合せにより形成されたデバイスなどの半導体デバイスの少なくとも１つの物理的性質を表す設計情報を含んでいてもよい。例えば、回路設計特性は、回路設計における特定回路およびその他の要素に対する関係の識別、位置情報、フィーチャサイズ情報、相互接続情報、または半導体デバイスの物理的性質を表すその他の情報を含んでいてもよい。
【００４４】
設計用コンピュータ１６１４は、ファイルフォーマットに適合するように、回路設計情報１６２２を含めた設計情報を変換するよう構成されていてもよい。例えば、ファイル形成は、平面幾何形状、テキストラベル、および階層フォーマットにおける回路レイアウトに関するその他の情報を表すデータベースバイナリファイルフォーマット、例えばグラフィカルデータシステム（ＧＤＳＩＩ）ファイルフォーマットを含んでいてもよい。設計用コンピュータ１６１４は、他の回路または情報に加え、図１〜６、図７〜９Ｂ、図１０Ａ〜Ｂ、図１１〜１３Ｂ、図１４の方法、図１５の方法、またはこれらの任意の組合せにより形成されたデバイスなどの高誘電率単層半導体キャパシタデバイスについて記述する情報を含むＧＤＳＩＩファイル１６２６など、変換された設計情報を含めたデータファイルを生成するよう構成されていてもよい。例えば、データファイルは、図６に示されるキャパシタを含み、かつ追加の電子回路および構成要素もＳＯＣ内に含む、システムオンチップ（ＳＯＣ）に対応する情報を含んでいてもよい。
【００４５】
ＧＤＳＩＩファイル１６２６は、ＧＤＳＩＩファイル１６２６で変換された情報に従い、図１４の方法、図１５の方法、またはこれらの任意の組合せを組み込むなどして図１〜６、図７〜９Ｂ、図１０Ａ〜Ｂ、図１１〜１３Ｂに示されるキャパシタデバイスを製造するように、製作プロセス１６２８で受けとられてもよい。例えば、デバイス製造プロセスは、ＧＤＳＩＩファイル１６２６をマスク製造業者１６３０に提供して、代表的なマスク１６３２として示される、フォトリソグラフィ処理に使用されるマスクなどの１つまたは複数のマスクを生成するステップを含んでいてもよい。マスク１６３２は、試験がなされかつ代表的なダイ１６３６などのダイに分離することができる、１つまたは複数のウェハ１６３４を生成するために、製作プロセス中に使用してもよい。ダイ１６３６は、図１４の方法、図１５の方法、またはこれらの任意の組合せを組み込むなど、図１〜６、図７〜９Ｂ、図１０Ａ〜Ｂ、図１１〜１３Ｂに示されるキャパシタデバイスを含めた回路を含む。
【００４６】
ダイ１６３６は、ダイ１６３６が代表的なパッケージ１６４０に組み込まれるパッケージプロセス１６３８に提供されてもよい。例えばパッケージ１６４０は、システムインパッケージ（ＳｉＰ）の配置構成など、単一のダイ１６３６または複数のダイを含んでいてもよい。パッケージ１６４０は、Ｊｏｉｎｔ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｏｕｎｃｉｌ（ＪＥＤＥＣ）規格など、１つまたは複数の規格または仕様に一致するように構成されていてもよい。
【００４７】
パッケージ１６４０に関する情報は、コンピュータ１６４６に保存されたコンポーネントライブラリを介するなどして、様々なプロダクト設計者に分配されてもよい。コンピュータ１６４６は、メモリ１６５０に結合された、１つまたは複数のプロセッシングコアなどのプロセッサ１６４８を含んでいてもよい。プリント回路基板（ＰＣＢ）ツールは、ユーザインターフェース１６４４を介してコンピュータ１６４６のユーザから受け取ったＰＣＢ設計情報１６４２を処理するために、メモリ１６５０で、プロセッサで実行可能な命令として保存されてもよい。ＰＣＢ設計情報１６４２は、回路基板上での、パッケージ化された半導体デバイスの物理的位置情報を含んでいてもよく、このパッケージ化された半導体デバイスは、図１〜６、図７〜９Ｂ、図１０Ａ〜Ｂ、図１１〜１３Ｂに示されまたは図１４の方法、図１５の方法、またはこれらの任意の組合せにより形成されたキャパシタデバイスを含むパッケージ１６４０に対応するものである。
【００４８】
コンピュータ１６４６は、回路基板におけるパッケージ化された半導体デバイスの物理的位置情報、並びにトレースおよびビアなどの電気接続のレイアウトを含むデータを有するＧＥＲＢＥＲファイル１６５２などのデータファイルを生成するために、ＰＣＢ設計情報１６４２を変換するよう構成されていてもよく、このパッケージ化された半導体テバイスは、図１〜６、図７〜９Ｂ、図１０Ａ〜Ｂ、図１１〜１３Ｂに示されまたは図１４の方法、図１５の方法、またはこれらの任意の組合せにより形成されたキャパシタデバイスを含むパッケージ１６４０に対応するものである。その他の実施形態では、変換されたＰＣＢ設計情報により生成されたデータファイルは、ＧＥＲＢＥＲフォーマット以外のフォーマットを有していてもよい。
【００４９】
ＧＥＲＢＥＲファイル１６５２は、ボードアセンブリプロセス１６５４で受け取られてもよく、ＧＥＲＢＥＲファイル１６５２内に保存された設計情報により製造された代表的なＰＣＢ  １６５６などのＰＣＢを生成するのに使用してもよい。例えば、ＧＥＲＢＥＲファイル１６５２は、ＰＣＢ製造プロセスの様々なステップを実施するために、１つまたは複数のマシンにアップロードされてもよい。ＰＣＢ  １６５６は、代表的なプリント回路アセンブリ（ＰＣＡ）１６５８を形成するために、パッケージ１６４０を含めた電子部品と共に存在してもよい。
【００５０】
ＰＣＡ  １６５８は、製品製造プロセス１６６０で受け取られてもよく、第１の代表的な電子デバイス１６６２および第２の代表的な電子デバイス１６６４などの１つまたは複数の電子デバイスに組み入れてもよい。例示的な非限定的な例として、第１の代表的な電子デバイス１６６２、第２の代表的な電子デバイス１６６４、またはその両方は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータの群から選択してもよい。別の例示的な、非限定的な例として、電子デバイス１６６２および１６６４の１つまたは複数は、携帯電話、ハンドヘルドパーソナルコミュニケーションシステム（ＰＣＳ）ユニット、パーソナルデータアシスタントなどの携帯用データユニット、全地球測位システム（ＧＰＳ）で使用可能なデバイス、ナビゲーションデバイス、メータ読取り装置などの固定位置データユニット、またはデータもしくはコンピュータの命令を保存しもしくは検索する任意のその他のデバイス、またはこれらの任意の組合せなどの、遠隔ユニットであってもよい。図１６は、この開示の教示による遠隔ユニットを例示してもよいが、この開示は、これら例示的に示されるユニットに限定されない。この開示の実施形態は、試験および特徴付けのためのメモリおよびオンチップ回路を含めたアクティブ集積回路を含む任意のデバイスで、適切に用いてもよい。
【００５１】
したがって、図１４の方法、図１５の方法、またはこれらの任意の組合せを組み込んだような、図１〜６、図７〜９Ｂ、図１０Ａ〜Ｂ、図１１〜１３Ｂに示されるキャパシタデバイスは、例示的なプロセス１６００に示されるように製作し、処理し、電子デバイスに組み込むことができる。図１〜１５に関して開示された実施形態の１つまたは複数の態様は、ライブラリファイル１６１２内、ＧＤＳＩＩファイル１６２６内、およびＧＥＲＢＥＲファイル１６５２内などの様々な処理段階で含まれてもよく、並びに研究用コンピュータ１６０６のメモリ１６１０、設計用コンピュータ１６１４のメモリ１６１８、コンピュータ１６４６のメモリ１６５０、様々な段階、例えばボードアセンブリプロセス１６５４でなどで使用される１つまたは複数のその他のコンピュータまたはプロセッサ（図示せず）のメモリに保存されてもよく、マスク１６３２、ダイ１６３６、パッケージ１６４０、ＰＣＡ  １６５８、プロトタイプの回路もしくはデバイス（図示せず）などのその他の製品、またはこれらの任意の組合せなどの１つまたは複数のその他の物理的実施形態に組み込まれてもよい。物理的デバイス設計から最終製品への製造の様々な代表的な段階が示されるが、その他の実施形態では、より少ない段階を使用してもよくまたは追加の段階を含めてもよい。同様に、プロセス１６００は、プロセス１６００の様々な段階を実行する単一のエンティティによってまたは１つもしくは複数のエンティティによって実行してもよい。
【００５２】
開示された実施形態の先の記述は、当業者が、開示された実施形態を作製しまたは使用できるように提供される。これら実施形態になされる様々な修正は、当業者に容易に明らかにされ、本明細書に定義される原理は、この開示の範囲から逸脱することなくその他の実施形態に適用してもよい。したがって、本発明の開示は、本明細書に示される実施形態を限定するものではなく、下記の特許請求の範囲によって定義される原理および新規な特徴に対して矛盾のない、できる限り最も広い範囲が与えられ得る。
【符号の説明】
【００５３】
１００  マスク
１０２  開口
１０４  開口
１１０  半導体デバイス
１１２  金属コンタクト要素
１１４  金属コンタクト要素
１１６  金属コンタクト要素
１１８  金属コンタクト要素
１２０  低誘電率絶縁材料
１２２  金属コンタクト要素
１２４  金属コンタクト要素
１２６  金属コンタクト要素
１２８  金属コンタクト要素
２１０  フォトレジスト材料
２２０  低誘電率絶縁材料
２２２  低誘電率絶縁材料
２３０  開口領域
２４０  開口領域
２６０  エッチング停止層
２９０  第１の層
２９２  第２の層
３１０  チャネル
５１０  高誘電率絶縁材料
５２０  高誘電率絶縁材料の切片
６００  半導体デバイス
７１０  高誘電率絶縁材料
１０１０  第２のコンタクト
１０２０  第１のコンタクト
１０３０  第１のキャパシタ
１０４０  第２のキャパシタ
１０５０  拡張キャパシタ
１１１０  チャネル
１２２０  高誘電率絶縁材料の切片
１３００  半導体デバイス
【図１】
0005680566.tif 000002
【図３】
0005680566.tif 000003
【図７】
0005680566.tif 000004
【図１０Ｂ】
0005680566.tif 000005
【図２Ａ】
0005680566.tif 000006
【図２Ｂ】
0005680566.tif 000007
【図４】
0005680566.tif 000008
【図５】
0005680566.tif 000009
【図６】
0005680566.tif 000010
【図８】
0005680566.tif 000011
【図９Ａ】
0005680566.tif 000012
【図９Ｂ】
0005680566.tif 000013
【図１０Ａ】
0005680566.tif 000014
【図１１】
0005680566.tif 000015
【図１２】
0005680566.tif 000016
【図１３Ａ】
0005680566.tif 000017
【図１３Ｂ】
0005680566.tif 000018
【図１４】
0005680566.tif 000019
【図１５】
0005680566.tif 000020
【図１６】
0005680566.tif 000021