(57)【特許請求の範囲】
【請求項１】
感光体に形成された潜像を現像剤で現像する現像手段と、
矩形波を出力するパルス期間と矩形波を出力しないブランク期間とを有する波形をした現像交流バイアス電圧を前記現像手段に供給する供給手段と、
を有し、前記供給手段は、
入力信号を変圧して前記現像交流バイアス電圧を形成するためのトランスと、
前記トランスの一次側に入力される前記入力信号として、前記パルス期間の各矩形波に対応する複数のパルス及び前記ブランク期間に対応する信号に対して、前記パルス期間から前記ブランク期間へ移行するときに前記パルス期間における矩形波の幅よりも狭い幅の追加パルスを付加した入力信号を発生する入力信号発生手段と、を備え、前記追加パルスは、前記パルス期間のうち前記ブランク期間の直前の矩形波に対応する前記入力信号のパルスの後に形成され、該パルスと同じ極性となるパルスであることを特徴とする画像形成装置。
【請求項２】
前記入力信号発生手段は、前記入力信号における前記パルス期間の各矩形波に対応する複数のパルスの先頭付近に所定幅のオフ期間を設けることを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記追加パルスの幅は、前記パルス期間のうち前記ブランク期間の直前の矩形波に対応する前記入力信号のパルスに設けられる前記オフ期間よりも狭いことを特徴とする請求項２記載の画像形成装置。
【請求項４】
前記入力信号発生手段は、
電圧源に対して一端が接続された第１スイッチ手段と、前記第１スイッチ手段の他端に対して一端が接続され、かつ、他端がグランドに接続された第２スイッチ手段と、前記電圧源に対して一端が接続された第３スイッチ手段と、前記第３スイッチ手段の他端に対して一端が接続され、かつ、他端がグランドに接続された第４スイッチ手段とにより構成されたフルブリッジ回路を備え、
前記トランスの一次側の第１端子が前記第１スイッチ手段の他端と前記第２スイッチ手段の一端とに接続され、かつ、前記一次側の第２端子が前記第３スイッチ手段の他端と前記第４スイッチ手段の一端とに接続されることを特徴とする請求項１ないし３の何れか１項に記載の画像形成装置。
【請求項５】
前記入力信号発生手段は、
前記入力信号のうち１番目の半周期分の矩形波を前記フルブリッジ回路に出力させるために、前記第１スイッチ手段と前記第４スイッチ手段の各駆動端子に第１駆動信号を出力し、前記入力信号のうち２番目の半周期分の矩形波を前記フルブリッジ回路に出力させるために、前記第２スイッチ手段と前記第３スイッチ手段の各駆動端子に第２駆動信号を出力する駆動信号発生手段と
を備え、
前記第１駆動信号は、前記第１スイッチ手段と前記第４スイッチ手段とをともにオンさせる第１のオン期間と、前記第１スイッチ手段と前記第４スイッチ手段とをともにオフさせるオフ期間と、前記第１スイッチ手段と前記第４スイッチ手段とをともにオンさせる第２のオン期間とを有し、
前記第２駆動信号は、前記第２スイッチ手段と前記第３スイッチ手段とをともにオンさせる第１のオン期間と、前記第２スイッチ手段と前記第３スイッチ手段とをともにオフさせるオフ期間と、前記第２スイッチ手段と前記第３スイッチ手段とをともにオンさせる第２のオン期間とを有し、
前記第１駆動信号の第１のオン期間の長さと前記第２駆動信号の第１のオン期間の長さが異なっており、前記第１駆動信号のオフ期間の長さと前記第２駆動信号のオフ期間の長さが異なっており、前記第１駆動信号の第２のオン期間の長さと前記第２駆動信号の第２のオン期間の長さとが異なっており、かつ、前記第１駆動信号の第１のオン期間の長さよりも前記第２駆動信号の第１のオン期間の長さが長いことを特徴とする請求項４に記載の画像形成装置。
【請求項６】
前記駆動信号発生手段は、前記入力信号を前記パルス期間から前記ブランク期間へ移行するときに、前記第２スイッチ手段と前記第３スイッチ手段に第３駆動信号を出力するものであり、
前記第３駆動信号は、前記第２スイッチ手段と前記第３スイッチ手段とをともにオフさせるオフ期間と、前記第２スイッチ手段と前記第３スイッチ手段とをともにオンさせるオン期間とを有し、
前記第１駆動信号の第１のオン期間の長さと、前記第２駆動信号の第１のオン期間の長さと、前記第３駆動信号のオフ期間の長さが異なっており、前記第１駆動信号のオフ期間の長さと、前記第２駆動信号のオフ期間の長さと、前記第３駆動信号のオン期間の長さが異なっていることを特徴とする請求項５に記載の画像形成装置。
【請求項７】
前記駆動信号発生手段は、前記第１駆動信号の継続期間と前記第２駆動信号の継続期間との比が、前記第２駆動信号に対応して出力される半波の最大振幅と前記第１駆動信号に対応して出力される半波の最大振幅との比と等しくなるように、前記第１駆動信号と前記第２駆動信号とを出力することを特徴とする請求項５または６に記載の画像形成装置。
【請求項８】
前記トランスの１次側の第１端子は、前記第１スイッチ手段の他端と前記第２スイッチ手段の一端とにキャパシタを介して接続されることを特徴とする請求項４に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置等の電子機器に電力を供給する電源回路に関する。
【背景技術】
【０００２】
電子写真方式や静電記録方式の画像形成装置が具備する現像装置では、現像スリーブに対して直流電圧と交流電圧とが重畳された電圧を印加することで、トナーによる静電潜像の現像が効率よく実行される。とりわけ、交流電圧の波形を矩形波とすると、潜像に対するトナーの充電効率（潜像電荷のうちどれだけトナー電荷が結合したかの割合）が向上する。
【０００３】
ところで、現像スリーブに印加される電圧は目標どおりの電圧であることが要求される。これは、印加電圧が目標値を大きく上回るオーバーシュートが発生すると、様々な問題が発生するからである。例えば、絶縁物の表面や空気層を介して意図しない導電体に電流が流れてしまう問題がある。また、現像剤に混入してしまう導体不純物に気中放電して潜像を壊してしまう問題もある。この問題を緩和するための１つの解決策としては、十分に大きな抵抗値のダンピング抵抗を採用することである。
【０００４】
しかし、ダンピング抵抗を採用すると、デメリットも発生する。例えば、理想の矩形波に比較して立ち上がりと立ち下りの応答が遅くなって鈍った矩形波になってしまう。鈍った矩形波は、理想の矩形波に比較して充電効率が劣る。さらに、ダンピング抵抗での電力損失は交流電圧発生回路への入力電力の半分にも及ぶため、そのエネルギー損失を許容するためのスペースの拡大や部品コストの増加が課題となる。
【０００５】
特許文献１によれば、４つのスイッチ素子によるフルブリッジ回路により交流電圧発生回路を構成し、各スイッチ素子をオンにする期間の一部に所定のオフ期間を設けることで、ダンピング抵抗に頼ることなく、オーバーシュートを緩和している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３５４８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の発明では、ある特定の条件の現像器、感光体、現像高圧電源および現像剤に対して良好にＬＣ共振による出力波形の歪みを補正することができる。しかし、従来技術は、矩形波を出力するパルス期間と矩形波の出力を休止するブランク期間とから構成される、いわゆるブランクパルス波形に適用すると、ある問題が生じる。
【０００８】
図８によれば、従来技術をブランクパルス波形に適用したときの波形例を示している。従来技術のように常に一定のオフ期間を用いてしまうと、ブランク期間からパルス期間への立ち上がり部分と、パルス期間からブランク期間への立ち下り部分においてＬＣ共振波形が発生してしまう。このような波形の歪みが現像品質を低下させることは上述した通りである。
【０００９】
そこで、本発明は、ブランクパルス波形の形状の歪みを抑制することで、ダンピング抵抗に対する依存性を低下させつつ、安定な現像性を達成することを目的とする。
【課題を解決するための手段】
【００１０】
本発明によれば、感光体に形成された潜像を現像剤で現像する現像手段と、
矩形波を出力するパルス期間と矩形波を出力しないブランク期間とを有する波形をした現像交流バイアス電圧を前記現像手段に供給する供給手段と、
を有し、前記供給手段は、
入力信号を変圧して前記現像交流バイアス電圧を形成するためのトランスと、
前記トランスの一次側に入力される前記入力信号として、前記パルス期間の各矩形波に対応する複数のパルス及び前記ブランク期間に対応する信号に対して、前記パルス期間から前記ブランク期間へ移行するときに前記パルス期間における矩形波の幅よりも狭い幅の追加パルスを付加した入力信号を発生する入力信号発生手段と、を備え、前記追加パルスは、前記パルス期間のうち前記ブランク期間の直前の矩形波に対応する前記入力信号のパルスの後に形成され、該パルスと同じ極性となるパルスであることを特徴とする画像形成装置が提供される。
【発明の効果】
【００１２】
本発明によれば、第１駆動信号と第２駆動信号との関係を上述した関係とすることで、ブランクパルス波形のパルス期間において最初に発生する半波の歪みを低減できるようになる。また、第１駆動信号、第２駆動信号および第３駆動信号との関係を上述した関係とすることで、ブランクパルス波形のブランク期間に移行する際の歪みを低減できるようになる。このように、本発明によれば、ブランクパルス波形の形状の歪みを抑制することで、ダンピング抵抗に対する依存性を低下させつつ、安定な現像性を達成することができる。
【図面の簡単な説明】
【００１３】
【図１】画像形成装置の概略断面図。
【図２】実施例１の電源装置を示す回路図。
【図３】実施例１のブランクパルス波形を生成する際における半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４へのゲート信号と、出力電圧波形を示す図。
【図４】実施例１を適用した電源装置２００から出力される電圧の実測波形を示した図。
【図５】実施例２の電源装置、現像器４および感光体１を示す概略図。
【図６】実施例２のブランクパルス波形を生成する際における半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４へのゲート信号と、出力電圧波形を示す図。
【図７】実施例２を適用した電源装置２００から出力される電圧の実測波形を示した図。
【図８】ブランクパルス波形に生じる歪みを説明するための図。
【発明を実施するための形態】
【００１４】
［実施例１］
図１に示した画像形成装置１００は、本発明に係る電源回路を備えた電子写真方式の多色画像形成装置である。なお、本発明は、単色の画像形成装置にも適用できる。画像形成装置１００は、イエロー、マゼンタ、シアン、ブラックといったそれぞれ色の異なる現像剤（トナー）による像形成を行う４つの像形成ステーションＹ、Ｍ、Ｃ、Ｋを備えている。各画像形成ステーションの構成は基本的に同一であるため、ここではイエローの画像形成ステーションを代表として説明する。
【００１５】
画像形成装置１００を統括的に制御する上位のコントローラ２１０（図２）が記録材Ｐへの作像命令を受信すると、感光体１、中間転写ベルト５１、帯電ローラ２、現像スリーブ４１、１次転写ローラ５３、２次転写ローラ対５６、定着器７の回転を開始する。帯電ローラ２には、不図示の高圧電源から直流電圧又は直流電圧に正弦波電圧を重畳した高電圧が印加される。これにより、接触している感光体１の表面は一様に高圧電源から与えられる直流電圧と同電位に帯電する。次に、感光体１の表面は、露光装置３からのレーザー照射位置へ回転移動し、画像信号に応じた光Ｌが露光装置３から照射されて静電潜像が形成される。その後、現像器４の現像スリーブ４１には、図２に示した電源装置２００によって、直流電圧に交流電圧（矩形波の電圧）を重畳した高電圧（現像バイアス）が印加される。現像バイアスによって負電荷がトナーに生じる。トナーは現像スリーブ４１から正電位の潜像を現像する。これによりトナー像が形成される。現像スリーブ４１は、電源装置から供給された電圧を印加される現像部材の一例である。また、感光体１は、現像部材によって供給された現像剤によって、担持している静電潜像を現像される像担持体の一例である。トナー像は感光体１の表面に担持されながら回転移動して１次転写ローラ５３に到達する。そこで、トナー像は中間転写ベルト５１に転写される。なお、ＹＭＣＫの各トナー像は位置合わせされて中間転写ベルト５１に転写され、最終的に、中間転写ベルト５１には多色のトナー像が重なって形成される。中間転写ベルト５１も像担持体の一例である。多色のトナー像は、中間転写ベルト５１の表面に担持された状態で回転移動し、２次転写ローラ対５６に到達する。多色のトナー像は、２次転写ローラ対５６によって記録材Ｐに転写される。２次転写ローラ対５６は、像担持体から現像剤像を記録媒体に転写する転写部材の一例である。記録材Ｐに転写されたトナー像は定着器７によって圧力と温度により転写材Ｐに定着する。
【００１６】
図２によれば、現像バイアスを生成する電源装置２００、現像器４および感光体１が示されている。電源装置２００は、交流電圧生成回路２０１、トランスＴ１、および、直流電圧を生成する直流電圧源２１１を備えている。一般に、ダンピング抵抗Ｒ１は、トランスＴ１と現像スリーブとの間に直列に挿入されるが、本発明では、基本的に省略してよい。容量Ｃ１は、現像スリーブ４１と感光体１との間の間隙に形成される容量を示している。直流電圧源２１１は、交流電圧生成回路２０１のトランスＴ１の２次側に出力する交流電圧に対して、直流電圧を重畳させる。この交流電圧と直流電圧とが重畳して形成された矩形波状の現像バイアスが現像スリーブ４１に印加される。なお、直流電圧源２１１には容量Ｃ２が並列に接続されている。
【００１７】
交流電圧生成回路２０１は、矩形波を出力するパルス期間と矩形波を出力しない休止期間を有するブランクパルス波形を出力する交流電圧発生手段として機能する。つまり、交流電圧生成回路２０１とトランスＴ１は、直流電圧に重畳する交流電圧（矩形波）を生成して出力する。交流電圧生成回路２０１は、４つの半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４により構成されたフルブリッジ回路を備えている。半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は、第１スイッチ手段、第２スイッチ手段、第３スイッチ手段、第４スイッチ手段にそれぞれ対応している。半導体スイッチング素子Ｑ１の一端は＋２４Ｖの電圧源に対して接続され、他端はトランスＴ１が備える１次側（１次巻線側）の第１端子Ｔａと半導体スイッチング素子Ｑ２の一端とに接続されている。半導体スイッチング素子Ｑ２の他端はグランドに接続されている（つまり接地されている）。半導体スイッチング素子Ｑ３の一端は＋２４Ｖの電圧源に対して接続され、他端はトランスＴ１が備える１次側の第２端子Ｔｂと半導体スイッチング素子Ｑ４の一端とに接続されている。半導体スイッチング素子Ｑ４の他端はグランドに接続されている。トランスＴ１は、その１次側の第１端子Ｔａが第１スイッチ手段の他端と第２スイッチ手段の一端とに接続され、かつ、１次側の第２端子Ｔｂが第３スイッチ手段の他端と第４スイッチ手段の一端とに接続され、交流電圧発生手段が発生したブランクパルス波形が入力される変圧手段の一例である。
【００１８】
駆動信号発生回路２０２は、Ｑ１がオン、Ｑ２がオフ、Ｑ３がオフ、Ｑ４がオンとなるようなゲート信号を各半導体スイッチング素子のゲート（駆動端子）に出力する。これにより、トランス巻線の第１端子Ｔａの電位がＴｂの電位よりも高くなるように電圧が印加され、２次巻線には正の振幅の電圧が発生する。同様に出力命令にしたがって、Ｑ１がオフ、Ｑ２がオン、Ｑ３がオン、Ｑ４がオフとなるようにゲート信号を駆動信号発生回路２０２が出力する。これにより、トランス巻線の第２端子Ｔｂの電位がＴａの電位よりも高くなるように電圧が印加され、２次巻線側には負の振幅の電圧が発生する。
【００１９】
図３にブランクパルス波形を生成する際における半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４へのゲート信号と、トランスＴ１の一次側に入力される信号と、トランスＴ１の二次側の出力電圧波形を示す。このブランクパルス波形は、パルス期間に２つのパルス（矩形波）とブランク期間に２つのブランクを有している。駆動信号発生回路２０２は、上位ＣＰＵから作像を開始するためのブランクパルス出力命令を受信すると、半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を駆動するための駆動信号（ゲート信号）を出力する。ゲート信号の半周期は、第１のオン期間、オフ期間および第２のオン期間といった駆動パターンにより構成されている。第１のオン期間、オフ期間および第２のオン期間の割合を適宜調整することで、ブランクパルス波形の出力開始時の歪みと、出力終了時の歪みとを低減する。とりわけ、オフ期間の長さを調整することで共振波形を低減することができる。
【００２０】
図３において、期間Ｔ１ないし期間Ｔ３においてＱ１およびＱ４のゲートへ出力されるゲート信号を第１駆動信号と呼ぶことにする。期間Ｔ４ないし期間Ｔ６においてＱ２およびＱ３のゲートへ出力されるゲート信号を第２駆動信号と呼ぶことにする。さらに、期間Ｔ７ないしＴ８においてＱ２およびＱ３のゲートへ出力されるゲート信号を第３駆動信号と呼ぶことにする。つまり、第１駆動信号は、Ｑ１とＱ４とをともにオンさせる第１のオン期間Ｔ１と、Ｑ１とＱ４とをともにオフさせるオフ期間Ｔ２と、Ｑ１とＱ４とをともにＯＮさせる第２のオン期間Ｔ３とを有している。また、第２駆動信号は、Ｑ２とＱ３とをともにオンさせる第１のオン期間Ｔ４と、Ｑ２とＱ３とをともにオフさせるオフ期間Ｔ５と、Ｑ２とＱ３とをともにオンさせる第２のオン期間Ｔ６とを有している。第３駆動信号は、Ｑ２とＱ３とをともにオフさせるオフ期間Ｔ７と、Ｑ２とＱ３とをともにオンさせるオン期間Ｔ８とを有している。
【００２１】
図３によれば、第１のオン期間である期間Ｔ１において、駆動信号発生回路２０２は、Ｑ１とＱ４のゲート信号をオンとする。これにより、トランスＴ１から正の出力電圧の出力が開始される。オフ期間である期間Ｔ２において、駆動信号発生回路２０２は、共振波形を抑制するため、Ｑ１とＱ４へのゲート信号をオフにする。第２のオン期間である期間Ｔ３において、駆動信号発生回路２０２は、Ｑ１とＱ４へのゲート信号をオンとする。このように期間Ｔ１ないしＴ３で、出力電圧は、０Ｖから正の目標値Ｖｔａｒ＋へ立ち上がった矩形波となる。なお、期間Ｔ１ないしＴ３の和は、矩形波の半周期に相当する。この半周期をＴｈ＋と呼ぶことにする。このように、駆動信号発生回路２０２は、ブランクパルス波形のうち１番目の半周期分の矩形波を交流電圧発生手段に出力させるために、４つのスイッチ手段のうち第１スイッチ手段と第４スイッチ手段に第１駆動信号を出力する駆動信号発生手段として機能する。
【００２２】
第１のオン期間である期間Ｔ４において、駆動信号発生回路２０２は、Ｑ２とＱ３へのゲート信号をオンとする。これにより、トランスＴ１から負の出力電圧の出力が開始される。オフ期間である期間Ｔ５において、駆動信号発生回路２０２は、共振波形を抑制するため、Ｑ２とＱ３へのゲート信号をオフに切り替える。第２のオン期間である期間Ｔ６において、駆動信号発生回路２０２は、Ｑ２とＱ３へのゲート信号をオンに切り替える。このように期間Ｔ４ないしＴ６で、出力電圧は、Ｖｔａｒ＋から負の目標値Ｖｔａｒ−へ立ち下がった矩形波となる。なお、期間Ｔ４ないしＴ６の和も、矩形波の半周期に相当する。この半周期をＴｈ−と呼ぶことにする。実施例１において、Ｔｈ＋とＴｈ−は等しい期間であるが、これは、矩形波の正の目標値Ｖｔａｒ＋の絶対値と、負の目標値Ｖｔａｒ−の絶対値との比が１：１だからである。つまり、駆動信号発生回路２０２は、第１駆動信号の継続期間Ｔｈ＋と第２駆動信号の継続期間Ｔｈ−との比が、第２駆動信号に対応して出力される半波の最大振幅Ｖｔａｒ−と第１駆動信号に対応して出力される半波の最大振幅Ｖｔａｒ＋との比と等しくなるように、第１駆動信号と第２駆動信号とを出力する。
【００２３】
ただし、各半波（半周期）の第１のオン期間、オフ期間、第２のオン期間は、Ｔ１≠Ｔ４、Ｔ２≠Ｔ５、Ｔ３≠Ｔ６であり、必ずＴ１＜Ｔ４である。つまり、第１駆動信号の第１のオン期間Ｔ１の長さと第２駆動信号の第１のオン期間Ｔ４の長さが異なっている。また、第１駆動信号のオフ期間Ｔ２の長さと第２駆動信号のオフ期間Ｔ５の長さが異なっている。また、第１駆動信号の第２のオン期間の長さＴ３と第２駆動信号の第２のオン期間Ｔ６の長さとが異なっている。さらに、第１駆動信号の第１のオン期間Ｔ１の長さよりも第２駆動信号の第１のオン期間Ｔ４の長さが長い。これらの条件は、ブランクパルス波形の出力開始時の歪みを低減するための条件である。このように、駆動信号発生回路２０２は、ブランクパルス波形のうち２番目の半周期分の矩形波を交流電圧発生手段に出力させるために、４つのスイッチ手段のうち第２スイッチ手段と第３スイッチ手段に第２駆動信号を出力する駆動信号発生手段として機能する。
【００２４】
第１のオン期間である期間Ｔ４’において、駆動信号発生回路２０２は、Ｑ１とＱ４へのゲート信号をオンに設定する。これにより、トランスＴ１から正の出力電圧の出力が開始される。オフ期間である期間Ｔ５’において、駆動信号発生回路２０２は、共振波形を抑制するためＱ１とＱ４へのゲート信号をオフにする。第２のオン期間である期間Ｔ６’において、駆動信号発生回路２０２は、Ｑ１とＱ４をオンにする。このように期間Ｔ４’ないしＴ６’で、負の目標電圧Ｖｔａｒ−から正の目標値Ｖｔａｒ＋まで変化する矩形波が得られる。ここで、Ｔ４＝Ｔ４’、Ｔ５＝Ｔ５’、Ｔ６＝Ｔ６’でよい。その理由の１つは、初期値（ゼロ）と負の目標値Ｖｔａｒ−との電位差と、初期値と目標値Ｖｔａｒとの電位差とが正負対称であることである。他の理由としては、交流電圧生成回路２０１のＱ１、Ｑ４がオンの場合と、Ｑ２、Ｑ３がオンの場合とで、トランスＴ１の１次側の両端に印加される電圧が正負対称であることがあげられる。
【００２５】
期間Ｔ４’’において、駆動信号発生回路２０２は、Ｑ２とＱ３へのゲート信号をオンにする。これにより、トランスＴ１から負の出力電圧の出力が開始される。期間Ｔ５’’において、駆動信号発生回路２０２は、共振波形を抑制するためＱ２とＱ３へのゲート信号をオフにする。期間Ｔ６’’において、駆動信号発生回路２０２は、Ｑ２とＱ３へのゲート信号をオンとする。これにより、期間Ｔ４’’ないしＴ６’’で、正の目標値Ｖｔａｒ＋から負の目標値Ｖｔａｒ−まで変化する矩形波が得られる。この期間における初期値はＶｔａｒ＋であるが、この期間の目標値であるＶｔａｒ−とは符号が異なるだけである。よって、Ｔ４＝Ｔ４’’、Ｔ５＝Ｔ５’’、Ｔ６＝Ｔ６’’となる。
【００２６】
期間Ｔ７において、駆動信号発生回路２０２は、パルス期間からブランク期間へと移行するため、Ｑ１、Ｑ２、Ｑ３、Ｑ４へ供給されるゲート信号のすべてをオフにする。期間Ｔ８において、駆動信号発生回路２０２は、共振波形を抑制するため、Ｑ２とＱ３に供給されるゲート信号をオンにする。その後、駆動信号発生回路２０２は、Ｑ２へのゲート信号をオフにする。このようにゲート信号を制御することにより、期間Ｔ７ないしＴ８で、出力電圧はＶｔａｒ−から制御上の目標値である０Ｖに移行する。このように、駆動信号発生回路２０２は、ブランクパルス波形をパルス期間から休止期間へ移行させるために、第２スイッチ手段と第３スイッチ手段に第３駆動信号を出力する駆動信号発生手段として機能する。
【００２７】
なお、Ｑ１、Ｑ２、Ｑ３、Ｑ４へ供給されるゲート信号のすべてをオフに設定する期間Ｔ７の動作は、トランスＴ１の１次側端子に電圧を印加する期間Ｔ１や期間Ｔ４の動作と異なる。これは、前者はブランク期間への移行動作であるが、後者は矩形波を生成する動作だからである。したがって、Ｔ７≠Ｔ１≠Ｔ４、Ｔ８≠Ｔ２≠Ｔ５である。つまり、第１駆動信号の第１のオン期間Ｔ１の長さと、第２駆動信号の第１のオン期間Ｔ４の長さと、第３駆動信号のオフ期間Ｔ７の長さが異なっている。さらに、第１駆動信号のオフ期間Ｔ２の長さと、第２駆動信号のオフ期間Ｔ５の長さと、第３駆動信号のオン期間Ｔ８の長さが異なっている。これらの条件は、パルス期間からブランク期間へ移行する際に発生しうる歪みを低減するための条件である。
【００２８】
以上の駆動シーケンスを採用することで共振による歪みが抑制された２パルスの矩形波を得ることができる。その後、駆動信号発生回路２０２は、Ｑ１、Ｑ３をオンとし、Ｑ２、Ｑ４をオフとする期間を所望の長さだけ確保する。この長さは、画像形成装置の設計段階で決定されたブランク期間（期間Ｔ７とＴ８を含む）を達成できるような長さである。期間Ｔ１の始期からブランク期間の終期までを１周期とする波形が、２パルス２ブランクのブランクパルス波形となる。
【００２９】
本実施例によれば、第１のオン期間である期間Ｔ１と期間Ｔ４（Ｔ４'およびＴ４''）を異なる長さとし、オフ期間である期間Ｔ２と期間Ｔ５（Ｔ５'およびＴ５''）を異なる長さとし、かつ、矩形波の出力を終了する期間である期間Ｔ７と期間Ｔ８をゲート信号の駆動パターンに追加している。図３によれば、トランスＴ１の一次側入力信号のうち破線で囲んだ部分に追加パルスが付加されていることが分かる。これにより、ダンピング抵抗に頼ることなく、所望のブランクパルス波形を出力できるようになる。ブランクパルス波形の歪みが低減した電源装置２００から現像スリーブ４１へ現像バイアスを供給することで、安定した現像性を達成できる。
【００３０】
図４は本実施例を適用した電源装置２００から出力される電圧の実測波形を示した図である。目標値Ｖｔａｒ＋は８７５Ｖで、直流電圧は−５００Ｖである。図４においては、上段から順番に、Ｑ４のゲートに出力されるゲート信号、Ｑ２のゲートに出力されるゲート信号、現像スリーブ４１に印加される出力電圧波形が示されている。
【００３１】
図４によれば、パルス期間の最初に出力される半波分のゲート信号の第１のオン期間、オフ期間および第２のオン期間の割合と、その後に出力されるゲート信号の第１のオン期間、オフ期間および第２のオン期間の割合とが異なっていることがわかる。さらに、図４によれば、パルス期間からブランク期間へ移行する際に、共振波形を抑制するための期間Ｔ７、期間Ｔ８が採用されていることもわかる。さらに、図４と図８とを比較すると、本実施例ではパルス期間の始期とブランク期間の始期における歪みが十分に抑制されていることがわかる。
【００３２】
上述したように本実施例においてダンピング抵抗Ｒ１は基本的に省略できる。ただし、ブランクパルス波形の応答速度を調整したいなど、別の理由がある場合はダンピング抵抗Ｒ１を採用してもよい。また、各期間の長さを調整するだけでは十分に共振波形を抑圧できないケースでは、ダンピング抵抗Ｒ１を採用してもよい。その場合であっても、ダンピング抵抗Ｒ１として小さな抵抗を採用できるため、従来技術に比して有用であろう。
【００３３】
図４においては、２パルス２ブランクの波形について説明した。もちろん、パルス数が３つ以上であっても、期間Ｔ４、Ｔ５、Ｔ６、Ｔ４’、Ｔ５’、Ｔ６’をパルス数に応じて繰り返すだけでよい。つまり、期間Ｔ１ないしＴ３の割合を期間Ｔ４、Ｔ５、Ｔ６の割合と異ならせ、かつ、期間Ｔ７と期間Ｔ８を追加することが本実施例の特徴だからである。
【００３４】
［実施例２］
図５は、実施例２の電源装置、現像器４および感光体１を示す概略図である。図２では、Ｑ１、Ｑ３に供給される電圧がともに単一の２４Ｖであった。一方、図５では、Ｑ１のドレインに１８Ｖが印加され、Ｑ３のドレインに１２Ｖが印加され、かつ、トランスＴ１に対して直列に容量Ｃ３が追加されている。その他の点では、実施例２は実施例１と共通である。
【００３５】
追加された容量Ｃ３の容量値は、２つの電源電圧１８Ｖと１２Ｖの電位差である６Ｖから容量Ｃ３の両端電圧が変化しないよう、十分大きな値に設定される。これは、半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４によるスイッチング動作による容量Ｃ３の両端電圧の変化を抑制するためである。
【００３６】
図６は、実施例に係る駆動信号発生回路２０２から出力されるゲート信号のパターンと出力電圧波形を示す図である。実施例２の出力電圧波形における正の振幅Ｖｔａｒ＋と負の振幅Ｖｔａｒ−は２：３の関係にある。また、正の振幅期間である半周期Ｔｈ＋と負の振幅期間である半周期Ｔｈ−は３：２の関係にある。つまり、駆動信号発生回路２０２は、第１駆動信号の継続期間Ｔｈ＋と第２駆動信号の継続期間Ｔｈ−との比が、第２駆動信号に対応して出力される半波の最大振幅Ｖｔａｒ−と第１駆動信号に対応して出力される半波の最大振幅Ｖｔａｒ＋との比と等しくなるように、第１駆動信号と第２駆動信号とを出力する。このような正の振幅と負の振幅とが非対称のブランクパルス波形を採用すると、２成分現像剤を使用する画像形成装置の現像性を向上できる。とりわけ、正の振幅に比較して負の振幅が大きいため、現像スリーブ４１から感光体１への負電荷トナーの移動が強く促進され、正電荷のキャリアの感光体１への移動力が制限されるようになる。
【００３７】
図６に示した第１のオン期間である期間Ｔ１１において、駆動信号発生回路２０２は、Ｑ１とＱ４へのゲート信号をオンにする。これにより、正の振幅の出力電圧が出力を開始する。オフ期間である期間Ｔ１２において、駆動信号発生回路２０２は、共振波形を抑制するため、Ｑ１とＱ４へのゲート信号をオフにする。第２のオン期間である期間Ｔ１３において、駆動信号発生回路２０２は、Ｑ１とＱ４へのゲート信号を再びオンに切り替える。このように、電源装置２００が起動してから最初の矩形波を生成するための期間Ｔ１１ないしＴ１３で、正の目標値Ｖｔａｒ＋の矩形波が得られる。
【００３８】
期間Ｔ１４において、駆動信号発生回路２０２は、Ｑ２とＱ３へのゲート信号をオンにする。これにより、負の振幅の出力電圧の出力を開始する。期間Ｔ１５において、駆動信号発生回路２０２は、共振波形を抑制するため、Ｑ２とＱ３へのゲート信号をオフにする。期間Ｔ１６において、駆動信号発生回路２０２は、Ｑ２とＱ３へのゲート信号を再びオンとする。このように期間Ｔ１４ないしＴ１６で、出力電圧の振幅はＶｔａｒ＋からＶｔａｒ−まで変化する。上述したようにＴｈ＋：Ｔｈ−は３：２である。各半波についての第１のオン期間、オフ期間、第２のオン期間の関係は、Ｔ１１≠Ｔ１４、Ｔ１２≠Ｔ１５、Ｔ１３≠Ｔ１６である。これは、各半波についての振幅の初期値と目標値との間の電位差が異なっているからである。つまり、Ｔ１１ないしＴ１６はそれぞれ電位差に対応した長さの期間となる。
【００３９】
期間Ｔ１７において、駆動信号発生回路２０２は、Ｑ１とＱ４へのゲート信号をオンにする。これにより正の振幅の出力電圧が出力される。期間Ｔ１８において、駆動信号発生回路２０２は、共振波形を抑制するため、Ｑ１とＱ４へのゲート信号をオフにする。期間Ｔ１９において、駆動信号発生回路２０２は、Ｑ１とＱ４へのゲート信号をオンにする。このように期間Ｔ１７ないしＴ１９において、振幅がＶｔａｒ−からＶｔａｒ＋まで変化する矩形波が得られる。ここで、期間Ｔ１４ないしＴ１６における振幅の初期値から目標値までの電位差と、期間Ｔ１７ないしＴ１９の電位差とは符号が異なるだけで大きさは同じである。しかし、Ｑ１、Ｑ４がオンの場合とＱ２、Ｑ３がオンの場合とで、トランスＴ１の１次側の両端に印加される電圧は異なっている。すなわち、初期値Ｖｔａｒ＋から目標値Ｖｔａｒ−のときの両端電圧は−１８Ｖであるが、初期値Ｖｔａｒ−から目標値Ｔｔａｒ＋のときの両端電圧は１２Ｖである。よって、第１のオン期間、オフ期間および第２のオン期間が満たすべき条件は、Ｔ１４≠Ｔ１７、Ｔ１５≠Ｔ１８、Ｔ１６≠Ｔ１９となる。
【００４０】
期間Ｔ１４’において、駆動信号発生回路２０２は、Ｑ２とＱ３へのゲート信号をオンにする。これにより、負の振幅の出力電圧の出力を開始する。期間Ｔ１５’において、駆動信号発生回路２０２は、共振波形を抑制するため、Ｑ２とＱ３へのゲート信号をオフにする。期間Ｔ１６’において、駆動信号発生回路２０２は、Ｑ２とＱ３へのゲート信号を再びオンとする。このように、期間Ｔ１４’ないしＴ１６’で、振幅がＶｔａｒ＋からＶｔａｒ−まで変化する矩形波が得られる。期間Ｔ１４’ないしＴ１６’に関して、初期値であるＶｔａｒ＋と目標値であるＶｔａｒ−についての条件は期間Ｔ１４ないしＴ１６に関する条件と同じである。よって、Ｔ１４＝Ｔ１４’、Ｔ１５＝Ｔ１５’、Ｔ１６＝Ｔ１６’となる。
【００４１】
期間Ｔ２０において、駆動信号発生回路２０２は、ブランク期間へ移行させるため、Ｑ１、Ｑ２、Ｑ３、Ｑ４へのゲート信号をすべてオフにする。期間Ｔ２１において、駆動信号発生回路２０２は、共振波形を抑制するため、Ｑ２とＱ３へのゲート信号をオンにする。Ｑ１、Ｑ２、Ｑ３、Ｑ４へのゲート信号のすべてをオフにする期間Ｔ２０の動作は、トランスＴ１に電圧を印加する期間Ｔ１１や期間Ｔ１４の動作とは異なる。よって、Ｔ２０≠Ｔ１１≠Ｔ１４、Ｔ２１≠Ｔ１２≠Ｔ１５が成り立つ。
【００４２】
最後に、駆動信号発生回路２０２は、Ｑ１、Ｑ３へのゲート信号をオンとして、Ｑ２、Ｑ４へのゲート信号をオフとする。これにより、出力電圧の振幅はＶｔａｒ−から０Ｖに変化する。
【００４３】
以上の駆動シーケンスにより、共振による歪みのない２パルスの矩形波を得ることができる。その後、駆動信号発生回路２０２は、Ｑ１、Ｑ３へのゲート信号をオンとし、Ｑ２、Ｑ４へのゲート信号をＯＦＦとすることで、ブランク期間を確保する。期間Ｔ２０やＴ２１もブランク期間の一部となっている。
【００４４】
図７は実施例２を適用した電源装置２００から出力される電圧の実測波形を示した図である。図７においては、上段から順番に、Ｑ４のゲートに出力されるゲート信号、Ｑ２のゲートに出力されるゲート信号、現像スリーブ４１に印加される出力電圧波形が示されている。図７が示すように、実施例２よれば、ブランクパルス波形を構成する矩形波の正の振幅と負の振幅の大きさとが異なる場合であっても、各期間の長さを適宜調整することで、実施例１と同様の効果が得られることがわかる。
【００４５】
実施例１および実施例２において各期間に課せられる条件について説明したが、各期間の具体的な長さについては現像バイアスに要求される条件に依存する。よって、上述した条件を満たすように、各期間の長さを実験またはシミュレーションにより決定すればよい。
【図１】
0005654817.tif 000002
【図２】
0005654817.tif 000003
【図３】
0005654817.tif 000004
【図４】
0005654817.tif 000005
【図５】
0005654817.tif 000006
【図６】
0005654817.tif 000007
【図７】
0005654817.tif 000008
【図８】
0005654817.tif 000009