(57)【特許請求の範囲】
【請求項１】
マトリクス状に配設された、全白を除いた階調を表示する場合に電位差によって輝度が異なる第１の画素と第２の画素からなるマルチ画素構造を有する画素に対応する液晶表示素子から構成される表示手段と、
前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第１の駆動手段と、
前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第２の駆動手段と、
前記表示手段に表示させる画像信号を取得する画像取得手段と、
前記画像取得手段により取得された前記画像信号に基づいて、前記第１の駆動手段および前記第２の駆動手段を制御する制御手段と
を備え、
前記表示手段において、マルチ画素構造を有する前記画素に対応する前記液晶表示素子に接続される２つの前記信号線のそれぞれには、前記画素を構成する前記第１の画素と前記第２の画素が千鳥構造に接続され、
前記制御手段は、
前記表示手段の全水平走査ラインを４ライン以上の水平走査ラインから構成される複数の第１の領域に分割し、各第１の領域で、水平走査ラインの奇数ラインのみを走査する第１のサブフレームの走査を実行し、前記表示手段の全水平走査ラインを、４ライン以上の水平走査ラインから構成され、前記第１の領域の各領域の境目と境目の異なる第２の領域に分割し、各第２の領域で、水平走査ラインの偶数ラインのみを走査する第２のサブフレームの走査を実行することにより、１フレーム全ての水平走査ラインを走査するように前記第１の駆動手段を制御し、
前記画素に接続される２つの前記信号線に接続されている前記第１の画素と前記第２の画素との極性が異なるとともに、隣り合う画素の前記第１の画素、および、隣り合う画素の前記第２の画素の極性が異なり、かつ、全白を除いた階調を表示する場合に前記第１のサブフレームと前記第２のサブフレームとの切換え時に極性が反転せず、電圧が変動するように、前記第２の駆動手段を制御する
液晶表示装置。
【請求項２】
マトリクス状に配設された、全白を除いた階調を表示する場合に電位差によって輝度が異なる第１の画素と第２の画素からなるマルチ画素構造を有する画素に対応する液晶表示素子から構成される表示手段と、
前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第１の駆動手段と、
前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第２の駆動手段と
を備え、
前記表示手段において、マルチ画素構造を有する前記画素に対応する前記液晶表示素子に接続される２つの前記信号線のそれぞれには、前記画素を構成する前記第１の画素と前記第２の画素が千鳥構造に接続されている液晶表示装置に画像を表示させるための液晶表示方法において、
前記表示手段に表示させる前記画像に対応する画像信号を取得し、
取得された前記画像信号に基づいて、前記第１の駆動手段および前記第２の駆動手段を制御するとき、
前記表示手段の全水平走査ラインを４ライン以上の水平走査ラインから構成される複数の第１の領域に分割し、各第１の領域で、水平走査ラインの奇数ラインのみを走査する第１のサブフレームの走査を実行し、前記表示手段の全水平走査ラインを、４ライン以上の水平走査ラインから構成され、前記第１の領域の各領域の境目と境目の異なる第２の領域に分割し、各第２の領域で、水平走査ラインの偶数ラインのみを走査する第２のサブフレームの走査を実行することにより、１フレーム全ての水平走査ラインを走査するように前記第１の駆動手段を制御し、
前記画素に接続される２つの前記信号線に接続されている前記第１の画素と前記第２の画素との極性が異なるとともに、隣り合う画素の前記第１の画素、および、隣り合う画素の前記第２の画素の極性が異なり、かつ、全白を除いた階調を表示する場合に前記第１のサブフレームと前記第２のサブフレームとの切換え時に極性が反転せず、電圧が変動するように、前記第２の駆動手段を制御する
液晶表示方法。
【請求項３】
マトリクス状に配設された、全白を除いた階調を表示する場合に電位差によって輝度が異なる第１の画素と第２の画素からなるマルチ画素構造を有する画素に対応する液晶表示素子から構成され、マルチ画素構造を有する前記画素に対応する前記液晶表示素子に接続される２つの信号線のそれぞれには、前記画素を構成する前記第１の画素と前記第２の画素が千鳥構造に接続される表示部への画像の表示を制御する表示制御装置において、
前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第１の駆動手段と、
前記画素に対応する前記液晶表示素子に接続された前記信号線を駆動する第２の駆動手段と、
前記表示部に表示させる画像信号を取得する画像取得手段と、
前記画像取得手段により取得された前記画像信号に基づいて、前記第１の駆動手段および前記第２の駆動手段を制御する制御手段と
を備え、
前記制御手段は、
前記表示部の全水平走査ラインを４ライン以上の水平走査ラインから構成される複数の第１の領域に分割し、各第１の領域で、水平走査ラインの奇数ラインのみを走査する第１のサブフレームの走査を実行し、前記表示部の全水平走査ラインを、４ライン以上の水平走査ラインから構成され、前記第１の領域の各領域の境目と境目の異なる第２の領域に分割し、各第２の領域で、水平走査ラインの偶数ラインのみを走査する第２のサブフレームの走査を実行することにより、１フレーム全ての水平走査ラインを走査するように前記第１の駆動手段を制御し、
前記画素に接続される２つの前記信号線に接続されている前記第１の画素と前記第２の画素との極性が異なるとともに、隣り合う画素の前記第１の画素、および、隣り合う画素の前記第２の画素の極性が異なり、かつ、全白を除いた階調を表示する場合に前記第１のサブフレームと前記第２のサブフレームとの切換え時に極性が反転せず、電圧が変動するように、前記第２の駆動手段を制御する
表示制御装置。
【請求項４】
マトリクス状に配設された、全白を除いた階調を表示する場合に電位差によって輝度が異なる第１の画素と第２の画素からなるマルチ画素構造を有する画素に対応する液晶表示素子から構成され、マルチ画素構造を有する前記画素に対応する前記液晶表示素子に接続される２つの信号線のそれぞれには、前記画素を構成する前記第１の画素と前記第２の画素が千鳥構造に接続されている表示部への画像の表示を制御するために、
前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第１の駆動手段と、
前記画素に対応する前記液晶表示素子に接続された前記信号線を駆動する第２の駆動手段と
を備える表示制御装置の表示制御方法において、
前記表示部に表示させる前記画像に対応する画像信号を取得し、
取得された前記画像信号に基づいて、前記第１の駆動手段および前記第２の駆動手段を制御するとき、
前記表示部の全水平走査ラインを４ライン以上の水平走査ラインから構成される複数の第１の領域に分割し、各第１の領域で、水平走査ラインの奇数ラインのみを走査する第１のサブフレームの走査を実行し、前記表示部の全水平走査ラインを、４ライン以上の水平走査ラインから構成され、前記第１の領域の各領域の境目と境目の異なる第２の領域に分割し、各第２の領域で、水平走査ラインの偶数ラインのみを走査する第２のサブフレームの走査を実行することにより、１フレーム全ての水平走査ラインを走査するように前記第１の駆動手段を制御し、
前記画素に接続される２つの前記信号線に接続されている前記第１の画素と前記第２の画素との極性が異なるとともに、隣り合う画素の前記第１の画素、および、隣り合う画素の前記第２の画素の極性が異なり、かつ、全白を除いた階調を表示する場合に前記第１のサブフレームと前記第２のサブフレームとの切換え時に極性が反転せず、電圧が変動するように、前記第２の駆動手段を制御する
表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置および液晶表示方法、並びに、表示制御装置および表示制御方法に関し、特に、TFTのサイズを大きくすることなく、筋ムラの発生を抑制することができるようにすることができるようにした、液晶表示装置および液晶表示方法、並びに、表示制御装置および表示制御方法に関する。
【背景技術】
【０００２】
図１に、例えば、液晶テレビ等に用いられる液晶表示パネルのアクティブマトリックスの概念図を示す。ここでは、横ｎ乃至ｎ＋３の４行、縦ｍ乃至ｍ＋３の４列を図示し、各画素を構成する構成要素について、（ｎ＋１，ｍ＋３）の画素を例として説明しているが、液晶表示パネルの各画素の構成要素は、（ｎ＋１，ｍ＋３）の画素と同一であることは言うまでもない。
【０００３】
表示を行う各画素には画素電極が設けられ、液晶を挟んで対向するコモン電極との間で液晶容量１１を形成する。各画素電極にはスイッチの役割としてTFT（薄膜トランジスタ）１２が形成され、TFT１２のゲート電極がゲートバスライン１３に、ソース電極がソースバスライン１４に接続されるとともに、ドレイン電極が画素電極に接続される。
【０００４】
図２および図３を用いて、液晶駆動における各画素の極性配置パターンの代表例について説明する。
【０００５】
図２の極性配置パターンは、もっとも一般的なものであり、ドット反転駆動と称され、正極の画素と負極の画素が千鳥状に配置される。ドット反転駆動においては、例えば、任意の場所の正極の画素の上下左右は負極の画素であり、同様に負極画素の上下左右は正極の画素となっている。このパターンはコモン電圧の不一致などにより正極と負極とで電圧の絶対値に偏りが出た場合などであってもムラやフリッカが出にくいという特長がある。しかしながら、ドット反転駆動においては、ソースバスラインの出力が１ラインごとに正負正負と入れ替わるため、ドライバICの消費電力が大きくなるという欠点があり、特に高速応答を実現するために120Hz以上の高速書き込みを行う場合においては、この欠点が非常に大きな問題となる。
【０００６】
そこで、高速駆動時には、図３に示されるように、縦には１フレーム内で極性を反転させない縦ライン反転駆動が実施される場合が多い（例えば、特許文献１参照）。
【０００７】
【特許文献１】特開昭６３−５５５９０号公報
【０００８】
液晶駆動を行う場合、画素に印加される正負の電圧に対して、液晶を挟んで対向基板に形成されたコモン電極には、その正負の電圧の中心となる値の電位が印可されていることが理想となる。コモン電極の電圧値が中心電位であれば、正負極で液晶にかかる実効電圧は等しく、同じ階調を表示し続けてもフレーム間で輝度は変動しない。しかしながら、コモン電極に比較的高抵抗の透明電極ITOが用いられることや、TFT側バスラインの抵抗やTFTの寄生容量、TFTのリーク、液晶容量の変動などさまざまな要因により、表示部全域でコモン電圧を最適にすることは不可能である。この場合、正極の画素と負極の画素では実効電圧が異なってしまい、フレーム毎に変動する輝度変動、すなわちフリッカの発生が問題となる。
【０００９】
図２を用いて説明したドット反転駆動であれば、細かく均一に正負極が混在しており、輝度の変動が相殺されるため、フリッカを感じる割合は相当に軽減される。しかしながら、縦ライン反転を採用した場合、縦に正負極が偏って配置されるため縦スジ状にフリッカが発生してしまう。
【００１０】
フリッカの発生周波数は駆動周波数の1/2の周波数となるため、通常駆動周波数である60Hzでは、フリッカは30Hz成分となり、非常にフリッカを感じてしまう。これに対して、駆動周波数が120Hzや240Hzなどのように高速になると、発生するフリッカの周波数も、それぞれ60Hz,120Hz成分となり、人間の目には、フリッカとしては見えなくなる。すなわち、縦ライン反転を採用した場合であっても、高周波数の表示であれば、一般的なフリッカの発生は気にならないものとなる。
【００１１】
また、VAモードの欠点であった中間調における視野角特性を改善するために、マルチ画素という技術が広く用いられている。図４は液晶テレビ等に用いられる広視野角用マルチ画素構造の原理図である。画素は、例えば、２つのサブ画素Ａおよびサブ画素Ｂに分けられ、入力階調に対してサブ画素Ａが先に輝度を上げ、サブ画素Ｂは後から輝度を上げるようになされており、総合的な輝度はガンマ特性を満足するように調整される。
【００１２】
サブ画素Ａおよびサブ画素Ｂに電位差をつける手段は複数存在するが、例えば、図５のＡに示されるように、各々のサブ画素に専用のTFT（薄膜トランジスタ）を配置し、図５のＢに示されるような対向電極ＩＴＯパターンを用いて、図５のＣの等価回路に示されるように、同じゲートバスラインに二つのソースバスラインを配置して、サブ画素Ａおよびサブ画素ＢのそれぞれのＴＦＴを駆動することにより、サブ画素Ａおよびサブ画素Ｂに電位差をつけることができる。
【００１３】
具体的には、図５のＡにおいて、サブ画素Ａ用の画素電極がPx1であり、サブ画素B用の画素電極がPx2であり、それぞれを駆動するTFTがそれぞれTFT1とTFT2である。Px1とPx2にはVAモード特有の液晶を４５度方向に傾斜させるためのスリットが入っているが、一部のスリットはPx1とPx2を分離するスリットと共用となる。そして、対向側の基板に配置されるコモン電極にも液晶配向規制手段が必要であり、図５のＡでは、スリットを破線で書き込んであり、また、図５のＢは対向電極のスリットのみを抜き出している。なお、配向規制手段としてはコモン電極上に絶縁突起を形成するようにしてもよい。そして、図５のＣの等価回路で示されるように、Px1とPx2は電気的に独立しており、どのような電圧を書き込むかは制御回路によって決定される。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述したように、縦ライン反転は、ドット反転と比較して、消費電力的には有利である。しかしながら、縦ライン反転を採用した場合、フレーム周波数には関係無く動画像で問題が生じる場合がある。例えば、図６に示されるように、均一な階調をもった領域（この場合、図中αで示される四角の領域）を１フレーム毎に１ドットずつ動かした場合、この領域αには、図７に示されるような、１ドットピッチの縦スジ状のムラが鮮明に見えてしまう。この現象は、領域αを動かす速度に依存し、静止すれば見えず、２ドット/フレームでも見えないが、３ドット/フレームでは再び見えてしまう。
【００１５】
このような現象が起きる原因を図８および図９を用いて説明する。まず、コモン電極のコモン電圧がその正負の電圧の中心となる中心電位Vcomからずれて、Vcom´となると、図８に示されるように、正負極のそれぞれでは輝度差が生まれてしまう。上述したように、駆動周波数がある程度高速であると（例えば、１２０Hz駆動の場合、発生するフリッカは60Hz成分）、領域αが静止していれば、この輝度差は人間の目では確認されない。
【００１６】
ところが、この領域αが、図９のＡで示されるように、１ドット/フレームで動くと、人間の視線は同期して１ドット/フレームで動くことがわかっており、この結果、人間が注目してしまう四角い領域αの外形に対して明暗の位置が固定されてしまうので、正負極の輝度差による縦スジムラが見えてしまう。これに対して、図９のＢに示されるように、領域αが２ドット/フレームで移動するものであれば、領域αの外形に対して明暗の位置が変動するため、縦すじムラは見えない。
【００１７】
このように、縦ライン反転は、ドット反転と比較して、消費電力的には有利だが、図６乃至図９を用いて説明した縦すじムラの発生を解決する必要がある。
【００１８】
また、上述したマルチ画素において、図１を用いて説明した場合と同様に１本のソースバスラインにPx1だけがつながり、隣のソースバスラインにはPx2のみがつながるような配置もあるが、図６乃至図９を用いて説明した縦すじムラの発生を解決するためには、図１０に示される画素配置を採用する必要がある。
【００１９】
図１０においては、Px1とPx2はそれぞれ専用のTFTを持つが、左右どちらのソースバスラインに接続されるかがチドリ配置で交互になっている。そのため、１本のソースバスラインの接続に注目すると、Px1,Px2,Px1,Px2・・・と交互になっている。
【００２０】
図１１および図１２は、図１０における書き込み極性のパターンを示している。図１１のＡに、ｋフレーム目における各バスラインからみた全体の極性のパターン配置を示し、図１１のＢに、ｋフレーム目におけるPx1のみの極性のパターン配置、図１１のＣに、ｋフレーム目におけるPx2のみのパターン配置を示している。また、図１２のＡに、ｋ＋１フレーム目における各バスラインからみた全体の極性のパターン配置を示し、図１２のＢに、ｋ＋１フレーム目におけるPx1のみの極性のパターン配置、図１２のＣに、ｋ＋１フレーム目におけるPx2のみのパターン配置を示している。ここで、太字のプラス（＋）およびマイナス（−）は、px1を示し、太字ではないプラス（＋）およびマイナス（−）は、px2を示している。
【００２１】
図１１のＡおよび図１２のＡに示されるように、ソースバスラインの出力は縦ライン反転になっており、消費電力的に有利であることがわかる。また、図１１のＢおよびＣ、並びに、図１２のＢおよびＣに示されるように、Px1、Px2の各画素の極性に注目すると、それぞれがチドリ配列になっていることがわかる。このため、コモン電極電位が、最適の中心電位Vcomからずれることで輝度差が生じても、近距離の画素同士で相殺しあうため、観察可能なムラは発生しない。
【００２２】
しかしながら、図１０乃至図１２を用いて説明した構造においても新たな問題が発生する。具体的には、図１１および図１２を用いて説明した書き込みにおいて、確かに特定のソースバスラインの出力を見ると極性は反転しておらず、消費電力は抑えられている。例えば、画面を全白、すなわち255/255階調とした場合、Px1,Px2を含めて全ての画素に最大の電圧が印加されるが、電圧の変動が無くバスラインは常に最大電圧に固定されるため、ドライバICそのものはほとんど電流を流すことが無く、消費電力は非常に小さい。しかしながら、中間調を表示する場合、マルチ画素でサブ画素Ａとサブ画素Ｂとに輝度差をつける必要があるため、例えば64/255程度の階調では、Px1の階調が240/255でPx2が0/255という階調差がついてしまう。実際のソースドライバは240/255,0/255,240/255,0/255・・・と大きな電位差で変動するため、消費電力の低減効果は、ドット反転駆動とほとんど変わらない程度まで悪化する。
【００２３】
実際に表示される画像（例えば、テレビジョン受像機において受信、表示される画像）では、全白のような極端な映像は極めてまれであり、中間調を多く含む映像になるため、図１０乃至図１２を用いて説明した構造は、総合的な消費電力としては縦ライン反転を採用したメリットを大きく損なってしまうものである。
【００２４】
また、図１０乃至図１２を用いて説明した構造では、室温では、図１３のＡに示されるように均一な表示が得られていても、低温になったときに、ドライバの実装周期と一致した図１３のＢに示されるようなスジ状のムラが発生する。
【００２５】
図１４乃至図１６を用いて、その原因について説明する。図１４のＡおよびＢは、理想的な波形が入力された場合の、中間調（例えば、１２７／２５５階調）におけるゲートバスラインの電圧Ｖｇ、ソースバスラインの電圧Ｖｓ、および、画素電極の電圧Ｖｐｘである。図１４のＡがPx1書き込みを示し、図１４のＢがPx2書き込みを示している。ソースバスラインの電圧Vsは、中間調において、240/255,0/255,240/255,0/255・・・と大きな電位差で変動する。そして、ゲートの書き込みパルスが立った状態でTFTを介して電流が画素電極とソースバスラインの間で流れて、画素電極の電圧Vpxが変動する。
【００２６】
図１５のＡおよびＢは、バスラインの遅延時間を想定した場合の、中間調（例えば、１２７／２５５階調）におけるゲートバスラインの電圧Ｖｇ、ソースバスラインの電圧Ｖｓ、および、画素電極の電圧Ｖｐｘである。図１５のＡがPx1書き込みを示し、図１５のＢがPx2書き込みを示している。室温で駆動を行う場合は、図１５のＡおよびＢに示される状態にと略同等の書き込みが行われる。このような場合においては、ゲートの立ち上がり部分でゲートパルスもソース電圧もなまるため、図１４を用いて説明した状態に比べて画素電極への充電に時間を要するが、通常、この状態でも書き込めるような能力をもったTFTに設計するため、問題は起きない。
【００２７】
しかしながら、更に、低温状態になると、TFTのモビリティが減少するため、充電にはより時間を要してしまう。図１６のＡおよびＢは、バスラインの遅延時間を想定し、かつ、低音でＴＦＴの能力が下がってしまった場合の、中間調（例えば、１２７／２５５階調）におけるゲートバスラインの電圧Ｖｇ、ソースバスラインの電圧Ｖｓ、および、画素電極の電圧Ｖｐｘである。図１６のＡがPx1書き込みを示し、図１６のＢがPx2書き込みを示している。図１６における場合、ソースバスライン電圧の遅延が書き込みに影響してしまうため、図１３のＢを用いて説明したようなスジムラが発生してしまう。
【００２８】
もちろん、TFTを、低温を基準として設計することで、図１３のＢに示されるようなスジムラの改善は可能であるが、そのためにTFTのサイズを大きくすると、開口率が下がったり、逆にゲートの負荷が増えて遅延時間が増し、ムラが悪化するなど別の問題が起きるリスクが発生してしまう。このような問題は、例えば、120Hzや240Hzなど高速書き込みになればなるほど影響が大きくなり、症状が悪化する。
【００２９】
本発明はこのような状況に鑑みてなされたものであり、TFTのサイズを大きくすることなく、すじムラの発生を抑制し、更に、必要なメモリ容量を少なくすることができるようにするものである。
【課題を解決するための手段】
【００３０】
本発明の第１の側面の液晶表示装置は、マトリクス状に配設された、全白を除いた階調を表示する場合に電位差によって輝度が異なる第１の画素と第２の画素からなるマルチ画素構造を有する画素に対応する液晶表示素子から構成される表示手段と、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第１の駆動手段と、前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第２の駆動手段と、前記表示手段に表示させる画像信号を取得する画像取得手段と、前記画像取得手段により取得された前記画像信号に基づいて、前記第１の駆動手段および前記第２の駆動手段を制御する制御手段とを備え、前記表示手段において、マルチ画素構造を有する前記画素に対応する前記液晶表示素子に接続される２つの前記信号線のそれぞれには、前記画素を構成する前記第１の画素と前記第２の画素が千鳥構造に接続され、前記制御手段は、前記表示手段の全水平走査ラインを４ライン以上の水平走査ラインから構成される複数の第１の領域に分割し、各第１の領域で、水平走査ラインの奇数ラインのみを走査する第１のサブフレームの走査を実行し、前記表示手段の全水平走査ラインを、４ライン以上の水平走査ラインから構成され、前記第１の領域の各領域の境目と境目の異なる第２の領域に分割し、各第２の領域で、水平走査ラインの偶数ラインのみを走査する第２のサブフレームの走査を実行することにより、１フレーム全ての水平走査ラインを走査するように前記第１の駆動手段を制御し、前記画素に接続される２つの前記信号線に接続されている前記第１の画素と前記第２の画素との極性が異なるとともに、隣り合う画素の前記第１の画素、および、隣り合う画素の前記第２の画素の極性が異なり、かつ、全白を除いた階調を表示する場合に前記第１のサブフレームと前記第２のサブフレームとの切換え時に極性が反転せず、電圧が変動するように、前記第２の駆動手段を制御する。
【００３５】
本発明の第１の側面の液晶表示方法は、マトリクス状に配設された、全白を除いた階調を表示する場合に電位差によって輝度が異なる第１の画素と第２の画素からなるマルチ画素構造を有する画素に対応する液晶表示素子から構成される表示手段と、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第１の駆動手段と、前記画素に対応する前記液晶表示素子に接続された信号線を駆動する第２の駆動手段とを備え、前記表示手段において、マルチ画素構造を有する前記画素に対応する前記液晶表示素子に接続される２つの前記信号線のそれぞれには、前記画素を構成する前記第１の画素と前記第２の画素が千鳥構造に接続されている液晶表示装置に画像を表示させるための液晶表示方法において、前記表示手段に表示させる前記画像に対応する画像信号を取得し、取得された前記画像信号に基づいて、前記第１の駆動手段および前記第２の駆動手段を制御するとき、前記表示手段の全水平走査ラインを４ライン以上の水平走査ラインから構成される複数の第１の領域に分割し、各第１の領域で、水平走査ラインの奇数ラインのみを走査する第１のサブフレームの走査を実行し、前記表示手段の全水平走査ラインを、４ライン以上の水平走査ラインから構成され、前記第１の領域の各領域の境目と境目の異なる第２の領域に分割し、各第２の領域で、水平走査ラインの偶数ラインのみを走査する第２のサブフレームの走査を実行することにより、１フレーム全ての水平走査ラインを走査するように前記第１の駆動手段を制御し、前記画素に接続される２つの前記信号線に接続されている前記第１の画素と前記第２の画素との極性が異なるとともに、隣り合う画素の前記第１の画素、および、隣り合う画素の前記第２の画素の極性が異なり、かつ、全白を除いた階調を表示する場合に前記第１のサブフレームと前記第２のサブフレームとの切換え時に極性が反転せず、電圧が変動するように、前記第２の駆動手段を制御する。
【００３６】
本発明の第１の側面においては、マトリクス状に配設された、全白を除いた階調を表示する場合に電位差によって輝度が異なる第１の画素と第２の画素からなるマルチ画素構造を有する画素に対応する液晶表示素子から構成され、マルチ画素構造を有する画素に対応する液晶表示素子に接続される２つの信号線のそれぞれには、画素を構成する第１の画素と第２の画素が千鳥構造に接続されている表示手段に表示させる画像に対応する画像信号が取得され、取得された画像信号に基づいて、画素に対応する液晶表示素子に接続された走査線を駆動する第１の駆動手段および画素に対応する液晶表示素子に接続された信号線を駆動する第２の駆動手段が制御されるとき、表示手段の全水平走査ラインが４ライン以上の水平走査ラインから構成される複数の第１の領域に分割され、各第１の領域で、水平走査ラインの奇数ラインのみを走査する第１のサブフレームの走査が実行され、表示手段の全水平走査ラインを、４ライン以上の水平走査ラインから構成され、第１の領域の各領域の境目と境目の異なる第２の領域に分割し、各第２の領域で、水平走査ラインの偶数ラインのみを走査する第２のサブフレームの走査が実行されることにより、１フレーム全ての水平走査ラインが走査されるように第１の駆動手段が制御され、画素に接続される２つの信号線に接続されている第１の画素と第２の画素との極性が異なるとともに、隣り合う画素の第１の画素、および、隣り合う画素の第２の画素の極性が異なり、かつ、全白を除いた階調を表示する場合に第１のサブフレームと第２のサブフレームとの切換え時に極性が反転せず、電圧が変動するように、第２の駆動手段が制御される。
【００３７】
本発明の第２の側面の表示制御装置は、マトリクス状に配設された、全白を除いた階調を表示する場合に電位差によって輝度が異なる第１の画素と第２の画素からなるマルチ画素構造を有する画素に対応する液晶表示素子から構成され、マルチ画素構造を有する前記画素に対応する前記液晶表示素子に接続される２つの信号線のそれぞれには、前記画素を構成する前記第１の画素と前記第２の画素が千鳥構造に接続される表示部への画像の表示を制御する表示制御装置において、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第１の駆動手段と、前記画素に対応する前記液晶表示素子に接続された前記信号線を駆動する第２の駆動手段と、前記表示部に表示させる画像信号を取得する画像取得手段と、前記画像取得手段により取得された前記画像信号に基づいて、前記第１の駆動手段および前記第２の駆動手段を制御する制御手段とを備え、前記制御手段は、前記表示部の全水平走査ラインを４ライン以上の水平走査ラインから構成される複数の第１の領域に分割し、各第１の領域で、水平走査ラインの奇数ラインのみを走査する第１のサブフレームの走査を実行し、前記表示部の全水平走査ラインを、４ライン以上の水平走査ラインから構成され、前記第１の領域の各領域の境目と境目の異なる第２の領域に分割し、各第２の領域で、水平走査ラインの偶数ラインのみを走査する第２のサブフレームの走査を実行することにより、１フレーム全ての水平走査ラインを走査するように前記第１の駆動手段を制御し、前記画素に接続される２つの前記信号線に接続されている前記第１の画素と前記第２の画素との極性が異なるとともに、隣り合う画素の前記第１の画素、および、隣り合う画素の前記第２の画素の極性が異なり、かつ、全白を除いた階調を表示する場合に前記第１のサブフレームと前記第２のサブフレームとの切換え時に極性が反転せず、電圧が変動するように、前記第２の駆動手段を制御する。
【００４２】
本発明の第２の側面の表示制御方法は、マトリクス状に配設された、全白を除いた階調を表示する場合に電位差によって輝度が異なる第１の画素と第２の画素からなるマルチ画素構造を有する画素に対応する液晶表示素子から構成され、マルチ画素構造を有する前記画素に対応する前記液晶表示素子に接続される２つの信号線のそれぞれには、前記画素を構成する前記第１の画素と前記第２の画素が千鳥構造に接続されている表示部への画像の表示を制御するために、前記画素に対応する前記液晶表示素子に接続された走査線を駆動する第１の駆動手段と、前記画素に対応する前記液晶表示素子に接続された前記信号線を駆動する第２の駆動手段とを備える表示制御装置の表示制御方法において、前記表示部に表示させる前記画像に対応する画像信号を取得し、取得された前記画像信号に基づいて、前記第１の駆動手段および前記第２の駆動手段を制御するとき、前記表示部の全水平走査ラインを４ライン以上の水平走査ラインから構成される複数の第１の領域に分割し、各第１の領域で、水平走査ラインの奇数ラインのみを走査する第１のサブフレームの走査を実行し、前記表示部の全水平走査ラインを、４ライン以上の水平走査ラインから構成され、前記第１の領域の各領域の境目と境目の異なる第２の領域に分割し、各第２の領域で、水平走査ラインの偶数ラインのみを走査する第２のサブフレームの走査を実行することにより、１フレーム全ての水平走査ラインを走査するように前記第１の駆動手段を制御し、前記画素に接続される２つの前記信号線に接続されている前記第１の画素と前記第２の画素との極性が異なるとともに、隣り合う画素の前記第１の画素、および、隣り合う画素の前記第２の画素の極性が異なり、かつ、全白を除いた階調を表示する場合に前記第１のサブフレームと前記第２のサブフレームとの切換え時に極性が反転せず、電圧が変動するように、前記第２の駆動手段を制御する。
【００４３】
本発明の第２の側面においては、マトリクス状に配設された、全白を除いた階調を表示する場合に電位差によって輝度が異なる第１の画素と第２の画素からなるマルチ画素構造を有する画素に対応する液晶表示素子から構成され、マルチ画素構造を有する画素に接続される２つの信号線のそれぞれには、画素を構成する第１の画素と第２の画素が千鳥構造に接続されている表示部に表示させる画像に対応する画像信号が取得され、取得された画像信号に基づいて、画素に対応する液晶表示素子に接続された走査線を駆動する第１の駆動手段および画素に対応する液晶表示素子に接続された信号線を駆動する第２の駆動手段が制御されるとき、表示部の全水平走査ラインが４ライン以上の水平走査ラインから構成される複数の第１の領域に分割され、各第１の領域で、水平走査ラインの奇数ラインのみを走査する第１のサブフレームの走査が実行され、表示部の全水平走査ラインを、４ライン以上の水平走査ラインから構成され、第１の領域の各領域の境目と境目の異なる第２の領域に分割し、各第２の領域で、水平走査ラインの偶数ラインのみを走査する第２のサブフレームの走査が実行されることにより、１フレーム全ての水平走査ラインが走査されるように第１の駆動手段が制御され、画素に接続される２つの信号線に接続されている第１の画素と第２の画素との極性が異なるとともに、隣り合う画素の第１の画素、および、隣り合う画素の第２の画素の極性が異なり、かつ、全白を除いた階調を表示する場合に第１のサブフレームと第２のサブフレームとの切換え時に極性が反転せず、電圧が変動するように、第２の駆動手段が制御される。
【００４４】
ネットワークとは、少なくとも２つの装置が接続され、ある装置から、他の装置に対して、情報の伝達をできるようにした仕組みをいう。ネットワークを介して通信する装置は、独立した装置どうしであっても良いし、１つの装置を構成している内部ブロックどうしであっても良い。
【００４５】
また、通信とは、無線通信および有線通信は勿論、無線通信と有線通信とが混在した通信、即ち、ある区間では無線通信が行われ、他の区間では有線通信が行われるようなものであっても良い。さらに、ある装置から他の装置への通信が有線通信で行われ、他の装置からある装置への通信が無線通信で行われるようなものであっても良い。
【００４６】
表示装置は、独立した装置であっても良いし、テレビジョン受像機や録画再生装置の表示処理を行うブロックであっても良い。また、表示制御装置は、独立した装置であっても良いし、テレビジョン受像機や録画再生装置の表示制御処理を行うブロックであっても良い。
【発明の効果】
【００４７】
本発明の第１の側面によれば、画像を表示することができ、特に、TFTのサイズを大きくすることなく、筋ムラの発生を抑制することができ、その場合に必要なメモリ容量を少なくすることができる。
【００４８】
本発明の第２の側面によれば、画像の表示を制御することができ、特に、TFTのサイズを大きくすることなく、筋ムラの発生を抑制することができ、その場合に必要なメモリ容量を少なくすることができる。
【発明を実施するための最良の形態】
【００４９】
以下、図を参照して、本発明の実施の形態について説明する。
【００５０】
図１７は、表示装置５１の構成を示すブロック図である。表示装置５１は、制御部７１、ＲＯＭ７２、フレームバッファ７３、ゲートドライバ（Gate Driver）７４、ソースドライバ（Source Driver）７５、および、LCD（Liquid crystal display）パネル７６を含んで構成されている。
【００５１】
制御部７１は、表示装置５１の制御を行うものであり、レシーバ９１、データ並び替え部９２、信号処理部９３、タイミングジェネレータ９４、および、メモリコントローラ９５を含んで構成され、表示装置５１固有の信号処理（例えば、色調整など）をするとともに、画像データを表示画素に書き込むために、ＬＣＤパネル７６の走査（ゲート）ライン、およびデータ（ソース）ラインを駆動するゲートドライバ７４およびソースドライバ７５を制御する。
【００５２】
レシーバ９１は、外部より入力される映像信号を受信して、データ並び替え部９２に供給する。
【００５３】
データ並び替え部９２は、入力画像のデータの並び変えを実行し、並び替えられた入力画像を、信号処理部９３に供給する。
【００５４】
信号処理部９３は、ＲＯＭ７２に保持されているパラメータを参照し、γ補正や、液晶応答と画素書き込み電圧を補償するための信号処理を実行し、処理後の信号を、タイミングジェネレータ９４またはメモリコントローラ９５に供給する。
【００５５】
タイミングジェネレータ９４は、ドライバ制御用タイミングジェネレータ１１１、データフォーマッタ１１２、および、トランスミッタ１１３を含んで構成され、表示装置５１の表示に関係する最も基本的な制御を行うものである。
【００５６】
ドライバ制御用タイミングジェネレータ１１１は、信号処理部９３から供給される信号に基づいて、表示素子を駆動する走査用のゲートドライバ７４および画像データを画素に書き込むソースドライバ７５の制御信号を生成する。
【００５７】
データフォーマッタ１１２は、信号処理部９３から供給される信号を、ソースドライバ７５へ映像信号を供給するための信号フォーマットに変換する。トランスミッタ１１３は、データフォーマッタ１１２において変換された映像信号をソースドライバ７５に送信する。
【００５８】
メモリコントローラ９５は、信号処理済みの画像信号のフレームバッファ７３との入出力の制御をする。
【００５９】
ＲＯＭ７２は、信号処理部９３の処理など、制御部７１の内部動作において必要とされるパラメータを格納する。
【００６０】
フレームバッファ７３は、メモリコントローラ９５の制御に基づいて、画像データを格納する。
【００６１】
ゲートドライバ（Gate Driver）７４は、複数（ここでは、ゲートドライバ７４−１乃至７４−３の３つ）設けることができ、ドライバ制御用タイミングジェネレータ１１１の制御に基づいて、LCDパネル７６にマトリクス状に配設された画素の対応する走査（ゲート）ラインを駆動して、ゲートバスラインに接続されているアクティブ素子をOn/Off制御する。
【００６２】
ソースドライバ（Source Driver）７５は、複数（ここでは、ソースドライバ７５−１乃至７５−１０の１０個）設けることができ、ドライバ制御用タイミングジェネレータ１１１の制御に基づいて、映像信号がLCDパネル７６にマトリクス状に配設された表示素子に表示されるよう、トランスミッタ１１３から供給される映像信号のD/A変換を行い、各画素に書き込むデータとして、対応するソースバスラインを駆動する。
【００６３】
LCDパネル７６は、マトリクス状に配設された画素に対応する液晶表示素子から構成され、保持電位により画像を表示するものである。
【００６４】
表示装置５１の動作について説明する。
【００６５】
まず、制御部７１のレシーバ９１が映像信号を受信し、データ並び替え部９２に供給する。データ並び替え部９２は、ＲＯＭ７２に記録されている設定などに基づいて、例えば、図１８乃至図３０を用いて後述するような表示を行うことができるように、映像信号を並び替え、信号処理部９３に供給する。
【００６６】
そして、信号処理部９３は、ＲＯＭ７２に記録されているパラメータに基づいて、RGBγに対する1対1の補正を行い、メモリコントローラ９５を介してフレームバッファ７３に供給する。そして、信号処理部９３は、１フレーム遅延した画像信号を、メモリコントローラ９５を介してフレームバッファ７３から読み込んで次のフレームの画像信号との比較演算を行うことにより、ＬＣＤパネル７６の液晶応答と画素書き込み電圧を補償するための信号処理を実行し、処理後の信号を、タイミングジェネレータ９４に供給する。
【００６７】
タイミングジェネレータ９４のドライバ制御用タイミングジェネレータ１１１およびデータフォーマッタ１１２は、信号処理部９３から処理後の信号の供給を受ける。ドライバ制御用タイミングジェネレータ１１１は、LCDパネル７６の表示素子を駆動するゲートドライバ７４およびソースドライバ７５を制御する制御信号を生成し、ゲートドライバ７４およびソースドライバ７５に出力する。
【００６８】
そして、データフォーマッタ１１２は、信号処理部９３から供給される信号を、ソースドライバへ映像信号を供給するための信号フォーマットに変換し、トランスミッタ１１３に供給する。トランスミッタ１１３は、データフォーマッタ１１２において変換された映像信号をソースドライバに送信する。
【００６９】
ソースドライバ７５は、ドライバ制御用タイミングジェネレータ１１１の制御に基づいて、映像信号がLCDパネル７６にマトリクス状に配設された表示素子に表示されるよう、トランスミッタ１１３から供給される映像信号のD/A変換を行い、各画素に書き込むデータとして、対応するソースバスラインを駆動して、LCDパネル７６に画像を表示させる。このとき、ドライバ制御用タイミングジェネレータ１１１は、ソースドライバ７５の出力特性を決める極性信号POLの反転タイミングを制御する。極性信号POLの反転と画素の書き込み極性の詳細については後述する。
【００７０】
図１８を参照して、表示装置５１において実行される、第１の駆動例について説明する。
【００７１】
１フレームは、1/2、2/2の２つのサブフレームに分割され、それぞれのサブフレーム内ではソースバスラインの極性反転は無く、サブフレーム間で極性が反転される。さらにゲートは、各サブフレーム毎に１本おきに選択される。すなわち、１フレームが、奇数ラインのみを選択する奇数サブフレームと偶数ラインのみを選択する偶数サブフレームに分割される。
【００７２】
この場合、極性反転の回数は従来の縦ライン反転駆動における１回/フレームに対して２回/フレームに増えるが、ドット反転駆動に比べるとはるかに少ない反転回数（すなわち、反転回数は、ライン数によって決まるので、例えば、フルハイビジョンで1080回）であり、消費電力の増加は極めて微増である。
【００７３】
図１８中右側には、各フレーム単位でどのようなで極性の配置になるかが示されているが、従来の縦ライン反転駆動は常に縦のラインで連続的に極性が偏っていたのに対して、この手法によれば、少なくとも１/２の期間はドット反転駆動と同等の極性配置であり、フリッカや動画像における縦スジの問題を大きく改善することができる。
【００７４】
次に、第２の駆動例として、表示装置５１において実行される、マルチ画素構造を有するＬＣＤパネル７６を駆動する場合について説明する。
【００７５】
表示装置５１においては、例えば、図４および図５、並びに、図１０を用いて説明したマルチ画素構造を有するＬＣＤパネル７６を駆動することも可能である。すなわち、それぞれの画素は複数の画素（ここでは、サブ画素Ａおよびサブ画素Ｂの２つの画素）に分けられ、入力階調に対してサブ画素Ａが先に輝度を上げ、サブ画素Ｂは後から輝度を上げるようになされており、総合的な輝度はガンマ特性を満足するように調整される。サブ画素Ａおよびサブ画素Ｂに電位差をつける手段は複数存在するが、例えば、図５のＡを用いて説明したように、各々のサブ画素に専用のTFT（薄膜トランジスタ）を配置し、図５のＢを用いて説明したような対向電極ＩＴＯパターンを用いて、図５のＣを用いて説明した等価回路に示されるように、同じゲートバスラインに二つのソースバスラインを配置して、サブ画素Ａおよびサブ画素ＢのそれぞれのＴＦＴを駆動することができる。
【００７６】
そして、ＬＣＤパネル７６における画素配置は、図１０を用いて説明した場合と同様である。すなわち、サブ画素Ａ用の画素電極がPx1であり、サブ画素B用の画素電極がPx2であり、それぞれを駆動するTFTがそれぞれTFT1とTFT2であるとして、Px1とPx2はそれぞれ専用のTFTを持つが、左右どちらのソースバスラインに接続されるかがチドリ配置で交互になっている。そのため、１本のソースバスラインの接続に注目すると、Px1,Px2,Px1,Px2・・・と交互に電極が接続される画素配置となっている。
【００７７】
このようなマルチ画素を駆動する場合にも、表示装置５１においては、１フレームを1/2、2/2のサブフレームに分割し、それぞれのサブフレーム内ではソースバスラインの極性反転は無く、サブフレーム間で極性を反転させるものとするとともに、ゲートは各サブフレーム毎に１本おきに選択するものとする。すなわち、この場合においても、１フレームは、奇数ラインのみを選択する奇数サブフレームと偶数ラインのみを選択する偶数サブフレームに分割される。この場合におけるｋフレーム目の極性配置を図１９に、ｋ＋１フレーム目の極性配置を図２０に示す。
【００７８】
ここで、太字のプラス（＋）およびマイナス（−）は、px1を示し、太字ではないプラス（＋）およびマイナス（−）は、px2を示している。具体的には、図１９のＡに示されるｋ（１／２）フレーム目においては、ｍ１、ｍ２＋１、ｍ１＋２、および、ｍ２＋３の縦ラインがpx1、その他がpx2に対応し、図１９のＢに示されるｋ（２／２）フレーム目においては、ｋ（１／２）フレーム目から反転されて、ｍ２、ｍ１＋１、ｍ２＋２、および、ｍ１＋３の縦ラインがpx1、その他がpx2に対応している。
【００７９】
すなわち、図２０および図２１に示される極性配置においては、ｍ１とｍ２、ｍ１＋βとｍ２＋β（βは１以上の整数）の極性は異なるものであり、ｍ１とｍ１＋１、ｍ２とｍ２＋１、ｍ１＋βとｍ１＋（β＋１）、ｍ２＋βとｍ２＋（β＋１）（βは１以上の整数）の極性は異なるものである。
【００８０】
このようにした場合、奇数ラインのみを駆動した場合であっても偶数ラインのみを駆動した場合であっても、それぞれのソースバスラインは、px1またはpx2のうちのいずれか一方のみを駆動している。そして、図１９のＣおよびＤ、並びに、図２０のＣおよびＤに記載の通り、px1およびpx2のそれぞれに注目すると、その極性配置は、ドット反転駆動と同等の極性配置である。すなわち、表示装置５１においては、このような駆動を行った場合、２サブフレームを駆動し終わった状態の極性配置により、フリッカや動画像における縦スジの問題を大きく改善することができる。
【００８１】
マルチ画素を用いて中間調を表示した場合、従来においては、ソースバスラインの電圧が大きく変動し、結果的に消費電力が大きくなってしまっていたが、図１９および図２０を用いて説明したように、表示装置５１においては、Px1とPx2とのそれぞれをまとめてサブフレームで書き込むため、電圧の変動を抑制することができ、結果的に消費電力が大きくなってしまうことを防ぐことができる。例えば、全面、均一な階調表示の場合は、どのような階調であっても、ソースバスラインに電流が流れるのはサブフレームの切り替えにおける一瞬であり、この場合においては、１フレームでわずか２回しかない。このように、表示装置５１においては、マルチ画素を用いて中間調を表示した場合においても、縦フレーム反転の効果を最大限に利用することが出来る。
【００８２】
次に、図２１は、表示装置５１におけるTFTの印加電圧を示している。図中、コモン電圧の中心電位Vcom、ゲートバスラインの電圧Ｖｇ、ソースバスラインの電圧Ｖｓ、および、画素電極の電圧Ｖｐｘが示されている。
【００８３】
図２１に示されるように、ソースバスラインの電圧Vsの変動が小さいため、TFTの能力が低下しても期間内にデータを書き込むことが容易になる。したがって、TFTの能力に余裕が生じるという効果を奏することができる。この結果、TFTサイズを拡大して負担を増やすことなく、低温ムラを改善することが出来る。
【００８４】
上述したように、1/2および2/2の2つのサブフレームは、それぞれ、奇数ラインのみと偶数ラインのみを駆動するようになされている。すなわち、表示装置５１においては、マルチ画素である場合であっても、通常の画素である場合であっても、例えば、図２２に示されるように、まず、画面上方から奇数ラインのみを選択して駆動した後、画面上方から奇数ラインのみを選択して駆動するようになされている。
【００８５】
そのとき、図２３のＡに示されるように、１ライン目の駆動の次は３ライン目が駆動され、その次に５ライン目が駆動され、奇数ラインがすべて駆動された後に、２ライン目４ライン目・・・が駆動される（図２３のＡ中の数字は、各ラインの駆動順を示す）。したがって、図２３のＢに示されるように、極性信号POLは、各サブフレームが切り替わるごとに、１回切り替わる（図２３のＢ中の数字は、画面上上から数えたライン番号を示す）。
【００８６】
図２４に、図２２および図２３を用いて説明した場合における、ＬＣＤパネル７６を動作させるための駆動信号を示す。図中、GSTR_Leftは、奇数ラインの走査開始を示す信号であり、GSTR_Rightは、偶数ラインの走査開始を示す信号であり、CGLKは、水平同期のための基準クロックであり、Ｇ１，Ｇ２・・・は、それぞれのラインのゲート駆動波形、そして、POLは、ソースドライバの駆動極性を制御する信号である。
【００８７】
このように、図２２および図２３を用いて説明した場合においては、画面上方から奇数ラインのみを選択して駆動した後、画面上方から奇数ラインのみを選択して駆動するようになされている。
【００８８】
これに対して、１画面を複数フレームに分割し、分割したフレームをそれぞれさらに上述した1/2および2/2の2つのサブフレームに分割するものとしても良い。
【００８９】
すなわち、図２２乃至図２４を用いて説明したように、１フレームを奇数ラインのみと偶数ラインのみを駆動する1/2および2/2の2つのサブフレームに分割するためには、入力信号を蓄えるために、少なくとも1画面分のフレームメモリが必要となってしまう。そこで、表示装置５１においては、図２５に示されるように、マルチ画素である場合であっても、通常の画素である場合であっても、画面をいくつかに分割し、奇数サブフレーム・偶数サブフレームを１フレーム中に複数回切り替えるものとする。分割数を増やすほど必要なメモリは小さくなるが、極性反転の回数は増加するため消費電力は増す。仮に１ラインごとの反転にすればドット反転駆動と同じであり、消費電力が高くなってしまうが、例えば、２ラインごとの反転にすれば、ドット反転駆動と比較して消費電力低減効果を得ることができる。
【００９０】
例えば、図２６のＡに示されるように、１画面を水平方向に１２分割した場合、図２６Ｂに示されるように、１ライン目の駆動の次は３ライン目が駆動され、その次に５ライン目が駆動され、奇数ラインが６３ライン目までの３２ライン駆動された後に、２ライン目４ライン目・・・が駆動される（図２６のＢ中の数字は、各ラインの駆動順を示す）。したがって、図２６のＣに示されるように、極性信号POLは、１フレーム中で２４回、すなわち、１２分割されたフレームにおいて各サブフレームが切り替わるごとに、１回切り替わる（図２６のＢ中の数字は、画面上上から数えたライン番号を示す）。
【００９１】
図２７に、図２６を用いて説明した場合における、ＬＣＤパネル７６を動作させるための駆動信号を示す。図中、GSTR_Leftは、奇数ラインの走査開始を示す信号であり、GSTR_Rightは、偶数ラインの走査開始を示す信号であり、CGLK_Leftは、奇数ラインの水平同期のための基準クロックであり、CGLK_ Rightは、偶数ラインの水平同期のための基準クロックである。なお、基準クロックは、図２４を用いて説明した場合のように、１つの信号によるものであってもよいことはいうまでもない。そして、Ｇ１，Ｇ２・・・は、それぞれのラインのゲート駆動波形であり、POLは、ソースドライバの駆動極性を制御する信号である。
【００９２】
このように、図２６および図２７を用いて説明した場合においては、１２分割されたフレームにおいて各サブフレームが切り替えられ、それぞれ、奇数ラインおよび偶数ラインが駆動されるので、ドット反転駆動と比較して消費電力を抑えつつ、必要なメモリの容量を少なくすることができる。
【００９３】
図２８に、図２６および図２７を用いて説明した駆動方法における、ＬＣＤパネル７６の各画素を動作させる駆動波形を示す。
【００９４】
図中VCOMは、ＬＣＤパネル７６の各画素の画素電位の対向電極電位であり、対向電極と画素とで構成される容量で表示電位がきまる。そして、S1はソースバスラインの駆動波形、Ｇ３３は３３番目の走査(ゲート)ラインの駆動波形、POLは、ソースドライバ７５の駆動極性を制御する信号である。
【００９５】
１ライン目から３１ライン目までの奇数ラインの駆動中、すなわち、POLが固定している状態では、ソースドライバ７５は、VCOMを跨った遷移をしないので、立ち上がり時間が短く出来る。しかしながら、次に、３３番目にゲートラインが駆動されるとき、すなわち、奇数ラインから偶数ラインに駆動が切り替わるとき、POLが反転してＧ３３がHighとなっているときは、POLが固定している状態においてソースドライバの電位が所望のレベルになるまでに必要な固定時間と比較して、ソースドライバの電位が所望のレベルになるまでに、時間を要する(Tr_B＞Tr_A)。そのため、例えば、Tr_B＝Tr_Aとされてしまった場合、書き込み時間が十分確保できない。そこで、図２８に示されるように、この３３番目の書き込み期間を他に対して長くすることで、書き込み条件を均一になるようにする。すなわち、図中のタイミングを、Ｔ３＞Ｔ１,Ｔ１＝Ｔ２＝Ｔ４とすると好適である。
【００９６】
このようにすることにより、POLが反転するときの書き込み時間を充分確保することができるので、この部分にムラが発生することを防止することができる。
【００９７】
また、同様に、他の、奇数ラインから偶数ラインに駆動が切り替わるとき、および、偶数ラインから奇数ラインに駆動が切り替わるときにも、その最初のラインの書き込み時間を、他の書き込み時間に対して十分長くするべきであることはいうまでもない。
【００９８】
そして、さらに、１画面を複数フレームに分割するとき、奇数ラインを走査する領域と偶数ラインを走査する領域とが一致しないようにして、1/2および2/2の2つのサブフレームに分割するものとしても良い。
【００９９】
すなわち、図２９に示されるように、表示装置５１においては、マルチ画素である場合であっても、通常の画素である場合であっても、連続する奇数サブフレームの選択ラインの位置と偶数サブフレーム選択ラインの位置とが異なるようにし、これらのサブフレームを１フレーム中に複数回切り替えるものとする。換言すれば、表示装置５１においては、マルチ画素である場合であっても、通常の画素である場合であっても、極性信号POLの切り替え箇所をサブフレームごとに重ならないように設定することができる。奇数サブフレームの選択ライン数と偶数サブフレームの選択ライン数は、ランダムに設定されていても良いが、制御を簡略化するため、所定の規則性を有するように設定されるものであっても良い。ここでも、分割数を増やすほど必要なメモリは小さくなるが、極性反転の回数は増加するため消費電力は増す。しかしながら、例えば、最低２ラインごとの反転にすれば、ドット反転駆動と比較して消費電力低減効果を得ることができる。
【０１００】
例えば、図３０のＡに示されるように、１画面を水平方向に１２分割し、奇数サブフレームの最初の選択ライン数を、１２分割のさらに半分のライン数とした場合、図３０Ｂに示されるように、１ライン目の駆動の次は３ライン目が駆動され、その次に５ライン目が駆動され、奇数ラインが３１ライン目までの１６ライン駆動された後に、２ライン目４ライン目・・・が駆動される（図３０のＢ中の数字は、各ラインの駆動順を示す）。したがって、図２６を用いて説明した場合と比較して、図３０のＣに示されるように、極性信号POLは、１フレーム中で１回多い２５回切り替わる（図３０のＢ中の数字は、画面上上から数えたライン番号を示す）。
【０１０１】
なお、この場合においても、図２８を用いて説明したように、奇数ラインから偶数ラインに駆動が切り替わるとき、および、偶数ラインから奇数ラインに駆動が切り替わるときにも、その最初のラインの書き込み時間を、他の書き込み時間に対して十分長くすると好適であることはいうまでもない。
【０１０２】
このように、図３０を用いて説明した場合においては、１２分割されたフレームにおいて各サブフレームのライン選択位置がずれるようにサブフレームが切り替えられ、それぞれ、奇数ラインおよび偶数ラインが駆動されるので、ドット反転駆動と比較して消費電力を抑えつつ、必要なメモリの容量を少なくすることができるとともに、偶数ラインと奇数ラインでPOLの切り替箇所を分散させることができるので、この部分に発生しやすいムラを低減し、ＬＣＤパネル７６の調整をし易くすることができる。
【０１０３】
以上説明したように、表示装置５１は、マルチ画素を用いて中間調を表示した場合であっても、Px1とPx2とのそれぞれをまとめてサブフレームで書き込むため、電圧の変動を抑制することができ、結果的に消費電力が大きくなってしまうことを防ぐことができる。例えば、全面、均一な階調表示の場合は、どのような階調であっても、ソースバスラインに電流が流れるのはサブフレームの切り替えにおける一瞬であり、１フレームでわずか２回しかない。このように、表示装置５１においては、マルチ画素を用いて中間調を表示した場合においても、縦フレーム反転の効果を最大限に利用しつつ、２サブフレームを駆動し終わった状態の極性配置により、フリッカや動画像における縦スジの問題を大きく改善することができる。
【０１０４】
また、表示装置５１においては、マルチ画素である場合であっても、通常の画素である場合であっても、１画面を水平方向に複数分割し、分割されたフレームにおいて各サブフレームが切り替えられ、それぞれ、奇数ラインおよび偶数ラインが駆動されるようにすることができるので、ドット反転駆動と比較して消費電力を抑えつつ、必要なメモリの容量を少なくすることができる。
【０１０５】
また、表示装置５１においては、マルチ画素である場合であっても、通常の画素である場合であっても、連続する奇数サブフレームの選択ラインの位置と偶数サブフレーム選択ラインの位置とが異なるように、換言すれば、極性信号POLの切り替え箇所をサブフレームごとに重ならないように設定することができるので、ドット反転駆動と比較して消費電力を抑えつつ、必要なメモリの容量を少なくすることができるとともに、極性信号POLの切り替え箇所に発生しやすいムラを低減し、ＬＣＤパネル７６の調整をし易くすることができる。
【０１０６】
なお、ここでは、表示装置５１を１つの装置であるものとして説明したが、例えば、ＬＣＤパネル７６を別装置として、これ以外の部分を、表示制御装置として構成するようにしても良いことはいうまでもない。
【０１０７】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０１０８】
【図１】液晶表示パネルのアクティブマトリックスについて説明するための図である。
【図２】液晶駆動における各画素の極性配置パターンについて説明するための図である。
【図３】液晶駆動における各画素の極性配置パターンについて説明するための図である。
【図４】広視野角用マルチ画素構造について説明するための図である。
【図５】広視野角用マルチ画素構造について説明するための図である。
【図６】縦ライン反転における縦スジ上のムラの発生について説明するための図である。
【図７】縦ライン反転における縦スジ上のムラの発生について説明するための図である。
【図８】縦ライン反転における縦スジ上のムラの発生について説明するための図である。
【図９】縦ライン反転における縦スジ上のムラの発生について説明するための図である。
【図１０】縦すじムラの発生を解決するための画素配置について説明するための図である。
【図１１】図１０における書き込み極性のパターンについて説明するための図である。
【図１２】図１０における書き込み極性のパターンについて説明するための図である。
【図１３】低温時のスジ状のムラの発生について説明するための図である。
【図１４】低温時のスジ状のムラの発生について説明するための図である。
【図１５】低温時のスジ状のムラの発生について説明するための図である。
【図１６】低温時のスジ状のムラの発生について説明するための図である。
【図１７】表示装置の構成を示すブロック図である。
【図１８】表示装置において実行される、第１の駆動例について説明するための図である。
【図１９】表示装置において実行される、第２の駆動例について説明するための図である。
【図２０】表示装置において実行される、第２の駆動例について説明するための図である。
【図２１】第２の駆動例におけるTFTの印加電圧について説明するための図である。
【図２２】サブフレームについて説明するための図である。
【図２３】図２２の場合の選択ラインと極性信号の反転について説明するための図である。
【図２４】図２２の場合の駆動信号について説明するための図である。
【図２５】フレームを分割した場合のサブフレームについて説明するための図である。
【図２６】図２５の場合の選択ラインと極性信号の反転について説明するための図である。
【図２７】図２５の場合の駆動信号について説明するための図である。
【図２８】図２５の場合の駆動波形について説明するための図である。
【図２９】フレームの分割を奇数ラインと偶数ラインで異なるようにした場合のサブフレームについて説明するための図である。
【図３０】図２９の場合の選択ラインと極性信号の反転について説明するための図である。
【符号の説明】
【０１０９】
５１  表示装置，  ７１  制御部，  ７２  ＲＯＭ，  ７３  フレームバッファ，  ７４  ゲートドライバ（Gate Driver），  ７５  ソースドライバ（Source Driver），  ７６  LCD（Liquid crystal display）パネル
【図１】
0005655205.tif 000002
【図２】
0005655205.tif 000003
【図３】
0005655205.tif 000004
【図４】
0005655205.tif 000005
【図５】
0005655205.tif 000006
【図６】
0005655205.tif 000007
【図７】
0005655205.tif 000008
【図８】
0005655205.tif 000009
【図９】
0005655205.tif 000010
【図１０】
0005655205.tif 000011
【図１１】
0005655205.tif 000012
【図１２】
0005655205.tif 000013
【図１３】
0005655205.tif 000014
【図１４】
0005655205.tif 000015
【図１５】
0005655205.tif 000016
【図１６】
0005655205.tif 000017
【図１７】
0005655205.tif 000018
【図１８】
0005655205.tif 000019
【図１９】
0005655205.tif 000020
【図２０】
0005655205.tif 000021
【図２１】
0005655205.tif 000022
【図２２】
0005655205.tif 000023
【図２３】
0005655205.tif 000024
【図２４】
0005655205.tif 000025
【図２５】
0005655205.tif 000026
【図２６】
0005655205.tif 000027
【図２７】
0005655205.tif 000028
【図２８】
0005655205.tif 000029
【図２９】
0005655205.tif 000030
【図３０】
0005655205.tif 000031