(57)【特許請求の範囲】
【請求項１】
デジタルディスプレイデバイスであって、
（ａ）デバイス面上に表示エリアを有するディスプレイ基板と、
（ｂ）前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に形成されるピクセルのアレイであって、各ピクセルは、第１の電極と、該第１の電極の上方に位置する１つ又は複数の発光材料層と、該１つ又は複数の発光材料層の上方に位置する第２の電極とを含み、該ピクセルは、該第１の電極及び該第２の電極によって前記１つ又は複数の発光材料層を通して流れされる電流に応答して光を放射する、ピクセルのアレイと、
（ｃ）前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する駆動回路のアレイであって、各駆動回路は、各ピクセルに与えられるピクセル電流を制御するために１つ又は複数のピクセルに電気的に接続される、駆動回路のアレイと、
（ｄ）前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する計算回路のアレイであって、各計算回路は信号又は画像を処理するための回路、及び隣接する計算回路とシリアルバスを通して通信するための回路を含み、前記計算回路は前記シリアルバスを通して前記駆動回路に接続された、計算回路のアレイと、
（ｅ）前記ディスプレイ基板の前記デバイス面上に形成され、前記駆動回路及び前記計算回路にそれぞれ接続される複数の導体であって、各計算回路は１つの導体を用いて前記計算回路のアレイ内の隣接する計算回路に接続される、複数の導体と、
（ｆ）前記導体のうちの１つ又は複数に接続される画像信号を与える手段とを備え、
（ｇ）隣接する計算回路又は駆動回路間は、ディジーチェンシリアルバスによるポイントツーポイントで相互接続されている、デジタルディスプレイデバイス。
【請求項２】
前記ピクセルは互いに排他的なピクセルグループに分割され、各ピクセルグループ内の前記ピクセルは２次元アレイに編成され、各ピクセルグループは、前記ピクセルグループを制御するための少なくとも１つの計算回路を有する１つ又は複数のチップレットに関連付けられる、請求項１に記載のディスプレイデバイス。
【請求項３】
前記計算回路は２次元アレイを形成し、前記計算回路の前記２次元アレイの各行又は各列に接続されるパッシブマトリックス行制御回路又は列制御回路を更に備える、請求項２に記載のディスプレイデバイス。
【請求項４】
前記パッシブマトリックス行制御回路又は列制御回路は前記チップレット（複数の場合もある）内に設けられる、請求項１に記載のディスプレイデバイス。
【請求項５】
前記画像信号はデジタルシリアル信号である、請求項１に記載のディスプレイデバイス。
【請求項６】
前記駆動回路はそれぞれ、関連付けられ、電気的に接続される計算回路を有し、それによりピクセル回路を形成する、請求項１に記載のディスプレイデバイス。
【請求項７】
前記ピクセル回路は前記表示エリア内に２次元格子アレイを形成し、前記ピクセル回路は前記電気導体から形成されるシリアル通信バスによって、前記アレイ内の隣接するピクセル回路のそれぞれと電気的に接続される、請求項６に記載のディスプレイデバイス。
【請求項８】
前記計算回路内にセンサーを更に備える、請求項１に記載のディスプレイデバイス。
【請求項９】
前記センサーは光センサー、圧力センサー、慣性センサー、温度センサー又は放射センサーである、請求項８に記載のディスプレイデバイス。
【請求項１０】
前記計算回路は前記画像信号を処理するための画像処理回路を含む、請求項１に記載のディスプレイデバイス。
【請求項１１】
前記画像信号は符号化され、前記計算回路は、前記画像信号を復号化する画像処理回路を含む、請求項１０に記載のディスプレイデバイス。
【請求項１２】
請求項１１に記載のディスプレイデバイスであって、該ディスプレイデバイスは前記計算回路内にセンサーを更に備え、前記計算回路は前記センサーに応答して前記画像信号を処理する、ディスプレイデバイス。
【請求項１３】
前記計算回路は画像フレーム蓄積装置を含む、請求項１に記載のディスプレイデバイス。
【請求項１４】
前記ピクセルアレイは前記画像信号よりも少ないピクセルを有し、前記画像フレーム蓄積装置は、前記ピクセルアレイよりも多くのピクセルを記憶する、請求項１３に記載のディスプレイデバイス。
【請求項１５】
前記計算回路はデジタル回路である、請求項１に記載のディスプレイデバイス。
【請求項１６】
前記計算回路はプログラマブル回路である、請求項１５に記載のディスプレイデバイス。
【請求項１７】
前記導体は電気導体又は光導体である、請求項１に記載のディスプレイデバイス。
【請求項１８】
請求項１に記載のディスプレイデバイスであって、該ディスプレイデバイスは無線アンテナとしての役割を果たす１つ又は複数の金属層を更に備え、前記金属層（複数の場合もある）は１つ又は複数の計算回路に、又は外部ディスプレイコントローラーに接続される、ディスプレイデバイス。
【請求項１９】
デジタルディスプレイデバイスであって、
（ａ）デバイス面を有するディスプレイ基板と、
（ｂ）前記ディスプレイ基板の前記デバイス面上の表示エリア内に形成されるピクセルのアレイであって、各ピクセルは、第１の電極と、該第１の電極の上方に位置する１つ又は複数の発光材料層と、該１つ又は複数の発光材料層の上方に位置する第２の電極とを含み、該ピクセルは、該第１の電極及び該第２の電極によって前記１つ又は複数の発光材料層を通して流れされる電流に応答して光を放射する、ピクセルのアレイと、
（ｃ）前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する駆動回路のアレイであって、各駆動回路は、各ピクセルに与えられるピクセル電流を制御するために１つ又は複数のピクセルに電気的に接続される、駆動回路のアレイと、
（ｄ）前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する計算回路のアレイであって、各計算回路は信号又は画像を処理するための回路、及び隣接する計算回路とシリアルバスを通して通信するための回路を含み、前記計算回路は前記シリアルバスを通して前記駆動回路に接続された、計算回路のアレイと、
（ｅ）前記ディスプレイ基板の前記デバイス面上に形成され、前記駆動回路及び前記デジタル計算回路にそれぞれ接続される複数の電気導体であって、各計算回路は１つの電気導体を用いて前記計算回路のアレイ内の隣接する計算回路にそれぞれ接続される、複数の電気導体と、
（ｆ）前記電気導体のうちの１つ又は複数に接続される画像信号を与える手段と、
を備え、
（ｇ）前記駆動回路及び前記計算回路はチップレット内に設けられ、各チップレットは前記ディスプレイ基板とは別個の独立した基板を有し、
（ｈ）前記隣接する計算回路又は駆動回路間は、ディジーチェンシリアルバスによるポイントツーポイントで相互接続されている、ことを特徴とする、デジタルディスプレイデバイス。
【請求項２０】
前記計算回路のアレイに、かつ外部情報源に接続されるインターフェース回路を更に備える、請求項１９に記載のディスプレイデバイス。
【請求項２１】
前記駆動回路は第１のチップレット内に設けられ、前記計算回路は前記第１のチップレットとは別個の異なる第２のチップレット内に設けられる、請求項１９に記載のディスプレイデバイス。
【請求項２２】
前記駆動回路のうちの少なくとも１つ及び前記計算回路のうちの少なくとも１つは同じチップレット内に設けられる、請求項１９に記載のディスプレイデバイス。
【請求項２３】
前記チップレットは前記チップレット基板上に形成される１つ又は複数の接続パッドを含み、前記接続パッドは前記電気導体に物理的に接触する、請求項１９に記載のディスプレイデバイス。
【請求項２４】
前記ピクセルは互いに排他的なピクセルグループに分割され、各ピクセルグループ内の前記ピクセルは２次元アレイに編成され、各ピクセルグループは、前記ピクセルグループに関連付けられる少なくとも１つの計算回路を有する１つ又は複数のチップレットによって制御される、請求項１９に記載のディスプレイデバイス。
【請求項２５】
前記駆動回路はそれぞれ、関連付けられ、電気的に接続される計算回路を有し、それによりピクセル回路を形成する、請求項１９に記載のディスプレイデバイス。
【請求項２６】
前記ピクセル回路は前記表示エリア内に２次元格子アレイを形成し、前記ピクセル回路は前記電気導体から形成されるシリアル通信バスによって、前記アレイ内の隣接するピクセル回路のそれぞれと電気的に接続される、請求項２５に記載のディスプレイデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレイ内のピクセルを制御するための、分散し、独立したチップレットを備える基板を有するデジタルディスプレイ装置に関する。
【０００２】
２０１１年２月１０日に出願され、同じ譲受人に譲渡されたR. Cok他による「CHIPLET DISPLAY DEVICE WITH SERIAL CONTROL」と題する同時出願の米国特許出願第１３／０２４，７７１号が参照され、それらの特許出願の開示は、引用することにより本明細書の一部をなすものとする。
【背景技術】
【０００３】
数多くの最新の計算デバイスが、ユーザーインタラクションを提供するためにディスプレイ上に表示されるグラフィックユーザーインターフェースを利用する。ディスプレイは、通信バスを通してコンピューターによって制御される数多くの異なる周辺要素のうちの１つとすることができる。コンピューターのコア要素は中央処理ユニット（ＣＰＵ）である。ＣＰＵは、通信バスを通してＣＰＵに接続されるメモリデバイス内に記憶されるソフトウェアプログラムを実行するプログラム内蔵機械である。通常、通信バスはＣＰＵを、例えば、ディスクドライブ、キーボード、及びタッチスクリーン、マウス、ジョイスティック、タッチパッド又はトラックボールのようなポインティングデバイスを含む、他のコンピューター周辺装置にも接続する。時にはそれらの周辺装置は、ユニバーサルシリアルバス（ＵＳＢ）のようなシングル接続ポートを通して接続される。幾つかの接続ポート及びバスは複数のデバイスに直列に、又は並列に接続することができる。
【０００４】
コンピューターのための従来のアーキテクチャは非常に適応性があるが、各計算要素が通常１つの機能を実行し、単一の通信経路を通して他の計算要素に接続されるので、従来のコンピューターアーキテクチャは、単一の構成要素、例えば、メモリの性能、メモリアクセス速度、通信バス又はポート、中央処理ユニットの速度によって課せられる性能限界を免れない。制限されたＣＰＵ性能、メモリアクセス速度、及びメモリとＣＰＵとの間の相互接続の問題に対処するために、並列コンピューターが設計された。幾つかの並列コンピューターは、それぞれが自らのメモリを有し、ポイントツーポイントで、又はグローバルアクセスバス経由で、通信ポートを通して接続される複数のＣＰＵを用いる。他の並列コンピューターは、複数のＣＰＵと、高速のマルチコネクションアクセスバスを用いてグローバルにアクセス可能な大容量メモリとを用いる。これらの設計は、ＣＰＵ性能及びメモリアクセスの問題に対処する。
【０００５】
しかしながら、コンピューターは、インターネットアクセス、移動通信、並びにビデオゲーム及び動画鑑賞等の娯楽のような、ユーザーインタラクティブ、ポータブル、グラフィック、表示及び画像中心のアプリケーションにおいて利用される機会が増えている。これらのアプリケーションは、ユーザーインタラクション及び環境相互作用のために適した非常に小さく、薄く、フレキシブルで、低電力のフォームファクターのディスプレイに非常に広い帯域幅を要求する。従来のコンピューターアーキテクチャ設計は、そのようなアプリケーションにはあまり適していない。具体的には、大部分の従来の設計はグラフィックスプロセッサを利用し、グラフィックスプロセッサが、デジタル信号を復号化して、ラスタライズされた信号に展開するか、又はグラフィカルオブジェクトをラスタライズされた信号にすることができる。その後、このラスタライズされた信号は、広帯域接続を介してディスプレイに与えられる。しかしながら、この広帯域接続は費用がかかる可能性があり、多くの場合に数メガビット／秒に制限されるので、必要とされるリフレッシュ速度において数百万を超えるピクセルを有するディスプレイに画像を描画するのを難しくする。
【０００６】
フラットパネルディスプレイデバイス、例えば、プラズマディスプレイ、液晶ディスプレイ及び面発光型発光ダイオード（有機発光ダイオード、すなわち、ＯＬＥＤ等）ディスプレイが、ポータブル電子デバイスにおいて、かつテレビのような娯楽デバイスに対して、計算デバイスとともに広く用いられる。そのようなディスプレイは通常、画像を表示する表示エリアにおいて基板の上方に分散配置される複数のピクセルを用いる。各ピクセルは、各画像素子を表すために、一般的にサブピクセルと呼ばれ、通常赤色、緑色及び青色光を放射する、幾つかの異なる色の発光素子を組み込む。本明細書において用いられるときに、ピクセル及びサブピクセルは区別されず、単一の発光素子を指している。表示エリアの外部にあるコントローラーが、アクティブマトリックス又はパッシブマトリックスいずれかの制御を用いて、各ピクセルを起動する回路を駆動する。コントローラーは、例えば、特許文献１及び２において教示されているように、複数のチップを含むことができる。コントローラーチップは、特許文献３に開示されているように、ディスプレイ基板上に位置することができる。アクティブマトリックス回路は、フラットパネルディスプレイ基板上の表示エリア内に、高温処理を用いて構成された薄膜電子回路を含む。パッシブマトリックス回路は、ディスプレイの外部にあるコントローラーを利用し、相対的に小さなディスプレイに制限される。ＬＣＤディスプレイを駆動するために用いられる結晶シリコン基板を用いる代替のピクセル制御方法が、特許文献４に記述されている。そのようなフラットパネルディスプレイ及び制御方法は、コントローラーによって、又はコントローラーとピクセルとの間の通信経路によって、ピクセルを制御することができるデータ速度に関して制限される。
【０００７】
特許文献５は、チップレットが論理連鎖（logical chain）において接続されているアクティブマトリックスデバイスを記述している。
【０００８】
数多くのポータブルラップトップコンピューターが折り畳み式のクラムシェル構成内にディスプレイ及び計算要素を組み込み、共通のハウジング内にディスプレイ及びコンピューターを組み込むことが知られているが（例えば、特許文献６を参照）、これらのシステムは硬質の基板上に構成され、所望される場合のある厚み及び重量を超えている。フラットパネルディスプレイデバイス、特にＯＬＥＤディスプレイは極めて薄くすることができるが、フレキシブル構造上にフラットパネルディスプレイを構築することは難しい。フレキシブル基板は通常低温プロセスに制限され、従来のアクティブマトリックス薄膜電子回路を構成するために更なる処理を必要とする。
【０００９】
ディスプレイ基板上の表示エリア外に従来のパッケージされた集積回路を固定して、外部部品点数、及び物理的に別個のシステム要素の数を削減することが知られている。ＯＬＥＤディスプレイのような、数ミリメートル以下の厚みで形成することができるディスプレイでは、薄いフォームファクターが特に重要である。そのようなディスプレイでは、ディスプレイ外にパッケージされた電子部品は、ディスプレイの厚みの数倍の厚みを必要とする可能性があり、それゆえ、ディスプレイの全厚を厚くする可能性がある。
【００１０】
従来技術において、ＯＬＥＤピクセルの性能を測定する、外部からアクセス可能な回路が知られている。その後、それらの性能測定値を用いて、画像がディスプレイに転送される前に、例えば、画像を処理する外部ルックアップテーブルを用いて補償を与える。これらの補償設計は、従来のディスプレイ設計と同じ帯域幅制限という問題を抱えており、外部ディスプレイコントローラーに対する計算要件も増加させる。放射される光を検出し、駆動電流を調整して所望の光の量を与える回路のような、高度な電流制御ピクセル駆動回路も知られている。これらのピクセル制御回路は、ディスプレイがピクセル値によって指定される所望の量の光を放射するのを確実にするのに有用であるが、実際には、画像ピクセル値によって指定されるように画像内容を変更しない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許第７，３６１，９３９号明細書
【特許文献２】米国特許第６，５８２，９８０号明細書
【特許文献３】米国特許出願公開第２００５／００７３２６０号明細書
【特許文献４】米国特許出願公開第２００６／００５５８６４号明細書
【特許文献５】国際公開第２０１００４６６３８号パンフレット
【特許文献６】米国特許出願公開第２００８／００２４９７１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１２】
それゆえ、ディスプレイ帯域幅が改善され、外部画像処理及び帯域幅に関する要件が緩和され、薄く、フレキシブルなフォームファクターを有し、電力が低減され、高い集積度を有し、双方向性を有するデジタルディスプレイデバイスを提供するコンピューター及びディスプレイアーキテクチャが必要とされている。
【課題を解決するための手段】
【００１３】
本発明によれば、デジタルディスプレイデバイスであって、
（ａ）デバイス面及び表示エリアを有するディスプレイ基板と、
（ｂ）前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に形成されるピクセルのアレイであって、各ピクセルは、第１の電極と、該第１の電極の上方に位置する１つ又は複数の発光材料層と、該１つ又は複数の発光材料層の上方に位置する第２の電極とを含み、該ピクセルは、該第１の電極及び該第２の電極によって前記１つ又は複数の発光材料層を通して流れされる電流に応答して光を放射する、ピクセルのアレイと、
（ｃ）前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する駆動回路のアレイであって、各駆動回路は、各ピクセルに与えられるピクセル電流を制御するために１つ又は複数のピクセルに電気的に接続される、駆動回路のアレイと、
（ｄ）前記ディスプレイ基板の前記デバイス面上の前記表示エリア内に位置する計算回路のアレイであって、各計算回路は信号又は画像を処理するための回路、及び隣接する計算回路とシリアルバスを通して通信するための回路を含み、前記計算回路は前記シリアルバスを通して前記駆動回路に接続された、計算回路のアレイと、
（ｅ）前記ディスプレイ基板の前記デバイス面上に形成され、前記駆動回路及び前記計算回路にそれぞれ接続される複数の電気導体であって、各計算回路は１つの電気導体を用いて前記計算回路のアレイ内の隣接する計算回路に接続される、複数の電気導体と、
（ｆ）前記電気導体のうちの１つ又は複数に接続される画像信号を与える手段とを備え、隣接する計算回路又は駆動回路間は、ディジーチェンシリアルバスによるポイントツーポイントで相互接続されている、デジタルディスプレイデバイスが提供される。
【発明の効果】
【００１４】
本発明は、ディスプレイ帯域幅が改善され、外部画像処理及びディスプレイ帯域幅に関する要件が緩和され、薄く、フレキシブルなフォームファクターを有し、電力が低減され、高い集積度を有し、双方向性を有するデジタルディスプレイデバイスを提供するという利点を有する。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態を示す概略図である。
【図２】本発明の一実施形態による、２つのチップレット及びピクセル層の断面図である。
【図３】本発明の一実施形態による、２つのチップレットのより詳細な断面図である。
【図４】本発明の一実施形態による、ディスプレイデバイス内のピクセルのアレイ及びチップレットの概略図である。
【図５】本発明の一実施形態による、チップレット及び回路の断面図である。
【図６】本発明の代替的な実施形態による、ディスプレイデバイス内のピクセルのアレイ及びチップレットの概略図である。
【図７】本発明の一実施形態による、ディスプレイデバイス内のピクセルの部分的なアレイ及びチップレットの概略図である。
【発明を実施するための形態】
【００１６】
図面中の種々の層及び素子は大きく異なるサイズを有するので、図面は縮尺通りではない。
【００１７】
図１及び図２を参照すると、本発明の一実施形態において、デジタルディスプレイデバイスは、デバイス面９と、デバイス面９上に表示エリア１１とを有するディスプレイ基板１０を備える。ディスプレイ基板１０のデバイス面９上の表示エリア１１内にピクセル３０のアレイが形成され、各ピクセル３０は、第１の電極１２と、第１の電極１２の上方に位置する１つ又は複数の発光材料層１４と、１つ又は複数の発光材料層１４の上方に位置する第２の電極１６とを含み、ピクセル３０は、第１の電極１２及び第２の電極１６によって１つ又は複数の発光材料層１４を通して流される電流に応答して光を放射する。
【００１８】
図３も参照すると、ディスプレイ基板１０のデバイス面９上の表示エリア１１内に駆動回路３１のアレイが位置し、各駆動回路３１は、各ピクセル３０に与えられるピクセル電流を制御するために１つ又は複数のピクセル３０に電気的に接続される。ディスプレイ基板１０のデバイス面９上の表示エリア１１内に計算回路２９のアレイが位置し、各計算回路２９は信号又は画像を処理するための回路及び隣接する計算回路２９と通信するための回路を含む。ディスプレイ基板１０のデバイス面９上に複数の電気導体３４が形成され、複数の電気導体３４は各駆動回路３１及びデジタル計算回路２９に接続され、各計算回路２９は電気導体３４を用いて計算回路２９のアレイ内の隣接する各計算回路に接続される。電気導体３４は、介在する接続又は回路を通して、駆動回路３１及びデジタル計算回路２９に接続することができる。画像信号を与えるための手段が設けられ、その手段は電気導体３４のうちの１つ又は複数に接続される。画像信号はデジタルシリアル信号とすることができ、その信号は電気導体３４を通して駆動回路３１又は計算回路２９のうちの１つ又は複数に転送される。
【００１９】
本発明の一実施形態では、駆動回路３１又は計算回路２９はチップレット２０内に形成される。チップレット２０は、結晶シリコン内に形成され、ディスプレイ基板１０のプロセス側９上の表示エリア１１内に位置する小さな集積回路である。各チップレット２０はディスプレイ基板１０とは別の異なるチップレット基板２８を含む。チップレット基板２８の上方に１つ又は複数の接続パッド２４が形成される。接続パッド２４はチップレット２０内に形成されるピクセル回路２２（駆動回路３１又は計算回路２９を含む）に電気的に接続され、電気導体３２、３４、３５、３６と物理的に接触して電気的接続を形成する。駆動回路３１及び計算回路２９はデジタル回路とすることができる。電気導体３２、３４、３５、３６はピクセル回路２２に別個に接続される電気的に異なる個別の導体を形成することができる（各電気導体が別個のポイントツーポイント接続を形成する）か、又は複数のピクセル回路２２に接続することができる（共通バスを形成する）。電気導体は、接続パッド２４を通してピクセル回路２２を第１の電極１２又は第２の電極１６に電気的に接続する電気的接続３２とすることができる。また、電気導体は、接続パッド２４を通して、１つのチップレット２０内のピクセル回路２２を別のチップレット２０に電気的に接続する信号接続３４、３５、３６とすることができる。チップレット２０は、信号接続（例えば、３４、３５、３６）を通して、表示エリア１１の外部にあるコントローラー６０に接続することができる。チップレット２０は、平坦化及び絶縁層１８を用いて基板に接着することができる。平坦化及び絶縁層１８は、電気導体３２、３４、３５、３６を互いから、かつ電極１２、１６から絶縁することもできる。
【００２０】
図３に示されるように、各チップレット２０は、チップレット２０内に形成され、電極接続パッド２４に電気的に接続される少なくとも１つのピクセル回路２２を含む。図３に示される、本発明の一実施形態では、１つのチップレット２０内のピクセル回路２２は、駆動回路３１及び計算回路２９の両方を含む。本発明の別の実施形態では、駆動回路３１及び計算回路２９は、異なるチップレット２０のピクセル回路２２内に形成される。ピクセル回路２２は、情報（例えば、信号及びデータ）蓄積回路（例えば、デジタルレジスタ）も含むことができる。レジスタは、シリアルシフトレジスタ２５を形成するために直列に相互接続される蓄積転送回路２６とすることができ、シリアルシフトレジスタは複数のチップレット２０内の蓄積転送回路２６を含む。蓄積転送回路は、チップレット２０内外への情報転送、チップレット２０間の情報転送、又はコントローラーからの情報転送、若しくはコントローラーへの情報転送を仲介するインターフェース回路とすることができる。第１の蓄積転送回路２６は、接続パッド２４を通して信号コネクタ３４に接続される入力２７Ａから情報を受信することができる。蓄積転送回路２６は、例えば、Ｄフリップフロップのようなデジタルレジスタとすることができる。入力された情報は、駆動回路３１若しくは計算回路２９に、又は第２の蓄積転送回路２６に通信することができる。第２の蓄積転送回路２６は、出力２７Ｂを通して、接続パッド２４に、更にはその情報が受信される別のチップレット２０への信号接続３４に情報を出力することができる。このようにして、シリアルシフトレジスタ２５は、コントローラーから複数のチップレット２０を通して各チップレット２０内の駆動回路３１及び計算回路２９に画像信号を通信することができる。
【００２１】
駆動回路３１は、シリアルシフトレジスタ２５から情報を受信することができ、画像信号内のピクセル値情報に応答して、接続パッド２４及び電極コネクタ３２を通して電流又は電圧によってピクセル３０を駆動し、それにより、１つ又は複数の発光材料層を通って電極１２と１６との間に電流が流れ、光を放射する。
【００２２】
計算回路２９も、図３の場合のように、シリアルシフトレジスタ２５から画像信号情報を受信することができる。計算回路２９は、画像処理回路４４を用いて所望のように画像信号を処理することができる。画像信号情報は通常、圧縮又は非圧縮いずれかのビットマップデータを含むことになる。しかしながら、これは必要ではなく、実施形態によっては、画像信号は、ディスプレイ上に提示されるグラフィックオブジェクトの、例えば、サイズ、形状、色及び位置を示すグラフィックコマンドを含むことになる。陰影のような他の特徴も与えることができる。さらに、画像信号は、複数の独立した信号を含むことができ、それらの信号は、例えば、複数の外部信号源から与えられ、それぞれディスプレイ上に提示される異なるグラフィックウインドウ、グラフィックオーバーレイに対応する。これらの複数の独立した信号は、重なり合うグラフィックウインドウに対応することができ、独立した各信号を描画するための優先順位を示すための優先順位信号を更に含むことができ、それにより、最も高い優先順位を有する独立した信号がディスプレイ上に描画され、一方、それより低い優先順位を有するが、高い優先順位の独立した信号と重なり合う別の独立した信号は、ディスプレイ上の重なり合うエリア内には描画されないようになる。
【００２３】
画像処理は多くの場合に、局所的なトーンスケール又は色変換のような、ピクセルレベルの計算を含み、その計算は通常、単一のピクセルに取り付けられた単一の計算回路２９内で実行されることになる。そのような演算は、各計算回路がディスプレイ上のピクセルごとに同じ操作を実行できるように、完全に並列に実行することができる。また、画像処理は、複数の計算回路２９にかかわり、多くの場合に、複数の計算回路２９間で、かつ種々のチップレット間での通信を必要とするローカルエリア計算も含むことができる。そのようなローカルエリア計算は、目標トーンスケール又は色変換、鮮明化、補間、パニング、ズーミング若しくはグラフィカルオブジェクトにわたる陰影勾配の描画のような空間操作、及びＪＰＥＧ圧縮において通常利用される１６×１６画像ブロックのような、離散した画像ブロック内のビットマップデータの展開を決定するための、領域に基づく画像解析を含むことができる。また、画像処理は、画像内のグラフィカルオブジェクトのラスタライジング及び描画のような、広域計算も含むことができる。各計算回路２９は、ピクセル値蓄積機構、例えば、フレーム蓄積装置４２を含むことができる。チップレット２０内の各ピクセル回路２２内の個々の計算回路２９は、完全な画像の一部、例えば、同じチップレット２０又は関連付けられるか、若しくは隣接するチップレット２０が制御することができるディスプレイの部分に対応するタイルを記憶することができる。計算回路２９は、駆動回路３１と同じチップレット内に存在することができるか、又は別のチップレット２０内の駆動回路３１に関連付けることができ、それにより、画像内のピクセルタイルの操作及び表示を制御することができる。画像全体を、駆動回路３１又は計算回路２９のアレイ内のピクセル回路２２間に分散させることができる。また、計算回路２９は情報をシリアルシフトレジスタ２５に転送することもでき、その結果、処理されたデータを他のチップレット２０又はコントローラーに通信することができる。画像処理演算は局所的である傾向があるので、複数の計算回路間に画像を分散させることは、画像処理の効率的な手段を与えることができる。複数の計算回路が隣接する計算回路に局所的に接続されるので、局所画像処理演算のために必要とされる画像データを隣接する計算回路との間で容易に通信することができる。隣接する計算回路又は駆動回路間の相互接続は、例えば、デイジーチェーンシリアルバスによるポイントツーポイントとすることができるので、その結果、各計算回路は、隣接する計算回路と同時に通信することができ、ディスプレイデバイス内に非常に広い帯域幅を与える。複数の計算回路をそれぞれ、局所的にかつ独立してピクセル起動を制御する個々のピクセル駆動回路に局所的に接続することができるので、ディスプレイを非常に高いデータ速度で駆動することができる。それゆえ、コントローラー６０は、従来技術のディスプレイにおいて見られる機能よりも果たす機能が限られており、例えば、画像信号源としての役割を果たす。複数のそのようなコントローラー又は画像源をチップレット２０への別個のバス接続に接続して、画像信号をディスプレイデバイス内に転送すること���できるデータ速度を更に高めることができる。従来技術のシステムでは、ラスタライズされた画像信号は通常、コントローラー６０とディスプレイとの間で伝送され、この信号は、フリッカーのない表示（viewing）及び連続的な動きを与える速度において各ピクセルに信号を与えることができなければならないので、データは３０Ｈｚ以上、通常は７０Ｈｚ以上の速度においてピクセルごとに送信される必要があることに留意されたい。本発明では、コントローラー６０が行う必要があるのは、新たなデータが入手できる度に、ピクセルのための更新された信号を与えることだけであるので、コントローラー６０とディスプレイとの間で必要とされる帯域幅を著しく低減する。
【００２４】
ビットマップデータの通常のピクセルレベルの操作は、多くの場合に、γ補正関数を適用して、非線形空間内に通常記憶される入力ビットマップデータを、その値がディスプレイ輝度に対して線形である色空間に変換することを含むことにも留意されたい。この操作は多くの場合に、ピクセル駆動回路によって容易に実行することができる、比較的簡単な式として実施することができる。しかしながら、線形空間から最終的な表示空間への変換は多くの場合に、ピクセル駆動回路がピクセルの出力輝度に対して非線形であるアナログ信号を与えるときに特に、非線形ルックアップテーブルを伴う。従来技術のアーキテクチャでは、この非線形ルックアップテーブルは単一の場所に記憶され、シリアルバス上でアクセスされる。しかしながら、本発明のディスプレイアーキテクチャでは、ピクセル駆動回路ごとにこの非線形ルックアップテーブルを複製するか、又はそのような非線形ルックアップテーブルが必要であるときに共通のルックアップテーブルに並列にアクセスできるようすることが必要となる可能性がある。それゆえ、本発明の或る特定の実施形態では、ピクセル駆動回路はピクセル３０の輝度出力と線形である駆動信号を与えることになり、それによりこの非線形ルックアップテーブルを不要にする。例えば、ピクセル駆動回路は、ピクセル３０の輝度出力と線形である電流を各ピクセル３０に与えることができるか、ピクセル３０にデジタル駆動信号を与えることができ、その場合、ピクセル３０の輝度は、ピクセル３０が電流を受信する時間の割合によって制御される。ハイブリッド手法も有用であり、その場合、ピクセルのアナログ信号がピクセル３０の輝度と線形又は概ね線形である領域では、ピクセルがアナログ信号（電流又は電圧）のみを用いて駆動され、例えば、アナログ電圧信号がピクセル３０の輝度出力と非線形であることがわかっている低い輝度値を達成するために、信号が時間変調される。
【００２５】
「計算回路」は、信号がそこを通って流れることができ、入力信号値を変更することができる閉じた経路、又は電子構成要素の相互接続によって形成される経路である。通常、入力信号値を変更することは、数学演算又は論理演算を与えることを含む。幾つかの構成では、計算回路は、入力信号値を変更して、ディスプレイ内のピクセルを駆動するのに有用な信号を生成する。幾つかの構成では、外部信号源から、変更されることになる信号を受信することに加えて、計算回路は、外部情報源又はプログラマブルメモリのいずれかから、計算回路の動作に影響を及ぼす命令又はパラメータのいずれかも受信する。幾つかの構成では、計算回路は、デジタルプロセッサを含む。個別の計算回路をディスプレイ内の１つ又は複数のピクセルに関連付けることができる。しかしながら、これは必要ではなく、計算回路はディスプレイ上の多数のピクセルに影響を及ぼす信号を変更可能とすることができ、ディスプレイ上に目に見える情報として表示されないが、ディスプレイに外部から通信される信号を与えることができる。
【００２６】
計算回路は、１つ又は複数のセンサー４０（図３）も含むことができる。センサーは、例えば、チップレット上に入射する周囲光又は放射光を検知するか、又は光タッチスクリーンのようなユーザーインタラクティブ機能を支援する環境センサーとすることができる。センサーは、例えば、光センサー、圧力センサー、慣性センサー、温度センサー又は放射センサーを含むことができる。幾つかの構成では、英数字キーに対応する画面上に触ることによって、ディスプレイの一部を用いて、キーボード入力情報を受信することができる。検知された情報は、コントローラーに通信することができるか、ローカルチップレット内で用いて情報、例えば、画像信号を処理することができるか、或る措置を講じることができるか、又は他のチップレットに通信することができる。また、チップレットは、画像又は画像の一部を記憶するためのフレーム蓄積装置４２、及びソフトウェアプログラムを記憶するためのメモリも含むことができる。それゆえ、計算回路はプログラム可能とすることができ、基本的に蓄積プログラム内蔵コンピューターを提供することができる。種々の計算回路内のプログラムは同じであることができるか、又は異なることができる。プログラムは、上記のように、バスを通してコントローラーからチップレットにロードすることができる。
【００２７】
画像信号は、ディスプレイの有するピクセルよりも多くのピクセル値、又は少ないピクセル値を有することができる。計算回路は、画像信号ピクセル値の中から選択し、画像信号ピクセル値の一部を表示することができるか、入手可能なピクセル値間を補間して、ディスプレイ内のピクセルの数を有する画像信号を表示することができる。したがって、フレーム蓄積装置は、ディスプレイピクセルアレイ内に存在するピクセル値よりも多くのピクセル値を記憶することができる。この特徴によって、ユーザーからの命令に対してより迅速に応答して、更なる細部を見るために表示された画像上でズームインできるようになる。
【００２８】
駆動回路は、例えば、２００８年８月１４日に出願されたWinters他による「OLED device with embedded chip driving」と題する米国特許出願第１２／１９１，４７８号において記述されるような、ピクセルのアクティブマトリックス制御を実施することができる。代替的には、駆動回路は、パッシブマトリックス制御を与えることができる。パッシブマトリックス制御法では、ピクセルは、行電極及び列電極の直交するアレイを用いて互いに排他的なピクセルグループに分割され、行電極及び列電極が重なり合う場所においてピクセルが画定される。各ピクセルグループ内のピクセルは２次元のアレイに編成され、各ピクセルグループは、そのピクセルグループに関連付けられる少なくとも１つの駆動回路を有する１つ又は複数のチップレットによって制御される。この構成では、ピクセルグループ内の列電極は１組の１つ又は複数のチップレットに接続することができ、一方、行電極は異なる１組の１つ又は複数のチップレットに接続することができる。駆動回路はパッシブマトリックス行制御回路又は列制御回路とすることができ、１つ又は別個のチップレット内に形成することができる。
【００２９】
図４に示されるように、１組のチップレット２０Ａが、コントローラー６０からの画像信号に応答して、基板１０上に形成されたピクセル３０のピクセルグループ３７に列制御を与えることができ、一方、別の異なるチップレット２０Ｂが、そのピクセルグループに行制御を与えることができる。本発明の種々の実施形態において、異なるチップレットは異なる駆動回路を含むことができる。計算回路は、チップレットのうちの全てに、又は幾つかのみに含まれることができるか、又は駆動回路を含まない別個のチップレット内に含まれることができる。代替的には、図５の実施形態において示されるように、１つのチップレット２０において、パッシブマトリックス行駆動回路５０及び列駆動回路５２が、蓄積転送回路２６とともにピクセル回路２２内に含まれ、接続パッド２４に接続することができる。したがって、駆動回路３１はそれぞれ、関連付けられ、電気的に接続される計算回路４４を有し、それによりピクセル回路２２を形成する。図６は、別個のチップレット２０が、信号接続３５を通してコントローラー６０からの画像信号を処理し、その画像信号を用いてピクセル３０を駆動するための駆動回路３１及び計算回路２９を含む実施形態を示す。コントローラーは、チップレットの２つ以上の行に接続する。この実施形態では、図７により詳細に示されるように、ピクセル回路（チップレット２０内には示されない）は表示エリア１１内に２次元格子アレイを形成し、ピクセル回路は電気導体３４から形成されるシリアル通信バスによってアレイ内の隣接する各ピクセル回路と電気的に接続される。各信号接続は各チップレット対に特有である。対照的に、電気導体３８は、チップレット２０内の全てのピクセル回路に接続される共通接続を形成する。そのような共通接続は、ディスプレイデバイスの動作及びピクセル３０の起動を制御するのを支援する、クロック信号、電源信号又はグラウンド信号のような共通信号を与えることができる。
【００３０】
一般的に、各計算回路は信号接続を通して隣接する計算回路と通信する。各信号接続は、最も近い隣接する単一の計算回路とのみポイントツーポイントで接続することができる（図６及び図７と同様）。代替的には、信号接続は、３つ以上の計算回路に共通に接続することができるか（図４と同様）、更には共通の信号接続（例えば、電気導体３８のように接続される信号接続）を通して全ての計算回路に接続することもできる。駆動回路及び計算回路は、ディスプレイ基板の１つ又は複数の発光材料層と同じ面上の表示エリア内に基板にわたって分散配置される。それらの回路は、ピクセルアレイの周辺部の周りだけに位置するのではなく、ピクセルのアレイ内に、すなわち、表示エリア内のピクセルの下方に、ピクセルの上方に、又はピクセル間に位置する。同様に、チップレットを用いて駆動回路及び計算回路を形成する場合には、それらのチップレットも、ディスプレイ基板の１つ又は複数の発光材料層と同じ面上の表示エリア内のピクセルアレイ内に位置する。
【００３１】
シリアルバスは、電気的に分離された電気的接続において、１つの回路から次の回路にデータが再送されるバスである。パラレルバスは、電気的に共通の電気的接続において、全てのチップレットにデータが同時にブロードキャストされるバスである。１つのチップレット内に複数のシリアルに接続された蓄積転送回路を含むことができ、シリアルバスの電気的接続に接続して、単一のシリアルバス上に独立した１組の蓄積転送回路を形成することができる。さらに、複数組のチップレット内の複数のチップレット２０をシリアルに接続する複数のシリアルバスを用いることができる。複数のシリアルバスを１つのチップレットに接続することもでき、１つのチップレット内にシリアルに接続される複数組の蓄積転送回路を含むこともできる。
【００３２】
本発明の一実施形態において、シリアルバスは、電気導体を用いて、画像信号源（例えば、コントローラー）を第１の蓄積転送回路に接続する。シリアルバス上の各蓄積転送回路は、電気的に独立している電気導体を用いて次の蓄積転送回路に接続し、その結果、例えば、１つのクロック信号に応答して、全ての電気導体が、１つの蓄積転送回路から次の蓄積転送回路に同時に異なるデータを通信することができる。コントローラーは、コントローラーに接続された第１の蓄積転送回路に第１のデジタルピクセル値及び制御信号（例えば、クロック）を有する画像信号を与え、それにより、蓄積転送回路がデジタルピクセル値を格納できるようにする。第１の蓄積転送回路が第１のデジタルピクセル値を格納すると、第１の蓄積転送回路が第１のデジタルピクセル値を第１の蓄積転送回路に接続された第２の蓄積転送回路に与えるのと同時に、第１の蓄積転送回路に第２のデジタルピクセル値を与えることができる。制御信号（例えば、クロック信号）は、全ての蓄積転送回路に一緒に与えることができるか、又はデジタルピクセル値が伝搬されるのと同じように、１つの蓄積転送回路から次の蓄積転送回路に伝搬させることができる。その後、第１の蓄積転送回路は第２のデジタルピクセル値を格納し、一方、第２の蓄積転送回路は第１のデジタルピクセル値を格納する。その後、その過程は、第３のデジタルピクセル値及び第３の蓄積転送回路を用いて繰り返され、それ以降も同様であり、その結果、１つの蓄積転送回路から次の蓄積転送回路にデジタルピクセル値が順次にシフトされる。各チップレットは、１つ又は複数の蓄積転送回路を含み、デジタルピクセル値が１つのチップレットから次のチップレットにシフトされるようになる。
【００３３】
デジタル画像信号は、ピクセル回路及び蓄積転送回路を制御するのを助ける制御信号を含むことができる。例えば、リセット信号及びクロック信号が役に立つ可能性がある。また、信号コネクタ上で制御信号を送信するのが有用である可能性もあり、それらのコネクタは、その上でデジタルピクセル値が送信される信号コネクタとは別個である。
【００３４】
信号コネクタは、チップレット上の接続パッドに接続することができる。本発明の一実施形態では、電気的に共通のコネクタを用いて、全てのチップレットに信号を並列に接続することができる。この実施形態では、全てのチップレットが同時に（電気的に共通のコネクタ内の伝搬遅延を無視する）同じ情報を受信することになる。電気的に共通のコネクタは、チップレットを通り抜けることができる。そのような並列接続は、同時に各チップレットに与えられる必要がある信号（例えば、クロック信号、選択信号、リセット信号又はイネーブル信号）の場合に有用である。代替の実施形態では、直列接続を用いて１つ又は複数のチップレットに信号を接続することができ、その信号は直列接続においてチップレットの中に進み、そのチップレットに記憶され、その後、後の時点で（例えば、１クロックサイクル後に）直列に接続される次のチップレットに転送される。その後、そのような信号（例えば、データ信号）をチップレット内で再生して、完全な信号状態を維持することができる。内部チップレット接続を用いて、チップレット内及びチップレット間で直列に、各蓄積転送回路を次の蓄積転送回路に接続することができる。また、内部チップレット接続は、１つのチップレット内の駆動回路及び計算回路も接続することができる。
【００３５】
画像信号が計算回路又は駆動回路内に転送されると、ディスプレイを起動して、画像信号ピクセル値を表示することができる。ピクセルが起動されるのと同時に、又はその前に、又はその後に、ピクセル値を処理して、ピクセル値を処理済みの画像に変換することができる。処理済みの画像は、駆動回路によって表示されるようにする。計算回路は、関連付けられる駆動回路が起動することができるピクセルの数よりも多くのピクセル値、又は少ないピクセル値を受信することができる。代替的には、処理済みの画像は、表示又は更なる処理のために、コントローラーに、又は他の駆動回路及び計算回路に通信することができる。
【００３６】
本発明は、ディスプレイデバイス内に、高い集積率で集積された画像処理及び表示を提供する点で、従来技術よりも優れた利点を提供する。例えば、薄膜トランジスタを用いる従来技術の方法は、必要な薄膜論理回路が大きすぎ、かつ性能が低いので、デジタル信号伝搬、計算及び駆動を提供することができない。したがって本発明は、従来技術において教示されている技法よりも優れた改善された性能を提供する。デジタル画像信号を用いることによって、大型表示エリア、例えば、対角線上で１メートル、更にはそれ以上の表示エリアにわたって信号を送信する場合であっても、信号精度が維持される。直列信号接続は、ディスプレイ内のピクセルをコントローラーに相互接続するために必要とされるワイヤの数を少なくし、結晶シリコン内に形成されるチップレットは、シリアルデジタルピクセル値を通信、処理及び表示する際に有用な高速高密度の回路を提供する。チップレットのアレイによって、チップレット間の接続（すなわち電気接続）を相対的に短くできるようになり、信号伝搬遅延を小さくし、データ転送速度を高くすることができる。蓄積転送回路は、シリアルデジタル信号、すなわち、データ信号及び制御信号の両方を、１つのチップレットから別のチップレットに送信されるのに応じて再構成することができ、更に高速通信を可能にする。結晶シリコンチップレット基板によって可能にされるチップレット内の高い回路密度によって、例えば、デジタル／アナログコンバーター、アクティブマトリックス回路及び複数のパッシブマトリックス回路コントローラーを含む、ピクセルのための複雑な計算駆動回路をチップレット内に形成できるようになる。チップレット内にフィードバック回路又は障害検出回路も形成することができ、ピクセル駆動回路の性能、並びにピクセル出力の精度、安定性及び均一性が更に改善される。そのようなフィードバック信号は、ピクセル電流又は制御電圧の測定値を含むことができる。検出回路は光センサーによる光検出を含むことができる。
【００３７】
詳細には、ＯＬＥＤ材料は使用されると経時変化し、所与の光出力を得るための駆動電流が増加することが知られている。高回路密度チップレット内で当該技術分野において既知のような高度な電流制御ピクセル回路を用いることによって、光出力を経時的に一貫するように制御することができる。
【００３８】
コントローラーは、チップレットとして実装し、ディスプレイ基板に固定することができる。コントローラーは、ディスプレイ基板の周辺に配置することができるか、又はディスプレイ基板の外部にあることができ、従来の集積回路を含むことができる。
【００３９】
本発明の種々の実施形態によれば、チップレットは種々の方法で構成することができ、例えば、チップレットの長い寸法に沿って１行又は２行の接続パッドを用いて構成することができる。信号コネクタ及び電極コネクタは、種々の材料から形成することができ、デバイス基板上での種々の堆積方法を用いることができ、例えばアルミニウム又はアルミニウム合金のような蒸着又はスパッタリングされる金属とすることができる。代替的には、信号コネクタ及び電極コネクタは、硬化した導電性インク又は金属酸化物から作製することができる。コストに関して有利な１つの実施形態では、信号コネクタ及び電極コネクタは単層内に形成される。
【００４０】
本発明は、大きなデバイス基板、例えば、ガラス、プラスチック又は箔を利用し、ディスプレイデバイス基板上に複数のチップレットが規則的に配置されるマルチピクセルデバイスの実施形態に特に有用である。各チップレット又は１組のチップレットは、チップレット内（複数の場合もある）の回路部に従って、かつ制御信号に応答して、デバイス基板上に形成された複数のピクセルを制御することができる。個別のピクセルグループ又は複数のピクセルグループをタイル状の構成要素上に配置することができ、それらの構成要素を組み立てて、ディスプレイ全体を形成することができる。
【００４１】
本発明によれば、チップレットは、基板上に分散配置されるピクセル制御素子及び計算素子を提供する。チップレットは、デバイス基板に比べて相対的に小さな集積回路であり、独立した基板上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む１つ又は複数のピクセル回路を備える。チップレットは、ディスプレイ基板とは別に製造され、その後、ディスプレイ基板に取り付けられる。これらのプロセスの詳細は、例えば、米国特許第６，８７９，０９８号；米国特許第７，５５７，３６７号；米国特許第７，６２２，３６７号；米国特許出願公開第２００７００３２０８９号；米国特許出願公開第２００９０１９９９６０号、及び米国特許出願公開第２０１００１２３２６８号において見いだすことができる。
【００４２】
チップレットは、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコンオンインシュレーター（ＳＯＩ）ウェハーを用いて製造されることが好ましい。各チップレットは、その後、デバイス基板に取り付けられる前に分離される。それゆえ、各チップレットの結晶性基部は、デバイス基板とは別個であり、かつチップレットの回路部がその上に配置される基板と見なすことができる。それゆえ、複数のチップレットは、デバイス基板とは別個であり、かつ互いに別個である対応する複数の基板を有する。詳細には、独立した基板は、その上にピクセルが形成される基板とは別個であり、独立したチップレット基板の面積は、合わせても、デバイス基板より小さい。チップレットは、例えば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板を有することができる。チップレットは１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがより好ましい。これは、チップレット上に接着剤及び平坦化材料を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレットは、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板（例えば１０）に接着される。チップレットの表面上の接続パッドを用いて、各チップレットを信号ワイヤ、電力バス及び行電極又は列電極に接続し、ピクセルを駆動する。チップレットは少なくとも４つのピクセルを制御することができる。
【００４３】
チップレットは半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。例えば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレットは、ディスプレイ基板上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッドも必要とする。接続パッドのサイズは、ディスプレイ基板上で用いられるリソグラフィツールの機構サイズ（例えば、５μｍ）、及び配線層に対するチップレットの位置合わせ（例えば、±５μｍ）に基づくことができる。それゆえ、接続パッドは、例えば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。これは、パッドが一般的には、チップレット内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。
【００４４】
パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを作製することが望ましい。
【００４５】
基板（例えば、アモルファスシリコン又は多結晶シリコン）上に直接形成される回路よりも高い性能の回路部を有する独立した基板（例えば、結晶シリコンを含む）を備えるチップレットを利用することによって、より高い性能及びより高い機能性を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（例えば、トランジスタ）も有するので、回路部サイズは非常に小さくなる。例えば、Yoon、Lee、Yang及びJang著「A novel use of MEMS switches in driving AMOLED」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されているように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。
【００４６】
デバイス基板はガラスを含むことができ、蒸着又はスパッタリングされる金属又は金属合金、例えば、アルミニウム又は銀から作製される配線層が、平坦化層（例えば、樹脂）上に形成され、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる。チップレットは、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。配線及び第１の電極は既知のフォトリソグラフィ技法を用いて形成することができる。発光材料層及び第２の電極はＯＬＥＤ技術において既知のプロセスを用いて形成することができる。
【００４７】
差動信号対を用いる本発明の実施形態では、基板は、箔又は別の固体導電性材料とすることができることが好ましく、差動信号対を形成する２つのシリアルバスは、エレクトロニクス技術分野において既知であるように、基板を基準とした差動マイクロストリップ構成で配置することができる。非導電性基板を用いるディスプレイでは、差動信号対は、第２の電極を優先的に基準とすることができ、任意のピクセルの第１の電極の部分が第２の電極と差動対のいずれかのシリアルバスとの間に配置されないように配線される。その差動信号対に関して、エレクトロニクス技術分野において既知であるＬＶＤＳ（ＥＩＡ−６４４）、ＲＳ４８５又は他の差動信号方式標準規格を用いることができる。４ｂ５ｂのような平衡ＤＣエンコーディングを用いて、当該技術分野において知られているように、差動信号対にわたって転送されるデータをフォーマットすることができる。
【００４８】
本発明はマルチピクセルインフラストラクチャを有するデバイスにおいて利用することができる。詳細には、本発明は、有機又は無機いずれかのＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、米国特許第４，７６９，２９２号及び米国特許第５，０６１，５６９号において開示されているような小分子又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて利用される。例えば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（例えば、米国特許出願公開第２００７／００５７２６３号において教示されている）、有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機／無機デバイスを利用することができる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。
【００４９】
先に言及されたように、本発明の重要な利点は、極めて軽量で、かつ薄いディスプレイ及び計算構造を提供することである。しかしながら、携帯電話のような従来技術のディスプレイシステムにおいて見られるように、計算回路に加えて、電気コネクタ及び電源を収容するのに、かなりの容積が必要である。それゆえ、本発明の実施形態内で、ＲＦ通信を提供するために無線アンテナとしての役割を果たすことができ、それにより、無線電磁通信を介してディスプレイにデータを通信できるようにする金属層をディスプレイ内に形成することが有用である。同様に、１つ又は複数の共振アンテナをディスプレイ基板上に形成するか、又は別の相対的に薄い基板上に形成してディスプレイ基板に取り付け、共振電磁エネルギー伝達を容易にすることができる。米国特許出願第１１／４８１，０７７号によって教示されているような、そのような共振電磁エネルギー伝達が当該技術分野において既知である。
【００５０】
これらの実施形態、又は他の実施形態において、電力を制御するためにディスプレイ基板上に別個の回路を形成することができるか、又は取り付けることができる。幾つかの有用な実施形態では、外部電力源から各電力バスに電力を切り替え、調整して、ディスプレイの残りの素子に電力を供給することができる電力回路が形成される。そのような電力回路はシリコンから形成することができるが、ガリウムを含む他の材料から形成することもできる。そのような構成要素を基板に取り付けて、ディスプレイへの電力の流れを調整し、制御することもできる。
【００５１】
本発明は、或る特定の好ましい実施形態を特に参照しながら詳細に説明されてきたが、本発明の趣旨及び範囲内で変形及び変更を実施できることが理解されるべきである。
【符号の説明】
【００５２】
９  プロセス面
１０  ディスプレイ基板
１１  表示エリア
１２  第１の電極
１４  発光材料層
１６  第２の電極
１８  平坦化／絶縁層
２０  チップレット
２０Ａ  行駆動チップレット
２０Ｂ  列駆動チップレット
２２  ピクセル回路
２４  接続パッド
２５  シリアルシフトレジスタ
２６  蓄積転送回路
２７Ａ  入力
２７Ｂ  出力
２８  チップレット基板
２９  計算回路
３０  ピクセル
３１  駆動回路
３２  電極コネクタ、電気導体
３４  信号コネクタ、電気導体
３５  信号コネクタ、電気導体
３６  信号コネクタ、電気導体
３７  ピクセルグループ
３８  共通のコネクタ、電気導体
４０  センサー
４２  フレーム蓄積装置
４４  画像処理回路
５０  行駆動回路
５２  列駆動回路
６０  コントローラー
【図１】
0005662591.tif 000002
【図２】
0005662591.tif 000003
【図３】
0005662591.tif 000004
【図４】
0005662591.tif 000005
【図５】
0005662591.tif 000006
【図６】
0005662591.tif 000007
【図７】
0005662591.tif 000008