(57)【特許請求の範囲】
【請求項１】
少なくとも基板上にゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、有機半導体層を有する薄膜トランジスタにおいて、
前記ソース電極及び前記ドレイン電極が３層の積層体からなり、かつ該３層の積層体の膜厚が第１層目、第２層目、第３層目の順に薄くし、
前記３層の積層体のうち、前記第１層目が銀である
ことを特徴とする薄膜トランジスタ。
【請求項２】
前記３層の積層体のうち、前記第２層目が金であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記３層の積層体のうち、前記第３層目が自己組織化単分子膜であることを特徴とする請求項１または請求項２に記載の薄膜トランジスタ。
【請求項４】
前記自己組織化単分子膜がチオール化合物からなることを特徴とする請求項３に記載の薄膜トランジスタ。
【請求項５】
前記基板としては、可撓性の基板であることを特徴とする請求項１ないし請求項４の何れか一項に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りができるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
【０００３】
現在、情報端末の半導体素子に用いられる半導体材料の主流はシリコン系であり、製造方法としては、シリコンをスパッタやＣＶＤ等のドライ法で成膜した後、フォトリソグラフィーを用いてパターンニングする方法が一般的である。
【０００４】
ところで、近年、溶剤を使うウェット法である印刷技術を用いて電子部材を製造するプリンタブルエレクトロニクスが注目されている。この印刷技術を用いることで、フォトリソグラフィーよりも装置や製造上のコストが下がり、また、真空や高温を必要としないことから、プラスチック基板が利用できるなどのメリットが挙げられる。
【０００５】
この場合、半導体材料としては、有機溶媒に可溶な有機半導体材料や有機溶媒に分散させた酸化物半導体などを用いることが多く、これにより、半導体層を印刷法により形成できる。
【０００６】
従来、例えば半導体層等に印刷法により形成する技術が提案されている。  
例えば特許文献１では、インクジェット法により有機半導体層を形成しており、半導体層に有機半導体材料を用いた薄膜トランジスタ（以下、ＴＦＴとも呼ぶ）は特に有機ＴＦＴとも呼ばれる。ＴＦＴを構成する部材としては、半導体以外に電極や絶縁膜があるが、低コストなＴＦＴを形成する上ではこれらも印刷法やコーディング技術などのウェット法を用いて形成されることが望まれる。
【０００７】
例えば特許文献２では、インクジェット法を用いて電極を形成しており、また、例えば特許文献３では、スピンコート法を用いてゲート絶縁膜を形成している。
【０００８】
さらに、ウェット法を用いて電極を形成する場合に用いられる材料としては、例えば非特許文献１，２のように銀が最も一般的である。銀以外には、例えば非特許文献３のように銅や例えば非特許文献４のように導電性ポリマーを用いた例が挙げられる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２１００８６号公報
【特許文献２】特開２００４−２９７０１１号公報
【特許文献３】特開２００７−２６６３５５号公報
【非特許文献】
【００１０】
【非特許文献１】Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ｎａｔｉｏｎａｌ  Ａｃａｄｅｍｙ  ｏｆ  Ｓｃｉｅｎｃｅｓ  ｏｆ  ｔｈｅ  Ｕｎｉｔｅｄ  Ｓｔａｔｅｓ  ｏｆ  Ａｍｅｒｉｃａ  Ｖｏｌ．１５  Ｎｏ．１３（２００８）４９７６
【非特許文献２】Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ９５，  ２５３３０２（２００９）
【非特許文献３】Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍ  Ｖｏ．５１５（２００７）７７０６
【非特許文献４】Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｖｏｌ．４４，  Ｎｏ．６Ａ（２００５）３６４９
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、以上のように銀や銅を電極材料、特にソース・ドレイン電極に用いた場合には、マイグレーションにより両電極間でのリークやショートを引き起こすことが知られている。
【００１２】
そこで、マイグレーションを回避するために、電極材料に金を用いることが考えられるが、例えば金のナノ粒子を含むインキは非常に高価であり、また、硬化温度も高いためにフレキシブル基板の適用などは難しい。
【００１３】
さらに、銀や銅の代わりに導電性ポリマーを電極に用いることも考えられるが、導電率が不足しているため、微細な配線パターンでは配線抵抗が大きくなるという欠点がある。
【００１４】
本発明は上記事情に鑑みてなされたものであって、ウェット法により電極を形成した場合においても、マイグレーションによる不具合が起きず、配線抵抗も十分小さく、かつトランジスタ特性の優れた薄膜トランジスタ及び薄膜トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の第１の態様は、少なくとも基板上にゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、有機半導体層を有する薄膜トランジスタにおいて、前記ソース電極及び前記ドレイン電極が３層の積層体からなり、かつ該３層の積層体の膜厚が第1層目、第２層目、第３層目の順に薄くすることを特徴とする薄膜トランジスタである。
【００１６】
本発明の第２の態様は、前記３層の積層体のうち、前記第1層目が銀もしくは銅であることを特徴とする第１の態様に記載の薄膜トランジスタである。
【００１７】
本発明の第３の態様は、前記３層の積層体のうち、前記第２層目が金であることを特徴とする第１の態様または第２の態様に記載の薄膜トランジスタである。
【００１８】
本発明の第４の態様は、前記３層の積層体のうち、前記第３層目が自己組織化単分子膜であることを特徴とする第１の態様ないし第３の態様の何れか一項に記載の薄膜トランジスタである。
【００１９】
本発明の第５の態様は、自己組織化単分子膜がチオール化合物からなることを特徴とする第４の態様に記載の薄膜トランジスタである。
【００２０】
本発明の第６の態様は、前記基板が可撓性の基板であることを特徴とする第１の態様ないし第５の態様の何れか一項に記載の薄膜トランジスタである。
【００２１】
本発明の第７の態様は、少なくとも基板上にゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、有機半導体層の順で形成される薄膜トランジスタの製造方法において、前記ソース電極及び前記ドレイン電極を３層の積層体とするとともに、当該３層の積層体のうち、第１層目を印刷法により形成することを特徴とする薄膜トランジスタの製造方法である。
【００２２】
本発明の第８の態様は、前記印刷法がインクジェット法もしくは反転オフセット印刷法であることを特徴とする第７の態様に記載の薄膜トランジスタの製造方法である。
【００２３】
本発明の第９の態様は、前記３層の積層体のうち、第２層目をめっきにより形成することを特徴とする第７の態様に記載の薄膜トランジスタの製造方法である。
【００２４】
本発明の第１０の態様は、前記有機半導体層を印刷法により形成することを特徴とする第７の態様に記載の薄膜トランジスタの製造方法である。
【００２５】
本発明の第１１の態様は、前記有機半導体層を形成する印刷法は、インクジェット法もしくは凸版印刷法であることを特徴とする第１０の態様に記載の薄膜トランジスタの製造方法である。
【発明の効果】
【００２６】
以上説明したように、本発明によれば、ソース・ドレイン電極を３層の積層体とすることで、マイグレーションによる不具合をなくすことができ、配線抵抗も十分小さくでき、かつトランジスタ特性（信号変換特性）の優れた薄膜トランジスタを得ることができる。
【００２７】
本発明の第１の態様の効果は、ソース・ドレイン電極を３層の積層体とすることで、マイグレーションが抑制でき、配線抵抗を十分小さく保つことができ、トランジスタ特性の優れた薄膜トランジスタを得ることができる。また、第１層目、第２層目、第３層目の順に膜厚を薄くするように形成することで、第1層目にマグレーションの有無にかかわらず、導電性が高くコストも安い材料を用いて配線抵抗を小さくし、第２層目にマグレーションを引き起こさない材料で第１層目を被覆し、第３層目に有機半導体層とのコンタクトを改善させる薄膜を用いることができる。
【００２８】
本発明の第２の態様の効果は、第１層目を導電率の高い銀もしくは銅とすることで、配線抵抗を小さくすることができ、かつ、比較的低い温度で焼成することが可能となり、可撓性を有する基板を用いることができる。
【００２９】
本発明の第３の態様の効果は、第２層目にマグレーションを引き起こさない金を用いることで、マイグレーションによる不具合をなくすことができる。また、第２層目は第１層目を覆っていればよく、膜厚も薄いことから金の消費量を少なくすることができ、ひいては低コストな薄膜トランジスタを得ることができる。
【００３０】
本発明の第４の態様の効果は、前記３層の積層体のうち、前記第３層目に自己組織化単分子膜を用いることで、有機半導体層とソース・ドレイン電極とのコンタクトを改善することができ、ひいてはトランジスタ特性の良い薄膜トランジスタを得ることができる。
【００３１】
本発明の第５の態様の効果は、自己組織化単分子膜がチオール化合物からなることで、第２層目に用いる金の表面に容易に結合させることができ、ソース・ドレイン電極とのコンタクトを容易に改善させることができる。
【００３２】
本発明の第６の態様の効果は、基板が可撓性を有することで、薄膜トランジスタも可撓性を有することができ、一般的に比較的低粘度な有機半導体溶液を用いて微細なパターンを得ることができる。
【００３３】
本発明の第７の態様の効果は、３層の積層体のうち、第1層目を印刷法により形成することで、真空装置やフォトリソグラフィーを必要としないために低コストな薄膜トランジスタを製造できる
本発明の第８の態様の効果は、第１層目の印刷法がインクジェット法もしくは反転オフセット印刷法とすることで、比較的粘度の低い金属粒子インクを用いて微細なパターンを形成することができる。
【００３４】
本発明の第９の態様の効果は、前記３層の積層体のうち、第２層目をめっきにより形成することで、ウェット法を用いて第１層目を覆う形で第２層目を簡便に形成することができる。
【００３５】
本発明の第１０の態様の効果は、有機半導体層を印刷法により形成することで、低コストな薄膜トランジスタを得ることができる。
【００３６】
本発明の第１１の態様の効果は、前記有機半導体層の印刷法をインクジェット法もしくは凸版印刷法とすることで、一般的に比較的低粘度な有機半導体溶液を用いて微細なパターンを得ることができる。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る薄膜トランジスタ及びその製造方法の実施形態の一例を示す概略断面図。
【図２】従来の２層のソース・ドレイン電極を備えた薄膜トランジスタの概略断面図。
【発明を実施するための形態】
【００３８】
以下、本発明に係るの実施の形態について図面を参照して説明する。  
図１は本発明に係る薄膜トランジスタの一実施形態を示す断面図である。
【００３９】
この薄膜トランジスタは、所定の基板１０上に例えばフォトリソグラフィー及びエッチングによってゲート電極１１を形成した後、基板１０上のゲート電極１１を覆うように所要のゲート絶縁材料を用いてゲート絶縁膜１２を形成する。なお、図１では、ポトムゲート型の薄膜トランジスタの場合を示したが、本発明の薄膜トランジスタは、トップゲート型であってもよく、少なくともゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、有機半導体層を有する薄膜トランジスタであれば適用できる。
【００４０】
ゲート絶縁膜１２の上面には順次第１層目〜第３層目のソース・ドレイン電極１３〜１５を施した後、有機半導体層１６を形成する。
【００４１】
ここで、ソース・ドレイン電極１３〜１５を形成す３層の各膜厚は特に限定されるものではないが、配線抵抗やゲート絶縁膜１２を介したリークなどを考慮すると、第１層目のソース・ドレイン電極１３は、５０ｎｍから２００ｎｍ程度が望ましい。
【００４２】
次に、第２層目のソース・ドレイン電極１４は、マイグレーションが起こらないよう第１層目のソース・ドレイン電極１３の表面を覆うように形成し、少なくとも第１層目のソース・ドレイン電極１３の厚さよりも薄くなるように形成することが望ましく、５ｎｍから２０ｎｍ程度が特に望ましい。
【００４３】
そして、第３層目のソース・ドレイン電極１５は、第３層目のソース・ドレイン電極１５上に形成される有機半導体層１６とのコンタクトを改善すればよく、具体的には１ｎｍ程度が特に望ましい。以上のように、第１〜第３の各層の厚さは徐々に薄くなるように形成することが望ましい。
【００４４】
次に、各層のソース・ドレイン電極１３〜１５に用いる材料について説明する。
【００４５】
第１層目のソース・ドレイン電極１３の材料は特に限定されるものではないが、第２層目のソース・ドレイン電極１４の材料との関係を考慮しつつ選択する。第１層目のソース・ドレイン電極１３としては、例えば金、銀、銅、アルミニウム、モリブデンなどの金属材料やインジウム錫酸化物などの酸化物材料、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子などを用いることができる。
【００４６】
印刷法により第１層目を形成する場合には、銀や銅などのナノ粒子や導電性高分子を分散させた溶液などを用いることができるが、第２層目をめっきにより形成する場合には、銀や銅を用いるのが好ましい。
【００４７】
なお、印刷法は特に限定されるものではなく、インクジェット法や反転オフセット印刷法、スクリーン印刷法、凸版印刷法、グラビア印刷法などを用いることができる。
【００４８】
次に、第２層目のソース・ドレイン電極１４の材料は特に限定されるものではなく、金、銀、銅、アルミニウム、モリブデンなどの金属材料やインジウム錫酸化物などの酸化物材料、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子などを用いることができるが、マイグレーションを起す恐れがある銀や銅は好適ではなく、金が好ましい。めっきにより第２層目を形成する場合には、電界めっきや無電界めっきなどを適宜用いることができる。
【００４９】
さらに、第３層目のソース・ドレイン電極１５の材料は特に限定されるものではないが、第２層目に金を用いた場合にはチオール化合物やジスルフィド化合物、スルフィド化合物などを用いることで容易に自己組織化単分子膜が形成できるため、これらの化合物を用いることが望ましい。処理方法は、前述した化合物を適宜溶媒に溶解させた液体を用いるウェット法、前記化合物の蒸気を利用するドライ法などを用いることができる。
【００５０】
化合物の一例としては、ベンゼンチオール、クロロベンゼンチオール、ブロモベンゼンチオール、フルオロベンゼンチオール、ペンタフルオロベンゼンチオール、ペンタクロロベンゼンチオール、ニトロチオフェノール、２−メルカプト−５−ニトロベンズイミダゾール、パーフルオロデカンチオール、ペンタフルオロチオフェノール等のチオール化合物、ジフェニルジスルフィド等のジスルフィド化合物、ジフェニルスルフィド等のスルフィド化合物などが挙げられる。
【００５１】
次に、有機半導体層１６について説明する。  
半導体材料は特に限定されるものではないが、フレキシブルな基板を用いるためには有機半導体材料や酸化物半導体材料を用いることが望ましく、特に印刷法を用いて半導体層１６を形成する際には、有機半導体材料が好ましいが、印刷法により形成できれば酸化物半導体材料であってもよい。
【００５２】
有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層の材料として用いることができる。これらの有機半導体材料はトルエンなどの芳香族系の溶媒に溶解又は分散させてインキ状の溶液又は分散液として用いることができ、溶媒に適当な分散剤や安定剤等の添加剤を加えてもよい。
【００５３】
有機半導体の印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることができる。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したフレキソ印刷、反転オフセット印刷、インクジェット法、ディスペンサを用いることが望ましい。特にフレキソ印刷は、印刷時間が短くインク使用量が少ないので最も好ましい。
【００５４】
酸化物半導体材料としては、例えば、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物が挙げられる。酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム（Ｉｎ―Ｇａ―Ｚｎ―Ｏ）等公知の材料が挙げられるが、これらの材料に限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。
【００５５】
酸化物半導体層の形成方法としては、スパッタリング法、パルスレーザ堆積法、真空蒸着法、ＣＶＤ法、ゾルゲル法などの方法を用いて成膜した後に、フォトリソグラフィー法やリフトオフ法などを用いてパターンを形成することができるが、酸化物半導体材料を溶媒に分散させた分散液を印刷法により形成することがより好ましい。印刷法としては有機半導体の印刷法で述べたものと同様の方法を用いることができる。
【００５６】
ゲート絶縁膜１２の材料としては、特に限定されるものではないが、一般に用いられるポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、パリレン、フッ素樹脂、エポキシ樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料などがある。また、ＰＥＴやＰＥＮ、ＰＥＳなどの薄膜フィルムを絶縁膜として用いることもできる。
【００５７】
ゲート絶縁膜１２の形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリング法、ＣＶＤなどのドライ法やスピンコート、スリットダイなどのウェット法、ラミネートなどの方法を適宜用いることができる。
【００５８】
基板１０に用いる材料は、特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、ＴＦＴのフレキシブル化やＴＦＴ製造工程における各プロセス温度などを考慮すると、基板としてＰＥＮやポリイミドなどを用いることが望ましい。
【００５９】
さらに、本発明の薄膜トランジスタには、必要に応じて封止層、遮光層などを好適に設けることができる。封止層の材料としてはゲート絶縁膜１２の材料と同一の材料から選択して用いることができ、遮光層はゲート材料１２に記載されている材料にカーボンブラック等の遮光性材料を分散させたものを用いることができる。そのため、これらの形成方法もゲート絶縁膜１２と同一の方法を用いることができる。
【００６０】
以下、本発明に係る薄膜トランジスタの具体的な実施例について説明する。なお、本発明は各実施例に限るものではない。
【実施例１】
【００６１】
図１を参照しながら本実施例１について説明する。  
図１に示すボトムゲート・ボトムコンタクト型薄膜トランジスタである。  
この薄膜トランジスタは、ベースとなる基板１０にポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用いた。
【００６２】
基板１０上にアルミニウムをスパッタリングにて１００ｎｍ成膜し、フォトリソグラフィー及びエッチング処理によりパターニングしてゲート電極１１を作製した。
【００６３】
次に、ゲート電極１１を覆うようにゲート絶縁膜１２を作製する。ゲート絶縁材料としてポリビニルフェノール（Ａｌｄｒｉｃｈ製）を用い、ゲート電極１１を含む基板１０上にスピンコート法により膜厚１μｍのゲート絶縁膜１２を作製した。
【００６４】
続いて、ゲート絶縁膜１２上に３層からなるソース・ドレイン電極１３〜１５を以下の順に作製する。
【００６５】
まず、第１層目のソース・ドレイン電極１３は、反転オフセット印刷法によりナノ銀インキをゲート絶縁膜１２上の所定位置に印刷して、１８０℃で１時間ベークして形成した。
【００６６】
次に、第２層目のソース・ドレイン電極１４は、金を無電界めっきにより第１層目のソース・ドレイン電極１３上を覆うように形成した。
【００６７】
次に、第３層目のソース・ドレイン電極１５は、ペンタフルオロチオフェノールをイソプロピルアルコールで１重量％に希釈した溶液に３０分浸漬させ、第２層目のソース・ドレイン電極１４上に自己組織化単分子膜を作製した。  
続いて、３層からなるソース・ドレイン電極間に有機半導体層１６を形成する。
【００６８】
半導体材料としては、有機半導体材料であるＬｉｓｉｃｏｎ   ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で２重量％になるように溶解させた溶液をインクジェット法により、第３層目のソース・ドレイン電極１５上の一部を覆うようにしてソース・ドレイン電極間に印刷し、９０℃で３時間乾燥させて有機半導体層１６を作製した。
【００６９】
以上のようにして作製した薄膜トランジスタの駆動安定性を調べるため、ゲート電極にプラス２０Ｖからマイナス２０Ｖの矩形波を周波数５０Ｈｚ、Ｄｕｔｙ比５％で印加し、ドレイン電極にマイナス１５Ｖの電圧を印加し、ソース電流を測定したところ、７日後にもソース・ドレイン電極間のショートは発生しなかった。
【実施例２】
【００７０】
実施例２では、第１層目のソース・ドレイン電極１３として銅を用いた以外は実施例１と同様にして薄膜トランジスタを形成した。このようにして作製した薄膜トランジスタの駆動安定性を調べるため、ゲート電極にプラス２０Ｖからマイナス２０Ｖの矩形波を周波数５０Ｈｚ、Ｄｕｔｙ比５％で印加し、ドレイン電極にマイナス１５Ｖの電圧を印加し、ソース電流を測定したところ、７日後にもソース・ドレイン電極間のショートは発生しなかった。
【００７１】
（比較例１）
一方、前述した実施例１，２と比較するために、図２のように第２層目のソース・ドレイン電極１４を作製せずに、第１層目のソース・ドレイン電極１３上に実施例の第３層目のソース・ドレイン電極１５に相当するペンタフルオロチオフェノールの自己組織化単分子膜を形成したこと以外は実施例１と同様にして薄膜トランジスタを形成した。
【００７２】
このようにして作製した薄膜トランジスタの駆動安定性を調べるため、ゲート電極にプラス２０Ｖからマイナス２０Ｖの矩形波を周波数５０Ｈｚ、Ｄｕｔｙ比５％で印加し、ドレイン電極にマイナス１５Ｖの電圧を印加し、ソース電流を測定したところ、１２時間後にソース・ドレイン電極間にショートが発生し、顕微鏡観察を行ったところ銀のマイグレーションが確認された。
【００７３】
その他、本発明は、上記実施形態及び実施例に限定されることなく、その要旨を逸脱しない範囲で種々変形して実施できる。
【符号の説明】
【００７４】
１０…基板、１１…ゲート電極、１２…ゲート絶縁膜、１３…第1層目のソース・ドレイン電極、１４…第２層目のソース・ドレイン電極、１５…第３層目のソース・ドレイン電極、１６…有機半導体層。
【図１】
0005760360.tif 000002
【図２】
0005760360.tif 000003