(57)【特許請求の範囲】
【請求項１】
電気信号を光信号に変換して発光する光素子、または受光した光信号を電気信号に変換する光素子を表面に実装した第１基板と、前記発光側の光素子と受光側の光素子とを光学的に接続する外部導波路である光ファイバーと、発光側の第１基板と受光側の第１基板を表面に設置して、光素子に電気信号を送信する信号処理部、または光素子からの電気信号を受信する信号処理部を表面に実装した第２基板とを備えた光モジュールにおいて、
前記第１基板はシリコン基板であり、この第１基板の表面に、光素子側のランドを、信号処理部の光素子側のランドの方向に低くして、光素子側のランドが形成される凹段部の水平面と、前記外部導波路である光ファイバーのクラッド部を第１基板に位置決めするための溝の底面とを、面高さを略一致させて略同時に形成し、
前記第１基板の光素子側のランドは、前記信号処理部の光素子側のランドと略一致する高さであることを特徴とする光モジュール。
【請求項２】
前記第２基板に、前記信号処理部を他の回路装置に電気的に接続するためのコネクタが実装されていて、この第２基板の表面に、前記第１基板と前記信号処理部とを落とし込で設置する凹部を形成し、この凹部に落とし込んだ前記信号処理部のコネクタ側のランドは、第２基板の表面のコネクタのランドと略一致する高さであることを特徴とする請求項１に記載の光モジュール。
【請求項３】
前記第２基板に、前記信号処理部を他の回路装置に電気的に接続するためのコネクタが実装されていて、この第２基板の表面に、前記第１基板を落とし込で設置する凹部を形成し、この凹部に落とし込んだ前記第１基板の光素子側のランドは、第２基板の表面のコネクタ側のランドと略一致する高さであり、前記信号処理部は、前記第１基板の光素子側のランドと第２基板のコネクタのランドとにフリップチップ実装をすることを特徴とする請求項１に記載の光モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を送信あるいは受信する光モジュールに関する。
【背景技術】
【０００２】
図９に示す光モジュール５０は、発光（送信）側光モジュール５０Ａと受光（受信）側光モジュール５０Ｂの各第１基板５１の表面に形成された溝内に設けられた内部導波路５２と、この溝の先端部に形成された光路変換用のミラー部５３とが設けられている。また、各第１基板５１の表面に実装され、ミラー部５３を介して内部導波路５２のコア部に光信号を発光し、若しくはミラー部５３を介して内部導波路５２のコア部からの光信号を受光する発光素子（光素子）５４Ａと受光素子（光素子）５４Ｂとが設けられている。さらに、発光素子５４Ａと受光素子５４Ｂの各内部導波路５２のコア部と光学的に結合される外部導波路（光ファイバー）５５が設けられている（特許文献１参照）。なお、特許文献１では、外部導波路として、樹脂光導波路を薄型化したフレキシブルなフィルム状のものを用いている。
【０００３】
この特許文献１では、各第１基板５１の表面に、発光素子５４Ａの発光面と受光素子５４Ｂの受光面を実装面として、それぞれバンプでフリップチップ実装している。
【０００４】
また、各第１基板５１は、別の第２基板（インタポーザ基板）５６の表面にそれぞれ設置されている。この各第２基板５６の表面には、発光素子５４Ａに電気信号を送信するためのＩＣ回路が形成された信号処理部（ＩＣ基板）５７Ａと、受光素子５４Ｂからの電気信号を受信するためのＩＣ回路が形成された信号処理部（ＩＣ基板）５７Ｂがそれぞれ実装されている。
【０００５】
そして、発光素子５４Ａと受光素子５４Ｂと、各第２基板６の信号処理部５７Ａ，５７Ｂとは、ループ状のワイヤーボンディング５８でそれぞれ電気的に接続されている。また、各信号処理部５７Ａ，５７Ｂを他の回路装置に電気的に接続するためのコネクタ５９と、各信号処理部５７Ａ，５７Ｂとは、ループ状のワイヤーボンディング６０でそれぞれ電気的に接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２６０２２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、前記のような光モジュールにおいて、１０Ｇｂｓ以上の高速伝送を考慮すると、１ライン当たりの高速化または多チャンネル化が手法として考えられる。
【０００８】
１ライン当たりの高速化の場合には、ワイヤーボンディング部分のインダクタンス成分によるインピーダンス不整合によって、信号反射による遅延での高周波信号の劣化が無視できなくなる。ここで、インダクタンス成分は、ワイヤーボンディングの長さに比例するものであるために、１ライン当たりの高速化のためには、ワイヤーボンディング（配線）長さを短くする必要がある。
【０００９】
また、多チャンネル化の場合には、配線間でのクロストークの増加が問題となる。一般にクロストークは配線間の容量結合によって起こり、低減するための対策としては、配線長さの短縮、配線間隔の増加、ＧＮＤ回路でのシールド等が挙げられる。しかし、ワイヤーボンディング部分では、ＧＮＤ回路でのシールドができず、配線間隔を増加すると光モジュールが大型化するというデメリットが発生する。したがって、多チャンネル化を考慮する際にも、ワイヤーボンディング（配線）長さを短くする必要がある。
【００１０】
本発明は、前記問題を解消するためになされたもので、配線（ワイヤーボンディング）長さを短くすることで、高周波信号を劣化させずに、高速伝送を可能とした光モジュールを提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明は、電気信号を光信号に変換して発光する光素子、または受光した光信号を電気信号に変換する光素子を表面に実装した第１基板と、前記発光側の光素子と受光側の光素子とを光学的に接続する外部導波路である光ファイバーと、発光側の第１基板と受光側の第１基板を表面に設置して、光素子に電気信号を送信する信号処理部、または光素子からの電気信号を受信する信号処理部を表面に実装した第２基板とを備えた光モジュールにおいて、前記第１基板はシリコン基板であり、この第１基板の表面に、光素子側のランドを、信号処理部の光素子側のランドの方向に低くして、光素子側のランドが形成される凹段部の水平面と、前記外部導波路である光ファイバーのクラッド部を第１基板に位置決めするための溝の底面とを、面高さを略一致させて略同時に形成し、前記第１基板の光素子側のランドは、前記信号処理部の光素子側のランドと略一致する高さであることを特徴とする光モジュールを提供するものである。
【００１４】
前記第２基板に、前記信号処理部を他の回路装置に電気的に接続するためのコネクタが実装されていて、この第２基板の表面に、前記第１基板と前記信号処理部とを落とし込で設置する凹部を形成し、この凹部に落とし込んだ前記信号処理部のコネクタ側のランドは、第２基板の表面のコネクタのランドと略一致する高さである構成とすることができる。
【００１５】
前記第２基板に、前記信号処理部を他の回路装置に電気的に接続するためのコネクタが実装されていて、この第２基板の表面に、前記第１基板を落とし込で設置する凹部を形成し、この凹部に落とし込んだ前記第１基板の光素子側のランドは、第２基板の表面のコネクタ側のランドと略一致する高さであり、前記信号処理部は、前記第１基板の光素子側のランドと第２基板のコネクタのランドとにフリップチップ実装をする構成とすることができる。
【発明の効果】
【００１６】
本発明によれば、第１基板に形成した凹段部で、光素子（発光素子および受光素子）側のランドを低くすることで、信号処理部の光素子側のランドとの高低差が少なくなる。その結果、第１基板の光素子側のランドと信号処理部の光素子側のランドとを接続する配線（ワイヤーボンディング）長さを短くできるので、高周波信号の劣化を抑えることができ、高速伝送が可能となる。また、高低差が少なくなることから、ワイヤーボンディングのループ高さ抑えることができるので、光モジュールの低背化を図ることができる。
また、第１基板に、外部導波路である光ファイバーのファイバークラッド部を第１基板に位置決めするための溝を形成すると同時に凹段部（溝）も形成できるから、溝形成のためのエッチングプロセスが増加しないので、コストアップにならない。
さらに、第１基板の光素子側のランドと信号処理部の光素子側のランドの高さを略一致させることで、高低差が無くなって直線状にワイヤーボンディングができる。その結果、ワイヤーボンディングのループ分のワイヤー長さをより短くできるので、高周波信号の劣化をより抑えることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る光モジュールの側面断面図である。
【図２】図１の発光側光モジュールの第１基板であり、（ａ）は側面断面図、（ｂ）は（ａ）のＩ−Ｉ線断面図、（ｃ）は（ａ）のＩＩ−ＩＩ線断面図である。
【図３】図２の第１基板であり、（ａ）は斜視図、（ｂ）は内部導波路を形成した斜視図である。
【図４】図２の第１基板であり、（ａ）は発光素子を実装した斜視図、（ｂ）は光ファイバーを挿入した斜視図である。
【図５】第１実施形態の発光側光モジュールの概略側面断面図である。
【図６】第２実施形態の発光側光モジュールの概略側面断面図である。
【図７】第３実施形態の発光側光モジュールの概略側面断面図である。
【図８】第４実施形態の発光側光モジュールの概略側面断面図である。
【図９】従来の光モジュールの側面断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明を実施するための形態について、図面を参照しながら詳細に説明する。図１は本発明に係る光モジュール４０の側面断面図である。図２は図１の発光側光モジュール４０Ａであり、（ａ）は側面断面図、（ｂ）は（ａ）のＩ−Ｉ線断面図、（ｃ）は（ａ）のＩＩ−ＩＩ線断面図である。図３は第１基板１であり、（ａ）は斜視図、（ｂ）は内部導波路１６を形成した斜視図である。図４は第１基板１であり、（ａ）は発光素子１２ａを実装した斜視図、（ｂ）は光ファイバー２を挿入した斜視図である。
【００１９】
図１において、光モジュール４０は、発光側光モジュール４０Ａと、受光側光モジュール４０Ｂと、この発光側と受光側の光モジュール４０Ａ，４０Ｂを光学的に結合する光ファイバー２とを備えている。
【００２０】
発光側光モジュール４０Ａの第１基板（マウント基板）１と受光側光モジュール４０Ｂの第１基板（マウント基板）１は、実装時の熱の影響や使用環境による応力の影響を避けるために、剛性が必要である。また、光伝送の場合は、発光素子から受光素子までの光結合効率が必要になるので、光素子を高精度に実装することや使用中の位置変動を極力抑制する必要がある。このため、第１基板１として、本実施形態ではシリコン（Ｓｉ）基板が採用されている。
【００２１】
特にシリコン基板であれば、シリコンの結晶方位を利用して表面に高精度のエッチング溝加工が可能〔この溝を利用して高精度なミラー部１５（後述）、溝内に内部導波路１６（後述）を形成する。〕となる。また、シリコン基板は、平坦性も良好である。
【００２２】
第１基板１は、それよりもサイズが大きい第２基板（インタポーザ基板）６の表面（上面）にそれぞれ設置されている。各第２基板６の裏面（下面）には、他の回路装置に電気的に接続するためのコネクタ７がそれぞれ取付けられている。
【００２３】
第１基板１の表面（上面）には、第１基板１の表面に形成されたメタル回路（銅や金スパッタによるパターニング回路）１２ｄ（図５参照）に、電気信号を光信号に変換する発光素子１２ａが発光面を下向きとしてバンプ１２ｃ（図５参照）でフリップチップ実装されている。
【００２４】
発光素子１２ａとして、本実施形態では、半導体レーザである面発光レーザ〔ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ）〕が採用されている。この発光素子１２ａはＬＥＤ等でもよい。
【００２５】
また、第２基板６の表面には、この発光素子１２ａに電気信号を送信するためのＩＣ回路が形成された信号処理部（ＩＣ基板）４ａが実装されている。この信号処理部４ａは、前記ＶＣＳＥＬを駆動させるドライバＩＣであり、発光素子１２ａの近傍に配設されている。なお、信号処理部４ａの実装方法については、図５〜８の各実施形態の説明の項で個別に説明する。
【００２６】
第１基板１の表面には、図３（ａ）に示すように、略台形状の第１溝（導波路形成用溝）１ａと、第１溝１ａよりも深い略Ｖ字形状の第２溝１ｂが前後方向に連なって形成されている。なお、第１溝１ａは、第２溝１ｂよりも浅い略Ｖ字形状の溝であってもよい。
【００２７】
第１溝１ａの先端部には、発光素子１２ａの真下となる位置に、光路を９０度屈曲させるための光路変換用のミラー部１５が形成されている。
【００２８】
第１基板１の第１溝１ａ内には、図３（ｂ）に示すように、第１基板１の発光素子１２ａと光学的に結合する内部導波路１６が設けられている。この内部導波路１６は、ミラー部１５から第２溝１ｂの方向に延在していて、第１溝１ａの後端部１ｄと面一となっている。
【００２９】
内部導波路１６は、光が伝播する屈折率の高い断面略正方形状のコア部１７と、それよりも屈折率の低いクラッド部１８とから構成されている。図２（ｃ）のように、コア部１７の左右の両面は、クラッド部１８で覆われている。なお、第１溝１ａが第２溝１ｂよりも浅い略Ｖ字形状の溝である場合には、コア部１７は、断面略正方形状でなく、略Ｖ字形状の溝に沿った断面略五角形状に形成する。また、第１溝１ａ内に、内部導波路１６を必ずしも設ける必要はない。
【００３０】
図４（ａ）のように、内部導波路１６が設けられた第１基板１の表面の所定位置には、発光素子１２ａが実装され、この発光素子１２ａとコア部１７との間の空間には、図２（ａ）のように、光学透明樹脂１３が充填されている。
【００３１】
図１に戻って、受光側光モジュール４０Ｂの第１基板１について説明する。この受光側光モジュール４０Ｂの第１基板１の基本的な構成は、発光側光モジュール４０Ａの第１基板１と同様に構成されている。ただし、受光側光モジュール４０Ｂの第１基板１の表面（上面）に、光信号を電気信号に変換する受光素子１２ｂが受光面を下向きとしてバンプでフリップチップ実装されている。また、第２基板６の表面に、この受光素子１２ｂに電気信号を送信するためのＩＣ回路が形成された信号処理部（ＩＣ基板）４ｂが実装されている点で、発光側光モジュール４０Ａの第１基板１と異なる。この受光素子１２ｂとしては、ＰＤ（Ｐｈｏｔｏ  Ｄｉｏｄｅ）が採用されており、信号処理部４ｂは、電流・電圧の変換を行うＴＩＡ（Ｔｒａｎｓ−ｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）などの素子である。
【００３２】
次に、光ファイバー２を説明する。光ファイバー２は、図１および図４（ｂ）に示すように、発光側光モジュール４０Ａの第１基板１の内部導波路１６のコア部１７と、受光側光モジュール４０Ｂの第１基板１の内部導波路１６のコア部１７とを光学的に結合可能なファイバーコア部２１を内部に有している。そして、このファイバーコア部２１の外周を包囲するファイバークラッド部２２と、このファイバークラッド部２２の外周を被覆する被覆部２３とで構成されるコードタイプである。このファイバーコア部２１とファイバークラッド部２２と被覆部２３は円形状である。
【００３３】
光ファイバー２は、図１のように、第１基板１の第２溝１ｂの手前付近で被覆部２３が剥がされて、ファイバークラッド部２２が露出されている。
【００３４】
そして、図２（ａ）（ｃ）および図４（ｂ）のように、第１基板１の第２溝１ｂに光ファイバー２のファイバークラッド部２２を設置して、第１溝１ａとの境部分の斜面１ｃでファイバークラッド部２２の位置決めをする。このときに、第１基板１の内部導波路１６のコア部１７と光ファイバー２のファイバーコア部２１の光軸が一致した位置決め状態で光学的に結合されるようになる。
【００３５】
第１基板１の内部導波路１６のコア部１７の端面と光ファイバー２のファイバーコア部２１の端面との間の隙間は、２００μｍ以下となる。一般的には、光結合効率が１００％となる、隙間０が好ましいが、本構成においては、第１基板１の溝幅とファイバークラッド部２２の外径サイズの制約上、隙間は６０μｍから１００μｍとなる。
【００３６】
第１基板１の表面の位置において、図２（ａ）（ｂ）のように、光ファイバー２のファイバークラッド部２２の上部には押えブロック２４が配置され、この押えブロック２４と第２溝１ｂとの間の空間には、接着剤１４が充填されている。
【００３７】
このように、光ファイバー２のファイバークラッド部２２の先端側は、押えブロック２４で第２溝１ｂに押え付けられた状態で、押えブロック２４とともに第１基板１に接着剤１４で接着固定されるようになる。
【００３８】
そして、発光側光モジュール４０Ａでは、発光素子１２ａからミラー部１５を介して光ファイバー２のファイバーコア部２１に光信号を発光する。また、受光側光モジュール４０Ｂでは、ミラー部１５を介して光ファイバー２のファイバーコア部２１からの光信号を受光素子１２ｂで受光する。
【００３９】
図５は、第１実施形態の発光側光モジュール４０Ａ−１（受光側光モジュール４０Ｂでも同様。）の概略側面断面図である。第１基板１の表面には、発光素子１２ａのバンプ１２ｃの近傍から斜め下方向に傾斜する傾斜面１ｅと、この傾斜面１ｅの下端から水平となる水平面１ｆとでなる凹段部１ｇが形成されている。
【００４０】
そして、発光素子１２ａのバンプ１２ｃに接続されたメタル回路（銅や金スパッタによるパターニング回路）１２ｄは、傾斜面１ｅと水平面１ｆに沿って形成されている。この結果、凹段部１ｇの水平面１ｆには、信号処理部４ａの発光素子１２ａ側のランド４ｃの方向に低くなった、発光素子１２ａ側のランド１２ｅが形成されるようになる。
【００４１】
また、発光素子１２ａ側のランド１２ｅと、信号処理部４ａの発光素子１２ａ側のランド４ｃとは、ループ状のワイヤーボンディング２６で電気的に接続されている。
【００４２】
さらに、信号処理部４ａのコネクタ７側のランド４ｄと、第２基板６の表面のコネクタ７のランド７ａとは、ループ状のワイヤーボンディング２７で電気的に接続されている。そして、コネクタ７のランド７ａは、第２基板６の貫通穴配線６ａを介してコネクタ７に電気的に接続されている。
【００４３】
第１実施形態の発光側光モジュール４０Ａ−１であれば、第１基板１に形成した凹段部１ｇで、発光素子１２ａ側のランド１２ｅを低くすることで、信号処理部４ａの発光素子１２ａ側のランド４ｃとの高低差Ｈが少なくなる。その結果、第１基板１の発光素子１２ａ側のランド１２ｅと信号処理部４ａの発光素子１２ａ側のランド４ｃとを接続するワイヤーボンディング（配線）２６の長さを短くできるので、高周波信号の劣化を抑えることができ、高速伝送が可能となる。また、高低差Ｈが少なくなることから、ワイヤーボンディング２６のループ高さ抑えることができるので、光モジュール４０の低背化を図ることができる。因みに、ワイヤーボンディング２６，２７をループ状にするのは、ランド１２ｅ，４ｃに高低差（段）Ｈがあると、その縁部に引っ掛かって断線するのを防ぐためであり、高低差（段）Ｈが少なければ、ループ高さ抑えることができる。したがって、後述する第２実施形態のように、高低差（段）が無くなれば、直線状にワイヤーボンディング２６ができることになる。
【００４４】
また、第１基板１の凹段部（溝）１ｇは、外部導波路である光ファイバー２のファイバークラッド部２２を第１基板１に位置決めする第２溝１ｂと同時に形成できるから、溝形成のためのエッチングプロセスが増加しないので、コストアップにならない。特に、発光素子１２ａ側のランド１２ｅが形成される凹段部１ｇの水平面１ｆと第２溝１ｂの底面とは、図５（図６〜図８も同様。）からも明らかなように、面高さ（二点鎖線ａを参照）を略一致させている。
【００４５】
図６は、第２実施形態の発光側光モジュール４０Ａ−２の概略側面断面図である。図５の第１実施形態の発光側光モジュール４０Ａ−１と相違するのは、第１基板１の発光素子１２ａ側のランド１２ｅは、信号処理部４ａの発光素子１２ａ側のランド４ｃと略一致する高さとなっている点である。
【００４６】
第２実施形態の発光側光モジュール４０Ａ−２であれば、ランド１２ｅとランド４ｃの高さを略一致させることで、高低差Ｈが無くなって直線状にワイヤーボンディング２６ができる。その結果、ワイヤーボンディング２６のループ分のワイヤー長さをより短くできるので、高周波信号の劣化をより抑えることができる。
【００４７】
図７は、第３実施形態の発光側光モジュール４０Ａ−３の概略側面断面図である。図５の第１実施形態の発光側光モジュール４０Ａ−１と相違するのは、第２基板６の表面に、第１基板１と信号処理部４ａとを落とし込で設置する凹部６ｂ，６ｃを形成している点である。また、凹部６ｃに落とし込んだ信号処理部４ａのコネクタ７側のランド４ｄは、第２基板６の表面のコネクタ７のランド７ａと略一致する高さとなっている点である。
【００４８】
第３実施形態の発光側光モジュール４０Ａ−３であれば、ランド４ｄとランド７ａの高さを略一致させることで、高低差Ｈが無くなって直線状にワイヤーボンディング２７ができる。その結果、ワイヤーボンディング２７のループ分のワイヤー長さをより短くできるので、高周波信号の劣化をより抑えることができる。
【００４９】
図８は、第４実施形態の発光側光モジュール４０Ａ−４の概略側面断面図である。図５の第１実施形態の発光側光モジュール４０Ａ−１と相違するのは、第２基板６の表面に、第１基板１を落とし込で設置する凹部６ｂを形成している点である。また、凹部６ｂに落とし込んだ第１基板１の発光素子１２ａ側のランド１２ｅは、第２基板６の表面のコネクタ７側のランド７ａと略一致する高さとなっている点である。さらに、信号処理部４ａは、第１基板１の発光素子１２ａ側のランド１２ｅと第２基板６のコネクタ７のランド７ａとにバンプ４ｅでフリップチップ実装している点である。
【００５０】
第４実施形態の発光側光モジュール４０Ａ−４であれば、第１〜第３実施形態におけるランド１２ｅとランド４ｃとの間、およびランド４ｄとランド７ａとの間のワイヤーボンディング（図５〜図７の２６，２７を参照）を、バンプ４ｅによるフリップチップ実装に代えることができる。この結果、配線長をさらに短くすることができる。
【００５１】
以上のように、本発明に係る光モジュールは、電気信号を光信号に変換して発光する光素子、または受光した光信号を電気信号に変換する光素子を表面に実装した第１基板と、前記発光側の光素子と受光側の光素子とを光学的に接続する外部導波路路と、発光側の第１基板と受光側の第１基板を表面に設置して、光素子に電気信号を送信する信号処理部、または光素子からの電気信号を受信する信号処理部を表面に実装した第２基板とを備えた光モジュールにおいて、前記第１基板の表面に、光素子側のランドを、信号処理部の光素子側のランドの方向に低くするための凹段部を形成したことを特徴とするものである。
【００５２】
これによれば、第１基板に形成した凹段部で、光素子（発光素子および受光素子）側のランドを低くすることで、信号処理部の光素子側のランドとの高低差が少なくなる。その結果、第１基板の光素子側のランドと信号処理部の光素子側のランドとを接続する配線（ワイヤーボンディング）長さを短くできるので、高周波信号の劣化を抑えることができ、高速伝送が可能となる。また、高低差が少なくなることから、ワイヤーボンディングのループ高さ抑えることができるので、光モジュールの低背化を図ることができる。
【００５３】
また、前記第１基板の凹段部は、前記外部導波路を第１基板に位置決めするための溝と同時に形成される構成とすることができる。
【００５４】
これによれば、第１基板に、外部導波路を位置決めするための溝を形成すると同時に凹段部（溝）も形成できるから、溝形成のためのエッチングプロセスが増加しないので、コストアップにならない。
【００５５】
また、前記第１基板の光素子側のランドは、前記信号処理部の光素子側のランドと略一致する高さである構成とすることができる。
【００５６】
これによれば、第１基板の光素子側のランドと信号処理部の光素子側のランドの高さを略一致させることで、高低差が無くなって直線状にワイヤーボンディングができる。その結果、ワイヤーボンディングのループ分のワイヤー長さをより短くできるので、高周波信号の劣化をより抑えることができる。
【００５７】
また、前記第２基板に、前記信号処理部を他の回路装置に電気的に接続するためのコネクタが実装されていて、この第２基板の表面に、前記第１基板と前記信号処理部とを落とし込で設置する凹部を形成し、この凹部に落とし込んだ前記信号処理部のコネクタ側のランドは、第２基板の表面のコネクタのランドと略一致する高さである構成とすることができる。
【００５８】
これによれば、第２基板の凹部に落とし込んだ信号処理部のコネクタ側のランドの高さを、第２基板のコネクタのランドの高さと略一致させることで、高低差が無くなって直線状にワイヤーボンディングができる。その結果、ワイヤーボンディングのループ分のワイヤー長さをより短くできるので、高周波信号の劣化をより抑えることができる。
【００５９】
また、前記第２基板に、信号処理部を他の回路装置に電気的に接続するためのコネクタが実装されていて、この第２基板の表面に、前記第１基板を落とし込で設置する凹部を形成し、この凹部に落とし込んだ前記第１基板の光素子側のランドは、第２基板の表面のコネクタ側のランドと略一致する高さであり、前記信号処理部は、前記第１基板の光素子側のランドと第２基板のコネクタのランドとにフリップチップ実装する構成とすることができる。
【００６０】
これによれば、第１基板の光素子側のランドと信号処理部の光素子側のランドとの間、および信号処理部のコネクタ側のランドと第２基板のコネクタ側のランドとの間のワイヤーボンディングを、フリップチップ実装に代えることができる。この結果、配線長をさらに短くすることができる。
【符号の説明】
【００６１】
１      第１基板
１ａ    第１溝
１ｂ    第２溝（溝）
１ｇ    凹段部
２      光ファイバー
４ａ，４ｂ  信号処理部
４ｃ，４ｄ  ランド
４ｅ    バンプ
６      第２基板
６ｂ，６ｃ  凹部
７      コネクタ
７ａ    ランド
１２ａ  発光素子（光素子）
１２ｂ  受光素子（光素子）
１２ｅ  ランド
１５    ミラー部
１６    内部導波路
２６，２７  ワイヤーボンディング
４０    光モジュール
４０Ａ  発光側光モジュール
４０Ｂ  受光側光モジュール
Ｈ      高低差
【図１】
0005654317.tif 000002
【図２】
0005654317.tif 000003
【図３】
0005654317.tif 000004
【図４】
0005654317.tif 000005
【図５】
0005654317.tif 000006
【図６】
0005654317.tif 000007
【図７】
0005654317.tif 000008
【図８】
0005654317.tif 000009
【図９】
0005654317.tif 000010