(57)【特許請求の範囲】
【請求項１】
III−Ｖ族半導体装置であって、
基板の上および前記III−Ｖ族半導体装置の活性領域を支持するバッファ層の下に配置された組成傾斜本体を備え、
前記組成傾斜本体は、前記基板に圧縮応力を与える第１の領域と、該第１の領域上に応力変調領域とを含み、前記応力変調領域は前記基板に引張応力を与え、
前記第１の領域は、第１の応力層と該第１の応力層上の直上に形成された第２の応力層とを含み、前記第１の応力層および前記第２の応力層は変化する組成を有することを特徴とするIII−Ｖ族半導体装置。
【請求項２】
前記組成傾斜本体は前記応力変調領域上に第２の領域を含み、前記第２の領域は前記基板に圧縮応力を与える、請求項１に記載のIII−Ｖ族半導体装置。
【請求項３】
前記第１の領域の前記第１の応力層および前記第２の応力層の少なくとも一方は第１のアルミニウム含有量を有し、前記応力変調領域は前記第１のアルミニウム含有量より大きい第２のアルミニウム含有量を有する応力変調層を含む、請求項１に記載のIII−Ｖ族半導体装置。
【請求項４】
前記基板はシリコンからなる、請求項１に記載のIII−Ｖ族半導体装置。
【請求項５】
前記組成傾斜本体はＡｌＧａＮの組成傾斜層を備える、請求項１に記載のIII−Ｖ族半導体装置。
【請求項６】
前記バッファ層は連続的な組成のIII−Ｖ族半導体材料を備える、請求項１に記載のIII−Ｖ族半導体装置。
【請求項７】
前記バッファ層はＧａＮからなる、請求項１に記載のIII−Ｖ族半導体装置。
【請求項８】
前記バッファ層の厚さは１．３μｍより大きい、請求項１に記載のIII−Ｖ族半導体装置。
【請求項９】
前記活性領域はヘテロ接合電界効果トランジスタ（ＨＦＥＴ）を備える、請求項１に記載のIII−Ｖ族半導体装置。
【請求項１０】
III−Ｖ族半導体装置を製造する方法であって、該方法は、
前記III−Ｖ族半導体装置のための基板を準備する工程と、
前記基板に圧縮応力を与えるように、前記基板上に組成傾斜本体の第１の領域であって、該第１の領域は第１の応力層と該第１の応力層上の直上に形成された第２の応力層とを含み、前記第１の応力層および前記第２の応力層は変化する組成を有する、第１の領域を形成する工程と、
前記第１の領域上に前記組成傾斜本体の応力変調領域を形成する工程であって、前記応力変調領域は前記基板に引張応力を与える、工程と、
を含むことを特徴とするIII−Ｖ族半導体装置の製造方法。
【請求項１１】
前記応力変調領域上に前記組成傾斜本体の第２の領域を形成する工程をさらに含み、前記第２の領域は前記基板に圧縮応力を与える、請求項１０に記載の方法。
【請求項１２】
前記第１の領域を形成する工程は、前記基板上に第１のアルミニウム含有量を有する前記第１の応力層を形成する工程と、前記第１の応力層上に前記第１のアルミニウム含有量より小さい第２のアルミニウム含有量を有する前記第２の応力層を形成する工程とを含む、請求項１０に記載の方法。
【請求項１３】
前記応力変調領域を形成する工程は、前記第２のアルミニウム含有量より大きい第３のアルミニウム含有量を有する応力変調層を形成する工程を含む、請求項１２に記載の方法。
【請求項１４】
前記組成傾斜本体上にバッファ層を形成し、該バッファ層上に活性領域を形成する工程をさらに含み、前記バッファ層は連続的な組成を有する、請求項１０に記載の方法。
【請求項１５】
前記バッファ層の厚さは１．３μｍより大きい、請求項１４に記載の方法。
【請求項１６】
III−Ｖ族半導体装置であって、
基板の上および前記III−Ｖ族半導体装置の活性領域を支持するバッファ層の下に配置された組成傾斜本体を備え、
前記組成傾斜本体は、第１のアルミニウム含有量を有する第１の応力層と、前記第１のアルミニウム含有量より小さい第２のアルミニウム含有量を有する、前記第１の応力層の直上に形成された第２の応力層と、前記第２の応力層の上に形成された、前記第２のアルミニウム含有量より大きい第３のアルミニウム含有量を有する応力変調層とを有することを特徴とするIII−Ｖ族半導体装置。
【請求項１７】
前記組成傾斜本体は、前記応力変調層上に、前記第３のアルミニウム含有量より小さいアルミニウム含有量を有する別の応力層をさらに含む、請求項１６に記載のIII−Ｖ族半導体装置。
【請求項１８】
前記第３のアルミニウム含有量は前記第１のアルミニウム含有量より大きい、請求項１６に記載のIII−Ｖ族半導体装置。
【請求項１９】
前記第１の応力層、前記第２の応力層および前記応力変調層の各々はＡｌＧａＮを含む、請求項１６に記載のIII−Ｖ族半導体装置。
【請求項２０】
前記活性領域はヘテロ接合電界効果トランジスタ（ＨＦＥＴ）を備える、請求項１６に記載のIII−Ｖ族半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
[定義]
本願において、“III−Ｖ族半導体”は、少なくとも１つのIII族元素と少なくとも１つのＶ族元素とを含む化合物半導体を指し、例えば、窒化ガリウム（ＧａＮ）、砒化ガリウム（ＧａＡｓ）、窒化インジウムアルミニウムガリウム、窒化インジウムガリウムおよび同様のものであるが、それらに限定されない。同様に、“III族窒化物半導体”は、窒素と少なくとも１つのIII族元素とを含む化合物半導体を指し、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮおよび同様のものであるが、それらに限定されない。
【０００２】
本発明は、概して、半導体装置およびそれらの製造の分野にある。より詳細には、本発明は、III−Ｖ族パワー半導体装置およびそれらの製造の分野にある。
【背景技術】
【０００３】
III−Ｖ族半導体装置は、典型的には、サファイア、炭化シリコン、またはシリコン基板のような基板上に成長された、III−Ｖ族材料、例えば、III族窒化物材料を含み、半導体装置の作製のための活性領域を提供することができる。シリコン基板は、高品質、低コスト、大きなウェーハサイズなどの、別の基板材料に対する幾つかの利点を有する。しかし、シリコン基板をIII-Ｖ族半導体装置のための支持基板として用いることは、様々な問題を引き起こし得る。例えば、III族窒化物材料とシリコンとの間の格子不整合および熱膨張特性の差により、厚いIII族窒化膜は、シリコンウェーハの著しい変形を引き起こして、III族窒化膜のゆがみ（ワープ）およびクラックを形成し得る。このように、シリコン基板を用いて成長されたIII−Ｖ族半導体装置は、典型的には、装置の活性領域と基板との間に様々な層を含めて、シリコンまたは他のノンネイティブな基板を用いた時に引き起こされる問題を解消する。それらの層は、組成傾斜遷移層上に形成されたバッファ層を含むことができる。それらの層の厚さおよび組成は、典型的には、望ましくないワープやクラックの形成を防止するように、注意深く制御されなければならない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、III−Ｖ族半導体装置においては、そのバッファ層の厚さは、電圧破壊抵抗に寄与する。ハイパワー用途において、III−Ｖ族半導体装置は、高い降伏電圧を有することが好ましく、原理的には、厚いバッファ層を用いることにより実現できる。あいにく、基板の変形に関する懸念により、最も一般的なIII−Ｖ族半導体装置におけるバッファ層の厚さは、約１．０μｍをわずかに超える程度に限定され、半導体装置の降伏電圧が限定されてしまう。
【０００５】
このように、基板の変形を制限しつつ厚いIII−Ｖ族半導体層の成長を可能にする解決策により、従来技術における欠点および不足を克服する必要性が存在する。
【０００６】
本発明は、応力変調III−Ｖ族半導体装置および関連方法に関し、少なくとも１つの図面に示して、および／または関連して十分に説明し、請求項においてより完全に明らかにする。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施例に従う、応力変調領域を有する組成傾斜本体を含むIII−Ｖ族半導体構造の断面図である。
【図２】本発明の一実施例に従う、応力変調組成傾斜本体を含むIII−Ｖ族半導体装置を製造する方法を示すフローチャートである。
【図３Ａ】図２のフローチャートにおける開始工程に対応する、本発明の一実施例に従って処理されたウェーハの一部を含む断面図である。
【図３Ｂ】図２のフローチャートにおける中間工程に対応する、本発明の一実施例に従って処理されたウェーハの一部を含む断面図である。
【図３Ｃ】図２のフローチャートにおける中間工程に対応する、本発明の一実施例に従って処理されたウェーハの一部を含む断面図である。
【図３Ｄ】図２のフローチャートにおける最終工程に対応する、本発明の一実施例に従って処理されたウェーハの一部を含む断面図である。
【発明を実施するための形態】
【０００８】
本発明は、圧力変調III−Ｖ族半導体装置および関連方法に関するものである。より詳細には、本発明は、組成傾斜本体を含む新規の半導体装置の様々な実施例における応力変調に関するものである。以下の説明は、本発明の実装に関連する特定の情報を含む。当業者は、本願において具体的に記載されたものとは異なる方法で本発明を実装できることを認識するだろう。さらに、本発明の特定の詳細は、本発明を曖昧にしないよう説明しない。本願における図面および関連する詳細な説明は、単に本発明の代表的な実施例に関するものである。簡潔さを維持するために、本発明の別の実施例は、本願においては具体的に説明せず、図面に示さない。
【０００９】
図１は、本発明の一実施例に従う、応力変調領域を有する組成傾斜本体を含む代表的な半導体装置構造を示している。構造１００は、基板１０２と、核形成層１０４と、厚層１０６と、組成傾斜本体１０８と、バッファ層１１０と、III族窒化物へテロ接合電界効果トランジスタ（ＨＦＥＴ）１１２の形態のIII−Ｖ族半導体装置を含む活性領域とを有する。
【００１０】
図１に示すように、核形成層１０４は基板１０２上に形成され、厚層１０６は核形成層１０４上に形成され、組成傾斜本体１０８は厚層１０６上に形成され、バッファ層１１０は組成傾斜本体１０８上に形成され、ＨＦＥＴ１１２を含む活性領域は、バッファ層１１０上に形成される。核形成層１０４、厚層１０６、組成傾斜本体１０８、バッファ層１１０およびＨＦＥＴ１１２の各々は、例えば、分子線エピタキシー（ＭＢＥ）法を用いて成長されたエピタキシャル膜を備える。しかしながら、例えば、ハイドライド気相成長（ＨＶＰＥ）法または有機金属気相成長（ＭＯＣＶＤ）法のような別の適切な成長法を用いることもできる。
【００１１】
図１に示す実施例において、構造１００は、III−Ｖ族半導体装置を備える。より具体的には、III族窒化物ＨＦＥＴ１１２を備える。幾つかの実施例において、ＨＦＥＴ１１２自体が、例えば、高電子移動度トランジスタ（ＨＥＭＴ）を備えることができる。例えば、ＨＦＥＴ１１２は、窒化アルミニウムガリウム（ＡｌＧａＮ）領域と窒化ガリウム（ＧａＮ）領域との界面によって形成されるヘテロ接合を備えることができる（ＡｌＧａＮ／ＧａＮヘテロ接合は図１に示されていない）。
【００１２】
基板１０２は、半導体基板を備える。基板１０２は、ＨＦＥＴ１１２を形成するIII族窒化物半導体材料に対して、格子不整合および熱膨張特性の違いを有する。図１に示した実施例において、基板１０２は、シリコン基板、例えば＜１１１＞シリコン基板からなる。しかしながら、別の実施例において、基板１０２が、ＨＦＥＴ１１２のIII族窒化物または別のIII−Ｖ族半導体材料に比べて格子不整合および熱膨張特性の相違を有するように、基板１０２は、別の適切な材料、例えば、サファイアまたは炭化シリコンからなることもできる。基板１００自体が様々な層を含み、ＨＦＥＴ１１２を形成する時に引き起こされる問題を解消する。例えば、基板１００は、核形成層１０４と、厚層１０６と、組成傾斜本体１０８とバッファ層１１０とを含む。
【００１３】
図１に示すように、核形成層１０４は、基板１０２上に形成され、適切な厚層１０６の成長を可能にする。構造１００において、核形成層１０４および厚層１０６は代表的なものであり、組成傾斜本体１０８を支持する。図１に示した実施例において、核形成層１０４および厚層１０６の各々は、窒化アルミニウム（ＡｌＮ）からなる。しかしながら別の実施例において、別の適切な材料および／または層を組成傾斜本体１０８の支持層として使用できる。
【００１４】
図１に示すように、構造１００は、組成傾斜本体１０８を含む。組成傾斜本体１０８は、クラックの形成または著しいワープを生じさせることなく、厚い高品質のバッファ層１１０の形成を可能にする。構造１００において、組成傾斜本体１０８は、複数の傾斜組成層を備える。例えば、組成傾斜本体１０８は、組成が変化するＡｌＧａＮ層を備えることができる。これらの層の組成および厚さを制御することにより、組成傾斜本体１０８は、基板１００の形成により基板１０２に与えられた全ての応力を最小化または低減するために、基板１０２に与えられた応力を変調することができる。
【００１５】
従来の半導体装置は、典型的には、格子不整合を基板１０２からバッファ層１１０まで変化させるように、アルミニウム含有量を低減する領域を含む。本発明者らは、従来のアプローチは、変化層のアルミニウム含有量を低減するにつれて、基板１０２に与えられた圧縮応力が徐々に増加する傾向にあることを見出した。しかしながら、本発明の概念によれば、組成傾斜本体１０８は、少なくとも１つの応力変調領域を含み、その領域によって基板１０２に与えられる正味の応力を反対にして基板１０２に引張応力を与えることができる。組成傾斜本体１０８は、基板に与えられる圧縮および引張応力を変調して、従来のアプローチにおける蓄積された圧縮応力に起因する基板１０２の変形に起因し得る、ワープの生成やクラックの形成を回避できる。
【００１６】
さらに、組成傾斜本体１０８は、基板１０２とバッファ層１１０との間の格子不整合を効果的に変化させることができる。例えば、図１に示した実施例において、組成傾斜本体１０８は、バッファ層１１０を組成傾斜本体１０８上に形成できるように、シリコンからなる基板１０２とIII族窒化物からなるバッファ層１１０との間の格子不整合を変化させることができる。基板１０２とバッファ層１１０との間の格子不整合を変化させることにより、組成傾斜本体１０８は、バッファ層１１０およびＨＦＥＴ１１２が形成される活性III-Ｖ族領域における転位を防止することができる。
【００１７】
図１は、ＡｌＧａＮからなるＨＦＥＴ１１２を支持するバッファ層１１０を示している。バッファ層１１０はＡｌＧａＮからなるが、別の実施例においては、バッファ層１１０は別のIII−Ｖ族半導体材料、例えばＧａＮからなることができる。構造１００において、バッファ層１１０は、応力を基板１０２に与えることができる。例えば、バッファ層１１０は、バッファ層１１０の厚さとともに変化できる、追加の圧縮応力を基板１０２に与えることができる。
【００１８】
従来のIII族窒化物半導体装置においては、例えば、約１．３μｍより厚い連続的なバッファ層は、基板を著しく変形させて、上述した所望でないワープの生成やクラックの形成を引き起こし得る。こうして、ある従来の半導体装置は、厚いバッファ層からの応力に耐えるように厚い基板を含む。しかし、厚い基板を含むことは、材料および製造コストを著しく増加させ得る。厚いバッファ層を形成することを可能にする別の従来のストラテジは、組成が変化する層を有する不連続のバッファ層を含むことができるが、例えば降伏電圧の抵抗を低減して装置性能を悪化させ得る。しかし、本発明の一実施例においては、構造１００は、実質的に連続的な組成の厚いバッファ層１１０、例えば、実質的に連続的な組成を有するＡｌＧａＮバッファ層を含み、従来技術に存在する厚い基板に関連する不利点、およびワープの生成やクラックの形成の可能性を回避しつつ、高い電圧破壊抵抗を与えることができる。
【００１９】
上述のように、バッファ層１１０を用いて、ＨＦＥＴ１１２を基板１０２から電気的に分離することができる。例えば、バッファ層１１０の厚さを増加させて、半導体装置１１０の降伏電圧を増加させることができる。本発明の幾つかの実施例において、バッファ層１１０は、約３μｍ以上の厚さに形成して、ＨＦＥＴ１１２に対して９００〜１０００ボルトの降伏電圧を可能にする。こうして、構造１００は、ハイパワー用途に適するように、高い降伏電圧を支えることができる。
【００２０】
構造１００は、本発明の一実施例に従う、組成傾斜本体を含む代表的なIII−Ｖ族半導体装置を示すことを理解されるだろう。したがって、本発明の別の実施例は、材料および層を変更して利用できる。例えば、構造１００は、アルミニウム、ガリウムおよび窒素を含むのに対して、別の実施例は、上述の定義セクションにおいて説明したように、インジムまたは別の適切な構成を含むこともできる。
【００２１】
ここで図２を参照すると、図２は、本発明の一実施例に従うIII−Ｖ族半導体装置を製造する方法を説明するフローチャートを示している。当業者には明らかな特定の詳細や特徴は、フローチャート２００から省略されている。例えば、当業者には既知のように、１つの工程は１以上のサブステップからなることができ、または専用装置または材料を伴うことができる。フローチャート２００に示された工程２００〜２７６は、本発明の一実施例を説明するのに十分であるが、本発明の別の実施例は、フローチャート２００に示されたものとは異なる工程を利用できる。
【００２２】
フローチャート２００に示された処理工程は、単にウェーハまたは半導体ダイとして参照されるかもしれない、処理されたウェーハ上で実行されることも注意されたい。さらに、図３Ａ〜３Ｄにおける構造３７０〜３７６は、フローチャート２００の工程２７０〜２７６をそれぞれ実行した結果を示している。例えば、構造３７０は工程２７２の処理後の半導体構造を示し、構造３７２は工程２７２の処理後の構造３７０を示し、構造３７４は工程２７４の処理後の構造３７２を示しており、以下同様である。
【００２３】
ここで、図２の工程２７０および図３Ａを参照すると、フローチャート２００の工程２７０は、基板上のＡｌＮ核形成層上にＡｌＮ厚層を形成することにより、基板を引張応力下におく工程を含む。図３Ａの構造３７０は、図２におけるフローチャート２００の工程７０の完了後の、基板を含む構造の断面図を示している。構造３７０において、基板３０２は図１における基板１０２に対応し、核形成層３０４は図１における核形成層１０４に対応し、厚層３０６は図１における厚層１０６に対応する。図３Ａにおいて、基板３０２上に核形成層３０４を形成し、核形成層３０４上に厚層３０６を形成することにより、基板３０２は引張応力下におかれる。厚層３０６は、例えば、高温処理においてＡｌＮを成長させることにより形成できる。引張応力は、クラックを実質的に形成することがないように基板３０２に与えられることを理解されよう。
【００２４】
図２における工程２７２および図３Ｂにおける構造３７２を参照すると、フローチャート２００の工程２７２にて、応力領域３２０が基板３０２上に形成されて基板３０２に圧縮応力を与える。構造３７２において、応力領域３２０は、図１における組成傾斜本体１０８の領域に対応し、構造３７２の形成の初期段階にある。図３Ｂに示すように、応力領域３２０は、応力層３２２および３２４を含み、組成傾斜本体１０８における組成傾斜層にそれぞれ対応できる。こうして、応力層３２２および３２４は、変化する組成物、例えば、変化する組成のＡｌＧａＮを有することができる。
【００２５】
図３Ｂに示すように、構造３７２において、応力層３２２はＡｌｘＧａ１−ｘＮを備え、応力層３２４はＡｌｙＧａ１−ｙＮを備え、ここで符号“ｘ”および“ｙ”は、各々の層における異なるアルミニウム含有量を表す。構造３７２において、下付き文字“ｘ”は、０より大きく１より小さい値とすることができる。構造３７２においても、応力層３２４は応力層３２２上に形成され、応力層３２２より小さいアルミニウム含有量を有する。したがって、応力層３２４においては、符号“ｙ”は、符号“ｘ”の値未満の値を有し、その結果、応力領域３２０は、低減されたアルミニウム含有量の層を含む。こうして、応力領域３２０は、基板３０２に圧縮応力を与えることができる。
【００２６】
図３Ｂの実施例において、基板３０２は、引張応力下で工程２７２に供せられる。基板３０２に圧縮応力を与えることにより、応力領域３２０は、基板３０２への正味の引張応力を低減できる。さらに、幾つかの実施例において、応力層３２２は、圧縮応力を基板３０２に与えて、基板３０２への正味の引張応力を低減し、応力層３２４は、十分な追加の圧縮応力を与えて、工程２７２の完了時に基板３０２を正味の圧縮応力下におくことができる。フローチャート２００の工程２７２の結果は、図３Ｂにおける構造３７２により示されている。
【００２７】
ここで図２における工程２７４および図３Ｃにおける構造３７４を参照すると、フローチャート２００の工程２７４にて、応力変調領域３２６は、応力領域３２０上に形成され、基板３０２に引張応力を与える。構造３７４において、応力変調領域３２６は、図１における組成傾斜本体１０８の領域に対応し、構造３７４の形成の中間段階にある。図３Ｃに示された実施例において、応力変調領域３２６は、応力変調層３２８を備え、応力領域３２０の応力層３２４上に形成される。
【００２８】
構造３７４において、応力変調層３２８は、ＡｌａＧａ１−ａＮの組成を有するＡｌＧａＮを備え、ここで下付き文字“ａ”は、応力変調層３２８におけるアルミニウム含有量を表す。とりわけ、応力変調層３２８は、応力層３２４より大きいアルミニウム含有量を有し、その結果、応力変調層３２６は基板３０２に引張応力を与える。したがって、下付き文字“ａ”は、下付き文字“ｙ”の値より大きい値から１までの範囲の値となり得る。こうして、応力変調領域３２８は、引張応力を基板３０２に与え、その結果、工程２７４の完了時に、基板３０２を、例えば正味の引張応力下におくことができる。一実施例において、下付き文字“ａ”の値は、下付き文字“ｙ”の値と同様に、下付き文字“ｘ”の値より大きくすることができる。フローチャート２００の工程２７４の結果は、図３Ｃの構造３７４に示されている。
【００２９】
ここで、図２における工程２７６および図３Ｄにおける構造３７６を参照すると、フローチャート２００の工程２７６にて、応力領域３３０は、応力変調領域３２６上に形成される。構造３７２において、応力領域３３０は、組成傾斜本体３０８の領域に対応し、同様に、図１における組成傾斜本体１０８に対応する。図３Ｄに示した実施例において、応力領域３３０は、応力変調層３２８上に形成された応力層３３２を備える。構造３７６において、応力層３２８は、ＡｌｂＧａ１−ｂＮの組成を有するＡｌＧａＮを備え、ここで下付き文字“ｂ”は応力層３３２におけるアルミニウム含有量を表す。さらに、構造３７６において、応力層３３２は、応力変調層３２８より小さいアルミニウム含有量を有し、その結果、応力領域３３０は、基板３０２に圧縮応力を与える。したがって、下付き文字“ｂ”の値は、下付き文字“ａ”の値よりも小さい。こうして、幾つかの実施例において、応力領域３３０は、基板３０２に圧縮応力を与えて、工程２７６の完了時に、基板３０２を低減された正味の引張応力下におくことができる。フローチャート２００の工程２７６の結果は、図３Ｄにおける構造３７６により示されている。
【００３０】
こうして、図２および図３Ａ〜３Ｄに示された方法は、III−Ｖ族半導体装置の一部として応力変調領域を含む組成傾斜本体を提供する。追加の工程を構造３７６上で実行して、図１における構造１００を作製することができる。例えば、フローチャート２００の工程２７６は、適切な格子構造を有する組成傾斜本体３０８を与え、その結果、バッファ層、例えば図１におけるバッファ層１１０は、その上にクラックを形成せずに、または著しいワープを生成せずに形成できる。
【００３１】
上述のように、バッファ層は、圧縮応力を基板、例えば基板３０２に与えることができる。従来の半導体装置においては、厚いバッファ層は、基板とバッファ層との間で変化させるために使用される層により生成される蓄積された圧縮応力に加えて、基板に圧縮応力を与えて、著しいワープおよび／またはクラックの形成をもたらし得た。しかしながら、応力変調領域３２６を含めることにより、組成傾斜本体３０８は、基板３０２に与えられる応力を変調して与えられる正味の応力を低減し、その結果、著しいワープの生成および／またはクラックの形成を低減できるのである。より具体的には、応力変調領域３２６は、基板３０２に引張応力を与えて、厚いバッファ層によって与えられる過剰な圧縮応力を解消することができる。
【００３２】
その後、ＨＦＥＴ１１２をバッファ層１１０上に作製し、基板３０２に追加の引張応力を与えることができるウェーハの冷却を行うことにより、構造１００を形成することができる。構造１００における各層は、ウェーハの冷却後に実質的に応力のない基板３０２となるように制御されることが好ましい。例えば、様々な半導体装置層の厚さおよび組成を調整することにより、基板３０２上の応力を釣り合わせて、基板３０２に与えられる正味の応力を制限することができる。
【００３３】
図２および図３Ａ〜３Ｄに示した方法は、単に代表的なものであって、本発明の範囲を限定する意図はないことを注意されたい。例えば、図３Ｂにおける応力領域３２０は、応力層３２２と３２４とからなるのに対して、応力領域３２０における応力層の数および厚みを変更して、基板３０２に与えられる応力を調整できる。例えば、一実施例において、応力領域３２０は、単一の応力層からなることができる。同様に、応力変調領域３２６および応力領域３３０における層数および厚さを変更できる。一実施例において、応力領域３３０を省略できる。別の実施例において、組成傾斜本体３０８は、複数の応力変調領域を備えることができる。
【００３４】
こうして、上述のように、本発明は、少なくとも１つの応力変調領域を有する組成傾斜本体を含むIII−Ｖ族半導体装置を実現する。応力変調領域を含めることにより、組成傾斜本体は、基板に与えられる応力を変調して、著しいワープの生成および／またはクラックの形成なしに、半導体装置中に厚い連続的なバッファ層を提供することができる。こうして、半導体装置は、ハイパワー半導体装置において特に好ましい、改善された降伏電圧を有することができる。
【００３５】
上記の本発明の説明から、様々な技術を用いて、本発明の概念を本発明の範囲から離れることなく実装できることは明らかである。さらに、本発明は特定の実施例を具体的に参照して説明したが、当業者は、本発明の精神および範囲から離れることなく、形式および細部において変更できることを理解されよう。したがって、記載した実施例は、全て説明のためであって、限定するためのものではないと考えられたい。ここに記載された具体的な実施例に限定されず、本発明の範囲から離れることなく、多くの再構成、変更および置換が可能であることも理解されたい。
【図１】
0005731367.tif 000002
【図２】
0005731367.tif 000003
【図３Ａ】
0005731367.tif 000004
【図３Ｂ】
0005731367.tif 000005
【図３Ｃ】
0005731367.tif 000006
【図３Ｄ】
0005731367.tif 000007