(57)【特許請求の範囲】
【請求項１】
一導電型の第１の半導体層と、
前記第１の半導体層の一主面上に設けられた絶縁体層と、
前記絶縁体層中に設けられた第２の半導体層と、
前記第２の半導体層に設けられた能動素子と、
前記第１の半導体層の前記一主面に設けられた前記一導電型とは反対導電型の他の導電型の第１の半導体領域と、
前記第１の半導体領域内に設けられた前記他の導電型であって前記第１の半導体領域よりも高不純物濃度の第２の半導体領域と、
前記絶縁体層に設けられたスルーホール内に前記第２の半導体領域に接続して設けられタングステンで構成された第１の導電体と、
前記絶縁体層中に設けられた半導体又は導電体で形成され、前記第１の導電体の周囲に設けられ、前記一主面に対して垂直な方向から見たときに、外側端部が前記第２の半導体領域よりも外側にある電界緩和層と、
前記絶縁体層に設けられたスルーホール内に前記電界緩和層に接続して設けられタングステンで構成された第２の導電体と、
前記第１の導電体と前記第２の導電体とを接続して設けられた第３の導電体と、
前記第１の半導体層に電気的に接続して設けられた第４の導電体と、
を備えるＸ線センサである半導体装置。
【請求項２】
前記電界緩和層の前記外側端部が、前記一主面に対して垂直な方向から見たときに、前記第１の半導体領域よりも外側にある請求項１記載の半導体装置。
【請求項３】
前記電界緩和層が前記第２の半導体層と同じ層の半導体で構成されている請求項１または２記載の半導体装置。
【請求項４】
前記能動素子が絶縁ゲート型電界効果トランジスタであって、前記電界緩和層が絶縁ゲート型電界効果トランジスタのゲート電極と同じ層の導電体で構成されている請求項１または２記載の半導体装置。
【請求項５】
前記第１の導電体と前記第２の導電体とが同電位になるように接続されている請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記第４の導電体は前記第１の半導体層の前記一主面および前記一主面とは反対側の主面で前記第１の半導体層に電気的に接続される請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記第１の半導体層と前記第１の半導体領域とで極性が異なる電圧が印加される請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
一導電型の第１の半導体層と、
前記第１の半導体層の一主面上に設けられた絶縁体層と、
前記第１の半導体層の前記一主面に設けられた前記一導電型とは反対導電型の他の導電型の第１の半導体領域と、
前記第１の半導体領域内に設けられた前記他の導電型であって前記第１の半導体領域よりも高不純物濃度の第２の半導体領域と、
前記絶縁体層に設けられたスルーホール内に前記第２の半導体領域に接続して設けられタングステンで構成された第１の導電体と、
前記絶縁体層中に設けられた半導体又は導電体で形成され、前記第１の導電体の周囲に設けられ、前記一主面に対して垂直な方向から見たときに、外側端部が前記第２の半導体領域よりも外側にある電界緩和層と、
前記絶縁体層に設けられたスルーホール内に前記電界緩和層に接続して設けられタングステンで構成された第２の導電体と、
前記第１の導電体と前記第２の導電体とを接続して設けられた第３の導電体と、
前記第１の半導体層に電気的に接続して設けられた第４の導電体と、
を備えるＸ線センサである半導体装置。
【請求項９】
前記電界緩和層の前記外側端部が、前記一主面に対して垂直な方向から見たときに、前記第１の半導体領域よりも外側にある請求項８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、同一のＳＯＩ（Silicon On Insulator）基板上にダイオードとトランジスタを混在させたＸ線センサに関する。
【背景技術】
【０００２】
ＳＯＩ構造のセンサとしては、ＳＯＩ（Silicon On Insulator）基板上に、フォトダイオードと、このフォトダイオードにシリコン基板で光電変換され蓄積された信号電荷を増幅する増幅用トランジスタを有するＣＭＯＳイメージセンサが提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１２４６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
Ｘ線センサにおいては、Ｘ線入射時の検出感度を高くするため、基板に低濃度高抵抗基板を使用したり、基板裏面に数百Ｖのバイアスを印加する等の方法により、基板全体を空乏化することが行われる。図１７は、従来のＸ線センサ９を説明するための概略縦断面図である。一般に、従来の装置では、Ｎ型基板１００を空乏化する場合に、低濃度Ｎ型基板１００内に形成したダイオードのアノード電極である高濃度Ｐ型拡散層１１４を接地１８０に接続し、ダイオードのカソードである高濃度Ｎ型拡散層１０２とＮ型基板１００の裏面の電極１２０とを電源１７０の陽極１７２に接続し、ダイオードに逆方向電圧を印加する。この時、アノード電極である高濃度Ｐ型拡散層１１４側に広がる空乏層内の電界集中を緩和するために、高濃度Ｐ型拡散層１１４を覆うように低濃度のＰ型ウェル拡散層１１２を形成することによってダイオードの逆方向耐圧を向上させている。
【０００５】
しかしながら、Ｐ低濃度のＰ型ウェル拡散層１１２による電界緩和の効果にも限界があり、ＰＮジャンクションに電圧を印加した際に、低濃度のＰ型ウェル拡散層１１２側に広がった空乏層が高濃度Ｐ型拡散層１１４に到達した場合には、高濃度Ｐ型拡散層１１４端で電界が強くなることによってブレークダウンしてしまう。また、低濃度のＰ型ウェル拡散層１１２内でも電位差が大きく、耐圧上問題があった。
【０００６】
本発明の主な目的は、逆方向耐圧を向上させることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明によれば、
一導電型の第１の半導体層と、
前記第１の半導体層の一主面上に設けられた絶縁体層と、
前記絶縁体層中に設けられた第２の半導体層と、
前記第２の半導体層に設けられた能動素子と、
前記第１の半導体層の前記一主面に設けられた前記一導電型とは反対導電型の他の導電型の第１の半導体領域と、
前記第１の半導体領域内に設けられた前記他の導電型であって前記第１の半導体領域よりも高不純物濃度の第２の半導体領域と、
前記絶縁体層に設けられたスルーホール内に前記第２の半導体領域に接続して設けられタングステンで構成された第１の導電体と、
前記絶縁体層中に設けられた半導体又は導電体で形成され、前記第１の導電体の周囲に設けられ、前記一主面に対して垂直な方向から見たときに、外側端部が前記第２の半導体領域よりも外側にある電界緩和層と、
前記絶縁体層に設けられたスルーホール内に前記電界緩和層に接続して設けられタングステンで構成された第２の導電体と、
前記第１の導電体と前記第２の導電体とを接続して設けられた第３の導電体と、
前記第１の半導体層に電気的に接続して設けられた第４の導電体と、
を備えるＸ線センサである半導体装置が提供される。
【０００８】
好ましくは、前記電界緩和層の前記外側端部が、前記一主面に対して垂直な方向から見たときに、前記第１の半導体領域よりも外側にある。
【０００９】
また、好ましくは、前記電界緩和層が前記第２の半導体層と同じ層の半導体で構成されている。
【００１０】
また、好ましくは、前記能動素子が絶縁ゲート型電界効果トランジスタであって、前記電界緩和層が絶縁ゲート型電界効果トランジスタのゲート電極と同じ層の導電体で構成されている。
【００１１】
また、好ましくは、前記第１の導電体と前記第２の導電体とが同電位になるように接続されている。
【００１２】
また、好ましくは、前記第４の導電体は前記第１の半導体層の前記一主面および前記一主面とは反対側の主面で前記第１の半導体層に電気的に接続される。
【００１３】
また、好ましくは、前記第１の半導体層と前記第１の半導体領域とで極性が異なる電圧が印加される。
【００１６】
また、本発明によれば、
一導電型の第１の半導体層と、
前記第１の半導体層の一主面上に設けられた絶縁体層と、
前記第１の半導体層の前記一主面に設けられた前記一導電型とは反対導電型の他の導電型の第１の半導体領域と、
前記第１の半導体領域内に設けられた前記他の導電型であって前記第１の半導体領域よりも高不純物濃度の第２の半導体領域と、
前記絶縁体層に設けられたスルーホール内に前記第２の半導体領域に接続して設けられタングステンで構成された第１の導電体と、
前記絶縁体層中に設けられた半導体又は導電体で形成され、前記第１の導電体の周囲に設けられ、前記一主面に対して垂直な方向から見たときに、外側端部が前記第２の半導体領域よりも外側にある電界緩和層と、
前記絶縁体層に設けられたスルーホール内に前記電界緩和層に接続して設けられタングステンで構成された第２の導電体と、
前記第１の導電体と前記第２の導電体とを接続して設けられた第３の導電体と、
前記第１の半導体層に電気的に接続して設けられた第４の導電体と、
を備えるＸ線センサである半導体装置が提供される。
【００１７】
好ましくは、前記電界緩和層の前記外側端部が、前記一主面に対して垂直な方向から見たときに、前記第１の半導体領域よりも外側にある。
【発明の効果】
【００１９】
本発明によれば、逆方向耐圧を向上させることができる半導体装置が提供される。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の第１の実施の形態のＸ線センサを説明するための概略縦断面図である。
【図２】図２は、図１の平面図である。
【図３】図３は、本発明の第２の実施の形態のＸ線センサを説明するための概略平面図である。
【図４】図４は、本発明の第３の実施の形態のＸ線センサを説明するための概略縦断面図である。
【図５】図５は、本発明の第４の実施の形態のＸ線センサを説明するための概略縦断面図である。
【図６】図６は、本発明の第４の実施の形態のＸ線センサの製造方法を説明するための概略縦断面図である。
【図７】図７は、本発明の第４の実施の形態のＸ線センサの製造方法を説明するための概略縦断面図である。
【図８】図８は、本発明の第４の実施の形態のＸ線センサの製造方法を説明するための概略縦断面図である。
【図９】図９は、本発明の第４の実施の形態のＸ線センサの製造方法を説明するための概略縦断面図である。
【図１０】図１０は、本発明の第４の実施の形態のＸ線センサの製造方法を説明するための概略縦断面図である。
【図１１】図１１は、本発明の第４の実施の形態のＸ線センサの製造方法を説明するための概略縦断面図である。
【図１２】図１２は、本発明の第５の実施の形態のＸ線センサを説明するための概略縦断面図である。
【図１３】図１３は、本発明の第６の実施の形態のＸ線センサを説明するための概略縦断面図である。
【図１４】図１４は、本発明の第４、第５、第６の実施の形態および従来のＸ線センサのダイオード部の逆方向電圧印加時の耐圧を示す図である。
【図１５】図１５は、従来のＸ線センサのダイオード部の電位分布を示す図である。
【図１６】図１６は、本発明の第１の実施の形態のＸ線センサのダイオード部の電位分布を示す図である。
【図１７】図１７は、従来のＸ線センサを説明するための概略縦断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
【００２２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態のＸ線センサを説明するための概略縦断面図である。図２は、図１の平面図であるが、理解の容易のために、導電体１６２、１６４、絶縁体層１３０は省略している。また、図１は図２のＸ１−Ｘ１線に沿った概略縦断面図である。
【００２３】
図１、２を参照すれば、本発明の第１の実施の形態のＸ線センサ１は、Ｎ型基板１００と、Ｎ型基板１００の一主面１０１に設けられたＰ型ウエル拡散層１１２と、Ｐ型ウエル拡散層１１２内に設けられた高濃度Ｐ型拡散層１１４と、Ｎ型基板１００の一主面１０１に設けられた高濃度Ｎ型拡散層１０２と、Ｎ型基板１００の一主面１０１とは反対側の主面である裏面１０３に設けられた電極１２０と、Ｎ型基板１００の一主面１０１上に設けられた絶縁体層１３０と、絶縁体層１３０に設けられたスルーホール１４２、１４４と、スルーホール１４２に埋め込こまれ、高濃度Ｎ型拡散層１０２に接続して設けられた埋込導電体１５２と、スルーホール１４４に埋め込まれ、高濃度Ｐ型拡散層１１４に接続して設けられた埋込導電体１５４と、埋込導電体１５２に接続して絶縁体層１３０上に設けられた導電体１６２と、埋込導電体１５４に接続して絶縁体層１３０上に設けられた導電体１６４と、埋込導電体１５４の周囲であって、絶縁体層１３０上に設けられた導電体１６６と、導電体１６４と導電体１６６とを接続して設けられた導電体１９２と、を備えている。
【００２４】
図２を参照して、Ｎ型基板１００の一主面１０１に対して垂直な方向からみた場合の、各構成部分の配置について説明する。埋込導電体１５４は、正方形であり、高濃度Ｐ型拡散層１１４の内側に設けられている。高濃度Ｐ型拡散層１１４は、正方形であり、Ｐ型ウエル拡散層１１２の内側に設けられている。Ｐ型ウエル拡散層１１２は、正方形である。導電体１６６は導電体１５４の周囲に設けられ、導電体１６６は、正方形であり、その外側端部１６６ａは、高濃度Ｐ型拡散層１１４の一主面１０１における端部１１４ａよりも外側に位置し、Ｐ型ウエル拡散層１１２の一主面１０１における端部１１２ａよりも外側に位置している。さらに、導電体１６６の内側端部１６６ｂも、Ｐ型ウエル拡散層１１２の一主面１０１における端部１１２ａよりも外側に位置している。高濃度Ｎ型拡散層１０２は、正方形であり、Ｐ型ウエル拡散層１１２の外側の周囲に、Ｐ型ウエル拡散層１１２とは離間して、Ｐ型ウエル拡散層１１２を囲うように設けられている。埋込導電体１５２は、正方形であり、高濃度Ｎ型拡散層１０２内に位置している。
【００２５】
さらに具体的な構造を一例として説明すると、高濃度Ｐ型拡散層１１４は、一辺が１０μｍの正方形であり、Ｐ型ウエル拡散層１１２は、一辺が２０μｍの正方形であり、高濃度Ｐ型拡散層１１４の一主面１０１における端部１１４ａとＰ型ウエル拡散層１１２の一主面１０１における端部１１２ａとの距離は５μｍである。Ｐ型ウエル拡散層１１２の一主面１０１における端部１１２ａと高濃度Ｎ型拡散層１０２の一主面１０１における内側端部１０２ｂとの距離は５０μｍである。導電体１６６の内側端部１６６ｂと、Ｐ型ウエル拡散層１１２の一主面１０１における端部１１２ａとの距離は１μｍであり、導電体１６６の外側端部１６６ａと内側端部１６６ｂとの距離は３μｍである。
【００２６】
絶縁体層１３０は、例えばＴＥＯＳ（テトラエトキシシラン）膜からなっており、その厚さは、例えば、１００００Åである。Ｎ型基板１００の不純物濃度は１．０×１０１３ｃｍ−３程度であり、高濃度Ｎ型拡散層１０２の不純物濃度は１．０×１０２１ｃｍ−３程度であり、Ｐ型ウエル拡散層１１２の不純物濃度は１．０×１０１７ｃｍ−３程度であり、高濃度Ｐ型拡散層１１４の不純物濃度は１．０×１０２１ｃｍ−３程度である。
【００２７】
埋込導電体１５２、１５４、導電体１６２、１６４、１６６はＷからなり、電極１２０はＡｌからなっている。
【００２８】
高濃度Ｐ型拡散層１１４は導電体１４４、１６４、１９２、１９３を介して電源１７０の陰極１７４および接地１８０に接続される。導電体１６６は導電体１９２、１９３を介して電源１７０の陰極１７４および接地１８０に接続される。高濃度Ｐ型拡散層１１４と導電体１６６は同電位となる。高濃度Ｎ型拡散層１０２は、埋込導電体１５２、導電体１６２、１９４を介して電源１７０の陽極１７２に接続される。Ｎ型基板１の裏面１０３に設けられた電極１２０は、導電体１９４を介して電源１７０の陽極１７２に接続される。
【００２９】
本実施の形態のＸ線センサにおいては、Ｘ線入射時の検出感度を高くするため、Ｎ型基板１００に低濃度高抵抗基板を使用し、Ｎ型基板１００に数百Ｖのバイアスを印加する等の方法により、Ｎ型基板１００全体を空乏化する。Ｎ型基板１００を空乏化する場合に、低濃度Ｎ型基板１００内に形成したダイオードのアノード電極である高濃度Ｐ型拡散層１１４を接地１８０に接続し、ダイオードのカソードである高濃度Ｎ型拡散層１０２とＮ型基板１００の裏面の電極１２０とを電源１７０の陽極１７２に接続し、ダイオードに逆方向電圧を印加する。この時、アノード電極である高濃度Ｐ型拡散層１１４側に広がる空乏層内の電界集中を緩和するために、高濃度Ｐ型拡散層１１４を覆うように低濃度のＰ型ウエル拡散層１１２を形成して、ダイオードの逆方向耐圧を向上させている。
【００３０】
本実施の形態のＸ線センサにおいては、さらに、高濃度Ｐ型拡散層１１４および低濃度のＰ型ウエル拡散層１１２を囲うように導電体１６６を形成し、導電体１６６を接地１８０に接続している。この時、導電体１６６はフィールドプレートとして働き、Ｐ型ウエル拡散層１１２側の電位の上昇を抑制することによってＰ型ウエル拡散層１１２内での電位差を小さくする。
【００３１】
図１６は、本発明の第１の実施の形態のＸ線センサのダイオード部の電位分布を示す図である。電源１７０により、Ｘ線センサのダイオード部に３００Ｖの逆方向電圧をかけた場合に、Ｐ型ウエル拡散層１１２とＮ型基板１００とで形成されるＰＮジャンクション１１３付近の電位は約２５Ｖである。これに対して、図１７に示した、Ｐ型ウエル拡散層１１２を設けるが、導電体１６６を設けないＸ線センサ９では、図１５に示すように、Ｐ型ウエル拡散層１１２とＮ型基板１００とで形成されるＰＮジャンクション１１３付近の電位は約８０Ｖである。
【００３２】
このように、導電体１６６を設け、導電体１６６を高濃度Ｐ型拡散層１１４と導電体１９２によって接続することで、Ｐ型ウエル拡散層１１２側の電位の上昇を抑制することによってＰ型ウエル拡散層１１２内での電位差を小さくすることができる。導電体１６６の外側端部１６６ａは、少なくとも、高濃度Ｐ型拡散層１１４の端部１１４ａよりも外側にあることが好ましい。これにより、高濃度Ｐ型拡散層１１４の端部１１４ａでの電界を緩和することができ、ダイオードの逆方向耐圧を向上させることができる。より好ましくは、導電体１６６の外側端部１６６ａは、Ｐ型ウエル拡散層１１２の端部１１２ａよりも外側にあることが好ましい。これにより、Ｐ型ウエル拡散層１１２とＮ型基板１００とで形成されるＰＮジャンクション１１３付近の電位の上昇を抑制することができ、Ｐ型ウエル拡散層１１２内での電位差を小さくすることができ、ダイオードの逆方向耐圧を向上させることができる。
【００３３】
次に、本実施の形態のＸ線センサ１の製造方法について説明する。
まず、Ｎ型基板１００を準備し、Ｎ型基板１００の一主面１０１にイオン注入等によりＰ型ウエル拡散層１１２を形成し、その後、イオン注入等によりＰ型ウエル拡散層１１２内にＰ型ウエル拡散層１１２よりも浅く高不純物濃度の高濃度Ｐ型拡散層１１４を形成する。次に、Ｎ型基板１００の一主面１０１にイオン注入等によりＮ型基板１００よりも高不純物濃度の高濃度Ｎ型拡散層１０２を形成する。
【００３４】
次に、Ｎ型基板１００の一主面１０１上にＴＥＯＳにより、絶縁体層１３０を形成する。その後、絶縁体層１３０にスルーホール１４２、１４４を形成する。その後、スルーホール１４２、１４４をそれぞれＷの埋込導電体１５２、１５４を埋め込む。その後、絶縁体層１３０上にＷの導電体１６２、１６４、１６６を選択的に形成する。その後、Ｎ型基板１００の裏面１０３にＡｌにより電極１２０を形成する。
【００３５】
（第２の実施の形態）
第１の実施の形態では、高濃度Ｐ型拡散層１１４、Ｐ型ウエル拡散層１１２、導電体１６６、高濃度Ｎ型拡散層１０２、埋込導電体１５２等は、正方形であったが、更に頂点の数の多い多角形や、図３のように円状の構造にすることによって、Ｐ型ウエル拡散層１１２内の電界を更に緩和することが可能となるため、耐圧向上が見込める。本実施の形態は、これらの構成要素の平面的な形状以外については、第１の実施の形態と同じである。
【００３６】
（第３の実施の形態）
第１、２の実施の形態では、導電体１６６と、高濃度Ｐ型拡散層１１４に接続されている導電体１６４とを互いに分離された別々のものとして構成し、導電体１６６と導電体１６４とを導電体１９２で接続しているが、本実施の形態では、同じ配線層の導電体１６６と導電体１６４とを一体化して連続した構造の導電体１６８とした点が第１、２の実施の形態と異なるが、他の点は同じである。
【００３７】
導電体１６８の外側端部１６８ａは、Ｐ型ウエル拡散層１１２の端部１１２ａよりも外側にあることが好ましい。これにより、Ｐ型ウエル拡散層１１２とＮ型基板１００とで形成されるＰＮジャンクション付近の電位の上昇を抑制することができ、Ｐ型ウエル拡散層１１２内での電位差を小さくすることができ、ダイオードの逆方向耐圧を向上させることができる。
【００３８】
なお、導電体１６８の外側端部１６８ａは、Ｐ型ウエル拡散層１１２の端部１１２ａよりも内側に位置していても、電界緩和の効果は低くなるが、耐圧向上が見込める。この場合には、導電体１６８の外側端部１６８ａは、少なくとも、高濃度Ｐ型拡散層１１４の端部１１４ａよりも外側にあることが好ましい。これにより、高濃度Ｐ型拡散層１１４の端部１１４ａでの電界を緩和することができ、ダイオードの逆方向耐圧を向上させることができる。
【００３９】
（第４の実施の形態）
上記第１〜第３の実施の形態では、低不純物濃度高抵抗のＮ型基板１００を用いてダイオードを形成していたが、同じ基板内１００に回路動作用のＭＯＳ等を形成するには不都合である。これを解決するために、第４の実施の形態としては、図５のように、例えば、下側の７００μｍ程度の厚さで比抵抗１０ｋΩ・ｃｍの低不純物濃度高抵抗のＮ型基板１００と、Ｎ型基板１００の一主面１０１上に設けられた、例えば２０００Å程度の厚さの埋込酸化膜１３２と、埋込酸化膜１３２上に設けられた、例えば、８８０Å程度の厚さで比抵抗１０Ω・ｃｍのＰ型の半導体層２１０と、を有するＳＯＩ（Silicon On Insulator）基板を用いる。
【００４０】
また、上記第１、２の実施の形態では、絶縁体層１３０上に設けられた導電体１６６と高濃度Ｐ型拡散層１１４に接続されている導電体１６４とを導電体１９２で接続して、電界を緩和させたが、本実施の形態では、半導体層２１０を上記第１、２の実施の形態の導電体１６６と同形状にし、半導体層２１０を例えばＮ型の不純物の注入などで不純物濃度を１．０×１０２１ｃｍ−３に設定した半導体領域２１４とした上で、絶縁体層１３０に設けられたスルーホール１４５に埋め込まれた埋込導電体１５５を介して半導体領域２１４に接続されている絶縁体層１３０上に設けられた導電体１６５と、高濃度Ｐ型拡散層１１４に接続されている導電体１６４とを、導電体１９２で接続して、電界を緩和させる。
【００４１】
このように、本実施の形態においては、Ｘ線を検出するダイオード１０に関しては、第１、２の実施の形態の絶縁体層１３０上に設けられた導電体１６６を、絶縁体層１３０中の半導体領域２１４とした点が第１、２の実施の形態と異なるが、他の点は同様である。図１、３に示した平面図的な形状も同様である。
【００４２】
半導体領域２１４の外側端部２１４ａと、Ｐ型ウエル拡散層１１２の端部１１２ａや高濃度Ｐ型拡散層１１４の端部１１４ａとの関係も、導電体１６６の外側端部１６６ａと、Ｐ型ウエル拡散層１１２の端部１１２ａや高濃度Ｐ型拡散層１１４の端部１１４ａとの関係と同じである。すなわち、半導体領域２１４の外側端部２１４ａは、少なくとも、高濃度Ｐ型拡散層１１４の端部１１４ａよりも外側にあることが好ましい。これにより、高濃度Ｐ型拡散層１１４の端部１１４ａでの電界を緩和することができ、ダイオードの逆方向耐圧を向上させることができる。より好ましくは、半導体領域２１４の外側端部２１４ａは、Ｐ型ウエル拡散層１１２の端部１１２ａよりも外側にあることが好ましい。これにより、Ｐ型ウエル拡散層１１２とＮ型基板１００とで形成されるＰＮジャンクション１１３付近の電位の上昇を抑制することができ、Ｐ型ウエル拡散層１１２内での電位差を小さくすることができ、ダイオードの逆方向耐圧を向上させることができる。
【００４３】
ダイオード１０と離間した領域の半導体層２１０には、ＭＯＳトランジスタ２０が設けられている。ＭＯＳトランジスタ２０は、半導体層２１０のダイオード１０と離間した半導体領域２１２と、半導体領域２１２上に設けられたゲート絶縁膜２３０と、ゲート絶縁膜２３０上に設けられたゲート電極２４０と、ゲート電極２４０の両側の半導体領域２１２に設けられたソース２２２とドレイン２２４とを備えている。ソース２２２は絶縁体層１３０に設けられたスルーホール１４７に埋め込まれた埋込導電体１５７によって絶縁体層１３０上に設けられた導電体１６７に接続され、ドレイン２２４は絶縁体層１３０に設けられたスルーホール１４９に埋め込まれた埋込導電体１５９によって絶縁体層１３０上に設けられた導電体１６９に接続されている。
【００４４】
図５のように、埋込酸化膜１３２上側の半導体層２１０を回路動作用のＭＯＳトランジスタ２０等の能動素子形成用の高濃度低抵抗半導体層、埋込酸化膜１３２の下側のＮ型基板をダイオード１０形成用の低濃度高抵抗基板とすることによって、１枚のウエハで周辺回路を含めたＸ線センサを構成することが可能となる。
【００４５】
Ｎ型基板１００を空乏化するために、低濃度Ｎ型基板１００内に形成したダイオードのアノード電極である高濃度Ｐ型拡散層１１４を接地１８０に接続し、ダイオードのカソードである高濃度Ｎ型拡散層１０２とＮ型基板１００の裏面の電極１２０とを電源１７０の陽極１７２に接続し、ダイオードに逆方向電圧を印加する。この時、アノード電極である高濃度Ｐ型拡散層１１４側に広がる空乏層内の電界集中を緩和するために、高濃度Ｐ型拡散層１１４を覆うように低濃度のＰ型ウエル拡散層１１２を形成して、ダイオードの逆方向耐圧を向上させている。さらに、高濃度Ｐ型拡散層１１４および低濃度のＰ型ウエル拡散層１１２を囲うように半導体領域２１４を形成し、半導体領域２１４を接地１８０に接続している。この時、半導体領域２１４はフィールドプレートとして働き、Ｐ型ウエル拡散層１１２側の電位の上昇を抑制することによってＰ型ウエル拡散層１１２内での電位差を小さくする。
【００４６】
このように、第４の実施の形態によれば、１枚のウエハ上で周辺回路を含めたＸ線センサを構成することでコストの削減、チップサイズの縮小化が可能となる。また、半導体領域２１４を形成し、ダイオードのアノード電極である高濃度Ｐ型拡散層１１４と同電位に設定することによって、ダイオードに逆方向電圧を印加した際に半導体領域２１４がフィールドプレートとして働き、Ｐ型ウエル拡散層１１２内の電位差を小さくすることによってＰ型ウエル拡散層１１２内での電界を緩和することになり、逆方向耐圧を上昇させることが可能となる。
【００４７】
次に、本実施の形態のＸ線センサ２の製造方法を説明する。
まず、図６に示すように、埋込酸化膜１３２を挟んで、上側に半導体層２１０、下側にＮ型基板１００が積層されたＳＯＩ基板を用意する。本実施の形態では、一例として、Ｎ型基板１００は、厚さ７００μｍ程度の比抵抗１０ｋΩ・ｃｍであり、埋込酸化膜１３２は、厚さ２０００Å程度のＳｉＯ２酸化膜を用いており、半導体層２１０は、Ｐ型で、厚さ８８０Å程度、比抵抗１０Ω・ｃｍである。
【００４８】
次に、図７に示すように、半導体層２１０の上表面に、窒化膜（Ｓｉ３Ｎ４）（図示せず）をＣＶＤ等により選択的に形成し、ＬＯＣＯＳ（Local Oxidization of Silicon）法により窒化膜をマスクとして、フィールド酸化膜１３３を形成し、半導体層２１０を半導体領域２１２、２１４に分離する。
【００４９】
次に、図８に示すように、選択的に形成したレジスト等（図示せず）をマスクにして、Ｎ型基板１００の一主面１０１にイオン注入等によりＰ型ウエル拡散層１１２を形成し、その後、イオン注入等によりＰ型ウエル拡散層１１２内にＰ型ウエル拡散層１１２よりも浅く高不純物濃度の高濃度Ｐ型拡散層１１４を形成する。次に、Ｎ型基板１００の一主面１０１にイオン注入等によりＮ型基板１００よりも高不純物濃度の高濃度Ｎ型拡散層１０２を形成する。
【００５０】
その後、半導体領域２１２上にゲート絶縁膜２３０を形成し、ゲート絶縁膜２３０上にゲート電極２４０を形成し、ゲート電極２４０をマスクとして、Ｎ型不純物をイオン注入して、ソース２２２およびドレイン２２４をゲート電極２４０の両側の半導体領域２１２に形成する。この際、半導体領域２１４にもＮ型不純物をイオン注入して１．０×１０２１ｃｍ−３程度の不純物濃度とする。
【００５１】
次に、図９に示すように、ＴＥＯＳを用いて絶縁膜１３５を全面に形成する。埋込酸化膜１３２、フィールド酸化膜１３３および絶縁膜１３５により絶縁体層１３０が形成される。
【００５２】
次に、図１０に示すように、絶縁体層１３０にスルーホール１４２、１４４、１４５、１４７、１４９を形成する。
【００５３】
次に、図１１に示すように、スルーホール１４２、１４４、１４５、１４７、１４９にそれぞれＷの埋込導電体１５２、１５４、１５５、１５７、１５９を埋め込む。その後、絶縁体層１３０上にＷの導電体１６２、１６４、１６６、１６７、１６９を選択的に形成する。その後、Ｎ型基板１００の裏面１０３にＡｌにより電極１２０を形成する。
【００５４】
（第５の実施の形態）
上記第４の実施の形態では、半導体層２１０を例えばＮ型の不純物の注入などで不純物濃度を１．０×１０２１ｃｍ−３に設定した半導体領域２１４とし、絶縁体層１３０に設けられたスルーホール１４５に埋め込まれた埋込導電体１５５を介して半導体領域２１４に接続され、絶縁体層１３０上に設けられた導電体１６５と、高濃度Ｐ型拡散層１１４に接続されている導電体１６４とを、導電体１９２で接続して、電界を緩和させたが、本実施の形態では、ＭＯＳトランジスタ２０のゲート電極２４０と同じ層の導電体２４２を上記第４の実施の形態の半導体領域２１４と同形状にし、絶縁体層１３０に設けられたスルーホール１４６に埋め込まれた埋込導電体１５６を介して導電体２４２に接続され、絶縁体層１３０上に設けられた導電体１６５と、高濃度Ｐ型拡散層１１４に接続されている導電体１６４とを、導電体１９２で接続して、電界を緩和させた点が第４の実施の形態と異なるが、他の点は同じである。
【００５５】
（第６の実施の形態）
上記第４の実施の形態では、半導体層２１０を例えばＮ型の不純物の注入などで不純物濃度を１．０×１０２１ｃｍ−３に設定した半導体領域２１４とし、絶縁体層１３０に設けられたスルーホール１４５に埋め込まれた埋込導電体１５５を介して半導体領域２１４に接続され、絶縁体層１３０上に設けられた導電体１６５と、高濃度Ｐ型拡散層１１４に接続されている導電体１６４とを、導電体１９２で接続して、電界を緩和させたが、本実施の形態では、絶縁体層１３０上に、上記第４の実施の形態の半導体領域２１４と同形状の導電体１６７を形成し、導電体１６７と、高濃度Ｐ型拡散層１１４に接続されている導電体１６４とを、導電体１９２で接続して、電界を緩和させた点が第４の実施の形態と異なるが、他の点は同じである。
【００５６】
なお、本実施の形態では、導電体１６７と、高濃度Ｐ型拡散層１１４に接続されている導電体１６４とを互いに分離された別々のものとして構成し、導電体１６７と導電体１６４とを導電体１９２で接続しているが、第３の実施の形態と同様に、同じ配線層の導電体１６７と導電体１６４とを一体化して連続した構造の導電体として形成することもできる。
【００５７】
図１４は、本発明の第４、第５、第６の実施の形態および従来のＸ線センサのダイオード１０の逆方向電圧印加時の耐圧を示す図である。ここで従来のＸ線センサとは、ダイオード１０が図１７に示す構造のものをいう。図１４によれば、本発明の第４、第５、第６の実施の形態は従来のＸ線センサに比べて逆方向電圧印加時の耐圧が向上していることがわかる。
【００５８】
なお、上記各実施の形態において、Ｐ型とＮ型とし、Ｎ型をＰ型とした構造としてもよい。
【００５９】
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
【符号の説明】
【００６０】
１、２、９  Ｘ線センサ
１０  ダイオード
２０  ＭＯＳトランジスタ
１００  Ｎ型基板
１０１  主面
１０２  高濃度Ｎ型拡散層
１０２ｂ  内側端部
１０３  裏面
１１２  Ｐ型ウエル拡散層
１１２ａ  端部
１１３  ＰＮジャンクション
１１４  高濃度Ｐ型拡散層
１１４ａ  端部
１２０  電極
１３０  絶縁体層
１３２  埋込酸化膜
１３３  フィールド酸化膜
１３５  絶縁膜
１４２、１４４、１４５、１４６、１４７、１４９  スルーホール
１５２、１５４、１５５、１５６、１５７、１５９  埋込導電体
１６２、１６４、１６５、１６６、１６７、１６８、１６９  導電体
１６５ａ、１６６ａ、１６８ａ  外側端部
１６６ｂ  内側端部
１７０  電源
１７２  陽極
１７４  陰極
１８０  接地
１９２、１９４  導電体
２１０  半導体層
２１２、２１４  半導体領域
２２２  ソース
２２４  ドレイン
２３０  ゲート絶縁膜
２４０  ゲート電極
２４２  導電体
【図１】
0005818238.tif 000002
【図２】
0005818238.tif 000003
【図３】
0005818238.tif 000004
【図４】
0005818238.tif 000005
【図５】
0005818238.tif 000006
【図６】
0005818238.tif 000007
【図７】
0005818238.tif 000008
【図８】
0005818238.tif 000009
【図９】
0005818238.tif 000010
【図１０】
0005818238.tif 000011
【図１１】
0005818238.tif 000012
【図１２】
0005818238.tif 000013
【図１３】
0005818238.tif 000014
【図１４】
0005818238.tif 000015
【図１５】
0005818238.tif 000016
【図１６】
0005818238.tif 000017
【図１７】
0005818238.tif 000018