(57)【特許請求の範囲】
【請求項１】
外部電圧に基づいてクロック信号を生成する発振部と、
直列接続され前記クロック信号に基づいてポンピング動作する複数段のポンプ回路を有し、初段の前記ポンプ回路に前記外部電圧が供給され、２段目以降の前記ポンプ回路にそれぞれ前段のポンプ回路の出力電圧を供給し、最終段の前記ポンプ回路から前記外部電圧より高い内部電圧を出力生成する昇圧部と、
前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する制御部と、
を有し、
前記制御部は、
前記内部電圧の変化量に応じた間隔で変化する信号を生成する信号生成回路と、
所定周期のパルス信号を生成する発振回路と、
前記信号の変化に応じて前記パルス信号のパルス数をカウントし、カウント値を出力するカウンタと、
前記カウント値と記憶した段数とに基づいて、前記ポンプ回路の段数を変更する制御回路と、
を含む、
ことを特徴とする電圧生成回路。
【請求項２】
前記制御部は、前記カウント値と前記記憶した段数に応じて前記クロック信号の発振周波数を制御する、ことを特徴とする請求項１に記載の電圧生成回路。
【請求項３】
前記制御部は、前記カウント値と前記記憶した段数に応じて、変更する前記ポンプ回路の段数と前記クロック信号の周波数とが設定されたテーブルを含み、前記テーブルに設定された値に従って前記ポンプ回路の段数と前記クロック信号の周波数を制御する、
ことを特徴とする請求項２に記載の電圧生成回路。
【請求項４】
外部電圧に基づいて動作する内部回路と、
前記外部電圧を昇圧した内部電圧を前記内部回路に供給する電圧生成回路と、
を有し、
前記電圧生成回路は、
外部電圧に基づいてクロック信号を生成する発振部と、
直列接続され前記クロック信号に基づいてポンピング動作する複数段のポンプ回路を有し、初段の前記ポンプ回路に前記外部電圧が供給され、２段目以降の前記ポンプ回路にそれぞれ前段のポンプ回路の出力電圧を供給し、最終段の前記ポンプ回路から前記外部電圧より高い内部電圧を出力生成する昇圧部と、
前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する制御部と、
を有し、
前記制御部は、
前記内部電圧の変化量に応じた間隔で変化する信号を生成する信号生成回路と、
所定周期のパルス信号を生成する発振回路と、
前記信号の変化に応じて前記パルス信号のパルス数をカウントし、カウント値を出力するカウンタと、
前記カウント値と記憶した段数とに基づいて、前記ポンプ回路の段数を変更する制御回路と、
を含む、
ことを特徴とする半導体装置。
【請求項５】
外部電圧に基づいて生成されたクロック信号によりポンピング動作する複数のポンプ回路によって前記外部電圧を昇圧した内部電圧を生成し、
前記内部電圧の変化量を検出し、
検出した前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御し、
前記ポンプ回路の段数を制御する際には、
前記内部電圧の変化量に応じた間隔で変化する信号を生成し、
所定周期のパルス信号を生成し、
前記信号の変化に応じて前記パルス信号のパルス数をカウントし、
カウントしたカウント値を出力し、
前記カウント値と記憶した段数とに基づいて、前記ポンプ回路の段数を変更する
ことを特徴とする電圧生成回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
電圧生成回路、半導体装置及び電圧生成回路の制御方法に関する。
【背景技術】
【０００２】
従来、半導体装置には、例えばフラッシュメモリのように、データの書換えが可能な不揮発性メモリを有している。このようなメモリは、メモリセルに対するデータの書き込みやデータの消去に、外部電圧より高い内部電圧を必要とする。このため、メモリは、内部電圧を生成する電圧生成回路を含むものがある（例えば、特許文献１参照）。
【０００３】
電圧生成回路は、複数のチャージポンプを有し、外部電圧を昇圧して内部電圧を生成する。直列接続されたチャージポンプの段数は、外部電圧と内部電圧に応じて設定される。即ち、半導体装置は、動作可能な外部電圧の範囲が設定されている。外部電圧の範囲は、例えば、３．３Ｖ〜１．８Ｖである。このため、電圧生成回路に含まれるチャージポンプの段数は、範囲の最低の外部電圧で必要な内部電圧の生成が可能なように設定される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１９３７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、例えば範囲の最大の外部電圧が供給されるとき、設定された段数より少ない数のチャージポンプで必要な内部電圧を生成することが可能であっても、全てのチャージポンプが動作する。つまり、外部電圧から所定の内部電圧を生成するために必要な能力に対して、過剰な能力にて動作することになる。このような能力で動作する電圧生成回路は、内部電圧の生成時に無駄な電力を消費することになる。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、外部電圧に基づいてクロック信号を生成する発振部と、直列接続され前記クロック信号に基づいてポンピング動作する複数段のポンプ回路を有し、初段の前記ポンプ回路に前記外部電圧が供給され、２段目以降の前記ポンプ回路にそれぞれ前段のポンプ回路の出力電圧を供給し、最終段の前記ポンプ回路から前記外部電圧より高い内部電圧を出力生成する昇圧部と、前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する制御部を有し、前記制御部は、前記内部電圧の変化量に応じた間隔で変化する信号を生成する信号生成回路と、所定周期のパルス信号を生成する発振回路と、前記信号の変化に応じて前記パルス信号のパルス数をカウントし、カウント値を出力するカウンタと、前記カウント値と記憶した段数とに基づいて、前記ポンプ回路の段数を変更する制御回路と、を含む。
【発明の効果】
【０００７】
本発明の一観点によれば、外部電圧に応じた能力にて内部電圧を生成することができる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置の概略構成図である。
【図２】電圧生成回路のブロック図である。
【図３】信号生成回路の回路図である。
【図４】外部電圧に対する内部電圧及び分圧電圧の波形図である。
【図５】信号生成回路の動作説明図である。
【図６】入力電圧に対する出力電圧の波形図である。
【図７】ポンプ回路の段数と消費電流の関係を示す特性図である。
【図８】テーブルの説明図である。
【図９】電圧制御回路の動作を説明するフローチャートである。
【図１０】別の信号生成回路の回路図である。
【図１１】信号生成回路の動作を示す波形図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態を図１〜図８に従って説明する。
図１に示すように、半導体装置１０は、メモリ１１を有している。メモリ１１は、データの書換えが可能な不揮発性メモリ、例えばフラッシュメモリである。このメモリ１１は、データを記憶するメモリセルを含むメモリ回路１２と、メモリ回路１２に必要な内部電圧Ｖｐｐを生成する電圧生成回路１３とを含む。半導体装置は、例えば不揮発性半導体メモリである。メモリ回路１２及び電圧生成回路１３は、外部電圧Ｖｄｄに基づいて動作する。電圧生成回路１３は、外部電圧Ｖｄｄから、その外部電圧Ｖｄｄより高い内部電圧Ｖｐｐを生成し、この内部電圧Ｖｐｐを出力する。メモリ回路１２は、内部電圧Ｖｐｐを用いて、データの書き込みや消去等を行う。メモリ回路１２は、半導体装置１０に備えられる内部回路の一例である。
【００１０】
図２に示すように、電圧生成回路１３の昇圧部２０は、直列に接続された複数（３個）のポンプ回路２１〜２３を有している。電圧生成回路１３に含まれるポンプ回路の数（段数）は、外部電圧Ｖｄｄと内部電圧Ｖｐｐに応じて設定されている。外部電圧Ｖｄｄは、図１に示す半導体装置１０の外部から供給される。半導体装置１０は、所定範囲内の外部電圧Ｖｄｄにより動作可能である。そして、電圧生成回路１３は、所定範囲内の外部電圧Ｖｄｄにより、メモリ回路１２に必要な内部電圧Ｖｐｐを生成する。従って、ポンプ回路の段数は、半導体装置１０が動作可能な最低の外部電圧Ｖｄｄにより内部電圧Ｖｐｐの生成が可能なように設定されている。
【００１１】
第１のポンプ回路２１には外部電圧Ｖｄｄが供給される。また、第１のポンプ回路２１には、発振部３１により生成されたクロック信号ＣＬＫ１と、制御部３２からイネーブル信号ＥＮ１が供給される。発振部３１は、例えば、複数のバッファ回路をリング状に接続した、所謂リングオシレータである。例えば、差動入力差動出力型のバッファ回路を用いたリングオシレータは、最終段のバッファ回路の出力信号の極性を反転して初段のバッファ回路に入力することで発振する。また、奇数個のインバータ回路（反転バッファ回路）を用いてリングオシレータが構成される。発振周波数は、バッファ回路の段数と、各段のバッファ回路の遅延時間とにより決定される。例えば、スイッチによりリングを形成するバッファ回路の段数を変更することにより、発振周波数を変更することができる。
【００１２】
第１のポンプ回路２１は、所定レベル（例えばＨレベル）のイネーブル信号ＥＮ１に応答して動作可能となり、クロック信号ＣＬＫ１に基づいて、外部電圧Ｖｄｄから、外部電圧Ｖｄｄより高い電圧Ｖ１を生成する。また、第１のポンプ回路２１は、所定レベル（例えばＬレベル）のイネーブル信号ＥＮ１に応答して、動作を停止する。
【００１３】
第２のポンプ回路２２には、第１のポンプ回路２１により生成された電圧Ｖ１が供給される。また、第２のポンプ回路２２には、発振部３１により生成されたクロック信号ＣＬＫ１が供給される。第２のポンプ回路２２は、Ｈレベルのイネーブル信号ＥＮ１に応答して動作可能となり、クロック信号ＣＬＫ１に基づいて、電圧Ｖ１から、この電圧Ｖ１より高い電圧Ｖ２を生成する。また、第２のポンプ回路２２は、所定レベル（例えばＬレベル）のイネーブル信号ＥＮ１に応答して、動作を停止する。
【００１４】
第３のポンプ回路２３にはスイッチＳＷ１が並列に接続されている。第３のポンプ回路２３は、制御部３２から供給されるイネーブル信号ＥＮ２に応答して動作／停止する。例えば、第３のポンプ回路２３は、Ｈレベルのイネーブル信号ＥＮ２に応答して動作可能となり、Ｌレベルのイネーブル信号ＥＮ２に応答して動作を停止する。スイッチＳＷ１は、制御部３２から供給されるイネーブル信号ＥＮ２に応答してオンオフする。例えば、スイッチＳＷ１は、Ｌレベルのイネーブル信号ＥＮ２に応答してオンし、Ｈレベルのイネーブル信号ＥＮ２に応答してオフする。スイッチＳＷ１がオフするとき、動作する第３のポンプ回路２３により生成された電圧Ｖ３が、内部電圧Ｖｐｐとして、図１に示すメモリ回路１２に供給される。一方、スイッチＳＷ１がオンするとき、第３のポンプ回路２３が動作を停止し、第２のポンプ回路２２により生成された電圧Ｖ２が、内部電圧Ｖｐｐとして、図１に示すメモリ回路１２に供給される。
【００１５】
第３のポンプ回路２３は、ポンプ部２３ａを含み、このポンプ部２３ａには、第２のポンプ回路２２により生成された電圧Ｖ２がスイッチＳＷ２ａを介して供給される。ポンプ部２３ａの出力端子はスイッチＳＷ２ｂの第１端子に接続され、スイッチＳＷ２ｂの第２端子は図１に示すメモリ回路１２に接続されている。バイパス用のスイッチＳＷ１の第１端子は、第２のポンプ回路２２とスイッチＳＷ２ａとの間のノードＮ１に接続され、スイッチＳＷ１の第２端子は、スイッチＳＷ２ｂと図１に示すメモリ回路１２との間のノードＮ２に接続されている。
【００１６】
また、ポンプ部２３ａには、発振部３１により生成されたクロック信号ＣＬＫ１がスイッチＳＷ２ｃを介して供給される。スイッチＳＷ２ａ，ＳＷ２ｂ，ＳＷ２ｃは、制御部３２から供給されるイネーブル信号ＥＮ２に応答して互いに同相にてオンオフする。ポンプ部２３ａは、クロック信号ＣＬＫ１に基づいて、電圧Ｖ２から、この電圧Ｖ２よりも高い電圧Ｖ３を生成する。この電圧Ｖ３は、スイッチＳＷ２ｂを介して内部電圧Ｖｐｐとして図１に示すメモリ回路１２に供給される。
【００１７】
スイッチＳＷ１は、イネーブル信号ＥＮ２に応答して、スイッチＳＷ２ａ〜ＳＷ２ｂと逆相にてオンオフする。スイッチＳＷ２ａ，ＳＷ２ｂがオンし、スイッチＳＷ１がオフするとき、オンしたスイッチＳＷ２ａを介して第２のポンプ回路２２により生成した電圧Ｖ２がポンプ部２３ａに供給される。また、第２のポンプ回路２２により生成した電圧Ｖ３は、オンしたスイッチＳＷ２ｂを介して図１に示すメモリ回路１２に供給される。従って、電圧生成回路１３は、３段のポンプ回路２１〜２３により、外部電圧Ｖｄｄから内部電圧Ｖｐｐを生成する。
【００１８】
スイッチＳＷ２ａ，ＳＷ２ｂがオフし、スイッチＳＷ１がオンするとき、第２のポンプ回路２２により生成した電圧Ｖ２は、オンしたスイッチＳＷ１を介してノードＮ２、図１に示すメモリ回路１２に供給される。従って、電圧生成回路１３は、２段のポンプ回路２１，２２により、外部電圧Ｖｄｄから内部電圧Ｖｐｐを生成する。スイッチＳＷ２ａ，ＳＷ２ｂをオフすることにより、ポンプ部２３ａは、各ノードＮ１，Ｎ２から切り離される。これにより、ポンプ部２３ａは、第２のポンプ回路２２に対する内部負荷とならない。これは、スイッチＳＷ２ａ，ＳＷ２ｂを設けない場合、ポンプ部２３ａの構成要素（コンデンサ等）が第２のポンプ回路２２に対して内部負荷となるからである。
【００１９】
ポンプ部２３ａにはスイッチＳＷ２ｄの第１端子が接続され、スイッチＳＷ２ｄの第２端子は低電位電源（例えばグランドＧＮＤ）に接続されている。このスイッチＳＷ２ｄは、ポンプ部２３ａの動作電流が流れる経路に挿入されている。スイッチＳＷ２ｄは、イネーブル信号ＥＮ２に応答して、スイッチＳＷ２ａ〜ＳＷ２ｂと同相（スイッチＳＷ１と逆相）でオンオフする。つまり、２段のポンプ回路２１，２２により内部電圧Ｖｐｐを生成するとき、スイッチＳＷ２ｄをオフすることで、ポンプ部２３ａにおける電流経路を遮断し、電圧生成回路１３の電流消費を少なくする。なお、第１のポンプ回路２１と第２のポンプ回路２２は、第３のポンプ回路２３におけるスイッチＳＷ２ｄと同様のスイッチを含み、このスイッチがイネーブル信号ＥＮ１に応答してオンオフすることにより、動作／停止し、また停止時における消費電流を低減する。
【００２０】
制御部３２は、内部電圧Ｖｐｐを監視し、その監視結果に基づいて、ポンプ回路２１〜２３及びスイッチＳＷ２ａ〜ＳＷ２ｄを制御する。
制御部３２は、検出回路３３と、監視回路３４と、制御回路３５を含む。検出回路３３は、内部電圧Ｖｐｐの電圧変化を検出し、その検出結果に応じた信号を出力する。監視回路３４は、内部電圧Ｖｐｐの電圧を監視し、監視結果に応じた信号を出力する。制御回路３５は、検出回路３３から出力される信号に基づいて、ポンプ回路の段数を制御する。また、制御回路３５は、監視回路３４から出力される信号に基づいて、ポンプ回路２１〜２３の動作を制御する。
【００２１】
検出回路３３は、信号生成回路３６と発振回路３７とカウンタ３８を含む。
信号生成回路３６は、内部電圧Ｖｐｐの変化量ｄＶに応じた２つの信号Ｓ１，Ｓ２を生成する。
【００２２】
図３に示すように、信号生成回路３６は、分圧回路４１と、比較回路（コンパレータ）４２，４３と、バッファ回路４４〜４７を含む。分圧回路４１は、３つの抵抗Ｒ１１〜Ｒ１３とスイッチＳＷ１１を含む。抵抗Ｒ１１の第１端子には内部電圧Ｖｐｐが供給され、抵抗Ｒ１１の第２端子は抵抗Ｒ１２の第１端子に接続されている。抵抗Ｒ１２の第２端子は抵抗Ｒ１３の第１端子に接続され、抵抗Ｒ１３の第２端子はスイッチＳＷ１１の第１端子に接続され、スイッチＳＷ１１の第２端子はグランドＧＮＤに接続されている。スイッチＳＷ１１は、図２に示す制御回路３５から供給される制御信号ＣＳ１に応答してオンオフする。この分圧回路４１は、抵抗Ｒ１１と抵抗Ｒ１２の間のノードＮ１１と、抵抗Ｒ１２と抵抗Ｒ１３の間のノードＮ１２に、抵抗Ｒ１１〜Ｒ１３の抵抗値に応じて内部電圧Ｖｐｐをそれぞれ分圧した分圧電圧Ｖａ，Ｖｂを生成する。
【００２３】
コンパレータ４２の反転入力端子には第１の分圧電圧Ｖａが供給され、非反転入力端子には基準電圧Ｖｒｅｆが供給される。コンパレータ４２は、分圧電圧Ｖａと基準電圧Ｖｒｅｆとを比較し、比較結果に応じた信号を出力する。コンパレータ４２は、分圧電圧Ｖａが基準電圧Ｖｒｅｆより低いとき、Ｌレベルの信号を出力し、分圧電圧Ｖａが基準電圧Ｖｒｅｆより高いとき、Ｈレベルの信号を出力する。直列接続されたバッファ回路４４，４５は、コンパレータ４２の出力信号を波形整形し、バッファ回路４５は、信号Ｓ１を出力する。
【００２４】
コンパレータ４３の反転入力端子には第２の分圧電圧Ｖｂが供給され、非反転入力端子には基準電圧Ｖｒｅｆが供給される。コンパレータ４３は、分圧電圧Ｖｂと基準電圧Ｖｒｅｆとを比較し、比較結果に応じた信号を出力する。コンパレータ４３は、分圧電圧Ｖｂが基準電圧Ｖｒｅｆより低いとき、Ｌレベルの信号を出力し、分圧電圧Ｖｂが基準電圧Ｖｒｅｆより高いとき、Ｈレベルの信号を出力する。直列接続されたバッファ回路４６，４７は、コンパレータ４３の出力信号を波形整形し、バッファ回路４７は、信号Ｓ２を出力する。
【００２５】
図２に示す発振回路３７は、例えば、複数のバッファ回路をリング状に接続した、所謂リングオシレータである。発振回路３７は、所定周期のクロック信号ＣＬＫ２を生成する。このクロック信号ＣＬＫ２はカウンタ３８に供給される。カウンタ３８には、信号生成回路３６から出力される信号Ｓ１，Ｓ２が供給される。カウンタ３８は、クロック信号ＣＬＫ２のパルスをカウントするカウント動作を、信号Ｓ１，Ｓ２に応じて開始／停止する。例えば、カウンタ３８は、Ｈレベルの信号Ｓ１に応答してクロック信号ＣＬＫ２のパルスのカウントを開始し、Ｈレベルの信号Ｓ２に応答してカウントを停止する。カウントを停止したカウンタ３８は、カウント値ＣＴを出力する。
【００２６】
図４に実線で示すように、分圧電圧Ｖａ，Ｖｂの変化は、内部電圧Ｖｐｐの変化に対応する。この実線で示す波形は、図１に示す半導体装置１０が動作可能な外部電圧Ｖｄｄの範囲のうち、最小値の外部電圧Ｖｄｄが供給された場合に生成される各電圧Ｖｐｐ，Ｖ１，Ｖ２を示す。
【００２７】
信号Ｓ１がＬレベルからＨレベルへと変化するタイミング（立ち上がりエッジ）は、分圧電圧Ｖａが基準電圧Ｖｒｅｆより大きくなるタイミングに対応する。同様に、信号Ｓ２がＬレベルからＨレベルへと変化するタイミング（立ち上がりエッジ）は、分圧電圧Ｖｂが基準電圧Ｖｒｅｆより大きくなるタイミングに対応する。つまり、図３に示すカウンタ３８は、分圧電圧Ｖａが基準電圧Ｖｒｅｆより大きくなる時刻ｔ１（ａ）から、分圧電圧Ｖｂが基準電圧Ｖｒｅｆより大きくなる時刻ｔ２（ａ）までの間、クロック信号ＣＬＫ２のパルスをカウントする。従って、カウンタ３８から出力されるカウント値ＣＴは、上記の時刻ｔ１から時刻ｔ２までの時間に対応する。そして、カウント値ＣＴは、外部電圧Ｖｄｄの電圧値に対応する。
【００２８】
即ち、図３に示すように、第１のポンプ回路２１は、外部電圧Ｖｄｄに基づいて電圧Ｖ１を生成する。発振部３１は、外部電圧Ｖｄｄを動作電圧として動作し、クロック信号ＣＬＫ１を生成する。従って、クロック信号ＣＬＫ１の振幅は外部電圧Ｖｄｄと等しい。例えば、第１のポンプ回路２１は、外部電圧Ｖｄｄによりコンデンサの第１端子に電荷を蓄積し、コンデンサの第２端子をクロック信号ＣＬＫ１のレベルに従ってグランドＧＮＤレベルから外部電源Ｖｄｄレベルへと変更する。これにより、コンデンサの第１端子のレベルが外部電圧Ｖｄｄの２倍のレベルに持ち上げられる。従って、第１のポンプ回路２１は、外部電圧Ｖｄｄの２倍の電圧Ｖ１を出力する。同様に、第２のポンプ回路２２は、電圧Ｖ１に基づいて、外部電圧Ｖｄｄの３倍の電圧Ｖ２を出力する。なお、ここでは、昇圧するポンプ回路の動作を原理的に説明するものであり、実際には電荷の逆流を防ぐための素子（ダイオード等）や寄生抵抗により変化することは言うまでもない。
【００２９】
従って、上昇する内部電圧Ｖｐｐの傾き、即ち内部電圧Ｖｐｐの変化量ｄＶは、外部電圧Ｖｄｄに対応する。例えば、外部電圧Ｖｄｄを設定可能な範囲のうち、最高値の外部電圧Ｖｄｄが供給された場合に生成される各電圧Ｖｐｐ，Ｖ１，Ｖ２を、図４に一点鎖線で示す。このように生成された電圧Ｖ１，Ｖ２に基づいて、上記と同様に、信号Ｓ１，Ｓ２が生成される。電圧Ｖ１が基準電圧Ｖｒｅｆより大きくなる時刻ｔ１（ｂ）から、電圧Ｖ２が基準電圧Ｖｒｅｆより大きくなる時刻ｔ２（ｂ）までの時間は、上記の最小値の外部電圧Ｖｄｄの場合よりも短い。
【００３０】
このように、分圧回路４１により生成される分圧電圧Ｖａ，Ｖｂの傾き（変化量）は、内部電圧Ｖｐｐの傾き（変化量）に対応する。そして、信号生成回路３６は、内部電圧Ｖｐｐの変化量（傾き）に応じたタイミングでそれぞれ変化する（Ｈレベルに立ち上がる）２つの信号Ｓ１，Ｓ２を生成する。従って、分圧電圧Ｖａ，Ｖｂにより生成される信号Ｓ１，Ｓ２がそれぞれ変化する時間、即ち図３に示すカウンタ３８のカウント値ＣＴは、内部電圧Ｖｐｐの傾き（変化量）、即ち外部電圧Ｖｄｄに対応する。
【００３１】
異なる外部電圧Ｖｄｄに対するカウント値を、図５に従って説明する。
［ケース１］
外部電圧Ｖｄｄが、図１に示す半導体装置１０が動作可能な外部電圧Ｖｄｄの範囲の最大電圧Ｖｍａｘの場合、図５の時刻ｔ１において信号Ｓ１が立ち上がり、次いで、時刻ｔ２（１）において信号Ｓ２が立ち上がる。図２に示すカウンタ３８は、Ｈレベルの信号Ｓ１に応答してカウントを開始する。そして、カウンタ３８は、Ｈレベルの信号Ｓ２に応答してカウントを停止し、カウント値ＣＴを出力する。この［ケース１］の場合、カウント値ＣＴは「８」である。
【００３２】
［ケース２］
外部電圧Ｖｄｄが、図１に示す半導体装置１０が動作可能な外部電圧Ｖｄｄの範囲内の任意の電圧（例えば、範囲の中間の電圧）の場合、図５の時刻ｔ１において信号Ｓ１が立ち上がり、次いで、時刻ｔ２（２）において信号Ｓ２が立ち上がる。カウンタ３８は、信号Ｓ１の立ち上がりから信号Ｓ２の立ち上がりまでの間、カウント動作を行い、カウント値ＣＴを出力する。この［ケース２］の場合、カウント値ＣＴは「１３」である。なお、外部電圧Ｖｄｄが［ケース１］と異なり、内部電圧Ｖｐｐの傾きが異なるため、信号Ｓ１が立ち上がる時刻ｔ１は、［ケース１］の場合の時刻ｔ１と一致しない。しかし、異なる外部電圧Ｖｄｄに対してカウンタ３８がカウント動作を行っている期間が異なることを示すため、信号Ｓ１の立ち上がりタイミングが［ケース１］と一致するように各信号の波形を示している。
【００３３】
［ケース３］
外部電圧Ｖｄｄが、図１に示す半導体装置１０が動作可能な外部電圧Ｖｄｄの範囲の最小電圧Ｖｍｉｎの場合、図５の時刻ｔ１において信号Ｓ１が立ち上がり、次いで、時刻ｔ２（３）において信号Ｓ２が立ち上がる。カウンタ３８は、信号Ｓ１の立ち上がりから信号Ｓ２の立ち上がりまでの間、カウント動作を行い、カウント値ＣＴを出力する。この［ケース２］の場合、カウント値ＣＴは「１８」である。この［ケース３］においても、［ケース２］と同様に、信号Ｓ１が立ち上がるタイミングが他のケースと一致するように、各信号の波形を示している。
【００３４】
制御回路３５は、カウンタ３８から出力されるカウント値ＣＴに基づいて、ポンプ回路２１〜２２の段数を制御する。詳述すると、制御回路３５のレジスタ３５ａには、現在の段数ｎ（例えば３段）を記憶している。また、レジスタ３５ａには、段数を変更するためのテーブルＮＴが記憶されている。このテーブルＮＴは、ポンプ回路２１〜２３の段数に応じて設定される。つまり、テーブルＮＴは、カウント値ＣＴと、ポンプ回路２１〜２３の現在の段数とに基づいて、設定する段数（以下、設定段数）を得るものである。このテーブルＮＴに格納された設定段数は、内部電圧Ｖｐｐを作成可能なポンプ回路の段数、動作するポンプ回路における消費電流、に応じて、現在の段数ｎから変更する段数の値（相対値）が設定されている。例えば、「＋１」の設定段数は、現在の段数ｎに対して「１」を加算した値にて昇圧部２０の段数を設定することを示す。
【００３５】
図３に示す監視回路３４は、内部電圧Ｖｐｐを監視し、監視結果に応じた検出信号ＫＳを出力する。例えば、監視回路３４は、上昇する内部電圧Ｖｐｐが、所望の電圧（メモリ回路１２の動作に必要な設定電圧ＶＳ）より高くなると第１のレベル（例えばＬレベル）の検出信号ＫＳを出力し、下降する内部電圧Ｖｐｐが所望の電圧より低い設定電圧より低くなると第２のレベル（例えばＨレベル）の検出信号ＫＳを出力する。
【００３６】
制御回路３５は、監視回路３４から出力される検出信号ＫＳに基づいて、各ポンプ回路２１〜２３の動作を制御する。制御回路３５は、検出信号ＫＳに基づいて、第１のイネーブル信号ＥＮ１及び第２のイネーブル信号ＥＮ２を制御する。第１のポンプ回路２１及び第２のポンプ回路２２は、第１のイネーブル信号ＥＮ１に応答して、ポンピング動作する／又は動作を停止する。第３のポンプ回路２３は、第２のイネーブル信号ＥＮ２に応答して、ポンピング動作する／又は動作を停止する。
【００３７】
次に、上記の制御部３２の作用を説明する。
例えば、図２に示す電圧生成回路１３は、ポンプ回路２１〜２３の段数を、２段と３段とに制御する。各ポンプ回路２１〜２３の入力電圧と出力電圧を図６に示す。図６において、横軸は入力電圧（外部電圧Ｖｄｄ）、縦軸は出力電圧（内部電圧Ｖｐｐ）である。図２に示すカウンタ３８は、出力電圧（内部電圧Ｖｐｐ）に基づいて生成された信号Ｓ１，Ｓ２に応答してカウントを開始／停止する。従って、カウンタ３８が出力するカウント値ＣＴは、入力電圧（外部電圧Ｖｄｄ）に対応する。図１に示すメモリ回路１２に必要な設定電圧ＶＳは、図６に示すように、外部電圧Ｖｄｄの最小電圧Ｖｍｉｎに基づいて３段のポンプ回路、即ち第３のポンプ回路２３から出力される電圧Ｖ３とする。
【００３８】
外部電圧Ｖｄｄが最小電圧Ｖｍｉｎのときのカウント値ＣＴをＣ１１、外部電圧Ｖｄｄが最大電圧Ｖｍａｘのときのカウント値ＣＴをＣ１３とする。そして、２段のポンプ回路２１，２２により必要な設定電圧ＶＳの生成が可能な外部電圧Ｖｄｄ（電圧Ｖｔ）に対応するカウント値ＣＴをＣ１２とする。
【００３９】
外部電圧Ｖｄｄが最小電圧Ｖｍｉｎから電圧Ｖｔまでの範囲では、３段のポンプ回路２１〜２３を用いなければ、設定電圧ＶＳ以上の内部電圧Ｖｐｐを生成することができない。即ち、カウント値ＣＴが値Ｃ１２未満であり、現在の段数ｎが「２」のとき、生成する内部電圧Ｖｐｐは、設定電圧ＶＳより低い値となる。つまり、昇圧部２０の能力は、設定電圧ＶＳの生成に対して不足している。従って、テーブルＮＴには、これらの段数ｎとカウント値ＣＴに対応して「＋１」の設定段数が記憶されている。制御回路３５は、カウント値ＣＴと段数に基づいて設定段数「＋１」を読み出し、この設定段数に応じて、Ｈレベルのイネーブル信号ＥＮ１，ＥＮ２を出力する。即ち、制御回路３５は、３段のポンプ回路２１〜２３が動作するように制御する。これにより、電圧生成回路１３は、外部電圧Ｖｄｄから内部電圧Ｖｐｐを生成する。
【００４０】
外部電圧Ｖｄｄが、電圧Ｖｔから最大電圧Ｖｍａｘまでの範囲の場合、２段のポンプ回路２１，２２、又は３段のポンプ回路２１〜２３により、設定電圧ＶＳ以上の内部電圧Ｖｐｐを生成することができる。即ち、カウント値ＣＴが値Ｃ１２以上であり、現在の段数ｎが「３」のとき、必要以上に高い内部電圧Ｖｐｐが生成される。つまり、昇圧部２０の能力は、設定電圧ＶＳの生成に対して過剰である。従って、テーブルＮＴには、これらの段数ｎとカウント値ＣＴに対応して「−１」の設定段数が記憶されている。制御回路３５は、カウント値ＣＴと段数に基づいて設定段数「−１」を読み出し、この設定段数に応じて、Ｈレベルのイネーブル信号ＥＮ１，ＥＮ２を出力する。即ち、制御回路３５は、３段のポンプ回路２１〜２３が動作するように制御する。これにより、電圧生成回路１３は、外部電圧Ｖｄｄから内部電圧Ｖｐｐを生成する。また、制御回路３５は、昇圧部２０の段数を、外部電圧Ｖｄｄに応じて調整し、第３のポンプ回路２３の動作を停止することで、昇圧部２０の消費電流を低減する。
【００４１】
また、カウント値ＣＴが値Ｃ１２以上であり、現在の段数ｎが「２」のとき、適した内部電圧Ｖｐｐが生成される。つまり、昇圧部２０の能力は、設定電圧ＶＳの生成に対して適当である。従って、テーブルＮＴには、これらの段数ｎとカウント値ＣＴに対応して「±０」の設定段数が記憶されている。制御回路３５は、カウント値ＣＴと段数に基づいて設定段数「±０」を読み出し、この設定段数に応じて、Ｈレベルのイネーブル信号ＥＮ１，ＥＮ２を出力する。即ち、制御回路３５は、ポンプ回路２１〜２３の段数を変更しない。
【００４２】
また、制御回路３５は、検出信号ＫＳに基づいて、第１のイネーブル信号ＥＮ１及び第２のイネーブル信号ＥＮ２を制御する。例えば、制御回路３５は、第１のレベル（Ｌレベル）の検出信号ＫＳに応答してＨレベルのイネーブル信号ＥＮ１，ＥＮ２を出力する。また、制御回路３５は、第２のレベル（Ｈレベル）の検出信号に応答してＬレベルのイネーブル信号ＥＮ１，ＥＮ２を出力する。
【００４３】
第１のポンプ回路２１及び第２のポンプ回路２２は、Ｈレベルのイネーブル信号ＥＮ１に応答してポンピング動作を実行し、入力電圧を昇圧した電圧を出力する。また、第１のポンプ回路２１及び第２のポンプ回路２２は、Ｌレベルのイネーブル信号ＥＮ１に応答して動作を停止する。第３のポンプ回路２３は、Ｈレベルのイネーブル信号ＥＮ２に応答してスイッチＳＷ２ｄがオンすることで、動作可能となり、同イネーブル信号ＥＮ２に応答してスイッチＳＷ２ｃがオンすることで供給されるクロック信号ＣＬＫ１に基づいてポンピング動作する。そして、Ｈレベルのイネーブル信号ＥＮ２に応答してスイッチＳＷ２ａ，ＳＷ２ｂがオンすることで、第３のポンプ回路２３は、第２のポンプ回路２２から出力される電圧Ｖ２を昇圧した電圧Ｖ３を出力し、この電圧Ｖ３により内部電圧Ｖｐｐが図１に示すメモリ回路１２に供給される。一方、第３のポンプ回路２３は、Ｌレベルのイネーブル信号ＥＮ２に応答してスイッチＳＷ２ｄがオフすることで、動作を停止する。
【００４４】
このように、制御回路３５は、昇圧部２０を間欠的に駆動することで、内部電圧Ｖｐｐを所定の設定電圧ＶＳに応じた範囲内の電圧となるように制御する。
（別の実施形態）
上記のポンプ回路の段数に加えて、内部電圧Ｖｐｐを監視し、その監視結果に基づいて、発振部３１の発振周波数、つまりクロック信号ＣＬＫ１の周波数を制御するようにしてもよい。例えば、図２に示す制御回路３５は、カウンタ３８から出力されるカウント値ＣＴと、レジスタ３５ａに記憶した現在の段数ｎとに基づいて、昇圧部２０の段数と、昇圧部２０に含まれる各ポンプ回路２１〜２３に供給するクロック信号ＣＬＫ１の周波数を制御する。
【００４５】
例えば、内部電圧Ｖｐｐを生成するポンプ回路の段数を変更しない場合、単位時間における昇圧部２０の消費電流Ｉは、各ポンプ回路がポンピング動作するクロック信号ＣＬＫ１の周波数に対応する。また、クロック信号ＣＬＫ１の周波数に対して、段数が多い方が消費電流Ｉが少ない場合もある。
【００４６】
図７には、ポンプ回路の段数に対する消費電流の特性を、クロック信号ＣＬＫ１の周波数毎に示す。なお、図７は、５段のポンプ回路における特性を示す。
図７において、実線は、所定の周波数ｆにおける消費電流の特性を示す。また、一点鎖線は、実線で示す特性の周波数ｆを２倍にした周波数２ｆにおける消費電流の特性を示し、二点鎖線は、実線で示す特性の周波数ｆを１／２倍にした周波数１／２ｆにおける消費電流の特性を示す。
【００４７】
例えば、２段のポンプ回路を周波数ｆ（実線で示す）で駆動したときの消費電流Ｉに対し、３段のポンプ回路を周波数１／２ｆ（二点鎖線で示す）で駆動したときの消費電流Ｉの方が少ないことが判る。従って、２段のポンプ回路により生成する内部電圧Ｖｐｐと、３段のポンプ回路により生成する内部電圧Ｖｐｐが、それぞれ設定電圧ＶＳ以上の場合、３段のポンプ回路を周波数１／２ｆで駆動した方が、消費電流を低減することができる。このように、５段のポンプ回路に対し、カウント値ＣＴに基づいて段数と周波数を変更するときのテーブルＮＴを図８に示す。なお、図８において、周波数１／２ｆを「０．５ｆ」と表記している。このテーブルＮＴにおける設定段数及び設定周波数は、設定電圧ＶＳ以上の内部電圧Ｖｐｐを生成することが可能であり、且つ昇圧部２０の消費電流Ｉが少なくなるように設定されている。
【００４８】
制御回路３５は、テーブルＮＴから読み出した設定段数に応じてイネーブル信号を生成し、５段のポンプ回路を含む昇圧部２０の段数を制御する。また、制御回路３５は、テーブルＮＴから読み出した周波数となるように、図２に示す発振部３１を制御する。発振部３１は、例えば、複数のバッファ回路をリング状に接続した、所謂リングオシレータである。制御回路３５は、発振部３１に含まれるスイッチをオンオフ制御することで、クロック信号ＣＬＫ１の周波数を変更する。
【００４９】
次に、制御部３２における処理を、図９に従って説明する。
まず、制御部３２は、分圧電圧Ｖａが基準電圧Ｖｒｅｆ以上となるまで待機する（ステップ５１）。分圧電圧Ｖａが基準電圧Ｖｒｅｆ以上になると（判定：ＹＥＳ）、クロック信号ＣＬＫ２のカウントを開始する（ステップ５２）。
【００５０】
次いで、分圧電圧Ｖｂが基準電圧Ｖｒｅｆ以上となるまで待機する（ステップ５３）。このとき、クロック信号ＣＬＫ２のカウントは継続している。分圧電圧Ｖｂが基準電圧以上になると（判定ＹＥＳ）、クロック信号ＣＬＫ２のカウントを停止する（ステップ５４）。
【００５１】
次いで、レジスタ３５ａに記憶した現在の段数ｎを読み出し、現在の段数ｎが１段であるかを判定する（ステップ５５）。段数ｎが１段の場合（判定：ＹＥＳ）、カウント値ＣＴと最適値ＳＴを比較する（ステップ５６）。最適値ＳＴは、ポンプ回路２１〜２３の段数ｎとクロック信号ＣＬＫ１の周波数ｆの組合せにより、昇圧部２０の消費電流Ｉが最小となるように制御されるときの値（目標値）である。カウント値ＣＴが最適値ＳＴより大きい場合、テーブルＮＴに従って段数ｎと駆動周波数ｆを変更する（ステップ５７）。例えば、カウント値ＣＴを「１３」、最適値ＳＴを「１０」とする。この場合、図８に示すテーブルＮＴに従って、段数ｎを１段増やし、駆動周波数ｆを維持する。
【００５２】
カウント値ＣＴが最適値ＳＴより小さい場合、現在の段数ｎが段数の最小値「１」であるため、段数ｎを減らすことができない。従って、駆動周波数ｆをテーブルＮＴに従って変更する（ステップ５８）。カウント値ＣＴが最適値ＳＴと等しい場合、段数ｎ及び駆動周波数ｆを変更しない。
【００５３】
上記のステップ５５において、現在の段数ｎが１段でない場合（判定：ＮＯ）、現在の段数ｎが５段か否かを判定する（ステップ５９）。段数ｎが５段の場合（判定：ＹＥＳ）、カウント値ＣＴと最適値ＳＴを比較する（ステップ６０）。カウント値ＣＴが最適値ＳＴより大きい場合、現在の段数ｎが段数の最大値「５」であるため、段数ｎを増やすことができない。従って、駆動周波数ｆを高くする（ステップ６１）。
【００５４】
カウント値ＣＴが最適値ＳＴより小さい場合、テーブルＮＴに従って段数ｎ及び駆動周波数ｆを変更する（ステップ６２）。カウント値ＣＴが最適値ＳＴと等しい場合、段数ｎ及び駆動周波数ｆを変更しない。
【００５５】
上記のステップ５９において、現在の段数ｎが５段でない場合（判定：ＮＯ）、カウント値ＣＴと最適値ＳＴを比較する（ステップ６３）。カウント値ＣＴが最適値ＳＴより大きい場合、テーブルＮＴに従って段数ｎ及び駆動周波数ｆを変更する（ステップ６４）。また、カウント値ＣＴが最適値ＳＴより小さい場合、テーブルＮＴに従って段数ｎ及び駆動周波数ｆを変更する（ステップ６５）。カウント値ＣＴが最適値ＳＴと等しい場合、段数ｎ及び駆動周波数ｆを変更しない。
【００５６】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御部３２は、内部電圧Ｖｐｐの変化量を検出し、その検出結果（変化量）に応じて昇圧部２０に含まれるポンプ回路２１〜２３の段数を制御する。内部電圧Ｖｐｐの変化量は、外部電圧Ｖｄｄに対応する。ポンプ回路２１〜２３の段数は、外部電圧Ｖｄｄが許容される範囲の最小電圧Ｖｍｉｎのときに、所望の内部電圧Ｖｐｐの生成が可能なように設定されている。従って、内部電圧Ｖｐｐの変化量が大きい（波形の傾きが大きい）とき、外部電圧Ｖｄｄは、設定範囲のうちの高い電圧である。この場合、現在の段数ｎが大きいと、昇圧部２０の能力が過剰であるため、制御部３２は、ポンプ回路２１〜２３の段数を少なくする、つまり、ポンプ回路２１，２２により内部電圧Ｖｐｐを生成するように制御する。従って、昇圧部２０の能力を外部電圧Ｖｄｄに対応して適切に制御することができる。
【００５７】
そして、外部電圧Ｖｄｄが高いとき、昇圧部２０に含まれる２段のポンプ回路２１，２２をポンピング動作させ、ポンプ回路２３を停止することにより、必要な内部電圧Ｖｐｐを生成しながら、昇圧部２０における消費電流Ｉを低減することができる。
【００５８】
（２）信号生成回路３６は、内部電圧Ｖｐｐを分圧して第１の分圧電圧Ｖａと第２の分圧電圧Ｖｂを生成し、第１の分圧電圧Ｖａと基準電圧Ｖｒｅｆとを比較して信号Ｓ１を生成し、第２の分圧電圧Ｖｂと基準電圧Ｖｒｅｆとを比較して信号Ｓ２を生成する。カウンタ３８は、信号Ｓ１に応答してカウントを開始し、信号Ｓ２に応答してカウントを停止してカウント値ＣＴを出力する。このカウント値ＣＴは、内部電圧Ｖｐｐの変化量（波形傾き）に対応し、外部電圧Ｖｄｄと内部負荷に応じて変化する。このように、検出回路３３は、カウンタ３８（デジタル回路）を用いて内部電圧Ｖｐｐの変化量を検出する。従って、外部電圧Ｖｄｄや内部電圧Ｖｐｐの値を直接検出するアナログ回路（例えばＡ／Ｄ変換回路）を用いる場合と比べ、電圧生成回路１３の占有面積の増加を抑制することができる。ひいては、半導体装置１０の面積増加を抑制することができる。
【００５９】
（３）制御部３２は、各ポンプ回路２１〜２３がポンピング動作するクロック信号ＣＬＫ１を生成する発振部３１は発振周波数の変更が可能に構成されている。このため、制御部３２は、段数ｎと周波数ｆの組合せにより、昇圧部２０の消費電流Ｉが少なくなるように、昇圧部２０と発振部３１を制御することで、消費電流を低減することができる。
【００６０】
（４）信号生成回路３６は、内部電圧Ｖｐｐを分圧して第１の分圧電圧Ｖａと第２の分圧電圧Ｖｂを生成し、第１の分圧電圧Ｖａと基準電圧Ｖｒｅｆとを比較して信号Ｓ１を生成し、第２の分圧電圧Ｖｂと基準電圧Ｖｒｅｆとを比較して信号Ｓ２を生成する。このように、内部電圧Ｖｐｐの変化量に応じてカウンタ３８のカウントの開始と停止のための信号Ｓ１，Ｓ２を容易に生成することができる。
【００６１】
（５）ポンプ回路２３のポンプ部２３ａは、スイッチＳＷ２ａを介して供給される電圧Ｖ２を昇圧した電圧Ｖ３を出力する。この電圧Ｖ３は、スイッチＳＷ２ｂを介してメモリ回路１２に内部電圧Ｖｐｐとして供給される。制御部３２は、２段のポンプ回路２１，２２により内部電圧Ｖｐｐを生成するときに、Ｌレベルのイネーブル信号ＥＮ２を出力してスイッチＳＷ２ａ，ＳＷ２ｂをオフする。これにより、ポンプ回路２３が、ポンプ回路２２に対して内部負荷となるのを防ぐことができる。
【００６２】
尚、上記各実施形態は、以下の態様で実施してもよい。
・信号生成回路３６の構成を適宜変更する。例えば、図１０に示す信号生成回路３６ａの分圧回路４１ａは、抵抗Ｒ２１，Ｒ２２とスイッチＳＷ１１を含む。抵抗Ｒ２１の第１端子に内部電圧Ｖｐｐが供給され、抵抗Ｒ２１の第２端子は抵抗Ｒ２２の第１端子に接続され、抵抗Ｒ２２の第２端子はスイッチＳＷ１１を介して低電位電源（グランドＧＮＤ）に接続されている。この分圧回路４１ａは、内部電圧Ｖｐｐを抵抗Ｒ２１と抵抗Ｒ２２の抵抗値に応じて分圧した分圧電圧Ｖｃを生成する。この分圧電圧Ｖｃは、比較回路（コンパレータ）４２，４３の反転入力端子に供給される。比較回路４２の非反転入力端子には基準電圧Ｖｒ１が供給され、比較回路４３の非反転入力端子には基準電圧Ｖｒ２が供給される。これらの基準電圧Ｖｒ１，Ｖｒ２は、図１１に示すように、基準電圧Ｖｒ１に対して基準電圧Ｖｒ２が高く、所定の電位差にて設定されている。
【００６３】
図１０に示す信号生成回路３６ａは、内部電圧Ｖｐｐに応じて生成される分圧電圧Ｖｃの傾きを検出し、信号Ｓ１（スタート信号）と信号Ｓ２（ストップ信号）を生成する。
例えば、図１１に示すように、Ｖｃ（１）は、許容される範囲の最大値Ｖｍａｘの外部電圧Ｖｄｄが供給されたときの、分圧電圧を示す。また、Ｖｃ（２）は、許容される範囲の中央の外部電圧Ｖｄｄが供給されたときの、分圧電圧を示す。Ｖｃ（３）は、許容される範囲の最小値Ｖｍｉｎの外部電圧Ｖｄｄが供給されたときの、分圧電圧を示す。そして、図１１に示す時刻ｔ１において信号Ｓ１が立ち上がる。そして、図５と同様に、各時刻ｔ２（１），ｔ２（２），ｔ２（３）それぞれにおいて、信号Ｓ２が立ち上がる。このように、図１０に示す信号生成回路３６ａは、外部電圧Ｖｄｄに応じた傾きの分圧電圧Ｖｃにより、変化するタイミングが異なる信号Ｓ１，Ｓ２を生成する。
【００６４】
・信号生成回路３６，３６ａは、内部電圧Ｖｐｐの傾きに対応する時間間隔で変化する２つの信号Ｓ１，Ｓ２を生成したが、図２に示すカウンタ３８のカウント動作が開始／停止可能であれば、適宜変更してもよい。例えば、図５に示す時刻ｔ１においてＨレベルに立ち上がり、時刻ｔ２（１）〜ｔ２（３）においてＬレベルに立ち下がる１つの信号を生成するようにしてもよい。カウンタ３８は、Ｈレベルの信号に応答してカウントを開始し、Ｌレベルの信号に応答してカウントを停止する。このように、内部電圧Ｖｐｐの変化量に応じてカウンタ３８のカウントの開始と停止のための信号Ｓ１，Ｓ２を容易に生成することができる。
【００６５】
・図２では、カウント値ＣＴに応じて３段目のポンプ回路２３の動作を制御して、段数を２段と３段とに変更するようにした。これに対し、制御するポンプ回路の位置を適宜変更してもよい。例えば、１段目や２段目のポンプ回路を制御するようにしてもよい。
【００６６】
・上記実施形態において、図３，図１１に示すスイッチＳＷ１１を省略してもよい。
・上記実施形態において、直列に接続されるポンプ回路の段数は、３段や５段に限定されず、２段，４段，６段以上の他の段数としてもよい。
【００６７】
上記各実施形態に関し、以下の付記を開示する。
（付記１）
外部電圧に基づいてクロック信号を生成する発振部と、
直列接続され前記クロック信号に基づいてポンピング動作する複数段のポンプ回路を有し、初段の前記ポンプ回路に前記外部電圧が供給され、２段目以降の前記ポンプ回路にそれぞれ前段のポンプ回路の出力電圧を供給し、最終段の前記ポンプ回路から前記外部電圧より高い内部電圧を出力生成する昇圧部と、
前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する制御部と、
を有することを特徴とする電圧生成回路。
（付記２）
前記制御部は、
前記内部電圧の変化量に応じた間隔で変化する信号を生成する信号生成回路と、
所定周期のパルス信号を生成する発振回路と、
前記信号の変化に応じて前記パルス信号のパルス数をカウントし、カウント値を出力するカウンタと、
前記カウント値と記憶した段数とに基づいて、前記ポンプ回路の段数を変更する制御回路と、
を含む、
ことを特徴とする付記１に記載の電圧生成回路。
（付記３）
前記制御部は、前記カウント値と前記記憶した段数に応じて前記クロック信号の発振周波数を制御する、ことを特徴とする付記２に記載の電圧生成回路。
（付記４）
前記制御部は、前記カウント値と前記記憶した段数に応じて、変更するポンプ回路の段数と前記クロック信号の周波数とが設定されたテーブルを含み、前記テーブルに設定された値に従って前記ポンプ回路の段数と前記クロック信号の周波数を制御する、
ことを特徴とする付記３に記載の電圧生成回路。
（付記５）
前記信号生成回路は、
前記内部電圧を分圧して第１の分圧電圧と第２の分圧電圧を生成し、前記第１の分圧電圧と基準電圧とを比較して第１の信号を生成し、前記第２の分圧電圧と前記基準電圧とを比較して第２の信号を生成し、
前記カウンタは、前記第１の信号に応答してカウントを開始し、前記第２の信号に応答してカウントを停止してカウント値を出力する、
ことを特徴とする付記２に記載の電圧生成回路。
（付記６）
前記信号生成回路は、
前記内部電圧を分圧して分圧電圧を生成し、前記分圧電圧と第１の基準電圧とを比較して第１の信号を生成し、前記分圧電圧と第２の基準電圧とを比較して第２の信号を生成し、
前記カウンタは、前記第１の信号に応答してカウントを開始し、前記第２の信号に応答してカウントを停止してカウント値を出力する、
ことを特徴とする付記２に記載の電圧生成回路。
（付記７）
前記ポンプ回路は、電圧が第１のスイッチを介して供給され、出力端子に第２のスイッチが接続され、第３のスイッチを介して供給される前記クロック信号に基づいてポンピング動作するポンプ部を含み、
前記第１〜第３のスイッチは、前記制御部から出力される制御信号に基づいてオンオフする、
ことを特徴とする付記１〜６のうちの何れか１項に記載の電圧生成回路。
（付記８）
前記制御部は、
前記内部電圧を監視し、監視結果に応じた信号を出力する監視回路を含み、
前記制御部は、前記監視回路から出力される信号に応じて前記昇圧部の動作を制御する、
ことを特徴とする付記１〜７のうちの何れか１項に記載の電圧生成回路。
（付記９）
外部電圧に基づいて動作する内部回路と、
前記外部電圧を昇圧した内部電圧を前記内部回路に供給する電圧生成回路と、
を有し、
前記電圧生成回路は、
外部電圧に基づいてクロック信号を生成する発振部と、
直列接続され前記クロック信号に基づいてポンピング動作する複数段のポンプ回路を有し、初段の前記ポンプ回路に前記外部電圧が供給され、２段目以降の前記ポンプ回路にそれぞれ前段のポンプ回路の出力電圧を供給し、最終段の前記ポンプ回路から前記外部電圧より高い内部電圧を出力生成する昇圧部と、
前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する制御部と、
を有することを特徴とする半導体装置。
（付記１０）
外部電圧に基づいて生成されたクロック信号によりポンピング動作する複数のポンプ回路によって前記外部電圧を昇圧した内部電圧を生成し、
前記内部電圧の変化量を検出し、
検出した前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する、
ことを特徴とする電圧生成回路の制御方法。
【符号の説明】
【００６８】
２０  昇圧部
２１〜２３  ポンプ回路
３１  発振部
３２  制御部
３３  検出回路
３４  監視回路
３５  制御回路
３６  信号生成回路
３７  発振回路
３８  カウンタ
ＮＴ  制御テーブル
ＣＴ  カウント値
ｆ  発振周波数
Ｖｄｄ  外部電圧
Ｖｐｐ  内部電圧
ＣＬＫ１  クロック信号
ＣＬＫ２  クロック信号（パルス信号）
【図１】
0005760784.tif 000002
【図２】
0005760784.tif 000003
【図３】
0005760784.tif 000004
【図４】
0005760784.tif 000005
【図５】
0005760784.tif 000006
【図６】
0005760784.tif 000007
【図７】
0005760784.tif 000008
【図８】
0005760784.tif 000009
【図９】
0005760784.tif 000010
【図１０】
0005760784.tif 000011
【図１１】
0005760784.tif 000012