(57)【特許請求の範囲】
【請求項１】
光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状を成す光感応領域と、前記光感応領域に対して前記光感応領域の平面形状を成す長辺に平行な所定の方向に沿って高くされた電位勾配を形成する電位勾配形成領域と、をそれぞれ有すると共に、前記所定の方向に交差する方向に沿うように併置された複数の光電変換部と、
前記光電変換部にそれぞれ対応し且つ前記光感応領域の平面形状を成す他方の短辺側に配置され、対応する光電変換部の光感応領域で発生した電荷を蓄積する複数の電荷蓄積部と、
前記複数の電荷蓄積部からそれぞれ転送された電荷を取得し、前記所定の方向に交差する前記方向に転送して出力する電荷出力部と、を備え、
前記電荷蓄積部は、前記所定の方向に沿って配置されると共に前記所定の方向に向かってポテンシャルを高くするように所定の電位がそれぞれ与えられる少なくとも二つのゲート電極を有し、前記複数の電荷蓄積部において前記ポテンシャルの高低差が生じている状態で、前記複数の電荷蓄積部に電荷を蓄積し、前記複数の電荷蓄積部において前記ポテンシャルの高低差が生じている状態で、前記複数の電荷蓄積部から電荷を転送することを特徴とする固体撮像装置。
【請求項２】
前記電荷蓄積部にそれぞれ対応し且つ各前記電荷蓄積部と前記電荷出力部との間に配置され、対応する前記電荷蓄積部に蓄積されている電荷を取得し、取得した電荷を前記電荷出力部へ転送する複数の転送部を更に備えていることを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置として、光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状を成す光感応領域と、光感応領域に対して光感応領域の平面形状を成す長辺に平行な所定の方向に沿って高くされた電位勾配を形成する電位勾配形成領域と、をそれぞれ有すると共に、所定の方向に交差する方向に沿うように併置された複数の光電変換部と、光電変換部にそれぞれ対応し且つ光感応領域の平面形状を成す他方の短辺側に配置され、対応する光電変換部の光感応領域で発生した電荷を蓄積する複数の電荷蓄積部と、を備えたものが開示されている（例えば、特許文献１参照）。このような固体撮像装置は、従来より様々な用途に用いられているが、特に、分光器の光検出手段として広く用いられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２７２３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、特にＳＤ−ＯＣＴ（光断層撮像装置）などの医療用途に向けた固体撮像装置に対し、ダイナミックレンジの向上と検診時間の低減の両立が求められている。ダイナミックレンジは、各電荷蓄積部の飽和電荷量を増大することにより、大きくすることができる。検診時間は、ラインレートを高速化することにより、低減することができる。
【０００５】
しかしながら、飽和電荷量の増大とラインレートの高速化は、いわゆるトレードオフの関係にある。すなわち、飽和電荷量を増大するために、光感応領域を広くして発生する電荷を増やそうとすると、光感応領域から排出された電荷を蓄積する電荷蓄積部の面積も広くする必要がある。電荷蓄積部の面積を広くする場合、所定の方向に交差する方向の長さは画素ピッチで制約されるため、所定の方向の長さを長くしなければならない。電荷蓄積部を所定の方向に長くすると、電荷蓄積部内での電荷の転送に時間がかかり、ラインレートが低くなってしまう。
【０００６】
本発明は上述の点に鑑みてなされたもので、ラインレートを犠牲にすることなく、飽和電荷量を高めることが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る固体撮像装置は、光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状を成す光感応領域と、光感応領域に対して光感応領域の平面形状を成す長辺に平行な所定の方向に沿って高くされた電位勾配を形成する電位勾配形成領域と、をそれぞれ有すると共に、所定の方向に交差する方向に沿うように併置された複数の光電変換部と、光電変換部にそれぞれ対応し且つ光感応領域の平面形状を成す他方の短辺側に配置され、対応する光電変換部の光感応領域で発生した電荷を蓄積する複数の電荷蓄積部と、複数の電荷蓄積部からそれぞれ転送された電荷を取得し、所定の方向に交差する方向に転送して出力する電荷出力部と、を備え、電荷蓄積部は、所定の方向に沿って配置されると共に所定の方向に向かってポテンシャルを高くするように所定の電位がそれぞれ与えられる少なくとも二つのゲート電極を有することを特徴とする。
【０００８】
本発明に係る固体撮像装置では、各電荷蓄積部において、所定の方向に向かって高くされたポテンシャルの高低差が生じることとなる。このため、電荷は、このポテンシャルの高低差に支配されて移動することになり、電荷蓄積部における電荷の転送速度が高速化する。よって、飽和電荷量を高めるために電荷蓄積部の所定の方向での長さを長く設定したとしても、電荷蓄積部内での電荷の転送時間が長くなるのが抑制され、ラインレートが低くなることを防ぐことができる。
【０００９】
本発明に係る固体撮像装置は、光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状を成す光感応領域と、光感応領域に対して光感応領域の平面形状を成す長辺に平行な所定の方向に沿って高くされた電位勾配を形成する電位勾配形成領域と、をそれぞれ有すると共に、所定の方向に交差する方向に沿うように併置された複数の光電変換部と、光電変換部にそれぞれ対応し且つ光感応領域の平面形状を成す他方の短辺側に配置され、対応する光電変換部の光感応領域で発生した電荷を蓄積する複数の電荷蓄積部と、複数の電荷蓄積部からそれぞれ転送された電荷を取得し、所定の方向に交差する方向に転送して出力する電荷出力部と、を備え、電荷蓄積部は、所定の方向に沿って配置されると共に所定の方向に高くされる所定の電位がそれぞれ与えられる少なくとも二つのゲート電極を有することを特徴とする。
【００１０】
本発明に係る固体撮像装置では、電荷蓄積部の少なくとも二つのゲート電極に所定の方向に向かって高くされる所定の電位がそれぞれ与えられるため、各電荷蓄積部において、所定の方向に向かって高くされたポテンシャルの高低差が生じることとなる。このため、電荷は、このポテンシャルの高低差に支配されて移動することになり、電荷蓄積部における電荷の転送速度が高速化する。よって、飽和電荷量を高めるために電荷蓄積部の所定の方向での長さを長く設定したとしても、電荷蓄積部内での電荷の転送時間が長くなるのが抑制され、ラインレートが低くなることを防ぐことができる。
【発明の効果】
【００１１】
本発明によれば、ラインレートを犠牲にすることなく、飽和電荷量を高めることが可能な固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る固体撮像装置の構成を示す図である。
【図２】図１におけるII-II線に沿った断面構成を説明するための図である。
【図３】バッファゲート部の構成を示す模式図である。
【図４】本実施形態に係る固体撮像装置において、入力される各信号のタイミングチャートである。
【図５】図４における各時刻での電荷の蓄積及び排出動作を説明するためのポテンシャル図である。
【図６】バッファゲート部における電荷の移動を説明するための模式図である。
【図７】バッファゲート部内で電位差を設けない場合の固体撮像装置の電気的特性のシミュレーション結果を示す線図である。
【図８】バッファゲート部内で電位差を設けた場合の固体撮像装置の電気的特性のシミュレーション結果を示す線図である。
【図９】バッファゲート部の変形例の構成を示す模式図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１４】
図１は、本実施形態に係る固体撮像装置の構成を示す図である。図２は、図１におけるII―II線に沿った断面構成を説明するための図である。
【００１５】
本実施形態に係る固体撮像装置１は、図１に示されるように、複数の光電変換部３と、複数のバッファゲート部５と、複数の転送部７と、電荷出力部としてのシフトレジスタ９と、を備えている。
【００１６】
各光電変換部３は、光感応領域１５と、電位勾配形成領域１７と、を有している。光感応領域１５は、光の入射に感応して、入射光強度に応じた電荷を発生する。電位勾配形成領域１７は、光感応領域１５に対して、光感応領域１５の平面形状を成す一方の短辺側から他方の短辺側に向かう第１の方向（光感応領域１５の長辺方向に沿う方向）に沿って高くされた電位勾配を形成する。電位勾配形成領域１７により、光感応領域１５に発生した電荷は、光感応領域１５の他方の短辺側から排出される。
【００１７】
光感応領域１５の平面形状は、二つの長辺と二つの短辺とによって形作られる略矩形状を成している。複数の光電変換部３は、上記第１の方向に交差（例えば、直交）する方向に沿うように併置されて、一次元方向にアレイ状に配置されている。複数の光電変換部３は、光感応領域１５の短辺方向に沿う方向に併置されている。本実施形態では、光感応領域１５の長辺方向での長さは、例えば１ｍｍ程度に設定され、光感応領域１５の短辺方向での長さは例えば２４μｍ程度に設定されている。
【００１８】
各バッファゲート部５は、光電変換部３にそれぞれ対応し且つ光感応領域１５の平面形状を成す他方の短辺側に配置されている。すなわち、複数のバッファゲート部５は、光感応領域１５の平面形状を成す他方の短辺側に、上記第１の方向に交差する方向（光感応領域１５の短辺方向に沿う方向）に併置されている。バッファゲート部５は、光電変換部３（光感応領域１５）と転送部７とを仕切る。本実施形態では、バッファゲート部５には、電位勾配形成領域１７によって光感応領域１５から排出された電荷が蓄積される。隣り合うバッファゲート部５の間には、アイソレーション領域１８が配置されており、バッファゲート部５の間における電気的な分離を実現している。
【００１９】
本実施形態における各バッファゲート部５は、第１のバッファゲート部５ａと第２のバッファゲート部５ｂから構成される。バッファゲート部５内では、第１のバッファゲート部５ａが光感応領域１５と第１の方向に隣接して配置され、さらに当該第１のバッファゲート部５ａと第１の方向に隣接して第２のバッファゲート部５ｂが配置される。第１のバッファゲート部５ａと第２のバッファゲート部を合わせたバッファゲート部５の第１の方向での長さは例えば、３２μｍ程度に設定されている。
【００２０】
第１のバッファゲート部５ａと第２のバッファゲート部５ｂは、それぞれ異なる電圧が印加されるゲート電極（後述する電極５３及び電極５４）と、その下方に形成された半導体領域（後述するｎ型半導体層３３及びｎ型半導体層３４）とによって構成され、電荷転送時には、第１のバッファゲート部５ａのゲート電極に印加される電圧が第２のバッファゲート部５ｂのゲート電極に印加される電圧よりも低くなるように電圧が印加される。本実施形態では、第１のバッファゲート部５ａと第２のバッファゲート部５ｂの半導体領域の不純物濃度が同一であって、第１のバッファゲート部５ａのゲート電極に印加される電圧が第２のバッファゲート部５ｂのゲート電極に印加される電圧より、例えば１Ｖ程度低く印加されている。この結果、ゲート電極下に形成される電位（ポテンシャル）が第１のバッファゲート部５ａから第２のバッファゲート部５ｂになる境界面で階段状に高くなる。
【００２１】
各転送部７は、バッファゲート部５にそれぞれ対応し且つバッファゲート部５とシフトレジスタ９との間に配置されている。すなわち、複数の転送部７は、光感応領域１５の平面形状を成す他方の短辺側に、上記第１の方向に交差する方向に併置されている。転送部７は、バッファゲート部５に蓄積されている電荷を取得し、取得した電荷をシフトレジスタ９に向けて転送する。隣り合う転送部７の間には、アイソレーション領域１８が配置されており、転送部７の間における電気的な分離を実現している。
【００２２】
シフトレジスタ９は、光感応領域１５の平面形状を成す他方の短辺側に配置されている。シフトレジスタ９は、転送部７からそれぞれ転送された電荷を受け取り、第１の方向に交差する上記方向に転送して、アンプ部２３に順次出力する。シフトレジスタ９から出力された電荷は、アンプ部２３によって電圧に変換され、第１の方向に交差する上記方向に併置された光電変換部３（光感応領域１５）毎の電圧として固体撮像装置１の外部に出力される。
【００２３】
複数の光電変換部３、複数の第１のバッファゲート部５a、複数の第２のバッファゲート部５ｂ、複数の転送部７、シフトレジスタ９、図２に示されるように、半導体基板３０上に形成される。半導体基板３０は、半導体基板３０の基体となるｐ型半導体層３１と、ｐ型半導体層３１の一方面側に形成されたｎ型半導体層３２，３３，３４，３６，３８、ｎ−型半導体層３５，３７及びｐ＋型半導体層４０と、を含んでいる。なお、本実施形態では、半導体としてＳｉを用いており、「高不純物濃度」とは例えば不純物濃度が１×１０１７ｃｍ−３程度以上のことであって、「＋」を導電型に付けて示し、「低不純物濃度」とは不純物濃度が１×１０１５ｃｍ−３程度以下であって「−」を導電型に付けて示すものとする。ｎ型不純物としては砒素やリンなどがあり、ｐ型不純物としては硼素などがある。
【００２４】
ｐ型半導体層３１とｎ型半導体層３２とはｐｎ接合を形成しており、ｎ型半導体層３２により、光の入射により電荷を発生する光感応領域１５が構成されることとなる。ｎ型半導体層３２は、平面視で、二つの長辺と二つの短辺とによって形作られる略矩形状を成している。ｎ型半導体層３２は、上記第１の方向（すなわち、ｎ型半導体層３２の平面形状を成す一方の短辺側から他方の短辺側に向かう、ｎ型半導体層３２の長辺方向に沿う方向）に交差する方向に沿うように併置されて、一次元方向にアレイ状に配置されている。各ｎ型半導体層３２は、ｎ型半導体層３２の短辺方向に沿う方向に併置されている。上記アイソレーション領域は、ｐ＋型半導体層により構成できる。
【００２５】
ｎ型半導体層３２に対して、電極５１が配置されている。電極５１は、光を透過する材料、例えば、ポリシリコン膜からなり、絶縁層（図示せず）を介してｎ型半導体層３２上に形成されている。電極５１により、電位勾配形成領域１７が構成されることとなる。電極５１は、上記第１の方向に交差する方向に沿うように併置されている複数のｎ型半導体層３２にわたるように、上記第１の方向に交差する方向に連続して伸びて形成されていてもよい。もちろん、電極５１は、ｎ型半導体層３２ごとに形成されていてもよい。
【００２６】
電極５１は、いわゆる抵抗性ゲートを構成しており、ｎ型半導体層３２の平面形状を成す一方の短辺側から他方の短辺側に向かう方向（上記第１の方向）に伸びて形成されている。電極５１は、両端に定電位差を与えることにより、当該電極５１の第１の方向での電気抵抗成分に応じた電位勾配、すなわち上記第１の方向に沿って高くされた電位勾配を形成する。電極５１の一端には制御回路（図示せず）から信号ＭＧＬが与えられ、電極５１の他端には制御回路（図示せず）から信号ＭＧＨが与えられる。信号ＭＧＬがＬレベルであると共にＭＧＨがＨレベルであると、ｎ型半導体層３２において上記第１の方向に沿って高くされる電位勾配が形成されるようになっている。
【００２７】
電極５１と第１の方向に隣接して、電極５３、更に電極５３と第１の方向に隣接して電極５４が配置されている。電極５３及び電極５４は、絶縁層（図示せず）を介して、ｎ型半導体層３３、３４にそれぞれ形成されている。ｎ型半導体層３３は、ｎ型半導体層３２の平面形状を成す他方の短辺側に配置されており、ｎ型半導体層３４は、ｎ型半導体層３３の平面形状を成す他方の短辺側に配置されている。電極５３及び５４は、例えば、ポリシリコン膜からなる。電極５３及び電極５４には、制御回路（図示せず）から信号ＢＧ１、ＢＧ２がそれぞれ与えられる。電極５３及び電極５３下のｎ型半導体層３３によって、第１のバッファゲート部５ａが構成され、電極５４及び電極５４下のｎ型半導体層３４によって、第２のバッファゲート部５ｂが構成されることとなる。
【００２８】
電極５４と第１の方向に隣接して、転送電極５５，５６が配置されている。転送電極５５，５６は、絶縁層（図示せず）を介して、ｎ−型半導体層３５及びｎ型半導体層３６上にそれぞれ形成されている。ｎ−型半導体層３５及びｎ型半導体層３６は、ｎ型半導体層３４と第１の方向に隣接して配置されている。転送電極５５，５６は、例えば、ポリシリコン膜からなる。転送電極５５，５６には、制御回路（図示せず）から信号ＴＧが与えられる。転送電極５５，５６及び転送電極５５，５６下のｎ−型半導体層３５及びｎ型半導体層３６によって、転送部７が構成されることとなる。
【００２９】
転送電極５６と第１の方向に隣接して、転送電極５７が配置されている。転送電極５７は、絶縁層（図示せず）を介して、ｎ−型半導体層３７及びｎ型半導体層３８上にそれぞれ形成されている。ｎ−型半導体層３７及びｎ型半導体層３８は、ｎ型半導体層３６と第１の方向に隣接して配置されている。転送電極５７は、例えば、ポリシリコン膜からなる。転送電極５７には、制御回路（図示せず）から信号Ｐ１Ｈが与えられる。転送電極５７及び転送電極５７下のｎ−型半導体層３７及びｎ型半導体層３８によって、シフトレジスタ９が構成されることとなる。
【００３０】
ｐ＋型半導体層４０は、ｎ型半導体層３２，３３，３６，３８、及びｎ−型半導体層３５，３７を、半導体基板３０の他の部分から電気的に分離している。上述した各絶縁層は、光を透過する材料、例えば、シリコン酸化膜からなる。ｎ型半導体層３２を除く、ｎ型半導体層３３，３６，３８、ｎ−型半導体層３５，３７（第１のバッファゲート部５ａ、第２のバッファゲート部５ｂ、転送部７、シフトレジスタ９）は、不要な電荷が生じるのを防ぐために、遮光部材を配置するなどして、遮光されていることが好ましい。
【００３１】
図３にバッファゲート部５の構成を示す模式図を示す。各バッファゲート部５は、各光感応領域１５の平面形状を成す他方の短辺側に配置されている。各光感応領域１５で発生した電荷は、図３内のＡの方向に転送され、バッファゲート部５に蓄積される。上述したようにバッファゲート部５は、第１のバッファゲート部５ａと当該第１のバッファゲート部５ａの第１の方向に隣接した第２のバッファゲート部５ｂからなる。
【００３２】
当該バッファゲート部５と第１の方向に交差する方向に隣接してオーバーフローゲート（ＯＦＧ）１９が配置されている。オーバーフローゲート１９の第１の方向に交差する方向に隣接して、ゲートトランジスタにより構成されるオーバーフロードレイン（ＯＦＤ）２０が配置されている。このような構成により、バッファゲート部５にて当該バッファゲート部５の蓄積容量を超える電荷が発生した際に、蓄積容量を超えた分の電荷を図３内のＢの方向に排出できる。これにより、蓄積容量を超えたバッファゲート部５から溢れた電荷が他のバッファゲート部５へ漏れ出すブルーミング等の不都合が防止される。
【００３３】
続いて、図４及び図５に基づいて、固体撮像装置１における動作を説明する。図４は、本実施形態に係る固体撮像装置１において、電極５１〜６０に入力される各信号ＭＧＬ，ＭＧＨ，ＢＧ１，ＢＧ２，ＴＧ，Ｐ１Ｈのタイミングチャートである。図５（ａ）〜（ｃ）は、図４における各時刻ｔ１〜ｔ３での電荷の蓄積及び排出動作を説明するためのポテンシャル図である。
【００３４】
ところで、ｎ型の半導体では正にイオン化したドナーが存在し、ｐ型の半導体では負にイオン化したアクセプターが存在する。半導体におけるポテンシャルは、ｐ型よりもｎ型の方が高くなる。換言すれば、エネルギーバンド図におけるポテンシャルは、下向きがポテンシャルの正方向となるため、ｎ型の半導体におけるポテンシャルは、エネルギーバンド図においてはｐ型の半導体のポテンシャルよりも深くなり（高くなり）、エネルギー準位は低くなる。また、各電極に正電位を印加すると、電極直下の半導体領域のポテンシャルが深くなる（正方向に大きくなる）。各電極に印加される正電位の大きさを小さくすると、対応する電極直下の半導体領域のポテンシャルが浅くなる（正方向に小さくなる）。
【００３５】
図４に示されるように、時刻ｔ１にて、信号ＭＧＨがＨレベルであると、ｎ型半導体層３２において上記第１の方向に沿って高くされる電位勾配が形成されている。ポテンシャルφ３２は、ｎ型半導体層３３側に向けて深くなるように傾斜し、ポテンシャルφ３２に勾配が形成されている（図５（ａ）参照）。信号ＭＧＬ，ＢＧ１，ＴＧ，Ｐ１ＨがＬレベルであり、信号ＭＧＨ，ＢＧ２がＨレベルであると、ｎ型半導体層３３のポテンシャルφ３３及びｎ型半導体層３４のポテンシャルφ３４は、ｎ−型半導体層３５のポテンシャルφ３５より深いことから、ポテンシャルφ３３，φ３４の井戸が形成されている（図５（ａ）参照）。この状態で、ｎ型半導体層３２に光が入射して電荷が発生していると、発生した電荷は、ポテンシャルφ３３，φ３４の井戸内に蓄積される。ポテンシャルφ３３，φ３４には、電荷量ＱＬが蓄積されている。なお、φ３３及びφ３４は、図６にも示されるように、φ３４がφ３３より深くなるように、ＢＧ１，ＢＧ２が与えられる。
【００３６】
時刻ｔ２にて、信号ＴＧがＨレベルであると、ｎ−型半導体層３５及びｎ型半導体層３６の各ポテンシャルφ３５，φ３６が深くなり、ポテンシャルφ３６の井戸が形成されている。ポテンシャルφ３３，φ３４の井戸に蓄積されていた電荷は、ポテンシャルφ３６の井戸内に転送される。ポテンシャルφ３６には、電荷量ＱＬが蓄積されている。
【００３７】
時刻ｔ３にて、信号ＴＧがＬレベルであると、ポテンシャルφ３５，φ３６は浅くなる。これにより、ポテンシャルφ３３，φ３４の井戸が形成される。また、時刻ｔ３にて、信号Ｐ１ＨがＨレベルであると、ｎ−型半導体層３７のポテンシャルφ３７は深くなり、ポテンシャルφ３７の井戸が形成されている。ポテンシャルφ３６の井戸内に蓄積されていた電荷はポテンシャルφ３８の井戸内に転送される。ポテンシャルφ３８には、電荷量ＱＬが蓄積されている。
【００３８】
この後、電荷量ＱＬの電荷は、電荷転送期間ＴＰの間において、上記第１の方向に交差する方向に順次転送されて、アンプ部２３に出力されることとなる。図３での図示は省略するが、電荷転送期間ＴＰでは、電荷量ＱＬを上記第１の方向に交差する方向に転送するための信号が信号Ｐ１Ｈとして与えられる。
【００３９】
以上のように、本実施形態では、バッファゲート部５の電極５３と電極５４とに、電荷の転送方向（上記第１の方向）に向かって高くされる所定の電位がそれぞれ与えられるため、電極５３と電極５４との下に形成されるポテンシャルは、電荷の転送方向（上記第１の方向）に向かって階段状に高くなる高低差が形成される。このため、電荷は、このポテンシャルの高低差に支配されて移動することになり、バッファゲート部５における電荷の転送速度が高速化する。よって、飽和電荷量を高めるためにバッファゲート部５の上記第１の方向での長さを長く設定したとしても、バッファゲート部５内での電荷の転送時間が長くなるのが抑制されて、ラインレートが低くなることを防ぐことができる。
【００４０】
続いて、図７及び図８に基づきバッファゲート部５における電荷の読出し速度高速化の検証結果について説明する。ここでは、バッファゲート部５の電荷の転送方向（上記第１の方向）での長さが３２μｍに設定されている。
【００４１】
図７は、バッファゲート部５内で電位差を設けない、すなわち一つの電極でバッファゲート部５を構成した場合の固体撮像装置１の電気的特性のシミュレーション結果を示す線図である。（ａ）は、横軸をバッファゲート部５の光電変換部側の端面からの第１の方向への距離、左の縦軸を電位（ポテンシャル）、右の縦軸を電場とした、第１の方向に沿った電場Ｃ１、電位Ｄ１の変化を示している。（ｂ）は、横軸をバッファゲート部５の光電変換部側の端面からの第１の方向への距離、縦軸を転送時間とした、バッファゲート部５における第１の方向への電荷の転送時間Ｔ１を示し、電荷がバッファゲート部５内を転送するのに費やされた時間を遷移時間Ｆ１とした。
【００４２】
図７（ａ）に示すように、一つの電極でバッファゲート部５を構成した場合（電位差を設けない場合）、の第１の方向における電場Ｃ１はバッファゲート部５の中央部で最も弱くなる。その理由は、バッファゲート部５に隣接する光電変換部３及び転送部７（以下、隣接部）の近傍ではバッファゲート部５が隣接部の電極からのフリンジング電界を受けて第１の方向における電場Ｃ１が十分得られるが、隣接部の電極から最も離れた中央部ではこのフリンジング電界が弱くなるためである。また電位Ｄ１は、隣接部の電極の近傍では急激に変化しているが、バッファゲート部５の中央部での電位Ｄ１の変化はほとんど見られない。すなわち、ポテンシャルの高低差が生じない。この場合の遷移時間Ｆ１は、図７（ｂ）に示すように、約０．８μｓとなった。
【００４３】
一方、図８は、バッファゲート部５内で電位差を設けた場合の固体撮像装置１の電気的特性のシミュレーション結果を示す線図である。図７と同様に（ａ）には、第１の方向に沿った電場Ｃ２、電位Ｄ２の変化を示している。（ｂ）には、バッファゲート部５における第１の方向への電荷の転送時間Ｔ２を示し、電荷がバッファゲート部５を転送するのに費やされた時間を遷移時間Ｆ２とした。
【００４４】
図８（ａ）に示すように、二つの電極でバッファゲート部５を構成した場合、バッファゲート部５の中央部において電位Ｄ２が階段状に深くなるように電位差が設けられバッファゲート部５が２分割される。この場合の遷移時間Ｆ２は、（ｂ）に示すように約０．０２５μｓと、遷移時間Ｆ１に比べて、約１／４０高速化した。
【００４５】
本実施形態では、バッファゲート部５に蓄積された電荷は、転送部７に取得されて、第１の方向に転送される。そして各転送部７から転送された電荷は、シフトレジスタ９により、上記第１の方向に交差する方向に転送されて出力される。複数の光電変換部３から転送された電荷は、シフトレジスタ９により取得されて上記第１の方向に交差する方向に転送される。この結果、固体撮像装置１においては、一次元画像を得るための信号処理をあらためて実行する必要はなく、画像処理の煩雑化を防ぐことができる。
【００４６】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００４７】
例えば、本実施形態では、さらにオールリセットゲート（ＡＲＧ）２１及びオールリセットドレイン（ＡＧＤ）２２を併置してもよい。この場合、オールリセットゲート２１及びオールリセットドレイン２２は、図９に示すように、光感応領域１５の平面形状を成す他方の長辺側にそれぞれ併置されていることが好ましい。すなわち、光感応領域１５と第１の方向に交差する方向に隣接してオールリセットゲート２１が併置され、オールリセットゲート２１と第１の方向に交差する方向に隣接してオールリセットドレイン２２が併置されていることが好ましい。
【００４８】
このような構成によれば、光感応領域１５の電荷をリセットする場合、光感応領域１５で発生した電荷は図９内のＧの方向に移動するため、僅かな移動距離（一般に画素ピッチの１０〜２４μｍ程度）でオールリセットゲート２１、オールリセットドレイン２２に到達できるので、リセットに要する時間が短縮化できる。なお、オーバーフローゲート１９、オーバーフロードレイン２０を用いて光感応領域１５の電荷をリセットすることも可能であるが、光感応領域１５で発生した電荷がバッファゲート５を経由して移動（図９内のＡ及びＢ）する必要があるため、リセットに要する時間が長くなる。
【００４９】
本実施形態では、バッファゲート部５は、第１のバッファゲート部５ａと第２のバッファゲート部５ｂの２段で構成されているが、バッファゲート部５を３段以上の電位が異なる段で構成しても良い。バッファゲート部５を３段以上で構成した場合にも、第１の方向に沿って電位が階段上に高くなるようにすればよい。この場合も、各バッファゲート部５において、電荷の転送方向（上記第１の方向）に向かって階段状に高くなるポテンシャルの高低差が生じる。このため、電荷は、ポテンシャルの高低差（電位差）に支配されて移動することになり、バッファゲート部５における電荷の転送速度が高速化する。
【００５０】
さらに、バッファゲート部５は、光電変換部３の電位勾配形成領域１７のようにいわゆる抵抗性ゲートで構成してもよい。この構成では、電極両端に定電位差を与えることにより、当該電極の第１の方向での電気抵抗成分に応じた電位勾配、すなわち上記第１の方向に沿って高くされた電位勾配が形成される。この場合、各バッファゲート部５において、電荷の転送方向（上記第１の方向）に向かって徐々に高くなるポテンシャルの高低差が生じる。このため、電荷は、ポテンシャルの高低差（電位差）に支配されて移動することになり、バッファゲート部５における電荷の転送速度が高速化する。
【符号の説明】
【００５１】
１…固体撮像装置、３…光電変換部、５…バッファゲート部、７…転送部、９…シフトレジスタ、１５…光感応領域、１７…電位勾配形成領域、２３…アンプ部。
【図１】
0005680979.tif 000002
【図２】
0005680979.tif 000003
【図３】
0005680979.tif 000004
【図４】
0005680979.tif 000005
【図５】
0005680979.tif 000006
【図６】
0005680979.tif 000007
【図７】
0005680979.tif 000008
【図８】
0005680979.tif 000009
【図９】
0005680979.tif 000010