(57)【特許請求の範囲】
【請求項１】
ガラス基板の成膜面にＥＵＶ光線を反射する反射層、および、ＥＵＶ光線を吸収する吸収層を少なくともこの順に形成されたＥＵＶリソグラフィ（ＥＵＶＬ）用反射型マスクブランクの製造方法であって、
前記ガラス基板として、下記式（１），（２）を満たすＴｉＯ2を含有するシリカガラス基板を選択するＥＵＶＬ用反射型マスクブランクの製造方法。
Ｔexp−ｋ1／（ｄα／ｄＴ）≦Ｔ0    （１）
（αpat×Ｔpat−αexp×Ｔexp＋ｋ2）／（αpat−αexp）≦Ｔ0≦（αpat×Ｔpat−αexp×Ｔexp−ｋ2）／（αpat−αexp）    （２）
（上式中、Ｔpatはレジスト膜への電子線描画時と同一条件における前記ガラス基板の温度（℃）であり、Ｔ0は前記ガラス基板のクロスオーバー温度（℃）であり、ＴexpはＥＵＶリソグラフィ実施時と同一条件における前記ガラス基板の温度（℃）であり、αpatは前記Ｔpatにおけるガラス基板の線熱膨張係数（ｐｐｂ／℃）であり、αexpは前記Ｔexpにおけるガラス基板の線熱膨張係数（ｐｐｂ／℃）であり、ｄα／ｄＴは前記Ｔ0における前記ガラス基板の線熱膨張係数の温度依存性（ｐｐｂ／℃／℃）であり、ｋ1はＥＵＶリソグラフィ実施時におけるマスクパターンの位置変化の許容範囲に応じて選択される定数であり、ｋ2はレジスト膜への電子線描画時と、ＥＵＶリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化の許容範囲に応じて選択される定数である。）
【請求項２】
前記ｋ1が２０である、請求項１に記載のＥＵＶＬ用反射型マスクブランクの製造方法。
【請求項３】
前記ｋ1が１０である、請求項１に記載のＥＵＶＬ用反射型マスクブランクの製造方法。
【請求項４】
前記ｋ1が５である、請求項１に記載のＥＵＶＬ用反射型マスクブランクの製造方法。
【請求項５】
前記ｋ2が４００である、請求項１に記載のＥＵＶＬ用反射型マスクブランクの製造方法。
【請求項６】
前記ｋ2が２００である、請求項１に記載のＥＵＶＬ用反射型マスクブランクの製造方法。
【請求項７】
前記ｋ2が１００である、請求項１に記載のＥＵＶＬ用反射型マスクブランクの製造方法。
【請求項８】
請求項１〜７のいずれかに記載のＥＵＶＬ用反射型マスクブランクの製造方法により、ＥＵＶＬ用反射型マスクブランクを得て、該マスクブランクの前記吸収層上にレジスト膜を形成し、該レジスト膜に電子線描画し、現像によりレジストパターンを形成した後、ドライエッチングプロセスにより前記吸収層にマスクパターンを形成するＥＵＶＬ用反射型マスクの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造等に使用されるＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ：極端紫外）リソグラフィ用反射型マスクブランク（以下、本明細書において、「ＥＵＶＬ用反射型マスクブランク」という。）の製造方法に関する。
また、本発明は、該ＥＵＶＬ用反射型マスクの製造に用いられるＥＵＶリソグラフィ用反射型マスク（以下、本明細書において、「ＥＵＶＬ用反射型マスク」という。）の製造方法に関する。
なお、本発明でいうＥＵＶ光とは、軟Ｘ線領域または真空紫外域の波長帯の光を指し、具体的には波長が０．２〜１００ｎｍ程度の光である。
【背景技術】
【０００２】
従来から、光リソグラフィ技術においては、ウェハ上に微細な回路パターンを転写して集積回路を製造するための露光装置が広く利用されている。集積回路の高集積化および高機能化に伴い、集積回路の微細化が進み、露光装置には深い焦点深度で高解像度の回路パターンをウェハ面上に結像させることが求められ、露光光源の短波長化が進められている。露光光源は、従来のｇ線（波長４３６ｎｍ）、ｉ線（波長３６５ｎｍ）やＫｒＦエキシマレーザ（波長２４８ｎｍ）から進んでＡｒＦエキシマレーザ（波長１９３ｎｍ）が用いられ始めている。また、さらに回路パターンの線幅が７０ｎｍ以下となる次世代の集積回路に対応するため、ＡｒＦエキシマレーザを用いた液浸露光技術や二重露光技術が有力視されているが、これも線幅が４５ｎｍ世代までしかカバーできないと見られている。
【０００３】
このような流れにあって、露光光源としてＥＵＶ光（極端紫外光）のうち代表的には波長１３ｎｍの光を用いたリソグラフィ技術が、回路パターンの線幅が３２ｎｍ以降の世代にわたって適用可能と見られ注目されている。ＥＵＶリソグラフィ（以下、本明細書では「ＥＵＶＬ」と略する）の像形成原理は、投影光学系を用いてマスクパターンを転写する点では、従来のフォトリソグラフィと同じである。しかし、ＥＵＶ光のエネルギー領域では光を透過する材料がないために、屈折光学系は使用できず、光学系はすべて反射光学系となる。
【０００４】
反射光学系に用いられるＥＵＶＬ用反射型マスクは、（１）基材、（２）基材上に形成された反射多層膜、（３）反射多層膜上に形成された吸収層、から基本的に構成される。反射多層膜としては、Ｍｏ層と、Ｓｉ層と、を交互に積層させたＭｏ／Ｓｉ反射多層膜が検討され、吸収層には、膜材料として、ＴａやＣｒが検討されている。基材としては、ＥＵＶ光線照射の下においても歪みが生じないよう線熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ；ＣＴＥ）の小さい材料が必要とされる。線熱膨張係数（ＣＴＥ）の小さい材料としては、ＴｉＯ2を含有するシリカガラス（以下、本明細書では、ＴｉＯ2−ＳｉＯ2ガラスと記す）が、石英ガラスよりも小さい線熱膨張係数を有する超低熱膨張材料として知られ、ガラス中のＴｉＯ2含有量などによって線熱膨張係数を制御できる。そのために、線熱膨張係数（ＣＴＥ）が０に近いゼロ膨張ガラスが得られることから、ＥＵＶＬ光学部材の基材への使用が検討されている。
【０００５】
ＡｒＦエキシマレーザ光などの光リソグラフィの場合、マスクの温度変化による寸法変化を防ぐ目的から、１８〜２５℃の室温付近の所定の温度を中心値として、その中心値からの変動やマスク内の温度分布が±０．２〜±０．１℃以下になるように、厳密に温度制御が行われているのが一般的である。光リソグラフィの場合、そのマスクは透過型であるので、マスク基板の透過率は９０％以上と高く、光リソグラフィの実施時、すなわち、ＡｒＦエキシマレーザなどの露光光がマスクに照射された場合でも、マスクの温度は上昇することなく前記温度に制御可能である。このため、光リソグラフィ用透過型マスクの基材は、線熱膨張係数が約５００ｐｐｂ／℃と比較的大きい石英ガラスが通常用いられている。
しかしながら、ＥＵＶＬ実施時には、高エネルギーのＥＵＶ光線がＥＵＶＬ用反射型マスクに照射されることにより、該ＥＵＶＬ用反射型マスクの温度が上昇する。
現状のＥＵＶＬ用反射型マスクでは、ＥＵＶ光線を照射した際の光線反射率（ＥＵＶ光線反射率）は高々６７％であり、残りのＥＵＶ光線はＥＵＶＬ用反射型マスクに吸収され、その一部は熱エネルギーとなり、ＥＵＶＬ用反射型マスクの温度を上昇させる。
【０００６】
ＥＵＶＬ実施時において、ＥＵＶＬ用反射型マスクに温度変化や温度分布が生じると、該ＥＵＶＬ用反射型マスクが伸縮し、露光パターンに歪みが生じるおそれがある。
このような問題を解決するため、特許文献１では、チタニアおよびシリカを含有する低膨張性ガラス基板であって、使用温度において、１ｐｐｂ／℃／℃未満の平均熱膨張率勾配を有する熱膨張特性を備える低膨張性ガラス基板のＥＵＶＬマスクへの使用、が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２０１１−５０５３１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載の低膨張性ガラス基板の場合、ＥＵＶＬ実施時における露光パターンに位置ずれの防止を意図していることから、ＥＵＶＬ実施時におけるＥＵＶＬ用反射型マスクの温度、より具体的には、該ＥＵＶＬ用反射型マスクの基材をなすガラス基板の温度で、線熱膨張係数が０に近くなるように、ガラス基板を選択する。
【０００９】
ＥＵＶＬ用反射型マスクおよび光リソグラフィ用透過型マスクは、ＥＵＶＬ用反射型マスクブランクあるいは光リソグラフィ用透過型マスクブランクの吸収層上にレジスト膜を形成した後、該レジスト膜に所定のマスクパターンを電子線描画した後、現像によりレジストパターンを形成し、さらにドライエッチングプロセスで該吸収層を部分的に除去することで形成される。
該吸収層に形成されるマスクパターンの位置精度（オーバーレイ精度）は、半導体技術ロードマップ（Ｔｈｅ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の２００９年版によれば、現状±１３ｎｍ以下と非常に高い精度が要求されており、将来的には±２ｎｍとさらに高い精度が要求されている。ここで、該吸収層に形成されるマスクパターンの位置精度は、レジスト膜に電子線描画する際の電子線描画装置の描画位置精度、及びＥＵＶＬ用反射型マスクブランクあるいは光リソグラフィ用透過型マスクブランクの温度変動に依存するが、レジスト膜への描画に使用される電子線は、ＥＵＶＬ実施時に使用されるＥＵＶ光線に比べてエネルギーが低いため、電子線描画時のＥＵＶＬ用反射型マスクブランクあるいは光リソグラフィ用透過型マスクブランクの温度上昇は軽微である。たとえば、レジスト膜の電子線描画を室温下で実施した場合、該ＥＵＶＬ用反射型マスクブランクあるいは光リソグラフィ用透過型マスクブランクの温度、より具体的には、該ＥＵＶＬ用反射型マスクブランクあるいは光リソグラフィ用透過型マスクブランクの基材をなすガラス基板の温度は、ほぼ室温と同じ温度に、例えば２３℃±０．１〜±０．２℃の範囲内に、厳密に制御されている。
【００１０】
したがって、レジスト膜への電子線描画時の光リソグラフィ用透過型マスクブランクの温度と、光リソグラフィ実施時の光リソグラフィ用透過型マスクの温度とは実質的に同一となるように制御されているが、レジスト膜への電子線描画時のＥＵＶＬ用反射型マスクブランクの温度と、ＥＵＶＬ実施時のＥＵＶＬ用反射型マスクの温度と、は異なる。これは、上述したようにＥＵＶＬ実施時に、高エネルギーのＥＵＶ光線を使用することによるＥＵＶＬ用反射型マスクの温度上昇に起因する。このため、両者の基材をなすガラス基板の温度は、レジスト膜への電子線描画時と、ＥＵＶＬ実施時と、で異なる。
そうすると、上述したように、ＥＵＶＬ実施時におけるＥＵＶＬ用反射型マスクの温度で、線熱膨張係数が０に近くなるように、該反射型マスクの基材をなすガラス基板を選択することから、両者の温度差によっては、レジスト膜への電子線描画時には該反射型マスクブランクの基材をなすガラス基板の線熱膨張係数が０に近い状態とはならない場合がある。すなわち、両者の温度差によっては、レジスト膜への電子線描画時と、ＥＵＶＬ実施時では、ＥＵＶＬ用反射型マスクブランクおよびＥＵＶＬ用反射型マスクの基材をなすガラス基板の線熱膨張係数が異なる場合がある。
そして、レジスト膜への電子線描画時と、ＥＵＶＬ実施時と、のガラス基板の線熱膨張係数の違いにより、ＥＵＶＬ用反射型マスクの吸収層に形成されたマスクパターンの位置に変化が生じ、ＥＵＶＬ実施時にウェハ上の所望の位置にパターンを転写できない場合がある。
【００１１】
ところが、このような、レジスト膜への電子線描画時と、ＥＵＶＬ実施時と、の温度差によって生じる、ＥＵＶＬ用反射型マスクブランクおよびＥＵＶＬ用反射型マスクの基材をなすガラス基板の伸縮、マスクパターンの位置変化、については全く検討されていなかった。
マスクパターンについては、微細化および高集積化が常に求められているため、このようなマスクパターンの位置が変化する影響により、微細化および高集積化を阻害する問題となると考えられる。
本発明は、上記した従来技術における問題点を解決するため、レジスト膜への電子線描画時と、ＥＵＶＬ実施時と、の温度差によるマスクパターンの位置変化を所定の変化量以下に抑制できる、ＥＵＶＬ用反射型マスクブランクの製造方法、および、ＥＵＶＬ用反射型マスクの製造方法の提供を目的とする。
【課題を解決するための手段】
【００１２】
上記した目的を達成するため、本発明は、ガラス基板の成膜面にＥＵＶ光線を反射する反射層、および、ＥＵＶ光線を吸収する吸収層を少なくともこの順に形成されたＥＵＶリソグラフィ（ＥＵＶＬ）用反射型マスクブランクの製造方法であって、
前記ガラス基板として、下記式（１），（２）を満たすＴｉＯ2を含有するシリカガラス基板を選択するＥＵＶＬ用反射型マスクブランクの製造方法を提供する。
Ｔexp−ｋ1／（ｄα／ｄＴ）≦Ｔ0    （１）
（αpat×Ｔpat−αexp×Ｔexp＋ｋ2）／（αpat−αexp）≦Ｔ0≦（αpat×Ｔpat−αexp×Ｔexp−ｋ2）／（αpat−αexp）    （２）
（上式（１），（２）中、Ｔpatはレジスト膜への電子線描画時と同一条件における前記ガラス基板の温度（℃）であり、Ｔ0は前記ガラス基板のクロスオーバー温度（℃）であり、ＴexpはＥＵＶリソグラフィ実施時と同一条件における前記ガラス基板の温度（℃）であり、αpatは前記Ｔpatにおけるガラス基板の線熱膨張係数（ｐｐｂ／℃）であり、αexpは前記Ｔexpにおけるガラス基板の線熱膨張係数（ｐｐｂ／℃）であり、ｄα／ｄＴは前記Ｔ0における前記ガラス基板の線熱膨張係数の温度依存性（ｐｐｂ／℃／℃）であり、ｋ1はＥＵＶリソグラフィ実施時におけるマスクパターンの位置変化の許容量に応じて選択される定数であり、ｋ2はレジスト膜への電子線描画時と、ＥＵＶリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化の許容量に応じて選択される定数である。）
【００１３】
本発明のＥＵＶＬ用反射型マスクブランクの製造方法の第１態様では、前記ｋ1が２０である。
本発明のＥＵＶＬ用反射型マスクブランクの製造方法の第２態様では、前記ｋ1が１０である。
本発明のＥＵＶＬ用反射型マスクブランクの製造方法の第３態様では、前記ｋ1が５である。
本発明のＥＵＶＬ用反射型マスクブランクの製造方法の第４態様では、前記ｋ2が４００である。
本発明のＥＵＶＬ用反射型マスクブランクの製造方法の第５態様では、前記ｋ2が２００である。
本発明のＥＵＶＬ用反射型マスクブランクの製造方法の第６態様では、前記ｋ2が１００である。
【００１４】
また、本発明は、本発明のＥＵＶＬ用反射型マスクブランクの製造方法により、ＥＵＶＬ用反射型マスクブランクを得て、該マスクブランクの前記吸収層上にレジスト膜を形成し、該レジスト膜に電子線描画し、現像によりレジストパターンを形成した後、ドライエッチングプロセスにより前記吸収層にマスクパターンを形成するＥＵＶＬ用反射型マスクの製造方法を提供する。
【発明の効果】
【００１５】
本発明によれば、レジスト膜への電子線描画時と、ＥＵＶＬ実施時と、の温度差によるマスクパターンの位置変化を所定の変化量以下に抑制できる。
【図面の簡単な説明】
【００１６】
【図１】図１は、ＥＵＶＬ用反射型マスクブランクの基本構成を示した模式図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明を説明する。
図１は、ＥＵＶＬ用反射型マスクブランクの基本構成を示した模式図である。図１に示すマスクブランクは、ガラス基板１の成膜面にＥＵＶ光線を反射する反射層２、および、ＥＵＶ光線を吸収する吸収層３がこの順に形成されている。ここで、反射層２としては、低屈折層と高屈折層とを交互に積層させた多層反射膜が示されている。
なお、図１は、ＥＵＶ用反射型マスクブランクの基本構成を示したものであり、本発明の方法によって製造されるＥＵＶ用反射型マスクブランクは、上記以外の各種機能層を有してもよい。このような機能層の具体例としては、反射層２の表面の酸化を防止する目的で反射層２上に必要に応じて形成される反射層２の保護層、パターニングの際に反射層２がダメージを受けるのを防止する目的で反射層２と吸収層３との間に必要に応じて形成されるバッファ層、マスクパターンの検査時のコントラストを向上させる目的で吸収層３上に必要に応じて形成されるマスクパターンの検査光に対する低反射層が挙げられる。
【００１８】
本発明の方法によって製造されるＥＵＶ用反射型マスクブランクは、反射層２、吸収層３以外に、図１のガラス基板１において、反射層２が形成されている側とは反対側の面（すなわち、成膜面に対する裏面）に施される裏面膜４を施してもよい。裏面膜４は、例えば、特表２００３−５０１８２３号公報に記載のように、基板の静電チャッキングを促すために、基板の裏面側に施される導電性コーティングが挙げられる。このような目的でガラス基板の裏面に施す導電性コーティングは、シート抵抗が１００Ω／□以下となるように、構成材料の電気伝導率と厚さを選択する。
【００１９】
図１に示すＥＵＶＬ用反射型マスクブランクから、ＥＵＶＬ用反射型マスクを作製する際は、以下の手順で吸収層３にマスクパターンを形成する。
（１）吸収層３上にレジスト膜を形成する。
（２）レジスト膜に所定のマスクパターンを電子線描画する。
（３）現像によりレジストパターンを形成する。
（４）ドライエッチングプロセスにより吸収層を部分的に除去してマスクパターンを形成する。
ここで、吸収層に形成されるマスクパターンの位置精度は、レジスト膜に電子線を描画する描画装置の位置精度に依存するほか、レジスト膜に電子線描画する際のＥＵＶＬ用反射型マスクブランクの温度、より具体的には、該ＥＵＶＬ用反射型マスクブランクの基材をなすガラス基板１の温度と線熱膨張係数、に依存する。
【００２０】
上述したように、レジスト膜への電子線描画時のＥＵＶＬ用反射型マスクブランクの温度と、ＥＵＶＬ実施時のＥＵＶＬ用反射型マスクの温度と、は異なり、両者の基材をなすガラス基板の温度は、レジスト膜への電子線描画時と、ＥＵＶＬ実施時と、で異なる。
ＥＵＶＬ実施時には、ＥＵＶＬ用反射型マスクの吸収層に形成されたマスクパターンがその形成位置や寸法含めて忠実にウェハに転写されることが望ましい。ところが、レジスト膜への電子線描画時と、ＥＵＶＬ実施時と、のガラス基板の温度及び線熱膨張係数の違いにより、レジスト膜への電子線描画時とＥＵＶＬ実施時とでは、ＥＵＶＬ用反射型マスクの吸収層に形成されたマスクパターンの位置が異なり、ＥＵＶＬ実施時には、ＥＵＶＬ用反射型マスクの吸収層に形成されたマスクパターンがウェハ上の所定の位置に転写されない場合が生じる。
【００２１】
本発明のＥＵＶＬ用反射型マスクブランクの製造方法では、ＥＵＶＬ用反射型マスクブランクの基材をなすガラス基板として、下記式（１），（２）を満たす、ＴｉＯ2−ＳｉＯ2ガラス基板を選択する。
Ｔexp−ｋ1／（ｄα／ｄＴ）≦Ｔ0  （１）
（αpat×Ｔpat−αexp×Ｔexp＋ｋ2）／（αpat−αexp）≦Ｔ0≦（αpat×Ｔpat−αexp×Ｔexp−ｋ2）／（αpat−αexp）  （２）
上記式（１），（２）中、Ｔpatはレジスト膜への電子線描画時と同一条件におけるガラス基板の温度（℃）であり、Ｔ0はガラス基板のクロスオーバー温度（℃）であり、ＴexpはＥＵＶリソグラフィ実施時と同一条件におけるガラス基板の温度（℃）であり、αpatはＴpatにおけるガラス基板の線熱膨張係数（ｐｐｂ／℃）であり、αexpはＴexpにおけるガラス基板の線熱膨張係数（ｐｐｂ／℃）であり、ｄα／ｄＴはＴ0におけるガラス基板の線熱膨張係数の温度依存性（ｐｐｂ／℃／℃）であり、ｋ1はＥＵＶリソグラフィ実施時におけるマスクパターンの位置変化の許容範囲に応じて選択される定数であり、ｋ2はレジスト膜への電子線描画時と、ＥＵＶリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化の許容範囲に応じて選択される定数である。また、クロスオーバー温度（Ｃｒｏｓｓ−ｏｖｅｒ  Ｔｅｍｐｅｒａｔｕｒｅ；ＣＯＴ）とは、ガラス基板の線熱膨張係数（ＣＴＥ）が０ｐｐｂ／℃となる温度である。
【００２２】
ＥＵＶＬ用反射型マスクブランクの基材をなすガラス基板として、ＴｉＯ2−ＳｉＯ2ガラス基板を選択するのは、αpatおよびαexpが０に近く、かつ、ガラス基板のＴｉＯ2含有量や、塩素やフッ素などのハロゲン含有量、あるいは、ガラス基板の仮想温度によってＴ0を調節できる、非晶質であるため研磨により非常に平滑な表面が得られ易い等の利点があるからである。
【００２３】
上記式（２）中のＴpatは、レジスト膜への電子線描画時と同一条件におけるガラス基板の温度（℃）である。ここで、「レジスト膜への電子線描画時と同一条件における」としているのは、レジスト膜への電子線描画を実施する環境によって、ガラス基板の温度が異なるからである。Ｔpatは、通常は、１０〜３０℃の範囲で設定され、特に１５〜２５℃の範囲、さらには２０〜２３℃の範囲で設定されることが多い。
【００２４】
上記式（１），（２）中のＴexpはＥＵＶリソグラフィ実施時と同一条件におけるガラス基板の温度（℃）である。ここで、「ＥＵＶリソグラフィ実施時と同一条件における」としているのは、ＥＵＶＬ実施時には、ＥＵＶＬ用反射型マスクブランクではなく、該マスクブランクから作製したＥＵＶＬ用反射型マスクが用いられるからであり、また、ＥＵＶＬを実施する環境によって、ガラス基板の温度が異なるからである。Ｔexpは、Ｔpat以上であり、具体的には２３〜７０℃の範囲である。
【００２５】
上記式（１），（２）中のＴ0、αpat、αexpおよびｄα／ｄＴは、ガラス基板の線熱膨張係数（ＣＴＥ）を公知の方法、例えば、レーザー干渉式熱膨張計を用いて測定して、ＣＴＥと温度の関係をプロットすることにより求められる。
【００２６】
αpatは、レジスト膜への電子線描画時時の温度変動によるマスクパターンの位置変動を小さくできるように、なるべく０に近いことが求められる。αpatは、光リソグラフィ用透過型マスク或いは透過型マスクブランクの基材である合成石英ガラスと同程度の０±５００ｐｐｂ／℃の範囲内が好ましく、より好ましくは０±２００ｐｐｂ／℃の範囲内、さらに好ましくは０±１００ｐｐｂ／℃の範囲内である。αexpは、ＥＵＶＬ実施時の温度変動によるマスクパターンの位置変動を小さくできるように、なるべく０に近いことが求められ、０±２０ｐｐｂ／℃の範囲内が好ましく、より好ましくは０±１０ｐｐｂ／℃の範囲内、さらに好ましくは０±５ｐｐｂ／℃の範囲内である。
【００２７】
ｄα／ｄＴは、αpatとαexpの両者が、上記範囲内になるとともに０ｐｐｂ／℃に近い値を容易に得るため、±３ｐｐｂ／℃／℃の範囲内が好ましく、特に±２．５ｐｐｂ／℃／℃の範囲内が好ましい。
【００２８】
上記式（１）中、ｋ1はＥＵＶリソグラフィ実施時におけるマスクパターンの位置変化の許容範囲に応じて選択される定数である。ＥＵＶリソグラフィ実施時におけるマスクパターンの位置変化の許容範囲は、αexpの許容可能な上限値に相当し、ＥＵＶＬ用反射型マスクに対する要求特性によって異なる。現在のαexpに対する要求値は、ＥＵＶＬ用反射型マスクに用いる基板材料に関して規定したＳＥＭＩスタンダードＰ−３７によれば、４段階あり、最も緩いクラスＤは０±３０ｐｐｂ／℃、最も厳しいクラスＡは０±５ｐｐｂ／℃、残る２つのクラスＢとクラスＣは、クラスＡとクラスＤの間に位置し、クラスＢは０±１０ｐｐｂ／℃、クラスＣは０±２０ｐｐｂ／℃である。
ここでは、マスクパターンの位置変化の許容範囲について、将来的に高い特性が要求されるので、クラスＣ、クラスＢおよびクラスＡに対応するｋ1について示す。
ＥＵＶリソグラフィ実施時におけるマスクパターンの寸法変化の許容範囲（αexpの許容可能な上限値）が０±２０ｐｐｂ／℃の場合（クラスＣ）は、ｋ1は２０である。
ＥＵＶリソグラフィ実施時におけるマスクパターンの寸法変化の許容範囲（αexpの許容可能な上限値）が０±１０ｐｐｂ／℃の場合（クラスＢ）は、ｋ1は１０である。
ＥＵＶリソグラフィ実施時におけるマスクパターンの寸法変化の許容範囲（αexpの許容可能な上限値）が０±５ｐｐｂ／℃の場合（クラスＡ）は、ｋ1は５である。
【００２９】
上記式（２）中、ｋ2はレジスト膜への電子線描画時と、ＥＵＶリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化の許容範囲に応じて選択される定数である。レジスト膜への電子線描画時と、ＥＵＶリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化量は、Ｔpat〜Ｔexp間におけるガラス基板の平均線熱膨張係数αave(pat〜exp)（ｐｐｂ／℃）と、温度Ｔpat〜Ｔexp間の温度差（Ｔexp−Ｔpat）（℃）と、の積（αave(pat〜exp) ×（Ｔexp−Ｔpat））に相当する。例えば、レジスト膜への電子線描画時と、ＥＵＶリソグラフィ実施時と、の温度変化によるマスクパターンの最大位置変化量は、１００×１００ｍｍの正方形の領域内にマスクパターンを形成し、αave(pat〜exp) ×（Ｔexp−Ｔpat）の積が２００ｐｐｂの場合は２０ｎｍに、同積が１００ｐｐｂの場合は１０ｎｍに、同積が５０ｐｐｂの場合は５ｎｍに相当する。このため、αave(pat〜exp) ×（Ｔexp−Ｔpat）の積を適切な値となるように基材を選択することにより、上述の半導体技術ロードマップ（Ｔｈｅ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の２００９年版の要求値±１３ｎｍ以下（レンジで２６ｎｍ以下）とできる。
ここで、レジスト膜への電子線描画時と、ＥＵＶリソグラフィ実施時と、の温度変化によるマスクパターンの寸法変化の許容範囲（αave(pat〜exp) ×（Ｔexp−Ｔpat）の許容可能な上限値）が０±２００ｐｐｂの範囲内の場合は、ｋ2は４００である。
また、レジスト膜への電子線描画時と、ＥＵＶリソグラフィ実施時と、の温度変化によるマスクパターンの寸法変化の許容範囲（αave(pat〜exp) ×（Ｔexp−Ｔpat）の許容可能な上限値）が０±１００ｐｐｂの範囲内の場合は、ｋ2は２００である。
さらに、レジスト膜への電子線描画時と、ＥＵＶリソグラフィ実施時と、の温度変化によるマスクパターンの寸法変化の許容範囲（αave(pat〜exp) ×（Ｔexp−Ｔpat）の許容可能な上限値）が０±５０ｐｐｂの範囲内の場合は、ｋ2は１００である。
【００３０】
また、本発明のＥＵＶＬ用反射型マスクブランクの製造方法において、上記式（１），（２）を満たすＴｉＯ2−ＳｉＯ2ガラス基板を選択する手段の一態様としては、例えば、上記式（１），（２）を満たすように、Ｔ0、すなわち、ガラス基板のクロスオーバー温度を調節することが考えられる。
ＴｉＯ2−ＳｉＯ2ガラス基板の場合、ガラス基板のクロスオーバー温度（ＣＯＴ）Ｔ0は、例えば、ガラス基板のＴｉＯ2含有量によって調節できる。
この場合、例えば、Ｔ0を２０〜５０℃の範囲に調整するために設定されるガラス基板のＴｉＯ2含有量は、３〜１０質量％が好ましく、５〜９質量％がより好ましい。
【００３１】
また、Ｔ0は、ガラス基板の仮想温度によっても調節できる。
なお、ガラス基板の仮想温度によって、ｄα／ｄｔも調節できる。
ガラス基板の仮想温度は、公知の方法により調節できる。一例としては、ＴｉＯ2−ＳｉＯ2ガラス基板の製造時におけるアニール処理が挙げられる。また、別の一例としては、ＴｉＯ2−ＳｉＯ2ガラス基板へのフッ素などのハロゲン元素の添加が挙げられる。
この場合、例えば、ｄα／ｄＴを±３ｐｐｂ／℃／℃の範囲内に調整するために設定されるガラス基板の仮想温度は、１２００℃以下が好ましく、１１００℃以下がより好ましく、１０００℃以下がさらに好ましい。
【００３２】
このように、本発明のＥＵＶＬ用反射型マスクブランクの製造方法では、ＥＵＶリソグラフィ実施時におけるマスクパターンの位置変化の許容範囲（αexpの許容可能な上限値）に応じてｋ1を選択し、レジスト膜への電子線描画時と、ＥＵＶリソグラフィ実施時と、の温度変化によるマスクパターンの位置変化の許容範囲（ａave(pat〜exp)×（Ｔexp−Ｔpat）の許容可能な上限値）に応じてｋ2を選択する。そして、選択したｋ1およびｋ2に応じて上記（１），（２）に満たすＴｉＯ2−ＳｉＯ2ガラス基板を選択することで、ＥＵＶＬ実施時におけるマスクパターンの位置変化を許容範囲内に抑制でき、かつ、レジスト膜への電子線描画時と、ＥＵＶＬ実施時と、の温度差によるマスクパターンの位置変化を許容範囲内に抑制できる。
【００３３】
以下、本発明の方法により製造されるＥＵＶＬ用反射型マスクブランクの構成例を示す。
【００３４】
ＥＵＶＬ用反射型マスクブランクの基材をなすガラス基板１は、平滑性、平坦度に優れ、さらには、ＥＵＶＬ用反射型マスクブランクやＥＵＶＬ用反射型マスクの洗浄等に用いる洗浄液への耐性に優れたものが好ましい。ＴｉＯ2−ＳｉＯ2ガラス基板は、ＥＵＶＬ用反射型マスクブランクやＥＵＶＬ用反射型マスクの洗浄等に用いる洗浄液への耐性に優れている。
平滑性および平坦度に関して、ガラス基板１は、０．１５ｎｍ  ｒｍｓ以下の平滑な表面と１００ｎｍ以下の平坦度を有していることが、ＥＵＶＬ用反射型マスクとした際に、ＥＵＶ光線に対する高反射率および転写精度が得られるために好ましい。
ガラス基板１の大きさや厚さなどはマスクの設計値等により適宜決定される。一例を挙げると、外形１５２ｍｍ角で、厚さ６．３５ｍｍのガラス基板である。
また、ガラス基板１の成膜面には欠点が存在しないことが好ましい。しかし、存在している場合であっても、凹状欠点および／または凸状欠点によって位相欠点が生じないように、凹状欠点の深さおよび凸状欠点の高さが２ｎｍ以下であり、かつこれら凹状欠点および凸状欠点の半値幅は６０ｎｍ以下が好ましい。
【００３５】
ＥＵＶＬ用反射型マスクブランクの反射層２に特に要求される特性は、高ＥＵＶ光線反射率である。具体的には、ＥＵＶ光の波長領域の光線を反射層２表面に入射角度６度で照射した際の、波長１３．５ｎｍ付近の光線反射率の最大値は、６０％以上が好ましく、６３％以上がより好ましく、６５％以上がさらに好ましい。
【００３６】
ＥＵＶＬ用反射型マスクブランクの反射層２としては、ＥＵＶ波長域において高反射率を達成できる、高屈折率膜と低屈折率膜とを交互に複数回積層させた多層反射膜が広く用いられている。多層反射膜の具体例としては、高屈折率膜としてのＳｉ膜と、低屈折率膜としてのＭｏ膜とを交互に複数回積層させたＭｏ／Ｓｉ多層反射膜が挙げられる。
Ｍｏ／Ｓｉ多層反射膜の場合に、ＥＵＶ光線反射率の最大値が６０％以上の反射層２とするには、膜厚２．３±０．１ｎｍのＭｏ層と、膜厚４．５±０．１ｎｍのＳｉ層とを繰り返し単位数が３０〜６０になるように積層させればよい。
【００３７】
なお、Ｍｏ／Ｓｉ多層反射膜を構成する各層は、乾式成膜法、具体的にはマグネトロンスパッタリング法、イオンビームスパッタリング法などのスパッタリング法を用いて所望の厚さに成膜すればよい。例えば、イオンビームスパッタリング法を用いてＭｏ／Ｓｉ多層反射膜を形成する場合、ターゲットとしてＭｏターゲットを用い、スパッタリングガスとしてＡｒガス（ガス圧１．３×１０-2Ｐａ〜２．７×１０-2Ｐａ）を使用して、イオン加速電圧３００〜１５００Ｖ、成膜速度０．０３〜０．３０ｎｍ／ｓｅｃで厚さ２．３ｎｍとなるようにＭｏ層を成膜し、次に、ターゲットとしてＳｉターゲットを用い、スパッタリングガスとしてＡｒガス（ガス圧１．３×１０-2Ｐａ〜２．７×１０-2Ｐａ）を使用して、イオン加速電圧３００〜１５００Ｖ、成膜速度０．０３〜０．３０ｎｍ／ｓｅｃで厚さ４．５ｎｍとなるようにＳｉ層を成膜することが好ましい。これを１周期として、Ｍｏ層およびＳｉ層を３０〜６０周期積層させることによりＭｏ／Ｓｉ多層反射膜が成膜される。
【００３８】
吸収層３に特に要求される特性は、ＥＵＶ光線反射率が極めて低いことである。具体的には、ＥＵＶ光の波長領域の光線を吸収層３表面に照射した際の、波長１３．５ｎｍ付近の最大光線反射率は、２．０％以下が好ましく、１．０％以下がより好ましい。
上記の特性を達成するため、ＥＵＶ光線の吸収係数が高い材料で構成されることが好ましい。ＥＵＶ光線の吸収係数が高い材料の具体例としては、タンタル（Ｔａ）を主成分とする材料が挙げられる。
タンタル（Ｔａ）を主成分とする材料で構成される吸収層の具体例としては、Ｔａおよび窒素（Ｎ）を以下に述べる比率（原子比率：ａｔ％、と略す。）で含有する吸収層（ＴａＮ膜）が挙げられる。
Ｔａの含有率  好ましくは１０〜９５ａｔ％、より好ましくは６０〜９０ａｔ％
Ｎの含有率  好ましくは５〜５０ａｔ％、より好ましくは１０〜４０ａｔ％
ＴａとＮとの原子組成比（Ｔａ：Ｎ）  ８：１〜１：５
【００３９】
上記組成の吸収層３（ＴａＮ膜）は、その結晶状態はアモルファスであり、表面の平滑性に優れている。
上記組成の吸収層３（ＴａＮ膜）であれば、吸収層３表面の表面粗さを０．５ｎｍ  ｒｍｓ以下にできる。吸収層３表面の表面粗さが大きいと、ＥＵＶＬ用反射型マスクを作製する際に、吸収層３に形成されるパターンのエッジラフネスが大きくなり、パターンの寸法精度が悪くなる。パターンが微細になるに従いエッジラフネスの影響が顕著になるため、吸収層３表面は平滑であることが要求される。
吸収層３表面の表面粗さが０．５ｎｍ  ｒｍｓ以下であれば、吸収層３表面が十分平滑であるため、ＥＵＶＬ用反射型マスクを作製する際に、エッジラフネスの影響によってパターンの寸法精度が悪化するおそれがない。
【００４０】
また、吸収層３の厚さは、波長１３．５ｎｍ付近における所望の最大光線反射率を実現するために、５ｎｍ以上が好ましく、２０ｎｍ以上がより好ましく、３０ｎｍ以上がさらに好ましく、５０ｎｍ以上が特に好ましい。
一方、吸収層３の膜厚が大きすぎると、該吸収層３に形成するパターンの精度が低下するおそれがあるため、１００ｎｍ以下が好ましく、９０ｎｍ以下がより好ましく、８０ｎｍ以下がさらに好ましい。
【００４１】
上記組成の吸収層３（ＴａＮ膜）は、乾式成膜法、具体的にはマグネトロンスパッタリング法、イオンビームスパッタリング法などのスパッタリング法を用いて形成できる。マグネトロンスパッタリング法を用いる場合、Ｔａターゲットを使用し、Ａｒで希釈した窒素（Ｎ2）雰囲気中でターゲットを放電させて吸収層３（ＴａＮ膜）を形成する。
【００４２】
上記例示した方法で吸収層３（ＴａＮ膜）を形成するには、具体的には以下の成膜条件で実施すればよい。
スパッタリングガス：ＡｒとＮ2の混合ガス（Ｎ2ガス濃度３〜８０ｖｏｌ％、好ましくは５〜３０ｖｏｌ％、より好ましくは８〜１５ｖｏｌ％。ガス圧０．５×１０-１Ｐａ〜１０×１０-１Ｐａ、好ましくは０．５×１０-１Ｐａ〜５×１０-１Ｐａ、より好ましくは０．５×１０-１Ｐａ〜３×１０-１Ｐａ。）
投入電力（各ターゲットについて）：３０〜１０００Ｗ、好ましくは５０〜７５０Ｗ、より好ましくは８０〜５００Ｗ
成膜速度：２．０〜６０ｎｍ／ｍｉｎ、好ましくは３．５〜４５ｎｍ／ｍｉｎ、より好ましくは５〜３０ｎｍ／ｍｉｎ
【実施例】
【００４３】
本実施例では、複数のＴｉＯ2−ＳｉＯ2ガラス基板を準備して、ＴpatおよびＴexpが下記表に示す数値の場合における、αpat、αexp、Ｔ0およびｄα／ｄＴを求めた。結果を下記表に示す。なお、例１〜例２１については、ＴｉＯ2含有量を６．７〜７．０質量％の範囲内、仮想温度を１１４０℃〜７００℃の範囲内において、調整して、上記パラメータを決定した。
【表１】
0005761000.tif 000002
【００４４】
次に、これらのパラメータを式（１）、（２）に適用して、これらの式を満たすか否かを確認した。また、各ＴｉＯ2−ＳｉＯ2ガラス基板について、αexpおよびαave(pat〜exp) ×（Ｔexp−Ｔpat）が許容可能な上限値を満たしているか否かを確認した。
ｋ1＝２０、ｋ2＝４００の場合
判定基準としては、式（１）、式（２）の左辺、そして、式（２）の右辺を満たす場合は、下表にてそれぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。なお、式（２）の左辺とは、（αpat×Ｔpat−αexp×Ｔexp＋ｋ2）／（αpat−αexp）≦Ｔ0を満足するかどうか、を判定し、式（２）の右辺とは、Ｔ0≦（αpat×Ｔpat−αexp×Ｔexp−ｋ2）／（αpat−αexp）を満足するかどうか、を判定した。また、同表において、αexp≦２０ｐｐｂ／℃、｜αave(pat〜exp) ×（Ｔexp−Ｔpat）｜≦２００ｐｐｂである場合、それぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。
この場合、例１、４、９、１０、１５、１９、２１が比較例である。
【表２】
0005761000.tif 000003
【００４５】
ｋ1＝１０、ｋ2＝２００の場合
判定基準としては、式（１）、式（２）の左辺、そして、式（２）の右辺を満たす場合は、下表にてそれぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。また、同表において、αexp≦１０ｐｐｂ／℃、｜αave(pat〜exp) ×（Ｔexp−Ｔpat）｜≦１００ｐｐｂである場合、それぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。
この場合、例１、２、４〜６、８〜１５、１９〜２１が比較例である。
【表３】
0005761000.tif 000004
【００４６】
ｋ1＝５、ｋ2＝１００の場合
判定基準としては、式（１）、式（２）の左辺、そして、式（２）の右辺を満たす場合は、下表にてそれぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。また、同表において、αexp≦５ｐｐｂ／℃、｜αave(pat〜exp) ×（Ｔexp−Ｔpat）｜≦５０ｐｐｂである場合、それぞれ‘○’を示し、それを満たさない場合は、それぞれ‘×’を示す。
この場合、例１、２、４〜１６、１８〜２１が比較例である。
【表４】
0005761000.tif 000005
【００４７】
以上の結果から明らかなように、選択したｋ1およびｋ2に応じて上記（１），（２）に満たすＴｉＯ2−ＳｉＯ2ガラス基板を選択することで、ＥＵＶＬ実施時におけるマスクパターンの位置変化を許容範囲内に抑制でき、かつ、レジスト膜への電子線描画時と、ＥＵＶＬ実施時と、の温度差によるマスクパターンの位置変化を許容範囲内に抑制できる。
【図１】
0005761000.tif 000006