(57)【特許請求の範囲】
【請求項１】
Ｃ軸方向に結晶成長することで基板の上に形成されたウルツ鉱型結晶構造の半導体からなる緩衝層と、
Ｃ軸方向に結晶成長することで前記緩衝層の上に形成されたウルツ鉱型結晶構造のアンドープの半導体からなる障壁層と、
前記障壁層の上に形成されたゲート電極と、
Ｃ軸方向に結晶成長することで前記ゲート電極を挟んで各々離間して前記障壁層の上に接して形成されたウルツ鉱型結晶構造の半導体からなる２つの電流トンネル層と、
Ｃ軸方向に結晶成長することで各々の前記電流トンネル層の上に形成されたウルツ鉱型結晶構造の半導体からなる２つのキャップ層と、
一方の前記キャップ層の上に形成されたソース電極と、
他方の前記キャップ層の上に形成されたドレイン電極と
を少なくとも備え、
前記障壁層の伝導帯ポテンシャルは、前記緩衝層の伝導帯ポテンシャルより高く、
前記キャップ層の伝導帯ポテンシャルは、前記障壁層の伝導帯ポテンシャルより低く、
前記電流トンネル層の分極電荷は、前記障壁層の分極電荷よりも大きいことを特徴とする電界効果型トランジスタ。
【請求項２】
請求項１記載の電界効果型トランジスタにおいて、
前記キャップ層は、ｎ型とされていることを特徴とする電界効果型トランジスタ。
【請求項３】
請求項１または２記載の電界効果型トランジスタにおいて、
前記半導体は、窒化物半導体であることを特徴とする電界効果型トランジスタ。
【請求項４】
請求項３記載の電界効果型トランジスタにおいて、
前記緩衝層は、ＧａＮおよびＧａＩｎＮより選択された窒化物半導体から構成され、
前記障壁層は、ＡｌＮ，ＡｌＧａＮ，ＡｌＩｎＮ，およびＡｌＧａＩｎＮより選択されて前記緩衝層より伝導帯ポテンシャルが高い範囲の組成とされた窒化物半導体から構成され、
前記電流トンネル層は、ＡｌＮ，ＡｌＧａＮ，ＡｌＩｎＮ，およびＡｌＧａＩｎＮより選択されて前記障壁層より分極電荷の大きい組成とされた窒化物半導体から構成され、
前記キャップ層は、ＧａＮ，ＡｌＧａＮ，ＡｌＧａＩｎＮ，およびＧａＩｎＮより選択されて前記障壁層より伝導帯ポテンシャルが低い範囲の組成とされた窒化物半導体から構成されている
ことを特徴とする電界効果型トランジスタ。
【請求項５】
Ｃ軸方向に結晶成長することで基板の上にウルツ鉱型結晶構造の半導体からなる緩衝層を形成する工程と、
Ｃ軸方向に結晶成長することで前記緩衝層の上にウルツ鉱型結晶構造のアンドープの半導体からなる障壁層を形成する工程と、
Ｃ軸方向に結晶成長することで前記障壁層の上に接してウルツ鉱型結晶構造の半導体からなる電流トンネル層を形成する工程と、
Ｃ軸方向に結晶成長することで前記電流トンネル層の上にウルツ鉱型結晶構造の半導体からなるキャップ層を形成する工程と、
前記キャップ層および前記電流トンネル層に溝を形成して前記障壁層の上に２つの電流トンネル層および２つのキャップ層が形成された状態とする工程と、
２つの前記電流トンネル層の間の前記障壁層の上にゲート電極を形成する工程と、
一方の前記キャップ層の上にソース電極を形成し、他方の前記キャップ層の上にドレイン電極を形成する工程と
を少なくとも備え、
前記障壁層は、前記緩衝層よりも伝導帯ポテンシャルが高い半導体から構成し、
前記キャップ層は、前記障壁層よりも伝導帯ポテンシャルが低い半導体から構成し、
前記電流トンネル層は、前記障壁層よりも分極電荷が大きい半導体から構成することを特徴とする電界効果型トランジスタの製造方法。
【請求項６】
Ｃ軸方向に結晶成長することで基板の上にウルツ鉱型結晶構造の半導体からなる緩衝層を形成する工程と、
Ｃ軸方向に結晶成長することで前記緩衝層の上にウルツ鉱型結晶構造のアンドープの半導体からなる障壁層を形成する工程と、
前記障壁層の上のゲート電極形成領域に選択成長マスクを形成する工程と、
前記選択成長マスクで覆われていない前記障壁層の上に、Ｃ軸方向に選択的に結晶成長することで前記障壁層の上に接してウルツ鉱型結晶構造の半導体からなる２つの電流トンネル層を形成する工程と、
Ｃ軸方向に結晶成長することで各々の前記電流トンネル層の上にウルツ鉱型結晶構造の半導体からなる２つのキャップ層を形成する工程と、
前記キャップ層を形成した後で前記選択成長マスクを除去する工程と、
前記障壁層の上の前記ゲート電極形成領域にゲート電極を形成する工程と、
一方の前記キャップ層の上にソース電極を形成し、他方の前記キャップ層の上にドレイン電極を形成する工程と
を少なくとも備え、
前記障壁層は、前記緩衝層よりも伝導帯ポテンシャルが高い半導体から構成し、
前記キャップ層は、前記障壁層よりも伝導帯ポテンシャルが低い半導体から構成し、
前記電流トンネル層は、前記障壁層よりも分極電荷が大きい半導体から構成することをすることを特徴とする電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体などのウルツ鉱型結晶構造の半導体からなる電界効果型トランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
ウルツ鉱型結晶構造の半導体である窒化物半導体は、ワイドギャップ、高い絶縁破壊電解、高い飽和電子速度、および熱的安定性を有し、耐高温・高出力・高周波の電界効果型トランジスタへの応用が期待され開発が進められている。例えば、緩衝層とこの上に形成された障壁層と、障壁層の上に形成されたゲート電極と、ゲート電極を挟んで障壁層の上に形成されたソース電極およびドレイン電極を備える電界効果型トランジスタがある。
【０００３】
窒化物半導体を用いた電界効果型トランジスタの高速・高出力化のためには、障壁層のバンドギャップエネルギーをよりワイドギャップ化することが有効であり、また、緩衝層との伝導帯バンドオフセットを増加させることが有効である。このことにより、電界効果型トランジスタのリーク電流を低減でき、また耐圧を向上させることができる。
【０００４】
さらに、窒化物半導体を始めとするＣ軸方向に結晶成長したウルツ鉱型の結晶では、よく知られているように、Ｃ軸方向の結晶の極性によりヘテロ構造の界面において分極電荷が生じる。窒化物半導体の場合、通常、バンドギャップエネルギーのワイドギャップ化とともに分極電荷が増加する。よって、よりワイドギャップの障壁層を用いることで、緩衝層とのヘテロ界面の２次元電子ガスの濃度が増加し、電界効果型トランジスタのオン抵抗の低減、および相互コンダクタンスの向上が期待できる。
【０００５】
例えば、窒化物半導体を用いた電界効果型トランジスタでは、障壁層としてＡｌＧａＮ、緩衝層としてＧａＮから構成されるＡｌＧａＮ／ＧａＮへテロ構造が用いられるが、ＡｌＧａＮ障壁層は、Ａｌ組成を増加することでバンドギャップが広がり、さらに伝導帯オフセットが大きくなる。よって、高いＡｌ組成のＡｌＧａＮからなる障壁層を用いることで、上述したようなリーク電流の低減、耐圧の向上、および２次元電子ガス濃度の増加が可能となる。
【０００６】
例えば、Ａｌ組成０．４以上の高Ａｌ組成ＡｌＧａＮを用いることで、高速動作が可能となることが示されている（非特許文献１参照）。また、Ｉｎ組成が０．２２から０．１３程度の範囲のＩｎＡｌＮを障壁層として用いた場合、ＩｎＡｌＮ／ＧａＮへテロ構造ではＧａＮとの格子不整が小さい、自発分極電荷が大きい、ＧａＮとの伝導帯バンドオフセットが大きいなどの利点がある。これらの結果、上述した組成のＩｎＡｌＮを障壁層として用いることで、高Ａｌ組成ＡｌＧａＮ障壁層よりも効果的に電界効果型トランジスタの性能を向上することが期待できる(非特許文献２参照)。
【０００７】
しかしながら、障壁層のワイドギャップ化、伝導帯バンドオフセットの増加に従い、ソース電極およびドレイン電極の接触抵抗が増加するという問題が発生する。この問題は、電極と半導体層との間のポテンシャル障壁高さが増加することによるものである。通常、窒化物半導体においては、Ｔｉ／Ａｌ系の金属多層膜を６００−９００℃の範囲で熱処理することにより、オーミック接続する電極を形成している。
【０００８】
このオーミック接続の形成では、熱処理によりＴｉが窒化物半導体のＮ原子を吸い出し、窒化物半導体の接触表面に高濃度の窒素空孔が形成されるところに特徴がある。この窒素空孔は、浅いドナー準位を形成するため、高濃度のドナーが窒化物半導体と電極との接触表面に形成されることになる。この高濃度ドナーによる半導体表面のバンドベンディングによりトンネル電流が促進され、窒化物半導体と電極との接触抵抗を低減することが可能となる。
【０００９】
しかし、ワイドギャップ化し、また高い伝導帯ポテンシャルを有する半導体は、原子結合力が強いため、上述したような熱処理を施しても、Ｎ原子の脱離が抑制される。このため、バンドベンディングによるトンネル電流が抑えられ、電極との接触抵抗の低減が困難となる。
【００１０】
以下、一般的なＡｌＧａＮ／ＧａＮへテロ構造を用いた電界効果型トランジスタを例に、上述した問題について説明する。図１０は、この電界効果型トランジスタの構成を模式的に示す断面図（ａ）および、層の積層方向のバンドポテンシャルの変化を示すバンド図（ｂ），（ｃ）である。この電界効果型トランジスタは、基板１００１の上に形成されたＧａＮからなる緩衝層１００２と、この上に形成されたＡｌＧａＮからなる障壁層１００３と、障壁層１００３の上に形成されたゲート電極１００４と、ゲート電極１００４を挟んで障壁層１００３の上に形成されたソース電極１００５，ドレイン電極１００６とを備えている。
【００１１】
この電界効果型トランジスタにおいて、図１０の（ｂ）は、障壁層１００３をＡｌ0.2Ｇａ0.8Ｎから構成した場合のバンド図であり、図１０の（ｃ）は、障壁層１００３をＡｌ0.4Ｇａ0.6Ｎから構成した場合のバンド図である。これらバンド図は、オーミック電極であるソース電極およびドレイン電極からみ基板側の障壁層１００３および緩衝層１００２のバンドポテンシャルを示している。
【００１２】
Ａｌ組成が０．２と低い場合、図１０の（ｂ）に示すように、障壁層１００３の表面（図中左端）の障壁高さが低い。さらに、この場合、電極との界面近傍に窒素空孔によるｎ+層が形成され、界面近傍のバンドが大きくベンディングしている。これらの結果、オーミック電極と半導体（障壁層１００３）との間を電子が容易にトンネルして通過することができ、低い接触抵抗が得られる。
【００１３】
一方、Ａｌ組成が０．４と高く障壁層１００３がワイドギャップの場合、図１０の（ｃ）に示すように、障壁層１００３の表面（図中左端）の障壁高さが高くなる。さらに、電極との界面近傍のドナー濃度も低いため、バンドのベンディングが小さい。これらの結果、オーミック電極と半導体との間の電子のトンネル確率が低下し、接触抵抗が高くなる。
【００１４】
上述したように障壁層をワイドギャップ化すると、オーミック接続させようとする電極との間の接触抵抗が高くなるが、この接触抵抗の低減のためには、例えば、障壁層の上にドーピングを施したキャップ層を形成し、キャップ層の上に電極を形成することが考えられる。この技術は、ＡｌＧａＮからなる障壁層のＡｌ組成を０．３程度までとしたそれほど高くない場合においては有効である。
【００１５】
例えば、非特許文献３に示される電界効果型トランジスタにおいては、障壁層の上にｎ+−ＧａＮからなるキャップ層を形成し、このキャップ層にリセスエッチングを施し、リセス部において障壁層の上にゲート電極を形成している。このようにキャップ層を用いることで、キャップ層の上に形成するソース・ドレイン電極との接触抵抗が低減され、高い相互コンダクタンスが得られている。
【００１６】
しかし、障壁層のバンドギャップエネルギーがより大きい場合、キャップ層と障壁層との伝導帯バンドオフセットが大きくなり、これによる障壁によりオーミック接合が得られなることが考えられる。
【００１７】
また、障壁層の表面に直接ドーピングを施したとしても、不純物ドナー準位が深くなり活性化率が低減するためドーピングを施しても接触抵抗を低減する効果が得られにくい。例えば、非特許文献４にあるように、ＡｌＧａＮにおいてはＡｌ組成が０．５以上となると急激に活性化エネルギーが増加する。ＩｎＡｌＮも同様に活性化エネルギーが高いと考えられる。
【００１８】
以下、非特許文献３に示された電界効果型トランジスタを例に説明する。図１１は、キャップ層を用いる電界効果型トランジスタの構成を模式的に示す断面図（ａ）および、層の積層方向のバンドポテンシャルの変化を示すバンド図（ｂ），（ｃ）である。
【００１９】
この電界効果型トランジスタは、基板１１０１の上に形成されたＧａＮからなる緩衝層１１０２と、この上に形成されたアンドープのＡｌＧａＮからなる障壁層１１０３と、この上に形成されたｎ型のＡｌＧａＮからなるｎ型障壁層１１０４と、ｎ型障壁層１１０４の上に形成されたゲート電極１１０５と、ゲート電極１１０５を挟んでｎ型障壁層１１０４の上に形成されたｎ+−ＧａＮからなる２つのキャップ層１１０６と、各々のキャップ層１１０６の上に形成されたソース電極１１０７，ドレイン電極１１０８とを備えている。
【００２０】
ｎ型障壁層１１０４は、不純物濃度が５×１０18ｃｍ-2とされ、キャップ層１１０６は、ｎ型の不純物濃度が１×１０19ｃｍ-2とされている。また、障壁層１１０３は、層厚５ｎｍとされ、ｎ型障壁層１１０４は、層厚２０ｎｍとされ、キャップ層１１０６は、層厚２０ｎｍとされている。
【００２１】
この電界効果型トランジスタにおいて、図１１の（ｂ）は、Ａｌ0.2Ｇａ0.8Ｎから各障壁層を構成した場合のバンド図であり、図１１の（ｃ）は、Ａｌ0.4Ｇａ0.6Ｎから各障壁層を構成した場合のバンド図である。これらバンド図は、オーミック電極であるソース電極およびドレイン電極からみて基板側の、キャップ層１１０６，障壁層１１０３，および緩衝層１１０２のバンドポテンシャルを示している。
【００２２】
Ａｌ組成が０．２程度と低い場合には、図１１の（ｂ）に示すように、ｎ型障壁層１１０４および障壁層１１０３より低いキャップ層１１０６の障壁高さ、およびキャップ層１１０６のドーピングの効果により、各電極との接触抵抗を低減することができる。
【００２３】
一方、Ａｌ組成が０．４と高く各障壁層がワイドギャップの場合、図１１の（ｃ）に示すように、オーミック接続したい各電極とキャップ層１１０６との間では、良好なオーミック接合が得られる。しかしながら、キャップ層１１０６とｎ型障壁層１１０４の伝導帯バンドオフセットおよび分極電荷の差の増加のため、キャップ層１１０６とｎ型障壁層１１０４との界面に、高い障壁が形成されてしまう。このため、２次元電子ガスとオーミック電極との導電性が低下し、結果として接触抵抗が高くなる。
【先行技術文献】
【非特許文献】
【００２４】
【非特許文献１】M.Higashiwaki and T.Matsui, "AlGaN/GaN Heterostructure Field-Effect Transistors with Current Gain Cut-off Frequency of 152 GHz on Sapphire Substrates", Japanese Journal of Applied Physics, Vol.44, No.16, pp.L475-L478, 2005.
【非特許文献２】J.Kuzmik , "Power Electronics on InAlN/(In)GaN: Prospect for a Record Performance", IEEE ELECTRON DEVICE LETTERS, VOL.22, NO.11,pp.510-512, 2001.
【非特許文献３】H. Okita et al. , "High transconductance AlGaN/GaN-HEMT with recessed gate on sapphire substrate", phys. stat. sol. (a), vol.200, No.1, pp.187-190, 2003.
【非特許文献４】Y.Taniyasu et al. , "Intentional control of n-type conduction for Si-doped AlN and AlXGa1AXN (0.42≦x<1)", APPLIED PHYSICS LETTERS, vol.81, no.7, pp.1255-1257, 2002.
【発明の概要】
【発明が解決しようとする課題】
【００２５】
以上に説明したように、窒化物半導体などのウルツ鉱型結晶構造の半導体を用いた電界効果型トランジスタでは、障壁層をよりバンドギャップエネルギーの大きな半導体より構成することで、リーク電流の低減、耐圧の向上、オン抵抗の低減、および相互コンダクタンスの向上など、性能の向上が見込める。しかしながら、障壁層をよりバンドギャップエネルギーの大きな半導体より構成すると、ソース・ドレイン電極との間の接触抵抗が高くなるという問題が発生する。
【００２６】
本発明は、以上のような問題点を解消するためになされたものであり、ウルツ鉱型結晶構造の半導体を用いた電界効果型トランジスタで、電極との接触抵抗を高くすることなく、バンドギャップエネルギーのより大きな半導体から障壁層が構成できるようにすることを目的とする。
【課題を解決するための手段】
【００２７】
本発明に係る電界効果型トランジスタは、Ｃ軸方向に結晶成長することで基板の上に形成されたウルツ鉱型結晶構造の半導体からなる緩衝層と、Ｃ軸方向に結晶成長することで緩衝層の上に形成されたウルツ鉱型結晶構造のアンドープの半導体からなる障壁層と、障壁層の上に形成されたゲート電極と、Ｃ軸方向に結晶成長することでゲート電極を挟んで各々離間して障壁層の上に接して形成されたウルツ鉱型結晶構造の半導体からなる２つの電流トンネル層と、Ｃ軸方向に結晶成長することで各々の電流トンネル層の上に形成されたウルツ鉱型結晶構造の半導体からなる２つのキャップ層と、一方のキャップ層の上に形成されたソース電極と、他方のキャップ層の上に形成されたドレイン電極とを少なくとも備え、障壁層の伝導帯ポテンシャルは、緩衝層の伝導帯ポテンシャルより高く、キャップ層の伝導帯ポテンシャルは、障壁層の伝導帯ポテンシャルより低く、電流トンネル層の分極電荷は、障壁層の分極電荷よりも大きい。
【００２８】
上記電界効果型トランジスタにおいて、キャップ層は、ｎ型とされているとよい。また、半導体は、窒化物半導体であればよい。例えば、緩衝層は、ＧａＮおよびＧａＩｎＮより選択された窒化物半導体から構成され、障壁層は、ＡｌＮ，ＡｌＧａＮ，ＡｌＩｎＮ，およびＡｌＧａＩｎＮより選択されて緩衝層より伝導帯ポテンシャルが高い範囲の組成とされた窒化物半導体から構成され、電流トンネル層は、ＡｌＮ，ＡｌＧａＮ，ＡｌＩｎＮ，およびＡｌＧａＩｎＮより選択されて障壁層より分極電荷の大きい組成とされた窒化物半導体から構成され、キャップ層は、ＧａＮ，ＡｌＧａＮ，ＡｌＧａＩｎＮ，およびＧａＩｎＮより選択されて障壁層より伝導帯ポテンシャルが低い範囲の組成とされた窒化物半導体から構成されていればよい。
【００２９】
また、本発明に係る電界効果型トランジスタの製造方法は、Ｃ軸方向に結晶成長することで基板の上にウルツ鉱型結晶構造の半導体からなる緩衝層を形成する工程と、Ｃ軸方向に結晶成長することで緩衝層の上にウルツ鉱型結晶構造のアンドープの半導体からなる障壁層を形成する工程と、Ｃ軸方向に結晶成長することで障壁層の上に接してウルツ鉱型結晶構造の半導体からなる電流トンネル層を形成する工程と、Ｃ軸方向に結晶成長することで電流トンネル層の上にウルツ鉱型結晶構造の半導体からなるキャップ層を形成する工程と、キャップ層および電流トンネル層に溝を形成して障壁層の上に２つの電流トンネル層および２つのキャップ層が形成された状態とする工程と、２つの電流トンネル層の間の障壁層の上にゲート電極を形成する工程と、一方のキャップ層の上にソース電極を形成し、他方のキャップ層の上にドレイン電極を形成する工程とを少なくとも備え、障壁層は、緩衝層よりも伝導帯ポテンシャルが高い半導体から構成し、キャップ層は、障壁層よりも伝導帯ポテンシャルが低い半導体から構成し、電流トンネル層は、障壁層よりも分極電荷が大きい半導体から構成する。
【００３０】
また、本発明に係る他の電界効果型トランジスタの製造方法は、Ｃ軸方向に結晶成長することで基板の上にウルツ鉱型結晶構造の半導体からなる緩衝層を形成する工程と、Ｃ軸方向に結晶成長することで緩衝層の上にウルツ鉱型結晶構造のアンドープの半導体からなる障壁層を形成する工程と、障壁層の上のゲート電極形成領域に選択成長マスクを形成する工程と、選択成長マスクで覆われていない障壁層の上に、Ｃ軸方向に選択的に結晶成長することで障壁層の上に接してウルツ鉱型結晶構造の半導体からなる２つの電流トンネル層を形成する工程と、Ｃ軸方向に結晶成長することで各々の電流トンネル層の上にウルツ鉱型結晶構造の半導体からなる２つのキャップ層を形成する工程と、キャップ層を形成した後で選択成長マスクを除去する工程と、障壁層の上のゲート電極形成領域にゲート電極を形成する工程と、一方のキャップ層の上にソース電極を形成し、他方のキャップ層の上にドレイン電極を形成する工程とを少なくとも備え、障壁層は、緩衝層よりも伝導帯ポテンシャルが高い半導体から構成し、キャップ層は、障壁層よりも伝導帯ポテンシャルが低い半導体から構成し、電流トンネル層は、障壁層よりも分極電荷が大きい半導体から構成する。
【発明の効果】
【００３１】
以上説明したように、本発明によれば、障壁層よりも分極電荷が大きい電流トンネル層を障壁層とキャップ層との間に設けるようにしたので、ウルツ鉱型結晶構造の半導体を用いた電界効果型トランジスタで、電極との接触抵抗を高くすることなく、バンドギャップエネルギーのより大きな半導体から障壁層が構成できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本発明の実施の形態１における電界効果型トランジスタの構成を模式的に示す断面図（ａ）および各層の積層方向のバンドポテンシャルの変化を示すバンド図（ｂ）である。
【図２】図２は、一般的な窒化物半導体による電界効果型トランジスタの構成を模式的に示す断面図（ａ）およびおよび各層の積層方向のバンドポテンシャルの変化を示すバンド図（ｂ）である。
【図３】図３は、本発明の実施の形態１における電界効果型トランジスタの各層の積層方向のバンドポテンシャルの変化を示すバンド図である。
【図４】図４は、本発明の実施の形態１における電界効果型トランジスタの各層の積層方向のバンドポテンシャルの変化を示すバンド図（ａ）および、電流トンネル層を用いていない電界効果型トランジスタの各層の積層方向のバンドポテンシャルの変化を示すバンド図（ｂ）である。
【図５】図５は、本発明の実施の形態２における電界効果型トランジスタの構成を模式的に示す断面図である。
【図６】図６は、本発明の実施の形態３における電界効果型トランジスタの構成を模式的に示す断面図である。
【図７】図７は、本発明の実施の形態４における電界効果型トランジスタの構成を模式的に示す断面図である。
【図８Ａ】図８Ａは、本発明の実施の形態における電界効果型トランジスタの製造方法例１を説明するための各工程における状態を模式的に示す断面図である。
【図８Ｂ】図８Ｂは、本発明の実施の形態における電界効果型トランジスタの製造方法例１を説明するための各工程における状態を模式的に示す断面図である。
【図８Ｃ】図８Ｃは、本発明の実施の形態における電界効果型トランジスタの製造方法例１を説明するための各工程における状態を模式的に示す断面図である。
【図８Ｄ】図８Ｄは、本発明の実施の形態における電界効果型トランジスタの製造方法例１を説明するための各工程における状態を模式的に示す断面図である。
【図８Ｅ】図８Ｅは、本発明の実施の形態における電界効果型トランジスタの製造方法例１を説明するための各工程における状態を模式的に示す断面図である。
【図８Ｆ】図８Ｆは、本発明の実施の形態における電界効果型トランジスタの製造方法例１を説明するための各工程における状態を模式的に示す断面図である。
【図８Ｇ】図８Ｇは、本発明の実施の形態における電界効果型トランジスタの製造方法例１を説明するための各工程における状態を模式的に示す断面図である。
【図９Ａ】図９Ａは、本発明の実施の形態における電界効果型トランジスタの製造方法例２を説明するための各工程における状態を模式的に示す断面図である。
【図９Ｂ】図９Ｂは、本発明の実施の形態における電界効果型トランジスタの製造方法例２を説明するための各工程における状態を模式的に示す断面図である。
【図９Ｃ】図９Ｃは、本発明の実施の形態における電界効果型トランジスタの製造方法例２を説明するための各工程における状態を模式的に示す断面図である。
【図９Ｄ】図９Ｄは、本発明の実施の形態における電界効果型トランジスタの製造方法例２を説明するための各工程における状態を模式的に示す断面図である。
【図１０】図１０は、電界効果型トランジスタの構成を模式的に示す断面図（ａ）および、層の積層方向のバンドポテンシャルの変化を示すバンド図（ｂ），（ｃ）である。
【図１１】図１１は、キャップ層を用いた電界効果型トランジスタの構成を模式的に示す断面図（ａ）および、層の積層方向のバンドポテンシャルの変化を示すバンド図（ｂ），（ｃ）である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態について図を参照して説明する。
【００３４】
[実施の形態１]
はじめに、本発明の実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１における電界効果型トランジスタの構成を模式的に示す断面図（ａ）および各層の積層方向のバンドポテンシャルの変化を示すバンド図（ｂ）である。
【００３５】
この電界効果型トランジスタは、半導体からなる各層は、Ｃ軸＜０００１＞方向に結晶成長することで基板１０１の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板１０１の側より、緩衝層１０２および障壁層１０３が積層されている。また、障壁層１０３の上には、ゲート電極１０４が形成されている。ゲート電極１０４は、例えば、障壁層１０３にショットキー接続して形成されている。
【００３６】
また、この電界効果型トランジスタは、ゲート電極１０４を挟んで各々離間して障壁層１０３の上に接して形成された２つの電流トンネル層１０５と、各々の電流トンネル層１０５の上に形成された２つのキャップ層１０６とを備える。また、ソース電極１０７は、一方のキャップ層１０６の上に形成され、ドレイン電極１０８は、他方のキャップ層１０６の上に形成されている。
【００３７】
加えて、本実施の形態における電界効果型トランジスタにおいて、障壁層１０３の伝導帯ポテンシャルは、緩衝層１０２の伝導帯ポテンシャルより高く、キャップ層１０６の伝導帯ポテンシャルは、障壁層１０３の伝導帯ポテンシャルより低く、電流トンネル層１０５の分極電荷は、障壁層１０３の分極電荷よりも大きい状態としている。
【００３８】
例えば、緩衝層１０２は、ＧａＮから構成されている。また、障壁層１０３は、アンドープのＡｌ0.4Ｇａ0.6Ｎから構成され、層厚２５ｎｍ程度とされている。また、電流トンネル層１０５は、ＡｌＮから構成されて層厚１ｎｍ程度とされている。また、キャップ層１０６は、ｎ型不純物が１×１０19ｃｍ-2程度ドーピングされたＡｌＧａＮ（ｎ+−ＡｌＧａＮ）から構成され、層厚２０ｎｍ程度とされている。
【００３９】
また、ゲート電極１０４は、Ｎｉ／Ａｕの金属積層膜から構成すればよい。また、ソース電極１０７およびドレイン電極１０８は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕの金属多層膜から構成すればよい。各電極の形状は、よく知られたリフトオフ法により形成すればよい。各電極の形状を形成した後、８５０℃で熱処理することによりオーミック接続状態とする。
【００４０】
実施の形態１によれば、電流トンネル層１０５の分極電荷が障壁層１０３より大きいため、図１の（ｂ）に示すように、これらの界面での障壁層１０３のポテンシャルが低くなる。この結果、障壁層１０３とキャップ層１０６との間の実効的な伝導帯バンドオフセットが低減する。加えて、電流トンネル層１０５は、１ｎｍ程度の層厚で機能するが、このように薄ければ電子はトンネリングにより通過することができる。また、当然ではあるが、ソース電極１０７およびドレイン電極１０８とキャップ層１０６との間は、良好なオーミック接合が形成されている。これらの結果、よりバンドギャップエネルギーの大きなワイドギャップとした半導体から障壁層１０３を形成しても、ソース電極１０７およびドレイン電極１０８との間で低い接触抵抗を得ることが可能となる。
【００４１】
ここで、比較のために、電流トンネル層１０５を用いない電界効果型トランジスタについて説明する。図２は、一般的な窒化物半導体による電界効果型トランジスタの構成を模式的に示す断面図（ａ）およびおよび各層の積層方向のバンドポテンシャルの変化を示すバンド図（ｂ）である。
【００４２】
この電界効果型トランジスタは、基板２０１の側より、緩衝層２０２および障壁層２０３が積層されている。また、障壁層２０３の上には、ゲート電極２０４が形成されている。また、ゲート電極２０４を挟んで各々離間して障壁層２０３の上に接して形成された２つのキャップ層２０６を備え、これらの各々キャップ層２０６の上にソース電極２０７およびドレイン電極２０８が形成されている。この電界効果型トランジスタでも、電流トンネル層を用いていないこと以外は上述した実施の形態１と同様であり、障壁層２０３は、ワイドギャップであるＡｌ0.4Ｇａ0.6Ｎから構成している。
【００４３】
この電界効果型トランジスタでは、図２の（ｂ）に示すように、障壁層２０３とキャップ層２０６との伝導帯バンドオフセットおよび分極電荷の差の影響により、これらの界面に高いポテンシャル障壁が形成される。このため、オーミック電極の接触抵抗は高くなる。この結果、前述した実施の形態１とは異なり、ソース電極２０７およびドレイン電極２０８と障壁層２０３との間で低い接触抵抗を得ることができない。
【００４４】
以上に説明したように、本実施の形態では、障壁層より分極電荷の大きい電流トンネル層を用いるようにしたので、ウルツ鉱型結晶構造の半導体を用いた電界効果型トランジスタで、電極との接触抵抗を高くすることなく、バンドギャップエネルギーのより大きな半導体から障壁層が構成できるようになる。
【００４５】
ところで、電流トンネル層１０５は、障壁層１０３より大きい分極電荷を有していればよく、ＡｌＧａＮから構成した障壁層１０３に対し、電流トンネル層１０５はＡｌＮから構成するものに限らない。例えば、障壁層１０３をＡｌ0.4Ｇａ0.6Ｎから構成する場合、電流トンネル層１０５は、Ｉｎ0.1Ａｌ0.9Ｎから構成してもよい。
【００４６】
この場合、図３の（ａ）に示すように、前述同様に障壁層１０３とキャップ層１０６の実効的伝導帯バンドオフセットを低減でき、接触抵抗の低減が図れる。ただし、電流トンネル層１０５をＡｌＮから構成した場合と比較すると、上記効果は小さい。
【００４７】
また、キャップ層１０６を構成しているｎ+−ＡｌＧａＮの組成を調節することにより実効的伝導帯バンドオフセットをより小さくすることが可能である。例えば、キャップ層１０６を、Ａｌ組成が高いｎ+−Ａｌ0.3Ｇａ0.7Ｎから構成することで、図３の（ｂ）に示すように、実効的バンドオフセットがより低減でき、２次元電子ガスから電極の間の伝導帯ポテンシャルをほぼ平坦にして、接触抵抗を低減することが可能である。
【００４８】
また、障壁層１０３は、高いＡｌ組成としたＡｌＧａＮに限らず、ＩｎＡｌＡｓから構成してもよい。例えば、緩衝層１０２をＧａＮから構成し、障壁層１０３を、アンドープのＩｎ0.17Ａｌ0.83Ｎから構成して層厚２５ｎｍとし、電流トンネル層１０５をＡｌＮから構成して層厚１ｎｍとし、キャップ層１０６を、ｎ型不純物が１×１０19ｃｍ-2程度ドーピングしたＡｌ0.3Ｇａ0.7Ｎ（ｎ+−ＡｌＧａＮ）から構成して層厚２０ｎｍ程度とすればよい。図４（ａ）は、上記構成とした実施の形態１における各層の積層方向のバンドポテンシャルの変化を示すバンド図である。
【００４９】
ここで、比較のために、電流トンネル層を用いていないこと以外は、上記同様の構成とした電界効果型トランジスタにおける各層の積層方向のバンドポテンシャルの変化を示すバンド図を、図４の（ｂ）に示す。図４の（ｂ）に示すように、Ｉｎ組成を０．１７としたＩｎ0.17Ａｌ0.83Ｎからなる障壁層２０３は、Ａｌ0.4Ｇａ0.6Ｎより高い伝導帯ポテンシャルと大きな分極電荷を有する。このため、キャップ層２０６と障壁層２０３との界面に、より大きなポテンシャル障壁が生じており、接触抵抗がさらに大きくなる。
【００５０】
これに対し、電流トンネル層１０５を設けることで、図４の（ａ）に示すように、キャップ層１０６と障壁層１０３の間においては、これらの間における実効的な伝導帯バンドオフセットの低減による接触抵抗の低減が図れるようになる。
【００５１】
[実施の形態２]
次に、本発明の実施の形態２について図５を用いて説明する。図５は、本発明の実施の形態２における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半導体からなる各層は、Ｃ軸方向に結晶成長することで基板５０１の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板５０１の側より、緩衝層５０２および障壁層５０３が積層されている。また、障壁層５０３の上には、ゲート電極５０４が形成されている。ゲート電極５０４は、例えば、障壁層５０３にショットキー接続して形成されている。
【００５２】
また、この電界効果型トランジスタは、ゲート電極５０４を挟んで各々離間して障壁層５０３の上に接して形成された２つの電流トンネル層５０５と、各々の電流トンネル層５０５の上に形成された２つのキャップ層５０６とを備える。また、ソース電極５０７は、一方のキャップ層５０６の上に形成され、ドレイン電極５０８は、他方のキャップ層５０６の上に形成されている。
【００５３】
また、実施の形態２における電界効果型トランジスタは、障壁層５０３の伝導帯ポテンシャルは、緩衝層５０２の伝導帯ポテンシャルより高く、キャップ層５０６の伝導帯ポテンシャルは、障壁層５０３の伝導帯ポテンシャルより低く、電流トンネル層５０５の分極電荷は、障壁層５０３の分極電荷よりも大きい状態としている。
【００５４】
上述した構成は、前述した実施の形態１と同様であり、実施の形態２では、緩衝層５０２と障壁層５０３との間に、電子移動度を向上させるために中間層５０９を新たに設けている。
【００５５】
例えば、緩衝層５０２は、ＧａＮから構成し、障壁層５０３は、アンドープのＡｌ0.4Ｇａ0.6Ｎから構成して層厚２５ｎｍ程度とし、電流トンネル層５０５は、ＡｌＮから構成して層厚１ｎｍ程度とし、キャップ層５０６は、ｎ型不純物が１×１０19ｃｍ-2程度ドーピングされたＡｌＧａＮから構成して層厚２０ｎｍ程度とすればよい。上記構成において、中間層５０９は、ＡｌＮまたはＡｌＧａＮから構成すればよい。
【００５６】
実施の形態２においても、電流トンネル層５０５の分極電荷が障壁層５０３より大きいため、障壁層５０３とキャップ層５０６との間の実効的な伝導帯バンドオフセットが低減する。また、電流トンネル層５０５は、１ｎｍ程度と薄いので電子はトンネリングにより通過することができる。また、ソース電極５０７およびドレイン電極５０８とキャップ層５０６との間は、良好なオーミック接合が形成されている。これらの結果、よりバンドギャップエネルギーの大きなワイドギャップとした半導体から障壁層５０３を形成しても、ソース電極５０７およびドレイン電極５０８との間で低い接触抵抗を得ることが可能となる。これらのことに加え、実施の形態２では、中間層５０９を用いているので、電子移動度を向上させることができる。
【００５７】
[実施の形態３]
次に、本発明の実施の形態３について図６を用いて説明する。図６は、本発明の実施の形態３における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半導体からなる各層は、Ｃ軸方向に結晶成長することで基板１０１の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板１０１の側より、緩衝層１０２および障壁層１０３が積層されている。また、障壁層１０３の上には、ゲート電極１０４が形成されている。
【００５８】
また、この電界効果型トランジスタは、ゲート電極１０４を挟んで各々離間して障壁層１０３の上に接して形成された２つの電流トンネル層１０５と、各々の電流トンネル層１０５の上に形成された２つのキャップ層１０６とを備える。また、ソース電極１０７は、一方のキャップ層１０６の上に形成され、ドレイン電極１０８は、他方のキャップ層１０６の上に形成されている。
【００５９】
また、実施の形態３における電界効果型トランジスタは、障壁層１０３の伝導帯ポテンシャルは、緩衝層１０２の伝導帯ポテンシャルより高く、キャップ層１０６の伝導帯ポテンシャルは、障壁層１０３の伝導帯ポテンシャルより低く、電流トンネル層１０５の分極電荷は、障壁層１０３の分極電荷よりも大きい状態としている。
【００６０】
上述した構成は、前述した実施の形態１と同様であり、実施の形態３では、ゲート電極１０４を、障壁層１０３の上にゲート絶縁層６０１を介して形成している。ゲート絶縁層６０１は、例えば、窒化シリコン（Ｓｉ3Ｎ4）から構成すればよい。また、ゲート絶縁層６０１は、酸化シリコン（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）から構成してもよい。このように、本発明は、いわゆるＭＩＳ構造においても有効である。なお、ゲート絶縁層６０１は、ゲート電極１０４の下の領域のみに形成してもよく、また、図６に示すように、一部のキャップ層１０６の上にまで延在していてもよい。
【００６１】
[実施の形態４]
次に、本発明の実施の形態４について図７を用いて説明する。図７は、本発明の実施の形態４における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半導体からなる各層は、Ｃ軸方向に結晶成長することで基板７０１の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板７０１の側より、緩衝層７０２および障壁層７０３が積層されている。また、障壁層７０３の上には、ゲート電極７０４が形成されている。ゲート電極７０４は、例えば、障壁層７０３にショットキー接続して形成されている。
【００６２】
また、この電界効果型トランジスタは、ゲート電極７０４を挟んで各々離間して障壁層７０３の上に接して形成された２つの電流トンネル層７０５と、各々の電流トンネル層７０５の上に形成された２つのキャップ層７０６とを備える。また、ソース電極７０７は、一方のキャップ層７０６の上に形成され、ドレイン電極７０８は、他方のキャップ層７０６の上に形成されている。
【００６３】
また、実施の形態４における電界効果型トランジスタは、障壁層７０３の伝導帯ポテンシャルは、緩衝層７０２の伝導帯ポテンシャルより高く、キャップ層７０６の伝導帯ポテンシャルは、障壁層７０３の伝導帯ポテンシャルより低く、電流トンネル層７０５の分極電荷は、障壁層７０３の分極電荷よりも大きい状態としている。
【００６４】
上述した構成は、前述した実施の形態１と同様であり、実施の形態４では、緩衝層７０２と障壁層７０３との間に、２次元電子ガスが形成されるチャネル層７１０を新たに設けている。
【００６５】
例えば、緩衝層７０２は、ＧａＮから構成し、チャネル層７１０は、ＩｎＧａＮから構成し、障壁層７０３は、アンドープのＡｌ0.4Ｇａ0.6Ｎから構成して層厚２５ｎｍ程度とし、電流トンネル層７０５は、ＡｌＮから構成して層厚１ｎｍ程度とし、キャップ層７０６は、ｎ型不純物が１×１０19ｃｍ-2程度ドーピングされたＡｌＧａＮ（ｎ+−ＡｌＧａＮ）から構成して層厚２０ｎｍ程度とすればよい。上記構成において、中間層７０９は、ＡｌＮまたはＡｌＧａＮから構成すればよい。
【００６６】
このように、２次元電子ガスが形成される層をＧａＮではなく、ＩｎＧａＮなど他の材料から構成してもよい。
【００６７】
本発明は、キャップ層の伝導帯ポテンシャルが障壁層よりも低く、電流トンネル層の分極電荷が障壁層よりも大きいという条件を満たすことが重要であり、緩衝層、障壁層の材料、膜厚およびその層構造に制限はない。また、電流トンネル層の材料、キャップ層の材料を問わず本発明は有効である。トンネル層およびキャップ層の膜厚は、１原子層(およそ０．３ｎｍ)以上で臨界膜厚より小さい範囲において本発明は有効である。
【００６８】
[製造方法例１]
次に、本発明の実施の形態における電界効果型トランジスタの製造方法例１について、図８Ａ〜図８Ｇを用いて説明する。図８Ａ〜図８Ｇは、本発明の実施の形態における電界効果型トランジスタの製造方法例１を説明するための各工程における状態を模式的に示す断面図である。
【００６９】
まず、図８Ａに示すように、基板１０１の上に、ＧａＮからなる緩衝層１０２，アンドープのＡｌ0.4Ｇａ0.6Ｎからなる障壁層１０３，ＡｌＮからなる電流トンネル層１０５，ｎ+−ＡｌＧａＮからなるキャップ層１０６を、よく知られたエピタキシャル成長技術により順次に形成する。エピタキシャル成長は、Ｃ軸方向に行う。エピタキシャル成長方法としては、分子線エピタキシー（Molecular Beam Epitaxy:ＭＢＥ）法や、有機金属気相成長（Metal-OrganicVapor-PhaseEpitaxy）法などがある。また、公知のリソグラフィー技術およびドライエッチング技術により、積層した各層をパターニングしてメサ構造とする。
【００７０】
ここで、障壁層１０３は、緩衝層１０２よりも伝導帯ポテンシャルが高い半導体から構成し、キャップ層１０６は、障壁層１０３よりも伝導帯ポテンシャルが低い半導体から構成し、電流トンネル層１０５は、障壁層１０３よりも分極電荷が大きい半導体から構成することが重要である。
【００７１】
次に、図８Ｂに示すように、例えば、公知のリフトオフ法などにより、キャップ層１０６の上に、所定の間隔を開けてソース電極１０７およびドレイン電極１０８を形成する。
【００７２】
次に、フォトレジストを塗布して塗布膜を形成し、この塗布膜に対して露光・現像を施すフォトリソグラフィー技術により、図８Ｃに示すように、ゲート電極形成領域に開口８０２を備えるレジストパターン８０１を、キャップ層１０６の上に形成する。開口８０２においては、キャップ層１０６を露出させる。言い換えると、開口８０２は、キャップ層１０６まで貫通するように形成する。
【００７３】
次に、レジストパターン８０１をマスクとしてキャップ層１０６，電流トンネル層１０５，および一部の障壁層１０３を選択的にエッチングし、図８Ｄに示すように、リセス構造（溝部）を形成する。
【００７４】
次に、レジストパターン８０１を除去した後、図８Ｅに示すように、ソース電極１０７とドレイン電極１０８との間の障壁層１０３の上に、ゲート電極１０４を形成することで、電流トンネル層１０５を備える電界効果型トランジスタが得られる。なお、ソース電極１０７およびドレイン電極１０８を形成する前に、リセス構造を形成するようにしてもよい。
【００７５】
また、以下に示すことにより、ＭＩＳ構造としてもよい。まず、図８Ａ〜図８Ｄを用いた説明と同様にすることで、キャップ層１０６および電流トンネル層１０５にリセス構造を形成する。次に、図８Ｆに示すように、ソース電極１０７とドレイン電極１０８との間の障壁層１０３の上に、ゲート絶縁層６０１を形成する。
【００７６】
以上のようにしてゲート絶縁層６０１を形成した後、図８Ｇに示すように、ソース電極１０７とドレイン電極１０８との間のゲート絶縁層６０１の上に、ゲート電極１０４を形成することで、電流トンネル層１０５を備える電界効果型トランジスタが得られる。
【００７７】
[製造方法例２]
次に、本発明の実施の形態における電界効果型トランジスタの製造方法例２について、図９Ａ〜図９Ｄを用いて説明する。図９Ａ〜図９Ｄは、本発明の実施の形態における電界効果型トランジスタの製造方法例２を説明するための各工程における状態を模式的に示す断面図である。
【００７８】
まず、図９Ａに示すように、基板１０１の上に、ＧａＮからなる緩衝層１０２およびアンドープのＡｌ0.4Ｇａ0.6Ｎからなる障壁層１０３を、よく知られたエピタキシャル成長技術により順次に形成する。次に、図９Ｂに示すように、ゲート電極形成領域を覆う選択成長マスク９０１を形成する。例えば、よく知られたスパッタ法などにより酸化シリコン膜を形成し、この酸化シリコン膜を公知のフォトリソグラフィーおよびエッチング技術によりパターニングすることで、選択成長マスク９０１が形成できる。
【００７９】
次に、図９Ｃに示すように、選択成長マスク９０１の形成領域以外の障壁層１０３の上に、ＡｌＮからなる電流トンネル層１０５，ｎ+−ＡｌＧａＮからなるキャップ層１０６を、よく知られたエピタキシャル成長技術による選択成長で順次に形成する。この後、選択成長マスク９０１を除去すれば、図９Ｄに示すように、電流トンネル層１０５およびキャップ層１０６に、リセス構造が形成できる。なお、上記選択成長時において、電流トンネル層１０５を形成する前に、選択成長マスク９０１の形成領域以外の障壁層１０３の上にアンドープのＡｌ0.4Ｇａ0.6Ｎを堆積し、この領域の障壁層１０３の層厚を増加させてもよい。
【００８０】
以上のようにしてリセス構造を形成した後、キャップ層１０６の上にソース・ドレイン電極を形成し、障壁層１０３の上にゲート電極を形成すれば、電流トンネル層１０５を備える電界効果型トランジスタが得られる。また、この製造方法例２においても、前述した製造方法例１と同様に、ゲート絶縁層を形成してからゲート電極を形成してもよい。
【００８１】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、ウルツ鉱型結晶構造の半導体として窒化物半導体の場合を例に説明したが、これに限るものではなく、例えば、ＺｎＯを用いるようにしてもよい。
【００８２】
また、窒化物半導体としては、緩衝層は、ＧａＮおよびＧａＩｎＮより選択された窒化物半導体から構成されていればよい。障壁層は、ＡｌＮ，ＡｌＧａＮ，ＡｌＩｎＮ，およびＡｌＧａＩｎＮより選択されて緩衝層より伝導帯ポテンシャルが高い範囲の組成とされた窒化物半導体から構成されていればよい。電流トンネル層は、ＡｌＮ，ＡｌＧａＮ，ＡｌＩｎＮ，およびＡｌＧａＩｎＮより選択されて障壁層より分極電荷の大きい組成とされた窒化物半導体から構成されていればよい。キャップ層は、ＧａＮ，ＡｌＧａＮ，ＡｌＧａＩｎＮ，およびＧａＩｎＮより選択されて障壁層より伝導帯ポテンシャルが低い範囲の組成とされた窒化物半導体から構成されていればよい。
【００８３】
また、前述した実施の形態では、Ｓｉを１×１０19ｃｍ-3ドーピングすることで、キャップ層をｎ型としているが、不純物の濃度はこれに限るものではなく、キャップ層をアンドープとしてもよい。また、障壁層を、アンドープの層とｎ型の層とから構成してもよい。
【００８４】
また、ソース電極およびドレイン電極は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕに限らず、Ｔｉ／Ａｌの多層構造から構成し、６００℃で熱処理して形成してもよい。また、Ｔｉ／Ａｌ／Ｔｉ／Ａｕの多孔構造から構成し、８００℃で熱処理して形成してもよい。ソース電極およびドレイン電極は、金属材料を問わず、キャップ層との間でオーミック接合が形成されていれば本発明の効果に何ら影響はない。
【００８５】
また、ゲート電極としては、Ｎｉ／Ａｕの金属積層膜に限らず、Ｐｔ／Ａｕ、Ｐｄ／Ａｕなどの金属積層膜であってもよい。ゲート絶縁層を用いない場合、ゲート電極は、障壁層との間でショットキー接合が形成可能な材料から構成すればよい。また、ゲート絶縁層を用いるＭＩＳ構造とする場合、ゲート電極は、様々な導電材料から構成することが可能となる。
【符号の説明】
【００８６】
１０１…基板、１０２…緩衝層、１０３…障壁層、１０４…ゲート電極、１０５…電流トンネル層、１０６…キャップ層、１０７…ソース電極、１０８…ドレイン電極。
【図１】
0005666992.tif 000002
【図２】
0005666992.tif 000003
【図３】
0005666992.tif 000004
【図４】
0005666992.tif 000005
【図５】
0005666992.tif 000006
【図６】
0005666992.tif 000007
【図７】
0005666992.tif 000008
【図８Ａ】
0005666992.tif 000009
【図８Ｂ】
0005666992.tif 000010
【図８Ｃ】
0005666992.tif 000011
【図８Ｄ】
0005666992.tif 000012
【図８Ｅ】
0005666992.tif 000013
【図８Ｆ】
0005666992.tif 000014
【図８Ｇ】
0005666992.tif 000015
【図９Ａ】
0005666992.tif 000016
【図９Ｂ】
0005666992.tif 000017
【図９Ｃ】
0005666992.tif 000018
【図９Ｄ】
0005666992.tif 000019
【図１０】
0005666992.tif 000020
【図１１】
0005666992.tif 000021