(57)【特許請求の範囲】
【請求項１】
書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイ部と、
上記画素アレイに対して配設され、各行の画素に対する走査パルスを供給する複数の走査線と、
上記画素アレイに対して配設され、各列の画素に対する画素信号を供給する複数の信号線と、
上記複数の走査線に上記走査パルスを順次与え、各行の画素へ、上記信号線に出力された画素信号についての書込を実行させる走査線ドライバと、
上記複数の信号線に各画素に対する画素信号を出力するとともに、上記各信号線に対し、１フレーム期間において１回以上となる間欠的に、所定の画素信号電圧より低電位のチャージ電圧を、ある行の上記画素に対する負極性の画素信号出力後且つ次の行の上記画素に上記走査パルスが印加される前のタイミングで出力する信号線ドライバと、
を備え、
各上記画素には、ゲート電極が上記走査線に接続され且つソース電極およびドレイン電極の一方が上記信号線に接続されるＮチャネル薄膜トランジスタが設けられ、
上記チャージ電圧は、上記画素信号の駆動最大階調の負極性電位以下で、かつ上記画素における上記走査パルスで制御される上記Ｎチャネル薄膜トランジスタのオフ時のゲート電位以上の範囲の電圧とし、
上記信号線ドライバは、上記画素信号の極性を垂直クロック毎に反転させる
アクティブマトリクス型の液晶表示装置。
【請求項２】
上記信号線ドライバは、上記画素における上記走査パルスで制御される上記Ｎチャネル薄膜トランジスタのチャネル部の電位が、リーク電流によって画素容量に書き込まれた画素信号の電位より高くなることがないようにする頻度で、上記各信号線に対し上記チャージ電圧を出力する請求項１に記載の液晶表示装置。
【請求項３】
上記信号線ドライバが上記チャージ電圧を出力する時間間隔Ｔｃｇは、
上記Ｎチャネル薄膜トランジスタのチャネル部の容量をＣｃｈ、
上記所定の画素信号電圧をＶｇＬ、
上記チャージ電圧をＶｃｇ、
上記画素容量側から上記チャネル部へ流れるリーク電流をＩｐｘ、
上記信号線側から上記チャネル部へ流れるリーク電流をＩｐｓとしたとき、
Ｔｃｇ≦Ｃｃｈ・（ＶｇＬ−Ｖｃｇ）／（Ｉｐｘ＋Ｉｐｓ）
である請求項２に記載の液晶表示装置。
【請求項４】
書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイ部と、
上記画素アレイに対して配設され、各行の画素に対する走査パルスを供給する複数の走査線と、
上記画素アレイに対して配設され、各列の画素に対する画素信号を供給する複数の信号線と、
上記複数の走査線に上記走査パルスを順次与え、各行の画素へ、上記信号線に出力された画素信号についての書込を実行させる走査線ドライバと、
上記複数の信号線に各画素に対する画素信号を出力するとともに、上記各信号線に対し、１フレーム期間において１回以上となる間欠的に、所定の画素信号電圧より低電位のチャージ電圧を、ある行の上記画素に対する上記走査パルスの印加が終わった後且つ次の行の上記画素に上記走査パルスが印加される前のタイミングで出力する信号線ドライバと、  上記画素アレイによる表示領域に重畳配置されたタッチパネル機構と、
上記タッチパネル機構に対するタッチ操作を検出するための検出走査及びタッチ操作信号の検出を行う検出走査部と、
を備え、
各上記画素には、ゲート電極が上記走査線に接続され且つソース電極およびドレイン電極の一方が上記信号線に接続されるＮチャネル薄膜トランジスタが設けられ、
上記チャージ電圧は、上記画素信号の駆動最大階調の負極性電位以下で、かつ上記画素における上記走査パルスで制御される上記Ｎチャネル薄膜トランジスタのオフ時のゲート電位以上の範囲の電圧とし、
上記走査線ドライバによる画素信号書込のための書込走査と、上記検出走査部によるタッチ操作検出のための検出走査とが、１フレーム期間にそれぞれ複数回、時分割的に実行され、
上記信号線ドライバによる上記チャージ電圧の出力は、上記検出走査と上記書込走査の境界となる期間で実行されるアクティブマトリクス型の液晶表示装置。
【請求項５】
書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイ部と、
上記画素アレイに対して配設され、各行の画素に対する走査パルスを供給する複数の走査線と、
上記画素アレイに対して配設され、各列の画素に対する画素信号を供給する複数の信号線と、
走査線ドライバと、
信号線ドライバと、
を備えたアクティブマトリクス型の液晶表示装置の表示駆動方法として、
上記走査線ドライバが、上記複数の走査線に上記走査パルスを順次与え、各行の画素へ、上記信号線に出力された画素信号についての書込を実行させ、
上記信号線ドライバは、上記複数の信号線に各画素に対する画素信号を出力するとともに、上記各信号線に対し、１フレーム期間において１回以上となる間欠的に、所定の画素信号電圧より低電位のチャージ電圧を、ある行の上記画素に対する負極性の画素信号出力後且つ次の行の上記画素に上記走査パルスが印加される前のタイミングで出力し、
各上記画素には、ゲート電極が上記走査線に接続され且つソース電極およびドレイン電極の一方が上記信号線に接続されるＮチャネル薄膜トランジスタが設けられ、
上記チャージ電圧は、上記画素信号の駆動最大階調の負極性電位以下で、かつ上記画素における上記走査パルスで制御される上記Ｎチャネル薄膜トランジスタのオフ時のゲート電位以上の範囲の電圧とし、
上記信号線ドライバは、上記画素信号の極性を垂直クロック毎に反転させる
表示駆動方法。
【請求項６】
アクティブマトリクス型の液晶表示装置を有し、
上記液晶表示装置は、
書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイ部と、
上記画素アレイに対して配設され、各行の画素に対する走査パルスを供給する複数の走査線と、
上記画素アレイに対して配設され、各列の画素に対する画素信号を供給する複数の信号線と、
上記複数の走査線に上記走査パルスを順次与え、各行の画素へ、上記信号線に出力された画素信号についての書込を実行させる走査線ドライバと、
上記複数の信号線に各画素に対する画素信号を出力するとともに、上記各信号線に対し、１フレーム期間において１回以上となる間欠的に、所定の画素信号電圧より低電位のチャージ電圧を、ある行の上記画素に対する負極性の画素信号出力後且つ次の行の上記画素に上記走査パルスが印加される前のタイミングで出力する信号線ドライバと、
を備え、
各上記画素には、ゲート電極が上記走査線に接続され且つソース電極およびドレイン電極の一方が上記信号線に接続されるＮチャネル薄膜トランジスタが設けられ、
上記チャージ電圧は、上記画素信号の駆動最大階調の負極性電位以下で、かつ上記画素における上記走査パルスで制御される上記Ｎチャネル薄膜トランジスタのオフ時のゲート電位以上の範囲の電圧とし、
上記信号線ドライバは、上記画素信号の極性を垂直クロック毎に反転させる
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、映像を表示する表示装置、および表示装置に用いられる表示駆動方法、ならびにそのような表示装置を備えた電子機器に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開平１０−１７１４２２号公報
【特許文献２】特開平１０−１４３１１３号公報
【特許文献３】特開２００３−２０２８４７号公報
【背景技術】
【０００３】
近年、表示装置は、様々な電子機器に搭載されている。表示装置は、画質や消費電力などの観点から、液晶表示装置、プラズマ表示装置、有機ＥＬ（Electroluminescence）表示装置などの様々な種類のものが開発されており、それらの特性に応じて、据置型のテレビジョン装置の他、携帯電話、携帯型情報端末など、様々な電子機器に適用されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで従来のアクティブマトリクス型の表示装置では、画素回路内のトランジスタのリーク電流に起因して縦クロストークと呼ばれる不具合が生じ、画質が低下するという問題があった。
このため上記特許文献１，２，３のように、信号線に所定レベルにプリチャージすることで、縦クロストークの改善を図ることが提案されている。
但し、プリチャージを行うことで消費電力の増大は避けられない。
【０００５】
本開示では、縦クロストークを改善し、表示画質の向上を図るものであるが、特に低消費電力化を実現できる手法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の表示装置は、書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイ部と、上記画素アレイに対して配設され、各行の画素に対する走査パルスを供給する複数の走査線と、上記画素アレイに対して配設され、各列の画素に対する画素信号を供給する複数の信号線と、上記複数の走査線に上記走査パルスを順次与え、各行の画素へ、上記信号線に出力された画素信号についての書込を実行させる走査線ドライバと、上記複数の信号線に各画素に対する画素信号を出力するとともに、上記各信号線に対し、１フレーム期間において１回以上となる間欠的に、所定の画素信号電圧より低電位のチャージ電圧を出力する信号線ドライバとを備える。
また本開示の電子機器は、このような表示装置を備える。
【０００７】
本開示の表示駆動方法は、書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイ部と、上記画素アレイに対して配設され、各行の画素に対する走査パルスを供給する複数の走査線と、上記画素アレイに対して配設され、各列の画素に対する画素信号を供給する複数の信号線と、走査線ドライバと、信号線ドライバとを備えた表示装置の表示駆動方法として、上記走査線ドライバが、上記複数の走査線に上記走査パルスを順次与え、各行の画素へ、上記信号線に出力された画素信号についての書込を実行させ、上記信号線ドライバは、上記複数の信号線に各画素に対する画素信号を出力するとともに、上記各信号線に対し、１フレーム期間において１回以上となる間欠的に、所定の画素信号電圧より低電位のチャージ電圧を出力する表示駆動方法である。
【０００８】
このような本開示では、１フレーム期間に少なくとも１回以上、各信号線にチャージ電圧を与えるようにする。
チャージ電圧を与えることで、画素における画素トランジスタのチャネル部の電位が、リーク電流によって画素容量に書き込まれた画素信号の電位より高くなることがないようにする。これによって、各画素による表示輝度の誤差を解消し、縦クロストークを改善する。そしてこのチャージ電圧印加を、間欠的に実行することで、消費電力低減を実現する。
【発明の効果】
【０００９】
本開示によれば、縦クロストークの改善し、表示画質を向上させることができ、かつそのような動作を行う場合の消費電力を削減できる。
【図面の簡単な説明】
【００１０】
【図１】本開示の実施の形態の表示装置の構成例の説明図である。
【図２】縦クロストークの説明図である。
【図３】実施の形態の間欠的なチャージ電圧印加の説明図である。
【図４】縦クロストーク発生原理の説明図である。
【図５】第１の実施の形態のチャージ電圧印加タイミングの説明図である。
【図６】第２の実施の形態のチャージ電圧印加タイミングの説明図である。
【図７】第１、第２の実施の形態の表示駆動波形の説明図である。
【図８】第１、第２の実施の形態の表示駆動波形の説明図である。
【図９】第３の実施の形態の表示装置の構成例の説明図である。
【図１０】第３の実施の形態の表示装置の断面構造の説明図である。
【図１１】第３の実施の形態の表示装置のタッチパネル機構の構造の説明図である。
【図１２】第３の実施の形態の部分検出領域の説明図である。
【図１３】第３の実施の形態のタッチ検出期間と表示駆動期間の説明図である。
【図１４】第３の実施の形態のタッチ検出期間と表示駆動期間の説明図である。
【図１５】第３の実施の形態のチャージ電圧印加タイミングの説明図である。
【図１６】実施の形態の適用例の電子機器の説明図である。
【図１７】実施の形態の適用例の電子機器の説明図である。
【図１８】実施の形態の適用例の電子機器の説明図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施の形態を次の順序で説明する。
＜１．表示装置の構成＞
＜２．縦クロストーク解消のための間欠的チャージ電圧印加＞
＜３．第１の実施の形態＞
＜４．第２の実施の形態＞
＜５．第１、第２の実施の形態の具体例＞
＜６．第３の実施の形態＞
＜７．変形例、適用例＞
【００１２】
＜１．表示装置の構成＞
実施の形態として液晶表示装置の構成を図１で説明する。
この液晶表示装置は、アクティブマトリクス方式の表示装置の一例であり、図１に示すようにコントローラ１、信号線ドライバ２、走査線ドライバ３、画素アレイ４、選択スイッチ部５を有する。
【００１３】
画素アレイ４は、書き込まれた画素信号に応じて表示階調が制御される複数の画素１０（１０Ｒ、１０Ｇ、１０Ｂ）が行方向及び列方向にマトリクス状に配設されて成る。
図において画素１０（１０Ｒ、１０Ｇ、１０Ｂ）は、画素トランジスタＴｒと液晶セルＬＣにより示している。液晶画素を構成する回路は多様な例が考えられる。ここではあくまで説明上、簡略的に示したものである。また液晶セルＬＣは、書き込まれた画素信号電圧を保持する画素容量の意味で容量の記号で示している。
【００１４】
画素１０ＲはＲ（赤）画素、画素１０ＧはＧ（緑）画素、画素１０ＢはＢ（青）画素を示している。画素１０Ｒ、１０Ｇ、１０Ｂはいわゆるサブピクセルであり、この３つのサブピクセルで１つのカラー画素が形成される。画素１０は、カラー画素単位でいえばＮ×Ｍ個配置されＮ行Ｍ列のマトリクスを構成する。サブピクセル単位で言えば画素１０はＮ×３Ｍ個配置されＮ行３Ｍ列のマトリクスを構成する。
Ｒ画素、Ｇ画素、Ｂ画素に対応しては、図示していないが、Ｒ、Ｇ、Ｂの各カラーフィルタが配置される。Ｒ画素、Ｇ画素、Ｂ画素が例えば図示のように配列されることでカラー表示画面を構成する。
なお、ここではＲ画素、Ｇ画素、Ｂ画素の３原色画素構成としているが、例えばＲ画素、Ｇ画素、Ｂ画素に加えてＷ（白）画素を設ける場合もある。
以下では、サブピクセルを特に区別する必要がない場合は「画素１０」と表記する。
【００１５】
各画素１０は、例えばＴＦＴ（薄膜トランジスタ）などによる画素トランジスタＴｒ（例えばＮチャネルＴＦＴ）と、液晶セルＬＣを少なくとも有して構成される。
画素トランジスタＴｒは、ゲート電極（制御端子）が走査線ＧＬ（ＧＬ＿１〜ＧＬ＿Ｎのいずれか）と接続され、ソース電極・ドレイン電極の一方（入力端子）が信号線ＳＬ（ＳＬ＿１Ｒ〜ＳＬ＿ＭＢのいずれか）と接続される。
液晶セルＬＣは、その画素電極が画素トランジスタＴｒのソース電極・ドレイン電極の他方（出力端子）と接続され、対向電極が、図示しないＶｃｏｍ線（共通電極）に接続されている。
【００１６】
各画素１０においては、走査線ＧＬ（ＧＬ＿１〜ＧＬ＿Ｎ）に走査パルスが印加されることで画素トランジスタＴｒが導通され、その際に信号線ＳＬに与えられている画素信号電圧（階調値）が入力される。
液晶セルＬＣは書き込まれた画素信号電圧に応じて透過率が制御され、図示しないバックライトからの光の表示輝度が制御される。
【００１７】
画素アレイ４に対しては、各ラインの画素１０に対応して、走査線ＧＬ（ＧＬ＿１〜ＧＬ＿Ｎ）が配設される。
走査線ドライバ３は、１フレーム期間において、各走査線ＧＬ＿１〜ＧＬ＿Ｎを順次駆動する。つまり順次走査パルスを印加する。
【００１８】
また各列の画素１０に対応して、信号線ＳＬ（ＳＬ＿１Ｒ、ＳＬ＿１Ｇ、ＳＬ＿１Ｂ、ＳＬ＿２Ｒ・・・ＳＬ＿ＭＢ）が配設される。
信号線ＳＬ＿１Ｒ、ＳＬ＿２Ｒ・・・はＲ画素１０Ｒの画素列に対して画素信号を供給する。
信号線ＳＬ＿１Ｇ、ＳＬ＿２Ｇ・・・はＧ画素１０Ｇの画素列に対して画素信号を供給する。
信号線ＳＬ＿１Ｂ、ＳＬ＿２Ｂ・・・はＢ画素１０Ｂの画素列に対して画素信号を供給する。
信号線ドライバ２は、１ライン期間毎に、画素アレイ４に配設された複数の信号線ＳＬに対し、各画素１０に対する画素信号を、極性信号ＳＰに応じた極性で出力する。
【００１９】
コントローラ１には、映像信号Ｖｓ、垂直クロックＶＣＫ、垂直同期信号Ｖｓｙ、水平同期信号Ｈｓｙが供給される。
コントローラ１は、外部より供給された映像信号Ｖｓについて、画素アレイ４での表示を実行させるため、信号線ドライバ２及び走査線ドライバ３を垂直クロックＶＣＫ、垂直同期信号Ｖｓｙ、水平同期信号Ｈｓｙに基づいて制御し、これらが互いに同期して動作するように制御する。
例えばコントローラ１は、１フレーム期間を規定する垂直スタートパルスＶＣＫを例えば垂直同期信号Ｖｓｙや垂直クロックＶＣＫを用いて生成し、信号線ドライバ２及び走査線ドライバ３に供給する。
またコントローラ１は、例えば垂直クロックＶＣＫを分周して極性信号ＳＰを生成し、信号線ドライバ２に供給する。
【００２０】
走査線ドライバ３は、垂直スタートパルスＶＳＴと垂直クロックＶＣＫに基づいて、各走査線ＧＬ＿１〜ＧＬ＿Ｎに対して走査パルスを出力する。
走査線ドライバ３には垂直スタートパルスＶＳＴを垂直クロックＶＣＫのタイミングで順次転送するシフトレジスタが設けられる。これにより、垂直スタートパルスのタイミングを起点として、走査線ＧＬ＿１、ＧＬ＿２・・・ＧＬ＿Ｎに、順次操作パルスを出力する。これによって画素アレイ４では、第１ライン目の画素１０から第Ｎライン目の画素までが、順次垂直クロックＶＣＫのタイミング毎に画素信号書込のための選択状態となる。
【００２１】
信号線ドライバ２は、コントローラ１から供給される映像信号Ｖｓについて、１ライン単位の画素信号を、垂直スタートパルスＶＳＴを起点として、垂直クロックＶＣＫのタイミング毎（１Ｈ期間毎）に各信号線ＳＬ＿１Ｒ〜ＳＬ＿ＭＢに出力させる動作を行う。
ここで、この構成例の場合、選択スイッチ部５が設けられている。
信号線ドライバ２は、カラー画素単位で時分割多重化した画素信号を各多重化信号線ＭＳＬ（ＭＳＬ＿１〜ＭＳＬ＿Ｍ）に出力する。
選択スイッチ部５では、１本の多重化信号線ＭＳＬに対して、３本の信号線ＳＬのそれぞれを選択するスイッチＳＷＲ、ＳＷＧ、ＳＷＢを有する。
スイッチＳＷＲは、Ｒ画素１０Ｒの列に対応する信号線ＳＬ＿ｘＲと多重化信号線ＭＳＬを断接する。（ｘは１〜Ｍ）
スイッチＳＷＧは、Ｇ画素１０Ｇの列に対応する信号線ＳＬ＿ｘＧと多重化信号線ＭＳＬを断接する。
スイッチＳＷＢは、Ｂ画素１０Ｂの列に対応する信号線ＳＬ＿ｘＢと多重化信号線ＭＳＬを断接する。
【００２２】
各スイッチＳＷＲ、ＳＷＧ、ＳＷＢはそれぞれ、信号線ドライバ２からのスイッチ制御信号ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢによってオン／オフされる。
信号線ドライバ２は、多重化信号線ＭＳＬに多重画素信号を出力するタイミングに合わせてスイッチ制御信号ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢを出力する。
後に図７、図８の具体例で示すが、信号線ドライバ２は、１Ｈ期間に１つの多重化信号線ＭＳＬに、Ｒ画素１０Ｒに対する画素信号ＶＲ、Ｇ画素１０Ｇに対する画素信号ＶＧ、Ｂ画素１０Ｂに対する画素信号ＶＢを時分割多重化して出力する。これとともに信号線ドライバ２は、画素信号ＶＲの出力タイミングでスイッチ制御信号ｓｅｌＲによりスイッチＳＷＲをオンとさせ、画素信号ＶＲを信号線ＳＬ＿ｘＲに供給させる。同様に画素信号ＶＧの出力タイミング、画素信号ＶＢの出力タイミングで、それぞれスイッチ制御信号ｓｅｌＧ、ｓｅｌＢＲによりスイッチＳＷＲ、ＳＷＢをオンとさせ、画素信号ＶＧ、ＶＢを信号線ＳＬ＿ｘＧ、ＳＬ＿ｘＢに供給させる。
なお液晶セルＬＣの極性反転駆動を行うため、信号線ドライバ２は極性信号ＳＰに従って、多重化信号線ＭＳＬに出力する画素信号電圧の極性反転を行う。
【００２３】
以上の信号線ドライバ２及び走査線ドライバ３の動作により、１フレーム期間に、第１ライン目の画素１０から第Ｎライン目の画素まで、順次画素信号が書き込まれていき、それによって各画素の階調（液晶セルの光透過率）が設定される。これによって図示していないバックライトからの光が各画素１０で輝度制御され、さらに図示しないカラーフィルタを介することで、カラー映像表示が実行される。
【００２４】
＜２．縦クロストーク解消のための間欠的チャージ電圧印加＞
本実施の形態では、画素トランジスタのリーク電流起因の縦クロストークを改善するために、信号線ドライバ２は、選択スイッチ部５を介して、各信号線ＳＬに対し、１フレーム期間において１回以上となる間欠的に、所定の画素信号電圧より低電位のチャージ電圧を出力する動作を行うこととなる。
【００２５】
液晶表示装置の昨今の高精細化に伴い、画素の開口率が下がるが、表面輝度を維持するためにバックライト輝度が高くなる傾向になる。
バックライト輝度が上がると画素トランジスタＴｒのリーク電流も増加するが、あるリーク量を超えると、縦クロストーク不良が発生する。
【００２６】
縦クロストークを図２、図３で説明する。
縦クロストークとは、例えばグレー背景に白または黒ウインドウを表示した時に、ウインドウの上下のグレー部分の輝度が変わってしまう現象である。
図２は白ウインドウパターンが入力された液晶表示装置の表示状態を模式的に示している。領域ＡＲｗが白ウインドウパターン、領域ＡＲｇ１、ＡＲｇ２がグレーラスタパターンの表示状態であるとする。
領域ＡＲｇ１に相当する列の画素１０では、当該列の信号線ＳＬには、各ラインのタイミングでグレーレベルの画素信号電圧が供給されている。
一方、白ウインドウの上下である領域ＡＲｇ２の画素が接続されている信号線ＳＬには、白ウインドウとされる領域ＡＲｗに相当するラインのタイミングで、白レベルの画素信号電圧が供給される。
【００２７】
図３Ａには、１フレーム期間の信号線電圧を示している。
領域ＡＲｇ２、ＡＲｗを含むウインドウ表示列では、図示のように、ウインドウとなるラインの走査期間では、信号線ＳＬの電圧は、白レベルの正極電圧又は負極電圧（白（＋）又は白（−））となり、領域ＡＲｇ２に相当するラインの走査期間ではグレーレベルの正極電圧又は負極電圧（グレー（＋）又はグレー（−））となる。
領域ＡＲｇ１に相当するグレーラスタ表示列では、１フレーム期間、信号線ＳＬの電圧は、グレーレベルの正極電圧又は負極電圧（グレー（＋）又はグレー（−））となる。
この影響で、ウインドウ表示列の領域ＡＲｇ２の画素と、グレーラスタ表示列である領域ＡＲｇ１の画素との間において、画素のリーク電流の差が生じ、グレー表示画素の輝度差が発生してしまう。つまり、本来同じグレー表示している領域ＡＲｇ１、ＡＲｇ２に輝度差が生じてしまう。これが縦クロストークとして視認される。
【００２８】
図４で詳しく説明する。
図４Ａは、或る２フレームの期間において、画素電位波形と画素トランジスタのチャネル電位を示している。
図４Ｂは、画素１０の画素トランジスタＴｒと液晶セルＬＣについて、画素トランジスタＴｒをダイオードと容量による等価回路として示している。
画素電位Ｖｐｉｘは、液晶セルＬＣに書き込まれた画素信号電圧に基づく電位とし、チャネル電位Ｖｃｈとは、画素トランジスタＴｒのチャネル電位としている。電位Ｖｇａｔｅは画素トランジスタＴｒのゲート電位、電位Ｖｓｉｇは信号線ＳＬの電位である。
なお、ここではシングルゲートの図で示しているが、以下の事情はダブルゲートの場合も同様である。
【００２９】
図４Ａにおいて実線は、領域ＡＲｇ１（ウインドウ非表示列）のグレー表示画素の画素電位Ｖｐｉｘ、破線は領域ＡＲｇ２（ウインドウ表示列）のグレー表示画素の画素電位Ｖｐｉｘを示している。また点線は領域ＡＲｇ１のグレー表示画素のチャネル電位Ｖｃｈ、一点鎖線は領域ＡＲｇ２のグレー表示画素のチャネル電位Ｖｃｈである。
なお図４Ａでは左側のフレーム期間は正極の画素信号（グレー（＋）電位）印加を行い、右側のフレーム期間では負極の画素信号（グレー（−）電位）印加を行う画素の例としている。
ＶＧＬ電位とは、画素トランジスタＴｒのオフ時のゲート電位である。
【００３０】
画素のリークは、まずは画素トランジスタＴｒのチャネル電位Ｖｃｈに向かう方向のリーク電流として生ずる。  
このリークにより、図４Ａに示すように画素信号（グレー（＋）又はグレー（−））が書き込まれた後、画素電位Ｖｐｉｘは下がっていくが、チャネル電位Ｖｃｈと画素電位Ｖｐｉｘが逆転すると、画素電位Ｖｐｉｘは上昇に転じる。
チャネル電位Ｖｃｈは、１フレーム期間の先頭でＶＧＬ電位付近に下がり、その後はリーク電流により上昇していく。
【００３１】
ここで、ウインドウ表示列における領域ＡＲｇ２の画素では、ウインドウ表示期間中は信号線ＳＬに白レベル電位が印加されることで、図のようにチャネル電位Ｖｃｈ（一点鎖線）が、白（−）電位にクリップされる。
一方、ウインドウ非表示列である領域ＡＲｇ１の画素では、信号線ＳＬはグレー電位が印加され続ける。そのため、チャネル電位Ｖｃｈ（点線）は、白（−）電位にクリップされるということはなく、グレー（−）電位にいたるまで上昇を続ける。
【００３２】
ここで画素信号電圧が負極性となる、図４Ａの右側のフレーム期間を注目すると、領域ＡＲｇ１の画素では、或る時点でチャネル電位Ｖｃｈ（点線）が画素電位Ｖｐｉｘ（実線）より高くなる。このためリーク電流方向が逆転し、点線で囲ったＰ部として示すように、画素電位Ｖｐｉｘが上昇に転じる。
ところが、このとき、ウインドウ表示列における領域ＡＲｇ２の画素では、正極駆動フレームの時と同様、ウインドウ表示期間中はチャネル電位Ｖｃｈ（一点鎖線）が、白（−）電位にクリップされることで、画素電位Ｖｐｉｘ−チャネル電位Ｖｃｈの逆転するタイミングが後ろにずれる。例えば逆転が生じない。
チャネル電位Ｖｃｈ（一点鎖線）が画素電位Ｖｐｉｘ（破線）より高くならないことで、Ｐ部においても、画素電位Ｖｐｉｘの低下傾向は変わらない。
その結果、グレーラスタ表示列の電位逆転ポイント以降、画素電位波形に乖離が生ずる。
このようなＰ部で領域ＡＲｇ１の画素と領域ＡＲｇ２の画素の画素電位Ｖｐｉｘの差が、領域ＡＲｇ１の画素と領域ＡＲｇ２の画素の輝度差となり、これが縦クロストークとして視認されてしまうこととなる。
【００３３】
このような縦クロストークを改善するため本実施の形態では、図３Ｂに示すように表示駆動を行う。
即ち表示画像に依らず、各信号線ＳＬに対し、図３Ｂのように、１フレーム周期に１回以上、低めのチャージ電圧Ｖｃｇ（ダイナミックレンジの低め〜ＶＧＬ程度の電圧）を書き込む事で、ウインドウ表示列／非表示列での画素電位リーク波形の差分を小さくし、縦クロストークを抑制する。
例えば１００Ｈ（Ｈは水平期間）に１回、ＶＧＬ電位＋１Ｖなどの低い電位のチャージ電圧印加を行うなどである。
【００３４】
＜３．第１の実施の形態＞
第１の実施の形態としてのチャージ電圧印加を図５で説明する。図５Ａは上記図４Ａと同様に、領域ＡＲｇ１（ウインドウ非表示列）のグレー表示画素の画素電位Ｖｐｉｘ（実線）とチャネル電位Ｖｃｈ（点線）、及び領域ＡＲｇ２（ウインドウ表示列）のグレー表示画素の画素電位Ｖｐｉｘ（破線）とチャネル電位Ｖｃｈ（一点鎖線）を示している。
また図５Ｂは、図４Ｂと同様に液晶セルＬＣと画素トランジスタＴｒを等価回路で示している。
【００３５】
矢印のタイミングで１フレーム期間に所要回数、各信号線ＳＬに対し、信号線ドライバ２が間欠的にチャージ電圧Ｖｃｇを印加する。
ここではチャージ電圧Ｖｃｇ＝白（−）電位としている。
【００３６】
領域ＡＲｇ１、ＡＲｇ２のいずれのグレー表示画素でも、画素トランジスタＴｒのチャネル電位Ｖｃｈに向かう方向のリーク電流により、図５Ａに示すように画素電位Ｖｐｉｘは下がっていく。
チャネル電位Ｖｃｈについては、信号線電位Ｖｓｉｇとの関係で、Ｖｓｉｇ＞Ｖｃｈとなると、等価回路で示したダイオードがオンし、即座にＶｃｈ＝Ｖｓｉｇとなる。
まず領域ＡＲｇ２（ウインドウ表示列）のグレー表示画素のチャネル電位Ｖｃｈについてみてみると、ＶＧＬ電位付近からリーク電流により上昇していき、ウインドウ期間には白（−）電位にクリップされる。
チャージ電圧Ｖｃｇ＝白（−）電位としているため、ウインドウ期間以外では、チャネル電位Ｖｃｈが白（−）電位を越えたときのチャージ電圧印加タイミングのみ、チャネル電位Ｖｃｈ＝チャージ電圧Ｖｃｇ（＝白（−）電位）とされる。
【００３７】
次に領域ＡＲｇ１（ウインドウ非表示列）のグレー表示画素のチャネル電位Ｖｃｈについてみてみると、ＶＧＬ電位付近からリーク電流により上昇していくが、このチャネル電位Ｖｃｈが信号線電位Ｖｓｉｇより高くなっているときは、チャージ電圧印加タイミングで、チャネル電位Ｖｃｈ＝チャージ電圧Ｖｃｇ（＝白（−）電位）にリフレッシュされる。
【００３８】
結果として、領域ＡＲｇ１、ＡＲｇ２のいずれのグレー表示画素でも、チャージ電圧印加タイミングでは、チャネル電位Ｖｃｈ＝Ｖｃｇ＝白（−）電位にリフレッシュされることになる。つまりいずれの領域のグレー表示画素でも、チャネル電位Ｖｃｈは、チャージタイミングを基準に同じように上昇していく。
そのため、図のように、画素電位Ｖｐｉｘとチャネル電位Ｖｃｈの逆転が起きず、図４のＰ部として示したような画素波形の乖離が起きないため、縦クロストークが現れないこととなる。
【００３９】
なお、この例ではチャージ電圧Ｖｃｇ＝白（−）電位としたが、以上の動作原理から言えば、チャージ電圧Ｖｃｇは、グレー（−）電位以下（負極性画素信号による画素電位Ｖｐｉｘ以下）であればよいことがわかる。画素電位Ｖｐｉｘ以下であることで、画素電位Ｖｐｉｘとチャネル電位Ｖｃｈの上昇が、チャージタイミングを起点に同じチャージ電位から同時に進行し、画素電位Ｖｐｉｘとチャネル電位Ｖｃｈの逆転が起きないようにすることができるためである。
但し、第２の実施の形態で述べるが、チャージ電圧Ｖｃｇはなるべく低い電位とする方が好ましい。
【００４０】
１フレーム期間におけるチャージ電圧Ｖｃｇの印加タイミングについて説明する。
縦クロストークを生じさせないようにするためには、頻繁にチャージ電圧印加を行えばよいといえる。例えば最も簡単には、１Ｈ毎にチャージ電圧印加を行うようにすればよい。
ところがこのように頻繁に信号線ＳＬにチャージ電圧Ｖｃｇの印加を行うことは、消費電力の点で好ましくない。
そこで本実施の形態では。図５Ａに示したように、１フレーム期間内に間欠的にチャージ電圧印加を行うようにして、消費電力を低減しつつ、縦クロストーク改善を実現している。
即ちチャージ電圧Ｖｃｇの印加は毎ライン行わず、１フレーム期間に数回〜十数回程度とすることで、消費電力削減に有効である。
【００４１】
このように間欠的にチャージ電圧印加を行う場合、どのような間隔で行うことで、適切に縦クロストーク改善が可能であるかを考察する。
上記より、縦クロストーク改善のためには、画素トランジスタＴｒのチャネル電位Ｖｃｈが、リーク電流によって画素容量に書き込まれた画素信号電位Ｖｐｉｘより高くなることがないようにする頻度で、各信号線ＳＬに対しチャージ電圧Ｖｃｇを印加すればよいことが理解される。
【００４２】
このためには、信号線ドライバ２が各信号線ＳＬにチャージ電圧Ｖｃｇを出力する時間間隔Ｔｃｇは、
Ｔｃｇ≦Ｃｃｈ・（ＶｇＬ−Ｖｃｇ）／（Ｉｐｘ＋Ｉｐｓ）
とすればよい。
但し、Ｃｃｈは画素トランジスタＴｒのチャネル部の容量、ＶｇＬはクロストークが問題となる所定の画素信号電圧であり、図５の例で言えば具体的にはグレー（−）電位である。またＩｐｘは図５Ｂに示したように、画素容量（液晶セルＬＣ）側から画素トランジスタＴｒのチャネル部へ流れる画素トランジスタリーク電流、Ｉｐｓは信号線ＳＬ側からチャネル部へ流れる画素トランジスタリーク電流である。
【００４３】
上記式における『Ｃｃｈ・（ＶｇＬ−Ｖｃｇ）』は、ＶｇＬがグレー（−）印加による画素電位Ｖｐｉｘに相当するものであるため、チャネル電位Ｖｃｈがチャージ電圧Ｖｃｇレベルから画素電位Ｖｐｉｘに達するまでの電荷量を示すものとなる。『（Ｉｐｘ＋Ｉｐｓ）』はチャネルに流入するリーク電流の和である。従って、上記式を満足する時間間隔Ｔｃｇは、画素トランジスタＴｒのチャネル電位Ｖｃｈが、リーク電流によって画素容量に書き込まれた画素信号電位Ｖｐｉｘより高くなることがないようにする頻度としての時間間隔となる。
この条件を満たす時間間隔Ｔｃｇでチャージ電圧Ｖｃｇの印加を行うことで、画素トランジスタＴｒのチャネル電位Ｖｃｈが、画素電位Ｖｐｉｘより高くなる前に、チャネル電位Ｖｃｈをチャージ電圧Ｖｃｇにリフレッシュすることができる。
【００４４】
従ってチャージ電圧印加は、上記式の条件を満たす時間間隔であればよいこととなる。実際には、主にはチャージ電圧Ｖｃｇの設定と、クロストークが問題となる所定の画素信号電圧の関係から、時間間隔Ｔｃｇも変動するが、この条件を満たすように、１フレーム期間内でのチャージタイミングが設定されればよい。
【００４５】
＜４．第２の実施の形態＞
第２の実施の形態を図６で説明する。図６Ａは上記図４Ａと同様に、領域ＡＲｇ１（ウインドウ非表示列）のグレー表示画素の画素電位Ｖｐｉｘ（実線）とチャネル電位Ｖｃｈ（点線）、及び領域ＡＲｇ２（ウインドウ表示列）のグレー表示画素の画素電位Ｖｐｉｘ（破線）とチャネル電位Ｖｃｈ（一点鎖線）を示している。
また図６Ｂは、図４Ｂと同様に液晶セルＬＣと画素トランジスタＴｒを等価回路で示している。
【００４６】
矢印のタイミングで１フレーム期間に必要回（例えば図の例では１フレーム内に１回）、各信号線ＳＬに対し、信号線ドライバ２がチャージ電圧Ｖｃｇを印加する。
ここではチャージ電圧Ｖｃｇ＝ＶＧＬ電位＋αとしている。例えばＶＧＬ電位＋１Ｖとする。
【００４７】
図６Ａのように、領域ＡＲｇ１、ＡＲｇ２のいずれのグレー表示画素でも、画素トランジスタＴｒのチャネル電位Ｖｃｈに向かう方向のリーク電流により画素電位Ｖｐｉｘは下がっていく。
領域ＡＲｇ２（ウインドウ表示列）のグレー表示画素のチャネル電位Ｖｃｈについてみてみると、ＶＧＬ電位付近からリーク電流により上昇していき、ウインドウ期間には白（−）電位にクリップされる。
また領域ＡＲｇ１（ウインドウ非表示列）と、領域ＡＲｇ２（ウインドウ表示列）のいずれのグレー表示画素でも、チャネル電位Ｖｃｈは、チャージ電圧印加タイミングで、チャネル電位Ｖｃｈ＝ＶＧＬ電位＋αにリフレッシュされる。
【００４８】
結果として、領域ＡＲｇ１、ＡＲｇ２のいずれのグレー表示画素でも、チャネル電位Ｖｃｈは、チャージタイミングを基準に同じように上昇していく。
そのため、図のように、画素電位Ｖｐｉｘとチャネル電位Ｖｃｈの逆転が起きず、図４のＰ部として示したような画素波形の乖離が起きないため、縦クロストークが現れないこととなる。
【００４９】
上述したように、チャージ電圧印加の時間間隔Ｔｃｇは、画素トランジスタＴｒのチャネル電位Ｖｃｈが、画素電位Ｖｐｉｘより高くなる前に、チャネル電位Ｖｃｈをチャージ電圧Ｖｃｇにリフレッシュすることができればよい。
チャージ電圧Ｖｃｇを低く設定すれば、それだけ時間間隔Ｔｃｇは長くとれる。つまりチャージ電圧Ｖｃｇが低い程、１フレーム期間内に実行するチャージ回数は少なくできる。
チャージ回数が少なければ、それだけ消費電力の低減に有効である。
この図６Ａに示したように、チャージ電圧Ｖｃｇをなるべく低く設定し、１フレーム期間内のチャージ回数を少なくすることで、事実上、チャージを実行しない場合と殆ど同程度の消費電力で、縦クロストーク改善を実現できる。
この意味で、チャージ電圧Ｖｃｇは、ゲート−信号線間電圧差不足によるリークを生じない範囲において、画素信号の駆動最大階調の負極性電位以下（図６Ａの例でいえば白（−）電位以下）で、かつ画素トランジスタＴｒのオフ時のゲート電位であるＶＧＬ電位以上の範囲の電圧とすることが好適である。
【００５０】
＜５．第１、第２の実施の形態の具体例＞
以上説明した第１，第２の実施の形態の具体的な動作波形を説明する。
まず図７は、サブピクセル毎に画素信号を極性反転して駆動する場合の動作波形を示している。
ここでは、１フレーム内の或る３水平期間として、Ｈｎ−１期間、Ｈｎ期間、Ｈｎ＋１期間を例示している。（「ｎ」は「１」〜「Ｎ−１」のいずれか：Ｎは行数）
【００５１】
信号線ドライバ２は、選択スイッチ部５に対してスイッチ制御信号ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢを供給して、各スイッチＳＷＲ、ＳＷＧ、ＳＷＢをオン／オフ制御する。
また信号線ドライバ２は、各Ｈ期間に多重化信号線ＭＳＬ＿ｍ、ＭＳＬ＿ｍ＋１に図示のように多重化画素信号ＤＴ＿ｍ、ＤＴ＿ｍ＋１を出力する。（「ｍ」は「１」〜「Ｍ−１」のいずれか：Ｍは列数）
【００５２】
まずＨｎ−１期間で各波形を説明する。
例えばＨｎ−１期間には、信号線ドライバ２は、グランド電位ＧＮＤ、正極性のＲ画素信号ＶＲ＋、負極性のＧ画素信号ＶＧ−、正極性Ｂの画素信号ＶＢ＋を時分割多重化した多重化画素信号ＤＴ＿ｍを、多重化信号線ＭＳＬ＿ｍに出力する。
またこのＨｎ−１期間に信号線ドライバ２は、グランド電位ＧＮＤ、負極性のＲ画素信号ＶＲ−、正極性のＧ画素信号ＶＧ＋、負極性のＢ画素信号ＶＢ−を時分割多重化した多重化画素信号ＤＴ＿ｍ＋１を、多重化信号線ＭＳＬｍ＋１に出力する。
【００５３】
このＨｎ−１期間において、スイッチ制御信号ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢのＨレベル期間に各スイッチＳＷＲ、ＳＷＧ、ＳＷＢがオンとされることで、信号線ＳＬ＿ｍＲ、ＳＬ＿ｍＧ、ＳＬ＿ｍＢにはそれぞれ図示のように、Ｒ画素信号ＶＲ＋、Ｇ画素信号ＶＧ−、Ｂ画素信号ＶＢ＋が供給される。
さらに信号線ＳＬ＿ｍ＋１Ｒ、ＳＬ＿ｍ＋１Ｇ、ＳＬ＿ｍ＋１Ｂにはそれぞれ図示のように、Ｒ画素信号ＶＲ−、Ｇ画素信号ＶＧ＋、Ｂ画素信号ＶＢ−が供給される
【００５４】
走査線ドライバ３は、Ｈｎ−１期間に走査線ＧＬ＿ｎ−１にＨレベルパルスとなる走査パルスを与える。
これにより、信号線ＳＬ＿ｍＲ、ＳＬ＿ｍＧ、ＳＬ＿ｍＢに印加されたＲ画素信号ＶＲ＋、Ｇ画素信号ＶＧ−、Ｂ画素信号ＶＢ＋が、走査線ＧＬ＿ｎ−１の行の、信号線ＳＬ＿ｍＲ、ＳＬ＿ｍＧ、ＳＬ＿ｍＢが接続された画素１０Ｒ、１０Ｇ、１０Ｂに書き込まれることになる。
また信号線ＳＬ＿ｍ＋１Ｒ、ＳＬ＿ｍ＋１Ｇ、ＳＬ＿ｍ＋１Ｂに印加されたＲ画素信号ＶＲ−、Ｇ画素信号ＶＧ＋、Ｂ画素信号ＶＢ−が、走査線ＧＬ＿ｎ−１の行の、信号線ＳＬ＿ｍ＋１Ｒ、ＳＬ＿ｍ＋１Ｇ、ＳＬ＿ｍ＋１Ｂが接続された画素１０Ｒ、１０Ｇ、１０Ｂに書き込まれる。
【００５５】
Ｈｎ期間、Ｈｎ＋１期間も、基本的な画素信号の書込動作は、以上と同様である。
例えばＨｎ期間には、走査線ドライバ３は走査線ＧＬ＿ｎにＨレベルパルスとなる走査パルスを与える。これにより、走査線ＧＬ＿ｎの行の、信号線ＳＬ＿ｍＲ、ＳＬ＿ｍＧ、ＳＬ＿ｍＢが接続された画素１０Ｒ、１０Ｇ、１０Ｂに、信号線ＳＬ＿ｍＲ、ＳＬ＿ｍＧ、ＳＬ＿ｍＢに印加された各画素信号（ＶＲ−、ＶＧ＋、ＶＢ−）が書き込まれることになる。
また、走査線ＧＬ＿ｎの行の、信号線ＳＬ＿ｍ＋１Ｒ、ＳＬ＿ｍ＋１Ｇ、ＳＬ＿ｍ＋１Ｂが接続された画素１０Ｒ、１０Ｇ、１０Ｂに、信号線ＳＬ＿ｍ＋１Ｒ、ＳＬ＿ｍ＋１Ｇ、ＳＬ＿ｍ＋１Ｂに印加された各画素信号（ＶＲ＋、ＶＧ−、ＶＢ＋）が書き込まれる。
【００５６】
但しこの図７の例では、Ｈｎ期間に、チャージ電圧Ｖｃｇの印加を行うようにしている。
このため、Ｈｎ期間では、信号線ドライバ２は、最初にスイッチ制御信号ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢにより、選択スイッチ部５の全てのスイッチＳＷＲ、ＳＷＧ、ＳＷＢをオンに制御する。
そしてスイッチＳＷＲ、ＳＷＧ、ＳＷＢを共にオンとする期間において、多重化画素信号ＤＴ＿ｍ、ＤＴ＿ｍ＋１として図示するようにチャージ電圧Ｖｃｇを多重化する。
ここではｍ列とｍ＋１列のみしか示していないが、信号線ドライバ２は、全ての多重化信号線ＭＳＬ＿１〜ＭＳＬ＿Ｍに対する多重化画素信号ＤＴ＿１、ＤＴ＿Ｍにチャージ電圧Ｖｃｇを多重化する。
この動作により、全ての信号線ＳＬに、チャージ電圧Ｖｃｇが入力されることとなる。
【００５７】
なお、このように信号線ＳＬに印加されるチャージ電圧Ｖｃｇについては、画素１０に書き込む必要はない。このため、走査線ドライバ３は、Ｈｎ期間の走査線ＧＬ＿ｎに与える走査パルスのタイミングを、チャージ期間ｔｃｇ分だけ遅らせるようにしている。
即ち走査線ドライバ３は、Ｈｎ期間など、１フレーム期間内でチャージ電圧Ｖｃｇの印加を行うＨ期間のみ、走査パルス出力タイミングを遅延させるようにする。
【００５８】
以上の図７に示したように、チャージ電圧Ｖｃｇの印加は、１フレーム内の或るＨ期間において実行するようにすればよい。
１フレーム内に何回チャージ電圧印加を行うかは、上述の時間間隔Ｔｃｇの条件を満たすように設定すればよい。
【００５９】
次に図８は、１Ｈ期間で各サブピクセルに与える画素信号の極性を反転させない場合の例である。
ここでは、１フレーム内の或る４水平期間として、Ｈｎ−１期間、Ｈｎ期間、Ｈｎ＋１期間、Ｈｎ＋２を例示している。
【００６０】
信号線ドライバ２は、選択スイッチ部５に対してスイッチ制御信号ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢを供給して、各スイッチＳＷＲ、ＳＷＧ、ＳＷＢをオン／オフ制御する。
また信号線ドライバ２は、各Ｈ期間に多重化信号線ＭＳＬ＿ｍ、ＭＳＬ＿ｍ＋１に図示のように多重化画素信号ＤＴ＿ｍ、ＤＴ＿ｍ＋１を出力する。
【００６１】
画素１０への画素信号の書込動作は、図７と同様なので、説明を省略する。
この場合、信号線ドライバ２は、各１Ｈの期間において、グランド電位ＧＮＤ、正極性のＲ画素信号ＶＲ＋、正極性のＧ画素信号ＶＧ＋、正極性Ｂの画素信号ＶＢ＋を時分割多重化した多重化画素信号、又はグランド電位ＧＮＤ、負極性のＲ画素信号ＶＲ−、負極性のＧ画素信号ＶＧ−、負極性のＢ画素信号ＶＢ−を時分割多重化した多重化画素信号を出力する（ＤＴ＿ｍ、ＤＴ＿ｍ＋１として図示）
【００６２】
Ｈｎ−１期間では、チャージ電圧Ｖｃｇの印加は行われていない。
Ｈｎ期間では、信号線ＳＬ＿ｍ＋１Ｒ、ＳＬ＿ｍ＋１Ｇ、ＳＬ＿ｍ＋１Ｂにチャージ電圧Ｖｃｇの印加を行うようにしている。
即ちＨｎ期間では、信号線ドライバ２は、最初にスイッチ制御信号ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢにより、選択スイッチ部５の全てのスイッチＳＷＲ、ＳＷＧ、ＳＷＢをオンに制御する。
そして多重化画素信号ＤＴ＿ｍ＋１として図示するようにチャージ電圧Ｖｃｇを多重化する。
なお多重化画素信号ＤＴ＿ｍは、この期間、グランド電位とする。
【００６３】
この動作により、信号線ＳＬ＿ｍ＋１Ｒ、ＳＬ＿ｍ＋１Ｇ、ＳＬ＿ｍ＋１Ｂに対し、チャージ電圧Ｖｃｇの印加が行われる。
例えば、信号線ＳＬ＿ｍ＋１Ｒ、ＳＬ＿ｍ＋１Ｇ、ＳＬ＿ｍ＋１Ｂに相当するのは、３つのサブピクセルで構成されるカラー画素（ピクセル）単位での偶数列であり、信号線ＳＬ＿ｍＲ、ＳＬ＿ｍＧ、ＳＬ＿ｍＢに相当するのは、カラー画素単位での奇数列であるとすると、ここでいう偶数列に相当する信号線ＳＬに対し、チャージ電圧印加が行われることになる。
【００６４】
一方、Ｈｎ＋１期間では、信号線ＳＬ＿ｍＲ、ＳＬ＿ｍＧ、ＳＬ＿ｍＢにチャージ電圧Ｖｃｇの印加が行われる。
即ちＨｎ＋１期間では、信号線ドライバ２は、最初にスイッチ制御信号ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢにより、選択スイッチ部５の全てのスイッチＳＷＲ、ＳＷＧ、ＳＷＢをオンに制御する。
そして多重化画素信号ＤＴ＿ｍとして図示するようにチャージ電圧Ｖｃｇを多重化する。
なお多重化画素信号ＤＴ＿ｍ＋１は、この期間、グランド電位とする。
【００６５】
この動作により、信号線ＳＬ＿ｍＲ、ＳＬ＿ｍＧ、ＳＬ＿ｍＢに対し、チャージ電圧Ｖｃｇの印加が行われる。
例えば、全ての信号線ＳＬのうち、奇数列に相当する信号線ＳＬに対し、チャージ電圧印加が行われる。
【００６６】
なお走査線ドライバ３は、Ｈｎ期間、Ｈｎ＋１期間とも、走査線ＧＬ＿ｎ、ＧＬ＿ｎ＋１に与える走査パルスのタイミングを、チャージ期間ｔｃｇ分だけ遅らせるようにしている。
【００６７】
この図８の例は、負極性の画素信号の書込後の列に、チャージ電圧印加を行うようにしたものである。
例えば信号線ＳＬ＿ｍＲ、ＳＬ＿ｍＧ、ＳＬ＿ｍＢについてみると、画素信号ＶＲ−、ＶＧ−、ＶＢ−とされた後のタイミングで、チャージ電圧Ｖｃｇが印加される。
信号線ＳＬ＿ｍ＋１Ｒ、ＳＬ＿ｍ＋１Ｇ、ＳＬ＿ｍ＋１Ｂも同様で、画素信号ＶＲ−、ＶＧ−、ＶＢ−とされた後のタイミングで、チャージ電圧Ｖｃｇが印加される。
このような動作を行うようにすることで、低電圧であるチャージ電圧Ｖｃｇを与える前に、信号線ドライバ２の出力回路や選択スイッチ部５の耐圧越え対策として一旦信号線ＳＬをグランド電位ＧＮＤに引く動作を省くことができる。
これによって低消費電力化を促進できる。
【００６８】
＜６．第３の実施の形態＞
続いて第３の実施の形態を説明する。
第３の実施の形態は、タッチパネル構造を有する場合に、走査線ドライバによる画素信号書込のための書込走査と、タッチ操作検出のための検出走査とが、１フレーム期間にそれぞれ複数回、時分割的に実行されるようにした駆動方式において。信号線ドライバ２によるチャージ電圧Ｖｃｇの出力を、検出走査と書込走査の境界期間で実行するようにした例である。
【００６９】
図９にタッチパネル機能を備えた液晶表示装置の構成例を示す。この液晶表示装置は、液晶表示パネルと静電容量式のタッチパネルとを一体化した、いわゆるインセルタイプの表示装置である。
画像表示のための構成としては、図１と同様に、コントローラ１，信号線ドライバ２，走査線ドライバ３，選択スイッチ部５，表示パネル８を有する。
表示パネル部８は、図１に示したものと同様に画素アレイ４が形成され、液晶画素（画素１０）がマトリクス状に配置されて表示動作を実行する部位として示している。
また信号線ドライバ２から選択スイッチ部５への多重化信号線ＭＳＬ（ＭＳＬ＿１〜ＭＳＬ＿Ｍ）及びスイッチ制御信号ｓｅｌ（ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢ）の供給のための構成、選択スイッチ部５におけるスイッチＳＷＲ、ＳＷＧ、ＳＷＢ、信号線ＳＬ（ＳＬ＿１Ｒ〜ＳＬ＿ＭＢ）、走査線ＧＬ（ＧＬ＿１〜ＧＬ＿Ｎ）の構成は、図１と同様とする。
これらの構成に加えて、タッチパネル部３０、タッチ検出部４０、駆動電極ドライバ７を有する。
【００７０】
コントローラ１は、外部のホスト機器等から供給された映像信号Ｖｓに基づいて、走査線ドライバ３、信号線ドライバ２、駆動電極ドライバ７、およびタッチ検出部４０に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。
図では、コントローラ１において入力された映像信号Ｖｓを一時記憶するメモリ１ａを示しているが、メモリ１ａの記憶容量は、この例では、１フレーム分の映像情報の１／１０のデータ量に少なくとも対応できるようにしている。例えば、垂直方向の表示解像度が１２８０ピクセルである場合には、メモリ１９は、１２８ライン分の映像信号Ｖｓを記憶する。
【００７１】
メモリ１ａは、供給された映像信号Ｖｓを、映像信号Ｖｓとともにホスト機器等から供給された垂直同期信号Ｖｓｙおよび水平同期信号Ｈｓｙに同期して書き込む。そして、メモリ１ａは、当該液晶表示装置の内部クロックに同期して、書き込みよりも速い速度により、記憶された映像情報を読み出すようになっている。
具体的には、メモリ１ａは、１フレーム分の映像信号Ｖｓのうちの１／１０のデータを１水平ラインずつ順に書き込み、その後に、同様に次の１／１０のデータを、１水平ラインずつ順に、前の１／１０のデータを上書きしながら書き込む。そして、メモリ１ａは、書き込まれたデータを、そのデータが上書きされることにより消去される前に、書き込みよりも速い速度で１水平ラインずつ順に読み出す。そして、表示パネル部８では、後述するように、表示画面を垂直方向に１０等分した部分表示領域ＲＤごとに、この読み出されたデータに基づく表示が行われるようにしている。
【００７２】
走査線ドライバ３は、コントローラ１から供給される垂直クロックＶＣＫ、及び垂直スタートパルスＶＳＴに基づいて、表示パネル部８（画素アレイ４）の各ラインに対する走査線ＧＬに順次走査パルスを出力する。
信号線ドライバ２は、コントローラ１から供給される映像信号Ｖｓおよび制御信号に基づいて、画素信号を、選択スイッチ部５を介して信号線ＳＬに出力する動作を行う。
これらの動作は基本的には上述した第１，第２の実施の形態と同様である。
但し、図１３、図１４で後述するように、この第３の実施の形態では、タッチ検出期間Ｐｔと表示期間Ｐｄが１フレーム内で分割設定されるようにする。走査線ドライバ３による走査と、信号線ドライバ２による画素信号出力（及びチャージ電圧印加）は、タッチ検出期間Ｐｔと表示期間Ｐｄが１フレーム内で分割設定されることに応じて、タイミングが規定されることとなる。
【００７３】
駆動電極ドライバ７は、コントローラ１から供給される制御信号に基づいて、駆動電極ＣＯ（ＣＯ＿１〜ＣＯ＿Ｎ）に駆動信号Ｖcomを供給する。具体的には、駆動電極ドライバ７は、後述する表示期間Ｐｄにおいて駆動電極ＣＯに対して直流駆動信号ＶcomDCを印加する。そしてタッチ検出期間Ｐｔにおいては、駆動電極ドライバ７は、タッチ検出動作の対象となる駆動電極ＣＯに対して交流駆動信号ＶcomACを印加し、それ以外の駆動電極ＣＯに対して直流駆動信号ＶcomDCを印加する。
その際、駆動電極ドライバ７は、所定の数の駆動電極ＣＯからなるブロック（後述する部分検出領域ＲＴ）ごとに駆動電極ＣＯを駆動する。
【００７４】
タッチパネル部３０は、画素アレイ４による表示領域を有する表示パネル部８に重畳的に配置され、例えば静電容量式でタッチ検出を行い、タッチ検出信号Ｖdetを出力する。このタッチパネル部３０は、駆動電極ドライバ７から供給される交流駆動信号ＶcomACに従って順次走査してタッチ検出を行う。
【００７５】
タッチ検出部４０は、コントローラ１から供給される制御信号と、タッチパネル部３０から供給されたタッチ検出信号Ｖdetに基づいて、タッチパネル部３０に対するタッチの有無を検出し、タッチがある場合においてタッチ検出領域におけるその座標などを求める回路である。
このタッチ検出部４０はＬＰＦ（Low Pass Filter）部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、検出タイミング制御部４６とを有している。
ＬＰＦ部４２は、タッチパネル部３０から供給されるタッチ検出信号Ｖdetに含まれる高い周波数成分（ノイズ成分）を除去し、タッチ成分を取り出してそれぞれ出力する低域通過フィルタである。ＬＰＦ部４２の入力端子のそれぞれと接地との間には、直流電位（例えば０Ｖ）を与えるための抵抗Ｒが接続されている。Ａ／Ｄ変換部４３は、交流駆動信号ＶcomACに同期したタイミングで、ＬＰＦ部４２から出力されるアナログ信号をそれぞれサンプリングしてデジタル信号に変換する。信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に基づいて、タッチ検出デバイス３０に対するタッチの有無を検出する論理回路である。座標抽出部４５は、信号処理部４４においてタッチ検出がなされたときに、そのタッチパネル座標を求める論理回路である。検出タイミング制御部４６は、これらの回路が同期して動作するように制御する機能を有している。
【００７６】
図１０は、当該タッチパネル機能付きの液晶表示装置の要部断面構造の例を表すものである。この液晶表示装置は、画素基板１１と、この画素基板１１に対向して配置された対向基板１２と、画素基板１１と対向基板１２との間に挿設された液晶層１０とを備えている。
【００７７】
画素基板１１は、回路基板としてのＴＦＴ基板２１と、駆動電極ＣＯと、画素電極２２とを有している。ＴＦＴ基板２１は、各種電極や配線、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）などが形成される回路基板として機能する。
ＴＦＴ基板２１は例えばガラスにより構成される。ＴＦＴ基板２１の上には、駆動電極ＣＯが形成される。駆動電極ＣＯは、複数の画素１０に共通の電圧を供給するための電極である。この駆動電極ＣＯは、液晶表示動作のための共通駆動電極として機能するとともに、タッチ検出動作のための駆動電極としても機能する。
駆動電極ＣＯの上には絶縁層２３が形成され、その上に画素電極２２が形成される。画素電極２２は、画素信号を供給するための電極を供給するための電極であり、透光性を有する。駆動電極ＣＯおよび画素電極２２は、例えばＩＴＯ（Indium Tin Oxide）により構成される。
【００７８】
対向基板１２は、ガラス基板３１と、カラーフィルタ３２と、タッチ検出電極ＴＤＬとを有している。カラーフィルタ３２は、ガラス基板３１の一方の面に形成されている。このカラーフィルタ３２は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタ層を周期的に配列して構成したもので、画素アレイ４における画素１０Ｒ、１０Ｇ、１０Ｂに対応してＲ、Ｇ、Ｂのカラーフィルタが設けられている。
また、ガラス基板３１の他方の面には、タッチ検出電極ＴＤＬが形成されている。タッチ検出電極ＴＤＬは、例えばＩＴＯにより構成され、透光性を有する電極である。このタッチ検出電極ＴＤＬの上には、偏光板３５が配設されている。
【００７９】
液晶層１０は、表示機能層として機能するものであり、電界の状態に応じてそこを通過する光を変調する。この電界は、駆動電極ＣＯの電圧と画素電極２２の電圧との電位差により形成される。液晶層１０には、ＦＦＳ（フリンジフィールドスイッチング）やＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶が用いられる。
【００８０】
なお、液晶層１０と画素基板１１との間、および液晶層１０と対向基板１２との間には、それぞれ配向膜が配設され、また、画素基板１１の下面側には入射側偏光板が配置されるが、ここでは図示を省略している。
【００８１】
図１１は、タッチパネル部３０の一構成例を斜視的に表すものである。タッチパネル部３０は、画素基板１１に設けられた駆動電極ＣＯ、および対向基板１２に設けられたタッチ検出電極ＴＤＬにより構成されている。
駆動電極ＣＯは、図の左右方向に延在する帯状の電極パターンを有している。タッチ検出動作を行う際は、各電極パターンには、所定の数の駆動電極ＣＯからなるブロック（後述する部分検出領域ＲＴ）ごとに交流駆動信号ＶcomACが順次供給され、時分割的に順次走査駆動が行われる。
タッチ検出電極ＴＤＬは、駆動電極ＣＯの電極パターンの延在方向と直交する方向に延びる帯状の電極パターンを有している。タッチ検出電極ＴＤＬの各電極パターンは、タッチ検出部４０のＬＰＦ部４２の入力にそれぞれ接続されている。駆動電極ＣＯとタッチ検出電極ＴＤＬにより互いに交差した電極パターンは、その交差部分に静電容量を形成している。
【００８２】
この構成により、タッチパネル部３０では、駆動電極ドライバ７が駆動電極ＣＯに対して交流駆動信号ＶcomACを印加することにより、タッチ検出電極ＴＤＬからタッチ検出信号Ｖdetを出力し、タッチ検出が行われる。
図示のように、互いに交差した電極パターンは、静電容量式タッチセンサをマトリックス状に構成するものである。よって、タッチパネル部３０のタッチ検出面全体にわたって走査することにより、外部近接物体の接触または近接が生じた位置の検出が可能となる。
【００８３】
図１２は、タッチ検出走査を模式的に表すものである。図１２では、タッチ検出面が１０個の部分検出領域ＲＴ１〜ＲＴ１０により構成される場合の、各部分検出領域ＲＴ１〜ＲＴ１０に対する交流駆動信号ＶcomACの供給動作を示している。
部分検出領域ＲＴは、例えば、操作するユーザの指の大きさに対応する幅（例えば５ｍｍ程度）に設定される。駆動電極ドライバ７は、駆動電極ＣＯに対して、部分検出領域ＲＴごとに交流駆動信号ＶcomACを印加する。斜線部は、交流駆動信号ＶcomACが供給された部分検出領域ＲＴを示しており、その他の部分検出領域ＲＴには、直流駆動信号ＶcomDCが供給される。
駆動電極ドライバ７は、図１２Ａ、図１２Ｂ、図１２Ｃに示したように、タッチ検出動作の対象となる部分検出領域ＲＴを順次選択して、その部分検出領域ＲＴに属する駆動電極ＣＯＭＬに交流駆動信号ＶcomACを印加することにより、全ての部分検出領域ＲＴにわたって走査する。
なお、この例では、説明の便宜上、部分検出領域ＲＴの個数を１０個としているが、これに限定されるものではない。
【００８４】
続いて、本実施の形態の液晶表示装置の動作について説明する。
図１３は１フレーム期間（１Ｆ）における動作を模式的に示している。この図１３において、横軸は時間を示し、縦軸は表示画面の垂直方向における位置を示す。なお、垂直ブランキング期間は省略している。
また図１４は、液晶表示装置の動作のタイミング図を表すものであり、垂直同期信号Ｖｓｙ、水平同期信号Ｈｓｙの波形を示している。また図１４には、メモリ書き込み（ＷＭ）の動作により書き込まれた映像信号Ｖｓが表示される部分表示領域ＲＤ、表示駆動（ＤＤ）の対象となる部分表示領域ＲＤ、及びタッチ検出駆動（ＤＴ）の対象となる部分検出領域ＲＴを示している。
【００８５】
１フレーム期間には、この例では、１０のタッチ検出期間Ｐｔと、１０の表示期間Ｐｄとが、交互に配置される。そして、タッチ検出期間Ｐｔにおいてタッチ検出駆動ＤＴが行われるとともに、表示期間Ｐｄにおいて表示駆動ＤＤが行われる。
【００８６】
前述したように、メモリ１ａは、ホスト機器等から供給される映像信号Ｖｓ、垂直同期信号Ｖｓｙ、および水平同期信号Ｈｓｙに基づいて、１フレーム分の映像情報のうちの１／１０のデータを１水平ラインずつ順に書き込む（メモリ書き込みＷＭ）。そして、メモリ１ａは、続く１／１０のデータを、１水平ラインずつ順に、前の１／１０のデータを上書きしながら書き込む。また、メモリ１９は、書き込まれたデータを、そのデータが上書きされることにより消去される前に、その書き込みよりも速い速度で１水平ラインずつ順に読み出す。そして、走査線ドライバ３および信号線ドライバ２が、その読み出したデータに基づいて、液晶表示デバイス２０の部分表示領域ＲＤを線順次走査により駆動する（表示駆動ＤＤ）。
【００８７】
このように、メモリ１ａが、その書き込みよりも速い速度で、書き込まれたデータを１水平ラインずつ順に読み出し、この読出データに基づいて表示駆動ＤＤが行われる様子を図１３、図１４に示している。
従って、この表示駆動ＤＤが行われる表示期間Ｐｄの時間幅は、メモリ１ａが１フレーム分の映像情報のうちの１／１０のデータを書き込む時間よりも短くなる
このように表示期間Ｐｄを短くすることにより確保した時間をタッチ検出期間Ｐｔとし、このタッチ検出期間Ｐｔを利用して、部分検出領域ＲＴごとに、タッチ検出駆動ＤＴが行われる。
【００８８】
タッチ検出駆動ＤＴとしては、図１３、図１４に示したように、例えばタッチ検出期間Ｐｔごとに、２つの部分検出領域ＲＴが駆動対象として順次選択される。すなわち、この例では、タッチ検出面におけるタッチ検出走査は、表示走査の２倍の走査速度で行われる。このため１フレームの表示走査を行う間に、タッチ検出走査が２回行われる。このようにタッチ検出走査を頻繁に行うことにより、外部近接物体によるタッチにすぐに応答することができ、タッチに対する応答特性を改善することができる。
【００８９】
ここで、信号線ドライバ２によるチャージ電圧印加について説明する。
図１４に示すように、本実施の形態の液晶表示装置では、１フレーム期間においてタッチ検出期間Ｐｔのタッチ検出駆動ＤＴと、表示期間Ｐｄの表示駆動ＤＤが交互に実行される。
このようにタッチ検出走査を行うタッチ検出期間Ｐｔと、表示のための画素信号書込走査を行う表示期間Ｐｄを分離した駆動方式の場合、この両期間の境界のタイミングで、信号線ＳＬにチャージ電圧印加を行う。
例えば、図１４においては、各表示期間Ｐｄにそれぞれ表示駆動ＤＤが行われる部分表示領域ＲＤ１、ＲＤ２・・・ＲＤ１０を示しているが、この各部分表示領域ＲＤ１、ＲＤ２・・・ＲＤ１０の先頭ラインとなる１水平期間の開始部分に、チャージ期間ｔｃｇを設け、チャージ電圧印加を実行する。
【００９０】
各表示期間Ｐｄの先頭２Ｈ期間における信号波形を図１５に示す。図１５には走査線ドライバ３による走査線ＧＬ＿ｎ、ＧＬ＿ｎ＋１に対する走査パルスを示している。
また図１５には、信号線ドライバ２が多重化信号線ＭＳＬに出力する多重化画素信号ＤＴ（ＤＴ＿１〜ＤＴ＿Ｍ）と、信号線ドライバ２が選択スイッチ部５に与えるスイッチ制御信号ｓｅｌ（ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢ）と、信号線ＳＬ（ＳＬ＿ｍＲ、ＳＬ＿ｍＧ、ＳＬ＿ｍＢ）に供給される信号を示している。画素信号電圧ＶＲ、ＶＧ、ＶＢについては簡単のため極性は示していない。
さらに図１５には駆動電極ドライバ７が駆動電極ＣＯに与える駆動信号Ｖcomを示している。表示期間Ｐｄであるため、駆動信号Ｖcomは直流駆動信号ＶcomDCとされている。
【００９１】
図示のように、表示期間Ｐｄの先頭タイミングで、チャージ期間ｔｃｇを設定する。このチャージ期間ｔｃｇのために、走査線ドライバ３が走査線ＧＬ＿ｎに対する走査パルスを遅延させる。
そしてこのチャージ期間ｔｃｇにおいては、信号線ドライバ２はチャージ電圧Ｖｃｇを各多重化信号線ＭＳＬに出力するともに、スイッチ制御信号ｓｅｌＲ、ｓｅｌＧ、ｓｅｌＢにより選択スイッチ部５の全スイッチＳＷＲ、ＳＷＧ、ＳＷＢをオンとさせる。
これにより、チャージ電圧Ｖｃｇが全ての信号線ＳＬに書き込まれることになる。
このチャージ電圧印加により、上述した第１，第２の実施の形態と同様、縦クロストーク改善が実現される。
【００９２】
以上の例のように、走査線ドライバ３による画素信号書込のための書込走査と、駆動電極ドライバ７によるタッチ操作検出のための検出走査とが、１フレーム期間にそれぞれ複数回、時分割的に実行される場合、信号線ドライバ２によるチャージ電圧Ｖｃｇの出力は、検出走査と書込走査の境界となる期間で実行されるようにする。
信号線ドライバ２、走査線ドライバ３、駆動電極ドライバ７には、表示期間Ｐｄとタッチ検出期間Ｐｔの分割的な動作を実現すべく、各走査駆動のためのロジック回路が形成されるが、このように各期間の境界となるタイミングでチャージ期間ｔｃｇを設定すれば、ロジック回路の大幅な変更を避けることができ、このような分割駆動方式の液晶表示装置において、間欠的なチャージ電圧印加動作を容易に加えることが可能となる。
【００９３】
なお、上記例では、例えば１フレームに１０回の表示期間Ｐｄにおいて、その先頭期間でチャージ電圧印加を行うものとしたが、チャージ電圧印加を１フレームに何回行うかは第１，第２の実施の形態で説明したとおりである。回数を少なくするほど、消費電力削減に有効である。
従って、全ての表示期間Ｐｄの先頭期間においてチャージ電圧印加を行うものではなく、一部の表示期間Ｐｄの先頭期間でチャージ電圧印加を行うことも有効である。
即ち上述のチャージ電圧印加の時間間隔Ｔｃｇの条件が満たされるように、チャージ電圧印加が行われればよい。
また、チャージ電圧印加は、表示期間Ｐｄの先頭期間ではなく、タッチ検出期間Ｐｔへ移行する直前の終端期間に行うようにしてもよい。
【００９４】
＜７．変形例、適用例＞
以上、実施の形態を説明してきたが、上述した液晶表示装置の構成は一例であり、また画素１０の構成も一例である。
また、ノーマリホワイト、ノーマリブラックに関わらず本開示の技術は適用できる。
また本開示の技術は、各種液晶表示装置に用いられる装置構成において適用できるものである。
また本開示はアクティブマトリクス型の表示装置として液晶表示装置だけでなく、プラズマ表示装置、有機ＥＬ表示装置等にも広く適用できる。
【００９５】
次に図１６〜図１８を参照して、実施の形態で説明した液晶表示装置の適用例について説明する。実施の形態の液晶表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００９６】
（適用例１）
図１６Ａは、実施の形態の液晶表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０等を有しており、この映像表示画面部５１０は、上記実施の形態に係る液晶表示装置により構成されている。
【００９７】
（適用例２）
図１６Ｂは、上記実施の形態の液晶表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５３１、文字等の入力操作のためのキーボード５３２および画像を表示する表示部５３３等を有しており、その表示部５３３は、上記実施の形態に係る液晶表示装置により構成されている。
【００９８】
（適用例３）
図１６Ｃは、上記実施の形態の液晶表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部５４１、この本体部５４１の前方側面に設けられた被写体撮像用のレンズ５４２、撮像時のスタート／ストップスイッチ５４３および表示部５４４等を有しており、その表示部５４４は、上記実施の形態に係る液晶表示装置により構成されている。
【００９９】
（適用例４）
図１７Ａ、図１７Ｂは、上記実施の形態の液晶表示装置が適用されるデジタルカメラの外観を表したものである。図１７Ａは正面側、図１７Ｂは背面側の外観を示している。このデジタルカメラは、例えば、タッチパネル付きの表示部５２０、撮像レンズ５２１、フラッシュ用の発光部５２３、シャッターボタン５２４等を有しており、その表示部５２０は、上記実施の形態に係る液晶表示装置により構成されている。
【０１００】
（適用例５）
図１８は、上記実施の形態の液晶表示装置が適用される携帯電話機の外観を表したものである。図１８Ａは筐体を開いた状態の操作面及び表示面、図１８Ｂは筐体を閉じた状態の上面側、図１８Ｃは筐体を閉じた状態の底面側をそれぞれ示している。図１８Ｄ、図１８Ｅは筐体を閉じた状態の上面側からと底面側からの斜視図である。
この携帯電話機は、例えば、上側筐体５５０と下側筐体５５１とを連結部（ヒンジ部）５５６で連結したものであり、ディスプレイ５５２、サブディスプレイ５５３、キー操作部５５４、カメラ５５５等を有している。ディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態に係る液晶表示装置により構成されている。
【０１０１】
なお本技術は以下のような構成も採ることができる。
（１）書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイ部と、
上記画素アレイに対して配設され、各行の画素に対する走査パルスを供給する複数の走査線と、
上記画素アレイに対して配設され、各列の画素に対する画素信号を供給する複数の信号線と、
上記複数の走査線に上記走査パルスを順次与え、各行の画素へ、上記信号線に出力された画素信号についての書込を実行させる走査線ドライバと、
上記複数の信号線に各画素に対する画素信号を出力するとともに、上記各信号線に対し、１フレーム期間において１回以上となる間欠的に、所定の画素信号電圧より低電位のチャージ電圧を出力する信号線ドライバと、
を備えた表示装置。
（２）上記信号線ドライバは、上記画素における上記走査パルスで制御される画素トランジスタのチャネル部の電位が、リーク電流によって画素容量に書き込まれた画素信号の電位より高くなることがないようにする頻度で、上記各信号線に対し上記チャージ電圧を出力する上記（１）に記載の表示装置。
（３）上記信号線ドライバが上記チャージ電圧を出力する時間間隔Ｔｃｇは、
上記画素トランジスタのチャネル部の容量をＣｃｈ、
上記所定の画素信号電圧をＶｇＬ、
上記チャージ電圧をＶｃｇ、
上記画素容量側から上記チャネル部へ流れる画素トランジスタリーク電流をＩｐｘ、
上記信号線側から上記チャネル部へ流れる画素トランジスタリーク電流をＩｐｓとしたとき、
Ｔｃｇ≦Ｃｃｈ・（ＶｇＬ−Ｖｃｇ）／（Ｉｐｘ＋Ｉｐｓ）
である上記（１）又は（２）に記載の表示装置。
（４）上記チャージ電圧は、
上記画素信号の駆動最大階調の負極性電位以下で、かつ上記画素における上記走査パルスで制御される画素トランジスタのオフ時のゲート電位以上の範囲の電圧とする上記（１）乃至（３）のいずれかに記載の表示装置。
（５）上記信号線ドライバは上記各信号線に対して、負極性の画素信号出力後のタイミングで、上記チャージ電圧の出力を行う上記（１）乃至（４）のいずれかに記載の表示装置。
（６）上記画素アレイによる表示領域に重畳配置されたタッチパネル機構と、
上記タッチパネル機構に対するタッチ操作を検出するための検出走査及びタッチ操作信号の検出を行う検出走査部とを備え、
上記走査線ドライバによる画素信号書込のための書込走査と、上記検出走査部によるタッチ操作検出のための検出走査とが、１フレーム期間にそれぞれ複数回、時分割的に実行され、
上記信号線ドライバによる上記チャージ電圧の出力は、上記検出走査と上記書込走査の境界期間で実行される上記（１）乃至（５）のいずれかに記載の表示装置。
【符号の説明】
【０１０２】
１  コントローラ、２  信号線ドライバ、３  走査線ドライバ、４  画素アレイ、５  選択スイッチ部、７  駆動電極ドライバ、８  表示パネル部、３０  タッチパネル部、４０  タッチ検出部、１０Ｒ，１０Ｇ，１０Ｂ  画素
【図１】
0005818722.tif 000002
【図２】
0005818722.tif 000003
【図３】
0005818722.tif 000004
【図４】
0005818722.tif 000005
【図５】
0005818722.tif 000006
【図６】
0005818722.tif 000007
【図７】
0005818722.tif 000008
【図８】
0005818722.tif 000009
【図９】
0005818722.tif 000010
【図１０】
0005818722.tif 000011
【図１１】
0005818722.tif 000012
【図１２】
0005818722.tif 000013
【図１３】
0005818722.tif 000014
【図１４】
0005818722.tif 000015
【図１５】
0005818722.tif 000016
【図１６】
0005818722.tif 000017
【図１７】
0005818722.tif 000018
【図１８】
0005818722.tif 000019