(57)【特許請求の範囲】
【請求項１】
第１のハイサイドトランジスタ、及び第１のローサイドトランジスタを有する第１のハーフブリッジ回路と、
第２のハイサイドトランジスタ、及び第２のローサイドトランジスタを有する第２のハーフブリッジ回路と、を含むフルブリッジ回路と、
正弦波と第１のノコギリ波とが第１のコンパレータに入力されて得られる第１の出力信号、及び前記第１のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第１の制御信号、の論理積によって得られる第１のパルス信号を元に、前記第１のハイサイドトランジスタ及び前記第１のローサイドトランジスタを制御する回路と、
前記正弦波と前記第１のノコギリ波から位相が半波長分ずれた第２のノコギリ波とが第２のコンパレータに入力されて得られる第２の出力信号、及び前記第２のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第２の制御信号を反転した信号、の論理積によって得られる第２のパルス信号を元に、前記第２のハイサイドトランジスタ及び前記第２のローサイドトランジスタを制御する回路と、を含む前記フルブリッジ回路を制御するパルス幅変調回路と、を有するインバータ回路であって、
前記第１のノコギリ波及び前記第２のノコギリ波の最大の電圧レベルを１とし、最小の電圧レベルを０とし、前記正弦波の電圧レベルをｓとするとき、０．５＜ｓ＜１を満たすとき、かつ、前記第１のノコギリ波及び前記第２のノコギリ波の最大の電圧レベルを１とし、最小の電圧レベルを０とし、前記正弦波の電圧レベルをｔとするとき、０＜ｔ＜０．５を満たすときに、前記第１のパルス信号及び前記第２のパルス信号のデューディ比が小さくなることを特徴とするインバータ回路。
【請求項２】
第１のハイサイドトランジスタ、及び第１のローサイドトランジスタを有する第１のハーフブリッジ回路と、
第２のハイサイドトランジスタ、及び第２のローサイドトランジスタを有する第２のハーフブリッジ回路と、を含むフルブリッジ回路と、
正弦波と第１のノコギリ波とが第１のコンパレータに入力されて得られる第１の出力信号、及び前記第１のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第１の制御信号、の論理積によって得られる第１のパルス信号により前記第１のハイサイドトランジスタを制御し、前記第１のパルス信号を反転した信号により前記第１のローサイドトランジスタを制御する回路と、
前記正弦波と前記第１のノコギリ波から位相が半波長分ずれた第２のノコギリ波とが第２のコンパレータに入力されて得られる第２の出力信号、及び前記第２のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第２の制御信号を反転した信号、の論理積によって得られる第２のパルス信号により前記第２のハイサイドトランジスタを制御し、前記第２のパルス信号を反転した信号により前記第２のローサイドトランジスタを制御する回路と、を含む前記フルブリッジ回路を制御するパルス幅変調回路と、を有するインバータ回路であって、
前記第１のノコギリ波及び前記第２のノコギリ波の最大の電圧レベルを１とし、最小の電圧レベルを０とし、前記正弦波の電圧レベルをｓとするとき、０．５＜ｓ＜１を満たすとき、かつ、前記第１のノコギリ波及び前記第２のノコギリ波の最大の電圧レベルを１とし、最小の電圧レベルを０とし、前記正弦波の電圧レベルをｔとするとき、０＜ｔ＜０．５を満たすときに、前記第１のパルス信号及び前記第２のパルス信号のデューディ比が小さくなることを特徴とするインバータ回路。
【請求項３】
請求項１または請求項２において、
前記第１のパルス信号及び前記第２のパルス信号は、レベルシフタ回路を介して、前記第１のハーフブリッジ回路、及び前記第２のハーフブリッジ回路の各トランジスタのゲートに供給されることを特徴とするインバータ回路。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記正弦波は、正弦波デジタル信号生成回路により正弦波のデジタル信号を生成し、前記正弦波のデジタル信号をアナログ信号に変換して得られる信号であることを特徴とするインバータ回路。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１のノコギリ波は、第１のノコギリ波デジタル信号生成回路により前記第１のノコギリ波を生成するためのデジタル信号を生成し、前記第１のノコギリ波を生成するためのデジタル信号をアナログ信号に変換して得られる信号であることを特徴とするインバータ回路。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第２のノコギリ波は、第２のノコギリ波デジタル信号生成回路により前記第２のノコギリ波を生成するためのデジタル信号を生成し、前記第２のノコギリ波を生成するためのデジタル信号をアナログ信号に変換して得られる信号であることを特徴とするインバータ回路。
【請求項７】
請求項１乃至請求項６のいずれか一に記載のインバータ回路を具備することを特徴とする電力変換回路。
【請求項８】
請求項７に記載の電力変換回路を具備することを特徴とする電気推進車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路に関する。または本発明は、インバータ回路を具備する電力変換回路に関する。または本発明は、電力変換回路を具備する電気推進車両に関する。
【背景技術】
【０００２】
パワーデバイスは、掃除機、洗濯機などの高出力を要する電化製品の駆動制御部に欠かせない素子となっている。近年パワーデバイスは、電気自動車等の電気推進車両への応用へと展開している。そのためパワーデバイスは今後、より大きな市場が見込める分野として研究開発が盛んである。
【０００３】
パワーデバイスは、大電力用途のスイッチング素子の他、ＤＣＤＣコンバータ回路、インバータ回路等多岐にわたる。インバータ回路は、絶縁型のＤＣＤＣコンバータ回路にも用いられるが、単体の回路としてはＤＣ（直流）からＡＣ（交流）への変換を行う回路である。インバータ回路は、機器の低消費電力化及び小型化を図る上、重要なデバイスである。
【０００４】
インバータ回路の中でも、変圧器（トランス）を双方向で励磁できるハーフブリッジ型、フルブリッジ型のインバータ回路が、利用効率の点で優れている。フルブリッジ型のインバータ回路は、入力電圧をそのまま変圧器で利用できるため、電力変換の効率が良く、特に大電力用途に好適である。
【０００５】
フルブリッジ型のインバータ回路では、電力変換を効率よく行うために、インバータ回路を構成するハーフブリッジ回路に含まれるトランジスタのスイッチングの制御が重要になる。ハーフブリッジ回路は、ハイサイドトランジスタ及びローサイドトランジスタで構成される。フルブリッジ型のインバータ回路における制御回路は、ハーフブリッジ回路のハイサイドトランジスタ及びローサイドトランジスタのスイッチングの制御を行う。
【０００６】
特許文献１では、フルブリッジ型のインバータ回路の制御方法について開示している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−３１１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
フルブリッジ型のインバータ回路では、正弦波（サイン波ともいう）とノコギリ波（三角波ともいう）を用いて生成される、ハイサイドトランジスタ及びローサイドトランジスタのオンする期間を制御する信号を出力するパルス幅変調回路により、第１のハーフブリッジ回路及び第２のハーフブリッジ回路のスイッチングが制御される。第１のハーフブリッジ回路と第２のハーフブリッジ回路とは、交互に選択され、それぞれのハイサイドトランジスタ及びローサイドトランジスタのオンまたはオフが制御される。
【０００９】
図１２（Ａ）に簡単なハーフブリッジ回路を具備するインバータ回路について図示する。図１２（Ａ）に示すインバータ回路４００は、直流電源４０１からの直流信号が入力端子ＩＮ１及びＩＮ２より入力され、出力端子ＯＵＴ１及びＯＵＴ２により交流信号を出力する。インバータ回路４００は、第１のハーフブリッジ回路４０２、第２のハーフブリッジ回路４０３、及びパルス幅変調回路４０４を有する。
【００１０】
第１のハーフブリッジ回路４０２は、ハイサイドトランジスタ４０５、ローサイドトランジスタ４０６を有する。第２のハーフブリッジ回路４０３は、ハイサイドトランジスタ４０７、ローサイドトランジスタ４０８を有する。ハイサイドトランジスタ４０５はパルス幅変調回路４０４の制御信号Ａによりオンまたはオフが制御される。ローサイドトランジスタ４０６はパルス幅変調回路４０４の制御信号Ｃによりオンまたはオフが制御される。ハイサイドトランジスタ４０７はパルス幅変調回路４０４の制御信号Ｂによりオンまたはオフが制御される。ローサイドトランジスタ４０８はパルス幅変調回路４０４の制御信号Ｄによりオンまたはオフが制御される。
【００１１】
次いで図１２（Ｂ）には、正弦波及びノコギリ波の波形、図１２（Ａ）で示した制御信号Ａ乃至Ｄの波形についての簡単なタイミングチャートについて示している。図１２（Ｂ）に示すタイミングチャート図は、正弦波４１１及びノコギリ波４１２を示している。また制御信号Ａ及びＢは、同じタイミングでオンまたはオフを制御する信号である。また制御信号Ｃ及びＤは、同じタイミングでオンまたはオフを制御する信号である。制御信号Ａ乃至Ｄは、パルス幅を変調してオンまたはオフを制御することで、信号に歪みの小さい交流信号とすることができる。
【００１２】
ハイサイドトランジスタ及びローサイドトランジスタのスイッチングの制御は、オンする期間を制御する信号のパルス幅を調整しつつ、交互にオンまたはオフを切り替えて動作させることが理想的である。しかしながら制御回路を構成するトランジスタのターンオン時間及び／またはターンオフ時間の遅延等により、ハイサイドトランジスタ及びローサイドトランジスタが共にオンになる場合、出力される信号に歪みが生じてしまう。
【００１３】
具体的な例としては、図１２（Ｃ）に示すように、制御信号Ａ及びＣ、並びに制御信号Ｂ及びＤにおいてパルス幅を変調した際にパルス幅の間隔Ｔが狭くなる。一方で、制御回路を構成するトランジスタのターンオン時間及び／またはターンオフ時間の遅延等により、制御信号は信号波形の立ち上がりまたは立ち下がりに時間を要することとなる。その結果、ハイサイドトランジスタ及びローサイドトランジスタが共にオンになる短絡期間が増える。この短絡期間は、特に第１のハーフブリッジ回路と第２のハーフブリッジ回路とでオンまたはオフの動作を切り替える際に、出力される信号に歪みが生じてしまう。
【００１４】
上述の課題に鑑み、本発明の一態様は、フルブリッジ型のインバータ回路の制御回路を工夫することによって、第１のハーフブリッジ回路及び第２のハーフブリッジ回路を構成するハイサイドトランジスタ及びローサイドトランジスタのスイッチングの制御中のエラーによる、出力される信号の歪みを低減することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するため本発明の一態様は、第１のハーフブリッジ回路と第２のハーフブリッジ回路におけるハイサイドトランジスタ及びローサイドトランジスタのオンまたはオフを制御する信号のパルス幅を小さくする。すなわちデューティ比の小さい信号とするものである。その結果、ハイサイドトランジスタ及びローサイドトランジスタが共にオンになる短絡期間を削減し、信号の歪みを低減するものである。
【００１６】
本発明の一態様は、第１のハイサイドトランジスタ、及び第１のローサイドトランジスタを有する第１のハーフブリッジ回路と、第２のハイサイドトランジスタ、及び第２のローサイドトランジスタを有する第２のハーフブリッジ回路と、を含むフルブリッジ回路と、正弦波と第１のノコギリ波とが第１のコンパレータに入力されて得られる第１の出力信号、及び第１のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第１の制御信号、の論理積によって得られる信号を元に、第１のハイサイドトランジスタ及び第１のローサイドトランジスタを制御する回路と、正弦波と第１のノコギリ波から位相が半波長分ずれた第２のノコギリ波とが第２のコンパレータに入力されて得られる第２の出力信号、及び第２のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第２の制御信号を反転した信号、の論理積によって得られる信号を元に、第２のハイサイドトランジスタ及び第２のローサイドトランジスタを制御する回路と、を含むフルブリッジ回路を制御するパルス幅変調回路と、を有するインバータ回路である。
【００１７】
本発明の一態様は、第１のハイサイドトランジスタ、及び第１のローサイドトランジスタを有する第１のハーフブリッジ回路と、第２のハイサイドトランジスタ、及び第２のローサイドトランジスタを有する第２のハーフブリッジ回路と、を含むフルブリッジ回路と、正弦波と第１のノコギリ波とが第１のコンパレータに入力されて得られる第１の出力信号、及び第１のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第１の制御信号、の論理積によって得られる第１の信号により第１のハイサイドトランジスタを制御し、第１の信号を反転した信号により第１のローサイドトランジスタを制御する回路と、正弦波と第１のノコギリ波から位相が半波長分ずれた第２のノコギリ波とが第２のコンパレータに入力されて得られる第２の出力信号、及び第２のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第２の制御信号を反転した信号、の論理積によって得られる第２の信号により第２のハイサイドトランジスタを制御し、第２の信号を反転した信号により第２のローサイドトランジスタを制御する回路と、を含むフルブリッジ回路を制御するパルス幅変調回路と、を有するインバータ回路である。
【００１８】
本発明の一態様において、第１の信号及び第２の信号は、レベルシフタ回路を介して第１のハーフブリッジ回路、及び第２のハーフブリッジ回路の各トランジスタのゲートに供給されるインバータ回路でもよい。
【００１９】
本発明の一態様において、正弦波は、正弦波デジタル信号生成回路により正弦波のデジタル信号を生成し、正弦波のデジタル信号をアナログ信号に変換して得られる信号であるインバータ回路でもよい。
【００２０】
本発明の一態様において、第１のノコギリ波は、第１のノコギリ波デジタル信号生成回路により第１のノコギリ波を生成するためのデジタル信号を生成し、第１のノコギリ波を生成するためのデジタル信号をアナログ信号に変換して得られる信号であるインバータ回路でもよい。
【００２１】
本発明の一態様において、第２のノコギリ波は、第２のノコギリ波デジタル信号生成回路により第２のノコギリ波を生成するためのデジタル信号を生成し、第２のノコギリ波を生成するためのデジタル信号をアナログ信号に変換して得られる信号であるインバータ回路でもよい。
【発明の効果】
【００２２】
フルブリッジ型のインバータ回路の制御回路を工夫することによって、第１のハーフブリッジ回路及び第２のハーフブリッジ回路を構成するハイサイドトランジスタ及びローサイドトランジスタのスイッチングの制御中のエラーによる、出力される信号の歪みを低減することができる。
【図面の簡単な説明】
【００２３】
【図１】実施の形態１を説明するための回路図。
【図２】実施の形態１を説明するための回路図。
【図３】実施の形態１を説明するための波形図。
【図４】実施の形態１を説明するための波形図。
【図５】実施の形態１を説明するための波形図。
【図６】実施の形態１を説明するための波形図。
【図７】実施の形態１を説明するためのタイミングチャート図。
【図８】実施の形態１を説明するためのタイミングチャート図。
【図９】実施の形態１を説明するための波形図。
【図１０】電力変換回路の一例を示す図。
【図１１】電子機器の図。
【図１２】インバータ回路を説明する図。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００２５】
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、または領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
【００２６】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。なお自然数は、特に断りのない限り、１以上として説明する。
【００２７】
（実施の形態１）
図１（Ａ）、（Ｂ）では、本発明の一態様に係るフルブリッジ型のインバータ回路の構成を示す。
【００２８】
図１（Ａ）には、フルブリッジ型のインバータ回路におけるハーフブリッジ回路の構成を示している。図１（Ａ）に示すインバータ回路１００は、直流電源１０１からの直流信号が入力端子ＩＮ１及びＩＮ２より入力され、出力端子ＯＵＴ１及びＯＵＴ２により交流信号を出力する。インバータ回路１００は、第１のハーフブリッジ回路１０２、第２のハーフブリッジ回路１０３、及びパルス幅変調回路１０４を有する。
【００２９】
第１のハーフブリッジ回路１０２は、ハイサイドトランジスタ１０５、ローサイドトランジスタ１０６を有する。第２のハーフブリッジ回路１０３は、ハイサイドトランジスタ１０７、ローサイドトランジスタ１０８を有する。ハイサイドトランジスタ１０５のソース端子とドレイン端子との間にはダイオード素子１０９を設ける。ローサイドトランジスタ１０６のソース端子とドレイン端子との間にはダイオード素子１１０を設ける。ハイサイドトランジスタ１０７のソース端子とドレイン端子との間にはダイオード素子１１１を設ける。ローサイドトランジスタ１０８のソース端子とドレイン端子との間にはダイオード素子１１２を設ける。なお以下の図でダイオード素子１０９乃至ダイオード素子１１２は動作に特に寄与しないため、省略して説明することとする。また、第１のハーフブリッジ回路１０２及び第２のハーフブリッジ回路１０３をまとめて、フルブリッジ回路ともいう。
【００３０】
また、ハイサイドトランジスタ１０５、ローサイドトランジスタ１０６、ハイサイドトランジスタ１０７、及びローサイドトランジスタ１０８のゲート端子は、パルス幅変調回路１０４に接続されており、各トランジスタのオンまたはオフ（導通状態または非導通状態ともいう）が制御される。なお、ハイサイドトランジスタ１０５、ローサイドトランジスタ１０６、ハイサイドトランジスタ１０７、及びローサイドトランジスタ１０８は、スイッチング素子と機能するものであり、単にスイッチと呼ぶこともある。
【００３１】
図１（Ａ）の構成において、ハイサイドトランジスタ１０５、ローサイドトランジスタ１０６、ハイサイドトランジスタ１０７、及びローサイドトランジスタ１０８に適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを適用することができる。なお本実施の形態の説明では、単極性のトランジスタとしてｎチャネル型のトランジスタを例に挙げて説明を行うが、他のトランジスタを用いる構成としてもよい。例えば単極性のトランジスタとしてｐチャネル型のトランジスタを用いる構成としてもよいし、ｐチャネル型のトランジスタとｎチャネル型のトランジスタとを組み合わせた構成としてもよい。
【００３２】
次いで図１（Ｂ）では、図１（Ａ）におけるパルス幅変調回路１０４の構成について、詳細に示したものである。
【００３３】
図１（Ｂ）に示すパルス幅変調回路１０４は、正弦波デジタル信号生成回路１２１、正弦波デジタルアナログ変換回路１２２（正弦波Ｄ／Ａ変換回路ともいう）、第１のノコギリ波デジタル信号生成回路１２３、第１のノコギリ波デジタルアナログ変換回路１２４（第１のノコギリ波Ｄ／Ａ変換回路ともいう）、第２のノコギリ波デジタル信号生成回路１２５、第２のノコギリ波デジタルアナログ変換回路１２６（第２のノコギリ波Ｄ／Ａ変換回路ともいう）、第１のコンパレータ１２７（第１の比較回路ともいう）、第２のコンパレータ１２８（第２の比較回路ともいう）、ＮＯＴ回路１２９（インバータ、否定回路ともいう）、第１のＡＮＤ回路１３０（論理積回路ともいう）、第２のＡＮＤ回路１３１（論理積回路ともいう）、第１のレベルシフタ回路１３２、ＮＯＴ回路１３３、第２のレベルシフタ回路１３４、第３のレベルシフタ回路１３５、ＮＯＴ回路１３６、及び第４のレベルシフタ回路１３７を有する。
【００３４】
正弦波デジタル信号生成回路１２１は、正弦波を生成するためのデジタル信号を出力する回路である。正弦波デジタルアナログ変換回路１２２は、正弦波デジタル信号生成回路１２１からのデジタル信号を元にアナログ信号の正弦波を出力する回路である。
【００３５】
第１のノコギリ波デジタル信号生成回路１２３は、第１のノコギリ波を生成するためのデジタル信号を生成する回路である。第１のノコギリ波デジタルアナログ変換回路１２４は、第１のノコギリ波デジタル信号生成回路１２３からのデジタル信号を元にアナログ信号の第１のノコギリ波を出力する回路である。
【００３６】
第２のノコギリ波デジタル信号生成回路１２５は、第２のノコギリ波を生成するためのデジタル信号を生成する回路である。第２のノコギリ波デジタルアナログ変換回路１２６は、第２のノコギリ波デジタル信号生成回路１２５からのデジタル信号を元にアナログ信号の第２のノコギリ波を出力する回路である。なお第１のノコギリ波と第２のノコギリ波とは、１／２周期遅れた（進んだ）関係の信号である。
【００３７】
第１のコンパレータ１２７は、非反転入力端子に正弦波デジタルアナログ変換回路１２２より正弦波が入力される。また第１のコンパレータ１２７は、反転入力端子に第１のノコギリ波デジタルアナログ変換回路１２４より第１のノコギリ波が入力される。
【００３８】
第２のコンパレータ１２８は、非反転入力端子に第２のノコギリ波デジタルアナログ変換回路１２６より第２のノコギリ波が入力される。また第２のコンパレータ１２８は、反転入力端子に正弦波デジタルアナログ変換回路１２２より正弦波が入力される。
【００３９】
第１のＡＮＤ回路１３０は、第１の入力端子に第１のコンパレータ１２７の出力信号が入力される。また第１のＡＮＤ回路１３０は、第２の入力端子に、第１のノコギリ波デジタル信号生成回路１２３の第１の制御信号が入力される。第１の制御信号は、第１のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる信号である。
【００４０】
第２のＡＮＤ回路１３１は、第１の入力端子に第２のコンパレータ１２８の出力信号が入力される。また第２のＡＮＤ回路１３１は、第２の入力端子に、第２のノコギリ波デジタル信号生成回路１２５の第２の制御信号をＮＯＴ回路１２９に入力し出力される信号が入力される。第２の制御信号は、第２のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる信号である。
【００４１】
第１のレベルシフタ回路１３２は、第１のＡＮＤ回路１３０の出力端子より得られる信号の電圧レベルを、ハイサイドトランジスタ１０５をオンにするのに十分な電圧レベルに昇圧するための回路である。
【００４２】
第２のレベルシフタ回路１３４は、第１のＡＮＤ回路１３０の出力端子より得られる信号をＮＯＴ回路１３３に入力し出力される信号の電圧レベルを、ローサイドトランジスタ１０６をオンにするのに十分な電圧レベルに昇圧するための回路である。
【００４３】
第３のレベルシフタ回路１３５は、第２のＡＮＤ回路１３１の出力端子より得られる信号の電圧レベルを、ハイサイドトランジスタ１０７をオンにするのに十分な電圧レベルに昇圧するための回路である。
【００４４】
第４のレベルシフタ回路１３７は、第２のＡＮＤ回路１３１の出力端子より得られる信号をＮＯＴ回路１３６に入力し出力される信号の電圧レベルを、ローサイドトランジスタ１０８をオンにするのに十分な電圧レベルに昇圧するための回路である。
【００４５】
なお、第１のレベルシフタ回路１３２、第２のレベルシフタ回路１３４、第３のレベルシフタ回路１３５、及び第４のレベルシフタ回路１３７は、第１のＡＮＤ回路１３０及び第２のＡＮＤ回路１３１より出力される信号の電圧レベルが、ハイサイドトランジスタ１０５、ローサイドトランジスタ１０６、ハイサイドトランジスタ１０７、及びローサイドトランジスタ１０８をオンにするのに十分な電圧レベルであれば省略することも可能である。
【００４６】
次いで図１（Ｂ）で説明したパルス幅変調回路１０４の動作について説明するため、各回路より出力される信号に符号を付して説明していくことにする。なお以下の説明では、正弦波デジタルアナログ変換回路１２２の出力信号を図２に示すように「ａ」で表す。また第１のノコギリ波デジタルアナログ変換回路１２４の出力信号を図２に示すように「ｂ」で表す。また第２のノコギリ波デジタルアナログ変換回路１２６の出力信号を図２に示すように「ｃ」で表す。また第１のコンパレータ１２７の出力信号を図２に示すように「ｄ」で表す。また第２のコンパレータ１２８の出力信号を図２に示すように「ｅ」で表す。また第１のノコギリ波デジタル信号生成回路１２３より出力される第１の制御信号を図２に示すように「ｆ」で表す。また第２のノコギリ波デジタル信号生成回路１２５より出力される第２の制御信号を図２に示すように「ｇ」で表す。またＮＯＴ回路１２９の出力信号を図２に示すように「ｈ」で表す。また第１のＡＮＤ回路１３０の出力信号（第１の信号ともいう）を図２に示すように「ｉ」で表す。また第２のＡＮＤ回路１３１の出力信号（第２の信号ともいう）を図２に示すように「ｊ」で表す。またＮＯＴ回路１３３の出力信号を図２に示すように「ｋ」で表す。またＮＯＴ回路１３６の出力信号を図２に示すように「ｌ」で表す。
【００４７】
次いで図３（Ａ）では、正弦波デジタルアナログ変換回路１２２の出力信号である正弦波の波形、及び第１のノコギリ波デジタルアナログ変換回路１２４の出力信号である第１のノコギリ波の波形について示している。なお、正弦波と第１のノコギリ波の関係は、図３（Ａ）に示すように、最大の電圧レベルと最小の電圧レベルの差で見積もられる電圧振幅が同じ信号となる。なお正弦波の周波数が例えば５０Ｈｚ程度であるのに対し、第１のノコギリ波の周波数は２５０ｋＨｚ程度とすることが好ましい。第１のノコギリ波の周波数を正弦波の周波数より大きくすることで、インバータ回路１００で交流信号を得る際に歪みの小さい交流信号とすることができる。
【００４８】
なお以下の説明で正弦波と第１のノコギリ波を図示する際は、説明のため、誇張した表記または略した表記とすることもある。例えば、正弦波と第１のノコギリ波との大小関係により得られる信号は、図示できる分解能の程度まで図示するに留めるものとする。
【００４９】
次いで図３（Ｂ）では図３（Ａ）と同じく、正弦波デジタルアナログ変換回路１２２の出力信号である正弦波の波形、及び第１のノコギリ波デジタルアナログ変換回路１２４の出力信号である第１のノコギリ波の波形について拡大した波形図を示している。また図３（Ｃ）には、図３（Ｂ）の正弦波デジタルアナログ変換回路１２２の出力信号である正弦波の波形、及び第１のノコギリ波デジタルアナログ変換回路１２４の出力信号である第１のノコギリ波の波形についてさらに拡大した波形図を示している。
【００５０】
図３（Ｂ）、図３（Ｃ）に示すように、第１のコンパレータ１２７の出力信号は、正弦波の電圧レベルが第１のノコギリ波の電圧レベルよりも高い場合に、高い電圧レベル（以下、Ｈレベル）の出力信号となる。逆に第１のノコギリ波の電圧レベルが正弦波の電圧レベルよりも高い場合に、低い電圧レベル（以下、Ｌレベル）の出力信号となる。従って、図３（Ｂ）、図３（Ｃ）に示すように、第１のコンパレータ１２７の出力信号として、パルス幅の変調した信号が得られることとなる。
【００５１】
次いで図４（Ａ）には、図３（Ａ）と同様にして、正弦波デジタルアナログ変換回路１２２の出力信号である正弦波の波形、及び第２のノコギリ波デジタルアナログ変換回路１２６の出力信号である第２のノコギリ波の波形についての波形図を示している。なお、正弦波と第２のノコギリ波の関係は、図４（Ａ）に示すように、最大の電圧レベルと最小の電圧レベルの差で見積もられる電圧振幅が同じ信号となる。なお第２のノコギリ波の周波数は、第１のノコギリ波と同じ周波数、例えば２５０ｋＨｚ程度とすることが好ましい。なお第２のノコギリ波は、上述したように、第１のノコギリ波と１／２周期遅れた（進んだ）関係の信号である。
【００５２】
次いで図４（Ｂ）では図４（Ａ）と同じく、正弦波デジタルアナログ変換回路１２２の出力信号である正弦波の波形、及び第２のノコギリ波デジタルアナログ変換回路１２６の出力信号である第２のノコギリ波の波形について拡大した波形図を示している。また図４（Ｃ）には、図４（Ｂ）の正弦波デジタルアナログ変換回路１２２の出力信号である正弦波の波形、及び第２のノコギリ波デジタルアナログ変換回路１２６の出力信号である第２のノコギリ波の波形についてさらに拡大した波形図を示している。
【００５３】
図４（Ｂ）、図４（Ｃ）に示すように、第２のコンパレータ１２８の出力信号は、第２のノコギリ波の電圧レベルが正弦波の電圧レベルよりも高い場合に、Ｈレベルの出力信号となる。逆に正弦波の電圧レベルが第２のノコギリ波の電圧レベルよりも高い場合に、Ｌレベルの出力信号となる。従って、図４（Ｂ）、図４（Ｃ）に示すように、第２のコンパレータ１２８の出力信号として、パルス幅の変調した信号が得られることとなる。
【００５４】
次いで、図５（Ａ）では、第１のノコギリ波デジタル信号生成回路１２３より出力される第１の制御信号の波形図について説明する。第１の制御信号は、上述したように第１のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる信号である。図５（Ａ）を参照して説明すると第１の制御信号は、第１のノコギリ波の最大の電圧レベルを１、最小の電圧レベルを０、とした場合に、ノコギリ波の電圧レベルが０．５よりも高い期間、Ｈレベルの出力信号となる信号である。従って、第１の制御信号は、図５（Ａ）に示すようにデューティ比５０％の矩形波となる。
【００５５】
第１の制御信号について、簡単な構成を挙げて図５（Ｂ）で説明する。図５（Ｂ）では、第１の制御信号が生成される第１のノコギリ波を生成するためのデジタル信号を２ビットのデジタル信号として考える。すなわち、「００」、「０１」、「１０」、「１１」の４値を元にデジタルアナログ変換を行い、第１のノコギリ波を得る元の信号である。図５（Ｂ）で第１のノコギリ波を生成するためのデジタル信号における上位ビットの信号は、「１０」、「１１」となる期間であり、上述のデューティ比５０％の矩形波が得られる。
【００５６】
なお第２のノコギリ波デジタル信号生成回路１２５より出力される第２の制御信号についても、第１の制御信号と同様である。
【００５７】
次いで図６では、第１のノコギリ波及び第２のノコギリ波について示し、併せて第１の制御信号及び第２の制御信号についての波形図を示している。第１のノコギリ波と第２のノコギリ波とは、上述したように、１／２周期遅れた（進んだ）関係の信号である。そのため、得られる第１の制御信号及び第２の制御信号は、図６に示すように、逆位相の矩形波である。従って第２の制御信号をＮＯＴ回路１２９に入力し出力される信号（図６のｈ）は、第１の制御信号と同位相となる。
【００５８】
図３（Ｂ）、図３（Ｃ）に示すように、第１のコンパレータ１２７の出力信号は、正弦波の電圧レベルが第１のノコギリ波の電圧レベルよりも高い場合に、Ｈレベルの出力信号となる。逆に第１のノコギリ波の電圧レベルが正弦波の電圧レベルよりも高い場合に、Ｌレベルの出力信号となる。従って、図３（Ｂ）、図３（Ｃ）に示すように、第１のコンパレータ１２７の出力信号として、周波数の変調した信号が得られることとなる。同様に、図４（Ｂ）、図４（Ｃ）に示すように、第２のコンパレータ１２８の出力信号は、第２のノコギリ波の電圧レベルが正弦波の電圧レベルよりも高い場合に、Ｈレベルの出力信号となる。逆に正弦波の電圧レベルが第２のノコギリ波の電圧レベルよりも高い場合に、Ｌレベルの出力信号となる。従って、図４（Ｂ）、図４（Ｃ）に示すように、第２のコンパレータ１２８の出力信号として、周波数の変調した信号が得られることとなる。
【００５９】
以上説明した図１（Ｂ）の各回路の出力信号の関係について、図７、図８に示すタイミングチャート図を用いて説明する。なお図７では、第１のノコギリ波及び第２のノコギリ波の最大の電圧レベルを１、最小の電圧レベルを０として、正弦波の電圧レベルが０．５より大きい一定の値「ｓ」とした場合（０．５＜ｓ＜１）を具体例として説明する。また図８では、第１のノコギリ波及び第２のノコギリ波の最大の電圧レベルを１、最小の電圧レベルを０として、正弦波の電圧レベルが０．５より小さい一定の値「ｔ」とした場合（０＜ｔ＜０．５）を具体例として説明する。
【００６０】
図７に示す第１のノコギリ波と正弦波により、第１のコンパレータ１２７、第１のＡＮＤ回路１３０を介して得られる第１のＡＮＤ回路１３０の出力信号（図７のｉ）は、第１のコンパレータ１２７の出力信号よりもデューティ比の小さい信号として得られる。第１のＡＮＤ回路１３０の出力信号は、第１のコンパレータ１２７の出力信号よりも、デューティ比が小さく、且つ周波数の変調した信号である。また、ＮＯＴ回路１３３の出力信号（図７のｋ）は、第１のＡＮＤ回路１３０の出力信号が反転した信号が得られる。
【００６１】
なおデューティ比は、パルスとしてＨレベルまたはＬレベルが出現する期間の割合である。第１のＡＮＤ回路１３０の出力信号でいえば、Ｈレベルの信号が出現する期間の割合である。ＮＯＴ回路１３３の出力信号でいえば、Ｌレベルの信号が出現する期間の割合である。
【００６２】
また図７に示す第２のノコギリ波と正弦波により、第２のコンパレータ１２８、第２のＡＮＤ回路１３１を介して得られる第２のＡＮＤ回路１３１の出力信号（図７のｊ）は、Ｌレベルの信号として得られる。また、ＮＯＴ回路１３６の出力信号（図７のｌ）は、第２のＡＮＤ回路１３１の出力信号が反転したＨレベルの信号が得られる。
【００６３】
図７と同様にして、図８に示す第１のノコギリ波と正弦波により、第１のコンパレータ１２７、第１のＡＮＤ回路１３０を介して得られる第１のＡＮＤ回路１３０の出力信号（図８のｉ）はＬレベルの信号として得られる。また、ＮＯＴ回路１３３の出力信号（図８のｋ）は、第１のＡＮＤ回路１３０の出力信号が反転したＨレベルの信号が得られる。
【００６４】
また図７と同様にして、図８に示す第２のノコギリ波と正弦波により、第２のコンパレータ１２８、第２のＡＮＤ回路１３１を介して得られる第２のＡＮＤ回路１３１の出力信号（図８のｊ）は、第２のコンパレータ１２８の出力信号よりもデューティ比の小さい信号として得られる。第２のＡＮＤ回路１３１の出力信号は、第２のコンパレータ１２８の出力信号よりも、デューティ比が小さく、且つ周波数の変調した信号である。また、ＮＯＴ回路１３６の出力信号（図８のｌ）は、第２のＡＮＤ回路１３１の出力信号が反転した信号が得られる。
【００６５】
以上図７、図８で説明したように、図７に示す第１のノコギリ波と正弦波により得られる第１のＡＮＤ回路１３０の出力信号（図７のｉ）及びＮＯＴ回路１３３の出力信号（図７のｋ）、並びに図８に示す第２のノコギリ波と正弦波により得られる第２のＡＮＤ回路１３１の出力信号（図８のｊ）及びＮＯＴ回路１３６の出力信号（図８のｌ）は、第１のコンパレータ１２７及び第２のコンパレータ１２８の出力信号よりもデューティ比の小さい信号として得られる。
【００６６】
具体的な例としては、図９に示す波形図のように、第１のＡＮＤ回路１３０または第２のＡＮＤ回路１３１で第１の制御信号と第一の比較回路１２７の出力信号または第２の制御信号をＮＯＴ回路１２９で反転した信号と第二の比較回路１２８の出力信号と論理積をとった分（図９の点線部分９０１）、パルス幅の間隔Ｔが広くなる。その結果、ハイサイドトランジスタ及びローサイドトランジスタが共にオンになる短絡期間を削減することができる。この短絡期間の削減により、特に第１のハーフブリッジ回路と第２のハーフブリッジ回路とでオンまたはオフの動作を切り替える際の出力される信号の歪みを低減することができる。
【００６７】
従って、本実施の形態の構成により、第１の制御信号及び第２の制御信号を用いて論理積をとるといった簡単な構成を追加することでデューティ比の小さい信号を得ることができる。そしてハイサイドトランジスタ及びローサイドトランジスタが共にオンになる短絡期間を削減し、第１のハーフブリッジ回路と第２のハーフブリッジ回路とでオンまたはオフの動作を切り替える際の出力される信号の歪みを低減することができる。
【００６８】
（実施の形態２）
本実施の形態では、上記実施の形態１で説明したインバータ回路を具備する電力変換回路（電源回路ともいう）の構成の一形態について説明する。図１０に電力変換回路の一形態について示す。
【００６９】
図１０に示す電力変換回路は、交流電源６０１と、スイッチ６０２と、コンバータ回路６０３と、インバータ回路６０４と、変圧器６０５と、コンバータ回路６０６と、負荷６０７と、を有している。コンバータ回路６０３と、インバータ回路６０４と、変圧器６０５と、コンバータ回路６０６とが、電力変換回路を構成している。
【００７０】
図１０に示すコンバータ回路６０３には、スイッチ６０２をオンにすることで交流電源６０１より交流信号が入力される。コンバータ回路６０３は、当該交流信号の電圧を降圧し、整流化及び平滑化された直流信号としてインバータ回路に入力する。
【００７１】
インバータ回路６０４に入力された直流信号は上記実施の形態１の各構成によって交流信号に変換され、出力される。すなわち、インバータ回路６０４より出力される交流信号は、信号の歪みを低減した信号が得られることとなる。
【００７２】
変圧器６０５は、一次コイルと二次コイルを有している。一次コイル側よりインバータ回路６０４からの交流信号が入力され、二次コイル側より変圧された交流信号を得ることができる。インバータ回路６０４からの交流信号の電圧は、予めコンバータ回路６０３により降圧しておくことで、変圧器６０５の小型化が図れるため好適である。
【００７３】
図１０に示すコンバータ回路６０６には、変圧器６０５より交流信号が入力される。コンバータ回路６０６は、当該交流信号の電圧レベルを、負荷を駆動するための電圧レベルに昇圧し、次いで整流化及び平滑化がなされることで、所望の電圧レベルの直流信号が得られる。当該直流信号は、負荷６０７に入力され、負荷６０７が動作する。
【００７４】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。
【００７５】
（実施の形態３）
本実施の形態では、実施の形態２で説明した電力変換回路の用途について説明する。実施の形態２で説明した電力変換回路は、例えば、バッテリー等の電力で駆動する電気推進車両等に使用することができる。
【００７６】
図１１を参照して、電気推進車両の応用例について説明する。
【００７７】
図１１（Ａ）は、電力変換回路を具備する電気推進車両の応用例として、電動自転車１０１０を示している。電動自転車１０１０は、モーター部１０１１に電流を流すことによって動力を得るものである。また電動自転車１０１０は、モーター部１０１１に流す電流を供給するためのバッテリー１０１２、及び電力変換回路１０１３を有する。なお図１１（Ａ）では、バッテリー１０１２を充電するための手段として特に図示しないが、別途発電機等を設けて充電する構成でもよい。実施の形態２で説明した電力変換回路は、電力変換回路１０１３に用いることができる。そのため電力変換回路１０１３が具備するインバータ回路より出力される信号の歪みを低減することができ、不具合の低減された電動自転車１０１０の駆動を実現できる。なお、図１１（Ａ）ではペダルを図示したが、なくてもよい。
【００７８】
図１１（Ｂ）は、電力変換回路を具備する電気推進車両の応用例として、電気自動車１０２０を示している。電気自動車１０２０は、モーター部１０２１に電流を流すことによって動力を得るものである。また電気自動車１０２０は、モーター部１０２１に流す電流を供給するためのバッテリー１０２２、及び電力変換回路１０２３を有する。なお図１１（Ｂ）では、バッテリー１０２２を充電するための手段として特に図示しないが、別途発電機等を設けて充電する構成でもよい。実施の形態２で説明した電力変換回路は、電力変換回路１０２３に用いることができる。そのため電力変換回路１０２３が具備するインバータ回路より出力される信号の歪みを低減することができ、不具合の低減された電気自動車１０２０の駆動を実現できる。
【００７９】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。
【符号の説明】
【００８０】
１００    インバータ回路
１０１    直流電源
１０２    第１のハーフブリッジ回路
１０３    第２のハーフブリッジ回路
１０４    パルス幅変調回路
１０５    ハイサイドトランジスタ
１０６    ローサイドトランジスタ
１０７    ハイサイドトランジスタ
１０８    ローサイドトランジスタ
１０９    ダイオード素子
１１０    ダイオード素子
１１１    ダイオード素子
１１２    ダイオード素子
１２１    正弦波デジタル信号生成回路
１２２    正弦波デジタルアナログ変換回路
１２３    ノコギリ波デジタル信号生成回路
１２４    ノコギリ波デジタルアナログ変換回路
１２５    ノコギリ波デジタル信号生成回路
１２６    ノコギリ波デジタルアナログ変換回路
１２７    第１のコンパレータ
１２８    第２のコンパレータ
１２９    ＮＯＴ回路
１３０    第１のＡＮＤ回路
１３１    第２のＡＮＤ回路
１３２    第１のレベルシフタ回路
１３３    ＮＯＴ回路
１３４    第２のレベルシフタ回路
１３５    第３のレベルシフタ回路
１３６    ＮＯＴ回路
１３７    第４のレベルシフタ回路
４００    インバータ回路
４０１    直流電源
４０２    第１のハーフブリッジ回路
４０３    第２のハーフブリッジ回路
４０４    パルス幅変調回路
４０５    ハイサイドトランジスタ
４０６    ローサイドトランジスタ
４０７    ハイサイドトランジスタ
４０８    ローサイドトランジスタ
４１１    正弦波
４１２    ノコギリ波
６０１    交流電源
６０２    スイッチ
６０３    コンバータ回路
６０４    インバータ回路
６０５    変圧器
６０６    コンバータ回路
６０７    負荷
９０１    点線部分
１０１０    電動自転車
１０１１    モーター部
１０１２    バッテリー
１０１３    電力変換回路
１０２０    電気自動車
１０２１    モーター部
１０２２    バッテリー
１０２３    電力変換回路
【図１】
0005731923.tif 000002
【図２】
0005731923.tif 000003
【図３】
0005731923.tif 000004
【図４】
0005731923.tif 000005
【図５】
0005731923.tif 000006
【図６】
0005731923.tif 000007
【図７】
0005731923.tif 000008
【図８】
0005731923.tif 000009
【図９】
0005731923.tif 000010
【図１０】
0005731923.tif 000011
【図１１】
0005731923.tif 000012
【図１２】
0005731923.tif 000013