(57)【特許請求の範囲】
【請求項１】
第１の配線層と第１の樹脂層とを有し、前記第１の配線層と前記第１の樹脂層とが積層された配線基板であって、
前記第１の配線層が、第１の配線パターンと、第１の開口部を有する枠状の第１の開口パターンと、を有しており、
前記第１の配線層における前記第１の配線パターンと前記第１の開口パターンとが、電気的に分離されており、
前記第１の樹脂層には、前記第１の開口部と連通する第２の開口部が形成されており、
前記第１の開口パターンは、前記第１の樹脂層に形成された前記第２の開口部の縁を囲うように配置されており、
前記第１の開口部および前記第２の開口部を有して構成された電子部品搭載用の穴部を備えることを特徴とする配線基板。
【請求項２】
請求項１記載の配線基板において、
第２の配線層を更に有し、前記穴部の深さ方向に前記第１の配線層、前記第１の樹脂層、および前記第２の配線層の順となるように積層されており、
前記第２の配線層が、第２の配線パターンと、前記第２の開口部に連通する第３の開口部を有する第２の開口パターンと、を有しており、
前記穴部が、前記第１の開口部、前記第２の開口部、および前記第３の開口部を有して構成されていることを特徴とする配線基板。
【請求項３】
請求項１または２記載の配線基板において、
前記穴部が、前記配線基板を貫通していることを特徴とする配線基板。
【請求項４】
請求項１記載の配線基板において、
第３の配線層を更に有し、前記穴部の深さ方向に前記第１の配線層、前記第１の樹脂層、および前記第３の配線層の順となるように積層されており、
前記第３の配線層が、前記第１の開口部の開口面積よりも大きい面積の平面パターンを有しており、
前記穴部の底部を塞ぐように、前記平面パターンが設けられていることを特徴とする配線基板。
【請求項５】
請求項１〜４のいずれか一項に記載の配線基板において、
同層における前記開口パターンと前記配線パターンとが、電気的に分離されていることを特徴とする配線基板。
【請求項６】
請求項１〜５のいずれか一項に記載の配線基板と、半導体チップと、電子部品と、を備えた半導体装置において、
前記半導体チップが、前記第１の配線パターンに形成されたパッドとフリップチップ接続されており、
前記電子部品が、前記穴部内に収納されており、
前記半導体チップと前記電子部品とが、電気的に接続されていることを特徴とする半導体装置。
【請求項７】
第１の配線層と第１の樹脂層とを有し、前記第１の配線層と前記第１の樹脂層とが積層された配線基板の製造方法であって、
前記第１の配線層が有する、第１の配線パターンと、第１の開口部を有する枠状の第１の開口パターンとを、同一工程により同時に形成し、
前記第１の配線層に形成された前記第１の開口部を有する前記第１の開口パターンをマスクとして、前記第１の開口部に対応する前記第１の樹脂層を除去し、前記第１の樹脂層に第２の開口部を形成することによって、それぞれ連通する前記第１の開口部および前記第２の開口部を有して構成される電子部品搭載用の穴部を形成することを特徴とする配線基板の製造方法。
【請求項８】
請求項７記載の配線基板の製造方法において、
前記第１の開口部に対応する前記第１の樹脂層をレーザ加工によって除去することを特徴とする配線基板の製造方法。
【請求項９】
請求項７または８記載の配線基板の製造方法において、
第２の配線層および第２の樹脂層を更に有し、前記穴部の深さ方向に前記第１の配線層、前記第１の樹脂層、前記第２の配線層、および前記第２の樹脂層の順となるように積層されており、
前記第１の開口部に対応する前記第１の樹脂層を除去した後、前記第２の配線層に形成された第３の開口部を有する第２の開口パターンをマスクとして、前記第３の開口部に対応する前記第２の樹脂層を除去し、前記第２の樹脂層に第４の開口部を形成することによって、前記第１の開口部、前記第２の開口部、前記第３の開口部、および前記第４の開口部を有して構成される前記穴部を形成することを特徴とする配線基板の製造方法。
【請求項１０】
請求項９記載の配線基板の製造方法において、
前記第１の開口パターンおよび前記第２の開口パターンを、同一の平面形状に形成し、
前記第１の開口パターンおよび前記第２の開口パターンをマスクとして、同一の平面形状の前記第１の開口部、前記第２の開口部、前記第３の開口部、および前記第４の開口部を前記穴部の深さ方向に重複させた前記穴部を形成することを特徴とする配線基板の製造方法。
【請求項１１】
請求項７または８記載の配線基板の製造方法において、
第３の配線層を更に有し、前記穴部の深さ方向に前記第１の配線層、前記第１の樹脂層、および前記第３の配線層の順となるように積層されており、
前記第１の開口部に対応する前記第１の樹脂層を除去した後、前記第３の配線層に形成され、前記第１の開口部の開口面積よりも大きい面積の平面パターンをストッパとして、前記穴部の形成を停止することを特徴とする配線基板の製造方法。
【請求項１２】
請求項７〜１０のいずれか一項に記載の配線基板の製造方法を含む半導体装置の製造方法において、
前記配線基板を貫通して前記穴部を形成し、
前記配線基板に半導体チップを実装した後、前記半導体チップが接続された面とは反対面側から、前記穴部に電子部品を埋め込んで、前記電子部品を前記半導体チップに電気的に接続することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項７〜１１のいずれか一項に記載の配線基板の製造方法を含む半導体装置の製造方法において、
前記配線基板に凹状の前記穴部を形成し、
前記穴部に電子部品を収納した後、半導体チップを前記電子部品に電気的に接続して前記配線基板に実装することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板およびその製造技術に関する。また、配線基板に半導体チップ（半導体素子）をパッケージングしてなる半導体装置およびその製造技術に関する。
【背景技術】
【０００２】
半導体装置に用いられる配線基板には、貫通穴や底部を有する凹状の穴部が形成されたものがある。配線基板に形成された穴部は、部品の内蔵、実装など種々の用途に用いられる。
【０００３】
例えば、配線基板の穴部に電子部品を収納し、且つ配線基板上に、電子部品と電気的に接続する半導体素子をフリップチップ接続することが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２６１３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１に電子部品搭載用の穴部２を有する配線基板１の平面図、図２に図１の配線基板１に、半導体チップ４と電子部品７を搭載した半導体装置の断面図を示す。穴部２を有する配線基板１を製造する際に、接続端子６形成と別に、単純に機械加工で穴部２を形成すると、接続端子６形成の際の位置合わせと穴部２形成の際の位置合わせを個別に行い加工することになる。このため、接続端子６と穴部２との相互の位置精度向上が困難である。
【０００６】
よって、穴部２を覆うように配線基板１の接続端子６にフリップチップ接続された半導体チップ４と、穴部２に収納された電子部品７との位置精度が悪化する。図２に示すように、接続端子６とバンプ３ａを介して接続される接続端子５と、接続端子８とバンプ３ｂを介して接続される接続端子５との間のピッチＰに対し、配線基板１の接続端子６と電子部品７の接続端子８との間の距離Ｘが一致しない場合がある。
【０００７】
このように、接続端子６と穴部２との相互の位置精度向上が困難であるために、半導体チップ４と電子部品７との接続端子５、８の電気的接続も困難となってしまう。
【０００８】
本発明の目的は、穴部を有する配線基板の信頼性を向上することのできる技術を提供することにある。また、本発明の他の目的は、配線基板において位置精度の高い穴部を形成することのできる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明の一実施形態における配線基板は、第１の配線層と第１の樹脂層とを有し、前記第１の配線層と前記第１の樹脂層とが積層された配線基板であって、前記第１の配線層が、第１の配線パターンと、第１の開口部を有する枠状の第１の開口パターンと、を有しており、前記第１の配線層における前記第１の配線パターンと前記第１の開口パターンとが、電気的に分離されており、前記第１の樹脂層には、前記第１の開口部と連通する第２の開口部が形成されており、前記第１の開口パターンは、前記第１の樹脂層に形成された前記第２の開口部の縁を囲うように配置されており、前記第１の開口部および前記第２の開口部を有して構成された電子部品搭載用の穴部を備える。また、本発明の一実施形態における配線基板の製造方法は、第１の配線層と第１の樹脂層とを有し、前記第１の配線層と前記第１の樹脂層とが積層された配線基板の製造方法であって、前記第１の配線層が有する、第１の配線パターンと、第１の開口部を有する枠状の第１の開口パターンとを、同一工程により同時に形成し、前記第１の配線層に形成された前記第１の開口部を有する前記第１の開口パターンをマスクとして、前記第１の開口部に対応する前記第１の樹脂層を除去し、前記第１の樹脂層に第２の開口部を形成することによって、それぞれ連通する前記第１の開口部および前記第２の開口部を有して構成される電子部品搭載用の穴部を形成する。
【発明の効果】
【００１０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、次のとおりである。穴部を有する配線基板の信頼性を向上することができる。また、配線基板において位置精度の高い穴部を形成することができる。
【図面の簡単な説明】
【００１１】
【図１】電子部品搭載用の穴部を有する配線基板の平面図である。
【図２】図１の配線基板に、半導体チップと電子部品を搭載した半導体装置の断面図である。
【図３】本発明の一実施形態における配線基板およびそれを備えた半導体装置の要部断面を模式的に示す図である。
【図４】図３に示す配線基板が有する開口パターンを説明するための図である。
【図５】本発明の一実施形態における製造工程中の配線基板の要部断面を模式的に示す図である。
【図６】図５に続く製造工程中の配線基板の要部断面を模式的に示す図である。
【図７】図６に続く製造工程中の配線基板の要部断面を模式的に示す図である。
【図８】図７に続く製造工程中の配線基板の要部断面を模式的に示す図である。
【図９】図８に続く製造工程中の配線基板の要部断面を模式的に示す図である。
【図１０】図９に続く製造工程中の配線基板の要部断面を模式的に示す図である。
【図１１】図１０に続く製造工程中の配線基板の要部断面を模式的に示す図である。
【図１２】開口パターンおよびそれに照射されるレーザビームを説明するための図である。
【図１３】開口パターンおよびそれに照射されるレーザビームを説明するための図である。
【図１４】本発明の一実施形態における製造工程中の半導体装置の要部断面を模式的に示す図である。
【図１５】図１４に続く製造工程中の半導体装置の要部断面を模式的に示す図である。
【図１６】本発明の他の実施形態における配線基板およびそれを備えた半導体装置の要部断面を模式的に示す図である。
【図１７】本発明の他の実施形態における製造工程中の配線基板の要部断面を模式的に示す図である。
【図１８】図１７に続く製造工程中の配線基板の要部断面を模式的に示す図である。
【図１９】本発明の他の実施形態における製造工程中の半導体装置の要部断面を模式的に示す図である。
【図２０】図１９に続く製造工程中の半導体装置の要部断面を模式的に示す図である。
【図２１】図２０に続く製造工程中の半導体装置の要部断面を模式的に示す図である。
【図２２】本発明の他の実施形態における製造工程中の配線基板の要部断面を模式的に示す図である。
【図２３】図２２に続く製造工程中の配線基板の要部断面を模式的に示す図である。
【図２４】本発明の他の実施形態における半導体装置の要部断面を模式的に示す図である。
【図２５】本発明の他の実施形態における半導体装置の要部断面を模式的に示す図である。
【図２６】本発明の他の実施形態における半導体装置の要部断面を模式的に示す図である。
【図２７】本発明の他の実施形態における開口パターンを説明するための図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。
【００１３】
（実施形態１）
まず、本発明の実施形態における穴部３０を有する配線基板２０およびこれを備えた半導体装置１０の構造について説明する。図３に本実施形態における配線基板２０およびこれを備えた半導体装置１０の断面を模式的に示す。この半導体装置１０は、配線基板２０と、配線基板２０の穴部３０に埋め込まれて収納及び搭載された電子部品４０と、配線基板２０に実装される半導体チップ５０とを備えている。
【００１４】
配線基板２０の半導体チップ５０を実装する側の面およびその反対側の面には、絶縁層３１（以下、実装側の絶縁層３１の符号を「３１−Ｕ」、その反対側の絶縁層３１の符号を「３１−Ｌ」として説明する場合がある。）（例えば、ソルダレジスト樹脂）が形成されている。この絶縁層３１（３１−Ｕ）に形成された開口部の底部に位置する配線層２３（配線パターン２２）が、配線基板２０の接続端子（パッド）となる（図４参照）。
【００１５】
半導体チップ５０の一面には、接続端子５１（パッド）が複数形成されており、複数の接続端子５１は、配線基板２０の接続端子（パッド）および電子部品４０の接続端子４１（パッド）と接続部５２を介して接続（接合）されている。また、半導体チップ５０と、配線基板２０および電子部品４０との間にアンダーフィル樹脂５３を充填し、接続信頼性を向上している。このように、半導体装置１０は、配線基板２０に半導体チップ５０を実装して、電子部品４０と共に半導体チップ５０をパッケージングしてなるものである。
【００１６】
配線基板２０は、そのベースとなるコア基板２１と、実装される半導体チップ５０と電気的に接続される配線パターン２２を有する複数の配線層２３と、これが形成される複数の樹脂層（絶縁層）２４とを含んでいる。複数の配線層２３は、中央部に位置するコア基板２１の両面側（上下側）にコア基板２１から第１層、第２層、第３層の配線層２３（以下、上側の第１層の配線層２３の符号を「２３−１Ｕ」、上側の第２の配線層２３の符号を「２３−２Ｕ」、上側の第３層の配線層２３の符号を「２３−３Ｕ」、下側の第１層の配線層２３の符号を「２３−１Ｌ」、下側の第２層の配線層２３の符号を「２３−２Ｌ」、下側の第３層の配線層２３の符号を「２３−３Ｌ」として説明する場合がある。）で構成されている。また、複数の樹脂層２４は、コア基板２１の両面側（上下側）にコア基板２１から第１層、第２層の樹脂層２４（以下、上側の第１層の樹脂層２４の符号を「２４−１Ｕ」、上側の第２の樹脂層２４の符号を「２４−２Ｕ」、下側の第１層の樹脂層２４の符号を「２４−１Ｌ」、下側の第２層の樹脂層２４の符号を「２４−２Ｌ」として説明する場合がある。）で構成されている。例えば、コア基板２１はガラスエポキシ系樹脂からなり、配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）は銅材からなり、樹脂層２４（２４−１Ｕ、２３−２Ｕ、２４−１Ｌ、２４−２Ｌ）はポリイミド系樹脂やエポキシ系樹脂からなるものである。
【００１７】
また、配線基板２０は、配線パターン２２（以下、配線層２３−１Ｕの配線パターン２２の符号を「２２−１Ｕ」、配線層２３−２Ｕの配線パターン２２の符号を「２２−２Ｕ」、配線層２３−３Ｕの配線パターン２２の符号を「２２−３Ｕ」、配線層２３−１Ｌの配線パターン２２の符号を「２２−１Ｌ」、配線層２３−２Ｌの配線パターン２２の符号を「２２−２Ｌ」、配線層２３−３Ｌの配線パターン２２の符号を「２２−３Ｌ」として説明する場合がある。）を避けて厚さ方向に深さのある穴部３０を含んでいる。本実施形態では、穴部３０は、配線基板２０を厚さ方向に貫通して形成されている。なお、コア基板２１には、両面側を電気的に接続するスルーホール３２が形成されている。
【００１８】
複数の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）のそれぞれには、配線パターン２２（２２−１Ｕ、２２−２Ｕ、２２−３Ｕ、２２−１Ｌ、２２−２Ｌ、２２−３Ｌ）とは樹脂層２４（２４−１Ｕ、２４−２Ｕ、２４−１Ｌ、２４−２Ｌ）によって電気的に分離されて、開口部２５（以下、配線層２３−１Ｕの開口部２５の符号を「２５−１Ｕ」、配線層２３−２Ｕの開口部２５の符号を「２５−２Ｕ」、配線層２３−３Ｕの開口部２５の符号を「２５−３Ｕ」、配線層２３−１Ｌの開口部２５の符号を「２５−１Ｌ」、配線層２３−２Ｌの開口部２５の符号を「２５−２Ｌ」、配線層２３−３Ｌの開口部２５の符号を「２５−３Ｌ」として説明する場合がある。）を有する開口パターン２６（以下、配線層２３−１Ｕの開口パターン２６の符号を「２６−１Ｕ」、配線層２３−２Ｕの開口パターン２６の符号を「２６−２Ｕ」、配線層２３−３Ｕの開口パターン２６の符号を「２６−３Ｕ」、配線層２３−１Ｌの開口パターン２６の符号を「２６−１Ｌ」、配線層２３−２Ｌの開口パターン２６の符号を「２６−２Ｌ」、配線層２３−３Ｌの開口パターン２６の符号を「２６−３Ｌ」として説明する場合がある。）が形成されている。開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）は、グランドに接続しても良い。
【００１９】
図４は配線基板２０が有する開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）を説明するための図であり、開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）を示す平面図である。開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）の形状は、電子部品４０が埋め込まれる形状であれば良い。本実施形態では、開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）の開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）の平面形状は、電子部品４０の平面形状と同じ形状（矩形状）とし、電子部品４０の平面視の面積と同じ開口の面積となっている。また、本実施形態では、各配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）に形成される開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）の形状は、同一としている。
【００２０】
図３に示すように、コア基板２１には、開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）の開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）と連通する開口部２７が形成されている。また、樹脂層２４（２４−１Ｕ、２４−２Ｕ、２４−１Ｌ、２４−２Ｌ）には、開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）の開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）と連通する開口部２８（以下、樹脂層２４−１Ｕの開口部２８の符号を「２８−１Ｕ」、樹脂層２４−２Ｕの開口部２８の符号を「２８−２Ｕ」、樹脂層２４−１Ｌの開口部２８の符号を「２８−１Ｌ」、樹脂層２４−２Ｌの開口部２８の符号を「２８−２Ｌ」として説明する場合がある。）が形成されている。したがって、穴部３０は、開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）の開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）、樹脂層２４の開口部２８（２８−１Ｕ、２８−２Ｕ、２８−１Ｌ、２８−２Ｌ）、およびコア基板２１の開口部２７を有し、配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）、樹脂層２４（２４−１Ｕ、２４−２Ｕ、２４−１Ｌ、２４−２Ｌ）、コア基板２１を貫通し、配線基板２０を貫通している。
【００２１】
穴部３０を構成する開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）、２７、２８（２８−１Ｕ、２８−２Ｕ、２８−１Ｌ、２８−２Ｌ）について具体的に説明する。コア基板２１から上側（半導体チップ５０の実装面側）の第３層の配線層２３（２３−３Ｕ）（最上配線層）に形成されている開口パターン２６（２６−３Ｕ）の開口部２５（２５−３Ｕ）は、上側第２層の樹脂層２４（２４−２Ｕ）に形成されている開口部２８（２８−２Ｕ）と連通している。この開口部２８（２８−２Ｕ）は、上側第２層の配線層２３（２３−２Ｕ）に形成されている開口パターン２６（２６−２Ｕ）の開口部２５（２５−２Ｕ）と連通している。この開口部２５（２５−２Ｕ）は、上側第１層の樹脂層２４（２４−１Ｕ）に形成されている開口部２８（２８−１Ｕ）と連通している。この開口部２８（２８−１Ｕ）は、第１層の配線層２３（２３−１Ｕ）に形成されている開口パターン２６（２６−１Ｕ）の開口部２５（２５−１Ｕ）と連通している。この開口部２５（２５−１Ｕ）は、コア基板２１に形成されている開口部２７と連通している。
【００２２】
コア基板２１から下側の配線層２３（２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）および樹脂層２４（２４−１Ｌ、２４−２Ｌ）も、上側の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ）および樹脂層２４（２４−１Ｕ、２４−２Ｕ）と同様の構成となる。開口部２７は、コア基板２１から下側の第１層の配線層２３（２３−１Ｌ）に形成されている開口パターン２６（２６−１Ｌ）の開口部２５（２５−１Ｌ）と連通している。この開口部２５（２５−１Ｌ）は、下側第１層の樹脂層２４（２４−１Ｌ）に形成されている開口部２８（２８−１Ｌ）と連通している。この開口部２８（２８−１Ｌ）は、下側２層の配線層２３（２３−２Ｌ）に形成されている開口パターン２６（２６−２Ｌ）の開口部２５（２５−２Ｌ）と連通している。この開口部２５（２５−２Ｌ）は、下側２層の樹脂層２４（２４−２Ｌ）に形成されている開口部２８（２８−２Ｌ）と連通している。この開口部２８（２８−２Ｌ）は、下側３層の配線層２３（２３−３Ｌ）に形成されている開口パターン２６（２６−３Ｌ）の開口部２５（２５−３Ｌ）と連通している。したがって、開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）、２７、２８（２８−１Ｕ、２８−２Ｕ、２８−１Ｌ、２８−２Ｌ）を有する穴部３０は、配線基板２０を貫通している。
【００２３】
本実施形態における穴部３０は、配線パターン２２（２２−１Ｕ、２２−２Ｕ、２２−３Ｕ、２２−１Ｌ、２２−２Ｌ、２２−３Ｌ）を避けて樹脂層に形成されている。この穴部３０の内壁（内部）では、深さ方向に金属層（開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ））が樹脂層と交互に積層されるようになっている。すなわち、熱膨張係数が高い樹脂層に対して、それよりも低い金属層を挟むようにして穴部３０を形成している。よって、高温環境下での樹脂層の膨張を、金属層により抑制できる。
【００２４】
この開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）によって、穴部３０に電子部品４０が埋め込まれた状態で高温環境下となった場合であっても、穴部３０の内壁の樹脂層が穴部３０の内方へ膨張することによる電子部品４０へのストレスを低減することができる。このように、穴部３０を有する配線基板２０であっても、穴部３０を構成する開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）を有する開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）を設けることで、信頼性を向上することができる。
【００２５】
また、開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）は、電気的に浮遊（フローティング）しているので、穴部３０に電子部品４０を埋め込む際に電荷がチャージされない。また、開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）は、配線パターン２２（２２−１Ｕ、２２−２Ｕ、２２−３Ｕ、２２−１Ｌ、２２−２Ｌ、２２−３Ｌ）とは電気的に分離されているので、信号の伝達の妨げとはならない。
【００２６】
また、本実施形態における半導体装置１０は、高速性や信頼性に優れたものとなる。例えば、ＣＰＵ（半導体チップ）を正確に高速動作させるために、スイッチング動作に伴う電源電圧の降下を補償するコンデンサ（デカップリングコンデンサ）が、ＣＰＵの近傍に実装される。これは、ＣＰＵとコンデンサとの間のインダクタンス成分を小さくして、コンデンサから高速に電荷をＣＰＵに供給するためである。
【００２７】
本実施形態では、半導体チップ５０をＣＰＵ、電子部品４０をチップコンデンサ（チップキャパシタ）とした場合、半導体チップ５０と電子部品４０とが直接に接続（フリップチップ接続）されるので、インダクタンス成分を低減することができる。すなわち、半導体装置１０は、高速性や信頼性に優れたものとなる。
【００２８】
次に、この穴部３０を有する配線基板２０の製造方法について説明する。製造工程中の配線基板２０の断面を、図５〜図１１に模式的に示す。まず、図５に示すように、コア基板２１に、厚さ方向に貫通する貫通孔を形成した後、その貫通孔に導体を充填し、スルーホール３２を形成する。また、コア基板２１の両面に第１層の配線層２３（２３−１Ｕ、２３−１Ｌ）を形成する。なお、配線基板２０は、コア基板２１を中心として、上下対称に複数の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）が形成されるので、説明を明解にするために、以下では、特に、上側について説明する。
【００２９】
コア基板２１は、例えば、ガラスエポキシ系樹脂からなる。また、コア基板２１の貫通孔は、例えば、ドリル加工によって形成される。また、スルーホール３２および第１層の配線層２３（２３−１Ｕ）は、例えば、サブトラクティブ法やセミアディティブ法を用いて、コア基板２１の貫通孔へ銅材の充填、およびコア基板２１上への銅材の被膜によって形成される。
【００３０】
この第１層の配線層２３（２３−１Ｕ）には、半導体チップ５０と電気的に接続される配線パターン２２（２２−１Ｕ）と、配線パターン２２（２２−１Ｕ）とは電気的に分離され、開口部２５（２５−１Ｕ）を有する開口パターン２６（２６−１Ｕ）とが形成される。なお、このコア基板２１の両面に形成された配線パターン２２（２２−１Ｕ、２２−１Ｌ）は、スルーホール３２によって電気的に接続される。
【００３１】
続いて、図６に示すように、第１層の配線層２３（２３−１Ｕ）およびコア基板２１上に第１層の樹脂層２４（２４−１Ｕ）を形成した後、この樹脂層２４（２４−１Ｕ）に配線パターン２２（２２−１Ｕ）を露出する開口部２４ａを形成する。樹脂層２４（２４−１Ｕ）は、例えば、ポリイミド系樹脂からなる樹脂フィルムをラミネートし、熱硬化させて形成される。また、樹脂層２４（２４−１Ｕ）の開口部２４ａは、例えば、レーザ加工で形成される。
【００３２】
続いて、第１層の配線層２３（２３−１Ｕ）と同様にして、図７に示すように、第１層の配線層２３（２３−１Ｕ）上に、第２層の配線層２３（２３−２Ｕ）およびその上層の第３層の配線層２３（２３−３Ｕ）を形成する。
【００３３】
第２層の配線層２３（２３−２Ｕ）は、例えば、セミアディティブ法を用いて、樹脂層２４（２４−１Ｕ）の開口部２４ａ（図６参照）への銅材の充填、および樹脂層２４（２４−１Ｕ）上への銅材による被膜によって形成される。この第２層の配線層２３（２３−２Ｕ）では、半導体チップ５０と電気的に接続される配線パターン２２（２２−２Ｕ）と、配線パターン２２（２２−２Ｕ）とは電気的に分離され、開口部２５（２５−２Ｕ）を有する開口パターン２６（２６−２Ｕ）とが形成される。第１層の配線パターン２２（２２−１Ｕ）と、第２層の配線パターン２２（２２−２Ｕ）とは、ビア（開口部２４ａに埋め込まれた銅材）によって電気的に接続される。
【００３４】
その後、同様にして、第２層の配線層２３（２３−２Ｕ）上に第２層の樹脂層２４（２４−２Ｕ）を形成し、これにビア用の開口部を形成した後、第３層の配線層２３（２３−３Ｕ）を形成する。なお、本実施形態では、第１〜第３層の開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）は、同一形状となるように形成されている。
【００３５】
続いて、図８に示すように、コア基板２１から第３層の配線層２３（２３−３Ｕ）（最上配線層）上に、例えば、感光性のソルダレジストフィルムをラミネートした後、パターニングすることによって、開口部３１ａ、３１ｂを有する絶縁層３１（３１−Ｕ）を形成する。開口部３１ａは、第３層の配線層２３（２３−３Ｕ）の配線パターン２２（２２−３Ｕ）を露出するものである。この開口部３１ａで露出している配線パターン２２（２２−３Ｕ）が接続端子（パッド）となる。また、開口部３１ｂは、第３層の配線層２３（２３−３Ｕ）の開口パターン２６（２６−３Ｕ）の一部を露出するものである。
【００３６】
続いて、開口部３１ｂから露出する開口パターン２６（２６−３Ｕ）を画像認識させて配線基板を位置決めした後、図９に示すように、第３層の開口パターン２６（２６−３Ｕ）をマスクとして、その開口部２５（２５−３Ｕ）に対応する第２層の樹脂層２４（２４−２Ｕ）を除去する。これにより、第３層の開口パターン２６（２６−３Ｕ）の開口部２５（２５−３Ｕ）に連通する開口部２８（２８−２Ｕ）を第２層の樹脂層２４（２４−２Ｕ）に形成する。
【００３７】
例えば、コア基板２１の片面側（図９中上側）から、レーザビームを照射し、第３層の開口パターン２６（２６−３Ｕ）下の樹脂層２４（２４−２Ｕ）を除去する。なお、第２層の開口パターン２６（２６−２Ｕ）の開口部２５（２５−２Ｕ）内の樹脂層２４（２４−２Ｕ）の除去は、第３層の開口パターン２６（２６−３Ｕ）をマスクとした場合と、第２層の開口パターン２６（２６−２Ｕ）自体をマスクとした場合の両者が考えられる。このため、図９では、第２層の開口パターン２６（２６−２Ｕ）の開口部２５（２５−２Ｕ）内の樹脂層２４（２４−２Ｕ）も除去された場合も示している。
【００３８】
図１２および図１３は、開口パターン２６およびそれに照射されるレーザビームを説明するための図であり、開口部２５を示す平面図である。図１２および図１３に示す開口パターン２６Ａ、２６Ｂでは、それぞれの開口部２５（ハッチングを付している）の大きさは同じであるが、幅Ｗ１と幅Ｗ２の大きさが異なる。なお、開口パターン２６の幅が異なっても、開口パターン２６は開口部２５に連通する開口部２８を形成するマスクとして用いるので、レーザ加工時では、開口パターン２６の外側にはレーザビームを照射しない。
【００３９】
図１２は、レーザビームのビーム径を、矩形状の開口パターン２６Ａの内側（開口部２５）の対角線の長さより大きく、外側の対角線の長さより小さくして、この開口パターン２６Ａに対応する樹脂層２４をレーザ加工によって除去する場合である。この場合のレーザビームをＢ１として示す。一方、図１３は、レーザビームのビーム径を、開口部２５よりも小さくして、レーザ照射領域を走査させながら、複数回のレーザ照射により、この開口パターン２６Ｂに対応する樹脂層２４を除去し、樹脂層２４に開口部２８を形成する場合である。この場合のレーザビームをＢ２として示す。
【００４０】
例えば、図１２に示すように、レーザビームＢ１の加工精度（機械位置決め精度）内においては、実線や破線で示す位置にレーザビームＢ１がずれて照射される。しかしながら、本実施形態では、レーザビームＢ１を、開口パターン２６の開口部２５の領域を一度で照射することとしている。これにより、レーザビームＢ１の加工精度の影響を開口パターン２６の幅Ｗ１で排除し、開口部２５に連通する開口部２８を形成している。また、図１３に示すレーザビームＢ２は複数照射されることとなるが、同様にレーザビームＢ２の加工精度の影響を開口パターン２６の幅Ｗ２で排除している。
【００４１】
このように、本実施形態では、図１２および図１３に示したようなレーザビームＢ１、Ｂ２であっても、その加工精度を含まずに、開口部２８（穴部３０）の形成をすることができる。すなわち、配線層２３（開口パターン２６）のパターニング精度によって位置決めされた箇所に、穴部３０を形成することができることとなる。したがって、本実施形態によれば、配線基板２０において、位置精度の高い穴部３０を形成することができる。
【００４２】
また、図１２に示す場合は、図１３に示す場合が複数のレーザビームＢ２を照射するのに対して、一度のレーザビームＢ１を照射するものである。このため、レーザビームＢ１を用いることで製造時間を短縮することができる。一方、レーザビームＢ１の径に対して、レーザビームＢ２の径は小さいため、レーザビームのズレを考慮したマージン幅を小さくすることができるので、図１３に示す幅Ｗ２は、図１２に示す幅Ｗ１より小さくすることができる。このため、開口パターン２６やその周囲の接続端子（配線パターン２２）を配置するデザインルールの自由度が向上する（図４参照）。
【００４３】
続いて、同様にレーザ加工によって、図１０に示すように、第３層の配線層２３（２３−３Ｕ）よりも下層の第２層の配線層２３（２３−２Ｕ）の開口パターン２６（２６−２Ｕ）をマスクとして、その開口部２５（２５−２Ｕ）に対応する第１層の樹脂層２４（２４−１Ｕ）を除去する。これにより、第２層の開口パターン２６（２６−２Ｕ）の開口部２５（２５−２Ｕ）に連通する開口部２８（２８−１Ｕ）を第１層の樹脂層２４（２４−１Ｕ）に形成する。また、第２層の配線層２３（２３−２Ｕ）よりも下層の第１層の配線層２３（２３−１Ｕ）の開口パターン２６（２６−１Ｕ）をマスクとして、その開口部２５（２５−１Ｕ）に対応するコア基板２１（樹脂層）を除去する。すなわち、第１層の開口パターン２６（２６−１Ｕ）の開口部２５（２５−１Ｕ）に連通する開口部２７をコア基板２１に形成する。
【００４４】
続いて、同様にレーザ加工によって、図１１に示すように、コア基板２１から下側へ第１層の開口パターン２６（２６−１Ｌ）をマスクとして、その開口部２５（２５−１Ｌ）に対応する第１層の樹脂層２４（２５−１Ｌ）を除去する。また、コア基板２１から下側へ第２層の開口パターン２６（２６−２Ｌ）をマスクとして、その開口部２５（２５−２Ｌ）に対応する第２層の樹脂層２４（２４−２Ｌ）を除去する。
【００４５】
これにより、コア基板２１の開口部２７、コア基板２１の上側および下側における第１から第３層の開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）の開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）、第１および第２層の樹脂層２４（２４−１Ｕ、２４−２Ｕ、２４−１Ｌ、２４−２Ｌ）の開口部２８（２８−１Ｕ、２８−２Ｕ、２８−１Ｌ、２８−２Ｌ）を有する穴部３０を形成することができる（図３、図１１参照）。すなわち、厚さ方向に深さのある穴部３０を含む配線基板２０を形成することができる。
【００４６】
また、本実施形態では、図９〜図１１を参照して説明したレーザ加工の工程は、同一工程で行っている。すなわち、図９〜図１１の工程では、一層の樹脂層毎に開口部を形成しているが、コア基板を含め、一度に配線基板を貫通する開口部を形成しても良い。これにより、製造時間を短縮することができる。
【００４７】
また、複数の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）のそれぞれに開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）を形成しなくとも、コア基板２１の上側における第３層の配線層２３（２３−３Ｕ）（最上配線層）のみに開口パターン２６（２６−３Ｕ）を形成し、レーザ加工を行っても穴部３０を形成することができる。なお、マスクを用いたレーザ加工では、マスク（開口パターン２６（２６−３Ｕ））のエッジからテーパ状に広がるように被対象物（樹脂層２４（２４−１Ｕ、２４−２Ｕ、２４−１Ｌ、２４−２Ｌ）、コア基板２１）が除去されてしまうことも考えられる。そこで、本実施形態では、複数の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）のそれぞれに形成した同一形状の開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）をマスク（図４参照）としたレーザ加工を行うことで、より寸法精度を高くして、厚さ方向に断面が均一となるような穴部３０を形成している。
【００４８】
なお、第１層から第３層のそれぞれの開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）の開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）の形状を異ならせて、それらをマスクとして樹脂層２４（２４−１Ｕ、２４−２Ｕ、２４−１Ｌ、２４−２Ｌ）、コア基板２１を除去することによって、所望の形状の穴部３０を形成することもできる。本実施形態では、穴部３０は電子部品４０を埋め込む（後述する）ために形成されている。このため、例えば、埋め込み始め側（半導体チップ５０の実装面とは反対面側）の開口パターン２６（２６−３Ｌ）の開口部２５（２５−３Ｌ）を広くし、埋め込み終わり側（半導体チップ５０の実装面側）の開口パターン２６（２６−３Ｕ）の開口部２５（２５−３Ｕ）を狭くすることもできる。これにより、穴部３０へ電子部品４０の埋め込みが容易になると共に、穴部３０へ電子部品４０を固定する（嵌め込む）ことが容易になる。
【００４９】
次に、半導体装置１０（図３参照）の製造方法について説明する。製造工程中の半導体装置１０の断面を図１４および図１５に模式的に示す。
【００５０】
まず、図１４に示すように、穴部３０を有する配線基板２０を準備した後、この配線基板２０に半導体チップ５０を実装する。半導体チップ５０が実装される配線基板２０では、穴部３０が配線基板２０を貫通して形成され、チップ実装面側の接続端子にはプリソルダとしてバンプが形成されている。また、半導体チップ５０では、接続端子５１にバンプ５４ａが形成されている。このため、配線基板２０に半導体チップ５０をフリップチップ接続することができる。この半導体チップ５０のバンプ５４ａと、配線基板２０のチップ実装面に形成されているプリソルダとが接合してなる接続部５２によって、配線基板２０の配線パターン２２（２２−３Ｕ）に半導体チップ５０が電気的に接続される。
【００５１】
本実施形態では、穴部３０を覆うように半導体チップ５０が配線基板２０に実装される。このため、穴部３０に対応する半導体チップ５０の接続端子５１（バンプ５４ａ）は接続されないが、その周囲の接続端子５１は、配線基板２０の接続端子（配線パターン２２（２２−３Ｕ））と電気的に接続される。
【００５２】
続いて、図１５に示すように、半導体チップ５０が接続された面（チップ実装面）とは反対面（裏面）側から配線基板２０の穴部３０に電子部品４０を、穴部３０の内壁に接して埋め込んで、電子部品４０を半導体チップ５０に電気的に接続する。例えば、電子部品４０の接続端子４１（パッド）には、電極バンプが形成されており、半導体チップ５０の接続端子５１（バンプ５４ａ）に電子部品４０をフリップチップ接続することができる。
【００５３】
その後、半導体チップ５０と、配線基板２０および電子部品４０との間にアンダーフィル樹脂５３を充填して、半導体装置１０（図３参照）が略完成する。本実施形態では、穴部３０の内壁に接して電子部品４０を埋め込んでいるので、アンダーフィル樹脂５３が電子部品４０の裏面（接続端子４１が形成されている面とは反対面）から流れ出ることを防止している。
【００５４】
本実施形態における配線基板２０の穴部３０は、レーザ加工の加工精度を排除して、配線基板２０の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）のパターニング精度で形成されるので、位置精度や寸法精度の高いものである。このため、配線基板２０に半導体チップ５０を実装した後、穴部３０に電子部品４０を埋め込んで、半導体チップ５０に電子部品４０を接合（電気的に接続）することができる。
【００５５】
（実施形態２）
前記実施形態１では、厚さ方向に貫通する穴部３０を有する配線基板２０およびそれを備えた半導体装置１０に関する技術について説明した。本実施形態では、底部のある凹状の穴部３０Ａを有する配線基板２０Ａおよびそれを備えた半導体装置１０Ａに関する技術について説明する。なお、前記実施形態と重複する内容の説明は省略する場合がある。
【００５６】
まず、本発明の実施形態における穴部３０Ａを有する配線基板２０Ａおよびこれを備えた半導体装置１０Ａの構造について説明する。図１６に本実施形態における配線基板２０Ａおよびこれを備えた半導体装置１０Ａの断面を模式的に示す。この半導体装置１０Ａは、配線基板２０Ａと、配線基板２０Ａの穴部３０Ａに埋め込まれて収納および搭載された電子部品４０と、配線基板２０Ａに実装される半導体チップ５０とを備えている。
【００５７】
配線基板２０Ａは、実装される半導体チップ５０と電気的に接続される配線パターン２２（２２−１Ｕ、２２−２Ｕ、２２−３Ｕ、２２−１Ｌ、２２−２Ｌ、２２−３Ｌ）を有する複数の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）と、配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）が形成される複数の樹脂層２４（２４−１Ｕ、２４−２Ｕ、２４−１Ｌ、２４−２Ｌ）とを有している。複数の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）は、中央部に位置するコア基板２１の両面側（上下側）に、コア基板２１から第１層、第２層、第３層の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）で構成されている。また、複数の樹脂層２４（２４−１Ｕ、２４−２Ｕ、２４−１Ｌ、２４−２Ｌ）は、コア基板２１の両面側（上下側）に、コア基板２１から第１層、第２層の樹脂層２４（２４−１Ｕ、２４−２Ｕ、２４−１Ｌ、２４−２Ｌ）で構成されている。
【００５８】
コア基板２１の上側（半導体チップ５０の実装面側）において、第２層および第３層の配線層２３（２３−２Ｕ、２３−３Ｕ）には、配線パターン２２（２２−２Ｕ、２２−３Ｕ）とは電気的に分離され、開口部２５（２５−２Ｕ、２５−３Ｕ）を有する開口パターン２６（２６−２Ｕ、２６−３Ｕ）が形成されている。これら第２層および第３層の配線層２３（２３−２Ｕ、２３−３Ｕ）よりも下層の第１層の配線層２３（２３−１Ｕ）には、配線パターン２２（２２−１Ｕ）とは電気的に分離され、開口部２５（２５−２Ｕ、２５−３Ｕ）の開口面積よりも大きい平面形状の平面パターン３３が形成されている。また、コア基板２１の上側において、第１層および第２層の樹脂層２４（２４−１Ｕ、２４−２Ｕ）には、開口パターン２６（２６−２Ｕ、２６−３Ｕ）の開口部２５（２５−２Ｕ、２５−３Ｕ）と連通する開口部２８（２８−１Ｕ、２８−２Ｕ）が形成されている。
【００５９】
配線基板２０Ａには、これら開口パターン２６（２６−２Ｕ、２６−３Ｕ）の開口部２５（２５−２Ｕ、２５−３Ｕ）と、樹脂層２４（２４−１Ｕ、２４−２Ｕ）の開口部２８（２８−１Ｕ、２８−２Ｕ）とを含んでなる穴部３０Ａが、配線パターン２２（２２−２Ｕ、２２−３Ｕ）を避けて厚さ方向に形成されている。また、本実施形態における穴部３０Ａは、底部を有する凹状となっており、その底部には、平面パターン３３が設けられている。この平面パターン３３に電子部品４０が接して、穴部３０Ａに電子部品４０（例えば、チップキャパシタ）が埋め込まれている。
【００６０】
本実施形態における穴部３０Ａの内壁（内部）では、深さ方向に金属層（開口パターン２６（２６−２Ｕ、２６−３Ｕ）、平面パターン３３）が樹脂層２４と交互に配置されるようになっている。すなわち、熱膨張係数が高い樹脂層に対して、それよりも低い金属層を挟むようにして穴部３０Ａを形成している。本実施形態によれば、穴部３０Ａに電子部品４０が埋め込まれた状態で高温環境下となった場合であっても、穴部３０Ａの内壁の樹脂層が膨張することによる電子部品４０へのストレスを低減することができ、信頼性を向上することができる。
【００６１】
また、開口パターン２６（２６−２Ｕ、２６−３Ｕ）および平面パターン３３は、電気的に浮遊しているので、穴部３０Ａに電子部品４０を埋め込む際に電荷がチャージされない。また、開口パターン２６（２６−２Ｕ、２６−３Ｕ）および平面パターン３３は、配線パターン２２（２２−１Ｕ、２２−２Ｕ、２２−３Ｕ）とは電気的に分離されているので、信号の伝達の妨げとはならない。
【００６２】
また、配線基板２０Ａは、コア基板２１の下側（半導体チップ５０の実装面とは反対面側）であって、穴部３０Ａの下方に配線パターン２２（２２−１Ｌ、２２−２Ｌ、２２−３Ｌ）を設けている（引き回している）。前記実施形態１では、穴部３０は配線基板２０を貫通しているため、穴部３０が形成される領域には、配線パターン２２（２２−１Ｌ、２２−２Ｌ、２２−３Ｌ）を引き回すことができなかった。しかしながら、本実施形態における配線基板２０Ａでは、底部を有する凹状の穴部３０Ａとすることで、その下方に配線パターン２２（２２−１Ｌ、２２−２Ｌ、２２−３Ｌ）を引き回すことができる。このため、配線基板２０Ａの小型化を図ることができ、さらに、半導体装置１０Ａの小型化も図ることができる。
【００６３】
次に、この穴部３０Ａを有する配線基板２０Ａの製造方法について説明する。製造工程中の配線基板２０Ａの断面を図１７、図１８に模式的に示す。
【００６４】
前記実施形態１で説明した技術を用いて、図１７に示すように、コア基板２１上に配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）、樹脂層２４（２４−１Ｕ、２４−２Ｕ、２４−１Ｌ、２４−２Ｌ）および絶縁層３１（３１−Ｕ、３１−Ｌ）を有する配線基板２０Ａを形成する。絶縁層３１（３１−Ｕ、３１−Ｌ）にパターニングによって形成される開口部３１ａは、第３層の配線層２３（２３−３Ｕ、２３−３Ｌ）の配線パターン２２（２２−３Ｕ、２２−３Ｌ）を露出するものであり、開口部３１ｂは、第３層の配線層２３（２３−３Ｕ）の開口パターン２６の一部を露出するものである。
【００６５】
続いて、開口部３１ｂから露出する開口パターン２６（２６−３Ｕ）を画像認識させた後、図１８に示すように、レーザ加工によって、第３層の開口パターン２６（２６−３Ｕ）をマスクとして、その開口部２５（２５−３Ｕ）に対応する第２層の樹脂層２４（２４−２Ｕ）を除去する。これにより、第３層の開口パターン２６（２６−３Ｕ）の開口部２５（２５−３Ｕ）に連通する開口部２８（２８−２Ｕ）を第２層の樹脂層２４（２４−２Ｕ）に形成する。
【００６６】
次いで、レーザ加工によって、第２層の配線層２３（２３−２Ｕ）の開口パターン２６（２６−２Ｕ）をマスクとして、その開口部２５（２５−２Ｕ）に対応する第１層の樹脂層２４（２４−１Ｕ）を除去する。これにより、第２層の開口パターン２６（２６−２Ｕ）の開口部２５（２５−２Ｕ）に連通する開口部２８（２８−１Ｕ）を第１層の樹脂層２４（２４−１Ｕ）に形成する。
【００６７】
これら第２層の樹脂層２４（２４−２Ｕ）の開口部２８（２８−２Ｕ）および第１層の樹脂層２４（２４−１Ｕ）の開口部２８（２８−１Ｕ）を形成するレーザ加工の工程は、同一工程で行っている。すなわち、図１７、図１８の工程では、一層の樹脂層毎に開口部を形成しているが、すべての樹脂層に一度に開口部を形成しても良い。
【００６８】
ここで、本実施形態では、開口パターン２６（２６−２Ｕ、２６−３Ｕ）が形成されている第２および第３層の配線層２３（２３−２Ｕ、２３−３Ｕ）よりも下層の第１層の配線層２３（２３−１Ｕ）に平面パターン３３を形成している。このため、平面パターン３３がレーザ加工のストッパとなり、穴部３０Ａの形成が停止する。したがって、配線基板２０Ａには、平面パターン３３が底部となった穴部３０Ａが形成される。
【００６９】
前記実施形態１と同様に、開口パターン２６（２６−２Ｕ、２６−３Ｕ）のパターニング精度によって位置決めされた箇所に、穴部３０Ａを形成することができる。したがって、本実施形態によれば、配線基板２０Ａにおいて、位置精度の高い穴部３０Ａを形成することができる。また、本実施形態によれば、第３層、第２層の配線層２３（２３−３Ｕ、２３−２Ｕ）のそれぞれに形成した同一形状の開口パターン２６（２６−３Ｕ、２６−２Ｕ）をマスクとし、第１層の配線層２３（２３−１Ｕ）に形成した平面パターン３３をストッパとしたレーザ加工を行うことで、寸法精度の高い穴部３０Ａを形成することができる。
【００７０】
次に、半導体装置１０Ａの製造方法について説明する。製造工程中の半導体装置１０Ａの断面を図１９〜図２１に模式的に示す。
【００７１】
まず、図１９に示すように、底部を有する凹状の穴部３０Ａを有する配線基板２０Ａを準備した後、この配線基板２０Ａの穴部３０Ａに電子部品４０を埋め込む。本実施形態では、電子部品４０を穴部３０Ａの内壁に接して埋め込んでいる。これは、電子部品４０の平面形状（接続される半導体チップ５０と対向する面の形状）と、穴部３０Ａの平面形状（深さ方向と交差する面の形状）とが同一であるため、可能となっている。
【００７２】
また、本実施形態では、電子部品４０を穴部３０Ａの底部に接して埋め込んでいる。すなわち、穴部３０Ａの底部によって電子部品４０が支持されている。このため、電子部品４０に半導体チップ５０の実装を容易に行うことができる。また、穴部３０Ａの形成の際、平面パターン３３をストッパとして用いているので、穴部３０Ａの深さを寸法精度良く形成することができる。
【００７３】
続いて、図２０に示すように、チップ実装面側で絶縁層３１（３１−Ｕ）から露出している配線パターン２２（２２−３Ｕ）（パッド）にプリソルダとしてバンプ５４ｂを形成し、また、電子部品４０の接続端子４１にプリソルダとしてバンプ５４ｃを形成する。
【００７４】
続いて、図２１に示すように、電子部品４０が埋め込まれた配線基板２０Ａに半導体チップ５０を実装する。半導体チップ５０では、接続端子５１にバンプが形成されており、配線基板２０Ａに半導体チップ５０をフリップチップ接続することができる。半導体チップ５０のバンプと、配線基板２０Ａのバンプ５４ｂとが接合してなる接続部５２によって、配線基板２０Ａの配線パターン２２（２２−３Ｕ）に半導体チップ５０が電気的に接続される。また、半導体チップ５０のバンプと、電子部品４０のバンプ５４ｃとが接合してなる接続部５２によって、電子部品４０の接続端子４１に半導体チップ５０が電気的に接続される。
【００７５】
その後、半導体チップ５０と、配線基板２０Ａおよび電子部品４０との間にアンダーフィル樹脂５３を充填して、半導体装置１０Ａ（図１６参照）が略完成する。
【００７６】
本実施形態における配線基板２０Ａの穴部３０Ａは、レーザ加工の加工精度を排除して、配線基板２０Ａの配線層２３（２３−２Ｕ、２３−３Ｕ）のパターニング精度で形成されるので、位置精度や寸法精度の高いものである。このため、配線基板２０Ａの穴部３０Ａで、電子部品４０の正確な位置出しを行える。
【００７７】
（実施形態３）
前記実施形態１では、絶縁層３１（３１−Ｕ）の開口部３１ｂから露出する開口パターン２６（２６−３Ｕ）（図８参照）を画像認識させて配線基板を位置決めした後、開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）をマスクとしたレーザ加工によって穴部３０を形成する場合について説明した。本実施形態では、アライメントマークのみを画像認識させて、穴部３０を形成する場合について説明する。なお、前記実施形態と重複する内容の説明は省略する場合がある。
【００７８】
前記実施形態１で図７を参照して説明した工程の後、図２２に示すように、第３層の配線層２３（２３−３Ｕ）上に、例えば、感光性のソルダレジストフィルムをラミネートした後、パターニングすることによって開口部３１ａを有する絶縁層３１Ａ（３１−Ｕ、３１−Ｌ）を形成する。この開口部３１ａは、第３層の配線層２３（２３−３Ｕ）の配線パターン２２（２２−３Ｕ）を露出するものである。この開口部３１ａで露出している配線パターン２２（２２−３Ｕ）が接続端子（パッド）となる。また、絶縁層３１Ａ（３１−Ｕ）のパターニングと共に、半導体チップ搭載等に用いるアライメントマーク（図示せず）も形成される。
【００７９】
続いて、アライメントマークを画像認識させて配線基板を位置決めした後、レーザ加工によって、図２３に示すように、配線基板２０の厚さ方向に貫通する穴部３０を形成する。穴部３０が形成される位置は、アライメントマークを参照して開口パターン２６（２６−３Ｕ）の開口部２５（２５−３Ｕ）の位置と一致させる。このため、前記実施形態１のように、第３層の開口パターン２６（２６−３Ｕ）を画像認識させなくとも、レーザ加工によって、位置決めされた領域の絶縁層３１Ａ（３１−Ｕ）が除去されて第３層の開口パターン２６（２６−３Ｕ）が露出される。
【００８０】
その後は、前記実施形態１で図９〜図１１を参照して説明した技術を用いることによって、穴部３０を形成することができる。また、前記実施形態１で説明したように、穴部３０を有する配線基板２０を用いて、半導体装置１０を製造することもできる（図３、図１４、図１５参照）。
【００８１】
本実施形態では、前記実施形態１と同様に、レーザビームの加工精度の影響を開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）で排除している。このため、マスクとなる開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）が露出していなくとも、アライメントマークで位置決めした領域をレーザ加工で除去することによって、開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）の開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）の位置に穴部３０を形成することができる。すなわち、パターニング精度内で形成された開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）を有する開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）をマスクとした加工処理によって、位置精度の高い穴部３０を形成することができる。
【００８２】
なお、本実施形態の技術は、前記実施形態２の技術にも適用することができる。すなわち、凹状の穴部３０Ａを形成する際にも適用することができる。
【００８３】
（実施形態４）
前記実施形態１で説明した半導体装置１０は、半導体チップ５０と接続される一面側に接続端子４１を有する電子部品４０を備えたものである（図３参照）。これに対して、本実施形態における半導体装置１０Ｂは、図２４に示すように、半導体チップ５０と接続される一面側およびその反対の他面側のそれぞれに接続端子４１ａ、４１ｂを有する電子部品４０Ａを備えたものである。以下では、前記実施形態と相違する点を説明する。
【００８４】
電子部品４０Ａは、例えばキャパシタなどの電気部品である。この電子部品４０Ａの接続端子４１ａは、接続部５２を介して半導体チップ５０の接続端子５１と電気的に接続されている。また、電子部品４０Ａの接続端子４１ｂには、バンプ５４ｅが形成されている。このバンプ５４ｅは、配線基板２０に形成されているバンプ５４ｄと共に、半導体装置１０Ｂが他の配線基板へ実装される際の外部接続端子となるものである。
【００８５】
また、電子部品４０Ａは、配線基板２０を貫通するように穴部３０に埋め込まれている。また、電子部品４０Ａを穴部３０の内壁に接して埋め込むので、開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）の開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）の平面形状は、電子部品４０Ａの平面形状と同じ形状とし、電子部品４０Ａの平面視の面積と同じ開口の面積となっている。
【００８６】
本実施形態では、複数の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）のそれぞれに形成した同一形状の開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）をマスクとしたレーザ加工を行うことで、厚さ方向に断面が均一となるような穴部３０を形成している。すなわち、開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）形成のパターニング精度によって、寸法精度の高い穴部３０を形成することができる。このため、穴部３０を貫通するような電子部品４０Ａであっても、半導体装置１０Ｂを構成することができる。
【００８７】
（実施形態５）
前記実施形態１で説明した半導体装置１０は、配線基板２０に１つの半導体チップ５０を実装したものである（図３参照）。これに対して、本実施形態における半導体装置１０Ｃは、図２５に示すように、電子部品４０を中継基板（半導体基板）とし、２つの半導体チップ５０ａ、５０ｂ間を電気的に接続させて実装したものである。以下では、前記実施形態と相違する点を説明する。
【００８８】
複数の半導体チップ間の電気的な接続には、微細化された配線パターンが必要である。よって、半導体装置に用いられるような配線基板（有機基板）に形成される配線パターンでは、対応することができない場合がある。
【００８９】
そこで、本実施形態では、半導体チップ５０ａ、５０ｂ間を電気的に接続する配線パターンのみを半導体ウエハプロセス技術を用いてシリコンからなる中継基板（電子部品４０）に形成している。このため、半導体チップ５０ａ、５０ｂ間の接続を行う中継基板として、配線基板（有機基板）より微細な配線パターンを有するものを提供することができる。また、半導体装置１０Ｃでは、中継基板を介す必要のない接続は、配線基板２０（有機基板）と半導体チップ５０ａ、５０ｂとを直接接続することとしている。
【００９０】
また、本実施形態では、複数の半導体チップ５０ａ、５０ｂを先に配線基板２０に実装した後、位置精度および寸法精度の高い穴部３０に電子部品４０を埋め込んで、複数の半導体チップ５０ａ、５０ｂの接続端子５１と電子部品４０の接続端子４１とを接続部５２で接続している。
【００９１】
（実施形態６）
前記実施形態５で説明した半導体装置１０Ｃは、半導体チップ５０ａ、５０ｂと接続される一面側に接続端子４１を有する電子部品４０を備えたものである（図２５参照）。これに対して、本実施形態における半導体装置１０Ｄは、図２６に示すように、半導体チップ５０ａ、５０ｂと接続される一面側およびその反対の他面側のそれぞれに接続端子４１ａ、４１ｂを有する電子部品４０Ａを備えたものである。以下では、前記実施形態５と相違する点を説明する。
【００９２】
電子部品４０Ａは、例えば、シリコン基板に貫通電極を設け、接続端子４１ａと接続端子４１ｂを接続した中継基板である。この電子部品４０Ａは、一面側で半導体チップ５０ａ、５０ｂと接続され、他面側で半導体チップ５０ｃと接続されるものである。すなわち、配線基板２０には、その一面側で半導体チップ５０ａ、５０ｂが実装され、他面側で半導体チップ５０ｃが実装される。
【００９３】
この電子部品４０Ａの接続端子４１ａは、接続部５２を介して半導体チップ５０ａ、５０ｂの接続端子５１と電気的に接続されている。また、電子部品４０Ａの接続端子４１ｂは、接続部５２を介して半導体チップ５０ｃの接続端子５１と電気的に接続されている。
【００９４】
穴部３０を有する配線基板２０の一面側に半導体チップ５０ａ、５０ｂを実装した後、配線基板２０の他面側から穴部３０に電子部品４０Ａを埋め込んで、半導体チップ５０ａ、５０ｂに電子部品４０Ａを接続する。次いで、配線基板２０の他面側の配線層２３（２３−３Ｌ）（接続パッド）に半導体チップ５０ｃを実装すると共に、電子部品４０Ａの接続端子４１ｂに半導体チップ５０ｃの接続端子５１を接続する。このようにして、半導体装置１０Ｄを製造することができる。
【００９５】
本実施形態では、配線基板２０における穴部３０が、位置精度および寸法精度の高いものであるため、その穴部３０に埋め込まれた電子部品４０Ａと、複数の半導体チップ５０ａ、５０ｂ、５０ｃとを正確に位置合わせし、接続することができる。
【００９６】
（実施形態７）
前記実施形態１で説明した開口パターン２６（２６−１Ｕ、２６−２Ｕ、２６−３Ｕ、２６−１Ｌ、２６−２Ｌ、２６−３Ｌ）は、その開口部２５（２５−１Ｕ、２５−２Ｕ、２５−３Ｕ、２５−１Ｌ、２５−２Ｌ、２５−３Ｌ）の平面形状を矩形状としたものである（図１２参照）。これに対して、本実施形態における開口パターン２６（２６Ｃ）は、図２７に示すように、開口部２５の角部に、平面視において外側に凹むような凹部２９が形成されたものである。以下では、前記実施形態と相違する点を説明する。
【００９７】
開口パターン２６Ｃは、配線基板２０の配線層２３（２３−１Ｕ、２３−２Ｕ、２３−３Ｕ、２３−１Ｌ、２３−２Ｌ、２３−３Ｌ）に形成されるものであり、パターニング精度によって、図２７に示すように、角部に円弧状の凹部２９を形成することもできる。配線基板２０では、開口パターン２６Ｃをマスクとしたレーザ加工によって、貫通する穴部３０が形成されるので、円弧状の凹部２９も貫通して形成される。
【００９８】
本実施形態では、平面形状が矩形状の電子部品４０の側面を穴部３０に接して、穴部３０に電子部品４０を埋め込むこととしているが、電子部品４０の角部は、凹部２９によって接しない。このため、例えば、電子部品４０が穴部３０の途中で詰まることによる製造歩留まりの低下を防止することができる。この凹部２９のサイズは、電子部品４０の角部が穴部３０に接しなければ、できるだけ小さくても良い。このため、半導体チップ５０と、電子部品４０との間にアンダーフィル樹脂５３を充填した場合であっても、アンダーフィル樹脂５３は、凹部２９を通って抜け出ることはない。
【００９９】
なお、凹部２９の形状は、円弧状に限らず矩形状であっても良い。また、矩形状の開口部２５の４箇所の角部に凹部２９を設ける場合に限らず、例えば、対角の２箇所に設けても良い。
【０１００】
以上、本発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０１】
例えば、前記実施形態では、リング状の開口パターンとして、平面形状が矩形状の開口パターンを適用した場合について説明したが、円形状や多角形状の開口パターンにも適用することができる。また、前記実施形態では、１つの開口部を有する場合について説明したが、複数の開口部を有する場合にも適用することができる。穴部の形状が、開口パターンの開口部の形状（パターン形状）となるので、種々のサイズや形状に対応することができる。また、その寸法公差も機械加工だけでは出せないものを達成することができる。
【０１０２】
また、例えば、前記実施形態では、レーザ加工によって、配線基板に穴部を形成した場合について説明したが、サンドブラスト法によって、穴部を形成することもできる。
【０１０３】
また、例えば、前記実施形態では、コア基板を有する配線基板に適用した場合について説明したが、コア基板を有しない配線基板（いわゆるコアレス基板）にも適用することができる。
【０１０４】
また、例えば、前記実施形態では、配線基板に形成された貫通孔（穴部）を、電子部品の埋め込み用として適用した場合について説明したが、半導体チップの放熱性を確保するためのサーマルビア用として適用することもできる。
【０１０５】
また、例えば、電子部品としては、キャパシタ、抵抗、インダクタ等の受動素子や、メモリ、ＧＰＵ、ＭＣＵ、ＣＰＵ等の能動素子、シリコン基板等に半導体プロセスで配線パターンを形成した中継基板、等を用いることができる。
【符号の説明】
【０１０６】
１  配線基板
２  穴部
３ａ、３ｂ  バンプ
４  半導体チップ
５、６  接続端子
７  電子部品
８  接続端子
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ  半導体装置
２０、２０Ａ  配線基板
２１  コア基板
２２  配線パターン
２３  配線層
２４  樹脂層
２５  開口部
２６、２６Ａ、２６Ｂ、２６Ｃ  開口パターン
２７、２８  開口部
２９  凹部
３０、３０Ａ  穴部
３１、３１Ａ  絶縁層
３２  スルーホール
３３  平面パターン
４０、４０Ａ  電子部品
４１、４１ａ、４１ｂ  接続端子
５０、５０ａ、５０ｂ、５０ｃ  半導体チップ
５１  接続端子
５２  接続部
５３  アンダーフィル樹脂
５４ａ、５４ｂ、５４ｃ、５４ｄ、５４ｅ  バンプ
【図１】
0005655244.tif 000002
【図２】
0005655244.tif 000003
【図３】
0005655244.tif 000004
【図４】
0005655244.tif 000005
【図５】
0005655244.tif 000006
【図６】
0005655244.tif 000007
【図７】
0005655244.tif 000008
【図８】
0005655244.tif 000009
【図９】
0005655244.tif 000010
【図１０】
0005655244.tif 000011
【図１１】
0005655244.tif 000012
【図１２】
0005655244.tif 000013
【図１３】
0005655244.tif 000014
【図１４】
0005655244.tif 000015
【図１５】
0005655244.tif 000016
【図１６】
0005655244.tif 000017
【図１７】
0005655244.tif 000018
【図１８】
0005655244.tif 000019
【図１９】
0005655244.tif 000020
【図２０】
0005655244.tif 000021
【図２１】
0005655244.tif 000022
【図２２】
0005655244.tif 000023
【図２３】
0005655244.tif 000024
【図２４】
0005655244.tif 000025
【図２５】
0005655244.tif 000026
【図２６】
0005655244.tif 000027
【図２７】
0005655244.tif 000028