(57)【特許請求の範囲】
【請求項１】
第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板及び前記ゲート電極及び前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、を備え、
前記保護膜は、無機材料または有機材料で形成され、且つ前記半導体層を設けた後に連続して設けられ、
前記無機材料は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかであり、
前記有機材料は、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかであり、
前記保護膜の抵抗率は、１０14Ωｃｍ以上であり、
前記キャパシタ電極の全部は、平面視で前記ドレイン電極の少なくとも一部と重なっていることを特徴とする薄膜トランジスタ。
【請求項２】
前記半導体層は、前記ソース電極及び前記ドレイン電極のパターンと共通のマスクを用いてパターニングしたことを特徴とする請求項１に記載した薄膜トランジスタ。
【請求項３】
前記半導体層は、インジウム、亜鉛、錫のうち少なくとも一つを含む金属酸化物材料であることを特徴とする請求項１または請求項２に記載した薄膜トランジスタ。
【請求項４】
請求項１から請求項３のいずれか１項に記載した薄膜トランジスタを備える画像表示装置であって、
前記保護膜、前記ソース電極及び前記ドレイン電極上に設けられた層間絶縁膜と、当該層間絶縁膜上に設けられ且つ前記ドレイン電極と電気的に接続した画素電極と、当該画素電極上に設けられた表示要素と、当該表示要素上に設けられた対向電極と、当該対向電極上に設けられた第二基板と、を備えることを特徴とする画像表示装置。
【請求項５】
前記半導体層および前記保護膜は、前記ゲート絶縁膜上の前記ゲート電極と前記ソース電極の配線が交差する部分に設けられていることを特徴とする請求項４に記載した画像表示装置。
【請求項６】
前記半導体層および前記保護膜は、少なくとも前記ゲート絶縁膜上の前記ソース電極の配線部分の一部に設けられていることを特徴とする請求項４に記載した画像表示装置。
【請求項７】
前記表示要素が液晶、有機エレクトロルミネッセンス、および電気泳動表示要素のいずれかである請求項５または請求項６に記載した画像表示装置。
【請求項８】
第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板及び前記ゲート電極及び前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、を備えた薄膜トランジスタの製造方法であって、
前記第一基板上に前記ゲート電極を形成するゲート電極形成工程と、
前記第一基板及び前記ゲート電極上に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に前記半導体層を形成する半導体層形成工程と、
前記半導体層上に前記保護膜を形成する保護膜形成工程と、
前記半導体層上に形成した前記保護膜をパターニングする第一パターニング工程と、
前記半導体層及び保護膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体層及び保護膜上に形成した前記ソース電極及び前記ドレイン電極と、前記ゲート絶縁膜上に形成した前記半導体層と、を同一工程でパターニングする第二パターニング工程と、を含み、
前記保護膜を、無機材料または有機材料で形成し、
前記無機材料を、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかとし、
前記有機材料を、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかとし、
前記保護膜の抵抗率を、１０14Ωｃｍ以上とし、
前記保護膜形成工程を、前記半導体層形成工程の後工程として半導体層形成工程と連続して行い、
前記ソース・ドレイン電極形成工程では、前記キャパシタ電極の全部が、平面視で前記ドレイン電極の少なくとも一部と重なるように、前記ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項９】
第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板、前記ゲート電極、前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、前記保護膜、前記ソース電極及び前記ドレイン電極上に設けられた層間絶縁膜と、当該層間絶縁膜上に設けられ且つ前記ドレイン電極と電気的に接続した画素電極と、当該画素電極上に設けられた表示要素と、当該表示要素上に設けられた対向電極と、当該対向電極上に設けられた第二基板と、を備える画像表示装置の製造方法であって、
前記第一基板上に前記ゲート電極及び前記キャパシタ電極を形成するゲート電極形成工程と、
前記第一基板、前記ゲート電極及び前記キャパシタ電極上に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に前記半導体層を形成する半導体層形成工程と、
前記半導体層上に前記保護膜を形成する保護膜形成工程と、
前記半導体層上に形成した前記保護膜をパターニングする第一パターニング工程と、
前記半導体層及び保護膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体層及び保護膜上に形成した前記ソース電極及び前記ドレイン電極と、前記ゲート絶縁膜上に形成した前記半導体層と、を同一工程でパターニングする第二パターニング工程と、
前記保護膜、前記ソース電極及び前記ドレイン電極上に前記層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜上に前記画素電極を形成する画素電極形成工程と、
前記画素電極上に、前記表示要素、前記対向電極、前記第二基板を順に積層する積層工程と、を含み、
前記保護膜を、無機材料または有機材料で形成し、
前記無機材料を、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかとし、
前記有機材料を、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかとし、
前記保護膜の抵抗率を、１０14Ωｃｍ以上とし、
前記保護膜形成工程を、前記半導体層形成工程の後工程として半導体層形成工程と連続して行い、
前記ソース・ドレイン電極形成工程では、前記キャパシタ電極の全部が、平面視で前記ドレイン電極の少なくとも一部と重なるように、前記ドレイン電極を形成することを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及び薄膜トランジスタを備える画像表示装置の構造と、薄膜トランジスタ及び画像表示装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、アクティブマトリクス型画像表示装置のスイッチング素子として薄膜トランジスタが広く使用されている。
現在商品化されている薄膜トランジスタにおいて、半導体層としてアモルファスファスシリコンや多結晶シリコンなどのシリコン材料を使用したものが主流となっている。しかしながら、アモルファスシリコンは移動度が１ｃｍ2／Ｖｓ以下と低く、また、多結晶シ
リコンは大面積での成膜が困難であるという問題がある。
【０００３】
さらに、シリコン材料はそのバンドギャップが１．４〜１．８ｅＶ程度であり、可視光領域において光感度を持つため、遮光膜が必要である。
その問題を解決するため、大面積に成膜可能であり、アモルファスシリコンの数倍〜１０倍以上という能力を有する酸化物材料を半導体層として使用する酸化物薄膜トランジスタの開発が盛んに行われている。
【０００４】
酸化物薄膜トランジスタの半導体層としてはＺｎＯ系材料の検討が進められている。特に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）は、良好な薄膜トランジスタ特性を示す材料として注目されている（非特許文献１）。
また、ＩＧＺＯはバンドギャップの値が３ｅＶ以上とシリコン材料と比較してバンドギャップが大きく可視光領域において透明であるという特徴を持っており、シリコン材料では実現できない新たなディスプレイ構造も提案されている（特許文献１）。
【０００５】
しかしながら、酸化物材料を半導体層として用いた薄膜トランジスタにおいて、半導体層を成膜した後の工程において、半導体層のバックチャネル部がダメージを受けることで、素子特性が劣化するという問題がある。
また、酸化物材料が水や空気中の酸素などに触れることにより、その素子特性が大きく変化するという報告がある（非特許文献２、非特許文献３）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２９８６０１号公報
【非特許文献】
【０００７】
【非特許文献１】Ｋ．Ｎｏｍｕｒａ，ｅｔ．ａｌ．，Ｎａｔｕｒｅ，４３２，４８８（２００４）．
【非特許文献２】Ｊ．Ｓ．Ｐａｒｋ，ｅｔ．ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，９２，０７２１０４（２００８）．
【非特許文献３】Ｄ．Ｋａｎｇ，ｅｔ．ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，９０，１９２１０１（２００７）．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように、非特許文献１に記載されているような、酸化物材料を半導体層の材料として用いた薄膜トランジスタでは、半導体層のチャネル部がダメージを受けることで、素子特性が劣化するという問題がある。
また、上述した非特許文献２や非特許文献３に記載されているように、酸化物材料は、水や空気中の酸素等に触れることにより、その素子特性が大きく変化するという物性を有する。このため、酸化物材料を半導体層の材料として用いた薄膜トランジスタでは、半導体層が水や空気中の酸素等に触れることにより、素子特性が劣化するという問題がある。
【０００９】
本発明では、上記の問題に対し、酸化物材料を半導体層の材料として用いた薄膜トランジスタにおいて、半導体層のチャネル部を、半導体層を成膜した後の薄膜トランジスタ作製工程によるダメージから保護することにより、良好なトランジスタ特性を得るとともに、薄膜トランジスタを製造する際の工程数を削減することで、作製コストを低減させることが可能な、薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタ及び画像表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のうち、請求項１に記載した発明は、第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板及び前記ゲート電極及び前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、を備え、
前記保護膜は、無機材料または有機材料で形成され、且つ前記半導体層を設けた後に連続して設けられ、
前記無機材料は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかであり、
前記有機材料は、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかであり、
前記保護膜の抵抗率は、１０14Ωｃｍ以上であり、
前記キャパシタ電極の全部は、平面視で前記ドレイン電極の少なくとも一部と重なっていることを特徴とする薄膜トランジスタである。
【００１１】
ここで、上述した、「保護膜は、半導体層を設けた後に連続して設けられている」とは、半導体層を設けた（成膜した）後に、パターニング工程等の処理を行うことなく、半導体層上に保護膜を設ける（成膜する）ことである。
次に、本発明のうち、請求項２に記載した発明は、前記半導体層は、前記ソース電極及び前記ドレイン電極のパターンと共通のマスクを用いてパターニングしたことを特徴とする請求項１に記載した薄膜トランジスタである。
【００１２】
次に、本発明のうち、請求項３に記載した発明は、前記半導体層は、インジウム、亜鉛、錫のうち少なくとも一つを含む金属酸化物材料であることを特徴とする請求項１または請求項２に記載した薄膜トランジスタである。
次に、本発明のうち、請求項４に記載した発明は、請求項１から請求項３のいずれか１項に記載した薄膜トランジスタを備える画像表示装置であって、前記保護膜、前記ソース電極及び前記ドレイン電極上に設けられた層間絶縁膜と、当該層間絶縁膜上に設けられ且つ前記ドレイン電極と電気的に接続した画素電極と、当該画素電極上に設けられた表示要素と、当該表示要素上に設けられた対向電極と、当該対向電極上に設けられた第二基板と、を備えることを特徴とする画像表示装置である。
【００１３】
次に、本発明のうち、請求項５に記載した発明は、前記半導体層および前記保護膜は、前記ゲート絶縁膜上の前記ゲート電極と前記ソース電極の配線が交差する部分に設けられていることを特徴とする請求項４に記載した画像表示装置である。
次に、本発明のうち、請求項６に記載した発明は、前記半導体層および前記保護膜は、少なくとも前記ゲート絶縁膜上の前記ソース電極の配線部分の一部に設けられていることを特徴とする請求項４に記載した画像表示装置である。
【００１４】
次に、本発明のうち、請求項７に記載した発明は、前記表示要素が液晶、有機エレクトロルミネッセンス、および電気泳動表示要素のいずれかである請求項５または請求項６に記載した画像表示装置である。
次に、本発明のうち、請求項８に記載した発明は、第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板及び前記ゲート電極及び前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、を備えた薄膜トランジスタの製造方法であって、
前記第一基板上に前記ゲート電極を形成するゲート電極形成工程と、
前記第一基板及び前記ゲート電極上に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に前記半導体層を形成する半導体層形成工程と、
前記半導体層上に前記保護膜を形成する保護膜形成工程と、
前記半導体層上に形成した前記保護膜をパターニングする第一パターニング工程と、
前記半導体層及び保護膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体層及び保護膜上に形成した前記ソース電極及び前記ドレイン電極と、前記ゲート絶縁膜上に形成した前記半導体層と、を同一工程でパターニングする第二パターニング工程と、を含み、
前記保護膜を、無機材料または有機材料で形成し、
前記無機材料を、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかとし、
前記有機材料を、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかとし、
前記保護膜の抵抗率を、１０14Ωｃｍ以上とし、
前記保護膜形成工程を、前記半導体層形成工程の後工程として半導体層形成工程と連続して行い、
前記ソース・ドレイン電極形成工程では、前記キャパシタ電極の全部が、平面視で前記ドレイン電極の少なくとも一部と重なるように、前記ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法である。
【００１５】
次に、本発明のうち、請求項９に記載した発明は、第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板、前記ゲート電極、前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、前記保護膜、前記ソース電極及び前記ドレイン電極上に設けられた層間絶縁膜と、当該層間絶縁膜上に設けられ且つ前記ドレイン電極と電気的に接続した画素電極と、当該画素電極上に設けられた表示要素と、当該表示要素上に設けられた対向電極と、当該対向電極上に設けられた第二基板と、を備える画像表示装置の製造方法であって、
前記第一基板上に前記ゲート電極及び前記キャパシタ電極を形成するゲート電極形成工程と、
前記第一基板、前記ゲート電極及び前記キャパシタ電極上に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に前記半導体層を形成する半導体層形成工程と、
前記半導体層上に前記保護膜を形成する保護膜形成工程と、
前記半導体層上に形成した前記保護膜をパターニングする第一パターニング工程と、
前記半導体層及び保護膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体層及び保護膜上に形成した前記ソース電極及び前記ドレイン電極と、前記ゲート絶縁膜上に形成した前記半導体層と、を同一工程でパターニングする第二パターニング工程と、
前記保護膜、前記ソース電極及び前記ドレイン電極上に前記層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜上に前記画素電極を形成する画素電極形成工程と、
前記画素電極上に、前記表示要素、前記対向電極、前記第二基板を順に積層する積層工程と、を含み、
前記保護膜を、無機材料または有機材料で形成し、
前記無機材料を、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかとし、
前記有機材料を、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかとし、
前記保護膜の抵抗率を、１０14Ωｃｍ以上とし、
前記保護膜形成工程を、前記半導体層形成工程の後工程として半導体層形成工程と連続して行い、
前記ソース・ドレイン電極形成工程では、前記キャパシタ電極の全部が、平面視で前記ドレイン電極の少なくとも一部と重なるように、前記ドレイン電極を形成することを特徴とする画像表示装置の製造方法である。
【発明の効果】
【００１６】
本発明によれば、酸化物材料を半導体層の材料として用いた薄膜トランジスタにおいて、半導体層のチャネル部を、半導体層を成膜した後の薄膜トランジスタ作製工程によるダメージから保護しつつ、薄膜トランジスタを製造する際の工程数を削減することが可能となる。
これにより、良好なトランジスタ特性を得るとともに、作製コストを低減させることが可能な、薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタ及び画像表示装置の製造方法を提供することが可能となる。
【００１７】
また、本発明の請求項１に記載した発明によれば、保護膜を、半導体層を設けた後に連続して設ける（成膜する）ことにより、半導体層のチャネル部が薄膜トランジスタの作製工程で損傷を受けることを抑制して、チャネル部へのダメージを減少させることが可能となる。
また、本発明の請求項２に記載した発明によれば、半導体層を、ソース電極及びドレイン電極のパターンと共通のマスクを用いてパターニングすることにより、フォトリソグラフィ工程を一工程削減することが可能となり、薄膜トランジスタの作製コストを低減させ
ることが可能となる。
【００１８】
また、本発明の請求項５に記載した発明によれば、前記半導体層および前記保護膜は、前記ゲート絶縁膜上の前記ゲート電極と前記ソース電極の配線が交差する部分に設けられていることにより、ゲートとソースとの間にある膜の膜厚が大きくなるため、ゲートとソースとの間におけるリーク及び寄生容量を低減させることが可能となる。
また、本発明の請求項６に記載した発明によれば、前記半導体層および前記保護膜は、少なくとも前記ゲート絶縁膜上の前記ソース電極の配線部分の一部に設けられていることにより、ゲート絶縁膜下部に存在する電極や配線、例えばキャパシタ配線とソースとの間に存在する膜の膜厚が大きくなるため、ゲート絶縁膜下部に存在する電極や配線とソース電極との間におけるリーク及び寄生容量を低減させることが可能となる。
【００１９】
また、本発明の請求項８に記載した発明によれば、ソース電極、ドレイン電極及び半導体層を、同一工程でパターニングする第二パターニング工程を含んでいるため、ソース電極及びドレイン電極と半導体層とを、同じ工程でパターニングすることが可能となり、薄膜トランジスタを製造する際の工程数を削減することが可能となる。
また、本発明の請求項８に記載した発明によれば、保護膜を、半導体層を設けた後に連続して設ける（成膜する）ことにより、半導体層のチャネル部が薄膜トランジスタの作製工程で損傷を受けることを抑制して、チャネル部へのダメージを減少させることが可能となる。
【００２０】
また、本発明の請求項９に記載した発明によれば、ソース電極、ドレイン電極及び半導体層を、同一工程でパターニングする第二パターニング工程を含んでいるため、ソース電極及びドレイン電極と半導体層とを、同じ工程でパターニングすることが可能となり、画像表示装置を製造する際の工程数を削減することが可能となる。
また、本発明の請求項９に記載した発明によれば、保護膜を、半導体層を設けた後に連続して設ける（成膜する）ことにより、半導体層のチャネル部が薄膜トランジスタの作製工程で損傷を受けることを抑制して、チャネル部へのダメージを減少させることが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第一実施形態における、薄膜トランジスタの概略構成を示す断面図である。
【図２】本発明の第一実施形態における、画像表示装置の概略構成を示す断面図である。
【図３】ゲート電極形成工程及びキャパシタ電極形成工程を示す図である。
【図４】ゲート絶縁膜形成工程、半導体層形成工程及び保護膜形成工程を示す図である。
【図５】保護膜のパターニング工程を示す図である。
【図６】ソース電極及びドレイン電極形成工程を示す図である。
【図７】半導体層、ソース電極及びドレイン電極のパターニング工程を示す図である。
【図８】層間絶縁膜形成工程を示す図である。
【図９】画素電極形成工程を示す図である。
【図１０】本発明の実施の形態に係る画像表示装置の概略断面図である。
【図１１】本発明の第一実施形態の変形例を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の第一実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ、本実施形態に係る薄膜トランジスタの構成と、薄膜トランジスタを備える画像
表示装置の構成と、薄膜トランジスタの製造方法と、画像表示装置の製造方法について説明する。
図１は本発明の実施の形態に係る薄膜トランジスタを示す概略断面図である。本発明の薄膜トランジスタは、第一基板１上に形成されたゲート電極２と、ゲート電極２上に形成されたゲート絶縁膜４と、ゲート絶縁膜４上に形成された半導体層５とそれを保護するための保護膜６と半導体層５と接続されたソース電極７とドレイン電極８を備えている。
【００２３】
図２は本発明の実施の形態に係る画像表示装置のほぼ１画素分を示す概略断面図である。本発明の画像表示装置は、基本的には本発明の薄膜トランジスタを２次元に配置した形状であり、第一基板１上に形成されたゲート電極２およびキャパシタ電極３と、ゲート電極２およびキャパシタ電極３を覆うように形成されたゲート絶縁膜４と、ゲート絶縁膜上に形成された半導体層５と、それを保護するための保護膜６と、半導体層５と接続されたソース電極７およびドレイン電極８と、層間絶縁膜９と、画素電極１０と、画像表示要素１１と、対向電極１２と、対向基板（第二基板）１３と、を備えている。
【００２４】
以下、本発明の各構成要素について、薄膜トランジスタおよび画像表示装置の製造工程に沿って説明する。図３〜図１０は本発明の実施の形態に係る画像表示装置を工程順に示した平面図および断面図の概略図である。断面図と平面図のＡ−Ａ’、Ｂ−Ｂ’は各々の図において対応している。
【００２５】
本発明の実施の形態に係る第一基板１としては、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラスおよび石英等を使用することができるが、本発明ではこれらに限定されるものではない。これらは単独で使用してもよいが、二種以上を積層した複合の第一基板１として使用することもできる。
【００２６】
本発明の実施の形態に係る第一基板１が有機物フィルムである場合は、薄膜トランジスタの耐久性を向上させるために透明のガスバリア層（図示せず）を形成することが好ましい。ガスバリア層としては酸化アルミニウム（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、
窒化シリコン（ＳｉＮ）、酸化窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）およびダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるが本発明ではこれらに限定されるものではない。またこれらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた第一基板１の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法およびゾル−ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。
【００２７】
まず基板上にゲート電極２及びキャパシタ電極３、並びにそれぞれの電極の配線を形成する（図３）。電極部分と配線部分は明確に分かれている必要はなく、本発明では特に薄膜トランジスタの構成要素としては電極と呼称している。また電極と配線を区別する必要のない場合には、合わせてゲート、キャパシタ、ソース、ドレイン等と記載する。
本発明の実施の形態に係る各電極（ゲート電極２、キャパシタ電極３、ソース電極７、ドレイン電極８、画素電極１０）及び各電極に接続される配線には、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（
Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、酸化インジウムスズ（ＩＴＯ）などの導電性材料を用いることができる。また、これらの材料は、単層で用いても構わないし、積層および合金等として用いても構わない。しかし、工程数を減らすためにゲートとキャパシタ、ソースとドレインは同一の材料・積層構造であることがより望ましい。
【００２８】
各電極及び配線は、真空蒸着法、スパッタ法などの真空成膜法やゾル−ゲル法、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成することができるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うことができるが、これについてもこの方法に限定されず、公知一般のパターニング方法を用いることができる。
【００２９】
次に、ゲート絶縁膜４、半導体層５、及び保護膜６の形成工程を説明する（図４）。
ゲート絶縁膜４はゲート電極を覆うように形成する。ゲート絶縁膜４は、ゲート電極２およびキャパシタ電極３の外部との接続部を除き、基板上全面に形成することができる。本発明の実施の形態に係るゲート絶縁膜４に使用される材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるために、絶縁材料の抵抗率は１０11Ωｃｍ以上、より好ましくは１０14Ωｃｍ以上であることが望ましい。
【００３０】
ゲート絶縁膜４は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらのゲート絶縁膜４は単層として用いても構わないし、２層以上積層して用いることもできる。また成長方向に向けて組成を傾斜したものでも構わない。
【００３１】
次に、半導体層５および保護膜６を形成する。半導体層５および保護膜６は連続で成膜される。半導体層５と保護膜６を連続で成膜することにより、半導体層５の上部、すなわちバックチャネル部が薄膜トランジスタの製造工程において損傷するのを防ぐことができる。
また、ゲート絶縁膜４、半導体層５、保護膜６の三つの層を連続で成膜することも好適に用いられる。この三層を連続で形成することにより、ゲート絶縁膜４と半導体層５の界面、および半導体層５と保護膜６の界面の損傷を防ぎ、良好なトランジスタ特性をえることができる。
【００３２】
本発明の実施の形態に係る半導体層５としては、金属酸化物を主成分とする酸化物半導体材料が使用できる。酸化物半導体材料は亜鉛（Ｚｎ）、インジウム（Ｉｎ）、及び錫（Ｓｎ）のうち１種類以上の元素を含む酸化物である、例えば、酸化亜鉛（ＺｎＯ）、酸化インジウム（ＩｎＯ）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）、酸化スズ（ＳｎＯ）、及び酸化亜鉛インジウムガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの材料が挙げられる。これらの材料の構造は単結晶、多結晶、微結晶、結晶とアモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであっても構わない。
【００３３】
半導体層５は、ＣＶＤ法、スパッタリング法、パルスレーザー堆積法、真空蒸着法などの真空成膜法や、有機金属化合物を前駆体とするゾルゲル法や化学浴堆積法、また、金属酸化物の微結晶およびナノ結晶を分散させた溶液を塗布する方法等のウェット成膜法を用
いることができるが、これらに限定されるものではない。
本発明の実施の形態に係る保護膜６としては、半導体層５のパターニングに用いるエッチャントに対して耐性を持つもの、あるいは、エッチング時の選択比が十分に取れるものが好ましい。例えば無機材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等。有機材料としては、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素樹脂等を使用することができるが、これらに限定されるものではない。また、有機絶縁材料に無機絶縁材料を混入させたものでも構わない。保護膜６は本発明に係る薄膜トランジスタの半導体層に電気的影響を与えないために、その抵抗率が１０11Ωｃｍ以上、特に１０14Ωｃｍ以上であることが好ましい。
【００３４】
保護膜６は真空蒸着法、スパッタ法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、インクジェット法、凸版印刷法、スクリーン印刷法、マイクロコンタクトプリンティング法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの保護膜８は、上記のように一つ又は複数の製造方法、材料を用いて２層以上積層した多層構造としても良い。
【００３５】
特に、半導体層５が真空成膜法によって成膜される場合は、真空中で半導体層５および保護膜６を連続で成膜することが好ましい。真空中で連続成膜することにより、半導体層５の表面が空気に触れることがないため、空気中の酸素や水蒸気などのガスが吸着することによる半導体特性への影響を軽減することができる。
次に、保護膜６をパターニングする（図５）。保護膜６は、半導体層５のエッチング工程前にパターニングされるため、エッチング時に半導体層５のチャネル部分のマスクとして機能する。一般的には、半導体層をパターニングした後に保護膜を形成するため、半導体層上にエッチング時のマスクとなるレジストを塗布してエッチングを行い、その後にレジストの剥離を行うという工程が必要であるが、本発明においては、半導体層５上でのパターニング工程を省略できるため、半導体層５のチャネル部分の表面にダメージを与えることなく、半導体層５のパターニングを行うことが可能であり、かつ工程数を削減することができる。
【００３６】
ゲート絶縁膜上のゲート配線部とソース配線およびキャパシタ配線の交点となる部分に、保護膜６のパターンを残しておくことで、当該箇所は、ゲート絶縁膜に加えて半導体層および保護膜が存在することになり、ゲートリーク電流およびゲート−ソースおよびキャパシタ間の寄生容量を低減することができる。
次に、ソース電極７およびドレイン電極８となる層を形成する（図６）。ソース及びドレインの材料及び形成方法は、前述の通りである。
【００３７】
次に、半導体層５、ソース電極７およびドレイン電極８のパターニングを行なう（図７）。ソース電極７、ドレイン電極８の材料の成膜前の段階では、半導体層５はパターニングされていないため、ソース電極７、ドレイン電極８のエッチング時に同様のマスクパターンを用いて半導体層５もエッチングされる。また、本発明の薄膜トランジスタを画像表示装置のスイッチング素子として用いる場合、画素電極の電圧保持のためにドレイン電極８は、キャパシタ電極３との重なり面積が大きくなるような構造とすることが好ましい。
【００３８】
半導体層５は、ソース、ドレインパターンを用いてパターニングを行うため、保護膜６が形成されている部分を除きソース、ドレイン材料との積層構造となっている。本発明で用いている酸化物半導体は可視光領域において透明であるため、画像表示装置が透過型、反射型のどちらでも、視認性には大きな影響を及ぼすことはない。
ソース、ドレイン電極材料を成膜する前に、水素プラズマ処理などの方法によってチャ
ネル部以外の半導体層のキャリア濃度を大きくし、その導電率を向上させることで、積層構造となっているソース電極７およびドレイン電極８と半導体層５との接触抵抗を低減させることも可能である。
【００３９】
本発明の実施の形態に係る薄膜トランジスタを用いた画像表示装置とするため、ソース電極７と画素電極１０を絶縁するための層間絶縁膜９を形成する（図８）。なお、各図面の平面図では層間絶縁膜９は図示しない。
本発明の実施の形態に係る層間絶縁膜９は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、ＰＶＰ（ポリビニルフェノール）透明性ポリイミド、ポリエステル、エポキシ樹脂等を使用することができるがこれらに限定されるものではない。層間絶縁膜９はソース電極７と画素電極１０を絶縁するために、その抵抗率が１０11Ωｃｍ以上、特に１０14Ωｃｍ以上であることが好ましい。層間絶縁膜９はゲート絶縁体層４あるいは保護膜８と同じ材料であっても構わないし、異なる材料であっても構わない。また、これらの層間絶縁膜９は２層以上積層して用いても良い。
【００４０】
層間絶縁膜９は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等のドライ成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。
層間絶縁膜９は、ドレイン電極８上に開口部を有しており、ドレイン電極８と画素電極１０を接続させることができる。開口部は層間絶縁膜９の形成と同時または形成後にフォトリソグラフィ法やエッチング等の公知の方法を用いて設けられる。層間絶縁膜９を用いることにより、ソース電極７上にも画素電極を形成することが可能になるため、画像表示装置の開口率を向上させることができる。
【００４１】
次に層間絶縁膜９上に導電性材料を成膜し、所定の画素形状にパターニングして画素電極１０を形成する（図９）。ドレイン電極が露出するように開口部が形成されている層間絶縁膜上に画素電極を形成することによりドレイン電極と画素電極の導通を取ることができる。
さらに、画素電極１０上に表示要素１１、対向電極１２および対向基板１３を設けることで、図１０に示したような本発明の画像表示装置とすることができる。表示要素の例としては、液晶、有機エレクトロルミネッセンス、および電気泳動方式（電子ペーパー）の表示要素等が挙げられる。表示要素１１、対向電極１２および対向基板１３の積層方法としては、画素電極上に対向基板１３、対向電極１２、表示要素１１の形成された積層体を貼り合わせる方法や、画素電極上に表示要素、対向電極、対向基板を順次積層する方法等、表示要素の種類により適宜選択すればよい。
【００４２】
なお、第一実施形態においては、保護膜６はゲート絶縁膜上のゲート配線部とソース配線およびキャパシタ配線の交点となる部分にのみ形成したが（図７）、本発明の変形例として、ソース配線の下部となる部分全体にストライプ状の保護膜６を形成しても良い（図１１）。
【実施例】
【００４３】
以下、本発明の実施例として、図２に示す画像表示装置を作製した。
第一基板１としてコーニング社製無アルカリガラス１７３７を用いた。第一基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行った。具体的には、感光性ポジ型フォト
レジストを塗布後、マスク露光、アルカリ現像液による現像を行い、所望の形状のレジストパターンを形成した。さらにＩＴＯエッチング液によりエッチングを行い、不要なＩＴＯを溶解させた。その後、レジスト剥離液によりフォトレジストを除去し、所望の形状のゲート電極２およびキャパシタ電極３を形成した（以下、このようなパターニング方法をフォトリソグラフィ法として省略する）。
【００４４】
次に、ゲート電極２およびキャパシタ電極３を形成した第一基板１の全面に、ゲート絶縁膜４として、ＲＦマグネトロンスパッタ法により酸化窒化シリコン（ＳｉＯＮ）を３００ｎｍの膜厚で成膜し、さらに連続で、スパッタ法により酸化亜鉛インジウムガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）５０ｎｍとＳｉＯＮ１５０ｎｍを成膜し、半導体層５および保護膜６とした。
【００４５】
保護膜６のパターニングはフォトリソグラフィ法によって行った。具体的には、ポジ型フォトレジストを塗布し、マスク露光、アルカリ現像により所望の形状のレジストパターンを作製し、リアクティブイオンエッチング法により、ＣＦ4ガスを用いてＳｉＯＮ膜の
ドライエッチングを行い不要な保護膜６を除去した。ポジレジストはレジスト剥離液によって除去した。
【００４６】
続いて、ＤＣマグネトロンスパッタ法によりＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状のレジストパターンを形成し、ＩＴＯエッチング液によって、ソース電極７、ドレイン電極８および半導体層５のエッチングを行った。
次に、ネガ型の感光性樹脂を塗布し、マスク露光、アルカリ現像、焼成を行い、層間絶縁膜９を形成した。
【００４７】
層間絶縁膜９上にＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、画素電極１０とした。
その後、表示要素１１、対向電極１２、対向基板１３として、電気泳動表示要素である電子ペーパ前面板を貼り付け、実施例の画像表示装置とした。
【符号の説明】
【００４８】
１・・・第一基板
２・・・ゲート電極
３・・・キャパシタ電極
４・・・ゲート絶縁膜
５・・・半導体層
６・・・保護膜
７・・・ソース電極
８・・・ドレイン電極
９・・・層間絶縁膜
１０・・・画素電極
１１・・・表示要素
１２・・・対向電極
１３・・・対向基板（第二基板）
【図１】
0005782695.tif 000002
【図２】
0005782695.tif 000003
【図３】
0005782695.tif 000004
【図４】
0005782695.tif 000005
【図５】
0005782695.tif 000006
【図６】
0005782695.tif 000007
【図７】
0005782695.tif 000008
【図８】
0005782695.tif 000009
【図９】
0005782695.tif 000010
【図１０】
0005782695.tif 000011
【図１１】
0005782695.tif 000012