(57)【特許請求の範囲】
【請求項１】
複数の発光素子をそれぞれ有する複数の発光チップと、
前記複数の発光チップの前記複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第１の配線と、
前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、前記複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第１の選択信号を、当該発光チップ群に属する各発光チップに共通に送信するための第２の配線と、
前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、前記発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第２の選択信号を、当該発光素子群の組に属する各発光素子群に共通に送信するための第３の配線と、
前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも前記発光チップ群毎に、当該発光チップ群に属する各発光チップに共通に送信するための第４の配線と
を備える発光装置。
【請求項２】
前記複数の発光チップの各発光チップは、
前記転送信号により前記各発光素子を前記制御の対象として設定する複数の転送素子と、
それぞれが前記第１の選択信号により前記各発光チップを点灯の対象として選択される複数の設定素子とを備え、
前記複数の発光素子の各発光素子は前記複数の設定素子の各設定素子に対応して設けられ、
前記設定素子と当該設定素子に対応する発光素子との組み合わせが前記複数の転送素子の各転送素子に対応して複数設けられ、
前記各発光素子群は、前記複数の転送素子の各転送素子に対応して設けられた前記設定素子と当該設定素子に対応する発光素子との複数の組み合わせから、当該転送素子毎に選ばれて構成されていること
を特徴とする請求項１に記載の発光装置。
【請求項３】
前記複数の発光チップの各発光チップは、前記設定素子に並列に許可素子をさらに備えることを特徴とする請求項２に記載の発光装置。
【請求項４】
複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第１の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第１の選択信号を、当該発光チップ群に属する各発光チップに共通に送信するための第２の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第２の選択信号を、当該発光素子群の組に属する各発光素子群に共通に送信するための第３の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に、当該発光チップ群に属する各発光チップに共通に送信するための第４の配線とを備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。
【請求項５】
像保持体と、
前記像保持体を帯電する帯電手段と、
複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第１の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第１の選択信号を、当該発光チップ群に属する各発光チップに共通に送信するための第２の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第２の選択信号を、当該発光素子群の組に属する各発光素子群に共通に送信するための第３の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に、当該発光チップ群に属する各発光チップに共通に送信するための第４の配線とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ  Ｐｒｉｎｔ  Ｈｅａｄ）を用いた記録装置が採用されている。
【０００３】
特許文献１には、同一チップ内で個々の発光素子の点灯期間が重ならない自己走査型の発光素子チップに関して、配線本数を抑制するための構成が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−４５２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、自己走査型発光素子アレイ（ＳＬＥＤ：Ｓｅｌｆ−ｓｃａｎｎｉｎｇ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｅｖｉｃｅ）チップを複数用いたＬＰＨによる記録装置において、配線数を抑制しつつ、同一チップ内で複数の発光素子を同時に点灯させることを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、複数の発光素子をそれぞれ有する複数の発光チップと、前記複数の発光チップの前記複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第１の配線と、前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、前記複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第１の選択信号を、当該発光チップ群に属する各発光チップに共通に送信するための第２の配線と、前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、前記発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第２の選択信号を、当該発光素子群の組に属する各発光素子群に共通に送信するための第３の配線と、前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも前記発光チップ群毎に、当該発光チップ群に属する各発光チップに共通に送信するための第４の配線とを備える発光装置である。
請求項２に記載の発明は、前記複数の発光チップの各発光チップは、前記転送信号により前記各発光素子を前記制御の対象として設定する複数の転送素子と、それぞれが前記第１の選択信号により前記各発光チップを点灯の対象として選択される複数の設定素子とを備え、前記複数の発光素子の各発光素子は前記複数の設定素子の各設定素子に対応して設けられ、前記設定素子と当該設定素子に対応する発光素子との組み合わせが前記複数の転送素子の各転送素子に対応して複数設けられ、前記各発光素子群は、前記複数の転送素子の各転送素子に対応して設けられた前記設定素子と当該設定素子に対応する発光素子との複数の組み合わせから、当該転送素子毎に選ばれて構成されていることを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記複数の発光チップの各発光チップは、前記設定素子に並列に許可素子をさらに備えることを特徴とする請求項２に記載の発光装置である。
請求項４に記載の発明は、複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第１の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第１の選択信号を、当該発光チップ群に属する各発光チップに共通に送信するための第２の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第２の選択信号を、当該発光素子群の組に属する各発光素子群に共通に送信するための第３の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に、当該発光チップ群に属する各発光チップに共通に送信するための第４の配線とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
請求項５に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第１の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第１の選択信号を、当該発光チップ群に属する各発光チップに共通に送信するための第２の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第２の選択信号を、当該発光素子群の組に属する各発光素子群に共通に送信するための第３の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に、当該発光チップ群に属する各発光チップに共通に送信するための第４の配線とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
【発明の効果】
【０００７】
請求項１の発明によれば、発光チップを群と組とに分けない場合に比較して、配線数を抑制しつつ、同一発光チップ内で複数の発光素子を同時に点灯させることができる。
請求項２の発明によれば、本構成を有していない場合に比較して、各発光素子を点灯または非点灯の制御の対象として設定する転送素子を駆動する電力が低減できる。
請求項３の発明によれば、本構成を有していない場合に比較して、選択されない発光チップの点灯を抑制できる。
請求項４の発明によれば、本構成を有していない場合に比較して、プリントヘッドがより小型にできる。
請求項５の発明によれば、本構成を有していない場合に比較して、より小型の画像形成装置とできる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】プリントヘッドの構成を示した断面図である。
【図３】第１の実施の形態における発光装置の上面図である。
【図４】第１の実施の形態における発光チップの構成、信号発生回路の構成および回路基板上の配線構成を示した図である。
【図５】第１の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。
【図６】第１の実施の形態における発光チップの平面レイアウト図および断面図である。
【図７】第１の実施の形態における発光装置の発光チップの動作を説明するためのタイミングチャートである。
【図８】第２の実施の形態における発光チップの構成、信号発生回路の構成および回路基板上の配線構成を示した図である。
【図９】第２の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。
【図１０】第２の実施の形態における発光装置の発光チップの動作を説明するためのタイミングチャートである。
【図１１】第３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。
【図１２】第３の実施の形態における発光装置の発光チップの動作を説明するためのタイミングチャートである。
【図１３】第４の実施の形態における発光チップの構成、信号発生回路の構成および回路基板上の配線構成を示した図である。
【図１４】第４の実施の形態の発光チップの回路構成を説明するための等価回路である。
【図１５】第４の実施の形態における発光装置の発光チップの動作を説明するためのタイミングチャートである。
【図１６】第５の実施の形態における発光チップの構成、信号発生回路の構成および回路基板上の配線構成を示した図である。
【図１７】第５の実施の形態の発光チップの回路構成を説明するための等価回路である。
【図１８】第５の実施の形態における発光チップの動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１０】
画像形成プロセス部１０は、予め定められた間隔を置いて並列的に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。
【００１１】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１２】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。
【００１３】
（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。このプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では発光サイリスタ）からなる光源部６３を備えた露光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、光源部６３、光源部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。なお、発光装置６５が信号発生回路１１０を備えず、発光装置６５の外部の画像出力制御部３０等が信号発生回路１１０を備えてもよい。この場合、画像出力制御部３０等から、信号発生回路１１０が光源部６３に供給する信号等がハーネス等を介して発光装置６５に供給される。以下では、発光装置６５が信号発生回路１１０を備えているとして説明する。
【００１４】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、光源部６３の発光素子における発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。
【００１５】
（発光装置６５）
図３は、第１の実施の形態における発光装置６５の上面図である。
図３に示すように、本実施の形態における発光装置６５では、光源部６３は、回路基板６２上に、２０個の発光チップＣａ１〜Ｃａ２０（発光チップ群＃ａ）と、同じく２０個の発光チップＣｂ１〜Ｃｂ２０（発光チップ群＃ｂ）とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、２つの発光チップ群（発光チップ群＃ａと発光チップ群＃ｂ）を備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群＃ａと発光チップ群＃ｂとの向かい合わせについての詳細は後述する。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣａ１〜Ｃａ２０は、発光チップＣａ１から番号順に発光チップＣａ２０までを含む。
【００１６】
発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の構成は同一であってよい。よって、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０をそれぞれ区別しないときは、発光チップＣと表記する。
なお、本実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。
そして、発光装置６５は、光源部６３を駆動する信号発生回路１１０を搭載している。なお、前述したように、発光装置６５は、信号発生回路１１０を搭載していなくともよい。
【００１７】
図４は、第１の実施の形態における発光チップＣの構成、信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図４（ａ）は発光チップＣの構成を示し、図４（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。本実施の形態では、発光チップＣは２つの発光チップ群（＃ａおよび＃ｂ）に分けられている。
【００１８】
はじめに、図４（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、表面形状が長方形である基板８０の表面において、一辺の長辺に近い側に、長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）からなる発光部１０２を備えている。さらに、発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷｏ端子、φＷｅ端子、φＲ端子）を備えている。なお、これらの入力端子は、基板８０の一端部からＶｇａ端子、φ２端子、φＷｏ端子、φＥ端子の順に設けられ、基板８０の他端部からφＲ端子、φＷｅ端子、φ１端子の順に設けられている。そして、発光部１０２は、φＥ端子とφ１端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極８５（後述する図６参照）が設けられている。
【００１９】
なお、「列状」とは、図４（ａ）に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光面３１２（後述する図６参照）を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。
【００２０】
次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）が搭載され、信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する配線（ライン）が設けられている。
【００２１】
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや発光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、第１転送信号φ１ａおよび第２転送信号φ２ａを送信する転送信号発生部１２０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、第１転送信号φ１ｂおよび第２転送信号φ２ｂを送信する転送信号発生部１２０ｂとを備えている。
【００２２】
さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、許可信号φＥａを送信する許可信号発生部１３０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、許可信号φＥｂを送信する許可信号発生部１３０ｂとを備えている。
さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、消灯信号φＲａを送信する消灯信号発生部１４０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、消灯信号φＲｂを送信する消灯信号発生部１４０ｂとを備えている。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを一つの発光チップ組にして、発光チップ組毎に設定信号φＷｏ１〜φＷｏ２０を送信する設定信号発生部１５０ｏを備えている。同様に、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを一つの発光チップ組にして、発光チップ組毎に設定信号φＷｅ１〜φＷｅ２０を送信する設定信号発生部１５０ｅを備えている。ここでは、発光チップ組を組と略すことがある。
【００２３】
例えば、設定信号発生部１５０ｏは、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１との発光チップ組＃１に対して、設定信号φＷｏ１を送信する。発光チップ群＃ａに属する発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２との発光チップ組＃２に対して、設定信号φＷｏ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ２０と発光チップ群＃ｂに属する発光チップＣｂ２０との発光チップ組＃２０に対して、設定信号φＷｏ２０を送信する。
一方、設定信号発生部１５０ｅは、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１との発光チップ組＃１に対して、設定信号φＷｅ１を送信する。発光チップ群＃ａに属する発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２との発光チップ組＃２に対して、設定信号φＷｅ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ２０と発光チップ群＃ｂに属する発光チップＣｂ２０との発光チップ組＃２０に対して、設定信号φＷｅ２０を送信する。
【００２４】
さらにまた、信号発生回路１１０は、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）に電位の基準となる基準電位Ｖｓｕｂを供給する基準電位供給部１６０、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）の駆動のための電源電位Ｖｇａを供給する電源電位供給部１７０を備えている。
【００２５】
なお、上述したように、図４では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号発生部１２０と表記する。
同様に、許可信号発生部１３０ａと許可信号発生部１３０ｂとを分けて示したが、これらをまとめて許可信号発生部１３０と表記する。
さらに同様に、消灯信号発生部１４０ａと消灯信号発生部１４０ｂとを分けて示したが、これらをまとめて消灯信号発生部１４０と表記する。
そして、設定信号発生部１５０ｏと設定信号発生部１５０ｅとを分けて示したが、これらをまとめて設定信号発生部１５０と表記する。
【００２６】
また、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１と呼び、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２と表記する。さらに、第１転送信号φ１と第２転送信号φ２とを区別しないときは転送信号と表記する。同様に、許可信号φＥａと許可信号φＥｂとを区別しない場合には許可信号φＥと、消灯信号φＲａと消灯信号φＲｂとを区別しない場合には消灯信号φＲと表記する。設定信号φＷｏ１〜φＷｏ２０をまとめて設定信号φＷｏと、設定信号φＷｅ１〜φＷｅ２０をまとめて設定信号φＷｅと表記し、さらに設定信号φＷｏと設定信号φＷｅとを区別しないときは設定信号φＷと表記する。
許可信号φＥは第１の選択信号の一例であり、設定信号φＷは第２の選択信号の一例である。
【００２７】
次に、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の配列について説明する。
発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０のそれぞれに設けられた発光部１０２に近い側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥状に配列されている。そして、発光チップＣ間においても発光素子が主走査方向に予め定められた間隔で並ぶように、発光チップＣの位置が設定されている。なお、図４（ｂ）の発光チップＣａ１、Ｃａ２、Ｃａ３、…および発光チップＣｂ１、Ｃｂ２、Ｃｂ３、…に、図４（ａ）に示した発光部１０２の発光素子の並び（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を矢印で示している。
【００２８】
信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する配線（ライン）について説明する。
回路基板６２には、発光チップＣの基板８０裏面に設けられたＶｓｕｂ端子（後述の図６参照）に接続され、信号発生回路１１０の基準電位供給部１６０より基準電位Ｖｓｕｂが与えられる電源ライン２００ａが設けられている。
そして、発光チップＣに設けられたＶｇａ端子に接続され、信号発生回路１１０の電源電位供給部１７０より電力供給のための電源電位Ｖｇａが与えられる電源ライン２００ｂが設けられている。
【００２９】
また、回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ１端子に、第１転送信号φ１ａを送信するための第１転送信号ライン２０１ａ、および発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ２端子に、第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａが設けられている。第１転送信号φ１ａおよび第２転送信号φ２ａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ１端子に、第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、および発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ２端子に、第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂが設けられている。第１転送信号φ１ｂおよび第２転送信号φ２ｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
転送信号ライン２０１ａ、２０１ｂ、２０２ａ、２０２ｂは第１の配線の一例である。
【００３０】
そして、回路基板６２には、信号発生回路１１０の許可信号発生部１３０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＥ端子に、許可信号φＥａを送信するための許可信号ライン２０３ａが設けられている。許可信号φＥａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の許可信号発生部１３０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＥ端子に、許可信号φＥｂを送信するための許可信号ライン２０３ｂが設けられている。許可信号φＥｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
許可信号ライン２０３ａ、２０３ｂは、第２の配線の一例である。
【００３１】
さらに、回路基板６２には、信号発生回路１１０の消灯信号発生部１４０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＲ端子に、消灯信号φＲａを送信するための消灯信号ライン２０４ａが設けられている。消灯信号φＲａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の消灯信号発生部１４０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＲ端子に、消灯信号φＩｂを送信するための消灯信号ライン２０４ｂが設けられている。消灯信号φＲｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
消灯信号ライン２０４ａ、２０４ｂは第４の配線の一例である。
【００３２】
さらにまた、回路基板６２には、信号発生回路１１０の設定信号発生部１５０ｏから、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを発光チップの組（発光チップ組）にして、発光チップ組毎に発光チップＣのφＷｏ端子に設定信号φＷｏ１〜φＷｏ２０を送信する設定信号ライン２０５ｏ１〜２０５ｏ２０が設けられている。
そして、回路基板６２には、信号発生回路１１０の設定信号発生部１５０ｅから、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを発光チップの組（発光チップ組）にして、発光チップ組毎に発光チップＣのφＷｅ端子に設定信号φＷｅ１〜φＷｅ２０を送信する設定信号ライン２０５ｅ１〜２０５ｅ２０が設けられている。
なお、図４では、設定信号ライン２０５ｏ１〜２０５ｏ５および設定信号ライン２０５ｅ１〜２０５ｅ４を表記している。
設定信号ライン２０５ｏ１〜２０５ｏ２０、２０５ｅ１〜２０５ｅ２０は第３の配線の一例である。
【００３３】
例えば、設定信号ライン２０５ｏ１は、発光チップ群＃ａの発光チップＣａ１のφＷｏ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＷｏ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して設定信号φＷｏ１を送信する。設定信号ライン２０５ｏ２は、発光チップ群＃ａの発光チップＣａ２のφＷｏ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＷｏ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して設定信号φＷｏ２を送信する。以下同様にして、設定信号ライン２０５ｏ２０は、発光チップ群＃ａの発光チップＣａ２０のφＷｏ端子と発光チップ群＃ｂに属する発光チップＣｂ２０のφＷｏ端子とに接続され、発光チップＣａ２０と発光チップＣｂ２０とで構成する発光チップ組＃２０に対して設定信号φＷｏ２０を送信する。
【００３４】
同様に、設定信号ライン２０５ｅ１は、発光チップ群＃ａの発光チップＣａ１のφＷｅ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＷｅ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して設定信号φＷｅ１を送信する。設定信号ライン２０５ｅ２は、発光チップ群＃ａの発光チップＣａ２のφＷｅ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＷｅ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して設定信号φＷｅ２を送信する。以下同様にして、設定信号ライン２０５ｅ２０は、発光チップ群＃ａの発光チップＣａ２０のφＷｅ端子と発光チップ群＃ｂに属する発光チップＣｂ２０のφＷｅ端子とに接続され、発光チップＣａ２０と発光チップＣｂ２０とで構成する発光チップ組＃２０に対して設定信号φＷｅ２０を送信する。
【００３５】
以上説明したように、回路基板６２上のすべての発光チップＣには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に送信される。
そして、第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、消灯信号φＲａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、許可信号φＥｂ、消灯信号φＲｂは、発光チップ群＃ｂに対して共通に送信される。
一方、設定信号φＷｏ１〜φＷｏ２０および設定信号φＷｅ１〜φＷｅ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。
【００３６】
ここで、配線（ライン）数について説明する。
本実施の形態を適用しないで、発光装置６５の発光チップＣを発光チップ群および発光チップ組に分けない場合には、点灯信号φＩ（本実施の形態における消灯信号φＲに相当）は、発光チップＣ毎に２本送信されるため、発光チップＣの数を４０個とすると、発光サイリスタＬを点灯させるための点灯信号ライン（図４の消灯信号ライン２０４ａおよび２０４ｂに相当）は、後述するように発光チップＣ当たり２個の発光サイリスタＬを同時に点灯させるために、８０本必要になる。これに加え、第１転送信号ライン（図４の第１転送信号ライン２０１ａおよび２０１ｂに相当）、第２転送信号ライン（図４の第２転送信号ライン２０２ａおよび２０２ｂに相当）、電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５における配線（ライン）数は８４本となる。
また、点灯信号ラインは、発光サイリスタＬに点灯のための電流を送信するため、抵抗の小さいことを要する。よって、点灯信号ラインには、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置６５の回路基板６２上に幅の広い配線を多数設けることになり、回路基板６２の面積が大きくなってしまう。
【００３７】
本実施の形態では、図４に示すように、発光チップ群の数を２とする場合、第１転送信号ライン２０１ａおよび２０１ｂ、第２転送信号ライン２０２ａおよび２０２ｂ、許可信号ライン２０３ａ、２０３ｂ、消灯信号ライン２０４ａ、２０４ｂ、電源ライン２００ａ、２００ｂの１０本が必要である。さらに、設定信号ライン２０５ｏ１〜２０５ｏ２０、２０５ｅ１〜２０５ｅ２０の４０本が必要になる。よって、本実施の形態の発光装置６５における配線（ライン）数は５０本となる。
よって、本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は６０％になる。
さらに、本実施の形態では、発光サイリスタＬへの電流の供給は電源ライン２００ａ、２００ｂを介して行い、後述するように消灯信号ライン２０４ａ、２０４ｂは、消去サイリスタＴＲ１、ＴＲ２をオン状態に設定すればよいので、抵抗の低い幅の広い配線を要しない。このことから、本実施の形態では、回路基板６２上に幅の広い配線を多数設けることを要せず、回路基板６２の面積を抑制することができる。
【００３８】
図５は、第１の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。なお、図５では、入力端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷｏ端子、φＷｅ端子、φＲ端子）を除いて、以下に説明する各素子は、後述する図６で説明するように、発光チップＣ上のレイアウトに基づいて配置されている。
なお、図４（ａ）と異なるが、説明の便宜上、入力端子（Ｖｇａ端子、φ１端子、φＥ端子、φＷｏ端子）は図中左端に示し、入力端子（φ２端子、φＷｅ端子、φＲ端子）は図中右端に示した。
【００３９】
発光チップＣは、前述したように基板８０上に列状に配列された発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光部１０２（図４（ａ）参照））を備えている。
さらに、発光チップＣは、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列および同様に列状に配列された設定素子の一例としての設定サイリスタＳ１、Ｓ２、Ｓ３、…からなる設定サイリスタ列を備えている。
ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは、発光サイリスタＬと表記する。転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと、設定サイリスタＳ１、Ｓ２、Ｓ３、…をそれぞれ区別しないときは設定サイリスタＳと表記する。
さらにまた、発光チップＣは、許可素子の一例としての設定許可サイリスタＴＥ１、ＴＥ２を備えている。そして、消灯サイリスタＴＲ１、ＴＲ２を備えている。
【００４０】
なお、上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＴＥ１、ＴＥ２、消灯サイリスタＴＲ１、ＴＲ２）は、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
【００４１】
また、発光チップＣは、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に結合ダイオードＤ１、Ｄ２、Ｄ３、…を備えている。そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…と設定サイリスタＳ１、Ｓ２、Ｓ３、…との間にそれぞれ接続抵抗Ｒｘを備えている。さらに、設定サイリスタＳ１、Ｓ２、Ｓ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間にそれぞれ接続抵抗Ｒｙを備えている。
さらに、発光チップＣは、発光サイリスタＬ１、Ｌ２、Ｌ３、…のそれぞれと、後述する電源線７１との間に、それぞれ接続抵抗Ｒｚを備えている。
【００４２】
ここで、発光サイリスタＬなどと同様に、結合ダイオードＤ１、Ｄ２、Ｄ３、…をそれぞれ区別しないときは、結合ダイオードＤと表記する。
【００４３】
ここで、発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。第１の実施の形態において、発光サイリスタＬの数を例えば５１２個としている。そして、設定サイリスタＳの数も５１２個である。しかし、転送サイリスタＴの数は、発光サイリスタＬおよび設定サイリスタＳの数の半数の２５６個である。すなわち、１個の発光サイリスタＬと１個の設定サイリスタＳとを１ペアとしたとき、１個の転送サイリスタＴは、２ペアの発光サイリスタＬと設定サイリスタＳとを備えている。
なお、結合ダイオードＤの数は、転送サイリスタＴの数と同じ２５６個である。接続抵抗Ｒｘ、接続抵抗Ｒｙ、接続抵抗Ｒｚの数も５１２個である。
【００４４】
そして、発光チップＣは、１個のスタートダイオードＤｓを備えている。さらに、後述する第１転送信号φ１を送信する第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するための電流制限抵抗Ｒ１、Ｒ２を備えている。さらにまた、電流制限抵抗ＲＥ、ＲＷ１、ＲＷ２、ＲＲ１、ＲＲ２、Ｒｔを備えている。
これに加え、発光チップＣは、発光サイリスタＬに点灯のための電流を供給する点灯信号線７５−１、７５−２に過剰な電流が流れることを抑制するための電流制限抵抗ＲＩ１、ＲＩ２、ＲＩ３、ＲＩ４を備えている。
【００４５】
なお、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、設定サイリスタ列の設定サイリスタＳ１、Ｓ２、Ｓ３、…は、図５中において、左側から番号順に配列されている。そして、設定許可サイリスタＴＥ１、ＴＥ２は、設定サイリスタ列の外側に、設定サイリスタＳ１に並列に設けられている。さらに、結合ダイオードＤ１、Ｄ２、Ｄ３、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、設定サイリスタ列は、図５中上から、転送サイリスタ列、設定サイリスタ列、発光サイリスタ列の順に並べられている。
【００４６】
では次に、発光チップＣにおける各素子の電気的な接続について説明する。
発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＴＥ１、ＴＥ２、消灯サイリスタＴＲ１、ＴＲ２のそれぞれのアノード端子は基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（後述の図６参照）であるＶｓｕｂ端子を介して電源ライン２００ａ（図４参照）に接続されている。この電源ライン２００ａは、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。
【００４７】
転送サイリスタ列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、…のカソード端子は、第１転送信号線７２に接続されている。そして、発光チップＣａ１においては、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１ａの入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１ａ（図４参照）が接続され、第１転送信号φ１ａが送信される。
【００４８】
一方、転送サイリスタ列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、…のカソード端子は、第２転送信号線７３に接続されている。そして、発光チップＣａ１においては、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２ａの入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２ａ（図４参照）が接続され、第２転送信号φ２ａが送信される。
【００４９】
設定サイリスタ列に沿って、奇数番目の設定サイリスタＳ１、Ｓ３、…および設定許可サイリスタＴＥ１のカソード端子は、設定信号線７４−１に接続されている。そして、設定信号線７４−１は、電流制限抵抗ＲＷ１を介して、φＷｏ端子に接続されている。発光チップＣａ１においては、このφＷｏ端子には、設定信号ライン２０５ｏ１（図４参照）が接続され、設定信号φＷｏ１が送信される。
【００５０】
設定サイリスタ列に沿って、偶数番目の設定サイリスタＳ２、Ｓ４、…および設定許可サイリスタＴＥ２のカソード端子は、設定信号線７４−２に接続されている。そして、設定信号線７４−２は、電流制限抵抗ＲＷ２を介して、φＷｅ端子に接続されている。発光チップＣａ１においては、このφＷｅ端子には、設定信号ライン２０５ｅ１（図４参照）が接続され、設定信号φＷｅ１が送信される。
【００５１】
また、設定許可サイリスタＴＥ１のゲート端子Ｇｔｅ１および設定許可サイリスタＴＥ２のゲート端子Ｇｔｅ２は、許可信号線７６と接続されている。許可信号線７６は、電流制限抵抗ＲＥを介して、φＥ端子に接続されている。発光チップＣａ１においては、このφＥ端子には、許可信号ライン２０３ａ（図４参照）が接続され、許可信号φＥａが送信される。
【００５２】
発光サイリスタ列に沿って、奇数番目の発光サイリスタＬ１、Ｌ３、…および消灯サイリスタＴＲ１のゲート端子Ｇｔｒ１は、点灯信号線７５−１に接続されている。そして、点灯信号線７５−１の一端は、電流制限抵抗ＲＩ１を介して電源線７１に接続され、点灯信号線７５−１の他端は、電流制限抵抗ＲＩ３を介して電源線７１に接続されている。
発光サイリスタ列に沿って、偶数番目の発光サイリスタＬ２、Ｌ４、…および消灯サイリスタＴＲ２のゲート端子Ｇｔｒ２は、点灯信号線７５−２に接続されている。そして、点灯信号線７５−２の一端は、電流制限抵抗ＲＩ２を介して電源線７１に接続され、点灯信号線７５−２の他端は、電流制限抵抗ＲＩ４を介して電源線７１に接続されている。
【００５３】
また、消灯サイリスタＴＲ１のカソード端子は、電流制限抵抗ＲＲ１を介して、消灯サイリスタＴＲ２のカソード端子は。電流制限抵抗ＲＲ２を介して消灯信号線７７に接続されている。そして、消灯信号線７７は、φＲ端子に接続されている。発光チップＣａ１では、φＲ端子は消灯信号ライン２０４ａ（図４参照）が接続され、消灯信号φＲａが送信される。
【００５４】
転送サイリスタＴのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、番号ｎ（ｎは１以上の整数）の転送サイリスタＴｎのゲート端子Ｇｔｎが、番号（２ｎ−１）の設定サイリスタＳ２ｎ−１のゲート端子Ｇｓ２ｎ−１と番号２ｎの設定サイリスタＳ２ｎのゲート端子Ｇｓ２ｎとに、それぞれ接続抵抗Ｒｘを介して接続されている。
【００５５】
一方、設定サイリスタＳ１、Ｓ２、Ｓ３、…のそれぞれのゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…とそれぞれ接続抵抗Ｒｙを介して接続されている。
発光サイリスタＬのゲート端子Ｇｌは、発光サイリスタＬのそれぞれに対応して設けられた接続抵抗Ｒｚを介して電源線７１に接続されている。
【００５６】
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…をそれぞれ区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｓ、ゲート端子Ｇｌと表記する。
【００５７】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤ１、Ｄ２、Ｄ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤ１、Ｄ２、Ｄ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤ２、Ｄ３、Ｄ４、…についても同様である。
なお、結合ダイオードＤ２５６は、アノード端子がゲート端子Ｇｔ２５６に接続され、カソード端子が電流制限抵抗Ｒｔを介して電源線７１に接続されている。
【００５８】
そして、スタートダイオードＤｓは、カソード端子が転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１に接続され、アノード端子が第２転送信号線７３に接続されている。
電源線７１は、Ｖｇａ端子に接続されている。Ｖｇａ端子は、電源ライン２００ｂに接続され、電源電位供給部１７０より電源電位Ｖｇａが供給される。
【００５９】
図６は、第１の実施の形態における発光チップＣの平面レイアウト図および断面図である。図６では、図５に示した発光チップＣの左側の部分、すなわち発光サイリスタＬ１〜Ｌ４、設定サイリスタＳ１〜Ｓ４、転送サイリスタＴ１、Ｔ２を中心とした部分を示している。よって、図６では、図５の発光チップＣの右側の部分、すなわちφ２端子、φＷｅ端子、φＲ端子の部分は示していない。
図６（ａ）は、発光チップＣの平面レイアウト図であって、図６（ｂ）は、図６（ａ）に示したＶＩＢ−ＶＩＢ線での断面図である。よって、図６（ｂ）の断面図には、図中下より発光サイリスタＬ１、接続抵抗Ｒｙ、設定サイリスタＳ１、接続抵抗Ｒｘ、結合ダイオードＤ１、転送サイリスタＴ１の断面が示されている。図６（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表記している。
なお、図６（ａ）では、各素子間を接続する配線を実線で示している。そして、配線と各素子と配線を接続するために、各素子上に設けられる層間絶縁膜に開けられたスルーホールを黒丸（●）で表している。また、図６（ｂ）では、層間絶縁膜および配線の記載を省略している。
【００６０】
発光チップＣは、図６（ｂ）に示すように、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が順に積層されて構成されている。そして、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３、ｎ型の第４半導体層８４を連続してエッチングすることで相互に分離された複数の島（アイランド）（第１アイランド３０１〜第１０アイランド３１０および符号を付さないアイランド）に、前述の各素子が設けられている。
【００６１】
図６（ａ）に示すように、第１アイランド３０１は、平面形状がＷ字状であって、Ｗ字を構成する左側のＶ字の中央部に発光サイリスタＬ１が、右側のＶ字の中央部に発光サイリスタＬ２が設けられている。
左側のＶ字の部分と右側のＶ字の部分とは、設定サイリスタＳ１および設定サイリスタＳ２の位置が異なる他は、左右対称である。よって、左側のＶ字の部分のみを説明する。
左側のＶ字の部分の枝分かれした一方の部分に接続抵抗Ｒｚを、枝分かれした他方の部分に設定サイリスタＳ１および接続抵抗Ｒｘ、Ｒｙを設けられている。
第２アイランド３０２は、平面形状が長方形であって、転送サイリスタＴ１、結合ダイオードＤ１を備えている。
【００６２】
第３アイランド３０３は、平面形状が長方形であって、設定許可サイリスタＴＥ１を、第４アイランド３０４も、平面形状が長方形であって、設定許可サイリスタＴＥ２を備えている。第５アイランド３０５も、平面形状は長方形であって、スタートダイオードＤｓを備えている。
第６アイランド３０６には電流制限抵抗Ｒ１、第７アイランド３０７には電流制限抵抗ＲＷ１、第８アイランド３０８には電流制限抵抗ＲＥ、第９アイランド３０９には電流制限抵抗ＲＩ１、第１０アイランド３１０には電流制限抵抗ＲＩ２がそれぞれ設けられている。これらのアイランドの平面形状は長方形である。
【００６３】
そして、発光チップＣには、第１アイランド３０１、第２アイランド３０２と同様なアイランド（符号なし）が、これらに並列に設けられている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、設定サイリスタＳ２、Ｓ３、Ｓ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…等が、第１アイランド３０１、第２アイランド３０２と同様に設けられている。これらについては、説明を省略する。
また、第３アイランド３０３、第４アイランド３０４と同様なアイランドが設けられ、消灯サイリスタＴＲ１、ＴＲ２が設けられている。さらに、第６アイランド３０６、第７アイランド３０７、第９アイランド３０９、第１０アイランド３１０と同様なアイランドが設けられ、電流制限抵抗Ｒ２、ＲＷ２、ＲＲ１、ＲＲ２、ＲＩ３、ＲＩ４が設けられている。
そしてまた、図６（ｂ）に示すように、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。
【００６４】
さらに、図６（ａ）および図６（ｂ）により、第１アイランド３０１〜第１０アイランド３１０について詳細に説明する。
Ｗ字状の第１アイランド３０１の左側（図６において）のＶ字の中央部に設けられた発光サイリスタＬ１は、ｐ型の基板８０上のｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域１１１上に形成されたｎ型オーミック電極１２１をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３１をゲート端子Ｇｌ１とする。そして、ｎ型オーミック電極１２１および点灯信号線７５−１、７５−２で覆われた部分を除くｎ型の第４半導体層８４の領域１１１の表面（発光面３１２）から光を放出する。なお、ｐ型オーミック電極１３１は、領域１１１に近接して設けられ、第１アイランド３０１のＶ字状の部分に延びている。
【００６５】
第１アイランド３０１のＶ字状の右側の部分に設けられた設定サイリスタＳ１は、ｐ型の基板８０上のｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域１１２上に形成されたｎ型オーミック電極１２２をカソード端子、ｐ型の第３半導体層８３をゲート端子Ｇｓ１とする。このｐ型の第３半導体層８３がゲート層として機能する。なお、ゲート端子Ｇｓ１は個別の電極として構成されず、後述する接続抵抗Ｒｘおよび接続抵抗Ｒｙのｐ型の第３半導体層８３（抵抗として働く層）に連続している。
同じく、第１アイランド３０１に設けられた接続抵抗Ｒｘは、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３２と、設定サイリスタＳ１との間のｐ型の第３半導体層８３を抵抗としている。ｐ型オーミック電極１３２は、第１アイランド３０１のＷ字状の中央部分に設けられている。接続抵抗Ｒｙは、設定サイリスタＳ１と、ｐ型オーミック電極１３１（ゲート端子Ｇｌ１）との間のｐ型の第３半導体層８３を抵抗としている。
さらに、第１アイランド３０１に設けられた接続抵抗Ｒｚは、ｐ型オーミック電極１３１（ゲート端子Ｇｌ１）と、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３３との間のｐ型の第３半導体層８３を抵抗としている。ｐ型オーミック電極１３３は、第１アイランド３０１の左側のＶ字状に枝分かれした左側の部分の先端に設けられている。
【００６６】
第２アイランド３０２に設けられた結合ダイオードＤ１は、ｎ型の第４半導体層８４の領域１１３上に設けられたｎ型オーミック電極１２３をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３４（ゲート端子Ｇｔ１）をアノード端子としている。
同じく、第２アイランド３０２に設けられた転送サイリスタＴ１は、ｐ型の基板８０上のｐ型の第４半導体層８４をアノード端子、ｎ型の第４半導体層８４の領域１１４上に形成されたｎ型オーミック電極１２４をカソード端子、ｐ型オーミック電極１３４をゲート端子Ｇｔ１としている。
なお、第１アイランド３０１、第２アイランド３０２と並列に設けられた他のアイランドも同様である。
【００６７】
第３アイランド３０３に設けられた設定許可サイリスタＴＥ１は、ｐ型の基板８０上のｐ型の第４半導体層８４をアノード端子、ｎ型の第４半導体層８４の領域１１５上に形成されたｎ型オーミック電極１２５をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３５をゲート端子Ｇｔｅ１としている。
第４アイランド３０４に設けられた設定許可サイリスタＴＥ２は、ｐ型の基板８０上のｐ型の第４半導体層８４をアノード端子、ｎ型の第４半導体層８４の領域１１６上に形成されたｎ型オーミック電極１２６をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３６をゲート端子Ｇｔｅ２としている。
【００６８】
第５アイランド３０５に設けられたスタートダイオードＤｓは、ｎ型の第４半導体層８４の領域１１７上に設けられたｎ型オーミック電極１２７をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３７をアノード端子としている。
第６アイランド３０６に設けられた電流制限抵抗Ｒ１、第７アイランド３０７に設けられた電流制限抵抗ＲＷ１、第８アイランド３０８に設けられた電流制限抵抗ＲＥ、第９アイランド３０９に設けられた電流制限抵抗ＲＩ１、第１０アイランド３１０に設けられた電流制限抵抗ＲＩ２は、ｐ型の第３半導体層８３上に形成された一組のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗として形成されている。
【００６９】
図６（ａ）において、各素子間の接続関係を説明する。
第１アイランド３０１の発光サイリスタＬ１のカソード端子であるｎ型オーミック電極１２１は点灯信号線７５−１に接続されている。点灯信号線７５−１は第９アイランド３０９に設けられた電流制限抵抗ＲＩ１を介して、電源線７１に接続されている。他の奇数番号の発光サイリスタＬ３、…も同様である。
一方、第１アイランド３０１に隣接するアイランドに設けられた偶数番号の発光サイリスタＬ２のカソード端子であるｎ型オーミック電極（符号なし）は点灯信号線７５−２に接続されている。点灯信号線７５−２は第１０アイランド３１０に設けられた電流制限抵抗ＲＩ２を介して、電源線７１に接続されている。他の偶数番号の発光サイリスタＬ４、…も同様である。
【００７０】
第１アイランド３０１の設定サイリスタＳ１のカソード端子であるｎ型オーミック電極１２２は設定信号線７４−１に接続されている。他の奇数番号の設定サイリスタＳ３、Ｓ５、…についても同様である。また、第３アイランド３０３の設定許可サイリスタＴＥ１のカソード端子であるｎ型オーミック電極１２５も設定信号線７４−１に接続されている。設定信号線７４−１は、第７アイランド３０７に設けられた電流制限抵抗ＲＷ１を介して、φＷｏ端子に接続されている。
【００７１】
第１アイランド３０１に設定サイリスタＳ１と同様に設けられた設定サイリスタＳ２のカソード端子であるｎ型オーミック電極（符号なし）は設定信号線７４−２に接続されている。他の偶数番号の設定サイリスタＳ２、Ｓ６、…についても同様である。また、第４アイランド３０４に設けられた設定許可サイリスタＴＥ２のカソード端子であるｎ型オーミック電極１２６も設定信号線７４−２に接続されている。設定信号線７４−２は、図示しないアイランド設けられた電流制限抵抗ＲＷ２を介して、図示しないφＷｅ端子に接続されている。
第３アイランド３０３に設けられた設定許可サイリスタＴＥ１のゲート端子Ｇｔｅ１であるｐ型オーミック電極１３５と、第４アイランド３０４に設けられた設定許可サイリスタＴＥ２のゲート端子Ｇｔｅ２であるｐ型オーミック電極１３６とは、許可信号線７６に接続されている。許可信号線７６は、第８アイランド３０８に設けられた電流制限抵抗ＲＥを介して、φＥ端子に接続されている。
【００７２】
第１アイランド３０１のｐ型オーミック電極１３２は、第２アイランド３０２のｐ型オーミック電極１３４（ゲート端子Ｇｔ１）に接続されている。第１アイランド３０１のｐ型オーミック電極１３３は、電源線７１に接続されている。
第１アイランド３０１、第２アイランド３０２と並列に設けられた、第１アイランド３０１、第２アイランド３０２と同様なアイランドについても同様である。電源線７１はＶｇａ端子に接続されている。
【００７３】
第２アイランド３０２のｐ型オーミック電極１３４（ゲート端子Ｇｔ１）は、第５アイランド３０５に設けられたスタートダイオードＤｓのカソード端子であるｎ型オーミック電極１２７に接続されている。
第２アイランド３０２に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極１２４は、第１転送信号線７２に接続されている。第１転送信号線７２は、第６アイランド３０６に設けられた電流制限抵抗Ｒ１を介して、φ１端子に接続されている。
第２アイランド３０２に並列に設けられ、第２アイランド３０２と同様なアイランドに設けられた奇数番号の転送サイリスタＴ３、…も同様である。
【００７４】
第２アイランド３０２に並列に設けられ、第２アイランド３０２と同様なアイランドに設けられた偶数番号の転送サイリスタＴ２…のカソード端子は、第２転送信号線７３に接続されている。第５アイランド３０５に設けられたスタートダイオードＤｓのアノード端子であるｐ型オーミック電極１３７も第２転送信号線７３に接続されている。そして、第２転送信号線７３は、図示しないアイランドに設けられた電流制限抵抗Ｒ１を介して、図示しないφ１端子に接続されている。
【００７５】
第２アイランド３０２に設けられた結合ダイオードＤ１のカソード端子は、隣接する第２アイランド３０２と同様なアイランドに設けられた転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極１３８に接続されている。第２アイランド３０２に並列する第２アイランド３０２と同様なアイランドに設けられた結合ダイオードＤ２、…においても同様である。
【００７６】
また、説明を省略するが、第３アイランド３０３、第４アイランド３０４と同様なアイランドに設けられた消灯サイリスタＴＲ１、ＴＲ２、第６アイランド３０６、第７アイランド３０７、第９アイランド３０９、第１０アイランド３１０と同様なアイランドに設けられた電流制限抵抗Ｒ２、ＲＷ２、ＲＲ１、ＲＲ２、ＲＩ３、ＲＩ４についても、同様に構成されている。
このようにして、図５に示した発光チップＣが構成される。
【００７７】
次に、サイリスタ（発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＴＥ１、ＴＥ２、消灯サイリスタＴＲ１、ＴＲ２）の基本的な動作（基本動作）について説明する。
【００７８】
＜サイリスタの基本動作＞
サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図５、図６に示したように発光チップＣのＶｓｕｂ端子（サイリスタのアノード端子）に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下、「Ｈ」と記す。）として０Ｖ、Ｖｇａ端子に供給される電源電位Ｖｇａをローレベルの電位（以下、「Ｌ」と記す。）として−３．３Ｖとする。そして、サイリスタは、図６（ｂ）に示したように、ＧａＡｓ、ＧａＡｌＡｓ等によるｐ型の半導体層（第１半導体層８１、第３半導体層８３）、ｎ型の半導体層（第２半導体層８２、第４半導体層８４）を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖとする。
【００７９】
オフ状態のサイリスタでは、アノード端子とカソード端子との間に流れる電流がオン状態に比べ小さい。オフ状態のサイリスタは、しきい電圧より低い電位（絶対値が大きい負の電位）がカソード端子に印加されるとオン状態に移行（ターンオン）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間にオフ状態に比べ大きな電流が流れる状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位からｐｎ接合の順方向電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３．０Ｖとなる。すなわち、−３．０Ｖより低い電位がカソード端子に印加されると、サイリスタがターンオンする。なお、サイリスタのゲート端子の電位が０Ｖであると、しきい電圧は−１．５Ｖとなる。
オン状態のサイリスタのゲート端子は、サイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を「Ｈ」（０Ｖ）に設定しているので、ゲート端子の電位は「Ｈ」（０Ｖ）になるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からｐｎ接合の順方向電位Ｖｄを引いた電位になる。すなわち、カソード端子の電位は−１．５Ｖとなる。
【００８０】
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位（維持電位）より高い電位（絶対値が小さい負の電位、０または正の電位）になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、カソード端子に−１．５Ｖより低い電位が継続的に印加され、オン状態を維持しうる電流が供給されると、サイリスタはオン状態を維持する。維持電位は−Ｖｄ（−１．５Ｖ）である。
一方、サイリスタは、カソード端子に−１．５Ｖより高い電位が印加されると、オフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になれば、カソード端子がアノード端子と同電位になるので、サイリスタはターンオフする。
そして、サイリスタは、オン状態では電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持（記憶、保持）する機能を有している。
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加される電位は、サイリスタをターンオンさせるためにカソード端子に印加される電位に比べ低くてよい。
【００８１】
発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの発光出力（発光量）は、カソード端子とアノード端子間に流す電流によって決められる。なお、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＴＥ１、ＴＥ２、消灯サイリスタＴＲ１、ＴＲ２もターンオンにより発光することがある。これらのサイリスタは、発光量が大きいと画像形成に影響を及ぼすので、遮光等により発光量が抑制されている。
【００８２】
（発光装置６５の動作）
前述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、消灯信号φＲａは、発光チップ群＃ａに対して共通に送信される。よって、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０は並行して（同時に）動作する。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、許可信号φＥｂ、消灯信号φＲｂは、発光チップ群＃ｂに対して共通に送信される。よって、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０は並行して（同時に）動作する。
一方、設定信号φＷｏ１〜φＷｏ２０および設定信号φＷｅ１〜φＷｅ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。よって、発光チップ組＃１〜＃２０は並行して（同時に）動作する。
以上のことから、発光チップ組＃１（発光チップＣａ１、Ｃｂ１）の動作を説明すれば足りる。
【００８３】
図７は、第１の実施の形態における発光装置６５の発光チップＣの動作を説明するためのタイミングチャートである。
図７では、発光装置６５において発光チップ組＃１（発光チップＣａ１、Ｃｂ１）の動作を説明するタイミングチャートを示している。そして、図７では、それぞれの発光チップＣにおいて、発光サイリスタＬ１〜Ｌ８の各８個の発光サイリスタＬの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、以下では、発光サイリスタＬの点灯または非点灯を制御することを点灯制御と呼ぶ。
発光チップＣａ１では、発光サイリスタＬ１〜Ｌ８をすべて点灯させるとした。発光チップＣｂ１では、発光サイリスタＬ１〜Ｌ３、Ｌ５〜Ｌ８を点灯させるとし、発光サイリスタＬ４を非点灯とした。
【００８４】
なお、図７では、発光チップＣａ１は、奇数番号の発光サイリスタＬ１、３、５、…を示す発光チップＣａ１（ｏｄｄ）と、偶数番号の発光サイリスタＬ２、４、６、…を示す発光チップＣａ１（ｅｖｅｎ）とに分けて示している。発光チップＣｂ１についても同様である。
後述するように、第１の実施の形態では、偶数番号の発光サイリスタＬと、奇数番号の発光サイリスタＬとがそれぞれ発光素子群を構成し、それぞれの発光素子群の１個の発光サイリスタＬ、すなわち奇数番号の１個の発光サイリスタＬと偶数番号の１個の発光サイリスタＬとがペアとなって点灯制御される。
【００８５】
図７において、時刻ａから時刻ｙへとアルファベット順に時刻が経過するとする。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ１、Ｌ２は、時刻ｃから時刻ｐの期間Ｔａ（１）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ３、Ｌ４は、時刻ｐから時刻ｕの期間Ｔａ（２）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ５、Ｌ６は、時刻ｕから時刻ｗの期間Ｔａ（３）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ７、Ｌ８は、時刻ｗから時刻ｙの期間Ｔａ（４）において点灯制御される。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
一方、発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ１、Ｌ２は、時刻ｉから時刻ｒの期間Ｔｂ（１）において点灯制御される。発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ３、Ｌ４は、時刻ｒから時刻ｖの期間Ｔｂ（２）において点灯制御される。発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ５、Ｌ６は、時刻ｖから時刻ｘの期間Ｔｂ（３）において点灯制御される。発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ７、Ｌ８（図示せず）は、時刻ｘ以降の期間Ｔｂ（４）において点灯制御される。
以下、同様にして番号が９以上の発光サイリスタＬが点灯制御される。
【００８６】
本実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…および期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの半分の長さ（位相でいうと１８０°）ずれているとする。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの半分の期間が経過したときに開始する。
したがって、以下では、発光チップ群＃ａの発光チップＣａ１を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。
【００８７】
期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する設定信号φＷｏ（φＷｏ１〜φＷｏ２０）および設定信号φＷｅ（φＷｅ１〜φＷｅ２０）を除いて、同じ波形の繰り返しである。
したがって、以下では、時刻ｃから時刻ｐまでの期間Ｔａ（１）のみを説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＣａ１および発光チップＣｂ１が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【００８８】
期間Ｔａ（１）における第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、消灯信号φＲａの信号波形について説明する。
第１転送信号φ１ａは、時刻ｃで「Ｌ」であって、時刻ｎで「Ｌ」から「Ｈ」に移行し、時刻ｐで「Ｈ」を維持している。
第２転送信号φ２ａは、時刻ｃで「Ｈ」であって、時刻ｍで「Ｈ」から「Ｌ」に移行し、時刻ｐで「Ｌ」を維持している。
ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（２）における第２転送信号φ２ａの波形になっている。そして、期間Ｔａ（１）における第２転送信号φ２ａの波形が、期間Ｔａ（２）における第１転送信号φ１ａの波形になっている。
すなわち、第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔの２倍の期間（２Ｔ）を単位として繰り返す信号波形である。そして、時刻ｍから時刻ｎまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
第１転送信号φ１ａと第２転送信号φ２ａとの一組の転送信号により、図５に示した転送サイリスタＴが、後述するように、順番にオン状態になって、点灯または非点灯の制御の対象である（点灯制御する）発光サイリスタＬを設定する。
【００８９】
許可信号φＥａは、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。そして、時刻ｐで「Ｈ」を維持している。
許可信号φＥａは、後述するように、点灯または非点灯の制御の対象である（点灯制御する）発光サイリスタＬを点灯可能な状態に設定する。
【００９０】
消灯信号φＲａは、時刻ｃで「Ｈ」であって、時刻ｏで「Ｈ」から「Ｌ」に移行し、時刻ｐで「Ｌ」から「Ｈ」に移行する。
消灯信号φＲａは、後述するように、点灯（発光）している発光サイリスタＬをターンオフさせて、消灯させる信号である。
【００９１】
設定信号φＷｏ１は、時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｋで「Ｈ」から「Ｌ」に移行し、時刻ｌで「Ｌ」から「Ｈ」に移行する。すなわち、設定信号φＷｏ１は、期間Ｔａ（１）において、「Ｌ」の期間が２つある。
ここでは、期間Ｔａ（１）における設定信号φＷｅ１の波形は、設定信号φＷｏ１の波形と同じである。
そして、設定信号φＷｏ１、φＷｅ１と許可信号φＥａとの関係を見ると、設定信号φＷｏ１、φＷｅ１は許可信号φＥａが「Ｌ」である時刻ｄから時刻ｈまでの期間に含まれる時刻ｅから時刻ｆまでの期間おいて「Ｌ」になっている。
一方、許可信号φＥａに対して位相が１８０°ずれて送信される許可信号φＥｂと、設定信号φＷｏ１、φＷｅ１との関係を見ると、設定信号φＷｏ１、φＷｅ１は許可信号φＥｂが「Ｌ」である時刻ｊから時刻ｏまでの期間に含まれる時刻ｋから時刻ｌまでの期間おいて「Ｌ」になっている。
【００９２】
すなわち、期間Ｔａ（１）において、設定信号φＷｏ１、φＷｅ１が最初に「Ｌ」となる期間（時刻ｅから時刻ｆ）は、発光チップＣａ１の発光サイリスタＬ１、Ｌ２をターンオンさせて、点灯（発光）させるための信号であって、設定信号φＷｏ１が後に「Ｌ」となる期間（時刻ｋから時刻ｌ）は、発光チップＣｂ１の発光サイリスタＬ１、Ｌ２をターンオンさせて、点灯（発光）させるための信号である。
このため、許可信号φＥａが「Ｌ」である期間（時刻ｄから時刻ｈ）は、発光チップＣｂ１の発光サイリスタＬ１をターンオンさせて点灯（発光）させるために、設定信号φＷｏ１、φＷｅ１が「Ｌ」となる期間（時刻ｋから時刻ｌ）と重ならないように設定されている。同様に、許可信号φＥｂが「Ｌ」である期間（時刻ｊから時刻ｏ）は、発光チップＣａ１の発光サイリスタＬ１をターンオンさせて点灯（発光）させるために、設定信号φＷｏ１、φＷｅ１が「Ｌ」となる期間（時刻ｅから時刻ｆ）と重ならないように設定されている。
【００９３】
後述するように、発光サイリスタＬは、許可信号φＥ（許可信号φＥａ、φＥｂ）が「Ｌ」であって、設定信号φＷ（設定信号φＷｏ、φＷｅ）と「Ｌ」になるとき、ターンオンして点灯（発光）する。
【００９４】
では、図４および図５を参照しつつ、図７に示したタイミングチャートにしたがって、発光装置６５における発光チップＣの動作を説明する。
（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂおよび電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜発光装置６５＞
図７に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図４参照）。よって、すべての発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのＶｓｕｂ端子は「Ｈ」に設定され、それぞれのＶｇａ端子は「Ｌ」（−３．３Ｖ）に設定される。そして、Ｖｇａ端子に接続されている電源線７１が「Ｌ」になる。さらに、電流制限抵抗ＲＩ１、ＲＩ３を介して電源線７１に接続されている点灯信号線７５−１が「Ｌ」になり、電流制限抵抗ＲＩ２、ＲＩ４を介して電源線７１に接続されている点灯信号線７５−２が「Ｌ」になる（図５参照）。
【００９５】
そして、信号発生回路１１０の転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂおよび第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図５参照）。
【００９６】
さらに、信号発生回路１１０の許可信号発生部１３０ａは許可信号φＥａを「Ｈ」に、許可信号発生部１３０ｂは許可信号φＥｂを「Ｈ」に設定する。すると、許可信号ライン２０３ａ、２０３ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣのφＥ端子が「Ｈ」になる（図５参照）。
【００９７】
さらにまた、信号発生回路１１０の消灯信号発生部１４０ａは消灯信号φＲａを「Ｈ」に、消灯信号発生部１４０ｂは消灯信号φＩｂを「Ｈ」に設定する。すると、消灯信号ライン２０４ａ、２０４ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣのφＲ端子が「Ｈ」になる。φＲ端子に接続されている消灯信号線７７も「Ｈ」になる（図５参照）。
【００９８】
信号発生回路１１０の設定信号発生部１５０ａは設定信号φＷｏ１〜φＷｏ２０を「Ｈ」に設定する。すると、設定信号ライン２０５ｏ１〜２０５ｏ２０が「Ｈ」になる。設定信号発生部１５０ｂは設定信号φＷｅ１〜φＷｅ２０を「Ｈ」に設定する。すると、設定信号ライン２０５ｅ１〜２０５ｅ２０が「Ｈ」になる（図４参照）。これにより、発光チップＣのφＷｏ端子およびφＷｅ端子が「Ｈ」になる（図５参照）。
発光チップＣのφＷｏ端子は、電流制限抵抗ＲＷ１を介して、設定信号線７４−１に接続されている。発光チップＣのφＷｅ端子は、電流制限抵抗ＲＷ２を介して、設定信号線７４−２に接続されている。よって、設定信号線７４−１、７４−２も「Ｈ」になる（図５参照）。
【００９９】
次に、図５を参照しつつ、図７に示したタイミングチャートにしたがって、発光チップＣの動作を、発光チップ組＃１に属する発光チップＣａ１、Ｃｂ１で説明する。
なお、図７および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
【０１００】
＜発光チップＣａ１＞
転送サイリスタＴ、設定サイリスタＳ、発光サイリスタＬ、設定許可サイリスタＴＥ１、ＴＥ２および消灯サイリスタＴＲ１、ＴＲ２のアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」に設定される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。
【０１０１】
同様に、奇数番号の設定サイリスタＳ１、Ｓ３、Ｓ５、…および設定許可サイリスタＴＥ１のそれぞれのカソード端子は、設定信号線７４−１に接続され、「Ｈ」に設定されている。偶数番号の設定サイリスタＳ２、Ｓ４、Ｓ６、…および設定許可サイリスタＴＥ２のそれぞれのカソード端子は、設定信号線７４−２に接続され、「Ｈ」に設定されている。設定信号線７４−１、７４−２は「Ｈ」であるので、設定サイリスタＳおよび設定許可サイリスタＴＥ１、ＴＥ２のアノード端子およびカソード端子はともに「Ｈ」となり、オフ状態にある。
【０１０２】
さらに、奇数番号の発光サイリスタＬ１、Ｌ３、Ｌ５、…および消灯サイリスタＴＲ２のゲート端子Ｇｔｒ２は、点灯信号線７５−１に接続され、「Ｌ」（−３．３Ｖ）に設定されている。偶数番号の発光サイリスタＬ２、Ｌ４、Ｌ６、…および消灯サイリスタＴＲ１のゲート端子Ｇｔｒ１は、点灯信号線７５−２に接続され、「Ｌ」（−３．３Ｖ）に設定されている。
よって、発光サイリスタＬのアノード端子およびカソード端子はともに「Ｌ」（−３．３Ｖ）となっている。消灯サイリスタＴＲ１、ＴＲ２は、しきい電圧がともに−４．８Ｖになっている。
【０１０３】
設定許可サイリスタＴＥ１のゲート端子Ｇｔｅ１および設定許可サイリスタＴＥ２のゲート端子Ｇｔｅ２は、許可信号線７６に接続され、「Ｈ」（０Ｖ）に設定されている。よって、設定許可サイリスタＴＥ１および設定許可サイリスタＴＥ２は、ともにしきい電圧は−１．５Ｖである。
【０１０４】
消灯サイリスタＴＲ１のカソード端子は電流制限抵抗ＲＲ１を介して、消灯サイリスタＴＲ２のカソード端子は電流制限抵抗ＲＲ２を介して消灯信号線７７に接続さている。消灯信号線７７は「Ｈ」に設定されている。よって、消灯サイリスタＴＲ１および消灯サイリスタＴＲ２は、アノード端子およびカソード端子はともに「Ｈ」でオフ状態にある。
【０１０５】
転送サイリスタＴのゲート端子Ｇｔは、接続抵抗Ｒｘを介して設定サイリスタＳのゲート端子Ｇｓに接続されている。設定サイリスタＳのゲート端子Ｇｓは、接続抵抗Ｒｙを介して発光サイリスタＬのゲート端子Ｇｌに接続されている。そして、発光サイリスタＬのゲート端子Ｇｌは、接続抵抗Ｒｚを介して「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。
すなわち、ゲート端子Ｇｔの電位と電源線７１の「Ｌ」(-３．３Ｖ)との間の電位が、接続抵抗Ｒｘ、Ｒｙ、Ｒｚで分圧され、ゲート端子Ｇｓおよびゲート端子Ｇｌに設定される。
なお、１個の転送サイリスタＴに対して、設定サイリスタＳと発光サイリスタＬとのペアが２ペア接続されている。
ここでは、接続抵抗Ｒｘの抵抗値Ｒｘを２ｋΩ、接続抵抗Ｒｙの抵抗値Ｒｙを１６ｋΩ、接続抵抗Ｒｚの抵抗値Ｒｚを６ｋΩとして説明する。なお、後述するように、接続抵抗Ｒｙの抵抗値Ｒｙは、設定サイリスタＳがオン状態になると、変調を受けて０．８ｋΩ程度に低下する。これらの抵抗値は、後述する動作が実現できればよく、他の抵抗値であってもよい。
【０１０６】
スタートダイオードＤｓのアノード端子は、「Ｈ」（０Ｖ）の第２転送信号線７３に接続されている。スタートダイオードＤｓのカソード端子（ゲート端子Ｇｔ１）は、接続抵抗Ｒｘ、Ｒｙ、Ｒｚを介して、「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。よって、スタートダイオードＤｓは順方向にバイアス（順バイアス）されている。これにより、スタートダイオードＤｓのカソード端子（ゲート端子Ｇｔ１）の電位は、アノード端子の「Ｈ」（０Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖとなり、転送サイリスタＴ１はしきい電圧が−３Ｖになる。
これにより、ゲート端子Ｇｓ１、Ｇｓ２の電位は−１．６５Ｖとなる。よって、設定サイリスタＳ１、Ｓ２のしきい電圧は−３．１５Ｖとなる。
一方、ゲート端子Ｇｌ１、Ｇｌ２の電位は−２．８５Ｖとなる。よって、発光サイリスタＬ１、Ｌ２のしきい電圧は−４．３５Ｖとなる。なお、前述したように点灯信号線７５−１、７５−２は「Ｌ」（-３．３Ｖ）であるが、発光サイリスタＬ１、Ｌ２のしきい電圧がより低いため、発光サイリスタＬ１、Ｌ２はターンオンしない。
【０１０７】
同様に、結合ダイオードＤ１も順バイアスとなって、結合ダイオードＤ１のカソード端子（ゲート端子Ｇｔ２）の電位は−３Ｖとなる。
これにより、ゲート端子Ｇｓ３、Ｇｓ４の電位は−３．０２Ｖとなり、設定サイリスタＳ３、Ｓ４のしきい電圧は−４．５２Ｖとなる。
一方、ゲート端子Ｇｌ３、Ｇｌ４の電位は−３．２３Ｖとなる。よって、発光サイリスタＬ３、Ｌ４のしきい電圧は−４．７３Ｖとなる。
【０１０８】
番号が３以上の転送サイリスタＴのゲート端子Ｇｔの電位は、スタートダイオードＤｓのカソード端子が「Ｈ」（０Ｖ）である影響を受けないので、「Ｌ」（-３．３Ｖ）になっている。よって、番号が３以上の転送サイリスタＴのしきい電圧は−４．８Ｖとなる。
また、番号が５以上の設定サイリスタＳのゲート端子Ｇｓの電位および発光サイリスタＬのゲート端子Ｇｌの電位も−３．３Ｖとなる。よって、番号が５以上の設定サイリスタＴおよび発光サイリスタＬのしきい電圧は−４．８Ｖとなる。
【０１０９】
＜発光チップＣｂ１＞
発光チップＣｂ１においても、初期状態は発光チップＣａ１と同じであるので、説明を省略する。
【０１１０】
（２）時刻ｂ
図７に示す時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態に入る。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。しかし、転送サイリスタＴ３以降の番号の大きい奇数番目の転送サイリスタＴはしきい電圧が−４．８Ｖであるので、ターンオンできない。
【０１１１】
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、アノード端子の「Ｈ」（０Ｖ）になる。すると、順バイアスの結合ダイオードＤ１により、ゲート端子Ｇｔ２の電位は−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤ２を介して接続されたゲート端子Ｇｔ３の電位は−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。番号が４以上の転送サイリスタＴは、しきい電圧は−４．８Ｖが維持される。
そして、転送サイリスタＴ１のカソード端子（図５の第１転送信号線７２）の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
【０１１２】
一方、転送サイリスタＴ１がターンオンしてゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）となると、ゲート端子Ｇｓ１、Ｇｓ２の電位は−０．２７Ｖとなり、設定サイリスタＳ１、Ｓ２はしきい電圧が−１．７７Ｖになる。また、ゲート端子Ｇｌ１、Ｇｌ２の電位は−２．４８Ｖとなり、発光サイリスタＬ１、Ｌ２のしきい電圧が−３．９８Ｖとなる。なお、点灯信号線７５−１、７５−２は「Ｌ」（-３．３Ｖ）であるが、発光サイリスタＬ１、Ｌ２は、しきい電圧がより低いため、ターンオンしない。
さらに、ゲート端子Ｇｔ２の電位が−１．５Ｖとなると、ゲート端子Ｇｓ３、Ｇｓ３の電位は−１．６５Ｖとなり、設定サイリスタＳ３、Ｓ４はしきい電圧が−３．１５Ｖになる。また、ゲート端子Ｇｌ３、Ｇｌ４の電位は−２．８５Ｖとなり、発光サイリスタＬ３、Ｌ４はしきい電圧が−４．３５Ｖとなる。
さらにまた、ゲート端子Ｇｔ３の電位が−３Ｖとなると、ゲート端子Ｇｓ５、Ｇｓ６の電位は−３．０２Ｖとなり、設定サイリスタＳ５、Ｓ６はしきい電圧が−４．５２Ｖになる。また、ゲート端子Ｇｌ５、Ｇｌ６の電位は−３．２３Ｖとなり、発光サイリスタＬ３、Ｌ４はしきい電圧が−４．７３Ｖとなる。
【０１１３】
このように、ゲート端子Ｇｔの電位が変化すると、ゲート端子Ｇｓ、Ｇｌの電位が変化し、設定サイリスタＳ、発光サイリスタＬのしきい電圧が変化する。
以下では、ターンオンまたはターンオフに関係するサイリスタについてのみ説明する。
【０１１４】
すなわち、時刻ｂにおいて、ターンオンするのは転送サイリスタＴ１のみである。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にある。他の転送サイリスタＴ、設定サイリスタＳ、発光サイリスタＬ、設定許可サイリスタＴＥ１、ＴＥ２、消灯サイリスタＴＲ１、ＴＲ２はオフ状態にある。
以下では、オン状態にあるサイリスタ（転送サイリスタＴ、設定サイリスタＳ、発光サイリスタＬ、設定許可サイリスタＴＥ１、ＴＥ２、消灯サイリスタＴＲ１、ＴＲ２）のみを表記する。
【０１１５】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
【０１１６】
（３）時刻ｃ
時刻ｃは、期間Ｔａ（１）の開始時刻である。信号の変化はない。
【０１１７】
（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号線７６が、電流制限抵抗ＲＥを介して「Ｌ」（-３．３Ｖ）になる。すると、許可信号線７６に接続されたゲート端子Ｇｔｅ１、Ｇｔｅ２の電位が「Ｌ」（-３．３Ｖ）になる。すると、設定許可サイリスタＴＥ１、ＴＥ２のしきい電圧が−１．５Ｖから−４．８Ｖになる。
時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
【０１１８】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
【０１１９】
（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷｏ１、φＷｅ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
設定信号線７４−１の電位が、電流制限抵抗ＲＷ１を介して、「Ｌ」（-３．３Ｖ）になる。すると、設定信号線７４−１にカソード端子が接続された設定サイリスタＳ１、Ｓ２は、しきい電圧が−１．７７Ｖになっているので、ターンオンする。
すると、ゲート端子Ｇｓ１、Ｇｓ２の電位が０Ｖになる。これにより、ゲート端子Ｇｌ１、Ｇｌ２の電位は、ゲート端子Ｇｓ１、Ｇｓ２の電位（０Ｖ）と、電源線７１の電位（Ｖｇａ（「Ｌ」（-３．３Ｖ）））との差の電位を接続抵抗Ｒｙと接続抵抗Ｒｚとで分圧した抵抗値となる。なお、接続抵抗Ｒｙは、設定サイリスタＳがオン状態になることで、０．８ｋΩ程度になる。よって、ゲート端子Ｇｌ１、Ｇｌ２の電位は−０．３９Ｖとなる。これにより、発光サイリスタＬ１、Ｌ２のしきい電圧は−１．８９Ｖになる。
【０１２０】
発光サイリスタＬ１のカソード端子が接続されている点灯信号線７５−１および発光サイリスタＬ２のカソード端子が接続されている点灯信号線７５−２はともに電源電位Ｖｇａ（「Ｌ」（-３．３Ｖ））となっているので、発光サイリスタＬ１、Ｌ２がターンオンする（図７におけるＣａ１（ｏｄｄ）、Ｃａ１（ｅｖｅｎ））。これにより、点灯信号線７５−１、７５−２の電位は、発光サイリスタＬ１、Ｌ２のアノード端子の電位からｐｎ接合の順方向電位Ｖｄを引いた値である−１．５Ｖになる。
これにより、消灯サイリスタＴＲ１、ＴＲ２のゲート端子Ｇｔｒ１、Ｇｔｒ２の電位が−１．５Ｖになり、消灯サイリスタＴＲ１、ＴＲ２のしきい電圧が−３Ｖになる。
【０１２１】
なお、設定信号φＷｏ１と設定信号φＷｅ１とを、時刻ｅにおいて同時に「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に移行させた。設定信号φＷｏ１および設定信号φＷｅ１の「Ｈ」から「Ｌ」への移行は、同時でなくともよい。設定信号φＷｏ１が設定信号φＷｅ１より先に「Ｈ」から「Ｌ」へ移行し、点灯信号線７５−１の電位が−１．５Ｖになっても、点灯信号線７５−１は、電流制限抵抗ＲＩ１、ＲＩ２を介して、電源線７１に接続されているので、点灯信号線７５−２の電位は電源電位Ｖｇａ（「Ｌ」（-３．３Ｖ））に維持されている。よって、設定信号φＷｅ１が設定信号φＷｏ１より後に「Ｈ」から「Ｌ」に移行しても、発光サイリスタＬ２はターンオンする。これにより、点灯信号線７５−２の電位が−１．５Ｖになる。
【０１２２】
よって、時刻ｅの直後においては、転送サイリスタＴ１、設定サイリスタＳ１、Ｓ２がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態にある。すなわち、発光チップＣａ１において、２個の発光サイリスタＬ１、Ｌ２が同時に点灯（発光）している。
【０１２３】
＜発光チップＣｂ１＞
設定許可サイリスタＴＥ１、ＴＥ２のしきい電圧は−１．５Ｖであるので、設定信号φＷｏ１が「Ｈ」から「Ｌ」に移行し、設定信号線７４−１、７４−２の電位が「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に移行すると、設定許可サイリスタＴＥ１、ＴＥ２がターンオンする。そして、設定信号線７４−１、７４−２の電位を−１．５Ｖにする。
【０１２４】
（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷｏ１、φＷｅ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
設定信号線７４−１、７４−２の電位が「Ｈ」になって、設定サイリスタＳ１、Ｓ２は、カソード端子とアノード端子とがともに「Ｈ」になるので、ターンオフする。
しかし、オン状態の発光サイリスタＬ１、Ｌ２は、オン状態を維持し、ゲート端子Ｇｌ１、Ｇｌ２の電位が０Ｖである。また、転送サイリスタＴ１はオン状態であるので、ゲート端子Ｇｔ１の電位も０Ｖである。よって、ゲート端子Ｇｔ１とゲート端子Ｇｌ１、Ｇｌ２に、それぞれ接続抵抗Ｒｘおよび接続抵抗Ｒｙで接続されたゲート端子Ｇｓ１、Ｇｓ２の電位も０Ｖであって、設定サイリスタＳ１、Ｓ２のしきい電圧は−１．５Ｖである。
時刻ｆの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。
【０１２５】
＜発光チップＣｂ１＞
設定信号線７４−１、７４−２の電位が「Ｈ」になって、設定許可サイリスタＴＥ１、ＴＥ２は、カソード端子とアノード端子とがともに「Ｈ」になるので、ターンオフする。
【０１２６】
（７）時刻ｇ
時刻ｇにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号には変化がないので、時刻ｆの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｂにおける発光チップＣａ１の動作と同様である。すなわち、転送サイリスタＴ１がターンオンする。これにより、設定サイリスタＳ１，Ｓ２のしきい電圧が−１．７７Ｖになる。また、第１転送信号線７２の電位が−１．５Ｖになる。
つまり、発光チップＣｂ１は、シフトしたタイミング（位相が１８０°ずれた関係）で発光チップＣａ１と同様に動作する。
【０１２７】
（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号線７６の電位が０Ｖになって、設定許可サイリスタＴＥ１、ＴＥ２のゲート端子Ｇｔｅ１、Ｇｔｅ２の電位が０Ｖになる。すると、設定許可サイリスタＴＥ１、ＴＥ２のしきい電圧が−１．５Ｖになる。
そして、時刻ｈの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｇの直後の状態が維持される。
【０１２８】
（９）時刻ｉ
時刻ｉにおいて、期間Ｔｂ（１）が開始する。信号の変化はない。
【０１２９】
（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｄにおける発光チップＣａ１の動作と同様であるので、詳細な説明を省略する。
時刻ｊの直後においては、転送サイリスタＴ１がオン状態にある。
【０１３０】
（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷｏ１、φＷｅ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
設定信号線７４−１、７４−２の電位が、それぞれ電流制限抵抗ＲＷ１、ＲＷ２を介して、「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）になる。すると、設定信号線７４−１、７４−２にそれぞれカソード端子が接続された設定許可サイリスタＴＥ１、ＴＥ２は、時刻ｈにおいてしきい電圧が−１．５Ｖになっているので、ターンオンする。
なお、前述したように、発光サイリスタＬ１、Ｌ２がオン状態であるため、設定サイリスタＳ１、Ｓ２のしきい電圧も−１．５Ｖになっている。よって、設定許可サイリスタＴＥ１の代わりに、またはともに設定サイリスタＳ１がターンオンすることがありうる。同様に、設定許可サイリスタＴＥ２の代わりに、またはともに設定サイリスタＳ２がターンオンすることがありうる。すでに発光サイリスタＬ１がオン状態であるので、設定サイリスタＳ１がターンオンしてもかまわない。同様に、すでに発光サイリスタＬ２がオン状態であるので、設定サイリスタＳ２がターンオンしてもかまわない。
【０１３１】
時刻ｋの直後においては、転送サイリスタＴ１、設定許可サイリスタＴＥ１（および／または設定サイリスタＳ１）、設定許可サイリスタＴＥ２（および／または設定サイリスタＳ２）がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。
【０１３２】
＜発光チップＣｂ１＞
時刻ｅの発光チップＣａ１と同様に、設定サイリスタＳ１、Ｓ２がターンオンし、次いで発光サイリスタＬ１、Ｌ２がターンオンして点灯（発光）する（図７におけるＣｂ１（ｏｄｄ）、Ｃｂ１（ｅｖｅｎ））。
時刻ｋの直後においては、転送サイリスタＴ１、設定サイリスタＳ１、Ｓ２がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。すなわち、発光チップＣｂ１において、２個の発光サイリスタＬ１、Ｌ２が同時に点灯（発光）している。
【０１３３】
（１２）時刻ｌ
時刻ｌにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷｅ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
設定信号線７４−１、７４−２の電位が「Ｈ」になって、オン状態にあった設定許可サイリスタＴＥ１（および／または設定サイリスタＳ１）、設定許可サイリスタＴＥ２（および／または設定サイリスタＳ２）は、カソード端子とアノード端子とがともに「Ｈ」になるので、ターンオフする。
しかし、オン状態の発光サイリスタＬ１、Ｌ２はオン状態を維持する。また、設定サイリスタＳ１、Ｓ２のしきい電圧は−１．５Ｖである。
時刻ｌの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｆにおける発光チップＣａ１の動作と同様に、設定信号線７４−１、７４−２の電位が「Ｌ」から「Ｈ」になって、設定サイリスタＳ１、Ｓ２がターンオフする。
時刻ｌの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。
【０１３４】
（１３）時刻ｍ
時刻ｍにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ２がターンオンする。しかし、番号が４以上の偶数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
【０１３５】
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２は「Ｈ」（０Ｖ）になる。すると、転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤ２を介して接続されたゲート端子Ｇｔ３の電位は−１．５Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−３Ｖになる。
そして、第２転送信号線７３は−１．５Ｖになる。
【０１３６】
一方、転送サイリスタＴ２がターンオンしてゲート端子Ｇｔ２が「Ｈ」（０Ｖ）になると、ゲート端子Ｇｓ３、Ｇｓ４の電位が−０．２７Ｖになり、設定サイリスタＳ３、Ｓ４のしきい電圧が−１．７７Ｖになる。すると、ゲート端子Ｇｌ３、Ｇｌ４の電位が−２．４８Ｖになり、発光サイリスタＬ３、Ｌ４のしきい電圧が−３．９８Ｖになる。
時刻ｍの直後においては、転送サイリスタＴ１、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。
【０１３７】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの直後の状態が維持される。
【０１３８】
（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ１は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。なお、発光サイリスタＬ１、Ｌ２がオン状態にあって、ゲート端子Ｇｌ１の電位は、０Ｖに維持される。よって、転送サイリスタＴ１のしきい電圧は−１．５Ｖが維持される。
時刻ｎの直後においては、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。
【０１３９】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの状態が維持される。
【０１４０】
（１５）時刻ｏ
時刻ｏにおいて、発光チップ群＃ａに送信される消灯信号φＲａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。また、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
消灯信号φＲａが「Ｈ」から「Ｌ」（−３．３Ｖ）に移行すると、消灯信号線７７が「Ｌ」（−３．３Ｖ）になる。すると、時刻ｅでしきい電圧が−３Ｖになった消灯サイリスタＴＲ１、ＴＲ２がともにターンオンする。なお、消灯サイリスタＴＲ１、ＴＲ２のいずれか一方が先にターンオンしてカソード端子が−１．５Ｖになっても、電流制限抵抗ＲＲ１、ＲＲ２により、φＲ端子の電位は「Ｌ」（−３．３Ｖ）が維持される。よって、消灯サイリスタＴＲ１、ＴＲ２はいずれもがターンオンする。
【０１４１】
すると、消灯サイリスタＴＲ１、ＴＲ２のそれぞれのゲート端子Ｇｔｒ１、Ｇｔｒ２の電位がともに０Ｖになり、点灯信号線７５−１、７５−２の電位が「Ｈ」（０Ｖ）になる。
これにより、発光サイリスタＬ１、Ｌ２のアノード端子とカソード端子の電位がともに「Ｈ」（０Ｖ）になって、ターンオフする。
すると、発光サイリスタＬ１のゲート端子Ｇｔ１および発光サイリスタＬ２のゲート端子Ｇｔ２は「Ｈ」（０Ｖ）を維持できなくなる。転送サイリスタＴ１、設定サイリスタＳ１、設定サイリスタＳ２がオフ状態であるので、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｓ１、Ｇｓ２、Ｇｔ１が電源電位Ｖｇａ（「Ｌ」（-３．３Ｖ））になる。これにより、発光サイリスタＬ１、Ｌ２、設定サイリスタＳ１、Ｓ２、転送サイリスタＴ１は、それぞれしきい電圧が−４．８Ｖになる。
すなわち、発光チップＣａ１の発光サイリスタＬ１は、時刻ｅの設定信号φＷｏ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｏの消灯信号φＲａが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｅから時刻ｏまでの期間が、発光チップＣａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
また、発光チップＣａ１の発光サイリスタＬ２は、時刻ｅの設定信号φＷｅ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｏの消灯信号φＲａが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｅから時刻ｏまでの期間が、発光チップＣａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｏの直後においては、転送サイリスタＴ２、消灯サイリスタＴＲ１、ＴＲ２がオン状態にある。
【０１４２】
＜発光チップＣｂ１＞
発光チップ群＃ｂに送信される許可信号φＥｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、発光チップＣａ１における時刻ｈと同様に、許可信号線７６の電位が０Ｖになって、設定許可サイリスタＴＥ１、ＴＥ２のゲート端子Ｇｔｅ１、Ｇｔｅ２の電位が０Ｖになる。そして、設定許可サイリスタＴＥ１、ＴＥ２のしきい電圧が−１．５Ｖになる。
時刻ｏの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。
なお、本実施の形態では、時刻ｏにおいて、発光チップ群＃ａに送信される消灯信号φＲａを「Ｌ」から「Ｈ」に移行し、発光チップ群＃ｂに送信される許可信号φＥｂを「Ｌ」から「Ｈ」に移行したが、これらの移行を同時にする必要はなく、どちらが先でもかまわない。
【０１４３】
（１６）時刻ｐ
時刻ｐにおいて、発光チップ群＃ａに送信される消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
消灯サイリスタＴＲ１、ＴＲ２のアノード端子とカソード端子との電位がともに「Ｈ」（０Ｖ）になるので、消灯サイリスタＴＲ１、ＴＲ２がターンオフする。すると、ゲート端子Ｇｔｒ１、Ｇｔｒ２の電位が０Ｖでなくなって、点灯信号線７５−１、７５−２の電位が電源電位Ｖｇａ（「Ｌ」（-３．３Ｖ））になる。
【０１４４】
時刻ｐからは、発光サイリスタＬ２の点灯制御の期間Ｔａ（２）に入る。
第１転送信号φ１ａおよび第２転送信号φ２ａは、期間Ｔａ（１）およびＴａ（２）を周期として変化するため、これらの信号の波形は異なるが、発光チップＣａ１の動作は、時刻ｃから時刻ｐまでの期間Ｔａ（１）の繰り返しとなる。よって、期間Ｔａ（２）では、第１転送信号φ１ａ、第２転送信号φ２ａおよびこれらに関連する転送サイリスタＴの説明を除き、発光チップＣａ１の動作の説明を省略する。
時刻ｐにおいては、転送サイリスタＴ２がオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｏの直後の状態が維持される。
【０１４５】
（１７）時刻ｑ
時刻ｑにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ｂに送信される消灯信号φＲｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｈと同様であるので説明を省略する。
時刻ｑの直後においては、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ３、Ｌ４がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｏにおける発光チップＣａ１の動作と同様に、消灯信号φＲｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、オン状態の発光サイリスタＬ１、Ｌ２は、カソード端子およびアノード端子がともに「Ｈ」となってターンオフして消灯する。
すなわち、発光チップＣｂ１の発光サイリスタＬ１は、時刻ｋの設定信号φＷｏ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｑの消灯信号φＲｂが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｋから時刻ｑまでの期間が、発光チップＣｂ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
発光チップＣｂ１の発光サイリスタＬ２は、時刻ｋの設定信号φＷｅ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｑの消灯信号φＲｂが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｋから時刻ｑまでの期間が、発光チップＣｂ１の発光サイリスタＬ２の点灯（発光）期間に対応する。
時刻ｑの直後においては、転送サイリスタＴ２、消灯サイリスタＴＲ１、ＴＲ２がオン状態にある。
【０１４６】
（１８）時刻ｒ
時刻ｒにおいて、発光チップ群＃ｂに送信される消灯信号φＲｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｑの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣａ１における時刻ｐと同様に、オン状態の消灯サイリスタＴＲ１、ＴＲ２がターンオフする。そして、点灯信号線７５−１、７５−２の電位が電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。いずれの発光サイリスタＬもしきい電圧は−３．３Ｖより低いので、ターンオンしない。
時刻ｒの直後においては、転送サイリスタＴ２がオン状態にある。
時刻ｒにおいて、発光チップ群＃ｂの発光サイリスタＬ１を制御する期間Ｔｂ（１）が終了する。
【０１４７】
（１９）時刻ｓ
時刻ｓにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖであった転送サイリスタＴ３がターンオンする。これにより、ゲート端子Ｇｔ３は「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ４の電位は−１．５Ｖになり、転送サイリスタＴ４のしきい電圧は−３Ｖになる。
なお、時刻ｓの直後においては、転送サイリスタＴ２、Ｔ３がオン状態にあって、発光サイリスタＬ３、Ｌ４がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、状態の変化はない。
なお、時刻ｓの直後においては、転送サイリスタＴ２がオン状態になっていて、発光サイリスタＬ３がオン状態で点灯（発光）している。なお、発光サイリスタＬ４は消灯状態が維持されている。これについては、後述する。
【０１４８】
（２０）時刻ｔ
時刻ｔにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第２転送信号φ２ａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ２は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。
時刻ｔの直後においては、転送サイリスタＴ３がオン状態にあって、発光サイリスタＬ３、Ｌ４がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、状態の変化はない。
なお、時刻ｔの直後においては、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ３がオン状態で点灯（発光）している。
【０１４９】
（２１）その他
時刻ｕにおいて、発光チップＣａ１の発光サイリスタＬ３、Ｌ４を制御する期間Ｔａ（２）が終了する。時刻ｖにおいて、発光チップＣｂ１の発光サイリスタＬ３、Ｌ４を制御する期間Ｔｂ（２）が終了する。時刻ｗにおいて、発光チップＣａ１の発光サイリスタＬ５、Ｌ６を制御する期間Ｔａ（３）が終了する。時刻ｘにおいて、発光チップＣｂ１の発光サイリスタＬ５、Ｌ６を制御する期間Ｔｂ（３）が終了する。そして、時刻ｙにおいて、発光チップＣａ１の発光サイリスタＬ７、Ｌ８を制御する期間Ｔａ（４）が終了する。以下同様に、発光チップＣのすべての発光サイリスタＬの点灯制御を行う。
【０１５０】
以上説明した発光チップＣの動作をまとめて説明する。
はじめに転送サイリスタＴの動作を説明する。
第１の実施の形態における発光チップＣでは、２相の転送信号（第１転送信号φ１および第２転送信号φ２）により、転送サイリスタＴのオン状態を順に移している。
すなわち、２相の転送信号の内の一方の転送信号が「Ｌ」（−３．３Ｖ）になることにより、一方の転送信号がカソード端子に送信された番号ｎの転送サイリスタＴｎがオン状態になり、そのゲート端子Ｇｔｎが「Ｈ」（０Ｖ）になる。「Ｈ」（０Ｖ）になったゲート端子Ｇｔｎと順バイアスの結合ダイオードＤｎで接続された隣接する転送サイリスタＴｎ＋１のゲート端子Ｇｔｎ＋１の電位が−１．５Ｖになる。これにより、転送サイリスタＴｎ＋１は、しきい電圧が上昇（本実施の形態では、−４．５Ｖから−３Ｖ）し、他方の転送信号が「Ｌ」（−３．３Ｖ）となるタイミングでオン状態になる。
つまり、２相の転送信号（第１転送信号φ１および第２転送信号φ２）を、「Ｌ」（−３．３Ｖ）の期間が重なる（図７における時刻ｍから時刻ｎまでの期間）ように、位相をずらして送信することにより、転送サイリスタＴを順次オン状態に設定する。
【０１５１】
そして、転送サイリスタＴｎがオン状態になって、ゲート端子Ｇｔｎが「Ｈ」（０Ｖ）になると、ゲート端子Ｇｔｎに接続抵抗Ｒｘを介して接続された設定サイリスタＳ２ｎ−１のゲート端子Ｇｓ２ｎ−１と設定サイリスタＳ２ｎのゲート端子Ｇｓ２ｎの電位が−０．２７Ｖになり、設定サイリスタＳ２ｎ−１および設定サイリスタＳ２ｎのしきい電圧が−１．７７Ｖとなる。
【０１５２】
そして、許可信号φＥが「Ｌ」（−３．３Ｖ）である期間に、設定信号φＷｏ（設定信号φＷｏ１〜φＷｏ２０）、φＷｅ（設定信号φＷｅ１〜φＷｅ２０）が「Ｌ」となると、設定信号線７４−１、７４−２の電位が「Ｌ」（−３．３Ｖ）になって、設定サイリスタＳ２ｎ−１、Ｓ２ｎがターンオンする。
【０１５３】
設定サイリスタＳ２ｎ−１、Ｓ２ｎがターンオンして、ゲート端子Ｇｓ２ｎ−１、Ｇｓ２ｎの電位が０Ｖになると、接続抵抗Ｒｙを介して接続されたゲート端子Ｇｌ２ｎ−１、Ｇｌ２ｎの電位が−０．３９Ｖになり、発光サイリスタＬ２ｎ−１、Ｌ２ｎのしきい電圧が−１．８９Ｖになる。
このとき、点灯信号線７５−１、７５−２は、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になっているので、しきい電圧が−１．８９Ｖの発光サイリスタＬ２ｎ−１、Ｌ２ｎがターンオンして、点灯（発光）する。
【０１５４】
すなわち、第１の実施の形態では、発光チップＣあたり２個の発光サイリスタＬを同時に点灯させうる。これは、発光チップＣにおいて、１個の転送サイリスタＴに２ペアの設定サイリスタＳと発光サイリスタＬとを接続し、奇数番号の発光サイリスタＬ２ｎ−１を点灯させる設定信号φＷｏと、偶数番号の発光サイリスタＬ２ｎを点灯させる設定信号φＷｅとを送信していることによる。
【０１５５】
そして、発光サイリスタＬ２ｎ−１、Ｌ２ｎがオン状態のとき、消灯信号φＲａ、φＲｂが「Ｈ」から「Ｌ」に移行すると、消灯サイリスタＴＲ１、ＴＲ２がターンオンする。すると、消灯サイリスタＴＲ１、ＴＲ２のそれぞれのゲート端子Ｇｔｒ１、Ｇｔｒ２の電位が「Ｈ」（０Ｖ）になって、点灯信号線７５−１、７５−２の電位が「Ｈ」（０Ｖ）になる。よって、オン状態にあった発光サイリスタＬ２ｎ−１、Ｌ２ｎがターンオフする。
すなわち、発光サイリスタＬが点灯（発光）する点灯期間は、設定信号φＷｏ（設定信号φＷｏ１〜φＷｏ２０）、φＷｅ（設定信号φＷｅ１〜φＷｅ２０）が、「Ｌ」になるタイミング（時刻）から、消灯信号φＲａ、φＲｂが「Ｈ」から「Ｌ」になる時刻（例えば、図７における時刻ｅから時刻ｏ）までとなる。
【０１５６】
次に、発光サイリスタＬを点灯させないときについて説明する。
発光サイリスタＬ２ｎ−１または発光サイリスタＬ２ｎを点灯させないときは、点灯させる場合に「Ｈ」から「Ｌ」に移行させる時刻（タイミング）（たとえば、時刻ｅ）において、設定信号φＷｏ（設定信号φＷｏ１〜φＷｏ２０）または設定信号φＷｅ（設定信号φＷｅ１〜φＷｅ２０）を「Ｈ」（０Ｖ）のままに維持する。これにより、設定サイリスタＳ２ｎ−１または設定サイリスタＳ２ｎはターンオンせず、ゲート端子Ｇｌ２ｎ−１またはゲート端子Ｇｌ２ｎの電圧が−２．４８Ｖに維持される。このため、発光サイリスタＬ２ｎ−１または発光サイリスタＬ２ｎは、しきい電圧が−３．９８Ｖであるため、ターンオンしない。
【０１５７】
なお、設定信号φＷｏ（設定信号φＷｏ１〜φＷｏ２０）および設定信号φＷｅ（設定信号φＷｅ１〜φＷｅ２０）を上記の時刻において「Ｈ」（０Ｖ）に維持することで、発光サイリスタＬ２ｎ−１、Ｌ２ｎの両方を消灯のままとできる。
以上説明したように、発光チップＣの発光サイリスタＬを個別に点灯制御できる。
【０１５８】
そして、発光サイリスタＬ２ｎ−１または発光サイリスタＬ２ｎを点灯させないときは、点灯信号線７５−１または点灯信号線７５−２は−１．５Ｖに移行せず、電源電位Ｖｇａ（「Ｌ」（-３．３Ｖ））に維持される。このため、消灯サイリスタＴＲ１または消灯サイリスタＴＲ２のしきい電圧は−４．８Ｖである。
よって、消灯信号φＲが「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に移行しても、消灯サイリスタＴＲ１または消灯サイリスタＴＲ２はターンオンしない（たとえば図７における時刻ｏ）。しかし、発光サイリスタＬ２ｎ−１または発光サイリスタＬ２ｎはオフ状態で点灯（発光）していないため、消灯サイリスタＴＲ１または消灯サイリスタＴＲ２をターンオンして消灯させることを要しない。
発光サイリスタＬ２ｎ−１および発光サイリスタＬ２ｎの両方を点灯させないときも同様である。
【０１５９】
さらに、設定許可サイリスタＴＥ１、ＴＥ２の動作について説明する。
許可信号φＥは許可信号線７６を介して、設定許可サイリスタＴＥ１、ＴＥ２のそれぞれのゲート端子Ｇｔｅ１、Ｇｔｅ２に供給されるため、許可信号φＥが「Ｌ」（−３．３Ｖ）であると、設定許可サイリスタＴＥ１、ＴＥ２のしきい電圧はいずれも−４．８Ｖである。このため、設定信号φＷｏ（設定信号φＷｏ１〜φＷｏ２０）および／または設定信号φＷｅ（設定信号φＷｅ１〜φＷｅ２０）が「Ｌ」（−３．３Ｖ）となっても、設定許可サイリスタＴＥ１、ＴＥ２はターンオンせず、設定サイリスタＳ２ｎ−１および／または設定サイリスタＳ２ｎがターンオンする。
【０１６０】
一方、許可信号φＥが「Ｈ」（０Ｖ）であると、設定許可サイリスタＴＥ１、ＴＥ２は、それぞれのゲート端子Ｇｔｅ１、Ｇｔｅ２の電位が０Ｖとなり、しきい電圧がいずれも−１．５Ｖとなる。このため、設定信号φＷｏ（設定信号φＷｏ１〜φＷｏ２０）および／または設定信号φＷｅ（設定信号φＷｅ１〜φＷｅ２０）が「Ｌ」（−３．３Ｖ）となると、設定許可サイリスタＴＥ１、ＴＥ２がターンオンする。これにより、しきい電圧が−１．５Ｖより低い−１．７７Ｖである設定サイリスタＳ２ｎ−１および／または設定サイリスタＳ２ｎはターンオンできない。
すなわち、許可信号φＥ（許可信号φＥａ、φＥｂ）が「Ｌ」であれば、設定許可サイリスタＴＥ１、ＴＥ２をオフ状態に設定して、発光チップＣが点灯することを許可し、「Ｈ」であれば、設定許可サイリスタＴＥ１、ＴＥ２をオン状態に設定して、発光チップＣが点灯することを阻止する。よって、許可信号φＥ（許可信号φＥａ、φＥｂ）は発光チップＣの点灯を制御するイネーブル信号として働いている。
【０１６１】
そして、発光チップ群＃ａの発光チップＣａおよび発光チップ群＃ｂの発光チップＣｂの点灯制御について説明する。
第１の実施の形態では、発光チップ群＃ａに属する発光チップＣと発光チップ群＃ｂに属する発光チップＣとから構成される発光チップ組に対して、それぞれの発光チップＣの発光サイリスタＬを共に点灯（発光）させるときは、共通に送信する設定信号φＷ（設定信号φＷｏ（φＷｏ１〜φＷｏ２０）、設定信号φＷｅ（φＷｅ１〜φＷｅ２０））に「Ｌ」になる期間を２つ設けている（図７の時刻ｅから時刻ｆまでの期間および時刻ｋから時刻ｌまでの期間）。前の「Ｌ」の期間は発光チップ群＃ａの発光チップＣに対して、後の「Ｌ」の期間は発光チップ群＃ｂの発光チップＣに対して、点灯の開始を設定する。
【０１６２】
そして、本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとで、それぞれに送信する転送信号（第１転送信号φ１ａ、φ１ｂおよび第２転送信号φ２ａ、φ２ｂ）、許可信号φＥ（許可信号φＥａ、φＥｂ）および消灯信号φＲ（消灯信号φＲａ、φＲｂ）の位相を１８０°ずらしている。これにより、設定信号φＷ（設定信号φＷｏ（φＷｏ１〜φＷｏ２０）、設定信号φＷｅ（φＷｅ１〜φＷｅ２０））にそれぞれ設けた２つの「Ｌ」の期間を設定するための期間の幅（マージン）を最大にしている。
すなわち、位相を１８０°ずらしているので、設定信号φＷ（設定信号φＷｏ（φＷｏ１〜φＷｏ２０）および設定信号φＷｅ（φＷｅ１〜φＷｅ２０））にそれぞれ設ける２つの「Ｌ」の時刻は、それぞれ期間Ｔの前半の１／２と後半の１／２の期間に設ければよい。
【０１６３】
なお、許可信号φＥ（φＥａ、φＥｂ）が「Ｌ」であるときに、設定信号φＷ（設定信号φＷｏ（φＷｏ１〜φＷｏ２０）、設定信号φＷｅ（φＷｅ１〜φＷｅ２０））が「Ｌ」となることにより、発光サイリスタＬを点灯させる。
よって、発光チップ群＃ａの発光チップＣに送信する許可信号φＥａの「Ｌ」の期間と、その発光チップＣに送信する設定信号φＷｏ（φＷｏ１〜φＷｏ２０）および設定信号φＷｅ（φＷｅ１〜φＷｅ２０）の「Ｌ」の期間が重なるようし、発光チップ群＃ｂの発光チップＣに送信する設定信号φＷｏ（φＷｏ１〜φＷｏ２０）および設定信号φＷｅ（φＷｅ１〜φＷｅ２０）の「Ｌ」の期間と重ならないようにすればよい。許可信号φＥｂについても同様である。
【０１６４】
一方、発光サイリスタＬの発する発光量は、製造条件のばらつきなどにより、発光チップＣ間、発光サイリスタＬ間で異なることがある。このため、発光サイリスタＬの発光量を補正（光量補正）する。光量補正の方法には、発光サイリスタＬに流す電流を調整して行う方法と、発光サイリスタＬの点灯期間を調整して行う方法とがある。
前述したように、発光サイリスタＬの点灯期間は、設定信号φＷが「Ｌ」に移行して発光サイリスタＬをターンオンする時刻から、消灯信号φＲが「Ｌ」から「Ｈ」に移行して発光サイリスタＬをターンオフ（消灯）する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。
よって、図７では、設定信号φＷｏ（φＷｏ１〜φＷｏ２０）および設定信号φＷｅ（φＷｅ１〜φＷｅ２０）が「Ｌ」になる時刻（タイミング）を同じ（例えば図７において時刻ｄまたは時刻ｋ）としたが、それぞれの期間Ｔにおいて、設定信号φＷｏ（φＷｏ１〜φＷｏ２０）と設定信号φＷｅ（φＷｅ１〜φＷｅ２０）が「Ｈ」から「Ｌ」に移行する時刻（タイミング）およびを調整することで、光量補正できる。
よって、第１の実施の形態において、「同時に点灯」とは、同時刻に点灯を開始する状態だけでなく、点灯している期間が一部重なっている場合を含む。
【０１６５】
第１の実施の形態の発光チップＣでは、次に示す第２の実施の形態の発光チップＣに比べて、転送サイリスタＴの数が発光サイリスタＬの数の１／２でよい。これにより、転送サイリスタＴを駆動するための電力が少なくて済む。
さらに、第１の実施の形態の発光チップＣでは、設定許可サイリスタＴＥ１、ＴＥ２、消灯サイリスタＴＲ１、ＴＲ２を発光チップＣの基板８０上の左右のいずれの側に配置してもよい。
【０１６６】
第１の実施の形態の発光チップＣでは、隣接する発光サイリスタＬ（例えば発光サイリスタＬ１と発光サイリスタＬ２）を同時に点灯制御する。発光サイリスタＬ１と発光サイリスタＬ２とでは、基板８０上の位置が近いので、発光サイリスタＬの特性が近似する。よって、発光サイリスタＬ１と発光サイリスタＬ２とで同じ光量補正データを使用することができ、光量補正データを保持するメモリのサイズが小さくてもよい。
【０１６７】
第１の実施の形態では、発光チップＣあたり最大２個の発光サイリスタＬを同時に点灯（発光）させた。しかし、転送サイリスタＴあたりに接続する設定サイリスタＳ、発光サイリスタＬのペアを３以上とすることで、３以上の発光サイリスタＬを同時に点灯（発光）させうる。
【０１６８】
このように、本実施の形態では、同一発光チップＣ内で複数の発光サイリスタＬを同時に点灯させることができるため、例えば、主走査方向（図３、４のＸ方向）の１ラインに必要な時間を短縮したり、主走査１ラインに必要な時間を短縮しない代わりに、個々の発光サイリスタＬに割り当てる発光時間を増加させることで発光電流を抑えたりすることが可能となる。
【０１６９】
［第２の実施の形態］
第２の実施の形態では、発光チップＣの構成が第１の実施の形態と異なっている。これにともない、発光チップＣの構成、信号発生回路１１０の構成および回路基板６２上の配線構成が第３の実施の形態と異なっている。
図８は、第２の実施の形態における発光チップＣの構成、信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図８（ａ）は発光チップＣの構成を示し、図８（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。本実施の形態では、発光チップＣは２つの発光チップ群（＃ａおよび＃ｂ）に分けられている。
【０１７０】
図８（ａ）の第２の実施の形態の発光チップＣでは、図４（ａ）におけるφＷｏ端子をφＷｌ端子に、φＷｅ端子をφＷｒ端子に置き換えている。
そして、図８（ｂ）の第２の実施の形態の回路基板６２では、図４（ｂ）における設定信号発生部１５０ｏを設定信号発生部１５０ｌに、設定信号φＷｏ１〜φＷｏ２０を設定信号φＷｌ１〜φＷｌ２０に、設定信号ライン２０５ｏ１〜２０５ｏ２０を、設定信号ライン２０５ｌ１〜２０５ｌ２０に置き換えている。
同様に、図８（ｂ）の第２の実施の形態の回路基板６２では、図４（ｂ）における設定信号発生部１５０ｅを設定信号発生部１５０ｒに、設定信号φＷｅ１〜φＷｅ２０を設定信号φＷｒ１〜φＷｒ２０に、設定信号ライン２０５ｅ１〜２０５ｅ２０を、設定信号ライン２０５ｒ１〜２０５ｒ２０に置き換えている。
なお、他の構成は第１の実施の形態と同様であるので、異なる部分を説明し、同様な部分の説明を省略する。
【０１７１】
図９は、第２の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。
第２の実施の形態の発光チップＣは、転送サイリスタＴ１〜Ｔ２５６、設定サイリスタＳ１〜Ｓ２５６、発光サイリスタＬ１〜Ｌ２５６を備えるＳＬＥＤ−ｌと、転送サイリスタＴ２５７〜Ｔ５１２、設定サイリスタＳ２５７〜Ｓ５１２、発光サイリスタＬ２５７〜Ｌ５１２を備えるＳＬＥＤ−ｒとを備えている。すなわち、５１２個の発光サイリスタＬなどが左右に分けられている。
そして、転送サイリスタＴの個数が、第１の実施の形態の２５６個と異なり、５１２個となっている。これに伴い、結合ダイオードＤの個数が５１１個になっている。また、スタートダイオードＤｓがスタートダイオードＤｓｌとなり、新たにスタートダイオードＤｓｒが加わっている。さらに、発光チップＣは、電流制限抵抗Ｒ１を２個、電流制限抵抗Ｒ２を２個備えている。
【０１７２】
次に、各素子の接続関係を説明する。
奇数番号の転送サイリスタＴ１、Ｔ３、…、Ｔ２５５のカソード端子が第１転送信号線７２ｌに、偶数番号の転送サイリスタＴ２、Ｔ４、…、Ｔ２５６のカソード端子が第２転送信号線７３ｌに接続されている。
同様に、奇数番号の転送サイリスタＴ２５７、Ｔ２５９、…、Ｔ５１１のカソード端子が第１転送信号線７２ｒに、偶数番号の転送サイリスタＴ２５８、Ｔ２６０、…、Ｔ５１２のカソード端子が第２転送信号線７３ｒに接続されている。
第１転送信号線７２ｌおよび第１転送信号線７２ｒはそれぞれ電流制限抵抗Ｒ１を介して、φ１端子に接続されている。また、第２転送信号線７３ｌおよび第２転送信号線７３ｒはそれぞれ電流制限抵抗Ｒ１を介して、φ２端子に接続されている。
【０１７３】
結合ダイオードＤ１〜Ｄ２５５は、転送サイリスタＴ１〜Ｔ２５６のそれぞれのゲート端子Ｇｔの間に挟まれるように設けられている。そして、結合ダイオードＤ１は、転送サイリスタＴ１のゲート端子Ｇｔ１から転送サイリスタＴ２のゲート端子Ｇｔ２へ電流が流れる方向に接続されている。他の結合ダイオードＤ２〜Ｄ２５５も同様である。
そして、スタートダイオードＤｓｌのカソード端子はゲート端子Ｇｔ１に、アノード端子は第２転送信号線７３ｌに接続されている。
【０１７４】
一方、結合ダイオードＤ２５７〜Ｄ５１１は、転送サイリスタＴ２５７〜Ｔ５１２のそれぞれのゲート端子Ｇｔの間に挟まれるように設けられている。そして、結合ダイオードＤ２５７は、転送サイリスタＴ２５８のゲート端子Ｇｔ２５８から転送サイリスタＴ２５７のゲート端子Ｇｔ２５７へ電流が流れる方向に接続されている。他の結合ダイオードＤ２５８〜Ｄ５１１も同様である。
そして、スタートダイオードＤｓｒのカソード端子はゲート端子Ｇｔ５１２に、アノード端子は第２転送信号線７３ｒに接続されている。
【０１７５】
設定サイリスタＳ１〜Ｓ２５６のカソード端子および設定許可サイリスタＴＥ１のカソード端子は、設定信号線７４ｌに接続されている。設定信号線７４ｌは電流制限抵抗ＲＷ１を介して、φＷｌ端子に接続されている。
設定サイリスタＳ２５７〜Ｓ５１２のカソード端子および設定許可サイリスタＴＥ２のカソード端子は、設定信号線７４ｒに接続されている。設定信号線７４ｒは電流制限抵抗ＲＷ２を介して、φＷｒ端子に接続されている。
【０１７６】
発光サイリスタＬ１〜Ｌ２５６のカソード端子および消灯サイリスタＴＲ１のゲート端子Ｇｔｒ１は、点灯信号線７５ｌに接続されている。点灯信号線７５ｌは、発光サイリスタＬ１のカソード端子から、順に発光サイリスタＬ２５６のカソード端子までを接続したのち、発光サイリスタＬ１に戻るようにＵ字状に構成されている（戻り線）。これにより、点灯信号線７５ｌの抵抗値が低減される。そして、点灯信号線７５ｌのＵ字状の両端部が、それぞれ電流制限抵抗ＲＩ１、ＲＩ２を介して、電源線７１に接続されている。
同様に、発光サイリスタＬ２５７〜Ｌ５１２のカソード端子および消灯サイリスタＴＲ２のゲート端子Ｇｔｒ２は、点灯信号線７５ｒに接続されている。点灯信号線７５ｒは、発光サイリスタＬ５１２のカソード端子から、逆順で発光サイリスタＬ２５７のカソード端子までを接続したのち、発光サイリスタＬ５１２に戻るようにＵ字状に構成されている（戻り線）。これにより、点灯信号線７５ｒの抵抗値が低減される。そして、点灯信号線７５ｒのＵ字状の両端部が、それぞれ電流制限抵抗ＲＩ３、ＲＩ４を介して、電源線７１に接続されている。
【０１７７】
そして、転送サイリスタＴのゲート端子Ｇｔが接続抵抗Ｒｘを介して設定サイリスタＳのゲート端子Ｇｓに接続され、設定サイリスタＳのゲート端子Ｇｓが発光サイリスタＬのゲート端子Ｇｌに接続されている。そして、ゲート端子Ｇｌが接続抵抗Ｒｚを介して電源線７１に接続されている。
すなわち、本実施の形態を用いない発光チップＣでは、１個の転送サイリスタＴに対して、１個の設定サイリスタＳと１個の発光サイリスタＬとが接続されている。
この発光チップＣは、第１の実施の形態で説明したと同様に構成される。
【０１７８】
図１０は、第２の実施の形態における発光装置６５の発光チップＣの動作を説明するためのタイミングチャートである。図７のタイミングチャートにおいて、Ｃａ１（ｏｄｄ）をＣａ１（ＳＬＥＤ−ｌ）、Ｃａ１（ｅｖｅｎ）をＣａ１（ＳＬＥＤ−ｒ）に置き換えている。また、発光チップＣｂ１においても同様である。
第２の実施の形態では、ＳＬＥＤ−ｌの発光サイリスタＬと、ＳＬＥＤ−ｒの発光サイリスタＬとがそれぞれ発光素子群を構成し、それぞれの発光素子群の１個の発光サイリスタＬ、すなわちＳＬＥＤ−ｌの１個の発光サイリスタＬとＳＬＥＤ−ｒの１個の発光サイリスタＬとがペアとなって点灯制御される。
【０１７９】
第２の実施の形態の発光チップＣでは、図９から分かるように、両端の発光サイリスタＬから内側へ向かって、２個の発光サイリスタＬが順に点灯制御されていく。すなわち、期間Ｔａ（１）では、発光チップＣａ１の発光サイリスタＬ１と発光サイリスタＬ５１２とが、期間Ｔａ（２）では、発光チップＣａ１の発光サイリスタＬ２と発光サイリスタＬ５１１とが点灯制御される。他の期間Ｔおよび発光チップＣｂ１においても同様である。さらに、発光チップ群＃ａに属する発光チップＣａ２〜Ｃａ２０、発光チップ群＃ｂに属する発光チップＣｂ２〜Ｃｂ２０についても同様である。
このように、第２の実施の形態の発光チップＣにおいても、発光チップＣあたり最大２個の発光サイリスタＬを同時に点灯（発光）させうる。
発光装置６５および発光チップＣａおよびＣｂの動作は、第１の実施の形態で説明したと同様であるので、説明を省略する。
【０１８０】
なお、本実施の形態では、発光サイリスタＬを発光サイリスタ列の両端部から点灯制御した。結合ダイオードＤの接続の方向およびスタートダイオードＤｓｌ、Ｄｓｒの配置を発光サイリスタ列の中央部に変更することで、中央部から点灯制御することもできる。
【０１８１】
ここで、第１の実施の形態と第２の実施の形態とを比較する。
第２の実施の形態の発光チップＣでは、図９から分かるように、ＳＬＥＤ−ｒの転送サイリスタＴに接続される第１転送信号線７２ｒは、ＳＬＥＤ−ｌの部分を横切って配線され、ＳＬＥＤ−ｌの転送サイリスタＴに接続される第２転送信号線７３ｌは、ＳＬＥＤ−ｒの部分を横切って配線されている。
同様に、ＳＬＥＤ−ｒの設定サイリスタＳに接続される設定信号線７４ｒは、ＳＬＥＤ−ｌの部分を横切って配線されている。
さらに、消灯サイリスタＴＲ１のゲート端子Ｇｔｒ１に接続される点灯信号線７５ｌは、ＳＬＥＤ−ｒの部分を横切って配線されている。
すなわち、第２の実施の形態の発光チップＣでは、ＳＬＥＤ−ｌの部分またはＳＬＥＤ−ｒの部分において接続されない配線が設けられている。
これに対し、第１の実施の形態の発光チップＣでは、図５に示すように、接続されない配線がない。
よって、第１の実施の形態の発光チップＣでは、第２の実施の形態の発光チップＣに比べ、基板８０を横切る配線が２本少なく、基板８０の幅を狭くできる。
【０１８２】
第２の実施の形態でも、発光チップＣあたり最大２個の発光サイリスタＬを同時に点灯（発光）させた。しかし、ＳＬＥＤ（ＳＬＥＤ−ｌ、ＳＬＥＤ−ｒ）を２を超える数とすることで、３以上の発光サイリスタＬを同時に点灯（発光）させうる。
【０１８３】
［第３の実施の形態］
第３の実施の形態は、第１の実施の形態と自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成が異なっている。これに伴い、タイミングチャートが異なる。他の構成は、第１の実施の形態と同様であるので、異なる部分を説明し、同様な部分の説明を省略する。
【０１８４】
図１１は、第３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。
第３の実施の形態の発光チップＣでは、第１の実施の形態の発光チップＣにおける設定サイリスタＳ１、Ｓ２、Ｓ３、…の代わりに、設定素子の一例としての設定ショットキーダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…が設けられている。そして、設定許可サイリスタＴＥ１、ＴＥ２の代わりに、許可素子の一例として許可ショットキーダイオードＳＤｅ１、ＳＤｅ２、ＳＤｅ３、…が設けられている。ここでも、設定ショットキーダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…をそれぞれ区別しないときは設定ショットキーダイオードＳＤｗと、許可ショットキーダイオードＳＤｅ１、ＳＤｅ２、ＳＤｅ３、…をそれぞれ区別しないときは許可ショットキーダイオードＳＤｅと表記する。
そして、第３の実施の形態の発光チップＣでは、第１の実施の形態の発光チップＣにおける接続抵抗Ｒｙ、Ｒｚを設けていない。
さらに、第３の実施の形態の発光チップＣでは、第１の実施の形態の発光チップＣにおける設定許可サイリスタＴＥ１、ＴＥ２および電流制限抵抗ＲＥ、ＲＷ１、ＲＷ２を設けていない。
【０１８５】
次に、各素子の接続関係を説明する。
転送サイリスタＴ１のゲート端子Ｇｔ１は、接続抵抗Ｒｘを介して、許可ショットキーダイオードＳＤｅ１のアノード端子、設定ショットキーダイオードＳＤｗ１のアノード端子および発光サイリスタＬ１のゲート端子Ｇｌ１に接続されている。また、転送サイリスタＴ１のゲート端子Ｇｔ１は、他の接続抵抗Ｒｘを介して、許可ショットキーダイオードＳＤｅ２のアノード端子、設定ショットキーダイオードＳＤｗ２のアノード端子および発光サイリスタＬ２のゲート端子Ｇｌ２に接続されている。他の転送サイリスタＴでも同様である。
すなわち、１個の接続抵抗Ｒｘを介して接続される１個の許可ショットキーダイオードＳＤｅ、１個の設定ショットキーダイオードＳＤｗおよび１個の発光サイリスタＬを１ペアとすると、１個の転送サイリスタＴのゲート端子Ｇｔは、２ペアの許可ショットキーダイオードＳＤｅ、設定ショットキーダイオードＳＤｗおよび発光サイリスタＬに接続されている。
【０１８６】
奇数番号の設定ショットキーダイオードＳＤｗ１、ＳＤｗ３、…のカソード端子は、設定信号線７４−１に接続されている。設定信号線７４−１は、φＷｅ端子に接続されている。偶数番号の設定ショットキーダイオードＳＤｗ２、ＳＤｗ４、…のカソード端子は、設定信号線７４−２に接続されている。設定信号線７４−２は、φＷｏ端子に接続されている。
【０１８７】
許可ショットキーダイオードＳＤｅ１、ＳＤｅ２、ＳＤｅ３、…のカソード端子は、許可信号線７６に接続されている。許可信号線７６は、φＥ端子に接続されている。
【０１８８】
許可ショットキーダイオードＳＤｅ、設定ショットキーダイオードＳＤｗは、ショットキー接合（バリア）を用いたダイオードであって、順方向電位Ｖｓの値がｐｎ接合の順方向電位Ｖｄの値に比べて小さい。ここでは、ショットキー接合の順方向電位Ｖｓを０．５Ｖとして説明する。
なお、許可ショットキーダイオードＳＤｅ、設定ショットキーダイオードＳＤｗは、図６（ａ）、（ｂ）において、領域１１２のｎ型の第４半導体層８４およびｎ型オーミック電極１２２の代わりに、領域１１１があった部分にｐ型の第３半導体層８３に対してショットキー接合する２個のショットキー電極を設ければよい。詳細な説明は省略する。
この発光チップＣも、第１の実施の形態で説明したと同様に構成される。
【０１８９】
ここで、許可ショットキーダイオードＳＤｅと設定ショットキーダイオードＳＤｗの動作を説明する。
第１の実施の形態で説明したように、転送サイリスタＴがターンオンすると、ゲート端子Ｇｔの電位は０Ｖになる。以下では、転送サイリスタＴのゲート端子Ｇｔの電位が０Ｖである場合を説明する。
【０１９０】
設定信号φＷｅ、φＷｏが「Ｈ」（０Ｖ）であると、設定ショットキーダイオードＳＤｗのカソード端子が接続された設定信号線７４−１、７４−２の電位が「Ｈ」（０Ｖ）になる。すると、転送サイリスタＴのゲート端子Ｇｔが０Ｖであっても、設定ショットキーダイオードＳＤｗは順バイアスにならない。よって、設定ショットキーダイオードＳＤｗのアノード端子の電位は、「Ｈ」（０Ｖ）である設定信号φＷｅ、φＷｏの影響を受けない。
この状態で、許可信号φＥが「Ｌ」（-３．３Ｖ）であると、許可信号φＥが送信されるφＥ端子に接続された許可信号線７６が「Ｌ」（-３．３Ｖ）になる。転送サイリスタＴのゲート端子Ｇｔの電位が０Ｖのときは、許可ショットキーダイオードＳＤｅが順バイアスになる。そして、許可ショットキーダイオードＳＤｅのアノード端子（発光サイリスタＬのゲート端子Ｇｌ）の電位が、「Ｌ」（-３．３Ｖ）からショットキー接合の順方向電位Ｖｓ（０．５Ｖ）を引いた−２．８Ｖになる。よって、発光サイリスタＬのしきい電圧は、−４．３Ｖになる。よって、点灯信号線７５−１、７５−２の電位が電源電位Ｖｇａ（「Ｌ」（-３．３Ｖ））であっても、発光サイリスタＬはターンオンしない。
【０１９１】
一方、許可信号φＥが「Ｈ」（０Ｖ）であると、転送サイリスタＴのゲート端子Ｇｔが０Ｖのとき、許可ショットキーダイオードＳＤｅは順バイアスにならない。よって、発光サイリスタＬのゲート端子Ｇｌの電位は、「Ｈ」（０Ｖ）である許可信号φＥの影響を受けず、転送サイリスタＴのゲート端子Ｇｔの電位となる。
すなわち、転送サイリスタＴのゲート端子Ｇｔの電位が０Ｖでは、発光サイリスタＬは、ゲート端子Ｇｌの電位が０Ｖでしきい電圧が−１．５Ｖとなる。よって、点灯信号線７５−１、７５−２の電位が電源電位Ｖｇａ（「Ｌ」（-３．３Ｖ））であると、発光サイリスタＬがターンオンする。
【０１９２】
また、設定信号φＷ（設定信号φＷｅ、φＷｏ）が「Ｌ」（−３．３Ｖ）であると、設定ショットキーダイオードＳＤｗのカソード端子が接続された設定信号線７４−１、７４−２の電位が「Ｌ」（-３．３Ｖ）になる。すると、転送サイリスタＴのゲート端子Ｇｔが０Ｖのとき、設定ショットキーダイオードＳＤｗは順バイアスになる。よって、設定ショットキーダイオードＳＤｗのアノード端子（発光サイリスタＬのゲート端子Ｇｌ）の電位が−２．８Ｖになる。よって、発光サイリスタＬのしきい電圧は−４．３Ｖになる。
この状態は、許可信号φＥが「Ｈ」（０Ｖ）または「Ｌ」（-３．３Ｖ）のいずれであっても、同様である。
【０１９３】
なお、図１１に示すように、許可ショットキーダイオードＳＤｅと設定ショットキーダイオードＳＤｗとはゲート端子Ｇｔに対して対称に設けられており、役割を交換してもよい。すなわち、許可信号φＥと設定信号φＷ（設定信号φＷｅ、φＷｏ）とを入れ替えてもよい。
【０１９４】
以上説明したように、許可信号φＥと設定信号φＷ（設定信号φＷｅ、φＷｏ）とがともに「Ｈ」（０Ｖ）であるとき、発光サイリスタＬがターンオンして点灯（発光）する。
一方、許可信号φＥと設定信号φＷ（設定信号φＷｅ、φＷｏ）の少なくとも一方が「Ｌ」（-３．３Ｖ）であると、発光サイリスタＬはターンオンしない。
このことから、許可ショットキーダイオードＳＤｅは、第１の実施の形態の発光チップＣにおける、設定許可サイリスタＴＥ１、ＴＥ２と同様に動作する。一方、設定ショットキーダイオードＳＤｗは、第１の実施の形態の発光チップＣにおける、設定サイリスタＳと同様に動作する。
ただし、第３の実施の形態における許可信号φＥおよび設定信号φＷ（設定信号φＷｅ、φＷｏ）は、第１の実施の形態の場合とは、「Ｈ」（０Ｖ）と「Ｌ」（-３．３Ｖ）との関係が逆になっている。
【０１９５】
図１２は、第３の実施の形態における発光装置６５の発光チップＣの動作を説明するためのタイミングチャートである。
上述したように、許可信号φＥａ、φＥｂおよび設定信号設定信号φＷｅ１、φＷｏ１は、「Ｈ」（０Ｖ）と「Ｌ」（-３．３Ｖ）との関係が逆になっている。
よって、詳細な説明を省略するが、第２の実施の形態における発光チップＣは、第１の実施の形態での発光チップＣと同様に動作する。
すなわち、第３の実施の形態では、偶数番号の発光サイリスタＬと、奇数番号の発光サイリスタＬとがそれぞれ発光素子群を構成し、それぞれの発光素子群の１個の発光サイリスタＬ、つまり奇数番号の１個の発光サイリスタＬと偶数番号の１個の発光サイリスタＬとがペアとなって点灯制御される。
【０１９６】
第３の実施の形態の発光チップＣでは、第１の実施の形態の発光チップＣにおける設定許可サイリスタＴＥ１、ＴＥ２、接続抵抗Ｒｙ、Ｒｚを設けないため、発光チップＣの基板８０の大きさが小さくなる。
【０１９７】
第３の実施の形態でも、発光チップＣあたり最大２個の発光サイリスタＬを同時に点灯（発光）させた。しかし、転送サイリスタＴあたりに接続する設定ショットキーダイオードＳＤｗ、許可ショットキーダイオードＳＤｅ、発光サイリスタＬのペアを３以上とすることで、３以上の発光サイリスタＬを同時に点灯（発光）させうる。
【０１９８】
［第４の実施の形態］
第４の実施の形態は、第３の実施の形態と発光チップＣの回路構成が異なっている。
これにともない、発光チップＣの構成、信号発生回路１１０の構成および回路基板６２上の配線構成が第３の実施の形態と異なっている。
図１３は、第４の実施の形態における発光チップＣの構成、信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図１３（ａ）は発光チップＣの構成を示し、図１３（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。本実施の形態では、発光チップＣは２つの発光チップ群（＃ａおよび＃ｂ）に分けられている。
【０１９９】
図１３（ａ）の第４の実施の形態の発光チップＣでは、図４（ａ）に示す第１の実施の形態の発光チップＣのφＷｏ端子をφＷｌ端子に、φＷｅ端子をφＷｒ端子に、φＲ端子をφＩ端子に置き換えている。
そして、図１３（ｂ）の第４の実施の形態では、図４（ｂ）に示す第１の実施の形態の設定信号発生部１５０ｏを設定信号発生部１５０ｌに、設定信号φＷｏ１〜φＷｏ２０を設定信号φＷｌ１〜φＷｌ２０に、設定信号ライン２０５ｏ１〜２０５ｏ２０を、設定信号ライン２０５ｌ１〜２０５ｌ２０に置き換えている。さらに、消灯信号発生部１４０ａを点灯信号発生部１８０ａに、消灯信号φＲａを点灯信号φＩａに置き換えている。
同様に、図１３（ｂ）の第４の実施の形態の回路基板６２では、図４（ｂ）に示す第１の実施の形態の設定信号発生部１５０ｅを設定信号発生部１５０ｒに、設定信号φＷｅ１〜φＷｅ２０を設定信号φＷｒ１〜φＷｒ２０に、設定信号ライン２０５ｅ１〜２０５ｅ２０を、設定信号ライン２０５ｒ１〜２０５ｒ２０に置き換えている。さらに、消灯信号発生部１４０ｂを点灯信号発生部１８０ｂに、消灯信号φＲｂを点灯信号φＩｂに置き換えている。
ここでも、点灯信号φＩａ、φＩｂをそれぞれ区別しないときは、点灯信号φＩと表記する。
なお、他の構成は第１の実施の形態と同様であるので、異なる部分を説明し、同様な部分の説明を省略する。
点灯信号φＩは、第１、第２の実施の形態における消灯信号φＲと同様に、点灯制御信号の一例である。
【０２００】
図１４は、第４の実施の形態の発光チップＣの回路構成を説明するための等価回路である。
第４の実施の形態の発光チップＣは、転送サイリスタＴ１〜Ｔ２５６、許可ショットキーダイオードＳＤｅ１〜ＳＤｅ２５６、設定ショットキーダイオードＳＤｗ１〜ＳＤｗ２５６、発光サイリスタＬ１〜Ｌ２５６を備えるＳＬＥＤ−ｌと、転送サイリスタＴ２５７〜Ｔ５１２、許可ショットキーダイオードＳＤｅ２５７〜ＳＤｅ５１２、設定ショットキーダイオードＳＤｗ２５７〜ＳＤｗ５１２、発光サイリスタＬ２５７〜Ｌ５１２を備えるＳＬＥＤ−ｒとを備えている。すなわち、５１２個の発光サイリスタＬなどが左右に分けられている。
【０２０１】
第３の実施の形態の発光チップＣでは、１個の許可ショットキーダイオードＳＤｗ、１個の設定ショットキーダイオードＳＤｗ、１個の発光サイリスタＬを１ペアとしたとき、１個の転送サイリスタＴに対して、２ペアの許可ショットキーダイオードＳＤｅ、設定ショットキーダイオードＳＤｗ、発光サイリスタＬが接続されていた。
これに対して、第４の実施の形態の発光チップＣは、１個の転送サイリスタＴに対して、１ペアの許可ショットキーダイオードＳＤｅ、設定ショットキーダイオードＳＤｗ、発光サイリスタＬが接続されている。この構成は、第２の実施の形態と同様である。
よって、第４の実施の形態では、第２の実施の形態と同様に、両端の発光サイリスタＬから内側へ向かって、２個の発光サイリスタＬが順に点灯制御されていく。
【０２０２】
そして、第４の実施の形態の発光チップＣでは、図１４に示すように、転送サイリスタＴのゲート端子Ｇｔは、接続抵抗Ｒｚを介して電源線７１に接続されている。
さらに、ＳＬＥＤ−ｌの発光サイリスタＬ１〜Ｌ２５６のカソード端子は、点灯信号線７５−１に接続され、点灯信号線７５−１は電流制限抵抗ＲＩ１を介して、φＩ端子に接続されている。同様に、ＳＬＥＤ−ｒの発光サイリスタＬ２５７〜Ｌ５１２のカソード端子は、点灯信号線７５−２に接続され、点灯信号線７５−２は電流制限抵抗ＲＩ２を介して、φＩ端子に接続されている。
なお、第４の実施の形態の発光チップＣは、図１１に示した第３の実施の形態の発光チップＣにおける消灯サイリスタＴＲ１、ＴＲ２、電流制限抵抗ＲＲ１、ＲＲ２、ＲＩ３、ＲＩ４を備えていない。
この発光チップＣも、第１の実施の形態で説明したと同様に構成される。
【０２０３】
第４の実施の形態の発光チップＣでは、ゲート端子Ｇｔを接続抵抗Ｒｚで電源線７１に接続している。これは、番号ｎの転送サイリスタＴｎがオン状態であるとき、ゲート端子Ｇｔｎ、転送サイリスタＴｎ＋１のゲート端子Ｇｔｎ＋１、転送サイリスタＴｎ＋２のゲート端子Ｇｔｎ＋２を除いて、ゲート端子Ｇｔの電位が電源電位Ｖｇａ（「Ｌ」（-３．３Ｖ））に設定されるため、発光チップＣがより安定に動作する。
【０２０４】
図１５は、第４の実施の形態における発光装置６５の発光チップＣの動作を説明するためのタイミングチャートである。
図１５のタイミングチャートでは、図１２に示した第３の実施の形態における発光チップＣの動作を説明するタイミングチャートにおいて、消灯信号φＲａが点灯信号φＩａに、消灯信号φＲｂが点灯信号φＩｂに、発光チップＣａ１（ｏｄｄ）が発光チップＣａ１（ＳＬＥＤ−ｌ）に、発光チップＣｂ１（ｏｄｄ）が発光チップＣｂ１（ＳＬＥＤ−ｌ）に、発光チップＣａ１（ｅｖｅｎ）が発光チップＣａ１（ＳＬＥＤ−ｒ）に、発光チップＣｂ１（ｅｖｅｎ）が発光チップＣｂ１（ＳＬＥＤ−ｒ）に置き換えている。
すなわち、第４の実施の形態では、ＳＬＥＤ−ｌの発光サイリスタＬと、ＳＬＥＤ−ｒの発光サイリスタＬとがそれぞれ発光素子群を構成し、それぞれの発光素子群の１個の発光サイリスタＬ、つまりＳＬＥＤ−ｌの１個の発光サイリスタＬとＳＬＥＤ−ｒの１個の発光サイリスタＬとがペアとなって点灯制御される。
【０２０５】
図１５のタイミングチャートの設定信号φＷｌ１、φＷｒ１は、図１２の第３の実施の形態におけるタイミングチャートの設定信号φＷｏ１、φＷｅ１と同じである。
一方、図１５のタイミングチャートの点灯信号φＩａ、φＩｂは、図１２の第３の実施の形態におけるタイミングチャートの消灯信号φＲａ、φＲｂの「Ｈ」（０Ｖ）と「Ｌ」（-３．３Ｖ）との関係を逆にしたものと同じである。そして、第４の実施の形態と第３の実施の形態とで、点灯信号線７５−１、７５−２の電位は同じである。
すなわち、点灯信号φＩａが時刻ｃで「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に移行すると、点灯信号線７５−１は、「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）になる。すなわち、第３の実施の形態における図１２の時刻ｃにおいて、点灯信号線７５−１が「Ｌ」（-３．３Ｖ）になっている状態と同じである。なお、時刻ａ〜時刻ｃの間の点灯信号線７５−１の電位は異なっているが、発光チップＣの動作には影響しない。
そして、点灯信号φＩａが時刻ｏで「Ｌ」（-３．３Ｖ）から「Ｈ」（０Ｖ）に移行し、点灯信号線７５−１が「Ｌ」（-３．３Ｖ）から「Ｈ」（０Ｖ）になると、オン状態にあった発光サイリスタＬ１がアノード端子とカソード端子とがともに「Ｈ」（０Ｖ）になって、ターンオフして消灯する。
これは、第３の実施の形態における図１２の時刻ｏにおいて、消灯信号φＲａが「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に移行して、点灯信号線７５−１が「Ｌ」（-３．３Ｖ）から「Ｈ」（０Ｖ）になることと同じである。
よって、第４の実施の形態の発光装置６５および発光チップＣは、第３の実施の形態の発光装置６５および発光チップＣと同様に動作する。
すなわち、１個の発光チップＣにおいて、２個の発光サイリスタＬが同時に点灯（発光）しうる。
【０２０６】
第４の実施の形態でも、発光チップＣあたり最大２個の発光サイリスタＬを同時に点灯（発光）させた。しかし、ＳＬＥＤを２を超える数とすることで、３以上の発光サイリスタＬを同時に点灯（発光）させうる。
【０２０７】
［第５の実施の形態］
第５の実施の形態は、第４の実施の形態と発光チップＣの回路構成が異なっている。
これにともない、発光チップＣの構成、信号発生回路１１０の構成および回路基板６２上の配線構成が第３の実施の形態と異なっている。
図１６は、第５の実施の形態における発光チップＣの構成、信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図１６（ａ）は発光チップＣの構成を示し、図１６（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。本実施の形態でも、発光チップＣは２つの発光チップ群（＃ａおよび＃ｂ）に分けられている。
【０２０８】
図１６（ａ）の第５の実施の形態の発光チップＣでは、図１３（ａ）に示した第４の実施の形態の発光チップＣにおいて、φＷｌ端子をφＥｌ端子に、φＷｒ端子をφＥｒ端子に置き換えている。そして、φＷ端子をφＥ端子に置き換えている。
そして、図１６（ｂ）の第５の実施の形態では、図１３（ｂ）に示した第４の実施の形態の設定信号発生部１５０ｏを許可信号発生部１３０ｌに、設定信号φＷｏ１〜φＷｏ２０を許可信号φＥｌ１〜φＥｌ２０に、設定信号ライン２０５ｏ１〜２０５ｏ２０を、許可信号ライン２０３ｌ１〜２０３ｌ２０に置き換えている。さらに、許可信号発生部１３０ａを設定信号発生部１５０ａに、許可信号φＥａを設定信号φＷａに置き換えている。
同様に、図１６（ｂ）の第５の実施の形態では、図１３（ｂ）に示した第４の実施の形態の設定信号発生部１５０ｅを許可信号発生部１３０ｒに、設定信号φＷｅ１〜φＷｅ２０を許可信号φＥｒ１〜φＥｒ２０に、設定信号ライン２０５ｅ１〜２０５ｅ２０を、許可信号ライン２０３ｒ１〜２０３ｒ２０に置き換えている。さらに、許可信号発生部１３０ｂを設定信号発生部１５０ｂに、許可信号φＥｂを設定信号φＷｂに置き換えている。
【０２０９】
図１７は、第５の実施の形態の発光チップＣの回路構成を説明するための等価回路である。
第５の実施の形態の発光チップＣでは、設定ショットキーダイオードＳＤｗのカソード端子は、設定信号線７４に接続されている。設定信号線７４はφＷ端子に接続されている。一方、ＳＬＥＤ−ｌの許可ショットキーダイオードＳＤｅ１〜ＳＤｅ１２８のカソード端子は、許可信号線７６ｌに接続されている。許可信号線７６ｌはφＥｌ端子に接続されている。同様に、ＳＬＥＤ−ｒの許可ショットキーダイオードＳＤｅ１２９〜ＳＤｅ５１２のカソード端子は、許可信号線７６ｒに接続されている。許可信号線７６ｒはφＥｒ端子に接続されている。
この発光チップＣも、第１の実施の形態で説明したと同様に構成される。
【０２１０】
図１８は、第５の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。
図１８のタイミングチャートは、図１５に示した第４の実施の形態におけるタイミングチャートにおいて、許可信号φＥａを設定信号φＷａに、許可信号φＥｂを設定信号φＷｂに、設定信号φＷｌ１を許可信号φＥｌ１に、設定信号φＷｒ１を許可信号φＥｒ１に置き換えたものである。
すなわち、第５の実施の形態では、第４の実施の形態における許可信号φＥと設定信号φＷの機能を逆にしている。これは、第３の実施の形態で説明したように、許可ショットキーダイオードＳＤｅと設定ショットキーダイオードＳＤｗとを用いる場合には、許可信号φＥと設定信号φＷとを入れ替えてもよいことによる。また、図１７において、許可ショットキーダイオードＳＤｅと設定ショットキーダイオードＳＤｗとは、ゲート端子Ｇｔに対して対称の位置に配置され、同様に動作する。よって、第５の実施の形態における動作の詳細についての説明を省略する。
【０２１１】
第５の実施の形態でも、発光チップＣあたり最大２個の発光サイリスタＬを同時に点灯（発光）させた。しかし、第５の実施の形態でも、発光チップＣあたり最大２個の発光サイリスタＬを同時に点灯（発光）させた。しかし、ＳＬＥＤを２を超える数とすることで、３以上の発光サイリスタＬを同時に点灯（発光）させうる。
【０２１２】
第１の実施の形態において説明したように、第１の実施の形態から第５の実施の形態において、「同時に点灯」とは、同時刻に点灯を開始する状態だけでなく、点灯している期間が一部重なっている場合を含む。例えば、それぞれの発光サイリスタＬの発光量のばらつきに応じて、点灯開始時刻をずらすことで発光時間を制御し、それぞれの発光サイリスタＬの発光量のばらつきを抑制するようにしてもよい。
【０２１３】
第１の実施の形態から第５の実施の形態において、電源電位Ｖｇａは、第１転送信号φ１、第２転送信号φ２、許可信号φＥ（許可信号φＥａ、φＥｂ）、設定信号φＷ（設定信号φＷｏ、φＷｅ）の「Ｌ」と異なる値に設定してもよい。
【０２１４】
第１の実施の形態から第５の実施の形態において、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２の２相で駆動したが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。同様にして、４相以上の転送信号を送信しても駆動してもよい。
また、第１の実施の形態から第５の実施の形態において、第１転送信号φ１と第２転送信号φ２とを群毎に分けたが、第１転送信号φ１と第２転送信号φ２とを群毎に分けずに各群に共通の配線を介して各群に共通に供給してもよい。
さらに、第１の実施の形態から第５の実施の形態において、電気的手段として抵抗や結合ダイオードＤを用いたが、電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよい。
【０２１５】
そして、第１の実施の形態から第５の実施の形態において、発光チップ群を構成する発光チップＣの数および発光チップ組を構成する発光チップＣの数を同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップＣは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップＣを含んでいてもよい。
【０２１６】
さらに、第１の実施の形態から第５の実施の形態では、サイリスタ（発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＴＥ１、ＴＥ２、消灯サイリスタＴＲ１、ＴＲ２）のアノード端子を基板８０にとって共通にしたアノードコモンとして説明した。カソード端子を基板８０としたカソードコモンにおいても、回路の極性を変更することによって用いうる。
【符号の説明】
【０２１７】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、１１０…信号発生回路、１２０（１２０ａ、１２０ｂ）…転送信号発生部、１３０（１３０ａ、１３０ｂ）…許可信号発生部、１４０（１４０ａ、１４０ｂ）…消灯信号発生部、１５０（１５０ｏ、１５０ｅ、１５０ａ、１５０ｂ）…設定信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、１８０（１８０ａ、１８０ｂ）…点灯信号発生部、φ１（φ１ａ、φ１ｂ）…第１転送信号、φ２（φ２ａ、φ２ｂ）…第２転送信号、φＥ（φＥａ、φＥｂ、φＥｌ、φＥｒ）…許可信号、φＷ（φＷｏ１〜φＷｏ２０、φＷｅ１〜φＷｅ２０、φＷｌ１〜φＷｌ２０、φＷｒ１〜φＷｒ２０、φＷａ、φＷｂ）…設定信号、φＲ（φＲａ、φＲｂ）…消灯信号、φＩ（φＩａ、φＩｂ）…点灯信号、Ｃ（Ｃａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｓ…設定サイリスタ、ＴＥ１、ＴＥ２…設定許可サイリスタ、ＴＲ１、ＴＲ２…消灯サイリスタ、Ｄ…結合ダイオード、Ｒｘ、Ｒｙ、Ｒｚ…接続抵抗、ＳＤｗ…設定ショットキーダイオード、ＳＤｅ…許可ショットキーダイオード、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位
【図１】
0005760586.tif 000002
【図２】
0005760586.tif 000003
【図３】
0005760586.tif 000004
【図４】
0005760586.tif 000005
【図５】
0005760586.tif 000006
【図６】
0005760586.tif 000007
【図７】
0005760586.tif 000008
【図８】
0005760586.tif 000009
【図９】
0005760586.tif 000010
【図１０】
0005760586.tif 000011
【図１１】
0005760586.tif 000012
【図１２】
0005760586.tif 000013
【図１３】
0005760586.tif 000014
【図１４】
0005760586.tif 000015
【図１５】
0005760586.tif 000016
【図１６】
0005760586.tif 000017
【図１７】
0005760586.tif 000018
【図１８】
0005760586.tif 000019