(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された少なくともメサ状部を有する導波路コア層からなる導波路部と、
前記導波路コア層の延長部上に順次積層された第１導電型スペーサ層、吸収層及び前記第１導電型と反対の第２導電型上部クラッド層を少なくとも有するエバネッセント結合型のフォトダイオード部と
を少なくとも有し、
前記第１導電型スペーサ層の少なくとも一部がメサ状であり、
前記第１導電型スペーサ層の屈折率より小さな屈折率の第１導電型半導体層が、前記吸収層と接することなく前記メサ状の第１導電型スペーサ層の側面と接していることを特徴とする半導体光集積回路装置。
【請求項２】
前記第１導電型スペーサ層が完全にメサ状であるとともに、前記フォトダイオード部における前記導波路コア層の少なくとも一部がメサ状であり、
前記メサ状の導波路コア層と第１導電型スペーサ層の側面が、前記第１導電型半導体層と接していることを特徴とする請求項１に記載の半導体光集積回路装置。
【請求項３】
前記導波路部における導波路コア層の上にメサストライプ状のクラッド層を有することを特徴とする請求項１または請求項２に記載の半導体光集積回路装置。
【請求項４】
前記導波路部における導波路コア層がメサストライプ構造であり、
前記導波路コア層の入力端が多モード干渉導波路とモノリシックに結合していることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体光集積回路装置。
【請求項５】
半導体基板上に少なくとも導波路コア層、第１導電型スペーサ層、吸収層及び前記第１導電型と反対の第２導電型クラッド層を順次堆積する工程と、
前記第２導電型クラッド層乃至第１導電型スペーサ層の一部を除去して導波路部を形成する工程と、
第１のマスクを利用して前記導波路部における前記導波路コア層の少なくとも一部を除去してメサ状部を形成する工程と、
前記導波路部以外の領域において、第２のマスクを利用して前記第２導電型クラッド層と吸収層と、前記第１導電型スペーサ層の少なくとも一部を除去してメサ状部を備えたエバネッセント結合型のフォトダイオード部を形成する工程と、
前記第２のマスクを残存させた状態で、前記フォトダイオード部のメサ状部の両脇に露出する前記第１導電型スペーサ層上に、前記第１導電型スペーサ層の屈折率より小さな屈折率の第１導電型半導体層を前記吸収層の側面と接しないように形成する工程と
を有することを特徴とする半導体光集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光集積回路装置及びその製造方法に関するものであり、例えば、エバネッセント結合型の導波路集積型のフォトダイオードにおける吸収効率向上と高周波帯域向上を両立させるための手段に関するものである。
【背景技術】
【０００２】
近年、Ｑｕａｄｒａｔｕｒｅ ＰｈａｓｅＳｈｉｆｔ Ｋｅｙ（ＱＰＳＫ）などの位相変調方式を用いた光コヒーレント通信が開発されている。そのための光受信器として、多モード干渉（ＭＭＩ）導波路などを用いて位相変調光を強度変調光に変換する光ハイブリッド導波路と、フォトダイオード（ＰＤ）を集積した導波路集積型の光受信器が提案されている。
【０００３】
図１３は、従来の導波路集積型光受信器の概念的平面図であり、同一の基板５１上に入力導波路５２、２×４ＭＭＩ導波路５３、ＰＤ接続導波路５４及びフォトダイオード５５を集積化している。そのため、各素子或いは導波路の間でレンズなどの光学部品が不要であるため、小型化や組立コストの観点から有望である。
【０００４】
図１４は、従来のエバネッセント結合型の導波路集積型光受信器の構成説明図であり、ここでは、ＰＤ接続導波路及びフォトダイオードのみを示している。図１４（ａ）は概念的斜視図であり、図１４（ｂ）は図１４（ａ）におけるＡ面で切った概念的断面図であり、図１４（ｃ）は図１４（ａ）におけるＢ面で切った概念的断面図である。
【０００５】
従来の導波路集積型光受信器は、導波路コア層６１からなる導波路部分６０と、導波路コア層６１の一部領域上にｎ型スペーサ層６２、吸収層６３、ｐ型上部クラッド層６４及びｐ型コンタクト層６５を堆積させたＰＤ部６６とを集積した構造となっている。
【０００６】
ｎ型スペーサ層６２は、導波路コア層６１より屈折率が高い半導体からなり、吸収層６３は、信号光を吸収するようにバンドギャップが調整された半導体層であり、一般的にはｉ型半導体層である。
【０００７】
図１４（ｂ）に示すように、導波路コア層６１を伝播してきた光は、ＰＤ部６６に光が入射してからある程度の距離伝播した後に、ｎ型スペーサ層６２から吸収層６３に染み出していき、最終的には吸収層６３で吸収される。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】ＩＥＥＥ ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅ ｏｎ Ｉｎｄｉｕｍ Ｐｈｏｓｐｈｉｄｅ ＆ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ, １９９６. ＩＰＲＭ １９９６, ｐ２０３−２０６
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、図１４に示した構造では、n側電極を表面側からとるために、フォトダイオードの両脇にｎ型スペーサ層を一部残しておく必要があり、その結果、図１４（ｃ）に示すように、フォトダイオード部分では導波路コア層がスラブ状に残る形になる。
【００１０】
このような形状では、導波路部６０からＰＤ部６６に入射してきた光を横方向に閉じ込める機構は、導波路コア層６１の上部に形成されたｎ型スペーサ層６２の一部および吸収層６３からなるメサ形状によるものだけとなる。したがって、光閉じ込め効果が比較的弱くなるため、ＰＤ部６６に入射した光が横方向に逃げてしまい、十分な吸収効果が得られないという問題がある。
【００１１】
十分な吸収効率を得るためには、メサの両脇のｎ型スペーサ層６２の残し厚を薄くすることで、ｎ型スペーサ層６２の一部からなるメサ形状を深くし、ＰＤ部６６に入射した光が横方向へ逃げにくくすることが有効である。
【００１２】
しかし、ｎ型スペーサ層６２の残し厚が薄くなることによりｎ型電極層としての抵抗が増加するため、高周波帯域が低減するという問題がある。このように、従来の導波路集積型光受信器では、吸収効率の向上と素子抵抗の低減の両立が困難であるという問題がある。
【００１３】
したがって、本発明は、導波路集積型光受信器における吸収効率の向上と素子抵抗の低減を両立することを目的とする。
【課題を解決するための手段】
【００１４】
開示する一観点からは、半導体基板と、前記半導体基板上に形成された少なくともメサ状部を有する導波路コア層からなる導波路部と、前記導波路コア層の延長部上に順次積層された第１導電型スペーサ層、吸収層及び前記第１導電型と反対の第２導電型上部クラッド層を少なくとも有するエバネッセント結合型のフォトダイオード部とを少なくとも有し、前記第１導電型スペーサ層の少なくとも一部がメサ状であり、前記第１導電型スペーサ層の屈折率より小さな屈折率の第１導電型半導体層が、前記吸収層と接することなく前記メサ状の第１導電型スペーサ層の側面と接していることを特徴とする半導体光集積回路装置が提供される。
【００１５】
また、開示する別の観点からは、半導体基板上に少なくとも導波路コア層、第１導電型スペーサ層、吸収層及び第１導電型と反対の第２導電型クラッド層を順次堆積する工程と、前記第２導電型クラッド層乃至第１導電型スペーサ層の一部を除去して導波路部を形成する工程と、第１のマスクを利用して前記導波路部における前記導波路コア層の少なくとも一部を除去してメサ状部を形成する工程と、前記導波路部以外の領域において、第２のマスクを利用して前記第２導電型クラッド層と吸収層と、前記第１導電型スペーサ層の少なくとも一部を除去してメサ状部を備えたエバネッセント結合型のフォトダイオード部を形成する工程と、前記第２のマスクを残存させた状態で、前記フォトダイオード部のメサ状部の両脇に露出する前記第１導電型スペーサ層上に、前記第１導電型スペーサ層の屈折率より小さな屈折率の第１導電型半導体層を前記吸収層の側面と接しないように形成する工程とを有することを特徴とする半導体光集積回路装置の製造方法が提供される。
【発明の効果】
【００１６】
開示の半導体光集積回路装置及びその製造方法によれば、吸収効率の向上と素子抵抗の低減の両立が可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態の半導体光集積回路装置の概念的構成図である。
【図２】本発明の実施例１の半導体光集積回路装置の途中までの製造工程の説明図である。
【図３】本発明の実施例１の半導体光集積回路装置の図２以降の製造工程の説明図である。
【図４】本発明の実施例１の半導体光集積回路装置の説明図である。
【図５】本発明の実施例１の変形例の説明図である。
【図６】本発明の実施例２の半導体光集積回路装置の途中までの製造工程の説明図である。
【図７】本発明の実施例２の半導体光集積回路装置の図６以降の製造工程の説明図である。
【図８】本発明の実施例２の半導体光集積回路装置の説明図である。
【図９】本発明の実施例３の半導体光集積回路装置の説明図である。
【図１０】本発明の実施例３の効果の説明図である。
【図１１】本発明の実施例４の半導体光集積回路装置の概念的平面図である。
【図１２】本発明の実施例４の半導体光集積回路装置のフォトダイオード部の概略的斜視図である。
【図１３】従来の導波路集積型光受信器の概念的平面図である。
【図１４】従来のエバネッセント結合型の導波路集積型光受信器の構成説明図である。
【発明を実施するための形態】
【００１８】
ここで、図１を参照して、本発明の実施の形態の半導体光集積回路装置を説明する。図１は、本発明の実施の形態の半導体光集積回路装置の概念的構成図であり、図１（ａ）は斜視図であり、図１（ｂ）が光軸に垂直な断面図である。図に示すように、半導体基板１１上に形成された導波路部１４とフォトダイオード部２０とからなる。
【００１９】
導波路部１４は半導体基板１１上に形成された少なくともメサ状部１３を有する導波路コア層１２からなる。この場合の導波路コア層１２は全体が完全にメサ状であっても良い。また、メサ状部１３の上にクラッド層を設けても良く、フォトダイオード部に入射した光が広がりやすいので、吸収層１６における吸収効果を大きくすることができる。
【００２０】
フォトダイオード部２０は、導波路コア層１２の延長部上に順次積層された第１導電型スペーサ層１５、吸収層１６及び前記第１導電型と反対の第２導電型上部クラッド層１７を少なくとも有する。また、第１導電型スペーサ層１５の少なくとも一部がメサ状であり、メサ状の第１導電型スペーサ層１５の側面が、第１導電型スペーサ層１５の屈折率より小さな屈折率の第１導電型半導体層１９と接している。なお、通常は第２導電型上部クラッド層１７上に第２導電型コンタクト層１８を設ける。
【００２１】
また、第１導電型スペーサ層１５は完全にメサ状であっても良い。また、第１導電型半導体層１９の上面は、第１導電型スペーサ層１５の上面よりも下にあることが望ましく、それによって、吸収層１６の側面においてリーク電流の経路をなくすことができる。
【００２２】
また、このような半導体光集積回路装置を２×４ＭＭＩ等の多モード干渉導波路等の他の光デバイスと集積化する場合には、導波路コア層１２の入力端を多モード干渉導波路等の光デバイスとモノリシックに一体化すれば良い。
【００２３】
本発明の実施の形態の半導体光集積回路装置では、フォトダイオード部においてストライプ状の第１導電型スペーサ層が屈折率の小さい第１導電型半導体層で挟まれた構造となっている。そのため、フォトダイオード部に入射してきた光の水平方向の広がりが抑制されるため、光が効率良く吸収層へ伝搬し高い受光感度が得られる。即ち、十分な吸収効率を維持したままフォトダイオード長を短くすることができる。
【００２４】
また、第１導電型半導体層のドーピング濃度や厚さを適切に設計することにより、第１導電型用の電極側の素子抵抗を低くすることができるため、高周波特性を改善することができる。したがって、フォトダイオード部の接合容量低減に有利な短いフォトダイオード長で、高い吸収効率と低い素子抵抗とを両立することが可能になる。
【実施例１】
【００２５】
以上を前提として、次に、図２乃至図５を参照して、本発明の実施例１の半導体光集積回路装置の製造工程を説明する。まず、図２（ａ）に示すように、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、（１００）を主面とする半絶縁性ＩｎＰ基板２１上に、厚さが０．５μｍのｉ型ＩｎＧａＡｓＰ導波路コア層２２を堆積する。引き続いて、厚さが０．７μｍのｎ型ＩｎＧａＡｓＰスペーサ層２３、厚さが０．５μｍのｉ型ＩｎＧａＡｓ吸収層２４、厚さが１．０μｍのｐ型ＩｎＰ上部クラッド層２５及び厚さが０．３μｍのｐ型ＩｎＧａＡｓコンタクト層２６を順次積層する。
【００２６】
次いで、図２（ｂ）に示すように、フォトダイオード形成部を除いて、ｐ型ＩｎＧａＡｓコンタクト層２６乃至ｎ型ＩｎＧａＡｓＰスペーサ層２３をエッチング除去して導波路部２７を形成する。次いで、図２（ｃ）に示すように、ＳｉＯ２マスク２８を用いてｉ型ＩｎＧａＡｓＰ導波路コア層２２をエッチングしてリブ構造２９を形成する。
【００２７】
次いで、図３（ｄ）に示すように、新たなＳｉＯ２マスク３０を用いて、ｐ型ＩｎＧａＡｓコンタクト層２６乃至ｎ型ＩｎＧａＡｓＰスペーサ層２３をストライプ状にエッチングして幅３μｍ、長さ２５μｍのフォトダイオード部３１を形成する。
【００２８】
次いで、図３（ｅ）に示すように、ＳｉＯ２マスク３０をそのまま残存させた状態で、有機金属気相成長法を用いて露出するｎ型ＩｎＧａＡｓＰスペーサ層２３上にドーピング濃度が２×１０１８ｃｍ−３で厚さが０．６μｍのｎ型ＩｎＰ層３２を選択成長させる。この時、メサ状のフォトダイオード部３１の側面で横方向に堆積するｎ型ＩｎＰ層３２の厚さを薄くするために、メサ側面を（０１１）面とし、高温・低圧の成長条件で形成する。なお、ｎ型ＩｎＰ層３２を形成する際に、原料に塩素系原料を添加することで、横方向に堆積するｎ型ＩｎＰ層３２の厚さをさらに薄くすることができる。
【００２９】
次いで、図３（ｆ）に示すように、エッチングにより、フォトダイオード部３１のメサ側面で横方向に堆積したｎ型ＩｎＰ層３２を除去する。エッチング量としては、例えば、０．１μｍとする。この工程によりｉ型ＩｎＧａＡｓ吸収層２４の側面においてリーク電流の経路がなくなるので、暗電流が抑制でき素子特性が向上する。
【００３０】
以降は、ＳｉＯ２マスク３０を除去したのち、ＳｉＮ等のパッシベーション膜（図４は省略）を形成したのち、コンタクト用開口部を形成し、ｐ型ＩｎＧａＡｓコンタクト層２６上にＡｕＺｎ／Ａｕからなるｐ側電極３３を形成する。一方、ｎ型ＩｎＰ層３２上にはＡｕＧｅ／Ａｕからなるｎ側電極３４を形成することにより、半導体光集積回路装置の基本構成が完成する。
【００３１】
図４は、完成した本発明の実施例１の半導体光集積回路装置の説明図であり、図４（ａ）は、概略的斜視図であり、図４（ｂ）は光軸に垂直な概略的断面図である。ｐ側電極３３とｎ側電極３４の間に電圧を印加し、ｉ型ＩｎＧａＡｓＰ導波路コア層２２を伝搬してきた光をｉ型ＩｎＧａＡｓ吸収層によって吸収し、発生したフォトキャリアをｐ側電極３３及びｎ側電極３４から引き出す。
【００３２】
図４（ｃ）は、本発明の実施例１の半導体光集積回路装置の効果の説明図であり、従来のｎ型ＩｎＧａＡｓＰスペーサ層を薄く残した場合のｎ側の素子抵抗の変化を示している。上述のように、光閉じ込め効果を高めるために、ｎ型ＩｎＧａＡｓＰスペーサ層の残し膜厚を薄くするほどｎ側の素子抵抗が飛躍的に高くなっている。
【００３３】
一方、本発明の実施例１では、ストライプ状のＩｎＧａＡｓＰスペーサ層が屈折率のより小さなｎ型ＩｎＰ層３２で挟まれた構造となっている。そのため、フォトダイオード部に入射してきた光の水平方向の広がりを抑制しつつ、ｎ型ＩｎＰ層３２の厚さを０．５μｍと設計することによりｎ側の素子抵抗を１２．５Ωに低減することができる。
【００３４】
図５は、本発明の実施例１の変形例であり、図５（ａ）はｉ型ＩｎＧａＡｓＰ導波路コア層２２をリブ構造ではなく完全なストライプ導波路構造にしたものである。また、図５（ｂ）は、ｎ型ＩｎＧａＡｓＰスペーサ層をメサの両脇において、光閉じ込め効果を損なわないように薄く残存させたものである。
【実施例２】
【００３５】
次に、図６乃至図８を参照して、本発明の実施例２の半導体光集積回路装置を説明する。まず、図６（ａ）に示すように、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、（１００）を主面とする半絶縁性ＩｎＰ基板２１上に、厚さが０．５μｍのｉ型ＩｎＧａＡｓＰ導波路コア層２２を堆積する。引き続いて、厚さが０．７μｍのｎ型ＩｎＧａＡｓＰスペーサ層２３、厚さが０．５μｍのｉ型ＩｎＧａＡｓ吸収層２４、厚さが１．０μｍのｐ型ＩｎＰ上部クラッド層２５及び厚さが０．３μｍのｐ型ＩｎＧａＡｓコンタクト層２６を順次積層する。
【００３６】
次いで、図６（ｂ）に示すように、フォトダイオード形成部を除いて、ｐ型ＩｎＧａＡｓコンタクト層２６乃至ｎ型ＩｎＧａＡｓＰスペーサ層２３をエッチング除去して導波路部２７を形成する。次いで、図３（ｃ）に示すように、導波路部２７において露出しているｉ型ＩｎＧａＡｓＰ導波路コア層２２上に厚さが１．７μｍのｉ型ＩｎＰクラッド層３５を成長させる。
【００３７】
次いで、図７（ｄ）に示すように、ＳｉＯ２マスク３６を用いてｐ型ＩｎＧａＡｓコンタクト層２６乃至ｎ型ＩｎＧａＡｓＰスペーサ層２３をストライプ状にエッチングして幅３μｍ、長さ２５μｍのフォトダイオード部３１を形成する。この時、導波路部２７においては、ｉ型ＩｎＰクラッド層３５を半絶縁性ＩｎＰ基板２１が０．３μｍ程度掘れるようにエッチングしてストライプ状メサを同時に形成する。
【００３８】
次いで、図７（ｅ）に示すように、ＳｉＯ２マスク３６をそのまま残存させた状態で、導波路部２７を覆うＳｉＯ２マスク３７を形成する。次いで、有機金属気相成長法を用いて露出するｎ型ＩｎＧａＡｓＰスペーサ層２３上にドーピング濃度が２×１０１８ｃｍ−３で厚さが０．６μｍのｎ型ＩｎＰ層３２を選択成長させる。この場合も、メサ状のフォトダイオード部３１の側面で横方向に堆積するｎ型ＩｎＰ層３２の厚さを薄くするために、メサ側面を（０１１）面とし、高温・低圧の成長条件で形成する。なお、ｎ型ＩｎＰ層３２を形成する際に、原料に塩素系原料を添加することで、横方向に堆積するｎ型ＩｎＰ層３２の厚さをさらに薄くすることができる。
【００３９】
次いで、図７（ｆ）に示すように、エッチングにより、フォトダイオード部３１のメサ側面で横方向に堆積したｎ型ＩｎＰ層３２を除去する。エッチング量としては、例えば、０．１μｍとする。この工程によりｉ型ＩｎＧａＡｓ吸収層２４の側面においてリーク電流の経路がなくなるので、暗電流が抑制でき素子特性が向上する。
【００４０】
以降は、ＳｉＯ２マスク３６，３７を除去したのち、ＳｉＮ等のパッシベーション膜（図４は省略）を形成したのち、コンタクト用開口部を形成し、ｐ型ＩｎＧａＡｓコンタクト層２６上にＡｕＺｎ／Ａｕからなるｐ側電極３３を形成する。一方、ｎ型ＩｎＰ層３２上にはＡｕＧｅ／Ａｕからなるｎ側電極３４を形成することにより、本発明の実施例２の半導体光集積回路装置の基本構成が完成する。
【００４１】
図８は、完成した本発明の実施例２の半導体光集積回路装置の説明図であり、図８（ａ）は、概略的斜視図であり、図８（ｂ）及び図８（ｃ）は本発明の効果の説明図である。図８（ａ）に示すように、導波路部の構造が異なるだけで、フォトダイオード部の構造は上記の実施例１と全く同じである。
【００４２】
図８（ｂ）は、本発明の実施例２の吸収効率とのスペーサ膜厚依存性の説明図であり、ここでは、比較のために、ｎ型ＩｎＰ層を設けずにｎ型ＩｎＧａＡｓＰスペーサ層を残存させた場合を比較している。本発明の実施例２では、ストライプ状のフォトダイオード部以外のｎ型スペーサ層を全て除去した構造で、且つ、ストライプ状のｎ型スペーサ層が屈折率の小さいｎ型ＩｎＰ層で挟まれた構造となっているため、高い吸収効率８２％が得られる。また、ｎ型ＩｎＰ層の厚さを０．５μｍと設計することにより第1の実施例と同様にｎ側の素子抵抗を１２．５Ωに低減することができる。
【００４３】
図８（ｃ）は、本発明の実施例２の吸収効率のフォトダイオード素子長依存性の説明図であり、ここでは比較構造として、ｎ型ＩｎＰ層を設けずに、ｎ型スペーサ層を０．５μｍの厚さだけ残した構造を比較する。図に示すように、吸収効率８０％に必要なフォトダイオード素子長を見ると、比較構造では３４μｍの長さが必要であることに対し、本発明の実施例２では２３μｍと短いフォトダイオード素子長まで短縮可能である。
【００４４】
このことから、本発明の実施例２においては短いフォトダイオード素子長で高い受光感度が得られるためフォトダイオード素子のｐｉｎ接合部の容量を小さくでき、十分な吸収効率を維持したまま高周波特性を確保すること可能となる。
【００４５】
このように、本発明の実施例２においては、実施例１と比較してフォトダイオード素子の吸収効率を大きくする効果がより顕著になり、特に、高周波帯域に有利なメサ幅の狭いフォトダイオード素子でより効果的である。
【実施例３】
【００４６】
次に、図９乃至図１０を参照して、本発明の実施例３の半導体光集積回路装置を説明する。図９は本発明の実施例３の半導体光集積回路装置の説明図であり、図９（ａ）は概略的斜視図であり、図９（ｂ）は光軸に沿った概略的断面図である。図に示すように、フォトダイオード部において、導波路コア層の下までメサ形状としている以外は、上記の実施例２と同様である。なお、このような構造を形成する際には、ｉ型ＩｎＰクラッド層３５を厚く、例えば、２．５μｍ程度成膜して、同時にエッチングすれば良い。
【００４７】
本発明の実施例３においては、メサの両脇を深くエッチング除去しているので、ｎ型ＩｎＰ層を厚く形成しても、ｉ型ＩｎＧａＡｓ吸収層の両側に暗電流のリークパスが形成されないので、素子抵抗をより低減することができる。
【００４８】
図１０は、本発明の実施例３の効果の説明図であり、図１０（ａ）に示すように、ｎ側の素子抵抗は、ｎ型ＩｎＰ層の膜厚の増大に伴って低減し、素子抵抗の低減によって、高周波帯域が改善される。
【００４９】
図１０（ｂ）は、吸収効率の導波路コア層残し膜厚依存性の説明図である。フォトダイオード部の導波路コア層も完全にストライプ状となっているため、フォトダイオード部に入射してきた光の水平方向の広がりがさらに抑制されるため、吸収層の受光感度が改善する効果も得られる。
【実施例４】
【００５０】
次に、図１１及び図１２を参照して本発明の実施例４の半導体光集積回路装置を説明する。図１１は、本発明の実施例４の半導体光集積回路装置の概念的平面図であり、図１２は、本発明の実施例４の半導体光集積回路装置のフォトダイオード部の概略的斜視図である。図１１に示すように、本発明の実施例４の半導体光集積回路装置は、ＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式の復調用の光コヒーレントレシーバ素子に適用した例である。
【００５１】
この場合、入力導波路部４１、４×４ＭＭＩ導波路４２及びＰＤ接続導波路４３における積層構造は上記の実施例２の導波路部の積層構造と同じであり、フォトダイオード部４４も実施例２のフォトダイオード部と同じである。なお、ここでは、入力導波路を２本として４×４ＭＭＩ導波路４２を実効的に２×４ＭＭＩとして使用する。
【００５２】
ここで、簡単に製造工程を説明するが、基本的には上記の実施例２と同様であるので図示は省略するが、引用する符号は図１２の符号を用いる。まず、有機金属気相成長法を用いて、（１００）を主面とする半絶縁性ＩｎＰ基板２１上に、厚さが０．５μｍのｉ型ＩｎＧａＡｓＰ導波路コア層２２を堆積する。引き続いて、厚さが０．７μｍのｎ型ＩｎＧａＡｓＰスペーサ層２３、厚さが０．５μｍのｉ型ＩｎＧａＡｓ吸収層２４、厚さが１．０μｍのｐ型ＩｎＰ上部クラッド層２５及び厚さが０．３μｍのｐ型ＩｎＧａＡｓコンタクト層２６を順次積層する。
【００５３】
次いで、フォトダイオード形成部を除いて、ｐ型ＩｎＧａＡｓコンタクト層２６乃至ｎ型ＩｎＧａＡｓＰスペーサ層２３をエッチング除去して導波路部２７を形成する。次いで、導波路部２７において露出しているｉ型ＩｎＧａＡｓＰ導波路コア層２２上に厚さが１．７μｍのｉ型ＩｎＰクラッド層３５を成長させる。
【００５４】
次いで、ＳｉＯ２マスクを用いてｐ型ＩｎＧａＡｓコンタクト層２６乃至ｎ型ＩｎＧａＡｓＰスペーサ層２３をストライプ状にエッチングして幅３μｍ、長さ２５μｍのフォトダイオード部４４を形成する。この時、導波路部２７においては、ｉ型ＩｎＰクラッド層３５を半絶縁性ＩｎＰ基板２１が０．３μｍ程度掘れるようにメサ状にエッチングして２本の入力導波路と、４×４ＭＭＩ導波路と４本の接続導波路が形成する。
【００５５】
次いで、ＳｉＯ２マスクをそのまま残存させた状態で、導波路部２７を覆うＳｉＯ２マスクを形成する。次いで、有機金属気相成長法を用いて露出するｎ型ＩｎＧａＡｓＰスペーサ層２３上にドーピング濃度が２×１０１８ｃｍ−３で厚さが０．６μｍのｎ型ＩｎＰ層３２を選択成長させる。この場合も、メサ状のフォトダイオード部４４の側面で横方向に堆積するｎ型ＩｎＰ層３２の厚さを薄くするために、メサ側面を（０１１）面とし、高温・低圧の成長条件で形成する。なお、ｎ型ＩｎＰ層３２を形成する際に、原料に塩素系原料を添加することで、横方向に堆積するｎ型ＩｎＰ層３２の厚さをさらに薄くすることができる。
【００５６】
次いで、エッチングにより、フォトダイオード部４４のメサ側面で横方向に堆積したｎ型ＩｎＰ層３２を除去する。エッチング量としては、例えば、０．１μｍとする。この工程によりｉ型ＩｎＧａＡｓ吸収層２４の側面においてリーク電流の経路がなくなるので、暗電流が抑制でき素子特性が向上する。
【００５７】
次いで、隣接するフォトダイオード間のｎ型ＩｎＰ層３２を選択的に除去して分離溝４５を形成する。以降は、マスクを除去したのち、ＳｉＮ等のパッシベーション膜（図４は省略）を形成したのち、コンタクト用開口部を形成し、ｐ型ＩｎＧａＡｓコンタクト層２６上にＡｕＺｎ／Ａｕからなるｐ側電極３３を形成する。一方、ｎ型ＩｎＰ層３２上にはＡｕＧｅ／Ａｕからなるｎ側電極３４を形成することにより、図１１及び図１２に示す本発明の実施例４の半導体光集積回路装置の基本構成が完成する。
【００５８】
図１１に示すように、２本の入力導波路４１の内の１本は、ハイブリッド導波路となる４×４ＭＭＩ導波路４２の図で上から２番目に接続されており、他の１本は、上から４番目に接続されている。フォトダイオード部４４は、４個のフォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４からなる。
【００５９】
４×４ＭＭＩ導波路４２の４個の出力を上から１，２，３，４とした場合、ＰＤ１と出力１、ＰＤ２と出力４、ＰＤ３と出力２、ＰＤ４と出力３がＰＤ接続導波路４３によって接続されている。また、各フォトダイオードには、メサの直上に信号電極となるｐ側電極が、ｎ型ＩｎＰ層の表面上にはグランド電極となるn側電極が形成されている。
【００６０】
このような構成において、上側の入力導波路にＱＰＳＫの変調信号光を、下側の入力導波路にローカルオシレータ（ＬＯ）光を入射することによって、ＱＰＳＫ変調方式のいわゆるＩチャネル信号をＰＤ１、ＰＤ２から、Ｑチャネル信号をＰＤ３、ＰＤ４から取り出すことができる。このような構成においても、上記の実施例２の素子構造を採用することによって、高出力、広帯域動作が可能となる。なお、上記の実施例３の構造を採用しても良い。
【００６１】
図１２は、フォトダイオード部の概略的斜視図であり、４個のフォトダイオードの間で電気的な分離を十分に取るために、分離溝４５を形成してｎ型ＩｎＰ層３２が独立して存在した構造としている。なお、図面の簡略のために、２個のフォトダイオード部のみを示し、また、電極は省略している。
【００６２】
なお、上記の各実施例では、ＩｎＧａＡｓＰ系の材料で構成したフォトダイオードの例を述べているが、これに限らず適宜、吸収層は入射光の波長帯の光を吸収し、その他の層は入射光を吸収しないような材料系で形成した光受信器においても本発明の構造を適用することができる。
【００６３】
また、吸収層などはｉ型半導体の例を示しているが、例えば吸収層の一部、あるいは、全てがｐ型あるいはｎ型の半導体であっても良い。また、上記の各実施例ではフォトダイオード部の導波路構造としてハイメサ構造の場合を示しているが、一部または、全てが埋め込み型導波路になっているような構造でも、本発明の効果を同様に得ることができる。
【００６４】
また、上記の各実施例では、導波路集積型の光受信器として光コヒーレントレシーバに関して記載しているが、これに限らず、フォトダイオードと導波路が集積されている各種の半導体光集積回路装置に適用されるものである。
【００６５】
ここで、実施例１乃至実施例４を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）半導体基板と、前記半導体基板上に形成された少なくともメサ状部を有する導波路コア層からなる導波路部と、前記導波路コア層の延長部上に順次積層された第１導電型スペーサ層、吸収層及び前記第１導電型と反対の第２導電型上部クラッド層を少なくとも有するエバネッセント結合型のフォトダイオード部とを少なくとも有し、前記第１導電型スペーサ層の少なくとも一部がメサ状であり、前記第１導電型スペーサ層の屈折率より小さな屈折率の第１導電型半導体層が、前記吸収層と接することなく前記メサ状の第１導電型スペーサ層の側面と接していることを特徴とする半導体光集積回路装置。
（付記２）前記第１導電型半導体層の上面が、前記第１導電型スペーサ層の上面よりも下にあることを特徴とする付記1に記載の半導体光集積回路装置。
（付記３）前記第１導電型スペーサ層が完全にメサ状であるとともに、前記フォトダイオード部における前記導波路コア層の少なくとも一部がメサ状であり、前記メサ状の導波路コア層と第１導電型スペーサ層の側面が、前記第１導電型半導体層と接していることを特徴とする付記１または付記２に記載の半導体光集積回路装置。
（付記４）前記第２導電型クラッド層上に、直接或いはコンタクト用半導体層を介して第２導電型用の電極を有するとともに、前記第１導電型半導体層の表面に第１導電型用の電極を有することを特徴とする付記１乃至付記３のいずれか１に記載の半導体光集積回路装置。
（付記５）前記導波路部における導波路コア層の上にメサストライプ状のクラッド層を有することを特徴とする付記１乃至付記４のいずれか１に記載の半導体光集積回路装置。
（付記６）前記導波路部における導波路コア層がメサストライプ構造であり、前記導波路コア層の入力端が多モード干渉導波路とモノリシックに結合していることを特徴とする付記１乃至付記５のいずれか１に記載の半導体光集積回路装置。
（付記７）半導体基板上に少なくとも導波路コア層、第１導電型スペーサ層、吸収層及び前記第１導電型と反対の第２導電型クラッド層を順次堆積する工程と、前記第２導電型クラッド層乃至第１導電型スペーサ層の一部を除去して導波路部を形成する工程と、第１のマスクを利用して前記導波路部における前記導波路コア層の少なくとも一部を除去してメサ状部を形成する工程と、前記導波路部以外の領域において、第２のマスクを利用して前記第２導電型クラッド層と吸収層と、前記第１導電型スペーサ層の少なくとも一部を除去してメサ状部を備えたエバネッセント結合型のフォトダイオード部を形成する工程と、前記第２のマスクを残存させた状態で、前記フォトダイオード部のメサ状部の両脇に露出する前記第１導電型スペーサ層上に、第１導電型スペーサ層の屈折率より小さな屈折率の第１導電型半導体層を前記吸収層の側面と接しないように形成する工程とを有することを特徴とする半導体光集積回路装置の製造方法。
（付記８）前記フォトダイオード部のメサ状部の側面に横方向に堆積した第１導電型半導体層を除去する工程を有することを特徴とする付記７に記載の半導体光集積回路装置の製造方法。
（付記９）前記導波路部を形成したのち、前記導波路部における導波路コア層上にクラッド層を形成する工程を有し、前記第１のマスクを利用して前記導波路部における前記導波路コア層の少なくとも一部を除去してメサ状部を形成する工程と、前記導波路部以外の領域において、第２のマスクを利用して前記第２導電型クラッド層と吸収層と、前記第１導電型スペーサ層の少なくとも一部を除去してメサ状部を備えたフォトダイオード部を形成する工程とが同時に行う単一のエッチング工程であることを特徴とする付記７または付記８に記載の半導体光集積回路装置の製造方法。
【符号の説明】
【００６６】
１１  半導体基板
１２  導波路コア層
１３  メサ状部
１４  導波路部
１５  第１導電型スペーサ層
１６  吸収層
１７  第２導電型上部クラッド層
１８  第２導電型コンタクト層
１９  第１導電型半導体層
２０  フォトダイオード部
２１  半絶縁性ＩｎＰ基板
２２  ｉ型ＩｎＧａＡｓＰ導波路コア層
２３  ｎ型ＩｎＧａＡｓＰスペーサ層
２４  ｉ型ＩｎＧａＡｓ吸収層
２５  ｐ型ＩｎＰ上部クラッド層
２６  ｐ型ＩｎＧａＡｓコンタクト層
２７  導波路部
２８  ＳｉＯ２マスク
２９  リブ構造
３０  ＳｉＯ２マスク
３１  フォトダイオード部
３２  ｎ型ＩｎＰ層
３３  ｐ側電極
３４  ｎ側電極
３５  ｉ型ＩｎＰクラッド層
３６  ＳｉＯ２マスク
３７  ＳｉＯ２マスク
４１  入力導波路
４２  ４×４ＭＭＩ導波路
４３  ＰＤ接続導波路
４４  フォトダイオード部
４５  分離溝
５１  基板
５２  入力導波路
５３  ２×４ＭＭＩ導波路
５４  ＰＤ接続導波路
５５  フォトダイオード
６０  導波路部分
６１  導波路コア層
６２  ｎ型スペーサ層
６３  吸収層
６４  ｐ型上部クラッド層
６５  ｐ型コンタクト層
６６  ＰＤ部
【図１】
0005655643.tif 000002
【図２】
0005655643.tif 000003
【図３】
0005655643.tif 000004
【図４】
0005655643.tif 000005
【図５】
0005655643.tif 000006
【図６】
0005655643.tif 000007
【図７】
0005655643.tif 000008
【図８】
0005655643.tif 000009
【図９】
0005655643.tif 000010
【図１０】
0005655643.tif 000011
【図１１】
0005655643.tif 000012
【図１２】
0005655643.tif 000013
【図１３】
0005655643.tif 000014
【図１４】
0005655643.tif 000015