(57)【特許請求の範囲】
【請求項１】
直流電力を交流電力に変換して系統電源と連系するパワーコンディショナであって、
前記系統電源の出力電圧を基準電圧と比較し、比較結果を示すデジタル信号を出力する比較回路と、
前記デジタル信号に示される前記比較結果に基づいて、前記パワーコンディショナを制御する制御回路と、
前記比較回路と前記制御回路とに接続され、前記比較回路から出力される前記デジタル信号を前記制御回路に伝達するデジタル信号線と、
前記比較回路、前記制御回路、および前記デジタル信号線に沿って配置され、前記比較回路および前記制御回路を接地するグランドプレーンと、
前記比較回路、前記制御回路、および前記デジタル信号線が配置された回路層と、前記グランドプレーンが配置されたグランド層とを有する回路基板と、
前記回路層に配置され、前記系統電源との間を電気的に遮断するか否かを切り替えるリレー回路に電力を供給する内部電源と、
前記回路層に配置され、前記比較結果に基づいて前記制御回路から出力されるリレー駆動信号を前記リレー回路に伝達するリレー駆動信号線と
を備え、
前記グランドプレーンは、前記回路基板の厚み方向において、前記比較回路、前記制御回路、前記デジタル信号線、前記内部電源および前記リレー駆動信号線に重なって配置されている、パワーコンディショナ。
【請求項２】
前記回路層に配置され、前記系統電源の出力電圧の利得を調整する利得回路をさらに備え、
前記グランドプレーンは、前記回路基板の厚み方向において、前記利得回路にも重なって配置されている請求項１に記載のパワーコンディショナ。
【請求項３】
前記回路層に配置され、前記利得回路から出力された前記出力電圧に対応するアナログ信号のノイズを除去し、ノイズが除去されたアナログ信号を前記比較回路に出力するフィルタをさらに備え、
前記グランドプレーンは、前記回路基板の厚み方向において、前記フィルタにも重なって配置されている請求項２に記載のパワーコンディショナ。
【請求項４】
前記直流電力を昇圧する昇圧回路と、
前記昇圧回路により昇圧された直流電力を交流電力に変換するインバータと
をさらに備え、
前記制御回路は、
前記昇圧回路を制御する昇圧制御部と、
前記比較結果に基づいて前記インバータを制御するインバータ制御部と
を有する請求項１から請求項３のいずれか１つに記載のパワーコンディショナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力をインバータにより交流電力に変換して系統電源と連系するパワーコンディショナに関する。
【背景技術】
【０００２】
パワーコンディショナは、系統電源の周波数または位相に基づいてパワーコンディショナの単独運転を検出している（例えば、特許文献１、特許文献２、または特許文献３参照）。
特許文献１  特開２００７−２９５６５３号公報
特許文献２  特開２０１０−１１５０９４号公報
特許文献３  特開２０１１−１５４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
系統電源の周波数または位相に基づいてパワーコンディショナの単独運転を正確に検出するには、系統電源の周波数または位相を正確に検出する必要がある。しかしながら、ノイズの影響により、系統電源の周波数または位相を正確に検出できない場合がある。そこで、本発明は、系統電源の周波数または位相を検出する場合のノイズの影響を抑制できるパワーコンディショナを提供する。
【課題を解決するための手段】
【０００４】
本発明の第１の態様において、直流電力を交流電力に変換して系統電源と連系するパワーコンディショナは、系統電源の出力電圧を基準電圧と比較し、比較結果を示すデジタル信号を出力する比較回路と、デジタル信号に示される比較結果に基づいて、パワーコンディショナを制御する制御回路と、比較回路と制御回路とに接続され、比較回路から出力されるデジタル信号を制御回路に伝達するデジタル信号線と、比較回路、制御回路、およびデジタル信号線に沿って配置され、比較回路および制御回路を接地するグランドプレーンとを備える。
【０００５】
上記パワーコンディショナは、比較回路、制御回路、およびデジタル信号線が配置された回路層と、グランドプレーンが配置されたグランド層とを有する回路基板をさらに備え、グランドプレーンは、回路基板の厚み方向において、比較回路、制御回路、およびデジタル信号線に重なって配置されてもよい。
【０００６】
上記パワーコンディショナは、回路層に配置され、系統電源の出力電圧の利得を調整する利得回路をさらに備え、グランドプレーンは、回路基板の厚み方向において、利得回路にも重なって配置されてもよい。
【０００７】
上記パワーコンディショナは、回路層に配置され、利得回路から出力された出力電圧に対応するアナログ信号のノイズを除去し、ノイズが除去されたアナログ信号を比較回路に出力するフィルタをさらに備え、グランドプレーンは、回路基板の厚み方向において、フィルタにも重なって配置されてもよい。
【０００８】
上記パワーコンディショナは、回路層に配置され、系統電源との間を電気的に遮断するか否かを切り替えるリレー回路に電力を供給する内部電源と、回路層に配置され、比較結果に基づいて制御回路から出力されるリレー駆動信号をリレー回路に伝達するリレー駆動信号線とをさらに備え、グランドプレーンは、回路基板の厚み方向において、内部電源およびリレー駆動信号線にも重なって配置されてもよい。
【０００９】
上記パワーコンディショナは、直流電力を昇圧する昇圧回路と、昇圧回路により昇圧された直流電力を交流電力に変換するインバータとをさらに備え、制御回路は、昇圧回路を制御する昇圧制御部と、比較結果に基づいてインバータを制御するインバータ制御部とを有してもよい。
【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係るパワーコンディショナの回路構成を示す図である。
【図２】回路基板におけるノイズの伝播について説明するための図である。
【図３】回路基板におけるノイズの伝播について説明するための図である。
【図４】本実施形態に係る回路基板の断面の模式図である。
【発明を実施するための形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
図１は、本実施形態に係るパワーコンディショナ１００の回路構成を示す図である。パワーコンディショナ１００は、平滑回路１２、昇圧回路１４、インバータ１６、ノイズフィルタ１８、および回路基板４０を備える。
【００１４】
平滑回路１２は、電源１０から出力される直流電力のノイズを除去する回路であり、例えば電解コンデンサである。電源１０は、直流電力を出力する直流電源であり、例えば、太陽電池または燃料電池である。昇圧回路１４は、平滑回路１２から出力された直流電力の電圧を予め定められた電圧まで昇圧させる。インバータ１６は、昇圧された直流電力を系統電源３０と同期させた交流電力に変換する。ノイズフィルタ１８は、例えばインダクタ（コイル）であり、インバータ１６により変換された交流電力のノイズを除去し、ノイズが除去された交流電力を負荷２０または系統電源３０に供給する。
【００１５】
パワーコンディショナ１００と系統電源３０とはリレー回路６０を介して接続されている。リレー回路６０は、パワーコンディショナ１００と系統電源３０との間を電気的に遮断するか否かを切り替える。
【００１６】
回路基板４０は、制御回路５０、ゼロクロス回路７０、内部電源６８、およびグランドプレーン８０を有する。制御回路５０は、例えば、ＩＣチップであり、周波数・位相検出部４２、昇圧制御部４４、インバータ制御部４６、およびリレー制御部４８を含む。制御回路５０は、グランドプレーン８０を介して接地されている。ゼロクロス回路７０は、アナログ回路として利得回路７２およびフィルタ７４を含み、アナログ回路およびデジタル回路として比較回路７６を含む。ゼロクロス回路７０は、系統電源３０の出力電圧のゼロクロス点の通過を検出する。利得回路７２、フィルタ７４、および比較回路７６は、アナログ信号線７１Ａ、アナログ信号線７３Ａ、またはアナログ信号線７５Ａを介して直列に接続されている。比較回路７６は、デジタル信号線７７Ｄを介して制御回路５０に接続されている。
【００１７】
利得回路７２は、アナログ信号線７１Ａを介して入力された、系統電源３０の出力電圧を示すアナログ信号の利得を調整する。フィルタ７４は、利得回路７２からアナログ信号線７３Ａを介して出力されるアナログ信号のノイズを除去し、ノイズが除去されたアナログ信号をアナログ信号線７５Ａを介して比較回路７６に出力する。
【００１８】
比較回路７６は、フィルタ７４からアナログ信号線７５Ａを介して入力されたアナログ信号により示される系統電源３０の出力電圧を基準電圧と比較し、比較結果を示すデジタル信号をデジタル信号線７７Ｄを介して制御回路５０に出力する。比較回路７６は、グランドプレーン８０を介して接地されている。基準電圧は、例えば、グランド電圧（０Ｖ）である。比較回路７６は、系統電源３０の出力電圧が基準電圧と一致した場合に、「１」ビット、一致しない場合には「０」ビットを示すデジタル信号を出力する。
【００１９】
周波数・位相検出部４２は、比較回路７６から出力されたデジタル信号に基づいて、系統電源３０の周波数および位相を検出する。周波数・位相検出部４２は、デジタル信号が「１」ビットを示すタイミングを検出することで、系統電源３０の周波数および位相を検出する。
【００２０】
昇圧制御部４４は、電源１０から出力された電源電圧を電圧センサ２２を介して取得し、電源電圧に基づいて昇圧回路１４による電源電圧の昇圧を制御する。インバータ制御部４６は、周波数・位相検出部４２から電源電圧の周波数および位相を取得し、電源電圧の周波数および位相に基づいて、電源電圧と同期させた交流電力をインバータ１６から出力させるべく、インバータ１６を制御する。
【００２１】
リレー制御部４８は、周波数・位相検出部４２から電源電圧の周波数または位相を取得し、周波数または位相の変化量が予め定められた範囲内に含まれない場合、リレー駆動信号線６２を介してリレー回路６０にリレー駆動信号を出力する。
【００２２】
リレー回路６０は、スイッチ６４およびメカニカルリレー６６を有する。スイッチ６４は、リレー駆動信号線６２を介して入力されるリレー駆動信号に基づいてオンする。スイッチ６４がオンすると、内部電源６８からメカニカルリレー６６に電力が供給される。メカニカルリレー６６に電力が供給されることで、パワーコンディショナ１００と系統電源３０との間が電気的に遮断される。
【００２３】
以上のように構成されたパワーコンディショナ１００は、電源１０からの直流電力を系統電源３０と同期させた交流電力に変換し、負荷２０に供給する。また、パワーコンディショナ１００は、電源１０に基づく余剰な交流電力を系統電源３０に逆潮流する。さらに、系統電源３０の周波数または位相が変動した場合には、系統電源３０の点検、工事、故障などにより系統電源３０が停止していると判断して、パワーコンディショナ１００は、系統電源３０との間を電気的に遮断する。
【００２４】
上記の通り、系統電源３０の点検、工事、故障などにより系統電源３０が停止していることを検出する、つまりパワーコンディショナ１００の単独運転を検出する方法としては、系統電源３０の周波数または位相の変動を検出する方法がある。
【００２５】
ゼロクロス回路７０が、パワーコンディショナ１００の昇圧制御およびインバータ制御を実行する回路などが配置される主回路基板とは別個の回路基板に配置されている場合には、主回路基板と別個の回路基板とはコネクタまたはケーブルを介して接続される。そして、別個の回路基板は、例えば単独でシールド板で囲まれることで、ノイズの影響が抑制される。
【００２６】
ここで、パワーコンディショナ１００の小型化またはコスト削減を図るべく、ゼロクロス回路７０を主回路基板に設け、別個の回路基板を不要とすることが考えられる。ところが、ゼロクロス回路７０を主回路基板に設けた場合、ゼロクロス回路７０のみをシールド板で囲むことは容易ではなく、インバータ１６のスイッチング素子、昇圧回路１４またはノイズフィルタ１８のインダクタ、あるいは内部電源６８などから発生するノイズの影響を受け易くなる。また、回路または信号線に乗ったノイズは、回路を接地するためのグランドプレーンを介して伝播されてしまう。そこで、ゼロクロス回路７０を主回路基板に設ける場合、ノイズの影響を抑制することが重要になる。
【００２７】
ここで、図２および図３を参照して、回路または信号線に乗ったノイズがグランドプレーンにどのように伝播されるかを説明する。
【００２８】
図２に示すように、例えば、一枚のグランドプレーン３００上に信号線３２０が配置される。この場合、信号線３２０の一端からノイズが注入され、ノイズが矢印３３０の方向に沿って伝播すると、グランドプレーン３００には逆位相のノイズが発生する。信号線３２０のノイズの位相と、グランドプレーン３００のノイズの位相とは、逆位相になるので、これらのノイズは打ち消しあう。したがって、この場合、信号線３２０に乗ったノイズによる影響は抑制される。
【００２９】
一方、図３に示すように、例えば、グランドプレーン３００と、グランドプレーン３１０とが接続プレーン３１２を介して接続される。さらに、グランドプレーン３００とグランドプレーン３１０との間の隙間３０２を跨いで信号線３２０が配置される。この場合、信号線３２０の一端からノイズが注入され、ノイズが矢印３３０の方向に沿って伝播すると、グランドプレーン３００およびグランドプレーン３１０には逆位相のノイズが発生する。しかし、グランドプレーン３００およびグランドプレーン３１０に発生したノイズは、隙間３０２に沿って、つまり矢印３３２の方向に沿って伝播される。この場合、グランドプレーン３００を伝播するノイズと、グランドプレーン３００およびグランドプレーン３１０を伝播する各ノイズの位相は、逆位相とはならない。したがって、各ノイズは、打ち消しあうことなく発振されてしまう。つまり、信号線３２０が、グランドプレーン３００とグランドプレーン３１０との間の隙間３０２を跨いで配置されると、信号線３２０に乗ったノイズは、グランドプレーン３００およびグランドプレーン３１０に発生したノイズと打ち消しあわない。よって、信号線３２０に乗ったノイズによる影響は抑制されない。
【００３０】
そこで、本実施形態では、制御回路５０およびゼロクロス回路７０に沿って一枚のグランドプレーン８０を配置する。これにより、ゼロクロス回路７０から制御回路５０に伝達される信号にノイズが発生することを抑制する。なお、パワーコンディショナ１００は、グランドプレーン８０以外の他のグランドプレーンを備えてもよい。また、グランドプレーン８０は、二枚以上のグランドプレーンを接合することにより構成されてもよい。
【００３１】
図４は、本実施形態に係る回路基板４０の断面の模式図である。一枚のグランドプレーン８０は、比較回路７６、制御回路５０、およびデジタル信号線７７Ｄに沿って配置されている。グランドプレーン８０は、比較回路７６および制御回路５０とスルーホール８２またはスルーホール８４を介して電気的に接続され、比較回路７６および制御回路５０を接地する。
【００３２】
回路基板４０は、回路層２００およびグランド層２０２を有する。回路層２００には、アナログ信号線７１Ａ、利得回路７２、アナログ信号線７３Ａ、フィルタ７４、アナログ信号線７５Ａ、比較回路７６、デジタル信号線７７Ｄ、および制御回路５０が配置されている。さらに、回路層２００には、リレー回路６０にリレー駆動信号を出力するリレー駆動信号線６２およびリレー回路６０に電力を供給する内部電源６８が配置されている。アナログ信号線７１Ａは、コネクタ９０を介して系統電源３０の一方の出力線に接続されている。また、リレー駆動信号線６２は、コネクタ９２を介して、リレー回路６０のスイッチ６４に接続されている。グランド層２０２には、グランドプレーン８０が配置されている。
【００３３】
グランドプレーン８０は、回路基板４０の厚み方向において、アナログ信号線７１Ａ、利得回路７２、アナログ信号線７３Ａ、フィルタ７４、アナログ信号線７５Ａ、比較回路７６、デジタル信号線７７Ｄ、制御回路５０、リレー駆動信号線６２、および内部電源６８に重なって配置されている。
【００３４】
本実施形態では、一枚のグランドプレーン８０が、回路基板４０の厚み方向において、デジタル回路である制御回路５０と、アナログ回路およびデジタル回路を含むゼロクロス回路７０とに重なって配置されている。つまり、グランドプレーン８０は、回路基板４０の厚み方向において、制御回路５０およびゼロクロス回路７０と重なる位置に、隙間を有さない。これにより、ゼロクロス回路７０に発生したノイズは、グランドプレーン８０に発生したノイズにより打ち消される。したがって、比較回路７６から出力される比較結果を示すデジタル信号は、ノイズの影響を受けることなく制御回路５０に入力される。よって、周波数・位相検出部４２は、比較結果を示すデジタル信号に基づいて、正確に系統電源３０の周波数および位相を検出することができる。
【００３５】
なお、一枚のグランドプレーン８０は、比較回路７６、デジタル信号線７７Ｄ、制御回路５０、リレー駆動信号線６２などの回路および信号線の配線パターンの形状と略同一な形状のプレーンでもよい。あるいは、一枚のグランドプレーン８０は、回路基板４０の外周形状に沿った形状のプレーンでもよい。
【００３６】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３７】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００３８】
１０  電源
１２  平滑回路
１４  昇圧回路
１６  インバータ
１８  ノイズフィルタ
２０  負荷
３０  系統電源
４０  回路基板
４２  周波数・位相検出部
４４  昇圧制御部
４６  インバータ制御部
４８  リレー制御部
５０  制御回路
６０  リレー回路
６２  リレー駆動信号線
６８  内部電源
７０  ゼロクロス回路
７２  利得回路
７４  フィルタ
７６  比較回路
７７Ｄ  デジタル信号線
８０  グランドプレーン
１００  パワーコンディショナ
【図１】
0005782825.tif 000002
【図２】
0005782825.tif 000003
【図３】
0005782825.tif 000004
【図４】
0005782825.tif 000005