(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に設けられた絶縁膜と、
前記絶縁膜上にヒューズ開口部となる領域を含んで重畳するように設けられた凸領域と、
前記凸領域を跨いで前記絶縁膜の上に設けられたヒューズ配線と、
前記ヒューズ配線の上を覆う第１層間絶縁膜と、
前記第１層間絶縁膜に形成したコンタクトホールを介して前記ヒューズ配線の両端に設けられた前記ヒューズ端子と電気的に接続している第１金属配線と、
前記第１金属配線と前記第１層間絶縁膜の上に設けられた第２層間絶縁膜および前記第２層間絶縁膜の凹部に設けられたＳＯＧ膜と、
平坦化された前記ＳＯＧ膜および前記第２層間絶縁膜の上に設けられた第３層間絶縁膜と、
前記第３層間絶縁膜の上に設けられたパッシベーション膜と、
前記パッシベーション膜を除去して、平面視的に前記凸領域内に前記凸領域よりも小さく設けられたヒューズ開口部と、
からなり、
前記凸領域上には前記ＳＯＧ膜が存在していないことを特徴とする半導体装置。
【請求項２】
前記凸領域の膜厚は、前記第１金属配線の膜厚よりも厚いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記凸領域は、絶縁性の膜からなることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＧ膜による平坦化を利用したヒューズを有する半導体装置に関する。
【背景技術】
【０００２】
高精度な仕様を要求されるアナログＩＣでは、製造バラツキ起因によるトランジスタや抵抗素子の特性バラツキを吸収するため、たとえば多結晶シリコン等からなる薄膜抵抗に接続された溶断できる薄膜で構成されたレーザートリミング用のヒューズをレーザー照射によって切断することで抵抗体の組み合わせパターンを調節し、回路の狙い値に落とし込む施策が一般的にとられている。
【０００３】
こうしたヒューズを作成する場合において、そのヒューズとなるアルミあるいは多結晶シリコン等の薄膜にレーザーが効率よく照射できるよう、通常はこのような薄膜を覆っている保護膜である窒化膜や多層配線間における層間膜をエッチングによりおおかた除去している。このときＳＯＧ膜による平坦化を使用した半導体装置においては、上記エッチング開口部の断面にＳＯＧ膜が剥き出しになる。ＳＯＧ膜は水分を通しやすいため、エッチング開口部から侵入した水分はＳＯＧ膜を通って内部素子領域へ移動し、ＰＭＯＳトランジスタの高温における負電圧印加による不安定性（ＮＢＴＩ）や配線腐蝕の原因となる。
【０００４】
これまで、ＳＯＧ膜を介したヒューズ開口部からの内部素子への水分の侵入を抑制する方法としてヒューズ開口部の周囲にアルミ配線のシールリングと呼ばれる凸段差を設けることが提案されている。ＳＯＧ膜による平坦化工程において、ヒューズ上のシールリングは周囲の凹凸よりも高い凸段差となることから、ＳＯＧ塗布後のシールリング上のＳＯＧ膜厚は周囲より薄くなり、エッチバックの際に前記ヒューズ上のシールリング上のＳＯＧ膜は完全に除去されてしまう。よって、ヒューズ開口部からの内部素子へ繋がるＳＯＧ膜の層は、前記シールリング上で分断され、ヒューズ開口部からヒューズ上のＳＯＧ膜を介した水分の侵入を遮断することができる。（例えば、特許文献１参照）
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０５−２１６０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、この方法ではヒューズとヒューズの間のシールリングの上の凸段差は周囲に比べ必ずしも高い段差とはならず、条件によってはＳＯＧ膜が残る場合がある。  ヒューズとヒューズの間のシールリングの上にＳＯＧ膜が残ってしまうと、ヒューズ開口部の側面で露出したＳＯＧ膜とヒューズとヒューズの間のシールリングの上に残ったＳＯＧ膜が繋がってしまうので、ＳＯＧ膜を介してヒューズ開口部から内部素子へ直接水分が侵入し、内部素子の特性変動及び腐蝕の原因となってしまう。本発明は、上記のようなＳＯＧ膜の水分浸入経路も遮断して、より信頼性の高いヒューズの構造を持つ半導体装置を提供するのが目的である。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明では以下のような半導体装置とした。
【０００８】
まず、ヒューズを有する半導体装置であって、半導体基板上に設けられた凸領域と、凸領域を跨いで設けられたヒューズ配線と、ヒューズ配線の両端に設けられたヒューズ端子に接続された第１金属配線と、ヒューズ配線の上方に設けられ平面視的に凸領域内に凸領域よりも小さく設けられたヒューズ開口部とからなる半導体装置とした。
【０００９】
また、上記の半導体装置の凸領域の膜厚は、第１金属配線の膜厚よりも厚くなるようにした。
そして、上記の凸領域は、絶縁性の膜からなる半導体装置とした。
【発明の効果】
【００１０】
以上の構成とすることにより、ヒューズ上にＳＯＧ膜が残存することが無いため、ヒューズトリミングしてもヒューズ開口部から内部素子に水分が浸入する懸念がなく、長期に渡って特性の安定した半導体装置とすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係るヒューズの平面図である。
【図２】本発明の実施形態を示すヒューズの断面模式図（図１のＡ−Ａ´断面）である。
【図３】本発明の実施形態を示すヒューズの断面模式図（図１のＢ−Ｂ´’断面）である。
【図４】（ａ）本発明の実施形態を示すヒューズの製造フローを示す（図１のＡ−Ａ´断面）図である。（ｂ）  本発明の第１の実施形態を示すヒューズの製造フローを示す（図１のＢ−Ｂ´断面）図である。
【図５】（ａ）図４に続く、本発明の実施形態を示すヒューズの製造フローを示す（図１のＡ−Ａ´断面）図である。（ｂ）  図４に続く、本発明の実施形態を示すヒューズの製造フローを示す（図１のＢ−Ｂ´断面）図である。
【図６】（ａ）図５に続く、本発明の実施形態を示すヒューズの製造フローを示す（図１のＡ−Ａ´断面）図である。（ｂ）図５に続く、本発明の実施形態を示すヒューズの製造フローを示す（図１のＢ−Ｂ´断面）図である。
【発明を実施するための形態】
【００１２】
図１は本発明の実施形態に係る半導体装置の平面図である。
【００１３】
ヒューズ配線とヒューズ端子からなるヒューズを有する半導体装置であって、ヒューズ配線４の下方には凸領域となるＴＥＯＳ膜１４の下敷きがあり、ヒューズ配線４はＴＥＯＳ膜１４を跨ぐように設けられている。また、ヒューズ配線４の上方にはＴＥＯＳ膜１４よりも小さい領域のヒューズ開口部１３が設けられている。さらに、ＴＥＯＳ膜１４の無い領域にてヒューズ配線１４の両端に設けられたヒューズ端子１５には第１金属配線７が電気的に接続されている。ここで、ＴＥＯＳ膜１４は第１金属配線７よりも膜厚が厚くなるように形成されている。
【００１４】
図２は図１のＡ−Ａ´での断面模式図である。
【００１５】
シリコン基板１上に絶縁膜２を設け、絶縁膜２上にヒューズ開口部１３の領域を含んで重畳するようにＴＥＯＳ膜１４からなる凸領域を設ける。絶縁膜２とＴＥＯＳ膜１４を覆うゲート絶縁膜３を介してヒューズ配線４を設け、ヒューズ配線４およびゲート絶縁膜３の上には酸化膜５が被覆されている。酸化膜５の上には第１層間絶縁膜６が設けられ、第１層間絶縁膜６中に形成したコンタクトホールを介してヒューズ配線４の両端に設けられたヒューズ端子１５と第１金属配線７が電気的に接続している。第１金属配線７の上には第２層間絶縁膜８とＳＯＧ膜９と第３層間絶縁膜１０が設けられているが、ＳＯＧ膜９は凹部のみに溜まるように形成されているため、ＴＥＯＳ膜１４のある領域には存在しない。従ってヒューズ開口部１３の領域にＳＯＧ膜９が露出するということは無い。
【００１６】
図示してはいないが、次に第２層間絶縁膜８と第３層間絶縁膜１０と酸化膜５の一部にはそれらを貫通して第１金属配線７に達するビアホールが設けられ、第３層間絶縁膜１０の上にはビアホールを介して第１金属配線７と接合する第２金属配線が設けられている。第２金属配線と第３層間絶縁膜１０の上にはパッシベーション膜１１とポリイミド膜１２が設けられ、ヒューズ開口部１３ではパッシベーション膜１１とポリイミド膜１２が除去され、ヒューズ開口部底面には第３層間絶縁膜１０が露出している。
【００１７】
ヒューズ開口部１３の下方には第３層間絶縁膜１０や酸化膜５を介してヒューズ配線４が設けられる。後のヒューズトリミング工程においてヒューズ開口部１３から入射したレーザー光にてヒューズ配線４を切断して所望の抵抗を得ることになるが、本発明においては、上述のような形状のヒューズを有する半導体装置としたため、ヒューズトリミング工程にて第３層間絶縁膜や酸化膜５やヒューズ配線の一部を除去させたとしてもＳＯＧ膜９が露出することはない。このためＳＯＧ膜を介してヒューズ開口部から内部素子へ水分が侵入し、内部素子の特性変動及び腐蝕の原因となってしまう懸念はなく、長期に渡って特性の安定した半導体装置とすることができる。さらには、ヒューズ配線４の下に厚いＴＥＯＳ膜１４があるためレーザー光のダメージが半導体基板１や内部素子に伝播することを抑制する効果も有する。
【００１８】
図３は図１のＢ−Ｂ'での断面模式図である。
ヒューズ開口部１３の下方にはヒューズ開口部１３を含んでオーバーラップするようにＴＥＯＳ膜１４が下敷きされている。ヒューズ開口部１３底面の第３層間絶縁膜１０とＴＥＯＳ膜１４との間にはヒューズ配線４のほか、酸化膜５や第１層間絶縁膜６や第２層間絶縁膜８が形成されているだけでＳＯＧ膜９は存在しない。ＳＯＧ膜９はヒューズ開口部１３やＴＥＯＳ膜１４から離れた内部素子の凹部に位置するのみであり、ヒューズトリミング工程にて第３層間絶縁膜や酸化膜５やヒューズ配線の一部を除去させたとしてもＳＯＧ膜を介して内部素子まで水分をさせる懸念は無い。
【００１９】
次に、本発明の実施形態を示す半導体装置の製造フローを示す図４乃至図６を用いて製造方法について説明する。
例えば抵抗が２０〜３０ΩcnのＰ型のシリコン基板１の表面上に、絶縁膜２として例えば酸化膜を膜厚６０００Åとして熱酸化法を用いて成膜させる。次にＴＥＯＳ膜１４を例えば７０００ÅでＣＶＤ法を用いて堆積する、次にゲート酸化膜３として例えば酸化膜を膜厚２００Åとして熱酸化法を用いて成膜させる。次にヒューズ配線４として例えば多結晶シリコンを膜厚４０００ÅとしてＣＶＤ法により堆積させたのちオン注入にて低抵抗化し、次いでフォトリソグラフィーとドライエッチングを用いて所望の形状に形成する。
【００２０】
次に酸化膜５として例えばＴＥＯＳ膜を膜厚１０００ÅとしてＣＶＤ法により堆積させる。次に第１層間絶縁膜６として例えばＢＰＳＧ膜を膜厚５０００ÅとしてＣＶＤ法で堆積させる。次に第１金属配線７とヒューズ配線４両端のヒューズ端子１５を接合するためのコンタクト開口をフォトリソグラフィーとドライエッチングを用いて行う（図４参照）。
【００２１】
次に第１金属配線７を例えばAl-Si-Cu膜を膜厚５０００Åとしてスパッタ法を用いて堆積させ、所望の形状にフォトリソグラフィーとドライエッチングを用いて形成する。次に第２層間絶縁膜８を例えばＴＥＯＳ膜として膜厚７０００ÅとしてＣＶＤ法で堆積させる。次にＳＯＧ膜９を例えば３０００Åとしてスピン塗布で成膜する（図５参照）。
【００２２】
次にＳＯＧ膜９を例えば第１金属配線の表面までドライエッチングを用いてエッチバックさせる。次に第３層間絶縁膜１０として例えばＴＥＯＳ膜４０００ÅをＣＶＤ法を用いて堆積させる。図示してはいないが、次に第２層間絶縁膜８と第３層間絶縁膜９と酸化膜５を貫通して第１金属配線７に達するビアホールを形成した後、ビアホールを介して第１金属配線７と接合する第２金属配線を第３層間絶縁膜１０上に形成する。次にパッシベーション膜１１として例えば窒化膜を膜厚９５００ÅとしてＣＶＤ法を用いて堆積させる。次にポリイミド膜１２を例えば膜厚１２ｕｍとしてスピン塗布で成膜し、フォトリソを用いてヒューズ開口部１３の領域だけ除去する（図６参照）。
【００２３】
次にポリイミド膜１２をマスクとして、ドライエッチングを用いて、パッシベーション膜１１と第３層間絶縁膜１０と第１層間絶縁膜６を除去することで図１に示す半導体装置を得ることができる。
【符号の説明】
【００２４】
１    シリコン基板
２    絶縁膜
３    ゲート酸化膜
４    ヒューズ配線
５    酸化膜
６    第１層間絶縁膜
７    第１金属配線
８    第２層間絶縁膜
９    ＳＯＧ膜
１０  第３層間絶縁膜
１１  パッシベーション膜
１２  ポリイミド膜
１３  ヒューズ開口部
１４  ＴＥＯＳ膜
１５  ヒューズ端子
【図１】
0005666410.tif 000002
【図２】
0005666410.tif 000003
【図３】
0005666410.tif 000004
【図４】
0005666410.tif 000005
【図５】
0005666410.tif 000006
【図６】
0005666410.tif 000007