(57)【特許請求の範囲】
【請求項１】
第１の基板上に形成された第１の平面光波回路と、
前記第１の基板と異なる材料からなる第２の基板上に形成された第２の平面光波回路と
を備える光スイッチであって、
前記第１の平面光波回路は、順次接続して形成された、入力導波路、第１のスラブ導波路、各導波路の一部に位相シフタが設けられたアレイ導波路、及び第２のスラブ導波路を有し、
前記入力導波路には、一芯の光ファイバが光学的に接続され、
前記第２の平面光波回路は、第３のスラブ導波路及び前記第３のスラブ導波路に接続して形成された複数の出力導波路を有する石英系ＰＬＣ導波路チップであり、
前記第１の平面光波回路と前記第２の平面光波回路とは、前記第２及び第３のスラブ導波路の端面において接続され、
前記複数の出力導波路には、多芯の光ファイバが一括して光学的に接続され、
前記位相シフタの駆動により前記第３のスラブ導波路の前記出力導波路側端部における集光位置が前記第２の平面光波回路の平面方向に掃引されて調整されることを特徴とする光スイッチ。
【請求項２】
第１の基板上に形成された第１の平面光波回路と、
前記第１の基板と異なる材料からなる第２の基板上に形成された第２の平面光波回路と
を備える光スイッチであって、
前記第１の平面光波回路は、順次接続して形成された、入力導波路、第１のスラブ導波路、各導波路の一部に位相シフタが設けられたアレイ導波路、及び第２のスラブ導波路を有し、
前記第２の平面光波回路は、第３のスラブ導波路及び前記第３のスラブ導波路に接続して形成された複数の出力導波路、並びに孤立導波路を有する石英系ＰＬＣ導波路チップであり、
前記第１の平面光波回路と前記第２の平面光波回路とは、前記第２及び第３のスラブ導波路の端面において接続され、
前記孤立導波路の一端は、前記複数の出力導波路の端面と同一端面にあり、他端は、前記第３のスラブ導波路の端面と同一端面において前記第１の平面光波回路の前記入力導波路と接続され、
前記複数の出力導波路及び前記孤立導波路には、光ファイバが一括して光学的に接続され、
前記位相シフタの駆動により前記第３のスラブ導波路の前記出力導波路側端部における集光位置が前記第２の平面光波回路の平面方向に掃引されて調整されることを特徴とする光スイッチ。
【請求項３】
第１の基板上に形成された第１の平面光波回路と、
前記第１の基板と異なる材料からなる第２の基板上に形成された第２の平面光波回路と
を備える光スイッチであって、
前記第１の平面光波回路は、順次接続して形成された、第１のスラブ導波路、各導波路の一部に位相シフタが設けられたアレイ導波路、及び第２のスラブ導波路を有し、
前記第２の平面光波回路は、入力導波路及び前記入力導波路に接続して形成された第４のスラブ導波路を有する第１の部分と、第３のスラブ導波路及び前記第３のスラブ導波路に接続されて形成された複数の出力導波路を有する第２の部分とを備える石英系ＰＬＣ導波路チップであり、
前記第１の平面光波回路と前記第２の平面光波回路とは、前記第１及び第４のスラブ導波路の端面において接続されると共に、前記第２及び第３のスラブ導波路の端面において接続され、
前記入力導波路の一端は、前記複数の出力導波路の端面と同一端面にあり、
前記入力導波路と前記複数の前記出力導波路には、光ファイバが一括して光学的に接続され、
前記位相シフタの駆動により前記第３のスラブ導波路の前記出力導波路側端部における集光位置が前記第２の平面光波回路の平面方向に掃引されて調整されることを特徴とする光スイッチ。
【請求項４】
前記第１の平面光波回路は、前記第２の平面光波回路に形成された窪みに実装されていることを特徴とする請求項１〜３のいずれかに記載の光スイッチ。
【請求項５】
前記第１の平面光波回路の導波路は、半導体材料をベースとする導波路で構成されていることを特徴とする請求項１〜４のいずれかに記載の光スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光スイッチに関し、より詳細には、導波路型の光スイッチに関する。
【背景技術】
【０００２】
近年の光ファイバ通信の普及に伴い、光通信システムを構成する多種多様な光モジュールが開発されている。その中にあって、光スイッチは、システム上において、光信号の選択、方路切り替え等を担う重要な光要素部品である。光スイッチの構成方法としては、機械式ファイバ型、ＭＥＭＳ技術を用いた微小ミラー駆動型、あるいは光の干渉を利用した導波路型等、実にその実現方法が様々にあり、必要とされるスイッチング用途によって、使い分けられている。
【０００３】
この中でも、導波路型光スイッチは、生産性、低消費電力、駆動速度、信頼性、小型化等の点からも実に様々な材料によって実用化されており、例えば、石英系平面光波回路（ＰＬＣ）による光スイッチ、光半導体スイッチ、ＬＮスイッチなどが挙げられる。これら導波路型光スイッチにおいても、システムで必要とされるスイッチング仕様に応じて、光スイッチを構成する材料を使い分けている。例えば、ｎｓオーダの高速スイッチングが必要とされる光パケットルーティングにおいては、生産性、駆動速度、小型化の観点から、光半導体スイッチが有望である。一方、光信号の方路切り替えなど、ｍｓオーダのスイッチング速度で十分ではあるが、低損失性を重視したい場合には、石英系ＰＬＣによる光スイッチが有望である。
【０００４】
図１に、光半導体材料にＩｎＰを用いた光パケットスイッチング用の高速光スイッチの構成例を挙げる。本光スイッチは、ＩｎＰ基板上に、光導波路（以下、ＩｎＰ基板上に導波路が形成されたチップを「ＩｎＰ導波路チップ」と呼び、ＩｎＰ基板上に形成された導波路を「ＩｎＰ導波路」と呼ぶ。）をエピタキシャル成長技術とエッチング技術を用いて作製している。本光スイッチは、ＩｎＰ導波路チップ１０内に設けられた、入力導波路１１、入力側スラブ導波路１２、アレイ導波路１３、出力側スラブ導波路１４、及び複数の出力導波路１５から構成されており、各アレイ導波路の長さは等長に形成されている。また、アレイ導波路１３の一部には位相シフタ用電極２０が形成されており、ＩｎＰ導波路チップ１０の裏面は電気的に共通グランドとなっている。位相シフタ用電極２０の各々からは、電気配線２１が引き出されて形成され、ボンディングワイヤ７０を介して、外部の実装基板８０の電極８１に取り出されている。出力導波路１５は、スイッチングしたい方路の数だけ形成される。本構成において、アレイ導波路１３上に形成されている光位相シフタ用電極２０を介して電流注入することによって、アレイ導波路１３における光位相を制御する。すると、出力側スラブ導波路１４における集光位置がシフトして、所望する出力導波路１５へ光信号を高速にスイッチングすることが可能である（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２４６８３８号公報
【特許文献２】特開平１０−２８２３５０号公報
【非特許文献】
【０００６】
【非特許文献１】I. M. Soganci, T. Tanemura, and Y. Nakano, ‘‘Polarization-Independent Broadband 1×8 Optical Phased-Array Switch Monolithically Integrated on InP’’, Proc. OFC2009, OWV1.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような導波路型光スイッチにおいては、複数の出力導波路１５に接続される多芯の光ファイバ３１との光結合損失が大きいといった問題があった。
【０００８】
例えば、ＩｎＰ導波路のスポットサイズが高さ方向に０．４μｍ、横方向に２．４μｍのとき、通常用いられるシングルモード光ファイバ（そのスポットサイズは約５．５μｍ）との結合損失は、両者のモードフィールドのミスマッチにより原理的にも約１０ｄＢが存在する。さらに接続位置ずれ（光軸ずれ）がある場合には、この値に加えて結合損失はさらに増大する。そこで、この原理的な結合損失を低減するために、光ファイバ先端に先球加工を施してレンズ効果を付与したり、別途集光レンズを取り付けたりした、レンズ付き光ファイバが用いられる。図１の入力導波路側においては、レンズ付き光ファイバ３０を調芯して実装した様子を示す。このとき、最良の光結合を得るためには、サブμｍオーダの高精度調芯を必要とする。入力側導波路１１との接続は、１芯のレンズ付き光ファイバ３０との接続であるので、かろうじてその調芯と実装は可能である。
【０００９】
一方、出力導波路１５と多芯の光ファイバ３１との接続箇所は、その光スイッチのスイッチング方路の数だけ複数存在する。そのため、両者の間を高精度に調芯した上で一括して実装する必要がある。それゆえ、多芯レンズ付き光ファイバ３１には、そのレンズ特性が均一に作製できていること、出力導波路１５の整列ピッチとサブμｍオーダの精度で整列して作製されていることが要求されるため、その製造が技術的にも極めて困難であるという問題があった。その結果、量産性が望めず光スイッチの製造コストが増大してしまう。また、レンズ付き光ファイバを多芯整列させると、少なくともその整列間隔は、光ファイバの線径以上、もしくは先端に取りつけたレンズ部品の幅以上になるので、ＩｎＰ導波路チップ１０の出力導波路間隔を拡げなければならない。だが、ＩｎＰ導波路の伝搬損失は１ｄＢ/ｃｍと大きいため、出力導波路のピッチ間隔展開は不必要に光スイッチの損失を増大させるといった問題が出ていた。このように、複数の出力導波路１５と多芯の光ファイバ３１との接続を、製造コスト及び損失を増大させることなく実現することは非常に困難である。
【００１０】
本発明は、このような問題点に鑑みてなされたものであり、その目的は、複数の出力導波路と多芯の光ファイバとの間の接続に起因する製造コスト及び損失の増大を抑制した導波路型の光スイッチを提供することにある。
【課題を解決するための手段】
【００１１】
このような目的を達成するために、本発明の第１の態様は、第１の基板上に形成された第１の平面光波回路と、前記第１の基板と異なる第２の基板上に形成された第２の平面光波回路とを備える光スイッチであって、前記第１の平面光波回路は、順次接続して形成された、入力導波路、第１のスラブ導波路、アレイ導波路、及び第２のスラブ導波路を有し、前記入力導波路には、一芯の光ファイバが光学的に接続され、前記第２の平面光波回路は、第３のスラブ導波路及び前記第３のスラブ導波路に接続して形成された複数の出力導波路を有するＰＬＣ導波路チップであり、前記第１の平面光波回路と前記第２の平面光波回路とは、前記第２及び第３のスラブ導波路の端面において接続され、前記複数の出力導波路には、多芯の光ファイバが一括して光学的に接続されていることを特徴とする。
【００１２】
また、本発明の第２の態様は、第１の基板上に形成された第１の平面光波回路と、前記第１の基板と異なる第２の基板上に形成された第２の平面光波回路とを備える光スイッチであって、前記第１の平面光波回路は、順次接続して形成された、入力導波路、第１のスラブ導波路、アレイ導波路、及び第２のスラブ導波路を有し、前記第２の平面光波回路は、第３のスラブ導波路及び前記第３のスラブ導波路に接続して形成された複数の出力導波路、並びに孤立導波路を有するＰＬＣ導波路チップであり、前記第１の平面光波回路と前記第２の平面光波回路とは、前記第２及び第３のスラブ導波路の端面において接続され、前記孤立導波路の一端は、前記複数の出力導波路の端面と同一端面にあり、他端は、前記第３のスラブ導波路の端面と同一端面において前記第１の平面光波回路の前記入力導波路と接続され、前記複数の出力導波路及び前記孤立導波路には、光ファイバが一括して光学的に接続されていることを特徴とする。
【００１３】
また、本発明の第３の態様は、第１の基板上に形成された第１の平面光波回路と、前記第１の基板と異なる第２の基板上に形成された第２の平面光波回路とを備える光スイッチであって、前記第１の平面光波回路は、順次接続して形成された、第１のスラブ導波路、アレイ導波路、及び第２のスラブ導波路を有し、前記第２の平面光波回路は、入力導波路及び前記入力導波路に接続して形成された第４のスラブ導波路を有する第１の部分と、第３のスラブ導波路及び前記第３のスラブ導波路に接続されて形成された複数の出力導波路を有する第２の部分とを備えるＰＬＣ導波路チップであり、前記第１の平面光波回路と前記第２の平面光波回路とは、前記第１及び第４のスラブ導波路の端面において接続されると共に、前記第２及び第３のスラブ導波路の端面において接続され、前記入力導波路の一端は、前記複数の出力導波路の一端と同一端面にあり、前記入力導波路と前記複数の前記出力導波路には、光ファイバが一括して光学的に接続されていることを特徴とする。
【００１４】
また、本発明の第４の態様は、第１〜第３のいずれかの態様において、前記第１の平面光波回路が、前記第２の平面光波回路に形成された窪みに実装されていることを特徴とする。
【００１５】
また、本発明の第５の態様は、第１〜第４のいずれかの態様において、前記第１の平面光波回路の導波路が、半導体材料をベースとする導波路で構成されていることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、多芯の光ファイバが一括して光学的に接続された複数の出力導波路を有する第２の平面光波回路を、アレイ導波路を有する第１の平面光波回路と、それぞれのスラブ導波路の端面において接続することにより、複数の出力導波路と多芯の光ファイバとの間の接続に起因する製造コスト及び損失の増大を抑制した導波路型の光スイッチを提供することができる。
【図面の簡単な説明】
【００１７】
【図１】光半導体材料にＩｎＰを用いた光パケットスイッチング用の高速光スイッチの構成例を示す図である。
【図２】本発明の第１の実施形態による光スイッチの構成を示す図である。
【図３】本発明の第２の実施形態による光スイッチの構成を示す図である。
【図４】本発明の第３の実施形態による光スイッチの構成を示す図である。
【図５】図４の概略的な断面図である。
【図６】第２の実施形態に係る光スイッチにフリップチップ実装を適用した構成を示す図である。
【図７】第３の実施形態に係る光スイッチにフリップチップ実装を適用した構成を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００１９】
（第１の実施形態）
図２に、本発明の第１の実施形態による光スイッチの構成を示す。従来の技術で示した図１と異なる点は、ＩｎＰ導波路で形成されていた出力側スラブ導波路の一部４４と、同様にＩｎＰ導波路で形成されていた複数の出力導波路４５を、ＰＬＣ導波路で形成しているところである。本明細書では、石英系ＰＬＣ（基板上に導波路が形成されたＰＬＣ）で構成されるチップを「ＰＬＣ導波路チップ」と呼び、そこに形成されている導波路を「ＰＬＣ導波路」と呼ぶ。石英系ＰＬＣには、基板が石英基板そのものである場合と、基板がＳｉ基板であり、その上に石英導波路が形成してある場合がある。したがって、ＩｎＰ導波路により形成されているのは、入力導波路１１、入力側スラブ導波路（「第１のスラブ導波路」に相当）１２、アレイ導波路１３、そして、出力側スラブ導波路の一部（「第２のスラブ導波路」に相当）１４であり、これらは順次接続されている。またアレイ導波路１３の一部には位相シフタ用電極２０が形成されており、ＩｎＰ導波路チップ１０の裏面は共通グランドとなっており、その機能は従来技術と同じある。ＩｎＰ導波路チップ（「第１の平面光波回路」に相当）１０と、ＰＬＣ導波路チップ（「第２の平面光波回路」に相当）４０とは、分割したスラブ導波路の端面、つまり、出力側スラブ導波路のＩｎＰ導波路で構成される部分１４及び出力側スラブ導波路のＰＬＣ導波路で構成される部分４４の端面において接続されている。
【００２０】
図１に示す光スイッチでＩｎＰ導波路チップ１０によって担われる重要な機能は、アレイ導波路１３における位相シフタである。高速スイッチングを実現するために必要なこのアクティブ機能は、パッシブ導波路であるＰＬＣ導波路チップ４０では置き換えがきかない。一方、ＰＬＣ導波路の伝搬損失は０．０１ｄＢ／ｃｍ以下と極めて低損失である。すなわち、光信号を導波させるだけであれば、ＰＬＣ導波路に置き換えた方が、光スイッチ全体での回路損失を低減することができる。また、ＰＬＣ導波路は、光ファイバとのモードフィールドが近いこともあり、光ファイバとの光接続を０．１ｄＢ以下と低損失に接続することができる。さらに、ＰＬＣ導波路で構成された複数の出力導波路４５と多芯の光ファイバ６１との接続も、特性を均一にして一括接続でき、これは既に実用化された技術である（特許文献１及び２参照）。このように、光スイッチの構成をそれぞれ異種の導波路で得意とする機能を持ち寄って構成することにより、光スイッチ全体での特性を向上させることが可能である。図２に示す形態では、特に複数の出力ポートと一括して低損失に多芯の光ファイバ６１と接続できることを特徴にしている。
【００２１】
また、異なる平面光波回路間の接続部分を、分割したスラブ導波路の端面とした点について、以下に説明する。異なる平面光波回路同士（ここでは、ＩｎＰ導波路チップ１０とＰＬＣ導波路チップ４０）の接続は、各々の導波路のモードフィールドの形状と、接続位置が一致しない限り、接続損失が必ず発生する。よって、異なる導波路間の接続位置においては、各々導波路の厚さ方向と幅方向のモードフィールドを一致させる必要がある。そこで、複数の出力導波路４５の位置において、個別に異なる導波路同士を接続するよりも、図２に示すように、スラブ導波路で一括して異なる導波路同士を接続する方が、モードフィールドミスマッチや接続位置ずれによる接続損失の低減が可能である。特に、スラブ導波路の横方向（基板に水平方向）の位置ずれに対するトレランスを緩和できる。
【００２２】
これは、スラブ導波路同士の接続の場合、スラブ導波路の厚さ方向（基板に垂直方向）にのみモードフィールド高さが規定される一方で、スラブ導波路の横方向（基板に水平方向）についてはモードフィールド幅が規定されないためである。つまり、スラブ導波路同士の接続では、モードフィールド幅を考慮する必要がないため、モードフィールド高さの違いだけに起因する接続損失のみが発生するということである。スラブ導波路におけるモードフィールド幅は規定されない分だけ、低損失な接続が可能となる。
【００２３】
また、接続位置ずれによる接続損失もスラブ導波路同士で接続することにより緩和できる。個別の導波路同士で各々結合させた場合の最良の接続位置は、導波路の厚さ方向（基板に垂直方向）と幅方向（基板に水平方向）において一意に決定される。そのため、接続位置ずれがどの方向に生じても、それは必ず接続損失となる。通常、個別の導波路同士の位置合せ精度は、サブμｍのオーダを必要とされる。しかし、スラブ導波路同士の接続の場合、スラブ導波路の厚さ方向（基板に垂直方向）には、その位置が一意に決まるが、スラブ導波路の横方向（基板に水平方向）については任意である。つまり、スラブ導波路同士の接続では、スラブ導波路の厚さ方向（基板に垂直方向）の位置ずれだけに起因する接続損失が発生するということである。スラブ導波路の横方向（基板に水平方向）の位置ずれは、接続損失にほとんど寄与しなくなる分だけ、低損失な光接続がトレランスを緩和して可能となる。
【００２４】
さて、許容できるスラブ導波路の横方向（基板に水平方向）の位置ずれは、スラブ導波路の集光面に接続される出力導波路のピッチ間隔の半分以下に抑えたい。これは、出力スラブ導波路の接続位置が幅方向にずれて接続されると、ＰＬＣ導波路側の出力スラブ導波路の集光位置が異なってくる、または焦点ボケ起こす（集光ビーム径が広がる）等により、選択した出力導波路以外のスイッチング方路に対してクロストークや結合損失を生じさせる原因となるためである。しかし、出力導波路のピッチ間隔の半分は数μｍ程度あるため、この範囲であれば、これは個別の導波路同士の位置合せ精度であるサブμｍオーダに比して、充分にトレランスのある結合が可能である。
【００２５】
また、より厳密をいうと、それでも出力スラブ導波路の接続位置が幅方向にわずかにずれて接続されれば、当然、ＰＬＣ導波路側の出力スラブ導波路の集光位置が異なるため、選択した出力導波路以外のスイッチング方路に対して若干のクロストークや結合損失の要因となることは払拭できない。しかし、本光スイッチは、位相シフタ駆動によって集光位置をステアリングして使用するため、その後位相シフタ駆動により光の集光位置を平面方向に掃引することにより微調して良好な光結合を選択する出力導波路に対して取ることが可能である。実際に使用するときには、この最適点にあらかじめ駆動量を補正して使用すれば良いので、これらは問題にはならない。
【００２６】
例えば、従来の技術で前述したように、ＩｎＰ導波路のスポットサイズが高さ方向に０．４μｍ、横方向に２．４μｍのとき、通常用いられるシングルモード光ファイバ（そのスポットサイズは約５．５μｍ）との結合損失は、両者のモードフィールドのミスマッチにより約１０ｄＢである。一方、図２の構成において、ＩｎＰ導波路によるスラブ導波路とＰＬＣ導波路によるスラブ導波路の接続では、５ｄＢ以下である。またＰＬＣ導波路と光ファイバとの接続は、０．１ｄＢ以下と無視できるため、従来に比して低損失な光ファイバ接続が可能となる。また、光ファイバの整列ピッチは例えば１２７μｍと、ほぼ光ファイバ素線の径と同じ狭ピッチで多芯接続可能である。
【００２７】
このように、従来の技術と異なって、図２に示すように、ＩｎＰ導波路チップ１０の一部を、スラブ導波路の一部４４及びそれに接続された複数の出力導波路４５を有するＰＬＣ導波路チップ４０に置き換えて、ＩｎＰ導波路チップ１０とＰＬＣ導波路チップ４０とをスラブ導波路部分で接続することにより、製造コストを抑制し、また、光スイッチ全体の回路損失を低減させることができる。
【００２８】
なお、図２においては、出力導波路４５を４本で描いているが、この数に限定する意図ではなく、１本または複数本の出力導波路を有していてもよい。
【００２９】
（第２の実施形態）
図３に、本発明の第２の実施形態による光スイッチの構成を示す。前述した第１の実施例で示した図２と異なるのは、入力導波路の一部４１もＰＬＣ導波路チップ４０内に一緒に集積した点である。ＰＬＣ導波路で構成された入力導波路４１においては、ＩｎＰ導波路で構成された入力導波路１１との（スラブ導波路部でない）孤立した異なる導波路間の接続となるため、図１、図２で示した、レンズ付きファイバによる接続よりは、入力側において接続損失が大きくなることが懸念される。そこで、ＩｎＰ導波路チップ１０側とＰＬＣ導波路チップ４０側の双方の接続部に、水平方向もしくは垂直方向にテーパ構造を集積することにより、できるだけモードフィールドを近づけるなどして、できるだけ接続の低損失化を図ることが可能である。
【００３０】
本実施形態は、光スイッチの入出力導波路を一辺に集約するため、図２の光スイッチと異なって、ＩｎＰ導波路チップ１０に対する入出力の調芯工程を一回で行うことができ生産性に優れ、かつ光スイッチモジュールのサイズを小型化可能である。
【００３１】
また、ＰＬＣ導波路で構成された入力導波路として機能する孤立導波路４１は、ＩｎＰ導波路で構成された入力導波路１１と異なる導波路間の接続点が存在しつつ、同一のＰＬＣ導波路チップ４０上に出力導波路４５と共に集積している。よって、ＰＬＣ導波路チップ側の入力導波路として機能する孤立導波路４１と、ＩｎＰ導波路チップ側の入力導波路１１同士を目視しながら、各々導波路チップを平面方向に数μｍオーダで粗調芯するのが容易になる。すなわち、第２の実施形態では、スラブ導波路間の位置合せにトレランス余裕がある中で、むしろ数μｍの粗調芯をパッシブにできるので、接続工程にかかるタスク時間を短縮できるという特徴がある。
【００３２】
（第３の実施形態）
図４に、本発明の第３の実施形態による光スイッチの構成を示す。前述した第２の実施形態と異なる点は、ＩｎＰ導波路との接続を、入力スラブ導波路側においても、出力スラブ導波路側と同様にスラブ導波路同士にしたことである。すなわち、入力導波路４１と入力側スラブ導波路の一部４２も、ＰＬＣ導波路で置き換えている。さらに、ＰＬＣ導波路チップ４０としてみた場合、入力側スラブ導波路の一部（「第４のスラブ導波路」に相当）４２と入力導波路、そして出力側スラブ導波路の一部（「第３のスラブ導波路」に相当）４４と出力導波路は、同一の石英系ＰＬＣで作製されている。さらに、ここでも、光スイッチの入出力導波路を一辺に集約することで、光ファイバの接続工程を一回で行うことが可能となっている。
【００３３】
このように、入力導波路側もスラブ導波路同士の接続にすることによって、第２の実施形態で懸念された入力導波路側の接続損失も低減することが可能となる。すなわち、入力側も出力側もスラブ導波路接続することによって、もっとも接続損失を低減することが可能となる。
【００３４】
さらに、ここでは、ＩｎＰ導波路チップ１０をＰＬＣ導波路チップ４０の一部にフリップチップ実装している。こうすることにより、第１の実施形態でも言及した高さ方向の位置合せの必要性を、高精度に達成することが可能となる。図４の概略的な断面図を図５に示す。尚、図５は、図４の矢印の方向より側面から眺め、ＰＬＣ導波路のコア４７とＩｎＰ導波路のコア１７が、その高さを一致させていることを想定して描いたものである。ＩｎＰ導波路を構成するコア厚さは、エピタキシャル成長によって、その膜厚をサブμｍオーダで制御可能である。一方、ＰＬＣ導波路を構成するコア厚さも、半導体プロセスであるので、その厚さ制御もサブμｍオーダで形成可能である。よって、ＩｎＰ導波路とＰＬＣ導波路のそれぞれのコアの高さ位置が一致するように、ＰＬＣ導波路のクラッド部分を精度よくエッチングすれば、高さ方向の位置合せが高精度に達成できる。ＰＬＣ導波路のクラッドエッチングについても、通常リアクティブイオンエッチング（ＲＩＥ）でサブμｍオーダでの加工が可能である。このように、ＰＬＣ導波路の一部を加工して、ＩｎＰ導波路チップ１０がフリップチップ実装できる窪み領域４６を作製し、さらにＩｎＰ導波路チップ１０の位相シフタ用電極２０と電気的に導通を取るために、ＰＬＣ導波路チップ４０上の電気配線５１と薄膜金属半田５２（例えば、ＡｕＳｎ半田等）を介して接続されている。途中、電気配線間の不連続点は、例えばボンディングワイヤにより結線されている。よって、位相シフタへの電流注入は、ＰＬＣ上に形成した電気配線５１を介して行うことが可能である。
【００３５】
ＩｎＰ導波路とＰＬＣ導波路との実装位置合せは、それぞれの導波路チップにあらかじめ形成しておいたアライメントマークを位置合せすることによりおこなった。マーク位置合せ後、両者電極を薄膜半田上に接触させた後、半田リフローを行うことにより、両者は電気的に接合固定される。半田リフロー時には、溶融半田によりセルフアライメント効果によりＩｎＰ導波路チップは、ＰＬＣ導波路チップ上に各々導波路位置を整合させる。このように、アライメントマーカによるパッシブ実装によって、従来必要であったＩｎＰ導波路とＰＬＣ導波路の高精度な調芯工程が不要となる。すなわち、光導波路の厚さ方向調芯については、ＩｎＰ導波路チップ１０、ＰＬＣ導波路チップ４０それぞれにおいて半導体プロセス技術によって、その位置は高精度に作製されており、それをフリップチップ実装することにより簡易にすることができる。また、光導波路の幅方向調芯については、ＩｎＰ導波路とＰＬＣ導波路の異種導波路接続をスラブ導波路接続することにより、緩和することができる。
【００３６】
また、厳密にいうと、フリップチップ実装されるＩｎＰ導波路の実装位置がわずかにずれて接続されると、入力側スラブ導波路と出力側スラブ導波路の接続位置が異なってくるために、最終的にはＰＬＣ導波路側の出力スラブ導波路での集光位置が異なってくる。このことは、選択した出力導波路以外のスイッチング方路に対してクロストークや結合損失を生じさせる原因となる。しかし、本光スイッチは、位相シフタ駆動によって集光位置をステアリングして使用するため、その後位相シフタ駆動により光の集光位置を平面方向に掃引することにより微調して良好な光結合を選択する出力導波路に対して取ることが可能である。実際に使用するときには、この最適点にあらかじめ駆動量を補正して使用すれば良いので、これらは問題にはならない。
【００３７】
さらに、本実施形態では、光スイッチの信頼性をいっそう高めることが可能となる。すなわち、第１の実施形態、第２の実施形態に述べてきた方法では、ＩｎＰ導波路チップ１０の端面とＰＬＣ導波路チップ４０の端面間を接続していた。このため、各々端面間を光学接着剤（例えば、ＵＶ接着剤等）で接続した場合、さらにこれらを固定するパッケージに収納する際に、各々のチップサイズによってはその固定が困難になる点が指摘される。特に、ＩｎＰ導波路チップ１０は厚さも数百ミμｍ以下と薄いため強度が弱く脆い性質があるため、パッケージ収納後の振動によって割れる、欠けるといった懸念がある。また、異なる材質の導波路チップの端面で接続しているために、熱膨張係数の違いからも、ヒートサイクルによっては壊れやすさが懸念される。また、各々端面間を直接接続せずにパッケージ内に固定実装した場合でも、同様の信頼性に関わる懸念を払拭することができない。
【００３８】
しかし、本実施形態においては、ＰＬＣ導波路チップ４０上に、ＩｎＰ導波路チップ１０を一度固定しているため、パッケージへの実装は、ＰＬＣ導波路チップ４０を考えるだけで良い。このため光スイッチをモジュール化する際の信頼性を向上できる。
【００３９】
尚、本実施形態においては、第１または第２の実施形態に対応するように、図６または図７のような実装形態も可能であることは言うまでもない。図６は、図２に示した第２の実施形態に係る光スイッチにフリップチップ実装を適用した構成を示す図であり、図７は、図３に示した第３の実施形態に適用した場合である。
【００４０】
（その他の変形形態）
以上示してきた異なる材質からなる導波路間の接続方法において、スラブ導波路同士の接続位置について、特殊な例として、（１）アレイ導波路端面とスラブ導波路の接続界面を接続位置とすることや、（２）入力導波路または出力導波路とスラブ導波路の接続界面を接続位置とすることも考えられる。
【００４１】
また、以上述べてきたことで、異種材料となる導波路は、ＩｎＰ、石英に限定されるものではなく、実施の形態を妨げない範囲であれば、いかなる材料の導波路同士の接続にも適用可能であることはいうまでもない。
【００４２】
また、接続される平面光波回路は必ずしも異種材料である必要はない。すなわち、石英系ＰＬＣ同士等、同種の材料同士であっても良く、意味するところは、別々の基板に分離されて形成された光導波路の接続についても、成り立つことは言うまでもない。
【符号の説明】
【００４３】
１０  ＩｎＰ導波路チップ（「第１の平面光波回路」に相当）
１１  入力導波路
１２  入力側スラブ導波路（「第１のスラブ導波路」に相当）
１３  アレイ導波路
１４  出力側スラブ導波路（「第２のスラブ導波路」に相当）
１７  ＩｎＰ導波路のコア
２０  位相シフタ用電極
２１  ＩｎＰ導波路チップ１０上の電気配線
２３  ＩｎＰ導波路チップ１０側のアライメントマーク
４０  ＰＬＣ導波路チップ（「第２の平面光波回路」に相当）
４１  入力導波路
４２  入力側スラブ導波路の一部（「第４のスラブ導波路」に相当）
４４  出力側スラブ導波路の一部（「第３のスラブ導波路」に相当）
４５  複数の出力導波路
４６  窪み
４７  ＰＬＣ導波路のコア
５１  ＰＬＣ導波路チップ４０上の電気配線
５２  薄膜半田
５３  ＰＬＣ導波路チップ４０側のアライメントマーク
６０  入力側光ファイバ
６１  出力側光ファイバ
６３  光ファイバ
７０  ボンディングワイヤ
８０  実装基板
８１  電極
【図１】
0005713425.tif 000002
【図２】
0005713425.tif 000003
【図３】
0005713425.tif 000004
【図４】
0005713425.tif 000005
【図５】
0005713425.tif 000006
【図６】
0005713425.tif 000007
【図７】
0005713425.tif 000008