(57)【特許請求の範囲】
【請求項１】
ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機、
を具備し、
前記複数の計算機の各々は、
割り当てられた処理を実行する演算処理装置と、
第１領域及び第２領域を有する、ローカルメモリ群と、
入出力制御回路とを備え、
前記演算処理装置は、
第１期間において、前記第１領域をデータ読み出しおよびデータ書き込みのアクセス先アドレスとして処理を実行し、
前記第１期間に続く第２期間において、前記第２領域をデータ読み出しおよびデータ書き込みのアクセス先アドレスとして処理を実行し、
前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備え、
前記更新部は、前記第２期間において、前記第１領域に格納されたデータを更新して前記複数の計算機の間で統一するように構成されている
並列処理システム。
【請求項２】
請求項１に記載された並列処理システムであって、
前記入出力制御回路は、更に、前記第１期間の長さを変更する、規定時間変更部を有している
並列処理システム。
【請求項３】
請求項１又は２に記載された並列処理システムであって、
前記第１領域及び前記第２領域は、それぞれ、前記複数の計算機の全てに対応する複数の部分領域を有しており、
前記各計算機において、前記演算処理装置は、処理の実行結果を、前記複数の部分領域のうちの対応する部分領域に書き込む
並列処理システム。
【請求項４】
請求項３に記載された並列処理システムであって、
前記演算処理装置は、処理の実行結果の書込み先となる部分領域を他の部分領域に変更することが可能となるように、構成されている
並列処理システム。
【請求項５】
請求項１乃至４のいずれかに記載された並列処理システムであって、
前記更新部は、前記第２期間において、前記複数の計算機間で前記第１領域に格納されたデータがリレーされるように、前記第１領域に格納されたデータを次の計算機にコピーし、前記第１領域の更新を行なう
並列処理システム。
【請求項６】
ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機、
を具備し、
前記複数の計算機の各々は、
割り当てられた処理を実行する演算処理装置と、
複数の領域を有する、ローカルメモリ群と、
入出力制御回路とを備え、
前記演算処理装置は、
前記複数の領域のうちのいずれかの領域をデータ読み出しおよびデータ書き込みのアクセス先として処理を実行し、
予め定められた規定時間が経過するたびに、データ読み出しおよびデータ書き込みのアクセス先を、前記複数の領域のうちの他の領域に切り替え、
前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備え、
前記更新部は、前記演算処理装置が前記複数の領域のうちの一の領域をデータ読み出しおよびデータ書き込みのアクセス先として処理を実行している間に、前記複数の領域のうちの他の領域に格納されたデータを更新して前記複数の計算機の間で統一する
並列処理システム。
【請求項７】
ネットワークを介して互いにアクセス可能に接続された、複数の計算機、
を具備し、
前記複数の計算機の各々は、
割り当てられた処理を実行する演算処理装置と、
第１領域及び第２領域を有する、ローカルメモリ群と、
入出力制御回路とを備える
並列処理システムの動作方法であって、
前記演算処理装置が、第１期間において、前記第１領域をデータ読み出しおよびデータ書き込みのアクセス先アドレスとして処理を実行するステップと、
前記演算処理装置が、前記第１期間に続く第２期間において、前記第２領域をデータ読み出しおよびデータ書き込みのアクセス先アドレスとして処理を実行するステップと、
前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップと、
を具備し、
前記更新するステップは、前記第２期間において、前記第１領域に格納されたデータを更新して前記複数の計算機の間で統一するステップを含んでいる
並列処理システムの動作方法。
【請求項８】
ネットワークを介して互いにアクセス可能に接続された、複数の計算機、
を具備し、
前記複数の計算機の各々は、
割り当てられた処理を実行する演算処理装置と、
複数の領域を有する、ローカルメモリ群と、
入出力制御回路とを備える
並列処理システムの動作方法であって、
前記演算処理装置が、前記複数の領域のうちのいずれかの領域をデータ読み出しおよびデータ書き込みのアクセス先として処理を実行するステップと、
前記演算処理装置が、予め定められた規定時間が経過するたびに、データ読み出しおよびデータ書き込みのアクセス先を、前記複数の領域のうちの他の領域に切り替えるステップと、
前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップと、
を具備し、
前記更新するステップは、前記演算処理装置が前記複数の領域のうちの一の領域をデータ読み出しおよびデータ書き込みのアクセス先として処理を実行している間に、前記複数の領域のうちの他の領域に格納されたデータを更新して前記複数の計算機の間で統一するステップを含んでいる
並列処理システムの動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列処理システム及び並列処理システムの動作方法に関する。
【背景技術】
【０００２】
コンピュータによる演算処理を高速化するために、並列処理システムが用いられることがある。並列処理システムでは、複数のコンピュータ（計算機）によって処理が並列的に実行される。並列処理システムとして、共有メモリ型の並列処理システムと、分散メモリ型の並列処理システムとが知られている。
【０００３】
図１Ａは、共有メモリ型の並列処理システムの一例を示す概念図である。図１Ａに示されるように、この並列処理システム１００は、複数の計算機１０２（１０２−１〜１０２−ｎ）、及び、共有メモリ１０１を備えている。この並列処理システム１００では、複数の処理が、複数の計算機１０２（１０２−１〜１０２−ｎ）に割り当てられる。複数の計算機１０２の各々は、共有メモリ１０１にアクセスすることにより、割り当てられた処理を実行する。
【０００４】
一方、図１Ｂは、分散メモリ型の並列処理システムの一例を示す概念図である。図１Ｂに示されるように、この並列処理システム１００は、複数の計算機１０２−１〜１０２−ｎを備えている。各計算機１０２には、分散メモリ１０３（１０３−１〜１０３−ｎ）が設けられている。各計算機１０２は、自己の分散メモリ１０３にアクセスすることにより、割り当てられた処理を実行する。この並列処理システム１００では、分散メモリ１０３に格納されたデータを複数の計算機１０２間において一致させるために、同期処理が必要である。すなわち、各計算機１０２において割り当てられた処理の実行が終了すると、複数の計算機１０２間で通信が行われ、各計算機１０２の分散メモリ１０３に格納された処理結果が他の計算機１０２の分散メモリ１０３にコピーされる。その後、各計算機１０２は、次に割り当てられた処理を実行する。
【０００５】
関連技術が、特許文献１（特許第２５５９９１８号  公報）に開示されている。特許文献１には、複数の独立に作動する計算機を接続した構成の分散メモリ型計算機が開示されている。この分散メモリ型計算機は、個々の計算機が独立に同期要求を行い同期要求信号を保持する同期要求レジスタ手段と、全計算機の同期要求レジスタからの要求があったことを判断する同期判断手段と、その判断結果を全計算機に分配する同期分配手段と、分配された判断結果によって同期検出を行なう同期検出レジスタ手段と、個々の計算機に設けられ独立に、各計算機での処理を所定の通り実行されたか否かを示すステータスの要求を行いステータス要求信号を保持するステータス要求レジスタ手段と、全計算機のステータス要求レジスタからの要求有を判断するステータス判断手段と、その判断結果を全計算機に分配するステータス分配手段と、ステータス分配手段により分配された判断結果と同期手段により分配された判断結果とによってステータス検出を行なうステータス検出レジスタ手段とを持つことにより、全計算機で同期が確立したときの全計算機のステータスを検出できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第２５５９９１８号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１Ａに示したように、共有メモリ型の並列処理システム１００では、同一の共有メモリ１０１に対して、複数の計算機１０２がアクセスする。そのため、複数の計算機１０２間において、アクセスが競合する場合がある。アクセスの競合が頻発すると、処理性能が向上しない。
【０００８】
一方、図１Ｂに示したように、分散メモリ型の並列処理システム１００では、アクセスの競合は発生しない。しかしながら、同期処理を行う必要がある。同期処理を行うために、各計算機１０２は、複雑な制御機能を有していなければならない。
【０００９】
従って、本発明の課題は、複雑な制御機能を設けることなく、処理性能を向上させることのできる、並列処理システム及び並列処理システムの動作方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る並列処理システムは、ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機を具備する。前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第１領域及び第２領域を有する、ローカルメモリ群と、入出力制御回路とを備える。前記演算処理装置は、第１期間において、前記第１領域をアクセス先アドレスとして処理を実行し、前記第１期間に続く第２期間において、前記第２領域をアクセス先アドレスとして処理を実行する。前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備える。前記更新部は、前記第２期間において、前記第１領域に格納されたデータを更新するように構成されている。
【００１１】
この発明によれば、各計算機は、ローカルメモリ群をアクセス先として割り当てられた処理を実行するので、メモリアクセスの競合が発生することはない。また、各計算機では、第１期間において、第１領域をアクセス先として処理が実行される。そして、第２期間においては、第２領域をアクセス先として処理が実行される。また、第１領域に格納されたデータは、第２期間において更新される。すなわち、第２期間において、第２領域をアクセス先とする処理の実行と、第１領域の更新とが、平行して行なわれる。同期処理を行うために、各計算機における処理の実行を停止する必要がない。従って、並列処理システムにおける処理性能を向上することができる。
【００１２】
本発明に係る並列処理システムの動作方法は、ネットワークを介して互いにアクセス可能に接続された、複数の計算機を具備する並列処理システムの動作方法である。前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第１領域及び第２領域を有する、ローカルメモリ群と、入出力制御回路とを備える。その動作方法は、前記演算処理装置が、第１期間において、前記第１領域をアクセス先アドレスとして処理を実行するステップと、前記演算処理装置が、前記第１期間に続く第２期間において、前記第２領域をアクセス先アドレスとして処理を実行するステップと、前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップとを具備する。前記更新するステップは、前記第２期間において、前記第１領域に格納されたデータを更新するステップを含んでいる。
【発明の効果】
【００１３】
本発明によれば、複雑な制御機能を設けることなく、処理性能を向上させることのできる、並列処理システム及び並列処理システムの動作方法が提供される。
【図面の簡単な説明】
【００１４】
【図１Ａ】共有メモリ型の並列処理システムの一例を示す概念図である。
【図１Ｂ】分散メモリ型の並列処理システムの一例を示す概念図である。
【図２】第１の実施形態に係る並列処理システムを示す概略図である。
【図３】各計算機におけるＣＰＵのメモリ空間を示す概念図である。
【図４】並列処理システムの動作方法を説明するための図である。
【図５Ａ】第１期間における動作例を説明するための図である。
【図５Ｂ】第２期間における動作例を説明するための図である。
【図６】第２の実施形態に係る並列処理システムを示す概略図である。
【図７】第３の実施形態に係る並列処理システム１の動作方法を説明するための説明図である。
【図８】更新処理の一例を説明するための説明図である。
【発明を実施するための形態】
【００１５】
以下に、図面を参照しつつ、本発明の実施形態について説明する。
【００１６】
（第１の実施形態）
図２は、本実施形態に係る並列処理システム１を示す概略図である。図２に示されるように、並列処理システム１は、複数の計算機（コンピュータ）２−１〜２−ｎを備えており、これらは、ネットワーク３を介して互いにアクセス可能になるように接続されている。並列処理システム１により実行されるプログラムには、複数の処理が含まれている。複数の処理は、複数の計算機２−１〜２−ｎに分散するように割り当てられ、並列的に実行される。
【００１７】
複数の計算機２−１〜２−ｎの各々は、ＣＰＵ４（演算処理装置）、ローカルメモリ群５、及び入出力制御回路６を有している。また、複数の計算機２−１〜２−ｎのうちの少なくとも一つには、タイマー回路１０が設けられている。本実施形態では、計算機２−１にタイマー回路１０が設けられている。ＣＰＵ４（演算処理装置）、ローカルメモリ群５、入出力制御回路６、及びタイマー回路１０は、互いにバスを介して接続されている。各計算機２では、ＣＰＵ４が、ローカルメモリ群５に格納されたデータを利用して、割り当てられた処理を実行する。
【００１８】
タイマー回路１０は、タイマー信号を生成し、複数の計算機２−１〜２−ｎに供給する機能を有している。タイマー回路１０には、予め、規定時間が設定されている。タイマー回路１０は、規定時間が経過する度に、タイマー信号を生成し、ＣＰＵ４及び入出力制御回路６に供給する。入出力制御回路６に供給されたタイマー信号は、ネットワーク３を介して、他の計算機（２−２〜２−ｎ）に供給される。他の計算機（２−２〜２−ｎ）では、入出力制御回路６を介して、タイマー信号がＣＰＵ４に供給される。
【００１９】
ローカルメモリ群５は、第１領域及び第２領域を有している。図３は、各計算機２におけるＣＰＵ４のメモリ空間を示す概念図である。図３に示されるように、メモリ空間には、第１領域及び第２領域が、別々の領域に割り当てられている。
【００２０】
第１領域及び第２領域には、それぞれ、複数の部分領域が設定されている。複数の部分領域は、複数の計算機２−１〜２−nに対応するように設定されている。
【００２１】
ＣＰＵ４は、第１領域及び第２領域のいずれかの領域をアクセス先アドレスとして、割り当てられた処理を実行し、割り当てられた処理の実行結果を、自計算機に対応する部分領域に書き込む。例えば、計算機２−１においては、ＣＰＵ４は、割り当てられた処理の実行結果を、第１領域又は第２領域の部分領域１（計算機２−１に対応する部分領域）に書き込む。また、ＣＰＵ４は、タイマー信号を取得するたびに、アクセス先の領域を、第１領域と第２領域との間で切り替えるように構成されている。すなわち、ＣＰＵ４は、規定時間が経過するたびに、アクセス先の領域を切り替える。
【００２２】
再び図２を参照する。入出力制御回路６は、ネットワーク３に接続されており、他の計算機２との間でデータの送受信を行う機能を有している。図２に示されるように、入出力制御回路６は、更新部７を備えている。更新部７は、複数の計算機２間で通信を行い、ローカルメモリ群５に格納されたデータを、最新のデータになるように更新する機能を有している。
【００２３】
続いて、並列処理システム１の動作方法について説明する。
【００２４】
図４は、並列処理システム１の動作方法を説明するための図である。図４には、時刻と、第１領域及び第２領域に対する処理との関係が示されている。図４において、タイマー回路１０が最初にタイマー信号を生成する時刻が、時刻ｔ０として示されている。時刻ｔ０の次にタイマー信号が供給される時刻が、時刻ｔ１として示されている。時刻ｔ１の次にタイマー信号が供給される時刻が、時刻ｔ２として示されている。時刻ｔ２の次にタイマー信号が供給される時刻が、時刻ｔ３として示されている。
【００２５】
時刻ｔ０においてタイマー信号が供給されると、次にタイマー信号が供給される時刻ｔ１までの間（第１期間）、ＣＰＵ４は、第１領域をアクセス先として、割り当てられた処理を実行する。時刻ｔ１においてタイマー信号が供給されると、ＣＰＵ４はアクセス先を第２領域に切り替える。すなわち、時刻ｔ１から時刻ｔ２までの間（第２期間）、ＣＰＵ４は、第２領域をアクセス先として、割り当てられた処理を実行する。時刻ｔ２においてタイマー信号が供給されると、ＣＰＵ４は、再び、アクセス先を第１領域に切り替える。そして、時刻ｔ２から時刻ｔ３までの期間（第１期間）、ＣＰＵ４は、時刻ｔ０から時刻ｔ１までの期間と同様に、第１領域をアクセス先として処理を実行する。
【００２６】
一方で、時刻ｔ０から時刻ｔ１までの期間においては、入出力制御回路６の更新部７が、第２領域に格納されたデータを更新する。また、時刻ｔ１から時刻ｔ２までの期間において、更新部７は、第１領域に格納されたデータを更新する。そして、時刻ｔ２から時刻ｔ３までの期間において、更新部７は、第２領域に格納されたデータを更新する。
【００２７】
すなわち、本実施形態においては、ＣＰＵ４が第１領域をアクセス先として割り当てられた処理を実行している期間（第１期間）において、更新部７が、第２領域に格納されたデータを更新する。また、ＣＰＵ４が第２領域をアクセス先として割り当てられた処理を実行している期間（第２期間）において、更新部７が、第１領域に格納されたデータを更新する。
【００２８】
図５Ａ及び図５Ｂを参照して、第１期間及び第２期間における動作例を詳細に説明する。
【００２９】
図５Ａは、第１期間における動作例を説明するための図である。図５Ａには、計算機２−１、計算機２−２、及び計算機２−３における動作状態が示されている。既述のように、第１期間においては、ＣＰＵ４が第１領域を利用して、割り当てられた処理を実行する。その結果、図５Ａに示される例では、計算機２−１において、第１領域の部分領域１（計算機２−１に対応する部分領域）に、処理結果が書き込まれる。また、計算機２−２では、第１領域の部分領域２（計算機２−２に対応する部分領域）に、処理結果が書き込まれる。また、計算機２−３では、第１領域の部分領域３（計算機２−３に対応する部分領域）に、処理結果が格納される。一方、第２領域に格納されたデータは、更新部７により、更新される。
【００３０】
図５Ｂは、第２期間における動作例を説明するための図である。既述のように、第２期間においては、更新部７により、第１領域に格納されデータが更新される。すなわち、図５Ｂに示されるように、計算機２−１の第１領域の部分領域１に書き込まれたデータが、計算機２−２及び計算機２−３の各々の第１領域の部分領域１に、コピーされる。同様に、計算機２−２の第１領域の部分領域２に書き込まれたデータが、計算機２−１及び計算機２−３の各々の第１領域の部分領域２に、コピーされる。同様に、計算機２−３の第１領域の部分領域３に書き込まれたデータが、計算機２−１及び計算機２−２の各々の第１領域の部分領域３に、コピーされる。これにより、各計算機２において第１領域に格納されたデータが、最新のデータになるように更新される。一方、ＣＰＵ４は、第２領域を利用して、割り当てられた処理を実行する。図５Ｂに示される例では、計算機２−１において、ＣＰＵ４が、第２領域の部分領域１に、処理の実行結果を書き込む。また、計算機２−２においては、第２領域の部分領域２に、処理の実行結果が書き込まれる。計算機２−３においては、第２領域の部分領域３に、処理の実行結果が書き込まれる。各計算機２の第２領域に書き込まれたデータは、次の第１期間において、他の計算機の第２領域にコピーされる。
【００３１】
以上説明したように、本実施形態によれば、第１領域を利用して割り当てられた処理が実行されている間に、第２領域の更新が行なわれ、第２領域を利用して割り当てられた処理が実行されている間に、第１領域の更新が行なわれる。従って、各期間において、各計算機２は、スタンドアローンにより割り当てられた処理を実行することができ、同期処理を行う必要がない。同期処理の為に複雑な制御機能を搭載することなく、処理性能を向上させることができる。
【００３２】
尚、本実施形態においては、ローカルメモリ群５に第１領域及び第２領域が設けられており、第１期間と第２期間との間でアクセス先の領域が切り替えられる場合について説明した。但し、ローカルメモリ群５には、３以上の領域が設けられていてもよい。この場合、各計算機２において、一の領域を利用して割り当てられた処理が実行されている期間に、他の領域の更新が行なわれる。このような構成を採用しても、本実施形態と同様の効果を得ることができる。
【００３３】
また、第１領域及び第２領域は、異なるメモリ素子に割り当てられていることが好ましい。すなわち、各計算機２において、ローカルメモリ群５は、第１メモリ素子及び第２メモリ素子を備えており、第１メモリ素子に第１領域が割り当てられており、第２メモリ素子に第２領域が割り当てられていることが好ましい。このような構成を採用すれば、ＣＰＵ４は、第１期間においては、第１メモリ素子にのみアクセスすればよく、第２期間においては、第２メモリ素子にのみアクセスすればよい。従って、ＣＰＵ４が各メモリ素子にアクセスする際の動作と、更新部７が各メモリ素子にアクセスする際の動作とを、完全に分けることが可能になる。ＣＰＵ４によるメモリアクセス動作と、更新部７によるメモリアクセス動作とが競合することがなくなり、処理性能をより向上させることが可能になる。
【００３４】
（第２の実施形態）
続いて、第２の実施形態について説明する。図６は、本実施形態に係る並列処理システム１を示す概略図である。図６に示されるように、本実施形態では、入出力制御回路６に、規定時間変更部９が追加されている。その他の点については、第１の実施形態と同様の構成を採用することができるので、詳細な説明は省略する。
【００３５】
既定時間変更部９は、タイマー回路１０に設定された規定時間を変更する機能を有している。例えば、既定時間変更部９は、ユーザから、ネットワークに接続された入力装置（図示せず）等を介して既定時間変更指示を取得した場合に、既定時間変更指示に基づいて、タイマー回路１０の設定を変更する。以降の動作では、第１期間及び第２期間の各々の長さが、変更後の既定時間になる。
【００３６】
本実施形態によれば、並列処理システム１において実行されるプログラムの形態に合わせて、最適な規定時間を設定することができる。例えば、規定時間を長くすることにより、複雑な処理に対応することができるようになる。また、規定時間を短くすることにより、処理のリアルタイム性を高めることが可能になる。
【００３７】
（第３の実施形態）
続いて、第３の実施形態について説明する。本実施形態では、各計算機２において、ＣＰＵ４が、処理の実行結果を書き込む部分領域を、他の部分領域に切り替えることができるように構成されている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
【００３８】
図７は、本実施形態に係る並列処理システム１の動作方法を説明するための説明図である。本実施形態においては、各計算機２において、第１領域及び第２領域のそれぞれに、全ての計算機２に対応するように複数の部分領域が設けられている。図７には、計算機２−１の構成が概略的に示されている。図７に示されるように、計算機２−１においては、ＣＰＵ４が、処理の実行結果を、自計算機に対応する部分領域（部分領域１）に書き込む。ここで、ネットワーク１に接続される計算機の数が変更された場合等には、各計算機２を、他の計算機として機能させることが求められる場合がある。このような場合、本実施形態においては、各計算機２のＣＰＵ４に、書込み先の部分領域を変更する旨を示す指示が与えられる。この指示は、例えば、ネットワーク１に接続された図示しない入力装置などによって、与えられる。各計算機２では、取得した指示に基づいて、ＣＰＵ４が、処理結果の書込み先となる部分領域を書き換える。図７に示される例では、計算機２−１において、書込み先となる部分領域が、部分領域１から部分領域ｎに切り替えられる。これにより、計算機２−１を計算機２−ｎとして機能させることが可能になる。
【００３９】
本実施形態によれば、第１領域及び第２領域のそれぞれに、全ての計算機２に対応するように複数の部分領域が設けられている。そのため、処理結果の書き込み先となる部分領域を変更することにより、各計算機２を、ネットワーク１に接続された他の計算機として機能させることが可能になる。従って、ネットワーク１に接続される計算機１の数が変更された場合等においても、並列処理システム１を矛盾なく動作させることが可能となる。並列処理システム１において、容易に冗長性及び拡張性を持たせることが可能になる。
【００４０】
（第４の実施形態）
続いて、第４の実施形態について説明する。本実施形態においては、更新部７の動作が工夫されている。その他の点については、第１の実施形態と同様とすることができるので、詳細な説明は省略する。
【００４１】
本実施形態においては、複数の計算機２間においてリレー動作によりコピー動作が実行されるように、更新部７が更新処理を行う。図８は、更新処理の一例を説明するための説明図である。尚、図８に示される例では、ネットワーク１に接続された計算機２の数は、３台であるものとする。図８には、計算機２−１、計算機２−２、及び計算機２−３の各々における第１領域の様子が示されている。図８に示される例において、第１期間に、計算機２−１の部分領域１に処理結果ａが書き込まれ、計算機２−２の部分領域２に処理結果ｂが書き込まれ、計算機２−３の部分領域３に処理結果ｃが書き込まれているものとする（図中、斜線部）。この場合、第２期間においては、まず、計算機２−１から計算機２−２に対して、部分領域１に書き込まれたデータ（処理結果ａ）がコピーされる。次に、計算機２−２から計算機２−３に対して、部分領域１及び部分領域２に書き込まれたデータ（処理結果ａ及び処理結果ｂ）が、コピーされる。次に、計算機２−３から計算機２−１に対して、部分領域２及び部分領域３に書き込まれたデータ（処理結果ｂ、ｃ）が、コピーされる。次に、計算機２−１から、計算機２−２に対して、部分領域３に書き込まれたデータ（処理結果ｃ）がコピーされる。これにより、各計算機２において、第１領域に処理結果ａ〜ｃが格納され、第１領域が最新のデータになるように更新される。第２領域の更新を行なう際の動作も、同様である。
【００４２】
本実施形態によれば、複数の計算機２間において、ローカルメモリ群５に格納されたデータが、リレーされるように（順次）コピーされる。従って、ネットワーク１に接続される計算機２の数が変更された場合であっても、全ての計算機２において、ローカルメモリ群５に格納されたデータを、容易に統一することが可能になる。
【００４３】
以上、本発明について、第１〜第４の実施形態について説明した。尚、これらの実施形態は独立するものではなく、矛盾のない範囲内で組み合わせて用いることも可能である。
【符号の説明】
【００４４】
１  並列処理システム
２（２−１〜２−ｎ）  計算機
３  ネットワーク
４  ＣＰＵ（処理装置）
５  ローカルメモリ群
６  入出力制御回路
７  更新部
９  規定時間変更部
１０  タイマー回路
１００  並列処理システム
１０１  共有メモリ
１０２（１０２−１〜１０２−ｎ）  計算機
１０３（１０３−１〜１０３−ｎ）  分散メモリ
【図１Ａ】
0005680466.tif 000002
【図１Ｂ】
0005680466.tif 000003
【図２】
0005680466.tif 000004
【図３】
0005680466.tif 000005
【図４】
0005680466.tif 000006
【図５Ａ】
0005680466.tif 000007
【図５Ｂ】
0005680466.tif 000008
【図６】
0005680466.tif 000009
【図７】
0005680466.tif 000010
【図８】
0005680466.tif 000011