(57)【特許請求の範囲】
【請求項１】
半導体基板上にマトリクス状に配列され、赤外線の受光量に応じて電流特性が変化する
感熱画素を含む感熱画素領域と、少なくとも、前記画素領域を駆動する駆動回路および前
記画素領域からの信号を検出する読み出し回路のうちの一方を有するデバイス領域と、を
有し、
前記少なくとも一方の回路がＭＯＳトランジスタを含み、
前記感熱画素の前記半導体基板の下部及び前記ＭＯＳトランジスタの前記半導体基板の
下部にそれぞれ離れた空洞を備え、
前記感熱画素領域近傍に形成され、前記感熱画素の前記半導体の下部の前記空洞と貫通
している第１の開口部と、
前記ＭＯＳトランジスタ近傍に形成され、前記ＭＯＳトランジスタの前記半導体基板の
下部の前記空洞と貫通している第２の開口部と、
を備える非冷却赤外線撮像素子。
【請求項２】
前記ＭＯＳトランジスタが複数設けられるとともに、前記ＭＯＳトランジスタのゲート
幅と、前記感熱画素の幅が同一である請求項１記載の非冷却赤外線撮像素子。
【請求項３】
前記ＭＯＳトランジスタが、ＮＭＯＳトランジスタと、ＰＭＯＳトランジスタと、を有
し、前記ＰＭＯＳトランジスタの前記半導体基板の下部のみに空洞を備える請求項１記載
の非冷却赤外線撮像素子。
【請求項４】
半導体基板に、感熱画素及びＭＯＳトランジスタを形成する工程と、
前記感熱画素及び前記ＭＯＳトランジスタ上に第１の層間絶縁膜を積層する工程と、
前記第１の層間絶縁膜に、コンタクトホールを形成するともに、前記コンタクトホール
に金属の埋め込みを行う工程と、
前記コンタクトホール上に第１金属配線を形成する工程と、
前記第１金属配線上に、層間ビアを形成する工程と、
前記層間ビア上に、第２金属配線を形成する工程と、
前記第２金属配線上に第２の層間絶縁膜を積層する工程と、
前記第２の層間絶縁膜上に、レジストを積層するともに、前記レジストをマスクとして
前記ＭＯＳトランジスタと前記感熱画素の近傍にエッチングホールを同時に形成する工程
と、
前記エッチングホールを用いて、ＭＯＳトランジスタと前記感熱画素の下部の半導体基
板に、空洞を同時に形成する工程と、
を具備する非冷却赤外線撮像素子の製造方法。
【請求項５】
前記ＭＯＳトランジスタおよび前記感熱画素の前記空洞は、アルカリ溶液による異方性
エッチにより形成する請求項４に記載の非冷却赤外線撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、非冷却赤外線撮像素子及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、非冷却赤外線撮像素子は、シリコン上に設けられた感熱画素を構成するダイオードアレイに一定の順方向電流Ｉｆを流し、温度変化による順方向電圧Ｖｆの変化ｄＶｆ／ｄＴを検出している。この値はｕＶオーダー以下と極めて微弱であることから、複数のダイオードを直列に連結することによって信号強度を増すことによりＳ／Ｎ比を高めている。このため、ダイオードのＮ数に比例した電圧駆動が必要となり、駆動回路トランジスタのソース・ドレイン間に〜１０Ｖの高電圧がかかることになる。
【０００３】
しかし、これまでの非冷却赤外線撮像素子は、ＳＯＩトランジスタに高電圧を付加した場合、ＳＯＩの支持基板をゲート、ＢＯＸをゲート絶縁膜としてＢＯＸ界面に反転層（バックチャネル）が生じ、ソース・ドレイン間リーク電流が発生する場合があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１９９７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、バックチャネルを抑制するための構造、及びその構造を簡易に形成することを可能にすることができる非冷却赤外線撮像素子及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の非冷却赤外線撮像素子は、半導体基板上にマトリクス状に配列され、赤外線
の受光量に応じて電流特性が変化する感熱画素を含む感熱画素領域と、少なくとも、当該
画素領域を駆動する駆動回路および当該画素領域からの信号を検出する読み出し回路のう
ちの一方を有するデバイス領域と、を有している。また、当該少なくとも一方の回路がＭ
ＯＳトランジスタを含んでいる。さらに、当該感熱画素の当該半導体基板の下部及び当該
ＭＯＳトランジスタの当該半導体基板の下部に、それぞれ離れた空洞を備えている。また
、当該感熱画素領域近傍に形成され、当該感熱画素の当該半導体の下部の当該空洞と貫通
している第１の開口部と、を有している。さらに、当該ＭＯＳトランジスタ近傍に形成さ
れ、当該ＭＯＳトランジスタの当該半導体基板の下部の当該空洞と貫通している第２の開
口部と、を有している。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の非冷却赤外線撮像素子の概略図。
【図２】第１の実施形態の非冷却赤外線撮像素子の上面図。
【図３】第１の実施形態の非冷却赤外線撮像素子の平面図。
【図４】図３のＡ−Ａ‘断面図。
【図５】第１の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図６】第１の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図７】第１の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図８】第１の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図９】第２の実施形態の非冷却赤外線撮像素子の平面図。
【図１０】図９のＢ−Ｂ‘断面図。
【図１１】第２の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図１２】第２の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図１３】第２の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図１４】第２の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図１５】第３の実施形態の非冷却赤外線撮像素子の平面図。
【図１６】図１５のＣ−Ｃ‘断面図。
【図１７】第３の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図１８】第３の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図１９】第３の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【図２０】第３の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図。
【発明を実施するための形態】
【０００８】
以下、実施形態について図面を用いて説明する。
【０００９】
(第１の実施形態)
以下、第１の実施形態の非冷却赤外線撮像素子について、図面を用いて説明する。なお、以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。
【００１０】
まず、第１の実施形態の非冷却赤外線撮像素子の概略について説明する。図１は、第１の実施形態の非冷却赤外線撮像素子の概略図である。図２は、第１の実施形態の非冷却赤外線撮像素子の上面図である。
【００１１】
図１に示すように、非冷却赤外線撮像素子１００は、後述するＳＯＩ領域６１上に形成された画素領域１０２と、デバイス領域１０１から構成されており、パッドメタル１０４を介して外部制御回路と接続される。画素領域１０２は、アレイ状に形成されたpn接合ダイオードからなり、支持基板２００及びBOX２０１とは断熱された構造を持つ。デバイス領域１０１は、行選択線１１を駆動する行選択回路９０や垂直信号線２１に接続される読み出し回路などを含む。各回路はMOSトランジスタ３００、キャパシタ、抵抗等の回路素子などで構成されている。
【００１２】
次に、図２は、赤外線イメージセンサの画素及びトランジスタの配置を表すレイアウトの概略を示しており、ここでは、例としてデバイス領域１０１に含まれる行選択回路９０と感熱画素領域１０２に関わる部分を示している。図２は、第１の実施形態の非冷却赤外線撮像素子の上面図である。
【００１３】
図２に示すように、感熱画素領域１０２は、アレイ状に形成された感熱画素７０から構成されている。感熱画素７０は、SOI領域６１内に形成された複数のpn接合ダイオード７１で構成され、支持脚７２、及びダイオード下部の支持基板空洞領域６０により、基板と断熱された構造を持っている。また、空洞領域６０は、支持基板２００をエッチングすることにより形成される。pn接合ダイオード７１のアノード及びカソードは、コンタクト４０を介して第１金属配線１０に接続され、アノード側は行選択線１１として引き出されている。
【００１４】
ここで、感熱画素７０が赤外線を受光すると、受光量に応じて感熱画素７０の温度が上昇するため、pn接合ダイオード７１のIV特性が変化する。これらのpn接合ダイオード７１には、定電流源により順方向電流が与えられているため、温度上昇の変化はpn接合ダイオード７１の順方向電位の変化として現れ、垂直信号線２１の電位の変化として読み出し回路へ転送される。この順方向電位の変化は、ｕＶオーダーと微弱であるため、感度を向上させる目的で複数のダイオードを直列に接続し、順方向電位の変化量を増やしている。
【００１５】
例えば、０．８Ｖの順方向起動電圧を持つダイオードを１０個直列に接続した場合、感熱画素全体として８Ｖの駆動電圧が必要となるため、行選択回路９０の出力である行選択線１１には、少なくとも８Ｖ以上の駆動電圧を与える必要がある。
【００１６】
さらに、行選択線１１に駆動電圧を与えるための行選択回路９０は、一般的に、多段構成のインバータや、レベルシフタが用いられており、ＳＯＩ領域６１内に形成されたMOSトランジスタ３００により構成される。MOSトランジスタ３００は、コンタクト４０を介して第１金属線１０、さらに層間ビア５０を介して第２金属線２０に接続されている。さらに、MOSトランジスタ３００は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを含んでいる。
【００１７】
ここで、行選択線１１の電位は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのバランスにより決定する。例えば、図２に表されているMOSトランジスタ３００がPMOSトランジスタであった場合、行選択回路９０が感熱画素７０に８Ｖの駆動電圧を与えているとすると、画素非選択期間において、MOSトランジスタ３００は、ソース電極３２・ボディ電極３３が８Ｖ、ゲート電極３０が８Ｖ、ドレイン電極３１が０Ｖという電位関係になる。通常ならば、この場合のソース・ドレイン間電流は、ゲート電位とソース電位が同一であるため、pA以下の微弱な電流（OFF状態）が流れるはずである。
【００１８】
しかし、SOIトランジスタでは、支持基板をゲート、BOXをゲート絶縁膜としてBOX界面に反転層ができることによりソース・ドレイン間電流のリーク（バックチャネル）が生じ、MOSトランジスタ３００が完全にＯＦＦ状態とならない場合がある。この時、行選択回路９０には、MOSトランジスタ３００にリーク電流が流れ、画素選択が正常に行われないという現象が起こる。
【００１９】
そこで、第１の実施形態の非冷却赤外線撮像素子では、図３のように、デバイス領域の周囲にエッチングホール６２、デバイス下部の支持基板２００に支持基板空洞領域６０を設け、支持基板ゲートによる反転層の形成を防いでいる。
【００２０】
ここで、第１の実施形態の非冷却赤外線撮像素子の詳細な構成について、図３、図４を用いて説明する。図３は、第１の実施形態の非冷却赤外線撮像素子の平面図であり、図４は、図３のＡ−Ａ‘断面図である。
【００２１】
図３に示すように、感熱画素７０とMOSトランジスタ３００が同一の支持基板２００内に形成されており、感熱画素７０は、直列に接続されたpn接合ダイオード７１と、支持基板２００とpn接合ダイオード７１を断熱するための支持基板空洞領域６０を備えている。さらに、感熱画素７０は、支持基板２００に空洞を形成するためのエッチングホール６２と、pn接合ダイオード７１の中空構造を形成するための支持脚７２を備えている。ここで、pn接合ダイオード７１のアノード及びカソードは、コンタクト４０を介して第１金属配線１０に接続され、アノード側は行選択線１１として引き出されている。行選択線１１は、行選択回路９０の出力であり、MOSトランジスタ３００により形成されている。MOSトランジスタ３００は、本実施形態の説明においては、行選択回路９０を構成する一要素として記述しているが、例えば、MOSトランジスタ３００を、垂直信号等の読み出し回路や、バイアス回路など、イメージセンサの周囲に搭載される他の回路を構成している一要素に置き換えてもよい。
【００２２】
MOSトランジスタ３００は、Ｐｏｌｙ−Ｓｉ等で形成されるゲート電極３０を備えるとともに、ドレイン、ソース、ボディ端子からコンタクト４０を介して第、１金属配線１０に接続されている。また、MOSトランジスタ３００は、層間ビア５０を介して、第２金属配線２０に引き出されたドレイン電極３１、ソース電極３２、ボディ電極３３を備えており、それぞれ回路構成に応じた配線領域に接続されている。ここで、MOSトランジスタ３００の周囲に、支持基板を空洞にするためのエッチングホール領域６２が設けられており、第１金属配線１０及び第２金属配線２０は、あらかじめエッチングホール６２を避けるように形成されている。
【００２３】
また、図４に示すように、感熱画素７０及びMOSトランジスタ３００は、支持基板２００、及びBOX２０１上に形成されたSOI領域６１に形成され、STI領域６３により素子分離構造をとっている。ゲート電極３０の上方には、BPSG層８１が形成され、コンタクト４０、第１金属配線１０、第２金属配線２０、及び層間絶縁膜２０２、２０３が形成されている。
【００２４】
エッチングホール６２は、ＭＯＳトランジスタ３００の周囲のSTI領域６３、及び感熱画素７０周囲のSTI領域６３に形成され、それぞれの下部の支持基板２００に支持基盤空洞領域６０が形成されており、感熱画素７０の周囲には支持脚７２が形成されている。
【００２５】
なお、エッチングホール６２は、図４の例ではSTI領域に形成されているが、SOI領域６１に形成されていても構わない。また、アレイ状に形成される感熱画素７０のうち一部は、基板温度参照のため、空洞領域６０が形成されていない領域があっても構わない。
【００２６】
MOSトランジスタ３００の下部を空洞にすることにより、MOSトランジスタ３００が機能するデバイス領域、すなわちSOI領域６１と支持基板２００との距離が増大する。
【００２７】
これにより、ＢＯＸ２０１を介して支持基板２００とＳＯＩ領域６１の間にかかる電界が低減するため、SOI領域６１のＢＯＸ界面へのキャリアの誘起が抑制され、バックチャネル反転層が形成されるのを防ぐことができる。
【００２８】
また、STI領域６３、もしくはSOI領域６１にＢＯＸ２０１まで到達するエッチングホール６２を設けることによって、支持基板空洞部６０とデバイス表面の真空との気圧差をなくし、ウェハにかかる応力をなくすことができるため、ウェハの反りを防ぐことができる。
【００２９】
ここで、第１の実施形態の非冷却赤外線撮像素子の製造方法について、図５〜図８を用いて説明する。図５〜図８は、第１の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図である。
【００３０】
まず、図５(ａ)に示すように、支持基板２００、BOX２０１上の、STI領域６３によって電気的に分離されたＳＯＩ領域６１に、感熱画素７０を構成するｐｎ接合ダイオード７１、及びMOSトランジスタ３００を形成し、ゲート電極３０をCVD、フォトリソグラフィー等により形成する。
【００３１】
次に、図５(ｂ)に示すように、ゲート電極３０上にＢＰＳＧ８１を堆積する。
【００３２】
さらに、図５(ｃ)に示すように、ＢＰＳＧ８１上に層間絶縁膜２０２を堆積する。
【００３３】
また、図６(ａ)に示すように、ゲート電極３０へのコンタクトホール４０を形成する。具体的には、コンタクトパターンをフォトリソグラフィー技術により形成し、RIEによりコンタクトホール４０を形成し、CVD、CMPによりコンタクトホール４０に金属の埋め込みを行う。
【００３４】
また、図６(ｂ)に示すように、第１金属配線１０の材料となるアルミニウム合金等をスパッタ法により堆積し、フォトリソグラフィー技術とRIEによりパターニングして、第１金属配線１０を形成する。さらに、層間絶縁膜２０３を積層し、層間ビアパターンをフォトリソグラフィー技術により形成し、RIE、CVD、CMPにより層間ビア５０を形成する。また、第２金属配線２０を、第１金属配線１０と同様の工程で形成する。さらに、層間絶縁膜２０３を積層する。
【００３５】
さらに、図７(ａ)に示すように、フォトリソグラフィー技術を用いて、エッチングホールを形成するためのレジスト６４をパターニングする。
【００３６】
次に、図７（ｂ）に示すように、RIEにより、MOSトランジスタ３００の周囲と感熱画素７０の周囲にエッチングホール６２を同時に形成し、支持基板２００を露出させる。このエッチングホール６２の形成により、支持脚７２が同時に形成される。
【００３７】
最後に、図８に示すように、TMAH(Tetra-Methyl-Ammonium-Hydroxide)によるシリコン異方性ウェットエッチングにより、MOSトランジスタ３００及び感熱画素７０の下部の支持基板２００内部に、空洞領域６０を同時に形成する。
【００３８】
このように、第１の非冷却赤外線撮像素子では、感熱画素７０とMOSトランジスタ３００の下部の支持基板２００を空洞化するためのエッチングホール６２を同時に形成し、後工程にて、ウェットエッチングによって同時に支持基板２００を空洞化して支持基板空洞領域６０を形成することにより、あらかじめ支持基板２００に支持基板空洞領域６０を形成した後で、ウェハを張り合わせる等の前工程が不要となり、効率的に支持基板空洞領域６０を形成することができる。
【００３９】
(第２の実施の形態)
次に、第２の実施形態の非冷却赤外線撮像素子の詳細な構成について、図９、図１０を用いて説明する。図９は、第２の実施形態の非冷却赤外線撮像素子の平面図であり、図１０は、図９のＢ−Ｂ‘断面図である。
【００４０】
第２の実施形態が第１の実施形態と異なる点は、MOSトランジスタ３００を複数個のMOSトランジスタ３００a・・３００nの並列接続として表記している点であり、このMOSトランジスタ３００a・・３００ｎの表記以外は第１の実施形態と同じであるので、同一部分には、同一符号を付して詳細な説明は省略する。
【００４１】
図９に示すように、第２の実施形態の非冷却赤外線撮像素子は、幅Ｗの感熱画素７０とMOSトランジスタ３００が同一ウェハ内に形成されており、MOSトランジスタ３００は、N個の同じゲート幅Ｗを持つMOSトランジスタ３００a・・・３００nで構成されている。これにより、MOSトランジスタ３００の総ゲート幅Ｗｐは、Ｗ×Ｎとなる。
【００４２】
また、第２の実施形態の非冷却赤外線撮像素子は、それぞれゲート幅Ｗのゲート電極３０a・・３０nを備え、ドレイン、ソース、ボディ端子からコンタクト４０を介して、第１金属配線１０に接続されている。
【００４３】
さらに、第２の実施形態の非冷却赤外線撮像素子は、層間ビア５０を介して第２金属配線２０に引き出されたドレイン電極３１a・・３１nと、ソース電極３２a・・３２nと、ボディ電極３３a・・３３nと、を備えている。また、Ｎ個のMOSトランジスタ３００a・・３００nの周囲には、それぞれ支持基板２００を空洞にするためのエッチングホール領域６２が設けられており、第１金属配線１０及び第２金属配線２０は、あらかじめエッチングホール６２を避けるように形成されている。
【００４４】
ここで、ゲート電極３０a・・３０nは、第１金属配線１０により短絡されている。また、ドレイン電極３１a・・３１n、ソース電極３２a・・３２n、ボディ電極３３a・・３３nも同様に、第１金属配線１０及び第２金属配線２０により短絡されている。
【００４５】
次に、図１０に示すように、エッチングホール６２は、ＭＯＳトランジスタ３００a・・３００ｎの周囲のSTI領域６３、及び感熱画素７０周囲のSTI領域６３に形成されている。また、感熱画素７０、ＭＯＳトランジスタ３００a・・３００ｎの下部の支持基板２００には、支持基板空洞領域６０、６０a・・６０nが形成されている。
【００４６】
ここで、第２の実施形態の非冷却赤外線撮像素子は、感熱画素７０の幅Ｗよりも大きなゲート幅(及びゲート長)Ｗｐを持つＭＯＳトランジスタ３００を形成する場合に、図９、１０に示すようにMOSトランジスタ３００のゲート幅(もしくはゲート長)Ｗｐを感熱画素７０の大きさWと同等になるようにN分割して形成している。
【００４７】
この場合、ゲート幅Ｗ＝Ｗｐ／ＮのN個のMOSトランジスタ３００a・・３００nを形成するとともに、第１金属配線１０もしくは第２金属配線２０によって、ゲート電極３０ａ、３０ｂ、・・・３０ｎを短絡し、ソース電極３２ａ、３２ｂ、・・・３２ｎを短絡し、ボディ電極３３ａ、３３ｂ・・・３３ｎを短絡し、ドレイン電極３１ａ、３１ｂ、・・・３１ｎを短絡する。
【００４８】
よって、第２の実施形態の非冷却赤外線撮像素子では、総ゲート幅Ｗｐの1つの大きなMOSトランジスタ３００として機能させることが可能である。これによって、感熱画素７０の下部の支持基板空洞領域６０と、分割されたＭＯＳトランジスタ３００の下部の支持基板空洞領域６０ａ〜６０ｎの面積が同等になるため、支持基板２００の空洞化エッチング工程において、同じエッチング時間で効率的に支持基板空洞領域６０が形成可能となる。
【００４９】
また、第２の実施形態の非冷却赤外線撮像素子では、ＭＯＳトランジスタ３００を分割することによって、１つの支持基板空洞領域６０あたりのＭＯＳトランジスタ３００の体積が減るため、熱容量が減り、ＭＯＳトランジスタ３００の自己加熱による特性劣化を低減させることができる。
【００５０】
次に、第２の実施形態の非冷却赤外線撮像素子の製造方法について、図１１〜図１４を用いて説明する。図１１〜図１４は、第２の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図である。
【００５１】
まず、図１１(ａ)に示すように、支持基板２００、BOX２０１上の、STI領域６３によって電気的に分離されたＳＯＩ領域６１に、感熱画素７０を構成するｐｎ接合ダイオード７１、及びMOSトランジスタ３００a〜３００nを形成し、ゲート電極３０a〜３０nをCVD、フォトリソグラフィー等により形成する。
【００５２】
ここで、MOSトランジスタ３００a〜３００nは、MOSトランジスタ３００a〜３００nのゲート幅（もしくはゲート長）と、pn接合ダイオード７１の幅が同等になるように形成し、MOSトランジスタ３００のゲート幅（もしくはゲート長）に応じてMOSトランジスタ３００a〜３００nの個数Ｎを決定する。
【００５３】
次に、図１１(ｂ)に示すように、ゲート電極３０a〜３０n上にＢＰＳＧ８１を積層する。
【００５４】
さらに、図１１(ｃ)に示すように、ＢＰＳＧ８１上に層間絶縁膜２０２を積層する。
【００５５】
また、図１２(ａ)に示すように、ゲート電極３０a〜３０nへのコンタクトホール４０を形成する。コンタクトパターンをフォトリソグラフィー技術により形成し、RIEによりコンタクトホール４０を形成し、CVD、CMPによりコンタクトホール４０に金属の埋め込みを行う。
【００５６】
また、図１２(ｂ)に示すように、第１金属配線１０の材料となるアルミニウム合金等をスパッタ法により堆積し、フォトリソグラフィー技術とRIEによりパターニングし、第１金属配線１０を形成する。さらに、層間絶縁膜２０３を積層し、層間ビアパターンをフォトリソグラフィー技術により形成し、RIE、CVD、CMPにより層間ビア５０を形成する。次に、第２金属配線２０を、第１金属配線１０と同様の工程で形成する。さらに、層間絶縁膜２０３を積層する。ここで、第１金属配線１０と第２金属配線２０は、MOSトランジスタ３００a・・３００nのゲート電極３０a・・３０n、ドレイン電極３１a・・３１n、ソース電極３２a・・３２n、ボディ電極３３a・・３３nを短絡させるようにレイアウトする。
【００５７】
さらに、図１３(ａ)に示すように、フォトリソグラフィー技術を用いて、エッチングホールを形成するためのレジスト６４をパターニングする。
【００５８】
次に、図１３（ｂ）に示すように、RIEにより、MOSトランジスタ３００a〜３００ｎの周囲と感熱画素７０の周囲にエッチングホール６２を同時に形成し、支持基板２００を露出させる。このエッチングホール６２の形成により、支持脚７２が同時に形成される。
【００５９】
最後に、図１４に示すように、TMAH(Tetra-Methyl-Ammonium-Hydroxide)によるシリコン異方性ウェットエッチングにより、MOSトランジスタ３００a〜３００n及び感熱画素７０の下部の支持基板２００内部に、空洞領域６０及び６０a〜６０nを同時に形成する。
【００６０】
このように、第２の実施形態の非冷却赤外線撮像素子では、幅Wの感熱画素７０よりも大きなゲート幅（もしくはゲート長）Wpを持つMOSトランジスタ３００を形成する際に、MOSトランジスタ３００を幅ＷのMOSトランジスタ３００a・・３００nに分割して形成することにより、アルカリウェットエッチング工程においてエッチング時間を浪費することなく、効率的に空洞化されたMOSトランジスタ３００a・・３００nを形成することができる。
【００６１】
(第３の実施の形態)
次に、第３の実施形態の非冷却赤外線撮像素子の詳細な構成について、図１５、図１６を用いて説明する。図１５は、第３の実施形態の非冷却赤外線撮像素子の平面図であり、図１６は、図１５のＣ−Ｃ‘断面図である。
【００６２】
第３の実施形態が第１の実施形態と異なる点は、PMOSトランジスタ３０１とNMOSトランジスタ３０２を付加した点であり、このPMOSトランジスタ３０１とNMOSトランジスタ３０２以外は第１の実施形態と同じであるので、同一部分には、同一符号を付して詳細な説明は省略する。
【００６３】
まず、図１５に示すように、第３の実施形態の非冷却赤外線撮像素子は、感熱画素７０、PMOSトランジスタ３０１、及びNMOSトランジスタ３０２が同一の支持基板２００内に形成されている。また、第３の実施形態の非冷却赤外線撮像素子は、それぞれゲート電極３０Ａ、３０Ｂを備えているとともに、ドレイン、ソース、ボディ端子からコンタクト４０を介して第１金属配線１０に接続されている。
【００６４】
さらに、第３の実施形態の非冷却赤外線撮像素子は、層間ビア５０を介して第２金属配線２０に引き出されたドレイン電極３１Ａ、３１Ｂと、ソース電極３２Ａ、３２Ｂと、ボディ電極３３Ａ、３３Ｂを備えている。ここで、ＰMOSトランジスタ３０１の周囲には、支持基板２００を空洞にするためのエッチングホール領域６２が設けられており、第１金属配線１０及び第２金属配線２０は、あらかじめエッチングホール６２を避けるように形成されている。
【００６５】
次に、図１６に示すように、エッチングホール６２は、ＰＭＯＳトランジスタ３０１の周囲のSTI領域６３、及び感熱画素７０の周囲のSTI領域６３に形成され、それぞれの下部の支持基板２００に支持基板空洞領域６０、６０Ａが形成されている。NMOSトランジスタ３０２の下部の支持基板２００は、空洞化されておらず、支持基板空洞領域６０は存在しない。
【００６６】
このように、第３の実施形態の非冷却赤外線撮像素子では、ＰＭＯＳトランジスタ３０１を空洞化することにより、PMOSトランジスタ３０１のバックチャネル形成が抑えられる。
【００６７】
ここで、一般的な非冷却赤外線撮像素子では、支持基板２００をグラウンド電位とし、ＮＭＯＳトランジスタ３０２のソース・ボディ端子もグランウド電位で動作させる場合がほとんどである。よって、NMOSトランジスタ３０２は、空洞を設けずともバックチャネルが生じることはない。つまり、PMOSトランジスタ３０１のみバックチャネルが形成されることを抑えればよく、ＮＭＯＳトランジスタ３０２のエッチングホール６２の形成を省略することができる。
【００６８】
ここで、第３の実施形態の非冷却赤外線撮像素子の製造方法について、図１７〜図２０を用いて説明する。図１７〜図２０は、第３の実施形態の非冷却赤外線撮像素子の製造方法を示す断面図である。
【００６９】
まず、図１７(ａ)に示すように、支持基板２００、BOX２０１上の、STI領域６３によって電気的に分離されたＳＯＩ領域６１に、感熱画素７０を構成するｐｎ接合ダイオード７１、PMOSトランジスタ３０１、NMOSトランジスタ３０２を形成し、ゲート電極３０A、３０ＢをCVD、フォトリソグラフィー等により形成する。
【００７０】
次に、図１７(ｂ)に示すように、ゲート電極３０Ａ、３０Ｂ上にＢＰＳＧ層８１を堆積する。
【００７１】
さらに、図１７(ｃ)に示すように、ＢＰＳＧ８１上に層間絶縁膜２０２を堆積する。
【００７２】
また、図１８(ａ)に示すように、ゲート電極３０A、３０Bへのコンタクトホール４０を形成する。具体的には、コンタクトパターンをフォトリソグラフィー技術により形成し、RIEによりコンタクトホール４０を形成し、CVD、CMPによりコンタクトホール４０に金属の埋め込みを行う。
【００７３】
また、図１８(ｂ)に示すように、第１金属配線１０の材料となるアルミニウム合金等をスパッタ法により堆積し、フォトリソグラフィー技術とRIEによりパターニングし、第１金属配線１０を形成する。さらに、層間絶縁膜２０３を積層し、層間ビアパターンをフォトリソグラフィー技術により形成して、RIE、CVD、CMPにより層間ビア５０を形成する。次に、第２金属配線２０を、第１金属配線１０と同様の工程で形成する。さらに、層間絶縁膜２０３を積層する。
【００７４】
さらに、図１９(ａ) に示すように、フォトリソグラフィー技術を用いて、エッチングホールを形成するためのレジスト６４をパターニングする。
【００７５】
次に、図１９（ｂ）に示すように、RIEにより、PMOSトランジスタ３０１、NMOSトランジスタ３０２の周囲と感熱画素７０の周囲にエッチングホール６２を同時に形成し、支持基板２００を露出させる。このエッチングホール６２の形成により、支持脚７２が同時に形成される。
【００７６】
最後に、図２０に示すように、TMAH(Tetra-Methyl-Ammonium-Hydroxide)によるシリコン異方性ウェットエッチングにより、PMOSトランジスタ３０１及び感熱画素７０の下部の支持基板２００内部に、空洞領域６０Aを同時に形成する。
【００７７】
このように、第３の実施形態の非冷却赤外線撮像素子では、NMOSトランジスタ３０２の下部の支持基板２００の空洞化を行わず、PMOSトランジスタ３０１の下部の支持基板２００のみを空洞化することにより、NMOSトランジスタ３０２の下部の支持基板２００の空洞形成のためのエッチングホール６２を省略して、空洞を形成するMOSトランジスタ３００を選択することができる。
【００７８】
なお、空洞を形成するMOSトランジスタ３００の選択は、第３の実施形態に限定されたものではなく、使用する電位環境によっては、例えば複数のNMOSトランジスタ３０２、PMOSトランジスタ３０１から、所望のMOSトランジスタ３００のみを選択して空洞化することもできる。
【００７９】
以上説明した少なくとも一つの実施形態の非冷却赤外線撮像素子及びその製造方法によれば、ＳＴＩ領域６３、またはその周囲にエッチングホール６２を形成し、ＭＯＳトランジスタ３００の下部の支持基板２００を空洞にすることができる。また、その支持基板空洞領域６０は、感熱画素領域７０の空洞化工程と同時に行うことができる。
【００８０】
なお、本発明は、上記した各実施の形態には限定されず、種々変形して実施できることは言うまでもない。
【００８１】
要するに、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の形態を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を省略してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００８２】
１０…第１金属配線
１１…行選択線
２０…第２金属配線
２１…垂直信号配線
３０、３０ａ、３０ｎ、３０Ａ、３０Ｂ…ゲート電極
３１、３１ａ、３１ｎ、３１Ａ、３１Ｂ…ドレイン電極
３２、３２ａ、３２ｎ、３２Ａ、３２Ｂ…ソース電極
３３、３３ａ、３３ｎ、３３Ａ、３３Ｂ…ボディ電極
４０…コンタクト
５０…層間ビア
６０、６０ａ、６０ｎ、６０Ａ…支持基板空洞領域
６１…ＳＯＩ領域
６２…エッチングホール
６３…ＳＴＩ領域
６４…レジスト
７０…感熱画素
７１…ｐｎ接合ダイオード
７２…支持脚
８１…ＢＰＳＧ
９０…行選択回路
１００…非冷却赤外線撮像素子
１０１…デバイス領域
１０２…感熱画素領域
１０４…パッドメタル
２００…支持基板
２０１…ＢＯＸ
２０２…層間絶縁膜
２０３…層間絶縁膜
３００、３００a、３００n …ＭＯＳトランジスタ
３０１…ＰＭＯＳトランジスタ
３０２…ＮＭＯＳトランジスタ
【図１】
0005731862.tif 000002
【図２】
0005731862.tif 000003
【図３】
0005731862.tif 000004
【図４】
0005731862.tif 000005
【図５】
0005731862.tif 000006
【図６】
0005731862.tif 000007
【図７】
0005731862.tif 000008
【図８】
0005731862.tif 000009
【図９】
0005731862.tif 000010
【図１０】
0005731862.tif 000011
【図１１】
0005731862.tif 000012
【図１２】
0005731862.tif 000013
【図１３】
0005731862.tif 000014
【図１４】
0005731862.tif 000015
【図１５】
0005731862.tif 000016
【図１６】
0005731862.tif 000017
【図１７】
0005731862.tif 000018
【図１８】
0005731862.tif 000019
【図１９】
0005731862.tif 000020
【図２０】
0005731862.tif 000021