(57)【特許請求の範囲】
【請求項１】
電磁アクチュエータに接続されるアクチュエータ駆動回路と、
外部電源電圧を昇圧して前記アクチュエータ駆動回路に出力する昇圧回路と、
前記電磁アクチュエータにて発生した逆起電流を前記昇圧回路に回生させる回生回路と、
前記アクチュエータ駆動回路を制御することで前記電磁アクチュエータを駆動するプロセッサと、を備えたアクチュエータ駆動装置において、
前記プロセッサは、前記アクチュエータ駆動回路の制御を開始する前に、前記昇圧回路による昇圧動作を禁止した状態で前記昇圧回路の出力電圧を測定し、その電圧測定値が上限値より低い場合、前記昇圧回路による昇圧動作を許可し、前記電圧測定値が上限値以上の場合、前記昇圧回路に設けられた昇圧用コンデンサの放電処理を実行し、前記昇圧用コンデンサの放電処理実行後に、再度、前記昇圧回路の出力電圧を測定し、その電圧測定値が上限値より低い場合、前記昇圧回路による昇圧動作を許可し、前記電圧測定値が上限値以上の場合、前記昇圧回路の異常と判断して前記昇圧回路による昇圧動作の禁止状態を維持すると共に、前記アクチュエータ駆動回路の制御を禁止することを特徴とするアクチュエータ駆動装置。
【請求項２】
前記プロセッサは、前記昇圧用コンデンサの放電処理として、前記昇圧回路による昇圧動作を禁止した状態で前記アクチュエータ駆動回路を制御して前記電磁アクチュエータに駆動電流を流すことを特徴とする請求項１に記載のアクチュエータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクチュエータ駆動装置に関する。
【背景技術】
【０００２】
車両に搭載されたエンジン（特に、可変シリンダ機構を備えたエンジン）の振動を抑制する技術として、クランクパルス信号及びＴＤＣパルス信号を基にエンジン振動を推定し、そのエンジン振動に対して同位相且つ同周期でエンジンマウントの下部に設けられたソレノイドアクチュエータを開放、吸引動作させることによりエンジン振動を抑制するアクティブコントロールエンジンマウント（ＡＣＭ）が知られている。
【０００３】
例えば下記特許文献１には、上記のようなＡＣＭのソレノイドアクチュエータ（電磁アクチュエータ）を駆動するアクチュエータ駆動装置において、バッテリから供給される電源電圧を昇圧して電磁アクチュエータに供給する昇圧回路と、この昇圧回路の下流側に分圧電圧制限回路を設けることにより、昇圧回路の出力又は昇圧を停止することなく昇圧回路の過熱を防止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３３３７６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に記載されているアクチュエータ駆動装置に、電磁アクチュエータにて発生した逆起電流を昇圧回路に回生させる回路を追加した場合、車両の運転中に発生した逆起電流によって昇圧回路内部の昇圧用コンデンサが充電される。そのため、前回の運転サイクル時に昇圧用コンデンサが過大な電圧まで充電された状態で今回の運転サイクルを開始すると、昇圧回路が電圧異常状態のまま、電磁アクチュエータの駆動制御が開始されてしまい、昇圧回路から電圧供給を受ける回路が故障する可能性がある。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、前回の運転サイクル時に昇圧用コンデンサが過大な電圧まで充電された状態で今回の運転サイクルを開始した場合であっても、昇圧回路から電圧供給を受ける回路の故障を防止することが可能なアクチュエータ駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明では、アクチュエータ駆動装置に係る第１の解決手段として、電磁アクチュエータに接続されるアクチュエータ駆動回路と、外部電源電圧を昇圧して前記アクチュエータ駆動回路に出力する昇圧回路と、前記電磁アクチュエータにて発生した逆起電流を前記昇圧回路に回生させる回生回路と、前記アクチュエータ駆動回路を制御することで前記電磁アクチュエータを駆動するプロセッサと、を備えたアクチュエータ駆動装置において、前記プロセッサは、前記アクチュエータ駆動回路の制御を開始する前に、前記昇圧回路による昇圧動作を禁止した状態で前記昇圧回路の出力電圧を測定し、その電圧測定値が上限値より低い場合、前記昇圧回路による昇圧動作を許可し、前記電圧測定値が上限値以上の場合、前記昇圧回路に設けられた昇圧用コンデンサの放電処理を実行する、という手段を採用する。
【０００８】
また、本発明では、アクチュエータ駆動装置に係る第２の解決手段として、上記第１の解決手段において、前記プロセッサは、前記昇圧用コンデンサの放電処理として、前記昇圧回路による昇圧動作を禁止した状態で前記アクチュエータ駆動回路を制御して前記電磁アクチュエータに駆動電流を流す、という手段を採用する。
【０００９】
また、本発明では、アクチュエータ駆動装置に係る第３の解決手段として、上記第１または第２の解決手段において、前記プロセッサは、前記昇圧用コンデンサの放電処理実行後に、再度、前記昇圧回路の出力電圧を測定し、その電圧測定値が上限値より低い場合、前記昇圧回路による昇圧動作を許可し、前記電圧測定値が上限値以上の場合、前記昇圧回路の異常と判断して前記昇圧回路による昇圧動作の禁止状態を維持すると共に、前記アクチュエータ駆動回路の制御を禁止する、という手段を採用する。
【発明の効果】
【００１０】
本発明によれば、アクチュエータ駆動回路の制御を開始する前に、前記昇圧回路による昇圧動作を禁止した状態で前記昇圧回路の出力電圧を測定し、その電圧測定値が上限値より低い場合、前記昇圧回路による昇圧動作を許可し、前記電圧測定値が上限値以上の場合、前記昇圧回路に設けられた昇圧用コンデンサの放電処理を実行するので、昇圧用コンデンサの電圧が正常な状態で電磁アクチュエータの駆動制御を開始することができる。その結果、前回の運転サイクル時に昇圧用コンデンサが過大な電圧まで充電された状態で今回の運転サイクルを開始した場合であっても、昇圧回路から電圧供給を受ける回路の故障を防止することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係るアクチュエータ駆動装置１の概略構成図である。
【図２】アクチュエータ駆動装置１の動作を表すタイミングチャートである。
【図３】ＣＰＵ２０が第１次異常診断中に実行する昇圧許可判断処理を示すフローチャートである。
【図４】ＣＰＵ２０が第１次異常診断中に実行する起動時昇圧故障診断処理を示すフローチャートである。
【図５】ソレノイド駆動電圧ＶＢＯＯＳＴが下限値以下の状態、正常範囲内に収まっている状態或いは上限値を越えている状態でＣＰＵ２０が起動した時のソレノイド駆動電圧ＶＢＯＯＳＴの変化を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態について、図面を参照しながら説明する。
図１は、本実施形態に係るアクチュエータ駆動装置１の概略構成図である。本実施形態に係るアクチュエータ駆動装置１は、不図示のエンジン制御装置から入力されるクランクパルス信号ＰＣＬＫ及びＴＤＣパルス信号ＰＴＤＣを基にエンジン振動を推定し、そのエンジン振動が抑制されるようにＡＣＭのソレノイドアクチュエータ（電磁アクチュエータ）を駆動する（詳細にはソレノイドコイル２に流れる駆動電流を制御する）ものである。
【００１３】
このアクチュエータ駆動装置１は、図１に示すように、ハーフブリッジ回路１１、昇圧回路１２、電源回路１３、ドライバ電源回路１４、抵抗分圧回路１５、第１のＡＮＤ回路１６、第２のＡＮＤ回路１７、ハーフブリッジドライバ１８、リレー出力回路１９及びＣＰＵ(Central Processing Unit)２０、ソレノイド接続端子２１、２２、ＩＧ電源端子２３、ソレノイド電源端子２４、リレー出力端子２５、クランクパルス入力端子２６及びＴＤＣパルス入力端子２７を備えている。
【００１４】
なお、ソレノイド接続端子２１、２２は、ソレノイドアクチュエータに組み込まれたソレノイドコイル２の両端に接続されている。ＩＧ電源端子２３は、イグニションスイッチ３を介してバッテリ４の正極端子に接続されている。ソレノイド電源端子２４は、ソレノイド電源リレー５のスイッチ部を介してバッテリ４の正極端子に接続されている。リレー出力端子２５は、ソレノイド電源リレー５のコイル部を介してＩＧ電源端子２３に接続されている。また、クランクパルス入力端子２６及びＴＤＣパルス入力端子２７は、前述のように、エンジン制御装置からクランクパルス信号ＰＣＬＫ及びＴＤＣパルス信号ＰＴＤＣを入力するための端子である。
【００１５】
ハーフブリッジ回路１１は、ＣＰＵ２０による制御の下、昇圧回路１２からソレノイド駆動電圧ＶＢＯＯＳＴの供給を受けてソレノイドコイル２に駆動電流を出力するアクチュエータ駆動回路であり、例えばｎ型ＭＯＳ−ＦＥＴである第１のスイッチング素子１１ａ、第２のスイッチング素子１１ｂ及び第３のスイッチング素子１１ｃと、ソレノイドコイル２にて発生した逆起電流を昇圧回路１２に回生させるための回生ダイオード１１ｄとから構成されている。
【００１６】
第１のスイッチング素子１１ａは、ドレイン端子が昇圧回路１２の出力端子（昇圧用コンデンサ１２ｃの高圧側端子）に接続され、ソース端子がソレノイド接続端子２１を介してソレノイドコイル２の一端に接続され、ゲート端子がハーフブリッジドライバ１８に接続されている。この第１のスイッチング素子１１ａは、ハーフブリッジドライバ１８からゲート端子に入力される第１の制御信号（パルス幅変調された信号）ＳＯＬ１に応じてオン／オフ状態が切替わる。
【００１７】
第２のスイッチング素子１１ｂは、ドレイン端子がソレノイド接続端子２２を介してソレノイドコイル２の他端に接続され、ソース端子がアースに接続され、ゲート端子がハーフブリッジドライバ１８に接続されている。この第２のスイッチング素子１１ｂは、ハーフブリッジドライバ１８からゲート端子に入力される第２の制御信号ＳＯＬ２に応じてオン／オフ状態が切替わる。
【００１８】
第３のスイッチング素子１１ｃは、第１のスイッチング素子１１ａに対してオンオフ状態が反転するように制御されるスイッチング素子であり、ドレイン端子がソレノイド接続端子２１を介してソレノイドコイル２の一端に接続され、ソース端子がアースに接続され、ゲート端子がハーフブリッジドライバ１８に接続されている。この第３のスイッチング素子１１ｃは、ハーフブリッジドライバ１８からゲート端子に入力される第３の制御信号ＳＯＬ３（第１の制御信号ＳＯＬ１に対してレベルが反転する信号）に応じてオン／オフ状態が切替わる。
【００１９】
回生ダイオード１１ｄは、アノード端子がソレノイド接続端子２２を介してソレノイドコイル２の他端に接続され、カソード端子が昇圧回路１２の出力端子に接続されている。この回生ダイオード１１ｄは、第１及び第２のスイッチング素子１１ａ、１１ｂの両方がオフの時にソレノイドコイル２の他端から出力される逆起電流を昇圧回路１２に回生させる回生回路として設けられたものである。
【００２０】
昇圧回路１２は、ソレノイド電源端子２４を介して入力される外部電源電圧、つまりソレノイド電源リレー５がオンの時にバッテリ４から入力される電圧（例えば１２Ｖ）をソレノイド駆動電圧ＶＢＯＯＳＴ（例えば３０Ｖ）まで昇圧して上記のハーフブリッジ回路１１に出力する回路であり、昇圧用コイル１２ａ、ダイオード１２ｂ、昇圧用コンデンサ１２ｃ、スイッチング素子１２ｄ、抵抗素子１２ｅ、１２ｆ、昇圧制御用電源回路１２ｇ及び昇圧制御回路１２ｈから構成されている。なお、以下では、ソレノイド電源端子２４を介して入力されるバッテリ４の出力電圧をソレノイド電源電圧ＶＩＧＳＯＬと呼ぶ。
【００２１】
昇圧用コイル１２ａは、一端がソレノイド電源端子２４に接続され、他端がダイオード１２ｂのアノード端子に接続されている。ダイオード１２ｂは、アノード端子が昇圧用コイル１２ａの他端に接続され、カソード端子が昇圧用コンデンサ１２ｃの高圧側端子（昇圧回路１２の出力端子）に接続されている。昇圧用コンデンサ１２ｃは、高圧側端子がハーフブリッジ回路１１（第１のスイッチング素子１１ａのドレイン端子及び回生ダイオード１１ｄのカソード端子）に接続され、低圧側端子がアースに接続されている。
【００２２】
スイッチング素子１２ｄは、例えばｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子がダイオード１２ｂのアノード端子に接続され、ソース端子がアースに接続され、ゲート端子が昇圧制御回路１２ｈに接続されている。このスイッチング素子１２ｄは、昇圧制御回路１２ｈからゲート端子に入力される昇圧制御信号ｃｎｔに応じてオンオフ状態が切替わる。
【００２３】
抵抗素子１２ｅは、一端が昇圧用コンデンサ１２ｃの高圧側端子に接続され、他端が抵抗素子１２ｆの一端に接続されている。抵抗素子１２ｆは、一端が昇圧制御回路１２ｈ及びＣＰＵ２０に接続され、他端がアースに接続されている。これら抵抗素子１２ｅ、１２ｆは、ソレノイド駆動電圧ＶＢＯＯＳＴを５Ｖ以下に分圧して昇圧制御回路１２ｈ及びＣＰＵ２０に出力する抵抗分圧回路を構成している。
【００２４】
昇圧制御用電源回路１２ｇは、入力端子がソレノイド電源端子２４に接続され、出力端子が昇圧制御回路１２ｈ、ドライバ電源回路１４及びＣＰＵ２０に接続されており、ソレノイド電源端子２４から入力されるソレノイド電源電圧ＶＩＧＳＯＬを降圧して昇圧制御用電源電圧Ｖｃｃ＿ＢＯ（例えば５Ｖ）を生成し、その昇圧制御用電源電圧Ｖｃｃ＿ＢＯを昇圧制御回路１２ｈ、ドライバ電源回路１４及びＣＰＵ２０に出力する。
【００２５】
昇圧制御回路１２ｈは、昇圧制御用電源回路１２ｇから供給される昇圧制御用電源電圧Ｖｃｃ＿ＢＯによって動作する制御ＩＣであり、抵抗素子１２ｅ、１２ｆによって構成された抵抗分圧回路の出力電圧（ソレノイド駆動電圧ＶＢＯＯＳＴの抵抗分圧値）に基づいてソレノイド駆動電圧ＶＢＯＯＳＴの現在値を求め、その現在値が目標値（例えば３０Ｖ）と一致するようにスイッチング素子１２ｄをＰＷＭ制御する（昇圧制御信号ｃｎｔのデューティ比を制御する）。
【００２６】
また、この昇圧制御回路１２ｈは、ＣＰＵ２０から入力される昇圧イネーブル信号ＶＣＨＧ＿ＥＮがＯＮ（例えばハイレベル）の場合に、スイッチング素子１２ｄのＰＷＭ制御を実施する一方、昇圧イネーブル信号ＶＣＨＧ＿ＥＮがＯＦＦ（例えばローレベル）の場合に、スイッチング素子１２ｄのＰＷＭ制御を停止する（昇圧制御信号ｃｎｔの出力を停止する）機能を有している。
【００２７】
電源回路１３は、入力端子がＩＧ電源端子２３に接続され、出力端子がＣＰＵ２０に接続されており、ＩＧ電源端子２３を介して入力される外部電源電圧、つまりイグニションスイッチ３がオンの時にバッテリ４から入力される電圧（以下、この電圧をイグニション電源電圧ＶＩＧと呼ぶ）を降圧して低電圧回路用電源電圧Ｖｃｃ（例えば５Ｖ）を生成し、その低電圧回路用電源電圧ＶｃｃをＣＰＵ２０やその他の低電圧回路（第１のＡＮＤ回路１６、第２のＡＮＤ回路１７も含む）に出力する。
【００２８】
ドライバ電源回路１４は、一方の入力端子が昇圧回路１２の出力端子に接続され、他方の入力端子が昇圧制御用電源回路１２ｇの出力端子に接続され、出力端子がハーフブリッジドライバ１８に接続されたチャージポンプ回路であり、昇圧回路１２から入力されるソレノイド駆動電圧ＶＢＯＯＳＴと、昇圧制御用電源回路１２ｇから入力される昇圧制御用電源電圧Ｖｃｃ＿ＢＯとを利用してドライバ電源電圧ＶＣＨＰ（例えばＶＢＯＯＳＴ＋Ｖｃｃ＿ＢＯ＊２＝４０Ｖ）を生成し、そのドライバ電源電圧ＶＣＨＰをハーフブリッジドライバ１８に出力する。
【００２９】
抵抗分圧回路１５は、ドライバ電源回路１４から出力されるドライバ電源電圧ＶＣＨＰを５Ｖ以下に分圧してＣＰＵ２０に出力する回路であり、ドライバ電源回路１４の出力端子とアースとの間に直列接続された２つの抵抗素子１５ａ、１５ｂから構成されている。
【００３０】
第１のＡＮＤ回路１６は、ＣＰＵ２０から入力されるソレノイド出力イネーブル信号ＳＯＬ＿ＥＮと第１のタイミング信号Ｔ１との論理積を演算し、その演算結果に応じた信号をハーフブリッジドライバ１８に出力する。第２のＡＮＤ回路１７は、ＣＰＵ２０から入力されるソレノイド出力イネーブル信号ＳＯＬ＿ＥＮと第２のタイミング信号Ｔ２との論理積を演算し、その演算結果に応じた信号をハーフブリッジドライバ１８に出力する。
【００３１】
ハーフブリッジドライバ１８は、ソレノイド電源電圧ＶＩＧＳＯＬとドライバ電源回路１４から供給されるドライバ電源電圧ＶＣＨＰとによって動作するドライバＩＣであり、第１のＡＮＤ回路１６及び第２のＡＮＤ回路１７から入力される信号のタイミング調整及びレベル調整等を行うことにより、第１のスイッチング素子１１ａに出力する第１の制御信号ＳＯＬ１と、第２のスイッチング素子１１ｂに出力する第２の制御信号ＳＯＬ２と、第３のスイッチング素子１１ｃに出力する第３の制御信号ＳＯＬ３（第１の制御信号ＳＯＬ１に対してレベルが反転した信号）を生成する。
【００３２】
リレー出力回路１９は、リレー出力端子２５を介してソレノイド電源リレー５のコイル部に接続されており、ＣＰＵ２０から入力されるリレー制御信号ＳＯＬＲＬＹに応じてソレノイド電源リレー５のオンオフ状態を切替える回路である。このリレー出力回路１９は、リレー制御信号ＳＯＬＲＬＹがＯＦＦ（例えばローレベル）からＯＮ（例えばハイレベル）に遷移した時に、ソレノイド電源リレー５のコイル部を通電させてソレノイド電源リレー５をオンに切替える。
【００３３】
ＣＰＵ２０は、クランクパルス入力端子２６を介して入力されるクランクパルス信号ＰＣＬＫと、ＴＤＣパルス入力端子２７を介して入力されるＴＤＣパルス信号ＰＴＤＣを基にエンジン振動を推定し、そのエンジン振動が抑制されるようにＡＣＭのソレノイドアクチュエータを駆動する（ソレノイドコイル２に流れる駆動電流を制御する）プロセッサである。具体的には、ＣＰＵ２０は、不図示の駆動電流検出回路から入力される駆動電流検出値が目標値と一致するように、第１、第２及び第３のスイッチング素子１１ａ、１１ｂ、１１ｃをＰＷＭ制御する（第１のＡＮＤ回路１６に出力する第１のタイミング信号Ｔ１と第２のＡＮＤ回路１７に出力する第２のタイミング信号Ｔ２のデューティ比を制御する）。
【００３４】
また、詳細は後述するが、このＣＰＵ２０は、電源回路１３から低電圧回路用電源電圧Ｖｃｃの供給を受けて起動した後、ハーフブリッジ回路１１の制御を開始する前（ソレノイド出力イネーブル信号ＳＯＬ＿ＥＮをＯＦＦ（例えばローレベル）からＯＮ（例えばハイレベル）にセットする前）に、昇圧回路１２による昇圧動作を禁止した状態（昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＦＦ（例えばローレベル）にセットした状態）で昇圧回路１２の出力電圧（つまりソレノイド駆動電圧ＶＢＯＯＳＴ）を測定し、その電圧測定値が上限値より低い場合、昇圧回路１２による昇圧動作を許可し（昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＮ（例えばハイレベル）にセットし）、上記電圧測定値が上限値以上の場合、昇圧回路１２に設けられた昇圧用コンデンサ１２ｃの放電処理を実行する機能を有している。
【００３５】
以下では、上記のように構成されたアクチュエータ駆動装置１の動作について、図２〜図５を参照しながら詳細に説明する。
図２のタイミングチャートに示すように、時刻ｔ１にイグニションスイッチ３がオンに切替わったと想定すると、バッテリ４からＩＧ電源端子２３を介して入力されるイグニション電源電圧ＶＩＧが立上がり始め、少し遅れて電源回路１３から出力される低電圧回路用電源電圧Ｖｃｃが立上がり始める。
【００３６】
なお、この時、ＣＰＵ２０は未だ動作停止状態にあり、リレー制御信号ＳＯＬＲＬＹはＯＦＦ（例えばローレベル）、ソレノイド電源リレー５はオフ状態、ソレノイド電源電圧ＶＩＧＳＯＬ、昇圧制御用電源電圧Ｖｃｃ＿ＢＯ、ソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰは０Ｖ（グランドレベル）、昇圧イネーブル信号ＶＣＨＧ＿ＥＮ及びソレノイド出力イネーブル信号ＳＯＬ＿ＥＮはＯＦＦ（例えばローレベル）である。
【００３７】
そして、低電圧回路用電源電圧Ｖｃｃが５Ｖに到達した後、時刻ｔ２にＣＰＵ２０は起動して所定のイニシャル処理を開始する。ＣＰＵ２０は、イニシャル処理が終了した時刻ｔ３に、リレー出力回路１９に出力するリレー制御信号ＳＯＬＲＬＹをＯＦＦ（例えばローレベル）からＯＮ（例えばハイレベル）にセットする。これにより、ソレノイド電源リレー５のコイル部が通電され始め、時刻ｔ３から一定時間遅れた時刻ｔ４にソレノイド電源リレー５がオンに切替わる。
【００３８】
このように、時刻ｔ４にソレノイド電源リレー５がオンに切替わると、バッテリ４からソレノイド電源端子２４を介して入力されるソレノイド電源電圧ＶＩＧＳＯＬが立上がり始め、少し遅れて昇圧制御用電源回路１２ｇから出力される昇圧制御用電源電圧Ｖｃｃ＿ＢＯが立上がり始める。
【００３９】
この時、昇圧イネーブル信号ＶＣＨＧ＿ＥＮは未だＯＦＦ（例えばローレベル）であり、昇圧回路１２による昇圧動作が禁止された状態（昇圧制御回路１２ｈからの昇圧制御信号ｃｎｔの出力が停止された状態）であるため、昇圧回路１２から出力されるソレノイド駆動電圧ＶＢＯＯＳＴは、時刻ｔ４からソレノイド電源電圧ＶＩＧＳＯＬに連動して立上がり始め、ドライバ電源回路１４から出力されるドライバ電源電圧ＶＣＨＰは、昇圧制御用電源電圧Ｖｃｃ＿ＢＯに連動してソレノイド駆動電圧ＶＢＯＯＳＴから少し遅れて立上がり始める。
【００４０】
なお、図２に示すように、昇圧回路１２による昇圧動作が禁止された状態では、ソレノイド駆動電圧ＶＢＯＯＳＴは、ソレノイド電源電圧ＶＩＧＳＯＬと同じ１２Ｖまで上昇し、ドライバ電源電圧ＶＣＨＰは、２２Ｖ（＝ＶＢＯＯＳＴ＋Ｖｃｃ＿ＢＯ＊２）まで上昇することになる。
【００４１】
ＣＰＵ２０は、ソレノイド電源リレー５がＯＮした時刻ｔ４から、ソレノイド電源電圧ＶＩＧＳＯＬ、昇圧制御用電源電圧Ｖｃｃ＿ＢＯ、ソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰが十分な値に上昇したと推定される一定時間経過後の時刻ｔ５に、第１次異常診断を開始する。ＣＰＵ２０は、この第１次異常診断中において、一定の制御周期で、図３のフローチャートで示される昇圧許可処理と、図４のフローチャートで示される起動時昇圧故障診断処理とを並列的に実行する。
【００４２】
図３に示すように、昇圧許可処理において、ＣＰＵ２０は、まず、リレー制御信号ＳＯＬＲＬＹをＯＮ（例えばハイレベル）にセットしたか否かを判定し（ステップＳ１）、「Ｎｏ」の場合には今回の昇圧許可処理を終了する一方、「Ｙｅｓ」の場合にはステップＳ２の処理に移行する。ＣＰＵ２０は、上記ステップＳ１にて「Ｙｅｓ」の場合、昇圧制御用電源電圧Ｖｃｃ＿ＢＯが正常か否かを判定し（ステップＳ２）、「Ｎｏ」の場合には今回の昇圧許可処理を終了する一方、「Ｙｅｓ」の場合にはステップＳ３の処理に移行する。
【００４３】
なお、前述のように、ＣＰＵ２０には昇圧制御用電源電圧Ｖｃｃ＿ＢＯが入力されており、ＣＰＵ２０は、上記ステップＳ２において、昇圧制御用電源電圧Ｖｃｃ＿ＢＯをＡ／Ｄ変換することで測定し（デジタル値を取得し）、その電圧測定値が所定の正常範囲内に収まっていた場合に、昇圧制御用電源電圧Ｖｃｃ＿ＢＯが正常であると判定する。
【００４４】
ＣＰＵ２０は、上記ステップＳ２にて「Ｙｅｓ」の場合、起動時昇圧故障診断処理の終了フラグが「１」にセットされているか否かを判定し（ステップＳ３）、「Ｎｏ」の場合には今回の昇圧許可処理を終了する一方、「Ｙｅｓ」の場合にはステップＳ４の処理に移行する。なお、起動時昇圧故障診断処理の終了フラグは、起動時昇圧故障診断処理が規定回数実行された後に、最終的に起動時のソレノイド駆動電圧ＶＢＯＯＳＴが正常であると判定された場合に「１」にセットされ、異常と判定された場合に「０」にセットされるフラグである。
【００４５】
ＣＰＵ２０は、上記ステップＳ３にて「Ｙｅｓ」の場合、つまり起動時のソレノイド駆動電圧ＶＢＯＯＳＴが正常であると判定された場合、昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＮ（例えばハイレベル）にセットすることにより、昇圧回路１２による昇圧動作を許可する（ステップＳ４）。なお、ＣＰＵ２０は、昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＮ（例えばハイレベル）にセットした後は、次の制御周期が到来しても昇圧許可処理を実行しない。
【００４６】
一方、図４に示すように、起動時昇圧故障診断処理において、ＣＰＵ２０は、まず、起動時昇圧故障診断処理の終了フラグが「１」にセットされているか否かを判定し（ステップＳ１１）、「Ｙｅｓ」の場合にはステップＳ２５の処理に移行する一方、「Ｎｏ」の場合にはステップＳ１２の処理に移行する。
【００４７】
ＣＰＵ２０は、上記ステップＳ１１にて「Ｎｏ」の場合、昇圧回路１２による昇圧動作が禁止された状態か（昇圧イネーブル信号ＶＣＨＧ＿ＥＮがＯＦＦ（例えばローレベル）か）否かを判定し（ステップＳ１２）、「Ｎｏ」の場合はステップＳ２５の処理に移行する一方、「Ｙｅｓ」の場合にはステップＳ１３の処理に移行する。
【００４８】
ＣＰＵ２０は、上記ステップＳ１２にて「Ｙｅｓ」の場合、起動時のソレノイド駆動電圧ＶＢＯＯＳＴが異常か否かを判定し（ステップＳ１３）、「Ｙｅｓ」の場合にはステップＳ２５の処理に移行する一方、「Ｎｏ」の場合にはステップＳ１４の処理に移行する。
【００４９】
ＣＰＵ２０は、上記ステップＳ１３にて「Ｎｏ」の場合、起動時昇圧故障診断処理の実行回数カウンタの値が規定回数を越えたか否かを判定し（ステップＳ１４）、「Ｙｅｓ」の場合にはステップＳ２１の処理に移行する一方、「Ｎｏ」の場合にはステップＳ１５の処理に移行する。
【００５０】
ＣＰＵ２０は、上記ステップＳ１４にて「Ｎｏ」の場合、昇圧回路１２による昇圧動作を禁止した状態（昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＦＦ（例えばローレベル）に維持した状態）で、ソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰをＡ／Ｄ変換することで測定する（ステップＳ１５）。なお、図１に示したように、ＣＰＵ２０には、ソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰの抵抗分圧値が入力されるので、それらの抵抗分圧値を逆算することでソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰの測定値を得ることができる。
【００５１】
ＣＰＵ２０は、上記ステップＳ１５で得られたソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰの電圧測定値に基づいて、ドライバ電源電圧ＶＣＨＰが正常か否かを判定し（ステップＳ１６）、「Ｎｏ」の場合にはステップＳ１９の処理に移行する一方、「Ｙｅｓ」の場合にはステップＳ１７の処理に移行する。なお、ステップＳ１６において、ＣＰＵ２０は、ドライバ電源電圧ＶＣＨＰの電圧測定値が所定の正常範囲内に収まっていた場合に、ドライバ電源電圧ＶＣＨＰが正常であると判定する。
【００５２】
ＣＰＵ２０は、上記ステップＳ１６にて「Ｙｅｓ」の場合、ソレノイド駆動電圧ＶＢＯＯＳＴの電圧測定値が上限値より低いか否かを判定し（ステップＳ１７）、「Ｙｅｓ」の場合にはステップＳ１９の処理に移行する一方、「Ｎｏ」の場合にはステップＳ１８の処理に移行する。
【００５３】
ＣＰＵ２０は、上記ステップＳ１７にて「Ｎｏ」の場合、つまりソレノイド駆動電圧ＶＢＯＯＳＴの電圧測定値が上限値以上の場合（前回の運転サイクル時に昇圧用コンデンサ１２ｃが過大な電圧まで充電されたと推定される場合）、昇圧用コンデンサ１２ｃの放電処理を実行した後、ステップＳ２０の処理に移行する（ステップＳ１８）。ここで、ＣＰＵ２０は、昇圧用コンデンサ１２ｃの放電処理として、昇圧回路１２による昇圧動作を禁止した状態（昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＦＦ（例えばローレベル）に維持した状態）で、ハーフブリッジ回路１１を制御してソレノイドコイル２に駆動電流を流す。
【００５４】
より詳細には、ＣＰＵ２０は、ソレノイド出力イネーブル信号ＳＯＬ＿ＥＮをＯＮ（例えばハイレベル）にセットすることで、ハーフブリッジ回路１１の制御を許可する状態に切替え、第１、第２及び第３のスイッチング素子１１ａ、１１ｂ、１１ｃをＰＷＭ制御する（第１のＡＮＤ回路１６に出力する第１のタイミング信号Ｔ１と第２のＡＮＤ回路１７に出力する第２のタイミング信号Ｔ２のデューティ比を制御する）。これにより、ソレノイドコイル２に駆動電流が流れて、昇圧用コンデンサ１２ｃに蓄積された電荷がアース側に抜かれることになる。
【００５５】
ＣＰＵ２０は、上記ステップＳ１７にて「Ｙｅｓ」の場合、つまりソレノイド駆動電圧ＶＢＯＯＳＴの電圧測定値が上限値より低い場合、昇圧用コンデンサ１２ｃの放電処理を停止した後、ステップＳ２０の処理に移行する（ステップＳ１９）。ＣＰＵ２０は、上記ステップＳ１８或いはＳ１９の終了後、起動時昇圧故障診断処理の実行回数カウンタをインクリメントしてステップＳ２５の処理に移行する（ステップＳ２０）。
【００５６】
一方、ＣＰＵ２０は、上記ステップＳ１４にて「Ｙｅｓ」の場合、つまり起動時昇圧故障診断処理の実行回数カウンタの値が規定回数を越えた場合、昇圧用コンデンサ１２ｃの放電処理を停止し（ステップＳ２１）、ソレノイド駆動電圧ＶＢＯＯＳＴの電圧測定値が上限値より低いか否かを判定し（ステップＳ２２）、「Ｙｅｓ」の場合にはステップＳ２４の処理に移行する一方、「Ｎｏ」の場合にはステップＳ２３の処理に移行する。
【００５７】
ＣＰＵ２０は、上記ステップＳ２２にて「Ｎｏ」の場合、つまり起動時昇圧故障診断処理を規定回数実行し、昇圧用コンデンサ１２ｃの放電処理を複数回実施してもソレノイド駆動電圧ＶＢＯＯＳＴの電圧測定値が上限値以上のままである場合、最終的に起動時のソレノイド駆動電圧ＶＢＯＯＳＴが異常であると判断した後、ステップＳ２５の処理に移行する（ステップＳ２３）。
【００５８】
また、ＣＰＵ２０は、上記ステップＳ２２にて「Ｙｅｓ」の場合、つまり起動時昇圧故障診断処理を規定回数実行し、昇圧用コンデンサ１２ｃの放電処理を複数回実施してソレノイド駆動電圧ＶＢＯＯＳＴの電圧測定値が上限値より低くなった場合、最終的に起動時のソレノイド駆動電圧ＶＢＯＯＳＴが正常であると判断した後、ステップＳ２５の処理に移行する（ステップＳ２４）。
【００５９】
ＣＰＵ２０は、上記ステップＳ２０、Ｓ２３或いはＳ２４の終了後、最終的に起動時のソレノイド駆動電圧ＶＢＯＯＳＴが正常であると判断したか否かを判定し（ステップＳ２５）、「Ｙｅｓ」の場合には起動時昇圧故障診断処理の終了フラグを「１」にセットして起動時昇圧故障診断処理を終了し（ステップＳ２６）、一方、「Ｎｏ」の場合には何も処理せずに起動時昇圧故障診断処理を終了する。
【００６０】
ＣＰＵ２０は、以上のような昇圧許可処理及び起動時昇圧故障診断処理を第１次異常診断中に実行することにより、最終的に起動時のソレノイド駆動電圧ＶＢＯＯＳＴが正常であると判断すれば、昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＮ（例えばハイレベル）にセットして昇圧回路１２による昇圧動作を許可し、最終的に起動時のソレノイド駆動電圧ＶＢＯＯＳＴが異常であると判断すれば、昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＦＦ（例えばローレベル）に維持して昇圧回路１２による昇圧動作の禁止状態を維持する。
【００６１】
ここで、最終的に起動時のソレノイド駆動電圧ＶＢＯＯＳＴが正常である場合を想定すると、図２に示すように、ＣＰＵ２０は、ソレノイド駆動電圧ＶＢＯＯＳＴが正常であると判断した時刻ｔ６に第１次異常診断を終了すると共に、昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＮ（例えばハイレベル）にセットして昇圧回路１２による昇圧動作を許可する。これにより、昇圧制御回路１２ｈがスイッチング素子１２ｄのＰＷＭ制御を開始する（昇圧制御信号ｃｎｔの出力を開始する）ため、時刻ｔ６からソレノイド駆動電圧ＶＢＯＯＳＴが目標値（３０Ｖ）に向かって上昇し始め、ドライバ電源電圧ＶＣＨＰも４０Ｖ（＝ＶＢＯＯＳＴ＋Ｖｃｃ＿ＢＯ＊２）に向かって上昇し始める。
【００６２】
ＣＰＵ２０は、昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＮ（例えばハイレベル）にセットした時刻ｔ６から、ソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰが十分な値に上昇したと推定される一定時間経過後の時刻ｔ７に、第２次異常診断を開始する。具体的には、ＣＰＵ２０は、この第２次異常診断中において、ドライバ電源電圧ＶＣＨＰ及びソレノイド駆動電圧ＶＢＯＯＳＴが正常範囲内に収まっているか否かを判断する。
【００６３】
そして、ＣＰＵ２０は、ドライバ電源電圧ＶＣＨＰ及びソレノイド駆動電圧ＶＢＯＯＳＴが正常範囲内に収まっていると判断した時刻ｔ８に第２次異常診断を終了すると共に、ソレノイド出力イネーブル信号ＳＯＬ＿ＥＮをＯＮ（例えばハイレベル）にセットしてハーフブリッジ回路１１の制御を許可する状態に切替えて駆動電流制御を開始する。
【００６４】
具体的には、ＣＰＵ２０は、クランクパルス信号ＰＣＬＫ及びＴＤＣパルス信号ＰＴＤＣを基にエンジン振動を推定し、そのエンジン振動が抑制されるような駆動電流の目標値を決定し、不図示の駆動電流検出回路から入力される駆動電流検出値が上記目標値と一致するように、第１、第２及び第３のスイッチング素子１１ａ、１１ｂ、１１ｃをＰＷＭ制御する（第１のＡＮＤ回路１６に出力する第１のタイミング信号Ｔ１と第２のＡＮＤ回路１７に出力する第２のタイミング信号Ｔ２のデューティ比を制御する）。
【００６５】
図５（ａ）は、ソレノイド駆動電圧ＶＢＯＯＳＴが下限値以下の状態でＣＰＵ２０が起動した時のソレノイド駆動電圧ＶＢＯＯＳＴの変化を示している。図５（ｂ）は、ソレノイド駆動電圧ＶＢＯＯＳＴが上限値と下限値との間、つまり正常範囲内に収まっている状態でＣＰＵ２０が起動した時のソレノイド駆動電圧ＶＢＯＯＳＴの変化を示している。図５（ｃ）は、ソレノイド駆動電圧ＶＢＯＯＳＴが上限値を越えている状態でＣＰＵ２０が起動した時のソレノイド駆動電圧ＶＢＯＯＳＴの変化を示している。
【００６６】
これらの図に示すように、どのような状態からスタートした場合であっても、ソレノイド駆動電圧ＶＢＯＯＳＴが正常範囲内に収まれば、第１次異常診断後に昇圧回路１２による昇圧動作を許可し、第２次異常診断後にハーフブリッジ回路１１の制御を許可する状態に移行する。なお、ソレノイド駆動電圧ＶＢＯＯＳＴの跳ね上がりを考慮して、制御許可後は上限値に幅を持たせることが望ましい。また、ソレノイド駆動時の電圧ドロップを考慮して、制御許可後は下限値チェックを実施しないことが望ましい。また、昇圧許可後、ソレノイド駆動電圧ＶＢＯＯＳＴが下限値を越えない場合、昇圧不足異常と判断することが望ましい。
【００６７】
以上のように、本実施形態によれば、ハーフブリッジ回路１１の制御を開始する前に、昇圧回路１２による昇圧動作を禁止した状態で昇圧回路１２の出力電圧（ソレノイド駆動電圧ＶＢＯＯＳＴ）を測定し、その電圧測定値が上限値より低い場合に昇圧回路１２による昇圧動作を許可し、その電圧測定値が上限値以上の場合に昇圧用コンデンサ１２ｃの放電処理を実行するので、昇圧用コンデンサ１２ｃの電圧が正常な状態でソレノイドアクチュエータの駆動制御を開始することができる。その結果、前回の運転サイクル時に昇圧用コンデンサ１２ｃが過大な電圧まで充電された状態で今回の運転サイクルを開始した場合であっても、昇圧回路１２から電圧供給を受ける回路の故障を防止することが可能となる。
【００６８】
なお、本発明は上記実施形態に限定されず、以下のような変形例が挙げられる。
（１）上記実施形態では、車両に搭載されたＡＣＭのソレノイドアクチュエータを駆動するアクチュエータ駆動装置１を例示して説明したが、本発明はこれに限定されず、電磁アクチュエータから逆起電流が回生される昇圧回路を備えたアクチュエータ駆動装置に広く適用することができる。
【００６９】
（２）上記実施形態では、回生ダイオード１１ｄからなる回生回路を例示したが、第１及び第２のスイッチング素子１１ａ、１１ｂの両方がオフの時にソレノイドコイル２の他端から出力される逆起電流を昇圧回路１２に回生させることができれば、回生回路の構成はこれに限定されない。例えば、特開２００８−８５０４６号公報に記載されているような逆起電流還元回路（逆起電流回生回路と同義）を用いても良い。
【００７０】
（３）上記実施形態では、第１のスイッチング素子１１ａがオフ及び第２のスイッチング素子１１ｂがオンの時にソレノイドコイル２の他端から出力される逆起電流を、アースを介してソレノイドコイル２の一端へ還流させるために第３のスイッチング素子１１ｃを設ける場合を例示したが、例えば、特開２００８−８５０４６号公報に記載されているような還流回路を用いても良い。
【符号の説明】
【００７１】
１・アクチュエータ駆動装置、２・ソレノイドコイル、３・イグニションスイッチ、４・バッテリ、５・ソレノイド電源リレー、１１・ハーフブリッジ回路、１２・昇圧回路、１２ｃ・昇圧用コンデンサ、１３・電源回路、１４・ドライバ電源回路、１５・抵抗分圧回路、１６・第１のＡＮＤ回路、１７・第２のＡＮＤ回路、１８・ハーフブリッジドライバ、１９・リレー出力回路、２０・ＣＰＵ
【図１】
0005818641.tif 000002
【図２】
0005818641.tif 000003
【図３】
0005818641.tif 000004
【図４】
0005818641.tif 000005
【図５】
0005818641.tif 000006