(57)【特許請求の範囲】
【請求項１】
入力された信号を送信する送信端回路と、
該送信端回路から前記信号を受信する受信端回路と、
前記送信端回路および前記受信端回路にそれぞれ直列に接続され、前記送信端回路から送信された前記信号を前記受信端回路に伝達する伝送線路と、
前記送信端回路および前記受信端回路のうちの少なくとも１つに設けられた終端抵抗とを備え、
該終端抵抗の抵抗値が、前記伝送線路の特性インピーダンス（Ｃｈａｒａｃｔｅｒｉｓｔｉｃ  ｉｍｐｅｄａｎｃｅ）値の１．５倍以上であり、
前記受信端回路が、前記終端抵抗と前記伝送線路の特性インピーダンスとの不整合（ｍｉｓｍａｔｃｈ）によって発生する電磁波の反射現象、および前記終端抵抗の抵抗値の増加によってＩＳＩ（Ｉｎｔｅｒ  ｓｙｍｂｏｌ  ｉｎｔｅｒｆｅｒｅｎｃｅ）が増加する現象のうちの少なくとも１つを補償する決定フィードバック等化（Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚａｔｉｏｎ、以下、「ＤＦＥ」と称する）回路をさらに備え、
前記送信端回路は、実際の前記信号を伝送する前に、前記受信端回路が受信する前記信号内に含まれるデータおよびクロックの間のスキュー（Ｓｋｅｗ）除去のためのデータパターンを前記受信端回路に伝送し、
該受信端回路が、受信した前記データパターンを用いて、受信する前記信号に対してデスキュー（Ｄｅｓｋｅｗ）動作を実施し、
前記データパターンは、「１」と「０」とが交番的に繰り返されるパターンであり、
前記受信端回路は、受信した前記データパターンの周期の真ん中にエッジ（Ｅｄｇｅ）が一致するクロック信号を生成して前記デスキュー動作を実施する低電力高速の送受信装置。
【請求項２】
前記送信端回路が、実際の前記信号を伝送する前に、前記電磁波の反射時間、反射した大きさおよび前記ＩＳＩの大きさを測定するためのパルス信号を前記受信端回路に送信し、
前記受信端回路が、前記ＤＦＥ回路を介して、受信した前記パルス信号を用いて前記電磁波の反射時間、反射した大きさおよび前記ＩＳＩの大きさを測定し、測定された前記電磁波の反射時間、反射した大きさおよび前記ＩＳＩの大きさに基づいて、前記電磁波の反射現象および前記ＩＳＩを補償する請求項１に記載の低電力高速の送受信装置。
【請求項３】
前記パルス信号が、データの１ビットの時間区間「１」であり、残りの時間区間には連続して「０」に維持される周期的な単一−１パルス信号である請求項２に記載の低電力高速の送受信装置。
【請求項４】
前記受信端回路が、前記ＤＦＥ回路を介して、前記単一−１パルス信号の１周期の時間の間に前記「１」を受信した時間を基準として、前記電磁波の反射時間、反射した大きさおよび前記ＩＳＩの大きさを測定して補償する請求項３に記載の低電力高速の送受信装置。
【請求項５】
前記受信端回路は、前記「１」を受信した時間を基準として、前記ＤＦＥ回路が有する１つの同一の初段回路を用いて前記電磁波の反射時間、反射した大きさおよび前記ＩＳＩの大きさをすべて測定し、測定値を用いてＤＦＥタップの位置および係数値をすべて決定し、決定された前記ＤＦＥタップの位置および係数値を用いて前記電磁波の反射現象および前記ＩＳＩを補償する請求項３または請求項４に記載の低電力高速の送受信装置。
【請求項６】
前記受信端回路に現れる前記電磁波の反射現象を前記ＤＦＥ回路で補償するために、反射現象が持続するすべての時間区間に該当する前記ＤＦＥタップをすべて用いるのではなく、反射現象が現れる時間区間である伝送線伝播時間の２倍の時間区間である一部の時間区間に該当する前記ＤＦＥタップのみを用いる請求項５に記載の低電力高速の送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電力高速の送受信装置に関するものであって、送受信装置の終端抵抗の増加により送信装置の消費電力を低減させることができる低電力高速の送受信装置に関するものである。
【背景技術】
【０００２】
信号の伝送装置において、一般的に、送信端回路および受信端回路に備えられた終端抵抗は、反射波の発生を防止するために、伝送線路の特性インピーダンスと同じ値を使用する。信号の伝送において、伝送する信号の大きさは、使用された終端抵抗値と、送信端回路で消費する電流との積により決定される。一般的に使用される伝送線路の特性インピーダンスは、約５０オーム（Ｏｈｍ）程度の小さい値である。したがって、終端抵抗値も５０オーム（Ｏｈｍ）に決定されるが、終端抵抗による電力消耗が高速伝送装置の全体電力消耗の非常に大きい部分を占める。
【０００３】
近年、高速伝送装置を開発するにあたって最も重要な部分が低電力という点から、電力消費に大きい比重を占める送信端回路の電力消費を低減させることが非常に重要である。しかし、従来の方式で終端抵抗値を伝送線路の特性インピーダンスと同じ値に決定する場合、送信端回路の電流を減少させることができない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、上記の問題を解決するためのものであって、送信端回路および受信端回路に備えられた終端抵抗の抵抗値を伝送線路の特性インピーダンス値より大きくすることにより、送信端回路の電力消耗を低減させる低電力高速の送受信装置を提供することである。
本発明の他の目的は、終端抵抗の抵抗値の増加によって送信端回路および受信端回路の末端で発生する電磁波の反射現象と、ＩＳＩ（Ｉｎｔｅｒ  Ｓｙｍｂｏｌ  Ｉｎｔｅｒｆｅｒｅｎｃｅ；以下、「ＩＳＩ」と称する）現象を補償する低電力高速の送受信装置を提供することである。
【課題を解決するための手段】
【０００５】
上記の目的を達成するための、本発明にかかる低電力高速の送受信装置は、入力された信号を送信する送信端回路と、該送信端回路から前記信号を受信する受信端回路と、前記送信端回路および前記受信端回路にそれぞれ直列に接続され、前記送信端回路から送信された前記信号を前記受信端回路に伝達する伝送線路と、前記送信端回路および前記受信端回路のうちの少なくとも１つに設けられた終端抵抗とを備え、該終端抵抗の抵抗値が前記伝送線路の特性インピーダンス値より大きくなっている。
【０００６】
この時、前記終端抵抗の抵抗値が前記伝送線路の特性インピーダンス値の１．５倍以上になるとよい。
また、前記受信端回路が、前記終端抵抗と前記伝送線路の特性インピーダンスとの不整合（ｍｉｓｍａｔｃｈ）によって発生する電磁波の反射現象、および前記終端抵抗の抵抗値の増加によってＩＳＩ（Ｉｎｔｅｒ  ｓｙｍｂｏｌ  ｉｎｔｅｒｆｅｒｅｎｃｅ）が増加する現象のうちの少なくとも１つを補償する決定フィードバック等化（Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚａｔｉｏｎ、以下、「ＤＦＥ」と称する）回路をさらに備えることができる。
【０００７】
つまり、前記送信端回路は、実際の前記信号を伝送する前に、前記受信端回路が受信する前記信号内に含まれるデータおよびクロックの間のスキュー（Ｓｋｅｗ）除去のためのデータパターンを前記受信端回路に伝送し、該受信端回路が、受信した前記データパターンを用いて、受信する前記信号に対してデスキュー（Ｄｅｓｋｅｗ）動作を実施することができる。
【０００８】
この時、前記データパターンは、「１」と「０」が交番的に繰り返されるパターンになるとよく、前記受信端回路は、受信した前記データパターンの周期の真ん中にエッジ（Ｅｄｇｅ）が一致するクロック信号を生成して前記デスキュー動作を実施することができる。
【０００９】
また、前記送信端回路が、前記受信端回路の前記デスキュー動作が完了すると、実際の前記信号を伝送する前に、前記電磁波の反射時間、反射した大きさおよび前記ＩＳＩの大きさを測定するためのパルス信号を前記受信端回路に送信し、前記受信端回路が、前記ＤＦＥ回路を介して、受信した前記パルス信号を用いて前記電磁波の反射時間、反射した大きさおよび前記ＩＳＩの大きさを測定し、測定された前記電磁波の反射時間、反射した大きさおよび前記ＩＳＩの大きさに基づいて、前記電磁波の反射現象および前記ＩＳＩを補償することができる。
【００１０】
この時、前記パルス信号が、１ビットの時間の間にのみ「１」であり、残りの時間には連続して「０」に維持される単一−１パルス信号になるとよく、前記受信端回路が、前記ＤＦＥ回路を介して、前記単一−１パルス信号内の前記「１」を受信した時間を基準として、前記電磁波の反射時間、反射した大きさおよび前記ＩＳＩの大きさを測定して補償することができる。
【００１１】
この時、前記受信端回路が、前記「１」を受信した時間を基準として、受信した前記ＤＦＥ回路のタップ（Ｔａｐ）のうち、前記電磁波の反射時間、反射した大きさおよび前記ＩＳＩの大きさを測定するための前記タップの位置および係数値を決定し、決定された前記タップの位置および係数値を用いて前記電磁波の反射現象および前記ＩＳＩを補償することができる。
【発明の効果】
【００１２】
本発明にかかる低電力高速の送受信装置は、送信端回路および受信端回路に備えられた終端抵抗値を伝送線路の特性インピーダンス値より大きくすることにより、送信端回路の電力消耗を低減させることができるという効果を奏する。
また、本発明にかかる低電力高速の送受信装置は、受信端回路で終端抵抗値の増加によって発生する電磁波の反射およびＩＳＩを測定して補償することにより、低電力高速の送受信装置の信頼性を向上させる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る低電力高速の送受信装置を示す図である。
【図２】本発明により、受信端回路で電磁波の反射時間および反射した大きさと、ＩＳＩの大きさを測定するのに用いる単一−１パルス信号に対する信号波形を示す図である。
【図３】本発明に係る受信端回路を示す図である。
【図４】本発明に係る初段回路を示す図である。
【図５】本発明に係る初段回路を示す図である。
【図６】本発明に係る初段回路を示す図である。
【図７】本発明に係る初段回路の出力波形およびカウンタの出力を示す図である。
【図８】本発明に係るＤＦＥ回路を用いて受信されたパルス信号の位置を設定する過程を示す図である。
【図９】本発明に係るＤＦＥ回路を用いて１タップのポストカーソル（ｐｏｓｔ−ｃｕｒｓｏｒ）の大きさを設定する過程を示す図である。
【図１０】本発明に係るＤＦＥ回路を用いて反射波の大きさおよび位置を設定する過程を示す図である。
【発明を実施するための形態】
【００１４】
上述した目的、特徴および利点は、添付した図面に関する以下の詳細な説明によってより明らかになる。以下、添付した図面を参照して、本発明にかかる好ましい実施形態を詳細に説明する。
図１は、本発明にかかる低電力高速の送受信装置を示す図である。
図１を参照すれば、本発明にかかる低電力高速の送受信装置は、入力される信号を伝送する送信端回路１００と、該送信端回路１００から信号を受信する受信端回路２００と、送信端回路１００および受信端回路２００に備えられる終端抵抗３００と、送信端回路１００および受信端回路２００とそれぞれ直列に接続され、送信端回路１００から送信された信号を受信端回路２００に伝達するための伝送線路４００とを備えて構成される。
【００１５】
本発明にかかる低電力高速の送受信装置は、必要によって、上述した構成要素以外のもの（例えば、メモリ、ユーザ入力部、ディスプレイ部、スピーカ、マイクなど）を備えて構成されてもよいが、上述した構成要素以外のものは本発明に直接的な関連性があるわけではないので、説明の簡単明瞭化のためにこれに関する詳細な説明は以下省略する。
【００１６】
本発明にかかる終端抵抗３００は、伝送線路４００の特性インピーダンス値Ｚｏより大きい抵抗値を有することにより、送信端回路１００の送信電力の消耗を低減させることができる。好ましくは、終端抵抗３００の抵抗値は、伝送線路４００の特性インピーダンス値Ｚｏの１．５倍以上になるとよい。
【００１７】
以下の図２から図１０の本発明の説明においては、終端抵抗３００の抵抗値が伝送線路４００の特性インピーダンス値Ｚｏより４倍と仮定して説明し、これにより、送信端回路１００の消費電力が従来に比べて１／４倍減少することが分かる。この時、終端抵抗３００の抵抗値が伝送線路４００の特性インピーダンス値Ｚｏより４倍の時、送信端回路１００で送信する信号の振幅が同一になるように維持した。
【００１８】
一方、本発明のように、終端抵抗３００の抵抗値が伝送線路４００の特性インピーダンス値Ｚｏより大きい場合、送信端回路１００の送信電力が減少するが、終端抵抗３００の値と伝送線路４００の特性インピーダンス値Ｚｏとの不整合による電磁波反射現象、および終端抵抗３００の値の増加によるＩＳＩ（ｉｎｔｅｒ  ｓｙｍｂｏｌ  ｉｎｔｅｒｆｅｒｅｎｃｅ）増加現象が発生することがある。
これによって、本発明では、受信端回路２００内に電磁波が反射した時間および反射した大きさと、ＩＳＩの大きさを測定して補償する決定フィードバック等化（Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚａｔｉｏｎ、以下、「ＤＦＥ」と称する）回路２２０を備える。
【００１９】
この時、電磁波反射現象は、伝送線路４００の伝播時間の２倍の時間ごとに現れて長い期間持続するが、連続的な持続区間は間欠的に発生する特性がある。
したがって、特性を利用して、電磁波の反射およびＩＳＩ補償のためのＤＦＥ回路２２０のタップ（Ｔａｐ）をすべての時間区間に対してすべて具現するのではなく、電磁波の反射およびＩＳＩが発生する時間区間に該当するタップのみを具現することにより、結果的に、受信端回路２００の電力消耗を低減させることができる。
【００２０】
つまり、ＤＦＥ回路２２０でＩＳＩ現象を補償するためには、タップの個数が通常１つから５つの間の有限個数に制限されるが、ＤＦＥ回路２２０で電磁波反射現象を補償するために必要なタップの個数は２×（反射波回数）×（伝送線伝播時間）×（データ伝送速度）であって、通常、多すぎる個数となる。
前述のように多いタップをすべて受信端回路２００内のＤＦＥ回路２２０に収容するには、ＤＦＥ回路２２０が過度に大きくなって、結果的に、受信端回路２００の大きさおよび電力消耗を増加させる。
【００２１】
しかし、電磁波反射現象は、上述したように、時間に対して連続的に発生するのではなく、伝送線伝播時間の整数倍の時間帯の間隔ごとに集中して発生する特性がある。したがって、特性を利用すると、タップの個数を画期的に減少させて、受信端回路２００の電力消耗を低減させることができる。
【００２２】
一方、本発明にかかる送受信装置において、送信端回路１００は、データおよびクロックを共に送信し、受信端回路２００に受信されたクロックを、受信されたデータに発生した電磁波反射現象およびＩＳＩの歪みを補償するＤＦＥ回路２２０の入力クロックとして用いる。
また、本発明にかかる送受信装置は、差動信号伝送手法（ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌｉｎｇ）および単一信号伝送手法（ｓｉｎｇｌｅ−ｅｎｄｅｄ  ｓｉｇｎａｌｉｎｇ）を適用することができる。
【００２３】
図２は、本発明により、受信端回路で電磁波の反射時間、反射した大きさおよびＩＳＩの大きさを測定するのに用いる単一−１パルス信号に対する信号波形を示す図である。
図２を参照すれば、前記単一−１パルス信号は、計３２ビットの長さであって、１ビットの時間の間にのみ「１」であり、残りの時間には連続して「０」に維持されるパルス信号（「１０００...００」）を示している。
【００２４】
また、図２は、送信端回路１００で単一−１パルス信号（１００００００００００００・・・）を繰り返し伝送する時、送信端ＶＴＸおよび受信端ＶＲＸにおける信号波形を簡略に示すものである。
この時、単一−１パルス信号の全体個数（図２では「３２」と仮定する）は、上述したＤＦＥ回路２２０のタップの個数［２×（最大反射回数）×（伝送線伝播時間）×（データ伝送速度）］より大きい値に決定して、伝送線路４００のＩＳＩ効果と、インピーダンス不整合によって生じる反射波効果を、単一−１パルス信号の１周期内ですべて現れるようにする。
【００２５】
つまり、送信端回路１００で単一−１パルス信号（１００００・・・００）を周期的に伝送することにより、パルス信号が伝送された後、伝送線路４００の伝播時間ｔｆの後に受信端回路２００に単一−１パルス信号が到達する。
この時、受信された単一−１パルス信号は、伝送線路４００のＩＳＩ効果によって一定時間の間ポストカーソル（ｐｏｓｔ−ｃｕｒｓｏｒ）を有する。
【００２６】
受信された単一−１パルス信号は、終端抵抗３００のインピーダンス不整合（ｉｍｐｅｄａｎｃｅ  ｍｉｓｍａｔｃｈ）によって反射波を発生させ、発生した反射波は、単一−１パルス信号が受信された後、３ｔｆ後の時刻に再び受信端回路２００に到達する。
この時、本発明の実施形態では、ＩＳＩ効果によって１つのポストカーソル（ｐｏｓｔ−ｃｕｒｓｏｒ）が発生し、反射波の影響もデータ１周期の時間の間にのみ持続すると仮定する。
【００２７】
図２では、伝送線路４００の伝播時間ｔｆを３Ｔと仮定した。ここで、Ｔは、データ１周期（ｐｅｒｉｏｄ）を示す。
図３は、本発明にかかる受信端回路を示す図である。
図３を参照すれば、本発明にかかる受信端回路２００は、デスキュー（Ｄｅｓｋｅｗ）部２１０と、ＤＦＥ回路２２０と、直並列変換部２３０と、カウンタ２４０と、制御部２５０とを備えて構成される。
【００２８】
この時、本発明にかかる低電力高速の送受信装置は、必要によって、上述した構成要素以外のものを備えて構成されてもよいが、上述した構成要素以外のものは本発明に直接的な関連性があるわけではないので、説明の簡単明瞭化のためにこれに関する詳細な説明は以下省略する。
まず、受信端回路２００の構成要素に対する動作過程を説明する前に、送信端回路１００は、ＤＦＥ回路２２０の正しいデータ復元動作のために、実際の信号を受信端回路２００に伝送する前に、受信端回路２００が受信する信号内に含まれたデータおよびクロックの間のスキュー（Ｓｋｅｗ）除去のためのデータパターンを受信端回路２００に伝送する。
【００２９】
この時、データパターンは、「１」と「０」が交番的に繰り返される「１０１０...」パターンになるとよい。
デスキュー部２１０は、送信端回路１００から受信されたデータとクロックとの間のスキュー（Ｓｋｅｗ）を除去するデスキュー動作を実施する。
【００３０】
つまり、デスキュー部２１０は、「１０１０...」で繰り返されるデータパターンを用いて、クロックの立ち上がりエッジ（Ｒｉｓｉｎｇ  Ｅｄｇｅ）をデータ周期の真ん中に位置させる。
次に、 送信端回路１００では、デスキュー部２１０のデスキュー動作が完了すると、 受信端回路２００で電磁波反射現象およびＩＳＩ増加現象を測定するために用いられる、図２ですでに説明した単一−１パルス信号を受信端回路２００に伝送する。
【００３１】
制御部２５０は、本発明にかかる受信端回路２００の全般的な動作を制御し、ＤＦＥ回路２２０を制御して、送信端回路１００から受信された単一−１パルス信号から「１」が受信された時間と、ＩＳＩの大きさと、反射波が受信された時間および反射波の大きさを探す。
つまり、ＤＦＥ回路２２０は、制御部２５０の制御によって、単一−１パルス信号から前記「１」が受信された時間と、ＩＳＩの大きさと、反射波が受信された時間および反射波の大きさを探し、探した「１」が受信された時間と、ＩＳＩの大きさと、反射波が受信された時間および反射波の大きさに基づいて、電磁波反射現象およびＩＳＩ増加現象を補償する。
【００３２】
一方、直並列変換部２３０は、ＤＦＥ回路２２０から出力される信号を直並列変換して出力し、カウンタ２４０は、直並列変換部２３０から出力される信号の一部を制御部２５０に帰還する。
以下では、ＤＦＥ回路２２０を介して、受信された単一−１パルス信号から「１」が受信された時間と、ＩＳＩの大きさと、反射波が受信された時間および反射波の大きさを探す過程を、訓練モード（Ｔｒａｉｎｉｎｇ  ｍｏｄｅ）と称する。
【００３３】
つまり、制御部２５０は、訓練モードの時は、ＤＦＥ回路２２０を介して、実際のデータを復元するために必要なタップＣＩＳＩ［４：０］、ＣＲＥＦＬ［４：０］、ＰＯＳＲＥＦＬ［４：０］を決定する。
このとき、訓練モードの動作は、ＤＦＥ回路２２０内に備えられた初段回路（Ｆｒｏｎｔ−ｅｎｄ  ｃｉｒｃｕｉｔ）２２１を用いて訓練機能を具現する。
前記訓練モードの時、送信端回路１００から繰り返し受信される３２ビットの単一−１パルス信号（１００００・・・００）をデータパターンとして用いる。
【００３４】
図４は、本発明にかかる初段回路を示す図である。
図４を参照すれば、初段回路２２１は、入力データＤＡＴＡＲＰ、ＤＡＴＡＲＮを入力とするメインドライバ２２１Ａと、選択された過去データＤＩＳＩ（ＤＢＩＳＩ）、ＤＲＥＦＬ（ＤＢＲＥＦＬ）をそれぞれ入力する２つの第１および第２サブドライバ２２１Ｂ、２２１Ｃとを備えて構成される。
第１および第２サブドライバ２２１Ｂ、２２１Ｃのタップは、５ビットの係数であるＣＩＳＩ［４：０］、ＣＲＥＦＬ［４：０］にそれぞれ調整される。
【００３５】
この時、メインドライバ２２１Ａは、図４に示されるように、抵抗負荷主（ｍａｉｎ）差動増幅器になるとよく、第１サブドライバ２２１Ｂは、１つ以上のＩＳＩ補償用補助差動増幅器になるとよく、第２サブドライバ２２１Ｃは、１つ以上の反射波補償用補助差動増幅器になるとよい。
また、初段回路２２１は、メインドライバ２２１Ａと、第１サブドライバ２２１Ｂおよび第２サブドライバ２２１Ｃの出力端子が互いに並列に接続された構造を有する。
【００３６】
この時、制御部２５０の制御によって、第１サブドライバ２２１Ｂの共通ソース端子および接地端子（または供給電圧端子）に接続された電流源（ｔａｉｌ  ｃｕｒｒｅｎｔ  ｓｏｕｒｃｅ）の値と、メインドライバ２２１Ａの共通ソース端子および接地端子（または供給電圧端子）に接続された電流源（ｔａｉｌ  ｃｕｒｒｅｎｔ  ｓｏｕｒｃｅ）の値との割合は、ＩＳＩ係数と同一に調整される。
【００３７】
また、制御部２５０の制御によって、第２サブドライバ２２１Ｃの共通ソース端子および接地端子（または供給電圧端子）に接続された電流源（ｔａｉｌ  ｃｕｒｒｅｎｔ  ｓｏｕｒｃｅ）の値と、メインドライバ２２１Ａの共通ソース端子および接地端子（または供給電圧端子）に接続された電流源（ｔａｉｌ  ｃｕｒｒｅｎｔ  ｓｏｕｒｃｅ）の値との割合は、反射波の係数と同一に調整される。
制御部２５０は、前記メインドライバ２２１Ａの入力端に、予め受信された差動データ信号または受信された単一データ信号と基準電圧を印加する。
【００３８】
また、制御部２５０は、ＩＳＩの大きさ、反射波の位置および大きさを探す動作時には、第１サブドライバ２２１Ｂおよび第２サブドライバ２２１Ｃの入力端に供給電圧端子ＶＤＤまたは接地端子ＶＳＳの電圧を印加し、実際の信号伝送が行われる動作時には、ＩＳＩおよび反射波の影響を発生させる当該時刻の過去デジタルデータ（ｐｒｅｖｉｏｕｓ  ｄｅｃｉｓｉｏｎ  ｄａｔａ）を印加する。
【００３９】
図７は、図４の初段回路に単一−１パルス信号が入力された時、出力波形ＯＵＴＰ、ＯＵＴＮと受信されたデータを３２ｂに並列化した３２ｂｉｔのデータを各ｂｉｔごとにカウンティングする３２個の２ｂのカウンタ２４０の出力ＥＣＮＴ［３１：０］を示すものである。
制御部２５０は、訓練モードの第１の過程として、ＤＦＥ回路２２０を介して、受信された単一−１パルス信号から「１」が受信された時刻を探す。
【００４０】
制御部２５０は、前記ＤＦＥ回路２２０の２つの係数値ＣＩＳＩ［４：０］、ＣＲＥＦＬ［４：０］のうち、ＣＩＳＩ［４：０］はＣＤＣ［４：０］に割り当て、ＣＲＥＦＬ［４：０］は使用しないので「０」に設定する。
つまり、前記訓練モードにおける初段回路２２１の動作は、以下の図５の通りである。
図５を参照すれば、メインドライバ２２１Ａは、入力データＤＡＴＡＲＰ、ＤＡＴＡＲＮを入力として動作を行い、ＩＳＩ除去のための第１サブドライバ２２１Ｂには、制御部２５０の制御によって、ＣＤＣ［４：０］電流値が入力され、前記ＣＤＣ［４：０］電流値に動作制御される。
【００４１】
この時、図５における第２サブドライバ２２１Ｃは、何ら機能をしないため、入力データＤＲＥＦＬ、ＤＢＲＥＦＬと電流係数ＣＲＥＦＬ［４：０］がいずれも「０」となって完全に消える。
前述の状態において、最初に「０」に設定されたＣＤＣ［４：０］を１ビットずつ増加させると、初段回路２２１のＯＵＴＰおよびＯＵＴＮ出力のうち、ＯＵＴＮのＤＣレベルが変化して、特定ＣＤＣ［４：０］値で、図８に示されるように、２つの出力ＯＵＴＰ、ＯＵＴＮが交差する。
【００４２】
２つの出力ＯＵＴＰ、ＯＵＴＮが交差することをカウンタ２４０で確認し、同じ時点で交差が４回発生する場合、当該時点のカウンタ出力を「１」とする。
制御部２５０は、カウンタ２４０によって最初のカウンタ出力が発生すると、最初のカウンタ出力が発生した時点を、単一−１パルス信号の「１」が受信された時刻として認識して格納する。
【００４３】
次に、制御部２５０は、訓練モードの第２の過程として、ＤＦＥ回路２２０を介してＩＳＩの大きさを測定し、測定されたＩＳＩを除去するためのＤＦＥの係数ＣＩＳＩ．ＤＥＴ［４：０］を決定する。
上述した訓練モードの第１の過程と同様の状態において、制御部２５０は、ＤＦＥ回路２２０を制御して、再びＣＤＣ［４：０］を１ビットずつ増加させる。
ＣＤＣ［４：０］を１ビットずつ増加させる場合、図９に示されるように、上述した訓練モードの第１の過程で探した単一−１パルス信号の「１」が受信された時点からデータ１周期だけ経過した時点でＩＳＩによって交差点が発生する。
【００４４】
この場合にも、上述した訓練モードの第１の過程と同様に、交差点の発生をカウンタ２４０で確認し、同じ時点で交差点が４回発生する場合、当該時点のカウンタ出力を「１」とし、制御部２５０は、ＤＦＥ回路２２０の係数であるＣＩＳＩ．ＤＥＴ［４：０］を計算して格納する。
この時、ＣＩＳＩ．ＤＥＴ［４：０］は、初段回路２２１の総ＤＣレベルから、交差点が発生するまで下降したＤＣレベルＣＤＣ［４：０］を差し引いた量と同じである。
そのため、「ＣＩＳＩ．ＤＥＴ［４：０］＝３１−ＣＤＣ［４：０］」となる。
【００４５】
次に、制御部２５０は、訓練モードの最後の第３の過程として、図２に示されるように、ＤＦＥ回路２２０を介して反射波が受信される時刻および反射波の大きさを測定し、反射波の影響を除去するためのＤＦＥの係数ＣＲＥＦＬ．ＤＥＴ［４：０］と、カウンタ２４０によってフィードバックされる過去データの位置ＰＯＳＲＥＦＬ［４：０］を決定する。
【００４６】
つまり、上述した第１および第２の過程と同様の方法により、制御部２５０は、再びＣＤＣ［４：０］を１ビットずつ増加させる。
ＣＤＣ［４：０］を１ビットずつ増加させる場合、反射波が存在する地点で交差点が発生するかをカウンタ２４０で確認し、以下の図１０に示されるように、同じ時点で前記交差点が４回発生する場合、当該時点のＣＯＵＮＴＥＲ出力を「１」とする。
【００４７】
この時、制御部２５０は、ＣＲＥＦＬ．ＤＥＴ［４：０］を、ＩＳＩと同様に、現在のＣＤＣ［４：０］を用いて「ＣＲＥＦＬ．ＤＥＴ［４：０］＝３１−ＣＤＣ［４：０］」として計算して格納する。
そして、制御部２５０は、訓練モードの第１の過程で格納された単一−１パルス信号の「１」の時点と、反射波が発生した時点を用いてフィードバックする過去データの位置を計算する。
【００４８】
図１０に示されるように、反射波は、単一−１パルス信号の「１」の時点からデータ６周期後の時点で発生したので、「ＰＯＳＲＥＦＬ［４：０］＝８−２−１＝５」となる。
前述のように、制御部２５０は、前記訓練モードで３つの変数ＣＩＳＩ．ＤＥＴ［４：０］、ＣＲＥＦＬ．ＤＥＴ［４：０］、ＰＯＳＲＥＦＬ［４：０］がすべて決定されると、訓練モードを終了させ、ＤＦＥ回路２２０を通常モード（Ｎｏｒｍａｌ  ｍｏｄｅ）で動作するように制御する。
【００４９】
以上、本発明は、本発明の意図および必須の特徴を逸脱しない範囲で他の特定の形態で具体化できることは当業者にとって自明である。
したがって、上記の詳細な説明は、すべての面で制限的に解釈されるものではなく、例示的なものとして考慮されるべきである。
本発明の範囲は、本発明の等価的な範囲内におけるすべての変更が本発明の範囲に属するように、添付した請求項の合理的な解釈によって決定されるべきである。
【符号の説明】
【００５０】
１００  送信端回路
２００  受信端回路
２１０  デスキュー部
２２０  ＤＦＥ回路
２２１  初段回路
２３０  直並列変換部
２４０  カウンタ
２５０  制御部
３００  終端抵抗
４００  伝送線路
【図１】
0005809360.tif 000002
【図２】
0005809360.tif 000003
【図３】
0005809360.tif 000004
【図４】
0005809360.tif 000005
【図５】
0005809360.tif 000006
【図６】
0005809360.tif 000007
【図７】
0005809360.tif 000008
【図８】
0005809360.tif 000009
【図９】
0005809360.tif 000010
【図１０】
0005809360.tif 000011