(57)【特許請求の範囲】
【請求項１】
電源装置を試験するための試験電圧信号を生成する信号生成回路であって、
基準電圧と傾き制御電圧との間でステップ状に変化する傾き制御信号を生成する傾き制御信号生成部と、
前記傾き制御信号を積分した積分信号を出力する積分器と、
前記積分信号の最大値と最小値を制限し、この制限された信号に基づいて前記試験電圧信号を出力する、信号制限部と、
第１極性の上限電圧を生成する上限電圧生成部と、
第１極性の下限電圧を生成する下限電圧生成部と、を備え、
前記傾き制御電圧は第１極性を有し、前記積分信号は第１極性とは逆の第２極性を有し、
前記信号制限部は、
前記積分信号と前記上限電圧とを加算した第１加算結果が第２極性の場合に、前記第１加算結果の極性を反転して第１加算信号として出力し、前記第１加算結果が第１極性の場合に前記基準電圧を前記第１加算信号として出力する、第１加算器と、
前記積分信号と前記下限電圧とを加算した第２加算結果が第１極性の場合に、前記第２加算結果の極性を反転して第２加算信号として出力し、前記第２加算結果が第２極性の場合に前記基準電圧を前記第２加算信号として出力する、第２加算器と、
前記積分信号と、前記第１加算信号と、前記第２加算信号とを加算した第３加算結果に基づいて前記試験電圧信号を出力する第３加算器と、を有する
ことを特徴とする信号生成回路。
【請求項２】
前記第１極性は正極性であり、前記第２極性は負極性であることを特徴とする請求項１に記載の信号生成回路。
【請求項３】
前記積分器は、
前記傾き制御信号が一端に加えられる可変抵抗と、
前記可変抵抗の他端が反転入力端子に接続され、前記基準電圧が非反転入力端子に加えられ、前記積分信号を出力端子から出力する、第１演算増幅器と、
前記第１演算増幅器の前記反転入力端子と前記出力端子との間に接続された可変容量と、を有する
ことを特徴とする請求項２に記載の信号生成回路。
【請求項４】
前記第１加算器は、
前記積分信号が一端に加えられる第１抵抗と、
前記上限電圧が一端に加えられる第２抵抗と、
前記第１抵抗の他端と前記第２抵抗の他端とが反転入力端子に接続され、前記基準電圧が非反転入力端子に加えられる、第２演算増幅器と、
アノードが前記第２演算増幅器の前記反転入力端子に接続され、カソードが前記第２演算増幅器の前記出力端子に接続された、第１ダイオードと、
アノードが前記第２演算増幅器の前記出力端子に接続され、前記第１加算信号をカソードから出力する、第２ダイオードと、
前記第２ダイオードの前記カソードと前記第２演算増幅器の前記反転入力端子との間に接続された第３抵抗と、を有する
ことを特徴とする請求項２または請求項３に記載の信号生成回路。
【請求項５】
前記第２加算器は、
前記積分信号が一端に加えられる第４抵抗と、
前記下限電圧が一端に加えられる第５抵抗と、
前記第４抵抗の他端と前記第５抵抗の他端とが反転入力端子に接続され、前記基準電圧が非反転入力端子に加えられる、第３演算増幅器と、
カソードが前記第３演算増幅器の前記反転入力端子に接続され、アノードが前記第３演算増幅器の前記出力端子に接続された、第３ダイオードと、
カソードが前記第３演算増幅器の前記出力端子に接続され、前記第２加算信号をアノードから出力する、第４ダイオードと、
前記第４ダイオードの前記アノードと前記第３演算増幅器の前記反転入力端子との間に接続された第６抵抗と、を有する
ことを特徴とする請求項２から請求項４の何れかに記載の信号生成回路。
【請求項６】
前記第３加算器は、
前記積分信号が一端に加えられる第７抵抗と、
前記第１加算信号が一端に加えられる第８抵抗と、
前記第２加算信号が一端に加えられる第９抵抗と、
前記第７抵抗、前記第８抵抗および前記第９抵抗の他端が反転入力端子に接続され、前記基準電圧が非反転入力端子に加えられ、前記試験電圧信号を出力端子から出力する、第４演算増幅器と、
前記第４演算増幅器の前記反転入力端子と前記出力端子との間に接続された第１０抵抗と、を有する
ことを特徴とする請求項２から請求項５の何れかに記載の信号生成回路。
【請求項７】
前記上限電圧生成部と、前記下限電圧生成部と、前記傾き制御信号生成部は、Ｄ／Ａコンバータであることを特徴とする請求項１から請求項６の何れかに記載の信号生成回路。
【請求項８】
前記第１抵抗と、前記第２抵抗と、前記第３抵抗は、同一の抵抗値を有することを特徴とする請求項４に記載の信号生成回路。
【請求項９】
前記第４抵抗と、前記第５抵抗と、前記第６抵抗は、同一の抵抗値を有することを特徴とする請求項５に記載の信号生成回路。
【請求項１０】
前記第７抵抗と、前記第８抵抗と、前記第９抵抗と、前記第１０抵抗は、同一の抵抗値を有することを特徴とする請求項６に記載の信号生成回路。
【請求項１１】
入力端子に入力された入力電圧に基づいて出力端子から一定の出力電圧を出力する電源装置を試験する試験装置であって、
請求項１から請求項１０の何れかに記載の信号生成回路と、
前記信号生成回路から出力された前記試験電圧信号を定数倍して、前記入力電圧として前記電源装置に供給する電源制御回路と、
前記電源装置の前記出力端子から予め定められた大きさの電流を引き込む電子負荷と、
前記電源装置から出力された前記出力電圧の変動の大きさが基準値以下であるか判定する出力電圧判定部と、を備える
ことを特徴とする試験装置。
【請求項１２】
入力端子に入力された入力電圧に基づいて出力端子から一定の出力電圧を出力する電源装置を試験する試験装置であって、
前記入力電圧として一定の電圧を前記電源装置に供給する電源制御回路と、
請求項１から請求項１０の何れかに記載の信号生成回路と、
前記電源装置の前記出力端子から、前記信号生成回路から出力された前記試験電圧信号に応じた電流を引き込む電子負荷と、
前記電源装置から出力された前記出力電圧の変動の大きさが基準値以下であるか判定する出力電圧判定部と、を備える
ことを特徴とする試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号生成回路および試験装置に関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータ等の電源装置を試験する試験装置が知られている。試験対象の電源装置は、入力端子に入力された入力電圧を降圧又は昇圧して、出力端子から一定の出力電圧を出力するものである。
【０００３】
この試験装置は、電源装置への入力電圧が変化した場合における電源装置からの出力電圧の瞬間的な変動を試験する。試験装置は、信号生成回路と、電源制御回路と、電子負荷と、出力電圧判定部とを備えている。信号生成回路は、下限電圧（例えば０Ｖ）から上限電圧（例えば１０Ｖ）へ又は上限電圧から下限電圧へ所定の傾きで変化する試験電圧信号を生成して、電源制御回路に供給する。電源制御回路は、試験電圧信号を定数倍して、入力電圧（例えば０〜８０Ｖ）として電源装置に供給する。電子負荷は、電源装置の出力端子から予め定められた大きさの電流を引き込む。出力電圧判定部は、電源装置の出力端子から出力された出力電圧の変動の大きさが基準値以下か判定する。
【０００４】
また、この試験装置は、電源装置からの出力電流が変化した場合における電源装置からの出力電圧の瞬間的な変動を試験することもできる。この場合、電源制御回路は入力電圧として一定の電圧を電源装置に供給する。信号生成回路は、所定の傾きで変化する試験電圧信号を生成して、電子負荷の電子負荷制御回路に供給する。これにより、電子負荷は、電源装置の出力端子から、試験電圧信号に応じた電流（例えば０〜１０Ａ）を引き込むように制御される。出力電圧判定部は、電源装置の出力端子から出力された出力電圧の変動の大きさが基準値以下か判定する。
【０００５】
なお、上記試験装置に関連して、例えば、特許文献１に記載されている試験装置が知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０５−１２６８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述した試験において、試験対象である電源装置の特性に応じて、試験電圧信号を指定された傾きに調整することが求められている。しかしながら、従来の信号生成回路は、Ｄ／ＡコンバータでＤ／Ａ変換された電圧を試験電圧信号として出力しているため、このＤ／Ａ変換された電圧の立ち上がり時間によって試験電圧信号の傾きが決定されている。そのため、試験電圧信号の傾きを容易に調整できないという問題がある。
【０００８】
そこで、本発明は、試験電圧信号の傾きを容易に調整できる信号生成回路および試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る実施例に従った信号生成回路は、
電源装置を試験するための試験電圧信号を生成する信号生成回路であって、
基準電圧と傾き制御電圧との間でステップ状に変化する傾き制御信号を生成する傾き制御信号生成部と、
前記傾き制御信号を積分した積分信号を出力する積分器と、
前記積分信号の最大値と最小値を制限し、この制限された信号に基づいて前記試験電圧信号を出力する、信号制限部と、を備えることを特徴とする。
【００１０】
上記信号生成回路において、
第１極性の上限電圧を生成する上限電圧生成部と、
第１極性の下限電圧を生成する下限電圧生成部と、をさらに備え、
前記傾き制御電圧は第１極性を有し、前記積分信号は第１極性とは逆の第２極性を有し、
前記信号制限部は、
前記積分信号と前記上限電圧とを加算した第１加算結果が第２極性の場合に、前記第１加算結果の極性を反転して第１加算信号として出力し、前記第１加算結果が第１極性の場合に前記基準電圧を前記第１加算信号として出力する、第１加算器と、
前記積分信号と前記下限電圧とを加算した第２加算結果が第１極性の場合に、前記第２加算結果の極性を反転して第２加算信号として出力し、前記第２加算結果が第２極性の場合に前記基準電圧を前記第２加算信号として出力する、第２加算器と、
前記積分信号と、前記第１加算信号と、前記第２加算信号とを加算した第３加算結果に基づいて前記試験電圧信号を出力する第３加算器と、を有してもよい。
【００１１】
上記信号生成回路において、
前記第１極性は正極性であり、前記第２極性は負極性であってもよい。
【００１２】
上記信号生成回路において、
前記積分器は、
前記傾き制御信号が一端に加えられる可変抵抗と、
前記可変抵抗の他端が反転入力端子に接続され、前記基準電圧が非反転入力端子に加えられ、前記積分信号を出力端子から出力する、第１演算増幅器と、
前記第１演算増幅器の前記反転入力端子と前記出力端子との間に接続された可変容量と、を有してもよい。
【００１３】
上記信号生成回路において、
前記第１加算器は、
前記積分信号が一端に加えられる第１抵抗と、
前記上限電圧が一端に加えられる第２抵抗と、
前記第１抵抗の他端と前記第２抵抗の他端とが反転入力端子に接続され、前記基準電圧が非反転入力端子に加えられる、第２演算増幅器と、
アノードが前記第２演算増幅器の前記反転入力端子に接続され、カソードが前記第２演算増幅器の前記出力端子に接続された、第１ダイオードと、
アノードが前記第２演算増幅器の前記出力端子に接続され、前記第１加算信号をカソードから出力する、第２ダイオードと、
前記第２ダイオードの前記カソードと前記第２演算増幅器の前記反転入力端子との間に接続された第３抵抗と、を有してもよい。
【００１４】
上記信号生成回路において、
前記第２加算器は、
前記積分信号が一端に加えられる第４抵抗と、
前記下限電圧が一端に加えられる第５抵抗と、
前記第４抵抗の他端と前記第５抵抗の他端とが反転入力端子に接続され、前記基準電圧が非反転入力端子に加えられる、第３演算増幅器と、
カソードが前記第３演算増幅器の前記反転入力端子に接続され、アノードが前記第３演算増幅器の前記出力端子に接続された、第３ダイオードと、
カソードが前記第３演算増幅器の前記出力端子に接続され、前記第２加算信号をアノードから出力する、第４ダイオードと、
前記第４ダイオードの前記アノードと前記第３演算増幅器の前記反転入力端子との間に接続された第６抵抗と、を有してもよい。
【００１５】
上記信号生成回路において、
前記第３加算器は、
前記積分信号が一端に加えられる第７抵抗と、
前記第１加算信号が一端に加えられる第８抵抗と、
前記第２加算信号が一端に加えられる第９抵抗と、
前記第７抵抗、前記第８抵抗および前記第９抵抗の他端が反転入力端子に接続され、前記基準電圧が非反転入力端子に加えられ、前記試験電圧信号を出力端子から出力する、第４演算増幅器と、
前記第４演算増幅器の前記反転入力端子と前記出力端子との間に接続された第１０抵抗と、を有してもよい。
【００１６】
上記信号生成回路において、
前記上限電圧生成部と、前記下限電圧生成部と、前記傾き制御信号生成部は、Ｄ／Ａコンバータであってもよい。
【００１７】
上記信号生成回路において、
前記第１抵抗と、前記第２抵抗と、前記第３抵抗は、同一の抵抗値を有してもよい。
【００１８】
上記信号生成回路において、
前記第４抵抗と、前記第５抵抗と、前記第６抵抗は、同一の抵抗値を有してもよい。
【００１９】
上記信号生成回路において、
前記第７抵抗と、前記第８抵抗と、前記第９抵抗と、前記第１０抵抗は、同一の抵抗値を有してもよい。
【００２０】
本発明の一態様に係る実施例に従った試験装置は、
入力端子に入力された入力電圧に基づいて出力端子から一定の出力電圧を出力する電源装置を試験する試験装置であって、
上記信号生成回路と、
前記信号生成回路から出力された前記試験電圧信号を定数倍して、前記入力電圧として前記電源装置に供給する電源制御回路と、
前記電源装置の前記出力端子から予め定められた大きさの電流を引き込む電子負荷と、
前記電源装置から出力された前記出力電圧の変動の大きさが基準値以下であるか判定する出力電圧判定部と、を備えることを特徴とする。
【００２１】
本発明の一態様に係る実施例に従った試験装置は、
入力端子に入力された入力電圧に基づいて出力端子から一定の出力電圧を出力する電源装置を試験する試験装置であって、
前記入力電圧として一定の電圧を前記電源装置に供給する電源制御回路と、
上記信号生成回路と、
前記電源装置の前記出力端子から、前記信号生成回路から出力された前記試験電圧信号に応じた電流を引き込む電子負荷と、
前記電源装置から出力された前記出力電圧の変動の大きさが基準値以下であるか判定する出力電圧判定部と、を備えることを特徴とする。
【発明の効果】
【００２２】
本発明の一態様に係る信号生成回路によれば、基準電圧と傾き制御電圧との間でステップ状に変化する傾き制御信号を生成して、この傾き制御信号を積分することで、傾き制御電圧と積分器の抵抗値と容量値とに応じた傾きを有する積分信号を出力するようにしている。その上で、積分信号の最大値と最小値を制限し、この制限された信号に基づいて試験電圧信号を出力するようにしている。従って、傾き制御電圧と積分器の抵抗値と容量値とを調整することで、試験電圧信号の傾きを容易に調整できる。さらに、試験電圧信号の最大値と最小値も任意の値に設定できる。
【００２３】
以上より、電源装置の試験を様々な条件で容易に行うことができるので、電源装置の良／不良を適切に判別できる。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の実施例１に係る信号生成回路のブロック図である。
【図２】図２は、本発明の実施例１に係る信号生成回路の回路図である。
【図３】図３は、本発明の実施例１に係る信号生成回路の波形図である。
【図４】図４は、本発明の実施例２に係る試験装置と電源装置のブロック図である。
【図５】図５は、本発明の実施例２に係る試験装置における入力電圧と出力電圧の波形図である。
【図６】図６は、本発明の実施例３に係る試験装置と電源装置のブロック図である。
【発明を実施するための形態】
【００２５】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００２６】
図１は、本発明の実施例１に係る信号生成回路１００のブロック図である。図１に示すように、信号生成回路１００は、第１Ｄ／Ａコンバータ（上限電圧生成部）１１と、第２Ｄ／Ａコンバータ（下限電圧生成部）１２と、第３Ｄ／Ａコンバータ（傾き制御信号生成部）１３と、傾き制御回路（積分器）１４と、信号制限部１５と、を備える。信号制限部１５は、第１加算器１６と、第２加算器１７と、第３加算器１８と、を有する。
【００２７】
第１Ｄ／Ａコンバータ１１は、入力された上限電圧設定信号ＳＵＬをＤ／Ａ変換して、正極性（第１極性）の上限電圧ＶＵＬを生成する。
【００２８】
第２Ｄ／Ａコンバータ１２は、入力された下限電圧設定信号ＳＬＬをＤ／Ａ変換して、正極性の下限電圧ＶＬＬを生成する。
【００２９】
第３Ｄ／Ａコンバータ１３は、入力された傾き設定信号ＳＳＬをＤ／Ａ変換して、基準電圧と傾き制御電圧ＳＬとの間でステップ状に変化する傾き制御信号ＶＳＬを生成する。以下、本実施例では、基準電圧は０Ｖ（接地電圧）であるとする。また、傾き制御電圧ＳＬは正極性を有する。
【００３０】
傾き制御回路１４は、傾き制御信号ＶＳＬを積分した積分信号Ｖｉｎｔを出力する。積分信号Ｖｉｎｔは負極性（第２極性）を有する。
【００３１】
信号制限部１５は、積分信号Ｖｉｎｔの最大値と最小値を制限し、この制限された信号に基づいて試験電圧信号Ｖｔｅｓｔを出力する。
【００３２】
本実施例では、信号制限部１５は次のように構成されている。第１加算器１６は、積分信号Ｖｉｎｔと上限電圧ＶＵＬとを加算した第１加算結果（Ｖｉｎｔ＋ＶＵＬ）が負極性の場合に、第１加算結果（Ｖｉｎｔ＋ＶＵＬ）の極性を反転して第１加算信号Ｖａ１として出力する。即ち、この場合には第１加算結果の絶対値を出力する。一方、第１加算器１６は、第１加算結果（Ｖｉｎｔ＋ＶＵＬ）が正極性の場合に基準電圧を第１加算信号Ｖａ１として出力する。
【００３３】
第２加算器１７は、積分信号Ｖｉｎｔと下限電圧ＶＬＬとを加算した第２加算結果（Ｖｉｎｔ＋ＶＬＬ）が正極性の場合に、第２加算結果（Ｖｉｎｔ＋ＶＬＬ）の極性を反転して第２加算信号Ｖａ２として出力する。一方、第２加算器１７は、第２加算結果（Ｖｉｎｔ＋ＶＬＬ）が負極性の場合に基準電圧を第２加算信号Ｖａ２として出力する。
【００３４】
第３加算器１８は、積分信号Ｖｉｎｔと、第１加算信号Ｖａ１と、第２加算信号Ｖａ２とを加算した第３加算結果（Ｖｉｎｔ＋Ｖａ１＋Ｖａ２）の極性を反転して試験電圧信号Ｖｔｅｓｔを出力する。
【００３５】
つまり、信号制限部１５は、負極性の積分信号Ｖｉｎｔの最大値を、下限電圧ＶＬＬの極性を反転した値に制限すると共に、積分信号Ｖｉｎｔの最小値を、上限電圧ＶＵＬの極性を反転した値に制限し、この制限された信号（第３加算結果（Ｖｉｎｔ＋Ｖａ１＋Ｖａ２））の極性を反転して試験電圧信号Ｖｔｅｓｔを出力する。
【００３６】
このようにして、信号生成回路１００は、図示しない電源装置を試験するための試験電圧信号Ｖｔｅｓｔを生成する。信号生成回路１００のより詳細な動作については、後述する。
【００３７】
次に、本実施例における信号生成回路１００の具体的な回路構成の一例について説明する。図２は、本発明の実施例１に係る信号生成回路１００の回路図である。図２は、傾き制御回路１４、第１加算器１６、第２加算器１７および第３加算器１８の具体的な回路構成を示している。
【００３８】
傾き制御回路１４は、レンジ切り替え抵抗（可変抵抗）ＲＶと、第１演算増幅器ＯＰ１と、レンジ切り替え容量（可変容量）ＣＶと、を有する。
【００３９】
レンジ切り替え抵抗ＲＶの一端には、第３Ｄ／Ａコンバータ１３から出力された傾き制御信号ＶＳＬが加えられる。第１演算増幅器ＯＰ１は、レンジ切り替え抵抗ＲＶの他端が反転入力端子（−）に接続され、基準電圧が非反転入力端子（＋）に加えられ、積分信号Ｖｉｎｔを出力端子から出力する。レンジ切り替え容量ＣＶは、第１演算増幅器ＯＰ１の反転入力端子（−）と出力端子との間に接続されている。即ち、傾き制御回路１４は積分回路として構成されている。
【００４０】
レンジ切り替え抵抗ＲＶは、抵抗ＲＶ１，ＲＶ２，ＲＶ３と、スイッチＳＷ１、ＳＷ２，ＳＷ３と、を有する。抵抗ＲＶ１とスイッチＳＷ１は直列に接続され、抵抗ＲＶ２とスイッチＳＷ２は直列に接続され、抵抗ＲＶ３とスイッチＳＷ３は直列に接続されている。抵抗ＲＶ１，ＲＶ２，ＲＶ３のスイッチＳＷ１、ＳＷ２，ＳＷ３に接続されていない３つの端子は互いに接続されて、レンジ切り替え抵抗ＲＶの一端となっている。スイッチＳＷ１、ＳＷ２，ＳＷ３の抵抗ＲＶ１，ＲＶ２，ＲＶ３に接続されていない３つの端子は互いに接続されて、レンジ切り替え抵抗ＲＶの他端となっている。例えば、抵抗ＲＶ１は１ｋΩ、抵抗ＲＶ２は１０ｋΩ、抵抗ＲＶ３は１００ｋΩである。
【００４１】
レンジ切り替え容量ＣＶは、容量ＣＶ１，ＣＶ２と、スイッチＳＷ４と、を有する。容量ＣＶ１は、第１演算増幅器ＯＰ１の反転入力端子（−）と出力端子との間に接続されている。容量ＣＶ２とスイッチＳＷ４は、第１演算増幅器ＯＰ１の反転入力端子（−）と出力端子との間に、直列に接続されている。例えば、容量ＣＶ１は１００ｐＦ、容量ＣＶ２は０．０１μＦである。
【００４２】
第１加算器１６は、第１抵抗Ｒ１と、第２抵抗Ｒ２と、第２演算増幅器ＯＰ２と、第１ダイオードＤ１と、第２ダイオードＤ２と、第３抵抗Ｒ３と、を有する。
【００４３】
第１抵抗Ｒ１の一端には、傾き制御回路１４から出力された積分信号Ｖｉｎｔが加えられる。第２抵抗Ｒ２の一端には、第１Ｄ／Ａコンバータ１１から出力された上限電圧ＶＵＬが加えられる。第２演算増幅器ＯＰ２は、第１抵抗Ｒ１の他端と第２抵抗Ｒ２の他端とが反転入力端子（−）に接続され、基準電圧が非反転入力端子（＋）に加えられる。
【００４４】
第１ダイオードＤ１は、アノードが第２演算増幅器ＯＰ２の反転入力端子（−）に接続され、カソードが第２演算増幅器ＯＰ２の出力端子に接続されている。第２ダイオードＤ２は、アノードが第２演算増幅器ＯＰ２の出力端子に接続され、第１加算信号Ｖａ１をカソードから出力する。
【００４５】
第３抵抗Ｒ３は、第２ダイオードＤ２のカソードと第２演算増幅器ＯＰ２の反転入力端子（−）との間に接続されている。例えば、第１抵抗Ｒ１、第２抵抗Ｒ２および第３抵抗Ｒ３は、同一の抵抗値を有している。
【００４６】
第１ダイオードＤ１及び第２ダイオードＤ２により、第１加算器１６は、前述のように第１加算信号Ｖａ１として基準電圧以上を出力し、負電圧を出力しないように構成されている。  
【００４７】
第２加算器１７は、第４抵抗Ｒ４と、第５抵抗Ｒ５と、第３演算増幅器ＯＰ３と、第３ダイオードＤ３と、第４ダイオードＤ４と、第６抵抗Ｒ６と、を有する。
【００４８】
第４抵抗Ｒ４の一端には、傾き制御回路１４から出力された積分信号Ｖｉｎｔが加えられる。第５抵抗Ｒ５の一端には、第２Ｄ／Ａコンバータ１２から出力された下限電圧ＶＬＬが加えられる。第３演算増幅器ＯＰ３は、第４抵抗Ｒ４の他端と第５抵抗Ｒ５の他端とが反転入力端子（−）に接続され、基準電圧が非反転入力端子（＋）に加えられる。
【００４９】
第３ダイオードＤ３は、カソードが第３演算増幅器ＯＰ３の反転入力端子（−）に接続され、アノードが第３演算増幅器ＯＰ３の出力端子に接続されている。第４ダイオードＤ４は、カソードが第３演算増幅器ＯＰ３の出力端子に接続され、第２加算信号Ｖａ２をアノードから出力する。
【００５０】
第６抵抗Ｒ６は、第４ダイオードＤ４のアノードと第３演算増幅器ＯＰ３の反転入力端子（−）との間に接続されている。例えば、第４抵抗Ｒ４、第５抵抗Ｒ５および第６抵抗Ｒ６は、同一の抵抗値を有している。
【００５１】
第３ダイオードＤ３及び第４ダイオードＤ４により、第２加算器１７は、前述のように第２加算信号Ｖａ２として基準電圧以下を出力し、正電圧を出力しないように構成されている。
【００５２】
第３加算器１８は、第７抵抗Ｒ７と、第８抵抗Ｒ８と、第９抵抗Ｒ９と、第４演算増幅器ＯＰ４と、第１０抵抗Ｒ１０と、を有する。
【００５３】
第７抵抗Ｒ７の一端には、傾き制御回路１４から出力された積分信号Ｖｉｎｔが加えられる。第８抵抗Ｒ８の一端には、第１加算器１６から出力された第１加算信号Ｖａ１が加えられる。第９抵抗Ｒ９の一端には、第２加算器１７から出力された第２加算信号Ｖａ２が加えられる。第４演算増幅器ＯＰ４は、第７抵抗Ｒ７、第８抵抗Ｒ８および第９抵抗Ｒ９の他端が反転入力端子（−）に接続され、基準電圧が非反転入力端子（＋）に加えられ、試験電圧信号Ｖｔｅｓｔを出力端子から出力する。
【００５４】
第１０抵抗Ｒ１０は、第４演算増幅器ＯＰ４の反転入力端子（−）と出力端子との間に接続されている。例えば、第７抵抗Ｒ７、第８抵抗Ｒ８、第９抵抗Ｒ９および第１０抵抗Ｒ１０は、同一の抵抗値を有している。
【００５５】
次に、図３の波形図を参照して、信号生成回路１００の動作をより詳細に説明する。図３は、本発明の実施例１に係る信号生成回路１００の波形図である。
【００５６】
（１）時刻ｔ１以前
時刻ｔ１以前の初期状態では、第１Ｄ／Ａコンバータ１１、第２Ｄ／Ａコンバータ１２及び第３Ｄ／Ａコンバータ１３が０Ｖを出力するように、上限電圧設定信号ＳＵＬ、下限電圧設定信号ＳＬＬ及び傾き設定信号ＳＳＬが設定されている。これにより、傾き制御信号ＶＳＬ、積分信号Ｖｉｎｔ、上限電圧ＶＵＬ、第１加算信号Ｖａ１、下限電圧ＶＬＬ、第２加算信号Ｖａ２および試験電圧信号Ｖｔｅｓｔは０Ｖとなっている。
【００５７】
（２）時刻ｔ１から時刻ｔ２
時刻ｔ１において、第３Ｄ／Ａコンバータ１３が傾き制御電圧ＳＬを出力するように、傾き設定信号ＳＳＬが設定される。これにより、時刻ｔ１において、傾き制御信号ＶＳＬは、０Ｖから傾き制御電圧ＳＬにステップ状に変化する。この傾き制御信号ＶＳＬのステップ状の変化によって、積分信号Ｖｉｎｔは、所定の傾きで０Ｖから負電圧に低下していく。この傾きは、次の様に決定される。
【００５８】
ここでは、積分信号Ｖｉｎｔの電圧をＶとして、変化時間をＴとして、レンジ切り替え抵抗ＲＶからレンジ切り替え容量ＣＶに流れる電流をＩとして、レンジ切り替え容量ＣＶの容量値をＣとして、レンジ切り替え抵抗ＲＶの抵抗値をＲとする。
【００５９】
レンジ切り替え容量ＣＶにおける電荷の関係式から、次の式（１）が得られる。
Ｃ・Ｖ＝Ｉ・Ｔ、つまり、Ｖ／Ｔ＝Ｉ／Ｃ    （１）
【００６０】
また、レンジ切り替え抵抗ＲＶに流れる電流Ｉは次の式（２）で表すことができる。
Ｉ＝ＳＬ／Ｒ    （２）
【００６１】
以上の式（１）と式（２）から、積分信号Ｖｉｎｔの傾きであるＶ／Ｔは、次の式（３）で表すことができる。
Ｖ／Ｔ＝傾き制御電圧ＳＬ／レンジ切り替え抵抗ＲＶの抵抗値Ｒ／レンジ切り替え容量ＣＶの容量値Ｃ    （３）
【００６２】
即ち、積分信号Ｖｉｎｔの傾きは、傾き制御電圧ＳＬを決定する傾き設定信号ＳＳＬと、レンジ切り替え抵抗ＲＶの抵抗値Ｒと、レンジ切り替え容量ＣＶの容量値Ｃと、によって任意の値に設定できる。予め、レンジ切り替え抵抗ＲＶの抵抗値ＲはスイッチＳＷ１、ＳＷ２，ＳＷ３のオン／オフによって設定しておき、レンジ切り替え容量ＣＶの容量値ＣはスイッチＳＷ４のオン／オフによって設定しておく。
【００６３】
これに加え、時刻ｔ１において、第１Ｄ／Ａコンバータ１１からの上限電圧ＶＵＬが電圧ＵＬとなるように、上限電圧設定信号ＳＵＬが設定される。ここでは、電圧ＵＬ＜電圧ＳＬである。
【００６４】
上述した所定の傾きで０Ｖから低下していく積分信号Ｖｉｎｔは、時刻ｔ２において、電圧−ＵＬに達する。
【００６５】
つまり、時刻ｔ１から時刻ｔ２では、積分信号Ｖｉｎｔと上限電圧ＶＵＬ（＝ＵＬ）とを加算した第１加算結果（Ｖｉｎｔ＋ＶＵＬ）は、正極性である。従って、第１加算器１６は、第１加算信号Ｖａ１として０Ｖを出力する。
【００６６】
また、時刻ｔ１から時刻ｔ２では、積分信号Ｖｉｎｔと下限電圧ＶＬＬ（＝０Ｖ）とを加算した第２加算結果（Ｖｉｎｔ＋ＶＬＬ）は、負極性である。従って、第２加算器１７は、第２加算信号Ｖａ２として０Ｖを出力する。
【００６７】
よって、時刻ｔ１から時刻ｔ２では、積分信号Ｖｉｎｔと、第１加算信号Ｖａ１と、第２加算信号Ｖａ２とを加算した第３加算結果（Ｖｉｎｔ＋Ｖａ１＋Ｖａ２）は、積分信号Ｖｉｎｔに等しくなる。従って、第３加算器１８は、積分信号Ｖｉｎｔを反転した試験電圧信号Ｖｔｅｓｔを出力する。即ち、試験電圧信号Ｖｔｅｓｔは、時刻ｔ１から所定の傾きで増加して、時刻ｔ２で電圧ＵＬに達する。
【００６８】
（３）時刻ｔ２から時刻ｔ３
積分信号Ｖｉｎｔは、時刻ｔ１から時刻ｔ２までと同一の傾きで電圧−ＵＬから更に低下していく。そして、積分信号Ｖｉｎｔは、時刻ｔ３において電圧−ＳＬに達する。
【００６９】
つまり、時刻ｔ２から時刻ｔ３では、積分信号Ｖｉｎｔと上限電圧ＶＵＬ（＝ＵＬ）とを加算した第１加算結果（Ｖｉｎｔ＋ＶＵＬ）は、負極性である。従って、第１加算器１６は、第１加算信号Ｖａ１として−（Ｖｉｎｔ＋ＶＵＬ）を出力する。
【００７０】
また、時刻ｔ２から時刻ｔ３では、積分信号Ｖｉｎｔと下限電圧ＶＬＬ（＝０Ｖ）とを加算した第２加算結果（Ｖｉｎｔ＋ＶＬＬ）は、負極性である。従って、第２加算器１７は、第２加算信号Ｖａ２として０Ｖを出力する。
【００７１】
よって、時刻ｔ２から時刻ｔ３では、第３加算結果（Ｖｉｎｔ＋Ｖａ１＋Ｖａ２）は電圧−ＵＬになる。従って、第３加算器１８は、電圧−ＵＬを反転した試験電圧信号Ｖｔｅｓｔを出力する。即ち、試験電圧信号Ｖｔｅｓｔは、時刻ｔ２から時刻ｔ３まで電圧ＵＬである。
【００７２】
（４）時刻ｔ３から時刻ｔ４
傾き制御信号ＶＳＬが一定の傾き制御電圧ＳＬであるため、積分信号Ｖｉｎｔは一定の電圧−ＳＬである。
【００７３】
つまり、時刻ｔ３から時刻ｔ４では、積分信号Ｖｉｎｔと上限電圧ＶＵＬ（＝ＵＬ）とを加算した第１加算結果（Ｖｉｎｔ＋ＶＵＬ）は、負極性である。従って、第１加算器１６は、第１加算信号Ｖａ１として−（Ｖｉｎｔ＋ＶＵＬ）＝ＳＬ−ＵＬを出力する。
【００７４】
時刻ｔ３から時刻ｔ４の間において、第２Ｄ／Ａコンバータ１２からの下限電圧ＶＬＬが電圧ＬＬとなるように、下限電圧設定信号ＳＬＬが設定される。電圧ＬＬ＜電圧ＵＬ＜電圧ＳＬである。
【００７５】
時刻ｔ３から時刻ｔ４では、積分信号Ｖｉｎｔと下限電圧ＶＬＬ（＝０Ｖ又は電圧ＬＬ）とを加算した第２加算結果（Ｖｉｎｔ＋ＶＬＬ）は、負極性である。従って、第２加算器１７は、第２加算信号Ｖａ２として０Ｖを出力する。
【００７６】
よって、時刻ｔ３から時刻ｔ４では、第３加算結果（Ｖｉｎｔ＋Ｖａ１＋Ｖａ２）は電圧−ＵＬになる。従って、第３加算器１８は、電圧−ＵＬを反転した試験電圧信号Ｖｔｅｓｔを出力する。即ち、試験電圧信号Ｖｔｅｓｔは、時刻ｔ３から時刻ｔ４まで電圧ＵＬである。
【００７７】
（５）時刻ｔ４から時刻ｔ５
時刻ｔ４において、第３Ｄ／Ａコンバータ１３が電圧０Ｖを出力するように、傾き設定信号ＳＳＬが設定される。これにより、時刻ｔ４において、傾き制御信号ＶＳＬは、傾き制御電圧ＳＬから０Ｖにステップ状に変化する。
【００７８】
傾き制御信号ＶＳＬのステップ状の変化によって、積分信号Ｖｉｎｔは、所定の傾きで電圧−ＳＬから０Ｖに増加していく。この傾きの絶対値は、時刻ｔ１から時刻ｔ３までの傾きの絶対値と同一である。そして、積分信号Ｖｉｎｔは、時刻ｔ５において電圧−ＵＬに達する。
【００７９】
つまり、時刻ｔ４から時刻ｔ５では、積分信号Ｖｉｎｔと上限電圧ＶＵＬ（＝ＵＬ）とを加算した第１加算結果（Ｖｉｎｔ＋ＶＵＬ）は、負極性である。従って、第１加算器１６は、第１加算信号Ｖａ１として−（Ｖｉｎｔ＋ＶＵＬ）を出力する。
【００８０】
また、時刻ｔ４から時刻ｔ５では、積分信号Ｖｉｎｔと下限電圧ＶＬＬ（＝ＬＬ）とを加算した第２加算結果（Ｖｉｎｔ＋ＶＬＬ）は、負極性である。従って、第２加算器１７は、第２加算信号Ｖａ２として０Ｖを出力する。
【００８１】
よって、時刻ｔ４から時刻ｔ５では、第３加算結果（Ｖｉｎｔ＋Ｖａ１＋Ｖａ２）は電圧−ＵＬになる。従って、第３加算器１８は、電圧−ＵＬを反転した試験電圧信号Ｖｔｅｓｔを出力する。即ち、試験電圧信号Ｖｔｅｓｔは、時刻ｔ２から時刻ｔ３まで電圧ＵＬである。
【００８２】
（６）時刻ｔ５から時刻ｔ６
積分信号Ｖｉｎｔは、時刻ｔ４から時刻ｔ５までと同一の傾きで電圧−ＵＬから更に増加していき、時刻ｔ６において電圧−ＬＬに達する。
【００８３】
つまり、時刻ｔ５から時刻ｔ６では、積分信号Ｖｉｎｔと上限電圧ＶＵＬ（＝ＵＬ）とを加算した第１加算結果（Ｖｉｎｔ＋ＶＵＬ）は、正極性である。従って、第１加算器１６は、第１加算信号Ｖａ１として０Ｖを出力する。
【００８４】
また、時刻ｔ５から時刻ｔ６では、積分信号Ｖｉｎｔと下限電圧ＶＬＬ（＝ＬＬ）とを加算した第２加算結果（Ｖｉｎｔ＋ＶＬＬ）は、負極性である。従って、第２加算器１７は、第２加算信号Ｖａ２として０Ｖを出力する。
【００８５】
よって、時刻ｔ５から時刻ｔ６では、第３加算結果（Ｖｉｎｔ＋Ｖａ１＋Ｖａ２）は積分信号Ｖｉｎｔに等しくなる。従って、第３加算器１８は、積分信号Ｖｉｎｔを反転した試験電圧信号Ｖｔｅｓｔを出力する。即ち、試験電圧信号Ｖｔｅｓｔは、時刻ｔ５から所定の傾きで低下して、時刻ｔ６で電圧ＬＬに達する。
【００８６】
（７）時刻ｔ６から時刻ｔ７
積分信号Ｖｉｎｔは、時刻ｔ４から時刻ｔ６までと同一の傾きで電圧−ＬＬから更に増加して、時刻ｔ７において０Ｖに達する。
【００８７】
つまり、時刻ｔ６から時刻ｔ７では、積分信号Ｖｉｎｔと上限電圧ＶＵＬ（＝ＵＬ）とを加算した第１加算結果（Ｖｉｎｔ＋ＶＵＬ）は、正極性である。従って、第１加算器１６は、第１加算信号Ｖａ１として０Ｖを出力する。
【００８８】
また、時刻ｔ６から時刻ｔ７では、積分信号Ｖｉｎｔと下限電圧ＶＬＬ（＝ＬＬ）とを加算した第２加算結果（Ｖｉｎｔ＋ＶＬＬ）は、正極性である。従って、第２加算器１７は、第２加算信号Ｖａ２として−（Ｖｉｎｔ＋ＶＬＬ）を出力する。
【００８９】
よって、時刻ｔ６から時刻ｔ７では、第３加算結果（Ｖｉｎｔ＋Ｖａ１＋Ｖａ２）は電圧−ＬＬになる。従って、第３加算器１８は、電圧−ＬＬを反転した試験電圧信号Ｖｔｅｓｔを出力する。即ち、試験電圧信号Ｖｔｅｓｔは、時刻ｔ６から時刻ｔ７まで電圧ＬＬである。
【００９０】
（８）時刻ｔ７以降
傾き制御信号ＶＳＬが一定の０Ｖであるため、積分信号Ｖｉｎｔは０Ｖである。つまり、時刻ｔ７以降では、積分信号Ｖｉｎｔと上限電圧ＶＵＬ（＝ＵＬ）とを加算した第１加算結果（Ｖｉｎｔ＋ＶＵＬ）は、正極性である。従って、第１加算器１６は、第１加算信号Ｖａ１として０Ｖを出力する。
【００９１】
また、時刻ｔ７以降では、積分信号Ｖｉｎｔと下限電圧ＶＬＬ（＝ＬＬ）とを加算した第２加算結果（Ｖｉｎｔ＋ＶＬＬ）は、正極性である。従って、第２加算器１７は、第２加算信号Ｖａ２として−（Ｖｉｎｔ＋ＶＬＬ）＝−ＬＬを出力する。
【００９２】
よって、時刻ｔ７以降では、第３加算結果（Ｖｉｎｔ＋Ｖａ１＋Ｖａ２）は電圧−ＬＬになる。従って、第３加算器１８は、電圧−ＬＬを反転した試験電圧信号Ｖｔｅｓｔを出力する。即ち、時刻ｔ７以降、試験電圧信号Ｖｔｅｓｔは電圧ＬＬである。
【００９３】
このように、試験電圧信号Ｖｔｅｓｔは、時刻ｔ１以前では下限電圧ＶＬＬ（＝０Ｖ）であり、時刻ｔ１からｔ２では正の傾きで増加し、時刻ｔ２から時刻ｔ５では上限電圧ＶＵＬ（＝ＵＬ）であり、時刻ｔ５からｔ６では負の傾きで低下し、時刻ｔ６以降では下限電圧ＶＬＬ（＝ＬＬ）である。
【００９４】
以上で説明した様に、本実施例の信号生成回路１００によれば、基準電圧（０Ｖ）と傾き制御電圧ＳＬとの間でステップ状に変化する傾き制御信号ＶＳＬを生成して、この傾き制御信号ＶＳＬを積分することで、傾き制御電圧ＳＬと、傾き制御回路１４のレンジ切り替え抵抗ＲＶの抵抗値Ｒと、レンジ切り替え容量ＣＶの容量値Ｃと、に応じた傾きを有する積分信号Ｖｉｎｔを出力するようにしている。その上で、積分信号Ｖｉｎｔの最大値と最小値を制限し、この制限された信号（第１加算信号Ｖａ１＋第２加算信号Ｖａ２＋積分信号Ｖｉｎｔ）を反転して試験電圧信号Ｖｔｅｓｔを出力するようにしている。従って、傾き制御電圧ＳＬと傾き制御回路１４の抵抗値Ｒと容量値Ｃとを調整することで、試験電圧信号Ｖｔｅｓｔの傾きを容易に調整できる。さらに、試験電圧信号Ｖｔｅｓｔの最大値と最小値も任意の値に設定できる。
【実施例２】
【００９５】
次に、上述した実施例１の信号生成回路１００を用いて電源装置２００を試験する試験装置１１０について説明する。
【００９６】
図４は、本発明の実施例２に係る試験装置１１０と電源装置２００のブロック図である。図４に示すように、試験装置１１０は、上述した信号生成回路１００と、電源制御回路１０１と、電子負荷１０２と、出力電圧判定部１０３と、を備える。
【００９７】
電源制御回路１０１は、信号生成回路１００から出力された試験電圧信号Ｖｔｅｓｔを定数倍して、入力電圧Ｖｉｎとして電源装置２００に供給する。
【００９８】
試験対象である電源装置２００は、入力端子に入力された入力電圧Ｖｉｎを降圧または昇圧して出力端子から一定の出力電圧Ｖｏｕｔを出力するものであり、例えば、ＤＣ−ＤＣコンバータ等である。
【００９９】
電子負荷１０２は、電源装置２００の出力端子から予め定められた大きさの電流Ｉｏｕｔを引き込む。
【０１００】
出力電圧判定部１０３は、電源装置２００から出力された出力電圧Ｖｏｕｔの変動の大きさが基準値以下であるか判定する。
【０１０１】
実施例１で説明したように、信号生成回路１００において、傾き制御電圧ＳＬと、レンジ切り替え抵抗ＲＶの抵抗値Ｒと、レンジ切り替え容量ＣＶの容量値Ｃと、を調整することで、試験電圧信号Ｖｔｅｓｔの傾きを容易に調整できる。さらに、試験電圧信号Ｖｔｅｓｔの最大値と最小値も任意の値に設定できる。よって、一例として、入力電圧Ｖｉｎを、０Ｖから１０Ｖの範囲の任意の２電圧間で、２０μｓ以上の任意の時間で変化させることができる。
【０１０２】
これにより、電源制御回路１０１から出力される入力電圧Ｖｉｎを、例えば、０Ｖから８０Ｖの範囲の任意の２電圧間で、２０μｓ以上の任意の時間で変化させることができる。
【０１０３】
図５は、本発明の実施例２に係る試験装置１１０における入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの波形図である。図５に示すように、例えば、入力電圧Ｖｉｎが１０Ｖから２０Ｖに１００μｓで変化した場合、電源装置２００から出力される出力電圧Ｖｏｕｔは、この１００μｓの期間内において変動する。この出力電圧Ｖｏｕｔの変動が基準値以下であれば、電源装置２００を良と判定できる。また、この出力電圧Ｖｏｕｔの変動が基準値より大きければ、電源装置２００を不良と判定できる。
【０１０４】
以上で説明した様に、本実施例によれば、電源装置２００への入力電圧Ｖｉｎが変化した場合における電源装置２００からの出力電圧Ｖｏｕｔの瞬間的な変動を試験することができる。
【０１０５】
また、信号生成回路１００から出力される試験電圧信号Ｖｔｅｓｔの傾き、最大値および最小値を変更することで、様々な条件の入力電圧Ｖｉｎを用いて電源装置２００の試験を容易に行うことができるので、電源装置２００の良／不良を適切に判別できる。
【実施例３】
【０１０６】
次に、上述した実施例１の信号生成回路１００を用いて電源装置２００を試験する他の試験装置１２０について説明する。
【０１０７】
図６は、本発明の実施例３に係る試験装置１２０のブロック図である。図６に示すように、試験装置１２０は、上述した信号生成回路１００と、電源制御回路１０１と、電子負荷１０２と、出力電圧判定部１０３と、を備える。電子負荷１０２は、電子負荷制御回路１０２ａを有する。
【０１０８】
電源制御回路１０１は、一定の入力電圧Ｖｉｎを電源装置２００に供給する。
【０１０９】
電子負荷制御回路１０２ａは、信号生成回路１００から出力された試験電圧信号Ｖｔｅｓｔに応じて、電子負荷１０２が引き込む電流Ｉｏｕｔを制御する。電子負荷１０２は、電子負荷制御回路１０２ａの制御に基づいて、電源装置２００の出力端子から、試験電圧信号Ｖｔｅｓｔに応じた電流Ｉｏｕｔを引き込む。一例として、電子負荷１０２は、電流Ｉｏｕｔを、０Ａから１０Ａの範囲の任意の２電流間で、２００μｓ以上の任意の時間で変化させることができる。
【０１１０】
出力電圧判定部１０３は、実施例２と同様に、電源装置２００から出力された出力電圧Ｖｏｕｔの変動の大きさが基準値以下であるか判定する。
【０１１１】
本実施例によれば、電源装置２００から流れ出る電流Ｉｏｕｔが所定の傾きで変化した場合における電源装置２００からの出力電圧Ｖｏｕｔの瞬間的な変動を試験することができる。
【０１１２】
また、実施例２と同様に、信号生成回路１００から出力される試験電圧信号Ｖｔｅｓｔの傾き、最大値および最小値を変更することで、様々な条件の電流Ｉｏｕｔを用いて電源装置２００の試験を容易に行うことができるので、電源装置２００の良／不良を適切に判別できる。
【０１１３】
以上、本発明の実施例を詳述してきたが、具体的な構成は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することができる。
【０１１４】
例えば、上述した実施例１では、第１極性は正極性であり、第２極性は負極性であるとして説明したが、第１極性は負極性であり、第２極性は正極性であってもよい。この場合、各信号の極性が実施例１とは反転するように、傾き制御回路１４、第１加算器１６、第２加算器１７および第３加算器１８の回路構成を変更すればよい。
【符号の説明】
【０１１５】
１１  第１Ｄ／Ａコンバータ（上限電圧生成部）
１２  第２Ｄ／Ａコンバータ（下限電圧生成部）
１３  第３Ｄ／Ａコンバータ（傾き制御信号生成部）
１４  傾き制御回路（積分器）
１５  信号制限部
１６  第１加算器
１７  第２加算器
１８  第３加算器
ＲＶ  レンジ切り替え抵抗（可変抵抗）
ＣＶ  レンジ切り替え容量（可変容量）
ＯＰ１  第１演算増幅器
ＯＰ２  第２演算増幅器
ＯＰ３  第３演算増幅器
ＯＰ４  第４演算増幅器
Ｒ１  第１抵抗
Ｒ２  第２抵抗
Ｒ３  第３抵抗
Ｒ４  第４抵抗
Ｒ５  第５抵抗
Ｒ６  第６抵抗
Ｒ７  第７抵抗
Ｒ８  第８抵抗
Ｒ９  第９抵抗
Ｒ１０  第１０抵抗
Ｄ１  第１ダイオード
Ｄ２  第２ダイオード
Ｄ３  第３ダイオード
Ｄ４  第４ダイオード
１００  信号生成回路
１０１  電源制御回路
１０２  電子負荷
１０２ａ  電子負荷制御回路
１０３  出力電圧判定部
１１０，１２０  試験装置
２００  電源装置
【図１】
0005722146.tif 000002
【図２】
0005722146.tif 000003
【図３】
0005722146.tif 000004
【図４】
0005722146.tif 000005
【図５】
0005722146.tif 000006
【図６】
0005722146.tif 000007