(57)【特許請求の範囲】
【請求項１】
基板上に少なくとも、ゲート絶縁膜、及び酸化物半導体層を有する薄膜トランジスタであって、
前記酸化物半導体層は、
前記薄膜トランジスタの活性層として、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素（Ｚ群元素）から構成される第１の酸化物半導体層と；
Ｇａと、
Ｉｎ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素と、
Ａｌ、Ｓｉ、Ｔｉ、Ｈｆ、Ｔａ、Ｇｅ、ＷおよびＮｉよりなる群から選択される少なくとも一種の元素（Ｙ群元素）を含む第２の酸化物半導体層と、
を有する積層体であって、且つ、
前記Ｙ群元素としてＡｌを含むときは、前記第２の酸化物半導体層を構成する全金属の合計含有量に対するＹ群元素の合計含有量が０．５〜３．０原子％であり、
前記Ｙ群元素としてＡｌを含まないときは、前記第２の酸化物半導体層を構成する全金属の合計含有量に対するＹ群元素の合計含有量が０．５〜８．０原子％であると共に、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層と前記ゲート絶縁膜との間に形成されていることを特徴とする薄膜トランジスタ。
【請求項２】
前記第２の酸化物半導体層の厚さが０．５〜１０ｎｍである請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第２の酸化物半導体層に含まれる元素の種類及び各元素間の比率は、前記第１の酸化物半導体層に含まれるＺ群元素の種類及び各元素間の比率と同じである請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記第１の酸化物半導体層の厚さが１０〜２００ｎｍである請求項１〜３のいずれかに記載の薄膜トランジスタ。
【請求項５】
前記第２の酸化物半導体層に含まれるＹ群元素がＳｉ、Ｈｆ、及びＮｉよりなる群から選択される少なくとも一種である請求項１〜４のいずれかに記載の薄膜トランジスタ。
【請求項６】
前記酸化物半導体層の密度は５．８ｇ／ｃｍ3以上である請求項１〜５のいずれかに記載の薄膜トランジスタ。
【請求項７】
請求項１〜６のいずれかに記載の第２の酸化物半導体層を形成するためのスパッタリングターゲットであって、
Ｇａと、
Ｉｎ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素と、
Ａｌ、Ｓｉ、Ｔｉ、Ｈｆ、Ｔａ、Ｇｅ、ＷおよびＮｉよりなる群から選択される少なくとも一種の元素（Ｙ群元素）とを含むと共に、
前記Ｙ群元素としてＡｌを含むときは、前記第２の酸化物半導体層を構成する全金属の合計含有量に対するＹ群元素の合計含有量が０．５〜３．０原子％であり、
前記Ｙ群元素としてＡｌを含まないときは、前記第２の酸化物半導体層を構成する全金属の合計含有量に対するＹ群元素の合計含有量が０．５〜８．０原子％であることを特徴とするスパッタリングターゲット。
【請求項８】
Ｙ群元素がＳｉ、Ｈｆ、及びＮｉよりなる群から選択される少なくとも一種である請求項７に記載のスパッタリングターゲット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタ（ＴＦＴ）の配線構造およびスパッタリングターゲットに関するものである。
【背景技術】
【０００２】
アモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリア移動度（電界効果移動度とも呼ばれる。以下、単に「移動度」と呼ぶ場合がある。）を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。
【０００３】
酸化物半導体のなかでも特に、インジウム、ガリウム、亜鉛、および酸素からなるアモルファス酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下「ＩＧＺＯ」と呼ぶ場合がある。）は、非常に高いキャリア移動度を有するため、好ましく用いられている。例えば非特許文献１および２には、Ｉｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９（原子％比）の酸化物半導体薄膜を薄膜トランジスタ（ＴＦＴ）の半導体層（活性層）に用いたものが開示されている。また、特許文献１には、Ｉｎ、Ｚｎ、Ｓｎ、Ｇａなどの元素と、Ｍｏと、を含み、アモルファス酸化物中の全金属原子数に対するＭｏの原子組成比率が０．１〜５原子％のアモルファス酸化物が開示されており、実施例には、ＩＧＺＯにＭｏを添加した活性層を用いたＴＦＴが開示されている。
【０００４】
酸化物半導体を薄膜トランジスタの半導体層として用いる場合、キャリア濃度（移動度）が高いだけでなく、ＴＦＴのスイッチング特性（トランジスタ特性、ＴＦＴ特性）に優れていることが要求される。具体的には、（１）オン電流（ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流）が高く、（２）オフ電流（ゲート電極に負電圧を、ドレイン電圧に正電圧を夫々かけたときのドレイン電流）が低く、（３）Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ  Ｓｗｉｎｇ、サブスレッショルド  スィング、ドレイン電流を１桁あげるのに必要なゲート電圧）が低く、（４）しきい値（ドレイン電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧であり、しきい値電圧とも呼ばれる）が時間的に変化せず安定であり（基板面内で均一であることを意味する）、且つ、（５）移動度が高いこと、などが要求される。
【０００５】
更に、ＩＧＺＯなどの酸化物半導体層を用いたＴＦＴは、電圧印加や光照射などのストレスに対する耐性（ストレス耐性）に優れていることが要求される。例えば、ゲート電極に電圧を印加し続けたときや、光吸収が始まる青色帯を照射し続けたときに、薄膜トランジスタのゲート絶縁膜と半導体層界面にチャージがトラップされ、しきい値電圧がシフトするといったスイッチング特性が変化することが指摘されている。また液晶パネル駆動の際や、ゲート電極に負バイアスをかけて画素を点灯させる際などに液晶セルから漏れた光がＴＦＴに照射されるが、この光がＴＦＴにストレスを与えて特性劣化の原因となる。実際に薄膜トランジスタを使用する際、電圧印加によるストレスによりスイッチング特性が変化すると、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置自体の信頼性低下を招く。例えば有機ＥＬディスプレイの場合、スイッチング特性が変化すると、有機ＥＬ素子を発光させるのに数μＡ以上の電流を流す必要がある。したがってストレス耐性の向上（ストレス印加前後の変化量が少ないこと）が切望されている。
【０００６】
上記の電圧印加や光照射などのストレスによるＴＦＴ特性の劣化は、ストレス印加中に半導体そのものや半導体とゲート絶縁膜との界面に欠陥が形成されることに起因する。ゲート絶縁膜として、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ＨｆＯ2といった絶縁体が一般的によく使用されるが、半導体層と絶縁膜との界面は異種材料の接触するところであり、特に欠陥が形成されやすいものと考えられている。ストレス耐性を向上させるためには、特にこの半導体層と絶縁膜との界面の取り扱いが非常に重要と考えられる。
【０００７】
上記課題を解決するために、例えば特許文献２にはゲート絶縁膜にＩｎ−Ｍ−Ｚｎ（Ｍ＝Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃｕ，Ｇｅ，Ｓｉのうち少なくとも１種を含む）からなるアモルファス酸化物を用いることで、結晶粒界による欠陥を抑制し安定性を向上させる方法が開示されている。しかし、この文献による方法を用いるとゲート絶縁膜に酸素欠陥を形成しやすいＩｎを含むため、ゲート絶縁膜と半導体層との界面の欠陥が増加し、安定性が低下する可能性がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１６４３９３号公報
【特許文献２】特開２００７−７３７０１号公報
【非特許文献】
【０００９】
【非特許文献１】固体物理、ＶＯＬ４４、Ｐ６２１（２００９）
【非特許文献２】Ｎａｔｕｒｅ、ＶＯＬ４３２、Ｐ４８８（２００４）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、酸化物半導体層を備えた配線構造のスイッチング特性およびストレス耐性が良好であり、特にストレス印加前後のしきい値電圧変化量が小さく安定性に優れた配線構造を提供することにある。
【００１１】
本発明の他の目的は、上記配線構造を構成する第２の酸化物半導体層をスパッタ法により成膜するために有用なスパッタリングターゲットを提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決することのできた本発明に係る配線構造は、基板上に少なくとも、ゲート絶縁膜、及び酸化物半導体層を有する配線構造であって、前記酸化物半導体層は、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素（Ｚ群元素）から構成される第１の酸化物半導体層、並びに、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素（Ｘ群元素）と、Ａｌ、Ｓｉ、Ｔｉ、Ｈｆ、Ｔａ、Ｇｅ、ＷおよびＮｉよりなる群から選択される少なくとも一種の元素（Ｙ群元素）を含む第２の酸化物半導体層を有する積層体であると共に、前記第２の酸化物半導体層は、前記第１の酸化物半導体層と前記ゲート絶縁膜との間に形成されていることに要旨を有する。
【００１３】
本発明を実施するにあたっては、前記第２の酸化物半導体層を構成する全金属の合計含有量に対するＹ群元素の合計含有量が０．５〜８．０原子％であることが好ましい。また前記第２の酸化物半導体層の厚さが０．５〜１０ｎｍであることも好ましい実施態様である。
【００１４】
また本発明では前記第２の酸化物半導体層に含まれるＸ群元素の種類及び各元素間の比率は、前記第１の酸化物半導体層に含まれるＺ群元素の種類及び各元素間の比率と同じであることも本発明の好ましい実施態様である。
【００１５】
更に本発明の実施態様においては、前記第１の酸化物半導体層の厚さが１０〜２００ｎｍであることも好ましい。
【００１６】
また更に前記第２の酸化物半導体層に含まれるＹ群元素がＳｉ、Ｈｆ、及びＮｉよりなる群から選択される少なくとも一種であることも好ましい。
【００１７】
前記酸化物半導体層の密度は５．８ｇ／ｃｍ3以上であることが好ましい。
【００１８】
上記本発明の第２の酸化物半導体層の形成には、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素（Ｘ群元素）と、Ａｌ、Ｓｉ、Ｔｉ、Ｈｆ、Ｔａ、Ｇｅ、ＷおよびＮｉよりなる群から選択される少なくとも一種の元素（Ｙ群元素）とを含むスパッタリングターゲットを好適に用いることができる。この際、Ｙ群元素がＳｉ、Ｈｆ、及びＮｉよりなる群から選択される少なくとも一種であることも好ましい実施態様である。
【発明の効果】
【００１９】
本発明の配線構造は、スイッチング特性及びストレス耐性に優れ、特にストレス印加前後のしきい値電圧変化が小さいため、ＴＦＴ特性およびストレス耐性に優れた配線構造を提供することができた。
【００２０】
また本発明のスパッタリングターゲットによって、上記配線構造を構成する第２の酸化物半導体層を容易に提供することができた。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明に用いられる酸化物半導体層として第１の酸化物半導体層と第２の酸化物半導体層の積層体を備えた薄膜トランジスタを説明するための概略断面図である。
【図２】図２は、アモルファス相を示すＩＧＺＯの構成を示す図である。
【図３】図３は、本発明に用いられる酸化物半導体層として第１の酸化物半導体層と第２の酸化物半導体層の積層体を備えた薄膜トランジスタを説明するための、他の概略断面図である。
【図４（ａ）】図４（ａ）は、酸化物半導体層としてＩＧＺＯを用いた比較例１における、ストレス印加前後のＴＦＴ特性を示す図である。
【図４（ｂ）】図４（ｂ）は、酸化物半導体層として第１の酸化物半導体層（ＩＧＺＯ）と第２の酸化物半導体層（ＩＧＺＯ＋Ｓｉ）の積層構造を用いた実施例１における、ストレス印加前後のＴＦＴ特性を示す図である。
【図５】図５は、実施例１と比較例１について、ストレス印加時間としきい値電圧の変化量（ΔＶth）の関係を示す図である。
【図６】図６は、酸化物半導体層を構成する第２の酸化物半導体層の膜厚と移動度（ｃｍ2／Ｖｓ）の関係を示す図である。
【発明を実施するための形態】
【００２２】
本発明者らは、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素（以下、Ｚ群元素ということがある）を含む酸化物をＴＦＴの活性層（第１の酸化物半導体層）に用いたときのＴＦＴ特性およびストレス耐性を向上させるため、種々検討を重ねてきた。その結果、第１の酸化物半導体層とゲート絶縁膜との間に、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素（以下、Ｘ群元素ということがある）と、Ａｌ、Ｓｉ、Ｔｉ、Ｈｆ、Ｔａ、Ｇｅ、ＷおよびＮｉよりなる群から選択される少なくとも一種の元素（以下、Ｙ群元素ということがある）を含む酸化物半導体層（第２の酸化物半導体層）を介在させれば所期の目的が達成されることを見出し、本発明を完成した。
【００２３】
詳細には、Ｘ群元素とＹ群元素を含む第２の酸化物半導体層をゲート絶縁膜と第１の酸化物半導体層の間に備えたＴＦＴは、特許文献１に記載のＭｏや、Ｙ群元素以外の元素を用いた場合に比べ、ＴＦＴ特性およびストレス耐性に優れていることが分かった。
【００２４】
本発明に用いられる第１の酸化物半導体層は、表示装置に用いられる酸化物半導体層であれば特に限定されず、公知のものを用いることができる。そして本発明では、第１の酸化物半導体層とゲート絶縁膜の間に第２の酸化物半導体層を介在させると共に、第２の酸化物半導体層の組成を特定したところに特徴がある。
【００２５】
まず、本発明における第１の酸化物半導体層を構成する母材成分である金属（Ｚ群元素：Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ）について説明する。
【００２６】
酸化物半導体のなかでもＩｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも一種から構成されるアモルファス酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できる。上記Ｚ群元素は、単独で含有しても良いし、二種以上を併用しても良い。
【００２７】
上記金属（Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ）について、各金属間の比率は、これら金属を含む酸化物がアモルファス相を有し、且つ、半導体特性を示す範囲であれば特に限定されない。
【００２８】
具体的にはＺｎについて、全金属（Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ）に占めるＺｎの比率は８０原子％以下であることが好ましい。Ｚｎの比率が８０原子％を超えると酸化物半導体膜が結晶化し、粒界捕獲準位が発生するためキャリア移動度が低下したり、ウェットエッチングによる加工が困難になるなど、トランジスタ作製に弊害が生じる。より好ましくはＺｎの比率が７０原子％以下であることが良い。また、上記金属に占めるＺｎの比率の下限は、アモルファス構造にすることなどを考慮すると、２０原子％以上とすることが好ましく、３０原子％以上とすることがより好ましい。
【００２９】
Ｚｎ以外の上記金属（Ｉｎ、Ｇａ、Ｓｎ）は、Ｚｎが上記範囲内に制御され、且つ、各金属元素の比率（原子％比）が後記範囲を満足するように適宜制御すれば良い。具体的には、全金属に占めるＩｎの好ましい比率は、おおむね１０原子％以上７０原子％以下であり、更に好ましくは２５原子％以上である。また、全金属に占めるＧａの好ましい比率は、おおむね２５原子％以上７０原子％以下、Ｓｎの好ましい比率は５０原子％以下である。
【００３０】
上記金属（Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ）を含む酸化物半導体として、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｚｎ−Ｓｎ−Ｏなどが挙げられる。例えばＩｎ−Ｇａ−Ｚｎ−Ｏについて、アモルファス相を形成し得る各金属の比率（詳細には、ＩｎＯ、ＧａＯ、ＺｎＯの各モル比）は、前述した非特許文献１に記載されている。Ｉｎ−Ｇａ−Ｚｎ−Ｏについては図２に記載のアモルファス相の範囲を大幅に外れ、ＺｎＯやＩｎ2Ｏ3の比率が極端に高くなって結晶相が形成されると、ウェットエッチングによる加工が困難になったり、トランジスタ特性を示さなくなるなどの問題が生じる。
【００３１】
Ｉｎ−Ｇａ−Ｚｎ−Ｏの代表的な組成として、Ｉｎ：Ｇａ：Ｚｎの比（原子％比）が例えば２：２：１〜１：１：１のものが挙げられる。このほかＺｎ−Ｓｎ−Ｏ（Ｚｎ：Ｓｎ＝２：１〜１：１）や、Ｉｎ−Ｚｎ−Ｓｎ−Ｏ（Ｉｎ：Ｚｎ：Ｓｎ＝１：２：１）などが挙げられる。
【００３２】
上述したとおり、本発明では、ゲート絶縁膜と第１の酸化物半導体層の間に、ＴＦＴ特性およびストレス向上に有用なＹ群元素と、Ｘ群元素とを含む第２の酸化物半導体層を用いたところに最大の特徴がある。第２の酸化物半導体層を構成するＸ群元素についても、上記第１の酸化物半導体層と同様、高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できることが望ましいことから、第２の酸化物半導体層を構成する主要な元素であるＸ群元素は、Ｉｎ、Ｇａ、Ｚｎ、及びＳｎよりなる群から選択される少なくとも一種の元素とする。更に本発明の第２の酸化物半導体層を構成する母材成分である各金属元素間（Ｘ群元素：Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ）の比率についても上記第１の酸化物半導体層（Ｚ群元素）と同じく、これら金属を含む酸化物がアモルファス相を有し、且つ、半導体特性を示す範囲であれば特に限定されず、上記Ｚ群元素と同様の範囲内で適宜設定することができる。
【００３３】
もっとも、本発明の酸化物半導体層は第１の酸化物半導体層と第２の酸化物半導体層との積層体であり、第１の酸化物半導体層と第２の酸化物半導体層が一体として半導体機能を有することから、第１の酸化物半導体層と第２の酸化物半導体層とでキャリア移動度や光学バンドギャップ等が同等であることが信頼性確保の観点からは望ましい。したがって第２の酸化物半導体層に含まれるＸ群元素の種類及び各元素間の比率は、第１の酸化物半導体層に含まれるＺ群元素の種類及び各元素間の比率と同じであることが望ましい。
【００３４】
本発明における第２の酸化物半導体層は、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素（Ｘ群元素）と、Ａｌ、Ｓｉ、Ｔｉ、Ｈｆ、Ｔａ、Ｇｅ、ＷおよびＮｉよりなる群から選択される少なくとも一種の元素（Ｙ群元素）を含むものである。Ｘ群元素は、単独で添加しても良いし、二種以上を併用しても良い。また、Ｚ群元素は、単独で添加しても良いし、二種以上を併用しても良い。
【００３５】
本発明では第１の酸化物半導体層とゲート絶縁膜の間に第２の酸化物半導体層を介在させることにより、移動度やストレス耐性などが向上する。第２の酸化物半導体層を第１の酸化物半導体層とゲート絶縁膜との界面に介在させることで、界面における欠陥を低減し、構造を安定化する効果があると推察される。
【００３６】
すなわち、第１の酸化物半導体層を構成するＺ群元素（Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ）は酸素との結合が弱いため、第１の酸化物半導体層を直接ゲート絶縁膜と接触させる構造とした場合、ゲート絶縁膜と第１の酸化物半導体層界面に酸素欠陥による捕獲準位を形成しやすい。このような捕獲準位は薄膜トランジスタの移動度を低下させたり、安定性を低下させる原因となっている。
【００３７】
そこで本発明では、第１の酸化物半導体層とゲート絶縁膜との界面に安定な酸化物を形成する元素（Ｙ群元素）を含む第２の酸化物半導体層を介在させることで、ゲート絶縁膜と第１の酸化物半導体層界面の欠陥密度を低減させている。もっとも、上記安定な酸化物を形成可能な元素であっても、半導体層のバルク移動度やキャリア密度を低下させたり、或いは薄膜トランジスタ特性を大きく劣化させるような元素は用いることはできない。例えばＭｎやＣｕなどは１原子％でも第２の酸化物半導体層中に添加するとスイッチング特性を示さないことが本発明者らの実験により分かっており、上記Ｙ群元素に適さない。後記する実施例では、第２の酸化物半導体層を構成する全金属の合計量に対し、Ｍｎを２．２原子％、Ｃｕを２．５原子％、それぞれ添加したときの結果を、参考のため示している。
【００３８】
本発明ではＹ群元素として、Ａｌ、Ｓｉ、Ｔｉ、Ｈｆ、Ｔａ、Ｇｅ、ＷおよびＮｉよりなる群から選択される少なくとも一種の元素を使用することができる。これら元素は、酸化物生成自由エネルギーがＩｎ、Ｇａ、Ｓｎ、Ｚｎよりも低く、しかも酸素と強く結合し、安定な酸化物を形成する元素であると共に、本発明で好ましく規定する範囲（０．５〜８．０原子％）添加しても移動度をほとんど低下させずに安定性の向上を図る上で有効な元素である。これら元素は単独で添加しても良いし、二種以上を併用しても良い。好ましくはＡｌ、Ｓｉ、Ｈｆ、Ｔａ及びＮｉよりなる群から選択される少なくとも一種であり、より好ましくはＳｉ、Ｈｆ、及びＮｉよりなる群から選択される少なくとも一種である。
【００３９】
第２の酸化物半導体層を構成する全金属（Ｘ群元素およびＹ群元素）の合計含有量に対するＹ群元素の好ましい合計含有量（［Ｙ群元素／（Ｘ群元素＋Ｙ群元素）］）は、キャリア密度や半導体の安定性などを考慮して決定すれば良い。Ｙ群元素の合計含有量の比率（単独で含むときは単独の比率であり、二種以上を含むときは合計の比率である）の下限は、Ｙ群元素の合計含有量が少なすぎると、酸素欠損の発生抑制効果が十分に得られないことから、好ましくは０．５原子％以上とすることが望ましい。一方、Ｙ群元素の合計含有量が多すぎると、半導体中のキャリア密度が低下するため、オン電流が減少してしまうことから、好ましくは８．０原子％以下がよく、より好ましくは７．５原子％以下、更に好ましくは５．０原子％以下、更により好ましくは３．０原子％以下であることが望ましい。
【００４０】
上記第２の酸化物半導体層の好ましい組成としては、例えば以下のものが挙げられる。
（ア）Ｉｎ−Ｇａ−Ｚｎ−Ｘ群元素−Ｏ（Ｘ群元素として好ましいのは、Ｓｉ、Ｈｆ、Ｎｉである）。ここで、Ｘ群元素を除く金属元素（Ｉｎ、Ｇａ、Ｚｎ）におけるＩｎ、Ｇａ、Ｚｎの好ましい比（原子％比）は、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１〜１：１：１である。
（イ）Ｚｎ−Ｓｎ−Ｘ群元素−Ｏ（Ｘ群元素として好ましいのは、Ｓｉ、Ｈｆ、Ｎｉである）。ここで、Ｘ群元素を除く金属元素（Ｚｎ、Ｓｎ）におけるＺｎ、Ｓｎの好ましい比（原子％比）は、例えばＺｎ：Ｓｎ＝２：１〜１：１である。
（ウ）Ｉｎ−Ｚｎ−Ｓｎ−Ｘ群元素−Ｏ（Ｘ群元素として好ましいのは、Ｓｉ、Ｈｆ、Ｎｉである）。ここで、Ｘ群元素を除く金属元素（Ｉｎ、Ｚｎ、Ｓｎ）におけるＩｎ、Ｚｎ、Ｓｎの好ましい比（原子％比）は、Ｉｎ：Ｚｎ：Ｓｎ＝１：２：１である。
【００４１】
本発明の酸化物半導体層を構成する第１の酸化物半導体層の厚さは、特に限定されないが、第１の酸化物半導体層の厚さが薄すぎると基板面内の特性（移動度、Ｓ値、ＶthなどのＴＦＴ特性）にばらつきが生じるおそれがあるため、好ましくは１０ｎｍ以上、より好ましくは３０ｎｍ以上とすることが望ましい。一方、第１の酸化物半導体層の厚さが厚すぎると成膜に時間を要して生産コストが増加することがあるため、好ましくは２００ｎｍ以下、より好ましく８０ｎｍ以下とすることが望ましい。
【００４２】
また第２の酸化物半導体層の厚さも特に限定されないが、第２の酸化物半導体層の厚さが薄すぎると上記第２の酸化物半導体層を形成した効果が十分に発揮されないことがあるため、好ましくは０．５ｎｍ以上、より好ましくは１ｎｍ以上とすることが望ましい。一方、第２の酸化物半導体層の厚さが厚すぎると移動度が低下する恐れがあるため、好ましくは１０ｎｍ以下、より好ましくは５ｎｍ以下とすることが望ましい。
【００４３】
以上、本発明に用いられる酸化物半導体層について説明した。
【００４４】
上記第１の酸化物半導体層と第２の酸化物半導体層は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある。）を用いて成膜することが好ましい。スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成することができる。また、塗布法などの化学的成膜法によって酸化物を形成しても良い。
【００４５】
スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物と同一組成のスパッタリングターゲットを用いることが好ましく、これにより、組成ズレが少なく、所望の成分組成の薄膜を形成することができる。具体的には第１の酸化物半導体層を成膜するターゲットとして、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素を含む酸化物ターゲットを使用する。
【００４６】
また、第２の酸化物半導体層を成膜するターゲットとして、Ｉｎ、Ｇａ、ＺｎおよびＳｎよりなる群から選択される少なくとも一種の元素（Ｘ群元素）と、Ａｌ、Ｓｉ、Ｔｉ、Ｈｆ、Ｔａ、Ｇｅ、ＷおよびＮｉよりなるＹ群から選択される少なくとも一種の元素（Ｙ群元素）とを含む酸化物ターゲットを用いることができる。特にＹ群の元素がＳｉ、Ｈｆ、及びＮｉよりなる群から選択される少なくとも一種であることが好ましい。
【００４７】
第１の酸化物半導体層と第２の酸化物半導体層はスパッタリング成膜する場合、真空状態を保ったまま連続的に成膜することが望ましい。第１の酸化物半導体層と第２の酸化物半導体層を成膜する際に大気中に暴露すると、空気中の水分や有機成分が薄膜表面に付着し、コンタミ（品質不良）の原因となるからである。
【００４８】
また、第２の酸化物半導体層は第１の酸化物半導体層の形成に用いたスパッタリングターゲットを用いることができる。すなわち、第１の酸化物半導体層の形成に用いたスパッタリングターゲットとＹ群元素のスパッタリングターゲットを同時スパッタ（例えば、チップオンによるコスパッタリング）して、第２の酸化物半導体層を形成しても良い。このように第１の酸化物半導体層に用いたスパッタリングターゲットを利用することによって、第２の酸化物半導体層に含まれるＸ群元素の種類及び各元素間の比率を、第１の酸化物半導体層に含まれるＺ群元素の種類、及び各元素間の比率と同じにすることができる。
【００４９】
上記ターゲットは、例えば粉末焼結法によって製造することができる。
【００５０】
上記ターゲットを用いてスパッタリングするに当たっては、基板温度を室温とし、酸素添加量を適切に制御して行なうことが好ましい。酸素添加量は、スパッタリング装置の構成やターゲット組成などに応じて適切に制御すれば良いが、おおむね、半導体のキャリア濃度が１０15〜１０16ｃｍ-3となるように酸素量を添加することが好ましい。
【００５１】
また、上記酸化物をＴＦＴの半導体層としたときの、酸化物半導体層の好ましい密度は５．８ｇ／ｃｍ3以上である(後述する。)が、このような酸化物を成膜するためには、スパッタリング成膜時のガス圧、スパッタリングターゲットへの投入パワー、Ｔ−Ｓ間距離（スパッタリングターゲットと基板との距離）、基板温度などを適切に制御することが好ましい。例えば成膜時のガス圧を低くするとスパッタ原子同士の散乱がなくなって緻密（高密度）な膜を成膜できると考えられるため、成膜時の全ガス圧は、スパッタの放電が安定する程度で低い程良く、おおむね０．５〜５ｍＴｏｒｒの範囲内に制御することが好ましく、１〜３ｍＴｏｒｒの範囲内であることがより好ましい。また、投入パワーは高い程良く、おおむねＤＣまたはＲＦで２．０Ｗ／ｃｍ2以上に設定することが推奨される。成膜時の基板温度も高い程良く、おおむね室温〜２００℃の範囲内に制御することが推奨される。
【００５２】
本発明の配線構造は、上記酸化物半導体層（第1の酸化物半導体層と第２の酸化物半導体層の積層構造）を備えていればよく、ゲート絶縁膜を含めて他の構成については特に限定されない。例えば本発明の配線構造はＴＦＴに好適に用いることができる。ＴＦＴは、基板上に、ゲート電極、ゲート絶縁膜、上記酸化物半導体層、ソース電極、ドレイン電極を少なくとも有していれば良く、その構成は通常用いられるものであれば特に限定されない。
【００５３】
ここで、上記酸化物半導体層（積層構造）の密度は５．８ｇ／ｃｍ3以上であることが好ましい。酸化物半導体層の密度が高くなると膜中の欠陥が減少して膜質が向上し、また原子間距離が小さくなるため、ＴＦＴ素子の電界効果移動度が大きく増加し、電気伝導性も高くなり、光照射に対するストレスへの安定性が向上する。上記酸化物半導体層の密度は高い程良く、より好ましくは５．９ｇ／ｃｍ3以上であり、更に好ましくは６．０ｇ／ｃｍ3以上である。なお、酸化物半導体層の密度は、後記する実施例に記載の方法によって測定したものである。
【００５４】
なお、上記密度は、酸化物半導体層全体の密度（すなわち、第1の酸化物半導体層と第２の酸化物半導体層の積層構造の密度）を意味しているが、当該酸化物半導体層の成膜に当たっては、第１および第２の酸化物半導体層の密度は同程度にする必要は必ずしもなく、例えば、第１の酸化物半導体層の密度よりも、ゲート絶縁膜に接する第２の酸化物半導体層の密度を高めても良い。これにより、ゲート絶縁膜と酸化物半導体層の界面における欠陥準位密度が低減されるため、特に、光ストレスに対する安定性が一層向上する。勿論、第１および第２の酸化物半導体層の密度を同程度に高くしても良く、多くの電子を輸送する第１の酸化物半導体層の密度を高くすることにより、特に、電界効果移動度が一層向上する。
【００５５】
以下、図３を参照しながら、上記ＴＦＴの製造方法の実施形態を説明する。図３および以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図３には、ボトムゲート型構造のＴＦＴを示しているがこれに限定されず、酸化物半導体層の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型のＴＦＴであっても良い。トップゲート型ＴＦＴにおいても、第１の酸化物半導体層とゲート絶縁膜との間に第２の酸化物半導体層を介在させれば良い。
【００５６】
図３に示すように、基板１上にゲート電極２およびゲート絶縁膜３が形成され、その上に第２の酸化物半導体層４’、第１の酸化物半導体層４が形成されている。第１の酸化物半導体層４上にはソース・ドレイン電極５が形成され、その上に保護膜（絶縁膜）６が形成され、コンタクトホール７を介して透明導電膜８がドレイン電極５に電気的に接続されている。
【００５７】
基板１上にゲート電極２およびゲート絶縁膜３を形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極２およびゲート絶縁膜３の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極２として、電気抵抗率の低いＡｌやＣｕの金属、これらの合金を好ましく用いることができる。また、ゲート絶縁膜３としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などが代表的に例示される。そのほか、Ａｌ2Ｏ3やＹ2Ｏ3などの酸化物や、これらを積層したものを用いることもできる。
【００５８】
次いで酸化物半導体層（第２の酸化物半導体層４’と第１の酸化物半導体層４）を形成する。第２の酸化物半導体層４’は、第２の酸化物半導体層を構成するＸ群元素とＹ群元素と同組成のスパッタリングターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することができ、あるいは、Ｘ群元素のターゲット上にＹ群元素のチップを積載したコスパッタ法により成膜しても良い。
【００５９】
同様に第１の酸化物半導体層４も同組成のスパッタリングターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することができる。第２の酸化物半導体層４’と第１の酸化物半導体層４を順次、真空一環で連続成膜するのが好ましい。
【００６０】
第１の酸化物半導体層４をウェットエッチングした後、パターニングする。パターニングの直後に、第１の酸化物半導体層４の膜質改善のために熱処理（プレアニール）を行うことが好ましく、これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。プレアニール条件としては、例えば、温度：約２５０〜４００℃、時間：約１０分〜１時間などが挙げられる。
【００６１】
プレアニールの後、エッチストッパー層９を形成しても良い。エッチストッパー層９は一般的にＳｉＯ2などの絶縁膜が用いられる。エッチストッパー層９を形成せずに、ソース・ドレイン電極５を形成しても良いが、ソース・ドレイン電極にエッチングを施す際に酸化物半導体層がダメージを受けてトランジスタ特性が低下する恐れがあるため、このような場合は、エッチストッパー層９を形成することが望ましい。
【００６２】
もっとも、製造方法によってはエッチングの際にエッチストッパー層を設けなくても酸化物半導体層にダメージを与えないこともあるため、必要に応じてエッチストッパー層を形成すれば良い。例えばリフトオフ法によってソース・ドレイン電極を加工する場合は半導体層へのダメージがないためエッチストッパー層は必要ない。
【００６３】
ソース・ドレイン電極５の種類は特に限定されず、汎用されているもの用いることができる。例えばゲート電極と同様ＡｌやＣｕなどの金属または合金を用いても良いし、後記する実施例のように純Ｔｉを用いても良い。電極の形成はスパッタリング法が広く用いられる。
【００６４】
その後、ソース・ドレイン電極５の上に保護膜６をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜する。ＣＶＤ法による保護膜６はＳｉＯ2やＳｉＮ、ＳｉＯＮなどが用いられる。また、スパッタリング法を用いて保護膜６を形成しても良い。半導体層の表面は、ＣＶＤによるプラズマダメージによって容易に導通化してしまうため（おそらく第１の酸化物半導体表面に生成される酸素欠損が電子ドナーとなるためと推察される。）、後記する実施例では、保護膜６の成膜前にＮ2Ｏプラズマ照射を行った。Ｎ2Ｏプラズマの照射条件は、下記文献に記載の条件を採用した。
Ｊ．  Ｐａｒｋら、Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．，  １９９３，０５３５０５（２００８）
【００６５】
次に、常法に基づき、コンタクトホール７を介して透明導電膜８をドレイン電極５に電気的に接続する。透明導電膜およびドレイン電極の種類は特に限定されず、通常用いられるものを使用することができる。ドレイン電極としては、例えば前述したソース・ドレイン電極で例示したものを用いることができる。
【実施例】
【００６６】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００６７】
（実験１）
前述した方法に基づき、図１に示す薄膜トランジスタ（ＴＦＴ）を作製し、保護膜（絶縁膜）６の形成後のＴＦＴ特性を評価した（本実験ではエッチストッパー層９は形成していない）。
【００６８】
まず、ガラス基板１（コーニング社製イーグル２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２としてＴｉ薄膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯ2（２００ｎｍ）を順次成膜した。ゲート電極２は純Ｔｉのスパッタリングターゲットを使用し、ＤＣスパッタ法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒにて成膜した。また、ゲート絶縁膜３はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー：１００Ｗ、成膜温度：３００℃にて成膜した。
【００６９】
次に、後記する種々の組成および構造の酸化物半導体層を、酸化物半導体層の組成に応じた組成を有するスパッタリングターゲットを用いて下記条件のスパッタリング法によって成膜した。酸化物半導体層としては、第１の酸化物半導体層４と第２の酸化物半導体層４’からなる本発明の半導体層を作製した（実施例１）。また比較例として従来の酸化物半導体層４（ＩＧＺＯ）を成膜したもの（比較例１）を作製した（第２の酸化物半導体層４’は形成していない）。
基板温度：室温
ガス圧：５ｍＴｏｒｒ
酸素分圧：１００×Ｏ2／（Ａｒ＋Ｏ2）＝２％
【００７０】
実施例１の酸化物半導体層は第１の酸化物半導体層４としてＩＧＺＯと、第２の酸化物半導体層４’としてＹ群元素を含むＩＧＺＯとからなる積層体である。まず、ゲート絶縁膜３の上に第２の酸化物半導体層４’を成膜した。具体的にはＸ群元素であるＩＧＺＯ（原子比Ｉｎ：Ｇａ：Ｚｎ＝２：２：１）のスパッタリングターゲットの上にＹ群元素としてＳｉチップを装着したターゲットを用いてＣｏ−Ｓｐｕｔｔｅｒ法を用いて、ゲート絶縁膜３上に成膜した（膜厚：５ｎｍ、Ｓｉ含有量は酸素を除く第２の酸化物半導体層４’を構成する全金属（Ｉｎ、Ｇａ、Ｚｎ、Ｓｉ）の合計含有量に対して３原子％）。更にその上に第１の酸化物半導体層４としてＩＧＺＯ（原子比Ｉｎ：Ｇａ：Ｚｎ＝２：２：１)のスパッタリングターゲットを用いてＤＣスパッタリング法を用いて成膜（膜厚５０ｎｍ）した。
【００７１】
この際、第２の酸化物半導体層４’の成膜から第１の酸化物半導体層４の成膜は途中でチャンバーを大気開放せず、連続的に成膜を行った。
【００７２】
このようにして得られた酸化物半導体層中の金属元素の各含有量は、ＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって分析した。詳細には、最表面から５ｎｍ程度深さまでの範囲をＡｒイオンにてスパッタリングした後、下記条件にて分析を行なった（なお、ＸＰＳ法にて測定する半導体層はＳｉ基板上に第１及び第２の半導体層と同一組成の薄膜をそれぞれ５０ｎｍ成膜した試料を用いた。）
Ｘ線源：Ａｌ  Ｋα
Ｘ線出力：３５０Ｗ
光電子取り出し角：２０°
【００７３】
上記のようにして酸化物半導体層を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東科学製「ＩＴＯ−０７Ｎ」を使用した。本実施例では、実験を行ったすべての半導体層について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認している。
【００７４】
半導体層をパターニングした後、膜質を向上させるためプレアニール処理を行った。プレアニールは、大気雰囲気にて３５０℃で１時間行なった。
【００７５】
次に、純Ｔｉを使用し、リフトオフ法によりソース・ドレイン電極５を形成した。具体的にはフォトレジストを用いてパターニングを行った後、Ｔｉ薄膜をＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した。ソース・ドレイン電極用Ｔｉ薄膜の成膜方法は、前述したゲート電極２の場合と同じである。次いで、アセトン液中で超音波洗浄器にかけて不要なフォトレジストを除去し、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。
【００７６】
このようにしてソース・ドレイン電極５を形成した後、その上に、保護膜６を形成した。保護膜６として、ＳｉＯ2（膜厚２００ｎｍ）とＳｉＮ（膜厚２００ｎｍ）の積層膜（合計膜厚４００ｎｍ）を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行なった。本実施例では、Ｎ2Ｏガスによってプラズマ処理を行った後、ＳｉＯ2膜、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
【００７７】
次にフォトリソグラフィ、およびドライエッチングにより、保護膜６にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成した。次に、ＤＣスパッタリング法を用い、キャリアガス：アルゴンおよび酸素ガスの混合ガス、成膜パワー：２００Ｗ、ガス圧：５ｍＴｏｒｒにて透明導電膜８としてＩＴＯ膜（膜厚８０ｎｍ）を成膜し、図１のＴＦＴを作製して、後記する試験を行った。
【００７８】
（比較例１）
上記酸化物半導体層としてアモルファスＩＧＺＯの酸化物半導体層４（原子比Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、膜厚５０ｎｍ：単層）をスパッタリング法により成膜し（第２の酸化物半導体層４’は成膜していない）、上記製法に従ってＴＦＴを作製し、比較例１とした。
【００７９】
このようにして得られた各ＴＦＴについて、以下のようにして（１）トランジスタ特性（ドレイン電流−ゲート電圧特性、Ｉｄ−Ｖｇ特性）、（２）しきい値電圧、（３）Ｓ値、および（４）電界効果移動度を測定した。
【００８０】
（１）トランジスタ特性の測定
トランジスタ特性の測定はＮａｔｉｏｎａｌ  Ｉｎｓｔｒｕｍｅｎｔｓ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。
ソース電圧  ：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧  ：−３０〜３０Ｖ（測定間隔：０．２５Ｖ）
【００８１】
（２）しきい値電圧（Ｖth）
しきい値電圧とは、おおまかにいえば、トランジスタがオフ状態（ドレイン電流の低い状態）からオン状態（ドレイン電流の高い状態）に移行する際のゲート電圧の値である。本実施例では、ドレイン電流が、オン電流とオフ電流の間の１ｎＡ付近であるときの電圧をしきい値電圧と定義し、各ＴＦＴ毎のしきい値電圧を測定した。
【００８２】
（３）Ｓ値
Ｓ値は、ドレイン電流を一桁増加させるのに必要なゲート電圧の最小値であり、低いほど良好な特性であることを示す。具体的には、Ｓ値が０．６０Ｖ／ｄｅｃａｄｅ以下である場合を合格と評価した。
【００８３】
（４）電界効果移動度μ
電界効果移動度μは、ＴＦＴ特性からＶg＞Ｖd−Ｖthである線形領域にて導出した。線形領域ではＶg、Ｖdをそれぞれゲート電圧、ドレイン電圧、Ｉdをドレイン電流、Ｌ、ＷをそれぞれＴＦＴ素子のチャネル長、チャネル幅、Ｃiをゲート絶縁膜の静電容量、μFEを電界効果移動度とした。μFEは以下の式から導出される。本実施例では、線形領域を満たすゲート電圧付近におけるドレイン電流−ゲート電圧特性（Ｉd−Ｖg特性）の傾きから電界効果移動度μを導出した。後述するストレス試験実施後の電界効果移動度を表に記載した。
【００８４】
【数１】
0005723262.tif 000002
【００８５】
（ストレス耐性の評価）
本実施例では、ゲート電極２に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。
・ゲート電圧：−２０Ｖ
・基板温度：６０℃
・ストレス印加時間：１時間
・光強度：０．１μＷ／ｃｍ2
・ピーク波長：４００ｎｍ
【００８６】
作製したＴＦＴ素子について、ストレス試験を実施した。
【００８７】
図４（ａ）と図４（ｂ）にトランジスタ特性を示す。図４（ａ）に比較例１のＴＦＴのトランジスタ特性を示すが、ゲート電圧を−３０Ｖから３０Ｖに増加させると、０Ｖ付近でドレイン電流が増加し始め、スイッチング特性を示していることがわかる。トランジスタ特性から測定したパラメータは、しきい値電圧Ｖthが１Ｖ、Ｓ値が０．４３Ｖ／ｄｅｃａｄｅ、移動度μが１１ｃｍ2／Ｖｓ程度であり、薄膜トランジスタとして良好な特性を示している。
【００８８】
図４（ｂ）に実施例１のＴＦＴのトランジスタ特性を示すが、比較例同様に０Ｖ付近でドレイン電流が増加し始め、スイッチング特性を示していることがわかる。また、トランジスタ特性から導出したパラメータは、しきい値電圧Ｖthが−１Ｖ、Ｓ値が０．３５Ｖ／ｄｅｃａｄｅ、移動度μが１４．３ｃｍ2／Ｖｓである。
【００８９】
図４（ａ）と図４（ｂ）のトランジスタ特性から、次のことが分かる。酸化物半導体層として本発明の第１の酸化物半導体層４と第２の酸化物半導体層４’の積層体を設けた場合（実施例１）、トランジスタ特性の立ち上がりが急峻になりＳ値が向上（低下）する。また、オン電流（Ｖｇ＝３０Ｖのときのドレイン電流）について、第２の酸化物半導体層がない場合は５．０×１０-4Ａであるのに対し、第２の酸化物半導体層を設けた場合は１．０×１０-3Ａまで増加していることから、第２の酸化物半導体層を設けると移動度（電界効果移動度μ）も上昇して特性が向上することが確認された。ＩＧＺＯ（第１の酸化物半導体層４）とゲート絶縁膜３との界面に、半導体中で不安定な酸素と安定して結合するＳｉのような元素（Ｙ群元素）を含有する第２の酸化物半導体層４’を設けることで、界面の欠陥準位が低減され、移動度が増加し、Ｓ値が低下したものと推察される。
【００９０】
次に上記実施例１と比較例１のＴＦＴ素子を用いて、光照射と負バイアスを印加するストレス試験を実施した結果を示す。
【００９１】
図５はＴＦＴのしきい値電圧の変化量ΔＶthとストレス印加時間の関係を示している。比較例１をみると、ストレス印加時間とともにしきい値電圧Ｖthが負側へシフトしており、1時間でのしきい値電圧変化量ΔＶthは−６．２Ｖである。これは光照射により生成した正孔がバイアス印加によりゲート絶縁膜と半導体界面に蓄積されたため、しきい値電圧がシフトしたものと考えられる。
【００９２】
一方、実施例１では、ＴＦＴのしきい値電圧変化量ΔＶthは比較例１と比較するとＶthの変化は小さく、１時間でΔＶthは１．５Ｖである。
【００９３】
これらの結果から、実施例１のように本発明で規定する酸化物半導体層の構成（第１の酸化物半導体層と第２の酸化物半導体層（ゲート絶縁膜と第１の酸化物半導体層の間に形成））を採用すれば、光と負バイアスのストレス印加によるＴＦＴ特性の変動を抑制する効果があることが確認された。これはＳｉ（Ｙ群元素）を添加した第２の酸化物半導体層をゲート絶縁膜界面に介在させることにより、ゲート絶縁膜と酸化物半導体との界面の結合を安定させ、欠陥が形成されにくい状態になっているものと推測される。
【００９４】
（実験２）
本発明の酸化物半導体層（第１の酸化物半導体層（ＩＧＺＯ）と第２の酸化物半導体層（ＩＧＺＯ＋Ｙ群元素）による積層体）における第２の酸化物半導体層を構成するＹ群元素の種類を変更して上記実験１と同様にして種々のＴＦＴを作製した。なお、第１の酸化物半導体層と第２の酸化物半導体層のＩＧＺＯ（Ｚ群元素、及びＸ群元素）の組成はＩｎ：Ｇａ：Ｚｎ＝２：２：１とした。また第１の酸化物半導体層の膜厚を５０ｎｍ、第２の酸化物半導体層の膜厚を５ｎｍとし、ＤＣスパッタリング法を用いて連続的に成膜した。表１にＴＦＴ特性の測定とストレス試験を行った結果を示す。
【００９５】
表１では、上記比較例１（従来のＩＧＺＯ単層、表１のＮｏ．１）のストレス試験によるしきい値電圧変化量ΔＶth＝−６．２Ｖ（１時間）を基準とし、試験結果のΔＶthの絶対値がこれより小さい（６．２Ｖ未満）ものを合格、これと同等か大きい場合（６．２Ｖ以上）を不合格と評価した。また、移動度（電界効果移動度μ）については、移動度が比較例１の８０％以上（８．８ｃｍ2／Ｖｓ以上）の場合を合格、これより低い場合（＜８．８ｃｍ2／Ｖｓ）を不合格と評価した（表中、移動度（ｃｍ2／Ｖｓ）と記載）。また、Ｓ値については、０．６０Ｖ／ｄｅｃａｄｅ以下の場合を合格、これより大きい場合（＞０．６０Ｖ／ｄｅｃａｄｅ）を不合格と評価した。表１の最右欄には「判定（総合判定）」の欄を設け、上記結果がすべて合格のものを「○」と判定し、いずれか一つでも不合格のものを「×」と判定した。
【００９６】
【表１】
0005723262.tif 000003
【００９７】
表１より、以下のように考察することができる。
【００９８】
まず、Ｎｏ．２〜４は、Ｙ群元素としてＳｉを、本発明の好ましい範囲で含有する例であり、すべての特性が良好であった（判定の欄＝○）。これに対し、Ｓｉ量が本発明の好ましい上限を超えるＮｏ．５は、移動度が低下し、Ｓ値が増加した。
【００９９】
同様に、Ｎｏ．６〜８は、Ｙ群元素としてＨｆを、本発明の好ましい範囲で含有する例であり、すべての特性が良好であった（判定の欄＝○）。これに対し、Ｈｆ量が本発明の好ましい上限を超えるＮｏ．９は、移動度が低下し、Ｓ値が増加した。
【０１００】
同様に、Ｎｏ．１０〜１２は、Ｙ群元素としてＮｉを、本発明の好ましい範囲で含有する例であり、すべての特性が良好であった（判定の欄＝○）。これに対し、Ｎｉ量が本発明の好ましい上限を超えるＮｏ．１３は、移動度が低下し、Ｓ値が増加した。
【０１０１】
また、Ｎｏ．１４〜１８は、それぞれ、Ｙ群元素としてＡｌ、Ｔｉ、Ｔａ、Ｇｅ、Ｗを、本発明の好ましい範囲で含有する例であり、すべての特性が良好であった（判定の欄＝○）。
【０１０２】
上記の実験結果より、Ｓｉ以外のＹ群元素を用いたときであっても、当該Ｙ群元素を本発明の好ましい範囲で含有する場合は、所望とする特性をすべて兼ね備えたＴＦＴが得られることが実証された。
【０１０３】
一方、Ｎｏ．１９および２０は、いずれも、本発明で規定するＹ群元素以外の元素を用いた例である。Ｎｏ．１９（Ｍｎ添加例）およびＮｏ．２０（Ｃｕ添加例）では、スイッチング特性を示さなかったため、移動度、Ｓ値、およびＶthＶ変化量は測定していない（各特性の欄は「−」と記載）。
【０１０４】
（実験３）
次に移動度（ｃｍ2／Ｖｓ）と第２の酸化物半導体層の膜厚との関係を調べるために、第１の酸化物半導体層（ＩＧＺＯ：５０ｎｍ）と第２の酸化物半導体層（ＩＧＺＯ（Ｘ群元素）と２．４原子％Ｓｉ（Ｙ群元素））からなる半導体層とを上記実験１と同様にして作製し、ＴＦＴ特性を調べた。この際、第２の酸化物半導体層の膜厚は０．５〜１０ｎｍの間で変更した。
【０１０５】
図６に示すように、第２の酸化物半導体層の膜厚が薄い程、移動度は高くなっていることが分かる。この結果から第２の酸化物半導体層の膜厚は１０ｎｍあれば十分であり、またＹ群元素添加による欠陥密度低減効果は膜厚によっても、ある程度影響を受けることが分かった。
【０１０６】
なお、Ｓｉを添加した酸化物は、ウェットエッチング加工も良好に行なわれたことから、アモルファス構造であると推察される。
【０１０７】
以上の実験１〜３の結果を総合的に勘案すると、Ｙ群元素を適量添加し、更にＹ群元素とＸ群元素の比を好ましい範囲に制御することにより、保護膜成膜後も高い移動度が得られ、基板面内ばらつきが少ない良好なＴＦＴが得られることが実証された。
【０１０８】
（実験４）
ここでは、基礎実験として、スパッタリング成膜時のガス圧が、酸化物半導体層を構成する第１または第２の酸化物半導体層（単層）の密度に及ぼす影響を調べた。本実験は、本発明に対応する積層構造（第１の酸化物半導体層および第２の酸化物半導体層）の酸化物半導体層は成膜していない。
【０１０９】
詳細には、表２に記載の種々の組成の酸化物を用い、スパッタリング成膜時のガス圧を１ｍＴｏｒｒ、３ｍＴｏｒｒ、または５ｍＴｏｒｒに制御して得られた酸化物膜（膜厚１００ｎｍ）の密度を、以下の方法で測定した。表２中の組成比は原子比であり、Ｎｏ．１〜３は第１の酸化物半導体層、Ｎｏ．４および５は第２の酸化物半導体層に対応する。Ｎｏ．４および５において「５．０ａｔ％Ｓｉ」とは、酸素を除く第２の酸化物半導体層を構成する全金属（Ｉｎ、Ｇａ、Ｚｎ、Ｓｉ）の合計含有量に対して５原子％であることを意味する。
【０１１０】
（酸化物膜の密度の測定）
酸化物膜の密度は、ＸＲＲ（Ｘ線反射率法）を用いて測定した。詳細な測定条件は以下のとおりである。
【０１１１】
・分析装置：（株）リガク製水平型Ｘ線回折装置ＳｍａｒｔＬａｂ
・ターゲット：Ｃｕ（線源：Ｋα線）
・ターゲット出力：４５ｋＶ−２００ｍＡ
・膜密度測定用試料の作製
ガラス基板上に各組成の酸化物を下記スパッタリング条件で成膜した（膜厚１００ｎｍ）後、前述した実験１のＴＦＴ製造過程におけるプレアニール処理を模擬して、当該プレアニール処理と同じ熱処理を施したしたものを使用
スパッタガス圧：１ｍＴｏｒｒ、３ｍＴｏｒｒまたは５ｍＴｏｒｒ
酸素分圧：１００×Ｏ2／（Ａｒ＋Ｏ2）＝２％
成膜パワー密度：ＤＣ２．５５Ｗ／ｃｍ2
熱処理：大気雰囲気にて３５０℃で１時間
【０１１２】
これらの結果を表２に併記する。
【０１１３】
【表２】
0005723262.tif 000004
【０１１４】
表２より、酸化物膜の組成にかかわらず、成膜時のガス圧を５ｍＴｏｒｒから１ｍＴｏｒｒに低くすると、酸化物膜の密度が増加することが分かる。これは、スパッタリング成膜時のガス圧を低下させることにより、スパッタされた原子（分子）の散乱が抑制され、欠陥の少ない高密度な膜が得られたためと推測される。成膜時のガス圧が低い程、散乱回数は減少するが、逆にガス圧が低過ぎるとスパッタリング時の放電が不安定になることから、実際には、これらのバランスを考慮しながら成膜時のガス圧を適切に調整することが好ましい。
【０１１５】
なお、上記実験では、第２層の好ましい膜厚の上限（１０ｎｍ）を超えて実験を行なったが、膜密度の測定は、原理的に膜厚に影響されないため、上記と同様の実験結果は、第２層の膜厚を本発明の好ましい範囲に制御した場合においても得られると考えられる。
【０１１６】
（実験５）
上記実験４の結果を踏まえ、ここでは、スパッタリング成膜時のガス圧が、酸化物半導体層（第１の酸化物半導体層と第２の酸化物半導体層の積層構造）の密度に及ぼす影響を調べた。本実験に用いた酸化物半導体層の詳細な組成は表３のＮｏ．１〜３に示すとおりであり、組成はすべて同じである。第１の酸化物半導体層と第２の酸化物半導体層のＩＧＺＯ（Ｚ群元素、及びＸ群元素）の組成はＩｎ：Ｇａ：Ｚｎ＝２：２：１とした。
【０１１７】
詳細には、前述した実験１において、表３に示すＮｏ．１〜３の酸化物半導体層（第１の酸化物半導体層および第２の酸化物半導体層）をスパッタリング法で成膜するときのガス圧を、それぞれ表３に記載のように変化させたこと以外は上記実験１と同様にして図１のＴＦＴを作製した。このようにして得られたＴＦＴについて、上記実験４と同様にして各酸化物半導体層の密度を測定すると共に、上記実験１と同様にして、ストレス試験前の電界効果移動度およびＳ値、並びにストレス試験（光照射＋負バイアスを印加）前後のしきい値電圧の変化量（Ｖth変化量）を測定した。
【０１１８】
これらの結果を表３に併記する。
【０１１９】
【表３】
0005723262.tif 000005
【０１２０】
表３より、スパッタ成膜時のガス圧を５ｍＴｏｒｒから１ｍＴｏｒｒに低下させると、ＴＦＴの電界効果移動度が向上し、Ｓ値も低下し、しきい値電圧の変化量（Ｖth変化量）も小さくなるなど、良好な結果が得られた。これは、酸化物半導体層の密度を高くすることにより、当該半導体層中の欠陥が減少し、膜質が向上したためと考えられる。
【０１２１】
詳細には、Ｎｏ．２のように第２の酸化物半導体層の成膜時におけるガス圧のみを低くした場合と、Ｎｏ．３のように第１および第２の酸化物半導体層の成膜時におけるガス圧を両方低くした場合を比べると、Ｎｏ．２よりもＮｏ．３の方が、移動度は一層向上し、Ｓ値は一層低下し、Ｖth変化量は一層小さくなるなど、より優れた特性が得られた。よって、より優れた特性を確保するためには、第１および第２の酸化物半導体層の密度を両方高密度化することが最も効果的であると考えられる。
【０１２２】
上記と同様の結果（酸化物半導体層の高密度化によるＴＦＴ特性の向上）は、表３に示す組成の酸化物半導体層に限定されず、本発明の要件を満足する他の酸化物半導体層を用いたときも同様に発揮されるものと推測される。
【０１２３】
（実験６）
上記では、酸化物半導体層を構成するＸ群元素およびＺ群元素として、Ｉｎ：Ｇａ：Ｚｎの原子比が２：２：１のＩＧＺＯをベースとして用いて実験を行なったが、本発明はこれに限定されず、例えば、Ｉｎ：Ｇａ：Ｚｎの原子比が約１：１：１のものを用いた場合であっても、本発明の要件を満足するものは良好な特性が得られることを調べた。
【０１２４】
具体的には、表４に記載のＮｏ．２〜４の積層体が得られるように、Ｉｎ：Ｇａ：Ｚｎ（原子比）≒１：１：１のスパッタリングターゲット上に、Ｙ群元素としてＳｉチップ、Ｈｆチップ、Ｎｉチップを装着したターゲットを用いて第２の酸化物半導体層を成膜し、且つ、Ｉｎ：Ｇａ：Ｚｎ（原子比）≒１：１：１のスパッタリングターゲットを用いて第１の酸化物半導体層を成膜したこと以外は、前述した実験１と同様にしてＴＦＴを作製した。また、比較のため、第２の酸化物半導体層を有しないもの（Ｎｏ．１）を作製した。これらのＴＦＴについて、前述した実験２と同様にして種々の特性を測定した。
【０１２５】
これらの結果を表４に記載する。
【０１２６】
表４では、Ｎｏ．１の比較例（従来のＩＧＺＯ単層）のストレス試験によるしきい値電圧変化量ΔＶth＝−５．８Ｖ（１時間）を基準とし、試験結果のΔＶthの絶対値がこれより小さい（５．８Ｖ未満）ものを合格、これと同等か大きい場合（５．８Ｖ以上）を不合格と評価した。また、移動度（電界効果移動度μ）については、移動度が上記比較例の８０％以上（１０．８ｃｍ2／Ｖｓ以上）の場合を合格、これより低い場合（＜１０．８ｃｍ2／Ｖｓ）を不合格と評価した。また、Ｓ値については、０．６０Ｖ／ｄｅｃａｄｅ以下の場合を合格、これより大きい場合（＞０．６０Ｖ／ｄｅｃａｄｅ）を不合格と評価した。表４の最右欄には「判定（総合判定）」の欄を設け、上記結果がすべて合格のものを「○」と判定し、いずれか一つでも不合格のものを「×」と判定した。
【０１２７】
【表４】
0005723262.tif 000006
【０１２８】
表４より、第２の酸化物半導体層において、Ｙ群元素としてＳｉ、Ｈｆ、Ｎｉをそれぞれ、本発明の好ましい範囲で含有するＮｏ．２〜４は、すべての特性が良好であった（判定の欄＝○）。
【０１２９】
上記結果より、本発明によれば、酸化物半導体層を構成するＩＧＺＯの組成にかかわらず、良好な特性が得られることが確認された。
【０１３０】
なお、上記実験では、酸化物半導体層としてＩＧＺＯをベースにして実験を行なったが、本発明はこれに限定されず、酸化物半導体層を構成するＸ群元素およびＺ群元素が、本発明で規定するものであれば良い。例えば、Ｘ群元素およびＺ群元素としてＺｎおよびＳｎを含むＺｎ−Ｓｎ−Ｏの酸化物や、Ｘ群元素およびＺ群元素としてＩｎ、Ｚｎ、およびＳｎを含むＩｎ−Ｚｎ−Ｓｎ−Ｏの酸化物などをベースにして用いても良く、本発明の要件を満足するものは、当該酸化物の組成にかかわらず、良好な特性が得られることを実験により確認している。
【符号の説明】
【０１３１】
１  基板
２  ゲート電極
３  ゲート絶縁膜
４  酸化物半導体層（第１の酸化物半導体層）
４’  酸化物半導体層（第２の酸化物半導体層）
５  ソース・ドレイン電極
６  保護膜（絶縁膜）
７  コンタクトホール
８  透明導電膜
９  エッチストッパー層
【図５】
0005723262.tif 000007
【図１】
0005723262.tif 000008
【図２】
0005723262.tif 000009
【図３】
0005723262.tif 000010
【図４（ａ）】
0005723262.tif 000011
【図４（ｂ）】
0005723262.tif 000012
【図６】
0005723262.tif 000013