(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜の一部に、前記第１の絶縁膜の一部を露出して選択的に設けられた空孔と、前記空孔と同じ長さを有し、前記空孔直上に設けられた第１の半導体層と、前記第１の半導体層と同じ膜厚を有し、前記第１の半導体層の対向する左右側面にそれぞれ接し、前記第２の絶縁膜上に選択的に設けられた一対の第２の半導体層と、前記第１の半導体層上にゲート絶縁膜を介して設けられたゲート電極と、前記第１の半導体層に設けられたチャネル領域と、前記第２の半導体層に設けられたソースドレイン領域と、により構成されたＭＩＳ電界効果トランジスタと、を備え、且つチャネル長方向において、少なくとも前記空孔と前記第２の絶縁膜が接触する側面及び前記第１の半導体層と前記第２の半導体層が接触する側面が、垂直方向に一致していることを特徴とする半導体装置。
【請求項２】
前記第１の半導体層の格子定数が、前記第２の半導体層の格子定数より小さいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体層が異なる半導体からなる２層構造を有していることを特徴とする請求項１あるいは請求項２に記載の半導体装置。
【請求項４】
半導体基板上に第１及び第２の絶縁膜が積層され、前記第２の絶縁膜上に選択的にエピタキシャル成長された第１の半導体層において、前記第１の半導体層上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜、前記第１の半導体層及び前記第２の絶縁膜を貫通し、前記第１の絶縁膜の表面の一部を露出する開孔を選択的に形成する工程と、前記第１の半導体層の露出した側面間に第２の半導体層をエピタキシャル成長し、前記第２の半導体層直下に空孔を形成する工程と、前記第２の半導体層上にゲート絶縁膜を介してゲート電極を形成する工程とを有してなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造の半導体集積回路に係り、特に半導体基板（バルクウエハー）に容易な製造プロセスにより、低コストのＳＯＩ基板を形成し、このＳＯＩ基板に、高速、低電力、高性能、高信頼且つ高集積なショートチャネルのＭＩＳ電界効果トランジスタを含む半導体集積回路を形成することに関する。
【背景技術】
【０００２】
図３６は従来の半導体装置の模式側断面図で、貼り合わせＳＯＩウエハーを使用して形成したＳＯＩ構造のＮチャネルのＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、６１はｐ型のシリコン（Ｓｉ）基板、６２は絶縁膜、６３は素子分離領域の埋め込み絶縁膜、６４はｐ型のＳＯＩ基板（張り合わせＳｉ基板）、６５はｎ＋型ソース領域、６６はｎ型ソース領域、６７はｎ型ドレイン領域、６８はｎ＋型ドレイン領域、６９はシリコン酸化膜、７０はゲート電極、７１はサイドウォール、７２はＰＳＧ膜、７３は絶縁膜、７４はバリアメタル、７５は導電プラグ、７６は層間絶縁膜、７７はバリアメタル、７８はＣｕ配線、７９はバリア絶縁膜を示している。
同図においては、ｐ型のシリコン基板６１上に絶縁膜５２を介して貼り合わせられ、素子分離領域形成用トレンチ及び埋め込み絶縁膜６３により島状に絶縁分離された薄膜のｐ型のＳＯＩ基板６４が形成され、このｐ型のＳＯＩ基板６４上にはシリコン酸化膜６９を介してゲート電極７０が設けられ、ゲート電極７０の側壁に上部が曲がって形成されたサイドウォール７１が設けられ、ｐ型のＳＯＩ基板６４には、ゲート電極７０に自己整合してｎ型ソースドレイン領域（６６、６７）及びサイドウォール７１に自己整合してｎ＋型ソースドレイン領域（６５、６８）が設けられ、ｎ＋型ソースドレイン領域（６５、６８）にはそれぞれバリアメタル７４を有する導電プラグ７５を介してバリアメタル７７を有するＣｕ配線７８が接続されている慣例的なＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造からなるＮチャネルのＭＩＳ電界効果トランジスタが形成されている。
したがって、周囲を絶縁膜で囲まれたソースドレイン領域を形成できることによる接合容量の低減、ＳＯＩ基板を完全空乏化できることによる空乏層容量の低減及びサブスレッショルド特性を改善できることによる閾値電圧の低減、ＳＯＩ基板へのコンタクト領域の除去等により通常のバルクウエハーに形成するＭＩＳ電界効果トランジスタからなる半導体集積回路に比較し、高速化、低電力化及び高集積化が可能となる。
しかし、このようなＳＯＩ構造をつくるために、市販されている、貼り合わせＳＯＩウエハーを購入しなければならず、ウエハーメーカーの低コスト化技術に頼ったとしても、量産段階においてバルクウエハーの３倍程度と極めてコスト高であるという欠点があった。
また大口径ウエハーにおけるＳＯＩ基板の安定した薄膜化が難しく、完全空乏型のＳＯＩ基板の形成が難しいため、高速特性の安定性に問題があった。
またＳＯＩ構造をつくる別の手段として、バルクウエハーを利用し、酸素イオンを注入して高温の熱処理によりバルクウエハー内部にシリコン酸化膜を形成する、いわゆるＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法によるＳＯＩ基板の形成を使用しても、極めて高価な高ドーズのイオン注入マシンを購入しなければならないこと及び高ドーズ量の酸素をイオン注入するために長時間の製造工程を要することによるコスト高の問題、シリコン酸化膜厚の制御が難しく、完全空乏型のＳＯＩ基板の形成が難しいこと、あるいは１０インチ〜１２インチの大口径ウエハーの使用における酸素イオン注入による結晶欠陥の修復による特性の不安定性等の欠点があった。
またＭＩＳ電界効果トランジスタの高速化によって発生する熱による温度上昇により、高温での速度特性が劣化し、保障温度範囲における速度特性を保障できなくなりつつあるという問題には何らの対策も講じられていなかった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２６００９９
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しょうとする課題は、従来例に示されるように、ＳＯＩ構造を形成するために、貼り合わせＳＯＩウエハーを使用しても、あるいはＳＩＭＯＸ法によりＳＯＩ基板を形成しても、
（１）かなりのコスト高になり、付加価値の高い特殊用途の製品にしか使用できず、廉価な汎用品に適用できる技術に乏しかったこと
（２）大口径ウエハーにおけるＳＯＩ基板の薄膜化の制御性が難しいため、完全空乏化させたＳＯＩ基板の形成が難しく、内蔵する多数のＭＩＳ電界効果トランジスタの特性の安定性が得られにくかったこと
（３）ＭＩＳ電界効果トランジスタの高速化によって発生する熱による温度上昇により、キャリアの移動度が低下し、高温での速度特性が劣化するため、保障温度範囲における速度保障が難しかったこと
等の問題が顕著になりつつあり、現状技術により微細なＳＯＩ構造のＭＩＳ電界効果トランジスタを形成しているだけでは、さらなる高速化及び高性能化が困難になってきたことである。
【課題を解決するための手段】
【０００５】
上記課題は、半導体基板と、前記半導体基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜の一部に、前記第１の絶縁膜の一部を露出して選択的に設けられた空孔と、前記空孔と同じ長さを有し、前記空孔直上に設けられた第１の半導体層と、前記第１の半導体層と同じ膜厚を有し、前記第１の半導体層の対向する左右側面にそれぞれ接し、前記第２の絶縁膜上に選択的に設けられた一対の第２の半導体層と、前記第１の半導体層上にゲート絶縁膜を介して設けられたゲート電極と、前記第１の半導体層に設けられたチャネル領域と、前記第２の半導体層に設けられたソースドレイン領域と、により構成されたＭＩＳ電界効果トランジスタと、を備え、且つチャネル長方向において、少なくとも前記空孔と前記第２の絶縁膜が接触する側面及び前記第１の半導体層と前記第２の半導体層が接触する側面が、垂直方向に一致している本発明の半導体装置によって解決される。
【発明の効果】
【０００６】
以上説明のように本発明によれば、高価な、貼り合わせＳＯＩ構造の半導体基板を使用することなく、通常の安価な半導体基板を使用して、容易なプロセスにより、半導体基板上に薄い第１の絶縁膜により絶縁分離し、一部に空孔を有する第２の絶縁膜上に形成した、膜厚を自由に設定できる薄膜の横方向エピタキシャル半導体層をＳＯＩＰＡＣ基板（呼称の詳細は後述する）とし、この横方向エピタキシャル半導体層のうち、空孔直上部にチャネル領域を、概略第２の絶縁膜直上部にソースドレイン領域を、チャネル領域の半導体層部の直上にゲート酸化膜を介してゲート電極を、それぞれ形成できるため（自己整合も可能）、完全空乏化した単結晶（少なくともチャネル領域は下地の酸化膜の影響がない単結晶の半導体層）のＳＯＩＰＡＣ構造を容易に形成することが可能で、ＳＯＩ構造のＭＩＳ電界効果トランジスタに特有な特性、即ちソースドレイン領域の接合容量の低減（実質ゼロ）、空乏層容量の低減、ソースドレイン領域の耐圧改善及びサブスレッショルド特性を改善できることによる閾値電圧の低減が可能である。
また成長するシリコン窒化膜（Ｓｉ３Ｎ４）の膜厚により、ＳＯＩＣ基板の膜厚を決定できるため、大口径ウエハーによる製造にも対応できる、完全空乏型の薄膜の半導体層を容易に形成することが可能である。
また下地の絶縁膜のない空孔直上の結晶性が良好な単結晶半導体層部にのみチャネル領域を形成できるため、安定した特性を持つＳＯＩＰＡＣ構造のＭＩＳ電界効果トランジスタを形成することが可能である。
また微細な空孔に自己整合して、ＭＩＳ電界効果トランジスタの構成要素（低濃度及び高濃度のソースドレイン領域、ゲート酸化膜及びゲート電極）を微細に形成することも可能である。
またＭＩＳ電界効果トランジスタが動作している時のチャネル領域と半導体基板間の容量を、空孔を設けることにより、通常のシリコン酸化膜のＳＯＩ構造に比較し、大幅に低減することが可能である。
またＭＩＳ電界効果トランジスタが動作している時のチャネル領域と半導体基板間の電流リークを薄い第１の絶縁膜を設けることにより完全に防止することが可能である。
またＭＩＳ電界効果トランジスタを形成したＳＯＩＣ基板下に放熱用の空孔を設けることにより、ＭＩＳ電界効果トランジスタの高速化によって発生する熱による温度上昇を抑制し、高温での速度特性の劣化を改善することも可能である。
またゲート電極に多結晶シリコン層（半導体層）を形成せずに低抵抗金属層を形成することも可能で、ゲート電極配線の低抵抗化及びゲート電極における空乏層容量を除去できることによる高速化が可能である。
またＳｉＧｅ層に挟まれた歪みＳｉ層を半導体層として形成し、歪みＳｉ層にチャネル領域を形成することも可能で、キャリア移動度を増大させることができ、さらなる高速化が可能である。
また半導体層と金属層の化合物である、いわゆるメタルソースドレイン領域（サリサイド層）に形成することも可能で、ソースドレイン領域の抵抗を低減することにより高速化を可能にすることもできる。
またＮチャネルのＭＩＳ電界効果トランジスタばかりでなく、ＮチャネルのＭＩＳ電界効果トランジスタとＰチャネルのＭＩＳ電界効果トランジスタが共存するＣＭＯＳにも適応可能である。
またインバータ等の回路によく使用される、ＮチャネルのＭＩＳ電界効果トランジスタのドレイン領域とＰチャネルのＭＩＳ電界効果トランジスタのドレイン領域を一体化した共通ドレイン領域構造を形成することもでき、高集積なＣＭＯＳを形成することも可能である。
またＰチャネルのＭＩＳ電界効果トランジスタのチャネル領域のみを歪みＳｉ層に形成し、正孔の移動度を増大させ、移動度が大きな電子に近づけるように形成することも可能で、バランスの良い高速なＣＭＯSを得ることも可能である。
即ち、高速大容量通信、携帯情報端末、各種電子機械機器、宇宙関連機器等に対応可能で、保障温度範囲が広い半導体集積回路の製造を可能とする、高速、高信頼、高性能及び高集積を併せ持つＭＩＳ電界効果トランジスタを得ることができる。
本発明者は当該技術を部分空孔付き絶縁基板上の半導体層（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ  ｗｉｔｈ  Ｐａｒｔｉａｌ  Ｃａｖｉｔｙ）構造と命名し、以後この技術をＳＯＩＰＡＣ（ソイパック）と略称する。
【図面の簡単な説明】
【０００７】
【図１】本発明の半導体装置における第１の実施例の模式側断面図
【図２】本発明の半導体装置における第１の実施例の製造方法の工程断面図
【図３】本発明の半導体装置における第１の実施例の製造方法の工程断面図
【図４】本発明の半導体装置における第１の実施例の製造方法の工程断面図
【図５】本発明の半導体装置における第１の実施例の製造方法の工程断面図
【図６】本発明の半導体装置における第１の実施例の製造方法の工程断面図
【図７】本発明の半導体装置における第１の実施例の製造方法の工程断面図
【図８】本発明の半導体装置における第１の実施例の製造方法の工程断面図
【図９】本発明の半導体装置における第１の実施例の製造方法の工程断面図
【図１０】本発明の半導体装置における第１の実施例の製造方法の工程断面図
【図１１】本発明の半導体装置における第２の実施例の模式側断面図
【図１２】本発明の半導体装置における第３の実施例の模式側断面図
【図１３】本発明の半導体装置における第４の実施例の模式側断面図
【図１４】本発明の半導体装置における第５の実施例の模式側断面図
【図１５】本発明の半導体装置における第５の実施例の製造方法の工程断面図
【図１６】本発明の半導体装置における第５の実施例の製造方法の工程断面図
【図１７】本発明の半導体装置における第５の実施例の製造方法の工程断面図
【図１８】本発明の半導体装置における第５の実施例の製造方法の工程断面図
【図１９】本発明の半導体装置における第５の実施例の製造方法の工程断面図
【図２０】本発明の半導体装置における第５の実施例の製造方法の工程断面図
【図２１】本発明の半導体装置における第５の実施例の製造方法の工程断面図
【図２２】本発明の半導体装置における第５の実施例の製造方法の工程断面図
【図２３】本発明の半導体装置における第５の実施例の製造方法の工程断面図
【図２４】本発明の半導体装置における第６の実施例の模式側断面図
【図２５】本発明の半導体装置における第６の実施例の製造方法の工程断面図
【図２６】本発明の半導体装置における第６の実施例の製造方法の工程断面図
【図２７】本発明の半導体装置における第６の実施例の製造方法の工程断面図
【図２８】本発明の半導体装置における第６の実施例の製造方法の工程断面図
【図２９】本発明の半導体装置における第６の実施例の製造方法の工程断面図
【図３０】本発明の半導体装置における第６の実施例の製造方法の工程断面図
【図３１】本発明の半導体装置における第６の実施例の製造方法の工程断面図
【図３２】本発明の半導体装置における第７の実施例の模式側断面図
【図３３】本発明の半導体装置における第８の実施例の模式側断面図
【図３４】本発明の半導体装置における第９の実施例の模式側断面図
【図３５】本発明の半導体装置における第１０の実施例の模式側断面図
【図３６】従来の半導体装置の模式側断面図
【発明を実施するための形態】
【０００８】
半導体基板上に、第１の絶縁膜が設けられ、この第１の絶縁膜上に第２の絶縁膜が設けられ、第２の絶縁膜の一部に、第１の絶縁膜の一部を露出した空孔が選択的に設けられ、この空孔上及び第２の絶縁膜の一部上に島状に絶縁分離された半導体層（ＳＯＩＰＡＣ基板）が設けられ、この半導体層のうち、少なくとも空孔直上部にチャネル領域が設けられ、概略第２の絶縁膜直上部にソースドレイン領域が設けられ、且つ空孔直上部の半導体層直上にゲート絶縁膜を介して空孔の幅以下のゲート電極が設けられ、ゲート電極の側壁にサイドウォールが設けられ、半導体層には、ゲート電極に自己整合して低濃度のソースドレイン領域及びサイドウォールに自己整合して高濃度のソースドレイン領域がそれぞれ設けられ、ゲート電極及び高濃度のソースドレイン領域には、それぞれバリアメタルを有する導電プラグを介してバリアメタルを有する配線体が接続されているＬＤＤ構造のＮチャネルのＭＩＳ電界効果トランジスタからなる半導体集積回路を形成したものである。
【実施例１】
【０００９】
以下本発明を図示実施例により具体的に説明する。
全図を通じ同一対象物は同一符号で示す。ただし、側断面図における斜線は主要な絶縁膜のみに記載し、配線は若干の前後のずれを含んで描かれており、また発明の要部を示すため、水平方向及び垂直方向のサイズは正確な寸法を示していない。
図１〜図１０は本発明の半導体装置における第１の実施例で、図１は模式側断面図、図２〜図１０は製造方法の工程断面図である。
図１はシリコン（Ｓｉ）基板を使用し、ＳＯＩＰＡＣ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１は１０１５ｃｍ−３程度のｐ型のシリコン（Ｓｉ）基板、２は５０ｎｍ程度のシリコン窒化膜（Ｓｉ３Ｎ４）、３は２００ｎｍ程度のシリコン酸化膜（ＳｉＯ２）、４は空孔、５は５０ｎｍ程度の素子分離領域のシリコン窒化膜（Ｓｉ３Ｎ４）、６は１０１６ｃｍ−３程度のｐ型の横（水平）方向エピタキシャルＳｉ層（ＳＯＩＰＡＣ基板）、７は埋め込みシリコン酸化膜（ＳｉＯ２）、８は１０２０ｃｍ−３程度のｎ＋型ソース領域、９は１０１７ｃｍ−３程度のｎ型ソース領域、１０は１０１７ｃｍ−３程度のｎ型ドレイン領域、１１は１０２０ｃｍ−３程度のｎ＋型ドレイン領域、１２は５ｎｍ程度のゲート酸化膜（ＳｉＯ２）、１３は幅４０ｎｍ程度、厚さ１５０ｎｍ程度のゲート電極（ＷＳｉ／ｐｏｌｙＳｉ）、１４は３０ｎｍ程度のサイドウォール（ＳｉＯ２）、１５は４００ｎｍ程度の燐珪酸ガラス（ＰＳＧ）膜、１６は２０ｎｍ程度のシリコン窒化膜（Ｓｉ３Ｎ４）、１７は１０ｎｍ程度のバリアメタル（ＴｉＮ）、１８は導電プラグ（Ｗ）、１９は５００ｎｍ程度の層間絶縁膜（ＳｉＯＣ）、２０は１０ｎｍ程度のバリアメタル（ＴａＮ）、２１は５００ｎｍ程度のＣｕ配線（Ｃｕシード層含む）、２２は２０ｎｍ程度のバリア絶縁膜を示している。
同図においては、ｐ型のシリコン基板１上にシリコン窒化膜（Ｓｉ３Ｎ４）２が設けられ、シリコン窒化膜（Ｓｉ３Ｎ４）２上には、一部に空孔４を有するにシリコン酸化膜（ＳｉＯ２）３が設けられ、空孔４を挟んでシリコン酸化膜（ＳｉＯ２）３上に延在したｐ型のＳｉ層（ＳＯＩＰＡＣ基板）６が設けられている。この空孔４直上にはｐ型のＳｉ層（ＳＯＩＰＡＣ基板）６上にゲート酸化膜（ＳｉＯ２）１２を介して空孔４の幅以下のゲート電極（ＷＳｉ／ｐｏｌｙＳｉ）１３が設けられ、ゲート電極１３の側壁にはサイドウォール１４が設けられ、ｐ型のＳｉ層（ＳＯＩＰＡＣ基板）６には、ゲート電極１３に自己整合してｎ型ソースドレイン領域（９、１０）及びサイドウォール１４に自己整合してｎ＋型ソースドレイン領域（８、１１）が設けられ、ｎ＋型ソースドレイン領域（８、１１）には、それぞれバリアメタル（ＴｉＮ）１７を有する導電プラグ（Ｗ）１８を介してバリアメタル（ＴａＮ）２０を有するＣｕ配線２１が接続されているＬＤＤ構造からなるＮチャネルのＭＩＳ電界効果トランジスタが形成されている。（ゲート電極１３にもＣｕ配線２１が接続されているが、図１では省略されている。）ここで不純物領域の若干の横方向拡散はあるものの、ＭＩＳ電界効果トランジスタの基板となるＳＯＩＰＡＣ基板６に、少なくとも空孔４の直上部の箇所（下層のシリコン酸化膜の影響のない単結晶シリコン層）にはチャネル領域が形成されるようにｎ型及びｎ＋型ソースドレイン領域（８，９，１０，１１）が形成されている。
したがって、高価な、貼り合わせＳＯＩ構造の半導体基板を使用することなく、通常の安価な半導体基板を使用して、容易なプロセスにより、半導体基板上に薄い第１の絶縁膜により絶縁分離し、一部に空孔を有する第２の絶縁膜上に形成した、膜厚を自由に設定できる薄膜の横方向エピタキシャル半導体層をＳＯＩＰＡＣ基板とし、この横方向エピタキシャル半導体層のうち、空孔直上部にチャネル領域を、概略第２の絶縁膜直上部にソースドレイン領域を、チャネル領域の半導体層部の直上にゲート酸化膜を介してゲート電極を、それぞれ形成できるため、完全空乏化した単結晶（少なくともチャネル領域は下地の酸化膜の影響がない単結晶の半導体層）のＳＯＩＰＡＣ構造を容易に形成することが可能で、ＳＯＩ構造のＭＩＳ電界効果トランジスタに特有な特性、即ちソースドレイン領域の接合容量の低減（実質ゼロ）、空乏層容量の低減、ソースドレイン領域の耐圧改善及びサブスレッショルド特性を改善できることによる閾値電圧の低減が可能である。
また成長するシリコン窒化膜（Ｓｉ３Ｎ４）の膜厚により、ＳＯＩＰＡＣ基板の膜厚を決定できるため、大口径ウエハーによる製造にも対応できる、完全空乏型の薄膜の半導体層を容易に形成することが可能である。
また下地の絶縁膜のない空孔直上の結晶性が良好な単結晶半導体層部にのみチャネル領域を形成できるため、安定した特性を持つＳＯＩＰＡＣ構造のＭＩＳ電界効果トランジスタを形成することが可能である。
またＭＩＳ電界効果トランジスタが動作している時のチャネル領域と半導体基板間の容量を、空孔を設けることにより、通常のシリコン酸化膜のＳＯＩ構造に比較し、大幅に低減することが可能である。
またＭＩＳ電界効果トランジスタが動作している時のチャネル領域と半導体基板間の電流リークを薄い第１の絶縁膜を設けることにより完全に防止することが可能である。
またＭＩＳ電界効果トランジスタを形成したＳＯＩＰＡＣ基板下に放熱用の空孔を設けることにより、ＭＩＳ電界効果トランジスタの高速化によって発生する熱による温度上昇を抑制し、高温での速度特性の劣化を改善することも可能である。
この結果、高速大容量通信、携帯情報端末、各種電子機械機器、宇宙関連機器等に対応可能で、保障温度範囲が広い半導体集積回路の製造を可能とする、高速、高信頼、高性能及び高集積を併せ持つＭＩＳ電界効果トランジスタを得ることができる。
【００１０】
次いで本発明に係る半導体装置における第１の実施例の製造方法について図２〜図１０及び図１を参照して説明する。ただし、ここでは本発明の半導体装置の形成に関する製造方法のみを記述し、一般の半導体集積回路に搭載される各種の素子(他のトランジスタ、抵抗、容量等)の形成に関する製造方法の記述は省略する。
【００１１】
図２
化学気相成長により、ｐ型のシリコン基板１上にシリコン窒化膜（Ｓｉ３Ｎ４）２を５０ｎｍ程度成長する。次いで化学気相成長により、２００ｎｍ程度のシリコン酸化膜（ＳｉＯ２）３を成長する。次いで化学気相成長により、シリコン窒化膜（Ｓｉ３Ｎ４）５を５０ｎｍ程度成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）５、シリコン酸化膜（ＳｉＯ２）３及びシリコン窒化膜（Ｓｉ３Ｎ４）２を順次異方性ドライエッチングし、開孔部を形成する。次いでレジスト（図示せず）を除去する。
【００１２】
図３
次いで露出したｐ型のシリコン基板１上にｐ型の縦（垂直）方向エピタキシャルＳｉ層２３を成長する。次いで化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ  以後ＣＭＰと略称）し、シリコン窒化膜（Ｓｉ３Ｎ４）５の平坦面より突出したｐ型の縦（垂直）方向エピタキシャルＳｉ層２３を平坦化する。次いで選択化学気相成長法により５０ｎｍ程度のタングステン膜２４を成長する。
【００１３】
図４
次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）５を異方性ドライエッチングし、開孔部を形成する。次いでレジスト（図示せず）を除去する。
【００１４】
図５
次いで露出したｐ型の縦（垂直）方向エピタキシャルＳｉ層２３の側面にｐ型の横（水平）方向エピタキシャルＳｉ層２５を成長し、シリコン窒化膜（Ｓｉ３Ｎ４）５の開孔部を埋め込む。ここで残されたシリコン窒化膜（Ｓｉ３Ｎ４）５は素子分離領域となる。
【００１５】
図６
次いでｐ型の横（水平）方向エピタキシャルＳｉ層２５の表面を９００℃程度で酸化し、２０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）（図示せず）を成長する。次いで熱酸化したシリコン酸化膜（ＳｉＯ２）（図示せず）及びシリコン窒化膜（Ｓｉ３Ｎ４）５をマスク層として、タングステン膜２４及びｐ型の縦（垂直）方向エピタキシャルＳｉ層２３を順次異方性ドライエッチングし、開孔部を形成する。次いで化学気相成長により、６０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）７を成長する。次いでシリコン窒化膜（Ｓｉ３Ｎ４）５及びｐ型の横（水平）方向エピタキシャルＳｉ層２５の平坦面上のシリコン酸化膜（ＳｉＯ２）７及び熱酸化したシリコン酸化膜（ＳｉＯ２）（図示せず）を化学的機械研磨（ＣＭＰ）し、シリコン酸化膜（ＳｉＯ２）７を開孔部に平坦に埋め込む。（この領域も素子分離領域の一部となる。）
【００１６】
図７
次いで化学気相成長により、２０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）２６を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン酸化膜（ＳｉＯ２）２６、ｐ型の横（水平）方向エピタキシャルＳｉ層２５及びシリコン酸化膜（ＳｉＯ２）３を選択的に順次異方性ドライエッチングし、シリコン窒化膜（Ｓｉ３Ｎ４）２の一部を露出する開孔部を形成する。この際シリコン窒化膜（Ｓｉ３Ｎ４）２がエッチングのストッパー膜となるのでＳｉ基板１はエッチングされない。次いでレジスト（図示せず）を除去する。
【００１７】
図８
次いで露出したｐ型の横（水平）方向エピタキシャルＳｉ層２５の側面間にｐ型の横（水平）方向エピタキシャルＳｉ層を成長し、一部の下部に空孔４を有するｐ型の横（水平）方向エピタキシャルＳｉ層６（ＳＯＩＰＡＣ基板）を形成する。（この際、空孔４直上は下地の影響が全くない単結晶シリコン層となる。）次いでシリコン酸化膜（ＳｉＯ２）２６を異方性ドライエッチングする。次いでｐ型の横（水平）方向エピタキシャルＳｉ層６（ＳＯＩＰＡＣ基板）の表面を酸化し、５ｎｍ程度のゲート酸化膜（ＳｉＯ２）１２を成長する。次いで化学気相成長により、７５ｎｍ程度の多結晶シリコン膜（ｐｏｌｙＳｉ）を成長する。次いでスパッタにより、７５ｎｍ程度のタングステンシリサイド膜（ＷＳｉ）を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジストをマスク層として、タングステンシリサイド膜（ＷＳｉ）及び多結晶シリコン膜（ｐｏｌｙＳｉ）を順次異方性ドライエッチングし、ゲート電極（ＷＳｉ／ｐｏｌｙＳｉ）１３を形成する。（ここで、チャネル領域を単結晶シリコン層に形成するため、ゲート長は少なくとも空孔幅以下に形成される。）次いでレジストを除去する。
【００１８】
図９
次いでｐ型の横（水平）方向エピタキシャルＳｉ層６（ＳＯＩＰＡＣ基板）に閾値電圧制御用の硼素のイオン注入をおこなう。次いでゲート電極（ＷＳｉ／ｐｏｌｙＳｉ）１３をマスク層として、ｎ型ソースドレイン領域（９、１０）形成用の燐のイオン注入をおこなう。次いでゲート電極（ＷＳｉ／ｐｏｌｙＳｉ）１３をマスク層として、余分のゲート酸化膜（ＳｉＯ２）１２をエッチング除去する。次いで化学気相成長により、３０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）を成長する。次いで全面異方性ドライエッチングし、ゲート電極（ＷＳｉ／ｐｏｌｙＳｉ）１３の側壁にのみサイドウォール（ＳｉＯ２）１４を形成する。次いで化学気相成長により、１０ｎｍ程度のイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）を成長する。次いでサイドウォール（ＳｉＯ２）１４及びゲート電極（ＷＳｉ／ｐｏｌｙＳｉ）１３をマスク層として、ｎ＋型ソースドレイン領域（８、１１）形成用の砒素のイオン注入をおこなう。次いでイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）をエッチング除去する。次いでＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）法によりアニールをおこない、ｎ型ソースドレイン領域（９、１０）及びｎ＋型ソースドレイン領域（８、１１）を形成する。
【００１９】
図１０
次いで化学気相成長により、４００ｎｍ程度のＰＳＧ膜１５を成長する。次いで化学的機械研磨（ＣＭＰ）し、平坦化する。次いで化学気相成長により、２０ｎｍ程度のシリコン窒化膜（Ｓｉ３Ｎ４）１６を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）１６及びＰＳＧ膜１５を順次異方性ドライエッチングし、ビアを形成する。次いでレジスト（図示せず）を除去する。次いでスパッタにより、バリアメタルとなるＴｉＮ１７を成長する。次いで化学気相成長により、タングステン（Ｗ）１８を成長する。次いで化学的機械研磨（ＣＭＰ）により、ビアに平坦に埋め込み、バリアメタル（ＴｉＮ）１７を有する導電プラグ（Ｗ）１８を形成する。
【００２０】
図１
次いで化学気相成長により、５００ｎｍ程度の層間絶縁膜（ＳｉＯＣ）１９を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、層間絶縁膜（ＳｉＯＣ）１９を異方性ドライエッチングし、開孔部を形成する。（この際、シリコン窒化膜（Ｓｉ３Ｎ４）１６がエッチングストッパー膜となる。）次いでレジスト（図示せず）を除去する。次いで化学気相成長により、１０ｎｍ程度のバリアメタル（ＴａＮ）２０を成長する。次いでスパッタにより、Ｃｕシード層を成長する。次いで電解メッキ法により５００ｎｍ程度のＣｕを成長する。次いで化学的機械研磨（ＣＭＰ）し、開孔部にＣｕを平坦に埋め込み、バリアメタル（ＴａＮ）２０を有するＣｕ配線２１を形成する。次いで化学気相成長により、Ｃｕのバリア絶縁膜となるシリコン窒化膜（Ｓｉ３Ｎ４）２２を成長し、本願発明のＳＯＩＰＡＣ構造のＮチャネルのＭＩＳ電界効果トランジスタを完成する。
【実施例２】
【００２１】
図１１は本発明の半導体装置における第２の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、ＳＯＩＰＡＣ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１〜２２は図１と同じ物を示している。
同図においては、ゲート電極長が空孔の幅に一致して自己整合に形成されていること以外は図１とほぼ同じ構造のＮチャネルＭＩＳ電界効果トランジスタが形成されている。（自己整合プロセスに関しては、第５の実施例で詳述する。）
本実施例においても第１の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、マスクの位置合わせ余裕を考慮しなくてよいため、より高集積化が可能となる。
【実施例３】
【００２２】
図１２は本発明の半導体装置における第３の実施例で、シリコン（Ｓｉ）基板を使用し、ＳＯＩＰＡＣ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１〜１２、１４〜２２は図１と同じ物を、２７はポリサイドゲート電極（ＣｏＳｉ２／ｐｏｌｙＳｉ）、２８はサリサイド層（ＣｏＳｉ２）を示している。
同図においては、ゲート電極長が空孔の幅に一致して自己整合に形成されていること、ポリサイドゲート電極（ＣｏＳｉ２／ｐｏｌｙＳｉ）及びメタルソースドレインとなるサリサイド層（ＣｏＳｉ２）が形成されていること以外は図１とほぼ同じ構造のＮチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においても第１の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、マスクの位置合わせ余裕を考慮しなくてよいため、より高集積化が可能となり、ソースドレイン領域の抵抗を低減できるため、より高速化が可能である。
【実施例４】
【００２３】
図１３は本発明の半導体装置における第４の実施例で、シリコン（Ｓｉ）基板を使用し、ＳＯＩＰＡＣ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１〜１１、１４〜２２は図１と同じ物を、２９はゲート酸化膜（Ｔａ２Ｏ５／ＳｉＯ２）、３０はゲート電極（Ａｌ）、３１は燐珪酸ガラス（ＰＳＧ）膜を示している。
同図においては、側壁のゲート酸化膜（Ｔａ２Ｏ５／ＳｉＯ２）厚を含むゲート電極長が空孔の幅に一致して自己整合に形成されていること、燐珪酸ガラス（ＰＳＧ）膜が２層に形成されていること、ゲート電極が低抵抗のＡｌにより形成されていること（いわゆるダマシンプロセスにより形成）以外は図１とほぼ同じ構造のＮチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においても第１の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、マスクの位置合わせ余裕を考慮しなくてよいため、より高集積化が可能となり、低抵抗のＡｌによりゲート電極の抵抗を低減できるため、より高速化が可能である。
【実施例５】
【００２４】
図１４〜図２３は本発明の半導体装置における第５の実施例で、図１４は模式側断面図、図１５〜図２３は製造方法の工程断面図である。
図１４は本発明の半導体装置における第５の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、ＳＯＩＰＡＣ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１〜５、７〜１１、１４〜２２は図１と同じ物を、２９〜３１は図１３と同じ物を、３２はｐ型の横（水平）方向エピタキシャルＳｉＧｅ層、３３はｐ型の横（水平）方向エピタキシャル歪みＳｉ層を示している。
同図においては、側壁のゲート酸化膜（Ｔａ２Ｏ５／ＳｉＯ２）厚を含むゲート電極長が空孔の幅に一致して自己整合に形成されていること、燐珪酸ガラス（ＰＳＧ）膜が２層に形成されていること、ゲート電極が低抵抗のＡｌにより形成されていること（いわゆるダマシンプロセスにより形成）、ｐ型の横（水平）方向エピタキシャルＳｉ層の替りにエピタキシャル歪みＳｉ層を挟んだエピタキシャルＳｉＧｅ層からなるＳＯＩＰＡＣ基板が形成されていること以外は図１とほぼ同じ構造のＮチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においても第１の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、マスクの位置合わせ余裕を考慮しなくてよいため、より高集積化が可能となり、低抵抗のＡｌによりゲート電極の抵抗を低減できること及び左右のＳｉＧｅ層から歪みＳｉ層の格子定数を広げることが可能で、キャリアの移動度を増加させることができること等により、さらに高速化が可能である。
【００２５】
次いで本発明に係る半導体装置における第５の実施例の製造方法について図１５〜図２３及び図１４を参照して説明する。
図１５
化学気相成長により、ｐ型のシリコン基板１上にシリコン窒化膜（Ｓｉ３Ｎ４）２を５０ｎｍ程度成長する。次いで化学気相成長により、２００ｎｍ程度のシリコン酸化膜（ＳｉＯ２）３を成長する。次いで化学気相成長により、シリコン窒化膜（Ｓｉ３Ｎ４）５を５０ｎｍ程度成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）５、シリコン酸化膜（ＳｉＯ２）３及びシリコン窒化膜（Ｓｉ３Ｎ４）２を順次異方性ドライエッチングし、開孔部を形成する。次いでレジスト（図示せず）を除去する。次いで露出したｐ型のシリコン基板１上にｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層３４（Ｇｅ濃度３０％程度）を成長する。次いで化学的機械研磨（ＣＭＰ）し、シリコン窒化膜（Ｓｉ３Ｎ４）５の平坦面より突出したｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層３４を平坦化する。次いで選択化学気相成長法により５０ｎｍ程度のタングステン膜２４を成長する。
【００２６】
図１６
次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）５を異方性ドライエッチングし、開孔部を形成する。次いでレジスト（図示せず）を除去する。
【００２７】
図１７
次いで露出したｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層３４の側面にｐ型の横（水平）方向エピタキシャルＳｉＧｅ層３２（Ｇｅ濃度３０％程度）を成長し、シリコン窒化膜（Ｓｉ３Ｎ４）５の開孔部を埋め込む。ここで残されたシリコン窒化膜（Ｓｉ３Ｎ４）５は素子分離領域となる。
【００２８】
図１８
次いでｐ型の横（水平）方向エピタキシャルＳｉＧｅ層３２の表面を９００℃程度で酸化し、２０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）（図示せず）を成長する。次いで熱酸化したシリコン酸化膜（ＳｉＯ２）（図示せず）及びシリコン窒化膜（Ｓｉ３Ｎ４）５をマスク層として、タングステン膜２４及びｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層３４を順次異方性ドライエッチングし、開孔部を形成する。次いで化学気相成長により、６０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）７を成長する。次いでシリコン窒化膜（Ｓｉ３Ｎ４）５及びｐ型の横（水平）方向エピタキシャルＳｉ層２５の平坦面上のシリコン酸化膜（ＳｉＯ２）７及び熱酸化したシリコン酸化膜（ＳｉＯ２）（図示せず）を化学的機械研磨（ＣＭＰ）し、シリコン酸化膜（ＳｉＯ２）７を開孔部に平坦に埋め込む。（この領域も素子分離領域の一部となる。）
【００２９】
図１９
次いで化学気相成長により、１５０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）３５を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン酸化膜（ＳｉＯ２）３５を異方性ドライエッチングする。次いで露出したシリコン窒化膜（Ｓｉ３Ｎ４）５及び前記レジスト（図示せず）をマスク層として、ｐ型の横（水平）方向エピタキシャルＳｉＧｅ層３２及びシリコン酸化膜（ＳｉＯ２）３を選択的に順次異方性ドライエッチングし、シリコン窒化膜（Ｓｉ３Ｎ４）２の一部を露出する開孔部を形成する。（図示されていないが、側断面図の前後方向においては、２段構造の開孔部となる。）この際シリコン窒化膜（Ｓｉ３Ｎ４）２がエッチングのストッパー膜となるのでＳｉ基板１はエッチングされない。次いでレジスト（図示せず）を除去する。
【００３０】
図２０
次いで露出したｐ型の横（水平）方向エピタキシャルＳｉＧｅ層３２の側面間にｐ型の横（水平）方向エピタキシャル歪みＳｉ層３３を成長し、歪みＳｉ層３３直下部に空孔４を有するｐ型のＳＯＩＰＡＣ基板（ＳｉＧｅ／歪みＳｉ／ＳｉＧｅ）（３２、３３）を形成する。次いで熱酸化し、露出した歪みＳｉ層の表面に５ｎｍ程度のダミーゲート酸化膜（ＳｉＯ２）３６を成長する。次いで化学気相成長により、６０ｎｍ程度の多結晶シリコン（ｐｏｌｙＳｉ）膜を成長する。次いで化学的機械研磨（ＣＭＰ）し、シリコン酸化膜（ＳｉＯ２）３５の開孔部に多結晶シリコン（ｐｏｌｙＳｉ）膜を平坦に埋め込み、ダミーゲート電極３７を形成する。ここで開孔部の深さは１５０ｎｍ程度であるが、ゲート配線の最大幅は１２０ｎｍ程度なので埋め込み可能である。こうして空孔４の直上部に自己整合してダミーゲート電極（ｐｏｌｙＳｉ）３７を形成することができる。次いでｐ型のＳＯＩＰＡＣ基板（ＳｉＧｅ／歪みＳｉ／ＳｉＧｅ）（３２、３３）に閾値電圧制御用の硼素のイオン注入をおこなう。（厳密には、チャネル領域となる歪みＳｉ層に硼素がイオン注入される。）
【００３１】
図２１
次いでダミーゲート電極（ｐｏｌｙＳｉ）３７をマスク層として、シリコン酸化膜（ＳｉＯ２）３５をエッチング除去する。次いで１０ｎｍ程度のイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）を成長する。次いでダミーゲート電極（ｐｏｌｙＳｉ）３７をマスク層として、ｎ型ソースドレイン領域（９、１０）形成用の燐のイオン注入をおこなう。次いでイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）をエッチング除去する。次いで化学気相成長により、３０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）を成長する。次いで全面異方性ドライエッチングし、ダミーゲート電極（ｐｏｌｙＳｉ）３７の側壁にのみサイドウォール（ＳｉＯ２）１４を形成する。次いで化学気相成長により、１０ｎｍ程度のイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）を成長する。次いでサイドウォール（ＳｉＯ２）１４及びダミーゲート電極（ｐｏｌｙＳｉ）３７をマスク層として、ｎ＋型ソースドレイン領域（８、１１）形成用の砒素のイオン注入をおこなう。次いでイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）をエッチング除去する。次いでＲＴＰ法によりアニールをおこない、ｎ型ソースドレイン領域（９、１０）及びｎ＋型ソースドレイン領域（８、１１）を形成する。この際若干の横方向拡散はあるが、概略歪みＳｉ部がチャネル領域となる。
【００３２】
図２２
次いで化学気相成長により、１５０ｎｍ程度の燐珪酸ガラス（ＰＳＧ）膜３１を成長する。次いでダミーゲート電極（ｐｏｌｙＳｉ）３７上のＰＳＧ膜３１を化学的機械研磨（ＣＭＰ）し、平坦化する。次いでＰＳＧ膜３１をマスク層として、ダミーゲート電極（ｐｏｌｙＳｉ）３７をエッチング除去する。次いでダミーゲート酸化膜（ＳｉＯ２）３６をエッチング除去し、開孔部を形成する。この際、ＰＳＧ膜３１も若干エッチングされるが問題はない。次いで７ｎｍ程度のゲート酸化膜（Ｔａ２Ｏ５／ＳｉＯ２）２９を成長する。次いでスパッタにより、６０ｎｍ程度Ａｌ膜を成長する。次いで化学的機械研磨（ＣＭＰ）し、ＰＳＧ膜３１の開孔部にゲート酸化膜（Ｔａ２Ｏ５／ＳｉＯ２）２９及びゲート電極（Ａｌ）３０を平坦に埋め込む。ここで開孔部の深さは１５０ｎｍ程度であるが、ゲート配線の最大幅は１２０ｎｍ程度なので埋め込み可能である。こうして空孔４の直上部に自己整合して低抵抗のゲート電極（Ａｌ）３０を形成することができる。
【００３３】
図２３
次いで化学気相成長により、２５０ｎｍ程度の燐珪酸ガラス（ＰＳＧ）膜１５を成長する。次いで化学気相成長により、２０ｎｍ程度のシリコン窒化膜（Ｓｉ３Ｎ４）１６を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）１６及びＰＳＧ膜１５を順次異方性ドライエッチングし、ビアを形成する。次いでレジスト（図示せず）を除去する。次いでスパッタにより、バリアメタルとなるＴｉＮ１７を成長する。次いで化学気相成長により、タングステン（Ｗ）１８を成長する。次いで化学的機械研磨（ＣＭＰ）により、ビアに平坦に埋め込み、バリアメタル（ＴｉＮ）１７を有する導電プラグ（Ｗ）１８を形成する。
【００３４】
図１４
次いで化学気相成長により、５００ｎｍ程度の層間絶縁膜（ＳｉＯＣ）１９を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、層間絶縁膜（ＳｉＯＣ）１９を異方性ドライエッチングし、開孔部を形成する。（この際、シリコン窒化膜（Ｓｉ３Ｎ４）１６がエッチングストッパー膜となる。）次いでレジスト（図示せず）を除去する。次いで化学気相成長により、１０ｎｍ程度のバリアメタル（ＴａＮ）２０を成長する。次いでスパッタにより、Ｃｕシード層を成長する。次いで電解メッキ法により５００ｎｍ程度のＣｕを成長する。次いで化学的機械研磨（ＣＭＰ）し、開孔部にＣｕを平坦に埋め込み、バリアメタル（ＴａＮ）２０を有するＣｕ配線２１を形成する。次いで化学気相成長により、Ｃｕのバリア絶縁膜となるシリコン窒化膜（Ｓｉ３Ｎ４）２２を成長し、本願発明のＳＯＩＰＡＣ構造のＮチャネルのＭＩＳ電界効果トランジスタを完成する。
【実施例６】
【００３５】
図２４〜図３１は本発明の半導体装置における第６の実施例で、図２４は模式側断面図、図２５〜図３１は製造方法の工程断面図である。
図２４は本発明の半導体装置における第６の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、ＳＯＩＰＡＣ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１〜５、７〜１１、１４〜２２は図１と同じ物を、２９〜３１は図１３と同じ物を、３８はｐ型の凹構造のエピタキシャルＳｉＧｅ層、３９はｐ型の縦横方向エピタキシャル歪みＳｉ層を示している。
同図においては、ｐ型の凹構造のエピタキシャルＳｉＧｅ層が設けられ、この凹構造部にエピタキシャル歪みＳｉ層を平坦に埋め込んだ構造のＳＯＩＰＡＣ基板が形成されていること以外は図１４とほぼ同じ構造のＮチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においても第１の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、マスクの位置合わせ余裕を考慮しなくてよいため、より高集積化が可能となり、低抵抗のＡｌによりゲート電極の抵抗を低減できること、左右及び下層のＳｉＧｅ層から歪みＳｉ層の格子定数を広げることが可能で、さらにキャリアの移動度を増加させることができること等により、さらなる高速化が可能である。
【００３６】
次いで本発明に係る半導体装置における第６の実施例の製造方法について図２５〜図３１及び図２４を参照して説明する。
第５の実施例に示される図１５〜図１８の工程をおこなった後、次の図２５の工程をおこなう。ただしｐ型の横（水平）方向エピタキシャルＳｉＧｅ層３２の膜厚は８０ｎｍ程度に形成されるものとする。
【００３７】
図２５
次いで化学気相成長により、２０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）２６を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン酸化膜（ＳｉＯ２）２６、ｐ型の横（水平）方向エピタキシャルＳｉＧｅ層３２及びシリコン酸化膜（ＳｉＯ２）３を選択的に順次異方性ドライエッチングし、シリコン窒化膜（Ｓｉ３Ｎ４）２の一部を露出する開孔部を形成する。この際シリコン窒化膜（Ｓｉ３Ｎ４）２がエッチングのストッパー膜となるのでＳｉ基板１はエッチングされない。次いでレジスト（図示せず）を除去する。
【００３８】
図２６
次いで露出したｐ型の横（水平）方向エピタキシャルＳｉＧｅ層３２の側面間にｐ型の横（水平）方向エピタキシャルＳｉＧｅ層を成長する。この際、直下部に空孔４が形成される。次いでシリコン酸化膜（ＳｉＯ２）２６をマスク層として、露出したｐ型の横（水平）方向エピタキシャルＳｉＧｅ層を５０ｎｍ程度異方性ドライエッチングし、凹構造のエピタキシャルＳｉＧｅ層３８を形成する。
【００３９】
図２７
次いでｐ型の凹構造のエピタキシャルＳｉＧｅ層３８の凹構造部にｐ型の縦横方向エピタキシャル歪みＳｉ層を成長する。次いで化学的機械研磨（ＣＭＰ）し、凹構造部に歪みＳｉ層３９を平坦に埋め込み、歪みＳｉ層３９直下部に空孔４を有するｐ型のＳＯＩＰＡＣ基板（凹構造ＳｉＧｅ層及び埋め込み歪みＳｉ層）（３８、３９）を形成する。
【００４０】
図２８
次いで熱酸化し、露出したＳＯＩＰＡＣ基板（凹構造ＳｉＧｅ層及び埋め込み歪みＳｉ層）（３８、３９）の表面に５ｎｍ程度のダミーゲート酸化膜（ＳｉＯ２）３６を成長する。次いで化学気相成長により、１５０ｎｍ程度の多結晶シリコン膜（ｐｏｌｙＳｉ）を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジストをマスク層として、多結晶シリコン膜（ｐｏｌｙＳｉ）を異方性ドライエッチングし、ダミーゲート電極（ｐｏｌｙＳｉ）３７を形成する。（ここで、チャネル領域を歪みＳｉ層に形成するため、ゲート長は少なくとも歪みＳｉ層幅以下に形成される。）次いでレジストを除去する。
【００４１】
図２９
次いでｐ型のＳＯＩＰＡＣ基板（凹構造ＳｉＧｅ層及び埋め込み歪みＳｉ層）（３８、３９）に閾値電圧制御用の硼素のイオン注入をおこなう。次いでダミーゲート電極（ｐｏｌｙＳｉ）３７をマスク層として、ｎ型ソースドレイン領域（９、１０）形成用の燐のイオン注入をおこなう。次いで余分のダミーゲート酸化膜（ＳｉＯ２）３６をエッチング除去する。次いで化学気相成長により、３０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）を成長する。次いで全面異方性ドライエッチングし、ダミーゲート電極（ｐｏｌｙＳｉ）３７の側壁にのみサイドウォール（ＳｉＯ２）１４を形成する。次いで化学気相成長により、１０ｎｍ程度のイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）を成長する。次いでサイドウォール（ＳｉＯ２）１４及びダミーゲート電極（ｐｏｌｙＳｉ）３７をマスク層として、ｎ＋型ソースドレイン領域（８、１１）形成用の砒素のイオン注入をおこなう。次いでイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）をエッチング除去する。次いでＲＴＰ法によりアニールをおこない、ｎ型ソースドレイン領域（９、１０）及びｎ＋型ソースドレイン領域（８、１１）を形成する。この際若干の横方向拡散はあるが、概略歪みＳｉ部がチャネル領域となる。
【００４２】
図３０
次いで化学気相成長により、１５０ｎｍ程度の燐珪酸ガラス（ＰＳＧ）膜３１を成長する。次いでダミーゲート電極（ｐｏｌｙＳｉ）３７上のＰＳＧ膜３１を化学的機械研磨（ＣＭＰ）し、平坦化する。次いでＰＳＧ膜３１をマスク層として、ダミーゲート電極（ｐｏｌｙＳｉ）３７をエッチング除去する。次いでダミーゲート酸化膜（ＳｉＯ２）３６をエッチング除去し、開孔部を形成する。この際、ＰＳＧ膜３１も若干エッチングされるが問題はない。次いで７ｎｍ程度のゲート酸化膜（Ｔａ２Ｏ５／ＳｉＯ２）２９を成長する。次いでスパッタにより、６０ｎｍ程度Ａｌ膜を成長する。次いで化学的機械研磨（ＣＭＰ）し、燐珪酸ガラス（ＰＳＧ）膜３１の開孔部にゲート酸化膜（Ｔａ２Ｏ５／ＳｉＯ２）２９及びゲート電極（Ａｌ）３０を平坦に埋め込む。ここで開孔部の深さは１５０ｎｍ程度であるが、ゲート配線の最大幅は１２０ｎｍ程度なので埋め込み可能である。こうして空孔４の直上部に低抵抗のゲート電極（Ａｌ）３０を形成することができる。
【００４３】
図３１
次いで化学気相成長により、２５０ｎｍ程度の燐珪酸ガラス（ＰＳＧ）膜１５を成長する。次いで化学気相成長により、２０ｎｍ程度のシリコン窒化膜（Ｓｉ３Ｎ４）１６を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）１６及びＰＳＧ膜１５を順次異方性ドライエッチングし、ビアを形成する。次いでレジスト（図示せず）を除去する。次いでスパッタにより、バリアメタルとなるＴｉＮ１７を成長する。次いで化学気相成長により、タングステン（Ｗ）１８を成長する。次いで化学的機械研磨（ＣＭＰ）により、ビアに平坦に埋め込み、バリアメタル（ＴｉＮ）１７を有する導電プラグ（Ｗ）１８を形成する。
【００４４】
図２４
次いで化学気相成長により、５００ｎｍ程度の層間絶縁膜（ＳｉＯＣ）１９を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、層間絶縁膜（ＳｉＯＣ）１９を異方性ドライエッチングし、開孔部を形成する。（この際、シリコン窒化膜（Ｓｉ３Ｎ４）１６がエッチングストッパー膜となる。）次いでレジスト（図示せず）を除去する。次いで化学気相成長により、１０ｎｍ程度のバリアメタル（ＴａＮ）２０を成長する。次いでスパッタにより、Ｃｕシード層を成長する。次いで電解メッキ法により５００ｎｍ程度のＣｕを成長する。次いで化学的機械研磨（ＣＭＰ）し、開孔部にＣｕを平坦に埋め込み、バリアメタル（ＴａＮ）２０を有するＣｕ配線２１を形成する。次いで化学気相成長により、Ｃｕのバリア絶縁膜となるシリコン窒化膜（Ｓｉ３Ｎ４）２２を成長し、本願発明のＳＯＩＰＡＣ構造のＮチャネルのＭＩＳ電界効果トランジスタを完成する。
【実施例７】
【００４５】
図３２は本発明の半導体装置における第７の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、ＳＯＩＰＡＣ構造に形成したショートチャネルのＮチャネル及びＰチャネルＭＩＳ電界効果トランジスタを含むＣＭＯＳ型の半導体集積回路の一部を示しており、１〜２２は図１と同じ物を、４０はｎ型のＳｉ層（ＳＯＩＰＡＣ基板）、４１はｐ＋型ドレイン領域、４２はｐ＋型ソース領域を示している。
同図においては、ｐ型のシリコン基板１上の左半分には、シリコン窒化膜（Ｓｉ３Ｎ４）２が設けられ、このシリコン窒化膜（Ｓｉ３Ｎ４）２上には、一部に空孔４を有するにシリコン酸化膜（ＳｉＯ２）３が設けられ、空孔４を挟んでシリコン酸化膜（ＳｉＯ２）３上に延在したｐ型のＳｉ層（ＳＯＩＰＡＣ基板）６が設けられている。この空孔４直上にはｐ型のＳｉ層（ＳＯＩＰＡＣ基板）６上にシリコン酸化膜（ＳｉＯ２）１２を介して空孔の幅以下のゲート電極（ＷＳｉ／ｐｏｌｙＳｉ）１３が設けられ、ゲート電極１３の側壁にはサイドウォール１４が設けられ、ｐ型のＳｉ層（ＳＯＩＰＡＣ基板）６には、ゲート電極１３に自己整合してｎ型ソースドレイン領域（９、１０）及びサイドウォール１４に自己整合してｎ＋型ソースドレイン領域（８、１１）が設けられ、ｎ＋型ソースドレイン領域（８、１１）には、それぞれバリアメタル（ＴｉＮ）１７を有する導電プラグ（Ｗ）１８を介してバリアメタル（ＴａＮ）２０を有するＣｕ配線２１が接続されているＬＤＤ構造からなるＮチャネルのＭＩＳ電界効果トランジスタが形成されている。一方、ｐ型のシリコン基板１上の右半分には、シリコン窒化膜（Ｓｉ３Ｎ４）２が設けられ、このシリコン窒化膜（Ｓｉ３Ｎ４）２上には、一部に空孔４を有するにシリコン酸化膜（ＳｉＯ２）３が設けられ、空孔４を挟んでシリコン酸化膜（ＳｉＯ２）３上に延在したｎ型のＳｉ層（ＳＯＩＰＡＣ基板）４０が設けられている。この空孔４直上にはｎ型のＳｉ層（ＳＯＩＰＡＣ基板）４０上にシリコン酸化膜（ＳｉＯ２）１２を介してゲート電極（ＷＳｉ／ｐｏｌｙＳｉ）１３が設けられ、ゲート電極１３の側壁にはサイドウォール１４が設けられ、ｎ型のＳｉ層（ＳＯＩＰＡＣ基板）４０には、ゲート電極１３に自己整合してｐ＋型ソースドレイン領域（４１、４２）が設けられ、ｐ＋型ソースドレイン領域（４１、４２）には、それぞれバリアメタル（ＴｉＮ）１７を有する導電プラグ（Ｗ）１８を介してバリアメタル（ＴａＮ）２０を有するＣｕ配線２１が接続されているＰチャネルのＭＩＳ電界効果トランジスタが形成されている。（ゲート電極１３にもＣｕ配線２１が接続されているが、図３２では省略されている。）
本実施例においては、ＰチャネルのＭＩＳ電界効果トランジスタを形成する工程が追加されるため、製造工程はやや増加するが、ＣＭＯＳにおいても第１の実施例と同様の効果を得ることが可能である。
【実施例８】
【００４６】
図３３は本発明の半導体装置における第８の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、ＳＯＩＰＡＣ構造に形成したショートチャネルのＮチャネル及びＰチャネルＭＩＳ電界効果トランジスタを含むＣＭＯＳ型の半導体集積回路の一部を示しており、１〜１１、１４〜２２は図１と同じ物を、２９〜３１は図１３と同じ物を、４０〜４２は図３２と同じ物を、４３は導電膜（ＷＳi）を示している。
同図においては、側壁のゲート酸化膜（Ｔａ２Ｏ５／ＳｉＯ２）厚を含むゲート電極長が空孔の幅に一致して自己整合に形成されていること、燐珪酸ガラス（ＰＳＧ）膜が２層に形成されていること、ゲート電極が低抵抗のＡｌにより形成されていること（いわゆるダマシンプロセスにより形成）及びＮチャネルとＰチャネルのドレイン領域が導電膜により接続された共通ドレイン領域構造に形成されていること以外は図３２とほぼ同じ構造のＮチャネル及びＰチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においても第１及び第５の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、マスクの位置合わせ余裕を考慮しなくてよいこと及び共通ドレイン領域構造を形成できることにより、かなりの高集積化が可能であり、低抵抗のＡｌによりゲート電極の抵抗を低減できるため、より高速化が可能である。
【実施例９】
【００４７】
図３４は本発明の半導体装置における第９の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、ＳＯＩＰＡＣ構造に形成したショートチャネルのＮチャネル及びＰチャネルＭＩＳ電界効果トランジスタを含むＣＭＯＳ型の半導体集積回路の一部を示しており、１〜１１、１４〜２２は図１と同じ物を、２９〜３１は図１３と同じ物を、４１及び４２は図３２と同じ物を、４４はｎ型の横（水平）方向エピタキシャルＳｉＧｅ層、４５はｎ型の横（水平）方向エピタキシャル歪みＳｉ層を示している。
同図においては、側壁のゲート酸化膜（Ｔａ２Ｏ５／ＳｉＯ２）厚を含むゲート電極長が空孔の幅に一致して自己整合に形成されていること、燐珪酸ガラス（ＰＳＧ）膜が２層に形成されていること、ゲート電極が低抵抗のＡｌにより形成されていること（いわゆるダマシンプロセスにより形成）及びｎ型の横（水平）方向エピタキシャルＳｉ層の替りにエピタキシャル歪みＳｉ層を挟んだエピタキシャルＳｉＧｅ層からなるＳＯＩＰＡＣ基板が形成されていること以外は図３２とほぼ同じ構造のＮチャネル及びＰチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においても第１及び第７の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、マスクの位置合わせ余裕を考慮しなくてよいことにより、より高集積化が可能であり、低抵抗のＡｌによりゲート電極の抵抗を低減できるため、より高速化が可能である。またＰチャネルＭＩＳ電界効果トランジスタのチャネル領域を歪みＳｉ層で形成できるため、格子定数の大きなＳｉＧe層の引っ張り応力により、歪みＳｉ層の正孔の移動度を増すことができるので、ＰチャネルＭＩＳ電界効果トランジスタの高速化が可能で、バランスのよい高速なＣＭＯＳ回路の形成が可能である。ここでＮチャネルＭＩＳ電界効果トランジスタも歪みＳｉ層で形成しない理由はＰチャネルＭＩＳ電界効果トランジスタの正孔の移動度を増すＳｉ層の面方位ではＮチャネルＭＩＳ電界効果トランジスタの電子の移動度が低下してしまうからである。
【実施例１０】
【００４８】
図３５は本発明の半導体装置における第１０の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、ＳＯＩＰＡＣ構造に形成したバイポーラトランジスタを含む半導体集積回路の一部を示しており、１〜５、７、１５〜２２は図１と同じ物を、３１は図１３と同じ物を、４０は図３２と同じ物を、４６はｎ型の縦（垂直）方向エピタキシャルＳｉ層、４７はｎ＋型不純物埋め込み層、４８はｎ型コレクター領域、４９はｐ型ベース領域、５０はｎ＋型エミッター領域、５１はｐ＋型ベースコンタクト領域、５２はバリアメタル（ＴｉＮ）、５３は導電プラグ（Ｗ）を示している。
同図においては、空孔４上及びシリコン酸化膜（ＳｉＯ２）４上に設けられたｎ型の横（水平）方向エピタキシャルＳｉ層４０及び空孔４上に設けられた縦（垂直）方向エピタキシャルＳｉ層４６の下部にｎ＋型不純物埋め込み層４７が形成され、空孔４上に設けられた縦（垂直）方向エピタキシャルＳｉ層４６に、ｎ＋型不純物埋め込み層４７に接するｎ型コレクター領域４８、ｐ型ベース領域４９、ｎ＋型エミッター領域５０及びｐ＋型ベースコンタクト領域からなるバイポーラトランジスタが形成されている。
したがって、全周囲を絶縁膜及び下部に絶縁膜を有する空孔により島状に絶縁分離されたＳＯＩＰＡＣ基板にバイポーラトランジスタを形成できるため、浮遊容量を大幅に低減すること（ほとんどゼロ）が可能である。
またバイポーラトランジスタの電気特性を決定する、エミッター、ベース及びコレクターを下地の影響のない単結晶の半導体層に形成できるため、極めて安定した特性を有する高信頼なバイポーラトランジスタを得ることが可能である。
またコレクターと半導体基板間の容量を、絶縁膜が充満されている場合に比較し、空孔を設けることにより、空孔（空気）存在分だけ低減することが可能である。
またコレクターと半導体基板間の電流リークを空孔直下に薄い第１の絶縁膜を設けることにより完全に防止することが可能である。
またコレクター直下に空孔を設けることにより、バイポーラトランジスタに大電流が流れた際に発生する熱による温度上昇が原因で生じる速度特性の劣化を、空孔に放熱させることにより、改善することも可能である。
【００４９】
上記実施例においては、下地の絶縁膜（第１の絶縁膜）にシリコン窒化膜を使用し、空孔を形成する絶縁膜（第２の絶縁膜）にシリコン酸化膜を使用しているが、これに限定されず、逆であってもよいし、また他の絶縁膜の組み合わせであってもよい。要は下地絶縁膜と空孔形成絶縁膜とでエッチング耐性があればどのような絶縁膜の組み合わせを使用しても本願発明は成立する。
また上記実施例においては、シリコン基板にシリコン系のエピタキシャル半導体層を形成する場合を説明しているが、シリコン基板にシリコン系以外の半導体層あるいは化合物半導体層を形成してもよく、またシリコン基板に限らず、化合物半導体基板を使用してもよい。
また半導体層を成長させる場合は、化学気相成長によるばかりでなく、分子線成長法（ＭＢＥ）によっても、有機金属気相成長法（ＭＯＣＶＤ）によっても、原子層結晶成長法（ＡＬＥ）によっても、また他のいかなる結晶成長法を利用してもよい。
またゲート電極、ゲート酸化膜、バリアメタル、導電プラグ、配線、他の絶縁膜、導電膜等は上記実施例に限定されず、同様の特性を有する材料であればどのような材料を使用してもよい。
また上記実施例のすべてはエンハンスメント型のＭＩＳ電界効果トランジスタを形成する場合について記載しているが、デブリーション型のＭＩＳ電界効果トランジスタを形成してもよい。この場合は導電型が反対のエピタキシャル半導体層を成長するか、あるいはエピタキシャル半導体層を成長して後に反対導電型の不純物をイオン注入して導電型を変換したエピタキシャル半導体層を使用して同様構造のＭＩＳ電界効果トランジスタを形成すればよい。
【産業上の利用可能性】
【００５０】
本願発明は、特に極めて高速で、高信頼且つ高集積なＭＩＳ電界効果トランジスタを目指したものではあるが、高速に限らず、ＭＩＳ電界効果トランジスタを搭載するすべての半導体集積回路に利用することは可能である。
また半導体集積回路ばかりでなく、単体の個別半導体素子としての利用も可能である。
またＭＩＳ電界効果トランジスタばかりでなく、他の電界効果トランジスタ、バイポーラトランジスタ、液晶用のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等に利用できる可能性がある。
【符号の説明】
【００５１】
１    ｐ型のシリコン（Ｓｉ）基板
２    シリコン窒化膜（Ｓｉ３Ｎ４）
３    シリコン酸化膜（ＳｉＯ２）
４    空孔
５    素子分離領域のシリコン窒化膜（Ｓｉ３Ｎ４）
６    ｐ型の横（水平）方向エピタキシャルＳｉ層
７    埋め込みシリコン酸化膜（ＳｉＯ２）
８    ｎ＋型ソース領域
９    ｎ型ソース領域
１０  ｎ型ドレイン領域
１１  ｎ＋型ドレイン領域
１２  ゲート酸化膜（ＳｉＯ２）
１３  ゲート電極（ＷＳｉ／ｐｏｌｙＳｉ）
１４  シリコン酸化膜（ＳｉＯ２）
１５  燐珪酸ガラス（ＰＳＧ）膜
１６  シリコン窒化膜（Ｓｉ３Ｎ４）
１７  バリアメタル（ＴｉＮ）
１８  導電プラグ（Ｗ）
１９  層間絶縁膜（ＳｉＯＣ）
２０  バリアメタル（ＴａＮ）
２１  Ｃｕ配線（Ｃｕシード層含む）
２２  バリア絶縁膜（Ｓｉ３Ｎ４）
２３  ｐ型の縦（垂直）方向エピタキシャルＳｉ層
２４  選択化学気相成長導電膜（ＷＳｉ）
２５  ｐ型の横（水平）方向エピタキシャルＳｉ層
２６  シリコン酸化膜（ＳｉＯ２）
２７  ポリサイドゲート電極（ＣｏＳｉ２／ｐｏｌｙＳｉ）
２８  サリサイド層（ＣｏＳｉ２）
２９  ゲート酸化膜（Ｔａ２Ｏ５／ＳｉＯ２）
３０  ゲート電極（Ａｌ）
３１  燐珪酸ガラス（ＰＳＧ）膜
３２  ｐ型の横（水平）方向エピタキシャルＳｉＧｅ層
３３  ｐ型の横（水平）方向エピタキシャル歪みＳｉ層
３４  ｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層
３５  シリコン酸化膜（ＳｉＯ２）
３６  ダミーゲート酸化膜（ＳｉＯ２）
３７  ダミーゲート電極（ｐｏｌｙＳｉ）
３８  ｐ型の凹構造のエピタキシャルＳｉＧｅ層
３９  ｐ型の縦（垂直）及び横（水平）方向エピタキシャル歪みＳｉ層
４０  ｎ型の横（水平）方向エピタキシャルＳｉＧｅ層
４１  ｐ＋型ドレイン領域
４２  ｐ＋型ソース領域
４３  導電膜（ＷＳｉ）
４４  ｎ型の横（水平）方向エピタキシャルＳｉＧｅ層
４５  ｎ型の横（水平）方向エピタキシャル歪みＳｉ層
４６  ｎ型の縦（垂直）方向エピタキシャルＳｉ層、
４７  ｎ＋型不純物埋め込み層、
４８  ｎ型コレクター領域、
４９  ｐ型ベース領域、
５０  ｎ＋型エミッター領域、
５１  ｐ＋型ベースコンタクト領域、
５２  バリアメタル（ＴｉＮ）、
５３  導電プラグ（Ｗ）
【図１】
0005722571.tif 000002
【図２】
0005722571.tif 000003
【図３】
0005722571.tif 000004
【図４】
0005722571.tif 000005
【図５】
0005722571.tif 000006
【図６】
0005722571.tif 000007
【図７】
0005722571.tif 000008
【図８】
0005722571.tif 000009
【図９】
0005722571.tif 000010
【図１０】
0005722571.tif 000011
【図１１】
0005722571.tif 000012
【図１２】
0005722571.tif 000013
【図１３】
0005722571.tif 000014
【図１４】
0005722571.tif 000015
【図１５】
0005722571.tif 000016
【図１６】
0005722571.tif 000017
【図１７】
0005722571.tif 000018
【図１８】
0005722571.tif 000019
【図１９】
0005722571.tif 000020
【図２０】
0005722571.tif 000021
【図２１】
0005722571.tif 000022
【図２２】
0005722571.tif 000023
【図２３】
0005722571.tif 000024
【図２４】
0005722571.tif 000025
【図２５】
0005722571.tif 000026
【図２６】
0005722571.tif 000027
【図２７】
0005722571.tif 000028
【図２８】
0005722571.tif 000029
【図２９】
0005722571.tif 000030
【図３０】
0005722571.tif 000031
【図３１】
0005722571.tif 000032
【図３２】
0005722571.tif 000033
【図３３】
0005722571.tif 000034
【図３４】
0005722571.tif 000035
【図３５】
0005722571.tif 000036
【図３６】
0005722571.tif 000037