(57)【特許請求の範囲】
【請求項１】
異なるフィルタ特性を有し、同じ入力信号をフィルタリングすることにより複数の出力信号をそれぞれ出力する複数のディジタルフィルタと、
前記複数の出力信号に基づいて、前記入力信号におけるノイズの有無を検出するノイズ解析部と
を備え、
前記ノイズ解析部は、前記複数の出力信号の値が一致するか否かに基づいて、前記入力信号におけるノイズの有無を検出する
ノイズ解析装置。
【請求項２】
前記複数のディジタルフィルタと前記ノイズ解析部との間に設けられ、前記複数のディジタルフィルタ間の信号遅延差を減少させる遅延回路
を更に備える
請求項１に記載のノイズ解析装置。
【請求項３】
前記フィルタ特性は、フィルタリング時間である
請求項１又は２に記載のノイズ解析装置。
【請求項４】
前記複数のディジタルフィルタのそれぞれの前記フィルタリング時間は、段階的に異なっている
請求項３に記載のノイズ解析装置。
【請求項５】
前記フィルタ特性は、前記入力信号に対するスレッショルドレベルである
請求項１又は２に記載のノイズ解析装置。
【請求項６】
前記ノイズ解析部は、前記入力信号におけるノイズの有無に基づき、前記入力信号におけるノイズの発生頻度を算出する
請求項１から５のいずれか一項に記載のノイズ解析装置。
【請求項７】
前記ノイズ解析部は、前記入力信号におけるノイズの有無に基づき、前記入力信号におけるノイズの発生期間を検出する
請求項１から６のいずれか一項に記載のノイズ解析装置。
【請求項８】
前記ノイズ解析部は、前記複数の出力信号を比較することによって、前記検出されたノイズの波形に関するノイズ情報を取得する
請求項１から７のいずれか一項に記載のノイズ解析装置。
【請求項９】
請求項１から８のいずれか一項に記載のノイズ解析装置と、
前記入力信号が入力される、フィルタ特性が可変な可変ディジタルフィルタと
を備え、
前記ノイズ解析部は、前記複数の出力信号を比較することによって前記複数のディジタルフィルタの中から前記ノイズを除去可能なディジタルフィルタを識別し、前記識別されたディジタルフィルタの前記フィルタ特性に基づいて前記可変ディジタルフィルタの前記フィルタ特性を設定する
電子装置。
【請求項１０】
請求項８に記載のノイズ解析装置と、
前記ノイズ解析装置が適用される複数の信号線と、
前記複数の信号線に関する前記ノイズ情報に基づいて、ノイズ源を特定するノイズ源特定装置と、を備える
ノイズ源特定システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズ解析装置、電子装置、及びノイズ源特定システムに関する。
【背景技術】
【０００２】
電子機器をノイズが発生する環境下において動作させる場合、ノイズが電子機器の動作に悪影響を及ぼす可能性がある。そのため、ノイズを除去するディジタルフィルタ（例えば、特許文献１を参照）が利用される場合がある。例えば、シーケンサの入力ユニットは、スイッチやセンサ等のデバイスからの入力信号を、ディジタルフィルタを通して取り込んでいる。【０００３】
但し、ディジタルフィルタは、ノイズを除去することはできるが、ノイズの有無やノイズレベルを検出することはできない。ノイズの有無やノイズレベルといった情報は、ノイズ源の特定などに有用であり、その取得が望まれる。【０００４】
特許文献２は、モータ制御装置を開示している。そのモータ制御装置は、インバータ回路と、インバータ回路の３相交流出力の電流を検出する電流検出装置と、を備える。電流検出装置には、ＡＤ変換器のクロック信号とデータ信号が入力される。そして、一定時間中のクロック数を測定することにより、ノイズレベルが検出される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１３４０７０号公報
【特許文献２】特開２０１２−１０５４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の１つの目的は、簡単な構成でノイズの有無を検出することができる技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の１つの観点において、ノイズ解析装置が提供される。そのノイズ解析装置は、複数のディジタルフィルタとノイズ解析部とを備える。複数のディジタルフィルタは、異なるフィルタ特性を有し、同じ入力信号をフィルタリングすることにより複数の出力信号をそれぞれ出力する。ノイズ解析部は、複数の出力信号に基づいて、入力信号におけるノイズの有無を検出する。より詳細には、ノイズ解析部は、複数の出力信号の値が一致するか否かに基づいて、入力信号におけるノイズの有無を検出する。
【発明の効果】
【０００８】
本発明によれば、簡単な構成でノイズの有無を検出することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施の形態１において用いられるディジタルフィルタの構成例を示す回路図である。
【図２】図２は、ノイズとディジタルフィルタのフィルタリング時間との関係を説明するための概念図である。
【図３】図３は、ノイズとディジタルフィルタのフィルタリング時間との関係を説明するための概念図である。
【図４】図４は、本発明の実施の形態１に係るノイズ解析装置の構成例を示すブロック図である。
【図５】図５は、本発明の実施の形態１に係るノイズ解析装置の動作例を示すタイミングチャートである。
【図６】図６は、本発明の実施の形態１に係るノイズ解析装置のノイズ検出機能を説明するためのロジック図である。
【図７】図７は、図６で示されたノイズ検出機能を説明するための真理値表である。
【図８】図８は、本発明の実施の形態１に係るノイズ解析装置の他の機能例を説明するためのブロック図である。
【図９】図９は、本発明の実施の形態１に係るノイズ解析装置の更に他の機能例を説明するためのブロック図である。
【図１０】図１０は、本発明の実施の形態１に係るノイズ解析装置の更に他の機能例を説明するためのブロック図である。
【図１１】図１１は、図１０で示された機能を説明するための真理値表である。
【図１２】図１２は、本発明の実施の形態２に係るノイズ解析装置の構成例を示すブロック図である。
【図１３】図１３は、本発明の実施の形態３に係る電子装置の構成例を示すブロック図である。
【図１４】図１４は、本発明の実施の形態４におけるディジタルフィルタの動作例を示すタイミングチャートである。
【図１５】図１５は、本発明の実施の形態５に係るノイズ源特定システムの構成例を示すブロック図である。
【発明を実施するための形態】
【００１０】
添付図面を参照して、本発明の実施の形態を説明する。
【００１１】
実施の形態１．
＜ディジタルフィルタの構成例＞
図１は、本実施の形態において用いられるディジタルフィルタ１０の構成例を示す回路図である。このディジタルフィルタ１０は、入力信号ＩＮを受け取り、出力信号ＯＵＴを出力する。より詳細には、ディジタルフィルタ１０は、複数のＤフリップフロップ１１、ＡＮＤ回路１２、負論理のＯＲ回路１３、及びＲＳフリップフロップ１４を備えている。
【００１２】
複数のＤフリップフロップ１１（図１の例では、３段のＤフリップフロップ１１−１〜１１−３）は、シフトレジスタを構成するように直列に接続されている。初段のフリップフロップ１１−１には入力信号ＩＮが供給される。各々のＤフリップフロップ１１はクロック信号ＣＬＫに基づいて動作し、それにより、入力信号ＩＮがシフトレジスタを順次シフトしていく。
【００１３】
入力信号ＩＮ及び複数のＤフリップフロップ１１のそれぞれからの出力信号は、ＡＮＤ回路１２及び負論理のＯＲ回路１３に入力される。ＡＮＤ回路１２の出力信号は、ＲＳフリップフロップ１４のセット端子に入力される。負論理のＯＲ回路１３の出力信号は、ＲＳフリップフロップ１４のリセット端子に入力される。また、ＲＳフリップフロップ１４もクロック信号ＣＬＫに基づいて動作する。このＲＳフリップフロップ１４の出力信号が、上記の出力信号ＯＵＴである。
【００１４】
以上のような構成により、ディジタルフィルタ１０は、入力信号ＩＮに所定のフィルタリング時間変化がなければ、当該入力信号ＩＮを取り込み、出力信号ＯＵＴとして出力する。逆に言えば、ディジタルフィルタ１０は、所定のフィルタリング時間より短いパルス状の変化を、ノイズとして除去する。その所定のフィルタリング時間は、次の式（１）により与えられる。
【００１５】
式（１）：［フィルタリング時間］＝［シフトレジスタの段数］×［クロック周期］
【００１６】
従って、シフトレジスタを構成するＤフリップフロップ１１の段数やクロック信号ＣＬＫの周波数を変えることによって、ディジタルフィルタ１０で除去可能なノイズの特性を調整することが可能である。
【００１７】
図２及び図３は、ノイズとディジタルフィルタ１０のフィルタリング時間との関係を説明するための概念図である。図２及び図３を参照して、ノイズを除去する場合と除去しない場合を説明する。尚、ノイズの特性を規定するパラメータとしては、図２に示されるようなノイズ周期、ノイズ幅、ノイズ強度（ノイズ振幅）がある。
【００１８】
ここでは、一例として、２つのディジタルフィルタ１０−Ａ，１０−Ｂを考える。ディジタルフィルタ１０−Ａ，１０−Ｂにおいて、シフトレジスタの段数は同じであるが、クロック周期は異なるとする。具体的には、図２に示されるように、ディジタルフィルタ１０−Ａへのクロック信号ＣＬＫ−Ａの周期は、ディジタルフィルタ１０−Ｂへのクロック信号ＣＬＫ−Ｂの周期よりも短いとする。その結果、ディジタルフィルタ１０−Ａのフィルタリング時間ＦＴ−Ａは、ディジタルフィルタ１０−Ｂのフィルタリング時間ＦＴ−Ｂよりも短くなっている。
【００１９】
図２に示されるように、ノイズ周期がフィルリング時間ＦＴ−Ａよりも長くフィルタリング時間ＦＴ−Ｂよりも短いノイズが、ディジタルフィルタ１０−Ａ，１０−Ｂの各々に入力された場合を考える。この場合、ノイズ周期より短いフィルタリング時間ＦＴ−Ａのディジタルフィルタ１０−Ａは、そのノイズを除去しきれない。結果として、ディジタルフィルタ１０−Ａからの出力信号ＯＵＴ−Ａには、そのノイズに相当する信号が混入することになる。一方、ノイズ周期より長いフィルタリング時間ＦＴ−Ｂのディジタルフィルタ１０−Ｂは、そのノイズを除去することができる。結果として、ディジタルフィルタ１０−Ｂからの出力信号ＯＵＴ−Ｂには、ノイズは反映されない。
【００２０】
次に、図３を参照して、２種類のノイズＮ１，Ｎ２が入力される場合を考える。ノイズＮ２のノイズ周期は、ノイズＮ１のノイズ周期よりも長い。一般に、ノイズ周期が長いほど、ノイズ強度も高い。つまり、ノイズＮ２の強度は、ノイズＮ１の強度よりも高い。以降の説明において、ノイズ周期が長く、ノイズ強度が高いノイズは、「大きいノイズ」と呼ばれる場合がある。逆に、ノイズ周期が短く、ノイズ強度が低いノイズは、「小さいノイズ」と呼ばれる場合がある。
【００２１】
図３に示される例では、小さいノイズＮ１に関しては、ディジタルフィルタ１０−Ａは当該ノイズＮ１を除去せず、ディジタルフィルタ１０−Ｂは当該ノイズＮ１を除去している。しかし、大きいノイズＮ２に関しては、ディジタルフィルタ１０−Ａも１０−Ｂも、当該ノイズＮ２を除去していない。つまり、同じディジタルフィルタ１０−Ａ，１０−Ｂを用いる場合であっても、出力信号ＯＵＴ−Ａ，ＯＵＴ−Ｂの組み合わせは、“ノイズの大きさ”によって変動する。逆に言えば、フィルタリング時間の異なるディジタルフィルタ１０−Ａ，１０−Ｂのそれぞれからの出力信号ＯＵＴ−Ａ，ＯＵＴ−Ｂの組み合わせから、“ノイズの大きさ”に関する情報を取得することができる。
【００２２】
本願発明は、以上の図２や図３を用いて説明した知見に基づくものである。
【００２３】
尚、ディジタルフィルタ１０の構成は、図１で示されたものに限られない。例えば、特許文献１に記載されているような構成でも構わない。
【００２４】
＜ノイズ解析装置の構成例＞
本実施の形態によれば、上述のディジタルフィルタ１０を複数利用することにより、簡単な構成でノイズの有無を検出することが可能となる。図４は、そのような機能を備えるノイズ解析装置１の構成例を示すブロック図である。図５は、そのノイズ解析装置１の動作例を示すタイミングチャートである。
【００２５】
図４に示されるノイズ解析装置１は、複数のディジタルフィルタ１０−１〜１０−４、遅延回路２０、及びノイズ解析部３０を備えている。尚、複数のディジタルフィルタ１０の数は４個に限られない。
【００２６】
複数のディジタルフィルタ１０−１〜１０−４には、同じ入力信号ＩＮが共通して入力される。そして、複数のディジタルフィルタ１０−１〜１０−４は、それぞれ、クロック信号ＣＬＫ１〜ＣＬＫ４に基づいて入力信号ＩＮのフィルタリングを行い、複数の出力信号ＯＵＴ１〜ＯＵＴ４を出力する。尚、クロック信号ＣＬＫ１〜ＣＬＫ４の周期（周波数）は、互いに異なっていてもよいし、同じであってもよい。
【００２７】
本実施の形態によれば、複数のディジタルフィルタ１０−１〜１０−４は、それぞれ異なるフィルタ特性を有している。より詳細には、上述のフィルタリング時間（すなわち、除去可能なノイズ周期）が、複数のディジタルフィルタ１０−１〜１０−４間で異なっている。このような設定は、ディジタルフィルタ１０−１〜１０−４のそれぞれにおけるシフトレジスタの段数やクロック信号の周期を調整することにより可能である。
【００２８】
一例として、ディジタルフィルタ１０−１のフィルタリング時間が最も短く、ディジタルフィルタ１０−２，１０−３，１０−４の順番で、フィルタリング時間が段階的に長くなっていく場合を考える。この場合、ノイズを除去できるディジタルフィルタ１０と、ノイズを除去できないディジタルフィルタ１０の両方が発生する可能性がある。例えば図５に示される例では、ディジタルフィルタ１０−３，１０−４はノイズを除去するが、ディジタルフィルタ１０−１は当該ノイズを除去しておらず、また、ディジタルフィルタ１０−２は当該ノイズの一部を除去していない。その結果、ディジタルフィルタ１０−１，１０−２からの出力信号ＯＵＴ１，ＯＵＴ２にはノイズが反映されることになる。すなわち、同じ入力信号ＩＮをフィルタリングするディジタルフィルタ１０−１〜１０−４からの出力信号ＯＵＴ１〜ＯＵＴ４の値が不一致となる。
【００２９】
ノイズ解析部３０は、このようなディジタルフィルタ１０−１〜１０−４のそれぞれからの出力信号ＯＵＴ１〜ＯＵＴ４を受け取り、受け取った出力信号ＯＵＴ１〜ＯＵＴ４に基づいて入力信号ＩＮにおけるノイズの解析を行う。このノイズ解析部３０の機能例は、後述される。尚、ノイズ解析部３０は、ロジック回路で構成されてもよいし、マイクロコンピュータ等のプロセッサで構成されてもよい。あるいは、ノイズ解析部３０は、ロジック回路とプロセッサの組み合わせであってもよい。
【００３０】
尚、複数のディジタルフィルタ１０−１〜１０−４のそれぞれにおける信号遅延量が異なる場合、図４に示されるように、それらディジタルフィルタ１０−１〜１０−４とノイズ解析部３０との間に遅延回路２０が設けられると好適である。図５に示されるように、遅延回路２０は、ディジタルフィルタ１０−１〜１０−４間で発生する信号遅延の差を減少させる役割を果たす。すなわち、遅延回路２０は、ディジタルフィルタ１０−１〜１０−４のそれぞれからの出力信号ＯＵＴ１〜ＯＵＴ４を同期させる。図４及び図５に示される例では、遅延回路２０は、遅延量の異なる遅延素子２０−１，２０−２，２０−３が出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３のそれぞれの信号線上に配置されることにより構成されている。
【００３１】
このような遅延回路２０により、ノイズ解析部３０による解析精度は向上する。但し、原理上、複数のディジタルフィルタ１０間で信号遅延の差が発生しないのであれば、遅延回路２０は不要である。
【００３２】
また、複数のディジタルフィルタ１０の中に、フィルタリング時間が同じものが含まれていてもよい。この場合、フィルタリング時間が同じディジタルフィルタ１０の一部が故障しても、正常なディジタルフィルタ１０からの信号でノイズを検知できる可能性があるため、解析精度は向上する。また、基板配線パターン等に起因してクロック信号の遅延が発生した場合でも、同じ入力波形に対して多点でフィルタリングするため、ノイズ解析の精度は向上する。
【００３３】
＜ノイズ解析部３０の様々な機能例＞
上述の通り、同じ入力信号ＩＮをフィルタリングするディジタルフィルタ１０−１〜１０−４からの出力信号ＯＵＴ１〜ＯＵＴ４の値が不一致となる場合がある。これは、入力信号ＩＮにノイズが発生していることを意味する。従って、ノイズ解析部３０は、出力信号ＯＵＴ１〜ＯＵＴ４の値が一致するか否かに基づいて、入力信号ＩＮにおけるノイズの有無を検出することができる。すなわち、出力信号ＯＵＴ１〜ＯＵＴ４の値が一致する場合、ノイズ解析部３０は、入力信号ＩＮにノイズは無いと判定する。一方、出力信号ＯＵＴ１〜ＯＵＴ４の値が不一致の場合、ノイズ解析部３０は、入力信号ＩＮにノイズが有ると判定する。
【００３４】
図６は、このようなノイズ検出の機能を担うノイズ検出部４０のロジック構成例を示している。ノイズ検出部４０は、ノイズ解析部３０が備える１つの機能ブロックである。ノイズ検出部４０は、出力信号ＯＵＴ１〜ＯＵＴ４に基づいて入力信号ＩＮにおけるノイズの有無を検出し、当該検出の結果を示すノイズ検出信号ＳＤを出力する。
【００３５】
より詳細には、ノイズ検出部４０は、ＡＮＤ回路４１、ＯＲ回路４２、及びＥＸＯＲ回路４３を備えている。ＡＮＤ回路４１は、出力信号ＯＵＴ１〜ＯＵＴ４の論理積を示す信号ＳＡを出力する。ＯＲ回路４２は、出力信号ＯＵＴ１〜ＯＵＴ４の論理和を示す信号ＳＢを出力する。ＥＸＯＲ回路４３は、信号ＳＡと信号ＳＢの排他的論理和をノイズ検出信号ＳＤとして出力する。
【００３６】
図７の真理値表に示されるように、出力信号ＯＵＴ１〜ＯＵＴ４の値が一致する場合、ノイズ検出信号ＳＤはＬｏｗレベルである。これは、ノイズが検出されなかったことを意味する。一方、出力信号ＯＵＴ１〜ＯＵＴ４の値が不一致の場合、ノイズ検出信号ＳＤはＨｉｇｈレベルとなる。これは、ノイズが検出されたことを意味する。このように、極めて簡単な構成で、ノイズ検出機能が実現されていることが分かる。
【００３７】
図８は、ノイズ解析部３０が備える他の機能例を説明するためのブロック図である。ノイズ解析部３０が備えるカウンタ５０は、上述のノイズ検出部４０からノイズ検出信号ＳＤを受け取り、ノイズ検出信号ＳＤがＨｉｇｈレベルとなった回数、すなわち、ノイズが検出された回数をカウントする。そして、カウンタ５０は、一定期間内に得られたカウント値、すなわち、ノイズの発生頻度を示すノイズ頻度信号ＳＦを出力する。このように、入力信号ＩＮにおけるノイズの有無に基づいて、入力信号ＩＮにおけるノイズの発生頻度を算出することもできる。
【００３８】
図９は、ノイズ解析部３０が備える更に他の機能例を説明するためのブロック図である。ノイズ解析部３０が備えるモニタ部６０は、上述のノイズ検出部４０から出力されるノイズ検出信号ＳＤをモニタし、ノイズ検出信号ＳＤがＨｉｇｈレベルとなっている期間、すなわち、ノイズの発生期間を検出する。そして、モニタ部６０は、検出されたノイズの発生期間を示すノイズ期間信号ＳＭを出力する。このように、入力信号ＩＮにおけるノイズの有無に基づいて、入力信号ＩＮにおけるノイズの発生期間を検出することもできる。
【００３９】
図１０は、ノイズ解析部３０が備える更に他の機能例を説明するためのブロック図である。ノイズ解析部３０が備える波形解析部７０は、出力信号ＯＵＴ１〜ＯＵＴ４を比較することによって、検出ノイズの波形（強度、周期等）に関するノイズ情報ＳＮを取得する。
【００４０】
例えば、図５の期間Ｐ１，Ｐ２の両方において、出力信号ＯＵＴ１〜ＯＵＴ４は不一致であり、ノイズが検出される。但し、その不一致の状況、すなわち、出力信号ＯＵＴ１〜ＯＵＴ４の“組み合わせ”は、期間Ｐ１と期間Ｐ２とで異なっている。フィルタリング時間がディジタルフィルタ１０−１〜１０−４間で異なっているため、そのような出力信号ＯＵＴ１〜ＯＵＴ４の“組み合わせ”は、検出ノイズの大きさに関する情報を含んでいる。出力信号の組み合わせが検出ノイズの大きさに関する情報を含むことに関しては、既出の図３も参照されたい。
【００４１】
従って、波形解析部７０は、出力信号ＯＵＴ１〜ＯＵＴ４を比較することによって、検出ノイズの大きさに関する情報を取得することができる。具体的には、図１１に示される真理値表の通りである。図１１中の“／”はノイズが無いことを意味し、“小”及び“大”は、検出されるノイズの大きさを示している。例えば、「ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４」＝「１，０，０，０」の場合と、「ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４」＝「１，１，１，０」の場合とでは、前者の方がノイズが小さく、後者の方がノイズが大きい。
【００４２】
尚、図１０及び図１１のような解析の精度を向上させるには、複数のディジタルフィルタ１０−１〜１０−４のそれぞれのフィルタリング時間を、段階的に異ならせることが好ましい。例えば、複数のディジタルフィルタ１０−１〜１０−４のそれぞれのフィルタリング時間は、等間隔に設定される。
【００４３】
ノイズ解析部３０は、波形解析部７０によって得られたノイズ情報ＳＮを、ＲＡＭやフラッシュメモリといった記憶装置に格納する。その記憶装置の場所は特に限定されないが、ノイズ解析部３０がマイコンにより実現される場合は、その記憶装置はマイコンに内蔵されていてもよい。
【００４４】
尚、以上に説明された機能の組み合わせも当然可能である。
【００４５】
＜効果＞
以上に説明されたように、本実施の形態によれば、複数のディジタルフィルタ１０−１〜１０−４からの出力信号ＯＵＴ１〜ＯＵＴ４に基づいて、ノイズの有無を検出することが可能である。ここで、ディジタルフィルタ１０としては汎用的なものを使用することができ、ノイズ検出のための専用回路を準備する必要はない。すなわち、本実施の形態によれば、簡単な構成でノイズの有無を検出することが可能となる。
【００４６】
また、本実施の形態によれば、ノイズの有無に基づいて、ノイズの発生頻度や発生期間を検出することも可能である。更に、本実施の形態によれば、検出ノイズの波形に関するノイズ情報ＳＮも取得することが可能である。これらの情報は、使用環境下でのノイズ源を特定する際に有用であり、ノイズ対策ひいてはシステムの安定動作に貢献する。
【００４７】
実施の形態２．
図１２は、実施の形態２に係るノイズ解析装置１の構成例を示すブロック図である。本実施の形態では、ノイズ解析部３０がマイコン３０’によって実現される。クロック信号ＣＬＫ１〜ＣＬＫ４は、マイコン３０’から供給されている。マイコン３０’は、上述のノイズ解析部３０の機能を実行する。例えば、マイコン３０’は、ノイズの発生頻度や発生期間を定期的に検出し、検出結果をデータベースとして蓄積する。蓄積されたデータベースは、ノイズ源の特定に有用である。
【００４８】
マイコン３０’がクロック信号ＣＬＫ１〜ＣＬＫ４を生成する機能を搭載している場合、別部品でクロック信号ＣＬＫ１〜ＣＬＫ４を生成する必要がない。このことは、部品点数の削減、回路の簡略化、省スペースに寄与し、好適である。
【００４９】
また、ノイズによる誤動作が発生しているにもかかわらず、ディジタルフィルタ１０−１〜１０−４の全てにおいてノイズを除去できないことが起きる可能性もある。この場合、クロック信号ＣＬＫ１〜ＣＬＫ４の周期を変更して、それぞれのフィルタリング時間を再設定することが考えられる。この場合でも、マイコン３０’がクロック信号ＣＬＫ１〜ＣＬＫ４を生成する機能を搭載していれば、簡単にクロック信号ＣＬＫ１〜ＣＬＫ４の周期を変更することができ、好適である。
【００５０】
実施の形態３．
図１３は、ノイズ解析装置１が適用された電子装置の構成例を示している。図１３に示される電子装置は、上述のノイズ解析装置１及び可変ディジタルフィルタ８０を備えている。
【００５１】
可変ディジタルフィルタ８０のフィルタ特性（フィルタリング時間）は、設定信号ＣＯＮＦによって可変に設定可能である。この可変ディジタルフィルタ８０にも同じ入力信号ＩＮが入力される。可変ディジタルフィルタ８０は、クロック信号ＣＬＫに基づいて入力信号ＩＮのフィルタリングを行い、出力信号ＯＵＴを出力する。
【００５２】
ノイズ解析装置１のノイズ解析部３０は、出力信号ＯＵＴ１〜ＯＵＴ４を比較することによって、ディジタルフィルタ１０−１〜１０−４の中からノイズを除去可能なディジタルフィルタ１０を識別する。更に、ノイズ解析部３０は、ノイズを除去可能なディジタルフィルタ１０の中から最適なものを選択し、選択されたディジタルフィルタ１０のフィルタリング時間に応じて、可変ディジタルフィルタ８０のフィルタリング時間を決定する。そして、ノイズ解析部３０は、決定したフィルタリング時間を示す設定信号ＣＯＮＦを可変ディジタルフィルタ８０に出力することにより、可変ディジタルフィルタ８０のフィルタリング時間を自動的に設定する。
【００５３】
例えば、図５で示された例では、ディジタルフィルタ１０−３，１０−４がノイズを除去可能である。それらディジタルフィルタ１０−３，１０−４のうち、フィルタリング時間がより短いのはディジタルフィルタ１０−３の方である。従って、ノイズ解析部３０は、ディジタルフィルタ１０−３を選択し、可変ディジタルフィルタ８０のフィルタリング時間を、選択したディジタルフィルタ１０−３のフィルタリング時間に一致するように自動設定する。これにより、入力信号ＩＮのノイズを除去しつつ、可変ディジタルフィルタ８０における信号遅延を抑えることが可能となる。すなわち、システムの誤動作を防止しながら、パフォーマンスも向上させることが可能となる。
【００５４】
尚、可変ディジタルフィルタ８０のフィルタリング時間を手動で設定することも可能である。この場合、例えば、ノイズ解析部３０において、自動設定よりも手動設定の優先度の方を高く設定しておくことが考えられる。
【００５５】
実施の形態４．
上述の実施の形態では、フィルタリング時間が複数のディジタルフィルタ１０間で異なっていた。その代わりに、入力信号ＩＮに対するスレッショルドレベル（threshold  level）が、複数のディジタルフィルタ１０間で異なっていてもよい。
【００５６】
例えば図１４の例では、ディジタルフィルタ１０−１のスレッショルドレベルＴＨ１は、ディジタルフィルタ１０−２のスレッショルドレベルＴＨ２より低くなっている。そのため、ディジタルフィルタ１０−１は微小なノイズも入力信号ＩＮとして取得し、その結果、出力信号ＯＵＴ１と出力信号ＯＵＴ２が不一致となる期間が発生している。従って、既出の実施の形態の場合と同様に、ノイズ解析部３０は、出力信号ＯＵＴ１，ＯＵＴ２の値が一致するか否かに基づいて、入力信号ＩＮにおけるノイズの有無を検出することができる。
【００５７】
また、スレッショルドレベルの異なる複数のディジタルフィルタ１０が用いられるため、検出ノイズのレベルも判定することが可能となる。ディジタルフィルタ１０の数を増やし、スレッショルドレベルの差を小さくすることにより、ノイズレベルの判定精度は向上する。
【００５８】
実施の形態５．
図１５は、ノイズ解析装置１の応用例を示している。具体的には、図１５は、シーケンサシステムの入力ユニット１００及びその周辺の構成を示している。入力ユニット１００は、複数のスイッチから信号線１１０−１〜１１０−３のそれぞれを介して入力信号ＩＮ１〜ＩＮ３を受け取る。信号線１１０−１の近傍にはモータ２００が配置されており、信号線１１０−３の近傍にはモータ３００が配置されている。
【００５９】
ここで、信号線１１０−１〜１１０−３（入力信号ＩＮ１〜ＩＮ３）のそれぞれに対して、ノイズ解析装置１−１〜１−３が適用される。ノイズ解析装置１−１〜１−３は、入力信号ＩＮ１〜ＩＮ３のそれぞれに関して、既出の図１０で示されたようなノイズ情報ＳＮ１〜ＳＮ３を取得する。ノイズ源特定装置１２０は、ノイズ解析装置１−１〜１−３からノイズ情報ＳＮ１〜ＳＮ３を受け取り、それらノイズ情報ＳＮ１〜ＳＮ３に基づいてノイズ源を特定する。
【００６０】
例えば、信号線１１０−１（入力信号ＩＮ１）に関する検出ノイズが一番大きく、信号線１１０−３（入力信号ＩＮ３）に関する検出ノイズが一番小さい場合、ノイズ源特定装置１２０は、モータ２００をノイズ源として特定する。一方、信号線１１０−３（入力信号ＩＮ３）に関する検出ノイズが一番大きく、信号線１１０−１（入力信号ＩＮ１）に関する検出ノイズが一番小さい場合、ノイズ源特定装置１２０は、モータ３００をノイズ源として特定する。
【００６１】
ノイズ源が特定されれば、特定されたノイズ源近傍の配線ルートを変更するなどして、簡単にノイズ対策を実施することができる。このように、ノイズ情報を有効活用することにより、ノイズ対策を実施し、システムの安定動作に貢献することができる。
【００６２】
尚、図１５で示されたノイズ解析装置１−１〜１−３及びノイズ源特定装置１２０は、全体として「ノイズ源特定システム」を構成していると言える。
【００６３】
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
【符号の説明】
【００６４】
１，１−１〜１−３  ノイズ解析装置、１０，１０−１〜１０−４  ディジタルフィルタ、１１  Ｄフリップフロップ、１２  ＡＮＤ回路、１３  負論理のＯＲ回路、１４  ＲＳフリップフロップ、２０  遅延回路、２０−１，２０−２，２０−３  遅延素子、３０  ノイズ解析部、３０’  マイコン、４０  ノイズ検出部、４１  ＡＮＤ回路、４２  ＯＲ回路、４３  ＥＸＯＲ回路、５０  カウンタ、６０  モニタ部、７０  波形解析部、８０  可変ディジタルフィルタ、１００  入力ユニット、１１０−１〜１１０−３  信号線、１２０  ノイズ源特定装置、２００  モータ、３００  モータ、ＣＬＫ，ＣＬＫ１〜ＣＬＫ４，ＣＬＫ−Ａ，ＣＬＫ−Ｂ  クロック信号、ＣＯＮＦ  設定信号、ＦＴ−Ａ，ＦＴ−Ｂ  フィルタリング時間、ＩＮ，ＩＮ１〜ＩＮ３  入力信号、ＯＵＴ，ＯＵＴ１〜ＯＵＴ４，ＯＵＴ−Ａ，ＯＵＴ−Ｂ  出力信号、ＳＤ  ノイズ検出信号、ＳＦ  ノイズ頻度信号、ＳＭ  ノイズ期間信号、ＳＮ，ＳＮ１〜ＳＮ３  ノイズ情報。
【要約】
ノイズ解析装置は、複数のディジタルフィルタとノイズ解析部とを備える。複数のディジタルフィルタは、異なるフィルタ特性を有し、同じ入力信号をフィルタリングすることにより複数の出力信号をそれぞれ出力する。ノイズ解析部は、複数の出力信号に基づいて、入力信号におけるノイズの有無を検出する。より詳細には、ノイズ解析部は、複数の出力信号の値が一致するか否かに基づいて、入力信号におけるノイズの有無を検出する。【図１】
0005774257.tif 000002
【図２】
0005774257.tif 000003
【図３】
0005774257.tif 000004
【図４】
0005774257.tif 000005
【図５】
0005774257.tif 000006
【図６】
0005774257.tif 000007
【図７】
0005774257.tif 000008
【図８】
0005774257.tif 000009
【図９】
0005774257.tif 000010
【図１０】
0005774257.tif 000011
【図１１】
0005774257.tif 000012
【図１２】
0005774257.tif 000013
【図１３】
0005774257.tif 000014
【図１４】
0005774257.tif 000015
【図１５】
0005774257.tif 000016