(57)【特許請求の範囲】
【請求項１】
上流から下流に向かって順に直列に接続されたｍ個（ｍは３以上の整数）のインバータからなるインバータトレインと、前記インバータトレイン内の上流から第（２ｎ）番目（ｎは１以上の整数）に接続されているインバータから送出された信号をコンデンサを介して前記インバータトレイン内の上流から第１番目に接続されているインバータに供給すると共に、前記インバータトレイン内の上流から第（２ｎ＋１）番目に接続されているインバータから送出された信号を抵抗を介して前記第１番目のインバータに供給するＣＲ回路と、を有するＣＲ発振回路であって、
前記ｍ個のインバータのうちで前記第１番目のインバータを除くインバータの各々は、入力した信号のレベルが所定論理閾値より低い場合には高レベルの信号を出力する一方、前記所定論理閾値よりも高い場合には低レベルの信号を出力し、
前記第１番目のインバータは、前記ＣＲ回路から供給された信号のレベルが前記所定論理閾値より低い第１論理閾値よりも低い状態から当該第１論理閾値よりも高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記ＣＲ回路から供給された信号のレベルが前記所定論理閾値よりも高い第２論理閾値よりも高い状態から当該第２論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給することを特徴とするＣＲ発振回路。
【請求項２】
前記第１番目のインバータは、前記ＣＲ回路から供給された信号のレベルが前記第１論理閾値よりも低い場合には高レベルの信号を生成する一方、高い場合には低レベルの信号を生成する第１インバータと、
前記ＣＲ回路から供給された信号のレベルが前記第２論理閾値よりも低い場合には高レベルの信号を生成する一方、高い場合には低レベルの信号を生成する第２インバータと、
前記第（２ｎ）番目のインバータから送出された信号のレベルに応じて前記第１及び第２インバータの内の一方から送出された信号を選択しこれを前記次段のインバータに供給するセレクタと、を有することを特徴とする請求項１記載のＣＲ発振回路。
【請求項３】
前記セレクタは、前記第（２ｎ）番目のインバータから送出された信号が前記低レベルである場合には前記第１インバータから送出された信号を選択しこれを前記次段のインバータに供給する一方、前記第（２ｎ）番目のインバータから送出された信号が前記高レベルである場合には前記第２インバータから送出された信号を選択しこれを前記次段のインバータに供給することを特徴とする請求項２記載のＣＲ発振回路。
【請求項４】
上流から下流に向かって順に直列に接続されたｍ個（ｍは３以上の整数）のインバータからなるインバータトレインと、前記インバータトレイン内の上流から第（２ｎ）番目（ｎは１以上の整数）に接続されているインバータから送出された信号をコンデンサを介して前記インバータトレインの内の上流から第１番目に接続されているインバータに供給すると共に、前記インバータトレイン内の上流から第（２ｎ＋１）番目に接続されているインバータから送出された信号を抵抗を介して前記第１番目のインバータに供給するＣＲ回路と、が形成されている半導体集積装置であって、
前記インバータトレイン内の１のインバータから送出された信号を発振信号として出力する発振出力端子を備え、
前記ｍ個のインバータのうちで前記第１番目のインバータを除くインバータの各々は、入力した信号のレベルが所定論理閾値より低い場合には高レベルの信号を出力する一方、前記所定論理閾値よりも高い場合には低レベルの信号を出力し、
前記第１番目のインバータは、前記ＣＲ回路から供給された信号のレベルが前記所定論理閾値より低い第１論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記ＣＲ回路から供給された信号のレベルが前記所定論理閾値よりも高い第２論理閾値を超えた後に当該第２論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給することを特徴とする半導体集積装置。
【請求項５】
上流から下流に向かって順に直列に接続されたｍ個（ｍは３以上の整数）のインバータからなるインバータトレインが形成されている半導体集積装置であって、
前記インバータトレイン内の上流から第１番目に接続されているインバータの入力端子に接続されている第１外部端子と、
前記インバータトレイン内の上流から第（２ｎ）番目（ｎは１以上の整数）に接続されているインバータの出力端子に接続されている第２外部端子と、
前記インバータトレイン内の上流から第（２ｎ＋１）番目に接続されているインバータの出力端子に接続されている第３外部端子と、を備え、
前記ｍ個のインバータのうちで前記第１番目のインバータを除くインバータの各々は、入力した信号のレベルが所定論理閾値より低い場合には高レベルの信号を出力する一方、前記所定論理閾値よりも高い場合には低レベルの信号を出力し、
前記第１番目のインバータは、前記入力端子上のレベルが前記所定論理閾値より低い第１論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記入力端子上のレベルが前記所定論理閾値よりも高い第２論理閾値を超えた後に当該第２論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給することを特徴とする半導体集積装置。
【請求項６】
上流から下流に向かって順に直列に接続されたｍ個（ｍは３以上の整数）のインバータからなるインバータトレインが形成されている半導体集積装置であって、
前記インバータトレイン内の上流から第（２ｎ＋１）番目（ｎは１以上の整数）に接続されているインバータの出力端子、及び前記インバータトレイン内の上流から第１番目に接続されているインバータの入力端子間に接続された抵抗と、
前記第１番目のインバータの入力端子に接続されている第１外部端子と、
前記インバータトレイン内の上流から第（２ｎ）番目に接続されているインバータの出力端子に接続されている第２外部端子と、を備え、
前記ｍ個のインバータのうちで前記第１番目のインバータを除くインバータの各々は、入力した信号のレベルが所定論理閾値より低い場合には高レベルの信号を出力する一方、前記所定論理閾値よりも高い場合には低レベルの信号を出力し、
前記第１番目のインバータは、前記入力端子上のレベルが前記所定論理閾値より低い第１論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記入力端子上のレベルが前記所定論理閾値よりも高い第２論理閾値を超えた後に当該第２論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給することを特徴とする半導体集積装置。
【請求項７】
上流から下流に向かって順に直列に接続されたｍ個（ｍは３以上の整数）のインバータからなるインバータトレインが形成されている半導体集積装置であって、
前記インバータトレイン内の上流から第（２ｎ）番目（ｎは１以上の整数）に接続されているインバータの出力端子、及び前記インバータトレイン内の上流から第１番目に接続されているインバータの入力端子間に接続されたコンデンサと、
前記第１番目のインバータの入力端子に接続されている第１外部端子と、
前記インバータトレイン内の上流から第（２ｎ＋１）番目に接続されているインバータの出力端子に接続されている第２外部端子と、を備え、
前記ｍ個のインバータのうちで前記第１番目のインバータを除くインバータの各々は、入力した信号のレベルが所定論理閾値より低い場合には高レベルの信号を出力する一方、前記所定論理閾値よりも高い場合には低レベルの信号を出力し、
前記第１番目のインバータは、前記入力端子上のレベルが前記所定論理閾値より低い第１論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記入力端子上のレベルが前記所定論理閾値よりも高い第２論理閾値を超えた後に当該第２論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給することを特徴とする半導体集積装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＲ発振回路及びＣＲ発振回路が形成されている半導体集積装置に関する。
【背景技術】
【０００２】
ディジタル回路におけるクロックパルスを生成する為の発振回路として、直列に接続された３つのインバータに、コンデンサ及び抵抗で構成されるＣＲ回路を帰還接続することにより正弦波を発生するようにしたＣＲ発振回路が知られている（例えば、特許文献１の図１参照）。かかるＣＲ発振回路では、インバータ１２から送出された発振信号を、コンデンサ１５を介してインバータ１１の入力端に帰還させている。よって、発振信号に伴うコンデンサの過渡現象により、インバータ１１の入力端子には、急峻に電源電圧を超えた電圧及び接地電位を下回った電圧が印加される、いわゆるオーバーシュート及びアンダーシュートが生じ、インバータ１１の寿命低下を招く虞があった。
【０００３】
そこで、かかるオーバーシュート及びアンダーシュートを抑制させるべく、このＣＲ発振回路には、インバータ１１の入力端に第２のコンデンサ１６を設けるようにしている。
【０００４】
しかしながら、インバータに比べて素子面積が大となるコンデンサ１６を新たに設けなければならない為、ＣＲ発振回路全体の規模が大になってしまうという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０７−１３１３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、寿命低下を招くことなく小型で、高密度実装化が可能なＣＲ発振回路、及び半導体集積装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るＣＲ発振回路は、上流から下流に向かって順に直列に接続されたｍ個（ｍは３以上の整数）のインバータからなるインバータトレインと、前記インバータトレイン内の上流から第（２ｎ）番目（ｎは１以上の整数）に接続されているインバータから送出された信号をコンデンサを介して前記インバータトレイン内の上流から第１番目に接続されているインバータに供給すると共に、前記インバータトレイン内の上流から第（２ｎ＋１）番目に接続されているインバータから送出された信号を抵抗を介して前記第１番目のインバータに供給するＣＲ回路と、を有するＣＲ発振回路であって、前記ｍ個のインバータのうちで前記第１番目のインバータを除くインバータの各々は、入力した信号のレベルが所定論理閾値より低い場合には高レベルの信号を出力する一方、前記所定論理閾値よりも高い場合には低レベルの信号を出力し、前記第１番目のインバータは、前記ＣＲ回路から供給された信号のレベルが前記所定論理閾値より低い第１論理閾値よりも低い状態から当該第１論理閾値よりも高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記ＣＲ回路から供給された信号のレベルが前記所定論理閾値よりも高い第２論理閾値よりも高い状態から当該第２論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給する。
【０００８】
本発明に係る半導体集積装置は、上流から下流に向かって順に直列に接続されたｍ個（ｍは３以上の整数）のインバータからなるインバータトレインと、前記インバータトレイン内の上流から第（２ｎ）番目（ｎは１以上の整数）に接続されているインバータから送出された信号をコンデンサを介して前記インバータトレインの内の上流から第１番目に接続されているインバータに供給すると共に、前記インバータトレイン内の上流から第（２ｎ＋１）番目に接続されているインバータから送出された信号を抵抗を介して前記第１番目のインバータに供給するＣＲ回路と、が形成されている半導体集積装置であって、前記インバータトレイン内の１のインバータから送出された信号を発振信号として出力する発振出力端子を備え、前記ｍ個のインバータのうちで前記第１番目のインバータを除くインバータの各々は、入力した信号のレベルが所定論理閾値より低い場合には高レベルの信号を出力する一方、前記所定論理閾値よりも高い場合には低レベルの信号を出力し、前記第１番目のインバータは、前記ＣＲ回路から供給された信号のレベルが前記所定論理閾値より低い第１論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する一方、前記ＣＲ回路から供給された信号のレベルが前記所定論理閾値よりも高い第２論理閾値を超えた後に当該第２論理閾値よりも低い状態に遷移した場合には高レベルの信号を前記次段のインバータに供給する。
【発明の効果】
【０００９】
本発明は、複数のインバータが直列接続されてなるインバータトレインの内の第（２ｎ＋１）番目に接続されているインバータから送出された信号、及び第（２ｎ）番目のインバータから送出された信号を夫々抵抗及びコンデンサを介して第１番目のインバータに帰還供給することにより、発振信号を生成するにあたり、第１番目のインバータとして、以下の如きインバータを採用している。すなわち、第１番目のインバータは、上記の如き抵抗及びコンデンサから供給された信号のレベルが第１論理閾値よりも低い状態から高い状態に遷移した場合には低レベルの信号を次段のインバータに供給する。また、第１番目のインバータは、これら抵抗及びコンデンサから供給された信号のレベルが上記した第１論理閾値よりも高い第２論理閾値を一旦超え、その後、この第２論理閾値よりも低い状態に遷移した場合、高レベルの信号を次段のインバータに供給する。
【００１０】
かかる構成によれば、第１番目のインバータの入力端子上に生じるアンダーシュート及びオーバーシュートのピーク電位を低下させることができるので、この第１番目のインバータの素子寿命の低下を抑えることが可能となる。更に、アンダーシュート及びオーバーシュートの量を抑える為のコンデンサが不要となるので、その装置規模を小規模化することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】半導体チップ１０に形成されている本発明に係るＣＲ発振回路を示す回路図である。
【図２】インバータ１〜３の動作を示すタイムチャートである。
【図３】ＣＲ発振回路の内部動作を示すタイムチャートである。
【図４】ＣＲ発振回路の他の一例を示す回路図である。
【図５】インバータ１１及び１２の一例を示す回路図である。
【図６】半導体チップ１０に形成されるＣＲ発振回路の変形例を示す回路図である。
【発明を実施するための形態】
【００１２】
本発明は、複数のインバータ（１〜３）が直列接続されてなるインバータトレイン内の第（２ｎ＋１）番目に接続されているインバータ（３）から送出された信号を抵抗（５）を介して第１番目のインバータ（１）に供給すると共に、第（２ｎ）番目のインバータ（２）から送出された信号をコンデンサ（４）を介して第１番目のインバータ（１）に供給することにより、発振信号を生成するＣＲ発振回路である。この際、第１番目のインバータ（１）は、抵抗（５）及びコンデンサ（４）から供給された信号のレベルが第１論理閾値（ＴＨＬ）よりも低い状態から高い状態に遷移した場合には低レベル（ＧＮＤ）の信号を次段のインバータに供給する。また、第１番目のインバータ（１）は、抵抗（５）及びコンデンサ（４）から供給された信号のレベルが第１論理閾値（ＴＨＬ）よりも高い第２論理閾値（ＴＨＨ）を超えた後に当該第２論理閾値よりも低い状態に遷移した場合には高レベル（Ｖｄｄ）の信号を次段のインバータに供給する。
【実施例】
【００１３】
図１は、半導体集積装置としての半導体チップ１０に形成されているＣＲ発振回路の一例を示す回路図である。
【００１４】
図１に示すように、本発明によるＣＲ発振回路は、インバータ１〜３、コンデンサ４及び抵抗５を含む。
【００１５】
図１に示す如く、３つのインバータ１〜３が直列に接続されてなるインバータトレイン内のインバータ１の入力端子及びインバータ２の出力端子間にコンデンサ４が接続されており、インバータ１の入力端子及びインバータ３の出力端子間には抵抗５が接続されている。すなわち、図１に示すように、インバータ１の出力端子がラインＬ１を介してインバータ２の入力端子に接続されており、インバータ２の出力端子がラインＬ２を介してインバータ３の入力端子及びコンデンサ４の一端に接続されている。また、インバータ３の出力端子がラインＬ３を介して抵抗５の一端及び発振出力端子ＰＤに接続されており、コンデンサ４及び抵抗５各々の他端がラインＬ０を介してインバータ１の入力端子に接続されている。このように、図１に示されるＣＲ発振回路では、インバータ２及び３の出力端子に夫々接続されているコンデンサ４及び抵抗５からなるＣＲ回路で生成された信号が、ラインＬ０を介してインバータ１の入力端子に供給される。
【００１６】
インバータ１は、第１の論理閾値ＴＨＬ、及びこの第１の論理閾値ＴＨＬよりも高い第２の論理閾値ＴＨＨからなる２つの閾値に基づき、入力信号のレベル反転を行う。すなわち、インバータ１は、その入力端子に供給された、図２に示す如き入力信号ＩＮのレベルが第１の論理閾値ＴＨＬよりも低い場合には論理レベル１に対応した高レベル、つまり電源電位Ｖｄｄを有する反転信号を出力する。この際、図２に示すように、入力信号ＩＮのレベルが第１の論理閾値ＴＨＬよりも低い状態から、この第１の論理閾値ＴＨＬよりも高い状態に推移した場合には、インバータ１は、論理レベル０に対応した低レベル、つまり接地電位ＧＮＤを有する反転信号を出力する。その後、図２に示すように、入力信号ＩＮのレベルが一旦、第２の論理閾値ＴＨＨを超えた後に低下し、再び第２の論理閾値ＴＨＨを下回った状態になった場合に、インバータ１は、論理レベル０に対応した接地電位ＧＮＤを有する反転信号を出力する。
【００１７】
要するに、直列に接続されたインバータ１〜３の内で、信号の流れる方向に対して上流側から第１番目に接続されているインバータ１は、立ち上がり論理閾値としての第１の論理閾値ＴＨＬに基づき入力信号が論理レベル０から１の状態に遷移する時点を検出し、この際、入力信号の論理レベルを反転させた信号、つまり論理レベル１から０の状態に遷移する反転信号を出力する。また、インバータ１は、立ち下がり論理閾値としての第２の論理閾値ＴＨＨにより、入力信号が論理レベル１から０の状態に遷移する時点を検出し、この際、入力信号の論理レベルを反転させた信号、つまり論理レベル０から１の状態に遷移する反転信号を出力するのでる。尚、第１の論理閾値ＴＨＬは、以下に説明するが如きインバータ２及び３の論理閾値ＴＨＭよりも小である。また、第２の論理閾値ＴＨＨは、インバータ２及び３の論理閾値ＴＨＭよりも大である。
【００１８】
インバータ２及び３は、図２に示すように上記した第１の論理閾値ＴＨＬよりも高く且つ第２の論理閾値ＴＨＨよりも低い第３の論理閾値ＴＨＭに基づき、その入力端子に供給された入力信号のレベル反転を行う。すなわち、インバータ２及び３は、その入力端子に供給された、図２に示す如き入力信号ＩＮのレベルが第３の論理閾値ＴＨＭよりも低い場合には、論理レベル１に対応した高レベル、つまり電源電位Ｖｄｄを有する反転信号を出力する。一方、入力信号ＩＮのレベルが第３の論理閾値ＴＨＭよりも高い場合には、インバータ２及び３は、図２に示す如く、論理レベル０に対応した低レベル、つまり接地電位ＧＮＤを有する反転信号を出力する。
【００１９】
以下に、図１に示すＣＲ発振回路の動作について図３を参照しつつ説明する。
【００２０】
先ず、電源投入直後の時点ｔ０では、ラインＬ０及びＬ２の電位は論理レベル０に対応した接地電位ＧＮＤの状態、つまり低レベルの状態にあり、ラインＬ１及びＬ３の電位は論理レベル１に対応した電源電位Ｖｄｄの状態、つまり高レベルの状態にある。かかる電源投入によってラインＬ３には電源電位Ｖｄｄが印加されるので、抵抗５を介してコンデンサ４が充電される。これにより、ラインＬ０上の電位が図３に示す如く時間経過につれ徐々に上昇する。その後、時点ｔ１にて、ラインＬ０上の電位がインバータ１の論理閾値ＴＨＬを越えると、インバータ１は、論理レベル０を示す反転信号をラインＬ１を介してインバータ２に供給する。インバータ１から、論理レベル０を示す反転信号が供給されると、インバータ２は、その論理レベルを反転させた論理レベル１を示す反転信号を図３に示す如くラインＬ２を介してインバータ３及びコンデンサ４に供給する。これにより、インバータ３は、論理レベル０に対応した接地電位ＧＮＤをラインＬ３を介して抵抗５に供給する。
【００２１】
尚、図３に示すように、時点ｔ１においてラインＬ２の電位が接地電位ＧＮＤの状態から電源電位Ｖｄｄの状態に遷移すると、コンデンサ４の過渡現象により、ラインＬ０上の電位が急峻に増加する。この際、ラインＬ０上の電位は、インバータ１の論理閾値ＴＨＨを上回り、電源電位Ｖｄｄ、又はこの電源電位Ｖｄｄよりも僅かに小なる電位にまで到る。その後、上記した如く、インバータ３によってラインＬ３上に論理レベル０の反転信号が送出されると、接地電位ＧＮＤが抵抗５を介してラインＬ０上に印加されるので、コンデンサ４が放電状態となる。これにより、ラインＬ０上の電位が図３に示す如く時間経過に伴い徐々に低下する。その後、時点ｔ２において、ラインＬ０上の電位がインバータ１の論理閾値ＴＨＨを下回ると、インバータ１は、論理レベル１を示す反転信号をラインＬ１を介してインバータ２に供給する。この際、インバータ２は、その論理レベルを反転させた論理レベル０を示す反転信号をラインＬ２を介してインバータ３及びコンデンサ４に供給する。これにより、インバータ３は、図３に示す如く論理レベル１に対応した電源電位Ｖｄｄを、ラインＬ３を介して抵抗５に供給する。
【００２２】
尚、図３に示すように、時点ｔ２においてラインＬ２の電位が電源電位Ｖｄｄの状態から接地電位ＧＮＤの状態に遷移すると、コンデンサ４の過渡現象により、ラインＬ０上の電位が急峻に低下する。この際、ラインＬ０上の電位は、インバータ１の論理閾値ＴＨＬを下回って、接地電位ＧＮＤ、又は接地電位ＧＮＤよりも僅かに高い電位にまで到る。その後、上記した如く、インバータ３によってラインＬ３上に論理レベル１の反転信号が送出されると、電源電位Ｖｄｄが抵抗５を介してラインＬ０上に印加されるので、コンデンサ４が充電状態となる。これにより、ラインＬ０上の電位が図３に示す如く時間経過に伴い徐々に増加する。
【００２３】
図１に示すＣＲ発振回路は、上述した如き時点ｔ０〜ｔ２の動作を周期的に繰り返すことにより、図３に示す如き周期Ｔの発振信号を生成し、これをラインＬ３及び発振出力端子ＰＤを介して出力する。
【００２４】
ここで、かかるＣＲ発振回路では、直列に接続されたインバータ１〜３の内で、ＣＲ回路（４、５）で生成された信号の入力対象となるインバータ１として、以下の如き２つの閾値を有するものを用いている。
【００２５】
すなわち、インバータ１は、入力信号が論理レベル０から１に遷移したことを検出する為の論理閾値ＴＨＬとしてインバータ２及び３の論理閾値ＴＨＭよりも低いものを採用し、論理レベル１から０に遷移したことを検出する為の論理閾値ＴＨＨとしてインバータ２及び３の論理閾値ＴＨＭよりも高いものを採用している。つまり、インバータ１では、シュミットトリガ型のインバータとは逆に、論理閾値（ＴＨＬ）が論理閾値（ＴＨＨ）よりも低いのである。
【００２６】
かかるインバータ１によれば、ラインＬ０上の電位が接地電位ＧＮＤの状態から徐々に上昇する区間（ｔ０〜ｔ１）において、インバータ２及び３の論理閾値ＴＨＭよりも低い論理閾値ＴＨＬの時点ｔ１で論理レベル１から０の状態に遷移する信号が次段のインバータ２に供給される。これにより、インバータ２は、論理レベル１に対応した電源電位Ｖｄｄをコンデンサ４に供給するので、ラインＬ０上にはコンデンサ４の過渡現象による急峻な電位上昇、いわゆるオーバーシュートが生じる。しかしながら、図３に示すように、インバータ２及び３の論理閾値ＴＨＭよりも低い電位（ＴＨＬ）状態からの電位上昇である為、この論理閾値ＴＨＭと等しい電位状態からオーバーシュートが生じる場合に比してオーバーシュートのピーク電位が低くなる。
【００２７】
また、インバータ１によれば、ラインＬ０上の電位が徐々に低下する区間（ｔ１〜ｔ２）において、インバータ２及び３の論理閾値ＴＨＭよりも高い論理閾値ＴＨＨの時点ｔ２で論理レベル０から１の状態に遷移する信号が次段のインバータ２に供給される。これにより、インバータ２は、論理レベル０に対応した接地電位ＧＮＤをコンデンサ４に供給するので、ラインＬ０上にはコンデンサ４の過渡現象による急峻な電位下降、いわゆるアンダーシュートが生じる。しかしながら、図３に示すように、インバータ２及び３の論理閾値ＴＨＭよりも高い電位（ＴＨＨ）状態からの電位下降である為、この論理閾値ＴＨＭと等しい電位状態からアンダーシュートが生じる場合に比してオーバーシュートのピーク電位が低くなる。
【００２８】
よって、かかるＣＲ発振回路によれば、ラインＬ０上にアンダーシュート及びオーバーシュートが生じても、そのピーク電位を低くすることができる。従って、このようなアンダーシュート及びオーバーシュートによってインバータ１の入力端子に印加される電位が電源電位Ｖｄｄ〜接地電位ＧＮＤの範囲を超えてしまうことに起因する素子寿命の低下を抑えることが可能となる。更に、本発明によるＣＲ発振回路によれば、アンダーシュート及びオーバーシュートの量を抑える為のコンデンサが不要となるので、その装置規模を小規模化することが可能となる。
【００２９】
図４は、本発明によるＣＲ発振回路の他の実施例を示す回路図である。
【００３０】
尚、図４に示すＣＲ発振回路においては、インバータ１に代えてインバータ１ａを採用した点を除く他の構成は図１に示すものと同一である。
【００３１】
図４において、インバータ１ａは、２つのインバータ２１及び２２と、セレクタ２３とを含むものである。
【００３２】
第１のインバータとしてのインバータ２１は、その入力端子に供給された入力信号ＩＮのレベルが図２に示す如き第１の論理閾値ＴＨＬよりも低い場合には論理レベル１、高い場合には論理レベル０を示す第１反転信号ＶＨをセレクタ２３に供給する。第２のインバータとしてのインバータ２２は、その入力端子に供給された入力信号ＩＮのレベルが図２に示す如き第２の論理閾値ＴＨＨよりも低い場合には論理レベル１、高い場合には論理レベル０を示す第２反転信号ＶＬをセレクタ２３に供給する。尚、インバータ２１及び２２は共に図５に示す如きｐチャネルＭＯＳ（Metal Oxide Semiconductor）型のトランジスタＱ１及びｎチャネルＭＯＳ型のトランジスタＱ２からなる。この際、インバータ２１とインバータ２２とで、トランジスタＱ１及びＱ２のゲート幅またはゲート長を個別に設定することにより、夫々の論理閾値ＴＨＬ及びＴＨＨを得る。セレクタ２３は、インバータ２によってラインＬ２上に送出された反転信号が論理レベル０を示す低レベルの信号である場合には、インバータ２１から供給された第１反転信号ＶＨ、及びインバータ２２から供給された第２反転信号ＶＬの内から第１反転信号ＶＨを選択し、これをラインＬ１を介して次段のインバータ２に供給する。一方、このインバータ２から送出された反転信号が論理レベル１を示す高レベルの信号である場合には、セレクタ２３は、インバータ２２から供給された第２反転信号ＶＬを選択し、これをラインＬ１を介して次段のインバータ２に供給する。
【００３３】
図４に示す如き構成によっても、図１に示す構成を有するＣＲ発振回路と同様な動作、つまり図３に示す如き発振動作が為される。
【００３４】
また、図１又は図４では、３つのインバータ１〜３が直列に接続されてなるインバータトレインを含むＣＲ発振回路に本発明を適用した場合の構成を示しているが、このインバータトレイン内のインバータの数は３個に限定されず、４以上の複数個であっても良い。
【００３５】
要するに、信号の流れに沿って上流から下流に向かって順に直列接続されたｍ個（ｍは３以上の整数）のインバータからなるインバータトレインを含むＣＲ発振回路にも同様に適用可能である。この際、ＣＲ発振回路としては、インバータトレイン内の上流から第（２ｎ）番目（ｎは１以上の整数）のインバータから送出された信号がコンデンサを介して、インバータトレイン内の上流から第１番目のインバータに供給されており、上流から第（２ｎ＋１）番目に接続されているインバータから送出された信号が抵抗を介して第１番目のインバータに供給される構成となっていれば良いのである。
【００３６】
また、上記実施例においては、ＣＲ発振回路を構成する全ての素子（インバータ１〜３、コンデンサ４及び抵抗５）を１つの半導体チップ１０に形成するようにしているが、コンデンサ４及び抵抗５については、これらを半導体チップ１０内に設けず、この半導体チップ１０に外部接続する形態でＣＲ発振回路を構築するようにしても良い。
【００３７】
例えば、図６（ａ）に示す如く、図１に示す半導体チップ１０からコンデンサ４及び抵抗５を省き、外部接続でコンデンサ４及び抵抗５各々の一端を共通に接続する為の外部端子ＰＤ１と、外部接続でコンデンサ４の他端をインバータ２の出力端子に接続する為の外部端子ＰＤ２と、外部接続で抵抗５の他端をインバータ３の出力端子に接続する為の外部端子ＰＤ３と、を設ける。つまり、上述した如きインバータトレイン内の第１番目のインバータ１の入力端子に接続されている第１の外部端子ＰＤ１と、第（２ｎ）番目に接続されているインバータ２の出力端子に接続されている第２の外部端子ＰＤ２と、第（２ｎ＋１）番目に接続されているインバータ３の出力端子に接続されている第３の外部端子ＰＤ３と、を半導体チップ１０に設けるのである。
【００３８】
また、図６（ｂ）に示す如く、図１に示す半導体チップ１０からコンデンサ４だけを省き、外部接続でコンデンサ４をインバータ１の入力端子及びインバータ２の出力端子に接続する為の外部端子ＰＤ１及びＰＤ２を設けるようにしても良い。つまり、上述した如きインバータトレイン内の第１番目のインバータ１の入力端子に接続されている第１の外部端子ＰＤ１と、第（２ｎ）番目に接続されているインバータ２の出力端子に接続されている第２の外部端子ＰＤ２と、を半導体チップ１０に設けるのである。
【００３９】
また、図６（ｃ）に示す如く、図１に示す半導体チップ１０から抵抗５だけを省き、外部接続で抵抗５をインバータ１の入力端子、及びインバータ３の出力端子に接続する為の外部端子ＰＤ１及びＰＤ２を設けるようにしても良い。つまり、上述した如きインバータトレイン内の第１番目のインバータ１の入力端子に接続されている第１の外部端子ＰＤ１と、第（２ｎ＋１）番目に接続されているインバータ３の出力端子に接続されている第２の外部端子ＰＤ２と、を半導体チップ１０に設けるのである。
【００４０】
又、上記実施例においては、ＣＲ発振回路を構成する反転素子としてインバータ１〜３を用いているが、これらインバータに代えてナンドゲート又はノアゲートを用いるようにしても良い。
【符号の説明】
【００４１】
１〜３      インバータ
４          コンデンサ
５          抵抗  
【図１】
0005809550.tif 000002
【図２】
0005809550.tif 000003
【図３】
0005809550.tif 000004
【図４】
0005809550.tif 000005
【図５】
0005809550.tif 000006
【図６】
0005809550.tif 000007