(57)【特許請求の範囲】
【請求項１】
昇圧コンバータのコンデンサを放電させて、感電の危険を回避する構成に前記昇圧コンバータを設定する方法、または、昇圧コンバータのコンデンサを放電させて前記昇圧コンバータの初期状態に設定する方法であって、
前記昇圧コンバータは、直列接続されたｎ個のブリッジ素子および出力段で構成され、
前記ｎ個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段に接続され、
各ブリッジ素子は複数のスイッチおよび１つのコンデンサで構成される
方法において、
第１番目のブリッジの入力側は、前記直流電流提供手段の正端子に接続され、
第１番目から第（ｎ−１）番目までのブリッジの出力側と、第２番目から第ｎ番目までのブリッジの入力側とがそれぞれ接続され、
第ｎ番目のブリッジの出力側は、前記出力段に接続され、
第１番目から第（ｎ−１）番目までの各コンデンサについて、高電位入力側、低電位入力側、低電位出力側および高電位出力側にそれぞれスイッチが設けられ、
第ｎ番目のコンデンサについて、高電位入力側、低電位入力側および低電位出力側にそれぞれスイッチが設けられ、
前記出力段は、出力ダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとを含み、
前記出力ダイオードのアノードは、前記第ｎ番目のコンデンサの高電位側に接続され、
前記出力ダイオードのカソードは、前記出力コンデンサおよび前記放電抵抗器の高電位側に接続され、
前記放電抵抗器の低電位側は、前記放電スイッチの高電位側に接続され、
第ｎ番目のブリッジの低電位出力側のスイッチと、前記出力コンデンサの低電位側と、前記放電スイッチの低電位側とは、前記直流電流提供手段の負端子に接続され、
前記方法が、
−各前記ブリッジ素子の各前記スイッチをｎ−１個の異なる構成に設定して、第（ｎ−ｋ）番目の前記コンデンサ（ただし１≦ｋ≦ｎ−１）を、第ｋ番目の時間期間内に放電させることを可能にする経路を提供するステップ
を含み、
第１番目の時間期間よりも前の出力コンデンサ放電期間において、
‐第１番目から第（ｎ−１）番目までのコンデンサについて、前記高電位入力側、前記低電位入力側、前記低電位出力側および前記高電位出力側のスイッチをいずれもＯＦＦとし、
‐第ｎ番目のコンデンサについて、前記高電位入力側のスイッチ、前記低電位入力側のスイッチ、および前記低電位出力側のスイッチをいずれもＯＦＦとし、
‐前記出力コンデンサについて、前記放電スイッチをＯＮとし、
第ｋ番目の時間期間において、
‐第ｎ番目のコンデンサについて、前記高電位入力側のスイッチをＯＦＦとし、前記低電位入力側のスイッチをＯＮとし、前記低電位出力側のスイッチをＯＮとし、
‐前記出力コンデンサについて、前記放電スイッチをＯＦＦとし、
‐第（ｎ−ｋ）番目のコンデンサについて、前記高電位入力側のスイッチをＯＦＦとし、前記低電位入力側のスイッチをＯＮとし、前記低電位出力側のスイッチをＯＦＦとし、前記高電位出力側のスイッチをＯＮとし、
‐第１番目から第（ｎ−１）番目までのコンデンサのうち第（ｎ−ｋ）番目以外のコンデンサについて、前記高電位入力側のスイッチをＯＮとし、前記低電位入力側のスイッチをＯＦＦとし、前記低電位出力側のスイッチをＯＦＦとし、前記高電位出力側のスイッチをＯＮとする
ことを特徴とする、方法。
【請求項２】
前記ｎ個のブリッジ素子で構成される昇圧コンバータが、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備え、
前記入力ダイオードのアノードと、前記入力抵抗器の高電位側とは、いずれも、前記直流電流提供手段の正端子と、第１番目のブリッジ素子の入力側とに接続され、
前記入力ダイオードのカソードと、前記入力抵抗器の低電位側とは、前記入力コンデンサの高電位側に接続され、
前記入力コンデンサの低電位側は、前記直流電流提供手段の負端子に接続され、
前記方法が、
‐前記出力コンデンサ放電期間よりも後かつ第１番目の時間期間よりも前の入力コンデンサ放電期間において、
・第１番目から第（ｎ−１）番目までの各コンデンサについて、前記高電位入力側のスイッチをＯＮとし、前記低電位入力側のスイッチをＯＦＦとし、前記低電位出力側のスイッチをＯＦＦとし、前記高電位出力側のスイッチをＯＮとし、
・第ｎ番目のコンデンサについて、前記高電位入力側のスイッチをＯＦＦとし、前記低電位入力側のスイッチをＯＮとし、前記低電位出力側のスイッチをＯＮとし、前記放電スイッチをＯＦＦとする
ことを特徴とする、請求項１に記載の方法。
【請求項３】
昇圧コンバータのコンデンサを放電させて、感電の危険を回避する構成に前記昇圧コンバータを設定する装置、または、昇圧コンバータのコンデンサを放電させて前記昇圧コンバータの初期状態に設定する装置であって、
前記昇圧コンバータは、直列接続されたｎ個のブリッジ素子および出力段で構成され、
前記ｎ個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段に接続され、
各ブリッジ素子は複数のスイッチおよび１つのコンデンサで構成され、
第１番目から第（ｎ−１）番目までの各コンデンサについて、高電位入力側、低電位入力側、低電位出力側および高電位出力側にそれぞれスイッチが設けられ、
装置において、
第１番目のブリッジの入力側は、前記直流電流提供手段の正端子に接続され、
第１番目から第（ｎ−１）番目までのブリッジの出力側と、第２番目から第ｎ番目までのブリッジの入力側とがそれぞれ接続され、
第ｎ番目のブリッジの出力側は、前記出力段に接続され、
第ｎ番目のコンデンサについて、高電位入力側、低電位入力側および低電位出力側にそれぞれスイッチが設けられ、
前記出力段は、出力ダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとを含み、
前記出力ダイオードのアノードは、前記第ｎ番目のコンデンサの高電位側に接続され、
前記出力ダイオードのカソードは、前記出力コンデンサおよび前記放電抵抗器の高電位側に接続され、
前記放電抵抗器の低電位側は、前記放電スイッチの高電位側に接続され、
第ｎ番目のブリッジの低電位出力側のスイッチと、前記出力コンデンサの低電位側と、前記放電スイッチの低電位側とは、前記直流電流提供手段の負端子に接続され、
前記装置が、
−各前記ブリッジ素子の各前記スイッチをｎ−１個の異なる構成に設定して、第（ｎ−ｋ）番目の前記コンデンサ（ただし１≦ｋ≦ｎ−１）を、第ｋ番目の時間期間内に放電させることを可能にする経路を提供する手段
を備え、
前記経路を提供する手段は、
第１番目の時間期間よりも前の出力コンデンサ放電期間において、
‐第１番目から第（ｎ−１）番目までのコンデンサについて、前記高電位入力側、前記低電位入力側、前記低電位出力側および前記高電位出力側のスイッチをいずれもＯＦＦとし、
‐第ｎ番目のコンデンサについて、前記高電位入力側のスイッチ、前記低電位入力側のスイッチ、および前記低電位出力側のスイッチをいずれもＯＦＦとし、
‐前記出力コンデンサについて、前記放電スイッチをＯＮとし、
第ｋ番目の時間期間において、
‐第ｎ番目のコンデンサについて、前記高電位入力側のスイッチをＯＦＦとし、前記低電位入力側のスイッチをＯＮとし、前記低電位出力側のスイッチをＯＮとし、
‐前記出力コンデンサについて、前記放電スイッチをＯＦＦとし、
‐第（ｎ−ｋ）番目のコンデンサについて、前記高電位入力側のスイッチをＯＦＦとし、前記低電位入力側のスイッチをＯＮとし、前記低電位出力側のスイッチをＯＦＦとし、前記高電位出力側のスイッチをＯＮとし、
‐第１番目から第（ｎ−１）番目までのコンデンサのうち第（ｎ−ｋ）番目以外のコンデンサについて、前記高電位入力側のスイッチをＯＮとし、前記低電位入力側のスイッチをＯＦＦとし、前記低電位出力側のスイッチをＯＦＦとし、前記高電位出力側のスイッチをＯＮとする
ることを特徴とする、装置。
【請求項４】
前記ｎ個のブリッジ素子で構成される昇圧コンバータが、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備え、
前記入力ダイオードのアノードと、前記入力抵抗器の高電位側とは、いずれも、前記直流電流提供手段の正端子と、第１番目のブリッジ素子の入力側とに接続され、
前記入力ダイオードのカソードと、前記入力抵抗器の低電位側とは、前記入力コンデンサの高電位側に接続され、
前記入力コンデンサの低電位側は、前記直流電流提供手段の負端子に接続され、
前記装置が、
‐前記出力コンデンサ放電期間よりも後かつ第１番目の時間期間よりも前の入力コンデンサ放電期間において、
・第１番目から第（ｎ−１）番目までの各コンデンサについて、前記高電位入力側のスイッチをＯＮとし、前記低電位入力側のスイッチをＯＦＦとし、前記低電位出力側のスイッチをＯＦＦとし、前記高電位出力側のスイッチをＯＮとし、
・第ｎ番目のコンデンサについて、前記高電位入力側のスイッチをＯＦＦとし、前記低電位入力側のスイッチをＯＮとし、前記低電位出力側のスイッチをＯＮとし、前記放電スイッチをＯＦＦとする
手段をさらに備えることを特徴とする、請求項３に記載の装置。
【請求項５】
前記直流電流提供手段が光起電モジュールであることを特徴とする、請求項３または４に記載の装置。
【請求項６】
前記ｎ個のブリッジ素子で構成される昇圧コンバータが、前記光起電モジュールと前記入力段とを接続するスイッチをさらに備えることを特徴とし、かつ、
前記光起電モジュールと前記入力段とを接続する前記スイッチが、前記出力コンデンサ放電期間、前記入力コンデンサ放電期間および第１番目〜第（ｎ−１）番目の時間期間においてＯＮであることを特徴とする、請求項４に記載の装置。
【請求項７】
前記ｎ個のブリッジ素子で構成される昇圧コンバータが、前記直流電流提供手段と前記入力段とを接続するスイッチをさらに備え、
前記直流電流提供手段と前記入力段とを接続する前記スイッチが、前記出力コンデンサ放電期間、前記入力コンデンサ放電期間および第１番目〜第（ｎ−１）番目の時間期間においてＯＦＦであることを特徴とする、請求項４に記載の装置。
【請求項８】
前記ｎ個のブリッジ素子で構成される昇圧コンバータが、前記直流電流提供手段に接続するスイッチと第１のブリッジ素子との間に接続された放電回路をさらに備え、
前記放電回路が、放電ダイオードおよび第２の放電抵抗器で構成され、
前記放電ダイオードのカソードが、前記第１のブリッジ素子の入力に接続され、
前記放電ダイオードのアノードが、前記第２の放電抵抗器の第１の端子に接続され、
前記第２の放電抵抗器の第２の端子が、前記直流電流提供手段の負端子に接続されることを特徴とする、請求項７に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般には複数のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる方法および装置に関する。
【背景技術】
【０００２】
従来のＤＣ／ＤＣコンバータは、直流を、第１の電圧から、第２の電圧（第１の電圧より大きい場合もあるし小さい場合もある）に変換するために、インダクタを使用する。
【０００３】
インダクタは、エネルギーを磁場（電流）の形態で蓄えるために使用され、多くの欠点を有する。インダクタは主に銅材料で構成されるため、重く、コストが比較的高い。
【０００４】
インダクタに取って代わるために、スイッチとコンデンサとの組み合わせが、すでに提案されている。
【０００５】
例えば、ＤＣ／ＤＣコンバータとしても知られる電荷ポンプは、コンデンサをエネルギー貯蔵要素として使用する。インダクタをエネルギー貯蔵要素として使用する誘導スイッチングＤＣ／ＤＣコンバータと比較した場合、電荷ポンプは、特定のエンドユーザ用途にとって電荷ポンプを魅力的にする独自の特徴を提供する。
【０００６】
昇圧コンバータが動作すると、昇圧コンバータのコンデンサは充電される。
【０００７】
昇圧コンバータを既知の初期状態に設定できるようにするため、または保守のために、昇圧コンバータのコンデンサを放電させることが時に必要である。
【０００８】
コンデンサは、大量の電荷を、２４０ボルト以上の比較的高いＤＣ電圧で蓄えることができるため、電源を取り外す場合、または電源を昇圧コンバータから切り離す場合、安全基準を遵守して、いかなるコンデンサも保守作業者または操作者に対して感電の危険を生じさせないように、コンデンサを放電させなければならない。ＩＥＣ９５０規格またはＣＥＮＥＬＥＣ  ＥＮ６０９５０では、２ボルト未満の電圧レベルである安全な電荷レベルまでコンデンサを放電させることが必要とされる。
【０００９】
一解決策は、各コンデンサに並列抵抗器を追加して、コンデンサを放電できるようにすることである。
【００１０】
そのような解決策は、電力損失およびコストの点で満足のいくものではない。並列抵抗器は、昇圧コンバータの通常動作中も常に電力を損失し続け、結果として、電力システム内の熱として現れる無駄なエネルギーを浪費する。
【００１１】
ＩＥＣ９５０規格の推奨によれば、コンデンサは、短時間（電源がどのように接続されるかに応じて、１秒または１０秒のいずれか）で安全な電圧レベルに達する必要もある。昇圧コンバータは高い静電容量値を利用するため、ＩＥＣ９５０規格の遵守に適する並列抵抗器は、高い抵抗値が短い放電時間要件に対応できないという理由で、高い電力損失に繋がることになる。
【００１２】
最後に、昇圧コンバータ内の多数のコンデンサに、同数の並列抵抗器を使用する必要が生じ、これも結果として、高価で容積の大きい解決策になる。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、電力損失、容積、およびコストの点で満足のいく解決策を提供することを目的とする。
【課題を解決するための手段】
【００１４】
そのために、本発明は、直列接続されたｎ個のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる方法であって、昇圧コンバータは、直流電流提供手段に接続されたｎ個のブリッジ素子で構成され、各ブリッジ素子は、複数のスイッチおよび１つのコンデンサで構成され、この方法は、
−各ブリッジ素子の各スイッチをｎ−１個の異なる構成に設定して、連続するｎ−１個の時間期間内にｎ−１個の異なるブリッジ素子のコンデンサを放電させるステップ
を含むことを特徴とする、方法に関する。
【００１５】
本発明は、直列接続されたｎ個のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させる装置であって、昇圧コンバータは、直流電流提供手段に接続されたｎ個のブリッジ素子で構成され、各ブリッジ素子は、複数のスイッチおよび１つのコンデンサで構成され、この装置が、
−各ブリッジ素子の各スイッチをｎ−１個の異なる構成に設定して、連続するｎ−１個の時間期間内にｎ−１個の異なるブリッジ素子のコンデンサを放電させる手段
を備えることを特徴とする、装置にも関する。
【００１６】
したがって、すべてのコンデンサに放電抵抗器を必要とせずに、ｎ個のブリッジ素子で構成された昇圧コンバータのコンデンサを放電させることが可能である。
【００１７】
ｎ個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【００１８】
ｎ個のブリッジ素子で構成される昇圧コンバータのコンデンサに誰かが接触しても危険がない。
【００１９】
さらに、いつであっても、ｎ個のブリッジ素子で構成される昇圧コンバータのコンデンサの電圧を制御することができる。その場合、ｎ個のブリッジ素子で構成される昇圧コンバータが動作する際、初期状態に設定することが可能である。
【００２０】
特定の特徴によれば、ｎ個のブリッジ素子で構成される昇圧コンバータは、少なくともダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとで構成される出力段をさらに備え、各ブリッジ素子の各スイッチおよび放電スイッチは、ｎ番目の構成に設定されて、ｎ番目の時間期間内に出力コンデンサを放電させる。
【００２１】
したがって、出力コンデンサに専用の抵抗器を必要とせずに、ｎ個のブリッジ素子で構成される昇圧コンバータの出力コンデンサを放電させることが可能である。
【００２２】
ｎ個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【００２３】
誰かが出力コンデンサに接触しても危険がない。
【００２４】
特定の特徴によれば、ｎ番目の構成はさらに、出力段に接続されたｎ番目のブリッジ素子のコンデンサをｎ番目の時間期間内に放電できるようにする。
【００２５】
したがって、ｎ番目のブリッジ素子のコンデンサに専用の抵抗器を必要とせずに、ｎ個のブリッジ素子で構成される昇圧コンバータのｎ番目のブリッジ素子のコンデンサを放電させることが可能である。
【００２６】
ｎ個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【００２７】
誰かがｎ番目のブリッジ素子のコンデンサに接触しても危険がない。
【００２８】
特定の特徴によれば、ｎ個のブリッジ素子で構成される昇圧コンバータは、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備え、各ブリッジ素子の各スイッチおよび放電スイッチは、（ｎ＋１）番目の構成に設定されて、入力コンデンサを（ｎ＋１）番目の時間期間内に放電させる。
【００２９】
したがって、入力コンデンサに専用の抵抗を必要とせずに、ｎ個のブリッジ素子で構成される昇圧コンバータの入力コンデンサを放電させることが可能である。
【００３０】
ｎ個のブリッジ素子で構成される昇圧コンバータのコストは、そのサイズにより最低限に抑えられる。
【００３１】
誰かが入力コンデンサに接触しても危険がない。
【００３２】
特定の特徴によれば、最初にｎ番目の構成が設定され、次に（ｎ＋１）番目の構成が設定され、次に他のｎ−１個の異なる構成が設定される。
【００３３】
特定の特徴によれば、各ブリッジ素子の各スイッチは、Ｎ−ＭＯＳＦＥＴトランジスタおよびその固有のボディダイオード(intrinsic body diode)で構成され、ボディダイオードのアノードは、Ｎ−ＭＯＳＦＥＴのソースに接続され、ボディダイオードのカソードは、Ｎ−ＭＯＳＦＥＴトランジスタのドレインに接続される。
【００３４】
特定の特徴によれば、ｎ個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段と入力段とを接続するスイッチをさらに備え、直流電流提供手段および入力段を接続するスイッチは、ｎ＋１個の構成中、非導通状態である。
【００３５】
したがって、直流電流提供手段は、異なる構成中、短絡しない。
【００３６】
特定の特徴によれば、直流電流提供手段は、光起電モジュールである。
【００３７】
特定の特徴によれば、ｎ個のブリッジ素子で構成される昇圧コンバータは、光起電モジュールと入力段とを接続するスイッチをさらに備え、光起電モジュールおよび入力段を接続するスイッチは、ｎ＋１個の構成中、導通状態である。
【００３８】
したがって、逆並列保護ダイオード(anti-parallel protection diode)なしの光起電モジュールが使用される場合、放電プロセスのための追加の装置は必要ない。
【００３９】
特定の特徴によれば、ｎ個のブリッジ素子で構成される昇圧コンバータは、直流電流提供手段を接続するスイッチと第１のブリッジ素子との間に接続される放電回路をさらに備え、放電回路は、放電ダイオードおよび第２の放電抵抗器で構成され、放電ダイオードのカソードは、第１のブリッジ素子の入力に接続され、放電ダイオードのアノードは、第２の放電抵抗器の第１の端子に接続され、第２の放電抵抗器の第２の端子は、直流電流提供手段の負端子に接続される。
【００４０】
したがって、直流電流提供手段が、ｎ個のブリッジ素子で構成される昇圧コンバータから切り離され、第１のブリッジ素子の入力と直流電流提供手段の負端子との間の電圧が負になった場合、ｎ個のブリッジ素子で構成される昇圧コンバータの少なくとも１つのコンデンサを放電させる経路がある。
【００４１】
本発明の特徴は、添付図面を参照して行われる以下の実施形態例の説明を読むことからより明確に現れるであろう。
【図面の簡単な説明】
【００４２】
【図１ａ】３個のブリッジ素子で構成される昇圧コンバータの第１の例を表し、直流電流提供手段は、逆並列保護ダイオード(anti-parallel protection diode)なしの光起電モジュールである。
【図１ｂ】３個のブリッジ素子で構成される昇圧コンバータの第２の例を表し、直流電流提供手段は任意の種類の直流電流電源である。
【図２】ｎ個のブリッジ素子で構成される昇圧コンバータを備える装置の例を表す。
【図３】３個のブリッジで構成される昇圧コンバータのブリッジの電圧値の例である。
【図４ａ】昇圧コンバータの第１の例において説明される、ｎ個（例えばｎは３に等しい）のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させるアルゴリズムの例である。
【図４ｂ】昇圧コンバータの第２の例において説明される、ｎ個（例えばｎは３に等しい）のブリッジ素子で構成される昇圧コンバータのコンデンサを放電させるアルゴリズムの例である。
【図５ａ】昇圧コンバータの第１の例における３個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図５ｂ】昇圧コンバータの第１の例における３個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図５ｃ】昇圧コンバータの第１の例における３個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図５ｄ】昇圧コンバータの第１の例における３個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図５ｅ】昇圧コンバータの第１の例における３個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図６】第１の時間期間中、昇圧コンバータの第１の例における少なくとも１つのコンデンサが第１の構成で放電される場合の３個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図７】第２の時間期間中、昇圧コンバータの第１の例における少なくとも１つのコンデンサが第２の構成で放電される場合の３個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図８】第３の時間期間中、昇圧コンバータの第１の例における少なくとも１つのコンデンサが第３の構成で放電される場合の３個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図９】第４の時間期間中、昇圧コンバータの第１の例における少なくとも１つのコンデンサが第４の構成で放電される場合の３個のブリッジ素子で構成される昇圧コンバータのスイッチの状態を表す。
【図１０ａ】昇圧コンバータの第２の例における３個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図１０ｂ】昇圧コンバータの第２の例における３個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図１０ｃ】昇圧コンバータの第２の例における３個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図１０ｄ】昇圧コンバータの第２の例における３個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【図１０ｅ】昇圧コンバータの第２の例における３個のブリッジ素子で構成される昇圧コンバータのコンデンサの、様々な時間期間中の電圧変動を表す。
【発明を実施するための形態】
【００４３】
図１ａは、３個のブリッジ素子（ｎ＝３）で構成される昇圧コンバータの第１の例を表し、直流電流提供手段は光起電モジュールである。
【００４４】
３個のブリッジ素子で構成される昇圧コンバータは、リアクトルレス昇圧コンバータ（Reactor Less Boost Converter）（ＲＬＢＣ）またはインダクタレス昇圧コンバータ(inductor less boost converter)とも呼ばれる。
【００４５】
基本的に、従来のＤＣ／ＤＣ昇圧コンバータのインダクタは、直列接続された「ｎ」個のブリッジ素子またはビットで置き換えられる。各ブリッジ素子は、図１に示される複数のスイッチおよびコンデンサで構成される。２個のスイッチが、スイッチとして機能するダイオードの形態であってもよいことに留意する必要がある。この個々のブリッジ構造は「ビット」とも呼ばれる。
【００４６】
図１では、各ブリッジ素子またはビットＢ１、Ｂ２、およびＢ３の各スイッチＳ11、Ｓ12、Ｓ13、Ｓ14、Ｓ21、Ｓ22、Ｓ23、Ｓ24、Ｓ31、Ｓ32、およびＳ33は、Ｎ−ＭＯＳＦＥＴトランジスタおよびその固有のボディダイオード(intrinsic body diode)で構成される。ボディダイオードのアノードは、Ｎ−ＭＯＳＦＥＴのソースに接続され、ボディダイオードのカソードは、Ｎ−ＭＯＳＦＥＴトランジスタのドレインに接続される。
【００４７】
図１では、３個のビットＢ１、Ｂ２、およびＢ３が示される。
【００４８】
より多数のブリッジ素子で構成される昇圧コンバータは、ビットＢ１を必要なだけ複製することにより得ることができる。
【００４９】
ビットＢ１は、４個のスイッチＳ11、Ｓ12、Ｓ13、およびＳ14ならびに１個のコンデンサＣ1で構成される。
【００５０】
ビットＢ２は、４個のスイッチＳ21、Ｓ22、Ｓ23、およびＳ24ならびに１個のコンデンサＣ2で構成される。
【００５１】
ビットＢ３は、３個のスイッチＳ31、Ｓ32、Ｓ33および１個のコンデンサＣ3で構成される。
【００５２】
ビットＢｉ（ただし、ｎ＝３（ｉ＝１〜ｎ−１）であるため、ｉは１または２）のそれぞれについて、Ｓi1のＮ−ＭＯＳＦＥＴトランジスタのドレインは、コンデンサＣiの正端子およびＳi4のＮ−ＭＯＳＦＥＴトランジスタのドレインに接続される。ＳilのＮ−ＭＯＳＦＥＴトランジスタのソースは、Ｓi2のＮ−ＭＯＳＦＥＴトランジスタのドレインに接続される。Ｓi4のＮ−ＭＯＳＦＥＴトランジスタのソースは、Ｓi3のＮ−ＭＯＳＦＥＴトランジスタのドレインに接続される。Ｓi2のＮ−ＭＯＳＦＥＴトランジスタのソースは、コンデンサＣiの負端子およびＳi4のＮ−ＭＯＳＦＥＴトランジスタのソースに接続される。
【００５３】
直流電流提供手段は、例えば、入力電圧Ｖｉｎを提供する光起電要素（ＰＶモジュール、複数可）である。直流電流提供手段の正端子は、スイッチＳwbの第１の端子に接続される。スイッチＳwbは、保守作業者またはプロセッサにより制御されるスイッチであり得る。スイッチＳwbは、回路ブレーカ、断続器、中継器、またはＮ−ＭＯＳＦＥＴトランジスタであり得る。
【００５４】
スイッチＳwbの第２の端子は、抵抗器ＲSと、コンデンサＣSと、ダイオードＤSとで構成されるスナバ回路と呼ばれる入力回路に接続される。
【００５５】
スイッチＳwbの第２の端子は、ダイオードＤSのアノードと、抵抗器ＲSの第１の端子と、スイッチＳ12のＮ−ＭＯＳＦＥＴトランジスタのドレインとに接続される。ダイオードＤSのカソードは、抵抗器ＲSの第２の端子と、コンデンサＣSの第１の端子とに接続される。
【００５６】
コンデンサＣSの第２の端子は、直流電流提供手段の負端子に接続される。
【００５７】
Ｓ14のＮ−ＭＯＳＦＥＴトランジスタのソースは、Ｓ22のＮ−ＭＯＳＦＥＴトランジスタのドレインに接続される。
【００５８】
Ｓ24のＮ−ＭＯＳＦＥＴトランジスタのソースは、Ｓ32のＮ−ＭＯＳＦＥＴトランジスタのドレインに接続される。
【００５９】
Ｓ31のＮ−ＭＯＳＦＥＴトランジスタのソースは、Ｓ32のＮ−ＭＯＳＦＥＴトランジスタのドレインに接続される。Ｓ32のＮ−ＭＯＳＦＥＴトランジスタのソースは、コンデンサＣ3の負端子と、Ｓ33のＮ−ＭＯＳＦＥＴトランジスタのドレインとに接続される。
【００６０】
Ｓ31のＮ−ＭＯＳＦＥＴトランジスタのドレインは、コンデンサＣ3の正端子と、出力回路のダイオードＤOのアノードとに接続される。
【００６１】
出力回路は、スイッチＳDISと、抵抗器ＲDISと、ダイオードＤOと、コンデンサＣOとで構成される。
【００６２】
Ｓ33のＮ−ＭＯＳＦＥＴトランジスタのソースは、直流電流提供手段の負端子に接続される。
【００６３】
ダイオードＤOのカソードは、コンデンサＣOの正端子と、抵抗器ＤDISの第１の端子とに接続される。
【００６４】
放電抵抗器ＲDISの第２の端子は、スイッチＳDISの第１の端子に接続される。スイッチＳDISは、中継器、Ｎ−ＭＯＳＦＥＴトランジスタ、または制御可能な任意のスイッチであり得る。
【００６５】
スイッチＳDISの第２の端子は、コンデンサＣOの負端子と、直流電流提供手段の負端子とに接続される。
【００６６】
昇圧コンバータの負荷は、ダイオードＤOのカソードと直流電流提供手段の負端子との間に接続される。
【００６７】
コンデンサＣOの電圧はＶCOに等しく、コンデンサＣSの電圧はＶCSに等しく、コンデンサＣ1の電圧はＶC1に等しく、コンデンサＣ2の電圧はＶC2に等しく、コンデンサＣ3の電圧はＶC3に等しい。
【００６８】
Ｂ１の入力と出力との電圧差をＶｂ１と称し、Ｂ２の入力と出力との電圧差をＶｂ２と称し、Ｂ３の入力と出力との電圧差をＶｂ３と称する。Ｖｂ３は、スイッチＳ33がオンの場合、Ｖｂ３*に等しく、スイッチＳ33がオフの場合、Ｖｂ３**に等しい。
【００６９】
動作に際して、ＲＬＢＣは、利用可能な「ビット」の数に依存して、離散的な電圧昇圧比の値を提供する。昇圧比の離散的な値の数は、法則：
ｎratios＝２n
に準拠し得る。式中、「ｎratios」は可能な昇圧比（またはデューティサイクル）の合計数であり、「ｎ」は直列接続されたビット数である。
【００７０】
各ビットに加えられる電圧値は、以下の法則：
［Ｖｃ１：Ｖｃ２：  …  ：Ｖｃｎ］＝［１：２：  …  ：２(n-1)］ＶCO／２n
に準拠し得る。式中、ＶCOは昇圧した出力電圧である。
【００７１】
安定した出力電圧を得るために、以下の法則：
Ｖｉｎ＝ＶCO／ｒａｔｉｏi，  ｉ＝１，２，…，ｎratios
に準拠する「ｎratios」個の異なる入力電圧を持たせることが可能である。
【００７２】
図１のｎ＝３ビットの場合、［Ｖｃ１：Ｖｃ２：Ｖｃ３］＝［１：２：４］Ｖｒｅｆである。
【００７３】
各ブリッジＢｉのスイッチの切り替えパターンは、各ブリッジの各コネクタにおいて、＋Ｖｃｉ、−Ｖｃｉ、または０に等しい電圧Ｖｂｉを提供するように定義される。但し、ＶｃｉはコンデンサＣiの電圧である。さらに、各ビットＢｉの切り替えパターンは、主切り替え周期Ｔ＝１／ｆの、２n個の等しい連続したサブ周期ΔＴとして適宜定義される。
【００７４】
３個のブリッジ素子で構成される昇圧コンバータの各ブリッジの電圧値の例を、図３を参照して説明する。
【００７５】
ここで、［Ｖｃ１：Ｖｃ２：Ｖｃ３］＝［２：３：４］または［Ｖｃ１：Ｖｃ２：Ｖｃ３：Ｖｃ３］＝［１：１：１：４］のような他の構成を使用してもよいことに留意する必要がある。さらに、最終的にｎratiosを２nよりも大きくすることもできる。
【００７６】
切り替えパターンは、スイッチＳ11、Ｓ12、Ｓ13、Ｓ14、Ｓ21、Ｓ22、Ｓ23、Ｓ24、Ｓ31、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタのゲートに適用される。
【００７７】
本発明によれば、コンデンサＣ1〜Ｃn、ＣS、およびＣOは、少なくともｎ＋１個の時間期間中に放電される。
【００７８】
本発明によれば、各ブリッジ素子の各スイッチは、ｎ−１個の異なる構成に設定されて、ｎ−１個の異なるブリッジ素子のコンデンサを連続するｎ−１個の時間期間内に放電させる。
【００７９】
本発明によれば、３個のブリッジ素子で構成される昇圧コンバータは、少なくともダイオードと、出力コンデンサと、放電抵抗器と、放電スイッチとで構成される出力段を備える。各ブリッジ素子の各スイッチおよび放電スイッチは、ｎ番目の構成に設定されて、出力コンデンサをｎ番目の時間期間内に放電させる。
【００８０】
本発明によれば、ｎ番目の構成はさらに、ｎ番目のブリッジ素子のコンデンサをｎ番目の時間期間内に放電できるようにする。
【００８１】
本発明によれば、３個のブリッジ素子で構成される昇圧コンバータは、少なくとも入力ダイオードと、入力コンデンサと、入力抵抗器とで構成される入力段をさらに備える。ブリッジ素子のスイッチおよび放電スイッチは、（ｎ＋１）番目の構成に設定されて、入力コンデンサを（ｎ＋１）番目の時間期間内に放電させる。
【００８２】
本発明によれば、ｎ番目の構成がまず設定され、次に（ｎ＋１）番目の構成が設定され、次にｎ−１個の異なる構成が設定される。
【００８３】
図１ｂは、３個のブリッジ素子で構成される昇圧コンバータの第２の例であり、直流電流提供手段は任意の種類の直流電流電源である。
【００８４】
３個のブリッジ素子で構成される昇圧コンバータの第２の例は、コンバータの第１の例と殆ど同一である。
【００８５】
コンバータの第２の例は、同じ電気図(electric diagram)と、同じ構成要素Ｓ11、Ｓ12、Ｓ13、Ｓ14、Ｓ21、Ｓ22、Ｓ23、Ｓ24、Ｓ31、Ｓ32、Ｓ33、ＳDIS、ＳWB、Ｃ1、Ｃ2、Ｃ3、ＣO、ＣS、ＲDIS、ＲS、ＤS、ＤOとで構成され、さらに放電回路を備える。
【００８６】
追加される放電回路は、放電ダイオードＤDISおよび第２の放電抵抗器ＲDIS'で構成される。
【００８７】
放電ダイオードＤDISのカソードは、第１のブリッジ素子Ｂ１の入力に接続される。第１のブリッジ素子Ｂ１の入力は、Ｓ12のＮ−ＭＯＳＦＥＴトランジスタのドレインに接続されたＳ11のＮ−ＭＯＳＦＥＴトランジスタのソースで構成される。放電ダイオードＤDISのアノードは、第２の放電抵抗器ＲDIS'の第１の端子に接続され、第２の放電抵抗器ＲDIS'の第２の端子は、直流電流提供手段の負端子に接続される。
【００８８】
直流電流提供手段が保護ダイオード（カソードが直流電流提供手段の正端子に接続され、アノードが直流電流提供手段の負端子に接続されたもの）を有する場合、Ｃ2またはＣ1の放電中、スイッチＳWBが導通モードであれば、かなり大きな電流が保護ダイオードを通って流れる。この電流は、保護ダイオードを破壊する恐れがあり、各コンデンサを破壊する恐れがあり、または３個のブリッジ素子で構成される昇圧コンバータの他のスイッチを破壊する恐れがある。
【００８９】
放電回路は、スイッチＳWBが導通中ではない場合、コンデンサＣ1およびＣ2を放電できるようにする。また、放電回路は、第２の抵抗器ＲDIS'に適正な値を選択することにより、放電電流を制限する。
【００９０】
図２は、３個のブリッジ素子で構成される昇圧コンバータを備える装置の例を表す。
【００９１】
装置２０は、例えば、バス２０１により接続された構成要素と、図４ａまたは図４ｂにおいて開示されるアルゴリズムに関連するプログラムとにより制御されるプロセッサ２００に基づく構造である。
【００９２】
ここで、一変形例では、装置２０が、以下に開示されるプロセッサ２００により実行される動作と同じ動作を実行する１つまたはいくつかの専用集積回路の形態で実施されることに留意する必要がある。
【００９３】
バス２０１は、プロセッサ２００を、読み取り専用メモリＲＯＭ２０２、ランダムアクセスメモリＲＡＭ２０３、アナログ／デジタル変換器ＡＤＣ２０６、および図１ａまたは図１ｂに開示されたようなＲＬＢＣモジュールにリンクする。
【００９４】
読み取り専用メモリＲＯＭ２０２は、図４ａまたは図４ｂに開示されるアルゴリズムに関連するプログラムの命令（装置２０が電源投入されると、ランダムアクセスメモリＲＡＭ２０３に転送される）を含む。
【００９５】
読み取り専用メモリＲＯＭ２０２は、３個のブリッジ素子で構成される昇圧コンバータの通常動作中、図３に示されるようなテーブルを記憶すると共に、放電プロセス中のＲＬＢＣのスイッチの第１、第２、第３、および第４の構成に対応する切り替えパターンも記憶する。
【００９６】
ＲＡＭメモリ２０３は、変数を収容することを目的とするレジスタと、図４ａまたは図４ｂに開示されるようなアルゴリズムに関連するプログラムの命令とを含む。
【００９７】
アナログ／デジタル変換器２０６は、ＲＬＢＣに接続され、入力電圧Ｖｉｎおよび／または出力電圧Ｖｏｕｔ＝ＶCOを表す電圧を二進情報に変換する。
【００９８】
図３は、比ＶCO／Ｖｉｎ＝Ｎ／（Ｎ−Ｐ）＝８（Ｄ＝０．８７５）を有するような、３個のブリッジで構成されたブースタコンバータの各ブリッジの電圧値の例である。
【００９９】
ＲＬＢＣが直流電流提供手段を昇圧させる際に使用される周期パターンは、８つの時間インターバルに分解される。基準電圧Ｖｒｅｆは、Ｖｏｕｔを８で割ったものに等しい。
【０１００】
行３０１において、１に等しい値は、Ｖｂ１＝Ｖｒｅｆであることを意味し、−１に等しい値は、Ｖｂ１＝−Ｖｒｅｆであることを意味し、０に等しい値はＶｂ１＝０であることを意味する。
【０１０１】
行３０２において、１に等しい値は、Ｖｂ２＝２Ｖｒｅｆであることを意味し、−１に等しい値は、Ｖｂ２＝−２Ｖｒｅｆであることを意味し、０に等しい値はＶｂ２＝０であることを意味する。
【０１０２】
行３０３において、１に等しい値は、Ｖｂ３＝４Ｖｒｅｆであることを意味し、−１に等しい値は、Ｖｂ３＝−４Ｖｒｅｆであることを意味し、０に等しい値はＶｂ３＝０であることを意味する。
【０１０３】
各時間インターバルｔ1〜ｔ8の持続時間は、ΔＴ＝Ｔ／Ｎ（Ｎ＝８）である。但し、Ｔは、図１のスイッチＳ33により動作するサイクルの持続時間である。
【０１０４】
比Ｖｏｕｔ／Ｖｉｎ＝８を得るには、８つの時間インターバルが必要である。
【０１０５】
時間インターバルｔ1、ｔ2、ｔ3、およびｔ4において、Ｖｂ１＝Ｖｒｅｆ、Ｖｂ２＝Ｖｂ３＝０である。時間インターバルｔ5およびｔ6において、Ｖｂ１＝−Ｖｒｅｆ、Ｖｂ２＝２Ｖｒｅｆ、Ｖｂ３＝０である。時間インターバルｔ7において、Ｖｂ１＝−Ｖｒｅｆ、Ｖｂ２＝−２Ｖｒｅｆ、Ｖｂ３＝４Ｖｒｅｆである。時間インターバルｔ8において、Ｖｂ１＝−Ｖｒｅｆ、Ｖｂ２＝−２Ｖｒｅｆ、Ｖｂ３＝−４Ｖｒｅｆである。
【０１０６】
図４ａは、ｎ個（例えばｎは３に等しい）のブリッジ素子で構成される昇圧コンバータの第１の例のコンデンサを放電させるアルゴリズムの例である。
【０１０７】
より正確には、本アルゴリズムは、ｎ個のブリッジ素子で構成される昇圧コンバータを備える装置２０のプロセッサ２００により実行される。
【０１０８】
本アルゴリズムは、ＲＬＢＣが、（例えば保守のために）電源をオフにする必要がある都度実行され、または、ＲＬＢＣを既知の初期状態に設定する必要がある場合に実行される。
【０１０９】
ステップＳ４００において、プロセッサ２００は、ＲＬＢＣの各スイッチを第１の構成に設定する。第１の構成では、プロセッサ２００は、スイッチＳ11〜Ｓ33をオフ状態に設定するように（すなわち、スイッチＳ11、Ｓ12、Ｓ13、Ｓ14、Ｓ21、Ｓ22、Ｓ23、Ｓ24、Ｓ31、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタを非導通状態にするように）ＲＬＢＣの各スイッチに命令する。この第１の構成において、プロセッサ２００は、スイッチＳDISをオン状態（すなわち導通状態）に設定するようにＲＬＢＣの各スイッチに命令し、スイッチＳWBはオン状態を保つ。
【０１１０】
ＲＬＢＣの第１の構成は、図６に示される電気回路に対応する。
【０１１１】
図６は、少なくとも１つのコンデンサが、第１の時間期間中において、昇圧コンバータの第１の例において第１の構成で放電される、３個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【０１１２】
スイッチＳ11〜Ｓ33のＮ−ＭＯＳＦＥＴトランジスタは非導通モードであるため、電流は、スイッチＳ11〜Ｓ33のボディダイオード内を、それぞれの極性に従って、流れる場合もあれば、流れない場合もある。
【０１１３】
Ｔ１において開始する第１の時間期間において、コンデンサＣ3およびＣOは、図５ｄおよび図５ｅに示されるように放電され、コンデンサＣ1、Ｃ2、およびＣSは、図５ａ、図５ｂ、および図５ｃに示されるように、放電されない。
【０１１４】
図５ａは、昇圧コンバータの第１の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣ1の、様々な時間期間中の電圧変動ＶC1を表す。
【０１１５】
図５ｂは、昇圧コンバータの第１の例での、時間期間中の３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣ2の、様々な時間期間中の電圧変動ＶC2を表す。
【０１１６】
図５ｃは、昇圧コンバータの第１の例での、時間期間中の３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣSの、様々な時間期間中の電圧変動ＶCSを表す。
【０１１７】
図５ｄは、昇圧コンバータの第１の例での、時間期間中の３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣ3の、様々な時間期間中の電圧変動ＶC3を表す。
【０１１８】
図５ｅは、昇圧コンバータの第１の例での、時間期間中の３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣOの、様々な時間期間中の電圧変動ＶCOを表す。
【０１１９】
時刻Ｔ１は、ステップＳ４００において実行される第１の構成へのスイッチの命令の瞬間に対応する。
【０１２０】
図５ｅに示されるように、Ｔ１後、コンデンサＣOは抵抗器ＲDISを通して放電する。図５ａ〜図５ｄにおける他の電圧ＶC1、ＶC2、ＶC3、およびＶCSは、ＶCO＋ＶC1＋ＶC2の値がＶｉｎ＝ＶCSに等しくなるまで変化しない。
【０１２１】
この瞬間から、ＶC1およびＶC2は、Ｓ11、Ｓ13、Ｓ21、およびＳ23のボディダイオードを通しての充電を開始する。この充電プロセスは、ＶCOが完全に放電され、Ｖｉｎ＝ＶC1＋ＶC2＝ＶOCになるまで続けられる。但し、ＶOCは、電流が電源により供給されない場合、電圧Ｖｉｎである。これは光起電モジュールの開回路電圧を意味する。この第１の時間期間中、図５ｄでの特定の瞬間に、ＶCO＝ＶC3であり、Ｔ１’から、Ｓ33のボディダイオードも導通になるため、コンデンサＣOおよびＣ3はともに放電する。電圧ＶCOおよびＶC3の両方が監視されるため、ＶCO＝ＶC3の場合、Ｎ−ＭＯＳＦＥＴ  Ｓ33をオン状態に設定して、ボディダイオードへのストレスを回避できる。第１の時間期間の終了時、ＶCO＝ＶC3＝０であり、かつＶｉｎ＝ＶCS＝ＶOC＝ＶC1＋ＶC2である。
【０１２２】
次のステップＳ４０１において、プロセッサ２００は、放電すべきコンデンサを変更するときか否か、すなわち、第１の時間期間が経過したか否かをチェックする。
【０１２３】
放電すべきコンデンサを変更するときである場合、プロセッサ２００はステップＳ４０２に移る。その他の場合、プロセッサ２００はステップＳ４０１に戻る。
【０１２４】
プロセッサ２００は、電圧ＶCOおよびＶC3が２ボルト以下であるか否かをチェックすることにより、または、ステップＳ４００においてアクティブ化されたタイマ（第１の時間期間を表す）が、少なくとも、コンデンサＣO、Ｃ3、および抵抗器ＲDISの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【０１２５】
ステップＳ４０２において、プロセッサ２００は、ＲＬＢＣの各スイッチを第２の構成に設定する。第２の構成において、プロセッサ２００は、スイッチＳWB、Ｓ11、Ｓ14、Ｓ21、Ｓ24、Ｓ32、およびＳ33をオン状態に設定するように（すなわち、スイッチＳ11、Ｓ14、Ｓ21、Ｓ24、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタを導通モードにするように）ＲＬＢＣの各スイッチに命令する。プロセッサ２００は、スイッチＳ12、Ｓ13、Ｓ22、Ｓ23、Ｓ31、およびＳDISをオフ状態に設定するように（すなわち、スイッチＳ12、Ｓ13、Ｓ22、Ｓ24、Ｓ23、およびＳ31のＮ−ＭＯＳＦＥＴトランジスタを非導通モードにするように）ＲＬＢＣの各スイッチに命令する。
【０１２６】
ＲＬＢＣの第２の構成は、図７に示される電気回路に対応する。
【０１２７】
図７は、昇圧コンバータの第１の例での、第２の時間期間中において少なくとも１つのコンデンサが第２の構成で放電される場合の、３個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【０１２８】
スイッチＳ11、Ｓ14、Ｓ21、Ｓ24、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタは導通モードであるため、スイッチＳ11、Ｓ14、Ｓ21、Ｓ24、Ｓ32、およびＳ33は、分路(shunt)により表される。
【０１２９】
導通しているＮ−ＭＯＳＦＥＴ  Ｓ11、Ｓ14、Ｓ21、Ｓ24、Ｓ32、およびＳ33を通してスナバ回路が接地に短絡するため、第２の時間期間内で、コンデンサＣSは抵抗器ＲSを通して放電する。
【０１３０】
直流電流提供手段が光起電モジュールである場合、Ｖｉｎは瞬時にゼロに変わり、光起電モジュールは、強制的に短絡電流ＩSC状態になる。コンデンサＣSは、スナバ回路時定数に従って放電し、電流ピークはＶCS／ＲSに制限される。この第２の時間インターバルの終了時、コンデンサＣSは完全に放電されている。
【０１３１】
図５ｃは、昇圧コンバータの第１の例での、様々な時間期間中での３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣSの電圧変動ＶCSを表す。
【０１３２】
時刻Ｔ１は、ステップＳ４００において実行される第１の構成におけるスイッチの命令の瞬間に対応する。
【０１３３】
時刻Ｔ２は、ステップＳ４０２において実行される第２の構成におけるスイッチの命令の瞬間に対応する。
【０１３４】
時刻Ｔ３およびＴ４は、本アルゴリズムのステップＳ４０４およびＳ４０６において開示される第３および第４の構成におけるスイッチの命令の瞬間に対応する。
【０１３５】
次のステップＳ４０３において、プロセッサ２００は、放電すべきコンデンサを変更するときであるか否か、すなわち、第２の時間期間が経過したか否かをチェックする。
【０１３６】
放電すべきコンデンサを変更するときである場合、プロセッサ２００はステップＳ４０４に移る。その他の場合、プロセッサ２００はステップＳ４０３に戻る。
【０１３７】
プロセッサ２００は、電圧ＶCS≦２ボルトであるか否かをチェックすることにより、または、ステップＳ４０２においてアクティブ化されたタイマが少なくとも、コンデンサＣSおよび抵抗器ＲSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【０１３８】
ステップＳ４０４において、プロセッサ２００は、ＲＬＢＣの各スイッチを第３の構成に設定する。第３の構成において、プロセッサ２００は、スイッチＳWB、Ｓ11、Ｓ14、Ｓ22、Ｓ24、Ｓ32、およびＳ33をオン状態に設定するように（すなわち、スイッチＳ11、Ｓ14、Ｓ22、Ｓ24、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタを導通モードにするように）ＲＬＢＣの各スイッチに命令する。プロセッサ２００は、スイッチＳ12、Ｓ13、Ｓ21、Ｓ23、Ｓ31、およびＳDISをオフ状態に設定する、すなわち、スイッチＳ12、Ｓ13、Ｓ21、Ｓ23、およびＳ31のＮ−ＭＯＳＦＥＴトランジスタを非導通モードにするように、ＲＬＢＣの各スイッチに命令する。
【０１３９】
ＲＬＢＣの第３の構成は、図８に示される電気回路に対応する。
【０１４０】
図８は、昇圧コンバータの第１の例での、第３の時間期間中において少なくとも１つのコンデンサが第３の構成で放電される場合の、３個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【０１４１】
スイッチＳ11、Ｓ14、Ｓ22、Ｓ24、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタは導通モードであるため、スイッチＳ11、Ｓ14、Ｓ22、Ｓ24、Ｓ32、およびＳ33は、分路により表される。
【０１４２】
第３の時間期間において、ＶC2はＶCSと殆ど同じように放電する。
【０１４３】
図５ｂは、昇圧コンバータの第１の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣ2の、様々な時間期間中の電圧変動ＶC2を表す。
【０１４４】
時刻Ｔ１は、ステップＳ４００において実行される第１の構成におけるスイッチの命令の瞬間に対応する。
【０１４５】
時刻Ｔ３は、ステップＳ４０４において実行される第３の構成におけるスイッチの命令の瞬間に対応する。
【０１４６】
直流電流提供手段が、保護ダイオードなしの光起電モジュールである場合、ＶC2が光起電モジュールに印加される。これは、コンデンサＣ2が完全に放電される瞬間まで続く負電圧が光起電モジュールに存在することを意味する。コンデンサＣ2を通る電流は、ＩSC（光起電モジュール短絡電流）に、抵抗器ＲSを通る成分を加えたものであり、電流ピークはＩSC＋ＶC2／ＲSに制限される。
【０１４７】
その負電圧は、図５ｃのＴ３において示されるように、コンデンサＣSにも現れる。
【０１４８】
次のステップＳ４０５において、プロセッサ２００は、放電すべきコンデンサを変更するときであるか否か、すなわち、第３の時間期間が経過したか否かをチェックする。
【０１４９】
放電すべきコンデンサを変更するときである場合、プロセッサ２００はステップＳ４０６に移る。その他の場合、プロセッサ２００はステップＳ４０５に戻る。
【０１５０】
プロセッサ２００は、電圧ＶC2≦２ボルトであるか否かをチェックすることにより、または、ステップＳ４０４においてアクティブ化されたタイマが少なくとも、コンデンサＣ2および抵抗器ＲSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【０１５１】
ステップＳ４０６において、プロセッサ２００は、ＲＬＢＣのスイッチを第４の構成に設定する。第４の構成において、プロセッサ２００は、スイッチＳWB、Ｓ14、Ｓ12、Ｓ21、Ｓ24、Ｓ32、およびＳ33をオン状態に設定するように（すなわち、スイッチＳ14、Ｓ12、Ｓ21、Ｓ24、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタを導通モードにするように）、ＲＬＢＣの各スイッチに命令する。この第４の構成において、プロセッサ２００は、スイッチＳ11、Ｓ13、Ｓ22、Ｓ23、Ｓ31、およびＳDISをオフ状態に設定するように（すなわち、スイッチＳ11、Ｓ13、Ｓ22、Ｓ23、Ｓ31のＮ−ＭＯＳＦＥＴトランジスタを非導通モードにするように）、ＲＬＢＣの各スイッチに命令する。
【０１５２】
ＲＬＢＣの第４の構成は、図９に示される電気回路に対応する。
【０１５３】
図９は、昇圧コンバータの第１の例での、第４の時間期間中において少なくとも１つのコンデンサが第４の構成で放電される場合の、３個のブリッジ素子で構成される昇圧コンバータの各スイッチの状態を表す。
【０１５４】
スイッチＳ14、Ｓ12、Ｓ21、Ｓ24、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタは導通モードであるため、スイッチＳ14、Ｓ12、Ｓ21、Ｓ24、Ｓ32、およびＳ33は、分路により表される。
【０１５５】
第４の時間期間において、Ｃ1はＣ2と同じように放電する。
【０１５６】
図５ａは、昇圧コンバータの第１の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣ1の、様々な時間期間中の電圧変動ＶC1を表す。
【０１５７】
時刻Ｔ１は、ステップＳ４００において実行される第１の構成におけるスイッチの命令の瞬間に対応する。
【０１５８】
時刻Ｔ４は、ステップＳ４０６において実行される第４の構成におけるスイッチの命令の瞬間に対応する。
【０１５９】
直流電流提供手段が、光起電モジュールである場合、ＶC1は光起電モジュールに印加される。これは、コンデンサＣ1が完全に放電される瞬間まで続く負電圧が光起電モジュールに存在することを意味する。コンデンサを通る電流は、ＩSCに、抵抗器ＲSを通る成分を加えたものであり、電流ピークはＩSC＋ＶC1／ＲSに制限される。
【０１６０】
その負電圧は、図５ｃのＴ３において使用されるように、コンデンサＣSにも現れる。
【０１６１】
次のステップＳ４０７において、プロセッサ２００は、放電すべきコンデンサを変更するときであるか否かをチェックする。
【０１６２】
放電すべきコンデンサを変更するときである場合、プロセッサ２００はステップＳ４０８に移る。その他の場合、プロセッサ２００はステップＳ４０７に戻る。
【０１６３】
プロセッサ２００は、電圧ＶC1≦２ボルトであるか否かをチェックすることにより、または、ステップＳ４０６においてアクティブ化されたタイマが少なくとも、Ｃ1およびＲSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【０１６４】
次のステップＳ４０８において、スイッチＳWBはオフ状態になる。
【０１６５】
一変形例において、ステップＳ４０６およびＳ４０７をステップＳ４０４の前に実行できることに留意する必要がある。
【０１６６】
さらに、ＲＬＢＣがより多数のビット、例えば、１つ多くのビットで構成される場合、本アルゴリズムは、追加されたビット毎に、追加された各ビットのコンデンサを放電できるようにする２つの追加ステップを含む。
【０１６７】
図４ｂは、３個のブリッジ素子で構成された昇圧コンバータの第２の例の各コンデンサを放電させるアルゴリズムの例である。
【０１６８】
より正確には、本アルゴリズムは、ｎ個（例えばｎは３に等しい）のブリッジ素子で構成される昇圧コンバータを備える装置２０のプロセッサ２００により実行される。
【０１６９】
本アルゴリズムは、ＲＬＢＣが、例えば、保守のために電源をオフにする必要がある都度、またはＲＬＢＣを既知の初期状態に設定する必要がある場合に実行される。
【０１７０】
ステップＳ４５０において、プロセッサ２００は、スイッチＳ11〜Ｓ33をオフ状態に設定するように（すなわち、スイッチＳ11、Ｓ12、Ｓ13、Ｓ14、Ｓ21、Ｓ22、Ｓ23、Ｓ24、Ｓ31、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタを非導通モードにするように）、ＲＬＢＣの各スイッチに命令する。プロセッサ２００は、スイッチＳWBおよびＳDISをオフ状態（すなわち非導通状態）に設定するように、ＲＬＢＣの各スイッチに命令する。
【０１７１】
したがって、ＲＬＢＣは、負荷および直流電流提供手段（電圧源、電流源、または光起電モジュールであってもよく、逆並列保護ダイオード(anti-parallel protection diode)を使用しても使用しなくともよい）から切り離される。ＲＬＢＣのすべてのコンデンサＣS、Ｃ1、Ｃ2、Ｃ3、およびＣOは、放電のための電流路がないため、充電された状態を保つ。
【０１７２】
ステップＳ４５１において、プロセッサ２００は、ＲＬＢＣの各スイッチを第１の構成に設定する。第１の構成において、プロセッサ２００は、スイッチＳ11〜Ｓ33をオフ状態に設定するように（すなわち、スイッチＳ11、Ｓ12、Ｓ13、Ｓ14、Ｓ21、Ｓ22、Ｓ23、Ｓ24、Ｓ31、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタを非導通モードにするように）、ＲＬＢＣの各スイッチに命令する。第１の構成において、プロセッサ２００は、スイッチＳWBをオフ状態に設定し、スイッチＳDISをオン状態（すなわち導通状態）に設定するように、ＲＬＢＣの各スイッチに命令する。
【０１７３】
第１の時間期間中、コンデンサＣOは、ＲDISを通して放電を開始する。ＲＬＢＣの第１の構成は第１の時間期間に設定され、第１の時間期間は、図１０ｅに示されるように、Ｔ１ｂにおいて開始する。
【０１７４】
図１０ｅは、昇圧コンバータの第２の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣOの、様々な時間期間中の電圧変動ＶCOを表す。
【０１７５】
時間Ｔ１ｂ’において、コンデンサＣ3の電圧レベルは、コンデンサＣOの電圧レベルに等しくなる。このようにして、Ｓ33のボディダイオードと共にダイオードＤOも、導通状態になり、この瞬間から、両コンデンサは、抵抗器ＲDISを通して放電する。コンデンサＣSも、スイッチＳ11、Ｓ13、Ｓ21、Ｓ23、Ｓ31、およびＤOのボディダイオードを通して、そして結果的にはコンデンサＣ1、Ｃ2、および抵抗器ＲSを通しても放電を開始する。このフェーズは、コンデンサＣOおよびＣ3が完全に放電し、それにより、ＶCS、ＶC1、およびＶC2が平衡状態になり、もはやそれらのコンデンサを通る電流が存在しなくなるまで続けられる。
【０１７６】
これらの挙動は、図１０ａ〜図１０ｅに開示される。
【０１７７】
図１０ａは、昇圧コンバータの第２の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣ1の、様々な時間期間中の電圧変動ＶC1を表す。
【０１７８】
図１０ｂは、昇圧コンバータの第２の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣ2の、様々な時間期間中の電圧変動ＶC2を表す。
【０１７９】
図１０ｃは、昇圧コンバータの第２の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣSの、様々な時間期間中の電圧変動ＶCSを表す。
【０１８０】
図１０ｄは、昇圧コンバータの第２の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣ3の、様々な時間期間中の電圧変動ＶC3を表す。
【０１８１】
次のステップＳ４５２において、プロセッサ２００は、放電すべきコンデンサを変更するときか否か、すなわち、第１の時間期間が経過したか否かをチェックする。
【０１８２】
放電すべきコンデンサを変更するときである場合、プロセッサ２００はステップＳ４５３に移る。その他の場合、プロセッサ２００はステップＳ４５２に戻る。
【０１８３】
プロセッサ２００は、電圧ＶCOおよびＶC3が２ボルト以下であるか否かをチェックすることにより、または、ステップＳ４５１においてアクティブ化されたタイマ（第１の時間期間を表す）が少なくとも、コンデンサＣO、Ｃ3、および抵抗器ＲDISの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【０１８４】
ステップＳ４５３において、プロセッサ２００は、ＲＬＢＣの各スイッチを第２の構成に設定する。第２の構成において、プロセッサ２００は、スイッチＳ11、Ｓ14、Ｓ21、Ｓ24、Ｓ32、およびＳ33をオン状態に設定するように（すなわち、スイッチＳ11、Ｓ14、Ｓ21、Ｓ24、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタを導通モードにするように）ＲＬＢＣの各スイッチに命令する。プロセッサ２００は、スイッチＳWB、Ｓ12、Ｓ13、Ｓ22、Ｓ23、Ｓ31、およびＳDISをオフ状態に設定するように（すなわち、スイッチＳ12、Ｓ13、Ｓ22、Ｓ24、Ｓ23、およびＳ31のＮ−ＭＯＳＦＥＴトランジスタを非導通モードにするように）、ＲＬＢＣの各スイッチに命令する。
【０１８５】
Ｓ11、Ｓ14、Ｓ21、Ｓ24、Ｓ32、およびＳ33の導通するＮ−ＭＯＳＦＥＴを通してスナバ回路が接地に短絡されるため、第２の時間期間内で、コンデンサＣSは抵抗器ＲSを通して放電する。
【０１８６】
図１０ｃは、昇圧コンバータの第２の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣSの、様々な時間期間中の電圧変動ＶCSを表す。
【０１８７】
時刻Ｔ１ｂ’は、ステップＳ４５１において実行される第１の構成におけるスイッチの命令後、ＣSが放電を開始した瞬間に対応する。
【０１８８】
時刻Ｔ２ｂは、ステップＳ４５３において実行される第２の構成におけるスイッチの命令の瞬間に対応する。
【０１８９】
時刻Ｔ３ｂおよびＴ４ｂは、第３および第４の構成へのスイッチの命令の瞬間に対応する（これは本アルゴリズムのステップＳ４５５およびＳ４５７において開示される）。
【０１９０】
次のステップＳ４５４において、プロセッサ２００は、放電すべきコンデンサを変更するときであるか否か、すなわち、第２の時間期間が経過したか否かをチェックする。
【０１９１】
放電すべきコンデンサを変更するときである場合、プロセッサ２００はステップＳ４５５に移る。その他の場合、プロセッサ２００はステップＳ４５４に戻る。
【０１９２】
プロセッサ２００は、電圧ＶCS≦２ボルトであるか否かをチェックすることにより、または、ステップＳ４５３においてアクティブ化されたタイマが少なくとも、コンデンサＣSおよび抵抗器ＲSの値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【０１９３】
ステップＳ４５５において、プロセッサ２００は、ＲＬＢＣの各スイッチを第３の構成に設定する。第３の構成において、プロセッサ２００は、スイッチＳ11、Ｓ14、Ｓ22、Ｓ24、Ｓ32、およびＳ33をオン状態に設定するように（すなわち、スイッチＳ11、Ｓ14、Ｓ22、Ｓ24、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタを導通モードにするように）ＲＬＢＣの各スイッチに命令する。プロセッサ２００は、スイッチＳWB、Ｓ12、Ｓ13、Ｓ21、Ｓ23、Ｓ31、およびＳDISをオフ状態に設定するように（すなわち、スイッチＳ12、Ｓ13、Ｓ21、およびＳ23、Ｓ31のＮ−ＭＯＳＦＥＴトランジスタを非導通モードにするように）、ＲＬＢＣの各スイッチに命令する。
【０１９４】
第３の時間期間において、ＶC2はＶCSと殆ど同じように放電する。
【０１９５】
図１０ｂは、昇圧コンバータの第２の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣ2の、様々な時間期間中の電圧変動ＶC2を表す。
【０１９６】
時刻Ｔ３ｂは、ステップＳ４５５において実行される第３の構成におけるスイッチの命令の瞬間に対応する。
【０１９７】
時刻Ｔ４ｂは、ステップＳ４５７において実行される第４の構成におけるスイッチの命令の瞬間に対応する。
【０１９８】
コンデンサＣ2は、ＤDISおよびＲDIS'を通して放電されると共に、抵抗器ＲSおよびコンデンサＣSを通しても放電される。コンデンサＣSは、コンデンサＣ2により印加される初期負電圧を試験し、次に、両コンデンサＣ2およびＣSが完全に放電するまで、負電圧と同時に放電する。この負電圧は、図１０ｃのＴ３ｂに示されるように、コンデンサＣSにも現れる。
【０１９９】
次のステップＳ４５６において、プロセッサ２００は、放電すべきコンデンサを変更するときであるか否か、すなわち、第３の時間期間が経過したか否かをチェックする。
【０２００】
放電すべきコンデンサを変更するときである場合、プロセッサ２００はステップＳ４５７に移る。その他の場合、プロセッサ２００はステップＳ４５６に戻る。
【０２０１】
プロセッサ２００は、電圧ＶC2≦２ボルトであるか否かをチェックすることにより、または、ステップＳ４５５においてアクティブ化されたタイマが少なくとも、コンデンサＣ2およびＣSならびに抵抗器ＲSおよびＲDIS'の値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【０２０２】
ステップＳ４５７において、プロセッサ２００は、ＲＬＢＣの各スイッチを第４の構成に設定する。第４の構成において、プロセッサ２００は、スイッチＳ14、Ｓ12、Ｓ21、Ｓ24、Ｓ32、およびＳ33をオン状態に設定するように（すなわち、スイッチＳ14、Ｓ12、Ｓ21、Ｓ24、Ｓ32、およびＳ33のＮ−ＭＯＳＦＥＴトランジスタを導通モードにするように）、ＲＬＢＣの各スイッチに命令する。この第４の構成において、プロセッサ２００は、スイッチＳWB、Ｓ11、Ｓ13、Ｓ22、Ｓ23、Ｓ31、およびＳDISをオフ状態に設定するように（すなわち、スイッチＳ11、Ｓ13、Ｓ22、Ｓ23、Ｓ31のＮ−ＭＯＳＦＥＴトランジスタを非導通モードにするように）、ＲＬＢＣの各スイッチに命令する。
【０２０３】
第４の時間期間において、ＶC1はＶC2と同じように放電する。
【０２０４】
図１０ａは、昇圧コンバータの第２の例での、３個のブリッジ素子で構成される昇圧コンバータのコンデンサＣ1の、様々な時間期間中の電圧変動ＶC1を表す。
【０２０５】
時刻Ｔ４ｂは、ステップＳ４５７において実行される第４の構成におけるスイッチの命令の瞬間に対応する。
【０２０６】
コンデンサＣ1は、ＤDISおよびＲDIS'を通して放電されると共に、抵抗器ＲSおよびコンデンサＣSを通しても放電される。コンデンサＣSは、コンデンサＣ2により印加される初期負電圧を試験し、次に、両コンデンサＣ2およびＣSが完全に放電するまで、負電圧と同時に放電する。その負電圧は、図１０ｃのＴ４ｂに示されるように、コンデンサＣSにも現れる。
【０２０７】
次のステップＳ４５８において、プロセッサ２００は、放電すべきコンデンサを変更するときであるか否かをチェックする。
【０２０８】
放電すべきコンデンサを変更するときである場合、プロセッサ２００は本アルゴリズムを中止する。その他の場合、プロセッサ２００はステップＳ４５８に戻る。
【０２０９】
プロセッサ２００は、電圧ＶC1≦２ボルトであるか否かをチェックすることにより、または、ステップＳ４５７においてアクティブ化されたタイマが少なくとも、コンデンサＣ1およびＣSならびに抵抗器ＲSおよびＲDIS'の値に従って決定される所定の値よりも上であるか否かをチェックすることにより、放電すべきコンデンサを変更するときであるか否かをチェックし得る。
【０２１０】
ここで、ＲＬＢＣがより多数のビット、例えば、１つ多くのビットで構成される場合、本アルゴリズムが、追加されたビット毎に、追加された各ビットのコンデンサを放電できるようにする２つの追加ステップを含むことに留意する必要がある。
【０２１１】
当然ながら、本発明の範囲から逸脱せずに、上述した本発明の実施形態に対して多くの変更を行い得る。
【図１ａ】
0005805075.tif 000002
【図１ｂ】
0005805075.tif 000003
【図２】
0005805075.tif 000004
【図３】
0005805075.tif 000005
【図４ａ】
0005805075.tif 000006
【図４ｂ】
0005805075.tif 000007
【図５ａ】
0005805075.tif 000008
【図５ｂ】
0005805075.tif 000009
【図５ｃ】
0005805075.tif 000010
【図５ｄ】
0005805075.tif 000011
【図５ｅ】
0005805075.tif 000012
【図６】
0005805075.tif 000013
【図７】
0005805075.tif 000014
【図８】
0005805075.tif 000015
【図９】
0005805075.tif 000016
【図１０ａ】
0005805075.tif 000017
【図１０ｂ】
0005805075.tif 000018
【図１０ｃ】
0005805075.tif 000019
【図１０ｄ】
0005805075.tif 000020
【図１０ｅ】
0005805075.tif 000021