(57)【特許請求の範囲】
【請求項１】
ｎ型結晶系シリコン基板と、前記ｎ型結晶系シリコン基板上にｉ型アモルファスシリコン薄膜と、前記ｉ型アモルファスシリコン薄膜上にｐ型アモルファスシリコン薄膜を備えた光起電力素子の製造方法であって、
前記ｐ型アモルファスシリコン薄膜は、１７００〜１９００℃に加熱された触媒体で原料ガスを分解して、１５０〜２５０℃の基板温度にて薄膜を形成する触媒ＣＶＤ法により、薄膜中のボロン密度が７×１０２０〜２×１０２１ａｔｏｍｓ／ｃｍ３で光導電率が８×１０−５〜２×１０−３Ｓ／ｃｍとなるよう形成することを特徴とする光起電力装置の製造方法。
【請求項２】
前記ｐ型アモルファスシリコン薄膜中の水素密度が５×１０２１〜１×１０２２ａｔｏｍｓ／ｃｍ３である前記請求項１に記載の光起電力装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐ型アモルファスシリコン薄膜の製造方法、光起電力装置及び光起電力装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体デバイスの作製においては、基板の上に所定の薄膜を形成するプロセスが存在するが、このような薄膜の形成方法として、従来、比較的低温で成膜することができるため、プラズマＣＶＤ法が一般に多く用いられている。
【０００３】
しかしながら、プラズマＣＶＤ法は、プラズマ中の荷電粒子の衝突が下地となる薄膜や基板にダメージを与えること、大面積化が困難であることなどの欠点を有している。このような問題を解決することができるＣＶＤ法として、触媒ＣＶＤ法が知られており、触媒ＣＶＤ法を用いた薄膜形成方法が種々提案されている（特許文献１など）。
【０００４】
触媒ＣＶＤ法は、タングステンなどの触媒体に電流を通すことにより、触媒体を加熱し、加熱された触媒体に原料ガスを供給して、原料ガスを分解させて薄膜を形成する方法である。触媒ＣＶＤ法によるシリコン薄膜の形成は、主にｉ型の微結晶シリコン薄膜について検討されている（特許文献２など）。これは、触媒ＣＶＤ法によりシリコン薄膜を形成する場合、膜質の良好な微結晶シリコン薄膜が得られやすいからである。
【０００５】
従って、触媒ＣＶＤ法による不純物ドーパントを添加したアモルファスシリコン薄膜については殆ど検討されていない。
【特許文献１】特開平１０−８３９８８号公報
【特許文献２】特開２００５−３３２９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、薄膜中のボロン密度に対して光導電率が高められたｐ型アモルファスシリコン薄膜及びそれを用いた光導電起電力並びにそれらの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のｐ型アモルファスシリコン薄膜は、薄膜中のボロン密度が７×１０２０〜２×１０２１ａｔｏｍｓ／ｃｍ３であり、光導電率が８×１０−５〜２×１０−３Ｓ／ｃｍであることを特徴としている。
【０００８】
本発明のｐ型アモルファスシリコン薄膜は、プラズマＣＶＤ法により形成されたボロンをドーピングしたｐ型アモルファスシリコン薄膜に比べ、低いボロン密度で高い光導電率を示す。従って、ボロン密度を同程度にすれば、高い光導電率を有するｐ型アモルファスシリコン薄膜とすることができる。また、光導電率を同程度にすると、ボロン密度を低減させることができる。このため、光起電力装置等に用いた場合、ｐ型アモルファスシリコン薄膜による光吸収損失を低減させることができる。また、薄膜中のボロン密度を低減させることができるので、他の半導体膜や、半導体基板との界面に対する不純物ドーパントによる汚染を低減させることができる。
【０００９】
また、光導電率を高めることにより、集電極等との接触抵抗を低減させることができ、また内部電界強度を上昇させることができる。
【００１０】
本発明のｐ型アモルファスシリコン薄膜は、触媒ＣＶＤ法により形成することができる。触媒ＣＶＤ法で形成することにより、相対的に低いボロン密度で相対的に高い光導電率のｐ型アモルファスシリコン薄膜を形成することができる理由の詳細については明らかでないが、触媒ＣＶＤ法により形成することにより、プラズマＣＶＤ法により形成する場合に比べ、薄膜中に存在するボロンのドーパントとしての活性化が促進され、ドーピング効率が高まるためと思われる。
【００１１】
本発明のｐ型アモルファスシリコン薄膜の製造方法は、上記本発明のｐ型アモルファスシリコン薄膜を製造する方法であり、加熱された触媒体で原料ガスを分解して薄膜を形成する触媒ＣＶＤ法により、ｐ型アモルファスシリコン薄膜を形成することを特徴としている。
【００１２】
本発明の製造方法に用いる触媒体は、従来より触媒ＣＶＤ法に用いられている触媒体を用いることができる。例えば、タングステン線やタンタル線、モリブデン線、カーボン線などの金属ワイヤーを用いることができる。
【００１３】
原料ガスとしては、ＳｉＨ４、Ｈ２、Ｂ２Ｈ６／Ｈ２（Ｂ２Ｈ６含有率０．５〜２％）などを用いることができる。触媒体の温度としては、例えば、１７００〜１９００℃とすることができる。また、基板温度としては、１５０〜２５０℃とすることが好ましい。
【００１４】
形成するｐ型アモルファスシリコン薄膜の膜厚は特に限定されるものではないが、例えば、５〜３００ｎｍとすることができる。
【００１５】
本発明の光起電力装置は、上記本発明のｐ型アモルファスシリコン薄膜を備えることを特徴としている。
【００１６】
上記本発明のｐ型アモルファスシリコン薄膜を備えることにより、薄膜中のボロン密度を低減させることができるので、光起電力装置におけるｐ型アモルファスシリコン薄膜による光吸収損失を低減させることができる。また、ボロン密度を低減させることができるので、ボロンによる他の薄膜や基板との界面の汚染を低減させることができる。
【００１７】
また、光導電率を高めることにより、ｐ型アモルファスシリコン薄膜と、その上に形成される集電極との接触抵抗を低減させることができ、電池特性を高めることができる。また、内部電界強度を上昇させることができる。
【００１８】
本発明の光起電力装置は、ｎ型結晶系シリコン基板と、その上に形成されるｉ型アモルファスシリコン薄膜と、その上に形成される上記本発明のｐ型アモルファスシリコン薄膜を備えるものであってもよい。本発明によれば、薄膜の中のボロン密度を低減させることができるので、ｉ型アモルファスシリコン薄膜や、結晶系シリコン基板とｉ型アモルファスシリコン薄膜との界面におけるボロンによる汚染を低減させることができる。
【００１９】
本発明の光起電力装置の製造方法は、上記本発明の光起電力装置を製造する方法であり、加熱された触媒体で原料ガスを分解して薄膜を形成する触媒ＣＶＤ法により、ｐ型アモルファスシリコン薄膜を形成することを特徴としている。
【００２０】
触媒ＣＶＤ法によりｐ型アモルファスシリコン薄膜を形成しているので、下地層に対するイオンダメージを少なくすることができる。また、高速で成膜しても良好な膜質のｐ型アモルファスシリコン薄膜とすることができる。
【００２１】
また、原料ガスの分解効率が高く、触媒体の両側に基板を配置することができるので、原料ガスの利用効率を高めることができる
【発明の効果】
【００２２】
本発明のｐ型アモルファスシリコン薄膜を用いることにより、薄膜中のボロン密度に対して光導電率が高められたｐ型アモルファスシリコン薄膜とすることができるので、光起電力装置等に用いた場合において、ｐ型アモルファスシリコン薄膜の光吸収損失を低減させることができる。また、ボロンによる他の薄膜や基板との界面への汚染を低減させることができる。
【００２３】
さらには、集電極等の電極との接触抵抗を低減させ、内部電界強度を上昇させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に従う実施形態について説明するが、本発明は以下の実施形態に限定されるものではない。
【００２５】
図１は、本発明に従う一実施形態に用いる触媒ＣＶＤ法による薄膜形成装置を示す模式的斜視図である。タンタル線、タングステン線、モリブデン線、カーボン線などの触媒線１１が複数並べて直線状に延びるように設けられており、この触媒線１１の両側に基板トレイ１２及び１３がそれぞれ配置されている。基板トレイ１２及び１３の内側表面上には、その上に薄膜を形成する基板１４が載置されている。
【００２６】
触媒線１１に電気が流され、それによって触媒線１１が加熱される。加熱された触媒線１１に原料ガスを供給し、原料ガスを触媒線１１の表面上で分解し、分解された原料ガスが基板トレイ１２及び１３上の基板１４上に到達する。これにより、基板１４上にｐ型アモルファスシリコン薄膜が形成される。触媒ＣＶＤ法により、原料ガスが分解されるので、原料ガスの分解効率が高く、また触媒線１１の両側に基板トレイ１２及び１３を配置することができるので、原料ガスの利用効率を高めることができる。
【００２７】
（実施例１〜３及び比較例１）
触媒線として、タンタル線を用い、表１に示す原料ガス比（Ｂ２Ｈ６／ＳｉＨ４及び（Ｈ２＋Ｂ２Ｈ６）／ＳｉＨ４）並びに触媒線温度で、ボロンをドーピングしたｐ型アモルファスシリコン薄膜をガラス基板の上に形成した。
【００２８】
得られたｐ型アモルファスシリコン薄膜について、薄膜中のボロン密度（膜中Ｂ密度）、光導電率、薄膜中の水素密度（膜中Ｈ密度）、及び光吸収係数を測定し、その結果を表１に示した。
【００２９】
なお、表１において、例えば実施例１の膜中Ｂ密度「７．０Ｅ＋２０」は、７．０×１０２０を示している。
【００３０】
また、実施例１〜３及び比較例１における膜中Ｂ密度と光導電率との関係について図２に示す。
【００３１】
【表１】
0005675031.tif 000002
【００３２】
比較例１と実施例２及び３との比較から明らかなように、本発明に従う実施例２及び３は、比較例１と膜中Ｂ密度がほぼ同程度である場合、比較例１よりも高い導電率が得られている。また、実施例１と比較例１との比較から明らかなように、本発明の実施例１は、比較例１とほぼ同程度の光導電率を、より低い膜中Ｂ密度で得ている。
【００３３】
従って、本発明によれば、薄膜中のボロン密度を低減しても、高い光導電率が得られることがわかる。
【００３４】
図２に示す点線の範囲は、本発明における薄膜中のボロン密度及び光導電率の範囲である。すなわち、薄膜中のボロン密度７×１０２０〜２×１０２１ａｔｏｍｓ／ｃｍ３、光導電率８×１０−５〜２×１０−３Ｓ／ｃｍの範囲である。
【００３５】
図３は、本発明に従う一実施形態の光起電力装置を示す断面図である。
【００３６】
図３に示すように、ｎ型単結晶基板１（厚み約１４０μｍ〜約３００μｍ）の上面（受光前）の上に、ｉ型アモルファスシリコン薄膜２（厚み約５ｎｍ〜約２０ｎｍ）が形成され、さらにその上に、本発明に従うｐ型アモルファスシリコン薄膜３（厚み約５ｎｍ〜約２０ｎｍ）が形成されている。ｐ型アモルファスシリコン薄膜３の上には、ＩＴＯ（インジウム錫酸化物）などからなる透光性導電膜４（厚み約３０ｎｍ〜約１５０ｎｍ）が形成されている。また、透光性導電膜４の上の所定領域には、銀（Ａｇ）ペーストを熱硬化させてなる集電極５が形成されている。
【００３７】
ｎ型単結晶基板１の下面上には、ｉ型アモルファスシリコン薄膜６（厚み約５ｎｍ〜約２０ｎｍ）と、ｎ型アモルファスシリコン薄膜７（厚み約５ｎｍ〜約２０ｎｍ）が順次形成されている。ｎ型アモルファスシリコン薄膜７の上には、ＩＴＯなどからなる透光性導電膜８（厚み約３０ｎｍ〜約１５０ｎｍ）が形成されている。透光性導電膜８の上には、表面側の集電極５と同様に、裏面側の集電極９が形成されている。
【００３８】
本実施形態の光起電力装置において、ｉ型アモルファスシリコン薄膜２、ｐ型アモルファスシリコン薄膜３、ｉ型アモルファスシリコン薄膜６、及びｎ型アモルファスシリコン薄膜７は、上記実施例と同様の触媒ＣＶＤ法により形成されている。ｐ型アモルファスシリコン薄膜３は、ボロン（Ｂ）をドーパントとして用いており、ｎ型アモルファスシリコン薄膜７は、リン（Ｐ）をドーパントとして用いている。
【００３９】
上述のように、触媒ＣＶＤ法によりボロンをドーパントとしたｐ型アモルファスシリコン薄膜を形成することにより、薄膜中のボロン密度を低減させることができる。このため、ｐ型アモルファスシリコン薄膜３の光吸収損失を低減させることができ、光起電力装置の電流特性を向上させることができる。
【００４０】
また、ｐ型アモルファスシリコン薄膜３中のボロン密度を低減させることができるので、ｉ型アモルファスシリコン薄膜２や、ｎ型単結晶基板１とｉ型アモルファスシリコン薄膜２との界面に対するボロンによる汚染を低減させることができる。
【００４１】
また、ｐ型アモルファスシリコン薄膜３の光導電率を従来よりも高める場合には、集電極５との接触抵抗を低減させることができ、電池特性を向上させることができる。
【００４２】
本実施形態においては、光起電力装置の基板としてｎ型単結晶基板を用いているが、ｐ型単結晶シリコン基板を用いてもよい。表面側にｉ型アモルファスシリコン薄膜及びｎ型アモルファスシリコン薄膜を形成し、裏面側にｉ型アモルファスシリコン薄膜及びｐ型アモルファスシリコン薄膜を形成し、このｐ型アモルファスシリコン薄膜に、本発明のｐ型アモルファスシリコン薄膜を用いてもよい。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態において用いる触媒ＣＶＤ法による薄膜形成装置を示す概略斜視図。
【図２】本発明に従う実施例における薄膜中のボロン密度と光導電率との関係を示す図。
【図３】本発明に従う一実施形態の光起電力装置を示す断面図。
【符号の説明】
【００４４】
１…ｎ型単結晶基板
２…ｉ型アモルファスシリコン薄膜
３…ｐ型アモルファスシリコン薄膜
４…透光性導電膜
５…集電極
６…ｉ型アモルファスシリコン薄膜
７…ｎ型アモルファスシリコン薄膜
８…透光性導電膜
９…集電極
【図１】
0005675031.tif 000003
【図２】
0005675031.tif 000004
【図３】
0005675031.tif 000005