(57)【特許請求の範囲】
【請求項１】
膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第１磁性層と、
膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第２磁性層と、
前記第１磁性層と前記第２磁性層との間に設けられた非磁性層とを備え、
前記第１磁性層は、前記非磁性層に接するように設けられた第１磁性材料膜と、前記第１磁性材料膜に接するように設けられた非磁性材料膜と、前記非磁性材料膜に接するように設けられた第２磁性材料膜と、前記第２磁性材料膜に接するように設けられた第３磁性材料膜とが積層された構造を有し、
前記第２磁性材料膜は前記第１磁性材料膜よりも高いＣｏ濃度を有し、
前記第１磁性材料膜の磁化の向きは前記第２磁性材料膜の磁化の向きと同じであり、
前記第１磁性層と前記第２磁性層との間に前記非磁性層を介して電流を流すことにより、前記第２磁性層の磁化の向きが可変となることを特徴する磁気抵抗素子。
【請求項２】
前記第２磁性材料膜と前記第３磁性材料膜とが接する前記第２磁性材料膜の表面は、前記非磁性層と前記第１磁性材料膜とが接する前記第１磁性材料膜の表面より、Ｃｏ濃度が高いことを特徴とする請求項１に記載の磁気抵抗素子。
【請求項３】
前記第２磁性材料膜は、膜厚が４Åより厚く２０Å以下であることを特徴とする請求項１または２に記載の磁気抵抗素子。
【請求項４】
前記第２磁性層は、材料の異なる２つの膜を有することを特徴とする請求項１乃至３のいずれかに記載の磁気抵抗素子。
【請求項５】
前記第１磁性層の、前記非磁性層が配置された面と反対の面側に配置された第３磁性層をさらに具備し、
前記第３磁性層は前記第１磁性層が有する磁化の向きと反平行な磁化の向きを有することを特徴とする請求項１乃至４のいずれかに記載の磁気抵抗素子。
【請求項６】
前記第２磁性層の、前記非磁性層が配置された面と反対の面側に配置された第４磁性層をさらに具備し、
前記第４磁性層は前記第１磁性層が有する磁化の向きと反平行な磁化の向きを有することを特徴とする請求項１乃至５のいずれかに記載の磁気抵抗素子。
【請求項７】
前記第３磁性材料膜は、Ｆｅ、Ｃｏ、Ｎｉから選ばれる少なくとも１つの元素と、Ｃｒ、Ｐｔ、Ｐｄ、Ａｇ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ｃｕ、Ｇｄ、Ｔｂ、Ｄｙから選ばれる少なくとも１つの元素とを有する人工格子構造あるいは合金であることを特徴とする請求項１乃至６のいずれかに記載の磁気抵抗素子。
【請求項８】
前記第１磁性材料膜は、Ｃｏ、Ｆｅ、Ｎｉから選ばれる少なくとも２つの元素を含む材料、あるいは前記材料にＢ、Ａｌ、Ｓｉから選ばれる少なくとも１つの元素を添加した合金であることを特徴とする請求項１乃至７のいずれかに記載の磁気抵抗素子。
【請求項９】
前記非磁性材料膜は、Ｔａ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｔｉ、Ｖ、Ｃｒ、Ｗ、Ｈｆから選ばれる少なくとも１つの元素を含むことを特徴とする請求項１乃至８のいずれかに記載の磁気抵抗素子。
【請求項１０】
前記第２磁性材料膜は、Ｃｏを主成分とすることを特徴とする請求項１乃至９のいずれかに記載の磁気抵抗素子。
【請求項１１】
請求項１乃至１０のいずれかに記載の磁気抵抗素子を有するメモリセルと、
前記磁気抵抗素子の一端が電気的に接続される第１配線と、
前記磁気抵抗素子の他端が電気的に接続される第２配線と、
を具備することを特徴とする磁気メモリ。
【請求項１２】
前記メモリセルは、前記磁気抵抗素子の一端と前記第１配線との間に設けられる選択トランジスタをさらに具備することを特徴とする請求項１１に記載の磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗素子及び磁気メモリに関する。
【背景技術】
【０００２】
近年、高速読み書き、大容量、低消費電力動作も可能な次世代の固体不揮発性メモリとして、強磁性体の磁気抵抗効果を利用した磁気ランダムアクセスメモリ（Magnetic Random Access Memory：以下、ＭＲＡＭと記す）への関心が高まっている。特に、強磁性トンネル接合を有する磁気抵抗素子は、大きな磁気抵抗変化率を示すことが見いだされて以来、注目されている。強磁性トンネル接合は、磁化方向が可変な記憶層と、絶縁体層と、記憶層と対向し、所定の磁化方向を維持する固定層との三層積層構造を有している。
【０００３】
この強磁性トンネル接合を有する磁気抵抗素子はＭＴＪ（Magnetic Tunnel Junction）素子とも呼ばれ、その書き込み方式としてスピン角運動量移動（ＳＭＴ：spin-momentum-transfer）を用いた書き込み（スピン注入書き込み）方式が提案されている。この方式は、磁気抵抗素子にスピン偏極電流を流して記憶層の磁化方向を反転させるもので、さらに記憶層を形成する磁性層の体積が小さいほど注入するスピン偏極電子も少なくてよい。このため、素子の微細化と低電流化を両立できる書き込み方式として期待されている。
【０００４】
この磁気抵抗素子を構成する強磁性材料に、膜面垂直方向に磁化容易軸を有する、いわゆる垂直磁化膜を用いることが考えられている。垂直磁化型の構成で結晶磁気異方性を利用する場合、形状異方性を利用しないため、素子形状を面内磁化型に比べて小さくすることができる。また、磁化容易方向の分散も小さくできるため、大きな結晶磁気異方性を有する材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流の両立が実現できると期待される。
【０００５】
垂直磁化型でＭＴＪを形成する場合、結晶配向性を調整するための下地層や記憶層を構成する材料が熱処理により拡散し、磁気抵抗比（ＭＲ比）が劣化するという課題がある。この課題に対し、アモルファス構造を有する界面磁性膜に接するように結晶化を促進する結晶化促進膜を形成することにより、トンネルバリア層側から結晶化を促進し、トンネルバリア層と上記界面磁性膜との界面を整合させて、高いＭＲ比を実現する技術が知られている。この技術を用いることにより、高いＭＲ比を実現することは可能となるが、素子加工による熱処理を考慮すると、初期状態からさらに熱処理が加えられた場合にＭＲ比（または抵抗値）が変化しないことが好ましい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−８１２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
熱的に安定であると共に、磁気抵抗比の低下が抑制できるスピン注入書き込み方式の磁気抵抗素子及びそれを用いた磁気メモリを提供する。
【課題を解決するための手段】
【０００８】
一実施態様の磁気抵抗素子は、膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第１磁性層と、膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層とを備え、前記第１磁性層は、前記非磁性層に接するように設けられた第１磁性材料膜と、前記第１磁性材料膜に接するように設けられた非磁性材料膜と、前記非磁性材料膜に接するように設けられた第２磁性材料膜と、前記第２磁性材料膜に接するように設けられた第３磁性材料膜とが積層された構造を有し、前記第２磁性材料膜は前記第１磁性材料膜よりも高いＣｏ濃度を有し、前記第１磁性材料膜の磁化の向きと前記第２磁性材料膜の磁化の向きとは同じであり、前記第１磁性層と前記第２磁性層との間に前記非磁性層を介して電流を流すことにより、前記第２磁性層の磁化の向きが可変となることを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の磁気抵抗素子の断面図である。
【図２】第２実施形態の磁気抵抗素子の断面図である。
【図３】第３実施形態の磁気抵抗素子の断面図である。
【図４】第４実施形態の磁気抵抗素子の断面図である。
【図５】第５実施形態の磁気抵抗素子の断面図である。
【図６】第６実施形態の磁気抵抗素子の断面図である。
【図７】記憶層における垂直磁気異方性のＰｄ濃度依存性を示す図である。
【図８】実施形態におけるＴＭＲ比の膜厚依存性および熱処理温度依存性を示す図である。
【図９】実施形態の磁気抵抗素子における下地層及び記憶層を含む積層構造の断面図である。
【図１０】第７実施形態のＭＲＡＭの構成を示す回路図である。
【図１１】第７実施形態のＭＲＡＭにおけるメモリセルの断面図である。
【図１２】適用例としてのＤＳＬモデムのＤＳＬデータパス部を示すブロック図である。
【図１３】適用例としての携帯電話端末を示すブロック図である。
【図１４】適用例としてのＭＲＡＭカードの上面図である。
【図１５】適用例としてのカード挿入型の転写装置の平面図である。
【図１６】適用例としてのカード挿入型の転写装置の断面図である。
【図１７】適用例としてのはめ込み型の転写装置の断面図である。
【図１８】適用例としてのスライド型の転写装置の断面図である。
【発明を実施するための形態】
【００１０】
以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは云うまでもない。
【００１１】
［第１実施形態］  
図１は、第１実施形態の磁気抵抗素子の断面図である。
【００１２】
図１以降の断面図において、矢印は磁化方向を示している。本明細書及び特許請求の範囲でいう磁気抵抗素子とは、半導体或いは絶縁体をトンネルバリア層に用いるＴＭＲ（トンネル磁気抵抗効果）素子を指す。また、図１以降の断面図では、磁気抵抗素子の主要部を示しているが、図示の構成を含んでいれば、さらなる層を含んでいても構わない。
【００１３】
磁気抵抗素子１は、スピン注入磁化反転方式によって書き込みを行う。即ち、各層に対し膜面垂直方向に流すスピン偏極電流の方向に応じて、記憶層と固定層の磁化の相対角を平行、反平行状態（即ち、抵抗の極小、極大）に変化させ、二進情報の“０”又は“１”に対応づけることにより、情報を記憶する。
【００１４】
図１に示すように、磁気抵抗素子１は、少なくとも、２つの磁性層２、３と、磁性層２と磁性層３との間に設けられた非磁性層４とを有する。磁性層３は、下地層５上に設けられ、膜面に垂直な方向に磁化容易軸を有し、磁性層３の磁化方向は可変となる。ここで、磁化方向が可変とは、書き込みの前後で磁化方向が変化することを意味する。また、本明細書では、膜面とは、対象となる層の上面を意味する。以下、磁性層３を記憶層（自由層、磁化自由層、磁化可変層、または記録層）と称する。記憶層３の詳細な性質については後述する。また、膜面に垂直方向の磁化を垂直磁化と称する。
【００１５】
磁性層２は、膜面に垂直な方向に磁化容易軸を有し、記憶層３に対し磁化方向が固定されている。ここで、磁化方向が固定されるとは、書き込みの前後で磁化方向が変化しないことを意味する。以下、磁性層２を固定層（磁化固定層、参照層、ピン層、または基準層、磁化基準層）と称する。本実施形態の固定層２は、非磁性層４に接する側から第１磁性材料膜２ａ、非磁性材料膜２ｂ、第２磁性材料膜２ｃ、及び第３磁性材料膜２ｄの順に積層された構造を有している。
【００１６】
なお、本実施形態の構造と本質的に同等とみなせる場合には、各名称はこの限りではない。固定層２の詳細な性質については後述する。また、図１では、固定層２の磁化方向は、典型例として、下地層５の下方に設けられた図示しない基板に対し反対方向（上）を向いているが、基板の方向（下）を向いていても構わない。
【００１７】
非磁性層４はトンネルバリア層とも呼ばれ、酸化物などの絶縁膜から構成される。非磁性層４のより詳細な性質については、後述する。
【００１８】
本実施形態の磁気抵抗素子１は、スピン注入書込み方式に用いる磁気抵抗素子である。即ち、書き込みの際は、固定層２から記憶層３へ、又は記憶層３から固定層２へ、膜面垂直方向に電流を流すことによって、スピン情報を有する電子が固定層２から記憶層３へ注入される。この注入される電子のスピン角運動量が、スピン角運動量の保存則に従って記憶層３の電子に移動されることによって、記憶層３の磁化が反転することになる。
【００１９】
例えば、記憶層３の磁化方向と、固定層２の磁化方向が反平行な場合には、記憶層３から固定層２に向かって電流を流す。この場合、電子は固定層２から記憶層３に流れる。このとき、固定層２によってスピン偏極された電子は非磁性層４を通って記憶層３に流れ、記憶層３にスピン角運動量が移動されて記憶層３の磁化方向が反転し、固定層２の磁化方向に平行になる。
【００２０】
これに対して、記憶層３の磁化方向と、固定層２の磁化方向が平行な場合には、固定層２から記憶層３に向かって電流を流す。この場合、電子は記憶層３から固定層２に流れる。このとき、記憶層３によってスピン偏極された電子は非磁性層４を通って固定層２に流れ、固定層２の磁化方向と同じスピンを有する電子は固定層２を通過するが、固定層２の磁化方向と逆のスピンを有する電子は非磁性層４と固定層２との界面で反射され、非磁性層４を通って記憶層３に流れる。すると、記憶層３にスピン角運動量が移動されて記憶層３の磁化方向が反転し、固定層２の磁化方向に反平行になる。
【００２１】
なお、磁気抵抗素子１から情報を読み出す場合は、記憶層３と固定層２との間に非磁性層４を通して記憶層３の磁化が反転しない読み出し電流を流す。これにより、磁気抵抗素子１から情報を読み出すことができる。
【００２２】
図１に示す第１実施形態の磁気抵抗素子１は、下地層５の上に記憶層３が形成され、非磁性層４の上に固定層２が形成される、いわゆるトップピン構造を示している。下地層５は、記憶層３より上の層の結晶配向性及び結晶粒径などの結晶性を制御するために用いられるが、詳細な性質については後述する。固定層２上にはキャップ層６がさらに形成されていてもよい。キャップ層６は、磁性層の酸化防止等、主として保護層として機能する。
【００２３】
［第２実施形態］  
図２は、第２実施形態の磁気抵抗素子の断面図である。
【００２４】
第２実施形態の磁気抵抗素子１Ａは、図１に示した第１実施形態の磁気抵抗素子１において、記憶層３が、磁性膜３ａと、非磁性層４に接する界面磁性膜３ｂとが積層された構造を有するように構成したものである。磁性膜３ａと界面磁性膜３ｂは、異なる材料から形成されている。
【００２５】
界面磁性膜３ｂは非磁性層４と接しているため、界面での格子不整合を緩和する効果を有する。さらに、界面磁性膜３ｂに高いスピン分極率を有する材料を用いることにより、高いトンネル磁気抵抗比（ＴＭＲ比）と高いスピン注入効率を実現することができる。磁性膜３ａと界面磁性膜３ｂの詳細な性質については後述する。
【００２６】
［第３実施形態］  
図３は、第３実施形態の磁気抵抗素子の断面図である。
【００２７】
第３実施形態の磁気抵抗素子１Ｂは、図１に示した第１実施形態の磁気抵抗素子１において、固定層２とキャップ層６の間に、非磁性層２１とバイアス層（シフト調整層）２２とが挿入された構成となっている。
【００２８】
バイアス層２２は、強磁性体からなり、膜面垂直方向に磁化容易軸を有する垂直磁化膜であり、かつ磁化方向が固定層２の磁化方向と反対方向（逆方向、または反平行）に固定されている。バイアス層２２は、磁気抵抗素子が微細になった場合に問題となる、固定層２からの漏れ磁場による記憶層反転特性のオフセットを、逆方向へ調整する効果を有する、すなわち固定層２からの漏れ磁場による記憶層３の反転電流のシフトを緩和及び調整する効果を有する。非磁性層２１及びバイアス層２２の詳細な性質については後述する。
【００２９】
［第４実施形態］  
図４は、第４実施形態の磁気抵抗素子の断面図である。
【００３０】
第４実施形態の磁気抵抗素子１Ｃは、図２に示した第２実施形態の磁気抵抗素子１Ａにおいて、固定層２とキャップ層６の間に、非磁性層２１とバイアス層２２とが挿入された構成となっている。
【００３１】
このような構成を有する磁気抵抗素子１Ｃは、第２実施形態と同様に、界面磁性膜３ｂが非磁性層４と接しているため、界面での格子不整合を緩和する効果を有する。さらに、界面磁性膜３ｂに高いスピン分極率を有する材料を用いることにより、高いＴＭＲ比と高いスピン注入効率を実現することができる。
【００３２】
さらに、第３実施形態と同様に、バイアス層２２は、強磁性体からなり、膜面垂直方向に磁化容易軸を有する垂直磁化膜であり、かつ磁化方向が固定層２の磁化方向と反対方向に固定されている。バイアス層２２は、素子加工時に問題となる、固定層２からの漏れ磁場による記憶層３の反転電流のシフトを緩和及び調整する効果を有する。
【００３３】
［第５実施形態］  
図５は、第５実施形態の磁気抵抗素子の断面図である。
【００３４】
第５実施形態の磁気抵抗素子１Ｄは、図３に示した第３実施形態の磁気抵抗素子１Ｂにおいて、固定層２が含む第３磁性材料膜２ｄを削除した構成となっている。
【００３５】
本実施形態では、非磁性層２１を介して固定層２とバイアス層２２の磁化が磁気結合しており、それぞれの磁化が反対方向に固定されている。また、バイアス層２２は、素子加工時に問題となる、固定層２からの漏れ磁場による記憶層３の反転電流のシフトを緩和及び調整する効果を有する。
【００３６】
［第６実施形態］  
図６は、第６実施形態の磁気抵抗素子の断面図である。
【００３７】
第６実施形態の磁気抵抗素子１Ｅは、図４に示した第４実施形態の磁気抵抗素子１Ｃにおいて、固定層２が含む第３磁性材料膜２ｄを削除した構成となっている。
【００３８】
本実施形態では、非磁性層２１を介して固定層２とバイアス層２２の磁化が磁気結合しており、それぞれの磁化が反対方向に固定されている。その他の構成及び効果は、第４実施形態と同様である。
【００３９】
なお、前記第１乃至第６実施形態においては、下地層５の上に記憶層３が形成され、非磁性層４の上に固定層２が形成された、いわゆるトップピン構造を示したが、下地層５の上に固定層２が形成され、非磁性層４の上に記憶層３が形成された、いわゆるボトムピン構造であってもよい。
【００４０】
［第１乃至第６実施形態における各層について］
次に、第１乃至第６実施形態において用いられた各層について以下に説明する。
【００４１】
［１］記憶層  
まず、第１乃至第６実施形態における記憶層について説明する。記憶層３として垂直磁化膜を用いる場合、前述の通り形状異方性を利用しないため、素子形状を面内磁化型に比して小さくでき、大きな垂直磁気異方性を示す材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流化の両立が可能となる。以下に、記憶層３として具備すべき性質、及び材料選択の具体例について詳細に説明する。
【００４２】
（１）記憶層が具備すべき性質  
記憶層３として垂直磁化材料を用いる場合、その熱擾乱指数Δは、実効的な異方性エネルギー（Ｋｕｅｆｆ・Ｖ）と熱エネルギー（ｋＢＴ）との比をとって、下記の式（１）のように表される。
【００４３】
Δ＝Ｋｕｅｆｆ・Ｖ／（ｋＢＴ）  
＝（Ｋｕ−２πＮＭＳ２）・Ｖa／（ｋＢＴ）  ・・・（１）
ここで、  
Ｋｕｅｆｆ：実効的な垂直磁気異方性  
Ｖ：垂直磁化材料の体積  
Ｔ：垂直磁化材料の温度  
ｋＢ：ボルツマン定数  
Ｋｕ：垂直磁気異方性  
ＭＳ：飽和磁化  
Ｎ：反磁場係数  
Ｖa：磁化反転単位体積  
である。
【００４４】
熱エネルギーにより磁化が揺らぐ問題（熱擾乱）を回避するには、熱擾乱指数Δが６０より大きな値が望ましいが、大容量化を念頭に素子サイズが小さくなる、若しくは膜厚が薄くなると、磁化反転単位体積Ｖaが小さくなり、記憶が維持できなくなり（＝熱擾乱）、不安定となることが懸念される。そのため、記憶層３としては、垂直磁気異方性Ｋｕが大きい、かつ／或いは、飽和磁化ＭＳが小さい材料を選択することが望ましい。
【００４５】
一方、垂直磁化方式のスピン注入書き込みによる磁化反転に必要な臨界電流ＩＣは、一般的に、α／（η・Δ）に比例する。ここで、  
α：磁気緩和定数  
η：スピン注入効率係数  
である。
【００４６】
（２）記憶層の材料  
上述したように、記憶層３が垂直磁化膜であり、かつ高い熱擾乱耐性と低電流での磁化反転とを両立するためには、飽和磁化ＭＳが小さく、熱擾乱指数Δを維持するに足る高い磁気異方性Ｋｕを持ち、また、高分極率を示す材料であることが好ましい。以下により具体的に説明する。
【００４７】
記憶層３は、コバルト（Ｃｏ）およびパラジウム（Ｐｄ）、白金（Ｐｔ）を含む合金、あるいはＣｏ、Ｆｅ、Ｎｉのうち1つ以上の元素にボロン（Ｂ）が０から３０ａｔ％添加された合金、あるいはその積層構造から構成される。図１乃至図６に示した下地層５として、稠密面が配向した下地層を適切に選択することにより、記憶層３の結晶配向性を制御し、記憶層３を垂直磁化膜とする。下地層５の詳細及び具体的な作製方法については後述する。
【００４８】
図７は、記憶層３として用いられるＣｏＰｄ膜の実効的な垂直磁気異方性ＫｕｅｆｆのＰｄ濃度依存性を示している。横軸はＰｄ濃度を示し、縦軸は実効的な磁気異方性Ｋｕｅｆｆを示している。
【００４９】
図７からわかるように、Ｐｄ濃度が３０ａｔ％以上であれば、１×１０７（ｅｒｇ／ｃｍ３）以上の高い垂直磁気異方性が可能となる。この高い垂直磁気異方性により、微細化しても、高い熱安定性を示す磁気抵抗素子を提供することが可能となる。なお、記憶層３は、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ボロン（Ｂ）、バナジウム（Ｖ）などの添加元素を含んでいてもよい。
【００５０】
［２］固定層  
次に、第１乃至第６実施形態における固定層２について説明する。固定層２としては、記憶層３に対し、容易に磁化方向が変化しない材料および多層膜構造を選択することが好ましい。即ち、実効的な磁気異方性Ｋｕｅｆｆ及び飽和磁化Ｍｓが大きく、また磁気緩和定数αが大きい材料および多層膜構造を選択することが好ましい。
【００５１】
（１）固定層の第３磁性材料膜２ｄ  
第１乃至第４実施形態において固定層２を構成する第３磁性材料膜２ｄには以下の材料が用いられる。
【００５２】
（ａ）人工格子系  
人工格子系としては、Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つの元素を含む合金（磁性層）と、Ｃｒ、Ｐｔ、Ｐｄ、Ａｇ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ｃｕ、Ｇｄ、Ｔｂ、Ｄｙのうちの少なくとも１つの元素を含む合金（非磁性層）とが交互に積層される構造である。
【００５３】
例えば、Ｃｏ／Ｐｔ人工格子、Ｃｏ／Ｐｄ人工格子、ＣｏＣｒ／Ｐｔ人工格子、Ｃｏ／Ｒｕ人工格子、Ｃｏ／Ｏｓ、Ｃｏ／Ａｕ、Ｎｉ／Ｃｕ人工格子等が挙げられる。また、２つの磁性層を用いた人工格子系構造の例として、Ｃｏ／Ｎｉ人工格子、Ｆｅ／Ｎｉ人工格子が挙げられる。これらの人工格子は、磁性層への元素の添加、磁性層と非磁性層の膜厚比及び積層周期を調整することで、実効的な磁気異方性及び飽和磁化を調整することができる。
【００５４】
（ｂ）規則合金系  
規則合金系としては、Ｆｅ、Ｃｏ、Ｎｉのうち１つ以上の元素と、Ｐｔ、Ｐｄのうち１つ以上の元素とを含む合金であり、この合金の結晶構造がＬ１０型の規則合金である。このＬ１０型の規則合金としては、例えば、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ３０Ｎｉ２０Ｐｔ５０、Ｃｏ３０Ｆｅ２０Ｐｔ５０、Ｃｏ３０Ｎｉ２０Ｐｔ５０等が挙げられる。これらの規則合金は上記組成比に限定されない。
【００５５】
これらの規則合金に、Ｃｕ、Ｃｒ、Ａｇ、Ｂ等の不純物元素、或いはその合金、絶縁物を加えて実効的な磁気異方性及び飽和磁化を調整することができる。
【００５６】
（ｃ）不規則合金系  
不規則合金系としては、コバルト（Ｃｏ）を主成分とし、クロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ボロン（Ｂ）、鉄（Ｆｅ）、及びニッケル（Ｎｉ）のうち１つ以上の元素を含む金属である。
【００５７】
例えば、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金等が挙げられる。これらの合金は、非磁性元素の割合を変化させて実効的な磁気異方性及び飽和磁化を調整することができる。
【００５８】
（ｄ）ＲＥ（希土類金属）−ＴＭ（遷移金属）合金系  
希土類金属と遷移金属との合金は、希土類金属の材料によりフェリ磁性体、フェロ磁性体の両方を実現することができる。
【００５９】
フェリ磁性体の具体例として、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、或いはガドリニウム（Ｇｄ）と、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素とを含む合金が挙げられる。このようなフェリ磁性体としては、例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏ等が挙げられる。
【００６０】
フェロ磁性体の具体例として、サマリウム（Ｓｍ）、ネオジウム（Ｎｄ）、ホルミウム（Ｈｏ）と、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つの元素とを含む合金が挙げられる。このようなフェロ磁性体としては、例えば、ＳｍＣｏ５、ＮｄＦｅＢ等が挙げられる。これらの合金は、組成を調整することで磁気異方性及び飽和磁化を調整することができる。
【００６１】
（２）固定層の積層構造  
第１乃至第４実施形態における固定層２は、非磁性層４に接する側から第１磁性材料膜２ａ、非磁性材料膜２ｂ、第２磁性材料膜２ｃ、第３磁性材料膜２ｄの順に積層された構造を有する。
【００６２】
第１磁性材料膜２ａは、Ｃｏ、Ｆｅ、Ｎｉの少なくとも１つの元素を含む材料、あるいはその材料にＢ、Ａｌ、Ｓｉの少なくとも１つの元素を０−３０ａｔ％添加した合金、あるいはそれらの多層膜構造である。
【００６３】
非磁性材料膜２ｂは、Ｔａ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｔｉ、Ｖ、Ｃｒ、Ｗ、Ｈｆ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒから選ばれる少なくとも１つの元素を含む材料である。
【００６４】
第２磁性材料膜２ｃは、Ｃｏを主成分とする材料であり、Ｆｅ、Ｎｉ、Ｂ、Ａｌ、Ｓｉ、Ｔａ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｔｉ、Ｖ、Ｃｒ、Ｗ、Ｈｆが添加元素として含まれていてもよい。
【００６５】
高いＴＭＲ比および高い熱処理耐性を得るためには、第２磁性材料膜２ｃのＣｏ濃度が第１磁性材料膜２ａのＣｏ濃度よりも大きいことが望ましい。例えば、第２磁性材料膜２ｃと第３磁性材料膜２ｄとが接する第２磁性材料膜２ｃの表面は、非磁性層４と第１磁性材料膜２ａとが接する第１磁性材料膜２ａの表面より、Ｃｏ濃度が高い。
【００６６】
図８（ａ）に、磁気抵抗素子におけるＴＭＲ比の、第２磁性材料膜２ｃの膜厚依存性を示す。サンプルＡは第２磁性材料膜２ｃのＣｏ濃度が第１磁性材料膜２ａよりも大きい磁気抵抗素子であり、サンプルＢは第２磁性材料膜２ｃと第１磁性材料膜２ａのＣｏ濃度が同一の磁気抵抗素子である。
【００６７】
図８（ａ）から、いずれの膜厚においてもサンプルＡがサンプルＢに対して大きなＴＭＲ比を示すことが分かる。すなわち、サンプルＡは膜厚が５Å〜３０Åの範囲でＴＭＲ比が１２０％となり、良好な特性を示した。一方、サンプルＢにおいては、第２磁性材料膜２ｃの膜厚が１３Åのとき、固定層２の磁化容易軸が面内方向となるため、磁化の反平行状態が実現できず、ＴＭＲ比は全く得られなかった。なお、サンプルＡのすべての膜厚領域において、固定層２は外部磁場を印加しなくても膜面垂直方向に磁化していることを磁化曲線から確認している。
【００６８】
また、図８（ｂ）に熱処理温度に対するＴＭＲ比の変化を示す。縦軸は熱処理前のＴＭＲ比を１とした時の熱処理後のＴＭＲ比、横軸は熱処理温度である。また、サンプルａ、ｂおよびｃは、第２磁性材料膜２ｃを、それぞれ１３Å、１０Åおよび４Åの膜厚で作製したサンプルＡである。サンプルｄは、第２磁性材料膜２ｃを４Åの膜厚で作製したサンプルＢである。
【００６９】
図８（ｂ）から、サンプルａ、ｂおよびｃは、サンプルｄよりも熱処理に対するＴＭＲ比の劣化が小さいことが分かる。また、サンプルａ、ｂおよびｃは、膜厚の増加に伴い、ＴＭＲ比の劣化が小さくなっており、熱処理耐性が改善していることが分かる。
【００７０】
しかし、サンプルｃは、サンプルａ、ｂに比べて３００℃以上でのＴＭＲ比の劣化が大きいことがわかった。
【００７１】
さらに、第２磁性材料膜２ｃの膜厚を厚くすると記憶層への漏れ磁場が増加するため、第２磁性材料膜２ｃの膜厚を２０Åより厚くすることができない。したがって、第２磁性材料膜２ｃの膜厚は４Åより厚く２０Å以下であることが望ましい。
【００７２】
なお、ここでは実験例として、非磁性層４側から第１磁性材料膜２ａ、非磁性材料膜２ｂ、第２磁性材料膜２ｃの順序で積層された積層構造を示しているが、非磁性層４側から第１磁性材料膜２ａ、非磁性材料膜２ｂ、第１磁性材料膜２ａ、非磁性材料膜２ｂ、第２磁性材料膜２ｃ、または非磁性層４側から第１磁性材料膜２ａ、非磁性材料膜２ｂ、第２磁性材料膜２ｃ、非磁性材料膜２ｂ、第２磁性材料膜２ｃのような、磁性材料膜と非磁性材料膜とが２層以上の積層構造になっても同様の効果が期待できる。
【００７３】
第２磁性材料膜２ｃとして第１磁性材料膜２ａよりも高いＣｏ濃度を有する材料を用い、かつ第２磁性材料膜２ｃの膜厚を５Åから２０Åの範囲内にした場合には、透過型電子顕微鏡の電子エネルギー損失分光法（ＴＥＭ−ＥＥＬＳ）、あるいは二次イオン質量分析法（ＳＩＭＳ）を用いた解析により、Ｃｏを含む第１磁性材料膜２ａ及び第２磁性材料膜２ｃの濃度分布および膜厚は同定可能である。さらに、エネルギー分散型Ｘ線分光法（ＴＥＭ-ＥＤＸ）を用いることで、磁気抵抗素子においてもこれらを同定することが可能である。
【００７４】
第５、第６実施形態の固定層２において、第３磁性材料膜２ｄ以外の構成膜は上記の材料および特性を有しており、同様の効果が期待できる。
【００７５】
（３）記憶層および固定層の界面磁性膜  
ここで、前記界面磁性膜は、第１乃至第６実施形態において固定層２を構成する第１磁性材料膜２ａであり、さらに第２、第４および第６実施形態において記憶層３を構成する界面磁性膜３ｂである。これら界面磁性膜は、磁性材料層と非磁性材料層とが１周期あるいはそれ以上繰り返し積層された構成を有している。界面磁性膜は、Ｃｏ、Ｆｅ、Ｎｉのうちの少なくとも１つの元素を含む合金である。
【００７６】
非磁性層４にＮａＣｌ構造の酸化物を用いた場合、これらのＮａＣｌ構造の酸化物は、
（i）Ｆｅ、Ｃｏ、Ｎｉの１つ以上を含む、例えば、アモルファスＣｏＦｅＮｉＢ合金上、或いは、  
（ii）体心立方（ＢＣＣ）構造で（１００）優先配向面を有し、Ｆｅ、Ｃｏ、Ｎｉの１つ以上を含む合金上で、  
結晶成長させると、（１００）面を優先配向面として成長し易い。特に、Ｂ、Ｃ、Ｎなどを添加したＣｏＦｅＸ（Ｘは、Ｂ、Ｃ、Ｎの少なくとも１つの元素を表す）のアモルファス合金上では、非常に容易に（１００）面を優先配向させることが可能である。このため、非磁性層４に接する磁性材料層は、Ｃｏ、Ｆｅ、Ｂを含む合金（Ｃｏ１００−ｘＦｅｘ）１００−ｙＢｙ（０≦ｙ≦３０ａｔ％）であることが好ましい。
【００７７】
界面磁性膜に含まれる非磁性材料層には、融点が高い、Ｔａ、Ｗ、Ｈｆ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｉ、Ｖ、Ｃｒのいずれかの元素か、あるいはそれらの合金が好ましい。なお、非磁性材料層にＴａを用い、磁性材料層にＣｏＦｅＢを用いた場合には、磁性材料層のＣｏＦｅＢ中のＢは熱処理後にＴａに吸い寄せられるため、Ｔａ層に近づくにつれてＢの濃度が高くなる分布を有することになる。
【００７８】
界面磁性膜は、磁性材料層と非磁性材料層とが１周期あるいはそれ以上繰り返して積層された構成であるが、磁性材料層は非磁性材料層を介して磁気的な交換結合を有していることが望ましく、非磁性材料層は１０Å以下であることが好ましく、５Å以下であることがより好ましい。これにより、界面磁性膜は、磁性膜３ａおよび磁性膜２ａとそれぞれ磁化方向を揃えることができる。
【００７９】
［３］下地層  
上述の記憶層の説明に示す通り、膜面に対して垂直方向を磁化容易軸とする垂直磁化膜を形成するには、原子稠密面が配向しやすい構造を取る必要がある。即ち、結晶配向性を面心立方（ＦＣＣ）構造の（１１１）面、六方最密充填（ＨＣＰ）構造の（００１）面が配向するように制御する必要があり、そのため下地層材料及び積層構成の選択が重要となる。
【００８０】
（１）下地層の積層構成  
図９は、実施形態の磁気抵抗素子における下地層５及び記憶層３を含む積層構造の断面図である。
【００８１】
この積層構造は、下部電極７と下地層５との間に、密着層８として、例えば、膜厚５ｎｍ程度のＴａを設けた構造である。そして、下地層５は下地膜５ａ、５ｂ、５ｃがこの順序で積層された積層構造を有する。また、下地層５上には、記憶層３として、例えば、膜厚２ｎｍ程度のＣｏＰｄ層を設ける。記憶層３よりも上の構成は、図１乃至図６に示す通りである。
【００８２】
第１乃至第６実施形態の磁気抵抗素子において、下地層５が含む下地膜５ｃは記憶層３と格子整合性する金属材料が好ましい。下地膜５ａは、下地膜５ｂ、５ｃが平滑かつ結晶配向性が向上するような材料および構成が好ましい。下地膜５ｂ、５ｃは、膜厚３ｎｍ程度のＲｕ層、膜厚３ｎｍ程度のＰｔ層などからそれぞれ構成するのが好ましい。
【００８３】
（２）下地層の材料  
次に、下地層５を構成する下地膜５ａ、５ｂ、５ｃの具体的な材料について説明する。
【００８４】
下地膜５ｃとしては、稠密構造を有する金属が用いられる。記憶層３、例えばＣｏＰｄ合金、ＣｏＰｔ合金と格子整合し、稠密構造を有する金属としては、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ等が挙げられる。また、例えば、金属が１元素ではなく、Ｐｔ−Ｐｄ、Ｐｔ−Ｉｒのように、上述の金属が２元素、或いは３元素以上で構成される合金を用いてもよい。また、上述の金属と、Ｃｕ、Ａｕ、Ａｌ等のｆｃｃ金属との合金であるＰｔ−Ｃｕ、Ｐｄ−Ｃｕ、Ｉｒ−Ｃｕ、Ｐｔ−Ａｕ、Ｒｕ−Ａｕ、Ｐｔ−Ａｌ、Ｉｒ−Ａｌ等や、Ｒｅ、Ｔｉ、Ｚｒ、Ｈｆ等のｈｃｐ金属との合金であるＰｔ−Ｒｅ、Ｐｔ−Ｔｉ、Ｒｕ−Ｒｅ、Ｒｕ−Ｔｉ、Ｒｕ−Ｚｒ、Ｒｕ−Ｈｆ等であってもよい。
【００８５】
下地層５の膜厚が厚すぎると平滑性が悪くなるため、膜厚範囲としては、３０ｎｍ以下の範囲にあることが好ましい。下地膜５ｂ、５ｃの積層構成とするのは、格子定数の異なる材料を積層することにより、ＣｏＰｄ合金、ＣｏＰｔ合金を形成前に格子定数を調整するためである。例えば、下地膜５ｂにＲｕ、下地膜５ｃにＰｔを形成した場合、下地膜５ｃのＰｔは下地膜５ｂのＲｕの影響を受けて、バルクの格子定数とは異なる格子定数となる。但し、上述したように、合金を用いても格子定数を調整できるため、下地膜５ｂ、５ｃはいずれかを省くこともできる。
【００８６】
下地層５のうち、下地膜５ａは、平滑性、及び下地膜５ｂ，５ｃの稠密構造を有する金属の結晶配向性を向上させる目的で用いられる。具体的には、下地膜５ａにはＴａ等が用いられる。さらに、下地膜５ａは、その膜厚が厚すぎると成膜に時間がかかり、生産性が低下する要因となり、また、薄すぎると上述の配向制御の効果を失う。このため、下地膜５ａの膜厚は、１ｎｍ乃至１０ｎｍの範囲にあることが好ましい。
【００８７】
［４］非磁性層  
第１乃至第６実施形態における非磁性層４の材料としては、ＮａＣｌ構造を有する酸化物が好ましい。具体的には、ＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯなどが挙げられる。これらのＮａＣｌ構造の酸化物は、
（i）Ｆｅ、Ｃｏ、Ｎｉのいずれか、或いは２種以上を主成分として含む、例えば、アモルファスＣｏＦｅＮｉＢ合金上、或いは
（ii）体心立方（ＢＣＣ）構造で（１００）優先配向面を有するＦｅＣｏＮｉのいずれか、或いは２種以上を主成分として含む合金上で、
結晶成長させると、（１００）面を優先配向面として成長し易い。
【００８８】
特に、Ｂ、Ｃ、Ｎなどを添加したＣｏＦｅＸ（Ｘは、Ｂ、Ｃ、Ｎの少なくとも１つを表す）のアモルファス合金上では、非常に容易に（１００）面を優先配向させることが可能である。
【００８９】
また、記憶層３の磁化方向と固定層２の磁化方向とが反平行の場合、スピン分極したΔ１バンドがトンネル伝導の担い手となるため、マジョリティースピン電子のみが伝導に寄与することとなる。この結果、磁気抵抗素子の伝導率が低下し、抵抗値が大きくなる。
【００９０】
反対に、記憶層３の磁化方向と固定層２の磁化方向とが平行であると、スピン偏極していないΔ５バンドが伝導を支配するために、磁気抵抗素子の伝導率が上昇し、抵抗値が小さくなる。従って、Δ１バンドの形成が高いＴＭＲ比を発現させるためのポイントとなる。Δ１バンドを形成するためには、ＮａＣｌ構造の酸化物からなる非磁性層４の（１００）面と、記憶層３及び固定層２との界面の整合性が良くなければならない。
【００９１】
ＮａＣｌ構造の酸化物層からなる非磁性層４の（１００）面での格子整合性をさらに良くするために、上述したように記憶層および固定層を積層構造とすることが好ましい。Δ１バンドを形成するという観点からは、記憶層３を形成する界面磁性膜３ｂおよび固定層２を形成する界面磁性膜２ａとして、非磁性層４の（１００）面での格子不整合が５％以下となるような材料を選択することがより好ましい。
【００９２】
［５］バイアス層  
図３乃至図６に示すように固定層２とキャップ層６の間に、非磁性層２１と、バイアス層（シフト調整層）２２を配置してもよい。これにより、固定層２からの漏れ磁場による記憶層３の反転電流のシフトを緩和及び調整することが可能となる。
【００９３】
非磁性層２１は、固定層２とバイアス層２２とが熱工程によって混ざらない耐熱性、及びバイアス層２２を形成する際の結晶配向を制御する機能を具備することが望ましい。さらに、非磁性層２１の膜厚が厚くなるとバイアス層２２と記憶層３との距離が離れるため、バイアス層２２から記憶層３に印加されるシフト調整磁界が小さくなってしまう。このため、非磁性層２１の膜厚は、５ｎｍ以下であることが望ましい。
【００９４】
バイアス層２２は、膜面垂直方向に磁化容易軸を有する、強磁性材料から構成される。具体的には、固定層２で挙げた材料を用いることができる。但し、バイアス層２２は、固定層２に比べて記憶層３から離れているため、記憶層３に印加される漏れ磁場をバイアス層２２によって調整するためには、バイアス層２２の膜厚、或いは飽和磁化Ｍｓの大きさを固定層２より大きく設定する必要がある。
【００９５】
即ち、固定層２の膜厚及び飽和磁化をそれぞれｔ２、ＭＳ２、バイアス層２２の膜厚及び飽和磁化をそれぞれｔ２２、ＭＳ２２とすると、以下の関係式（２）を満たす必要がある。  
ＭＳ２×ｔ２＜ＭＳ２２×ｔ２２  ・・・（２）
例えば、素子サイズ５０ｎｍの加工を想定した場合、反転電流のシフトを相殺するためには、固定層２に飽和磁化Ｍｓが１０００ｅｍｕ／ｃｍ３、膜厚が５ｎｍの磁性材料を用いたとすると、非磁性層２１の膜厚は３ｎｍ、バイアス層２２には飽和磁化Ｍｓが１０００ｅｍｕ／ｃｍ３、膜厚が１５ｎｍ程度のバイアス層特性が要求される。
【００９６】
また、上述した反転電流のシフトをキャンセルする効果を得るには、固定層２とバイアス層２２との磁化方向は反平行に設定される必要がある。この関係を満たすためには、固定層２の保磁力Ｈｃ２とバイアス層２２の保磁力Ｈｃ２２との間には、Ｈｃ２＞Ｈｃ２２、或いはＨｃ２＜Ｈｃ２２の関係を満たす材料を選択すればよい。この場合、予めマイナーループ（Minor Loop）着磁により保磁力の小さい層の磁化方向を反転させることにより、固定層２とバイアス層２２との磁化方向は反平行に設定することが可能となる。
【００９７】
また、非磁性層２１を介して固定層２及びバイアス層２２を反強磁性結合（ＳＡＦ（Synthetic Anti-Ferromagnetic）結合）させることによっても、同様に固定層２とバイアス層２２との磁化方向は反平行に設定することが可能となる。
【００９８】
具体的には、非磁性層２１の材料として、例えば、ルテニウム（Ｒｕ）を用い、固定層２とバイアス層２２との磁化方向を反平行に結合させることができる。これにより、バイアス層２２によって固定層２から出る漏れ磁界を低減することができ、結果的に、記憶層３の反転電流のシフトを低減することができる。この結果、素子間での記憶層３の反転電流のばらつきを低減することも可能となる。
【００９９】
上述では、固定層２とキャップ層６の間に、非磁性層２１とバイアス層２２を配置した例を説明したが、記憶層３と下地層５の間に、非磁性層とバイアス層（シフト調整層）を配置してもよい。この場合も、固定層２からの漏れ磁場による記憶層３の反転電流のシフトを緩和及び調整することが可能である。さらに、固定層２とキャップ層６の間、及び記憶層３と下地層５の間の両方に、非磁性層とバイアス層（シフト調整層）を配置してもよい。
【０１００】
以上説明したように、第１乃至第６実施形態によれば、固定層２が含む第２磁性材料膜２ｃのＣｏ濃度が第１磁性材料膜２ａのＣｏ濃度よりも大きく、さらに、その第２磁性材料膜２ｃの膜厚を厚くすることにより、膜形成後の熱処理による電気特性の変化が少ない、耐熱性の高い磁気抵抗素子を得ることができる。すなわち、熱的に安定であると共に、磁気抵抗比の低下が抑制できるスピン注入書き込み方式のための磁気抵抗素子を得ることができる。
【０１０１】
［第７実施形態］  
第７実施形態による磁気ランダムアクセスメモリ（ＭＲＡＭ）について図１０および図１１を参照して説明する。第７実施形態のＭＲＡＭは、第１乃至第６実施形態のいずれかの磁気抵抗素子を記憶素子として用いた構成となっている。以下の実施形態では、磁気抵抗素子として、第１実施形態の磁気抵抗素子１を用いた場合を述べる。
【０１０２】
図１０は、第７実施形態のＭＲＡＭの構成を示す回路図である。
【０１０３】
第７実施形態のＭＲＡＭは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ４０を備えている。メモリセルアレイ４０には、複数のビット線対ＢＬ，／ＢＬがそれぞれ列（カラム）方向に延在するように、配設されている。また、メモリセルアレイ４０には、複数のワード線ＷＬがそれぞれ行（ロウ）方向に延在するように、配設されている。
【０１０４】
ビット線ＢＬとワード線ＷＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、磁気抵抗素子１、及び選択トランジスタ（例えば、ｎチャネルＭＯＳトランジスタ）４１を備えている。磁気抵抗素子１の一端は、ビット線ＢＬに接続されている。磁気抵抗素子１の他端は、選択トランジスタ４１のドレイン端子に接続されている。選択トランジスタ４１のソース端子は、ビット線／ＢＬに接続されている。さらに、選択トランジスタ４１のゲート端子は、ワード線ＷＬに接続されている。
【０１０５】
ワード線ＷＬには、ロウデコーダ４２が接続されている。ビット線対ＢＬ，／ＢＬには、書き込み回路４４及び読み出し回路４５が接続されている。書き込み回路４４及び読み出し回路４５には、カラムデコーダ４３が接続されている。そして、各メモリセルＭＣは、ロウデコーダ４２及びカラムデコーダ４３により選択される。
【０１０６】
メモリセルＭＣへのデータの書き込みは、以下のように行われる。まず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されるワード線ＷＬが活性化される。これにより、選択トランジスタ４１がターンオンする。
【０１０７】
ここで、磁気抵抗素子１には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。具体的には、磁気抵抗素子１に左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、磁気抵抗素子１に右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、或いはデータ“１”を書き込むことができる。
【０１０８】
次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、選択されるメモリセルＭＣの選択トランジスタ４１がターンオンする。読み出し回路４５は、磁気抵抗素子１に、例えば右から左へ流れる読み出し電流Ｉｒを供給する、すなわちビット線／ＢＬからビット線ＢＬへ読み出し電流Ｉｒを供給する。読み出し回路４５は、この読み出し電流Ｉｒに基づいて磁気抵抗素子１の抵抗値を検出する。さらに、読み出し回路４５は、検出した抵抗値から磁気抵抗素子１に記憶されたデータを読み出す。
【０１０９】
次に、実施形態のＭＲＡＭの構造について図１１を参照して説明する。図１１は、１個のメモリセルＭＣの構造を示す断面図である。
【０１１０】
図示するように、メモリセルＭＣは、磁気抵抗素子（ＭＴＪ）１と選択トランジスタ４１を有している。ｐ型半導体基板５１の表面領域には、素子分離絶縁層４６が設けられている。この素子分離絶縁層４６が設けられていない半導体基板５１の表面領域は、素子が形成される素子領域（active area）となる。素子分離絶縁層４６は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば酸化シリコンが用いられる。
【０１１１】
半導体基板５１の素子領域には、互いに離隔したソース領域Ｓ及びドレイン領域Ｄが形成されている。このソース領域Ｓ及びドレイン領域Ｄは、それぞれ半導体基板５１内に高濃度の不純物、例えばｎ+型不純物を導入して形成されたｎ+型拡散領域から構成される。
【０１１２】
ソース領域Ｓとドレイン領域Ｄ間の半導体基板５１上には、ゲート絶縁膜４１Ａが形成されている。このゲート絶縁膜４１Ａ上には、ゲート電極４１Ｂが形成されている。このゲート電極４１Ｂは、ワード線ＷＬとして機能する。このように、半導体基板５１には、選択トランジスタ４１が設けられている。
【０１１３】
ソース領域Ｓ上には、コンタクト５２を介して配線層５３が形成されている。配線層５３は、ビット線／ＢＬとして機能する。ドレイン領域Ｄ上には、コンタクト５４を介して引き出し線５５が形成されている。
【０１１４】
引き出し線５５上には、下部電極７及び上部電極９に挟まれた磁気抵抗素子１が設けられている。上部電極９上には、配線層５６が形成されている。配線層５６は、ビット線ＢＬとして機能する。また、半導体基板５１と配線層５６との間は、例えば酸化シリコンからなる層間絶縁層５７で満たされている。
【０１１５】
以上、詳述したように、第７実施形態によれば、磁気抵抗素子１を用いてＭＲＡＭを構成することができる。尚、磁気抵抗素子１は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリとして使用することも可能である。
【０１１６】
第７実施形態で示したＭＲＡＭは、様々な装置に適用することが可能である。以下に、ＭＲＡＭのいくつかの適用例について説明する。
【０１１７】
［１］適用例１  
図１２は、デジタル加入者線（ＤＳＬ）用モデムのＤＳＬデータパス部を抽出して示している。
【０１１８】
このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processor）１００、アナログ−デジタル（Ａ／Ｄ）コンバータ１１０、デジタル−アナログ（Ｄ／Ａ）コンバータ１２０、送信ドライバ１３０、及び受信機増幅器１４０等を備えている。
【０１１９】
図１２では、バンドパスフィルタを省略しており、その代わりに回線コードプログラム（ＤＳＰで実行される、コード化される加入者回線情報、伝送条件等（回線コード：ＱＡＭ、ＣＡＰ、ＲＳＫ、ＦＭ、ＡＭ、ＰＡＭ、ＤＷＭＴ等）に応じてモデムを選択、動作させるためのプログラム）を保持するための種々のタイプのオプションのメモリとして、第７実施形態のＭＲＡＭ１７０と、ＥＥＰＲＯＭ（electrically erasable and programmable ROM）１８０とを示している。
【０１２０】
なお、本適用例では、回線コードプログラムを保持するためのメモリとしてＭＲＡＭ１７０とＥＥＰＲＯＭ１８０との２種類のメモリを用いているが、ＥＥＰＲＯＭ１８０をＭＲＡＭに置き換えてもよい。即ち、２種類のメモリを用いず、ＭＲＡＭのみを用いるように構成してもよい。
【０１２１】
［２］適用例２  
図１３は、別の適用例であり、携帯電話端末３００を示している。
【０１２２】
通信機能を実現する通信部２００は、送受信アンテナ２０１、アンテナ共用器２０２、受信部２０３、ベースバンド処理部２０４、音声コーデックとして用いられるＤＳＰ（デジタル信号処理回路）２０５、スピーカ（受話器）２０６、マイクロホン（送話器）２０７、送信部２０８、及び周波数シンセサイザ２０９等を備えている。
【０１２３】
また、この携帯電話端末３００には、当該携帯電話端末３００の各部を制御する制御部２２０が設けられている。制御部２２０は、ＣＰＵ２２１、ＲＯＭ２２２、第７実施形態のＭＲＡＭ２２３、及びフラッシュメモリ２２４がバス２２５を介して接続されて形成されるマイクロコンピュータである。
【０１２４】
上記ＲＯＭ２２２には、ＣＰＵ２２１において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。
【０１２５】
ＭＲＡＭ２２３は、主に作業領域として用いられるものであり、ＣＰＵ２２１がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部２２０と各部との間でやり取りするデータを一時的に記憶したりする場合等に用いられる。
【０１２６】
また、フラッシュメモリ２２４は、携帯電話端末３００の電源がオフされても、例えば、直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末３００の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。
【０１２７】
また、この携帯電話端末３００には、音声データ再生処理部２１１、外部出力端子２１２、ＬＣＤコントローラ２１３、表示用のＬＣＤ（液晶ディスプレイ）２１４、及び呼び出し音を発生するリンガ２１５等が設けられている。
【０１２８】
音声データ再生処理部２１１は、携帯電話端末３００に入力される音声データ（或いは、後述する外部メモリ２４０に記憶されるオーディオ情報（音声データ））を再生する。再生される音声データ（オーディオ情報）は、外部出力端子２１２を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。
【０１２９】
このように、音声データ再生処理部２１１を設けることにより、オーディオ情報の再生が可能となる。ＬＣＤコントローラ２１３は、例えばＣＰＵ２２１からの表示情報を、バス２２５を介して受け取り、ＬＣＤ２１４を制御するためのＬＣＤ制御情報に変換し、ＬＣＤ２１４を駆動して表示させる。
【０１３０】
さらに、携帯電話端末３００には、インターフェース回路（Ｉ／Ｆ）２３１，２３３，２３５、外部メモリ２４０、外部メモリスロット２３２、キー操作部２３４、及び外部入出力端子２３６等が設けられている。上記外部メモリスロット２３２にはメモリカード等の外部メモリ２４０が挿入される。この外部メモリスロット２３２は、インターフェース回路（Ｉ／Ｆ）２３１を介してバス２２５に接続される。
【０１３１】
このように、携帯電話端末３００にスロット２３２を設けることにより、携帯電話端末３００の内部の情報を外部メモリ２４０に書き込んだり、或いは外部メモリ２４０に記憶された情報（例えば、オーディオ情報）を携帯電話端末３００に入力したりすることが可能となる。
【０１３２】
キー操作部２３４は、インターフェース回路（Ｉ／Ｆ）２３３を介してバス２２５に接続される。キー操作部２３４から入力されるキー入力情報は、例えば、ＣＰＵ２２１に伝えられる。外部入出力端子２３６は、インターフェース回路（Ｉ／Ｆ）２３５を介してバス２２５に接続される。この外部入出力端子２３６は、携帯電話端末３００に外部から種々の情報を入力したり、或いは携帯電話端末３００から外部へ情報を出力したりする際の端子として機能する。
【０１３３】
なお、本適用例では、ＲＯＭ２２２、ＭＲＡＭ２２３、及びフラッシュメモリ２２４を用いているが、フラッシュメモリ２２４をＭＲＡＭに置き換えてもよいし、さらにＲＯＭ２２２もＭＲＡＭに置き換えることが可能である。
【０１３４】
［３］適用例３  
図１４乃至図１８は、ＭＲＡＭをスマートメディア等のメディアコンテンツを収納するカード（ＭＲＡＭカード）に適用した例をそれぞれ示している。
【０１３５】
図１４に示すように、ＭＲＡＭカード本体４００には、ＭＲＡＭチップ４０１が内蔵されている。このカード本体４００には、ＭＲＡＭチップ４０１に対応する位置に開口部４０２が形成され、ＭＲＡＭチップ４０１が露出されている。この開口部４０２にはシャッター４０３が設けられており、当該ＭＲＡＭカードの携帯時にＭＲＡＭチップ４０１がシャッター４０３で保護されるようになっている。このシャッター４０３は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。
【０１３６】
データを転写する場合には、シャッター４０３を開放してＭＲＡＭチップ４０１を露出させて行う。外部端子４０４は、ＭＲＡＭカードに記憶されたコンテンツデータを外部に取り出すためのものである。
【０１３７】
図１５及び図１６は、ＭＲＡＭカードにデータを転写するための、カード挿入型の転写装置を示している。
【０１３８】
データ転写装置５００は、収納部５００ａを有している。この収納部５００ａには、第１ＭＲＡＭカード５５０が収納されている。収納部５００ａには、第１ＭＲＡＭカード５５０に電気的に接続される外部端子５３０が設けられており、この外部端子５３０を用いて第１ＭＲＡＭカード５５０のデータが書き換えられる。
【０１３９】
エンドユーザの使用する第２ＭＲＡＭカード４５０を、矢印で示すように転写装置５００の挿入部５１０より挿入し、ストッパ５２０で止まるまで押し込む。このストッパ５２０は、第１ＭＲＡＭカード５５０と第２ＭＲＡＭカード４５０を位置合わせするための部材としても働く。第２ＭＲＡＭカード４５０が所定位置に配置されると、第１ＭＲＡＭデータ書き換え制御部から外部端子５３０に制御信号が供給され、第１ＭＲＡＭカード５５０に記憶されるデータが第２ＭＲＡＭカード４５０に転写される。
【０１４０】
図１７は、ＭＲＡＭカードにデータを転写するための、はめ込み型の転写装置を示す断面図である。
【０１４１】
この転写装置６００は、矢印で示すように、ストッパ５２０を目標に、第１ＭＲＡＭカード５５０上に第２ＭＲＡＭカード４５０をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。
【０１４２】
図１８は、ＭＲＡＭカードにデータを転写するための、スライド型の転写装置を示す断面図である。
【０１４３】
この転写装置７００は、ＣＤ−ＲＯＭドライブやＤＶＤドライブと同様に、転写装置７００に受け皿スライド５６０が設けられており、この受け皿スライド５６０が矢印で示すように移動する。受け皿スライド５６０が破線の位置に移動したときに第２ＭＲＡＭカード４５０を受け皿スライド５６０に載置し、続いて受け皿スライド５６０が移動して第２ＭＲＡＭカード４５０を転写装置７００の内部へ搬送する。
【０１４４】
ストッパ５２０に第２ＭＲＡＭカード４５０の先端部が当接するように搬送される点、及び転写方法についてはカード挿入型と同一であるので、説明を省略する。
【０１４５】
第７実施形態で説明したＭＲＡＭは、高速ランダム書き込み可能なファイルメモリ、高速ダウンロード可能な携帯端末、高速ダウンロード可能な携帯プレーヤー、放送機器用半導体メモリ、ドライブレコーダ、ホームビデオ、通信用大容量バッファメモリ、及び防犯カメラ用半導体メモリなどに対して用いることができ、産業上のメリットは多大である。
【０１４６】
以上説明したように実施形態によれば、熱的に安定であると共に、磁気抵抗比の低下が抑制できるスピン注入書き込み方式の磁気抵抗素子及びそれを用いた磁気メモリを提供することができる。
【０１４７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１４８】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ…磁気抵抗素子、２…固定層（磁性層）、２ａ…第１磁性材料膜、２ｂ…非磁性材料膜、２ｃ…第２磁性材料膜、２ｄ…第３磁性材料膜、３…記憶層（磁性層）、３ａ…磁性膜、３ｂ…界面磁性膜、４…非磁性層、５…下地層、５ａ，５ｂ，５ｃ…下地膜、６…キャップ層、７…下部電極、８…密着層、９…上部電極、２１…非磁性層、２２…バイアス層（シフト調整層）、４０…メモリセルアレイ、４１…選択トランジスタ、４１Ａ…ゲート絶縁膜、４１Ｂ…ゲート電極、４２…ロウデコーダ、４３…カラムデコーダ、４４…書き込み回路、４５…読み出し回路、４６…素子分離絶縁層、５１…半導体基板、５２…コンタクト、５３…配線層、５４…コンタクト、５５…引き出し線、５６…配線層、５７…層間絶縁層。
【図１】
0005728311.tif 000002
【図２】
0005728311.tif 000003
【図３】
0005728311.tif 000004
【図４】
0005728311.tif 000005
【図５】
0005728311.tif 000006
【図６】
0005728311.tif 000007
【図７】
0005728311.tif 000008
【図８】
0005728311.tif 000009
【図９】
0005728311.tif 000010
【図１０】
0005728311.tif 000011
【図１１】
0005728311.tif 000012
【図１２】
0005728311.tif 000013
【図１３】
0005728311.tif 000014
【図１４】
0005728311.tif 000015
【図１５】
0005728311.tif 000016
【図１６】
0005728311.tif 000017
【図１７】
0005728311.tif 000018
【図１８】
0005728311.tif 000019