(57)【特許請求の範囲】
【請求項１】
半導体基板の裏面から光を照射するステップと、
光電荷を生成し蓄積するために、前記裏面から照射された光を反射ゲートを使用してフォトダイオードの空乏領域の前面に反射させるステップであって、該フォトダイオードは、前記半導体基板とは異なる導電タイプのドーピング領域のみを含んでいる、ステップと、
前記空乏領域のサイズをコントロールするためにバイアス信号を前記反射ゲートに供給するステップと、
前記バイアス信号を受け取った後に前記空乏領域において前記光電荷を蓄積するステップと、
トランスファーゲートにより前記空乏領域からピクセルのセンスノードに光電荷を転送するステップであって、該トランスファーゲートは、前記反射ゲートにオーバーラップして形成されている、ステップと
を含んでいることを特徴とする方法。
【請求項２】
前記反射ゲートはメタルシリコン層を備えることを特徴とする請求項１に記載の方法。
【請求項３】
前記フォトダイオードはピンニングされていることを特徴とする請求項１に記載の方法。
【請求項４】
前記バイアス信号を供給するステップは、前記空乏領域を前記基板の前記裏面の近傍まで拡張するバイアス信号を供給するステップを備えることを特徴とする請求項１に記載の方法。
【請求項５】
前記基板の裏面に光を照射するステップは、短波長の光を照射することを特徴とする請求項４に記載の方法。
【請求項６】
前記基板の裏面に光を照射するステップは、青色光を照射することを特徴とする請求項４に記載の方法。
【請求項７】
イメージセンサのピクセルを操作する方法であって、
基板の裏面に光を照射するステップと、
光電荷を生成し蓄積するために、前記基板の表面近傍に配置された反射ゲートを用いて前記照射光をフォトダイオードの空乏領域に反射させるステップであって、前記フォトダイオードは前記基板の表面近傍に形成され、Ｎ型ドーピング領域とＰ型ドーピング領域とを含んでいる、ステップと、
前記反射ゲートでバイアス信号を受信し、前記空乏領域における空乏のサイズを制御するステップと、
前記バイアス信号を受信した後、前記空乏層内の光電荷を蓄積するステップと
光電荷を前記空乏領域から前記ピクセルのセンスノードにトランスファーゲートにより転送するステップであって、該トランスファーゲートは、前記反射ゲートにオーバーラップして形成されているステップと
を備える方法。
【請求項８】
前記バイアス信号はネガティブバイアス電圧を含むことを特徴とする請求項７に記載の方法。
【請求項９】
さらに、金属シリサイド層を含むために前記反射ゲートを形成するステップを備えることを特徴とする請求項７に記載の方法。
【請求項１０】
前記バイアス信号を受信するステップは、前記基板の前記裏面近傍の領域まで前記空乏領域を拡張させるバイアス信号を受信することを特徴とする請求項９に記載の方法。
【請求項１１】
前記基板の裏面に光を照射するステップは、短波長光を照射することを特徴とする請求項１０に記載の方法。
【請求項１２】
前記基板の裏面に光を照射するステップは、青色光を照射することを特徴とする請求項１１に記載の方法。
【請求項１３】
イメージセンサのピクセルを形成する方法であって、
半導体基板の表面近傍にフォトダイオードを形成するステップと、
前記半導体基板の裏面近傍に絶縁層を形成するステップと、
前記絶縁層にカラーフィルタを形成するステップと、
前記カラーフィルタにマイクロレンズを形成するステップと、
前記半導体基板の前記表面において前記フォトダイードの近傍に、反射ゲートを形成するステップと、
前記反射ゲートとバイアス電圧サプライとの間に電気的接続を形成するステップと、
前記反射ゲートにオーバーラップするトランスファーゲートを形成するステップと
を備えることを特徴とする方法。
【請求項１４】
前記カラーフィルタを形成するステップは、短波長光を透過させるカラーフィルタを形成することを特徴とする請求項１３に記載の方法。
【請求項１５】
前記カラーフィルタを形成するステップは、青色光を透過させるカラーフィルタを形成することを特徴とする請求項１３に記載の方法。
【請求項１６】
前記絶縁層を形成するステップは、非反射材料から絶縁層を形成することを特徴とする請求項１３に記載の方法。
【請求項１７】
前記非反射材料から絶縁層を形成するステップは、酸化膜、窒化膜、又はこれらの積層膜から選択された層を備える絶縁層を形成することを特徴とする請求項１６に記載の方法。
【請求項１８】
前記非反射材料から絶縁層を形成するステップは、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）層、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）層、ＢＳＧ（ＢｏｒｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）層、ＵＳＧ（Ｕｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層、ＴＥＯＳ（Ｔｅｔｒａ  ｅｔｈｙｌ  Ｏｒｔｈｏ  ｓｉｌｉｃａｔｅ）層、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）層、シリコン酸化膜（ＳｉＯ２）層の中から選択された層を含む絶縁層を形成することを特徴とする請求項１６に記載の方法。
【請求項１９】
前記非反射材料から絶縁層を形成するステップは、シリコン窒化膜（ＳｉｘＮｙ、ここで、ｘ、ｙは自然数）層、又はシリコン酸化窒化膜（ＳｉｘＯｙＮｚ、ここで、ｘ、ｙ、ｚは自然数）層の中から選択された層を含む絶縁層を形成することを特徴とする請求項１６に記載の方法。
【請求項２０】
前記反射ゲートを形成するステップは、ポリシリコン層と金属シリサイド層の積層構造を形成することを特徴とする請求項１３に記載の方法。
【請求項２１】
前記反射ゲートを形成するステップは、タングステンシリサイド層を形成することを特徴とする請求項１３に記載の方法。
【請求項２２】
基板の裏面に光を与えるステップと、
前記与えられた光に応答して前記基板の空乏領域に光電荷を生成するステップであって、前記基板の表上面に近接して形成されたフォトダイオードに電荷を生成するステップを含み、前記フォトダイオードはＮ型ドーピング領域とＰ型ドーピング領域とを含むステップと、
前記与えられた光を前記空乏領域の表面に反射するため反射ゲートを使用するステップであって、前記与えられた光を前記フォトダイードの表面に反射するため前記反射ゲートを使用するステップを含み、前記反射ゲートは前記与えられた光の損失を減らす金属シリサイド膜又は金属膜を含むステップと、
前記反射された光を使用して前記空乏領域にさらなる光電荷を生成するステップと、
前記光電荷の集積期間中に前記空乏領域の中の空乏膜の幅をコントロールするため前記反射ゲートでネガティブバイアス信号を受信するステップであって、前記ネガティブバイアス信号は前記Ｎ型ドーピング領域と前記Ｐ型ドーピング領域との間のＰＮ接合に供給されるステップと
前記光電荷を前記フォトダイオードからピクセルのセンスノードにトランスファーゲートにより転送するステップであって、該トランスファーゲートは、前記反射ゲートにオーバーラップして形成されている、ステップと
を含む、イメージセンサのピクセルを動作させる方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに関し、特に、裏面照射（ｂａｃｋｓｉｄｅ  ｉｌｌｕｍｉ
ｎａｔｉｏｎ）構造のイメージセンサに関する。本発明は、ＣＭＯＳイメージセンサ又は
ＣＣＤ（ｃｈａｒｇｅ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ）のようなＡＰＳ（Ａｃｔｉｖｅ
Ｐｉｘｅｌ  Ｓｅｎｓｏｒ）に適用することができる。
【背景技術】
【０００２】
イメージセンサは、光学映像（ｏｐｔｉｃａｌ  ｉｍａｇｅ）を電気信号に変換させる
半導体素子であって、光を感知する受光素子（通常、フォトダイオード）部と、感知した
光を電気的信号に処理してデータ化するロジック回路部とから構成されている。
【０００３】
このように、イメージセンサのピクセルは、光を受信して光電荷を生成するフォトダイ
オードと、光電荷をピクセルのセンスノードに移送する電荷転送ゲートとを備える。
【０００４】
一方、通常のイメージセンサは、基板表面の下にフォトダイオードが形成され、基板上
部にロジック回路が構成され、基板の上面から光が照射される表面照射（ｆｒｏｎｔ  ｉ
ｌｌｕｍｉｎａｔｉｏｎ）構造を有する。しかし、フォトダイオードの上部に形成された
いくつかの上部層により、光損失を引き起こすため、フォトダイオードの光応答（ｐｈｏ
ｔｏ−ｒｅｓｐｏｎｓｅ）特性に優れていない。また、光子（ｐｈｏｔｏｎ）の透過深さ
（ｐｅｎｅｔｒａｔｉｏｎ  ｄｅｐｔｈ）が深いため、入射される光フラックスの光電荷
への転換が困難である。
【０００５】
このような困難を克服するために、基板の裏面から光が照射される裏面照射（ｂａｃｋ
ｓｉｄｅ  ｉｌｌｕｍｉｎａｔｉｏｎ）構造のイメージセンサが紹介されている。
【０００６】
図１は、従来の技術（米国公開特許ＵＳ２００６／００６８５８６Ａ１）に係る裏面照
射構造のイメージセンサを示す。
【０００７】
同図に示すように、シリコン・埋め込み酸化層・シリコン構造のＳＯＩウエハで表面工
程によってＰ型シリコン１３０に接合カソードとして機能するＮウェル１２０を形成し、
その上にロジック回路（図示せず）及びメタル配線１５０などが形成される。その後、支
持基板１４０を取り付け、裏面工程によってＳＯＩウエハの裏面シリコンを埋め込み酸化
層まで研磨し、非反射層２２０とマイクロレンズ２３０とを形成して裏面から光子が入射
されるようにする構造である。説明のない図面符号「１２５」は、クロストルク防止のた
めのＰイオン注入領域であり、「１６０ａ、１６０ｂ」は、絶縁層である。
【０００８】
ところが、従来の技術では、シリコン（基板）の厚さが次第に薄くなり、長波長の光が
シリコンを透過することによって表われる信号の損失を減らすために、フォトダイオード
の対応する位置にメタル反射層（ｍｅｔａｌ  ｒｅｆｌｅｃｔｏｒ）（図１の２４０）を
別途に備えなければならない。したがって、メタル工程が追加されたり、又はメタルレイ
アウトが制約されることになる。
【０００９】
また、従来の裏面照射イメージセンサは、フォトダイオードが工程条件（ドーピングの
濃度及び深さなど）によって内部ポテンシャルが決定されて、空乏領域の幅が決まる。こ
れにより、基板の裏面近傍まで空乏領域が形成されなかった場合、裏面近傍で生成された
光電荷が自体のフォトダイオード空乏領域に到達できず、隣接するピクセルに移動するク
ロストルクが発生する。また、短波長に対する光感度もよくない。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上記のような従来の技術の問題点を解決するために提案されたものであって
、その目的は、裏面照射構造を有しながらも、別途にメタル反射層を備えなくてもよいイ
メージセンサを提供することにある。
【００１１】
また、本発明の他の目的は、裏面照射構造を有し、フォトダイオードの空乏領域の幅を
コントロールすることができるため、クロストルクを改善できるイメージセンサを提供す
ることにある。
【００１２】
本発明の更に他の目的は、裏面照射構造を有し、フォトダイオードに生成された光電荷
をピクセルセンスノードに伝達する効率及びタイミングを増大させたイメージセンサを提
供することにある。
【課題を解決するための手段】
【００１３】
そこで、上記の目的を達成するための本発明による裏面照射イメージセンサは、半導体
基板の表面の下に形成され、前記半導体基板の裏面から光が照射されて光電荷を生成する
フォトダイオードと、前記半導体基板の表面の上部において前記フォトダイオードの上に
形成され、裏面照射される光を反射させ、かつ、前記フォトダイオードの空乏領域をコン
トロールするバイアスが印加される反射ゲートと、前記フォトダイオードからピクセルの
センスノードに光電荷を伝達するトランスファゲートとを備えることを特徴とする。
【図面の簡単な説明】
【００１４】
【図１】従来の技術（米国公開特許ＵＳ２００６／００６８５８６Ａ１）に係る裏面照射構造のイメージセンサの断面図である。
【図２】本発明の一実施形態に係る裏面照射イメージセンサの主な部分を示した断面図である。
【図３】本発明の他の実施形態に係る裏面照射イメージセンサの主な部分を示した断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の属する技術分野における通常の知識を有した者が本発明を更に容易に実
施できるようにするために、本発明の好ましい実施形態を説明する。
【００１６】
図２は、本発明の一実施形態に係る裏面照射イメージセンサの主な部分を示した断面図
である。
【００１７】
同図に示すように、Ｐ型シリコン基板２０２の表面の下にＮ型ドーピング領域２０４と
Ｐ型ドーピング領域２０６とで構成されたフォトダイオードが形成される。Ｐ型ドーピン
グ領域２０６は、シリコン表面における暗電流を改善するためのものであって、通常、ピ
ンニング層（ｐｉｎｎｉｎｇ  ｌａｙｅｒ）と呼ばれる。Ｐ型ドーピング領域２０６を省
略して、Ｎ型ドーピング領域２０４だけでフォトダイオードを構成することも可能である
。
【００１８】
基板２０２は、シリコン以外の半導体物質の基板を適用することができる。
【００１９】
基板の裏面には、裏面照射される光をフォトダイオードに集束させるためにマイクロレ
ンズ２４４が形成される。マイクロレンズ２４４と基板２０２との間には絶縁層２４２が
形成される。絶縁層２４２は、酸化膜、窒化膜、又はこれらの積層膜からなることができ
る。このとき、酸化膜は、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａ
ｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＢＳＧ（ＢｏｒｏＳ
ｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＵＳＧ（Ｕｎ−ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａ
ｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌｅ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）、ＨＤ
Ｐ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）膜、シリコン酸化膜（ＳｉＯ２）の中か
ら選択されるいずれか１つの膜で形成することができる。窒化膜は、シリコン窒化膜（Ｓ
ｉｘＮｙ、ここで、ｘ、ｙは自然数）又はシリコン酸化窒化膜（ＳｉｘＯｙＮ２、ここで
、ｘ、ｙは自然数）で形成することができる。マイクロレンズ２４４と絶縁層２４２との
間にカラーイメージ実現のためのカラーフィルタを備えることができる。
【００２０】
基板の表面上には、通常の方法と同様に、トランスファゲート２１０を含むロジック回
路が形成されるが、本発明では、従来とは異なり、フォトダイオードの上に反射ゲート２
１２、２１４が追加される。また、反射ゲートには、ポリシリコン２１２及び金属シリサ
イド膜２１４が積層されている。金属シリサイド膜は、例えばタングステンシリサイド膜
を用いることができる。金属シリサイド膜の代りに、タングステンのような金属膜を用い
ることもできる。なお、反射ゲートは、ポリシリコンなく、金属シリサイド又は金属膜を
単独で用いることができる。このように、反射ゲートは、導電性で、かつ、光反射に優れ
た物質として形成することができる。
【００２１】
反射ゲートは、集積時間（ｉｎｔｅｇｒａｔｉｏｎ  ｔｉｍｅ）の直前にバイアスが印
加されることでフォトダイオードの空乏領域の大きさをコントロールする。すなわち、従
来では、フォトダイオードの工程条件に依存して空乏領域が決定されていたが、本発明で
は、反射ゲートによって空乏領域を基板の裏面近傍まで拡張することが可能であるため、
クロストルクを改善することができる。
【００２２】
また、反射ゲートにより、空乏領域を基板の裏面近傍まで形成することができる。これ
は、短波長（ブルー波長）の光が裏面照射されるとき、裏面の表面近傍で発生した光電荷
を格納することが可能となり、短波長に対する光感度を向上させる効果をもたらす。
【００２３】
反射ゲートに印加されるバイアスとしては、ネガティブチャージポンプのような回路を
用いて生成されたネガティブバイアスを用いることができる。ネガティブチャージポンプ
は、イメージセンサのチップ内に共に集積することができる。
【００２４】
反射ゲートは、金属シリサイド膜２１４を含んでいるが、金属シリサイド膜は、光透過
を抑制して反射させる特性があるため、裏面から照射される長波長の光に対する信号の損
失を減らすことができる。したがって、基板の表面に別のメタル反射層を備える必要がな
く、メタルレイアウトへの制約がなくなる。
【００２５】
反射ゲートは、フォトダイオード上を覆っているため、ゲートのエッチングの際に発生
するプラズマダメージと、それ以外の工程プロセス上のダメージからフォトダイオードを
保護する利点もある。
【００２６】
フォトダイオードに集積された光電荷は、トランスファゲート２１０がターンオンされ
るとき、ピクセルのセンスノードであるＮ＋フローティング拡散領域２２４に転送される
。フォトダイオードとトランスファゲートエッジとの間の基板の表面の下には、光電荷格
納のためのＮ＋バッファ領域２２２が形成される。Ｎ＋バッファ領域２２２は、光電荷転
送効率及びタイミングマージンを増大させる機能を果たす。 Ｎ＋バッファ領域２２２が
省略された状態でフォトダイオードをトランスファゲートのエッジに整列させて形成する
こともできる。Ｎ＋バッファ領域２２２が省略されると、その省略された領域の分、ピク
セル別にフォトダイオード領域を確保することができる長所がある。
【００２７】
図３は、本発明の他の一実施形態に係る裏面照射イメージセンサの主な部分を示した断
面図である。
【００２８】
図２において説明した同じ構成要素については、同じ図面符号を付し、説明の重複を避
けるためにその説明を省略する。
【００２９】
図３に示すように、バッファ領域（図２の“２２２”）なく、反射ゲートＣＧとトラン
スファゲートＴｘとが絶縁層３０２を介在して、一部オーバーラップされていることが分
かる。
【００３０】
したがって、図３のように、バッファ用ドーピング領域を省略し、反射ゲートＣＧとト
ランスファゲートＴｘとを一部オーバーラップさせる場合、フォトダイオードの領域を確
保し、かつ、光電荷転送の効率及びタイミングの低下を防止することができる。
【００３１】
以上で説明したように、反射ゲートを有する改善された裏面照射イメージセンサは、当
業者によく知られている４Ｔピクセル又は３Ｔピクセルなどのいずれにも適用することが
できる。すなわち、４Ｔピクセル又は３Ｔピクセルにおいて、反射ゲートを追加すればよ
い。また、２つ以上のフォトダイオードを１つのフローティング拡散及びピクセル回路を
共有するスキームにも適用することができる。
【００３２】
また、上述した反射ゲートを有する改善された裏面照射イメージセンサは、ｋＴＣノイ
ズ除去のための通常のＣＤＳ信号処理技術を適用することができる。
【００３３】
本発明は、ＣＭＯＳ工程技術により製造されるＣＭＯＳイメージセンサはもちろん、Ｃ
ＣＤにも適用が可能である。
【００３４】
前述した本発明は、裏面照射構造であるため、基板の表面にロジック回路及びメタル配
線をレイアウトするとき、入射光のパス（ｐａｔｈ）を考慮する必要がない。
【００３５】
また、フォトダイオードの真性（ｉｎｔｒｉｎｓｉｃ）ポテンシャルのみを用いず、コ
ントロールバイアスを用いて空乏領域の幅をコントロールすることにより、光電荷生成効
率、短波長の光感度、及びクロストルクを改善することができる。
【００３６】
なお、反射ゲートは、金属シリサイド膜又は金属膜をゲート物質として含んでいるため
、裏面から照射される長波長の光に対する信号の損失を減らすことができる。したがって
、基板の表面に別途のメタル反射層を備える必要がない。
【００３７】
更に、反射ゲートは、フォトダイオード上を覆っているため、工程プロセスのダメージ
からフォトダイオードを保護する。
【００３８】
本発明は、上記の実施形態及び添付された図面によって限定されるものではなく、本発
明の技術的思想を逸脱しない範囲内で様々な置換、変形、及び変更が可能であるというこ
とが、本発明の属する技術分野における通常の知識を有した者において明白であろう。
【符号の説明】
【００３９】
２０２      Ｐ型シリコン基板
２０４      フォトダイオード用Ｎ型ドーピング領域
２０６      フォトダイオード用Ｐ型ドーピング領域（ピンニング層）
２１０      トランスファゲート
２１２      反射ゲートポリシリコン
２１４      反射ゲート金属シリサイド膜
２２２      Ｎ＋バッファ領域
２２４      Ｎ＋フローティング拡散領域
２４４      マイクロレンズ
【図１】
0005723921.tif 000002
【図２】
0005723921.tif 000003
【図３】
0005723921.tif 000004