(57)【特許請求の範囲】
【請求項１】
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、
前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、
半導体チップ上に半導体集積回路として構成され、前記電圧入力端子に入力される電圧および出力側からのフィードバック電圧に応じて駆動パルスを生成して前記駆動用スイッチング素子をオン、オフ制御する制御回路と、
を備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、
前記制御回路は、
前記駆動用スイッチング素子と前記インダクタが接続された第１接続ノードと接地点との間に第１抵抗と第１容量とが直列に接続されて構成される第１フィルタと、前記第１抵抗と第１容量との接続ノードである第２接続ノードと前記フィードバック電圧が生成される第３接続ノードとの間に第２抵抗と第２容量とが直列に接続されて構成される第２フィルタと、を有し、前記第１接続ノードの電位に基づいて前記第１フィルタおよび第２フィルタを介して前記フィードバック電圧にリップル成分を付加するリップル注入回路と、
前記第１接続ノードの電圧に対応した前記第２接続ノードの電圧を入力とし、該第２接続ノードの電圧を平滑して出力電圧に対応した模擬電圧を生成し出力するフィルタ回路を含む模擬電圧生成回路と、
前記直流電圧および前記模擬電圧に対応した時間を計時する計時手段と、
前記フィードバック電圧と所定の電圧とを比較する電圧比較回路と、
前記計時手段の出力と前記電圧比較回路の出力に基づいて前記計時手段の計時時間に相当するパルス幅を有する制御パルスを生成する制御パルス生成回路と、
を備え、前記直流電圧および前記模擬電圧が変化した場合に前記制御パルスのパルス幅を変化させ、該制御パルスに応じた駆動パルスを出力してスイッチング周期を一定に維持するように構成されていることを特徴とするスイッチング電源装置。
【請求項２】
前記第１接続ノードの電位を分圧する分圧回路を備え、
前記第１フィルタの前記第１抵抗と第１容量は、前記分圧回路により分圧された電圧が生成されるノードと接地点との間に直列に接続されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記計時手段は、前記直流電圧に対応した傾きを有する波形信号を生成する波形生成回路と、該波形生成回路で生成された波形信号と前記模擬電圧とを比較する電圧比較回路とを備え、
前記フィルタ回路を含む前記模擬電圧生成回路は、前記波形生成回路で生成された波形信号の振幅の１００分の１以下の振幅を有する模擬電圧を生成可能な時定数となるように設定されていることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記制御回路はソフトスタート回路を備え、前記フィルタ回路を含む前記模擬電圧生成回路の時定数は、前記ソフトスタート回路の時定数よりも小さくなるように設定されていることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記駆動用スイッチング素子はＮチャネル型ＭＯＳトランジスタで構成され、前記制御回路は、前記ＭＯＳトランジスタのソース端子および前記インダクタが接続される外部端子を備えていることを特徴とする請求項１〜４のいずれか一項に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータに関し、特にアダプティブ・オンタイム機能を備えリップル制御方式で出力を制御するスイッチング電源装置に関する。
【背景技術】
【０００２】
直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータは、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路とを備える。
【０００３】
従来、上記スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおける制御方式としては、出力電圧をフィードバックしてスイッチング素子の駆動パルスのパルス幅もしくは周波数を変調制御する電圧制御方式や、電圧制御方式を改良した電流制御方式の他、リップル制御方式がある。このうち電圧制御方式と電流制御方式は、負荷が急に変化したときの応答速度が低いという問題点がある。
【０００４】
一方、リップル制御方式は、出力電圧を監視して、設定したしきい値を下回った（上回った）ことを検出してスイッチング素子のオン／オフを制御するもので、誤差アンプの周波数特性による遅れ等がないため、電圧制御方式や電流制御方式に比べて高い負荷応答速度が得られるという利点がある。また、リップル制御方式においては、負荷が変化していないときのスイッチング周波数を一定にするため、入力電圧と出力電圧をフィードフォワードして、スイッチング素子のオン時間を規定するタイマの時間を決定するアダプティブ・オンタイム機能を設けたものが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４０５６７８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、アダプティブ・オンタイム機能を設けたリップル制御方式のＤＣ−ＤＣコンバータにあっては、出力電圧を監視するため制御回路に出力電圧を印加する端子を設ける必要がある。そのため、スイッチング制御回路をＩＣ（半導体集積回路）化する場合に、外部端子数（ピン数）が多くなり、コストアップを招く。また、ＩＣの外部端子数の制約から、アダプティブ・オンタイム機能を搭載することができない場合が出てくるという課題がある。
【０００７】
本発明は上記のような課題に着目してなされたもので、その目的とするところは、リップル制御方式のスイッチング電源装置において、外部端子数を増加させることなく制御回路（ＩＣ）にアダプティブ・オンタイム機能を搭載することができる技術を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、上記目的を達成するため、
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、
前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、
半導体チップ上に半導体集積回路として構成され、前記電圧入力端子に入力される電圧および出力側からのフィードバック電圧に応じて駆動パルスを生成して前記駆動用スイッチング素子をオン、オフ制御する制御回路と、
を備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、
前記制御回路は、
前記駆動用スイッチング素子と前記インダクタが接続された第１接続ノードと接地点との間に第１抵抗と第１容量とが直列に接続されて構成される第１フィルタと、前記第１抵抗と第１容量との接続ノードである第２接続ノードと前記フィードバック電圧が生成される第３接続ノードとの間に第２抵抗と第２容量とが直列に接続されて構成される第２フィルタと、を有し、前記第１接続ノードの電位に基づいて前記第１フィルタおよび第２フィルタを介して前記フィードバック電圧にリップル成分を付加するリップル注入回路と、
前記第１接続ノードの電圧に対応した前記第２接続ノードの電圧を入力とし、該第２接続ノードの電圧を平滑して出力電圧に対応した模擬電圧を生成し出力するフィルタ回路を含む模擬電圧生成回路と、
前記直流電圧および前記模擬電圧に対応した時間を計時する計時手段と、
前記フィードバック電圧と所定の電圧とを比較する電圧比較回路と、
前記計時手段の出力と前記電圧比較回路の出力に基づいて前記計時手段の計時時間に相当するパルス幅を有する制御パルスを生成する制御パルス生成回路と、
を備え、前記直流電圧および前記模擬電圧が変化した場合に前記制御パルスのパルス幅を変化させ、該制御パルスに応じた駆動パルスを出力してスイッチング周期を一定に維持するように構成した。
【０００９】
上記のような手段によれば、半導体集積回路化された制御回路は、駆動用スイッチング素子とインダクタとの接続ノードの電圧に対応した第２接続ノードの電圧を平滑して出力電圧に対応した模擬電圧を生成し出力する模擬電圧生成回路を備え、制御パルスのパルス幅を規定する計時手段としてのタイマは入力電圧および模擬電圧に対応した時間を計時するため、タイマとしての計時手段に出力電圧を入力する専用の端子が不要となり、外部端子数を増加させることなく制御回路（ＩＣ）にアダプティブ・オンタイム機能を搭載することができる。
また、フィードバック電圧にリップル成分を付加するリップル注入回路を備えるため、出力側の平滑コンデンサとしてＥＳＲ（等価直列抵抗）の小さなセラミックコンデンサなどを使用する場合に、出力電圧Ｖoutのリップルが小さくなりスイッチング制御が困難になるのを回避することができる。
【００１０】
ここで、望ましくは、前記第１接続ノードの電位を分圧する分圧回路を備え、前記第１フィルタの前記第１抵抗と第１容量は、前記分圧回路により分圧された電圧が生成されるノードと接地点との間に直列に接続されているように構成する。
駆動用スイッチング素子とインダクタとの接続ノードの電位を分圧する分圧回路を備えるため、フィルタ回路を構成する容量素子として、耐圧は低いが単位面積当たりの容量値の大きな素子を使用することができ、これにより回路の占有面積を低減することができる。
【００１１】
また、望ましくは、前記計時手段は、前記直流電圧に対応した傾きを有する波形信号を生成する波形生成回路と、該波形生成回路で生成された波形信号と前記模擬電圧とを比較する電圧比較回路とを備え、
前記フィルタ回路を含む前記模擬電圧生成回路は、前記波形生成回路で生成された波形信号の振幅の１００分の１以下の振幅を有する模擬電圧を生成可能な時定数となるように設定する。
これにより、負荷が変化しない場合にはスイッチング周波数を一定に維持することができる。
【００１２】
さらに、望ましくは、前記制御回路はソフトスタート回路を備え、前記フィルタ回路を含む前記模擬電圧生成回路の時定数は、前記ソフトスタート回路の時定数よりも小さくなるように設定する。
これにより、起動時にアダプティブ・オンタイム機能が正常に機能しなくなるのを回避することができる。
【００１３】
さらに、望ましくは、前記駆動用スイッチング素子はＮチャネル型ＭＯＳトランジスタで構成され、前記制御回路は、前記ＭＯＳトランジスタのソース端子および前記インダクタが接続される外部端子を備えるように構成する。
これにより、駆動用スイッチング素子が外付けのＮチャネル型ＭＯＳトランジスタまたはオンチップのＮチャネル型ＭＯＳトランジスタのいずれで構成されている場合にも、外部端子数を増加させることなくアダプティブ・オンタイム機能を半導体集積回路化された制御回路に搭載することができる。
【発明の効果】
【００１４】
本発明に従うと、リップル制御方式のスイッチング電源装置において、外部端子数を増加させることなく制御回路（ＩＣ）にアダプティブ・オンタイム機能を搭載することができるという効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】実施形態のＤＣ−ＤＣコンバータにおけるスイッチング素子の駆動パルスの変化およびアダプティブ・オンタイマの内部ノードの電位の変化を示すタイミングチャートである。
【図３】実施形態のＤＣ−ＤＣコンバータを構成するスイッチング制御回路の起動時の出力電圧および模擬電圧の変化を示すタイミングチャートである。
【図４】実施形態のＤＣ−ＤＣコンバータにおける模擬電圧生成回路の具体例を示す回路構成図である。
【図５】図１の実施形態におけるスイッチング制御回路の第２の実施例を示す回路構成図である。
【図６】図５の実施例のスイッチング制御回路の変形例が示す回路構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す。
この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に向かって駆動電流を流し込むハイ側の駆動用スイッチング素子ＳＷ１、コイルＬ１の一方の端子と接地点の間に接続されたロウ側の整流用スイッチング素子ＳＷ２を備える。駆動用スイッチング素子ＳＷ１および整流用スイッチング素子ＳＷ２は、例えばＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）から構成することができる。
【００１７】
また、本実施形態のＤＣ−ＤＣコンバータは、上記スイッチング素子ＳＷ１，ＳＷ２をオン、オフ駆動するスイッチング制御回路２０、上記コイルＬ１の他方の端子（出力端子ＯＵＴ）と接地点との間に接続された平滑用コンデンサＣ１を備える。
ここで、特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する回路および素子のうち、スイッチング制御回路２０は半導体チップ上に形成して半導体集積回路（電源制御用ＩＣ）として構成し、スイッチング素子ＳＷ１，ＳＷ２およびコイルＬ１とコンデンサＣ１は、このＩＣに設けられている外部端子に、外付け素子として接続するように構成することができる。
【００１８】
この実施形態のＤＣ−ＤＣコンバータにおいては、スイッチング素子ＳＷ１とＳＷ２を相補的にオン、オフさせるような駆動パルスＧＰ１，ＧＰ２がスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用スイッチング素子ＳＷ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子ＯＵＴへ向かう電流が流されて平滑用コンデンサＣ１が充電される。
【００１９】
また、駆動用スイッチング素子ＳＷ１がオフされると代わって整流用スイッチング素子ＳＷ２がオンされ、このオンされた整流用スイッチング素子ＳＷ２を通してコイルＬ１に電流が流される。そして、スイッチング素子ＳＷ１の制御端子（ゲート端子）に入力される駆動パルスＧＰ１のパルス幅または周波数を、出力のリップルに応じて制御することで、直流入力電圧Ｖｉｎを降圧した所定電位の直流出力電圧Ｖoutが発生される。
【００２０】
本実施形態におけるスイッチング制御回路２０は、駆動用スイッチング素子ＳＷ１のソース端子およびコイルＬ１の一方の端子が接続されるノードＮ１が、ＩＣの外部端子ＳＷとして形成されており、ＩＣ内部には、該ノードＮ１に接続され該ノードの電位ＶＬを平滑して模擬的に出力電圧に相当する電圧Ｖemuを生成するローパスフィルタなどからなる模擬電圧生成回路２１が設けられている。
【００２１】
また、本実施形態におけるスイッチング制御回路２０は、模擬電圧生成回路２１により生成された電圧Ｖemuを入力とするアダプティブ・オンタイマ２２と、出力電圧Ｖoutを直列抵抗Ｒfb1，Ｒfb2で分圧したフィードバック電圧ＶFBと所定の参照電圧Ｖrefとを入力とするコンパレータ２３と、該コンパレータ２３の出力がセット端子に、また上記タイマ２２の出力がリセット端子に入力されスイッチング素子ＳＷ１とＳＷ２をオン、オフさせる制御パルスを生成する制御パルス生成回路としてのＲＳフリップフロップ２４と、該フリップフロップ２４の出力Ｑ，／Ｑを受けてスイッチング素子ＳＷ１、ＳＷ２をオン、オフさせる駆動パルスＧＰ１，ＧＰ２を生成し出力するドライバ回路２５ａ，２５ｂを備える。
【００２２】
本実施形態においては、スイッチング素子ＳＷ１がＮチャネルＭＯＳトランジスタにより構成されているため、上記ノードＮ１とドライバ回路２５ａの電源電圧端子との間に、ノードＮ１（スイッチング素子ＳＷ１のソース）の電位を基準にしてドライバ回路２５ａの電源電圧をブーストして駆動パルスＧＰ１のハイレベルの電位を高くし、スイッチング素子ＳＷ１のオン抵抗を低減させるブースト回路（外付け容量Ｃｂ）が接続されている。
そして、スイッチング素子ＳＷ１のソース電位を基準電位とするこのドライバ回路をチップ内部に設けるために、本実施形態のスイッチング制御回路２０は、スイッチング素子ＳＷ１が外付け素子であってもノードＮ１が接続される外部端子ＳＷが設けられている。従って、ノードＮ１の電位ＶＬを模擬電圧生成回路２１へ伝達する図１の配線ＴＬは、チップ上に形成することができるので、電位ＶＬを入力するための外部端子を別途設ける必要がない。
【００２３】
アダプティブ・オンタイマ２２は、例えば定電流源ＣＳ１および該定電流源ＣＳ１と直列に接続された容量Ｃ２と、該容量Ｃ２と並列に接続され上記フリップフロップ２４の出力ＱをインバータＩＮＶによって反転した電圧によってオン、オフされるディスチャージ用のＭＯＳトランジスタＴＲ１と、定電流源ＣＳ１と容量Ｃ２との接続ノードＮ２の電位Ｖ２が非反転入力端子に入力され上記模擬電圧生成回路２１により生成されたＶemuが反転入力端子に入力されたコンパレータＣＭＰなどから構成されている。この実施形態におけるアダプティブ・オンタイマ２２の定電流源ＣＳ１は、入力電圧Ｖｉｎに比例した電流Ｉｃ（∝Ｖｉｎ）を流すように構成されている。
【００２４】
従来のアダプティブ・オンタイマ機能を有するリップル制御方式のＤＣ−ＤＣコンバータは、アダプティブ・オンタイマに出力電圧Ｖoutが直接入力されていた。本実施形態のスイッチング制御回路２０は、コイルＬ１が接続されたノードＮ１の電位ＶＬを入力とする模擬電圧生成回路２１で生成した電圧Ｖemuをアダプティブ・オンタイマ２２に入力することを特徴としている。
【００２５】
図１のＤＣ−ＤＣコンバータにおいてコイルＬ１が接続されたノードＮ１の電位はスイッチング素子ＳＷ１のオン、オフに応じて変動する電圧であり、出力電圧ＶoutはノードＮ１の電位をコイルＬ１と平滑コンデンサＣ１とからなるフィルタによって平滑した電圧であるとみることができる。そこで、本実施形態では、ノードＮ１の電位ＶＬをフィルタなどからなる模擬電圧生成回路２１で平滑することで、模擬的に出力電圧Ｖoutに相当する電圧Ｖemuを発生させ、それをアダプティブ・オンタイマ２２に入力することで、Ｖoutを入力とする従来のアダプティブ・オンタイマ機能と同等の機能を実現するようにしている。
【００２６】
次に、図１のような構成のスイッチング制御回路２０を有する本実施形態のＤＣ−ＤＣコンバータの動作を、図２のタイミングチャートを用いて説明する。なお、理解を容易にするため、ここでは、入力電圧Ｖｉｎが一定で負荷が変化する場合と、負荷が一定で入力電圧Ｖｉｎが変化する場合とに分けて説明するが、実際にはこれらの変化が同時に起こる場合もあり、その場合には、以下に説明する動作が同時に進行することとなる。
【００２７】
まず、入力電圧Ｖｉｎが一定で負荷が重い状態から軽い状態に変化する場合を考える。この場合、入力電圧Ｖｉｎが一定であるので、アダプティブ・オンタイマ２２の定電流源ＣＳ１の電流Ｉｃが一定である。そのため、アダプティブ・オンタイマ２２の内部ノードＮ２の電位が模擬電圧Ｖemuに達するまでの時間はほとんど変わらない。そして、ノードＮ２の電位が模擬電圧Ｖemuに達した時点でスイッチング素子ＳＷ１がオフされ、負荷が軽いため出力電圧Ｖoutはゆっくりと下がることとなる。
【００２８】
つまり、負荷が軽くなった場合には、駆動パルスＧＰ１の周期Ｔ０が長くなる。また、駆動パルスＧＰ１の周期Ｔ０が長くなると、デューティ比が小さくなってスイッチング素子ＳＷ１を通してコイルＬ１に流される電流が減少することなる。そして、その後、負荷が安定すると駆動パルスＧＰ１のデューティ比および周波数が一定に保持される。リップル制御方式では、電圧制御方式や電流制御方式で使用している誤差アンプを用いていないため、上記のような応答が素早く行われる。
【００２９】
一方、入力電圧Ｖｉｎが一定で負荷が軽い状態から重い状態に変化する場合は、上記とは逆に出力電圧Ｖoutが比較的速く下がるようになるため、駆動パルスＧＰ１がハイレベルに変化してスイッチング素子ＳＷ１がオンされるタイミングが早くなる。つまり、負荷が重くなった場合には、駆動パルスＧＰ１の周期Ｔ０が短くなる。また、駆動パルスＧＰ１の周期が短くなると、デューティ比が大きくなってスイッチング素子ＳＷ１を通してコイルＬ１に流される電流が増加することなる。そして、その後、負荷が安定すると周波数が一定に保持される。
【００３０】
次に、負荷が一定で入力電圧Ｖｉｎが低い場合と高い場合のアダプティブ・オンタイマ２２の動作について説明する。
Ｖｉｎが低い場合、スイッチング素子ＳＷ１がオンされている期間に入力端子ＩＮからコイルＬ１に流れ込む電流が少なく、出力電圧の上昇速度は遅くなる。しかし、入力電圧Ｖｉｎが低いと、アダプティブ・オンタイマ２２の定電流源ＣＳ１の電流Ｉｃが少ないため、タイマ回路内部のノードＮ２の電位がＶemuに到達するまでの時間が長くなり、フリップフロップ２４の出力がロウレベルに立ち下がるタイミングが後ろにずれる。その結果、スイッチング素子ＳＷ１がオンされている時間が長いことになる。
【００３１】
また、入力電圧Ｖｉｎが高い場合には、入力端子ＩＮからコイルＬ１により多くの電流が流れ、出力電圧の上昇速度は速くなる。しかし、アダプティブ・オンタイマ２２の定電流源ＣＳ１の電流Ｉｃが多くなるため、タイマ回路内部のノードＮ２の電位がＶemuに到達するまでの時間が短くなり、フリップフロップ２４の出力がロウレベルに立ち下がるタイミングが前にずれる。つまり、スイッチング素子ＳＷ１がオンされている時間が短いことになる。
【００３２】
従って、アダプティブ・オンタイマ２２においては、電流と時間の積が入力電圧Ｖｉｎの大小にかわらずほぼ一定となるように制御される。一方、負荷が変化しなければ、コンパレータ２３の出力が変化するタイミングつまりスイッチング素子ＳＷ１がオンされるタイミングは変化しない。その結果、負荷が一定で入力電圧Ｖｉｎが変わると、スイッチング素子ＳＷ１の駆動パルスのデューティ比が変化してスイッチング周波数は一定に維持されることとなる。
【００３３】
ここで、模擬電圧生成回路２１の最適な時定数の決定の仕方について説明する。模擬電圧生成回路（フィルタ）２１は矩形波状に変化するノードＮ１の電位を平滑する働きがあり、その働きは時定数に依存する。仮に、時定数が小さくて平滑する働きが弱いと、模擬電圧Ｖemuは図２（ｂ）に破線で示すように変化することとなる。すると、コンパレータＣＭＰの出力がハイレベルに変化するタイミングが遅くなり、図２（ａ）に破線で示すようにスイッチング素子ＳＷ１をオン、オフする駆動パルスＧＰ１のロウレベル立ち下がるタイミング、すなわちスイッチング素子ＳＷ１のオフタイミングが遅くなる。
【００３４】
その結果、出力電圧Ｖoutが高くなり、それを抑えるべくスイッチング周波数が低くなってしまうことなる。従って、スイッチング周波数が変化するのを防止するために模擬電圧Ｖemuはできるだけ平坦つまりフィルタの時定数が大きいのが望ましい。本発明者が検討したところでは、フィルタの時定数は、フィルタを通過した電圧の振幅が、ノードＮ２の電位（三角波）の振幅の１％以下すなわち１００分の１以下となる程度に大きく設定するのが望ましいことが分かった。
【００３５】
一方、図１には示されていないが、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいては、起動時に急激に大きな電流が負荷に流れ込まないように、いわゆるソフトスタート回路が設けられ、図３（ａ）のように、イネーブル信号（もしくは電源電圧）が立ち上がった際にソフトスタート回路の機能によって図３（ｂ）のように、出力電圧Ｖoutがゆっくりと立ち上がるように制御される。
【００３６】
ここで、模擬電圧生成回路２１の時定数が大きいと模擬電圧Ｖemuの立ち上がり速度がソフトスタート回路により立ち上がる出力電圧Ｖoutの立ち上がり速度よりも遅くなってしまい、起動時にアダプティブ・オンタイマ２２が正常に機能しなくなるおれがある。従って、本実施形態における模擬電圧生成回路２１の時定数τは、ソフトスタート回路の時定数よりも小さくなるように設定するのが望ましく、図３（ｃ）に実線で示すように、模擬電圧Ｖemuは出力電圧Ｖoutの立ち上がり速度に追従可能となる。図３（ｃ）の破線は、模擬電圧生成回路２１の時定数τがソフトスタート回路の時定数よりも大きくなることで、出力電圧Ｖoutの立ち上がり速度に追従できなくなる悪い例である。
以上の理由から、スイッチング周波数が６００ｋＨｚでソフトスタート時間が１ｍｓの場合、フィルタとして機能する模擬電圧生成回路２１の最適な時定数は、１０μｓ〜１００μｓである。
【００３７】
図４には、上記模擬電圧生成回路２１の具体的な回路例が示されている。このうち、（Ａ）は抵抗と容量とからなるローパスフィルタを多段に接続したもの、（Ｂ）はノードＮ１の電位ＶＬを直列の抵抗Ｒ１とＲ２で分圧した電圧を抵抗と容量とからなるローパスフィルタで平滑するように構成したものである。
図４に示されている模擬電圧生成回路２１は、抵抗Ｒ１１および容量Ｃ１１からなるローパスフィルタＦＬＴ１の後段に、抵抗Ｒ１２および容量Ｃ１２からなるローパスフィルタＦＬＴ２を接続した構成を有する。ローパスフィルタの段数は１段に限定されず、３段以上であってもよいし、１段であってもよい。
【００３８】
図４のように、ローパスフィルタを多段に接続した模擬電圧生成回路２１は、各段のフィルタで順次段階的に電圧を平滑するため、素子数は多いが、１段のローパスフィルタで構成した回路に比べて各段の容量の素子サイズを小さくすることができるという利点がある。また、図４（Ｂ）の模擬電圧生成回路２１のように、分圧回路（Ｒ１，Ｒ２）を設けた場合には、各段の容量に印加される電圧が、図４（Ａ）のものに比べて低くなるので、より耐圧の低い素子を使用することができる。
【００３９】
本発明者らが使用を想定した容量素子は、耐圧が低いほど単位面積当たりの容量値が高いつまり同一の容量値の場合には素子サイズを小さくすることができる。そのため、図４（Ｂ）の模擬電圧生成回路は、図４（Ａ）の回路に比べてより少ない面積で実現することができる。具体的には、図４（Ｂ）の回路では、例えば入力電圧Ｖｉｎが１２Ｖ、出力電圧Ｖoutが５Ｖで、スイッチング周波数を６００ｋＨｚ、抵抗Ｒ１とＲ２の抵抗比を１：１とした場合、フィルタの各段の抵抗値は１ＭΩ、容量値は１０ｐＦ程度とすることで所望の特性が得られる。
また、（Ｂ）の回路においては、耐圧の低い素子を使用しているので、想定以上の高い電圧が入力された場合に素子が破壊されるおそれがある。そこで、これを防止するために、初段のローパスフィルタの容量素子Ｃ１１と並列に耐圧保護用のツェナーダイオードＤｚを接続してある。
【００４０】
ところで、図１のＤＣ−ＤＣコンバータのように、ノードＮ１の電位ＶＬを平滑する模擬電圧生成回路を設けずに、フィードバック電圧ＶFBをアダプティブ・オンタイマ２２に入力すればよいように見える。
しかし、ＤＣ−ＤＣコンバータはフィードバック電圧ＶFBを参照電圧Ｖrefと等しくなるように制御するものであり、そのため、出力電圧Ｖoutに関係なく常にＶrefと同じような電圧がＶFBに発生する。
【００４１】
たとえば、参照電圧Ｖrefが１Ｖの場合、出力電圧Ｖoutを５Ｖとするには抵抗Ｒfb1とＲfb2の比を４：１に設定することによって、フィードバック電圧ＶFBが参照電圧Ｖrefと同じ１Ｖになるように制御され出力電圧Ｖoutに５Ｖが発生する。出力電圧Ｖoutを３．３Ｖとするには抵抗Ｒfb1とＲfb2の比を２．３：１に設定することによって、フィードバック電圧ＶFBが参照電圧Ｖrefと同じ１Ｖになるように制御され出力電圧Ｖoutに３．３Ｖが発生する。
つまり、フィードバック電圧ＶFBは出力電圧Ｖoutが５Ｖでも３．３Ｖでも参照電圧Ｖrefと同じ１Ｖとなるため、アダプティブ・オンタイマ２２に必要な出力電圧Ｖoutに比例した電圧はフィードバック電圧ＶFBからは得られないことになる。そこで、本発明者は、本実施形態のように、ノードＮ１の電位ＶＬを平滑化する模擬電圧生成回路を設けるのが望ましいと考えた。
【００４２】
図５には、図１の実施形態におけるスイッチング制御回路（ＩＣ）２０の第２の実施例が示されている。この実施例においては、コイルＬ１が接続されたノードＮ１とフィードバック電圧ＶFBが生成されるノードＮ４との間に接続され、ノードＮ１の電位に基づいてフィードバック電圧ＶFBにリップル成分を付加するリップル注入回路２７を設けてある。また、この実施例では、スイッチング素子ＳＷ１とＳＷ２をオンチップのＭＯＳトランジスタ（Ｎチャネル）で構成している。なお、この実施例では、リップル注入回路２７を構成する第１フィルタ（Ｒfilter1，Ｃfilter1）とＲ12およびＣ12からなるフィルタ回路２１ａとによって、図４（Ａ）と同様な２次のフィルタからなる模擬電圧生成回路２１が構成される。そして、この実施例では、この２次のフィルタからなる模擬電圧生成回路２１の時定数が、ソフトスタート回路の時定数よりも小さくなるように設定される。
この実施例は、平滑コンデンサＣ１としてＥＳＲ（等価直列抵抗）の小さなセラミックコンデンサなどを使用する場合に有効な実施例である。かかるコンデンサを使用する場合、出力電圧Ｖoutのリップルが小さくなり制御が困難になるため、この実施例では、リップル注入回路２７を設けている。スイッチング素子ＳＷ１とＳＷ２を外付け素子でもよい。
【００４３】
図６は、図５のスイッチング制御回路２０の変形例を示すもので、図５の実施例と同様にリップル注入回路２７を設けるとともに、ノードＮ１の電位を分圧する直列の外付け抵抗Ｒ１とＲ２を設け、該抵抗で分圧した電圧をリップル注入回路２７の入力とするように構成したものである。
【００４４】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、コイルが接続される端子（ノードＮ１）の電位をモニタして模擬的に出力電圧に相当する電圧を生成する回路を設けているが、スイッチング素子ＳＷ１のゲートを駆動する駆動パルスをモニタして模擬的に出力電圧に相当する電圧を生成するように構成してもよい。
【００４５】
また、前記実施形態では、スイッチング素子ＳＷ１，ＳＷ２をスイッチング制御用ＩＣの外付け素子として接続するようにしたＤＣ−ＤＣコンバータについて説明したが、スイッチング素子ＳＷ１，ＳＷ２がオンチップの素子である場合にも適用することができる。さらに、前記実施形態では、スイッチング素子ＳＷ１がＮチャネルＭＯＳトランジスタである場合について説明したが、スイッチング素子ＳＷ１がＰチャネルＭＯＳトランジスタである場合にも適用することができる。そして、スイッチング素子ＳＷ１がＰチャネルＭＯＳトランジスタである場合にも、それがオンチップの素子であれば、外部端子を追加することなくアダプティブ・オンタイム機能を搭載することができる。
【００４６】
また、スイッチング素子ＳＷ１が外付けのＰチャネルＭＯＳトランジスタである場合にも、例えばスイッチング素子ＳＷ１のゲートを駆動するドライバの電源電圧として入力電圧Ｖｉｎもしくはそれに比例した電圧を使用するものにおいては、駆動パルスをモニタして模擬的に出力電圧に相当する電圧を生成する回路を設けることで、外部端子を追加することなくアダプティブ・オンタイム機能を搭載することができる。
【００４７】
また、前記実施形態では、模擬電圧生成回路２１を、抵抗と容量とからなるローパスフィルタで構成したものを示したが、抵抗の代わりに配線パターンなどで形成したインダクタを使用したフィルタを用いてもよい。
さらに、前記実施形態では、コイルＬ１の始端と接地点との間に接続されるロウ側の整流用素子としてＭＯＳトランジスタなどからなるスイッチング素子ＳＷ２を使用しているが、スイッチング素子ＳＷ２の代わりにダイオードを使用するＤＣ−ＤＣコンバータも可能であり、その場合にも本発明を適用することができる。
【符号の説明】
【００４８】
２０  スイッチング制御回路
２１  模擬電圧生成回路
２２  アダプティブ・オンタイム回路
２３  コンパレータ（電圧比較回路）
２４  ＲＳフリップフロップ（制御パルス生成回路）
２５ａ，２５ｂ  ドライバ回路
Ｌ１  コイル（インダクタ）
Ｃ１  平滑用コンデンサ
ＳＷ１  駆動用スイッチング素子
ＳＷ２  同期整流用スイッチング素子
【図１】
0005772191.tif 000002
【図２】
0005772191.tif 000003
【図３】
0005772191.tif 000004
【図４】
0005772191.tif 000005
【図５】
0005772191.tif 000006
【図６】
0005772191.tif 000007