(57)【特許請求の範囲】
【請求項１】
表面および裏面を有するとともに当該表面がサファイア単結晶のＣ面で構成されたサファイア基板の当該表面側に、当該表面およびサファイア単結晶のＭ面に沿った第１方向に向かう第１溝部と、当該表面に沿うとともに当該第１方向と交差する第２方向に向かい且つ当該第１溝部の幅よりも幅が狭い第２溝部とを備える半導体層を形成する半導体形成工程と、
前記第１溝部と前記第２溝部とを備える前記半導体層が形成された前記サファイア基板に対し、当該サファイア基板の前記裏面側からレーザ光を照射することで、当該サファイア基板の内部に、前記第１方向に向かうとともに当該第１溝部と重なる第１改質領域と、前記第２方向に向かうとともに当該第２溝部と重なる第２改質領域とを形成する改質領域形成工程と、
前記第１改質領域および前記第２改質領域が形成された前記サファイア基板を、当該第１改質領域および当該第２改質領域を用いて分割する分割工程と
を含み、
前記改質領域形成工程では、前記第１溝部と前記第２溝部とを備える半導体層が形成されたサファイア基板に対して、当該サファイア基板の前記裏面からの深さが第２深さとなる位置に前記第２改質領域を形成した後、当該サファイア基板の当該裏面からの深さが当該第２深さよりも深い第１深さとなる位置に前記第１改質領域を形成することを特徴とする半導体発光チップの製造方法。
【請求項２】
前記半導体形成工程では、前記第１溝部および前記第２溝部をそれぞれ複数ずつ形成するとともに、隣接する当該第１溝部同士の間隔を、隣接する当該第２溝部同士の間隔よりも広くすることを特徴とする請求項１記載の半導体発光チップの製造方法。
【請求項３】
前記分割工程では、前記第１改質領域および前記第２改質領域が形成された前記サファイア基板を、当該第２改質領域を用いて分割した後、当該第１改質領域を用いて分割することを特徴とする請求項１または２記載の半導体発光チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光チップの製造方法および半導体発光チップに関する。
【背景技術】
【０００２】
基板に複数の半導体発光素子を形成した素子群形成基板を、分割して個片化することで、半導体発光素子を搭載した半導体発光チップ（以下では発光チップと呼ぶ）を得る方法が広く用いられている。
公報記載の従来技術として、素子群形成基板に想定された分割予定ラインに沿って基板の内部にレーザ光を集光させて照射することで、レーザ光の照射前よりも結晶強度が低い改質領域を形成した後、この改質領域を起点として素子群形成基板を分割して発光チップを得る技術がある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１５９３７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、基板としてサファイア単結晶を用いた場合に、素子群形成基板を分割して得られる半導体発光チップにて半導体発光素子に欠けが生じ、この欠けに起因する外観不良によって半導体発光チップの歩留まりが低下するおそれがあった。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、サファイア単結晶を基板とする半導体発光チップの半導体発光素子に生じ得る欠けを抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によれば、下記［１］〜［３］に係る発明が提供される。
［１］表面および裏面を有するとともに当該表面がサファイア単結晶のＣ面で構成されたサファイア基板の当該表面側に、当該表面およびサファイア単結晶のＭ面に沿った第１方向に向かう第１溝部と、当該表面に沿うとともに当該第１方向と交差する第２方向に向かい且つ当該第１溝部の幅よりも幅が狭い第２溝部とを備える半導体層を形成する半導体形成工程と、
前記第１溝部と前記第２溝部とを備える前記半導体層が形成された前記サファイア基板に対し、当該サファイア基板の前記裏面側からレーザ光を照射することで、当該サファイア基板の内部に、前記第１方向に向かうとともに当該第１溝部と重なる第１改質領域と、前記第２方向に向かうとともに当該第２溝部と重なる第２改質領域とを形成する改質領域形成工程と、
前記第１改質領域および前記第２改質領域が形成された前記サファイア基板を、当該第１改質領域および当該第２改質領域を用いて分割する分割工程と
を含み、
前記改質領域形成工程では、前記第１溝部と前記第２溝部とを備える半導体層が形成されたサファイア基板に対して、当該サファイア基板の前記裏面からの深さが第２深さとなる位置に前記第２改質領域を形成した後、当該サファイア基板の当該裏面からの深さが当該第２深さよりも深い第１深さとなる位置に前記第２改質領域を形成することを特徴とする半導体発光チップの製造方法。
［２］前記半導体形成工程では、前記第１溝部および前記第２溝部をそれぞれ複数ずつ形成するとともに、隣接する前記第１溝部同士の間隔を、隣接する当該第２溝部同士の間隔よりも広くすることを特徴とする［１］記載の半導体発光チップの製造方法。
［３］前記分割工程では、前記第１改質領域および前記第２改質領域が形成された前記サファイア基板を、当該第２改質領域を用いて分割した後、当該第１改質領域を用いて分割することを特徴とする［１］または［２］記載の半導体発光チップの製造方法。
【発明の効果】
【０００８】
本発明によれば、サファイア単結晶を基板とする半導体発光チップの半導体発光素子に生じ得る欠けを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施の形態の製造方法を用いて得られた発光チップの構成の一例を示す斜視図である。
【図２】発光チップの製造方法の一例を示すフローチャートである。
【図３】半導体層積層工程を実行することによって得られた半導体積層基板の構成の一例を示す図である。
【図４】素子群形成工程を実行することによって得られた素子群形成基板の構成の一例を示す図である。
【図５】第２改質領域形成工程を実行することによって得られた、第２改質領域形成後の素子群形成基板の構成の一例を示す図である。
【図６】第１改質領域形成工程を実行することによって得られた、第１改質領域形成後の素子群形成基板の構成の一例を示す図である。
【図７】素子群形成基板の他の構成例を示す図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
【００１１】
図１は、本実施の形態の製造方法を用いて得られた発光チップ１０の構成の一例を示す斜視図である。
図１に示す発光チップ１０は、基板表面１１ａおよびその裏側となる基板裏面１１ｂを有する基板１１と、基板１１の基板表面１１ａ上に積層された半導体層１５と、半導体層１５の上に形成されたｐ電極１６ａおよびｎ電極１６ｂとを有している。そして、これら半導体層１５、ｐ電極１６ａおよびｎ電極１６ｂによって、半導体発光素子３１が構成されている。
【００１２】
基板１１としては、Ｃ面（［０００１］面）を基板表面１１ａとしたサファイア単結晶を用いている。なお、基板１１の面方位は、結晶面に対してオフ角が０°でもよく、オフ角を付与してあってもよい。オフ角を付与する場合は、オフ角として±１°以下が適用される。本実施の形態においては、このようなオフ角を付与された場合を含め、単に、基板表面１１ａはＣ面であると呼ぶ。また、基板１１として用いるサファイア単結晶として、微量の不純物が含まれたものを用いてもよい。
基板表面１１ａは、光出力向上の為に凹凸加工を施してもよい。基板表面１１ａに形成する凹凸の形状および製造方法は、公知の技術を適用することができる。例えば、直径０．５〜５μｍ、高さ０．５〜２μｍの略円錐形状または略角錐形状の凸部を２〜５μｍ間隔に形成して凹凸加工を施した基板表面１１ａに、半導体層１５を形成するのが好適である。
また、基板裏面１１ｂは、表面粗さが２ｎｍ〜１０００ｎｍの凹凸を有する面であることが好ましく、表面粗さが１０ｎｍ〜５００ｎｍの凹凸を有する面であることがより好ましい。このような凹凸を有することで、凹凸を有さない場合と比較して、基板裏面１１ｂからの光取り出し効率を向上させることが可能になる。
【００１３】
基板１１上に積層される半導体層１５としては、ＩＩＩ族窒化物半導体からなる層を用いている。半導体層１５は、基板１１の基板表面１１ａ上に積層されるｎ型層１２と、ｎ型層１２上に積層される発光層１３と、発光層１３上に積層されるｐ型層１４とを有する。なお、基板１１とｎ型層１２との間には、例えばＩＩＩ族窒化物半導体からなるバッファ層（図示せず）や下地層（図示せず）を形成することもできる。
【００１４】
ｐ電極１６ａはｐ型層１４に形成され、ｎ電極１６ｂはｎ型層１２に形成されている。そして、発光チップ１０では、ｐ電極１６ａから、ｐ型層１４、発光層１３およびｎ型層１２を介してｎ電極１６ｂに向かう電流を流すことにより、発光層１３から光が出射される。
【００１５】
また、本実施の形態の発光チップ１０は、図１に示すように、略直方体の形状を備えており、基板表面１１ａを上方から見たときに、短辺側と長辺側とを有する長方形の形状を備えている。また、基板表面１１ａに加えて基板裏面１１ｂも、それぞれ２つの短辺および２つの長辺を有する長方形の形状を備えている。このため、基板１１は、基板表面１１ａおよび基板裏面１１ｂの他に、４つの基板側面を有している。
本実施の形態においては、４つの基板側面のうち、２つの短辺側の基板側面は、基板１１として用いられるサファイア単結晶のＭ面（[１−１００]面）に沿って設けられており、他の長辺側の２つの基板側面は、サファイア単結晶のＡ面（[１１−２０]面）に沿って設けられている。ここで、「−」は、「−」の後に続く数字の上に付くバーを表す。以下の説明においては、サファイア単結晶のＭ面に沿った２つの基板側面を、第１基板側面１１１と称し、Ａ面に沿った２つの基板側面を、第２基板側面１１２と称する。
【００１６】
本実施の形態では、基板１１に設けられた２つの第１基板側面１１１に、それぞれ、第１基板側面１１１の長手方向に沿って伸びる１つの筋が存在し、且つ、基板１１に設けられた２つの第２基板側面１１２に、それぞれ、第２基板側面１１２の長手方向に沿って伸びる１つの筋が存在している。これらの筋は、後述するレーザ光の照射により、基板１１を構成するサファイア単結晶が改質されることで形成されたものである。なお、以下の説明において、第１基板側面１１１に存在する筋を第１改質領域５１と称し、第２基板側面１１２に存在する筋を第２改質領域５２と称する。
【００１７】
ここで、基板裏面１１ｂから第１改質領域５１に至る基板裏面１１ｂと垂直な方向の距離を第１深さＤ１とし、基板裏面１１ｂから第２改質領域５２に至る基板裏面１１ｂと垂直な方向の距離を第２深さＤ２とすると、両者はＤ１＞Ｄ２の関係を有している。
【００１８】
また、本実施の形態のｎ型層１２は、基板表面１１ａ側に設けられた下層１２ａと、下層１２ａの上方に位置するとともに、発光チップ１０を上方から見たときに下層１２ａよりも小さい投影面積を有し、その上部に発光層１３およびｐ型層１４が積層される上層１２ｂとを有している。ここで、下層１２ａの上面には、その周縁に沿って上層１２ｂとの間に段差が形成されている。この段差構造は、後述する素子群形成工程においてエッチング等によって形成された第１溝部４１および第２溝部４２（後述する図４参照）の痕跡であり、基板１１を構成するサファイア単結晶のＭ面およびＡ面に沿って存在する。
ここで、下層１２ａの周縁に沿って存在する段差のうち、サファイア単結晶のＭ面に沿った部分の幅、すなわち第１基板側面１１１と上層１２ｂとの距離を第１の長さｗ１とし、Ａ面に沿った部分の幅、すなわち第２基板側面１１２と上層１２ｂとの距離を第２の長さｗ２とする。なお、１つの発光チップ１０には、サファイア単結晶のＭ面に沿った段差が２つ存在し、Ａ面に沿った段差が２つ存在する。本実施の形態においては、Ｍ面に沿った２つの段差の幅（第１の長さｗ１）は互いに等しく、Ａ面に沿った２つの段差の幅（第２の長さｗ２）は互いに等しい。また、本実施の形態では、第１の長さｗ１および第２の長さｗ２は、ｗ１＞ｗ２の関係を有している。
【００１９】
さらに、ｎ型層１２の上層１２ｂ、発光層１３およびｐ型層１４における、サファイア単結晶のＭ面に沿った方向の長さを第１発光層長さｃ１と称し、サファイア単結晶のＡ面に沿った方向の長さを第２発光層長さｃ２と称する。本実施の形態では、第１発光層長さｃ１と第２発光層長さｃ２とが、ｃ１≦ｃ２の関係を有している。
また、本実施の形態で得られる発光チップ１０の基板１１におけるサファイア単結晶のＭ面に沿った短辺側の長さは、第１発光層長さｃ１＋（第２の長さｗ２）×２で表され、Ａ面に沿った長辺側の長さは、第２発光層長さｃ２＋（第１の長さｗ１）×２で表される。
【００２０】
図２は、発光チップ１０の製造方法の一例を示すフローチャートである。
この例では、まず、サファイア単結晶からなるウエハ状の基板１１に半導体層１５を形成することで、半導体積層基板２０（後述する図３参照）を得る半導体層積層工程を実行する（ステップ１０１）。
次に、ステップ１０１で得られた半導体積層基板２０に対し、複数の半導体発光素子３１を形成することで、素子群形成基板３０（後述する図４参照）を得る素子群形成工程を実行する（ステップ１０２）。
続いて、ステップ１０２で得られた素子群形成基板３０に対して、基板１１の内部に、上述した第２改質領域５２を形成する第２改質領域形成工程を実行する（ステップ１０３）。
さらに続いて、ステップ１０３により第２改質領域５２を形成した素子群形成基板３０に対して、基板１１の内部に、上述した第１改質領域５１を形成する第１改質領域形成工程を実行する（ステップ１０４）。
そして、基板１１の内部に第１改質領域５１及び第２改質領域５２を形成した素子群形成基板３０に対し、第１改質領域５１および第２改質領域５２を起点とした分割を行うことで、素子群形成基板３０から、個片化した発光チップ１０を得る分割工程を実行する（ステップ１０５）。
【００２１】
続いて、上述した各ステップの工程について説明する。
図３は、ステップ１０１の半導体層積層工程を実行することによって得られた半導体積層基板２０の構成の一例を示す図である。ここで、図３（ａ）は、半導体積層基板２０を、半導体層１５が積層された側から見た上面図であり、図３（ｂ）は、図３（ａ）のＩＩＩＢ−ＩＩＩＢ断面図である。なお、図３（ａ）は、図３（ｂ）をＩＩＩＡ方向から見たものに対応している。
【００２２】
半導体積層基板２０は、ウエハ状の基板１１と、この基板１１の基板表面１１ａの略全面に積層された半導体層１５とを有している。
図３（ａ）に示すように、半導体層１５が積層された側には積層された半導体層１５のｐ型層１４が露出している。
【００２３】
本実施の形態において、基板１１としては、Ｃ面を主面（基板表面１１ａ）としたサファイア単結晶を用いることができる。ウエハ状の基板１１の一端には、基板１１の結晶方位を示すオリエンテーションフラット（ＯＦ:Orientation Flat）１１ｃが設けられている。本実施の形態においては、ＯＦ１１ｃはサファイア単結晶のＡ面（［１１−２０］面）に沿って形成されている。
基板１１上に半導体層１５を形成する場合、基板１１として３００〜１０００μｍの厚みのものを用いることが好ましい。基板１１の厚さが３００μｍ未満であると、半導体層１５を積層する途中で基板１１が反ってしまい、不都合である。また基板１１の厚さが１０００μｍを超える場合は、基板１１のコストアップに加えて、半導体層１５の積層後、研磨により基板１１を薄くするのに労力を要する。
【００２４】
半導体層１５を基板１１の基板表面１１ａに形成するには、まず基板１１の基板表面１１ａ上にｎ型層１２を積層し、続いて基板表面１１ａ上に積層したｎ型層１２上に発光層１３を積層し、そしてｎ型層１２上に積層した発光層１３上にｐ型層１４を積層する。
半導体層１５を基板１１の基板表面１１ａに積層する方法としては、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）、スパッタ法等の方法を使用することができる。特に好ましい積層方法として、膜厚制御性、量産性の観点から、ＭＯＣＶＤ法が挙げられる。
【００２５】
ＭＯＣＶＤ法では、例えばＩＩＩ族窒化物半導体の場合、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料として有機ゲルマを用い、ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃ ｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）２Ｍｇ）を用いる。
【００２６】
続いて、ステップ１０２の素子群形成工程について説明する。
図４は、図３の半導体積層基板２０に対して、ステップ１０２の素子群形成工程を実行することにより得られた素子群形成基板３０の構成の一例を示す図である。ここで、図４（ａ）は、素子群形成基板３０を、複数の半導体発光素子３１が形成された側から見た上面図である。また、図４（ｂ）は、図４（ａ）のＩＶＢ−ＩＶＢ断面図であり、図４（ｃ）は、図４（ａ）のＩＶＣ−ＩＶＣ断面図である。さらに、図４（ｄ）は、図４（ａ）のＩＶＤ−ＩＶＤ断面図であり、図４（ｅ）は、図４（ａ）のＩＶＥ−ＩＶＥ断面図である。ここで、図４（ａ）は、図４（ｂ）〜（ｅ）をＩＶＡ方向から見たものに対応する。
【００２７】
図４（ａ）に示すように、素子群形成基板３０には、積層した半導体層１５を複数の半導体発光素子３１に分割するように、基板１１を構成するサファイア単結晶のＭ面に沿って複数の第１溝部４１が形成され、サファイア単結晶のＡ面に沿って複数の第２溝部４２が形成されている。ここで、複数の第１溝部４１は、隣接する第１溝部４１同士の間隔が等しくなるように、略平行に並んで形成されている。同様に、複数の第２溝部４２は、隣接する第２溝部４２同士の間隔が等しくなるように、略平行に並んで形成されている。
なお、本実施の形態では、基板１１を構成するサファイア単結晶のＭ面に沿い且つ基板表面１１ａに沿う方向（第１溝部４１に沿う方向）が「第１方向」に対応し、サファイア単結晶のＡ面に沿い且つ基板表面１１ａに沿う方向（第２溝部４２に沿う方向）が「第２方向」に対応する。
【００２８】
ここで、第１溝部４１の幅を第１の幅ｎ１と称し、第２溝部４２の幅を第２の幅ｎ２と称する。さらに、隣接する第１溝部４１における中心部同士の間隔を第１間隔ｐ１と称し、隣接する第２溝部４２における中心部同士の間隔を第２間隔ｐ２と称する。
図４（ａ）〜（ｃ）に示すように、本実施の形態においては、第１の幅ｎ１および第２の幅ｎ２はｎ１＞ｎ２の関係を有する。また、本実施の形態においては、第１間隔ｐ１および第２間隔ｐ２はｐ１＞ｐ２の関係を有する。さらに、本実施の形態においては、第１間隔ｐ１は、第２発光層長さｃ２と第１の幅ｎ１とを加えた長さに等しく、第２間隔ｐ２は、第１発光層長さｃ１と第２の幅ｎ２とを加えた長さに等しい。
【００２９】
ステップ１０２の素子群形成工程では、まず、ステップ１０１の半導体層積層工程で形成した半導体積層基板２０から半導体層１５の一部を除去することで、ｎ電極１６ｂを設けるための領域、第１溝部４１および第２溝部４２を形成するために、ｎ型層１２の一部を露出させる。
【００３０】
半導体積層基板２０から半導体層１５の一部を除去するには、公知のフォトリソグラフィー技術およびエッチング技術を用いて、半導体層１５をエッチングすることにより行う。
第１溝部４１および第２溝部４２を形成する手段としては、ウェットエッチングおよびドライエッチング等のエッチング法を用いることが好ましい。エッチング法は、他の方法と比較して、半導体層１５のうち除去しない部分を傷めにくいからである。
エッチング法としては、ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびＥＣＲエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば、硫酸とリン酸との混酸を用いることができる。ただし、エッチングを行う前に、所望のチップ形状となるように、積層された半導体層１５の表面に所定のマスクを形成する。
【００３１】
なお、第１溝部４１および第２溝部４２を形成する方法としては、前記エッチング法以外にも、ダイシング法やレーザ照射による方法等の周知の手法を何ら制限なく用いることができる。
また、本実施の形態では、第１溝部４１および第２溝部４２を形成するのと同時に、ｎ電極１６ｂを設置するためにｎ型層１２の一部を露出させたが、これらを別工程で行ってもよい。
【００３２】
第１の幅ｎ１は、１５μｍ〜５０μｍの範囲であることが好ましく、第２の幅ｎ２は、１０μｍ〜４０μｍの範囲であることが好ましい。第１の幅ｎ１は、２０μｍ〜４０μｍ、第２の幅ｎ２は、１５μｍ〜３０μｍの範囲であることがさらに好ましい。
第１の幅ｎ１が１５μｍよりも小さい場合または第２の幅ｎ２が１０μｍよりも小さい場合は、第１の幅ｎ１を１５μｍ以上および第２の幅ｎ２を１０μｍ以上とした場合に比べて、ステップ１０５の分割工程において切断面が半導体発光素子３１まで到達する可能性が高まることにより、得られる発光チップ１０において外観不良が生じやすくなる。一方、第１の幅ｎ１が５０μｍよりも大きい場合または第２の幅ｎ２が４０μｍよりも大きい場合は、第１の幅ｎ１を５０μｍ以下および第２の幅ｎ２を４０μｍ以下とした場合に比べて、ウエハ１枚あたりから得られる発光チップ１０の個数が少なくなり、生産性の観点から好ましくない。
【００３３】
第１溝部４１および第２溝部４２の半導体層１５における表面（ｐ型層１４の上面）からの深さは、別に制限されず、どのような深さでもよい。半導体層１５の厚さによって異なるが、半導体層１５の表面から第１溝部４１および第２溝部４２の底部までの距離は、一般に１μｍ〜１０μｍ程度である。なお、本実施の形態では、第１溝部４１および第２溝部４２を形成する領域において、半導体層１５のうちｎ型層１２の一部を除去せずに残しているが、半導体層１５を全て除去して基板１１の基板表面１１ａを露出させることもできる。
また、第１溝部４１および第２溝部４２の断面形状は、矩形状、Ｕ字状およびＶ字状等どのような形状でもよいが、矩形状にすることが好ましい。
【００３４】
ステップ１０２の素子群形成工程では、続いて、半導体層１５上すなわちｐ型層１４上の所定の位置にｐ電極１６ａを形成するとともに、露出されたｎ型層１２上にｎ電極１６ｂを形成する。
ｐ電極１６ａおよびｎ電極１６ｂとしては、各種の組成および構造が周知であり、これら周知の組成や構造を何ら制限なく用いることができる。また、ｐ電極１６ａおよびｎ電極１６ｂを形成する手段としても、真空蒸着法およびスパッタ法等、周知の方法を何ら制限なく用いることができる。
【００３５】
ステップ１０２の素子群形成工程では、次に、基板１１が所定の厚さになるように基板１１の基板裏面１１ｂを、研削および研磨する。
加工後の基板１１の厚みは、６０〜３００μｍ、好ましくは８０〜２５０μｍ、より好ましくは１００〜２００μｍとする。基板１１の厚みを上記範囲とすることで、ステップ１０６の分割工程において素子群形成基板３０の分割が容易になり、効率よく素子群形成基板３０を分割することができる。
基板裏面１１ｂは、凹凸がない鏡面よりも、凹凸を有する面のほうが望ましい。基板裏面１１ｂの表面粗さは、２ｎｍ〜１０００ｎｍの範囲であることが好ましく、１０ｎｍ〜５００ｎｍの範囲であることがより好ましい。なお、表面粗さとは中心平均粗さ（Ｒａ）のことをいい、触針式表面粗さ計、光学式表面粗さ計および原子間力顕微鏡などによって測定することができる。
基板裏面１１ｂの表面粗さが１０００ｎｍよりも大きい場合には、後述する改質領域形成工程にて基板裏面１１ｂ側からレーザ光を照射する際に、基板裏面１１ｂでレーザ光が散乱しやすくなり、改質領域が形成されにくくなることで、素子群形成基板３０の分割が困難になるおそれがある。一方、基板裏面１１ｂの表面粗さが２ｎｍ未満の場合には、基板裏面１１ｂの表面粗さが２ｎｍ以上の場合と比較して、発光チップ１０における光取り出し効率が低下するおそれがある。
したがって、加工後の基板裏面１１ｂの表面粗さが上記範囲となるように、基板裏面１１ｂの研磨加工を行う。
【００３６】
なお、本実施の形態では、ステップ１０２の素子群形成工程のうち、半導体層１５の一部を除去して第１溝部４１および第２溝部４２を形成する工程が、「溝部形成工程」に該当する。
【００３７】
続いて、ステップ１０３の第２改質領域形成工程について説明する。
図５は、図４の素子群形成基板３０に対して、ステップ１０３の第２改質領域形成工程を実行することにより得られた、第２改質領域５２形成後の素子群形成基板３０の構成の一例を示す図である。ここで、図５（ａ）は、第２改質領域５２形成後の素子群形成基板３０を、複数の半導体発光素子３１が形成された側から見た上面図である。また、図５（ｂ）は、図５（ａ）のＶＢ−ＶＢ断面図であり、図５（ｃ）は、図５（ａ）のＶＣ−ＶＣ断面図である。さらに、図５（ｄ）は、図５（ａ）のＶＤ−ＶＤ断面図であり、図５（ｅ）は、図５（ａ）のＶＥ−ＶＥ断面図である。ここで、図５（ａ）は、図５（ｂ）〜（ｅ）をＶＡ方向から見たものに対応する。
【００３８】
図５（ａ）（ｃ）（ｄ）（ｅ）に示すように、基板１１の内部には、基板裏面１１ｂから第２深さＤ２となる位置に、第２溝部４２に沿って、複数の第２改質領域５２が形成されている。
また、複数の第２改質領域５２は、基板表面１１ａと垂直な方向から見た場合に、それぞれ第２溝部４２の中央部と重なり、隣接する第２改質領域５２同士は第２間隔ｐ２をとるように形成されている。
【００３９】
第２改質領域５２は、基板１１の基板裏面１１ｂ側から、複数の第２溝部４２に沿って順にレーザ光Ｌ２を照射することにより、基板１１の内部に形成される。
【００４０】
具体的に説明すると、第２溝部４２に沿って、パルス発振させたレーザ光Ｌ２の照射を行う。このとき、レーザ光Ｌ２が、基板１１の内部における基板裏面１１ｂからの距離が第２深さＤ２となる位置に集光するように照射を行う。
基板１１の内部では、レーザ光Ｌ２の集光点において、基板１１を構成するサファイア単結晶が溶融・再固化することで、または、多光子吸収等が起こることで、改質された改質部が形成される。
本実施の形態では、１パルス分のレーザ光Ｌ２が照射されるごとに、基板１１の内部におけるレーザ光Ｌ２の照射位置が、第２溝部４２に沿って順次移動していくようになっている。したがって、基板１１の内部においては、基板裏面１１ｂからの距離が第２深さＤ２となる位置に、第２溝部４２に沿って、複数の改質部が順次形成されていくことになる。図５（ｄ）に示すように、この第２溝部４２に沿って形成された複数の改質部により、第２改質領域５２が構成される。
【００４１】
第２改質領域５２の形成に用いることができるレーザとしては、パルス照射のＹＡＧレーザ等が挙げられる。レーザ光Ｌ２の波長としては、例えば、３５５ｎｍ、２６６ｎｍ等を用いることができ、レーザ光Ｌ２の周波数は、例えば、１５０００〜３０００００Ｈｚとする。また、レーザ光Ｌ２の強度は、例えば、０．５〜５．０μＪの範囲とすることができる。
【００４２】
続いて、ステップ１０４の第１改質領域形成工程について説明する。
図６は、図５の第２改質領域５２形成後の素子群形成基板３０に対して、ステップ１０４の第１改質領域形成工程を実行することにより得られた、第１改質領域５１形成後の素子群形成基板３０の構成の一例を示す図である。ここで、図６（ａ）は、第１改質領域５１形成後の素子群形成基板３０を、複数の半導体発光素子３１が形成された側から見た上面図である。また、図６（ｂ）は、図６（ａ）のＶＩＢ−ＶＩＢ断面図であり、図６（ｃ）は、図６（ａ）のＶＩＣ−ＶＩＣ断面図である。さらに、図６（ｄ）は、図６（ａ）のＶＩＤ−ＶＩＤ断面図であり、図６（ｅ）は、図６（ａ）のＶＩＥ−ＶＩＥ断面図である。ここで、図６（ａ）は、図６（ｂ）〜（ｅ）をＶＩＡ方向から見たものに対応する。
【００４３】
図６（ａ）（ｂ）（ｄ）（ｅ）に示すように、基板１１の内部には、第１溝部４１に沿って、複数の第１改質領域５１が形成されている。
また、複数の第１改質領域５１は、基板表面１１ａと垂直な方向から見た場合に、それぞれ第１溝部４１の中央部と重なり、隣接する第１改質領域５１同士は第１間隔ｐ１をとるように形成されている。
さらに、第１改質領域５１は、第２改質領域５２が形成された位置（第２深さＤ２）よりも基板裏面１１ｂからの距離が大きい第１深さＤ１に形成されている。すなわち、第１深さＤ１および第２深さＤ２は、Ｄ１＞Ｄ２の関係を有する。
【００４４】
第１改質領域５１は、基板１１の基板裏面１１ｂ側から、複数の第１溝部４１に沿って順にレーザ光Ｌ１を照射することにより、基板１１の内部に形成される。
【００４５】
具体的に説明すると、第１溝部４１に沿って、パルス発振させたレーザ光Ｌ１の照射を行う。このとき、レーザ光Ｌ１が、基板１１の内部における基板裏面１１ｂからの距離が第１深さＤ１となる部位に集光するように照射を行う。
基板１１の内部では、レーザ光Ｌ１の集光点において、基板１１を構成するサファイア単結晶が、溶融・再固化することで、または、多光子吸収などが起こることで、改質された改質部が形成される。
本実施の形態では、１パルス分のレーザ光Ｌ１が照射されるごとに、基板１１の内部におけるレーザ光Ｌ１の照射位置が、第１溝部４１に沿って順次移動していくようになっている。したがって、基板１１の内部においては、基板裏面１１ｂからの距離が第１深さＤ１となる位置に、第１溝部４１に沿って、複数の改質部が順次形成されていくことになる。図６（ｄ）に示すように、この第１溝部４１に沿って形成された複数の改質部により、第１改質領域５１が形成される。
【００４６】
第１改質領域５１の形成に用いることができるレーザとしては、パルス照射のＹＡＧレーザ等が挙げられる。なお、第２改質領域５２の形成に用いたレーザと同じものを用いてもよいし、異なるものを用いてもよい。
レーザ光Ｌ１の波長としては、例えば、３５５ｎｍ、２６６ｎｍ等を用いることができ、レーザ光Ｌ１の周波数は、例えば、１５０００〜３０００００Ｈｚとする。
また、レーザ光Ｌ１の強度は、例えば、０．５〜５．０μＪの範囲とすることができる。
【００４７】
本実施の形態では、第１改質領域５１を形成する第１深さＤ１と、第２改質領域５２を形成する第２深さＤ２との関係をＤ１＞Ｄ２としているが、これは次の理由による。基板１１に基板裏面１１ｂ側からレーザ光を照射して改質部を形成する場合、改質部の形成に寄与しなかったレーザ光が基板１１を透過して半導体層１５に照射されることで、半導体発光素子３１の特性を劣化させる可能性がある。レーザ光の強度は、集光点に近いほど高く、集光点から離れるに従って低くなることから、レーザ光が基板裏面１１ｂから深い位置（半導体層１５から近い位置）に集光された場合には、レーザ光の強度が十分に減衰しないうちに半導体層１５に照射され、半導体発光素子３１における特性の劣化の度合いが大きくなる傾向がある。また、レーザ光は集光点から離れるにつれ、円錐状に広がっていくため、隣接する半導体発光素子３１同士の間隔が狭い場合には、基板を透過したレーザ光が半導体発光素子３１に照射されやすく、半導体発光素子３１における特性の劣化が生じやすい傾向がある。したがって、本実施の形態のように第２の幅ｎ２が第１の幅ｎ１よりも狭い場合であっても、第２溝部４２と重なる第２改質領域５２を、第１改質領域５１よりも半導体層１５から遠い位置（第２深さＤ２）に形成することで、半導体発光素子３１における特性の劣化が生じるのを抑制することが可能となるからである。
【００４８】
また、本実施の形態では、第２改質領域５２を第２深さＤ２に形成した後、第１改質領域５１を第２深さＤ２よりも基板裏面１１ｂからの距離が長い第１深さＤ１に形成しているが、これは次の理由による。第２改質領域５２が形成された素子群形成基板３０に対して第１改質領域５１を形成する際、第１溝部４１と第２溝部４２とが交差する場合には、レーザ光Ｌ１は、第２深さＤ２に形成された第２改質領域５２を介して第１深さＤ１に集光される。すると、レーザ光Ｌ１は、第２改質領域５２による散乱等の影響を受けるため、第１深さＤ１におけるレーザ光Ｌ１の集光効率が低下する。これにより、レーザ光Ｌ１による半導体層１５へのダメージを低減することが可能になるからである。
【００４９】
さらに、本実施の形態では、第１溝部４１と第１改質領域５１とを同数設け、第２溝部４２と第２改質領域５２とを同数設けている。そして、基板表面１１ａと垂直な方向から見た場合に、複数の第１溝部４１のそれぞれと重なるように複数の第１改質領域５１を形成し、同様に複数の第２溝部４２のそれぞれと重なるように複数の第２改質領域５２を形成している。
しかしこれだけに限られるものではない。すなわち、第１溝部４１の数と第１改質領域５１の数とが異なっていてもよい。同様に、第２溝部４２の数と、第２改質領域の数とが異なっていても良い。
例えば、複数の半導体発光素子３１が積載された発光チップ１０を形成する場合等は、複数の第１溝部４１および複数の第１改質領域５１のうち、少なくとも２つの第１溝部４１と２つの第１改質領域５１とがそれぞれ重なるように形成されていればよく、第１改質領域５１が重ねて形成されない第１溝部４１が存在してもよい。同様に、複数の第２溝部４２および複数の第２改質領域５２のうち、少なくとも２つの第２改質領域５２がそれぞれ重なるように形成されていればよく、第２改質領域５２が重ねて形成されない第２溝部４２が存在してもよい。
【００５０】
なお、本実施の形態では、ステップ１０３の第２改質領域形成工程およびステップ１０４の第１改質領域形成工程により、「改質領域形成工程」が構成される。
【００５１】
続いて、ステップ１０５の分割工程について説明する。
分割工程では、ステップ１０４の第１改質領域形成工程終了後、図６の第１改質領域５１までが形成された素子群形成基板３０を、第１改質領域５１および第２改質領域５２に沿って切断し、複数の発光チップ１０に分割する。
具体的には、図６に示す素子群形成基板３０に対し、第１改質領域５１および第２改質領域５２に沿うようにブレード（図示せず）を押し当てることにより、第１改質領域５１および第２改質領域５２を起点として亀裂を生じさせ、素子群形成基板３０を複数の発光チップ１０に分割する。
【００５２】
本実施の形態においては、まず、図６に示す素子群形成基板３０に対して、基板裏面１１ｂ側から、複数の第２改質領域５２のそれぞれに沿うように、順にブレードを押し当てる。これにより、第２改質領域５２を起点として亀裂を生じさせ、素子群形成基板３０を、基板１１を構成するサファイア単結晶のＡ面に沿って、短冊状に切断する。
続いて、サファイア単結晶のＡ面に沿って切断された短冊状の素子群形成基板３０に対して、基板裏面１１ｂ側から、複数の第１改質領域５１のそれぞれに沿うように、順にブレードを押し当てる。これにより、第１改質領域５１を起点として亀裂を生じさせ、短冊状の素子群形成基板３０をサファイア単結晶のＭ面に沿って切断する。
そして、以上の各工程を経ることで、図１に示す発光チップ１０を得ることができる。
【００５３】
基板１１を構成するサファイア単結晶は、Ｍ面に沿った分割に伴う切断面（第１基板側面１１１）が、Ａ面に沿った分割に伴う切断面（第２基板側面１１２）と比較して、基板表面１１ａと垂直な方向に対して傾斜しやすいという性質を有する。すなわち、ステップ１０５の分割工程において、第１改質領域５１を起点として生じた亀裂が、サファイア単結晶のＭ面に対して傾斜して延びやすい。
【００５４】
上記のとおり、本実施の形態では、ステップ１０２の素子群形成工程において、第１の幅ｎ１が第２の幅ｎ２よりも広くなるように、第１溝部４１および第２溝部４２を形成した。さらに、ステップ１０３の第２改質領域形成工程において、第２溝部４２と重なるように第２改質領域５２を形成し、ステップ１０４の第１改質領域形成工程において、第１溝部４１と重なるように第１改質領域５１を形成した。  
これにより、基板１１を構成するサファイア単結晶のＭ面に沿った方向では、ステップ１０５の分割工程において、第１改質領域５１を起点として生じた亀裂がサファイア単結晶のＭ面に対して傾斜した場合でも、亀裂は第１溝部４１に到達しやすいため、切断面が半導体発光素子３１にまで及ぶことが抑制される。したがって、発光チップ１０に外観不良が発生するのを抑制することができる。
【００５５】
一方、サファイア単結晶のＡ面に沿った分割に伴う切断面（第２基板側面１１２）は、Ｍ面に沿った分割に伴う切断面（第１基板側面１１１）と比較して、基板表面１１ａに垂直な方向に対する傾斜が生じにくい。このため、素子群形成基板３０において、基板１１を構成するサファイア単結晶のＡ面に平行な方向には、第１の幅ｎ１よりも第２の幅ｎ２が狭くなるように第２溝部４２を形成しても、切断面が半導体発光素子３１に及ぶ恐れは少ない。さらに、第２の幅ｎ２を第１の幅ｎ１と等しくした場合および第２の幅ｎ２を第１の幅ｎ１よりも広くした場合と比較して、１枚のウエハから得ることができる発光チップ１０の個数を多くすることが可能になる。
【００５６】
さらに、本実施の形態では、第１改質領域５１を第２改質領域５２よりも基板裏面１１ｂからの距離が長い（すなわち、半導体層１５からの距離が短い）第１深さＤ１に形成した。
これにより、第１改質領域５１を第２改質領域５２よりも基板裏面１１ｂからの距離が短い（半導体層１５からの距離が長い）位置に形成した場合と比較して、半導体発光素子３１に亀裂が及ぶのをより抑制することが可能になる。
これは次の理由による。第１改質領域５１を起点として生じる亀裂がサファイア単結晶のＭ面に対して傾斜する場合の傾斜角度が略一定だとすると、第１改質領域５１から半導体層１５へと至る基板表面１１ａと垂直方向の距離が長いほど、第１改質領域５１から生じた亀裂は、半導体層１５へ到達する際に第１改質領域５１が形成された位置からずれることになる。したがって、第１改質領域５１と半導体層１５との距離が短いほど、半導体発光素子３１に亀裂が及ぶことが抑制され、半導体発光素子３１の外観不良を抑制することができるからである。
【００５７】
なお、本実施の形態では、第１溝部４１の幅方向中央部と重なるように第１改質領域５１を形成したが、基板表面１１ａと垂直な方向から見て第１溝部４１と重なる範囲であれば、第１溝部４１の幅方向中央部からずらして第１改質領域５１を形成してもよい。
この場合、基板表面１１ａと垂直な方向から見て、基板１１側から半導体層１５側に向かって切断面が傾斜しやすい方向とは逆側に、第１改質領域５１をずらして形成することが好ましい。ステップ１０５の分割工程において、第１改質領域５１を起点として生じた亀裂がサファイア単結晶のＭ面に対して傾斜した場合であっても、亀裂が半導体発光素子３１に及ぶことをより抑制できるからである。
【００５８】
なお、本実施の形態では、基板裏面１１ｂからの距離が第１深さＤ１となる位置に第１改質領域５１を形成し、基板裏面１１ｂからの距離が第１深さＤ１よりも浅い第２深さＤ２となる位置に第２改質領域５２を形成している（Ｄ１＞Ｄ２）が、第１深さＤ１が第２深さＤ２よりも小さくなる（Ｄ１＜Ｄ２）ように、第１改質領域５１および第２改質領域５２を形成してもよい。この場合、第１改質領域５１を第１深さＤ１に形成した後に、第２改質領域５２を第１深さＤ２に形成することが好ましい。
【００５９】
また、本実施の形態では、第１溝部４１に重なる第１改質領域５１および第２溝部４２に重なる第２改質領域５２をそれぞれ１段ずつ形成したが、これに限られず、第１改質領域５１または第２改質領域５２を複数段形成してもよい。この場合、複数の第１改質領域５１または第２改質領域５２のうち基板裏面１１ｂからの距離が短いものから順に形成していくことが好ましい。
【００６０】
また、図１に示す発光チップ１０では、ｎ型層１２の下層１２ａにおける周縁部に設けられたＭ面に沿う２つの段差の幅（第１の長さｗ１）は互いに等しいが、これらの幅が互いに異なっていてもよい。その場合、Ｍ面に沿う２つの段差の幅（第１の長さｗ１）のうち一方の幅が、Ａ面に沿う段差の幅（第２の長さｗ２）よりも長くなる。
【００６１】
さらに、本実施の形態では、発光チップ１０を基板表面１１ａの上方から見た形状を、基板１１を構成するサファイア単結晶のＭ面に沿った方向を短辺とし、Ａ面に沿った方向を長辺とする（ｃ１≦ｃ２）長方形としていた。しかし、第１の幅ｎ１と第２の幅ｎ２との関係がｎ１＞ｎ２であれば、発光チップ１０の形状はこれに限られない。
【００６２】
図７は、素子群形成基板３０の他の構成例を示す図である。
発光チップ１０を基板表面１１ａの上方から見た形状は、例えば、図７（ａ）に示すように、第１発光層長さｃ１と第２発光層長さｃ２が同じ長さである正方形であってもよい。
さらに、発光チップ１０を基板表面１１ａの上方から見た形状は、図７（ｂ）に示すように、第１発光層長さｃ１を第２発光層長さｃ２よりも長くする長方形であってもよい。
【００６３】
また、本実施の形態では、第２溝部４２および第２改質領域５２を、基板１１を構成するサファイア単結晶のＡ面に沿って設けたが、これに限られず、Ｍ面に沿った方向とは異なる方向であればよい。すなわち、図７（ｃ）に示すように、発光チップ１０を基板表面１１ａから見た形状が平行四辺形であってもよく、また図示はしないが、サファイア単結晶のＭ面に沿う方向を上底および下底とする台形であってもよい。
この場合、Ｍ面に沿った方向とは異なる方向が「第２方向」に対応する。
【実施例】
【００６４】
続いて、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例に限定されるものではない。
本発明者は、第１溝部４１、第２溝部４２、第１改質領域５１および第２改質領域５２の加工条件を異ならせた素子群形成基板３０の作製を行い、作製した素子群形成基板３０を分割して得られた発光チップ１０の外観不良発生率およびＩｒ不良発生率について検討を行った。
【００６５】
表１に、実施例１〜４および比較例１〜５における素子群形成基板３０の加工条件と、加工後の素子群形成基板３０を分割することで得られた発光チップ１０の構成と、発光チップ１０の評価結果との関係を示した。
【００６６】
【表１】
0005747741.tif 000002
【００６７】
表１には、素子群形成基板３０の加工条件として、第１溝部４１の幅（第１の幅ｎ１）および第２溝部４２の幅（第２の幅ｎ２）と、第１改質領域５１を形成する第１深さＤ１および第２改質領域５２を形成する第２深さＤ２とを示している。
また、表１には、得られた発光チップ１０の構成として、半導体層１５および基板１１を合わせた発光チップ１０の厚さと、発光チップ１０における第１発光層長さｃ１と、発光チップ１０における第２発光層長さｃ２とを示している。
【００６８】
さらに、発光チップ１０の評価結果として、素子群形成基板３０の分割により得られた発光チップ１０の、外観不良発生率およびＩｒ不良発生率を示している。
なお、外観不良とは、発光チップ１０において半導体発光素子３１に欠けが生じることをいい、１００００個の発光チップ１０のうち外観不良の発光チップ１０が生じた割合を、外観不良発生率とした。
また、Ｉｒ不良とは、発光チップ１０に逆方向電圧Ｖｒとして２０Ｖを印加した場合に、逆方向電流Ｉｒが１０μＡ以上流れることをいい、１００００個の発光チップ１０のうちＩｒ不良の発光チップ１０が生じた割合を、Ｉｒ不良発生率とした。
【００６９】
実施例１〜４および比較例１〜５では、実施の形態の半導体積層工程（ステップ１０１）において説明した手順により、半導体積層基板２０を形成した。
その後、実施の形態の素子群形成工程（ステップ１０２）において説明した手順により、第１溝部４１および第２溝部４２を形成し、半導体層１５の所定の位置にｐ電極１６ａおよびｎ電極１６ｂを形成し、その後、基板裏面１１ｂを研削および研磨し、素子群形成基板３０を得た。
ここで、実施例１〜３では、第１溝部４１の第１の幅ｎ１を３０μｍとするとともに、第２溝部４２の第２の幅ｎ２を２０μｍとした。また、実施例４では、第１溝部４１の第１の幅ｎ１を２０μｍとするとともに、第２溝部４２の第２の幅ｎ２を１５μｍとした。したがって、実施例１〜４においては、第１の幅ｎ１および第２の幅ｎ２は、ｎ１＞ｎ２の関係を有している。
一方、比較例１〜４では、第１の幅ｎ１を１５μｍとするとともに、第２の幅ｎ２を２０μｍとした。したがって、比較例１〜４では、第１の幅ｎ１および第２の幅ｎ２は、ｎ１＜ｎ２の関係を有している。
さらに、比較例５では、第１の幅ｎ１および第２の幅ｎ２をともに２０μｍとした。したがって、比較例５では、第１の幅ｎ１および第２の幅ｎ２は、ｎ１＝ｎ２の関係を有している。
また、研削および研磨は、全実施例および全比較例において、素子群形成基板３０における半導体層１５の厚さと基板１１の厚さとを合わせた厚さが１５０μｍとなるように行った。
【００７０】
続いて、第１溝部４１および第２溝部４２を形成した素子群形成基板３０に対して、実施の形態の第２改質領域形成工程（ステップ１０３）および第１改質領域形成工程（ステップ１０４）において説明した手順により、第２改質領域５２および第１改質領域５１を形成した。
なお、実施例１、実施例２、実施例４、比較例１および比較例４では、第１改質領域５１を形成する第１深さＤ１を１００μｍとし、第２改質領域５２を形成する第２深さＤ２を５０μｍとした。また、実施例３では、第１深さＤ１を７０μｍとするとともに、第２深さＤ２を１００μｍとした。さらに比較例２および比較例３では、第１深さＤ１を５０μｍとするとともに、第２深さＤ２を１００μｍとした。さらにまた、比較例５では、第１深さＤ１および第２深さＤ２をともに１００μｍとした。
【００７１】
第１改質領域５１および第２改質領域５２を形成した後、実施の形態の分割工程（ステップ１０５）において説明した手順により、素子群形成基板３０を複数の発光チップ１０に分割した。
実施例１、３、４および比較例１、２、５で得られた発光チップ１０は、第１発光層長さｃ１が２２０μｍ、第２発光層長さｃ２が３７０μｍであり、発光チップ１０を基板表面１１ａ側から見た形状が、基板１１を構成するサファイア単結晶のＡ面に沿った方向を長辺とする長方形であった。
また、実施例２で得られた発光チップ１０は、第１発光層長さｃ１および第２発光層長さｃ２がともに２２０μｍであり、発光チップ１０を基板表面１１ａ側から見た形状が、正方形であった。
さらに、比較例３、４で得られた発光チップ１０は、第１発光層長さｃ１が３７０μｍ、第２発光層長さｃ２が２２０μｍであり、発光チップ１０を基板表面１１ａ側から見た形状が、基板１１を構成するサファイア単結晶のＭ面に沿った方向を長辺とする長方形であった。
【００７２】
続いて、素子群形成基板３０を分割することで得られた発光チップ１０の評価結果について説明する。
表１に示すように、実施例１〜４において、素子群形成基板３０の分割によって得られた発光チップ１０の外観不良発生率は１％未満であった。一方、比較例１〜５においては、発光チップ１０の外観不良発生率は、いずれも１％以上であり、実施例１〜４と比較して、外観不良の発光チップ１０が生じ易くなることが分かった。
また、実施例１〜４において、発光チップ１０のＩｒ不良発生率は、いずれも１％未満であった。一方、比較例１〜５においては、発光チップ１０のＩｒ不良発生率は、いずれも１％以上であり、実施例１〜４と比較して、Ｉｒ不良の発光チップ１０が生じ易くなることが分かった。
【００７３】
以上より、第１溝部４１の第１の幅ｎ１を、第２溝部４２の第２の幅ｎ２よりも大きく形成することで（ｎ１＞ｎ２）、素子群形成基板３０を分割する際に、半導体発光素子３１が欠けるのを抑制することが可能になり、外観不良の発光チップ１０およびＩｒ不良の発光チップ１０の発生を抑制することが可能になることが分かった。
【００７４】
次に、実施例１と実施例３とを比較する。実施例１と実施例３とは、第１溝部４１の第１の幅ｎ１を、第２溝部４２の第２の幅ｎ２よりも大きくした場合（ｎ１＞ｎ２）において、第１改質領域５１を形成する第１深さＤ１および第２改質領域５２を形成する第２深さＤ２の大小を異ならせた場合の関係を示している。
実施例１の外観不良発生率（０．３％）と実施例３の外観不良発生率（０．８％）とを比較すると、実施例１の外観不良発生率の方が、実施例３の外観不良発生率よりも低い。また、実施例１のＩｒ不良発生率（０．１％）と実施例３のＩｒ不良発生率（０．２％）とを比較すると、実施例１のＩｒ不良発生率の方が、実施例３のＩｒ不良発生率よりも低い。したがって、第１の幅ｎ１と第２の幅ｎ２とがｎ１＞ｎ２の関係を有する場合に、第１改質領域５１を第１深さＤ１に形成し、第２改質領域５２を第１深さＤ１よりも基板裏面１１ｂからの深さが浅い第２深さＤ２に形成することで（Ｄ１＞Ｄ２）、発光チップ１０における外観不良発生率およびＩｒ不良発生率が減少することが分かった。
【００７５】
続いて、実施例１と実施例２とを比較する。実施例１と実施例２とは、第１溝部４１の第１の幅ｎ１を、第２溝部４２の第２の幅ｎ２よりも大きくした場合（ｎ１＞ｎ２）において、発光チップ１０における第１発光層長さｃ１および第２発光層長さｃ２の大小を異ならせた場合の関係を示している。
実施例１の外観不良発生率（０．３％）と実施例２の外観不良発生率（０．５％）とを比較すると、実施例１の外観不良発生率の方が、実施例２の外観不良発生率よりも低い。したがって、第１の幅ｎ１と第２の幅ｎ２とがｎ１＞ｎ２の関係を有する場合に、第１発光層長さｃ１を第２発光層長さｃ２よりも大きくした場合、すなわち、発光チップ１０の形状を、基板１１を構成するサファイア単結晶のＡ面に沿った方向を長辺とする長方形とした場合に、発光チップ１０における外観不良発生率が減少することが分かった。
【００７６】
次に、実施例１と実施例４とを比較する。実施例１と実施例４とは、第１溝部４１の第１の幅ｎ１を、第２溝部４２の第２の幅ｎ２よりも大きくした場合（ｎ１＞ｎ２）において、第１の幅ｎ１および第２の幅ｎ２を異ならせた場合の関係を示している。
実施例１の外観不良発生率（０．３％）と実施例４の外観不良発生率（０．９％）とを比較すると、実施例１の外観不良発生率の方が、実施例４の外観不良発生率よりも低い。また、実施例１のＩｒ不良発生率（０．１％）と実施例４のＩｒ不良発生率（０．３％）とを比較すると、実施例１のＩｒ不良発生率の方が、実施例４のＩｒ不良発生率よりも低い。したがって、第１の幅ｎ１と第２の幅ｎ２とがｎ１＞ｎ２の関係を有する場合に、第１の幅ｎ１を３０μｍとするとともに第２の幅ｎ２を２０μｍとした方が、第１の幅ｎ１を２０μｍとするとともに第２の幅ｎ２を１５μｍとした場合と比べて、外観不良発生率およびＩｒ不良発生率が減少することが分かった。
【００７７】
一方、実施例４は、実施例１と比較して、第１溝部４１の第１の幅ｎ１および第２溝部４２の第２の幅ｎ２が狭く、このため、素子群形成基板３０に形成される複数の半導体発光素子３１同士の間隔が狭くなっている。すなわち、実施例４では、実施例１と比較して、１枚の素子群形成基板３０に形成される半導体発光素子３１の個数が多い。したがって、１枚の素子群形成基板３０から得られる発光チップ１０のうち、外観不良およびＩｒ不良となっていない発光チップ１０の個数について考慮すると、実施例１と実施例４では、ともに良好な結果が得られたといえる。
【符号の説明】
【００７８】
１０…発光チップ、１１…基板、１２…ｎ型層、１３…発光層、１４…ｐ型層、１５…半導体層、１６ａ…ｐ電極、１６ｂ…ｎ電極、２０…半導体積層基板、３０…素子群形成基板、３１…半導体発光素子、４１…第１溝部、４２…第２溝部、５１…第１改質領域、５２…第２改質領域
【図１】
0005747741.tif 000003
【図２】
0005747741.tif 000004
【図３】
0005747741.tif 000005
【図４】
0005747741.tif 000006
【図５】
0005747741.tif 000007
【図６】
0005747741.tif 000008
【図７】
0005747741.tif 000009