(57)【特許請求の範囲】
【請求項１】
デジタル制御されるパルス幅変調信号によりスイッチング素子をオン・オフ制御し、入力電圧を所望する出力電圧に変換するスイッチング電源装置であって、
前記入力電圧の分圧電圧を出力する分圧回路と、前記入力電圧の分圧電圧を第１および第２の基準電圧と比較してその比較結果を示す比較信号を出力する比較部と、前記比較信号に基づき前記分圧回路の分圧比を制御して所定の前記分圧電圧を得ることにより前記入力電圧の大きさを示す入力電圧デジタル信号を出力する制御部と、を有する入力電圧検出回路を備え、
前記デジタル制御は、デジタル演算としてＰＩＤ演算あるいはＰＩ演算の機能を有し、該デジタル演算に用いる制御係数は、前記入力電圧デジタル信号により切り替え制御されることを特徴とするデジタル制御スイッチング電源装置。
【請求項２】
前記分圧回路は、前記入力電圧と接地電圧との間に設けられた可変抵抗回路と抵抗素子を備えた抵抗アレイ部を有し、該抵抗アレイ部より前記入力電圧の分圧電圧を出力し、
前記比較部は、前記第１および第２の基準電圧を出力する基準電圧源と第１および第２の比較回路を有し、該第１および第２の比較回路はそれぞれ前記入力電圧の分圧電圧を前記第１および第２の基準電圧と比較して前記比較信号を出力し、
前記制御部は、前記比較信号に基づいて前記入力電圧の分圧電圧の分圧比を制御して前記入力電圧の分圧電圧が前記第１および第２の基準電圧の間にあるようになし、そのときの分圧比より前記入力電圧デジタル信号を生成することを特徴とする請求項１記載のデジタル制御スイッチング電源装置。
【請求項３】
前記入力電圧検出回路は、さらにタイマー回路を有し、該タイマー回路で設定される検出周期により、前記入力電圧の検出動作を行うことを特徴とする請求項２記載のデジタル制御スイッチング電源装置。
【請求項４】
前記抵抗アレイ部は、第１および第２の可変抵抗回路と抵抗素子との直列回路を有し、前記第１の可変抵抗回路と前記第２の可変抵抗回路との接続点より前記分圧電圧を出力することを特徴とする請求項２記載のデジタル制御スイッチング電源装置。
【請求項５】
前記抵抗アレイ部にさらにスイッチ素子が直列に接続され、該スイッチ素子は、前記制御部の出力信号によりオン・オフが制御され、入力電圧の検出動作が終了すると前記スイッチ素子は前記出力信号によりオフとなり、前記分圧回路の電流が遮断されることを特徴とする請求項２記載のデジタル制御スイッチング電源装置。
【請求項６】
前記抵抗アレイ部の前記可変抵抗回路は、重み付けされた抵抗素子とスイッチとの並列回路が複数直列接続されて構成され、前記制御部は前記比較信号に基づき前記スイッチのオン・オフを制御して前記入力電圧の分圧電圧の分圧比を調整し、前記入力電圧の分圧電圧が前記第１および第２の基準電圧の間になったときの各スイッチのオン・オフ状態により前記入力電圧デジタル信号を決定することを特徴とする請求項２記載のデジタル制御スイッチング電源装置。
【請求項７】
前記第１の可変抵抗回路のスイッチと前記第２の可変抵抗回路のスイッチは、前記入力電圧デジタル信号によりオン・オフが相補的に制御されることを特徴とする請求項４または６に記載のデジタル制御スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調信号（以下、ＰＷＭ（Pulse Width Modulation）信号という。）でスイッチングを行い電圧変換するスイッチング電源装置に関し、特に、入力電圧の検出回路を有し、デジタル信号による制御に好適なデジタル制御スイッチング電源装置に関する。
【背景技術】
【０００２】
一般的にスイッチング電源装置は、入力電圧や負荷電流の変動等に応じて、電圧変換回路の制御係数を最適に設定することが望ましい。この制御係数の最適化を実現するためには、アナログ回路による制御方式では、各制御係数の設定値に対応したハードウェアを予め用意しておく必要があり、回路構成が複雑になり、回路規模が増大するという問題点がある。
【０００３】
この回路規模の増大を解決する技術として、デジタル制御方式を用いたスイッチング電源装置が、特許文献１で紹介されている。図８に、従来のデジタル制御スイッチング電源装置の構成例として、この特許文献１に記載されているデジタル制御スイッチング電源装置の回路構成を示す。
【０００４】
図８の構成において、入力される交流電力ＡＣは、入力フィルタ２１を通して、全波整流ダイオード回路２３とコンデンサCｉから構成される整流平滑回路２２に印加され、スイッチ回路を有する変圧部２４に供給される。スイッチ回路を有する変圧部２４は、整流平滑回路２２から供給される電力をスイッチング素子ＱNでオン・オフ制御し、このオン・オフ出力はトランス２５を介して出力回路２６に結合される。出力回路２６は、ダイオードＤ１，Ｄ２、インダクタＬ、コンデンサＣｏから構成され、スイッチ回路を有する変圧部２４から供給されたスイッチング出力を直流に変換して出力する。この出力電圧Ｖｏｕｔは、負荷回路８に供給される。
【０００５】
出力回路２６からの出力は、出力電圧アナログ信号ＡＳ１として取り出され、出力電流検出回路２７からの出力は、出力電流アナログ信号ＡＳ２として取り出される。この出力電圧アナログ信号ＡＳ１および出力電流アナログ信号ＡＳ２は、デジタル制御部２８に供給される。このデジタル制御部２８からの制御出力がスイッチ回路を有する変圧部２４を構成するスイッチング素子ＱＮに供給される。スイッチング素子ＱＮは、スイッチング周期におけるオン時間とオフ時間の比、すなわちデューティ比を定めるように動作する。
【０００６】
デジタル制御部２８は、入力される出力電圧アナログ信号ＡＳ１と出力電流アナログ信号ＡＳ２を出力電圧デジタル信号と出力電流デジタル信号に変換し、この出力電圧デジタル信号および出力電流デジタル信号と、入力電圧情報あるいは負荷端子電圧情報とに基づいて、スイッチ回路を有する変圧部２４のデューティ比を定める指令値を演算する。この指令値の演算に必要な入力電圧情報あるいは負荷端子電圧情報は、出力電圧デジタル信号および出力電流デジタル値から推定する。
【０００７】
デジタル制御部２８は、演算により得られた指令値に基づいてパルスを生成し、このパルスをスイッチ回路を有する変圧部２４に供給してスイッチ動作を制御し、これにより出力電圧および出力電流が制御される。
【０００８】
この指令値の演算に必要な入力電圧情報は、以下の（１）式から（３）式の演算を行うことにより推定している。図８において、デジタル処理に適用される離散値系の方程式は、（１）式のように表される。
【０００９】
【数１】
0005786368.tif 000002
ただし、Ｖｉ（ｎ）は時刻（ｎ−１）と時刻ｎとの間における平均電圧（図８の出力回路２６に記載のＶｉ）、Ｌはインダクタンス、ｉ（ｎ），ｉ（ｎ−１）は時刻ｎ，（ｎ−１）におけるインダクタ電流、Ｔｃはサンプリング周期、Ｖｏ（ｎ−１）は時刻（ｎ−１）における出力電圧である。
【００１０】
ここで、サンプリング周期Ｔｃをスイッチング周期Ｔのｋ倍（ｋは整数）とし、スイッチング周期Ｔにおけるスイッチのオン時間幅をＴｏｎとすると、平均電圧Ｖｉ（ｎ−１）と入力電圧Ｖ（ｎ−１）との間に次の（２）式が成立する。
【００１１】
【数２】
0005786368.tif 000003
また、（１）式、（２）式より、時刻ｎの実電流ｉ（ｎ）は、次の（３）式となる。
【００１２】
【数３】
0005786368.tif 000004
すなわち、出力電圧アナログ信号ＡＳ１および出力電流アナログ信号ＡＳ２を検出して、（１）式、（２）式、（３）式に基づき入力電圧を演算により推定することで、入力電圧や出力電流の変動に対して最適な制御が可能となるとしている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】ＷＯ９７／５０１６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述した従来のデジタル制御スイッチング電源装置には、以下のような問題点があった。
検出された出力電圧アナログ信号ＡＳ１および出力電流アナログ信号ＡＳ２に基づき、デジタル制御部２８でスイッチング電源のデューティを定める指令値を演算して制御している。しかし、演算に用いる入力電圧情報は、出力電圧および出力電流に基づいた推定値であるため、誤差が生じるという問題点がある。また、この演算による推定には、インダクタンス値も必要となるが、一般的にインダクタンス値はユーザー側で決定されるため、不確定な要素となる。すなわち、推定値や不確定要素を用いた演算による制御となるため、デジタル制御スイッチング電源装置の最適制御は実現できないという問題点がある。
【００１５】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、入力電圧を正確に検出する入力電圧検出回路を備えることで、インダクタンス値や出力電流値の検出を不要とし、入力電圧情報に基づいた最適制御が可能となるデジタル制御スイッチング電源装置を提供することである。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明のデジタル制御スイッチング電源装置は、入力電圧の分圧電圧を出力する分圧回路と、前記分圧電圧を第１および第２の基準電圧と比較してその比較結果を示す比較信号を出力する比較部と、前記比較信号に基づき前記分圧回路の分圧比を制御して所定の前記分圧電圧を得ることにより前記入力電圧の大きさを示す入力電圧デジタル信号を出力する制御部と、を有する入力電圧検出回路を備え、前記デジタル制御は、デジタル演算としてＰＩＤ演算あるいはＰＩ演算の機能を有し、該デジタル演算に用いる制御係数は、前記入力電圧デジタル信号により切り替え制御される。
【００１７】
前記分圧回路は、前記入力電圧と接地電圧との間に設けられた可変抵抗回路と抵抗素子を備えた抵抗アレイ部を備え、該抵抗アレイ部より前記入力電圧の分圧電圧を出力する。前記比較部は、第１および第２の基準電圧源と第１および第２の比較回路を備え、該第１および第２の比較回路はそれぞれ前記分圧電圧を前記第１および第２の基準電圧と比較して前記比較信号を出力する。前記制御部は、前記比較信号に基づいて前記分圧電圧の分圧比を制御して前記分圧電圧が前記第１および第２の基準電圧の間にあるようになし、そのときの分圧比より前記入力電圧デジタル信号を生成する。
【００１８】
また、前記入力電圧検出回路は、さらにタイマー回路を備え、前記入力電圧の検出周期を設定する。
また、前記抵抗アレイ部は、第１および第２の可変抵抗回路と抵抗素子との直列回路を備え、この抵抗アレイ部にスイッチ素子が直列に接続される。前記第１および第２の可変抵抗回路は、重み付けされた抵抗素子とスイッチとの並列回路が複数直列接続される。そして、前記第１および第２の可変抵抗回路のスイッチは、前記入力電圧デジタル信号により相補的にオン・オフが制御される。
【発明の効果】
【００１９】
本発明に係るデジタル制御スイッチング電源装置は、インダクタンス値や出力電流値の検出を行うことなく、入力電圧検出回路で正確な入力電圧情報を得ることが可能となり、入力電圧情報に基づいた最適制御が可能となる。また、入力電圧の検出動作時以外は、入力電圧検出回路を構成する分圧回路の電流経路を遮断することにより、低消費電力化を実現するという効果も奏する。
【図面の簡単な説明】
【００２０】
【図１】本発明に係るデジタル制御スイッチング電源装置の回路構成例を示す図である。
【図２】本発明に係る入力電圧検出回路の構成例を示す図である。
【図３】本発明に係る入力電圧検出回路を構成する抵抗アレイ部の構成例を示す図である。
【図４】本発明に係る入力電圧検出回路を構成する抵抗アレイ部の構成例で入力電圧デジタル信号が４本のデジタル信号線で与えられる４ｂｉｔのデジタル信号である場合を示す図である。
【図５】本発明に係る入力電圧検出回路の入力電圧制御回路の動作を説明する状態遷移図である。
【図６】本発明に係る入力電圧検出回路の基準電圧と分解能の関係を示す図である。
【図７】本発明に係るデジタル制御回路の制御係数の最適化の実施例を示す図である。
【図８】従来のデジタル制御スイッチング電源装置の回路構成例を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態に係るデジタル制御スイッチング電源装置について、図面を参照しながら説明する。
【実施例１】
【００２２】
図１は、本発明のデジタル制御スイッチング電源装置の構成を示すブロック図である。図８に示す従来のスイッチング電源装置の構成例と同じ部位には同じ符号を付して、詳細な説明は省略する。
【００２３】
図１に示すデジタル制御スイッチング電源装置は、スイッチング素子をＰＷＭ信号で制御して入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する電圧モードの構成例であり、入力電圧検出回路１と、減算回路２と、Ａ／Ｄ変換回路３と、デジタル制御回路４と、デジタルＰＷＭ回路５と、駆動回路９並びに駆動回路９によりオン・オフが制御される一対のスイッチング素子ＱＰおよびＱＮとからなる出力回路６と、インダクタＬとコンデンサＣｏからなる平滑回路７と、から構成されている。また、Ｖｉｎは入力電圧Ｖｉｎをデジタル制御スイッチング電源装置に入力する電源（電源とその電圧に同じ符号を付した。）、負荷回路８はスイッチング電源装置の負荷である。
【００２４】
図１において、入力電圧検出回路１は、分圧回路１０と、比較部１１と、制御部１２と、を備え、入力電圧Ｖｉｎを検出して２進の入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞（ここで、ｍ：０は、２ｍ〜２０を示す。）に変換し出力する。減算回路２は、フィードバックされる出力電圧Ｖｏｕｔの検出値（出力電圧そのもの、出力電圧を分圧したもの、出力電圧をレベルシフトしたものなど。）と、目標値となる基準電圧Ｖｒｅｆとの誤差電圧Ｖｅ（（Ｖｒｅｆ−Ｖｏｕｔ），（Ｖｒｅｆ−Ｋ１・Ｖｏｕｔ），（Ｖｒｅｆ−（Ｖｏｕｔ−Ｋ２））など。ここで、Ｋ１，Ｋ２は正定数。）を生成し出力する。Ａ／Ｄ変換回路３は、誤差電圧Ｖｅを２進のデジタル誤差信号ｅ［ｎ］に変換し出力する（ここで、［ｎ］はｎ番目のスイッチング周期における信号であることを示す。）。デジタル制御回路４は、ＰＷＭ信号のデューティを定めるデューティコマンド信号ｄ［ｎ］を、入力されるデジタル誤差信号ｅ［ｎ］および入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞に基づき、ＰＩＤ（Proportional Integral and Derivative）制御あるいはＰＩ（Proportional and Integral）制御にて演算して出力する。デジタルＰＷＭ回路５は、入力されるデューティコマンド信号ｄ［ｎ］に基づき、ＰＷＭ信号を生成し出力する。出力回路６は、ＰＷＭ信号によりスイッチング素子ＱＰおよびＱＮをオン・オフ制御する。平滑回路７は、出力回路６の出力を平滑して出力電圧Ｖｏｕｔを生成し、これを負荷回路８に供給する。
【００２５】
図２は、本発明に係る入力電圧検出回路１の回路構成例である。図２に示す入力電圧検出回路１は、分圧回路１０と、比較部１１と、制御部１２と、を備えている。
分圧回路１０は、入力電圧Ｖｉｎと接地電圧ＧＮＤとの間に抵抗アレイ部１７とスイッチング素子ＱＳとの直列回路を備え、抵抗アレイ部１７より分圧電圧Ｖｘを出力する。
【００２６】
比較部１１は、２つの基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２を出力する２つの基準電圧源と、２つの比較回路１３，１４と、を備え、比較回路１３は、入力される分圧電圧Ｖｘを基準電圧Ｖｒｅｆ１と比較して比較信号ａを出力し、比較回路１４は、入力される分圧電圧Ｖｘを基準電圧Ｖｒｅｆ２と比較して比較信号ｂを出力する。
【００２７】
制御部１２は、制御回路（ステートマシン）１５と、タイマー回路１６と、を備え、制御回路１５は、入力される比較信号ａ，ｂに基づき、２進の入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞を出力して抵抗アレイ部の抵抗値の分割を制御し、入力電圧Ｖｉｎの分圧電圧Ｖｘが基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２の間の電圧となるようにする。このときの２進のデジタル信号を、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞として出力する。
【００２８】
また、タイマー回路１６は、入力電圧Ｖｉｎの検出動作の開始と停止を制御する周期信号Ｔｉｍｅｕｐを出力し、制御回路１５は、周期信号Ｔｉｍｅｕｐに基づき、分圧回路１０のスイッチング素子ＱＳのオン・オフを制御するゲート信号Ｎｇを出力する。入力電圧の検出動作時は、ゲート信号ＮｇをＨｉ（ハイ）レベルにしてスイッチング素子ＱＳをオンさせ分圧回路１０を通電して分圧電圧Ｖｘを生成する。一方、入力電圧の検出動作の停止時は、ゲート信号ＮｇをＬｏ（ロー）レベルにしてスイッチング素子ＱＳをオフさせ分圧回路１０の電流を遮断し低消費電力を実現する。
【００２９】
図３は、本発明に係る抵抗アレイ部１７の回路構成例である。図３（ａ）に示す抵抗アレイ部１７は、接続端子ＶｐとＶｎとの間に可変抵抗回路Ｒ２と可変抵抗回路Ｒ１と抵抗素子Ｒ０とが直列接続され、可変抵抗回路Ｒ２と可変抵抗回路Ｒ１との接続点から分圧電圧Ｖｘが出力される。
【００３０】
図３（ａ）において、分圧回路１０の分圧電圧Ｖｘは、（４）式で表される（スイッチング素子ＱＳのオン抵抗値は無視できるものとする。また、抵抗とその抵抗値に同じ符号を付した）。
【００３１】
【数４】
0005786368.tif 000005
（４）式より、入力電圧Ｖｉｎは、（５）式のように表される。
【００３２】
【数５】
0005786368.tif 000006
（５）式より、分圧電圧Ｖｘと抵抗値Ｒ０を固定値とすると、可変抵抗値Ｒ１とＲ２を制御することで、入力電圧Ｖｉｎを求めることが可能となる。
【００３３】
図３（ｂ）に、抵抗アレイ部１７の詳細な回路構成例を示す。図３（ｂ）に示す抵抗アレイ部１７は、接続端子ＶｐとＶｎとの間に可変抵抗回路Ｒ２と可変抵抗回路Ｒ１と抵抗素子Ｒ０とが直列接続されて構成される。抵抗素子Ｒ０の抵抗値をｒとすると、可変抵抗回路Ｒ２および可変抵抗回路Ｒ１は、それぞれ抵抗値ｒが２の累乗の数で重み付けされた抵抗値ｒ，２ｒ〜２ｍｒを有する複数の抵抗素子ｒ，２ｒ〜２ｍｒが直列接続され、その各々にスイッチ、例えば、ＰＭＯＳＦＥＴのような半導体スイッチング素子が並列に接続されて構成される。
【００３４】
可変抵抗回路Ｒ２の各スイッチｓ２０〜ｓ２ｍは、制御回路１５にて出力される２進の入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞でオン・オフが制御され、可変抵抗回路Ｒ１の各スイッチｓ１０〜ｓ１ｍは、制御回路１５にて出力される２進の入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞をインバータＩＮＶ０〜ＩＮＶｍで反転した信号でオン・オフが制御される。すなわち、可変抵抗回路Ｒ２においてある抵抗値に重み付けされた抵抗素子に並列に接続されたスイッチのオン・オフと、可変抵抗回路Ｒ１において同じ抵抗値に重み付けされた抵抗素子に並列に接続されたスイッチのオン・オフとは、相補的に制御される（一方がオンの場合は、他方はオフとなる）。スイッチがオンすると抵抗素子は短絡状態となり（半導体スイッチング素子のオン抵抗値は無視できるものとする。）、スイッチがオフすると重み付けされた抵抗値となる。
【００３５】
すなわち、可変抵抗回路Ｒ２および可変抵抗回路Ｒ１の各スイッチのオン・オフを組み合わせることにより、抵抗直列回路の抵抗値を可変制御することが可能となる。
次に、図４を用いて抵抗アレイ部１７の動作原理を説明する。図４は、入力電圧デジタル信号Ｖｉｎ＜３：０＞が４ｂｉｔの入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞（ｍ＝３）であって、４本のデジタル信号線で与えられる場合の抵抗アレイ部１７の構成例を示す図である。４ｂｉｔの場合、可変抵抗回路Ｒ２を構成する重み付けされた抵抗素子の各抵抗値はそれぞれ８ｒ（２3ｒ），４ｒ（２2ｒ），２ｒ（２1ｒ），ｒ（２0ｒ）であり、可変抵抗回路Ｒ１を構成する重み付けされた抵抗素子の各抵抗値も可変抵抗回路Ｒ２と同様に８ｒ（２3ｒ），４ｒ（２2ｒ），２ｒ（２1ｒ），ｒ（２0ｒ）となる。４ｂｉｔの入力電圧デジタル信号Ｖｉｎ＜３：０＞は、可変抵抗回路Ｒ２の各スイッチｓ２３〜ｓ２０およびインバータＩＮＶ３〜ＩＮＶ０を介して可変抵抗回路Ｒ１の各スイッチｓ１３〜ｓ１０に接続される。すなわち、可変抵抗回路Ｒ２の各スイッチｓ２３,ｓ２２,ｓ２１,ｓ２０は、入力電圧デジタル信号Ｖｉｎ＜３＞，Ｖｉｎ＜２＞，Ｖｉｎ＜１＞，Ｖｉｎ＜０＞で制御され、可変抵抗回路Ｒ１の各スイッチｓ１３,ｓ１２,ｓ１１,ｓ１０は、入力電圧デジタル信号Ｖｉｎ＜３＞，Ｖｉｎ＜２＞，Ｖｉｎ＜１＞，Ｖｉｎ＜０＞をインバータＩＮＶ３，ＩＮＶ２，ＩＮＶ１，ＩＮＶ０で反転された信号により制御される。
【００３６】
ここで、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞＝０（Ｌｏレベル）でスイッチはオン状態、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞＝１（Ｈｉレベル）でスイッチはオフ状態とする。
【００３７】
例えば、入力電圧デジタル信号Ｖｉｎ＜３：０＞＝１０００の場合、可変抵抗回路Ｒ２の重み付けされた抵抗素子８ｒ，４ｒ，２ｒ，ｒの各スイッチは、ｓ２３：オフ、ｓ２２：オン、ｓ２１：オン、ｓ２０：オンとなり、可変抵抗値Ｒ２＝８ｒとなる。一方、可変抵抗回路Ｒ１の重み付けされた抵抗素子８ｒ，４ｒ，２ｒ，ｒの各スイッチは、ｓ１３：オン、ｓ１２：オフ、ｓ１１：オフ、ｓ１０：オフとなり、可変抵抗値Ｒ１＝７ｒとなる。従って、分圧電圧Ｖｘおよび入力電圧Ｖｉｎは、（６）式および（７）式のようになる。
【００３８】
【数６】
0005786368.tif 000007
【００３９】
【数７】
0005786368.tif 000008
同様に、Ｖｉｎ＜３：０＞＝１００１の場合、可変抵抗回路Ｒ２の重み付けされた抵抗素子８ｒ，４ｒ，２ｒ，ｒの各スイッチは、ｓ２３：オフ、ｓ２２：オン、ｓ２１：オン、ｓ２０：オフとなり、可変抵抗値Ｒ２＝９ｒとなる。一方、可変抵抗回路Ｒ１の重み付けされた抵抗素子８ｒ，４ｒ，２ｒ，ｒの各スイッチは、ｓ１３：オン、ｓ１２：オフ、ｓ１１：オフ、ｓ１０：オンとなり、可変抵抗値Ｒ１＝６ｒとなる。従って、分圧電圧Ｖｘおよび入力電圧Ｖｉｎは、（８）式および（９）式のようになる。
【００４０】
【数８】
0005786368.tif 000009
【００４１】
【数９】
0005786368.tif 000010
以上説明したように、分圧電圧Ｖｘと抵抗値Ｒ０を固定値とすると、可変抵抗値Ｒ１とＲ２を制御することで、入力電圧Ｖｉｎを求めることが可能となる。すなわち、分圧電圧Ｖｘと抵抗値Ｒ０を固定して、分圧電圧Ｖｘを基準電圧Ｖｒｅｆ２＜分圧電圧Ｖｘ＜基準電圧Ｖｒｅｆ１となるように可変抵抗回路Ｒ１および可変抵抗回路Ｒ２の抵抗値を２進のデジタル信号で制御し、そのデジタル信号のデジタル値を入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞とすることにより、入力電圧Ｖｉｎを入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞に変換することが可能となる。
【００４２】
次に、図５に、本発明に係る入力電圧検出回路１の制御部１２の動作を説明する状態遷移図を示す。
まず、イネーブル信号ＥｎａｂｌｅがＬｏレベルの場合は、制御回路１５（図２）はＳｔａｎｄｂｙ状態となり、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞は初期値０に、ゲート信号ＮｇはＬｏレベルに設定される。
【００４３】
制御回路１５がＳｔａｎｄｂｙの状態において、イネーブル信号ＥｎａｂｌｅがＨｉレベルになると、制御回路１５はＳｔａｔｅ１の状態に移行し、ゲート信号ＮｇはＨｉレベルとなり、入力電圧Ｖｉｎの検出動作が開始され、分圧電圧Ｖｘは（４）式で決まる電圧が出力される。
【００４４】
制御回路１５がＳｔａｔｅ１の状態の時、制御回路１５は比較信号ａのレベルおよび比較信号ｂのレベルを検出し、検出したレベルに応じてＤｅｃｒｅｍｅｎｔまたはＨｏｌｄまたはＩｎｃｒｅｍｅｎｔのいずれかの状態に移行する。
【００４５】
なお、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞の初期値は０に設定されているため、初めてＳｔａｔｅ１に移行した場合は、比較信号ａおよび比較信号ｂは共にＨｉレベルになっており（分圧電圧Ｖｘ＞基準電圧Ｖｒｅｆ１、分圧電圧Ｖｘ＞基準電圧Ｖｒｅｆ２）、Ｉｎｃｒｅｍｅｎｔ状態に移行する。
【００４６】
次に、例としてＳｔａｔｅ１の状態において、比較信号ａ＝Ｌｏレベル、比較信号ｂ＝Ｌｏレベルの場合（分圧電圧Ｖｘ＜基準電圧Ｖｒｅｆ１、分圧電圧Ｖｘ＜基準電圧Ｖｒｅｆ２）を説明する。制御回路１５はＤｅｃｒｅｍｅｎｔ状態に移行し、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞をデクリメント（Ｖｉｎ＜ｍ：０＞−１）する動作を繰り返す。そして、比較信号ａ＝Ｌｏレベル、比較信号ｂ＝Ｈｉレベル（基準電圧Ｖｒｅｆ２＜分圧電圧Ｖｘ＜基準電圧Ｖｒｅｆ１）となった時点でＨｏｌｄ状態に移行し、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞を保持する。
【００４７】
Ｈｏｌｄ状態では、ゲート信号ＮｇはＬｏレベルとなり、入力電圧Ｖｉｎの検出動作は停止し、入力電圧Ｖｉｎと接地電圧ＧＮＤ間の電流は遮断され低消費電力となる。
また、Ｓｔａｔｅ１の状態において、比較信号ａ＝Ｈｉレベル、比較信号ｂ＝Ｈｉレベルの場合（基準電圧Ｖｒｅｆ１＜分圧電圧Ｖｘ、基準電圧Ｖｒｅｆ２＜分圧電圧Ｖｘ）、制御回路１５はＩｎｃｒｅｍｅｎｔ状態に移行し、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞をインクリメント（Ｖｉｎ＜ｍ：０＞＋１）する動作を繰り返す。そして、Ｄｅｃｒｅｍｅｎｔ状態と同様に、比較信号ａ＝Ｌｏレベル、比較信号ｂ＝Ｈｉレベル（基準電圧Ｖｒｅｆ２＜分圧電圧Ｖｘ<基準電圧Ｖｒｅｆ１）となった時点でＨｏｌｄ状態に移行し、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞を保持する。
【００４８】
また、Ｓｔａｔｅ１の状態において、比較信号ａ＝Ｌｏレベル、比較信号ｂ＝Ｈｉレベルの場合（基準電圧Ｖｒｅｆ２＜分圧電圧Ｖｘ<基準電圧Ｖｒｅｆ１）、直接Ｈｏｌｄ状態に移行し、その時の入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞を保持する。
【００４９】
タイマー回路１６からの周期信号ＴｉｍｅｕｐがＨｉレベルとなると、Ｈｏｌｄ状態から再度Ｓｔａｔｅ１の状態に強制的に移行され、入力電圧Ｖｉｎの検出動作が再開される。これにより、スイッチング電源装置が動作している間、入力電圧Ｖｉｎを周期的に検出することが可能となる。たとえば、周期信号Ｔｉｍｅｕｐをスイッチング周期Ｔと一致させる場合は、パルス・バイ・パルス方式で入力電圧Ｖｉｎを検出することが可能となる。
【００５０】
また、イネーブル信号Ｅｎａｂｌｅをスイッチング電源装置のイネーブル信号もしくはリセット信号と共通に接続すると、スイッチング電源装置の起動時に最初の入力電圧の検出動作を行い、定常動作中は周期信号Ｔｉｍｅｕｐで決まる周期毎に検出動作を行うことが可能となる。
【００５１】
次に、入力電圧検出回路１の動作を具体例で説明する。例えば、入力電圧Ｖｉｎ＝６Ｖ、基準電圧Ｖｒｅｆ１＝１．０１Ｖ、基準電圧Ｖｒｅｆ２＝０．９９Ｖ、分圧回路１０の抵抗素子Ｒ０＝ｒ（Ω）、スイッチング電源のイネーブル信号（Ｌｏアクティブ）と入力電圧検出回路１のイネーブル信号Ｅｎａｂｌｅを共通にした場合、イネーブル信号ＥｎａｂｌｅがＬｏレベルの間、制御回路１５はＳｔａｎｄｂｙ状態となり、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞は初期値０にセットされる。可変抵抗回路Ｒ２のスイッチは、デジタル信号＝０（Ｌｏレベル）でオン、デジタル信号＝１（Ｈｉレベル）でオフになるとすると、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞によりすべてのスイッチがオンとなるため、可変抵抗回路Ｒ２＝０（Ω）となる。
【００５２】
次に、イネーブル信号ＥｎａｂｌｅがＨｉレベルになると、制御回路１５はＳｔａｔｅ１に移行する。この時、可変抵抗回路Ｒ２＝０（Ω）なので、分圧電圧Ｖｘ＝入力電圧Ｖｉｎ＝６Ｖとなる。すなわち、基準電圧Ｖｒｅｆ１＜分圧電圧Ｖｘ、基準電圧Ｖｒｅｆ２＜分圧電圧Ｖｘであるため、比較信号ａ＝Ｈｉレベル、比較信号ｂ＝Ｈｉレベルとなり、制御回路１５はＩｎｃｒｅｍｅｎｔ状態へ移行し、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞をインクリメントする。
【００５３】
入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞がインクリメントされると、可変抵抗回路Ｒ２の抵抗値は増加し可変抵抗回路Ｒ１の抵抗値は低下するため、分圧電圧Ｖｘは低下する。制御回路１５は、インクリメント動作を繰り返し、基準電圧Ｖｒｅｆ２＝０．９９Ｖ＜分圧電圧Ｖｘ＜基準電圧Ｖｒｅｆ１＝１．０１Ｖとなった時点でＨｏｌｄ状態へ移行する。
【００５４】
この時の可変抵抗回路Ｒ２の各スイッチをオン・オフ制御するデジタル信号が、入力電圧Ｖｉｎに対応する入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞となり、スイッチング電源装置のＰＷＭデューティ比を制御するデジタル制御回路４に入力される。
【００５５】
なお、入力電圧検出回路１は、周期的に変化する周期信号ＴｉｍｅｕｐがＨｉレベルとなると、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞を保持した状態で、制御回路１５はＳｔａｔｅ１に移行し、上述と同じ動作を行い入力電圧の検出動作を繰り返す。
【００５６】
ここで、本発明に係る入力電圧検出回路１の分解能Ｖｒｓは、入力電圧Ｖｉｎの最大値および入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞のビット数ｍで決まる。例えば、入力電圧の最大値Ｖｉｎ（ｍａｘ）＝１２Ｖ、ｍ＝８とすると、分解能Ｖｒｓは（１０）式のようになる。
【００５７】
【数１０】
0005786368.tif 000011
すなわち、入力電圧デジタル信号Ｖｉｎ＜８：０＞が１ＬＳＢ（least significant bit）変化した場合、分圧電圧Ｖｘの変化幅は４６．９ｍＶとなる。
【００５８】
また、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２は、（１１）式を満足するように設定しなければならない。
【００５９】
【数１１】
0005786368.tif 000012
すなわち、入力電圧検出回路１の検出動作は、基準電圧Ｖｒｅｆ２＜分圧電圧Ｖｘ＜基準電圧Ｖｒｅｆ１となるように抵抗アレイ部１７の抵抗値をインクリメントあるいはデクリメント動作を行うため、図６に示すように、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２の間に最低１つの分圧電圧Ｖｘが取り得る電圧が存在する必要がある。例えば、入力電圧の最大値Ｖｉｎ（ｍａｘ）＝１２Ｖ、分圧電圧Ｖｘ＝１Ｖ、ビット数ｍ＝８とすると、分解能Ｖｒｓは、（１０）式よりＶｒｓ＝４６．９ｍＶとなる。そして、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２は、（１１）式を満たすために、例えばＶｒｅｆ１＝１．０３Ｖ、Ｖｒｅｆ２＝０．９７Ｖのように設定することができる。
【００６０】
次に、本発明に係る入力電圧検出回路１で検出された入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞によるデジタル制御回路４の制御方法について説明する。例えば、デジタル演算としてＰＩＤ演算を行う場合、一般的に離散化したデジタルＰＩＤ演算の式は、（１２）式で示すことができる。
【００６１】
【数１２】
0005786368.tif 000013
ここで、ｄ［ｎ］，ｄ［ｎ−１］はそれぞれ現スイッチング周期、１スイッチング周期前のデューティコマンド信号、ｅ［ｎ］，ｅ［ｎ−１］，ｅ［ｎ−２］はそれぞれ、現スイッチング周期、１スイッチング周期前、２スイッチング周期前のデジタル誤差信号、Ａ，Ｂ，Ｃは制御係数である。
【００６２】
スイッチング電源装置において、入力電圧Ｖｉｎがバッテリー入力のように、動作中に電圧が変動してしまう場合があり、初期設計で設定した制御係数を最適値に再設定する必要が生じる。本発明に係るデジタル制御スイッチング電源装置は、入力電圧検出回路１で検出される入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞により、この制御係数の最適化制御を実現している。
【００６３】
図７に、この制御係数の制御方法の一例を示す。図７に示すように、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞に対応する制御係数Ａ，Ｂ，Ｃをテーブル形式でデジタル制御回路４に予め記憶させておく。そして、周期信号Ｔｉｍｅｕｐの周期毎に検出される入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞に対応する制御係数Ａ，Ｂ，Ｃを選択して、（１２）式に従い演算制御することで、入力電圧Ｖｉｎの変動に対応する最適制御が実現できる。
【００６４】
また、デジタル制御回路４がデジタルＰＩ制御を行う場合も、上述と同じように実現することができる。一般的にデジタルＰＩ演算は、（１３）式で示すことができる。
【００６５】
【数１３】
0005786368.tif 000014
ここで、ｄ［ｎ］，ｄ［ｎ−１］はそれぞれ現スイッチング周期、１スイッチング周期前のデューティコマンド信号、ｅ［ｎ］，ｅ［ｎ−１］はそれぞれ現スイッチング周期、１スイッチング周期前のデジタル誤差信号、Ａ，Ｂは制御係数である。
【００６６】
入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞に対応する制御係数Ａ，Ｂを、図７と同じようにテーブル形式でデジタル制御回路４に予め記憶させ、Ｔｉｍｅｕｐ信号の周期毎に検出される入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞に対応する制御係数Ａ，Ｂを選択して、（１３）式に従い演算制御することで、入力電圧Ｖｉｎの変動に対応する最適制御を実現できる。
【００６７】
以上説明したように、本発明に係るデジタル制御スイッチング電源装置は、入力電圧検出回路１を備えることにより出力電流やインダクタンス値の検出が不要となり、入力電圧Ｖｉｎを入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞に変換し、入力電圧デジタル信号Ｖｉｎ＜ｍ：０＞によりデジタル制御回路４の制御係数を最適値に制御することにより、入力電圧Ｖｉｎの変動に対応する最適制御を実現できる。また、入力電圧検出回路１は、入力電圧Ｖｉｎの検出動作を停止する場合は、ゲート信号Ｎｇにより分圧回路１０の電流経路を遮断することにより、低消費電力も実現できる。
【００６８】
以上、本発明の実施形態を説明したが、本発明は、上述した実施形態に限定されることなく、本発明の要旨を逸脱しない範囲内で種々の改良や変更が可能である。
【符号の説明】
【００６９】
１    入力電圧検出回路
２    減算回路
３    Ａ／Ｄ変換回路
４    デジタル制御回路
５    デジタルＰＷＭ回路
６    出力回路
７    平滑回路
８    負荷回路
９    駆動回路
１０    分圧回路
１１    比較部
１２    制御部
１３，１４    比較回路
１５    制御回路（ステートマシン）
１６    タイマー回路
１７    抵抗アレイ部
２１    入力フィルタ
２２    整流平滑回路
２３    全波整流ダイオード回路
２４    スイッチ回路を有する変圧部
２５    トランス
２６    出力回路
２７    出力電流検出回路
２８    デジタル制御部
ａ，ｂ    比較信号
Ａ，Ｂ，Ｃ    制御係数
ＡＣ    交流電源端子および交流電力
ＡＳ１    出力電圧アナログ信号
ＡＳ２    出力電流アナログ信号
Ｃｉ，Ｃｏ    コンデンサ
Ｄ１，Ｄ２    ダイオード
ｄ［ｎ］    デューティコマンド信号
ｅ［ｎ］    デジタル誤差信号
Ｅｎａｂｌｅ    イネーブル信号
ＧＮＤ    接地電源端子および接地電圧
Ｌ    インダクタおよびインダクタンス値
ＩＮＶ０〜ＩＮＶｍ    インバータ
Ｎｇ    ゲート信号
ＱＰ，ＱＮ，ＱＳ    スイッチング素子
ｒ，２ｒ〜２mｒ    抵抗素子および抵抗値
Ｒ０    抵抗素子および抵抗値
Ｒ１，Ｒ２    可変抵抗回路および可変抵抗値
ｓ１０〜ｓ１ｍ，ｓ２０〜ｓ２ｍ    スイッチ
Ｔｉｍｅｕｐ    周期信号
Ｖｅ    誤差電圧
Ｖｉｎ    入力電源端子および入力電圧
Ｖｉｎ＜ｍ：０＞    入力電圧デジタル信号（ｍｂｉｔ）
Ｖｒｅｆ，Ｖｒｅｆ１，Ｖｒｅｆ２    基準電圧端子および基準電圧
Ｖｏｕｔ    出力電源端子および出力電圧
Ｖｎ，Ｖｐ    抵抗アレイ部接続端子
Ｖｘ    分圧電圧
【図１】
0005786368.tif 000015
【図２】
0005786368.tif 000016
【図３】
0005786368.tif 000017
【図４】
0005786368.tif 000018
【図５】
0005786368.tif 000019
【図６】
0005786368.tif 000020
【図７】
0005786368.tif 000021
【図８】
0005786368.tif 000022