(57)【特許請求の範囲】
【請求項１】
半導体基板と、
半導体基板上に形成された電界効果トランジスタと、
前記電界効果トランジスタの形成領域に隣接するダイオード形成領域とを備え、
前記ダイオード形成領域は前記トランジスタの形成領域と前記半導体基板上で絶縁され、
前記ダイオード形成領域内に、前記半導体基板とショットキー接合するアノード電極と、前記半導体基板とオーミック接合するカソード電極を備えたダイオードが形成され、
前記電界効果トランジスタのゲート電極がゲート電極バス配線を兼ねるアノード電極もしくはカソード電極で前記ダイオードと接続しており、
前記電界効果トランジスタのソース電極がソースバス配線又はソース電極パッドを兼ねるカソード電極もしくはアノード電極で前記ダイオードと接続しており、
前記ダイオードが前記電界効果トランジスタのゲート電極バス配線、およびソース電極パッド又はソースバス配線と重畳するように形成され、前記電界効果トランジスタは、ソース電極，ゲート電極，およびドレイン電極からなる単位電界効果トランジスタが複数電気的に並列に接続され、櫛状に折り返し対称になるようにマルチフィンガー型に形成され、かつ、前記ダイオードのアノード−カソード間電流経路と前記電界効果トランジスタのソース−ドレイン間電流経路とが直交するように配置されていることを特徴とする半導体装置。
【請求項２】
前記電界効果トランジスタは、ＡｌＧａＮ／ＧａＮ、ＡｌＩｎＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＳｉＣ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＰのいずれかのトランジスタであること特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＧａＮやＳｉＣやダイヤモンドなどのワイドギャップ半導体は、Ｓｉに比べて、絶縁破壊電圧、電子移動度、熱伝導率などの半導体装置として重要な要素が優れているという特徴があり、製品化を目指して近年盛んに研究開発が行われている。特に、ＡｌＧａＮ／ＧａＮなどのヘテロ接合チャネルをもつＨＥＭＴ構造では、高い電子移動度とキャリア密度を有する。この事から、ＧａＮデバイスはＳｉデバイスに対して、優れた高周波特性や低オン抵抗を実現可能であり、パワーエレクトロニクス分野における次世代のスイッチング素子として、多くの期待を集めている。
【０００３】
ただし、通常のＡｌＧａＮ／ＧａＮヘテロ接合チャネルをもつＧａＮデバイスは、ゲート閾値電圧が負電圧となるノーマリオン型であり、ゲート電極に過大な正電圧が印加された場合に、ゲート電極が容易に破壊される懸念がある。これを回避する為に、ゲート電極保護の目的でゲート電圧をクリップするダイオードを、チップの外部でゲートとソース間に設ける事が一般的であり、回路の部品点数が増える事や回路基板上の配線が複雑になるなどの問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−８０８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、このような問題点に鑑みて成されたものであり、電界効果トランジスタチップ内にゲート電極保護用ダイオードをレイアウトすることである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、半導体基板と、半導体基板上に形成された電界効果トランジスタと、前記電界効果トランジスタの形成領域に隣接するダイオード形成領域とを備え、前記ダイオード形成領域は前記トランジスタの形成領域と前記半導体基板上で絶縁され、前記ダイオード形成領域内に、前記半導体基板とショットキー接合するアノード電極と、前記半導体基板とオーミック接合するカソード電極を備えたダイオードが形成され、前記電界効果トランジスタのゲート電極がゲート電極バス配線を兼ねるアノード電極もしくはカソード電極で前記ダイオードと接続しており、前記電界効果トランジスタのソース電極がソースバス配線又はソース電極パッドを兼ねるカソード電極もしくはアノード電極で前記ダイオードと接続しており、前記ダイオードが前記電界効果トランジスタのゲート電極バス配線、およびソース電極パッド又はソースバス配線と重畳するように形成され、前記電界効果トランジスタは、ソース電極，ゲート電極，およびドレイン電極からなる単位電界効果トランジスタが複数電気的に並列に接続され、櫛状に折り返し対称になるようにマルチフィンガー型に形成され、かつ、前記ダイオードのアノード−カソード間電流経路と前記電界効果トランジスタのソース−ドレイン間電流経路とが直交するように配置されていることを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】実施形態１の半導体装置の上面図である。
【図２】実施形態１の半導体装置の回路図である。
【図３】実施形態１の半導体装置のＡ−Ａ’の断面図の例である。
【図４】実施形態１の半導体装置のＡ−Ａ’の断面図の例である。
【図５】実施形態２の半導体装置の上面図である。
【図６】実施形態２の半導体装置の回路図である。
【図７】実施形態２の半導体装置のＢ−Ｂ’の断面図の例である。
【図８】実施形態２の半導体装置のＢ−Ｂ’の断面図の例である。
【図９】実施形態２の半導体装置の他の例の上面図である。
【図１０】実施形態３の半導体装置の上面図である。
【図１１】実施形態４の半導体装置の上面図である。
【発明を実施するための形態】
【０００８】
次に、図面を参照して、本発明実施の形態を説明する。
（実施形態１）
実施形態１に係わる半導体装置の構成を図に基づいて説明する。図１は、実施形態１の半導体装置の上面図であり、図２は、実施形態１の半導体装置の回路図である。
【０００９】
実施形態１の半導体装置１は電界効果トランジスタ１１と電界効果トランジスタ１１のゲート電極１を保護するダイオード１０が同一半導体基板９上（１チップ上）に形成されている。電界効果トランジスタ１１は半導体基板９上のトランジスタ形成領域３０に構成され、ダイオード１０は半導体基板９上のダイオード形成離領１２域に構成されている。トランジスタの形成領域３０とダイオードの形成領域１２は半導体基板９をメサ分離し又は半導体基板９にイオン注入することによって、半導体基板９上で電気的に絶縁している。実施形態１の電界効果トランジスタ１１は絶縁ゲート構造を有したノーマリオン型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴであり、ゲート電極１とソース電極２とドレイン電極３の組み合わせが櫛状に折り返し対称になるように配置されている。電界効果トランジスタ１１のゲート電極１はこれらを束ねるゲート電極バス配線７と接続している。ソース電極２はこれらを束ねるソース電極パッド５と接続している。ドレイン電極３はこれらを束ねるドレイン電極パッド６と接続している。実施形態のゲート電極１とゲート電極バス配線７の少なくとも一部は同一の金属である。実施形態のソース電極３とソース電極バス６の少なくとも一部は同一の金属である。ダイオードの形成領域１２上にあるゲート電極バス配線７の一部は半導体基板９とショットキー接合して、ダイオード１０のアノード電極２０（第１のダイオード電極）となる。ダイオードの形成領域１２上にあるソース電極パッド５の一部は半導体基板９とオーミック接合してダイオード１２のカソード電極２１（第２のダイオード電極）となる。第１のダイオード電極と第２のダイオード電極２０，２１によってダイオード１０が形成される。ゲート電極バス配線７の端部はゲート電極パッド４であり、外部回路と接続可能な端子として機能する。
【００１０】
図３と図４は図１のＡ領域の（ａ−ａ’の矢印がある点線で囲まれた領域）のａ−ａ’における断面図の例である。図３の断面図は、デバイス形成領域１２，３０を半導体層のエッチング工程によってメサ分離領域１３形成し、ゲート電極１とアノード電極２０となるゲート電極バス配線７を別々に形成し、カソード電極２１とソース電極パッド５を別々に形成した形態を示している。図４の断面図は、デバイス形成領域１０，３０をイオン注入よる絶縁領域１４にて周囲から電気的に分離し、アノード電極２０となるゲート電極バス配線７をゲート電極１の形成時に同時に形成し、カソード電極２１をソース電極パッド５で兼ねた場合の形態を示している。図３、図４の構造の何れの場合においても、ゲート電極１とソース電極パッド５の間はＳｉＯ２膜あるいはＳｉＮ膜、もしくはＳｉＯ２膜とＳｉＮ膜の積層膜から形成される絶縁膜１５によって電気的に絶縁されている。
【００１１】
実施形態の半導体装置は、従来はゲート電極バス配線７とソース電極パッド５間の電気的な絶縁性を確保する為に設けた領域にダイオード１０を形成したため、チップ面積の増大することなくゲート電極保護のダイオードを付加することが可能であり、材料コストの観点から利点がある。実施形態の半導体装置は、電界効果トランジスタ形成領域３０とソース電極パッド５の間にダイオード１０を形成したため、トランジスタ１１のゲート電極１と、ゲート電極１を保護するダイオード１０間の配線長が非常に短くなり、配線長に起因する寄生成分が排除できる事から、ゲート電極保護効果が高い。実施形態の半導体装置のようにダイオード１０を形成する場合、ダイオード１０形成しない従来プロセスと同一の工程手順によって作製することができる。従って、実施形態の半導体装置を作製するために、新規に製造工程を特別に増やす必要がない。実施形態の半導体装置は、製造プロセスコストにも利点がある。
【００１２】
（実施形態２）
電界効果トランジスタ１１に、絶縁ゲート構造を有したノーマリオフ型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを用いた実施形態である。図５に実施形態２の上面図を示す。図６に実施形態２の回路図を示す。
【００１３】
ノーマリオフ型では、ゲート電極１の保護用のダイオードとして、正電圧側と負電圧側の双方に電圧のクリップが可能な双方向のダイオード特性が求められる。そこで、ゲート電極保護ダイオードとして双方向ダイオード１６を形成した。
実施形態２の半導体装置は、電界効果トランジスタの種類と、ダイオードの構成以外は実施形態１の半導体装置と共通する。
【００１４】
実施形態２の双方向ダイオード１６は、ゲート電極バス配線７とソース電極パッド５とが半導体基板９とオーミック接合又はショットキー接合することによって形成している。双方向ダイオード１６以外の構成は実施形態１と同様である。実施形態２では、ゲート電極バス配線７と半導体基板９との接合はオーミック接合とショットキー接合が順に交互に並び、ソース電極パッド５と半導体基板９とのオーミック接合とショットキー接合も順に交互に並び、具体的には隣り合うＢ領域（ｂ−ｂ’の矢印がある点線で囲まれた領域）とＣ領域（ｃ−ｃ’の矢印がある点線で囲まれた領域）で逆向きのダイオード１０を形成しており、逆向きのダイオードが交互に繰りかえして形成されることで、双方向ダイオード１６を形成している。図７はＣ領域における素子分離をメサ分離によって行った場合の断面図の例である。この場合、Ｂ領域の例は図３と同じである。図８はＣ領域における素子分離をイオン注入によって行った場合の断面図の例である。この場合、Ｂ領域の例は図４と同じである。Ｂ領域のゲート電極バス配線７は半導体基板９とショットキー接合（アノード電極２０）しているが、Ｃ領域のゲート電極バス配線７は半導体基板９とオーミック接合（カソード電極２１）している。Ｂ領域のソース電極パッド５は半導体基板９とオーミック接合（カソード電極２１）しているが、Ｃ領域のソース電極パッドは半導体基板９とショットキー接合（アノード電極２０）している。Ｂ領域とＣ領域の間は、半導体基板９をメサ分離し又は半導体基板９にイオン注入することによって、半導体基板上で電気的に絶縁している。
【００１５】
図９では、ソース電極２からソース電極パッドへの配線を境に、逆向きのダイオードが交互にならんでいるが、図９に示した上面図のようにソース電極２からソース電極パッドへの配線を跨ぐようにダイオード形成領域１２を設けても構わない。図９では、高耐圧動作を考慮したゲート電極１とソース電極２の終端構造を有したチップレイアウトの例である。図９は概念図であり、各電極を矩形で表現しているが、終端部は滑らかな曲率を有した形状が好ましい。図９の場合、ソース電極２を挟んで並ぶ２本のゲート電極１同士が、ソース電極２を囲うように接続される。したがってソース電極２を挟んで並ぶ２本のゲート電極１は、同方向のゲート保護用ダイオードに接続することが最適であり、図９の上面図に示すような双方向ダイオードの形態となる。
【００１６】
実施形態２の双方向ダイオード１６を形成する場合であっても、実施形態１と同様の利点を有し、双方向のダイオード１６が形成された半導体装置であっても製造工程数を増やすことなく製造できる利点を有する。
【００１７】
（実施形態３）
図１０には、双方向ダイオード１６の異なる配置を持った実施例を示す。実施形態２では、ＢとＣ領域に方向の異なるダイオード形成領域１２を配置し、ＢとＣ領域の１対で双方向ダイオード１６の要素を形成しているが、実施形態３では、隣り合うゲート電極１の１本ごとに方向の異なるダイオードを接続し、Ｂ領域内で１対の逆方向ダイオードを形成した形態である。したがってＢ領域とＣ領域は同一の構造となる。このこと以外は実施形態２と同様である。ＢとＣの領域以外のダイオードの符号は省略している。
図１０のように、ゲート電極1の1本ごとに保護ダイオードを設け、１対ごとに交互に配列することで、複数本のゲート電極１を束ねた逆方向ダイオードを交互にならべる構成に比べて、チップ内の動作の均一化と合わせて、動作時の発熱箇所を１本ごとに分散することが可能になり、信頼性が向上する利点がある。
【００１８】
（実施形態４）
図１１は実施形態４の半導体装置の上面図である。実施形態４の半導体装置は、実施形態１のソース電極パッド５の代わりに、ソース電極パッドに接続するソース電極バス配線８を用い、ソース電極バス配線８に対して電界効果トランジスタ１１と保護ダイオード１０を対称に配置したこと以外は実施形態１と同様である。図１１の半導体装置は、電界効果トランジスタの構成を実施形態１の２倍にしているが、ソース電極パッド５を共通化することで、実施形態１よりも小さなスペースにダイオード１０を形成することができる。また、実施形態４の半導体装置は、実質的に実施形態１の２倍の構成であるため、より大電流に対応することができる。実施形態に示した半導体装置図のレイアウトを大型化もしくは繰り返し構成することで、更なる大電流化が可能である。
【００１９】
上記実施形態では、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを用いて示したが、電界効果トランジスタはＡｌＧａＮ／ＧａＮ−ＨＥＭＴに限られるものではなく、窒化物半導体であるＡｌＩｎＧａＮ、ＩｎＧａＮ，ＡｌＮのいずれかの電界効果トランジスタ、およびＳｉＣ，ＧａＡｓ，ＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＰのいずれかの電界効果トランジスタにおいても同様の効果を得る事が可能である。
【００２０】
実施形態の半導体装置において、双方向ダイオード１２内のアノード電極とカソード電極は規則的（交互）に配列しているが、目的に応じて、アノード電極とカソード電極の配列を適宜変更しても構わない。
【００２１】
実施形態の半導体装置において、ゲート電極バス配線７とソース電極パッド５、あるいはソース電極バス配線８が半導体基板９と接合したものを上記に説明したが、これは一例である。従って、ゲート電極１とソース電極２がダイオード形成領域内で半導体基板９と接合する配線は、ダイオード１０あるいは１２を電解効果トランジスタ１１と隣接する領域に形成できるものであれば、ゲート電極１、ソース電極２の配線の形状は特に限定されない。そこで、実施形態において、目的とするダイオード１０あるいは１２を形成するアノード電極２０あるいはカソード電極２１が電界効果トランジスタ１１の電極と接続する配線を総称して、バス配線及びパッドと記載した。
【００２２】
図で示した半導体装置はいずれも概念図であり、図内のゲート電極１の本数は構成の説明上で便宜的に示した数である。実施形態に示した半導体装置図のレイアウトを折り返して接続する、もしくは繰り返して接続する等の構成とすることで、チップの大型化が可能であり、大電流化の要求に応えることができる。
【００２３】
実施形態では、電界効果トランジスタの形成領域１１は、ゲート電極（バス配線、パッド）と半導体基板が接合する電極側と隣接しているが、ソース電極（バス配線、パッド）側が電界効果トランジスタの形成領域３０と隣接しても良い。
【００２４】
以上、本発明の実施形態を説明したが、本発明は上記実施形態そのままに限定解釈されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成することができる。例えば、異なる実施形態にわたる構成要素を適宜組み合わせても良い
【符号の説明】
【００２５】
１・・・ゲート電極
２・・・ソース電極
３・・・ドレイン電極
４・・・ゲート電極パッド
５・・・ソース電極パッド
６・・・ドレイン電極パッド
７・・・ゲート電極バス配線
８・・・ソース電極バス配線
９・・・半導体基板
１０・・・ゲート電極保護用ダイオード
１１・・・電界効果トランジスタ
１２・・・ダイオードの形成領域
１３・・・メサ分離により絶縁化された半導体層
１４・・・イオン注入により絶縁化された半導体層
１５・・・半導体層と配線間、および各配線間に形成した絶縁膜
１６・・・ゲート電極保護用双方向ダイオード
２０・・・アノード電極
２１・・・カソード電極
３０・・・電界効果トランジスタの形成領域
【図１】
0005728258.tif 000002
【図２】
0005728258.tif 000003
【図３】
0005728258.tif 000004
【図４】
0005728258.tif 000005
【図５】
0005728258.tif 000006
【図６】
0005728258.tif 000007
【図７】
0005728258.tif 000008
【図８】
0005728258.tif 000009
【図９】
0005728258.tif 000010
【図１０】
0005728258.tif 000011
【図１１】
0005728258.tif 000012