(57)【特許請求の範囲】
【請求項１】
ダイオードと半導体スイッチング素子との直列回路を複数、並列に接続してなる混合ブリッジと、前記混合ブリッジの交流入力端子間にインダクタを介して接続された交流電源と、前記混合ブリッジの直流出力端子間に接続された平滑コンデンサと、前記交流電源の両端と前記混合ブリッジの一方の直流出力端子との間にそれぞれ接続された第１，第２のダイオードと、を備え、
前記半導体スイッチング素子のオン・オフにより、前記インダクタにエネルギーを蓄積すると共に前記インダクタの蓄積エネルギーを前記混合ブリッジを介して前記平滑コンデンサに放出する動作を繰り返して交流入力側の力率を改善する直流電源装置用力率改善回路において、
前記第１のダイオードに並列に接続された第１のスイッチと、
前記第２のダイオードに並列に接続された第２のスイッチと、
前記第１，第２のスイッチを交互にオン・オフさせるための制御回路と、
を備えたことを特徴とする直流電源装置用力率改善回路。
【請求項２】
請求項１に記載した直流電源装置用力率改善回路において、
前記制御回路は、前記交流電源の電圧極性を判別して前記第１，第２のスイッチをオン・オフする手段からなることを特徴とする直流電源装置用力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、混合ブリッジ内の半導体スイッチング素子のオン・オフ動作によって交流入力電流を正弦波状に制御しながら直流出力を得る直流電源装置用力率改善回路に関するものである。
【背景技術】
【０００２】
特許文献１には、スイッチング電源装置用の力率改善回路が記載されている。
この力率改善回路は、交流入力電圧をダイオードブリッジからなる整流回路により整流し、その整流電圧を昇圧チョッパにより昇圧してスイッチング電源装置の入力側の平滑コンデンサに供給することにより、交流入力電流の導通角を拡げて力率の改善を図っている。
しかし、この従来技術では、ダイオードブリッジ内の２つのダイオードが常に導通するため、整流損失が大きく、ダイオードを冷却するヒートシンクが大形化したり、電力変換効率が低下するという問題がある。
【０００３】
一方、特許文献２には、整流回路の一部に半導体スイッチング素子を用いた混合ブリッジを用いることにより、ダイオードによる整流損失を低減するようにしたＥＭＩ（電磁波干渉）ノイズ低減回路及び力率改善回路が記載されている。
この特許文献２のＦｉｇ.１には、ダイオードとＭＯＳＦＥＴとの直列回路を２つ並列に接続して混合ブリッジを構成し、この混合ブリッジの交流入力端子にインダクタを介して交流電源を接続すると共に、混合ブリッジの直流出力端子間に平滑コンデンサを接続した回路が記載されている。
また、特許文献２のＦｉｇ.１０には、上記の回路にダイオードを２つ追加してＥＭＩノイズの低減を可能にした回路も開示されている。
【０００４】
ここで、図４は、特許文献２のＦｉｇ.１０に記載されたものと同様の回路である。
図４において、１は交流電源、２はフィルタコンデンサ、３，４，９，１０はダイオード、５，６はインダクタ、７，８は寄生ダイオードを有する半導体スイッチング素子（ＭＯＳＦＥＴ）、１１は平滑コンデンサ、１２，１３は直流出力端子である。
【０００５】
この従来技術の概略的な動作としては、交流電源電圧の半周期ごとにスイッチング素子７，８のうちの一方をオン・オフして他方をダイオード動作させ、インダクタ５，６に蓄積されたエネルギーを放出して平滑コンデンサ１１に蓄積する動作を繰り返すことにより、交流入力電流の導通角を拡げて力率を改善する。
特に、この従来技術によれば、ダイオード３，４のうちの一方が常に導通することになるため、混合ブリッジの出力側とアースとの間の電位変動が交流電源周波数による低周波電位変動となり、特許文献２のＦｉｇ.１の回路と比較してＥＭＩノイズを低減できる利点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−８６７５７号公報（段落［００３５］〜［００３９］、図１，図２等）
【特許文献２】ＵＳ２００６／０２０８７１１Ａ１（Ｆｉｇ.１，Ｆｉｇ.１０等）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
さて、図４の回路では、インダクタ５または６の電流が零になる期間が存在し、いわゆる電流断続モードが発生する。この電流断続モードでは、図５に示すように、混合ブリッジのスイッチング素子７または８の電圧に高周波振動が発生する。
この高周波振動は、インダクタ５や６のインダクタンス値とスイッチング素子７や８の寄生容量のキャパシタンス値とによって決まる共振周波数の振動となり、この共振周波数は数百［ｋＨＺ］から数［ＭＨｚ］に及ぶことがある。ここで、インダクタ５または６の電流が零になる期間では、ダイオード３または４がオフ状態となるため、混合ブリッジの出力側とアースとの間の電位変動が上記共振周波数の高周波電位変動となり、ＥＭＩノイズが増加するという問題がある。
【０００８】
そこで、本発明の解決課題は、インダクタの電流が零になる期間を含めて全ての動作範囲でＥＭＩノイズの低減を可能にした直流電源装置用力率改善回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１に係る発明は、ダイオードと半導体スイッチング素子との直列回路を複数、並列に接続してなる混合ブリッジと、前記混合ブリッジの交流入力端子間にインダクタを介して接続された交流電源と、前記混合ブリッジの直流出力端子間に接続された平滑コンデンサと、前記交流電源の両端と前記混合ブリッジの一方の直流出力端子との間にそれぞれ接続された第１，第２のダイオードと、を備え、
前記半導体スイッチング素子のオン・オフにより、前記インダクタにエネルギーを蓄積すると共に蓄積エネルギーを前記混合ブリッジを介して前記平滑コンデンサに放出する動作を繰り返して交流入力側の力率を改善する直流電源装置用力率改善回路において、
前記第１のダイオードに並列に接続された第１のスイッチと、
前記第２のダイオードに並列に接続された第２のスイッチと、
前記第１，第２のスイッチを交互にオン・オフさせるための制御回路と、を備えたものである。
【００１０】
請求項２に係る発明は、請求項１に記載した直流電源装置用力率改善回路において、前記制御回路は、前記交流電源の電圧極性を判別して前記第１，第２のスイッチをオン・オフする手段からなるものである。
【発明の効果】
【００１１】
本発明によれば、インダクタの電流が零になる期間の混合ブリッジの出力側とアースとの間の電位変動が常に交流電源周波数の低周波電位変動になるため、全動作範囲においてＥＭＩノイズを低減させることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態を示す回路図である。
【図２】図１の実施形態の変形例を示す回路図である。
【図３】図１及び図２の実施形態に適用される制御回路の回路図である。
【図４】特許文献２に記載された従来技術を示す回路図である。
【図５】図４に示した従来技術の問題点を説明するための波形図である。
【発明を実施するための形態】
【００１３】
以下、図に沿って本発明の実施形態を説明する。
まず、図１はこの実施形態を示す回路図であり、図４と共通する構成要素には同一の参照符号を付してある。
【００１４】
すなわち、ダイオード９とＭＯＳＦＥＴ等のスイッチング素子７との直列回路と、ダイオード１０とスイッチング素子８との直列回路とを並列に接続して混合ブリッジを構成し、その一対の交流入力端子をインダクタ５,６及びフィルタコンデンサ２を介して交流電源１の両端に接続する。また、混合ブリッジの一対の直流出力端子の間に平滑コンデンサ１１を接続すると共に、この平滑コンデンサ１１の両端を直流出力端子１２，１３とする。
【００１５】
更に、図４と同様に、フィルタコンデンサ２の両端とスイッチング素子７，８同士の接続点（混合ブリッジの負側出力端子）との間に、第１のダイオード３,第２のダイオード４を図示の極性でそれぞれ接続し、これらのダイオード３，４に、第１のスイッチとしてのスイッチング素子１４，第２のスイッチとしてのスイッチング素子１５をそれぞれ並列に接続する。なお、スイッチング素子７，８，１４，１５をオン・オフするための制御回路は、図示を省略してある。
【００１６】
ここで、スイッチング素子１４，１５としては、図示するようにＭＯＳＦＥＴを用いることが望ましい。すなわち、ＭＯＳＦＥＴは寄生ダイオードが構造的に内蔵されているので、図２に示す変形例のように、図１におけるダイオード３，４を省略した形で回路を構成することが可能である。
なお、図２のような回路でも、請求項１に記載するように第１，第２のダイオード（ＭＯＳＦＥＴの寄生ダイオード）にそれぞれ第１，第２のスイッチ（ＭＯＳＦＥＴ自体）を並列に接続する構成は、等価的に実現されている。
【００１７】
図１，図２の回路において、スイッチング素子７，８のオン・オフによる力率改善動作は図４と同様である。
また、スイッチング素子１４または１５を交互にオン・オフすることにより、混合ブリッジの負側出力端子の電位を交流入力側の何れか一方に接続することができるため、インダクタ５，７を流れる電流が零になる期間が存在しても、スイッチング素子１４または１５のオンによって混合ブリッジの出力側とアースとの間の電位変動が常に交流電源周波数の低周波電位変動となり、いわゆる電流断続モードを含む全動作範囲でＥＭＩノイズを低減させることができる。
【００１８】
ここで、スイッチング素子１４，１５は、交流電源電圧の極性に応じてオン・オフを制御することができる。例えば、交流電源電圧の極性が正（インダクタ５からダイオード９に電流が流れる方向を正とする）の場合は、スイッチング素子１４をオンさせ、スイッチング素子１５をオフさせる。逆に、交流電源電圧の極性が負の場合には、スイッチング素子１４をオフさせ、スイッチング素子１５オンさせることで、スイッチング損失をほとんど無視することが可能となる。
【００１９】
この場合、交流電源電圧の極性判別にはコンパレータなどを用いてもよいし、図３に示すような制御回路を用いて交流電源電圧の極性を判別し、スイッチング素子１４，１５を駆動してもよい。
すなわち、図３において、ＰＮＰ型のトランジスタ２２，２３のエミッタをスイッチング素子１４，１５のゲートに接続し、トランジスタ２２，２３のコレクタを混合ブリッジの負側出力端子に接続する。また、トランジスタ２２，２３のベース−コレクタ間にツェナーダイオード１８,１９を接続し、かつ、ベース−エミッタ間にダイオード２０,２１を接続すると共に、ダイオード２０,２１のアノードとフィルタコンデンサ２の両端との間に抵抗１６，１７を接続する。これらのトランジスタ２２，２３、ツェナーダイオード１８,１９、ダイオード２０,２１及び抵抗１６，１７により、スイッチング素子１４，１５の制御回路が構成される。
【００２０】
上記構成によれば、制御回路内のツェナー電圧等の回路定数を適宜設定することにより、交流電源電圧の極性が正のときにトランジスタ２２及びスイッチング素子１４をオン（スイッチング素子１５はオフ）させ、逆に交流電源電圧の極性が負のときにトランジスタ２３及びスイッチング素子１５をオン（スイッチング素子１４はオフ）させることができ、交流電源電圧の極性に応じてスイッチング素子１４，１５を駆動することが可能になる。
【産業上の利用可能性】
【００２１】
本発明は、例えばバッテリ充電器等を始めとして、各種の直流電源装置用の力率改善回路に利用可能である。
【符号の説明】
【００２２】
１：交流電源
２：フィルタコンデンサ
３，４，９，１０，２０，２１：ダイオード
５，６：インダクタ
７，８，１４，１５：半導体スイッチング素子
１１：平滑コンデンサ
１２，１３：直流出力端子
１６，１７：抵抗
１８，１９：ツェナーダイオード
２２，２３：トランジスタ
【図１】
0005772367.tif 000002
【図２】
0005772367.tif 000003
【図３】
0005772367.tif 000004
【図４】
0005772367.tif 000005
【図５】
0005772367.tif 000006