(57)【特許請求の範囲】
【請求項１】
積分入力端子、前記積分入力端子と接合或いは分けることができる加算入力端子、出力端子、積分キャパシタ、およびリセットスイッチを備える積分加算増幅器と、
前記積分加算増幅器の前記積分入力端子に接続する光検出器と、
第一電極が前の時間遅延積分（ＴＤＩ）ステージの出力に接続し、第二電極が前記積分加算増幅器の前記加算入力端子に接続する加算キャパシタと、
複数のスイッチおよび複数の蓄積回路を含み、前記積分加算増幅器の前記出力端子に接続する入力端子を備え、その後の時間遅延積分（ＴＤＩ）ステージの前記加算キャパシタに接続する出力端子を備える相関二重サンプルホールド（ＣＤＳ）回路と、
を含み、
まず、前記リセットスイッチを閉じて、前記積分加算増幅器をリセットし、前記リセットスイッチがその後開いたとき、前記光検出器のリセット信号と前記前の時間遅延積分（ＴＤＩ）ステージの相関二重サンプルホールド（ＣＤＳ）回路内に蓄積されたリセット信号は加算され、かつ前記相関二重サンプルホールド（ＣＤＳ）回路によってただちにサンプルホールドされ、
その後前記積分加算増幅器は前記光検出器のフォト信号の積分を開始し、
同時に前記光検出器の積分フォト信号と前記前の時間遅延積分（ＴＤＩ）ステージの前記相関二重サンプルホールド（ＣＤＳ）回路内に蓄積された前記フォト信号は加算されて１つの組み合わさったフォト信号となり、前記相関二重サンプルホールド（ＣＤＳ）回路によってサンプルホールドされ、
前記組み合わさったフォト信号と前記リセット信号は前記相関二重サンプルホールド（ＣＤＳ）回路内にホールドされ、以後の前記時間遅延積分（ＴＤＩ）ステージに伝送されるために準備される、
ことを特徴とする、相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項２】
前記積分加算増幅器は１つまたは複数のステージを含むことを特徴とする、請求項１に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項３】
前記積分入力端子と前記加算入力端子は接合して１つの入力端子となり、前記積分加算増幅器の前記積分キャパシタは前記入力端子に接続する第一電極および前記出力端子に接続する第二電極を備えることを特徴とする、請求項１に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項４】
前記積分加算増幅器はアナログ増幅器であり、単一または差動入力を備えることを特徴とする、請求項３に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項５】
前記積分加算増幅器は二段増幅器を備え、その第一段増幅器は前記フォト信号の積分を実行し、第二段増幅器は加算機能を実行し、前記第一段増幅器の入力は前記積分加算増幅器の積分入力端子となり、前記第二段増幅器の入力は前記第一段増幅器の出力に接続して前記積分加算増幅器の前記加算入力端子となり、前記第二段増幅器の出力は前記積分加算増幅器の前記出力端子となることを特徴とする、請求項１に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項６】
前記第一段増幅器はアナログ増幅器であり、単一または差動入力を備え、前記積分キャパシタの第一電極は前記積分入力端子に接続し、前記積分キャパシタの第二電極は前記第一段増幅器の出力に接続することを特徴とする、請求項５に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項７】
前記第二段増幅器はアナログ増幅器であり、単一または差動入力を備え、さらに追加キャパシタを備え、前記追加キャパシタの第一電極は前記第二段増幅器の入力に接続し、前記追加キャパシタの第二電極は前記第二段増幅器の出力に接続することを特徴とする、請求項５に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項８】
前記光検出器は光線を電流に変換できる感光性ダイオードを備えることを特徴とする、請求項１に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項９】
前記相関二重サンプルホールド（ＣＤＳ）回路の前記蓄積回路は蓄積キャパシタと緩衝増幅器を備えることを特徴とする、請求項１に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項１０】
前記組み合わされたリセット信号と前記組み合わされたフォト信号は前記相関二重サンプルホールド（ＣＤＳ）回路の独立蓄積回路内で平行に伝送されることを特徴とする、請求項１に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項１１】
前記組み合わされたリセット信号と前記組み合わされたフォト信号は前記蓄積回路の単一チェーン内で伝送され、前記組み合わされたリセット信号と前記組み合わされたフォト信号は各前記蓄積回路により１度に１つずつ伝送されることを特徴とする、請求項１に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項１２】
前記光検出器、前記積分加算増幅器、および前記相関二重サンプルホールド（ＣＤＳ）回路は単一基板上で統合され、その中の複数の前記積分加算増幅器、前記相関二重サンプルホールド（ＣＤＳ）回路、および複数の前記光検出器は物理的に隔離され、複数の前記積分加算増幅器と前記相関二重サンプルホールド（ＣＤＳ）回路が、光線を受ける過程で複数の前記光検出器が有害な放射線に晒されたとき、有害な放射線を避けるよう遮蔽されるようにすることを特徴とする、請求項１に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項１３】
積分入力端子、前記積分入力端子と接合或いは分かれることができる加算入力端子、出力端子、積分キャパシタ、およびリセットスイッチを備える積分加算増幅器と、
前記積分加算増幅器の前記積分入力端子に接続する光検出器と、
第一電極が前の時間遅延積分（ＴＤＩ）ステージの出力に接続し、第二電極が前記積分加算増幅器の前記加算入力端子に接続する加算キャパシタと、
複数のスイッチおよび複数の蓄積回路を含み、前記積分加算増幅器の前記出力端子に接続する入力端子を備え、その後の時間遅延積分（ＴＤＩ）ステージの前記加算キャパシタに接続する出力端子を備える相関二重サンプルホールド（ＣＤＳ）回路と、
を含み、
まず、前記リセットスイッチを閉じて、前記積分加算増幅器をリセットし、前記リセットスイッチがその後開いたとき、前記相関二重サンプルホールド（ＣＤＳ）回路によってリセット信号が生成されサンプルホールドされ、
その後前記積分加算増幅器は前記光検出器のフォト信号の積分を開始し、累積信号を生成し、その累積信号は前記光検出器の積分フォト信号が前記前の時間遅延積分（ＴＤＩ）ステージの前記相関二重サンプルホールド（ＣＤＳ）回路においてサンプルホールドされたものであり、前記前の時間遅延積分（ＴＤＩ）ステージの前記相関二重サンプルホールド（ＣＤＳ）回路においてホールドされたリセット信号との差異の総和であり、前記累積信号は前記相関二重サンプルホールド（ＣＤＳ）回路によってサンプルホールドされ、
前記累積信号と前記リセット信号は前記相関二重サンプルホールド（ＣＤＳ）回路内にホールドされ、以後の前記時間遅延積分（ＴＤＩ）ステージに伝送されるために準備される、
ことを特徴とする、相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項１４】
前記積分加算増幅器は１つまたは複数のステージを含むことを特徴とする、請求項１３に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項１５】
前記積分入力端子と前記加算入力端子は接合して１つの入力端子となり、前記積分加算増幅器の前記積分キャパシタは前記入力端子に接続する第一電極および前記出力端子に接続する第二電極を備えることを特徴とする、請求項１３に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項１６】
前記積分加算増幅器はアナログ増幅器であり、単一または差動入力を備えることを特徴とする、請求項１５に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項１７】
前記積分加算増幅器は二段増幅器を備え、その第一段増幅器は前記フォト信号の積分を実行し、第二段増幅器は加算機能を実行し、前記第一段増幅器の入力は前記積分加算増幅器の積分入力端子となり、前記第二段増幅器の入力は前記第一段増幅器の出力に接続して前記積分加算増幅器の前記加算入力端子になり、前記第二段増幅器の出力は前記積分加算増幅器の前記出力端子になることを特徴とする、請求項１３に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項１８】
前記第一段増幅器はアナログ増幅器であり、単一または差動入力を備え、前記積分キャパシタの第一電極は前記積分入力端子に接続し、前記積分キャパシタの第二電極は前記第一段増幅器の出力に接続することを特徴とする、請求項１７に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項１９】
前記第二段増幅器はアナログ増幅器であり、単一または差動入力を備え、さらに追加キャパシタを備え、前記追加キャパシタの第一電極は前記第二段増幅器の入力に接続し、前記追加キャパシタの第二電極は前記第二段増幅器の出力に接続することを特徴とする、請求項１７に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項２０】
前記光検出器は光線を電流に変換できる感光性ダイオードを備えることを特徴とする、請求項１３に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項２１】
前記相関二重サンプルホールド（ＣＤＳ）回路の前記蓄積回路は蓄積キャパシタおよび緩衝増幅器を備えることを特徴とする、請求項１３に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項２２】
前記リセット信号および前記累積信号は前記相関二重サンプルホールド（ＣＤＳ）回路の独立蓄積回路内で平行に伝送されることを特徴とする、請求項１３に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項２３】
前記リセット信号および前記累積信号は前記蓄積回路の単一チェーン内で伝送され、前記リセット信号および前記累積信号は各前記蓄積回路により１度に１つずつ伝送されることを特徴とする、請求項１３に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【請求項２４】
前記光検出器、前記積分加算増幅器、および前記相関二重サンプルホールド（ＣＤＳ）回路は単一基板上で統合され、その中の複数の前記積分加算増幅器、前記相関二重サンプルホールド（ＣＤＳ）回路、および複数の前記光検出器は物理的に隔離され、複数の前記積分加算増幅器と前記相関二重サンプルホールド（ＣＤＳ）回路が、光線を受ける過程で複数の前記光検出器が有害な放射線に晒されたとき、有害な放射線を避けるよう遮蔽されるようにすることを特徴とする、請求項１３に記載の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して言えば固体イメージセンサの分野に関するものであって、特にＸ線イメージスキャンアプリケーションに用いる相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）方式センサに関するものである。
【背景技術】
【０００２】
本発明は、高速Ｘ線イメージスキャンアプリケーションに適用される時間遅延積分（ＴＤＩ）方式相補型金属酸化膜半導体（ＣＭＯＳ）リニアイメージセンサに関するものである。時間遅延積分（ＴＤＩ）イメージセンサは、高速ラインスキャンアプリケーションに使用されるとき、その積分入力光信号は非常に低い。通常のラインスキャンアプリケーションにおいては、積分入力光信号を増加させる一つの方法はスキャン速度を下げることであり、これは積分時間を増加させることになる。この時間遅延積分（ＴＤＩ）センサは、スキャンスピードを犠牲にすることなくラインスキャン検出器システムの光信号を増加させる。この時間遅延積分（ＴＤＩ）センサは通常、たとえば電荷結合素子（ＣＣＤ）のような電荷転送素子を使用することで実行される。
【０００３】
電荷結合素子（ＣＣＤ）時間遅延積分（ＴＤＩ）アレイにおいては、各検出器の画素はＮ段の時間遅延積分（ＴＤＩ）のロケーションを含む。たとえば、Ｍ画素のリニアディテクタについては、二次元Ｍ×Ｎ段の電荷結合素子（ＣＣＤ）アレイを含み、各画素がＮ段の電荷結合素子（ＣＣＤ）は走査方向と平行である。この第一段の電荷結合素子（ＣＣＤ）の操作中は、１線時間（Ｌｉｎｅ  Ｔｉｍｅ）の間に相当する積分時間に光信号を積分する。
この信号電荷は電荷結合素子（ＣＣＤ）の第一段から第二段に移動し、スキャンされるオブジェクトも、信号電荷の移動と同期して、電荷結合素子（ＣＣＤ）の第一段から第二段に移動する。この第二段電荷結合素子（ＣＣＤ）は、同じオブジェクトに対し第二積分時間の間に信号電荷を積分する。このため、積分時間終了時には、この第二段電荷結合素子（ＣＣＤ）の信号電荷は、第一段から受けた信号電荷の２倍になる。
続いて、第二段電荷結合素子（ＣＣＤ）の信号電荷はオブジェクトの移動と同期して第三段へ移動する。この第三段電荷結合素子（ＣＣＤ）は第二段から信号を受信する以外に、再度光信号を積分する。この過程を繰り返し、最後のＮ段電荷結合素子（ＣＣＤ）に到達したとき、光信号はＮ倍に増大する。そして、出力電荷結合素子（ＣＣＤ）シフトレジスタを利用して、順にＭ画素の信号を読み出す。
【０００４】
この電荷結合素子（ＣＣＤ）時間遅延積分（ＴＤＩ）イメージングシステムは、たとえばコンピュータ断層撮影（ＣＴスキャン）や歯科用パノラマ断層撮影などの可視高速工業検査用アプリケーションと医療用Ｘ線スキャンアプリケーションに広く使用されているが、Ｘ線工業検査用アプリケーションは確かに欠点を有する。
Ｘ線工業検査システムにおいては、通常、この検出器の画素サイズは普通の電荷結合素子（ＣＣＤ）センサの画素サイズと比べて相当大きい。この種のアプリケーションでは、必要とされる画素サイズの範囲は数ミリメートルから数十ミリメートルである。画素サイズが増加するとき、電荷結合素子（ＣＣＤ）の走査速度は大幅に落ちるため、この種のアプリケーションには不適切である。
【０００５】
この電荷結合素子（ＣＣＤ）時間遅延積分（ＴＤＩ）イメージングシステムの２つ目の欠点は、Ｘ線放射線により非常にダメージを受けやすいところにある。医療用Ｘ線スキャンアプリケーションにおいては、使用されるＸ線エネルギーと用量は通常、工業用検査アプリケーションよりかなり低い。医療用アプリケーションにおいては、Ｘ線量は米国連邦食品医薬品局（ＦＤＡ）により規制されているだけでなく、人間の軟組織のせいでそのエネルギー量は通常１００Ｋ電子ボルト（ｅｖ）より低い。工業用アプリケーションについては、必要とされる検査材料の種類に応じて決められており、使用されるエネルギー量の範囲は５０Ｋ電子ボルトから１５Ｍ電子ボルトである。工業検査用システムにおいては、Ｘ線量の規制はないので、使用される線量は医療用スキャンシステムに用いられる線量よりかなり高い。Ｘ線の下での電荷結合素子（ＣＣＤ）センサの放射線被爆の累積はその暗電流を増加させ、その井戸型電位を移動させるので、その使用可能年数が減少することがある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、Ｘ線工業検査システムにおける電荷結合素子（ＣＣＤ）検出器の欠点を軽減できる相補型金属酸化膜半導体（ＣＭＯＳ）検出器システムの実施にある。電荷領域における信号電荷は１つの相補型金属酸化膜半導体（ＣＭＯＳ）回路からもう１つの相補型金属酸化膜半導体（ＣＭＯＳ）回路へ移動することはないので、相補型金属酸化膜半導体（ＣＭＯＳ）回路を使用して時間遅延積分（ＴＤＩ）センサを実行するのはより難しい。
【０００７】
したがって、本発明の目的は、標準の相補型金属酸化膜半導体（ＣＭＯＳ）製造プロセスを使用して実施できる時間遅延積分（ＴＤＩ）イメージセンサ構造を提供することにある。
【０００８】
本発明のもう１つの目的は、たとえばＸ線工業検査システムのような画素間の距離がより大きいシステムへの使用に適しており、読み出し速度を犠牲にしない時間遅延積分（ＴＤＩ）イメージセンサ検出器システムを提供することにある。
【０００９】
本発明の更なる目的は、相補型金属酸化膜半導体（ＣＭＯＳ）回路をフォトダイオード検出器と分けることができ、相補型金属酸化膜半導体（ＣＭＯＳ）回路を容易に遮蔽してＸ線放射線によるダメージを回避できる時間遅延積分（ＴＤＩ）検出システムを提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、フォトダイオードを検出器として使用して入力光信号を統合する。各時間遅延積分（ＴＤＩ）ステージ（段数）は、フォトダイオード検出器、複数の増幅器、複数の蓄積キャパシタ、および複数のスイッチを含む。各フォトダイオードは、積分増幅器、加算回路、および複数の蓄積回路に接続する。この積分加算機能は、単一または複数の増幅器において実行することができる。この蓄積回路は蓄積キャパシタと緩衝増幅器を使用して実行する。
相関二重サンプルホールド（ＣＤＳ）技術を用いてフォト信号とリセット電圧を同時にホールドする。相関二重サンプルホールド（ＣＤＳ）フォト信号（信号とリセット）電圧を次の時間遅延積分（ＴＤＩ）ステージに伝送して加算に用い、オフセットノイズが累積することはない。序列中の次の時間遅延積分（ＴＤＩ）ステージは１積分時間（線時間）の間にフォト信号を積分するだけでなく、前の時間遅延積分（ＴＤＩ）ステージから蓄積された相関二重サンプルホールド（ＣＤＳ）電圧を受ける。加算回路は電流と前の時間遅延積分（ＴＤＩ）ステージの相関二重サンプルホールド（ＣＤＳ）フォト信号を組み合わせ、この新しい相関二重サンプルホールド（ＣＤＳ）電圧を蓄積回路に出力する。蓄積された相関二重サンプルホールド（ＣＤＳ）電圧は次の時間遅延積分（ＴＤＩ）ステージへ伝送される。
この過程を最後の時間遅延積分（ＴＤＩ）ステージに到達するまで繰り返すことで、差動増幅器は相関二重サンプルホールド（ＣＤＳ）信号を読み出す。通常は、標準相補型金属酸化膜半導体（ＣＭＯＳ）リニアフォトダイオードアレイ（ＰＤＡ）に類似するデジタルスキャンシフトレジスタに使用して読み出しを実行する。この時間遅延積分（ＴＤＩ）機能の操作は、電荷積分、加算、および相関二重サンプルホールド（ＣＤＳ）信号の蓄積と転送を含み、この操作は複数の制御スイッチと１組のタイミング信号によって制御される。
【発明の効果】
【００１１】
相補型金属酸化膜半導体（ＣＭＯＳ）回路を使用して時間遅延積分（ＴＤＩ）センサを実行する本発明の利点は多数ある。まず、標準的な商業用相補型金属酸化膜半導体（ＣＭＯＳ）製造プロセスを用いれば、増幅器やタイミング発生器やドライバといったあらゆる周辺機器はフォトダイオードと統合できる。次に、たとえば０．８ミリメートルから数ミリメートル画素サイズのような大きい画素サイズの検出器で実施できる。
これは、たとえばカーゴコンテナや石油輸送管の検査のような、必要な画素サイズが大きいＸ線スキャンアプリケーションに特に有益である。電荷結合素子（ＣＣＤ）がより小さい画素サイズでの稼動に優れていることはよく知られている。画素サイズが大きくなったとき、電荷結合素子（ＣＣＤ）の速度は大幅に低下する。このため、相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）センサはＸ線工業用スキャンアプリケーションへの使用に適している。
３つめに、電荷結合素子（ＣＣＤ）と相補型金属酸化膜半導体（ＣＭＯＳ）回路はＸ線放射線によるダメージを受け易いことはよく知られている。この相補型金属酸化膜半導体（ＣＭＯＳ）実行中は、周辺回路はフォトダイオードアレイと同じチップ上で統合されるが、フォトダイオード検出器は十分な間隔または隙間を有している。したがって、周辺回路は、鉛のような重金属で覆って遮蔽しＸ線放射線によるダメージを避けることが容易になる。
【００１２】
相補型金属酸化膜半導体（ＣＭＯＳ）回路を使用して時間遅延積分（ＴＤＩ）検出器システムを実行する利点は、標準的な相補型金属酸化膜半導体（ＣＭＯＳ）製造プロセスを用いれば、あらゆる操作時にクロックパルス発生器および信号処理回路を単一チップ上で統合できることである。これにより、製造コストを削減できる。
【００１３】
相補型金属酸化膜半導体（ＣＭＯＳ）回路を使用してＸ線時間遅延積分（ＴＤＩ）検出器システムを実行するもう１つの利点は、より大きな画素サイズで、また非常に速い走査速度で実行できることである。
【００１４】
相補型金属酸化膜半導体（ＣＭＯＳ）回路を使用して時間遅延積分（ＴＤＩ）検出器システムを実行する更なる利点は、相補型金属酸化膜半導体（ＣＭＯＳ）回路とフォトダイオードを分けられることである。これにより、相補型金属酸化膜半導体（ＣＭＯＳ）回路を適切に遮蔽してＸ線放射線によるダメージを回避できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）ステージを示す図である。
【図２】Ｎ段のＴＤＩステージを有する１行のＴＤＩ画素を示す図と、デジタルスキャンシフトレジスタのブロック図である。
【図３】出力差動増幅器がビデオ信号を読み出すことを示すブロック図である。
【図４】ＴＤＩセンサ操作のタイミングチャートである。
【図５】本発明のもう１つの好ましい実施例を示す図である。
【図６】ＴＤＩセンサ操作のもう１つのタイミングチャートである。
【発明を実施するための形態】
【００１６】
本発明の上述およびその他の目的と利点が、この技術を熟知する者にとって明らかになるよう、図面を参照しながら、現在知られる本発明の実施の最適な模式を説明する。
【実施例】
【００１７】
図１から図４は本発明の好ましい実施例の説明である。図１は時間遅延積分（ＴＤＩ）ステージ１００の回路図を示している。図２はＮ段の時間遅延積分（ＴＤＩ）ステージのリニアディテクタの画素の回路図を示す。Ｍ画素配列については、図２に示すように、Ｍ行の回路を含む。図３は最後の時間遅延積分（ＴＤＩ）ステージで信号を読み出す際の相関二重サンプルホールド（ＣＤＳ）差動増幅器のブロック図を示す。図４は時間遅延積分（ＴＤＩ）センサ操作のタイミングチャートを示す。
【００１８】
図１に示すように、各時間遅延積分（ＴＤＩ）ステージ１００は、フォトダイオード１０１、加算キャパシタ１０２、積分加算増幅器１０３、および相関二重サンプルホールド（ＣＤＳ）回路１０４を含む。この積分加算増幅器１０３は、増幅器Ａ１、積分キャパシタＣ１、およびリセットスイッチＳＷ１を含む。積分キャパシタＣ１とリセットスイッチＳＷ１は増幅器Ａ１の入力と出力端子の間を介して接続する。相関二重サンプルホールド（ＣＤＳ）回路１０４は、２つの入力スイッチＳＷ２およびＳＷ３と、キャパシタＣ２および緩衝増幅器Ａ２を含む第一蓄積回路と、転送スイッチＳＷ４と、キャパシタＣ３と緩衝増幅器Ａ３を含む第二蓄積回路と、キャパシタＣ４と緩衝増幅器Ａ４を含む第三蓄積回路と、２つの出力スイッチＳＷ５およびＳＷ６を含む。
加算キャパシタ１０２を使用して前の各時間遅延積分（ＴＤＩ）ステージからのリセットおよびフォト信号電圧を受ける。積分加算増幅器１０３を使用して、フォトダイオード１０１をリセットし、前の各時間遅延積分（ＴＤＩ）ステージとそれ自体のフォトダイオード１０１のリセットおよびフォト信号電圧を積分かつ加算する。相関二重サンプルホールド（ＣＤＳ）回路１０４を使用して、積分加算増幅器１０３出力からの組み合わせられたリセットおよびフォト信号電圧をサンプルホールドする。
【００１９】
図２は、直列Ｎ段の個別時間遅延積分（ＴＤＩ）回路を備える１行画素を示す。各個別の時間遅延積分（ＴＤＩ）ステージは時間遅延積分（ＴＤＩ）ステージ１００の複製であり、異なるのは第一ステージ５０と最終ステージ２００である。時間遅延積分（ＴＤＩ）第一ステージ５０には前の段が無いので、加算キャパシタ５２のプレートは接地される。最終ステージ２００では、緩衝増幅器Ａ３およびＡ４はより大きな駆動電気容量を備える緩衝増幅器２０５および２０６で代替し、図３が示すように、出力差動増幅器２０のより大きな容量性負荷を駆動する。リセットおよびフォト信号の読み出しを便利にするために、この最終ステージ２００の出力スイッチＳＷ５およびＳＷ６は１組のスイッチ２０７で代替する。スイッチ２０７はデジタルスキャンシフトレジスタ１０からの出力を表すＳＭによって駆動する。スキャンシフトレジスタ１０は標準のフォトダイオードアレイに類似したＭ段アレイの各画素を順に読み出す。各時間遅延積分（ＴＤＩ）ステージが備えるスイッチＳＷ１からＳＷ６は、図４に示すように、同じクロックパルスによって駆動する。
【００２０】
図１を参照すると、操作中は、フォトダイオード１０１と積分加算増幅器１０３はフォト信号の積分プロセス開始前にスイッチＳＷ１を閉じる（ｃｌｏｓｅ）ことによってリセットする。同時に、スイッチＳＷ２およびＳＷ６もク閉じる。このスイッチＳＷ６を閉じることで、キャパシタＣ４上に蓄積されたリセット電圧が次の時間遅延積分（ＴＤＩ）ステージに転送される。このため、加算キャパシタ１０２を経由して、前の時間遅延積分（ＴＤＩ）ステージのリセット電圧と増幅器１０３のリセと電圧が加算される。組み合わされたリセット電圧はスイッチＳＷ２を経由してキャパシタＣ２上に蓄積される。
各時間遅延積分（ＴＤＩ）ステージにおいて積分プロセスを開始するために、スイッチＳＷ１を開き（ｏｐｅｎ）、続いてスイッチＳＷ２およびＳＷ６を開く。図４のタイミングチャートが示すように、ＳＷ２とＳＷ１を開く間には遅延が生じる（ＳＷ１はＳＷ２より早く開く）。これは、キャパシタＣ２中でこのリセット電圧をサンプリングする前に、増幅器Ａ１は設定を行うことを示している。
【００２１】
一旦積分プロセスが始まると、ＳＷ５は閉じ、キャパシタＣ３上に蓄積されたフォト信号は次の時間遅延積分（ＴＤＩ）ステージに転送される。このため、加算キャパシタ１０２を経由して、前の時間遅延積分（ＴＤＩ）ステージのフォト信号とフォトダイオード１０１からの現在の時間遅延積分（ＴＤＩ）ステージのフォト信号は加算される。この積分サイクルが終了したとき、スイッチＳＷ３は閉じ、組み合わされたフォト信号がサンプリングされ、キャパシタＣ３に蓄積される。スイッチＳＷ３が開いた後、スイッチＳＷ４は閉じ、Ｃ２上に蓄積されたリセット電圧はキャパシタＣ４に転送される。フォトダイオード１０１および増幅器Ａ１を再度リセットし、次の積分サイクルを開始する。図２に示すように、このプロセスを最後の時間遅延積分（ＴＤＩ）ステージ２００に到達するまで繰り返す。
【００２２】
パルスＳＩのスタートによってスキャンシフトレジスタ１０を開始し、標準フォトダイオードアレイに類似したＭ画素のリニアアレイから信号を順に読み出す。１つの画素がスキャンシフトレジスタ１０の出力ＳＭによってアドレスされたとき、この画素のリセットおよびフォト信号電圧は処理に用いられる相関二重サンプルホールド（ＣＤＳ）出力差動増幅器２０に転送される。利得段３０を加えて信号レベルを増加することができる。こうして、図４に示すように、シングルエンドビデオ信号を獲得する。
【００２３】
図５に本発明のもう１つの好ましい実施例を示し、時間遅延積分（ＴＤＩ）ステージについて説明する。この図１と図５の回路の唯一の差異は、図１中の積分加算増幅器１０３の機能は図５の積分増幅器６０および加算増幅器７０で代替する点にある。図１と図５の相関二重サンプルホールド（ＣＤＳ）回路は同じである。積分増幅器６０は、増幅器Ａ１ａ、積分キャパシタＣ１ａ、およびリセットスイッチＳＷ１ａを含む。積分増幅器６０の機能は、フォトダイオード１０１をリセットし、フォト信号を積分キャパシタＣ１ａ中で積分することである。加算増幅器７０は、増幅器Ａ１ｂ、積分キャパシタＣ１ｂ、およびリセットスイッチＳＷ１ｂを含む。加算増幅器７０の機能は、加算キャパシタ６１を経由したフォトダイオード１０１のリセットおよびフォト電圧と加算キャパシタ６２を経由して前の時間遅延積分（ＴＤＩ）ステージから受けたリセットおよびフォト電圧を加算することである。
【００２４】
相関二重サンプルホールド（ＣＤＳ）回路１０４はその後、上記に説明したのと同じサンプルホールド機能を実行する。図４のタイミング図は、積分機能と加算機能を分けるよう、わずかな修正を加える必要がある。
【００２５】
図１および図４が示すように、相関二重サンプルホールド（ＣＤＳ）回路１０４は２つの平行した独立蓄積回路を使用し、リセット信号およびフォト信号を伝送する。代替方法として、チェーン（Ｃｈａｉｎ）蓄積回路を使用でき、このリセット信号およびフォト信号はこのチェーンを経由して１回に１つずつ伝送される。単一チェーン蓄積回路を使用する利点は、リセット電圧とフォト信号が緩衝増幅器によって生じた同じオフセットを有することにある。このため、その後の時間遅延積分（ＴＤＩ）ステージによってこのオフセットが完全に取り除ける。
【００２６】
本発明はもう１つの好ましい実施例を有し、図１に示す時間遅延積分（ＴＤＩ）ステージは図６に示す時系列で代替して操作できる。この操作モードでは、相関二重サンプルホールド（ＣＤＳ）回路１０４に蓄積されたリセット信号およびフォト信号とフォトダイオード１０１のフォト信号を加算する前に、まずこのリセット信号とフォト信号の間の差異を取得することができる。そして、累積フォト信号をキャパシタＣ３中でサンプルホールドでき、フォトダイオード１０１のリセット信号もキャパシタＣ２中でサンプルホールドでき、前の時間遅延積分（ＴＤＩ）ステージのリセット信号とは組み合わせない。この図４および図６のタイミングチャートによって表された２種類の操作モードによって本発明の利点が維持される。
【００２７】
同様に、図６が表す新たな操作モードも、わずかなタイミングの修正を加えて、図５の時間遅延積分（ＴＤＩ）回路に応用することで、積分と加算機能を分けるのが便利になる。
【００２８】
以上に説明した好ましい実施例は本発明の例に過ぎず、本発明から様々な変化を導き出すことができる。
【符号の説明】
【００２９】
２０    積分増幅器
３０    利得段
５０    第一ステージ
５２    加算キャパシタ
６０    積分増幅器
６１    加算キャパシタ
６２    加算キャパシタ
７０    加算キャパシタ
１００  ＴＤＩステージ
１０１  フォトダイオード
１０２  加算キャパシタ
１０３  積分加算増幅器
１０４  相関二重サンプルホールド（ＣＤＳ）回路
２００  最終ステージ
２０５  緩衝増幅器
２０６  緩衝増幅器
２０７  スイッチ
【図１】
0005809492.tif 000002
【図２】
0005809492.tif 000003
【図３】
0005809492.tif 000004
【図４】
0005809492.tif 000005
【図５】
0005809492.tif 000006
【図６】
0005809492.tif 000007