(57)【特許請求の範囲】
【請求項１】
一の装置と一以上の他の装置との間で時刻を同期させる時刻同期システムであって、
前記一の装置は、
独立した自己の発振手段に基づいてカウントされる所定桁数のバイナリデータに基づき当該一の装置における時刻データを計測する第一計時手段と、
所定時間毎に所定の基準時刻データを取得する基準時刻取得手段と、
前記基準時刻情報に応じて前記バイナリデータを補正する第一補正手段と、
前記一の装置において、所定時間毎に、所定のイーサネット（登録商標）パケットフレームからなるリセット情報を、マルチキャストパケットとして前記他の装置に配信する時刻調整データ配信手段と、を備え、
前記他の装置は、
前記一の装置から、マルチキャストパケットとして、前記イーサネット（登録商標）パケットフレームからなるリセット情報を受信する時刻調整データ受信手段と、
独立した自己の発振手段に基づいてカウントされる所定桁数のバイナリデータに基づき当該他の装置における時刻データを計測する第二計時手段と、
前記一の装置からの前記リセット情報を受信した場合に、当該他の装置においてカウントされるバイナリデータを補正する第二補正手段と、を備える
ことを特徴とする時刻同期システム。
【請求項２】
前記一の装置は、
２７桁のバイナリデータのカウントが可能なレジスタと１ｋＨｚの周波数のクロックとを備え、
前記第一計時手段は、
前記クロックの動作に基づいてカウントされる２７桁のバイナリデータに基づき当該一の装置における時刻データを計測する
ことを特徴とする請求項１記載の時刻同期システム。
【請求項３】
前記一の装置は、
前記基準時刻取得手段が、
２４時間毎に前記基準時刻データを取得する
ことを特徴とする請求項１又は２記載の時刻同期システム。
【請求項４】
前記一の装置及び他の装置は、所定のＥＴＣシステムを構成する装置である
ことを特徴とする請求項１〜３のいずれか一項記載の時刻同期システム。
【請求項５】
一の装置と一以上の他の装置との間で時刻を同期させる時刻同期方法であって、
前記一の装置が、
独立した自己の発振手段に基づいてカウントされる所定桁数のバイナリデータに基づき当該一の装置における時刻データを計測するステップと、
所定時間毎に所定の基準時刻データを取得するステップと、
前記基準時刻情報に応じて前記バイナリデータを補正するステップと、
前記一の装置において、所定時間毎に、所定のイーサネット(登録商標)パケットフレームからなるリセット情報を、マルチキャストパケットとして前記他の装置に配信するステップと、を有し、
前記他の装置が、
前記一の装置からマルチキャストパケットとして、前記イーサネット（登録商標）パケットフレームからなるリセット情報を受信するステップと、
独立した自己の発振手段に基づいてカウントされる所定桁数のバイナリデータに基づき当該他の装置における時刻データを計測するステップと、
前記一の装置からの前記リセット情報を受信した場合に、当該他の装置においてカウントされるバイナリデータを補正するステップと、を有する
ことを特徴とする時刻同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の装置からなるシステムにおいて時刻管理を行う時刻同期システムに関する。
【背景技術】
【０００２】
現在、高速道路の料金所等に設置されるＥＴＣシステムにおいては、時間帯に応じた通行料金の割引サービス等が実施されており、車両がゲートを通過した際の時刻情報が割引サービスの適否を判定するうえで重要なデータとなっている。
また、ＥＴＣレーンを通過する車両が異常ＥＴＣ車両（ＥＴＣシステムとＥＴＣ車載器の間で正常なやり取りが行われない車両）と判定された場合や、非ＥＴＣ車両（ＥＴＣ車載器を搭載していない車両）と判定された場合に、それらの判定を分析するため、ログとともに記録されている時刻情報が必要となることがある。
しかしながら、従来のＥＴＣシステムにおける時刻情報は、不正確である場合が多く、料金サービスやログ解析を実行する上で大きな障害となっていた。
【０００３】
ＥＴＣシステムの時刻情報が不正確である理由を説明する上で、まず、ＥＴＣシステムにおける時刻管理の仕組みについて説明を行う。
図２０は、従来のＥＴＣシステムの全体を表した外観図であり、図２１は、従来のＥＴＣシステムにおける時刻管理方法を説明するためのブロック図である。
一般に、ＥＴＣシステムは、図２０に示すように路側無線装置１ａを含む様々な装置によって構成されるシステムであるが、特に時刻管理に関する装置としては、図２１に示すように、路側無線装置１ａの他、料金サーバ３ａ、車線監視サーバ４ａ、ビデオ５ａといった料金所に設置される機器によってシステムを構成している。
【０００４】
図２１に示すように、従来のＥＴＣシステムにおいては、まず、料金所サーバ３ａが、上位システム２ａから１日一回ＬＡＮインタフェースを経由して正確な基準時刻データの配信を受けるようになっている。
料金所サーバ３ａは、上位システム２ａからこの基準時刻データを受信すると同時に路側無線装置１ａに対し同様の時刻データを出力し、続いて、路側無線装置１ａが車線監視サーバ４ａに対し同様の時刻データを送信する。
そして、車線監視サーバ４ａは、接点インタフェースを通してビデオ５ａ（ＥＴＣレーンを通過する車両を１台ずつ撮影するビデオ）に時刻データを送信することとしていた。
つまり、このような仕組みによってＥＴＣシステムを構成する各装置間の時刻の同期を図っているのである。
【０００５】
従って、システム全体として正確な時刻管理を実現するには、料金所サーバは勿論のこと、路側無線装置が常に正確な時刻データを管理していることが不可欠である。
つまり、路側無線装置が認識する時刻データが正確でなければ他の装置の時刻データも不正確なものとなってしまい、システム全体としての時刻データもその正確性を保つことができないのである。
【０００６】
そこで、従来の路側無線装置について図面を参照しながら説明する。
図２２は、従来のＥＴＣシステムの路側無線装置の構成を示すブロック図である。
図２２に示すように、従来の路側無線装置１ａは、ＣＰＵ盤１０ａ、無線インタフェース盤２０ａ、装置監視盤２１ａ、暗号／複合（ＳＡＭ）盤２２ａなどの複数のパネルによって構成されている。
この路側無線装置１ａにおいては、料金所サーバ３ａからＬＡＮインタフェースを通して受信したＩＰパケット内の時刻データをまずＣＰＵ盤１０ａが受け取る。
【０００７】
ＣＰＵ盤１０ａでは、受け取った時刻データに応じて、パネルに組み込まれているＯＳのタイマー割込を周期的に行うことでメモリ上のカウンタレジスタをアップさせ、このレジスタ値を読み込むことによって本装置の時刻としていた。
また、ＣＰＵ盤１０ａは、受け取った時刻データを電文形式（ソフト処理）にして他のパネルに分配するようにしている。
各パネルでは、ＣＰＵ盤１０ａから分配された電文を受信すると、その電文に含まれる時刻データに応じて各々のパネルに組み込まれているＯＳのタイマー割込を行い、カウントアップを行うことによって各パネルの時刻としていた。
このようなＥＴＣシステムに関する技術は、例えば、特許文献１乃至特許文献４に開示されている。
【０００８】
【特許文献１】特開２００２−２１６１８２号公報
【特許文献２】特開２００４−０３８７６４号公報
【特許文献３】特開２００４−１７１２３０号公報
【特許文献４】特開２００５−２５８７２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１乃至４に提案されているような従来のＥＴＣシステムにおいて通常行われる上述の時刻管理方法では、受信したパネルがそれぞれＯＳ上でタイマー割込を周期的に行うことで同期を行うようにしているため、タイマー割込の途中、より優先度の高い割込タスクや割り込み処理を禁止しているタスクが動作すると正確なカウントアップができない状態になってしまう。
この場合、次の同期時刻の配信までに少しずつ正しい時刻とずれてしまい、最大では１０秒以上ずれる事態も生じていた。
【００１０】
また、それぞれのパネルにおいてＯＳ上のタイマーによってカウントを行っているため、パネルによって時刻データがバラバラとなっていた。
例えば、あるイベントが生じたときの各パネルにおけるログ情報の打刻時間は大なり小なりずれて記録されることとなる。
この結果、車載監視サーバやビデオ等、ＥＴＣシステムを構成する他の装置において認識される時刻についても誤差が生じてしまい、通過車両と関連するログ記録時刻との対応付けが困難となっていた。
特に、ＥＴＣシステムでは、短時間に複数車両が通過する場合もあり、ミリ秒単位での正確な時刻情報の管理が必要であるにも係わらず、その実現は困難を極めていた。
【００１１】
このように、ＥＴＣシステムにおいては、例え定期的に正確な基準時間データを取得する仕組みが備わっていても、システムを構成する各装置でそれぞれ認識する時刻が不統一・不正確であるため、時刻管理が適正に行われず、結果、システムの信頼性が損なわれるものとなっていた。
【００１２】
本発明の目的は、上述した課題である、複数の装置が組み合わさって構成されるシステムにおける時刻認識の不正確さを解消し、極小時間単位での時刻管理が可能な時刻同期システムを提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明の時刻同期システムは、一の装置と一以上の他の装置とからなるシステムにおける時刻同期システムであって、前記一の装置は、所定の基準時刻データに応じて当該一の装置における時刻データを補正するとともに、所定の発振手段に基づき前記補正後の時刻データを計測し、前記他の装置は、前記一の装置における時刻データに応じて当該他の装置における時刻データを計測するようにしてある。
【００１４】
また、本発明の時刻同期装置は、一以上の他の装置と接続された時刻同期装置であって、所定の基準時刻データに応じて自己の時刻データを補正するとともに、所定の発振手段に基づき前記補正後の時刻データを計測する手段と、自己の時刻データに応じて前記他の装置における時刻データを計測させる手段と、を備える構成としてある。
【００１５】
また、本発明の時刻同期方法は、一の装置と一以上の他の装置とからなるシステムにおける時刻同期方法であって、所定の基準時刻データに応じて前記一の装置における時刻データを補正するステップと、所定の発振手段に基づき前記補正後の時刻データを計測するステップと、前記一の装置における時刻データに応じて前記他の装置における時刻データを計測するステップと、を有する方法としてある。
【００１６】
また、本発明の時刻同期プログラムは、一の装置と一以上の他の装置とからなるシステムにおける時刻同期プログラムであって、前記一の装置を構成するコンピュータを、所定の基準時刻データに応じて当該一の装置における時刻データを補正するとともに、所定の発振手段に基づき前記補正後の時刻データを計測する手段として機能させ、前記他の装置を構成するコンピュータを、前記一の装置における時刻データに応じて当該他の装置における時刻データを計測する手段として機能させるためのプログラムとしてある。
【発明の効果】
【００１７】
本発明の時刻同期システムによれば、システムを構成する各装置において認識される時刻の誤差をなくし、システムにおける時刻管理を適正に行うことができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の好ましい実施形態について図１〜図１９を参照して説明する。
ここで、以下に示す本発明の実施形態に係る時刻同期システム及び時刻同期装置は、プログラム（ソフトウェア）の命令によりコンピュータで実行される処理，手段，機能によって実現される。プログラムは、コンピュータの各構成要素に指令を送り、以下に示すような所定の処理・機能を行わせる。すなわち、本実施形態の路側無線装置における各処理・手段は、プログラムとコンピュータとが協働した具体的手段によって実現される。
なお、プログラムの全部又は一部は、例えば、磁気ディスク，光ディスク，半導体メモリ，その他任意のコンピュータで読取り可能な記録媒体により提供され、記録媒体から読み出されたプログラムがコンピュータにインストールされて実行される。また、プログラムは、記録媒体を介さず、通信回線を通じて直接にコンピュータにロードし実行することもできる。
【００１９】
［第一実施形態］
図１は、本発明の第一実施形態に係るＥＴＣシステムの全体を表した外観図である。
図１に示すように、本実施形態に係るＥＴＣシステムは、様々な装置によって構成されるが、その中でも路側無線装置１は、通過車両の車載器との通信を行うだけでなく、時刻を管理する上で重要な装置となっている。
ここで、ＥＴＣシステムにおける時刻管理方法について図２を参照しながら説明する。
図２は、本実施形態に係るＥＴＣシステムにおける時刻管理方法を説明するためのブロック図である。
図２に示すように、本実施形態に係るＥＴＣシステムにおいては、路側無線装置１の他、料金サーバ３、車線監視サーバ４、ビデオ５からなる複数の装置が連携することによってそれぞれ時刻管理を行っている。
【００２０】
具体的な動作としては、まず、料金所サーバ３が、上位システム２から１日一回ＬＡＮインタフェースを経由して正確な基準時刻データの配信を受けるようになっている。
料金所サーバ３は、上位システム２から基準時刻データを受信すると同時に路側無線装置１に対し同様の時刻データを出力し、続いて、路側無線装置１が車線監視サーバ４に対し同様の時刻データを送信する。
そして、車線監視サーバ４は、接点インタフェースを通してビデオ５（ＥＴＣレーンを通過する車両を１台ずつ撮影するビデオ）に時刻データを送信することとしている。
【００２１】
なお、車線監視サーバ４は、ＥＴＣレーンの監視を行うところのサーバであり、ＥＴＣレーンを通過する車両が異常ＥＴＣ車両もしくは非ＥＴＣ車両と判定した場合には、その通過時刻等をログとして記録するとともに即座にアラームを発報する仕組みを採っている。
【００２２】
そこで、ＥＴＣシステムの時刻管理を行う上で重要な役割を担う路側無線装置に焦点を当てて詳細に説明することとする。
図３は、本実施形態に係る路側無線装置の構成を示すブロック図である。
図３に示すとおり、本実施形態の路側無線装置１は、ＣＰＵ盤１０の他、無線インタフェース盤２０、装置監視盤２１、暗号／復号（ＳＡＭ）盤２２の各パネルによって構成される。
その中でも中心となるＣＰＵ盤１０は、正確な基準時刻データを提供する外部の装置とＬＡＮインタフェースを介して接続されており、また、各パネルとは所定のバス（例えば、プリンタ板のバックボード配線による信号線バス）を介して接続されている。
そして、ＣＰＵ盤１０に搭載されるバイナリレジスタ１０２においてレジスタ値をカウントアップすることによって時刻データを計測することとしている。
また、同時に、ＣＰＵ盤１０は、このレジスタ値を各パネルに配信するようにしている。
これにより、各パネルはこのレジスタ値を読み出し、時刻データを計測することとしている。
【００２３】
次に、路側無線装置を構成するＣＰＵ盤及び各パネルについて図４及び図５を参照しながら説明を行う。
図４は、本実施形態に係る路側無線装置のＣＰＵ盤の構成を示したブロック図であり、図５は、本実施形態に係る路側無線装置の各パネルの構成を示したブロック図である。
図４に示すとおり、本実施形態に係るＣＰＵ盤１０は、ＣＰＵ１００、クロック１０１及びバイナリレジスタ１０２により構成されている。
一般に、ＣＰＵ１００は、各種演算処理、命令処理を行うマイクロプロセッサ等によって形成されており、特に、本実施形態においては、バイナリレジスタ１０２やクロック１０１等の動作を制御するものである。
【００２４】
例えば、ＣＰＵ１００は、外部からＬＡＮインタフェースを経由して所定の基準時刻データを受け取り（本発明の基準時刻取得手段）、この基準時刻データの受信をトリガーとして、リセット信号をバイナリレジスタ１０２に出力し、時刻データのリセット制御を行う（本発明の第一補正手段）。
また、ＣＰＵ１００は、クロック１０１に基づきバイナリレジスタ１０２のレジスタ値をＣＰＵデータバスとして読み込み時刻データをカウントする動作も行う（本発明の第一計時手段）。
さらに、ＣＰＵ１００は、バイナリレジスタ１０２のレジスタ値を、バックボードを通して各パネルへ配信する役割（本発明の時刻調整データ配信手段）も有している。
【００２５】
クロック１０１は、所定の発振手段を備えた発振器であり、前述の通り１ｋＨｚの周波数（１０００カウント／秒）のもので、その精度としては、誤差が数ｐｐｍ以下のものを採用する。
これは、本実施形態に係るＥＴＣシステムにおいては、１日に１回（例えば、ＰＭ１１：３０）、上位システム２との間で正確な時刻に基づく同期（リセット）を行うこととしているため、少なくとも２４時間の間はｍｓ（ミリ秒）単位で誤差が生じないよう、自走できる機能を備えておく必要があるからである。
【００２６】
このため、バイナリレジスタ１０２は、少なくとも２７桁の２進数を計数できるメモリを採用することとしている。
これは、１日の時間をミリ秒の単位に変換すると、２４時間×３６００秒×１０００ｍｓ＝８６，４００，０００ｍｓ（１０進数）となり、これを、２進数に変換すると、１０１，００１０，０１１０，０１０１，１１００，００００，００００となり、２７桁のバイナリデータとなるからである。
【００２７】
すなわち、これらクロック１０１とバイナリレジスタ１０２とを組み合わせることにより、１クロックでレジスタ値が１カウントアップされる仕組みとなり、ミリ秒単位で時刻データを計測できるようにしている。
【００２８】
一方、図５に示すとおり、各パネルはそれぞれＣＰＵ２００を備えており、ＣＰＵ盤１０から配信されたレジスタ値（２７桁）を、バックボードを介して受信し（本発明の時刻調整データ受信手段）、ＣＰＵデータバスとして読み込むこととしている。
各パネルのＣＰＵ２００は、読み込んだレジスタ値に基づいて自己の時刻データを測定する（本発明の第二計時手段）ことができ、これによってＣＰＵ盤１０の時刻との同期が実現される。
なお、各パネルにもＣＰＵ盤１０と同様にバイナリレジスタを搭載し、配信されるレジスタ値を常にバイナリレジスタに反映させるようにしても良い。
例えば、ＥＴＣシステムにおいて、時間帯割引のソフトウェア処理やイベント発生時のログを記録する際は、このバイナリレジスタにアクセスすることによって正確な時刻情報を取得することが容易となる。
【００２９】
次に、以上のような構成からなる本実施形態の路側無線装置の動作手順について図６を参照しながら説明する。
図６は、本実施形態に係る路側無線装置における動作手順を示したフローチャートである。
図６に示すとおり、路側無線装置１のＣＰＵ盤１０は、所定の基準時刻データを取得したか否かを判定する（Ｓ１１）。
本実施形態においては、２４時間毎（例えば、ＰＭ１１：３０）に、正確な基準時刻データが外部（上位システム２と接続された料金所サーバ３）から入力されるようになっており、これをＣＰＵ盤１０のＣＰＵ１００が検知する仕組みとなっている。
【００３０】
ステップＳ１１の結果、ＣＰＵ盤１０のＣＰＵ１００が基準時刻データを検知すると（Ｓ１１：ＹＥＳ）、これに応じてＣＰＵ１００は、バイナリレジスタ１０２のリセットを行う（Ｓ１２）。
具体的には、ＣＰＵ盤１０のＣＰＵ１００が、所定のリセット信号をバイナリレジスタ１０２に出力し、レジスタ値を適正な値に補正する。
これにより、ＣＰＵ盤１０の時刻データが正確な時刻データに補正されることとなる。
一方、ステップＳ１１の結果、基準時刻データが検知されない場合（Ｓ１１：ＮＯ）、ステップＳ１２を経由せずにステップＳ１３へ移行する。
【００３１】
次に、ＣＰＵ盤１０では、クロック１０１に基づきバイナリレジスタ１０２がレジスタ値のカウントアップを行い（Ｓ１３）、その結果、時刻データが計測される。
具体的には、ＣＰＵ１００がレジスタ値を読み込む（リードする）ことによってＣＰＵ盤１０における時刻として認識される。
すなわち、ＣＰＵ盤１０では、２４時間に一度の周期で定期的に時刻データを補正しつつ、それ以外の時間帯は、自走が求められることとなる。
このため、クロック１０１には、高精度の発振器（例えば、誤差数ｐｐｍ以下）が求められる。
また、バイナリレジスタ１０２は、少なくとも２７桁のビットデータが計数できるものを搭載し、ＣＰＵ盤１０においてミリ秒単位の計測ができるようにしている。
これにより、相当の期間（少なくとも２４時間の間）は、ミリ秒単位で正確な時刻データが計測できるようになっている。
【００３２】
ＣＰＵ盤１０は、バイナリレジスタ１０２によって計測されたレジスタ値を、バックボードを通して他のパネル（無線インタフェース盤２０、装置監視盤２１、暗号／復号（ＳＡＭ）盤２２）に配信する（Ｓ１４）。
これにより、各パネルは、ＣＰＵ盤１０が認識する時刻を常に共有することが可能となる。
具体的には、各パネルに搭載されるＣＰＵ２００が、ＣＰＵ盤１０から配信されるレジスタ値を読み込むことによって、各パネルにおける時刻として認識することができる。
【００３３】
以上説明したように、本実施形態の路側無線装置１によれば、ＣＰＵ盤１０が、外部から２４時間毎に入力される正確な基準時刻データに応じて自己の時刻データを補正するようにしている。
そして、時刻データを補正した後は、バイナリレジスタ１０２が、高精度のクロック１０１に基づき、２７桁からなる時刻に対応するビットデータを計数することで、ＣＰＵ１００が独立して正確な時刻データを計測できるようにしている。
また、ＣＰＵ盤１０において計数されたバイナリレジスタ１０２のレジスタ値を他のパネルにも配信することによって、他のパネルのＣＰＵ２００がそのレジスタ値が読み込まれ、時刻データが計測されるようになっている。
【００３４】
特に、本実施形態においては、ＣＰＵ盤１０に搭載するクロック１０１を所定周波数のものとし、バイナリレジスタ１０２についてもこれに対応して相当桁数の計数ができるものとすることで、ミリ秒単位の時刻計測を可能としている。
【００３５】
このため、各パネル間や各装置間における時刻データの相違や正確な時刻を認識できない等といった従来の問題が解消され、結果、ＥＴＣシステムにおいて時刻に関連する様々な処理を確実に遂行できるようになる。
【００３６】
具体的には、ＥＴＣレーンを通過する車両のイベント情報をミリ秒単位で記録できるようになる。
これにより、例えば、異常ＥＴＣ車両や非ＥＴＣ車両が検出された場合や、対象車両が極めて短時間の間に複数通過した場合であっても、関連イベントの分析や各車両の識別を容易に行うことができる。
【００３７】
また、不正通行による検挙を行う際や異常ＥＴＣ車両の検出を行う場合においても、予め各装置間の時刻データがミリ秒単位で統一して記録されているため、路側無線装置内の各パネルのログ及び車線監視サーバのログ並びに該当車両のビデオデータとともに記録された時間データの照合が正確に行え、対象車両を容易に判別できるようになる。
【００３８】
さらに、車両が通行した時刻を基準に通行料金の割引を行ういわゆる時間帯割引サービスの実行に際しても、正確に時刻データを認識できるため、適切なサービスを提供することができる。
【００３９】
このように、本実施形態に係る路側無線装置を提供することにより、ＥＴＣシステムにおける時刻管理を適正かつ公正なものとし、信頼性に優れたＥＴＣシステムを実現することが可能となる。
【００４０】
［第二実施形態］
次に、本発明の第二実施形態に係る路側無線装置について図７乃至図１３を参照しながら説明する。
図７は、本実施形態に係る路側無線装置の構成を示すブロック図である。
図７に示すとおり、本実施形態の路側無線装置１は、第一実施形態と同様、ＣＰＵ盤１０、無線インタフェース盤２０、装置監視盤２１及び暗号／復号（ＳＡＭ）盤２２から構成される。
しかしながら、本実施形態では、各パネルにおいても、クロック２０１及びバイナリレジスタ２０２を搭載する点で第一実施形態と異なる。
また、ＣＰＵ盤１０から各パネルに配信されるデータはレジスタ値ではなく、各パネルに搭載されるバイナリレジスタ２０２をリセットさせるためのトリガー信号である点が異なる。
【００４１】
なお、各パネルはＬＡＮインタフェースを備え、ＣＰＵ盤１０と各パネルとの間は、１００ＢＡＳＥ−ＴＸ等のＬＡＮ接続が行われている。
特に、本実施形態においては、１００ＢＡＳＥ−ＴＸにおける物理層の符号化において実行されるいわゆる４Ｂ／５Ｂ符号変換において通常は使用されない無効シンボルデータをリセット情報として用いる点も特徴である。
【００４２】
次に、本実施形態の路側無線装置を構成するＣＰＵ盤及び各パネルについて図８及び図９を参照しながら説明を行う。
図８は、本実施形態に係る路側無線装置のＣＰＵ盤の構成を示したブロック図であり、図９は、本実施形態に係る路側無線装置の各パネルの構成を示したブロック図である。
図８に示すとおり、本実施形態に係るＣＰＵ盤１０は、第一実施形態と同様、ＣＰＵ１００、クロック１０１及びバイナリレジスタ１０２を搭載しているが、さらに、ＭＡＣ部１０３を介して固有のシンボルデータを各パネルに配信する点が異なる。
【００４３】
一方、各パネルは、図９に示すとおり、ＣＰＵ２００以外にも、クロック２０１、バイナリレジスタ２０２及びＭＡＣ部２０３を有している。
クロック２０１及びバイナリレジスタ２０２を搭載するのは、ＣＰＵ盤１０と同様、各パネルにおいても独立して時刻を計測するためであり、この点も第一実施形態と異なる。
【００４４】
ＭＡＣ部２０３は、ＬＡＮインタフェースを介して受信したデータの中からリセット情報を検出し、バイナリレジスタ２０２にリセット信号を出力する役割を有している。
特に、本実施形態においてＭＡＣ部２０３は、ＣＰＵ盤１０から定期的に配信されるシンボルデータをリセット情報として検出する機能を有している。
このシンボルデータは、１００ＢＡＳＥ−ＴＸにおける４Ｂ／５Ｂ符号変換において使用されていない無効データを用いる。
具体的には、図１０に示す表の下段に示すシンボル「V」に対応するデータ「00110」「11001」「00000」「00001」「00010」「00011」「00101」「01000」「01100」「10000」が使用される。
【００４５】
ここで、上述に示すデータのうち、例えば「00110」をシンボルデータとして使用することとする。
この場合、ＣＰＵ盤１０では、図１１に示すように、定期的（２４時間毎）にシンボルデータ「00110」がＭＡＣ部１０３に挿入され、ＬＡＮインタフェースを経由して各パネルに配信される。
このため、各パネルでは、図１２に示すように、ＬＡＮインタフェースを経由して受信したデータの中からシンボルデータ「00110」がＭＡＣ部２０３によって定期的（２４時間毎）に検出されることとなる。
各パネルのＭＡＣ部２０３によってシンボルデータ「00110」が検出されると、ＭＡＣ部２０３は所定のリセット信号をバイナリレジスタ２０２に出力し、これによりレジスタ値はリセットされ、結果、時刻データが補正される（本発明の第二補正手段）。
【００４６】
次に、以上のような構成からなる第二実施形態の路側無線装置の動作手順について図１３を参照しながら説明する。
図１３は、本実施形態に係る路側無線装置における動作手順を示したフローチャートである。
図１３に示すとおり、路側無線装置１のＣＰＵ盤１０は、所定の基準時刻データを取得したか否かを判定する（Ｓ２１）。
本実施形態においても、２４時間毎（例えば、ＰＭ１１：３０）に、正確な基準時刻データが外部から入力されるようになっており、これをＣＰＵ盤１０のＣＰＵ１００が検知する仕組みとなっている。
【００４７】
ステップＳ２１の結果、ＣＰＵ盤１０のＣＰＵ１００が基準時刻データを検知すると（Ｓ２１：ＹＥＳ）、これに応じてＣＰＵ１００は、バイナリレジスタ１０２のリセットを行う（Ｓ２２）。
具体的には、ＣＰＵ盤１０のＣＰＵ１００が、所定のリセット信号をバイナリレジスタ１０２に出力し、レジスタ値を適正な値に補正する。
これにより、ＣＰＵ盤１０の時刻が正確な時刻データに補正されることとなる。
一方、ステップＳ２１の結果、基準時刻データが検知されない場合（Ｓ２１：ＮＯ）、ステップＳ２２を経由せずにステップＳ２３へ移行する。
【００４８】
次に、ＣＰＵ盤１０では、クロック１０１に基づきバイナリレジスタ１０２がレジスタ値のカウントアップを行い（Ｓ２３）、その結果、時刻データが計測される。
具体的には、ＣＰＵ１００がレジスタ値を読み込む（リードする）ことによってＣＰＵ盤１０における時刻として認識される。
すなわち、ＣＰＵ盤１０では、２４時間に一度の周期で定期的に時刻データを補正しつつ、それ以外の時間帯は、自走が求められることとなる。
このため、クロック１０１には、高精度の発振器（例えば、誤差数ｐｐｍ以下）が求められる。
また、バイナリレジスタ１０２は、少なくとも２７桁のビットデータが計数できるものを搭載し、ＣＰＵ盤１０においてミリ秒単位の計測ができるようにしている。
これにより、相当の期間（少なくとも２４時間の間）は、ミリ秒単位で正確な時刻データが計測できるようになっている。
【００４９】
なお、ＣＰＵ盤１０は、リセット情報としてシンボルデータを他のパネル（無線インタフェース盤２０、装置監視盤２１、暗号／復号（ＳＡＭ）盤２２）に配信するタイミングを常に監視している。
本実施形態においては、２４時間毎に各パネルにリセット情報を配信するようにしており、このため、ＣＰＵ盤１０では、常にリセット情報の配信時刻であるか否かを判定している（Ｓ２４）。
ここで、所定の配信時刻であれば（Ｓ２４：ＹＥＳ）、各パネルにシンボルデータを配信する（Ｓ２５）。
【００５０】
そして、シンボルデータを受信した各パネルでは、バイナリレジスタ２０２のレジスタ値のリセットが行われる（Ｓ２６）。
具体的には、各パネルのＭＡＣ部２０３がシンボルデータを検出すると、バイナリレジスタ２０２に対してリセット信号が出力され、レジスタ値がリセットされる。
これにより、各パネルの時刻データが正確なデータに同期補正されることとなる。
なお、シンボルデータとしては、いわゆる４Ｂ／５Ｂ符号変換において無効とされるデータが用いられる。
【００５１】
一方、所定の配信時刻以外の場合（Ｓ２４：ＮＯ）、ステップＳ２５、２６の処理は行わず、ステップＳ２７に進む。
ステップＳ２７では、各パネルのバイナリレジスタ２０２のレジスタ値が、自己のクロック２０１に基づいてカウントアップされ、結果、各パネルにおける時刻データが計測されることとなる。
具体的には、ＣＰＵ２００が、クロック２０１に応じてカウントされるバイナリレジスタ２０２のレジスタ値を読み込むことによって、各パネルの時刻として認識することができる。
【００５２】
以上説明したように、本実施形態の路側無線装置１によれば、第一実施形態と基本的な構成は同様であるが、定期的に、ＣＰＵ盤１０が、リセット情報としてのシンボルデータを、ＬＡＮインタフェースを介して各パネルに配信するようにしている。
そして、各パネルにおいては、このシンボルデータの受信に応じて時刻データを補正し、その後は独立して時刻データを計測する仕組みとしてある。
このため、第一実施形態に比べ、ＣＰＵ盤１０と各パネルとの間における、データ送受信の頻度や取り扱うデータ量を大幅に削減することができる。
【００５３】
これにより、ネットワークにおける帯域負荷を抑えるとともに、時刻制御に必要となるＣＰＵ盤１０及び各パネルの負担も軽減することができるようになる。
従って、本実施形態によれば、第一実施形態と同様の効果を発揮しつつも、レスポンスの優れた路側無線装置１を実現し、高い信頼性を有するＥＴＣシステムを提供することが可能となる。
【００５４】
［第三実施形態］
次に、本発明の第三実施形態に係る路側無線装置について図１４乃至図１９を参照しながら説明する。
図１４は、本実施形態に係る路側無線装置の構成を示すブロック図である。
図１４に示すとおり、本実施形態の路側無線装置１は、第一実施形態及び第二実施形態と同様、ＣＰＵ盤１０、無線インタフェース盤２０、装置監視盤２１及び暗号／復号（ＳＡＭ）盤２２から構成される。
また、第二実施形態と同様、ＣＰＵ盤１０からは各パネルに対して定期的にリセット情報が配信されるが、このリセット情報としてマルチキャストパケットを用いる点に特徴を有する。
【００５５】
次に、本実施形態の路側無線装置を構成するＣＰＵ盤及び各パネルについて図１５及び図１６を参照しながら説明を行う。
図１５は、本実施形態に係る路側無線装置のＣＰＵ盤の構成を示したブロック図であり、図１６は、本実施形態に係る路側無線装置の各パネルの構成を示したブロック図である。
図１５に示すとおり、本実施形態に係るＣＰＵ盤１０は、基本的な構成は第一実施形態又は第二実施形態と同様であるが、マルチキャストパケット生成部１０４を有する点で前述の実施形態とは異なる。
【００５６】
具体的には、図１７に示すように、ＣＰＵ盤１０のマルチキャストパケット生成部１０４で生成されたマルチキャストパケットを、定期的（２４時間毎）にＭＡＣ部１０３に挿入しＬＡＮインタフェースを介して各パネルに配信するようにしている。
なお、マルチキャストパケット生成部１０４で生成されるマルチキャストパケットのフレーム構造の例を図１９に示す。
図１９に示すように、本実施形態で利用されるマルチキャストパケットは、イーサネット（登録商標）パケットフレームの宛先ＭＡＣアドレス部分（ＤＡ）の先頭から３バイト目までを「01.00.5E」（１６進数）とすることでその識別が可能となる。
また、グループに属する宛先としては、下位３バイトを参照することによって所望のパネルに所定パケットを配信することが可能となる。
従って、図１９に示す例の場合、宛先アドレス部分（ＤＡ）の下位３バイト「0A.0A.0A」に対応するマルチキャストＩＰアドレスが各パネルにおいて設定されていれば良い。
【００５７】
一方、各パネルは、図１６に示すとおり、マルチキャストパケット検出部２０４を有している点で前述の実施形態とは異なる。
具体的には、図１８に示すように、マルチキャストパケット検出部２０４は、ＬＡＮインタフェース及びＭＡＣ部２０３を介して取得したデータの中からＣＰＵ盤１０から定期的（２４時間毎）に配信されるマルチキャストパケットを検出するものである。
また、マルチキャストパケット検出部２０４は、このマルチキャストパケットの検出に応じ所定のリセット信号をバイナリレジスタ２０２に出力し、これによりレジスタ値のリセットが行われ、結果、時刻データが補正される。
【００５８】
以上説明したように、本実施形態の路側無線装置１によれば、前述の実施形態とほぼ同様の構成となっているが、ＣＰＵ盤１０にはマルチキャストパケット生成部１０４を備えるとともに各パネルにはマルチキャストパケット検出部２０４を備え、ＣＰＵ盤１０から各パネルに対して定期的に配信されるリセット情報としてマルチキャストパケットを用いる点を特徴としている。
このため、アドレスの設定だけで所望のリセット情報を各パネルに同時に配信することが出来る。
従って、前述の実施形態と同様の効果を奏する路側無線装置１をさらに容易に構成しつつも、信頼性の高いＥＴＣシステムを実現し、様々なバリエーションによってＥＴＣシステムを提供することが可能となる。
【００５９】
以上、本発明の時刻同期システムについて、好ましい実施形態を示して説明したが、本発明に係る時刻同期システムは、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、本発明の時刻同期システムは、ＥＴＣシステムに限らず、複数の装置からなる他のシステムに適用してもよい。
これにより、拡張性に優れ、様々な利用分野に応用可能な時刻同期システムを実現することができる。
【産業上の利用可能性】
【００６０】
本発明は、正確な時刻管理が求められるＥＴＣシステム等に好適に利用することができる。
【図面の簡単な説明】
【００６１】
【図１】本発明の第一実施形態に係るＥＴＣシステムの全体を表した外観図である。
【図２】本発明の第一実施形態に係るＥＴＣシステムにおける時刻管理方法を説明するためのブロック図である。
【図３】本発明の第一実施形態に係る路側無線装置の構成を示すブロック図である。
【図４】本発明の第一実施形態に係る路側無線装置のＣＰＵ盤の構成を示したブロック図である。
【図５】本発明の第一実施形態に係る路側無線装置の各パネルの構成を示したブロック図である。
【図６】本発明の第一実施形態に係る路側無線装置における動作手順を示したフローチャートである。
【図７】本発明の第二実施形態に係る路側無線装置の構成を示すブロック図である。
【図８】本発明の第二実施形態に係る路側無線装置のＣＰＵ盤の構成を示したブロック図である。
【図９】本発明の第二実施形態に係る路側無線装置の各パネルの構成を示したブロック図である。
【図１０】４Ｂ／５Ｂ符号化の法則を一覧にしたシンボル表である。
【図１１】本発明の第二実施形態に係る路側無線装置においてＣＰＵ盤がシンボルデータを周期的に配信する様子を示した説明図である。
【図１２】本発明の第二実施形態に係る路側無線装置において各パネルがシンボルデータを周期的に検出する様子を示した説明図である。
【図１３】本発明の第二実施形態に係る路側無線装置における動作手順を示したフローチャートである。
【図１４】本発明の第三実施形態に係る路側無線装置の構成を示すブロック図である。
【図１５】本発明の第三実施形態に係る路側無線装置のＣＰＵ盤の構成を示したブロック図である。
【図１６】本発明の第三実施形態に係る路側無線装置の各パネルの構成を示したブロック図である。
【図１７】本発明の第三実施形態に係る路側無線装置においてＣＰＵ盤がマルチキャストパケットを周期的に配信する様子を示した説明図である。
【図１８】本発明の第三実施形態に係る路側無線装置において各パネルがマルチキャストパケットを周期的に検出する様子を示した説明図である。
【図１９】本発明の第三実施形態に係る路側無線装置において使用されるマルチキャストパケットのフレーム構造を説明するためのフォーマット図である。
【図２０】従来のＥＴＣシステムの全体を表した外観図である。
【図２１】従来のＥＴＣシステムにおける時刻管理方法を説明するためのブロック図である。
【図２２】従来のＥＴＣシステムの路側無線装置の構成を示すブロック図である。
【符号の説明】
【００６２】
１  路側無線装置
１０  ＣＰＵ盤
２０  無線インタフェース盤
２１  装置監視盤
２２  暗号／復号（ＳＡＭ）盤
１００  ＣＰＵ
１０１  クロック
１０２  バイナリレジスタ
１０３  ＭＡＣ部
１０４  マルチキャストパケット生成部
２００  ＣＰＵ
２０１  クロック
２０２  バイナリレジスタ
２０３  ＭＡＣ部
２０４  マルチキャストパケット検出部
【図１】
0005774804.tif 000002
【図２】
0005774804.tif 000003
【図３】
0005774804.tif 000004
【図４】
0005774804.tif 000005
【図５】
0005774804.tif 000006
【図６】
0005774804.tif 000007
【図７】
0005774804.tif 000008
【図８】
0005774804.tif 000009
【図９】
0005774804.tif 000010
【図１０】
0005774804.tif 000011
【図１１】
0005774804.tif 000012
【図１２】
0005774804.tif 000013
【図１３】
0005774804.tif 000014
【図１４】
0005774804.tif 000015
【図１５】
0005774804.tif 000016
【図１６】
0005774804.tif 000017
【図１７】
0005774804.tif 000018
【図１８】
0005774804.tif 000019
【図１９】
0005774804.tif 000020
【図２０】
0005774804.tif 000021
【図２１】
0005774804.tif 000022
【図２２】
0005774804.tif 000023