(57)【特許請求の範囲】
【請求項１】
パンチスルー型のＩＧＢＴを製造するためのＩＧＢＴの製造方法であって、
第１導電型不純物を含有する半導体基板を準備する第１工程と、
前記半導体基板の第１主面側表面にＭＯＳ構造を形成する第２工程と、
前記半導体基板の第２主面側から前記半導体基板を研削・研磨して前記半導体基板を薄くする第３工程と、
前記半導体基板の第２主面側から前記半導体基板の内部に第１導電型不純物を導入する第４工程と、
前記半導体基板の第２主面側の表面上に、前記半導体基板を構成する半導体材料と同一の半導体材料からなり、第１導電型不純物とは反対導電型の第２導電型不純物を含有する半導体層を形成する第５工程と、
前記半導体基板の第２主面側からレーザー光を照射して前記半導体層を溶融させる第６工程とをこの順序で含み、
前記第５工程は、
前記半導体基板の第２主面側における前記第１導電型不純物が導入された表面上に、前記半導体基板を構成する半導体材料と同一の半導体材料からなるノンドープの半導体層を気相法により形成する工程と、１００ｋｅＶ以下の加速電圧で前記ノンドープの半導体層の表面側から第２導電型不純物をイオン注入することにより、前記ノンドープの半導体層の内部に第２導電型不純物を導入する工程とをこの順序で含む第５工程、
前記半導体基板の第２主面側における前記第１導電型不純物が導入された表面上に、前記半導体基板を構成する半導体材料と同一の半導体材料からなるノンドープの半導体層を気相法により形成する工程と、前記ノンドープの半導体層の表面に第２導電型不純物を含む溶液を塗布することにより、前記ノンドープの半導体層の表面に第２導電型不純物を導入する工程とをこの順序で含む第５工程、又は、
前記半導体基板の第２主面側における前記第１導電型不純物が導入された表面上に、前記半導体基板を構成する半導体材料と同一の半導体材料からなり、第２導電型不純物を含有する半導体層を気相法により形成する工程からなる第５工程のいずれかであることを特徴とするＩＧＢＴの製造方法。
【請求項２】
請求項１に記載のＩＧＢＴの製造方法において、
前記第４工程においては、１００ｋｅＶ以下の加速電圧で前記半導体基板の第２主面側から第１導電型不純物をイオン注入することにより、前記半導体基板の内部に第１導電型不純物を導入することを特徴とするＩＧＢＴの製造方法。
【請求項３】
請求項１に記載のＩＧＢＴの製造方法において、
前記第４工程においては、前記半導体基板の第２主面側の表面に第１導電型不純物を含む溶液を塗布する工程と、
前記半導体基板の第２主面側からレーザー光を照射して前記半導体基板の内部に第１導電型不純物を導入する工程とをこの順序で含むことを特徴とするＩＧＢＴの製造方法。
【請求項４】
請求項１〜３のいずれかに記載のＩＧＢＴの製造方法において、
前記第５工程においては、前記半導体層を０．１μｍ〜５μｍの厚さに形成することを特徴とするＩＧＢＴの製造方法。
【請求項５】
請求項１〜４のいずれかに記載のＩＧＢＴの製造方法において、
前記半導体基板はシリコン基板であり、前記半導体層は多結晶シリコン層であることを特徴とするＩＧＢＴの製造方法。
【請求項６】
請求項１〜５のいずれかに記載のＩＧＢＴの製造方法において、
前記第６工程においては、出力１０Ｗ以下のグリーンレーザーを用いてレーザー光を照射することを特徴とするＩＧＢＴの製造方法。
【請求項７】
請求項１〜６のいずれかに記載のＩＧＢＴの製造方法において、
前記第４工程と前記第６工程との間に、５００℃以下の温度で前記半導体基板の熱処理を行って第１導電型不純物を活性化する工程をさらに含むことを特徴とするＩＧＢＴの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＧＢＴの製造方法に関する。
【背景技術】
【０００２】
従来、オン抵抗の低い、パンチスルー型のＩＧＢＴを製造することが可能なＩＧＢＴの製造方法が知られている。図９は、従来のＩＧＢＴの製造方法を示す図である。図９（ａ）〜図９（ｄ）は各工程図である。
【０００３】
従来のＩＧＢＴの製造方法は、図９に示すように、ｐ＋型シリコン層８１６の表面にｎ＋型エピタキシャル層８１４及びｎ−型エピタキシャル層８１２が順次積層されたエピタキシャル基板８１０を準備する工程（図９（ａ）参照。）と、エピタキシャル基板８１０の第１主面側表面にＭＯＳ構造８２０を形成する工程（図９（ｂ））と、エピタキシャル基板８１０の第２主面側からエピタキシャル基板８１０を研削・研磨してｐ＋型シリコン層８１６を薄くする工程（図９（ｃ）参照。）と、ｐ＋型シリコン層８１６の表面にコレクタ電極８３４を形成する工程（図９（ｄ）参照。）とをこの順序で含む。なお、図９中、符号８２２はｐ型ベース領域を示し、符号８２４はｎ＋型エミッタ領域を示し、符号８２６はゲート絶縁膜を示し、符号８２８はゲート電極を示し、符号８３０は層間絶縁膜を示し、符号８３２はエミッタ電極を示す。
【０００４】
従来のＩＧＢＴの製造方法によれば、ｐ＋型シリコン層８１６からなるコレクタ層、ｎ＋型エピタキシャル層８１４からなるバッファ層及びｎ−型エピタキシャル層８１２からなるドリフト層を備える、パンチスルー型のＩＧＢＴを製造することが可能となる。
また、従来のＩＧＢＴの製造方法によれば、「エピタキシャル基板８１０の第２主面側からエピタキシャル基板８１０を研削・研磨してｐ＋型シリコン層８１６を薄くする工程」を含むため、ｐ＋型シリコン層８１６（コレクタ層）をある程度まで薄くすることが可能となり、オン抵抗の低いＩＧＢＴを製造することが可能となる。
【０００５】
しかしながら、従来のＩＧＢＴの製造方法においては、エピタキシャル基板８１０を製造する過程で、ｎ＋型エピタキシャル層８１４及びｎ−型エピタキシャル層８１２の厚さを精密に制御することが容易ではなく、さらには、エピタキシャル基板８１０を研削・研磨する過程で、エピタキシャル基板８１０を貼り付けるテープの厚さむらなどに起因して研削・研磨の量（厚さ）を精密に制御することも容易ではない。このため、ｎ＋型エピタキシャル層８１４及びｎ−型エピタキシャル層８１２の厚さのばらつき並びに研削・研磨の量（厚さ）のばらつきを考慮すると、実際上、ｐ＋型シリコン層８１６（コレクタ層）を１０μｍ以下の厚さにすることは困難である。従って、このことがＩＧＢＴのオン抵抗をより一層低くするうえでの制限となっている。
【０００６】
そこで、従来のＩＧＢＴの製造方法においてよりもオン抵抗の低いＩＧＢＴを製造することが可能な、他のＩＧＢＴの製造方法が提案されている（例えば、特許文献１参照。）。図１０は、従来の他のＩＧＢＴの製造方法を示す図である。図１０（ａ）〜図１０（ｇ）は各工程図である。
【０００７】
従来の他のＩＧＢＴの製造方法は、図１０に示すように、ｎ−型シリコン基板９１２を準備する工程（図１０（ａ）参照。）と、ｎ−型シリコン基板９１２の第１主面側表面にＭＯＳ構造９２０を形成する工程（図１０（ｂ）参照。）と、ｎ−型シリコン基板９１２の第２主面側からｎ−型シリコン基板９１２を研削・研磨して前記ｎ−型シリコン基板９１２を薄くする工程（図１０（ｃ）参照。）と、ｎ−型シリコン基板９１２の第２主面側における深い位置にｎ型不純物を導入する工程（図１０（ｄ）参照。）と、ｎ−型シリコン基板９１２の第２主面側における浅い位置にｐ型不純物を導入する工程（図１０（ｅ）参照。）と、ｎ−型シリコン基板９１２の第２主面側からレーザー光を照射してｎ型不純物及びｐ型不純物を活性化させて、ｎ＋型シリコン層９１４及びｐ＋型シリコン層９１６を形成する工程（図１０（ｆ）参照。）と、ｐ＋型シリコン層９１６の表面にコレクタ電極９３４を形成する工程（図１０（ｇ）参照。）とをこの順序で含む。なお、図１０中、符号９１４’はｎ型不純物導入層を示し、符号９１６’はｐ型不純物導入層を示し、符号９２２はｐ型ベース領域を示し、符号９２４はｎ＋型エミッタ領域を示し、符号９２６はゲート絶縁膜を示し、符号９２８はゲート電極を示し、符号９３０は層間絶縁膜を示し、符号９３２はエミッタ電極を示す。
【０００８】
従来の他のＩＧＢＴの製造方法によれば、ｐ＋型シリコン層９１６からなるコレクタ層、ｎ＋型シリコン層９１４からなるバッファ層及びｎ−型シリコン基板９１２からなるドリフト層を備える、パンチスルー型のＩＧＢＴを製造することが可能となる。
また、従来の他のＩＧＢＴの製造方法によれば、ｎ−型シリコン基板９１２の第２主面側における深い位置にｎ型不純物を導入するとともにｎ−型シリコン基板９１２の第２主面側における浅い位置にｐ型不純物を導入することにより、ｎ＋型シリコン層９１４（バッファ層）及びｐ＋型シリコン層９１６（コレクタ層）を形成することとしているため、従来のＩＧＢＴの製造方法のように「ｎ＋型エピタキシャル層及びｎ−型エピタキシャル層の厚さを精密に制御する」必要も「エピタキシャル基板を研削・研磨する」必要もなくなる。このため、従来の他のＩＧＢＴの製造方法によれば、ｐ＋型シリコン層９１６（コレクタ層）を１０μｍ以下の厚さにすることが可能となり、従来のＩＧＢＴの製造方法によって製造されるＩＧＢＴよりもオン抵抗の低いＩＧＢＴを製造することが可能となる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−３１４０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の他のＩＧＢＴの製造方法においては、ｎ−型シリコン基板９１２の第２主面側における深い位置にｎ型不純物を導入する必要があるため、数百ｋｅＶ〜数ＭｅＶの加速電圧を印加できる高加速電圧のイオン注入装置を用いる必要があり、製造コストを低減することが容易ではないという問題がある。なお、このような問題は、ｎ型とｐ型とが逆の関係を有するＩＧＢＴを製造する場合にも同様に存在する問題である。
【００１１】
そこで、本発明は、従来のＩＧＢＴの製造方法によって製造されるＩＧＢＴよりもオン抵抗の低いＩＧＢＴを、安価な製造コストで製造することが可能なＩＧＢＴの製造方法を提供することを目的とする。また、従来のＩＧＢＴよりもオン抵抗が低く、製造コストの安価なＩＧＢＴを提供することを目的とする。
【課題を解決するための手段】
【００１２】
［１］本発明のＩＧＢＴの製造方法は、パンチスルー型のＩＧＢＴを製造するためのＩＧＢＴの製造方法であって、第１導電型不純物を含有する半導体基板を準備する第１工程と、前記半導体基板の第１主面側表面にＭＯＳ構造を形成する第２工程と、前記半導体基板の第２主面側から前記半導体基板を研削・研磨して前記半導体基板を薄くする第３工程と、前記半導体基板の第２主面側から前記半導体基板の内部に第１導電型不純物を導入する第４工程と、前記半導体基板の第２主面側の表面上に、前記半導体基板を構成する半導体材料と同一の半導体材料からなり、第１導電型不純物とは反対導電型の第２導電型不純物を含有する半導体層を形成する第５工程と、前記半導体基板の第２主面側からレーザー光を照射して前記半導体層を溶融させる第６工程とをこの順序で含むことを特徴とする。
【００１３】
本発明のＩＧＢＴの製造方法によれば、半導体基板を薄くする第３工程を実施した後、「半導体基板の第２主面側から半導体基板の内部に第１導電型不純物を導入する第４工程」と、「半導体基板の第２主面側の表面上に、半導体基板を構成する半導体材料と同一の半導体材料からなり、第２導電型不純物を含有する半導体層を形成する第５工程」と、「半導体基板の第２主面側からレーザー光を照射して半導体層を溶融させる第６工程」とをこの順序で実施することにより、コレクタ層、バッファ層及びドリフト層がそれぞれ半導体基板の第２主面側における所定の深さに形成されたパンチスルー型のＩＧＢＴを製造することが可能となる。
【００１４】
また、本発明のＩＧＢＴの製造方法によれば、半導体基板を薄くする第３工程を実施した後、「半導体基板の第２主面側から半導体基板の内部に第１導電型不純物を導入する第４工程」と、「半導体基板の第２主面側の表面上に、半導体基板を構成する半導体材料と同一の半導体材料からなり、第２導電型不純物を含有する半導体層を形成する第５工程」と、「半導体基板の第２主面側からレーザー光を照射して半導体層を溶融させる第６工程」とをこの順序で実施することにより、パンチスルー型のＩＧＢＴを製造することとしているため、従来のＩＧＢＴの製造方法のように「ｎ＋型エピタキシャル層及びｎ−型エピタキシャル層の厚さを精密に制御する」必要も「エピタキシャル基板を研削・研磨する」必要もなくなる。このため、本発明のＩＧＢＴの製造方法によれば、コレクタ層を１０μｍ以下の厚さにすることが可能となり、従来のＩＧＢＴの製造方法によって製造されるＩＧＢＴよりもオン抵抗の低いＩＧＢＴを製造することが可能となる。
【００１５】
また、本発明のＩＧＢＴの製造方法によれば、半導体基板を薄くする第３工程を実施した後、「半導体基板の第２主面側から半導体基板の内部に第１導電型不純物を導入する第４工程」と、「半導体基板の第２主面側の表面上に、半導体基板を構成する半導体材料と同一の半導体材料からなり、第２導電型不純物を含有する半導体層を形成する第５工程」と、「半導体基板の第２主面側からレーザー光を照射して半導体層を溶融させる第６工程」とをこの順序で実施することにより、パンチスルー型のＩＧＢＴを製造することとしているため、「半導体基板の第２主面側から半導体基板の内部に第１導電型不純物を導入する第４工程」においては、半導体基板の第２主面側における深い位置に第１導電型不純物を導入する必要がなくなる。このため、本発明のＩＧＢＴの製造方法によれば、数百ｋｅＶ〜数ＭｅＶの加速電圧を印加できる高加速電圧のイオン注入装置を用いる必要がなくなり、従来の他のＩＧＢＴの製造方法よりも製造コストを低減することが可能なＩＧＢＴの製造方法となる。
【００１６】
その結果、本発明のＩＧＢＴの製造方法は、従来のＩＧＢＴの製造方法によって製造されるＩＧＢＴよりもオン抵抗の低いＩＧＢＴを、安価な製造コストで製造することが可能なＩＧＢＴの製造方法となる。
【００１７】
なお、本発明のＩＧＢＴの製造方法において、「半導体基板を構成する半導体材料と同一の半導体材料からなる半導体層」とは、例えば、半導体基板を構成する半導体材料がシリコンである場合には、シリコンからなる半導体層のことをいう。シリコンには、不純物が含まれていてもよい。また、シリコンは、単結晶シリコンである必要はなく、多結晶シリコン（ポリシリコン）又は非晶質シリコン（アモルファスシリコン）であってもよい。
【００１８】
［２］本発明のＩＧＢＴの製造方法において、前記第４工程においては、１００ｋｅＶ以下の加速電圧で前記半導体基板の第２主面側から第１導電型不純物をイオン注入することにより、前記半導体基板の内部に第１導電型不純物を導入することが好ましい。
【００１９】
このような方法によれば第４工程において半導体基板の第２主面側における比較的浅い領域に第１導電型不純物が導入されることになるが、その後の第５工程において半導体基板の第２主面側の表面上に半導体層を形成するため、結果として、半導体基板の第２主面側における深い位置にバッファ層を形成することが可能となる。
【００２０】
［３］本発明のＩＧＢＴの製造方法において、前記第４工程においては、前記半導体基板の第２主面側の表面に第１導電型不純物を含む溶液を塗布する工程と、前記半導体基板の第２主面側からレーザー光を照射して前記半導体基板の内部に第１導電型不純物を導入する工程とをこの順序で含むことが好ましい。
【００２１】
このような方法によっても第４工程において半導体基板の第２主面側における比較的浅い領域に第１導電型不純物が導入されることになるが、その後の第５工程において半導体基板の第２主面側の表面上に半導体層を形成するため、結果として、半導体基板の第２主面側における深い位置にバッファ層を形成することが可能となる。
また、このような方法とすることにより、イオン注入装置を用いることなく、半導体基板の内部に第１導電型不純物を導入することが可能となり、より一層安価な製造コストでＩＧＢＴを製造することが可能となる。
【００２２】
［４］本発明のＩＧＢＴの製造方法において、前記第５工程は、前記半導体基板の第２主面側の表面上に、前記半導体基板を構成する半導体材料と同一の半導体材料からなる半導体層を気相法により形成する工程と、１００ｋｅＶ以下の加速電圧で前記半導体層の表面側から第２導電型不純物をイオン注入することにより、前記半導体層の内部に第２導電型不純物を導入する工程とをこの順序で含むことが好ましい。
【００２３】
このように半導体基板の第２主面側の表面上に第２導電型不純物を含有する半導体層を別途後付け形成することにより、コレクタ層、バッファ層及びドリフト層がそれぞれ半導体基板の第２主面側における所定の深さに形成されたパンチスルー型のＩＧＢＴを製造することが可能となる。
【００２４】
［５］本発明のＩＧＢＴの製造方法において、前記第５工程は、前記半導体基板の第２主面側の表面上に、前記半導体基板を構成する半導体材料と同一の半導体材料からなる半導体層を気相法により形成する工程と、前記半導体層の表面に第２導電型不純物を含む溶液を塗布することにより、前記半導体層の表面に第２導電型不純物を導入する工程とをこの順序で含むことが好ましい。
【００２５】
このような方法とすることによっても、半導体基板の第２主面側の表面上に第２導電型不純物を含有する半導体層を別途後付け形成することが可能となり、結果として、コレクタ層、バッファ層及びドリフト層がそれぞれ半導体基板の第２主面側における所定の深さに形成されたパンチスルー型のＩＧＢＴを製造することが可能となる。
また、このような方法とすることにより、イオン注入装置を用いることなく、上記した半導体層を形成することが可能となり、より一層安価な製造コストでＩＧＢＴを製造することが可能となる。
【００２６】
［６］本発明のＩＧＢＴの製造方法において、前記第５工程は、前記半導体基板の第２主面側の表面上に、前記半導体基板を構成する半導体材料と同一の半導体材料からなり、第２導電型不純物を含有する半導体層を気相法により形成する工程からなることが好ましい。
【００２７】
このような方法とすることによっても、半導体基板の第２主面側の表面上に第２導電型不純物を含有する半導体層を別途後付け形成することが可能となり、結果として、コレクタ層、バッファ層及びドリフト層がそれぞれ半導体基板の第２主面側における所定の深さに形成されたパンチスルー型のＩＧＢＴを製造することが可能となる。
また、このような方法とすることにより、イオン注入装置を用いることなく、上記した半導体層を形成することが可能となり、より一層安価な製造コストでＩＧＢＴを製造することが可能となる。
【００２８】
［７］本発明のＩＧＢＴの製造方法において、前記第５工程においては、前記半導体層を０．１μｍ〜５μｍの厚さに形成することが好ましい。
【００２９】
ここで、半導体層の厚さを０．１μｍ以上としたのは、半導体層の厚さが０．１μｍ未満である場合には、安定した特性をもったコレクタ層を形成することが困難となる場合があるからである。一方、半導体層の厚さを５μｍ以下としたのは、半導体層の厚さが５μｍを超える場合には、オン抵抗の低いＩＧＢＴを製造することが困難となる場合があるからである。これらの観点から言えば、第５工程においては、半導体層を０．２μｍ〜４μｍの厚さに形成することがより一層好ましい。
【００３０】
［８］本発明のＩＧＢＴの製造方法においては、前記半導体基板はシリコン基板であり、前記半導体層は多結晶シリコン層であることが好ましい。
【００３１】
このような方法とすることにより、シリコン系のＩＧＢＴを製造することが可能となる。また、多結晶シリコン層は凹凸のある表面（例えばなし地状の表面）を有することから、第６工程で照射するレーザー光の反射率を低減させることによりレーザー光の吸収効率を向上させ、より低パワーのレーザー装置を用いてレーザー光を照射することが可能となる。
【００３２】
なお、コレクタ層は、スイッチオン時に伝導度変調を起こさせるのに十分な少数の第２導電型のキャリア（少数キャリア）を注入すればよいので、上記した半導体層は多結晶シリコンからなるものであっても差し支えない。
【００３３】
［９］本発明のＩＧＢＴの製造方法において、前記第６工程においては、出力１０Ｗ以下のグリーンレーザーを用いてレーザー光を照射することが好ましい。
【００３４】
グリーンレーザーはＳｉ、ＳｉＣなどからなる半導体材料に対する光吸収率が高いため、上記のような方法とすることにより、半導体層を溶融する際の制御が容易となる。このため、半導体層そのものを蒸発させることとなく、第２導電型不純物を活性化させることができる。また、比較的低パワーのレーザー装置を用いて第６工程を実施することができる。レーザー光のパワー、ビーム径、絞り角、照射方法（パルス又は連続）などのレーザー光照射条件は、半導体層そのものを蒸発させることとなく、第２導電型不純物を活性化させることができる条件とする。
【００３５】
［１０］本発明のＩＧＢＴの製造方法においては、前記第４工程と前記第６工程との間に、５００℃以下の温度で前記半導体基板の熱処理を行って第１導電型不純物を活性化させる工程をさらに含むことが好ましい。
【００３６】
本発明のＩＧＢＴの製造方法においては、第６工程を実施する際に、第４工程中に半導体基板の内部に導入された第１導電型不純物を活性化させることも可能であるが、上記のように、第４工程と第６工程との間に、５００℃以下の温度で半導体基板の熱処理を行って第１導電型不純物を活性化させる工程をさらに含むこととすれば、より確実に第１導電型不純物を活性化させることができる。
【００３７】
なお、５００℃以下の温度で半導体基板の熱処理を行うこととしたのは、５００℃を超える温度で半導体基板の熱処理を行った場合には、半導体基板の第１主面側に形成されたＭＯＳ構造や、アルミニウム電極などの構造物を損傷してしまう場合があるからである。
【００３８】
［１１］本発明のＩＧＢＴは、パンチスルー型のＩＧＢＴであって、第１導電型不純物を含有する半導体基板であって、当該半導体基板の第２主面側から当該半導体基板を研削・研磨して得られる半導体基板からなるドリフト領域と、前記半導体基板の第１主面側に形成されたＭＯＳ構造と、前記半導体基板の第２主面側から導入された第１導電型不純物を含有するバッファ層と、前記半導体基板の第２主面側の表面上に形成された、前記半導体基板を構成する半導体材料と同一の半導体材料からなる半導体層であって、第２導電型不純物を含有する半導体層からなるコレクタ層とを備えることを特徴とする。
【００３９】
本発明のＩＧＢＴによれば、従来のＩＧＢＴよりもオン抵抗が低く、製造コストの安価なＩＧＢＴを提供することが可能となる。
【図面の簡単な説明】
【００４０】
【図１】実施形態１に係るＩＧＢＴの製造方法を説明するために示す図である。
【図２】実施形態１に係るＩＧＢＴ１００における深さ方向の不純物濃度分布を示す図である。
【図３】実施形態２に係るＩＧＢＴの製造方法を説明するために示す図である。
【図４】実施形態３に係るＩＧＢＴの製造方法を説明するために示す図である。
【図５】実施形態４に係るＩＧＢＴの製造方法を説明するために示す図である。
【図６】実施形態５に係るＩＧＢＴの製造方法を説明するために示す図である。
【図７】実施形態５に係るＩＧＢＴ１０２における深さ方向の不純物濃度分布を示す図である。
【図８】実施形態６に係るＩＧＢＴの製造方法を説明するために示す図である。
【図９】従来のＩＧＢＴの製造方法を説明するために示す図である。
【図１０】従来の他のＩＧＢＴの製造方法を説明するために示す図である。
【発明を実施するための形態】
【００４１】
以下、本発明のＩＧＢＴの製造方法及びＩＧＢＴについて、図に示す実施の形態に基づいて説明する。
【００４２】
［実施形態１］
図１は、実施形態１に係るＩＧＢＴの製造方法を示す図である。図１（ａ）〜図１（ｈ）は各工程図である。図２は、実施形態１に係るＩＧＢＴ１００における深さ方向の不純物濃度分布を示す図である。図２において、横軸はｎ＋型シリコン層１１４とｐ＋型シリコン層１１６との界面からの距離を示し、深さが深くなる方向を正とし、深さが浅くなる方向を負としている。
【００４３】
実施形態１に係るＩＧＢＴの製造方法は、図１に示すように、パンチスルー型のＩＧＢＴ１００を製造するためのＩＧＢＴの製造方法である。そして、ｎ−型シリコン基板１１２を準備する第１工程（図１（ａ）参照。）と、ｎ−型シリコン基板１１２の第１主面側表面にＭＯＳ構造１２０を形成する第２工程（図１（ｂ）参照。）と、ｎ−型シリコン基板１１２の第２主面側からｎ−型シリコン基板１１２を研削・研磨してｎ−型シリコン基板１１２を薄くする第３工程（図１（ｃ）参照。）と、ｎ−型シリコン基板１１２の第２主面側からｎ−型シリコン基板１１２の内部にｎ型不純物を導入する第４工程（図１（ｄ）参照。）と、ｎ−型シリコン基板１１２の第２主面側の表面上に、ｐ型不純物を含有する多結晶シリコン層１１６”を形成する第５工程（図１（ｅ）及び図１（ｆ）参照。）と、ｎ−型シリコン基板１１２の第２主面側からレーザー光を照射して多結晶シリコン層１１６”を溶融させる第６工程（図１（ｇ）参照。）と、ｐ＋型シリコン層１１６の表面にコレクタ電極１３４を形成する工程（図１（ｈ）参照。）とをこの順序で含む。
【００４４】
なお、図１中、符号１１４’はｎ型不純物導入層を示し、符号１１６’はｐ型不純物が導入される前の多結晶シリコン層を示し、符号１１６はｐ＋型シリコン層を示し、符号１２２はｐ型ベース領域を示し、符号１２４はｎ＋型エミッタ領域を示し、符号１２６はゲート絶縁膜を示し、符号１２８はゲート電極を示し、符号１３０は層間絶縁膜を示し、符号１３２はエミッタ電極を示す。以下、各工程を順次説明する。
【００４５】
（１）第１工程
第１工程は、ｎ−型シリコン基板１１２を準備する工程である（図１（ａ）参照。）。ｎ−型シリコン基板１１２の不純物濃度は例えば１×１０１４ｃｍ−３である。ｎ−型シリコン基板１１２の厚さは例えば５００μｍである。
【００４６】
（２）第２工程
第２工程は、ｎ−型シリコン基板１１２の第１主面側表面にＭＯＳ構造１２０を形成する工程である（図１（ｂ）参照。）。ＭＯＳ構造１２０の形成は、例えば以下のようにして行う。すなわち、ｎ−型シリコン基板１１２の第１主面側表面にｐ型ベース領域１２２を形成し、当該ｐ型ベース層の表面にｎ＋型エミッタ領域を示１２４を形成する、その後、ｎ−型シリコン基板１１２の第１主面側表面を清浄化した後、熱酸化法によりシリコン熱酸化膜を形成し、例えばｎ型不純物が高濃度でドープされた多結晶シリコン層を形成する。その後、写真工程により多結晶シリコン層からゲート電極１２８を形成し、シリコン熱酸化膜からゲート絶縁膜１２６を形成する。その後、シリコン酸化膜からなる層間絶縁膜１３０を形成した後、アルミニウムからなるエミッタ電極１３２を形成し、ポリイミドからなる保護絶縁膜（図示せず。）を形成する。
【００４７】
（３）第３工程
第３工程は、ｎ−型シリコン基板１１２の第２主面側からｎ−型シリコン基板１１２を研削・研磨してｎ−型シリコン基板９１２を薄くする工程である（図１（ｃ）参照。）。これにより、ｎ−型シリコン基板９１２の厚さは例えば７０μｍとなる。
【００４８】
（４）第４工程
第４工程は、ｎ−型シリコン基板１１２の第２主面側からｎ−型シリコン基板１１２の内部にｎ型不純物を導入する工程である（図１（ｄ）参照。）。
当該第４工程においては、１００ｋｅＶ以下の加速電圧（例えば３０ｋｅＶ）でｎ−型シリコン基板１１２の第２主面側からｎ型不純物（例えばリンイオン）をイオン注入（ドーズ量：例えば１×１０１２ｃｍ−２〜１×１０１４ｃｍ−２）することにより、ｎ−型シリコン基板１１２の内部にｎ型不純物を導入する。
【００４９】
（５）第５工程
第５工程は、ｎ−型シリコン基板１１２の第２主面側の表面上に、ｐ型不純物を含有する多結晶シリコン層１１６”を形成する工程である（図１（ｅ）及び図１（ｆ）参照。）。
当該第５工程においては、ｎ−型シリコン基板１１２の第２主面側の表面上にノンドープの多結晶シリコン層１１６’を気相法（例えばスパッタ法）により形成し、その後、１００ｋｅＶ以下の加速電圧（例えば３０ｋｅＶ）で多結晶シリコン層１１６’の表面側からｐ型不純物（例えばボロンイオン）をイオン注入（ドーズ量：例えば２×１０１３ｃｍ−２〜２×１０１５ｃｍ−２）することにより、多結晶シリコン層１１６’の内部にｐ型不純物を導入し、ｎ−型シリコン基板１１２の第２主面側の表面上に、ｐ型不純物を含有する多結晶シリコン層１１６”を形成する。多結晶シリコン層１１６’の厚さは、図２に示すように、例えば１μｍである。
【００５０】
（６）第６工程
第６工程は、ｎ−型シリコン基板１１２の第２主面側からレーザー光を照射して多結晶シリコン層１１６”を溶融させる工程である（図１（ｇ）参照。）。
レーザー光としては、可視光レーザー（例えば、波長５３２ｎｍのグリーンレーザー。）を用いる。例えば３０ｋＨｚでパルス発振させた、例えば直径１００μｍのビームを３００ｍｍ／秒の速度でｎ−型シリコン基板１１２の第２主面側の全面にわたって走査する。
これにより、多結晶シリコン層１１６”は溶融してその結晶粒が大結晶化するとともにｐ型不純物が活性化し、当該多結晶シリコン層１１６”がｐ＋型シリコン層１１６（コレクタ層）となる。また、ｎ型不純物物導入層１１４’におけるｎ型不純物も活性化し、当該ｎ型不純物物導入層１１４’がｎ＋型シリコン層（バッファ層）となる。
【００５１】
（７）第７工程
第７工程は、ｐ＋型シリコン層１１６の表面にコレクタ電極１３４を形成する工程である（図１（ｈ）参照。）。
図１（ｈ）に示すように、ｐ＋型シリコン層１１６の表面にコレクタ電極１３４を形成することにより、パンチスルー型のＩＧＢＴ（実施形態１に係るＩＧＢＴ１００）が完成する。
【００５２】
すなわち、実施形態１に係るＩＧＢＴ１００は、図１（ｈ）に示すように、パンチスルー型のＩＧＢＴであって、ｎ−型シリコン基板１１２の第２主面側から当該ｎ−型シリコン基板１１２を研削・研磨して得られるｎ−型シリコン基板１１２からなるドリフト領域と、ｎ−型シリコン基板の第１主面側に形成されたＭＯＳ構造１２０と、ｎ−型シリコン基板１１２の第２主面側から導入されたｎ型不純物を含有するｎ−型シリコン層１１４からなるバッファ層と、ｎ−型シリコン基板の第２主面側の表面上に形成された、ｐ＋型シリコン層１１６からなるコレクタ層とを備えるＩＧＢＴである。
【００５３】
なお、得られたＩＧＢＴの製造方法（実施形態１に係るＩＧＢＴの製造方法１００）においては、図２に示すように、多結晶シリコン層１１６’（コレクタ層）の厚さは例えば１μｍであり、多結晶シリコン層１１６’（コレクタ層）における、ｐ型不純物の最大不純物濃度は例えば２×１０１９ｃｍ−３である。また、バッファ層における、ｎ型不純物の最大不純物濃度は例えば１×１０１８ｃｍ−３であり、ｎ型不純物の最大不純物濃度を示す深さは多結晶シリコン層１１６’の表面から例えば１．１μｍである。
【００５４】
上記のような工程を含む実施形態１に係るＩＧＢＴの製造方法によれば、ｎ−型シリコン基板１１２を薄くする第３工程を実施した後、「ｎ−型シリコン基板１１２の第２主面側からｎ−型シリコン基板１１２の内部にｎ型不純物を導入する第４工程」と、「ｎ−型シリコン基板１１２の第２主面側の表面上に、ｐ型不純物を含有する多結晶シリコン層１１６”を形成する第５工程」と、「ｎ−型シリコン基板１１２の第２主面側からレーザー光を照射して多結晶シリコン層１１６”を溶融させる第６工程」とをこの順序で実施することにより、コレクタ層、バッファ層及びドリフト層がそれぞれｎ−型シリコン基板１１２の第２主面側における所定の深さに形成されたパンチスルー型のＩＧＢＴを製造することが可能となる。
【００５５】
また、実施形態１に係るＩＧＢＴの製造方法によれば、ｎ−型シリコン基板１１２を薄くする第３工程を実施した後、「ｎ−型シリコン基板１１２の第２主面側からｎ−型シリコン基板１１２の内部にｎ型不純物を導入する第４工程」と、「ｎ−型シリコン基板１１２の第２主面側の表面上に、ｐ型不純物を含有する多結晶シリコン層１１６”を形成する第５工程」と、「ｎ−型シリコン基板１１２の第２主面側からレーザー光を照射して多結晶シリコン層１１６”を溶融させる第６工程」とをこの順序で実施することにより、パンチスルー型のＩＧＢＴを製造することとしているため、従来のＩＧＢＴの製造方法のように「ｎ＋型エピタキシャル層及びｎ−型エピタキシャル層の厚さを精密に制御する」必要も「エピタキシャル基板を研削・研磨する」必要もなくなる。このため、実施形態１に係るＩＧＢＴの製造方法によれば、コレクタ層を１０μｍ以下の厚さにすることが可能となり、従来のＩＧＢＴの製造方法によって製造されるＩＧＢＴよりもオン抵抗の低いＩＧＢＴを製造することが可能となる。
【００５６】
また、本発明のＩＧＢＴの製造方法によれば、ｎ−型シリコン基板１１２を薄くする第３工程を実施した後、「ｎ−型シリコン基板１１２の第２主面側からｎ−型シリコン基板１１２の内部にｎ型不純物を導入する第４工程」と、「ｎ−型シリコン基板１１２の第２主面側の表面上に、ｐ型不純物を含有する多結晶シリコン層１１６”を形成する第５工程」と、「ｎ−型シリコン基板１１２の第２主面側からレーザー光を照射して多結晶シリコン層１１６”を溶融させる第６工程」とをこの順序で実施することにより、パンチスルー型のＩＧＢＴを製造することとしているため、「ｎ−型シリコン基板１１２の第２主面側からｎ−型シリコン基板１１２の内部にｎ型不純物を導入する第４工程」においては、ｎ−型シリコン基板１１２の第２主面側における深い位置にｎ型不純物を導入する必要がなくなる。このため、実施形態１に係るＩＧＢＴの製造方法によれば、数百ｋｅＶ〜数ＭｅＶの加速電圧を印加できる高加速電圧のイオン注入装置を用いる必要がなくなり、従来の他のＩＧＢＴの製造方法よりも製造コストを低減することが可能なＩＧＢＴの製造方法となる。
【００５７】
その結果、実施形態１に係るＩＧＢＴの製造方法は、従来のＩＧＢＴの製造方法によって製造されるＩＧＢＴよりもオン抵抗の低いＩＧＢＴを、安価な製造コストで製造することが可能なＩＧＢＴの製造方法となる。
【００５８】
また、実施形態１に係るＩＧＢＴの製造方法によれば、第４工程においては、１００ｋｅＶ以下の加速電圧でｎ−型シリコン基板１１２の第２主面側からｎ型不純物をイオン注入することにより、ｎ−型シリコン基板１１２の内部にｎ型不純物を導入することとしているため、第４工程においてｎ−型シリコン基板１１２の第２主面側における比較的浅い領域にｎ型不純物が導入されることになるが、その後の第５工程においてｎ−型シリコン基板１１２の第２主面側の表面上に多結晶シリコン層を形成するため、結果として、ｎ−型シリコン基板１１２の第２主面側における深い位置にバッファ層を形成することが可能となる。
【００５９】
また、実施形態１に係るＩＧＢＴの製造方法によれば、ｎ−型シリコン基板１１２の第２主面側の表面上に多結晶シリコン層１１６’を気相法（例えばスパッタ法）により形成する工程と、１００ｋｅＶ以下の加速電圧で多結晶シリコン層１１６’の表面側からｐ型不純物をイオン注入することにより、多結晶シリコン層１１６’の内部にｐ型不純物を導入する工程とをこの順序で含む第５工程を実施することにより、ｎ−型シリコン基板１１２の第２主面側の表面上にｐ型不純物を含有する多結晶シリコン層１１６”を別途後付け形成することが可能となり、コレクタ層、バッファ層及びドリフト層がそれぞれｎ−型シリコン基板１１２の第２主面側における所定の深さに形成されたパンチスルー型のＩＧＢＴを製造することが可能となる。
【００６０】
また、実施形態１に係るＩＧＢＴの製造方法によれば、第５工程においては、多結晶シリコン層１１６’１００ｎｍ〜８００ｎｍの厚さに形成することとしているため、安定した特性をもったコレクタ層を形成するとともに、オン抵抗の低いＩＧＢＴを製造することが可能となる。
【００６１】
また、実施形態１に係るＩＧＢＴの製造方法によれば、半導体基板としてｎ−型シリコン基板１１２を用い、半導体層として多結晶シリコン層１１６’を用いるため、シリコン系のＩＧＢＴを製造することが可能となる。また、多結晶シリコン層１１６”は凹凸のある表面を有することから、第６工程で照射するレーザー光の反射率を低減させることによりレーザー光の吸収効率を向上させ、より低パワーのレーザー装置を用いてレーザー光を照射することが可能となる。
【００６２】
また、実施形態１に係るＩＧＢＴの製造方法によれば、第６工程においては、出力１０Ｗ以下のグリーンレーザーを用いてレーザー光を照射することとしているため、多結晶シリコン層１１６”を溶融する際の制御が容易となる。このため、多結晶シリコン層１１６”そのものを蒸発させることとなく、ｐ型不純物を活性化させることができる。
【００６３】
［実施形態２］
図３は、実施形態２に係るＩＧＢＴの製造方法を示す図である。図３（ａ）〜図３（ｈ）は各工程図である。
【００６４】
実施形態２に係るＩＧＢＴの製造方法は、基本的には実施形態１に係るＩＧＢＴの製造方法と同様の工程を含むが、第４工程の内容が実施形態１に係るＩＧＢＴの製造方法の場合とは異なる。すなわち、実施形態２に係るＩＧＢＴの製造方法においては、図３（特に図３（ｄ））に示すように、第４工程においては、ｎ−型シリコン基板１１２の第２主面側の表面にｎ型不純物を含む溶液を塗布する工程と、ｎ−型シリコン基板１１２の第２主面側からレーザー光を照射してｎ−型シリコン基板１１２の内部にｎ型不純物を導入する工程とをこの順序で実施することとしている。
【００６５】
実施形態２に係るＩＧＢＴの製造方法においても実施形態１に係るＩＧＢＴの製造方法の場合と同様に、第４工程においてｎ−型シリコン基板１１２の第２主面側における比較的浅い領域にｎ型不純物が導入されることになるが、実施形態１に係るＩＧＢＴの製造方法の場合と同様に、その後の第５工程においてｎ−型シリコン基板１１２の第２主面側の表面上に多結晶シリコン層１１６’を形成するため、結果として、ｎ−型シリコン基板１１２の第２主面側における深い位置にバッファ層を形成することが可能となる。
また、実施形態２に係るＩＧＢＴの製造方法によれば、イオン注入装置を用いることなく、ｎ−型シリコン基板１１２の内部にｎ型不純物を導入することが可能となり、より一層安価な製造コストでＩＧＢＴを製造することが可能となる。
【００６６】
なお、実施形態２に係るＩＧＢＴの製造方法においては、ｎ型不純物を含む溶液としては、例えばリン化合物（例えば、ピロリン酸。）を有機溶媒（例えば、エタノール。）に溶解させた液体などを好ましく用いることができる。塗布の方法としては、ディッピング法、スピナー法、スプレー法、刷毛塗り法などの公知の方法を用いることができる。
【００６７】
［実施形態３］
図４は、実施形態３に係るＩＧＢＴの製造方法を示す図である。図４（ａ）〜図４（ｈ）は各工程図である。
【００６８】
実施形態３に係るＩＧＢＴの製造方法は、基本的には実施形態１に係るＩＧＢＴの製造方法と同様の工程を含むが、第５工程の内容が実施形態１に係るＩＧＢＴの製造方法の場合とは異なる。すなわち、実施形態３に係るＩＧＢＴの製造方法においては、図４（特に図４（ｅ）及び図４（ｆ））に示すように、第５工程においては、ｎ−型シリコン基板１１２の第２主面側の表面上に、多結晶シリコン層１１６’を気相法により形成する工程と、多結晶シリコン層１１６’の表面にｐ型不純物を含む溶液を塗布する工程をこの順序で実施することしている。
【００６９】
上記のような工程を有する実施形態３に係るＩＧＢＴの製造方法によっても、実施形態１に係るＩＧＢＴの製造方法の場合と同様に、ｎ−型シリコン基板１１２の第２主面側の表面上に、ｐ型不純物を含有する多結晶シリコン層１１６”を別途後付け形成することが可能となり、結果として、コレクタ層、バッファ層及びドリフト層がそれぞれｎ−型シリコン基板１１２の第２主面側における所定の深さに形成されたパンチスルー型のＩＧＢＴを製造することが可能となる。
また、実施形態３に係るＩＧＢＴの製造方法によれば、イオン注入装置を用いることなく、上記した多結晶シリコン層１１６”を形成することが可能となり、より一層安価な製造コストでＩＧＢＴを製造することが可能となる。
【００７０】
なお、実施形態３に係るＩＧＢＴの製造方法においては、ｐ型不純物を含む溶液としては、例えばボロン化合物（例えば、トリエトキシボロン。）を有機溶媒（例えば、エタノール。）に溶解させた液体などを好ましく用いることができる。塗布の方法としては、ディッピング法、スピナー法、スプレー法、刷毛塗り法などの公知の方法を用いることができる。
【００７１】
［実施形態４］
図５は、実施形態４に係るＩＧＢＴの製造方法を示す図である。図５（ａ）〜図５（ｈ）は各工程図である。
【００７２】
実施形態４に係るＩＧＢＴの製造方法は、基本的には実施形態１に係るＩＧＢＴの製造方法と同様の工程を含むが、第４工程及び第５工程の内容が実施形態１に係るＩＧＢＴの製造方法の場合とは異なる。すなわち、実施形態４に係るＩＧＢＴの製造方法においては、図５（特に図５（ｄ））に示すように、第４工程においては、ｎ−型シリコン基板１１２の第２主面側の表面にｎ型不純物を含む溶液を塗布する工程と、ｎ−型シリコン基板１１２の第２主面側からレーザー光を照射してｎ−型シリコン基板１１２の内部にｎ型不純物を導入する工程とをこの順序で実施し、第５工程においては、図５（特に図５（ｅ）及び図５（ｆ））に示すようにｎ−型シリコン基板１１２の第２主面側の表面上に、多結晶シリコン層１１６’を気相法により形成する工程と、多結晶シリコン層１１６’の表面にｐ型不純物を含む溶液を塗布する工程をこの順序で実施することしている。
【００７３】
上記のような工程を有する実施形態４に係るＩＧＢＴの製造方法によっても、実施形態１〜３に係るＩＧＢＴの製造方法の場合と同様に、コレクタ層、バッファ層及びドリフト層がそれぞれｎ−型シリコン基板１１２の第２主面側における所定の深さに形成されたパンチスルー型のＩＧＢＴを製造することが可能となる。
【００７４】
［実施形態５］
図６は、実施形態５に係るＩＧＢＴの製造方法を示す図である。図６（ａ）〜図６（ｈ）は各工程図である。図７は、実施形態５に係るＩＧＢＴ１００ｄにおける深さ方向の不純物濃度分布を示す図である。図７において、横軸はｎ＋型シリコン層１１４とｐ＋型シリコン層１１６との界面からの距離を示し、深さが深くなる方向を正とし、深さが浅くなる方向を負としている。
【００７５】
実施形態５に係るＩＧＢＴの製造方法は、基本的には実施形態１に係るＩＧＢＴの製造方法と同様の工程を含むが、第５工程の内容が実施形態１に係るＩＧＢＴの製造方法の場合とは異なる。すなわち、実施形態５に係るＩＧＢＴの製造方法においては、図６（特に図６（ｅ））に示すように、第５工程において、ｎ−型シリコン基板１１２の第２主面側の表面上に、ｐ型不純物を含有する多結晶シリコン層１１６”を気相法（例えばスパッタ法）により形成する工程を実施することとしている。
【００７６】
上記のような工程を有する実施形態５に係るＩＧＢＴの製造方法によっても、実施形態１に係るＩＧＢＴの製造方法の場合と同様に、ｎ−型シリコン基板１１２の第２主面側の表面上にｐ型不純物を含有する多結晶シリコン層１１６”を別途後付け形成することが可能となり、結果として、コレクタ層、バッファ層及びドリフト層がそれぞれｎ−型シリコン基板１１２の第２主面側における所定の深さに形成されたパンチスルー型のＩＧＢＴを製造することが可能となる。
【００７７】
また、実施形態５に係るＩＧＢＴの製造方法によれば、イオン注入装置を用いることなく、上記した多結晶シリコン層１１６”を形成することが可能となり、より一層安価な製造コストでＩＧＢＴを製造することが可能となる。
【００７８】
また、実施形態５に係るＩＧＢＴの製造方法によれば、図７に示すように、実施形態１に係るＩＧＢＴの製造方法の場合よりも、コレクタ層の深さ方向に沿って均一にｐ型不純物を導入できるため、１μｍ〜１０μｍの厚さを有する、比較的厚めのコレクタ層を備えるＩＧＢＴを容易に製造することができる。
【００７９】
以上、本発明を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば、次のような変形も可能である。
【００８０】
（１）上記した実施形態５においては、イオン注入装置を用いて第４工程を実施しているが、本発明はこれに限定されるものではない。図８は、変形例に係るＩＧＢＴの製造方法を示す図である。図８（ａ）〜図８（ｈ）は各工程図である。例えば、図８に示すように、実施形態２又は４の場合と同様に、イオン注入装置を用いることなく、第４工程を実施してもよい。
【００８１】
（２）上記した実施形態１においては、第６工程を実施する際に、第４工程中に半導体基板の内部に導入されたｎ型不純物を活性化させているが、本発明はこれに限定されるものではない。例えば、第４工程と第６工程との間に、５００℃以下の温度で半導体基板の熱処理を行ってｎ型不純物を活性化させてもよい。
【００８２】
（３）上記した各実施形態においては、第１導電型をｎ型とし第２導電型をｐ型として、本発明の半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、第１導電型をｐ型とし第２導電型をｎ型としてもよい。
【符号の説明】
【００８３】
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，８００，９００…ＩＧＢＴ、１１２，９１２…ｎ−型シリコン基板、１１４，９１４…ｎ＋型シリコン層、１１４’，９１４’…ｎ型不純物導入層、１１６，８１６，９１６…ｐ＋型シリコン層、１１６’，１１６”…多結晶シリコン層、１２０，８２０，９２０…ＭＯＳ構造、１２２，８２２，９２２…ｐ型ベース領域、１２４，８２４，９２４…ｎ＋型エミッタ領域、１２６，８２６，９２６…ゲート絶縁膜、１２８，８２８，９２８…ゲート電極、１３０，８３０，９３０…層間絶縁膜、１３２，８３２，９３２…エミッタ電極、１３４，８３４，９３４…コレクタ電極、１４０…ｎ型不純物塗布層、１４２…ｐ型不純物塗布層、８１０…エピタキシャル基板、８１４…ｎ＋型エピタキシャル層、８１２…ｎ−型エピタキシャル層、９１６’…ｐ型不純物導入層
【図１】
0005675204.tif 000002
【図２】
0005675204.tif 000003
【図３】
0005675204.tif 000004
【図４】
0005675204.tif 000005
【図５】
0005675204.tif 000006
【図６】
0005675204.tif 000007
【図７】
0005675204.tif 000008
【図８】
0005675204.tif 000009
【図９】
0005675204.tif 000010
【図１０】
0005675204.tif 000011