(57)【特許請求の範囲】
【請求項１】
直流電源から、直列に接続された抵抗と第一のダイオードを介して流れる充電電流によってコンデンサを充電し、充電された前記コンデンサを、半導体スイッチング素子を駆動する駆動回路の電源とするブートストラップ回路において、
第２のダイオードを、前記抵抗に並列に、かつ前記第１のダイオードとは逆方向に接続することを特徴とするブートストラップ回路。
【請求項２】
請求項１に記載されたブートストラップ回路において、前記抵抗が第１導電型の半導体基板に形成された第２導電型の拡散層からなり、前記第２のダイオードが前記半導体基板と前記拡散層から形成されることを特徴とするブートストラップ回路。
【請求項３】
半導体スイッチング素子と、前記半導体スイッチング素子を駆動する駆動回路と、前記駆動回路に電源を供給するためのブートストラップ回路とを備えるインバータ装置において、
前記ブートストラップ回路が、請求項１または請求項２に記載されたブートストラップ回路であることを特徴とするインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子の駆動回路用電源に用いられるブートストラップ回路、並びにブートストラップ回路を備えたインバータ装置に関する。
【背景技術】
【０００２】
従来、電動機駆動などに用いられるインバータ装置は主電源端子間の高圧側アーム（以下これを上アームと称す）に第１の電力用スイッチング素子を、低圧側アーム（以下これを下アームと称す）に第２の電力用スイッチング素子を各々配置し、これら第１及び第２の電力用スイッチング素子を直列接続する構造を有する。インバータ装置の動作において、上アームにＮチャネルのデバイスを用いる場合、ゲート電圧を確保するために、上アーム駆動回路の電源電圧にブートストラップ回路と呼ばれる電源供給回路が用いられる（例えば、特許文献１参照）。
【０００３】
図３に従来使用されているブートストラップ回路を備えたインバータ装置の一例を示す。
【０００４】
図３において、ＱＴ１は上アームスイッチング素子、ＱＢ１は下アームスイッチング素子、及び上アーム還流ダイオードＤＴ１、下アーム還流ダイオードＤＢ１は上アームスイッチング素子ＱＴ１、下アームスイッチング素子ＱＢ１と逆並列接続されたダイオードであり、以上の回路構成から一対の直列接続の回路構成となる。主電源Ｖｓは該直列接続回路の主電源である。下アームスイッチング素子ＱＢ１はＶｃｃを電源とする下アーム駆動回路２によって駆動される。一方、上アームスイッチング素子ＱＴ１は上アーム駆動回路電源入力端子ＱＶｂに接続される電源により動作するとする上アーム駆動回路３により駆動される。上アーム駆動回路の電源は、以下に説明するブートストラップ回路４の動作により生成される。
【０００５】
下アームスイッチング素子ＱＢ１がＯＮ、上アームスイッチング素子ＱＴ１がＯＦＦの時、インバータ出力端子ＶＭの電位は０Ｖとなり、ブートストラップコンデンサＣｂに充電される。次に下アームスイッチング素子ＱＢ１がＯＦＦ、上アームスイッチング素子ＱＴ１がＯＮとなり、インバータ出力端子ＶＭの電位は主電源Ｖｓの電位に持ち上がり、上アーム駆動回路の電源はブートストラップコンデンサＣｂから供給される。
【０００６】
ここで、上アームスイッチング素子ＱＴ１のＯＮによりインバータ出力端子ＶＭの電位が０Ｖから主電源Ｖｓの電位に変化する際、下アーム還流ダイオードＤＢ１に逆方向の電流（以下これをリカバリ電流と称す）Ｉｂが流れる。このリカバリ電流は、充電時に流れる順方向電流（以下これを充電電流と称す）Ｉｆに依存するため、特にブートストラップコンデンサＣｂの蓄積電荷が少なく、充電電流Ｉｆが大きいときに大きくなる。
【０００７】
これに対し、特許文献１では、電源投入を検出する回路を用いて充電電流を抑える技術を提案している。しかし、実装が容易ではないことから、一般的には下アーム還流ダイオードＤＢ１に直列にブートストラップダイオード保護抵抗Ｒｂを接続し、充電電流Ｉｆを抑える技術が用いられている。また、特許文献２では、ブートストラップダイオード保護抵抗Ｒｂを別の用途で使用する抵抗と共用化するなど、素子数の低減が図られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−３５９８３号公報
【特許文献２】特開３５６４６９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記一般的なブートストラップ回路において、充電電流を抑制するために挿入する抵抗は、上アーム駆動回路への電源供給に影響が出ない範囲内で、大きい抵抗値を持つ抵抗を使用することが望ましい。しかし、抵抗値が大きい場合、リカバリ電流発生時に両端に高電圧がかかり、故障に至る可能性が高くなる。
【００１０】
そこで、本発明は、充電時の突入電流を抑制し、かつリカバリ電流による故障を防止することができる回路を実現することを課題とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明によるブートストラップ回路は、直流電源から、直列に接続された抵抗と第一のダイオードを介して流れる充電電流によってコンデンサを充電し、充電された前記コンデンサを半導体スイッチング素子を駆動する駆動回路の電源とし、第２のダイオードを、前記抵抗に並列に、かつ前記第１のダイオードとは逆方向に接続する。
【００１２】
また、前記抵抗が第１導電型（Ｎ型またはＰ型）の半導体基板に形成された第２導電型の拡散層（第１導電型とは反対の導電型）からなり、前記第２のダイオードが前記半導体基板と前記拡散層から形成されていても良い。
【発明の効果】
【００１３】
本発明によれば、第１のダイオードに流れるリカバリ電流が第２のダイオードに流れるので、抵抗にかかる電圧を低減することができる。これにより、充電時の突入電流を抑制し、かつリカバリ電流による故障を防止することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態であるブートストラップ回路を含むインバータ装置。
【図２】図１の実施形態にて使用する抵抗及びダイオードの平面パターン及び断面図。
【図３】ブートストラップ回路の従来例。
【発明を実施するための形態】
【００１５】
以下、本発明の実施に好適な実施例を説明する。
【実施例１】
【００１６】
図１は本発明の一実施形態であるブートストラップ回路を含むインバータ装置の構成例を示す図である。インバータ装置１は、上アームスイッチング素子ＱＴ１、上アームスイッチング素子ＱＴ１に逆接続された上アーム還流ダイオードＤＴ１、下アームスイッチング素子ＱＢ１、下アームスイッチング素子ＱＢ１に逆接続された下アーム還流ダイオードＤＢ１、上アーム駆動回路３、下アーム駆動回路２、ブートストラップダイオードＤｂ１、ブートストラップダイオード保護抵抗Ｒｂ、抵抗保護ダイオードＤｂ２を含む回路で構成される。また、インバータ装置１は、ＧＮＤ端子ＧＬ１、内蔵ブートストラップダイオード電源入力端子ＢＩ、内蔵ブートストラップダイオード電源出力端子ＢＯ、上アーム駆動回路電源入力端子ＱＶｂ、主電源入力端子ＶＳ、インバータ出力端子ＶＭ、ＧＮＤ端子ＧＬ２を備える集積回路である。なお、図１では、スイッチング素子を絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）としたが、ＭＯＳＦＥＴや接合型バイポーラトランジスタなどの他の半導体スイッチング素子を用いても良い。
【００１７】
制御電源入力端子ＶＣＣより供給される電力により下アーム駆動回路２が動作し、下アームスイッチング素子ＱＢ１がＯＮ状態になる。すると、インバータ出力端子ＶＭはＧＮＤ電位となり、内蔵ブートストラップダイオード電源入力端子ＢＩより入力された電力が、ブートストラップダイオード保護抵抗Ｒｂ、ブートストラップダイオードＤｂ１を通して内蔵ブートストラップダイオード電源出力端子ＢＯに出力されるため、ブートストラップコンデンサＣｂの両端に電圧がかかり、ブートストラップコンデンサＣｂの充電が始まる。下アームスイッチング素子ＱＢ１がＯＦＦ状態になると、ブートストラップコンデンサＣｂに充電された電力は、上アーム駆動回路電源入力端子ＱＶｂを通して上アーム駆動回路３に入力され、上アーム駆動回路の電源となる。インバータ装置の動作は、下アームスイッチング素子ＱＢ１と上アームスイッチング素子ＱＴ１のＯＮ／ＯＦＦを１サイクルとし、この動作の繰り返しで行われる。ブートストラップコンデンサＣｂが充電中の時、ブートストラップダイオードＤｂ１には充電電流Ｉｆが流れているが、ブートストラップコンデンサＣｂから上アーム駆動回路に電力を供給する際、ブートストラップダイオードＤｂ１には充電電流Ｉｆに依存したリカバリ電流Ｉｂが流れる。充電電流Ｉｆを抑える目的で回路に挿入する抵抗は、リカバリ電流Ｉｂが流れる際にその両端に高電圧がかかり故障する可能性があるため、抵抗保護用に抵抗保護ダイオードＤｂ２を追加する。充電電流Ｉｆが流れる際はブートストラップダイオード保護抵抗Ｒｂを介して電流を流すことができ、充電電流Ｉｆを抑えることができる。このとき抵抗保護ダイオードＤｂ２は逆バイアス状態であり、電流は流れない。次にリカバリ電流Ｉｂが流れる際には抵抗保護ダイオードＤｂ２を順方向に電流が流れるため、抵抗に高電圧がかかることは無く故障を防止することができる。
【００１８】
上記のように、本実施形態の回路は抵抗と並列に抵抗保護ダイオードＤｂ２を追加しているので、充電電流Ｉｆは抵抗にて抑制されるが、この時、抵抗保護ダイオードＤｂ２は逆バイアスとなるため、電流を流すことはない。一方、ブートストラップダイオードＤｂ１のリカバリ時に発生するリカバリ電流Ｉｂは抵抗保護ダイオードＤｂ２に流れるため、抵抗に高電圧は発生せず、故障を防止することができる。
【００１９】
上記のように、新規に素子を回路内に追加することは、一般には集積回路の製造コストに影響する。そこで本実施形態では、以下に説明する構造を有する素子を追加する。
【００２０】
図２は図１のブートストラップ回路に用いる抵抗及びダイオードの断面の一実施形態である。図２において点Ａ及び点ＢはＰ型拡散層からなる抵抗を形成している。点Ｂ及び点Ｃは、点Ｂをアノードとし、点Ｃをカソードとするダイオードを形成している。つまり上記回路に必要な抵抗及びダイオードを容易に実装することが可能である。
【００２１】
このように、点Ａと点Ｂ間のＰ層をブートストラップダイオード保護抵抗Ｒｂ、またＰ層とＮ基板で形成される寄生ダイオードを抵抗保護Ｄｂ２とすることで、容易に回路を実装することができる。
【００２２】
尚、本実施例ではＮ型基板にＰ層の拡散層を用いて抵抗及びダイオードを形成したが、Ｐ型基板にＮ層の拡散層を用いた場合であっても同様の効果を得ることができる。
【符号の説明】
【００２３】
１  インバータ装置
２  下アーム駆動回路
３  上アーム駆動回路
４  ブートストラップ回路
ＢＩ  内蔵ブートストラップダイオード電源入力端子
ＢＯ  内蔵ブートストラップダイオード電源出力端子
Ｃｂ  ブートストラップコンデンサ
Ｄｂ１  ブートストラップダイオード
Ｄｂ２  抵抗保護ダイオード
ＤＢ１  下アーム還流ダイオード
ＤＴ１  上アーム還流ダイオード
ＧＬ１、ＧＬ２  ＧＮＤ端子
ＱＴ１  上アームスイッチング素子
ＱＢ１  下アームスイッチング素子
ＱＶｂ  上アーム駆動回路電源入力端子
Ｒｂ  ブートストラップダイオード保護抵抗
Ｖｃｃ  制御電源
ＶＣＣ  制御電源入力端子
ＶＭ  インバータ出力端子
Ｖｓ  主電源
ＶＳ  主電源入力端子
【図１】
0005675566.tif 000002
【図２】
0005675566.tif 000003
【図３】
0005675566.tif 000004