(57)【特許請求の範囲】
【請求項１】
入力電圧をこれとは異なる出力電圧に変換するDC-DC変換器であって、
前記入力電圧を受ける入力端子と、
前記出力電圧を出力する出力端子と、
一端が前記入力端子に接続されたハイサイドスイッチと、一端がグランドに接続され、他端が前記ハイサイドスイッチの他端に接続されたローサイドスイッチと、一端が前記ハイサイドスイッチの他端に接続され、他端が前記出力端子に接続されたインダクタと、を含むパワー段と、
前記ハイサイドスイッチおよび前記ローサイドスイッチを駆動するハイサイドスイッチ駆動信号およびローサイドスイッチ駆動信号を生成するスイッチ駆動回路と、
前記ハイサイドスイッチ駆動信号に応じて第1極性の電流を生成し、前記ローサイドスイッチ駆動信号に応じて前記第1極性と反対の第2極性の電流を生成するチャージポンプと、
前記チャージポンプにより生成される電流を積分することにより第1電圧を生成するキャパシタと、を備え、
前記スイッチ駆動回路は、前記第1電圧とリファレンス電圧との差分に応じて、前記ハイサイドスイッチと前記ローサイドスイッチが相補的に動作するように、前記ハイサイドスイッチ駆動信号および前記ローサイドスイッチ駆動信号を生成する
DC-DC変換器。
【請求項２】
入力電圧をこれとは異なる出力電圧に変換するDC-DC変換器であって、
前記入力電圧を受ける入力端子と、
前記出力電圧を出力する出力端子と、
一端が前記入力端子に接続されたハイサイドスイッチと、一端がグランドに接続され、他端が前記ハイサイドスイッチの他端に接続されたローサイドスイッチと、一端が前記ハイサイドスイッチの他端に接続され、他端が前記出力端子に接続されたインダクタと、を含むパワー段と、
前記ハイサイドスイッチおよび前記ローサイドスイッチを駆動するハイサイドスイッチ駆動信号およびローサイドスイッチ駆動信号を生成するスイッチ駆動回路と、
前記ハイサイドスイッチ駆動信号に応じて第1極性の電流を生成し、前記ローサイドスイッチ駆動信号に応じて前記第1極性と反対の第2極性の電流を生成するチャージポンプと、
前記チャージポンプにより生成される電流を積分することにより第1電圧を生成するキャパシタと、を備え、
前記スイッチ駆動回路は、前記ローサイドスイッチの他端の電圧と前記グランドを比較して比較結果信号を生成するコンパレータを含み、前記ローサイドスイッチの他端の電圧が前記グランドより低い場合には、前記第1電圧とリファレンス電圧との差分とに応じて前記ハイサイドスイッチと前記ローサイドスイッチが相補的に動作するように、前記ハイサイドスイッチ駆動信号および前記ローサイドスイッチ駆動信号を生成し、前記ローサイドスイッチの他端の電圧が前記グランドより高くなったときに、前記ハイサイドスイッチと前記ローサイドスイッチの両方をオフにするように、前記ローサイドスイッチ駆動信号を生成する
DC-DC変換器。
【請求項３】
前記チャージポンプは、第1電流源と、一端が前記第1電流源に接続された第1スイッチと、第2電流源と、一端が前記第2電流源に接続され、他端が前記第1スイッチの他端に接続された第2スイッチとを含み、
前記第1スイッチは、前記ハイサイドスイッチ駆動信号に応じて駆動され、前記第2スイッチは、前記ローサイドスイッチ駆動信号に応じて駆動され、
前記キャパシタの一端は、前記第1スイッチの他端および前記第2スイッチの他端に電気的に接続され、前記キャパシタの他端は、前記出力端子に電気的に接続され、
前記第1電圧は、前記キャパシタの一端の電圧である
請求項1または2に記載のDC-DC変換器。
【請求項４】
前記出力電圧と前記リファレンス電圧との差分に応じた信号を生成するアンプをさらに備え、
前記チャージポンプは、前記第1極性の電流を、前記アンプにより生成された信号を用いて生成する
請求項1または2に記載のDC-DC変換器。
【請求項５】
前記チャージポンプは、一端が固定電圧に接続されたトランジスタと、一端が前記トランジスタの他端に接続された第1スイッチと、電流源と、一端が前記電流源に接続され、他端が前記第1スイッチの他端に接続された第2スイッチとを含み、
前記第1スイッチは、前記ハイサイドスイッチ駆動信号に応じて駆動され、前記第2スイッチは、前記ローサイドスイッチ駆動信号に応じて駆動され、
前記アンプにより生成された信号は、前記トランジスタの制御端子に与えられ、
前記キャパシタの一端は、前記第1スイッチの他端および前記第2スイッチの他端に電気的に接続され、前記キャパシタの他端は、前記出力端子に電気的に接続され、
前記第1電圧は、前記キャパシタの一端の電圧である
請求項4に記載のDC-DC変換器。
【請求項６】
前記スイッチ駆動回路は、前記第1電圧と前記リファレンス電圧を比較して比較結果信号を生成するヒステリシスコンパレータを含み、前記比較結果信号に応じて、前記ハイサイドスイッチ駆動信号および前記ローサイドスイッチ駆動信号を生成する
請求項1ないし5のいずれか一項に記載のDC-DC変換器。
【請求項７】
前記スイッチ駆動回路は、前記第1電圧および前記リファレンス電圧を比較して比較結果信号を生成するコンパレータと、前記比較結果信号を遅延させる遅延素子とを含み、前記遅延素子により遅延された前記比較結果信号に応じて、前記ハイサイドスイッチ駆動信号および前記ローサイドスイッチ駆動信号を生成する
請求項1ないし5のいずれか一項に記載のDC-DC変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明の実施形態は、DC-DC変換回路に関する。
【背景技術】
【０００２】
リプル制御DC-DC変換は、パワー段における電圧リプルを、コンパレータに入力し、コンパレータ出力信号をスイッチ駆動信号として利用する方式であり、スイッチングは自励動作である。したがって外部からクロックを与える必要が無く、クロック周波数により動作速度が制限されないことから負荷変動に対する応答が早いという特徴を有する。また、PWM (Pulse Width Modulation)変調器や補償器を用いる必要が無く、回路規模を削減できるという利点も有する。
【０００３】
従来におけるリプル制御DC-DC変換回路の一例を説明する。相補的に動作するハイサイドスイッチ、ローサイドスイッチにより、入力端子に印加された入力電圧をこれより低い電圧に降圧する。降圧された電圧はインダクタおよびキャパシタにより平滑化され、出力端子から出力される。
【０００４】
出力電圧を直接フィードバックすると、インダクタとキャパシタによる180°の位相回転により、ループ動作が不安定となる。この点を解決するため、従来のリプル制御DC-DC変換回路では、降圧された電圧と出力電圧との差電圧を、抵抗Rfおよび別のキャパシタCfで構成されるローパスフィルタに通ことにより、リプル電圧を生成する。リプル電圧はフィードバックされ、コンパレータにおいてリファレンス電圧と比較される。コンパレータ出力電圧は、ハイサイドスイッチの駆動信号として使用され、インバータによりコンパレータ出力を反転した信号が、ローサイドスイッチの駆動信号として使用される。
【０００５】
上記のローパスフィルタの時定数Rf * Cfを十分大きく設定すれば、リプル電圧はインダクタ電流と相似波形となり、開ループでの位相回転が90°となる。よってフィードバックループは安定に動作する。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】T. Nabeshima, et. al., “Analysis and design considerations of a buck converter with a hysteretic PWM controller,” Power Electronics Specialists Conference, 2004, pp.  1711-1716.
【非特許文献２】http://datasheets.maxim-ic.com/en/ds/MAX8560-MAX8562.pdf
【発明の概要】
【発明が解決しようとする課題】
【０００７】
このように従来のリプル制御DC-DC変換器では、安定動作が簡単な回路で実現できるという利点があるものの、ローパスフィルタの時定数を大きくする必要があるという欠点を有する。
【０００８】
例えば4MHzという比較的高いスイッチング周波数で動作するリプル制御DC-DC変換器では、ローパスフィルタを構成する外付の抵抗およびキャパシタの値はRf=100kΩ、Cf=150pFと大きい。従来の技術を4MHzより低いスイッチング周波数のDC-DC変換器に応用するためには、さらに大きな素子値とする必要があり、ローパスフィルタをDC-DC変換器ICに内蔵することは極めて困難である。
【０００９】
本発明の一側面は、大きな素子を用いることなく、安定したフィードバックループ動作を可能とするDC-DC変換回路を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様としてのDC-DC変換器は、入力電圧をこれとは異なる出力電圧に変換するDC-DC変換器であって、前記入力電圧を受ける入力端子と、前記出力電圧を出力する出力端子と、パワー段と、スイッチ駆動回路と、チャージポンプと、キャパシタとを備える。
【００１１】
前記パワー段は、一端が前記入力端子に接続されたハイサイドスイッチと、一端がグランドに接続され、他端が前記ハイサイドスイッチの他端に接続されたローサイドスイッチと、一端が前記ハイサイドスイッチの他端に接続され、他端が前記出力端子に接続されたインダクタと、を含む。
【００１２】
前記スイッチ駆動回路は、前記ハイサイドスイッチおよび前記ローサイドスイッチを駆動するハイサイドスイッチ駆動信号およびローサイドスイッチ駆動信号を生成する。
【００１３】
前記チャージポンプは、前記ハイサイドスイッチ駆動信号に応じて第1極性の電流を生成し、前記ローサイドスイッチ駆動信号に応じて前記第1極性と反対の第2極性の電流を生成する。
【００１４】
前記キャパシタは、前記チャージポンプにより生成される電流を積分することにより第1電圧を生成する。
【００１５】
前記スイッチ駆動回路は、前記第1電圧とリファレンス電圧との差分に応じて、前記ハイサイドスイッチ駆動信号および前記ローサイドスイッチ駆動信号を生成する。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るリプル制御DC-DC変換器の構成を示す回路図。
【図２】図1におけるスイッチ駆動回路の一実施例を示す回路図。
【図３】図1におけるスイッチ駆動回路の別の実施例を示す回路図。
【図４】軽負荷時の効率を改善することを目的としたスイッチ駆動回路の実施例を示す回路図。
【図５】本発明の別の実施形態に係るリプル制御DC-DC変換器の構成例を示す回路図。
【図６】図5におけるAmp1と電流源Inの実現方法を示したリプル制御DC-DC変換器の回路図。
【発明を実施するための形態】
【００１７】
図1に本発明の実施形態に係るリプル制御DC-DC変換器と、当該リプル制御DC-DC変換器によるDC-DC変換後の出力電圧が供給される負荷とを示す。
【００１８】
図1のリプル制御DC-DC変換器は、スイッチ駆動回路11と、パワー段12と、リプル電圧生成回路13とを備える。
【００１９】
スイッチ駆動回路11は、リファレンス電圧Vrefと、リプル電圧生成回路13からフィードバックされるリプル電圧（第1電圧）Vfbを比較し、ハイサイドスイッチ駆動信号Vswhおよびローサイドスイッチ駆動信号Vswlを出力する。リファレンス電圧Vrefは、当該変換器によるDC-DC変換後の電圧の目標電圧に相当する。
【００２０】
パワー段12は、入力端子IN、ハイサイドスイッチSWH、ローサイドスイッチSWL、インダクタL、キャパシタCを備える。スイッチ駆動回路11からのハイサイドスイッチ駆動信号Vswhおよびローサイドスイッチ駆動信号Vswlに応じて、ハイサイドスイッチSWHおよびローサイドスイッチSWLのオン/オフを制御する。ハイサイドスイッチSWHは、Vswhがハイレベルのときオンし、ローレベルのときオフする。ローサイドスイッチSWLは、Vswlがハイレベルのときオンし、ローレベルのときオフする。ローサイドスイッチSWLとハイサイドスイッチSWHは相補的に動作し、一方がオンのとき他方はオフである。このような動作により、入力端子INに入力された電圧Vddを、これより低い出力電圧Voutに変換する。出力電圧Voutは、出力端子OUTから出力され、負荷15に供給される。負荷15としては、CPU、メモリ、バッテリなどが考えられる。なお本実施形態では入力電圧をこれより低い出力電圧に変換するが、入力電圧より高い出力電圧に変換する場合も、本発明は適用可能である。
【００２１】
リプル電圧生成回路13は、チャージポンプ14とキャパシタCfとを備える。
【００２２】
チャージポンプ14は、定電流源Ip、In、およびスイッチSWP、SWNを含む。定電流源Ipの一端は電圧Vddに接続され、他端はスイッチSWPの一端に接続されている。定電流源Inの一端は、グランドに接続され、他端はスイッチSWNの一端に接続されている。スイッチSWP、SWNのそれぞれの他端同士が接続され、この接続点は、キャパシタCfの一端に電気的に接続されている。キャパシタCfの他端は、出力端子OUTに電気的に接続されている。
【００２３】
スイッチSWP、SWNには、スイッチ駆動回路11からのハイサイドスイッチ駆動信号Vswhおよびローサイドスイッチ駆動信号Vswlが入力される。すなわち、スイッチSWPは、パワー段12中のハイサイドスイッチSWHと、スイッチSWNはパワー段中のローサイドスイッチSWLとそれぞれ同期して動作する。
【００２４】
すなわち、ハイサイドスイッチ駆動信号Vswhに応じて駆動される第1スイッチは、ハイサイドスイッチSWHと同期して動作する。ローサイドスイッチ駆動信号Vswlに応じて駆動される第2スイッチは、ローサイドスイッチSWLと同期して動作する。
【００２５】
スイッチSWHがオンとなったときには、電流源IpからキャパシタCfに対し電荷が供給され、スイッチSWLがオンとなったときには、電流源InによりCfから電荷を引き抜く。キャパシタCfの一端の電圧（リプル電圧）は、フィードバック電圧Vfbとして、スイッチ駆動回路11に入力される。
【００２６】
すなわち、チャージポンプ14は、ハイサイドスイッチ駆動信号に応じて第1極性の電流を生成し、ローサイドスイッチ駆動信号に応じて、第1極性と反対の第2極性の電流を生成し、キャパシタCfは、チャージポンプ14で生成された電流を積分してリプル電圧（第1電圧）を生成する。生成されたリプル電圧は、スイッチ駆動回路11にフィードバックされる。
【００２７】
このようにパワー段中のスイッチSWH、SWLに同期してチャージポンプ14を動作させることで、フィードバック電圧Vfbは、インダクタ電流ILと相似波形となる。つまり、開ループでの位相回転が90°または略90°となる。よって従来技術のような抵抗や大きなキャパシタを用いることなく、安定したループ動作が可能となる（ネガティブフィードバックによる発振を生じさせない）。
【００２８】
たとえば本実施形態を実現するための電流源Ip, Inの電流値は数100nA、キャパシタCfは数10pFであり、どちらもIC内に容易に実装できる。
【００２９】
スイッチ駆動回路11は、フィードバック電圧Vfbとリファレンス電圧Vrefとの比較を行い、ハイサイドスイッチ駆動信号Vswhおよびローサイドスイッチ駆動信号Vswlを出力する。
【００３０】
以上、本実施形態によれば、スイッチ駆動回路へのフィードバック電圧を、安定したーループ動作で、かつ低回路面積で生成できる。
【００３１】
なお、本実施形態では、キャパシタCfの他端を出力端子Voutに接続しているが、出力電圧を利用してフィードバック電圧を生成する限り、この構成に限定されるものではない。
たとえばキャパシタCfの他端を固定電圧に接続し、キャパシタCfの一端の電圧と、出力電圧Voutとに応じてフィードバック電圧を生成してもよい。
【００３２】
また、本実施形態ではハイサイドスイッチSWHとスイッチSWPと同期させ、ローサイドスイッチSWLとスイッチSWNを同期させたが、ハイサイドスイッチSWHとスイッチSWNを同期させ、ローサイドスイッチSWLとスイッチSWPを同期させてもよい。この場合も、フィードバック電圧Vfbは、インダクタ電流ILと相似波形となり、本実施形態の効果を得ることができる。
【００３３】
図2にスイッチ駆動回路11の具体的構成例を示す。
【００３４】
ヒステリシスコンパレータComp1により、フィードバック電圧Vfbとリファレンス電圧Vrefとの比較を行い、コンパレータ出力である比較結果信号を、ハイサイドスイッチ駆動信号Vswhとして出力する。また、ハイサイドスイッチ駆動信号Vswhをインバータ21により反転した信号を、ローサイドスイッチ駆動信号Vswlとして出力する。
【００３５】
フィードバック電圧Vfbのリプル電圧幅は、ヒステリシスコンパレータComp1のヒステリシス幅により決定できるから、ヒステリシス幅によりスイッチング周波数を調整可能である。
【００３６】
なお、ハイサイドスイッチSWHとスイッチSWNを同期させ、ローサイドスイッチSWLとスイッチSWPを同期させる構成の場合は、ヒステリシスコンパレータComp1におけるVfbとVrefの入力を逆にすればよい。
【００３７】
図3にスイッチ駆動回路の別の例を示す。
【００３８】
図2に示したヒステリシスコンパレータに代えて、ヒステリシスを有しないコンパレータComp2と、ディレイ素子Tdにより、スイッチ駆動回路を実現する。この場合、スイッチング周波数は、ディレイ素子Tdのディレイ時間により調整可能である。なお、コンパレータComp2では、VfbがVrefより小さくなると比較結果信号としてハイレベル信号を出力し、VfbがVrefより大きくなると当該比較結果信号として、ローレベル信号を出力する。
【００３９】
なお、図2の場合と同様に、ハイサイドスイッチSWHとスイッチSWNを同期させ、ローサイドスイッチSWLとスイッチSWPを同期させる場合は、コンパレータComp2におけるVfbとVrefの入力を逆にすればよい。
【００４０】
図4に、スイッチ駆動回路11のさらに別の例を示す。
【００４１】
コンパレータComp2とディレイ素子Tdは、図3の場合と同一の構成を使用できる。あるいは、コンパレータComp2とディレイ素子Tdを、図2のようにヒステリシスコンパレータComp1に置き換えてもよい。図4の構成は、インダクタ電流ILがプラスからマイナスに転じるタイミングで、ローサイドスイッチSWLを強制的にオフにするものである（ハイサイドスイッチSWHもオフのままである）。
【００４２】
すなわち、これまでの例では、ローサイドスイッチSWLをハイサイドスイッチSWHと相補的に動作させていた（つまり一方がオンのときは、他方が常にオフである）。この場合、インダクタ電流ILの平均値、すなわち負荷電流Iloadが小さいと、インダクタ電流ILが減少したときに、ILがマイナスとなり、キャパシタCに蓄えられた電荷が、ローサイドスイッチSWLを介してグラウンドに流れ込む可能性がある。これは、キャパシタに蓄えられたエネルギーがグラウンドに捨てられることを意味するから、変換効率が悪化する。
【００４３】
この現象を防止するために、図4の構成では、インダクタ電流ILがプラスからマイナスに転じるタイミングで、ローサイドスイッチSWLを強制的にオフにする（ハイサイドスイッチSWHもオフのままである）。これにより負荷電流が閾値より小さい軽負荷時における変換効率を改善できる。負荷電流が閾値以上の重負荷時においては、これまでのように、ハイサイドスイッチとローサイドスイッチを相補的にオン・オフされる。
【００４４】
本回路は、スイッチングノード電圧Vlx（図1参照）をコンパレータComp3により観測し、スイッチングノード電圧Vlxが、ゼロとなったタイミングで、ローサイドスイッチ駆動信号Vswlをロー（ローサイドスイッチSWLをオフ）とするような動作行う。以下、詳細に動作を示す。前提として、ハイサイドスイッチがオフ、ローサイドスイッチがオンであるとする。すなわち、遅延素子Tdの出力はローレベル信号である。
【００４５】
コンパレータComp3は、スイッチングノード電圧Vlxとグランドを比較する。ここで、スイッチングノード電圧Vlxは、インダクタ電流とローサイドスイッチSWLのオン抵抗とにより生じる。ローサイドスイッチSWLがオン、かつインダクタ電流ILがマイナスのとき、スイッチングノードVlxからローサイドスイッチSWLを介してグランドの方向に電流が流れることになり、スイッチングノード電圧Vlxはグランドより大きな電圧となる。したがって、コンパレータComp3では、スイッチングノード電圧Vlxがグランドよりも大きくなったことを検出し、ハイレベル信号を比較結果信号として出力する。AND回路42には、Comp3の出力信号と、インバータ41の出力信号が入力される。ローサイドスイッチSWLがオンのときは、インバータ41の出力は、ハイレベル信号であるため、AND回路42の出力も、ハイレベル信号となる。
【００４６】
AND回路42の出力は、フリップフロップ43のS端子に入力される。フリップフロップ43のR端子は、遅延素子Tdの出力が入力されている。R端子にはローレベル信号が入力されており、この状態でS端子にハイレベル信号が入力されると、Q端子からハイレベル信号が出力される。Q端子の出力はインバータ44により反転されてローレベル信号とされ、AND回路45の一方の入力端子に入力される。AND回路45の他方の入力端子は、インバータ41の出力であるハイレベル信号であるが、インバータ44からのローレベル信号の入力により、AND回路45の出力はローレベル信号となる。AND回路45の出力は、ローサイドスイッチ駆動信号Vswlである。よって、ローサイドスイッチSWLはオフとなる。なお、遅延素子Tdの出力はローレベル信号あり、ハイサイドスイッチSWHもオフである。
【００４７】
以上のような制御を採用することでキャパシタに蓄えられた電荷がグラウンドに捨てられることはなくなるから、軽負荷時においても高い効率を実現することができる。
【００４８】
図5に本発明の別の実施形態に係るリプル制御DC-DC変換器の構成図を示す。
【００４９】
図1で示した回路と比較すると、電流源IpがPMOSトランジスタMIpに変更されている。MIpのゲート電圧は、アンプAmp1により駆動される。アンプAmp1の反転入力端子は電圧Voutに、非反転入力端子はリファレンス電圧Vrefに接続される。アンプAmp1は、電圧VoutとリファレンスVrefの差分に応じた出力を、PMOSトランジスタMIｐのゲート（制御端子）に出力する。電圧Voutが下がると、アンプAmp1の出力は上昇し、PMOSトランジスタMIpの出力電流は減少する。逆に、電圧Voutが上がると、アンプAmp1の出力は減少し、PMOSトランジスタMIpの出力電流は増加する。
【００５０】
本実施形態では、PMOSトランジスタMIpの電流をVdd-Vref（電源電圧Vddからリファレンス電圧Vrefを減算した値の電圧）に比例させるようにアンプAmp1が動作する。また電流源Inは、Vrefに比例する電流を生成するように動作する。これにより、インダクタ電流ILと相似するフィードバック電圧Vfbを生成することを可能とする。
【００５１】
すなわち、図1に示した回路では、固定の電流源IpおよびInのバランスが適正でないと、フィードバック電圧Vfbがインダクタ電流ILと非相似になってしまう（たとえばフィードバック電圧Vfbが発散してしまう）可能性があった。これに対し、本実施形態では、アンプAmp1の働きにより、インダクタ電流ILと相似するフィードバック電圧Vfbを生成可能とし、電圧VoutとリファレンスVrefを同電位に保つ。これにより出力電圧精度を向上させることができる。
【００５２】
なお、図1で説明した実施形態と同様に、ハイサイドスイッチSWHとスイッチSWNを同期させ、ローサイドスイッチSWLとスイッチSWPを同期させる構成も可能である。この場合、電流源Ipではなく、電流源InをMOSトランジスタに変更し、このMOSトランジスタのゲートにアンプの出力を入力すればよい。なお、MOSトランジスタの代わりに、バイポーラトランジスタを用いてもよい。
【００５３】
図6に、図5に示したリプル制御DC-DC変換器の詳細構成を示す。
【００５４】
アンプAmp1は、トランジスタM3、M4で構成されるNMOS差動対を基本としたアンプである。トランジスタM3のゲートが非反転入力端子、トランジスタM4のゲートが反転入力端子に相当する。
【００５５】
テール電流源M2のバイアス電流は、抵抗Rp、NMOSトランジスタM1およびアンプAmp2により決定される。抵抗Rpの一端の電位はVddであり、他端は、アンプAmp2のバーチャルショートからVrefである。したがって、抵抗Rpの両端に印加される電圧はVdd-Vrefである。よって、抵抗Rpを流れる電流Ipは、Vdd-Vrefに比例する。この電流を1:2のミラー比によりトランジスタM2にミラーすると、M2を流れる電流は2Ipとなる。
【００５６】
したがってトランジスタM6を流れるバイアス電流はIpであり、これを1:1のミラー比によりチャージポンプ電流源（PMOSトランジスタ）MIpにミラーする。
【００５７】
もうひとつのチャージポンプ電流源（NMOSトランジスタ）MInに流れる電流Inは、トランジスタM7、アンプAmp3、抵抗Rnにより決定される。抵抗Rnに印加される電圧は、アンプAmp3のバーチャルショートにより、Vrefであるから、抵抗Rnを流れる電流InはVrefに比例する。この電流をトランジスタM8にミラーし、これをさらにチャージポンプ電流源（NMOSトランジスタ）MIｎにミラーする。
【００５８】
ここで、ハイサイドスイッチSWHがオンのときのインダクタ電流ILの時間微分を求めると、
【数１】
0005728433.tif 000002
となり、Vdd-Vrefに比例することがわかる。
【００５９】
同様に、ローサイドスイッチSWLがオンのときのインダクタ電流ILの時間微分を求めると、
【数２】
0005728433.tif 000003
となり、リファレンス電圧Vrefに比例する。
【００６０】
したがって、前述のようにチャージポンプ源（PMOSトランジスタ）MIｐの電流IpをVdd-Vrefに、チャージポンプ源（NMOSトランジスタ）MInの電流Inを、リファレンス電圧Vrefにそれぞれ比例させることにより、フィードバック電圧Vfbをインダクタ電流ILと相似させることが可能である。
【００６１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図１】
0005728433.tif 000004
【図２】
0005728433.tif 000005
【図３】
0005728433.tif 000006
【図４】
0005728433.tif 000007
【図５】
0005728433.tif 000008
【図６】
0005728433.tif 000009