(57)【特許請求の範囲】
【請求項１】
炭化珪素と、
前記炭化珪素上に形成され、第１の層、前記第１の層よりも低い炭素比率を有する第２の層を備える金属シリサイドと、
前記金属シリサイド上に形成される金属電極とを備え、
前記第２の層が前記第１の層上に形成され、前記第２の層が前記金属電極に接し、前記第２の層中の金属シリサイドの平均粒径が、前記第１の層中の金属シリサイドの平均粒径よりも大きく、前記金属シリサイドの膜厚が１００ｎｍ以下であり、前記第２の層中の炭素比率が２０原子％未満、前記第１の層中の炭素比率が２０原子％以上であることを特徴とする半導体装置。
【請求項２】
前記金属シリサイドがニッケルシリサイドであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の層が膜厚方向に複数の結晶粒で構成され、前記第２の層が膜厚方向に１つの結晶粒で構成されることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
炭化珪素の表面のシリコン（Ｓｉ）−炭素（Ｃ）結合の少なくとも一部を破壊する工程と、
前記炭化珪素の表面上に金属膜を形成する工程と、
熱処理により、前記金属膜と前記炭化珪素を反応させ金属シリサイドを形成する工程とを備え、
前記シリコン（Ｓｉ）−炭素（Ｃ）結合の少なくとも一部を破壊する工程は、イオン注入により、前記炭化珪素を非晶質化しない限度で行うことを特徴とする半導体装置の製造方法。
【請求項５】
前記金属膜がニッケル膜であり、イオン注入される元素がＧｅであり、ドーズ量が１ｅ１３ｃｍ−２以上２ｅ１４ｃｍ−２以下であることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
第１のｎ型炭化珪素層と、前記第１のｎ型炭化珪素層よりもｎ型不物濃度の低い第２のｎ型炭化珪素層を有する半導体基板を準備する工程と、
前記第２のｎ型炭化珪素層に第１のｐ型不純物領域を形成する工程と、
前記第１のｐ型不純物領域にｎ型不純物領域を形成する工程と、
前記第１のｐ型不純物領域に接続され前記第１のｐ型不純物領域よりも深さが浅くｐ型不純物濃度の高い第２のｐ型不純物領域を形成する工程と、
前記第２のｎ型炭化珪素層、前記第１のｐ型不純物領域、前記ｎ型不純物領域の表面にまたがるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ｎ型不純物領域および前記第２のｐ型不純物領域の表面のシリコン（Ｓｉ）−炭素（Ｃ）結合の少なくとも一部を破壊する工程と、
前記ｎ型不純物領域および前記第２のｐ型不純物領域上に金属膜を形成する工程と、
熱処理により、前記金属膜と前記ｎ型不純物領域および前記第２のｐ型不純物領域の炭化珪素を反応させ金属シリサイドを形成する工程と、
前記ｎ型不純物領域上および前記第２のｐ型不純物領域上の前記金属シリサイド上に金属電極を形成する工程と、
を備え、
前記シリコン（Ｓｉ）−炭素（Ｃ）結合の少なくとも一部を破壊する工程は、イオン注入により、前記炭化珪素を非晶質化しない限度で行うことを特徴とする半導体装置の製造方法。
【請求項７】
前記ゲート電極がシリコンであって、
前記金属膜を形成する工程において、前記ゲート電極上にも前記金属膜を形成し、
前記金属シリサイドを形成する工程において、前記金属膜と前記ゲート電極のシリコンを反応させ前記金属シリサイドを形成することを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
次世代以降のパワー半導体デバイス材料として、炭化珪素（以下、ＳｉＣとも表記）が注目されている。ＳｉＣは、シリコン（以下、Ｓｉとも表記）に比較して、約１０倍の破壊電界強度、および約３倍の熱伝導率を併せて備えており、Ｓｉパワーデバイスでは実現不可能な、低損失かつ高温動作可能なパワー半導体デバイスを実現することを可能にする。
【０００３】
例えば、高耐圧パワーＭＯＳＦＥＴは、低オン抵抗および高耐圧であり、しかも高速スイッチングを実現できる。このため、スイッチング電源等のパワー回路のスイッチング素子として広く用いられている。高耐圧パワーＭＯＳＦＥＴの素子構造は、基板表面にソース電極、ゲート電極およびウェル電極を形成し、基板裏面にドレイン電極を形成する縦型ＭＯＳＦＥＴ構造である。そして、チャネル形成領域（ウェル領域）およびソース領域をそれぞれ、イオン注入を用いて基板表面に形成するＤｏｕｂｌｅ  Ｉｍｐｌａｎｔａｔｉｏｎ  ＭＯＳＦＥＴ（以下ＤＩＭＯＳＦＥＴとも表記）構造が、簡便に精度良くチャネル領域を形成できる優れたデバイス構造であり、並列動作にも適している。
【０００４】
ＳｉＣ基板を用いたＤＩＭＯＳＦＥＴを形成する場合、このデバイスを電気回路等と接続するための電極をオーミック接触とすることが望まれている。しかしながら、一般的に用いられる六方晶単結晶のＳｉＣ基板は、積層周期が４の４Ｈ−ＳｉＣ構造をとり、そのエネルギーバンドギャップが３．２６ｅＶとＳｉの３倍である。このため、電極金属との間でオーミックコンタクトを形成することが困難である。
【０００５】
ＳｉＣ基板に対して、比較的低いオーミックコンタクト抵抗を実現できる方法として、ニッケルシリサイド層を電極部分に形成する方法が知られている。ニッケルシリサイド層はニッケルをコンタクト領域のＳｉＣ基板表面に成膜し、その後に熱処理を行なうことで形成される。このニッケルシリサイド電極を形成する際の問題の１つに、炭素（Ｃ）のニッケルシリサイド表面析出に伴う、金属電極との密着性劣化がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１８４５７１号公報
【特許文献２】特許第３６４６５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、ＳｉＣ基板を用いて形成され、金属シリサイド膜と金属電極との密着性が向上する半導体装置および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
実施の形態の半導体装置は、炭化珪素と、前記炭化珪素上に形成され、第１の層、前記第１の層よりも低い炭素比率を有する第２の層を備える金属シリサイドと、前記金属シリサイド上に形成される金属電極を備え、前記第２の層が前記第１の層上に形成され、前記第２の層が前記金属電極に接し、前記第２の層中の金属シリサイドの平均粒径が、前記第１の層中の金属シリサイドの平均粒径よりも大きく、前記金属シリサイドの膜厚が１００ｎｍ以下であり、前記第２の層中の炭素比率が２０原子％未満、前記第１の層中の炭素比率が２０原子％以上であることを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】第１の実施の形態の半導体装置の模式断面図である。
【図２】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図３】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図４】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図５】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図６】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図７】第１の実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【図８】第１の実施の形態のニッケルシリサイド膜中の元素比率を示す図である。
【図９】第１の実施の形態のニッケルシリサイド膜の断面写真である。
【図１０】第１の実施の形態のニッケルシリサイド膜形成時の熱処理温度とシート抵抗の関係を示す図である。
【図１１】第２の実施の形態の半導体装置の模式断面図である。
【図１２】第３の実施の形態の半導体装置の模式断面図である。
【図１３】第４の実施の形態の半導体装置の模式断面図である。
【図１４】第５の実施の形態の半導体装置の模式断面図である。
【図１５】第６の実施の形態の半導体装置の模式断面図である。
【図１６】第７の実施の形態の半導体装置の模式断面図である。
【図１７】第８の実施の形態の半導体装置の模式断面図である。
【発明を実施するための形態】
【００１０】
上述のように、オーミックコンタクトの実現のためにＳｉＣ基板にニッケルシリサイド電極を形成する際の問題の１つに、炭素（Ｃ）のニッケルシリサイド表面析出に伴う、金属電極との密着性劣化がある。
【００１１】
ニッケルシリサイドが形成される際に炭素はその結晶粒の外に吐き出されてしまい、ニッケルシリサイド表面に炭素析出層が形成される。この炭素析出層は、半導体素子の製造工程において一般的に用いられる酸薬液での除去が困難である。炭素析出層は上部に形成される金属電極・配線材料である、チタン（Ｔｉ）やアルミニウム（Ａｌ）との密着性が十分でなく、十分なコンタクト特性が得られないとともに、そのデバイス製造工程中、もしくはデバイス使用中において膜剥がれやコンタクト特性劣化を引き起こすおそれがある。
【００１２】
この問題の解決策としては、炭素析出層をスパッタエッチングなどの方法を用いて、物理的に除去する方法や、チタン（Ｔｉ）などの炭素吸着層となる層を用いる構造（Ｔｉ−ｃａｐ構造）を適用する方法がある。しかしながら、これらの方法は厚いニッケルシリサイド膜には適用可能であるが、例えば、１００ｎｍ以下の薄いニッケルシリサイド膜に対しては、素子の性能劣化を及ぼしてしまうおそれがある。
【００１３】
具体的には、炭素析出層をスパッタエッチングする場合には、同時にニッケルシリサイド膜の表面の凹凸が粗くなり、薄いニッケルシリサイド膜に適用した場合には、部分的にニッケルシリサイドがない領域ができてしまいコンタクト抵抗の増大及び耐圧不良などの特性劣化を引き起こしてしまう。
【００１４】
また、Ｔｉ−ｃａｐ構造は、薄膜ニッケルシリサイドの場合にその効果が減少し、ニッケルシリサイド表面の炭素濃度を十分に低く保つことが困難である。
【００１５】
また、例えば、整流素子であるショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ  ｂａｒｒｉｅｒ  ｄｉｏｄｅ）でも、良好なオーミックコンタクトを低温の熱履歴で実現することが必要とされている。具体的には、ＭＰＳ（Ｍｅｒｇｅｄ  ＰｉＮ  ａｎｄ  Ｓｃｈｏｔｔｋｙ）構造の場合、サージ電流を流すためにｐ型層にｐ型オーミック電極を形成し、接合終端領域端部のｎ型チャネルストップ層にｎ型オーミック電極を形成する。
【００１６】
接合終端領域はＳｉＣ上に酸化膜が形成されている。電極形成のための高温熱処理によって、酸化膜とＳｉＣの界面が荒れると空乏層の広がりに影響をあたえて、耐圧低下、リーク電流増加、信頼性低下などの問題を引き起こす。これを防止するため、酸化膜とＳｉＣ界面の荒れを生じさせない低温でのオーミック電極形成が望まれる。
【００１７】
以下、図面を参照しつつ本発明の実施の形態を説明する。
【００１８】
（第１の実施の形態）
本実施の形態の半導体装置は、炭化珪素と、炭化珪素上に形成され、第１の層、第１の層よりも低い炭素比率を有する第２の層を備える金属シリサイドと、金属シリサイド上に形成される金属電極を備える。そして、第２の層が第１の層上に形成され、第２の層が金属電極に接し、第２の層中の金属シリサイドの平均粒径が、第１の層中の金属シリサイドの平均粒径よりも大きい。
【００１９】
本実施の形態の半導体装置は、上記構成を備えることにより、金属シリサイド表面の炭素（Ｃ）が低減され、上部金属電極との密着性が向上する。したがって、コンタクト特性および信頼性が向上する。コンタクト特性としては、例えば、オーミック性の向上や低抵抗化が実現される。また、金属シリサイドの膜厚が薄くなった場合であっても、金属シリサイドと表面の上部金属電極との密着性の向上を簡易な製造方法で実現することが可能となる。
【００２０】
以下、半導体装置としてＤＩＭＯＳＦＥＴを例に説明する。
【００２１】
本実施の形態のＤＩＭＯＳＦＥＴは、第１のｎ型炭化珪素層と、第１のｎ型炭化珪素層よりもｎ型不物濃度の低い第２のｎ型炭化珪素層を有する半導体基板と、第２のｎ型炭化珪素層に形成される第１のｐ型不純物領域と、第２のｎ型炭化珪素層に形成されるｎ型不純物領域と、第１のｐ型不純物領域に接続され第１のｐ型不純物領域よりも深さが浅くｐ型不純物濃度の高い第２のｐ型不純物領域と、第２のｎ型炭化珪素層、第１のｐ型不純物領域、ｎ型不純物領域の表面にまたがるゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、ｎ型不純物領域および第２のｐ型不純物領域上に形成され、第１の層、第１の層よりも低い炭素比率を有する第２の層を備える金属シリサイドと、金属シリサイド上に形成される金属電極を備える。そして、第２の層が第１の層上に形成され、第２の層が金属電極に接し、第２の層中の金属シリサイドの平均粒径が、第１の層中の金属シリサイドの平均粒径よりも大きい。
【００２２】
図１は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、ＤＩＭＯＳＦＥＴである。
【００２３】
図１に示すように、ＤＩＭＯＳＦＥＴ１００には、ｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）１０ａと、ｎ＋型ＳｉＣ層１０ａよりもｎ型不物濃度の低いｎ−型ＳｉＣ層（第２のｎ型炭化珪素層）１０ｂで構成される六方晶４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【００２４】
ｎ＋型ＳｉＣ層１０ａは、例えば、不純物濃度１×１０１８〜１×１０１９ｃｍ−３程度の、例えばＮ（窒素）をｎ型不純物として含む。ｎ＋型ＳｉＣ層１０ａはＤＩＭＯＳＦＥＴ１００のドレイン領域として機能する。
【００２５】
また、ｎ−型ＳｉＣ層１０ｂは、例えば、ｎ＋型ＳｉＣ層１０ａ上にエピタキシャル成長法を用いて形成される。例えば、ｎ型不純物の不純物濃度は１×１０１５〜１×１０１７ｃｍ−３程度である。ｎ−型ＳｉＣ層１０ｂの厚さは、例えば５〜１０μｍ程度である。
【００２６】
ｎ−型ＳｉＣ層１０ｂには、ｐ型ＳｉＣ領域（第１のｐ型不純物領域）１２が形成されている。ｐ型ＳｉＣ領域１２は、ＤＩＭＯＳＦＥＴ１００のチャネル領域またはウェル領域として機能する。ｐ型ＳｉＣ領域１２の不純物濃度は、例えば、５×１０１６〜２×１０１８ｃｍ−３程度である。その接合深さは、０．１μｍ〜１．５μｍ程度である。
【００２７】
また、ｎ−型炭化珪素層１０ｂには、ｐ型ＳｉＣ領域１２に囲まれるようにｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４が形成されている。ｎ＋型ＳｉＣ領域１４は、ＤＩＭＯＳＦＥＴ１００のソース領域として機能する。
【００２８】
その接合深さは、０．０５μｍ〜１μｍの範囲であり、ｐ型ＳｉＣ領域１２の接合深さよりも浅い。ｎ＋型ＳｉＣ領域１４の不純物は、例えば、窒素（Ｎ）もしくはリン（Ｐ）、もしくはそれら両方であり、例えば、不純物濃度は５×１０１９〜３×１０２１ｃｍ−３程度であることが望ましい。
【００２９】
また、ｎ−型ＳｉＣ層１０ｂには、ｐ型ＳｉＣ領域１２に囲まれ、ｐ型ＳｉＣ領域１２に接続され、ｎ＋型ＳｉＣ領域１４に接するｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６が形成されている。ｐ＋型ＳｉＣ領域１６は、ＤＩＭＯＳＦＥＴ１００のウェル接続領域として機能する。
【００３０】
ｐ＋型ＳｉＣ領域１６の深さは、０．０５μｍ〜１μｍの範囲であり、ｐ型ＳｉＣ領域１２よりも浅い。また、ｐ＋型ＳｉＣ領域１６の不純物は、ボロン（Ｂ）もしくはアルミニウム（Ａｌ）、もしくはその両方である。不純物濃度は１×１０１９〜３×１０２１ｃｍ−３程度であることが望ましい。
【００３１】
ｎ＋型ＳｉＣ領域１４およびｐ＋型ＳｉＣ領域１６上には、第１のニッケルシリサイド領域（ニッケルシリサイド膜）１８が形成されている。第１のニッケルシリサイド領域１８はＤＩＭＯＳＦＥＴ１００のソース電極およびウェル電極として機能する。
【００３２】
第１のニッケルシリサイド領域１８の膜厚は、例えば、１０ｎｍ〜２００ｎｍの範囲であり、ｎ＋型ＳｉＣ領域１４やｐ＋型ＳｉＣ領域１６の深さよりも薄い。ニッケルシリサイド領域１８の膜厚は、ソース電極のシート抵抗低減の観点からは、厚い方がよい。これは、ニッケルシリサイドの比抵抗は、ｎ＋型ＳｉＣ領域１４よりも１桁以上低いからである。この点を鑑みると、ｎ＋型ＳｉＣ領域１４の厚さ（接合深さ）は、１０ｎｍ以上は確保することが望ましく、５０ｎｍ以上であることがより望ましい。
【００３３】
また、ニッケルシリサイド膜の耐熱性を鑑みると、第１のニッケルシリサイド領域１８は２０ｎｍ以上であることが好ましい。これ以下の膜厚の場合には、シリサイド化の熱工程において６００℃以上の熱工程が付加される場合には、ニッケルシリサイド膜の凝集が生じて、デバイス歩留りの劣化およびシート抵抗値上昇に伴うデバイス性能の劣化が生じるおそれがある。
【００３４】
一方で、第１のニッケルシリサイド領域１８の膜厚を厚くし、ｎ＋型ＳｉＣ領域１４が薄くなると、接合リーク電流が増大し、デバイス特性を劣化させてしまうおそれがある。したがって、第１のニッケルシリサイド領域１８の膜厚は１００ｎｍ以下であることがより望ましい。また、ＤＩＭＯＳＦＥＴ１００を微細化する際、ショートチャネル効果を抑制するためには、ｎ＋型ＳｉＣ領域１４を薄くすることが要求される。この観点からも第１のニッケルシリサイド領域１８の膜厚は１００ｎｍ以下であることがより望ましい。
【００３５】
第１のニッケルシリサイド領域１８は、第１の層（炭素高濃度層）１８ａと、第１の層１８ａよりも低い炭素比率（炭素濃度）を備える第２の層（炭素低濃度層）１８ｂを含んでいる。第２の層１８ｂは第１の層１８ａ上、すなわち、第１の層１８ａに対しｎ＋型ＳｉＣ領域１４やｐ＋型ＳｉＣ領域１６から離れる側に形成される。そして、第２の層１８ｂ中のニッケルシリサイドの平均粒径が、第１の層１８ａ中のニッケルシリサイドの平均粒径よりも大きい。
【００３６】
第２の層１８ｂ中の炭素比率が２０原子％未満であることが望ましい。ニッケルシリサイド表面の炭素濃度は低くなることにより、第１のニッケルシリサイド領域１８と後述する第１の金属電極２８との密着性が向上する。このため、第１の金属電極２８の膜剥がれが抑制され、高性能で信頼性の高いＤＩＭＯＳＦＥＴ１００が実現される。
【００３７】
第１の層１８ａ中の炭素比率が２０原子％以上であることが望ましい。３０原子％以上であることがより望ましい。第１の層１８ａが炭素の吸着層として機能し、ＳｉＣ基板１０方向から炭素（Ｃ）が第１のニッケルシリサイド領域１８の表面方向に拡散することを防止するからである。
【００３８】
また、第１の層１８ａ中の炭素比率が８０原子％以下であることが望ましく、６０原子％以下であることがより望ましい。炭素比率が高くなりすぎると、第１の層１８ａのシート抵抗が増大して寄生抵抗が増大する。このため、ＤＩＭＯＳＦＥＴ１００のオン抵抗が増大し、高速動作を阻害する要因となるおそれがある。
【００３９】
なお、第１の層１８ａと第２の層１８ｂの炭素比率を議論する場合は、それぞれの層の膜厚方向の中心近傍の値を代表値として採用する。炭素比率の評価方法は、オージェ電子分光法を用いればよい。その他、局所領域の炭素比率の評価方法としては、透過型電子顕微鏡を用いたＥＥＬＳ（Ｅｌｅｃｔｒｏｎ．  Ｅｎｅｒｇｙ−Ｌｏｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を用いればよい。
【００４０】
第２のｎ型ＳｉＣ層１０ｂ、ｐ型ＳｉＣ層１２、ｎ＋型ＳｉＣ領域１４の表面にまたがって、連続的にゲート絶縁膜２０が形成されている。ゲート絶縁膜２０は、必ずしもｎ＋型ＳｉＣ領域１４表面の全面を覆う必要はない。
【００４１】
ゲート絶縁膜２０には、例えば、シリコン酸化膜が適用可能である。シリコン酸化膜の膜厚は、１０ｎｍ以上１６０ｎｍ以下であることが望ましい。
【００４２】
そして、ゲート絶縁膜２０上には、ゲート電極２２が形成されている。ゲート電極２２には、例えば、多結晶シリコン等が適用可能である。
【００４３】
多結晶シリコンの不純物濃度は、１×１０１９ｃｍ−３程度であることが望ましい。不純物は、デバイスに要求される閾値電圧に併せて、ｎ型もしくはｐ型の不純物元素を選択すればよい。
【００４４】
ゲート電極２２上には、例えば、シリコン酸化膜で形成される層間絶縁膜２４が形成されている。
【００４５】
層間絶縁膜２４上には、第１の金属電極２８が形成される。層間絶縁膜２４に設けられたコンタクトホール部で、第１のニッケルシリサイド領域１８上に第１の金属電極２８が形成され、第１のニッケルシリサイド領域１８と第１の金属電極２８が接続されている。第１の金属電極は、例えば、アルミニウム（Ａｌ）である。
【００４６】
ニッケルシリサイドである第２の層１８ｂと、アルミニウム（Ａｌ）膜である第１の金属電極２８との界面に、チタン（Ｔｉ）層やチタンナイトライド（ＴｉＮ）層を介在させてもよい。そのような構造をとった場合、界面で密着性がより良好なものとなる。
【００４７】
また、アルミニウム（Ａｌ）である第１の金属電極２８と、層間絶縁膜２４との界面にはチタンナイトライド（ＴｉＮ）層やタンタルカーバイト（ＴａＣ）層、タンタルナイトライド（ＴａＮ）層などの熱的に安定な性質を備える薄膜を介在させてもよい。そのような構造をとることで、Ａｌ原子の層間絶縁膜２４への拡散現象が抑制され、デバイスの高温動作中の信頼性を改善できるかである。
【００４８】
なお、第２の層１８ｂと第１の金属電極２８との界面、または、第１の金属電極２８と、層間絶縁膜２４との界面に介在させる金属材料は、一般的にＡｌやＣｕの拡散バリアになる性質を備える金属もしくは金属間化合物であればよい。その膜厚は、デバイス作製時の熱工程やデバイスの実動作中のデバイス温度を鑑みて、十分にＡｌ原子の拡散を抑制することができる膜厚を確保すればよい。
【００４９】
また、層間絶縁膜２４を覆うようにシリコン窒化膜（以下、ＳｉＮとも称する）を形成してもよい。ＳｉＮはＳｉＯ２と比較して弗化水素に対する耐性を備えている。このため、製造工程中でニッケルスパッタ工程の前処理として行なわれる希フッ酸処理時に、コンタクトホールサイズが設計値からずれてしまうことを抑制できる。
【００５０】
また、第１の金属電極２８のアルミニウム成膜時にもニッケルシリサイド表面に形成した酸化膜を除去するために希フッ酸処理が必要である。その場合に、コンタクトホールがシリサイド未形成領域に広がってしまう。この問題を解決する手段としても、層間絶縁膜２４を覆うようにシリコン窒化膜（以下、ＳｉＮ）を形成する構造は有効である。
【００５１】
上記効果を実現するにはＳｉＮ膜厚は、５ｎｍ以上であることが好ましい。その最大膜厚はコンタクトホールの面積に対して十分に小さい範囲であればデバイスの特性に問題はない。また、製造方法上の容易性の観点からは、５０ｎｍ以下であることが好まれる。
【００５２】
ｎ＋型ＳｉＣ層１０ａ上、すなわちＳｉＣ基板１０の裏面側には、例えば、第２のニッケルシリサイド領域３０が形成されている。
【００５３】
そして、第２のニッケルシリサイド領域３０上には、第２の金属電極３２が形成されている。第２の金属電極３２はドレイン電極として機能する。第２の金属電極は、例えば、アルミニウム（Ａｌ）膜である。
【００５４】
以上、ゲート絶縁膜２０としてシリコン酸化膜を例に説明したが、シリコン酸化膜以外のゲート絶縁膜材料としては、例えば、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、Ｌａ２Ｏ５、ＣｅＯ２、ＺｒＯ２、ＨｆＯ２、ＳｒＴｉＯ３、Ｐｒ２Ｏ３等の高誘電体がある。また、ＬａＡｌ酸化物のような高誘電体を組み合わせた材料であってもかまわない。その他、シリコン酸化物に金属イオンを混ぜた材料であるシリケートであってもかまわない。
【００５５】
また、シリコン酸化膜と高誘電体膜を積層させて、その膜中及び界面に形成した固定電荷及び界面双極子で閾値調整を行ってもよい。また、ゲート絶縁膜中やその界面に窒素や水素等を導入することは、デバイス特性を劣化させる原因となるゲート絶縁膜中およびその界面の固定電荷及び界面トラップ密度の低減に有効である。例えば、窒素の導入は、ＮＨ３やＮＯ２ガス、プラズマ化された窒素による方法など、デバイスに要求されるゲート絶縁膜の性能や膜厚に応じて、必要な位置に適切な濃度を導入すればよい。
【００５６】
ゲート絶縁膜には、各世代のトランジスタ及びその製造工程で必要な耐熱性を有する材料を適宜選択して用いればよい。
【００５７】
以上、ソース電極、ウェル電極の金属シリサイドを形成する金属として、ニッケル（Ｎｉ）を例に説明したが、金属シリサイドを形成する金属はニッケルに限定されるものではない。熱処理に伴いＳｉＣとの固相反応によりシリサイドを形成する金属をデバイスの形態により適宜もちいればよい。
【００５８】
例えば、Ｎｉ／ＴｉやＮｉ−Ｔｉ合金等、ＳｉＣとの反応との際に炭素（Ｃ）と優先的に反応する金属との積層構造若しくは合金を用いてもよい。
【００５９】
また、ＳｉＣと金属との反応は、Ｓｉと金属との反応温度よりも高く、この熱処理により製造されたデバイス特性が劣化する場合がある。この場合、ＳｉやＧｅなどを、シリサイドを形成する金属に含有させて反応温度を低温化させてもよい。また、シリサイドを形成する金属とＳｉやＧｅとの組成比は、デバイスに必要とされる電極の仕事関数にあわせて熱処理の温度や時間等を制御することで調整すればよい。金属シリサイドを形成する金属としては、Ｎｉの他に、Ｐｄ、Ｐｔ、Ｃｏ、Ｔａ、Ｈｆ、Ｚｒ等が挙げられる。
【００６０】
次に、図１に示す本実施の形態のＤＩＭＯＳＦＥＴ１００の製造方法について説明する。また、図２〜図７は、本実施の形態の半導体装置の製造方法を示す模式工程断面図である。
【００６１】
本実施の形態の半導体装置のＤＩＭＯＳＦＥＴ１００の製造方法は、第１のｎ型炭化珪素層と、第１のｎ型炭化珪素層よりもｎ型不物濃度の低い第２のｎ型炭化珪素層を有する半導体基板を準備する工程と、第２のｎ型炭化珪素層に第１のｐ型不純物領域を形成する工程と、第２のｎ型炭化珪素層にｎ型不純物領域を形成する工程と、第１のｐ型不純物領域に接続され第１のｐ型不純物領域よりも深さが浅くｐ型不純物濃度の高い第２のｐ型不純物領域を形成する工程と、第２のｎ型炭化珪素層、第１のｐ型不純物領域、ｎ型不純物領域の表面にまたがるゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ｎ型不純物領域および第２のｐ型不純物領域の表面のシリコン（Ｓｉ）−炭素（Ｃ）結合の少なくとも一部を破壊する工程と、ｎ型不純物領域および第２のｐ型不純物領域上に金属膜を形成する工程と、熱処理により、金属膜とｎ型不純物領域および第２のｐ型不純物領域の炭化珪素を反応させ金属シリサイドを形成する工程と、ｎ型不純物領域上および第２のｐ型不純物領域上の金属シリサイド上に金属電極を形成する工程と、を備える。
【００６２】
まず、４Ｈ−ＳｉＣのｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）１０ａと、ｎ＋型ＳｉＣ領域１０ａよりもｎ型不物濃度の低い４Ｈ−ＳｉＣのｎ−型ＳｉＣ層（第２のｎ型炭化珪素層）１０ｂで構成されるＳｉＣ基板（半導体基板）を準備する。
【００６３】
ｎ−型ＳｉＣ層（第２のｎ型炭化珪素層）１０ｂの厚さは、例えば、１０μｍで、ｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）１０ａ上にエピタキシャル成長によって形成する。
【００６４】
次に、ｎ−型ＳｉＣ層１０ｂに、例えば、Ａｌのイオン注入と活性化の熱処理（アニール）により、ｐ型不純物領域（第１のｐ型不純物領域）１２を形成する。また、ｎ−型ＳｉＣ層１０ｂに、例えば、Ｐのイオン注入と活性化の熱処理（アニール）により、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４を形成する。
【００６５】
次に、ｎ−型ＳｉＣ層１０ｂに、ｐ型ＳｉＣ領域１２に接続され、ｐ型ＳｉＣ領域１２よりも深さが浅く、ｐ型ＳｉＣ領域１２よりもｐ型不純物濃度の高いｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６を形成する。ｐ＋型ＳｉＣ領域１６は、例えば、Ａｌのイオン注入と活性化の熱処理（アニール）により形成する（図２）。
【００６６】
ｐ型不純物領域（第１のｐ型不純物領域）１２、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４、および、ｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６を形成するイオン注入は、イオン注入時の物理的なダメージによるＳｉＣ結晶性劣化を抑制するために、イオン注入時に基板温度を高温にすることが有効であり、その場合の基板温度範囲は４００〜６５０℃が望ましい。
【００６７】
次に、公知の方法により、ｎ−型ＳｉＣ層１０ｂ、ｐ型ＳｉＣ領域１２、ｎ＋型ＳｉＣ領域１４の表面にまたがる、例えば、シリコン酸化膜のゲート絶縁膜２０を形成する。そして、ゲート絶縁膜２０上に、例えば、多結晶ｎ型シリコンのゲート電極２２を、フォトリソグラフィーと異方性エッチングもしくは等方性エッチングにより形成する。
【００６８】
そして、ゲート電極２２上に、層間絶縁膜２４を形成する。層間絶縁膜２４は、例えば、シリコン酸化膜であり、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。層間絶縁膜２４には、フォトリソグラフィーと異方性エッチングにより、ｎ＋型ＳｉＣ領域１４およびｐ＋型ＳｉＣ領域１６が露出するように、コンタクトホールが形成される（図３）。
【００６９】
次に、例えば、ゲルマニウム（Ｇｅ）のイオン注入を行う。このイオン注入により、コンタクトホール底部に露出したｎ＋型ＳｉＣ領域１４およびｐ＋型ＳｉＣ領域１６の表面近傍のＳｉＣに物理的ダメージを与え、表面近傍のＳｉＣのシリコン（Ｓｉ）−炭素（Ｃ）結合の少なくとも一部を破壊する。
【００７０】
このイオン注入により、シリコン（Ｓｉ）−炭素（Ｃ）結合の少なくとも一部が破壊され、結晶欠陥が導入されたダメージ層４０が形成される（図４）。
【００７１】
イオン種はＳｉＣに効率よく物理的なダメージを与えられる元素がよく、デバイス特性に影響が少ない元素を選べばよい。ゲルマニウム（Ｇｅ）のほかには、シリコン（Ｓｉ）や、化学的に安定なアルゴン（Ａｒ）やキセノン（Ｘｅ）等の希ガス元素等を用いればよい。
【００７２】
また、イオン注入中に基板を液体窒素などで基板を冷却することで、イオン注入時の基板温度上昇に伴う結晶回復効果を抑制して、効率よく物理的ダメージを生じさせることができる。この場合には、炭素（Ｃ）等の軽元素イオンを用いても結晶欠陥を容易に導入することができる。
【００７３】
イオン注入のエネルギーは、後に形成する金属シリサイドの膜厚を鑑みて、ダメージ層４０が所望の厚さになるように決めればよい。イオン注入によるダメージにより結晶欠陥が導入されたダメージ層４０は、後の金属シリサイドを形成する工程で、すべて金属シリサイド中に取り込まれることが望ましい。
【００７４】
結晶欠陥が導入されたダメージ層４０が金属シリサイド形成後に残存する場合、結晶欠陥を介した接合リーク電流がデバイス特性を劣化させてしまうおそれがある。したがって、ダメージ層４０の厚さは、後に金属シリサイド膜形成のために堆積される金属膜の２倍の深さよりも小さいことが望ましく、１．５倍よりも小さいことがより望ましい。
【００７５】
結晶欠陥が導入されたダメージ層４０の欠陥密度は、１ｅ１７ｃｍ−３以上であることが望ましく、１ｅ１８ｃｍ−３以上であることがより望ましい。
【００７６】
一方で、ダメージ層４０は、部分的にその結晶構造を保持していることが望ましく、完全なアモルファス層とならないことが望ましい。すなわち、シリコン（Ｓｉ）−炭素（Ｃ）結合の少なくとも一部を破壊する工程は、炭化珪素を非晶質化しない限度で行うことが望ましい。
【００７７】
ダメージ層４０が完全なアモルファス層となった場合には、金属シリサイド形成時に炭素濃度の異なる層の形成が十分に行われない恐れがある。したがって、イオン注入工程におけるドーズ及びエネルギーはシリサイドが形成するダメージ層４０が非晶質化しない範囲で制御することが望ましい。その条件範囲は注入イオン種の質量を鑑みて決定する必要がある。Ｇｅをイオン注入種として用いる場合には、そのドーズ量は１ｅ１３ｃｍ−２以上２ｅ１４ｃｍ−２以下であることが望ましい。イオン注入工程の最に、注入領域に酸化膜等をイオン注入スルー膜として用いてもよい。その場合、スルー膜の膜厚に併せて、イオン注入のエネルギー及びドーズ量を調整する必要があり、かならずしも、上記のドーズ量の範囲に留まらない。
【００７８】
なお、ダメージ層４０を形成する方法は、ＳｉＣのシリコン（Ｓｉ）−炭素（Ｃ）結合の少なくとも一部を物理的に破壊することが可能であれば、必ずしもイオン注入に限られるものではない。
【００７９】
次に、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４およびｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）上に金属シリサイドを形成する。以下、金属シリサイドがニッケルシリサイドである場合を例に説明する。
【００８０】
ニッケルシリサイドの形成は、例えば、以下の方法により行う。
【００８１】
まず、希フッ酸により前処理を行う。その後、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４およびｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６上、すなわち、ダメージ層４０上に、スパッタ法により金属膜としてニッケル膜３６を堆積する（図５）。
【００８２】
そして、例えば、６００℃のアニールを行い、ｎ＋型ＳｉＣ領域１４およびｐ＋型ＳｉＣ領域１６の炭化珪素とニッケル膜３６を反応させ、ニッケルシリサイド膜（第１のニッケルシリサイド領域）１８を形成する。先にイオン注入により結晶欠陥が導入されたダメージ層４０の炭化珪素とニッケルとの相互拡散による固相反応が生じ、ニッケルシリサイド膜１８には、その下部の第１の層（炭素高濃度層）１８ａと、第１の層１８ａよりも低い炭素比率を有する第２の層（炭素低濃度層）１８ｂが形成される。
【００８３】
この際、上述のように、ダメージ層４０がすべてニッケルシリサイド膜１８に取り込まれることが望ましい。その後、未反応のニッケル膜を、例えば、硫酸と過酸化水素水の混合溶液により除去する（図６）。
【００８４】
なお、ニッケルシリサイド膜１８形成の際、ニッケル膜３６上にチタン（Ｔｉ）膜をキャップ層として堆積してもかまわない。この場合、チタン（Ｔｉ）膜は炭素（Ｃ）の吸収層となるのに加えて、ニッケル（Ｎｉ）膜の耐熱性も改善し、最終的に形成するニッケルシリサイド膜１８のモフォロジーを平坦にする。
【００８５】
次に、ｎ＋型ＳｉＣ層１０ａ上、すなわちＳｉＣ基板１０の裏面側にも、ニッケルシリサイド膜（第２のニッケルシリサイド領域）３０を形成する（図７）。この際、表面に析出する炭素濃度を低減する観点から、裏面に堆積するニッケル膜の膜厚は５０ｎｍ以上とすることが望ましい。
【００８６】
裏面の金属シリサイドの形成方法としては、その界面特性がオーミック抵抗となるような条件で行なうことが必要とされる。典型的には８００℃以上の熱処理が好ましい。しかし、その他低温でオーミック特性を実現できる金属種を用いた場合や、不純物偏析技術等の低温オーミック電極技術を用いた場合には、上記温度範囲に限定されるものではない。それぞれの電極材料の特性に併せて、最適な熱処理条件を用いればよい。また、プロセス温度等を鑑みて、基板表面の金属シリサイドよりも先に裏面側の金属シリサイドを形成した方がよい場合は、プロセス順序を入れ替えてもよい。
【００８７】
その後、第１のニッケルシリサイド領域１８上に、例えば、アルミニウムをスパッタすることで第１の金属電極２８を形成する。また、第２のニッケルシリサイド領域３０上に、例えば、アルミニウムをスパッタすることで第２の金属電極３２を形成する。
【００８８】
以上の製造方法により、図１に示すＤＩＭＯＳＦＥＴ１００が形成される。
【００８９】
図８は、本実施の形態のニッケルシリサイド膜中の元素比率を示す図である。ニッケルシリサイド膜中のニッケル（Ｎｉ）、シリコン（Ｓｉ）および炭素（Ｃ）のオージェ電子分光法（ＡＥＳ）による深さ方向分析の結果である。スパッタ時間ゼロがニッケルシリサイド膜表面、すなわち深さゼロに相当する。
【００９０】
図８（ａ）がＧｅイオン注入を行わずダメージ層を形成しない場合、図８（ｂ）が本実施の形態に相当するＧｅのイオン注入を行い、ダメージ層を形成した場合である。
【００９１】
Ｇｅイオン注入を行わない場合、ニッケルシリサイド膜中の炭素の組成比率は２０〜３０原子％程度であり、ニッケルシリサイド表面も同程度の炭素比率になっていることが確認される。
【００９２】
一方、本実施の形態のＧｅイオン注入を行った場合、ニッケルシリサイド膜表面での炭素比率は１０原子％程度と低濃度になっている。また、炭素比率が４０原子％以上の炭素が高濃度の領域が、ニッケルシリサイド膜の下層部分、すなわちＳｉＣ基板側に形成されている。このように、ニッケルシリサイド膜表面に近い炭素低濃度層と、ＳｉＣ基板の炭素高濃度層が形成されている。
【００９３】
このように、本実施の形態ではニッケルシリサイド膜表面での炭素比率が低いため、ニッケルシリサイド膜に形成される金属電極との密着性が向上する。
【００９４】
図９は、本実施の形態のニッケルシリサイド膜の断面写真である。透過電子顕微鏡により観察結果である。
【００９５】
この場合、チタン（Ｔｉ）膜をキャップ層としてニッケル膜の表面に形成した状況でニッケルシリサイド膜を形成している。チタンカーバイド（ＴｉＣ層）が最上部に形成されていることが確認される。この層は、硫酸−過酸化水素水混合溶液等による未反応ニッケル除去の工程で剥離することが可能である。
【００９６】
ニッケルシリサイド膜は平均粒径の異なる２層に分離されていることが確認される。先のＡＥＳ分析による炭素比率（炭素濃度）の異なる２層がそれぞれに対応する。
【００９７】
図９から、ニッケルサイド膜の上層にある炭素低濃度層（第２の層１８ｂ）は膜厚方向には、１つの結晶粒となっていることがわかる。いわゆるバンブー構造をなっている。このようなバンブー構造をとることで、結晶粒界面に起因する電気抵抗成分が小さくでき、比抵抗が小さい膜となる。
【００９８】
一方で、下層にある炭素高濃度層（第１の層１８ａ）は膜厚方向に対して多数の結晶粒となっている。この結晶粒は、ニッケルシリサイドおよび炭素の結晶粒が混合されたものである。このような構造をとることによって、炭素が炭素高濃度層（第１の層１８ａ）中で安定化し、ニッケルシリサイド表面方向への拡散を抑制することが実現されている。
【００９９】
このように、炭素低濃度層（第２の層１８ｂ）中のニッケルシリサイドの平均粒径が、炭素高濃度層（第１の層１８ａ）中のニッケルシリサイドの平均粒径よりも大きい。なお、本明細書中、粒径とは、１つの粒子について透過電子顕微鏡等で最大径と最小径とを測定し、それらを平均した値と定義する。また、平均粒径とは、多数の粒子について測定される粒径の平均値とする。
【０１００】
本実施の形態では、平均粒径および炭素比率の異なる２つの層をニッケルシリサイド膜中に備えることにより、ニッケルシリサイド層の比抵抗の低減と、炭素の拡散抑制を実現している。よって、本実施の形態によれば、コンタクト特性および信頼性に優れるＤＩＭＯＳＦＥＴ１００の実現が可能である。
【０１０１】
図１０は、本実施の形態のニッケルシリサイド形成時の熱処理（アニール）温度とシート抵抗の関係を示す図である。本実施の形態に相当するＧｅイオン中注入を行った場合と、行わなかった場合とで、ニッケルシリサイド膜のシート抵抗のニッケルシリサイド形成熱処理（アニール）時の温度依存性を示したものである。
【０１０２】
いずれの場合も高温熱処理に伴い、シート抵抗が減少する。これはＮｉリッチ相からＮｉ２Ｓｉ相への相変化に伴う比抵抗変化によるものである。このＮｉ２Ｓｉは酸溶液に対する耐性が強く、絶縁膜上の未反応Ｎｉとの選択エッチングが容易である。
【０１０３】
Ｇｅイオン注入を行なった場合には、行わない場合にくらべ、低抵抗なＮｉ２Ｓｉ相への変化がより低温の熱処理で生じ、シート抵抗（Ｒｓ）値が飽和している。このことから５５０℃の熱処理において完全にＮｉ２Ｓｉ相に変化していることが確認される。
【０１０４】
つまり、本実施の形態のＳｉＣ中への欠陥導入工程は、シリサイドの形成温度を低温化する効果も備える。このことから、後に詳述するように、その耐熱性の観点から困難であった、ゲート多結晶シリコン上の金属シリサイド膜の同時形成も簡便に行なうことが可能となる。ＤＩＭＯＳＦＥＴの更なる高速動作が実現されるようになる。
【０１０５】
以上、本実施の形態のＤＩＭＯＳＦＥＴ１００では、第１のニッケルシリサイド領域１８と第１の金属電極２８の界面の、第１のニッケルシリサイド領域１８側が、炭素低濃度層となっている。したがって、金属電極２８の密着性が向上し、優れたコンタクト特性と高い信頼性が実現される。また、第１のニッケルシリサイド領域１８の炭素高濃度層の粒径が小さいことでニッケルシリサイド表面への炭素の拡散を抑制する。したがって、この観点からも、金属電極２８の密着性が向上し、優れたコンタクト特性と高い信頼性が実現される。さらに、第１のニッケルシリサイド領域１８の炭素低濃度層の粒径が大きいことで、第１のニッケルシリサイド領域１８のシート抵抗を低減することが可能となる。この場合、炭素高濃度層の抵抗は微粒子化により高抵抗となるため、炭素高濃度層と炭素低濃度層の膜厚の最適化を行うことで、第１のニッケルシリサイド領域１８のトータルのシート抵抗を低減すれば良い。したがって、ＤＩＭＯＳＦＥＴの寄生抵抗が低減され、オン電流の増大した高性能なＤＩＭＯＳＦＥＴが実現される。よって、高い性能と、高い信頼性を備えたＤＩＭＯＳＦＥＴが実現される。
【０１０６】
また、本実施の形態の製造方法によれば、ニッケルシリサイド膜が薄い場合であっても、ニッケルシリサイド表面に炭素析出が生じにくく炭素濃度の低いニッケルシリサイド膜の形成が可能である。したがって、ＤＩＭＯＳＦＥＴが微細化した場合であっても、高い性能と、高い信頼性を備えたＤＩＭＯＳＦＥＴが実現される。
【０１０７】
（第２の実施の形態）
本実施の形態の半導体装置は、ＳｉＣ基板表面に形成される第１のニッケルシリサイド領域ではなく、ＳｉＣ基板裏面に形成される第２のニッケルシリサイド領域が、炭素高濃度層と炭素低濃度層を備えること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【０１０８】
図１１は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、ＤＩＭＯＳＦＥＴである。
【０１０９】
図１１に示すように、本実施の形態のＤＩＭＯＳＦＥＴ２００では、第２のニッケルシリサイド領域３０は、第１の層３０ａと、第１の層３０ａよりも低い炭素比率（炭素濃度）を備える第２の層３０ｂを含んでいる。第２の層３０ｂは第１の層３０ａ上、すなわち、第１の層３０ａに対しｎ＋型ＳｉＣ層１０ａから離れる側に形成される。そして、第２の層３０ｂ中の金属シリサイドの平均粒径が、第１の層３０ａ中のニッケルシリサイドの平均粒径よりも大きい。
【０１１０】
本実施の形態によれば、第２のニッケルシリサイド領域３０と第２の金属電極３２との密着性が向上する。また、ドレイン電極（第２の金属電極３２）のコンタクト抵抗も低減される。
【０１１１】
また、一般にｎ＋型ＳｉＣ層１０ａのｎ型不純物濃度は、ｎ＋型ＳｉＣ領域１４のｎ型不純物濃度よりも低濃度に設定され、コンタクト抵抗を低減することが困難である。本実施の形態によれば、金属シリサイド形成の反応促進が生じることから、比較的低温でオーミック特性が実現することが可能となる。
【０１１２】
また、本実施の形態のＤＩＭＯＳＦＥＴ２００は、ＳｉＣ基板１０の裏面側に、ニッケルシリサイド膜（第２のニッケルシリサイド領域）３０を形成する際、ニッケル膜の堆積前にＧｅのイオン注入を行い、ダメージ層を形成することで製造することが可能である。
【０１１３】
以上、本実施の形態によれば、ＳｉＣ基板裏面側の金属シリサイド膜と金属電極との密着性が向上することで、高い性能と、高い信頼性を備えたＤＩＭＯＳＦＥＴおよびその製造方法が実現される。
【０１１４】
（第３の実施の形態）
本実施の形態の半導体装置は、第１のニッケルシリサイド領域に加えて、ＳｉＣ基板裏面に形成される第２のニッケルシリサイド領域が、炭素高濃度層と炭素低濃度層を備えること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【０１１５】
図１２は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、ＤＩＭＯＳＦＥＴである。
【０１１６】
図１２に示すように、本実施の形態のＤＩＭＯＳＦＥＴ３００では、第２のニッケルシリサイド領域３０も、第１の層３０ａと、第１の層３０ａよりも低い炭素比率（炭素濃度）を備える第２の層３０ｂを含んでいる。第２の層３０ｂは第１の層３０ａ上、すなわち、第１の層３０ａに対しｎ＋型ＳｉＣ層１０ａから離れる側に形成される。そして、第２の層３０ｂ中の金属シリサイドの平均粒径が、第１の層３０ａ中のニッケルシリサイドの平均粒径よりも大きい。
【０１１７】
本実施の形態によれば、第１のニッケルシリサイド領域１８と第１の金属電極２８、第２のニッケルシリサイド領域３０と第２の金属電極３２、両方の密着性が向上する。また、第１の電極１８、第２の金属電極３２、両方のコンタクト抵抗が低減される。
【０１１８】
また、本実施の形態のＤＩＭＯＳＦＥＴ３００は、第１の実施の形態の製造方法に加えい、ＳｉＣ基板１０の裏面側に、ニッケルシリサイド膜（第２のニッケルシリサイド領域）３０を形成する際、ニッケル膜の堆積前にＧｅのイオン注入を行い、ダメージ層を形成することで製造することが可能である。
【０１１９】
第１のニッケルシリサイド領域１８と第２のニッケルシリサイド領域３０のニッケルシリサイド膜厚は、所望の特性が得られるようニッケル膜のスパッタ膜厚を調整すればよい。第１のニッケルシリサイド領域１８と第２のニッケルシリサイド領域３０のニッケルシリサイド膜厚を同程度、例えば、±１００％の範囲で設定すれば、比較的容易に同一の熱処理で、第１のニッケルシリサイド領域１８と第２のニッケルシリサイド領域３０のニッケルシリサイド膜の同時形成が可能となる。
【０１２０】
以上、本実施の形態によれば、ＳｉＣ基板表面および裏面双方の金属シリサイド膜と金属電極との密着性が向上する。また、双方の金属シリサイド膜が低抵抗化する。したがって、高い性能と、高い信頼性を備えたＤＩＭＯＳＦＥＴおよびその製造方法が実現される。
【０１２１】
（第４の実施の形態）
本実施の形態の半導体装置は、ゲート電極が、多結晶シリコンとニッケルシリサイドの積層構造であること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【０１２２】
図１３は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、ＤＩＭＯＳＦＥＴである。
【０１２３】
図１３に示すように、本実施の形態のＤＩＭＯＳＦＥＴ４００では、ゲート電極２２が、多結晶シリコン層２２ａと、ニッケルシリサイド層２２ｂの２層構造となっている。この構造は、いわゆるサリサイド（Ｓｅｌｆ  Ａｌｉｇｎｅｄ  Ｓｉｌｉｃｉｄｅ）構造である。ニッケルシリサイド層２２ｂはＮｉ：Ｓｉが１：１の比率であるＮｉＳｉ相である。
【０１２４】
ゲート電極をこの構造にすることにより、ゲート電極２２のシート抵抗が多結晶シリコン一層の場合に比較して１／１０以下になる。このため、ＤＩＭＯＳＦＥＴ４００の高周波数動作が実現される。これは、ニッケルシリサイド層２２ｂの比抵抗が多結晶シリコン層２２ａのそれより１桁以上小さいためである。
【０１２５】
本実施の形態のＤＩＭＯＳＦＥＴ４００は、第１の実施の形態の製造方法において、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４およびｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６上にニッケル膜を形成する工程の際に、ゲート電極２２の多結晶シリコン２２ａを露出させ、多結晶シリコン２２ａ上にも同時にニッケル膜３６を形成することで製造される。
【０１２６】
この製造方法は、図１０を用いて説明したニッケルシリサイド膜形成温度の低温化により実現されるものである。一般に、ＳｉＣ上のサリサイド工程に適した耐酸性の強いＮｉ２Ｓｉの形成温度は６００度以上であり、その温度領域では、多結晶シリコン上に形成したＮｉＳｉ層が安定せず凝集してしまう。このため、ソース電極のｎ＋型ＳｉＣ領域と同時に同じ金属材料を用いてゲート電極上にシリサイドを形成することが困難であった。
【０１２７】
一方で、ＳｉＣへのダメージ層形成によれば、ＳｉＣ上でのＮｉ２Ｓｉ形成温度が５５０℃まで低温化される（図１０）。この温度領域では、多結晶シリコン上でも安定的にＮｉＳｉ層が形成できるようになり、図１３に示すサリサイド構造が容易に実現される。
【０１２８】
多結晶シリコン上に形成するＮｉＳｉ相の膜厚はスパッタされるニッケル膜厚によって一意的に決定されるため、ソース電極のニッケルシリサイド膜の膜厚と多結晶シリコン上に形成するニッケルシリコン膜の膜厚の両方が最適となるように、ニッケル膜のスパッタ膜厚、接合深さ、欠陥誘起領域の深さ、および多結晶シリコン層の高さを調整すればよい。
【０１２９】
以上、本実施の形態によれば、第１の実施の形態の効果に加え、さらに、ゲート電極のシート抵抗が低減することによる性能向上という新たな効果が実現される。
【０１３０】
（第５の実施の形態）
本実施の形態の半導体装置は、ゲート電極が、すべてとニッケルシリサイドで形成される以外は第４の実施の形態と同様である。したがって、第４の実施の形態と重複する内容については記載を省略する。
【０１３１】
図１４は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、ＤＩＭＯＳＦＥＴである。
【０１３２】
図１４に示すように、本実施の形態のＤＩＭＯＳＦＥＴ５００では、ゲート電極２２が、すべてニッケルシリサイド層で形成されている。ニッケルシリサイド層はＮｉ：Ｓｉが１：１の比率であるＮｉＳｉ相である。
【０１３３】
本実施の形態によれば、第４の実施の形態にくらべ、さらにゲート電極２２のシート抵抗を低減することが可能となる。
【０１３４】
本実施の形態のＤＩＭＯＳＦＥＴ５００は、第４の実施の形態の製造方法同様、ｎ＋型ＳｉＣ領域（ｎ型不純物領域）１４およびｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）１６上にニッケル膜３６を形成する工程の際に、ゲート電極２２の多結晶シリコンを露出させ、多結晶シリコン上にも同時にニッケル膜を形成する。次に、熱処理により、ニッケルシリサイド膜を形成する工程において、多結晶シリコンがすべてニッケルシリサイドとなるよう反応させる。
【０１３５】
ゲート電極２２部に形成されるニッケルシリサイド（ＮｉＳｉ相）膜の膜厚はスパッタされるニッケル膜厚と多結晶シリコン膜厚によって一意的に決定される。したがって、多結晶シリコンがすべてニッケルシリサイドとなるよう、それぞれの膜厚を設定すればよい。
【０１３６】
また、ＤＩＭＯＳＦＥＴ５００の閾値電圧は本構造をとることで、ｎ型多結晶シリコン単層のゲート電極にくらべて約０．５Ｖ上昇する。これはＮｉＳｉ電極の仕事関数がｎ＋多結晶シリコンのそれに対して、約０．５ｅＶ高いためである。これによって、ノーマリーオフのＤＩＭＯＳＦＥＴが容易に実現される。また、ニッケル膜とｎ型多結晶シリコンの膜厚比をニッケル膜厚さが厚い方向に変化させることで、ゲート電極のニッケル組成が大きくなる。したがって、閾値電圧をさらに最大で約０．３ｅＶ高く設定できる。この場合、形成するシリサイド相は、Ｎｉ２ＳｉやＮｉ３Ｓｉである。
【０１３７】
以上、本実施の形態によれば、第４の実施の形態の効果に加え、さらに、性能の向上するＤＩＭＯＳＦＥＴが実現される。また、ＤＩＭＯＳＦＥＴの閾値調整による特性の最適化が可能となる。
【０１３８】
（第６の実施の形態）
本実施の形態の半導体装置は、ＤＩＭＯＳＦＥＴではなく、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）である点で第１の実施の形態と異なっている。ニッケルシリサイド領域の構造および製造方法の要部については、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【０１３９】
図１５は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置はＩＧＢＴである。
【０１４０】
図１５に示すように、ＩＧＢＴ６００は、ｐ＋型ＳｉＣ層（ｐ型炭化珪素層）１０ｃと、ｎ−型ＳｉＣ層（ｎ型炭化珪素層）１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【０１４１】
ｐ＋型ＳｉＣ層１０ｃは、例えば、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えばＡｌをｐ型不純物として含む。ｐ＋型ＳｉＣ層１０ｃはＩＧＢＴ６００のコレクタ領域として機能する。
【０１４２】
ｐ＋型ＳｉＣ層１０ｃ上、すなわちＳｉＣ基板１０の裏面側には、第２のニッケルシリサイド領域３０と、第２の金属電極３２がコレクタ電極として形成されている。
【０１４３】
また、第１のニッケルシリサイド領域１８および第１の金属電極２８は、ＩＧＢＴ６００のエミッタ電極およびウェル電極として機能する。
【０１４４】
その他の構成は、第１の実施の形態と同様である。
【０１４５】
以上、本実施の形態によれば、金属シリサイド表面の炭素濃度が低減されることで金属シリサイド膜と金属電極との密着性が向上し、膜剥がれが生じにくくなる。したがって、ＩＧＢＴのコンタクト特性および信頼性が向上する。また、金属シリサイド膜が低抵抗化することによって、ＩＧＢＴのコンタクト特性が向上する。よって、高い性能と、高い信頼性を備えたＩＧＢＴおよびその製造方法が実現される。
【０１４６】
（第７の実施の形態）
本実施の形態の半導体装置は、ＰｉＮ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードである点で第１の実施の形態と異なっている。ニッケルシリサイド領域の構造および製造方法の要部については、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【０１４７】
図１６は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、ＰｉＮダイオードである。
【０１４８】
図１６に示すように、ＰｉＮダイオード７００は、ｎ＋型ＳｉＣ層１０ａと、ｎ＋型ＳｉＣ層１０ａよりもｎ型不物濃度の低いｎ−型ＳｉＣ層１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【０１４９】
また、ｎ−型ＳｉＣ層１０ｂにはｐ＋型ＳｉＣ領域１６が形成されている。ｐ＋型ＳｉＣ領域１６は、ＰｉＮダイオード７００のアノード領域として機能する。ｐ＋型ＳｉＣ領域１６上には、第１のニッケルシリサイド領域（ニッケルシリサイド膜）１８が形成されている。
【０１５０】
第１のニッケルシリサイド領域１８は、第１の層１８ａと、第１の層１８ａよりも低い炭素比率（炭素濃度）を備える第２の層１８ｂを含んでいる。第２の層１８ｂは第１の層１８ａ上、すなわち、第１の層１８ａに対しｐ＋型ＳｉＣ領域１６から離れる側に形成される。そして、第２の層１８ｂ中のニッケルシリサイドの平均粒径が、第１の層１８ａ中のニッケルシリサイドの平均粒径よりも大きい。
【０１５１】
第１のニッケルシリサイド領域上には、例えばアルミニウム（Ａｌ）の第１の金属電極２８がアノード電極として形成される。
【０１５２】
ｎ＋型ＳｉＣ層１０ａはＰｉＮダイオード７００のカソード領域として機能する。ｎ＋型ＳｉＣ層１０ａ上には、第２のニッケルシリサイド領域（ニッケルシリサイド膜）３０が形成されている。第２のニッケルシリサイド領域３０上には、例えばアルミニウム（Ａｌ）の第２の金属電極３２がカソード電極として設けられる。
【０１５３】
以上、本実施の形態によれば、金属シリサイド表面の炭素濃度が低減されることで金属シリサイド膜と金属電極との密着性が向上し、膜剥がれが生じにくくなる。したがって、ＰｉＮダイオードのコンタクト特性および信頼性が向上する。また、金属シリサイド膜が低抵抗化することによって、ＰｉＮダイオードのコンタクト特性が向上する。よって、高い性能と、高い信頼性を備えたＰｉＮダイオードおよびその製造方法が実現される。
【０１５４】
（第８の実施の形態）
本実施の形態の半導体装置は、ＭＰＳ（Ｍｅｒｇｅｄ  ＰｉＮ  ａｎｄ  Ｓｈｏｔｔｋｙ）ダイオードである点で第１の実施の形態と異なっている。ニッケルシリサイド領域の構造および製造方法の要部については、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【０１５５】
図１７は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、ＭＰＳダイオードである。
【０１５６】
図１７に示すように、ＭＰＳダイオード８００には、ｎ＋型ＳｉＣ層１０ａと、ｎ＋型ＳｉＣ層１０ａよりもｎ型不物濃度の低いｎ−型ＳｉＣ層１０ｂで構成される４Ｈ−ＳｉＣのＳｉＣ基板１０が用いられる。
【０１５７】
ｎ−型ＳｉＣ層１０ｂには、ｐ＋型ＳｉＣ領域１６が形成されている。ｐ＋型ＳｉＣ領域１６は、サージ電流を流すためのＰｉＮ領域として機能する。また、ｎ−型ＳｉＣ層１０ｂには、ｐ＋型ＳｉＣ領域１６が設けられるダイオード領域と絶縁膜２４を挟んで、ｎ＋型ＳｉＣ領域１４が形成されている。ｎ＋型ＳｉＣ領域１４は、ＭＰＳダイオード８００の終端構造であるチャネルストップ層として機能する。
【０１５８】
ｐ＋型ＳｉＣ領域１６上およびｎ＋型ＳｉＣ領域１４上には第１のニッケルシリサイド領域１８が形成されている。
【０１５９】
第１のニッケルシリサイド領域１８は、第１の層１８ａと、第１の層１８ａよりも低い炭素比率（炭素濃度）を備える第２の層１８ｂを含んでいる。第２の層１８ｂは第１の層１８ａ上、すなわち、第１の層１８ａに対しｐ＋型ＳｉＣ領域１６から離れる側に形成される。そして、第２の層１８ｂ中のニッケルシリサイドの平均粒径が、第１の層１８ａ中のニッケルシリサイドの平均粒径よりも大きい。
【０１６０】
ｐ＋型ＳｉＣ領域１６の第１のニッケルシリサイド領域１８上には、チタン（Ｔｉ）層２８ａとアルミニウム（Ａｌ）層２８ｂの積層構造の第１の金属電極２８がアノード電極として形成される。
【０１６１】
また、ｎ＋型ＳｉＣ領域１４の第１のニッケルシリサイド領域上には、アルミニウム（Ａｌ）の第３の金属電極５０が形成されている。
【０１６２】
ｎ＋型ＳｉＣ層１０ａはＭＰＳダイオード８００のカソード領域として機能する。ｎ＋型ＳｉＣ層１０ａ上には、第２のニッケルシリサイド領域（ニッケルシリサイド膜）３０が形成されている。第２のニッケルシリサイド領域３０上には、例えばアルミニウム（Ａｌ）の第２の金属電極３２がカソード電極として設けられる。
【０１６３】
なお、図１７中の絶縁膜２４が形成された領域に接するＳｉＣ領域素子端部のＳｉＣ表面には、リサーフ構造等の電界緩和のための終端構造を適宜、デバイスの用途に応じて適用すればよい。
【０１６４】
以上、本実施の形態によれば、金属シリサイド表面の炭素濃度が低減されることで金属シリサイド膜と金属電極との密着性が向上し、膜剥がれが生じにくくなる。したがって、ＭＰＳダイオードのコンタクト特性および信頼性が向上する。また、金属シリサイド膜が低抵抗化することによって、ＭＰＳダイオードのコンタクト特性が向上する。
【０１６５】
また、ＭＰＳダイオードでは、接合終端領域はＳｉＣ上に酸化膜等の絶縁膜２４が形成されている。金属シリサイド形成のための高温アニールによって、酸化膜とＳｉＣの界面が荒れると空乏層の広がりに影響をあたえて、耐圧低下、リーク電流増加、信頼性低下などの問題を引き起こすおそれがある。本実施の形態によれば、低温の熱工程で、特性に優れた金属シリサイド形成が可能である。よって、高い性能と、高い信頼性を備えたＭＰＳダイオードおよびその製造方法が実現される。
【０１６６】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
【０１６７】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【０１６８】
１０      ＳｉＣ基板（炭化珪素基板）
１０ａ    ｎ＋型ＳｉＣ層（第１のｎ型炭化珪素層）
１０ｂ    ｎ−型ＳｉＣ層（第２のｎ型炭化珪素層）
１０ｃ    ｐ＋型ＳｉＣ層（ｐ型炭化珪素層）
１２      ｐ型ＳｉＣ領域（第１のｐ型不純物領域）
１４      ｎ＋型ＳｉＣ領域（ｎ型不純物領域）
１６      ｐ＋型ＳｉＣ領域（第２のｐ型不純物領域）
１８      第１のニッケルシリサイド領域
１８ａ    第１の層（炭素高濃度層）
１８ｂ    第２の層（炭素低濃度層）
２０      ゲート絶縁膜
２２      ゲート電極
２８      第１の金属電極
３０      第２のニッケルシリサイド領域
３２      第２の金属電極
３６      ニッケル膜
４０      ダメージ層
５０      第３の金属電極
１００    ＤＩＭＯＳＦＥＴ
２００    ＤＩＭＯＳＦＥＴ
３００    ＤＩＭＯＳＦＥＴ
４００    ＤＩＭＯＳＦＥＴ
５００    ＤＩＭＯＳＦＥＴ
６００    ＩＧＢＴ
７００    ＰｉＮダイオード
８００    ＭＰＳダイオード
【図１】
0005728339.tif 000002
【図２】
0005728339.tif 000003
【図３】
0005728339.tif 000004
【図４】
0005728339.tif 000005
【図５】
0005728339.tif 000006
【図６】
0005728339.tif 000007
【図７】
0005728339.tif 000008
【図８】
0005728339.tif 000009
【図１０】
0005728339.tif 000010
【図１１】
0005728339.tif 000011
【図１２】
0005728339.tif 000012
【図１３】
0005728339.tif 000013
【図１４】
0005728339.tif 000014
【図１５】
0005728339.tif 000015
【図１６】
0005728339.tif 000016
【図１７】
0005728339.tif 000017
【図９】
0005728339.tif 000018