(57)【特許請求の範囲】
【請求項１】
活性層が量子ドットと前記量子ドットを上下方向で挟む面内全領域に形成されるノンドープの第１の半導体層及びノンドープの第２の半導体層と、前記量子ドットの周囲に設けられた第３の半導体層とからなる量子ドット構造体を有し、
前記量子ドット構造体を構成する第１の半導体層は、前記量子ドットと接する側と反対の面で第４の半導体層と接するとともに、前記量子ドット構造体を構成する第２の半導体層は、前記量子ドットと接する側と反対の面で第５の半導体層と接し、
前記第１の半導体層及び第２の半導体層の禁制帯幅は、前記量子ドットの禁制帯幅と同じか或いは大きく、
前記第３の半導体層の禁制帯幅は、前記量子ドット、前記第１の半導体層及び第２の半導体層の禁制帯幅より大きく、
前記第４の半導体層及び前記第５の半導体層の禁制帯幅は、前記第１の半導体層及び第２の半導体層の禁制帯幅より大きい
ことを特徴とする発光半導体素子。
【請求項２】
前記量子ドット、前記第１の半導体層及び前記第２の半導体層が、ＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦１）からなることを特徴とする請求項１に記載の発光半導体素子。
【請求項３】
前記量子ドット内に形成される量子準位が、基底準位のみであることを特徴とする請求項１または請求項２に記載の発光半導体素子。
【請求項４】
前記第１の半導体層及び第２の半導体層が、一次元閉じ込め量子井戸層を形成することを特徴とする請求項１乃至請求項３のいずれか１項に記載の発光半導体素子。
【請求項５】
前記第１の半導体層がウェッティング層であり、
前記第２の半導体層の厚さが０．１ｎｍ乃至０．２ｎｍであることを特徴とする請求項１乃至請求項４のいずれか１項に記載の発光半導体素子。
【請求項６】
第４の半導体層上に自己組織化成長技術によりノンドープの第１の半導体層及び量子ドットを形成する工程と、
前記第１の半導体層上及び前記量子ドットの周囲に前記量子ドットを完全に埋め込まないように前記第１の半導体層及び前記量子ドットより禁制帯幅の大きな第３の半導体層を形成する工程と、
前記第３の半導体層及び前記量子ドットを覆うように前記第３の半導体層より禁制帯幅の小さなノンドープの第２の半導体層を形成する工程と、
前記第２の半導体層上に、第５の半導体層を形成する工程と
を少なくとも有することを特徴とする発光半導体素子の製造方法。
【請求項７】
前記第２の半導体層の形成工程が、前記第３の半導体層から露出する前記量子ドットの突出部を真空中で前記量子ドットの形成温度より高温で熱処理することによって、前記量子ドットの突出部を面内拡散して前記第２の半導体層とする工程であることを特徴とする請求項６に記載の発光半導体素子の製造方法。
【請求項８】
前記第２の半導体層の厚さが０．１ｎｍ乃至０．２ｎｍであることを特徴とする請求項６または請求項７に記載の発光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光半導体素子及びその製造方法に関するものであり、例えば、活性層を構成する量子ドットにおける発光スペクトル幅を狭くするための手段に関するものである。
【背景技術】
【０００２】
近年の半導体プロセスの進歩に伴い、ナノスケールの結晶成長技術や微細加工技術が半導体素子の製造に使われるようになっている。このような技術を用いて従来の半導体集積回路の更なる集積度向上を図ることに加えて、量子効果を利用した素子、例えば半導体量子井戸レーザや赤外線検出素子などが開発され実用化している。
【０００３】
半導体量子ドットはキャリアを３次元的に極微細な領域に閉じ込め、エネルギーを完全に量子化したものである。このような量子ドットを活性層に適用した量子ドットレーザでは注入した電子と正孔が効率良く相互作用し、レーザ発振に寄与することから光学利得が効率的に増加し、低しきい値電流発振や微分利得増大による高速変調が可能となる。
【０００４】
また、量子ドットにおいては、エネルギー準位が完全に離散化しているため、熱による影響を受けにくく、レーザ発振特性が温度に影響しないなど従来の半導体バルクや量子井戸レーザにはない優れた特性を示すことが知られている。
【０００５】
このような量子ドットの形成方法としては電子線リソグラフィーによる選択エッチングを利用して選択的に作製する方法やＳＴＭ（Ｓｃａｎｎｉｎｇ Ｔｕｎｎｅｌ Ｍｉｃｒｏｓｃｏｐｙ）技術を応用した原子マニピュレーションによる方法などがある。これらの手法は、半導体材料を人為的に加工しているため、量子ドット形成位置を自由に制御できるなどの利点があるが、その一方で、結晶品質が悪く、形成密度も小さいなどの問題もある。
【０００６】
近年、下地層原子と量子ドット原子の格子定数の不整合を利用した自己形成化また自己組織化と呼ばれる結晶成長技術の発見があり、この手法を用いることでサイズが小さく、十分な量子効果が得られる量子ドットが密度良く形成できるようになった。
【０００７】
図９は、従来の自己形成型量子ドットレーザの概念的断面図である。（００１）面を主面とするｎ型ＧａＡｓ基板５１上に分子線エピタキシー （Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）法を用いてｎ型ＡｌＧａＡｓクラッド層５２、ＧａＡｓ光閉じ込め層５３、量子ドット活性層５４、ＧａＡｓ光閉じ込め層６０、ｐ型ＡｌＧａＡｓクラッド層６１及びｐ型ＧａＡｓコンタクト層６２を順次エピタキシャル成長させて基本構造を構成したものである。
【０００８】
この場合、図９（ｂ）に示すように、ＧａＡｓ光閉じ込め層５３上に格子定数の異なるＩｎＡｓを成長し、二次元的に拡がるＩｎＡｓウェッティング（Ｗｅｔｔｉｎｇ）層５６と島状に形成されるＩｎＡｓ量子ドット５７で構成する量子ドット層５５が形成される。これはＳｔｒａｎｓｋｉ−Ｋｒａｓｔｎｏｖモードと呼ばれる成長モードである。活性層内では面内方向にこのような量子ドット層５５が３×１０１０ｃｍ−２程度の密度で分布している。
【０００９】
また、量子ドット層５５を構成するＩｎＡｓウェッティング層５６とＩｎＡｓ量子ドット５７の周りに接するようにＩｎＡｓウェッティング層５６とバンドギャップが異なるキャップ層５８が形成されている。そして、キャップ層５８上にはＧａＡｓ障壁層５９を介して量子ドット層５５とキャップ層５８とが繰り返し形成されて量子ドット活性層５４を構成している。
【００１０】
図１０は、量子ドット活性層の構成説明図であり、図１０（ａ）は、量子ドット層近傍の伝導帯と価電子帯のバンドダイアグラムであり、図１０（ｂ）はウェッティング層近傍の伝導帯側のバンドダイアグラムである。また、図１０（ｃ）はキャリアの拡散を示す模式図である。なお、ここでは、図示を簡単にするために、量子ドット層が一層の場合を示している。
【００１１】
図１０（ａ）に示すように、ＩｎＡｓ量子ドット５７内には量子準位と呼ばれる離散化したエネルギー準位が形成されている。また、図１０（ｂ）に示すように、ＩｎＡｓウェッティング層５６は、ＧａＡｓ光閉じ込め層５３からのＧａとの固相相互拡散により部分的にＩｎＧａＡｓの３元構造になっている。したがって、ＩｎＡｓ量子ドット５７内の量子準位ＱＥ０は、ＩｎＡｓウェッティング層５６の伝導帯Ｅｖ１よりエネルギー的に低くなっている。
【００１２】
ここで、ＩｎＡｓ量子ドット５７を覆うキャップ層５８はそのバンドギャップがＩｎＡｓウェッティング層５６のバンドギャップと異なり、ＩｎＡｓ量子ドット５７のバンドギャップより大きい。したがって、ＩｎＡｓ量子ドット５７内には一つの量子準位ＱＥ０、即ち、基底準位ＱＥ０しか存在しない。
【００１３】
図１０（ｃ）に示すように、ｎ型ＡｌＧａＡｓクラッド層５２からＧａＡｓ光閉じ込め層５３に電子６３が注入されると、拡散によりＩｎＡｓ量子ドット５７の近傍のＩｎＡｓウェッティング層５６に達し、ＩｎＡｓ量子ドット５７に捕獲・緩和される。即ち、量子ドット活性層５４の近傍に注入されたキャリアは、オージェ過程を経てＩｎＡｓ量子ドットの基底準位ＱＥ０に、緩和時間τ０で緩和する。
【００１４】
この時、ＩｎＡｓ量子ドット５７内に高次量子準位が存在しないので、離散化した量子準位間に存在するフォノンボトルネックの影響を抑制することが可能となり、エネルギー緩和時間τ０＝１０ｐｓ程度の高速緩和を達成することができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００６−２９５２１９号公報
【非特許文献】
【００１６】
【非特許文献１】Ｍ．Ｓｕｇａｗａｒａ ｅｔ ａｌ．， Ｐｈｙｓｉｃａｌ Ｒｅｖ．Ｖｏｌ．Ｂ６１， ｐ．７５９５，２０００
【発明の概要】
【発明が解決しようとする課題】
【００１７】
上述のように、自己組織化成長技術を利用して量子ドットを形成する場合、ウェッティング層が形成された後、結晶の弾性限界を超える臨界膜厚以上に堆積することで歪みエネルギーが増大し、その結果結晶学的に安定成長ができる方向に量子ドットが成長する。このとき活性層内の量子ドットサイズが統計学的ガウス分布（この分布は不均一幅分布という）を示すことが知られている。
【００１８】
量子ドットにオージェ過程を経て基底準位ＱＥ０に捕獲、緩和された伝導帯側の電子６３と価電子帯側の量子準位Ｑｈ０に捕獲された正孔６４は、そこからτｓの時間で再結合して光を発振する。
【００１９】
その一方で、一旦捕獲されたキャリアは，図１０（ａ）及び図１０（ｃ）に示すように、再結合せずに基底準位ＱＥ０から放出時間τｅでＩｎＡｓウェッティング層５６に再放出される。再放出された電子６３は、そこから時間τｄをかけて他のＩｎＡｓ量子ドット５７を探し、再びオージェ過程を経て、基底準位に捕獲、緩和するプロセスが存在する。
【００２０】
ここで、ある量子ドットからキャリアが放出され、他の量子ドットに捕獲緩和されるまでの時間τｅ＋τｄが、キャリアが再結合する時間τｓよりも長ければ、即ち、（τｅ＋τｄ）＞τｓであれば、この量子ドットをもつ系は熱的に非平衡な状態となっていることになる。
【００２１】
熱的に非平衡な系においては、個々の量子ドットはその不均一幅分布の中で各エネルギー幅（この分布は均一幅という）を持って独立に発振する。したがって、このような量子ドット活性層を持つ量子ドットファブリペローレーザを作製した場合、図１１に示すように、特に、室温以下の低温領域において、スペクトル幅が広くなる傾向にある（例えば、上記の非特許文献１参照）。
【００２２】
このような量子ドットファブリペローレーザを光通信用光源として用いた場合、長距離伝送における分散耐性が良くないため、レーザ発振におけるスペクトル幅を狭くする必要がある。
【００２３】
したがって、本発明は、キャリアの再捕獲、緩和時間を早め、熱的平衡状態を創出してスペクトル幅を狭小化することを目的とする。
【課題を解決するための手段】
【００２４】
開示する一観点からは、活性層が量子ドットと前記量子ドットを上下方向で挟む面内全領域に形成されるノンドープの第１の半導体層及びノンドープの第２の半導体層と、前記量子ドットの周囲に設けられた第３の半導体層とからなる量子ドット構造体を有し、前記量子ドット構造体を構成する第１の半導体層は、前記量子ドットと接する側と反対の面で第４の半導体層と接するとともに、前記量子ドット構造体を構成する第２の半導体層は、前記量子ドットと接する側と反対の面で第５の半導体層と接し、前記第１の半導体層及び第２の半導体層の禁制帯幅は、量子ドットの禁制帯幅と同じか或いは大きく、前記第３の半導体層の禁制帯幅は、前記量子ドット、前記第１の半導体層及び第２の半導体層の禁制帯幅より大きく、前記第４の半導体層及び前記第５の半導体層の禁制帯幅は、前記第１の半導体層及び第２の半導体層の禁制帯幅より大きいことを特徴とする発光半導体素子が提供される。
【００２５】
また、開示する別の観点からは、第４の半導体層上に自己組織化成長技術によりノンドープの第１の半導体層及び量子ドットを形成する工程と、前記第１の半導体層上及び前記量子ドットの周囲に前記量子ドットを完全に埋め込まないように前記第１の半導体層及び前記量子ドットより禁制帯幅の大きな第３の半導体層を形成する工程と、前記第３の半導体層及び前記量子ドットを覆うように前記第３の半導体層より禁制帯幅の小さなノンドープの第２の半導体層を形成する工程と、前記第２の半導体層上に、第５の半導体層を形成する工程とを少なくとも有することを特徴とする発光半導体素子の製造方法が提供される。
【発明の効果】
【００２６】
開示の発光半導体素子及びその製造方法によれば、キャリアの再捕獲、緩和時間を早め、熱的平衡状態を創出してスペクトル幅を狭小化することが可能になる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態の発光半導体素子の構成説明図である。
【図２】キャリアの拡散を示す模式図である。
【図３】量子ドットファブリペローレーザの発振スペクトルである。
【図４】本発明の実施例１の発光半導体素子の途中までの製造工程の説明図である。
【図５】本発明の実施例１の発光半導体素子の図４以降の途中までの製造工程の説明図である。
【図６】本発明の実施例１の発光半導体素子の図５以降の途中までの製造工程の説明図である。
【図７】本発明の実施例１の発光半導体素子の図６以降の製造工程の説明図である。
【図８】本発明の実施例２の発光半導体素子の概念的斜視図である。
【図９】従来の自己形成型量子ドットレーザの概念的断面図である。
【図１０】量子ドット活性層の構成説明図である。
【図１１】従来の量子ドットファブリペローレーザの発振スペクトルである。
【発明を実施するための形態】
【００２８】
ここで、図１乃至図３を参照して、本発明の実施の形態の発光半導体素子を説明する。図１は、本発明の実施の形態の発光半導体素子の構成説明図であり、図１（ａ）は概念的断面図であり、図１（ｂ）は量子ドット活性層の概念的拡大図である。
【００２９】
図１（ａ）に示すように、（００１）面を主面とする一導電型半導体基板１上に一導電型クラッド層２、第４の半導体層３、量子ドット活性層１０、第６の半導体層４、逆導電型クラッド層５及び逆導電型コンタクト層６を順次堆積したものである。なお、第１導電型がｎ型である場合には、逆導電型はｐ型であり、第１導電型がｐ型である場合には、逆導電型はｎ型である。
【００３０】
図１（ｂ）に示すように、量子ドット活性層１０は、第１の半導体層１２と量子ドット１３とからなる量子ドット層１１と、量子ドット１３の周囲を埋め込む第３の半導体層１４と、その上に全面に設けられた第２の半導体層１５を有している。量子ドット層１１を多層に設ける場合には、第２の半導体層１５上に第５の半導体層１６を介して再び量子ドット層１１、第３の半導体層１４及び第２の半導体層１５を設け、必要とする積層数だけ繰り返す。なお、量子ドット層１１が一層のみである場合には、第５の半導体層１６と第６の半導体層4とは同じものになる。
【００３１】
この場合、量子ドット層１１は、自己組織化成長技術、即ち、Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔｎｏｖモードで形成されるものであり、第１の半導体層１２は二次元的に拡がるウェッティング層である。また、第２の半導体層１５は典型的には量子ドット１３の成長温度より高温において、真空中で熱処理することによるマストランスポートにより形成したものであり、ウェッティング層と同様に一次元閉じ込め量子井戸層を構成する。なお、第２の半導体層１５は通常の成膜工程で形成したものでも良い。
【００３２】
また、第５の半導体層１６は、量子ドット層１１の自己形成が可能な格子定数を有する半導体からなり、典型的には、第４の半導体層３及び第６の半導体層４と同じ組成の半導体層を用いる。
【００３３】
第１の半導体層１２と量子ドット１３は、典型的にはＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦１）からなるが、第１の半導体層１２には第４の半導体層３から構成原子が拡散してきてＩｎＡｓより禁制帯幅が大きくなる。また、第３の半導体層１４は、典型的にはＧａＡｓ或いはＡｌＧａＡｓからなり、量子ドット１３を覆うキャップ層として機能する。
【００３４】
図２は、キャリアの拡散を示す模式図である。本発明の実施の形態では、一旦捕獲された基底準位のキャリア１７は放出時間τｅの速さで第１の半導体層１２及び第２の半導体層１５の両方の薄膜層に再放出される。このとき、放出されたキャリア１７が第１の半導体層１２及び第２の半導体層１５内を動きまわり、他の量子ドットに再捕獲され、基底準位にエネルギー緩和する。
【００３５】
したがって、ウェッティング層が下側だけにある従来例と比べてτｅ＋τｄが大幅に速くなる。そのため、τｅ＋τｄ＜τｓとなり、量子ドット間で熱的平衡状態（擬フェルミ状態）になりやすい。
【００３６】
その結果、図３に示すように、不均一幅分布内の中心モードで発振し、特に室温以下の低温領域で量子ドットファブリペローレーザのスペクトル幅が狭くなる。
【実施例１】
【００３７】
以上を前提として、次に、図４乃至図９を参照して、本発明の実施例１の発光半導体素子を説明する。まず、図４（ａ）に示すように、（００１）面を主面とするｎ型ＧａＡｓ基板２１上にＭＢＥ法を用いて、厚さが、例えば、１ｍｍのｎ型Ａｌ０．４Ｇａ０．６Ａｓクラッド層２２、厚さが、例えば、５０ｎｍのｉ型ＧａＡｓ光閉じ込め層２３を形成する。
【００３８】
次いで、図４（ｂ）に示すように、Ｉｎ原子とＡｓ原子を供給し、ウェッティング層２４を１原子層乃至２原子層成長したあと、自己形成現象を利用してＩｎＡｓ量子ドット２５を成長する。このときＩｎ原料温度は例えば、７５０℃、Ｇａ原料温度９００℃、Ａｓ原料温度３００℃、基板成長温度は５００℃である。ここでウェッティング層２４の厚さは例えば５ｎｍ程度である。一方、ＩｎＡｓ量子ドット２５の面内方向の大きさは約１０ｎｍ程度であり、高さは５ｎｍ〜１０ｎｍ程度である。
【００３９】
次いで、図４（ｃ）に示すように、ＧａＡｓキャップ層２６を基板成長温度５００℃で成長する。この時、ＧａＡｓキャップ層２６はＩｎＡｓ量子ドット２５の途中の高さまで、例えば、４ｎｍ成長したところで中断する。
【００４０】
次いで、図５（ｄ）に示すように、真空中で、例えば、５５０℃で５分間フラッシングする。この時、ＧａＡｓキャップ層２６によって被覆されていないＩｎＡｓ量子ドット２５の頂上部のＩｎ原子やＡｓ原子がマストランスポートにより、拡散し、面内方向にＩｎＡｓ薄膜層２７が形成される。このＩｎＡｓ薄膜層２７の厚さは０．１ｎｍ〜０．２ｎｍである。
【００４１】
次いで、図５（ｅ）に示すように、ＩｎＡｓ薄膜層２７上に厚さが、例えば、５０ｎｍのｉ型ＧａＡｓ障壁層２８を形成する。次いで、図５（ｆ）に示すように、図４（ｂ）乃至図５（ｄ）の工程を繰り返すことによって、ウェッティング層２４、ＩｎＡｓ量子ドット２５、ＧａＡｓキャップ層２６及びＩｎＡｓ薄膜層２７からなる量子ドット構造を形成する。
【００４２】
次いで、図６（ｇ）に示すように、同様な手法を繰り返すことで量子ドットの上下両側に薄膜層をもつ量子ドット構造をｉ型ＧａＡｓ障壁層２８を介して１０層積層することによって、量子ドット活性層２９とする。
【００４３】
次いで、図６（ｈ）に示すように、量子ドット活性層２９上に、厚さが、例えば、５０ｎｍのｉ型ＧａＡｓ光閉じ込め層３０、厚さが、例えば、２μｍのｐ型Ａｌ０．４Ｇａ０．６Ａｓクラッド層３１を順次成長させる。最後に、厚さが、例えば、４００ｎｍのｐ＋型ＧａＡｓコンタクト層３２を順次成長させる。
【００４４】
次いで、図７（ｉ）に示すように、ＳｉＯ２やＳｉＮ、レジストなどをマスクとしてｐ＋型ＧａＡｓコンタクト層３２とｐ型Ａｌ０．４Ｇａ０．６Ａｓクラッド層３１の上部をエッチングして幅が例えば、２μｍのストライプ状のリッジ３３を形成する。このエッチングは塩素などを用いたドライエッチングでもリン酸やアンモニアを使ったウェットエッチングでも良い。
【００４５】
次いで、図７（ｊ）に示すように、リッジ３３の表面にＳｉＯ２やＳｉＮなどの保護膜３４を堆積させたのち、例えば、ＢＣＢ（ベンゾシクロブテン）など低誘電率材料をスピンコートなどにより塗布し、高温度でキュアを行う。次いで、導波路上に形成された過剰なＢＣＢ層を酸素等を利用した反応性イオンエッチングなどで除去してリッジ３３の側面に低誘電率埋込層３５を形成する。
【００４６】
次いで、メサ導波路構造の頭出しを行い、Ａｕ／Ｚｎ／Ａｕ層を蒸着してｐ側電極３６を形成するとともに、ｎ型ＧａＡｓ基板２１の裏面にＡｕＧｅ／Ａｕ層を蒸着してｎ側電極３７を形成することで、本発明の実施例１の発光半導体素子が完成する。
【００４７】
本発明の実施例１においては、量子ドットの上下をウェッティング層とそれと等価な層で挟み込んでいるので、キャリアの再捕獲、緩和時間を早め、熱的平衡状態を創出してスペクトル幅を狭小化することが可能になる。
【実施例２】
【００４８】
次に、図８を参照して本発明の実施例２の発光半導体素子を説明するが、基本的な成膜工程は上記の実施例１と全く同様であるので、最終的な構造斜視図のみを示す。図８は、本発明の実施例２の発光半導体素子の概念的斜視図であり、実施例１と同様にウェッティング層２４とＩｎＡｓ量子ドット２５とＩｎＡｓ薄膜層２７を含む量子ドット構造を積層した量子ドット活性層２９を形成する。
【００４９】
次いで、その上にｉ型ＧａＡｓ光閉じ込め層３０、厚さが、例えば、２μｍのｐ型Ａｌ０．４Ｇａ０．６Ａｓ層３１と厚さが、例えば、４００ｎｍのｐ＋型ＧａＡｓコンタクト層３２が形成される。
【００５０】
次いで、ＳｉＯ２やＳｉＮ、レジスト等をマスクとしてｐ＋型ＧａＡｓコンタクト層３２乃至ｉ型ＧａＡｓ光閉じ込め層２３をエッチングして幅が、例えば、２μｍのストライプ状のハイメサ構造３８を形成する。このエッチングはリン酸、アンモニアなどを用いたウェットエッチングでも良いし、塩素等を利用したドライエッチングでも良い。
【００５１】
次いで、ハイメサ構造３８の表面にＳｉＯ２やＳｉＮなどの保護膜３９を堆積させたのち、例えば、ＢＣＢなど低誘電率材料をスピンコートなどにより塗布し、ハイメサ構造３８の脇のトレンチ箇所を充填する。次いで、高温度でキュアを行なったのち、導波路上に形成された過剰なＢＣＢ層を酸素等を利用した反応性イオンエッチングなどで除去してハイメサ構造３８の側面に低誘電率埋込層４０を形成する。
【００５２】
次いで、メサ導波路構造の頭出しを行い、Ａｕ／Ｚｎ／Ａｕ層を蒸着してｐ側電極３６を形成するとともに、ｎ型ＧａＡｓ基板２１の裏面にＡｕＧｅ／Ａｕ層を蒸着してｎ側電極３７を形成することで、本発明の実施例２の発光半導体素子が完成する。
【００５３】
本発明の実施例２においては、導波路構造はハイメサ構造であり、ハイメサ構造の脇のトレンチ箇所には低誘電体材料が充填されているので、強い光閉じ込め効果が得られる。
【００５４】
上述の実施の形態及び各実施例における発光半導体素子の構造、材料組成などは、一例に過ぎず、上述した構造、材料組成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。例えば、ＧａＡｓキャップ層はＡｌＧａＡｓやＩｎＡｌＡｓでもよく、障壁層はＡｌＧａＡｓでも構わない。また、ＩｎＡｓ量子ドットはＩｎＧａＡｓ量子ドットでも構わない。
【００５５】
また、上述の実施の形態及び各実施例では、ｎ型ＧａＡｓ基板上にＧａＡｓ系化合物半導体層を積層した構造として使用しているが、これに限られるものではなく、その他の基板や半導体材料の組み合わせを採用することも可能である。例えば、ＩｎＰ基板にＩｎＧａＡｓＰ系化合物半導体層やＡｌＧａＩｎＡｓ系化合物半導体層を成長させた量子ドット構造を採用することも可能である。
【００５６】
また、各実施例においては、低誘電率材料としてＢＣＢを用いているが、ＢＣＢの他にポリイミド系有機化合物、エポキシ系有機化合物、アクリル系有機化合物や空気などを用いても良い。
【符号の説明】
【００５７】
１  一導電型半導体基板
２  一導電型クラッド層
３  第４の半導体層
４  第６の半導体層
５  逆導電型クラッド層
６  逆導電型コンタクト層
１０  量子ドット活性層
１１  量子ドット層
１２  第１の半導体層
１３  量子ドット
１４  第３の半導体層
１５  第２の半導体層
１６  第５の半導体層
１７  キャリア
２１  ｎ型ＧａＡｓ基板
２２  ｎ型Ａｌ０．４Ｇａ０．６Ａｓクラッド層
２３  ｉ型ＧａＡｓ光閉じ込め層
２４  ウェッティング層
２５  ＩｎＡｓ量子ドット
２６  ＧａＡｓキャップ層
２７  ＩｎＡｓ薄膜層
２８  ｉ型ＧａＡｓ障壁層
２９  量子ドット活性層
３０  ｉ型ＧａＡｓ光閉じ込め層
３１  ｐ型Ａｌ０．４Ｇａ０．６Ａｓクラッド層
３２  ｐ＋型ＧａＡｓコンタクト層
３３  リッジ
３４，３９  保護膜
３５，４０  低誘電率埋込層
３６  ｐ側電極
３７  ｎ側電極
３８  ハイメサ構造
５１  ｎ型ＧａＡｓ基板
５２  ｎ型ＡｌＧａＡｓクラッド層
５３  ＧａＡｓ光閉じ込め層
５４  量子ドット活性層
５５  量子ドット層
５６  ＩｎＡｓウェッティング層
５７  ＩｎＡｓ量子ドット
５８  キャップ層
５９  ＧａＡｓ障壁層
６０  ＧａＡｓ光閉じ込め層
６１  ｐ型ＡｌＧａＡｓクラッド層
６２  ｐ型ＧａＡｓコンタクト層
６３  電子
６４  正孔
【図１】
0005672983.tif 000002
【図２】
0005672983.tif 000003
【図３】
0005672983.tif 000004
【図４】
0005672983.tif 000005
【図５】
0005672983.tif 000006
【図６】
0005672983.tif 000007
【図７】
0005672983.tif 000008
【図８】
0005672983.tif 000009
【図９】
0005672983.tif 000010
【図１０】
0005672983.tif 000011
【図１１】
0005672983.tif 000012