(57)【特許請求の範囲】
【請求項１】
印加されたパルス電圧の極性に応じて抵抗値の異なる第１の状態と第２の状態との間で遷移する抵抗変化層と、該抵抗変化層の一端に接続された第１の電極と、他端に接続された第２の電極とを備えた抵抗変化素子の制御方法であって、
前記抵抗変化層を前記第１の状態から前記第２の状態へ遷移させる第１の極性とは逆の第２の極性を有する第１のパルス電圧を、前記抵抗変化層を前記第１の状態に保ちつつ、前記第１の電極と前記第２の電極との間に印加する工程と、
前記第１のパルス電圧を印加した後、前記第１の極性を有する第２のパルス電圧を前記第１の電極と前記第２の電極との間に印加して、前記抵抗変化層を前記第１の状態から前記第２の状態へ遷移させる工程と、を含み、
前記抵抗変化層は、少なくともシリコン（Ｓｉ）、酸素（Ｏ）および炭素（Ｃ）を含むイオン伝導層であり、前記第１の電極は銅（Ｃｕ）を含み、前記第２の電極はルテニウム（Ｒｕ）を含む、ことを特徴とする、抵抗変化素子の制御方法。
【請求項２】
前記第１のパルス電圧を前記第１の電極と前記第２の電極との間に２回以上印加した後、前記第２のパルス電圧を前記第１の電極と前記第２の電極との間に印加することを特徴とする、請求項１に記載の抵抗変化素子の制御方法。
【請求項３】
前記第２のパルス電圧のパルス幅は、前記第１のパルス電圧のパルス幅よりも広いことを特徴とする、請求項１または２に記載の抵抗変化素子の制御方法。
【請求項４】
前記第１のパルス電圧と前記第２のパルス電圧との間隔が１０ｎｓｅｃ（ナノ秒）以下であることを特徴とする、請求項１ないし３のいずれか１項に記載の抵抗変化素子の制御方法。
【請求項５】
前記第１の状態がオン状態であり、前記第２の状態がオフ状態であり、前記第１のパルス電圧は０．２Ｖ以下、かつ、１μｓｅｃ以下であることを特徴とする、請求項１ないし４のいずれか１項に記載の抵抗変化素子の制御方法。
【請求項６】
前記第１の状態がオン状態であり、前記第２の状態がオフ状態であり、前記第１のパルス電圧を印加した場合に前記抵抗変化素子を流れる電流値は、前記第２のパルスを印加した場合に前記抵抗変化素子を流れる電流値以下であることを特徴とする、請求項１ないし５のいずれか１項に記載の抵抗変化素子の制御方法。
【請求項７】
前記第１の状態がオン状態であり、前記第２の状態がオフ状態であり、前記第１のパルス電圧を印加した場合に前記抵抗変化素子を流れる電流値は、前記第２のパルスを印加した場合に前記抵抗変化素子を流れる電流値に等しいことを特徴とする、請求項１ないし５のいずれか１項に記載の抵抗変化素子の制御方法。
【請求項８】
前記第１の状態がオフ状態（高抵抗状態）であり、前記第２の状態がオン状態（低抵抗状態）であり、前記第１のパルス電圧は３Ｖ以下、かつ、１０μｓｅｃ（マイクロ秒）以下であることを特徴とする、請求項１ないし４のいずれか１項に記載の抵抗変化素子の制御方法。
【請求項９】
印加されたパルス電圧の極性に応じて抵抗値の異なる第１の状態と第２の状態との間で遷移する抵抗変化層と、
前記抵抗変化層の一端に接続された第１の電極と、
前記抵抗変化層の他端に接続された第２の電極と、
前記抵抗変化層を前記第１の状態から前記第２の状態へ遷移させる第１の極性とは逆の第２の極性を有する第１のパルス電圧を、前記抵抗変化層を前記第１の状態に保ちつつ、前記第１の電極と前記第２の電極との間に印加した後、該第１の極性を有する第２のパルス電圧を前記第１の電極と前記第２の電極との間に印加して、前記抵抗変化層を前記第１の状態から前記第２の状態へ遷移させるプログラミング回路と、を備え、
前記抵抗変化層は、少なくともシリコン（Ｓｉ）、酸素（Ｏ）および炭素（Ｃ）を含むイオン伝導層であり、前記第１の電極は銅（Ｃｕ）を含み、前記第２の電極はルテニウム（Ｒｕ）を含む、ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化素子の制御方法、および、半導体装置に関し、特に、抵抗変化素子の書き込み、消去等のプログラミング方法、および、抵抗変化素子を有するメモリ、ＦＰＧＡ等の半導体装置に関する。
【背景技術】
【０００２】
半導体装置、特に、シリコンデバイスは、微細化により高集積化・低電力化が進められ、３年で集積密度が４倍となるペース（Ｍｏｏｒｅによるスケーリング則）で開発が進められてきている。しかしながら、近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート長は２０ｎｍ以下となり、リソグラフィプロセスの高騰（装置価格、マスクセット価格）、および、デバイス寸法の物理的限界（動作限界、ばらつき限界）により、これまでのスケーリング則とは異なるアプローチによるデバイス性能の改善が求められている。
【０００３】
このようなアプローチの１つとして、近年、ゲートアレイとスタンダードセルの中間に位置付けられる、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）が開発されている。ＦＰＧＡは、再書き換え可能なプログラマブルロジックデバイスであり、多層配線層内部に抵抗変化型不揮発性素子（以下、「抵抗変化素子」という。）を有する。ＦＰＧＡによると、チップ製造後に顧客が任意に配線の電気的接続を施して回路を構成することができる。ＦＰＧＡを搭載した半導体装置を用いることにより、回路の自由度を向上させることができる。
【０００４】
抵抗変化素子として、遷移金属酸化物を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）や、イオン伝導体を用いたＮａｎｏＢｒｉｄｇｅ（登録商標）等が知られている。非特許文献１、２には、電界等の印加によってイオンが自由に動くことのできる固体（すなわち、イオン伝導体）中における金属イオンの移動と、電気化学反応とを利用した抵抗変化素子が記載されている。非特許文献１、２に記載された抵抗変化素子は、イオン伝導層と、イオン伝導層に接してイオン伝導層の反対面に設けられた第１電極および第２電極とを有する。第１電極からイオン伝導層に金属イオンが供給される。一方、第２電極からはイオン伝導層に金属イオンは供給されない。非特許文献１、２に記載された抵抗変化素子では、印加電圧の極性を変更することでイオン伝導体の抵抗値を変化させ、２つの電極間の導通状態を制御する。
【０００５】
抵抗変化素子に関連する技術は、例えば、特許文献１ないし４に記載されている。特許文献３には、正極性と負極性の電圧を交互に印加し、抵抗変化素子を高抵抗状態と低抵抗状態との間で交互に遷移させる制御方法が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１０３５５５号公報
【特許文献２】特開２０１０−２２５２２１号公報
【特許文献３】特許第４６０７２５２号公報
【特許文献４】特許第４６４３７６７号公報
【非特許文献】
【０００７】
【非特許文献１】Ｍ．Ｔａｄａ，Ｔ．Ｓａｋａｍｏｔｏ，Ｎ．Ｂａｎｎｏ，Ｍ．Ａｏｎｏ，Ｈ．Ｈａｄａ  ａｎｄ  Ｎ．Ｋａｓａｉ，“Ｎｏｎｖｏｌａｔｉｌｅ  Ｃｒｏｓｓｂａｒ  Ｓｗｉｔｃｈ  ｕｓｉｎｇ  ＴｉＯｘ／ＴａＳｉＯｙ  Ｓｏｌｉｄ−ｅｌｅｃｔｒｏｌｙｔｅ，”ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，ｖｏｌ．５７，ｎｏ．８，ｐｐ．１９８７−１９９５（２０１０）．
【非特許文献２】Ｍ．Ｔａｄａ，Ｔ．Ｓａｋａｍｏｔｏ，Ｋ．Ｏｋａｍｏｔｏ，Ｍ．Ｍｉｙａｍｕｒａ，Ｎ．Ｂａｎｎｏ，Ｙ．Ｋａｔｏｈ，Ｓ．Ｉｓｈｉｄａ，Ｎ．Ｉｇｕｃｈｉ，Ｎ．Ｓａｋｉｍｕｒａ，Ｈ．Ｈａｄａ，“Ｐｏｌｙｍｅｒ  Ｓｏｌｉｄ−Ｅｌｅｃｔｒｏｌｙｔｅ  （ＰＳＥ）  Ｓｗｉｔｃｈ  Ｅｍｂｅｄｄｅｄ  ｉｎ  ９０ｎｍ  ＣＭＯＳ  ｗｉｔｈ  Ｆｏｒｍｉｎｇ−ｆｒｅｅ  ａｎｄ  １０ｎｓｅｃ  Ｐｒｏｇｒａｍｍｉｎｇ  ｆｏｒ  Ｌｏｗ  Ｐｏｗｅｒ，  Ｎｏｎｖｏｌａｔｉｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  （ＮＰＬ），”ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ，（２０１０，Ｓａｎ  Ｆｒａｎｃｉｓｃｏ，ＵＳＡ），ｐｐ．４０３−４０６（２０１０）．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以下の分析は、本発明者によってなされたものである。
【０００９】
非特許文献１、２に記載された２端子型の抵抗変化素子を、一例として、ＵＬＳＩの信号線に用いた場合、電極間に閾値電圧を越える電圧を印加することで抵抗値を変化させることができる。このときの閾値電圧は２〜４Ｖ程度であるが、閾値電圧はＣＭＯＳトランジスタの動作電圧である１Ｖ前後とすることが望ましい。
【００１０】
閾値電圧は金属−絶縁体−金属（ＭＩＭ：Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）間の電界強度に依存するため、電極間の膜厚を薄くすることで、閾値電圧の低電圧化を図ることが考えられる。しかしながら、閾値電圧の低電圧化に伴って、閾値電圧のばらつきが生じ、プログラミング動作が不安定になるという問題がある。
【００１１】
さらに、低抵抗状態（ＯＮ状態）から高抵抗状態（ＯＦＦ状態）への遷移（以下、「消去」という。）をさせるには、一定の電流値が必要とされる。低抵抗になるに従って大きい消去電流が必要とされ、大きな電流を流すには駆動力の大きいプログラミングトランジスタを採用する必要があり、チップ面積の増大を招くという問題がある。
【００１２】
そこで、抵抗変化素子の閾値電圧のばらつきを生じさせることなく、閾値電圧を低電圧化することが課題となる。本発明の目的は、かかる課題を解決する半導体装置、および、抵抗変化素子の制御方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の第１の視点に係る抵抗変化素子の制御方法は、
印加されたパルス電圧の極性に応じて抵抗値の異なる第１の状態と第２の状態との間で遷移する抵抗変化層と、該抵抗変化層の一端に接続された第１の電極と、他端に接続された第２の電極とを備えた抵抗変化素子の制御方法であって、
前記抵抗変化層を前記第１の状態から前記第２の状態へ遷移させる第１の極性とは逆の第２の極性を有する第１のパルス電圧を、前記抵抗変化層を前記第１の状態に保ちつつ、前記第１の電極と前記第２の電極との間に印加する工程と、
前記第１のパルス電圧を印加した後、前記第１の極性を有する第２のパルス電圧を前記第１の電極と前記第２の電極との間に印加して、前記抵抗変化層を前記第１の状態から前記第２の状態へ遷移させる工程と、を含む。
ここで、前記抵抗変化層は、少なくともシリコン（Ｓｉ）、酸素（Ｏ）および炭素（Ｃ）を含むイオン伝導層であり、前記第１の電極は銅（Ｃｕ）を含み、前記第２の電極はルテニウム（Ｒｕ）を含む。
【００１４】
本発明の第２の視点に係る半導体装置は、
印加されたパルス電圧の極性に応じて抵抗値の異なる第１の状態と第２の状態との間で遷移する抵抗変化層と、
前記抵抗変化層の一端に接続された第１の電極と、
前記抵抗変化層の他端に接続された第２の電極と、
前記抵抗変化層を前記第１の状態から前記第２の状態へ遷移させる第１の極性とは逆の第２の極性を有する第１のパルス電圧を、前記抵抗変化層を前記第１の状態に保ちつつ、前記第１の電極と前記第２の電極との間に印加した後、該第１の極性を有する第２のパルス電圧を前記第１の電極と前記第２の電極との間に印加して、前記抵抗変化層を前記第１の状態から前記第２の状態へ遷移させるプログラミング回路と、を備えている。
ここで、前記抵抗変化層は、少なくともシリコン（Ｓｉ）、酸素（Ｏ）および炭素（Ｃ）を含むイオン伝導層であり、前記第１の電極は銅（Ｃｕ）を含み、前記第２の電極はルテニウム（Ｒｕ）を含む。
【発明の効果】
【００１５】
本発明に係る抵抗変化素子の制御方法、および、半導体装置によると、抵抗変化素子の閾値電圧のばらつきを生じさせることなく、閾値電圧を低電圧化することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】ユニポーラ型スイッチ素子の動作特性の一例を示す図である。
【図２】バイポーラ型スイッチ素子の動作特性の一例を示す図である。
【図３】実施形態に係る抵抗変化素子の制御方法の一例について説明するための図である。
【図４】抵抗変化素子の構造を一例として示す図である。
【図５】実施形態に係る抵抗変化素子の制御方法を実現するための半導体装置の構成を一例として示す図である。
【図６】実施形態に係る抵抗変化素子の制御方法の一例（書き込み方法、ＯＦＦ状態からＯＮ状態への遷移）について説明するための図である。
【図７】実施形態に係る抵抗変化素子の制御方法の一例（消去方法、ＯＮ状態からＯＦＦ状態への遷移）について説明するための図である。
【発明を実施するための形態】
【００１７】
はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。
【００１８】
図３および図４を参照すると、本発明の抵抗変化素子の制御方法は、印加されたパルス電圧の極性に応じて抵抗値の異なる第１の状態（ＯＦＦ状態／ＯＮ状態）と第２の状態（ＯＮ状態／ＯＦＦ状態）との間で遷移する抵抗変化層（例えばイオン伝導層１１３）と、抵抗変化層（１１３）の一端に接続された第１の電極（１１０）と、他端に接続された第２の電極（１１４）とを備えた抵抗変化素子の制御方法であって、抵抗変化層（１１３）を第１の状態（ＯＦＦ状態／ＯＮ状態）から第２の状態（ＯＮ状態／ＯＦＦ状態）へ遷移させる第１の極性とは逆の第２の極性を有する第１のパルス電圧（図３の逆方向のパルス電圧）を、抵抗変化層（１１３）を第１の状態（ＯＦＦ状態／ＯＮ状態）に保ちつつ、第１の電極（１１０）と第２の電極（１１４）との間に印加する工程と、第１のパルス電圧を印加した後、第１の極性を有する第２のパルス電圧（図３のプログラミングパルス電圧）を第１の電極（１１０）と第２の電極（１１４）との間に印加して、抵抗変化層（１１３）を第１の状態（ＯＦＦ状態／ＯＮ状態）から第２の状態（ＯＮ状態／ＯＦＦ状態）へ遷移させる工程と、を含む。
【００１９】
図５を参照すると、本発明の半導体装置は、印加されたパルス電圧の極性に応じて抵抗値の異なる第１の状態と第２の状態との間で遷移する抵抗変化層（例えばイオン伝導層１１３）と、抵抗変化層（１１３）の一端に接続された第１の電極（１１０）と、抵抗変化層（１１３）の他端に接続された第２の電極（１１４）と、抵抗変化層（１１３）を第１の状態から第２の状態へ遷移させる第１の極性とは逆の第２の極性を有する第１のパルス電圧を、抵抗変化層（１１３）を第１の状態に保ちつつ、第１の電極（１１０）と第２の電極（１１４）との間に印加した後、第１の極性を有する第２のパルス電圧を第１の電極（１１０）と第２の電極（１１４）との間に印加して、抵抗変化層（１１３）を第１の状態から第２の状態へ遷移させるプログラミング回路と、を備えている。
【００２０】
本発明に係る抵抗変化素子の制御方法、および、半導体装置によると、抵抗変化素子の閾値電圧のばらつきを生じさせることなく、閾値電圧を低電圧化することが可能となる。
【００２１】
本発明において、下記の形態が可能である。
［形態１］
上記第１の視点に係る抵抗変化素子の制御方法のとおりである。
［形態２］
上記抵抗変化素子の制御方法において、第１のパルス電圧を第１の電極と第２の電極との間に２回以上印加した後、第２のパルス電圧を第１の電極と第２の電極との間に印加するようにしてもよい。
［形態３］
上記抵抗変化素子の制御方法において、第２のパルス電圧のパルス幅は、第１のパルス電圧のパルス幅よりも広くてもよい。
［形態４］
上記抵抗変化素子の制御方法において、第１のパルス電圧と第２のパルス電圧との間隔が１０ｎｓｅｃ（ナノ秒）以下であってもよい。
［形態５］
上記抵抗変化素子の制御方法において、第１の状態がオフ状態（高抵抗状態）であり、第２の状態がオン状態（低抵抗状態）であってもよい。
［形態６］
上記抵抗変化素子の制御方法において、第１のパルス電圧は３Ｖ以下、かつ、１０μｓｅｃ（マイクロ秒）以下であってもよい。
［形態７］
上記抵抗変化素子の制御方法において、第１の状態がオン状態であり、第２の状態がオフ状態であってもよい。
［形態８］
上記抵抗変化素子の制御方法において、第１のパルス電圧は０．２Ｖ以下、かつ、１μｓｅｃ以下であってもよい。
［形態９］
上記抵抗変化素子の制御方法において、第１のパルス電圧を印加した場合に抵抗変化素子を流れる電流値は、第２のパルスを印加した場合に抵抗変化素子を流れる電流値以下であってもよい。
［形態１０］
上記抵抗変化素子の制御方法において、第１のパルス電圧を印加した場合に抵抗変化素子を流れる電流値は、第２のパルスを印加した場合に抵抗変化素子を流れる電流値に等しくてもよい。
［形態１１］
上記第２の視点に係る半導体装置のとおりである。
［形態１２］
上記半導体装置において、抵抗変化層は、少なくともシリコン（Ｓｉ）、酸素（Ｏ）および炭素（Ｃ）を含むイオン伝導層であってもよい。
［形態１３］
上記半導体装置において、第１の電極は銅（Ｃｕ）を含んでいてもよい。
［形態１４］
上記半導体装置において、第２の電極はルテニウム（Ｒｕ）を含んでいてもよい。
【００２２】
（実施形態）
実施形態に係るスイッチ素子の制御方法について、図面を参照して説明する。実施形態について詳細に説明する前に、本実施形態における用語の意義について説明する。はじめに、「ユニポーラ型スイッチ素子」と、「バイポーラ型スイッチ素子」について説明する。
【００２３】
「ユニポーラ型スイッチ素子」とは、印加電圧のレベルに応じて、ＯＦＦ状態（高抵抗状態）とＯＮ状態（低抵抗状態）とを切り替えるスイッチ素子をいう。図１は、ユニポーラ型スイッチ素子の動作特性を模式的に示す図である。図１を参照して、ユニポーラ型スイッチ素子の動作特性について説明する。
【００２４】
図１（ａ）を参照すると、例えば、第１電極、スイッチ素子および第２電極から成るユニポーラ型抵抗変化素子の場合には、第１電極に正電圧を印加すると、所定のセット電圧を閾値電圧として、スイッチ素子はＯＦＦ状態（高抵抗状態）からＯＮ状態（低抵抗状態）へ遷移する。ここで、閾値電圧は、抵抗変化層の膜厚、組成、密度等に依存する。
【００２５】
図１（ｂ）を参照すると、ＯＮ状態のスイッチ素子において、第１電極に再度正電圧を印加すると、所定のリセット電圧を閾値電圧として、スイッチ素子はＯＮ状態からＯＦＦ状態へ遷移する。さらに、正電圧の印加を続け、電圧値がセット電圧に達すると、スイッチ素子は再びＯＦＦ状態からＯＮ状態へ遷移する。
【００２６】
図１（ｃ）を参照すると、第１電極に負電圧を印加し、電圧の絶対値を大きくしていった場合には、所定のセット電圧を閾値電圧として、スイッチ素子はＯＦＦ状態（高抵抗状態）からＯＮ状態（低抵抗状態）へ遷移する。
【００２７】
図１（ｄ）を参照すると、ＯＮ状態のスイッチ素子において、第１電極に再度負電圧を印加し、電圧の絶対値を大きくすると、所定のリセット電圧を閾値電圧として、スイッチ素子はＯＮ状態からＯＦＦ状態へ遷移する。
【００２８】
図１（ａ）ないし（ｄ）を参照すると、第１電極に正電圧を印加したときの動作（図１（ａ）、（ｂ））と、負電圧を印加したときの動作（図１（ｃ）、（ｄ））とは対称となる。すなわち、抵抗変化素子の特性（抵抗値）は、電圧の印加方向（極性）には依存せず、電圧の大きさ（レベル）のみに依存する。このような抵抗変化の特性を示すスイッチ素子を、「ユニポーラ型スイッチ素子」という。
【００２９】
一方、「バイポーラ型スイッチ素子」とは、印加電圧の極性に応じて、ＯＦＦ状態（高抵抗状態）とＯＮ状態（低抵抗状態）とを切り替えるスイッチ素子をいう。図２は、バイポーラ型スイッチ素子の動作特性を模式的に示す図である。図２を参照して、バイポーラ型スイッチ素子の動作特性について説明する。
【００３０】
図２（ａ）を参照すると、例えば、第１電極、イオン伝導体および第２電極から成るバイポーラ型スイッチ素子の場合には、第１電極に正電圧を印加すると、所定のセット電圧を閾値電圧として、スイッチ素子はＯＦＦ状態からＯＮ状態へ遷移する。
【００３１】
図２（ｂ）を参照すると、ＯＮ状態の抵抗変化素子において、第１電極に再度正電圧を印加した場合には、スイッチ素子はオーミックな電流−電圧特性を示す。
【００３２】
図２（ｃ）を参照すると、ＯＮ状態の抵抗変化素子において、第１電極に負電圧を印加し、電圧の絶対値を大きくすると、所定のリセット電圧を閾値電圧として、スイッチ素子はＯＮ状態（低抵抗状態）からＯＦＦ状態（高抵抗状態）へ遷移する。
【００３３】
図２（ｄ）を参照すると、ＯＦＦ状態の抵抗変化素子において、第１電極に再度正電圧を印加すると、所定の閾値電圧をセット電圧として、スイッチ素子はＯＦＦ状態からＯＮ状態へ遷移する。
【００３４】
このように、印加電圧の極性に応じてＯＦＦ状態（高抵抗状態）とＯＮ状態（低抵抗状態）とを切り替えるスイッチ素子を、「バイポーラ型スイッチ素子」という。
【００３５】
次に、バイポーラ型抵抗変化素子における電極の定義について説明する。ここでは、スイッチ素子がＯＦＦ状態からＯＮ状態に遷移する際に正電圧を印加する電極を第１電極（ないし活性電極）とし、他方の電極を第２電極（ないし不活性電極）とする。
【００３６】
本実施形態において、抵抗変化素子は、第１の電極と、電圧ないし電流の印加によって抵抗値が変化する絶縁膜と、第２の電極とを備えたバイポーラ型の素子とする。
【００３７】
抵抗変化素子のプログラミング方法について検討を行った結果、発明者等は次の手法を見い出すに至った。すなわち、発明者等は、バイポーラ型素子の書き込みと消去の間で電圧極性が異なることを利用し、低電圧かつ低電流で安定な動作を可能とするプログラミング方法を見い出した。
【００３８】
図３は、本実施形態におけるプログラミング方法と従来のプログラミング方法を一例として示す図である。図３を参照すると、例えば、抵抗変化素子をＯＦＦ状態からＯＮ状態へ遷移（書き込み）させるには、本実施形態では、直前に第１のパルス電圧として負パルス電圧を印加してから、第２のパルス電圧として正パルス電圧を印加する。すなわち、本実施形態では、プログラミング方向と逆方向のパルス電圧を印加した後に、プログラミング方向のパルス電圧を印加する。
【００３９】
このとき、第１のパルス電圧の印加によってＯＦＦ状態の抵抗ばらつきが抑制されて小さくなるため、ＯＦＦ状態からＯＮ状態への遷移が安定化する。なお、ＯＦＦ状態において第１のパルス電圧として負パルス電圧を印加しても抵抗状態がＯＦＦ→ＯＮへ遷移しないのは、バイポーラ型の抵抗変化素子の特性に基づく。
【００４０】
一方、抵抗変化素子をＯＮ状態からＯＦＦ状態へ遷移させる（すなわち消去する）には、第１のパルス電圧として正パルス電圧を印加した後、第２のパルス電圧として負パルス電圧を印加する。
【００４１】
このとき、第１のパルスを印加することで流れた電流による局所的な発熱を生じさせることで温度上昇分だけ物質移動が容易となるため、抵抗変化素子を低電流でＯＮ状態からＯＦＦ状態へ遷移させることができる。
【００４２】
以下では、具体的な実施例に即して、実施形態に係る抵抗変化素子の制御方法について、さらに詳細に説明する。
【実施例１】
【００４３】
＜書き込み方法＞
第１の実施例として、抵抗変化素子の書き込み方法について説明する。本実施例における抵抗変化素子は、第１の電極と、電圧ないし電流の印加によって抵抗値が変化する絶縁膜と、第２の電極とを備えたバイポーラ型の素子とする。
【００４４】
図４は、本実施例における抵抗変化素子の構成を一例として示す図である。図４を参照すると、抵抗変化素子は、第１の電極１１０と、酸化チタン膜１１２と、イオン伝導層１１３と、第２の電極１１４とを有する。第１の電極１１０は、銅（Ｃｕ）を主成分とする金属から成る。イオン伝導層１１３は、例えば、シリコン（Ｓｉ）、酸素（Ｏ）および炭素（Ｃ）を材料として含む。第２の電極１１４は、ルテニウム（Ｒｕ）を含む。
【００４５】
酸化チタン膜１１２は、イオン伝導層１１３の形成中における第１の電極１１０の酸化を抑制するための膜であり、バルブメタルとして機能する。バルブメタルの酸化膜により、下層の第１の電極（銅）の酸化を抑制することができる。チタン（Ｔｉ）等の酸化物から成るバルブメタルの標準自由エネルギーは、銅と比較して、負側の大きい値を有する。したがって、バルブメタルはイオン伝導層形成中に発生する酸素を吸収する機能を果たし、バルブメタル酸化膜を形成する。これにより、第１の電極の酸化が抑制される。
【００４６】
バルブメタルは、銅の酸化を防ぐための金属であり、チタン（Ｔｉ）以外に、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）等を用いることができる。
【００４７】
なお、本実施例における電気特性は、第１の電極１１０の材料をＣｕとし、膜厚を２００ｎｍとし、イオン伝導層１１３の材料をＣ７Ｏ１Ｓｉ１とし、膜厚を６ｎｍとし、第２の電極１１４の材料をＲｕとし、膜厚を２０ｎｍとしたときに得られた結果である。
【００４８】
図５は、本実施例における半導体装置の構成を一例として示すブロック図である。図５を参照すると、半導体装置は、第１の電極（活性電極）１１０、イオン伝導層１１３および第２の電極（不活性電極）１１４を有する抵抗変化素子と、プログラミングトランジスタ１１５とを備えている。第１の電極１１０はプログラミングトランジスタ１１５のドレイン端子に接続され、プログラミングトランジスタ１１５のソース端子はＶ１端子に接続され、第２の電極１１４はＶ２端子に接続されている。
【００４９】
抵抗変化素子に正パルス電圧を印加する場合には、Ｖ１に電圧を印加するとともに、Ｖ２をグラウンドとし、プログラミングトランジスタ１１５のゲート端子（Ｖｇ）に所定のパルス幅の電圧を印加する。一方、抵抗変化素子に負パルス電圧を印加する場合には、Ｖ１をグラウンドとするとともに、Ｖ２に電圧を印加し、プログラミングトランジスタ１１５のゲート端子（Ｖｇ）に所定のパルス幅の電圧を印加する。
【００５０】
ＯＦＦ状態からＯＮ状態へ遷移する際に流れる電流（ＯＮ電流）は、プログラミングトランジスタ１１５の駆動力（飽和電流）で制御することができる。本実施例では、プログラミングトランジスタ１１５として、Ｖｇ＝１Ｖを印加した場合に５００μＡの飽和電流が流れるＮＭＯＳトランジスタを用いた。
【００５１】
図６は、本実施例において、抵抗変化素子をＯＦＦ状態からＯＮ状態へ遷移させる方法（書き込み方法）を示す。図６を参照すると、ＯＦＦ状態の抵抗値を安定化させるために、第１のパルス電圧（２Ｖ、１マイクロ秒（μｓｅｃ）の負パルス電圧）を印加する。次に、１０ｎｓｅｃのインターバルを設け、第２のパルス電圧（３Ｖ、１０ナノ秒（ｎｓｅｃ）の正パルス電圧）を印加する。
【００５２】
第１のパルス電圧の印加によってＯＦＦ状態の抵抗ばらつきが抑制されて小さくなるため、ＯＦＦ状態からＯＮ状態への遷移が安定化する。この状態において、１キロビット（ｋｂｉｔ）の素子を測定したところ、ＯＮ抵抗のばらつきは１σ＝３０％であった。一方、第１のパルス電圧を印加することなくプログラミングを行った場合のＯＮ抵抗のばらつきは１σ＝４０％であった。したがって、本実施形態の書き込み方法によると、ＯＮ抵抗のばらつきを大幅に削減することが可能となる。
【００５３】
なお、ＯＦＦ状態において第１のパルス電圧（負パルス電圧）を印加しても抵抗状態がＯＦＦ状態からＯＮ状態へ遷移しないのは、バイポーラ型の抵抗変化素子の特性に基づく。
【００５４】
また、第１のパルス電圧の印加を行わない従来プログラミング方法と比較して、第１のパルス電圧の印加を行う本実施例のプログラミング方法によると、抵抗状態の変化が生じる閾値電圧のばらつきも小さくなることが確認された。
【００５５】
さらに、第１のパルス電圧を２回印加したところ、１回印加した場合と比較して、閾値電圧のばらつきをさらに小さくすることができることが判明した。ただし、第１のパルス電圧の印加回数を増やすに従って、１ビット（ｂｉｔ）のプログラミングに要する時間が増大することから、プログラミング時間と閾値ばらつきとの間でバランスを図りつつ、適切な印加回数を選択することが好ましい。
【実施例２】
【００５６】
＜消去方法＞
第２の実施例として、抵抗変化素子の消去方法について説明する。本実施例の半導体装置は、第１の実施例の半導体装置の構成（図５）と同一である。
【００５７】
図７は、本実施例において、抵抗変化素子をＯＮ状態からＯＦＦ状態へ遷移させる方法（消去方法）を示す。図７を参照すると、ＯＮ状態の抵抗変化素子に第１のパルス電圧（０．２Ｖ、１μｓｅｃの正パルス電圧）を印加する。このとき、抵抗変化素子のＯＮ抵抗値が２００Ωであったため、抵抗変化素子には約１ｍＡの電流が１μｓｅｃの期間に亘って流れる。次に、１０ｎｓｅｃのインターバルを設け、第２のパルス電圧（１０ｎｓｅｃの負パルス電圧）を印加する。
【００５８】
ここで、負パルス電圧の電圧値を段階的に増加させることにより、閾値電圧を評価した。第１のパルス電圧の印加によって流れる電流のジュール熱（ジュールヒーティング）によって、抵抗変化素子の温度が上昇し、少ない電流でも容易に抵抗値を変化させることができる。第１のパルス電圧を印加しない従来プログラミング方法においては、１ｋｂｉｔの素子の全ビットを消去するには、４Ｖの電圧が必要であった。一方、第１のパルス電圧を印加する本実施例の方法によると、３．５Ｖの電圧印加により全ビットの消去が可能となった。
【００５９】
また、従来のプログラミング方法によると、消去に必要なピーク電流値は１ｍＡであった。一方、本実施例のプログラミング方法によると、ピーク電流値を５００μＡへと低減することができた。したがって、本実施例によると、プログラミングトランジスタの駆動力を小さくすることができ、チップサイズを縮小することができる。
【００６０】
さらに、第１のパルスを印加しない従来プログラミング方法と比較して、第１のパルスを印加する本実施例のプログラミング方法によると、ＯＦＦ状態へ遷移後の抵抗状態のばらつきが小さくなることが判明した。従来手法によると、ＯＦＦ抵抗値が１０７Ωのｂｉｔが２％存在していた。一方、本実施例のプログラミング方法によると、すべてのビットが１０８Ω以上となった。
【００６１】
また、第１のパルス電圧を印加してから、第２のパルスを印加するまでの間隔を１０ｎｓｅｃ以上とした場合には、間隔が長くなるに従って、第１のパルス電圧を印加した効果が失われ、第２のパルス電圧のみを印加した場合の特性に近づくことが判明した。
【００６２】
なお、以上の実施形態および実施例においては、バイポーラ型の抵抗変化層として、イオン伝導層を用いた場合について説明したが、本発明はかかる場合に限定されるものではない。本発明に係る抵抗変化素子の制御方法は、バイポーラ型の抵抗変化特性を示す素子であれば任意の素子に適用し得る。例えば、Ｔｉ，Ｗ，Ｎｉなどの酸化物を用いたＲｅＲＡＭ素子においても、電極を適宜選択してバイポーラ型の抵抗変化動作を実現することで、本発明の方法を適用することが可能となる。
【００６３】
また、発明の背景として、ＣＭＯＳ回路を有する半導体装置について説明したが、本発明はかかる半導体装置に限定されるものではない。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）、ＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）、フラッシュメモリ、ＦＲＡＭ（Ｆｅｒｒｏ  Ｅｌｅｃｔｒｉｃ  ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  ＲＡＭ）、抵抗変化型メモリ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサ等の論理回路を有する半導体製品、これらを同時に搭載したボードやパッケージの銅配線に対しても、本発明を適用することができる。
【００６４】
さらに、電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）、表示装置等にも、本発明を適用することができる。また、上記の実施形態および実施例においては、スイッチ機能を中心に説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子のプログラミングにも、本発明の方法を適用することができる。
【００６５】
なお、上記の特許文献等の先行技術文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００６６】
１１０    第１の電極
１１２    酸化チタン膜
１１３    イオン伝導層（抵抗変化層）
１１４    第２の電極
１１５    プログラミングトランジスタ
【図１】
0005672143.tif 000002
【図２】
0005672143.tif 000003
【図３】
0005672143.tif 000004
【図４】
0005672143.tif 000005
【図５】
0005672143.tif 000006
【図６】
0005672143.tif 000007
【図７】
0005672143.tif 000008