(57)【特許請求の範囲】
【請求項１】
基板に受光素子を形成する受光素子形成工程と、前記基板にＭＯＳトランジスタを形成
するＭＯＳトランジスタ形成工程と、を備える半導体装置の製造方法であって、
前記受光素子形成工程は、
第１導電型の第１半導体層に接合された第２導電型の第２半導体層の、前記第１半導体
層と接合する第１の面の反対側にある第２の面上に、光透過性を有する誘電体を形成する
工程と、
前記誘電体上に光透過性を有し、且つ、半導体で形成された電磁シールドを形成する電
磁シールド形成工程と、を備え、
前記ＭＯＳトランジスタ形成工程は、
前記基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を備え、
前記電磁シールド形成工程と前記ゲート電極形成工程とを同一のプロセスで同時に行う
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記電磁シールド形成工程及び前記ゲート電極形成工程では、
前記半導体としてポリシリコン膜を形成し、該ポリシリコン膜をパターニングして前記
電磁シールドと前記ゲート電極とを形成することを特徴とする請求項１に記載の半導体装
置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子及び受光素子の製造方法、半導体装置に関するものである。
【背景技術】
【０００２】
この種の従来技術としては、例えば、特許文献１に開示されたものがあり、かかる文献には、ＰＮ接合を有する受光素子においての電磁シールドとして、３種類の構成が開示されている。具体的には、特許文献１に開示された第１の構成（以下、従来例１という。）は、受光素子の上方に金属メッシュを配置したものである。
また、特許文献１に開示された第２の構成（以下、従来例２という。）は、受光素子の表面に、この表面とは反対導電型の半導体層を全面的に配置したものである。例えば図９に示すように、受光素子の表面がＮ−領域１０３の場合は、このＮ−領域１０３上に電磁シールドとして、Ｐ＋領域１０５を全面的に配置したものである。
【０００３】
さらに、特許文献１に開示された第３の構成（以下、従来例３という。）は、受光素子の表面に、この表面とは反対導電型の半導体層を部分的に配置したものである。例えば図９に示すように、受光素子の表面がＮ−領域１０３の場合は、このＮ−領域１０３上に電磁シールドとして、格子状若しくはストライプ状にＰ−領域１０５を配置したものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２３０２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、従来例１では、金属メッシュに光が当たると、その影が受光素子の表面に映る。そして、この影の分だけ、受光素子における受光量が減少してしまうという課題があった。また、従来例２では、Ｐ＋領域１０５とＮ−領域１０３との接合容量（即ち、寄生容量）が大きいため、光電変換により出力される信号のＳ／Ｎ比が低下してしまうという課題があった。
【０００６】
一方、従来例３では、従来例２と比べて、Ｐ＋領域１０５とＮ−領域１０３との接合面積を小さくすることができ、接合容量を低減することができるため、Ｓ／Ｎ比の低下を抑制することができる。しかしながら、従来例３では、Ｐ＋領域１０５が存在していない領域（即ち、平面視でＮ−領域１０３が露出している領域）にも電磁波が入射するため、この領域に入射した電磁波に対しては遮蔽効果を発揮することができないという課題があった。
そこで、この発明はこのような事情に鑑みてなされたものであって、寄生容量を抑制しつつ、電磁波に対する遮蔽効果を十分に発揮できるようにした受光素子及び受光素子の製造方法、半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の一態様に係る受光素子は、第１導電型の第１半導体層と、前記第１半導体層に接合された第２導電型の第２半導体層と、前記第２半導体層の前記第１半導体層と接合する第１の面の反対側にある第２の面上に形成された光透過性を有する誘電体と、前記誘電体上に形成された光透過性を有する電磁シールドと、を備え、前記電磁シールドは、半導体からなることを特徴とする。ここで、「第１導電型」はＰ型又はＮ型の一方であり、「第２導電型」はＰ型又はＮ型の他方である。また、誘電体上に形成される「半導体」としては、例えば、非晶質又は多結晶構造の半導体膜が挙げられる。
【０００８】
このような構成であれば、受光素子に入射してくる光は、電磁シールド及び誘電体を通って第２半導体層の第１の面（即ち、第１半導体層と第２半導体層との接合面）に到達する。このため、第２半導体層の第１の面では、受光量の低下を抑えつつ、電磁波の到達を抑えることができる。また、電磁シールドと第２半導体層との間には誘電体が介在するため、当該間の寄生容量（即ち、意図しない容量成分）を低減することができる。このため、光電変換により出力される信号のＳ／Ｎ比を向上させることができる。なお、「第１半導体層」としては、例えば、後述するＰ−領域（Ｐ型のシリコン基板）１が該当する。「第２半導体層」としては、例えば、後述するＮ−領域３が該当する。
【０００９】
また、上記の受光素子において、前記誘電体及び前記電磁シールドによって、前記第２半導体層の前記第２の面は全て覆われていることを特徴としてもよい。このような構成であれば、電磁波の遮蔽効果をさらに高めることができる。
また、上記の受光素子において、前記第１半導体層及び前記第２半導体層が内部に形成されたシリコン基板、をさらに備え、前記誘電体は、前記シリコン基板上に形成されたシリコン酸化膜からなり、前記電磁シールドは、前記シリコン酸化膜上に形成されたポリシリコン膜からなることを特徴としてもよい。このような構成であれば、例えば、シリコン酸化膜はシリコン基板を熱酸化することにより形成することができる。ポリシリコン膜はＣＶＤ法で形成することができる。従って、例えば、ＭＯＳトランジスタやポリシリコン抵抗体を作製するプロセスにおいて、特別な工程を追加しなくても、誘電体や電磁シールドを形成することが可能である。工程の兼用が可能であるため、製造コストの低減が可能である。
【００１０】
また、上記の受光素子において、前記電磁シールドが接地電位に接続されることを特徴としてもよい。このような構成であれば、電磁シールドにおいて、電磁波を受けて生じる電荷を受光素子の外へ容易に逃がすことができる。また、電磁シールドの電位を接地電位に固定することにより、誘電体の下方に配置された第２半導体層に対して意図しない電気的影響を及ぼさないようにすることができる。例えば、電磁シールドの電位が変動した場合には、第２空乏層の第２の面の側で空乏層が伸縮する等の影響が生じるが、本態様では、電磁シールドの電位が接地電位に固定されているため、上記のような電磁シールドの電位による空乏層の伸縮を防ぐことができる。
【００１１】
本発明の別の態様に係る受光素子の製造方法は、第１導電型の第１半導体層に接合された第２導電型の第２半導体層の、前記第１半導体層と接合する第１の面の反対側にある第２の面上に、光透過性を有する誘電体を形成する工程と、前記誘電体上に光透過性を有する電磁シールドを形成する工程と、を備え、前記電磁シールドを形成する工程では、当該電磁シールドとして半導体を形成することを特徴とする。このような方法であれば、寄生容量を抑制しつつ、電磁波に対する遮蔽効果を十分に発揮することができ、光電変換により出力される信号のＳ／Ｎ比を向上できるようにした受光素子を提供することができる。
【００１２】
また、上記の受光素子の製造方法において、前記第１半導体層及び前記第２半導体層はシリコン基板の内部に形成されており、前記誘電体を形成する工程では、当該誘電体としてシリコン酸化膜を前記シリコン基板を熱酸化することにより形成し、前記電磁シールドを形成する工程では、当該電磁シールドとしてポリシリコン膜をＣＶＤ法で形成することを特徴としてもよい。このような方法であれば、例えば、ＭＯＳトランジスタやポリシリコン抵抗体を作製するプロセスにおいて、工程を追加しなくても、誘電体や電磁シールドを形成することが可能である。工程の兼用が可能であるため、コストの低減が可能である。
【００１３】
本発明のさらに別の態様に係る半導体装置は、上記の受光素子と、前記受光素子と同一の基板に形成された能動素子又は受動素子と、を備えることを特徴とする。ここで、「能動素子」としては、例えば、ＭＯＳトランジスタやバイポーラトランジスタが挙げられる。「受動素子」としては、例えば、半導体からなる抵抗体や、半導体を下部電極又は上部電極とするキャパシタが挙げられる。このような構成であれば、上記の受光素子と同様、寄生容量を抑制しつつ、電磁波に対する遮蔽効果を十分に発揮することができる。従って、光電変換により出力される信号のＳ／Ｎ比を向上させたＩＣや、ＬＳＩを実現することができる。
【発明の効果】
【００１４】
本発明によれば、寄生容量を抑制しつつ、電磁波に対する遮蔽効果を十分に発揮することができる。これにより、光電変換により出力される信号のＳ／Ｎ比を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る受光素子１０の構成例を模式的に示す概念図。
【図２】受光素子１０において電磁波を遮蔽するメカニズムを説明するための図。
【図３】電磁シールド７とＰＮ接合面３ａとにおけるエネルギーバンドを示す図。
【図４】受光素子１０の具体的な構成例を示す断面図。
【図５】本発明の第２実施形態に係る半導体装置５０の構成例を示す断面図。
【図６】半導体装置５０の製造方法を示す工程図。
【図７】本発明の第３実施形態に係る半導体装置６０の構成例を示す断面図。
【図８】半導体装置６０の製造方法を示す工程図。
【図９】本発明と従来例とにおける構造と、容量値とを比較した図。
【発明を実施するための形態】
【００１６】
以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する場合もある。
（１）第１実施形態
図１は、本発明の第１実施形態に係る受光素子１０の構成例を模式的に示す概念図である。図１に示すように、この受光素子１０は、例えば、Ｐ型半導体（以下、Ｐ−領域ともいう。）１と、Ｐ−領域上に形成されたＮ型半導体（以下、Ｎ−領域ともいう。）３と、Ｎ−領域３上に形成された光透過性を有する誘電体５と、誘電体５上に形成された光透過性を有する電磁シールド７と、を備える。
【００１７】
ここで、Ｐ−領域１及びＮ−領域３は直に接してフォトダイオード２を構成している。Ｐ−領域１は例えばＰ型の単結晶シリコン（Ｓｉ）層からなり、Ｎ−領域３は例えばＮ型の単結晶シリコン層からなる。また、誘電体５は、Ｎ−領域３上（即ち、Ｎ−領域３のＰ−領域１と接している面（以下、ＰＮ接合面ともいう。）３ａの反対側の面３ｂ上）に形成されている。この誘電体５によって、Ｎ−領域３の一方の面３ｂは全て覆われており、フォトダイオード２と電磁シールド７との間は電気的に絶縁されている。誘電体５は、例えば、シリコン酸化（ＳｉＯ2）膜からなる。
【００１８】
電磁シールド７は、Ｐ−領域１とＮ−領域３とからなるフォトダイオード２のＰＮ接合面３ａに電磁波を到達させないようにするための膜であり、半導体からなる。一例を挙げると、電磁シールド７は、例えば、Ｐ型又はＮ型、或いはｉ型（即ち、不純物濃度が限りなくゼロに近い、真正）のポリシリコン膜からなる。この電磁シールド７によって、誘電体５上は全て覆われている。なお、この受光素子１０において、Ｐ−領域１と電磁シールド７は例えば接地電位（ＧＮＤ）に接続されている。
【００１９】
図２は、受光素子１０において電磁波を遮蔽するメカニズムを説明するための図である。また、図３（ａ）は図２に示した電磁シールド７の領域Ａにおけるエネルギーバンドを示す図であり、図３（ｂ）は図２に示したＰＮ接合面３ａの領域Ｂにおけるエネルギーバンドを示す図である。
図２に示すように、この受光素子１０では、電磁シールド７の側から光が入射してくるが、この入射してくる光（以下、入射光ともいう。）には、受光したい波長の光（例えば、波長が６５０ｎｍ〜８５０ｎｍ程度の可視光）だけでなく、これよりも短波長の光（例えば、Ｘ線等の電磁波）が含まれている場合がある。
【００２０】
このような場合は、図３（ａ）に示すように、電磁シールド（ポリシリコン膜）７は、電磁波のエネルギーを受けて、その価電子帯から伝導体へ電子が励起される。これにより、電磁波はエネルギーを失うため、電磁波の電磁シールド７から先への伝播を抑えることができる。一方、可視光は電磁波よりも波長が短くエネルギーが小さいため、電磁シールド７における電子の励起にさほど寄与しない。このため、電磁波と比べて、可視光のエネルギーは温存される。また、電磁シールド７を構成しているポリシリコン膜中及び、誘電体５を構成しているシリコン酸化膜中では、波長が長い光ほどより遠くへ伝播し易い傾向がある。このため、電磁波が電磁シールド７で遮蔽されるのに対して、可視光は電磁シールド７と誘電体５とを通過してＰＮ接合面３ａに到達することができる。
【００２１】
なお、図３（ａ）に示したように、伝導体に励起された電子の一部は、例えば発熱によりエネルギーを失って価電子帯に戻り、正孔と再結合する。また、電磁シールド７は接地電位に接続されているため、伝導体に励起された電子の一部は接地電位の側へ流れることもある。また、電磁シールド７の電位は接地電位に固定されているため、電磁シールド７において電子が多数励起された場合でも、誘電体５の下方に配置されたＮ−領域３に対して、意図しない電気的影響（例えば、Ｎ−領域３の一方の面３ｂとその近傍において、空乏層が伸縮する等の影響）を及ぼさないようにすることができる。
【００２２】
図２に戻り、ＰＮ接合面３ａに可視光が入射すると、図３（ｂ）に示すように、可視光は空乏層内及び少数キャリアの拡散長内で電子−正孔対を発生させる。そして、これら電子−正孔対は、空乏層内の電界で分離し、電子はＰ−領域１からＮ−領域３へ移動し、ホールはＮ−領域３からＰ−領域１へ移動する。これにより、Ｎ−領域３からＰ−領域１へ（即ち、逆バイアスの方向へ）光電流Ｉが流れる。次に、受光素子１０のより具体的な構成例について説明する。
【００２３】
図４は、受光素子１０の具体的な構成例を示す断面図である。図４に示すように、この受光素子１０において、Ｐ−領域１は例えばＰ型のシリコン基板（Ｐｓｕｂ）からなり、Ｎ−領域３は例えばＮ型ウェル層（Ｎｗｅｌｌ）からなる。また、誘電体５は例えばシリコン酸化膜からなり、電磁シールド７は例えばポリシリコン膜からなる。
また、この受光素子１０は、誘電体５下から露出しているＮ−領域３の表面近傍に形成された高濃度のＮ型不純物層（Ｎ＋層）９と、Ｐ−領域１の上方に形成された層間絶縁膜（図示せず）と、層間絶縁膜に設けられた開口部（図示せず）を埋め込むようにしてＮ＋層９上に形成されたコンタクト電極１１と、Ｐ−領域１の裏面側に形成された裏面電極１３と、を備える。コンタクト電極１１がフォトダイオード２のカソード電極であり、裏面電極１３がフォトダイオード２のアノード電極である。ＰＮ接合面３ａに例えば可視光が入射すると、裏面電極１３から光電流Ｉを出力される。
【００２４】
ここで、誘電体５であるシリコン酸化膜は、例えば、熱酸化の一方法である、局所的酸化（ＬＯＣＯＳ）法により形成することができる。また、電磁シールド７であるポリシリコン膜は、例えば化学気相成長（ＣＶＤ）法により形成することができる。ＬＯＣＯＳ法やＣＶＤ法は、ＭＯＳトランジスタやポリシリコン抵抗体を作製する際に使用される汎用プロセスである。特別なプロセスを用いることなく汎用プロセスを用いて、電磁シールド７を備えた受光素子１０を形成することができるため、製造コストの上昇を抑えることができる。
【００２５】
以上説明したように、本発明の第１実施形態によれば、受光素子１０に入射してくる光は、電磁シールド７及び誘電体５を通ってＰＮ接合面３ａに到達する。このため、ＰＮ接合面３ａにおいて、受光量の低下を抑えつつ、電磁波の到達を抑えることができる。また、電磁シールド７とＮ−領域３との間には誘電体５が介在するため、当該間の寄生容量（即ち、意図しない容量成分）を低減することができる。このため、光電変換により出力される信号のＳ／Ｎ比を向上させることができる。
【００２６】
（２）第２実施形態
ところで、本発明は、いわゆるディスクリート半導体（個別半導体）としての受光素子に限定されるものではない。本発明は、受光素子と能動素子とを混載したＩＣ（集積回路）、ＬＳＩ（大規模集積回路）にも適用可能である。第２実施形態では、このような半導体装置について説明する。
図５は、本発明の第２実施形態に係る半導体装置５０の構成例を示す断面図である。図５に示すように、この半導体装置５０は、受光素子１０と、能動素子の一例となるＭＯＳトランジスタ２０とを同一の基板に備えたものである。
【００２７】
これらの中で、受光素子１０の構成は例えば図４に示した構成と同じである。なお、図５ではアノード電極の図示を省略しているが、図４の場合と同様、Ｐ−領域１の裏面側に裏面電極を設けてこれをアノード電極としても良い。或いは、図示しないが、Ｐ−領域１の表面近傍に高濃度のＰ型不純物を設け、このＰ型不純物層上にコンタクト電極を形成して、これをアノード電極としても良い。何れも場合も、光電変換により生じた光電流Ｉをアノード電極から出力することができる。
【００２８】
一方、ＭＯＳトランジスタ２０は、例えば、Ｐ−領域１上に形成されたゲート絶縁膜２１と、ゲート絶縁膜２１上に形成されたゲート電極２３と、ゲート電極２３の両側下のＰ−領域１に形成されたＮ＋層２５、２６と、Ｎ＋層２５、２６上にそれぞれ形成されたコンタクト電極２７、２８と、を有する。また、この半導体装置５０は、受光素子１０とＭＯＳトランジスタ２０との間を分離する素子分離膜２９と、受光素子１０及びＭＯＳトランジスタ２０を覆うように基板上に形成された層間絶縁膜（図示せず）と、を備える。Ｎ＋層２５がソースであり、Ｎ＋層２６がドレインである。また、コンタクト電極２７がソース電極であり、コンタクト電極２８がドレイン電極である。
【００２９】
このような構成であっても、第１実施形態で説明した受光素子１０と同様、寄生容量を抑制しつつ、電磁波に対する遮蔽効果を十分に発揮することができる。これにより、光電変換により出力される信号のＳ／Ｎ比を向上させることができる。また、この半導体装置５０では、受光素子１０を作製するプロセスとＭＯＳトランジスタ２０を作製するプロセスとの間で、工程の兼用が可能である。次に、この点について具体的に説明する。
【００３０】
図６（ａ）〜（ｃ）は、本発明の第２実施形態に係る半導体装置５０の製造方法を示す工程図である。図６（ａ）に示すように、まず始めに、受光素子１０を形成する領域（以下、受光素子領域ともいう。）のＰ−領域（Ｐｓｕｂ）１に、Ｎ−領域（Ｎ型ウェル層）３を形成する。次に、図６（ｂ）に示すように、例えばＬＯＣＯＳ法により、Ｎ−領域３に誘電体（シリコン酸化膜）５を形成すると同時に、受光素子領域とＭＯＳトランジスタ２０を形成する領域（以下、トランジスタ領域ともいう。）との境界に素子分離膜（シリコン酸化膜）２９を形成する。次に、誘電体５下及び素子分離膜２９下から露出しているＰ−領域１の表面を熱酸化して、ゲート絶縁膜２１を形成する。
【００３１】
次に、ゲート絶縁膜２１が形成された基板の上方全面に、ＣＶＤ法によりノンドープのポリシリコン膜を形成し、これをパターニングする。これにより、図６（ｃ）に示すように、受光素子領域の誘電体５上に電磁シールド７を形成すると同時に、トランジスタ領域のゲート絶縁膜２１上にゲート電極２３を形成する。
次に、この電磁シールド７及びゲート電極２３をマスクにして、Ｎ−領域３に例えばヒ素等のＮ型不純物をイオン注入して、Ｎ＋層９、２５、２６を形成する。このイオン注入によって、電磁シールド７及びゲート電極２３の導電性はそれぞれＮ型となる。そして、電磁シールド７及びゲート電極２３を覆うように、基板の上方全面に層間絶縁膜（図示せず）を形成し、この層間絶縁膜にコンタクトホール（図示せず）を形成する。続いて、このコンタクトホールに、例えばアルミニウム等の金属膜を埋め込んでコンタクト電極１１、２７、２８（図５参照。）を形成する。このようにして、図５に示した半導体装置５０を完成させる。
【００３２】
以上説明したように、本発明の第２実施形態によれば、第１実施形態と同様の効果を得ることができる。また、その作製に際しては、誘電体５と素子分離膜２９とを同一プロセスで同時に形成することができる。また、電磁シールド７とゲート電極２３とを同一プロセスで同時に形成することができる。工程の兼用が可能であるため、半導体装置の製造コストの低減が可能である。
【００３３】
（３）第３実施形態
また、本発明は、能動素子だけでなく、受動素子と受光素子とを混載したＩＣ、ＬＳＩにも適用可能である。第３実施形態では、このような半導体装置について説明する。
図７は、本発明の第３実施形態に係る半導体装置６０の構成例を示す断面図である。図７に示すように、この半導体装置６０は、受光素子１０と、受動素子の一例となるポリシリコン抵抗体３０とを同一の基板に備えたものである。
これらの中で、受光素子１０の構成は例えば図４に示した構成と同じである。なお、図７ではアノード電極の図示を省略しているが、図４の場合と同様、Ｐ−領域１に裏面側に裏面電極を設けてこれをアノード電極としても良い。或いは、図示しないが、Ｐ−領域１の表面近傍に高濃度のＰ型不純物を設け、このＰ型不純物層上にコンタクト電極を形成して、これをアノード電極としても良い。何れも場合も、光電変換により生じた光電流Ｉをアノード電極から出力することができる。
【００３４】
一方、ポリシリコン抵抗体３０は、例えば、素子分離膜３１を介して、Ｐ−領域１上に形成されたポリシリコン膜３３と、このポリシリコン膜３３の両端上にそれぞれ形成されたコンタクト電極３５、３６と、を有する。また、この半導体装置６０は、受光素子１０及びポリシリコン抵抗体３０を覆うように基板上に形成された層間絶縁膜（図示せず）と、を備える。
このような構成であっても、第１実施形態で説明した受光素子１０と同様、寄生容量を抑制しつつ、電磁波に対する遮蔽効果を十分に発揮することができる。これにより、光電変換により出力される信号のＳ／Ｎ比を向上させることができる。また、この半導体装置６０では、受光素子１０を作製するプロセスとポリシリコン抵抗体３０とを作製するプロセスとの間で、工程の兼用が可能である。次に、この点について具体的に説明する。
【００３５】
図８（ａ）〜（ｃ）は、本発明の第３実施形態に係る半導体装置６０の製造方法を示す工程図である。図８（ａ）において、Ｎ−領域（Ｎ型ウェル層）３を形成する工程までは第２実施形態と同じである。次に、例えばＬＯＣＯＳ法により、受光素子領域に誘電体（シリコン酸化膜）５を形成すると同時に、ポリシリコン抵抗体３０を形成する領域（以下、抵抗体領域ともいう。）に素子分離膜（シリコン酸化膜）３１を形成する。
次に、誘電体５及び素子分離膜３１が形成された基板の上方全面に、ＣＶＤ法によりノンドープのポリシリコン膜を形成し、これをパターニングする。これにより、図８（ｂ）に示すように、受光素子領域の誘電体５上に電磁シールド７を形成すると同時に、抵抗体領域の素子分離膜３１上にノンドープのポリシリコン膜３３´を形成する。
【００３６】
次に、ノンドープのポリシリコン膜３３´を例えばレジスト３７で覆い、このレジスト３７と電磁シールド７とをマスクにして、Ｎ−領域３に例えばヒ素等のＮ型不純物を高濃度にイオン注入して、Ｎ＋層９を形成する。このイオン注入によって、電磁シールド７にもＮ型不純物が高濃度に導入されてＮ＋型のポリシリコンとなるが、ノンドープのポリシリコン膜３３´はレジスト３７で覆われているためＮ型不純物は導入されない。次に、レジスト３７を除去する。その後、図８（ｃ）に示すように、ノンドープのポリシリコン膜に例えばリン等のＮ型不純物を低濃度にイオン注入する。これにより、ノンドープのポリシリコン膜はＮ型又はＮ−型となり、所望の抵抗値に調整されたポリシリコン膜３３を得ることができる。
【００３７】
次に、電磁シールド７及びポリシリコン膜３３を覆うように、基板の上方全面に層間絶縁膜（図示せず）を形成し、この層間絶縁膜にコンタクトホール（図示せず）を形成する。続いて、このコンタクトホールに、例えばアルミニウム等の金属膜を埋め込んでコンタクト電極１１、３５、３６（図７参照。）を形成する。このようにして、図７に示した半導体装置６０を完成させる。
【００３８】
以上説明したように、本発明の第３実施形態によれば、第１実施形態と同様の効果を得ることができる。また、その作製に際しては、誘電体５と素子分離膜３１とを同一プロセスで同時に形成することができる。また、電磁シールド７とノンドープのポリシリコン膜３３´とを同一プロセスで同時に形成することができる。工程の兼用が可能であるため、半導体装置の製造コストの低減が可能である。
（４）その他
なお、上記の第１〜第３実施形態では、電磁シールド７を構成する「半導体」として、ポリシリコン膜を用いる場合について説明した。しかしながら、本発明において、電磁シールド７を構成する半導体はこれに限られることはない。例えば、電磁シールド７を構成する半導体は非晶質（アモルファス）のシリコン膜であってもよい。また、その材質はシリコンに限定されるものではなく、例えば、ゲルマニウム（Ｇｅ）やシリコンゲルマニウム（ＳｉＧｅ）であっても良い。本発明の「第１半導体層」「第２半導体層」の各材質も同様に、シリコンに限定されるものではなく、例えば、ゲルマニウムやシリコンゲルマニウムであってもよい。このような構成であっても、上記の各実施形態と同様の効果を得ることができる。
【００３９】
また、上記の第１〜第３実施形態では、本発明の「第１導電型」がＰ型で「第２導電型」がＮ型の場合について説明したが、本発明はこれに限られることはない。第１導電型がＮ型で第２導電型がＰ型であってもよい。即ち、ＰＮ接合からなるフォトダイオードのＰ型領域上に誘電体を介して電磁シールドが形成されていてもよい。このような構成であっても、上記の各実施形態と同様の効果を得ることができる。
【００４０】
（５）本発明と従来例との比較
図９は、本発明と従来例とにおける構造と、容量値とを比較した図である。図９に示すように、この比較では、Ｐ−領域１、１０１における不純物濃度をそれぞれ３×１０14［ｃｍ-3］、Ｎ−領域３、１０３における不純物濃度をそれぞれ２×１０16［ｃｍ-3］、Ｐ＋領域１０５における不純物濃度をそれぞれ３×１０19［ｃｍ-3］に設定した。また、誘電体（シリコン酸化膜）５の厚さを５０００［Å］、電磁シールド（ポリシリコン膜）７の厚さを２５００［Å］に設定した。さらに、従来例３では、Ｐ＋領域１０５とＮ−領域１０３の平面視による面積比を１：１に設定した。このような設定下で、本発明者は、従来例２、３と本発明とについてそれぞれ容量を計算した。
【００４１】
その結果は、図９に示す通りである。従来例２では、Ｐ＋領域１０５とＮ−領域１０３との間の接合容量ＣP+N-は０．４２０［ｆＦ／μｍ2］であり、Ｎ−領域１０３とＰ−領域１０１との間の接合容量ＣN-P-は０．０４３［ｆＦ／μｍ2］であり、接合容量の合計Ｃtotalは０．４６３［ｆＦ／μｍ2］であった。また、従来例３では、Ｐ＋領域１０５とＮ−領域１０３との間の接合容量ＣP+N-は０．２１０［ｆＦ／μｍ2］であり、Ｎ−領域１０３とＰ−領域１０１との間の接合容量ＣN-P-は０．０４３［ｆＦ／μｍ2］であり、接合容量の合計Ｃtotalは０．２５３［ｆＦ／μｍ2］であった。従来例３は、従来例２と比較して、接合容量ＣP+N-は５０％低い値である。
【００４２】
これに対して、本発明では、誘電体５を挟んで電磁シールド７とＮ−領域３との間の接合容量Ｃoxideは０．０５８［ｆＦ／μｍ2］であり、Ｎ−領域３とＰ−領域１との間の接合容量ＣN-P-は０．０４３［ｆＦ／μｍ2］であり、接合容量の合計Ｃtotalは０．１０１［ｆＦ／μｍ2］であった。
以上のように、本発明に係る構造によれば、電磁シールド効果を十分に発揮し、接合容量を従来例２に対して８０％、従来例３に対して４５％削減することができる。
【符号の説明】
【００４３】
１  Ｐ−領域（Ｐ型のシリコン基板）
２  フォトダイオード
３  Ｎ−領域（Ｎ型ウェル層）
３ａ  ＰＮ接合面
３ｂ  （ＰＮ接合面とは反対側にある）面
５  誘電体
７  電磁シールド
９  Ｎ＋層
１０  受光素子
１１  コンタクト電極
１３  裏面電極
２０  トランジスタ
２１  ゲート絶縁膜
２３  ゲート電極
２５  Ｎ＋層（ソース）
２６  Ｎ＋層（ドレイン）
２７  コンタクト電極（ソース電極）
２８  コンタクト電極（ドレイン電極）
２９、３１  素子分離膜
３０  ポリシリコン抵抗体
３３  （Ｎ型の）ポリシリコン膜
３３´  （ノンドープの）ポリシリコン膜
３５、３６  コンタクト電極
３７  レジスト
５０、６０  半導体装置
【図１】
0005723135.tif 000002
【図２】
0005723135.tif 000003
【図３】
0005723135.tif 000004
【図４】
0005723135.tif 000005
【図５】
0005723135.tif 000006
【図６】
0005723135.tif 000007
【図７】
0005723135.tif 000008
【図８】
0005723135.tif 000009
【図９】
0005723135.tif 000010