(57)【特許請求の範囲】
【請求項１】
互いに対向する１対の電極間に配置され、フレーム毎に１回ずつ行われる所定の駆動電圧の印加を所定数の複数のフレームに渡り受けることで第１の表示状態から第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化する画素を複数備える表示装置の制御装置であって、
画素を前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために要する前記所定の駆動電圧の印加の回数と同じ数の第１の記憶領域であって、各々が異なるフレームに対応する複数の第１の記憶領域の各々に、前記複数の画素の各々に関し当該画素に対する前記所定の駆動電圧の印加の要否を示す情報を書き込み情報として保存し、各フレームにおいて当該フレームに対応する前記第１の記憶領域に保存されている前記書き込み情報に従い前記複数の画素に対する前記所定の駆動電圧の印加を制御するとともに当該制御に用いた前記書き込み情報を当該制御に応じて更新する書き込み制御部と、
各フレームにおいて、前記複数の画素のうち一の画素に対して前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態への変化の指示である書き込み指示が発生したか否かを判断する書き換え判断部と、
各フレームにおいて、前記書き換え判断部によって前記一の画素に対して書き込み指示が発生したと判断された場合に、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報に基づき、前記一の画素に対して、前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために複数回に渡り前記所定の駆動電圧の印加を行う動作である書き込み動作が進行中か否かを判断する書き込み状態判断部と
を備え、
各フレームにおいて、前記書き換え判断部によって前記一の画素に対する書き込み指示が発生していると判断された場合、前記書き込み制御部は、前記書き込み状態判断部によって前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報を当該書き込み指示に応じて更新する一方、前記書き込み状態判断部によって前記一の画素に対する書き込み動作が進行中であると判断された場合には、前記複数の前記第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報の当該書き込み指示に応じた更新を行わない
ことを特徴とする制御装置。
【請求項２】
前記書き込み状態判断部は、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報のうちの前記一の画素に関する情報のいずれかが前記所定の駆動電圧の印加を要することを示す場合には、前記一の画素に対する書き込み動作が進行中であると判断する
ことを特徴とする請求項１に記載の制御装置。
【請求項３】
入力された画像データが示す表示画像を前記表示装置が表示するために前記複数の画素の各々がとるべき表示状態を示す表示画像の画素データを第２の記憶領域に保存する表示画像データ更新部と、
進行中の書き込み動作が完了した場合に前記複数の画素の各々がとる予定の表示状態を示す予定画像の画素データを第３の記憶領域に保存する予定画像データ更新部と、をさらに備え、
前記書き換え判断部は、前記第２の記憶領域に保存されている前記表示画像の画素データが示す前記一の画素の表示状態と前記第３の記憶領域に保存されている前記予定画像の画素データが示す前記一の画素の表示状態とが異なる場合に、前記一の画素に対して書き込み指示が発生したと判断する
ことを特徴とする請求項１または２に記載の制御装置。
【請求項４】
前記複数の画素の各々に関し、前記第２の記憶領域に保存されている前記表示画像の画素データが示す当該画素の表示状態を示す値と前記第３の記憶領域に保存されている前記予定画像の画素データが示す当該画素の表示状態を示す値との差分を示す追加書き込み画像の画素データを算出し、前記追加書き込み画像の画素データを第４の記憶領域に保存させる追加書き込み情報算出部をさらに備え、
前記書き込み制御部は、前記第４の記憶領域に保存された前記追加書き込み画像の画素データに基づいて、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報を更新する
ことを特徴とする請求項３に記載の制御装置。
【請求項５】
前記複数の第１の記憶領域に保存されている前記書き込み情報の各々は、
画素を前記第１の表示状態から前記第２の表示状態へ変化させるための書き込みを要することを示す第１の書き込み情報と、
画素を前記第２の表示状態から前記第１の表示状態へ変化させるための書き込みを要することを示す第２の書き込み情報と、を含む
ことを特徴とする請求項１から４のいずれか１項に記載の制御装置。
【請求項６】
互いに対向する１対の電極間に配置され、フレーム毎に１回ずつ行われる所定の駆動電圧の印加を所定数の複数のフレームに渡り受けることで第１の表示状態から第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化する画素を複数備える表示部と、
画素を前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために要する前記所定の駆動電圧の印加の回数と同じ数の第１の記憶領域であって、各々が異なるフレームに対応する複数の第１の記憶領域の各々に、前記複数の画素の各々に関し当該画素に対する前記所定の駆動電圧の印加の要否を示す情報を書き込み情報として保存し、各フレームにおいて当該フレームに対応する前記第１の記憶領域に保存されている前記書き込み情報に従い前記複数の画素に対する前記所定の駆動電圧の印加を制御するとともに当該制御に用いた前記書き込み情報を当該制御に応じて更新する書き込み制御部と、
各フレームにおいて、前記複数の画素のうち一の画素に対して前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態への変化の指示である書き込み指示が発生したか否かを判断する書き換え判断部と、
各フレームにおいて、前記書き換え判断部によって前記一の画素に対して書き込み指示が発生したと判断された場合に、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報に基づき、前記一の画素に対して、前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために複数回に渡り前記所定の駆動電圧の印加を行う動作である書き込み動作が進行中か否かを判断する書き込み状態判断部と
を備え、
各フレームにおいて、前記書き換え判断部によって前記一の画素に対する書き込み指示が発生していると判断された場合、前記書き込み制御部は、前記書き込み状態判断部によって前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報を当該書き込み指示に応じて更新する一方、前記書き込み状態判断部によって前記一の画素に対する書き込み動作が進行中であると判断された場合には、前記複数の前記第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報の当該書き込み指示に応じた更新を行わない
ことを特徴とする表示装置。
【請求項７】
前記書き込み状態判断部は、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報のいずれかが前記所定の駆動電圧の印加を要することを示す場合には、前記一の画素に対する書き込み動作が進行中であると判断する
ことを特徴とする請求項６に記載の表示装置。
【請求項８】
入力された画像データが示す表示画像を表示するために前記複数の画素の各々がとるべき表示状態を示す表示画像の画素データを第２の記憶領域に保存する表示画像データ更新部と、
進行中の書き込み動作が完了した場合に前記複数の画素の各々がとる予定の表示状態を示す予定画像の画素データを第３の記憶領域に保存する予定画像データ更新部と、をさらに備え、
前記書き換え判断部は、前記第２の記憶領域に保存されている前記表示画像の画素データが示す前記一の画素の表示状態と前記第３の記憶領域に保存されている前記予定画像の画素データが示す前記一の画素の表示状態とが異なる場合に、前記一の画素に対して書き込み指示が発生したと判断する
ことを特徴とする請求項６または７に記載の表示装置
【請求項９】
前記複数の画素の各々に関し、前記第２の記憶領域に保存されている前記表示画像の画素データが示す当該画素の表示状態を示す値と前記第３の記憶領域に保存されている前記予定画像の画素データが示す当該画素の表示状態を示す値との差分を示す追加書き込み画像の画素データを算出し、前記追加書き込み画像の画素データを第４の記憶領域に保存させる追加書き込み情報算出部をさらに備え、
前記書き込み制御部は、前記第４の記憶領域に保存された前記追加書き込み画像の画素データに基づいて、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報を更新する
ことを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記複数の第１の記憶領域に保存されている前記書き込み情報の各々は、
画素を前記第１の表示状態から前記第２の表示状態へ変化させるための書き込みを要することを示す第１の書き込み情報と、
画素を前記第２の表示状態から前記第１の表示状態へ変化させるための書き込みを要することを示す第２の書き込み情報と、を含む
ことを特徴とする請求項６から９のいずれか１項に記載の表示装置。
【請求項１１】
前記表示部は、メモリ性を有する表示素子を備えることを特徴とする請求項６から１０のいずれか１項に記載の表示装置。
【請求項１２】
前記表示素子は電気泳動素子であることを特徴とする請求項１１に記載の表示装置。
【請求項１３】
互いに対向する１対の電極間に配置され、フレーム毎に１回ずつ行われる所定の駆動電圧の印加を所定数の複数のフレームに渡り受けることで第１の表示状態から第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化する画素を複数備える表示装置の制御方法であって、
画素を前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために要する前記所定の駆動電圧の印加の回数と同じ数の第１の記憶領域であって、各々が異なるフレームに対応する複数の第１の記憶領域の各々に、前記複数の画素の各々に関し当該画素に対する前記所定の駆動電圧の印加の要否を示す情報を書き込み情報として保存し、各フレームにおいて当該フレームに対応する前記第１の記憶領域に保存されている前記書き込み情報に従い前記複数の画素に対する前記所定の駆動電圧の印加を制御するとともに当該制御に用いた前記書き込み情報を当該制御に応じて更新する書き込み制御工程と、
各フレームにおいて、前記複数の画素のうち一の画素に対して前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態への変化の指示である書き込み指示が発生したか否かを判断する書き換え判断工程と、
各フレームにおいて、前記書き換え判断工程において前記一の画素に対して書き込み指示が発生したと判断された場合に、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報に基づき、前記一の画素に対して、前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために複数回に渡り前記所定の駆動電圧の印加を行う動作である書き込み動作が進行中か否かを判断する書き込み状態判断工程と
を備え、
各フレームにおいて、前記書き換え判断工程において前記一の画素に対する書き込み指示が発生していると判断された場合、前記書き込み状態判断工程において前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記書き込み制御工程において前記複数の第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報を当該書き込み指示に応じて更新する一方、前記書き込み状態判断工程において前記一の画素に対する書き込み動作が進行中であると判断された場合には、前記書き込み制御工程において前記複数の前記第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報の当該書き込み指示に応じた更新を行わない
ことを特徴とする表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置、表示装置及び表示装置の制御方法に関するものである。
【背景技術】
【０００２】
電気泳動表示装置は、少なくとも一方が透明な一組の対向電極板間に、１つ又は複数の種類の電気泳動粒子と電気泳動分散媒とを含む電気泳動分散液を封止することにより構成される。２つの電極間に電圧を印加することにより電気泳動粒子が電気泳動分散媒中を移動し、その分布が変わることにより光学的反射特性が変化して情報の表示が可能となる。このとき、一方の側の電極を複数に分割された画素電極によって構成しておけば、各々の画素電極の電位を制御することにより、画素毎の粒子の分布に違いが生じ、画像を形成することができる。
【０００３】
電気泳動表示装置は、表示状態を変えるのに比較的時間がかかるため、アクティブマトリクス型の電気泳動表示装置の表示を書き換える際には、複数フレームを用いて書き換えを行う技術が知られている。ここで、電気泳動表示装置の表示の書き換えにおいて、液晶表示装置などのように、一度全画面で書き込みを始めてしまうと、数フレームの間、新たな書き込みを始める事ができないため、見かけのレスポンスが低くなる。このような問題を解決する方法として、特許文献１等に記載されているように、部分領域の単位でパイプライン処理を行うことにより書き込みを行う方式が知られている。この方式によれば、画面上の互いに重ならない２つの部分領域に連続して画像を書き込む場合、先に書き込みを開始した部分領域の書き込み動作が完了していなくても、後から書き込みを開始する部分領域の書き込み動作を開始することができるため、表示速度が向上する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２５１６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載されているような方式の場合、部分領域同士が一部で重なってしまうと、後から書き込み開始した部分領域については、先に書き込み開始した部分領域の書き込み動作が完了するまで駆動を待機しなければならない。このため、表示速度が遅くなってしまう。あるいは、部分領域同士が重ならないように、ソフトウェアによって制御する方法もあるが、この場合ソフトウェアの開発が非常に煩雑になってしまう。
【０００６】
本発明は、上記の事情に鑑みてなされたものであり、その目的の一つは、電気泳動表示装置の体感的な応答速度を向上させることである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明に係る表示装置の制御装置は、互いに対向する１対の電極間に配置され、フレーム毎に１回ずつ行われる所定の駆動電圧の印加を所定数の複数のフレームに渡り受けることで第１の表示状態から第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化する画素を複数備える表示装置の制御装置であって、画素を前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために要する前記所定の駆動電圧の印加の回数と同じ数の第１の記憶領域であって、各々が異なるフレームに対応する複数の第１の記憶領域の各々に、前記複数の画素の各々に関し当該画素に対する前記所定の駆動電圧の印加の要否を示す情報を書き込み情報として保存し、各フレームにおいて当該フレームに対応する前記第１の記憶領域に保存されている前記書き込み情報に従い前記複数の画素に対する前記所定の駆動電圧の印加を制御するとともに当該制御に用いた前記書き込み情報を当該制御に応じて更新する書き込み制御部と、各フレームにおいて、前記複数の画素のうち一の画素に対して前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態への変化の指示である書き込み指示が発生したか否かを判断する書き換え判断部と、各フレームにおいて、前記書き換え判断部によって前記一の画素に対して書き込み指示が発生したと判断された場合に、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報に基づき、前記一の画素に対して、前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために複数回に渡り前記所定の駆動電圧の印加を行う動作である書き込み動作が進行中か否かを判断する書き込み状態判断部とを備え、各フレームにおいて、前記書き換え判断部によって前記一の画素に対する書き込み指示が発生していると判断された場合、前記書き込み制御部は、前記書き込み状態判断部によって前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報を当該書き込み指示に応じて更新する一方、前記書き込み状態判断部によって前記一の画素に対する書き込み動作が進行中であると判断された場合には、前記複数の前記第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報の当該書き込み指示に応じた更新を行わないこと特徴とする。
本発明によれば、画素の単位で書き込み動作が進行中か否かを判断し、書き込みが終了した画素から随時新規の書き込み動作を開始していくことができるので、画像の書き換えに比較的時間がかかる表示装置の場合でも、画像表示の応答速度を向上させることが可能となる。
【０００８】
また、前記書き込み状態判断部は、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報のうちの前記一の画素に関する情報のいずれかが前記所定の駆動電圧の印加を要することを示す場合には、前記一の画素に対する書き込み動作が進行中であると判断する構成としてもよい。
この構成によれば、書き込み動作が進行中か否かを容易に判断することが可能となる。
【０００９】
また、入力された画像データが示す表示画像を前記表示装置が表示するために前記複数の画素の各々がとるべき表示状態を示す表示画像の画素データを第２の記憶領域に保存する表示画像データ更新部と、進行中の書き込み動作が完了した場合に前記複数の画素の各々がとる予定の表示状態を示す予定画像の画素データを第３の記憶領域に保存する予定画像データ更新部と、をさらに備え、前記書き換え判断部は、前記第２の記憶領域に保存されている前記表示画像の画素データが示す前記一の画素の表示状態と前記第３の記憶領域に保存されている前記予定画像の画素データが示す前記一の画素の表示状態とが異なる場合に、前記一の画素に対して書き込み指示が発生したと判断する構成としてもよい。
この構成によれば、新規の書き込みが必要か否かを用意に判断することができる。また、表示画像データと予定画像データが一致している限り、新規の書き込みが必要な画素として検出されることがないので、不要な書き込み動作を排除することができる。
【００１０】
また、前記複数の画素の各々に関し、前記第２の記憶領域に保存されている前記表示画像の画素データが示す当該画素の表示状態を示す値と前記第３の記憶領域に保存されている前記予定画像の画素データが示す当該画素の表示状態を示す値との差分を示す追加書き込み画像の画素データを算出し、前記追加書き込み画像の画素データを第４の記憶領域に保存させる追加書き込み情報算出部をさらに備え、前記書き込み制御部は、前記第４の記憶領域に保存された前記追加書き込み画像の画素データに基づいて、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報を更新する構成としてもよい。
この構成によれば、表示画像データに基づいて書き込みを行う画素データを簡易な処理で算出することができる。
【００１１】
また、前記複数の第１の記憶領域に保存されている前記書き込み情報の各々は、画素を前記第１の表示状態から前記第２の表示状態へ変化させるための書き込みを要することを示す第１の書き込み情報と、画素を前記第２の表示状態から前記第１の表示状態へ変化させるための書き込みを要することを示す第２の書き込み情報と、を含む構成としてもよい。
この構成によれば、簡易な処理で書き込み情報を得ることができる。
【００１２】
また、上記目的を達成するために本発明に係る表示装置は、互いに対向する１対の電極間に配置され、フレーム毎に１回ずつ行われる所定の駆動電圧の印加を所定数の複数のフレームに渡り受けることで第１の表示状態から第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化する画素を複数備える表示部と、画素を前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために要する前記所定の駆動電圧の印加の回数と同じ数の第１の記憶領域であって、各々が異なるフレームに対応する複数の第１の記憶領域の各々に、前記複数の画素の各々に関し当該画素に対する前記所定の駆動電圧の印加の要否を示す情報を書き込み情報として保存し、各フレームにおいて当該フレームに対応する前記第１の記憶領域に保存されている前記書き込み情報に従い前記複数の画素に対する前記所定の駆動電圧の印加を制御するとともに当該制御に用いた前記書き込み情報を当該制御に応じて更新する書き込み制御部と、各フレームにおいて、前記複数の画素のうち一の画素に対して前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態への変化の指示である書き込み指示が発生したか否かを判断する書き換え判断部と、各フレームにおいて、前記書き換え判断部によって前記一の画素に対して書き込み指示が発生したと判断された場合に、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報に基づき、前記一の画素に対して、前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために複数回に渡り前記所定の駆動電圧の印加を行う動作である書き込み動作が進行中か否かを判断する書き込み状態判断部とを備え、各フレームにおいて、前記書き換え判断部によって前記一の画素に対する書き込み指示が発生していると判断された場合、前記書き込み制御部は、前記書き込み状態判断部によって前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報を当該書き込み指示に応じて更新する一方、前記書き込み状態判断部によって前記一の画素に対する書き込み動作が進行中であると判断された場合には、前記複数の前記第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報の当該書き込み指示に応じた更新を行わないことを特徴とする。
本発明によれば、画素の単位で書き込み動作が進行中か否かを判断し、書き込みが終了した画素から随時新規の書き込み動作を開始していくことができるので、画像の書き換えに比較的時間がかかる表示装置の場合でも、画像表示の応答速度を向上させることが可能となる。
【００１３】
また、前記書き込み状態判断部は、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報のいずれかが前記所定の駆動電圧の印加を要することを示す場合には、前記一の画素に対する書き込み動作が進行中であると判断する構成としてもよい。
この構成によれば、書き込み動作が進行中か否かを容易に判断することが可能となる。
【００１４】
また、入力された画像データが示す表示画像を表示するために前記複数の画素の各々がとるべき表示状態を示す表示画像の画素データを第２の記憶領域に保存する表示画像データ更新部と、進行中の書き込み動作が完了した場合に前記複数の画素の各々がとる予定の表示状態を示す予定画像の画素データを第３の記憶領域に保存する予定画像データ更新部と、をさらに備え、前記書き換え判断部は、前記第２の記憶領域に保存されている前記表示画像の画素データが示す前記一の画素の表示状態と前記第３の記憶領域に保存されている前記予定画像の画素データが示す前記一の画素の表示状態とが異なる場合に、前記一の画素に対して書き込み指示が発生したと判断する構成としてもよい。
この構成によれば、新規の書き込みが必要か否かを用意に判断することができる。また、表示画像データと予定画像データが一致している限り、新規の書き込みが必要な画素として検出されることがないので、不要な書き込み動作を排除することができる。
【００１５】
また、前記複数の画素の各々に関し、前記第２の記憶領域に保存されている前記表示画像の画素データが示す当該画素の表示状態を示す値と前記第３の記憶領域に保存されている前記予定画像の画素データが示す当該画素の表示状態を示す値との差分を示す追加書き込み画像の画素データを算出し、前記追加書き込み画像の画素データを第４の記憶領域に保存させる追加書き込み情報算出部をさらに備え、前記書き込み制御部は、前記第４の記憶領域に保存された前記追加書き込み画像の画素データに基づいて、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報を更新する構成としてもよい。
この構成によれば、表示画像データに基づいて書き込みを行う画素データを簡易な処理
で算出することができる。
【００１６】
また、前記複数の第１の記憶領域に保存されている前記書き込み情報の各々は、画素を前記第１の表示状態から前記第２の表示状態へ変化させるための書き込みを要することを示す第１の書き込み情報と、画素を前記第２の表示状態から前記第１の表示状態へ変化させるための書き込みを要することを示す第２の書き込み情報と、を含む構成としてもよい。
この構成によれば、簡易な処理で書き込み情報を得ることができる。
【００１７】
また、前記表示部は、メモリ性を有する表示素子を備えるものとすることができる。表示素子は、例えば電気泳動素子である。
【００１８】
また、本発明に係る表示装置の制御方法は、互いに対向する１対の電極間に配置され、フレーム毎に１回ずつ行われる所定の駆動電圧の印加を所定数の複数のフレームに渡り受けることで第１の表示状態から第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化する画素を複数備える表示装置の制御方法であって、画素を前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために要する前記所定の駆動電圧の印加の回数と同じ数の第１の記憶領域であって、各々が異なるフレームに対応する複数の第１の記憶領域の各々に、前記複数の画素の各々に関し当該画素に対する前記所定の駆動電圧の印加の要否を示す情報を書き込み情報として保存し、各フレームにおいて当該フレームに対応する前記第１の記憶領域に保存されている前記書き込み情報に従い前記複数の画素に対する前記所定の駆動電圧の印加を制御するとともに当該制御に用いた前記書き込み情報を当該制御に応じて更新する書き込み制御工程と、各フレームにおいて、前記複数の画素のうち一の画素に対して前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態への変化の指示である書き込み指示が発生したか否かを判断する書き換え判断工程と、各フレームにおいて、前記書き換え判断工程において前記一の画素に対して書き込み指示が発生したと判断された場合に、前記複数の第１の記憶領域の各々に保存されている前記書き込み情報に基づき、前記一の画素に対して、前記第１の表示状態から前記第２の表示状態へ、もしくは前記第２の表示状態から前記第１の表示状態へ変化させるために複数回に渡り前記所定の駆動電圧の印加を行う動作である書き込み動作が進行中か否かを判断する書き込み状態判断工程とを備え、各フレームにおいて、前記書き換え判断工程において前記一の画素に対する書き込み指示が発生していると判断された場合、前記書き込み状態判断工程において前記一の画素に対する書き込み動作が進行中ではないと判断された場合には、前記書き込み制御工程において前記複数の第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報を当該書き込み指示に応じて更新する一方、前記書き込み状態判断工程において前記一の画素に対する書き込み動作が進行中であると判断された場合には、前記書き込み制御工程において前記複数の前記第１の記憶領域の各々に保存されている前記書き込み情報のうち前記一の画素に関する情報の当該書き込み指示に応じた更新を行わないことを特徴とする。
これにより、画素の単位で書き込み動作が進行中か否かを判断し、書き込みが終了した画素から随時新規の書き込み動作を開始していくことができるので、画像の書き換えに比較的時間がかかる表示装置の場合でも、画像表示の応答速度を向上させることが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態による電気泳動表示装置１００の構成を示すブロック図である。
【図２】表示部１の断面を示す図である。
【図３】表示部１の回路構成を概略的に説明する図である。
【図４】各画素駆動回路の構成を説明する図である。
【図５】コントローラー２の詳細な構成を示すブロック図である。
【図６】電気泳動表示装置１００の概略動作を説明するフローチャートである。
【図７】電気泳動表示装置１００の動作を説明する図である。
【図８】電気泳動表示装置１００の動作を説明する図である。
【図９】電気泳動表示装置１００の動作を説明する図である。
【図１０】電気泳動表示装置１００の動作を説明する図である。
【図１１】電気泳動表示装置１００の動作を説明する図である。
【図１２】電気泳動表示装置１００の動作を説明する図である。
【図１３】電気泳動表示装置１００の動作を説明する図である。
【図１４】電気泳動表示装置１００の動作を説明する図である。
【図１５】電気泳動表示装置１００の動作を説明する図である。
【図１６】（A）〜（C）は本発明の表示装置の適用例を説明する図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について説明する。
図１は、本実施形態による電気泳動表示装置（表示装置）１００の構成を示すブロック図である。
図１に示すように、電気泳動表示装置１００は、表示部１、コントローラー（制御装置）２、ＣＰＵ（Central Processing Unit）（表示画像データ更新部）３、ＶＲＡＭ（Video RAM）（第２の記憶領域）４、ＲＡＭ（Random Access Memory）（第１の記憶領域、第３の記憶領域、第４の記憶領域）５を備えている。
【００２１】
表示部１は、メモリー性を有する表示素子を有しており、書き込みを行わない状態においても表示状態が維持される表示デバイスである。本実施形態では、表示部１は、メモリー性を有する表示素子として電気泳動素子を備える、電気泳動方式による画像表示デバイスであり、複数の走査線と、複数のデータ線と、複数の画素とを含む。各々の画素の表示状態を例えば黒（第１の表示状態）から白（第２の表示状態）へ変化させる場合、各画素に対して複数回（本実施形態では４回）の駆動電圧の印加動作が必要とされる。白（第１の表示状態）から黒（第２の表示状態）へ変化させる場合も同様に、各画素に対して複数回（本実施形態では４回）の駆動電圧の印加動作が必要とされる。コントローラー２は、表示部１に表示させる画像を示す画像信号やその他各種信号（クロック信号等）を出力することによって表示部１を制御する。ＣＰＵ３は、電気泳動表示装置１００の動作を制御するプロセッサーであり、特に、表示部１に表示させる画像データをＶＲＡＭ４に記憶させる。ＶＲＡＭ（第２の記憶領域）４は、フレームバッファーであり、ＣＰＵ３の制御に基づいて、表示部１に表示する画像データを記憶する。ここで画像データとは、表示部１における、全ての画素の集合からなる画像を表すデータを指す。また、後述する各記憶領域においても、便宜上、一の画素に対応するデータではなく、画素全ての集合に対応するデータに対して、画像データという呼称を用いる。
【００２２】
ＲＡＭ５は、書き込み情報記憶領域（第１の記憶領域）６、予定画像データ記憶領域（第３の記憶領域）７及び追加書き込み情報記憶領域（第４の記憶領域）８を含む。書き込み情報記憶領域６は、各々の画素の表示状態を変化させるのに必要な駆動電圧の印加回数と同じ数だけ用意されており、ＶＲＡＭ４に記憶されている画像データに基づいて行われる書き込みの内容を記憶する。コントローラー２は、各々の書き込み情報記憶領域６を順番に参照し、参照した書き込み情報記憶領域６に記憶されている内容に基づき、表示部１の各画素に対する駆動電圧の印加を行う。予定画像データ記憶領域７には、書き込み情報記憶領域６に記憶された内容に基づいて各々の画素に対して行われる書き込みが完了したときに表示部１に表示される予定の画像データ（予定画像データという）が記憶される。追加書き込み情報記憶領域８には、ＶＲＡＭ４に記憶されている画像データと予定画像データ記憶領域７に記憶されている画像データとの差分から、コントローラー２によって算出される画像データであって、この差分が算出された以後に追加で書き込みが行われる画像データが記憶される。なお以降の説明では、画素毎あるいは画素に対応する記憶領域毎に、各記憶領域に記憶されているデータの事を、画素データと呼ぶ。
【００２３】
表示部１の詳しい構成について、図２〜４を用いて説明する。
図２は、表示部１の断面を示す図である。図に示されるように、表示部１は、大別して第１基板１０、電気泳動層２０、第２基板３０によって構成される。第１基板１０は、電気回路を形成する絶縁性下地基板としての可撓性基板１１上に薄膜半導体回路層１２が形成されたものである。可撓性基板１１は、例えばポリカーボネート基板である。この可撓性基板１１上に、接着層１１ａを介して薄膜半導体回路層１２が積層されている。可撓性基板１１の材料としては、軽量性、可撓性、弾性などに優れた樹脂材料を用いることができる。なお、可撓性基板１１に代えて、可撓性をもたないガラス基板等を用いてもよい。この場合は、基板上に接着層を介さず直接薄膜半導体回路層１２が形成される。
【００２４】
薄膜半導体回路層１２は、行方向及び列方向にそれぞれ複数配列された配線群、画素電極群、画素駆動回路、接続端子、駆動画素を選択する行デコーダー５１及び列デコーダー（図示せず）、等を含んで構成されている。画素駆動回路は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等の回路素子を含んで構成されている。画素電極群は、マトリクス状に配列された複数の画素電極１３ａを含んでおり、画像表示領域を形成する。薄膜半導体回路層１２には、各画素電極１３ａに個別の駆動電圧が印加できるようなアクティブマトリクス回路が形成されている。接続電極１４は、第２基板３０の透明電極層３２と第１基板１０の回路配線とを電気的に接続するためのものであり、薄膜半導体回路層１２の外周部に形成されている。
【００２５】
電気泳動層２０は、画素電極１３ａ上及びその外周領域に渡って形成されている。電気泳動層２０は、バインダー２２によって固定された多数のマイクロカプセル２１を含んで構成されている。マイクロカプセル２１内には電気泳動分散媒、電気泳動粒子が含まれている。バインダー２２によって固定されたマイクロカプセル２１と、画素電極１３ａとの間に、さらに接着層が設けられていてもよい。電気泳動粒子は印加電圧に応じて電気泳動分散媒中を移動する性質を有し、１種類以上（ここでは２種類）の電気泳動粒子が使用される。電気泳動層２０は、上述のマイクロカプセル２１をバインダー２２中に所望の誘電率調節剤とともに混合し、得られた樹脂組成物の基材上に公知のコーティング法を用いて形成することができる。
【００２６】
ここで、電気泳動分散媒としては、例えば、水、メタノール等のアルコール系溶媒の他、各種エステル類や種々の油類等の単独又はこれらの混合物に界面活性剤等を配合したものを用いることができる。電気泳動粒子は、前述したように、電気泳動分散媒中で電位差による電気泳動を行って所望の電極側に移動する性質を有する粒子（高分子あるいはコロイド）である。電気泳動粒子には、例えば、アニリンブラックやカーボンブラック等の黒色顔料、二酸化チタンや酸化アルミニウム等の白色顔料の他、黄色顔料、赤色顔料、青色顔料等を用いることができる。これらの粒子は単独で使用しても良いし、二種類以上を共に用いても良い。本実施形態では、電気泳動粒子として、正電荷を有する黒色粒子と、負電荷を有する白色粒子とを用いている。もちろん、負電荷を有する黒色粒子と、正電荷を有する白色粒子とを用いることもできる。
【００２７】
マイクロカプセル２１を構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。バインダー２２としては、マイクロカプセル２１と親和性が良好で電極との密着性に優れ、かつ絶縁性を有するものであれば、特に制限はない。
【００２８】
第２基板３０は、下面に透明電極層３２が形成された薄膜フイルム３１からなり、電気泳動層２０上を覆うように形成されている。透明電極層３２は、複数の画素電極１３ａに対向する共通電極である。薄膜フイルム３１は、電気泳動層２０の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレート（ＰＥＴ：Polyethylene terephthalate）フイルムを用いて構成される。薄膜フイルム３１は、絶縁性の透明材により形成される。透明電極層３２は、例えば、錫がドープされた酸化インジウム膜（ＩＴＯ：Indium Tin Oxide膜）などの透明導電膜を用いて構成されている。第１基板１０の回路配線と第２基板３０の透明電極層３２とは、電気泳動層２０の形成領域の外側にて接続されている。具体的には、透明電極層３２と薄膜半導体回路層１２の接続電極１４とが導電性接続体２３を介して接続される。
【００２９】
図３は、表示部１の回路構成を概略的に説明する図である。
コントローラー２は、表示領域５５に表示させる画像を示す画像信号、画像書き換え時のリセットを行うためのリセットデータ、その他各種信号（クロック信号等）を生成し、走査線駆動回路５３又はデータ線駆動回路５４へ出力する。表示領域５５は、Ｘ方向に沿って平行に配列された複数本のデータ線と、Y方向に沿って平行に配列された複数本の走査線と、これらのデータ線と走査線の各交点に配置される画素駆動回路とを備えている。
【００３０】
図４は、各画素駆動回路の構成を説明する図である。画素駆動回路では、トランジスタ６１のゲートが走査線６４に接続され、ソースがデータ線６５に接続され、ドレインが画素電極１３ａに接続されている。保持容量６３は、電気泳動素子と並列に接続されている。データ線６５は、各画素駆動回路に含まれる画素電極１３ａと透明電極層３２に駆動電圧を印加することで、電気泳動層２０の電気泳動粒子を泳動させる。そしてこの結果として、表示部１に画像が表示される。
【００３１】
走査線駆動回路５３は、表示領域５５の各走査線と接続されており、これらの走査線のいずれかを選択して、当該選択した走査線に所定の走査線信号Ｙ１、Ｙ２…Ｙｍを供給する。この走査線信号Ｙ１、Ｙ２…Ｙｍは、アクティブ期間（Ｈレベル期間）が順次シフトする信号となっており、各走査線に出力されることにより、各走査線に接続された画素駆動回路が順次オン状態とされる。データ線駆動回路５４は、表示領域５５の各データ線と接続されており、走査線駆動回路５３によって選択された各画素駆動回路に対してデータ信号Ｘ１、Ｘ２…Ｘｎを供給する。選択状態となっている走査線６４に接続された画素には、データ線６５からトランジスタ６１を介してデータ信号が供給される。画素に含まれる保持容量６３には、画素に供給されたデータ信号に応じて電荷が蓄積され、画素電極１３ａの電位は、当該電荷に応じた電位となる。この画素電極１３ａの電位と、透明電極層３２の電位との電位差（電圧）に応じて電気泳動粒子が両電極間を移動し、画素の表示状態が例えば黒から白、白から黒へと変化する。より詳しくは、本実施形態では、電気泳動粒子として、正電荷を有する黒色粒子と負電荷を有する白色粒子とが用いられているため、画素電極１３ａの電位が透明電極層３２の電位より高い場合には、黒色粒子が透明電極層３２側へ移動し、白色粒子が画素電極１３ａ側へ移動する。また、画素電極１３ａの電位が透明電極層３２の電位より低い場合には、黒色粒子が画素電極１３ａ側へ移動し、白色粒子が透明電極層３２側へ移動する。走査線駆動回路５３が、各走査線６４を１回ずつ選択する期間を「フレーム期間」と呼ぶ（又は単に「フレーム」とも呼ぶ）。したがって、各走査線６４は、１フレームに１回ずつ選択され、各画素には、１フレームに１回ずつデータ信号が供給される。
【００３２】
また、各画素の表示状態を白から黒又は黒から白へ変化させる際には、コントローラー２は、１フレームだけで画素駆動回路を駆動して表示状態を変化させるのではなく、複数フレーム（本実施形態では４フレーム）に渡って画素駆動回路を駆動して表示状態を変化させる。これは、表示状態を白から黒へ変化させるに際し、１フレームだけ電気泳動粒子に電位差を与えても黒の電気泳動粒子が完全には表示側に移動しきらず、表示状態が完全な黒とはならないためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素の表示状態を白から黒へ変化させる場合、画素に黒を表示させるためのデータ信号が複数フレームに渡って画素駆動回路へ供給され、画素の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って供給される。
【００３３】
図５は、コントローラー２の機能的な構成を示すブロック図である。図５に示すように、コントローラー２は、書き込み状態判断部２０２、書き換え判断部２０１、追加書き込み情報算出部２０３、書き込み制御部２０４、予定画像データ更新部２０５、及び処理対象判定部２０６を備えている。書き込み状態判断部２０２、書き換え判断部２０１、追加書き込み情報算出部２０３、書き込み制御部２０４、予定画像データ更新部２０５、及び処理対象判定部２０６は、コントローラー２のプロセッサーにおいてプログラムが実行されることにより実現される機能ブロックに対応する。
【００３４】
書き換え判断部２０１は、一の画素に対して新規の書き込み指示が発生したか否かを判断する。詳しくは、書き換え判断部２０１は、一の画素について、ＶＲＡＭ４に記憶されている表示画像の画素データと、予定画像データ記憶領域７に記憶されている予定画像の画素データとを比較する。そして書き換え判断部２０１は、比較の結果から予定画像データ記憶領域７を更新する必要があるか否か、また、画素に対して新規の書き込みが発生するか否かを判断する（書き換え判断工程）。ここで、ＶＲＡＭ４に記憶されている表示画像の画素データが最新の情報であるから、表示画像の画素データと予定画像の画素データとが一致しないという場合は、それまでの予定画像とは異なる内容の画像の表示が指示されたことを意味する。つまり、表示画像の画素データと予定画像の画素データとが一致しない場合は、画素に対して新規の書き込み指示が発生している状態、換言すれば画素に対して新規の書き込みが発生する状態であり、そのため、予定画像データ記憶領域７の内容も更新する必要があるということになる。
【００３５】
書き込み状態判断部２０２は、一の画素について、書き込み情報記憶領域６に記憶されている書き込みの内容を参照し、書き込み動作が進行中か否か判断する（書き込み状態判断工程）。追加書き込み情報算出部２０３は、書き換え判断工程において予定画像データ記憶領域７を更新する必要があると判断された場合、ＶＲＡＭ４に記憶されている表示画像の画素データと、予定画像データ記憶領域７に記憶されている予定画像の画素データとの差分を算出し、この算出した差分に基づく画素データを、追加書き込み情報記憶領域８に記憶させる（追加書き込み情報算出工程）。
【００３６】
書き込み制御部２０４は、書き込み状態判断部２０２の判断結果に基づいて、書き込み動作の開始、進行中の書き込み動作の継続、及び画素が駆動電圧の印加対象であることを示す情報を登録する処理を制御する（書き込み制御工程）。予定画像データ更新部２０５は、予定画像データ記憶領域７に記憶されている予定画像データを、書き込み情報記憶領域６に記憶されている書き込みの内容に従って書き込み制御部２０４が書き込みを全て終えた場合の画像データで更新する（予定画像データ更新工程）。処理対象判定部２０６は、複数の書き込み情報記憶領域６のうち、各々の駆動電圧の印加時期においてどの記憶領域を参照すればよいかを判定する。
【００３７】
次に、書き込み情報記憶領域６について詳細を説明する。
書き込み情報記憶領域６は、４つ用意されており、この数は、画素の表示状態を黒から白、又は白から黒へ変化させるのに必要な駆動電圧の印加回数に相当する。４つの書き込み情報記憶領域６の各々には、各画素が駆動電圧の印加対象であるか否かを識別するフラグ情報が記憶されている。例えば、駆動電圧の印加対象である場合は、フラグ情報がＯＮ（第１のデータ）であり、駆動電圧の印加対象でない場合は、フラグ情報がＯＦＦ（第２のデータ）である。さらに、書き込み情報記憶領域６において、このフラグ情報に、各画素の表示状態を黒から白へ変化させるための駆動電圧の印加であるか、及び、各画素の表示状態を白から黒へ変化させるための駆動電圧の印加であるか、という情報が対応付けられて記憶されている。一の画素が駆動電圧の印加対象である場合には、その画素に対する書き込み動作が進行中であることを意味し、一の画素が駆動電圧の印加対象でない場合には、その画素に対する書き込み動作が進行中でないことを意味している。よって、この書き込み情報記憶領域６には、各画素の表示状態を変化させるための書き込み動作が進行中か否かを示す書き込み情報が記憶されていることになる。以下では、画素が駆動電圧の印加対象であるか否かを識別するフラグ情報と、その駆動電圧の印加が画素の表示状態を黒から白へ変化させるためであることを意味する情報とを合わせて、第１の書き込み情報という。また、画素が駆動電圧の印加対象であるか否かを識別するフラグ情報と、その駆動電圧の印加が画素の表示状態を白から黒へ変化させるためであることを意味する情報とを合わせて、第２の書き込み情報という。そして、これらの第１の書き込み情報及び第２の書き込み情報を総称して、書き込み情報と呼ぶ。本実施形態においては、第１の色を黒とし、第２の色を白としているが、色の種類はこれに限ったものではない。本実施形態では、電気泳動粒子として、正電荷を有する黒色粒子と負電荷を有する白色粒子とが用いられているため、第１の書き込み情報に基づく書き込みは、画素電極１３ａに対して、透明電極層３２の電位より低い電位を与えることにより行われる。また、第２の書き込み情報に基づく書き込みは、画素電極１３ａに対して、透明電極層３２の電位より高い電位を与えることにより行われる。
【００３８】
ここで、書き込み情報記憶領域６が、画素の表示状態を変化させるのに必要な駆動電圧の印加回数と同じ数だけ用意されている理由は、以下のとおりである。
画素の表示状態を例えば白から黒へ変化させるための書き込み動作は、その画素に対し黒を表示するためのデータ信号を４回供給する動作（つまり、その画素に駆動電圧を４回印加する動作）を含む。すなわち、画素の表示状態を例えば白から黒へ変化させるための書き込み動作は、４つのフレーム期間を含んでいる。この４つのフレーム期間の各々に対応して、書き込み情報記憶領域６が用意されている。書き込み制御部２０４は、データ信号の供給時期（画素への駆動電圧の印加時期）のたびに、各々の書き込み情報記憶領域６を順番に参照していき、参照した書き込み情報記憶領域６に記憶されている内容に基づき、各画素に対するデータ信号の供給を行う。具体的には、４つの書き込み情報記憶領域６のうち、最初のフレーム期間にて参照すべき書き込み情報記憶領域６において、或る画素のフラグ情報がＯＮであり、かつ、その画素の表示状態を白から黒へ変化させる場合には、書き込み制御部２０４は、その画素に対して黒を表示するためのデータ信号を供給する。そして、その次のフレーム期間にて参照すべき書き込み情報記憶領域６において、上記の或る画素のフラグ情報がＯＮであり、かつ、その画素の表示状態を白から黒へ変化させる場合には、書き込み制御部２０４は、その画素に対して黒を表示するためのデータ信号を再度供給する。このようにして、４つのフレーム期間に対応する４つの書き込み情報記憶領域６に対する参照が終わると、参照対象は、再び、最初の書き込み情報記憶領域６となる。このように、１つの書き込み情報記憶領域６は、前述した１つのフレーム期間に対応している。
【００３９】
次に、電気泳動表示装置１００の概略動作について図６のフローチャートを用いて説明する。
ＣＰＵ３は、表示部１に表示させる表示画像データをＶＲＡＭ４に記憶させる（ステップＳ１：表示画像データ更新工程）。このステップＳ１におけるＣＰＵ３が行う処理は、コントローラー２が行う処理とは非同期かつランダムに発生する。ステップＳ２において書き換え判断部２０１は、一の画素について、ＶＲＡＭ４に記憶されている表示画像の画素データと予定画像データ記憶領域７に記憶されている予定画像の画素データとを比較する（書き換え判断工程）。両者が同一である場合には（ステップＳ２；ＹＥＳ）、書き込み制御部２０４が、書き込み情報記憶領域６に記憶された書き込み内容に基づいて書き込み動作を開始し（ステップＳ８：書き込み制御工程）、ステップＳ９へ進む。一方、両者が異なる場合には（ステップＳ２；ＮＯ）、書き込み状態判断部２０２は、参照対象である書き込み情報記憶領域６に記憶されている第１及び第２の書き込み情報を参照し、該当する画素データにおいて書き込み動作が進行中か否かを判断する（ステップＳ３：書き込み状態判断工程）。書き込み動作が進行中であれば（ステップＳ３；Ｙｅｓ）、書き込み制御部２０４は進行中の書き込み動作を継続し（ステップＳ４：書き込み制御工程）、ステップＳ９に進む。
【００４０】
一方、該当する画素データにおいて書き込み動作が進行中でなければ（ステップＳ３；Ｎｏ）、追加書き込み情報算出部２０３が、ＶＲＡＭ４に記憶されている表示画像の画素データと予定画像データ記憶領域７に記憶されている予定画像の画素データとの差分を算出し、この差分に基づく画素データを追加書き込み情報記憶領域８に記憶させる（ステップＳ５：追加書き込み情報算出工程）。ステップＳ５の後、書き込み制御部２０４は、追加書き込み情報記憶領域８に記憶された画素データに基づいて、書き込み情報記憶領域６において対象の画素に対する書き込み情報を登録する（ステップＳ６：書き込み制御工程）。次に、予定画像データ更新部２０５が、予定画像データ記憶領域７に保存されている予定画像データを、書き込み情報記憶領域６に記憶されている書き込みの内容に従って、書き込み制御部２０４が書き込みを全て終えた場合の予定画像の画素データで更新する（ステップＳ７：予定画像データ更新工程）。そして、書き込み制御部２０４が、書き込み情報記憶領域６に記憶された書き込みの内容に基づいて書き込み動作を開始し（ステップＳ８：書き込み制御工程）、その後ステップＳ９に進む。
【００４１】
ステップＳ９で、処理対象判定部２０６は、現時点で参照対象の書き込み情報記憶領域６において、駆動電圧の印加対象である画素がさらに存在するかを判断する（ステップＳ９）。現時点で処理対象のフレームにおいて、駆動電圧の印加対象である画素がさらに存在する場合（ステップＳ９；Ｙｅｓ）、処理対象判定部２０６は、同一の書き込み情報記憶領域６において処理対象の画素を次の画素に進めて（ステップＳ１０）、ステップＳ２の処理に戻る。一方、現時点で参照対象の書き込み情報記憶領域６において、駆動電圧の印加対象である画素データが存在しない場合（ステップＳ９；Ｎｏ）、処理対象判定部２０６は、現在の書き込み情報記憶領域６に従った画像信号等を表示部１に送信し（ステップＳ１１）、参照対象の書き込み情報記憶領域６を次の書き込み情報記憶領域６に進める（ステップＳ１２）。
【００４２】
次に、図７〜図１５を参照して、電気泳動表示装置１００の動作について具体例を用いて説明する。図７〜図１５において、表示画像Ａは、表示部１に現時点で実際に表示されている画像の状態を示している。Ｐｉｊ（ｉは行番号、ｊは列番号を表す。）は一画素を示している。各画素Ｐｉｊにおいては、０（黒）から４（白）の５段階で表される階調が、数字を用いて表現されている。
【００４３】
前述したように、本実施形態では、白から黒又は黒から白への変化に４フレームを必要とする。従って、書き込み情報記憶領域６は、各フレームに対応した計４つの書き込み情報記憶領域６Ａ〜６Ｄからなる。書き込み情報記憶領域６Ａ〜６Ｄに付された番号(1)、(2)、(3)、(4)は、参照される順番を表す。ＶＲＡＭ４、及び予定画像データ記憶領域７には、表示部１の画素Ｐｉｊに対応する画素データが記憶される記憶領域Ｍｉｊが設けられている。ＶＲＡＭ４の記憶領域Ｍｉｊに記憶されている画素データには、表示画像の各画素の階調が含まれている。また、予定画像データ記憶領域７の記憶領域Ｍｉｊに記憶されている画素データには、予定画像の各画素の階調が含まれている。書き込み情報記憶領域６Ａ〜６Ｄには、表示部１の画素Ｐｉｊに対応する前述の書き込み情報が記憶される記憶領域Ｍｉｊが設けられている。
【００４４】
コントローラー２は、ＶＲＡＭ４に記憶された画像データに基づき、表示状態を変化させるべき画素について、書き込み情報記憶領域６Ａ、書き込み情報記憶領域６Ｂ、書き込み情報記憶領域６Ｃ，書き込み情報記憶領域６Ｄという順で、その記憶領域Ｍｉｊに書き込み情報として「１」を記憶させる。書き込み情報記憶領域６Ｄに記憶された書き込み情報に基づき表示部１の画素Ｐｉｊに対する書き込みがなされると、先頭に戻って、書き込み情報記憶領域６Ａが書き込み情報の記録エリアとなる。図に示した「１」は、駆動電圧の印加対象であることを意味するフラグ情報「ＯＮ」のことである（図８〜図１５において同じ）。図７の例では、画素Ｐｉｊ（ｉｊ＝１１，１２，２１，２２）は白から黒へ書き換えるため、書き込み情報記憶領域６Ａ〜６Ｄの記憶領域Ｍｉｊ（ｉｊ＝１１，１２，２１，２２）には、「１」が記憶されている。この場合、白から黒への書き換えであるため、記憶領域Ｍｉｊ（ｉｊ＝１１，１２，２１，２２）に記憶されている書き込み情報は、前述した第２の書き込み情報に相当する。
【００４５】
図８は、図７の状態から１フレーム分の書き込み動作が終了した状態を表している。図８では、図７における書き込み情報記憶領域６Ａの書き込み内容が、画素Pｉｊ（ｉｊ＝１１，１２，２１，２２）に反映された状態となっている。
【００４６】
図９は、図７の状態から２フレーム分の書き込み動作が終了した状態を表している。すなわち、図８における書き込み情報記憶領域６Ｂの書き込み内容が、画素Pｉｊ（ｉｊ＝１１，１２，２１，２２）に反映された状態を表している。このタイミングで、ＣＰＵ３によりＶＲＡＭ４に記憶された画像データが図９に示すように更新されており、ＶＲＡＭ４に記憶された画像データと予定画像データ記憶領域７に記憶された画像データとに差異が生じた状態となった場合を考える。
【００４７】
図９において、書き換え判断部２０１は、各画素Ｐｉｊについて、ＶＲＡＭ４の記憶領域Ｍｉｊの各々に記憶されている画素データと予定画像データ記憶領域７の記憶領域Ｍｉｊの各々に記憶されている画素データとを比較する。その結果、書き換え判断部２０１は、記憶領域Ｍｉｊ（ｉｊ＝１１，１２，３３，４３）については両者が異なると判断し、その他の記憶領域については同一と判断する（書き換え判断工程）。次に、書き込み状態判断部２０２が、各画素Ｐｉｊについて、書き込み情報記憶領域６Ａ〜６Ｄに記憶された記憶領域Ｍｉｊの各々における書き込み情報を参照する。その結果、書き込み状態判断部２０２は、画素Pｉｊ（ｉｊ＝１１，１２，２１，２２）については書き込み動作が進行中であり、その他の画素については書き込み動作が進行中ではない、と判断する（書き込み状態判断工程）。これにより、書き込み動作が進行中の画素Pｉｊ（ｉｊ＝１１，１２，２１，２２）については、書き込み制御部２０４によって現在進行中の書き込み動作が継続される（書き込み制御工程）。
【００４８】
次に、追加書き込み情報算出部２０３が、書き換え判断工程における上述の比較に基づいて、ＶＲＡＭ４の記憶領域Ｍｉｊの各々に記憶されている画素データと予定画像データ記憶領域７の記憶領域Ｍｉｊの各々に記憶されている画素データとの差分を算出し、この算出した差分に基づく画素データを、追加書き込み情報記憶領域８に記憶させる（追加書き込み情報算出工程）。
【００４９】
追加書き込み情報算出部２０３が、ＶＲＡＭ４の記憶領域Ｍｉｊの各々に記憶されている画素データと予定画像データ記憶領域７の記憶領域Ｍｉｊの各々に記憶されている画素データとを比較して、両者の差分を算出する方法としては、例えば以下のようなものがある。追加書き込み情報算出部２０３は、ＶＲＡＭ４に記憶された画像データと予定画像データ記憶領域７に記憶された画像データとにおける各々の画素データにおいて、黒を０として、また、白を１として認識する。そして追加書き込み情報算出部２０３は、以下の式（ａ）によって、両者の差分を算出する。
差分 ＝ＶＲＡＭ４に記憶された画像データ ＸＯＲ 予定画像データ記憶領域７に記憶された画像データ・・・（ａ）
図９に示すように、追加書き込み情報算出部２０３は、算出した差分の画素データを、追加書き込み情報記憶領域８に記憶させる。
【００５０】
書き込み制御部２０４は、追加書き込み情報記憶領域８が記憶する画像データに基づいて、書き込み情報記憶領域６の内容を更新する（書き込み制御工程）。具体的には、画素Pｉｊ（ｉｊ＝３３，４３）については、白から黒への書き換えが行われる必要があるため、書き込み制御部２０４は、書き込み情報記憶領域６Ａ〜６Ｄにおける記憶領域Mｉｊ（ｉｊ＝３３，４３）の各々に対し、第２の書き込み情報として、白から黒へ変化させる駆動電圧の印加対象であることを意味する情報を登録する。また、画素Ｐｉｊ（ｉｊ＝１１，２１）については、黒から白への書き換えが行われる必要があるが、書き込み状態判断部２０２によって画素Ｐｉｊ（ｉｊ＝１１，２１）は書き込み動作が進行中であると判断されているため、この時点では、書き込み情報記憶領域６において画素Ｐｉｊ（ｉｊ＝１１，２１）に該当する記憶領域Ｍｉｊ（ｉｊ＝１１，２１）が更新されることはない。
【００５１】
次に、予定画像データ更新部２０５が、予定画像データ記憶領域７の記憶領域Ｍｉｊを、書き込み情報記憶領域６に記憶されている書き込みの内容に従って書き込み制御部２０４が書き込みを全て終えた場合の画素データで更新する（予定画像データ更新工程）。こうした書き込み制御工程及び予定画像データ更新工程の結果、書き込み情報記憶領域６Ａ〜６Ｄ及び予定画像データ記憶領域７は、図１０に示す状態となる。
【００５２】
図１０において、書き込み制御部２０４は、更新後の書き込み情報記憶領域６Ｃの情報に従って、画素Pｉｊ（ｉｊ＝１１，１２，２１，２２）については進行中の書き込み動作を継続し、画素Pｉｊ（ｉｊ＝３３，４３）については新規の書き込み動作を開始する（書き込み制御工程）。このように、ＶＲＡＭ４に記憶されている画像データが、図８の状態から図９，１０の状態に書き換えられた場合に、図８のＶＲＡＭ４の画像データに基づく画素Pｉｊ（ｉｊ＝１１，１２，２１，２２）についての書き込み動作が継続中であっても、図９，１０のＶＲＡＭ４の画像データに基づく書き込みを一部の画素（画素Ｐｉｊ＝（３３，４３））において開始することができる。これにより、体感的な応答速度を向上させることができる。
【００５３】
図１１は、図１０の状態から２フレーム分の書き込み動作が終了した時点の状態を示している。図に示すように、画素Ｐｉｊ（ｉｊ＝１１，１２，２１，２２）については白から黒への書き込み動作が終了しており、画素Pｉｊ（ｉｊ＝３３，４３）については白から黒への書き込み動作が進行中である。また、図１１においては、書き込み制御部２０４が、追加書き込み情報記憶領域８が記憶する画素データに基づいて、書き込み情報記憶領域６を更新済みである。具体的には、画素Ｐｉｊ（ｉｊ＝１１，２１）について黒から白への書き込みが行われる必要があるため、書き込み制御部２０４は、書き込み情報記憶領域６Ａ〜６Ｄにおける記憶領域Mｉｊ（ｉｊ＝１１，２１）の各々に対して、第１の書き込み情報を登録する。
【００５４】
図１２は、図１１の状態から３フレーム分の書き込み動作が終了した時点の状態を示している。図に示すように、画素Pｉｊ（ｉｊ＝３３，４３）について書き込み動作が終了している。このタイミングで、ＣＰＵ３によりＶＲＡＭ４が図に示すように更新されており、ＶＲＡＭ４に記憶された画像データと予定画像データ記憶領域７に記憶された画像データとに差異が生じた状態となった場合を考える。
【００５５】
図１２において、書き込み状態判断部２０２は、各画素Ｐｉｊについて、書き込み情報記憶領域６Ａ〜６Ｄに記憶された記憶領域Ｍｉｊの各々における書き込み情報を参照する。その結果、画素Pｉｊ（ｉｊ＝１１，２１）については書き込み動作進行中、その他の画素については進行中ではないと判断される（書き込み状態判断工程）。これにより、書き込み動作が進行中の画素Pｉｊ（ｉｊ＝１１，２１）については、書き込み制御部２０４によって現在進行中の書き込み動作が継続される（書き込み制御工程）。
【００５６】
また、図１２において、書き換え判断部２０１は、各画素Ｐｉｊについて、ＶＲＡＭ４の記憶領域Ｍｉｊに記憶されている画素データと予定画像データ記憶領域７の記憶領域Ｍｉｊに記憶されている画素データとを比較する。その結果、書き換え判断部２０１は、画素Pｉｊ（ｉｊ＝１２，２１，３１）については両者が異なると判断し、その他の画素については同一と判断する（書き換え判断工程）。次に、書き込み状態判断部２０２が、各画素Ｐｉｊについて、書き込み情報記憶領域６Ａ〜６Ｄに記憶された記憶領域Ｍｉｊの各々における書き込み情報を参照する。その結果、書き込み状態判断部２０２は、画素Pｉｊ（ｉｊ＝１１，２１）については書き込み動作進行中、その他の画素については進行中ではないと判断する（書き込み状態判断工程）。次に、書き換え判断工程における上述した比較の結果に基づいて、追加書き込み情報算出部２０３は、ＶＲＡＭ４の記憶領域Ｍｉｊに記憶されている画像データと予定画像データ記憶領域７の記憶領域Ｍｉｊに記憶されている画像データとの差分を算出し、この算出した差分に基づく画像データを、追加書き込み情報記憶領域８に記憶させる。
【００５７】
書き込み制御部２０４は、追加書き込み情報記憶領域８が記憶する画像データに基づいて、書き込み情報記憶領域６を更新する（書き込み制御工程）。具体的には、画素Pｉｊ（ｉｊ＝１２）については、黒から白への書き換えが行われる必要があるため、書き込み制御部２０４は、書き込み情報記憶領域６Ａ〜６Ｄにおける記憶領域Mｉｊ（ｉｊ＝１２）の各々に対して、第１の書き込み情報を登録する。そして、画素Pｉｊ（ｉｊ＝３１）については、白から黒への書き換えが行われる必要があるため、書き込み制御部２０４は、書き込み情報記憶領域６Ａ〜６Ｄにおける記憶領域Mｉｊ（ｉｊ＝３１）の各々に対して、第２の書き込み情報を登録する。また、画素Ｐｉｊ（ｉｊ＝２１）については、白から黒への書き換えが行われる必要があるが、書き込み状態判断部２０２によって画素Ｐｉｊ（ｉｊ＝２１）は書き込み動作が進行中であると判断されているため、ここでは、書き込み情報記憶領域６において画素Ｐｉｊ（ｉｊ＝２１）に該当する記憶領域Ｍｉｊ（ｉｊ＝２１））が更新されることはない。
【００５８】
次に、予定画像データ更新部２０５が、予定画像データ記憶領域７の記憶領域Ｍｉｊを、書き込み情報記憶領域６に記憶されている書き込みの内容に従って書き込み制御部２０４が書き込みを全て終えた場合の画素データで更新する（予定画像データ更新工程）。この結果、書き込み情報記憶領域６Ａ〜６Ｄ及び予定画像データ記憶領域７は、図１３に示す状態となる。
【００５９】
図１３において、書き込み制御部２０４は、更新後の書き込み情報記憶領域６Ｄの情報に従って、画素Pｉｊ（ｉｊ＝１１，２１）については進行中の書き込み動作を継続し、画素Pｉｊ（ｉｊ＝１２，３１）については新規の書き込み動作を開始する（書き込み制御工程）。
【００６０】
図１４は、図１３の状態から１フレーム分の書き込み動作が終了した時点の状態を示している。図に示すように、画素Ｐｉｊ（ｉｊ＝１１，２１）については黒から白への書き込み動作が終了しており、画素Pｉｊ（ｉｊ＝１２）については黒から白への書き込み動作が進行中である。また、図１４においては、書き込み制御部２０４が、追加書き込み情報記憶領域８が記憶する画像データに基づいて、書き込み情報記憶領域６を更新済みである。具体的には、画素Ｐｉｊ（ｉｊ＝２１）について白から黒への書き込みが行われる必要があるため、書き込み制御部２０４は、書き込み情報記憶領域６Ａ〜６Ｄにおける記憶領域Mｉｊ（ｉｊ＝２１）の各々に対して、第２の書き込み情報を登録する（書き込み制御工程）。また、予定画像データ更新部２０５が、更新された書き込み情報記憶領域６の内容に基づいて、予定画像データ記憶領域７における予定画像データを、書き込み情報記憶領域６に記憶されている書き込みの内容に従って書き込み制御部２０４が書き込みを全て終えた場合の画素データで更新している（予定画像データ更新工程）。
【００６１】
図１５は、図１４の状態から４フレーム分の書き込み動作が終了した時点の状態を示している。図に示すように、全ての書き込み動作が終了しており、表示画像Ａにおける画像データは、ＶＲＡＭ４が記憶する画像データと同一のものとなっている。
【００６２】
以上のように、本実施形態によれば、画素の単位で書き込み動作が進行中か否かを判断し、書き込みが終了した画素から随時新規の書き込み動作を開始していくようにしたので、画像の書き換えに比較的時間がかかる電気泳動表示装置において、画像表示の体感的な応答速度を向上させることができる。
また、従来の複数の画素を含む部分領域の単位で書き込み動作を行う方式の場合、部分領域同士が一部で重なってしまうと、後から書き込み開始した部分領域については、先に書き込み開始した部分領域の書き込み動作が完了するまで駆動を待機しなければならないが、本実施形態によれば、後から書き込み開始した部分領域についても、先に書き込み開始した部分領域と重なっていない部分の画素についてはすぐに書き込み動作を開始することができる。すなわち、例えば複数の図形が重なるような表示でも、後から書き込みを開始した部分の少なくとも一部は、先の書き込みの終了を待たずに書き込みが開始されるため、体感的な応答速度を向上させることができる。
【００６３】
また、本実施形態によれば、ＣＰＵ３はＶＲＡＭ４に画像データを書き込むだけでよく、コントローラー２が表示部１の表示動作を制御するので、電気泳動表示装置用のアプリケーション開発者は、従来よりも効率よくアプリケーションを作成することができる。具体的には、従来の電気泳動表示装置用コントローラーのように書き込み領域の指定や描画開始命令を行うことなく、液晶やＣＲＴ（Cathode Ray Tube）等の一般的な表示装置と同様の手法でアプリケーションを作成する事ができる。
【００６４】
また、本実施形態によれば、各画素について新規の書き込みを開始する際、時間差によって差異が生じる期間が極力短くなるように、予定画像データ記憶領域７の内容をＶＲＡＭ４の内容と一致させるようにしたので、ＶＲＡＭ４と予定画像データ記憶領域７のデータが一致している限り、書き換え対象として検出されることがなく不要な書き込み動作を排除することができる。
【００６５】
また、進行中の書き込みがあるために新規書き込みの開始が後回しになった画素については、進行中の書き込み終了時点で改めてＶＲＡＭ４の画素データと比較されるため、常に最新のＶＲＡＭ４の状態を反映させることができる。
【００６６】
図１６は、本発明の表示装置の適用例を説明する斜視図である。
図１６（Ａ）は、電子ブックを示す斜視図である。この電子ブック１０００は、ブック形状のフレーム１００１と、このフレーム１００１に対して回動自在に設けられた（開閉可能な）カバー１００２と、操作部１００３と、本発明の表示装置によって構成された表示部１００４と、を備えている。
図１６（Ｂ）は、腕時計を示す斜視図である。この腕時計１１００は、本発明の表示装置によって構成された表示部１１０１を備えている。
図１６（Ｃ）は、電子ペーパーを示す斜視図である。この電子ペーパー１２００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部１２０１と、本発明の表示装置によって構成された表示部１２０２を備えている。
なお、本発明の表示装置の適用例はこれに限定されず、その他、パーソナルコンピュータ、ＰＤＡ、携帯電話機等、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。
【００６７】
以上の実施形態は次のように変形可能である。尚、以下の変形例は適宜組み合わせて実施しても良い。
＜変形例１＞
本実施形態では、コントローラー２は書き換え判断部２０１と予定画像データ更新部２０５を有しているが、書き換え判断部２０１と予定画像データ更新部２０５は、ＣＰＵ３の機能としてもよい。この場合は、コントローラー２はＶＲＡＭ４の内容を参照する必要がなくなる。
【００６８】
＜変形例２＞
また、本実施形態は、電気泳動粒子として、一方が正電荷、他方が負電荷を有する白黒２種類の電気泳動粒子を用いて白黒の表示を行う場合を想定しているが、白黒の表示のみならず、濃度の差による赤白や青黒など、２方向の濃度変化による表示に適用できる。
【００６９】
＜変形例３＞
また、表示部１の構成は図２〜４に示すものに限られない。例えば、電気泳動層は、多数のマイクロカプセルを含む構成に限られず、隔壁によって仕切られた空間に電気泳動分散媒と電気泳動粒子が含まれる構成であってもよい。
また、上記では表示装置として電気泳動方式による表示部１を備えた電気泳動表示装置１００を例に説明したが、表示部１の表示方式は電気泳動方式に限られない。表示部１の表示方式は、比較的低速な表示方式であって、表示完了までに複数フレームで電圧を印加する方法により制御されるものであればよく、例えば、コレステリック液晶、エレクトロクロミック、電子粉流体等を用いることもできる。
【００７０】
＜変形例４＞
また、本発明は、画素電極の電位のみを高電位と低電位に制御することにより、電気泳動流粒子を移動させる方式（両極駆動）の電気泳動表示装置にも、画素電極と共通電極の両方を高電位と低電位に制御する方式（片極駆動）の電気泳動表示装置にも適用できる。
【００７１】
＜変形例５＞
また、コントローラー２とＣＰＵ３は異なるデバイスに実装されていてもよいし、ＳｏＣ（ＳｙＳｔｅｍ−ＯＮ−ａ−Ｃｈｉｐ）のように、１つのチップ上に実装されていてもよい。
【００７２】
＜変形例６＞
書き込み情報記憶領域６において駆動電圧の印加対象である画素データが存在しなくなり、ＶＲＡＭ４の内容と予定画像データ記憶領域７の内容とが一致したとき、即ち当分電圧印加の必要がなくなったとき、外部からの新たな画像データが送られてくるまで、例えば省電力状態のような、別の状態に移行しても良い。
新規書き込みが行われるごとに（例えばＣＰＵ３によりＶＲＡＭ４の画像データが変更されるごとに）、フラグ情報がＯＮとなった画素が含まれる矩形領域の座標を記憶しておき、記憶した矩形領域に対応する書き込みが終了したときに、その後の新規書き込みによって新たに設定された矩形領域と重複しない部分だけフラグ情報をＯＦＦにリセットするようにしてもよい。ここで、矩形領域は、円形領域や楕円領域等、他の形状であってもよい。
片極駆動において、白書き込み用の電圧を規定回数印加した後に黒書き込み用の電圧を規定回数印加しても良いし、白黒の電圧を交互に規定回数だけ印加しても良い。また、白書き込み用の電圧の印加回数と黒書き込み用の電圧の印加回数の比率を変えても良い。
上記実施形態では、書き込み情報記憶領域６、予定画像データ記憶領域７を独立した異なる面として構成しているが（プレーナ方式）、書き込み情報記憶領域６、予定画像データ記憶領域７は、それぞれ別の面として扱わず、全てをひとまとめにした状態で１面を構成しても良い（パックトピクセル方式）。
【００７３】
＜変形例７＞
実施形態において、書き込み情報記憶領域６は、各々の画素の表示状態を変化させるのに必要な駆動電圧の印加回数と同じ数だけ用意されていたが、少なくとも駆動電圧の印加回数と同じ数があれば足り、これ以上の数であってもよい。例えば駆動電圧の印加回数が4回の場合に、書き込み情報記憶領域６の数が５であってもよい。このように書き込み情報記憶領域６が駆動電圧の印加回数よりも多い場合であっても、これら書き込み情報記憶領域６はいわゆるリングバッファーのように循環的に利用されるに過ぎないから、1回の書き込み工程において実質的に使用される書き込み情報記憶領域６の数は、駆動電圧の印加回数と同じ数となる。よって、画素の表示状態を第１の表示状態から第２の表示状態へ変化させるときの駆動電圧の印加回数と同じ数の書き込み情報記憶領域６のそれぞれに、当該一の画素が駆動電圧の印加対象であることを識別する書き込み情報を保存し、各々の書き込み情報記憶領域６を順番に参照してその書き込み情報記憶領域６に保存されている書き込み情報に基づき、一の画素に駆動電圧を複数回印加する、という原理においては、本変形例も実施形態と共通である。
【符号の説明】
【００７４】
１…表示部、２…コントローラー、３…ＣＰＵ、４…ＶＲＡＭ、５…ＲＡＭ、６Ａ，６Ｂ，６Ｃ，６Ｄ…書き込み情報記憶領域、７…予定画像データ記憶領域、８…追加書き込み情報記憶領域、１０…第１基板、１１…可撓性基板、１２…薄膜半導体回路層、１３ａ…画素電極、１４…接続電極、２０…電気泳動層、２１…マイクロカプセル、２２…バインダー、２３…導電性設俗体、３０…第２基板、３１…薄膜フイルム、３２…透明電極層、５１…行デコーダー、５３…走査線駆動回路、５４…データ線駆動回路、５５…表示領域、６１…トランジスタ、６３…保持容量、６４…走査線、６５…データ線、１００…電気泳動表示装置、２０１…書き換え判断部、２０２…書き込み状態判断部、２０３…追加書き込み情報算出部、２０４…書き込み制御部、２０５…予定画像データ更新部、２０６…処理対象判定部、１０００…電子ブック、１００１…フレーム、１００２…カバー、１００３…操作部、１００４…表示部、１１００…腕時計、１１０１…表示部、１２００…電子ペーパー、１２０１…本体部、１２０２…表示部、Ａ…表示画像、Ｍｉｊ…記憶領域、Ｐｉｊ…画素
【図１】
0005786292.tif 000002
【図２】
0005786292.tif 000003
【図３】
0005786292.tif 000004
【図４】
0005786292.tif 000005
【図５】
0005786292.tif 000006
【図６】
0005786292.tif 000007
【図７】
0005786292.tif 000008
【図８】
0005786292.tif 000009
【図９】
0005786292.tif 000010
【図１０】
0005786292.tif 000011
【図１１】
0005786292.tif 000012
【図１２】
0005786292.tif 000013
【図１３】
0005786292.tif 000014
【図１４】
0005786292.tif 000015
【図１５】
0005786292.tif 000016
【図１６】
0005786292.tif 000017