(57)【特許請求の範囲】
【請求項１】
半導体基板の表面に絶縁材料からなるエッチング停止層を形成する工程と、
前記エッチング停止層の上の貫通配線形成領域の周辺部に配置される第１配線を形成する工程と、
前記貫通配線形成領域内で前記第１配線に接続する第１貫通配線を、前記エッチング停止層を貫通して形成する工程と、
前記エッチング停止層の上の貫通配線形成領域の中央部に配置される第２配線を形成する工程と、
前記半導体基板の裏面より前記半導体基板を選択的にエッチングして前記貫通配線形成領域の前記前記エッチング停止層まで到達する基板貫通孔を形成する工程と、
前記基板貫通孔を形成した後、前記基板貫通孔の中央部に開口領域を備えて前記基板貫通孔の内周面全域に沿って配置され、前記第１貫通配線に接続したグランド線を形成する工程と、
前記基板貫通孔内で前記グランド線の内側側面を覆って絶縁層を形成する工程と
を少なくとも備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記グランド線を形成する前に前記第２配線に接続する第２貫通配線を前記エッチング停止層に形成する工程と、
前記グランド線が形成されている前記基板貫通孔を充填して前記絶縁層を形成した後で、前記貫通配線形成領域の中央部の前記絶縁層に前記グランド線に接触しない状態で前記第２貫通配線に到達するシグナル線用貫通孔を形成する工程と、
前記シグナル線用貫通孔内に前記第２貫通配線に接続するシグナル線を形成する工程と
を少なくとも備えることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記半導体基板の裏面側の前記第２配線に対向する箇所に第３配線を形成する工程を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に貫通する貫通配線を備える半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来より、ＩＣ（集積回路：Integrated circuit）およびＬＳＩ（大規模集積回路：Large scale integration）の高性能化は、回路素子のスケーリングによってもたらされてきたが、近年、これらの製造工程上の微細化限界が近づきつつある。これを受け、異種のＩＣ・ＬＳＩを、チップスケールもしくはウェハスケールで３次元的に集積して一体化し、小型にした状態で実装する技術が近年注目されている。チップを３次元集積する構成では、各々のチップに基板貫通孔（ヴィア）を形成して各層を接続する、３次元インターコネクション技術が重要となる。特に、ＩＣやＬＳＩに対して３次元方向のインターコネクションを形成するには、基板を貫通する基板貫通ヴィアの構造および製造技術が重要となる。
【０００３】
積層した各ＩＣ・ＬＳＩのチップ間を、基板貫通ヴィアによって高周波接続する場合、高周波信号が伝播するために必要な電磁界伝播モードを発生させる必要がある。例えば、非特許文献１に記載のFig.2.に示されている同軸ヴィア構造では、高周波信号が伝播する貫通ヴィアの側壁に金属層を形成することにより、電磁波伝播モードの制御を行いながら、基板側に漏洩する電磁界をシールドして損失を低減し、良好な高周波特性を得ている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】S. W. Ho et al. , "Development of Coaxial Shield Via in Silicon Carrier for High Frequency Application", 2006 Electronics Packaging Technology Conference, pp.825-830, 2006.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献１に示されたヴィア構造では、Fig.1.に示されているように、インタポーザ（配線インタコネクション用基板）の応用にとどまっている。このため、アクティブ素子が表面集積されたＩＣに、上記構造を形成することは、以下の２つの点で作製プロセス上不可能である。
【０００６】
まず、第１に、非特許文献１のFig.4.に示されている同軸ヴィア形成プロセスの工程（ｂ）において、基板の表面側よりヴィアを形成しているため、表面にアクティブデバイスが高密度集積されたＩＣに上記工程を適用すれば、アクティブデバイスに対し、相当なダメージが加わり、ＩＣ特性を大きく劣化させる。また、第２に、非特許文献１のFig.4.に示されている同軸ヴィア形成プロセスでは、工程（ｃ）の基板薄層化の後の工程（ｅ）において１層配線を形成している。このため、非特許文献１の技術では、高機能ＩＣ・ＬＳＩに必須である多層配線形成は、基板薄層化工程の後に形成しなければならず、極めて薄い基板のハンドリングが極めて困難である。
【０００７】
本発明は、以上のような問題点を解消するためになされたものであり、半導体基板に形成されている素子に対するダメージの発生を抑制し、より容易に多層配線が形成できる状態で、高周波接続するための配線が、半導体基板を貫通して形成できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置の製造方法は、半導体基板の表面に絶縁材料からなるエッチング停止層を形成する工程と、エッチング停止層の上の貫通配線形成領域の周辺部に配置される第１配線を形成する工程と、貫通配線形成領域内で第１配線に接続する第１貫通配線を、エッチング停止層を貫通して形成する工程と、エッチング停止層の上の貫通配線形成領域の中央部に配置される第２配線を形成する工程と、半導体基板の裏面より半導体基板を選択的にエッチングして貫通配線形成領域のエッチング停止層まで到達する基板貫通孔を形成する工程と、基板貫通孔を形成した後、基板貫通孔の中央部に開口領域を備えて基板貫通孔の内周面全域に沿って配置され、第１貫通配線に接続したグランド線を形成する工程と、基板貫通孔内でグランド線の内側側面を覆って絶縁層を形成する工程とを備える。
【０００９】
上記半導体装置の製造方法において、グランド線を形成する前に第２配線に接続する第２貫通配線をエッチング停止層に形成する工程と、グランド線が形成されている基板貫通孔を充填して絶縁層を形成した後で、貫通配線形成領域の中央部の絶縁層にグランド線に接触しない状態で第２貫通配線に到達するシグナル線用貫通孔を形成する工程と、シグナル線用貫通孔内に第２貫通配線に接続するシグナル線を形成する工程とを備えるようにすればよい。
【００１０】
また、上記半導体装置の製造方法において、半導体基板の裏面側の第２配線に対向する箇所に第３配線を形成する工程を備えるようにしてもよい。
【００１１】
上記半導体装置は、半導体基板の表面に形成された絶縁材料からなるエッチング停止層と、エッチング停止層の上の貫通配線形成領域の周辺部に配置される第１配線と、貫通配線形成領域内でエッチング停止層を貫通して第１配線に接続する第１貫通配線と、エッチング停止層の上の貫通配線形成領域の中央部に配置される第２配線と、半導体基板の裏面より貫通配線形成領域のエッチング停止層まで到達する基板貫通孔と、基板貫通孔の中央部に開口領域を備えて基板貫通孔の内周面全域に沿って配置されて第１貫通配線に接続するグランド線と、基板貫通孔内でグランド線の内側側面を覆って形成された絶縁層とを少なくとも備える。
【００１２】
上記半導体装置において、第２配線に接続する第２貫通配線と、貫通配線形成領域の中央部に配置されグランド線に接触しない状態で第２貫通配線に接続するシグナル線とを備える。
【００１３】
また、上記半導体装置において、半導体基板の裏面側の第２配線に対向する箇所に形成された第３配線を備えるようにしてもよい。
【発明の効果】
【００１４】
以上説明したことにより、本発明によれば、半導体基板に形成されている素子に対するダメージの発生を抑制し、より容易に多層配線が形成できる状態で、高周波接続するための配線が、半導体基板を貫通して形成できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１５】
【図１Ａ】図１Ａは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｃ】図１Ｃは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｄ】図１Ｄは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｅ】図１Ｅは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｆ】図１Ｆは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｇ】図１Ｇは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｈ】図１Ｈは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｉ】図１Ｉは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｊ】図１Ｊは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｋ】図１Ｋは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｌ】図１Ｌは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｍ】図１Ｍは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｎ】図１Ｎは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図３】図３は、本発明の実施の形態における半導体装置の構成を説明するための断面図である。
【図４】図４は、本発明の実施の形態における他の半導体装置の構成を示す断面図である。
【図５Ａ】図５Ａは、本発明の実施の形態における他の半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態における他の半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図を参照して説明する。図１Ａ〜図１Ｎは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【００１７】
まず、図１Ａに示すように、半導体基板１０１の表面に絶縁材料からなるエッチング停止層１０２を形成する。半導体基板１０１は、例えば、Ｓｉ，ＩｎＰ，ＧａＡｓ，ＧａＮなどの半導体の基板である。
【００１８】
エッチング停止層１０２は、例えば、ＳｉＯ2，ＳｉＮ，ＳｉＯＮ，ＡｌＮ，Ａｌ2Ｏ3などの絶縁材料から構成すればよい。これらは、例えば、プラズマ励起化学気相成長法（ＰＥＣＶＤ）法，熱ＣＶＤ法，およびスパッタ法により形成すればよい。エッチング停止層１０２は、層厚１００〜５００ｎｍ程度とすればよい。エッチング停止層１０２は、半導体基板１０１に対して大きなエッチング選択比でエッチングされにくく、低リーク・低誘導損の絶縁材料であればよい。
【００１９】
次に、図１Ｂに示すように、エッチング停止層１０２の上の貫通配線形成領域１０１ａの周辺部に配置される第１配線１０３を形成する。第１配線１０３は、後述するグランド線に接続する配線となる。また、エッチング停止層１０２の上の貫通配線形成領域１０１ａの中央部に配置される第２配線１０４を形成する。本実施の形態においては、第２配線１０４が、後述するシグナル線に接続する配線となる。
【００２０】
また、貫通配線形成領域１０１ａ内で、第１配線１０３に接続する第１貫通配線１０３ａを、エッチング停止層１０２を貫通して形成する。加えて、本実施の形態では、第２配線１０４に接続する第２貫通配線１０４ａを、エッチング停止層１０２を貫通して形成する。
【００２１】
例えば、真空蒸着法およびスパッタ法などにより形成した金属の膜を、公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、各配線が形成できる。また、選択めっき法により各配線を形成してもよい。また、予め、エッチング停止層１０２に貫通孔を形成しておけば、上述した金属膜の形成時に貫通孔を充填することで、各貫通配線が形成できる。各配線は、例えば、Ａｕ，Ｃｕ，Ａｌ，Ｔｉ，Ｐｔ，Ｃｒ，Ｎｉ，Ｗ，Ｓｎなどの金属材料から構成すればよい。各配線は、層厚１００〜５０００ｎｍ程度とすればよい。
【００２２】
ここで、例えば、半導体基板１０１の表面上には、トランジスタなどの素子（不図示）および配線構造などが形成され、これらのいずれかの素子に、第１配線１０３および第２配線１０４が接続している。
【００２３】
次に、上述した各配線を覆って保護層１０５を形成する。保護層１０５は、例えば、３００℃以上の高い耐熱性を有する熱硬化性のベンゾシクロブテン，ポリイミド系樹脂などの樹脂から構成すればよい。例えば、上述した樹脂を塗布し、また、加熱して熱硬化することで、保護層１０５とすればよい。
【００２４】
次に、図１Ｃに示すように、半導体基板１０１を、裏面側より研削して薄くする。例えば、２０〜２００μｍ程度の厚さにすればよい。半導体基板１０１は、板厚が薄いほど、後述する基板貫通孔の形成時のエッチング時間が短くなるため有利である。しかしながら、板厚が２０μｍ以下では、半導体基板１０１のハンドリング難度は上がる。ただし、半導体基板１０１の良好なハンドリング性が確保されれば、半導体基板１０１の板厚を２０μｍ以下としても構わない。一方、良好なドライエッチング条件による深堀エッチングが実現できるのであれば、半導体基板１０１の板厚は、２００μｍ以上としても構わない。
【００２５】
次に、図１Ｄに示すように、半導体基板１０１の裏面より半導体基板１０１を選択的にエッチングして貫通配線形成領域１０１ａのエッチング停止層１０２まで到達する基板貫通孔１０１ｂを形成する。前述したように、エッチング停止層１０２に第１貫通配線１０３ａを形成しておけば、基板貫通孔１０１ｂを形成した時点で、基板裏面側の上記各貫通配線の上面が露出する状態となる。第２貫通配線１０４ａについても同様である。
【００２６】
例えば、公知のフォトリソグラフィ技術により、貫通配線形成領域１０１ａに開口部を有するマスクパターンを形成し、このマスクパターンを用いて半導体基板１０１の裏面より半導体基板１０１を選択的にドライエッチングすることで、基板貫通孔１０１ｂが形成できる。例えば、Ｃｌ2，ＣＣｌ4，Ｃ2Ｃｌ2Ｆ4，ＨＢｒ，ＨＩ，ＳＦ6，ＣＦ4，Ｃ2Ｆ6などのハロゲン系ガスを用いたドライエッチングにより、基板貫通孔１０１ｂが形成できる。
【００２７】
基板貫通孔１０１ｂは、後述するグランド線やシグナル線が配置される配線構造の基礎となる構造であり、基板貫通孔１０１ｂの孔形状により配線構造の形状が規定される。従って、基板貫通孔１０１ｂが半導体基板１０１の裏面側に行くに従い開口径が広くなるテーパ形状となっていれば、配線構造もテーパ形状となる。一方、基板貫通孔１０１ｂが逆テーパ形状となっていれば、配線構造も逆テーパ形状となる。配線構造としてはどちらでもよい。このような観点から、基板貫通孔１０１ｂは、円筒形状であってもよく角柱形状であってもよい。
【００２８】
ここで、基板貫通孔１０１ｂは、孔径が１００μｍ程度に形成でき、また、側壁がなだらかな状態に形成できればよく、どの様なエッチングガスを用いてもよい。また、ウエットエッチングにより基板貫通孔１０１ｂを形成してもよい。よく知られているように、単結晶の半導体基板１０１であれば、所定のエッチング液に対する結晶の異方性により、基板平面方向へのオーバーエッチングが抑制された状態で、側壁がなだらかな状態に基板貫通孔１０１ｂが形成できる。
【００２９】
次に、図１Ｅ〜図１Ｈに示すように、基板貫通孔１０１ｂの中央部に開口領域を備えて基板貫通孔１０１ｂの内周面全域に沿って配置され、第１貫通配線１０３ａに接続したグランド線１０８を形成する。
【００３０】
まず、図１Ｅに示すように、基板貫通孔１０１ｂの側壁および底部を含めて半導体基板１０１の裏面に、層厚１００〜３００ｎｍ程度のシード層１０６を形成する。シード層１０６は、スパッタ法により形成すればよく、Ａｕ，Ｃｕ，Ａｌ，Ｔｉ，Ｐｔ，Ｃｒ，Ｎｉ，Ｗ，Ｓｎから構成すればよい。
【００３１】
次に、図１Ｆに示すように、半導体基板１０１の裏面側のシード層１０６の上に、マスクパターン１０７を形成する。例えば、スピンコート法，スプレーコート法，電着法などにより感光性レジストの膜を形成し、この膜を所定のフォトマスクを用いて露光し、この後、現像することで、マスクパターン１０７が形成できる。マスクパターン１０７は、基板貫通孔１０１ｂの底部においては、第１貫通配線１０３ａ形成部は開放して他の領域は覆う状態に形成する。基板貫通孔１０１ｂの側壁は、すべて開放した状態とする。また、半導体基板１０１の裏面においては、基板貫通孔１０１ｂ形成領域を含む所定の領域を開放し、この周囲を覆う状態に形成されている。言い換えると、マスクパターン１０７は、グランド線１０８およびグランド線１０８に半導体基板１０１の裏面で接続するグランド引き出し配線１０９を形成する領域が開放している。
【００３２】
以上のようにマスクパターン１０７を形成した後、めっき法（電解めっき法）により金属膜を形成することで、図１Ｇに示すように、グランド線１０８およびグランド引き出し配線１０９を形成する。
【００３３】
次に、例えば、ウエット洗浄などによりマスクパターン１０７を除去した後、グランド線１０８およびグランド引き出し配線１０９をマスクパターンとし、シード層１０６を除去する。シード層１０６の除去には、Ａｒ，Ｏ2，Ｃｌ2，ＣＣｌ4，Ｃ2Ｃｌ2Ｆ4，ＣＦ4，Ｃ2Ｆ6，ＳＦ6などの混合ガスを用いたドライエッチングによって行えばよい。このようにシード層１０６を選択的に除去することで、図１Ｈに示すように、基板貫通孔１０１ｂの中央部に開口領域を備えて基板貫通孔１０１ｂの内周面全域に沿って配置され、第１貫通配線１０３ａには接続し、第２貫通配線１０４ａとは接続しない状態にグランド線１０８が形成される。
【００３４】
次に、図１Ｉに示すように、半導体基板１０１の裏面側にグランド線１０８が形成された基板貫通孔１０１ｂを充填する絶縁層１１０を形成する。絶縁層１１０は、半導体基板１０１の裏面側で、グランド引き出し配線１０９を覆った状態に形成する。絶縁層１１０は、例えば、ベンゾシクロブテン，ポリイミド系樹脂，エポキシ系樹脂などの低誘電率の樹脂（高分子材料）から構成すればよい。
【００３５】
例えば、スピンコート、電着法、スプレー塗布などによって絶縁層１１０を形成すればよい。基板貫通孔１０１ｂが充填され、また、半導体基板１０１の裏面側が平坦な状態となるように、絶縁層１１０が形成されればよい。例えば、機械的研磨装置を用いることなどによって平坦化してもよい。なお、塗布した後、加熱することで硬化させ、絶縁層１１０が十分な強度を有する状態とする。このように、絶縁層１１０を形成することで、基板貫通孔１０１ｂの内部では、絶縁層１１０により形成される筒状の部分の側部周面が、グランド線１０８により覆われた状態となる。
【００３６】
次に、上述したように絶縁層１１０を形成した後で、図１Ｊに示すように、貫通配線形成領域１０１ａの中央部の絶縁層１１０に、グランド線１０８に接触しない状態で第２貫通配線１０４ａに到達するシグナル線用貫通孔１１０ａを形成する。例えば、公知のフォトリソグラフィ技術およびドライエッチング技術により、絶縁層１１０を選択的にエッチングすることで、シグナル線用貫通孔１１０ａを形成すればよい。
【００３７】
ここで、シグナル線用貫通孔１１０ａは、深さ数１０μｍ以上に形成することになり、言い換えると、絶縁層１１０を厚さ１０μｍ以上エッチングして形成することになる。このため、選択エッチングのためのマスクパターンは、Ａｕ，Ｃｕ，Ａｌ，Ｔｉ，Ｐｔ，Ｃｒ，Ｎｉ，Ｗ，Ｓｎなどの金属材料から構成するとよい。また、ドライエッチングにおいては、エッチングガスとして、Ｃｌ2，ＣＣｌ4，Ｃ2Ｃｌ2Ｆ4，ＣＦ4，Ｃ2Ｆ6，ＳＦ6などのフッ素系ガスにＯ2を添加した混合ガスを用いればよい。なお、シグナル線用貫通孔１１０ａの形成では、絶縁層１１０を貫通し、形成される側壁がなだらかな状態となればよく、様々なエッチングマスク，エッチングガス，エッチング条件の組み合わせが可能である。
【００３８】
次に、図１Ｋに示すように、シグナル線用貫通孔１１０ａ内に、第２貫通配線１０４ａに接続するシグナル線１１１を形成する。例えば、半導体基板１０１の裏面側において、まず、絶縁層１１０の上に、シグナル線用貫通孔１１０ａの部分を含む所定の領域に開口部を有するレジストパターンを形成する。次いで、Ａｕ，Ｃｕ，Ａｌ，Ｔｉ，Ｐｔ，Ｃｒ，Ｎｉ，Ｗなどの金属材料を、真空蒸着法，スパッタリング法などにより堆積する。この後、上記レジストパターンを除去（リフトオフ）することで、シグナル線１１１が形成できる。また、同時に、シグナル線１１１に絶縁層１１０の上で接続する接続部１１１ａが形成できる。また、シード層を形成した後、上述したレジストパターンを形成し、めっき法により金属材料を堆積した後、レジストパターンを除去し、また、シード層を選択的に除去して形成してもよい。
【００３９】
以上に説明した製造方法により、半導体基板１０１の表面に形成された絶縁材料からなるエッチング停止層１０２と、エッチング停止層１０２の上の貫通配線形成領域１０１ａの周辺部に配置される第１配線１０３と、貫通配線形成領域１０１ａ内でエッチング停止層１０２を貫通して第１配線１０３に接続する第１貫通配線１０３ａと、エッチング停止層１０２の上の貫通配線形成領域１０１ａの中央部に配置される第２配線１０４と、半導体基板１０１の裏面より貫通配線形成領域１０１ａのエッチング停止層１０２まで到達する基板貫通孔１０１ｂと、基板貫通孔１０１ｂの中央部に開口領域を備えて基板貫通孔１０１ｂの内周面全域に沿って配置されて第１貫通配線１０３ａに接続するグランド線１０８と、基板貫通孔１０１ｂ内でグランド線１０８の内側側面を覆って形成された絶縁層１１０とを少なくとも備える半導体装置が得られる。
【００４０】
また、この半導体装置は、第２配線１０４に接続する第２貫通配線１０４ａと、貫通配線形成領域１０１ａの中央部に配置されてグランド線１０８に接触しない状態で第２貫通配線１０４ａに接続するシグナル線１１１とを備え、高周波帯において良好な高周波伝搬特性が得られる同軸の伝送経路が、半導体基板１０１を貫通して形成された状態が得られる。
【００４１】
次に、上述した製造方法により製造された半導体装置を積層して接続する構成について説明する。まず、図１Ｌに示すように、グランド引き出し配線１０９に接続する接続部１１２を形成する。例えば、グランド引き出し配線１０９に到達する貫通孔を絶縁層１１０に形成し、形成した貫通穴内に金属材料を充填することで、接続部１１２が形成できる。ここで、接続部１１２の上面と接続部１１１ａの上面とが絶縁層１１０表面より同一の高さとなるように形成する。
【００４２】
次に、図１Ａ〜図１Ｋを用いた説明と同様にすることで、図１Ｍに示す半導体装置を形成する。この半導体装置は、まず、半導体基板２０１の表面に形成された絶縁材料からなるエッチング停止層２０２と、エッチング停止層２０２の上の貫通配線形成領域２０１ａの周辺部に配置される第１配線２０３と、貫通配線形成領域２０１ａ内でエッチング停止層２０２を貫通して第１配線２０３に接続する第１貫通配線２０３ａとを備える。
【００４３】
また、エッチング停止層２０２の上の貫通配線形成領域２０１ａの中央部に配置される第２配線２０４と、第２配線２０４に接続する第２貫通配線２０４ａと、半導体基板２０１の裏面より貫通配線形成領域２０１ａのエッチング停止層２０２まで到達する基板貫通孔２０１ｂと、基板貫通孔２０１ｂの中央部に開口領域を備えて基板貫通孔２０１ｂの内周面全域に沿って配置されて第１貫通配線２０３ａに接続するグランド線２０８と、基板貫通孔２０１ｂ内でグランド線２０８の内側側面を覆って形成された絶縁層２１０とを備える。
【００４４】
また、貫通配線形成領域２０１ａの中央部に配置されてグランド線２０８に接触しない状態で第２貫通配線２０４ａに接続するシグナル線２１１を備える。また、エッチング停止層２０２の上には、第１配線２０３および第２配線２０４を覆って保護層２０５が形成されている。
【００４５】
上述した構成の半導体装置を形成したら、図１Ｍに示すように、第１配線２０３に接続する接続部２１３および第２配線２０４に接続する接続部２１４を形成する。例えば、第１配線２０３に到達する貫通孔および第２配線２０４に到達する貫通孔を保護層２０５に形成し、形成した各貫通穴内に金属材料を充填することで、接続部２１３および接続部２１４が形成できる。ここで、各接続部の上面は、保護層２０５の表面より同一の高さとなるように形成する。
【００４６】
次に、図１Ｎに示すように、図１Ｌを用いて説明した半導体装置を、図１Ｍを用いて説明した半導体装置の上に積層して接続する。接続は、接続部２１３と接続部１１２とを当接させ、接続部２１４と接続部１１１ａとを当接させ、加熱した状態で２つの半導体装置に対して圧力を加えて熱圧着することで行える。この場合、接続部をＡｕ，Ｓｎ，Ｃｕ，Ａｇ，Ｉｎ，Ｓｉなどからなる合金のピラー構造とし、また、保護層２０５および絶縁層１１０は、熱硬化を不完全な状態として形成しておき、上記接続の工程の加熱において、完全に熱硬化させるようにすればよい。
【００４７】
また、接続部を、Ａｕ，Ｓｎ，Ｃｕ，Ａｇ，Ｉｎ，Ｓｉなどからなる合金のバンプ構造とし、３００℃程度の温度で低温リフローさせ、公知のセルフアライメント接合により接続を行うようにしてもよい。
【００４８】
ところで、図１Ｃを用いて説明したように、半導体基板１０１を薄層化するため、半導体基板１０１の強度が低下する場合、図２Ａに示すように、保護層１０５の側に、接着層１２２により支持基板１２１を貼り付けてもよい。接着層１２２は、例えば、紫外線硬化型の接着剤、また、熱硬化型の接着剤を用いればよい。このようにして、支持基板１２１に貼り付けて各工程の処理を行うことで、半導体基板１０１の破損が抑制できるようになる。なお、支持基板１２１は、例えば、図２Ｂに示すように、シグナル線１１１および接続部１１１ａなどが形成された後で、半導体基板１０１より剥離すればよい。
【００４９】
次に、上述したように製造される半導体装置について説明する。まず、基板貫通孔１０１ｂ内に形成される同軸線路の各構成における径の寸法について図３を用いて説明する。図３は、半導体装置の断面を模式的に示している。図３では、各寸法の説明をするために、ハッチングを省略している。図３の（ａ）に示すシグナル線１１１の径ａと、図３の（ｂ）に示す基板貫通孔１０１ｂの径ｂと、図３の（ｃ）に示すグランド線１０８の厚さｃと、図３の（ｄ）に示すグランド線１０８とシグナル線１１１との間隔ｄとの関係が、「ａ＝ｂ−２×ｃ−（インピーダンス設計上のｄ）×２」を満たしていればよい。この構成とすることで、高周波帯において良好な高周波伝搬特性が得られる同軸の伝送経路となる。
【００５０】
例えば、絶縁層１１０を、誘電率２．７のベンゾシクロブテンから構成した場合、基板貫通孔１０１ｂの径ｂは１００μｍとし、グランド線１０８の厚さｃは５μｍとし、シグナル線１１１の径ａは２０μｍとすれば、５０Ωで整合する微小な同軸線路となる。
【００５１】
また、上述した実施の形態では、半導体基板１０１の表面側および裏面側において、各配線および引き出し線は、コプレーナ構造としたが、これに限るものではなく、図４に示すように、マイクロストリップ構造４０１，４０２としてもよい。また、これらの構造は、相互に変換可能である。また、上記構造とすることで、グランデットコプレーナ構造においても同様の原理で裏面側に高周波信号を低損失で接続することが可能である。
【００５２】
以上に説明したように、本発明では、集積回路を構成する素子や配線構造が形成される半導体基板の表面側にエッチング停止層を形成し、この上に配線を形成し、半導体基板裏面側から基板貫通孔を形成し、この基板貫通穴内にグランド線を形成して上記配線に接続するようにした。この結果、本発明によれば、半導体基板に形成されている素子に対するダメージの発生を抑制し、より容易に多層配線が形成できる状態で、高周波接続するための配線が、半導体基板を貫通して形成できるようになる。
【００５３】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、基板貫通孔の内部に設ける配線構造は、シグナル線を用いない導波管構造としてもよい。
【００５４】
この場合、図５Ａに示すように、半導体基板１０１の表面に形成された絶縁材料からなるエッチング停止層１０２と、エッチング停止層１０２の上の貫通配線形成領域１０１ａの周辺部に配置される第１配線１０３と、貫通配線形成領域１０１ａ内でエッチング停止層１０２を貫通して第１配線１０３に接続する第１貫通配線１０３ａと、半導体基板１０１の裏面より貫通配線形成領域１０１ａのエッチング停止層１０２まで到達する基板貫通孔１０１ｂと、基板貫通孔１０１ｂの中央部に開口領域を備えて基板貫通孔１０１ｂの内周面全域に沿って配置されて第１貫通配線１０３ａに接続するグランド線１０８と、半導体基板１０１の裏面側にグランド線１０８が形成された基板貫通孔１０１ｂを充填する絶縁層１１０とを備える状態に半導体装置を形成する。
【００５５】
上述した構成は、図１Ａ〜図１Ｉを用いた説明において、第２配線１０４および第２貫通配線１０４ａを形成していない構成となる。このように、第１配線１０３および第１配線１０３に接続するグランド線１０８を基板貫通穴１０１ｂ内に形成し、絶縁層１１０で充填した後、図５Ｂに示すように、保護層１０５の上に第２配線５０４を形成し、絶縁層１１０の上に第３配線５１１を形成すればよい。第２配線５０４は、貫通配線形成領域１０１ａの中央部に配置すればよい。また、第３配線５１１は、第２配線５０４に対向する箇所に設ければよい。
【００５６】
また、エッチング停止層を貫通してエッチング停止層上の配線に接続する貫通配線は、配線を形成する段階で形成する必要はない。例えば、図１Ｄを用いて説明した基板貫通孔１０１ｂを形成した後に、半導体基板１０１の裏面側より、基板貫通孔１０１ｂの底部のエッチング停止層１０２に貫通孔を形成し、第１配線１０３に接続する第１貫通配線１０３ａを形成してもよい。第２貫通配線１０４ａについても同様である。
【００５７】
また、基板貫通孔を形成した後、基板貫通孔側壁に接した状態でグランド線を形成してもよいが、半導体材料と金属材料との密着性などを考慮し、基板貫通孔側壁にＳｉＯ2やＳｉＮなどの絶縁材料からなる層を形成し、この層を介してグランド線を形成してもよい。また、シグナル線は、シグナル線用貫通孔を充填して形成した方が好ましいが、高周波応用上、および強度上問題とならなければ、充填する構造としなくてもよい。この場合、シグナル線用貫通孔に間隙が形成される状態となるが、この領域に、有機絶縁材料を充填してもよい。
【符号の説明】
【００５８】
１０１…半導体基板、１０１ａ…貫通配線形成領域、１０１ｂ…基板貫通孔、１０２…エッチング停止層、１０３…第１配線、１０３ａ…第１貫通配線、１０４…第２配線、１０４ａ…第２貫通配線、１０５…保護層、１０６…シード層、１０７…マスクパターン、１０８…グランド線、１０９…グランド引き出し配線、１１０…絶縁層、１１０ａ…シグナル線用貫通孔、１１１…シグナル線、１１１ａ…接続部。
【図１Ａ】
0005722814.tif 000002
【図１Ｂ】
0005722814.tif 000003
【図１Ｃ】
0005722814.tif 000004
【図１Ｄ】
0005722814.tif 000005
【図１Ｅ】
0005722814.tif 000006
【図１Ｆ】
0005722814.tif 000007
【図１Ｇ】
0005722814.tif 000008
【図１Ｈ】
0005722814.tif 000009
【図１Ｉ】
0005722814.tif 000010
【図１Ｊ】
0005722814.tif 000011
【図１Ｋ】
0005722814.tif 000012
【図１Ｌ】
0005722814.tif 000013
【図１Ｍ】
0005722814.tif 000014
【図１Ｎ】
0005722814.tif 000015
【図２Ａ】
0005722814.tif 000016
【図２Ｂ】
0005722814.tif 000017
【図３】
0005722814.tif 000018
【図４】
0005722814.tif 000019
【図５Ａ】
0005722814.tif 000020
【図５Ｂ】
0005722814.tif 000021