(57)【特許請求の範囲】
【請求項１】
第１のコイルが出力する送信用信号を電磁誘導により受信する第２のコイルと、
前記第２のコイルの誘導起電力と第１の基準電位との電圧を比較して、前記第２のコイルの誘導起電力の方が高いときパルス信号を出力する第１のコンパレータと、
前記第２のコイルの誘導起電力と第２の基準電位との電圧を比較して、前記第２のコイルの誘導起電力の方が低いときパルス信号を出力する第２のコンパレータと、
前記第１のコンパレータからパルス信号が出力されたとき第１の受信用矩形波信号を出力し、前記第１のコンパレータからパルス信号が連続して２回以上出力されたとき第１のエラー信号を出力し、前記第２のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第１の信号処理回路と、
前記第２のコンパレータからパルス信号が出力されたとき第２の受信用矩形波信号を出力し、前記第２のコンパレータからパルス信号が連続して２回以上出力されたとき第２のエラー信号を出力し、前記第１のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第２の信号処理回路と、を有する電子回路。
【請求項２】
第１のコイルが出力する送信用信号を電磁誘導により受信する第２のコイルと、
前記第２のコイルの誘導起電力と第１の基準電位との電圧を比較して、前記第２のコイルの誘導起電力の方が高いときパルス信号を出力する第１のコンパレータと、
前記第２のコイルの誘導起電力と第２の基準電位との電圧を比較して、前記第２のコイルの誘導起電力の方が低いときパルス信号を出力する第２のコンパレータと、
前記第１のコンパレータからパルス信号が出力されたとき第１の受信用矩形波信号を出力し、前記第１のコンパレータからパルス信号が連続して２回以上出力されたとき第１のエラー信号を出力し、前記第２のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第１の信号処理回路と、
前記第２のコンパレータからパルス信号が出力されたとき第２の受信用矩形波信号を出力し、前記第２のコンパレータからパルス信号が連続して２回以上出力されたとき第２のエラー信号を出力し、前記第１のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第２の信号処理回路と、を有し、
前記第１の信号処理回路は、
第１のＤ型フリップフロップおよび第２のＤ型フリップフロップを有し、
前記第１のＤ型フリップフロップおよび前記第２のＤ型フリップフロップは、クロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、
前記第２の信号処理回路は、
第３のＤ型フリップフロップおよび第４のＤ型フリップフロップを有し、
前記第３のＤ型フリップフロップおよび前記第４のＤ型フリップフロップは、クロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、
前記第１のコンパレータから出力されたパルス信号は、前記第１のＤ型フリップフロップのクロック端子、前記第３のＤ型フリップフロップのリセット端子および前記第４のＤ型フリップフロップのリセット端子に入力され、
前記第１のＤ型フリップフロップの出力端子から出力される前記第１の受信用矩形波信号の反転出力信号は、前記第１のＤ型フリップフロップのデータ入力端子および前記第２のＤ型フリップフロップのクロック端子に入力され、
前記第２のＤ型フリップフロップの出力端子から出力される前記第１のエラー信号の反転出力信号は、前記第２のＤ型フリップフロップのデータ入力端子に入力され、
前記第２のコンパレータから出力されたパルス信号は、前記第３のＤ型フリップフロップのクロック端子、前記第１のＤ型フリップフロップのリセット端子および前記第２のＤ型フリップフロップのリセット端子に入力され、
前記第３のＤ型フリップフロップの出力端子から出力される前記第２の受信用矩形波信号の反転出力信号は、前記第３のＤ型フリップフロップのデータ入力端子および前記第４のＤ型フリップフロップのクロック端子に入力され、
前記第４のＤ型フリップフロップの出力端子から出力される前記第２のエラー信号の反転出力信号は、前記第４のＤ型フリップフロップのデータ入力端子に入力される電子回路。
【請求項３】
第１のコイルが出力する送信用信号を電磁誘導により受信する第２のコイルと、
前記第２のコイルの誘導起電力と第１の基準電位との電圧を比較して、前記第２のコイルの誘導起電力の方が高いときパルス信号を出力する第１のコンパレータと、
前記第２のコイルの誘導起電力と第２の基準電位との電圧を比較して、前記第２のコイルの誘導起電力の方が低いときパルス信号を出力する第２のコンパレータと、
前記第１のコンパレータからパルス信号が出力されたとき第１の受信用矩形波信号を出力し、前記第１のコンパレータからパルス信号が連続して２回以上出力されたとき第１のエラー信号を出力し、前記第２のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第１の信号処理回路と、
前記第２のコンパレータからパルス信号が出力されたとき第２の受信用矩形波信号を出力し、前記第２のコンパレータからパルス信号が連続して２回以上出力されたとき第２のエラー信号を出力し、前記第１のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第２の信号処理回路と、
前記第２のコンパレータと前記第１の信号処理回路との間に第１のインバーター回路と、
前記第１のコンパレータと前記第２の信号処理回路との間に第２のインバーター回路と、を有し、
前記第１の信号処理回路は、
第１のＴ型フリップフロップおよび第２のＴ型フリップフロップを有し、
前記第１のＴ型フリップフロップおよび前記第２のＴ型フリップフロップは、カウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、
前記第１のコンパレータから出力されたパルス信号は、前記第１のＴ型フリップフロップのカウント入力端子および前記第２のインバーター回路に入力され、
前記第１のＴ型フリップフロップの出力端子から出力される前記第１の受信用矩形波信号は、前記第２のＴ型フリップフロップのカウント入力端子に入力され、
前記第２の信号処理回路は、
第３のＴ型フリップフロップおよび第４のＴ型フリップフロップを有し、
前記第３のＴ型フリップフロップおよび前記第４のＴ型フリップフロップは、カウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、
前記第２のコンパレータから出力されたパルス信号は、前記第３のＴ型フリップフロップのカウント入力端子および前記第１のインバーター回路に入力され、
前記第３のＴ型フリップフロップの出力端子から出力される前記第２の受信用矩形波信号は、前記第４のＴ型フリップフロップのカウント入力端子に入力される電子回路。
【請求項４】
互いに積層または隣接している少なくとも一の信号送信用のＩＣチップおよび信号受信用のＩＣチップを有し、前記信号送信用のＩＣチップは、第１のコイルが設けられた送信用回路を含み、前記信号受信用のＩＣチップは、受信用回路を含み、
前記受信用回路は、請求項１乃至３のいずれか一の電子回路を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示される発明は、電子回路、半導体装置および電子機器に関する。
【背景技術】
【０００２】
近年、携帯電話、ノート型のパーソナルコンピュータなどの電子機器に内蔵されているＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）チップも小型化やデータの転送速度の高速化が求められている。小型化やデータの転送速度の高速化を実現させる手段として、ＬＳＩチップなどの半導体素子とコイルを組み合わせ、電磁誘導を利用して無線通信を行う電子回路を用いることが提案されている（特許文献１）。例えばＬＳＩチップ同士や、電子機器とＬＳＩチップ間での相互通信を行うことができ、ＬＳＩチップの積層技術や、ＩＣチップなどへの応用が期待されている。
【０００３】
従来、複数のＩＣチップにおける信号の送受信はワイヤボンディングなどの有線にて行われてきた。また、近年では、スルーホールと呼ばれる、ＩＣチップ自体を貫通する通信路を製造する技術も提案されている。しかし、これらは、高度な配線接続工程を要するため、コストがかかり、何層ものＩＣチップを積層する構造には物理的な限界があった。
【０００４】
これに対し、無線通信により信号の送受信が、積層されたＩＣチップ間で行われる場合、積層構造の歩留まりは、ＩＣチップそのものが有する歩留まり以上に悪化することなく、また、複雑な工程を要せずとも、集積回路の大規模化をスムーズに実施できることが利点とされている（非特許文献１）。
【０００５】
このような無線通信に用いられる従来の受信用回路の構成と、その動作について、図１１および図１２を用いて説明する。図１１は、送信用回路の一部と、従来用いられている受信用回路の構成の一例を示す回路図であり、図１２は信号を送受信する際のタイミングチャートの一例である。
【０００６】
送信用回路１０は、コイル１１を有し、コイル１１の一方の端子は接地電位線に接続され、他方の端子は送信用矩形波信号（ＴＸＤＡＴＡ）が入力される。一方、受信用回路２０は、コイル２１、第１のコンパレータ２３ａ、第２のコンパレータ２３ｂ、およびＮＡＮＤ回路素子からなるラッチ回路２５から構成される。コイル２１の一方の端子は接地電位線に接続され、他方の端子は第１のコンパレータ２３ａの反転入力端子（以降、−端子とも呼ぶ。）、および第２のコンパレータ２３ｂの非反転入力端子（以降、＋端子とも呼ぶ）に接続される。第１のコンパレータ２３ａの＋端子、および第２のコンパレータ２３ｂの−端子にはそれぞれ第１の基準電圧（ＶＨ）、第２の基準電圧（ＶＬ）が入力される。第１の基準電圧（ＶＨ）には０Ｖより高い電圧、第２の基準電圧（ＶＬ）には０Ｖ未満であることを満たす電圧をそれぞれ用いる。第１のコンパレータ２３ａおよび第２のコンパレータ２３ｂのそれぞれの出力端子はラッチ回路２５に接続され、ラッチ回路２５からは第１の受信用矩形波信号（ＲＸＤＡＴＡ）が出力される。また、同時にラッチ回路２５から第１の受信用矩形波信号（ＲＸＤＡＴＡ）の反転出力信号である第２の受信用矩形波信号（／ＲＸＤＡＴＡ）が出力される。
【０００７】
ここで、送信用回路１０が有するコイル１１および受信用回路２０が有するコイル２１の位置関係を明確にするため、図１１に示すそれぞれのコイルの一方の端子には黒丸を記している。具体的には、結合係数が正の場合、それぞれの黒丸を記した一方の端子に対して、コイル１１の流す電流の向きと、コイル２１の流す電流の向きとが一致するとする。なお、コイル間の結合係数は正であるとする。
【０００８】
次に受信動作について図１１に加えて図１２に示したタイミングチャートも用いて説明する。図１２（Ａ）は、送信用矩形波信号（ＴＸＤＡＴＡ）、図１２（Ｂ）はコイル２１の両端に生じる電位差（誘導起電力ＶＲ）、図１２（Ｃ）は第１の受信用矩形波信号（ＲＸＤＡＴＡ）の、時間に対する電圧の推移をそれぞれ示している。ここで誘導起電力（ＶＲ）は、第１のコンパレータ２３ａの−端子、および第２のコンパレータ２３ｂの＋端子に入力される電圧に等しい。また、図１１のコイル２１において、黒丸を記した側を正、黒丸を記していない側を負として表記している。
【０００９】
送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧とＬｏｗレベル電圧を推移する際、電磁誘導現象によりコイル２１には誘導起電力（ＶＲ）が生じ、図１２（Ｂ）に示したようなパルス的な電圧波形を示す。誘導起電力（ＶＲ）が第１のコンパレータ２３ａに入力される第１の基準電圧（ＶＨ）より高くなると、ラッチ回路２５の出力電圧である第１の受信用矩形波信号（ＲＸＤＡＴＡ）としてＨｉｇｈレベル電圧が出力され、一方、誘導起電力（ＶＲ）が第２のコンパレータ２３ｂに入力される第２の基準電圧（ＶＬ）より低くなると、第１の受信用矩形波信号（ＲＸＤＡＴＡ）は反転しＬｏｗレベル電圧が出力される。また、ラッチ回路２５は、送信用矩形波信号（ＴＸＤＡＴＡ）の電圧が変化するまで、直前の出力電圧を保持する。
【００１０】
上記のような構成と動作方法により、受信用回路２０は送信用回路１０からの送信用矩形波信号（ＴＸＤＡＴＡ）を受信し、第１の受信用矩形波信号（ＲＸＤＡＴＡ）として復元することができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００５−２２８９８１号公報
【非特許文献】
【００１２】
【非特許文献１】Ｓｈｕｎｓｕｋｅ  Ｋａｗａｉ，Ｈｉｒｏｋｉ  Ｉｓｈｉｋｕｒｏ，Ｔａｄａｈｉｒｏ  Ｋｕｒｏｄａ、「Ａ  ２．５Ｇｂ／ｓ／ｃｈ  ４ＰＡＭ  Ｉｎｄｕｃｔｉｖｅ−Ｃｏｕｐｌｉｎｇ  Ｔｒａｎｓｃｅｉｖｅｒ  ｆｏｒ  Ｎｏｎ−Ｃｏｎｔａｃｔ  Ｍｅｍｏｒｙ  Ｃａｒｄ」、ＩＳＳＣＣ２０１０／ＳＥＳＳＩＯＮ１４／ＮＯＮ−ＶＯＬＡＴＩＬＥ  ＭＥＭＯＲＹ  ／  １４．５、９  Ｆｅｂｒｕａｒｙ  ２０１０、ｐ．２６４−２６５
【発明の概要】
【発明が解決しようとする課題】
【００１３】
以上のようなＩＣチップにおける無線通信は、複数のコイルのペアを設けることで、同時多発的に行うことが想定される。また、この際、信号を送受信するために、一定の周期でＨｉｇｈ−Ｌｏｗを繰り返すクロック同期回路を必要とする。しかしながら、この場合、ＩＣチップ間で複数の無線で通信される信号が送受信されることになるため、積層するＩＣチップの他の意図しない信号を誤って認識することやノイズの影響により、正確な信号の送受信が行われない可能性が生じてしまう。
【００１４】
図１３は、誘導起電力（ＶＲ）にノイズが重畳され、転送する信号に誤りが生じた場合のタイミングチャートを示している。図１３（Ａ）は、送信用矩形波信号（ＴＸＤＡＴＡ）、図１３（Ｂ）はコイル２１の両端に生じる電位差（誘導起電力ＶＲ）、図１３（Ｃ）は第１の受信用矩形波信号（ＲＸＤＡＴＡ）の、時間に対する電圧の推移をそれぞれ示している。
【００１５】
図１３（Ｂ）における”ＮＯＩＳＥ１”の電圧は、第２の基準電圧（ＶＬ）より低いため、このノイズにより、第１の受信用矩形波信号（ＲＸＤＡＴＡ）は誤った位置でＬｏｗレベル電圧となってしまっている。また、”ＮＯＩＳＥ２”の電圧は、誘導起電力（ＶＲ）の本来の立ち下がりパルスを打ち消すように発生したため、誘導起電力（ＶＲ）の立ち下がりパルスが検出されず、第１の受信用矩形波信号（ＲＸＤＡＴＡ）はＨｉｇｈレベル電圧のままとなってしまっている（図１３（Ｃ）参照）。
【００１６】
そこで、本発明の一態様は、積層または隣接するＩＣチップの不要な信号やノイズの影響をエラーとして検出する電子回路を提供することを課題の一とする。また、該電子回路を有する半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１７】
本発明の一態様は、第１のコイルが出力する送信用信号を電磁誘導により受信する第２のコイルと、第２のコイルの誘導起電力と第１の基準電位を比較して、第２のコイルの誘導起電力の方が高いときパルス信号を出力する第１のコンパレータと、第２のコイルの誘導起電力と第２の基準電位を比較して、第２のコイルの誘導起電力の方が低いときパルス信号を出力する第２のコンパレータと、第１のコンパレータからパルス信号が出力されたとき第１の受信用矩形波信号を出力し、第１のコンパレータからパルス信号が連続して２回以上出力されたとき第１のエラー信号を出力し、第２のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第１の信号処理回路と、第２のコンパレータからパルス信号が出力されたとき第２の受信用矩形波信号を出力し、第２のコンパレータからパルス信号が連続して２回以上出力されたとき第２のエラー信号を出力し、第１のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第２の信号処理回路と、を有する電子回路である。
【００１８】
また、本発明の他の一態様は、第１のコイルが出力する送信用信号を電磁誘導により受信する第２のコイルと、第２のコイルの誘導起電力と第１の基準電位との電圧を比較して、第２のコイルの誘導起電力の方が高いときパルス信号を出力する第１のコンパレータと、第２のコイルの誘導起電力と第２の基準電位との電圧を比較して、第２のコイルの誘導起電力の方が低いときパルス信号を出力する第２のコンパレータと、第１のコンパレータからパルス信号が出力されたとき第１の受信用矩形波信号を出力し、第１のコンパレータからパルス信号が連続して２回以上出力されたとき第１のエラー信号を出力し、第２のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第１の信号処理回路と、第２のコンパレータからパルス信号が出力されたとき第２の受信用矩形波信号を出力し、第２のコンパレータからパルス信号が連続して２回以上出力されたとき第２のエラー信号を出力し、第１のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第２の信号処理回路と、を有し、第１の信号処理回路は第１のＤ型フリップフロップおよび第２のＤ型フリップフロップを有し、第１のＤ型フリップフロップおよび第２のＤ型フリップフロップは、それぞれクロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、第２の信号処理回路は第３のＤ型フリップフロップおよび第４のＤ型フリップフロップを有し、第３のＤ型フリップフロップおよび第４のＤ型フリップフロップは、それぞれクロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、第１のコンパレータから出力されたパルス信号は、第１のＤ型フリップフロップのクロック端子、第３のＤ型フリップフロップのリセット端子および第４のＤ型フリップフロップのリセット端子に入力され、第１のＤ型フリップフロップの出力端子から出力される第１の受信用矩形波信号の反転出力信号は、第１のＤ型フリップフロップのデータ入力端子および第２のＤ型フリップフロップのクロック端子に入力され、第２のＤ型フリップフロップの出力端子から出力される前記第１第１のエラー信号の反転出力信号は、第２のＤ型フリップフロップのデータ入力端子に入力され、第２のコンパレータから出力されたパルス信号は、第３のＤ型フリップフロップのクロック端子、第１のＤ型フリップフロップのリセット端子および第２のＤ型フリップフロップのリセット端子に入力され、第３のＤ型フリップフロップの出力端子から出力される第２の受信用矩形波信号の反転出力信号は、第３のＤ型フリップフロップのデータ入力端子および第４のＤ型フリップフロップのクロック端子に入力され、第４のＤ型フリップフロップの出力端子から出力される第２のエラー信号の反転出力信号は、第４のＤ型フリップフロップのデータ入力端子に入力される電子回路である。
【００１９】
また、本発明の他の一態様は、第１のコイルが出力する送信用信号を電磁誘導により受信する第２のコイルと、第２のコイルの誘導起電力と第１の基準電位との電圧を比較して、第２のコイルの誘導起電力の方が高いときパルス信号を出力する第１のコンパレータと、第２のコイルの誘導起電力と第２の基準電位との電圧を比較して、第２のコイルの誘導起電力の方が低いときパルス信号を出力する第２のコンパレータと、第１のコンパレータからパルス信号が出力されたとき第１の受信用矩形波信号を出力し、第１のコンパレータからパルス信号が連続して２回以上出力されたとき第１のエラー信号を出力し、第２のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第１の信号処理回路と、第２のコンパレータからパルス信号が出力されたとき第２の受信用矩形波信号を出力し、第２のコンパレータからパルス信号が連続して２回以上出力されたとき第２のエラー信号を出力し、第１のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第２の信号処理回路と、第２のコンパレータと第１の信号処理回路との間に第１のインバーター回路と、第１のコンパレータと第２の信号処理回路との間に第２のインバーター回路と、を有し、第１の信号処理回路は、第１のＴ型フリップフロップおよび第２のＴ型フリップフロップを有し、第１のＴ型フリップフロップおよび第２のＴ型フリップフロップは、それぞれカウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、第１のコンパレータから出力されたパルス信号は、第１のＴ型フリップフロップのカウント入力端子および第２のインバーター回路に入力され、第１のＴ型フリップフロップの出力端子から出力される第１の受信用矩形波信号は、第２のＴ型フリップフロップのカウント入力端子に入力され、第２の信号処理回路は、第３のＴ型フリップフロップおよび第４のＴ型フリップフロップを有し、第３のＴ型フリップフロップおよび第４のＴ型フリップフロップは、それぞれカウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、第２のコンパレータから出力されたパルス信号は、第３のＴ型フリップフロップのカウント入力端子および第１のインバーター回路に入力され、第３のＴ型フリップフロップの出力端子から出力される第２の受信用矩形波信号は、第４のＴ型フリップフロップのカウント入力端子に入力される電子回路である。
【００２０】
また、本発明の他の一態様は、互いに積層または隣接している少なくとも一の信号送信用のＩＣチップおよび信号受信用のＩＣチップを有し、信号送信用のＩＣチップは、第１のコイルが設けられた送信用回路を含み、信号受信用のＩＣチップは、受信用回路を含む半導体装置である。
【００２１】
また、本発明の他の一態様は、上記半導体装置を用いている電子機器である。
【発明の効果】
【００２２】
本発明の一態様によれば、信号の送受信をコントロールする回路は、エラー信号が検出された際には、再度送受信を行うことにより、安定した信号送受信が可能となり、信頼性の高い電子回路を提供することができる。また、該電子回路を用いることで信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様の受信回路を説明する図。
【図２】本発明の一態様の受信回路を説明するタイミングチャート。
【図３】本発明の一態様の受信回路を説明するタイミングチャート。
【図４】本発明の一態様の受信回路を説明するタイミングチャート。
【図５】本発明の一態様の受信回路を説明する図。
【図６】本発明の一態様の受信回路を説明するタイミングチャート。
【図７】本発明の一態様の受信回路を説明するタイミングチャート。
【図８】本発明の一態様の受信回路を説明するタイミングチャート。
【図９】本発明の一態様のＬＳＩチップを説明する図。
【図１０】本発明の一態様のメモリカードを説明する図。
【図１１】従来技術の受信回路の構成例を説明する図。
【図１２】従来技術の受信回路におけるタイミングチャート。
【図１３】従来技術の受信回路においてエラー信号が発生した場合のタイミングチャート。
【発明を実施するための形態】
【００２４】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２５】
なお、図面において示す各構成の、位置、大きさ、範囲などは、理解を容易にするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
【００２６】
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００２７】
（実施の形態１）
本実施の形態では、本発明の一態様の受信回路について図１乃至図４を用いて説明する。
【００２８】
＜回路構成例＞
まず、本実施の形態で説明する送信用回路１１０および受信用回路１２０の回路構成について図１を用いて説明する。図１は、送信用回路の構成の一部と、本実施の形態で示す第１の信号処理回路および第２の信号処理回路にＤ型フリッププロップ（以後、Ｄ−ＦＦ：Ｄｅｌａｙｅｄ−Ｆｌｉｐ  Ｆｌｏｐと呼ぶ）を用いた受信用回路の構成の一例を示す回路図である。
【００２９】
送信用回路１１０は、コイルを用いて送信用矩形波信号（ＴＸＤＡＴＡ）を送信する機能を有する回路である。本実施の形態の送信用回路１１０はコイル１１１を有し、コイル１１１の一方の端子は接地電位線に接続され、他方の端子には送信用矩形波信号（ＴＸＤＡＴＡ）が入力される。なお、本実施の形態では、コイル１１１の一方の端子を接地する構成としているが、これに限定されず、他の機能素子や回路などと接続していても良い。また、この構成に限定されることはなく、送信用矩形波信号（ＴＸＤＡＴＡ）により、コイルに流れる電流の変化が分かる構成を採用しても良い。
【００３０】
本発明の一態様に係る受信用回路１２０は、コイル１２１、第１のコンパレータ１２３ａ、第２のコンパレータ１２３ｂ、第１の信号処理回路１２５および第２の信号処理回路１２６を有し、第１の信号処理回路１２５は、第１のＤ−ＦＦ１２５ａおよび第２のＤ−ＦＦ１２５ｂを有し、第２の信号処理回路１２６は、第３のＤ−ＦＦ１２６ａおよび第４のＤ−ＦＦ１２６ｂを有する。
【００３１】
コイル１２１は、送信用回路１１０内のコイル１１１が出力する信号に応じて、電磁誘導現象により両端に電位差（誘導起電力ＶＲ）が生じる。本実施の形態では、コイル１２１の一方の端子が接地電位線と接続され、コイル１２１の他方の端子が第１のコンパレータ１２３ａの＋端子および第２のコンパレータ１２３ｂの−端子と接続されている。
【００３２】
ここで、コイル１１１とコイル１２１との位置関係を明確にするため、図１に示すそれぞれのコイルの一方の端子には黒丸を記している。具体的には、結合係数が正の場合、それぞれの黒丸を記した一方の端子に対して、コイル１１１の流す電流の向きと、コイル１２１の流す電流の向きとが一致するとする。なお、本実施の形態では、コイル間の結合係数は正であるとする。
【００３３】
本実施の形態の以下の説明では、図１に示す受信用回路１２０において、第１のコンパレータ１２３ａと、後で説明する第１のＤ−ＦＦ１２５ａのクロック端子と、第３のＤ−ＦＦ１２６ａのリセット端子および第４のＤ−ＦＦ１２６ｂのリセット端子と、の接続により構成されるノードを、ｎｏｄｅ（Ａ）とする。また、第２のコンパレータ１２３ｂと、後で説明する第３のＤ−ＦＦ１２６ａのクロック端子と、第１のＤ−ＦＦ１２５ａのリセット端子および第２のＤ−ＦＦ１２５ｂのリセット端子と、の接続により構成されるノードを、ｎｏｄｅ（Ｂ）とする。
【００３４】
第１のコンパレータ１２３ａは、コイル１２１から生じる誘導起電力（ＶＲ）と第１の基準電圧（ＶＨ）とを比較し、この結果に基づく信号をｎｏｄｅ（Ａ）に出力する機能を有する。第１の基準電圧（ＶＨ）には０Ｖより高い電圧を用いる。本実施の形態では、第１のコンパレータ１２３ａの＋端子には誘導起電力（ＶＲ）が入力され、−端子には第１の基準電圧（ＶＨ）が入力される構成とした。第１のコンパレータ１２３ａは、この構成に限定されることはなく、少なくとも上記目的を果たす構成であれば何を用いても良い。
【００３５】
第２のコンパレータ１２３ｂは、コイル１２１から生じる誘導起電力（ＶＲ）と第２の基準電圧（ＶＬ）とを比較し、この結果に基づく信号をｎｏｄｅ（Ｂ）に出力する機能を有する。第２の基準電圧（ＶＬ）には０Ｖ未満の電圧を用いる。本実施の形態では、第２のコンパレータ１２３ｂの＋端子には第２の基準電圧（ＶＬ）が入力され、−端子には誘導起電力（ＶＲ）が入力される構成とした。第２のコンパレータ１２３ｂは、この構成に限定されることはなく、少なくとも上記目的を果たす構成であれば何を用いても良い。
【００３６】
第１のＤ−ＦＦ１２５ａ、第２のＤ−ＦＦ１２５ｂ、第３のＤ−ＦＦ１２６ａおよび第４のＤ−ＦＦ１２６ｂは、クロック端子（＞）、データ入力端子（Ｄ）、リセット端子（Ｒ）、出力端子（Ｑ）および反転出力端子（／Ｑ）を有する。
【００３７】
第１のＤ−ＦＦ１２５ａの出力端子（Ｑ）は、第１の受信用矩形波信号（ＲＸＤＡＴＡ）を出力し、第２のＤ−ＦＦ１２５ｂの出力端子（Ｑ）は、第１のエラー信号（Ｅｒｒｏｒ１）を出力し、第３のＤ−ＦＦ１２６ａの出力端子（Ｑ）は、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）を出力し、第４のＤ−ＦＦ１２６ｂの出力端子（Ｑ）は、第２のエラー信号（Ｅｒｒｏｒ２）を出力する。
【００３８】
エラー信号の検出が本発明の一態様の目的であるため、エラー信号の種類を区別する必要はないが、本実施の形態では、構成要素の混同を避けるためにエラー信号を第１のエラー信号（Ｅｒｒｏｒ１）および第２のエラー信号（Ｅｒｒｏｒ２）と区別している。
【００３９】
第１の受信用矩形波信号（ＲＸＤＡＴＡ）の反転出力信号は、第１のＤ−ＦＦ１２５ａのデータ入力端子および第２のＤ−ＦＦ１２５ｂのクロック端子に入力される。第１のエラー信号（Ｅｒｒｏｒ１）の反転出力信号は、第２のＤ−ＦＦ１２５ｂのデータ入力端子に入力される。第２の受信用矩形波信号（／ＲＸＤＡＴＡ）の反転出力信号は、第３のＤ−ＦＦ１２６ａのデータ入力端子および第４のＤ−ＦＦ１２６ｂのクロック端子に入力される。第２のエラー信号（Ｅｒｒｏｒ２）の反転出力信号は、第４のＤ−ＦＦ１２６ｂのデータ入力端子に入力される。第１のコンパレータ１２３ａの出力は、第１のＤ−ＦＦ１２５ａのクロック端子、第３のＤ−ＦＦ１２６ａおよび第４のＤ−ＦＦ１２６ｂのリセット端子にそれぞれ入力される。第２のコンパレータ１２３ｂの出力は、第３のＤ−ＦＦ１２６ａのクロック端子、第１のＤ−ＦＦ１２５ａおよび第２のＤ−ＦＦ１２５ｂのリセット端子に入力される。
【００４０】
＜回路動作例＞
次に、図１に加えて図２を用いて、受信時の回路動作について説明する。図２は信号を送受信する際のタイミングチャートの一例である。図２（Ａ）は、送信用回路１１０のコイル１１１に入力される送信用矩形波信号（ＴＸＤＡＴＡ）、図２（Ｂ）は誘導起電力（ＶＲ）、図２（Ｃ）は図２（Ｂ）におけるｎｏｄｅ（Ａ）のパルス信号、図２（Ｄ）は図２（Ｂ）におけるｎｏｄｅ（Ｂ）のパルス信号、図２（Ｅ）は第１の受信用矩形波信号（ＲＸＤＡＴＡ）の、時間に対する電圧の推移をそれぞれ示している。
【００４１】
まず、各Ｄ−ＦＦの初期状態について説明する。なお、Ｄ−ＦＦは、二値の信号（高レベル（Ｈｉｇｈレベル）、低レベル（Ｌｏｗレベル））によって動作する論理回路であり、Ｄ−ＦＦのクロック端子がＨｉｇｈレベルになると、データ入力端子の信号が出力端子から出力されるように動作する。第１のＤ−ＦＦ１２５ａ、第２のＤ−ＦＦ１２５ｂおよび第４のＤ−ＦＦ１２６ｂの初期状態は、出力端子（Ｑ）がＬｏｗレベル電圧、反転出力端子（／Ｑ）がＨｉｇｈレベル電圧であり、第３のＤ−ＦＦ１２６ａの初期状態は、出力端子（Ｑ）がＨｉｇｈレベル電圧、反転出力端子（／Ｑ）がＬｏｗレベル電圧である。
【００４２】
また、各Ｄ−ＦＦは、クロック信号が立ち上がるタイミングでデータ入力端子の情報が出力端子の情報として出力されるが、このタイミングに限られる必要はない。
【００４３】
図２に示す送信用矩形波信号（ＴＸＤＡＴＡ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に推移した期間５１について説明する。送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧に推移する間、コイル１１１に電流が流れ、電磁誘導現象によりコイル１２１の両端に電位差（誘導起電力ＶＲ）が生じる。
【００４４】
上記で説明したとおり、コイル１１１とコイル１２１との間の結合係数は正であるため、図２（Ｂ）に示したように誘導起電力（ＶＲ）は正の値のパルス的な波形を示す。本実施の形態では、送信用矩形波信号（ＴＸＤＡＴＡ）のＬｏｗレベル電圧を０Ｖ、Ｈｉｇｈレベル電圧を３Ｖ、初期状態の誘導起電力（ＶＲ）は０Ｖであるが、これに限られる必要はない。
【００４５】
図２（Ｃ）のＡ１に示すように、受信用回路１２０のコイル１２１から出力される正の値のパルスが入力されると、第１のコンパレータ１２３ａにより、誘導起電力（ＶＲ）と第１の基準電圧（ＶＨ）を比較し、誘導起電力（ＶＲ）が第１の基準電圧（ＶＨ）より高くなるとこの変化に応じてｎｏｄｅ（Ａ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化する。その後、ｎｏｄｅ（Ａ）はＬｏｗレベル電圧に収束する。
【００４６】
第１のＤ−ＦＦ１２５ａのクロック端子にｎｏｄｅ（Ａ）のパルスが入力されると、ｎｏｄｅ（Ａ）のパルスが立ち上がるタイミングで第１のＤ−ＦＦ１２５ａのデータ入力端子の情報が第１の受信用矩形波信号（ＲＸＤＡＴＡ）として出力される。ここで、初期状態において第１のＤ−ＦＦ１２５ａのデータ入力端子はＨｉｇｈレベル電圧である。つまり、第１の受信用矩形波信号（ＲＸＤＡＴＡ）としてＨｉｇｈレベル電圧（３Ｖ）が出力される。
【００４７】
一方、同時に第３のＤ−ＦＦ１２６ａのリセット端子および第４のＤ−ＦＦ１２６ｂのリセット端子にｎｏｄｅ（Ａ）の電圧（Ｈｉｇｈレベル電圧）が入力される。
【００４８】
これにより、初期状態において第２の受信用矩形波信号（／ＲＸＤＡＴＡ）はＨｉｇｈレベル電圧（３Ｖ）であった情報がリセットされ、第３のＤ−ＦＦ１２６ａおよび第４のＤ−ＦＦ１２６ｂはデフォルト状態（出力端子がＬｏｗレベル電圧、反転出力端子がＨｉｇｈレベル電圧）になり、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）として、Ｌｏｗレベル電圧（０Ｖ）が出力される。
【００４９】
以上により、期間５１では、送信用矩形波信号（ＴＸＤＡＴＡ）がＬｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に推移すると、第１の受信用矩形波信号（ＲＸＤＡＴＡ）が０Ｖ（初期状態）から３Ｖに変化し（図２（Ｅ）参照）、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）は３Ｖ（初期状態）から０Ｖ（デフォルト状態）に変化する（図示しない）。
【００５０】
続いて、図２に示す送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧からＬｏｗレベル電圧に推移した期間５２について説明する。送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧からＬｏｗレベル電圧に推移する間、上記で説明したとおり、コイル１１１とコイル１２１との間の結合係数は正であるため、電磁誘導現象によりコイル１２１には上記とは逆向きの電位差（誘導起電力ＶＲ）が生じる。つまり、誘導起電力（ＶＲ）は負の値のパルス的な波形を示す。
【００５１】
図２（Ｄ）のＢ１に示すように、受信用回路１２０のコイル１２１から出力される負の値のパルスが入力されると、上記と同様、第２のコンパレータ１２３ｂにより、誘導起電力（ＶＲ）と第２の基準電圧（ＶＬ）をそれぞれ比較し、誘導起電力（ＶＲ）が第２の基準電圧（ＶＬ）より低くなるとこの変化に応じてｎｏｄｅ（Ｂ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化する。その後、ｎｏｄｅ（Ｂ）はＬｏｗレベル電圧に収束する。
【００５２】
第１のＤ−ＦＦ１２５ａのリセット端子および第２のＤ−ＦＦ１２５ｂのリセット端子にｎｏｄｅ（Ｂ）の電圧（Ｈｉｇｈレベル電圧）が入力されて、期間５１において第１の受信用矩形波信号（ＲＸＤＡＴＡ）はＨｉｇｈレベル電圧（３Ｖ）であった情報がリセットされる。第１のＤ−ＦＦ１２５ａおよび第２のＤ−ＦＦ１２５ｂは、デフォルト状態（出力端子がＬｏｗレベル電圧、反転出力端子がＨｉｇｈレベル電圧）になり、第１の受信用矩形波信号（ＲＸＤＡＴＡ）は、Ｌｏｗレベル電圧（０Ｖ）が出力される。
【００５３】
一方、同時に期間５１の処理により、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）はＬｏｗレベル電圧（０Ｖ）である。そして、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）の反転出力信号により第３のＤ−ＦＦ１２６ａのデータ入力端子はＨｉｇｈレベル電圧である。
【００５４】
第３のＤ−ＦＦ１２６ａのクロック端子にｎｏｄｅ（Ｂ）のパルスが入力され、ｎｏｄｅ（Ｂ）のパルスが立ちあがるタイミングでＨｉｇｈレベル電圧である第３のＤ−ＦＦ１２６ａのデータ入力端子の情報が第２の受信用矩形波信号（／ＲＸＤＡＴＡ）となり、Ｈｉｇｈレベル電圧（３Ｖ）が出力される。
【００５５】
以上により、期間５２では、送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移すると、第１の受信用矩形波信号（ＲＸＤＡＴＡ）は３Ｖ（期間５１）から０Ｖ（デフォルト状態）に変化し（図２（Ｅ）参照）、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）が０Ｖから３Ｖに変化する（図示しない）。
【００５６】
以上のように、ノイズが生じていない場合、送信用矩形波信号（ＴＸＤＡＴＡ）が第１の受信用矩形波信号（ＲＸＤＡＴＡ）に反映されることによって、情報の送受信が正常に行われている。ｎｏｄｅ（Ａ）のパルスとｎｏｄｅ（Ｂ）のパルスが交互に発生するため、ｎｏｄｅ（Ａ）のパルスにより第３のＤ−ＦＦ１２６ａおよび第４のＤ−ＦＦ１２６ｂの情報がリセットされるので、エラー信号が立ち上がることはない。
【００５７】
また、ｎｏｄｅ（Ｂ）のパルスにより第１のＤ−ＦＦ１２５ａおよび第２のＤ−ＦＦ１２５ｂの情報がリセットされるので、エラー信号が立ち上がることはない。
【００５８】
続いて、送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧からＬｏｗレベル電圧に推移する間にノイズ”ＮＯＩＳＥ１”が生じた期間５３について説明する。
【００５９】
図３は図２の期間５３について詳しく示している。図３（Ａ）は、期間５３における送信用回路１１０のコイル１１１に出力される送信用矩形波信号（ＴＸＤＡＴＡ）、図３（Ｂ）は期間５３における誘導起電力（ＶＲ）、図３（Ｃ）は期間５３におけるｎｏｄｅ（Ｂ）のパルス信号、図３（Ｄ）は期間５３における第１の受信用矩形波信号（ＲＸＤＡＴＡ）、図３（Ｅ）は期間５３における第２の受信用矩形波信号（／ＲＸＤＡＴＡ）、図３（Ｆ）は期間５３における第２の受信用矩形波信号（／ＲＸＤＡＴＡ）の反転出力信号（／Ｑ）、図３（Ｇ）は期間５３における第２のエラー信号（Ｅｒｒｏｒ２）の、時間に対する電圧の推移をそれぞれ示している。
【００６０】
ノイズ”ＮＯＩＳＥ１”が生じていない本来の信号は、図３（Ｄ）の破線で示すように第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＨｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移するが、ノイズ”ＮＯＩＳＥ１”が生じてしまった信号は、図３（Ｄ）の実線で示すように第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＨｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移してしまい、転送する信号に誤りが生じている。
【００６１】
図３（Ｃ）のノイズ”ＮＯＩＳＥ１”に示すように、受信用回路１２０のコイル１２１から出力される負の値のパルスが入力されると、第２のコンパレータ１２３ｂにより、誘導起電力（ＶＲ）と第２の基準電圧（ＶＬ）をそれぞれ比較し、誘導起電力（ＶＲ）が第２の基準電圧（ＶＬ）より低くなるとこの変化に応じてｎｏｄｅ（Ｂ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化する。その後、ｎｏｄｅ（Ｂ）はＬｏｗレベル電圧に収束する。
【００６２】
図３（Ｅ）に示すように、期間５３のはじめの段階では、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）はＬｏｗレベル電圧（０Ｖ）である。そして、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）の反転出力信号により第３のＤ−ＦＦ１２６ａのデータ入力端子はＨｉｇｈレベル電圧である。
【００６３】
従って、ノイズ”ＮＯＩＳＥ１”によって、第３のＤ−ＦＦ１２６ａのクロック端子にｎｏｄｅ（Ｂ）のパルスが入力され、ｎｏｄｅ（Ｂ）のパルスが立ち上がるタイミングでＨｉｇｈレベル電圧である第３のＤ−ＦＦ１２６ａのデータ入力端子の情報が第２の受信用矩形波信号（／ＲＸＤＡＴＡ）となり、Ｈｉｇｈレベル電圧（３Ｖ）が出力される。
【００６４】
さらに加えて、図３（Ｃ）のＢ２に示すように、受信用回路１２０のコイル１２１に適切なタイミングで負の値のパルスが入力されると、再度、第２のコンパレータ１２３ｂにより、ｎｏｄｅ（Ｂ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化し、第３のＤ−ＦＦ１２６ａのクロック端子にｎｏｄｅ（Ｂ）のパルスが入力される。
【００６５】
そして、ノイズ”ＮＯＩＳＥ１”が生じた後の状態において第３のＤ−ＦＦ１２６ａのデータ入力端子がＬｏｗレベル電圧である。上記パルスが立ち上がるタイミングで第２の受信用矩形波信号（／ＲＸＤＡＴＡ）は、Ｈｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移する。同時に、図３（Ｆ）に示すように第２の受信用矩形波信号（／ＲＸＤＡＴＡ）の反転出力信号はＬｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に推移することになる。
【００６６】
第４のＤ−ＦＦ１２６ｂは、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）の反転出力信号がＬｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に立ち上がる直前においてデフォルト状態（出力端子がＬｏｗレベル電圧、反転出力端子がＨｉｇｈレベル電圧）である。
【００６７】
図３（Ｇ）に示すように、第４のＤ−ＦＦ１２６ｂのクロック端子がＬｏｗレベル電圧からＨｉｇｈレベル電圧に立ち上がるタイミングでＨｉｇｈレベル電圧である第４のＤ−ＦＦ１２６ｂのデータ入力端子の情報が第２のエラー信号（Ｅｒｒｏｒ２）となり、第２のエラー信号（Ｅｒｒｏｒ２）が立ち上がる。
【００６８】
このエラー信号をエラー”Ｓｉｇｎａｌ  Ｅｒｒｏｒ”として検出する。エラーが検出された際には、エラーとして検出された期間（本実施の形態では、期間５３であり、具体的には、ノイズ”ＮＯＩＳＥ１”が生じる直前からＢ２のパルスが入力された直後）について再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い電子回路を提供することができる。また、該電子回路を用いることで信頼性の高い半導体装置を提供することができる。
【００６９】
続いて、送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧からＬｏｗレベル電圧に推移する際にノイズ”ＮＯＩＳＥ２”がＬｏｗレベル電圧を打ち消すように生じた期間５４について説明する。
【００７０】
図４は図２の期間５４について詳しく示している。図４（Ａ）は、期間５４における送信用回路１１０のコイル１１１に出力される送信用矩形波信号（ＴＸＤＡＴＡ）、図４（Ｂ）は期間５４における誘導起電力（ＶＲ）、図４（Ｃ）は期間５４におけるｎｏｄｅ（Ａ）のパルス信号、図４（Ｄ）は期間５４における第１の受信用矩形波信号（ＲＸＤＡＴＡ）、図４（Ｅ）は期間５４における第１の受信用矩形波信号（ＲＸＤＡＴＡ）の反転出力信号（／Ｑ）、図４（Ｆ）は期間５４における第１のエラー信号（Ｅｒｒｏｒ１）の、時間に対する電圧の推移をそれぞれ示している。
【００７１】
ノイズ”ＮＯＩＳＥ２”が生じていない本来の信号は、図４（Ｄ）の破線で示すように第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＨｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移し、さらに図４（Ｄ）の破線で示すように第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＬｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に推移するが、ノイズ”ＮＯＩＳＥ２”が生じてしまった信号は、図４（Ｄ）の実線で示すように第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＨｉｇｈレベル電圧（３Ｖ）のまま推移しており、転送する信号に誤りが生じている。
【００７２】
図４（Ｂ）に示す期間５４は、ノイズ”ＮＯＩＳＥ２”によって誘導起電力（ＶＲ）のＬｏｗレベル電圧を打ち消したため、その時の誘導起電力（ＶＲ）が第１の基準電圧（ＶＨ）よりも低く、かつ、第２の基準電圧（ＶＬ）よりも高いため、正負どちらのパルスも立ち上がらない。
【００７３】
図４（Ｃ）のＡ２に示すように、受信用回路１２０のコイル１２１から出力される正の値のパルスが入力されると、第１のコンパレータ１２３ａにより、誘導起電力（ＶＲ）と第１の基準電圧（ＶＨ）をそれぞれ比較し、誘導起電力（ＶＲ）が第１の基準電圧（ＶＨ）より高くなるとこの変化に応じてｎｏｄｅ（Ａ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化する。その後、ｎｏｄｅ（Ａ）はＬｏｗレベル電圧に収束する。
【００７４】
図４（Ｄ）に示すように期間５４のはじめの段階では、第１の受信用矩形波信号（ＲＸＤＡＴＡ）はＬｏｗレベル電圧（０Ｖ）である。第１の受信用矩形波信号（ＲＸＤＡＴＡ）の反転出力信号により第１のＤ−ＦＦ１２５ａのデータ入力端子はＨｉｇｈレベル電圧である。
【００７５】
第１のＤ−ＦＦ１２５ａのクロック端子にｎｏｄｅ（Ａ）のパルスが入力され、ｎｏｄｅ（Ａ）のパルスが立ち上がるタイミングでＨｉｇｈレベル電圧である第１のＤ−ＦＦ１２５ａのデータ入力端子の情報が第１の受信用矩形波信号（ＲＸＤＡＴＡ）となり、Ｈｉｇｈレベル電圧（３Ｖ）が出力される。
【００７６】
さらに加えて、図４（Ｃ）のＡ３に示すように、受信用回路１２０のコイル１２１に適切なタイミングで正の値のパルスが入力されると、再度、第１のコンパレータ１２３ａにより、ｎｏｄｅ（Ａ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化し、第１のＤ−ＦＦ１２５ａのクロック端子にｎｏｄｅ（Ａ）のパルスが入力される。
【００７７】
そして、図４（Ｃ）のＡ２に示すパルスの後の状態において第１のＤ−ＦＦ１２５ａのデータ入力端子がＬｏｗレベル電圧である。上記パルスが立ち上がるタイミングで第１の受信用矩形波信号（ＲＸＤＡＴＡ）は、Ｈｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移する。同時に、図４（Ｅ）に示すように第１の受信用矩形波信号（ＲＸＤＡＴＡ）の反転出力信号は、Ｌｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に推移することになる。
【００７８】
第２のＤ−ＦＦ１２５ｂは、第１の受信用矩形波信号（ＲＸＤＡＴＡ）の反転出力信号がＬｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に立ち上がる直前においてデフォルト状態（出力端子がＬｏｗレベル電圧、反転出力端子がＨｉｇｈレベル電圧）である。
【００７９】
図４（Ｆ）に示すように、第２のＤ−ＦＦ１２５ｂのクロック端子がＬｏｗレベル電圧からＨｉｇｈレベル電圧に立ち上がるタイミングでＨｉｇｈレベル電圧である第２のＤ−ＦＦ１２５ｂのデータ入力端子の情報が第１のエラー信号（Ｅｒｒｏｒ１）となり、第１のエラー信号（Ｅｒｒｏｒ１）が立ち上がる。
【００８０】
このエラー信号をエラー”Ｓｉｇｎａｌ  Ｅｒｒｏｒ”として検出する。エラーが検出された際には、エラーとして検出された期間（本実施の形態では、期間５４であり、具体的には、Ａ２のパルスが入力される直前からＡ３のパルスが入力された直後）について再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い電子回路を提供することができる。また、該電子回路を用いることで信頼性の高い半導体装置を提供することができる。
【００８１】
本実施の形態の一態様は、本明細書で例示する他の実施の形態と適宜組み合わせて実施することができる。
【００８２】
（実施の形態２）
本実施の形態では、本発明の一態様の受信回路について図５乃至図８を用いて説明する。
【００８３】
＜回路構成例＞
まず、本実施の形態で説明する送信用回路１１０、および受信用回路２２０の回路構成について図５を用いて説明する。図５は、送信用回路の構成の一部と、本実施の形態で示す第１の信号処理回路および第２の信号処理回路にＴ型フリッププロップ（以後、Ｔ−ＦＦ：Ｔｏｇｇｌｅ−Ｆｌｉｐ  ＦｌｏｐまたはＴｒｉｇｇｅｒｅｄ−Ｆｌｉｐ  Ｆｌｏｐと呼ぶ）を用いた受信用回路の構成の一例を示す回路図である。
【００８４】
送信用回路１１０は、コイルを用いて送信用矩形波信号（ＴＸＤＡＴＡ）を送信する機能を有する回路である。本実施の形態の送信用回路１１０はコイル１１１を有しており、実施の形態１で示したものと同じ構成である。
【００８５】
受信用回路２２０は、コイル２２１、第１のコンパレータ２２３ａ、第２のコンパレータ２２３ｂ、第１の信号処理回路２２５および第２の信号処理回路２２６、第１のインバーター回路２２７ａおよび第２のインバーター回路２２７ｂを有する。
【００８６】
本実施の形態に示す構成における実施の形態１との相違点は、第１の信号処理回路１２５および第２の信号処理回路１２６を第１の信号処理回路２２５および第２の信号処理回路２２６に置き換え、第２のコンパレータ２２３ｂと第１の信号処理回路２２５との間に第１のインバーター回路２２７ａと、第１のコンパレータ２２３ａと第２の信号処理回路２２６との間に第２のインバーター回路２２７ｂとを有している点である。
【００８７】
コイル２２１はコイル１２１と、第１のコンパレータ２２３ａは第１のコンパレータ１２３ａと、第２のコンパレータ２２３ｂは第２のコンパレータ１２３ｂとそれぞれ同様のものを用いることができる。
【００８８】
第１の信号処理回路２２５は、第１のＴ−ＦＦ２２５ａおよび第２のＴ−ＦＦ２２５ｂを有し、第２の信号処理回路２２６は、第３のＴ−ＦＦ２２６ａおよび第４のＴ−ＦＦ２２６ｂを有する。
【００８９】
本実施の形態の以下の説明では、図５に示す受信用回路２２０において、第１のコンパレータ２２３ａと、後で説明する第１のＴ−ＦＦ２２５ａのカウント入力端子と、の接続により構成されるノードを、ｎｏｄｅ（Ａ）とする。また、第２のコンパレータ２２３ｂと、後で説明する第３のＴ−ＦＦ２２６ａのカウント入力端子と、の接続により構成されるノードを、ｎｏｄｅ（Ｂ）とする。
【００９０】
第１のＴ−ＦＦ２２５ａ、第２のＴ−ＦＦ２２５ｂ、第３のＴ−ＦＦ２２６ａおよび第４のＴ−ＦＦ２２６ｂは、カウント入力端子（Ｔ）、反転リセット端子（／Ｒ）、出力端子（Ｑ）および反転出力端子（／Ｑ）を有する。
【００９１】
第１のＴ−ＦＦ２２５ａの出力端子（Ｑ）は、第１の受信用矩形波信号（ＲＸＤＡＴＡ）を出力し、第２のＴ−ＦＦ２２５ｂの出力端子（Ｑ）は、第１のエラー信号（Ｅｒｒｏｒ１）を出力し、第３のＴ−ＦＦ２２６ａの出力端子（Ｑ）は、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）を出力し、第４のＴ−ＦＦ２２６ｂの出力端子（Ｑ）は、第２のエラー信号（Ｅｒｒｏｒ２）を出力する。
【００９２】
エラー信号の検出が目的であるため、エラー信号の種類を区別する必要はないが、本実施の形態では、構成要素の混同を避けるためにエラー信号を第１のエラー信号（Ｅｒｒｏｒ１）および第２のエラー信号（Ｅｒｒｏｒ２）と区別している。
【００９３】
第１の受信用矩形波信号（ＲＸＤＡＴＡ）は、第２のＴ−ＦＦ２２５ｂのカウント入力端子に入力される。
第２の受信用矩形波信号（／ＲＸＤＡＴＡ）は、第４のＴ−ＦＦ２２６ｂのカウント入力端子に入力される。第１のインバーター回路２２７ａの出力は、第１のＴ−ＦＦ２２５ａおよび第２のＴ−ＦＦ２２５ｂの反転リセット端子にそれぞれ入力される。第２のインバーター回路２２７ｂの出力は、第３のＴ−ＦＦ２２６ａおよび第４のＴ−ＦＦ２２６ｂの反転リセット端子にそれぞれ入力される。
【００９４】
＜回路動作例＞
次に、図５に加えて図６を用いて、受信時の回路動作について説明する。図６は信号を送受信する際のタイミングチャートの一例である。図６（Ａ）は、送信用回路１１０のコイル１１１に入力される送信用矩形波信号（ＴＸＤＡＴＡ）、図６（Ｂ）は誘導起電力（ＶＲ）、図６（Ｃ）は図６（Ｂ）におけるｎｏｄｅ（Ａ）のパルス信号、図６（Ｄ）は図６（Ｂ）におけるｎｏｄｅ（Ｂ）のパルス信号、図６（Ｅ）は第１の受信用矩形波信号（ＲＸＤＡＴＡ）の、時間に対する電圧の推移をそれぞれ示している。
【００９５】
図６と実施の形態１で用いた図２との相違点は、第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に立ち上がるタイミングが本実施の形態では、パルス信号が立ち下がる際、実施の形態１ではパルス信号が立ち上がる際であるかの点である。
【００９６】
まず、各Ｔ−ＦＦの初期状態について説明する。なお、Ｔ−ＦＦは、二値の信号（高レベル（Ｈｉｇｈレベル）、低レベル（Ｌｏｗレベル））によって動作する論理回路であり、Ｔ−ＦＦのカウント入力端子がＨｉｇｈレベルになると、出力端子の信号と反転出力端子の信号が交互に入れ替わるように動作する。第１のＴ−ＦＦ２２５ａ、第２のＴ−ＦＦ２２５ｂおよび第４のＴ−ＦＦ２２６ｂの初期状態は、出力端子（Ｑ）がＬｏｗレベル電圧、反転出力端子（／Ｑ）がＨｉｇｈレベル電圧であり、第３のＴ−ＦＦ２２６ａの初期状態は、出力端子（Ｑ）がＨｉｇｈレベル電圧、反転出力端子（／Ｑ）がＬｏｗレベル電圧である。
【００９７】
また、各Ｔ−ＦＦは、クロック信号が立ち下がるタイミングで出力端子がＬｏｗレベル電圧ならＨｉｇｈレベル電圧、出力端子がＨｉｇｈレベル電圧ならＬｏｗレベル電圧が出力されるが、このタイミングに限られる必要はない。
【００９８】
図６に示す送信用矩形波信号（ＴＸＤＡＴＡ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に推移した期間６１について説明する。送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧に推移する間、コイル１１１に電流が流れ、電磁誘導現象によりコイル２２１の両端に電位差（誘導起電力ＶＲ）が生じる。
【００９９】
上記で説明したとおり、コイル１１１とコイル２２１との間の結合係数は正であるため、図６（Ｂ）に示したように誘導起電力（ＶＲ）は正の値のパルス的な波形を示す。本実施の形態では、送信用矩形波信号（ＴＸＤＡＴＡ）のＬｏｗレベル電圧を０Ｖ、Ｈｉｇｈレベル電圧を３Ｖ、初期状態の誘導起電力（ＶＲ）は接地されている（０Ｖ）が、これに限られる必要はない。
【０１００】
図６（Ｃ）のＡ１に示すように、受信用回路２２０のコイル２２１から出力される正の値のパルスが入力されると、第１のコンパレータ２２３ａにより、誘導起電力（ＶＲ）と第１の基準電圧（ＶＨ）を比較し、誘導起電力（ＶＲ）が第１の基準電圧（ＶＨ）より高くなるとこの変化に応じてｎｏｄｅ（Ａ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化する。その後、ｎｏｄｅ（Ａ）はＬｏｗレベル電圧に収束する。
【０１０１】
ここで、初期状態において、第１の受信用矩形波信号（ＲＸＤＡＴＡ）はＬｏｗレベル電圧である。第１のＴ−ＦＦ２２５ａのカウント入力端子にｎｏｄｅ（Ａ）のパルスが入力されると、ｎｏｄｅ（Ａ）のパルスが立ち下がるタイミングで第１の受信用矩形波信号（ＲＸＤＡＴＡ）は、Ｌｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に変化し、Ｈｉｇｈレベル電圧（３Ｖ）が出力される。
【０１０２】
一方、同時に第３のＴ−ＦＦ２２６ａの反転リセット端子および第４のＴ−ＦＦ２２６ｂの反転リセット端子に第２のインバーター回路２２７ｂの出力（Ｌｏｗレベル電圧）が入力される。
【０１０３】
これにより、初期状態において第２の受信用矩形波信号（／ＲＸＤＡＴＡ）はＨｉｇｈレベル電圧（３Ｖ）であった情報がリセットされ、デフォルト状態（出力端子がＬｏｗレベル電圧、反転出力端子がＨｉｇｈレベル電圧）になり、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）は、Ｌｏｗレベル電圧（０Ｖ）が出力される。
【０１０４】
以上により、期間６１では、送信用矩形波信号（ＴＸＤＡＴＡ）がＬｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に推移すると、第１の受信用矩形波信号（ＲＸＤＡＴＡ）が０Ｖ（初期状態）から３Ｖに変化し（図６（Ｅ）参照）、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）は３Ｖ（初期状態）から０Ｖ（デフォルト状態）に変化する（図示しない）。
【０１０５】
続いて、図６に示す送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧からＬｏｗレベル電圧に推移した期間６２について説明する。送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧からＬｏｗレベル電圧に推移する間、上記で説明したとおり、コイル１１１とコイル２２１との間の結合係数は正であるため、電磁誘導現象によりコイル２２１には上記とは逆向きの電位差（誘導起電力ＶＲ）が生じる。つまり、誘導起電力（ＶＲ）は負の値のパルス的な波形を示す。
【０１０６】
図６（Ｄ）のＢ１に示すように、受信用回路２２０のコイル２２１から出力される負の値のパルスが入力されると、上記と同様、第２のコンパレータ２２３ｂにより、誘導起電力（ＶＲ）と第２の基準電圧（ＶＬ）をそれぞれ比較し、誘導起電力（ＶＲ）が第２の基準電圧（ＶＬ）より低くなるとこの変化に応じてｎｏｄｅ（Ｂ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化する。その後、ｎｏｄｅ（Ｂ）はＬｏｗレベル電圧に収束する。
【０１０７】
第１のＴ−ＦＦ２２５ａの反転リセット端子および第２のＴ−ＦＦ２２５ｂの反転リセット端子に第１のインバーター回路２２７ａの出力（Ｌｏｗレベル電圧）が入力されて、期間６１において第１の受信用矩形波信号（ＲＸＤＡＴＡ）はＨｉｇｈレベル電圧（３Ｖ）であった情報がリセットされる。第１のＴ−ＦＦ２２５ａおよび第２のＴ−ＦＦ２２５ｂは、デフォルト状態（出力端子（Ｑ）がＬｏｗレベル電圧、反転出力端子（／Ｑ）がＨｉｇｈレベル電圧）になり、第１の受信用矩形波信号（ＲＸＤＡＴＡ）は、Ｌｏｗレベル電圧（０Ｖ）が出力される。
【０１０８】
一方、同時に期間６１の処理により、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）はＬｏｗレベル電圧（０Ｖ）である。そして、第３のＴ−ＦＦ２２６ａのカウント入力端子にｎｏｄｅ（Ｂ）のパルスが入力され、ｎｏｄｅ（Ｂ）のパルスが立ち下がるタイミングで第２の受信用矩形波信号（／ＲＸＤＡＴＡ）は、Ｌｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に変化し、Ｈｉｇｈレベル電圧（３Ｖ）が出力される。
【０１０９】
以上により、期間６２では、送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移すると、第１の受信用矩形波信号（ＲＸＤＡＴＡ）は３Ｖ（期間６１）から０Ｖ（デフォルト状態）に変化し（図６（Ｅ）参照）、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）が０Ｖから３Ｖに変化する（図示しない）。
【０１１０】
以上のように、ノイズが生じていない場合、送信用矩形波信号（ＴＸＤＡＴＡ）が第１の受信用矩形波信号（ＲＸＤＡＴＡ）に反映されることによって、情報の送受信が正常に行われている。ｎｏｄｅ（Ａ）のパルスとｎｏｄｅ（Ｂ）のパルスが交互に発生するため、ｎｏｄｅ（Ａ）のパルスによる第２のインバーター回路２２７ｂの出力により第３のＴ−ＦＦ２２６ａおよび第４のＴ−ＦＦ２２６ｂの情報がリセットされてエラー信号が立ち上がることはない。
【０１１１】
また、ｎｏｄｅ（Ｂ）のパルスによる第１のインバーター回路２２７ａの出力により第１のＴ−ＦＦ２２５ａおよび第２のＴ−ＦＦ２２５ｂの情報がリセットされてエラー信号が立ち上がることはない。
【０１１２】
続いて、送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧からＬｏｗレベル電圧に推移する間にノイズ”ＮＯＩＳＥ１”が生じた期間６３について説明する。
【０１１３】
図７は図６の期間６３について詳しく示している。図７（Ａ）は、期間６３における送信用回路１１０のコイル１１１に出力される送信用矩形波信号（ＴＸＤＡＴＡ）、図７（Ｂ）は期間６３における誘導起電力（ＶＲ）、図７（Ｃ）は期間６３におけるｎｏｄｅ（Ｂ）のパルス信号、図７（Ｄ）は期間６３における第１の受信用矩形波信号（ＲＸＤＡＴＡ）、図７（Ｅ）は期間６３における第２の受信用矩形波信号（／ＲＸＤＡＴＡ）、図７（Ｆ）は期間６３における第２のエラー信号（Ｅｒｒｏｒ２）の、時間に対する電圧の推移をそれぞれ示している。
【０１１４】
図７と実施の形態１で用いた図３との相違点は、第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に立ち上がるタイミングが本実施の形態では、パルス信号が立ち下がる際、実施の形態１ではパルス信号が立ち上がる際であるかの点である。
【０１１５】
ノイズ”ＮＯＩＳＥ１”が生じていない本来の信号は、図７（Ｄ）の破線で示すように第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＨｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移するが、ノイズ”ＮＯＩＳＥ１”が生じてしまった信号は、図７（Ｄ）の実線で示すように第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＨｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移してしまい、転送する信号に誤りが生じている。
【０１１６】
図７（Ｃ）のノイズ”ＮＯＩＳＥ１”に示すように、受信用回路２２０のコイル２２１から出力される負の値のパルスが入力されると、第２のコンパレータ２２３ｂにより、誘導起電力（ＶＲ）と第２の基準電圧（ＶＬ）をそれぞれ比較し、誘導起電力（ＶＲ）が第２の基準電圧（ＶＬ）より低くなるとこの変化に応じてｎｏｄｅ（Ｂ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化する。その後、ｎｏｄｅ（Ｂ）はＬｏｗレベル電圧に収束する。
【０１１７】
図７（Ｅ）に示すように、期間６３のはじめの段階では、第２の受信用矩形波信号（／ＲＸＤＡＴＡ）はＬｏｗレベル電圧（０Ｖ）である。そして、第３のＴ−ＦＦ２２６ａのカウント入力端子にｎｏｄｅ（Ｂ）のパルスが入力され、ｎｏｄｅ（Ｂ）のパルスが立ち下がるタイミングで第２の受信用矩形波信号（／ＲＸＤＡＴＡ）は、Ｌｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に変化し、Ｈｉｇｈレベル電圧（３Ｖ）が出力される。
【０１１８】
また、同時に第４のＴ−ＦＦ２２６ｂのカウント入力端子（Ｔ）は、Ｌｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に立ち上がる。
【０１１９】
さらに加えて、図７（Ｃ）のＢ２に示すように、受信用回路２２０のコイル２２１に適切なタイミングで負の値のパルスが入力されると、再度、第２のコンパレータ２２３ｂにより、ｎｏｄｅ（Ｂ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化し、第３のＴ−ＦＦ２２６ａにクロック信号としてｎｏｄｅ（Ｂ）のパルスが入力される。
【０１２０】
そして、ノイズ”ＮＯＩＳＥ１”が生じた後の状態において第３のＴ−ＦＦ２２６ａの第２の受信用矩形波信号（／ＲＸＤＡＴＡ）がＨｉｇｈレベル電圧であり、上記パルスが立ち下がるタイミングで第２の受信用矩形波信号（／ＲＸＤＡＴＡ）は、Ｈｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移する。
【０１２１】
同時に、図７（Ｆ）に示すように、第４のＴ−ＦＦ２２６ｂのカウント入力端子は、Ｈｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧に立ち下がり、第２のエラー信号（Ｅｒｒｏｒ２）はＬｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に立ち上がることになる。
【０１２２】
このエラー信号をエラー”Ｓｉｇｎａｌ  Ｅｒｒｏｒ”として検出する。エラーが検出された際には、エラーとして検出された期間（本実施の形態では、期間６３であり、具体的には、ノイズ”ＮＯＩＳＥ１”が生じる直前からＢ２のパルスが入力された直後）について再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い電子回路を提供することができる。また、該電子回路を用いることで信頼性の高い半導体装置を提供することができる。
【０１２３】
続いて、送信用矩形波信号（ＴＸＤＡＴＡ）がＨｉｇｈレベル電圧からＬｏｗレベル電圧に推移する際にノイズ”ＮＯＩＳＥ２”がＬｏｗレベル電圧を打ち消すように生じた期間５４について説明する。
【０１２４】
図８は図６の期間６４について詳しく示している。図８（Ａ）は、期間６４における送信用回路１１０のコイル１１１に出力される送信用矩形波信号（ＴＸＤＡＴＡ）、図８（Ｂ）は期間６４における誘導起電力（ＶＲ）、図８（Ｃ）は期間６４におけるｎｏｄｅ（Ａ）のパルス信号、図８（Ｄ）は期間６４における第１の受信用矩形波信号（ＲＸＤＡＴＡ）、図８（Ｅ）は期間６４における第１のエラー信号（Ｅｒｒｏｒ１）の、時間に対する電圧の推移をそれぞれ示している。
【０１２５】
図８と実施の形態１で用いた図４との相違点は、第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に立ち上がるタイミングが本実施の形態では、パルス信号が立ち下がる際、実施の形態１ではパルス信号が立ち上がる際であるかの点である。
【０１２６】
ノイズ”ＮＯＩＳＥ２”が生じていない本来の信号は、図８（Ｄ）の破線で示すように第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＬｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に二度推移するが、ノイズ”ＮＯＩＳＥ２”が生じてしまった信号は、図８（Ｄ）の実線で示すように第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＨｉｇｈレベル電圧（３Ｖ）のまま推移しており、転送する信号に誤りが生じている。
【０１２７】
図８（Ｂ）に示す期間６４は、ノイズ”ＮＯＩＳＥ２”によって誘導起電力（ＶＲ）のＬｏｗレベル電圧を打ち消したため、その時の誘導起電力（ＶＲ）が第１の基準電圧（ＶＨ）よりも低く、かつ、第２の基準電圧（ＶＬ）よりも高いため、正負どちらのパルスも立ち上がらない。
【０１２８】
図８（Ｃ）のＡ２に示すように、受信用回路２２０のコイル２２１から出力される正の値のパルスが入力されると、第１のコンパレータ２２３ａにより、誘導起電力（ＶＲ）と第１の基準電圧（ＶＨ）をそれぞれ比較し、誘導起電力（ＶＲ）が第１の基準電圧（ＶＨ）より高くなるとこの変化に応じてｎｏｄｅ（Ａ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化する。その後、ｎｏｄｅ（Ａ）はＬｏｗレベル電圧に収束する。
【０１２９】
図８（Ｄ）に示すように、期間６４のはじめの段階では、第１の受信用矩形波信号（ＲＸＤＡＴＡ）はＬｏｗレベル電圧（０Ｖ）である。第１のＴ−ＦＦ２２５ａのカウント入力端子にｎｏｄｅ（Ａ）のパルスが入力され、ｎｏｄｅ（Ａ）のパルスが立ち下がるタイミングで第１の受信用矩形波信号（ＲＸＤＡＴＡ）は、Ｌｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に変化し、Ｈｉｇｈレベル電圧（３Ｖ）が出力される。
【０１３０】
また、同時に第２のＴ−ＦＦ２２５ｂのカウント入力端子は、Ｌｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に立ち上がる。
【０１３１】
さらに加えて、図８（Ｃ）のＡ３に示すように、受信用回路２２０のコイル２２１に適切なタイミングで正の値のパルスが入力されると、再度、第１のコンパレータ２２３ａにより、ｎｏｄｅ（Ａ）がＬｏｗレベル電圧からＨｉｇｈレベル電圧に変化し、第１のＴ−ＦＦ２２５ａにクロック信号としてｎｏｄｅ（Ａ）のパルスが入力される。
【０１３２】
そして、図８（Ｃ）のＡ２に示すパルスの後の状態において第１のＴ−ＦＦ２２５ａの第１の受信用矩形波信号（ＲＸＤＡＴＡ）がＨｉｇｈレベル電圧であり、上記パルスが立ち下がるタイミングで第１の受信用矩形波信号（ＲＸＤＡＴＡ）は、Ｈｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧（０Ｖ）に推移する。
【０１３３】
同時に、図８（Ｅ）に示すように、第２のＴ−ＦＦ２２５ｂのカウント入力端子は、Ｈｉｇｈレベル電圧（３Ｖ）からＬｏｗレベル電圧に立ち下がり、第１のエラー信号（Ｅｒｒｏｒ１）はＬｏｗレベル電圧（０Ｖ）からＨｉｇｈレベル電圧（３Ｖ）に立ち上がることになる。
【０１３４】
このエラー信号をエラー”Ｓｉｇｎａｌ  Ｅｒｒｏｒ”として検出する。エラーが検出された際には、エラーとして検出された期間（本実施の形態では、期間６４）について再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い電子回路を提供することができる。また、該電子回路を用いることで信頼性の高い半導体装置を提供することができる。
【０１３５】
本実施の形態の一態様は、本明細書で例示する他の実施の形態と適宜組み合わせて実施することができる。
【０１３６】
（実施の形態３）
本実施の形態では、本発明の一態様の受信用回路および送信用回路を搭載したＬＳＩチップ（ＩＣチップ）の一例について図９を用いて説明する。
【０１３７】
図９は、積層した３個のＬＳＩチップにおいて、それぞれの構成と信号のやりとりを説明するための模式図である。図９に示すＬＳＩチップ３０１乃至ＬＳＩチップ３０３は、それぞれ受信用回路と送信用回路とを複数個具備し、図９中の矢印は、送信用回路から受信用回路へ送信される信号の向きを示している。
【０１３８】
ＬＳＩチップ間の信号の送受信は、それぞれのＬＳＩチップに搭載された一対の送信用回路および受信用回路を用いて行われる。そのため、ＬＳＩチップを積層した際、一対の送信用回路と受信用回路とのそれぞれの有するコイル同士がほぼ重なるようにして配置すると、コイル間の結合係数を高めることができるため好ましい。送信用回路および受信用回路が有するコイルのサイズや形状は、ＬＳＩのチップサイズや積層した際のＬＳＩチップ間距離によって適宜設定すればよいが、例えば、対角１０μｍ〜数１００μｍのコイルを用いればよい。
【０１３９】
それぞれのＬＳＩチップには、電源電圧を供給する電源線が接続される。また、電源線に接続されたＬＳＩチップから電力を供給するための正弦波などの信号を送信し、他のＬＳＩチップがこれを受信した後、整流回路や定電圧回路等を用いて電源電圧を生成してもよい。
【０１４０】
また、それぞれのＬＳＩチップには、それぞれのＬＳＩチップの動作を同期させるためのクロック信号を入力する配線が接続される。また、ＬＳＩチップからこのようなクロック信号を送信し、他のＬＳＩチップがこれを受信することにより、ＬＳＩチップ間の動作を同期させる構成としてもよい。
【０１４１】
ＬＳＩチップ３０１とＬＳＩチップ３０２の間では、送信用回路３１２ａから受信用回路３１２ｂ、および送信用回路３２１ａから受信用回路３２１ｂに信号が送信される。また、ＬＳＩチップ３０２とＬＳＩチップ３０３の間では、送信用回路３２３ａから受信用回路３２３ｂ、および送信用回路３３２ａから受信用回路３３２ｂに信号が送受信される。さらに、ＬＳＩチップ３０１とＬＳＩチップ３０３の間では、送信用回路３１３ａから受信用回路３１３ｂ、および送信用回路３３１ａから受信用回路３３１ｂに信号が送信される。
【０１４２】
また、図９に示すように、ＬＳＩチップ３０２の送信用回路３２４ａから送信された信号を、受信用回路３２４ｂと受信用回路３２４ｃとがそれぞれ受信することにより、ＬＳＩチップ３０１とＬＳＩチップ３０３とが同じ信号を受信することもできる。
【０１４３】
このように、複数のＬＳＩチップを、受信用回路と送信用回路とが重なるように積層することにより、ＬＳＩチップ間に他のＬＳＩチップが挟まれた状態でも配線を引き回すことなく通信が可能となる。
【０１４４】
本実施の形態ではＬＳＩチップを３層積層した形態としたが、これに限られる必要はなく、２層でも良いし、４層以上積層しても良い。
【０１４５】
ここでＬＳＩチップを４層以上積層した場合、コイルの形状の異なる２対以上の送信用回路と受信用回路の対を重ねて配置することにより、チップサイズの増大を抑制することができる。例えば、一方のコイルは１つのループを持つように形成し、もう一方は２つのループを持ち、かつそれぞれのループの発生する磁界を磁界強度が等しく位相が逆になるように形成する。このような２種類のコイルは重ねても、それぞれの発生する磁界に干渉されることがないため、２対以上の受信用回路と送信用回路の対を重ねて配置しても誤動作せずに通信することができる。
【０１４６】
なお、ＬＳＩチップの形態として薄い樹脂膜などの薄膜上に形成した薄膜トランジスタを用いた構成としても良い。このような構成のＬＳＩチップは、厚さを数μｍ〜数十μｍ程度と薄くできるため、これに受信用回路と送信用回路を設けることによりコイル間の結合係数を高めることができる。したがってコイルサイズを小さくできるほか、低消費電力での無線通信が可能となるため好ましい。このような薄膜のＬＳＩチップは、例えば耐熱性の樹脂基板上に直接設ける、または、剥離層を設けたガラス基板上にＬＳＩチップを作製し、その後これを剥離して樹脂などの薄膜に転置して形成することができる。
【０１４７】
以上のようなＬＳＩチップに搭載する受信用回路および送信用回路に、上記実施の形態に示した受信用回路および送信用回路を適用することにより、エラーが検出された際には、再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い半導体装置を提供することができる。また、チップサイズが縮小された、無線通信可能なＬＳＩチップの積層とすることができる。さらに、上記受信用回路および送信用回路をＬＳＩチップに複数設けることにより、効果的にＬＳＩチップサイズを縮小することができる。
【０１４８】
本実施の形態は、本明細書で例示する他の実施の形態と適宜組み合わせて実施することができる。
【０１４９】
（実施の形態４）
本実施の形態では、本発明の一態様の受信用回路および送信用回路を搭載した記憶媒体の一例として、メモリカードの構成例について図１０を用いて説明する。
【０１５０】
図１０（Ａ）は、本実施の形態で例示するメモリカード３５０の模式図である。メモリカード３５０は、２つの受信用回路（受信用回路３５１ａ、受信用回路３５１ｂ）と一つの送信用回路（送信用回路３５２）を有する。
【０１５１】
受信用回路３５１ａは、電源電圧を生成するための信号を受信する。一方、受信用回路３５１ｂは、電子機器からの情報信号を受信する。送信用回路３５２は、メモリカードに書き込まれた情報などを電子機器に送信する。
【０１５２】
メモリカード３５０は、図示しない制御回路を有し、当該制御回路は受信用回路３５１ａ、受信用回路３５１ｂおよび送信用回路３５２と接続されている。当該制御回路は、受信用回路３５１ａ、受信用回路３５１ｂで受信した信号にしたがって後に説明する記憶素子への書き込み、読み出し等の動作を制御し、必要に応じて送信用信号を送信用回路３５２から出力するよう制御する。
【０１５３】
メモリカード３５０は記憶素子を有しており、電子機器からの書き込み信号にしたがって、情報を書き込むことができる。また、電子機器からの読み出し信号にしたがって、メモリカード３５０に書き込まれた情報を読み出すことができる。メモリカード３５０が有する記憶素子には、フラッシュメモリ、強誘電体メモリ、磁気抵抗メモリ、相変化メモリ、抵抗変化型メモリなどの書き込み、消去が可能なメモリや、一度だけ書き込みが可能なＯＴＰ（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍｍａｂｌｅ）メモリなどの不揮発性のメモリが挙げられる。また、メモリカード内に電池などの電源が搭載されている場合は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリも搭載してもよい。
【０１５４】
図１０（Ｂ）は、電子機器３６０によってメモリカード３５０と送受信を行う際の断面模式図であり、図１０（Ａ）に示す鎖線Ｘ−Ｙの断面に対応する。
【０１５５】
電子機器３６０は、受信用回路３６１、および送信用回路３６２と、図示しない送信用回路を有する。また、メモリカード３５０の受信用回路３５１ａ、受信用回路３５１ｂ、および送信用回路３５２と、電子機器３６０の送信用回路３６２、図示しない送信用回路、および受信用回路３６１とが、通信可能な範囲で重畳するようにメモリカード３５０が設置されるよう、電子機器３６０には窪みが設けられている。
【０１５６】
このようなメモリカードと、電子機器を用いることにより、接触電極の露出部をなくすことで大幅な面積縮小が可能となり、メモリカードの更なる小型化が可能となる。さらに、露出する電極が不要となるため、樹脂等で覆うことによる完全防水化や、電子機器側のカードを挿入するスロットを無くすことができるなどの効果を奏する。
【０１５７】
なお、本実施の形態では、メモリカードに２つの受信用回路と１つの送信用回路とを備えた構成としたが、この数に限られる必要はない。例えば、受信用回路を複数設置し、並行して信号を受信する構成とすることにより、信号の送受信の速度を速めることができる。
【０１５８】
また、本実施の形態では、メモリカードおよび電子機器の備える送信用回路、受信用回路を並べて配置する構成としたが、実施の形態３で説明した場合と同様、コイル形状を異ならせることによりこれらを積層しても良い。
【０１５９】
また、本実施の形態では、メモリカードと電子機器との位置を合わせるために電子機器に窪みを設ける構成としたが、これらの位置がずれないのであれば、どのような構成としてもよい。例えば、メモリカード側に窪みを設け、これとはまり合うような形状の凸部を電子機器に設けても良い。
【０１６０】
また、本実施の形態では、メモリカードの表裏や向きを明瞭化するため一端に切り欠き部を設けているが、その表裏や向きが明瞭であれば、どのような構成としても良い。例えばメモリカード表面に凹凸を設けたり、文字や印を用いたりしても良い。
【０１６１】
以上のようなメモリカードに搭載する受信用回路および送信用回路に、上記実施の形態に示した受信用回路および送信用回路を適用することにより、エラーが検出された際には、再度送受信を行うことにより、安定した信号送受信が可能となる。従って、信頼性の高い半導体装置を提供することができる。また、従来のメモリカードに比べてサイズの縮小された、無線通信可能なメモリカードとすることができる。また、電子機器の受信用回路および送信用回路にも適用することにより、電子機器のサイズも小さくすることができる。さらに上記受信用回路および送信用回路を複数設けることにより、効果的にメモリカードまたは電子機器のサイズを縮小することができる。
【０１６２】
本実施の形態は、本明細書で例示する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０１６３】
１０      送信用回路
１１      コイル
２０      受信用回路
２１      コイル
２３ａ    第１のコンパレータ
２３ｂ    第２のコンパレータ
２５      ラッチ回路
１１０    送信用回路
１１１    コイル
１２０    受信用回路
１２１    コイル
１２３ａ  第１のコンパレータ
１２３ｂ  第２のコンパレータ
１２５    第１の信号処理回路
１２５ａ    第１のＤ−ＦＦ
１２５ｂ    第２のＤ−ＦＦ
１２６    第２の信号処理回路
１２６ａ    第３のＤ−ＦＦ
１２６ｂ    第４のＤ−ＦＦ
２２０    受信用回路
２２１    コイル
２２３ａ  第１のコンパレータ
２２３ｂ  第２のコンパレータ
２２５    第１の信号処理回路
２２５ａ    第１のＴ−ＦＦ
２２５ｂ    第２のＴ−ＦＦ
２２６    第２の信号処理回路
２２６ａ    第３のＴ−ＦＦ
２２６ｂ    第４のＴ−ＦＦ
２２７ａ    第１のインバーター回路
２２７ｂ    第２のインバーター回路
３０１    ＬＳＩチップ
３０２    ＬＳＩチップ
３０３    ＬＳＩチップ
３１２ａ    送信用回路
３１２ｂ    受信用回路
３１３ａ    送信用回路
３１３ｂ    受信用回路
３２１ａ    送信用回路
３２１ｂ    受信用回路
３２３ａ    送信用回路
３２３ｂ    受信用回路
３２４ａ    送信用回路
３２４ｂ    受信用回路
３２４ｃ    受信用回路
３３１ａ    送信用回路
３３１ｂ    受信用回路
３３２ａ    送信用回路
３３２ｂ    受信用回路
３５０    メモリカード
３５１ａ    受信用回路
３５１ｂ    受信用回路
３５２    送信用回路
３６０    電子機器
３６１    受信用回路
３６２    送信用回路
【図１】
0005750031.tif 000002
【図２】
0005750031.tif 000003
【図３】
0005750031.tif 000004
【図４】
0005750031.tif 000005
【図５】
0005750031.tif 000006
【図６】
0005750031.tif 000007
【図７】
0005750031.tif 000008
【図８】
0005750031.tif 000009
【図９】
0005750031.tif 000010
【図１０】
0005750031.tif 000011
【図１１】
0005750031.tif 000012
【図１２】
0005750031.tif 000013
【図１３】
0005750031.tif 000014