(57)【特許請求の範囲】
【請求項１】
其々が互いに異なる層情報を保持し、其々において共通に受ける層アドレス信号及び前記層情報を比較し、一致した層において層選択信号が活性化され、前記層選択信号が活性化された層において各層が共通に受けるコマンド信号を内部に取り込み前記コマンド信号に応じた動作をする複数の被制御チップと、
前記層アドレス信号及び前記コマンド信号を出力する制御チップと、が互いに複数の貫通電極を用いて電気的に接続された半導体装置であって、
前記層アドレス信号を構成する各ビットの情報は前記被制御チップごとに少なくとも２本の第１の貫通電極を経由して伝送され、前記コマンド信号を構成する各ビットの情報は前記被制御チップごとに複数の第２の貫通電極のうち選択信号により選択された１本の貫通電極を経由して伝送されることを特徴とする半導体装置。
【請求項２】
前記制御チップは、それぞれ１番〜ｎ番（ｎは自然数）の番号が割り当てられ、それぞれ前記コマンド信号の対応するビットを出力するｎ個のドライバ回路を含み、
前記複数の被制御チップのそれぞれは、それぞれ１〜ｎ番の番号が割り当てられ、それぞれ前記コマンド信号の対応するビットが入力されるｎ個のレシーバ回路を含み、
前記複数の第２の貫通電極は、それぞれ１番〜ｎ＋ｍ番（ｍは自然数）の番号が割り当てられたｎ＋ｍ個の貫通電極を含み、
前記制御チップは、ｉ番（ｉは１〜ｎの整数）のドライバ回路をｉ番からｉ＋ｍ番の貫通電極のいずれかに接続することによって、前記ｎ個のドライバ回路をそれぞれ異なる貫通電極に接続する出力切り替え回路を含み、
前記複数の被制御チップのそれぞれは、ｉ番のレシーバ回路をｉ番からｉ＋ｍ番の貫通電極のいずれかに接続することによって、前記ｎ個のレシーバ回路をそれぞれ異なる貫通電極に接続する入力切り替え回路を含む、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記制御チップは、外部から供給される前記層アドレス信号をラッチする第１のラッチ回路と、外部から供給される前記コマンド信号をラッチする第２のラッチ回路とをさらに含み、
前記第１のラッチ回路は、クロック信号の一方のアクティブエッジに同期してラッチしたデータをそのまま出力するスルーラッチ型のラッチ回路であり、
前記第２のラッチ回路は、前記クロック信号の前記一方のアクティブエッジに同期してラッチしたデータを前記クロック信号の他方のアクティブエッジに同期して出力するエッジトリガー型のラッチ回路である、ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記複数の被制御チップのそれぞれは、前記層アドレス信号の各ビットと前記層情報の各ビットとを比較する複数の比較回路を備え、
前記複数の比較回路のそれぞれは、信号入力ノード、イネーブルノード及び信号出力ノードを有するクロックトインバータと、信号入力ノード、イネーブルノード及び信号出力ノードを有するトランスファゲートとを備え、前記層アドレス信号の対応するビット及び前記層情報の対応するビットの一方が前記クロックトインバータの前記信号入力ノード及び前記トランスファゲートの前記信号入力ノードに供給され、前記層アドレス信号の対応するビット及び前記層情報の対応するビットの他方が前記クロックトインバータの前記イネーブルノード及び前記トランスファゲートの前記イネーブルノードに供給され、前記クロックトインバータの前記信号出力ノード及び前記トランスファゲートの前記信号出力ノードが短絡されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記複数の被制御チップのそれぞれはメモリセルアレイが形成されたコアチップであり、
前記制御チップは前記コアチップを制御するインターフェースチップであり、
前記コアチップと前記インターフェースチップとの間で同時に入出力されるデータのビット数は、前記インターフェースチップと外部との間で同時に入出力されるデータのビット数よりも多い、ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
互いに異なる層情報を保持する複数の被制御チップと、
前記複数の被制御チップに対して層アドレス信号及びコマンド信号を共通に供給する制御チップと、を備え、
前記複数の被制御チップのそれぞれは、前記層アドレス信号と前記層情報とが一致した場合に層選択信号を活性化させる層アドレス比較回路と、前記層選択信号が活性化されている場合に前記コマンド信号を取り込むラッチ回路と、前記ラッチ回路に取り込まれた前記コマンド信号に応答して動作する制御回路と、当該チップを貫通して設けられ、前記層アドレス信号を伝送する複数の第１の貫通電極と、当該チップを貫通して設けられ、前記コマンド信号を伝送する複数の第２の貫通電極と、前記複数の第２の貫通電極のうち使用する貫通電極を選択する入力切り替え回路とを備え、
前記制御チップは、前記複数の第２の貫通電極のうち使用する貫通電極を選択する出力切り替え回路を備え、
前記層アドレス信号を構成する各ビットは、前記複数の第１の貫通電極のうち、前記被制御チップごとに並列接続された少なくとも２本の貫通電極を経由して伝送され、
前記コマンド信号を構成する各ビットは、前記出力切り替え回路及び前記入力切り替え回路によって選択された対応する１本の貫通電極を経由して伝送されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、制御チップと被制御チップとが貫通電極を介して接続された半導体装置に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）などの半導体装置に要求される記憶容量は年々増大している。近年においては、この要求を満たすため複数のメモリチップを積層し、シリコン基板に設けられた貫通電極を介してこれらを電気的に接続する方法が提案されている（特許文献１参照）。
【０００３】
特許文献１には、信号用の貫通電極の周囲を取り囲むように複数の電源用の貫通電極が配置された半導体装置が記載されている。これにより、信号の伝送に伴って発生する電磁ノイズを低減することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２１０１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１においては、１種類の電源を供給するために複数の貫通電極が用いられている。同様にして、信号用の貫通電極についても複数の貫通電極を並列に使用することが考えられるが、全ての信号に対して複数本の貫通電極を用いて伝送するとすれば、必要となる貫通電極の数が極めて多くなり効率的ではない。その一方で、各信号をそれぞれ固定的に割り当てられた１本の貫通電極を用いて伝送するとすれば、貫通電極に一つでも不良が生じると装置全体が不良になるという問題がある。したがって、貫通電極を用いて各信号をどのように伝送するかは、積層型の半導体装置の動作や面積に絡めて検討する必要がある。
【課題を解決するための手段】
【０００６】
貫通電極に不良が生じている場合、これを救済する手段としては下記の２通りの手段が考えられる。
【０００７】
１つ目の手段は、１信号につき複数本の貫通電極を並列に用いる手段である。これによれば、仮に１本の貫通電極が非導通である場合であっても、他の貫通電極によって導通状態を維持できる。また、複数の貫通電極を並列に接続するにあたっては切り替え回路などを用いた制御を必要としないため、切り替え回路などを経由することによる遅延が生じないという効果もある。その一方で、必要となる貫通電極の数が増えるため、チップ面積が増大するという不利益がある。
【０００８】
２つ目の手段は、１信号につき複数本の貫通電極を並列に用いるのではなく、ｎ本の信号線（ｎ本の貫通電極）に対して冗長の貫通電極を設けておき、不良がないときにはｎ本の貫通電極を選択して用い、ある貫通電極に不良があるときには冗長の貫通電極を選択して用いるように制御する手段である。この方法によれば、複数本の貫通電極を並列接続する場合と比して相対的に少ない面積増加で製品全体の不良を回避することができる。その一方で、使用する貫通電極を選択するための切り替え回路が必要となるため、切り替え回路を経由することによる遅延が生じるという不利益がある。
【０００９】
ここで、制御チップと複数の被制御チップが積層されたタイプの半導体装置においては、貫通電極を用いて各被制御チップに共通にコマンド信号等が供給されるため、当該コマンド信号がどの被制御チップに対して有効であるのかを特定する必要がある。被制御チップの特定は、層アドレス信号を各被制御チップに供給することにより各被制御チップ毎に層選択信号を活性化／非活性化させることにより行う。つまり、層選択信号が活性化される被制御チップにおいてはコマンド信号が取り込まれて実行され、層選択信号が非活性化される被制御チップにおいてはコマンド信号を受けるものの取り込まれずに実行もされない。したがって、制御チップから層アドレス信号及びコマンド信号を伝送するにあたっては、コマンド信号よりも相対的に層アドレス信号を早く伝送させる構成とすることが望ましい。本発明は、このような観点からなされたものである。
【００１０】
本発明による半導体装置は、其々が互いに異なる層情報を保持し、其々において共通に受ける層アドレス信号及び前記層情報を比較し、一致した層において層選択信号が活性化され、前記層選択信号が活性化された層において各層が共通に受けるコマンド信号を内部に取り込み前記コマンド信号に応じた動作をする複数の被制御チップと、前記層アドレス信号及び前記コマンド信号を出力する制御チップと、が互いに複数の貫通電極を用いて電気的に接続された半導体装置であって、前記層アドレス信号を構成する各ビットの情報は前記被制御チップごとに少なくとも２本の第１の貫通電極を経由して伝送され、前記コマンド信号を構成する各ビットの情報は前記被制御チップごとに複数の第２の貫通電極のうち選択信号により選択された１本の貫通電極を経由して伝送されることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、層アドレス信号については複数の貫通電極を用いて伝送し、コマンド信号については複数の貫通電極の中から選択された貫通電極を用いて伝送していることから、層アドレス信号の伝送速度がコマンド信号の伝送速度よりも速くなる。これにより、コマンド信号よりも先に層アドレス信号を各被制御チップに到達させることが可能となる。しかも、貫通電極に不良が生じている場合であっても、これにより半導体装置の全体が不良となることもない。
【図面の簡単な説明】
【００１２】
【図１】本発明の好ましい実施形態による半導体装置１０の構造を説明するための模式的な断面図である。
【図２】コアチップに設けられたＴＳＶの種類を説明するための図である。
【図３】図２（ａ）に示すタイプのＴＳＶ１の構造を示す断面図である。
【図４】半導体装置１０の主要部の回路構成を示すブロック図である。
【図５】ＴＳＶ駆動バッファ１０２とＴＳＶレシーバ１１２との接続関係を示す回路図である。
【図６】ＴＳＶ駆動バッファ１０３とＴＳＶレシーバ１１３との接続関係の原理を示す回路図である。
【図７】ｎ個の信号に対してｎ＋１個の貫通電極ＴＳＶを割り当てた例を示す回路図である。
【図８】ｎ個の信号に対してｎ＋２個の貫通電極ＴＳＶを割り当てた例を示す回路図である。
【図９】（ａ）はアドレスラッチ回路４１ｃの回路図であり、（ｂ）はコマンドラッチ回路３２ａの回路図である。
【図１０】（ａ）は層アドレス比較回路４７の一例を示す回路図であり、（ｂ）は、層アドレス比較回路４７の他の例を示す回路図である。
【図１１】半導体装置１０の効果を説明するためのタイミング図である。
【図１２】半導体装置１０の回路構成を示すブロック図である。
【図１３】半導体装置１０を用いたデータ処理システムの構成を示す模式的な断面図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１４】
図１は、本発明の好ましい実施形態による半導体装置１０の構造を説明するための模式的な断面図である。
【００１５】
図１に示すように、本実施形態による半導体装置１０は、互いに同一の機能、構造を持ち、夫々同一の製造マスクで製作された８枚のコアチップＣＣ０〜ＣＣ７、コアチップとは異なる製造マスクで製作された１枚のインターフェースチップＩＦ及び１枚のインターポーザＩＰが積層された構造を有している。コアチップＣＣ０〜ＣＣ７及びインターフェースチップＩＦはシリコン基板を用いた半導体チップであり、いずれもシリコン基板を貫通する多数の貫通電極ＴＳＶ（Through Silicon Via）によって上下に隣接するチップと電気的に接続されている。一方、インターポーザＩＰは樹脂からなる回路基板であり、その裏面ＩＰｂには複数の外部端子（半田ボール）ＳＢが形成されている。
【００１６】
コアチップＣＣ０〜ＣＣ７は、「外部端子を介して外部とのインターフェースを行ういわゆるフロントエンド部と複数の記憶セルとそれら記憶セルへアクセスするいわゆるバックエンド部の両者を含む周知で一般的なそれ自身が単体チップでも動作し、メモリコントローラと直接通信できる通常のメモリチップである特に限定されないが１ＧｂのＤＤＲ３（Double Data Rate 3）型ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）」に含まれる回路ブロックのうち、外部とのインターフェースを行ういわゆるフロントエンド部（フロントエンド機能）が削除された半導体チップである。言い換えれば、原則として、バックエンド部に属する回路ブロックのみが集積された半導体チップである。フロントエンド部に含まれる回路ブロックとしては、メモリセルアレイとデータ入出力端子との間で入出力データのパラレル／シリアル変換を行うパラレルシリアル変換回路（データラッチ回路）や、データの入出力タイミングを制御するＤＬＬ（Delay Locked Loop）回路などが挙げられる。詳細は後述する。インターフェースチップＩＦは、フロントエンド部のみが集積された半導体チップである。よって、インターフェースチップの動作周波数は、コアチップの動作周波数よりも高い。コアチップＣＣ０〜ＣＣ７にはフロントエンド部に属するこれらの回路は含まれていないため、コアチップの製造過程において、そのコアチップがウェハ状態で実施されるテスト動作時を除きコアチップＣＣ０〜ＣＣ７を単体で動作させることはできない。コアチップＣＣ０〜ＣＣ７を動作させるためには、インターフェースチップＩＦが必要である。よって、コアチップは、一般的な単体チップの記憶集積度よりも集積度が高い。インターフェースチップＩＦは、外部と第１の動作周波数で通信するフロントエンド機能を有し、複数のコアチップＣＣ０〜ＣＣ７は、インターフェースチップＩＦとのみ通信し、且つ第１の動作周波数よりも低い第２の動作周波数で通信するバックエンド機能を有する。よって、複数のコアチップＣＣ０〜ＣＣ７のそれぞれは、複数の情報を記憶するメモリセルアレイを備え、複数のコアチップＣＣ０〜ＣＣ７からインターフェースチップＩＦへパラレルに供給される一つのＩ／Ｏ（ＤＱ）当たりの複数のリードデータは、インターフェースチップＩＦからコアチップへ与える一回のリードコマンドに関連する複数のビット数である。所謂、複数のビット数は、周知のプリフェッチデータ数に対応する。
【００１７】
インターフェースチップＩＦは、８枚のコアチップＣＣ０〜ＣＣ７に対する共通のフロントエンド部として機能する。したがって、外部からのアクセスは全てインターフェースチップＩＦを介して行われ、データの入出力もインターフェースチップＩＦを介して行われる。本実施形態では、インターポーザＩＰとコアチップＣＣ０〜ＣＣ７との間にインターフェースチップＩＦが配置されているが、インターフェースチップＩＦの位置については特に限定されず、コアチップＣＣ０〜ＣＣ７よりも上部に配置しても構わないし、インターポーザＩＰの裏面ＩＰｂに配置しても構わない。インターフェースチップＩＦをコアチップＣＣ０〜ＣＣ７の上部にフェースダウンで又はインターポーザＩＰの裏面ＩＰｂにフェースアップで配置する場合には、インターフェースチップＩＦにＴＳＶを設ける必要はない。また、インターフェースチップＩＦは、２つのインターポーザＩＰに挟まれるように配置しても良い。
【００１８】
インターポーザＩＰは、半導体装置１０の機械的強度を確保するとともに、電極ピッチを拡大するための再配線基板として機能する。つまり、インターポーザＩＰの上面ＩＰａに形成された電極９１をスルーホール電極９２によって裏面ＩＰｂに引き出し、裏面ＩＰｂに設けられた再配線層９３によって、外部端子ＳＢのピッチを拡大している。図１には、２個の外部端子ＳＢのみを図示しているが、実際には多数の外部端子が設けられている。外部端子ＳＢのレイアウトは、規格により定められたＤＤＲ３型のＳＤＲＡＭにおけるそれと同じである。したがって、外部のコントローラからは１個のＤＤＲ３型のＳＤＲＡＭとして取り扱うことができる。
【００１９】
図１に示すように、最上部のコアチップＣＣ０の上面はＮＣＦ（Non-Conductive Film）９４及びリードフレーム９５によって覆われており、コアチップＣＣ０〜ＣＣ７及びインターフェースチップＩＦの各チップ間のギャップはアンダーフィル９６で充填され、またその周囲は封止樹脂９７によって覆われている。これにより、各チップが物理的に保護される。
【００２０】
コアチップＣＣ０〜ＣＣ７に設けられたＴＳＶの大部分は、積層方向から見た平面視で、すなわち図１に示す矢印Ａから見た場合に、同じ位置に設けられた他層のＴＳＶと短絡されている。つまり、図２（ａ）に示すように、平面視で同じ位置に設けられた上下のＴＳＶ１が短絡され、これらＴＳＶ１によって１本の配線が構成されている。各コアチップＣＣ０〜ＣＣ７に設けられたこれらのＴＳＶ１は、当該コアチップ内の内部回路４にそれぞれ接続されている。したがって、インターフェースチップＩＦから図２（ａ）に示すＴＳＶ１に供給される入力信号（コマンド信号、アドレス信号など）は、コアチップＣＣ０〜ＣＣ７の内部回路４に共通に入力される。また、コアチップＣＣ０〜ＣＣ７からＴＳＶ１に供給される出力信号（データなど）は、ワイヤードオアされてインターフェースチップＩＦに入力される。
【００２１】
これに対し、一部のＴＳＶについては、図２（ｂ）に示すように、平面視で同じ位置に設けられた他層のＴＳＶ２と直接接続されるのではなく、当該コアチップＣＣ０〜ＣＣ７に設けられた内部回路５を介して接続されている。つまり、各コアチップＣＣ０〜ＣＣ７に設けられたこれら内部回路５がＴＳＶ２を介してカスケード接続されている。この種のＴＳＶ２は、各コアチップＣＣ０〜ＣＣ７に設けられた内部回路５に所定の情報を順次転送するために用いられる。このような情報としては、後述する層アドレス情報が挙げられる。
【００２２】
さらに他の一部のＴＳＶ群については、図２（ｃ）に示すように、平面視で異なる位置に設けられた他層のＴＳＶと短絡されている。この種のＴＳＶ群３に対しては、平面視で所定の位置Ｐに設けられたＴＳＶ３ａに各コアチップＣＣ０〜ＣＣ７の内部回路６が接続されている。これにより、各コアチップに設けられた内部回路６に対して選択的に情報を入力することが可能となる。このような情報としては、後述する不良チップ情報が挙げられる。
【００２３】
このように、コアチップＣＣ０〜ＣＣ７に設けられたＴＳＶは、図２（ａ）〜（ｃ）に示す３タイプ（ＴＳＶ１〜ＴＳＶ３）が存在する。上述の通り、大部分のＴＳＶは図２（ａ）に示すタイプであり、アドレス信号、コマンド信号、クロック信号などは図２（ａ）に示すタイプのＴＳＶ１を介して、インターフェースチップＩＦからコアチップＣＣ０〜ＣＣ７に供給される。また、リードデータ及びライトデータについても、図２（ａ）に示すタイプのＴＳＶ１を介してインターフェースチップＩＦに入出力される。これに対し、図２（ｂ），（ｃ）に示すタイプのＴＳＶ２，ＴＳＶ３は、互いに同一の構造を有するコアチップＣＣ０〜ＣＣ７に対して、個別の情報を与えるために用いられる。
【００２４】
図３は、図２（ａ）に示すタイプのＴＳＶ１の構造を示す断面図である。
【００２５】
図３に示すように、ＴＳＶ１はシリコン基板８０及びその表面の層間絶縁膜８１を貫通して設けられている。ＴＳＶ１の周囲には絶縁リング８２が設けられており、これによって、ＴＳＶ１とトランジスタ領域との絶縁が確保される。図３に示す例では絶縁リング８２が二重に設けられており、これによってＴＳＶ１とシリコン基板８０との間の静電容量が低減されている。
【００２６】
シリコン基板８０の裏面側におけるＴＳＶ１の端部８３は、裏面バンプ８４で覆われている。裏面バンプ８４は、下層のコアチップに設けられた表面バンプ８５と接する電極である。表面バンプ８５は、各配線層Ｌ０〜Ｌ３に設けられたパッドＰ０〜Ｐ３及びパッド間を接続する複数のスルーホール電極ＴＨ１〜ＴＨ３を介して、ＴＳＶ１の端部８６に接続されている。これにより、平面視で同じ位置に設けられた表面バンプ８５と裏面バンプ８４は、短絡された状態となる。尚、図示しない内部回路との接続は、配線層Ｌ０〜Ｌ３に設けられたパッドＰ０〜Ｐ３から引き出される内部配線（図示せず）を介して行われる。
【００２７】
図４は、半導体装置１０の主要部の回路構成を示すブロック図である。図４は、半導体装置１０に含まれる要素のうち本発明の特徴と密接に関連する要素を抜き出した図である。半導体装置１０のより詳細な回路構成については後述する。
【００２８】
図４に示すように、半導体装置１０の外部から供給される各種信号は、全てインターフェースチップＩＦに供給され、インターフェースチップＩＦを介して各コアチップＣＣ０〜ＣＣ７に転送される。半導体装置１０に供給される信号には、アドレス信号Ａ０〜Ａ１５、コマンド信号ＣＭＤ、クロック信号ＣＫ，／ＣＫが含まれる。クロック信号ＣＫ，／ＣＫは、入力バッファ１０１を介してクロック発生回路２１に供給される。クロック発生回路２１は、クロック信号ＣＫ，／ＣＫに基づいて内部クロック信号ＩＣＬＫを生成する回路である。内部クロック信号ＩＣＬＫは、インターフェースチップＩＦ及びコアチップＣＣ０〜ＣＣ７内の各種回路ブロックに供給され、その動作タイミングを制御する。
【００２９】
アドレス信号Ａ０〜Ａ１５のうち、上位３ビットのアドレス信号Ａ１３〜Ａ１５は、コアチップＣＣ０〜ＣＣ７を選択するための層アドレス信号として用いられる。層アドレス信号Ａ１３〜Ａ１５は、入力バッファ４１ａを介してアドレスラッチ回路４１ｃに供給される。アドレスラッチ回路４１ｃは、内部クロック信号ＩＣＬＫに同期して層アドレス信号Ａ１３〜Ａ１５をラッチし、これをＴＳＶ駆動バッファ１０２に供給する。後述するように、ＴＳＶ駆動バッファ１０２は、不良のある貫通電極ＴＳＶを回避するための切り替え機構を有しておらず、入力された信号を固定的に割り当てられた貫通電極ＴＳＶに出力する。
【００３０】
一方、アドレス信号Ａ０〜Ａ１５のうち、下位１３ビットのアドレス信号Ａ０〜Ａ１２は、層アドレス信号Ａ１３〜Ａ１５により選択されたコアチップＣＣ０〜ＣＣ７内のメモリセルを選択するための信号として用いられる。アドレス信号Ａ０〜Ａ１２は、入力バッファ４１ｂを介してアドレスラッチ回路４１ｄに供給される。アドレスラッチ回路４１ｄは、内部クロック信号ＩＣＬＫに同期してアドレス信号Ａ０〜Ａ１２をラッチし、これをＴＳＶ駆動バッファ１０３に供給する。後述するように、ＴＳＶ駆動バッファ１０３は、不良のある貫通電極ＴＳＶを回避するための切り替え機構を有しており、入力された信号を切り替え信号により指定される貫通電極ＴＳＶに出力する。
【００３１】
コマンド信号ＣＭＤは、入力バッファ３１を介してコマンドデコーダ３２に供給される。コマンドデコーダ３２にはコマンドラッチ回路３２ａが含まれており、内部クロック信号ＩＣＬＫに同期してコマンド信号ＣＭＤをラッチする。さらに、ラッチされたコマンド信号ＣＭＤはコマンドデコーダ３２の内部でデコードされ、これにより、各種内部コマンドＩＣＭＤが生成される。内部コマンドには、アクティブコマンドＡＣＴ、カラムコマンドＣＯＬ、プリチャージコマンドＰＲＥなどが含まれる。これらの内部コマンドＩＣＭＤは、ＴＳＶ駆動バッファ１０３に供給される。また、ＴＳＶ駆動バッファ１０３には内部クロック信号ＩＣＬＫも供給される。
【００３２】
ＴＳＶ駆動バッファ１０２，１０３は、供給される信号をそれぞれ対応する貫通電極ＴＳＶに出力する回路である。ＴＳＶ駆動バッファ１０２から出力された信号（層アドレス信号Ａ１３〜Ａ１５）は、貫通電極ＴＳＶを介して、コアチップＣＣ０〜ＣＣ７内に設けられたＴＳＶレシーバ１１２に供給される。同様に、ＴＳＶ駆動バッファ１０３から出力された信号（アドレス信号Ａ０〜Ａ１２、内部コマンドＩＣＭＤ、内部クロック信号ＩＣＬＫなど）は、貫通電極ＴＳＶを介して、コアチップＣＣ０〜ＣＣ７内に設けられたＴＳＶレシーバ１１３に供給される。
【００３３】
ＴＳＶレシーバ１１３に入力された各種信号は、制御回路６０に供給される。但し、ＴＳＶレシーバ１１３に入力された各種信号のうち、アクティブコマンドＡＣＴについてはそのまま制御回路６０に供給されるのではなく、ラッチ回路１１４を介して制御回路６０に供給される。ラッチ回路１１４は、ヒット信号（層選択信号）ＨＩＴが活性化している場合にアクティブコマンドＡＣＴをラッチする回路であり、したがって、ヒット信号ＨＩＴが活性化していない場合には、アクティブコマンドＡＣＴが供給されても制御回路６０にはアクティブコマンドＡＣＴは入力されない。図４においては、ラッチ回路１１４に入力されるアクティブコマンドを「ＡＣＴａ」と表記し、ラッチ回路１１４から出力されるアクティブコマンドを「ＡＣＴｂ」と表記している。
【００３４】
ヒット信号ＨＩＴは、層アドレス比較回路４７によって生成される。層アドレス比較回路４７は、層アドレス発生回路４６に設定された層情報ＬＩＤと、ＴＳＶレシーバ１１２を介して供給される層アドレス信号Ａ１３〜Ａ１５とを比較し、両者が一致した場合にヒット信号ＨＩＴを活性化させる。詳細については後述するが、層アドレス発生回路４６には、初期化時において各コアチップＣＣ０〜ＣＣ７に固有の層情報ＬＩＤが設定される。このため、コアチップＣＣ０〜ＣＣ７に対して層アドレス信号Ａ１３〜Ａ１５が共通に供給されると、コアチップＣＣ０〜ＣＣ７のうちいずれか一つのコアチップにおいてのみヒット信号ＨＩＴが活性化することになる。したがって、コアチップＣＣ０〜ＣＣ７に対して共通に供給されるアクティブコマンドＡＣＴは、コアチップＣＣ０〜ＣＣ７のうちいずれか一つのコアチップにおいてのみ有効となる。
【００３５】
但し、アドレス信号Ａ０〜Ａ１５とコマンド信号ＣＭＤはインターフェースチップＩＦに同時に入力されることから、ＴＳＶレシーバ１１３から出力されるアクティブコマンドＡＣＴａが確定するタイミングよりも先にヒット信号ＨＩＴが確定する必要がある。これを実現する最も簡単な方法は、アクティブコマンドＡＣＴａの信号パスに遅延回路を挿入することである。しかしながら、この方法では制御回路６０にアクティブコマンドＡＣＴｂが到達するタイミングが遅くなってしまう。これに対し、本実施形態では、アクティブコマンドＡＣＴａの信号パスを低速化させるのではなく、ヒット信号ＨＩＴの生成に関与する信号パスを高速化することにより、ヒット信号ＨＩＴが活性化するタイミングを早めている。以下、その方法について具体的に説明する。
【００３６】
図５は、ＴＳＶ駆動バッファ１０２とＴＳＶレシーバ１１２との接続関係を示す回路図である。
【００３７】
図５に示すように、ＴＳＶ駆動バッファ１０２は層アドレス信号Ａ１３〜Ａ１５の対応するビットを受けるインバータ１０２ａによって構成されており、その出力ノードは２つの貫通電極２０１，２０２に共通接続されている。また、ＴＳＶレシーバ１１２は層アドレス信号Ａ１３〜Ａ１５の対応するビットを受けるインバータ１１２ａによって構成されており、その入力ノードは上述した２つの貫通電極２０１，２０２に共通接続されている。かかる構成により、層アドレス信号Ａ１３〜Ａ１５を構成する各ビットは、１つのコアチップ当たり、並列接続された２本の貫通電極２０１，２０２を経由して伝送されることになる。したがって、これら２本の貫通電極２０１，２０２の一方に不良が生じ、これにより一方の貫通電極ＴＳＶが非導通状態となっている場合であっても、正しく信号伝送することが可能となる。また、信号伝送において生じる遅延は、ＴＳＶ駆動バッファ１０２及びＴＳＶレシーバ１１２に含まれる合計２つのインバータによる遅延と、貫通電極２０１，２０２が持つ寄生ＲＣ成分による遅延のみとなる。
【００３８】
図５に示す回路構成では、１ビットの信号を伝送するために２個の貫通電極ＴＳＶが必要となるため、貫通電極ＴＳＶの使用効率は高くないが、本実施形態では層アドレス信号Ａ１３〜Ａ１５が３ビットであることから、６個の貫通電極ＴＳＶを使用すれば足りる。尚、並列に使用する貫通電極ＴＳＶの数は２個の限定されるものではなく、３個以上の貫通電極ＴＳＶを並列に接続しても構わない。しかしながら、２個の貫通電極ＴＳＶが同時に不良となる確率は十分に低いと考えられるため、図５に示すように１ビット当たり２個の貫通電極ＴＳＶを使用すれば十分であると考えられる。
【００３９】
図６は、ＴＳＶ駆動バッファ１０３とＴＳＶレシーバ１１３との接続関係の原理を示す回路図である。
【００４０】
ＴＳＶ駆動バッファ１０３は、インバータからなるドライバ回路４０１と出力切り替え回路１９０、２つのトライステートインバータＩＶＲ１、ＩＶＲ２を含む。ドライバ回路４０１を構成するインバータは、図５に示したインバータ１０２ａに相当する。ＴＳＶレシーバ１１３は、入力切り替え回路１９２とインバータからなるレシーバ回路４１１、２つのトライステートインバータＩＶＴ１、ＩＶＴ２を含む。レシーバ回路４１１を構成するインバータは、図５に示したインバータ１１２ａに相当する。
【００４１】
トライステートインバータＩＶＲ１の出力ノードとトライステートインバータＩＶＴ１の入力ノードは貫通電極ＴＳＶ３０１を介して接続されている。また、トライステートインバータＩＶＲ２の出力ノードとトライステートインバータＩＶＴ２の入力ノードは貫通電極ＴＳＶ３０２を介して接続されている。かかる構成により、ドライバ回路４０１から送信される信号Ｄ１（アドレス信号Ａ０〜Ａ１２、内部コマンドＩＣＭＤ、内部クロック信号ＩＣＬＫなど）は、貫通電極３０１、３０２のいずれかを経由して、レシーバ回路４１１に到達する。
【００４２】
インターフェースチップＩＦの出力切り替え回路１９０は、信号Ｄ１の送信経路として貫通電極３０１、３０２のいずれかを選択する。一方、コアチップＣＣ７の入力切り替え回路１９２は、信号Ｄ１の受信経路として貫通電極３０１、３０２のいずれかを選択する。出力切り替え回路１９０が貫通電極３０１を選択するときには、入力切り替え回路１９２も貫通電極３０１を選択し、出力切り替え回路１９０が貫通電極３０２を選択するときには入力切り替え回路１９２も貫通電極３０２を選択する。
【００４３】
トライステートインバータＩＶＲ１は、ドライバ回路４０１から貫通電極３０１に至る経路に間挿され、トライステートインバータＩＶＲ２は、ドライバ回路４０１から貫通電極３０２に至る経路に間挿される。トライステートインバータＩＶＲ１、ＩＶＲ２の選択トランジスタには、出力切り替え回路１９０から２値（Ｈ、Ｌ）の出力選択信号Ｒ１が供給される。出力選択信号Ｒ１がＨ（ハイ）のときには、トライステートインバータＩＶＲ１は不活性化され、トライステートインバータＩＶＲ２が活性化される。出力選択信号Ｒ１がＬ（ロー）のときには、トライステートインバータＩＶＲ１が活性化され、トライステートインバータＩＶＲ２は不活性化される。すなわち、出力選択信号Ｒ１がＨのときには貫通電極３０２、Ｌのときには貫通電極３０１が選択される。こうして、データ信号Ｄ１は、出力選択信号Ｒ１にしたがい、いずれかのトライステートインバータにより増幅され、いずれかの貫通電極を通過して、コアチップＣＣ７に入力される。
【００４４】
トライステートインバータＩＶＴ１は、貫通電極３０１からレシーバ回路４１１に至る経路に間挿され、トライステートインバータＩＶＴ２は、貫通電極３０２からレシーバ回路４１１に至る経路に間挿される。トライステートインバータＩＶＴ１、ＩＶＴ２の選択トランジスタには、入力切り替え回路１９２から２値（Ｈ、Ｌ）の入力選択信号Ｔ１が供給される。入力選択信号Ｔ１がＨ（ハイ）のときには、トライステートインバータＩＶＴ１は不活性化され、トライステートインバータＩＶＴ２が活性化される。入力選択信号Ｒ１がＬ（ロー）のときには、トライステートインバータＩＶＴ１が活性化され、トライステートインバータＩＶＴ２は不活性化される。すなわち、入力選択信号Ｔ１がＨのときには貫通電極３０２、Ｌのときには貫通電極３０１が選択される。こうして、データ信号Ｄ１は、いずれかの貫通電極を通過した後、トライステートインバータにより増幅され、レシーバ回路４１１に入力される。
【００４５】
出力選択信号Ｒ１と入力選択信号Ｔ１は互いに連動する。Ｒ１＝Ｔ１＝Ｌのとき、ドライバ回路４０１、トライステートインバータＩＶＲ１、貫通電極３０１、トライステートインバータＩＶＴ１、レシーバ回路４１１が接続される。このときトライステートインバータＩＶＲ２、トライステートインバータＩＶＴ２はいずれもハイインピーダンス状態となり、貫通電極３０２は不使用となる。Ｒ１＝Ｔ１＝Ｈのとき、ドライバ回路４０１、トライステートインバータＩＶＲ２、貫通電極３０２、トライステートインバータＩＶＴ２、レシーバ回路４１１が接続される。貫通電極３０１は不使用となる。すなわち、貫通電極３０１と貫通電極３０２は排他的に選択される。
【００４６】
このように、ドライバ回路４０１からトライステートインバータＩＶＲ１、ＩＶＲ２に至る経路自体を導通・遮断するのではなく、トライステートインバータＩＶＲ１、ＩＶＲ２の活性・非活性により送信経路を選択している。経路の導通・遮断を制御するために経路にスイッチを間挿すると、スイッチによる伝送遅延が発生する。一方、本実施形態のようにトライステートインバータの活性・非活性を制御する場合には、ドライバ回路４０１からトライステートインバータに至る経路に特段の遅延要素を挿入する必要がない。これは、トライステートインバータがドライバ回路（信号増幅用のバッファ）としての機能と、経路の導通・遮断を制御するためのスイッチとしての機能を兼用しているためである。
【００４７】
コアチップＣＣ７側についても同様である。トライステートインバータＩＶＴ１、ＩＶＴ２の活性・非活性を制御することにより、貫通電極からレシーバ回路４１１に至る経路の信号遅延が発生しにくい構成となっている。しかしながら、図５に示したＴＳＶ駆動バッファ１０２とＴＳＶレシーバ１１２との接続関係と比べると、トライステートインバータＩＶＲ１又はＩＶＲ２と、トライステートインバータＩＶＲ１又はＩＶＲ２が追加されていることから、インバータ２段分の遅延が追加されることになる。このことは、アドレスラッチ回路４１ｃから出力される層アドレス信号Ａ１３〜Ａ１５の出力タイミングと、コマンドデコーダ３２から出力される内部コマンドＩＣＭＤの出力タイミングとが同時であっても、コアチップＣＣ０〜ＣＣ７には層アドレス信号Ａ１３〜Ａ１５が先に到達することを意味する。これにより、ヒット信号ＨＩＴが活性化するタイミングが早められることになる。
【００４８】
尚、図６に示した原理図には、１つの信号に対して２個の貫通電極ＴＳＶを割り当てているが、実際には、ｎ個の信号に対して１つのコアチップ当たりｎ＋１個以上の貫通電極ＴＳＶを割り当てればよい。つまり、１ビットの信号を伝送するために２個の貫通電極ＴＳＶが必要となるのではなく、ｎビットの信号を伝送するためにｎ＋１個以上の貫通電極ＴＳＶを用いれば足りる。このため、図５に示す方式に比べて貫通電極ＴＳＶの使用効率が高い。
【００４９】
図７は、ｎ個の信号に対してｎ＋１個の貫通電極ＴＳＶを割り当てた例を示す回路図である。
【００５０】
図７に示す例では、インターフェースチップＩＦには各信号Ｄ１〜Ｄ８に対応する８個のドライバ回路４０１〜４０８が設けられ、各コアチップＣＣ０〜ＣＣ７には各信号Ｄ１〜Ｄ８に対応する８個のレシーバ回路４１１〜４１８が設けられている。これに対し、これらドライバ回路４０１〜４０８とレシーバ回路４１１〜４１８を接続するための貫通電極３０１〜３０９が９個（＝８個＋１個）設けられている。これら貫通電極３０１〜３０９のうち、貫通電極３０９は予備の貫通電極であり、他の貫通電極３０１〜３０８に不良がない場合には使用されない。
【００５１】
インターフェースチップＩＦには、ドライバ回路４０１〜４０８の出力端を、インバータＩＶＲ１〜ＩＶＲ１６を介して対応する２つの貫通電極のいずれかに接続する出力切り替え回路１９０が設けられている。ここで、対応する２つの貫通電極とは、ドライバ回路４０１〜４０８の符号の末尾をｉ番（ｉは１〜８）とした場合、ｉ番及びｉ＋１番の貫通電極を指す。例えば、ドライバ回路４０１には１番及び２番の貫通電極３０１，３０２が対応し、ドライバ回路４０２には２番及び３番の貫通電極３０２，３０３が対応することになる。このため、一部の貫通電極３０２〜３０８については、それぞれ２つのドライバ回路に対応することになるが、１つの貫通電極に２つのドライバ回路が接続されることなく、各貫通電極への接続は排他的に行われる。対応する２つの貫通電極のいずれを選択するかは、出力選択信号Ｒ１〜Ｒ９によって定められる。
【００５２】
図７の構成においては、出力選択信号Ｒ１〜Ｒ９がそれぞれ貫通電極３０１〜３０９に割り当てられている。貫通電極３０１に不良がない場合、出力選択信号Ｒ１はトライステートインバータＩＶＲ１、入力選択信号Ｔ１はトライステートインバータＩＶＴ１をそれぞれ活性化させる。これにより、ドライバ回路４０１とレシーバ回路４１１は、貫通電極３０１を介して接続される。同様にして、貫通電極３０２〜３０８に不良がない場合、トライステートインバータＩＶＲ１〜ＩＶＲ１６、ＩＶＴ１〜ＩＶＴ１６のうち、符号末尾が奇数番号のインバータ（ＩＶＲ１、ＩＶＲ３、ＩＶＲ５、・・・ＩＶＲ１５、ＩＶＴ１、ＩＶＴ３、ＩＶＴ５、・・・ＩＶＴ１５）が活性化される。この結果、ドライバ回路４０２〜４０８は、貫通電極３０２〜３０８を介して、レシーバ回路４１２〜４１８と接続される。予備の貫通電極３０９は使用されない。
【００５３】
以上の接続関係は、コアチップＣＣ０〜ＣＣ７においても同様である。各コアチップＣＣ０〜ＣＣ７には入力切り替え回路１９２が含まれており、レシーバ回路４１１〜４１８の入力端をそれぞれインバータＩＶＴ１〜ＩＶＴ１６を介して貫通電極３０１〜３０８に接続する。
【００５４】
貫通電極３０１〜３０８のいずれかに不良が発生している場合には、予備の貫通電極３０９が使用される。ただし、不良のある貫通電極が単純に予備の貫通電極３０９に置換されるのではなく、不良のある貫通電極を境として、ドライバ回路４０１〜４０８及びレシーバ回路４１１〜４１８と貫通電極３０１〜３０９との接続関係がシフトされる。
【００５５】
貫通電極３０ｘ（ｘ＝１〜８）が不良である場合、符号の末尾が１〜ｘ−１番であるドライバ回路についてはｉ番の貫通電極が選択され、符号の末尾がｘ〜８番であるドライバ回路についてはｉ＋１番の貫通電極が選択される。
【００５６】
具体例として、貫通電極３０６に不良が発生しているとする。貫通電極３０６に不良が発生したときにも、ドライバ回路４０１〜４０５は、通常通り、貫通電極３０１〜３０５を利用する。すなわち、ドライバ回路４０１〜４０５については、符号末尾が奇数番号のトライステートインバータ（ＩＶＲ１、ＩＶＲ３、ＩＶＲ５、ＩＶＲ７、ＩＶＲ９、ＩＶＴ１、ＩＶＴ３、ＩＶＴ５、ＩＶＴ９）がそのまま活性化される。
【００５７】
ドライバ回路４０６〜４０８については、符号末尾が偶数番号のトライステートインバータ（ＩＶＲ１２、ＩＶＲ１４、ＩＶＲ１６、ＩＶＴ１２、ＩＶＴ１４、ＩＶＴ１６）が活性化される。この結果、ドライバ回路４０６とレシーバ回路４１６は、貫通電極３０６ではなく隣の貫通電極３０７を介して接続される、ドライバ回路４０７、４０８は、それぞれ、貫通電極３０８、３０９を介してレシーバ回路４１７、４１８と接続される。このように、不良のある貫通電極を境に、ドライバ回路４０１〜４０８と貫通電極３０１〜３０９との接続関係がシフトされる。
【００５８】
まとめると、不良のある貫通電極を３０ｘとした場合、ドライバ回路４０ｉ（ｉ＜ｘ）とレシーバ回路４１ｉは貫通電極３０ｉを介して接続され、ドライバ回路４０ｉ（ｉ≧ｘ）とレシーバ回路４１ｉは貫通電極３０（ｉ＋１）を介して接続される。
【００５９】
つまり、不良のある貫通電極３０６を単純に予備の貫通電極３０９に置き換えるのではなく、不良のある貫通電極３０６を境に、ドライバ回路４０１〜４０８及びレシーバ回路４１１〜４１８と貫通電極３０１〜３０９との接続関係がシフトされる。このように、置換後においてもより番号の大きいドライバ回路の出力端がより番号の大きい貫通電極に接続され、より番号の大きいレシーバ回路の出力端がより番号の大きい貫通電極に接続される。このため、貫通電極３０１〜３０９をこの順に配列するなど、ｉ番とｉ＋１番の貫通電極を隣接配置すれば、置換前の信号パスと置換後の信号パスとの間にほとんど配線長差が生じなくなる。これにより、置換によるスキューもほとんど生じないことから、信号品質を高めることが可能となる。
【００６０】
図７に示す例では、ｎ個の信号に対して１つのコアチップ当たりｎ＋１個の貫通電極ＴＳＶを割り当てているが、より多くの貫通電極ＴＳＶを割り当てることも可能である。
【００６１】
図８は、ｎ個の信号に対してｎ＋２個の貫通電極ＴＳＶを割り当てた例を示す回路図である。ここでは、貫通電極３０６、３０８に不良が存在する場合を示している。図８では、活性化されているインバータを斜線にてハッチングしている。
【００６２】
図８の構成においては、８個の貫通電極３０１〜３０８に対して２個の予備の貫通電極３０９，３１０が割り当てられている。したがって、貫通電極の総数は１０個である。インターフェースチップＩＦ側には２段の出力切り替え回路１９０ａ、１９０ｂが設けられ、コアチップＣＣ０〜ＣＣ７側には２段の入力切り替え回路１９２ａ、１９２ｂが設けられている。インターフェースチップＩＦにおいては、トライステートインバータＩＶＲ１ａ〜ＩＶＲ１６ａとＩＶＲ１ｂ〜ＩＶＲ１８ｂが２段構成となっている。出力切り替え回路１９０ａはトライステートインバータＩＶＲ１ａ〜ＩＶＲ１６ａを制御する。出力切り替え回路１９０ｂは、トライステートインバータＩＶＲ１ｂ〜ＩＶＲ１８ｂを制御する。
【００６３】
同様に、入力切り替え回路１９２においては、インバータＩＶＴ１ａ〜ＩＶＴ１８ａとインバータＩＶＴ１ｂ〜ＩＶＴ１６ｂが２段構成となっている。入力切り替え回路１９２ａにおいては選択信号Ｔ１〜Ｔ９によりインバータＩＶＴ１ａ〜ＩＶＴ１８ａを制御し、入力切り替え回路１９２ｂにおいては入力選択信号Ｑ１〜Ｑ８によりインバータＩＶＴ１ｂ〜ＩＶＴ１６ｂを制御する。
【００６４】
トライステートインバータを２段化した出力切り替え回路１９０と入力切り替え回路１９２を備えることにより、ドライバ回路４０１〜４０８及びレシーバ回路４１１〜４１８と貫通電極３０１〜３１０との接続関係を最大で２個分シフト可能である。
【００６５】
１個の貫通電極３０ｘ（ｘ＝１〜８）が不良である場合、符号の末尾が１〜ｘ−１番であるドライバ回路についてはｉ番の貫通電極が選択され、符号の末尾がｘ〜８番であるドライバ回路についてはｉ＋１番の貫通電極が選択される。２個の貫通電極３０ｘ、３０ｙ（ｘ＜ｙ）が不良である場合、符号の末尾が１〜ｘ−１番であるドライバ回路についてはｉ番の貫通電極が選択され、符号の末尾がｘ〜ｙ−２番であるドライバ回路についてはｉ＋１番の貫通電極が選択され、符号の末尾がｙ−１〜８番であるドライバ回路についてはｉ＋２番の貫通電極が選択される。
【００６６】
具体例として、貫通電極３０６、３０８に不良が発生した場合（ｘ＝６、ｙ＝８）、ドライバ回路４０１〜４０５は、それぞれ貫通電極３０１〜３０５を介して、レシーバ回路４１１〜４１５と接続される。ドライバ回路４０６は、トライステートインバータＩＶＲ１２ａ、ＩＶＲ１３ｂを介して貫通電極３０７と接続される。また、貫通電極３０７は、トライステートインバータＩＶＴ１３ａ、ＩＶＴ１２ｂを介してレシーバ回路４１６と接続される。すなわち、接続対象となる貫通電極が１つシフトされる。
【００６７】
ドライバ回路４０７は、トライステートインバータＩＶＲ１４ａ、ＩＶＲ１６ｂを介して貫通電極３０９と接続される。貫通電極３０９は、トライステートインバータＩＶＴ１６ａ、ＩＶＴ１４ｂを介してレシーバ回路４１７と接続される。すなわち、接続対象となる貫通電極が２つシフトされる。ドライバ回路４０８とレシーバ回路４１８は、貫通電極３１０を介して接続される。
【００６８】
上記の構成により、８個の貫通電極３０１〜３０８に１個の不良が存在する場合には、上述した、不良のある貫通電極を境として接続が１個シフトされ、不良が救済される。さらに、９個の貫通電極３０１〜３０９に２個の不良が存在する場合には、不良のある貫通電極のうち、より番号の小さい貫通電極を境として接続がまず１個シフトされ、より番号の大きい貫通電極を境として接続がさらに１個シフトされて不良が救済される。
【００６９】
このように、ｎ個の信号に対してｎ＋２個の貫通電極ＴＳＶを割り当てると、救済効率が高まる一方で、ドライバ回路４０１〜４０８とレシーバ回路４１１〜４１８との間に介在する論理回路の段数が増加するため、信号の遅延も増大することになる。
【００７０】
このように、本実施形態においては、層アドレス信号Ａ１３〜Ａ１５を伝送する信号パスには切り替え回路を用いることなく、複数の貫通電極ＴＳＶを並列に用いていることから、不良に対する冗長構成を確保しつつ、高速な信号伝送が可能となる。その一方で、アクティブコマンドＡＣＴを伝送する信号パスには切り替え回路を用いていることから、使用する貫通電極ＴＳＶの数を抑制しつつ、不良に対する冗長構成を確保することができる。そして、上記の構成より、層アドレス信号Ａ１３〜Ａ１５の方がアクティブコマンドＡＣＴよりも先にコアチップＣＣ０〜ＣＣ７に到達することから、ヒット信号ＨＩＴが活性化するタイミングを早めることが可能となる。
【００７１】
以下、ヒット信号ＨＩＴが活性化するタイミングをより早めるための回路構成について説明する。
【００７２】
図９（ａ）はアドレスラッチ回路４１ｃの回路図であり、図９（ｂ）はコマンドラッチ回路３２ａの回路図である。
【００７３】
図９（ａ）に示すように、アドレスラッチ回路４１ｃはいわゆるアドレススルー型のラッチ回路であり、内部クロック信号ＩＣＬＫの一方のアクティブエッジに同期してラッチしたデータをそのまま出力する。
【００７４】
より具体的に説明すると、アドレスラッチ回路４１ｃは、２つのクロックトインバータＣＩＮＶ１，ＣＩＮＶ２と、４つのインバータＩＮＶ１〜ＩＮＶ４からなり、層アドレス信号Ａ１３〜Ａ１５の対応するビットを受けるクロックトインバータＣＩＮＶ１とインバータＩＮＶ１とが直列接続されている。クロックトインバータＣＩＮＶ１とインバータＩＮＶ１との接続ノードＮ１は、クロックトインバータＣＩＮＶ２の出力ノードに接続されるとともに、インバータＩＮＶ２を介してクロックトインバータＣＩＮＶ２の入力ノードに接続されている。クロックトインバータＣＩＮＶ１，ＣＩＮＶ２には動作クロックとして内部クロック信号ＩＣＬＫが供給されており、インバータＩＮＶ３，４により交互にイネーブルとなる。
【００７５】
かかる構成により、内部クロック信号ＩＣＬＫがローレベルからハイレベルに遷移した時点における層アドレス信号Ａ１３〜Ａ１５の論理レベルがラッチされ、出力される。但し、後段のインバータＩＮＶ１はクロックトインバータではないことから、内部クロック信号ＩＣＬＫがローレベルである期間においては層アドレス信号Ａ１３〜Ａ１５がそのまま出力される。つまり、内部クロック信号ＩＣＬＫがローレベルからハイレベルに遷移し、これによりラッチ動作が行われるよりも前に、層アドレス信号Ａ１３〜Ａ１５がアドレスラッチ回路４１ｃから出力される。このため、層アドレス信号Ａ１３〜Ａ１５がアドレスラッチ回路４１ｃを通過する時間が短縮される。
【００７６】
これに対し、図９（ｂ）に示すように、コマンドラッチ回路３２ａはいわゆるエッジトリガー型のラッチ回路であり、内部クロック信号ＩＣＬＫの一方のアクティブエッジに同期してラッチしたデータを他方のアクティブエッジに同期して出力する。
【００７７】
より具体的に説明すると、コマンドラッチ回路３２ａは、３つのクロックトインバータＣＩＮＶ３〜ＣＩＮＶ５と、３つのインバータＩＮＶ５〜ＩＮＶ７からなり、対応する内部コマンドＩＣＭＤを受けるクロックトインバータＣＩＮＶ３，ＣＩＮＶ４とが直列接続されている。クロックトインバータＣＩＮＶ３，ＣＩＮＶ４の接続ノードＮ２は、クロックトインバータＣＩＮＶ５の出力ノードに接続されるとともに、インバータＩＮＶ５を介してクロックトインバータＣＩＮＶ５の入力ノードに接続されている。クロックトインバータＣＩＮＶ３〜５には動作クロックとして内部クロック信号ＩＣＬＫが供給されており、インバータＩＮＶ６，７により、クロックトインバータＣＩＮＶ３とクロックトインバータＣＩＮＶ４，ＣＩＮＶ５とが交互にイネーブルとなる。
【００７８】
かかる構成により、内部クロック信号ＩＣＬＫがローレベルからハイレベルに遷移した時点における内部コマンドＩＣＭＤの論理レベルがラッチされ、出力される。図９（ｂ）に示すラッチ回路では、後段のインバータＣＩＮＶ４もクロックトインバータであることから、内部クロック信号ＩＣＬＫがローレベルである期間においては内部コマンドＩＣＭＤが出力されず、内部クロック信号ＩＣＬＫがローレベルからハイレベルに遷移したことに応答して出力される。このため、内部コマンドＩＣＭＤが出力されるタイミングは、内部クロック信号ＩＣＬＫによって規定される。
【００７９】
このように、アドレスラッチ回路４１ｃについてはアドレススルー型のラッチ回路を用い、コマンドラッチ回路３２ａについてはエッジトリガー型のラッチ回路を用いれば、層アドレス信号Ａ１３〜Ａ１５が貫通電極ＴＳＶに出力されるタイミングを内部コマンドＩＣＭＤよりも早めることが可能となる。これにより、ヒット信号ＨＩＴが活性化するタイミングをより早めることが可能となる。尚、アドレス信号Ａ０〜Ａ１２をラッチするアドレスラッチ回路４１ｄについても、図９（ｂ）に示したエッジトリガー型のラッチ回路を用いればよい。
【００８０】
図１０（ａ）は、層アドレス比較回路４７の一例を示す回路図である。
【００８１】
図１０（ａ）に示す層アドレス比較回路４７は、層アドレス信号Ａ１３〜Ａ１５の各ビットと層情報ＬＩＤの各ビットとを比較する比較回路ＥｘＯＲ０〜ＥｘＯＲ２を備えている。比較回路ＥｘＯＲ０〜ＥｘＯＲ２のそれぞれは、信号入力ノードＮ１１、イネーブルノードＮ１２及び信号出力ノードＮ１３を有するクロックトインバータＣＩＮＶ６と、信号入力ノードＮ２１、イネーブルノードＮ２２及び信号出力ノードＮ２３を有するトランスファゲートＴＧとを備える。そして、層アドレス信号Ａ１３〜Ａ１５の対応するビットがクロックトインバータＣＩＮＶ６の信号入力ノードＮ１１及びトランスファゲートＴＧの信号入力ノードＮ２１に供給され、層情報ＬＩＤの対応するビットがクロックトインバータＣＩＮＶ６のイネーブルノードＮ１２及びトランスファゲートＴＧのイネーブルノードＮ２２に供給される。クロックトインバータＣＩＮＶ６の信号出力ノードＮ１３とトランスファゲートＴＧの信号出力ノードＮ２３は短絡され、判定信号Ｄ０〜Ｄ２として用いられる。これら判定信号Ｄ０〜Ｄ２はＮＡＮＤゲート回路Ｇ１０に入力され、その出力がヒット信号ＨＩＴとして用いられる。
【００８２】
かかる構成により、各比較回路ＥｘＯＲ０〜ＥｘＯＲ２は、層アドレス信号Ａ１３〜Ａ１５の対応するビットと層情報ＬＩＤの対応するビットの論理レベルが一致すれば、それぞれ対応する判定信号Ｄ０〜Ｄ２をハイレベルに活性化させる。このため、層アドレス信号Ａ１３〜Ａ１５と層情報ＬＩＤの全てのビットが一致すれば、ヒット信号ＨＩＴはローレベルに活性化することになる。
【００８３】
そして、層アドレス比較回路４７に層アドレス信号Ａ１３〜Ａ１５が入力されてから、ヒット信号ＨＩＴが生成されるまでに必要な論理段数は図１０（ａ）に示すように２段であることから、速やかにヒット信号ＨＩＴを活性化させることが可能となる。
【００８４】
尚、図１０（ａ）に示した例とは逆に、層情報ＬＩＤの対応するビットがクロックトインバータＣＩＮＶ６の信号入力ノードＮ１１及びトランスファゲートＴＧの信号入力ノードＮ２１に供給され、層アドレス信号Ａ１３〜Ａ１５の対応するビットがクロックトインバータＣＩＮＶ６のイネーブルノードＮ１２及びトランスファゲートＴＧのイネーブルノードＮ２２に供給される構成としても構わない。
【００８５】
図１０（ｂ）は、層アドレス比較回路４７の他の例を示す回路図である。
【００８６】
図１０（ｂ）に示す層アドレス比較回路４７は、比較回路ＥｘＯＲ０〜ＥｘＯＲ２が全て論理ゲート回路によって構成されている。このような回路構成を有する層アドレス比較回路４７を用いると、層アドレス信号Ａ１３〜Ａ１５が入力されてからヒット信号ＨＩＴが生成されるまでに必要な論理段数は４段となり、図１０（ａ）に示した層アドレス比較回路４７よりも、ヒット信号ＨＩＴが活性化するタイミングが僅かに遅くなる。したがって、ヒット信号ＨＩＴが活性化するタイミングをより早めるためには、図１０（ａ）に示す層アドレス比較回路４７を用いることが好ましい。
【００８７】
図１１は、本実施形態による半導体装置１０の効果を説明するためのタイミング図である。
【００８８】
図１１に示す例では、内部クロック信号ＩＣＬＫの立ち上がりエッジに応答してコマンド信号ＣＭＤがラッチされ、貫通電極ＴＳＶを介してコアチップＣＣ０〜ＣＣ７に転送される。この状態の信号が図１１に示すアクティブコマンドＡＣＴａである。一方、層アドレス信号Ａ１３〜Ａ１５については、内部クロック信号ＩＣＬＫの立ち上がりエッジを待つことなく、その論理レベルが確定するとすぐにアドレスラッチ回路４１ｃから出力される（アドレスラッチ回路４１ｃによる高速化）。図１１においては、アドレスラッチ回路４１ｃから出力される層アドレス信号Ａ１３〜Ａ１５を「ＬＡ」と表記している。
【００８９】
アドレスラッチ回路４１ｃから出力された層アドレス信号Ａ１３〜Ａ１５は、貫通電極ＴＳＶを介してコアチップＣＣ０〜ＣＣ７に転送される。図５〜図８を用いて説明したように、貫通電極を介した転送速度は、層アドレス信号Ａ１３〜Ａ１５の方が内部コマンドＩＣＭＤよりも速い（貫通電極ＴＳＶの並列使用による高速化）。図１１においては、コアチップＣＣ０〜ＣＣ７に転送された層アドレス信号Ａ１３〜Ａ１５を「ＬＡＤ」と表記している。
【００９０】
コアチップＣＣ０〜ＣＣ７に転送された層アドレス信号Ａ１３〜Ａ１５は、各コアチップＣＣ０〜ＣＣ７において層情報ＬＩＤと比較され、一致したコアチップにおいてヒット信号ＨＩＴが活性化する。このとき、層アドレス比較回路４７として図１０（ａ）に示す回路を使用すれば、図１０（ｂ）に示す回路を使用した場合と比べて、ヒット信号ＨＩＴが活性化するタイミングが早くなる（層アドレス比較回路４７による高速化）。
【００９１】
以上により、ヒット信号ＨＩＴが活性化するタイミングは、アクティブコマンドＡＣＴａがラッチ回路１１４に到達するタイミングよりも早くなることから、アクティブコマンドＡＣＴａを伝送する信号パスに遅延回路などを介在させなくても、ラッチマージンを確保することが可能となる。これにより、コマンド信号ＣＭＤが発行されてからコアチップＣＣ０〜ＣＣ７が動作を開始するまでの時間が短縮されることから、半導体装置１０の高速化が実現される。
【００９２】
以下、本発明の好ましい実施形態による半導体装置１０の回路構成について、より細部に亘って説明する。
【００９３】
図１２は、半導体装置１０の回路構成を示すブロック図である。図１２においては、図４に示した要素と同じ要素については同一の符号が付されている。
【００９４】
図１２に示すように、インターポーザＩＰに設けられた外部端子には、クロック端子１１ａ，１１ｂ、クロックイネーブル端子１１ｃ、コマンド端子１２ａ〜１２ｅ、アドレス端子１３、データ入出力端子１４、データストローブ端子１５ａ，１５ｂ、キャリブレーション端子１６、及び電源端子１７ａ，１７ｂが含まれている。これら外部端子は、全てインターフェースチップＩＦに接続されており、電源端子１７ａ，１７ｂを除きコアチップＣＣ０〜ＣＣ７には直接接続されない。
【００９５】
まず、これら外部端子とフロントエンド機能であるインターフェースチップＩＦとの接続関係、並びに、インターフェースチップＩＦの回路構成について説明する。
【００９６】
クロック端子１１ａ，１１ｂはそれぞれ外部クロック信号ＣＫ，／ＣＫが供給される端子であり、クロックイネーブル端子１１ｃはクロックイネーブル信号ＣＫＥが入力される端子である。供給された外部クロック信号ＣＫ，／ＣＫ及びクロックイネーブル信号ＣＫＥは、インターフェースチップＩＦに設けられたクロック発生回路２１に供給される。本明細書において信号名の先頭に「／」が付されている信号は、対応する信号の反転信号又はローアクティブな信号であることを意味する。したがって、外部クロック信号ＣＫ，／ＣＫは互いに相補の信号である。クロック発生回路２１は内部クロック信号ＩＣＬＫを生成する回路であり、生成された内部クロック信号ＩＣＬＫは、インターフェースチップＩＦ内の各種回路ブロックに供給される他、ＴＳＶを介してコアチップＣＣ０〜ＣＣ７にも共通に供給される。
【００９７】
また、インターフェースチップＩＦにはＤＬＬ回路２２が含まれており、ＤＬＬ回路２２によって入出力用クロック信号ＬＣＬＫが生成される。入出力用クロック信号ＬＣＬＫは、インターフェースチップＩＦに含まれる入出力バッファ回路２３に供給される。ＤＬＬ機能は、半導体装置１０が外部と通信するに当たり、外部との同期がマッチングされた信号ＬＣＬＫでフロントエンドを制御するからである。故に、バックエンドであるコアチップＣＣ０〜ＣＣ７には、ＤＬＬ機能は不要である。
【００９８】
コマンド端子１２ａ〜１２ｅは、それぞれロウアドレスストローブ信号／ＲＡＳ、カラムアドレスストローブ信号／ＣＡＳ、ライトイネーブル信号／ＷＥ、チップセレクト信号／ＣＳ、及びオンダイターミネーション信号ＯＤＴが供給される端子である。これらのコマンド信号は、インターフェースチップＩＦに設けられたコマンド入力バッファ３１に供給される。コマンド入力バッファ３１に供給されたこれらコマンド信号は、コマンドデコーダ３２に供給される。コマンドデコーダ３２は、内部クロックＩＣＬＫに同期して、コマンド信号の保持、デコード及びカウントなどを行うことによって、各種内部コマンドＩＣＭＤを生成する回路である。生成された内部コマンドＩＣＭＤは、インターフェースチップＩＦ内の各種回路ブロックに供給される他、ＴＳＶを介してコアチップＣＣ０〜ＣＣ７にも共通に供給される。
【００９９】
アドレス端子１３は、アドレス信号Ａ０〜Ａ１５，ＢＡ０〜ＢＡ２が供給される端子であり、供給されたアドレス信号Ａ０〜Ａ１５，ＢＡ０〜ＢＡ２は、インターフェースチップＩＦに設けられたアドレス入力バッファ４１に供給される。アドレス入力バッファ４１の出力は、ＴＳＶを介してコアチップＣＣ０〜ＣＣ７に共通に供給される。また、モードレジスタセットにエントリーしている場合には、アドレス信号Ａ０〜Ａ１５はインターフェースチップＩＦに設けられたモードレジスタ４２に供給される。また、アドレス信号ＢＡ０〜ＢＡ２（バンクアドレス）については、インターフェースチップＩＦに設けられた図示しないアドレスデコーダによってデコードされ、これにより得られるバンク選択信号Ｂがデータラッチ回路２５に供給される。これは、ライトデータのバンク選択がインターフェースチップＩＦ内で行われるためである。
【０１００】
データ入出力端子１４は、リードデータ又はライトデータＤＱ０〜ＤＱ１５の入出力を行うための端子である。また、データストローブ端子１５ａ，１５ｂは、ストローブ信号ＤＱＳ，／ＤＱＳの入出力を行うための端子である。これらデータ入出力端子１４及びデータストローブ端子１５ａ，１５ｂは、インターフェースチップＩＦに設けられた入出力バッファ回路２３に接続されている。入出力バッファ回路２３には、入力バッファＩＢ及び出力バッファＯＢが含まれており、ＤＬＬ回路２２より供給される入出力用クロック信号ＬＣＬＫに同期して、リードデータ又はライトデータＤＱ０〜ＤＱ１５及びストローブ信号ＤＱＳ，／ＤＱＳの入出力を行う。また、入出力バッファ回路２３は、コマンドデコーダ３２から内部オンダイターミネーション信号ＩＯＤＴが供給されると、出力バッファＯＢを終端抵抗として機能させる。さらに、入出力バッファ回路２３には、キャリブレーション回路２４からインピーダンスコードＤＲＺＱが供給されており、これによって出力バッファＯＢのインピーダンスが指定される。入出力バッファ回路２３は、周知のＦＩＦＯ回路を含む。
【０１０１】
キャリブレーション回路２４には、出力バッファＯＢと同じ回路構成を有するレプリカバッファＲＢが含まれており、コマンドデコーダ３２よりキャリブレーション信号ＺＱが供給されると、キャリブレーション端子１６に接続された外部抵抗（図示せず）の抵抗値を参照することによってキャリブレーション動作を行う。キャリブレーション動作とは、レプリカバッファＲＢのインピーダンスを外部抵抗の抵抗値と一致させる動作であり、得られたインピーダンスコードＤＲＺＱが入出力バッファ回路２３に供給される。これにより、出力バッファＯＢのインピーダンスが所望の値に調整される。
【０１０２】
入出力バッファ回路２３は、データラッチ回路２５に接続されている。データラッチ回路２５は、周知なＤＤＲ機能を実現するレイテンシ制御によって動作するＦＩＦＯ機能を実現するＦＩＦＯ回路（不図示）とマルチプレクサＭＵＸ（不図示）とを含み、コアチップＣＣ０〜ＣＣ７から供給されるパラレルなリードデータをシリアル変換するとともに、入出力バッファから供給されるシリアルなライトデータをパラレル変換する回路である。したがって、データラッチ回路２５と入出力バッファ回路２３との間はシリアル接続であり、データラッチ回路２５とコアチップＣＣ０〜ＣＣ７との間はパラレル接続である。本実施形態では、コアチップＣＣ０〜ＣＣ７がＤＤＲ３型のＳＤＲＡＭでのバックエンド部あり、プリフェッチ数が８ビットである。また、データラッチ回路２５とコアチップＣＣ０〜ＣＣ７はバンクごとに接続されており、各コアチップＣＣ０〜ＣＣ７に含まれるバンク数は８バンクである。したがって、データラッチ回路２５とコアチップＣＣ０〜ＣＣ７との接続は１ＤＱ当たり６４ビット（８ビット×８バンク）となる。
【０１０３】
このように、データラッチ回路２５とコアチップＣＣ０〜ＣＣ７との間においては、基本的に、シリアル変換されていないパラレルデータが入出力される。つまり、通常のＳＤＲＡＭ（それは、フロントエンドとバックエンドが１つのチップで構成される）では、チップ外部との間でのデータの入出力がシリアルに行われる（つまり、データ入出力端子は１ＤＱ当たり１個である）のに対し、コアチップＣＣ０〜ＣＣ７では、インターフェースチップＩＦとの間でのデータの入出力がパラレルに行われる。この点は、通常のＳＤＲＡＭとコアチップＣＣ０〜ＣＣ７との重要な相違点である。但し、プリフェッチしたパラレルデータを全て異なるＴＳＶを用いて入出力することは必須でなく、コアチップＣＣ０〜ＣＣ７側にて部分的なパラレル／シリアル変換を行うことによって、１ＤＱ当たり必要なＴＳＶの数を削減しても構わない。例えば、１ＤＱ当たり６４ビットのデータを全て異なるＴＳＶを用いて入出力するのではなく、コアチップＣＣ０〜ＣＣ７側にて２ビットのパラレル／シリアル変換を行うことによって、１ＤＱ当たり必要なＴＳＶの数を半分（３２個）に削減しても構わない。
【０１０４】
更に、データラッチ回路２５は、インターフェースチップ単位で試験ができる機能が付加されている。インターフェースチップには、バックエンド部が存在しない。このため、原則として単体で動作させることはできない。しかしながら、単体での動作が一切不可能であると、ウェハ状態でのインターフェースチップの動作試験を行うことができなくなってしまう。これは、インターフェースチップと複数のコアチップの組み立て工程を経た後でなければ、半導体装置１０を試験することができないことを示し、半導体装置１０を試験することによって、インターフェースチップを試験することを意味する。インターフェースチップに回復できない欠陥がある場合、半導体装置１０全体の損失を招くことになる。この点を考慮して、本実施形態では、データラッチ回路２５には、試験用に擬似的なバックエンド部の一部が設けられており、試験時に簡素な記憶機能が可能とされている。
【０１０５】
電源端子１７ａ，１７ｂは、それぞれ電源電位ＶＤＤ，ＶＳＳが供給される端子であり、インターフェースチップＩＦに設けられたパワーオン検出回路４３に接続されるとともに、ＴＳＶを介してコアチップＣＣ０〜ＣＣ７にも接続されている。パワーオン検出回路４３は、電源の投入を検出する回路であり、電源の投入を検出するとインターフェースチップＩＦに設けられた層アドレスコントロール回路４５を活性化させる。
【０１０６】
層アドレスコントロール回路４５は、本実施形態による半導体装置１０のＩ／Ｏ構成に応じて層アドレスを変更するための回路である。上述の通り、本実施形態による半導体装置１０は１６個のデータ入出力端子１４を備えており、これにより最大でＩ／Ｏ数を１６ビット（ＤＱ０〜ＤＱ１５）に設定することができるが、Ｉ／Ｏ数がこれに固定されるわけではなく、８ビット（ＤＱ０〜ＤＱ７）又は４ビット（ＤＱ０〜ＤＱ３）に設定することも可能である。これらＩ／Ｏ数に応じてアドレス割り付けが変更され、層アドレスも変更される。層アドレスコントロール回路４５は、Ｉ／Ｏ数に応じたアドレス割り付けの変更を制御する回路であり、ＴＳＶを介して各コアチップＣＣ０〜ＣＣ７に共通に接続されている。
【０１０７】
また、インターフェースチップＩＦには層アドレス設定回路４４も設けられている。層アドレス設定回路４４は、ＴＳＶを介してコアチップＣＣ０〜ＣＣ７に接続されている。層アドレス設定回路４４は、図２（ｂ）に示すタイプのＴＳＶ２を用いて、コアチップＣＣ０〜ＣＣ７の層アドレス発生回路４６にカスケード接続されており、テスト時においてコアチップＣＣ０〜ＣＣ７に設定された層アドレスを読み出す役割を果たす。
【０１０８】
さらに、インターフェースチップＩＦには不良チップ情報保持回路３３が設けられている。不良チップ情報保持回路３３は、正常に動作しない不良コアチップがアセンブリ後に発見された場合に、そのチップ番号を保持する回路である。不良チップ情報保持回路３３は、ＴＳＶを介してコアチップＣＣ０〜ＣＣ７に接続されている。不良チップ情報保持回路３３は、図２（ｃ）に示すタイプのＴＳＶ３を用いて、シフトされながらコアチップＣＣ０〜ＣＣ７に接続されている。
【０１０９】
さらに、インターフェースチップＩＦには、救済情報保持回路４００が設けられている。救済情報保持回路４００は、出力選択信号や入力選択信号の設定をアンチヒューズ素子などによって記憶する回路であり、アセンブリ後の動作試験によって貫通電極に不良が発見された場合に、テスタから設定信号が書き込まれる。救済情報保持回路４００に保持された設定信号は電源投入時に読み出され、出力切り替え回路１９０や入力切り替え回路１９２の出力選択信号や入力選択信号が設定される。
【０１１０】
以上が外部端子とインターフェースチップＩＦとの接続関係、並びに、インターフェースチップＩＦの回路構成の概要である。次に、コアチップＣＣ０〜ＣＣ７の回路構成について説明する。
【０１１１】
図１２に示すように、バックエンド機能であるコアチップＣＣ０〜ＣＣ７に含まれるメモリセルアレイ５０は、いずれも８バンクに分割されている。尚、バンクとは、個別にコマンドを受け付け可能な単位である。言い換えれば、夫々のバンクは、互いに非排他制御で独立に動作することができる。半導体装置１０外部からは、独立に夫々のバンクをアクセスできる。例えば、バンク１のメモリセルアレイ５０とバンク２のメモリセルアレイ５０は、異なるコマンドにより夫々対応するワード線ＷＬ、ビット線ＢＬ等を、時間軸的に同一の期間に個別にアクセス制御できる非排他制御の関係である。例えば、バンク１をアクティブ（ワード線とビット線をアクティブ）に維持しつつ、更にバンク２をアクティブに制御することができる。リード但し、半導体装置の外部端子（例えば、複数の制御端子、複数のＩ／Ｏ端子）は、共有している。メモリセルアレイ５０内においては、複数のワード線ＷＬと複数のビット線ＢＬが交差しており、その交点にはメモリセルＭＣが配置されている（図１２においては、１本のワード線ＷＬ、１本のビット線ＢＬ及び１個のメモリセルＭＣのみを示している）。ワード線ＷＬの選択はロウデコーダ５１によって行われる。また、ビット線ＢＬはセンス回路５３内の対応するセンスアンプＳＡに接続されている。センスアンプＳＡの選択はカラムデコーダ５２によって行われる。
【０１１２】
ロウデコーダ５１は、ロウ制御回路６１より供給されるロウアドレスによって制御される。ロウ制御回路６１には、ＴＳＶを介してインターフェースチップＩＦより供給されるロウアドレスを受けるアドレスバッファ６１ａが含まれており、アドレスバッファ６１ａによってバッファリングされたロウアドレスがロウデコーダ５１に供給される。ＴＳＶを介して供給されるアドレス信号は、入力バッファＢ１を介して、ロウ制御回路６１などに供給される。また、ロウ制御回路６１にはリフレッシュカウンタ６１ｂも含まれており、コントロールロジック回路６３からリフレッシュ信号が発行された場合には、リフレッシュカウンタ６１ｂが示すロウアドレスがロウデコーダ５１に供給される。
【０１１３】
カラムデコーダ５２は、カラム制御回路６２より供給されるカラムアドレスによって制御される。カラム制御回路６２には、ＴＳＶを介してインターフェースチップＩＦより供給されるカラムアドレスを受けるアドレスバッファ６２ａが含まれており、アドレスバッファ６２ａによってバッファリングされたカラムアドレスがカラムデコーダ５２に供給される。また、カラム制御回路６２にはバースト長をカウントするバーストカウンタ６２ｂも含まれている。
【０１１４】
カラムデコーダ５２によって選択されたセンスアンプＳＡは、さらに、図示しないいくつかのアンプ（サブアンプやデータアンプなど）を介して、データコントロール回路５４に接続される。これにより、リード動作時においては、一つのＩ／Ｏ（ＤＱ）あたり８ビット（＝プリフェッチ数）のリードデータがデータコントロール回路５４から出力され、ライト動作時においては、８ビットのライトデータがデータコントロール回路５４に入力される。データコントロール回路５４とインターフェースチップＩＦとの間はＴＳＶを介してパラレルに接続される。
【０１１５】
コントロールロジック回路６３は、図４に示した制御回路６０に相当する回路であり、ＴＳＶを介してインターフェースチップＩＦから供給される内部コマンドＩＣＭＤを受け、これに基づいてロウ制御回路６１及びカラム制御回路６２の動作を制御する回路である。コントロールロジック回路６３には、層アドレス比較回路（チップ情報比較回路）４７が接続されている。層アドレス比較回路４７は、当該コアチップがアクセス対象であるか否かを検出する回路であり、その検出は、ＴＳＶを介してインターフェースチップＩＦより供給されるアドレス信号の一部ＳＥＬ（チップ選択情報）と、層アドレス発生回路４６に設定された層アドレスＬＩＤ（チップ識別情報）とを比較することにより行われ、一致を検出すると一致信号ＨＩＴを活性化させる。
【０１１６】
層アドレス発生回路４６には、初期化時において各コアチップＣＣ０〜ＣＣ７に固有の層アドレスが設定される。層アドレスの設定方法は次の通りである。まず、半導体装置１０が初期化されると、各コアチップＣＣ０〜ＣＣ７の層アドレス発生回路４６に初期値として最小値（０，０，０）が設定される。コアチップＣＣ０〜ＣＣ７の層アドレス発生回路４６は、図２（ｂ）に示すタイプのＴＳＶを用いてカスケード接続されているとともに、内部にインクリメント回路を有している。そして、最上層のコアチップＣＣ０の層アドレス発生回路４６に設定された層アドレス（０，０，０）がＴＳＶを介して２番目のコアチップＣＣ１の層アドレス発生回路４６に送られ、インクリメントされることにより異なる層アドレス（０，０，１）が生成される。以下同様にして、生成された層アドレスを下層のコアチップに転送し、転送されたコアチップ内の層アドレス発生回路４６は、これをインクリメントする。最下層のコアチップＣＣ７の層アドレス発生回路４６には、層アドレスとして最大値（１，１，１）が設定されることになる。これにより、各コアチップＣＣ０〜ＣＣ７には固有の層アドレスが設定される。
【０１１７】
層アドレス発生回路４６には、ＴＳＶを介してインターフェースチップＩＦの不良チップ情報保持回路３３から不良チップ信号ＤＥＦが供給される。不良チップ信号ＤＥＦは、図２（ｃ）に示すタイプのＴＳＶ３を用いて各コアチップＣＣ０〜ＣＣ７に供給されるため、各コアチップＣＣ０〜ＣＣ７に個別の不良チップ信号ＤＥＦを供給することができる。不良チップ信号ＤＥＦは、当該コアチップが不良チップである場合に活性化される信号であり、これが活性化している場合、層アドレス発生回路４６はインクリメントした層アドレスではなく、インクリメントされていない層アドレスを下層のコアチップに転送する。また、不良チップ信号ＤＥＦはコントロールロジック回路６３にも供給されており、不良チップ信号ＤＥＦが活性化している場合にはコントロールロジック回路６３の動作が完全に停止する。これにより、不良のあるコアチップは、インターフェースチップＩＦからアドレス信号やコマンド信号が入力されても、リード動作やライト動作を行うことはない。
【０１１８】
また、コントロールロジック回路６３の出力は、モードレジスタ６４にも供給されている。これにより、コントロールロジック回路６３の出力がモードレジスタセットを示している場合、アドレス信号によってモードレジスタ６４の設定値が上書きされる。これにより、コアチップＣＣ０〜ＣＣ７の動作モードが設定される。
【０１１９】
さらに、コアチップＣＣ０〜ＣＣ７には、内部電圧発生回路７０が設けられている。内部電圧発生回路には電源電位ＶＤＤ，ＶＳＳが供給されており、内部電圧発生回路７０はこれを受けて各種内部電圧を生成する。内部電圧発生回路７０により生成される内部電圧としては、各種周辺回路の動作電源として用いる内部電圧ＶＰＥＲＩ（≒ＶＤＤ）、メモリセルアレイ５０のアレイ電圧として用いる内部電圧ＶＡＲＹ（＜ＶＤＤ）、ワード線ＷＬの活性化電位である内部電圧ＶＰＰ（＞ＶＤＤ）などが含まれる。また、コアチップＣＣ０〜ＣＣ７には、パワーオン検出回路７１も設けられており、電源の投入を検出すると各種内部回路のリセットを行う。
【０１２０】
コアチップＣＣ０〜ＣＣ７に含まれる上記の周辺回路は、ＴＳＶを介してインターフェースチップＩＦから供給される内部クロック信号ＩＣＬＫに同期して動作する。ＴＳＶを介して供給される内部クロック信号ＩＣＬＫは、入力バッファＢ２を介して各種周辺回路に供給される。
【０１２１】
以上がコアチップＣＣ０〜ＣＣ７の基本的な回路構成である。コアチップＣＣ０〜ＣＣ７には外部とのインターフェースを行うフロントエンド部が設けられておらず、このため、原則として単体で動作させることはできない。しかしながら、単体での動作が一切不可能であると、ウェハ状態でのコアチップの動作試験を行うことができなくなってしまう。これは、インターフェースチップと複数のコアチップの組み立て工程を経た後でなければ、半導体装置１０を試験することができないことを示し、半導体装置１０を試験することによって、各コアチップをそれぞれ試験することを意味する。コアチップに回復できない欠陥がある場合、半導体装置１０全体の損失を招くことになる。この点を考慮して、本実施形態では、コアチップＣＣ０〜ＣＣ７にはいくつかのテストパッドＴＰとテスト用のコマンドデコーダ６５のテスト用フロントエンド部で構成される試験用に擬似的なフロントエンド部の一部が設けられており、テストパッドＴＰからアドレス信号、テストデータやコマンド信号の入力が可能とされている。試験用のフロントエンド部は、あくまでウェハ試験において簡素な試験を実現する機能の回路であり、インターフェースチップ内のフロントエンド機能をすべて備えるわけではない、ことに注意が必要である。例えば、コアチップの動作周波数は、フロントエンドの動作周波数よりも低いことから、低周波で試験するテスト用のフロントエンド部の回路で簡素に実現することができる。
【０１２２】
テストパッドＴＰの種類は、インターポーザＩＰに設けられた外部端子とほぼ同様である。具体的には、クロック信号が入力されるテストパッドＴＰ１、アドレス信号が入力されるテストパッドＴＰ２、コマンド信号が入力されるテストパッドＴＰ３、テストデータの入出力を行うためのテストパッドＴＰ４、データストローブ信号の入出力を行うためのテストパッドＴＰ５、電源電位を供給するためのテストパッドＴＰ６などが含まれている。
【０１２３】
テスト時においては、デコードされていない通常の外部コマンドが入力されるため、コアチップＣＣ０〜ＣＣ７にはテスト用のコマンドデコーダ６５も設けられている。また、テスト時においては、シリアルなテストデータが入出力されることから、コアチップＣＣ０〜ＣＣ７にはテスト用の入出力回路５５も設けられている。
【０１２４】
以上が本実施形態による半導体装置１０の全体構成である。このように、本実施形態による半導体装置１０は、１Ｇｂのコアチップが８枚積層された構成を有していることから、合計で８Ｇｂのメモリ容量となる。また、チップ選択信号／ＣＳが入力される端子（チップ選択端子）は１つであることから、コントローラからはメモリ容量が８Ｇｂである単一のＤＲＡＭとして認識される。
【０１２５】
上記の構成を有する半導体装置１０は、電源投入時に救済情報保持回路４００に保持された設定信号が読み出され、インターフェースチップＩＦ内及び各コアチップＣＣ０〜ＣＣ７内の出力切り替え回路１９０、入力切り替え回路１９２に転送される。そして、既に説明したとおり、層アドレス信号Ａ１３〜Ａ１５については、出力切り替え回路１９０や入力切り替え回路１９２を用いることなく、複数の貫通電極ＴＳＶを並列に使用していることから、インターフェースチップＩＦからコアチップＣＣ０〜ＣＣ７に高速に転送することが可能となり、これにより、ヒット信号ＨＩＴが活性化するタイミングを早めることが可能となる。
【０１２６】
また、インターフェースチップＩＦ及びコアチップＣＣ０〜ＣＣ７においては、不良のある貫通電極を予備の貫通電極にそのまま置換するのではなく、接続関係をシフトすることによって不良のある貫通電極を避けていることから、置換の前後において信号パスにほとんど配線長差が生じない。このため、置換によるスキューもほとんど生じないことから、信号品質を高めることが可能となる。
【０１２７】
また、貫通電極の出入口には、それぞれトライステートインバータが設けられる。このトライステートインバータの増幅機能により、貫通電極における信号減衰を補償することにより、信号品質を高めることができる。また、トライステートインバータは、スイッチとしても機能する。この結果、ドライバ回路からトライステートインバータに至る経路や、トライステートインバータからレシーバ回路に至る経路に回路遅延要素を設置しなくても済むため、貫通電極を介した信号伝送の遅延を抑制しやすくなる。
【０１２８】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【０１２９】
図１３は、本実施形態による半導体装置１０を用いたデータ処理システムの構成を示す模式的な断面図である。
【０１３０】
図１３に示すデータ処理システムは、メイン基板７００上に半導体装置１０とこれを制御するメモリコントローラ７１０とが搭載された構成を有している。図１３に示す例では、メイン基板７００上に半導体装置１０が直接搭載されているが、メイン基板７００にソケットを設け、ソケットに半導体装置１０が搭載されたモジュール基板を挿し込んでも構わない。この場合、モジュール基板には、複数の半導体装置１０を搭載することができる。
【０１３１】
例えば、上記実施形態では、チップ積層型のＤＲＡＭを例に説明したが、積層される半導体チップの種類については特に限定されず、ＳＲＡＭ，ＰＲＡＭ，ＭＲＡＭ，ＲＲＡＭ，フラッシュメモリなど他のメモリデバイスであっても構わないし、ＣＰＵやＤＳＰなどのロジック系デバイスであっても構わない。すなわち、制御チップと複数の被制御チップが積層されたタイプの半導体装置であれば足りる。
【符号の説明】
【０１３２】
１０        半導体装置
２１        クロック発生回路
３２        コマンドデコーダ
３２ａ      コマンドラッチ回路
４１ｃ，４１ｄ    アドレスラッチ回路
４６        層アドレス発生回路
４７        層アドレス比較回路
６０        制御回路
１０２，１０３    ＴＳＶ駆動バッファ
１１２，１１３    ＴＳＶレシーバ
１１４      ラッチ回路
１９０      出力切り替え回路
１９２      入力切り替え回路
３０１〜３１０    貫通電極
４０１〜４０８    ドライバ回路
４１１〜４１８    レシーバ回路
７００    メイン基板
７１０    メモリコントローラ
Ａ１３〜Ａ１５    層アドレス信号
ＡＣＴ      アクティブコマンド
ＥｘＯＲ０〜ＥｘＯＲ２    比較回路
ＬＩＤ      層情報
【図１】
0005684590.tif 000002
【図２】
0005684590.tif 000003
【図３】
0005684590.tif 000004
【図４】
0005684590.tif 000005
【図５】
0005684590.tif 000006
【図６】
0005684590.tif 000007
【図７】
0005684590.tif 000008
【図８】
0005684590.tif 000009
【図９】
0005684590.tif 000010
【図１０】
0005684590.tif 000011
【図１１】
0005684590.tif 000012
【図１２】
0005684590.tif 000013
【図１３】
0005684590.tif 000014