(57)【特許請求の範囲】
【請求項１】
スイッチ素子をオン／オフさせて入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、
基準電圧を生成する基準電圧生成部と；
前記スイッチ素子の一端に現れるスイッチ電圧を利用してリップル成分を生成し、これを前記基準電圧に注入してリップル基準電圧を生成するリップルインジェクション部と；
前記出力電圧に応じた帰還電圧と前記リップル基準電圧とを比較するコンパレータと；
前記コンパレータの出力信号に基づいて前記スイッチ素子のオン／オフ制御を行うスイッチング制御部と；
前記スイッチ電圧に応じたオフセット電圧を生成し、これを前記基準電圧、前記帰還電圧、及び、前記リップル基準電圧のいずれかに与えるオフセット調整部と；
を有し、
前記リップルインジェクション部は、
非反転入力端が前記基準電圧の印加端に接続され、反転入力端が第１抵抗を介して前記スイッチ電圧の印加端に接続され、出力端が前記リップル基準電圧の印加端に接続されると共に、第２抵抗と第１コンデンサを各々介して前記反転入力端に接続される第１アンプを含むことを特徴とするスイッチング電源装置。
【請求項２】
前記オフセット調整部は、
前記スイッチ電圧を平滑化して平滑スイッチ電圧を生成するフィルタ回路と；
前記平滑スイッチ電圧をオフセット電流に変換する電圧／電流変換回路と；
前記オフセット電流を前記オフセット電圧に変換する電流／電圧変換回路と；
を含むことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記フィルタ回路は、
第１端が前記スイッチ電圧の印加端に接続され、第２端が前記平滑スイッチ電圧の印加端に接続された第３抵抗と；
第１端が前記平滑スイッチ電圧の印加端に接続され、第２端が接地端に接続された第２コンデンサと；
を含むことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記電圧／電流変換回路は、
第４抵抗と；
前記平滑スイッチ電圧を前記第４抵抗に印加するバイアス回路と；
前記第４抵抗に流れる電流をミラーして前記オフセット電流を生成するカレントミラー回路と；
を含むことを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記バイアス回路は、
非反転入力端が前記平滑スイッチ電圧の印加端に接続され、反転入力端が前記第４抵抗に接続された第２アンプと；
ドレインが前記カレントミラー回路に接続され、ソースが前記第４抵抗に接続され、ゲートが前記第２アンプの出力端に接続されたＮチャネル型電界効果トランジスタと；
を含むことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記バイアス回路は、
第１端が電源端に接続された定電流源と；
エミッタが前記定電流源の第２端に接続され、コレクタが接地端に接続され、ベースが前記平滑スイッチ電圧の印加端に接続されたｐｎｐ型バイポーラトランジスタと；
コレクタが前記カレントミラー回路に接続され、エミッタが前記第４抵抗に接続され、ベースが前記ｐｎｐ型バイポーラトランジスタのエミッタに接続されたｎｐｎ型バイポーラトランジスタと；
を含むことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項７】
前記電流／電圧変換回路は、前記オフセット電流を前記オフセット電圧に変換する第５抵抗を含むことを特徴とする請求項４〜請求項６のいずれか一項に記載のスイッチング電源装置。
【請求項８】
前記オフセット調整部は、前記オフセット電圧を前記基準電圧に与える構成であり、
前記第１抵抗、前記第２抵抗、前記第４抵抗、及び、前記第５抵抗の各抵抗値をＲ１、Ｒ２、Ｒ４、及び、Ｒ５とした場合、（Ｒ１＋Ｒ２）：Ｒ２＝Ｒ４：Ｒ５という関係式が成立することを特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】
前記オフセット調整部は、前記オフセット電圧を前記帰還電圧または前記リップル基準電圧に与える構成であり、
前記第１抵抗、前記第２抵抗、前記第４抵抗、及び、前記第５抵抗の各抵抗値をＲ１、Ｒ２、Ｒ４、及び、Ｒ５とした場合、Ｒ１：Ｒ２＝Ｒ４：Ｒ５という関係式が成立することを特徴とする請求項７に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非線形制御方式のスイッチング電源装置に関するものである。
【背景技術】
【０００２】
図１１Ａ〜図１１Ｃは、いずれも、非線形制御方式を採用したスイッチング電源装置の従来例を示す回路ブロック図及び動作波形図であり、図１１Ａではヒステリシス・ウィンドウ方式、図１１Ｂではボトム検出オン時間固定方式、そして、図１１Ｃではアッパー検出オフ時間固定方式を採用したスイッチング電源装置がそれぞれ描写されている。なお、図１１Ａ〜図１１Ｃに各々描写されているスイッチング電源装置は、いずれも、入力電圧ＩＮを降圧して所望の出力電圧ＯＵＴを生成する降圧型ＤＣ／ＤＣコンバータである。
【０００３】
非線形制御方式のスイッチング電源装置は、線形制御方式（例えば電圧モード制御方式や電流モード制御方式）のスイッチング電源装置に比べて、簡単な回路構成で、高い負荷応答特性を得られるという特長を有している。
【０００４】
一方、非線形制御方式のスイッチング電源装置は、出力リップル電圧（＝出力電圧ＯＵＴのリップル成分）を利用してコンパレータを駆動することにより、出力トランジスタのスイッチング制御を行うという構成上、出力リップル電圧を正しく検出するために、ある程度大きな振幅（波高値）の出力リップル電圧が必要であった。そのため、従来では、等価直列抵抗（ＥＳＲ［Equivalent Series Resistance］）が比較的大きい出力コンデンサ（例えば導電性高分子タイプ）を用いなければならず、部品選定の制約やコストアップが招かれていた。
【０００５】
また、従来より、コンパレータに入力される基準電圧Ｖｒｅｆに対してリップル成分を外部から強制的に注入することにより、コンパレータを安定して駆動させる技術（いわゆるリップルインジェクション技術）も提案されている。このリップルインジェクション技術を導入すれば、出力リップル電圧の振幅がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、ＥＳＲの小さい積層セラミックコンデンサを出力コンデンサとして用いることが可能となる。
【０００６】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−３５３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、リップル成分を注入された基準電圧ＶｒｅｆのＤＣ値は、リップル成分の生成に利用されるスイッチ電圧Ｖｓｗ（出力トランジスタの一端に現れるパルス電圧）のデューティに応じて変動する。特に、リップルインジェクション量（基準電圧Ｖｒｅｆに注入されるリップル成分の振幅）を増やすほど、リップル成分を注入された基準電圧ＶｒｅｆのＤＣ値が大きく変動してしまう。
【０００９】
そのため、従来のスイッチング電源装置では、スイッチング動作の安定性やジッタ特性の向上を図るためにリップルインジェクション量を増やすと、そのトレードオフとして、出力電圧精度やロードレギュレーション特性（負荷の変動に対する出力電圧ＯＵＴの安定性）の悪化が招かれる、という問題があり、特に、軽負荷時高効率モードを備えるスイッチング電源装置において、上記の問題が顕在化していた。
【００１０】
本発明は、本願の発明者によって見い出された上記の問題点に鑑み、出力電圧精度やロードレギュレーション特性を悪化させることなく、リップルインジェクション量を増やして、スイッチング動作の安定性やジッタ特性の向上を図ることが可能なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成すべく、本発明に係るスイッチング電源装置は、スイッチ素子をオン／オフさせて入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、基準電圧を生成する基準電圧生成部と；前記スイッチ素子の一端に現れるスイッチ電圧を利用してリップル成分を生成し、これを前記基準電圧に注入してリップル基準電圧を生成するリップルインジェクション部と；前記出力電圧に応じた帰還電圧と前記リップル基準電圧とを比較するコンパレータと；前記コンパレータの出力信号に基づいて前記スイッチ素子のオン／オフ制御を行うスイッチング制御部と；前記スイッチ電圧に応じたオフセット電圧を生成し、これを前記基準電圧、前記帰還電圧、及び、前記リップル基準電圧のいずれかに与えるオフセット調整部と；を有する構成（第１の構成）とされている。
【００１２】
なお、上記第１の構成から成るスイッチング電源装置において、前記リップルインジェクション部は、非反転入力端が前記基準電圧の印加端に接続され、反転入力端が第１抵抗を介して前記スイッチ電圧の印加端に接続され、出力端が前記リップル基準電圧の印加端に接続されると共に、第２抵抗と第１コンデンサを各々介して前記反転入力端に接続される第１アンプを含む構成（第２の構成）にするとよい。
【００１３】
また、上記第２の構成から成るスイッチング電源装置において、前記オフセット調整部は、前記スイッチ電圧を平滑化して平滑スイッチ電圧を生成するフィルタ回路と；前記平滑スイッチ電圧をオフセット電流に変換する電圧／電流変換回路と；前記オフセット電流を前記オフセット電圧に変換する電流／電圧変換回路と；を含む構成（第３の構成）にするとよい。
【００１４】
また、上記第３の構成から成るスイッチング電源装置において、前記フィルタ回路は、第１端が前記スイッチ電圧の印加端に接続され、第２端が前記平滑スイッチ電圧の印加端に接続された第３抵抗と；第１端が前記平滑スイッチ電圧の印加端に接続され、第２端が接地端に接続された第２コンデンサと；を含む構成（第４の構成）にするとよい。
【００１５】
また、上記第４の構成から成るスイッチング電源装置において、前記電圧／電流変換回路は、第４抵抗と；前記平滑スイッチ電圧を前記第４抵抗に印加するバイアス回路と；前記第４抵抗に流れる電流をミラーして前記オフセット電流を生成するカレントミラー回路と；を含む構成（第５の構成）にするとよい。
【００１６】
また、上記第５の構成から成るスイッチング電源装置において、前記バイアス回路は、非反転入力端が前記平滑スイッチ電圧の印加端に接続され、反転入力端が前記第４抵抗に接続された第２アンプと；ドレインが前記カレントミラー回路に接続され、ソースが前記第４抵抗に接続され、ゲートが前記第２アンプの出力端に接続されたＮチャネル型電界効果トランジスタと；を含む構成（第６の構成）にするとよい。
【００１７】
また、上記第５の構成から成るスイッチング電源装置にて、前記バイアス回路は、第１端が電源端に接続された定電流源と；エミッタが前記定電流源の第２端に接続され、コレクタが接地端に接続され、ベースが前記平滑スイッチ電圧の印加端に接続されたｐｎｐ型バイポーラトランジスタと；コレクタが前記カレントミラー回路に接続され、エミッタが前記第４抵抗に接続され、ベースが前記ｐｎｐ型バイポーラトランジスタのエミッタに接続されたｎｐｎ型バイポーラトランジスタと；を含む構成（第７の構成）にするとよい。
【００１８】
また、上記第５〜第７いずれかの構成から成るスイッチング電源装置において、前記電流／電圧変換回路は、前記オフセット電流を前記オフセット電圧に変換する第５抵抗を含む構成（第８の構成）にするとよい。
【００１９】
また、上記第８の構成から成るスイッチング電源装置において、前記オフセット調整部は、前記オフセット電圧を前記基準電圧に与える構成であり、前記第１抵抗、前記第２抵抗、前記第４抵抗、及び、前記第５抵抗の各抵抗値をＲ１、Ｒ２、Ｒ４、及び、Ｒ５とした場合、（Ｒ１＋Ｒ２）：Ｒ２＝Ｒ４：Ｒ５という関係式が成立する構成（第９の構成）にするとよい。
【００２０】
また、上記第８の構成から成るスイッチング電源装置において、前記オフセット調整部は、前記オフセット電圧を前記帰還電圧、または、前記リップル基準電圧に与える構成であり、前記第１抵抗、前記第２抵抗、前記第４抵抗、及び、前記第５抵抗の各抵抗値をＲ１、Ｒ２、Ｒ４、及び、Ｒ５とした場合、Ｒ１：Ｒ２＝Ｒ４：Ｒ５という関係式が成立する構成（第１０の構成）にするとよい。
【発明の効果】
【００２１】
本発明に係るスイッチング電源装置であれば、出力電圧精度やロードレギュレーション特性を悪化させることなく、リップルインジェクション量を増やして、スイッチング動作の安定性やジッタ特性の向上を図ることが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係るスイッチング電源装置の第１実施形態を示す回路ブロック図
【図２】スイッチング動作の一例を示すタイミングチャート
【図３】オフセット調整部２０の第１構成例を示す回路ブロック図
【図４】リップルインジェクション量とジッタ量との関係を示す模式図
【図５】オフセット調整部２０の第２構成例を示す回路ブロック図
【図６】本発明に係るスイッチング電源装置の第２実施形態を示す回路ブロック図
【図７】オフセット調整部３０の一構成例を示す回路ブロック図
【図８】リップル基準電圧ＲＥＦのＳＷデューティ依存性を示す波形図
【図９】本発明に係るスイッチング電源装置の第３実施形態を示す回路ブロック図
【図１０】オフセット調整部４０の一構成例を示す回路ブロック図
【図１１Ａ】非線形制御方式を採用したスイッチング電源装置の第１従来例（ヒステリシス・ウィンドウ方式）を示す回路ブロック図及び動作波形図
【図１１Ｂ】非線形制御方式を採用したスイッチング電源装置の第２従来例（ボトム検出オン時間固定方式）を示す回路ブロック図及び動作波形図
【図１１Ｃ】非線形制御方式を採用したスイッチング電源装置の第３従来例（アッパー検出オフ時間固定方式）を示す回路ブロック図及び動作波形図
【発明を実施するための形態】
【００２３】
＜第１実施形態＞
図１は、本発明に係るスイッチング電源装置の第１実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置は、非線形制御方式（ここではボトム検出オン時間固定方式）によって入力電圧ＩＮから出力電圧ＯＵＴを生成する降圧型ＤＣ／ＤＣコンバータであり、半導体装置１と、これに外付けされるインダクタＬＸ１、コンデンサＣＸ１、並びに、抵抗ＲＸ１及びＲＸ２を有する。
【００２４】
半導体装置１の外部において、インダクタＬＸ１の第１端は、半導体装置１の外部端子Ｔ１（スイッチ端子）に接続されている。インダクタＬＸ１の第２端、コンデンサＣＸ１の第１端、及び、抵抗ＲＸ１の第１端は、いずれも出力電圧ＯＵＴの出力端に接続されている。コンデンサＣＸ１の第２端は、接地端に接続されている。抵抗ＲＸ１の第２端、及び、抵抗ＲＸ２の第１端は、いずれも半導体装置１の外部端子Ｔ２（帰還端子）に接続されている。抵抗ＲＸ２の第２端は、接地端に接続されている。
【００２５】
半導体装置１は、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１及び１２と、ドライバ１３と、ＳＲフリップフロップ１４と、オン時間設定部１５と、コンパレータ１６と、リップルインジェクション部１７と、バンドギャップ電源部１８と、オフセット調整部２０と、を集積化したいわゆるスイッチング電源ＩＣである。
【００２６】
トランジスタ１１は、入力電圧ＩＮの入力端と外部端子Ｔ１との間に接続され、ドライバ１３から入力されるゲート信号Ｇ１に応じてオン／オフ制御される出力トランジスタである。接続関係について具体的に述べると、トランジスタ１１のドレインは、入力電圧ＩＮの入力端に接続されている。トランジスタ１１のソースは、外部端子Ｔ１に接続されている。トランジスタ１１のゲートは、ゲート信号Ｇ１の入力端に接続されている。
【００２７】
トランジスタ１２は、外部端子Ｔ１と接地端との間に接続され、ドライバ１３から入力されるゲート信号Ｇ２に応じてオン／オフ制御される同期整流トランジスタである。接続関係について具体的に述べると、トランジスタ１２のドレインは、外部端子Ｔ１に接続されている。トランジスタ１２のソースは、接地端に接続されている。トランジスタ１２のゲートは、ゲート信号Ｇ２の入力端に接続されている。なお、整流素子としては、トランジスタ１２に代えてダイオードを用いても構わない。
【００２８】
ドライバ１３は、ＳＲフリップフロップ１４の出力信号Ｇ０に応じてゲート信号Ｇ１、Ｇ２を生成し、トランジスタ１１及び１２を相補的（排他的）にスイッチング制御する。なお、本明細書中で用いられている「相補的（排他的）」という文言は、トランジスタ１１、１２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１１、１２のオン／オフ遷移タイミングに所定の遅延が与えられている場合（同時オフ期間が設けられている場合）も含む。
【００２９】
ＳＲフリップフロップ１４は、セット端（Ｓ）に入力されるオン時間設定信号ＯＮの立ち上がりエッジで出力信号Ｇ０をハイレベルにセットし、リセット端（Ｒ）に入力される比較信号ＣＭＰの立ち上がりエッジで出力信号Ｇ０をローレベルにリセットする（図２の上から３段目〜５段目を参照）。
【００３０】
オン時間設定部１５は、ＳＲフリップフロップ１４の出力信号Ｇ０がローレベルに立ち下げられてから、所定のオン時間Ｔｏｎが経過した後に、オン時間設定信号ＯＮにハイレベルのトリガパルスを発生させる（図２の上から４段目及び５段目を参照）。
【００３１】
なお、上記したドライバ１３、ＳＲフリップフロップ１４、及び、オン時間設定部１５は、コンパレータ１６から出力される比較信号ＣＭＰに基づいてトランジスタ１１及び１２のオン／オフ制御を行うスイッチング制御部として機能する。
【００３２】
コンパレータ１６は、外部端子Ｔ２（抵抗Ｒ１と抵抗Ｒ２との接続ノード）から反転入力端（−）に入力される帰還電圧ＦＢ（出力電圧ＯＵＴの分圧電圧）と、リップルインジェクション部１７から非反転入力端（＋）に入力されるリップル基準電圧ＲＥＦとを比較して比較信号ＣＭＰを出力する。すなわち、帰還電圧ＦＢがリップル基準電圧ＲＥＦよりも高ければ、比較信号ＣＭＰはローレベルとなり、逆に、帰還電圧ＦＢがリップル基準電圧ＲＥＦよりも低ければ、比較信号ＣＭＰはハイレベルとなる（図２の上から２段目及び３段目を参照）。
【００３３】
リップルインジェクション部１７は、外部端子Ｔ１（トランジスタ１１とトランジスタ１２の接続ノード）に現れるスイッチ電圧ＳＷを利用してリップル成分を生成し、このリップル成分をバンドギャップ基準電圧ＢＧ（図１では、オフセット付きのバンドギャップ基準電圧ＢＧ２）に注入してリップル基準電圧ＲＥＦを生成する（図２の上から１段目及び２段目を参照）。
【００３４】
バンドギャップ電源部１８は、電源電圧や周囲温度の変動に依存しない所定のバンドギャップ基準電圧ＢＧ（例えば１．２Ｖ）を生成する。
【００３５】
オフセット調整部２０は、スイッチ電圧ＳＷに応じたオフセット電圧Ｖｏｆｆｓｅｔを生成し、これをバンドギャップ基準電圧ＢＧに足し合わせることにより、オフセット付きのバンドギャップ基準電圧ＢＧ２を生成する。より具体的に述べると、オフセット調整部２０は、スイッチ電圧ＳＷのデューティＤＵＴＹ（スイッチング周期Ｔに占めるハイレベル期間Ｔｏｎ（トランジスタ１１のオン期間Ｔｏｎ）の割合、ＤＵＴＹ＝Ｔｏｎ／Ｔ）が大きいほど、オフセット電圧Ｖｏｆｆｓｅｔ（延いてはオフセット付きのバンドギャップ基準電圧ＢＧ２）の電圧値を高く設定する。その結果、リップル基準電圧ＲＥＦのＤＣ値も高くなるので、出力電圧ＯＵＴ（延いては帰還電圧ＦＢ）をより高めるように帰還制御がかかる。
【００３６】
図３は、オフセット調整部２０（及びリップルインジェクション部１７）の第１構成例を示す回路ブロック図である。
【００３７】
本構成例のリップルインジェクション部１７は、アンプＡＭＰ１と、抵抗Ｒ１及びＲ２と、コンデンサＣ１と、を含む。アンプＡＭＰ１の非反転入力端（＋）は、オフセット付きのバンドギャップ基準電圧ＢＧ２の印加端に接続されている。アンプＡＭＰ１の反転入力端（−）は、抵抗Ｒ１を介してスイッチ電圧ＳＷの印加端に接続されている。アンプＡＭＰ１の出力端は、リップル基準電圧ＲＥＦの印加端に接続されると共に、抵抗Ｒ２とコンデンサＣ１を各々介してアンプＡＭＰ１の反転入力端（−）にも接続されている。
【００３８】
上記構成から成るリップルインジェクション部１７において、抵抗Ｒ１及びＲ２、並びに、コンデンサＣ１は、スイッチ電圧ＳＷに応じてアンプＡＭＰ１の負帰還ループをパルス駆動するパルス駆動部として機能する。このような構成とすることにより、アンプＡＭＰ１から出力されるリップル基準電圧ＲＥＦは、オフセット付きのバンドギャップ基準電圧ＢＧ２を基準として電圧値が変動する波形、すなわち、オフセット付きのバンドギャップ電圧ＢＧ２にリップル成分が注入された波形となる。
【００３９】
また、本構成例のオフセット調整部２０は、アンプＡＭＰ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１と、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１及びＰ２と、抵抗Ｒ３〜Ｒ５と、コンデンサＣ２と、を含む。抵抗Ｒ３の第１端は、スイッチ電圧ＳＷの印加端に接続されている。抵抗Ｒ３の第２端は、平滑スイッチ電圧Ｖ１の印加端に接続されている。コンデンサＣ２の第１端は、平滑スイッチ電圧Ｖ１の印加端に接続されている。コンデンサＣ２の第２端は、接地端に接続されている。アンプＡＭＰ２の非反転入力端（＋）は、平滑スイッチ電圧Ｖ１の印加端に接続されている。アンプＡＭＰ２の反転入力端（−）は、抵抗Ｒ４の第１端に接続されている。抵抗Ｒ４の第２端は、接地端に接続されている。トランジスタＮ１のドレインは、トランジスタＰ１のドレインに接続されている。トランジスタＮ１のソースは、抵抗Ｒ４の第１端に接続されている。トランジスタＮ１のゲートは、アンプＡＭＰ２の出力端に接続されている。トランジスタＰ１及びＰ２のソースは、いずれも電源端に接続されている。トランジスタＰ１及びＰ２のゲートはいずれもトランジスタＰ１のドレインに接続されている。トランジスタＰ２のドレインは、抵抗Ｒ５の第１端に接続されている。抵抗Ｒ５の第１端（高電位端）は、オフセット付きのバンドギャップ電圧ＢＧ２の印加端に接続されている。抵抗Ｒ５の第２端（低電位端）は、バンドギャップ電圧ＢＧの印加端に接続されている。
【００４０】
上記構成から成るオフセット調整部２０において、抵抗Ｒ３とコンデンサＣ２は、矩形波状のスイッチ電圧ＳＷを平滑化して平滑スイッチ電圧Ｖ１（＝ＩＮ×ＤＵＴＹ）を生成するフィルタ回路として機能する。
【００４１】
また、アンプＡＭＰ２、抵抗Ｒ４、トランジスタＮ１、並びに、トランジスタＰ１及びＰ２は、平滑スイッチ電圧Ｖ１をオフセット電流Ｉ２（＝Ｉ１＝Ｖ１／Ｒ４）に変換する電圧／電流変換回路として機能する。特に、アンプＡＭＰ２とトランジスタＮ１は、平滑スイッチ電圧Ｖ１を抵抗Ｒ４の第１端に印加するバイアス回路として機能する。また、トランジスタＰ１及びＰ２は、抵抗Ｒ４に流れる電流Ｉ１（＝Ｖ１／Ｒ４）をミラーしてオフセット電流Ｉ２を生成するカレントミラー回路として機能する。
【００４２】
また、抵抗Ｒ５は、オフセット電流Ｉ２をオフセット電圧Ｖｏｆｆｓｅｔ（＝Ｉ２×Ｒ５＝（Ｖ１／Ｒ４）×Ｒ５＝ＩＮ×（Ｒ５／Ｒ４）×ＤＵＴＹ）に変換する電流／電圧変換回路として機能する。
【００４３】
ここで、リップルインジェクション部１７で生成されるリップル基準電圧ＲＥＦは、下記（１）式で求められる。
【００４４】
【数１】
0005723578.tif 000002
【００４５】
上記（１）式のうち、右辺第１項は入出力条件（ＤＵＴＹ）に依存しない不変因子であり、右辺第２項及び第３項は入出力条件（ＤＵＴＹ）に依存する変動因子である。なお、右辺第３項は、オフセット電圧Ｖｏｆｆｓｅｔの印加によって生成された項である。
【００４６】
そして、オフセット調整部２０では、右辺第２項と右辺第３項が互いに相殺されるように、すなわち、（Ｒ１＋Ｒ２）：Ｒ２＝Ｒ４：Ｒ５という関係式が成立するように、抵抗Ｒ４及びＲ５の抵抗値が調整されている。
【００４７】
このような構成とすることにより、リップル基準電圧ＲＥＦは、上記（１）式の右辺第１項のみによって決定されるので、入出力条件（ＤＵＴＹ）に依存しないリップル基準電圧ＲＥＦを生成することができるようになり、延いては、出力電圧精度やロードレギュレーション特性を向上させることが可能となる。
【００４８】
また、従来では、出力電圧精度やロードレギュレーション特性の悪化を懸念して、リップルインジェクション量が抑えられていたが、上記構成を採用することにより、出力電圧精度やロードレギュレーション特性を悪化させることなく、リップルインジェクション量を増やすことができるので、スイッチング動作の安定性やジッタ特性の向上を図ることが可能となる。
【００４９】
図４は、リップルインジェクション量とジッタ量との関係を示す模式図である。リップルインジェクション量の小さい基準電圧ＲＥＦｘと帰還電圧ＦＢとの交差角度よりも、リップルインジェクション量の大きい基準電圧ＲＥＦｙと帰還電圧ＦＢとの交差角度の方がより大きく（深く）なる。従って、例えば、帰還電圧ＦＢの変動（図４の破線を参照）に起因する比較信号ＣＭＰのジッタ成分を考えた場合、ＲＥＦｘ入力時のジッタ成分ＪｘよりもＲＥＦｙ入力時のジッタ成分Ｊｙの方がより小さくなる。このように、ジッタ特性の向上を図るためには、リップルインジェクション量を増やすことが有効であると言える。
【００５０】
特に、近年ではアプリケーションの低電圧駆動化に伴い、スイッチング電源装置に要求される出力精度が厳しくなってきているが、本発明は、そのような厳しい要求に応えるための技術として、非常に有効であると考えられる。
【００５１】
図５は、オフセット調整部２０の第２構成例を示す回路ブロック図である。本構成例のオフセット調整部２０は、平滑スイッチ電圧Ｖ１を抵抗Ｒ４の第１端に印加するバイアス回路の構成要素として、図２のアンプＡＭＰ２とトランジスタＮ１に代えて、定電流源ＣＣ１と、ｐｎｐ型バイポーラトランジスタＱ１と、ｎｐｎ型バイポーラトランジスタＱ２と、を含む。
【００５２】
定電流源ＣＣ１の第１端は、電源端に接続されている。定電流源ＣＣ１の第２端は、トランジスタＱ１のエミッタに接続されている。トランジスタＱ１のコレクタは、接地端に接続されている。トランジスタＱ１のベースは、平滑スイッチ電圧Ｖ１の印加端に接続されている。トランジスタＱ２のコレクタは、トランジスタＰ１のドレインに接続されている。トランジスタＱ２のエミッタは、抵抗Ｒ４の第１端に接続されている。トランジスタＱ２のベースは、トランジスタＱ１のエミッタに接続されている。
【００５３】
第２構成例のオフセット調整部２０であれば、第１構成例のオフセット調整部２０に比べて、平滑スイッチ電圧Ｖ１を抵抗Ｒ４の第１端に印加するバイアス回路の規模を縮小することが可能となる。
【００５４】
＜第２実施形態＞
図６は、本発明に係るスイッチング電源装置の第２実施形態を示す回路ブロック図である。第２実施形態は、先出の第１実施形態と基本的には同一の構成から成るが、先述のオフセット調整部２０に代えて、スイッチ電圧ＳＷに応じたオフセット電圧Ｖｏｆｆｓｅｔを生成し、これを帰還電圧ＦＢから差し引いてオフセット付きの帰還電圧ＦＢ２を生成するオフセット調整部３０を設けた構成に特徴を有している。
【００５５】
図７は、オフセット調整部３０の一構成例を示す回路ブロック図である。本構成例のオフセット調整部３０は、図３で示した第１構成例のオフセット調整部２０とほぼ同一の構成から成るが、抵抗Ｒ４に流れる電流Ｉ１（＝Ｖ１／Ｒ４）をミラーしてオフセット電流Ｉ２を生成するカレントミラー回路の構成要素として、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ２及びＮ３と、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ３とを新たに含む点、及び、抵抗Ｒ５の挿入位置に特徴を有している。以下、図３と異なる箇所について、接続関係を説明する。
【００５６】
トランジスタＰ１〜Ｐ３のソースは、いずれも電源端に接続されている。トランジスタＰ１〜Ｐ３のゲートは、いずれもトランジスタＰ１のドレインに接続されている。トランジスタＰ２のドレインは、抵抗Ｒ５の第１端に接続されている。トランジスタＰ３のドレインは、トランジスタＮ２のドレインに接続されている。トランジスタＮ２及びＮ３のソースは、いずれも接地端に接続されている。トランジスタＮ２及びＮ３のゲートは、いずれもトランジスタＮ２のドレインに接続されている。トランジスタＮ３のドレインは、抵抗Ｒ５の第２端に接続されている。抵抗Ｒ５の第１端（高電位端）は、帰還電圧ＦＢの印加端に接続されている。抵抗Ｒ５の第２端（低電位端）は、オフセット付きの帰還電圧ＦＢ２の印加端に接続されている。
【００５７】
上記構成から成るオフセット調整部３０において、アンプＡＭＰ２、抵抗Ｒ４、トランジスタＮ１〜Ｎ３、並びに、トランジスタＰ１〜Ｐ３は、平滑スイッチ電圧Ｖ１をオフセット電流Ｉ２（＝Ｉ１＝Ｖ１／Ｒ４）に変換する電圧／電流変換回路として機能する。特に、アンプＡＭＰ２とトランジスタＮ１は、平滑スイッチ電圧Ｖ１を抵抗Ｒ４の第１端に印加するバイアス回路として機能する。また、トランジスタＰ１〜Ｐ３とトランジスタＮ２及びＮ３は、抵抗Ｒ４に流れる電流Ｉ１（＝Ｖ１／Ｒ４）をミラーしてオフセット電流Ｉ２を生成するカレントミラー回路として機能する。なお、上記のバイアス回路として、図５の構成を採用することも可能である。
【００５８】
また、抵抗Ｒ５は、オフセット電流Ｉ２をオフセット電圧Ｖｏｆｆｓｅｔ（＝Ｉ２×Ｒ５＝（Ｖ１／Ｒ４）×Ｒ５＝ＩＮ×（Ｒ５／Ｒ４）×ＤＵＴＹ）に変換する電流／電圧変換回路として機能する。
【００５９】
ここで、リップルインジェクション部１７で生成されるリップル基準電圧ＲＥＦは、下記（２ａ）式で求められ、オフセット調整部３０で生成されるオフセット付きの帰還電圧ＦＢ２は、下記（２ｂ）式で求められる。
【００６０】
【数２】
0005723578.tif 000003
【００６１】
上記（２ａ）式のうち、右辺第１項は入出力条件（ＤＵＴＹ）に依存しない不変因子であり、右辺第２項は入出力条件（ＤＵＴＹ）に依存する変動因子である。
【００６２】
また、上記（２ｂ）式のうち、右辺第１項は帰還電圧ＦＢそのものであり、右辺第２項は入出力条件（ＤＵＴＹ）に依存する変動因子である。なお、右辺第２項は、オフセット電圧Ｖｏｆｆｓｅｔの印加によって生成された項である。
【００６３】
そして、オフセット調整部３０では、上記（２ａ）式の右辺第２項と上記（２ｂ）式の右辺第２項が互いに相殺されるように、すなわち、Ｒ１：Ｒ２＝Ｒ４：Ｒ５という関係式が成立するように、抵抗Ｒ４及びＲ５の抵抗値が調整されている。
【００６４】
このような構成とすることにより、たとえ図８に示したように、リップル基準電圧ＲＥＦのＤＣ値（ＲＥＦＤＣ）がスイッチ電圧ＳＷのデューティに応じて変動し、これに起因して出力電圧ＯＵＴ（延いては、帰還電圧ＦＢ）に意図しないＤＣオフセットが生じた場合であっても、このＤＣオフセットをキャンセルするように、基準電圧ＦＢの電圧値を自動的に調整することができるので、先出の第１実施形態と同様、出力電圧精度やロードレギュレーション特性を向上させることが可能となる。
【００６５】
＜第３実施形態＞
図９は、本発明に係るスイッチング電源装置の第３実施形態を示す回路ブロック図である。第３実施形態は、先出の第１実施形態と基本的には同一の構成から成るが、先述のオフセット調整部２０に代えて、スイッチ電圧ＳＷに応じたオフセット電圧Ｖｏｆｆｓｅｔを生成し、これをリップル基準電圧ＲＥＦから足し合わせてオフセット付きのリップル基準電圧ＲＥＦ２を生成するオフセット調整部４０を設けた構成に特徴を有している。
【００６６】
図１０は、オフセット調整部４０の一構成例を示す回路ブロック図である。本構成例のオフセット調整部４０は、図３で示した第１構成例のオフセット調整部２０とほぼ同一の構成から成るが、抵抗Ｒ５の挿入位置に特徴を有している。図３とは異なる箇所の接続関係を具体的に述べると、抵抗Ｒ５の第１端（高電位端）は、オフセット付きのリップル基準電圧ＲＥＦ２の印加端に接続されている。抵抗Ｒ５の第２端（低電位端）は、リップル基準電圧ＲＥＦの印加端に接続されている。
【００６７】
ここで、オフセット調整部４０で生成されるオフセット付きのリップル基準電圧ＲＥＦ２は、下記（３）式で求められる。
【００６８】
【数３】
0005723578.tif 000004
【００６９】
上記（３）式のうち、右辺第１項は入出力条件（ＤＵＴＹ）に依存しない不変因子であり、右辺第２項及び第３項は入出力条件（ＤＵＴＹ）に依存する変動因子である。なお、右辺第３項は、オフセット電圧Ｖｏｆｆｓｅｔの印加によって生成された項である。
【００７０】
そして、オフセット調整部４０では、右辺第２項と右辺第３項が互いに相殺されるように、すなわち、Ｒ１：Ｒ２＝Ｒ４：Ｒ５という関係式が成立するように、抵抗Ｒ４及びＲ５の抵抗値が調整されている。
【００７１】
このような構成とすることにより、オフセット付きのリップル基準電圧ＲＥＦ２は、上記（３）式の右辺第１項のみによって決定されるので、入出力条件（ＤＵＴＹ）に依存しないオフセット付きのリップル基準電圧ＲＥＦ２を生成することができるようになり、延いては、先出の第１実施形態と同様、出力電圧精度やロードレギュレーション特性を向上させることが可能となる。
【００７２】
＜その他の変形例＞
なお、上記の実施形態では、ボトム検出オン時間固定方式を採用したスイッチング電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、その他の非線形制御方式（ヒステリシス・ウィンドウ方式やアッパー検出オフ時間固定方式など）を採用したスイッチング電源装置にも広く適用することが可能である。
【００７３】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【００７４】
例えば、上記実施形態では、半導体装置１に出力トランジスタ１１と同期整流トランジスタ１２を内蔵した構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、これらのトランジスタを外付けとしても構わない。
【産業上の利用可能性】
【００７５】
本発明に係るスイッチング電源装置は、パーソナルコンピュータ、液晶テレビ、ＤＶＤレコーダなどに好適に利用することが可能である。
【符号の説明】
【００７６】
１    半導体装置（スイッチング電源ＩＣ）
１１    Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
１２    Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
１３    ドライバ
１４    ＳＲフリップフロップ
１５    オン時間設定部
１６    コンパレータ
１７    リップルインジェクション部
１８    バンドギャップ電源部
２０    オフセット調整部
３０    オフセット調整部
４０    オフセット調整部
ＬＸ１    インダクタ
ＲＸ１、ＲＸ２、Ｒ１〜Ｒ５    抵抗
ＣＸ１、Ｃ１、Ｃ２    コンデンサ
ＡＭＰ１、ＡＭＰ２    アンプ
Ｐ１、Ｐ２、Ｐ３    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１、Ｎ２、Ｎ３    Ｎチャネル型ＭＯＳ電界効果トランジスタ
ＣＣ１    定電流源
Ｑ１    ｐｎｐ型バイポーラトランジスタ
Ｑ２    ｎｐｎ型バイポーラトランジスタ
【図１】
0005723578.tif 000005
【図２】
0005723578.tif 000006
【図３】
0005723578.tif 000007
【図４】
0005723578.tif 000008
【図５】
0005723578.tif 000009
【図６】
0005723578.tif 000010
【図７】
0005723578.tif 000011
【図８】
0005723578.tif 000012
【図９】
0005723578.tif 000013
【図１０】
0005723578.tif 000014
【図１１Ａ】
0005723578.tif 000015
【図１１Ｂ】
0005723578.tif 000016
【図１１Ｃ】
0005723578.tif 000017