(57)【特許請求の範囲】
【請求項１】
基板上に第１層目のハードマスク層を形成し、
前記基板上の前記第１層目のハードマスク層を備えた面に、第（Ｎ−１）層目までのエッチストッパ層と、第Ｎ層目までのハードマスク層とを交互に形成し（Ｎは２以上の自然数）、
前記第Ｎ層目のハードマスク層をパターニング処理し、
前記第（Ｎ−１）層目から第１層目までのエッチストッパ層と、前記第（Ｎ−１）層目から第１層目までのハードマスク層とを交互にパターニング処理し、
前記パターニングされた第Ｎ層目から第１層目までのハードマスク層をエッチングマスクとして前記基板に第１段目の異方性エッチングしてパターニング処理し、
前記第（Ｎ−１）層目のハードマスク層に形成するパターンの線幅は前記第Ｎ層目のハードマスク層に形成するパターンの線幅よりも大きいことを特徴とするパターン形成方法。
【請求項２】
前記基板の前記第１段目のパターンが形成された側に、順に、第Ｎ段目までのパターニング処理する工程を備え、
前記第Ｎ段目のパターンの線幅は第（Ｎ−１）段目のパターンの線幅よりも小さいことを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
前記基板は、石英基板であり、
前記第１層目から第Ｎ層目までのハードマスク層は、クロムからなる層であり、
前記第１層目から第（Ｎ−１）層目までのエッチストッパ層は、シリコンからなる層であることを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項４】
請求項１乃至３の何れか一項に記載のパターン形成方法を用いて形成されたことを特徴とするパターン形成体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細な３次元構造パターンの形成方法、ならびに該パターン形成方法を用いて製造されたパターン形成体に関する。
【背景技術】
【０００２】
基材に特定の微細な３次元構造パターンを形成した構造物は、広範に用いられている。微細な３次元構造パターンを形成した構造物としては、例えば、半導体デバイス、光学素子、配線回路、記録デバイス、医療検査用チップ、ディスプレイパネル、マイクロ流路などが挙げられる。
近年、より微細なパターンや、より段数の多い構造に対する要求が増加している。例えば、半導体分野において、特定の微細な３次元構造パターンを形成したデュアルダマシン構造が提案されている。
【０００３】
例えば、下記特許文献１では、デュアルダマシン構造の形成方法として、インプリント技術を用いる方法が開示されている。インプリント法においては、モールドに形成された３次元構造パターンを転写することが可能であるので、多段構造のパターンを転写することも可能である。これにより、必要な工程数を削減できるということから、多段構造のインプリントモールドに対する要望が高まっている。
【０００４】
また、微細な３次元構造パターンを転写するためのインプリントモールドの製造には、微細な３次元構造パターンの形成方法を用いることが知られている。
また、特定の微細な３次元構造パターン（例えば、多段の階段状構造など）を製造する方法として、荷電粒子線リソグラフィを用いて階段状構造を形成する方法が知られている。
【０００５】
また、リソグラフィ法では、露光後の現像処理において、描画したレジストパターンが倒壊することが知られている。レジストパターンの倒壊は、パターンが高アスペクト比であるほど起こりやすいことが知られている。
例えば、下記特許文献２では、レジスト表層に架橋を形成することにより、レジストパターンの倒壊を抑制する方法が開示されている。
また、微細な３次元構造パターンの形成では、３次元パターンに応じて複数回のレジストのパターニングを行うことが知られている。
【０００６】
このとき、図２に示すように、１段のパターンが形成された基板３７には、ハードマスクパターン３６を含む全面にレジスト膜４４を平坦にコートできなくなってしまう。平坦でないレジスト膜４４にパターニングを行うと、レジストパターンの位置精度が低下するため、所望するレジストパターンを形成することは困難である。また、図３（ａ）に示すように、レジスト膜４４が平坦になるようにレジスト膜４４を厚くした場合には、形成したレジストパターン５５のアスペクト比が高くなるため、図３（ｂ）に示すように、レジストパターン５５の倒壊が発生し、所望するレジストパターンを得ることが困難である。
【０００７】
また、一般にレジスト膜は絶縁物であるために、電子線による描画を行う際には、負電荷を持つ電子線によってレジスト膜表面に負電荷が誘起され、その負電荷が放電できないと、レジスト膜表面に負電荷が蓄積され、その蓄積された負電荷によって電子線がレジスト膜表面近くで曲げられてしまい、描画の位置ずれが生じてしまうという問題があるため、導電性を持たない基板上にレジスト膜のパターニングを行うことは困難である。
また、導電性のハードマスク層をエッチングマスクとして絶縁性の基板に異方性エッチングを行うことにより、絶縁性の基板に段差を形成すると、段差の凹部にはハードマスク層が存在しないため、段差を備えた基板上に新たにレジストのパターニングを行う工程において、負電荷の蓄積による描画の位置ずれが問題となる。
【０００８】
以下、従来の典型的な多段構造のパターン形成方法の一例を図４を参照して説明する。
まず、図４（ａ）に示すように、ハードマスク層３２を備えた基板３１に、レジストをコートして第１のレジスト膜３４を形成する。
次に、図４（ｂ）に示すように、第１のレジスト膜３４のパターニングを行い、第１のレジストパターン３５を形成する。
次に、図４（ｃ）に示すように、第１のレジストパターン３５をマスクとしてハードマスク層３２をエッチングし、第１のハードマスクパターン３６を形成する。
【０００９】
次に、図４（ｄ）に示すように、第１のハードマスクパターン３６をマスクとして基板３１をエッチング、洗浄し、１段のパターンが形成された基板３７が作製される。
次に、図４（ｅ）に示すように、１段のパターンが形成された基板３７に再度レジストをコートして第２のレジスト膜４４を形成する。
次に、図４（ｆ）に示すように、第２のレジスト膜４４のパターニングを行い、第２のレジストパターン４５を形成する。
【００１０】
次に、図４（ｇ）に示すように、第２のレジストパターン４５をマスクとして第１のハードマスクパターン３６をエッチングして、第２のハードマスクパターン４６を形成する。
次に、図４（ｈ）に示すように、エッチングされた第２のハードマスクパターン４６をマスクとして１段のパターンが形成された基板３７をエッチングする。
【００１１】
次に、図４（ｉ）に示すように、第２のハードマスクパターン４６を洗浄して剥離し、２段のパターンが形成された基板４７が作製される。
この従来の典型的な多段構造のパターン形成方法では、第２のレジストパターニング（図４（ｅ）〜（ｆ）参照）において、基板が既に段差を備えているため、図２に示すように、レジスト膜を平坦にコートすることができず、所望するレジストパターンを得ることが困難であり、微細な３次元パターンの形成に不適である。
【００１２】
また、第Ｎ番目に形成するレジストパターンは第（Ｎ−１）番目に形成したパターンよりも小さいため、多段構造の段差が多くなるほど微細なレジストパターンを既に段差を備えた基板上のレジストに形成しなければならず、所望するレジストパターンを得ることが困難であり、微細な３次元構造パターンの形成に不適である。
また、第１段目のパターンが形成された基板上の段差の凹部にはハードマスク層が存在しない。そのため、第２のレジストパターニングを行う工程（図４（ｅ）〜（ｆ）参照）において、電子線によってレジストに誘起された負電荷が放電されず、レジスト膜表面に負電荷が蓄積され、その負電荷によって電子線がレジスト膜表面近くで曲げられ、描画の位置ずれが生じるため、微細な３次元構造パターンの形成に不適である。
例えば、下記特許文献３では、レジストパターン倒れの発生を抑制するために、基板に形成したハードマスク層に段差を形成する方法が開示されている。
【００１３】
以下、段差を備えたハードマスク層を用いた多段構造のパターン形成方法の一例を図５を参照して説明する。
まず、図５（ａ）に示すように、ハードマスク層３２を備えた基板３１に、レジストをコートして第１のレジスト膜３４を形成する。
次に、図５（ｂ）に示すように、第１のレジスト膜３４のパターニングを行い、第１のレジストパターン３５を形成する。
次に、図５（ｃ）に示すように、第１のレジストパターン３５をマスクとしてハードマスク層３２をエッチングし、第１のハードマスクパターン３６を形成する。
次に、図５（ｄ）に示すように、第１のレジストパターン３５を洗浄し、剥離する。
【００１４】
次に、図５（ｅ）に示すように、第１のハードマスクパターン３６が形成された基板３１に再度レジストをコートして第２のレジスト膜４４を形成する。
次に、図５（ｆ）に示すように、第２のレジスト膜４４のパターニングを行い、第２のレジストパターン４５を形成する。
次に、図５（ｇ）に示すように、第２のレジストパターン４５をマスクとして第１のハードマスクパターン３６をエッチングし、段差を備えたハードマスクパターン５６を形成する。
【００１５】
次に、図５（ｈ）に示すように、段差を備えたハードマスクパターン５６をマスクとして、基板３１をエッチングし、第２のレジストパターン４５を洗浄し、剥離して、１段のパターンが形成された基板３７が作製される。
次に、図５（ｉ）に示すように、段差を備えたハードマスクパターン５６をエッチングし、第２のハードマスクパターン４６を形成する。
次に、図５（ｊ）に示すように、第２のハードマスクパターン４６をマスクとして、１段のパターンが形成された基板３７をエッチングする。
【００１６】
次に、図５（ｋ）に示すように、第２のハードマスクパターン４６を洗浄し、剥離して、２段のパターンが形成された基板４７が作製される。
この段差を備えたハードマスク層を備えた多段構造のパターン形成方法では、第２のレジストパターニングを行う工程（図５（ｅ）〜（ｆ））において、導電性のハードマスク層が基板上の一部分にしか存在しないため、電子線によってレジストに誘起された負電荷が放電されず、レジスト膜表面に負電荷が蓄積され、その負電荷によって電子線がレジスト膜表面近くで曲げられ、描画の位置ずれが生じるため、微細な３次元構造パターンの形成に不適である。
【００１７】
また、ドライエッチングを行うことによりハードマスク層に段差を形成すると、パターンの肩部分のほうが平坦部よりも速くハードマスク層のエッチングが進行するため、ハードマスク層に形成する段差の断面形状が図６（ａ）に示すような矩形にはならず、図６（ｂ）に示すようになだらかになり、基板に寸法精度良く段差を形成することは困難であるため、微細な３次元構造パターンの形成に不適である。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特表２００７−５２１６４５号公報
【特許文献２】特開２００４−０８５７９２号公報
【特許文献３】特開２００９−１１１２４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明は、複数の段差を備えた微細な３次元構造パターンの形成に好適なパターン形成方法及びパターン形成体を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は、基板上に第１層目のハードマスク層を形成し、前記基板上の前記第１層目のハードマスク層を備えた面に、第（Ｎ−１）層目までのエッチストッパ層と、第Ｎ層目までのハードマスク層とを交互に形成し、前記第Ｎ層目のハードマスク層をパターニング処理し、前記第（Ｎ−１）層目から第１層目までのエッチストッパ層と、前記第（Ｎ−１）層目から第１層目までのハードマスク層とを交互にパターニング処理し、前記パターニングされた第Ｎ層目から第１層目までのハードマスク層をエッチングマスクとして前記基板に第１段目の異方性エッチングしてパターニング処理し、前記第（Ｎ−１）層目のハードマスク層に形成するパターンの線幅は前記第Ｎ層目のハードマスク層に形成するパターンの線幅よりも大きいことを特徴とするパターン形成方法である。なお、本発明において、Ｎは２以上の自然数とする。
【００２１】
また、請求項２に記載の発明は、前記基板の前記第１段目のパターンが形成された側に、順に、第Ｎ段目までのパターニング処理する工程を備え、前記第Ｎ段目のパターンの線幅は第（Ｎ−１）段目のパターンの線幅よりも小さいことを特徴とする請求項１に記載のパターン形成方法である。
【００２２】
また、請求項３に記載の発明は、前記基板は、石英基板であり、前記第１層目から第Ｎ層目までのハードマスク層は、クロムからなる層であり、前記第１層目から第（Ｎ−１）層目までのエッチストッパ層は、シリコンからなる層であることを特徴とする請求項１又は２に記載のパターン形成方法である。
また、請求項４に記載の発明は、請求項１乃至３の何れか一項に記載のパターン形成方法を用いて形成されたことを特徴とするパターン形成体である。
【発明の効果】
【００２３】
本発明によれば、複数の段差を備えた微細な３次元構造パターンの形成に好適なパターン形成方法及びパターン形成体を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施例に係るパターン形成方法の一例を示す概略断面図である。
【図２】従来のパターン形成方法における問題点を示す概略断面図である。
【図３】従来のパターン形成方法における問題点を示す概略断面図である。
【図４】従来のパターン形成方法の一例を示す概略断面図である。
【図５】従来のパターン形成方法の一例を示す概略断面図である。
【図６】従来のパターン形成方法における問題点を示す概略断面図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、図面を参照して説明を行う。
＜基板１１に第１層目のハードマスク層１２、エッチストッパ層１３、及び第２層目のハードマスク層２２を形成する工程（Ａ）＞（図１（ａ）参照）
まず、基板１１上に第１層目のハードマスク層１２を形成する。第１層目のハードマスク層１２の形成方法としては、第１層目のハードマスク層１２に選択した材料に応じて、適宜公知の薄膜形成技術を用いて形成して良い。例えば、スパッタリング法などを用いて良い。
基板１１は、用途に応じて適宜選択して良い。基板１１としては、例えば、シリコン基板、石英基板、サファイア基板、ＳＯＩ基板などを好適に用いて良い。
第１層目のハードマスク層１２は、基板１１及びエッチストッパ層１３とのエッチング選択比が高く、導電性の材料であれば良い。
【００２６】
次に、基板１１の第１層目のハードマスク層１２を形成した面に、（第１層目の）エッチストッパ層１３を形成する。エッチストッパ層の形成方法としては、エッチストッパ層に選択した材料に応じて、適宜公知の薄膜形成技術を用いて形成して良い。例えば、スパッタリング法などを用いて良い。
エッチストッパ層は、第１層目のハードマスク層１２及び第２層目のハードマスク層２２とのエッチング選択比が高い材料であれば良い。
【００２７】
次に、基板１１のエッチストッパ層１３を形成した面に、第２層目のハードマスク層２２を形成する。第２層目のハードマスク層２２の形成方法としては、第２層目のハードマスク層２２に選択した材料に応じて、適宜公知の薄膜形成技術を用いて形成して良い。例えば、スパッタリング法などを用いて良い。
第２層目のハードマスク層２２は、エッチストッパ層１３とのエッチング選択比が高く、導電性の材料であれば良い。
【００２８】
ここで、例えば、基板１１として石英基板を用いた場合、第１層目のハードマスク層１２にはＣｒ（クロム）からなる層、エッチストッパ層にはＳｉ（シリコン）からなる層、第２層目のハードマスク層にはクロムからなる層を用いることが好ましい。石英基板は、一般的な露光光に対して透過性を有しており、特に、光インプリント法に用いるインプリントモールドや、フォトマスクなどの製造工程に、本発明の形態のパターン形成方法を用いる場合に好適である。
【００２９】
第１層目のハードマスク層１２にはクロムからなる層を用いることで、後述する＜第１層目のハードマスク層１２のパターニングを行う工程（Ｃ）＞におけるレジスト膜２４を用いたリソグラフィにおいて、電子線による負電荷の蓄積を防ぐことができ、第１層目のハードマスク層１２のパターニングにおいて、一般的なエッチング条件において、第１層目のハードマスク層１２を基板１１に対してエッチング選択比を高く設定することができる。また、後述する＜基板１１に第１段目の異方性エッチングを行う工程（Ｄ）＞及び＜基板１１に第２段目の異方性エッチングを行う工程（Ｆ）＞において、一般的なエッチング条件において、基板１１を第１層目のハードマスク層１２に対してエッチング選択比を高く設定することができる。また、後述する＜第１層目のハードマスクパターン１６に異方性エッチングを行う工程（Ｅ）＞において、一般的なエッチング条件において、第１層目のハードマスク層１２を基板１１及びエッチストッパ層１３に対してエッチング選択比を高く設定することができる。
【００３０】
また、エッチストッパ層１３にはシリコンからなる層を用いることで、後述する＜第２層目のハードマスク層２２のパターニングを行う工程（Ｂ）＞におけるエッチストッパ層１３のエッチングにおいて、一般的なエッチング条件において、エッチストッパ層１３を第１層目のハードマスク層１２に対してエッチング選択比を高く設定することができる。
また、第２層目のハードマスク層２２にはクロムからなる層を用いることで、後述する＜第２層目のハードマスク層２２のパターニングを行う工程（Ｂ）＞における第１のレジスト膜１４を用いたリソグラフィにおいて、電子線による負電荷の蓄積を防ぐことができ、第２層目のハードマスク層２２のパターニングにおいて、一般的なエッチング条件に置いて、第２層目のハードマスク層２２をエッチストッパ層１３に対してエッチング選択比を高く設定することができる。
【００３１】
＜第２層目のハードマスク層２２のパターニングを行う工程（Ｂ）＞
次に、第２層目のハードマスク層２２のパターニングを行う。第２層目のハードマスク層２２のパターニングを行う方法としては、第１のレジスト膜１４を用いたリソグラフィを用いる。例えば、第２層目のハードマスク層２２のパターニングは、第２層目のハードマスク層２２上に第１のレジスト膜１４を形成する（図１（ｂ））。次に、第１のレジスト膜１４をパターニングし、第１のレジストパターン１５を形成する（図１（ｃ））。次に、第１のレジストパターン１５をマスクとしてエッチングを行うことにより、第２層目のハードマスク層２２のパターニングを行い、第２層目のハードマスクパターン２６を形成する（図１（ｄ））。第２層目のハードマスク層２２のパターニングを行った後は、第２層目のハードマスクパターン２６をマスクとしてエッチストッパ層１３のエッチングを行い（図１（ｅ））、次に、第１のレジストパターン１５を洗浄して剥離する（図１（ｆ））。
【００３２】
このとき、第２層目のハードマスクパターン２６の線幅は、後述する＜第１層目のハードマスク層１２のパターニングを行う工程（Ｃ）＞において形成する第１層目のハードマスクパターン１６の線幅よりも小さい。このため、複数のパターンのうち、最も微細なパターンを、段差のない基板上に形成された平坦な第１のレジスト膜１４を用いたリソグラフィを用いて形成することができ、ハードマスク層２２に精度よくパターンを形成することができる。
【００３３】
ここで、ハードマスク層２２のパターニングにおいては、第２層目のハードマスク層２２はエッチストッパ層１３に対してエッチング選択比が高い材料であるため、第２層目のハードマスクパターン２６の断面形状を矩形とすることができる。このため、基板１１に寸法精度良くパターンを形成することができる。
また、エッチストッパ層１３のエッチングにおいては、エッチストッパ層１３は第１層目のハードマスク層１２に対してエッチング選択比が高い材料であるため、パターニングされたエッチストッパ層１３’の断面形状を矩形とすることができる。このため、基板１１に寸法精度良くパターンを形成することができる。
【００３４】
＜第１層目のハードマスク層１２のパターニングを行う工程（Ｃ）＞
次に、第１層目のハードマスク層１２のパターニングを行う。第１層目のハードマスク層１２のパターニングを行う方法としては、第２のレジスト膜２４を用いたリソグラフィ法を用いる。例えば、第１層目のハードマスク層１２のパターニングは、第２層目のハードマスクパターン２６を含む基板１１上に第２のレジスト膜２４を形成する（図１（ｇ））。次に、第２のレジスト膜２４をパターニングし、第２のレジストパターン２５を形成する（図１（ｈ））。次に、第２のレジストパターン２５をマスクとしてエッチングを行うことにより、第１層目のハードマスク層１２のパターニングを行い、第１層目のハードマスクパターン１６を形成する（図１（ｉ））。第１層目のハードマスク層１２のパターニングを行った後は、第２のレジストパターン２５を洗浄して剥離する（図１（ｊ））。
【００３５】
ここで、第２のレジスト膜２４のパターニングにおいては、既に形成されている第２層目のハードマスクパターン２６の線幅が十分に微細であるため、十分な平坦性をもって第２のレジスト膜２４をコートすることができる。このため、第２のレジスト膜２４を厚くすることなく、第２のレジスト膜２４のパターニングの位置精度を向上させることができ、第２のレジストパターン２５の倒壊を抑制し、所望のパターンを精度良く得ることができる。
【００３６】
また、第２のレジスト膜２４のパターニングにおいて、電子線によってレジストに誘起された負電荷が第１層目のハードマスク層１２を介して放電される。このため、第２のレジスト膜２４に負電荷が蓄積されず、第２のレジスト膜２４のパターニングにおいて描画の位置ずれを防ぐことができ、精度良く描画を行うことができる。
さらに、第１層目のハードマスク層１２は基板１１に対してエッチング選択比が高い材料であるため、第１層目のハードマスクパターン１６の断面形状を矩形とすることができる。このため、基板１１に寸法精度良くパターンを形成することができる。
【００３７】
＜基板１１に第１段目の異方性エッチングを行う工程（Ｄ）＞
次に、基板１１上の第１層目のハードマスクパターン１６が形成された側から、基板１１に異方性エッチングを行う（図１（ｋ））。エッチングとしては、適宜公知のエッチング方法を用いてよく、例えば、ドライエッチング、ウェットエッチングなどを用いて行っても良い。また、エッチングの条件は、用いた第１層目のハードマスク層１２、第２層目のハードマスク層２２、及び基板１１の材料に応じて、適宜調節して良い。このとき、基板１１には、第１層目のハードマスクパターン１６の線幅に応じて、第２層目のハードマスクパターン２６の線幅よりも大きな線幅の段差が形成される。
【００３８】
＜第１層目のハードマスクパターン１６に異方性エッチングを行う工程（Ｅ）＞
次に、第１層目のハードマスクパターン１６の異方性エッチングを行う（図１（ｌ））。エッチングとしては、適宜公知のエッチング方法を用いて良く、例えばドライエッチング、ウェットエッチングなどを行っても良い。また、エッチングの条件は、用いた第１層目のハードマスク層１２、エッチストッパ層１３、第２層目のハードマスク層２２、及び基板１１の材料に応じて、適宜調節して良い。
【００３９】
ここで、第１層目のハードマスクパターン１６は基板１１及びエッチストッパ層１３に対してエッチング選択比が高い材料であるため、エッチングされた第１層目のハードマスクパターン１６’の断面形状を矩形とすることができる。このため、基板１１に寸法精度良くパターンを形成することができる。
【００４０】
＜基板１１に第２段目の異方性エッチングを行う工程（Ｆ）＞
次に、１段のパターンが形成された基板１７の第１層目のハードマスクパターン１６’が形成された側から、１段のパターンが形成された基板１７に異方性エッチングを行う（図１（ｍ））。エッチングとしては、適宜公知のエッチング方法を用いて良く、例えば、ドライエッチング、ウェットエッチングなどを用いて行っても良い。また、エッチングの条件は、用いた第１層目のハードマスク層１２、及び基板１１の材料に応じて、適宜調節して良い。このとき、１段のパターンが形成された基板１７には、第２層目のハードマスクパターン２６の線幅に応じて、前述の＜基板１１に第１段目の異方性エッチングを行う工程（Ｄ）＞において基板１１に形成された段差よりも、線幅が大きい段差が形成される。
【００４１】
また、上記工程（Ａ）においてエッチストッパ層の形成とハードマスク層の形成を繰り返して３層以上のＮ層のハードマスク層を形成し、上記工程（Ｂ）及び工程（Ｃ）において第Ｎ層目から第１層目までのハードマスク層のパターニングを行い、上記工程（Ｄ）〜工程（Ｆ）を繰り返すことにより、基板に形成する３次元構造パターンを２段のみならず３段以上の多段（Ｎ段）の構造パターンとすることができる。
【００４２】
そして、上記工程（Ａ）〜工程（Ｆ）の後、パターニングされたエッチストッパ層１３’及び第１層目のハードマスクパターン１６’のウェット剥離洗浄を行うことにより、位置精度及び寸法精度の高いインプリントモールドが作製される。
また、上記工程（Ａ）〜工程（Ｆ）により作製されたパターン形成体から、位置精度及び寸法精度の高いフォトマスクを作製できる。
【００４３】
また、本発明によれば、多段構造パターンのなかで最も微細なパターンから順にレジストパターニングを行うことができる。このため、複数の段差を備えた微細な３次元構造パターンの形成を好適に行うことができる。
【実施例】
【００４４】
以下、本発明の実施例のパターン形成方法について、図１を参照して、光インプリント用モールドを作製する場合の一例を挙げながら説明を行う。本発明の実施例のパターン形成方法は、下記実施例に限定されるものではない。
まず、図１（ａ）〜（ｂ）に示すように、基板１１には石英基板を用いた。石英基板１１上に第１層目のハードマスク層としてＣｒ膜３０ｎｍ厚を製膜した第１層目のＣｒ層１２、エッチストッパ層としてＳｉ膜２０ｎｍ厚を製膜したＳｉ層１３、第２層目のハードマスク層としてＣｒ膜３０ｎｍ厚を製膜した第２層目のＣｒ層２２を順に形成し、第２層目のＣｒ層２２上にポジ型レジストＦＥＰ−１７１（富士フイルムエレクトロニクスマテリアルズ社製）２００ｎｍ厚をコートし第１のレジスト膜１４とした。
【００４５】
次に、図１（ｃ）に示すように、電子線描画装置にて、第１のレジスト膜１４に対して電子線をドーズ１０μＣ／ｃｍ2で照射した後、現像液を用いた現像処理、リンス、及びリンス液の乾燥を行い、第１のレジストパターン１５を得た。ここで、現像液にはＴＭＡＨ水溶液、リンス液には純水を用いた。
次に、図１（ｄ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによって第２層目のＣｒ層２２のエッチングを行い、第２層目のＣｒパターン２６を得た。このとき、第２層目のＣｒ層２２のエッチングの条件は、Ｃｌ2流量４０ｓｃｃｍ、Ｏ2流量１０ｓｃｃｍ、Ｈｅ流量８０ｓｃｃｍ、圧力３０Ｐａ、ＩＣＰパワー１２０Ｗ、ＲＩＥパワー５０Ｗとした。
【００４６】
このとき、第２層目のＣｒ層２２は、Ｓｉ層１３に対してエッチング選択比が高い材料であるため、第２層目のＣｒパターン２６の裾引きを軽減することができ、第２層目のＣｒパターン２６の断面形状を矩形とすることができる。このため、石英基板１１に寸法精度良くパターンを形成することができる。
次に、図１（ｅ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによってＳｉ層１３のエッチングを行い、パターニングされたＳｉ層１３’を得た。このとき、Ｓｉ層１３のエッチングの条件は、ＣＦ4流量３０ｓｃｃｍ、Ｃ4Ｆ8流量２０ｓｃｃｍ、圧力３０Ｐａ、ＩＣＰパワー５００Ｗ、ＲＩＥパワー５０Ｗとした。
このとき、Ｓｉ層１３は、第１層目のＣｒ層１２に対してエッチング選択比が高い材料であるため、パターニングされたＳｉ層１３’の裾引きを軽減することができ、パターニングされたＳｉ層１３’の断面形状を矩形とすることができる。このため、石英基板１１に寸法精度良くパターンを形成することができる。
【００４７】
次に、図１（ｆ）に示すように、Ｏ2プラズマアッシング（条件：Ｏ2流量５００ｓｃｃｍ、圧力３０Ｐａ、ＲＩＥパワー１０００Ｗ）によってレジストパターン１５を剥離した。
【００４８】
以上より、図１（ｆ）に示すように、石英基板１１上の第１層目のＣｒ膜１２上に第２層目のＣｒパターン２６を形成することができた。
次に、図１（ｇ）に示すように、第１層目のＣｒ膜１２と第２層目のＣｒパターン２６とを備えた石英基板１１上にポジ型レジスト２００ｎｍ厚をコートし、第２のレジスト膜２４とした。
【００４９】
パターニングされたＳｉ層１３’と第２層目のＣｒパターン２６の高さは低いため、第２のレジスト膜２４は、十分な平坦性をもってコートすることができる。このため、第２のレジスト膜２４を厚くすることなく、第２のレジスト膜２４のパターニングの位置精度を向上させることができ、第２のレジストパターン２５の倒壊を抑制し、所望のパターンを精度良く得ることができる。
【００５０】
次に、図１（ｈ）に示すように、電子線描画装置にて、第２のレジスト膜２４に対して電子線をドーズ１０μＣ／ｃｍ2で照射した後、現像液を用いた現像処理、リンス、及びリンス液の乾燥を行い、第２のレジストパターン２５を得た。ここで、現像液にはＴＭＡＨ水溶液、リンス液には純水を用いた。
第２のレジスト膜２４のパターニングにおいて、電子線によってレジストに誘起された負電荷が第１層目のＣｒ膜１２を介して放電される。このため、第２のレジスト膜２４に負電荷が蓄積されず、第２のレジスト膜２４のパターニングにおいて描画の位置ずれを防ぐことができ、精度良く描画を行うことができる。
【００５１】
次に、図１（ｉ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによって第１層目のＣｒ層１２のエッチングを行い、第１層目のＣｒパターン１６を得た。このとき、第１層目のＣｒ層１２のエッチングの条件は、Ｃｌ2流量４０ｓｃｃｍ、Ｏ2流量１０ｓｃｃｍ、Ｈｅ流量８０ｓｃｃｍ、圧力３０Ｐａ、ＩＣＰパワー１２０Ｗ、ＲＩＥパワー５０Ｗとした。
このとき、第１層目のＣｒ層１２は、基板１１に対してエッチング選択比が高い材料であるため、第１層目のＣｒパターン１６の裾引きを軽減することができ、第１層目のＣｒパターン１６の断面形状を矩形とすることができる。このため、石英基板１１に寸法精度良くパターンを形成することができる。
次に、図１（ｊ）に示すように、Ｏ2プラズマアッシング（条件：Ｏ2流量５００ｓｃｃｍ、圧力３０Ｐａ、ＲＩＥパワー１０００Ｗ）によって第２のレジストパターン２５を剥離した。
【００５２】
以上より、図１（ｊ）に示すように、石英基板上に第１層目のＣｒパターン１６を形成することができた。
次に、図１（ｋ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによって石英基板１１のエッチングを行った。このとき、石英基板１１のエッチングの条件は、Ｃ4Ｆ8流量１０ｓｃｃｍ、Ｏ2流量１０ｓｃｃｍ〜２５ｓｃｃｍ、Ａｒ流量７５ｓｃｃｍ、圧力２Ｐａ、ＩＣＰパワー２０Ｗ、ＲＩＥパワー５５０Ｗとした。
【００５３】
このとき、石英基板１１は、第１層目のＣｒパターン１６に対してエッチング選択比が高い材料であるため、第１層目のＣｒパターン１６の寸法がほとんど変化することなく石英基板１１をエッチングすることができる。このため、石英基板１１に寸法精度良くパターンを形成することができる。
以上より、図１（ｋ）に示すように、第１段目のパターンが形成された石英基板１７を作製することができた。
【００５４】
次に、図１（ｌ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによって第１層目のＣｒパターン１６のエッチングを行った。このとき、第１層目のＣｒパターン１６のエッチングの条件は、Ｃｌ2流量４０ｓｃｃｍ、Ｏ2流量１０ｓｃｃｍ、Ｈｅ流量８０ｓｃｃｍ、圧力３０Ｐａ、ＩＣＰパワー１２０Ｗ、ＲＩＥパワー５０Ｗとした。このとき、第２層目のＣｒパターン２６もエッチングされ、第２層目のＣｒパターン２６は消失した。
【００５５】
第１層目のＣｒパターン１６はパターニングされたＳｉ層１３’に対してエッチング選択比が高い材料であるため、エッチング途中で第２層目のＣｒパターン２６が消失しても、パターニングされたＳｉ層１３’の寸法はほとんど変化せず、エッチングされた第１層目のＣｒパターン１６’の断面形状を矩形とすることができる。また、第１層目のＣｒパターン１６は石英基板１１に対してエッチング選択比が高い材料であるため、エッチングされた第１層目のＣｒパターン１６’の裾引きを軽減することができ、エッチングされた第１層目のＣｒパターン１６’の断面形状を矩形とすることができる。このため、石英基板１１に寸法精度良くパターンを形成することができる。
【００５６】
次に、図１（ｍ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによって１段のパターンが形成された石英基板１７のエッチングを行った。このとき、１段のパターンが形成された石英基板１７のエッチングの条件は、Ｃ4Ｆ8流量１０ｓｃｃｍ、Ｏ2流量１０ｓｃｃｍ〜２５ｓｃｃｍ、Ａｒ流量７５ｓｃｃｍ、圧力２Ｐａ、ＩＣＰパワー２０Ｗ、ＲＩＥパワー５５０Ｗとした。このとき、パターニングされたＳｉ層１３’もエッチングされ、パターニングされたＳｉ層１３’は消失した。
【００５７】
１段のパターンが形成された石英基板１７は、エッチングされた第１層目のＣｒパターン１６’に対してエッチング選択比が高い材料であるため、エッチング途中でパターニングされたＳｉ層１３’が消失しても、エッチングされた第１層目のＣｒパターン１６’の寸法がほとんど変化することなく１段のパターンが形成された石英基板１７をエッチングすることができる。このため、１段のパターンが形成された石英基板１７に寸法精度良くパターンを形成することができる。
以上より、図１（ｍ）に示すように、２段のパターンが形成された石英基板２７を作製することができた。
【００５８】
次に、図１（ｎ）に示すように、残存したエッチングされた第１層目のＣｒパターン１６’のウェット洗浄を行った。これにより、２段のパターンが形成された石英基板２７を得ることができた。
以上より、本発明の実施例におけるパターン形成方法を用いて、寸法精度の高い光インプリント用のインプリントモールドを製造することができた。
【産業上の利用可能性】
【００５９】
本発明のパターン形成方法は、微細なパターンを形成することが求められる広範な分野に利用することが期待される。例えば、パターン形成体として、インプリントモールド、フォトマスク、半導体デバイス、光学素子、配線回路（ディアルダマシン構造の配線回路など）、記録デバイス（ハードディスクやＤＶＤなど）、医療検査用チップ（ＤＮＡ分析用途など）、ディスプレイ（拡散板、導光板など）、マイクロ流路など、に利用することが期待される。
【符号の説明】
【００６０】
１１・・・基板
１２・・・第１層目のハードマスク層（Ｃｒ層）
１３・・・エッチストッパ層（Ｓｉ層）
１３’・・・パターニングされたエッチストッパ層（Ｓｉ層）
１４・・・第１のレジスト膜
１５・・・第１のレジストパターン
１６・・・第１層目のハードマスクパターン（Ｃｒパターン）
１６’・・・エッチングされた第１層目のハードマスクパターン（Ｃｒパターン）
１７・・・１段のパターンが形成された基板
２２・・・第２層目のハードマスク層（Ｃｒ層）
２４・・・第２のレジスト膜
２５・・・第２のレジストパターン
２６・・・第２層目のハードマスクパターン（Ｃｒパターン）
２７・・・２段のパターンが形成された基板
３１・・・基板
３２・・・ハードマスク層
３４・・・第１のレジスト膜
３５・・・第１のレジストパターン
３６・・・第１のハードマスクパターン
３７・・・１段のパターンが形成された基板
４４・・・第２のレジスト膜
４５・・・第２のレジストパターン
４６・・・第２のハードマスクパターン
４７・・・２段のパターンが形成された基板
５５・・・倒壊したレジストパターン
５６・・・段差を備えたハードマスクパターン
【図１】
0005682202.tif 000002
【図２】
0005682202.tif 000003
【図３】
0005682202.tif 000004
【図４】
0005682202.tif 000005
【図５】
0005682202.tif 000006
【図６】
0005682202.tif 000007