(57)【特許請求の範囲】
【請求項１】
トランジスタの信頼性を評価する半導体装置の検査方法であって、
前記トランジスタに光を照射しながら、前記トランジスタのゲート電極とソース電極との間の電圧をＶｇとし、前記トランジスタのドレイン電極とソース電極との間の電流をＩｄとした前記トランジスタのＩｄ−Ｖｇ曲線におけるヒステリシス特性を解析し、良否判定の検査を行い信頼性を評価することを特徴とする半導体装置の検査方法。
【請求項２】
トランジスタを作製し、
前記トランジスタに光を照射しながら、前記トランジスタのゲート電極とソース電極との間の電圧（Ｖｇ）を変化させたときの、前記トランジスタのドレイン電極とソース電極との間の電流（Ｉｄ）を測定して得られる前記トランジスタのＩｄ−Ｖｇ曲線におけるヒステリシス特性を解析し、良否判定の検査を行い、
良判定のでた前記トランジスタを用いて半導体装置を作製する半導体装置の作製方法。
【請求項３】
請求項２において、
前記トランジスタは、酸化物半導体層を有する半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
トランジスタで構成された回路を有する半導体装置の作製方法及びその検査方法に関する。また、半導体素子として酸化物半導体を含んで構成される能動素子が例示され、該能動素子を用いた表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
従来、液晶テレビに代表される表示装置にはアモルファスシリコンを用いたトランジスタが用いられてきたが、トランジスタを作製するために、シリコン半導体に代わる材料として酸化物半導体が注目されている。例えば、アクティブマトリクス型の表示装置におけるトランジスタの活性層として、Ｉｎ、Ｇａ及びＺｎを含む非晶質酸化物を用い、該非晶質酸化物の電子キャリア濃度が１０１８／ｃｍ３未満としたものが開示されている（特許文献１参照）。
【０００４】
しかし、酸化物半導体を用いたトランジスタには幾つかの問題が指摘されている。その一つは特性の安定性であり、可視光及び紫外光を照射することで電気特性が変化することが指摘されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
トランジスタを複数用いる電子機器において、電圧ストレスによるしきい値電圧の変化量が一定の基準を満たさないトランジスタを有している場合、最終的な製品の信頼性を保証できない恐れがあった。
【０００７】
トランジスタの信頼性を調べるための検査方法の一つに、バイアス−熱ストレス試験（以下、ＢＴ試験という）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を評価することができる。特に、トランジスタのしきい値電圧の、ＢＴ試験前後での変化量は、信頼性を調べるための重要な指標となる。ＢＴ試験前後において、しきい値電圧の変化量が少ないほどトランジスタを有する製品の信頼性が高い。
【０００８】
具体的には、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間、例えば１時間印加する。また、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ試験といい、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を−ＢＴ試験という。
【０００９】
なお、ＢＴ試験に際しては、まだ一度もＢＴ試験を行っていないトランジスタを用いて試験を行う。例えば、一度＋ＢＴ試験を行ったトランジスタを用いて―ＢＴ試験を行うと、先に行った＋ＢＴ試験の影響により、―ＢＴ試験結果を正しく評価することができない。一度＋ＢＴ試験を行ったトランジスタを用いて、再度＋ＢＴ試験を行った場合等も同様である。従って、ＢＴ試験には多くのサンプルと時間が必要である。
【００１０】
また、ＢＴ試験は加速試験であるため、ＢＴ試験を行ったトランジスタはストレスダメージを受け、そのトランジスタを最終製品に用いることができない。従って、トランジスタの作製後に良否判定の検査をした後、その検査後のトランジスタを用いて最終的な製品を作製する、即ち半導体装置の製造プロセス中においてトランジスタの信頼性を予測して判別することが可能な検査方法が望まれている。
【００１１】
本発明の一態様は、ＢＴ試験よりも短時間、且つ、低ストレスで精度よく信頼性の低いトランジスタを検知する検査方法を提供することを課題の一つとする。
【００１２】
また、本発明の一態様は、信頼性の高いトランジスタをＢＴ試験よりも短時間で判別し、信頼性の高い電子機器を効率よく作製することを課題の一つとする。
【課題を解決するための手段】
【００１３】
本明細書で開示する本発明の一態様は、トランジスタの信頼性を予測する検査方法であり、トランジスタに光を照射しながら、トランジスタのゲート電極とソース電極との間の電圧（Ｖｇ）を変化させたときの、トランジスタのドレイン電極とソース電極との間の電流（Ｉｄ）を測定して得られるトランジスタのＩｄ−Ｖｇ曲線におけるヒステリシス特性を解析することを特徴とする半導体装置の検査方法である。
【００１４】
トランジスタに光を照射しながらＶｇ−Ｉｄ測定を行い、測定の結果で現れるヒステリシス特性は、ＢＴ試験の結果と相関関係があり、トランジスタの信頼性の良否を判別することができる。
【００１５】
理想的には、トランジスタに光を照射しながらＶｇ−Ｉｄ測定を行い、ゲート電圧をマイナスからプラスの方向へ一定の電圧刻みでスウィープしたＶｇ−Ｉｄ曲線と、ゲート電圧をプラスからマイナスの方向へ一定の電圧刻みでスウィープしたＶｇ−Ｉｄ曲線とを比較した場合、ほとんど差がなくほぼ一致することが好ましい。
【００１６】
また、光を照射しながらトランジスタの電気特性を測定することによって信頼性を予測する検査は、半導体装置の作製プロセス工程の一工程とすることもでき、その半導体装置の作製方法は、トランジスタを作製し、トランジスタの作製後に光を照射しながら、トランジスタのゲート電極とソース電極との間の電圧（Ｖｇ）を変化させたときの、トランジスタのドレイン電極とソース電極との間の電流（Ｉｄ）を測定して得られるトランジスタのＩｄ−Ｖｇ曲線を用いて良否判定の検査を行い、良判定のトランジスタを用いて半導体装置を作製する半導体装置の作製方法である。
【００１７】
特に、トランジスタの半導体層として酸化物半導体材料を用いた場合、光を照射しながら−ＢＴ試験を行う、即ちマイナスゲート・ストレスを印加するとトランジスタの劣化が加速して、トランジスタがノーマリ・オンとなる現象が確認されている。この劣化を光負バイアス劣化とも呼ぶ。
【００１８】
光負バイアス劣化が大きいトランジスタは、ゲート電圧を一定の電圧（例えば０．２５Ｖ）刻みでマイナスからプラス方向へスウィープしたＶｇ−Ｉｄ曲線と、ゲート電圧を一定の電圧刻みでプラスからマイナス方向へスウィープしたＶｇ−Ｉｄ曲線とを比較した場合、大きな差が見られる。
【００１９】
また、光負バイアス劣化が小さいトランジスタは、ゲート電圧を一定の電圧刻みでマイナスからプラス方向へスウィープしたＶｇ−Ｉｄ曲線と、ゲート電圧を一定の電圧刻みでプラスからマイナス方向へスウィープしたＶｇ−Ｉｄ曲線とを比較した場合、差が小さい傾向がある。
【００２０】
なお、本明細書において、酸化物半導体材料とは、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを指す。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００２１】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【発明の効果】
【００２２】
ＢＴ試験よりも短時間、且つ、低ストレスで精度よく信頼性の低いトランジスタを検知する検査方法を提供できる。
【００２３】
また、信頼性の高いトランジスタをＢＴ試験よりも短時間で判別し、信頼性の高い電子機器を効率よく作製することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一態様を示すグラフである。
【図２】本発明の一態様を示す断面構造である。
【図３】光応答特性を示す図である。
【図４】（Ａ）、（Ｂ）は本発明の一態様を示すグラフであり、（Ｃ）は比較例である。
【図５】（Ａ）、（Ｂ）は本発明の一態様を示すグラフであり、（Ｃ）は比較例である。
【図６】バンドギャップ中のドナー・トラップ（正孔を捕獲するトラップ）を仮定した図である。
【図７】計算結果を示す図である。
【図８】酸素欠損状態の状態密度を示す図である。
【図９】−ＢＴ試験の結果を示す図である。
【図１０】−ＢＴ試験の結果を示す図である。（比較例）
【発明を実施するための形態】
【００２５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２６】
（実施の形態１）
本実施の形態では、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたトランジスタの光照射時の劣化と、ヒステリシス特性の関係について以下に説明する。
【００２７】
まず、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたトランジスタ（Ｌ／Ｗ＝３μｍ／５０μｍ）の−ＢＴ試験の結果を図１０（Ａ）に示す。−ＢＴ試験の試験強度は、ゲート絶縁膜に印加する電界強度を−２ＭＶ／ｃｍとするため、Ｖｄを３Ｖ、Ｖｇを−６Ｖとして測定を行った。マイナスゲート・ストレスを印加した状態で保持時間をそれぞれ、０秒、３００秒、１０００秒、３６００秒、１００００秒とした時にＶｇ−Ｉｄ曲線を測定した結果、保持時間が長ければ長いほどＶｇ−Ｉｄ曲線がマイナス方向（図１０（Ａ）中に示す矢印の方向）へ変動していることがわかる。
【００２８】
また、ＬＥＤ光源（照度３６０００ルクスの白色光）を用い、光を照射しながら行った−ＢＴ試験の結果を図１０（Ｂ）に示す。光照射しない結果である図１０（Ａ）に比べて図１０（Ｂ）は、Ｖｇ−Ｉｄ曲線がマイナス方向へ大きく変動していることがわかる。なお、−ＢＴ試験の基板温度を室温とした。
【００２９】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたトランジスタの光応答特性を図３に示す。光源はλ＝４００ｎｍの白色光を用いている。なお、図３において、光源をオンにしたタイミングを上向き矢印で示し、白色光を６００秒照射した後、光源をオフにした直後のタイミングを下向き矢印で示している。図３に示すように、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたトランジスタの緩和時間τは長い。緩和時間τは、キャリアの再結合のモデルに依存する。緩和時間τが長いことは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体は光によって生じた電子・正孔対の生成または消滅の緩和が遅いことが原因として挙げられる。
【００３０】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたトランジスタは、光（λ＝３５０ｎｍ）を照射してＶｇ−Ｉｄ曲線を室温で測定すると、ヒステリシス特性が現われる。その結果を図１（Ａ）及び図１（Ｂ）に示す。
【００３１】
なお、図２に光源４３０からの光（λ＝３５０ｎｍ）を照射しながら測定を行った上記Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたトランジスタの一形態であるトランジスタの断面構造を示す。図２に示すトランジスタ４１０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。
【００３２】
トランジスタ４１０は、絶縁表面を有する基板４００上に絶縁材料からなる絶縁層４２０、ゲート電極４０１、絶縁材料からなるゲート絶縁層４０２、酸化物半導体層４０３、ソース電極４０５ａ、及びドレイン電極４０５ｂを含む。また、トランジスタ４１０を覆い、酸化物半導体層４０３に接する絶縁材料からなるバッファ層４０７が設けられている。
【００３３】
図１（Ａ）及び図１（Ｂ）のＶｇ−Ｉｄ測定の結果はゲート電圧を０．２５Ｖ刻みで−２０Ｖから＋２０Ｖとし、その後、−２０Ｖの順に変化（スウィープ）させている。その際に、１ステップ（０．２５Ｖ）あたりの積分時間を短く設定して、ゲート電圧を早く変化させた場合（Ｆａｓｔ  Ｓｗｅｅｐ）と、１ステップあたりの積分時間を長く設定して、ゲート電圧をゆっくり変化させた場合（Ｓｌｏｗ  Ｓｗｅｅｐ）の２種類の測定を行っている。ゲート電圧を早く変化させた場合（Ｆａｓｔ  Ｓｗｅｅｐ）の結果が図１（Ａ）であり、ゲート電圧をゆっくり変化させた場合（Ｓｌｏｗ  Ｓｗｅｅｐ）の結果が図１（Ｂ）である。表１にＦａｓｔ  ＳｗｅｅｐとＳｌｏｗ  Ｓｗｅｅｐの積分時間をそれぞれ示す。測定器の都合上、測定されるドレイン電流に従って１ステップあたりの積分時間を変えている。
【００３４】
【表１】
0005774916.tif 000002
【００３５】
なお、光を照射しない場合のＶｇ−Ｉｄ測定の結果も図１（Ａ）及び図１（Ｂ）に示しており、ヒステリシス特性が確認できなかった。
【００３６】
図１（Ａ）及び図１（Ｂ）において、光（λ＝３５０ｎｍ）を照射したときにヒステリシス特性が確認され、特に−２０Ｖから＋２０ＶにおいてＶｇ−Ｉｄ曲線のマイナス方向への変動が見られた。また、Ｓｌｏｗ  Ｓｗｅｅｐの方がヒステリシス特性は顕著だった。
【００３７】
図１（Ａ）及び図１（Ｂ）の光照射時のＶｇ−Ｉｄ特性について、−２０Ｖから＋２０ＶのＶｇ−Ｉｄ曲線と、＋２０Ｖから−２０ＶのＶｇ−Ｉｄ曲線を比較した場合、特にＶｇ−Ｉｄ曲線の立ち上がり部分で大きな差（Δｓｈｉｆｔ）が見られる。この立ち上がり部分のトランジスタ特性は、オフ電流の値を重要視するデバイスで特に重要となる。なお、立ち上がり部分のトランジスタ特性値の一つであるｓｈｉｆｔ値は、Ｖｇ−Ｉｄ曲線の立ち上がりの電圧値を示しており、Ｉｄが１×１０−１２Ａとなった電圧に相当する。
【００３８】
ヒステリシス特性が現われる原因として以下で説明するメカニズムを考えた。
【００３９】
光の照射と、マイナスのゲート電圧の印加の両方が行われると、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体中（特にゲート絶縁膜との界面付近）に正孔が誘起される。バンドギャップ中に正孔を捕獲するトラップが存在すると、捕獲された正孔はゲート絶縁膜との界面付近に正電荷として留まり、Ｖｇ−Ｉｄ曲線がマイナス方向へ変動する要因となる。
【００４０】
−２０Ｖから＋２０Ｖのスウィープでは、マイナスのゲート電圧によって界面付近に捕獲された正孔が留まり続けることでカーブをマイナスシフトさせる。また、＋２０Ｖから−２０Ｖのスウィープでは、プラスのゲート電圧によって正孔が排斥されるため、マイナスシフトは起きない。図１（Ａ）及び図１（Ｂ）で見られたスウィープ速度によるヒステリシス特性の違いは、正孔とトラップの反応速度が影響している。酸化物半導体の場合、この正孔とトラップの反応が非常に遅く、光照射によって発生した正孔は、捕獲されるまでに時間がかかり、また一旦捕獲された正孔は、放出されるまでにまた時間がかかる。
【００４１】
仮定したメカニズムの確認のため、デバイスシミュレーションによる検証を行った。計算にはシルバコ社製デバイスシミュレータＡｔｌａｓを使用した。
【００４２】
計算で仮定した主なパラメータを表２に示す。
【００４３】
【表２】
0005774916.tif 000003
【００４４】
また、計算で仮定した再結合モデルの式を数１、数２に、それぞれ示す。
【００４５】
【数１】
0005774916.tif 000004
【００４６】
【数２】
0005774916.tif 000005
【００４７】
計算では、実測のトランジスタと同じトランジスタ構造のトランジスタを仮定した上で、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体のバンドギャップ中に図６（Ａ）〜（Ｄ）で示すトラップを仮定した。図６（Ａ）はトラップを全く含まない場合、図６（Ｂ）〜図６（Ｄ）はバンドギャップ中にドナー・トラップ（正孔を捕獲するトラップ）を仮定した場合となる。図６（Ｂ）〜図６（Ｄ）間の違いは価電子帯（Ｅｖ）からトラップまでのエネルギー差となっている。計算結果を図７に示す。図６（Ａ）の場合において、Ｆａｓｔ  Ｓｗｅｅｐの計算結果は図７（Ａ−１）である。また、図７（Ａ−２）は、Ｓｌｏｗ  Ｓｗｅｅｐの計算結果である。図６（Ｂ）の場合において、Ｆａｓｔ  Ｓｗｅｅｐの計算結果は図７（Ｂ−１）である。また、図７（Ｂ−２）は、Ｓｌｏｗ  Ｓｗｅｅｐの計算結果である。図６（Ｃ）の場合において、Ｆａｓｔ  Ｓｗｅｅｐの計算結果は図７（Ｃ−１）である。また、図７（Ｃ−２）は、Ｓｌｏｗ  Ｓｗｅｅｐの計算結果である。図６（Ｄ）の場合において、Ｆａｓｔ  Ｓｗｅｅｐの計算結果は図７（Ｄ−１）である。また、図７（Ｄ−２）は、Ｓｌｏｗ  Ｓｗｅｅｐの計算結果である。ギャップ内準位としてドナー・トラップがあると仮定した際に、検証結果は、測定結果で見られるヒステリシス特性を再現できているのが分かる。なお、トラップが価電子帯近傍にあるとき（図６（Ｂ）、図６（Ｃ））はヒステリシス特性が小さくなる傾向が確認された。これは、捕獲された正孔が室温のような低い温度でも簡単に価電子帯に抜けてしまうためと考えられる。
【００４８】
また、測定結果で見られたスウィープ速度によるヒステリシス特性の違いについてであるが、この原因として、正孔とトラップの反応が非常に遅く、光照射によって発生した正孔は、捕獲されるまでに時間がかかり、また一旦捕獲された正孔は、放出されるまでにまた時間がかかる、というメカニズムを挙げることができる。本実施の形態での計算では数２の式中のτｎ、τｐを意図的に大きい数値に設定した。結果、測定結果の傾向を再現することができた。
【００４９】
最後にドナー準位について以下に考察する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体で代表される酸化物半導体層の欠陥準位として酸素欠損がある。酸素欠損による空孔が残ったままの状態の場合、電子は局在すると考えられる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体中で酸素の空孔を残した酸素欠損状態の状態密度を図８に示す。計算は”ＶＡＳＰ（Ｖｉｅｎｎａ  Ａｂ−ｉｎｉｔｉｏ  Ｓｉｍｕｌａｔｉｏｎ  Ｐａｃｋａｇｅ）”を用いて行った。空孔有りの酸素欠損は深い準位を作ることがわかる。この場合、欠陥準位は電子で占有されており、また価電子帯に近いので、ホールを捕獲する。これは計算で仮定したホールを捕獲するドナー準位に相当する。
【００５０】
また、図９に−ＢＴ試験の良好な結果におけるトランジスタのしきい値変動（ΔＶｔｈ）を示す。サンプル１、サンプル２、サンプル３のうち、サンプル３が最も信頼性の高いトランジスタといえる。これらのトランジスタにおいても、光を照射しながらＶｇ−Ｉｄ測定を行い、それぞれ測定を行えば、−ＢＴ試験と相関関係があるため、現れるヒステリシス特性を用いてトランジスタの信頼性の良否を判別することができる。光負バイアス劣化は長時間印加されたストレスによって、トラップに捕獲された正孔が、トラップから抜け出せなくなった現象であり、ヒステリシス特性と同様に正孔トラップに由来している。従って、−ＢＴ試験の結果と同様に、光を照射しながらＶｇ−Ｉｄ測定を行って、それぞれを比較すると、サンプル１、サンプル２、サンプル３のうち、変動が一番小さいサンプルはサンプル３となる。
【００５１】
Ｖｇ−Ｉｄ測定を行い、ヒステリシス特性を用いる良否判断は、ＢＴ試験に比べ、短時間で測定できるので効率的である。
【００５２】
（実施の形態２）
本実施の形態では、半導体装置の作製プロセスの一部としてヒステリシス特性を用いた検査を行う例を示す。
【００５３】
図２を用いてトランジスタ４１０の作製工程の一例について説明する。
【００５４】
まず、基板４００上に下地絶縁層となる絶縁層４２０を形成する。絶縁層４２０は、スパッタリング法やＰＣＶＤ法などを用い、無機絶縁材料からなる絶縁膜を形成する。絶縁層４２０として、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化ガリウム膜などの無機絶縁膜を用いることができる。
【００５５】
基板４００の材質等に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板４００として用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
【００５６】
また、基板４００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に接してトランジスタを作製してもよいし、他の基板にトランジスタを形成した後、これを剥離し、可撓性基板に転置しても良い。なお、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層を形成すると良い。
【００５７】
次いで、絶縁層４２０上にゲート電極４０１を形成する。ゲート電極４０１の材料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００５８】
次いで、ゲート電極４０１を覆うゲート絶縁層４０２を形成する。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
【００５９】
ゲート絶縁層４０２は、スパッタリング法やＰＣＶＤ法などを用い、無機絶縁材料からなる絶縁膜を形成する。ゲート絶縁層４０２として、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化ガリウム膜などの無機絶縁膜を用いることができる。本実施の形態では、３０ｎｍの酸化窒化シリコン膜を用いる。
【００６０】
次いで、ゲート絶縁層４０２上に膜厚５ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［モル数比］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源５ｋＷ、酸素（酸素流量比率５０％）雰囲気下、基板温度２００℃で成膜する。
【００６１】
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層４０３に加工する。
【００６２】
次いで、酸化物半導体層４０３の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上基板の歪み点未満、好ましくは４２５℃以上とする。本実施の形態では、６５０℃、６分の加熱処理の後、窒素と酸素の混合雰囲気下で４５０℃、１時間の加熱処理を行う。
【００６３】
また、酸化物半導体層の脱水化または脱水素化を行う加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【００６４】
次いで、ゲート絶縁層４０２及び酸化物半導体層４０３上に、導電膜を形成した後、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極４０５ａ及びドレイン電極４０５ｂを形成する。ソース電極４０５ａ及びドレイン電極４０５ｂの材料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００６５】
ここでは、ソース電極４０５ａ及びドレイン電極４０５ｂとして膜厚２００ｎｍのＴｉ膜を用いたサンプルＡと、膜厚２００ｎｍのＷ膜を用いたサンプルＢの２種類のトランジスタを作製する。
【００６６】
次いで、レジストマスクを除去した後、窒素雰囲気下で３００℃、１時間の加熱処理を行う。
【００６７】
次いで、トランジスタ４１０を覆うバッファ層４０７を形成する。バッファ層４０７は、スパッタリング法やＰＣＶＤ法などを用い、無機絶縁材料からなる絶縁膜または有機絶縁材料からなる絶縁膜の単層、またはそれらの積層とする。バッファ層４０７として、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化ガリウム膜などの無機絶縁膜や、アクリル樹脂やポリイミド樹脂などの有機絶縁膜を用いることができる。本実施の形態では、バッファ層４０７としてスパッタ法で得られる膜厚３００ｎｍの酸化珪素膜と、膜厚１．５μｍのアクリル樹脂膜の積層を用いる。
【００６８】
次いで、図２には図示しないが、バッファ層にコンタクトホールを形成し、ソース電極４０５ａ及びドレイン電極４０５ｂに接続する接続電極を形成する。
【００６９】
次いで、白色ＬＥＤ（モリテックス製直下型バックライト  ＭＤＢＬ−ＣＷ１００）で照度３６０００ルクスの光を照射しながら、ソース電極４０５ａ及びドレイン電極４０５ｂに接続する接続電極を端子として用い、Ｖｇ−Ｉｄ測定を行う。図２に示すように、トランジスタ４１０に光を照射する。
【００７０】
ソース電極４０５ａ及びドレイン電極４０５ｂの材料の異なる２種類のトランジスタに光を照射しながらＶｇ−Ｉｄ測定を行い、ゲート電圧を０．２５Ｖ電圧刻みで−６Ｖから＋６ＶのＶｇ−Ｉｄ曲線と、＋６Ｖから−６ＶのＶｇ−Ｉｄ曲線とを比較した。
【００７１】
ソース電極４０５ａ及びドレイン電極４０５ｂの材料としてＴｉ膜を用いたサンプルＡのトランジスタの測定の際に、１ステップ（０．２５Ｖ）あたりの積分時間を短く設定して、ゲート電圧を早く変化させた場合（Ｆａｓｔ  Ｓｗｅｅｐ）の結果が図４（Ａ）であり、１ステップあたりの積分時間を長く設定して、ゲート電圧をゆっくり変化させた場合（Ｓｌｏｗ  Ｓｗｅｅｐ）の結果が図４（Ｂ）である。なお、Ｆａｓｔ  ＳｗｅｅｐとＳｌｏｗ  Ｓｗｅｅｐのスウィープ速度は表１に示した通りである。また、図４（Ａ）のΔＳｈｉｆｔは１．０Ｖ、図４（Ｂ）のΔＳｈｉｆｔは２．４Ｖであった。
【００７２】
また、ソース電極４０５ａ及びドレイン電極４０５ｂの材料としてＷ膜を用いたサンプルＢのトランジスタの測定の際に、１ステップ（０．２５Ｖ）あたりの積分時間を短く設定して、ゲート電圧を早く変化させた場合（Ｆａｓｔ  Ｓｗｅｅｐ）の結果が図５（Ａ）であり、１ステップあたりの積分時間を長く設定して、ゲート電圧をゆっくり変化させた場合（Ｓｌｏｗ  Ｓｗｅｅｐ）の結果が図５（Ｂ）である。また、図５（Ａ）のΔＳｈｉｆｔは０．７Ｖ、図５（Ｂ）のΔＳｈｉｆｔは１．８Ｖであった。
【００７３】
なお、トランジスタ４１０のサイズは、Ｌ／Ｗ＝３μｍ／５０μｍとする。
【００７４】
サンプルＡとサンプルＢを比較すると、Ｔｉ膜を用いたサンプルＡのＶｇ−Ｉｄ曲線がマイナス方向へ大きく変動している。
【００７５】
また、サンプルＡとサンプルＢをそれぞれ−ＢＴ試験を行って比較した結果を図４（Ｃ）及び図５（Ｃ）に示す。これらの結果から−ＢＴ試験の結果とヒステリシス特性の結果と相関が認められる。また、図４（Ｃ）のΔＳｈｉｆｔは０．９Ｖ、図５（Ｃ）のΔＳｈｉｆｔは０．６Ｖであった。
【００７６】
従って、トランジスタに光を照射しながらＶｇ−Ｉｄ曲線を測定し、良否判定の検査をした後、その検査後のトランジスタを用いて最終的な製品、例えば液晶表示装置や、半導体チップなどを作製することができる。ＢＴ試験を行わなくとも、短時間で良否判定の検査が行え、さらにそのトランジスタを最終的な製品の一部として用いることができるため、信頼性の高い電子機器を効率よく作製することができる。
【符号の説明】
【００７７】
４００：基板
４０１：ゲート電極
４０２：ゲート絶縁層
４０３：酸化物半導体層
４０５ａ：ソース電極
４０５ｂ：ドレイン電極
４０７：バッファ層
４１０：トランジスタ
４２０：絶縁層
４３０：光源
【図１】
0005774916.tif 000006
【図２】
0005774916.tif 000007
【図３】
0005774916.tif 000008
【図４】
0005774916.tif 000009
【図５】
0005774916.tif 000010
【図６】
0005774916.tif 000011
【図７】
0005774916.tif 000012
【図８】
0005774916.tif 000013
【図９】
0005774916.tif 000014
【図１０】
0005774916.tif 000015