(57)【特許請求の範囲】
【請求項１】
磁性体が複数積層され、積層方向を法線方向とする第１面および第２面を有する積層体と、
前記積層体の前記第１面に設けられた第１端子および第２端子と、
前記積層方向を巻回軸方向として前記積層体内部に形成され、前記第１端子および前記第２端子を入出力端子とするコイルと、
を備え、
前記コイルは、
前記積層体の中間層から前記第２面までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続されて形成され、前記中間層側の端部を一端とし前記第２面側の端部を他端とする第１コイルと、
前記第１面から前記中間層までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続され、かつ、前記第１コイルと巻回方向が同じに形成され、前記中間層側の端部を一端とし前記第１面側の端部を他端とする第２コイルと、
を有し、
前記第１コイルの一端である前記中間層側の端部は前記第１端子に導通し、
前記第２コイルの一端である前記中間層側の端部は前記第２端子に導通し、
前記第１コイルの他端である前記第２面側の端部は、前記第２コイルの他端である前記第１面側の端部に導通している、
多層基板。
【請求項２】
前記積層体の前記第１面または前記第２面と前記コイルとの間にグランド電極層が形成されている請求項１に記載の多層基板。
【請求項３】
前記積層体は、
積層方向において複数の前記磁性体を挟持する非磁性体層を最外層に有し、
前記グランド電極層は、
積層された前記磁性体および前記非磁性体層の境界面に形成されている、
請求項２に記載の多層基板。
【請求項４】
磁性体が複数積層され、積層方向を法線方向とする第１面および第２面を有する積層体と、
前記積層体の第１面に設けられた第１端子および第２端子と、
前記積層方向を巻回軸方向として前記積層体内部に形成され、前記第１端子および前記第２端子を入出力端子とするコイルと、
前記積層体の第１面に設けられ、前記第１端子または前記第２端子を介して前記コイルに接続されたスイッチングＩＣおよびコンデンサと、
を備え、
前記コイルは、
前記積層体の中間層から前記第２面までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続されて形成され、前記中間層側の端部を一端とし前記第２面側の端部を他端とする第１コイルと、
前記第１面から前記中間層までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続され、かつ、前記第１コイルと巻回方向が同じに形成され、前記中間層側の端部を一端とし前記第１面側の端部を他端とする第２コイルと、
を有し、
前記第１コイルの一端である前記中間層側の端部は前記第１端子に導通し、
前記第２コイルの一端である前記中間層側の端部は前記第２端子に導通し、
前記第１コイルの他端である前記第２面側の端部は、前記第２コイルの他端である前記第１面側の端部に導通している、
ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部にコイルが形成された多層基板、およびそれを備えるＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
携帯機器等の電源回路では、リニアレギュレータ方式やスイッチングレギュレータ方式の超小型のレギュレータモジュールが用いられている。リニアレギュレータ方式のモジュールでは電圧変動成分を全て熱に変換させるため電源回路の変換効率が低く、スイッチングレギュレータ方式のモジュールではスイッチングノイズなどにより一般的にリニアレギュレータ方式に比べてノイズ特性が劣る。そのため、小型で電圧変換効率が高くノイズ特性に優れるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータを、携帯機器等の電源回路に利用可能にすることが提案されている。
【０００３】
ＤＣ−ＤＣコンバータの小型化を目的として、磁性体を積層した多層基板にＤＣ−ＤＣコンバータが構成されることがある（例えば特許文献１参照）。従来構成のＤＣ−ＤＣコンバータモジュールは、磁性体基板、スイッチングＩＣおよびコンデンサ部品を備える。磁性体基板の下面には入出力端子およびグランド端子が形成され、上面にはスイッチングＩＣおよびコンデンサ部品が搭載され、基板内部にはコイルが設けられる。そして、コイルにスイッチングＩＣなどが接続される構成となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４３２５７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来構成のＤＣ−ＤＣコンバータモジュールを昇降圧型コンバータとして用いる場合、スイッチングＩＣは、降圧時と昇圧時とでコイルの前段（入力側）または後段（出力側）に接続され、異なる構成となる。このため、スイッチングＩＣから生じるスイッチングノイズによる影響が高くなるコイル端子は降圧時と昇圧時とで異なる。従って、ＤＣ−ＤＣコンバータを昇降圧型として用いる場合、コイルの両端子に対してノイズ対策を施す必要があるため、特許文献１に記載の従来構成のＤＣ−ＤＣコンバータモジュールの積層型インダクタの構造をそのまま用いることができない。
【０００６】
そこで本発明の目的は、昇降圧動作に対するノイズ対策を施すことで、昇圧型、降圧型または昇降圧型コンバータの何れにも用いることができる多層基板、およびそれを備えたＤＣ−ＤＣ−コンバータを提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、磁性体が複数積層され、積層方向を法線方向とする第１面および第２面を有する積層体と、前記積層体の前記第１面に設けられた第１端子および第２端子と、前記積層方向を巻回軸方向として前記積層体内部に形成され、前記第１端子および前記第２端子を入出力端子とするコイルと、を備え、前記コイルは、前記積層体の中間層から前記第２面までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続されて形成された第１コイルと、前記第１面から前記中間層までの複数の磁性体に形成された環状の電極パターンが螺旋状に接続され、かつ、前記第１コイルと巻回方向が同じに形成された第２コイルと、を有し、前記第１コイルの前記中間層側の端部は前記第１端子に導通し、前記第２コイルの前記中間層側の端部は前記第２端子に導通し、前記第１コイルの前記第２面側の端部は、前記第２コイルの前記第１面側の端部に導通していることを特徴とする。
【０００８】
この構成では、コイルの入出力端子が積層体の中間層に位置するため、コイルの入出力端子は、積層体の第１面または第２面から離れ、かつ、第１コイルおよび第２コイルで挟まれることとなる。このため、例えば、積層体の第１面または第２面にグランド電極パターンを形成した場合であっても、コイルの両端子の何れかから混入したノイズがグランド電極パターンに伝わり難くなる。この結果、グランド電極パターンを介したノイズの回り込みを防止できる。また、コイルの何れかの端子から流れ込んだノイズは、積層体の中間層から外側（第１面側または第２面側）に向けて第１コイルまたは第２コイルを流れる間に波形振幅が小さくなる。このため、第１面または第２面に近くづく際にはノイズが小さくなっているため、グランド電極パターンへのノイズの伝搬を抑制できる。さらに、異なる層のコイル巻線（電極パターン）によって、輻射されたノイズを遮ることができるため、外部へのノイズの流出を抑制できる。
【０００９】
本発明に係る多層基板において、前記積層体の前記第１面または前記第２面と前記コイルとの間にグランド電極層が形成されている構成が好ましい。
【００１０】
この構成では、積層体の第１面または第２面に回路素子を実装した場合に、コイルとの間に形成されたグランド電極層によって、回路素子からコイル側に輻射されるノイズを遮蔽することができる。
【００１１】
本発明に係る多層基板において、前記積層体は、積層方向において複数の前記磁性体を挟持する非磁性体層を最外層に有し、前記グランド電極層は、積層された前記磁性体および前記非磁性体層の境界面に形成されている構成でもよい。
【００１２】
この構成では、最外層にグランド電極層を設けることで、磁性体に形成されたコイルと積層体の第１面または第２面との間にグランド電極層が介在することになる。これにより、コイルから放射されるノイズがグランド電極層により遮られ、積層体の第１面または第２面に搭載される回路素子にノイズが伝わることを防止できる。
【発明の効果】
【００１３】
本発明によれば、コイルの何れの端子からノイズが流れ込んでも、ノイズを低減することができる。このため、多層基板を昇圧型、降圧型または昇降圧型コンバータの何れに用いても、ノイズによる影響を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１に係るＤＣ−ＤＣコンバータの模式断面図。
【図２】実施形態１に係るＤＣ−ＤＣコンバータの別の例の模式断面図。
【図３】実施形態１に係るＤＣ−ＤＣコンバータの等価回路図。
【図４】ＤＣ−ＤＣコンバータが降圧動作する場合の等価回路を示す図。
【図５】ＤＣ−ＤＣコンバータが昇圧動作する場合の等価回路を示す図。
【図６】実施形態２に係るＤＣ−ＤＣコンバータの模式断面図。
【発明を実施するための形態】
【００１５】
（実施形態１）
以下、本発明に係るＤＣ−ＤＣコンバータについて説明する。以下に説明するＤＣ−ＤＣコンバータは、コイルを内蔵した本発明に係る多層基板を備え、その多層基板にスイッチングＩＣおよびコンデンサが実装された昇降圧型ＤＣ-ＤＣコンバータモジュールとして説明する。
【００１６】
図１は、実施形態１に係るＤＣ−ＤＣコンバータの模式断面図である。ＤＣ−ＤＣコンバータ１は多層基板１０を備えている。多層基板１０は、複数の磁性体層が積層されてなる積層体１１を有している。積層体１１の各磁性体層は、例えば高透磁率のフェライト（Ｎｉ−Ｚｎ−ＣｕフェライトまたはＮｉ−Ｚｎフェライト等）から構成されるシートである。この積層体１１において、回路素子が搭載される面を表面（第１面）とし、不図示の回路基板に実装される面を裏面（第２面）とする。積層体１１の表面に搭載される回路素子としては、スイッチングＩＣ２およびコンデンサＣin，Ｃoutなどが挙げられる。
【００１７】
積層体１１は、表面に複数の部品搭載電極（第１端子および第２端子）１１Ａ，１１Ｂなどが形成されている。この部品搭載電極１１Ａ，１１Ｂには、スイッチングＩＣ２などの回路素子が実装される。また、積層体１１は、裏面に外部接続端子としての入力端子電極Ｖin、出力端子電極Ｖoutおよびグランド端子電極Ｇｎｄが形成されている。積層体１１の表裏面に形成される各電極は、例えばＡｇ等からなる。積層体１１の裏面に形成された入力端子電極Ｖinおよび出力端子電極Ｖoutと、表面に形成された部品搭載電極とは、図示しない積層体１１に形成された配線部によって接続されている。
【００１８】
以下の説明では、積層体１１の表裏面の法線方向を積層方向とし、積層方向における積層体１１の表面方向を上方、裏面方向を下方とする。
【００１９】
積層体１１には積層方向を巻回軸方向とするコイルＬが形成されている。コイルＬは、積層体１１のフェライトシートに形成された環状の電極パターンが、フェライトシートを貫通するビア電極を介して異なる層の電極パターンと導通するよう形成されている。フェライトシートに形成された電極パターンは、例えばＡｇ等からなる。このコイルＬは、入出力端子Ｌｔ１，Ｌｔ２が積層体１１の略中央層（中間層）に位置するように形成されている。ここで、入出力端子Ｌｔ１，Ｌｔ２とは、コイルＬの巻き始め端および巻き終わり端をいう。
【００２０】
以下、コイルＬについて詳述する。コイルＬは、積層体１１の積層方向の略中央層から下方の領域に形成された第１コイルＬ１と、積層体１１の積層方向の略中央層から上方の領域に形成された第２コイルＬ２とから構成されている。第１コイルＬ１および第２コイルＬ２は巻回方向が同方向である。
【００２１】
表面から略中央層までの積層体１１の各磁性体層には、積層方向に沿ったビア電極Ｌ１１，Ｌ２１が形成されている。ビア電極Ｌ１１，Ｌ２１は、積層体１１の表面に形成された部品搭載電極１１Ａ，１１Ｂと導通している。積層体１１の表面から下方に延びるビア電極Ｌ１１の端部が入出力端子Ｌｔ１であり、ビア電極Ｌ１２の端部が入出力端子Ｌｔ２である。この入出力端子Ｌｔ１から下方に向けて螺旋状に巻下げられて形成されたコイル巻線が第１コイルＬ１である。また、入出力端子Ｌｔ２から上方に向けて螺旋状に巻上げられて形成されたコイル巻線が第２コイルＬ２である。そして、第１コイルＬ１の巻き終わり端と、第２コイルＬ２の巻き終わり端とは、積層方向に沿って形成されたビア電極Ｌ３１により接続されている。これにより、入出力端子Ｌｔ１，Ｌｔ２が積層体１１の略中央層に位置したコイルＬを形成することができる。なお、第１コイルＬ１および第２コイルＬ２は、巻線数がそれぞれコイルＬの総巻数の略半分である。
【００２２】
スイッチングＩＣ２は、入力端子および出力端子（不図示）とグランド端子ＧＮＤとを備え、入力端子から入力された電圧をスイッチングして出力端子から出力する。このスイッチングＩＣ２の入力端子は、部品搭載電極を介して、積層体１１の裏面に形成された入力端子電極Ｖinに導通し、出力端子は積層体１１の裏面に形成された出力端子電極Ｖoutに導通している。また、グランド端子ＧＮＤは積層体１１の裏面に形成されたグランド端子電極Ｇｎｄに積層体１１の内部で導通している。
【００２３】
また、スイッチングＩＣ２は、コイル用接続端子Ｌio１，Ｌio２を備えている。コイル用接続端子Ｌio１は部品搭載電極１１Ａを介して接続ビア電極Ｌ１１に導通している。コイル用接続端子Ｌio２は部品搭載電極１１Ｂを介して接続ビア電極Ｌ２１に導通している。
【００２４】
コンデンサＣinは、部品搭載電極を介して積層体１１の裏面に形成された入力端子電極Ｖinおよびグランド端子電極Ｇｎｄに接続されている。コンデンサＣinは、入力端子電極Ｖinから入力される電圧のノイズ成分の除去等を行う。コンデンサＣoutは、積層体１１の裏面に形成された出力端子電極Ｖoutおよびグランド端子電極Ｇｎｄに接続されている。コンデンサＣoutは、スイッチングＩＣ２の出力端子から出力される電圧を平滑する。
【００２５】
図２は、実施形態１に係るＤＣ−ＤＣコンバータの別の例の模式断面図である。図１に示した図面との相違点は、積層体１１は、複数の磁性体層が積層され、その両側が非磁性体層１２で挟持されてなる構造を有している点、および積層体１１の内部で、磁性体層と非磁性体層１２の境界面に、グランド電極パターン（グランド電極層）Ｇが形成されている点である。積層体１１の各磁性体層は、例えば高透磁率のフェライト（Ｎｉ−Ｚｎ−ＣｕフェライトまたはＮｉ−Ｚｎフェライト等）から構成されるシートであり、非磁性体層１２は比透磁率が１〜１０程度の非磁性または低透磁率のフェライト（例えばＺｎ−Ｃｕフェライト等）から構成されるシートである。グランド電極パターンＧは、積層された積層体１１の磁性体および非磁性体層１２の境界面に形成されている。
【００２６】
図１と同様に、積層体１１には積層方向を巻回軸方向とするコイルＬが形成されている。このコイルＬは、グランド電極パターンＧより下方の層に形成されている。すなわち、積層体１１の表面に実装されたスイッチングＩＣ２などの回路素子とコイルＬとの間にはグランド電極パターンＧが介在している。このグランド電極パターンＧにより、コイルから放射されるノイズが回路素子に伝わることを防止している。また、グランド電極パターンＧを磁性体層と非磁性体層との境界面に形成することで、積層体の焼成時に、磁性体層と非磁性体層が互いに浸食することを防止できる。また、グランド端子ＧＮＤはグランド電極パターンＧと電気的に接続されており、積層体１１の内部でグランド端子電極Ｇｎｄに電気的に接続されている。
【００２７】
図３は本実施形態に係るＤＣ−ＤＣコンバータの等価回路図である。
【００２８】
ＤＣ−ＤＣコンバータ１の入力端子電極Ｖinには、コンデンサＣinおよびスイッチングＩＣ２の入力端子ＩＮが接続されている。出力端子電極Ｖoutには、コンデンサＣoutおよびスイッチングＩＣ２の出力端子ＯＵＴが接続されている。また、図１で説明したように、コンデンサＣin，ＣoutおよびスイッチングＩＣ２は、グランド電極パターンＧ、すなわち、グランドラインに接続されている。
【００２９】
スイッチングＩＣ２は、ｐ型ＭＯＳ−ＦＥＴ２１，２３およびｎ型ＭＯＳ−ＦＥＴ２２，２４と、各ＦＥＴ２１〜２４のスイッチング制御を行うドライバ２５とを備えている。ＦＥＴ２１は、ソースを入力端子ＩＮ、ドレインをコイル用接続端子Ｌio１、ゲートをドライバ２５に接続している。ＦＥＴ２２は、ソースをグランドライン、ドレインをコイル用接続端子Ｌio１、ゲートをドライバ２５に接続している。ＦＥＴ２３は、ドレインをコイル用接続端子Ｌio２、ソースを出力端子ＯＵＴ、ゲートをドライバ２５に接続している。ＦＥＴ２４は、ソースをグランドライン、ドレインをコイル用接続端子Ｌio２、ゲートをドライバ２５に接続している。
【００３０】
また、スイッチングＩＣ２のコイル用接続端子Ｌio１，Ｌio２には、コイルＬが接続されている。具体的には、コイル用接続端子Ｌio１は、ビア電極Ｌ１１を介してコイルＬの入出力端子Ｌｔ１に接続している。コイル用接続端子Ｌio２は、ビア電極Ｌ２１を介してコイルＬの入出力端子Ｌｔ２に接続している。
【００３１】
以下に、本実施形態に係るＤＣ−ＤＣコンバータ１の昇降圧動作について説明する。
【００３２】
図４は、ＤＣ−ＤＣコンバータ１が降圧動作する場合の等価回路を示す図である。図４では、ＦＥＴ２３およびＦＥＴ２４を簡易なスイッチ素子で表している。
【００３３】
出力端子電極Ｖoutの電圧を入力端子電極Ｖinの電圧よりも高くする場合、ドライバ２５は、ＦＥＴ２３を常時オン、ＦＥＴ２４を常時オフにする。ドライバ２５は、ＦＥＴ２１をオン、ＦＥＴ２２をオフすることでコイルＬに電流を流して励磁させ、エネルギーを蓄積する。その後、ドライバ２５は、ＦＥＴ２１をオフ、ＦＥＴ２２をオンして、コイルＬに蓄積したエネルギーを転流させる。この動作を繰り返して、ＤＣ−ＤＣコンバータ１は、入力電圧よりも低い電圧を出力端子電極Ｖoutから出力する降圧動作を行う。
【００３４】
図５は、ＤＣ−ＤＣコンバータ１が昇圧動作する場合の等価回路を示す図である。図５では、ＦＥＴ２１およびＦＥＴ２２を簡易なスイッチ素子で表している。
【００３５】
出力端子電極Ｖoutの電圧を入力端子電極Ｖinの電圧よりも低くする場合、ドライバ２５は、ＦＥＴ２１を常時オン、ＦＥＴ２２を常時オフにする。ドライバ２５は、ＦＥＴ２４をオン、ＦＥＴ２４をオフすることでコイルＬに電流を流して励磁させ、エネルギーを蓄積する。その後、ドライバ２５は、ＦＥＴ２４をオフ、ＦＥＴ２３をオンして、コイルＬに蓄積したエネルギーを放出させる。このとき、コイルＬに蓄積されたエネルギーが誘導電圧として入力電圧に加算され、コンデンサＣoutによって平滑化される。これにより、ＤＣ−ＤＣコンバータ１は入力電圧よりも高い出力電圧を出力する昇圧動作を行う。
【００３６】
図４に示す降圧動作の場合、ＦＥＴ２１およびＦＥＴ２２をオンオフ制御するため、コイル用接続端子Ｌio１側は、コイル用接続端子Ｌio２側よりスイッチングノイズが大きい。一方、図５に示す昇圧動作の場合、ＦＥＴ２３およびＦＥＴ２４をオンオフ制御するため、コイル用接続端子Ｌio２側は、コイル用接続端子Ｌio１側よりスイッチングノイズが大きい。従って、ノイズの影響を抑えてＤＣ−ＤＣコンバータ１を昇降圧動作するためには、コイル用接続端子Ｌio１，Ｌio２の両端子においてノイズ対策が必要となる。
【００３７】
本実施形態に係るＤＣ−ＤＣコンバータ１では、コイル用接続端子Ｌio１，Ｌio２に接続している入出力端子Ｌｔ１，Ｌｔ２は積層体１１の略中央層に位置し、積層体１１の表面近傍に形成されたグランド電極パターンＧから離れている。これにより、スイッチングノイズが大きい入出力端子Ｌｔ１または入出力端子Ｌｔ２がグランド電極パターンＧとカップリングして、スイッチングノイズがグランド電極パターンＧに伝わることを抑制できる。
【００３８】
また、コイル用接続端子Ｌio１，Ｌio２から入出力端子Ｌｔ１，Ｌｔ２へ流れたスイッチングノイズは、第１コイルＬ１または第２コイルを流れることにより波形振幅が小さくなる。従って、グランド電極パターンＧに最も近くなるコイルＬの部分に流れるスイッチングノイズは、第１コイルＬ１または第２コイルを流れた後であるため、入出力端子Ｌｔ１，Ｌｔ２よりも小さい。この結果、グランド電極パターンＧへ伝わるノイズを低減できる。
【００３９】
さらに、コイルＬは、ある層の電極パターンから輻射されたノイズが、異なる層の電極パターンによりシールドされる構造となっている。このため、入出力端子Ｌｔ１，Ｌｔ２からノイズが混入した場合でも、積層体１１の表面に達するノイズは低減される。この結果、グランド電極パターンＧへ伝わるノイズを低減できる。
【００４０】
以上のように、グランド電極パターンＧに伝わるノイズを低減させることで、グランド電極パターンＧを介してＤＣ−ＤＣコンバータ１の外部に流出するノイズを抑制できる。また、グランド電極パターンＧを積層体１１の表面近傍の層に形成しているため、スイッチングＩＣ２などの回路素子とグランド電極パターンＧとの距離を短くでき、その結果、回路素子が発生するノイズはグランド電極パターンＧにより抑制することができる。
【００４１】
（実施形態２）
本実施形態では、ＤＣ−ＤＣコンバータが備えるスイッチングＩＣおよびコンデンサなどの回路素子が多層基板に実装されていない点で実施形態１と相違する。
【００４２】
図６は、実施形態２に係るＤＣ−ＤＣコンバータの模式断面図である。本実施形態に係るＤＣ−ＤＣコンバータ５は多層基板６を備えている。多層基板６は、複数の磁性体層が積層されてなる積層体７を備え、積層体７の内部にはコイルＬが形成されている。積層体７の裏面には入力端子電極Ｖinと出力端子電極Ｖoutとが形成されている。入力端子電極Ｖinと出力端子電極Ｖoutは回路基板３０に実装されている。この回路基板３０には、スイッチングＩＣおよびコンデンサなどの回路素子４０が実装されている。すなわち、本実施形態の場合、回路素子４０は多層基板６の表面に実装されておらず、ＤＣ−ＤＣコンバータ５は、多層基板６および回路素子４０が一体形成されたモジュールとなっていない。
【００４３】
なお、回路素子４０は回路基板３０に形成された配線部３１などによって、実施形態１と同様に接続されている。また、回路基板３０にはグランド電極パターンＧが形成されており、配線部３１からのノイズがグランド電極パターンＧにより遮蔽されて、回路基板３０から外部へ輻射されないようにしてある。
【００４４】
積層体７の内部に形成されたコイルＬは、実施形態１と同様に、第１コイルＬ１および第２コイルＬ２とから構成され、積層体７の積層方向の略中央層に、コイルの巻き始め端および巻き終わり端が位置するよう形成されている。
【００４５】
以上のように形成された実施形態２に係るＤＣ−ＤＣコンバータ５であっても、実施形態１と同様に、コイルＬからグランド電極パターンＧに伝わるノイズを低減させることで、グランド電極パターンＧを介してＤＣ−ＤＣコンバータ５の外部に流出するノイズを抑制できる。また、スイッチングＩＣなどの回路素子４０は積層体７の表面に実装されていないため、回路素子４０のノイズが積層体７のコイルＬに及ぼす影響は軽微である。
【００４６】
なお、ＤＣ−ＤＣコンバータの具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。
【００４７】
本発明に係る多層基板は昇降圧型のＤＣ−ＤＣコンバータ以外に用いてもよく、例えば、昇圧型または降圧型のＤＣ−ＤＣコンバータに用いてもよい。また、多層基板は、ＤＣ−ＤＣコンバータ以外の素子に用いてもよいし、単にコイル素子として用いてもよい。
【符号の説明】
【００４８】
１−ＤＣ−ＤＣコンバータ
２−スイッチングＩＣ
１０−多層基板
１１−積層体
１１Ａ，１１Ｂ−部品搭載電極（第１端子、第２端子）
２１，２３−ｐ型ＭＯＳ−ＦＥＴ
２２，２４−ｎ型ＭＯＳ−ＦＥＴ
Ｌ−コイル
Ｌ１−第１コイル
Ｌ２−第２コイル
Ｇ−グランド電極パターン
Ｃin，Ｃout−コンデンサ
【図１】
0005786647.tif 000002
【図２】
0005786647.tif 000003
【図３】
0005786647.tif 000004
【図４】
0005786647.tif 000005
【図５】
0005786647.tif 000006
【図６】
0005786647.tif 000007