(57)【特許請求の範囲】
【請求項１】
半導体スイッチ及び該半導体スイッチのオン、オフを制御する制御回路を備えたリレー回路を複数個並列に接続したリレー回路群を有し、電源と負荷を接続する電路に前記リレー回路群を配置し、前記各半導体スイッチを連動して作動させて、前記負荷の駆動、停止を制御する負荷駆動装置において、
前記各リレー回路は、
駆動指令が入力された際に、前記半導体スイッチの制御入力に駆動信号を出力し、停止時には前記制御入力に出力する駆動信号を、所定のオフ動作時間で徐々に低下させて該駆動信号をオフとする駆動制御手段と、
前記半導体スイッチに流れる電流を検出する電流検出手段と、
前記電流検出手段で検出された電流が、予め設定した閾値電流を超えた場合に過電流検出信号を出力する電流判定手段と、
前記電流判定手段より過電流検出信号が出力された際に、前記半導体スイッチの制御入力の電位を低下させる立ち下げ手段と、
前記駆動指令のオン、オフを判定する入力判定手段と、を備え、
前記電流判定手段は、前記入力判定手段にて、前記駆動指令がオンからオフに切り替えられたと判定された場合に、前記閾値電流を該閾値電流よりも低い他の閾値電流に変更することを特徴とする負荷駆動装置。
【請求項２】
半導体スイッチ及び該半導体スイッチのオン、オフを制御する制御回路を備えたリレー回路を複数個並列に接続したリレー回路群を有し、電源と負荷を接続する電路に前記リレー回路群を配置し、前記各半導体スイッチを連動して作動させて、前記負荷の駆動、停止を制御する負荷駆動装置において、
前記各リレー回路は、
駆動指令が入力された際に、前記半導体スイッチの制御入力に駆動信号を出力し、停止時には前記制御入力に出力する駆動信号を、所定のオフ動作時間で徐々に低下させて該駆動信号をオフとする駆動制御手段と、
前記半導体スイッチに流れる電流を検出する電流検出手段と、
前記電流検出手段で検出された電流が、予め設定した閾値電流を超えた場合に過電流検出信号を出力する電流判定手段と、
前記電流判定手段より過電流検出信号が出力された際に、前記半導体スイッチの制御入力の電位を低下させる立ち下げ手段と、を備え、
前記立ち下げ手段は、前記半導体スイッチの制御入力の電位を低下させた後、所定時間の経過後に前記制御入力の電位を元に戻すことを特徴とする負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源と負荷を接続する配線に複数の半導体スイッチを並列に配置し、各半導体スイッチを連動してオン、オフ動作させることにより、負荷の駆動、停止を制御する負荷駆動装置に係り、特に、半導体スイッチのオフ動作中に過大な電流が流れた場合に即時に該半導体スイッチを遮断する技術に関する。
【背景技術】
【０００２】
車両に搭載されるランプ、モータ等の負荷は、バッテリと負荷との間にＭＯＳＦＥＴ（以下、「ＦＥＴ」と略す）を設け、該ＦＥＴのオン、オフを切り替えることにより、負荷の駆動、停止を制御している。このような負荷駆動装置では、ＦＥＴをオンからオフに切り替える際に、瞬時にゲート電圧を遮断するとノイズが発生することがある。そこで、ＦＥＴのゲートを閉じる速度を抑制することにより、ノイズの発生を抑制する技術が提案されている（例えば、特許文献１参照）。
【０００３】
ところが、この方法を用いると、ＦＥＴをオフとしてから完全にＦＥＴのゲートが閉じるまでに長い時間（これを「オフ動作時間」という）を要してしまい、オフ動作時間中に負荷回路にショート故障が発生した場合には、過電流の保護回路が機能しないので、ＦＥＴを含む駆動回路が過熱するという問題が発生する。
【０００４】
他方、例えば、リヤデフォッガのように、駆動時に大電流が流れる負荷については、一つの半導体スイッチでは負荷の定常電流に耐えることができない場合があり、このような場合には、２個の半導体スイッチを並列に接続し、各半導体スイッチを連動して作動させることにより、負荷電流を２個の半導体スイッチに分散させている。
【０００５】
このような駆動回路においては、複数の半導体スイッチをオンからオフに切り替える際に、一方の半導体スイッチに電流が集中し、電流が集中した半導体スイッチが過熱するという問題が発生する。そこで、２個の半導体スイッチのオン、オフ動作の時間ずれを解消するために、例えば特許文献２に記載されているように、２つのＦＥＴのゲートを共通化することにより、各ＦＥＴを同時に作動させることが提案されている。
【０００６】
しかしながら、この場合においても上述したように、オフ動作時間を長く設定した場合には、このオフ動作時間中にショート故障が発生した場合に、過電流の保護機能が作動せずに、駆動回路が過熱するという問題が発生する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１９４５１４号公報
【特許文献２】特開２００２−３６９４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように、従来における負荷制御装置では、ノイズを低減するために半導体スイッチ（ＦＥＴ）のオフ動作時間を長く設定すると、オフ動作時間中にショート故障が発生した場合に、これに対応することができず、また、複数の半導体スイッチを並列に接続してオン、オフを制御する場合においても同様に、半導体スイッチのオフ動作時間を長く設定した場合にはショート故障の発生時に半導体スイッチを即時に遮断することができないという問題が発生していた。
【０００９】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、複数の半導体スイッチを並列に接続して負荷の駆動、停止を制御する回路において、各半導体スイッチのオフ動作時間中に過電流が発生した場合に、いち早く半導体スイッチを遮断して、回路を保護することが可能な負荷駆動装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本願請求項１に記載の発明は、半導体スイッチ及び該半導体スイッチのオン、オフを制御する制御回路を備えたリレー回路（１１，１１ａ）を複数個並列に接続したリレー回路群を有し、電源と負荷を接続する電路に前記リレー回路群を配置し、前記各半導体スイッチを連動して作動させて、前記負荷の駆動、停止を制御する負荷駆動装置において、前記各リレー回路は、駆動指令が入力された際に、前記半導体スイッチの制御入力に駆動信号を出力し、停止時には前記制御入力に出力する駆動信号を、所定のオフ動作時間で徐々に低下させて該駆動信号をオフとする駆動制御手段と、前記半導体スイッチに流れる電流を検出する電流検出手段と、前記電流検出手段で検出された電流が、予め設定した閾値電流を超えた場合に過電流検出信号を出力する電流判定手段と、前記電流判定手段より過電流検出信号が出力された際に、前記半導体スイッチの制御入力の電位を低下させる立ち下げ手段と、前記駆動指令のオン、オフを判定する入力判定手段と、を備え、前記電流判定手段は、前記入力判定手段にて、前記駆動指令がオンからオフに切り替えられたと判定された場合に、前記閾値電流を該閾値電流よりも低い他の閾値電流に変更することを特徴とする。
【００１４】
請求項５に記載の発明は、半導体スイッチ及び該半導体スイッチのオン、オフを制御する制御回路を備えたリレー回路を複数個並列に接続したリレー回路群を有し、電源と負荷を接続する電路に前記リレー回路群を配置し、前記各半導体スイッチを連動して作動させて、前記負荷の駆動、停止を制御する負荷駆動装置において、前記各リレー回路は、駆動指令が入力された際に、前記半導体スイッチの制御入力に駆動信号を出力し、停止時には前記制御入力に出力する駆動信号を、所定のオフ動作時間で徐々に低下させて該駆動信号をオフとする駆動制御手段と、前記半導体スイッチに流れる電流を検出する電流検出手段と、前記電流検出手段で検出された電流が、予め設定した閾値電流を超えた場合に過電流検出信号を出力する電流判定手段と、前記電流判定手段より過電流検出信号が出力された際に、前記半導体スイッチの制御入力の電位を低下させる立ち下げ手段と、を備え、前記立ち下げ手段は、前記半導体スイッチの制御入力の電位を低下させた後、所定時間の経過後に前記制御入力の電位を元に戻すことを特徴とする。
【発明の効果】
【００１５】
本発明に係る負荷駆動装置では、半導体スイッチのオフ動作時間中においても該半導体スイッチに流れる電流を検出する電流検出手段を備え、該電流検出手段で検出される電流が予め設定した閾値電流を上回った場合に、立ち下げ手段により、半導体スイッチの制御入力の電位を低下させる。このため、半導体スイッチのオフ動作時間を長く設定した場合で、このオフ動作時間中にショート故障が発生した場合であっても、即時に半導体スイッチを遮断して負荷回路全体を過電流から保護することができる。
【００１６】
また、複数系統のリレー回路を用いて負荷を駆動する際に、一つのリレー回路に電流が集中し、リレー回路のオフ時に過大な電流が流れた場合であっても、半導体スイッチを即時に遮断することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る負荷駆動装置の構成を示すブロック図である。
【図２】本発明の第１実施形態に係る負荷駆動装置に設けられるリレー回路の詳細な構成を示すブロック図である。
【図３】本発明の第１実施形態に係る負荷駆動装置に設けられるリレー回路で、過電流が発生した場合の動作を示すタイミングチャートである。
【図４】本発明の第１実施形態に係る負荷駆動装置に設けられる一方のリレー回路に電流が集中した場合の動作を示すタイミングチャートである。
【図５】従来において２つのリレー回路のうち、一方のリレー回路に電流が集中しているときにショート故障が発生した場合の動作を示すタイミングチャートである。
【図６】本発明の第１実施形態に係る負荷駆動装置に設けられる一方のリレー回路に電流が集中しているときにショート故障が発生した場合の動作を示すタイミングチャートである。
【図７】本発明の第２実施形態に係る負荷駆動装置に設けられるリレー回路の詳細な構成を示すブロック図である。
【図８】本発明の第２実施形態に係る負荷駆動装置の、電流判定回路の構成を示す説明図である。
【図９】本発明の第２実施形態に係る負荷駆動装置に設けられるリレー回路で、過電流が発生した場合の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
［第１実施形態］
図１は、本発明の第１実施形態に係る負荷駆動装置の構成を示すブロック図、図２は、図１に示すリレー回路１１の詳細な構成を示すブロック図である。
【００２０】
図１に示すように、この負荷駆動装置は、電源ＶＢと負荷ＲＬとの間に、互いに並列に接続されたリレー回路１１，１１ａが設けられ、各リレー回路１１，１１ａに設けられたＦＥＴ（Ｔ１），（Ｔ１ａ）を連動してオン、オフ動作させることにより、負荷ＲＬの駆動、停止を制御する。即ち、電源ＶＢ（出力電圧も同一の符号ＶＢで示す）は、各リレー回路１１，１１ａの電源端子ＴＢ２，ＴＢ２ａにそれぞれ接続され、更に、各出力端子ＴＢ３，ＴＢ３ａは負荷ＲＬの一端に接続され、該負荷ＲＬの他端はグランドに接地されている。また、各リレー回路１１，１１ａのスイッチ端子ＴＢ１，ＴＢ１ａは、抵抗を介して電源ＶＢに接続され、且つ、スイッチＳＷ１を介してグランドに接地されている。従って、スイッチＳＷ１がオフのときには、各スイッチ端子ＴＢ１，ＴＢ１ａにはＨレベルの信号が供給され、スイッチＳＷ１がオンとされると、この信号はＬレベルに切り替わる。
【００２１】
また、図２に示すように、電源端子ＴＢ２と出力端子ＴＢ３との間には、Ｎ型ＭＯＳＦＥＴ（Ｔ１）（半導体スイッチ、以下、「ＦＥＴ」と略す）、及び該ＦＥＴ（Ｔ１）に流れる電流を検出する電流センサ（電流検出手段）１７が設けられている。更に、スイッチ端子ＴＢ１は、図１に示すスイッチＳＷ１のオン、オフの切り替え状態を検出する入力判定回路（入力判定手段）１４に接続されている。
【００２２】
電流センサ１７は、例えば、シャント抵抗であり、ＦＥＴ（Ｔ１）のオフ動作中においてもこれに影響されることなく、ＦＥＴ（Ｔ１）に流れる電流（電源端子ＴＢ２から出力端子ＴＢ３に流れる電流）を測定するタイプのセンサである。
【００２３】
更に、リレー回路１１は、ＦＥＴ（Ｔ１）のゲートに駆動信号を出力する駆動回路（駆動制御手段）１２と、駆動回路１２に駆動用の電圧を供給するチャージポンプ１３と、電流センサ１７で検出された電流値に基づき、ＦＥＴ（Ｔ１）に流れる電流Ｉｄが予め設定した閾値電流Ｉthに達したか否かを判定する電流判定回路（電流判定手段）１５と、該電流判定回路１５にて電流Ｉｄが閾値電流Ｉthに達したと判定された場合に、ＦＥＴ（Ｔ１）のゲート電圧を低下させる立ち下げ回路（立ち下げ手段）１６と、否定回路ＮＯＴ１と、アンド回路ＡＮＤ１と、を備えている。
【００２４】
なお、リレー回路１１ａについてもリレー回路１１と同一の構成であるので、構成の説明を省略する。この際、リレー回路１１ａについては各構成要素にサフィックス「ａ」を付することにする。
【００２５】
次に、第１実施形態に係る負荷駆動装置の作用について説明する。
【００２６】
［基本的な動作］
図１に示すスイッチＳＷ１をオンとすると、２つのスイッチ端子ＴＢ１，ＴＢ１ａに供給される信号がＨレベルからＬレベルに切り替わる。なお、２つのリレー回路１１，１１ａは同様に動作するので、以下ではリレー回路１１の動作のみについて説明する。
【００２７】
スイッチ端子ＴＢ１にＬレベルの信号が供給されると、図２に示す入力判定回路１４は、ＦＥＴ（Ｔ１）をオンとするためのＨレベルの信号を出力する。このとき、電流判定回路１５の出力信号はＬレベルであり、否定回路ＮＯＴ１の出力信号はＨレベルとなり、アンド回路ＡＮＤ１の出力信号はＨレベルとなる。
【００２８】
従って、アンド回路ＡＮＤ１より出力されるＨレベルの信号が駆動回路１２に供給されるので、該駆動回路１２はチャージポンプ１３より出力される電圧をＦＥＴ（Ｔ１）のゲートに出力して、該ＦＥＴ（Ｔ１）をオンとする。
【００２９】
これと同時にリレー回路１１ａのＦＥＴ（Ｔ１ａ）がオンとなるので、図１に示す電源ＶＢの出力電圧ＶＢは、２系統のリレー回路１１，１１ａを経由して負荷ＲＬに印加され、該負荷ＲＬが駆動する。
【００３０】
その後、スイッチＳＷ１がオフとされると、各スイッチ端子ＴＢ１，ＴＢ１ａにはＨレベルの信号が供給されるので、入力判定回路１４の出力信号はＬレベルとなる。駆動回路１２は、入力判定回路１４よりＬレベルの信号が供給されると、ＦＥＴ（Ｔ１）のゲートに供給する電圧を徐々に低下させ、予め設定したオフ動作時間の経過後にＦＥＴ（Ｔ１）のゲート電圧をゼロとするように制御する。その結果、各ＦＥＴ（Ｔ１），（Ｔ１ａ）は共にオフとなり、負荷ＲＬは停止する。
【００３１】
［オフ動作時間中にショート故障が発生した場合の動作］
次に、ＦＥＴ（Ｔ１）をオフとしているときに、負荷回路にショート故障が発生した場合の動作を、図３に示すタイミングチャートを参照して説明する。
【００３２】
図３に示す時刻ｔ０でスイッチＳＷ１をオンとすると、図３（ｂ）に示すように、ＦＥＴ（Ｔ１）のゲート電圧ＶＧが上昇して「ＶＳ＋１０Ｖ」（ＶＳはソース電圧）に達し、ＦＥＴ（Ｔ１）に流れる電流Ｉｄが上昇して定常電流で安定する。その後、時刻ｔ１でスイッチＳＷ１をオフとすると、Δｔ経過後の時刻ｔ２にてゲート電圧ＶＧが徐々に低下し、これに伴ってＦＥＴ（Ｔ１）を流れる電流Ｉｄは徐々に減少する。
【００３３】
そして、ＦＥＴ（Ｔ１）のオフ動作時間中である時刻ｔ３にて負荷回路にショート故障が発生した場合には、電流Ｉｄは急激に上昇し、この電流は図２に示した電流センサ１７により検出される。この際、上述したように電流センサ１７はシャント抵抗等であり、ＦＥＴ（Ｔ１）の動作に影響されないので、電流Ｉｄを精度良く検出することができる。
【００３４】
その後、電流センサ１７で検出された電流Ｉｄが予め設定した閾値電流Ｉthに達すると（図３の時刻ｔ４）、電流判定回路１５は出力信号をＬレベルからＨレベルに切り替える。これにより、立ち下げ回路１６がオンとなって、ＦＥＴ（Ｔ１）のゲートを出力端子ＴＢ３に接続させる。その結果、ＦＥＴ（Ｔ１）のゲート電圧ＶＧはソース電圧まで低下するので、該ＦＥＴ（Ｔ１）は瞬時にオフとされる。
【００３５】
このため、ＦＥＴ（Ｔ１）に流れる電流Ｉｄは遮断され、負荷回路を過電流から保護することができる。その後、所定時間が経過して時刻ｔ５に達すると、立ち下げ回路１６はオンからオフに切り替わり、ＦＥＴ（Ｔ１）のゲートと端子ＴＢ３との接続状態が解除されて初期的な状態に戻る。つまり、立ち下げ回路１６は、ＦＥＴ（Ｔ１）のゲートの電位を低下させた後、所定時間の経過後に、ゲートの電位を元に戻す。
【００３６】
［並列駆動中に一方のリレー回路に電流が集中した場合の動作］
次に、２つのＦＥＴ（Ｔ１），（Ｔ１ａ）を並列駆動しているときに、一方のＦＥＴ（Ｔ１）に電流が集中した場合の動作を、図４に示すタイミングチャートを参照して説明する。
【００３７】
図４に示す時刻ｔ１０でスイッチＳＷ１をオンとすると、図４（ｂ），（ｃ）に示すように、ＦＥＴ（Ｔ１）のゲート電圧ＶＧ、及びＦＥＴ（Ｔ１ａ）のゲート電圧ＶＧａが共に上昇し、ＦＥＴ（Ｔ１）に流れる電流Ｉｄ、及びＦＥＴ（Ｔ１ａ）に流れる電流Ｉｄａが共に上昇する。
【００３８】
ここで、リレー回路１１側に電流が集中し、全体の負荷電流のうちの多くの電流がＦＥＴ（Ｔ１）側に偏って流れているとき、時刻ｔ１１でスイッチＳＷ１をオフとすると、時刻ｔ１２でＦＥＴ（Ｔ１）に流れる電流Ｉｄが閾値電流Ｉthに達して、リレー回路１１の立ち下げ回路１６が作動し、ＦＥＴ（Ｔ１）をオフとして電流Ｉｄを即時に遮断する。その後、時刻ｔ１３でＦＥＴ（Ｔ１）のゲート電圧ＶＧはゼロとなる。
【００３９】
また、ＦＥＴ（Ｔ１）に流れる電流Ｉｄが遮断したことにより、ＦＥＴ（Ｔ１ａ）に流れる電流Ｉｄａが増加することになるが、この電流Ｉｄａが時刻ｔ１４で閾値電流Ｉthに達すると、ＦＥＴ（Ｔ１ａ）がオフとされるので、電流Ｉｄａが遮断される。従って、リレー回路１１、及びリレー回路１１ａの双方を過電流から保護することができる。こうして、並列に配置された２つのＦＥＴ（Ｔ１），（Ｔ１ａ）に電流の偏りが発生し、各ＦＥＴ（Ｔ１），（Ｔ１ａ）のオフ動作期間中に電流値が増大した場合でも、確実に負荷回路を過電流から保護することができる。
【００４０】
［一方のリレー回路に電流が集中したオフ動作中にショート故障が発生した場合］
次に、各リレー回路１１，１１ａをオフ動作させているときに、一方のＦＥＴ（Ｔ１ａ）に電流が集中し、且つ負荷回路にショート故障が発生した場合の動作を、図５，図６を参照して説明する。図５は、本発明の過電流保護機能を備えない場合（従来の場合）の動作を示すタイミングチャートであり、図６は、本発明の過電流保護機能を備えた場合の動作を示すタイミングチャートである。
【００４１】
始めに、図５を参照して過電流保護機能を備えない場合の動作について説明する。時刻ｔ２０でスイッチＳＷ１をオンとすると、ＦＥＴ（Ｔ１）のゲート電圧ＶＧ、及びＦＥＴ（Ｔ１ａ）のゲート電圧ＶＧａが徐々に増加し、これに伴って電流Ｉｄ、Ｉｄａ、及びこれらを加算した負荷電流ＩＬが徐々に増加する。そして、時刻ｔ２１でスイッチＳＷ１をオフとすると、ＦＥＴ（Ｔ１）のゲート電圧ＶＧは徐々に減少し、電流Ｉｄは時刻ｔ２２から減少を開始し、ほぼ時刻ｔ２３の時点でゼロとなる。
【００４２】
また、ＦＥＴ（Ｔ１ａ）のゲート電圧ＶＧａはＦＥＴ（Ｔ１）のゲート電圧ＶＧよりも低下するタイミングが遅れており、該ＦＥＴ（Ｔ１ａ）に電流が集中するので、電流Ｉｄａは、時刻ｔ２２の後に増大し収束が遅れる。そして、時刻ｔ２３で負荷回路にショート故障が発生すると、ＦＥＴ（Ｔ１ａ）は完全にオフ状態になっていないので、電流Ｉｄａはその後大きく上昇することになる。その結果、負荷ＲＬに大電流が流れて回路を構成する素子や配線が過熱することになる。
【００４３】
次に、図６を参照して本発明の過電流保護機能を備える場合の動作について説明する。時刻ｔ３０でスイッチＳＷ１をオンとすると、ＦＥＴ（Ｔ１）のゲート電圧ＶＧ、及びＦＥＴ（Ｔ１ａ）のゲート電圧が徐々に増加し、これに伴って電流Ｉｄ、Ｉｄａ、及びこれらを加算した負荷電流ＩＬが徐々に増加する。そして、時刻ｔ３１でスイッチＳＷ１をオフとすると、ＦＥＴ（Ｔ１）のゲート電圧ＶＧは徐々に減少し、電流Ｉｄは時刻ｔ３１から減少を開始し、時刻ｔ３３を経過した後にゼロに収束する。
【００４４】
また、リレー回路１１ａに電流が集中していることにより、ＦＥＴ（Ｔ１ａ）のゲート電圧ＶＧａはＦＥＴ（Ｔ１）のゲート電圧ＶＧよりも低下する速度が遅くなる。そして、時刻ｔ３２で負荷回路にショート故障が発生すると、電流Ｉｄａは急激に上昇する。その後、時刻ｔ３３で閾値電流Ｉthに達すると、ＦＥＴ（Ｔ１ａ）がオフとなり、電流Ｉｄａは遮断される。こうして、並列に配置された２つのＦＥＴ（Ｔ１），（Ｔ１ａ）がオフ動作期間中に、負荷回路にショート故障が発生した場合でも、確実にＦＥＴ（Ｔ１），（Ｔ１ａ）を遮断して負荷回路を保護することができる。
【００４５】
つまり、従来における負荷駆動回路では、スイッチＳＷ１をオフとした時点で、過電流の検出機能が作動しなくなり、オフ動作期間中の過電流を検出することができなかったが、本実施形態では、電流センサ１７としてシャント抵抗を用いているので、スイッチＳＷ１のオフの後においてもＦＥＴ（Ｔ１），（Ｔ１ａ）に流れる電流を検出し、過電流の発生が検出された場合に、各ＦＥＴ（Ｔ１），（Ｔ１ａ）を確実に遮断して負荷回路全体を過熱から保護することができる。
【００４６】
このようにして、第１実施形態に係る負荷駆動装置では、２系統のリレー回路１１，１１ａを用いて負荷ＲＬを駆動する場合に、ＦＥＴ（Ｔ１）の電流を検出する電流センサ１７を設け、該電流センサ１７で検出される電流値が閾値電流Ｉthに達したことが検出された場合に、ＦＥＴ（Ｔ１）を遮断する構成としているので、ＦＥＴ（Ｔ１）がオフ動作期間中にショート故障が発生した場合でも確実に過電流を検出して、ＦＥＴ（Ｔ１）を遮断することができる。また、一方のＦＥＴに電流が集中して一方のＦＥＴのみが過電流となった場合においても、電流センサ１７で検出される電流値が閾値電流Ｉthに達した場合に、ＦＥＴ（Ｔ１）を遮断して負荷回路を過熱から保護することができる。
【００４７】
また、従来のように、各ＦＥＴ（Ｔ１），（Ｔ１ａ）のゲートを共通化するための配線を設ける必要がないので、装置構成を簡素化することができる。更に、ＦＥＴ（Ｔ１），（Ｔ１ａ）にばらつきがあり、電流に偏りが発生する場合でも偏った電流が増大した場合には確実に回路を遮断して過熱から保護することができる。
【００４８】
［第２実施形態］
次に、本発明の第２実施形態について説明する。全体構成図は、図１に示したブロック図と同様であるので説明を省略する。図７は、第２実施形態に係るリレー回路１１’の構成を示すブロック図である。図示のように、リレー回路１１’は、図２に示したリレー回路１１と対比して、入力判定回路１４の出力信号が電流判定回路１５に供給されている点でのみ相違している。
【００４９】
そして、第２実施形態では、電流判定回路１５が、図８（ａ）に示すように、閾値電流Ｉthに対応する電圧を変更することが可能な電源Ｅ１と、比較器ＣＭＰ１とを備えている。そして、該比較器ＣＭＰ１により、電流センサ１７で検出される電流Ｉｄと、電源Ｅ１より出力される閾値電流Ｉthとを比較し、Ｉｄ＞Ｉthとなった場合に、過電流判定信号を出力する。
【００５０】
また、電流判定回路１５は、入力判定回路１４より、駆動指令がオンからオフに切り替えられる時間帯には閾値電流をＩth２（他の閾値電流）に設定する。即ち、図８（ｂ）に示すように、電源Ｅ１の出力電圧を変更することにより、通常時には閾値電流をＩth１とし、ＦＥＴ（Ｔ１）をオンからオフに切り替える時間帯には、閾値電流をＩth１よりも小さいＩth２に設定している。
【００５１】
以下、第２実施形態に係る負荷駆動装置における、リレー回路１１’の動作を図９に示すタイミングチャートを参照して説明する。図９（ａ）に示すように、時刻ｔ４０においてスイッチＳＷ１がオンとされると、図９（ｂ）に示すように、ＦＥＴ（Ｔ１）のゲート電圧ＶＧが上昇を開始し、これに伴って電流Ｉｄが上昇する。このとき、符号Ｓ４１に示すように、電流判定回路１５にて設定される閾値電流はＩth１とされている。
【００５２】
その後、時刻ｔ４１でスイッチＳＷ１をオフとすると、ＦＥＴ（Ｔ１）のゲート電圧ＶＧが徐々に減少し、これに伴って電流Ｉｄも徐々に減少する。更に、入力判定回路１４より、ＦＥＴ（Ｔ１）をオンからオフに切り替えたことを示す指令信号が電流判定回路１５に供給されるので、電流判定回路１５は、閾値電流をＩth１からＩth２に変更する。
【００５３】
そして、時刻ｔ４２で負荷回路にショート故障が発生すると、電流Ｉｄが急激に上昇し、時刻ｔ４３で閾値電流Ｉth２に達すると電流判定回路１５より過電流検出信号が出力され、立ち下げ回路１６は、この過電流検出信号が供給されたことにより、ＦＥＴ（Ｔ１）のゲートと出力端子ＴＢ３とを接続する。このため、ＦＥＴ（Ｔ１）のゲート電圧がソース電圧とほぼ等しくなるので、該ＦＥＴ（Ｔ１）は遮断される。その結果、ＦＥＴ（Ｔ１）に流れる電流は、Ｉｄ１に示すように、即時にゼロに収束する。その後、時刻ｔ４５で立ち下げ回路１６はオフとなる。
【００５４】
このように設定することにより、オフ動作時間を長く設定した場合において、ＦＥＴ（Ｔ１）がオンからオフに切り替えられる時間帯に過電流が発生した場合には、より低い閾値電流をＩth２を基準としてＦＥＴ（Ｔ１）を遮断するので、過電流が発生した場合にはより早い時点でＦＥＴ（Ｔ１）を遮断して負荷回路を保護することができる。
【００５５】
仮に、閾値電流がＩth２に変更されず、Ｉth１が継続されると、電流Ｉｄ２に示すように時刻ｔ４４で閾値電流Ｉthに達することになり、ＦＥＴ（Ｔ１）が遮断されるタイミングが遅れてしまう。
【００５６】
また、ＦＥＴ（Ｔ１）をオンからオフに切り替える時間帯以外には、閾値電流は大きい値であるＩth１に設定されるので、例えば、ＦＥＴ（Ｔ１）のオン時にラッシュ電流が流れた場合に、これをショート故障と誤判定することを防止でき、過電流検出の精度を向上させることができる。
【００５７】
また、第２実施形態では、閾値電流をＩth１とＩth２の２段階に変更する例について説明したが、条件を設定して３段階以上に変更することも可能である。
【００５８】
以上、本発明の負荷駆動装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【００５９】
例えば、上記した各実施形態では、リレー回路を２系統配置する例について説明したが、本発明はこれに限定されず、３系統以上のリレー回路を設ける構成とすることもできる。この場合には、図２或いは図７に示したリレー回路を３個以上並列に設けることにより達成することができる。
【００６０】
また、上記した各実施形態では、車両に搭載される負荷を制御する例について説明したが、本発明はこれに限定されるものではなく、直流電源と負荷を有するその他の回路の制御に用いることができる。
【００６１】
また、上記した各実施形態では、半導体スイッチとしてＭＯＳＦＥＴを例に挙げて説明したが、本発明はこれに限定されるものではなく、ＩＧＢＴ等の他の半導体スイッチを用いることも可能である。
【産業上の利用可能性】
【００６２】
本発明は、複数の半導体スイッチを並列に接続して負荷を駆動する場合に利用することができる。
【符号の説明】
【００６３】
１１，１１ａ，１１’  リレー回路
１２  駆動回路
１３  チャージポンプ
１４  入力判定回路
１５  電流判定回路
１６  立ち下げ回路
１７  電流センサ
ＶＢ  電源
ＴＢ１，ＴＢ１ａ  スイッチ端子
ＴＢ２，ＴＢ２ａ  電源端子
ＴＢ３，ＴＢ３ａ  出力端子
ＲＬ  負荷
Ｔ１，Ｔ１ａ  ＭＯＳＦＥＴ（半導体スイッチ）
ＡＮＤ１  アンド回路
ＮＯＴ１  否定回路
ＣＭＰ１  比較器
【図１】
0005675245.tif 000002
【図２】
0005675245.tif 000003
【図３】
0005675245.tif 000004
【図４】
0005675245.tif 000005
【図５】
0005675245.tif 000006
【図６】
0005675245.tif 000007
【図７】
0005675245.tif 000008
【図８】
0005675245.tif 000009
【図９】
0005675245.tif 000010