(57)【特許請求の範囲】
【請求項１】
第１の配線と、第２の配線と、第３の配線と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、スイッチと、容量素子と、を有し、
前記第１の配線は、第１の電位を伝達することができる機能を有し、
前記第２の配線は、第２の電位を伝達することができる機能を有し、
前記第１の電位と前記第２の電位とは異なる電位であり、
前記第１の電位と前記第２の電位の一方が前記第１のトランジスタのゲートに入力された場合に、前記第１のトランジスタはオフとなり、
前記第１の電位と前記第２の電位の他方が前記第１のトランジスタのゲートに入力された場合に、前記第１のトランジスタはオンとなり、
前記第３の配線は、前記第２のトランジスタのゲートに、ビデオ信号に応じた電位を伝達することができる機能を有し、
前記第１のトランジスタは、前記第１の配線と、発光素子の一部となる電極と、を電気的に接続することができる機能を有し、
前記スイッチは、第１の入力端子と、第２の入力端子と、出力端子と、を有し、前記第１の入力端子の電位に応じた電位を前記出力端子から出力する場合と、前記第２の入力端子の電位に応じた電位を前記出力端子から出力する場合と、を選択することができる機能を有し、
前記第１の入力端子は、前記第１の配線と電気的に接続され、
前記第２のトランジスタは、前記第２の配線と、前記第２の入力端子と、を電気的に接続することができる機能を有し、
前記第３のトランジスタは、前記出力端子と、前記第１のトランジスタのゲートと、を電気的に接続することができる機能を有し、
前記容量素子の一対の電極のうちの一方は、前記第１の配線と電気的に接続され、
前記容量素子の一対の電極のうちの他方は、前記第１のトランジスタのゲートと電気的に接続されることを特徴とする半導体装置。
【請求項２】
第１の配線と、第２の配線と、第３の配線と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、容量素子と、を有し、
前記第１の配線は、第１の電位を伝達することができる機能を有し、
前記第２の配線は、第２の電位を伝達することができる機能を有し、
前記第１の電位と前記第２の電位とは異なる電位であり、
前記第１の電位と前記第２の電位の一方が前記第１のトランジスタのゲートに入力された場合に、前記第１のトランジスタはオフとなり、
前記第１の電位と前記第２の電位の他方が前記第１のトランジスタのゲートに入力された場合に、前記第１のトランジスタはオンとなり、
前記第３の配線は、前記第２のトランジスタのゲートに、ビデオ信号に応じた電位を伝達することができる機能を有し、
前記第１のトランジスタは、前記第１の配線と、発光素子の一部となる電極と、を電気的に接続することができる機能を有し、
前記第２のトランジスタは、前記第２の配線と、前記第５のトランジスタのソースまたはドレインの一方と、を電気的に接続することができる機能を有し、
前記第３のトランジスタは、前記第５のトランジスタのソースまたはドレインの他方と、前記第１のトランジスタのゲートと、を電気的に接続することができる機能を有し、
前記第４のトランジスタは、前記第１の配線と、前記第５のトランジスタのソースまたはドレインの他方と、を電気的に接続することができる機能を有し、
前記容量素子の一対の電極のうちの一方は、前記第１の配線と電気的に接続され、
前記容量素子の一対の電極のうちの他方は、前記第１のトランジスタのゲートと電気的に接続されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
発光素子を用いた発光装置に関する。
【背景技術】
【０００２】
発光素子を用いた発光装置は視認性が高く、薄型化に最適であると共に、視野角にも制限
が無いため、ＣＲＴ（ｃａｔｈｏｄｅ  ｒａｙ  ｔｕｂｅ）や液晶表示装置に替わる表示
装置として注目されている。アクティブマトリクス型の発光装置が有する駆動回路の代表
的なものとして、走査線駆動回路と信号線駆動回路とがある。走査線駆動回路により、複
数の画素が１ラインごと、もしくは複数ラインごとに選択される。そして信号線駆動回路
により、該選択されたラインが有する画素へ、信号線を介してビデオ信号が入力される。
【０００３】
近年、アクティブマトリクス型の発光装置は、より高精細、高解像度の画像を表示するた
めに、画素数が増える傾向にあり、走査線駆動回路と信号線駆動回路には、高速での駆動
が要求されている。特に信号線駆動回路は、走査線駆動回路から走査線に与えられる電位
により各ラインの画素が選択されている間に、該ライン内の全ての画素にビデオ信号を入
力する必要がある。そのため、信号線駆動回路の駆動周波数は走査線駆動回路に比べて遙
かに高く、その駆動周波数の高さに起因する高消費電力化の問題が浮上している。
【０００４】
下記の特許文献１には、信号線に与えるビデオ信号の振幅を小さく抑え、信号線駆動回路
の消費電力を低減することができる発光装置の構成について記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３２３３７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般的な発光装置は、発光素子に流れる電流を制御するためのトランジスタ（駆動用トラ
ンジスタ）を各画素に有している。発光に必要な電流を発光素子に供給するためには、発
光素子が有する画素電極と共通電極の間に大きな電位差を確保しなくてはならない。そし
て、画素電極に与える電位は駆動用トランジスタを介して電源線から与えられるため、駆
動用トランジスタのゲートを制御する信号の振幅は、画素電極と共通電極との間に与える
電位差を正常に制御するのに十分な振幅が必要である。従来の発光装置においては、この
振幅は信号線からの信号によって与えられており、信号線の充放電に伴い消費電流が大き
かった。しかるに、特許文献１に記載されている発光装置では、画素電極と共通電極との
間に電位差を生じさせるときに駆動用トランジスタのゲートに与えられる電位の制御を信
号線で行い、画素電極と共通電極との間に電位差を生じさせないときに駆動用トランジス
タのゲートに与えられる電位の制御を走査線で行っている。つまり、駆動用トランジスタ
がオンするときとオフするときの電位制御の経路を異ならせている。そのため、信号線に
入力される信号は、駆動用トランジスタをオンする電位、又はオフする電位のいずれか一
方のみ制御できれば良いため、信号の振幅を小さく抑えることができる。すなわち、画素
部において充放電の回数が多い信号線の電位の振幅を小さくできるため、信号線駆動回路
の消費電力、ひいては発光装置全体の消費電力を抑えることができる。
【０００７】
しかし、特許文献１に記載されている発光装置では、走査線駆動回路から走査線に与えら
れる電位を用いて、各ラインの画素の選択のみならず、駆動用トランジスタのゲートへの
電荷の供給も行っている。そのため、走査線を充放電する走査線駆動回路の出力部におけ
る負荷が大きい。よって、画素部が更に高精細化されることで１つの走査線を共有してい
る画素の数が増えると、或いは大画面化により走査線が長くなり高抵抗化が進むと、走査
線駆動回路の出力部に過大な負荷がかかり、走査線駆動回路の信頼性を確保するのが困難
になる、または走査線駆動回路を動作させることが難しくなる、という問題が生じる。特
に、表示部のサイズが１０インチを超える発光装置においてこの問題は顕著となる。
【０００８】
上記問題に鑑み、信号線の電位の振幅を小さく抑えつつ、走査線駆動回路に過大な負荷が
かかるのを防ぐことを課題とする。
【課題を解決するための手段】
【０００９】
駆動用トランジスタのゲート電極に電位を与えるための経路を、走査線駆動回路から各ラ
インの画素の選択を行うための電位が与えられる走査線と、信号線駆動回路からビデオ信
号の電位が与えられる信号線とは別個に設ける。具体的に、画素が有する駆動用トランジ
スタのゲート電極には、駆動用トランジスタをオフにするための第１の電位と、駆動用ト
ランジスタをオンにするための第２の電位とが与えられるものとする。第１の電位は、発
光素子が有する画素電極に電位を与える第１の電源線から、駆動用トランジスタのゲート
電極に与えられる。また、第２の電位は、第２の電源線から駆動用トランジスタのゲート
電極に与えられる。
【００１０】
本発明の発光装置の一つは、発光素子と、第１の電位を有する第１の電源線と、第２の電
位を有する第２の電源線と、第１の電源線と発光素子の接続を制御する第１のトランジス
タ（駆動用トランジスタ）と、ビデオ信号に応じた信号がゲートに入力され、第２の電源
線から与えられる第２の電位を出力するか否かが制御される第２のトランジスタと、第１
の電源線から与えられる第１の電位、または第２のトランジスタの出力のいずれか一方を
選択するスイッチと、スイッチによって選択された第１の電位または第２のトランジスタ
の出力のいずれか一方を、第１のトランジスタのゲート電極に印加することを選択する第
３のトランジスタと、を有する。
【００１１】
本発明の発光装置の一つは、発光素子と、第１の電位を有する第１の電源線と、第２の電
位を有する第２の電源線と、第１の電源線と発光素子の接続を制御する第１のトランジス
タ（駆動用トランジスタ）と、ビデオ信号に応じた信号がゲートに入力され、第２の電源
線から与えられる第２の電位を出力するか否かが制御される第２のトランジスタと、第１
の電源線から与えられる第１の電位、または第２のトランジスタの出力のいずれか一方を
選択するスイッチと、スイッチによって選択された第１の電位または第２のトランジスタ
の出力のいずれか一方を、第１のトランジスタのゲート電極に印加することを選択する第
３のトランジスタとを有し、スイッチは、第１の電源線から与えられる第１の電位を選択
する第４のトランジスタと、第２のトランジスタを介して第２の電源線に接続され、第２
のトランジスタの出力を選択する第５のトランジスタとを有する。
【発明の効果】
【００１２】
本発明では、駆動用トランジスタのゲート電極に電位を与えるための経路を、走査線及び
信号線とは別個に設けるため、信号線の電位の振幅を小さく抑えつつ、走査線駆動回路に
過大な負荷がかかるのを防ぐことができる。よって、画素部が大画面化または高精細化さ
れても、走査線駆動回路の信頼性、延いては発光装置の信頼性を確保することができ、発
光装置全体の消費電力も抑えることができる。
【図面の簡単な説明】
【００１３】
【図１】発光装置が有する画素の回路図。
【図２】発光装置が有する画素部の回路図。
【図３】発光装置の駆動のタイミングを示すタイミングチャート。
【図４】発光装置が有する画素の動作を示す図。
【図５】発光装置が有する画素の動作を示す図。
【図６】発光装置が有する画素の動作を示す図。
【図７】発光装置が有する画素の動作を示す図。
【図８】発光装置のブロック図。
【図９】発光装置の作製方法を示す図。
【図１０】発光装置の作製方法を示す図。
【図１１】発光装置の作製方法を示す図。
【図１２】発光装置の作製方法を示す図。
【図１３】発光装置の作製方法を示す図。
【図１４】発光装置の作製方法を示す図。
【図１５】発光装置の作製方法を示す図。
【図１６】発光装置の作製方法を示す図。
【図１７】発光装置の作製方法を示す図。
【図１８】発光装置の上面図及び断面図。
【図１９】発光装置を用いた電子機器の図。
【発明を実施するための形態】
【００１４】
以下、実施の形態及び実施例について図面を参照しながら説明する。但し、本明細書で例
示される態様は多くの異なる態様で実施することが可能であり、本明細書で例示される態
様の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは
当業者であれば容易に理解される。従って、本実施の形態及び実施例の記載内容に限定し
て解釈されるものではない。
【００１５】
（実施の形態１）
本実施の形態では、本明細書で例示される一態様である発光装置が有する画素の構成につ
いて説明する。図１に、本明細書で例示される一態様である発光装置が有する画素の回路
図を、一例として示す。図１に示す画素１００は、発光素子１０１と、第１の電位を有す
る第１の電源線Ｖａｉ（ｉ＝１〜ｘ）と、第２の電位を有する第２の電源線Ｖｂｉ（ｉ＝
１〜ｘ）と、第１のトランジスタ１０２と、第２のトランジスタ１０３と、第３のトラン
ジスタ１０４と、スイッチ１０５とを、少なくとも有する。
【００１６】
発光素子１０１は、画素電極と、共通電極と、画素電極及び共通電極により電流が供給さ
れる電界発光層とを有している。第１のトランジスタ１０２により、第１の電源線Ｖａｉ
と発光素子１０１の画素電極との間の接続が制御される。なお、接続とは、導通、すなわ
ち電気的につながることを意味する。図１では、第１のトランジスタ１０２のソース領域
またはドレイン領域は、一方が第１の電源線Ｖａｉに接続されており、他方が発光素子１
０１の画素電極に接続されている。発光素子１０１の共通電極と第１の電源線Ｖａｉの間
には電位差が設けられており、第１のトランジスタ１０２をオンにすることで、該電位差
によって生じる電流を発光素子１０１に供給することができる。
【００１７】
また、第２のトランジスタ１０３は、そのゲート電極に与えられるビデオ信号の電位に従
ってスイッチングが制御される。第２トランジスタ１０３がオフの時、第２トランジスタ
１０３の出力はハイインピーダンス状態であり、第２のトランジスタ１０３がオンになる
と、第２トランジスタ１０３は第２の電源線Ｖｂｉの有する第２の電位を出力し、スイッ
チ１０５に与える。図１では、画素１００が信号線Ｓｉ（ｉ＝１〜ｘ）を有しており、信
号線Ｓｉが第２のトランジスタ１０３のゲート電極に接続されている。信号線駆動回路か
ら出力されるビデオ信号は、信号線Ｓｉを介して第２のトランジスタ１０３のゲート電極
に与えられる。そして、図１では、第２のトランジスタ１０３のソース領域またはドレイ
ン領域は、一方が第２の電源線Ｖｂｉに接続されており、他方がスイッチ１０５に接続さ
れている。
【００１８】
スイッチ１０５には、第１の電源線Ｖａｉから第１の電位が与えられる。また、スイッチ
１０５には、第２のトランジスタ１０３の出力が与えられる。スイッチ１０５は、与えら
れた第１の電位と第２トランジスタ１０３の出力のうち、いずれか一方を選択し、出力す
る。図１では、スイッチ１０５が、第４のトランジスタ１０６と、第５のトランジスタ１
０７を有する例を示している。
【００１９】
そして、図１では、第４のトランジスタ１０６のソース領域またはドレイン領域は、一方
が第１の電源線Ｖａｉに接続されており、他方が第３のトランジスタ１０４のソース領域
またはドレイン領域の一方に接続されている。また、第５のトランジスタ１０７のソース
領域またはドレイン領域は、一方が第２のトランジスタ１０３のソース領域またはドレイ
ン領域の他方に接続されており、他方が第３のトランジスタ１０４のソース領域またはド
レイン領域の一方に接続されている。
【００２０】
第４のトランジスタ１０６と、第５のトランジスタ１０７は、一方がオンの時に他方がオ
フする。図１では、画素１００が第１の走査線Ｇａｊ（ｊ＝１〜ｙ）を有している。そし
て、第４のトランジスタ１０６がｐ型、第５のトランジスタ１０７がｎ型の極性を有して
おり、第４のトランジスタ１０６のゲート電極と、第５のトランジスタ１０７のゲート電
極が共に第１の走査線Ｇａｊに接続されている。なお、第４のトランジスタ１０６と第５
のトランジスタ１０７とは、そのゲート電極が共に第１の走査線Ｇａｊに接続されている
場合、互いに逆の極性を有していれば良い。第４のトランジスタ１０６と第５のトランジ
スタ１０７とが、共に同じ極性を有している場合は、そのゲート電極が互いに異なる走査
線に接続されるようにする。
【００２１】
第３のトランジスタ１０４は、スイッチ１０５から出力される第１の電位または第２の電
位を、第１のトランジスタ１０２のゲート電極に与えるか否かを選択する。よって、第３
のトランジスタ１０４がオンの時は、第１の電位または第２の電位が第１のトランジスタ
１０２のゲート電極に与えられる。逆に、第３のトランジスタ１０４がオフの時は、第１
のトランジスタ１０２のゲート電極の電位が保持される。
【００２２】
図１では、画素１００が第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）を有しており、第３のトラン
ジスタ１０４のゲート電極が第２の走査線Ｇｂｊに接続されている。そして、第３のトラ
ンジスタ１０４のソース領域またはドレイン領域の他方は、第１のトランジスタ１０２の
ゲート電極に接続されている。
【００２３】
また図１では、画素１００が保持容量１０８を有している。保持容量１０８は、一方の電
極が第１のトランジスタ１０２のゲート電極に接続され、他方の電極が第１の電源線Ｖａ
ｉに接続されている。なお、保持容量１０８は第１のトランジスタ１０２のゲート電極と
ソース領域間の電圧（ゲート電圧）を保持するために設けるが、第１のトランジスタ１０
２のゲート容量が大きい場合など、保持容量１０８がなくてもゲート電圧を保持すること
ができるのであれば、保持容量１０８を敢えて設ける必要はない。
【００２４】
また、図１では、第１のトランジスタ１０２がｐ型、第２のトランジスタ１０３がｎ型、
第３のトランジスタ１０４がｎ型を有する場合を例示しているが、上記トランジスタの極
性は設計者が適宜選択することができる。
【００２５】
図２に、図１に示した画素１００が複数設けられた画素部全体の回路図を示す。図２に示
す画素部では、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）を共有している１ライン分の画素が、
第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）をも共有している。そして、上記１ライン分の各画素
は、互いに異なる信号線Ｓｉ（ｉ＝１〜ｘ）を有している。
【００２６】
次に、本明細書で例示される一態様の発光装置の具体的な動作について説明する。本明細
書で例示される一態様では、発光装置の動作を、リセット期間、選択期間、表示期間の少
なくとも３つの期間に分けて説明することができる。リセット期間は、第１のトランジス
タ１０２のゲート電圧を所定の値にリセットする期間に相当する。選択期間は、ビデオ信
号に従って、第１のトランジスタ１０２のゲート電圧を設定する期間に相当する。表示期
間は、設定されたゲート電圧に見合った電流を発光素子１０１に供給する期間に相当する
。上記３つの期間に加え、第１のトランジスタ１０２をオフにして発光素子１０１の発光
を強制的に停止させる消去期間を設けるようにしても良い。
【００２７】
図１及び図２に示した発光装置の、リセット期間、選択期間、表示期間、消去期間におけ
る信号線Ｓｉ、第１の走査線Ｇａｊ、第２の走査線Ｇｂｊのタイミングチャートを、図３
に一例として示す。図３（Ａ）は、ビデオ信号に従って発光素子１０１が発光を行う場合
のタイミングチャートであり、図３（Ｂ）は、ビデオ信号に従って発光素子１０１が発光
を行わない場合のタイミングチャートである。また、第３のトランジスタ１０４のソース
領域またはドレイン領域の一方をノードＡとし、第１のトランジスタ１０２のゲート電極
をノードＢとし、発光素子１０１の画素電極をノードＣとして、それらの電位のタイミン
グチャートも、併せて図３に示す。
【００２８】
また、リセット期間における各トランジスタの動作状況を示した回路図を図４に、選択期
間における各トランジスタの動作状況を示した回路図を図５に、表示期間における各トラ
ンジスタの動作状況を示した回路図を図６に、消去期間における各トランジスタの動作状
況を示した回路図を図７に示す。
【００２９】
図３乃至図７では、信号線Ｓｉに与えられるビデオ信号のハイレベルの電位を５Ｖ、ロー
レベルの電位を０Ｖとする。第１の電源線Ｖａｉの電位を１０Ｖ、第２の電源線Ｖｂｉの
電位を０Ｖとする。また、第１の走査線Ｇａｊ及び第２の走査線Ｇｂｊの、ハイレベルの
電位を１３Ｖ、ローレベルの電位を０Ｖとする。そして、発光素子１０１が有する共通電
極の電位を０Ｖとする。なお、信号線Ｓｉ、第１の電源線Ｖａｉ、第２の電源線Ｖｂｉ、
第１の走査線Ｇａｊ、第２の走査線Ｇｂｊのそれぞれに与えられる電位の高さは、上述し
た値に限定されず、画素が有する各トランジスタの閾値電圧及び極性、発光素子１０１の
画素電極が陽極と陰極のどちらに相当するか、電界発光層の構造及び組成などによって、
適宜最適な値を設定すれば良い。
【００３０】
まず、リセット期間では、第４のトランジスタ１０６がオン、第５のトランジスタ１０７
がオフになるような電位が、第１の走査線Ｇａｊに与えられる。図３及び図４では、ロー
レベルの電位（０Ｖ）が、第１の走査線Ｇａｊに与えられている。また、リセット期間で
は、第３のトランジスタ１０４がオンになるような電位が、第２の走査線Ｇｂｊに与えら
れる。図３及び図４では、ハイレベルの電位（１３Ｖ）が、第２の走査線Ｇｂｊに与えら
れている。よって、第１の電源線Ｖａｉの電位（１０Ｖ）が、第４のトランジスタ１０６
及び第３のトランジスタ１０４を介して第１のトランジスタ１０２のゲート電極に与えら
れる。第１のトランジスタ１０２は、そのゲート電極とソース領域間の電圧がほぼ０に等
しく、閾値電圧を下回るため、オフになる。
【００３１】
次に、選択期間では、第４のトランジスタ１０６がオフ、第５のトランジスタ１０７がオ
ンになるような電位が、第１の走査線Ｇａｊに与えられる。図３及び図５では、ハイレベ
ルの電位（１３Ｖ）が、第１の走査線Ｇａｊに与えられている。また、選択期間では、第
３のトランジスタ１０４がオンになるような電位が、第２の走査線Ｇｂｊに与えられる。
図３及び図５では、ハイレベルの電位（１３Ｖ）が、第２の走査線Ｇｂｊに与えられてい
る。
【００３２】
そして、選択期間では、第２のトランジスタ１０３のゲート電極に、ビデオ信号の電位が
与えられる。図５（Ａ）では、信号線Ｓｉにビデオ信号のハイレベルの電位（５Ｖ）が与
えられている。よって、第２のトランジスタ１０３はオンになり、第２の電源線Ｖｂｉの
電位（０Ｖ）が、第２のトランジスタ１０３、第５のトランジスタ１０７、第３のトラン
ジスタ１０４を介して、第１のトランジスタ１０２のゲート電極に与えられる。従って、
第１のトランジスタ１０２はオンになるため、発光素子１０１の画素電極と共通電極間に
電流が流れ、発光素子１０１が発光を行う。
【００３３】
また、図５（Ｂ）では、信号線Ｓｉにビデオ信号のローレベルの電位（０Ｖ）が与えられ
ている。よって、第２のトランジスタ１０３はオフになり、リセット期間において第１の
トランジスタ１０２のゲート電極に与えられた電位は、選択期間においてもそのまま保持
される。従って、第１のトランジスタ１０２はオフのままであり、発光素子１０１は発光
を行わない。
【００３４】
次に、表示期間では、第４のトランジスタ１０６がオン、第５のトランジスタ１０７がオ
フになるような電位が、第１の走査線Ｇａｊに与えられる。図３及び図６では、ローレベ
ルの電位（０Ｖ）が、第１の走査線Ｇａｊに与えられている。また、表示期間では、第３
のトランジスタ１０４がオフになるような電位が、第２の走査線Ｇｂｊに与えられる。図
３及び図６では、ローレベルの電位（０Ｖ）が、第２の走査線Ｇｂｊに与えられている。
よって、選択期間において第１のトランジスタ１０２のゲート電極に与えられた電位は、
表示期間においてもそのまま保持される。
【００３５】
従って、図５（Ａ）に示すように選択期間において第１のトランジスタ１０２がオンの場
合は、図６（Ａ）に示すように表示期間においても第１のトランジスタ１０２がオンのま
まであり、発光素子１０１は発光を行う。また、図５（Ｂ）に示すように選択期間におい
て第１のトランジスタ１０２がオフの場合は、図６（Ｂ）に示すように表示期間において
も第１のトランジスタ１０２がオフのままであり、発光素子１０１は発光を行わない。
【００３６】
なお、表示期間の次に再びリセット期間を設けても良いが、本実施の形態では、表示期間
とリセット期間の間に消去期間を設ける場合について説明する。
【００３７】
次に、消去期間では、第４のトランジスタ１０６がオン、第５のトランジスタ１０７がオ
フになるような電位が、第１の走査線Ｇａｊに与えられる。図３及び図７では、ローレベ
ルの電位（０Ｖ）が、第１の走査線Ｇａｊに与えられている。また、消去期間では、第３
のトランジスタ１０４がオンになるような電位が、第２の走査線Ｇｂｊに与えられる。図
３及び図７では、ハイレベルの電位（１３Ｖ）が、第２の走査線Ｇｂｊに与えられている
。よって、第１の電源線Ｖａｉの電位（１０Ｖ）が、第４のトランジスタ１０６及び第３
のトランジスタ１０４を介して第１のトランジスタ１０２のゲート電極に与えられる。第
１のトランジスタ１０２は、そのゲート電極とソース領域間の電圧がほぼ０に等しく、閾
値電圧を下回るため、オフになる。
【００３８】
なお、本明細書で例示される一態様の発光装置では、画素に入力されるビデオ信号がデジ
タル形式であるので、画素は第１のトランジスタ１０２のオンとオフの切り替えによって
、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調
の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を
独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。ま
た時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法で
ある。
【００３９】
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。上記構成により、１フレーム期間中に画素が実際に
発光する期間のトータルの長さを、ビデオ信号により制御することができる。このビデオ
信号により制御することで階調を表示することができる。
【００４０】
本明細書で例示される一態様の発光装置では、サブフレーム期間ごとに、少なくともリセ
ット期間、選択期間、表示期間を設ける。各サブフレーム期間の表示期間の後に、消去期
間を設けても良い。
【００４１】
なお、時間階調方式では、サブフレーム期間ごとにビデオ信号の画素への書き込みを行わ
なくてはならないので、面積階調法式に比べて信号線の充放電の回数が多くなる。しかし
、本明細書で例示される一態様の発光装置では、信号線の電位の振幅を小さくできるため
、充放電の回数が多くなっても、信号線駆動回路の消費電力及び発光装置全体の消費電力
を抑えることができる。
【００４２】
また、時間階調方式の場合、階調数を高めるためにサブフレーム期間の数を増やしていく
と、１フレーム期間を固定とするならば、個々のサブフレーム期間が短くなっていく。本
明細書で例示される一態様の発光装置では、画素部の最初の画素において選択期間が開始
されてから、最後の画素において選択期間が終了するまでの期間（画素部選択期間）中に
おいて、最初に選択期間が終了した画素から順に消去期間を開始させ、強制的に発光素子
を非発光の状態にすることができる。よって、駆動回路の駆動周波数を抑えつつ、画素部
選択期間よりもサブフレーム期間を短くし、階調数を高めることができる。
【００４３】
次に、本明細書で例示される一態様の発光装置の全体的な構成について説明する。図８に
、本明細書で例示される一態様の発光装置のブロック図を、一例として示す。
【００４４】
図８に示す発光装置は、発光素子を備えた画素を複数有する画素部７００と、第１の走査
線の電位を制御することで、各画素が有するスイッチング素子の動作を制御する走査線駆
動回路７１０と、第２の走査線の電位を制御することで、各画素が有する第３のトランジ
スタのスイッチングを制御する走査線駆動回路７２０と、画素へのビデオ信号の入力を制
御する信号線駆動回路７３０とを有する。
【００４５】
図８において信号線駆動回路７３０は、シフトレジスタ７３１、第１の記憶回路７３２、
第２の記憶回路７３３を有している。シフトレジスタ７３１には、クロック信号Ｓ−ＣＬ
Ｋ、スタートパルス信号Ｓ−ＳＰが入力される。シフトレジスタ７３１は、これらクロッ
ク信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトするタ
イミング信号を生成し、第１の記憶回路７３２に出力する。タイミング信号のパルスの出
現する順序は、走査方向切り替え信号に従って切り替えるようにしても良い。
【００４６】
第１の記憶回路７３２にタイミング信号が入力されると、該タイミング信号のパルスに従
って、ビデオ信号が順に第１の記憶回路７３２に書き込まれ、保持される。なお、第１の
記憶回路７３２が有する複数の記憶素子に順にビデオ信号を書き込んでも良い。さらに、
第１の記憶回路７３２が有する複数の記憶素子をいくつかのグループに分け、該グループ
ごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なお、このと
きのグループ数を分割数と呼ぶ。例えば４つずつ記憶素子をグループに分けた場合、４分
割で分割駆動することになる。
【００４７】
第１の記憶回路７３２の全ての記憶素子への、ビデオ信号の書き込みが一通り終了するま
での時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた
期間をライン期間に含むことがある。
【００４８】
１ライン期間が終了すると、第２の記憶回路７３３に入力される信号Ｓ−ＬＳのパルスに
従って、第１の記憶回路７３２に保持されているビデオ信号が、第２の記憶回路７３３に
一斉に書き込まれ、保持される。ビデオ信号を第２の記憶回路７３３に送出し終えた第１
の記憶回路７３２には、再びシフトレジスタ７３１からのタイミング信号に従って、次の
ライン期間のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、
第２の記憶回路７３３に保持されているビデオ信号が、信号線を介して画素部７００内の
各画素に入力する。
【００４９】
なお、信号線駆動回路７３０は、シフトレジスタ７３１の代わりに、パルスが順次シフト
する信号を出力することができる別の回路を用いても良い。
【００５０】
また図８では、第２の記憶回路７３３の後段に画素部７００が直接接続されているが、本
明細書で例示される一態様はこの構成に限定されない。画素部７００の前段に、第２の記
憶回路７３３から出力されたビデオ信号に信号処理を施す回路を設けることができる。信
号処理を施す回路の一例として、例えば波形を整形することができるバッファなどが挙げ
られる。
【００５１】
次に、走査線駆動回路７１０及び走査線駆動回路７２０の構成について説明する。走査線
駆動回路７１０及び走査線駆動回路７２０は、各々、シフトレジスタ、レベルシフタ、バ
ッファ等の回路を有する。そして、図３のタイミングチャートに示した波形を有する信号
を生成する。この生成された信号を第１の走査線または第２の走査線に入力することで、
各画素のスイッチング素子の動作または第３のトランジスタのスイッチングを制御する。
【００５２】
なお、図８に示す発光装置では、第１の走査線に入力される信号を走査線駆動回路７１０
で生成し、第２の走査線に入力される信号を走査線駆動回路７２０で生成している例を示
している。しかし第１の走査線に入力される信号と、第２の走査線に入力される信号とを
、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、スイッチング
素子の数及びスイッチング素子が有する各トランジスタの極性によって、スイッチング素
子の動作を制御するのに用いられる第１の走査線が、各画素に複数設けられることもあり
得る。この場合、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で
生成しても良いし、図８に示す走査線駆動回路７１０及び走査線駆動回路７２０ように複
数の走査線駆動回路で生成しても良い。
【００５３】
なお、画素部７００、走査線駆動回路７１０、走査線駆動回路７２０、信号線駆動回路７
３０は、同じ基板に形成することができるが、いずれかを異なる基板で形成することもで
きる。
【００５４】
（実施の形態２）
次に、本明細書で例示される一態様の発光装置の作製方法について詳しく述べる。なお、
本実施の形態では、薄膜トランジスタ（ＴＦＴ）を半導体素子の一例として示すが、本明
細書で例示される一態様の発光装置に用いられる半導体素子はこれに限定されない。例え
ばＴＦＴの他に、記憶素子、ダイオード、抵抗、容量、インダクタなどを用いることがで
きる。
【００５５】
まず図９（Ａ）に示すように、耐熱性を有する基板４００上に、絶縁膜４０１、半導体膜
４０２を順に形成する。絶縁膜４０１及び半導体膜４０２は連続して形成することが可能
である。
【００５６】
基板４００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなど
のガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基
板を含む金属基板の表面に絶縁膜を形成したもの、またはシリコン基板の表面に絶縁膜を
形成したものを用いても良い。プラスチック等の合成樹脂を含む、可撓性を有する基板は
、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度
に耐え得るのであれば用いることが可能である。
【００５７】
プラスチック基板として、ポリエチレンテレフタラート（ＰＥＴ）に代表されるポリエス
テル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカ
ーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホ
ン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレ
ンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、
ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【００５８】
絶縁膜４０１は基板４００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、
半導体膜４０２中に拡散し、トランジスタなどの半導体素子の特性に悪影響を及ぼすのを
防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜４０２への拡散を
抑えることができる酸化珪素窒化珪素、窒化酸化珪素などを用いて絶縁膜４０１を形成す
る。なお、ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属
やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐ
という観点から基板４００と半導体膜４０２との間に絶縁膜４０１を設けることは有効で
ある。しかし、石英基板など不純物の拡散がさして問題とならない基板４００を用いる場
合は、必ずしも設ける必要はない。
【００５９】
絶縁膜４０１は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素（ＳｉＮ
ｘ、Ｓｉ３Ｎ４等）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（Ｓ
ｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁性を有する材料を用いて形成する。
【００６０】
絶縁膜４０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いた
ものであっても良い。本実施の形態では、膜厚１００ｎｍの酸化窒化珪素膜、膜厚５０ｎ
ｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して絶縁膜４０１を形
成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層
の酸化窒化珪素膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、
スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また、中層の窒
化酸化珪素膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ３Ｎ４等）を用いてもよい。また、
上層の酸化窒化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚
は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
【００６１】
酸化珪素膜は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の組み合わせ
の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の
方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモ
ニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化
珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラ
ズマＣＶＤによって形成することができる。
【００６２】
半導体膜４０２は、絶縁膜４０１を形成した後、大気に曝さずに形成することが望ましい
。半導体膜４０２の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは
５０〜１５０ｎｍ）とする。なお半導体膜４０２は、非晶質半導体であっても良いし、多
結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用い
ることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜
４．５ａｔｏｍｉｃ％程度であることが好ましい。
【００６３】
なお半導体膜４０２は、公知の技術により結晶化しても良い。公知の結晶化方法としては
、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元
素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板
４００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結
晶化法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃
程度の高温アニール法を組み合わせた結晶法を用いても良い。
【００６４】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜４０２
の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜４０２に対して行なう
。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ
光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：Ｙ
ＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５
ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレ
ーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、
好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体
膜４０２に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（
好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２００
０ｃｍ／ｓｅｃ程度とし、照射する。
【００６５】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また
連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ
３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レ
ーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレー
ザなどを用いることが出来る。
【００６６】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ
２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３
レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレ
ーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【００６７】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数
十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なって
も良い。パルス発振でレーザ光を半導体膜４０２に照射してから半導体膜４０２が完全に
固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数帯
を用いることで、半導体膜４０２がレーザ光によって溶融してから固化するまでに、次の
パルスのレーザ光を照射できる。したがって、半導体膜４０２中において固液界面を連続
的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する
半導体膜４０２が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０
〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を
形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成する
ことで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜４
０２の形成が可能となる。
【００６８】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並
行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波
のレーザ光とを並行して照射するようにしても良い。
【００６９】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。
これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度の
ばらつきによって生じる閾値のばらつきを抑えることができる。
【００７０】
上述したレーザ光の照射により、結晶性がより高められた半導体膜４０２が形成される。
なお、予め半導体膜４０２に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成し
た多結晶半導体を用いるようにしても良い。
【００７１】
また本実施の形態では半導体膜４０２を結晶化しているが、結晶化せずに非晶質珪素膜ま
たは微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導
体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを
抑え、歩留まりを高くすることができるというメリットを有している。
【００７２】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪
素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水
素、水素及びヘリウムで希釈して用いても良い。
【００７３】
次に半導体膜４０２に対して、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素
を低濃度に添加するチャネルドープを行う。チャネルドープは半導体膜４０２全体に対し
て行っても良いし、半導体膜４０２の一部に対して選択的に行っても良い。ｐ型を付与す
る不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用
いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を
用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが
１×１０１６〜５×１０１７／ｃｍ３の濃度で含まれるよう添加する。
【００７４】
次に図９（Ｂ）に示すように、半導体膜４０２を所定の形状に加工（パターニング）し、
島状の半導体膜４０３、半導体膜４０４、半導体膜４０５を形成する。図１２は、半導体
膜４０３、半導体膜４０４、半導体膜４０５が形成された画素の上面図に相当し、図１２
の破線Ａ−Ａ’における断面図、破線Ｂ−Ｂ’における断面図、破線Ｃ−Ｃ’における断
面図が、図９（Ｂ）に図示されている。
【００７５】
そして、図９（Ｃ）に示すように、半導体膜４０３、半導体膜４０４、半導体膜４０５を
用いて、トランジスタ４０６、トランジスタ４０７、トランジスタ４０８、保持容量４０
９を形成する。
【００７６】
具体的には、半導体膜４０３、半導体膜４０４、半導体膜４０５を覆うようにゲート絶縁
膜４１０を形成する。そして、ゲート絶縁膜４１０上に、所望の形状に加工（パターニン
グ）された複数の導電膜４１１及び導電膜４１２を形成する。半導体膜４０３と重なる一
対の導電膜４１１及び導電膜４１２が、トランジスタ４０６のゲート電極４１３及びトラ
ンジスタ４０７のゲート電極４１４として機能する。半導体膜４０４と重なる導電膜４１
１及び導電膜４１２が、トランジスタ４０８のゲート電極４１５として機能する。また、
半導体膜４０５と重なる導電膜４１１及び導電膜４１２が、保持容量４０９の電極４１６
として機能する。
【００７７】
そして、導電膜４１１、導電膜４１２、あるいはレジストを成膜しパターニングしたもの
をマスクとして用い、半導体膜４０３、半導体膜４０４、半導体膜４０５にｎ型またはｐ
型を付与する不純物を添加し、ソース領域、ドレイン領域等を形成する。なおここでは、
トランジスタ４０６及びトランジスタ４０７をｎ型、トランジスタ４０８をｐ型とする。
【００７８】
図１３は、トランジスタ４０６、トランジスタ４０７、トランジスタ４０８、保持容量４
０９が形成された画素の上面図に相当し、図１３の破線Ａ−Ａ’における断面図、破線Ｂ
−Ｂ’における断面図、破線Ｃ−Ｃ’における断面図が、図９（Ｃ）に図示されている。
図１３において、電極４１６とトランジスタ４０７のゲート電極４１５とは、一続きの導
電膜４１１及び導電膜４１２を用いて形成されている。半導体膜４０５と電極４１６との
間にゲート絶縁膜４１０が挟まれている領域が、保持容量４０９として機能する。また、
図１３では、画素が有する第１の走査線Ｇａｊと第２の走査線Ｇｂｊとが、それぞれ導電
膜４１１及び導電膜４１２で形成されている。さらに、図１３では、半導体膜４５０を用
いて形成されたトランジスタ４５１を画素が有している。半導体膜４５０上には、導電膜
４１１及び導電膜４１２でゲート電極４５２が形成されている。そして、図１３において
第１の走査線Ｇａｊと、トランジスタ４０７のゲート電極４１４と、トランジスタ４５１
のゲート電極４５２とは、一続きの導電膜４１１及び導電膜４１２で形成されている。ま
た、図１３では、半導体膜４０３を用いて形成されたトランジスタ４５３を画素が有して
いる。半導体膜４０３上には、導電膜４１１及び導電膜４１２で一対のゲート電極４５４
が形成されている。そして、図１３において第２の走査線Ｇｂｊと、トランジスタ４５３
のゲート電極４５４とは、一続きの導電膜４１１及び導電膜４１２で形成されている。ま
た、図１３では、第１の電源線Ｖａｉの一部４５５を導電膜４１１及び導電膜４１２で形
成している。
【００７９】
なおゲート絶縁膜４１０には、例えば酸化珪素、窒化珪素、窒化酸化珪素、または酸化窒
化珪素等を単層で、または積層させて用いる。積層する場合には、例えば、基板４００側
から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。また形成方法
は、プラズマＣＶＤ法、スパッタ法などを用いることができる。例えば、酸化珪素を用い
たゲート絶縁膜をプラズマＣＶＤ法で形成する場合、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  
Ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ２を混合したガスを用い、反応圧力４０Ｐａ、基板温
度３００〜４００℃、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ２と
し、形成する。
【００８０】
ゲート絶縁膜４１０は、高密度プラズマ処理を行うことにより半導体膜４０３、半導体膜
４０４、半導体膜４０５、さらには半導体膜４５０の表面を酸化または窒化することで形
成しても良い。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸
素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合、プラ
ズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成
することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカ
ルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導
体膜４０３、半導体膜４０４、半導体膜４０５、さらには半導体膜４５０の表面を酸化ま
たは窒化することにより、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜４
０３、半導体膜４０４、半導体膜４０５、さらには半導体膜４５０に接するように形成さ
れる。この５〜１０ｎｍの絶縁膜をゲート絶縁膜４１０として用いる。
【００８１】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲ
ート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラ
ズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのば
らつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理
を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化
が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成す
ることができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部ま
たは全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【００８２】
また窒化アルミニウムをゲート絶縁膜４１０として用いることができる。窒化アルミニウ
ムは熱伝導率が比較的高く、トランジスタで発生した熱を効率的に発散させることができ
る。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミ
ニウムを積層したものをゲート絶縁膜として用いても良い。
【００８３】
また、本実施の形態では積層された２つの導電膜４１１、導電膜４１２を用いて、ゲート
電極４１３、ゲート電極４１４、ゲート電極４１５、ゲート電極４５２、ゲート電極４５
４、電極４１６、第１の走査線Ｇａｊ、第２の走査線Ｇｂｊ、第１の電源線Ｖａｉの一部
４５５を形成しているが、本明細書で例示される一態様はこの構成に限定されない。導電
膜４１１、導電膜４１２の代わりに、単層の導電膜を用いていても良いし、３つ以上の導
電膜を積層して用いていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリ
ブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【００８４】
ゲート電極４１３、ゲート電極４１４、ゲート電極４１５、ゲート電極４５２、ゲート電
極４５４、電極４１６、第１の走査線Ｇａｊ、第２の走査線Ｇｂｊ、第１の電源線Ｖａｉ
の一部４５５を形成するための導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタ
ン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）
、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても
良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリ
ン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【００８５】
本実施の形態では、１層目の導電膜４１１として窒化タンタルまたはタンタル（Ｔａ）を
、２層目の導電膜４１２としてタングステン（Ｗ）を用いる。２つの導電膜の組み合わせ
として、本実施の形態で示した例の他に、窒化タングステンとタングステン、窒化モリブ
デンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タ
ングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程にお
いて、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合
わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイ
ド、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
【００８６】
導電膜４１１、導電膜４１２の形成にはＣＶＤ法、スパッタリング法等を用いることが出
来る。本実施の形態では１層目の導電膜４１１を２０〜１００ｎｍの厚さで形成し、２層
目の導電膜４１２を１００〜４００ｎｍの厚さで形成する。
【００８７】
なお、ゲート電極４１３、ゲート電極４１４、ゲート電極４１５、ゲート電極４５２、ゲ
ート電極４５４、電極４１６、第１の走査線Ｇａｊ、第２の走査線Ｇｂｊ、第１の電源線
Ｖａｉの一部４５５を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、
酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸
化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減り
がレジストよりも少ないため、所望の形状を有するゲート電極４１３、ゲート電極４１４
、ゲート電極４１５、ゲート電極４５２、ゲート電極４５４、電極４１６、第１の走査線
Ｇａｊ、第２の走査線Ｇｂｊ、第１の電源線Ｖａｉの一部４５５を形成することができる
。またマスクを用いずに、液滴吐出法を用いて選択的にゲート電極４１３、ゲート電極４
１４、ゲート電極４１５、ゲート電極４５２、ゲート電極４５４、電極４１６、第１の走
査線Ｇａｊ、第２の走査線Ｇｂｊ、第１の電源線Ｖａｉの一部４５５を形成しても良い。
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定
のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【００８８】
なお、ゲート電極４１３、ゲート電極４１４、ゲート電極４１５、ゲート電極４５２、ゲ
ート電極４５４、電極４１６、第１の走査線Ｇａｊ、第２の走査線Ｇｂｊ、第１の電源線
Ｖａｉの一部４５５を形成する際に、用いる導電膜の材料によって、最適なエッチングの
方法、エッチャントの種類を適宜選択すれば良い。以下、１層目の導電膜４１１として窒
化タンタルを、２層目の導電膜４１２としてタングステンを用いる場合のエッチングの方
法の一例について、具体的に説明する。
【００８９】
まず、窒化タンタル膜を形成した後、窒化タンタル膜上にタングステン膜を形成する。そ
して、タングステン膜上にマスクを形成し、第１のエッチングを行う。第１のエッチング
では、まず第１のエッチング条件を用いた後に、第２のエッチング条件を用いる。第１の
エッチング条件では、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ
：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ４とＣｌ２とＯ２
とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Ｐａの圧力で
コイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し
てエッチングを行う。そして、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６
ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチン
グ条件を用いることにより、タングステン膜を、その端部がテーパー形状になるようにエ
ッチングすることができる。
【００９０】
次に、第２のエッチング条件を用いてエッチングを行う。第２のエッチング条件は、エッ
チング用ガスにＣＦ４とＣｌ２とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ
）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投
入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）に
も２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印
加する。ＣＦ４とＣｌ２を混合した第２のエッチング条件ではタングステン膜及び窒化タ
ンタル膜とも同程度にエッチングされる。
【００９１】
上記第１のエッチングでは、マスクの形状を適したものとすることにより、基板側に印加
するバイアス電圧の効果により窒化タンタル膜及びタングステン膜の端部が、角度１５〜
４５°程度のテーパー形状となる。なお、ゲート絶縁膜４１０のうち、第１のエッチング
により露出した部分は、その他の窒化タンタル膜及びタングステン膜で覆われている部分
よりも、２０〜５０ｎｍ程度エッチングされ薄くなる。
【００９２】
次いで、マスクを除去せずに第２のエッチングを行う。第２のエッチングでは、エッチン
グガスにＣＦ４とＣｌ２とＯ２とを用い、タングステン膜を選択的にエッチングする。こ
の時、第２のエッチングにより、タングステン膜が優先的にエッチングされるが、窒化タ
ンタル膜はほとんどエッチングされない。
【００９３】
上述した第１のエッチング及び第２のエッチングにより、窒化タンタルを用いた導電膜４
１１と、導電膜４１１よりも幅の狭い、タングステンを用いた導電膜４１２とを、形成す
ることができる。
【００９４】
そして、上述した第１のエッチング及び第２のエッチングにより形成される導電膜４１１
及び導電膜４１２をマスクとして用いることで、マスクを新たに形成せずとも、ソース領
域、ドレイン領域、ＬＤＤ領域として機能する不純物領域を半導体膜４０３、半導体膜４
０４、半導体膜４０５、さらには半導体膜４５０内に作り分けることができる。
【００９５】
不純物領域を形成した後、不純物領域の加熱処理による活性化を行っても良い。例えば、
５０ｎｍの酸化窒化珪素膜を形成した後、５５０℃、４時間、窒素雰囲気中において、加
熱処理を行えばよい。
【００９６】
また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒
素雰囲気中において加熱処理を行ない、半導体膜４０３、半導体膜４０４、半導体膜４０
５、さらには半導体膜４５０を水素化しても良い。或いは、酸素濃度が１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下の窒素雰囲気中で、４００〜７００℃（好ましくは５００〜６
００℃）で加熱処理を行ない、さらに、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の加熱処理を行うことで、半導体膜４０３、半導体膜４０４、半
導体膜４０５、さらには半導体膜４５０を水素化するようにしても良い。この工程により
、熱的に励起された水素によりダングリングボンドを終端することができる。水素化の他
の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良
い。また活性化処理は、後の絶縁膜４１７が形成された後に行っても良い。
【００９７】
加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法または
ラピッドサーマルアニール法（ＲＴＡ法）などを用いることが出来る。加熱処理により、
水素化のみならず、半導体膜４０３、半導体膜４０４、半導体膜４０５、さらには半導体
膜４５０に添加された不純物元素の活性化も行うことが出来る。
【００９８】
上記一連の工程によって、ｎチャネル型のトランジスタ４０６、ｎチャネル型のトランジ
スタ４０７、ｐチャネル型のトランジスタ４０８、保持容量４０９、トランジスタ４５１
、トランジスタ４５３を形成することができる。なお、トランジスタの作製方法は、上述
した工程に限定されない。
【００９９】
次に図１０（Ａ）に示すように、トランジスタ４０６、トランジスタ４０７、トランジス
タ４０８、保持容量４０９を覆うように、また図１０（Ａ）には図示されていないが、さ
らにトランジスタ４５１、トランジスタ４５３を覆うように、絶縁膜４１７を形成する。
絶縁膜４１７は必ずしも設ける必要はないが、絶縁膜４１７を形成することで、アルカリ
金属やアルカリ土類金属などの不純物が、トランジスタ４０６、トランジスタ４０７、ト
ランジスタ４０８、保持容量４０９へ、また図１０（Ａ）には図示されていないが、さら
にトランジスタ４５１、トランジスタ４５３へ、侵入するのを防ぐことが出来る。具体的
に絶縁膜４１７として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム
、酸化珪素、酸化窒化珪素などを用いるのが望ましい。本実施の形態では、膜厚６００ｎ
ｍ程度の酸化窒化珪素膜を、絶縁膜４１７として用いる。この場合、上記水素化の工程は
、該酸化窒化珪素膜形成後に行っても良い。
【０１００】
次に、トランジスタ４０６、トランジスタ４０７、トランジスタ４０８、保持容量４０９
を覆うように、また図１０（Ａ）には図示されていないが、さらにトランジスタ４５１、
トランジスタ４５３を覆うように、絶縁膜４１７上に絶縁膜４１８を形成する。絶縁膜４
１８は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱
性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌ
ｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることがで
きる。シロキサン系樹脂は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成さ
れる材料である。置換基として、水素の他、フッ素、フルオロ基、有機基（例えばアルキ
ル基、芳香族炭化水素基）のうち、少なくとも１種を有していても良い。なお、これらの
材料で形成される絶縁膜を複数積層させることで、絶縁膜４１８を形成しても良い。
【０１０１】
絶縁膜４１８の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピン
コート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オ
フセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いることができる。
【０１０２】
本実施の形態では、絶縁膜４１７及び絶縁膜４１８が層間絶縁膜として機能しているが、
単層の絶縁膜を層間絶縁膜として用いても良いし、積層させた三層以上の絶縁膜を層間絶
縁膜として用いても良い。
【０１０３】
次に、半導体膜４０３、半導体膜４０４、半導体膜４０５、ゲート電極４１３、さらには
半導体膜４５０がそれぞれ一部露出するように絶縁膜４１７及び絶縁膜４１８にコンタク
トホールを形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ
３とＨｅの混合ガスを用いたが、これに限定されるものではない。そして、該コンタクト
ホールを介して半導体膜４０３に接する導電膜４１９及び導電膜４２０と、該コンタクト
ホールを介してゲート電極４１３に接する導電膜４２１と、該コンタクトホールを介して
半導体膜４０４に接する導電膜４２２と、該コンタクトホールを介して半導体膜４０４及
び半導体膜４０５に接する導電膜４２３とを形成する。
【０１０４】
図１４は、導電膜４１９〜導電膜４２３が形成された画素の上面図に相当し、図１４の破
線Ａ−Ａ’における断面図、破線Ｂ−Ｂ’における断面図、破線Ｃ−Ｃ’における断面図
が、図１０（Ｂ）に図示されている。図１４に示すように、導電膜４１９は第１の電源線
Ｖａｉの一部４５５に接続されており、導電膜４１９と、第１の電源線Ｖａｉの一部４５
５とが、第１の電源線Ｖａｉとして機能する。また、導電膜４２１は信号線Ｓｉとして機
能する。導電膜４２０は、半導体膜４０３に加えて、半導体膜４５０にも接している。ま
た、導電膜４２３は第２の電源線Ｖｂｉとして機能する。
【０１０５】
導電膜４１９〜導電膜４２３は、ＣＶＤ法やスパッタリング法等により形成することがで
きる。具体的に導電膜４１９〜導電膜４２３として、アルミニウム（Ａｌ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）
、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（
Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記元素を主成分とす
る合金を用いても良いし、上記元素を含む化合物を用いても良い。導電膜４１９〜導電膜
４２３は、上記元素を有する単数の膜を、または上記元素を有する積層された複数の膜を
、用いることが出来る。
【０１０６】
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含む
ものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一
方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウム
シリコンは抵抗値が低く、安価であるため、導電膜４１９〜導電膜４２３を形成する材料
として最適である。特にアルミニウムシリコンは、導電膜４１９〜導電膜４２３をパター
ニングするとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止
することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣ
ｕを混入させても良い。
【０１０７】
導電膜４１９〜導電膜４２３は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜
の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を
採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリ
ブデンの窒化物を用いて形成された膜である。アルミニウムシリコン膜を間に挟むように
バリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防
止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成する
と、半導体膜４０３、半導体膜４０４、半導体膜４０５、さらには半導体膜４５０上に薄
い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電
膜４１９、導電膜４２０、導電膜４２２、導電膜４２３と、半導体膜４０３、半導体膜４
０４、半導体膜４０５、さらには半導体膜４５０とが良好なコンタクトをとることができ
る。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜４
１９〜導電膜４２３を下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒
化チタンの５層構造とすることが出来る。
【０１０８】
本実施の形態では、絶縁膜４１８に近い側から、チタン膜、アルミニウム膜、チタン膜を
積層し、これらの積層された膜をパターニングすることで、導電膜４１９〜導電膜４２３
を形成する。
【０１０９】
次に図１１（Ａ）に示すように、導電膜４２２に接するように、画素電極４２４を形成す
る。
【０１１０】
本実施の形態では、スパッタ法で、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）を用
いて透光性を有する導電膜を形成した後、該導電膜をパターニングすることで画素電極４
２４を形成する。なおＩＴＳＯの他、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ
）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）など、ＩＴ
ＳＯ以外の透光性酸化物導電材料を、画素電極４２４に用いても良い。また画素電極４２
４として、透光性酸化物導電材料の他に、例えば窒化チタン、窒化ジルコニウム、Ｔｉ、
Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタン
とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする
膜と窒化チタン膜との三層構造等を用いることができる。ただし透光性酸化物導電材料以
外の材料で画素電極４２４側から光を取り出す場合、光が透過する程度の膜厚（好ましく
は、５ｎｍ〜３０ｎｍ程度）で形成する。
【０１１１】
ＩＴＳＯを画素電極４２４に用いる場合、ターゲットとしてＩＴＯに酸化珪素が２〜１０
重量％含まれたものを用いることができる。具体的に本実施の形態では、Ｉｎ２Ｏ３と、
ＳｎＯ２と、ＳｉＯ２とがを８５：１０：５の重量％の割合で含むターゲットを用い、Ａ
ｒの流量を５０ｓｃｃｍ、Ｏ２の流量を３ｓｃｃｍ、スパッタ圧力を０．４Ｐａ、スパッ
タ電力を１ｋＷ、成膜速度３０ｎｍ／ｍｉｎとし、１０５ｎｍの膜厚で、画素電極４２４
となる導電膜を形成した。
【０１１２】
なお、導電膜４２２のうち画素電極４２４に接する部分に、アルミニウムなどのイオン化
傾向が比較的大きい金属を用いる場合、透光性酸化物導電材料を画素電極４２４に用いる
と、導電膜４２２が電蝕を起こしやすい。しかし、本実施の形態では、絶縁膜４１８に近
い側からチタン膜、アルミニウム膜、チタン膜を順に積層した導電膜で導電膜４２２を形
成しており、導電膜４２２のうち最上部のチタン膜と画素電極４２４とが少なくとも接す
る。よって、イオン化傾向が比較的小さい金属であるチタン膜などの金属膜で、イオン化
傾向が比較的大きい金属であるアルミニウム膜などの金属膜を挟み込むことで、導電膜４
２２が画素電極４２４やその他の導電体との間で電蝕を起こして接続不良を起こすのを防
ぐことができる。なおかつ、導電率の比較的高いアルミニウム膜などの金属膜を導電膜４
２２に用いることで、導電膜４２２全体の抵抗値を下げることができる。
【０１１３】
なお、画素電極４２４となる導電膜に、導電性高分子（導電性ポリマーともいう）を含む
導電性組成物を用いることもできる。導電性組成物は、画素電極４２４となる導電膜のシ
ート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であるこ
とが好ましい。シート抵抗は、より低いことが好ましい。また、導電性組成物に含まれる
導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１１４】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ばπ電子共役系導電性高分子として、ポリアニリン及びまたはその誘導体、ポリピロール
及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重
合体などがあげられる。
【０１１５】
π共役系導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、
ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−
ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（
３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−
メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）
、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）
、ポリ（Ｎ−メチルピロール）、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ
（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフ
ェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３
−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシル
チオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチ
レンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オ
クチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）
、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０１１６】
上記π共役系導電性高分子を、単独で導電性組成物として画素電極４２４に使用してもよ
いし、導電性組成物の膜の厚さの均一性、膜強度等の膜特性を調整するために有機樹脂を
添加して使用することができる。
【０１１７】
有機樹脂としては、導電性高分子と相溶または混合分散が可能であれば熱硬化性樹脂であ
ってもよく、熱可塑性樹脂であってもよく、光硬化性樹脂であってもよい。例えば、ポリ
エチレンテレフタラ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等の
ポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド
６、ポリアミド６，６、ポリアミド１２、ポリアミド１１等のポリアミド樹脂、ポリフッ
化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオ
ロエチレンコポリマ−、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルア
ルコ−ル、ポリビニルエ−テル、ポリビニルブチラ−ル、ポリ酢酸ビニル、ポリ塩化ビニ
ル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、
ポリウレア系樹脂、メラミン樹脂、フェノ−ル系樹脂、ポリエ−テル、アクリル系樹脂及
びこれらの共重合体等が挙げられる。
【０１１８】
さらに、導電性組成物の電気伝導度を調整するために、導電性組成物にアクセプタ性また
はドナー性ド−パントをド−ピングすることにより、π共役系導電性高分子の共役電子の
酸化還元電位を変化させてもよい。
【０１１９】
アクセプタ性ド−パントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ
化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭
素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては
五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼
素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸
、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸を
挙げることができる。有機カルボン酸及び有機スルホン酸としては、前記カルボン酸化合
物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合
に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テト
ラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テト
ラシアノアザナフタレン等を挙げられる。
【０１２０】
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、４級アミン化合物等を
挙げることができる。
【０１２１】
導電性組成物を、水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤
、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、湿式法により画素電極４２４とな
る導電膜を形成することができる。
【０１２２】
導電性組成物を溶解する溶媒としては、特に限定することはなく、上記した導電性高分子
及び有機樹脂などの高分子樹脂化合物を溶解するものを用いればよく、例えば、水、メタ
ノール、エタノール、プロピレンカーボネート、Ｎ‐メチルピロリドン、ジメチルホルム
アミド、ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メ
チルイソブチルケトン、トルエンなどの単独もしくは混合溶剤に溶解すればよい。
【０１２３】
導電性組成物の成膜は上述のように溶媒に溶解した後、塗布法、コーティング法、液滴吐
出法（インクジェット法ともいう）、印刷法等の湿式法を用いて成膜することができる。
溶媒の乾燥は、熱処理を行ってもよいし、減圧下で行ってもよい。また、有機樹脂が熱硬
化性の場合は、さらに加熱処理を行い、光硬化性の場合は、光照射処理を行えばよい。
【０１２４】
画素電極４２４となる導電膜を形成した後、その表面が平坦化されるように、ＣＭＰ法、
ポリビニルアルコール系の多孔質体による拭浄などで研磨しておいても良い。
【０１２５】
次に、図１１（Ａ）に示すように、画素電極４２４の一部と、導電膜４１９〜導電膜４２
３とを覆うように、絶縁膜４１８上に、開口部を有する隔壁４２５を形成する。隔壁４２
５の開口部において画素電極４２４はその一部が露出している。隔壁４２５は、有機樹脂
膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜な
らば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化
酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁４２５に用い、画素
電極４２４上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾
斜面となるように形成することで、画素電極４２４と後に形成される共通電極４２７とが
接続してしまうのを防ぐことができる。このとき、マスクを液滴吐出法または印刷法で形
成することができる。また隔壁４２５自体を、液滴吐出法または印刷法で形成することも
できる。
【０１２６】
図１５は、画素電極４２４及び隔壁４２５が形成された画素の上面図に相当し、図１５の
破線Ａ−Ａ’における断面図、破線Ｂ−Ｂ’における断面図、破線Ｃ−Ｃ’における断面
図が、図１０（Ｂ）に図示されている。なお図１５では、隔壁４２５が有する開口部の位
置を、破線で示している。
【０１２７】
次に、電界発光層４２６を形成する前に、隔壁４２５及び画素電極４２４に吸着した水分
や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理（真
空ベーク）を行なっても良い。具体的には、基板の温度を２００℃〜４５０℃、好ましく
は２５０〜３００℃で、０．５〜２０時間程度、真空雰囲気下で加熱処理を行なう。望ま
しくは３×１０−７Ｔｏｒｒ以下の真空雰囲気下とし、可能であるならば３×１０−８Ｔ
ｏｒｒ以下の真空雰囲気下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を
行なった後に電界発光層４２６を成膜する場合、電界発光層４２６を成膜する直前まで当
該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空
ベークの前または後に、画素電極４２４に紫外線を照射してもよい。
【０１２８】
そして、図１１（Ｂ）に示すように、隔壁４２５の開口部において画素電極４２４と接す
るように、電界発光層４２６を形成する。電界発光層４２６は、単数の層で構成されてい
ても、複数の層が積層されるように構成されていても良く、各層には有機材料のみならず
無機材料が含まれていても良い。電界発光層４２６におけるルミネッセンスには、一重項
励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の
発光（リン光）とが含まれる。複数の層で構成されている場合、陰極に相当する画素電極
４２４上に、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層
する。なお画素電極４２４が陽極に相当する場合は、電界発光層４２６を、ホール注入層
、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層して形成する。
【０１２９】
また電界発光層４２６は、高分子系有機化合物、中分子系有機化合物（昇華性を有さず、
連鎖する分子の長さが１０μｍ以下の有機化合物）、低分子系有機化合物、無機化合物の
いずれを用いていても、液滴吐出法で形成することが可能である。また中分子系有機化合
物、低分子系有機化合物、無機化合物は蒸着法で形成しても良い。
【０１３０】
そして電界発光層４２６を覆うように、共通電極４２７を形成する。共通電極４２７は、
一般的に仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを
用いることができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓ
ｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他
、ＹｂやＥｒ等の希土類金属を用いて形成することもできる。また、電子注入性の高い材
料を含む層を共通電極４２７に接するように形成することで、アルミニウムや、透光性酸
化物導電材料等を用いた、通常の導電膜も用いることができる。
【０１３１】
隔壁４２５の開口部において、画素電極４２４と電界発光層４２６と共通電極４２７が重
なり合うことで、発光素子４２８が形成される。
【０１３２】
なお、発光素子４２８からの光の取り出しは、画素電極４２４側からであっても良いし、
共通電極４２７側からであっても良いし、その両方からであっても良い。上記３つの構成
にうち、目的とする構成に合わせて、画素電極４２４、共通電極４２７ぞれぞれの材料及
び膜厚を選択するようにする。
【０１３３】
なお発光素子４２８を形成したら、共通電極４２７上に、絶縁膜を形成しても良い。該絶
縁膜は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と
比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦス
パッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素など
の物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜と
を積層させて、上記絶縁膜として用いることも可能である。
【０１３４】
なお実際には、図１１（Ｂ）に示す状態まで完成したら、さらに外気に曝されないように
気密性が高く、脱ガスの少ない保護フィルム（貼り付けフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
【０１３５】
上記プロセスを経て、本明細書で例示される一態様の発光装置が作製できる。
【０１３６】
なお、本実施の形態では、画素部内の半導体素子の作製方法について述べたが、上記画素
部内のトランジスタに加え、駆動回路やその他の集積回路に用いられるトランジスタも、
共に形成することが可能である。この場合、画素部内のトランジスタと、駆動回路やその
他の集積回路に用いられるトランジスタとにおいて、ゲート絶縁膜４１０の膜厚を全て同
じにする必要はない。例えば、高速動作が要求される駆動回路やその他の集積回路に用い
られるトランジスタにおいて、画素部内のトランジスタよりも、ゲート絶縁膜４１０の膜
厚が小さくなるようにしても良い。
【０１３７】
また、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を利用することで、単
結晶半導体を用いて半導体素子を形成することも出来る。ＳＯＩ基板は、例えば、スマー
トカットに代表されるＵＮＩＢＯＮＤ、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ
Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃ
ｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法などの貼り合わせ方法や、ＳＩＭＯＸ（Ｓｅｐａｒ
ａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法などを用いて作製することが
できる。
【０１３８】
また、上記方法を用いて作製される半導体素子を、プラスチックなどの可撓性を有する基
板上に転写することで、発光装置を形成しても良い。転写は、基板と半導体素子の間に金
属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して半導体素子を剥離し、転写する
方法、基板と半導体素子の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエ
ッチングにより該非晶質珪素膜を除去することで基板と半導体素子とを剥離し、転写する
方法、半導体素子が形成された基板を機械的に削除または溶液やガスによるエッチングで
除去することで半導体素子を基板から切り離し、転写する方法等、様々な方法を用いるこ
とができる。なお転写は、発光素子を作製する前に行なうことが望ましい。
【０１３９】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０１４０】
本実施例では、半導体基板（ボンド基板）から支持基板（ベース基板）に転置した半導体
膜を用いて半導体素子を形成する、本明細書で例示される一態様の発光装置の作製方法に
ついて説明する。
【０１４１】
まず図１６（Ａ）に示すように、ボンド基板９００上に絶縁膜９０１を形成する。絶縁膜
９０１は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を
用いて形成する。絶縁膜９０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜
を積層して用いたものであっても良い。例えば本実施例では、ボンド基板９００に近い側
から、窒素よりも酸素の含有量が高い酸化窒化珪素、酸素よりも窒素の含有量が高い窒化
酸化珪素の順に積層された絶縁膜９０１を用いる。
【０１４２】
例えば酸化珪素を絶縁膜９０１として用いる場合、絶縁膜９０１はシランと酸素、ＴＥＯ
Ｓ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常
圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場
合、絶縁膜９０１の表面を酸素プラズマ処理で緻密化しても良い。また、窒化珪素を絶縁
膜９０１として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の
気相成長法によって形成することができる。また、窒化酸化珪素を絶縁膜９０１として用
いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、
プラズマＣＶＤ等の気相成長法によって形成することができる。
【０１４３】
また絶縁膜９０１として、有機シランガスを用いて化学気相成長法により作製される酸化
珪素を用いていても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：
化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４
）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシ
ロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（
ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３
）等のシリコン含有化合物を用いることができる。
【０１４４】
次に図１６（Ａ）に示すように、ボンド基板９００に、矢印で示すように水素又は希ガス
、或いは水素イオン又は希ガスイオンを注入し、ボンド基板９００の表面から一定の深さ
の領域に、微小ボイドを有する欠陥層９０２を形成する。欠陥層９０２が形成される位置
は、上記注入の加速電圧によって決まる。そして欠陥層９０２の位置により、ボンド基板
９００からベース基板９０４に転置する半導体膜９０８の厚さが決まるので、注入の加速
電圧は半導体膜９０８の厚さを考慮して行う。当該半導体膜９０８の厚さは１０ｎｍ乃至
２００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。例えば水素をボンド基板９
００に注入する場合、ドーズ量は３×１０１６乃至１×１０１７／ｃｍ２とするのが望ま
しい。
【０１４５】
なお、欠陥層９０２を形成する上記工程において、ボンド基板９００に高い濃度の水素又
は希ガス、或いは水素イオン又は希ガスイオンを注入するので、ボンド基板９００の表面
が粗くなってしまい、ベース基板９０４との間における貼り合わせで十分な強度が得られ
ない場合がある。絶縁膜９０１を設けることで、水素又は希ガス、或いは水素と希ガスの
イオンを注入する際にボンド基板９００の表面が保護され、ベース基板９０４とボンド基
板９００の間における貼り合わせを良好に行うことが出来る。
【０１４６】
次に図１６（Ｂ）に示すように、絶縁膜９０１上に絶縁膜９０３を形成する。絶縁膜９０
３は、絶縁膜９０１と同様に、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素等の絶
縁性を有する材料を用いて形成する。絶縁膜９０３は、単数の絶縁膜を用いたものであっ
ても、複数の絶縁膜を積層して用いたものであっても良い。また絶縁膜９０３として、有
機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。本
実施例では、絶縁膜９０３として、有機シランガスを用いて化学気相成長法により作製さ
れる酸化珪素を用いる。
【０１４７】
なお絶縁膜９０１または絶縁膜９０３に窒化珪素、窒化酸化珪素などのバリア性の高い絶
縁膜を用いることで、後に形成される半導体膜９０９にアルカリ金属やアルカリ土類金属
などの不純物がベース基板９０４から入るのを防ぐことができる。
【０１４８】
なお本実施例では、欠陥層９０２を形成した後に絶縁膜９０３を形成しているが、絶縁膜
９０３は必ずしも設ける必要はない。ただし絶縁膜９０３は欠陥層９０２を形成した後に
形成されるので、欠陥層９０２を形成する前に形成される絶縁膜９０１よりも、その表面
の平坦性は高い。よって、絶縁膜９０３を形成することで、後に行われる貼り合わせの強
度をより高めることができる。
【０１４９】
次に、ボンド基板９００とベース基板９０４とを貼り合わせる前に、ボンド基板９００に
水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５
０℃、２時間程度行う。
【０１５０】
そして図１６（Ｃ）に示すように、ボンド基板９００と、ベース基板９０４とを、絶縁膜
９０３を間に挟むように重ねて、図１６（Ｄ）に示すように貼り合わせる。絶縁膜９０３
とベース基板９０４とが貼り合わせられることで、ボンド基板９００とベース基板９０４
とを貼り合わせることができる。
【０１５１】
貼り合わせはファン・デル・ワールス力を用いて行われているため、室温でも強固に貼り
合わせを行うことができる。なお、上記の貼り合わせは低温で行うことが可能であるため
、ベース基板９０４は様々なものを用いることが可能である。例えばベース基板９０４と
しては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガ
ラスなどのガラス基板の他、石英基板、サファイア基板などの基板を用いることが出来る
。さらにベース基板９０４として、シリコン、ガリウムヒ素、インジウムリンなどの半導
体基板などを用いることができる。
【０１５２】
なお、ベース基板９０４の表面にも絶縁膜を形成しておき、該絶縁膜と絶縁膜９０３との
間で貼り合わせを行うようにしても良い。この場合、ベース基板９０４として上述したも
のの他に、ステンレス基板を含む金属基板を用いても良い。また、プラスチック等の可撓
性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向に
あるが、作製工程における処理温度に耐え得るのであればベース基板９０４として用いる
ことが可能である。プラスチック基板として、ポリエチレンテレフタラート（ＰＥＴ）に
代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート
（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポ
リスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポ
リブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレ
ン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げら
れる。
【０１５３】
ボンド基板９００として、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶
半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合
物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板９００と
して用いることができる。またボンド基板９００として、結晶格子に歪みを有するシリコ
ン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を
用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコン
ゲルマニウムまたは窒化珪素上における成膜により、形成することができる。
【０１５４】
なおベース基板９０４とボンド基板９００とを貼り合わせた後に、加熱処理又は加圧処理
を行っても良い。加熱処理又は加圧処理を行うことで貼り合わせの強度を向上させること
ができる。
【０１５５】
上記貼り合わせを行った後、熱処理を行うことにより、欠陥層９０２において隣接する微
小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、図１７（Ａ）に示
すように、欠陥層９０２においてボンド基板９００が劈開し、ボンド基板９００の一部で
あった半導体膜９０８が乖離する。熱処理の温度はベース基板９０４の耐熱温度以下で行
うことが好ましく、例えば４００℃乃至６００℃の範囲内で熱処理を行えば良い。この剥
離により、半導体膜９０８が、絶縁膜９０１及び絶縁膜９０３と共にベース基板９０４に
転置される。その後、絶縁膜９０３とベース基板９０４の貼り合わせをさらに強固にする
ため、４００℃乃至６００℃の熱処理を行うのが好ましい。
【０１５６】
半導体膜９０８の結晶面方位はボンド基板９００の面方位によって制御することができる
。形成する半導体素子に適した結晶面方位を有するボンド基板９００を、適宜選択して用
いればよい。またトランジスタの移動度は半導体膜９０８の結晶面方位によって異なる。
より移動度の高いトランジスタを得たい場合、チャネルの向きと結晶面方位とを考慮し、
ボンド基板９００の貼り合わせの方向を定めるようにする。
【０１５７】
次に、転置された半導体膜９０８の表面を平坦化する。平坦化は必ずしも必須ではないが
、平坦化を行うことで、後に形成されるトランジスタにおいて半導体膜９０８とゲート絶
縁膜の界面の特性を向上させることが出来る。具体的に平坦化は、化学的機械的研磨（Ｃ
ＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により、行うこ
とができる。半導体膜９０８の厚さは、上記平坦化により薄膜化される。
【０１５８】
なお本実施例では、欠陥層９０２の形成により半導体膜９０８をボンド基板９００から剥
離するスマートカット法を用いる場合について示すが、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａ
ｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓ
ｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法などの、他の貼り合わせ法を用いて
半導体膜９０８をベース基板９０４に貼り合わせるようにしても良い。
【０１５９】
次に、図１７（Ｂ）に示すように、半導体膜９０８を所望の形状に加工（パターニング）
することで、島状の半導体膜９０９を形成する。
【０１６０】
上記工程を経て形成された半導体膜９０９を用い、トランジスタ等の各種半導体素子を形
成することが出来る。図１７（Ｃ）には、半導体膜９０９を用いて形成されたトランジス
タ９１０を例示している。
【０１６１】
上述した作製方法を用いることで、本明細書で例示される一態様の発光装置が有する半導
体素子を作製することができる。
【０１６２】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例２】
【０１６３】
本実施例では、本明細書で例示される一態様の表示装置の外観について、図１８を用いて
説明する。図１８（Ａ）は、第１の基板上に形成されたトランジスタ及び発光素子を、第
１の基板と第２の基板の間にシール材で封止したパネルの上面図であり、図１８（Ｂ）は
、図１８（Ａ）のＡ−Ａ’における断面図に相当する。
【０１６４】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査
線駆動回路４００４と、走査線駆動回路４００５とを囲むように、シール材４０２０が設
けられている。また画素部４００２、信号線駆動回路４００３、走査線駆動回路４００４
、走査線駆動回路４００５の上に、第２の基板４００６が設けられている。よって画素部
４００２、信号線駆動回路４００３、走査線駆動回路４００４及び走査線駆動回路４００
５は、第１の基板４００１と第２の基板４００６の間において、シール材４０２０により
、充填材４００７と共に密封されている。
【０１６５】
また第１の基板４００１上に設けられた画素部４００２、信号線駆動回路４００３、走査
線駆動回路４００４及び走査線駆動回路４００５は、それぞれトランジスタを複数有して
いる。図１８（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８と、
画素部４００２に含まれるトランジスタ４００９及びトランジスタ４０１０とを例示して
いる。
【０１６６】
また発光素子４０１１は、トランジスタ４００９のソース領域またはドレイン領域と接続
されている配線４０１７の一部を、その画素電極として用いている。また発光素子４０１
１は、画素電極の他に共通電極４０１２と電界発光層４０１３を有している。なお発光素
子４０１１の構成は、本実施例に示した構成に限定されない。発光素子４０１１から取り
出す光の方向や、トランジスタ４００９の極性などに合わせて、発光素子４０１１の構成
は適宜変えることができる。
【０１６７】
また信号線駆動回路４００３、走査線駆動回路４００４、走査線駆動回路４００５または
画素部４００２に与えられる各種信号及び電圧は、図１８（Ｂ）に示す断面図では図示さ
れていないが、引き出し配線４０１４及び４０１５を介して、接続端子４０１６から供給
されている。
【０１６８】
本実施例では、接続端子４０１６が、発光素子４０１１が有する共通電極４０１２と同じ
導電膜から形成されている。また、引き出し配線４０１４は、配線４０１７と同じ導電膜
から形成されている。また引き出し配線４０１５は、トランジスタ４００９、トランジス
タ４０１０、トランジスタ４００８がそれぞれ有するゲート電極と、同じ導電膜から形成
されている。
【０１６９】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して接
続されている。
【０１７０】
なお、第１の基板４００１、第２の基板４００６として、ガラス、金属（代表的にはステ
ンレス）、セラミックス、プラスチックを用いることができる。但し、発光素子４０１１
からの光の取り出し方向に位置する第２の基板４００６は、透光性を有していなければな
らない。よって第２の基板４００６は、ガラス板、プラスチック板、ポリエステルフィル
ムまたはアクリルフィルムのような透光性を有する材料を用いることが望ましい。
【０１７１】
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができる。本実施例では充填材４００７として窒素を用
いる例を示している。
【０１７２】
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である
。
【実施例３】
【０１７３】
本明細書で例示される一態様では、大画面を有し、高精細な画像の表示が可能であり、消
費電力を抑えることができる発光装置を提供することができる。よって、本明細書で例示
される一態様の発光装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
が好ましい。その他に、本明細書で例示される一態様の発光装置を用いることができる電
子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチ
ルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビ
ゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、などが挙
げられる。これら電子機器の具体例を図１９に示す。
【０１７４】
図１９（Ａ）は表示装置であり、筐体５００１、表示部５００２、スピーカー部５００３
等を含む。本明細書で例示される一態様の発光装置は、表示部５００２に用いることがで
きる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用な
どの全ての情報表示用表示装置が含まれる。
【０１７５】
図１９（Ｂ）はノート型パーソナルコンピュータであり、本体５２０１、筐体５２０２、
表示部５２０３、キーボード５２０４、マウス５２０５等を含む。本明細書で例示される
一態様の発光装置は、表示部５２０３に用いることができる。
【０１７６】
図１９（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）で
あり、本体５４０１、筐体５４０２、表示部５４０３、記録媒体（ＤＶＤ等）読み込み部
５４０４、操作キー５４０５、スピーカー部５４０６等を含む。記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。本明細書で例示される一態様の発光装置は
、表示部５４０３に用いることができる。
【０１７７】
以上の様に、本明細書で例示される一態様の発明の適用範囲は極めて広く、あらゆる分野
の電子機器に用いることが可能である。
【０１７８】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる
。
【符号の説明】
【０１７９】
１００    画素
１０１    発光素子
１０２    トランジスタ
１０３    トランジスタ
１０４    トランジスタ
１０５    スイッチ
１０６    トランジスタ
１０７    トランジスタ
１０８    保持容量
４００    基板
４０１    絶縁膜
４０２    半導体膜
４０３    半導体膜
４０４    半導体膜
４０５    半導体膜
４０６    トランジスタ
４０７    トランジスタ
４０８    トランジスタ
４０９    保持容量
４１０    ゲート絶縁膜
４１１    導電膜
４１２    導電膜
４１３    ゲート電極
４１４    ゲート電極
４１５    ゲート電極
４１６    電極
４１７    絶縁膜
４１８    絶縁膜
４１９    導電膜
４２０    導電膜
４２１    導電膜
４２２    導電膜
４２３    導電膜
４２４    画素電極
４２５    隔壁
４２６    電界発光層
４２７    共通電極
４２８    発光素子
４５０    半導体膜
４５１    トランジスタ
４５２    ゲート電極
４５３    トランジスタ
４５４    ゲート電極
４５５    第１の電源線Ｖａｉの一部
７００    画素部
７１０    走査線駆動回路
７２０    走査線駆動回路
７３０    信号線駆動回路
７３１    シフトレジスタ
７３２    記憶回路
７３３    記憶回路
９００    ボンド基板
９０１    絶縁膜
９０２    欠陥層
９０３    絶縁膜
９０４    ベース基板
９０８    半導体膜
９０９    半導体膜
９１０    トランジスタ
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    走査線駆動回路
４００６    基板
４００７    充填材
４００８    トランジスタ
４００９    トランジスタ
４０１０    トランジスタ
４０１１    発光素子
４０１２    共通電極
４０１３    電界発光層
４０１４    配線
４０１５    配線
４０１６    接続端子
４０１７    配線
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    シール材
５００１    筐体
５００２    表示部
５００３    スピーカー部
５２０１    本体
５２０２    筐体
５２０３    表示部
５２０４    キーボード
５２０５    マウス
５４０１    本体
５４０２    筐体
５４０３    表示部
５４０４    記録媒体（ＤＶＤ等）読み込み部
５４０５    操作キー
５４０６    スピーカー部
【図１】
0005728049.tif 000002
【図２】
0005728049.tif 000003
【図３】
0005728049.tif 000004
【図４】
0005728049.tif 000005
【図５】
0005728049.tif 000006
【図６】
0005728049.tif 000007
【図７】
0005728049.tif 000008
【図８】
0005728049.tif 000009
【図９】
0005728049.tif 000010
【図１０】
0005728049.tif 000011
【図１１】
0005728049.tif 000012
【図１２】
0005728049.tif 000013
【図１３】
0005728049.tif 000014
【図１４】
0005728049.tif 000015
【図１５】
0005728049.tif 000016
【図１６】
0005728049.tif 000017
【図１７】
0005728049.tif 000018
【図１８】
0005728049.tif 000019
【図１９】
0005728049.tif 000020