(57)【特許請求の範囲】
【請求項１】
貫通孔が形成された基板および銅放出源を格納する真空チャンバと、
前記真空チャンバ内を所定の真空度に減圧する真空ポンプと、
前記基板に印加する電力を発生する電源と、
前記基板および前記銅放出源間の距離の設定に用いる駆動機構と、
を備え、
前記銅放出源から放出された銅材料を前記基板の一方の主面に堆積させ、前記主面における前記貫通孔の開口を前記銅材料からなる堆積膜によって閉塞させるとき、
前記堆積膜による前記開口の閉塞状態が、前記距離および前記電力に基づいて調整される、ＰＶＤを用いる成膜装置。
【請求項２】
前記開口が閉塞する前記堆積膜の膜厚は、前記距離を長くすること、または、前記電力を上げること、によって薄くなる、請求項１に記載の成膜装置。
【請求項３】
前記開口が閉塞する前記堆積膜の堆積に必要な成膜時間は、前記距離を短くすること、または、前記電力を上げること、によって短縮する、請求項１に記載の成膜装置。
【請求項４】
貫通孔が形成された基板および銅放出源を真空チャンバに格納する工程と、
前記真空チャンバ内を所定の真空度に減圧する工程と、
前記銅放出源から放出された銅材料を前記基板の一方の主面に堆積させ、前記主面における前記貫通孔の開口を前記銅材料からなる堆積膜によって閉塞させる閉塞工程と、を備え、
前記堆積膜による前記開口の閉塞状態を、前記基板および前記銅放出源間の距離および前記基板に印加する電力に基づいて調整する、ＰＶＤを用いる成膜方法。
【請求項５】
前記開口が閉塞する前記堆積膜の膜厚は、前記距離を長くすること、または、前記電力を上げること、によって薄くなる、請求項４に記載の成膜方法。
【請求項６】
前記開口が閉塞する前記堆積膜の堆積に必要な成膜時間は、前記距離を短くすること、または、前記電力を上げること、によって短縮する、請求項４に記載の成膜方法。
【請求項７】
前記閉塞工程の後、前記主面に堆積した堆積膜をシード膜に用い、前記シード膜に電流を流すことにより、前記貫通孔に貫通電極を形成するための銅めっき工程を更に備える、請求項４に記載の成膜方法。
【請求項８】
前記銅めっき工程において、前記貫通電極は、前記シード膜から前記基板の他方の主面に向かって、銅が成長することにより形成される、請求項７に記載の成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は成膜装置および成膜方法に関する。
【背景技術】
【０００２】
半導体デバイスの微細化や高速化に伴い、半導体デバイス用の配線材料として、アルミに比べて抵抗率が低い銅（Ｃｕ）が注目されている。また、半導体基板を貫通する貫通電極の形成は、チップ間における最短距離での接続を可能にするので、高機能、高速動作のＬＳＩシステムの実現において注目されている。
【０００３】
以上の背景のもと、真空成膜と銅めっき工程とを組合せることによって、かかる銅からなる貫通電極（以下、「Ｃｕ貫通電極」と略す場合がある）をシリコン基板に形成する手法がすでに提案されている（例えば、特許文献１〜３参照）。
【０００４】
図８には、従来のＣｕ貫通電極形成工程の代表例が模式的に示されている。
【０００５】
まず、図８（ａ）に示すように、シリコン基板１１０に非貫通孔１１１（有底孔）を設け、この非貫通孔１１１の内壁およびシリコン基板１１０の表面に、適宜の真空成膜法（例えば、スパッタリング法）を用いてバリア膜１１２（例えば、チタン膜またはタンタル膜など）を形成する。このようなバリア膜１１２は、シリコンと銅とがシリサイド化合物を作ることを防止する目的で形成される。なお、通常は、このバリア膜１１２を形成する前に、非貫通孔１１１の内壁およびシリコン基板１１０の表面に、バリア膜１１２とシリコン基板１１０との間の絶縁を目的としたＳｉＯ２等の酸化膜を形成するが、ここでは図示を省略している。
【０００６】
次いで、図８（ｂ）に示すように、非貫通孔１１１内のバリア膜１１２の露出部全体を覆うよう、銅めっき工程（後工程）の下地電極の役割を果たす銅材料のシード膜１１３を、適宜の真空成膜法（例えば、スパッタリング法）を用いて形成する。
【０００７】
その後、図８（ｃ）に示すように、銅めっき工程において、Ｃｕ（銅）材料１１４を成長させることにより、Ｃｕ材料１１４を非貫通孔１１１内に埋め込む。
【０００８】
そして、図８（ｄ）に示すように、シリコン基板１１０の両面を研磨することにより、Ｃｕ貫通電極１１５を備えるシリコン基板１１０を得る。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−３２８１８０号公報
【特許文献２】特開２００７−５４０２号公報
【特許文献３】特開２０１０−１０３４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、上記の従来例では、以下の問題がある。
【００１１】
第１に、アスペクト比が所定値（例えば、７〜１０程度）を超える細長い非貫通孔内にＣｕ貫通電極を形成することが困難である。例えば、非貫通孔の奥深くの側壁では、シード膜が薄くなる傾向があり、ここでのシード膜の被覆性が悪くなる場合がある。すると、銅めっき工程において、Ｃｕ材料の成長に支障が生じ、ボイドが発生する。
【００１２】
第２に、非貫通孔の開口付近のシード膜が、非貫通孔の内部のシード膜よりも厚膜化し、この開口付近のシード膜において低抵抗化の傾向がある。すると、銅めっき時の電流密度が、Ｃｕ材料のめっき成長速度を支配するので、非貫通孔の開口付近のＣｕ材料のめっき成長速度が、非貫通孔内部のそれを上回る場合がある。この場合、銅めっき工程において、非貫通孔の開口がＣｕ材料により塞がれ、ボイドが発生する。特に、Ｃｕ材料のめっき成長の高速化を図るべく、上記の電流密度を上げるときに、この問題が顕在化する。
【００１３】
第３に、Ｃｕ貫通電極を非貫通孔に埋め込む際の銅めっき工程の添加剤の組成比が崩れる場合、上記と同様のボイドが発生する。
【００１４】
つまり、従来例は、非貫通孔全体への均一なシード膜形成が困難であるとともに、Ｃｕ貫通電極の非貫通孔埋め込みに用いる銅めっき工程のめっき浴の管理（例えば、添加剤の配合管理など）が複雑であるという問題を内包している。
【００１５】
そこで、本件発明者等は、上記の非貫通孔（有底孔）に代えて、シリコン基板に貫通孔（無底孔）を形成し、貫通孔の開口を銅からなる堆積膜（以下、「Ｃｕ堆積膜」と略す場合がある）により塞ぐことが可能な真空成膜技術の開発に取り組んでいる。そして、このようなＣｕ堆積膜を銅めっき工程の電極（シード膜）として機能させる場合、上記の問題を解消できると考えている（詳細は後述する）。
【００１６】
なお、上記特許文献２では、シリコン基板の貫通孔にスパッタ法などを用いて銅金属膜を形成しているが、特許文献２の銅金属膜は、シード膜としての機能を有しないので、上記真空成膜技術の開発において何等参酌するに値しない。
【００１７】
本発明は、このような事情に鑑みてなされたものであり、銅めっき工程の電極に用いるＣｕ堆積膜による貫通孔開口の閉塞状態を適切に制御できる成膜装置および成膜方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、本発明のある形態（aspect）は、貫通孔が形成された基板および銅放出源を格納する真空チャンバと、前記真空チャンバ内を所定の真空度に減圧する真空ポンプと、前記基板に印加する電力を発生する電源と、前記基板および前記銅放出源間の距離の設定に用いる駆動機構と、を備え、前記銅放出源から放出された銅材料を前記基板の一方の主面に堆積させ、前記主面における前記貫通孔の開口を前記銅材料からなる堆積膜によって閉塞させるとき、前記堆積膜による前記開口の閉塞状態が、前記距離および前記電力に基づいて調整される、成膜装置を提供する。
【００１９】
かかる構成により、本発明のある形態の成膜装置では、銅めっき工程の電極に用いるＣｕ堆積膜による貫通孔開口の閉塞状態を適切に制御できる。
【００２０】
また、本発明のある形態の成膜装置は、前記開口が閉塞する前記堆積膜の膜厚を、前記距離を長くすること、または、前記電力を上げること、によって薄くしてもよい。つまり、本発明のある形態では、「前記開口が閉塞する前記堆積膜の膜厚」という考え方を案出し、このような考え方に基づいて成膜プロセスの好適な成膜条件を見出したことに特徴がある。
【００２１】
かかる構成により、Ｃｕ堆積膜の膜応力による基板の反りを抑えることができ、かつ、Ｃｕ堆積膜の研磨時間を短縮できる。
【００２２】
また、本発明のある形態の成膜装置は、前記開口が閉塞する前記堆積膜の堆積に必要な成膜時間を、前記距離を短くすること、または、前記電力を上げること、によって短縮してもよい。つまり、本発明のある形態では、「前記開口が閉塞する前記堆積膜の堆積に必要な成膜時間」という考え方を案出し、このような考え方に基づいて成膜プロセスの好適な成膜条件を見出したことに特徴がある。
【００２３】
かかる構成により、Ｃｕ堆積膜の形成の効率化を図ることができる。
【００２４】
また、本発明のある形態は、貫通孔が形成された基板および銅放出源を真空チャンバに格納する工程と、前記真空チャンバ内を所定の真空度に減圧する工程と、前記銅放出源から放出された銅材料を前記基板の一方の主面に堆積させ、前記主面における前記貫通孔の開口を前記銅材料からなる堆積膜によって閉塞させる閉塞工程と、を備え、前記堆積膜による前記開口の閉塞状態を、前記基板および前記銅放出源間の距離および前記基板に印加する電力に基づいて調整する、成膜方法を提供する。
【００２５】
かかる方法により、本発明のある形態の成膜方法では、銅めっき工程の電極に用いるＣｕ堆積膜による貫通孔開口の閉塞状態を適切に制御できる。
【００２６】
また、本発明のある形態の成膜方法は、前記開口が閉塞する前記堆積膜の膜厚を、前記距離を長くすること、または、前記電力を上げること、によって薄くしてもよい。つまり、本発明のある形態では、「前記開口が閉塞する前記堆積膜の膜厚」という考え方を案出し、し、このような考え方に基づいて成膜プロセスの好適な成膜条件を見出したことに特徴がある。
【００２７】
かかる方法により、Ｃｕ堆積膜の膜応力による基板の反りを抑えることができ、かつ、Ｃｕ堆積膜の研磨時間を短縮できる。
【００２８】
また、本発明のある形態の成膜方法は、前記開口が閉塞する前記堆積膜の堆積に必要な成膜時間を、前記距離を短くすること、または、前記電力を上げること、によって短縮してもよい。つまり、本発明のある形態では、「前記開口が閉塞する前記堆積膜の堆積に必要な成膜時間」という考え方を案出し、このような考え方に基づいて成膜プロセスの好適な成膜条件を見出したことに特徴がある。
【００２９】
かかる方法により、Ｃｕ堆積膜の形成の効率化を図ることができる。
【００３０】
また、本発明のある形態の成膜方法は、前記閉塞工程の後、前記主面に堆積した堆積膜をシード膜に用い、前記シード膜に電流を流すことにより、前記貫通孔に貫通電極を形成するための銅めっき工程を更に備えてもよい。
【００３１】
また、本発明のある形態の成膜方法では、前記銅めっき工程において、前記貫通電極は、前記シード膜から前記基板の他方の主面に向かって、銅が成長することにより形成されてもよい。
【００３２】
かかる方法により、銅めっき工程において、Ｃｕ貫通電極を備える基板を得ることができる。
【発明の効果】
【００３３】
本発明によれば、銅めっき工程の電極に用いるＣｕ堆積膜による貫通孔開口の閉塞状態を適切に制御できる成膜装置および成膜方法が得られる。
【図面の簡単な説明】
【００３４】
【図１】図１は、本発明の実施形態によるＣｕ貫通電極形成の工程の一例を示した図である。
【図２】図２は、本発明の実施形態によるスパッタリング装置の構成の一例を示した図である。
【図３】図３は、Ｃｕ堆積膜によるシリコン基板の貫通孔開口の閉塞性の説明に用いる図である。
【図４】図４は、本実施形態のスパッタリング装置の成膜条件とＣｕ堆積膜の特性との関連を示した図である。
【図５】図５は、本実施形態のスパッタリング装置の成膜条件とＣｕ堆積膜の特性との関連を示した図である。
【図６】図６は、本実施形態のスパッタリング装置の成膜条件とＣｕ堆積膜の特性との関連を示した図である。
【図７】図７は、シリコン基板の貫通孔にＣｕ貫通電極を形成した様子を示した断面写真である。
【図８】図８は、従来のＣｕ貫通電極形成工程の代表例を示した図である。
【発明を実施するための形態】
【００３５】
以下、本発明の実施形態による成膜装置および成膜方法の具体例について、図面を参照しながら説明する。なお、以下では全ての図面を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する場合がある。
【００３６】
また、以下の具体的な説明は、上記成膜装置および成膜方法の特徴を例示しているに過ぎない。例えば、上記成膜装置の構成を特定した用語と同じ用語或いは相当する用語に適宜の参照符号を付して以下の具体例を説明する場合、当該具体的な構成要素は、これに対応する上記成膜装置の構成要素の一例である。
【００３７】
従って、上記成膜装置および成膜方法の特徴は、以下の具体的な説明によって限定されない。
【００３８】
（実施形態）
＜本実施形態の成膜技術の概要＞
まず、本発明の実施形態によるＣｕ貫通電極形成の概要について図面を参照しながら説明する。
【００３９】
図１は、本発明の実施形態によるＣｕ貫通電極形成の工程の一例を示した図である。
【００４０】
まず、図１（ａ）に示すように、シリコン基板３４Ｂに複数の貫通孔３４Ｃを設け、この貫通孔３４Ｃの内壁およびシリコン基板３４Ｂの主面に、適宜の真空成膜法（例えば、スパッタリング法）を用いてバリア膜１２２（例えば、チタン膜またはタンタル膜など）を形成する。
【００４１】
次いで、図１（ａ）に示すように、銅材料の堆積膜３４Ｄ（Ｃｕ堆積膜３４Ｄ）をシリコン基板３４Ｂの一方の主面に堆積させ、この主面における貫通孔３４Ｃの開口をＣｕ堆積膜３４Ｄによって閉塞させる。なお、このＣｕ堆積膜３４Ｄは、銅めっき工程の電極（シード膜）の役割を果たし、後程、詳述するように、スパッタリング法を用いて形成される。
【００４２】
その後、銅めっき工程において、貫通孔３４Ｃの開口のＣｕ堆積膜３４Ｄからシリコン基板３４Ｂの他方の主面に向かって、Ｃｕ（銅）材料１２４を成長させることにより、図１（ｂ）に示すように、Ｃｕ材料１２４を貫通孔３４Ｃ内に埋め込む。
【００４３】
最後に、図１（ｃ）に示すように、シリコン基板３４Ｂの両面に研磨することにより、Ｃｕ貫通電極１２５を備えるシリコン基板３４Ｂを得る。
【００４４】
このようなＣｕ堆積膜３４Ｄを銅めっき工程の電極として用い、貫通孔３４Ｃに銅めっきによるＣｕ貫通電極１２５を形成する技術（以下、「本成膜技術」と略す）は、Ｃｕ貫通電極１２５形成時の貫通孔３４Ｃ内のボイド発生低減の点で、従来例よりも優れていると考えられる。つまり、Ｃｕ材料１２４は、貫通孔３４Ｃの開口を塞いだＣｕ堆積膜３４Ｄから細長い貫通孔３４Ｃが伸びる方向に成長するので、Ｃｕ材料１２４の成長によるボイドの発生を抑制できる。なお、このようなボイド発生の抑制効果は、後述の銅めっき工程の実験結果で裏付けられている。
【００４５】
また、本成膜技術は、貫通孔３４Ｃの開口近傍や奥深い側壁に、シード膜を均一に形成する必要がなく、銅めっき工程のめっき浴の管理も簡素化できる点で、従来例よりも優れていると考えられる。
【００４６】
更に、本成膜技術は、Ｃｕ材料のめっき成長速度を支配する電流密度を適切かつ充分に上げることができるので（つまり、従来例の如く、開口閉塞によるボイド発生の問題が生じないので）、Ｃｕ貫通電極１２５のめっき成長高効率化の点で、従来例よりも優れていると考えられる。
【００４７】
＜本実施形態の成膜装置の構成＞
次に、本実施形態の成膜装置の一例であるスパッタリング装置１００の構成について図面を参照しながら詳細に説明する。
【００４８】
図２は、本発明の実施形態によるスパッタリング装置の構成の一例を示した図である。
【００４９】
なお、ここでは、便宜上、図２に示す如く、プラズマ輸送の方向をＺ方向にとり、このＺ方向に直交し、かつ棒磁石２４Ａ、２４Ｂ（後述）の磁化方向をＹ方向にとり、これらのＺ方向およびＹ方向の両方に直交する方向をＸ方向にとって、本スパッタリング装置１００の構成を述べる。
【００５０】
本実施形態のスパッタリング装置１００は、図２に示す如く、ＹＺ平面において略十字形をなしており、放電プラズマ輸送の方向（Ｚ方向）から見て順番に、放電プラズマを高密度に生成するプラズマガン４０と、Ｚ方向の軸を中心とした円筒状の非磁性（例えばステンレス製やガラス製）のシートプラズマ変形室２０と、Ｙ方向の軸を中心とした円筒状の非磁性（例えばステンレス製）の真空成膜室３０と、を備える。また、スパッタリング装置１００は、図２に示す如く、プラズマガン４０に放電発生用の電力を供給できるプラズマガン電源５０を備える。
【００５１】
なお、上述の各部４０、２０、３０は、放電プラズマを輸送する通路を介して互いに気密状態を保って連通されている。
【００５２】
まず、スパッタリング装置１００のプラズマガン４０およびプラズマガン電源５０の構成について説明する。
【００５３】
スパッタリング装置１００のプラズマガン４０は、図２に示すように、カソードユニット４１と、一対の中間電極Ｇ１、Ｇ２と、を備える。
【００５４】
カソードユニット４１は、耐熱ガラス製の円筒状のガラス管４１Ａと、円板状の蓋部材４１Ｂとを備えており、カソードユニット４１の内部は、放電空間として機能している。このガラス管４１Ａは、適宜の固定手段（ボルトなど；図示せず）により、中間電極Ｇ１および蓋部材４１Ｂとの間で気密に配されている。このため、中間電極Ｇ１の通孔（図示せず）を介して、放電空間で生成されたプラズマをカソードユニット４１から外部に引き出すことができる。
【００５５】
また、蓋部材４１Ｂには、放電誘発用の熱電子を放出可能な六ホウ化ランタン（ＬａＢ６）からなるカソードＫが配置されているとともに、放電により電離される放電ガスとしてのアルゴン（Ａｒ）ガスをこの放電空間に導くことができる放電ガス供給手段（図示せず）が設けられている。
【００５６】
スパッタリング装置１００のプラズマガン電源５０は、図２に示すように、プラズマガン４０に電力を供給できる電力発生部７０と、各中間電極Ｇ１、Ｇ２のそれぞれに対応して配され、中間電極Ｇ１、Ｇ２を流れる電流を制限する抵抗素子Ｒ１、Ｒ２と、を備える。
中間電極Ｇ１は、プラズマガン４０の放電空間においてカソードＫとの間で補助放電（グロー放電）を適切に維持できるよう、抵抗素子Ｒ１を介して電力発生部７０と接続されている。また、中間電極Ｇ２は、プラズマガン４０の放電空間においてカソードＫとの間で補助放電（グロー放電）を適切に維持できるよう、抵抗素子Ｒ２を介して電力発生部７０と接続されている。
【００５７】
このグロー放電においては、プラズマガン４０の放電空間への荷電粒子（ここではＡｒ＋と電子）の供給が、Ａｒ＋のカソードＫへの衝突時に起こる二次電子放出および電子によるアルゴン電離によりなされ、これにより、プラズマガン４０の放電空間には、荷電粒子の集合体としての放電プラズマが形成される。その後、プラズマガン４０では、カソードＫの加熱で起こる熱電子放出に基づいた主放電（アーク放電）に遷移する。このように、プラズマガン４０は、プラズマガン電源５０に基づく低電圧かつ大電流のアーク放電により、カソードＫとアノードＡとの間に高密度の放電を可能にする、圧力勾配型ガンである。
【００５８】
なお、ここでは、詳細な図示を省略するが、この電力発生部７０の内部では、電源切り替えスイッチを用いて、カソードＫとトランスとの間の接続がなされた状態と、カソードＫと、定電流電源との間の接続がなされた状態と、を取り得る。
【００５９】
プラズマガン４０のグロー放電時には、前者の状態が取られる。この場合、トランスの一次側の端子間には、商用周波数の２００Ｖの一次電圧が印加される。すると、トランスの二次側の端子間に所定の二次電圧が誘起され、この二次電圧が整流回路により整流された後、プラズマガン４０に印加される。
【００６０】
一方、プラズマガン４０のアーク放電時には、後者の状態が取られる。これにより、プラズマガン４０は、プラズマガン電源５０（定電流電源）により定電流制御され、アノードＡからカソードＫに向かって流れる放電電流ＩＤが一定となる。なお、この放電電流ＩＤは、プラズマガン電源５０を用いて調整できる。
【００６１】
以上のようにして、Ｚ方向の輸送中心に対して略等密度分布してなる円柱状のアーク放電プラズマ（以下、「円柱プラズマ２２」という）が、プラズマガン４０のＺ方向の他端とシートプラズマ変形室２０のＺ方向の一端との間に介在する通路（図示せず）を介してシートプラズマ変形室２０へ引き出される。
【００６２】
次に、スパッタリング装置１００のシートプラズマ変形室２０の構成およびその周辺構成について述べる。
【００６３】
シートプラズマ変形室２０は、Ｚ方向の軸を中心とした円柱状の減圧可能な輸送空間２１を有する。
【００６４】
シートプラズマ変形室２０の側面周囲には、このシートプラズマ変形室２０を取り囲み、円柱プラズマ２２のＺ方向の推進力を発揮する円形状の第１の電磁コイル２３（空心コイル）が配設されている。なお、第１の電磁コイル２３の巻線には、カソードＫ側をＳ極、アノードＡ側をＮ極とする向きの電流が通電されている。
【００６５】
また、この第１の電磁コイル２３のＺ方向の前方側（アノードＡに近い側）には、Ｘ方向に延びる一対の角形の棒磁石２４Ａ、２４Ｂ（永久磁石；磁界発生手段の対）が、シートプラズマ変形室２０（輸送空間２１）を挟むように、Ｙ方向に所定の間隔を隔てて配設されている。また、これらの棒磁石２４Ａ、２４ＢのＮ極同士が対向している。
【００６６】
第１の電磁コイル２３により輸送空間２１に形成されるコイル磁界と、棒磁石２４Ａ、２４Ｂにより輸送空間２１に形成される磁石磁界との相互作用に基づいて、円柱プラズマ２２は、その輸送方向（Ｚ方向）の輸送中心を含むＸＺ平面（以下、「主面Ｓ」という）に沿って拡がる、均一なシート状のプラズマ（以下、「シートプラズマ２７」という）に変形される。
【００６７】
このようにして、シートプラズマ２７は、図２に示す如く、シートプラズマ変形室２０のＺ方向の他端と真空成膜室３０の側壁との間に介在する、シートプラズマ２７の通過用のスリット状のボトルネック部２８を介して真空成膜室３０へ引き出される。
なお、ボトルネック部２８の間隔（Ｙ方向寸法）および厚み（Ｚ方向寸法）並びに幅（Ｘ方向寸法）は、シートプラズマ２７を適切に通過するように設計されている。
【００６８】
次に、スパッタリング装置１００の真空成膜室３０の構成について述べる。
【００６９】
真空成膜室３０は、例えば、シートプラズマ２７中のＡｒ＋の衝突エネルギによりターゲット３５Ｂの材料をスパッタリング粒子として叩き出すスパッタリングプロセス用の真空チャンバに相当する。
【００７０】
真空成膜室３０は、Ｙ方向の軸を中心とした円柱状の減圧可能な成膜空間３１を有し、この成膜空間３１は、バルブ３７により開閉可能な排気口から真空ポンプ３６（例えば、ターボポンプ）により真空引きされている。これにより、当該成膜空間３１はスパッタリングプロセス可能なレベルの真空度にまで速やかに減圧される。
【００７１】
ここで、成膜空間３１には、その機能上、上下方向（Ｙ方向）において、ボトルネック部２８の間隔に対応する水平面（ＸＺ平面）に沿った中央空間を境にして、板状のターゲット３５Ｂを格納するターゲット空間と、板状の基板３４Ｂを格納する基板空間と、がある。
【００７２】
つまり、ターゲット３５Ｂは、ターゲットホルダ３５Ａに装着された状態において、中央空間の上方に位置するターゲット空間内に格納され、適宜のアクチュエータ（図示しない駆動機構）によりターゲット空間内を上下（Ｙ方向）に移動可能に構成されている。これにより、ターゲット３５Ｂとシートプラズマ２７との間の距離Ｌ１を、所望の間隔に調整できる。
【００７３】
一方、基板３４Ｂは、基板ホルダ３４Ａ（例えば、静電チャック）に装着された状態において、中央空間の下方に位置する基板空間内に格納され、適宜のアクチュエータ（図示しない駆動機構）により基板空間内を上下（Ｙ方向）に移動可能に構成されている。これにより、基板３４Ｂとシートプラズマ２７との間の距離Ｌ２を、所望の間隔に調整できる。
【００７４】
なお、上述の中央空間は、真空成膜室３０においてシートプラズマ２７の主成分を輸送させる空間である。
【００７５】
このようにして、ターゲット３５Ｂおよび基板３４Ｂは互いに、シートプラズマ２７の厚み方向（Ｙ方向）に一定の好適な間隔Ｌ（以下、「Ｔ／Ｓ距離Ｌ」と略す）を隔てるようにして、このシートプラズマ２７を挟み、成膜空間３１内に対置されている。
【００７６】
ところで、本実施形態では、上記の図１のとおり、半導体デバイス用のＣｕ貫通電極を備えるシリコン基板を得ることを意図している。よって、本実施形態では、銅放出源としてのＣｕターゲット３５Ｂ、および、多数の貫通孔が形成されたシリコン基板３４Ｂを真空成膜室３０に格納して減圧した後、真空度が１．０Ｐａ〜２．０Ｐａ程度に維持された真空成膜装置３０内に、シートプラズマ２７が輸送される。その後、シートプラズマ２７中のＡｒ＋によりスパッタリングされたＣｕターゲット３５Ｂの銅（Ｃｕ）材料からなる堆積膜（Ｃｕ堆積膜）がシリコン基板３４Ｂの一方の主面に形成される。
【００７７】
このとき、本実施形態は、シリコン基板３４Ｂの主面における貫通孔の開口を、適宜の成膜条件に基づいてＣｕ堆積膜により閉塞させることに特徴があるが、このような特徴の詳細については、後程、説明する。
【００７８】
図２に示すように、Ｃｕターゲット３５Ｂは、スパッタリングプロセス中には、直流のバイアス電源５２により一定のバイアス電圧（マイナス電圧）が印加されている。本例では、Ｃｕターゲット３５Ｂへのバイアス電圧として、−１０００Ｖが印加されている。これにより、シートプラズマ２７中のＡｒ＋がターゲット３５Ｂに向かって引き付けられる。すると、Ａｒ＋とＣｕターゲット３５Ｂとの間の衝突エネルギによりＣｕターゲット３５Ｂから放出されるＣｕ粒子が、Ｃｕターゲット３５Ｂからシリコン基板３４Ｂに向かって叩き出され、これにより、シリコン基板３４Ｂ上に、上記のＣｕ堆積膜が形成される。
【００７９】
また、図２に示すように、基板ホルダ３４Ａ（シリコン基板３４Ｂ）は、スパッタリングプロセス中には、ＲＦ電源８０により所定のパワーのＲＦ電力が印加されている。本例では、ＲＦ電力はマイナス電圧側にバイアスされており、ＲＦ電力のパワーは、ＲＦ電源８０を用いて調整できる。すると、Ｃｕターゲット３５Ｂから放出されるＣｕ粒子の一部が、シートプラズマ２７中を通過するとき、シートプラズマ２７のエネルギにより正電荷に帯電するようにイオン化されるので、このようなＣｕ＋粒子のシリコン基板３４Ｂの貫通孔開口への進入が、ＲＦ電力の大小に基づいて所望の方向に調整できると考えられる。
【００８０】
次に、ボトルネック部２８から見て、Ｚ方向に対向する位置の真空成膜室３０の周辺構成を説明する。
【００８１】
当該位置の真空成膜室３０の側壁にはアノードＡが配置され、この側壁とアノードＡとの間には、プラズマ通過用の通路２９が設けられている。
【００８２】
アノードＡは、カソードＫとの間で基準電位が与えられ、カソードＫおよびアノードＡの間のアーク放電によるシートプラズマ２７中の荷電粒子（特に電子）を回収する役割を担っている。
【００８３】
また、アノードＡの裏面（カソードＫに対する対向面の反対側の面）には、アノードＡ側をＳ極、大気側をＮ極とした永久磁石３８が配置されている。このため、この永久磁石３８のＮ極から出てＳ極に入るＸＺ平面に沿った磁力線により、アノードＡに向かうシートプラズマ２７の幅方向（Ｘ方向）の拡散を抑えるようにシートプラズマ２７が幅方向に収束され、シートプラズマ２７の荷電粒子が、アノードＡに適切に回収される。
また、円形状の第２および第３の電磁コイル３２、３３（空心コイル）は、互いに対をなして、真空成膜室３０の側壁を臨むようにして成膜空間３１を挟み、異極同士（ここでは、第２の電磁コイル３２はＮ極、第３の電磁コイル３３はＳ極）を向かい合わせて配置されている。
【００８４】
第２の電磁コイル３２は、棒磁石２４Ａ、２４Ｂと真空成膜室３０との間のＺ方向の適所に配置され、第３の電磁コイル３３は、真空成膜室３０の側壁とアノードＡとの間のＺ方向の適所に配置されている。
【００８５】
第２および第３の電磁コイル３２、３３の対により作られるコイル磁界（例えば１０Ｇ〜３００Ｇ程度）によれば、シートプラズマ２７は、その幅方向（Ｘ方向）の拡散を適切に抑えるように整形される。
【００８６】
以上のとおり、本実施形態のスパッタリング装置１００は、スパッタリングプロセスの様々な成膜条件を個別に調整できるという特徴がある。例えば、本例では、シートプラズマ２７の放電電流ＩＤと、Ｃｕターゲット３５Ｂに印加するバイアス電圧と、シリコン基板３４Ｂに印加するＲＦ電力と、Ｔ／Ｓ距離Ｌと、をそれぞれ、個別に独立的に調整できる。よって、かかるスパッタリング装置１００の特徴を有効に活用し、本スパッタリング装置１００を用いて、シリコン基板３４Ｂ上にＣｕ堆積膜を好適に形成できる成膜条件の検討が、以下の如く行われている。
【００８７】
＜Ｃｕ堆積膜形成の検討実験＞
シリコン基板３４Ｂの主面における、Ｃｕ堆積膜による貫通孔開口の閉塞は、シリコン基板３４Ｂに印加するＲＦ電力、および、Ｔ／Ｓ距離Ｌに基づいて適切に制御できることが、以下の検討実験により見出された。
【００８８】
なお、本検討実験は、シートプラズマ２７の放電電流ＩＤと、Ｃｕターゲット３５Ｂに印加するバイアス電圧と、スパッタリングプロセス中の真空度と、をそれぞれ、１００Ａ、−１０００Ｖ、１．６Ｐａに固定して行われている。
【００８９】
また、ＲＦ電力やＴ／Ｓ距離ＬのＣｕ堆積膜への影響は、シリコン基板３４ＢおよびＣｕターゲット３５Ｂの大小に応じて変動するので、本検討実験には、標準的な３００ｍｍ直径のシリコン基板３４Ｂ、および、標準的な４５０ｍｍ直径のＣｕターゲット３５Ｂが用いられている。また、本検討実験では、Ｔ／Ｓ距離Ｌの変更において、ターゲット３５Ｂとシートプラズマ２７との間の距離Ｌ１を４０ｍｍに固定し、シリコン基板３４Ｂとシートプラズマ２７との間の距離Ｌ２のみを変更している。つまり、Ｌ＝１００ｍｍのとき、Ｌ１＝４０ｍｍ，Ｌ２＝６０ｍｍであり、Ｌ＝２００ｍｍのとき、Ｌ１＝４０ｍｍ，Ｌ２＝１６０ｍｍであり、Ｌ＝３００ｍｍのとき、Ｌ１＝４０ｍｍ，Ｌ２＝２６０ｍｍである。
【００９０】
そして、図３に示すように、本検討実験では、シリコン基板３４Ｂ上に堆積したＣｕ堆積膜３４Ｄが、シリコン基板３４Ｂの一方の主面における貫通孔３４Ｃの開口を閉塞させる位置を閉塞地点３５Ｅとし、閉塞地点３５Ｅに対応するＣｕ堆積膜３４Ｄの膜厚（つまり、貫通孔３４Ｃの開口の閉塞が起こったＣｕ堆積膜３４Ｄの膜厚）を閉塞膜厚Ｂ１とし、Ｃｕ堆積膜３４Ｄの表面に対応する膜厚を表面膜厚Ｂ２としている。このように、本実施形態は、「閉塞地点３５Ｅ」および「閉塞膜厚Ｂ１」という考え方を案出し、このような考え方に基づいてスパッタリングプロセスの好適な成膜条件を見出したことに特徴がある。
【００９１】
図４，図５，図６は、本実施形態のスパッタリング装置の成膜条件とＣｕ堆積膜の特性との関連を示した図である。
【００９２】
図４では、横軸に、シリコン基板３４Ｂに印加するＲＦ電力（Ｗ）をとり、縦軸にＣｕ堆積膜の成膜速度（Å／ｓｅｃ）をとって、両者の関連を表すプロファイルが、Ｔ／Ｓ距離Ｌをパラメータにして示されている。なお、ここでのＣｕ堆積膜の成膜速度は、所定の成膜経過時間での図３の表面膜厚Ｂ２から見積もった値が用いられている。
【００９３】
図４に示すように、Ｔ／Ｓ距離Ｌが３００ｍｍ，２００ｍｍ，１００ｍｍの順に短くなるにつれて、Ｃｕ堆積膜の成膜速度が上がることがわかる。
【００９４】
一方、Ｃｕ堆積膜の成膜速度は、４００Ｗ以降のＲＦ電力の増加につれて、僅かに低下する傾向が見られる。この現象は、Ｃｕ＋とＡｒ＋のエネルギによりＣｕ堆積膜のエッチングが起こることによるものと考えられる。
【００９５】
図５では、横軸に、シリコン基板３４Ｂに印加するＲＦ電力（Ｗ）をとり、縦軸に閉塞膜厚Ｂ１（μｍ）をとって、両者の関連を表すプロファイルが、Ｔ／Ｓ距離Ｌをパラメータにして示されている。
【００９６】
図５に示すように、閉塞膜厚Ｂ１は、Ｔ／Ｓ距離Ｌを、１００ｍｍ，２００ｍｍ，３００ｍｍの順に、長くすることによって薄膜化できることがわかる。また、閉塞膜厚Ｂ１は、約２００Ｗから約７００Ｗまでの範囲では、ＲＦ電力を上げることによって薄膜化できることもわかる。そして、かかるＣｕ堆積膜３４Ｄの薄膜化により、Ｃｕ堆積膜の膜応力によるシリコン基板３４Ｂの反りを抑えることができ、かつ、Ｃｕ堆積膜の研磨時間を短縮できる。
【００９７】
なお、図５では、貫通孔３４Ｃの開口直径が約２．０μｍのときの閉塞膜厚Ｂ１が示されている。しかし、仮に貫通孔３４Ｃの開口直径が変化しても、閉塞膜厚Ｂ１と貫通孔３４Ｃの開口直径との割合は一定であると考えられるので、本検討結果（図５のプロファイルの傾向）は、貫通孔３４Ｃの開口直径の大小に対して普遍的に適用できると判断している。
【００９８】
具体的には、Ｔ／Ｓ距離Ｌが１００ｍｍ，ＲＦ電力が６６０Ｗの条件において、貫通孔３４Ｃの開口直径が約２．０μｍのときの閉塞膜厚Ｂ１が約２．６μｍであったのに対し、貫通孔３４Ｃの開口直径が約５．０μｍのときの閉塞膜厚Ｂ１が約６．１μｍであった。
【００９９】
すると、貫通孔３４Ｃの開口直径が約２．０μｍのときの、閉塞膜厚Ｂ１と貫通孔３４Ｃの開口直径との間の割合（２．６μｍ／２．０μｍ＝１．３）は、貫通孔３４Ｃの開口直径が約５．０μｍのときの、上記割合（６．１μｍ／５．０μｍ＝１．２）とほぼ等しい。よって、貫通孔３４Ｃの開口直径が変化した場合でも、図５の縦軸の閉塞膜厚Ｂ１が、上記割合に応じて、図５の横軸のＲＦ電力の全範囲においてシフトするに過ぎないと考えられる。つまり、貫通孔３４Ｃの開口直径が約２．０μｍの場合でも、貫通孔３４Ｃの開口直径が約５．０μｍの場合でも、図５のプロファイルは、ほぼ同じ傾向を示すものと考えられる。
【０１００】
図６では、横軸に、シリコン基板３４Ｂに印加するＲＦ電力（Ｗ）をとり、縦軸にＣｕ堆積膜の成膜時間（ｓｅｃ）をとって、両者の関連を表すプロファイルが、Ｔ／Ｓ距離Ｌをパラメータにして示されている。なお、ここでのＣｕ堆積膜の成膜時間は、図５の閉塞膜厚Ｂ１を、図４の成膜速度で割った値が用いられている。つまり、本成膜時間は、貫通孔３４Ｃの開口が閉塞するＣｕ堆積膜３４Ｄを堆積させるのに必要な時間に相当する。
【０１０１】
図６に示すように、Ｃｕ堆積膜３４Ｄの成膜時間は、Ｔ／Ｓ距離Ｌを、３００ｍｍ，２００ｍｍ，１００ｍｍの順に短くすることによって短縮できることがわかる。また、Ｃｕ堆積膜３４Ｄの成膜時間は、約２００Ｗから約７００Ｗまでの範囲では、ＲＦ電力を上げることによって短縮できることもわかる。
【０１０２】
以上の説明から容易に理解できるとおり、本実施形態のスパッタリング装置１００およびスパッタリング方法は、Ｃｕ堆積膜３４Ｄの閉塞膜厚Ｂ１およびＣｕ堆積膜３４Ｄの成膜時間について、前後の工程に合わせて最適な成膜条件を選択できるという効果を奏する。
【０１０３】
＜銅めっき工程におけるＣｕ貫通電極形成の適否の検討実験＞
上記のスパッタリング装置１００を用いて、Ｃｕ堆積膜をシリコン基板の一方の主面に堆積させ、この主面における貫通孔の開口をＣｕ堆積膜により閉塞させた。そして、かかるシリコン基板のＣｕ堆積膜を銅めっき工程の電極（シード膜）に用い、このシード膜に電流を流すことにより、シリコン基板の貫通孔にＣｕ貫通電極を形成するための銅めっきを施した。
【０１０４】
その結果、図７に示すように、ボイドが存在しないＣｕ貫通電極を貫通孔に埋め込み可能なことが裏付けられた。なお、銅めっきは、通常の硫酸銅めっき工程の条件下（例えば、硫酸銅五水和物：２００ｇ／Ｌ、硫酸：７０ｇ／Ｌ）で行い、電流密度を１０ｍＡ／ｃｍ２に設定した。
【０１０５】
＜変形例＞
本実施形態の成膜装置として、スパッタリング装置１００を例にして述べたが、本成膜技術の適用範囲は、スパッタリング技術には限定されない。ＰＶＤ（物理気相成長）を用いる真空成膜法であれば、他の成膜法、例えば、真空蒸着法であっても、本成膜技術を適用できると考えられる。このようにして、本実施形態では、ＣＶＤ（化学気相成長）法に比べて安価なＰＶＤ法を用いて、Ｃｕ貫通電極を備えるシリコン基板を得ることができる。
【産業上の利用可能性】
【０１０６】
本発明によれば、銅めっき工程の電極に用いるＣｕ堆積膜による貫通孔開口の閉塞状態を適切に制御できる成膜装置および成膜方法が得られる。よって、本発明は、例えば、銅めっき工程の電極を形成するスパッタリング法等のＰＶＤ装置に利用できる。
【符号の説明】
【０１０７】
２０  シートプラズマ変形室
２１  輸送空間
２２  円柱プラズマ
２３  第１の電磁コイル
２４Ａ、２４Ｂ  棒磁石
３６  真空ポンプ
３７  バルブ
２７  シートプラズマ
２８  ボトルネック部
２９  通路
３０  真空成膜室
３１  成膜空間
３２  第２の電磁コイル
３３  第３の電磁コイル
３４Ａ   基板ホルダ
３４Ｂ   基板（シリコン基板）
３５Ａ   ターゲットホルダ
３５Ｂ   ターゲット（Ｃｕターゲット）
３８  永久磁石
４０  プラズマガン
４１  カソードユニット
４１Ａ  ガラス管
４１Ｂ  蓋部材
５０  プラズマガン電源
５２  バイアス電源
７０  電力発生部
８０  ＲＦ電源
１００  スパッタリング装置
Ａ  アノード
Ｇ１、Ｇ２  中間電極
Ｋ  カソード
Ｒ１、Ｒ２  抵抗素子
Ｓ  主面
【図１】
0005809476.tif 000002
【図２】
0005809476.tif 000003
【図３】
0005809476.tif 000004
【図４】
0005809476.tif 000005
【図５】
0005809476.tif 000006
【図６】
0005809476.tif 000007
【図８】
0005809476.tif 000008
【図７】
0005809476.tif 000009