(57)【特許請求の範囲】
【請求項１】
直流電源と電気負荷の間に直列接続された昇圧用インダクタと、前記電気負荷に並列接続されるスイッチ素子と、前記電気負荷の側から前記昇圧用インダクタの側へ電流が流れることを制限する昇圧用制限手段と、を備え、
前記スイッチ素子をスイッチング作動させることにより、前記電気負荷へ供給される電力の平均電圧を制御する昇圧型チョッパ回路であって、
前記スイッチ素子のうち前記昇圧用インダクタが接続される側の端子をｐ側端子、前記ｐ側端子の反対側をｎ側端子とした場合において、
前記ｎ側端子と前記直流電源の間に直列接続され、前記ｐ側端子の対地電圧と前記ｎ側端子の対地電圧の変化が前記スイッチング作動に伴い相補的に変化するように機能する逆流用インダクタと、
前記ｎ側端子と前記電気負荷の間に直列接続され、前記ｎ側端子の側から前記電気負荷の側へ電流が流れることを制限することで、前記電気負荷の両端と対地間の浮遊容量には直流成分の電圧が印加されることとなるように機能する直流化用制限手段と、
を備えることを特徴とする昇圧型チョッパ回路。
【請求項２】
前記昇圧用インダクタ、前記逆流用インダクタ、前記スイッチ素子、前記昇圧用制限手段および前記直流化用制限手段を有して構成される回路ユニットと、前記回路ユニットを収容する筐体との間に、前記昇圧用インダクタに流れるコモンモード電流を抑制させる制動抵抗素子を直列接続させたことを特徴とする請求項１に記載の昇圧型チョッパ回路。
【請求項３】
前記昇圧用インダクタおよび前記逆流用インダクタにコモンモード電流が流れるコモンモードにおいて、前記昇圧用インダクタおよび前記逆流用インダクタの合成インダクタと、前記回路ユニットに存在する浮遊容量とから構成されることとなるＬＣ回路を、コモンモードＬＣ回路とした場合において、
前記コモンモードＬＣ回路の臨界制動抵抗値に、前記制動抵抗素子の抵抗値を設定したことを特徴とする請求項２に記載の昇圧型チョッパ回路。
【請求項４】
前記スイッチ素子、前記昇圧用制限手段および前記直流化用制限手段の少なくとも１つにはヒートシンクが取り付けられており、
前記制動抵抗素子は、前記ヒートシンクと前記筐体との間に直列接続されていることを特徴とする請求項２または３に記載の昇圧型チョッパ回路。
【請求項５】
直流電源と電気負荷の間に直列接続された昇圧用インダクタと、前記電気負荷に並列接続されるスイッチ素子と、前記電気負荷の側から前記昇圧用インダクタの側へ電流が流れることを制限する昇圧用制限手段と、を備え、
前記スイッチ素子をスイッチング作動させることにより、前記電気負荷へ供給される電力の平均電圧を制御する昇圧型チョッパ回路であって、
前記スイッチ素子のうち前記昇圧用インダクタが接続される側の端子をｐ側端子、前記ｐ側端子の反対側をｎ側端子とした場合において、
前記スイッチ素子のスイッチング作動時に、前記ｐ側端子と対地間の浮遊容量に流れるコモンモード電流とは逆向きの電流を、前記ｎ側端子と対地間の浮遊容量に流させる逆電流発生手段と、
前記ｎ側端子と前記電気負荷の間に直列接続され、前記ｎ側端子の側から前記電気負荷の側へ電流が流れることを制限することで、前記電気負荷の両端と対地間の浮遊容量には直流成分の電圧が印加されることとなるように機能する直流化用制限手段と、
を備え、
前記昇圧用インダクタ、前記逆電流発生手段、前記スイッチ素子、前記昇圧用制限手段および前記直流化用制限手段を有して構成される回路ユニットと、前記回路ユニットを収容する筐体との間に、前記昇圧用インダクタに流れるコモンモード電流を抑制させる制動抵抗素子を直列接続させており、
前記スイッチ素子、前記昇圧用制限手段および前記直流化用制限手段の少なくとも１つにはヒートシンクが取り付けられており、
前記制動抵抗素子は、前記ヒートシンクと前記筐体との間に直列接続されていることを特徴とする昇圧型チョッパ回路。
【請求項６】
直流電源と電気負荷の間に直列接続された昇圧用インダクタと、前記電気負荷に並列接続されるスイッチ素子と、前記電気負荷の側から前記昇圧用インダクタの側へ電流が流れることを制限する昇圧用制限手段と、を備え、前記スイッチ素子をスイッチング作動させることにより、前記電気負荷へ供給される電力の平均電圧を制御する昇圧型チョッパ回路に適用され、
前記スイッチ素子のうち前記昇圧用インダクタが接続される側のｐ側端子とは反対側のｎ側端子と前記直流電源の間に直列接続され、前記ｐ側端子の対地電圧と前記ｎ側端子の対地電圧の変化が前記スイッチング作動に伴い相補的に変化するように機能する逆流用インダクタと、
前記ｎ側端子と前記電気負荷の間に直列接続され、前記ｎ側端子から前記電気負荷へ電流が流れることを制限することで、前記電気負荷の両端と対地間の浮遊容量には直流成分の電圧が印加されることとなるように機能する直流化用制限手段と、
を備えた昇圧型チョッパ回路の設計方法であって、
前記昇圧用インダクタのインダクタンスをＬ１、前記逆流用インダクタのインダクタンスをＬ２、一方の電極が前記ｐ側端子と同電位となっている寄生コンデンサの浮遊容量をＣｐ、一方の電極が前記ｎ側端子と同電位となっている寄生コンデンサの浮遊容量をＣｎとした場合において、
前記浮遊容量Ｃｐ、Ｃｎを試験計測または数値解析により取得する第１手順と、
前記第１手順により取得した浮遊容量Ｃｐ、Ｃｎの値に基づき、Ｌ１・Ｃｐ＝Ｌ２・Ｃｎとの関係を満たすように前記昇圧用インダクタおよび前記逆流用インダクタを選定する第２手順と、
を備えることを特徴とする昇圧型チョッパ回路の設計方法。
【請求項７】
前記昇圧用インダクタ、前記逆流用インダクタおよび前記スイッチ素子を有して構成される回路ユニットと、前記回路ユニットを収容する筐体との間には、前記昇圧用インダクタおよび前記逆流用インダクタに流れるコモンモード電流を抑制させる制動抵抗素子が直列接続されており、
前記昇圧用インダクタおよび前記逆流用インダクタにコモンモード電流が流れるコモンモードにおいて、前記昇圧用インダクタおよび前記逆流用インダクタの合成インダクタと、前記回路ユニットに存在する浮遊容量とから構成されることとなるＬＣ回路を、コモンモードＬＣ回路とした場合において、
前記ＬＣ回路の臨界制動抵抗値を試験計測または数値解析により取得する第３手順と、
前記第３手順により取得した臨界制動抵抗値となる前記制動抵抗素子を選定する第４手順と、
を備えることを特徴とする請求項６に記載の昇圧型チョッパ回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ素子のスイッチング作動により直流電源を昇圧して電気負荷へ供給する昇圧型チョッパ回路およびその設計方法に関する。
【背景技術】
【０００２】
図９中の一点鎖線は、特許文献１等に開示されている従来の昇圧型のチョッパ回路３０Ａ（従来回路）を示す。なお、チョッパ回路３０Ａの入力端子Ｔｉｎには直流電源１０が接続され、チョッパ回路３０Ａの出力端子Ｔｏｕｔには電気負荷２０が接続されている。
【０００３】
チョッパ回路３０Ａは、直流電源１０と電気負荷２０の間に直列接続されるインダクタ３１と、電気負荷２０に並列接続されるスイッチ素子３３とを備えており、スイッチ素子３３をスイッチング作動させることにより、電気負荷２０へ供給される電力の平均電圧を制御する。具体的には、スイッチ素子３３をオン作動させると、直流電源１０→インダクタ３１→スイッチ素子３３→直流電源１０といった経路で電流が流れる（符号Ｉｏｎｐ，Ｉｏｎｎ参照）。この時、インダクタ３１に磁気エネルギが蓄積される。
【０００４】
一方、スイッチ素子３３をオフ作動させると、直流電源１０→インダクタ３１→第１ダイオード３５→電気負荷２０→直流電源１０といった経路で電流が流れる（符号Ｉｏｆｆｐ，Ｉｏｆｆｎ参照）。この時、直流電源１０からの出力に先述した磁気エネルギが加えられるので、直流電源１０よりも高い電圧が電気負荷２０へ印加されることとなる。これにより、出力端子Ｔｏｕｔの平均電圧（出力電圧Ｖｏｕｔ）は入力端子Ｔｉｎの電圧（入力電圧Ｖｉｎ）よりも高くなるよう昇圧される。
【０００５】
なお、この昇圧の度合いは、スイッチ素子３３による流通率α（α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を制御することで調整される。Ｔｏｎはオン作動時間、Ｔｏｆｆはオフ作動時間である。ちなみに、平滑コンデンサ３４は、スイッチ素子３３のオフ作動時に充電され、オン作動時に電気負荷２０へ放電する。これにより、出力電圧Ｖｏｕｔの脈動が低減される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２１３４９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、チョッパ回路３０Ａは接地された筐体４０に収容されており、チョッパ回路上の所定部位（フレームグランド）と筐体４０とを電気的に接続させることで、チョッパ回路３０Ａを接地させている。しかしながら、スイッチ素子３３をスイッチング作動させることに伴い、フレームグランドを介した正規の接地経路（つまり図９中のＩｏｎｐ，Ｉｏｎｎ，Ｉｏｆｆｐ，Ｉｏｆｆｎに示す経路）ではなく、以下に説明する寄生コンデンサＦｎ、Ｆｐを経路としたコモンモード電流（符号Ｉｃｏｍｐ，Ｉｃｏｍｎ，Ｉｃｏｍ参照）が流れてしまうことが、従来より課題となっていた。
【０００８】
寄生コンデンサＦｎ、Ｆｐの具体例を以下に説明すると、スイッチ素子３３や第１ダイオード３５等の発熱素子には、絶縁体を介してヒートシンク３０ｈが取り付けられており、このヒートシンク３０ｈと発熱素子３３，３５との間で寄生コンデンサが形成されてしまう。また、チョッパ回路３０Ａの回路基板上に存在する配線パターンと筐体４０との間でも、寄生コンデンサ（浮遊コンデンサ）が形成されてしまう。なお、図９では、各部位で形成される寄生コンデンサを合成したものを、スイッチ素子３３のうちインダクタ３１が接続される側（ｐ側）における寄生コンデンサＦｐと、その反対側（ｎ側）における寄生コンデンサＦｎとに分けて記載している。
【０００９】
上記コモンモード電流の対策として、本発明者らは図１０に示すチョッパ回路（検討回路３０Ｂ）を検討した。この検討回路３０Ｂでは、スイッチ素子３３のｐ側に設けられているインダクタ３１（昇圧用インダクタ）とは別に、スイッチ素子３３のｎ側と直流電源１０との間に逆流用インダクタ３２を追加している。これによれば、ｐ側を流れるコモンモード電流Ｉｃｏｍｐの対地電圧Ｖｐと、ｎ側を流れるコモンモード電流Ｉｃｏｍｎの対地電圧Ｖｎとが相補的に変化するようにできる。つまり、Ｖｐが高くなる時にはＶｎが低くなり、Ｖｐが低くなる時にはＶｎが高くなるようにできる。
【００１０】
したがって、この検討回路３０Ｂによれば、従来回路３０Ａでは寄生コンデンサＦｐを通じて筐体４０へ流れ込んでいたコモンモード電流Ｉｃｏｍｐは、寄生コンデンサＦｎへ流れ込むこととなる。同様にして、寄生コンデンサＦｎを通じて筐体４０へ流れ込んでいたコモンモード電流Ｉｃｏｍｎは寄生コンデンサＦｐに流れ込むこととなる。これにより、筐体４０から外部へ漏れ出るコモンモード電流Ｉｃｏｍを抑制することができる。
【００１１】
さらに本発明者らは、寄生コンデンサＦｐに流れる電流Ｉｃｏｍｐと寄生コンデンサＦｎに流れる電流Ｉｃｏｍｎの絶対値を同じにすることで、コモンモード電流Ｉｃｏｍの抑制を促進させることを検討した。すなわち、昇圧用および逆流用インダクタ３１，３２のインダクタンスをＬ１，Ｌ２、寄生コンデンサＦｎ，Ｆｐの容量をＣｎ，Ｃｐとした場合において、Ｌ１・Ｃｎ＝Ｌ２・Ｃｐとの等式が成立するようにインダクタ３１，３２を選定すれば、理論的にはコモンモード電流Ｉｃｏｍをゼロにできる。
【００１２】
しかしながら、寄生コンデンサＦｎ，Ｆｐの容量Ｃｎ，Ｃｐは、検討回路３０Ｂのみによって決まるものではなく、検討回路３０Ｂに接続される電気負荷２０の仕様や配置等の影響を受けて異なる値となる。そのため、電気負荷２０の状況に応じて上記等式を満たすインダクタンスＬ１，Ｌ２の値も異なってくるので、電気負荷２０の状況に影響されずに共通したインダクタ３１，３２を選定することはできず、回路３０Ｂの共通化を図ることができない。
【００１３】
本発明は、上記課題を解決するためになされたものであり、その目的は、電気負荷の状況に影響されることなくコモンモード電流の抑制を向上できるようにした、昇圧型チョッパ回路およびその設計方法を提供することにある。
【課題を解決するための手段】
【００１４】
以下、上記課題を解決するための手段、及びその作用効果について記載する。
【００１５】
第１の発明では、直流電源と電気負荷の間に直列接続された昇圧用インダクタと、前記電気負荷に並列接続されるスイッチ素子と、前記電気負荷の側から前記昇圧用インダクタの側へ電流が流れることを制限する昇圧用制限手段と、を備え、前記スイッチ素子をスイッチング作動させることにより、前記電気負荷へ供給される電力の平均電圧を制御する昇圧型チョッパ回路であることを前提とする。
【００１６】
そして、前記スイッチ素子のうち前記昇圧用インダクタが接続される側の端子をｐ側端子、前記ｐ側端子の反対側をｎ側端子とした場合において、前記スイッチ素子のスイッチング作動時に、前記ｐ側端子と対地間の浮遊容量に流れるコモンモード電流とは逆向きの電流を、前記ｎ側端子と対地間の浮遊容量に流させる逆電流発生手段と、前記ｎ側端子と前記電気負荷の間に直列接続され、前記ｎ側端子の側から前記電気負荷の側へ電流が流れることを制限することで、前記電気負荷の両端と対地間の浮遊容量には直流成分の電圧が印加されることとなるように機能する直流化用制限手段と、を備えることを特徴とする。
【００１７】
先ず、本発明にかかる各用語について説明する。「昇圧用インダクタを流れるコモンモード電流とは逆向きの電流」とは、例えば昇圧用インダクタを流れるコモンモード電流が接地側へ流れる向きである場合には、ｎ側端子へ接地側から流れる向きが前記「逆向き」に相当し、昇圧用インダクタを流れるコモンモード電流が接地側から流れる向きである場合には、ｎ側端子から接地側へ流れる向きが前記「逆向き」に相当する。
【００１８】
上記「逆電流発生手段」の具体例としては、前記ｎ側端子と前記直流電源の間に直列接続される逆流用インダクタが挙げられる。この場合、前記昇圧用インダクタおよび前記逆流用インダクタにより、前記スイッチング作動に伴い生じる前記ｐ側端子の対地電圧と前記ｎ側端子の対地電圧との変化が、前記昇圧用インダクタおよび前記逆流用インダクタにより相補的に変化するよう構成すればよい。
【００１９】
上記「昇圧用制限手段」の具体例としては、前記ｐ側端子と前記電気負荷の間に直列接続され、前記電気負荷の側から前記ｐ側端子の側へ電流が流れることを制限するダイオード（第１ダイオード）が挙げられる。なお、このようなダイオードの他に、昇圧用スイッチ素子を昇圧用制限手段として採用してもよい。この場合、前記スイッチ素子のオン期間には昇圧用スイッチ素子をオフ作動させ、前記スイッチ素子のオフ期間には昇圧用スイッチ素子をオン作動させればよい。
【００２０】
上記「直流化用制限手段」の具体例としては、前記ｎ側端子と前記電気負荷の間に直列接続され、前記ｎ側端子の側から前記電気負荷の側へ電流が流れることを制限するダイオード（第２ダイオード）が挙げられる。なお、このようなダイオードの他に、直流化用スイッチ素子を直流化用制限手段として採用してもよい。この場合、前記スイッチ素子のオン期間には前記直流化用スイッチ素子をオフ作動させ、前記スイッチ素子のオフ期間には直流化用スイッチ素子をオン作動させればよい。
【００２１】
次に、上記発明にかかるチョッパ回路のノーマルモード時における作動の一例を説明する。スイッチ素子をオン作動させると、直流電源→昇圧用インダクタ→スイッチ素子→逆流用インダクタ（逆電流発生手段）→直流電源といった経路で電流が流れる。この時、昇圧用インダクタ及び逆流用インダクタに磁気エネルギが蓄積される。一方、スイッチ素子をオフ作動させると、直流電源→昇圧用インダクタ３１→昇圧用制限手段→電気負荷→直流化用制限手段→逆流用インダクタ→直流電源といった経路で電流が流れる。この時、直流電源からの出力に先述した磁気エネルギが加えられるので、直流電源よりも高い電圧が電気負荷へ印加されることとなる。つまり、チョッパ回路により直流電源が昇圧される。
【００２２】
そして、上記発明では、逆流用インダクタを設けてｐ側端子の対地電圧とｎ側端子の対地電圧が相補的に変化するよう構成する。そのため、ｐ側端子と接続されているように寄生する寄生コンデンサＦｐ（図１参照）の電圧と、ｎ側端子と接続されているように寄生する寄生コンデンサＦｎ（図１参照）の電圧とが相補的に変化する。具体的には、スイッチ素子のスイッチング作動に伴い両コンデンサＦｐ，Ｆｎの電圧が変化するにあたり、一方の寄生コンデンサＦｐの電圧が高くなる時には他方の寄生コンデンサＦｎの電圧が低くなり、一方が低くなる時には他方が高くなる。
【００２３】
したがって、従来回路３０Ａでは、寄生コンデンサＦｐおよび寄生コンデンサＦｎから接地側へコモンモード電流Ｉｃｏｍが流れるのに対し、上記発明では、寄生コンデンサＦｐと寄生コンデンサＦｎの間で電流が流れる。そのため、寄生コンデンサＦｎ，Ｆｐから接地側へコモンモード電流Ｉｃｏｍが流れ出てしまうことが抑制され、コモンモード電流が昇圧型チョッパ回路内部に閉じ込められるよう促される。要するに、逆電流発生手段を備えることにより、寄生コンデンサＦｐを流れるコモンモード電流Ｉｃｏｍｐ（昇圧用インダクタを流れるコモンモード電流）が、接地側へ流れ出ることなく寄生コンデンサＦｎへ回収されると言える。
【００２４】
さらに上記発明では、電気負荷からｐ側端子へ電流が流れることを制限する昇圧用制限手段と、ｎ側端子から電気負荷へ電流が流れることを制限する直流化用制限手段とを備える。これにより、例えば両制限手段にダイオードを採用した場合において、昇圧用ダイオードのスイッチ素子側が電気負荷側より高電位の時をプラスとした場合における昇圧用ダイオードの両端の電位差ＶＤＰと、直流化用ダイオードのスイッチ素子側が電気負荷側より高電位の時をプラスとした場合における直流化用ダイオードの両端の電位差ＶＤＮとは、スイッチ素子のスイッチング作動に伴い相補的に変化することとなる。
【００２５】
具体的には、スイッチ素子のオン作動時に、昇圧用ダイオードにより電気負荷からｐ側端子へ電流が流れることが制限される。そのため、例えば昇圧用ダイオードと電気負荷の間に平滑コンデンサが並列接続されている場合において、平滑コンデンサの昇圧用ダイオード側の対地電圧がｐ側端子の対地電圧よりも高くなる。よって、昇圧用ダイオードの電位差ＶＤＰはマイナスになる。
【００２６】
また、スイッチ素子のオン作動時に、直流化用ダイオードによりｎ側端子から電気負荷へ電流が流れることが制限される。そのため、平滑コンデンサの直流化用ダイオード側の対地電圧がｎ側端子の対地電圧よりも低くなる。よって、直流化用ダイオードの電位差ＶＤＮはプラスになる（図８（ｃ）参照）。
【００２７】
したがって、スイッチ素子のｐ側に寄生する寄生コンデンサのうち昇圧用ダイオードよりも電気負荷の側に存在する寄生コンデンサをＦｐｄ、ｎ側に存在する寄生コンデンサのうち直流化用ダイオードよりも電気負荷の側に存在する寄生コンデンサをＦｎｄとした場合において、スイッチング作動を実施しても、先述した通り電位差ＶＤＰと電位差ＶＤＮとは相補的に変化し、寄生コンデンサＦｐｄの電位差ＶＰＲおよび寄生コンデンサＦｎｄの電位差ＶＮＲは、それぞれ一定の値となる（図８（ｄ）参照）。そのため、寄生コンデンサＦｐｄ，Ｆｎｄの充放電が無くなる。
【００２８】
したがって、寄生コンデンサＦｐ，Ｆｎの容量Ｃｐ，Ｃｎに応じて両インダクタのインダクタンスＬ１，Ｌ２を設定してコモンモード電流の抑制促進を図るにあたり、上記発明によれば寄生コンデンサＦｐｄ，Ｆｎｄを通じてコモンモード電流が流れることが無くなる。そのため、昇圧用ダイオードおよび直流化用ダイオードの電気負荷側の影響、つまりチョッパ回路に接続される電気負荷の仕様や配置等に応じて変化する浮遊容量の影響とは無関係に前記容量Ｃｐ，Ｃｎを想定してインダクタンスＬ１，Ｌ２を設定できるようになる。よって、電気負荷の状況に影響されずに共通した昇圧用インダクタおよび逆流用インダクタを選定することができ、チョッパ回路の共通化を図ることができる。
【００２９】
ちなみに、スイッチ素子のオフ作動時には、両ダイオードに電流が流れるため、両電位差ＶＤＰ，ＶＤＮは順電圧のままである。また、上記発明に反して直流化用ダイオードが存在していなければ、スイッチ素子のオン作動時およびオフ作動時のいずれにおいても電位差ＶＤＮは常時ゼロとなるので、両電位差ＶＤＰ，ＶＤＮが相補的に変化することが無くなる。よって、寄生コンデンサＦｐｄの電位差ＶＰＲはスイッチング作動に伴い変化してしまい、寄生コンデンサＦｐｄの充放電が生じるようになる。したがって、電気負荷の仕様や配置等に応じて変化する寄生コンデンサＦｐｄの浮遊容量の影響を加味してインダクタンスＬ１，Ｌ２を設定することが必要となり、チョッパ回路の共通化を図ることができなくなる。
【００３０】
第２の発明では、前記昇圧用インダクタ、前記逆電流発生手段、前記スイッチ素子、前記昇圧用制限手段および前記直流化用制限手段を有して構成される回路ユニットと、前記回路ユニットを収容する筐体との間に、前記昇圧用インダクタに流れるコモンモード電流を抑制させる制動抵抗素子を直列接続させたことを特徴とする。
【００３１】
ここで、逆電流発生手段によりｎ側端子に流させる電流の大きさを、昇圧用インダクタを流れるコモンモード電流と同じにすれば、コモンモード電流Ｉｃｏｍをゼロにできる筈である。例えば、先述した逆流用インダクタを逆電流発生手段として採用し、昇圧用インダクタおよび逆流用インダクタのインダクタンスをＬ１，Ｌ２、寄生コンデンサＦｐ，Ｆｎの容量をＣｐ，Ｃｎとした場合において、Ｌ１・Ｆｎ＝Ｌ２・Ｆｐとの等式が成立するようにインダクタ３１，３２を選定すれば、理論的にはコモンモード電流Ｉｃｏｍをゼロにできる筈である。しかしながら、昇圧用インダクタおよび逆流用インダクタの機差バラツキや、シミュレーションや試験により取得した容量Ｃｐ，Ｃｎの精度バラツキ等に起因して、コモンモード電流Ｉｃｏｍがゼロにはなっていないのが実情である。
【００３２】
この点を鑑みた上記発明は、コモンモード電流を抑制させる制動抵抗素子を回路ユニットと筐体の間に直列接続させているので、実際にはゼロになっていないコモンモード電流Ｉｃｏｍを低減させることができる。
【００３３】
第３の発明では、前記逆電流発生手段は、前記ｎ側端子と前記直流電源の間に直列接続され、前記ｐ側端子の対地電圧と前記ｎ側端子の対地電圧の変化が前記スイッチング作動に伴い相補的に変化するように機能する逆流用インダクタであり、前記昇圧用インダクタおよび前記逆流用インダクタにコモンモード電流が流れるコモンモードにおいて、前記昇圧用インダクタおよび前記逆流用インダクタの合成インダクタと、前記回路ユニットに存在する浮遊容量とから構成されることとなるＬＣ回路を、コモンモードＬＣ回路とした場合において、前記コモンモードＬＣ回路の臨界制動抵抗値に、前記制動抵抗素子の抵抗値を設定したことを特徴とする。
【００３４】
ここで、コモンモードＬＣ回路のインピーダンスの大きさが最小になる周波数（直列共振周波数）で、コモンモード電流は最大となる。なお、このような共振周波数での振動を最短で減衰させる抵抗値が臨界制動抵抗値である。
【００３５】
この点を鑑みた上記発明では、制動抵抗素子の抵抗値を臨界制動抵抗値に設定するので、コモンモード電流Ｉｃｏｍの直列共振周波数成分を無くすことができるので、コモンモード電流Ｉｃｏｍを効果的に低減させることができる。
【００３６】
第４の発明では、前記スイッチ素子、前記昇圧用制限手段および前記直流化用制限手段の少なくとも１つにはヒートシンクが取り付けられており、前記制動抵抗素子は、前記ヒートシンクと前記筐体との間に直列接続されていることを特徴とする。
【００３７】
これによれば、ヒートシンクと筐体との間に制動抵抗素子を接続させるので、その接続作業を簡単にできる。
【００３８】
第５の発明は、直流電源と電気負荷の間に直列接続された昇圧用インダクタと、前記電気負荷に並列接続されるスイッチ素子と、前記電気負荷の側から前記昇圧用インダクタの側へ電流が流れることを制限する昇圧用制限手段と、を備え、前記スイッチ素子をスイッチング作動させることにより、前記電気負荷へ供給される電力の平均電圧を制御する昇圧型チョッパ回路に適用されることを前提とする。そして、前記スイッチ素子のうち前記昇圧用インダクタが接続される側のｐ側端子とは反対側のｎ側端子と前記直流電源の間に直列接続され、前記ｐ側端子の対地電圧と前記ｎ側端子の対地電圧の変化が前記スイッチング作動に伴い相補的に変化するように機能する逆流用インダクタと、前記ｎ側端子と前記電気負荷の間に直列接続され、前記ｎ側端子から前記電気負荷へ電流が流れることを制限することで、前記電気負荷の両端と対地間の浮遊容量には直流成分の電圧が印加されることとなるように機能する直流化用制限手段と、を備えた昇圧型チョッパ回路の設計方法である。
【００３９】
そして、前記昇圧用インダクタのインダクタンスをＬ１、前記逆流用インダクタのインダクタンスをＬ２、一方の電極が前記ｐ側端子と同電位となっている寄生コンデンサの浮遊容量をＣｐ、一方の電極が前記ｎ側端子と同電位となっている寄生コンデンサの浮遊容量をＣｎとした場合において、前記浮遊容量Ｃｐ、Ｃｎを試験計測または数値解析により取得する第１手順と、前記第１手順により取得した浮遊容量Ｃｐ、Ｃｎの値に基づき、Ｌ１・Ｃｐ＝Ｌ２・Ｃｎとの関係を満たすように前記昇圧用インダクタおよび前記逆流用インダクタを選定する第２手順と、を備えることを特徴とする。
【００４０】
上記発明は要するに、第１の発明の昇圧型チョッパ回路の設計方法であり、浮遊容量Ｃｐ、Ｃｎを試験計測または数値解析により取得し、その取得した浮遊容量Ｃｐ、Ｃｎの値に基づき、Ｌ１・Ｃｐ＝Ｌ２・Ｃｎとの関係（等式）を満たすように昇圧用インダクタおよび逆流用インダクタを選定する。そのため、先述した各種バラツキに起因して、前記等式が実際には満たされていなかったとしても、前記等式に近くなるよう、昇圧用インダクタおよび逆流用インダクタが選定されるので、コモンモード電流Ｉｃｏｍの抑制を図ることができる。
【００４１】
第６の発明では、前記昇圧用インダクタ、前記逆流用インダクタおよび前記スイッチ素子を有して構成される回路ユニットと、前記回路ユニットを収容する筐体との間には、前記昇圧用インダクタおよび前記逆流用インダクタに流れるコモンモード電流を抑制させる制動抵抗素子が直列接続されており、前記昇圧用インダクタおよび前記逆流用インダクタにコモンモード電流が流れるコモンモードにおいて、前記昇圧用インダクタおよび前記逆流用インダクタの合成インダクタと、前記回路ユニットに存在する浮遊容量とから構成されることとなるＬＣ回路を、コモンモードＬＣ回路とした場合において、前記ＬＣ回路の臨界制動抵抗値を試験計測または数値解析により取得する第３手順と、前記第３手順により取得した臨界制動抵抗値となる前記制動抵抗素子を選定する第４手順と、を備えることを特徴とする。
【００４２】
上記発明は要するに、第３の発明の昇圧型チョッパ回路の設計方法であり、ＬＣ回路の臨界制動抵抗値を試験計測または数値解析により取得し、その取得した臨界制動抵抗値となる制動抵抗素子を選定する。そのため、制動抵抗素子により低減されるコモンモード電流Ｉｃｏｍが共振周波数のコモンモード電流Ｉｃｏｍとなるようにすることを、高精度で実現できる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態に係る昇圧型チョッパ回路を示す回路図。
【図２】図１のチョッパ回路を設計するにあたり、インダクタの選定手順を示すフローチャート。
【図３】図１のチョッパ回路を設計するにあたり、制動抵抗素子の選定手順を示すフローチャート。
【図４】コモンモード電流の強度と周波数との関係を表した強度分布グラフ。
【図５】従来回路をスイッチング作動させた時の、各部位の電位差の変化を説明する図。
【図６】図１のチョッパ回路をスイッチング作動させた時の、各部位の電位差の変化を説明する図。
【図７】図１のチョッパ回路をスイッチング作動させた時の、コモンモード電圧とノーマルモード電圧の計算式を説明する図。
【図８】図１のチョッパ回路をスイッチング作動させた時の、寄生コンデンサＦｐｄ，Ｆｎｄの電位差ＶＰＲ，ＶＮＲの変化を説明する図。
【図９】従来の昇圧型チョッパ回路を示す回路図。
【図１０】本発明者らが検討した昇圧型チョッパ回路を示す回路図。
【発明を実施するための形態】
【００４４】
以下、本発明を具体化した一実施形態について、図面を参照しつつ説明する。なお、本実施形態にかかる昇圧型チョッパ回路は、車両に搭載されたインバータに適用されたものであり、前記車両には、走行用モータおよび内燃機関を走行駆動源としたハイブリッド車両を想定している。
【００４５】
図１は、車両に搭載された直流電源１０、車両に搭載された各種の電気負荷２０、および前記インバータを構成する昇圧型のチョッパ回路３０を示す。チョッパ回路３０の入力端子Ｔｉｎには直流電源１０が接続されており、チョッパ回路３０の出力端子Ｔｏｕｔには電気負荷２０が接続されている。
【００４６】
チョッパ回路３０は、直流電源１０と電気負荷２０の間に直列接続される第１インダクタ３１（昇圧用インダクタ）と、電気負荷２０に並列接続されるスイッチ素子３３とを備えている。スイッチ素子３３のスイッチング作動は、図示しないマイクロコンピュータにより制御される。なお、スイッチ素子３３は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＭＯＳ−ＦＥＴ等の半導体スイッチであり、図１の例ではＩＧＢＴを採用している。なお、図１中の符号３６はＩＧＢＴの寄生ダイオードを示す。
【００４７】
そして、スイッチ素子３３のコレクタ側（ｐチャネル側）が第１インダクタ３１に接続されている。一方、スイッチ素子３３のエミッタ側（ｎチャネル側）と直流電源１０との間には、第２インダクタ３２（逆流用インダクタ（逆電流発生手段））が直列接続されている。なお、以下の説明ではスイッチ素子３３のコレクタ側をｐ側、エミッタ側をｎ側と記載する。なお、スイッチ素子３３のコレクタ端子がｐ側端子、エミッタ端子がｎ側端子に相当する。
【００４８】
電気負荷２０の高電位側と第１インダクタ３１との間には、アノード側が第１インダクタ３１に接続される向きに第１ダイオード３５（昇圧用制限手段）が直列接続されている。これにより、電気負荷２０の高電位側からスイッチ素子３３の側へは電流が流れなくなる。電気負荷２０の低電位側と第２インダクタ３２との間には、アノード側が電気負荷２０に接続される向きに第２ダイオード３７（直流化用制限手段）が直列接続されている。これにより、スイッチ素子３３の側から電気負荷２０の低電位側へは電流が流れなくなる。第１ダイオード３５のカソード側と、第２ダイオード３７のアノード側とに接続された平滑コンデンサ３４が、電気負荷２０に並列接続されている。この平滑コンデンサ３４の静電容量は、後述する各種浮遊容量Ｃｐ、Ｃｎに比べて十分に大きい。
【００４９】
スイッチ素子３３をスイッチング作動させることにより、以下に説明するノーマルモードでチョッパ回路３０が動作して、電気負荷２０へ供給される電力の平均電圧が制御される。すなわち、スイッチ素子３３をオン作動させると、直流電源１０→第１インダクタ３１→スイッチ素子３３→第２インダクタ３２→直流電源１０といった経路で電流が流れる（図９中の符号Ｉｏｎｐ，Ｉｏｎｎ参照）。この時、第１インダクタ３１に磁気エネルギが蓄積される。
【００５０】
一方、スイッチ素子３３をオフ作動させると、直流電源１０→第１インダクタ３１→第１ダイオード３５→電気負荷２０→第２ダイオード３７→第２インダクタ３２→直流電源１０といった経路で電流が流れる（図９中の符号Ｉｏｆｆｐ，Ｉｏｆｆｎ参照）。この時、直流電源１０からの出力に先述した磁気エネルギが加えられるので、直流電源１０よりも高い電圧が電気負荷２０へ印加されることとなる。これにより、出力端子Ｔｏｕｔの平均電圧（出力電圧Ｖｏｕｔ）は入力端子Ｔｉｎの電圧（入力電圧Ｖｉｎ）よりも高くなるよう昇圧される。
【００５１】
なお、この昇圧の度合いは、スイッチ素子３３による流通率α（α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を制御することで調整される。Ｔｏｎはオン作動時間、Ｔｏｆｆはオフ作動時間である。ちなみに、平滑コンデンサ３４は、スイッチ素子３３のオフ作動時に充電され、スイッチ素子３３のオン作動時には電気負荷２０へ放電する。これにより、出力電圧Ｖｏｕｔの脈動が低減される。
【００５２】
次に、チョッパ回路３０にコモンモード電流Ｉｃｏｍが流れる経路等について説明する。
【００５３】
チョッパ回路上の所定部位（図示しないフレームグランド）と筐体４０とを電気的に接続させることで、チョッパ回路３０は接地されている。しかしながら、スイッチ素子３３をスイッチング作動させることに伴い、以下に説明する寄生コンデンサＦｎ、Ｆｐの電圧が上昇と下降を繰り返すことになるので、寄生コンデンサＦｎ、Ｆｐの充放電が繰り返しなされてしまいコモンモード電流（符号Ｉｃｏｍｐ，Ｉｃｏｍｎ，Ｉｃｏｍ参照）が流れてしまう。
【００５４】
寄生コンデンサＦｎ、Ｆｐの具体例を以下に説明すると、スイッチ素子３３や第１ダイオード３５、第２ダイオード３７等の発熱素子には、絶縁体を介してヒートシンク３０ｈが取り付けられており、このヒートシンク３０ｈと発熱素子３３，３５，３７との間で寄生コンデンサが形成されてしまう。また、チョッパ回路３０の回路基板上に存在する配線パターンと筐体４０との間でも、寄生コンデンサ（浮遊コンデンサ）が形成されてしまう。なお、図１では、各部位で形成される寄生コンデンサを合成したものを、スイッチ素子３３のｐ側における寄生コンデンサＦｐとｎ側における寄生コンデンサＦｎとに分けて記載している。
【００５５】
そして、ヒートシンク３０ｈと筐体４０との間には、制動抵抗素子３８が直列接続されている。なお、筐体４０内部に収容されている各種電子部品３１〜３７およびヒートシンク３０ｈを含めたユニットが「回路ユニット」に相当する。図１の例では、これらの電子部品３１〜３７が共通の基板に実装されていることを想定している。以下、制動抵抗素子３８、第１インダクタ３１および第２インダクタ３２を選定する手順（チョッパ回路３０の設計方法）について、図２および図３を用いて説明する。
【００５６】
図２および図３は、チョッパ回路３０の設計作業者による設計の手順を示すフローチャートであり、車種毎に異なる仕様に設計されたチョッパ回路３０毎に、図２の作業が実施される。なお、同一仕様のチョッパ回路３０については、代表となるチョッパ回路についてのみ図２の作業を実施する。
【００５７】
先ず、図２のステップＳ１０（第１手順）の作業において、スイッチ素子３３、第１ダイオード３５、第２ダイオード３７（発熱素子）のそれぞれに取り付けられているヒートシンク３０ｈと、発熱素子３３，３５，３７との間で形成される寄生容量であって、スイッチ素子３３のｐ側に形成される寄生容量Ｃｈｐおよびｎ側に形成される寄生容量Ｃｈｎを、試験により計測する。
【００５８】
続くステップＳ１１（第１手順）の作業では、チョッパ回路３０の回路基板上に存在する配線パターンと筐体４０との間で形成される浮遊容量であって、スイッチ素子３３のｐ側に形成される浮遊容量Ｃｆｐおよびｎ側に形成される浮遊容量Ｃｆｎを、シミュレーションにより数値解析する。
【００５９】
続くステップＳ１２（第１手順）の作業では、ステップＳ１０，Ｓ１１にて計測および解析した各種容量Ｃｈｐ，Ｃｈｎ，Ｃｆｐ，Ｃｆｎに基づき、ｐ側全体の寄生容量Ｃｐおよびｎ側全体の寄生容量Ｃｎを算出する。図１に示す構成のチョッパ回路３０であれば、Ｃｐ＝Ｃｈｐ＋Ｃｆｐ、Ｃｎ＝Ｃｈｎ＋Ｃｆｎとの式により算出される。
【００６０】
続くステップＳ１３（第２手順）の作業では、第１インダクタ３１のインダクタンスをＬ１、第２インダクタ３２のインダクタンスをＬ２とした場合において、ステップＳ１２で算出した寄生容量ＣｐにＬ１を乗算した値が、寄生容量ＣｎにＬ２を乗算した値と一致するよう（式Ａを満たすよう）、第１インダクタ３１および第２インダクタ３２を選定する。
【００６１】
〔式Ａ〕・・・Ｌ１×Ｃｐ＝Ｌ２×Ｃｎ
以上により、図２の手順にしたがって、第１インダクタ３１および第２インダクタ３２が選定される。
【００６２】
次に、図３のステップＳ２０（第３手順）の作業において、図２の作業により選定された第１インダクタ３１および第２インダクタ３２の、巻線容量ＣＬ１，ＣＬ２を、試験により計測する。なお、これらの巻線容量ＣＬ１，ＣＬ２は、第１インダクタ３１および第２インダクタ３２の設計仕様として提供されている値を用いてもよい。
【００６３】
続くステップＳ２１（第３手順）の作業では、図２のステップＳ１２で算出した寄生容量Ｃｐと、ステップＳ１３により決定したインダクタンスＬ１，Ｌ２と、ステップＳ２０で取得した巻線容量ＣＬ１，ＣＬ２に基づき、臨界制動抵抗値Ｒｃを算出する。
【００６４】
この臨界制動抵抗値Ｒｃは、ここで、コモンモード電流が流れている時には、第１インダクタ３１および第２インダクタ３２の合成インダクタと、巻線容量ＣＬ１，ＣＬ２および寄生容量Ｃｐの合成容量とからＬＣ回路（コモンモードＬＣ回路）が構成されているみなすことができる。続くステップＳ２２（第４手順）の作業では、ステップＳ２１で算出した臨界制動抵抗値Ｒｃの抵抗素子を、制動抵抗素子３８として選定する。
【００６５】
図４は、コモンモード電流Ｉｃｏｍの強度と周波数との関係を数値解析して得られた強度分布グラフであり、（ａ）は、図９に示す従来回路３０Ａにおける強度分布、（ｂ）は、第２インダクタ３２を備えた図１のチョッパ回路３０における強度分布であって、式Ａの左辺の値と右辺の値が完全に一致してバランスしている時の強度分布である。なお、図中の一点鎖線は、（ａ）に示す強度分布のピーク値の変化を示す。そして、（ａ）（ｂ）の比較から、第２インダクタ３２を設けることによりコモンモード電流の強度が全ての周波数において減少することが分かる。
【００６６】
しかし、第１および第２インダクタ３１，３２の機差バラツキにより実際のインダクタンスＬ１，Ｌ２は設計値からずれている。また、図２のステップＳ１０，Ｓ１１で取得した容量は、精度バラツキにより実際の容量からずれていることが実情である。つまり、式Ａの左辺と右辺の値は完全にバランスすることはない。
【００６７】
図４（ｃ）は、第２インダクタ３２を備えた図１のチョッパ回路３０（但し制動抵抗素子３８は取り除かれている）において、式Ａの左辺と右辺の値を１０％だけ異なるようにアンバランスにした場合における強度分布を示す。（ｂ）（ｃ）の比較から、（ｃ）に示すアンバランス時には（ｂ）に示す完全バランス時に比べてコモンモード電流の強度が高くなることが分かる。さらに、（ｃ）のアンバランス時には、共振周波数ｆｐにおけるコモンモード電流の強度（図中の符号Ｐ参照）が最も高くなることが分かる。この共振周波数ｆｐは、先述したコモンモードＬＣ回路の共振周波数である。
【００６８】
図４（ｄ）は、第２インダクタ３２および制動抵抗素子３８を備えた図１のチョッパ回路３０において、式Ａの左辺と右辺の値を１０％だけ異なるようにアンバランスにした場合における強度分布を示す。（ｃ）（ｄ）の比較から、コモンモードＬＣ回路の臨界制動抵抗値に設定された制動抵抗素子３８を備えることにより、共振周波数ｆｐにおけるコモンモード電流が低減されることが分かる。
【００６９】
図５は、図９に示す従来回路３０Ａをスイッチング作動させた時の、各部位の電位差の変化を説明する図であり、図中の矢印は電位差の向きを表している。例えば、図５（ａ）中の符号Ｖｃｅは、スイッチ素子３３の両端の電位差を表しており、ｐ側の電位がｎ側の電位より高い場合の電位差Ｖｌｐを正の値として、（ｂ）にその変化を示している。同様にして、インダクタ３１の両端の電位差Ｖｌｐの変化を（ｃ）に示し、寄生コンデンサＦｐ，Ｆｎの両端の電位差ＶＰＧ，ＶＮＧの変化を（ｄ）に示す。また、コモンモード時における回路３０全体の対地電圧Ｖｃｏｍ、およびノーマルモード時における出力端子Ｔｏｕｔの電圧Ｖｎｏｒ(出力電圧Ｖｏｕｔに相当)の変化を（ｅ）に示す。
【００７０】
図５（ｂ）（ｃ）に示すように、スイッチ素子３３をオン作動させると、Ｖｃｅはゼロになり、Ｖｌｐは直流電源１０の電圧（１５０Ｖ）の分だけプラスの値となる。一方、スイッチ素子３３をオフ作動させると、直流電源１０の電圧（１５０Ｖ）から昇圧された電圧（３００Ｖ）の分だけＶｃｅはプラスの値となり、Ｖｌｐは第１インダクタ３１のリアクタンスの分だけマイナスの値となる。
【００７１】
図５（ｄ）に示すように、ＶＰＧの変化はＶｃｅと同じになる。また、ＶＮＧは、オン作動時およびオフ作動時のいずれにおいても常時ゼロである。そして、コモンモード電圧Ｖｃｏｍは、ＶＰＧとＶＮＧの平均であるとみなすことができるので、Ｖｃｏｍは、スイッチ素子３３のオン作動時にはゼロ、オフ作動時には１５０Ｖとなる（図５（ｅ）参照）。なお、ＶｎｏｒはＶｃｅと同じ値となるように変化する。
【００７２】
以上により、第２インダクタ３２を備えていない従来回路３０Ａでは、ＶＮＧが常時一定（ゼロ）であり、ＶＰＧがスイッチング作動に伴い変化するので、Ｖｃｏｍはスイッチング作動に伴い変化することとなる。よって、寄生コンデンサＦｐの充放電が繰り返されることとなるため、寄生コンデンサＦｐを通じてコモンモード電流Ｉｃｏｍが筐体４０から漏れ出ることが、図５に示す電位差の変化から明らかである。
【００７３】
図６は、図１に示す回路３０をスイッチング作動させた時の、各部位の電位差の変化を説明する図であり、図中の矢印は電位差の向きを表している。例えば、図６（ａ）中の符号Ｖｌｐは、第１インダクタ３１の両端の電位差を表しており、直流電源１０側の電位がスイッチ素子３３側の電位より高い場合の電位差Ｖｌｐを正の値とする。また、符号Ｖｌｎは、第２インダクタ３２の両端の電位差を表しており、スイッチ素子３３側の電位が直流電源１０側の電位より高い場合の電位差Ｖｌｎを正の値とする。
【００７４】
図６（ｂ）に示すＶｃｅの変化は図５（ｂ）と同じである。そして、図６（ｃ）に示すように、Ｖｌｐの変化とＶｌｎの変化は同じになる。具体的には、スイッチ素子３３をオン作動させると、Ｖｌｐ，Ｖｌｎはともにプラスの値になる。なお、この時のＶｌｐ＋Ｖｌｎは直流電源１０の電圧（１５０Ｖ）と一致する（但し、スイッチ素子３３のオン電圧は無視する）。一方、スイッチ素子３３をオフ作動させると、Ｖｌｐ，Ｖｌｎはともにマイナスの値になる。なお、この時のＶｌｐ＋Ｖｌｎの絶対値は直流電源１０の電圧（１５０Ｖ）と一致する。
【００７５】
図６（ｄ）に示すように、ＶＮＧの変化はＶｌｎと同じになる。また、ＶＰＧの変化はＶｃｅ＋Ｖｌｐと同じになる。そのため、ＶＰＧとＶＮＧは相補的に変化することとなる。つまり、ＶＰＧが高くなる時にはＶＮＧが低くなり、ＶＰＧが低くなる時にはＶＮＧが高くなる。また、第１インダクタ３１と第２インダクタ３２のインダクタンスが同じである場合、ＶＰＧの絶対値とＶＰＧの絶対値は同じになる。そして、コモンモード電圧Ｖｃｏｍは、ＶＰＧとＶＮＧの平均であるとみなすことができるので、Ｖｃｏｍは、スイッチ素子３３のオン作動時、オフ作動時のいずれであっても、一定の値（直流電源１０の電圧の半分の値）となる（図５（ｅ）参照）。なお、ＶｎｏｒはＶｃｅと同じ値となるように変化する。
【００７６】
以上により、第２インダクタ３２を備えるチョッパ回路３０では、ＶＰＧとＶＮＧが相補的に変化するようにできるので、スイッチング作動させてもＶｃｏｍは一定の値（７５Ｖ）となり変化しない。よって、スイッチング作動に伴う寄生コンデンサＦｐの充放電は生じないので、寄生コンデンサＦｐを通じてコモンモード電流Ｉｃｏｍが筐体４０から漏出しないことが、図６に示す電位差の変化から明らかである。
【００７７】
図７は、Ｖｃｏｍが一定の値（図６の例では７５Ｖ）になることを計算式で説明する図である。なお、図７（ａ）中の矢印は、図６（ａ）と同様にして電位差の向きを表している。但し、符号ｉに示す矢印は電流の向きを示す。
【００７８】
ＶＰＧ，ＶＮＧは、図７（ｂ）に示すように表すことができる。一方、Ｖｃｏｍは、先述したように（ＶＰＧ＋ＶＮＧ）／２と表すことができるので、この式に図７（ｂ）に示すＶＰＧ，ＶＮＧの式を代入すれば、図７（ｃ）のように展開できる。そして、Ｌ１＝Ｌ２に設定すれば、Ｖｃｏｍ＝（２ＶＤＧ＋Ｖｄ）／２と表すことができ、このことは、Ｖｃｏｍが一定となることを意味する。つまり、コモンモード電流Ｉｃｏｍは流れない。なお、図６（ｅ）の例では、ＶＤＧ＝０となっていたため、Ｖｃｏｍ＝Ｖｄ／２となっている。
【００７９】
図７（ｄ）は、ノーマルモード時の出力電圧Ｖｎｏｒを表した式であり、スイッチ素子３３のオン作動時にはゼロであり、オフ作動時にはＶｃｅとなることを表す。なお、図６（ｅ）の例では、Ｖｃｅ＝３００Ｖとなっている。
【００８０】
このように図６および図７は、先述した式Ａを満たす第２インダクタ３２を備えることにより、コモンモード電流Ｉｃｏｍが流れなくなることを示しているが、先述したように、実際には式Ａを完全に満たすようにすることは困難であり、コモンモード電流Ｉｃｏｍは僅かに流れることとなる（図４（ｃ）（ｄ）参照）。
【００８１】
図８は、このようにコモンモード電流Ｉｃｏｍが流れていることを前提とした、第２ダイオード３７を備えることによる効果を説明する図である。図８（ａ）中の符号Ｆｐ，Ｆｎは、スイッチ素子３３のｐ側およびｎ側に寄生する寄生コンデンサであって、第１ダイオード３５および第２ダイオード３７に対してスイッチ素子３３の側に存在する寄生コンデンサを示す。また、図８（ａ）中の符号Ｆｐｄ，Ｆｎｄは、スイッチ素子３３のｐ側およびｎ側に寄生する寄生コンデンサであって、第１ダイオード３５および第２ダイオード３７に対して電気負荷２０の側に存在する寄生コンデンサを示す。なお、図８（ａ）中の矢印は、図６（ａ）と同様にして電位差の向きを表している。
【００８２】
図８（ｂ）に示すＶｃｅの変化は図５（ｂ）および図６（ｂ）と同じである。そして、図８（ｃ）に示すように、第１ダイオード３５の電位差ＶＤＰと第２ダイオード３７の電位差ＶＤＮとは、スイッチ素子３３のスイッチング作動に伴い相補的に変化することとなる。
【００８３】
具体的には、オン作動時において、電気負荷２０からスイッチ素子３３のｐ側へは第１ダイオード３５により電流が流れない。そのため、第１ダイオード３５の平滑コンデンサ３４側の電位がスイッチ素子３３側の電位よりも高くなる。よって、第１ダイオード３５の電位差ＶＤＰはマイナスになる。また、オン作動時において、電気負荷２０からスイッチ素子３３のｎ側へは第２ダイオード３７により流れない。そのため、第２ダイオード３７の平滑コンデンサ３４側の電位がスイッチ素子３３側の電位よりも低くなる。よって、第２ダイオード３７の電位差ＶＤＮはプラスになる。
【００８４】
つまり、オン作動に伴いＶＤＮがプラスの値になった時にはＶＤＰがマイナスの値になる。しかも、ＶＤＮの絶対値とＶＤＰの絶対値は同じになる。なお、オフ作動時には、第１ダイオード３５および第２ダイオード３７に電流が流れるため、図８（ｃ）に示すように、ＶＤＰ，ＶＤＮの値はゼロになる。これに対し、第２ダイオード３７が設けられていなければ、オン作動時およびオフ作動時のいずれにおいてもＶＤＮは常時ゼロとなり、ＶＤＰは、図８（ｃ）中の一点鎖線に示すように変化する。
【００８５】
このように、第２ダイオード３７を設けることで、オン作動時のＶＤＮがプラス側に持ち上げられ、さらに、オン作動時のＶＤＮとＶＤＰの絶対値は一致する。そのため、寄生コンデンサＦｐｄの電位差ＶＰＲおよび寄生コンデンサＦｎｄの電位差ＶＮＲは、それぞれ一定の値となる（図８（ｄ）参照）。換言すれば、寄生コンデンサＦｐｄおよびＦｎｄには直流電圧が印加されるだけであり、交流電圧は印加されない。ちなみに、第２ダイオード３７が設けられていなければ、オン作動時およびオフ作動時のいずれにおいてもＶＮＲは常時ゼロとなり、ＶＰＲは、図８（ｄ）中の一点鎖線に示すように変化する。
【００８６】
以上により、第２ダイオード３７を備えるチョッパ回路３０では、ＶＤＰとＶＤＮが相補的に変化するので、スイッチング作動させてもＶＰＲとＶＮＲは一定の値となり変化しない。よって、スイッチング作動に伴う寄生コンデンサＦｐｄ，Ｆｎｄの充放電は生じないので、寄生コンデンサＦｐｄ，Ｆｎｄを通じてコモンモード電流Ｉｃｏｍが筐体４０から漏出しないことが、図８に示す電位差の変化から明らかである。このことは、チョッパ回路３０内部においては、寄生コンデンサＦｐを通じて筐体４０からコモンモード電流Ｉｃｏｍが漏出するものの、出力端子Ｔｏｕｔに接続されている電気負荷２０に起因した寄生コンデンサＦｐｄを通じては、筐体４０からコモンモード電流Ｉｃｏｍが漏出しないことを意味する。
【００８７】
次に、以上に詳述した本実施形態による効果を要約して説明する。
【００８８】
すなわち、本実施形態では、Ｌ１×Ｃｐ＝Ｌ２×Ｃｎを満たすように選定された第２インダクタ３２を備えるので、図６（ｅ）に示す如くＶｃｏｍが変化することを抑制できる。よって、図４（ａ）に示すコモンモード電流を、図４（ｃ）に示す状態にまで低減できる。
【００８９】
また、第２ダイオード３７を備えるので、図８（ｄ）に示すように、電気負荷２０に起因した寄生コンデンサＦｐｄの電位差ＶＰＲを一定にできるので、電気負荷２０に起因した寄生コンデンサＦｐｄを通じては筐体４０からコモンモード電流Ｉｃｏｍが漏出しないようにできる。よって、電気負荷２０の仕様や配置等に応じて変化する寄生コンデンサＦｐｄの浮遊容量とは無関係に、チョッパ回路３０内部の寄生コンデンサＦｐの浮遊容量Ｃｐ，Ｃｎに基づき、Ｌ１×Ｃｐ＝Ｌ２×Ｃｎを満たすように第１インダクタ３１および第２インダクタ３２を選定できるようになる。よって、出力端子Ｔｏｕｔに接続される電気負荷２０の状況に影響されずに共通した第１および第２インダクタ３１，３２を選定することはでき、チョッパ回路３０の共通化を図ることができる。
【００９０】
また、臨界制動抵抗値Ｒｃの抵抗素子を制動抵抗素子３８として選定するので、最も電流強度が高くなる周波数（共振周波数ｆｐ）のコモンモード電流を、制動抵抗素子３８により低減できるので、コモンモード電流を効果的に低減できる。なお、コモン電流経路のインピーダンスの大きさが最大となるように第１及び第２インダクタ３１，３２を選定（例えばＬ１＝Ｌ２となるように選定）して、コモンモード電流の低減促進を図ることが望ましい。
【００９１】
（他の実施形態）
本発明は上記実施形態の記載内容に限定されず、以下のように変更して実施してもよい。また、各実施形態の特徴的構成をそれぞれ任意に組み合わせるようにしてもよい。
【００９２】
・図１の例では、直流電源１０に直流電池を採用しているが、交流電源と整流素子とを備えた装置であって、整流された直流電気を出力する装置を直流電源１０として採用するようにしてもよい。
【００９３】
・図１の例では、ヒートシンク３０ｈと筐体４０の間に制動抵抗素子３８を接続しているが、回路パターンの所定部位と筐体４０の間に制動抵抗素子３８を接続するようにしてもよい。
【００９４】
・図２のステップＳ１０では、ヒートシンク容量を試験計測により取得しているが、数値解析により取得するようにしてもよい。また、図２のステップＳ１１では、数値解析により浮遊容量を取得しているが、試験計測により取得するようにしてもよい。
【００９５】
・上記各実施形態では、昇圧用制限手段および直流化用制限手段としてダイオード３５，３７を採用しているが、これらのダイオード３５，３７に替えて、ＩＧＢＴやＭＯＳ−ＦＥＴ等の半導体スイッチを採用してもよい。この場合、上記各実施形態においてダイオード３５，３７が電流の流れを制限しているタイミングで半導体スイッチをオフ作動させ、ダイオード３５，３７に順方向の電流が流れているタイミングで半導体スイッチをオン作動させればよい。
【００９６】
・上記各実施形態では、逆電流発生手段として第２インダクタ３２を採用しているが、このようなインダクタに替えて、次のように電圧を印加する回路を採用してもよい。すなわち、スイッチ素子３３のｐ側端子の電位を検知し、検知した電位とは正負逆向きの電位をスイッチ素子３３のｎ側端子に印加する回路である。換言すれば、ｐ側電位の変化をカレントとして相補的に変化する電位をｎ側端子に印加する回路である。
【符号の説明】
【００９７】
１０…直流電源、２０…電気負荷、３０…昇圧型チョッパ回路、３０ｈ…ヒートシンク、３１…第１インダクタ（昇圧用インダクタ）、３３…スイッチ素子、３２…第２インダクタ（逆流用インダクタ（逆電流発生手段））、３５…第１ダイオード（昇圧用制限手段）、３７…第２ダイオード（直流化用制限手段）、３８…制動抵抗素子、４０…筐体、Ｓ１０，Ｓ１１，Ｓ１２…第１手順、Ｓ１３…第２手順、Ｓ２０，Ｓ２１…第３手順、Ｓ２２…第４手順。
【図１】
0005724606.tif 000002
【図２】
0005724606.tif 000003
【図３】
0005724606.tif 000004
【図４】
0005724606.tif 000005
【図５】
0005724606.tif 000006
【図６】
0005724606.tif 000007
【図７】
0005724606.tif 000008
【図８】
0005724606.tif 000009
【図９】
0005724606.tif 000010
【図１０】
0005724606.tif 000011