(57)【特許請求の範囲】
【請求項１】
素子部とその素子部の周囲に位置する終端部とを有する半導体基板を備えており、
前記半導体基板の前記素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されており、
前記半導体基板の前記終端部には、前記トランジスタ構造がオフしたときに、インパクトイオンを発生させるインパクトイオン発生構造が形成されており、
前記インパクトイオン発生構造は、前記半導体基板の表面から裏面方向に向けて伸びている凸型構造であり、前記トランジスタ構造がオフしたときに、電位分布を密集させており、
前記半導体基板は、前記素子部と前記終端部に連続して形成されているスーパージャンクション層を有しており、
前記半導体基板は、前記スーパージャンクション層上に形成されているとともに、前記素子部と前記終端部に連続して形成されているｐ型半導体層を有しており、
前記凸型構造が、前記ｐ型半導体層内に設けられており、前記スーパージャンクション層に接していない半導体装置。
【請求項２】
素子部とその素子部の周囲に位置する終端部とを有する半導体基板と、
前記終端部の前記半導体基板上に形成されているＬＯＣＯＳ酸化膜と、を備えており、
前記半導体基板の前記素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されており、
前記半導体基板の前記終端部には、前記トランジスタ構造がオフしたときに、インパクトイオンを発生させるインパクトイオン発生構造が形成されており、
前記インパクトイオン発生構造が、前記ＬＯＣＯＳ酸化膜よりも前記素子部側に設けられている半導体装置。
【請求項３】
素子部とその素子部の周囲に位置する終端部とを有する半導体基板と、
前記素子部の前記半導体基板上に形成されている主電極と、
前記終端部の前記半導体基板上に形成されているＬＯＣＯＳ酸化膜と、
そのＬＯＣＯＳ酸化膜上に形成されているフィールドプレート電極と、を備えており、
前記半導体基板の前記素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されており、
前記半導体基板の前記終端部には、前記トランジスタ構造がオフしたときに、インパクトイオンを発生させるインパクトイオン発生構造が形成されており、
前記主電極は、前記トランジスタ構造に接続されており、
前記主電極と前記フィールドプレート電極は、前記素子部と前記終端部の境界において離間している半導体装置。
【請求項４】
前記インパクトイオン発生構造は、前記半導体基板の表面から裏面方向に向けて伸びている凸型構造であり、前記トランジスタ構造がオフしたときに、電位分布を密集させる請求項２又は３に記載の半導体装置。
【請求項５】
前記凸型構造が、ｎ型の拡散領域である請求項１又は４に記載の半導体装置。
【請求項６】
前記凸型構造が、前記半導体基板に対して電気的に絶縁している請求項１又は４に記載の半導体装置。
【請求項７】
前記凸型構造が、絶縁部とその絶縁部で被覆された導電部を有しており、前記導電部がフローティングである請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内蔵ダイオードを有する半導体装置に関する。
【背景技術】
【０００２】
例えば、ハイブリッド車両又は電気車両に搭載される交流モータを駆動するために、直流電力を交流電力に変換する電力変換装置の開発が進められている。この種の電力変換装置は、直流電源の正極性側に接続される高圧側配線と直流電源の負極性側に接続される低圧側配線の間に設けられているインバータ回路を備えている。インバータ回路は、単相ユニット回路の複数個が並列に接続された構成を備えている。
【０００３】
図１１に、インバータ回路に設けられている単相ユニット回路の概要を示す。図１１に示されるように、単相ユニット回路は、直流電源１１２の高圧側配線１１２Ｈと低圧側配線１１２Ｌの間に直列に接続されている一対の半導体装置１１０ａ，１１０ｂを備えている。高圧側半導体装置１１０ａと低圧側半導体装置１１０ｂの接続点がモータ１１８に接続されている。各半導体装置１１０ａ，１１０ｂは、トランジスタＴｒ１，Ｔｒ２と、そのトランジスタＴｒ１，Ｔｒ２に逆並列に接続されているダイオードＤ１，Ｄ２を備えている。通常、ダイオードＤ１，Ｄ２は、還流ダイオード(FWD：Free Wheel Diode)と称される。特許文献１に示されるように、還流ダイオードは、トランジスタＴｒ１，Ｔｒ２に寄生するダイオード構造を利用して構成されることがある。このような還流ダイオードは特に、内蔵ダイオードと称される。例えば、図１１に示される例では、高圧側半導体装置１１０ａのトランジスタＴｒ１に寄生するｐｎ構造をダイオードＤ１として内蔵させることができ、低圧側半導体装置１１０ｂのトランジスタＴｒ２に寄生するｐｎ構造をダイオードＤ２として内蔵させることができる。
【０００４】
この種のインバータ回路では、ＰＷＭ制御を利用して、高圧側のトランジスタＴｒ１と低圧側のトランジスタＴｒ２のオン／オフが切換えられ、モータ１１８に供給される電流の大きさ及び極性が制御される。図１１には、高圧側のトランジスタＴｒ１と低圧側のトランジスタＴｒ２のオン／オフが切換えられる様子の一例が示されている。
【０００５】
図１１（ａ）に示されるように、高圧側のトランジスタＴｒ１がオンであり、低圧側のトランジスタＴｒ２がオフのとき、トランジスタＴｒ１を介してモータ１１８に向けて電流が供給される。次に、図１１（ｂ）に示されるように、高圧側のトランジスタＴｒ１がオフすると、トランジスタＴｒ１を介した電流の供給が停止される。このとき、モータ１１８に蓄積されたエネルギーにより、低圧側の内蔵ダイオードＤ２に順方向電圧が印加され、その内蔵ダイオードＤ２を介して還流電流が流れる。次に、図１１（ｃ）に示されるように、高圧側のトランジスタＴｒ１がオンすると、低圧側の内蔵ダイオードＤ２に逆方向電圧が印加され、内蔵ダイオードＤ２を介した還流電流が遮断される。
【０００６】
低圧側の内蔵ダイオードＤ２を介して還流電流が流れている状態（図１１（ｂ））では、内蔵ダイオードＤ２を介して注入される多量の正孔が半導体基板内に蓄積される。次に、高圧側のトランジスタＴｒ１がオンした状態（図１１（ｃ））に移行すると、蓄積されていた正孔が半導体基板から消失及び排出されるのに伴って、内蔵ダイオードＤ２に逆回復電流が流れる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２２７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
通常、内蔵ダイオードを有する半導体装置では、その半導体基板に素子部とその素子部の周囲に位置する終端部が形成されている。素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されている。終端部には、素子部のトランジスタ構造がオフしたときに、終端部に向けて空乏層を伸展させる耐圧構造が形成されている。
【０００９】
本発明者らの検討の結果、内蔵ダイオードを有する半導体装置では、逆回復電流に起因するサージ電圧の大きさが、終端部に依存することが分かってきた。図１２に、内蔵ダイオードを有する半導体装置を流れる電流を、素子部と終端部に分けた場合を示す。また、素子部を流れる電流と終端部を流れる電流の合計電流を一点破線で示す。内蔵ダイオードを介して還流電流が流れると、半導体基板の素子部と終端部のそれぞれに正孔と電子が蓄積する。内蔵ダイオードを有する半導体装置では、素子部に蓄積した正孔と電子の消失及び排出速度に比べて、終端部に蓄積した正孔と電子の消失及び排出速度が遅い。通常、サージ電圧の大きさは、逆回復電流のうちの後半の電流変化率に依存する。図１２に示されるように、逆回復電流を素子部と終端部に区別すると、逆回復電流のうちの後半の電流は、終端部を流れる電流が支配的である。このため、逆回復電流の後半の電流変化率は、終端部を流れる逆回復電流によって概ね決定されていることが分かる。このため、内蔵ダイオードを有する半導体装置では、逆回復電流に起因するサージ電圧の大きさが、終端部に依存する。
【００１０】
本明細書で開示される技術は、上記の知見を契機として創作されたものであり、内蔵ダイオードを有する半導体装置のサージ電圧を低減することを目的としている。
【課題を解決するための手段】
【００１１】
本明細書で開示される技術では、サージ電圧の大きさを低減するために、逆回復電流の後半の電流変化率を低減させる。このために、本明細書で開示される技術では、終端部の逆回復電流の変化率を低減させることで、逆回復電流の後半の電流変化率を低減させる。具体的には、逆回復時において、終端部でインパクトイオンを発生させることにより、終端部のキャリア量を増大させ、逆回復電流の後半の電流変化率を低減させる。
【００１２】
すなわち、本明細書で開示される半導体装置は、素子部とその素子部の周囲に位置する終端部とを有する半導体基板を備えている。半導体基板の素子部には、内蔵ダイオード構造を含むトランジスタ構造が形成されている。半導体基板の終端部には、トランジスタ構造がオフしたときに、インパクトイオンを発生させるインパクトイオン発生構造が形成されている。この半導体装置では、逆回復時において、終端部でインパクトイオンを意図的に発生させることにより、終端部のキャリア量を増大させ、逆回復電流の後半の電流変化率を低減させることができる。
【００１３】
インパクトイオン発生構造は、半導体基板の表面から裏面方向に向けて伸びている凸型構造であるのが望ましい。凸型構造は、トランジスタ構造がオフしたときに、電位勾配を局所的に急峻にして電界強度を局所的に強くさせることができる。このように、凸型構造は、電界強度を局所的に強くさせることにより、その電界強度が高くなった部分でインパクトイオンを発生させ、逆回復電流の後半の電流変化率を低減させることができる。
【００１４】
凸型構造は、ｎ型の拡散領域であってもよい。あるいは、凸型構造が、半導体基板に対して電気的に絶縁していてもよい。あるいは、凸型構造が、絶縁部とその絶縁部で被覆された導電部を有しており、その導電部がフローティングとなっている構造であってもよい。いずれの場合も、トランジスタ構造がオフしたときに、電位勾配を局所的に急峻にして電界強度を局所的に強くさせることができる。
【００１５】
半導体基板は、スーパージャンクション層を有していてもよい。スーパージャンクション層は、素子部と終端部に連続して形成されている。半導体基板にスーパージャンクション層が設けられていると、素子部に蓄積した正孔と電子の消失及び排出速度が高速化される。このような半導体装置では特に、逆回復電流の後半の電流の変化率が終端部に依存するという現象が顕在化してくる。本明細書で開示される技術は、スーパージャンクション層を有する半導体装置において特に有用である。
【００１６】
半導体基板にスーパージャンクション層が形成されている場合、半導体基板はさらにｐ型半導体層を有していてもよい。ｐ型半導体層は、スーパージャンクション層上に形成されており、素子部と終端部に連続して形成されている。この場合、凸型構造が、ｐ型半導体層内に設けられており、スーパージャンクション層に接していないのが望ましい。凸型構造は、電位勾配を局所的に急峻にして電界強度を局所的に強くさせる役割を担っている一方で、素子部から終端部に向けて伸展する空乏層を阻害しないことが望ましい。凸型構造が、ｐ型半導体層内に設けられており、スーパージャンクション層に接していなければ、電界強度の局所的な増加と空乏層の伸展を両立させることができる。
【００１７】
本明細書で開示される半導体装置は、終端部の半導体基板上に形成されているＬＯＣＯＳ酸化膜をさらに備えていてもよい。この場合、インパクトイオン発生構造が、ＬＯＣＯＳ酸化膜よりも素子部側に設けられているのが望ましい。このような形態であると、インパクトイオン発生構造が素子部寄りに配置されていることから、トランジスタ構造がオフしたときに、素子部から終端部に向けて伸展する空乏層の範囲内にインパクトイオン発生構造を位置させることができる。
【００１８】
本明細書で開示される半導体装置は、主電極とＬＯＣＯＳ酸化膜とフィールドプレート電極をさらに備えていてもよい。主電極は、素子部の半導体基板上に形成されており、トランジスタ構造に接続される。ＬＯＣＯＳ酸化膜は、終端部の半導体基板上に形成されている。フィールドプレート電極は、ＬＯＣＯＳ酸化膜上に形成されている。この場合、主電極とフィールドプレート電極は、素子部と終端部の境界において離間しているのが望ましい。このような形態によると、主電極とフィールドプレート電極が離間する部分において、電界強度を局所的に強くさせることができるので、その部分でインパクトイオンを発生させ、終端部のキャリア量を増大させ、逆回復電流の後半の電流変化率を低減させることができる。
【発明の効果】
【００１９】
本明細書で開示される技術によると、終端部でインパクトイオンを発生させることにより、終端部のキャリア量を増大させ、逆回復電流の後半の電流変化率を低減させることができる。
【図面の簡単な説明】
【００２０】
【図１】本実施例の電力変換装置の構成の概要を示す。
【図２】本実施例の電力変換装置を構成する半導体装置の一例の断面図を示す。
【図３】本実施例の電力変換装置のオン・オフ動作を示す。
【図４】本実施例の電力変換装置に用いられる半導体装置の逆回復電流とを示す。
【図５】本実施例の電力変換装置を構成する半導体装置の他の一例の断面図を示す。
【図６】本実施例の電力変換装置を構成する半導体装置の他の一例の断面図を示す。
【図７】本実施例の電力変換装置のタイミングチャートの一例を示す。
【図８】本実施例の電力変換装置を構成する半導体装置の素子部の正孔濃度を示す。
【図９】印加するゲート電圧と正孔密度の関係、及び印加するゲート電圧と素子両端間の電圧の関係を示す。
【図１０】本実施例の電力変換装置のタイミングチャートの他の一例を示す。
【図１１】従来の電力変換装置の概要、及び従来の電力変換装置のオン・オフ動作を示す。
【図１２】従来の電力変換装置に用いられる半導体装置の逆回復電流を示す。
【発明を実施するための形態】
【００２１】
本願明細書で開示される技術の特徴を整理しておく。
（第１特徴）  本明細書で開示される半導体装置の駆動方法は、ダイオード構造を介して還流電流が流れているときに、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加工程を備えているのが望ましい。前記ゲート電圧は、第１電圧未満に設定されているのが望ましい。その第１電圧は、ダイオード構造に逆方向電圧が印加されているときの絶縁ゲート構造の閾値電圧であるのが望ましい。
（第２特徴）  第１特徴のゲート電圧印加工程で印加されるゲート電圧は、第２電圧以上に設定されているのが望ましい。その第２電圧は、ダイオード構造に順方向電圧が印加されているときの絶縁ゲート構造の閾値電圧であるのが望ましい。
（第３特徴）  第１及び２特徴のゲート電圧は、ダイオード構造の還流電流が遮断された後に逆回復電流が流れているときも印加されるのが望ましい。
（第４特徴）  本明細書で開示される半導体装置の駆動方法は、ダイオード構造を介して還流電流が流れているときに、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加工程を備えているのが望ましい。そのゲート電圧は、絶縁ゲート構造を介した電流とダイオード構造を介した電流の双方が流れるように設定されているのが望ましい。
（第５特徴）本明細書で開示される電力変換装置は、電源の一方の極性に接続される第１配線と電源の他方の極性に接続される第２配線の間に接続されている。電力変換装置は、絶縁ゲート構造とダイオード構造が半導体基板に混在している半導体装置と、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加装置とを備えているのが望ましい。ゲート電圧印加装置は、ダイオード構造を介して還流電流が流れているときに、ダイオード構造に逆方向電圧が印加されているときの絶縁ゲート構造の閾値電圧未満に設定されているゲート電圧を絶縁ゲート構造のゲート電極に印加するように構成されているのが望ましい。
（第６特徴）  本明細書で開示される電力変換装置は、電源の一方の極性に接続される第１配線と電源の他方の極性に接続される第２配線の間に接続されている。電力変換装置は、絶縁ゲート構造とダイオード構造が半導体基板に混在している半導体装置と、絶縁ゲート構造のゲート電極にゲート電圧を印加するゲート電圧印加装置とを備えているのが望ましい。ゲート電圧印加装置は、ダイオード構造を介して還流電流が流れているときに、絶縁ゲート構造を介した電流とダイオード構造を介した電流の双方が流れるように設定されているゲート電圧を絶縁ゲート構造のゲート電極に印加するように構成されている。
（第７特徴）  電源の一方の極性に接続される第１配線と電源の他方の極性に接続される第２配線の間に接続されている電力変換装置であって、第１半導体装置と第２半導体装置が直列に接続されている直列回路を備えている。第１半導体装置と第２半導体装置の接続点が負荷に接続されている。第１半導体装置は、絶縁ゲート構造とダイオード構造が半導体基板に混在した混在型半導体装置である。第２半導体装置も絶縁ゲート構造とダイオード構造が半導体基板に混在した混在型半導体装置である。電力変換装置は、第１半導体装置の絶縁ゲート構造と第２半導体装置の絶縁ゲート構造にゲート電圧を印加するゲート電圧印加装置を備えている。ゲート電圧印加装置は、第１状態、第２状態及び第３状態を形成する。第１状態は、第１半導体装置の絶縁ゲート構造がオンであり、第２半導体装置の絶縁ゲート構造がオフであり、第１半導体装置の絶縁ゲート構造を介して負荷に電流を供給する。第２状態は、第１半導体装置の絶縁ゲート構造がオフであり、第２半導体装置の絶縁ゲート構造がオフであり、第２半導体装置のダイオード構造を介して還流電流が流れる。第２状態は、第１状態に続いて形成される。第３状態は、第１半導体装置の絶縁ゲート構造がオンであり、第２半導体装置の絶縁ゲート構造がオフであり、第１半導体装置の絶縁ゲート構造を介して負荷に電流を供給する。第３状態は、第２状態に続いて形成される。ゲート電圧印加装置は、第２状態において、第２半導体装置の絶縁ゲート構造にゲート電圧を印加する。そのゲート電圧は、第１電圧未満に設定されている。第１電圧は、第２半導体装置のダイオード構造に逆方向電圧が印加されているときの第２半導体装置の絶縁ゲート構造の閾値電圧である。
（第８特徴）  第７特徴において、ゲート電圧印加装置が第２状態で印加するゲート電圧が、第１電圧未満であり、且つ第２電圧以上であるのが望ましい。第２電圧は、第２半導体装置のダイオード構造に順方向電圧が印加されているときの第２半導体装置の絶縁ゲート構造の閾値電圧である。
（第９特徴）  第７特徴において、第１半導体装置は高圧側配線に接続されており、第２半導体装置は低圧側配線に接続されている。
（第１０特徴）  第７特徴において、第１半導体装置は絶縁ゲート構造を有するＭＯＳＦＥＴ又はＩＧＢＴであり、第２半導体装置も絶縁ゲート構造を有するＭＯＳＦＥＴ又はＩＧＢＴである。
（第１１特徴）  第７特徴において、電力変換装置は、２相インバータ回路又は３相インバータ回路を備えている。
【実施例】
【００２２】
図１に、電力変換装置１０の構成の概要を示す。電力変換装置１０は、直流電源１２の直流電力を交流電力に変換し、その交流電力を交流モータ１８に給電する。電力変換装置１０は、直流電源１２の高圧側配線１２Ｈと低圧側配線１２Ｌの間に設けられているインバータ回路を備えている。インバータ回路は、２個の半導体装置１４ｂ，１４ｂが直列に接続されている単相ユニット回路１４と、２個の半導体装置１６ａ，１６ｂが直列に接続されている単相ユニット回路１６を備えている。単相ユニット回路１４，１６は、高圧側配線１２Ｈと低圧側配線１２Ｌの間で並列に接続されている。単相ユニット回路１４の高圧側半導体装置１４ａと低圧側半導体装置１４ｂの接続点が交流モータ１８の一方の給電点に接続されており、単相ユニット回路１６の高圧側半導体装置１６ａと低圧側半導体装置１６ｂの接続点が交流モータ１８の他方の給電点に接続されている。各半導体装置１４ａ，１４ｂ，１６ａ，１６ｂは、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４と、そのトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４に逆並列に接続されているダイオードＤ１，Ｄ２，Ｄ３，Ｄ４を備えている。各トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４のゲート電極２２，２４，２６，２８は、ゲート電圧印加回路２０に接続されている。ゲート電圧印加回路２０は、ＰＷＭ制御を利用して、ゲート電極２２，２４，２６，２８に印加するゲート電圧のタイミング及び大きさを制御することができる。
【００２３】
図２に、半導体装置１４ｂの要部断面図を模式的に示す。図２は、素子部と終端部の境界近傍を示す。なお、他の半導体装置１４ａ，１６ａ，１６ｂも、半導体装置１４ｂと共通の形態を備えている。図２に示されるように、半導体装置１４ｂは、縦型のＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)であり、素子部と終端部の双方にスーパージャンクション構造を備えていることを特徴としている。
【００２４】
図２に示されるように、半導体装置１４ｂは、シリコン基板３０を備えている。シリコン基板３０は、素子部とその素子部の周囲に位置する終端部を有している。素子部の平面パターンは、矩形状である。終端部の平面パターンは、矩形状の素子部を一巡するドーナッツ状である。
【００２５】
シリコン基板３０は、ｎ＋型のドレイン層３１とスーパージャンクション層３５とｐ−型半導体層３６を有している。ドレイン層３１とスーパージャンクション層３５とｐ−型半導体層３６は、素子部と終端部に連続して形成されている。スーパージャンクション層３５は、厚み方向（図１の紙面上下方向）に伸びるｐ型コラム３３とｎ型コラム３４を備えている。ｐ型コラム３３とｎ型コラム３４の組合せは、厚み方向に対して直交する面内において繰返して形成されている。平面視すると、ｐ型コラム３３とｎ型コラム３４は、紙面奥行き方向に伸びるストライプ状に形成されている。ｐ型コラム３３とｎ型コラム３４は、実質的に薄板状の形状である。薄板状のｐ型コラム３３とｎ型コラム３４の組合せが、紙面左右方向に繰返して形成されており、その繰返しが素子部と終端部を連続している。終端部の周縁側には、ｎ型の周縁領域３２が形成されている。周縁領域３２には、例えば、図示しない絶縁分離用トレンチ、チャネルストッパ領域等が形成されている。ｐ−型半導体層３６は、素子部においてボディ層３６ａと称され、終端部においてリサーフ層３６ｂと称される。
【００２６】
シリコン基板３０はさらに、素子部において、ｐ＋型の複数のボディコンタクト領域３７とｎ＋型の複数のソース領域３８とｐ＋型の最外周ボディコンタクト領域３７ａを備えている。ボディコンタクト領域３７とソース領域３８と最外周ボディコンタクト領域３７ａは、ｐ−型半導体層３６の表面部に選択的に形成されている。最外周ボディコンタクト領域３７ａは、素子部に形成されている複数のボディコンタクト領域３７のうち最外周に位置するものと評価することができる。ここで、素子部と終端部の境界は、最外周ボディコンタクト領域３７ａによって区別される。最外周ボディコンタクト領域３７ａを含む内側の領域が素子部であり、最外周ボディコンタクト領域３７ａよりも外側の領域が終端部である。
【００２７】
半導体装置１４ｂはさらに、シリコン基板３０の裏面に形成されているアルミニウムのドレイン電極５１と、シリコン基板３０の表面に形成されているアルミニウムのソース電極５６と、シリコン基板３０の表面部に形成されているトレンチゲート５４と、シリコン基板３０の表面に形成されている酸化シリコンの酸化膜４６を備えている。
【００２８】
ドレイン電極５１は、シリコン基板３０の裏面において、素子部と終端部に連続して形成されており、ドレイン層３１にオーミック接触している。
【００２９】
ソース電極５６は、シリコン基板３０の素子部の表面において、ボディコンタクト領域３７、ソース領域３８、及び最外周ボディコンタクト領域３７ａにオーミック接触している。また、ソース電極５６は、素子部から終端部の一部にも延びて形成されており、酸化膜４６の表面の一部を被膜している。酸化膜４６上に形成されているソース電極５６の一部を特に、フィールドプレート電極５６ａという。
【００３０】
トレンチゲート５４は、酸化シリコンのゲート絶縁膜５２と、そのゲート絶縁膜５２で被覆されているポリシリコンのトレンチゲート電極５３を備えている。トレンチゲート５４は、素子部のシリコン基板３０の表面からボディ層３６ａを貫通してスーパージャンクション層３５に達している。トレンチゲート５４は、側面にソース領域３８が接しており、底面にｎ型コラム３４が接している。平面視すると、トレンチゲート５４は、ｎ型コラム３４の長手方向に沿って形成されており、平面パターンはストレイプ状である。トレンチゲート５４のトレンチゲート電極５３は、酸化シリコンの層間絶縁膜５５によってソース電極５６から電気的に隔てられている。
【００３１】
酸化膜４６は、終端部のシリコン基板３０上に形成されている。酸化膜４６は、薄肉酸化膜４２と厚肉酸化膜４４を備えている。薄肉酸化膜４２は、厚肉酸化膜４４よりも素子部側に配置されており、層間絶縁膜５５と共通の製造工程で作製される。厚肉酸化膜４４は、素子分離用に設けられており、熱酸化技術を利用して形成されている。厚肉酸化膜４４は、ＬＯＣＯＳ酸化膜と称される。
【００３２】
半導体装置１４ｂはさらに、ｎ＋型の拡散領域で構成される凸型構造６２を備えている。凸型構造６２は、終端部のシリコン基板３０の表面部に形成されており、シリコン基板３０の表面から裏面方向に向けて伸びている。凸型構造６２は、リサーフ層３６ｂよりも浅く形成されており、スーパージャンクション層３５に接していない。凸型構造６２は、薄肉酸化膜４２の下方に設けられており、リサーフ層３６ｂによって最外周ボディコンタクト領域３７ａから隔てられている。また、凸型構造６２は、平面視すると、素子部の周囲を一巡して形成されている。
【００３３】
このように、半導体装置１４ｂでは、素子部において、ドレイン層３１とスーパージャンクション層３５とボディ層３６ａとボディコンタクト領域３７とソース領域３８とがトランジスタ構造（図１のＴｒ１に相当する）を構成している。さらに、半導体装置１４ｂでは、素子部において、ドレイン層３１とｎ型コラム３４がｎ型領域を構成し、ｐ型コラム３３とボディ層３６ａがｐ型領域を構成し、これらのｐ型領域とｎ型領域が内蔵ダイオード構造（図１のＤ１に相当する）を構成している。
【００３４】
次に、図３を参照して、電力変換装置１０の各半導体装置１４ａ，１４ｂ，１６ａ，１６ｂのオン／オフが切換わる基本的な様子を示す。電力変換装置１０では、図３（ａ）の電流供給状態と図３（ｃ）の電流供給状態を経時的に繰返すことにより、交流モータ１８に交流電力を供給する。図３（ｂ）及び図３（ｄ）の状態は、それらの過渡期間である。図３（ａ）は、高圧側の半導体装置１４ａと低圧側の半導体装置１６ｂがオン状態であり、高圧側の半導体装置１６ａと低圧側の半導体装置１４ｂがオフ状態である。この場合、交流モータ１８に矢印方向（紙面右向き）の電流が供給される。図３（ｃ）は、高圧側の半導体装置１６ａと低圧側の半導体装置１４ｂがオン状態であり、高圧側の半導体装置１４ａと低圧側の半導体装置１６ｂがオフ状態である。この場合、交流モータ１８に矢印方向（紙面左向き）の電流が供給される。このように、電力変換装置１０は、直流電源１２の直流電力を交流電力に変換し、交流モータ１８に給電することができる。
【００３５】
ここで、ＰＷＭ制御によって、図３（ａ）と図３（ｂ）の期間を繰り返す場合を考える。図３（ａ）に示されるように、高圧側の半導体装置１４ａがオンであり、低圧側の半導体装置１４ｂがオフのとき、高圧側の半導体装置１４ａのトランジスタＴｒ１を介して交流モータ１８に向けて電流が供給される。次に、図３（ｂ）に示されるように、高圧側の半導体装置１４ａがオフすると、高圧側の半導体装置１４ａのトランジスタＴｒ１を介した電流の供給が停止される。このとき、交流モータ１８に蓄積されたエネルギーにより、低圧側の半導体装置１４ｂの内蔵ダイオードＤ２に順方向電圧が印加され、その内蔵ダイオードＤ２を介して還流電流が流れる。次に、図３（ａ）に示されるように、高圧側の半導体装置１４ａがオンすると、低圧側の半導体装置１４ｂの内蔵ダイオードＤ２に逆方向電圧が印加され、内蔵ダイオードＤ２を介した還流電流が遮断される。
【００３６】
低圧側の半導体装置１４ｂの内蔵ダイオードＤ２を介して還流電流が流れている状態（図３（ｂ）であり、以下、状態（ｂ）という）では、内蔵ダイオードＤ２を介して注入された多量の正孔がシリコン基板３０内に蓄積される。次に、高圧側の半導体装置１４ａがオンした状態（図３（ａ）であり、以下、状態（ａ）という）に移行すると、蓄積されていた正孔がシリコン基板３０内から消失するのに伴って、内蔵ダイオードＤ２に逆回復電流が流れる。
【００３７】
通常、サージ電圧の大きさは、逆回復電流のうちの後半の電流変化率に依存する。背景技術で説明した図１２に示されるように、逆回復電流を素子部と終端部に区別すると、逆回復電流のうちの後半の電流変化率は、終端部を流れる逆回復電流によって決定される。
【００３８】
例えば、本実施例の凸型構造６２が形成されていない場合、状態（ｂ）から状態（ａ）に移行すると、低圧側の半導体装置１４ｂでは、空乏層が最外周ボディコンタクト領域３７ａを中心として、素子部から終端部に向けて同心円状に広がる。このとき、フィールドプレート電極５６ａは，空乏層を横方向に広げることで、最外周ボディコンタクト領域３７ａのコーナー部の電界を緩和する。凸型構造６２が形成されていない場合、終端部に形成される空乏層内の電位分布は均一であり、電界強度は終端部の広い範囲でほぼ均一である。終端部に蓄積した正孔は、フィールドプレート電極５６ａへ引き寄せられてシリコン基板３０の表面部を横方向に移動し、最外周ボディコンタクト領域３７ａから排出される。凸型構造６２が形成されていない場合、終端部でインパクトイオンは発生しない。
【００３９】
本実施例では、終端部に凸型構造６２が形成されている。このため、凸型構造６２の周囲のうちの素子部側で電位勾配が局所的に急峻になり、凸型構造６２のコーナ部付近で電界強度が強くなる。また、正孔電流は、シリコン基板３０の表面部を横方向に移動するときに、凸型構造６２を迂回するように流れる。このとき、正孔電流は、凸型構造６２の底面とスーパージャンクション層３５の間の厚みが薄くなったリサーフ層３６ｂを流れる。このため、正孔電流は、狭い経路を通ることにより、凸型構造６２のコーナ付近で電流密度が増加する。このように、凸型構造６２のコーナ部付近において、電界強度と正孔電流密度が増加しているので、このコーナー部付近でインパクトイオンが発生する。この結果、半導体装置１４ｂでは、逆回復時において、終端部でインパクトイオンが発生することにより、終端部の正孔量が増大する。
【００４０】
図４に、半導体装置１４ｂを流れる逆回復電流（Ｉｆ）と順方向電圧（ＶＦ）を示す。逆回復電流は、素子部を流れる電流と終端部を流れる電流に分けて示す。なお、一点破線は素子部を流れる電流と終端部を流れる電流の合計電流を示しており、破線は凸型構造が形成されていない比較例を示している。図４に示されるように、逆回復時において、終端部でインパクトイオンが発生することにより、終端部を流れる逆回復電流の変化率が低下する（１０ａ参照）。逆回復電流の後半の電流は終端部を流れる電流が支配的であることから、終端部を流れる逆回復電流の変化率が低下することにより、逆回復電流の後半の電流変化率が低下する。この結果、図４に示されるように、サージ電圧が低下する（１０ｂ参照）。
【００４１】
図５に、変形例の半導体装置１１４ｂの要部断面図を示す。この変形例では、図２のｎ＋型の拡散領域に代えて、絶縁体の凸型構造６４が形成されている。また、絶縁体の凸型構造に代えて、絶縁部とその絶縁部で被覆された導電部を有する凸型構造でもよい。この場合、導電部は電気的にフローティングであるのが望ましい。なお、絶縁部と導電部で構成される凸型構造は、トレンチゲート５４と共通の製造工程で作製してもよい。いずれの凸型構造の場合も、図２の例と同様に、終端部でインパクトイオンを発生させ、逆回復電流の後半の電流変化率を低減させることにより、サージ電圧を低下させることができる。
【００４２】
図６に、他の変形例の半導体装置２１４ｂの要部断面図を示す。この変形例では、フィールドプレート電極５６ａがソース電極５６から離反している。この変形例では、最外周ボディコンタクト領域３７ａとフィールドプレート電極５６ａが離れているので、この離れた領域では、電位勾配が他の領域に比べ急峻になり、電界強度が局所で強くなる。このため、この離れた領域でインパクトイオンが発生する。この場合も、図２の例と同様に、終端部でインパクトイオンを発生させ、逆回復電流の後半の電流変化率を低減させることにより、サージ電圧を低下させることができる。
【００４３】
上記したように、本実施例で開示される技術は、逆回復電流の後半の電流において終端部の電流が支配的となる場合に特に有用である。以下で説明するような制御方法を採用した場合、本実施例で開示される技術は特に有用である。
【００４４】
図７に、図３の状態（ｂ）から状態（ｃ）に移行するときのタイミングチャートを示す。Ｖｇは低圧側の半導体装置１４ｂのトランジスタＴｒ２と高圧側の半導体装置１６ａのトランジスタＴｒ３に印加されるゲート電圧である。図７に示されるように、状態（ｂ）では、内蔵ダイオードＤ２を介して還流電流が流れている。タイミングｔ３において、状態（ｂ）から状態（ｃ）に切換わると、低圧側の半導体装置１４ｂに逆回復電流が流れる。
【００４５】
図７に示されるように、本実施例の電力変換装置１０は、状態（ｂ）において、低圧側の半導体装置１４ｂのトランジスタＴｒ２にゲート電圧Ｖｇ（Ｔｒ２）を一時的に印加することを１つの特徴としている。さらに、本実施例の電力変換装置１０では、トランジスタＴｒ２に印加されるゲート電圧Ｖｇ（Ｔｒ２）が、第１電圧ＶＨと第２電圧ＶＬの間に設定されていることを１つの特徴としている。具体的には、第１電圧ＶＬが２Ｖであり、第２電圧ＶＨが３Ｖである。
【００４６】
ここで、第１電圧ＶＨとは、低圧側の半導体装置１４ｂの内蔵ダイオードＤ２に逆方向電圧が印加されているときのトンジスタＴｒ２の閾値電圧である。すなわち、第１電圧ＶＨとは、状態（ｃ）におけるトランジスタＴｒ２のトレンチゲート５４の閾値電圧である。第２電圧ＶＬとは、低圧側の半導体装置１４ｂの内蔵ダイオードＤ２に順方向電圧が印加されているときのトランジスタＴｒ２のトレンチゲート５４の閾値電圧である。すなわち、第２電圧ＶＬとは、状態（ｂ）におけるトランジスタＴｒ２のトレンチゲート５４の閾値電圧である。図２に示されるように、ダイオードＤ２は、ドレイン層３１とｎ型コラム３４のｎ型領域とｐ型コラム３３とボディ層３６ａのｐ型領域で構成されている。内蔵ダイオードＤ２に逆方向電圧が印加されているときは、ボディ層３６ａの電位は接地電位であり、トランジスタＴｒ２のトレンチゲート５４の閾値電圧は相対的に高くなる（第１電圧ＶＨ）。一方、内蔵ダイオードＤ２に順方向電圧が印加されているときは、ボディ層３６ａの電位は上昇するので、トランジスタＴｒ２のトレンチゲート５４の閾値電圧は相対的に低くなる（第２電圧ＶＬ）。本実施例の電力変換装置１０では、状態（ｂ）において一時的に印加されるゲート電圧Ｖｇ（Ｔｒ２）が、このような第１電圧ＶＨと第２電圧ＶＬの間に設定されていることを１つの特徴としている。換言すれば、一時的に印加されるゲート電圧Ｖｇ（Ｔｒ２）は、状態（ｂ）においてトランジスタＴｒ２をオンさせるものの、状態（ｃ）においてトランジスタＴｒ２をオンさせない値である。
【００４７】
図８に、状態（ｂ）における低圧側の半導体装置１４ｂの素子部の正孔濃度を示す。図８（ａ）は比較例であり、状態（ｂ）においてゲート電圧を印加しない場合の結果である。図８（ｂ）が本実施例であり、第１電圧ＶＨと第２電圧ＶＬの間に設定されたゲート電圧Ｖｇ（Ｔｒ２）を印加した場合の結果である。図８（ｃ）は比較例であり、第１電圧ＶＨを越えるゲート電圧を印加した場合の結果である。
【００４８】
図８（ａ）に示されるように、状態（ｂ）においてゲート電圧を印加しない場合、素子部のスーパージャンクション層３５内に多量の正孔が蓄積していることが分かる。これにより、状態（ｂ）においてゲート電圧を印加しない場合、逆回復電流のＱｒｒが大きくなり、電力損失が増加する。一方、図８（ｂ）に示されるように、状態（ｂ）においてゲート電圧を印加した場合、素子部のスーパージャンクション層３５内の正孔が消失することが分かる。これにより、状態（ｂ）においてゲート電圧を印加した場合、逆回復電流のＱｒｒが低減される。
【００４９】
図９に、状態（ｂ）において低圧側の半導体装置１４ｂのトランジスタＴｒ２に印加されるゲート電圧とスーパージャンクション層３５内の正孔密度の関係、及び状態（ｂ）において低圧側半導体装置１４ｂのトランジスタＴｒ２に印加されるゲート電圧と低圧側半導体装置１４ｂの両端間の電圧の関係を示す。
【００５０】
図９に示されるように、印加するゲート電圧が大きくなると、素子部の正孔密度が減少することが分かる。ここで、正孔密度が減少する現象は、ゲート電圧の大きさに依存して、次の２つの理由によるものだと思われる。ゲート電圧が第２電圧ＶＬ未満の場合、ゲート電圧がトランジスタＴｒ２のトレンチゲート電極５３に印加されると、トレンチゲート５４近傍の局所的な電子密度は上昇するものの、ボディ層３６ａ内の大部分の電子密度が減少する。これにより、電荷中性条件を満たすために、ボディ層３６ａ内の正孔濃度が減少する。この結果、スーパージャンクション層３５に注入される正孔が減少し、低圧側の半導体装置１４ｂ内の正孔密度が減少する。また、ゲート電圧が第１電圧ＶＨ未満であり、且つ第２電圧ＶＬ以上の場合、トランジスタＴｒ２のトレンチゲート５４を介した電流が流れることにより、相対的に内蔵ダイオードＤ２を介した電流が抑えられ、この結果、低圧側の半導体装置１４ｂ内の正孔濃度が減少する。
【００５１】
なお、印加するゲート電圧が第１電圧ＶＨを超えると、低圧側の半導体装置１４ｂでは、内蔵ダイオードＤ２を介した電流が完全に遮断され、トランジスタＴｒ２のトレンチゲート５４を介した電流のみが流れることになり、低圧側の半導体装置１４ｂ内の正孔密度は略零になる（図８（ｃ）参照）。一方、印加するゲート電圧が第１電圧ＶＨを越えると、低圧側の半導体装置１４ｂの両端間の電圧ＶＦが急激に上昇する。通常、絶縁ゲート構造によるトランジスタ動作は、電流値の増加に依存して素子両端に加わる電圧が増加する特性を有している。そのため、印加するゲート電圧が第１電圧ＶＨを越えてトレンチゲート５４を介した電流のみが流れると、低圧側の半導体装置１４ｂの両端間の電圧ＶＦが急激に増加する。このようなゲート電圧は、低圧側の半導体装置１４ｂの両端間の電圧を増加させ、電力損失の増加を招く虞がある。
【００５２】
本実施例の電力変換装置１０では、状態（ｂ）において低圧側の半導体装置１４ｂのトランジスタＴｒ２に印加するゲート電圧Ｖｇ（Ｔｒ２）を第１電圧ＶＨ未満に設定する。このため、状態（ｂ）において、低圧側の半導体装置１４ｂのトランジスタＴｒ２がオンしないので、低圧側の半導体装置１４ｂの両端間の電圧ＶＦが増加しない。一方で、図７に示されるように、状態（ｂ）においてゲート電圧Ｖｇ（Ｔｒ２）が印加されるので、低圧側の半導体装置１４ｂ内の正孔密度は減少する。この結果、電力変換装置１０では、電圧ＶＦの増加に伴う電力損失の増加を抑制しながら、逆回復特性を改善することができる。さらに、本実施例の電力変換装置１０では、印加するゲート電圧Ｖｇ（Ｔｒ２）が第２電圧ＶＬ以上に設定されていることを特徴としている。印加するゲート電圧Ｖｇ（Ｔｒ２）が第２電圧ＶＬ以上に設定されていると、状態（ｂ）において、絶縁ゲート構造を介した電流と内蔵ダイオード構造を介した電流の双方が流れる状態が得られる。これにより、本実施例の電力変換装置１０では、状態（ｂ）において、絶縁ゲート構造を介したトランジスタ動作によって正孔濃度を顕著に減少させることができる（図８（ｂ）参照）。この結果、本実施例の電力変換装置１０では、電力損失の増加の抑制と逆回復特性の改善の双方を良好に実現することができる。
【００５３】
図１０に、状態（ｂ）から状態（ｃ）に移行するときのタイミングチャートの他の一例を示す。この例では、低圧側の半導体装置１４ｂのトランジスタＴｒ２に印加するゲート電圧Ｖｇ（Ｔｒ２）が、状態（ｃ）においても印加されていることを特徴としている。
【００５４】
上述したように、トランジスタＴｒ２に印加するゲート電圧Ｖｇ（Ｔｒ２）は第１電圧ＶＨよりも低い。このため、状態（ｃ）において、トランジスタＴｒ２にゲート電圧Ｖｇ（Ｔｒ２）が印加されていても、トランジスタＴｒ２はオフ状態となる。このため、電力変換装置１０の動作を妨げることはない。上記の例によれば、比較的に長期間のゲート電圧Ｖｇ（Ｔｒ２）の印加が可能となり、タイミング制御が容易となる。
【００５５】
上記したように、状態（ｂ）において、ゲート電圧Ｖｇ（Ｔｒ２）が印加されると、半導体装置１４ｂの素子部の正孔密度が減少する。このような制御がされる電力変換装置では、逆回復時において、半導体装置の素子部の正孔が短時間で消失及び排出される。このため、このような電力変換装置では、逆回復電流の後半の電流に関し、終端部の電流が支配的となる。このような場合、本実施例で開示される技術、すなわち、半導体装置の終端部でインパクトイオンを発生させる技術は特に有用である。
【００５６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上記実施例では、２相インバータ回路を備えた電力変換装置を例示した。本明細書で開示される技術は、３相インバータ回路を備えた電力変換装置にも有用である。
上記実施例では、半導体材料としてシリコン系材料を用いた例を示しているが、この例に限らず、例えばガリウムヒ素（GaN）系材料、炭化シリコン（SiC）系材料、又は窒化ガリウム（ＧａＮ）系材料等の他の半導体材料あるいはそれらの組合せを用いてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５７】
１０：電力変換装置
１２：直流電源
１２Ｈ：高圧側配線
１２Ｌ：低圧側配線
１４ａ，１４ｂ，１６ａ，１６ｂ：半導体装置
１８：交流モータ
２０：ゲート電圧印加回路
Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４：トランジスタ
Ｄ１，Ｄ２，Ｄ３，Ｄ４：ダイオード
ＶＨ：第１電圧
ＶＬ：第２電圧
３０：シリコン基板
３１：ドレイン層
３５：スーパージャンクション層
３６：ｐ−型半導体層
３６ａ：ボディ層
３６ｂ：リサーフ層
３７ａ：最外周ボディコンタクト領域
４２：薄肉酸化膜
４４：厚肉酸化膜
４６：酸化膜
５６：ソース電極
５６ａ：フィールドプレート電極
６２，６４：凸型構造
【図１】
0005650561.tif 000002
【図２】
0005650561.tif 000003
【図３】
0005650561.tif 000004
【図４】
0005650561.tif 000005
【図５】
0005650561.tif 000006
【図６】
0005650561.tif 000007
【図７】
0005650561.tif 000008
【図８】
0005650561.tif 000009
【図９】
0005650561.tif 000010
【図１０】
0005650561.tif 000011
【図１１】
0005650561.tif 000012
【図１２】
0005650561.tif 000013