(57)【特許請求の範囲】
【請求項１】
データを保持するためにリフレッシュ動作が必要な揮発性メモリへのメモリアクセス要求と、前記リフレッシュ動作の実行を要求するためのリフレッシュトリガとを調停する調停機能部と、
前記揮発性メモリがデータを保持するための規定であって、所定時間あたりの前記リフレッシュ動作の実行必要回数を規定したリフレッシュレート規定を満たすように、前記リフレッシュトリガを一定でない周期で発生するトリガ発生部とを備え、
前記トリガ発生部は、
前記リフレッシュレート規定を満たすベース周期において、第１の値から該第１の値より大きい第２の値までを順次示すベース周期カウンタであって、かつ、前記ベース周期毎に同じ値を示すベース周期カウンタと、
前記第１の値から前記第２の値までのいずれかの値であって、かつ、前記ベース周期毎に異なる値を、前記ベース周期毎に比較値として出力する比較値発生部と、
前記ベース周期カウンタが示す値と、前記比較値発生部から出力される最新の比較値とが一致するタイミングである一致タイミングを検出し、該一致タイミングに前記リフレッシュトリガを発生する一致検出部とを含む
リフレッシュ制御装置。
【請求項２】
前記調停機能部は、
前記トリガ発生部が発生した前記リフレッシュトリガに基づいて、前記リフレッシュ動作の実行を要求するためのリフレッシュ要求を出力するリフレッシュ要求部と、
前記リフレッシュ要求部が出力した前記リフレッシュ要求と、前記アクセス要求とを調停する調停部とを含む
請求項１に記載のリフレッシュ制御装置。
【請求項３】
前記比較値発生部は、
前記比較値を保持するとともに、保持している前記比較値を出力する比較値保持部と、
前記ベース周期毎に、前記比較値保持部に保持されている前記比較値に加算値を加算する加算処理を行う加算部と、
前記加算部が前記加算処理を行う毎に、該加算処理により算出される第１の算出値が前記第２の値より大きいか否かを判定するリミット処理部とを有し、
前記リミット処理部は、さらに、
前記第１の算出値が前記第２の値より大きい場合、前記第１の値から前記第２の値までの数を、前記第１の算出値から減算するリミット処理を行い、該リミット処理により算出される第２の算出値を、最新の比較値として、前記比較値保持部へ送信し、
前記第１の算出値が前記第２の値以下の場合、前記第１の算出値を、最新の比較値として、前記比較値保持部へ送信し、
前記比較値保持部は、前記ベース周期毎に、保持している比較値の代わりに、前記リミット処理部から送信される最新の前記比較値を保持する
請求項１に記載のリフレッシュ制御装置。
【請求項４】
前記比較値発生部は、
前記比較値を保持するとともに、保持している前記比較値を出力する比較値保持部と、
加算値を保持するとともに、前記ベース周期毎に、保持している最新の加算値を出力する加算値保持部と、
前記ベース周期毎に、前記比較値保持部に保持されている前記比較値に前記加算値保持部が保持している最新の前記加算値を加算する加算処理を行う加算部と、
前記加算部が前記加算処理を行う毎に、該加算処理により算出される第１の算出値が前記第２の値より大きいか否かを判定する第１判定部と、
前記加算値保持部が出力する最新の前記加算値が、前記第１の値または前記第２の値であるか否かを判定する第２判定部と、
前記加算値保持部から最新の前記加算値が出力される毎に、該加算値を用いて演算する演算部とを有し、
前記第２判定部は、さらに、
前記加算値保持部に保持される前記加算値が前記第１の値である場合、該加算値が前記第２の値になるまで前記ベース周期毎に該加算値を１ずつインクリメントする処理と、該加算値が１インクリメントされる毎に、最新の加算値を前記加算値保持部へ送信する処理とを、前記演算部に実行させ、
前記加算値保持部に保持される前記加算値が前記第２の値である場合、該加算値が前記第１の値になるまで前記ベース周期毎に該加算値を１ずつデクリメントする処理と、該加算値が１デクリメントされる毎に、最新の加算値を前記加算値保持部へ送信する処理とを、前記演算部に実行させ、
前記加算値保持部は、前記ベース周期毎に、保持している加算値の代わりに、前記演算部から送信される最新の前記加算値を保持する
請求項１に記載のリフレッシュ制御装置。
【請求項５】
前記第１判定部は、さらに、
前記第１の算出値が前記第２の値より大きい場合、前記第１の値から前記第２の値までの数を、前記第１の算出値から減算するリミット処理を行い、該リミット処理により算出される第２の算出値を、最新の比較値として、前記比較値保持部へ送信し、
前記第１の算出値が前記第２の値以下の場合、前記第１の算出値を、最新の比較値として、前記比較値保持部へ送信し、
前記比較値保持部は、前記ベース周期毎に、保持している比較値の代わりに、前記第１判定部から送信される最新の前記比較値を保持する
請求項４に記載のリフレッシュ制御装置。
【請求項６】
データを保持するためにリフレッシュ動作が必要な揮発性メモリへのメモリアクセス要求と、前記リフレッシュ動作の実行を要求するためのリフレッシュトリガとを調停する調停機能部と、
前記揮発性メモリがデータを保持するための規定であって、所定時間あたりの前記リフレッシュ動作の実行必要回数を規定したリフレッシュレート規定を満たすように、前記リフレッシュトリガを一定でない周期で発生するトリガ発生部とを備え、
前記トリガ発生部は、
前記リフレッシュトリガの発生タイミングを決定するための可変の周期設定値だけカウントするカウント処理を行い、かつ、前記カウント処理が終了する毎にトリガを発生する可変周期カウンタと、
前記可変周期カウンタが前記トリガを発生する毎に、異なる値を、前記可変周期カウンタがカウントの対象とする前記周期設定値として前記可変周期カウンタへ出力する周期設定値生成部とを含み、
前記可変周期カウンタは、前記カウント処理が終了する毎に発生する前記トリガを、前記リフレッシュトリガとしても発生する
リフレッシュ制御装置。
【請求項７】
前記周期設定値生成部が出力する前記周期設定値は、第４の値から該第４の値より大きい第５の値までのいずれかの値であり、
前記第４の値は、前記リフレッシュレート規定を満たすベース周期に対応する規定値から該規定値の１／ｕ（２以上の整数）の値を減算した値であり、
前記第５の値は、前記規定値に該規定値の１／ｕの値を加算した値であり、
前記周期設定値生成部は、
前記周期設定値を保持するとともに、前記可変周期カウンタがトリガを発生する毎に、保持している最新の周期設定値を少なくとも前記可変周期カウンタへ出力する周期設定値保持部と、
前記周期設定値保持部が出力する最新の前記周期設定値が、前記第４の値または前記第５の値であるか否かを判定する判定部と、
前記周期設定値保持部から最新の前記周期設定値が出力される毎に、該周期設定値を用いて演算する演算部とを有し、
前記判定部は、さらに、
前記周期設定値保持部に保持される前記周期設定値が前記第４の値である場合、該周期設定値が前記第５の値になるまで該周期設定値を１ずつインクリメントする処理と、該周期設定値が１インクリメントされる毎に、最新の周期設定値を前記周期設定値保持部へ送信する処理とを、前記演算部に実行させ、
前記周期設定値保持部に保持される前記周期設定値が前記第５の値である場合、該周期設定値が前記第４の値になるまで該周期設定値を１ずつデクリメントする処理と、該周期設定値が１デクリメントされる毎に、最新の周期設定値を前記周期設定値保持部へ送信する処理とを、前記演算部に実行させ、
前記周期設定値保持部は、前記可変周期カウンタがトリガを発生する毎に、保持している周期設定値の代わりに、前記演算部から送信される最新の前記周期設定値を保持する
請求項６に記載のリフレッシュ制御装置。
【請求項８】
前記周期設定値生成部は、
前記可変周期カウンタがトリガを発生する毎に、異なる値のＭ系列巡回符号を、前記可変周期カウンタがカウントの対象とする前記周期設定値として前記可変周期カウンタへ出力する符号生成部を有する
請求項６に記載のリフレッシュ制御装置。
【請求項９】
前記リフレッシュ制御装置は、
前記リフレッシュトリガを一定周期で発生する機能と、前記リフレッシュトリガを一定でない周期で発生する機能とを有する
請求項１〜８のいずれか１項に記載のリフレッシュ制御装置。
【請求項１０】
請求項１〜９のいずれか１項に記載のリフレッシュ制御装置と、
無線信号を受信するチューナ部と、
データを保持するための揮発性メモリとを備え、
前記リフレッシュ制御装置は、前記揮発性メモリにリフレッシュ動作の実行を要求するためのリフレッシュトリガを一定でない周期で発生する
無線受信機。
【請求項１１】
請求項１〜９のいずれか１項に記載のリフレッシュ制御装置と、
無線信号を受信するチューナ部とを備える
半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを保持するためにリフレッシュ動作が必要な揮発性メモリに対し、リフレッシュ動作の実行を要求するためのリフレッシュトリガを発生するリフレッシュ制御装置、無線受信機および半導体集積回路に関する。
【背景技術】
【０００２】
近年、ラジオチューナを搭載する無線受信機の多機能化が進んでいる。中でも民生用オーディオやカーオーディオの製品分野では、ラジオチューナ以外にＣＤやＤＶＤの再生機能やＵＳＢメモリやＳＤメモリカードなどのメディアとの接続機能、車載ではナビゲーション機能などが従来に対して大きく拡張されており、製品の幅も広がっている。これらの拡張機能は、高集積化された半導体のデジタル回路によって実現されているものが多い。
【０００３】
このような背景の中で、各種デジタル信号の高調波成分がＥＭＩノイズとなり、無線周波数帯に影響を及ぼすという課題が発生している。ＥＭＩノイズは電源、ＧＮＤライン等を経由して伝播するケースや、アンテナ入力ラインへの静電結合および電磁結合により空間より伝播するケースが存在する。
【０００４】
これら無線受信の妨害となるＥＭＩノイズに対し、コンデンサやフェライトビーズなどのノイズ対策部品や、ノイズ発生源の回路対策により回避する方法が従来より検討されている。
【０００５】
代表的な例として、特許文献１には、デジタル回路のクロック信号をスペクトル拡散し、ノイズスペクトルのピーク値を下げるための技術が開示されている。また、特許文献２には、受信周波数に応じてクロック周波数をシフトするための技術が開示されている。これらの技術は、ノイズ対策に効果的な技術である。
【０００６】
一方で、ラジオチューナのデジタル処理化も進み、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路を用いて、チューナ部のシステムＬＳＩ（Large Scale Integration）への集積化も実現されている。
【０００７】
従来は、アナログ回路の小規模なパックモジュールを構成し、当該パックモジュールを鉄板で囲い込むことで外部のノイズを遮断できる構造が主流であった。
【０００８】
しかしながら、チューナ部のシステムＬＳＩへの集積化の実現により、デジタルの高性能ＬＳＩと無線受信部が同一基板上に高密度に搭載することも可能となっている。そのため、無線受信におけるノイズの課題がさらに切り離せなくなっている。
【０００９】
高機能を実現するＬＳＩのデジタル処理回路においては、高速化、高集積化が進行するなかで、使用するメモリも、大容量を必要とするものが多い。そこで、多くのシステムでは、ＤＲＡＭ（Dynamic Random Access Memory）が使用されている。そして、ＤＲＡＭを、ＬＳＩの近傍へ配置する構成、あるいはＬＳＩに内蔵する構成により、システムにＤＲＡＭが搭載されている。
【００１０】
ＤＲＡＭは、メモリセル内の容量素子に電荷を蓄えることにより情報を記憶する。ＤＲＡＭでは、メモリセルに記憶された情報を保持する為に一定時間ごとに、記憶された情報を読出して、再書込みするリフレッシュ動作が必要である。
【００１１】
一般的なＤＲＡＭでは、一定期間内に所定回数のリフレッシュアクセスを行うことにより、データ保持を行うしくみになっている。具体的には、ＤＲＡＭ内部にて、ワードラインを巡回しながら選択し、リフレッシュ動作を行っている。
【００１２】
特許文献３には、リフレッシュを要するメモリを有効に利用するためのリフレッシュ動作に関する技術が開示されている。具体的には、所定の時間間隔にてリフレッシュ要求を行なうと共に、当該メモリを使用する装置からのアクセス要求とリフレッシュ要求とが重なったときに原則的にアクセス要求に対する処理を優先させるようにする。その過程でリフレッシュ要求に対する未処理回数が所定値に達したときにはリフレッシュ処理を優先させる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第２７５６７３９号公報
【特許文献２】特許第３１２２１０２号公報
【特許文献３】特公平７−４０４３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来構成のリフレッシュ制御方式には下記に示す問題があった。
【００１５】
ＤＲＡＭのリフレッシュ動作時には、内部データ線をプリチャージし、センスアンプのスレッショルド電圧（電圧を１か０に区別するためのしきい値電圧）に設定する必要がある。このとき、内部データ線のプリチャージの際に大きな電流が流れ、電源ラインおよびＧＮＤラインの電源変動からＥＭＩノイズが生じる。
【００１６】
図１９は、一般的な無線受信機５０００の構成を示すブロック図である。
【００１７】
図１９を参照して、無線受信機５０００は、メモリコントローラ１０と、ＤＲＡＭ２０と、アンテナ３０と、チューナ部３１と、ＣＰＵ（Central Processing Unit）３２とを備える。
【００１８】
チューナ部３１は、アンテナ３０を介して、無線信号を受信する。ＣＰＵ３２は、チューナ部３１およびメモリコントローラ１０の制御を行う。
【００１９】
メモリコントローラ１０は、ＤＲＡＭ２０に対し、リフレッシュ動作の要求およびメモリアクセスの要求のいずれかを行う。ここで、ＤＲＡＭ２０に対するメモリアクセスが停止しており、ＤＲＡＭ２０がリフレッシュ動作を行っているとする。
【００２０】
この場合、ＤＲＡＭ２０に対し、メモリアクセスを要求するために、メモリコントローラ１０内で発生するリフレッシュ要求の周期は、図２０に示されるようになる。
【００２１】
図２０において、１つのリフレッシュ要求は、１つのトリガ（パルス）に対応する。すなわち、リフレッシュ要求の周期は、一定周期である。ここで、トリガ（パルス）としてのリフレッシュ要求の周期を、Ｔrefとする。また、Ｔref＝１／Ｆrefで示されるとする。この場合、周期Ｔrefの信号の周波数スペクトルは、図２１に示すようになる。
【００２２】
この場合、周期Ｔrefの信号は、周波数Ｆrefの基本波と、Ｆrefの整数倍の高調波とを示す信号である。
【００２３】
トリガ（パルス）としてのリフレッシュ要求の発生周期が一定周期である場合、当該リフレッシュ要求に起因するノイズのレベルは大きい。これにより、前述のＥＭＩノイズのレベルも大きくなる。
【００２４】
この場合、無線受信機５０００内の各構成要素が、共通基板上、あるいは１つの半導体集積回路内に配置された場合に、ＤＲＡＭ２０で発生する大きなレベルのＥＭＩノイズが、共通のＧＮＤラインや空中経路でチューナ部３１に伝播する。そのため、チューナ部３１の受信品質が劣化する。
【００２５】
すなわち、メモリのリフレッシュ動作を要求するためトリガの周期が一定周期であると、当該トリガを起因とする大きなレベルのノイズによる不具合が発生するという問題がある。当該不具合の一例は、チューナ部３１の受信品質の劣化である。
【００２６】
本発明は、上述の問題点を解決するためになされたものであって、メモリのリフレッシュ動作を要求するためのトリガの周期に起因するノイズのレベルを低減することができるリフレッシュ制御装置等を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上述の課題を解決するために、本発明の一態様に係るリフレッシュ制御装置は、データを保持するためにリフレッシュ動作が必要な揮発性メモリへのメモリアクセス要求と、前記リフレッシュ動作の実行を要求するためのリフレッシュトリガとを調停する調停機能部と、前記揮発性メモリがデータを保持するための規定であって、所定時間あたりの前記リフレッシュ動作の実行必要回数を規定したリフレッシュレート規定を満たすように、前記リフレッシュトリガを一定でない周期で発生するトリガ発生部とを備える。
【００２８】
すなわち、リフレッシュ制御装置は、揮発性メモリへのメモリアクセス要求と、前記リフレッシュ動作の実行を要求するためのリフレッシュトリガとを調停する調停機能部と、リフレッシュレート規定を満たすように、前記リフレッシュトリガを一定でない周期で発生するトリガ発生部とを備える。
【００２９】
つまり、トリガ発生部は、リフレッシュ動作の実行を要求するためのリフレッシュトリガを一定でない周期で発生する。
【００３０】
ここで、一定でない周期で発生するトリガに起因するノイズのレベルは、一定周期で発生する前記トリガに起因するノイズのレベルより低い。
【００３１】
そのため、本発明の一態様に係るリフレッシュ制御装置は、リフレッシュレート規定を満たしつつ、メモリのリフレッシュ動作を要求するためのトリガの周期に起因するノイズのレベルを、一定周期で発生するトリガに起因するノイズのレベルよりも低減することができる。
【００３２】
また、好ましくは、前記調停機能部は、前記トリガ発生部が発生した前記リフレッシュトリガに基づいて、前記リフレッシュ動作の実行を要求するためのリフレッシュ要求を出力するリフレッシュ要求部と、前記リフレッシュ要求部が出力した前記リフレッシュ要求と、前記アクセス要求とを調停する調停部とを含む。
【００３３】
また、好ましくは、前記トリガ発生部は、前記リフレッシュレート規定を満たすベース周期において、第１の値から該第１の値より大きい第２の値までを順次示すベース周期カウンタであって、かつ、前記ベース周期毎に同じ値を示すベース周期カウンタと、前記第１の値から前記第２の値までのいずれかの値であって、かつ、前記ベース周期毎に異なる値を、前記ベース周期毎に比較値として出力する比較値発生部と、前記ベース周期カウンタが示す値と、前記比較値発生部から出力される最新の比較値とが一致するタイミングである一致タイミングを検出し、該一致タイミングに前記リフレッシュトリガを発生する一致検出部とを含む。
【００３４】
また、好ましくは、前記比較値発生部は、前記比較値を保持するとともに、保持している前記比較値を出力する比較値保持部と、前記ベース周期毎に、前記比較値保持部に保持されている前記比較値に加算値を加算する加算処理を行う加算部と、前記加算部が前記加算処理を行う毎に、該加算処理により算出される第１の算出値が前記第２の値より大きいか否かを判定するリミット処理部とを有し、前記リミット処理部は、さらに、前記第１の算出値が前記第２の値より大きい場合、前記第１の値から前記第２の値までの数を、前記第１の算出値から減算するリミット処理を行い、該リミット処理により算出される第２の算出値を、最新の比較値として、前記比較値保持部へ送信し、前記第１の算出値が前記第２の値以下の場合、前記第１の算出値を、最新の比較値として、前記比較値保持部へ送信し、前記比較値保持部は、前記ベース周期毎に、保持している比較値の代わりに、前記リミット処理部から送信される最新の前記比較値を保持する。
【００３５】
また、好ましくは、前記比較値発生部は、前記比較値を保持するとともに、保持している前記比較値を出力する比較値保持部と、加算値を保持するとともに、前記ベース周期毎に、保持している最新の加算値を出力する加算値保持部と、前記ベース周期毎に、前記比較値保持部に保持されている前記比較値に前記加算値保持部が保持している最新の前記加算値を加算する加算処理を行う加算部と、前記加算部が前記加算処理を行う毎に、該加算処理により算出される第１の算出値が前記第２の値より大きいか否かを判定する第１判定部と、前記加算値保持部が出力する最新の前記加算値が、前記第１の値または前記第２の値であるか否かを判定する第２判定部と、前記加算値保持部から最新の前記加算値が出力される毎に、該加算値を用いて演算する演算部とを有し、前記第２判定部は、さらに、前記加算値保持部に保持される前記加算値が前記第１の値である場合、該加算値が前記第２の値になるまで前記ベース周期毎に該加算値を１ずつインクリメントする処理と、該加算値が１インクリメントされる毎に、最新の加算値を前記加算値保持部へ送信する処理とを、前記演算部に実行させ、前記加算値保持部に保持される前記加算値が前記第２の値である場合、該加算値が前記第１の値になるまで前記ベース周期毎に該加算値を１ずつデクリメントする処理と、該加算値が１デクリメントされる毎に、最新の加算値を前記加算値保持部へ送信する処理とを、前記演算部に実行させ、前記加算値保持部は、前記ベース周期毎に、保持している加算値の代わりに、前記演算部から送信される最新の前記加算値を保持する。
【００３６】
また、好ましくは、前記第１判定部は、さらに、前記第１の算出値が前記第２の値より大きい場合、前記第１の値から前記第２の値までの数を、前記第１の算出値から減算するリミット処理を行い、該リミット処理により算出される第２の算出値を、最新の比較値として、前記比較値保持部へ送信し、前記第１の算出値が前記第２の値以下の場合、前記第１の算出値を、最新の比較値として、前記比較値保持部へ送信し、前記比較値保持部は、前記ベース周期毎に、保持している比較値の代わりに、前記第１判定部から送信される最新の前記比較値を保持する。
【００３７】
また、好ましくは、前記トリガ発生部は、前記リフレッシュレート規定を満たすベース周期のＭ（２以上の整数）倍以上の分周周期において、第１の値から該第１の値より大きい第３の値までを順次示す基準カウンタであって、前記分周周期毎に同じ値を示す基準カウンタと、前記第１の値から前記第３の値までのいずれかの値を比較値として保持するＭ個の一致検出部とを含み、前記Ｍ個の一致検出部がそれぞれ保持するＭ個の比較値は互いに異なり、各前記一致検出部は、前記基準カウンタが示す値と、該一致検出部が保持する前記比較値とが一致するタイミングである一致タイミングを検出し、該一致タイミングにトリガを発生し、前記トリガ発生部は、さらに、前記Ｍ個の一致検出部の各々が異なるタイミングで発生する前記トリガを、前記リフレッシュトリガとして発生する発生部を含む。
【００３８】
また、好ましくは、前記トリガ発生部は、前記リフレッシュトリガの発生タイミングを決定するための可変の周期設定値だけカウントするカウント処理を行い、かつ、前記カウント処理が終了する毎にトリガを発生する可変周期カウンタと、前記可変周期カウンタが前記トリガを発生する毎に、異なる値を、前記可変周期カウンタがカウントの対象とする前記周期設定値として前記可変周期カウンタへ出力する周期設定値生成部とを含み、前記可変周期カウンタは、前記カウント処理が終了する毎に発生する前記トリガを、前記リフレッシュトリガとしても発生する。
【００３９】
また、好ましくは、前記周期設定値生成部が出力する前記周期設定値は、第４の値から該第４の値より大きい第５の値までのいずれかの値であり、前記第４の値は、前記リフレッシュレート規定を満たすベース周期に対応する規定値から該規定値の１／ｕ（２以上の整数）の値を減算した値であり、前記第５の値は、前記規定値に該規定値の１／ｕの値を加算した値であり、前記周期設定値生成部は、前記周期設定値を保持するとともに、前記可変周期カウンタがトリガを発生する毎に、保持している最新の周期設定値を少なくとも前記可変周期カウンタへ出力する周期設定値保持部と、前記周期設定値保持部が出力する最新の前記周期設定値が、前記第４の値または前記第５の値であるか否かを判定する判定部と、前記周期設定値保持部から最新の前記周期設定値が出力される毎に、該周期設定値を用いて演算する演算部とを有し、前記判定部は、さらに、前記周期設定値保持部に保持される前記周期設定値が前記第４の値である場合、該周期設定値が前記第５の値になるまで該周期設定値を１ずつインクリメントする処理と、該周期設定値が１インクリメントされる毎に、最新の周期設定値を前記周期設定値保持部へ送信する処理とを、前記演算部に実行させ、前記周期設定値保持部に保持される前記周期設定値が前記第５の値である場合、該周期設定値が前記第４の値になるまで該周期設定値を１ずつデクリメントする処理と、該周期設定値が１デクリメントされる毎に、最新の周期設定値を前記周期設定値保持部へ送信する処理とを、前記演算部に実行させ、前記周期設定値保持部は、前記可変周期カウンタがトリガを発生する毎に、保持している周期設定値の代わりに、前記演算部から送信される最新の前記周期設定値を保持する。
【００４０】
また、好ましくは、前記周期設定値生成部は、前記可変周期カウンタがトリガを発生する毎に、異なる値のＭ系列巡回符号を、前記可変周期カウンタがカウントの対象とする前記周期設定値として前記可変周期カウンタへ出力する符号生成部を有する。
【００４１】
また、好ましくは、前記リフレッシュ制御装置は、前記リフレッシュトリガを一定周期で発生する機能と、前記リフレッシュトリガを一定でない周期で発生する機能とを有する。
【００４２】
本発明の一態様に係る無線受信機は、前記リフレッシュ制御装置と、無線信号を受信するチューナ部と、データを保持するための揮発性メモリとを備え、前記リフレッシュ制御装置は、前記揮発性メモリにリフレッシュ動作の実行を要求するためのリフレッシュトリガを一定でない周期で発生する。
【００４３】
また、好ましくは、前記チューナ部が前記無線信号を受信するための周波数と、一定でない周期の複数の前記リフレッシュトリガから構成される信号が示す各周波数とは異なる。
【００４４】
また、好ましくは、前記チューナ部、前記揮発性メモリおよび前記リフレッシュ制御装置は同一の基板上に配置される。
【００４５】
本発明の一態様に係る半導体集積回路は、前記リフレッシュ制御装置と、無線信号を受信するチューナ部とを備える。
【発明の効果】
【００４６】
本発明により、メモリのリフレッシュ動作を要求するためのトリガの周期に起因するノイズのレベルを低減することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態１に係る無線受信機の構成を示すブロック図である。
【図２】本発明の実施の形態１に係るトリガ発生部の構成を示すブロック図である。
【図３】本発明の実施の形態１に係る比較値発生部の構成を示すブロック図である。
【図４】本発明の実施の形態１に係るトリガ発生部の動作を説明するためのタイミングチャートの一例を示すである。
【図５】本発明の実施の形態１に係るリフレッシュトリガを説明するための図である。
【図６】本発明の実施の形態２に係るトリガ発生部の構成を示すブロック図である。
【図７】本発明の実施の形態２に係るトリガ発生部の動作を説明するためのタイミングチャートの一例を示すである。
【図８】本発明の実施の形態２に係るリフレッシュトリガを説明するための図である。
【図９】本発明の実施の形態３に係るトリガ発生部の構成を示すブロック図である。
【図１０】本発明の実施の形態３に係るトリガ発生部の動作を説明するためのタイミングチャートの一例を示すである。
【図１１】本発明の実施の形態４に係るトリガ発生部の構成を示すブロック図である。
【図１２】本発明の実施の形態４に係る周期設定値生成部の構成を示すブロック図である。
【図１３】本発明の実施の形態４に係るトリガ発生部の動作を説明するためのタイミングチャートの一例を示すである。
【図１４】本発明の実施の形態５に係るトリガ発生部の構成を示すブロック図である。
【図１５】本発明の実施の形態５に係るＭ系列巡回符号生成部の構成の一例を示すブロック図である。
【図１６】実施の形態５に係るトリガ発生部の動作を説明するためのタイミングチャートの一例を示すである。
【図１７】本発明の実施の形態６に係る無線受信機の構成を示す図である。
【図１８】本発明の実施の形態７に係る半導体集積回路の構成を示す図である。
【図１９】一般的な無線受信機の構成を示すブロック図である。
【図２０】リフレッシュ要求の波形図である。
【図２１】信号の周波数スペクトルを示す図である。
【発明を実施するための形態】
【００４８】
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明を省略する場合がある。
【００４９】
以下、リフレッシュ動作を必要とする揮発性メモリに対してリフレッシュ動作を実行させるためのリフレッシュトリガを生成する装置において、無線受信機の受信状態の劣化を抑制または防止するためのリフレッシュトリガを生成する構成等について説明する。
【００５０】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る無線受信機１０００の構成を示すブロック図である。無線受信機１０００は、一例として、ラジオ受信機である。なお、無線受信機１０００は、ラジオ受信機に限定されず、無線信号を受信する他の装置（例えば、通信装置）であってもよい。
【００５１】
図１を参照して、無線受信機１０００は、メモリコントローラ１００と、ＤＲＡＭ２００と、アンテナ３１０と、チューナ部３１１と、ＣＰＵ３２０とを備える。
【００５２】
チューナ部３１１は、アンテナ３１０を介して、無線信号を受信する。無線信号は、例えば、ＡＭ（Amplitude Modulation）波の信号またはＦＭ（Frequency Modulation）波の信号である。
【００５３】
ＣＰＵ３２０は、チューナ部３１１およびメモリコントローラ１００の制御を行う。
【００５４】
ＤＲＡＭ２００は、データを保持するためにリフレッシュ動作が必要な揮発性メモリである。
【００５５】
メモリコントローラ１００は、ＤＲＡＭ２００を制御するためのコントロール信号を、ＤＲＡＭ２００へ送信する。当該コントロール信号は、ＤＲＡＭ２００に対するアクセスを制御するための信号、または、ＤＲＡＭ２００にリフレッシュ動作を実行させるための信号である。
【００５６】
メモリコントローラ１００は、リフレッシュ制御装置４００と、ドライバ部５００とを含む。
【００５７】
リフレッシュ制御装置４００は、該リフレッシュ制御装置４００内の構成要素からの各種指示に基づいたアクセス信号を、ドライバ部５００へ送信する。
【００５８】
ドライバ部５００は、アクセス信号に従って、アドレスの出力処理、データの入出力処理等を行う。なお、ドライバ部５００が行う処理は、一般的なＤＲＡＭのドライバと同様なので詳細な説明は行わない。
【００５９】
リフレッシュ制御装置４００は、トリガ発生部６００と、調停機能部７００とを含む。
【００６０】
トリガ発生部６００は、詳細は後述するが、前記リフレッシュ動作の実行を要求するためのリフレッシュトリガを発生する。
【００６１】
調停機能部７００は、概念的には、ＤＲＡＭ２００へのメモリアクセス要求と、リフレッシュトリガとを調停する。具体的には、調停機能部７００は、メモリアクセス要求と、リフレッシュトリガに基づくリフレッシュ要求とを調停する。
【００６２】
調停機能部７００は、リフレッシュ要求部７１０と、調停部７２０とを含む。
【００６３】
リフレッシュ要求部７１０は、リフレッシュトリガを受信する毎に、リフレッシュ要求カウンタの値を１インクリメント（カウントアップ）する。リフレッシュ要求カウンタは、リフレッシュトリガの受付け状況を示すカウンタである。
【００６４】
リフレッシュ要求部７１０は、リフレッシュトリガを受信する毎に、必要に応じて、リフレッシュ要求を、調停部７２０へ送信（出力）する。リフレッシュ要求は、前記リフレッシュ動作の実行を要求するための要求である。
【００６５】
すなわち、リフレッシュ要求部７１０は、前記トリガ発生部が発生した前記リフレッシュトリガに基づいて、リフレッシュ要求を出力する。
【００６６】
調停部７２０は、メモリアクセス要求とリフレッシュ要求とが競合する場合、メモリアクセス要求とリフレッシュ要求とを調停する。そして、調停部７２０は、調停の結果、メモリアクセス要求およびリフレッシュ要求いずれかを許可し、ドライバ部５００へ、当該許可に従ったアクセス信号を送信する。
【００６７】
調停部７２０は、リフレッシュ要求を受付けると、リフレッシュ要求を受付けた旨を示すリフレッシュ要求受付信号を、リフレッシュ要求部７１０へ送信する。リフレッシュ要求部７１０は、リフレッシュ要求受付信号を受信する毎に、リフレッシュ要求カウンタの値を１デクリメント（カウントダウン）する。
【００６８】
調停部７２０は、メモリアクセス要求とリフレッシュシュ要求とを同時に受信した場合、原則的に、メモリアクセス要求に対する処理を優先する。この優先処理は、リフレッシュ要求部７１０からの優先順位を切替るための指示に基づいて行われる。
【００６９】
そして、その過程において、調停部７２０は、リフレッシュ要求に対するリフレッシュ動作の未処理回数が所定値に達したときには、リフレッシュ処理を優先する。
【００７０】
メモリアクセス要求が無いときは、最速で、リフレッシュ要求が受付けられる。一方、ＤＲＡＭ２００に対するメモリアクセスが実行されている期間は、リフレッシュ要求の受付が待たされる。
【００７１】
メモリアクセス要求によるバースト動作によりＤＲＡＭ２００へのアクセスが占有されている期間、リフレッシュ要求カウンタの値がカウントアップされる。そして、メモリアクセス終了時に、リフレッシュ要求カウンタが示す値の分だけ、リフレッシュ動作が連続して行われる。
【００７２】
図２は、本発明の実施の形態１に係るトリガ発生部６００の構成を示すブロック図である。
【００７３】
図２を参照して、トリガ発生部６００は、ベース周期カウンタ６１０と、比較値発生部６２０と、一致検出部６３０とを含む。
【００７４】
ベース周期カウンタ６１０は、リフレッシュレート規定を満たすベース周期において、一例として、カウンタ値として０から１５までを順次示す（カウントする）カウンタである。すなわち、ベース周期カウンタ６１０は、ベース周期にわたって、０から１５までを順次示す（カウントする）。
【００７５】
ここで、リフレッシュレート規定とは、ＤＲＡＭ２００のリフレッシュに関する規定である。リフレッシュレート規定は、ＤＲＡＭ２００がデータを保持するための規定であって、所定時間ｔ１あたりの前記リフレッシュ動作の実行必要回数Ｎを規定した規定である。すなわち、所定時間ｔ１あたりのリフレッシュ動作の実行必要回数Ｎとは、ＤＲＡＭ２００がデータを保持するために必要な、所定時間あたりのリフレッシュ動作の実行必要回数である。
【００７６】
上記のリフレッシュレート規定を満たすベース周期とは、所定時間ｔ１を、実行必要回数Ｎで除算した値に、ベース周期内でカウントされる数を乗算した値である。
【００７７】
ここで、一例として、所定時間ｔ１が６４ｍｓであり、実行必要回数Ｎが４０９６回であるとする。この場合、リフレッシュレート規定を満たすベース周期は、６４ｍ／４０９６×１６で算出される周期である。また、この場合、リフレッシュレート規定は、一例として、６４ｍｓあたりに４０９６回のリフレッシュ動作の実行が必要であることを示す規定である。
【００７８】
すなわち、ベース周期カウンタ６１０は、リフレッシュレート規定を満たすベース周期において、第１の値（０）から該第１の値より大きい第２の値（１５）までを順次示すカウンタであって、かつ、ベース周期毎に同じ値を示すカウンタである。
【００７９】
なお、所定時間あたりのリフレッシュ動作の実行必要回数は、ＤＲＡＭ２００内の電荷を保持する素子の容量や温度などの条件によって変わってくる。仮に、リフレッシュ動作が一定周期で行われる場合、およそ数十ｋＨｚ〜数ＭＨｚオーダーでのリフレッシュ動作が必要である。
【００８０】
ここで、無線受信機１０００がラジオ受信機であり、かつ、チューナ部３１１が受信する無線信号がＡＭ波の信号であるとする。この場合、当該無線信号の周波数帯域は、５３０ｋＨｚ〜１７１０ｋＨｚである。
【００８１】
また、無線受信機１０００がラジオ受信機であり、かつ、チューナ部３１１が受信する無線信号がＦＭ波の信号であるとする。この場合、当該無線信号の周波数帯域は、７６ＭＨｚ〜１０９ＭＨｚである。
【００８２】
また、ベース周期カウンタ６１０は、当該ベース周期カウンタ６１０が示すカウンタ値が変化する毎に、最新のカウンタ値を、一致検出部６３０へ送信する。これにより、一致検出部６３０は、ベース周期において、０から１５までのカウンタ値を順次受信する。
【００８３】
また、ベース周期カウンタ６１０は、一例として、該ベース周期カウンタ６１０が“０”を示すタイミングで、トリガ（パルス）としての周期信号を、比較値発生部６２０へ送信する。すなわち、ベース周期カウンタ６１０は、ベース周期毎に、周期信号を、比較値発生部６２０へ送信する。
【００８４】
比較値発生部６２０は、詳細は後述するが、周期信号を受信する毎に、異なる任意の比較値を、一致検出部６３０へ送信する。ここで、比較値とは、一致検出部６３０が、カウンタ値との比較に使用する値である。比較値は、ベース周期カウンタ６１０が示す複数のカウンタ値のいずれか値である。
【００８５】
すなわち、比較値発生部６２０は、第１の値から第２の値までのいずれかの値であって、かつ、ベース周期毎に異なる値を、ベース周期毎に比較値として出力する。ここで、例えば、第１の値および第２の値は、それぞれ、“０”および“１５”である。
【００８６】
一致検出部６３０は、ベース周期カウンタ６１０から送信されるカウンタ値と、比較値発生部６２０から出力される最新の比較値とが一致するタイミングである一致タイミングを検出する。そして、比較値発生部６２０は、検出した該一致タイミングにリフレッシュトリガとしてのトリガを発生する。
【００８７】
すなわち、一致検出部６３０は、ベース周期カウンタ６１０が示す値と、比較値発生部６２０から出力される最新の比較値とが一致するタイミングである一致タイミングを検出し、該一致タイミングにリフレッシュトリガを発生する。
【００８８】
つまり、トリガ発生部６００は、ベース周期毎に、ベース周期カウンタ６１０が示す値と、比較値発生部６２０から出力される比較値とが一致するタイミングで、リフレッシュトリガとしてのトリガを、リフレッシュ要求部７１０へ送信する。
【００８９】
これにより、リフレッシュ要求の発生周期がリフレッシュレート規定を満たしつつ、一定周期とならないようにすることができる。すなわち、トリガ発生部６００は、リフレッシュレート規定を満たすように、リフレッシュトリガを一定でない周期で発生する。ここで、一定でない周期とは、時間経過に伴い周期が変化する周期である。以下においては、一定でない周期を、可変周期ともいう。
【００９０】
図３は、本発明の実施の形態１に係る比較値発生部６２０の構成を示すブロック図である。
【００９１】
図３を参照して、比較値発生部６２０は、比較値保持部６２１と、加算部６２２と、加算値保持部６２３と、リミット処理部６２４とを有する。
【００９２】
前述のベース周期カウンタ６１０は、ベース周期毎に、前述の周期信号を、比較値保持部６２１へ送信する。
【００９３】
比較値保持部６２１は、１つの比較値を保持する。また、比較値保持部６２１は、保持している比較値を、一致検出部６３０および加算部６２２へ送信しつづける。すなわち、比較値保持部６２１は、比較値を保持するとともに、保持している比較値を出力する。
【００９４】
なお、比較値保持部６２１は、初期の比較値として“０”を保持しているとする。
【００９５】
加算値保持部６２３は、外部から任意の値に設定された加算値を保持している。加算値保持部６２３が保持する加算値は、例えば、ＣＰＵ３２０が設定する。加算値は、ベース周期カウンタ６１０が示すカウンタ値の最大値より小さい値である。加算値は、例えば、“７”である。
【００９６】
加算値保持部６２３は、保持している加算値を、加算部６２２へ送信しつづける。
【００９７】
加算部６２２は、比較値保持部６２１から送信される比較値に、加算値保持部６２３から送信される加算値を加算する加算処理を行う。詳細は後述するが、比較値保持部６２１は、ベース周期毎に、比較値を更新するとともに、更新後の比較値を、一致検出部６３０および加算部６２２へ送信する。
【００９８】
すなわち、加算部６２２は、ベース周期毎に、比較値保持部６２１に保持されている比較値に加算値を加算する加算処理を行う。
【００９９】
以下においては、加算処理により算出された値を、第１の算出値という。加算部６２２は、さらに、加算処理を行う毎に、該加算処理により算出された第１の算出値を、リミット処理部６２４へ送信する。
【０１００】
リミット処理部６２４は、第１の算出値を受信する毎に、該第１の算出値がカウンタ値の最大値より大きいか否かを判定する。すなわち、リミット処理部６２４は、加算部６２２が加算処理を行う毎に、該加算処理により算出される第１の算出値が第２の値（カウンタ値の最大値“１５”）より大きいか否かを判定する。
【０１０１】
リミット処理部６２４は、さらに、第１の算出値が第２の値より大きい場合、第１の値から第２の値までの数（個数）を、第１の算出値から減算するリミット処理を行う。ここで、第１の値から第２の値までの数とは、“（カウンタ値の最大値）＋１”の値である。第１の値および第２の値が、それぞれ、“０”および“１５”である場合、第１の値から第２の値までの数（個数）は、１６である。
【０１０２】
そして、リミット処理部６２４は、該リミット処理により算出される第２の算出値を、最新の比較値として、前記比較値保持部６２１へ送信しつづける。
【０１０３】
また、リミット処理部６２４は、第１の算出値が前記第２の値以下の場合、第１の算出値を、最新の比較値として、比較値保持部６２１へ送信しつづける。
【０１０４】
比較値保持部６２１は、周期信号を受信する毎に、リミット処理部６２４から送信される最新の比較値を受信し、保持している比較値の代わりに最新の比較値を保持する。すなわち、比較値保持部６２１は、ベース周期毎に、保持している比較値の代わりに、リミット処理部６２４から送信される最新の前記比較値を保持する。
【０１０５】
そして、比較値保持部６２１は、保持している最新の比較値を、一致検出部６３０および加算部６２２へ送信しつづける。すなわち、比較値保持部６２１は、ベース周期毎に、比較値を更新するとともに、更新後の比較値を、一致検出部６３０および加算部６２２へ送信する。
【０１０６】
前述したように、一致検出部６３０は、一致タイミングを検出し、該一致タイミングにリフレッシュトリガを発生する。
【０１０７】
以上の処理により、トリガ発生部６００は、リフレッシュレート規定を満たすように、リフレッシュトリガを可変周期で発生する。
【０１０８】
図４は、本発明の実施の形態１に係るトリガ発生部６００の動作を説明するためのタイミングチャートの一例を示すである。図４の横軸は、時間を示す。
【０１０９】
図４（ａ）は、図４（ｂ）に示されるタイミングチャートの一部の拡大図である。
【０１１０】
図４（ｂ）は、比較値およびリフレッシュトリガのタイミングチャートである。
【０１１１】
図４（ａ）および図４（ｂ）を参照して、「カウンタ値」とは、各タイミングにおいてベース周期カウンタ６１０が示すカウンタ値である。前述したように、ベース周期カウンタ６１０は、一例として、該ベース周期カウンタ６１０が“０”を示すタイミングで、トリガ（パルス）としての周期信号を、比較値発生部６２０へ送信する。図４（ａ）において、１つの周期信号は、１つのトリガ（パルス）に対応する。
【０１１２】
図４（ａ）および図４（ｂ）に示される比較値は、加算値保持部６２３に保持される加算値が“７”である場合における各タイミングの比較値である。図４（ａ）および図４（ｂ）において、１つのリフレッシュトリガは、１つのトリガ（パルス）に対応する。
【０１１３】
図４（ａ）および図４（ｂ）に示されるように、ベース周期カウンタ６１０が周期信号を出力する毎に、加算部６２２は、比較値保持部６２１に保持されている比較値に加算値“７”を加算する。図４（ａ）および図４（ｂ）において、比較値保持部６２１に保持されている比較値が１４から５に更新されるタイミングではリミット処理が行われている。
【０１１４】
これは、以下の処理による。まず、前述の加算処理により、１４＋７＝２１で算出される第１の算出値“２１”が、ベース周期カウンタのカウンタ値の最大値１５より大きい。そのため、リミット処理において、第１の算出値“２１”から、“（カウンタ値の最大値）＋１”の値（１６）が減算される。
【０１１５】
これにより、リミット処理により算出される第２の算出値“５”が、比較値保持部６２１に保持される最新の比較値となる。
【０１１６】
このように、ベース周期毎にリミット処理が発生しながら、比較値保持部６２１に保持される比較値が更新される。これにより、ベース周期カウンタ６１０のカウンタ値と比較値保持部６２１に保持されている値が一致するタイミングの周期は、一定周期でない。
【０１１７】
そのため、この場合、リフレッシュトリガの周波数成分は、間隔“２３”と、間隔“７”との２種類の周波数成分を含む。間隔“２３”とは、リミット処理が行われない場合に、１６＋７＝２３の式により算出される、一方の周波数成分の間隔である。間隔“７”とは、リミット処理が発生する（行われる）場合の、他方の周波数成分の間隔である。
【０１１８】
図５は、本発明の実施の形態１に係るリフレッシュトリガを説明するための図である。
【０１１９】
図５（ａ）は、リフレッシュトリガの発生周期が仮に一定周期である場合における、複数のリフレッシュトリガから構成される信号（以下、一定周期信号Ｎという）の周波数スペクトルを示す図である。すなわち、一定周期信号Ｎは、ＤＲＡＭ２００のリフレッシュ動作時におけるノイズとしての信号である。
【０１２０】
図５（ａ）の縦軸は、信号レベルとしてのノイズレベル（ｄＢ）を示す。横軸は、周波数（Ｈｚ）を示す。
【０１２１】
図５（ａ）に示されるように、一定周期信号Ｎは、Ｔ／１６のｎ（ｎは自然数）倍の周波数においてピークを有する、基本波または高調波を示す信号である。
【０１２２】
図５（ｂ）は、実施の形態１に係るトリガ発生部６００により生成される、可変周期の複数のリフレッシュトリガから構成される信号（以下、可変周期信号ＳＡという）の周波数スペクトルを示す図である。すなわち、可変周期信号ＳＡは、ＤＲＡＭ２００のリフレッシュ動作時におけるノイズとしての信号である。
【０１２３】
図５（ｂ）の縦軸および横軸は、それぞれ、図５（ａ）の縦軸および横軸と同じである。なお、図５（ｂ）では、比較のために、図５（ａ）の一定周期信号Ｎを点線で示している。
【０１２４】
図５（ｂ）に示されるように、トリガ発生部６００が発生する複数のリフレッシュトリガから構成される可変周期信号ＳＡは、２種類の周波数成分をそれぞれ有する２つの信号（以下、信号Ｓ１，Ｓ２という。）から構成される。この場合、信号Ｓ１は、Ｔ／２３のｎ倍の周波数においてピークを有する、基本波または高調波を示す信号である。信号Ｓ２は、Ｔ／７のｎ倍の周波数においてピークを有する、基本波または高調波を示す信号である。
【０１２５】
また、図５（ｂ）に示されるように、可変周期信号ＳＡの最大のノイズレベルは、一定周期信号Ｎの最大のノイズレベルより低い。ここで、可変周期信号ＳＡは、ＤＲＡＭ２００のリフレッシュ動作を要求するための信号である。
【０１２６】
すなわち、実施の形態１に係るトリガ発生部６００を含むリフレッシュ制御装置４００によれば、可変周期信号ＳＡを構成する複数のリフレッシュトリガの周期に起因するノイズのレベル（例えば、最大レベル）を、一定周期で発生するリフレッシュトリガに起因するノイズのレベルより低減することができる。つまり、メモリのリフレッシュ動作を要求するためのトリガの周期に起因するノイズのレベルを、一定周期で発生するトリガに起因するノイズのレベルより低減することができる。
【０１２７】
また、可変周期信号ＳＡが有する各ピークの周波数は、一定周期信号Ｎが有する各ピークの周波数をシフトさせた周波数である。
【０１２８】
これを利用し、例えば、加算値保持部６２３に保持される加算値を、ＣＰＵ３２０により任意の値に設定することにより、任意の位置へ、可変周期信号ＳＡの周波数ピークをシフトする事が可能となる。これにより、可変周期信号ＳＡが有する、低い次数（２次、３次等）の高調波の領域に、無線信号の周波数帯が存在したとしても、チューナ部３１１において、無線信号の受信の妨害とならない位置に、ピークをずらすことができる。すなわち、無線信号の受信状態の劣化（受信妨害）を抑制することができる。当該無線信号は、例えば、ラジオで使用される信号である。
【０１２９】
したがって、前記チューナ部３１１が前記無線信号を受信するための周波数と、一定でない周期（可変周期）の複数の前記リフレッシュトリガから構成される信号が示す各周波数とは異なる。
【０１３０】
これにより、実施の形態１に係るトリガ発生部６００およびトリガ発生部６００を含むリフレッシュ制御装置４００は、揮発性メモリ（ＤＲＡＭ２００）のリフレッシュレート規定を満たしつつ、リフレッシュ動作のための信号の周波数によるラジオ受信への影響を防ぐことができる。
【０１３１】
また、実施の形態１に係る無線受信機１０００は、ＶＣＯ（Voltage Controlled Oscillator）などのアナログ構成は使用せず、システムの動作クロックを基準として、デジタル的に簡単な回路構成で周波数シフト、あるいは周波数変調を実現できる。
【０１３２】
また、従来の調停回路等の構成を変更せずに、リフレッシュによる影響は従来の無線受信機とほぼ同等で、ＤＲＡＭへのメモリアクセスが可能となる。
【０１３３】
なお、トリガ発生部６００は、可変周期のリフレッシュトリガを発生する構成に限定されない。例えば、トリガ発生部６００が、リフレッシュトリガを一定周期で発生する機能と、前記リフレッシュトリガを可変周期（一定でない周期）で発生する機能とを有する構成としてもよい。
【０１３４】
この場合、リフレッシュ制御装置４００は、リフレッシュトリガを一定周期で発生する機能と、リフレッシュトリガを可変周期（一定でない周期）で発生する機能とを有する。
【０１３５】
ここで、トリガ発生部６００に、リフレッシュトリガを一定周期で発生させるためには、たとえば、ＣＰＵ３２０が加算値保持部６２３が保持する加算値の値を“０”に設定する。これにより、無線信号の受信状態に影響を与えないような条件下においては、従来のタイミングにて、ＤＲＡＭ２００にリフレッシュ動作をさせることも可能となる。
【０１３６】
なお、実施の形態１では、一致検出部６３０が検出した一致検出タイミングに、１つのリフレッシュトリガを発生する構成としたが、これに限定されない。検出された一致検出タイミングに、一致検出部６３０が、連続する複数のリフレッシュトリガを発生する構成としてもよい。
【０１３７】
但し、ＤＲＡＭ２００において、メモリアクセスが行われる場合を考慮すると、１つのベース周期あたり１個のリフレッシュトリガを発生する構成とする。これにより、リフレッシュタイミングが均等化され、メモリアクセスへの弊害は少ない。
【０１３８】
なお、ベース周期カウンタ６１０がカウントする基準クロックに関しては特に限定しないが、例えば、当該基準クロックは、ＤＲＡＭとのアクセスタイミングの基準となるメモリコントローラ内のシステムクロックを使用してもよい。場合によっては無線信号の受信状態の効果を鑑みて、基準クロックとして、分周クロックを使用してもよい。
【０１３９】
＜実施の形態２＞
次に、本発明の実施の形態２に係るトリガ発生部６００Ａについて説明する。
【０１４０】
以下においては、実施の形態２に係るリフレッシュ制御装置を、リフレッシュ制御装置Ａ２という。リフレッシュ制御装置Ａ２は、図１のリフレッシュ制御装置４００と比較して、トリガ発生部６００の代わりにトリガ発生部６００Ａを備える点のみが異なる。それ以外のリフレッシュ制御装置Ａ２の構成は、リフレッシュ制御装置４００と同様であるので詳細な説明は繰り返さない。
【０１４１】
図６は、本発明の実施の形態２に係るトリガ発生部６００Ａの構成を示すブロック図である。トリガ発生部６００Ａは、図３のトリガ発生部６００と比較して、主に、加算値を可変とした点が異なる。
【０１４２】
図６を参照して、トリガ発生部６００Ａは、図３のトリガ発生部６００と比較して、比較値発生部６２０の代わりに比較値発生部６２０Ａを含む点が異なる。トリガ発生部６００Ａのそれ以外の構成は、トリガ発生部６００と同様なので詳細な説明は繰り返さない。
【０１４３】
比較値発生部６２０Ａは、図３の比較値発生部６２０と比較して、加算値保持部６２３の代わりに加算値保持部６２３Ａを有する点と、さらに、演算制御部６２５と、演算部６２６とを有する点とが異なる。比較値発生部６２０Ａのそれ以外の構成は、比較値発生部６２０と同様なので詳細な説明は繰り返さない。
【０１４４】
トリガ発生部６００Ａのベース周期カウンタ６１０は、ベース周期毎に、前述の周期信号を、比較値保持部６２１、加算値保持部６２３Ａおよび演算制御部６２５へ送信する。
【０１４５】
加算値保持部６２３Ａは、１つの加算値を保持する。当該加算値は、前述の加算処理により使用される値である。また、加算値保持部６２３Ａは、周期信号を受信する毎に、保持している最新の加算値を、加算部６２２、演算制御部６２５および演算部６２６へ送信しつづける。
【０１４６】
すなわち、加算値保持部６２３Ａは、加算値を保持するとともに、前記ベース周期毎に、保持している最新の加算値を出力する。
【０１４７】
演算制御部６２５は、周期信号を受信する毎に、前記加算値保持部６２３Ａが出力する最新の前記加算値が、前記第１の値または前記第２の値であるか否かを判定する判定部である。ここで、第１の値および第２の値は、それぞれ、ベース周期カウンタの最小値および最大値である。ここで、一例として、第１の値および第２の値は、それぞれ、“０”および“１５”であるとする。
【０１４８】
詳細は後述するが、加算値は、該加算値がカウンタ値の最大値に達するまではベース周期毎に＋１の加算により更新される。また、加算値は、該加算値がカウンタ値の最大値に達すると、該加算値が最小値に達するまでベース周期毎に−１の加算により更新される。
【０１４９】
演算部６２６は、詳細は後述するが、前記加算値保持部６２３Ａから最新の前記加算値が出力される毎に、該加算値を用いて演算する。
【０１５０】
そして、演算制御部６２５は、加算値保持部６２３Ａが出力する最新の前記加算値が、前記第１の値である場合、該加算値が前記第２の値になるまで前記ベース周期毎に該加算値を１ずつインクリメントする処理と、該加算値が１インクリメントされる毎に、最新の加算値を前記加算値保持部６２３Ａへ送信する処理と実行させる指示を、演算部６２６に出す。
【０１５１】
すなわち、第２判定部としての演算制御部６２５は、さらに、前記加算値保持部６２３Ａに保持される前記加算値が前記第１の値である場合、該加算値が前記第２の値になるまで前記ベース周期毎に該加算値を１ずつインクリメントする処理と、該加算値が１インクリメントされる毎に、最新の加算値を前記加算値保持部６２３Ａへ送信する処理とを、前記演算部６２６に実行させる。
【０１５２】
この場合、演算部６２６は、該加算値が前記第２の値になるまでベース周期毎に該加算値を１ずつインクリメントする演算処理を行うとともに、該加算値が１インクリメントされる毎に、最新の加算値を加算値保持部６２３Ａへ送信する。
【０１５３】
また、演算制御部６２５は、加算値保持部６２３Ａが出力する最新の前記加算値が、前記第２の値である場合、該加算値が前記第１の値になるまで前記ベース周期毎に該加算値を１ずつデクリメントする処理と、該加算値が１デクリメントされる毎に、最新の加算値を前記加算値保持部６２３Ａへ送信する処理と実行させる指示を、演算部６２６に出す。
【０１５４】
すなわち、第２判定部としての演算制御部６２５は、前記加算値保持部６２３Ａに保持される前記加算値が前記第２の値である場合、該加算値が前記第１の値になるまで前記ベース周期毎に該加算値を１ずつデクリメントする処理と、該加算値が１デクリメントされる毎に、最新の加算値を前記加算値保持部６２３Ａへ送信する処理とを、前記演算部６２６に実行させる。
【０１５５】
この場合、演算部６２６は、該加算値が前記第１の値になるまでベース周期毎に該加算値を１ずつデクリメントする演算処理を行うとともに、該加算値が１デクリメントされる毎に、最新の加算値を前記加算値保持部６２３Ａへ送信する。
【０１５６】
加算値保持部６２３Ａは、周期信号を受信する毎に、演算部６２６から送信される最新の加算値を受信し、保持している加算値の代わりに最新の加算値を保持する。すなわち、前記加算値保持部６２３Ａは、前記ベース周期毎に、保持している加算値の代わりに、前記演算部６２６から送信される最新の前記加算値を保持する。
【０１５７】
そして、前述したように、加算値保持部６２３Ａは、前記ベース周期毎に、保持している最新の加算値を、加算部６２２、演算制御部６２５および演算部６２６へ送信しつづける。
【０１５８】
加算部６２２は、加算値を受信する毎に、比較値保持部６２１から送信される比較値に、加算値保持部６２３Ａから送信される加算値を加算する加算処理Ａを行う。すなわち、加算部６２２は、前記ベース周期毎に、比較値保持部６２１に保持されている前記比較値に加算値保持部６２３Ａが保持している最新の前記加算値を加算する加算処理Ａを行う。
【０１５９】
以下においては、加算処理Ａにより算出された値を、第１の算出値という。加算部６２２は、さらに、加算処理Ａを行う毎に、該加算処理Ａにより算出された第１の算出値を、リミット処理部６２４へ送信する。
【０１６０】
リミット処理部６２４および比較値保持部６２１が行う処理は、実施の形態１の処理と同様なので詳細な説明は繰り返さない。以下、簡単に説明する。
【０１６１】
すなわち、第１判定部としてのリミット処理部６２４は、前記加算部６２２が前記加算処理Ａを行う毎に、該加算処理Ａにより算出される第１の算出値が第２の値（カウンタ値の最大値（１５））より大きいか否かを判定する。
【０１６２】
また、第１判定部としてのリミット処理部６２４は、さらに、第１の算出値が前記第２の値より大きい場合、前記第１の値から前記第２の値までの数（個数）を、前記第１の算出値から減算するリミット処理を行う。
【０１６３】
そして、リミット処理部６２４は、該リミット処理により算出される第２の算出値を、最新の比較値として、前記比較値保持部へ送信しつづける。
【０１６４】
また、第１判定部としてのリミット処理部６２４は、前記第１の算出値が前記第２の値以下の場合、前記第１の算出値を、最新の比較値として、前記比較値保持部へ送信しつづける。
【０１６５】
比較値保持部６２１は、周期信号を受信する毎に、リミット処理部６２４から送信される最新の比較値を受信し、保持している比較値の代わりに最新の比較値を保持する。すなわち、比較値保持部６２１は、ベース周期毎に、保持している比較値の代わりに、第１判定部としてのリミット処理部６２４から送信される最新の前記比較値を保持する。
【０１６６】
そして、比較値保持部６２１は、保持している最新の比較値を、一致検出部６３０および加算部６２２へ送信しつづける。すなわち、比較値保持部６２１は、ベース周期毎に、比較値を更新するとともに、更新後の比較値を、一致検出部６３０および加算部６２２へ送信する。
【０１６７】
前述したように、一致検出部６３０は、一致タイミングを検出し、該一致タイミングにリフレッシュトリガを発生する。
【０１６８】
以上の処理により、トリガ発生部６００Ａは、リフレッシュレート規定を満たすように、リフレッシュトリガを可変周期で発生する。
【０１６９】
図７は、本発明の実施の形態２に係るトリガ発生部６００Ａの動作を説明するためのタイミングチャートの一例を示すである。図７の横軸は、時間を示す。
【０１７０】
図７を参照して、文字列「演算部」に対応づけられたタイミングチャートは、演算部６２６が行っている処理を示す。「＋１」が示される期間は、演算部６２６が、加算値を１ずつインクリメントする演算処理を行っている期間である。「−１」が示される期間は、演算部６２６が、加算値を１ずつデクリメントする演算処理を行っている期間である。
【０１７１】
「加算値」とは、各タイミングにおける加算値である。「比較値」とは、各タイミングにおける比較値である。図７において、１つのリフレッシュトリガは、１つのトリガ（パルス）に対応する。
【０１７２】
なお、図７では、図示されていないが、ベース周期カウンタ６１０は、図４（ａ）に示されるカウンタ値および周期信号を出力する。カウンタ値は、一例として、０から１５までの値である。
【０１７３】
ベース周期カウンタ６１０は、一例として、該ベース周期カウンタ６１０が“０”を示すタイミングで、トリガ（パルス）としての周期信号を出力する。
【０１７４】
演算部６２６は、「＋１」が示される期間では、該加算値が最大値（１５）になるまで、ベース周期毎に該加算値を１ずつインクリメントする演算処理を行う。一方、演算部６２６は、「−１」が示される期間では、該加算値が最小値（０）になるまで、ベース周期毎に該加算値を１ずつデクリメントする演算処理を行う。すなわち、加算値は、スイープ状に更新される。
【０１７５】
なお、図示はされないが、加算値が最小値（０）になると、すなわち、「＋１」が示される期間が終了すると、再度、「−１」が示される期間となる。
【０１７６】
これらの処理が繰り返し行われることにより、比較値保持部６２１に保持される比較値には、ベース周期毎に更新される加算値が加算され、時折、前述のリミット処理が行われることにより、該比較値は更新されていく。
【０１７７】
以上の処理により、トリガ発生部６００Ａは、リフレッシュレート規定を満たすように、リフレッシュトリガを可変周期で発生する。
【０１７８】
図８は、本発明の実施の形態２に係るリフレッシュトリガを説明するための図である。図８は、実施の形態２に係るトリガ発生部６００Ａにより生成される、可変周期の複数のリフレッシュトリガから構成される信号（以下、可変周期信号ＳＡ２という）の周波数スペクトルを示す図である。すなわち、可変周期信号ＳＡ２は、ＤＲＡＭ２００のリフレッシュ動作時におけるノイズとしての信号である。
【０１７９】
図８の縦軸および横軸は、それぞれ、図５（ａ）の縦軸および横軸と同じである。
【０１８０】
なお、図８には、比較のために、図５（ａ）の一定周期信号Ｎを点線で示している。
【０１８１】
図８に示されるように、トリガ発生部６００Ａが発生する複数のリフレッシュトリガから構成される可変周期信号ＳＡ２は、Ｔ／１６のｎ倍の周波数においてピークを有する、基本波または高調波を示す信号である。
【０１８２】
前述したように、実施の形態２では、加算値をスイープ状に更新する。これにより、リフレッシュトリガの発生周期が不規則な周期となる。
【０１８３】
また、図８に示されるように、可変周期信号ＳＡ２の最大のノイズレベルは、一定周期信号Ｎの最大のノイズレベルより大幅に低い。すなわち、実施の形態２に係る構成により、可変周期信号ＳＡ２は、一定周期信号Ｎのピークレベルを平均的に分散した信号であって、かつ、一定周期信号Ｎの基本波および高調波のノイズレベルを大幅に低減（減衰）した信号である。
【０１８４】
すなわち、実施の形態２に係るトリガ発生部６００Ａを含むリフレッシュ制御装置Ａ２によれば、可変周期信号ＳＡ２を構成する複数のリフレッシュトリガの周期に起因するノイズのレベルを、一定周期で発生するリフレッシュトリガに起因するノイズのレベルより大幅に低減することができる。つまり、メモリのリフレッシュ動作を要求するためのトリガの周期に起因するノイズのレベルを、一定周期で発生するトリガに起因するノイズのレベルより大幅に低減することができる。
【０１８５】
したがって、トリガ発生部６００Ａを有する無線受信機は、比較的高い次数の高調波の領域に、無線信号の周波数帯域が存在したとしても、チューナ部３１１が受信する無線信号の受信状態の劣化（受信妨害）を大幅に抑制することができる。すなわち、実施の形態２に係るトリガ発生部６００Ａを有する無線受信機は、無線信号の受信状態の劣化（受信妨害）を大幅に抑制することができる。
【０１８６】
なお、トリガ発生部６００Ａは、可変周期のリフレッシュトリガを発生する構成に限定されない。例えば、トリガ発生部６００Ａが、リフレッシュトリガを一定周期で発生する機能と、前記リフレッシュトリガを可変周期で発生する機能とを有する構成としてもよい。
【０１８７】
この場合、リフレッシュ制御装置Ａ２は、リフレッシュトリガを一定周期で発生する機能と、リフレッシュトリガを可変周期で発生する機能とを有する。
【０１８８】
ここで、トリガ発生部６００に、リフレッシュトリガを一定周期で発生させるためには、たとえば、ＣＰＵ３２０が加算値保持部６２３Ａが出力する加算値を固定値にするように、加算値保持部６２３Ａを制御する。これにより、無線信号の受信状態に影響を与えないような条件下においては、従来のタイミングにて、ＤＲＡＭ２００にリフレッシュ動作をさせることも可能となる。
【０１８９】
＜実施の形態３＞
次に、本発明の実施の形態３に係るトリガ発生部６００Ｂについて説明する。以下においては、実施の形態３に係るリフレッシュ制御装置を、リフレッシュ制御装置Ａ３という。リフレッシュ制御装置Ａ３は、図１のリフレッシュ制御装置４００と比較して、トリガ発生部６００の代わりにトリガ発生部６００Ｂを備える点のみが異なる。それ以外のリフレッシュ制御装置Ａ３の構成は、リフレッシュ制御装置４００と同様であるので詳細な説明は繰り返さない。
【０１９０】
図９は、本発明の実施の形態３に係るトリガ発生部６００Ｂの構成を示すブロック図である。
【０１９１】
トリガ発生部６００Ｂは、図３のトリガ発生部６００と比較して、主として、カウンタの周期が異なる。
【０１９２】
図９を参照して、トリガ発生部６００Ｂは、基準カウンタ６１０Ｂと、検出部６２０Ｂと、論理和演算部６４０とを含む。
【０１９３】
前述のベース周期カウンタ６１０は、該ベース周期カウンタ６１０の周回周期において１回のリフレッシュトリガを出力するためのカウンタである。それに対し、基準カウンタ６１０Ｂは、該基準カウンタ６１０Ｂの周回周期においてＭ（２以上の整数）回のリフレッシュトリガを出力するためのカウンタである。
【０１９４】
基準カウンタ６１０Ｂは、前述のリフレッシュレート規定を満たすベース周期のＭ（２以上の整数）倍以上の分周周期において、一例として、カウンタ値として第１の値から第３の値までを順次示す（カウントする）カウンタである。すなわち、ベース周期カウンタ６１０Ｂは、分周周期にわたって、第１の値から第３の値までを順次示す（カウントする）。第１の値および第３の値は、それぞれ、基準カウンタ６１０Ｂが示す値の最小値および最大値である。ここで、一例として、第１の値および第３の値は、それぞれ、“０”および“４７”であるとする。
【０１９５】
すなわち、基準カウンタ６１０Ｂは、リフレッシュレート規定を満たすベース周期のＭ（２以上の整数）倍以上の分周周期において、第１の値から該第１の値より大きい第３の値までを順次示すカウンタであって、前記分周周期毎に同じ値を示すカウンタである。
【０１９６】
検出部６２０Ｂは、Ｍ（２以上の整数）個の一致検出部６３１を有する。すなわち、トリガ発生部６００Ｂは、Ｍ個の一致検出部６３１を有する。
【０１９７】
基準カウンタ６１０Ｂは、当該基準カウンタ６１０Ｂが示すカウンタ値が変化する毎に、最新のカウンタ値を、Ｍ個の一致検出部６３１の各々へ送信する。
【０１９８】
Ｍ個の一致検出部６３１の各々は、互いに異なる比較値を保持する。Ｍ個の一致検出部６３１の各々が保持する比較値は、例えば、外部のＣＰＵ等が設定した値である。
【０１９９】
すなわち、Ｍ個の一致検出部６３１の各々は、前記第１の値から前記第３の値までのいずれかの値を比較値として保持する。Ｍ個の一致検出部６３１がそれぞれ保持するＭ個の比較値は互いに異なる。
【０２００】
各前記一致検出部６３１は、基準カウンタ６１０Ｂから受信する最新のカウンタ値と、該一致検出部６３１が保持する比較値とが一致するタイミングである一致タイミングを検出する。そして、一致検出部６３１は、検出した該一致タイミングにリフレッシュトリガとしてのトリガを発生する。
【０２０１】
すなわち、各前記一致検出部６３１は、前記基準カウンタ６１０Ｂが示す値と、該一致検出部が保持する比較値とが一致するタイミングである一致タイミングを検出し、該一致タイミングにトリガを発生する。各前記一致検出部６３１は、検出した一致タイミングに、トリガ（パルス）を、論理和演算部６４０へ送信する。
【０２０２】
Ｍ個の一致検出部６３１の各々は、互いに異なるタイミングで、トリガ（パルス）を、論理和演算部６４０へ送信する。
【０２０３】
論理和演算部６４０は、Ｍ個の一致検出部６３１の各々から受信するトリガ（パルス）に対し、論理和演算を行う。すなわち、論理和演算部６４０は、前記Ｍ個の一致検出部の各々が異なるタイミングで発生する前記トリガを、前記リフレッシュトリガとして発生する発生部である。
【０２０４】
Ｍ個の一致検出部６３１がそれぞれ保持するＭ個の比較値を、小さい値から順に並べた場合、各連続する２つの比較値の差の絶対値は、互いに異なる値とする。これにより、トリガ発生部６００Ｂは、リフレッシュトリガを可変周期で発生する。
【０２０５】
これにより、リフレッシュ要求の発生周期がリフレッシュレート規定を満たしつつ、一定周期とならないようにすることができる。
【０２０６】
以上の処理により、トリガ発生部６００Ｂは、リフレッシュレート規定を満たすように、リフレッシュトリガを可変周期で発生する。
【０２０７】
ここで、基準カウンタ６１０Ｂにおけるリフレッシュレート規定を満たすベース周期を、Ｎクロック以内の周期とする。また、基準カウンタ６１０Ｂの分周周期を、Ｎ×Ｍとしたとする。この場合、検出部６２０Ｂは、少なくとも一つの分周周期あたり、Ｍ個のリフレッシュトリガを出力する。
【０２０８】
図１０は、本発明の実施の形態３に係るトリガ発生部６００Ｂの動作を説明するためのタイミングチャートの一例を示すである。図１０の横軸は、時間を示す。
【０２０９】
ここで、基準カウンタ６１０Ｂのベース周期Ｎ＝１６でり、Ｍ＝３であるとする。この場合、検出部６２０Ｂは、３個の一致検出部６３１を有する。また、当該３個の一致検出部６３１がそれぞれ保持する３個の比較値は、それぞれ、“０”，“１９”，“２４”であるとする。
【０２１０】
また、この場合、基準カウンタ６１０Ｂは、“０”から“４７”までの値を順次示す。すなわち、“０”から“４７”までをカウントする周期が、基準カウンタ６１０Ｂの１周期である。
【０２１１】
図１０（ａ）は、図１０（ｂ）に示されるタイミングチャートの一部の拡大図である。
【０２１２】
図１０（ａ）において、カウンタ値とは、各タイミングにおける基準カウンタ６１０Ｂが示すカウンタ値である。
【０２１３】
図１０（ｂ）は、リフレッシュトリガのタイミングチャートである。
【０２１４】
図１０（ａ）および図１０（ｂ）に示されるように、トリガ発生部６００Ｂは、基準カウンタ６１０Ｂのカウンタ値が、“０”，“１９”，“２４”であるタイミングに、リフレッシュトリガを発生する。
【０２１５】
なお、当該３個の一致検出部６３１がそれぞれ保持する３個の比較値は、“０”，“１９”，“２４”に限定されない。Ｍ個の比較値を、小さい値から順に並べた場合、各連続する２つの比較値の差の絶対値は、互いに異なる値であればよい。例えば、３個の一致検出部６３１がそれぞれ保持する３個の比較値は、それぞれ、“０”，“１７”，“３５”であってもよい。
【０２１６】
以上の動作により、Ｍ個の一致検出部６３１が保持する比較値を任意の値に設定することにより、任意の位置へリフレッシュノイズの周波数ピークをシフトする事が可能となる。
【０２１７】
以下においては、実施の形態３に係るトリガ発生部６００Ｂにより生成される、可変周期の複数のリフレッシュトリガから構成される信号を、可変周期信号ＳＡ３という。
【０２１８】
トリガ発生部６００Ｂはリフレッシュトリガを可変周期で発生する。そのため、実施の形態３に係るトリガ発生部６００Ｂを含むリフレッシュ制御装置Ａ３によれば、可変周期信号ＳＡ３を構成する複数のリフレッシュトリガの周期に起因するノイズのレベル（例えば、最大レベル）を、一定周期で発生するリフレッシュトリガに起因するノイズのレベルより低減することができる。つまり、メモリのリフレッシュ動作を要求するためのトリガの周期に起因するノイズのレベルを、一定周期で発生するトリガに起因するノイズのレベルより低減することができる。
【０２１９】
以上、実施の形態３に係るトリガ発生部６００Ｂにおいては、基準カウンタ６１０Ｂの周期を、リフレッシュレート規定を満たす周期の少なくとも２倍以上の分周周期とする。この構成により、実施の形態１，２よりも、リフレッシュトリガの周期の周波数シフト方向を拡大することが可能となる。例えば、Ｍが３である場合、可変周期信号ＳＡ３の周波数ピークのシフト量を、実施の形態１のシフト量の３倍にすることができる。
【０２２０】
したがって、メモリアクセスへの弊害が許容できる範囲において、ＤＲＡＭ２００に対する集中的なリフレッシュも可能である。また、無線信号を受信するための周波数帯域と重ならないような周波数シフトを実現することができる。
【０２２１】
なお、Ｍ個の一致検出部６３１が保持する比較値は、固定値あるいはＣＰＵ３２０から設定可能な可変値としてもよい。
【０２２２】
なお、トリガ発生部６００Ｂは、可変周期のリフレッシュトリガを発生する構成に限定されない。例えば、トリガ発生部６００Ｂが、リフレッシュトリガを一定周期で発生する機能と、前記リフレッシュトリガを可変周期で発生する機能とを有する構成としてもよい。
【０２２３】
この場合、実施の形態３に係るリフレッシュ制御装置Ａ３は、リフレッシュトリガを一定周期で発生する機能と、リフレッシュトリガを可変周期で発生する機能とを有する。
【０２２４】
ここで、トリガ発生部６００Ｂに、リフレッシュトリガを一定周期で発生させるためには、たとえば、Ｍ個の比較値を、小さい値から並べた場合、各連続する２つの比較値の差の絶対値が同じになるようにすればよい。例えば、３個の一致検出部６３１がそれぞれ保持する３個の比較値は、それぞれ、“０”，“１６”，“３２”とすればよい。
【０２２５】
この場合、リガ発生部６００Ｂは、一定周期で、リフレッシュトリガを発生する。これにより、無線信号の受信状態に影響を与えないような条件下においては、従来のタイミングにて、ＤＲＡＭ２００にリフレッシュ動作をさせることも可能となる。
【０２２６】
なお、基準カウンタ６１０Ｂがカウントする基準クロックに関しては特に限定しないが、例えば、当該基準クロックは、ＤＲＡＭとのアクセスタイミングの基準となるメモリコントローラ内のシステムクロックを使用してもよい。場合によっては無線信号の受信状態の効果を鑑みて、基準クロックとして、分周クロックを使用してもよい。
【０２２７】
＜実施の形態４＞
次に、本発明の実施の形態４に係るトリガ発生部６００Ｃについて説明する。以下においては、実施の形態４に係るリフレッシュ制御装置を、リフレッシュ制御装置Ａ４という。リフレッシュ制御装置Ａ４は、図１のリフレッシュ制御装置４００と比較して、トリガ発生部６００の代わりにトリガ発生部６００Ｃを備える点のみが異なる。それ以外のリフレッシュ制御装置Ａ４の構成は、リフレッシュ制御装置４００と同様であるので詳細な説明は繰り返さない。
【０２２８】
図１１は、本発明の実施の形態４に係るトリガ発生部６００Ｃの構成を示すブロック図である。
【０２２９】
図１１を参照して、トリガ発生部６００Ｃは、可変周期カウンタ６１０Ｃと、周期設定値生成部６２０Ｃとを含む。
【０２３０】
周期設定値生成部６２０Ｃは、可変の周期設定値を生成する。周期設定値は、前記リフレッシュトリガの発生タイミングを決定するための値である。
【０２３１】
可変周期カウンタ６１０Ｃは、前記可変の周期設定値だけカウントするカウント処理を行い、かつ、前記カウント処理が終了する毎にトリガ（パルス）としての周期信号を、周期設定値生成部６２０Ｃへ送信する。
【０２３２】
すなわち、可変周期カウンタ６１０Ｃは、可変の周期設定値だけカウントするカウント処理を行い、かつ、前記カウント処理が終了する毎にトリガとしての周期信号を発生する。
【０２３３】
周期設定値生成部６２０Ｃは、後述する周期上限値および周期下限値を用いて、周期信号を受信する毎に、異なる値を、前記可変周期カウンタ６１０Ｃがカウントの対象とする前記周期設定値として前記可変周期カウンタ６１０Ｃへ出力する。
【０２３４】
すなわち、周期設定値生成部６２０Ｃは、前記可変周期カウンタ６１０Ｃが前記トリガを発生する毎に、異なる値を、前記可変周期カウンタ６１０Ｃがカウントの対象とする前記周期設定値として前記可変周期カウンタへ出力する。
【０２３５】
周期設定値生成部６２０Ｃは、周期信号を受信する毎に、異なる２つの周期上限値と周期下限値との範囲内の値となるよう周期設定値を更新する。
【０２３６】
また、前記可変周期カウンタ６１０Ｃは、前記カウント処理が終了する毎に発生する前記トリガを、前記リフレッシュトリガとしても発生する。つまり、可変周期カウンタ６１０Ｃは、前記カウント処理が終了する毎に、リフレッシュトリガを、リフレッシュ要求部７１０へ送信する。
【０２３７】
これにより、リフレッシュ要求の発生周期がリフレッシュレート規定を満たしつつ、一定周期とならないようにすることができる。
【０２３８】
図１２は、本発明の実施の形態４に係る周期設定値生成部６２０Ｃの構成を示すブロック図である。
【０２３９】
図１２を参照して、周期設定値生成部６２０Ｃは、周期設定値保持部６２３Ｃと、演算制御部６２５Ｃと、演算部６２６Ｃとを有する。
【０２４０】
可変周期カウンタ６１０Ｃは、カウント処理が終了する毎に、前述の周期信号を、周期設定値保持部６２３Ｃおよび演算制御部６２５Ｃへ送信する。
【０２４１】
周期設定値保持部６２３Ｃは、１つの周期設定値を保持する。周期設定値保持部６２３Ｃは、トリガとしての周期信号を受信する毎に、保持している最新の周期設定値を、可変周期カウンタ６１０Ｃ、演算制御部６２５Ｃおよび演算部６２６Ｃへ送信しつづける。
【０２４２】
すなわち、周期設定値保持部６２３Ｃは、前記周期設定値を保持するとともに、前記可変周期カウンタ６１０Ｃがトリガを発生する毎に、保持している最新の周期設定値を少なくとも前記可変周期カウンタ６１０Ｃへ出力する。
【０２４３】
周期設定値は、周期下限値から周期上限値までのいずれかに設定される。すなわち、前記周期設定値生成部６２０Ｃが出力する前記周期設定値は、第４の値（周期下限値）から該第４の値より大きい第５の値（周期上限値）までのいずれかの値である。
【０２４４】
周期下限値は、前述のリフレッシュレート規定を満たすベース周期に対応する規定値から該規定値の１／ｕ（２以上の整数）の値を減算した値である。ここで、ベース周期に対応する規定値とは、カウンタが前述のベース周期においてカウントする数である。
【０２４５】
周期上限値は、前記規定値に該規定値の１／ｕの値を加算した値である。すなわち、周期下限値および周期上限値は、ベース周期に対応する規定値を中心として演算された値である。
【０２４６】
すなわち、周期下限値および周期上限値は、該周期下限値および周期上限値の中間値がリフレッシュレート規定を満たす周期に対応する規定値と等しくなるように設定するとよい。その結果、上述の動作に沿って、周期設定値の更新が一巡された時の、可変周期カウンタ６１０Ｃから出力される周期信号の平均周期はリフレッシュレート規定を満たすことができる。
【０２４７】
なお、周期下限値および周期上限値は、上記規則により設定された値に限定されず、任意に設定された値であってもよい。
【０２４８】
ここで、リフレッシュレート規定を満たすベース周期に対応する規定値は、一例として、“１６”であるとする。なお、リフレッシュレート規定を満たすベース周期に対応する規定値は、リフレッシュレート規定を満たす周期設定値である。また、ｕ＝４であるとする。この場合、周期下限値および周期上限値は、それぞれ、“１２”および“２０”である。
【０２４９】
演算制御部６２５Ｃは、周期下限値および周期上限値を保持する。
【０２５０】
また、演算制御部６２５Ｃは、前記周期設定値保持部６２３Ｃが出力する最新の前記周期設定値が、前記第４の値（周期下限値）または前記第５の値（周期上限値）であるか否かを判定する判定部である。
【０２５１】
詳細は後述するが、周期設定値は、周期信号の出力タイミングごとに、該周期設定値が、周期上限値に達するまでは＋１の加算により更新される。また、周期設定値は、該周期設定値が周期上限値に達すると、周期信号の出力タイミングごとに、該周期設定値が周期下限値に達するまで−１の加算により更新される。
【０２５２】
演算部６２６Ｃは、詳細は後述するが、前記周期設定値保持部６２３Ｃから最新の前記周期設定値が出力される毎に、該周期設定値を用いて演算する。
【０２５３】
そして、演算制御部６２５Ｃは、前記周期設定値保持部６２３Ｃが出力する最新の前記周期設定値が周期下限値（第４の値）である場合、該周期設定値が前記周期上限値（第５の値）になるまで該周期設定値を１ずつインクリメントする処理と、該周期設定値が１インクリメントされる毎に、最新の周期設定値を前記周期設定値保持部６２３Ｃへ送信する処理とを実行させる指示を、演算部６２６Ｃに出す。
【０２５４】
すなわち、判定部としての演算制御部６２５は、さらに、前記周期設定値保持部６２３Ｃに保持される前記周期設定値が前記第４の値である場合、該周期設定値が前記第５の値になるまで該周期設定値を１ずつインクリメントする処理と、該周期設定値が１インクリメントされる毎に、最新の周期設定値を前記周期設定値保持部６２３Ｃへ送信する処理とを、前記演算部６２６Ｃに実行させる。
【０２５５】
この場合、演算部６２６Ｃは、該周期設定値が前記周期上限値（第５の値）になるまで周期信号の出力タイミング毎に該周期設定値を１ずつインクリメントする演算処理を行うとともに、該周期設定値が１インクリメントされる毎に、最新の周期設定値を周期設定値保持部６２３Ｃへ送信する。
【０２５６】
また、演算制御部６２５Ｃは、前記周期設定値保持部６２３Ｃが出力する最新の前記周期設定値が前記周期上限値（第５の値）である場合、該周期設定値が周期下限値（第４の値）になるまで該周期設定値を１ずつデクリメントする処理と、該周期設定値が１デクリメントされる毎に、最新の周期設定値を前記周期設定値保持部６２３Ｃへ送信する処理とを実行させる指示を、演算部６２６Ｃに出す。
【０２５７】
すなわち、判定部としての演算制御部６２５は、前記周期設定値保持部６２３Ｃに保持される前記周期設定値が前記第５の値である場合、該周期設定値が前記第４の値になるまで該周期設定値を１ずつデクリメントする処理と、該周期設定値が１デクリメントされる毎に、最新の周期設定値を前記周期設定値保持部６２３Ｃへ送信する処理とを、前記演算部６２６Ｃに実行させる。
【０２５８】
この場合、演算部６２６Ｃは、該周期設定値が前記周期下限値（第４の値）になるまで周期信号の出力タイミング毎に該周期設定値を１ずつデクリメントする演算処理を行うとともに、該周期設定値が１デクリメントされる毎に、最新の周期設定値を、周期設定値保持部６２３Ｃへ送信する。
【０２５９】
周期設定値保持部６２３Ｃは、前記可変周期カウンタ６１０Ｃからトリガとしての周期信号を受信する毎に、演算部６２６Ｃから送信される最新の周期設定値を受信し、保持している周期設定値の代わりに最新の周期設定値を保持する。すなわち、前記周期設定値保持部６２３Ｃは、前記可変周期カウンタ６１０Ｃがトリガを発生する毎に、保持している周期設定値の代わりに、前記演算部から送信される最新の前記周期設定値を保持する。
【０２６０】
そして、前述したように、周期設定値保持部６２３Ｃは、前記可変周期カウンタ６１０Ｃがトリガを発生する毎に、保持している最新の周期設定値を、可変周期カウンタ６１０Ｃ、演算制御部６２５Ｃおよび演算部６２６Ｃへ送信しつづける。
【０２６１】
そして、可変周期カウンタ６１０Ｃは、最新の周期設定値だけカウントするカウント処理を行い、かつ、前記カウント処理が終了する毎にトリガとしての周期信号を発生する。
また、前述したように、前記可変周期カウンタ６１０Ｃは、前記カウント処理が終了する毎に発生する前記トリガを、前記リフレッシュトリガとしても発生する。
【０２６２】
なお、可変周期カウンタ６１０Ｃへ送信される周期設定値は、前述したように、可変の値である。したがって、トリガ発生部６００Ｃは、リフレッシュトリガを可変周期で発生する。すなわち、トリガ発生部６００Ｃは、リフレッシュレート規定を満たすように、リフレッシュトリガを可変周期で発生する。
【０２６３】
以下においては、実施の形態４に係るトリガ発生部６００Ｃにより生成される、可変周期の複数のリフレッシュトリガから構成される信号を、可変周期信号ＳＡ４という。
【０２６４】
トリガ発生部６００Ｃはリフレッシュトリガを可変周期で発生する。そのため、実施の形態４に係るトリガ発生部６００Ｃを含むリフレッシュ制御装置Ａ４によれば、可変周期信号ＳＡ４を構成する複数のリフレッシュトリガの周期に起因するノイズのレベルを、一定周期で発生するリフレッシュトリガに起因するノイズのレベルより低減することができる。つまり、メモリのリフレッシュ動作を要求するためのトリガの周期に起因するノイズのレベルを、一定周期で発生するトリガに起因するノイズのレベルより低減することができる。
【０２６５】
図１３は、本発明の実施の形態４に係るトリガ発生部６００Ｃの動作を説明するためのタイミングチャートの一例を示すである。図１３の横軸は、時間を示す。なお、図１３は、周期上限値＝１２であり、周期下限値＝２０である場合のタイミングチャートである。
【０２６６】
図１３を参照して、文字列「演算部」に対応づけられたタイミングチャートは、演算部６２６Ｃが行っている処理を示す。「＋１」が示される期間は、演算部６２６Ｃが、周期設定値を１ずつインクリメントする演算処理を行っている期間である。「−１」が示される期間は、演算部６２６Ｃが、周期設定値を１ずつデクリメントする演算処理を行っている期間である。
【０２６７】
「周期設定値」とは、各タイミングにおける周期設定値である。
【０２６８】
図１３において、１つのリフレッシュトリガは、１つのトリガ（パルス）に対応する。
【０２６９】
図１３に示されるように、周期設定値の値が大きい程、リフレッシュトリガの周期は大きくなっている。すなわち、トリガ発生部６００Ｃは、リフレッシュトリガを可変周期で発生する。
【０２７０】
なお、周期上限値および周期下限値の設定幅を大きくすることにより、リフレッシュノイズのピークを分散させる効果が高まる。ここで、設定幅は、前述のベース周期に対応する規定値に加算または減算する値である。
【０２７１】
しかしながら、アップダウン動作にて、周期設定値を更新した場合は、局所的にリフレッシュ動作が集中して実行される箇所が発生する。
【０２７２】
例えば、設定幅を±５０％（上記の例であれば周期上限値が２４、周期下限値が８）とすることで、局所的にリフレッシュ周期は平均レートの２倍となる。すなわち、ＤＲＡＭへのメモリアクセスへの影響を考えて、システムに最適な周期上限値と周期下限値を決定するとよい。
【０２７３】
なお、周期上限値および周期下限値は、固定値あるいはＣＰＵ３２０から設定可能な可変値としてもよい。
【０２７４】
なお、トリガ発生部６００Ｃは、可変周期のリフレッシュトリガを発生する構成に限定されない。例えば、トリガ発生部６００Ｃが、リフレッシュトリガを一定周期で発生する機能と、前記リフレッシュトリガを可変周期で発生する機能とを有する構成としてもよい。
【０２７５】
この場合、実施の形態４に係るリフレッシュ制御装置Ａ４は、リフレッシュトリガを一定周期で発生する機能と、リフレッシュトリガを可変周期で発生する機能とを有する。
【０２７６】
ここで、トリガ発生部６００Ｃに、リフレッシュトリガを一定周期で発生させるためには、たとえば、ＣＰＵ３２０が、周期設定値保持部６２３Ｃが出力する周期設定値を固定値にするよう、周期設定値保持部６２３Ｃを制御すればよい。
【０２７７】
この場合、リガ発生部６００Ｂは、一定周期で、リフレッシュトリガを発生する。これにより、無線信号の受信状態に影響を与えないような条件下においては、従来のタイミングにて、ＤＲＡＭ２００にリフレッシュ動作をさせることも可能となる。
【０２７８】
＜実施の形態５＞
次に、本発明の実施の形態５に係るトリガ発生部６００Ｄについて説明する。以下においては、実施の形態５に係るリフレッシュ制御装置を、リフレッシュ制御装置Ａ５という。リフレッシュ制御装置Ａ５は、図１のリフレッシュ制御装置４００と比較して、トリガ発生部６００の代わりにトリガ発生部６００Ｄを備える点のみが異なる。それ以外のリフレッシュ制御装置Ａ５の構成は、リフレッシュ制御装置４００と同様であるので詳細な説明は繰り返さない。
【０２７９】
トリガ発生部６００Ｄは、図３のトリガ発生部６００Ｃと比較して、主として、Ｍ系列巡回符号生成部を用いた点が異なる。詳細は後述するが、周期設定値は、Ｍ系列巡回符号生成部により生成されたＭ系列巡回符号を用いて更新される。
【０２８０】
図１４は、本発明の実施の形態５に係るトリガ発生部６００Ｄの構成を示すブロック図である。
【０２８１】
図１４を参照して、トリガ発生部６００Ｄは、図１１のトリガ発生部６００Ｃと比較して、周期設定値生成部６２０Ｃの代わりに周期設定値生成部６２０Ｄを含む点が異なる。トリガ発生部６００Ｄのそれ以外の構成は、トリガ発生部６００Ｃと同様なので詳細な説明は繰り返さない。
【０２８２】
可変周期カウンタ６１０Ｃは、実施の形態４と同様に、可変の周期設定値だけカウントするカウント処理を行い、かつ、前記カウント処理が終了する毎にトリガ（パルス）としての周期信号を、周期設定値生成部６２０Ｄへ送信する。
【０２８３】
すなわち、可変周期カウンタ６１０Ｃは、可変の周期設定値だけカウントするカウント処理を行い、かつ、前記カウント処理が終了する毎にトリガとしての周期信号を発生する。
【０２８４】
周期設定値生成部６２０Ｄは、周期信号を受信する毎に、ランダムな値を、周期設定値として前記可変周期カウンタ６１０Ｃへ出力する。
【０２８５】
すなわち、周期設定値生成部６２０Ｄは、図１１の周期設定値生成部６２０Ｃと同様に、周期信号を受信する毎に、異なる値を、前記可変周期カウンタがカウントの対象とする前記周期設定値として前記可変周期カウンタ６１０Ｃへ出力する。
【０２８６】
すなわち、周期設定値生成部６２０Ｄは、前記可変周期カウンタ６１０Ｃが前記トリガを発生する毎に、異なる値を、前記可変周期カウンタ６１０Ｃがカウントの対象とする前記周期設定値として前記可変周期カウンタへ出力する。
【０２８７】
また、前記可変周期カウンタ６１０Ｃは、前記カウント処理が終了する毎に発生する前記トリガを、前記リフレッシュトリガとしても発生する。
【０２８８】
周期設定値生成部６２０Ｄは、Ｍ系列巡回符号生成部６２７と、減算部６２８とを有する。可変周期カウンタ６１０Ｃは、前記カウント処理が終了する毎にトリガ（パルス）としての周期信号を、Ｍ系列巡回符号生成部６２７へ送信する。
【０２８９】
図１５は、本発明の実施の形態５に係るＭ系列巡回符号生成部６２７の構成の一例を示すブロック図である。
【０２９０】
図１５を参照して、Ｍ系列巡回符号生成部６２７は、シフトレジスタ５０と、ＥＸＯＲ（Exclusive OR）回路５２とを含む。
【０２９１】
シフトレジスタ５０は、５個のフリップフロップ５１から構成される。すなわち、シフトレジスタ５０は、５段のフリップフロップ５１から構成される。Ｍ系列巡回符号生成部６２７は、５個のフリップフロップ５１の各出力値を５ビットのＭ系列巡回符号として出力する。
【０２９２】
なお、Ｍ系列巡回符号生成部６２７の動作は、一般的なＭ系列巡回符号生成回路と同じであるので詳細な説明は行わない。
【０２９３】
Ｍ系列巡回符号生成部６２７は、周期信号を受信する毎に、ランダムな値であるＭ系列巡回符号を、減算部６２８へ出力する。具体的には、Ｍ系列巡回符号生成部６２７は、周期信号を受信する毎に、“１”〜“３１”までの値から１つずつランダムに選択し、選択した値（Ｍ系列巡回符号）を出力する。
【０２９４】
以下においては、Ｍ系列巡回符号生成部６２７が、“１”〜“３１”までの値の全てを出力する周期を、ランダム値出力周期という。
【０２９５】
減算部６２８は、Ｍ系列巡回符号を受信する毎に、受信した該Ｍ系列巡回符号から１減算した値を、前記可変周期カウンタ６１０Ｃがカウントの対象とする周期設定値として前記可変周期カウンタ６１０Ｃへ出力する。
【０２９６】
ここで、可変周期カウンタ６１０Ｃが１回のカウント処理を終了する周期は、０から周期設定値までの値をカウントする周期である。ここで、前述のリフレッシュレート規定を満たす周期は、一例として、可変周期カウンタ６１０Ｃが、１６回のカウントを行う周期であるとする。周期設定値が１５である場合、可変周期カウンタ６１０Ｃは、１６回のカウントを行う。
【０２９７】
前述したように、Ｍ系列巡回符号生成部６２７は、“１”〜“３１”までの値から１つずつランダムに選択し、選択した値（Ｍ系列巡回符号）を出力する。そのため、Ｍ系列巡回符号生成部６２７から出力される３１個のＭ系列巡回符号の平均値は“１６”である。
【０２９８】
そのため、Ｍ系列巡回符号生成部６２７が出力するＭ系列巡回符号から“１”を減算した値を、周期設定値とすることにより、平均周期はリフレッシュレート規定を満たす事ができる。すなわち、トリガ発生部６００Ｄは、リフレッシュレート規定を満たすように、リフレッシュトリガを可変周期で発生する。
【０２９９】
なお、Ｍ系列巡回符号生成部６２７の構成は、図１５に示される構成に限定されず、ランダムな値を出力する回路であれば、他の構成であってもよい。
【０３００】
図１６は、実施の形態５に係るトリガ発生部６００Ｄの動作を説明するためのタイミングチャートの一例を示すである。図１６の横軸は、時間を示す。
【０３０１】
図１６を参照して、「Ｍ系列巡回符号」とは、各タイミングにおけるＭ系列巡回符号が示す値である。
【０３０２】
「周期設定値」とは、各タイミングにおける周期設定値である。
【０３０３】
図１６において、１つのリフレッシュトリガは、１つのトリガ（パルス）に対応する。
【０３０４】
平均周期１６（周期設定値＝１５）に対して、Ｍ系列巡回符号は“１”〜“３１”までの範囲で値が更新される。また、Ｍ系列巡回符号から“１”を減算することにより得られる周期設定値に応じて、可変周期カウンタ６１０Ｃがカウント処理を行う。
【０３０５】
図１６に示されるように、周期設定値の値が大きい程、リフレッシュトリガの周期は大きくなっている。すなわち、トリガ発生部６００Ｄは、リフレッシュトリガを可変周期で発生する。可変周期のリフレッシュトリガは、前述のリフレッシュ要求部７１０へ送信される。
【０３０６】
これにより、リフレッシュ要求の発生周期がリフレッシュレート規定を満たしつつ、一定周期とならないようにすることができる。すなわち、トリガ発生部６００Ａは、リフレッシュレート規定を満たすように、リフレッシュトリガを可変周期で発生する。
【０３０７】
以下においては、実施の形態５に係るトリガ発生部６００Ｄにより生成される、可変周期の複数のリフレッシュトリガから構成される信号を、可変周期信号ＳＡ５という。
【０３０８】
トリガ発生部６００Ｄはリフレッシュトリガを可変周期で発生する。そのため、実施の形態５に係るトリガ発生部６００Ｄを含むリフレッシュ制御装置Ａ５によれば、可変周期信号ＳＡ５を構成する複数のリフレッシュトリガの周期に起因するノイズのレベルを、一定周期で発生するリフレッシュトリガに起因するノイズのレベルより低減することができる。つまり、メモリのリフレッシュ動作を要求するためのトリガの周期に起因するノイズのレベルを、一定周期で発生するトリガに起因するノイズのレベルより低減することができる。
【０３０９】
なお、Ｍ系列巡回符号生成部６２７の構成、または、Ｍ系列巡回符号が示す値の範囲によっては、トリガ発生部６００Ｄの構成は、減算部６２８がない構成としてもよい。この場合、Ｍ系列巡回符号生成部６２７は、周期信号を受信する毎に、Ｍ系列巡回符号を、周期設定値として前記可変周期カウンタ６１０Ｃへ出力する。
【０３１０】
すなわち、Ｍ系列巡回符号生成部６２７は、前記可変周期カウンタ６１０Ｃがトリガを発生する毎に、異なる値のＭ系列巡回符号を、前記可変周期カウンタ６１０Ｃがカウントの対象とする前記周期設定値として前記可変周期カウンタ６１０Ｃへ出力する。
【０３１１】
なお、トリガ発生部６００Ｄは、可変周期のリフレッシュトリガを発生する構成に限定されない。例えば、トリガ発生部６００Ｄが、リフレッシュトリガを一定周期で発生する機能と、前記リフレッシュトリガを可変周期で発生する機能とを有する構成としてもよい。
【０３１２】
この場合、実施の形態５に係るリフレッシュ制御装置Ａ５は、リフレッシュトリガを一定周期で発生する機能と、リフレッシュトリガを可変周期で発生する機能とを有する。
【０３１３】
ここで、トリガ発生部６００Ｄに、リフレッシュトリガを一定周期で発生させるためには、たとえば、周期設定値生成部６２０Ｄが、外部のＣＰＵ３２０からの指示により、該周期設定値生成部６２０Ｄが出力する周期設定値を固定値にすればよい。
【０３１４】
＜実施の形態６＞
次に、本発明の実施の形態６について、図を用いて説明する。
【０３１５】
図１７は、本発明の実施の形態６に係る無線受信機１０００の構成を示す図である。
【０３１６】
図１７を参照して、無線受信機１０００の構成は、図１の無線受信機１０００と同じであるので詳細な説明は繰り返さない。
【０３１７】
無線受信機１０００に含まれる各構成要素は、基板６０上に配置される。すなわち、前記チューナ部３１１、揮発性メモリ（ＤＲＡＭ２００）およびリフレッシュ制御装置４００は同一の基板６０上に配置される。
【０３１８】
ここで、リフレッシュトリガを一定周期で発生する構成を有するリフレッシュ制御装置は、リフレッシュ制御装置Ｊという。
【０３１９】
トリガ発生部６００は、リフレッシュトリガを可変周期で発生する。そのため、ＤＲＡＭ２００のリフレッシュ動作時に発生するリフレッシュノイズのレベルを、リフレッシュトリガを一定周期で発生するリフレッシュ制御装置Ｊよりも、低減することができる。そのため、リフレッシュノイズがチューナ部３１１へ直接影響を与えないようにすることができる。
【０３２０】
ここで、リフレッシュ制御装置Ｊを含む無線受信機は、一例として、図１９の無線受信機５０００であるとする。リフレッシュ制御装置Ｊは、メモリコントローラ１０に含まれるとする。無線受信機５０００では、リフレッシュトリガを一定周期で発生するリフレッシュ制御装置Ｊを含む。
【０３２１】
そのため、リフレッシュノイズの対策として、無線受信機５０００において、チューナ部３１とＧＮＤラインとの間にデカップリング回路を設ける構成、および、チューナ部３１を電磁シールドで覆う構成が考えられる。
【０３２２】
すなわち、無線受信機５０００が、リフレッシュノイズの対策として必要としていた電磁シールド、デカップリング回路等の高価なノイズ対策部品を、無線受信機１０００は、設ける必要がない。
【０３２３】
したがって、チューナ部３１１を、ＤＲＡＭおよびその他のデジタル回路と共通のプリント基板上に配置することも可能となる。その結果、無線受信機の低価格化、軽量化、小型化などを実現することができる。
【０３２４】
なお、基板６０には、リフレッシュ制御装置４００の代わりに、前述したリフレッシュ制御装置Ａ２，Ａ３，Ａ４，Ａ５のいずれかが配置されてもよい。すなわち、無線受信機１０００は、リフレッシュ制御装置４００の代わりに、前述したリフレッシュ制御装置Ａ２，Ａ３，Ａ４，Ａ５のいずれかを備えてもよい。
【０３２５】
すなわち、本発明の実施の形態６に係る無線受信機１０００は、リフレッシュ制御装置と、無線信号を受信するチューナ部３１１と、データを保持するための揮発性メモリ（ＤＲＡＭ２００）とを備える。そして、前記リフレッシュ制御装置は、前記揮発性メモリ（ＤＲＡＭ２００）に前記リフレッシュ動作の実行を要求するためのリフレッシュトリガを可変周期で発生する。
【０３２６】
＜実施の形態７＞
次に、本発明の実施の形態７について、図を用いて説明する。
【０３２７】
図１８は、本発明の実施の形態７に係る半導体集積回路２０００の構成を示す図である。なお、図１８には、図１の無線受信機１０００も示される。
【０３２８】
図１８の無線受信機１０００の構成は、図１の無線受信機１０００と同じであるので詳細な説明は繰り返さない。
【０３２９】
半導体集積回路２０００は、無線受信機１０００に含まれる複数の構成要素のうち、チューナ部３１１と、ＣＰＵ３２０と、メモリコントローラ１００とを備える。
【０３３０】
メモリコントローラ１００は、リフレッシュ制御装置４００を含む。
【０３３１】
すなわち、半導体集積回路２０００は、リフレッシュ制御装置４００と、無線信号を受信するチューナ部３１１とを備える。
【０３３２】
近年のＣＭＯＳ化技術により、チューナ部とデジタル回路とのモノリシック構成を利用して、同一の半導体集積回路内にチューナ部を搭載することが可能となっている。このとき、シリコン内部および半導体パッケージ内部でのノイズ伝播による無線信号の受信状態への影響が考えられる。
【０３３３】
しかしながら、半導体集積回路２０００は、リフレッシュトリガを一定周期で発生するトリガ発生部の代わりに、リフレッシュトリガを可変周期で発生するトリガ発生部６００を備えることにより、無線信号の受信状態の影響を抑えることができる。これにより、半導体集積回路のさらなる小型化、低価格化を実現することができる。
【０３３４】
なお、半導体集積回路２０００において、リフレッシュ制御装置４００の代わりに、前述したリフレッシュ制御装置Ａ２，Ａ３，Ａ４，Ａ５のいずれかが配置されてもよい。
【０３３５】
なお、半導体集積回路においては、チューナ部の半導体とデジタル回路の半導体の２つがマルチチップ構成にて同一の半導体パッケージ内に搭載されてもよい。
【０３３６】
また、半導体集積回路２０００にＤＲＡＭ２００を混載する構成としてもよい。この構成においても、半導体集積回路のさらなる小型化、低価格化を実現することができる。
【０３３７】
以上、本発明におけるリフレッシュ制御装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、あるいは異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０３３８】
また、本発明におけるリフレッシュ制御装置を構成する複数の構成要素の全てまたは一部は、ハードウエアで構成されてもよい。
【０３３９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０３４０】
本発明は、リフレッシュ動作を必要とする揮発性メモリに対して処理を行うリフレッシュ制御装置に関する。特に、無線受信機において、リフレッシュノイズの無線受信への妨害を防ぐ効果があることから、本発明は、ラジオチューナを搭載した民生用オーディオやカーオーディオの製品分野において好適である。
【０３４１】
また、無線受信に限らず、アナログ回路におけるデジタルノイズの影響を受ける課題を抱える製品分野においても、本発明のリフレッシュ制御装置を用いることで、改善効果が期待でき、その応用範囲は広い。
【符号の説明】
【０３４２】
１０，１００  メモリコントローラ
２０，２００  ＤＲＡＭ
３０，３１０  アンテナ
３１，３１１  チューナ部
３２，３２０  ＣＰＵ
５０  シフトレジスタ
５１  フリップフロップ
５２  ＥＸＯＲ回路
６０  基板
４００  リフレッシュ制御装置
５００  ドライバ部
６００，６００Ａ，６００Ｂ，６００Ｃ，６００Ｄ  トリガ発生部
６１０  ベース周期カウンタ
６１０Ｂ  基準カウンタ
６１０Ｃ  可変周期カウンタ
６２０，６２０Ａ  比較値発生部
６２０Ｂ  検出部
６２０Ｃ，６２０Ｄ  周期設定値生成部
６２１  比較値保持部
６２２  加算部
６２３，６２３Ａ  加算値保持部
６２３Ｃ  周期設定値保持部
６２４  リミット処理部
６２５，６２５Ｃ  演算制御部
６２６，６２６Ｃ  演算部
６２７  Ｍ系列巡回符号生成部
６２８  減算部
６３０，６３１  一致検出部
６４０  論理和演算部
７００  調停機能部
７１０  リフレッシュ要求部
７２０  調停部
１０００，５０００  無線受信機
２０００  半導体集積回路
【図１】
0005650497.tif 000002
【図２】
0005650497.tif 000003
【図３】
0005650497.tif 000004
【図４】
0005650497.tif 000005
【図５】
0005650497.tif 000006
【図６】
0005650497.tif 000007
【図７】
0005650497.tif 000008
【図８】
0005650497.tif 000009
【図９】
0005650497.tif 000010
【図１０】
0005650497.tif 000011
【図１１】
0005650497.tif 000012
【図１２】
0005650497.tif 000013
【図１３】
0005650497.tif 000014
【図１４】
0005650497.tif 000015
【図１５】
0005650497.tif 000016
【図１６】
0005650497.tif 000017
【図１７】
0005650497.tif 000018
【図１８】
0005650497.tif 000019
【図１９】
0005650497.tif 000020
【図２０】
0005650497.tif 000021
【図２１】
0005650497.tif 000022