(57)【特許請求の範囲】
【請求項１】
絶縁基板の上に配置されたゲート電極と、前記ゲート電極を覆うゲート絶縁層の上に配置されたソース電極及びドレイン電極と、を有するスイッチ素子と、
前記スイッチ素子の上に配置された半導体層と、前記スイッチ素子と前記半導体層との間に配置された電極と、を有して、前記スイッチ素子のソース電極及びドレイン電極の一方に接続され、放射線を電荷に変換する変換素子と、
前記スイッチ素子のゲート電極に接続されたゲート配線と、
前記スイッチ素子のソース電極及びドレイン電極の他方に接続され、前記ゲート配線と交差して配置された信号配線と、
を有する放射線検出装置であって、
前記スイッチ素子と前記電極との間に複数の絶縁層が配置され、
前記ゲート配線が、前記複数の絶縁層に挟まれて配置された、前記ゲート電極よりも低い融点で且つ小さい比抵抗の金属層からなることを特徴とする放射線検出装置。
【請求項２】
前記複数の絶縁層は、３層以上からなり、
前記ゲート配線は、前記複数の絶縁層のうちの２つの絶縁層の間に配置され、
前記信号配線は、前記複数の絶縁層のうちの前記２つの絶縁層の一方と異なる絶縁層を含む２つの絶縁層との間に配置され、
前記ゲート配線及び前記信号配線が、前記ゲート電極よりも低い融点で且つ小さい比抵抗の金属層からなることを特徴とする請求項１に記載の放射線検出装置。
【請求項３】
各々が前記変換素子と前記スイッチ素子とを含む複数の画素が前記絶縁基板の上に行列状に二次元配列され、
行方向の複数の前記スイッチ素子のゲート電極に共通に接続された前記ゲート配線が列方向に複数配列され、
列方向の複数の前記スイッチ素子のソース電極及び前記ドレイン電極の他方に共通に接続された前記信号配線が行方向に複数配列されていることを特徴とする請求項１又は２に記載の放射線検出装置。
【請求項４】
前記複数の絶縁層の膜厚が、それぞれ異なることを特徴とする請求項１から３のいずれか１項に記載の放射線検出装置。
【請求項５】
前記複数の絶縁層は、各絶縁層の端部の境界位置が異なり、合計膜厚が階段状に変化していることを特徴とする請求項１から４のいずれか１項に記載の放射線検出装置。
【請求項６】
絶縁基板の上に配置され前記ゲート絶縁層に覆われたゲート電極と、前記ゲート絶縁層の上に配置されたソース電極及びドレイン電極と、を有し、前記ソース電極及びドレイン電極の一方が前記変換素子に接続されたリセット用スイッチ素子と、
前記リセット用スイッチ素子のゲート電極に接続された第２のゲート配線と、
前記リセット用スイッチ素子のソース電極及びドレイン電極の他方と接続されたリセット配線と、
を更に有し、
前記第２のゲート配線及び前記リセット配線の少なくとも一方が、前記複数の絶縁層に挟まれて配置された、前記ゲート電極よりも低い融点で且つ小さい比抵抗の金属層からなることを特徴とする請求項１に記載の放射線検出装置。
【請求項７】
各々が前記変換素子と前記スイッチ素子と前記リセット用スイッチ素子とを含む複数の画素が前記絶縁基板の上に行列状に二次元配列され、
行方向の複数の前記スイッチ素子のゲート電極に共通に接続された前記ゲート配線が列方向に複数配列され、
列方向の複数の前記スイッチ素子のソース電極及び前記ドレイン電極の他方に共通に接続された前記信号配線が行方向に複数配列され、
行方向の複数の前記リセット用スイッチ素子のゲート電極に共通に接続された前記第２のゲート配線が列方向に複数配列され、
列方向の複数の前記リセット用スイッチ素子のソース電極及び前記ドレイン電極の他方に共通に接続された前記リセット配線が行方向に複数配列されていることを特徴とする請求項６に記載の放射線検出装置。
【請求項８】
請求項１から７のいずれか１項に記載の放射線検出装置であって、更に、放射線を光電変換可能な波長領域の光に変換する波長変換層を備え、前記変換素子は光を電気信号に変換する素子であることを特徴とする放射線検出装置。
【請求項９】
請求項１から７のいずれか１項に記載の放射線検出装置であって、前記変換素子は放射線を直接電気信号に変換する素子であることを特徴とする放射線検出装置。
【請求項１０】
請求項８又は９に記載の放射線検出装置と、
前記放射線検出装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
を具備することを特徴とする放射線撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線を電荷に変換する変換素子及びスイッチ素子である薄膜トランジスタ（ＴＦＴ）を画素内に有する放射線検出装置に関するものである。
【０００２】
この放射線検出装置は、特に、放射線を検出する放射線検出装置に好適に用いられ、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置等に応用される。ここで、本明細書では、可視光又は放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、放射線に含まれるものとする。
【背景技術】
【０００３】
近年、絶縁基板上にＴＦＴが形成されたＴＦＴマトリックスパネルの大判化や駆動速度の高速化が急速に進められている。ＴＦＴを用いた液晶パネルの製造技術は、Ｘ線等の放射線を電気信号に変換する半導体変換素子を有するエリアセンサ（例えば、放射線検出装置）へと利用されている。かかる半導体変換素子としては、例えば、表面にＸ線等の放射線から可視光等の光へ波長変換する波長変換層（例えば蛍光体層）を配置し、この光を光電変換するものや、放射線を直接光電変換する半導体変換材料を用いるものなどがある。
【０００４】
このような半導体変換素子と、半導体変換素子からの電気信号を読み出すためのＴＦＴとを二次元状に配置し放射線照射量を読み取る基板では、各画素に照射された放射線もしくは放射線から変換された光の光量を検知する。この光量をより多く検知することで、感度の高い放射線検出装置を提供することが可能であるが、そのためには、ＴＦＴの性能を維持しながら、スペース全体を有効利用し半導体変換素子を配置する必要がある。
【０００５】
このため、従来ではＴＦＴアレーを形成した後、このＴＦＴアレー上に半導体変換素子を積層して、ＴＦＴによる開口率の損失を防ぎ感度を向上する提案がなされている。一例として、特許文献１には、ＴＦＴの上部に半導体変換素子を配置することが記載されている。
【０００６】
ＴＦＴのソース電極及びドレイン電極上には、平坦化層が形成されており、その上部に半導体変換素子が形成されている。平坦化層を設けることで、ＴＦＴと半導体変換素子との間の容量カップリングを小さくすることで、ＴＦＴや各配線上に半導体変換素子を設けることが可能となる。この構成により、半導体変換素子の開口率を向上している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−０１５００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、例えば、放射線検出装置の動画撮影用センサでは、放射線の照射量が非常に小さい領域で撮影するため、半導体変換素子からの微小な信号を正確に読み取る必要がある。そこで、放射線検出装置の更なる高Ｓ／Ｎ比化が必要になる。半導体変換素子の開口率を大きくし、感度を高めることは、例えば平坦化層を用い、その上部に半導体変換素子を設けることで達成できている。そこで、更にＳ／Ｎ比を向上させるためにはノイズをもっと小さくすることが必要である。そのために、信号配線やゲート配線の容量をより小さくすることが要求される。
【０００９】
本発明は、放射線を電荷に変換する変換素子とスイッチ素子とが対となる画素が二次元的に配列された放射線検出装置において、信号配線、ゲート配線の配線間の寄生容量を低下させ、感度の向上、ノイズの減少を図るものである。さらに、変換素子と配線間の寄生容量を低下させ、感度の向上、ノイズの減少を図るものである。また、高速駆動を行う高速動画撮影の場合に、入射する放射線のレベルが低くても、良好な画像を得ることができる高Ｓ／Ｎ比の放射線検出装置を提供するものである。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の放射線検出装置は、絶縁基板の上に配置されたゲート電極と、前記ゲート電極を覆うゲート絶縁層の上に配置されたソース電極及びドレイン電極と、を有するスイッチ素子と、前記スイッチ素子の上に配置された半導体層と、前記スイッチ素子と前記半導体層との間に配置された電極と、を有して、前記スイッチ素子のソース電極及びドレイン電極の一方に接続され、放射線を電荷に変換する変換素子と、前記スイッチ素子のゲート電極に接続されたゲート配線と、前記スイッチ素子のソース電極及びドレイン電極の他方に接続され、前記ゲート配線と交差して配置された信号配線と、を有する放射線検出装置であって、前記スイッチ素子と前記電極の間に複数の絶縁層が配置され、前記ゲート配線が、前記複数の絶縁層に挟まれて配置された、前記ゲート電極よりも低い融点で且つ小さい比抵抗の金属層からなることを特徴とする。
【００１１】
なお、本明細書において、放射線を電荷に変換する変換素子とは、可視光、赤外光等の光から、Ｘ線、α線、β線、γ線等の放射線を受け、これらを電荷に変換する素子をいう。可視光、赤外光等の光を電荷に変換する光電変換素子、アモルファスセレン等を半導体層として有するＸ線等の放射線を直接電荷に変換する素子を含むものである。
【発明の効果】
【００１２】
本発明により、信号配線又はゲート配線の一方を２つの絶縁層の間に配置することで、配線の容量を小さくし、アーチファクトを低減し低ノイズな放射線検出装置を提供することが可能となる。さらに、信号配線やゲート配線の本数を増加させ、ゲート配線を一度に駆動させたときに同時に得られる信号数を増やすことができる。この結果、高速動画撮影の場合に、放射線の低線量域や光の低光量の場合でも画像化したときに正確な画像を入手することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第一の実施形態に係る放射線検出装置の画素の平面図である。
【図２】図１のＡ−Ａ′線に沿った断面図である。
【図３】本発明の第一の実施形態に係る放射線撮像装置の簡易等価回路図である。
【図４】本発明の第二の実施形態に係る放射線検出装置の画素の平面図である。
【図５】図４のＢ−Ｂ′線に沿った断面図である。
【図６】本発明の図４、図５の放射線撮像装置における簡易等価回路図である。
【図７】本発明の第二の実施形態に係る放射線検出装置の画素の平面図で、図４とは異なる例を示した図である。
【図８】図７のＣ−Ｃ′線に沿った断面図である。
【図９】本発明の第二の実施形態に係る放射線検出装置の画素の平面図で、図４、図７とは異なる例を示した図である。
【図１０】本発明の図９の放射線撮像装置における簡易等価回路図である。
【図１１】本発明の第三の実施形態に係る放射線検出装置の画素の平面図である。
【図１２】図１１のＤ−Ｄ’線に沿った断面図である。
【図１３】本発明の第三の実施形態に係る放射線撮像装置の簡易等価回路図である。
【図１４】本発明の第四の実施形態にかかる図１と同様にＡ−Ａ′線に沿った断面図である。
【図１５】図１４に示す第一、第二の絶縁層が配置されている領域と配置されていない領域の境界部における断面図である。
【図１６】本発明の第五の実施形態に係る放射線検出装置の画素の平面図である。
【図１７】図１６のＥ−Ｅ′線に沿った断面図である。
【図１８】本発明の第六の実施形態に係る放射線撮像装置の簡易等価回路図である。
【図１９】本発明の第六の実施形態に係る放射線撮像装置の基板内の画素領域と周辺回路との関係を示す概念図である。
【図２０】本発明の第六の実施形態に係る放射線撮像装置の簡易等価回路図で、図１３とは異なる例を示した図である。
【図２１】本発明の第六の実施形態に係る放射線検出装置の画素の平面図である。
【図２２】図２１中のＦ−Ｆ′線に沿った断面図である。
【図２３】本発明による放射線（Ｘ線）撮像装置の実装例の模式的構成図、（ａ）は平面図、（ｂ）は断面図である。
【図２４】本発明による放射線撮像装置の放射線撮像システムへの応用例を示した図である。
【図２５】本発明の第八の実施形態に係る放射線検出装置の画素の平面図である。
【図２６】図２５中のＧ−Ｇ′線に沿った断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。以下の実施形態は放射線検出装置を構成した場合について説明するが、本発明の放射線検出装置は、Ｘ線、α線、γ線等の放射線を電荷に変換する放射線検出装置に限定されず、可視光、赤外光等の光を電気信号に変換する光電変換装置としても適用することができる。なお、放射線撮像装置とは、放射線検出装置として捉えられるセンサ基板と周辺回路を含む装置である。
【００１５】
（第一の実施形態）
先ず、本発明の第一の実施形態について説明する。
【００１６】
図１〜図３は、本発明に係る第一の実施形態の、放射線検出装置の画素の平面図、断面図及び簡易等価回路図である。
【００１７】
本実施形態の要点は、スイッチ素子と変換素子との間には複数の絶縁層が配置されており、ゲート配線又は信号配線の少なくとも一方が、絶縁層に挟まれた領域に配置されているということである。また、この点は全ての実施形態に共通している。
【００１８】
図１は、本発明の第一の実施形態に係る放射線検出装置の画素の平面図である。
【００１９】
放射線を電気信号（電荷）に変換する変換素子とスイッチ素子とが対となる画素が絶縁基板上でマトリックス状に配置された有効画素領域の、２行×２列の画素部を示す平面レイアウト図である。
【００２０】
本実施形態の変換素子は、可視光、赤外光等の光、Ｘ線、γ線等の放射線を電荷に変換する、例えば水素化アモルファスシリコンを用いた半導体変換素子である。半導体変換素子として、Ｘ線等の放射線を直接変換しない、例えば可視光等の光を電気信号に変換する光電変換素子を用いる場合には、その上部に、放射線を可視光等の光電変換可能な光に変換する波長変換層（シンチレータ）としての蛍光体層を配置する。
【００２１】
図１において、スイッチ素子であるＴＦＴは、一方の電極であるソース電極１２３、他方の電極であるドレイン電極１２４、ゲート電極１３６の３つの電極を備えている。蓄積された電荷を読み取り処理をする信号処理回路部に接続される信号配線１２１は、ＴＦＴのソース電極１２３と接続されている。また、ＴＦＴのＯＮ又はＯＦＦを制御するゲートドライバ回路部と接続されているゲート配線１２２は、ＴＦＴのゲート電極１３６に接続されている。ソース電極１２３とドレイン電極１２４の間にはＴＦＴのチャネル部１２５が存在し、ゲート電極１３６の電圧を制御することで、電荷がチャネル部１２５を流れたり止めたりと制御することができる。
【００２２】
ゲート配線１２２は、行方向に配列された複数の画素のＴＦＴに共通接続され、信号配線１２１は、列方向に配列された複数の画素のＴＦＴに共通接続される。
【００２３】
ここで、行方向、列方向とは、複数の画素が二次元行列状に配列されたことからくる便宜的な表現であり、行と列の立場を入れ替えても良い。すなわちゲート配線１２２を列方向、信号配線１２１を行方向としても良い。
【００２４】
半導体変換素子は、下電極１２６と光受光領域１２８、バイアス配線１２７から成り、ＴＦＴの上面に配置されており、下電極１２６はスルーホールを通じてドレイン電極１２４に接続されている。
【００２５】
信号配線１２１は、下電極１２６の下に配置されており、更にその下部に配置されたソース電極１２３に、スルーホールを通じて接続されている。しかし、半導体変換素子の下電極１２６と信号配線１２１は、図１のように二次元的に重ならなくても良く、必要に応じて重ならない配置としても構わない。信号配線１２１は、下電極１２６の下に配置された絶縁層と、ソース電極やドレイン電極などのＴＦＴ部を覆う絶縁層とで挟まれる形で配置されている。
【００２６】
図２は、図１のＡ−Ａ′線に沿った断面図であり、上部が半導体変換素子、下部がＴＦＴを示し、信号配線の容量を低減するために、配線をソース又はドレイン電極の上部の、第一の絶縁層と第二の絶縁層で挟まれる領域に配置した例である。
【００２７】
上部の半導体変換素子は、第四の金属層１０８、半導体変換素子の絶縁層１１０、第二の高抵抗半導体層１１１、オーミックコンタクト層である第二の不純物半導体層１１２、透明電極層１１３から成るＭＩＳ型半導体変換素子である。この半導体変換素子は、可視光等の光を光電変換することが可能である。下部のＴＦＴ部は、以下の構成からなる。絶縁基板上に配置された第一の金属層１０１。第一の金属層１０１上に配置されたゲート絶縁層１０２。ゲート絶縁層１０２上に配置された第一の高抵抗半導体層１０３。第一の高抵抗半導体層１０３上に配置された第一の不純物半導体層１０４。第一の不純物半導体層１０４上に配置された第二の金属層１０５から成る。ＴＦＴ部と半導体変換素子の間に第一の絶縁層１０６、第二の絶縁層１０９が配置され、第三の金属層１０７は、第二の金属層１０５の上部に配置される。保護層１１７の上には蛍光体層１１６を配置する。
【００２８】
第二の不純物半導体層１１２の上部には、例えば、ＩＴＯなどから成る透明電極層１１３を配置しているが、第二の不純物半導体層１１２の抵抗が低い場合、第二の不純物半導体層１１２が電極層を兼ねることが可能で、透明電極層１１３は必要ない。第五の金属層１１４は透明電極層に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバと接続されている。ここでは、第五の金属層１１４は、透明電極層１１３の上部に接触して配置されているが、第五の金属層１１４を透明電極層１１３が覆う形に配置しても良い。また、バイアス配線は、画素内の何処に配置しても良い。しかし、放射線を可視光に変換し、その可視光を第二の高抵抗半導体層で電荷に変換する半導体変換素子の場合、半導体変換素子の下電極である第四の金属層が配置されていない領域に置くことで、電荷を収集しやすい領域全面で光を受光できるためなお良い。
【００２９】
図１で示されている信号配線１２１は、図２の第三の金属層１０７で形成されており、第一の絶縁層１０６と第二の絶縁層１０９に挟まれた領域に配置されている。ここで、第一の絶縁層１０６や第二の絶縁層１０９は、例えば膜厚が薄く比誘電率が高い膜を使用すると、上部に配置された第四の金属層１０８から成る半導体変換素子の下電極との間に大きな容量を形成する。さらに、第一の金属層１０１から成るゲート電極に接続されたゲート配線（不図示）との交差部にて大きな容量を形成してしまう。そこで、第一の絶縁層１０６や第二の絶縁層１０９は膜厚が厚く形成可能で且つ低誘電率なものが望ましい。本実施形態では、比誘電率の低い有機材料から成る絶縁層を用いている。有機材料はポリイミド樹脂もしくはアクリル樹脂などの耐熱性の高い材料が望ましく、また比誘電率としても、２．５〜４程度の小さなものが良い。有機材料から成る絶縁層の膜厚は、薄い領域でも１μｍ以上が望ましい。ただし、例えば無機材料の中でも比誘電率が比較的低い、比誘電率３．５〜４．５程度の酸化シリコンや、比誘電率が５．５〜７．５程度の絶縁性に優れた窒化シリコン膜を、厚く形成しても良い。これにより、信号配線と交差するゲート配線の容量や、上部に配置した半導体変換素子と信号配線との容量を低減することが可能となる。
【００３０】
同時に、信号配線とゲート配線の交差部に、例えば前述の有機材料から成る１μｍ以上の絶縁層が配置されるため、容量を大きく減らすことができる。更に、第一の絶縁層１０６と第二の絶縁層１０９に挟まれた領域に配置されているのは信号配線１２１としている。これは、図１で示されるゲート配線１２２であっても、ゲート配線１２２と信号配線１２１で形成する容量を小さくすることができるし、半導体変換素子にかかる容量を小さくすることもできる。ゲート配線１２２を第一の絶縁層１０６と第二の絶縁層１０９に挟まれた領域に第三の金属層１０７として配置する場合、第一の金属層１０１からスルーホールを介して配置する。そして、このとき信号配線１２１は、ＴＦＴのソース又はドレイン電極と同層の金属層で形成する。
【００３１】
有機材料から成る絶縁層を用いた場合、例えば、感光性ポリイミド樹脂や感光性アクリル樹脂を用い、（１）有機材料絶縁層の形成、（２）露光、（３）現像除去、（４）ベーク、というプロセスで形成すると容易に形成することができる。また、上部に感光性レジストを用いたフォトリソグラフィ法を用いてパターニングを行い、例えばドライエッチングにより除去するようなプロセスを用いても良い。
【００３２】
また、図２では上部の半導体変換素子はＭＩＳ型半導体変換素子で説明しているが、ｎ型半導体層、第二の高抵抗半導体層、ｐ型半導体層から成るＰＩＮ型半導体変換素子を用いても良い。このとき、ＰＩＮ型半導体変換素子の場合も同様で、ｐ型半導体層やｎ型半導体層の抵抗が低い場合、電極層を兼ねることが可能である。また、半導体変換素子に直接放射線を光電変換するアモルファスセレンやカドミウムテルルなどを用いても良い。
【００３３】
図３は、図１、図２で示した放射線撮像装置の簡易等価回路図である。
【００３４】
マトリックス状に配置された画素と、各行又は列に対応した本数のゲート配線又は信号配線を含む基板と、周囲に配置された信号処理回路部、ゲートドライバ回路部、共通電極ドライバ回路部とから成る放射線撮像装置の例である。画素は、半導体変換素子とＴＦＴが対となっている。
【００３５】
基板１６０内には、スイッチ素子であるＴＦＴ部１５２と半導体変換素子部１５３が対となる画素がマトリックス状に配置されている。ＴＦＴ部１５２には、ゲート配線１５４と信号配線１５５が接続されており、半導体変換素子部１５３には共通電極ドライバ回路部１５６からのバイアス配線１５７が接続されている。
【００３６】
信号配線１５５は、基板１６０の外部に配置された信号処理回路部１５０のＳ１〜Ｓ６と接続されており、半導体変換素子部１５３で発生した電荷をＴＦＴを介して読み取ることで画像化している。ゲート配線１５４は、同じく基板１６０の外部に配置されたゲートドライバ回路部１５１と接続されており、Ｇ１〜Ｇ６によりゲート電極の電圧を制御しＴＦＴのＯＮ／ＯＦＦをコントロールしている。共通電極ドライバ回路部１５６では、半導体変換素子に印加する電圧を制御し、半導体変換素子内の特に高抵抗半導体層に電圧を与える。その際、例えば空乏化バイアスや蓄積バイアスを選択することや、与える電圧の強さを変化させ電界強度をコントロールすることができる。特に、ＭＩＳ型半導体変換素子を用いる場合、電荷読み出し後、絶縁膜と高抵抗半導体層の界面に蓄積されたホールもしくはエレクトロンを除去するために電圧を制御する必要があり、この共通電極ドライバ回路部１５６で行っている。
【００３７】
図３では、バイアス配線１５７は半導体変換素子部の中央に配置されているが、図２で示すように、実際には半導体変換素子の下電極である第四の金属層１０８の配置していない領域にあると良い。
【００３８】
信号処理回路部１５０は、上下に、ゲートドライバ回路部１５１は、左右に、それぞれ２つずつ配置しても構わない。信号処理回路部を上下に配置する場合、信号配線は例えば中央で分割し、上半分の信号は上部の信号処理回路部で、下半分の信号は下部の信号処理回路部で制御しても構わない。ゲートドライバ回路部を左右に配置する場合、ゲート配線を中央で分割しても構わないし、接続したままでも構わない。
【００３９】
（第二の実施形態）
本発明の第二の実施形態について説明する。
【００４０】
図４〜図１０は、本発明に係る第二の実施形態の、放射線検出装置の画素の平面図、断面図、及び放射線撮像装置の簡易等価回路図である。
【００４１】
本実施形態の要点は、信号配線は、１列の複数の画素に対して複数配置され、１列の複数の画素を各信号配線に順次振り分け、各信号配線が振り分けられた画素の薄膜トランジスタに接続されているということである。
【００４２】
図４は、本発明の第二の実施形態に係る放射線検出装置の画素の平面図である。
【００４３】
放射線を電気信号に変換する変換素子とスイッチ素子とが対となる画素が絶縁基板上でマトリックス状に配置された有効画素領域の、２行×２列の画素部を示す平面レイアウト図である。信号配線は４本配置している。１列の画素は、順次２つに振り分けられ、２系統の信号配線と対応している。
【００４４】
本実施形態の半導体変換素子も放射線を電気信号に変換する半導体素子であり、可視光等の光を電気信号に変換する光電変換素子を用いる場合には、その上部に蛍光体層を配置する。
【００４５】
スイッチ素子であるＴＦＴを説明する。一方は、絶縁基板上に配置された第一のソース電極１３１、第一のドレイン電極１３２、第一のゲート電極１３８の３つの電極から成るＴＦＴである。他方は、第二のソース電極１３３、第二のドレイン電極１３４、第二のゲート電極１３９の３つの電極から成るＴＦＴである。この二つの系統のＴＦＴに分かれている。各列の画素は、順次２つに振り分けられ、蓄積された電荷を読み取り処理をする信号処理回路部に接続される信号配線は、各列に２本配置されている。すなわち、第一のソース電極１３１と接続されている第一の信号配線１２９と、第二のソース電極１３３と接続されている第二の信号配線１３０に分かれている。また、ＴＦＴのＯＮ又はＯＦＦを制御するゲートドライバ回路部は、第一のゲート電極１３８と接続されている第一のゲート配線１４０、第二のゲート電極１３９と接続されている第二のゲート配線１４１と接続されている。各ソース電極、ドレイン電極の間にはＴＦＴのチャネル部１２５が存在し、各ゲート電極の電圧を制御することで、電荷がチャネル部を流れたり止めたりと制御することができる。
【００４６】
半導体変換素子は、下電極１２６と光受光領域１２８、バイアス配線１２７から成り、ＴＦＴの上面に配置されている。下電極１２６のうち、図中上側に配置された２つの下電極はスルーホールを通じて第一のドレイン電極１３２に接続されており、図中下側に配置された２つの下電極はスルーホールを通じて第二のドレイン電極１３４に接続されている。
【００４７】
放射線が照射され、照射量に応じて画素内に電荷が蓄積された後、ＴＦＴを介して信号処理回路部に情報を転送し画像化する。この時、一度に転送できる信号数を増やすために、信号配線を２系統に分離している。図４では、第一のゲート配線１４０と接続されたＴＦＴの第一のソース電極１３１とつながっている信号配線を第一の信号配線１２９としている。第二のゲート配線１４１と接続されたＴＦＴの第二のソース電極１３３とつながっている信号配線を第二の信号配線１３０としている。第一のゲート配線１４０と第二のゲート配線１４１は、ゲートドライバ回路部の手前の基板内で接続されており、同時に駆動することができる配線になっている。双方のゲート配線に同時にＴＦＴのオン電圧を印加すると、図４に示された４個のＴＦＴが同時にオン状態になり、第一の信号配線１２９、第二の信号配線１３０双方合わせて４本の信号配線から同時に電荷を読み取ることができる。
【００４８】
本図で、各信号配線は、下電極１２６の下に配置されており、更にその下部に配置された各ソース電極に、スルーホールを通じて接続されている。各信号配線は、下電極１２６の下に配置された絶縁層と、各ソース電極や各ドレイン電極などのＴＦＴ部を覆う絶縁層とで挟まれる形で配置されている。
【００４９】
図５は、図４のＢ−Ｂ′線に沿った断面図であり、上部が半導体変換素子、下部がＴＦＴを示し、信号配線の容量を低減するために、配線をソース又はドレイン電極の上部の、第一の絶縁層と第二の絶縁層で挟まれる領域に配置した例である。
【００５０】
図２と共通する部分については説明を省略する。
【００５１】
上部の半導体変換素子は、第四の金属層１０８、半導体変換素子の絶縁層１１０、第二の高抵抗半導体層１１１、オーミックコンタクト層である第二の不純物半導体層１１２、透明電極層１１３から成るＭＩＳ型半導体変換素子である。可視光等の光を光電変換することが可能である。第五の金属層１１４は透明電極層に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバと接続されている。
【００５２】
図４で示されている各信号配線１２９，１３０は、図５の第三の金属層１０７で形成されており、第一の絶縁層１０６と第二の絶縁層１０９に挟まれた領域に配置されている。ここで、第一の絶縁層１０６や第二の絶縁層１０９は膜厚が厚く低誘電率なものが望ましく、本実施形態では、比誘電率の低い有機材料から成る絶縁層を用いている。有機材料はポリイミド樹脂もしくはアクリル樹脂などの耐熱性の高い材料が望ましく、また比誘電率としても、２．５〜４程度の小さなものが良い。有機材料から成る絶縁層の膜厚は１μｍ以上であれば望ましい。
【００５３】
これにより、図４に示すように、信号配線を２系統に分け、通常の２倍の本数を配置しても、これらの信号配線と交差する各ゲート配線との容量や、上部に配置した半導体変換素子と各信号配線との容量が増加することを防げる。この結果、ゲート配線の容量と抵抗から成るゲート配線における時定数を大きくせずに前述のように同時に取り込める信号数を増やすことができるため、高速で駆動させることが可能な放射線撮像装置を提供することができる。
【００５４】
また、図５では上部の半導体変換素子はＭＩＳ型半導体変換素子で説明しているが、同様に、ＰＩＮ型半導体変換素子を用いても良いし、半導体変換素子に直接放射線を光電変換するアモルファスセレンやカドミウムテルルなどを用いても良い。
【００５５】
図６は、図４、図５で示した放射線撮像装置の簡易等価回路図である。
【００５６】
画素がマトリックス状に配置されており、行数に対応したゲート配線と、列数の２倍の本数の信号配線を含む基板と、周囲に配置された信号処理回路部、ゲートドライバ回路部、共通電極ドライバ回路部とから成る放射線撮像装置の例である。画素は、半導体変換素子とＴＦＴが対となっている。
【００５７】
基板１６０内には、スイッチ素子であるＴＦＴ部１５２と半導体変換素子部１５３が対となる画素がマトリックス状に配置されている。ＴＦＴ部１５２には、ゲート配線１５４と信号配線１５５が接続されており、半導体変換素子部１５３には共通電極ドライバ回路部１５６からのバイアス配線１５７が接続されている。ゲート配線ｇ１１とｇ１２，ｇ２１とｇ２２，ｇ３１とｇ３２は互いに接続されており、ゲートドライバ回路部１５１からはＧ１〜Ｇ３の３本の配線により制御することが可能である。例えば、Ｇ１にＴＦＴのオン電圧を印加した場合は、ｇ１１，ｇ１２のゲート配線に同時にＴＦＴのオン電圧が印加される。このとき、ｇ１１に接続されたＴＦＴによりｓ１２，ｓ２２，ｓ３２・・・の信号配線と、ｇ１２に接続されたＴＦＴによりｓ１１，ｓ２１，ｓ３１・・・の信号配線の双方から信号処理回路部１５０において同時に電荷を読み取ることができる。このため、高速駆動を行うことが可能となる。
【００５８】
図７は、第二の実施形態に係る放射線検出装置の画素の平面図で、図４とは異なる例を示した画素の平面レイアウト図である。
【００５９】
図４と異なる点は、上部に配置された半導体変換素子の光受光領域が、ＴＦＴのソース電極、ドレイン電極、ゲート電極の少なくとも一部とチャネル部を避けて配置している点である。
【００６０】
一例として、光受光領域開口部１３７を設けた点と、各ソース電極、各ドレイン電極を大きめに形成した点で異なっている。ＴＦＴの製造プロセスでは、ある確立で欠陥が発生する。このとき、ＴＦＴ部を例えばレーザー光により蒸散させ、電気的に分離することで欠陥画素による影響を食い止めることができる。このとき、欠陥画素部の情報は周囲の情報を用いて補正をかけることで対応できる。このとき、欠陥部を迅速に発見し、かつ蒸散させる各ソース電極、各ドレイン電極を露出させるべく、特に光を吸収しやすい光受光領域を予め除去する必要がある。
【００６１】
図８は、図７のＣ−Ｃ′線に沿った断面図である。
【００６２】
上部が半導体変換素子、下部がＴＦＴを示し、信号配線の容量を低減するために、配線をソース又はドレイン電極の上部の、第一の絶縁層と第二の絶縁層で挟まれる領域に配置し、かつＴＦＴの上部の光受光領域を開口させた例である。
【００６３】
図５と共通する部分については説明を省略する。
【００６４】
ＴＦＴの上部に配置された特に光を吸収しやすい第二の高抵抗半導体層１１１を、ＴＦＴの直上のみ除去している。このとき、半導体変換素子の絶縁層１１０は除去せずにそのままにしているが、第二の高抵抗半導体層１１１と同時に除去しても構わない。このような構成にすることで、例えば、蛍光体層を保護層１１７上に配置する前に、レーザー光を用いて欠陥部を蒸散させ、その後に蛍光体層を形成することで、高い歩留まりを確保できる。
【００６５】
また、図５に示すように、第二の高抵抗半導体層１１１が全面に配置されていると、欠陥を修復するために一部をレーザー光により蒸散させると、第二の高抵抗半導体層に欠陥ができ、周囲に影響してしまう。そこで、レーザー光を当てる領域全ての第二の高抵抗半導体層を除去する必要がある。このような構成は、ＭＩＳ型半導体変換素子のみならず、前述のＰＩＮ型半導体変換素子の場合も同じであるし、直接変換材料を用いた場合も同様である。また、図８で、第二の高抵抗半導体層１１１は第一の金属層１０１から成るゲート電極が配置されている箇所とほぼ同じ領域だけ除去しているが、レーザー光を安定して照射させるためには、第一の金属層１０１よりも少し広い領域で開口させることが望ましい。
【００６６】
図９は、第二の実施形態に係る放射線検出装置の画素の平面図である。
【００６７】
図４、図７とは異なる例を示した画素の平面レイアウト図である。ＴＦＴと半導体変換素子が対となる画素がマトリックス状に配置された有効画素領域、３行×２列の画素部を示したもので、図４と異なる点は、信号配線は６本配置している点である。１列の画素は、順次３つに振り分けられ、３系統の信号配線と対応している。
【００６８】
信号配線を１つの列に、第一の信号配線１２９、第二の信号配線１３０、第三の信号配線１３５の３本配置し、３行×２列のマトリックス状に配置された画素で６本の信号配線を設けた点で異なっている。また、ゲート配線は、第一のゲート配線１４０、第二のゲート配線１４１、第三のゲート配線１４２の３本配置している。図９で示されている各信号配線は、比誘電率の低い有機材料で挟まれた領域に配置しており、周囲の配線や上部の半導体変換素子との間で発生する容量を小さくすることができる。これにより、信号配線を３系統に分け、通常の３倍の本数を配置しても、これらの信号配線と交差する各ゲート配線の容量が増加することを防げる。また、信号配線についても、１つの信号配線と接続されるＴＦＴの個数が少なくなるため、特にＴＦＴ部のソース電極−ゲート電極間で形成する容量が少なくなり、信号配線の総容量も小さくすることができる。
【００６９】
この結果、各配線の引き回し方法の自由度が増え、１つの行又は列に配置された画素内に複数の配線を引き回すことが可能となる。そして、ゲート配線の容量と抵抗から成るゲート配線における時定数を大きくせずに前述のように同時に取り込める信号数を増やすことができる。このため、更に高速で駆動させることが可能な放射線検出装置を提供することができる。図９では通常の３倍の信号配線を配置しているが、４倍、５倍というように、複数倍の信号配線を配置しても良い。また、ＴＦＴ部でゲート配線と信号配線の間の容量が大きな割合を占める場合、このような構造にすると、１つのゲート配線又は信号配線に接続されるＴＦＴの個数が、１／４，１／５と少なくなることから、各配線の容量を更に低減することにつながる。
【００７０】
図１０は、図９で示した放射線撮像装置の簡易等価回路と周辺回路の概念図である。
【００７１】
画素がマトリックス状に配置されており、行数に対応したゲート配線と、列数の３倍の本数の信号配線を含む基板と、周囲に配置された信号処理回路部、ゲートドライバ回路部、共通電極ドライバ回路部とから成る放射線撮像装置の例である。画素は、半導体変換素子とＴＦＴが対となっている。
【００７２】
基板１６０内には、スイッチ素子であるＴＦＴ部１５２と半導体変換素子部１５３が対となる画素がマトリックス状に配置されている。ＴＦＴ部１５２には、ゲート配線１５４と信号配線１５５が接続されており、半導体変換素子部１５３には共通電極ドライバ回路部１５６からのバイアス配線１５７が接続されている。ゲート配線ｇ１１〜ｇ１３，ｇ２１〜ｇ２３は、３本ずつ互いに接続されており、ゲートドライバ回路部１５１からはＧ１，Ｇ２の２本の配線により制御することが可能である。例えばＧ１にＴＦＴのオン電圧を印加した場合は、ｇ１１，ｇ１２，ｇ１３のゲート配線に同時にＴＦＴのオン電圧が印加される。このとき、３行同時に電荷を読み取ることができる。第１の行は、ｇ１１に接続されたＴＦＴによるｓ１２，ｓ２２，ｓ３２・・・の信号配線からである。第２の行は、ｇ１２に接続されたＴＦＴによるｓ１１，ｓ２１，ｓ３１・・・の信号配線からである。そして、第３の行は、ｇ１３に接続されたＴＦＴによるｓ１３，ｓ２３，ｓ３３・・・の信号配線からである。これらの信号配線の全てから信号処理回路部１５０において同時に電荷を読み取ることができる。このため、高速駆動を行うことが可能となる。
【００７３】
このような構成の放射線検出装置においても、前述のような、第一の絶縁層１０６と第二の絶縁層１０９で挟まれた領域に信号配線を配置することで、容量の増加を小さくできる。従って、自由度の高い配線の引き回しが可能となり、配線の引き回し方法を変えることができ、高速動画対応で低ノイズな放射線検出装置を提供することができる。
【００７４】
（第三の実施形態）
図１１〜図１３は、本発明に係る第三の実施形態の、放射線検出装置の画素の平面図、及び放射線撮像装置の簡易等価回路図である。
【００７５】
第三の実施形態では、１画素内に、高速駆動が可能となるよう２つのトランジスタを配置した、動画撮影を可能とする放射線検出装置を提供している。本実施形態の要点は、１つの半導体変換素子と２つのＴＦＴが対となる画素を二次元的に配置し、例えば、１つのＴＦＴは電荷転送を目的とし、他方のＴＦＴはリセットを目的として使用する点である。本実施形態により、例えば特定の画素からの電荷の転送と同時に電荷の転送を終えた画素のリセットも行うことが可能となる。
【００７６】
このような構成の画素を形成する場合、従来のような構成では、ＴＦＴと接続されるゲート配線はリセット用のＴＦＴが無かったときの２倍の本数が必要となる。このため、信号配線が交差するゲート配線の本数が増加し、信号配線の容量が大きくなってしまう。放射線検出装置を高速駆動し動画を得る場合、対象物の被爆線量を低減するために放射線の爆射量をぎりぎりまで下げる必要がある。しかし、信号配線の容量が大きくなる事で検出装置のノイズが増加し、低放射線領域での画質が低下し、放射線の爆射量を増加させる必要が出てきてしまう。
【００７７】
また、各ゲート配線と交差する配線として、信号配線だけでなくリセット配線とも交差するため、各ゲート配線が交差する配線の本数が増加し、ゲート配線の容量が大きくなってしまう。この結果、ゲート配線における時定数が大きくなり、駆動速度を上げる事ができなくなってしまう。
【００７８】
そこで、本実施形態では、動画用の高速駆動ができるよう２つのＴＦＴを配置する構成について説明する。２つのＴＦＴを配置する構成の場合に、各ゲート配線と信号配線もしくはリセット配線間の容量が大幅に低減することで、低ノイズで高速駆動が可能な動画撮影を可能とする放射線検出装置を提供できるような構造にしている。
【００７９】
図１１は、本実施形態の平面図を表したもので、スイッチ素子であるＴＦＴが２つと半導体変換素子が対となった画素を表している。信号処理回路部に接続される信号配線１５５は、第１のＴＦＴ１７０と接続されている。また、画素に蓄積された電荷をリセットするためのリセット配線は、第２のＴＦＴ１７１と接続されている。また、第１のＴＦＴ１７０を制御する第１のゲートドライバ回路１７５と接続されている第１のゲート配線１７２は、第１のゲート電極に接続されている。第２のＴＦＴ１７１を制御する第２のゲートドライバ回路１７６と接続されている第２のゲート配線１７３は、第２のゲート電極に接続されている。また、半導体変換素子は、第１のＴＦＴ１７０と第２のＴＦＴ１７１双方に接続されている。このような平面図からなる画素を用いる事で、半導体変換素子内の電荷を信号配線１５５を通じて信号処理回路に転送する動作と、電荷を転送し終わった画素内の蓄積された残存電荷のリセットを行なう動作とを同時に行なう事が可能となる。例えば、図１１内の上側の画素の半導体変換素子の蓄積された電荷を読み出しながら、読み出しを終えた下側の半導体変換素子の残存電荷を、リセット配線１７４を通じてリセットする事が可能な構成になる。この結果、読み出しとリセットの処理を同時に行なう事が可能となり、高速駆動を達成する事が可能になる。
【００８０】
このように、２つのＴＦＴを有する画素の構成をとる場合、課題となるのが増加する各配線の容量を低減する事である。例えば、信号配線１５５がゲート配線を横切る個数は、ゲート配線の本数が２倍になったため２倍へ増加する。この結果、信号配線１５５の容量が増加し、センサのノイズが増加してしまう。
【００８１】
また、ゲート配線から見ても、信号配線１５５だけでなくリセット配線１７４も横切るため、配線を横切る個数は２倍へ増加する。この結果、ゲート配線における時定数は、１つのＴＦＴの構成のときよりも増加し、ドライバー回路を駆動させる駆動速度を落とす必要が出てくる。
【００８２】
そこで、図１２に示すように、各配線間の交差部に膜厚の厚い絶縁層を設ける事で、交差部の容量を低減し、信号配線及び各ゲート配線の容量を増加させる事なく２つのＴＦＴを設けた画素構造を達成することができる。従って、低ノイズで高速駆動が可能な放射線撮像装置を達成する事ができる。
【００８３】
図１２は、図１１内のＤ−Ｄ’部の断面図を表したものである。図１２内の右側のＴＦＴが第１のＴＦＴ１７０，左側のＴＦＴが第２のＴＦＴ１７１を表したものである。本図に示すように、第三の金属層１０７からなる信号配線がＴＦＴから厚い絶縁層を挟んだ上部に配置されている。また、リセット配線も同様な構成である。この結果、ゲート配線と信号配線の距離が離す事が可能で、配線の交差部で発生する容量を極限まで小さくする事が可能となる。この厚い絶縁層としては、厚く形成でき誘電率が小さい材料が良い。例えば、無機材料では酸化シリコン膜もしくは窒素化シリコン膜を１．０ｕｍ〜４．０ｕｍ程度成膜すると良い。そして、有機材料を用いると、例えば３．０ｕｍ〜１０．０ｕｍ程度の厚さで形成すると良い。
【００８４】
図１３は、本実施形態の２つのＴＦＴと１つの半導体変換素子が対となる画素からなる放射線撮像装置の簡易等価回路図である。基板の周辺には、電荷を転送するための第１のＴＦＴ１７０を制御する第１のゲートドライバ回路１７５と、画素をリセットするための第２のＴＦＴ１７１を制御する第２のゲートドライバ回路１７６が配置されている。さらに、信号配線１５５と接続された信号処理回路１５０と、リセット配線と接続されたリセット制御回路部と、バイアス配線１５７と接続された共通電極ドライバ回路部１５６が配置されている。ここでは、簡易的に５行×４列のマトリックスになっているが、実際には例えば１０００行×１０００列のような画素からなる。
【００８５】
以上に述べたような構造にすることで、低ノイズで高速駆動が可能である、２つのＴＦＴと１つの半導体変換素子が対となる画素を有する放射線撮像装置が実現可能となる。
【００８６】
（第四の実施形態）
本発明の第四の実施形態について説明する。
【００８７】
本実施形態の要点は、第一、第二、第三の実施形態から、絶縁層を構成する好適な材料として比誘電率の低い有機材料から成る絶縁層を用いて、さらに膜厚を規定したということである。
【００８８】
有機材料はポリイミド樹脂もしくはアクリル樹脂などの耐熱性の高い材料が望ましく、また比誘電率としても、２．５〜４程度の小さなものが良い。有機材料から成る絶縁層の膜厚は、薄い領域でも１μｍ以上が望ましい。
【００８９】
有機材料から成る絶縁層の合計膜厚は、厚ければ厚いほど容量を小さくすることが可能になる。しかし、絶縁層の合計膜厚は、厚くなれば厚くなるほど、絶縁層形成後にその上部に配置する半導体変換層や絶縁層に挟まれた領域に配置する配線を、フォトリソグラフィ法によりにより形成する際に加工が難しくなる。例えば絶縁層の合計膜厚が２０μｍを超えるほど厚くなると、感光性のフォトレジストをコーティングする際に、段差が大きいことでレジストの密着性が悪い領域が発生してしまう。また、段差部の凹部の箇所だけレジストの膜厚が厚くなり、その後の露光、現像プロセスでフォトレジストが感光しきれず、パターン残りが発生してしまう。これは、画素内においてもそうであるが、例えば画素領域の外の領域で、絶縁層を配置する領域と配置しない領域の境界では、境界部のみレジストの膜厚が厚くなり境界に沿ってパターン残りが発生する。例えば、金属膜や透明電極をパターニングする際にこのようなパターン残りが発生すると、配線間のパターンショートを引き起こしてしまうため、フォトリソグラフィプロセスで安定して製造することが難しくなる。そこで、使う絶縁層の用途によって、必要な箇所は膜厚を厚くし、不必要な箇所は膜厚を薄くするようコントロールしながら配置する必要がある。また、絶縁層の合計膜厚を２０μｍ以下にする必要がある。
【００９０】
図１４は、本実施形態において、第一の絶縁層１０６及び第二の絶縁層１０９を有機材料から成る絶縁層を用いた場合を示している。図１４に示すように、第一の絶縁層１０６より第二の絶縁層１０９の膜厚を厚く形成している。例えば、第一の絶縁層１０６の膜厚を１〜３μｍ、第二の絶縁層１０９の膜厚を２〜１０μｍ程度で形成している。これは、第四の金属層１０８から成る半導体変換素子の下電極の面積が大きいため、下電極と、下電極の直下に配置する第三の金属層１０７から成る信号配線との間で大きな容量形成を防ぐためのものである。そのため、信号配線と下電極の間に配置した第二の絶縁層１０９の膜厚を厚くすることで、両者の間で形成される容量を小さくすることができる。また、第一の絶縁層１０６の膜厚を薄くしているのは、信号配線と第一の金属層から成るゲート電極に接続されたゲート配線（図不指示）とが重なる面積が、図１に示すように下電極と重なる面積よりも極端に小さいためである。
【００９１】
本来であれば、面積が小さくても膜厚を厚くすることで、容量は確実に減らすことができるため、第一の絶縁層１０６の膜厚も厚ければ厚いほど良い。しかし、第一の絶縁層１０６と第二の絶縁層１０９の双方の膜厚を、例えば１０μｍで形成した場合、双方の絶縁層が配置された領域と配置されない領域で、パターンの段差が２０μｍにもなる。その結果、絶縁層形成後に半導体変換素子をフォトリソグラフィ法を用いて形成する場合、絶縁層がパターニングされている境界部でパターン残りが発生する。例えば第五の金属層から成るバイアス配線や、透明電極層１１３から成る半導体変換素子上部電極などの導電性の膜が残ることで、配線間がショートしてしまい、放射線検出装置を安定して製造することができなくなる。
【００９２】
そこで、本実施形態では、絶縁層を配置している領域と配置していない領域の境界での段差を小さくするために、容量形成が小さいゲート配線と信号配線の間に配置した第一の絶縁層１０６の膜厚を薄くしている。ここで、第一の絶縁層１０６と第二の絶縁層１０９は、可視光を透過させない例えばブラックレジストのような遮光部材にするとなお良い。
【００９３】
図１５は、図１４における第一の絶縁層と第二の絶縁層が配置されている領域と配置されていない領域の境界部の断面図である。
【００９４】
複数の絶縁層は、各絶縁層の端部の境界位置が異なり、合計膜厚が階段状に変化している。すなわち、複数の絶縁層全てが配置してある領域と１つも配置していない領域の間で、各絶縁層の配置している領域と配置していない領域の境界の位置が異なる。
【００９５】
前述のように、容量形成が小さい領域で絶縁層の膜厚を薄くすることで、安定して放射線撮像装置を製造することができる。しかし、製造プロセスをより安定化させるためには、図１４に示す第一の絶縁層１０６と第二の絶縁層１０９を異なる位置でパターニングし、一箇所で段差を持つことを避ける必要がある。そこで、図１５に示すように、第一の絶縁層１０６と第二の絶縁層１０９のパターニング箇所をずらし、合計膜厚を階段状に変化させることで、製造プロセスをより安定化させることができる。図に示す絶縁層の端部間の距離Ｔは、少なくとも第二の絶縁層１０９の膜厚以上離れていることが望ましい。また、図１５で第二の絶縁層１０９は第一の絶縁層１０６のパターニング端部を覆う形で形成しても良い。このときは、フォトリソグラフィ法を用いてパターニングする際には、第一の絶縁層１０６の膜厚の影響を受けやすいため、絶縁層の端部間の距離は、少なくとも第一の絶縁層１０６の膜厚以上離れていることが望ましい。
【００９６】
（第五の実施形態）
先ず、本発明の第五の実施形態について説明する。
【００９７】
図１６、図１７は、本発明に係る第五の実施形態の、放射線検出装置の画素の平面図、断面図である。
【００９８】
本実施形態の要点は、複数の絶縁層は３以上有り、絶縁層に挟まれた領域が２以上有り、各配線は異なる金属層で形成されるということである。
【００９９】
図１６は、本発明の第三の実施形態に係る放射線検出装置の画素の平面図である。放射線を電気信号に変換する変換素子とスイッチ素子とが対となる画素が絶縁基板上でマトリックス状に配置された有効画素領域の、２行×２列の画素部を示す平面レイアウト図である。
【０１００】
図４と異なる点は、第一の信号配線１２９、第二の信号配線１３０が異なる金属層で形成されおり、かつ、双方ともＴＦＴ部と半導体変換素子部の間にある絶縁層で挟まれた金属層で形成されている点である。
【０１０１】
図１７は、図１６のＥ−Ｅ′線に沿った断面図で、信号配線は、ＴＦＴのソース電極、ドレイン電極と同じ金属層を用いて形成した場合の例である。
【０１０２】
図５と共通する部分については説明を省略する。
【０１０３】
上部が半導体変換素子、下部がＴＦＴを示している。上部の半導体変換素子は、第五の金属層１１４、半導体変換素子の絶縁層１１０、第二の高抵抗半導体層１１１、オーミックコンタクト層である第二の不純物半導体層１１２、透明電極層１１３から成るＭＩＳ型半導体変換素子である。可視光等の光を光電変換することが可能である。第六の金属層１１８は透明電極層に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバと接続されている。
【０１０４】
図１６で示されている第一の信号配線１２９は、図１７の第三の金属層１０７で形成されており、第一の絶縁層１０６と第二の絶縁層１０９に挟まれた領域に配置されている。また、図１６で示されている第二の信号配線１３０は、図１７の第四の金属層１０８で形成されており、第二の絶縁層１０９と第三の絶縁層１１５に挟まれた領域に配置されている。
【０１０５】
ここで、第一の絶縁層１０６、第二の絶縁層１０９、第三の絶縁層１１５は有機材料から成る絶縁層を用いている。有機材料はポリイミド樹脂もしくはアクリル樹脂などの耐熱性の高い材料が望ましく、また比誘電率としても、２．５〜４程度の小さなものが良い。有機材料から成る絶縁層の膜厚は１μｍ以上であれば望ましい。
【０１０６】
これにより、図４に示すように、信号配線を２系統に分け、通常の２倍の本数を配置しても、上部に配置された半導体変換素子と信号配線とで形成する容量が増加することを防げる。また、配線の引き回しの自由度が増え、例えば、第一の信号配線１２９と第二の信号配線１３０との間で形成される容量についても、配置する箇所を変えることで容量を小さくすることが可能で、高速動画対応で低ノイズな放射線撮像装置を提供することができる。更に、配線幅を太くし配線の低抵抗化を計った場合や、画素ピッチが例えば５０〜１６０μｍといった高精細な画像を取り込める放射線検出装置の場合、このように２つの信号配線を異なる金属層で形成すると、容量を小さくする効果が大きい。
【０１０７】
つまり、配線数が増加した場合に、複数の保護膜を配置し、配線を保護膜内に選択的に配置することが可能となり、かつ、配線の容量を小さくすることが可能な構成になる。また、有機材料から成る第一の絶縁層１０６や第二の絶縁層１０９を配置した後は、例えば３００℃以上の高温プロセスに通さない場合がある。この場合、ゲート配線を第一の絶縁層１０６と第二の絶縁層１０９で挟まれる領域に配置し、信号配線を第二の絶縁層１０９と第三の絶縁層１１５で挟まれる領域に配置しても良い。この場合、ゲート配線に比抵抗が小さいアルミニウムを用いたりすると良い。
【０１０８】
（第六の実施形態）
先ず、本発明の第六の実施形態について説明する。
【０１０９】
図１８〜図２２は、本発明に係る第六の実施形態の、放射線撮像装置の簡易等価回路図、及び放射線検出装置の画素の平面図、断面図である。
【０１１０】
本実施形態の要点は、信号配線は、１列の複数の画素に対して複数設けられ、１列中の複数の連続した画素を各信号配線に割り当て、各信号配線が割り当てられた画素の薄膜トランジスタに接続されているということである。
【０１１１】
図１８は、本発明の第四の実施形態に係る放射線撮像装置の簡易等価回路図である。
【０１１２】
画素領域を２つの区域に分け、上部の３行×６列の区域から画像データを読み取るための第一の信号配線と、下部の３行×６列の区域から画像データを読み取るための第二の信号配線とを別々に配置している。また、同じ辺に配置された信号処理回路部、ゲートドライバ回路部にて制御されている様子を表している。
【０１１３】
基板１６０内には、スイッチ素子であるＴＦＴ部１５２と半導体変換素子部１５３が対となる画素がマトリックス状に配置されている。ＴＦＴ部には、ゲート配線１５４と第一信号配線１２９、第二の信号配線１３０が接続されており、半導体変換素子部１５３には共通電極ドライバ回路部１５６からのバイアス配線１５７が接続されている。
【０１１４】
第一の実施形態で示した図３と異なる点は、信号配線が、第一の信号配線１２９、第二の信号配線の２つに分けられている点である。第一の信号配線１２９は、上部に配置された３行×６列の半導体変換素子部１５３とつながるＴＦＴ部１５２と接続されており、第二の信号配線１３０は、下部に配置された３行×６列の半導体変換素子部１５３とつながるＴＦＴ部１５２と接続されている。第二の信号配線１３０は基板の中央部に配置したスルーホール１６１で別の金属層へと接続され、基板の外に配置された信号処理回路部１５０まで引き回されている。
【０１１５】
この結果、信号処理回路部から遠く離れた区域に配置された半導体変換素子からの信号も、ある基板の一辺に配置された信号処理回路部に伝えることができる。同時に、信号配線を複数の区域に分けることで、例えば１本の信号配線に接続されるＴＦＴや、ゲート配線との交差部の数を減らすことができ、信号配線の総容量を小さくすることができる。また、上部と下部の区域に配置されたゲート配線を同時に駆動させることで、複数の信号を同時に読み取ることができ、高速駆動を行うことが可能になる。
【０１１６】
図１９は、本発明の第四の実施形態に係る放射線撮像装置の基板内の画素領域と周辺回路との関係を示す概念図である。
【０１１７】
基板内に半導体変換素子が配置された領域と、周辺に配置された信号処理回路部、ゲートドライバ回路部との接続状態を表している。図１８で示したような半導体変換素子を複数の区域に分け、それぞれの区域毎に専用の信号配線を配置してなる放射線検出装置を、別の構成で示した配置例である。
【０１１８】
図１９では、基板内に配置した半導体変換素子を、区域１〜４の４つの区域に分割し、それぞれに専用の信号配線を配置している。基板の外には、上部の２つの区域から信号を取り込むことができる第一の信号処理回路部１６２と、下部の２つの区域から信号を取り込むことができる第二の信号処理回路部１６３と、を配置している。さらに、それぞれの区域に配置されたゲート電極を制御する第一のゲートドライバ回路部１６４、第二のゲートドライバ回路部１６５を配置している。図には示していないが、半導体変換素子に電圧を印加する共通電極ドライバ回路部又は電源は、前述の信号処理回路部又はゲートドライバ回路部内に配置している。
【０１１９】
このように、画素領域を大きく４つに分けることで、１本の信号配線と接続されるＴＦＴの個数を１／４にすることが可能である。これにより、特にＴＦＴ部のソース電極−ゲート電極間で形成する容量が少なくなり、信号配線の総容量を小さくすることができる。このとき、例えば区域２から第一の信号処理回路部１６２に引き回す配線は、少なくとも区域１を通過する箇所においては上下を絶縁層である有機材料で挟み込むことで、例えばその上部に半導体変換素子を配置しても形成される容量を小さくすることができる。このため、半導体変換素子の開口率を大きく確保しながら、信号配線の総容量を小さく抑えることができる。また、各区域から一つ選択されたゲート配線４本を同時に駆動し信号処理回路に同時に送ることで、高速駆動を行うことも可能である。
【０１２０】
ゲート配線については、第一のゲートドライバ回路部１６４と第二のゲートドライバ回路部１６５が、基板内に配置されたゲート配線により互いに接続されていても構わないし、ゲート配線が中央で左右に分離されていても構わない。
【０１２１】
図２０は、本発明の第六の実施形態に係る放射線撮像装置の簡易等価回路図であり、図１８とは異なる例を示した図である。
【０１２２】
異なる点は、第一の信号配線１２９がＴＦＴと接続されない下部の３行×６列の区域まで配線を延長している点である。これは、第一の信号配線１２９と第二の信号配線１３０の、配線における時定数や総容量を極力同じにするためである。上下を有機材料で挟み込む構成にすることで、周囲との容量形成が小さく抑えることができるが、完全に無くすことはできない。そのため、配線の長さが異なったり、交差する数が異なると、配線にかかる総容量が変わってくる。この総容量の違いが、配線における時定数を変えたり配線ノイズを変えてしまい、半導体変換素子からの画像情報が、区域毎に異なった性質を持ってしまう。
【０１２３】
ここで、上の区域から信号を読み取る第一の信号配線１２９については、中央部のスルーホール１６１から下では、周辺の影響を受けにくく容量形成が小さい有機材料で挟み込む構成が良い。また、下の区域から信号を読み取る第二の信号配線１３０については、中央部のスルーホール１６１から上では、周辺の影響を受けにくく容量形成が小さく、かつ、第一の信号配線１２９の下の区域で用いたものと同じである、有機材料で挟み込む構成としている。すなわち、スルーホール１６１を境にして第一の信号配線１２９と第二の信号配線１３０の金属層が入れ替わる。
【０１２４】
この結果、第一の信号配線１２９と第二の信号配線１３０の総容量が同じになり、区域毎に例えば配線における時定数や配線ノイズが同等にすることができ、放射線を画像化したときに、区域毎に性質の異なる画像違和感などが発生しなくてすむ。
【０１２５】
図２１は、本発明の第四の実施形態に係る放射線検出装置の画素の平面図である。
【０１２６】
放射線を電気信号に変換する半導体変換素子とＴＦＴとが対となる画素がマトリックス状に配置された有効画素領域の、２行×２列の画素部を示す平面レイアウト図である。
【０１２７】
２行×２列の区域内に配置された４個のＴＦＴのソース電極１２３は全て第一の信号配線１２９と接続されており、第二の信号配線１３０は別の区域に配置された画素のＴＦＴのソース電極と接続されている。ここで、第一の信号配線１２９は、ソース電極１２３と同時に形成されており、図２１に示される区域のＴＦＴとは接続されていない第二の信号配線１３０は、第一の信号配線１２９の上部に配置された、異なる金属層を用いて形成されている。
【０１２８】
図２２は、図２１のＦ−Ｆ′線に沿った断面図であり、信号配線は、ＴＦＴのソース電極、ドレイン電極と同じ金属層を用いて形成した場合の例である。
【０１２９】
図５と共通する部分については説明を省略する。
【０１３０】
上部が半導体変換素子、下部がＴＦＴを示している。上部の半導体変換素子は、第四の金属層１０８、半導体変換素子の絶縁層１１０、第二の高抵抗半導体層１１１、オーミックコンタクト層である第二の不純物半導体層１１２、透明電極層１１３から成るＭＩＳ型半導体変換素子である。可視光等の光を光電変換することが可能である。第五の金属層１１４は透明電極層に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバ回路部と接続されている。
【０１３１】
図２１で示されている第一の信号配線１２９は、図２２の第二の金属層１０５で形成されており、ゲート絶縁層１０２と第一の絶縁層１０６に挟まれた領域に配置されている。第二の信号配線１３０は、図１７の第三の金属層１０７で形成されており、第一の絶縁層１０６と第二の絶縁層１０９に挟まれた領域に配置されている。図２０の簡易等価回路で示すように、第一の信号配線１２９と第二の信号配線１３０の容量を同じにするために配線を延長して配置している。この場合、第二の信号配線１３０は、図２１とは別の領域で画素のＴＦＴのソース電極と接続され第二の金属層１０５で形成されている。そして、図２１の領域では、第一の信号配線１２９はＴＦＴと接続されておらず第三の金属層１０７で形成されている。
【０１３２】
（第七の実施形態）
第七の実施形態では、１画素内に、高速駆動が可能となるよう２つのトランジスタを配置した、動画対応の放射線検出装置を提供している。本実施形態の要点は、１つの半導体変換素子と２つのＴＦＴが対となる画素を二次元的に配置し、例えば、１つのＴＦＴは電荷転送を目的とし、他方のＴＦＴはリセットを目的として使用した点である。本実施形態により、画像を高速で取り込みかつリセットも行えるような構成になる。ＴＦＴには、高速転送が可能なポリシリコンを用いると、電荷転送及び電荷のリセットが即座に行なえるため良い。このとき、ＴＦＴのゲート配線が、例えばクロム，チタン，タンタルのような高融点金属を用いている場合、配線抵抗が高いため、配線幅を太くすると配線容量が大きくなってしまう。そこで、ゲート配線を、絶縁層を挟みＴＦＴの上部に配置することで、例えばアルミニウムや銅などの比抵抗の小さい材料を用いる事ができるようになる。このとき、ＴＦＴ部のソースもしくはドレイン電極と接続される信号配線もしくはリセット配線も、絶縁層を挟みゲート配線上に配置する。更に、これらの配線の上部に絶縁層を挟み半導体変換素子を配置する。つまり、ＴＦＴ部のゲート電極，ソース電極，ドレイン電極を形成する。その後、絶縁層を形成する。その後、ゲート配線もしくは信号配線の一方を形成し、更に絶縁層を形成した後でゲート配線もしくは信号配線の他方を形成する。そして再度絶縁層を形成した後で半導体変換素子を配置することで、配線抵抗及び配線容量が小さくすることができる。従って、低ノイズで高速駆動が可能な放射線撮像装置が提供できる。ここで、３つの絶縁層には、誘電率が低く膜厚が厚いものが望ましい。例えば有機絶縁膜を用いると、ＴＦＴ部，ゲート配線，信号配線及びリセット配線，半導体変換素子の相互間の容量を小さくすることが可能になり、更に低ノイズで高速駆動が可能な放射線撮像装置が提供できる。
【０１３３】
（第八の実施形態）
次に、本発明の第八の実施形態について説明する。
【０１３４】
図２５、図２６は、本発明に係る第八の実施形態の、放射線検出装置の画素の平面図、断面図を表したものである。
【０１３５】
本実施形態の要点は、複数の絶縁層は３以上有り、絶縁層に挟まれた領域が２以上有り、各配線は異なる金属層で形成されているということである。
【０１３６】
図２５は、本発明の第八の実施形態に係る放射線検出装置の画素の平面図である。
【０１３７】
放射線を電気信号に変換する変換素子とスイッチ素子とが対となる画素が絶縁基板上でマトリックス状に配置された有効画素領域の、２行×２列の画素部を示す平面レイアウト図である。
【０１３８】
図１と異なる点は、ゲート電極１３６とゲート配線１２２が異なる金属層で形成されおり、スルーホール１３８にて画素毎に互いに接続されている点である。
【０１３９】
図２６は、図２５におけるＧ−Ｇ′断面図である。上部が半導体変換素子、下部がＴＦＴを示している。信号配線は、ＴＦＴのソース電極、ドレイン電極と同じ金属層を用いて形成した場合の例である。
【０１４０】
上部の半導体変換素子は、第五の金属層１１４、半導体変換素子の絶縁層１１０、第二の高抵抗半導体層１１１、オーミックコンタクト層である第二の不純物半導体層１１２、透明電極層１１３から成るＭＩＳ型半導体変換素子である。可視光等の光を光電変換することが可能である。第六の金属層１１８は透明電極層に電圧を印加するためのバイアス配線で、基板外部に配置された共通電極ドライバと接続されている。
【０１４１】
図２５で示されている信号配線１２１は、図２６の第四の金属層１０８で形成されており、第二の絶縁層１０９と第三の絶縁層１１５に挟まれた領域に配置されている。また、図２５で示されているゲート電極１３６は、図２６の第一の金属層１０１で、ゲート配線１２２は第三の金属層１０７で形成されている（図中第二の絶縁層１０９内に示された点線部）。また、このゲート電極１３６とゲート配線１２２は、スルーホール（図中第一の絶縁層１０６内に示された点線部）により接続されている。ここで、第一の絶縁層１０６、第二の絶縁層１０９、第三の絶縁層１１５は有機材料から成る絶縁層を用いている。有機材料はポリイミド樹脂もしくはアクリル樹脂などの耐熱性の高い材料が望ましく、また比誘電率としても、２．５〜４程度の小さなものが良い。このような構成は、例えば、ＴＦＴ部の絶縁膜であるゲート絶縁層１０２は、例えば３００〜３５０℃で形成した高温の無機膜で形成し、高い信頼性を持つＴＦＴを形成しながら、ゲート配線に比抵抗は低いアルミニウム配線で形成する場合など良い。
【０１４２】
ここで、第一の絶縁層１０６の膜厚と比誘電率をＴ１，ε１，第二の絶縁層１０９の膜厚をＴ２，ε２，第三の絶縁層１１５の膜厚をＴ３，ε３とする。図２５から分かるように、導電性の金属膜同士が交差する面積が一番大きいのは、ゲート配線１２２と下電極１２６（面積Ｓ１）で、ついで、信号配線１２１と下電極１２６（面積Ｓ２）、そして信号配線１２１とゲート配線１２２（面積Ｓ３）の順になる。つまり、Ｓ１＞Ｓ２＞Ｓ３の関係が成り立つ場合、各交差部で形成する単位面積あたりの容量Ｃ１，Ｃ２，Ｃ３は、Ｃ１＜Ｃ２＜Ｃ３の関係が成り立つよう設計している。
【０１４３】
このように、絶縁層の膜厚と比誘電率を設計すること、絶縁層の膜厚を極力薄く形成しながら、金属層同士が形成する容量を小さく抑えることができる。
【０１４４】
以上、本発明の第一〜第八の実施形態について説明したが、以下、本発明の放射線検出装置を用いた放射線撮像装置の実装例及び放射線撮像装置の放射線撮像システムへの応用例について説明する。
【０１４５】
図２３は、本発明の放射線検出装置を用いた放射線撮像装置（Ｘ線撮像装置）の実装例の模式的構成図であり、（ａ）は平面図、（ｂ）は断面図である。
【０１４６】
光電変換素子である半導体変換素子とＴＦＴはセンサ基板６０１１内に複数個形成され、シフトレジスタＳＲ１と検出用集積回路ＩＣが実装されたフレキシブル回路基板６０１０が接続されている。フレキシブル回路基板６０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記センサ基板６０１１の複数枚が基台６０１２の上に接着され大型の光電変換装置を構成する。基台６０１２の下には、処理回路６０１８内のメモリ６０１４、回路素子６０１９をＸ線から保護するため鉛板６０１３が実装されている。センサ基板６０１１上にはＸ線を可視光に変換するためのシンチレータ（蛍光体層）６０３０、例えばＣｓＩが、蒸着されている。図２３（ｂ）に示されるように全体をカーボンファイバー製のケース６０２０に収納している。
【０１４７】
図２４は、本発明の放射線検出装置を用いた放射線撮像装置の放射線撮像システムへの応用例を示した図である。
【０１４８】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、シンチレータ（蛍光体層）を上部に実装した放射線撮像装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応してシンチレータは発光し、これを光電変換して、電気的情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理されコントロールルームに有る表示手段となるディスプレイ６０８０で観察できる。
【０１４９】
また、この情報は、電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示又は光ディスク等の記録手段に保存することができ。これにより、遠隔地の医師が診断することも可能である。また、記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【産業上の利用可能性】
【０１５０】
本発明は、医療用や非破壊検査用のＸ線等の放射線検出装置に適用できる。また、可視光等の光を電気信号に変換する放射線検出装置、特に大面積な光電変換領域を有する放射線検出装置に適用できる。
【符号の説明】
【０１５１】
１０１  第一の金属層
１０２  ゲート絶縁層
１０５  第二の金属層
１０６  第一の絶縁層
１０７  第三の金属層
１０８  第四の金属層
１０９  第二の絶縁層
１１４  第五の金属層
１１５  第三の絶縁層
１１６  蛍光体層
１１７  保護層
１１８  第六の金属層
１２１  信号配線
１２２  ゲート配線
１２７  バイアス配線
１２９  第一の信号配線
１３０  第二の信号配線
１３５  第三の信号配線
１４０  第一のゲート配線
１４１  第二のゲート配線
１４２  第三のゲート配線
１６１  スルーホール
【図１】
0005677353.tif 000002
【図２】
0005677353.tif 000003
【図３】
0005677353.tif 000004
【図４】
0005677353.tif 000005
【図５】
0005677353.tif 000006
【図６】
0005677353.tif 000007
【図７】
0005677353.tif 000008
【図８】
0005677353.tif 000009
【図９】
0005677353.tif 000010
【図１０】
0005677353.tif 000011
【図１１】
0005677353.tif 000012
【図１２】
0005677353.tif 000013
【図１３】
0005677353.tif 000014
【図１４】
0005677353.tif 000015
【図１５】
0005677353.tif 000016
【図１６】
0005677353.tif 000017
【図１７】
0005677353.tif 000018
【図１８】
0005677353.tif 000019
【図１９】
0005677353.tif 000020
【図２０】
0005677353.tif 000021
【図２１】
0005677353.tif 000022
【図２２】
0005677353.tif 000023
【図２３】
0005677353.tif 000024
【図２４】
0005677353.tif 000025
【図２５】
0005677353.tif 000026
【図２６】
0005677353.tif 000027