(57)【特許請求の範囲】
【請求項１】
マイクロマシン技術を用いた静電容量型超音波トランスデューサ（ＣＭＵＴ）アレイの作製方法であって、
基板を提供するステップと、
前記基板上に１若しくは複数の能動電気デバイス及び１若しくは複数の電極接点を作製することによって、集積回路（ＩＣ）基板を提供するステップと、
前記基板に半導体電極層をアライメントを行わないで低温接合法により接合し、その後に前記電極層をパターニングして電極を形成することによって、前記基板上に、前記１若しくは複数の電極接点に接続するＣＭＵＴ電極を作製するステップと、
ＣＭＵＴメンブレン層を含むＣＭＵＴメンブレンウエハを提供するステップと、
低温接合法を用いて前記ＣＭＵＴメンブレンウエハを前記ＩＣ基板に接合するステップであって、前記接合のためにフィーチャレベルの水平アライメントを必要としない、該ステップとを含み、
前記ＣＭＵＴメンブレン層が、前記ＣＭＵＴアレイの各トランスデューサのためのメンブレンを含み、
前記低温接合法が、４５０℃より高い処理温度またはアニーリング温度を必要としないことを特徴とする方法。
【請求項２】
前記アレイの各トランスデューサ素子が、１若しくは複数のＣＭＵＴセルを含み、
前記基板上に前記各ＣＭＵＴセルのための別々のセル電極を作製するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記アレイの各トランスデューサ素子が、１若しくは複数のＣＭＵＴセルを含み、
前記基板上に前記各トランスデューサ素子のための素子電極を作製するステップをさらに含み、
前記各素子電極が、対応するトランスデューサ素子の全てのセルのための集合電極であることを特徴とする請求項１に記載の方法。
【請求項４】
シリコンの局所酸化によって、前記ＣＭＵＴメンブレンウエハ内にＣＭＵＴセルを画定するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項５】
絶縁膜を堆積させ、その後に前記絶縁膜をパターニングすることによって、前記ＣＭＵＴメンブレンウエハにＣＭＵＴセルを画定するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記ＣＭＵＴメンブレン層をパターニングすることによって、前記ＣＭＵＴメンブレンウエハにＣＭＵＴセルを画定するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項７】
前記低温接合法が、直接接合法であることを特徴とする請求項１に記載の方法。
【請求項８】
前記低温接合法が、１若しくは複数の中間接合層を利用した接合法であることを特徴とする請求項１に記載の方法。
【請求項９】
前記低温接合法が、陽極接合、融接、プラズマ支援融接、化学支援融接、ガラスフリット接合、はんだ付け接合、共晶接合、熱圧着及びポリマー接合からなる群から選択される接合法を含むことを特徴とする請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロマシン技術を用いた静電容量型超音波トランスデューサ（capacitive micromachined ultrasonic transducer：ＣＭＵＴ）アレイに関する。
【背景技術】
【０００２】
マイクロマシン技術を用いた静電容量型超音波トランスデューサ（ＣＭＵＴ）は、音響エネルギーの検出及び／または発生が可能なデバイスである。ＣＭＵＴには、対象物に機械的に結合されることができ（従って音響トランスデューサとして作用することができ）かつ電気キャパシタ（コンデンサ）の一方の電極であるメンブレン層が含まれる。メンブレン層に音響エネルギーが伝わると、電気容量が変化し、それによって音響エネルギーを検出することができる。一方で、キャパシタに電圧が印加されると、メンブレン層が振動し、それによって音響エネルギーを発生させることができる。多くの場合、実用上はＣＭＵＴデバイスのアレイは大型のものであることが望ましい。例えば、医療用画像処理などに適用される場合、大型のＣＭＵＴアレイが必要とされることが多い。
【０００３】
ＣＭＵＴデバイス及びＣＭＵＴアレイを作るための２つの基本的な手法が知られている。第１の手法は、ウエハ接合（ウエハボンディング）と呼ばれ、ＣＭＵＴメンブレン層を含むウエハを第２のウエハに接合して完成形のＣＭＵＴデバイスを形成するウエハ接合ステップを含む。この手法の代表的な例は、米国特許出願公開第２００６／００７５８１８号公報（特許文献１）に記載されている。
【０００４】
第２の手法は、犠牲層除去による作製手法と呼ばれ、全て同じウエハに適用される一連の処理ステップを用いることによって、ＣＭＵＴメンブレン層を形成し、かつ犠牲層の少なくとも一部を周囲の材料から除去する。この手法の代表的な例は、米国特許出願公開第２００５／０１７７０４５号公報（特許文献２）に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００６／００７５８１８号公報
【特許文献２】米国特許出願公開第２００５／０１７７０４５号公報
【特許文献３】米国特許出願公開第２００４／０２３５２６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
これまで、実際に行われてきたのは、ウエハ接合によるＣＭＵＴ作製手法ではなく、犠牲層除去によるＣＭＵＴ作製手法を用いた、集積回路とＣＭＵＴのモノリシック集積化（一体化）だけであった。その理由は、集積回路が高温でのＣＭＵＴウエハ接合に耐えられないためである。特許文献１の例には、１１００℃での２時間のアニーリングを含むＣＭＵＴウエハ接合プロセスが記載されているが、このＣＭＵＴウエハ接合プロセスは、接合されるウエハ上に形成された従来の集積回路を破壊することになるであろう。
【課題を解決するための手段】
【０００７】
本願においては、能動電気デバイスを既に含むウエハ上にＣＭＵＴを作製するために、低温ウエハ接合（low-temperature wafer bonding）（４５０℃またはそれ以下の温度）が用いられる。結果として得られる構造は、低温ウエハ接合法により能動エレクトロニクス（電子素子や部品）と一体化されたＣＭＵＴアレイである。低温プロセスを用いることにより、ＣＭＵＴ作製中にエレクトロニクスが保護される。この手法を用いれば、犠牲層除去による作製手法によくあるように、ＣＭＵＴまたはエレクトロニクスの設計において妥協する必要がない。例えば、エレクトロニクスをＣＭＵＴアレイ素子の直下に堆積させることができるので、エレクトロニクスに割り当てられる面積の分だけ変換面積を減らす必要はない。この構造は、犠牲層除去による作製手法では作製が困難であるかまたは不可能である。犠牲層除去手法の他の欠点、例えば、工程管理が上手くいかないこと、設計の柔軟性に乏しいこと、再現性が低いこと、性能が低下することなども、本発明の手法により回避されることができる。
【０００８】
モノリシックＣＭＵＴ集積化は、寄生容量を低下させ、ＳＮ比を上げ、バンド幅を増加させ、オンチップ処理能力を増加させ、オフチップ配線の必要性を減少させるという著しい利点を提供する。例えば、２次元ＣＭＵＴアレイとビーム形成エレクトロニクスの集積化は、全てのエレクトロニクスがオフチップである同じ２次元アレイを有する構成と比べて、必要な外部ケーブルの数を劇的に減らすことができる。この手法を用いれば、ＣＭＵＴアレイに、基板集積回路に接続されたセル毎の（per-cell）電極を提供することができる。これにより、ＣＭＵＴアレイ素子へのＣＭＵＴセルの電子的割当を十分に柔軟に行うことが可能になる。
【図面の簡単な説明】
【０００９】
【図１ａ】本発明の例示的な実施形態を示す。
【図１ｂ】本発明の例示的な実施形態を示す。
【図１ｃ】本発明の例示的な実施形態を示す。
【図２】本発明の或る実施形態に従う電子アレイ再構成の例を示す。
【図３ａ】本発明の或る実施形態に従う電子アレイ再構成の別の例を示す。
【図３ｂ】本発明の或る実施形態に従う電子アレイ再構成の別の例を示す。
【図４ａ】例示的な作製手順の１ステップを示す。
【図４ｂ】例示的な作製手順の１ステップを示す。
【図４ｃ】例示的な作製手順の１ステップを示す。
【図４ｄ】例示的な作製手順の１ステップを示す。
【図４ｅ】例示的な作製手順の１ステップを示す。
【図４ｆ】例示的な作製手順の１ステップを示す。
【図５】ＩＣ基板上にＣＭＵＴ電極を提供するための代替手法を示す。
【図６】ＣＭＵＴメンブレンウエハを提供するための第１の代替手法を示す。
【図７】ＣＭＵＴメンブレンウエハを提供するための第２の代替手法を示す。
【図８ａ】アライメントを行って接合するステップを必要としない例示的な作製手順の１ステップを示す。
【図８ｂ】アライメントを行って接合するステップを必要としない例示的な作製手順の１ステップを示す。
【図８ｃ】アライメントを行って接合するステップを必要としない例示的な作製手順の１ステップを示す。
【図８ｄ】アライメントを行って接合するステップを必要としない例示的な作製手順の１ステップを示す。
【図８ｅ】アライメントを行って接合するステップを必要としない例示的な作製手順の１ステップを示す。
【図８ｆ】アライメントを行って接合するステップを必要としない例示的な作製手順の１ステップを示す。
【図８ｇ】アライメントを行って接合するステップを必要としない例示的な作製手順の１ステップを示す。
【図８ｈ】アライメントを行って接合するステップを必要としない例示的な作製手順の１ステップを示す。
【図８ｉ】アライメントを行って接合するステップを必要としない例示的な作製手順の１ステップを示す。
【発明を実施するための形態】
【００１０】
図１ａ〜図１ｃは、本発明の例示的な実施形態を示している。図１ａは上面図であり、図１ｂは図１ａの線１１４に沿った第１の代替形態の側面図である。この例では、ＣＭＵＴアレイ１０２は幾つかのアレイ素子を含んでおり、それらのうちの１つを符号１０４で表す。各アレイ素子は、１若しくは複数のセルを含む。この例では、各素子は４つのセルを含み、２×２セルアレイとして配置されている。従って、素子１０４は、セル１０６、１０８、１１０及び１１２を含む。ＣＭＵＴセルは、１つ１つがＣＭＵＴキャパシタである。ＣＭＵＴアレイ素子１つ当たりの有効静電容量を増加させるために、幾つかのＣＭＵＴセルをまとめて各アレイ素子にグループ化することが慣習となっている。より具体的には、ＣＭＵＴアレイ素子のセル群は、多くの場合、互いに並列に電気的に接続されているので、セルの静電容量は合計される。この種のセル構造が用いられる理由は、１つの大面積ＣＭＵＴメンブレンを有するように代えることは、実用上困難をきたすためである。能動ＣＭＵＴメンブレンの総面積が増大するにつれて有効静電容量が増加するので、本発明の手法においてＣＭＵＴの下にエレクトロニクスを配置する著しい利点は明らかである。対照的に、犠牲層除去手法によって作製されたＣＭＵＴアレイがエレクトロニクスと一体化されるとき、エレクトロニクス及びＣＭＵＴは横に並んでいるので、ＣＭＵＴに充てることができるチップ面積の割合は小さい。
【００１１】
図１ｂの側面図は、ＣＭＵＴデバイス構造をより詳細に示している。ここで、集積回路（ＩＣ）基板１２８には、１若しくは複数の能動電気デバイスを有する電気回路、例えばＣＭＯＳ回路などが含まれる。この回路を図１ｂ〜図１ｃにおいて符号１５０で表す。この回路は、通常は全てのＣＭＵＴアレイ素子に個々に接続されるが、簡単にするために、図１ｂ〜図１ｃには１つのＣＭＵＴアレイ素子への接続のみを示す。これらのデバイスは、複数のＣＭＵＴセル電極に接続されることができ、それらのうちの２つを符号１３２及び１３４で表す。ＣＭＵＴセル電極は、絶縁層１３０（例えば低温酸化膜（low-temperature oxide；ＬＴＯ））内に埋め込まれることができる。ＣＭＵＴメンブレン層を符号１２４で表す。この例では、ＣＭＵＴメンブレン層１２４はシリコン層であるが、任意の他の機械的に適切な材料をＣＭＵＴメンブレン層として用いることもできる。ＣＭＵＴメンブレン層１２４を、パターニングされた酸化膜層１２６によって基板１２８から隔てることができる。酸化膜層１２６内の空隙（ボイド）が、ＣＭＵＴセル（例えば、符号１１０及び１１２で表す）を画定する。これらに共通上部電極１２２が加わって、ＣＭＵＴ構造が出来上がっている。例えば、セル１１０領域におけるＣＭＵＴメンブレン層１２４の機械的変形は、電極１２２と１３２の間の距離を変化させ、それによって静電容量を変化させる。図１ｂ〜図１ｃに示されているように、上部電極１２２は、例えば垂直ビア接続により、回路１５０に接続されることができる。ＣＭＵＴメンブレン層１２４がアレイの各セルのためのメンブレンを提供することは明らかである。
【００１２】
重要なことは、基板１２８に能動電気デバイスが提供された後に、低温ウエハ接合を含む方法によって、ＣＭＵＴメンブレン層１２４と基板１２８とが貼り合わされることである。様々な可能な作製手法については、以下で詳細に検討する。この例では、層１２６と層１３０との間で、低温接合がなされる（層１２６及び１３０は各々接合面を有する）。
【００１３】
２つの電極構成が妥当である。第１の構成では、基板１２８に（例えば図１ｂに示されているように）アレイの各セルのための個別のセル電極が設けられる。第２の構成では、基板１２８に、それぞれのアレイ素子のための集合電極が設けられ、ここで、これらの集合電極は各々、アレイ素子の全てのセルのための集合電極である。図１ｃは、この第２の手法の例を示しており、ここで、集合電極１３６は、素子１０４のセル１１０、１１２（並びに１０６及び１０８）に関係している。複数の素子のための集合電極を用いる場合には、セル毎の電極を用いる場合ほどの柔軟性はないが、アライメント公差が大きくなり、基板回路に必要な接続部の数が減少する。
【００１４】
柔軟なアレイ再構成（リコンフィグレーション）は、本発明の手法の著しい利点である。図２の上面図は、ＣＭＵＴアレイ１０２を示しているが、素子へのセルの割当が図１ａに示したものとは異なっている。より具体的には、この例において、図２の素子２０４は、セル１０６、１１０、２２２及び２２４を含むが、図１ａの素子１０４は、セル１０６、１０８、１１０及び１１２を含む。図２の例の他の素子（すなわち、素子２０６、２０８、２１０、２１２及び２１４）へのセルの割当も、図１ａに示したものとは明らかに異なっている。（図１ｂに示したような）セル毎の電極を用いて、１つのＣＭＵＴアレイを、図１ａのような構成から図２のような構成に（すなわち、任意の他の、素子へのセルの割当に）電子的に再構成することができる。この能力は、有利には、実際面で多大な柔軟性を与える。というのも、１つのハードウェアＣＭＵＴアレイに関して、様々な電子的に選択された、素子へのセルの割当が可能であるからである。
【００１５】
構成の柔軟性は、素子レベルで生じる場合もある。例えば、図３ａは、全てのアレイ素子が同じモード（例えば送信または受信）にあるＣＭＵＴアレイ３０２を示している。図３ｂは、幾つかのアレイ素子３０６（破線）は１つのモード（例えば送信）にあり、幾つかのアレイ素子３０４（実線）は別のモード（例えば受信）にあるＣＭＵＴアレイを示している。ここでも、素子へのモードの割当（すなわち素子構成）は、ＩＣ基板によって電子的に行われ得る。そのような構成は、セル毎及び／または素子毎の電極を用いて達成されることができる。
【００１６】
図４ａ〜図４ｆは、例示的な作製手順を示している。この例では、基板４０２は、複数の能動電子デバイスを含みかつ複数のセル毎の金属ＣＭＵＴ電極を有するＩＣウエハであり、セル毎の電極のうちの１つを符号４０６で表す。基板４０２は、普通のＣＭＯＳウエハであるか、または予め接合された複数枚のウエハを積層化して３次元エレクトロニクス構造にしたものであってよい。必要であれば、基板４０２の上面を（例えば化学的機械的研磨（chemical-mechanical polishing：ＣＭＰ）によって）平坦化することができる。ＣＭＰ中のディッシング及び／またはエロージョンの効果に関連する問題を解決するために、ＩＣパッドの上に不動態化酸化膜を堆積し、その後、リソグラフィー及びエッチング（図示せず）によって開口を形成することができる。基板４０２における能動電気デバイスの作製は、従来の方法により行うことができるので、同様に図示していない。図４ｂは、図４ａの構造上に絶縁膜４０４を堆積した結果を示している。このステップには２つの目的がある。第１は、不動態化層（保護層）内に金属電極を埋め込むことである。第２は、ＣＭＰを用いて接合可能な表面（すなわち平面）を達成することができるように、ウエハ上に十分な材料を与えることである。図４ｃは、図４ｂの構造を（例えばＣＭＰにより）平坦化した結果を示している。
【００１７】
図４ｄは、ハンドル層４１８と、埋め込み酸化膜層４１６と、シリコンＣＭＵＴメンブレン層４１４と、複数のＣＭＵＴセル（これらのうちの２つを符号４１０及び４１２で表す）を画定することになる複数のフィーチャを含むパターニングされた絶縁体層４０８（例えば酸化膜）とを含む処理されたＣＭＵＴメンブレンウエハを示している。絶縁体層４０８におけるＣＭＵＴセルの作製は、従来の方法により行うことができるので、図示していない。図４ｅは、図４ｄのＣＭＵＴメンブレンウエハを図４ｃの平坦化した基板に低温接合した結果を示している。低温ウエハ接合法は、４５０℃より高い処理温度またはアニーリング温度を必要としないことが好ましい。適切なアライメント（位置決め）のために、真空接合を支援する標準的なアライメントボンダをこのステップのために用いることができる。最新のアライメントボンディングツールは、高周波ＣＭＵＴアレイに対してですら十分であるようなサブミクロンのアライメント精度を提供する。図４ｆは、図４ｅの構造から（例えば研削及び／またはエッチングにより）ハンドル層４１８及び埋め込み酸化膜層４１６を除去し、その後に共通上部ＣＭＵＴ電極４２０を堆積した結果を示している。ＣＭＵＴ上部電極４２０は、ＣＭＵＴアレイ全体のための接地電極として作用するものであり、ＩＣ基板４０２に電気的に接続されることが好ましい。例えば、層４１６及び４１８を除去した後でかつ層４２０を堆積する前に、層４１４及び４０８にビアホールをエッチングし、ＩＣ基板４０２上の接地接点を露出させることができる。その後、金属電極４２０を堆積すると、電極４２０から基板４０２への垂直接続が形成される。これらのステップは当分野で公知であるので、ここでは図示していない。結果として得られる構造において、ＣＭＵＴ層４１４は、アレイの各セルのためのＣＭＵＴメンブレンを提供する。
【００１８】
低温接合法は、直接接合法であってもよいし、あるいは、１若しくは複数の中間接合層を利用した接合法であってもよい。適切な直接接合法には、陽極接合、融接、プラズマ支援融接及び化学支援融接（chemically assisted fusion bonding）（例えば、米国特許出願公開第２００４／０２３５２６６号公報（特許文献３）に記載されているようなもの。特許文献３は、全文を引用することを以て本明細書の一部となす）が含まれるが、これらに限定されるものではない。１つの例において、化学的活性化のために水酸化アンモニウムを用いることができる。適切な中間層を利用した接合法には、ガラスフリット接合、はんだ付け接合、共晶接合、熱圧着及びポリマー接合が含まれるが、これらに限定されるものではない。中間層接合の一例は、１若しくは複数の金属中間層を用いた金属間接合である。
【００１９】
様々な製作手法の代替形態が可能である。図５は、ＩＣ基板上にＣＭＵＴ電極を提供するための代替手法を示している。この変形形態では、ＩＣ基板５０２には能動電子デバイスが含まれる。リフトオフ法を用いて、複数のＣＭＵＴセル電極（これらのうちの１つを符号５０６で表す）が作製される。リフトオフは標準的なプロセスであるので、これらのステップは示していない。得られた基板ウエハは、図４ｃのウエハの代わりに、図４ｅ〜図４ｆの手順で用いることができる。
【００２０】
図６は、ＣＭＵＴメンブレンウエハを提供するための第１の代替手法を示している。この代替形態では、ＣＭＵＴメンブレンウエハは、ハンドル層６０２と、埋め込み酸化膜層６０４と、複数のセルフィーチャ（これらのうちの２つを符号６１０及び６１２で表す）を含むパターニングされたＣＭＵＴメンブレン層６０６とを含む。このパターニングは、通常の方法、例えば、液体エッチング、プラズマエッチング、または二重酸化技術などを用いて行うことができる。得られたＣＭＵＴメンブレンウエハは、図４ｄのＣＭＵＴメンブレンウエハの代わりに、図４ｅ〜図４ｆの手順で用いることができる。この例では、前の例の酸化層間接合とは対照的に、酸化膜とシリコンの間で接合が行われることになる。この例の作製手順は、パターニングされた酸化膜を用いてＣＭＵＴセルを形成する場合に比べて、幾分か簡素であるかもしれないが、パターニングされた活性層を用いてＣＭＵＴセルを形成すると、寄生容量が大きくなりかつ絶縁破壊性能が低下する可能性がある。
【００２１】
図７は、ＣＭＵＴメンブレンウエハを提供するための第２の代替手法を示している。この代替形態では、シリコンの局所酸化（local oxidation of silicon：ＬＯＣＯＳ）を用いてＣＭＵＴセルフィーチャ（７１０及び７１２など）が形成される。シリコンＣＭＵＴメンブレン層７０６は、埋め込み酸化膜層７０４によってハンドル層７０２から隔てられている。ＣＭＵＴフィーチャを画定するために、ＬＯＣＯＳを用いて酸化膜フィーチャ７０８が形成される。ＬＯＣＯＳのための処理ステップは当分野で既知であるので、本明細書には詳細に示していない。得られたＣＭＵＴメンブレンウエハは、図４ｄのＣＭＵＴメンブレンウエハの代わりに、図４ａ〜図４ｆの手順で用いることができる。ＬＯＣＯＳを用いてＣＭＵＴフィーチャを画定することにより、電気的絶縁破壊電圧を増加させ、かつ寄生容量を低下させることができる。
【００２２】
上記の例では、ＣＭＵＴメンブレンウエハ上のＣＭＵＴセル／素子フィーチャとアクティブ基板上のＣＭＵＴ電極とのアライメントが必要であるので、アライメントを行って接合する必要があった。図８ａ〜図８ｉは、アライメントを行って接合するステップを必要としない（すなわちＣＭＵＴセルフィーチャとＣＭＵＴセル電極とのアライメントを必要としない）例示的な作製手順を示している。
【００２３】
この例では、図８ａは、ハンドル層８０２、埋め込み酸化膜層８０４及びシリコン電極層８０６を有する電極ウエハを示している。電極層８０６は、最後にはＣＭＵＴ電極を形成することになるので、導電性を与えるように電極層８０６がドープされることが好ましい。図８ｂは、能動電気デバイスを含みかつ複数の電極接点を有する基板ウエハを示しており、電極接点のうちの１つを符号８１０で表す。図８ｃは、図８ｂの電極ウエハを図８ａの基板ウエハに低温接合した結果を示している。この接合ステップの水平アライメントが大した意味を持たないことは明らかである。図８ｄは、図８ｃの構造からハンドル層８０２を除去した結果を示している。図８ｅは、図８ｄの層８０４及び８０６をパターニングすることによってＣＭＵＴアレイ素子を互いから分離させた結果を示している。図８ｆは、図８ｅの層８０４をパターニングすることによって、ＣＭＵＴセルフィーチャを画定した結果を示している。図８ｇは、ハンドル層８１２、埋め込み酸化膜層８１４及びシリコンＣＭＵＴメンブレン層８１６を有するＣＭＵＴメンブレンウエハを示している。図８ｈは、図８ｇのＣＭＵＴメンブレンウエハを図８ｆの構造に低温接合した結果を示している。この接合ステップの水平アライメントも大した意味を持たないことは明らかである。図８ｉは、図８ｈの構造からハンドル層８１２及び埋め込み酸化膜層８１４を除去し、その後に共通ＣＭＵＴ上部電極８１８を堆積した結果を示している。この例では、２つの接合ステップが必要であるが、これらの接合ステップのいずれに対してもフィーチャレベルの水平アライメントは必要とされていない。
【００２４】
これまでの説明は、限定ではなく例としての説明であった。本発明を実施するにあたって、特定の材料及び／または処理ステップは、低温ウエハ接合の使用を除いて、大した意味を持たない。例えば、所与の作製の例では、ＣＭＵＴメンブレンウエハとしてシリコン・オン・インシュレータ（silicon on insulator：ＳＯＩ）ウエハが用いられる。そのようなウエハの使用が好ましい理由は、該ウエハが、ＣＭＵＴメンブレン層の厚さの制御に優れているからである。しかし、ＣＭＵＴメンブレンを提供するための代替手法、例えば、接合ステップの前または後に所望の厚さになるように研磨された標準的なシリコンウエハや、他のＣＭＵＴメンブレン層材料、例えば、窒化ケイ素、炭化ケイ素、ダイヤモンド等を用いることもできる。
【図１ａ】
0005734878.tif 000002
【図１ｂ】
0005734878.tif 000003
【図１ｃ】
0005734878.tif 000004
【図２】
0005734878.tif 000005
【図３ａ】
0005734878.tif 000006
【図３ｂ】
0005734878.tif 000007
【図４ａ】
0005734878.tif 000008
【図４ｂ】
0005734878.tif 000009
【図４ｃ】
0005734878.tif 000010
【図４ｄ】
0005734878.tif 000011
【図４ｅ】
0005734878.tif 000012
【図４ｆ】
0005734878.tif 000013
【図５】
0005734878.tif 000014
【図６】
0005734878.tif 000015
【図７】
0005734878.tif 000016
【図８ａ】
0005734878.tif 000017
【図８ｂ】
0005734878.tif 000018
【図８ｃ】
0005734878.tif 000019
【図８ｄ】
0005734878.tif 000020
【図８ｅ】
0005734878.tif 000021
【図８ｆ】
0005734878.tif 000022
【図８ｇ】
0005734878.tif 000023
【図８ｈ】
0005734878.tif 000024
【図８ｉ】
0005734878.tif 000025