(57)【特許請求の範囲】
【請求項１】
電極と、前記電極上に形成された磁気抵抗素子とを備える磁気デバイスであって、
前記電極は、
タンタルを含む第１金属層と、
前記第１金属層上に設けられ、前記磁気抵抗素子を構成する材料のうち少なくとも１つの同じ成分を含み、かつ前記同じ成分はＣｕより拡散しにくく、前記同じ成分を含む非結晶の合金を材料とするバッファ層と、
前記バッファ層上に設けられ、タンタルを含み、非晶質の第２金属層と、
前記第１金属層と前記バッファ層との間に設けられ、前記第１金属層より比抵抗が小さく、柱状の結晶性を有する低抵抗層と、
を有することを特徴とする磁気デバイス。
【請求項２】
前記磁気抵抗素子及び前記低抵抗層はルテニウムを含み、
前記磁気抵抗素子及び前記バッファ層はタンタルを含むことを特徴とする請求項１に記載の磁気デバイス。
【請求項３】
前記バッファ層は、ＴａＢ、ＴａＳｉ、ＴａＧｅ、ＴａＷ、またはＣｏＦｅＢＴａのいずれかを含むことを特徴とする請求項１または２に記載の磁気デバイス。
【請求項４】
前記バッファ層はＣｏＦｅＢＴａ層であり、
前記低抵抗層はＲｕ層であることを特徴とする請求項１に記載の磁気デバイス。
【請求項５】
前記磁気抵抗素子は、磁気トンネル接合素子または巨大磁気抵抗効果素子を含むことを特徴とする請求項１〜４のいずれかに記載の磁気デバイス。
【請求項６】
タンタルを含む第１金属層を形成する工程と、
前記第１金属層上に、前記第１金属層より比抵抗が小さく、柱状の結晶性を有する低抵抗層を形成する工程と、
前記低抵抗層上に、磁気抵抗素子を構成する材料のうち少なくとも１つの同じ成分を含み、かつ前記同じ成分はＣｕより拡散しにくく、前記同じ成分を含む非結晶の合金を材料とするバッファ層を形成する工程と、
前記バッファ層上にタンタルを含み、非晶質の第２金属層を形成する工程と、を含む工程により電極を形成する工程と、
前記電極上に前記磁気抵抗素子を形成する工程と、
を有することを特徴とする磁気デバイスの製造方法。
【請求項７】
反応性イオンエッチングにより、前記磁気抵抗素子をエッチングする工程をさらに有することを特徴とする請求項６に記載の磁気デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気デバイス及びその製造方法に関する。
【背景技術】
【０００２】
トンネル磁気接合（ＭＴＪ：Magnetic Tunnel Junction）素子や巨大磁気抵抗効果（ＧＭＲ：Giant Magneto Resistive effect）素子等の磁気抵抗素子が、下部電極と上部電極との間に挟まれた構造を有する磁気デバイスが知られている。このような磁気デバイスは、磁気メモリや磁気ヘッド等に応用されている。
【０００３】
上記の磁気デバイスは下部の平坦性が極めて重要なため、ｖｉａの配線位置からずらして設ける場合があり、そのため抵抗の低い下部電極層を設けｖｉａからデバイスまで繋げる構造を有する（図６（ｄ））。このようなデバイスにおける下部電極の構成として、上下の金属層（例えばタンタル層）の間に、比抵抗の小さい低抵抗層（例えば、ルテニウム層）を挟んだ構成が知られている。また、上側に位置する金属層の平坦性及び非結晶性を得るために、上下の金属層の間にＣｕＮの非結晶層を挟んだ構成が知られている。下部電極における上側の金属層の平坦性及び非結晶性は、その上に形成される磁気抵抗素子の特性に影響を与える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−６５１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の磁気デバイスにおける下部電極の構成では、下部電極の厚みが大きくなった場合に低抵抗化しにくく、また厚くした場合には表面の非結晶性及び平坦性の確保が難しくなり、その上に形成される磁気抵抗素子の特性が悪化してしまう場合があった。上下の金属層の間にＣｕＮの非結晶層を挟むことにより、この点を改善することが可能であるが、その場合はＣＭＯＳからなる半導体デバイスに悪影響を与えるＣｕの拡散を防ぐため拡散バリアメタル層を設けるなど、製造工程が複雑化してしまうという課題があった。
【０００６】
本発明は上記課題に鑑みなされたものであり、下部電極表面の非結晶性及び平坦性を確保しつつ、製造工程の効率化を図ることのできる磁気デバイス及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本磁気デバイスは、電極と、前記電極上に形成された磁気抵抗素子とを備える磁気デバイスであって、前記電極は、タンタルを含む第１金属層と、前記第１金属層上に設けられ、前記磁気抵抗素子を構成する材料のうち少なくとも１つの同じ成分を含み、かつ前記同じ成分はＣｕより拡散しにくく、前記同じ成分を含む非結晶の合金を材料とするバッファ層と、前記バッファ層上に設けられ、タンタルを含み、非晶質の第２金属層と、前記第１金属層と前記バッファ層との間に設けられ、前記第１金属層より比抵抗が小さく、柱状の結晶性を有する低抵抗層と、を有することを特徴とする。
【０００８】
本磁気デバイスの製造方法は、タンタルを含む第１金属層を形成する工程と、前記第１金属層上に、前記第１金属層より比抵抗が小さく、柱状の結晶性を有する低抵抗層を形成する工程と、前記低抵抗層上に、磁気抵抗素子を構成する材料のうち少なくとも１つの同じ成分を含み、かつ前記同じ成分はＣｕより拡散しにくく、前記同じ成分を含む非結晶の合金を材料とするバッファ層を形成する工程と、前記バッファ層上にタンタルを含み、非晶質の第２金属層を形成する工程と、を含む工程により電極を形成する工程と、前記電極上に前記磁気抵抗素子を形成する工程と、を有する。
【発明の効果】
【０００９】
本磁気デバイス及びその製造方法によれば、下部電極表面の非結晶性及び平坦性を確保しつつ、製造工程の効率化を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１に係る磁気デバイスの構成を示す図である。
【図２】図２は、比較例に係る磁気デバイスの構成を示す図である。
【図３】図３は、実施例と比較例との比較を示すＭＲグラフである。
【図４】図４は、実施例と比較例との比較を示すＸＲＤグラフである。
【図５】図５は、実施例１に係る磁気デバイスの製造工程を示す図（その１）である。
【図６】図６は、実施例１に係る磁気デバイスの製造工程を示す図（その２）である。
【発明を実施するための形態】
【００１１】
図１は、実施例１に係る磁気デバイスの構成を示す断面模式図である。下側（基板側）から順に、下部電極１０、磁気トンネル接合層２０（以下、ＭＴＪ層２０）、上部電極４０、及びハードマスク５０が順に積層されており、下部電極１０及びＭＴＪ層２０はさらに複数の層を含んでいる。下部電極１０は本発明における電極の一例に相当し、ＭＴＪ層２０は本発明における磁気抵抗層の一例に相当する。図中の元素記号は各層に含まれる主成分を示し、括弧内の数字は各層の積層方向における厚みを示す。ただし、後述するように、各層の材料（成分）及び厚みは変更が可能であり、図に示した形態に限定されるものではない。また、本図ではハッチングの表示を省略している。
【００１２】
下部電極１０は、下側から順に積層された第１金属層１２、低抵抗層１４、バッファ層１６、及び第２金属層１８を含む。第１金属層１２及び第２金属層１８は、それぞれタンタル（Ｔａ）を材料とし、厚みは例えば５ｎｍ〜２０ｎｍ（本実施例では第１金属層１２が５ｎｍ、第２金属層１８が１５ｎｍ）とすることができる。
【００１３】
低抵抗層１４は、第１金属層１２と第２金属層１８との間に位置し、これらの層よりも比抵抗の小さい材料（本実施例ではルテニウム（Ｒｕ））からなる。低抵抗層１４の存在により、下部電極１０の厚みが大きくなった場合でも、下部電極１０の有する抵抗がＭＴＪ層２０に与える影響が抑制される。低抵抗層１４の厚みは、例えば０ｎｍ〜５０ｎｍ（本実施例では５０ｎｍ）とすることができる。
【００１４】
バッファ層１６は、ＭＴＪ層２０に含まれる成分であり、かつ拡散によって半導体に悪影響を与えるため拡散バリアメタル層を別途に設けなくてはならない材料である銅（Ｃｕ）など以外の金属である成分を含む非結晶の合金（本実施例ではＴａとＣｏＦｅＢ）を材料とする。バッファ層１６の厚みは、例えば２〜１０ｎｍ（本実施例では５ｎｍ）とすることができる。
【００１５】
ＭＴＪ層２０は、下側から順に積層された反強磁性層２２、積層フェリー固定層２４、トンネルバリア層３０、自由層３２、及びキャップ層３３を含む。積層フェリー固定層２４は、下側から順に積層されたＣｏＦｅ層２６、Ｒｕ層２８、及びＣｏＦｅＢ層２９を含む。反強磁性層２２はＰｔＭｎを材料とし、その厚みは例えば１０ｎｍ〜２０ｎｍ（本実施例では１５ｎｍ）とすることができる。トンネルバリア層３０はＭｇＯを材料とし、その厚みは例えば０．８ｎｍ〜１．２ｎｍ（本実施例では１．０ｎｍ）とすることができる。自由層３２はＣｏＦｅＢを材料とし、その厚みは例えば１ｎｍ〜２ｎｍ（本実施例では１．７ｎｍ）とすることができる。キャップ層３３はＴａを材料とし、その厚みは例えば０．５ｎｍ〜５ｎｍ（本実施例では１ｎｍ）とすることができる。ＣｏＦｅ層２６、Ｒｕ層２８、及びＣｏＦｅＢ層２９の厚みは、それぞれ１．５〜４．０ｎｍ（本実施例では２．５ｎｍ）、０．４〜２．０ｎｍ（本実施例では０．７ｎｍ）、１．５〜４．０ｎｍ（本実施例では２．５ｎｍ）とすることができる。
【００１６】
ＭＴＪ層２０の積層フェリー固定層２４は、磁化の向きが常に固定である。これに対し自由層３２は、直接電流を流すか外部から磁場を加えることにより、磁化の向きを任意に反転させることができる。積層フェリー固定層２４と自由層３２の磁化方向の相対的な関係により、ＭＴＪ層２０の比抵抗が変化する。これにより、ＭＴＪ層２０はデータを不揮発に記憶することのできるＭＲＡＭ（Magnetoresistive Random Access Memory）素子として機能する。なお、ＭＲＡＭ素子へのデータの書き込み方式には、スピン注入型と配線電流磁場型の２つがあるが、本実施例に係るＭＴＪ層２０はいずれの方式においても採用することが可能である。
【００１７】
ＭＴＪ層２０の上には、上部電極４０及びハードマスク５０が順に積層されている。上部電極４０はＲｕを材料とし、その厚みは例えば３ｎｍ〜１５ｎｍ（本実施例では５．０ｎｍ）とすることができる。また、上部電極４０は、製造時のエッチングプロセスにおけるストッパ層としても機能する。ハードマスク５０はＴａを材料とし、その厚みは例えば２０ｎｍ〜１００ｎｍ（本実施例では８０ｎｍ）とすることができる。
【００１８】
実施例１に係る磁気デバイスによれば、下部電極１０の表面ラフネスを低減し、その上に設けられるＭＴＪ層２０の特性への影響を抑制することができる。また、デバイスの製造工程を効率化することができる。以下、この点について説明する。
【００１９】
図２は、実施例１及び比較例に係る磁気デバイスの構成を示す断面模式図である。図２（ａ）は実施例１を、図２（ｂ）は第１の比較例を、図２（ｃ）は第２の比較例をそれぞれ示す。図２（ａ）〜（ｃ）において、ＭＴＪ層２０の詳細構成及びその上に形成された上部電極４０及びハードマスク５０は省略している。また、バッファ層１６以外のハッチングの表示も省略している。
【００２０】
実施例１では、図２（ａ）に示すように、低抵抗層１４と第２金属層１８との間にバッファ層１６が挟まれている。これに対し、第１の比較例では、図２（ｂ）に示すようにバッファ層が存在せず、低抵抗層１４と第２金属層１８とが直接接触している。低抵抗層１４の材料であるＲｕは、結晶性を有し柱状に成長するため、表面のラフネスが大きくなる。従って、低抵抗層１４の上に第２金属層１８（Ｔａ）を直接形成すると、低抵抗層１４における結晶性と表面ラフネスの影響により、第２金属層１８は低抵抗層１４と同様に、結晶性を残したまま柱状に成長する。その結果、下部電極１０の表面ラフネスが大きくなり、下部電極１０の上に形成されるＭＴＪ層２０の特性が悪影響を受けてしまう場合がある。従って、ＭＴＪ層２０の下に位置する層（下部電極１０の表面層）は、非結晶かつ表面ラフネスが小さくなるようにすることが望まれる。
【００２１】
ここで、実施例１に係る磁気デバイスによれば、低抵抗層１４と第２金属層１８との間にバッファ層１６が設けられている。バッファ層１６は非結晶の層であり、表面ラフネスは小さい。従って、バッファ層１６の上に第２金属層１８を形成すると、第２金属層１８は非結晶性となり、表面ラフネスも小さくなる。その結果、下部電極１０の表面ラフネスを低減し、ＭＴＪ層２０の特性への影響を抑制することができる。
【００２２】
図３は、磁気デバイスの表面ラフネスを調べるために、ＣＩＰ法（Current-In-Plane）により測定を行った結果を示すグラフ（ＭＲ曲線）である。この評価法によってＲ−Ｈループの形から、間接的に表面ラフネスを評価することが出来る。図１に示した構成の磁気デバイスに対し、３５０℃の温度で２時間の磁場中熱処理を施した後に測定を行った。図３（ａ）は実施例１（図２（ａ））の形態に対応し、図３（ｂ）は実施例２（図２（ｂ））の形態に対応する。図３（ｃ）は上記２つのグラフを合わせたものである。図中の矢印はヒステリシスループの向きを示す。図示するように、バッファ層を有する実施例１の磁気デバイスでは、Ｒ−Ｈループの角型成が改善し、比較的に高磁場まで反平行状態を保ち、第１の比較例に比べて表面ラフネスが小さくなっていることが分かる。
【００２３】
図４は、磁気デバイスの結晶性を調べるために、Ｘ線回折測定（ＸＲＤ：X-Ray Diffraction spectroscopy）を行った際の結果を示すグラフである。図４（ａ）は実施例１（図２（ａ））の形態に対応し、図４（ｂ）は実施例２（図２（ｂ））の形態に対応する。本測定では、第１金属層１２（Ｔａ）の厚みを５ｎｍ、低抵抗層１４（Ｒｕ）の厚みを５ｎｍ、バッファ層１６（ＣｏＦｅＢＴａ、図４（ａ）のみ）の厚みを２ｎｍ、第２金属層１８（Ｔａ）の厚みを１００ｎｍとして測定を行った。図中において楕円で囲まれた箇所に現れるピークが、下部電極１０の結晶性の大きさを示している。図示するように、バッファ層１６のない第１の比較例では、強いα−Ｔａのピークが観察されるのに対し、バッファ層１６のある実施例１では、α−Ｔａのピークが全く見えず、β−Ｔａの弱いピークが観察されるだけである。以上のことから、実施例１では第１の比較例に比べて下部電極１０の結晶性が小さくなっていることが分かる。結晶性が小さければ、表面ラフネスも同様に小さくなることが期待される。
【００２４】
ここで、単に下部電極１０の表面ラフネスを抑制するためであれば、第２の比較例（図３（ｂ））のように、非結晶のＣｕＮ層１９を上下の金属層の間に挟むという方法もある。しかし、ＣｕＮ層１９に含まれるＣｕは、拡散によりＣＭＯＳに悪影響を与える恐れがあるため、（特に半導体装置においては）使用しないことが好ましい。Ｃｕの拡散を抑制するために、ＣｕＮ層１９の周囲（側面）に拡散防止膜を設けることも考えられるが、このような拡散防止膜は形成が非常に難しい上、製造工程が増加してしまうため好ましくない。また、ＣｕＮ層１９は、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）方式によるエッチングを行うことが難しい。本実施例によれば、バッファ層１６の形成は、下部電極１０の形成工程中に一工程を追加するだけで容易に実現することができる。また、ＲＩＥ方式によるエッチングを行うことが可能である。その結果、第２の比較例に比べて製造工程の効率化を図ることができる。
【００２５】
図５及び図６は、実施例１に係る磁気デバイスの製造工程を示す図である。下部電極１０及びＭＴＪ層２０の詳細な構成は省略している。最初に、図５（ａ）に示すように、ビア６２が形成された基板６０上に、下部電極１０、ＭＴＪ層２０、及びハードマスク５０をスパッタにより連続成膜する。次に、図５（ｂ）に示すように、リソグラフィーによりハードマスク５０上にレジストパターン６４を形成する。その後、図５（ｃ）に示すように、例えばＣｌやＣＦ４を用いてハードマスク５０をＲＩＥ方式によりエッチングし、エッチング後にレジストパターン６４を除去する。次に、図５（ｄ）に示すように、例えばＣＯとＮＨ３の混合ガスを用い、ハードマスク５０をマスクとしてＭＴＪ層２０をＲＩＥ方式によりエッチングする。
【００２６】
続いて、図６（ａ）に示すように、下部電極１０、ＭＴＪ層２０、及びハードマスク５０を覆うように、リソグラフィーによりレジストパターン６６を形成する。その後、図６（ｂ）に示すように、レジストパターン６６をマスクとして下部電極１０のエッチングを行った後、レジストパターン６６を除去する。続いて、図６（ｃ）に示すように、基板６０の上面に、下部電極１０、ＭＴＪ層２０、及びハードマスク５０を覆うように絶縁膜６８を形成する。絶縁膜６８としては、例えばＳｉＮやＳｉＯを用いることができる。最後に、絶縁膜６８にエッチングを行うことによりコンタクトホール７０を形成する。以上の工程により、実施例１に係る磁気デバイスが完成する。
【００２７】
実施例１に係る磁気デバイスによれば、前述のように下部電極１０における表面の非結晶性及び平坦性を確保し、ＭＴＪ素子の特性悪化を抑制することができる。また、下部電極１０のバッファ層１６が、ＭＴＪ層２０と同じ成分（本実施例ではＣｏＦｅＢとＴａ）を含んでいるため、異なる工程で同じ材料を使用することができる。さらに、バッファ層１６がＣｕを含まないため、拡散防止膜を形成する必要がない。これにより、製造工程の効率化を図ることができる。
【００２８】
第１金属層１２及び第２金属層１８の材料としては、Ｔａを使用することが好ましい。また、低抵抗層１４の材料としては、Ｒｕを使用することが好ましい。このとき、バッファ層１６の材料としては、ＴａＢ、ＴａＳｉ、ＴａＧｅ、ＴａＷ、ＣｏＦｅＢ、ＣｏＦｅＢＴａ等を使用することができる。ＣｏＦｅＢ及びＣｏＦｅＢＴａは、比抵抗が特に低い点で好ましい。また、ＴａＢ、ＴａＳｉ、ＴａＧｅ、ＴａＷ及びＣｏＦｅＢＴａは、Ｔａを含むことにより、他材料との密着性の乏しいＲｕとの界面における密着性を向上させることができる点で好ましい。バッファ層１６の材料は、ＭＴＪ層２０と同じ成分を含むようにすることが好ましい。バッファ層１６の比抵抗を大きくしすぎないためにも、バッファ層１６の厚みは２ｎｍ〜１０ｎｍ程度とすることが好ましい。
【００２９】
実施例１では、下部電極１０が低抵抗層１４を含む例について説明したが、下部電極１０は低抵抗層１４を含まない構成とすることもできる。この場合、第１金属層１２上にバッファ層１６が形成されることになるが、素子の比抵抗を小さくするために、第１金属層１２を低抵抗層１４がある場合に比べて厚め（例えば、２０ｎｍ以上）に形成することが好ましい。ただし、下部電極１０の膜厚を大きくする場合は、磁気抵抗素子の特性悪化を抑制するために、低抵抗層１４を設けることが好ましい。低抵抗層１４の材料は、ＭＴＪ層２０と同じ成分を含むようにすることが好ましい。
【００３０】
実施例１では、磁気デバイスの固定層を積層フェリー固定層２４とする例について説明したが、固定層の構成はこれに限定されるものではない。ただし、積層フェリー固定層２４は、下部電極１０の表面ラフネスに対し非常に敏感であるため、本実施例において説明した磁気デバイスの構成を採用するのに適している。
【００３１】
実施例１では、磁気抵抗素子としてＭＴＪ素子を用いる例について説明したが、本実施例の構成は、ＭＴＪ素子の代わりにＧＭＲ素子を用いた場合にも適用可能である。ＧＭＲ素子を用いた磁気デバイスは、例えば磁気ヘッドや磁気センサへの応用が考えられる。
【００３２】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３３】
１０    下部電極
１２    第１金属層
１４    低抵抗層
１６    バッファ層
１８    第２金属層
２０    ＭＴＪ層
２２    反強磁性層
２４    積層フェリー固定層
３０    トンネルバリア層
３２    自由層
４０    上部電極
５０    ハードマスク
６０    基板
６８    絶縁膜
【図１】
0005696537.tif 000002
【図２】
0005696537.tif 000003
【図３】
0005696537.tif 000004
【図４】
0005696537.tif 000005
【図５】
0005696537.tif 000006
【図６】
0005696537.tif 000007