(57)【特許請求の範囲】
【請求項１】
Ｓｎ（スズ）、Ｂｉ（ビスマス）及びＺｎ（亜鉛）を含み、前記Ｂｉの含有量が４５ｗｔ％乃至６５ｗｔ％であり、前記Ｚｎの含有量が０．０１ｗｔ％乃至０．１ｗｔ％であり、残部が前記Ｓｎであることを特徴とする電子部品実装用はんだ。
【請求項２】
更に、０．３ｗｔ％乃至０．８ｗｔ％のＳｂ（アンチモン）を含有することを特徴とする請求項１に記載の電子部品実装用はんだ。
【請求項３】
電子部品を基板上にはんだ付けするはんだ付け方法において、
前記電子部品と前記基板上の導電パターンとの間に融点以上に加熱したはんだを付着させる工程と、
前記はんだを前記融点よりも低く且つ室温よりも高い温度まで冷却して一定時間保持する工程と、
前記はんだを室温まで冷却する工程とを有し、
前記はんだが、Ｓｎ（スズ）、Ｂｉ（ビスマス）、Ｚｎ（亜鉛）を含み、前記Ｂｉの含有量が４５ｗｔ％乃至６５ｗｔ％であり、前記Ｚｎの含有量が０．０１ｗｔ％乃至０．１ｗｔ％であり、残部が前記Ｓｎであることを特徴とするはんだ付け方法。
【請求項４】
前記はんだは、更に０．３ｗｔ％乃至０．８ｗｔ％のＳｂ（アンチモン）を含有することを特徴とする請求項３に記載のはんだ付け方法。
【請求項５】
電子部品と基板との接合部を形成しているはんだが、
少なくとも４５ｗｔ％乃至６５ｗｔ％のＢｉ（ビスマス）と、０．０１ｗｔ％乃至０．１ｗｔ％のＺｎ（亜鉛）と、０．３ｗｔ％乃至０．８ｗｔ％のＳｂ（アンチモン）と、残部のＳｎ（スズ）とを含有してなることを特徴とする電子機器。
【請求項６】
半導体チップと、
両面にそれぞれ導体パターンが形成されたパッケージ基板と、
前記パッケージ基板の一方の面と前記半導体チップとの間に介在して前記半導体チップを前記パッケージ基板に接合する第１のはんだと、
前記パッケージ基板の他方の面の前記導体パターンに接合された第２のはんだとを有し、
前記第１のはんだは前記第２のはんだよりも融点が高く、前記第２のはんだはＳｎ（スズ）、Ｂｉ（ビスマス）、Ｚｎ（亜鉛）を含み、前記Ｂｉの含有量が４５ｗｔ％乃至６５ｗｔ％であり、前記Ｚｎの含有量が０．０１ｗｔ％乃至０．１ｗｔ％であり、残部が前記Ｓｎであることを特徴とする半導体装置。
【請求項７】
前記第２のはんだは、更に０．３ｗｔ％乃至０．８ｗｔ％のＳｂ（アンチモン）を含有することを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、はんだ、はんだ付け方法及び半導体装置に関する。
【背景技術】
【０００２】
従来、電子部品を回路基板に実装する際には、例えばＰｂ（鉛）含有量が３７ｗｔ％のＳｎ（スズ）−Ｐｂ共晶はんだが広く使用されていた。しかし、近年、環境保全の観点からＰｂを含むはんだの使用が規制され、Ｐｂを含まないいわゆるＰｂフリーはんだが使用されるようになった。
【０００３】
一般的なＰｂフリーはんだとして、Ａｇ（銀）含有量が３ｗｔ％、Ｃｕ（銅）含有量が０．５ｗｔ％、残部がＳｎからなるＳｎ−Ａｇ−Ｃｕ合金が知られている。以下、合金の組成を示す場合には、元素記号の前に含有量（ｗｔ％）を記載する。例えば上記のＳｎ−Ａｇ−Ｃｕ合金の場合は、Ｓｎ−３ｗｔ％Ａｇ−０．５ｗｔ％Ｃｕというように記載する。
【０００４】
その他、Ｐｂフリーはんだとして、Ｓｎ−３．５ｗｔ％Ａｇ合金や、Ｓｎ−０．７ｗｔ％Ｃｕ合金が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６２−２５２６９３号公報
【特許文献２】特開２００１−３３４３８６号公報
【特許文献３】特開２０１０−１６７４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
延性が高く、長期間にわたり十分な接合強度を維持できるＰｂフリーはんだ、そのはんだを用いた半導体装置及びはんだ付け方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
開示の技術の一観点によれば、Ｓｎ（スズ）、Ｂｉ（ビスマス）及びＺｎ（亜鉛）を含み、前記Ｂｉの含有量が４５ｗｔ％乃至６５ｗｔ％であり、前記Ｚｎの含有量が０．０１ｗｔ％乃至０．１ｗｔ％であり、残部が前記Ｓｎである電子部品実装用はんだが提供される。
【０００８】
開示の技術の他の一観点によれば、電子部品を基板上にはんだ付けするはんだ付け方法において、前記電子部品と前記基板上の導電パターンとの間に融点以上に加熱したはんだを付着させる工程と、前記はんだを前記融点よりも低く且つ室温よりも高い温度まで冷却して一定時間保持する工程と、前記はんだを室温まで冷却する工程とを有し、前記はんだが、Ｓｎ（スズ）、Ｂｉ（ビスマス）、Ｚｎ（亜鉛）を含み、前記Ｂｉの含有量が４５ｗｔ％乃至６５ｗｔ％であり、前記Ｚｎの含有量が０．０１ｗｔ％乃至０．１ｗｔ％であり、残部が前記Ｓｎであるはんだ付け方法が提供される。
【０００９】
開示の技術の更に他の一観点によれば、半導体チップと、両面にそれぞれ導体パターンが形成されたパッケージ基板と、前記パッケージ基板の一方の面と前記半導体チップとの間に介在して前記半導体チップを前記パッケージ基板に接合する第１のはんだと、前記パッケージ基板の他方の面の前記導体パターンに接合された第２のはんだとを有し、前記第１のはんだは前記第２のはんだよりも融点が高く、前記第２のはんだはＳｎ（スズ）、Ｂｉ（ビスマス）、Ｚｎ（亜鉛）を含み、前記Ｂｉの含有量が４５ｗｔ％乃至６５ｗｔ％であり、前記Ｚｎの含有量が０．０１ｗｔ％乃至０．１ｗｔ％であり、残部が前記Ｓｎである半導体装置が提供される。
【図面の簡単な説明】
【００１０】
【図１】図１は、Ｓｎ−Ｂｉ合金の状態図である。
【図２】図２は、Ｓｎ−Ｂｉ合金中のＢｉ含有量と疲労寿命との関係を表した図である。
【図３】図３は、疲労寿命の測定方法の概要を説明する図である。
【図４】図４は、Ｓｎ−Ｂｉ−Ｓｂ合金のＳｂ含有量と破断伸びとの関係を調べた結果を表した図である。
【図５】図５（ａ）はＳｎ−５８ｗｔ％Ｂｉ−０．５ｗｔ％Ｓｂ合金の組織を撮影した走査型電子顕微鏡写真を２値化処理した図、図５（ｂ）は、Ｓｎ−５８ｗｔ％Ｂｉ−０．５ｗｔ％Ｓｂ−０．１ｗｔ％Ｚｎ合金の組織を撮影した走査型電子顕微鏡写真を２値化処理した図である。
【図６】図６は、Ｓｎ−５８ｗｔ％Ｂｉ合金の成分を示す図である。
【図７】図７は、リフロー時の温度プロファイルの一例を表した図である。
【図８】図８は、バンププル試験の概要を説明する図である。
【図９】図９は、バンププル試験の結果を表した図である。
【図１０】図１０は、１２５℃の温度下で１０００時間保持した後におけるＳｎ−５８ｗｔ％Ｂｉ−０．５ｗｔ％Ｓｂ−Ｚｎ合金中のＺｎ含有量と引張強度（破断応力）との関係を表した図である。
【図１１】図１１は、濡れ広がり率の算出方法を説明する図である。
【図１２】図１２は、Ｓｎ−Ｂｉ−Ｓｂ合金中のＺｎ含有量と濡れ広がり率との関係を表した図である。
【図１３】図１３はＦＣ−ＢＧＡパッケージ型半導体装置の一例を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、実施形態について説明する前に、実施形態の理解を容易にするための予備的事項について説明する。
【００１２】
ＦＣ−ＢＧＡ （Flip Chip Ball Grid Allay）パッケージ型半導体装置では、パッケージ基板（インターポーザー）の上側に半導体チップ（ダイ）が１次実装用はんだ（はんだバンプ）により実装されている。また、パッケージ基板の下側には、回路基板に接続するための２次実装用はんだ（はんだボール）が設けられている。このＦＣ−ＢＧＡパッケージ型半導体装置では、回路基板上に実装するときに１次実装用はんだが溶融しないことが必要である。そのためには、２次実装用はんだの融点が１次実装用はんだの融点よりも十分低いことが重要となる。
【００１３】
前述したＰｂフリーはんだは、いずれもＳｎ−Ｐｂはんだ（共晶はんだ）よりも融点が高く、現状では２次実装用はんだとして好適な低融点のＰｂフリーはんだが見当たらない。例えば、Ｓｎ−３７ｗｔ％Ｐｂはんだの融点が１８３℃であるのに対し、前述したＳｎ−３ｗｔ％Ａｇ−０．５ｗｔ％Ｃｕ合金の融点は２１７℃、Ｓｎ−３．５ｗｔ％Ａｇ合金の融点は２２１℃、Ｓｎ−０．７ｗｔ％Ｃｕ合金の融点は２２７℃である。
【００１４】
ところで、融点が低い合金として、Ｓｎ−Ｂｉ（ビスマス）合金が知られている。例えば、Ｓｎ−５８ｗｔ％Ｂｉ合金の融点は１３９℃である。そこで、例えば１次実装用はんだとしてＳｎ−３ｗｔ％Ａｇ−０．５ｗｔ％Ｃｕ合金を使用し、２次実装用はんだとしてＳｎ−５８ｗｔ％Ｂｉ合金を使用することが考えられる。
【００１５】
しかし、Ｓｎ−５８ｗｔ％Ｂｉ合金は硬くて脆く、接合後に衝撃や大きなストレスが加わると亀裂が発生するため、電子部品用はんだとしての信頼性が十分ではない。
【００１６】
一方、Ｓｎ−Ｂｉ合金にＳｂを０．５ｗｔ％〜１．５ｗｔ％、Ａｇを０．５ｗｔ％〜３ｗｔ％の割合で添加したＰｂフリーはんだや、Ｓｎ−Ｂｉ合金にＳｂを０．３ｗｔ％〜０．８ｗｔ％の割合で添加したＰｂフリーはんだが提案されている。
【００１７】
本願発明者らは、上述のＡｇ又はＳｂを添加したＳｎ−Ｂｉ合金（Ｐｂフリーはんだ）をＣｕ（銅）電極上にはんだ付けし、高温環境下に保持して接合強度の劣化を調べる環境試験（加速試験）を実施した。その結果、上述のＰｂフリーはんだでは、電極とはんだとの界面でＣｕとＳｎとが反応して金属間化合物（Ｃｕ−Ｓｎ反応層）が成長するとともに脆いＢｉリッチ層が形成され、それにより接合強度が低下することが判明した。
【００１８】
なお、Ｓｎ−Ｂｉ合金にＳｂを０．１ｗｔ％〜３ｗｔ％、Ｚｎ（亜鉛）を２ｗｔ％〜４ｗｔ％の割合で添加したはんだも提案されているが、このはんだはセラミック用であり、Ｃｕ等の電極材料に対する濡れ性が十分ではない。
【００１９】
（実施形態）
本願発明者らは、ＦＣ−ＢＧＡパッケージ型半導体装置に適用できるＰｂフリーはんだ、すなわち融点が低く、延性が高く、長期間にわたり十分な接合強度を維持できるＰｂフリーはんだを提供すべく、種々実験研究を行った。その結果、Ｓｎ-Ｂｉ合金にＺｎを０．０１ｗｔ％〜０．１ｗｔ％の割合で添加したはんだ（Ｓｎ−Ｂｉ−Ｚｎ合金）は、融点が低く、凝固後にＳｎとＢｉとの共晶組織を形成し、高温環境下で環境試験を実施しても強度の低下が少ないことが判明した。
【００２０】
Ｓｎ−Ｂｉ−Ｚｎ合金中のＢｉ含有量が４５ｗｔ％未満の場合は、Ｓｎの初晶析出が増加して合金（はんだ）の融点が高くなる。一方、Ｓｎ−Ｂｉ−Ｚｎ合金中のＢｉ含有量が６５ｗｔ％を超えると、融点が高くなるとともに、Ｂｉの初晶析出が増加して合金が脆くなる。このため、Ｓｎ−Ｂｉ−Ｚｎ合金中のＢｉ含有量は４５ｗｔ％以上、６５ｗｔ％以下とすることが好ましい。
【００２１】
図１は、Ｓｎ−Ｂｉ合金の状態図である。この図１から、Ｓｎ−Ｂｉ合金の場合、Ｂｉ含有量が４５ｗｔ％〜６５ｗｔ％の範囲で融点が１６５℃以下になることがわかる。本実施形態に係るＰｂフリーはんだ（Ｓｎ−Ｂｉ−Ｚｎ合金）は、Ｓｎ−Ｂｉ合金にＺｎを添加したものであるが、Ｚｎ含有量が０．１ｗｔ％以下と少ないため、その融点はＳｎ−Ｂｉ合金の融点から殆ど変化しない。
【００２２】
図２は、横軸にＢｉ含有量をとり、縦軸に疲労寿命をとって、Ｓｎ−Ｂｉ合金中のＢｉ含有量と疲労寿命との関係を表した図である。ここでは、図３のように幅が１０ｍｍ、長さが５０ｍｍ、厚さが０．７ｍｍの試験片１に、ねじり方向の歪み（０．５％）を６．２８rad/secの速度で反復して印加し、試験片１が破損するまでの回数（反復回数）を測定して疲労寿命としている。
【００２３】
図２からわかるように、Ｂｉ含有量が５１ｗｔ％〜６０ｗｔ％の場合は、反復回数が１０×１０3回以上であり、疲労寿命が十分に長いことがわかる。従って、融点だけでなく疲労寿命も考慮する場合は、Ｓｎ−Ｂｉ−Ｚｎ合金中のＢｉ含有量は５１ｗｔ％以上、６０ｗｔ％以下とすることが好ましい。
【００２４】
Ｚｎは、Ｃｕ電極に対する接合強度を改善する効果を有する。すなわち、Ｚｎは、電極材料であるＣｕと反応して電極とはんだとの界面にＣｕ−Ｚｎ化合物を形成する。このＣｕ−Ｚｎ化合物により、電極とはんだとの接合強度が向上する。
【００２５】
しかし、Ｓｎ−Ｂｉ−Ｚｎ合金中のＺｎ含有量が０．０１ｗｔ％未満の場合は、Ｃｕ−Ｚｎ化合物の生成量が少なく、接合強度を向上させる効果が十分でない。一方、Ｓｎ−Ｂｉ−Ｚｎ合金中のＺｎ含有量が０．１ｗｔ％を超える場合は、はんだの濡れ性が低下する。はんだの濡れ性が低下すると、活性力の高いフラックスが必要となる。活性力の高いフラックスは一般的に腐食性が高く、フラックス洗浄後に僅かでも残渣が残ると長期間にわたる信頼性が低下する。このため、本実施形態に係るＰｂフリーはんだ（Ｓｎ−Ｂｉ−Ｚｎ合金）のＺｎ含有量は、０．０１ｗｔ％以上、０．１ｗｔ％以下とする。
【００２６】
上述したように、Ｓｎ−Ｂｉ合金にＺｎを添加することにより、電極とはんだとの界面の接合強度が向上する。これにより、接合部の破断を抑制することができるが、はんだ自体の強度が低いと、応力が加えられたときにはんだ部分で破断してしまう。このため、はんだ自体の強度を向上させることが好ましい。
【００２７】
図４は、横軸にＳｂ含有量をとり、縦軸に破断伸びをとって、Ｓｎ−Ｂｉ−Ｓｂ合金のＳｂ含有量と破断伸びとの関係を調べた結果を表した図である。この図４から、Ｓｎ−Ｂｉ−Ｓｂ合金中のＳｂ含有量が０．５ｗｔ％以下の場合はＳｂ含有量が多くなるほど破断伸びは大きくなるが、Ｓｂ含有量が０．５ｗｔ％を超えるとＳｂ含有量が多くなるほど破断伸びは小さくなることがわかる。また、この図４から、Ｓｂ含有量を０．３ｗｔ％〜０．８ｗｔ％とすると、Ｓｎ−５８ｗｔ％Ｂｉ合金（図４中Ｓｂ含有量が０のとき）よりも破断伸びを確実に大きくできることがわかる。
【００２８】
従って、本実施形態に係るＰｂフリーはんだにおいても、Ｓｂを０．３ｗｔ％〜０．８ｗｔ％の範囲で添加することが好ましい。これにより、延性が向上し、電極とはんだとの接合部の破断だけでなく、はんだ部分での破断も抑制できる。
【００２９】
図５（ａ）は、Ｓｎ−５８ｗｔ％Ｂｉ−０．５ｗｔ％Ｓｂ合金の組織を撮影した走査型電子顕微鏡写真を２値化処理した図である。また、図５（ｂ）は、Ｓｎ−５８ｗｔ％Ｂｉ−０．５ｗｔ％Ｓｂ−０．１ｗｔ％Ｚｎ合金の組織を撮影した走査型電子顕微鏡写真を２値化処理した図である。
【００３０】
図５（ａ），（ｂ）において、色の濃い部分はＳｎ、色の薄い部分はＢｉである。ＳｂはＢｉに全率固溶する数少ない元素の一つである。また、Ｓｎ−Ｂｉ合金中に添加されたＳｂは、Ｓｎと結合して金属間化合物を形成する。更に、Ｓｎ−Ｂｉ合金の場合、Ｂｉは共晶として晶出するものと、Ｓｎから析出するものとがある。Ｓｎ−Ｂｉ合金中にＳｂを添加すると、共晶組織が微細化されて延性（伸び）が向上する。
【００３１】
図５（ａ），（ｂ）から、Ｓｎ−Ｂｉ−Ｓｂ合金にＺｎを添加しても、共晶組織の粗大化やＺｎの晶出は殆どなく、微細な組織となっていることがわかる。
【００３２】
以下、本実施形態に係るＰｂフリーはんだの特性を調べた結果について説明する。
【００３３】
（常温バンププル試験）
まず、試料１として、Ｓｎ−５８ｗｔ％Ｂｉ合金を用意した。図６に、このＳｎ−５８ｗｔ％Ｂｉ合金の成分を示す。なお、図６中のＳｎ及びＢｉ以外の元素は不純物（不可避的不純物）である。
【００３４】
次に、試料１と同一組成のＳｎ−Ｂｉ合金にＳｂを０．５ｗｔ％の割合で添加してＳｎ−Ｂｉ−Ｓｂ合金とし、試料２とした。更に、試料２と同一組成のＳｎ−Ｂｉ−Ｓｂ合金にＺｎを０．０１ｗｔ％、０．５ｗｔ％、１．０ｗｔ％及び１．５ｗｔ％の割合で添加して、それぞれ試料３〜６とした。
【００３５】
一方、サイズが１１０ｍｍ×１１０ｍｍ、厚さが１．０ｍｍのプリント基板（ガラスエポキシ基板）を複数枚用意した。それらのプリント基板の表面には直径が０．６４ｍｍのＣｕ電極（ランド）が格子状に配列して形成されている。また、プリント基板の面上にはソルダーレジスト膜が形成されており、そのソルダーレジスト膜のＣｕ電極に対応する部分には直径が０．５４ｍｍの開口部が設けられている。
【００３６】
次に、各試料１〜６の合金からそれぞれ球状のはんだボールとはんだペーストとを作成した。そして、印刷法により各プリント基板のＣｕ電極（ランド）上にはんだペーストを塗布した後、はんだペーストの上にはんだボールを搭載した。なお、プリント基板毎にはんだペースト及びはんだボールの種類を変えており、同一プリント基板上のはんだペースト及びはんだボールは、同一の試料（合金）から作成したものである。
【００３７】
次に、窒素雰囲気中でリフローしてはんだボールとＣｕ電極とを接合した。リフロー時には、図７の温度プロファイルに示すように１８０℃の温度に加熱した後、融点以下の温度まで冷却して一定時間保持し、その後室温まで冷却した。
【００３８】
このようにしてＣｕ電極上にはんだボールが接合されたプリント基板を試験体とした。そして、それらの試験体を電気炉に入れて１２５℃の温度に保持し、所定の時間経過後に電気炉から取り出して常温バンププル試験を実施した。常温バンププル試験には、ＤＡＧＥ社製試験装置SRRIS-4000Pを用いた。
【００３９】
図８は、バンププル試験の概要を説明する図である。図８中の符号１５は試験装置の治具であり、符号１０はプリント基板、符号１１はＣｕ電極、符号１２はソルダーレジスト膜、符号１３ははんだボールである。この図８のように、試験装置の治具１５によりはんだボール１３を把持して３００μｍ/ｓの速度で引きはがし、破断時の応力（引張強度）を測定した。
【００４０】
図９は横軸に時間をとり、縦軸に引張強度をとって、バンププル試験の結果を表した図である。また、図１０は、横軸にＺｎ含有量をとり、縦軸に引張強度をとって、１２５℃の温度下で１０００時間保持した後におけるＳｎ−５８ｗｔ％Ｂｉ−０．５ｗｔ％Ｓｂ−Ｚｎ合金中のＺｎ含有量と引張強度（破断応力）との関係を表した図である。
【００４１】
図９からわかるように、Ｚｎを添加していない試料１（Ｓｎ−５８ｗｔ％Ｂｉ）及び試料２（Ｓｎ−５８ｗｔ％Ｂｉ−０．５ｗｔ％Ｓｂ）は、いずれも１２５℃の温度下で１０００時間保持した後の引張強度が、初期の１/３以下に低下した。一方、Ｚｎを０．０１ｗｔ％以上含有する試料３〜６は、いずれも１２５℃の温度下で１０００時間保持した後も、引張強度の低下は少ない。
【００４２】
Ｚｎの含有により強度が向上する原因は、以下のように考えることができる。すなわち、Ｚｎを含まないＳｎ−Ｂｉ合金の場合は、Ｃｕ電極とはんだ（Ｓｎ−Ｂｉ合金）との界面でＳｎがＣｕと結合し、その結果Ｓｎが欠乏して脆弱なＢｉリッチ層が形成される。これに対し、Ｓｎ−Ｂｉ−Ｚｎ合金の場合は、ＺｎがＣｕと優先的に結合するため、Ｓｎの欠乏が発生せず、脆弱なＢｉリッチ層の形成が抑制される。これにより、長期間にわたって十分な強度を維持することができる。
【００４３】
以上の試験結果から、Ｓｎ−Ｂｉ−Ｚｎ合金中にはＺｎを０．０１ｗｔ％以上含有させることが有効であることがわかる。
【００４４】
（濡れ性試験）
まず、常温バンププル試験時と同様に、試料１としてＳｎ−５８ｗｔ％Ｂｉ合金を用意した。また、試料１と同一組成のＳｎ−Ｂｉ合金にＳｂを０．５ｗｔ％の割合で添加してＳｎ−Ｂｉ−Ｓｂ合金とし、試料２とした。更に、試料２と同一組成のＳｎ−Ｂｉ−Ｓｂ合金にＺｎを０．０１ｗｔ％、０．１ｗｔ％、０．２ｗｔ％、０．５ｗｔ％、及び１．０ｗｔ％の割合で添加して、それぞれ試料３〜７とした。
【００４５】
次に、純度が９９．９％のＣｕ板の上にロジン系フラックス（ＲＭＡタイプ）を塗布した。そして、このＣｕ板の上に、試料１〜７の各合金により形成した直径が０．７６ｍｍのはんだボールを載置した。その後、窒素雰囲気中でリフローを実施した。リフロー時には、図７の温度プロファイルに示すように１８０℃の温度に加熱した後、融点以下の温度まで冷却して一定時間保持し、その後室温まで冷却した。
【００４６】
次いで、リフロー後のはんだの高さを光学顕微鏡を用いた高さ測定器により測定し、濡れ広がり率を算出した。
【００４７】
図１１は、濡れ広がり率の算出方法を説明する図である。図１１中の符号２１はＣｕ板、符号２２はリフロー前のはんだボール、符号２３はリフロー後のはんだである。この図１１のように、リフロー前のはんだボール２２の直径をＤ、リフロー後のはんだ２３の高さをＨとしたときに、濡れ広がり率は下記（１）式により計算する。
【００４８】
濡れ広がり率（％）＝１００（Ｄ−Ｈ）／Ｄ  …（１）
図１２は、横軸にＳｎ−Ｂｉ−Ｓｂ合金中のＺｎ含有量をとり、縦軸に濡れ広がり率をとって、両者の関係を表した図である。この図１２からわかるように、Ｚｎ含有量が多くなるほど濡れ広がり率は低下し、Ｚｎ含有量が０．１ｗｔ％のときは濡れ広がり率が約５０％となる。また、Ｚｎ含有量が０．２ｗｔ％以上になると、濡れ広がり率は約４０％以下となる。
【００４９】
濡れ広がり率が４０％以下になると、はんだ付けの際に活性力の高いフラックスが必要となる。そして、はんだ付け後の洗浄が十分でないと、はんだが腐食して長期間にわたる信頼性が著しく低下する。このため、本実施形態では、Ｓｎ−Ｂｉ−Ｚｎ合金中のＺｎ含有量を０．１ｗｔ％以下とする。
【００５０】
（ＦＣ−ＢＧＡパッケージ型半導体装置）
図１３はＦＣ−ＢＧＡパッケージ型半導体装置の一例を示す断面図である。この図１３に示すように、ＦＣ−ＢＧＡパッケージ型半導体装置３０では、半導体チップ３２が１次実装用はんだ（はんだバンプ）３３によりパッケージ基板３１上に実装されている。また、半導体チップ３２は封止樹脂３５に覆われて封止されている。
【００５１】
パッケージ基板３１の上面側及び下面側にはそれぞれ金属箔からなるパッド（導体パターン：図示せず）が形成されている。パッケージ基板３１の上面側のパッドと下面側のパッドとは、パッケージ基板３１内に形成された配線（パターン配線及びビア：図示せず）を介して電気的に接続されている。
【００５２】
パッケージ基板３１の下面側のパッドには、回路基板４０に実装するための２次実装用はんだ（はんだボール）３４が接合されている。この２次実装用はんだ３４を介して、半導体チップ３２に設けられた電子回路と、回路基板４０に設けられた配線とが電気的に接続される。
【００５３】
１次実装用はんだ３３として、例えば融点が２２１℃のＳｎ−３．５ｗｔ％Ａｇ合金、融点が２２７℃のＳｎ−０．７ｗｔ％Ｃｕ合金、又は融点が２１７℃のＳｎ−３ｗｔ％Ａｇ−０．５ｗｔ％Ｃｕ合金を使用することができる。一方、２次実装用はんだ３４として、本実施形態に係るＳｎ−Ｂｉ−Ｚｎ合金又はＳｎ−Ｂｉ−Ｓｂ−Ｚｎ合金を使用することができる。このように、１次実装用はんだ３３及び２次実装用はんだ３４の両方にＰｂフリーはんだを使用することにより、Ｐｂによる環境汚染を防止することができる。
【００５４】
ＦＣ−ＢＧＡパッケージ型半導体装置３０を回路基板４０に実装（はんだ付け）する場合、例えば図７に示す温度プロファイルとなるように加熱・冷却を行う。
【００５５】
本実施形態に係るＳｎ−Ｂｉ−Ｚｎ合金（はんだ）及びＳｎ−Ｂｉ−Ｓｂ−Ｚｎ合金（はんだ）の融点は、１３５℃〜１５０℃程度である。従って、はんだ付け時にはこの温度よりも高い温度に加熱する必要がある。但し、温度が高すぎると電子部品等に悪い影響を与えるので、例えば１６０〜１８０℃に加熱すればよい。この場合、図７中に実線で示すように室温からＳｎ−Ｂｉ−Ｚｎ合金が溶融する温度まで直線的に加熱してもよく、溶融温度よりも低い温度まで加熱して所定時間保持した後、溶融温度まで加熱してもよい。
【００５６】
また、はんだ付け後は自然冷却により温度を下げてもよいが、冷却速度が速すぎると良好な共晶組織を得ることができない。一方、冷却速度が遅すぎると工程に時間がかかって製品コストの上昇の原因となる。このため、冷却速度は、例えば０．０５℃／ｓｅｃ〜５℃／ｓｅｃとすることが好ましい。
【００５７】
図７の温度プロファイルでは、冷却工程ではんだの融点よりも低く且つ室温よりも高い温度で一定時間（例えば０．５分間以上）保持する保持工程を設けている。この保持工程は必須ではないが、共晶組織の粗大化をより一層抑制するためには、保持工程を設けることが好ましい。この保持工程の温度は例えば５０℃〜１００℃とすればよい。
【００５８】
このようにして回路基板４０上に実装されたＦＣ−ＢＧＡパッケージ型半導体装置３０は、衝撃やストレスが加えられても接合部分に亀裂などの不具合が発生せず、接合部の信頼性が高い。
【００５９】
なお、上記の例では実施形態に係るＰｂフリーはんだをＦＣ−ＢＧＡパッケージ型半導体装置の２次実装用はんだとして使用する場合について説明した。しかし、実施形態に係るＰｂフリーはんだを、２次実装用はんだとしてではなく、通常の電子部品と回路基板との接合に使用してもよいことは勿論である。また、上述した通り、少なくとも４５Ｗt％〜６５ｗｔ％のＢｉと、０．０１ｗｔ％〜０．１ｗｔ％のＺｎと、０．３ｗｔ％〜０．８ｗｔ％のＳｂと、Ｓｎとを含有するはんだ材料は、疲労特性及び接合強度を向上させることが可能である。同様に、４５Ｗt%〜６５ｗｔ％のＢｉと、０．０１ｗｔ％〜０．１ｗｔ％のＺｎと、０．３ｗｔ％〜０．８ｗｔ％のＳｂと、Ｓｎとを含むはんだ接合部は、−５５℃〜１２５℃の温度サイクル試験において１０００サイクル以上の高い信頼性を有する。
【００６０】
実施形態に係るＰｂフリーはんだは、融点が低いため、はんだ付け工程で消費するエネルギーが削減でき、半導体装置の製造コストを低減できる。また、はんだ付けする電子部品に対する熱負荷が低いため、はんだ付け時の熱による電子部品の劣化が防止される。これらの理由により、本実施形態に係るＰｂフリーはんだは、微細化・高集積化された電子部品の実装に好適である。
【００６１】
また、このような半導体装置は電子機器、例えばパソコン、携帯電話を始めとするコンシューマ機器や、サーバやルータ、及びネットワーク製品等に適用される。これにより、電子機器の信頼性が向上する。
【符号の説明】
【００６２】
１…試験片、１０…プリント基板、１１…Ｃｕ電極、１２…ソルダーレジスト膜、１３…はんだボール、１５…試験装置の治具、２１…Ｃｕ板、２２…リフロー前のはんだボール、２３…リフロー後のはんだ、３０…半導体装置、３１…パッケージ基板、３２…半導体チップ、３３…１次実装用はんだ（はんだバンプ）、３４…２次実装用はんだ（はんだボール）、３５…封止樹脂、４０…回路基板。
【図１】
0005724411.tif 000002
【図２】
0005724411.tif 000003
【図３】
0005724411.tif 000004
【図４】
0005724411.tif 000005
【図５】
0005724411.tif 000006
【図６】
0005724411.tif 000007
【図７】
0005724411.tif 000008
【図８】
0005724411.tif 000009
【図９】
0005724411.tif 000010
【図１０】
0005724411.tif 000011
【図１１】
0005724411.tif 000012
【図１２】
0005724411.tif 000013
【図１３】
0005724411.tif 000014