(57)【特許請求の範囲】
【請求項１】
商用電源と負荷の間に直列に接続され、前記負荷がオフ状態のときに内部電源を確保するためのオフ電源部が、整流回路により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路で構成された負荷制御装置であって、
前記電圧クランプ回路は、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制手段と、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制手段の作用によってほぼ完全に埋められるのを防止するための平滑化防止手段をさらに備えることを特徴とする負荷制御装置。
【請求項２】
商用電源と負荷の間に直列に接続され、主スイッチ素子の主電極が前記商用電源及び前記負荷に対し直列に接続され、負荷に対する電力の供給を制御する主開閉部と、
前記主スイッチ素子の主電極間に接続された整流部と、外部からの信号に応じて負荷のオン又はオフを制御する制御部と、
前記制御部に安定して電力を供給するための第１電源部と、
前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオフする状態のときに、前記第１電源部への電源を供給する第２電源部と、
前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオンする状態のときに、前記第１電源部への電源を供給する第３電源部とを備えた負荷制御装置であって、
前記第２電源部は、前記整流部により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路を備え、
前記電圧クランプ回路は、
前記整流部により整流された脈流が入力されるコレクタと、このコレクタとフィードバック抵抗を介して接続されたベースと、前記略台形状の電圧波形を有する電力を出力するエミッタを備えたＮＰＮトランジスタ素子と、
前記ＮＰＮトランジスタ素子の前記ベース側にカソードが接続され、アノードがグランドに接続され、前記脈流をクランプする電圧を決定するツェナーダイオードと、
前記ツェナーダイオードの前記カソードと前記グランドとの間に接続され、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制キャパシタと、
前記ツェナーダイオードの前記カソードにカソードが接続され、前記ＮＰＮトランジスタ素子の前記ベースにアノードが接続され、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制キャパシタの作用によってほぼ完全に埋められるのを防止するための平滑化防止ダイオードを備えていることを特徴とする負荷制御装置。
【請求項３】
前記平滑化回路は、前記略台形状の電圧波形の谷の部分の一部を埋めるために、充電時に直列接続され、放電時に並列接続される複数のキャパシタを備えることを特徴とする請求項２に記載の負荷制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２線式の負荷制御装置、特にその内部電源を確保するための電源部に関する。
【背景技術】
【０００２】
従来から、照明装置や換気扇など負荷のオン／オフを制御するために、接点が機械的に開閉される２線式スイッチに変えて、トライアックなどの無接点スイッチ素子を用いた負荷制御装置（電子スイッチ）が実用化されている（特許文献１参照）。その様な負荷制御装置は、省配線の見地から、２線式結線が一般的であり、商用電源（交流電源）と負荷との間に直列に接続される。このように商用電源と負荷との間に直列に接続される負荷制御装置においては、如何にして自己の回路電源を確保するかが問題となる。
【０００３】
図４は、特許文献１に記載された従来の商用電源２と負荷３との間に直列に接続される２線式の負荷制御装置５０の回路構成を示す。この負荷制御装置５０は、負荷３のオン／オフを制御する主開閉部５１及び補助開閉部５７と、主開閉部５１及び補助開閉部５７の導通を制御する制御部５３と、制御部５３に駆動電力を供給するための電源回路で構成されている。電源回路は、整流部５２と、制御部５３へ電力を安定して供給する第１電源部５４と、負荷３への停止時に第１電源部５４へ電力を供給する第２電源部５５と、負荷３への給電時に第１電源部５４へ電力を供給する第３電源部５６で構成されている。
【０００４】
第２電源部５５は、例えば電流を制限する抵抗と電圧をクランプするツェナーダイオード（定電圧ダイオード）５５ａ及びトランジスタ５５ｂなどで構成された定電圧回路（ブートストラップ回路）であり、整流部５２により全波整流された脈流が入力される。そして、ツェナーダイオード５５ａのツェナー電圧により、第２電源部５５からの出力の電圧波形は略台形状となる。第２電源部５５から出力される電流の一部は第１電源部５４に流れ、制御部５３の電力として供給されると共に、第１電源部５４の入力端子間に接続されたバッファキャパシタ（コンデンサ）５８を充電する。整流部５２により全波整流された脈流の電圧がツェナー電圧よりも低いときは、バッファキャパシタ５８が電源となって第１電源部５４に電力を供給する。そのため、バッファキャパシタ５８は充放電を繰り返す。換言すれば、本来負荷３がオフの状態であっても、ツェナーダイオード５５ａ及び整流部５２を介して負荷３に電流が流れる。そのときに負荷３に流れる電流は、負荷３が誤動作しない程度の微小電流でなければならず、制御部５３の消費電流を小さく、第２電源部５５のインピーダンスを高く維持されるように設定されている。
【０００５】
一方、負荷３を起動させるための操作ハンドル（ＳＷ）４が操作されると、制御部５３は制御信号を出力し、それによって第３電源部５６のスイッチ素子５６ｃが導通し、その結果バッファキャパシタ５８を充電する。バッファキャパシタ５８が充電されると、電流は、ツェナーダイオード５６ａ、補助開閉部５７のサイリスタ５７ａ、主開閉部５１のトライアック５１ａの順に流れる。トライアック５１ａがオンすると、整流部５２の整流電圧がほぼ零になるので、第２電源部５５は非導通となり、電流は流れない。第３電源部５６も同様である。
【０００６】
第２電源部５５及び第３電源部５６が非導通の間、第１電源部５４はバッファキャパシタ５８から電力が供給されるので、第１電源部５４の入力電圧、すなわち、バッファキャパシタ５８の端子電圧が徐々に低下する。そして、トライアック５１ａに流れる電流が零になると、自己消弧によりトライアック５１ａが開状態（非導通）になり、整流部５２に電圧が発生する。この電圧がバッファキャパシタ５８の端子電圧よりも高くなると、バッファキャパシタ５８を充電し始める。第２電源部５５のインピーダンスは第３電源部５６のインピーダンスよりも十分に高くなるように設定されているので、負荷３がオンしているとき、第２電源部５５は負荷制御装置５０の動作には寄与しない。
【０００７】
一旦、主開閉部５１が導通する（閉状態）と電流を流し続けるが、商用電流がゼロクロス点に達したときにトライアック５１ａは自己消弧し、主開閉部５１が非導通（開状態）になる。主開閉部５１が非導通（開状態）になると、再び整流部５２から第３電源部５６を経て第１電源部５４に電流が流れ、負荷制御装置５０の自己回路電源を確保する動作を行う。すなわち、交流の１／２周期ごとに、負荷制御装置５０の自己回路電源確保、補助開閉部５７の導通及び主開閉部５１の導通動作が繰り返される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−９７５３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、消費電力低減の観点からＬＥＤ電球などへの置き換えが進められている。周知のように、ＬＥＤ電球は消費電力がとても負荷制御装置は、少ない。そのため、上記負荷制御装置５０にＬＥＤ電球が接続された場合、負荷がオフであるべき状態において、負荷制御装置５０の内部電源を確保するために第２電源部５５に流れる電流がＬＥＤ電球に流れ、ＬＥＤ電球は点灯してしまう可能性がある。従って、負荷がオフの状態において、第２電源部５５に流れる電流をできるだけ少なくすることが重要である。
【００１０】
上記のように、第２電源部５５又は第３電源部５６から第１電源部５４に入力される電圧が変動するのに対して、ＣＰＵなどで構成された制御部５３は定電圧で駆動される。そのため、第１電源部５４は、電圧安定化回路として、例えば三端子レギュレータ５４ａを有している。この三端子レギュレータ５４ａの働きにより、第１電源部５４から定電圧の直流電流が出力される。一方、第１電源部５４における三端子レギュレータ５４ａは、電圧を安定させるために余分な電圧を降下させているが、入力電圧と出力電圧の差電圧に制御部５３に流れる電流を乗算したものがそのまま熱になって消費される。負荷３がオフの状態において、負荷３に流れる電流を少なくするには、第２電源部５５からの出力電圧を安定化させ、且つ、三端子レギュレータ５４ａの出力電圧に近づけ、三端子レギュレータ５４ａによる電力損失を少なくさせることが望ましい。
【００１１】
本発明は、上記従来例の問題を解決するためになされたものであり、負荷がオフの状態において、負荷制御装置の待機電力（内部電源における消費電力）を少なくして、ＬＥＤ電球など消費電力の少ない負荷が接続された場合でも負荷の誤作動（ＬＥＤ電球の誤発光など）を防止しうる２線式の負荷制御装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明の一態様に係る負荷制御装置は、商用電源と負荷の間に直列に接続され、前記負荷がオフ状態のときに内部電源を確保するためのオフ電源部が、整流回路により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路で構成されている。
【００１３】
前記電圧クランプ回路は、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制手段と、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制手段の作用によってほぼ完全に埋められるのを防止するための平滑化防止手段をさらに備えることが好ましい。
【００１４】
また、本発明の他の一態様に係る負荷制御装置は、商用電源と負荷の間に直列に接続され、主スイッチ素子の主電極が前記商用電源及び前記負荷に対し直列に接続され、負荷に対する電力の供給を制御する主開閉部と、前記主スイッチ素子の主電極間に接続された整流部と、外部からの信号に応じて負荷のオン又はオフを制御する制御部と、前記制御部に安定して電力を供給するための第１電源部と、前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオフする状態のときに、前記第１電源部への電源を供給する第２電源部と、前記主開閉部の両端から整流部を介して電力供給され、前記負荷をオンする状態のときに、前記第１電源部への電源を供給する第３電源部とを備え、
前記第２電源部は、前記整流部により整流された脈流の電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路と、前記略台形状の電圧波形の谷の部分の一部を埋め、埋められた前記谷の部分の底に相当する直流電圧を有する電力を出力する平滑化回路を備え、
前記電圧クランプ回路は、
前記整流部により整流された脈流が入力されるコレクタと、このコレクタとフィードバック抵抗を介して接続されたベースと、前記略台形状の電圧波形を有する電力を出力するエミッタを備えたＮＰＮトランジスタ素子と、
前記ＮＰＮトランジスタ素子の前記ベース側にカソードが接続され、アノードがグランドに接続され、前記脈流をクランプする電圧を決定するツェナーダイオードと、
前記ツェナーダイオードの前記カソードと前記グランドとの間に接続され、クランプされた前記略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制キャパシタと、
前記ツェナーダイオードの前記カソードにカソードが接続され、前記ＮＰＮトランジスタ素子の前記ベースにアノードが接続され、前記略台形状の電圧波形の谷の部分が前記ノイズ抑制キャパシタの作用によってほぼ完全に埋められるのを防止するための平滑化防止ダイオードを備えていることを特徴とする。
【００１５】
前記平滑化回路は、前記略台形状の電圧波形の谷の部分の一部を埋めるために、充電時に直列接続され、放電時に並列接続される複数のキャパシタを備えることが好ましい。
【発明の効果】
【００１７】
本発明の構成によれば、オフ電源部（第２電源部）の電圧クランプ回路によって、整流された脈流の電圧がクランプされ、このクランプ電圧が平滑化回路の入力電圧のピーク電圧となる。さらに、平滑化回路の谷埋め機能によって、略台形状の電圧波形の谷の部分の一部を埋められ、直流成分が重畳される。そして、平滑化回路から、埋められた谷の部分の底に相当する直流電圧が出力される。そのため、従来の負荷制御装置のオフ電源部と比較して、オフ電源部から出力される電力の電圧変動が小さく、かつ、そのピーク電圧も低くなっている。そして、三端子レギュレータなどによる電力損失が少なくなり、負荷がオフの状態における負荷制御装置の待機電力を少なくして負荷の誤作動（ＬＥＤ電球の誤発光など）を防止することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る２線式負荷制御装置の構成を示す回路図。
【図２】上記負荷制御装置における第２電源部（オフ電源部）の詳細な構成を示す拡大図。
【図３】上記第２電源部（オフ電源部）の各部における電圧波形を示す図。
【図４】従来例に係る２線式負荷制御装置の構成を示す回路図。
【発明を実施するための形態】
【００１９】
本発明の一実施形態に係る２線式負荷制御装置１について、図１乃至図３を参照しつつ説明する。図１は２線式負荷制御装置１の構成を示す回路図であり、図２は負荷制御装置１の第２電源部（オフ電源部）１５の詳細を示す拡大図である。また、図３は、第２電源部（オフ電源部）１５の各部における電圧波形図である。
【００２０】
この負荷制御装置１は、商用電源２と負荷３に対して直列に接続される。負荷制御装置１は、上記従来例と同様に、負荷３のオン／オフを制御する主開閉部１１及び補助開閉部１７と、主開閉部１１及び補助開閉部１７の導通を制御する制御部１３と、制御部１３に駆動電力を供給するための電源回路で構成されている。電源回路は、整流部１２と、制御部１３への給電を安定させる第１電源部１４と、負荷３への電力停止時に第１電源部１４へ電力を供給する第２電源部１５と、負荷３への電力供給時に第１電源部１４へ電力を供給する第３電源部１６で構成されている。補助開閉部１７は、例えばサイリスタ１７ａを備えており、主開閉部１１のトライアック（主スイッチ素子）１１ａを導通させるために必要な大きさの電流を主スイッチ素子のゲートに供給する。第１電源部１４は、入力された直流電流を、出力電圧が入力電圧よりも低くなるように降圧するＤＣ／ＤＣコンバータである。なお、第２電源部１５以外の構成は上記第１従来例と同様であるため、その説明を省略する。
【００２１】
第２電源部１５の入力端子Ｐ１には、整流部１２により全波整流された脈流が入力される。第２電源部１５は、入力電圧をクランプして略台形状の電圧波形を有する電力を出力する電圧クランプ回路１５ａと、電圧クランプ回路１５ａから出力される略台形状の電圧波形を平滑化して定電圧の直流電力を出力する平滑化回路１５ｂを有する。平滑化回路１５ｂは、後述するように、第１谷埋め回路１５ｃと第２谷埋め回路１５ｄで構成されている。
【００２２】
電圧クランプ回路１５ａは、ＮＰＮトランジスタ素子１５４と、ツェナーダイオード１５５と、キャパシタ１５６と、ダイオード１５７を備えている。ＮＰＮトランジスタ素子１５４のコレクタ１５４ｃは、整流部１２に接続され、全波整流された脈流が入力される。ＮＰＮトランジスタ素子１５４のベース１５４ｂは、このコレクタ１５４ｃとフィードバック抵抗１５８を介して接続されている。ツェナーダイオード１５５のカソード１５５ｃは、ダイオード１５７を介して、ＮＰＮトランジスタ素子１５４のベース１５４ｂ側に接続されている。また、ツェナーダイオード１５５のアノード１５５ａは、グランドに接続（接地）されている。キャパシタ１５６は、ツェナーダイオード１５５のカソード１５５ｃとグランドとの間に接続され、この電圧クランプ回路１５ａによりクランプされる略台形状の電圧波形にノイズが重畳されるのを抑制するノイズ抑制キャパシタとして機能する。ダイオード１５７のカソード１５７ｃは、ツェナーダイオード１５５のカソード１５５ｃに接続され、アノード１５７ａは、ＮＰＮトランジスタ素子１５４のベース１５４ｂに接続されている。ダイオード１５７は、キャパシタ１５６の作用によって、連続する略台形状の電圧波形の谷の部分がほぼ完全に埋められるのを防止するための平滑化防止ダイオードとして機能する。整流部１２により全波整流された脈流の電圧は、ツェナーダイオード１５５のツェナー電圧によってクランプされ、ＮＰＮトランジスタ素子１５４のエミッタ１５４ｅから、略台形状の電圧波形を有する電力が出力される。なお、必要に応じて、略台形状の電圧波形のことを「出力電圧」と呼ぶ場合もある。
【００２３】
周知のように、ＮＰＮトランジスタ素子１５４とツェナーダイオード１５５及びフィードバック抵抗１５８だけでも電圧クランプ回路を構成することができる（図４参照）。しかしながら、ツェナーダイオード１５５の動作原理により、クランプされた電圧波形にアバランシェ雑音が重畳されてしまい、上記略台形状の電圧波形の頂上部は平滑にはならない（図３のアバランシェ雑音が重畳されたと仮定した場合の波形参照）。そこで、一般的には、ツェナーダイオード１５５と並列にキャパシタ１５６を接続することによって、アバランシェ雑音を低減又は消去させることができる。一方、この電圧クランプ回路１５ａから出力される略台形状の電圧波形を有する電力は、平滑化回路１５ｂの第１谷埋め回路１５ｃに入力され、略台形状の電圧波形の谷の部分の一部を埋めることを予定している。ところが、単にツェナーダイオード１５５と並列にキャパシタ１５６を接続しただけでは、略台形状の電圧波形の谷の部分の大部分もキャパシタ１５６からの放電によって埋められてしまう。電圧クランプ回路１５ａでは、ダイオード１５７がＮＰＮトランジスタ素子１５４とツェナーダイオード１５５の間に接続されているので、略台形状の電圧波形の谷の部分に対してキャパシタ１５６から放電されることはない。その結果、電圧クランプ回路１５ａから、頂上部が平滑化され、且つ、谷の部分が埋められていない略台形状の電圧波形を有する電力が出力される（図３の電圧クランプ回路出力電圧波形参照）。
【００２４】
平滑化回路１５ｂの第１谷埋め回路１５ｃは、複数（例えば３つ）の第１キャパシタ１５１ａ〜１５１ｃと、各第１キャパシタ１５１ａ〜１５１ｃの端子間に接続された複数のダイオード１５２ａ〜１５２ｇを備えている。また、第２谷埋め回路１５ｄは、単一の第２キャパシタ１５９で構成されている。第１谷埋め回路１５ｃと第２谷埋め回路１５ｄの間には、スイッチ素子（ＦＥＴ）１５３が接続されており、スイッチ素子１５３の制御電極（ＦＥＴのゲート電極）には、電圧クランプ回路１５ａからの出力電圧が印加される。電圧クランプ回路１５ａからは、図３に示すように、頂上部が平滑化され、且つ、谷の部分が埋められていない（すなわち、ゼロクロス点を有する）略台形状の電圧波形を有する電力が出力される。
【００２５】
スイッチ素子１５３がオン（閉状態）になるのは、電圧クランプ回路１５ａの出力電圧が第１谷埋め回路１５ｃの出力電圧を下回り、その電位差がスイッチ素子１５３のトリガ電圧以上になったときである。ところが、負荷制御装置１を設置し、商用電源２に接続した直後、第１谷埋め回路１５ｃの第１キャパシタ１５１ａ〜１５１ｃには電荷が充電されていないので、スイッチ素子１５３はオフ（開状態）である。第１谷埋め回路１５ｃの第１キャパシタ１５１ａ〜１５１ｃの両端子間の電圧が電圧クランプ回路１５ａの出力電圧を上回り、これら第１キャパシタ１５１ａ〜１５１ｃから放電が開始されると、スイッチ素子１５３が初めてオン（閉状態）になる。なお、略台形状の電圧波形のピーク電圧をクランプ電圧Ｖｃとする。
【００２６】
スイッチ素子１５３がオンすると第１谷埋め回路１５ｃの第１キャパシタ１５１ａ〜１５１ｃから放電された電力が第２電源部１５の出力端子Ｐ３から出力される。第１谷埋め回路１５ｃの出力電圧が上昇し、スイッチ素子１５３のピンチオフ電圧に達すると、スイッチ素子１５３がオフ（開状態）になり、第１谷埋め回路１５ｃからの出力は、第２電源部１５の出力端子Ｐ３から出力されなくなる。かわって、第２電源部１５の出力端子Ｐ３からは、第２谷埋め回路１５ｄの第２キャパシタ１５９から放電された電力が出力される。一方、第１谷埋め回路１５ｃの第１キャパシタ１５１ａ〜１５１ｃは充電される。第１キャパシタ１５１ａ〜１５１ｃの充電中、略台形状の電圧波形のピーク電圧が一定時間持続されるので、第１キャパシタ１５１ａ〜１５１ｃはほぼフル充電される。充電時に第１キャパシタ１５１ａ〜１５１ｃは直列接続されるので、この場合、各第１キャパシタ１５１ａ〜１５１ｃの端子電圧はＶｃ／３となる。第２谷埋め回路１５ｄの第２キャパシタ１５９には、スイッチ素子１５３がオフする時間の遅れにより、スイッチ素子１５３のピンチオフ電圧以上の電圧が印加される可能性もあるが、基本的に、第２谷埋め回路１５ｄの第２キャパシタ１５９はピンチオフ電圧をピークとして、半波周期で電圧の低下と回復を繰り返す。
【００２７】
このように、第１谷埋め回路１５ｃの第１キャパシタ１５１ａ〜１５１ｃ及び第２谷埋め回路１５ｄの第２キャパシタ１５９が充放電を繰り返すことにより、第２電源部１５の出力端子Ｐ３からゼロクロスすることのない平坦な電圧波形を有する電力が出力される。また、スイッチ素子１５３のピンチオフ電圧及び第２キャパシタ１５９の静電容量を適宜選択することにより、スイッチ素子１５３がオフ（開状態）における第２電源部１５からの出力電圧を、埋められた谷の部分の底に相当する直流電圧にすることができる。例えば、スイッチ素子１５３のピンチオフ電圧をＶｃ／３よりも若干高い電圧に設定すれば、第２キャパシタ１５９にはピンチオフ電圧以上の電圧は印加されないので、第２電源部１５からの出力電圧の変動を少なくすることができる。
【００２８】
なお、上記説明からわかるように、本発明負荷制御装置におけるオフ電源部は、トランジスタによるブートストラップ回路に、平滑用キャパシタと、逆流防止用ダイオードを挿入したものであるといえる。
【００２９】
また、上記実施形態において、整流部１２として全波整流回路を用いたが、それに限定されるものではなく、半波整流回路であってもよい。整流部１２が半波整流回路である場合、半波整流回路と第２電源部を２組用意し、２組の半波整流回路と第２電源部を並列接続させ、それぞれの回路に流れる電流の位相を１／２周期ずらすように構成しても、同様の効果が得られる。
【符号の説明】
【００３０】
１  ２線式負荷制御装置
２  商用電源
３    負荷
１１  主開閉部
１２  整流部
１４  第１電源部
１５  第２電源部
１５ａ  電圧クランプ回路
１５ｂ  平滑化回路
１５ｃ  第１谷埋め回路
１５ｄ  第２谷埋め回路
１６  第３電源部
１７  補助開閉部
１５１ａ〜１５１ｃ  第１キャパシタ
１５２ａ〜１５２ｇ  ダイオード
１５３  スイッチ素子
１５４  ＮＰＮトランジスタ素子
１５５  ツェナーダイオード
１５６  キャパシタ（ノイズ抑制キャパシタ）
１５７  ダイオード（平滑化防止ダイオード）
１５８  フィードバック抵抗
１５９  第２キャパシタ
【図１】
0005830659.tif 000002
【図２】
0005830659.tif 000003
【図３】
0005830659.tif 000004
【図４】
0005830659.tif 000005