(57)【特許請求の範囲】
【請求項１】
光電変換が行われるセンサ部を含んで、画素が構成された固体撮像素子であって、
半導体基体と、
前記半導体基体内に形成された、前記センサ部を構成する、第１導電型の電荷蓄積領域と、
主電荷蓄積領域である前記電荷蓄積領域の下の前記半導体基体内に、複数層形成され、かつ、前記複数層のうちの少なくとも１層以上が前記画素全体に形成され、少なくとも１層以上が前記画素の一部のみに形成された、第１導電型の不純物領域から成る副電荷蓄積領域と、
前記副電荷蓄積領域の下方の前記半導体基体内に、前記画素全体に形成された、第２導電型の不純物領域から成る半導体ウェル領域と、
前記半導体基体内に形成された、前記画素を分離する、第２導電型の不純物領域から成る素子分離領域とを含む
固体撮像素子。
【請求項２】
前記画素全体に形成された前記副電荷蓄積領域が、前記半導体基体の表面から１μｍ以上の深さに形成されている、請求項１に記載の固体撮像素子。
【請求項３】
光電変換が行われるセンサ部を含んで、画素が構成された固体撮像素子を製造する方法であって、
半導体基体内の前記画素全体に、第２導電型の不純物領域から成る半導体ウェル領域を形成する工程と、
前記半導体ウェル領域の上方の半導体基体内の前記画素全体に、第１導電型の不純物領域から成る副電荷蓄積領域を形成し、前記画素全体に形成する前記副電荷蓄積領域と、前記画素の一部のみに形成する副電荷蓄積領域を含む、第１導電型の不純物領域から成る副電荷蓄積領域を複数層形成する工程と、
前記半導体基体内に、前記画素を分離する、第２導電型の不純物領域から成る素子分離領域を形成する工程と、
前記半導体基体内の、前記複数層の前記副電荷蓄積領域の上に、前記センサ部を構成する第１導電型の電荷蓄積領域を形成する工程とを含む
固体撮像素子の製造方法。
【請求項４】
前記画素全体に形成する前記副電荷蓄積領域を、撮像領域全体にわたって形成した後に、第２導電型の前記素子分離領域を形成して、副電荷蓄積領域を画素毎に分離する、請求項３に記載の固体撮像素子の製造方法。
【請求項５】
入射光を集光する集光光学部と、
光電変換が行われるセンサ部を含んで、画素が構成され、半導体基体と、前記半導体基体内に形成された、前記センサ部を構成する、第１導電型の電荷蓄積領域と、主電荷蓄積領域である前記電荷蓄積領域の下の前記半導体基体内に、複数層形成され、かつ、前記複数層のうちの少なくとも１層以上が前記画素全体に形成され、少なくとも１層以上が前記画素の一部のみに形成された、第１導電型の不純物領域から成る副電荷蓄積領域と、前記副電荷蓄積領域の下方の前記半導体基体内に、前記画素全体に形成された、第２導電型の不純物領域から成る半導体ウェル領域と、前記半導体基体内に形成された、前記画素を分離する、第２導電型の不純物領域から成る素子分離領域とを含む固体撮像素子と、
前記固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む
撮像装置。
【請求項６】
前記画素全体に形成された前記副電荷蓄積領域が、前記半導体基体の表面から１μｍ以上の深さに形成されている、請求項５に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその製造方法、並びに固体撮像素子を備えた撮像装置に係わる。
【背景技術】
【０００２】
固体撮像素子において、画素が微細化されるに従い、電荷蓄積容量が減少することを補うために、従来からあるセンサ部の電荷蓄積領域に加えて、さらにその下に、電荷蓄積領域と同じ導電型の不純物領域を追加して形成することが提案されている。
そして、電荷蓄積領域の下に、エネルギーの異なる複数回のイオン注入により、複数個の不純物領域を形成して、従来からの電荷蓄積領域と合わせて電荷蓄積部とした構成が提案されている（例えば、特許文献１を参照。）。
【０００３】
前記特許文献１には、ＣＣＤ固体撮像素子が記載されているが、ＣＭＯＳ型固体撮像素子においても、同様に、センサ部の電荷蓄積領域の下に複数個の不純物領域を形成して電荷蓄積部を構成することが可能である。
このように構成したＣＭＯＳ型固体撮像素子の概略構成図（断面図）を、図６Ａ及び図６Ｂに示す。図６Ａは、転送ゲートに直交する面における断面図を示し、図６Ｂは、図６ＡのＸ−Ｘ´における断面図を示している。
【０００４】
なお、前記特許文献１では、第一電荷蓄積部と第二電荷蓄積部としていたが、以下、従来からの電荷蓄積領域を主電荷蓄積領域と呼び、下方の不純物領域を副電荷蓄積領域と呼ぶこととする。
図６Ａ及び図６Ｂに示す固体撮像素子は、各画素がｐ＋の素子分離領域５３によって分離され、この素子分離領域５３で分離された内部に、センサ部のフォトダイオード（ＰＤ）や電荷転送部が形成されている。図中５１は、半導体基体（半導体基板又は半導体基板とその上の半導体エピタキシャル層）を示し、５２は、半導体基体５１に埋め込まれて形成されたｐ−の半導体ウェル領域を示す。半導体ウェル領域５２により、オーバーフローバリアが形成される。
【０００５】
この固体撮像素子では、特に、センサ部のｎ＋の電荷蓄積領域５４の下に、ｎ型の副電荷蓄積領域が形成されている。そして、副電荷蓄積領域が、３つのｎ型の不純物領域、即ち、下方から、第１の副電荷蓄積領域６１と第２の副電荷蓄積領域６２と第３の副電荷蓄積領域６３とによって、構成されている。
第１の副電荷蓄積領域６１と第２の副電荷蓄積領域６２と第３の副電荷蓄積領域６３とによって構成された副電荷蓄積領域は、電荷蓄積領域５４単独で深く形成した構成と比較して、電荷蓄積容量を増大させる作用を有する。
これにより、画素が微細化されたときの電荷蓄積容量の減少を補って、画素の微細化に伴う感度の低下を抑制することが可能になる。
また、フォトダイオードの深い領域で光電変換された光電子を、効率良く転送させることができる。
【０００６】
第１の副電荷蓄積領域６１と第２の副電荷蓄積領域６２と第３の副電荷蓄積領域６３は、それぞれエネルギーの異なる、ｎ型不純物のイオン注入によって、順次形成することができる。
【０００７】
ここで、図６Ｂの断面におけるポテンシャル分布図を、図７に示す。
副電荷蓄積領域６１，６２，６３を形成したことにより、図７に示すように、深さ方向に広がったポテンシャル分布が形成されている。
ｎ型の不純物を多段に分けてイオン注入して、副電荷蓄積領域を形成することにより、このように深さ方向のポテンシャルを設計することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−１６４５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、図６Ａからもわかるように、感度向上を目的に形成した副電荷蓄積領域６１，６２，６３は、電荷蓄積領域５４の下にのみ、即ち、フォトダイオードの内部にのみ形成されている。
これは、白点の悪化を抑制することや、フォトダイオードの深層部におけるピニングの悪化に起因する蓄積電荷のオーバーフローを抑制することを、目的としている。
【００１０】
この副電荷蓄積領域を設けた構造においても、画素の微細化が進むにつれて、フォトダイオードの実効面積も縮小されていく。
また、図６Ｂの断面では、ｐ＋の素子分離領域５３の間隔が、図６Ａの断面よりもかなり狭くなっている。
そのため、フォトダイオードの深層部においては、素子分離領域５３及び半導体ウェル領域５２によるｐ型不純物の実効濃度の増加に起因して、ポテンシャルの締め付けが生じる。このことを、図８を参照して説明する。
【００１１】
図８は、図７のポテンシャル図に、図６Ｂの断面構造を重ね合わせて、ｐ型の不純物領域である、素子分離領域５３及び半導体ウェル領域５２を示したものである。
図８に示すように、ｐ型の不純物領域（素子分離領域５３及び半導体ウェル領域５２）の実効濃度が増加することによって、矢印で示すようなポテンシャルの締め付けがｎ型の不純物領域に対して生じる。
これにより、空乏層が深部まで伸びにくくなり、感度が設計値よりも低い値をとることがある。
【００１２】
もちろん、前記特許文献１に記載されているように、電荷蓄積領域単独で深く形成した構成と比較すると、副電荷蓄積領域を設けたことによって、ポテンシャルの締め付けを緩和して、ポテンシャルを深さ方向に広げる効果を有する。
しかしながら、画素の微細化がさらに進むことにより、副電荷蓄積領域を設けただけでは充分ではなくなってくる。
従って、画素の微細化に伴い、感度を確保するためのさらなる工夫が必要になる。
【００１３】
上述した問題の解決のために、本発明においては、画素の微細化が進んでも、充分な感度を確保することを可能にする、固体撮像素子及びその製造方法、並びに固体撮像素子を備えた撮像装置を提供するものである。
【課題を解決するための手段】
【００１４】
本発明の固体撮像素子は、光電変換が行われるセンサ部を含んで、画素が構成された固体撮像素子である。
そして、半導体基体と、この半導体基体内に形成された、センサ部を構成する、第１導電型の電荷蓄積領域とを含む。
また、主電荷蓄積領域である電荷蓄積領域の下の半導体基体内に、複数層形成され、かつ、複数層のうちの少なくとも１層以上が画素全体に形成され、少なくとも１層以上が画素の一部のみに形成された、第１導電型の不純物領域から成る副電荷蓄積領域を含む。
また、副電荷蓄積領域の下方の半導体基体内に、画素全体に形成された、第２導電型の不純物領域から成る半導体ウェル領域を含む。
さらに、半導体基体内に形成された、画素を分離する、第２導電型の不純物領域から成る素子分離領域を含む。
【００１５】
本発明の固体撮像素子の製造方法は、光電変換が行われるセンサ部を含んで、画素が構成された固体撮像素子を製造する方法である。
そして、半導体基体内の画素全体に、第２導電型の不純物領域から成る半導体ウェル領域を形成する工程を含む。
また、半導体ウェル領域の上方の半導体基体内の画素全体に、第１導電型の不純物領域から成る副電荷蓄積領域を形成し、画素全体に形成する副電荷蓄積領域と、画素の一部のみに形成する副電荷蓄積領域を含む、第１導電型の不純物領域から成る副電荷蓄積領域を複数層形成する工程を含む。
また、半導体基体内に、画素を分離する、第２導電型の不純物領域から成る素子分離領域を形成する工程と、半導体基体内の、複数層の副電荷蓄積領域の上に、センサ部を構成する第１導電型の電荷蓄積領域を形成する工程を含む。
【００１６】
本発明の撮像装置は、入射光を集光する集光光学部と、この集光光学部で集光した入射光を受光して光電変換する固体撮像素子と、この固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む。そして、本発明の撮像装置は、固体撮像素子が前記本発明の固体撮像素子の構成であるものである。
【００１７】
上述の本発明の固体撮像素子によれば、主電荷蓄積領域である第１導電型の電荷蓄積領域の下の半導体基体内に、第１導電型の不純物領域から成る副電荷蓄積領域を複数層形成している。これにより、電荷蓄積領域単独で深く形成した構成と比較すると、副電荷蓄積領域を設けたことによって、ポテンシャルを深さ方向に広げることができる。
さらに、複数層の副電荷蓄積領域のうちの少なくとも１層以上を画素全体に形成していることにより、センサ部の深部における第１導電型の不純物の実効ドーズ量を増やすことができる。これにより、副電荷蓄積領域の周囲の第２導電型の不純物領域からのポテンシャルの締め付けを緩和して、センサ部内のポテンシャル分布を深さ方向に広げて、センサ部内の空乏層を深さ方向に伸ばし、センサ部の飽和電荷量を多くすることができる。
【００１８】
上述の本発明の固体撮像素子の製造方法によれば、半導体基体内の画素全体に、第１導電型の不純物領域から成る副電荷蓄積領域を形成し、画素全体に形成する副電荷蓄積領域と、画素の一部のみに形成する副電荷蓄積領域を含む、第１導電型の不純物領域から成る副電荷蓄積領域を複数層形成する。これにより、センサ部内の空乏層を深さ方向に伸ばして、センサ部の飽和電荷量を多くすることができる構造の固体撮像素子を製造することが可能になる。
【００１９】
上述の本発明の撮像装置によれば、固体撮像素子が前記本発明の固体撮像素子の構成であることにより、固体撮像素子において、センサ部の飽和電荷量を多くすることができるので、充分な感度を得ることが可能になる。
【発明の効果】
【００２０】
上述の本発明によれば、固体撮像素子において、センサ部の飽和電荷量を多くすることができるので、センサ部の感度を向上させることができる。
従って、画素の微細化が進んでも、充分な感度を確保することが可能になり、画素を微細化して、画素数の増大や固体撮像素子の小型化を図ることが可能になる。
【００２１】
従って、本発明により、固体撮像素子の画素数を増やしたり、固体撮像素子を小型化したりしても、充分な感度が得られる撮像装置を実現することができる。
【図面の簡単な説明】
【００２２】
【図１】Ａ、Ｂ  本発明の第１の実施の形態の固体撮像素子の概略構成図（断面図）である。
【図２】図１Ｂの断面図に対応する部分のポテンシャル分布図である。
【図３】Ａ〜Ｃ  図１の固体撮像素子の製造方法を示す製造工程図である。
【図４】Ｄ、Ｅ  図１の固体撮像素子の製造方法を示す製造工程図である。
【図５】本発明の第２の実施の形態の撮像装置の概略構成図（ブロック図）である。
【図６】Ａ、Ｂ  主電荷蓄積領域の下に副電荷蓄積領域を形成した構成の固体撮像素子の概略構成図（断面図）である。
【図７】図６Ｂの断面図に対応する部分のポテンシャル分布図である。
【図８】図６の固体撮像素子における、ポテンシャルの変化を説明する図である。
【発明を実施するための形態】
【００２３】
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．第１の実施の形態（固体撮像素子）
２．第２の実施の形態（撮像装置）
【００２４】
＜１．第１の実施の形態＞
本発明の第１の実施の形態の固体撮像素子の概略構成図（断面図）を、図１Ａ及び図１Ｂに示す。図１Ａは、転送ゲートに直交する面における断面図を示し、図１Ｂは、図１ＡのＡ−Ａ´における断面図を示している。
【００２５】
この固体撮像素子は、シリコン又はその他の半導体からなる、ｎ−の半導体基体１の表面に、センサ部のフォトダイオード（ＰＤ）と、転送ゲート７による電荷転送部と、フローティングディフュージョン（ＦＤ）６が形成されて、構成されている。
半導体基体１としては、半導体基板（シリコン基板等）や、半導体基板及びその上の半導体エピタキシャル層を用いることができる。
【００２６】
半導体基体１には、ｐ型の半導体ウェル領域２が埋め込まれて形成されている。
この半導体ウェル領域２は、画素領域全面に、もしくは、固体撮像素子のチップ全面にわたって形成されていて、基板と画素部とを分離している。そして、この半導体ウェル領域２により、オーバーフローバリアが構成される。
【００２７】
半導体ウェル領域２よりも上方は、各画素がｐ＋の素子分離領域３によって分離されている。この素子分離領域３によって分離された内部に、センサ部のフォトダイオード（ＰＤ）や電荷転送部が形成されている。
フォトダイオードの部分においては、ｎ＋の電荷蓄積領域４が形成され、この電荷蓄積領域４の表面に、暗電流抑制のためのｐ＋の正電荷蓄積領域５が形成されている。
【００２８】
電荷転送部においては、半導体基体１の表面上に、図示しない薄いゲート絶縁膜を介して、転送ゲート７が形成されており、この転送ゲート７の側壁に、絶縁層によってサイドウォール８が形成されている。
転送ゲート７は、例えば、多結晶シリコンによって形成することができる。
【００２９】
図中左の素子分離領域３の表面には、ｎ＋のフローティングディフュージョン（ＦＤ）６が形成されている。
フローティングディフュージョン６及びセンサ部の正電荷蓄積領域５は、転送ゲート７の位置に合わせて、その外側に形成されている。
なお、図１の構成を変形して、正電荷蓄積領域５を、転送ゲート７の外側のサイドウォール８の外縁の位置に合わせて、その外側に形成しても構わない。
【００３０】
転送ゲート７は、フォトダイオードとフローティングディフュージョン６との間で、電荷を転送する役割を担う。フローティングディフュージョン６は、転送された電荷を蓄積する。
【００３１】
また、電荷蓄積領域４の下に、下方から、第１の副電荷蓄積領域１１と第２の副電荷蓄積領域１２と第３の副電荷蓄積領域１３との３つのｎ型の不純物領域による、副電荷蓄積領域が、形成されている。
これらの副電荷蓄積領域１１，１２，１３は、ｐ型の半導体ウェル領域２よりも上方、即ち半導体ウェル領域２と電荷蓄積領域４の間の深さ位置に形成されている。
【００３２】
図１Ｂの断面では、図６Ｂに示した断面と同様に、ｐ＋の素子分離領域３の間隔が、図１Ａの断面よりもかなり狭くなっている。
そのため、この図１Ｂの断面の構成だけでは、フォトダイオードの深層部において、素子分離領域３及び半導体ウェル領域２によるｐ型不純物の実効濃度の増加に起因して、ポテンシャルの締め付けが生じる。
【００３３】
そこで、本実施の形態においては、特に、３つの副電荷蓄積領域１１，１２，１３のうちの最下部の第１の副電荷蓄積領域１１が、素子分離領域３まで延長して形成されている。即ち、第１の副電荷蓄積領域１１が画素全体に形成されている。
【００３４】
ここで、図１Ｂの断面におけるポテンシャル分布図を、図２に示す。
第１の副電荷蓄積領域１１を素子分離領域３まで延長して広く形成したことにより、図２に示すように、図７に示したポテンシャル分布よりも、さらに深さ方向に広がったポテンシャル分布を形成することができる。
これは、第１の副電荷蓄積領域１１を広く形成したことにより、フォトダイオードの深部におけるｎ型不純物の実効ドーズ量を増やすことができるので、周囲のｐ型の不純物領域２，３からのポテンシャルの締め付けを緩和することができるからである。
ポテンシャル分布を深さ方向に広げることができるので、フォトダイオード内の空乏層を深さ方向に伸ばすことができ、その結果、感度を向上させることができる。
【００３５】
より好ましくは、画素全体に形成された、第１の副電荷蓄積領域１１を、半導体基体１の表面からの深さが１μｍ以上の位置に形成する。
これにより、深さ１μｍ以上に空乏層を広げて、可視光線のうちの波長の長い帯域の光に対する感度を充分に得ることが可能になる。
【００３６】
本実施の形態の固体撮像素子は、以下に説明するようにして、製造することができる。
まず、図３Ａに示すように、ｐ型不純物のイオン注入２１により、半導体基体１のある程度の深さ位置に、半導体基体１の全体もしくは撮像領域全体にわたって、オーバーフローバリアとなるｐ型の半導体ウェル領域２を形成する。
【００３７】
次に、図３Ｂに示すように、ｎ型不純物のイオン注入２２により、半導体ウェル領域２の上方に、半導体基体１の全体にわたって、第１の副電荷蓄積領域１１を形成する。
【００３８】
次に、図３Ｃに示すように、レジスト２３をマスクとして使用して、ｎ型不純物のイオン注入２４により、第１の副電荷蓄積領域１１の上に、第２の副電荷蓄積領域１２及び第３の副電荷蓄積領域１３を順次形成する。
なお、第１の副電荷蓄積領域１１を形成するイオン注入、第２の副電荷蓄積領域１２を形成するイオン注入、第３の副電荷蓄積領域１３を形成するイオン注入は、それぞれ異なるエネルギー（エネルギーの大小関係は、第１＞第２＞第３）で行う。
【００３９】
次に、図４Ｄに示すように、レジスト２５をマスクとして使用して、ｐ型不純物のイオン注入２６により、センサ部のフォトダイオードを囲むように、ｐ＋の素子分離領域３を形成する。
このとき、半導体基体１の全体にわたってイオン注入されたｎ型不純物を打ち返すように、ｐ型不純物の注入量を選定する。これにより、ブルーミングや混色、さらには白点の悪化を防ぐように、素子分離領域３とフォトダイオードとの境界領域のポテンシャルを設計することができる。
このように、ｐ＋の素子分離領域３を形成することにより、ｎ型の第１の副電荷蓄積領域１１が画素毎に分離される。
【００４０】
続いて、図４Ｅに示すように、電荷蓄積領域４、正電荷蓄積領域５、フローティングディフュージョン（ＦＤ）６、転送ゲート７及びサイドウォール８をそれぞれ形成する。これらは、従来から知られている方法により、形成することができる。
例えば、転送ゲート７を形成した後に、転送ゲート７をもマスクとして使用して、ｎ型不純物のイオン注入によりｎ＋の電荷蓄積領域４を形成し、ｐ型不純物のイオン注入によりｐ＋の正電荷蓄積領域５を形成する。そして、転送ゲート７の側壁に絶縁層によるサイドウォール８を形成して、このサイドウォール８をもマスクとして使用して、ｎ型不純物のイオン注入によりｎ＋のフローティングディフュージョン（ＦＤ）６を形成する。
【００４１】
その後、必要に応じて、カラーフィルタやオンチップレンズ、上方の配線層等を、それぞれ形成する。
このようにして、図１Ａ及び図１Ｂに示した固体撮像素子を製造することができる。
【００４２】
上述の本実施の形態の固体撮像素子によれば、ｎ型の３つの副電荷蓄積領域１１，１２，１３のうちの最下層の第１の副電荷蓄積領域１１を素子分離領域３まで延長して形成し、第１の副電荷蓄積領域１１を画素全体に形成している。これにより、フォトダイオードの深部におけるｎ型不純物の実効ドーズ量を増やすことができるので、周囲のｐ型の不純物領域２，３からのポテンシャルの締め付けを緩和して、ポテンシャル分布を深さ方向に広げることができる。
即ち、フォトダイオード内の空乏層を深さ方向に伸ばして、飽和電荷量を多くして、フォトダイオードの感度を向上させることができる。
従って、本実施の形態の固体撮像素子により、画素の微細化が進んでも、充分な感度を確保することが可能になり、画素を微細化して、画素数の増大や固体撮像素子の小型化を図ることが可能になる。
【００４３】
上述の実施の形態では、第１の副電荷蓄積領域１１のみを画素全体に形成して、第２の副電荷蓄積領域１２及び第３の副電荷蓄積領域１３は、電荷蓄積領域４下の部分のみに形成していた。
本発明では、電荷蓄積領域の下に複数の副電荷蓄積領域を形成した場合において、画素全体に形成する副電荷蓄積領域は任意である。
従って、図１のように３つの副電荷蓄積領域１１，１２，１３を形成した場合において、これらのうち任意の領域を画素全体に形成することができる。
そして、より好ましくは、画素全体に形成した副電荷蓄積領域が、半導体基体１の表面からの深さが１μｍ以上の位置にもわたって形成された構成とする。
【００４４】
なお、画素全体に形成する副電荷蓄積領域は、上述の製造方法のように、半導体基体全体もしくは撮像領域全体に形成する代わりに、画素毎に開口を有するマスクを使用して、イオン注入することによっても形成することが可能である。
上述の製造方法のように、半導体基体全体もしくは撮像領域全体に形成して、素子分離領域を形成する際に画素毎に分離する方が、容易に形成することができる。
【００４５】
上述の実施の形態では、画素毎にフローティングディフュージョン（ＦＤ）６を設けたＣＭＯＳ型の固体撮像素子に本発明を適用した構成であったが、その他の構成の固体撮像素子にも、同様に本発明を適用することができる。
例えば、前記特許文献１のようなＣＣＤ固体撮像素子にも、同様に本発明を適用することができる。
【００４６】
また、上述の実施の形態では、電荷蓄積領域４をｎ型として、その表面にｐ＋の正電荷蓄積領域を形成していた。
本発明では、上述の実施の形態とは導電型を逆にして、ｐ型の電荷蓄積領域と、その上のｎ＋の負電荷蓄積領域とを形成した構成とすることも可能である。この場合には、副電荷蓄積領域として、電荷蓄積領域の下にｐ型の不純物領域を複数層形成して、この複数層のｐ型の不純物領域のうちの少なくとも１層以上を画素全体に形成する。
【００４７】
＜２．第２の実施の形態＞
本発明の第２の実施の形態の撮像装置の概略構成図（ブロック図）を、図５に示す。
この撮像装置としては、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等が挙げられる。
【００４８】
図５に示すように、この撮像装置５００は、固体撮像素子（図示せず）を備えた撮像部５０１を有している。この撮像部５０１の前段には、入射光を集光して像を結像させる結像光学系５０２が備えられている。また、撮像部５０１の後段には、撮像部５０１を駆動する駆動回路、固体撮像素子で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部５０３が接続されている。また、信号処理部５０３によって処理された画像信号は、画像記憶部（図示せず）によって記憶させることができる。
このような撮像装置５００において、固体撮像素子として、前述した実施の形態の固体撮像素子等、本発明の固体撮像素子を用いることができる。
【００４９】
本実施の形態の撮像装置５００によれば、本発明の固体撮像素子、即ち、前述したように、画素の微細化が進んでも充分な感度を確保することが可能な構成の固体撮像素子を用いている。
これにより、固体撮像素子の画素数を増やしたり、固体撮像素子を小型化したりしても、充分な感度が得られる撮像装置５００を構成することができる、という利点がある。
【００５０】
なお、本発明の撮像装置は、図５に示した構成に限定されることはなく、固体撮像素子を用いる撮像装置であれば、適用することが可能である。
例えば、固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
本発明の撮像装置は、例えば、カメラや撮像機能を有する携帯機器等、各種の撮像装置に適用することができる。また、「撮像」の広義の意味として、指紋検出装置等も含む。
【００５１】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【００５２】
１  半導体基体、２  半導体ウェル領域、３  素子分離領域、４  電荷蓄積領域、５  正電荷蓄積領域、６  フローティングディフュージョン（ＦＤ）、７  転送ゲート、８  サイドウォール、１１  第１の副電荷蓄積領域、１２  第２の副電荷蓄積領域、１３  第３の副電荷蓄積領域、２１，２２，２４，２６  イオン注入、２３，２５  レジスト、５００  撮像装置、５０１  撮像部、５０２  結像光学系、５０３  信号処理部
【図１】
0005682150.tif 000002
【図２】
0005682150.tif 000003
【図３】
0005682150.tif 000004
【図４】
0005682150.tif 000005
【図５】
0005682150.tif 000006
【図６】
0005682150.tif 000007
【図７】
0005682150.tif 000008
【図８】
0005682150.tif 000009