(57)【特許請求の範囲】
【請求項１】
所定の出力速度でフレームが出力される速度変換装置であって、
入力フレームが書き込まれ出力フレームとして読み出される速度変換バッファ手段と、
書き込み開始時点から前記入力フレームを前記速度変換バッファ手段に書き込む入力フレーム書き込み手段と、
前記書き込み開始時点以降前記入力フレームの書き込みが完了する時点より前までの間の前記出力フレームの読み出し開始時点と、前記入力フレームの書き込み完了時点以降前記書き込み完了時点に前記所定の出力速度で前記出力フレームを読み出す時間を加えた時点より前までの間の前記出力フレームの読み出し完了時点との間のすべての時点において、それまでに読み出された前記出力フレームのデータ量がそれまでに書き込まれた前記入力フレームのデータ量を上回らないよう、読み出し速度と前記読み出し開始時点との組み合わせを入力フレーム長に基づき設定する出力フレーム読み出し制御手段とを備えることを特徴とする速度変換装置。
【請求項２】
前記読み出し速度は前記所定の出力速度であることを特徴とする請求項１に記載の速度変換装置。
【請求項３】
前記読み出し完了時点が前記書き込み完了時点と同時となるように前記読み出し開始時点が設定されることを特徴とする請求項１に記載の速度変換装置。
【請求項４】
前記入力フレーム長が前記入力フレームのヘッダに記載され、前記組み合わせに含まれる各パラメータの設定に先んじて前記入力フレーム長が前記出力フレーム読み出し制御手段に入力されることを特徴とする請求項１、乃至３のいずれかの請求項に記載の速度変換装置。
【請求項５】
請求項１、乃至４のいずれかの請求項に記載された第1の速度変換装置と、
第２の速度変換装置とを備え、
前記第２の速度変換装置は、
入力フレームが書き込まれ出力フレームとして読み出される速度変換バッファ手段と、
書き込み開始時点から前記入力フレームを前記速度変換バッファ手段に書き込む入力フレーム書き込み手段と、
前記書き込み開始時点から前記出力フレームを前記速度変換バッファ手段より読み出す出力フレーム読み出し制御手段とを備えることを特徴とする通信装置。
【請求項６】
入力フレームの速度を変換し、所定の出力速度で出力させる速度変換方法であって、
所定の記憶手段に書き込み開始時点から前記入力フレームを書き込む工程と、
前記記憶手段から出力フレームを読み出す読み出し工程とを含み、
前記読み出し工程に際し、前記書き込み開始時点以降前記入力フレームの書き込みが完了する時点より前までの間の前記出力フレームの読み出し開始時点と、前記入力フレームの書き込みが完了する時点以降前記入力フレームの書き込みが完了する時点に前記所定の出力速度で前記出力フレームを読み出す時間を加えた時点より前までの間の前記出力フレームの読み出し完了時点との間のすべての時点において、それまでに読み出された前記出力フレームのデータ量がそれまでに書き込まれた前記入力フレームのデータ量を上回らないよう、読み出し速度と前記読み出し開始時点との組み合わせを入力フレーム長に基づき設定することを特徴とする速度変換方法。
【請求項７】
前記読み出し速度は前記所定の出力速度であることを特徴とする請求項６に記載の速度変換方法。
【請求項８】
前記読み出し完了時点が前記書き込み完了時点と同時となるように前記読み出し開始時点が設定されることを特徴とする請求項６に記載の速度変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、速度変換装置および方法に関し、特に低速インタフェースと高速インタフェースとのインタフェース変換ならびに速度変換を行う通信装置の速度変換バッファの制御装置および方法に関する。
【背景技術】
【０００２】
例えば、Ethernet（登録商標）のネットワークにおいて、低速インタフェースと高速インタフェースとのインタフェース変換ならびに速度変換を行う通信装置が用いられている。例としてWAN（Wide Area Network）アクセス装置などがある。
【０００３】
これら低速インタフェースと高速インタフェースで速度差がある通信装置において、速度変換バッファメモリの制御方式として、１フレームの書込みが完了した後に１フレームを読出すストアー・アンド・フォワード方式がある。これは低速側の書込みと高速側の読出し用に採用されている。
【０００４】
図１はストアー・アンド・フォワード方式のデータ量と時間の関係を示す図である。図１において、ストアー・アンド・フォワード方式では低速／高速側の１フレームの書込みを完了した後に高速／低速側の１フレームを読出すため、１フレーム分のデータ量を格納するバッファメモリ容量が必要となる。また、バッファの書込みと読出し時間が長くなり、装置内の遅延時間も長くなる。
【０００５】
他の制御方式として、１フレームを書込み完了する前に１フレームを読出すカットスルー方式がある。これは、低速インタフェースと高速インタフェースで速度差があるので低速側の書込みと高速側の読出し時にバッファアンダーランが発生する可能性があり、高速側の書込みと低速側の読出し用に採用されている。
【０００６】
図２はカットスルー方式のデータ量と時間の概念的な関係を示す図である。図２において、カットスルー方式では、低速側の書込みと高速側の読出しの場合、低速側の１フレームの書込みを開始する時（正確には６バイト書込み後）に高速側の１フレームを読出す。これにより、バッファにデータを書込む前に読出しを行ってしまうバッファアンダーランが発生し、データの正常性が失われてしまう。
【０００７】
ストアー・アンド・フォワード方式を採用する際、要件として、第一に、扱うフレームの長さに応じて速度変換バッファメモリの容量を大きくする必要がある。第二に、１フレームの書込み時間がフレーム転送の遅延時間となり、フレーム長に応じてフレーム転送の遅延時間が長くなることを考慮する必要がある。
【０００８】
これらの要件に関して、近年、Ethernetに規定されている標準フレームサイズを超えるロングフレームおよびジャンボフレームを扱うネットワークが増えてきている。このため、そこで用いられる低速インタフェースと高速インタフェースとのインタフェース変換ならびに速度変換を行う通信装置もロングフレームおよびジャンボフレームを扱うことが多くなってきている。
【０００９】
この様な速度変換バッファメモリの容量と遅延時間に関する公知例として「特開平１０−０７９７３９  ATMセルの速度変換バッファの制御方式」がある。ただし、これは上述の方式とは異なる固定長のATM（Asynchronous Transfer Mode）セルについての制御方式である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１０−０７９７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述した低速インタフェースと高速インタフェースとのインタフェース変換ならびに速度変換を行う通信装置において、ロングフレームやジャンボフレームといった大容量フレームが扱われる場合、ストアー・アンド・フォワード方式が採用されていた。これにより、速度変換バッファメモリを大容量にする必要があるためメモリの大型化ならびに装置コストの上昇が生じ、また、フレーム転送の遅延時間が増大するという課題があった。
【００１２】
その遅延時間の増大は、ネットワークの揺らぎを大きくし、リアルタイム通信機器のジッタバッファの増大を招き、通信品質を劣化させるという懸念があった。
【００１３】
なお、Ethernet（IEEE（Institute of Electrical and Electronic Engineers）802.3）に規定されている標準フレームサイズは最大フレーム長として１，５１８バイトとなっており、１，５１８バイトを超えるフレームがロングフレームと呼ばれ、さらに９，０００〜１６，０００バイト程度のものがジャンボフレームと呼ばれている。
【００１４】
本発明の目的は、これらの課題を解決した速度変換装置を提供することである。
【課題を解決するための手段】
【００１５】
本発明の速度変換装置は、
所定の出力速度でフレームが出力される速度変換装置であって、
入力フレームが書き込まれ出力フレームとして読み出される速度変換バッファ手段と、
書き込み開始時点から前記入力フレームを前記速度変換バッファ手段に書き込む入力フレーム書き込み手段と、
前記書き込み開始時点以降前記入力フレームの書き込みが完了する時点より前までの間の前記出力フレームの読み出し開始時点と、前記入力フレームの書き込み完了時点以降前記書き込み完了時点に前記所定の出力速度で前記出力フレームを読み出す時間を加えた時点より前までの前記出力フレームの読み出し完了時点との間のすべての時点において、それまでに読み出された前記出力フレームのデータ量がそれまでに書き込まれた前記入力フレームのデータ量を上回らないよう、前記読み出し完了時点あるいは読み出し速度の少なくとも一方と、前記読み出し開始時点との組み合わせを入力フレーム長に基づき設定する出力フレーム読み出し制御手段とを備えることを特徴とする。
【００１６】
本発明の速度変換方法は、
入力フレームの速度を変換し、所定の出力速度で出力させる速度変換方法であって、
所定の記憶手段に書き込み開始時点から前記入力フレームを書き込む工程と、
前記記憶手段から出力フレームを読み出す読み出し工程とを含み、
前記読み出し工程に際し、前記書き込み開始時点以降前記入力フレームの書き込みが完了する時点より前までの間の前記出力フレームの読み出し開始時点と、前記入力フレームの書き込みが完了する時点以降前記入力フレームの書き込みが完了する時点に前記所定の出力速度で前記出力フレームを読み出す時間を加えた時点より前まで間の前記出力フレームの読み出し完了時点との間のすべての時点において、それまでに読み出された前記出力フレームのデータ量がそれまでに書き込まれた前記入力フレームのデータ量を上回らないよう、前記読み出し完了時点あるいは読み出し速度の少なくとも一方と、前記読み出し開始時点との組み合わせを入力フレーム長に基づき設定することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、装置サイズの小型化、装置コストの低減、およびフレーム転送の遅延時間の短縮が可能となる。フレーム転送の遅延時間の短縮の結果、ネットワークの揺らぎやリアルタイム通信機器のジッタバッファを抑え、通信品質を確保することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】ストアー・アンド・フォワード方式のデータ量と時間の関係を示す図である。
【図２】カットスルー方式のデータ量と時間の関係を示す図である。
【図３】本発明の第１の実施形態のWANアクセス装置の構成を示す図である。
【図４】本発明でのLAN速度変換バッファのデータ量と時間の関係を示す図である。
【図５】本発明でのLAN速度変換バッファのデータ量と時間の関係を示す図その２である。
【図６】本発明でのLAN速度変換バッファのデータ量と時間の関係を示す図その３である。
【図７】本発明で外部端末から最大フレーム長を設定する構成を示す図である。
【図８】本発明でのWAN速度変換バッファのデータ量と時間の関係を示す図である。
【図９】本発明での最大長の１フレーム目と最大長より短い２フレーム目のデータ量と時間の関係を示す図である。
【図１０】本発明での最大長の１フレーム目と最大長より短い２フレーム目のデータ量と時間の関係を示す図その２である。
【図１１】フレームの構成を示す図である。
【図１２】本発明の第２の実施形態のWANアクセス装置の構成を示す図である。
【図１３】本発明の第３の実施形態の速度変換装置の構成を示す図である。
【発明を実施するための形態】
【００１９】
本発明の第１の実施の形態について、図面を参照して詳細に説明する。
【００２０】
なお、WANアクセス装置においてLAN（Local Area Network）側が低速ならびにWAN側が高速の場合について説明するが、通信装置において一方の入出力が低速ならびにもう一方の入出力が高速の場合についても同様である。
【００２１】
図３は本発明の第１の実施形態のWANアクセス装置の構成を示す図である。図３を参照すると、本発明の第１の実施形態のWANアクセス装置は、LANインタフェース部１、WAN読出し制御部２、WAN速度変換バッファ３、WAN書込み制御部４、WANフレーム検出部５、WANインタフェース部６で構成される。第１の実施形態のWANアクセス装置は、さらに、LANフレーム検出部７、LAN書込み制御部８、LAN速度変換バッファ９、LAN読出し制御部１０、装置設定インタフェース部１１、フレーム長情報格納部１２、CPU（Central Processing Unit）１３で構成される。
【００２２】
LANインタフェース部１は、LANへ接続するための信号レベル変換およびLANフレームの生成を行う。
【００２３】
LANフレーム検出部７は、LAN側フレームの開始、終了タイミングを検出する。
【００２４】
LAN書込み制御部８は、LAN側フレームの先頭、末尾を認識し、フレームの書込みイネーブル、ディセーブル制御を行う。
【００２５】
LAN速度変換バッファ９は、LAN側速度でフレームを書込み、WAN側速度でフレームを読出すバッファメモリ（リングバッファ）である。
【００２６】
LAN読出し制御部１０は、フレームの書込み開始タイミングとCPU１３から設定された読出し開始タイミング情報に従い、フレームの読出しイネーブル、ディセーブル制御を行う。
【００２７】
WANインタフェース部６は、WANへ接続するための信号レベル変換およびWANフレームの生成を行う。
【００２８】
WANフレーム検出部５は、WAN側フレームの開始、終了タイミングを検出する。
【００２９】
WAN書込み制御部４は、WAN側フレームの先頭、末尾を認識し、フレームの書込みイネーブル、ディセーブル制御を行う。
【００３０】
WAN速度変換バッファ３は、WAN側速度でフレームを書込み、LAN側速度でフレームを読出すバッファメモリ（リングバッファ）である。
【００３１】
WAN読出し制御部２は、フレームの書込み開始タイミングに従い、フレームの読出しイネーブル、ディセーブル制御を行う。
【００３２】
装置設定インタフェース部１１は、装置設定用端末へ接続するための信号レベル変換を行う。
【００３３】
フレーム長情報格納部１２は、LANで使用される最大フレーム長の情報を保存するメモリである。
【００３４】
CPU１３は、最大フレーム長情報からLAN速度変換バッファ９の読出しタイミングを算出し、LAN読出し制御部１０へ読出しタイミングの設定を行う。
【００３５】
次に、本発明の第１の実施形態の動作について説明する。
【００３６】
図３のLAN速度変換バッファ９の書込み、読出し制御について説明する。
【００３７】
書込みについては、LAN書込み制御部８がLANフレーム検出部７からのLAN側フレームの先頭、末尾を認識し、フレーム先頭の書込み開始時に書込みをイネーブルに、フレーム末尾の書込み終了時に書込みをディセーブルにする制御を行う。
【００３８】
読出しについては、LAN速度変換バッファ９は低速で書込み、高速で読出すため、バッファアンダーランが発生しないよう読出し開始タイミングを制御する必要がある。
【００３９】
ここで、図４を用いて読出しタイミングとデータ量の関係を説明する。
【００４０】
図４は本実施形態でのLAN速度変換バッファ９のデータ量と時間の関係を示す図である。図４において、本実施形態では、１フレームの読出し終了のタイミングが書込み終了のタイミングより後で、書込み終了のタイミングに読出し時間を加えたタイミングより前となるように、低速で１フレーム書込み開始からある一定時間を経過した後に高速で１フレーム読出す。これにより、バッファアンダーランが発生せず、遅延時間を低減でき、かつ、バッファ容量を低減することが可能である。さらに、図５のように、１フレームの書込み終了と読出し終了が同じタイミングになるように低速で１フレーム書込み開始からある一定時間を経過した後に高速で１フレーム読出すことも可能である。これにより、バッファアンダーランが発生せず、遅延時間が最小限となり、かつ、バッファ容量が必要最低限となる。ここで、読出し開始のタイミングの算出方法は次の通りである。
【００４１】
Tr = Tw + L / Sw - L / Sr + t
Tr：読出し開始タイミング
Tw：書込み開始タイミング
L：フレーム長
Sw：書込み速度
Sr：読出し速度
t：読出し完了タイミング−書込み完了タイミング＜L / Sr
なお、図６のように、読出し速度をVCO（Voltage Controlled Oscillator）等で変化させて読出しても良い。
【００４２】
図３のCPU１３は、最大フレーム長情報から図４の関係となる読出しタイミングを算出し、LAN読出し制御部１０へ読出しタイミングの設定を行う。
【００４３】
図７は本実施形態で外部端末７１から最大フレーム長を設定する構成を示す図である。WANアクセス装置において、図３の装置設定インタフェース部１１に接続された外部端末７１より図１のフレーム長情報格納部１２へ最大フレーム長の情報を書込むことで、図３のCPU１３は読出しタイミングの算出が可能となる。
【００４４】
次に、図３のWAN速度変換バッファ３の書込み、読出し制御について説明する。
【００４５】
書込みについては、WAN書込み制御部４がWANフレーム検出部５からのWAN側フレームの先頭、末尾を認識し、フレーム先頭の書込み開始時に書込みイネーブルに、フレーム末尾の書込み終了時に書込みディセーブルに制御を行う。
【００４６】
読出しについては、WAN速度変換バッファ３は高速で書込み、低速で読出すため、カットスルー方式による読出し制御を行う。
【００４７】
図８は本実施形態でのWAN速度変換バッファのデータ量と時間の関係を示す図である。図８において、カットスルーでは高速で１フレーム書込み開始時に低速で１フレーム読出すため、バッファアンダーランは発生せず、必要最小遅延時間と必要最小限のバッファ容量を実現する。
【００４８】
以上のように、本実施形態では、LAN速度変換バッファ９の書込み、読出し制御において、低速で１フレーム書込み開始からある一定時間を経過した後に高速で１フレーム読出す。なお、ある一定時間を経過した時点とは、１フレームの読出し終了のタイミングが書込み終了のタイミングより後で、書込み終了のタイミングに読出し時間を加えたタイミングより前となるような読出し開始時点である。これにより、バッファアンダーランが発生せず、遅延時間を低減でき、かつ、バッファ容量を低減することが可能である。
【００４９】
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。
【００５０】
なお、WANアクセス装置においてLAN側が低速ならびにWAN側が高速の場合について説明するが、通信装置において一方の入出力が低速ならびにもう一方の入出力が高速の場合についても同様である。
【００５１】
第１の実施形態の動作で説明したバッファ読出しタイミングは、LAN側の最大フレーム長でバッファアンダーランが発生しない読出しタイミングを調整しているため、最大フレーム長よりも短いフレームでは余分な遅延時間が発生するという課題がある。
【００５２】
図９は本実施形態での最大長の１フレーム目と最大長より短い２フレーム目のデータ量と時間の関係を示す図である。図９において、１フレーム目は書込み開始から時間Ａ経過後に読出しを開始し、書込み終了と読出し終了タイミングが一致している。２フレーム目は１フレーム目と同様に時間Ａ経過後に読出しを開始するが、最大フレーム長よりも短いフレーム長のため、書込み終了と読出し終了タイミングが一致せず、時間Ｂが余分な遅延時間として生じている。なお、図９の代わりに、図１０のように、１フレーム目は書込み開始から時間Ａ＋ｘ（ｘ＜読出し時間）経過後に読出しを開始し、読出し終了タイミングが書込み終了からｘ時間経過後と設定しても良い。２フレーム目は１フレーム目と同様に時間Ａ＋ｘ経過後に読出しを開始するが、最大フレーム長よりも短いフレーム長のため、読出し終了タイミングが書込み終了からB＋ｘ時間経過後になり、予め設定されている遅延時間ｘに時間Ｂが余分な遅延時間として生じている。
【００５３】
ここで、図１１に示すように、LAN側フレームのヘッダ１１１にフレーム長の情報を入力する。これにより、LANからフレームを受信した際に、その都度フレーム長を確認し、そのフレーム長から読出しタイミングを自動調整することで、最小遅延時間を実現することが可能である。
【００５４】
図１２は本発明の第２の実施形態のWANアクセス装置の構成を示す図である。すなわち、最小遅延時間を実現するための構成図である。図１１は、図３において装置設定インタフェース部１１が削除された構成となっている。
【００５５】
LANフレーム検出部７は、LAN側フレームのヘッダからフレーム長情報を検出し、フレーム長情報格納部１２へフレーム長情報を保存する。
【００５６】
CPU１３は、フレーム長情報格納部１２に保存されたフレーム長情報からLAN速度変換バッファ９の読出しタイミングを算出し、LAN読出し制御部１０へ読出しタイミングの設定を行う。
【００５７】
この動作をLAN側フレームを受信した都度実施することで、全ての受信フレームにおいて最小遅延時間となるバッファ読出し制御が可能となる。
【００５８】
以上のように、本実施形態では、LAN速度変換バッファ９の書込み、読出し制御において、LANからフレームを受信した際に、その都度フレーム長を確認し、そのフレーム長から読出しタイミングを自動調整する。これにより、第１の実施形態での効果に加えて、全ての受信フレームにおいて最小遅延時間を実現することが可能である。
【００５９】
次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。
【００６０】
図１３は本発明の第３の実施形態の速度変換装置の構成を示す図である。図１３を参照すると、本発明の第３の実施形態の速度変換装置は、所定の出力速度でフレームが出力される速度変換装置であって、速度変換バッファ手段１３０１と、入力フレーム書込み手段１３０２と、出力フレーム読出し制御手段１３０３とで構成される。
【００６１】
速度変換バッファ手段１３０１において、入力フレームが書き込まれ出力フレームとして読み出される。
【００６２】
入力フレーム書き込み手段１３０２は、書き込み開始時点から前記入力フレームを前記速度変換バッファ手段に書き込む。
【００６３】
出力フレーム読み出し制御手段１３０３は、次の通りである。まず、前記出力フレームの読み出し開始時点は前記書き込み開始時点以降前記入力フレームの書き込みが完了する時点より前までの間である。また、前記出力フレームの読み出し完了時点は前記入力フレームの書き込み完了時点以降前記書き込み完了時点に前記所定の出力速度で前記出力フレームを読み出す時間を加えた時点より前まで間である。ここで、出力フレーム読み出し制御手段１３０３は、前記読み出し開始時点と前記読み出し完了時点のとの間のすべての時点において、次の通り設定を行う。すなわち、それまでに読み出された前記出力フレームのデータ量がそれまでに書き込まれた前記入力フレームのデータ量を上回らないよう、前記読み出し完了時点あるいは読み出し速度の少なくとも一方と、前記読み出し開始時点との組み合わせを入力フレーム長に基づき設定する。
【００６４】
これにより、装置サイズの小型化、装置コストの低減、およびフレーム転送の遅延時間の短縮が可能となる。フレーム転送の遅延時間の短縮の結果、ネットワークの揺らぎやリアルタイム通信機器のジッタバッファを抑え、通信品質を確保することが可能となる。
【産業上の利用可能性】
【００６５】
本発明は、速度変換装置に関し、特に低速インタフェースと高速インタフェースとのインタフェース変換ならびに速度変換を行う通信装置の速度変換バッファの制御装置に関する。
【符号の説明】
【００６６】
１    LANインタフェース部
２    WAN読出し制御部
３    WAN速度変換バッファ
４    WAN書込み制御部
５    WANフレーム検出部
６    WANインタフェース部
７    LANフレーム検出部
８    LAN書込み制御部
９    LAN速度変換バッファ
１０    LAN読出し制御部
１１    装置設定インタフェース部
１２    フレーム長情報格納部
１３    CPU
７１    外部端末
１１１    ヘッダ
１１２    ペイロード
１３０１    速度変換バッファ手段
１３０２    入力フレーム書き込み手段
１３０３    出力フレーム読み出し制御手段
【図１】
0005650679.tif 000002
【図２】
0005650679.tif 000003
【図３】
0005650679.tif 000004
【図４】
0005650679.tif 000005
【図５】
0005650679.tif 000006
【図６】
0005650679.tif 000007
【図７】
0005650679.tif 000008
【図８】
0005650679.tif 000009
【図９】
0005650679.tif 000010
【図１０】
0005650679.tif 000011
【図１１】
0005650679.tif 000012
【図１２】
0005650679.tif 000013
【図１３】
0005650679.tif 000014