(57)【特許請求の範囲】
【請求項１】
出力端子と高電位電源端子との間に接続されたハイサイド出力回路と、
前記出力端子と低電位電源端子との間に接続されたロウサイド出力回路と、
入力端子の信号が第１の論理になることに応じて前記ハイサイド出力回路を駆動するハイサイド駆動回路と、
前記入力端子の信号が前記第１の論理を反転した第２の論理になることに応じて前記ロウサイド出力回路を駆動するロウサイド駆動回路と、
前記ハイサイド出力回路が前記ハイサイド駆動回路によって駆動を開始されるタイミングよりも、温度検出手段で検出された温度に応じた期間だけ早いタイミングから、前記ハイサイド出力回路を弱反転駆動するハイサイド弱反転駆動回路と、
前記ロウサイド出力回路が前記ロウサイド駆動回路によって駆動を開始されるタイミングよりも、前記温度検出手段で検出された温度に応じた期間だけ早いタイミングから、前記ロウサイド出力回路を弱反転駆動するロウサイド弱反転駆動回路と、
を備えることを特徴とするＤ級増幅器。
【請求項２】
請求項１に記載のＤ級増幅器において、
前記温度検出手段は、前記入力端子の信号を温度に比例した第１の時間だけ遅延させるの遅延回路であり、
前記ハイサイド出力回路は、前記入力端子の信号が前記第１の論理になると前記ハイサイド弱反転駆動回路により弱反転駆動され、その後、前記第１の時間が経過すると前記ハイサイド駆動回路により駆動され、
前記ロウサイド出力回路は、前記入力端子の信号が前記第２の論理になると前記ロウサイド弱反転駆動回路により弱反転駆動され、その後、前記第１の時間が経過する前記ロウサイド駆動回路により駆動される、
ことを特徴とするＤ級増幅器。
【請求項３】
請求項１又は２に記載のＤ級増幅器において、
前記ハイサイド出力回路が前記ハイサイド弱反転駆動回路で弱反転駆動を開始されてから前記ハイサイド駆動回路により完全駆動を開始されるまでの前記第１の時間の期間、および前記ロウサイド出力回路が前記ロウサイド弱反転駆動回路で弱反転駆動を開始されてから前記ロウイサイド駆動回路により完全駆動を開始されるまでの前記第１の時間の期間は、前記ハイサイド出力回路および前記ロウサイド出力回路が駆動を停止されるようにしたことを特徴とするＤ級増幅器。
【請求項４】
請求項１乃至３のいずれか１つに記載のＤ級増幅器において、
前記ハイサイド弱反転駆動回路は、第１の電流源と、前記入力端子の信号が第１の論理のときに前記ハイサイド出力回路に前記第１の電流源の電流に対応したバイアス電圧を印加するハイサイドスイッチ手段とを備え、
前記ロウサイド弱反転駆動回路は、第２の電流源と、前記入力端子の信号が第２の論理のときに前記ロウサイド出力回路に前記第２の電流源の電流に対応したバイアス電圧を印加するロウサイドスイッチ手段とを備える、
ことを特徴とするＤ級増幅器。
【請求項５】
請求項４に記載のＤ級増幅器において、
前記第１および第２の電流源の電流を、前記入力端子に入力する信号の低域通過信号に応じた電流としたことを特徴とするＤ級増幅器。
【請求項６】
請求項１乃至５のいずれか１つに記載のＤ級増幅器において、
前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、共通のイネーブル信号が無効になると前記弱反転駆動を停止することを特徴とするＤ級増幅器。
【請求項７】
請求項１乃至５のいずれか１つに記載のＤ級増幅器において、
前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、前記共通のイネーブル信号が有効の場合に、ハイサイド用、ロウサイド用の個別のイネーブル信号が無効になると、無効になった個別のイネーブル信号に対応する前記ハイサイド弱反転駆動回路又は前記ロウサイド弱反転駆動回路が動作停止されるようにしたことを特徴とするＤ級増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力回路のトランジスタのボディダイオードの逆回復時間を短縮させたＤ級増幅器に関する。
【背景技術】
【０００２】
Ｄ級増幅器は、入力アナログ信号を変調したＰＷＭ信号を電力増幅して電源電圧にまで至る大きな振幅のＰＷＭ信号に電力増幅し、この大振幅のＰＷＭ信号を、例えばＬＣ型のローパスフィルタで平滑しアナログ信号として出力するものである。そして、Ｄ級増幅器は、電力増幅段である出力回路のトランジスタがドレイン出力型であるところから、そのトランジスタにおける損失が小さくて高効率・高出力が可能である。
【０００３】
図５に従来のＤ級増幅器（例えば、非特許文献１参照）を示す。このＤ級増幅器は、入力端子ＩＮに入力するＰＷＭ信号が、インバータＩＮＶ２１，ＩＮＶ２２を経由し、ナンド回路ＮＡＮＤ２１とインバータＩＮＶ２３〜ＩＮＶ２６からなるハイサイドデッドタイム生成回路６０Ａを経由して、ＮＭＯＳトランジスタＭＮ２１からなるハイサイド出力回路７０Ａに入力する。また、インバータＩＮＶ２１を経由し、ナンド回路ＮＡＮＤ２２とインバータＩＮＶ２７〜ＩＮＶ３０からなるロウサイドデッドタイム生成回路６０Ｂを経由して、ＮＭＯＳトランジスタＭＮ２２からなるロウサイド出力回路７０Ｂに入力する。
【０００４】
入力信号が変化するとき出力回路７０Ａ，７０Ｂが同時に導通することがないように、デッドタイム生成回路６０Ａでは、出力回路７０Ｂの駆動信号も入力し、また、デッドタイム生成回路６０Ｂでは、出力回路７０Ａの駆動信号も入力している。
【０００５】
このＤ級増幅器では、出力端子ＯＵＴにインダクタンス性負荷Ｌが取り付けられることが多い。このインダクタンス性の負荷Ｌは、出力端子ＯＵＴの電圧が変化したとき、同じ電流を流すように振る舞う。デッドタイム期間中は、負荷Ｌに流れる電流が出力端子ＯＵＴの寄生容量Ｃに充電あるいは放電されて、いずれ高電位電源電圧ＶＨ、低電位電源電圧ＶＬの間の範囲から外れる。この結果、出力回路７０Ａ，７０Ｂ内のトランジスタＭＮ２１，ＭＮ２２のボディダイオードＤ２１，Ｄ２２が導通する。
【０００６】
例えば、出力回路７０Ａが導通から遮断になるとボディダイオードＤ２１が導通し、その状態でその後デッドタイム期間が終了して、出力回路７０Ｂが遮断から導通になると、ボディダイオードＤ２１と出力回路７０Ｂを経由して大電流が流れ、ボディダイオードＤ２１の逆回復時間が過ぎると、そのボディダイオードＤ２１は遮断してそこには電流が流れなくなる。この間流れる電流は負荷電流に比べて大きな電流であり、出力回路７０Ａ，７０Ｂの破壊を引き起こす恐れがある。
【０００７】
図６の従来のＤ級増幅器は、図５のＤ級増幅器のハイサイド出力回路７０Ａを、ＮＭＯＳトランジスタＭＮ２１からＰＭＯＳトランジスタＭＰ２１に置き換えた出力回路７０Ａ’とし、また、デッドタイム生成回路６０Ａを、入力側のナンド回路ＮＡＮＤ２１をノア回路ＮＯＲ２１に置き換えたデッドタイム生成回路６０Ａ’としたものである。ここでは、出力回路７０Ａ’のトランジスタをＰＭＯＳトランジスタＭＰ２１に置き換えたことで、出力のダイナミックレンジが増え、より高出力電力を出力することが可能になるが、図５で説明した問題点はそのまま残っている。
【０００８】
図７の従来のＤ級増幅器は、図５のＤ級増幅器において、出力回路７０Ａ，７０ＢのボディダイオードＤ２１，Ｄ２２よりも閾値電圧が低く、逆回復時間が短いダイオードＤ２３，Ｄ２４を、それぞれ出力回路７０Ａ，７０Ｂに並列接続して、ボディダイオードＤ２１，Ｄ２２に電流が流れる期間を極力短くし、素子破壊を防止して、より多くの負荷電流が供給できるようにしたものである（例えば、非特許文献２参照）。
【０００９】
しかし、図７のＤ級増幅器のように、より高出力化する際に問題となるのが、出力回路のスイッチング素子の切り替え時の不要輻射である。すなわち、スイッチング素子の切り替わりの際に、スイッチング素子内部にある寄生ダイオードへ電流が流れると、ボディダイオードが遮断するまでの逆回復時間が必要となり、この間にラッシュ電流が流れて不要輻射が発生する。そこで、これを改善するものとして、切り替わりの際に、次に導通する出力回路を若干早目に若干導通させる、つまりその出力回路を弱反転駆動し、ボディダイオード内の電荷を抜く期間を設けて、ラッシュ電流を減らし、スイッチング時の電圧と電流のノイズを低減させる提案がある（例えば、特許文献１参照）。
【００１０】
また、特許文献２にも、出力電流が多くなると、ボディダイオードに蓄積された電荷を抜くために時間を要することから、スイッチングよりも事前に反対側の出力回路を弱反転駆動してボディダイオード内の電荷を抜き、ボディダイオードの逆回復時間を短くし、スイッチング時の電圧と電流のノイズを低減させる提案がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許第７，７８２，１３５号
【特許文献２】米国特許第５，８２８，２３２号
【非特許文献】
【００１２】
【非特許文献１】NEIL H.E. WESTE, KAMRAN ESHRAGHIAN "PRINCIPLE OF CMOS VLSI" A Systems Prespective SECONDE EDITION ,P.349 1993.
【非特許文献２】Ｍ６１５７１ＢＰＦデータシート、１６〜１９頁、２００５年、株式会社ルネサステクノロジ
【発明の概要】
【発明が解決しようとする課題】
【００１３】
Ｄ級増幅器の高出力化に伴い、これまで非特許文献１等にあるような図５、図６のＤ級増幅器の問題の解決策として非特許文献２に等にあるような図７のＤ級増幅器が提案されきた。そして、図７の回路の高出力化に伴う問題の解決策として、特許文献１，２にあるような弱反転駆動させる技術が提案されてきた。
【００１４】
しかし、出力回路のトランジスタのボディダイオードは、温度が高くなると、その閾値電圧が低下して内部抵抗が増し、電荷が抜けにくくなり、逆回復時間が長くなるので、弱反転駆動時間を長くする必要があるが、これらについては、特許文献１，２では全く考慮されていなかった。
【００１５】
本発明の目的は、温度が高くなっても、出力回路のトランジスタのボディダイオードに流れる電流を少なくし、その逆回復時間を短縮させたＤ級増幅器を提供することである。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、請求項１にかかる発明のＤ級増幅器は、出力端子と高電位電源端子との間に接続されたハイサイド出力回路と、前記出力端子と低電位電源端子との間に接続されたロウサイド出力回路と、入力端子の信号が第１の論理になることに応じて前記ハイサイド出力回路を駆動するハイサイド駆動回路と、前記入力端子の信号が前記第１の論理を反転した第２の論理になることに応じて前記ロウサイド出力回路を駆動するロウサイド駆動回路と、前記ハイサイド出力回路が前記ハイサイド駆動回路によって駆動を開始されるタイミングよりも、温度検出手段で検出された温度に応じた期間だけ早いタイミングから、前記ハイサイド出力回路を弱反転駆動するハイサイド弱反転駆動回路と、前記ロウサイド出力回路が前記ロウサイド駆動回路によって駆動を開始されるタイミングよりも、前記温度検出手段で検出された温度に応じた期間だけ早いタイミングから、前記ロウサイド出力回路を弱反転駆動するロウサイド弱反転駆動回路と、を備えることを特徴とする。
請求項２にかかる発明は、請求項１に記載のＤ級増幅器において、前記温度検出手段は、前記入力端子の信号を温度に比例した第１の時間だけ遅延させるの遅延回路であり、前記ハイサイド出力回路は、前記入力端子の信号が前記第１の論理になると前記ハイサイド弱反転駆動回路により弱反転駆動され、その後、前記第１の時間が経過すると前記ハイサイド駆動回路により駆動され、前記ロウサイド出力回路は、前記入力端子の信号が前記第２の論理になると前記ロウサイド弱反転駆動回路により弱反転駆動され、その後、前記第１の時間が経過する前記ロウサイド駆動回路により駆動される、ことを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載のＤ級増幅器において、前記ハイサイド出力回路が前記ハイサイド弱反転駆動回路で弱反転駆動を開始されてから前記ハイサイド駆動回路により完全駆動を開始されるまでの前記第１の時間の期間、および前記ロウサイド出力回路が前記ロウサイド弱反転駆動回路で弱反転駆動を開始されてから前記ロウイサイド駆動回路により完全駆動を開始されるまでの前記第１の時間の期間は、前記ハイサイド出力回路および前記ロウサイド出力回路が駆動を停止されるようにしたことを特徴とする。
請求項４にかかる発明は、請求項１乃至３のいずれか１つに記載のＤ級増幅器において、前記ハイサイド弱反転駆動回路は、第１の電流源と、前記入力端子の信号が第１の論理のときに前記ハイサイド出力回路に前記第１の電流源の電流に対応したバイアス電圧を印加するハイサイドスイッチ手段とを備え、前記ロウサイド弱反転駆動回路は、第２の電流源と、前記入力端子の信号が第２の論理のときに前記ロウサイド出力回路に前記第２の電流源の電流に対応したバイアス電圧を印加するロウサイドスイッチ手段とを備える、ことを特徴とする。
請求項５にかかる発明は、請求項４に記載のＤ級増幅器において、前記第１および第２の電流源の電流を、前記入力端子に入力する信号の低域通過信号に応じた電流としたことを特徴とする。
請求項６にかかる発明は、請求項１乃至５のいずれか１つに記載のＤ級増幅器において、前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、共通のイネーブル信号が無効になると前記弱反転駆動を停止することを特徴とする。
請求項７にかかる発明は、請求項１乃至５のいずれか１つに記載のＤ級増幅器において、前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、前記共通のイネーブル信号が有効の場合に、ハイサイド用、ロウサイド用の個別のイネーブル信号が無効になると、無効になった個別のイネーブル信号に対応する前記ハイサイド弱反転駆動回路又は前記ロウサイド弱反転駆動回路が動作停止されるようにしたことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、温度が高いほど出力回路のトランジスタが弱反転駆動される時間が長くなるので、出力信号の反転時に、インダクタンス性負荷から反対側の出力回路のトランジスタのボディダイオードに流れる回生電流をその弱反転駆動される出力回路に分流することができ、前記反対側の出力回路のトランジスタのボディダイオードの逆回復時間を短縮することができる。よって、外付けダイオードが不要となることはもとより、良好な電力変換効率を実現でき、電源電圧の急激な変動を抑制して出力電圧の歪みや不要輻射を低減でき、オーディオに適用した場合には低高調歪率を実現可能となる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施例のＤ級増幅器の回路図である。
【図２】第１の実施例のＤ級増幅器の動作波形図である。
【図３】本発明の第２の実施例のＤ級増幅器の回路図である。
【図４】本発明の第３の実施例のＤ級増幅器の回路図である。
【図５】従来のＤ級増幅器の回路図である。
【図６】従来のＤ級増幅器の回路図である。
【図７】従来のＤ級増幅器の回路図である。
【発明を実施するための形態】
【００１９】
＜第１の実施例＞
図１に本発明の第１の実施例のＤ級増幅器を示す。入力端子ＩＮにはインバータＩＮＶ１が接続され、このインバータＩＮＶ１の出力ノードＮ１にインバータＩＮＶ２，ＩＮＶ３で構成され、温度が高いほど遅延時間Ｔ１が長くなる遅延回路ＤＬ１が接続されている。
【００２０】
１０ＡはノードＮ１に接続されたハイサイドバイアス電圧生成回路であり、インバータＩＮＶ４〜ＩＮＶ６で構成されている。２０Ａはハイサイドデッドタイム生成回路であり、ノア回路ＮＯＲ１とインバータＩＮＶ７，ＩＮＶ８で構成されている。３０Ａはハイサイド駆動回路であり、ＰＭＯＳトランジスタＭＰ１とＮＭＯＳトランジスタＭＮ１，ＭＮ２のカスケード接続回路で構成され、バイアス電圧生成回路１０Ａの出力ノードＮ３とデッドタイム生成回路２０Ａの出力ノードＮ４に接続されてる。４０Ａはハイサイド弱反転駆動回路であり、ＰＭＯＳトランジスタＭＰ２〜ＭＰ４、ＮＭＯＳトランジスタＭＮ３、および電流源Ｉ１で構成され、バイアス電圧生成回路１０Ａの出力ノードＮ３の電圧によって、駆動回路３０Ａの出力ノードＮ５の電圧を制御するようになっている。トランジスタＭＮ３は請求項に記載のハイサイドスイッチ手段を構成する。５０ＡはそのノードＮ５の電圧によって導通／遮断が制御されるＰＭＯＳトランジスタＭＰ８からなるハイサイド出力回路である。Ｄ１はトランジスタＭＰ８のボディダイオードである。
【００２１】
１０ＢはノードＮ１に接続されたロウサイドバイアス電圧生成回路であり、インバータＩＮＶ１１〜ＩＮＶ１３で構成されている。２０Ｂはロウサイドデッドタイム生成回路であり、ナンド回路ＮＡＮＤ１とインバータＩＮＶ９，ＩＮＶ１０で構成されている。３０Ｂはロウサイド駆動回路であり、ＰＭＯＳトランジスタＭＰ５，ＭＰ６とＮＭＯＳトランジスタＭＮ４のカスケード接続回路で構成され、バイアス電圧生成回路１０Ｂの出力ノードＮ６とデッドタイム生成回路２０Ｂの出力ノードＮ７に接続されてる。４０Ｂはロウサイド弱反転駆動回路であり、ＰＭＯＳトランジスタＭＰ７、ＮＭＯＳトランジスタＭＮ５〜ＭＮ７、および電流源Ｉ２で構成され、バイアス電圧生成回路１０Ｂの出力ノードＮ６の電圧によって、駆動回路３０Ｂの出力ノードＮ８の電圧を制御するようになっている。トランジスタＭＰ７は請求項に記載のロウサイドスイッチ手段を構成する。５０ＢはそのノードＮ８の電圧によって導通／遮断が制御されるＮＭＯＳトランジスタＭＮ８からなるロウサイド出力回路である。Ｄ２はトランジスタＭＮ８のボディダイオードである。
【００２２】
そして、デッドタイム生成回路２０Ａには、遅延回路ＤＬ１の出力ノードＮ２の電圧と駆動回路３０Ｂの出力ノードＮ８の電圧が入力し、両電圧がＬレベルのときノードＮ４をＨレベルにして、駆動回路３０Ａを介して、出力回路５０Ａを駆動する。また、デッドタイム生成回路２０Ｂには、遅延回路ＤＬ１の出力ノードＮ２の電圧と駆動回路３０Ａの出力ノードＮ５の電圧が入力し、両電圧がＨレベルのときノードＮ７をＬレベルにして、駆動回路３０Ｂを介して、出力回路５０Ｂを駆動する。
【００２３】
さて、いま、図２の時刻ｔ１では、入力端子ＩＮがＨレベルになっていて、出力回路５０Ａが完全な導通状態にあり、出力回路５０Ｂが完全な遮断状態にあり、出力端子ＯＵＴは高電位ＶＨになっており、出力回路５０Ａ，５０Ｂの間には電流は流れていない。時刻ｔ２において、入力端子ＩＮがＨレベルからＬレベルに遷移すると、ノードＮ１がＨレベルになり、ノードＮ３，Ｎ６がＬレベルになる。このため、ノードＮ５がＨレベルになり、駆動回路３０ＡのトランジスタＭＰ８は遮断する。また、弱反転駆動回路４０ＢのトランジスタＭＰ７が導通して、ノードＮ８に電流源Ｉ２を流し、そのノードＮ８を若干持ち上げる。よって、出力回路５０ＢのトランジスタＭＮ８が弱反転駆動され若干導通する。このときの導通抵抗は比較的大きい（例えば８Ω）。このようにして、出力回路５０Ａが遮断するときに、次回、導通すべき出力回路５０Ｂが弱反転駆動される。そして、時間Ｔ１が経過して時刻ｔ３に至ると、遅延回路ＤＬ１の出力ノードＮ２がＨレベルに変化し、これによってノードＮ７がＬレベルに変化し、ノードＮ８がＨレベルに持ち上げられ、出力回路５０ＢのトランジスタＭＮ８が弱導通状態から完全導通される。また、ノードＮ４がＬレベルに変化し、トランジスタＭＮ２が遮断する。このように、弱反転駆動期間Ｔ１はデッドタイムの期間と一致している。
【００２４】
Ｄ級増幅器は、インダクタンス性の負荷を接続したときは、負荷電流の増加とともに、また温度が高くなるほどに、出力の反転時の回生電流が増大する。そして、回生電流の増大はボディダイオードの逆回復時間を長くする。この逆回復時間は、出力回路５０Ａ，５０Ｂのスイッチング時間を長くさせ、効率においても波形歪みにおいても問題となる。
【００２５】
この点につき、本実施例では、出力回路５０Ｂが、上記のように弱反転駆動により若干導通してから時間Ｔ１の経過後に本来の完全導通状態になるが、弱反転駆動の時間Ｔ１は温度が高くなるほど長くなるので、温度上昇とともに大きくなるインダクタンス性の負荷に流れる回生電流を、出力回路５０Ｂに分流して放電させることができ、このため出力回路５０ＡのトランジスタＭＰ８のボディダイオードＤ１の逆回復時間を短くすることができる。回生電流が多いほど蓄積電荷の放電に要する時間が長くなるが、これに対応することができる。
【００２６】
次に、図２の時刻ｔ４に至ると、入力端子ＩＮがＨレベルになり、ノードＮ１がＬレベルになり、ノードＮ３，Ｎ６がＨレベルになる。このため、ノードＮ８がＬレベルになり、駆動回路３０ＢトランジスタＭＮ８は遮断する。また、弱反転駆動回路４０ＡのトランジスタＭＮ３が導通して、ノードＮ５から電源ＶＬに向けて電流源Ｉ１を流し、そのノードＮ５を若干持ち下げる。このため、出力回路５０ＡのトランジスタＭＰ８が逆反転駆動され若干導通する。また、駆動回路３０ＡのトランジスタＭＮ１が導通する。そして、時間Ｔ１が経過して時刻ｔ５に至ると、遅延回路ＤＬ１の出力ノードＮ２がＬレベルに変化し、これによってノードＮ４がＨレベルになるので、トランジスタＭＮ２が導通して、ノードＮ５がＬレベルになり、トランジスタＭＰ８が完全導通する。
【００２７】
この場合も、前記と同様に、出力回路５０ＢのトランジスタＭＮ８が遮断するとともに、出力回路５０ＡのトランジスタＭＰ８が弱反転駆動により若干導通してから、時間Ｔ１の経過後、そのトランジスタＭＰ８がに本来の完全導通状態になる。弱反転駆動の時間Ｔ１は温度が高くなるほど長くなるので、温度とともに大きくなる出力回路５０Ｂに流れる回生電流を出力回路５０Ａに分流して放電させることができ、出力回路５０ＢのトランジスタＭＮ８のボディダイオードＤ２の逆回復時間を短くすることができる。
【００２８】
＜第２の実施例＞
図３に第２の実施例のＤ級増幅器の回路を示す。図１で説明した第１の実施例では、入力端子ＩＮの信号の論理が反転した後の時間Ｔ１の間は、弱反転駆動回路４０Ａ，４０Ｂが動作するため、若干電流が流れる。
【００２９】
そこで本実施例では、共通ネーブル端子ＥＮを設けて、共通イネーブル端子ＥＮがＨレベルのときは、オア回路ＯＲ１、アンド回路ＡＮＤ１がゲートを開いてインバータＩＮＶ１の出力信号を通過させ、且つＮＭＯＳトランジスタＭＮ９、ＰＭＯＳトランジスタＭＰ９が導通することで、弱反転駆動回路４０Ａ，４０Ｂが動作するが、イネーブル端子ＥＮがＬレベルのときは、アンド回路ＡＮＤ１、オア回路ＯＲ１がゲートを閉じ、且つトＮＭＯＳトランジスタＭＮ９、ＰＭＯＳトランジスタＭＰ９が遮断することで、弱反転駆動回路４０Ａ，４０Ｂが動作しないようにしたものである。
【００３０】
これにより、待機時に共通イネーブル端子ＥＮがＬレベルにセットされるようにしておけば、入力端子ＩＮの信号の反転に拘わらず弱反転駆動回路４０Ａ，４０Ｂが動作することはなく、携帯機器等のバッテリー寿命を長くすることができる。また、ＩＣの出荷時のテストにおいて、弱反転駆動回路４０Ａ，４０Ｂのジャンクションリーク等の不良品の選別を効果的に行うことができる。
【００３１】
＜第３の実施例＞
図４に第３の実施例のＤ級増幅器の回路を示す。本実施例では、共通イネーブル端子ＥＮの他に、個別イネーブル端子ＥＮ＿Ｈ，ＥＨ＿Ｌを設けて、共通イネーブル端子ＥＮがＨレベルのときに動作可能する弱反転駆動回路４０Ａ，４０Ｂを、個別イネーブル端子ＥＮ＿Ｈ，ＥＨ＿ＬをＬレベルにすることによって、それぞれ独立して停止できるようにしたものである。これによって、出力回路５０Ａ，５０Ｂの緊急停止時等に、ＣＰＵから弱反転駆動回路４０Ａ，４０Ｂを個別的直接的に制御できる。
【００３２】
＜その他の実施例＞
なお、弱反転駆動回路４０Ａ，４０Ｂの電流源Ｉ１，Ｉ２の電流としては、入力端子ＩＮに入力する信号の低域通過信号（つまり本Ｄ級増幅器によって最終的に得ようとしているアナログ信号の成分）から生成した電流を用いることができる。これによれば、電流源Ｉ１，Ｉ２の電流を必要最小限に抑え、弱反転駆動時に流れる電流を、動的に必要最小限に抑えることができる。
【符号の説明】
【００３３】
１０Ａ：ハイサイドバイアス電圧生成回路、１０Ｂ：ロウサイドバイアス電圧生成回路
２０Ａ：ハイサイデッドタイム生成回路、２０Ｂ：ロウサイデッドタイム生成回路
３０Ａ：ハイサイド駆動回路、３０Ｂ：ロウサイド駆動回路
４０Ａ：ハイサイド弱反転駆動回路、４０Ｂ：ロウサイド弱反転駆動回路
５０Ａ：ハイサイド出力回路、５０Ｂ：ロウサイド出力回路
ＩＮ：入力端子
ＯＵＴ：出力端子
ＥＮ：共通イネーブル端子
ＥＮ＿Ｈ、ＥＮ＿Ｌ：個別イネーブル端子
【図１】
0005744709.tif 000002
【図２】
0005744709.tif 000003
【図３】
0005744709.tif 000004
【図４】
0005744709.tif 000005
【図５】
0005744709.tif 000006
【図６】
0005744709.tif 000007
【図７】
0005744709.tif 000008