(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に直接或いはバッファ層を介して設けられた第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりも広いバンドギャップを有する第２の窒化物半導体層と、
前記第２の窒化物半導体層の上方に設けられた第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に設けられ、前記第３の窒化物半導体層よりも広いバンドギャップを有する第４の窒化物半導体層と、
前記第２の窒化物半導体層および前記第３の窒化物半導体層の間に設けられ、前記第２の窒化物半導体層および前記第３の窒化物半導体層よりも広いバンドギャップを有し、前記第２の窒化物半導体層および前記第３の窒化物半導体層を絶縁する第５の窒化物半導体層と、
前記第４の窒化物半導体層から前記第２および第５の窒化物半導体層の境界面まで設けられ、前記第２ないし前記第４の窒化物半導体層とオーミック接合を形成する第１電極と、
前記第４の窒化物半導体層の上に設けられ、前記第４の窒化物半導体層とオーミック接合を形成する第２電極と、
前記第１電極と前記第２電極との間に設けられた制御電極と、
前記制御電極と前記第３の窒化物半導体層との間に介装され、前記第３の窒化物半導体層および前記第４の窒化物半導体層の境界面を跨ぐゲート絶縁膜と、
前記第２電極を挟んで前記制御電極の反対側に形成され、かつ前記第３乃至第５の窒化物半導体層を貫通する開口部に設けられ、前記第２の窒化物半導体層とショットキー接合を形成する第３電極と、
を備えることを特徴とする窒化物半導体素子。
【請求項２】
半導体基板と、
前記半導体基板の上に直接或いはバッファ層を介して設けられた第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりも広いバンドギャップを有する第２の窒化物半導体層と、
前記第２の窒化物半導体層の上方に設けられた第３の窒化物半導体層と、  前記第３の窒化物半導体層の上に設けられ、前記第３の窒化物半導体層よりも広いバンドギャップを有する第４の窒化物半導体層と、
前記第２の窒化物半導体層および前記第３の窒化物半導体層の間に設けられ、前記第２の窒化物半導体層および前記第３の窒化物半導体層よりも広いバンドギャップを有し、前記第２の窒化物半導体層および前記第３の窒化物半導体層を絶縁する第５の窒化物半導体層と、
前記第４の窒化物半導体層から前記第２および第５の窒化物半導体層の境界面まで設けられ、前記第２ないし前記第４の窒化物半導体層とオーミック接合を形成する第１電極と、
前記第２の窒化物半導体層の上面から前記第３の窒化物半導体層の途中まで設けられ、前記第２の窒化物半導体層とショットキー接合を形成する第２電極と、
前記第２の電極の上に設けられ、前記第４の窒化物半導体層とオーミック接合を形成する第３電極と、
前記第１電極と前記第３電極との間に設けられた制御電極と、
を備えることを特徴とする窒化物半導体素子。
【請求項３】
前記第１電極は、前記第４の窒化物半導体層から前記第１の窒化物半導体層の途中まで設けられ、その底面及び側面の一部で前記第１の窒化物半導体層と接触してオーミック接合を形成し、
前記第２電極は、前記第３の窒化物半導体層の途中から前記第１の窒化物半導体層の途中まで設けられ、その底面及び側面の一部で前記第１の窒化物半導体層と接触してショットキー接合を形成していることを特徴とする請求項２に記載の窒化物半導体素子。
【請求項４】
前記第２の窒化物半導体層は、ｎ型の不純物元素がドーピングされた窒化物半導体からなることを特徴とする請求項１または２に記載の窒化物半導体素子。
【請求項５】
前記第５の窒化物半導体層は、ｐ型の窒化物半導体からなることを特徴とする請求項１ないし４のいずれかに記載の窒化物半導体素子。
【請求項６】
前記制御電極と前記第３の窒化物半導体層との間には、前記第３の窒化物半導体層および前記第４の窒化物半導体層の境界面を跨ぐゲート絶縁膜が介装されていることを特徴とする請求項２に記載の窒化物半導体素子。
【請求項７】
前記制御電極は、前記第４の窒化物半導体層の上に形成されたｐ型の窒化物半導体層の上に設けられていることを特徴とする請求項１または２に記載の窒化物半導体素子。
【請求項８】
半導体基板の上に直接或いはバッファ層を介して、第１の窒化物半導体層、前記第１の窒化物半導体層よりも広いバンドギャップを有する第２の窒化物半導体層、前記第２の窒化物半導体層よりも広いバンドギャップを有する第３の窒化物半導体層、前記第３の窒化物半導体層よりも狭いバンドギャップを有する第４の窒化物半導体層、および前記第４の窒化物半導体層よりも広いバンドギャップを有する第５の窒化物半導体層を順次積層し、前記第３の窒化物半導体層は前記第２の窒化物半導体層および前記第４の窒化物半導体層を絶縁し、
所定のパターンを有するフォトレジスト層を前記第５の窒化物半導体層の上に形成し、前記フォトレジスト層をマスクにしてエッチングを行い、それにより、底面に前記第４の窒化物半導体層が露出した第１の開口部を形成し、
前記第５の窒化物半導体層の表面、並びに前記第１の開口部の底面および側面を被覆するように、ゲート絶縁膜を形成し、
所定のパターンを有するフォトレジスト層を前記ゲート絶縁膜の上に形成し、前記フォトレジスト層をマスクにしてエッチングを行い、それにより、底面に前記第２の窒化物半導体層が露出した第２の開口部および第３の開口部を形成し、
前記フォトレジスト層を剥離した後、前記第２の開口部を充填するように第１電極を形成するとともに、前記第１の開口部と前記第３の開口部との間における前記第５の窒化物半導体層の上に第２電極を形成し、
前記第１電極及び前記第２電極に対してアニール処理を施し、それにより、前記第１電極が前記第２の窒化物半導体層、前記第４の窒化物半導体層および前記第５の窒化物半導体層とオーミック接合を形成し、前記第２電極が前記第５の窒化物半導体層とオーミック接合を形成し、
前記第１の開口部を充填するように前記ゲート絶縁膜の上に制御電極を形成するとともに、前記第３の開口部の底面に露出した前記第２の窒化物半導体層の上に第３電極を形成する、
ことを特徴とする窒化物半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、窒化物半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
近年の省エネルギー志向の高まりに伴い、電力変換回路の高効率化に注目が集まっている。電力変換回路は、発電・送電に適した形態の電力を、当該電力を消費する機器が使用しやすい形態へ変換する。電力変換回路として、例えばスイッチング電源やインバータ等が挙げられる。
【０００３】
電力変換回路には、一般的にパワー半導体素子と呼ばれる素子が回路の主要な素子として用いられている。このパワー半導体素子は、スイッチング動作により負荷への電力供給を制御する役割を果たしている。主にそのスイッチング時の損失の大小が電力変換回路の効率を大きく左右するため、パワー半導体素子の高性能化に対する研究が盛んに行われてきた。パワー半導体素子を構成する半導体材料には、シリコン（Ｓｉ）が長年使用されてきた。しかし、パワー半導体素子の性能はシリコンの材料特性によって制限される限界まで到達しつつある。
【０００４】
そこで、シリコンの材料特性による限界を超えるために、炭化シリコン（ＳｉＣ）や窒化物半導体などの、シリコンに代わる新しい材料を用いた素子の開発が行われている。これら新材料の共通の特徴は、禁制帯幅（バンドギャップ）が大きく、破壊電界強度が大きいという点である。このため、ＳｉＣやＧａＮであれば、シリコンではバイポーラ系のトランジスタしか使用できないような高電圧分野についても、スイッチング速度の速いユニポーラトランジスタを利用することが可能となる。その結果として、パワー半導体素子のスイッチング動作の際に発生する損失を低減できる。
【０００５】
また、新材料を用いることで、トランジスタだけでなく、ダイオードに対しても省エネルギー効果が期待される。トランジスタの場合と同様の理由で、シリコンではバイポーラ型のｐｎダイオードしか利用できないような高電圧分野でも、ユニポーラ型のショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）を利用できる。ショットキーバリアダイオードの方がｐｎダイオードに比べてスイッチング速度が速い。よって、スイッチング損失を低減することが可能となり、電力変換回路を低損失化することができる。
【０００６】
上記新材料の一つとして、窒化ガリウム（ＧａＮ）を中心とした窒化物半導体がある。この種の窒化物半導体の特徴は、材料を適当に選んでヘテロ構造を形成すると、そのヘテロ界面に高濃度かつ高移動度の２次元電子ガス（２ＤＥＧ：two Dimensional Electron Gas）が発生する点である。この２ＤＥＧをチャネルとして利用する電解効果型トランジスタが、ヘテロ構造電界効果型トランジスタ（ＨＦＥＴ：Hetero-structure Field Effect Transistor）である。このヘテロ構造電界効果型トランジスタは、高耐圧、低オン抵抗の特性を有し、窒化物半導体の特徴を最大限に引き出せるデバイスとして注目されている。
【０００７】
ところで、電力変換回路を構成する基本的な回路要素として、一般的にハーフブリッジと呼ばれる回路がある。ハーフブリッジ回路は、トランジスタ、及び該トランジスタと逆並列に接続されたダイオードからなる要素を２つ直列に接続したものである。このハーフブリッジ回路を単体もしくは複数並列に組み合わせることにより、各種のインバータ回路が実現される。
【０００８】
ハーフブリッジ回路のトランジスタは、ゲート端子に入力された信号に従ってスイッチング動作を行い、電力供給端子から負荷接続端子に接続された負荷への電力供給を制御する役割を果たす。一方、トランジスタに逆並列に接続されたダイオードは、一般的には還流ダイオードと呼ばれるものであり、電力制御の過程において、主にコイル負荷の場合に発生する帰還電力がトランジスタを破壊することを回避するために設けられている。このように、基本的なインバータ回路はトランジスタとダイオードが必ずペアとなっている。
【０００９】
窒化物半導体については、シリコンように安価で大口径（４インチ以上）の自立基板を入手することは困難である。このため、窒化物半導体素子用の基板は、通常、サファイア基板やシリコン基板上に、窒化物半導体をヘテロエピタキシャル成長することで得られる。
【００１０】
シリコン基板上に窒化物半導体結晶が形成された基板は、安価で大口径のシリコン基板が入手しやすいため、比較的安価に入手可能である。しかしながら、高品質のヘテロエピタキシャル結晶を得るために、高度で複雑な技術が用いられる。このため、このような基板を用いた場合でも、窒化物半導体素子の占める面積の増大が素子のコストに与える影響は、シリコン素子よりも著しい。
【００１１】
したがって、素子の占める面積（素子面積）を極力増やさずに、トランジスタ及び該トランジスタに逆並列に接続されたダイオードを集積する技術が求められている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−２７３７９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明が解決しようとする課題は、素子面積の増加を可及的に抑制しつつ、トランジスタ及び該トランジスタに逆並列に接続されたダイオードを集積することが可能な窒化物半導体素子およびその製造方法を提供することである。
【課題を解決するための手段】
【００１４】
一実施形態による窒化物半導体素子は、
半導体基板と、
前記半導体基板の上に直接或いはバッファ層を介して設けられた第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりも広いバンドギャップを有する第２の窒化物半導体層と、
前記第２の窒化物半導体層の上方に設けられた第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に設けられ、前記第３の窒化物半導体層よりも広いバンドギャップを有する第４の窒化物半導体層と、
前記第２の窒化物半導体層および前記第３の窒化物半導体層の間に設けられ、前記第２の窒化物半導体層および前記第３の窒化物半導体層よりも広いバンドギャップを有し、前記第２の窒化物半導体層および前記第３の窒化物半導体層を絶縁する第５の窒化物半導体層と、
前記第４の窒化物半導体層から前記第２および第５の窒化物半導体層の境界面まで設けられ、前記第２ないし前記第４の窒化物半導体層とオーミック接合を形成する第１電極と、
前記第４の窒化物半導体層の上に設けられ、前記第４の窒化物半導体層とオーミック接合を形成する第２電極と、
前記第１電極と前記第２電極との間に設けられた制御電極と、
前記制御電極と前記第３の窒化物半導体層との間に介装され、前記第３の窒化物半導体層および前記第４の窒化物半導体層の境界面を跨ぐゲート絶縁膜と、
前記第２電極を挟んで前記制御電極の反対側に形成され、かつ前記第３乃至第５の窒化物半導体層を貫通する開口部に設けられ、前記第２の窒化物半導体層とショットキー接合を形成する第３電極と、を備える。
【図面の簡単な説明】
【００１９】
【図１】第１の実施形態による窒化物半導体素子の模式的な断面図である。
【図２Ａ】第１の実施形態による窒化物半導体素子の製造方法を説明するための工程断面図である。
【図２Ｂ】図２Ａに続く、第１の実施形態による窒化物半導体素子の製造方法を説明するための工程断面図である。
【図３】第１の実施形態の変形例による窒化物半導体素子の模式的な断面図である。
【図４】第２の実施形態の第１の変形例による窒化物半導体素子の模式的な断面図である。
【図５】第２の実施形態の第２の変形例による窒化物半導体素子の模式的な断面図である。
【図６】第２の実施形態の第３の変形例による窒化物半導体素子の模式的な断面図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照しながら、本発明に係る２つの実施形態について説明する。第１の実施形態では、ソース電極とアノード電極は離間した状態に設けられており、第２の実施形態では、ソース電極とアノード電極は一体的に設けられている。
【００２１】
（第１の実施形態）
図１は、第１の実施形態による窒化物半導体素子の模式的な断面図を示している。
【００２２】
図１に示すように、本実施形態による窒化物半導体素子は、半導体基板（Ｓｉ基板）１と、バッファ層２と、このバッファ層２の上に順次積層された窒化物半導体層３〜７と、ソース電極８と、ドレイン兼カソード電極９と、ゲート電極１１と、アノード電極１２とを備えている。
【００２３】
本実施形態による窒化物半導体素子は、ヘテロ構造電界効果型トランジスタを有するＨＦＥＴ部と、ショットキーバリアダイオードを有するダイオード部とに分かれる。
【００２４】
ＨＦＥＴ部は、窒化物半導体層５より上の半導体層（窒化物半導体層６，７）、ソース電極８、ドレイン兼カソード電極９、およびゲート電極１１から構成される。ダイオード部は、窒化物半導体層５より下の半導体層（窒化物半導体層３，４）、アノード電極１２、およびドレイン兼カソード電極９から構成される。
【００２５】
ＨＦＥＴ部では、窒化物半導体層６と窒化物半導体層７との界面に発生する二次元電子ガスをチャネルとして利用する。ダイオード部では、窒化物半導体層３と窒化物半導体層４との界面に発生する二次元電子ガスを利用する。ダイオード部が高移動度の二次元電子ガスを利用することで、ショットキーバリアダイオードの順方向の電圧降下を小さくすることができる。
【００２６】
以下、上記の各構成要素について詳しく説明する。
【００２７】
バッファ層２は、応力の緩和、結晶欠陥および転位の低減により、半導体基板１上に高品質の窒化物半導体層を積層するために設けられる層である。このバッファ層２は、例えば、１種類の窒化物半導体（ＡｌＧａＮ等）から構成されてもよいし、あるいは、複数種類の窒化物半導体の薄層を交互に積層した多層構造（ＡｌＧａＮ／ＧａＮ，ＡｌＮ／ＧａＮ等）により構成されてもよい。
【００２８】
窒化物半導体層３は、バッファ層２の上に設けられている。この窒化物半導体層３は、アンドープの窒化物半導体（例えばＧａＮ）からなる。なお、窒化物半導体層３はバッファ層２を介さずに半導体基板１の上に直接設けられてもよい。
【００２９】
窒化物半導体層４は、窒化物半導体層３の上に設けられ、窒化物半導体層３よりも広いバンドギャップを有する。この窒化物半導体層４は、アンドープ又はｎ型の窒化物半導体（例えばＡｌＧａＮ）からなる。
【００３０】
窒化物半導体層６は、窒化物半導体層４の上方に設けられており、アンドープの窒化物半導体（例えばＧａＮ）からなる。
【００３１】
窒化物半導体層７は、窒化物半導体層６の上に設けられ、窒化物半導体層６よりも広いバンドギャップを有する。この窒化物半導体層７は、アンドープ又はｎ型の窒化物半導体（例えばＡｌＧａＮ）からなる。
【００３２】
窒化物半導体層５は、窒化物半導体層４および窒化物半導体層６の間に設けられ、窒化物半導体層４および窒化物半導体層６を絶縁する。この窒化物半導体層５は、ＨＦＥＴ部とダイオード部とを絶縁する素子分離層として機能し、その主な役割は、ソース電極８と、ダイオード部の二次元電子ガスとの短絡を防ぐことである。
【００３３】
なお、窒化物半導体層５は、例えばアンドープのＡｌＮからなる。より詳しくは、窒化物半導体層５は、窒化物半導体層４及び６よりも広いバンドギャップを有するアンドープの窒化物半導体からなる。
【００３４】
また、窒化物半導体層５は、ｐ型の窒化物半導体（ＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ等）からなるようにしてもよい。ｐ型の窒化物半導体を用いることで、窒化物半導体層４との格子不整合が小さい材料を用いることができる。このため、窒化物半導体層５を厚くし、絶縁性能を向上させることができる。さらに、窒化物半導体層５が窒化物半導体層６及び７の界面に発生する二次元電子ガスを引き寄せるため、ヘテロ構造電界効果型トランジスタの閾値電圧を上げる効果も得られる。
【００３５】
ドレイン兼カソード電極９は、ヘテロ構造電界効果型トランジスタのドレイン電極とショットキーバリアダイオードのカソード電極を兼ねた電極である。このドレイン兼カソード電極９は、図１に示すように、窒化物半導体層５，６及び７を貫通する開口部１３を充填するように設けられ、窒化物半導体層４，６及び７とオーミック接合を形成する。即ち、ドレイン兼カソード電極９は、窒化物半導体層７から窒化物半導体層４及び窒化物半導体層５の境界面まで設けられている。
【００３６】
ソース電極８は、ＨＥＦＴのソース電極であり、窒化物半導体層７の上に設けられ、窒化物半導体層７とオーミック接合を形成する。
【００３７】
なお、ソース電極８及びドレイン兼カソード電極９は、例えば、Ｔｉ／Ａｌからなる。
【００３８】
ゲート電極１１は、ＨＥＦＴのゲート電極であり、ドレイン兼カソード電極９とソース電極８との間に設けられ、窒化物半導体層６と窒化物半導体層７との界面に発生する二次元電子ガスの濃度を制御する。
【００３９】
本実施形態では、ゲート電極１１は、図１に示すように、ゲート電極１１は、窒化物半導体層７を貫通し窒化物半導体層６の途中まで形成された開口部１５を充填するように設けられており、さらに、ゲート電極１１と開口部１５との間にはゲート絶縁膜１７が介装されている。換言すれば、ゲート電極１１と窒化物半導体層６との間には、窒化物半導体層６および窒化物半導体層７の境界面を跨ぐゲート絶縁膜１７が介装されている。このように、ゲート電極１１の下に位置する窒化物半導体層７を除去しているため、ゲート電極１１の下方に二次元電子ガスは発生しない。よって、ヘテロ構造電界効果型トランジスタは、インバータに用いられるトランジスタに通常要求されるノーマリオフ型となる。なお、ゲート電極１１は、例えばＮｉを主成分とする金属からなる。
【００４０】
アノード電極１２は、ショットキーバリアダイオードのアノード電極であり、開口部１４に設けられ、窒化物半導体層４とショットキー接合を形成する。開口部１４は、ソース電極８を挟んでゲート電極１１の反対側に形成されており、窒化物半導体層５，６及び７を貫通する。アノード電極１２は、例えばＮｉを主成分とする金属からなる。アノード電極１２は、開口部１４の側面に接触しないように、開口部１４の底面に露出した窒化物半導体層４の上に形成されている。
【００４１】
上記のように、本実施形態では、ヘテロ構造電界効果型トランジスタを構成するＨＦＥＴ部と、ショットキーバリアダイオードを構成するダイオード部とを素子分離層（窒化物半導体層５）の上下にそれぞれ形成する。これに加えて、ドレイン電極とカソード電極を一体的に設けるとともに、アノード電極を、ソース電極を挟んでゲート電極の反対側に設ける。これにより、素子面積を大きく増加させることなく、トランジスタ及び該トランジスタに逆並列に接続されたダイオードを集積することができる。即ち、本実施形態によれば、素子面積の小さいトランジスタとダイオードの混載素子を提供することができる。
【００４２】
なお、ダイオード部のアノード及びカソード間の導通は二次元電子ガスを利用する場合に限らず、ｎ型の窒化物半導体を利用してもよい。即ち、窒化物半導体層３及び４に代えて、例えばｎ型のＧａＮからなる窒化物半導体層を設けてもよい。このようにバッファ層２の上に設けられる層は、少なくとも水平方向に導電性を有する窒化物半導体からなる層であればよい。
【００４３】
ここで、図１に示す窒化物半導体素子の製造方法について、図２Ａ，図２Ｂ及び図１を参照しつつ説明する。なお、各構成要素の詳細な説明は説明済みなので省略する。
【００４４】
まず、図２Ａ（１）に示すように、半導体基板１の上に直接或いはバッファ層２を介して、窒化物半導体層３〜７を順次積層する。これにより、窒化物半導体層３〜７を備えたエピタキシャルウエハを作製する。
【００４５】
次に、リソグラフィー技術を用いて、所定のパターンを有するフォトレジスト層（図示せず）を窒化物半導体層７の上に形成し、当該フォトレジスト層をマスクにしてエッチングを行う。これにより、図２Ａ（２）に示すように、底面に窒化物半導体層６が露出した開口部１５を形成する。なお、本工程のエッチングは、例えば塩素系ガス（Ｃｌ２等）を用いたドライエッチングとして行う。また、エッチング時間は、開口部１５の底面に窒化物半導体層６が露出するように調整する。
【００４６】
次に、図２Ａ（３）に示すように、窒化物半導体層７の表面、開口部１５の底面および側面を被覆するように、ゲート絶縁膜１７を形成する。このゲート絶縁膜１７の材料としては、例えばＳｉＯ２が挙げられる。また、ゲート絶縁膜１７の形成方法としては、プラズマＣＶＤ法やＬＰＣＶＤ法などが挙げられる。
【００４７】
次に、リソグラフィー技術を用いて、所定のパターンを有するフォトレジスト層（図示せず）をゲート絶縁膜１７の上に形成し、当該フォトレジスト層をマスクにしてエッチングを行う。これにより、図２Ｂ（４）に示すように、底面に窒化物半導体層４が露出した開口部１３および開口部１４を形成する。なお、本工程のエッチングは、開口部１５と同様に、例えば塩素系ガス（Ｃｌ２等）を用いたドライエッチングとして行う。また、エッチング時間は、開口部１３および１４の底面に窒化物半導体層４が露出するように調整する。
【００４８】
次に、図２Ｂ（５）に示すように、フォトレジスト層を剥離した後、開口部１３を充填するようにドレイン兼カソード電極９を形成するとともに、開口部１４と開口部１５との間における窒化物半導体層７の上にソース電極８を形成する。ドレイン兼カソード電極９及びソース電極８の形成は、例えばリフトオフ法による電極形成方法を用いて同時に行う。なお、ドレイン兼カソード電極９及びソース電極８は、オーミック接合を形成するために仕事関数が比較的小さい金属からなり、例えばＴｉ／Ａｌ／Ｎｉ／Ａｕの積層構造からなる。
【００４９】
次に、ドレイン兼カソード電極９及びソース電極８に対してアニール処理を施す。これにより、ドレイン兼カソード電極９が窒化物半導体層４、窒化物半導体層６および７とオーミック接合を形成し、かつ、ソース電極８が窒化物半導体層７とオーミック接合を形成する。なお、アニール処理は、例えば６００℃、１分間の条件で行う。
【００５０】
次に、図１に示すように、開口部１５を充填するようにゲート絶縁膜１７の上にゲート電極１１を形成するとともに、開口部１４の底面に露出した窒化物半導体層４の上にアノード電極１２を形成する。ゲート電極１１及びアノード電極１２の形成は、例えばリフトオフ法による電極形成方法を用いて同時に行う。なお、アノード電極１２は、ショットキー接合を形成するために仕事関数が比較的大きい金属からなり、例えばＮｉ／Ａｕの積層構造からなる。
【００５１】
上記の工程を経て、図１に示す窒化物半導体素子が作製される。上記のように、オーミック電極であるドレイン兼カソード電極９とソース電極８を形成した後に、ゲート電極１１及びアノード電極１２を形成する。これにより、ゲート電極１１及びアノード電極１２を形成した後にアニール処理を行う必要がなくなり、ショットキー接合を維持することができる。
【００５２】
また、上記の説明では、ヘテロ構造電界効果型トランジスタをノーマリオフ型として構成したがノーマリオン型として構成することも可能である。図３は本実施形態の変形例による窒化物半導体素子の模式的な断面図を示している。前述の図１との相違点の一つは、ゲート電極１１の構成である。本変形例では、ゲート電極１１は、窒化物半導体層７の上に形成されたゲート絶縁膜１０の上に設けられている。このゲート絶縁膜１０は、例えばＳｉＮからなる。また、窒化物半導体層７の上にゲート電極１１を直接形成した場合もノーマリオフ型となることが殆どである。なお、ノーマリオフ動作することが求められる場合には、ソース電極８とアノード電極１２の間に低耐圧のノーマリオフ型Ｓｉ−ＭＯＳＦＥＴを挿入し、カスコード接続を形成すればよい。本変形例においても、第１の実施形態と同様の効果を得ることができる。
【００５３】
（第２の実施形態）
次に、第２の実施形態による窒化物半導体素子について説明する。第２の実施形態と第１の実施形態との間の相違点の一つは、アノード電極とソース電極が一体的に設けられていることである。これにより、素子面積の増大をさらに抑制しつつ、トランジスタ及び該トランジスタに逆並列に接続されたダイオードを集積することが可能となる。
【００５４】
以下、図４を用いて、第２の実施形態による窒化物半導体素子について説明する。図４は、第２の実施形態による窒化物半導体素子の模式的な断面図を示している。
【００５５】
図４に示すように、本実施形態による窒化物半導体素子は、半導体基板（Ｓｉ基板）１と、バッファ層２と、このバッファ層２の上に順次積層された窒化物半導体層３〜７と、ソース電極８と、ドレイン兼カソード電極９と、ゲート電極１１と、アノード電極１２とを備えている。
【００５６】
以下、第２の実施形態について、第１の実施形態と同様の構成要素については詳しい説明を省略し、第１の実施形態との相違点を中心に説明する。
【００５７】
図４に示すように、アノード電極１２は、開口部１４の側面と接触するようにして開口部１４の途中まで形成されている。即ち、アノード電極１２は、開口部１４を途中まで充填するように設けられ、窒化物半導体層４とショットキー接合を形成する。このようにアノード電極１２は、窒化物半導体層４の上面から窒化物半導体層６の途中まで設けられている。
【００５８】
また、ソース電極８は、開口部１４を覆い且つアノード電極１２及び窒化物半導体層７と接するように形成されている。即ち、ソース電極８は、底面にアノード電極１２が露出した開口部１４を充填するように設けられ、窒化物半導体層７とオーミック接合を形成する。このようにソース電極８はアノード電極１２の上に設けられている。
【００５９】
なお、第２の実施形態ではヘテロ構造電界効果型トランジスタはノーマリオフ型として構成する必要がある。よって、ゲート電極１１は、図４に示すように、窒化物半導体層７を貫通し窒化物半導体層６の途中まで形成された開口部１５を充填するように設けられており、さらに、ゲート電極１１と開口部１５との間にはゲート絶縁膜１０が介装されている。換言すれば、ゲート電極１１と窒化物半導体層６との間には、窒化物半導体層６および窒化物半導体層７の境界面を跨ぐゲート絶縁膜１０が介装されている。このように、ゲート電極１１の下に位置する窒化物半導体層７を除去しているため、ゲート電極１１の下方に二次元電子ガスは発生せず、ヘテロ構造電界効果型トランジスタはノーマリオフ型となる。
【００６０】
上記のように第２の実施形態では、ソース電極８がアノード電極１２の上に一体的に設けられるため、素子面積の増加をさらに抑制することができる。その結果、さらに素子面積の小さいトランジスタとダイオードの混載素子を提供することができる。
【００６１】
次に、第２の実施形態に係る２つの変形例について説明する。いずれも第２の実施形態による上記効果を得ることができるものである。
【００６２】
（第１の変形例）
次に、図５を用いて第２の変形例による窒化物半導体素子について説明する。  図５は、本変形例による窒化物半導体素子の模式的な断面図である。
【００６３】
本変形例と第２の実施形態との相違点の一つは、ドレイン兼カソード電極９及びアノード電極１２の構造である。図５に示すように、開口部１３および１４は、窒化物半導体層４を貫通し、窒化物半導体層３の途中まで形成されている。
【００６４】
ドレイン兼カソード電極９は、窒化物半導体層７から窒化物半導体層３の途中まで設けられ、その底面及び側面の一部で窒化物半導体層３と接触してオーミック接合を形成している。また、アノード電極１２は、窒化物半導体層６の途中から窒化物半導体層３の途中まで設けられ、その底面及び側面の一部で窒化物半導体層３と接触してショットキー接合を形成している。
【００６５】
本変形例によれば、ショットキーバリアダイオードのオン電圧を低くすることができる。
【００６６】
（第２の変形例）
次に、図６を用いて第３の変形例による窒化物半導体素子について説明する。  図６は、本変形例による窒化物半導体素子の模式的な断面図である。
【００６７】
本変形例と第２の実施形態との相違点の一つは、ゲート電極１１の構造である。図６に示すように、開口部１５は形成されておらず、ゲート電極１１は、窒化物半導体層７の上に形成されたｐ型の窒化物半導体層１６の上に設けられている。このｐ型の窒化物半導体層１６は、例えば、ｐ型のＧａＮ又はｐ型のＡｌＧａＮからなる。
【００６８】
このように本変形例では、ゲート電極１１と窒化物半導体層７の間にｐ型の窒化物半導体層１６を介装することにより、窒化物半導体層７と窒化物半導体層１６の間にビルトインポテンシャルを発生させる。これにより、ヘテロ構造電界効果型トランジスタをノーマリオフ型とすることができる。
【００６９】
さらに、本変形例によれば、窒化物半導体層６及び７の界面に発生する二次元電子ガスの移動度を高く維持できるので、ヘテロ構造電界効果型トランジスタのオン抵抗を小さくすることができる。
【００７０】
以上、第２の実施形態に係る２つの変形例について説明した。これらの変形例は第１の実施形態で説明した窒化物半導体素子に適用することも可能である。
【００７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７２】
１  半導体基板
２  バッファ層
３，４，５，６，７  窒化物半導体層
８  ソース電極
９  ドレイン兼カソード電極
１０，１７  ゲート絶縁膜
１１  ゲート電極
１２  アノード電極
１３，１４，１５  開口部
１６  ｐ型の窒化物半導体層
【図１】
0005696083.tif 000002
【図２Ａ】
0005696083.tif 000003
【図２Ｂ】
0005696083.tif 000004
【図３】
0005696083.tif 000005
【図４】
0005696083.tif 000006
【図５】
0005696083.tif 000007
【図６】
0005696083.tif 000008