(57)【特許請求の範囲】
【請求項１】
セーベック／ペルティ効果を利用した熱−電気変換装置において、
（Ａ)  伝熱率の低い誘電体材料製の平坦な支持部材（１）と、
（Ｂ)  前記支持部材（１）の主面上に堆積されるドープした多結晶半導体材料製の層（３）と、
（Ｃ）前記ドープした多結晶半導体材料製の層（３）の両側を外部回路に接続する一対の金属製接点（４，５）と、
を有し、
前記ドープした多結晶半導体材料製の層（３）の材料のバルク導電率は、１．０Ω−１ｃｍ−１以上であり、前記ドープした多結晶半導体材料製の層（３）には、インシチュ(in situ)で様々なエネルギーでガスのイオンが注入され、前記ガスのイオンは、窒素ガス、フッ素ガス、酸素ガス、周期律表のグループ０の元素のガスからなる群から選択されたガスのイオンであり、
前記一対の金属接点（４，５）に対応する一対の主面は、異なる温度に設定される
ことを特徴とするセーベック／ペルティ効果を利用した熱−電気変換装置。
【請求項２】
前記ドープした多結晶半導体材料製の層（３）は、バルク内を均一に分散するフォノン散乱中心を有し、
前記フォノン散乱中心は、前記様々なエネルギと濃度で注入された元素と前記多結晶材料の半導体との化学化合物の噴散、化学結合、分離により生成される
ことを特徴とする請求項１記載の熱−電気変換装置。
【請求項３】
前記ドープした多結晶半導体材料製の層（３）へのガスのイオン注入は、前記層（３）の表面上に均一厚さで堆積された犠牲層を介して実行される
ことを特徴とする請求項１記載の熱−電気変換装置。
【請求項４】
前記ドープした多結晶半導体材料製の層（３）は、複数あり、
前記支持部材（１）を構成する低伝熱性の誘電体層（２）と前記ドープした多結晶半導体材料製の層（３）とは、交互に積層されて、平行六面体積層体を構成し、
前記一対の金属製接点（４，５）は、前記平行六面体積層体の両側に配置され、
前記一対の金属製接点（４，５）は、前記複数のドープした多結晶半導体材料製の層（３）を並列接続する
ことを特徴とする請求項１記載の熱−電気変換装置。
【請求項５】
前記ドープした多結晶半導体材料製の層（３）の材料は、厚さが１００ｎｍと１．０μｍの間で、１．０×１０１６ａｔｏｍｓ／ｃｍ２の濃度のボロンでドーピングされ、５０−１２０ＫｅＶの間のエネルギーで、イオン濃度が、１．０×１０１６と５．０×１０１６ｉｏｎｓ／ｃｍ２となるよう、複数回ヘリウムイオンが注入される
ことを特徴とする請求項１記載の熱−電気変換装置。
【請求項６】
前記複数回ヘリウムイオンが注入されたドープした多結晶半導体材料製の層（３）は、８００℃と９００℃の間の温度で、１時間以上熱処理されて形成されたものである
ことを特徴とする請求項５記載の熱−電気変換装置。
【請求項７】
前記支持部材（１）は、単成分あるいは多成分のガラス、シリカ・エーロゲル、アンドープト・シリコン材料、低ドーパント濃度のシリコン材料、熱電変換装置の処理又は動作温度に耐えうる有機ポリマー材料からなるグループから選択された材料で形成される
ことを特徴とする請求項１記載の熱−電気変換装置。
【請求項８】
前記支持部材（１）は、有機ポリマー材料で形成される
ことを特徴とする請求項７記載の熱−電気変換装置。
【請求項９】
前記支持部材（１）は、引き延ばした有機ポリマー材料で形成される
ことを特徴とする請求項１記載の熱−電気変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セーベック／ペルティ効果を利用した熱−電気変換装置に関し、特に、基板上に、導電性材料層又は半導体性材料層を堆積し、それに電極を附属させた装置に関する。これらの装置は、通常のリソグラフあるいはセリグラフの技術と、平坦化技術(プレーナ技術)により形成できる。
【背景技術】
【０００２】
セーベック効果とは、熱電現象のことである。熱電現象とは、導体製あるいは半導体材製の棒に沿って存在する温度差により発電する現象をいう。この効果は、物理学者のトーマス・ジェー・セーベック(Thomas J. Seebeck)が１８２１年に発見したものでる。この熱電効果とは、温度差がある導電性の棒の両端に電位差が現れる現象である。異なる材料であるＡとＢ間に温度差Ｔ１、Ｔ２を持たせた接合部には、次式に示す電位差が表れる。
次式で示される電圧が発生する。
0005677713.tif 000002
ＳＡとＳＢは、材料Ａと材料Ｂに関連するセーベック係数(熱起電力とも称する)である。
電圧は、μＶ／Ｋのオーダーで発生する。セーベック係数は、材料と、その絶対温度と、その構造に依存する。セーベック効果は、異なる２つの材料から構成される回路（サーモカップル）の電位差を利用して温度差を測定する装置を製造する際にも、利用される。ある数の熱電対を直列に並べること(サーモパイル）により、電気エネルギーを生成することもできる。
【０００３】
顕微鏡的視点からすると、チャージ・キャリア（金属材料においては電子、半導体材料においては電子とホール、イオン材料においてはイオン)は、細長い導体の一方の端部の温度と他方の端部の温度が異なると、拡散する。高温にあるチャージ・キャリア（以下単に「キャリア」とも称する）は、低温領域に拡散するが、これは、低温の端部のキャリアの密度と、高温の端部のキャリアの密度が異なる為である。絶縁されたシステムにおいて、平衡状態は、拡散プロセスを介して温度が導体全体に均一になった時に、達せられる。キャリアの移動に起因して、熱エネルギーが再分散されることにより熱電流が流れる。この様な熱電流は、システムの温度が均一になった時に、ゼロとなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開パンフレット第２００９／１２５３１７号（特開２０１１−５１７１０９号公報）
【０００５】
２つの接合部が、一定温度差に維持されているシステムにおいて、熱電流は一定であり、その為キャャリアのフラックス(flux)は一定である。キャリアの移動度は、材料の格子内に存在する不純物に起因する散乱現象と構造欠陥と格子振動(格子振動を量子化した時の量子をフォノンと称する)により、減少する。その為、材料のセーベック係数は、不純物の濃度と、結晶構造欠陥の密度に、大きく依存する。それ以外にも材料中のフォノンス・ペクトルからの影響もある。他方で、局部的には、フォノンは、常に熱平衡状態にあるわけではない。フォノンは、温度傾斜に追従し、電子、他のキャリア、格子欠陥と相互作用することにより、エネルギーを失う。フォノン−電子の相互作用が支配的な場合には、フォノンは、電子を細長い導体の一部に追いやり、これによりエネルギーを喪失し、導電性フィルム内の電界形成に寄与する。この寄与は、フォノン−電子の散乱現象が支配的な温度領域にあっては、重要である。
Ｔ＝θＤ／５                                          （２）
ここで、θＤは、デバイ温度(Debye temperature)である。
θＤ以下の温度においては、エネルギーを移送するフォノンが少なくなり、
θＤ以上の温度においては、フォノンはエネルギーを失う。その原因は、フォノン同士の連続する衝突であり、フォノンと電子の連続する衝突ではない。
【０００６】
材料の熱−電係数を次式で定義する。
Ｚ＝Ｓ２δ／κ                                       （３）
ここで、κは材料の伝熱率であり、δは導電率である。
【０００７】
技術的観点からすると、セーベック／ペルティ効果を利用した熱−電気変換装置は、商業的応用例において重要であると考えられて来た。熱電子発電装置で生成される熱の半分以上は、低いエンタルピー(enthalpy)熱として、現在失われている。約１５００万ＭＷが、エネルギー変換の過程のみで失われている。この様な低エンタルピー熱の一部でも電気に変換できるセーベック発電機を利用することにより、エネルギー不足の問題に大きな影響を与えることができる。
【０００８】
熱電気的に活性な材料からなる発電素子の候補は、比較的低い熱−電係数しか有さない。例えば、ｎ型シリコン製のフィルムで５×１０１５のＡｓ原子／ｃｍ３でドーピングしたものは、室温でＺ＝１０−３Ｋ−１である。ＺＴ＝１の値は、高価な材料でしか得られない。その材料の一例は、Ｂｉ２Ｔｅ３、Ｓｂ又はＳｅ又はその合金である。実際には、金に糸目をつけない場合（例、宇宙船における熱電発電の場合）を除いて、低コストで多量に入手できる材料を利用した熱電子発電機においては、熱パワーを電気パワーに変換する効率は、せいぜい７％である。これに対し、タービン・エンジンは、熱エネルギーの２０％を電気エネルギーに変換できる。
【０００９】
近年様々な文献に、大幅に小型化し粗い表面を有するシステム(横方向の寸法が２０ｎｍのシリコン製ナノワイヤー)が、極めて高い熱電（Ｚ）係数を示すことが紹介されている。Ｚ係数を上げることは、導電性ナノワイヤーの表面でフォノンが大きく散乱することにより引き起こされる電子とフォノンの平均自由行程係数の間の「デカプリング("decoupling")」により得られる。特に、低周波（長波長)の音響フォノン（acoustic phonon）から得られる伝熱率への大きな寄与は、ほぼ完全に取り除かれ、ワイヤーの断面よりも長い波長のフォノンの密度は、その材料中ではゼロである。従って、シリコンの伝熱率は、１５０Ｗｍ−１Ｋ−１（室温で、大型のＳｉに対し）から、１．６Ｗｍ−１Ｋ−１（室温で、断面が２０ｎｍのＳｉ製のナノワイヤに対し）に落ちる。しかし、シリコン製のナノワイヤーで形成されたこれらのテスト装置は、大量生産には不向きである。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１には、周期律表のＩＶ族に属する元素又はその合金からなるナノワイヤーの製造方法が記載されている。この方法は、数十ｎｍの高度なリソグラフ技術を用いずに、フォノンと電子の平均自由工程を変えるようナノワイヤーの表面粗さを制御して、ナノワイヤーのバルク内で生成されるinner cavityの表面をも利用するものである。
特許文献１は、ナノサイズの細長い構造を製造するのに用いられる従来の製造方法よりも単純な方法を開示する。この方法は、依然として、多結晶シリコンの使用、さらには単結晶シリコンよりも効率的（セーベック効果の利用に対し）ではない材料の使用に加えて、リソグラフ処理、異方性エッチング、真空中での等方性堆積プロセスを必要とする。
【課題を解決するための手段】
【００１１】
本発明により、セーベック／ペルティ効果を利用した熱−電気変換装置の効率的構造が見い出された。この構造は、多結晶材料（例、多結晶シリコン）を用いて形成され、ナノ結晶材料とほぼ等しいセーベック係数を有し、大幅に伝熱率を低減できる。多結晶材料のこの特長により、本発明の活性構造体を実現するのに極めて有効となる。この製造には、多結晶材料のリソグラフによるパターニングを必要とせず、またナノ構造の活性材料も必要もない。かくして、セーベック／ペルティ効果を利用した熱−電気変換装置の製造を大幅に単純化し、商業ベースでの製造が可能となり、更に熱変換効率も向上できる。
【００１２】
一実施例によれば、セーベック／ペルティ効果を利用した熱−電気変換装置は、積層体とその上に堆積されたフィルムから構成される。この積層体においては、積層する数は、基本的には無限である。積層体は、十分低い伝熱率の材料製の誘電体基板で構成される。フィルムは、多結晶の半導体材料製で、例えば、シリコン、ゲルマニュームあるいはそれらの合金で、そのバルク抵抗率が１Ωｃｍ以下となるようドーピングされる。半導体材料の導電性フィルムが、ＣＶＤ、ＬＰＣＶＤ等で堆積される。その厚さは、従来装置の様に数十ｎｍである必要はなく、一般的に２００−６００ｎｍでよい。半導体材料製のフィルムは、基板上に堆積された後に処理されるが、リソグラフィー技術で、ナノ又はマイクロのスケールで規制されるようなパターンニングは必要ではない。
【００１３】
多結晶半導体材料製の層の堆積後の処理は、結晶格子を破損させ、格子欠陥の均一分散を、堆積しドーピングした半導体材料製のフィルムのバルク内に、生成し、散乱中心（scattereing centers）を形成する。この散乱中心は、フォノン散乱を促すサイズとチャージの状態を有するが、処理済みの半導体材料製のフィルムのバルク内で、電子の導電性を大幅に変更させることはない。
【００１４】
基本的に、ドーピング以外に、これはガス相で実行されるか、ボロンあるいは他の適宜のドーパントの注入（ここでドーパント濃度は、半導体材料に対して十分に高い導電性（通常、１Ωｃｍのバルク抵抗に対応する)であるが、）により実行されるかを問わず、有効な散乱中心を生成するための堆積後の処理は、比較的大量なイオン注入を含む。その際のイオンは、以下の一般的基準に基づいて選択される。
（ａ)  非反応性の化学種。
これは、半導体の結晶格子からのガスとして連続的に拡散できるもので、希ガスのイオン例えばヘリウムイオンである。
（ｂ）  格子欠陥を生成する半導体材料と反応する化学種のイオン。
格子欠陥は、散乱中心として機能し、ガス状の半導体の結晶格子内には滞留しない。滞留しない理由は、結晶格子内にトラップされたイオンの少なくとも一部は、半導体材料のバルク内に生成された格子欠陥又は予め存在する格子欠陥の「デコレーション(decorations)」として、放出するからである。このイオンの一例は、フッ素イオンあるいは窒素イオンである。
（ｃ)  ナノサイズの分離（nanosized segregation）を生成する半導体材料と反応する化学種のイオンで、例えば、酸素イオンである。
イオン注入処理は、４０ｋｅＶと１２０ｋｅＶの間の様々なエネルギーで行われ、その後８００℃−９５０℃の間の温度の処理が、１時間最長７時間行われる。
【００１５】
散乱中心を生成するために選択されたイオンを注入するステップの前に、犠牲層が、ドープした半導体層の注入表面上に、堆積される。犠牲層は、以下の２つの機能を有する。
（ａ)  不純物による半導体の汚染防止。この様な不純物は、ドープした半導体層の表面上に存在し、イオン注入の間、反跳現象（recoil phenomena）により半導体材料中にトラップされている。
（ｂ)  加速したイオンを減速させるようなダイヤフラム(diaphragm)を構成すること。ダイヤフラムは、堆積した半導体層の一部にある結晶格子に対するイオン注入による損傷により引き起こされる格子の変更（lattice modifications ）の均一性を、向上させる。このドープした半導体層の結晶格子内に生成される浅い表面の損傷の均一性の条件は、優先的なフォノン移動パス(privileged phonon migration path)が存在しないようにするために重要である。言い換えると、堆積後処理の終了後、半導体材料層のバルク内に熱のバイパス・パス(heat by-pass paths)を無くすために重要である。
【００１６】
犠牲層は、半導体材料上に極均一な厚さで堆積又は成長した物質の層である。この様な犠牲層を生成する最も好ましい材料は二酸化シリコンである。しかし金属材料製あるいはポリマー材料製の層も、使用可能である。
【００１７】
低伝熱率の材料製の誘電体層が、複数の処理済みの半導体材料製の活性層の間に絶縁層として挿入される。絶縁層は、半導体材料層を堆積する基板を構成し、以下のグループに属する材料から構成される。即ち、単成分構成の又は多成分構成のガラス、二酸化シリコンのエーロゲル、アンドープ（又低濃度のドーパント）の単結晶又は多結晶シリコン、熱電変換装置の処理又は動作温度に耐えられる有機ポリマー材料、処理済みの半導体材料の活性層に必要な絶縁を提供する機械的、誘電性、伝熱率を有する材料からなるグループから選択される。
【００１８】
絶縁層の材料の低伝熱率の特性とその形状は、積層構造の低温側表面から高温側表面への方向に沿ったヒートブリッジとしての依然として残る動作を最小にするものでなければならない。そのためは、エーロゲルあるいは合成の拡張材料の様な細胞質（celluar）材料が好ましい。コンパクトな構造の別の基板材料は、スロット又はキャビティが積層構造の積層方向に対し直行する方向に存在して、熱伝導の等価断面積を減らすような材料である。積層構造の絶縁層あるいは基板層は、ラミネートした構造物、様々な材料の多層ウエハー、上記の材料の１つから構成されるウエハーで、別の材料層で全部がコーティングされたウエハーである。その一例は、多結晶シリコンのフィルムで数十ｎｍから数μｍの厚さでコーティングされたエーロゲルのモノリスである。
【００１９】
平行六面体の積層体の両端即ち処理済み半導体層と絶縁層を交互に重ねた積層体の両端は、積層体の積層方向において、熱電子変換装置の両端面に対応する。即ち、一方が低温端部表面で、他方が高温端部表面となる。
【００２０】
電気接続用の金属化層が、積層体の両端の表面に形成されて、処理済みの半導体層を外部回路に接続される。
【００２１】
積層体の両端に堆積された電気接続用の金属層は、積層されたあるいはパターン化された処理済みの半導体層の全てを並列に接続する。並列に接続された複数の層のグループと、積層体の第１側面上の金属層と、積層体の反対端部上の並列接続された層の別のグループに溶接された導電性ワイヤーにより直列接続される層のグループを規定する。これらが、層のグループの直列−並列のネットワークを構成し、最終的に熱電変換装置の両端の端子を介して外部回路に接続される。
【００２２】
この為、平行六面体の積層体の側面は、不動態化された誘電体層でコーティングされる。この誘電体層の上に、堆積した金属層からなる導電性ストリップが形成されて、互いに並列に接続された処理済みの半導体層のグループを直列に接続する。これは、積層体の両端上に規定される金属性の導電性ストリップにより形成される。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施例による処理済みの半導体材料層を有する実験室レベルのテスト構造体の断面図。
【図２】結晶格子に破壊的影響を及ぼす堆積後のイオン注入を繰り返し行った、ドープした多結晶シリコンの格子の損傷を計算したグラフ。縦軸：欠陥  横軸：深さ
【図３】ドープした多結晶シリコンを、Ｈｅ＋でイオン注入処理し、その後、Ａｒ中で９００℃で２時間熱処理した場合の電流−電圧特性を表す図。
【図４】ドープした多結晶シリコンを、Ｈｅ＋でイオン注入処理し、その後、Ａｒ中で９００℃で２時間熱処理した場合の電流−電圧特性を表す図。
【図５】本発明の一実施例によるセーベック／ペルティ効果を利用した熱−電気変換装置の基本構造を表す図。
【発明を実施するための形態】
【００２４】
本発明は、多結晶半導体材料製の堆積層から構成されるバルクの性能を開示する。本発明は、多結晶バルク内を移動するフォノンの散乱を引き起こす、即ち、フォノンが半導体材料中の熱伝導に寄与することを減らす優れた性能を得ることができる。従って、本発明は、セーベック係数を大きく増加させる。このことは、図１に示す構造体を用いて実験室レベルで確認したものである。
【００２５】
効率的なエネルギー変換装置の実行可能性(feasibility)を認証するために、サンプルを用意し、アンドープの単結晶のウエハーを支持基板として用いた。
【００２６】
基板の形成：図１において、単結晶シリコン・ウエファ１上に、二酸化シリコン製の低伝熱性の誘電体層２を８０ｎｍの厚さまで単結晶シリコン・ウエファ１のシリコンを熱酸化することにより成長させ、その上に、多結晶シリコンの薄いフィルム（ポリシリコン層）３を、４５０ｎｍの厚さまで化学蒸着(ＣＶＤ)により堆積した。その後、ポリシリコン層３を、ボロンを６０ｋｅＶでドーピングし、ドーパント濃度が２×１０１６ａｔｏｍｓ／ｃｍ２となった。
【００２７】
Ｈｅ+のイオン注入：ポリシリコン層３の上に、Ａｌ製の犠牲層を厚さ２３０ｎｍで堆積した。その機能は、次のとおりである。段落００１５にも記載している。
（ａ)  不純物による半導体の汚染防止。この様な不純物は、ドープした半導体層の表面上に存在し、イオン注入の間、反跳現象（recoil phenomena）により半導体材料中にトラップされている。
（ｂ)  堆積しドープしたポリシリコン層の浅い表面部分にある損傷（イオン注入による）により引き起こされる格子変更（lattice modifications ）の空間分布の均一性を、向上させる。
【００２８】
ウエハーに対し、Ｈｅ+のイオン注入を２回実施した。
（１)  第１回目のイオン注入は、９５ＫｅＶで、濃度が２．９７×１０１６ｃｍ−２であった。
（２)  第２回目のイオン注入は、５８ＫｅＶで、濃度が１．５×１０１６ｃｍ−２であった。
この格子損傷の計算結果を図２に示す。図２の英文字は以下を意味する。
Silicio：単結晶シリコン・ウエハー１
SiOx: シリリコン製の低伝熱性の誘電体層２
Poly: 多結晶シリコンの薄いフィルム（ポリシリコン層）３
Alluminio: 犠牲層
【００２９】
イオン注入後の熱処理：犠牲層のアルミを分解することにより取り除いた後、ヘリウム・イオンを注入したドープ済みポリシリコン層３を、９００℃で２時間アルゴン雰囲気で熱処理した。
【００３０】
電気接点の堆積：本発明の装置の活性半導体材料層の特性をテストするために、ドープしたポリシリコン層３の両端に、接点４、５を、５０ｍｍ離して形成した。同一構造で、ヘリウム・イオンをポリシリコン層３に注入していない基準サンプル(Ｒ)と、注入しているサンプル(Ｍ)の電流−電圧特性を決定した。ヘリウム・イオンの注入は、上記の製造プロセスの第１と第４のステップでのみ実行した。これは、一定電流を半導体材料層に沿って流し、両端における電位差を測定することにより、実施した。
【００３１】
２つのサンプルＲ，Ｍのセーベック係数は積分法で決定した。これは、２つの接点の端部の一方の温度をＴｃ＝３０℃にし、他方の電極(ＴＨ)の温度を３６℃から１２０℃まで変えて、発生した電位差Ｕｔｈを測定することにより、行った。
【００３２】
ΔＴ＝ＴＨ−ＴＣとすると、セーベック係数は、電位差曲線Ｕｔｈ（ΔＴ)の微分値に等しく、次式で表される。
Ｓ＝ｄＵｔｈ／ｄ（ΔＴ)
以下の表１においては、基準装置（サンプルＲ)と、本発明の一実施例による熱電変換装置（サンプルＭ)の電気抵抗値とセーベック係数値を表１で示す。  
表１              
電気抵抗                セーベック係数
サンプルＲ      １．８２ｍΩ×ｃｍ      ０．０７ｍＶ／Ｋ
サンプルＭ      １．４５ｍΩ×ｃｍ      ０．４３ｍＶ／Ｋ
【００３３】
サンプルＭの特性の傾向を図３に示す。その直線性は、接点の端部における金属と半導体の接合部のnonrectifying特性を表す。
サンプルＭに対する電位差曲線Ｕｔｈ（ΔＴ)対ＴＨを図４に示す。
【００３４】
基準サンプルＲのセーベック係数と、サンプルＭのセーベック係数の値を比較すると、本発明のサンプルＭの半導体材料層は、様々な注入条件で、ヘリウムイオンを繰り返し注入し、熱処理を行ったものである。セーベック係数は、基準サンプルＲに対し６倍に増加した結果、同一ドーピング濃度の単結晶シリコンのセーベック係数と同等となり、導電性は１．３倍になった。
フィルム（ポリシリコン層）３の導電率は、減少していないどころか、むしろ増加していることを考慮すると、セーベック係数の大幅な増加は、材料の伝熱率のフォノン成分の減少によるものである。このフォノン成分の減少を見積もることはできないが、伝熱率の値は、基準サンプルＲに比較して、変わらないように見えるが、サンプルＭの熱電子係数は５０倍となる。これは、ドープしたポリシリコンの半導体材料層を処理した結果である。
【００３５】
図５は、本発明の一実施例によるセーベック／ペルティ効果を利用した熱−電気変換装置の斜視図である。この装置は、平行六面体の形態をとる低伝熱性の誘電体層２である絶縁層と、ドープした多結晶半導体層３である活性層を交互に積層して形成される。これらは、多結晶層又は半導体材料層を堆積して形成した基板を構成する。
【００３６】
図に示した実施例においては、積層体の両端に即ちドープした多結晶半導体層３の接点表面上に金属化処理が行われた。金属化処理部分は、熱−電気変換装置の異なる温度の表面と一致し、他の装置に直列に接続される接点を構成する。他の装置は、互いに並列に接続された同一数の活性状態の処理済み半導体材料層より構成される。これが外部回路をセーベック／ペルティ効果を利用した熱−電気変換装置の外部回路に接続される。
【００３７】
以上の説明は、本発明の一実施例に関するもので、この技術分野の当業者であれば、本発明の種々の変形例を考え得るが、それらはいずれも本発明の技術的範囲に包含される。特許請求の範囲の構成要素の後に記載した括弧内の番号は、図面の部品番号に対応し、発明の容易なる理解の為に付したものであり、発明を限定的に解釈するために用いてはならない。また、同一番号でも明細書と特許請求の範囲の部品名は必ずしも同一ではない。これは上記した理由による。用語「又は」に関して、例えば「Ａ又はＢ」は、「Ａのみ」、「Ｂのみ」ならず、「ＡとＢの両方」を選択することも含む。特に記載のない限り、装置又は手段の数は、単数か複数かを問わない。
【符号の説明】
【００３８】
１  シリコン・ウエファ
２  低伝熱性誘電体層
３  ドープした多結晶半導体層
４，５  接点
【図１】
0005677713.tif 000003
【図２】
0005677713.tif 000004
【図３】
0005677713.tif 000005
【図４】
0005677713.tif 000006
【図５】
0005677713.tif 000007