(57)【特許請求の範囲】
【請求項１】
直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、
入力直流電圧ＶＤＣが同じ電圧であるｎ（ｎは自然数）個の互いに絶縁された３レベルの電圧を出力する逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと、
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの入力直流電圧ＶＤＣの２分の１あるいは３分の１の電圧ＶＤＣＳを入力直流電圧として前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと絶縁された３レベルの電圧を出力する逆変換装置ＩＮＶＵＳとを有し、
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと前記逆変換装置ＩＮＶＵＳとを直列従属接続し、
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎは交流電力の交流電力の１周期あたり１パルス電圧を出力し、
単相Ｕ相のＵ相出力交流電圧指令値ＶＵ＊が前記直流電圧ＶＤＣ×ｍ／２（ｍはｎ以下の整数）に達するときに前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎのＩＮＶＵｍが電圧を出力し、前記Ｕ相出力交流電圧指令値ＶＵ＊と前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの出力電圧との差電圧を前記逆変換装置ＩＮＶＵＳがパルス幅変調して出力し、
最大ＶＤＣ×ｎ＋ＶＤＣＳを出力することを特徴とする半導体電力変換装置。
【請求項２】
直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、
入力直流電圧ＶＤＣが同じ電圧であるｎ（ｎは自然数）個の互いに絶縁された３レベルの電圧を出力する逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと、
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの入力直流電圧ＶＤＣのｋ（ｋは４以上の自然数）分の１の電圧ＶＤＣＳを入力直流電圧として前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと絶縁された３レベルの電圧を出力するｌ（ｌは２以上の自然数）台の逆変換装置ＩＮＶＵＳとを有し、
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと前記逆変換装置ＩＮＶＵＳとを直列従属接続し、
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎが交流電力の交流電力の１周期あたり１パルス電圧を出力し、
単相Ｕ相のＵ相出力交流電圧指令値ＶＵ＊が前記直流電圧ＶＤＣ×ｍ／２（ｍはｎ以下の整数）に達するときに前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎのＩＮＶＵｍが電圧を出力し、前記Ｕ相出力交流電圧指令値ＶＵ＊と前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの出力電圧との差電圧を前記逆変換装置ＩＮＶＵＳがパルス幅変調して出力し、
最大ＶＤＣ×ｎ＋ＶＤＣＳ×ｋを出力することを特徴とする半導体電力変換装置。
【請求項３】
前記逆変換装置ＩＮＶＵＳの台数ｋ＝２のとき、前記入力直流電圧ＶＤＣＳを前記入力直流電圧ＶＤＣのｌ＝４分の１とすることを特徴とする請求項２記載の半導体電力変換装置。
【請求項４】
前記交流電力を三相ＵＶＷとし、請求項１または２の単相の半導体電力変換装置と同一の構成で互いに絶縁された半導体電力変換装置Ｕ、Ｖ、Ｗを有し、前記半導体電力変換装置Ｕ、Ｖ、Ｗで前記三相交流電力の一相分をそれぞれ出力することを特徴とする半導体電力変換装置。
【請求項５】
直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、
入力直流電圧ＶＤＣが同じ電圧であるｎ（ｎは自然数）個の互いに絶縁された５レベルの電圧を出力する逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと、
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの入力直流電圧ＶＤＣの４分の１の電圧ＶＤＣＳを入力直流電圧として前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと絶縁された５レベルの電圧を出力する逆変換装置ＩＮＶＵＳとを有し、
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと前記逆変換装置ＩＮＶＵＳを直列従属接続し、
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎが交流電力の１周期あたり１パルス電圧を出力し、
単相Ｕ相のＵ相出力交流電圧指令値ＶＵ＊が前記直流電圧ＶＤＣ×ｍ／２（ｍは前記ｎ以下の整数）に達するときに前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎのＩＮＶＵｍが電圧を出力し、前記Ｕ相出力交流電圧指令値ＶＵ＊と前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの出力電圧との差電圧を前記逆変換装置ＩＮＶＵＳがパルス幅変調して出力し、
最大ＶＤＣ×ｎ＋ＶＤＣＳを出力することを特徴とする半導体電力変換装置。
【請求項６】
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎを中性点クランプした逆変換装置とし、中性点電位変動の方向と出力電流の方向に従い、前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎのスイッチングパターンを決定することを特徴とする請求項５記載の半導体電力変換装置。
【請求項７】
前記交流電力を三相Ｕ、Ｖ、Ｗとし、請求項６の単相の半導体電力変換装置と同一の構成で互いに絶縁された半導体電力変換装置Ｕ、Ｖ、Ｗを有し、前記半導体電力変換装置Ｕ，Ｖ，Ｗで前記三相交流電力の一相分をそれぞれ出力することを特徴とする半導体電力変換装置。
【請求項８】
前記直流電圧ＶＤＣ、ＶＤＣＳをコンデンサとし、コンデンサ電圧がバランスするように前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎのパルス幅、および前記逆変換装置ＩＮＶＵＳの出力電圧を制御することを特徴とする請求項１、２、６、７記載の半導体電力変換装置。
【請求項９】
前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎを構成するスイッチング素子をシリコンを用いた半導体デバイスとし、前記逆変換装置ＩＮＶＵＳを構成するスイッチング素子をシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとすることを特徴とする請求項１、２、６、７、８記載の半導体電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、直流電力を交流電力に変換する逆変換装置を複数直列接続した半導体電力変換装置に関する。
【背景技術】
【０００２】
大電力を出力する半導体電力変換装置は高電圧を変換する必要があるため、耐電圧を確保する必要がある。従来においては、耐電圧を確保するために、変換器とトランスとを直列多重化する方法が用いられてきた。変換器とトランスとを直列接続して多重化することにより、正弦波に近い階段状の電圧波形を生成することができ、高調波を低減する効果も得られる。
【０００３】
従来の三相多重インバータ装置は、三相ハーフブリッジ回路を直列接続した構成が一般的である（例えば非特許文献１）。もしくは単相フルブリッジインバータを直列接続した回路を３つ用意し、三相負荷の入力にそれぞれ接続して三相としたものもある（例えば非特許文献２）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】「パワーエレクトロニクス回路」第１版、オーム社、２０００年１１月３０日、ｐ．１５３、ｐｐ.１６１〜１７１
【非特許文献２】「パワーエレクトロニクス入門」第４版、オーム社、２００６年９月１０日、ｐ．１８３
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の直列多重回路を交流負荷の駆動に用いる場合、出力電圧が完全な正弦波ではないため高調波が発生する。出力電圧をＰＷＭ（Pulse Width Modulation）波形にしてスイッチング周波数を上げれば高調波を低減できるが、高耐圧のスイッチング素子はスイッチング損失が大きく、スイッチング周波数には上限がある。このため、出力段に大きなフィルタを設置する必要があり、装置が大型化する。
【０００６】
本発明の実施形態は、運転周波数にかかわらず高調波の少ない電圧を出力でき損失を低減した小型の半導体電力変換装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の実施形態によれば、入力直流電圧ＶＤＣが同じ電圧であるｎ（ｎは自然数）個の互いに絶縁された３レベルの電圧を出力する逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと、前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの入力直流電圧ＶＤＣの２分の１あるいは３分の１の電圧ＶＤＣＳを入力直流電圧として前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと絶縁された３レベルの電圧を出力する逆変換装置ＩＮＶＵＳとを有し、前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと前記逆変換装置ＩＮＶＵＳとを直列従属接続し、前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎは交流電力の交流電力の１周期あたり１パルス電圧を出力し、単相Ｕ相のＵ相出力交流電圧指令値ＶＵ＊が前記直流電圧ＶＤＣ×ｍ／２（ｍはｎ以下の整数）に達するときに前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎのＩＮＶＵｍが電圧を出力し、前記Ｕ相出力交流電圧指令値ＶＵ＊と前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの出力電圧との差電圧を前記逆変換装置ＩＮＶＵＳがパルス幅変調して出力し、最大ＶＤＣ×ｎ＋ＶＤＣＳを出力する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る半導体電力変換装置を三相交流負荷を駆動するインバータとして適用した構成図。
【図２】本発明の実施形態に係る単相の半導体電力変換装置を構成する各々のインバータＩＮＶの一例を示す回路構成図。
【図３】本発明の実施例１におけるＵ相の半導体電力変換装置のＵ相電圧指令値ＶＵＤ＊の各段階に対するインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧波形図。
【図４】本発明の実施例１におけるＵ相の半導体電力変換装置のインバータＩＮＶＵＳのスイッチング素子のタイミングチャート。
【図５】本発明の実施例１におけるＵ相の半導体電力変換装置のＵ相電圧指令値ＶＵＤ＊の各段階に対するインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧とＩＮＶＵＳの充放電電荷量との波形図。
【図６】本発明の実施形態に係る実施例２の単相の半導体電力変換装置を構成する各々のインバータＩＮＶの一例を示す回路構成図。
【図７】本発明の実施形態に係る実施例２で出力電圧が−ＶＤＣ／２または＋ＶＤＣ／２のときに中性点電位変動を抑制するインバータＩＮＶのスイッチングパターンの選択方法を示すフローチャート。
【図８】本発明の実施例２におけるＵ相の半導体電力変換装置のＵ相電圧指令値ＶＵＤ＊の各段階に対するインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧波形図。
【図９】本発明の実施例２における三角波ｃａｒＵＡ１が最大値１で最小値０．５の場合のスイッチング素子のタイミングチャート。
【図１０】本発明の実施例２における三角波ｃａｒＵＡ２が最大値０．５で最小値０の場合のスイッチング素子のタイミングチャート。
【図１１】本発明の実施例２における三角波ｃａｒＵＢ１が最大値０．０で最小値−０．５の場合のスイッチング素子のタイミングチャート。
【図１２】本発明の実施例２における三角波ｃａｒＵＢ２が最大値−０．５で最小値−１．０のスイッチング素子のタイミングチャート。
【発明を実施するための形態】
【０００９】
（実施例１）
図１は本発明の実施形態に係る半導体電力変換装置を三相交流負荷を駆動するインバータとして適用した構成図である。三相交流Ｕ、Ｖ、Ｗに対応して、単相の半導体電力変換装置１１Ｕ、１１Ｖ、１１Ｗがそれぞれ設けられている。
【００１０】
Ｕ相の半導体電力変換装置１１Ｕは、１個の低電圧のインバータＩＮＶＵＳとｎ個の高電圧のインバータＩＮＶＵ１〜ＩＮＶＵＮとからなり、インバータＩＮＶＵＳは直流電圧ＶＤＣＵＳを入力とし、ＩＮＶＵ１〜ＩＮＶＵＮは直流電圧ＶＤＣＵ１〜ＶＤＣＵＮを入力とする。直流電圧ＶＤＣＵ１〜ＶＤＣＵＮは全て同じ電圧とし、直流電圧ＶＤＣＵＳは直流電圧ＶＤＣＵ１〜ＶＤＣＵＮの１／２または１／３とする。インバータＩＮＶＵ１〜ＩＮＶＵＮとＩＮＶＵＳとは出力を従属接続する。
【００１１】
図１ではインバータＩＮＶＵ１を最下段とし、インバータＩＮＶＵＳを最上段として従属接続している場合を示しているが、接続の順番はこれに限るものではなく、構成のし易さに応じて自由に変えてよい。この構成により、直流電圧ＶＤＣＵＳ、ＶＤＣＵ１〜ＶＤＣＵＮが、それぞれ交流電圧ＶＡＣＵＳ、ＶＡＣＵ１〜ＶＡＣＵｎに変換され、Ｕ相の半導体電力変換装置１１Ｕは、それぞれの電圧を加算した交流電圧ＶＡＣＵを出力する。
【００１２】
また、直流電圧ＶＤＣＵＳ、ＶＤＣＵ１〜ＶＤＣＵＮにおいて、有効電力を供給する場合は直流電圧ＶＤＣＵ１〜ＶＤＣＵＮの少なくとも１つは有効電力を供給できる直流電圧源であり、他の直流電圧源はコンデンサとしてもよい。系統連系する際の電圧調整装置として使用する場合は無効電力の供給のみでよく、全ての直流電圧源をコンデンサで構成することができる。このとき、直流電圧ＶＤＣＵＳは直流電圧ＶＤＣＵ１〜ＶＤＣＵＮの１／２または１／３より僅かながら大きい値とする。
【００１３】
Ｖ相の半導体電力変換装置１１Ｖ、Ｗ相の半導体電力変換装置１１Ｗもそれぞれ高電圧のインバータＩＮＶＶ１〜ＩＮＶＶｎと低電圧のインバータＩＮＶＶＳ、高電圧のインバータＩＮＶＷ１〜ＩＮＶＷｎと低電圧のインバータＩＮＶＷＳでＵ相と同じように従属接続で構成する。この構成により、Ｖ相では、直流電圧ＶＤＣＶＳ、ＶＤＣＶ１〜ＶＤＣＶｎが、それぞれ交流電圧ＶＡＣＶＳ、ＶＡＣＶ１〜ＶＡＣＶｎに変換され、Ｖ相の半導体電力変換装置１１Ｖは、それぞれの電圧を加算した交流電圧ＶＡＣＶを出力し、Ｗ相では、直流電圧ＶＤＣＷＳ、ＶＤＣＷ１〜ＶＤＣＷｎが、それぞれ交流電圧ＶＡＣＷＳ、ＶＡＣＷ１〜ＶＡＣＷｎに変換され、Ｗ相の半導体電力変換装置１１Ｗは、それぞれの電圧を加算した交流電圧ＶＡＣＷを出力する。これにより、三相交流負荷のＬＵ、ＬＶ、ＬＷをそれぞれ駆動する。
【００１４】
図２は、本発明の実施形態に係る単相の半導体電力変換装置１１Ｕ、１１Ｖ、１１Ｗを構成する各々のインバータＩＮＶの一例を示す回路構成図である。各々のインバータＩＮＶは、４つのスイッチング素子ＳＡ１、ＳＡ２、ＳＢ１、ＳＢ２と全スイッチング素子にそれぞれ逆並列される還流ダイオードＤＡ１、ＤＡ２、ＤＢ１、ＤＢ２とから成り、スイッチング素子ＳＡ１とスイッチング素子ＳＡ２とを従属接続したレグと、スイッチング素子ＳＢ１とスイッチング素子ＳＢ２を従属接続したレグとの２つのレグで構成されるフルブリッジインバータである。
【００１５】
スイッチング素子ＳＡ１、ＳＡ２で構成したレグは上段のインバータに接続され、スイッチング素子ＳＢ１、ＳＢ２で構成したレグは下段のインバータに接続される。図１のすべてのインバータＩＮＶは、図２に示す構成である。
【００１６】
高電圧のインバータＩＮＶＵ１〜ＩＮＶＵＮ、ＩＮＶＶ１〜ＩＮＶＶＮ、ＩＮＶＷ１〜ＩＮＶＷＮを構成する４つのスイッチング素子はシリコンを用いた半導体デバイスとし、直流電圧や負荷電流に応じてＩＧＢＴやＭＯＳ−ＦＥＴなどを用いる。４つの還流ダイオードもシリコンを用いた半導体デバイスとする。
【００１７】
低電圧のインバータＩＮＶＵＳ、ＩＮＶＶＳ、ＩＮＶＷＳを構成する４つのスイッチング素子はシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとし、直流電圧や負荷電流に応じてＩＧＢＴやＭＯＳ−ＦＥＴなどを用いる。４つの還流ダイオードもシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとする。
【００１８】
次に、このように構成された実施例１の作用を説明する。以下、コンバータ段数ｎ＝２の場合のＵ相インバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳを例として動作を説明する。このときの直流電圧は、インバータＩＮＶＵ１の直流電圧ＶＤＣＵ１とインバータＩＮＶＵ２の直流電圧ＶＤＣＵ２とは等しい直流電圧ＶＤＣとし、インバータＩＮＶＵＳの直流電圧ＶＤＣＵＳはＶＤＣの１／２とする。
【００１９】
インバータＩＮＶＵ１、ＩＮＶＵ２は、図２に示すようにフルブリッジ構成であるため、３レベルの電圧を出力する。つまり、ＶＤＣ、０、＋ＶＤＣの電圧を出力する。いま、インバータＩＮＶＵ１を例として、インバータＩＮＶＵ１を構成するスイッチング素子ＳＵ１Ａ１、ＳＵ１Ａ２、ＳＵ１Ｂ１、ＳＵ１Ｂ２の駆動方法を述べる。図２のスイッチング素子ＳＡ１、ＳＡ２、ＳＢ１、ＳＢ２がスイッチング素子ＳＵ１Ａ１、ＳＵ１Ａ２、ＳＵ１Ｂ１、ＳＵ１Ｂ２にそれぞれ対応している。
【００２０】
インバータＩＮＶＵ１は、スイッチング素子ＳＵ１Ａ１、ＳＵ１Ａ２、ＳＵ１Ｂ１、ＳＵ１Ｂ２のオン／オフによって３レベルの−ＶＤＣ、０、＋ＶＤＣの電圧を出力する。表１にインバータＩＮＶＵ１のスイッチングパターンの一例を示す。
【表１】
0005734672.tif 000002
【００２１】
表１は出力電圧を０→＋ＶＤＣ→０→−ＶＤＣ→０と遷移させるときのスイッチング素子のＯＮ／ＯＦＦ状態を示している。例えば、スイッチング素子ＳＵ１Ａ１とスイッチング素子ＳＵ１Ｂ２とがＯＮで、スイッチング素子ＳＵ１Ａ２とスイッチング素子ＳＵ１Ｂ１とがＯＦＦであれば、＋ＶＤＣの電圧を出力する。また、スイッチング素子ＳＵ１Ａ１がＯＮのときスイッチング素子ＳＵ１Ａ２はＯＦＦ、スイッチング素子ＳＵ１＿Ｂ１がＯＮのときスイッチング素子ＳＵ１＿Ｂ２はＯＦＦのように、必ず相補的に動作する。また、出力電圧を変化させるときに４つのスイッチング素子が同時にスイッチングすることはなく、必ずどちらかの上下アームのペアのみがスイッチングする。以上のインバータユニットの動作はインバータユニットＩＮＶＵＳ、ＩＮＶＵ２にも共通する。
【００２２】
次に、インバータＩＮＶＵＳも含めてＵ相の半導体電力変換装置全体の動作を説明する。まず、Ｕ相電圧指令値ＶＵ＊の最大値を２×インバータ段数２＋１＝５とし、アナログ値であるＵ相電圧指令値ＶＵ＊を５段階のデジタル値ＶＵＤ＊に変換する。図３は、Ｕ相の半導体電力変換装置のＵ相電圧指令値ＶＵＤ＊の各段階に対するインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧波形図であり、表２は実施例１におけるインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧タイミングを示す表である。
【表２】
0005734672.tif 000003
【００２３】
インバータＩＮＶＵ１、ＩＮＶＵ２は１周期に１パルス出力し、Ｕ相電圧指令値ＶＵＤ＊とインバータＩＮＶＵ１、ＩＮＶＵ２の出力電圧ＶＡＣＵ１、ＶＡＣＵ２との差をインバータＩＮＶＵＳの電圧指令値ＶＵＳ＊として出力する。これによって、インバータＩＮＶＵ１、ＩＮＶＵ２の合計出力電圧（ＶＡＣＵ、＋ＶＡＣＵ２）は階段状の波形となる。また、インバータＩＮＶＵＳはＰＷＭ波形を出力することによって、インバータＩＮＶＵＳの出力電圧ＶＡＣＵＳが電圧指令値ＶＵＳ＊になるように制御するので、Ｕ相の半導体電力変換装置は、Ｕ相電圧指令値ＶＵ＊に対しさらに精度良く一致する電圧を出力できる。
【００２４】
次に、インバータＩＮＶＵＳのＰＷＭ制御法を説明する。インバータＩＮＶＵＳを構成するスイッチング素子は、図２と同様にスイッチング素子ＳＵＳＡ１、ＳＵＳＡ２、ＳＵＳＢ１、ＳＵＳＢ２である。
【００２５】
図４は、本発明の実施例１におけるＵ相の半導体電力変換装置のインバータＩＮＶＵＳのスイッチング素子のタイミングチャートである。図４において、各スイッチング素子の動作状態は、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊はＵ相電圧指令値ＶＵ＊とインバータＩＮＶＵ１、ＩＮＶＵ２の出力電圧との差であり、連続した値として計算される。インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊は、図３に示すような波形となるが、図４では、説明を簡単にするため直線で示している。
【００２６】
あるキャリア周波数で生成される三角波ｃａｒＵＡと電圧指令値ＶＵＳ＊とが比較され、インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡより大きいときはスイッチング素子ＳＵＳＡ１がＯＮし、スイッチング素子ＳＵＳＡ２がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡより小さいときはスイッチング素子ＳＵＳＡ１がＯＦＦし、スイッチング素子ＳＵＳＡ２がＯＮする。
【００２７】
また、三角波ｃａｒＵＡと位相を１８０°ずらした三角波ｃａｒＵＢと電圧指令値ＶＵＳ＊とを比較し、電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢより大きいときはスイッチング素子ＳＵ１Ｂ１がＯＮしスイッチング素子ＳＵ１Ｂ２がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢより小さいときはスイッチング素子ＳＵ１Ｂ１がＯＦＦしスイッチング素子ＳＵ１Ｂ２がオンする。三角波ｃａｒの位相をレグごとに１８０°ずらすことによって、インバータＩＮＶＵＳの出力電圧波形は、図４のＶＡＣＵＳようになり、キャリア周波数の２倍の電圧波形を出力できる。
【００２８】
インバータＩＮＶＵＳをＰＷＭ制御して電圧出力した結果、インバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力を合計した出力電圧波形は正弦波に近くなる。インバータ段数が２段の場合、インバータＩＮＶＵ１、ＩＮＶＵ２のみの正のレベル数２に対し、各レベル間の電圧と最大電圧とをＩＮＶＵＳが出力するので、２×２＋１＝５レベルが正の電圧レベル数となり、負の電圧と０電圧を加えて、５×２＋１＝１１レベルの電圧が出力できる。つまり、インバータｎ段の場合は｛（ｎ×２＋１）×２＋１｝＝４ｎ＋３の電圧レベル数になる。
【００２９】
直流電圧ＶＤＣＵＳ、ＶＤＣＵ１〜ＶＤＣＵＮの一部または全ての直流電圧源がコンデンサで構成される場合、コンデンサの電圧をバランスさせる必要がある。  以下、直流電圧ＶＤＣＵ１、ＶＤＣＵ２の直流電圧源を有効電力供給する電圧源とし、直流電圧ＶＤＣＵＳの直流電圧源をコンデンサとしたとき、コンデンサの電圧をバランスさせる方法について説明する。
【００３０】
まず、図３の方法で電圧出力した場合について述べる。出力電圧と出力電流の向きによってコンデンサ電荷の充電、放電が決まる。出力電圧と出力電流を乗算した結果の極性が正であるときは、コンデンサ電荷が放電され、コンデンサ電圧が低下する。出力電圧と出力電流を乗算した結果の極性が負であるときは、コンデンサ電荷が充電され、コンデンサ電圧が上昇する。
【００３１】
負荷の力率が１であるとき、電流と電圧の位相は一致しているので、充放電電荷は図５のＱＵＳの波形で表わされる。波形ＱＵＳにおいて、ゼロより大きい正の面積が放電電荷量であり、ゼロより小さい負の面積が充電電荷量である。電圧をバランスさせるためには、充電電荷量と放電電荷量を一致させる必要があるが、図３の方法で電圧出力した場合、放電電荷量が充電電荷量を上回り、直流電圧ＶＤＣＵＳが低下する。
【００３２】
このとき、インバータＩＮＶＵ１が電圧をゼロにする時間ｔ３を遅らせ、インバータＩＮＶＵ２が電圧を出力する時間ｔ２を早めれば、直流電圧ＶＤＣＵＳのコンデンサへの充電電荷量が増加し、放電電荷量と充電電荷量を一致させることができる。
【００３３】
なお、インバータＩＮＶＵ１、ＩＮＶＵ２の電圧出力のタイミングを変えるため、電圧指令値ＶＵ＊とンバータＩＮＶＵ１、ＩＮＶＵ２の合計出力電圧（ＶＡＣＵ、＋ＶＡＣＵ２）の差が直流電圧ＶＤＣＵ１、ＶＤＣＵ２の１／２より大きくなる期間がある。このため、直流電圧ＶＤＣＵＳの直流電圧は直流電圧ＶＤＣＵ１、ＶＤＣＵ２の１／２より僅かながら大きい値とする必要がある。
【００３４】
以上の動作により、直流電圧ＶＤＣＵＳを一定に保つことができる。
【００３５】
以上、Ｕ相のインバータＩＮＶＵＳを例として動作方法を述べたが、Ｖ相、Ｗ相のインバータＩＮＶVＳ、ＩＮＶWＳもそれぞれの電圧指令値ＶＶ＊、ＶＷ＊に従ってＵ相インバータと同様に電圧を出力することになる。
【００３６】
このように、単相の半導体電力変換装置１１の各インバータＩＮＶＵＳ、ＩＮＶＵ１、ＩＮＶＵ２の動作により、出力電圧のレベル数が増大し高調波の小さい階段波形が得られる。同じ大きさの直流電圧を有するフルブリッジインバータが３段の場合には、出力電圧のレベル数はインバータ段数３×２＋１＝７レベルであるのに対し、本発明の実施例１のインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの３段構成では１１レベル出力でき高調波を低減できる。
【００３７】
さらに、電圧の高いインバータＩＮＶＵ１〜ＩＮＶＵＮは出力電圧が１周期のうちに１パルス電圧を出力するため、スイッチング回数が最小限で済み、スイッチングに伴う損失を抑制できる。直流電圧がインバータＶＤＣＵ１〜ＶＤＣＵＮに対し１／２と低いインバータＩＮＶＵＳは、素子耐圧の低いスイッチング素子で構成できる。ＰＷＭ制御などで高周波のスイッチングを行ったとしても、インバータ全体から見た損失は小さい。このように、複数の高電圧インバータＶＤＣＵ１〜ＶＤＣＵＮと１つの低電圧インバータＩＮＶＵＳとを組み合わせることによって、高調波が小さくかつ損失の小さい半導体電力変換装置が得られる。
【００３８】
加えて、インバータＩＮＶＵＳのスイッチング素子をスイッチング損失の小さいシリコンカーバイドやガリウムナイトライドを用いた半導体デバイスで構成することによって、電力損失のさらなる低減が可能である。つまり、スイッチング周波数を増大してさらに高調波を低減することもできる。シリコンカーバイドやガリウムナイトライド素子は高価であるが、使用する数はインバータＩＮＶＵＳのみに限定されるため全体の半導体素子数に比べて少なく、全体コストの上昇を抑えられる。
【００３９】
また、これらの単相の半導体電力変換装置をそれぞれ三相ＵＶＷに適用し、半導体電力変換装置Ｕ、Ｖ、Ｗで三相交流電力の一相分をそれぞれ出力するように構成できる。これにより、三相の半導体電力変換装置が得られる。
【００４０】
（実施例２）
次に、本発明の実施形態に係る半導体電力変換装置の実施例２について説明する。図６は、本発明の実施形態に係る実施例２の単相の半導体電力変換装置を構成する各々のインバータＩＮＶの一例を示す回路構成図である。この実施例２は、図２に示した実施例１に対し、スイッチング素子ＳＡ１、ＳＡ２、ＳＢ１、ＳＢ２に加え、スイッチング素子ＳＡ３、ＳＡ４、ＳＢ３、ＳＢ４を追加して設け、コンデンサＣＰ、ＣＮ及びクランプダイオードＤＡ５、ＤＡ６、ＤＢ５、ＤＢ６を追加して設けたものである。実施例１と同一要素には同一の符号を付し、重複する説明は省略する。
【００４１】
図６において、インバータＩＮＶは、２つのコンデンサＣＰ、ＣＮ、８つのスイッチング素子ＳＡ１、ＳＡ２、ＳＡ３、ＳＡ４、ＳＢ１、ＳＢ２、ＳＢ３、ＳＢ４、これらスイッチング素子ＳＡ１、ＳＡ２、ＳＡ３、ＳＡ４、ＳＢ１、ＳＢ２、ＳＢ３、ＳＢ４にそれぞれ逆並列される８つの還流ダイオードＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４、ＤＢ１、ＤＢ２、ＤＢ３、ＤＢ４と、さらにコンデンサＣＰ、ＣＮで作られる中性点に接続する４つのクランプダイオードＤＡ５、ＤＡ６、ＤＢ５、ＤＢ６で構成される。スイッチング素子ＳＡ１、ＳＡ２、ＳＡ３、ＳＡ４およびスイッチング素子ＳＢ１、ＳＢ２、ＳＢ３、ＳＢ４をそれぞれ従属接続する。これにより、２つのレグを構成するＮＰＣフルブリッジインバータとしている。図１のすべてのインバータＩＮＶは、図２に示したインバータ構成である。
【００４２】
図１において、三相交流負荷のＬＵ、ＬＶ、ＬＷをそれぞれ駆動するインバータの構成を述べる。インバータＩＮＶＵＳは直流電圧ＶＤＣＵＳを入力とし、ＩＮＶＵ１〜ＩＮＶＵＮは直流電圧ＶＤＣＵ１〜ＶＤＣＵＮを入力とする。直流電圧ＶＤＣＵ１〜ＶＤＣＵＮは全て同じ電圧とし、直流電圧ＶＤＣＵＳは直流電圧ＶＤＣＵ１〜ＶＤＣＵＮの１／４とし、インバータＩＮＶＵ１〜ＩＮＶＵＮとＩＮＶＵＳは出力を従属接続する。Ｖ相、Ｗ相もそれぞれインバータＩＮＶＶ１〜ＩＮＶＶＮとＩＮＶＶＳ、ＩＮＶＷ１〜ＩＮＶＷＮとＩＮＶＷＳとでＵ相と同じように従属接続で構成する。この構成により、直流電圧ＶＤＣＵＳ、ＶＤＣＵ１〜ＶＤＣＵＮが電圧ＶＡＣＵＳ、ＶＡＣＵ１〜ＶＡＣＵｎに変換され、それぞれの電圧を加算した交流電圧ＶＡＣＵを出力する。
【００４３】
次に、実施例２の半導体電力変換装置の動作を説明する。以下、コンバータ段数ｎ＝２の場合のＵ相インバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳを例として動作方法を述べる。このときの直流電圧は、インバータＩＮＶＵＳの直流電圧ＶＤＣＵＳがインバータＩＮＶＵ１、ＩＮＶＵ２の直流電圧ＶＤＣＵ１〜ＶＤＣＵＮの１／４である。
【００４４】
インバータＩＮＶＵ１、ＩＮＶＵ２はフルブリッジ構成であるため、直流電圧をＶＤＣとすると、５レベルの電圧を出力する。すなわち、−ＶＤＣ、−ＶＤＣ／２、０、＋ＶＤＣ／２、＋ＶＤＣの電圧を出力する。
【００４５】
次に、インバータＩＮＶＵ１を例として、構成されるスイッチング素子ＳＵ１Ａ１、ＳＵ１Ａ２、ＳＵ１Ａ３、ＳＵ１Ａ４、ＳＵ１Ｂ１、ＳＵ１Ｂ２、ＳＵ１Ｂ３、ＳＵ１Ｂ４の駆動方法を述べる。なお、図６のスイッチング素子ＳＡ１がＳＵ１Ａ１に、スイッチング素子ＳＡ２がＳＵ１Ａ２に、スイッチング素子ＳＡ３がＳＵ１Ａ３に、スイッチング素子ＳＡ４がＳＵ１Ａ４に、スイッチング素子ＳＢ１がＳＵ１Ｂ１に、スイッチング素子ＳＢ２がＳＵ１Ｂ２に、スイッチング素子ＳＢ３がＳＵ１Ｂ３に、スイッチング素子ＳＢ４がＳＵ１Ｂ４にそれぞれ対応している。
【００４６】
インバータＩＮＶＵ１はスイッチング素子ＳＵ１Ａ１、ＳＵ１Ａ２、ＳＵ１Ａ３、ＳＵ１Ａ４、ＳＵ１Ｂ１、ＳＵ１Ｂ２、ＳＵ１Ｂ３、ＳＵ１Ｂ４のオン／オフによって、５レベルの電圧を出力する。すなわち、−ＶＤＣ、−ＶＤＣ／２、０、＋ＶＤＣ／２、＋ＶＤＣの電圧を出力する。表３は実施例２におけるインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧タイミングを示す表である。
【表３】
0005734672.tif 000004
【００４７】
表３では、出力電圧ごとに決定されるスイッチング素子のＯＮ／ＯＦＦ状態を示しており、スイッチング素子のＯＮ／ＯＦＦ状態は９通りのスイッチングパターンから成る。また、スイッチング素子ＳＵ１Ａ１がＯＮのときはスイッチング素子ＳＵ１Ａ３はＯＦＦ、スイッチング素子ＳＵ１Ａ４がＯＮのときはスイッチング素子ＳＵ１Ａ２はＯＦＦ、スイッチング素子ＳＵ１Ｂ１がＯＮのときはスイッチング素子ＳＵ１Ｂ３はＯＦＦ、スイッチング素子ＳＵ１Ｂ４がＯＮのときはスイッチング素子ＳＵ１Ｂ２はＯＦＦのように必ず相補的に動作する。そして、０電圧の出力パターンは３通り、＋ＶＤＣおよび−ＶＤＣの出力パターンは２通りずつあり冗長性がある。
【００４８】
この冗長性を利用し、ＮＰＣインバータの中性点電位変動を抑制するようにスイッチングパターンを決定する。中性点電位が変動するのは、２つのレグの片方のみが中性点に接続されているときであり、出力電圧が−ＶＤＣ／２、＋ＶＤＣ／２のときである。中性点電位が変動する方向は接続されているレグと出力電流Ｉｏｕｔの方向で決定される。
【００４９】
出力電圧が−ＶＤＣ、＋ＶＤＣのときは中性点に電流が流入せず、スイッチングパターンは一意に決定される。
【００５０】
出力電圧が０のときはスイッチングパターン（１）〜（３）の３通りスイッチングパターンがあるが、１組のスイッチング素子のＯＮ／ＯＦＦで電圧が移行できるように、スイッチングパターン（１）を常に選択する。例えば出力電圧を０から＋ＶＤＣ／２へ変化させたいとき、スイッチングパターン（１）からスイッチングパターン（４）へはスイッチング素子ＳＵ１Ａ１とスイッチング素子ＳＵ１Ａ３との１組のみのスイッチングで移行できるが、スイッチングパターン（３）からスイッチングパターン（４）へはスイッチング素子ＳＵ１Ａ１とスイッチング素子ＳＵ１Ａ３、スイッチング素子ＳＵ１Ａ２とスイッチング素子ＳＵ１Ａ４、スイッチング素子ＳＵ１Ｂ２とスイッチング素子ＳＵ１Ｂ４の３組のスイッチングが必要となる。このように、スイッチングパターン（１）からスイッチングパターン（４）、（５）、（７）、（８）へは１組のスイッチング素子のＯＮ／ＯＦＦで移行でき、スイッチングの回数を最低限にできる。
【００５１】
図７は、本発明の実施形態に係る実施例２で出力電圧が−ＶＤＣ／２または＋ＶＤＣ／２のときに中性点電位変動を抑制するインバータＩＮＶのスイッチングパターンの選択方法を示すフローチャートである。
【００５２】
ここで、コンデンサＣＰの電位をＶＰ、コンデンサＣＮの電位をＶＮとし、出力電流Ｉｏｕｔがインバータから負荷に向かう方向を正方向とする。例えば、電位ＶＰが電位ＶＮより大きく、電流方向が正のときを考える。このとき、コンデンサＣＮに充電する方向に電流を流せば電位ＶＮが上昇し、中性点電位変動が抑制される。
【００５３】
コンデンサＣＰの電位ＶＰがコンデンサＣＮの電位ＶＮより大きいか否かを判定し（Ｓ１）、コンデンサＣＰの電位ＶＰがコンデンサＣＮの電位ＶＮより大きいときは、出力電流Ｉｏｕｔがインバータから負荷に向かう方向か否かを判定し（Ｓ２）、出力電流Ｉｏｕｔがインバータから負荷に向かう方向であるとき、電圧−ＶＤＣ／２を出力したいときはスイッチングパターン（７）を選択し、電圧＋ＶＤＣ／２を出力したいときはスイッチングパターン（４）を選択する（Ｓ３）。これにより、電位ＶＮが上昇する方向に電流が流れ、中性点電位変動が抑制される。
【００５４】
ステップＳ２の判定で、出力電流Ｉｏｕｔがインバータから負荷に向かう方向でないとき、電圧−ＶＤＣ／２を出力したいときはスイッチングパターン（８）を選択し、電圧＋ＶＤＣ／２を出力したいときはスイッチングパターン（５）を選択する（Ｓ４）。これにより、電位ＶＮが上昇する方向に電流が流れ、中性点電位変動が抑制される。
【００５５】
ステップＳ１の判定で、コンデンサＣＰの電位ＶＰがコンデンサＣＮの電位ＶＮより大きくないときは、出力電流Ｉｏｕｔがインバータから負荷に向かう方向か否かを判定し（Ｓ５）、出力電流Ｉｏｕｔがインバータから負荷に向かう方向であるとき、電圧−ＶＤＣ／２を出力したいときはスイッチングパターン（８）を選択し、電圧＋ＶＤＣ／２を出力したいときはスイッチングパターン（５）を選択する（Ｓ６）。これにより、電位ＶＮが下降する方向に電流が流れ、中性点電位変動が抑制される。
【００５６】
ステップＳ５の判定で、出力電流Ｉｏｕｔがインバータから負荷に向かう方向でないとき、電圧−ＶＤＣ／２を出力したいときはスイッチングパターン（７）を選択し、電圧＋ＶＤＣ／２を出力したいときはスイッチングパターン（４）を選択する（Ｓ７）。これにより、電位ＶＮが下降する方向に電流が流れ、中性点電位変動が抑制される。
【００５７】
このように、電位ＶＰ、電位ＶＮの大小と出力電流Ｉｏｕｔの方向に従ってスイッチングパターンを決定する。以上のインバータユニットの動作はインバータＩＮＶＵ１、ＩＮＶＵ２に共通する。
【００５８】
次に、インバータユニットＩＮＶＳも含めてＵ相インバータ全体の動作を説明する。まず、Ｕ相電圧指令値ＶＵ＊の最大値を８×インバータ段数２＋２＝１８とし、アナログ値であるＵ相電圧指令値ＶＵ＊を１８段階のデジタル値ＶＵＤ＊に変換する。
【００５９】
図８は、Ｕ相の半導体電力変換装置のＵ相電圧指令値ＶＵＤ＊の各段階に対するインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧波形であり、表４は、実施例２におけるインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧タイミングを示す表である。
【表４】
0005734672.tif 000005
【００６０】
インバータＩＮＶＵ１、ＩＮＶＵ２は１周期に１パルス出力し、Ｕ相電圧指令値ＶＵＤ＊とインバータＩＮＶＵ１、ＩＮＶＵ２の出力電圧ＶＡＣＵ１、ＶＡＣＵ２との差をインバータＩＮＶＵＳの電圧指令値ＶＵＳ＊として出力する。これによって、インバータＩＮＶＵ１、ＩＮＶＵ２の合計出力電圧（ＶＡＣＵ、＋ＶＡＣＵ２）は階段状の波形となる。また、インバータＩＮＶＵＳがＰＷＭ波形を出力することによって、Ｕ相の半導体電力変換装置は、Ｕ相電圧指令値ＶＵ＊に対しさらに精度良く一致する電圧を出力できる。
【００６１】
次に、インバータＩＮＶＵＳのＰＷＭ制御法を説明する。インバータＩＮＶＵＳを構成するスイッチング素子は、図６のように、スイッチング素子ＳＵＳＡ１、ＳＵＳＡ２、ＳＵＳＡ３、ＳＵＳＡ４、ＳＵＳＢ１、ＳＵＳＢ２、ＳＵＳＢ３、ＳＵＳＢ４である。
【００６２】
あるキャリア周波数で生成される４つの三角波ｃａｒＵＡ１、ｃａｒＵＡ２、ｃａｒＵＢ１、ｃａｒＵＢ２と電圧指令値ＶＵＳ＊とを比較し、スイッチング素子ＳＵＳＡ１、ＳＵＳＡ２、ＳＵＳＡ３、ＳＵＳＡ４、ＳＵＳＢ１、ＳＵＳＢ２、ＳＵＳＢ３、ＳＵＳＢ４のスイッチングパターンを決定する。電圧指令値ＶＵＳ＊の最大値を１．０、最小値を−１．０とすると、三角波ｃａｒＵＡ１は最大値１で最小値０．５、三角波ｃａｒＵＡ２は最大値０．５で最小値０、三角波ｃａｒＵＢ１は最大値０．０で最小値−０．５、三角波ｃａｒＵＢ２は最大値−０．５で最小値−１．０の４つの領域に分担される。
【００６３】
図９乃至図１２は、本発明の実施例２におけるＵ相の半導体電力変換装置のインバータＩＮＶＵＳのスイッチング素子のタイミングチャートであり、図９は三角波ｃａｒＵＡ１が最大値１で最小値０．５の場合のタイミングチャート、図１０は三角波ｃａｒＵＡ２が最大値０．５で最小値０の場合のタイミングチャート、図１１は三角波ｃａｒＵＢ１が最大値０．０で最小値−０．５の場合のタイミングチャート、図１１は三角波ｃａｒＵＢ２が最大値−０．５で最小値−１．０のタイミングチャートである。
【００６４】
図９乃至図１２において、各スイッチング素子の動作状態は、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。また、インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊はＵ相電圧指令値ＶＵ＊とインバータＩＮＶＵ１、ＩＮＶＵ２の出力電圧との差であり、連続した値として計算される。インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊は、図８に示すような波形となるが、図９乃至図１２では、説明を簡単にするため直線で示している。
【００６５】
図９において、電圧指令値ＶＵＳ＊が０．５〜１．０の間にあるときのスイッチング素子ＳＵＳＡ１、ＳＵＳＡ３の動作状態を示しており、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡ１より大きいときはスイッチング素子ＳＵＳＡ１がＯＮし、スイッチング素子ＳＵＳＡ３がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡ１より小さいときはスイッチング素子ＳＵＳＡ１がＯＦＦし、スイッチング素子ＳＵＳ＿Ａ３がＯＮする。
【００６６】
図１０において、電圧指令値ＶＵＳ＊が０〜０．５の間にあるときのスイッチング素子ＳＵＳ＿Ａ４、ＳＵＳＡ２の動作状態を示しており、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。インバータＩＮＶＵＳ電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡ２より大きいときはスイッチング素子ＳＵＳＡ４がＯＮし、スイッチング素子ＳＵＳＡ２がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡ２より小さいときはスイッチング素子ＳＵＳＡ４がＯＦＦし、スイッチング素子ＳＵＳＡ２がＯＮする。
【００６７】
図１１において、電圧指令値ＶＵＳ＊が−０．５〜０の間にあるときのスイッチング素子ＳＵＳＢ３、ＳＵＳＢ１の動作状態を示しており、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。インバータＩＮＶＵＳ電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢ１より大きいときはスイッチング素子ＳＵＳＢ３がＯＮし、スイッチング素子ＳＵＳＢ１がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢ１より小さいときはスイッチング素子ＳＵＳＢ３がＯＦＦし、スイッチング素子ＳＵＳＢ１がＯＮする。
【００６８】
図１２において、電圧指令値ＶＵＳ＊が−１．０〜−０．５の間にあるときのスイッチング素子ＳＵＳB２、ＳＵＳB４の動作状態を示しており、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。
【００６９】
インバータＩＮＶＵＳ電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢ２より大きいときはスイッチング素子ＳＵＳＢ２がＯＮし、スイッチング素子ＳＵＳＢ４がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢ２より小さいときはスイッチング素子ＳＵＳＢ２がＯＦＦし、スイッチング素子ＳＵＳＢ４がＯＮする。
【００７０】
このように、インバータＩＮＶＵＳをＰＷＭ制御して電圧出力した結果、インバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧波形は、正弦波に近い波形となる。
【００７１】
インバータ段数２段の場合、インバータＩＮＶＵ１、ＩＮＶＵ２のみの正のレベル数４に対し、各レベル間の電圧と最大電圧をＩＮＶＵＳが出力するので、４×４＋２＝１８レベルが正の電圧レベル数となり、負の電圧と０電圧を加えて、１８×２＋１＝３７レベルの電圧が出力できる。つまり、インバータｎ段の場合は｛（ｎ×２×４＋２）×２＋１｝＝１６ｎ＋５の電圧レベル数になる。
【００７２】
以上の説明では、Ｕ相の半導体電力変換装置を例として動作方法を述べたが、Ｖ相、Ｗ相の半導体電力変換装置もそれぞれの電圧指令値ＶＶ＊、ＶＷ＊に従ってＵ相の半導体電力変換装置と同様に正弦波に近い電圧を出力する。
【００７３】
このように、実施例２によれば、出力電圧のレベル数が増大し、高調波の小さい階段波形が得られる。同じ大きさの直流電圧を有するフルブリッジＮＰＣインバータが３段の場合には、出力電圧のレベル数はインバータ段数３×４＋１＝１３レベルであるのに対し、実施例２のインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの３段構成では３７レベル出力でき、高調波を低減できる。
【００７４】
さらに、電圧の高いインバータＶＤＣＵ１〜ＶＤＣＵＮは出力電圧が１周期のうちに１パルス電圧を出力するため、スイッチング回数が最小限で済み、スイッチングに伴う損失を抑制できる。電圧がインバータＶＤＣＵ１〜ＶＤＣＵＮに対し１／４と低いインバータＶＤＣＵＳは、素子耐圧の低いスイッチング素子で構成できる。ＰＷＭ制御などで高周波のスイッチングを行ったとしても、インバータ全体から見た損失は小さい。
【００７５】
このように、複数の高電圧インバータと１つの低電圧インバータを組み合わせることによって、高調波が小さく、かつ損失の小さいインバータが得られる。
【００７６】
また、これらの単相の半導体電力変換装置をそれぞれ三相ＵＶＷに適用し、半導体電力変換装置Ｕ、Ｖ、Ｗで三相交流電力の一相分をそれぞれ出力するように構成できる。これにより、三相の半導体電力変換装置が得られる。
【００７７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７８】
１１…単相の半導体電力変換装置、ＩＮＶ…インバータ、Ｓ…スイッチング素子、Ｃ…コンデンサ
【図１】
0005734672.tif 000006
【図２】
0005734672.tif 000007
【図３】
0005734672.tif 000008
【図４】
0005734672.tif 000009
【図５】
0005734672.tif 000010
【図６】
0005734672.tif 000011
【図７】
0005734672.tif 000012
【図８】
0005734672.tif 000013
【図９】
0005734672.tif 000014
【図１０】
0005734672.tif 000015
【図１１】
0005734672.tif 000016
【図１２】
0005734672.tif 000017