(57)【特許請求の範囲】
【請求項１】
電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、
第１電極、前記光子の一部との相互作用で電子正孔対を生成するように構成された光電性層、及びシンチレーション層の近くに配置された光子透過性の第２電極を順番に含む光検出器と、
第１電極に電気的に接続され、光電性層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、
前記第１電極と前記第２電極の少なくとも一方の電極の表面が、画素回路に少なくとも部分的に重なり、画素回路のフィーチャの上方に表面屈曲を有し、
前記表面屈曲が、２分の１ミクロンを超える曲率半径を有する放射線センサ。
【請求項２】
前記表面屈曲が、１ミクロンを超える曲率半径を有する請求項１に記載のセンサ。
【請求項３】
前記表面屈曲が、５ミクロンを超える曲率半径を有する請求項１に記載のセンサ。
【請求項４】
前記表面屈曲が、１０ミクロンを超える曲率半径を有する請求項１に記載のセンサ。
【請求項５】
前記表面屈曲が、１００ミクロンを超える曲率半径を有する請求項１に記載のセンサ。
【請求項６】
前記平坦化層が、画素回路の前記フィーチャを少なくとも部分的に平坦化する請求項１に記載のセンサ。
【請求項７】
前記平坦化層が、アレイフィーチャ、ＴＦＴのソース又はドレインに繋がる電気的ビア相互接続、一段画素内増幅器要素、又は二段画素内増幅器要素を少なくとも部分的に平坦化する請求項１に記載のセンサ。
【請求項８】
前記平坦化層が、パッシベーション層、誘電体層、又は絶縁体層のうちの少なくとも１種を含む請求項１に記載のセンサ。
【請求項９】
光検出器の下方に配置されたアドレス線とデータ線とを更に含み、
前記平坦化層が、アドレス線とデータ線上、及びアドレス線とデータ線のビア上に配置された請求項１に記載のセンサ。
【請求項１０】
平坦化層を貫通し、第１電極を前記画素回路に接続する電気的ビア相互接続を更に有し、光電性層と接触している電気的ビア相互接続の表面屈曲が、２分の１ミクロンを超える曲率半径を有する請求項１に記載のセンサ。
【請求項１１】
電気的ビア相互接続の前記表面屈曲が、１ミクロンを超える曲率半径を有する請求項１０に記載のセンサ。
【請求項１２】
電気的ビア相互接続の前記表面屈曲が、５ミクロンを超える曲率半径を有する請求項１０に記載のセンサ。
【請求項１３】
電気的ビア相互接続の前記表面屈曲が、１０ミクロンを超える曲率半径を有する請求項１０に記載のセンサ。
【請求項１４】
電気的ビア相互接続の前記表面屈曲が、１００ミクロンを超える曲率半径を有する請求項１０に記載のセンサ。
【請求項１５】
光電性層が、ｐ−ｉ−ｎ半導体スタック、ｎ−ｉ−ｐ半導体スタック、又は金属絶縁体半導体スタックのうちの１種を含む請求項１に記載のセンサ。
【請求項１６】
前記画素回路が、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、トレース、ビア、制御線、アドレス線、及び接地平面のうちの１種を含む請求項１に記載のセンサ。
【請求項１７】
前記画素回路が、アモルファス半導体トランジスタ、多結晶半導体トランジスタ、又は微晶質半導体トランジスタのうちの１種を含む請求項１に記載のセンサ。
【請求項１８】
前記画素回路が、アドレス指定トランジスタ、増幅器トランジスタ、及びリセットトランジスタのうちの少なくとも１種を含む請求項１に記載のセンサ。
【請求項１９】
前記画素回路が、アモルファスシリコン、低温アモルファスシリコン、及び微晶質シリコンのうちの少なくとも１種を含む請求項１に記載のセンサ。
【請求項２０】
前記画素回路が、シリコン半導体、カルコゲニド半導体、セレン化カドミウム半導体、有機半導体、有機小分子又はポリマー半導体、カーボンナノチューブ、又はグラフェンのうちの少なくとも１種を含む請求項１に記載のセンサ。
【請求項２１】
前記光電性層が、１）複数の光検出器画素に広がる連続光電性層、又は２）複数の光検出器画素のそれぞれと関連付けられた不連続光電性層の少なくとも一方を有する請求項１に記載のセンサ。
【請求項２２】
前記シンチレーション層が、ＣｓＩ：Ｔｌ、Ｇｄ2Ｏ2Ｓ：Ｔｂ、ＣｓＩ：Ｎａ、ＮａＩ：Ｔｌ、ＣａＷＯ4、ＺｎＷＯ4、ＣｄＷＯ4、Ｂｉ4Ｇｅ3Ｏ12、Ｌｕ1.8Ｙｂ0.2ＳｉＯ5：Ｃｅ、Ｇｄ2ＳｉＯ5：Ｃｅ、ＢａＦＣｌ：Ｅｕ2+、ＢａＳＯ4：Ｅｕ2+、ＢａＦＢｒ：Ｅｕ2+、ＬａＯＢｒ：Ｔｂ3+、ＬａＯＢｒ：Ｔｍ3+、Ｌａ2Ｏ2Ｓ：Ｔｂ3+、Ｙ2Ｏ2Ｓ：Ｔｂ3+、ＹＴａＯ4、ＹＴａＯ4：Ｎｂ、ＺｎＳ：Ａｇ、（Ｚｎ，Ｃｄ）Ｓ：Ａｇ、ＺｎＳｉＯ4：Ｍｎ2+、ＣｓＩ、ＬｉＩ：Ｅｕ2+、ＰｂＷＯ4、Ｂｉ4Ｓｉ3Ｏ12、Ｌｕ2ＳｉＯ5：Ｃｅ3+、ＹＡｌ０3：Ｃｅ3+、ＣｓＦ、ＣａＦ2：Ｅｕ2+、ＢａＦ2、ＣｅＦ3、Ｙ1.34Ｇｄ0.6Ｏ3：Ｅｕ3+、Ｐｒ、Ｇｄ2Ｏ2Ｓ：Ｐｒ3+、Ｃｅ、ＳＣＧｌ、ＨＦＧ：Ｃｅ3+（５％）及びＣ14Ｈ10のうちの少なくとも１種を含む請求項１に記載のセンサ。
【請求項２３】
画素回路、光検出器及びシンチレーション層を支持するベース基板と、
ベース基板上に規則的パターンで配列された複数の光検出器画素とを有し、
前記光子透過性の第２電極が、前記複数の光検出器画素のためのバイアス平面を構成する請求項１に記載のセンサ。
【請求項２４】
前記画素回路の一部分が、隣接する光検出器画素間のギャップ領域内におけるベース基板上に配置された請求項２３に記載のセンサ。
【請求項２５】
ギャップ領域内に配置された画素回路の前記一部分が、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、ビア、トレース、制御線、アドレス線及び接地平面のうちの１種を含む請求項２４に記載のセンサ。
【請求項２６】
前記第１電極が、ギャップ領域の近傍で終端する傾斜端を具備する請求項２４に記載のセンサ。
【請求項２７】
第１電極と光子透過性の第２電極との間の、単位光検出器面積当たりの暗電流が、１０ｐＡ／ｍｍ2未満である請求項１に記載のセンサ。
【請求項２８】
第１電極と光子透過性の第２電極との間の、単位光検出器面積当たりの暗電流が、５ｐＡ／ｍｍ2未満である請求項１に記載のセンサ。
【請求項２９】
第１電極と光子透過性の第２電極との間の、単位光検出器面積当たりの暗電流が、１ｐＡ／ｍｍ2未満である請求項１に記載のセンサ。
【請求項３０】
第１電極と光子透過性の第２電極との間の、単位光検出器面積当たりの暗電流が、０．５ｐＡ／ｍｍ2未満である請求項１に記載のセンサ。
【請求項３１】
前記表面屈曲近傍の光電性層の領域における電界が、１対の平行な第１電極と第２電極間に存在する光電性層における電界の６０パーセント超、３００パーセント未満である請求項１に記載のセンサ。
【請求項３２】
シンチレーション層上又はシンチレーション層上の封止層上に配置された金属板を更に含む請求項１に記載のセンサ。
【請求項３３】
電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、
第１電極、前記光子の一部との相互作用で電子正孔対を生成するように構成された光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器と、
第１電極に電気的に接続され、光電性層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、その平坦化層は、画素回路要素のフィーチャの周縁に沿って第１の表面屈曲を有し、第１電極が、第１の表面屈曲の上方で、かつベース基板と反対側の平坦化層表面に第２の表面屈曲を有し、前記第２の表面屈曲が、２分の１ミクロンを超える曲率半径を有する放射線センサ。
【請求項３４】
電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、
第１電極、前記光子の一部との相互作用で電子正孔対を生成するように構成された光電性層、及びシンチレーション層の近くに配置された光子透過性の第２電極を順番に含む光検出器と、
第１電極に電気的に接続され、光電性層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記光検出器が、第１電極と光子透過性の第２電極との間に、単位光検出器面積当たり１０ｐＡ／ｍｍ2未満の暗電流を有する放射線センサ。
【請求項３５】
電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、
第１電極、前記光子の一部との相互作用で電子正孔対を生成するように構成された光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器と、
第１電極に電気的に接続され、光電性層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記光検出器の光検出器画素１個当たりの電荷トラップのレベルが２０％未満であり、このレベルは、単一の放射線透視撮影フレームの間にトラッピングによって失われた前記撮像信号の量によって定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表される放射線センサ。
【請求項３６】
電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、
第１電極、前記光子の一部との相互作用で電子正孔対を生成するように構成された光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器と、
第１電極に電気的に接続され、光電性層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記光検出器の光検出器画素１個当たりの電荷放出が１５％未満であり、この電荷放出は、放射線により取得された一連のフレームの後の放射線のない状態で取得された最初のフレーム中にトラップ状態から放出された前記撮像信号の量によって、かつ電荷トラップと電荷放出が平衡状態にある条件下で定量化され、電荷トラップと電荷放出が平衡状態の条件下で得られた撮像信号の百分率として表される放射線センサ。
【請求項３７】
電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、
第１電極、前記光子の一部との相互作用で電子正孔対を生成するように構成された光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器と、
第１電極に電気的に接続され、光電性層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記光検出器の光検出器画素１個当たりの遅延が１５％未満であり、この遅延が、一以上の先行フレーム内でトラップされ、放射線により取得された１フレーム又は一連のフレームの後の放射線がない状態で取得された最初のフレーム中にトラップ状態から放出された電荷から生じる前記撮像信号の量によって定量化され、先行フレームからの撮像信号の百分率として表される放射線センサ。
【請求項３８】
電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、
第１電極、前記光子の一部との相互作用で電子正孔対を生成するように構成された光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器と、
第１電極に電気的に接続され、光電性層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記第１電極が、画素回路の一部分に広がり、横方向の縁、縦方向の縁、及び横方向の縁と縦方向の縁の交点に角部を有し、前記横方向の縁と前記縦方向の縁のうちの少なくとも一方が傾斜縁を有する放射線センサ。
【請求項３９】
電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、
第１電極、前記光子の一部との相互作用で電子正孔対を生成するように構成された光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器画素と、
第１電極に電気的に接続され、光電性層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置されたパッシベーション層とを有し、パッシベーション層が、画素回路要素より上方に第１の表面屈曲を有し、前記第２電極が、第１の表面屈曲の上方に第２の表面屈曲を有し、前記第２の表面屈曲が、２分の１ミクロンを超える曲率半径を有する放射線センサ。
【請求項４０】
電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、
第１電極、前記光子の一部との相互作用で電子正孔対を生成するように構成された光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器と、
第１電極に電気的に接続され、光電性層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置されたパッシベーション層とを有し、前記第１電極と前記第２電極のうちの少なくとも一方の表面が、画素回路に少なくとも部分的に重なり、下にある画素回路を表す表面フィーチャを示さない放射線センサ。
【請求項４１】
第１電極、電離放射線との相互作用で電子正孔対を生成するように構成された光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器と、
第１電極に電気的に接続され、光導電層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記第１電極と前記第２電極のうちの少なくとも一方の表面が、画素回路に少なくとも部分的に重なり、また画素回路のフィーチャの上方に表面屈曲を有し、前記表面屈曲が、２分の１ミクロンを超える曲率半径を有する放射線センサ。
【請求項４２】
光導電層が、ＶＢ−ＶＩＢ、ＶＢ−ＶＩＩＢ、ＩＩＢ−ＶＩＢ、ＩＩＢ−ＶＢ、ＩＩＩＢ−ＶＢ、ＩＩＩＢ−ＶＩＢ、ＩＢ−ＶＩＢ及びＩＶＢ−ＶＩＩＢ半導体のうちの少なくとも１種を含む請求項４１に記載のセンサ。
【請求項４３】
光導電層が、ａ−Ｓｅ、ＰｂＩ2、ＨｇＩ2、ＰｂＯ、ＣｄＺｎＴｅ、ＣｄＴｅ、Ｂｉ2Ｓ3、Ｂｉ2Ｓｅ3、ＢｉＩ3、ＢｉＢｒ3、ＣｄＳ、ＣｄＳｅ、ＨｇＳ、Ｃｄ2Ｐ3、ＩｎＡｓ、ＩｎＰ、Ｉｎ2Ｓ3、Ｉｎ2Ｓｅ3、Ａｇ2Ｓ、ＰｂＩ4-2、及びＰｂ2Ｉ7-3のうちの少なくとも１種を含む請求項４１に記載のセンサ。
【請求項４４】
第１電極、電離放射線との相互作用で電子正孔対を生成するように構成された光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器と、
第１電極に電気的に接続され、光導電層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、平坦化層が、画素回路要素のフィーチャの周縁に沿って第１の表面屈曲を有し、第１電極が、第１の表面屈曲の上方で、かつベース基板と反対側の平坦化層の表面上に第２の表面屈曲を有し、前記第２の表面屈曲が、２分の１ミクロンを超える曲率半径を有する放射線センサ。
【請求項４５】
第１電極、電離放射線との相互作用で電子正孔対を生成するように構成された光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器と、
第１電極に電気的に接続され、光導電層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記光導電体検出器が、第１電極と第２電極の間に、光導電体検出器の単位面積当たり１０ｐＡ／ｍｍ2未満の暗電流を有する放射線センサ。
【請求項４６】
第１電極、電離放射線との相互作用で電子正孔対を生成するように構成された光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器と、
第１電極に電気的に接続され、光導電層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記光導電体検出器の光導電体検出器画素１個当たりの電荷トラップのレベルが、２０％未満であり、このレベルが、単一放射線透視撮影フレームの間にトラッピングによって失われた前記撮像信号の量によって定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表された放射線センサ。
【請求項４７】
第１電極、電離放射線との相互作用で電子正孔対を生成するように構成された光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器と、
第１電極に電気的に接続され、光導電層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記光導電体検出器の光導電体検出器画素１個当たりの電荷放出が１５％未満であり、この電荷放出は、放射線により取得された一連のフレームの後の放射線のない状態で取得された最初のフレーム中にトラップ状態から放出された前記撮像信号の量によって、かつ電荷トラップと電荷放出が平衡状態にある条件下で定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表わされる放射線センサ。
【請求項４８】
第１電極、電離放射線との相互作用で電子正孔対を生成するように構成された光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器と、
第１電極に電気的に接続され、光導電層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記光導電体検出器の光導電体検出器画素１個当たりの遅延が、１５％未満であり、この遅延は、一以上の先行フレーム中にトラップされ、放射線により取得された１フレーム又は一連のフレームの後の放射線のない状態で取得された最初のフレーム中にトラップ状態から放出された電荷から生じる前記撮像信号の量によって定量化され、先行フレームからの撮像信号の百分率として表された放射線センサ。
【請求項４９】
第１電極、電離放射線との相互作用で電子正孔対を生成するように構成された光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器と、
第１電極に電気的に接続され、光導電層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記第１電極が、画素回路上に広がり、横方向の縁、縦方向の縁、及び横方向の縁と縦方向の縁との交点に角部を有し、前記横方向の縁と前記縦方向の縁のうちの少なくとも一方が、傾斜した縁を有する放射線センサ。
【請求項５０】
第１電極、電離放射線との相互作用で電子正孔対を生成するように構成された光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器と、
第１電極に電気的に接続され、光導電層に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置されたパッシベーション層とを有し、パッシベーション層が、画素回路要素の上方に第１の表面屈曲を有し、前記第２電極が、第１の表面屈曲の上方に第２の表面屈曲を有し、前記第２の表面屈曲が、２分の１ミクロンを超える曲率半径を有する放射線センサ。
【請求項５１】
第１電極、電離放射線との相互作用で電子正孔対を生成するように構成された光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器と、
第１電極に電気的に接続され、光導電層内に生成された前記電子正孔対を示す撮像信号を測定するように構成された画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置されたパッシベーション層とを有し、前記第１電極と前記第２電極のうちの少なくとも一方の表面が、画素回路に少なくとも部分的に重なり、下方の画素回路を表す表面フィーチャを示さない放射線センサ。
【請求項５２】
ベース基板上に画素回路要素を形成する段階と、
画素回路要素上に平坦化層を形成する段階と、
画素回路要素への接続部に通じる孔を平坦化層に形成する段階と、
形成された孔を金属化する段階と、
金属化された孔に電気的に接触する第１電極を形成する段階と、
光又は電離放射線に感受性を有する層を第１電極上に形成する段階とを含み、平坦化層を形成する段階が、第１電極の表面を画素回路に少なくとも部分的に重ね、画素回路のフィーチャの上方に、２分の１ミクロンを超える曲率半径の表面屈曲を提供する放射線センサの製造方法。
【請求項５３】
ベース基板上に画素回路要素を形成する段階と、
画素回路上方に第１電極と光電性層を形成する段階と、
光電性層を平坦化する段階と、
平坦化された光電性層上に光子透過性の第２電極を形成する段階と、
光子透過性の第２電極上にシンチレータ層を形成する段階とを含み、第１電極と第２電極のうちの少なくとも一方が、画素回路のフィーチャの上方に、２分の１ミクロンを超える曲率半径の表面屈曲を提供する放射線センサの製造方法。
【請求項５４】
ベース基板上に画素回路要素を形成する段階と、
画素回路要素上に平坦化層を形成する段階と、
画素回路要素への接続部に通じる孔を平坦化層に形成する段階と、
形成された孔を金属化する段階と、
金属化された孔と電気的に接触している第１電極を形成する段階と、
光又は電離放射線に感受性を有する層を第１電極上に形成する段階とを含み、平坦化層を形成する段階が、画素回路に少なくとも部分的に重なり、下方にある画素回路を表す表面フィーチャを示さない前記第１電極の表面を提供する放射線センサの製造方法。
【請求項５５】
ベース基板上に画素回路要素を形成する段階と、
画素回路上方に第１電極と光電性層を形成する段階と、
光電性層を平坦化する段階と、
平坦化された光電性層上に光子透過性の第２電極を形成する段階と、
光子透過性の第２電極上にシンチレータ層を形成する段階とを含み、光電性層を平坦化する段階が、画素回路に少なくとも部分的に重なり、下方にある画素回路を表す表面フィーチャを示さない前記第２電極の表面を提供する放射線センサの製造方法。
【請求項５６】
電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、
第１電極、前記光子の一部との相互作用で電子正孔対を生成するように構成された光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器と、
第１電極に電気的に接続され、光電性層内で生成された前記電子正孔対を示す撮像信号を測定するように構成され、酸化物半導体を含む画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記第１電極と前記第２電極のうちの少なくとも一方の表面が、画素回路と少なくとも部分的に重なり、画素回路のフィーチャの上方に表面屈曲を有する放射線センサ。
【請求項５７】
第１電極、電離放射線との相互作用で電子正孔対を生成するように構成された光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器と、
第１電極に電気的に接続され、光導電層内で生成された前記電子正孔対を示す撮像信号を測定するように構成され、酸化物半導体を含む画素回路と、
第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有し、前記第１電極と前記第２電極の少なくとも一方の表面が、画素回路に少なくとも部分的に重なり、画素回路のフィーチャの上方に表面屈曲を有する放射線センサ。
【請求項５８】
酸化物半導体を含む画素回路要素をベース基板上に形成する段階と、
画素回路要素上方に平坦化層を形成する段階と、
画素回路要素への接続部に通じる孔を平坦化層に形成する段階と、
形成された孔を金属化する段階と、
金属化された孔に電気的に接触する第１電極を形成する段階と、
光又は電離放射線に感受性を有する層を第１電極上に形成する段階とを含み、平坦化層を形成する段階が、画素回路に少なくとも部分的に重なる第１電極の表面上、画素回路のフィーチャの上方に、表面屈曲を提供する放射線センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射電離放射線を検出して画像形成するように設計された装置に関する。
【背景技術】
【０００２】
連邦政府による資金提供を受けた研究開発の記載
本発明は、国立衛生研究所による助成金ＥＢ０００５５８の下での政府支援を受けた。政府は、本発明において一定の権利を有する。
【０００３】
関連出願の相互参照
本出願は、２００９年６月１７日に出願された「フラットパネルＸ線イメージャ内のフォトダイオード及び他のセンサ構造、並びに薄膜電子工学を利用したフラットパネルＸ線イメージャ内のフォトダイオード及び他のセンサ構造のトポロジー均一性の改善方法」（"PHOTODIODE AND OTHER SENSOR STRUCTURES IN FLAT-PANEL X-RAY IMAGERS AND METHOD FOR IMPROVING TOPOLOGICAL UNIFORMITY OF THE PHOTODIODE AND OTHER SENSOR STRUCTURES IN FLAT-PANEL X-RAY IMAGERS BASED ON THIN-FILM ELECTRONICS"）と題する米国仮特許出願第６１／２１３，５３０号の関連出願であり、米国特許法第１１９条に基づく優先権を主張する。なお、当該米国特許出願の開示全体を、引用により本明細書に取り込む。
【０００４】
Ｘ線撮像の分野では、アクティブマトリクス撮像アレイに基づくイメージャが、多くの医療及び非医療用途に広く使用されている。本明細書で特に断らない限り、用語「アクティブマトリクス」は、撮像画素の二次元格子を各画素内のアドレス指定スイッチによってアドレス指定する原理を参照するために用いられる。アクティブマトリクス撮像アレイに基づくイメージャは、アクティブマトリクスフラットパネルイメージャ（ＡＭＦＰＩ）又は、より簡潔にはアクティブマトリクスイメージャと呼ばれる。更に、用語「アクティブマトリクスアレイ」と「アクティブマトリクス撮像アレイ」は、区別なく使用される。
【０００５】
ＡＭＦＰＩは、通常、電離放射線の影響を極めて受けにくい材料を含む単一アレイを内蔵する。しかし、ＡＭＦＰＩは、並列した２個の隣接アレイ、又は正方形又は長方形に配置された４個の隣接アレイを含む場合もある。アクティブマトリクスイメージャの普遍性と有用性の一理由は、従来の結晶シリコン（ｃ−Ｓｉ）技術で可能なサイズを大幅に超えるサイズのアレイを、許容できる歩留まりと妥当なコストで製造できることにある。ｃ−Ｓｉ技術の場合、画素化撮像アレイ（電荷結合素子（ＣＣＤ）、ＣＭＯＳセンサ、アクティブ画素センサ及び、パッシブ画素センサ等）は、最終的に、製造に使用されるシリコンウェハのサイズ（現在では最大３００ｍｍ）によって制限される。結晶シリコンから作製されたＣＣＤ、ＣＭＯＳセンサ、アクティブ画素センサ、及びパッシブ画素センサは、一般には、約４ｃｍ×４ｃｍ未満の大きさで製造される。このようなデバイスは、約２０ｃｍ×２０ｃｍと同じ大きさで製造されてきたが、これらのデバイスは、歩留まりが悪く、製造に費用を要する。また、小面積ｃ−Ｓｉアレイをタイル状に並べることによって大面積デバイスを製造できるが、この場合、重要な工学的問題、難題及び費用を更に増大させることになる。ＡＭＦＰＩの場合、アクティブマトリクスアレイを２画素×２画素（１ｃｍ×１ｃｍ未満）と同じ小ささで製造できる。しかし、ＡＭＦＰＩ用のアクティブマトリクスアレイは、通常、約１０ｃｍ×１０ｃｍ〜約４３ｃｍ×４３ｃｍの範囲のサイズで製造され、これは、画素化ｃ−Ｓｉ撮像アレイの範囲を大きく超える。更に、より大きなアクティブマトリクス撮像アレイの製造を妨げる技術的理由は存在しない。例えば、約１０８インチの対角線を有する最大アクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）は、継続して製造されている。
【０００６】
アクティブマトリクス撮像アレイにおいて、撮像画素の二次元格子が、薄膜スイッチによってアドレス指定される。そのアレイは薄型基板を有し、その上に撮像画素が作製される。各画素は、アドレス指定スイッチが画素蓄積キャパシタのいずれかの種類と接続された回路を内蔵する。各スイッチは、通常、薄膜トランジスタ（ＴＦＴ）の形態をとるが、１個の薄膜ダイオード又は２個以上の薄膜ダイオードの組み合わせの形態をとることもできる。単純なアレイ構造は、アドレス指定のためのスイッチを１画素当たり１個しか内蔵しないが、より複雑な構造では、性能を改善し及び／又はイメージャ機能を向上させる追加の回路要素を画素内に含ませることができる。加えて、画素の外側のアレイ基板上に、更に他の回路要素を内蔵することができる。そのような要素は、ゲートアドレス線上の電圧を制御する機能、データ線からの信号を多重化する機能、又はアレイ動作と関連した他の目的の機能を実行するように構成することができる。
【０００７】
アレイの製造に使用される材料には、アドレス線、アドレス線への接点、トレース、ビア、電極面、及び遮光面、並びにＴＦＴのソース、ドレイン及びゲート等のフィーチャを形成する様々な金属がある。アルミニウム、銅、クロミウム、モリブデン、タンタル、チタン、タングステン、インジウムスズ酸化物、金等の金属、及びＴｉＷ、ＭｏＣｒ、ＡｌＣｕ等のこれらの材料の合金を使用することができる。製造中にアレイ上に堆積される所定の金属層の厚みは、約１０ｎｍ〜数μｍの範囲である。パッシベーション層は、酸窒化ケイ素（Ｓｉ2Ｎ2Ｏ）、窒化ケイ素（Ｓｉ3Ｎ4）、ポリイミド、ベンゾシクロブテンポリマー（ＢＣＢ）等の材料から構成することができる。製造中にアレイ表面に堆積される所定のパッシベーション層の厚さは、約１００ｎｍ〜１０μｍの範囲である。ＴＦＴやキャパシタ等のデバイス内における絶縁体として、窒化ケイ素（Ｓｉ3Ｎ4）、二酸化ケイ素（ＳｉＯ2）、アモルファスシリコン（非晶質シリコン）、アモルファスシリコン窒化物（ａ−Ｓｉ3Ｎ4：Ｈ）等の材料を挙げることができる。製造中にアレイ表面に堆積される所定の絶縁体層の厚みは、約１ｎｍ〜数μｍの範囲である。通常、アレイ内の様々な回路要素を製造するために、複数の金属、パッシベーション層、及び絶縁体層が使用される。
【０００８】
ＴＦＴ（及びダイオードスイッチ）の半導体材料は、通常、水素化アモルファスシリコン（ａ−Ｓｉ）が使用される。微晶質シリコン、多結晶シリコン（ｐｏｌｙ−Ｓｉ）、カルコゲニド、又はセレン化カドミウム（ＣｄＳｅ）でもよく、これらは全て、大面積アレイの製造を可能にする大面積処理に適する。この場合、基板は、ガラス（コーニング７０５９，１７３７Ｆ，１７３７Ｇ等。厚み約１ｍｍ）、石英（厚み約１ｍｍ）、ステンレス鋼シート（厚み約２５〜５００μｍ）等の材料から製造することができる。アレイ回路の製造は、プラズマ加速化学蒸着（ＰＥＣＶＤ）、低圧化学蒸着（ＬＰＣＶＤ）、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、スパッタリング、スピンコーティング等の面積蒸着技術を使用して、基板上に材料の連続層（半導体、金属、絶縁体及びパッシベーション等）を蒸着することを取り込む。ｐｏｌｙ−Ｓｉの場合、この半導体の一般的な製造方法は、予め堆積されたａ−Ｓｉ材料をエキシマレーザによって結晶化させることによるものである。更に、回路のフィーチャー（ＴＦＴ、ダイオード、フォトダイオード、キャパシタ、トレース、ビア、アドレス線、アドレス線への接点等）は、フォトリソグラフィ技術とエッチング技術の組み合わせを使用して形成される。
【０００９】
あるいは、これらのスイッチ用の半導体材料として、低温ａ−Ｓｉ、有機小分子、ポリマー半導体等の大面積蒸着に適した他の材料種を採用してもよい。低温ａ−Ｓｉは、ＰＥＣＶＤ、ＬＰＣＶＤ及びＰＶＤを使用して蒸着され、有機小分子とポリマー半導体は、面積蒸着技術又は印刷技術を使用して蒸着され得る。これらの半導体材料の場合、基板は、ポリイミド（ＰＩ）又はポリエチレンナフタレート（ＰＥＭ、厚み約２５〜２００μｍ）等の材料シートで製造された薄く、かつ柔軟なものとすることができる。あるいは、ガラス、石英又はステンレス鋼基板を使用することもできる。アレイ回路のフィーチャーは、フォトリソグラフィ法、エッチング法、サブトラクティブプリンティング法及びアディティブプリンティング法のうちのいずれか又はこれらの組み合わせを利用して形成することができる。ＴＦＴとその他のデバイスの両方に使用することが可能な更に他の半導体材料としては、カーボンナノチューブとグラフェンが挙げられる。ＴＦＴとその他のデバイスの両方に使用することができる更に他の半導体材料としては、ＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯ（及び、Ｚｎを含む他の酸化物）、ＳｎＯ2、ＴｉＯ2、Ｇａ2Ｏ3、ＩｎＧａＯ、Ｉｎ2Ｏ3及びＩｎＳｎＯが含まれるが、これらに限定されない酸化物半導体も挙げられる。これらの酸化物半導体は、アモルファス又は多結晶の形態で存在することが知られており、利用できるものであれば本発明に適する。全てのタイプの半導体に関して、材料は、その固有の(intrinsic、以下、非ドープと訳出する）形態で使用されるか、あるいはｐ−ドープ半導体材料又はｎ−ドープ半導体材料を提供するドープ形態で使用される。
【００１０】
ＴＦＴは、ゲート、ソース及びドレインを有する。ＴＦＴの半導体チャネルを通じて、ソースとドレイン間を流れる電流の大きさは、ＴＦＴチャネルの幅と長さ、チャネル内で使用された半導体のモビリティ、ゲートとソース間に印加される電圧の大きさと極性、及びソースとドレイン間の電圧差等の様々な要素によって制御される。ゲートに印加される電圧の操作により、トランジスタを極めて導電性（「オン」と示される）又は極めて非導電性（「オフ」と示される）とすることができる。
【００１１】
図１〜図４は、ａ−Ｓｉ  ＴＦＴとｐｏｌｙ−Ｓｉ  ＴＦＴの例を示す。図１は、ａ−Ｓｉ  ＴＦＴの一形態の構造を示す概略図である。図２は、図１においてワイヤフレームで示す平面の位置に対応する概略断面図である。ａ−Ｓｉ  ＴＦＴの構造の断面図から、その構造は、トランジスタの幅に沿ったワイヤフレームの任意の位置であまり大きな変化がみられない程度の対称性を有する。図３は、ｐｏｌｙ−Ｓｉ  ＴＦＴの一形態の構造を示す概略図である。示された例では単一ゲートを有するが、２個以上のゲートも可能である。図４は、図３のワイヤフレームで示す平面の位置に対応する概略断面図である。図１と図２に示したａ−Ｓｉ  ＴＦＴと比べて、図３と図４に示したｐｏｌｙ−Ｓｉ  ＴＦＴは、ビアが存在するために低い対称性を有し、その結果、トランジスタの断面は、トランジスタの幅に沿ったワイヤフレームの位置によりかなり変化する。
【００１２】
アクティブマトリクスイメージャは、通常、（ａ）アクティブマトリクス撮像アレイと、（ｂ）Ｘ線コンバータとして働くアレイに重なる材料層、（ｃ）データアドレス線とゲートアドレス線の端にある接続パッドによってアレイに接続され、一部は、アレイ近傍に配置され、アレイを動作させるのに必要な電圧とタイミングの制御を支援し、またデータアドレス線に沿った画素から取り出されたアナログ信号を増幅し、多重化し、デジタル化するというデジタル論理を提供し、また、アレイ及び周辺電子回路を動作させるのに必要な電圧源、並びに電子回路及び一以上のコンピュータ間の通信を可能にするデジタル電子インタフェースを含む外部電子回路と、（ｄ）制御情報を電子回路に送り、電子回路からデジタル画素情報を受け取り、アレイの動作をＸ線源からの放射線の照射と同期させ、この撮像情報を処理し表示し記憶する一以上のコンピュータ、及び（ｅ）コンピュータ及び電子回路のデジタル論理で使用されるソフトウェア、ファームウェア及び他のコード化命令とから構成される。
【００１３】
アレイ基板、薄膜電子回路及びＸ線コンバータは全て、比較的薄く、全体の厚みは１ｃｍ未満である。これにより、これらの要素を、周辺電子回路と共に、標準Ｘ線フィルムカセット又はコンピューテッドラジオグラフィ（ＣＲ）カセットと類似の、約１ｃｍという薄厚のパッケージに構成することができる。そのようなプロファイルを有する電子Ｘ線イメージャは、イメージャが利用する技術に関係なく、フラットパネルイメージャ（ＦＰＩ）と呼ばれることが多い。他の技術（タイル状ＣＭＯＳセンサ等）で作製されたフラットパネルイメージャと区別するために、薄膜電子回路を利用したイメージャ全般に関係する説明用語は、薄膜フラットパネルイメージャである。アクティブマトリクスアレイを使用するイメージャの場合、アクティブマトリクスフラットパネルイメージャ（ＡＭＦＰＩ）という用語が適切である。
【００１４】
アクティブマトリクス撮像アレイの画素は、行と列に配置される。ＴＦＴスイッチを使用するアレイで、所定の行の画素に関して、その行に沿った全てのアドレス指定ＴＦＴのゲートは、１画素行当たり１本のゲート線で共通ゲートアドレス線に接続される。従って、各ゲートアドレス線に印加された電圧の外部操作により、行に沿った全てのアドレス指定ＴＦＴの導電性を制御することが可能となる。所定の列の画素に関して、その列に沿った全てのアドレス指定ＴＦＴのドレインは、１画素列当たり１本のデータアドレス線で共通データアドレス線と接続される。
【００１５】
ＡＭＦＰＩの動作中、全てのアドレス指定ＴＦＴは、画素蓄積キャパシタ内の撮像信号を収集できるように、Ｘ線のデリバリー中に非導電性に維持される。これらのキャパシタに蓄積された撮像信号は、通常、１度に１行の画素を、その行のアドレス指定ＴＦＴを導電性にすることによって読み出される。これにより、撮像信号を、対応するデータアドレス線からアレイの最大空間分解能でサンプリングすることが可能となる。所定のデータアドレス線に関して、サンプリングされた各信号が、前置増幅器によって増幅され、アナログ−デジタル変換器によってデジタル化されるが、これらは両方ともアレイの外部に存在する。当然ながら、撮像信号を一度に２本以上の連続した行からサンプリングすることができ、これにより読み出し時間が減少するが、空間分解能が犠牲となり低下する。
【００１６】
アクティブマトリクスイメージャは、通常、Ｘ線源と連動して操作されるが、γ線、電子、陽子、中性子、α粒子、重イオン等の他種類の電離放射線の供給源と共に操作されてもよい。アレイの画素ピッチ（１画素の幅と等しい）及びサイズ、アレイ及びイメージャのフレームレート性能、Ｘ線源のビームエネルギー、フィルタ及び時間的特性は全て、撮像用途の必要性が満たされるように選択される。多種類の胸部撮像用途（マンモグラフィ、胸部トモシンセシス（breast tomosynthesis）、胸部コンピュータ断層撮影、及び画像ガイドバイオプシを含む）のために、約２５μｍ〜約２００μｍの画素ピッチを有するアレイ及び約１５〜４０ｋＶｐのＸ線ビームを用いて、診断及び介入医療撮像を行うことが可能となる。また多種類の放射線透過、蛍光透過及び断層撮影用途（胸部撮像、胸部トモシンセシス、二重エネルギー撮像、血管造影処置、介入処置、バイオプシ処置、末端撮像、小児撮像、心臓撮像、腹部、胸部、頭部、首部、歯のコーンビームコンピュータ断層撮影、並びに放射線治療におけるシミュレーション、位置確認、検証、及び品質保証を含む）のために、約７５μｍ〜１０００μｍの画素ピッチを有するアレイ及び約５０〜１５０ｋＶｐのＸ線ビームを用いて、診断及び介入医療撮像を行うことが可能となる。更に、外部ビーム放射線治療に使用された処置ビームと共に約３００μｍ〜約１０００μｍの画素ピッチを用いて医療撮像を行なうことが可能となる。この場合、放射線源を、Ｃｏ−６０源（約１．２５Ｍｅｖの平均エネルギーを有する）、又は約３〜５０ＭＶの範囲の超高圧放射線を生成する線形加速器又は任意の他のタイプの加速器からの出力とすることが可能となる。また、セシウム−１３７（137Ｃｓ）、ヨウ素−１２５（125Ｉ）、イリジウム−１９２（192Ｉｒ）、パラジウム−１０３（103Ｐｄ）、ストロンチウム−９０（90Ｓｒ）、イットリウム−９０（90Ｙ）等の小線治療用線源により、アクティブマトリクスイメージャを使用する医療撮像を行なうことが可能となる。更に、非医療用途（工業放射線透過等）では、前述の全ての放射線源並びに数ｋＶｐ〜約１５ｋＶｐの範囲のＸ線エネルギーを供給する放射線源と共にアクティブマトリクスイメージャが使用される。フラットパネルイメージャ用のＸ線コンバータ及び関連電子回路の構造と性能は、アレイの構造、動作方法、及び様々な非医療用途の必要性に合致したものとされる。
【００１７】
アクティブマトリクスアレイを利用したイメージャは、通常、Ｘ線がコンバータによって検出される方式により間接検出と直接検出と称される２種類に分類される。間接検出イメージャの場合は、コンバータと相互作用する入射Ｘ線のエネルギーの一部が、最初に光学光子に変換され、次にそれらの光子の僅かな部分が、アレイの画素蓄積キャパシタに蓄積される電気信号に変換される。直接検出イメージャの場合は、コンバータと相互作用する入射Ｘ線のエネルギーの一部が、画素蓄積キャパシタに蓄積される電気信号に直接変換される。
【００１８】
間接検出イメージャの場合、コンバータは、シンチレータ方式を採用する。多くの用途では、タリウムがドープされたヨウ化セシウム（ＣｓＩ：Ｔｌ又はＣｓＩ：Ｔｌ+として記述される）（通常、針状配列結晶を含む構造を構成するように成長した）又はテルビウムがドープされた酸硫化ガドリニウム（ＧＯＳとも称されるＧｄ2Ｏ2Ｓ：Ｔｂ又はＧｄ2Ｏ2Ｓ：Ｔｂ3+と記述される。通常、粉末蛍光体スクリーンの形態）が使用される。しかしながら、ナトリウムがドープされたヨウ化セシウム（ＣｓＩ：Ｎａ又はＣｓＩ：Ｎａ+と記述される）、タリウムがドープされたヨウ化ナトリウム（ＮａＩ：Ｔｌ又はＮａＩ：Ｔｌ+と記述される）、タングステン酸カルシウム（ＣａＷＯ4）、タングステン酸亜鉛（ＺｎＷＯ4）、タングステン酸カドミウム（ＣｄＷＯ4）、ゲルマニウム酸ビスマス（Ｂｉ4Ｇｅ3Ｏ12、ＢＧＯとも称される）、セリウムがドープされたオルトケイ酸ルテチウムイットリウム（Ｌｕ1.8Ｙｂ0.2ＳｉＯ5：Ｃｅ又はＬｕ1.8Ｙｂ0.2ＳｉＯ5：Ｃｅ+3と記述される。ＬＹＳＯとしても知られる）、及びセリウムがドープされたケイ酸ガドリニウム（Ｇｄ2ＳｉＯ5：Ｃｅ又はＧｄ2ＳｉＯ5：Ｃｅ3+と記述され、ＧＳＯとしても知られる）等が他のシンチレートとして使用可能である。更に他のシンチレータとして、ＢａＦＣｌ：Ｅｕ2+、ＢａＳＯ4：Ｅｕ2+、ＢａＦＢｒ：Ｅｕ2+、ＬａＯＢｒ：Ｔｂ3+、ＬａＯＢｒ：Ｔｍ3+、Ｌａ2Ｏ2Ｓ：Ｔｂ3+、Ｙ2Ｏ2Ｓ：Ｔｂ3+、ＹＴａＯ4、ＹＴａＯ4：Ｎｂ、ＺｎＳ：Ａｇ、（Ｚｎ，Ｃｄ）Ｓ：Ａｇ、ＺｎＳｉＯ4：Ｍｎ2+、ＣｓＩ、ＬｉＩ：Ｅｕ2+、ＰｂＷＯ4、Ｂｉ4Ｓｉ3Ｏ12、Ｌｕ2ＳｉＯ5：Ｃｅ3+、ＹＡｌＯ3：Ｃｅ3+、ＣｓＦ、ＣａＦ2：Ｅｕ2+、ＢａＦ2、ＣｅＦ3、Ｙ1.34Ｇｄ0.6Ｏ3：Ｅｕ3+、Ｐｒ、Ｇｄ2Ｏ2Ｓ：Ｐｒ3+、Ｃｅ、ＳＣＧｌ、ＨＦＧ：Ｃｅ3+（５％）、及びＣ14Ｈ10等が使用可能である。多種類のシンチレータ材料（ＣｓＩ：Ｔｌ、ＢＧＯ、ＬＹＳＯ等）のために、コンバータは分割された検出器の形態を採用することが可能となる。この検出器においては、撮像アレイの画素ピッチ（又は、アレイの画素ピッチの倍数）とほぼ等しいか又はそれより小さい断面積をそれぞれ有するシンチレータ材料の小さい個別の要素が、要素を分離する隔壁材料と組み合わされて領域検出器が構成される。これらの隔壁材料は要素間を光学的に分離し、それにより空間分解能を維持する。
【００１９】
シンチレータを機械的又は化学的に保護するために、封止又は封止層と称される材料層が、シンチレータの上層を形成するように堆積されてもよい。
【００２０】
間接検出ＡＭＦＰＩの場合、画素蓄積キャパシタは、フォトダイオードや金属−絶縁半導体（ＭＩＳ）構造等の光センサとして具体化される。このような光センサは、通常、ａ−Ｓｉ半導体を採用しているが、このａ−Ｓｉ半導体は、ａ−Ｓｉセンサの信号、雑音及び暗電流特性が、極めて高線量の放射線からでもほとんど影響されないという事実により、電離放射線の撮像に最適である。また、ａ−Ｓｉとｐｏｌｙ−Ｓｉを利用したＴＦＴの特性は、極めて高線量の放射線からもほとんど影響を受けず、このようなＴＦＴは、電離放射線の撮像に最適である。
【００２１】
ａ−Ｓｉフォトダイオードの構造の一形態は、下部電極（アドレス指定ＴＦＴのソースに接続される）、ドープ層（ｎ+ドープａ−Ｓｉ、厚み約１０〜５００ｎｍ、好ましくは厚み約５０〜１００ｎｍ）、非ドープａ−Ｓｉ層（好ましくは厚み約０．５〜２．０μｍ）、第２ドープ層（ｐ+ドープａ−Ｓｉ、厚み約１０〜５００ｎｍ、好ましくは厚み約５〜２０ｎｍ）、及び可視光を透過する材料で作製された上部電極（インジウムスズ酸化物、ＩＴＯ等）から構成される。そのようなａ−Ｓｉフォトダイオード構造の一代替形態においては、上側ａ−Ｓｉ層と下側ａ−Ｓｉ層のドーピングが交換される。上側ドープａ−Ｓｉ層の厚みを最小にすることは、その層に吸収される光学光子の分量を少なくし、画素に記録される撮像信号を最大にするのに役立つ。
【００２２】
図５は、アクティブマトリクス撮像アレイという間接検出における画素回路の実施例の概略図を示す。この図に描かれた回路要素は、フォトダイオード（ＰＤ）と画素アドレス指定トランジスタ（ＴＦＴ）から構成されている。破線楕円によって囲まれた個所にＴＦＴのソース、ドレイン及びゲートを示す。第２の破線楕円は、画素用の光センサであるフォトダイオードが、静電容量ＣPDを有する画素蓄積キャパシタとしても機能することを示す。描かれた画素の行と列にそれぞれ対応するゲートアドレス線とデータアドレス線も示されている。フォトダイオードの上部電極に印加された逆バイアス電圧の大きさは、ＶBIASである。この電圧は、外部電圧源によって供給される。ＶBIASは、通常、約１Ｖ〜８Ｖの範囲に設定される。
【００２３】
図６は、図５の画素回路に対応する画素構造の基本構造概念と呼ばれる構造的実装の概略断面図を示す。この実装では、アドレス指定ＴＦＴは、画素の表面領域を、スタック構造、アドレス線、及びアドレス線とフォトダイオードとＴＦＴ間のギャップを有する個別のａ−Ｓｉフォトダイオードを有する、いくつかの他の要素と共有する。
【００２４】
図６は、ドレイン、ソース及びゲートのみを示したａ−Ｓｉアドレス指定トランジスタ（ＴＦＴ）の通常の個所を破線楕円によって示す概略図である。フォトダイオードの下部電極は、ＴＦＴのソースを形成するために使用される金属の延長部によって形成される。フォトダイオードのＴＦＴと重ならない残りの層は、下部電極の縁と位置合わせされ、そのようにスタック構造を構成するようにパターン形成される。これらの層は、ｎ+ドープａ−Ｓｉ層、非ドープａ−Ｓｉ層、ｐ+ドープａ−Ｓｉ層、及び光透過上部電極として機能するＩＴＯ層から構成される。フォトダイオードの上部電極には、バイアス線によって大きさＶBIASの逆バイアス電圧が印加され、フォトダイオードを横切る電界（Ｅ）が生成される。金属ビアによってＴＦＴのドレインに接続されたデータアドレス線とバイアス線の方向は、図の紙面に対して垂直方向である。パッシベーション材料のおよその位置を影付けによって図式的に示す。これは、アレイを封止するためにアレイの上面全体に堆積されたパッシベーション材料を含み、パッシベーション材料は、アレイを機械的に保護し、バイアス線及びデータアドレス線との意図しない電気的接触を防ぐ。アレイ全体に延在するシンチレータ形態のＸ線コンバータも描かれている。入射Ｘ線（波状矢印）は、シンチレータ内に光学光子（直線の薄い矢印）を生成する。光学光子の一部は、電界によって電極の方にドリフトする電子と正孔を生成するフォトダイオードの非ドープ層に入り、それにより画素に蓄積され最終的に画素から読み出される撮像信号が生成される。
【００２５】
直接検出のアクティブマトリクスのフラットパネルイメージャの場合、コンバータは、入射Ｘ線の大部分を阻止するのに十分な厚みを有する光導電材料層の形態を採用することができる。適切な光導電材料の一例として、アモルファスセレンａ−Ｓｅが挙げられる。これは厚み約２０００μｍ以下で製造することができ、約２００〜１０００μｍの範囲の厚みで製造するのが好ましい。直接検出コンバータに適した他の光導電材料としては、ヨウ化鉛（ＰｂＩ2）、ヨウ化水銀（ＨｇＩ2）、酸化鉛（ＰｂＯ）、テルル化カドミウム亜鉛（ＣｄＺｎＴｅ）、テルル化カドミウム（ＣｄＴｅ）、Ｂｉ2Ｓ3、Ｂｉ2Ｓｅ3、ＢｉＩ3、ＢｉＢｒ3、ＣｄＳ、ＣｄＳｅ、ＨｇＳ、Ｃｄ2Ｐ3、ＩｎＡｓ、ＩｎＰ、Ｉｎ2Ｓ3、Ｉｎ2Ｓｅ3、Ａｇ2Ｓ、ＰｂＩ4-2、及びＰｂ2Ｉ7-3の単結晶形と多結晶形が挙げられる。合理的にＸ線の大部分を変換するため、光導電体の厚みは、Ｘ線エネルギーに比例して厚みが必要となるが、Ｘ線の大部分の合理的な変換率は、診断エネルギーで約１０％〜９０％の範囲にあり、放射線治療エネルギーで約１％〜１０％の範囲にある。
【００２６】
例えば、セキュリティ用途のための走査を含む、外部ビーム放射線治療撮像又は工業放射線透過のための超高圧放射線を使用する撮像の場合、薄い（約１ｍｍ）金属板が、通常、コンバータ上に配置される（間接検出用ではシンチレータ上に直接配置され、直接検出用では光導電体を覆う上部電極上の封止層上に直接配置される。）。この金属板の組成としては、銅、鋼、タングステン及び鉛を含む多くの組成形態を採用することができる。図７は、直接検出のアクティブマトリクス撮像アレイの画素回路の一例を示す概略図である。図７に示された回路要素は、光導電体（ＰＣ）、画素アドレス指定トランジスタ（ＴＦＴ）、及び（破線楕円で示すような）静電容量ＣSTORAGEを有する画素蓄積キャパシタを含む。別の破線楕円によって取り囲まれた中にＴＦＴのソース、ドレイン及びゲートを示す。第３の破線楕円は、光導電体が、静電容量ＣPCを有し、また回路内で抵抗ＲPCを示す大きい抵抗のように機能することを示す。描かれた画素の行と列に対応するゲートアドレス線とデータアドレス線も示される。光導電体の上部電極に印加されるバイアス電圧の大きさはＶBIASである。この電圧は、外部電圧源によって供給される。使用されるＶBIAS値は光導電体材料のタイプに依存し、通常、その材料の層厚みに比例して増加する。ａ−Ｓｅの場合、ＶBIASは、通常、厚み１ミクロン当たり約１０Ｖである。従って、１０００μｍのａ−Ｓｅ層の場合、ＶBIASは、約１０，０００Ｖになる。ＨｇＩ2の場合、ＶBIASは、通常、１ミクロン当たり約０．５〜２．０Ｖの範囲である。従って、５００μｍのＨｇＩ2層の場合、ＶBIASは、約２５０〜１０００Ｖである。また、光導電体層は、通常、その層の全域でＶBIAS値がより高い場合、ａ−Ｓｅの例では１ミクロン当たり約５０Ｖ〜１００Ｖの範囲の場合に、アバランシェモードで動作することができる。この事例では、アバランシェ層は、Ｘ線自体の大部分を阻止するのに十分な厚みに作製されてもよく、また、光導電体層又はシンチレータ層（それぞれ、入射Ｘ線の大部分を阻止するのに十分な厚みのａ−Ｓｅ又はＣｓＩ：Ｔｌ等）が上に堆積されている場合は薄く作製されてもよい。この事例では、アバランシェ層の目的は、上に重なっているコンバータからの信号を増幅することにある。
【００２７】
図８は、図７の画素回路に対応する画素構造の一つの構造的実装の概略断面図を示す。この実装では、アドレス指定ＴＦＴは、画素の表面積を、画素蓄積キャパシタ、アドレス線、及びアドレス線、蓄積キャパシタとＴＦＴ間のギャップと共用する。光導電体構造（下部電極、光導電材料層、及び上部電極を含む）は、アドレス指定ＴＦＴの平面より上方（すなわち、その水準より上）に存在する。
【００２８】
図８では、ドレイン、ソース及びゲートのみを示すａ−Ｓｉアドレス指定トランジスタ（ＴＦＴ）の通常位置を破線楕円によって示す。画素蓄積キャパシタの位置は第２の破線楕円によって示され、上部電極と下部電極のみが示されている。画素蓄積キャパシタの上部電極は、ＴＦＴのソースを構成するために使用される金属の延長部であるバック接点によって構成される。光導電体用の下部電極は、バック接点までのビア（第３の楕円で示す）によってＴＦＴに接続され、ＴＦＴの上方には延在しない。光導電体材料の厚い連続層（Ｘ線コンバータとして機能）は、アレイ全域で堆積し、その光導電体材料を下部電極と接触させている。連続的な上部電極は光導電体表面全体上に堆積する。光導電体にわたる電界を形成するために、上部電極に大きさＶBIASのバイアス電圧が印加される。アレイを封止するために、上部電極全体上に封止又は封止層と呼ばれる材料層が堆積され、この層は、アレイを機械的、かつ化学的に保護し、上部電極との意図しない電気的接触を防ぐ。金属ビアによってＴＦＴのドレインに接続されたデータアドレス線の方向は、図において紙面に対して垂直な方向である。パッシベーション材料の位置は、影付けによっておよその位置が示されている。直接検出画素及びアレイの他の構成では、下部電極と光導電体の間、又は上部電極と光導電体の間に、薄い材料層（通常、厚み約１〜１０ミクロン。障壁、絶縁体又はドープ層として機能）が堆積されてもよいことに留意する。また、そのような薄い材料層は、両方の位置に堆積されていてもよく、それぞれの位置でタイプと厚みが異なっていてもよい。
【００２９】
図６に示される基本構造概念を有する間接検出アクティブマトリクス撮像アレイにおいて、アドレス指定ＴＦＴとフォトダイオードは、画素内領域に関して互いに直接競合し、そして他の画素要素とも直接競合している。これは、図６と、これに対応して図９に示す４個の画素の概略描画によっても明らかである。更に、図１０には、１対の間接検出アクティブマトリクスアレイから得られた画素の顕微鏡写真が示されている。通常、間接検出アクティブマトリクスアレイは、フォトダイオードの領域をできるだけ大きくするように設計されている。更に、フォトダイオードの上面にわたってバイアス線が伸ばされたアレイ構造の場合は、そのような線と関連ビアの領域（これらは両方とも光学的に不透明であり、光がフォトダイオードに達するのを妨げる）は、可能なかぎり縮小される。所定のアレイ構造では、上方からの入射光線を受けることができるフォトダイオード表面が占有する画素領域の部分は、光学的フィルファクタと称される。
【００３０】
重なっているシンチレータからの入射光線をより効率的に使用することにより、画素信号サイズが増大し、従ってイメージャの信号対雑音比が大きくなって、画質が改善されるという事実により光学的フィルファクタの最大化がなされる。光学的フィルファクタを最大にすることは、特に、小さい画素ピッチ（例えば、約１００μｍ未満）を必要とする用途、又はイメージャが低露出（１フレーム当たりの照射線量が約１μＲ未満の低露光領域等）で操作される用途に使用されるアレイ構造に重要である。
【００３１】
光学的フィルファクタが高いと、アドレス指定ＴＦＴのサイズ、アドレス線の幅、バイアス線の幅、及びフォトダイオードとＴＦＴとアドレス線の間のギャップの最小化が促進される。しかしながら、製造工程は、構造の全ての要素に最小のフィーチャサイズを課す。更に、アドレス線とバイアス線は、それらの線に沿った電気抵抗を制限するのに十分な幅でなければならない（高抵抗は、アレイの時間的及び／又は電気的動作に悪影響を及ぼし、また場合によっては信号対雑音性能を低下させる）。更に、ギャップは、画素要素間の意図しない接触（及び、それによる電気的短絡）又は高レベルの寄生容量（信号対雑音比と時間的性能を低下させる可能性がある）を発生させるほど狭くしてはならない。最終的には、ＴＦＴチャネルの長さに対する幅の比（アスペクト比と呼ばれる）は、所望のアレイ読み出し速度で必要な大きさのＴＦＴオン電流を供給できるほど十分に大きくする必要がある（アスペクト比の高いＴＦＴほど、その導電モードで高レベルの電流を供給する。）。図１０は、これらの検討事項の実例を示し、図１０（ａ）に示される初期アレイ構造の光学的フィルファクタが、図１０（ｂ）で示される後の構造ではかなり増加しているが、最小フィーチャサイズがより小さくなることで、ギャップ、アドレス線及びＴＦＴのサイズが小さくなっている。アドレス線、ギャップ及びアドレス指定ＴＦＴによって占有される領域が消費する画素領域の量が大きくなり続けているので、大きい光学的フィルファクタの維持は、画素ピッチが小さくなるほど困難となる。
【００３２】
光学的フィルファクタに関する前記制限を回避する極めて有効な方法は、フォトダイオード構造が、アドレス指定ＴＦＴの平面より上方（すなわち、水準より上）に位置決めされた画素アーキテクチャを実現することである。様々なそのような面外アーキテクチャ（out-of-plane architecture）が可能となり、そのような２種のアーキテクチャを図１１と図１２に示す。これらの図では、光学的フィルファクタを最大にするため、面外フォトダイオード構造が、アドレス指定ＴＦＴの一部分又は全体に重なっている。
【００３３】
図１１のフォトダイオードは、下部電極と位置合わせされた個別のスタック構造を有する。図６と同様、単一のアドレス指定ＴＦＴを、３個のａ−Ｓｉ層及び上部電極と下部電極を有する個別のａ−Ｓｉフォトダイオードに接続する。しかしながら、この画素アーキテクチャでは、フォトダイオードの下部電極を、アドレス指定ＴＦＴの平面より上方に配置する。下部電極を、バック接点までのビア（その個所を破線楕円によって示す）によってＴＦＴに接続する。バック接点は、ＴＦＴのソースを構成するために使用される金属の延長部である。フォトダイオードのａ−Ｓｉ層と上部電極を、下部電極と位置合わせして積み重なるようにパターン形成している。データアドレス線（その個所を実線楕円によって示す）とバイアス線のいずれの方向も、図の紙面に対して垂直な方向である。
【００３４】
図１２のフォトダイオードは、複数の層が連続する構造を有する。図１１と同様、単一アドレス指定ＴＦＴを、ＴＦＴの平面より上方に配置されたａ−Ｓｉフォトダイオードに接続している。しかしながら、この画素アーキテクチャでは、ｐ+ドープ層と非ドープ層は、パターン形成されておらず、むしろ光学的フィルファクタの最大化を支援するためにアレイ全体にわたって連続している。ｎ+ドープａ−Ｓｉ層は、隣接画素間の電荷共有を抑制するためにフォトダイオードの下部電極と位置合わせをするようにパターン形成されている。下部電極は、バック接点までのビア（その個所を破線楕円によって示す）によってＴＦＴに接続され、バック接点は、ＴＦＴのソースを構成するために使用される金属の延長部である。データアドレス線（その個所を実線楕円によって示す）の方向は、図の紙面に対して垂直方向である。
【００３５】
図１３と図１４は、図１２に示される画素アーキテクチャを有する間接検出アクティブマトリクスアレイ構造に関する実施例に対応する。図１３は、４個の画素の模式的概略完成見取図であり、図１４は、アレイから画素部分を抽出して拡大した顕微鏡写真である。
【発明の概要】
【発明が解決しようとする課題】
【００３６】
本発明の目的は、光学的フィルファクタの改善されたフォトダイオードを提供することにある。また、本発明の目的は、高コントラスト画像、イメージャの信号対雑音比を向上させ、優れた画質を得ることにある。
【課題を解決するための手段】
【００３７】
本発明の一実施形態では、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層(photosensitive layer)、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器とを含む放射線センサが提供される。光電性層は、光子の一部分との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続し、かつ光電性層内で生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路との間において、画素回路上に、画素回路を含む平面の上方に第１電極が位置するように配置された平坦化層とを有する。第１電極と第２電極の少なくとも一方の電極の表面は、画素回路と少なくとも部分的に重なり、画素回路のフィーチャの上方に表面屈曲（surface inflection）を有する。表面屈曲は、２分の１ミクロンを超える曲率半径を有する。
【００３８】
本発明の別の実施形態では、第１電極、光導電層、及び電離放射線透過性の第２電極を順番に含む光導電体検出器を含む放射線センサが提供される。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内で生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路の間において、画素回路上に、画素回路を含む平面の上方に第１電極が位置するように配置された平坦化層を有する。第１電極と第２電極の少なくとも一方の電極の表面は、画素回路に少なくとも部分的に重なり、画素回路のフィーチャの上方に表面屈曲を有する。表面屈曲は、２分の１ミクロンを超える曲率半径を有する。
【００３９】
本発明の更に別の実施形態では、放射線センサの製造方法が提供される。この方法は、ベース基板上に画素回路要素を形成することと、画素回路要素の上方に平坦化層を形成することと、画素回路要素への接続部に通じる孔を平坦化層に形成することと、形成された孔を金属化することと、金属化された孔と第１電極を電気的に接触させることと、第１電極上に光や電離放射線に高感度な層を形成することとから構成される。平坦化層の形成によって、画素回路と少なくとも部分的に重なる第１電極の表面上に、すなわち、画素回路のフィーチャの上方に、２分の１ミクロンを超える曲率半径を有する表面屈曲が提供される。
【００４０】
本発明の以上の概略的説明と以下の詳細な説明はいずれも例示であり、本発明の限定ではないことを理解されたい。
【図面の簡単な説明】
【００４１】
本発明とその効果は、添付図面を参照して、以下の詳細な説明を検討することにより詳細に理解することができる。
【００４２】
【図１】本発明で使用するａ−Ｓｉ薄膜トランジスタ（ＴＦＴ）の一形態の概略３次元図である。
【図２】図１に示されるａ−Ｓｉ  ＴＦＴの概略断面図である。
【図３】本発明で使用するｐｏｌｙ−Ｓｉ  ＴＦＴの一形態の概略３次元図である。
【図４】図３に示されるｐｏｌｙ−Ｓｉ  ＴＦＴの概略断面図である。
【図５】入射放射線の間接検出に使用するアクティブマトリクス撮像アレイから抽出した画素の概略回路図である。
【図６】図５の画素回路の一つの特別な構造的実装に対応したベース線アーキテクチャと称される不連続フォトダイオードを有する間接検出画素構造の一形態の概略断面図である。
【図７】入射放射線の直接検出に使用するアクティブマトリクス撮像アレイから抽出した画素の概略回路図である。
【図８】直接検出画素構造の一形態の概略断面図である。
【図９】図５と図６のそれぞれに示された画素回路とベース線アーキテクチャの実装に対応する間接検出アクティブマトリクスアレイにおける４個の隣接画素の概略完成見取図である。
【図１０】図６のベース線アーキテクチャの実装に対応する単一画素の領域内における１対の間接検出アクティブマトリクスアレイの上面の１組の顕微鏡写真である。
【図１１】不連続面外フォトダイオード構造を有する間接検出画素構造の概略断面図である。
【図１２】連続面外フォトダイオード構造を有する間接検出画素構造の概略断面図である。
【図１３】図５と図１２のそれぞれに示された画素回路とアーキテクチャの実装に対応する間接検出アクティブマトリクスアレイにおける４個の隣接画素の概略完成見取図である。
【図１４】図１２の画素アーキテクチャの実装と図１３の概略完成見取図に対応する単一画素の領域内における間接検出アクティブマトリクスアレイの上面の顕微鏡写真である。
【図１５】一段画素内増幅器を含むアクティブ画素構造に基づく間接検出アレイから抽出した画素のための概略回路図である。
【図１６】図１５の画素回路と図１２のものと類似のフォトダイオード構造の実装に対応する、ｐｏｌｙ−Ｓｉ  ＴＦＴを使用するアクティブ画素構造に基づく間接検出アレイにおける４個の隣接画素の概略完成見取図である。
【図１７】図１５の画素回路の実装及び図１６の概略完成見取図に対応する、単一画素の領域内における間接検出アレイの上面の顕微鏡写真である。
【図１８】二段画素内増幅器を含むアクティブ画素構造に基づく間接検出アレイから抽出した画素の概略回路図である。
【図１９】図１８の画素回路と図１２のものと類似のフォトダイオード構造の実装に対応する、ｐｏｌｙ−Ｓｉ  ＴＦＴを使用するアクティブ画素構造に基づく間接検出アレイにおける４個の隣接画素の概略完成見取図である。
【図２０】図１８の画素回路の実装及び図１９の概略完成見取図に対応する、単一画素の領域内における間接検出アレイの上面の顕微鏡写真である。
【図２１】図１６と図１７に対応し様々なフィーチャと材料のネイティブトポロジーを示す、ｐｏｌｙ−Ｓｉ  ＴＦＴを使用する一段画素内増幅器構造(one-stage, in-pixel amplifier design)に基づく間接検出アレイの推定断面図である。
【図２２ａ】図１９と図２０に対応し様々なフィーチャと材料のネイティブトポロジーを示す、ｐｏｌｙ−Ｓｉ  ＴＦＴを使用する二段画素内増幅器構造(two-stage, in-pixel amplifier design)に基づく間接検出アレイの推定断面図である。
【図２２ｂ】図２２（ａ）の一部分に対応する概略図である。
【図２３ａ】図２１に使用されたものと同じ推定から得られ、図１６と図１７に対応し連続フォトダイオード構造の上部のネイティブトポロジーを示す、単一画素の領域内における一段画素内増幅器アレイの上面図である。
【図２３ｂ】図２３（ａ）の推定上面図との比較のために示す、図１７から得られた顕微鏡写真である。
【図２４ａ】図２２に使用されたものと同じ推定から得られ、図１９と図２０に対応し連続フォトダイオード構造の上部のネイティブトポロジーを示す単一画素の領域内における二段画素内増幅器アレイの上面図である。
【図２４ｂ】図２４（ａ）の推定上面図との比較のために示す、図２０から得られた顕微鏡写真である。
【図２５】表面の平坦化性の変化の評価に適用する曲率半径の一般概念を示す２枚の概略図である。
【図２６ａ】図２１に対応する間接検出アレイの推定断面図である。しかし、パッシベーション＃２の完全な平坦化を通じてより均一なトポロジーが実現した。
【図２６ｂ】図２１に対応する間接検出アレイの推定断面図である。しかし、パッシベーション＃２の部分的な平坦化を通じてより均一なトポロジーが実現した。
【図２７ａ】図２２（ａ）に対応する間接検出アレイの推定断面図である。しかし、パッシベーション＃２の完全な平坦化を通じてより均一なトポロジーが実現した。
【図２７ｂ】図２７（ａ）の一部分に対応する概略図である。
【図２８】図２６（ａ）に対応する間接検出アレイの推定断面図である。しかし、フォトダイオードの下部電極の周縁の平滑化を通じてより均一なトポロジーが実現した。
【図２９】図２７（ａ）に対応する間接検出アレイの推定断面図である。しかし、フォトダイオードの下部電極の周縁の平滑化を通じてより均一なトポロジーが実現した
【図３０】図２８に対応する間接検出アレイの推定断面図である。しかし、フォトダイオードの下部電極をバック接点に接続するビアを狭くし、それらのビアに金属を詰めることを通じてより均一なトポロジーが実現した。
【図３１ａ】推定から得られ図２３（ａ）と厳密に一致する単一画素の領域内における一段画素内増幅器アレイの上面図である。連続フォトダイオード構造のネイティブトポロジーを示し、図３１内の残りの図との比較のために使用する。
【図３１ｂ】図２６（ａ）に使用されたものと同じ推定から得られた概略図である。パッシベーション＃２の完全な平坦化を通じて図３１（ａ）と比較して、改善された表面トポロジーが実現した。
【図３１ｃ】図２８に使用されたものと同じ推定から得られた概略図である。フォトダイオードの下部電極の周縁の平滑化を通じて図３１（ｂ）と比較して、改善された表面トポロジーが実現した。
【図３１ｄ】図３０に使用されたものと同じ推定から得られた概略図である。フォトダイオードの下部電極をバック接点に接続するビアを狭くし、それらのビアに金属を詰めることを通じて図３１（ｃ）と比較して、改善された表面トポロジーが実現した。
【図３２ａ】推定から得られ図２４（ａ）と厳密に一致する単一画素の領域内における二段画素内増幅器アレイの上面図である。上部の連続フォトダイオード構造のネイティブトポロジーを示し、図３２内の残りの図との比較のために使用する。
【図３２ｂ】図２７に使用されたものと同じ推定から得られた概略図である。パッシベーション＃２の完全な平坦化を通じて図３２（ａ）と比較して、改善された表面トポロジーが実現した。
【図３２ｃ】図２９に使用されたものと同じ推定から得られた概略図である。フォトダイオードの下部電極の周縁の平滑化を通じて図３２（ｂ）と比較して、改善された表面トポロジーが実現した。
【図３２ｄ】推定から得られた概略図である。フォトダイオードの下部電極をバック接点に接続するビアを狭くし、それらのビアに金属を詰めることを通じて、図３２（ｃ）と比較して、改善された表面トポロジーが実現した。
【図３３ａ】図２１に対応する間接検出アレイの推定断面図である。しかし、フォトダイオードにおける非ドープａ−Ｓｉ層の完全な平坦化を通じて、より均一なトポロジーが実現した。
【図３３ｂ】図２１に対応する間接検出アレイの推定断面図である。しかし、フォトダイオードにおける非ドープａ−Ｓｉ層の部分的な平坦化を通じてより均一なトポロジーが実現した。
【図３４ａ】推定から得られ、図２３（ａ）に厳密に一致する単一画素の領域内における一段画素内増幅器アレイの上面図である。上部連続フォトダイオード構造のネイティブトポロジーを示し、図３４内の残りの図との比較のために使用する。
【図３４ｂ】図３３（ｂ）に使用されたものと同じ推定から得られた概略図である。フォトダイオードにおける非ドープａ−Ｓｉ層の部分的な平坦化を通じて図３４（ａ）と比較して、改善された表面トポロジーが実現した。
【図３４ｃ】図３３（ａ）に使用されたものと同じ推定から得られた概略図である。フォトダイオードにおける非ドープａ−Ｓｉ層の完全な平坦化を通じて図３４（ａ）と比較して、改善された表面トポロジーが実現した。
【発明を実施するための形態】
【００４３】
面外フォトダイオード構造を間接検出アクティブマトリクスアレイの画素構造に組み込むことにより、光学的フィルファクタを大幅に改善する機構が提供される。連続フォトダイオード構造を実装する場合、画素の全領域に対応する１の大きさの光学的フィルファクタが可能である。そのような光学的フィルファクタの改善は、アドレス指定ＴＦＴ、アドレス線、ギャップ等のフォトダイオードと他の画素要素間の画素領域の競合をなくすことにより得られるのである。
【００４４】
面外フォトダイオード構造は、また、画素への追加要素（ＴＦＴ、ダイオード、キャパシタ及び抵抗器、並びにビア、トレース、制御線、アドレス線と接地平面等）の導入を可能にし、それにより、より複雑な画素回路が可能になる。アクティブマトリクスアレイの場合と同様、これらの追加要素は、フォトダイオードの要素と別の平面に存在し、従って画素領域についてフォトダイオードと競合しない。より複雑な回路を導入することによって、画素構造と他のアレイ構造の両方において、各画素に単一ＴＦＴ（画素アドレス指定スイッチとして作動する）しかないアクティブマトリクスフラットパネル撮像アレイの性能と比較して、性能をかなり改善することができる。これらの追加のＴＦＴとダイオードに使用される半導体材料のタイプは、前記のいずれであってもよいが、後述のより複雑な回路の例は、ｐｏｌｙ−Ｓｉ  ＴＦＴを含む。更に、以下の例は、撮像信号が収集され、読み出し前に画素蓄積キャパシタに蓄積される間接検出アレイ構造に関するが、面外フォトダイオード構造は、個々のＸ線の検出と計数（一般に単光子計数と呼ばれる機能）を可能にする画素回路の作製を可能にし、そのような回路は、フォトダイオードと領域について競合しない。そのような単光子計数画素は、検出器（面外フォトダイオード構造等）、増幅器、弁別器（必要に応じて、パルス整形回路を有する）、及びイベントカウンタ（例えば、線形フィードバックシフトレジスタ方式）用の回路、並びにアドレス指定及び画素リセット用の回路を含む。単光子計数アレイには、Ｘ線スペクトルの特定部分に基づいて高コントラスト画像を作成する機能（エネルギー弁別又はエネルギーウィンドウ処理と呼ばれる技術）等、多くの利点がある。
【００４５】
より複雑にすると、入射放射線の間接検出と直接検出を利用する両方のアレイ構造に関して、イメージャの信号対雑音比を改善することができる。間接検出の場合、より複雑にすることは、フォトダイオードにおけるａ−Ｓｉの準安定電子状態（トラップ状態とも呼ばれる）での電荷のトラッピング及び放出と関連した望ましくない影響を制限するのにも役立つ。
【００４６】
以下、図面を用いて説明する。複数の図面を通じ、同じ参照数字は同一又は対応する部分を示す。特に図５を参照すると、図５に示した一般形態を有するアクティブマトリクスアレイ画素回路の場合、所定の行の画素の読み出し中、対応するフォトダイオードの全域で電界は増加して、ＶBIASの大きさとフォトダイオードにおけるａ−Ｓｉの厚みによって規定される最大値に戻る。従って、画素の読み出しにより、撮像信号がサンプリングされ、画素が初期化される。各画素蓄積キャパシタ内の撮像信号の収集中に、電界は減少する。所定の画素に関して、撮像信号が十分に多量の場合は、電界の強さが、ほぼ０にまで減少し、蓄積キャパシタは、電荷をそれ以上蓄積できなくなり、画素が飽和する。フォトダイオード内の電荷トラップの可能性は、通常、電界強度の低下と共に高くなり、画素飽和の条件近くで極めて高くなる。放射線撮像（通常、多量のＸ線照射を伴う）では、高レベルのトラップ電荷は、撮像信号の実質的な喪失の原因になる。これは、イメージャの信号対雑音比を低下させ、画質を劣化させる可能性がある。蛍光撮像では、初期画像の取得中にトラップされた電荷は、後の画像で放出される。この結果、前の方の画像からの画像情報が、後の方の画像に現われることがある（一般に、遅延（lag）又は画像遅延（image lag）と呼ばれる望ましくない現象）。更に、イメージャが、多量のＸ線照射を有する放射線画像を生成するために使用される場合、またそのイメージャが、すぐ後で蛍光画像を生成するために使用される場合は、放射線画像からの画像情報が、蛍光画像に現われることがある（ゴーストと呼ばれる望ましくない現象）。遅延とゴーストは、画像中の重要な情報を不明瞭にする可能性がある画像アーティファクトの要因であり、従って、画像の有用性を低下させ、そのようなアーティファクトは、一般に、アクティブマトリクスアレイを利用したイメージャで起こる。しかしながら、アクティブマトリクスアレイより複雑な回路を内蔵するアレイ構造は、信号対雑音比の制限を克服し、画像アーティファクトを減少させ、同時に、小型さ、大面積、及び放射線破損耐性の重要な利点を保持する。
【００４７】
図１５に、間接検出アレイ用のより複雑な画素回路の一例を概略的に示す。この回路構造は、一段画素内増幅器、アドレス指定ＴＦＴ及びリセットＴＦＴを提供するように構成された３個のＴＦＴを含む。画素内増幅器の存在により、この構造は、アクティブ画素構造と称される。この構造を取り入れたアレイの動作中、撮像信号が収集され、画素蓄積キャパシタの役割をするフォトダイオードに蓄積される。アクティブマトリクスアレイの場合と同様、１度に１行の画素の読み出しを実行することができるが（最大空間分解能を必要とする場合）、画素信号のサンプリングと画素初期設定は同時ではなくなる。所定の画素蓄積キャパシタ内の撮像信号が、アドレス指定ＴＦＴの使用によってサンプリングされるとき、画素内増幅器は、その信号を、フォトダイオードの静電容量ＣPDに対するデータアドレス線の静電容量の比率と等しい量だけ増幅する。この増幅は、イメージャ回路内でアドレス指定ＴＦＴと外部前置増幅器（これらは、アクティブマトリクスイメージャ内の主な雑音源の内の２個である）からの雑音が作用する前の時点で行われるので、この画素回路構造は、イメージャの信号対雑音比を実質的に向上させることができる。更に、この画素回路では、撮像信号のサンプリングは、画素を初期化しない。より正確に言うと、撮像信号は、リセットＴＦＴの使用によって画素が初期化されるまで画素蓄積キャパシタ内に存在し続ける。その結果、撮像信号を複数回サンプリングしてから平均化することができ、それによりイメージャの信号対雑音比が更に改善される。図１６と図１７は、一段画素内増幅器構造を有する間接検出アレイの実際の具現化に対応し、図１５の画素回路の実装を表す。図１６は４個の画素の概略完成見取図であり、図１７は、実際のアレイから抽出した画素の顕微鏡写真である。
【００４８】
図１８に、間接検出アレイ用の更に複雑な画素回路の他の実施例を概略的に示す。この回路構造は、二段画素内増幅器、アドレス指定ＴＦＴ及びリセットＴＦＴを提供するように構成された５個のＴＦＴと１個の帰還キャパシタを含む。これは、アクティブ画素構造の他の実施例である。この構造を取り入れたアレイの動作中、撮像信号は収集され、画素蓄積キャパシタとして作動する帰還キャパシタに蓄積される。この構造の動作と利点は、前記一段画素内増幅器構造のものと同様であり、撮像信号の画素内増幅及び撮像信号の複数回のサンプリングと平均化によって、イメージャの信号対雑音比を実質的に向上させる。更に、撮像信号を収集し蓄積する際、この構造では、アクティブマトリクス画素構造又は前記一段画素内増幅器構造の状況と大きく異なり、フォトダイオードの全域で電界が、ごくわずかだけ減少する。
【００４９】
その結果、Ｘ線照射線量が極めて多いときでも、フォトダイオード内にトラップされている電荷量が減少し、遅延及びゴーストのアーティファクトが減少する。この二段画素内増幅器構造のその他の利点は、一段構造の利点と比べて増幅器の利得（増幅器が撮像信号を増加させる倍数因子として定義された）を超える量の制御を可能にすることである。二段構造では、画素内増幅器は、撮像信号を、画素帰還キャパシタの静電容量ＣFBに対するデータアドレス線の静電容量の比率と等しい量だけ増幅する。従って、所定の画素ピッチと画素蓄積キャパシタ静電容量に関して、一段構造と二段構造の両方で、画素内増幅器利得の大きさは、データ線の静電容量と共に大きくなる。その結果、所定の画素構造に基づいてより大きなアレイ（すなわち、データ線方向に沿ってより多くの画素数を有するアレイ）が製造される場合に増幅量が増加する。これは、データ線静電容量がデータアドレス線に沿う画素数に比例して増加するという事実の結果である。一段構造の場合、アレイサイズに対する画素内増幅器利得のこの依存性（一般に望ましくない）は、フォトダイオード（仕様は、光検出効率を最大にするように個別に最適化しなければならない）の厚み又は面積を変更しないと相殺することができない。しかしながら、二段構造の場合は、ＣFBの大きさを調整して（例えば、キャパシタ絶縁体の厚み又はキャパシタの面積を調整することにより）、データ線静電容量の変化を相殺することができる。これにより、アレイから取り出された撮像信号の大きさの範囲を変更せずに様々なアレイサイズに合わせて所定の二段構造を実現することができ、これにより、イメージャ動作に必要とされる外部前置増幅電子回路の構造を単純化することができる。図１９と図２０は、図１８の画素回路の実装を表わす二段画素内増幅器を有する間接検出アレイの実施例に対応する。図１９は４個の画素の概略完成見取図であり、図２０は実際のアレイから抽出した画素の顕微鏡写真である。
【００５０】
前述の通り、面外フォトダイオード構造は、実質的な性能改善を可能にする。このような改善は、光学的フィルファクタを向上させた直接的結果であり、またフォトダイオード構造によって促進された画素回路の複雑を向上させた結果である。しかしながら、これらの利点を実際に実現するには、面外フォトダイオード構造に、性能を低下させる他の要素を導入してはならない。これに関して本発明者は、後記するように、性能を低下させる重要問題を発見した。
【００５１】
図２１と図２２は、それぞれ図１７と図２０の顕微鏡写真に対応する一段及び二段画素内増幅器構造の推定断面図である。これらの断面図は、画素構造における様々なフィーチャと材料を示す。例えば、バッファパッシベーション、パッシベーション＃１、パッシベーション＃２及び上部パッシベーションの４種のパッシベーション層が存在する。更に、シャント金属（リセット電圧線とゲートアドレス線のような要素に使用される）、金属＃１（バック接点、データアドレス線及びビアのような要素に使用される）、金属＃２（フォトダイオードの下部電極のような要素に使用される）、及びＩＴＯ（フォトダイオードの上部電極に使用される）の４種の金属層がある。図２１と図２２に示した他の層とフィーチャとしては、ＴＦＴチャネルに使用されるｐｏｌｙ−Ｓｉ（アクティブｐｏｌｙ−Ｓｉとして示された）、ＴＦＴゲート（ｐｏｌｙ−Ｓｉから形成された）、及びフォトダイオードに使用されるｎ+ドープ、非ドープ及びｐ+ドープａ−Ｓｉが挙げられる。これらの断面図において明らかなフォトダイオード構造のトポロジー不均一性（topological non-uniformity）は、対応する製作アレイの不均一性を表し、図１７と図２０の顕微鏡写真はそのようなアレイから得られた。例えば、図２３と図２４において、画素の上面図（図２１と図２２の断面図を生成するために使用したものと同じ推定から得た）と、対応するアレイの実際の実施例の顕微鏡写真との間に密接な対応関係が存在することは明らかである。
【００５２】
図２１〜図２４に示したフォトダイオード構造は、極めて高度のトポロジー不均一性を示す。このトポロジー不均一性は、画素構造においてフォトダイオードの下方に位置するか又はその一部分であるフィーチャの存在によるものである。示された画素構造例の場合、そのようなフィーチャとしては、ＴＦＴ、キャパシタ、アドレス線、トレース、及びフォトダイオードの下部電極をバック接点に接続するビアが挙げられる。そのようなフィーチャは、構造が連続的（これらの例のように）又は不連続（すなわち、図１１に示したフォトダイオード構造を有する）であるかどうかに関係なく、面外フォトダイオード構造の不均一性をもたらす。直接検出アレイの場合は、光導電体構造の下方に存在するか又はその一部分であるフィーチャ（ＴＦＴ、キャパシタ、アドレス線、トレース、ビア等）の存在により、その構造と同程度のトポロジー不均一性が示されることに留意する。直接検出アレイと同様に、連続的な面外フォトダイオード構造を有する間接検出アレイについても、図１４、図２１、図２２（ａ）で明らかなように、下部電極の周囲全体に沿って、かつ下部電極をバック接点に接続するビアの領域内において、トポロジー不均一性が示される。
【００５３】
これと比較して、ベース線アーキテクチャを使用する間接検出アレイの場合、不連続フォトダイオード構造は、極めて高度なトポロジー均一性を示す。このトポロジー均一性は、図６と図９で明らかなように、画素構造においてフォトダイオードの下方に存在するか又はその一部分であるフィーチャが存在しないことにより示される。この場合、フォトダイオード構造の様々な層の製造に使用される処理段階が、アレイ基板の平滑な平面上において実行されるとき、各層に平滑で平坦な表面と厚の均一性が達成される。従って、図１０に示されるように、フォトダイオード構造の最上部は、平滑で平坦になる。この平滑性と平坦性は、アレイの製造で使用される処理段階に起因する不規則な局所的変化（約数百オングストローム）によってのみ制限される。製造中、他の処理ばらつきが、アレイ全域にわたって、所定の材料層の厚みを最大数十パーセント系統的に変化（例えば、増大又は減少）させる可能性がある。
【００５４】
ベース線アーキテクチャを使用する間接検出アレイの事例では、フォトダイオードは、光学光子の検出と得られた信号の収集に関する高い効率と、好ましくは低レベルの暗電流、電荷トラップ、電荷放出及び遅延を含む極めて優れた特性を示し、そのような優れた特性を妨げる製造工程による平滑性と平坦性の不規則な局所的ばらつきも材料厚みの系統的ばらつきも存在しない。そのような優れた特性を示すフォトダイオード構造は、不連続ベース線アーキテクチャ構造か、連続面外構造又は不連続面外構造かを問わず、高品質であるとされる。所定の撮像アレイの場合、これらの特性はそれぞれ、個々の画素の信号特性の測定によって得ることができ、個々の画素からの結果又は多数の画素からの結果の平均は、次のように表わすことができる。単位フォトダイオード面積を基準にして、この好ましいレベルの１画素当たりの暗電流の大きさは、約１ｐＡ／ｍｍ2未満である。この好ましいレベルの１画素当たりの電荷トラップの大きさは、約２０％未満であり、この大きさは、単一の放射線透視撮影フレームの間にトラッピングによって失われた撮像信号の量によって定量化され、電荷トラップと電荷放出が平衡状態である条件下で得られた撮像信号の百分率として表される。この好ましいレベルの１画素当たりの電荷放出の大きさは、約１５％未満であり、この大きさは、放射線によって得られる一連のフレーム後の、放射線がない状態で得られた最初のフレーム中にトラップ状態から放出される撮像信号の量によって、かつ電荷トラップと電荷放出が平衡状態である条件下で定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表される。この好ましいレベルの１画素当たりの遅延の大きさは、約１５％未満であり、この大きさは、放射線で得られた１フレーム又は一連のフレーム後の、放射線がない状態で得られた最初のフレーム中にトラップ状態から放出された撮像信号（一以上の先行するフレーム内にトラップされた電荷により生じる）の量によって定量化され、先行フレームからの撮像信号の百分率として表される。そのような測定の結果は、通常、最初のフィールド遅延、あるいは最初のフレーム遅延と称される。コンバータに光導電材料を使用する直接検出アクティブマトリクスアレイの場合、単位光導電体面積、電荷トラップ、電荷放出及び遅延当たりの暗電流の好ましいレベルの大きさは、間接検出アレイに関する前記レベルと類似する。
【００５５】
ベース線アーキテクチャを使用する間接検出アレイ内の高品質フォトダイオード構造の場合、前述の優れた特性に寄与する一要素として、トポロジー均一性の程度が挙げられる。前記した表面平滑性及び表面平坦性の制限内、並びに厚みの均一性の制限内で、フォトダイオード内の個々のｎ+ドープ層、非ドープ層及びｐ+ドープａ−Ｓｉ層は、均一な厚みを有し、上部電極と下部電極は、両方とも平坦であり、これらの電極は互いに平行である。その結果、電界強度が、非ドープ層の厚みの関数として変化する様子は、フォトダイオードの領域全体を通じて比較的変化しないままであり、これが、高品質フォトダイオードの好ましいレベルの暗電流、電荷トラップ、電荷放出及び遅延の原因である。
【００５６】
これと反対に、トポロジー不均一性を有するフォトダイオード構造では、フォトダイオードのａ−Ｓｉ材料内に、極めて高い電界強度の領域と極めて低い電界強度の領域が形成される。上部電極と下部電極のいずれかが、平坦性からの鋭い（すなわち、険しい）変化を示すフォトダイオードの領域においては、非ドープａ−Ｓｉの電界は、上部電極と下部電極が平行な領域の電界よりかなり強くなる。そのような高電界領域の近くでは、電界強度は、上部電極と下部電極が平行の領域内の電界よりかなり低くなる。平坦性の変化が鋭いほど（すなわち、より険しいほど）、電界強度の偏位が大きくなる。暗電流は、電界強度が大きくなるほどその関数として増加するので、電界強度が極めて高い領域では暗電流が好ましくないレベルになる。同様に、電荷トラップは、電界強度が小さくなるほどその関数として増加するので、電界強度が著しく低い領域では、電荷トラップ、電荷放出及び遅延が好ましくないレベルになる。
【００５７】
前述の連続的な面外フォトダイオード構造を有する画素構造の３実施例（すなわち、図１４のアクティブマトリクス構造、図２１と図２３の一段画素内増幅器構造、及び図２２と図２４の二段画素内増幅器構造を含む）では、広範囲領域において、電界強度が極めて減少させられるのと同様に、各構造のフォトダイオードの広範なトポロジー不均一性により、電界強度が極めて増加させられる。また、図２１の深いビアの領域内で明らかなように、電極平坦性の鋭い変化により、上部電極と下部電極との最小距離が実質的に減少し、更に電界強度が著しく高くなることがある。本発明者が発見したそのような領域の存在は、高レベルの暗電流、電荷トラップ、電荷放出及び遅延を発生させて不利であり、従って高品質フォトダイオードの実現を妨げる。
【００５８】
フォトダイオードの高暗電流は、複数の理由から望ましくない。暗信号（暗電流によって形成された）は、撮像中に画素蓄積キャパシタに蓄積されるので、暗電流が多いと、画素が飽和まで動作できる露光範囲が大幅に減少する。更に、暗電流が、ショット雑音と呼ばれる雑音源を生成するので、暗電流が多いとショット雑音が多くなる。イメージャ内のショット雑音の寄与は、画素内増幅器（図１５と図１８の画素回路構造）による利得効果の前に生じるので、イメージャの信号対雑音比の改良は、期待値より低くなる。同様に、ショット雑音が多いと、面外フォトダイオード構造を有するＡＭＦＰＩアレイを含むイメージャの信号対雑音比の改善が減少する（図１１と図１２に示した画素構造のような）。高レベルの電荷トラップは、複数の理由により望ましくない。放射線撮像では、トラップ状態への信号損失によって、画素からサンプリングされた撮像信号が減少し、それによりイメージャの信号対雑音比が低下する。更に、高レベルの電荷トラップは、高レベルの電荷放出と遅延の原因となり、画像アーティファクトの望ましくない結果を増大させる。
【００５９】
表面の平坦性（図２１〜図２４に示したフォトダイオードにおける電極のトポロジー等）の変化の鋭さ（すなわち、険しさ）は、図２５に示したように曲率半径ｒによって定量化することができる。従って、平坦性の変化が鋭いほどｒの値は小さい。連続及び不連続の面外構造において典型的なフォトダイオード構造の非ドープａ−Ｓｉ層における電界強度に対する電極平坦性の鋭い変化（ｒによってパラメータ化されたような）の影響を推定で求めることで、フォトダイオード構造においてそのような鋭い変化を減少させる重要性が示される。
【００６０】
０．１μｍ以下のｒ値によって特徴付けられた平坦性が変化する領域の近傍では、電界の最大偏位は、極めて大きく、１対の平行電極の電界強さより３００パーセント以上高くなる場合や（平坦性が変化する領域の最近傍領域）、６０パーセント以上低くなる場合（それらの近傍領域）がある。約０．５μｍのｒ値によって特徴付けられた平坦性が変化する領域の近傍では、電界の偏位は、１対の平行電極の電界の強さより最大約３００パーセント高くなる場合や（平坦性が変化する領域の最近傍領域）、最大約６０パーセント低くなる場合（それらの近傍領域）がある。
【００６１】
約１μｍのｒ値によって特徴付けられた平坦性が変化する領域の近傍では、電界の偏位は、１対の平行電極の電界の大きさより最大約２００パーセント高くなる場合や（平坦性が変化する領域の最近傍領域）、最大約５０パーセント低くなる場合（それらの近傍領域）がある。約２μｍのｒ値によって特徴付けられた平坦性が変化する領域の近傍では、電界の偏位は、１対の平行電極の電界の大きさより最大約５０パーセント高くなる場合や（平坦性が変化する領域の最近傍領域）、最大約３０パーセント低くなる場合（それらの近傍領域）がある。約５μｍのｒ値によって特徴付けられた平坦性が変化する領域の近傍では、電界の偏位は、１対の平行電極の電界の大きさより最大約２０パーセント高くなる場合や（平坦性が変化する領域の最近傍領域）、最大約１５パーセント低くなる場合（それらの近傍領域）がある。約１０μｍのｒ値によって特徴付けられた平坦性が変化する領域の近傍では、電界の偏位は、１対の平行電極の電界の大きさより最大約１０パーセント高くなる場合や（平坦性が変化する領域の最近傍領域）、最大約１０パーセント低くなる場合（それらの近傍領域）がある。
【００６２】
以上の考察から、面外フォトダイオード構造が、フォトダイオードのトポロジー均一性を考慮することなく製造された場合、得られるトポロジー（図２１〜図２４の実施例で示されるように、ネイティブトポロジーと称される）が、高品質フォトダイオードの実現を防げ、そのようなフォトダイオードを含むアレイを有するイメージャの性能を低下させることが明らかである。一般に、暗電流、電荷トラップ、電荷放出及び遅延の大きさは、フォトダイオードの電極の平坦性における鋭い変化を有する領域の程度（すなわち、数と面積）と共に増大する。これらの大きさは、電極の平坦性の変化が鋭くなるほど大きくなる。しかしながら、高品質面外フォトダイオード構造は、本発明の一実施形態によって実現され、そこでは、フォトダイオードは、電極の平坦性の変化の鋭さと同様に、そのような領域の広さが十分に小さくされ、その結果、フォトダイオードは、好ましいレベルの暗電流、電荷トラップ、電荷放出及び遅延を示すように設計され製造される。
【００６３】
図２６〜図３４は、面外フォトダイオード構造のトポロジー均一性を改善する様々な方法を適用した結果の例を示す。トポロジー均一性を改善する一方法は、フォトダイオード構造の下方に存在する材料層を完全に平坦化することである。この方法の適用例として、一段画素内増幅器構造の事例を図２６（ａ）と図３１（ｂ）に示し、二段画素内増幅器構造の事例を図２７と図３２（ｂ）に示す。各事例において、パッシベーション＃２の上面は平坦化された。
【００６４】
これは、例えば、本発明の一実施形態では、化学機械研磨（ＣＭＰ、化学機械平面化とも呼ばれる）及び／又はスピンコーティングの適用により達成することができる。この方法を適用する際、パッシベーション層の厚みは、ＣＭＰの適用後に確実に最小厚みになるように、最初、ネイティブトポロジーの場合より厚くされていてもよい。これは、フォトダイオード電極とフォトダイオード構造の下方の回路要素との間の寄生容量を所望の制限値より低く維持するのに有効である。図２６（ａ）と図２７は、それぞれ図２１と図２２に示したネイティブトポロジーの場合よりトポロジー均一性が改善されたフォトダイオードの断面図を示す。図３１（ｂ）と図３２（ｂ）は、それぞれ図３１（ａ）と図３２（ａ）に示したネイティブトポロジーよりトポロジー均一性が改善されたフォトダイオードの上面図を示す。トポロジー均一性を大幅に改善するこの方法の有効性は明らかである。面外フォトダイオード構造のトポロジー均一性を改善する別の方法は、図２６（ｂ）に示したように、フォトダイオード構造の下方にある材料層を部分的に平坦化することである。これは、前述の技術のような様々な既知の技術を使用して達成することができる。
【００６５】
連続的な面外フォトダイオード構造では、図２６（ａ）と図２７（ａ）において明らかなように、下部電極（金属＃２層から形成された）の縁が、上部電極の平坦性の鋭い変化を形成する。本発明の一実施形態では、これらの縁を平滑化することが望ましい。本発明において、この平滑化を達成する一方法は、下部電極の縁を画定するために使用されるエッチング技術を調整して、ネイティブトポロジーより大きい曲率半径を有する斜め形状又は丸み形状を達成することである。図２８と図２９は、それぞれ図２６（ａ）と２７（ａ）に示したものよりトポロジー均一性が改善されたフォトダイオードの断面図を提供する。図３１（ｃ）と３２（ｃ）は、それぞれ図３１（ｂ）と図３２（ｂ）に示したものよりトポロジー均一性が改善されたフォトダイオードの上面図を提供する。トポロジー均一性を更に改善するこの方法の有効性は明らかである。
【００６６】
連続面外フォトダイオード構造では、フォトダイオードの下部電極をバック接点に接続する一以上のビアが、上部電極と下部電極の平坦性における鋭い変化を作り出す。平坦性におけるこれら変化の鋭さを減少させるための本発明による一方法は、ビアの横寸法（すなわち、フォトダイオードの表面に沿った寸法）を、例えば設計ルールによって許容された限度まで狭くすることによって、各ビアの面積を小さくすることである。下部電極に使用される金属は、ビアを埋めるように堆積させることができる。図３０は、図２８に示したものよりトポロジー均一性が改善されたフォトダイオードの断面図である（図２９の視野内のビアが存在しないので、二段画素内増幅器構造の対応する断面図は示していない）。
図３１（ｄ）と図３２（ｄ）は、それぞれ図３１（ｃ）と図３２（ｃ）に示したもよりトポロジー均一性が改善されたフォトダイオードの上面図である。トポロジー均一性を更に改善する本発明の方法の有効性は明らかである。
【００６７】
面外フォトダイオード構造のトポロジー均一性を改善する別の方法は、フォトダイオード内の非ドープａ−Ｓｉ層の上面を平坦化することである。この方法の適用例として、一段画素内増幅器構造の事例を図３３、図３４（ｂ）、図３４（ｃ）に示す。
【００６８】
フォトダイオードの非ドープａ−Ｓｉ層の完全な平坦化は、例えば本発明の一実施形態では、ＣＭＰの適用により達成することができる。この方法を適用する際、ＣＭＰの適用後に達成される最終厚みが、好ましい厚みに対応するように、最初に、非ドープＳｉ層を、好ましい厚みより厚くしておくことができる。これは、フォトダイオードが優れた特性を示すのに役立つ。図３３（ａ）は、図２１に示したネイティブトポロジーの場合より改善された断面図を提供する。図３４（ｃ）は、図３４（ａ）に示したネイティブトポロジーよりトポロジー均一性が改善されたフォトダイオードの上面図を提供する。フォトダイオードの上部電極の均一性を大幅に改善するこの方法の有効性は明らかである。下部電極の均一性は、ネイティブトポロジーと比べ変らないままである。面外フォトダイオード構造のトポロジー均一性を改善するこの方法の別の実施形態は、図３３（ｂ）と図３４（ｂ）に示したようにフォトダイオードの非ドープａ−Ｓｉ層を部分的に平坦化することである。これは、前述のような様々な既知の技術を使用して達成することができる。
【００６９】
パッシベーション層等のフォトダイオード構造の下方の一以上の材料層を平坦化することと、フォトダイオード構造の下部電極の縁を平滑化することと、フォトダイオードの下部電極をバック接点に接続するビアの横寸法を狭くし及び／又は下部電極に使用された金属を堆積させてビアを埋めることと、フォトダイオード内の非ドープａ−Ｓｉを平坦化することとから構成される、本明細書に記載されたような面外フォトダイオード構造のトポロジー均一性を改善する方法を組み合わせて使用して、本発明の所望の結果を達成することができる。
【００７０】
図３１、図３２、図３４に示す劇的な結果から明らかなように、本発明は、画素回路要素の縁に関連するトポロジー不均一性を除去する機能を提供する。平坦化技術（前述のような）は、前述した図２６〜図３０及び図３３の断面図に示した、ＴＦＴ（ＴＦＴのソース、ドレイン及びゲートを含む）、ダイオード、キャパシタ及び抵抗器、並びにフォトダイオードのビア、トレース、制御線、アドレス線、接地平面、電極面、遮光面、バイアス線、バック接点及び下部電極（これらは全て複合金属、パッシベーション、又は絶縁体層から製造される）等の画素回路要素又はアレイフィーチャを覆っている層を平坦化する。このように、本発明は、薄型フィルムトランジスタ要素上の平坦化に限定されない。例えば、全てのＴＦＴ画素回路要素又はアレイフィーチャ（制御線とアドレス線を含むがこれに限定されない）に関連する不均一性の影響であっても、下部パッシベーション層＃１（例えば図２６に示したような）を通る電気ビア相互接続を含み、その後に、そのような構造の上に堆積された層の平坦化によって緩和することができる。一段画素内増幅器構造（図１７、図２１、図２３に示したような）又は二段画素内増幅器構造（図２０、図２２、図２４に示したような）のいずれかによって導入された不均一性の影響も、その後にこれらの構造の上に堆積された層の平坦化によって緩和することができる。
【００７１】
以上の詳細な説明に基づき、以下、本発明の様々な実施形態の様々な要素について、本発明の特徴を示すためにより一般化して述べるが、これらは本発明を限定するものではない。
【００７２】
第１の実施形態では、放射線センサは、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層、シンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器とを有する。光電性層は、光子の一部との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、光電性層内に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、また、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有する。第１電極と第２電極の少なくとも一方の電極の表面は、少なくとも部分的に画素回路に重なり、画素回路のフィーチャの上方に表面屈曲を有する。表面屈曲は、２分の１ミクロンを超える曲率半径を有する。
【００７３】
表面屈曲は、例えば必要とされるか又は達成される所望の平坦化度により、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有することができる。次に、平坦化層は、画素回路のフィーチャ、アレイフィーチャ、ＴＦＴのソース又はドレインに繋がる電気的ビア相互接続、一段画素内増幅器要素、及び／又は二段画素内増幅器要素の上を完全に又は部分的に平坦化することができる。平坦化層は、パッシベーション層、誘電体層又は絶縁体層の少なくとも一種であることができる。
【００７４】
この実施形態では、放射線センサは、光検出器の下に配置されたアドレス線とデータ線を含むことができ、平坦化層は、アドレス線とデータ線上、及びアドレス線とデータ線のビア上に配置される。更に、電気的ビア相互接続は、平坦化層を貫通し、第１電極を画素回路に接続することができる。光電性層と接触する電気的ビア相互接続の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、及び１００ミクロン超の曲率半径を有することができる。
【００７５】
この実施形態では、光電性層は、ｐ−ｉ−ｎ半導体スタック、ｎ−ｉ−ｐ半導体スタック、又は金属絶縁体半導体スタックのいずれかであることができる。画素回路は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、トレース、ビア、制御線、アドレス線及び接地平面のうちの１種を含むことができる。画素回路は、アモルファス半導体トランジスタ、多結晶半導体トランジスタ又は微晶質半導体トランジスタの１種となることができる。画素回路は、アドレス指定トランジスタ、増幅器トランジスタ、及びリセットトランジスタのうちの少なくとも１種を含むことができる。画素回路は、アモルファスシリコン、低温アモルファスシリコン及び微晶質シリコンの少なくとも１種であることができる。画素回路は、シリコン半導体、酸化物半導体、カルコゲニド半導体、セレン化カドミウム半導体、有機半導体、有機小分子又はポリマー半導体、カーボンナノチューブ又はグラフェン、又は他の半導体材料のうちの少なくとも１種であることができる。
【００７６】
この実施形態の一態様では、光電性層は、１）複数の光検出器画素に広がる連続光電性層、又は２）複数の光検出器画素のそれぞれと関連付けられた不連続光電性層の少なくとも一方、であることができる。シンチレーション層は、ＣｓＩ：Ｔｌ、Ｇｄ2Ｏ2Ｓ：Ｔｂ、ＣｓＩ：Ｎａ、ＮａＩ：Ｔｌ、ＣａＷＯ4、ＺｎＷＯ4、ＣｄＷＯ4、Ｂｉ4Ｇｅ3Ｏ12、Ｌｕ1.8Ｙｂ0.2ＳｉＯ5：Ｃｅ、Ｇｄ2Ｓｉ０5：Ｃｅ、ＢａＦＣｌ：Ｅｕ2+、ＢａＳＯ4：Ｅｕ2+、ＢａＦＢｒ：Ｅｕ2+、ＬａＯＢｒ：Ｔｂ3+、ＬａＯＢｒ：Ｔｍ3+、Ｌａ2Ｏ2Ｓ：Ｔｂ3+、Ｙ2Ｏ2Ｓ：Ｔｂ3+、ＹＴａＯ4、ＹＴａＯ4：Ｎｂ、ＺｎＳ：Ａｇ、（Ｚｎ，Ｃｄ）Ｓ：Ａｇ、ＺｎＳｉＯ4：Ｍｎ2+、ＣｓＩ、ＬｉＩ：Ｅｕ2+、ＰｂＷＯ4、Ｂｉ4Ｓｉ3Ｏ12、Ｌｕ2ＳｉＯ5：Ｃｅ3+、ＹＡｌＯ3：Ｃｅ3+、ＣｓＦ、ＣａＦ2：Ｅｕ2+、ＢａＦ2、ＣｅＦ3、Ｙ1.34Ｇｄ0.6Ｏ3：Ｅｕ3+、Ｐｒ、Ｇｄ2Ｏ2Ｓ：Ｐｒ3+、Ｃｅ、ＳＣＧｌ、ＨＦＧ：Ｃｅ3+（５％）及びＣ14Ｈ10のうちの少なくとも１種、又は他のシンチレータ材料であることができる。
【００７７】
この実施形態では、放射線センサは、画素回路、光検出器及びシンチレーション層を支持するベース基板を有することができ、ベース基板上に規則的パターンで配列された複数の光検出器画素を有することができる。この実施形態では、光子透過性の第２電極は、複数の光検出器画素のためのバイアス平面を構成することができる。画素回路の一部分は、ベース基板上の隣接する光検出器画素間のギャップ領域内に配置されてもよい。この部分は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、ビア、トレース、制御線、アドレス線及び接地平面のうちの１種を有することができる。この実施形態では、第１電極は、ギャップ領域の近傍で終端処理される傾斜端を有することができる。
【００７８】
この実施形態では、第１電極と光子透過性の第２電極との間の暗電流を、光検出器の単位面積当たり１０ｐＡ／ｍｍ2未満、５ｐＡ／ｍｍ2未満、又は１ｐＡ／ｍｍ2未満、又は０．５ｐＡ／ｍｍ2未満とすることができる。平坦度と表面屈曲の曲率半径にある程度関連している暗電流のレベルについては上述した。この実施形態では、光電性層の表面屈曲に近い領域内の電界を、１対の平行な第１電極と第２電極間の光電性層内の電界の６０パーセントより大きく、３００パーセントより小さくできる。平坦化度と表面屈曲の曲率半径にある程度関連した電界の変化については上述した。
【００７９】
この実施形態では、センサは、シンチレーション層上に配置された金属板又はシンチレーション層上の封止層に堆積された金属板を有することができる。
【００８０】
第２の実施形態では、放射線センサは、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層、及びシンチレーション層の近くに配置された光子透過性の第２電極を順番に含む光検出器とを有する。光電性層は、光子の一部との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光電性層で生成された電子正孔対を示す撮像信号を測定するように構成された画素回路を有し、また、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層を有する。平坦化層は、画素回路要素のフィーチャの周縁に沿った第１の表面屈曲を有し、第１電極は、第１の表面屈曲より上方で、かつ平坦化層のベース基板と反対側の面に第２の表面屈曲を有し、第２の表面屈曲は、２分の１ミクロンを超える曲率半径を有する。
【００８１】
この実施形態では、第２の表面屈曲は、例えば必要とされるか達成された平坦化度により、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有することができる。その場合、平坦化層は、画素回路のフィーチャ、アレイフィーチャ、ＴＦＴのソース又はドレインに繋がる電気的ビア相互接続、一段画素内増幅器要素、及び／又は二段画素内増幅器要素上を完全又は部分的に平坦化することができる。平坦化層は、パッシベーション層、誘電体層又は絶縁体層の少なくとも１種であることができる。
【００８２】
この実施形態では、放射線センサが、光検出器の下に配置されたアドレス線とデータ線を有することができ、平坦化層が、アドレス線とデータ線上、及びアドレス線とデータ線のビア上に配置される。更に、電気的ビア相互接続は、平坦化層を貫通し、第１電極を画素回路に接続することができる。光電性層と接触している電気的ビア相互接続の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有することができる。
【００８３】
この実施形態では、光電性層は、ｐ−ｉ−ｎ半導体スタック、ｎ−ｉ−ｐ半導体スタック、又は金属絶縁体半導体スタックのうちの１種であることができる。画素回路は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、トレース、ビア、制御線、アドレス線及び接地平面のうちの１種を有することができる。画素回路は、アモルファス半導体トランジスタ、多結晶半導体トランジスタ、又は微晶質半導体トランジスタのうちの１種であることができる。画素回路は、アドレス指定トランジスタ、増幅器トランジスタ、及びリセットトランジスタの少なくとも１種を有することができる。画素回路は、アモルファスシリコン、低温アモルファスシリコン及び微晶質シリコンのうちの少なくとも１種であることができる。画素回路は、シリコン半導体、酸化物半導体、カルコゲニド半導体、セレン化カドミウム半導体、有機半導体、有機小分子若しくはポリマー半導体、カーボンナノチューブ、若しくはグラフェンの内の少なくとも１種、又は他の半導体材料であることができる。
【００８４】
この実施形態では、光電性層は、１）複数の光検出器画素に広がる連続光電性層、又は２）複数の光検出器画素のそれぞれと関連付けられた不連続光電性層の少なくとも一方、であることができる。シンチレーション層は、ＣｓＩ：Ｔｌ、Ｇｄ2Ｏ2Ｓ：Ｔｂ、ＣｓＩ：Ｎａ、ＮａＩ：Ｔｌ、ＣａＷＯ4、ＺｎＷＯ4、ＣｄＷＯ4、Ｂｉ4Ｇｅ3Ｏ12、Ｌｕ1.8Ｙｂ0.2ＳｉＯ5：Ｃｅ、Ｇｄ2ＳｉＯ5：Ｃｅ、ＢａＦＣｌ：Ｅｕ2+、ＢａＳＯ4：Ｅｕ2+、ＢａＦＢｒ：Ｅｕ2+、ＬａＯＢｒ：Ｔｂ3+、ＬａＯＢｒ：Ｔｍ3+、Ｌａ2Ｏ2Ｓ：Ｔｂ3+、Ｙ2Ｏ2Ｓ：Ｔｂ3+、ＹＴａＯ4、ＹＴａＯ4：Ｎｂ、ＺｎＳ：Ａｇ、（Ｚｎ，Ｃｄ）Ｓ：Ａｇ、ＺｎＳｉＯ4：Ｍｎ2+、ＣｓＩ、ＬｉＩ：Ｅｕ2+、ＰｂＷＯ4、Ｂｉ4Ｓｉ3Ｏ12、Ｌｕ2ＳｉＯ5：Ｃｅ3+、ＹＡｌＯ3：Ｃｅ3+、ＣｓＦ、ＣａＦ2：Ｅｕ2+、ＢａＦ2、ＣｅＦ3、Ｙ1.34Ｇｄ0.6Ｏ3：Ｅｕ3+、Ｐｒ、Ｇｄ2Ｏ2Ｓ：Ｐｒ3+、Ｃｅ、ＳＣＧｌ、ＨＦＧ：Ｃｅ3+（５％）、及びＣ14Ｈ1Oのうちの少なくとも１種、又は他のシンチレータ材料であることができる。
【００８５】
この実施形態では、放射線センサは、画素回路、光検出器及びシンチレーション層を支持するベース基板を有することができる。放射線センサは、ベース基板上に規則的パターンで配置された複数の光検出器画素を有することができる。この実施形態では、光子透過性の第２電極は、複数の光検出器画素のバイアス平面を構成することができる。画素回路の一部分が、ベース基板上の隣接する光検出器画素間のギャップ領域内に構成されてもよい。この部分は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、ビア、トレース、制御線、アドレス線及び接地平面のうちの１種を有することができる。この実施形態では、第１電極は、ギャップ領域の近傍で終端する傾斜端を有することができる。傾斜縁は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有することができる。
【００８６】
この実施形態では、第１電極と光子透過性の第２電極の間の単位光検出器面積当たりの暗電流を、１０ｐＡ／ｍｍ2未満、５ｐＡ／ｍｍ2未満、１ｐＡ／ｍｍ2未満、又は０．５ｐＡ／ｍｍ2未満とすることができる。平坦化度と表面屈曲の曲率半径にある程度関連する暗電流のレベルについては上述した。この実施形態では、光電性層の表面屈曲に近い領域内の電界は、１対の平行な第１電極と第２電極間の光電性層内の電界の６０パーセントより大きく、３００パーセントより小さくすることができる。平坦化度及び表面屈曲の曲率半径とある程度関連する電界の変化については上述した。
【００８７】
この実施形態では、センサは、シンチレーション層上に配置された金属板を有することができる。
【００８８】
第３の実施形態では、放射線センサは、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器とを有する。光電性層は、光子の一部との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光電性層に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路を有し、また、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層を有する。光検出器は、第１電極と光子透過性の第２電極との間において、単位光検出器面積当たり１０ｐＡ／ｍｍ2未満の暗電流を有する。
【００８９】
この実施形態では、平坦化層は、パッシベーション層、誘電体層又は絶縁体層のうちの少なくとも１種であることができる。この実施形態では、画素回路の上の第１電極の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有する。
【００９０】
この実施形態では、単位光検出器面積当たりの暗電流は、５ｐＡ／ｍｍ2未満、１ｐＡ／ｍｍ2未満、又は０．５ｐＡ／ｍｍ2未満とすることができる。平坦化度及び表面屈曲の曲率半径にある程度関連した暗電流のレベルについては前述した。
【００９１】
第４の実施形態では、放射線センサは、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器とから構成される。光電性層は、光子の一部との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光電性層に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、また、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層を有する。光検出器の光検出器画素１個当たりの電荷トラップのレベルは約２０％未満であり、このレベルは、単一の放射線透視撮影フレームの間にトラッピングによって失われた撮像信号（光電性層に生成された電子正孔対を示す）の量によって定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表される。
【００９２】
この実施形態では、平坦化層は、パッシベーション層、誘電体層、又は絶縁体層の少なくとも一種であることができる。この実施形態では、画素回路の上方の第１電極の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有する。
【００９３】
この実施形態では、光検出器画素１個当たりの電荷トラップのレベルは、例えば必要とされるか又は達成された平坦化度により、１５％未満、１０％未満又は５％未満とすることができる。
【００９４】
第５の実施形態では、放射線センサは、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器とから構成される。光電性層は、光子の一部との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光電性層に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路を有し、また、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層を有する。光検出器の光検出器画素１個当たりの電荷放出は約１５％未満であり、この電荷放出は、放射線により得られた一連のフレームに続く放射線がない状態で得られた最初のフレーム中にトラップ状態から放出された撮像信号（光電性層内に生成された電子正孔対を示す）の量によって、かつ電荷トラップと電荷放出が平衡状態にある条件下で定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表される。
【００９５】
この実施形態では、平坦化層は、パッシベーション層、誘電体層又は絶縁体層の少なくとも一種であることができる。この実施形態では、画素回路の上方の第１電極の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有する。
【００９６】
この実施形態では、光検出器画素１個当たりの電荷放出は、例えば所望の平坦化度により、１０％未満、５％未満、又は３％未満とすることができる。
【００９７】
第６の実施形態では、放射線センサは、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器とから構成される。光電性層は、光子の一部との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光電性層内に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路を含み、また、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層から構成される。光検出器の光検出器画素１個当たりの遅延は約１５％未満であり、この遅延は、放射線により取得された１フレーム又は一連のフレームの後の放射線がない状態で取得された最初のフレーム中にトラップ状態から放出された撮像信号（光電性層内に生成された電子正孔対を示し、一以上の先行フレーム内にトラップされた電荷から生じる）の量によって定量化され、先行フレームからの撮像信号の百分率として表される。
【００９８】
この実施形態では、平坦化層は、パッシベーション層、誘電体層又は絶縁体層のうちの少なくとも一種であることができる。この実施形態では、画素回路の上方の第１電極の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有する。
この実施形態では、光検出器画素１個当たりの遅延は、例えば必要とされるか又は達成された平坦化度により、１０％未満、５％未満又は３％未満である。
【００９９】
第７の実施形態では、放射線センサは、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器とから構成される。光電性層は、光子の一部との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光電性層に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路を有し、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層を有する。第１電極は、画素回路の一部分の上に延在することができ、横方向の縁、縦方向の縁、及び横方向の縁と縦方向の縁の交点に角部を有することができる。横方向の縁と縦方向の縁の少なくとも一方は、傾斜縁とすることができる。
【０１００】
この実施形態では、角部は、横方向の縁を縦方向の縁に繋ぐ丸い角部とすることができる。傾斜縁は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有する。この実施形態では、平坦化層は、パッシベーション層、誘電体層、又は絶縁体層のうちの少なくとも一種とすることができる。
【０１０１】
第８の実施形態では、放射線センサは、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器画素とから構成される。光電性層は、光子の一部との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光電性層内に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路を含み、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置されたパッシベーション層から構成される。パッシベーション層は、画素回路要素の上方に第１の表面屈曲を有する。第２電極は、第１の面屈曲の上方に第２の表面屈曲を有する。第２の表面屈曲は０．５ミクロンを超える曲率半径を有する。
【０１０２】
第２の表面屈曲は、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有することができる。パッシベーション層は、平坦化パッシベーション層であることができる。光電性層は、平坦化された光電性層とすることができる。
【０１０３】
第９の実施形態では、放射線センサは、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層、及びシンチレーション層の近傍に配置された光子透過性の第２電極を順番に含む光検出器とから構成される。光電性層は、光子の一部との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光電性層に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路を有し、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層を有する。第１電極と第２電極の少なくとも一方の電極の表面は、画素回路に少なくとも部分的に重なることができ、下にある画素回路を表す表面フィーチャを示すことができない。
【０１０４】
第１〜第９の実施形態と後述する実施形態では、平坦化層は、画素回路のフィーチャのうちのいくつかを完全又は部分的に平坦化することができる。平坦化層は、パッシベーション層、絶縁体層又は絶縁体層のうちの少なくとも一種であることができる。画素回路の上方の第１電極の表面屈曲は、例えば、必要とされるか達成された平坦化度により、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有することができる。金属板は、シンチレーション層の上に配置されてもよい。更に、上記の第１〜第９の実施形態と後述する実施形態では、電気的ビア相互接続は、平坦化層を貫通し、第１電極を画素回路に接続することができる。光電性層と接した電気的ビア相互接続の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、及び１００ミクロン超の曲率半径を有することができる。
【０１０５】
上記の第１〜第９の実施形態と後述する実施形態では、光電性層は、ｐ−ｉ−ｎ半導体スタック、ｎ−ｉ−ｐ半導体スタック又は金属絶縁体半導体スタックのうちの一種であることができる。画素回路は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、トレース、ビア、制御線、アドレス線及び接地平面のうちの１種を有することができる。画素回路は、アモルファス半導体トランジスタ、多結晶半導体トランジスタ又は微晶質半導体トランジスタのうちの一種であることができる。画素回路は、アドレス指定トランジスタ、増幅器トランジスタ及びリセットトランジスタのうちの少なくとも１種を含むことができる。画素回路は、アモルファスシリコン、低温アモルファスシリコン及び微晶質シリコンのうちの少なくとも一種であることができる。画素回路は、シリコン半導体、酸化物半導体、カルコゲニド半導体、セレン化カドミウム半導体、有機半導体、有機小分子若しくはポリマー半導体、カーボンナノチューブ、グラフェンのうちの少なくとも１種、又は他の半導体材料であることができる。
【０１０６】
上記の第１〜第９の実施形態と後述する実施形態では、光電性層は、１）複数の光検出器画素に広がる連続光電性層、又は２）複数の光検出器画素のそれぞれと関連付けられた不連続光電性層の少なくとも一方であることができる。シンチレーション層は、ＣｓＩ：Ｔｌ、Ｇｄ2Ｏ2Ｓ：Ｔｂ、ＣｓＩ：Ｎａ、ＮａＩ：Ｔｌ、ＣａＷＯ4、ＺｎＷＯ4、ＣｄＷＯ4、Ｂｉ4Ｇｅ3Ｏ12、Ｌｕ1.8Ｙｂ0.2ＳｉＯ5：Ｃｅ、Ｇｄ2ＳｉＯ5：Ｃｅ、ＢａＦＣｌ：Ｅｕ2+、ＢａＳＯ4：Ｅｕ2+、ＢａＦＢｒ：Ｅｕ2+、ＬａＯＢｒ：Ｔｂ3+、ＬａＯＢｒ：Ｔｍ3+、Ｌａ2Ｏ2Ｓ：Ｔｂ3+、Ｙ2Ｏ2Ｓ：Ｔｂ3+、ＹＴａＯ4、ＹＴａＯ4：Ｎｂ、ＺｎＳ：Ａｇ、（Ｚｎ，Ｃｄ）Ｓ：Ａｇ、ＺｎＳｉＯ4：Ｍｎ2+、ＣｓＩ、ＬｉＩ：Ｅｕ2+、ＰｂＷＯ4、Ｂｉ4Ｓｉ3Ｏ12、Ｌｕ2ＳｉＯ5：Ｃｅ3+、ＹＡｌＯ3：Ｃｅ3+、ＣｓＦ、ＣａＦ2：Ｅｕ2+、ＢａＦ2、ＣｅＦ3、Ｙ1.34Ｇｄ0.6Ｏ3：Ｅｕ3+、Ｐｒ、Ｇｄ2Ｏ2Ｓ：Ｐｒ3+、Ｃｅ、ＳＣＧｌ、ＨＦＧ：Ｃｅ3+（５％）、及びＣ14Ｈ10のうちの少なくとも１種、又は他のシンチレータ材料であることができる。
【０１０７】
第１〜第９の実施形態と後述する実施形態では、放射線センサは、画素回路、光検出器、及びシンチレーション層を支持するベース基板を有することができる。放射線センサは、ベース基板上に規則的パターンで配置された複数の光検出器画素を有することができる。この実施形態では、光子透過性の第２電極は、複数の光検出器画素のためのバイアス平面を構成することができる。画素回路の一部分は、ベース基板上の隣接する光検出器画素間のギャップ領域内に配置されてもよい。この部分は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、ビア、トレース、制御線、アドレス線及び接地平面のうちの１種を有することができる。第１電極は、ギャップ領域の近傍で終端処理される傾斜端を有することができる。これらのフィーチャの好ましい組み合わせの例を以下に提供する。
【０１０８】
上記の第１〜第９の実施形態と後述する実施形態において、金属板は、電離放射線透過性の第２電極上に配置されてもよく、電離放射線透過性の第２電極上の封止層上に配置されてもよい。更に、平坦化層は、アレイフィーチャ、ＴＦＴのソース又はドレインに繋がる電気的ビア相互接続、一段画素内増幅器要素、又は二段画素内増幅器要素を少なくとも部分的に平坦化することができる。
【０１０９】
第１０の実施形態では、放射線センサは、第１電極、光導電層及び電離放射線透過性の第２電極を順番に含む光導電体検出器を有する。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内で生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを含む。第１電極と第２電極の少なくとも一方の電極の表面は、画素回路と少なくとも部分的に重なり、画素回路のフィーチャの上方に表面屈曲を有する。表面屈曲は、２分の１ミクロンを超える曲率半径を有する。
【０１１０】
この実施形態では、平坦化層は、パッシベーション層、誘電体層又は絶縁体層のうちの少なくとも一種になることができる。この実施形態では、画素回路の上方の第１電極の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有する。更に、電気的ビア相互接続は、平坦化層を貫通し、第１電極を画素回路に接続させることができる。光電性層と接触する電気的ビア相互接続の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、及び１００ミクロン超の曲率半径を有することができる。
【０１１１】
この実施形態では、画素回路は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、トレース、ビア、制御線、アドレス線及び接地平面のうちの１種を有することができる。画素回路は、アモルファス半導体トランジスタ、多結晶半導体トランジスタ、又は微晶質半導体トランジスタのうちの一種となることができる。画素回路は、アドレス指定トランジスタ、増幅器トランジスタ、及びリセットトランジスタのうちの少なくとも１種を有することができる。画素回路は、アモルファスシリコン、低温アモルファスシリコン、及び微晶質シリコンのうちの少なくとも一種となることができる。画素回路は、シリコン半導体、酸化物半導体、カルコゲニド半導体、セレン化カドミウム半導体、有機半導体、有機小分子又はポリマー半導体、カーボンナノチューブ又はグラフェンの少なくとも１種、又は他の半導体材料となることができる。
【０１１２】
この実施形態では、金属板は、電離放射線透過性の第２電極上に配置されてもよく、電離放射線透過性の第２電極上の封止層上に配置されてもよい。更に、平坦化層は、アレイフィーチャ、ＴＦＴのソース又はドレインに繋がる電気的ビア相互接続、一段画素内増幅器要素、又は二段画素内増幅器要素を少なくとも部分的に平坦化することができる。
【０１１３】
この実施形態では、光導電層は、１）複数の光導電体検出器画素に広がる連続光導電層、又は２）複数の光導電体検出器画素のそれぞれと関連付けられた不連続光導電層のうち、少なくとも一方になることができる。放射線センサは、画素回路及び光導電層を支持するベース基板を有することができる。放射線センサは、ベース基板上に規則的パターンで配列された複数の光導電体検出器画素を有することができる。この実施形態では、電離放射線透過性の第２電極は、複数の光導電体検出器画素のためのバイアス平面を構成することができる。画素回路の一部分は、ベース基板上の隣接する光導電体検出器画素間のギャップ領域内に配置されてもよい。この部分は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、ビア、トレース、制御線、アドレス線、及び接地平面のうちの１種を有することができる。第１電極は、ギャップ領域の近傍で終端する傾斜端を有することができる。
【０１１４】
従って、第１０の実施形態は、上記の第１の実施形態と類似のフィーチャを有するが、第１の実施形態ではシンチレータ層と光電性層は必要とされない。ここで、第１０の実施形態では、光導電層は、Ｘ線又は他の電離放射線との相互作用で電子正孔対を生成する。光導電層は、ＶＢ−ＶＩＢ、ＶＢ−ＶＩＩＢ、ＩＩＢ−ＶＩＢ、ＩＩＢ−ＶＢ、ＩＩＩＢ−ＶＢ、ＩＩＩＢ−ＶＩＢ、ＩＢ−ＶＩＢ及びＩＶＢ−ＶＩＩＢ半導体の少なくとも１種を含むことができ、より具体的には、ａ−Ｓｅ、ＰｂＩ2、ＨｇＩ2、ＰｂＯ、ＣｄＺｎＴｅ、ＣｄＴｅ、Ｂｉ2Ｓ3、Ｂｉ2Ｓｅ3、ＢｉＩ3、ＢｉＢｒ3、ＣｄＳ、ＣｄＳｅ、ＨｇＳ、Ｃｄ2Ｐ3、ＩｎＡｓ、ＩｎＰ、Ｉｎ2Ｓ3、Ｉｎ2Ｓｅ3、Ａｇ2Ｓ、ＰｂＩ4-2及びＰｂ2Ｉ7-3のうちの少なくとも１種を含むことができる。
【０１１５】
あるいは、第１の実施形態に関する前述のフィーチャは、第１０の実施形態に含まれてもよい。この同じ一般化は、以下の残りの実施形態に関しても適用され、分かりやすくするために以下では選択的に繰り返される。更に、前述の曲率半径の値と範囲、暗電流、電荷トラップのレベル、電荷放出、及び遅延は、ここで適切に適用される。これらのパラメータの好ましい組み合わせの例を以下に示す。
【０１１６】
第１１の実施形態では、放射線センサは、第１電極、光導電層及び電離放射線透過性の第２電極を順番に含む光導電体検出器を有する。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有する。平坦化層は、画素回路要素のフィーチャの周縁に沿って第１の表面屈曲を有する。第１電極は、第１の表面屈曲より上方で平坦化層のベース基板と反対側の表面に第２の表面屈曲を有する。第２の表面屈曲は、２分の１ミクロンを超える曲率半径を有する。
【０１１７】
第１２の実施形態では、放射線センサは、第１電極、光導電層及び電離放射線透過性の第２電極を順番に含む光導電体検出器を含む。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有する。光導電体検出器は、第１電極と第２電極の間に、単位光導電体検出器面積当たり１０ｐＡ／ｍｍ2未満の暗電流を有する。
【０１１８】
この実施形態では、単位光導電体検出器面積当たりの暗電流は、５ｐＡ／ｍｍ2未満、１ｐＡ／ｍｍ2未満、又は０．５ｐＡ／ｍｍ2未満とすることができる。平坦化度及び表面屈曲の曲率半径にある程度関連した暗電流のレベルについては前述した。
【０１１９】
第１３の実施形態では、放射線センサは、第１電極、光導電層及び電離放射線透過性の第２電極を順番に含む光導電体検出器を含む。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有する。光導電体検出器の光導電体検出器画素１個当たりの電荷トラップのレベルは、約２０％未満であり、このレベルは、単一放射線透視撮影フレームの間にトラッピングによって失われた撮像信号（光導電層に生成された電子正孔対を示す）の量によって定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表される。
【０１２０】
この実施形態では、光導電体検出器画素１個当たりの電荷トラップのレベルは、例えば必要とされるか達成された平坦化度により、１５％未満、１０％未満又は５％未満である。
【０１２１】
第１４の実施形態では、放射線センサは、第１電極、光導電層及び電離放射線透過性の第２電極を順番に含む光導電体検出器を有する。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内で生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層を有する。光導電体検出器の光導電体検出器画素１個当たりの電荷放出は約１５％未満であり、この電荷放出は、放射線により取得された一連のフレームの後の放射線のない状態で取得された最初のフレーム中にトラップ状態から放出された撮像信号の量（光導電層に生成された電子正孔対を示す）によって、かつ電荷トラップと電荷放出が平衡状態にある条件下で定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表される。
【０１２２】
この実施形態では、光導電体検出器画素１個当たりの電荷放出は、例えば、必要とされるか達成された平坦化度により、１０％未満、５％未満又は３％未満である。
【０１２３】
第１５の実施形態では、放射線センサは、第１電極、光導電層及び電離放射線透過性の第２電極を順番に含む光導電体検出器を含む。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内で生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有する。光導電体検出器の光導電体検出器画素１画素当たりの遅延は、約１５％未満であり、この遅延は、放射線により取得された１フレーム又は一連のフレーム中にトラップ状態から放出された撮像信号の量（光導電層に生成された電子正孔対を示し、一以上の先行フレーム中にトラップされた電荷から生じる）によって定量化され、また先行フレームからの撮像信号の百分率として表される。
【０１２４】
この実施形態では、光導電体検出器画素１個当たりの遅延は、例えば必要とされるか達成された平坦化度により、１０％未満、５％未満又は３％未満である。
【０１２５】
第１６の実施形態では、放射線センサは、第１電極、光導電層及び電離放射線透過性の第２電極を順番に含む光導電体検出器を有する。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内で生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有する。第１電極は、画素回路の上方に延在し、横方向の縁、縦方向の縁、及び横方向の縁と縦方向の縁の交点にある角部を有する。横方向の縁と縦方向の縁の少なくとも一方は、傾斜した縁を有する。
【０１２６】
第１７の実施形態では、放射線センサは、第１電極、光導電層及び電離放射線透過性の第２電極を順番に含む光導電体検出器を有する。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内で生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置されたパッシベーション層とを有する。パッシベーション層は、画素回路要素の上方に第１の表面屈曲を有する。第２電極は、第１の表面屈曲の上方に第２の表面屈曲を有する。第２の表面屈曲は約０．５ミクロンを超える曲率半径を有する。
【０１２７】
第２の表面屈曲は、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有することができる。パッシベーション層は、平坦化パッシベーション層とすることができる。光電性層は、平坦化された光導電層とすることができる。
【０１２８】
第１８の実施形態では、放射線センサは、第１電極、光導電層及び電離放射線透過性の第２電極を順番に含む光導電体検出器を有する。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内で生成された電子正孔対を示す撮像信号を測定するように構成された画素回路と、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層とを有する。第１電極と第２電極の少なくとも一方の電極の表面は、画素回路に少なくとも部分的に重なることができ、下層にある画素回路を表す表面フィーチャは示されない。
【０１２９】
第１９の実施形態では、放射線センサの製造方法は、ベース基板上に画素回路要素を形成することと、画素回路要素上に平坦化層を形成することと、画素回路要素への接続部に通じる孔を平坦化層に形成することと、形成された孔を金属化することと、金属化された孔と電気的接触した状態で第１電極を形成することと、第１電極上に光若しくは放射線に感受性を有する層を形成することとを有する。平坦化層の形成によって、画素回路に少なくとも部分的に重なる第１電極の表面上、画素回路のフィーチャの上方に、２分の１ミクロンを超える曲率半径を有する表面屈曲が提供される。
【０１３０】
この実施形態では、光電性層と光子透過性の第２電極は、第１電極上に形成され、パッシベーション層は、光子透過性の第２電極上に形成され、シンチレーション層は、このパッシベーション層上に形成され、シンチレーション層は、電離放射線との相互作用で光子を放射するように構成される。この例では、光電性層は、光子透過性の第２電極を形成する前に平坦化されていてもよい。
【０１３１】
この実施形態の異なる形態では、光導電層は、第１電極（Ｘ線や他の電離放射線との相互作用で電子正孔対を生成するように構成された光導電層）上に形成され、電離放射線透過性の第２電極は、光導電層上に形成される。
【０１３２】
これらの二実施形態において、第２電極は、シンチレーション層上のパッシベーション層上に配置されてもよく、光導電層上の封止層上に配置されてもよい。これらの二実施形態では、金属板は、シンチレーション層上、シンチレーション層上の封止層上、又は電離放射線透過性の第２電極上の封止層上に配置されてもよい。
【０１３３】
この実施形態では、平坦化層は、例えば必要とされるか達成された平坦化度により、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有するように形成されてもよい。平坦化層は、堆積されたパッシベーション層の化学的機械研磨によって形成されてもよい。或いは、平坦化層は、パッシベーション層をスピンコーティングし、次にそのパッシベーション層を化学機械研磨することによって形成されてもよい。あるいは、平坦化層は、スピンコーティングを使用して１層（又は第１）のパッシベーション層の上に別のパッシベーション層を堆積させ、次に他（又は、第２）のパッシベーション層を化学機械研磨することによって形成されてもよい。平坦化層は、アレイフィーチャ、ＴＦＴのソース又はドレインにつながる電気的ビア相互接続、一段画素内増幅器要素、又は二段画素内増幅器要素上に、わたってこれらを少なくとも部分的に平坦化することができる。
【０１３４】
この実施形態では、第１電極の放射線センサの隣り合った画素間のギャップ領域の近傍の端は、傾斜していてもよい。この実施形態では、金属化された孔は、例えば必要とされるか若しくは達成された平坦化度により、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有するようにテーパ付けされてもよい。
【０１３５】
この第１９の実施形態では、画素回路要素と光電性層に関して第１の実施形態に列挙されたフィーチャは、ベース基板上に形成されてもよい。例えば、シンチレーション層を形成するとき、ＣｓＩ：Ｔｌ、Ｇｄ2Ｏ2Ｓ：Ｔｂ、ＣｓＩ：Ｎａ、ＮａＩ：Ｔｌ、ＣａＷＯ4、ＺｎＷＯ4、ＣｄＷＯ4、Ｂｉ4Ｇｅ3Ｏ12、Ｌｕ1.8Ｙｂ0.2ＳｉＯ5：Ｃｅ、Ｇｄ2ＳｉＯ5：Ｃｅ、ＢａＦＣｌ：Ｅｕ2+、ＢａＳＯ4：Ｅｕ2+、ＢａＦＢｒ：Ｅｕ2+、ＬａＯＢｒ：Ｔｂ3+、ＬａＯＢｒ：Ｔｍ3+、Ｌａ2Ｏ2Ｓ：Ｔｂ3+、Ｙ2Ｏ2Ｓ：Ｔｂ3+、ＹＴａＯ4、ＹＴａＯ4：Ｎｂ、ＺｎＳ：Ａｇ、（Ｚｎ，Ｃｄ）Ｓ：Ａｇ、ＺｎＳｉＯ4：Ｍｎ2+、ＣｓＩ、ＬｉＩ：Ｅｕ2+、ＰｂＷＯ4、Ｂｉ4Ｓｉ3Ｏ12、Ｌｕ2ＳｉＯ5：Ｃｅ3+、ＹＡｌＯ3：Ｃｅ3+、ＣｓＦ、ＣａＦ2：Ｅｕ2+、ＢａＦ2、ＣｅＦ3、Ｙ1.34Ｇｄ0.6Ｏ3：Ｅｕ3+、Ｐｒ、Ｇｄ2Ｏ2Ｓ：Ｐｒ3+、Ｃｅ、ＳＣＧｌ、ＨＦＧ：Ｃｅ3+（５％）、及びＣ14Ｈ10のうちの少なくとも１種を、光子透過性の第２電極上に形成することができる。パッシベーション層は、シンチレーション層を形成する前に第２電極上に形成されてもよい。例えば、光電性層を形成するときは、１）複数の光検出器画素に広がる連続光電性層と、２）複数の光検出器画素のいずれかと関連する不連続光電性層、のうちの少なくとも一方が形成される。
【０１３６】
例えば、光導電層を形成するとき、ＶＢ−ＶＩＢ、ＶＢ−ＶＩＩＢ、ＩＩＢ−ＶＩＢ、ＩＩＢ−ＶＢ、ＩＩＩＢ−ＶＢ、ＩＩＩＢ−ＶＩＢ、ＩＢ−ＶＩＢ及びＩＶＢ−ＶＩＩＢ半導体の少なくとも１種、又はより具体的には、ａ−Ｓｅ、ＰｂＩ2、ＨｇＩ2、ＰｂＯ、ＣｄＺｎＴｅ、ＣｄＴｅ、Ｂｉ2Ｓ3、Ｂｉ2Ｓｅ3、ＢｉＩ3、ＢｉＢｒ3、ＣｄＳ、ＣｄＳｅ、ＨｇＳ、Ｃｄ2Ｐ3、ＩｎＡｓ、ＩｎＰ、Ｉｎ2Ｓ3、Ｉｎ2Ｓｅ3、Ａｇ2Ｓ、ＰｂＩ4-2、及びＰｂ2Ｉ7-3のうちの少なくとも１種を、第１電極上に形成することができる。例えば、光導電層を形成するとき、１）複数の光導電体検出器画素に広がる連続光導電層、又は２）複数の光導電体検出器画素のいずれかと関連する不連続光導電層、のうちの少なくとも一方が形成される。
【０１３７】
例えば、画素回路要素を形成するとき、アモルファス半導体トランジスタ、微晶質半導体トランジスタ、多結晶半導体トランジスタの少なくとも１種をベース基板上に形成することができる。画素回路要素を形成するとき、アドレス指定トランジスタ、増幅器トランジスタ及びリセットトランジスタの少なくとも１種をベース基板上に形成することができる。画素回路要素を形成するとき、シリコン半導体、酸化物半導体、カルコゲニド半導体、セレン化カドミウム半導体、有機半導体、有機小分子又はポリマー半導体、カーボンナノチューブ又はグラフィームのうちの少なくとも１種をベース基板上に形成することができる。画素回路要素を形成するとき、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、トレース、ビア、制御線、アドレス線及び接地平面のうちの少なくとも１種をベース基板上に形成することができる。
【０１３８】
更に、第１９の実施形態では、第２電極は、光又は電離放射線に感受性を有する層上に形成されてもよい。金属板が、光子透過性の第２電極上に形成されてもよく、シンチレーション層上の封止層上に形成されてよい。第１９の実施形態では、金属板は、電離放射線透過性の第２電極上に形成されてもよく、電離放射線透過性の第２電極上の封止層上に形成されてもよい。
【０１３９】
第２０の実施形態では、放射線センサの製造方法は、ベース基板上に画素回路要素を形成することと、画素回路の上方に第１電極と光電性層を形成することと、光電性層を平坦化することと、平坦化された光電性層上に光子透過性の第２電極を形成することと、光子透過性の第２電極上にシンチレータ層を形成することとを有する。第１電極と第２電極の少なくとも一方は、画素回路のフィーチャの上方に表面屈曲を有し、この表面屈曲は、例えば必要とされるか又は達成された平坦化度により、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有する。
【０１４０】
第２１の実施形態では、放射線センサの製造方法は、ベース基板上に画素回路要素を形成することと、画素回路の上方に第１電極と光導電層を形成することと、光導電層を平坦化することと、平坦化された光導電層上に電離放射線透過性の第２電極を形成することとを有する。電離放射線透過性の第２電極は、画素回路のフィーチャの上方に表面屈曲を有し、この表面屈曲は、例えば必要とされるか又は達成された平坦化度により、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有する。
【０１４１】
第２２の実施形態では、放射線センサの製造方法は、ベース基板上に画素回路要素を形成することと、画素回路要素上方に平坦化層を形成することと、画素回路要素への接続部に通じる孔を平坦化層に形成することと、形成された孔を金属化することと、金属化された孔に電気的に接触した状態の第１電極を形成することと、第１電極上に光又は電離放射線に感受性を有する層を形成することとを有する。平坦化層の形成によって、下層の画素回路を表す表面フィーチャが示されない、画素回路が少なくとも部分的に重なった、第１電極の表面が提供される。
【０１４２】
第２３の実施形態では、放射線センサの製造方法は、ベース基板上に画素回路要素を形成することと、画素回路の上方に第１電極と光電性層を形成することと、光電性層を平坦化することと、平坦化された光電性層上に光子透過性の第２電極を形成することと、光子透過性の第２電極上にシンチレータ層を形成することとを有する。光電性層の平坦化によって、画素回路が少なくとも部分的に重なった、下層の画素回路を表す表面フィーチャが示されない、第２電極の表面が提供される。
【０１４３】
第２４の実施形態では、放射線センサは、電離放射線との相互作用で光子を放射するように構成されたシンチレーション層と、第１電極、光電性層、及びシンチレーション層の近くに配置された光子透過性の第２電極を順番に含む光検出器とを有する。光電性層は、光子の一部との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光電性層内に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路を有し、画素回路は、酸化物半導体を有する。放射線センサは、第１電極と画素回路の間において、画素回路上に、画素回路を含む平面の上方に第１電極が位置するように配置された平坦化層を有する。第１電極と第２電極の少なくとも一方の電極の表面は、少なくとも部分的に画素回路に重なり、画素回路のフィーチャの上方に表面屈曲を有する。表面屈曲は、２分の１ミクロンを超える曲率半径を有する。
【０１４４】
この実施形態では、酸化物半導体は、亜鉛を含む酸化物、ＳｎＯ2、ＴｉＯ2、Ｇａ2Ｏ3、ＩｎＧａＯ、Ｉｎ2Ｏ3、及びＩｎＳｎＯのうちの少なくとも１種を有する。亜鉛を含む酸化物は、ＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯのうちの少なくとも１種を含むことができる。酸化物半導体は、アモルファス半導体又は多結晶半導体のうちの少なくとも一方を有することができる。
【０１４５】
従って、第２４の実施形態は、第１の実施形態と範囲が類似しており、前述の好ましい組み合わせの例と共に、前述の第１の実施形態を含む。
【０１４６】
表面屈曲は、例えば、必要とされるか又は達成された平坦化度により、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有することができる。その他の実施形態では、第１電極と第２電極のうちの少なくとも一方の電極の表面は、画素回路に少なくとも部分的に重なることができ、下層にある画素回路を表す表面フィーチャは示されない。
【０１４７】
この実施形態では、アドレス線とデータ線は、光検出器の真下に配置され、平坦化層は、アドレス線とデータ線上、及びアドレス線とデータ線のビア上に配置される。次に、平坦化層は、画素回路のフィーチャ、アレイフィーチャ、ＴＦＴのソース又はドレインに繋がる電気的ビア相互接続、一段画素内増幅器要素、及び／又は二段画素内増幅器要素を完全又は部分的に平坦化することができる。平坦化層は、パッシベーション層、誘電体層又は絶縁体層の少なくとも１種になることができる。
【０１４８】
この実施形態では、放射線センサは、光検出器の真下に配置されたアドレス線とデータ線を含み、平坦化層は、アドレス線とデータ線上、及びアドレス線とデータ線のビア上に配置される。更に、電気的ビア相互接続は、平坦化層を貫通し、第１電極を画素回路に接続することができる。光電性層と接触した状態の電気的ビア相互接続の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、及び１００ミクロン超の曲率半径を有することができる。
【０１４９】
この実施形態では、光電性層は、ｐ−ｉ−ｎ半導体スタック、ｎ−ｉ−ｐ半導体スタック、又は金属絶縁体半導体スタックのうちの１種になることができる。画素回路は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、トレース、ビア、制御線、アドレス線、及び接地平面のうちの１種を含むことができる。画素回路は、更に、アモルファス半導体トランジスタ、多結晶半導体トランジスタ、又は微晶質半導体トランジスタのうちの１種を含むことができる。画素回路は、アドレス指定トランジスタ、増幅器トランジスタ、及びリセットトランジスタのうちの少なくとも１種を含むことができる。画素回路は、更に、アモルファスシリコン、低温アモルファスシリコン、及び微晶質シリコンのうちの少なくとも１種から作製された要素を含むことができる。画素回路は、更に、シリコン半導体、カルコゲニド半導体、セレン化カドミウム半導体、有機半導体、有機小分子又はポリマー半導体、カーボンナノチューブ又はグラフェンのうちの少なくとも１種から作製された要素、又は他の半導体材料を含むことができる。
【０１５０】
この実施形態では、光電性層は、１）複数の光検出器画素に広がる連続光電性層、又は２）複数の光検出器画素のそれぞれと関連付けられた不連続光電性層のうちの少なくとも一方になることができる。シンチレーション層は、ＣｓＩ：Ｔｌ、Ｇｄ2Ｏ2Ｓ：Ｔｂ、ＣｓＩ：Ｎａ、ＮａＩ：Ｔｌ、ＣａＷＯ4、ＺｎＷＯ4、ＣｄＷＯ4、Ｂｉ4Ｇｅ3Ｏ12、Ｌｕ1.8Ｙｂ0.2ＳｉＯ5：Ｃｅ、Ｇｄ2ＳｉＯ5：Ｃｅ、ＢａＦＣｌ：Ｅｕ2+、ＢａＳＯ4：Ｅｕ2+、ＢａＦＢｒ：Ｅｕ2+、ＬａＯＢｒ：Ｔｂ3+、ＬａＯＢｒ：Ｔｍ3+、Ｌａ2Ｏ2Ｓ：Ｔｂ3+、Ｙ2Ｏ2Ｓ：Ｔｂ3+、ＹＴａＯ4、ＹＴａＯ4：Ｎｂ、ＺｎＳ：Ａｇ、（Ｚｎ，Ｃｄ）Ｓ：Ａｇ、ＺｎＳｉＯ4：Ｍｎ2+、ＣｓＩ、ＬｉＩ：Ｅｕ2+、ＰｂＷＯ4、Ｂｉ4Ｓｉ3Ｏ12、Ｌｕ2ＳｉＯ5：Ｃｅ3+、ＹＡｌ０3：Ｃｅ3+、ＣｓＦ、ＣａＦ2：Ｅｕ2+、ＢａＦ2、ＣｅＦ3、Ｙ1.34Ｇｄ0.6Ｏ3：Ｅｕ3+、Ｐｒ、Ｇｄ2Ｏ2Ｓ：Ｐｒ3+、Ｃｅ、ＳＣＧｌ、ＨＦＧ：Ｃｅ3+（５％）、及びＣ14Ｈ10のうちの少なくとも１種、又は他のシンチレータ材料になることができる。
【０１５１】
この実施形態では、放射線センサは、画素回路、光検出器及びシンチレーション層を支持するベース基板を含むことができ、ベース基板上に規則的パターンで配置された複数の光検出器画素を含むことができる。この実施形態では、光子透過性の第２電極は、複数の光検出器画素のためのバイアス平面を構成することができる。画素回路の一部は、隣り合った光検出器画素間のギャップ領域内のベース基板上に配置されてもよい。この部分は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、ビア、トレース、制御線、アドレス線、及び接地平面のうちの１種を含むことができる。この実施形態では、第１電極は、ギャップ領域の近傍で終端する傾斜した端部を有することができる。
【０１５２】
この実施形態では、第１電極と光子透過性の第２電極との間で単位光検出器面積当たりの暗電流は、１０ｐＡ／ｍｍ2未満、５ｐＡ／ｍｍ2未満、又は１ｐＡ／ｍｍ2未満、又は０．５ｐＡ／ｍｍ2未満とすることができる。平坦化度及び表面屈曲の曲率半径とある程度関連した暗電流のレベルについては前述した。この実施形態では、表面屈曲に隣接する光電性層における領域の電界を、１対の平行な第１電極と第２電極間の光電性層における電界の６０パーセント超、３００パーセント未満とすることができる。平坦化度及び表面屈曲の曲率半径にある程度関連した電界の変化については前述した。
【０１５３】
この実施形態では、センサは、シンチレーション層上に配置された金属板を有することができる。
【０１５４】
この実施形態では、光検出器画素１個当たりの電荷トラップのレベルは、望ましいか又は達成された平坦化度により、２０％未満、１５％未満、１０％未満、又は５％未満とすることができ、このレベルは、単一放射線透視撮影フレームの間にトラッピングによって失われた前記撮像信号の量によって定量化され、また電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表される。
【０１５５】
この実施形態では、光検出器画素１個当たりの電荷放出は、例えば、必要とされるか又は達成された平坦化度により、１５％未満、１０％未満、５％未満、又は３％未満とすることができ、この電荷放出は、放射線により取得された一連のフレームの後の放射線のない状態で取得された最初のフレーム中にトラップ状態から放出された前記撮像信号量によって、かつ、電荷トラップと電荷放出が平衡状態にある条件下で定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表される。
【０１５６】
光検出器の光検出器画素１個当たりの遅延は、約１５％未満とすることができ、この遅延は、放射線により取得された１フレーム又は一連のフレームの後の放射線がない状態で取得された最初のフレーム中にトラップ状態から放出された撮像信号の量（光電性層内に生成された電子正孔対を示し、一以上の先行フレーム中にトラップされた電荷から生じる）によって定量化され、前のフレームからの撮像信号の百分率として表される。この実施形態では、光検出器画素１個当たりの遅延は、例えば、必要とされるか又は達成された平坦化度により、１０％未満、５％未満又は３％未満とすることができる。
【０１５７】
第２５の実施形態では、放射線センサは、第１電極、光導電層と電離放射線透過性の第２電極を順番に含む光導電体検出器を含む。光導電層は、電離放射線との相互作用で電子正孔対を生成するように構成される。放射線センサは、第１電極に電気的に接続され、かつ光導電層内に生成された電子正孔対を示す撮像信号を測定するように構成された画素回路を含み、画素回路は、酸化物半導体を含む。放射線センサは、第１電極と画素回路の間において、画素回路を含む平面の上方に第１電極が位置するように画素回路上に、配置された平坦化層を有する。第１電極と第２電極の少なくとも一方の電極の表面は、画素回路に少なくとも部分的に重なり、画素回路のフィーチャの上方に表面屈曲を有する。
【０１５８】
この実施形態では、酸化物半導体は、亜鉛を含む酸化物、ＳｎＯ2、ＴｉＯ2、Ｇａ2Ｏ3、ＩｎＧａＯ、Ｉｎ2Ｏ3、及びＩｎＳｎＯの内の少なくとも１種を含む。亜鉛を含む酸化物は、ＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯのうちの少なくとも１種を含むことができる。酸化物半導体は、アモルファス半導体又は多結晶半導体の少なくとも一方を含むことができる。
【０１５９】
従って、第２５の実施形態は、第１０の実施形態と範囲が類似しており、前述の好ましい組み合わせの例と共に、前述の第１０の実施形態を含む。
【０１６０】
この実施形態では、平坦化層は、パッシベーション層、誘電体層又は絶縁体層のうちの少なくとも１種になることができる。この実施形態では、画素回路の上方の第１電極と第２電極の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、又は１００ミクロン超の曲率半径を有する。その他の実施形態では、第１電極と第２電極のうちの少なくとも一方の電極の表面は、画素回路に少なくとも部分的に重なることができ、下層にある画素回路を表す表面フィーチャを示すことができない。
【０１６１】
この実施形態では、アドレス線とデータ線は、光導電体検出器の真下に配置され、平坦化層は、アドレス線とデータ線上、及びアドレス線とデータ線のビア上に配置される。更に、電気的ビア相互接続は、平坦化層を貫通し、第１電極を画素回路に接続することができる。光電性層と接する電気的ビア相互接続の表面屈曲は、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超、及び１００ミクロン超の曲率半径を有することができる。
【０１６２】
この実施形態では、画素回路は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、トレース、ビア、制御線、アドレス線、及び接地平面のうちの１種を含めることができる。画素回路は、更に、アモルファス半導体トランジスタ、多結晶半導体トランジスタ、又は微晶質半導体トランジスタのうちの１種を含めることができる。画素回路は、アドレス指定トランジスタ、増幅器トランジスタ、及びリセットトランジスタのうちの少なくとも１種を含めることができる。画素回路は、更に、アモルファスシリコン、低温アモルファスシリコン及び微晶質シリコンのうちの少なくとも１種から製作された要素を含めることができる。画素回路は、シリコン半導体、カルコゲニド半導体、セレン化カドミウム半導体、有機半導体、有機小分子又はポリマー半導体、カーボンナノチューブ又はグラフェンのうちの少なくとも１種から製作された要素、又は他の半導体材料を含めることができる。
【０１６３】
この実施形態では、金属板が、電離放射線透過性の第２電極上に配置されてもよく、又は電離放射線透過性の第２電極上の封止層上に配置されてもよい。更に、平坦化層は、アレイフィーチャ、ＴＦＴのソース又はドレインに繋がる電気的ビア相互接続、一段画素内増幅器要素、又は二段画素内増幅器要素を少なくとも部分的に平坦化することができる。
【０１６４】
この実施形態では、光導電層は、１）複数の光導電体検出器画素まで広がった連続光導電層、又は２）複数の光導電体検出器画素のそれぞれと関連付けられた不連続光導電層のうちの少なくとも一方になることができる。放射線センサは、画素回路と光導電層を支持するベース基板を含めることができる。放射線センサは、ベース基板上に規則的パターンで配置された複数の光導電体検出器画素を含めることができる。この実施形態では、電離放射線透過性の第２電極は、複数の光導電体検出器画素のためのバイアス平面を構成することができる。画素回路の一部は、隣り合った光導電体検出器画素間のギャップ領域内におけるベース基板上に配置されてもよい。この部分は、薄膜トランジスタ、ダイオード、キャパシタ、抵抗器、ビア、トレース、制御線、アドレス線、及び接地平面のうちの１種を含めることができる。第１電極は、ギャップ領域の近傍で終端する傾斜した端部であることができる。
【０１６５】
従って、第２５の実施形態では、光導電層は、Ｘ線又は他の電離放射線との相互作用で電子正孔対を生成する。光導電層は、ＶＢ−ＶＩＢ、ＶＢ−ＶＩＩＢ、ＩＩＢ−ＶＩＢ、ＩＩＢ−ＶＢ、ＩＩＩＢ−ＶＢ、ＩＩＩＢ−ＶＩＢ、ＩＢ−ＶＩＢ及びＩＶＢ−ＶＩＩＢ半導体のうちの少なくとも１種を有することができ、またより詳細には、ａ−Ｓｅ、ＰｂＩ2、ＨｇＩ2、ＰｂＯ、ＣｄＺｎＴｅ、ＣｄＴｅ、Ｂｉ2Ｓ3、Ｂｉ2Ｓｅ3、ＢｉＩ3、ＢｉＢｒ3、ＣｄＳ、ＣｄＳｅ、ＨｇＳ、Ｃｄ2Ｐ3、ＩｎＡｓ、ＩｎＰ、Ｉｎ2Ｓ3、Ｉｎ2Ｓｅ3、Ａｇ2Ｓ、ＰｂＩ4-2、及びＰｂ2Ｉ7-3のうちの少なくとも１種を有することができる。
【０１６６】
この実施形態では、第１電極と第２電極の間で単位光導電体検出器面積当たりの暗電流を、１０ｐＡ／ｍｍ2未満、５ｐＡ／ｍｍ2未満、１ｐＡ／ｍｍ2未満、又は０．５ｐＡ／ｍｍ2未満とすることができる。平坦化度と表面屈曲の曲率半径にある程度関連付けられた暗電流のレベルについては前述した。
【０１６７】
この実施形態では、光導電体検出器画素１個当たりのトラッピング電荷のレベルは、例えば、必要とされるか又は達成された平坦化度により、２０％未満、１５％未満、１０％未満、又は５％未満とすることができ、このレベルは、単一放射線透視撮影フレームの間にトラッピングによって失われた前記撮像信号の量によって定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表される。
【０１６８】
この実施形態では、光導電体検出器画素１個当たりの電荷放出は、例えば必要とされるか又は達成された平坦化度により、１５％未満、１０％未満、５％未満又は３％未満とすることができ、この電荷放出は、放射線により取得された一連のフレームに続き放射線がない状態で取得された最初のフレーム中にトラップ状態から放出された前記撮像信号の量によって、かつ電荷トラップと電荷放出が平衡状態にある条件下で定量化され、電荷トラップと電荷放出が平衡状態にある条件下で得られた撮像信号の百分率として表される。
【０１６９】
光導電体検出器の光導電体検出器画素１個当たりの遅延は、約１５％未満であり、この遅延は、放射線により取得された１フレーム又は一連のフレームの後の、放射線がない状態で取得された最初のフレーム中にトラップ状態から放出された撮像信号の量（光導電層に生成された電子正孔対を示し、一以上の先行フレーム中にトラップされた電荷から生じる）によって定量化された、先行フレームからの撮像信号の百分率として表される。この実施形態では、光導電体検出器画素１個当たりの遅延は、例えば必要とされるか又は達成された平坦化度により、１０％未満、５％未満又は３％未満である。
【０１７０】
第２６の実施形態では、放射線センサの製造方法は、酸化物半導体を有する画素回路を含むベース基板上に画素回路要素を形成することと、画素回路要素上に平坦化層を形成することと、画素回路要素への接続部に通じる孔を平坦化層に形成することと、形成された孔を金属化することと、金属化された孔と電気的に接触している第１電極を形成することと、第１電極上に光又は電離放射線に感受性を有する層を形成することとを含む。平坦化層は、画素回路に少なくとも部分的に重なる第１電極の表面上に、画素回路のフィーチャの上方に表面屈曲を提供する。表面屈曲は、例えば必要とされるか又は達成された平坦化度により、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有することができる。
【０１７１】
この実施形態では、酸化物半導体は、亜鉛を含む酸化物、ＳｎＯ2、ＴｉＯ2、Ｇａ2Ｏ3、ＩｎＧａＯ、Ｉｎ2Ｏ3、及びＩｎＳｎＯの少なくとも１種を含む。亜鉛を含む酸化物は、ＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯのうちの少なくとも１種を有することができる。酸化物半導体は、アモルファス半導体又は多結晶半導体のうちの少なくとも一方を有することができる。
【０１７２】
この実施形態では、光電性層と光子透過性の第２電極は、第１電極上に形成され、パッシベーション層は、光子透過性の第２電極上に形成され、シンチレーション層は、このパッシベーション層上に形成され、シンチレーション層は、電離放射線との相互作用で光子を放射するように構成される。この例では、光電性層は、光子透過性の第２電極を形成する前に平坦化されてもよい。
【０１７３】
異なる実施形態では、光導電層は、第１電極上に形成され（光導電層は、Ｘ線や他の電離放射線との相互作用で電子正孔対を生成するように構成される）、電離放射線透過性の第２電極は、光導電層上に形成される。
【０１７４】
これらの２実施形態では、第２電極は、シンチレーション層上のパッシベーション層又は光導電層上の封止層上に配置されてもよい。これらの２実施形態では、金属板は、シンチレーション層上又はシンチレーション層上の封止層上、又は電離放射線透過性の第２電極上の封止層上に配置されてもよい。
【０１７５】
この実施形態では、平坦化層は、例えば必要とされるか又は達成された平坦化度により、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有するように形成されてもよい。平坦化層は、堆積されたパッシベーション層の化学機械研磨によって形成されてもよい。あるいは、平坦化層は、パッシベーション層をスピンコーティングし、次にそのパッシベーション層を化学機械研磨することによって形成されてもよい。あるいは、平坦化層は、スピンコーティングを使用して、ある（すなわち、第１）パッシベーション層の上に別のパッシベーション層を堆積させ、次に他の（すなわち、第２）のパッシベーション層を化学機械研磨することによって形成されてもよい。平坦化層は、アレイフィーチャ、ＴＦＴのソース又はドレインに繋がる電気的ビア相互接続、一段画素内増幅器要素又は二段画素内増幅器要素を少なくとも部分的に平坦化することができる。
【０１７６】
この実施形態では、放射線センサの隣り合った画素間のギャップ領域近傍の第１電極の端部は、傾斜していてもよい。この実施形態では、金属化された孔は、例えば必要とされるか又は達成された平坦化度により、２分の１ミクロン超、１ミクロン超、５ミクロン超、１０ミクロン超又は１００ミクロン超の曲率半径を有するようにテーパ化されてもよい。
【０１７７】
この実施形態において、画素回路要素と光電性層に関して第１の実施形態で列挙されたフィーチャは、ベース基板上に形成されてもよい。例えば、シンチレーション層を形成するとき、ＣｓＩ：Ｔｌ、Ｇｄ2Ｏ2Ｓ：Ｔｂ、ＣｓＩ：Ｎａ、ＮａＩ：Ｔｌ、ＣａＷＯ4、ＺｎＷＯ4、ＣｄＷＯ4、Ｂｉ4Ｇｅ3Ｏ12、Ｌｕ1.8Ｙｂ0.2ＳｉＯ5：Ｃｅ、Ｇｄ2ＳｉＯ5：Ｃｅ、ＢａＦＣｌ：Ｅｕ2+、ＢａＳＯ4：Ｅｕ2+、ＢａＦＢｒ：Ｅｕ2+、ＬａＯＢｒ：Ｔｂ3+、ＬａＯＢｒ：Ｔｍ3+、Ｌａ2Ｏ2Ｓ：Ｔｂ3+、Ｙ2Ｏ2Ｓ：Ｔｂ3+、ＹＴａＯ4、ＹＴａＯ4：Ｎｂ、ＺｎＳ：Ａｇ、（Ｚｎ，Ｃｄ）Ｓ：Ａｇ、ＺｎＳｉＯ4：Ｍｎ2+、ＣｓＩ、ＬｉＩ：Ｅｕ2+、ＰｂＷＯ4、Ｂｉ4Ｓｉ3Ｏ12、Ｌｕ2ＳｉＯ5：Ｃｅ3+、ＹＡｌ０3：Ｃｅ3+、ＣｓＦ、ＣａＦ2：Ｅｕ2+、ＢａＦ2、ＣｅＦ3、Ｙ1.34Ｇｄ0.6Ｏ3：Ｅｕ3+、Ｐｒ、Ｇｄ2Ｏ2Ｓ：Ｐｒ3+、Ｃｅ、ＳＣＧｌ、ＨＦＧ：Ｃｅ3+（５％）及びＣ14Ｈ10のうちの少なくとも１種が、光子透過性の第２電極上に形成されてもよい。例えば、光電性層を形成するとき、１）複数の光検出器画素まで広がった連続光電性層、又は２）複数の光検出器画素のいずれかと関連付けられた不連続光電性層のうちの少なくとも一方が形成される。
【０１７８】
例えば、光導電層を形成するときは、ＶＢ−ＶＩＢ、ＶＢ−ＶＩＩＢ、ＩＩＢ−ＶＩＢ、ＩＩＢ−ＶＢ、ＩＩＩＢ−ＶＢ、ＩＩＩＢ−ＶＩＢ、ＩＢ−ＶＩＢ及びＩＶＢ−ＶＩＩＢ半導体のうちの少なくとも１種、あるいはより詳細にはａ−Ｓｅ、ＰｂＩ2、ＨｇＩ2、ＰｂＯ、ＣｄＺｎＴｅ、ＣｄＴｅ、Ｂｉ2Ｓ3、Ｂｉ2Ｓｅ3、ＢｉＩ3、ＢｉＢｒ3、ＣｄＳ、ＣｄＳｅ、ＨｇＳ、Ｃｄ2Ｐ3、ＩｎＡｓ、ＩｎＰ、Ｉｎ2Ｓ3、Ｉｎ2Ｓｅ3、Ａｇ2Ｓ、ＰｂＩ4-2、及びＰｂ2Ｉ7-3のうちの少なくとも１種を第１電極上に形成することができる。例えば、光導電層を形成するときは、１）複数の光導電体検出器画素まで広がった連続光導電層、又は２）複数の光導電体検出器画素のうちのいずれかと関連付けられた不連続光導電層の少なくとも一方が形成される。
【０１７９】
更に、ベース基板上に画素回路要素を形成するとき、画素回路は、更に、アモルファス半導体トランジスタ、多結晶半導体トランジスタ又は微晶質半導体トランジスタのうちの１種を含むことができる。画素回路は、アドレス指定トランジスタ、増幅器トランジスタ及びリセットトランジスタのうちの少なくとも１種を含むことができる。画素回路は、更に、アモルファスシリコン、低温アモルファスシリコン及び微晶質シリコンのうちの少なくとも１種から作製された要素を含むことができる。画素回路は、シリコン半導体、カルコゲニド半導体、セレン化カドミウム半導体、有機半導体、有機小分子又はポリマー半導体、カーボンナノチューブ又はグラフェンのうちの少なくとも１種から作製された要素、又は他の半導体材料を含むことができる。
[図面の説明]
【０１８０】
[図１]
本発明で使用するａ−Ｓｉ薄膜トランジスタ（ＴＦＴ）の一形態の概略３次元図である。ＴＦＴの上部を斜めの角度から眺めた図である。ＴＦＴの図は一般的であるが、図１は、ＴＦＴがＡＭＦＰＩ画素内のアドレス指定スイッチの場合に必要となるアドレス線も示す。従って、図１は、ＴＦＴのゲートに繋がる点におけるゲートアドレス線の一部分と、ＴＦＴのドレインに繋がる点におけるデータアドレス線の一部分を示す。ＴＦＴのチャネルは、破線矢印で示すような１５μｍの幅と１０μｍの長さを有する。連続的な下部絶縁体層とａ−Ｓｉ層は、下にあるフィーチャが見えるように大部分透明化した。更に、描画を分かりやすくするために、図１は、基板に垂直な方向を基板と平行な方向に対して４倍拡大しており、基板厚みの一部だけが描かれている。図１に重ねられた実線の黒色ワイヤフレームによって画定された平面は、図２に示した断面図の個所を示す。この図面内の他のラベル付けされた要素は、図２の説明文に示されている。
【０１８１】
[図２]
図１に示されるａ−Ｓｉ ＴＦＴの概略断面図である。この断面の個所は、図１のワイヤフレームによって画定された平面に対応し、ＴＦＴの要素のグレースケール影付けの記法は、図１で使用された記法にほぼ対応する。描画を分かりやすくするために、図２は、基板に垂直な方向を基板と平行な方向に対して８倍拡大しており、基板厚みの一部分だけが描かれている。ラベルは、基板、ＴＦＴのゲート、ソース及びドレイン、ＴＦＴ内の下部絶縁体層及び上部絶縁体層、ＴＦＴのチャネルを構成するａ−Ｓｉ層、及びこのｎ型トランジスタの構造を完成するために使用されるｎ+ドープａ−Ｓｉ材料を示すために使用される。
【０１８２】
[図３]
本発明で使用するｐｏｌｙ−Ｓｉ ＴＦＴの一形態の概略３次元図である。ＴＦＴの上部を斜めの角度から眺めた図である。ＴＦＴの図は一般的であるが、図３は、ＴＦＴがＡＭＦＰＩ画素内のアドレス指定スイッチの場合に必要となるアドレス線も示す。従って、図３は、ＴＦＴのｐｏｌｙ−Ｓｉゲートに繋がる点におけるゲートアドレス線の一部分と、ＴＦＴのドレインへの接触がビアで確立される点におけるデータアドレス線の一部分を示す。ＴＦＴのチャネルは、破線矢印で示すように１５μｍの幅と１０μｍの長さを有する。連続パッシベーション層（パッシベーション＃１）は、下にあるフィーチャが見えるように大部分透明化した。更に、描画を分かりやすくするために、図３は、基板に垂直な方向を基板と平行な方向に対して４倍拡大され、基板厚みの一部だけが描かれている。図３に重ねられた実線の黒色ワイヤフレームによって画定された平面は、図４に示した断面図の個所を示す。この図面内の他のラベル付けされた要素は、図４の説明文に示した。
【０１８３】
[図４]
図３に示されるｐｏｌｙ−Ｓｉ ＴＦＴの概略断面図である。この断面の個所は、図３のワイヤフレームによって画定された平面に対応し、ＴＦＴの要素のグレースケール影付けの記法は、図３に使用された記法にほぼ対応する。描画を分かりやすくするために、図４は、基板に垂直な方向を基板と平行な方向に対して８倍拡大され、基板厚みの一部だけが描かれている。ラベルは、基板、バッファパッシベーション、ゲート絶縁体、ＴＦＴのゲート（この事例ではｐｏｌｙ−Ｓｉから形成された）、ＴＦＴチャネル（ゲート絶縁体の下）を形成するために使用されるアクティブｐｏｌｙ−Ｓｉ層、並びにＴＦＴのソースとドレイン（ｐｏｌｙ−Ｓｉ層の一部に重なる斜線で示された）、及びＴＦＴの上のパッシベーション層（「パッシベーション＃１」）を示すために使用される。この断面図の位置は、ゲートアドレス線とｐｏｌｙ−Ｓｉゲートとの間の接続を示していない。
【０１８４】
[図５]
入射放射線の間接検出を使用するアクティブマトリクス撮像アレイから抽出した画素の概略回路図である。直線破線によって画定された領域は、画素の境界を示す。
【０１８５】
[図６]
不連続フォトダイオードを含む間接検出画素の一形態の概略断面図である。図６は、図５の画素回路の特定の一実施形態を表わし、ベース線アーキテクチャと称される。図６は、この断面では見えないゲートアドレス線の方向と平行である。垂直破線の間の距離は、１画素の幅を表わす。理解のために、図６の層とフィーチャは、一律の縮尺で描かれていない。
【０１８６】
[図７]
入射放射線の直接検出に使用するアクティブマトリクス撮像アレイから抽出した画素の概略回路図である。ラベル、線及び記号の記法は、図５に使用された記法と同様である。直線破線によって画定された領域は、画素の境界を示す。
【０１８７】
[図８]
直接検出画素の一形態の概略断面図である。図８は、この断面では見えないゲートアドレス線の方向と平行である。ラベル、線、記号及び矢印の記法は、図６に使用された記法と同様である。垂直破線間の距離は、１画素の幅を表わす。理解のために、図８の層とフィーチャは、一律の縮尺で描かれていない。また、光導電体のトポロジー均一さに対するＴＦＴとビアの影響は示されない。
【０１８８】
[図９]
間接検出アクティブマトリクスアレイにおける４個の隣接画素の概略完成見取図である。これらの画素構造は、図５と図６に示した画素回路とベース線アーキテクチャの実装をそれぞれ表わす。図面内の各画素は、異なる構造段階のアーキテクチャ詳細を表す。図９の下にある画素では、アドレス指定ＴＦＴのゲートアドレス線とゲートのみが示されている。左側の画素では、アドレス指定ＴＦＴのソース及びドレインと、フォトダイオードのｎ+ドープａ−Ｓｉ層によって覆われた下部電極が追加された。右側の画素では、集合的にフォトダイオードスタックと呼ばれるｎ+ドープａ−Ｓｉ、非ドープａ−Ｓｉ、ｐ+ドープａ−Ｓｉ、及び光学的に透明な上部電極の複合層が示される。この構造では、下部電極は、スタックの縁より僅かに突出している。図中上部の画素では、ビアによってアドレス指定ＴＦＴのドレインに接続されたデータアドレス線と、ビアによってフォトダイオードの上部電極に接続されたバイアス線が追加されている。
【０１８９】
[図１０]
単一画素の領域内における１対の間接検出アクティブマトリクスアレイの上面の顕微鏡写真である。各事例で、構造は、図６に示したベース線アーキテクチャの実装を表わす。（ａ）図９の図に対応する構造を有する初期アレイから抽出した画素の顕微鏡写真である。（ｂ）画素構造の最適化によって光学的フィルファクタを増加させた後のアレイ構造から抽出した画素の顕微鏡写真である。各顕微鏡写真では、アドレス指定ＴＦＴは、画像に重ねられた円によって定められた領域内にあり、ゲートアドレス線、データアドレス線、バイアス線及びフォトダイオードの個所も示される。各顕微鏡写真において、フォトダイオードのバイアス線によって隠されていない部分の上面は、極めて均一であるように見えることに注意されたい。
【０１９０】
[図１１]
不連続面外フォトダイオード構造を有する間接検出画素構造の断面の概略断面図である。図１１は、この断面では見えないゲートアドレス線の方向と平行である。図１１のラベル、線、矢印、記号及び記法は、図６で使用された記法と同様である。垂直破線間の距離は、１画素の幅を表わす。理解のために、図１１においては層とフィーチャは、一律の縮尺で描かれていない。また、フォトダイオードのトポロジー均一性に対するＴＦＴとビアの影響は示されていない。
【０１９１】
[図１２]
連続面外フォトダイオード構造を有する間接検出画素構造の断面の概略断面図である。図１２は、この断面では見えないゲートアドレス線の方向と平行である。図１２のラベル、線、矢印、記号及び記法は、図１１に使用された記法と同様である。垂直破線間の距離は、１画素の幅を表わす。理解のために、図１２においては層とフィーチャは、一律の縮尺で描かれていない。また、フォトダイオードのトポロジー均一性に対するＴＦＴ及びビアの影響は示されない。
【０１９２】
[図１３]
間接検出アクティブマトリクスアレイにおける４個の隣接画素の概略完成見取画である。これらの画素構造は、図５と図１２のそれぞれに示された画素回路とアーキテクチャの実装を表わす。図内の各画素は、構造のアーキテクチャ詳細の異なる段階を表す。図１３における下部の画素では、アドレス指定ＴＦＴのゲートアドレス線とゲートだけが示されている。左側の画素では、アドレス指定ＴＦＴのソースとドレイン、データアドレス線及びバック接点が追加されている。右側の画素では、バック接点（破線によって定められた領域内にある）に下部電極を接続するビアを含む下部電極が示される。図中上部に記載された画素では、連続フォトダイオード構造の単純な表示が示され、ｎ+ドープ層は見えず、フォトダイオードの残りの層は識別できない。
【０１９３】
[図１４]
単一画素の領域内における間接検出アクティブマトリクスアレイの上面の顕微鏡写真である。構造は、図１２に示したアーキテクチャの実装を表わし、図１３における完成見取図に対応する。ゲートアドレス線、データアドレス線、下部電極、及び下部電極をバック接点に接続するビアの個所が示される。画像で見える様々な詳細が、連続フォトダイオード構造の上部のトポロジーに対応することに注意されたい。
【０１９４】
[図１５]
一段画素内増幅器を含むアクティブ画素構造に基づく間接検出アレイから抽出した画素の概略回路図である。データアドレス線、ゲートアドレス線、リセットＴＦＴ、ＴＦＴRST、ソースフォロワＴＦＴ、ＴＦＴSF、アドレス指定ＴＦＴ、ＴＦＴADDR、及びフォトダイオードＰＤ（静電容量ＣPDを有する）が示される。ＶBIASは、フォトダイオードの上部電極に印加される逆バイアス電圧の大きさであり、ＶG-RST、ＶD-RST及びＶCCは、アレイを動作させるために使用される他の電圧である。ＴＦＴ、ＴＦＴRST及びＴＦＴADDRのうちの２個は、デュアルゲート構造を有するように示した。ＴＦＴは、全てｎ型トランジスタである。
【０１９５】
[図１６]
ｐｏｌｙ−Ｓｉ ＴＦＴを使用するアクティブ画素構造に基づく間接検出アレイの４個の隣接画素の概略完成見取図である。これらの画素構造は、図１５に示した画素回路の実装を表わす。この図のＴＦＴは、図３と図４に示したｐｏｌｙ−Ｓｉ ＴＦＴの構造と類似の構造を有する。フォトダイオードは、図１２に示した構造と類似の連続構造を有する。図内の各画素は、異なる構造段階のアーキテクチャ詳細を表す。図下部の画素では、各ＴＦＴのゲート（ｐｏｌｙ−Ｓｉから形成された）、各ＴＦＴのチャネルを形成するために使用されるアクティブｐｏｌｙ−Ｓｉ、ゲートアドレス線、及びリセットＴＦＴを動作させる働きをするリセット電圧線が示される。左側の画素では、データアドレス線、バック接点、供給電圧線、並びに様々なトレース及びビアが追加されている。右側の画素では、下部電極をバック接点に接続するビアを有する下部電極が示される。図上部の画素では、連続フォトダイオード構造の単純な表示が示され、パターン化されたｎ+ドープ層は視認できず、フォトダイオードの残りの層は識別できない。
【０１９６】
[図１７]
単一画素の領域内における間接検出アレイの上面の顕微鏡写真である。構造は、図１５に示した画素回路の実装を表わし、図１６の完成見取図に対応する。顕微鏡写真は、アレイのゲートアドレス線とデータアドレス線（構造の連続フォトダイオード下方にある）の方向が、この画像平面に沿ってそれぞれ垂直と水平方向に合わされるように向けられる。画像には、太い破線（１個の完全画素の境界を示す）と細い水平方向の破線（後の図に示した断面図の個所を示す）によって構成された枠が重ねられる。画像内に見える様々な詳細が、連続フォトダイオード構造の上部のトポロジーに対応することに注意されたい。
【０１９７】
[図１８]
二段画素内増幅器を含むアクティブ画素構造に基づく間接検出アレイから抽出した画素の概略回路図である。データアドレス線、ゲートアドレス線、リセットＴＦＴ、ＴＦＴRST、共通ソース増幅器ＴＦＴ、ＴＦＴCSA、アクティブ負荷ＴＦＴ、ＴＦＴAL、ソースフォロワＴＦＴ、ＴＦＴSF、アドレス指定ＴＦＴ、ＴＦＴADDR、帰還キャパシタ（静電容量ＣFB付き）、及びフォトダイオードＰＤ（静電容量ＣPD付き）が示される。ＶBIASは、フォトダイオード上部電極に印加される逆バイアス電圧の大きさであり、ＶG-RST、ＶG-AL、ＶCC及びＶGNDは、アレイを動作させるために使用される他の電圧である。ＴＦＴS、ＴＦＴRST及びＴＦＴADDRのうちの２個は、デュアルゲート構造を有するように示した。ＴＦＴSの中で、ＴＦＴALはｐ型トランジスタであり、残りのトランジスタはｎ型である。
【０１９８】
[図１９]
ｐｏｌｙ−Ｓｉ  ＴＦＴを使用するアクティブ画素構造に基づく間接検出アレイの４個の隣接画素の概略完成見取図である。これらの画素構造は、図１８に示した画素回路の実装を表わす。この図のＴＦＴは、図３と図４に示したｐｏｌｙ−Ｓｉ  ＴＦＴと類似の構造を有する。フォトダイオードは、図１２に示した構造と類似の連続構造を有する。図面内の各画素は、異なる段階における構造のアーキテクチャ詳細を表す。図下部の画素では、様々なＴＦＴ（ｐｏｌｙ−Ｓｉから形成された）のゲート、各ＴＦＴのチャネルを形成するために使用されるアクティブｐｏｌｙ−Ｓｉ、及びゲートアドレス線が示される。左側の画素では、データアドレス線、バック接点、及び様々なトレースとビアが追加されている。右側の画素では、下部電極をバック接点に接続するビアを含む下部電極が示される。図上部の画素では、連続フォトダイオード構造の単純な表示が示され、パターン化されたｎ+ドープ層は視認できず、フォトダイオードの残りの層は識別されない。
【０１９９】
[図２０]
単一画素の領域内における間接検出アレイの上面の顕微鏡写真である。構造は、図１８に示した画素回路の実装を表わし、図１９の完成見取図に対応する。顕微鏡写真は、アレイのゲートアドレス線とデータアドレス線（構造の連続フォトダイオードより下方にある）の方向が、この画像の平面に沿って、それぞれ垂直方向と水平方向に合わされるように向けられる。画像には、太い破線（１個の完全な画素の境界を示す）と細い水平方向の破線（後の図で示される断面図の個所を示す）によって構成された枠が重ねられる。画像内に見える様々な詳細が、連続フォトダイオード構造の上部のトポロジーに対応することに注意されたい。
【０２００】
[図２１]
ｐｏｌｙ−Ｓｉ  ＴＦＴを使用する一段画素内増幅器構造に基づく間接検出アレイの推定断面図である。構造は、図１５に示した画素回路の実装を表わし、図１６と図１７の図に対応する。この断面の個所は、アレイ上面に対して垂直で図１７に示した細い水平方向の破線を通る平面に対応する。水平視野は、単一画素より僅かに大きい距離に対応し、垂直破線間の距離は、１画素の幅を表わす。アレイの製造で使用される蒸着、フォトリソグラフィ、エッチング及び他の処理の推定シミュレーションから作成されたこの図は、アレイにおける様々なフィーチャと材料の順序、構造及びネイティブトポロジーを示す。明確にするために、図面は、基板と垂直な方向を基板と平行な方向に対して８倍拡大し、基板厚みの一部だけが示されている。
【０２０１】
[図２２]
ｐｏｌｙ−Ｓｉ  ＴＦＴを使用する二段画素内増幅器構造に基づく間接検出アレイの推定断面図である。構造は、図１８に示した画素回路の実装を表わし、図１９と図２０の図に対応する。両方の断面の個所は、アレイ上面に対して垂直で図２０に示した細い水平方向の破線を通る平面に対応する。（ａ）この図の水平視野は、単一画素より僅かに大きい距離に対応し、垂直方向の破線の間の距離は、１画素の幅を表わす。（ｂ）この図の水平視野は、図２１の視野と同じ距離に対応し、１画素の一部分だけを示す。これらの図は、アレイ製造に使用される蒸着、フォトリソグラフィ、エッチング及び他のプロセスの推定シミュレーションから作成され、アレイ内の様々なフィーチャと材料の順序、構造及びネイティブトポロジーを示す。明確にするために、図面は、基板と垂直な方向を基板と平行な方向に対して８倍拡大し、基板厚みの一部のみが示される。
【０２０２】
[図２３]
図１６に示した構造に対応する単一画素の領域内における一段画素内増幅器アレイの上面図である。（ａ）図２１を作成するために使用されたものと同じ推定シミュレーションから作成された図である。（ｂ）図１７の顕微鏡写真に対応するアレイの実際の具現化の表面顕微鏡写真である。各図における可視的な詳細が、連続フォトダイオード構造上部のネイティブトポロジーに対応することに注意されたい。
【０２０３】
[図２４]
図１９に示した構造に対応する単一画素の領域内における二段画素内増幅器アレイの上面図である。（ａ）図２２を作成するために使用されたものと同じ推定シミュレーションから作成された図である。（ｂ）図２０の顕微鏡写真に対応するアレイの実際の具現化の表面顕微鏡写真である。各図における可視的な詳細が、連続フォトダイオード構造上部のネイティブトポロジーに対応することに注意されたい。
【０２０４】
[図２５]
表面平坦化性における変化の特徴に当てはまる曲率半径の一般概念を示す概略図である。表面平坦化性の変化の鋭さ（すなわち、険しさ）の程度は、半径ｒの弧によって定量化される。（ａ）に示したより鋭い（すなわち、より険しい）変化は、（ｂ）に示したあまり鋭くない変化より短い曲率半径を有する。図の縮尺は、ｒ2＝１０×ｒ1のようになる。
【０２０５】
[図２６]
一段画素内増幅器構造に基づく間接検出アレイの推定断面図である。（ａ）この図は、図２１に示した断面図に対応する。しかし、パッシベーション層のうちの１層（パッシベーション＃２）の完全な平坦化を通じてフォトダイオード構造のより均一なトポロジーが実現した。（ｂ）この図は、また、図２１に示した断面図に対応する。しかし、パッシベーション＃２の部分的平坦化を通じてフォトダイオード構造のより均一なトポロジーが実現した。
【０２０６】
[図２７]
二段画素内増幅器構造に基づく間接検出アレイの推定断面図である。（ａ）と（ｂ）の図は、図２２（ａ）と図２２（ｂ）に示した断面図にそれぞれ対応する。しかし、パッシベーション層のうちの１層（パッシベーション＃２）の完全な平坦化を通じて、フォトダイオード構造のより均一なトポロジーが実現した。
【０２０７】
[図２８]
一段画素内増幅器構造に基づく間接検出アレイの推定断面図である。この図は、図２６（ａ）に示した断面図に対応する。しかし、フォトダイオードの下部電極（金属＃２層から形成された）の周縁の平滑化を通じて、フォトダイオード構造のより均一なトポロジーが実現した。
【０２０８】
[図２９]
二段画素内増幅器構造に基づく間接検出アレイの推定断面図である。この図は、図２７（ａ）に示した断面図に対応する。しかし、フォトダイオードの下部電極（金属＃２層から形成された）の周縁の平滑化を通じて、フォトダイオード構造のより均一なトポロジーが実現した。
【０２０９】
[図３０]
一段画素内増幅器構造に基づく間接検出アレイの推定断面図である。この図は、図２８に示した断面図に対応する。しかし、フォトダイオードの下部電極をバック接点に接続するビアを狭くし、それらのビアを金属で埋めることを通じて、フォトダイオード構造のより均一なトポロジーが実現した。
【０２１０】
[図３１]
推定シミュレーションから作成された単一画素の領域内における一段画素内増幅器アレイの上面図である。（ａ）図２３（ａ）に示した同じ図に対応する図である。（ｂ）（ａ）の図に対応する図である。しかし、パッシベーション層のうちの１層（パッシベーション＃２）の完全な平坦化を通じてフォトダイオード構造のより均一なトポロジーが実現した。（ｃ）（ｂ）の図に対応する図である。しかし、フォトダイオードの下部電極の周縁の平滑化を通じてフォトダイオード構造のより均一なトポロジーが実現した。（ｄ）（ｃ）の図に対応する図である。しかし、フォトダイオードの下部電極をバック接点に接続するビアを狭くし、それらのビアを金属で埋めることを通じてフォトダイオード構造のより均一なトポロジーが実現した。
【０２１１】
[図３２]
推定シミュレーションから作成された単一画素の領域内における二段画素内増幅器アレイの上面図である。（ａ）図２４（ａ）に示した同じ図に対応する図である。（ｂ）（ａ）に対応する図である。しかし、パッシベーション層のうちの１層（パッシベーション＃２）の完全な平坦化を通じてフォトダイオード構造のより均一なトポロジーが実現した。（ｃ）（ｂ）に対応する図である。しかし、フォトダイオードの下部電極の周縁の平滑化を通じてフォトダイオード構造のより均一なトポロジーが実現した。（ｄ）（ｃ）に対応する図である。しかし、フォトダイオードの下部電極をバック接点に接続するビアを狭くし、それらのビアを金属で埋めることを通じてフォトダイオード構造のより均一なトポロジーが実現した。
【０２１２】
[図３３]
一段画素内増幅器構造に基づく間接検出アレイの推定断面図である。（ａ）この図は、図２１に示した断面図に対応する。しかし、フォトダイオード内の非ドープａ−Ｓｉ層の完全な平坦化を通じてフォトダイオード構造の上部電極のより均一なトポロジーが実現した。（ｂ）この図は、図２１に示した断面図に対応する。しかし、フォトダイオードにおける非ドープａ−Ｓｉａ層の部分的平坦化を通じてフォトダイオード構造の上部電極のより均一なトポロジーが実現した。
【０２１３】
[図３４]
推定シミュレーションから作成された単一画素の領域内における一段画素内増幅器アレイの上面図である。（ａ）図２３（ａ）に示した同じ図に対応する図である。（ｂ）（ａ）の図に対応する図である。しかし、フォトダイオードにおける非ドープａ−Ｓｉ層の部分的な平坦化を通じてフォトダイオード構造のより均一なトポロジーが実現した。（ｃ）（ｂ）に対応する図である。しかし、フォトダイオードにおける非ドープａ−Ｓｉ層の完全な平坦化を通じてフォトダイオード構造のより均一なトポロジーが実現した。
【産業上の利用可能性】
【０２１４】
上記教示を鑑みて本発明の多数の改良及び変更が可能である。従って、添付の特許請求の範囲の範囲内で、本発明は、本明細書で具体的に述べた方法以外の方法で実施されてもよいことを理解されたい。
【符号の説明】
【０２１５】
１    金属＃１
２    下部絶縁体
３    基板
４    データ線
５    幅
６    長さ
７    ソース
８    ゲート
９    上部絶縁体
１０  ドレイン
１１  ゲート線
１２  シャント金属
１３  パッシベーション＃１
１４  バッファパッシベーション
１５  ソースへのビア
１６  ゲートへの接点
１７  ゲート絶縁体
１８  アクティブｐｏｌｙ−Ｓｉ
１９  ドレインへのビア
２０  チャネル
２１  光学光子
２２  ビア
２３  Ｘ線
２４  バイアス線
２５  画素幅
２６  シンチレータ
２７  パッシベーション
２８  上部電極
２９  フォトダイオード／画素蓄積キャパシタ
３０  下部電極
３１  画素蓄積キャパシタ
３２  封止
３３  光導電体
３４  画素蓄積キャパシタのバック接点／上部電極
３５  画素蓄積キャパシタの下部電極
３６  フォトダイオードスタック
３７  ＴＦＴ
３８  フォトダイオード
３９  バック接点
４０  連続フォトダイオード
４１  供給電圧線
４２  リセット電圧線
４３  金属＃２
４４  上部パッシベーション
４５  パッシベーション＃２
４６  平坦化され縮小された表面屈曲
【図１】
0005744861.tif 000002
【図２】
0005744861.tif 000003
【図３】
0005744861.tif 000004
【図４】
0005744861.tif 000005
【図５】
0005744861.tif 000006
【図６】
0005744861.tif 000007
【図７】
0005744861.tif 000008
【図８】
0005744861.tif 000009
【図９】
0005744861.tif 000010
【図１０】
0005744861.tif 000011
【図１１】
0005744861.tif 000012
【図１２】
0005744861.tif 000013
【図１３】
0005744861.tif 000014
【図１４】
0005744861.tif 000015
【図１５】
0005744861.tif 000016
【図１６】
0005744861.tif 000017
【図１７】
0005744861.tif 000018
【図１８】
0005744861.tif 000019
【図１９】
0005744861.tif 000020
【図２０】
0005744861.tif 000021
【図２１】
0005744861.tif 000022
【図２２ａ】
0005744861.tif 000023
【図２２ｂ】
0005744861.tif 000024
【図２３ａ】
0005744861.tif 000025
【図２３ｂ】
0005744861.tif 000026
【図２４ａ】
0005744861.tif 000027
【図２４ｂ】
0005744861.tif 000028
【図２５】
0005744861.tif 000029
【図２６ａ】
0005744861.tif 000030
【図２６ｂ】
0005744861.tif 000031
【図２７ａ】
0005744861.tif 000032
【図２７ｂ】
0005744861.tif 000033
【図２８】
0005744861.tif 000034
【図２９】
0005744861.tif 000035
【図３０】
0005744861.tif 000036
【図３１ａ】
0005744861.tif 000037
【図３１ｂ】
0005744861.tif 000038
【図３１ｃ】
0005744861.tif 000039
【図３１ｄ】
0005744861.tif 000040
【図３２ａ】
0005744861.tif 000041
【図３２ｂ】
0005744861.tif 000042
【図３２ｃ】
0005744861.tif 000043
【図３２ｄ】
0005744861.tif 000044
【図３３ａ】
0005744861.tif 000045
【図３３ｂ】
0005744861.tif 000046
【図３４ａ】
0005744861.tif 000047
【図３４ｂ】
0005744861.tif 000048
【図３４ｃ】
0005744861.tif 000049