(57)【特許請求の範囲】
【請求項１】
内部に空隙が形成された絶縁膜と、
タングステンからなり、前記絶縁膜中に設けられ、第１方向に延び、その側面の上部及び上面が前記空隙の下面において露出した第１配線と、
モリブデンからなり、前記絶縁膜中に設けられた第２配線と、
前記空隙内に配置され、前記第１配線に結合された抵抗変化型分子鎖と、
を備え、
前記第２配線は、
前記第１方向に対して交差した前記第２方向に延びる本体部と、
前記第１配線の直上域に配置され、前記本体部から前記第１配線に向けて突出し、その側面の下部及び下面が前記空隙の上面において露出した凸部と、
を有し、
前記空隙の側面は、前記第１配線の側面の延長面及び前記第２配線の側面の延長面よりも外側に配置されている分子メモリ。
【請求項２】
内部に空隙が形成された絶縁膜と、
第１導電性材料からなり、前記絶縁膜中に設けられ、その少なくとも上面の一部が前記空隙の下面において露出した第１導電性部材と、
前記第１導電性材料とは異なる第２導電性材料からなり、前記絶縁膜中に設けられ、その少なくとも下面の一部が前記空隙の上面において露出した第２導電性部材と、
前記空隙内に配置され、前記第１導電性部材に結合された抵抗変化型分子鎖と、
を備え、
前記空隙の側面は、前記第１導電性部材の表面における前記空隙内に露出した領域の外縁と、前記第２導電性部材の表面における前記空隙内に露出した領域の外縁とを最短距離で結ぶ面よりも外側に配置されている分子メモリ。
【請求項３】
前記空隙の側面は、前記第１導電性部材の側面の延長面及び前記第２導電性部材の側面の延長面よりも外側に配置されている請求項２記載の分子メモリ。
【請求項４】
前記第１導電性部材は、第１方向に延びる第１配線であり、
前記第２導電性部材は、前記第１方向に対して交差した第２方向に延びる第２配線であり、
前記第２配線は、
前記第２方向に延びる本体部と、
前記第１配線の直上域に配置され、前記本体部から前記第１配線に向けて突出した凸部と、
を有し、
前記凸部が前記空隙内に露出している請求項２または３に記載の分子メモリ。
【請求項５】
前記第１導電性部材の側面の上部は、前記空隙内に露出しており、
前記第２導電性部材の側面の下部は、前記空隙内に露出している請求項２〜４のいずれか１つに記載の分子メモリ。
【請求項６】
前記第１導電性部材の側面は、全体が前記絶縁膜によって覆われている請求項２〜４のいずれか１つに記載の分子メモリ。
【請求項７】
前記第１導電性材料及び前記第２導電性材料のうち一方の材料はタングステンを含み、他方の材料はモリブデンを含む請求項２〜６のいずれか１つに記載の分子メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、分子メモリに関する。
【背景技術】
【０００２】
従来より、ＮＡＮＤ型フラッシュメモリ等の不揮発性記憶装置においては、メモリセルの微細化を図ることにより、記録密度を向上させてきた。しかしながら、リソグラフィ技術の制約等により、メモリセルの微細化も限界に近づいている。そこで、抵抗変化型分子鎖を記憶素子として用いた分子メモリの研究が進められている。抵抗変化型分子鎖は、電圧又は電流等の電気信号が入力されることにより電気抵抗値が変化する分子であり、そのサイズが小さいため、メモリセルを大幅に微細化できる可能性がある。しかしながら、メモリセルを微細化すると、メモリセル部のリーク電流が大きくなるという問題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００７−５２７６２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、メモリセル部のリーク電流が小さい分子メモリを提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る分子メモリは、内部に空隙が形成された絶縁膜と、第１導電性材料からなり、前記絶縁膜中に設けられ、その少なくとも上面の一部が前記空隙の下面において露出した第１導電性部材と、前記第１導電性材料とは異なる第２導電性材料からなり、前記絶縁膜中に設けられ、その少なくとも下面の一部が前記空隙の上面において露出した第２導電性部材と、前記空隙内に配置され、前記第１導電性部材に結合された抵抗変化型分子鎖と、を備える。前記空隙の側面は、前記第１導電性部材の表面における前記空隙内に露出した領域の外縁と、前記第２導電性部材の表面における前記空隙内に露出した領域の外縁とを最短距離で結ぶ面よりも外側に配置されている。
【図面の簡単な説明】
【０００６】
【図１】（ａ）は、第１の実施形態に係る分子メモリを例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。
【図２】第１の実施形態における抵抗変化型分子鎖を例示する図である。
【図３】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図４】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図５】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図６】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図７】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図８】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図９】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図１０】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図１１】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図１２】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図１３】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図１４】（ａ）及び（ｂ）は、第１の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図１５】（ａ）及び（ｂ）は、第１の実施形態の作用効果を示す図であり、（ａ）は第１の実施形態に係る分子メモリを示し、（ｂ）は比較例に係る分子メモリを示す。
【図１６】（ａ）は、第２の実施形態に係る分子メモリを例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。
【図１７】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図１８】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図１９】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図２０】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図２１】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図２２】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図２３】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図２４】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図２５】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図２６】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図２７】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図２８】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図２９】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図３０】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図３１】（ａ）及び（ｂ）は、第２の実施形態に係る分子メモリの製造方法を例示する工程断面図である。
【図３２】第２の実施形態の作用効果を示す図である。
【図３３】（ａ）及び（ｂ）は、第３の実施形態に係る分子メモリを例示する断面図である。
【図３４】第４の実施形態に係る分子メモリを例示する断面図である。
【図３５】第４の実施形態に係る分子メモリを例示する回路図である。
【図３６】（ａ）及び（ｂ）は、第５の実施形態に係る分子メモリを例示する断面図であり、（ｃ）は、回路図である。
【図３７】変形例に係る抵抗変化型分子鎖の一般式を例示する図である。
【図３８】（ａ）〜（ｆ）は、１次元方向にπ共役系が伸びた分子を構成し得る分子ユニットを例示する図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
図１（ａ）は、本実施形態に係る分子メモリを例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図であり、
図２は、本実施形態における抵抗変化型分子鎖を例示する図である。
なお、図を見やすくするために、図１（ａ）においては、導電性部分のみを図示し、絶縁性部分は図示を省略している。
【０００８】
図１（ａ）〜（ｃ）に示すように、本実施形態に係る分子メモリ１においては、シリコン基板１０上に層間絶縁膜（図示せず）が設けられており、その上に、配線層１１、記憶層１３及び配線層１２がこの順に積層されている。以下、この積層方向を「Ｚ方向」という。配線層１１においては、一方向（以下、「Ｘ方向」という）に延びる複数本の配線２１が周期的に配列されている。また、配線層１２においては、Ｘ方向に対して交差、例えば直交する方向（以下、「Ｙ方向」という）に延びる複数本の配線２２が周期的に配列されている。Ｘ方向、Ｙ方向及びＺ方向は、相互に直交している。なお、本明細書においては、説明の便宜上、Ｚ方向のうちの一方を「上」とし、他方を「下」とするが、これらは重力の方向とは無関係である。例えば、シリコン基板１０から遠ざかる方向を「上」とし、近づく方向を「下」としている。
【０００９】
配線２１及び配線２２は、相互に異なる導電性材料により形成されている。例えば、配線２１はタングステン（Ｗ）により形成されており、配線２２はモリブデン（Ｍｏ）により形成されている。
各配線２２においては、Ｙ方向に延びる直線形状の本体部２２ａと、配線２１の直上域において下方、すなわち配線２１に向けて突出した凸部２２ｂとが設けられている。凸部２２ｂの形状はピラー形状であり、配線２１が延びる方向（Ｘ方向）と配線２２が延びる方向（Ｙ方向）に、それぞれ配線２１及び配線２２と同じ周期でマトリクス状に配列されている。
【００１０】
各配線２１と各配線２２との最近接部分、すなわち、凸部２２ｂの直下域には、複数本の抵抗変化型分子鎖２３が設けられている。抵抗変化型分子鎖２３は、電圧又は電流等の電気信号が入力されることにより電気抵抗値を変化させる分子であり、例えば直鎖状の有機分子である。各最近接部分には、例えば数十〜数百本程度の抵抗変化型分子鎖２３が集合し、記憶分子層２４を構成している。そして、Ｘ方向及びＹ方向に沿ってマトリクス状に配列された複数の記憶分子層２４により、記憶層１３が構成されている。
【００１１】
図２に示すように、抵抗変化型分子鎖２３は、例えば、４−［２−ａｍｉｎｏ−５−ｎｉｔｒｏ−４−（ｐｈｅｎｙｌｅｔｈｙｎｙｌ）ｐｈｅｎｙｌｅｔｈｙｎｙｌ］ｂｅｎｚｅｎｅｔｈｉｏｌであり、その一端部にはチオール基（Ｒ−ＳＨ）が設けられている。チオール基の硫黄原子（Ｓ）はタングステン原子（Ｗ）と結合しやすい。一方、抵抗変化型分子鎖２３には、モリブデン原子（Ｍｏ）と結合しやすい基は含まれていない。このため、機能性抵抗変化型分子鎖２３は、モリブデンよりもタングステンと結合しやすい。従って、抵抗変化型分子鎖２３は、タングステンからなる配線２１には結合されるが、モリブデンからなる配線２２には結合されない。この結果、各抵抗変化型分子鎖２３は、その一端部が配線２１に結合され、この一端部を起点として、配線２１から配線２２に向かう方向（Ｚ方向）に伸長している。
【００１２】
そして、分子メモリ１においては、配線２１、配線２２、記憶分子層２４を埋め込むように、層間絶縁膜２５が設けられている。層間絶縁膜２５は、絶縁性材料、例えばシリコン酸化物（ＳｉＯ２）により形成されている。層間絶縁膜２５の内部には空隙２６が形成されており、記憶分子層２４は空隙２６内に配置されている。このため、抵抗変化型分子鎖２３は層間絶縁膜２５には接していない。
【００１３】
空隙２６は、配線２２の直下域に形成され、Ｙ方向に延びている。そして、配線２１の側面の上部及び上面は、空隙２６の下面において露出している。一方、配線２１の側面における上部を除く領域及び下面は、層間絶縁膜２５によって覆われている。また、配線２２の凸部２２ｂの側面の下部及び下面は、空隙２６の上面において露出している。一方、凸部２２ｂの側面における下部を除く領域及び本体部２２ａの全体は、層間絶縁膜２５によって覆われている。
【００１４】
これにより、図１（ｂ）に示すように、Ｘ方向について、空隙２６の側面２６ｓは、配線２２の凸部２２ｂの側面２２ｓ及びその延長面よりも外側に配置されている。また、空隙２６はＹ方向に延びているため、空隙２６のＹ方向側の側面は、図１（ｃ）に示す領域の外部に配置されている。従って、Ｙ方向についても、空隙２６の側面は凸部２２ｂの側面２２ｓ及びその延長面よりも外側に配置されている。これにより凸部２２ｂの下面側の稜線２２ｅは、層間絶縁膜２５によって覆われておらず、空隙２６内に露出している。また、図１（ｃ）に示すように、Ｙ方向について、空隙２６の側面２６ｓは、配線２１の側面２１ｓ及びその延長面よりも外側に配置されている。これにより、配線２１の上面側の稜線２１ｅは、層間絶縁膜２５によって覆われておらず、空隙２６内に露出している。
【００１５】
次に、本実施形態に係る分子メモリの製造方法について説明する。
図３（ａ）及び（ｂ）〜図１４（ａ）及び（ｂ）は、本実施形態に係る分子メモリの製造方法を例示する工程断面図であり、図３（ａ）〜図１４（ａ）が示す断面は、図１（ａ）に示すＡ−Ａ’線による断面に相当し、図３（ｂ）〜図１４（ｂ）が示す断面は、図１（ａ）に示すＢ−Ｂ’線による断面に相当する。
【００１６】
先ず、図３（ａ）及び（ｂ）に示すように、シリコン基板１０（図１（ａ）参照）上に層間絶縁膜（図示せず）を形成し、その上に導電性材料、例えばタングステン（Ｗ）を堆積させて、導電膜を形成する。次に、リソグラフィ及びエッチングを行い、この導電膜をラインアンドスペース（Ｌ／Ｓ）状にパターニングする。これにより、タングステンからなり、Ｘ方向に延びる複数本の配線２１が形成される。
【００１７】
次に、絶縁性材料、例えばシリコン酸化物（ＳｉＯ２）を堆積させて、全面に絶縁膜２５ａを形成する。次に、配線２１をストッパとしてＣＭＰ（chemical mechanical polishing：化学的機械研磨）を施し、絶縁膜２５ａのうち、配線２１上に形成された部分を除去する。これにより、絶縁膜２５ａの上面が、配線２１の上面と同じ高さで平坦化される。この結果、複数本の配線２１が配列され、配線２１間に絶縁膜２５ａが埋め込まれた配線層１１が形成される。次に、絶縁膜２５ａの材料とは異なる絶縁性材料、例えば、シリコン窒化物（ＳｉＮ）を堆積させて、配線層１１上の全面に犠牲膜２９を形成する。
【００１８】
次に、図４（ａ）及び（ｂ）に示すように、配線２１の材料とは異なる導電性材料、例えばモリブデン（Ｍｏ）を堆積させて、犠牲膜２９上の全面にモリブデンからなる導電膜２２ｍを形成する。
【００１９】
次に、図５（ａ）及び（ｂ）に示すように、リソグラフィ及びエッチングを行い、導電膜２２ｍ及び犠牲膜２９を選択的に除去することにより、Ｌ／Ｓ状にパターニングする。これにより、Ｙ方向に延び、犠牲膜２９及び導電膜２２ｍが積層された積層体２７が形成される。
【００２０】
次に、図６（ａ）及び（ｂ）に示すように、犠牲膜２９の材料とは異なる絶縁性材料、例えばシリコン酸化物を堆積させて、全面に絶縁膜２５ｂを形成する。次に、導電膜２２ｍをストッパとしてＣＭＰを施す。これにより、積層体２７間に絶縁膜２５ｂが埋め込まれる。
【００２１】
次に、図７（ａ）及び（ｂ）に示すように、リソグラフィ及びエッチングを行い、犠牲膜２９、導電膜２２ｍ及び絶縁膜２５ｂを選択的に除去して、配線２１の直上域に残留させる。これにより、犠牲膜２９、導電膜２２ｍ及び絶縁膜２５ｂがＬ／Ｓ状にパターニングされて、Ｘ方向に延びる積層体２８が形成される。積層体２８においては、犠牲膜２９及び導電膜２２ｍからなる積層体と、絶縁膜２５ｂとが、Ｘ方向に沿って交互に配列される。このとき、犠牲膜２９及び導電膜２２ｍからなる積層体、並びに絶縁膜２５ｂは、それぞれＺ方向に延びる柱状に加工されるが、配線２１はＸ方向に延びるライン状のままである。また、導電膜２２ｍは、Ｘ方向及びＹ方向に沿ったマトリクス状に分断される。
【００２２】
次に、図８（ａ）及び（ｂ）に示すように、エッチング液として例えばホットリン酸（Ｈ３ＰＯ３）を用いたウェットエッチングを行い、犠牲膜２９（図７（ａ）及び（ｂ）参照）を除去する。これにより、犠牲膜２９が除去されたあとの空間に、空隙２６が形成される。この段階では、空隙２６のＸ方向に向いた側面２６ｓは、導電膜２２ｍのＸ方向に向いた側面２２ｓの延長面に位置する。空隙２６のＸ方向両側には絶縁膜２５ｂが配置され、下方には配線２１が配置され、上方には導電膜２２ｍが配置される。また、複数の犠牲膜２９が配置されていた空間が相互に連通されて、Ｙ方向に貫通した空隙２６となる。これにより、空隙２６は、Ｙ方向において隣り合う導電膜２２ｍ間の隙間を介して、外部に連通される。
【００２３】
次に、図９（ａ）及び（ｂ）に示すように、シリコン酸化物に対する等方性エッチングを行う。これにより、絶縁膜２５ｂが空隙２６の内側からサイドエッチングされ、空隙２６がＸ方向両側に拡大する。この結果、Ｘ方向において、空隙２６の側面２６ｓが導電膜２２ｍの側面２２ｓの延長面よりも外側に後退する。また、このとき、絶縁膜２５ｂにおける導電膜２２ｍ間に配置された部分も導電膜２２ｍとの界面を起点としてエッチングされ、空隙２６が導電膜２２ｍのＸ方向両側において上方にも拡大する。この結果、空隙２６の上面が後退し、導電膜２２ｍの側面２２ｓの下部が空隙２６内に露出する。更に、絶縁膜２５ａにおける配線２１間に配置された部分もエッチングされ、配線２１間において空隙２６が下方に拡大する。この結果、空隙２６の下面が後退し、配線２１の側面２１ｓにおける上部が、空隙２６内に露出する。
【００２４】
次に、図１０（ａ）及び（ｂ）に示すように、抵抗変化型分子鎖２３を含む薬液を空隙２６内に侵入させ、その後乾燥させる。これにより、抵抗変化型分子鎖２３の一端部がタングステンからなる配線２１に結合されて、空隙２６内に抵抗変化型分子鎖２３が配置される。この結果、導電膜２２ｍの直下域毎に、記憶分子層２４が形成される。このとき、配線２１の側面２１ｓの上部の領域は、絶縁膜２５ａによって覆われておらず、空隙２６内に露出しているため、この領域にも抵抗変化型分子鎖２３が結合される。一方、抵抗変化型分子鎖２３はモリブデンからなる導電膜２２ｍには結合されない。更に、抵抗変化型分子鎖２３は絶縁膜２５ａ及び２５ｂにも結合されない。
【００２５】
次に、図１１（ａ）及び（ｂ）に示すように、例えばシリコン酸化物（ＳｉＯ２）等の絶縁性材料を、例えばＣＶＤ（chemical vapor deposition：化学気相成長）法により、埋め込み性が低い条件によって堆積させる。これにより、導電膜２２ｍ間に絶縁膜２５ｃが形成される。このとき、空隙２６は絶縁膜２５ｃによって埋め込まれずに残留し、空隙２６の上部が絶縁膜２５ｃによって封止される。
【００２６】
次に、図１２（ａ）及び（ｂ）に示すように、導電膜２２ｍをストッパとしてＣＭＰ等の平坦化処理を施し、絶縁膜２５ｃのうち、導電膜２２ｍ上に配置された部分を除去する。
次に、図１３（ａ）及び（ｂ）に示すように、例えばモリブデンを堆積させて、全面に導電膜２２ｎを形成する。導電膜２２ｎは導電膜２２ｍに接触する。
【００２７】
次に、図１４（ａ）及び（ｂ）に示すように、リソグラフィ及びエッチングを行い、導電膜２２ｎを選択的に除去することにより、Ｙ方向に延びるＬ／Ｓ状にパターニングする。このとき、分断された導電膜２２ｎの各部分は、Ｘ方向及びＹ方向に沿ってマトリクス状に配列された複数の導電膜２２ｍの直上域をＹ方向に沿って通過するように残留させる。これにより、導電膜２２ｎの各部分はＹ方向に沿って一列に配列された複数の導電膜２２ｍに共通接続され、配線２２が形成される。このとき、導電膜２２ｎは配線２２の本体部２２ａとなり、導電膜２２ｍは配線２２の凸部２２ｂとなる。
【００２８】
次に、図１（ａ）〜（ｃ）に示すように、配線２２を覆うように、絶縁性材料、例えばシリコン酸化物を堆積させて、パッシベーション膜２５ｄを形成する。次に、このパッシベーション膜２５ｄの一部を除去して、配線２２から引き出されたパッド（図示せず）を露出させる。これにより、本実施形態に係る分子メモリ１が製造される。
【００２９】
分子メモリ１においては、絶縁膜２５ａ、２５ｂ、２５ｃ及びパッシベーション膜２５ｄが、層間絶縁膜２５の一部となる。また、Ｚ方向において、配線２１が配置された範囲が配線層１１となり、配線２２が配置された範囲が配線層１２となり、配線層１１と配線層１２との間の範囲が記憶層１３となる。
【００３０】
そして、配線２１と配線２２の最近接部分毎に、１つの記憶分子層２４を含むメモリセルが形成される。これにより、メモリセルは、Ｘ方向及びＹ方向に沿ってマトリクス状に配列され、クロスポイント型のセルアレイが構成される。そして、１本の配線２１と１本の配線２２との間に所定の電圧を印加することにより、その間の記憶分子層２４に含まれる抵抗変化型分子鎖２３の電子状態が変化し、電気抵抗値が変化する。例えば、配線間に所定の正電圧を印加することにより、抵抗変化型分子鎖２３が高抵抗状態から低抵抗状態に移行する。この動作を「セット」という。また、配線間に所定の負電圧を印加することにより、抵抗変化型分子鎖２３が低抵抗状態から高抵抗状態に移行する。この動作を「リセット」という。このようにして、抵抗変化型分子鎖２３の抵抗状態を任意に切り替えて、各メモリセルに情報を書き込むことができる。そして、配線２１と配線２２との間の電気抵抗値を検出することにより、書き込まれた情報を読み出すことができる。一方、抵抗変化型分子鎖２３、配線２１及び配線２２の材料の組み合わせによって、整流性を持たせることが可能である。これにより、セット時において、非選択セルに逆バイアスが印加されても、この非選択セルに逆電流が流れることを抑制できる。
【００３１】
次に、本実施形態の作用効果について説明する。
図１５（ａ）及び（ｂ）は、本実施形態の作用効果を示す図であり、（ａ）は本実施形態に係る分子メモリを示し、（ｂ）は比較例に係る分子メモリを示す。
【００３２】
図１５（ａ）に示すように、本実施形態に係る分子メモリ１においては、層間絶縁膜２５内において、空隙２６が配線２２の凸部２２ｂの直下域を含む領域に形成されており、空隙２６の側面２６ａが、配線２２の凸部２２ｂの側面２２ｓ及びその延長面２２ｗよりも外側に配置されている。また、凸部２２ｂの下面側の稜線２２ｅが層間絶縁膜２５によって覆われておらず、空隙２６内に露出している。これにより、配線２２と配線２１との繋ぐ層間絶縁膜２５の表面に沿った電流経路Ｅ１が、側面２２ｓの延長面２２ｗに沿った経路よりも長くなる。このため、分子メモリ１においては、配線２２と配線２１との間のリーク電流が小さい。
【００３３】
同様に、図１（ｃ）に示すように、空隙２６は配線２２に沿って貫通しており、配線２１と配線２２の交差部において、配線２１の側面と平行な端面を持たない。これによっても、リーク電流が小さくなる。
【００３４】
これに対して、図１５（ｂ）に示すように、比較例に係る分子メモリ１０１においては、空隙２６の側面２６ｓが凸部２２ｂの側面２２ｓの延長面に位置している。このため、凸部２２ｂの側面２２ｓから真下に向けて、層間絶縁膜２５の表面に沿った電流経路Ｅ１０１が形成される。この電流経路Ｅ１０１は、図１５（ａ）に示す電流経路Ｅ１よりも短い。従って、分子メモリ１０１においては、分子メモリ１と比較して、配線２２と配線２１との間のリーク電流が大きい。このため、消費電力が増大すると共に、メモリセルの動作が困難になる。例えば、記憶分子層２４を高抵抗状態としたときのリーク電流（オフリーク）が大きいと、抵抗変化型分子鎖２３をセットさせることが困難になる。
【００３５】
また、分子メモリ１においては、分子メモリ１０１と比較して、配線２１と配線２１との間の空間のうち、空隙２６が占める割合が大きく、層間絶縁膜２５が占める割合が小さい。空隙２６の誘電率は層間絶縁膜２５の誘電率よりも低いため、分子メモリ１は、分子メモリ１０１と比較して、隣り合う配線２１間の寄生容量が小さい。従って、分子メモリ１は、メモリセル間の干渉が少なく、動作の高速化が容易である。
【００３６】
なお、図１０（ａ）及び（ｂ）に示す工程において、抵抗変化型分子鎖２３を配線２１に結合させたときに、配線２１の側面２１ｓの上部の領域にも抵抗変化型分子鎖２３が結合されてしまう。このため、隣り合う配線２１間において、側面２１ｓの上部に結合された抵抗変化型分子鎖２３同士が接触し、これらの抵抗変化型分子鎖２３を介して配線２１間にリーク電流が流れてしまうことが懸念される。
【００３７】
しかしながら、隣り合う配線２１の側面２１ｓに結合された抵抗変化型分子鎖２３は、相互に逆向きに対向するため、これらの抵抗変化型分子鎖２３同士が積極的に結合することはない。また、上述の如く、メモリセルをバイポーラ動作させる場合、すなわち、「セット」させる場合と「リセット」させる場合とで相互に逆極性の電圧を印加して動作させる場合は、隣り合う配線２１に結合された一対の抵抗変化型分子鎖２３のうち、一方は必ず高抵抗状態となる。このため、仮に、この一対の抵抗変化型分子鎖２３同士が電気的に接続されても、隣り合う配線２１間で短絡することはない。更に、抵抗変化型分子鎖２３が整流性を持つ場合は、常に一方の抵抗変化型分子鎖２３には逆方向のバイアスが印加されるため、リーク電流が流れにくい。更にまた、配線２１の側面の上部の領域は面積が小さいため、この領域に結合される抵抗変化型分子鎖２３は少数である。以上の理由から、配線２１の側面に結合された抵抗変化型分子鎖２３を介したリーク電流が、実用上問題になることはない。
【００３８】
次に、第２の実施形態について説明する。
図１６（ａ）は、本実施形態に係る分子メモリを例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、（ｃ）は（ａ）に示すＢ−Ｂ’線による断面図である。
なお、図を見やすくするために、図１６（ａ）においては、導電性部分のみを図示し、絶縁性部分は図示を省略している。
【００３９】
図１６（ａ）〜（ｃ）に示すように、本実施形態に係る分子メモリ２は、前述の第１の実施形態に係る分子メモリ１と比較して、層間絶縁膜３５の材料及び空隙３６の形状が異なっている。すなわち、分子メモリ２においては、層間絶縁膜３５がシリコン酸化物及び有機ＳＯＧ（Spin on Glass：スピン・オン・ガラス）材料によって構成されている。また、配線２２の凸部２２ｂのＸ方向両側において、空隙３６が凸部２２ｂの下面よりも上方に拡大しておらず、配線２１間において、空隙３６が配線２１の上面よりも下方に拡大していない。このため、配線２１及び２２の側面は、その全体が層間絶縁膜３５によって覆われている。
【００４０】
本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。すなわち、空隙３６は、配線２２の直下域に形成され、Ｙ方向に延びている。また、空隙３６は、配線２２の凸部２２ａの直下域から見て、Ｘ方向両側にも延出している。このため、空隙３６の側面３６ｓは、配線２２の凸部２２ｂの側面２２ｓ及びその延長面よりも外側に配置されている。また、空隙３６は配線２２に沿って貫通している。
【００４１】
次に、本実施形態に係る分子メモリの製造方法について説明する。
図１７（ａ）及び（ｂ）〜図３１（ａ）及び（ｂ）は、本実施形態に係る分子メモリの製造方法を例示する工程断面図であり、図１７（ａ）〜図３１（ａ）が示す断面は、図１６（ａ）に示すＡ−Ａ’線による断面に相当し、図１７（ｂ）〜図３１（ｂ）が示す断面は、図１６（ａ）に示すＢ−Ｂ’線による断面に相当する。
【００４２】
先ず、図１７（ａ）及び（ｂ）に示すように、シリコン基板１０（図１６（ａ）参照）上に層間絶縁膜（図示せず）を形成し、その上に導電性材料、例えばタングステン（Ｗ）を堆積させて、導電膜を形成する。次に、リソグラフィ及びエッチングを行い、この導電膜を選択的に除去し、Ｌ／Ｓ状にパターニングする。これにより、Ｘ方向に延びる複数本の配線２１が形成される。
【００４３】
次に、全面に絶縁膜３５ａを成膜する。絶縁膜３５ａは、フッ化水素（ＨＦ）によるエッチングレートが低い絶縁膜とし、例えば、有機ＳＯＧ膜とする。次に、配線２１をストッパとしてＣＭＰを施し、絶縁膜３５ａのうち、配線２１上に形成された部分を除去する。これにより、絶縁膜３５ａが配線２１間に埋め込まれる。この結果、Ｘ方向に延びる複数本の配線２１が配列され、配線２１間に絶縁膜３５ａが埋め込まれた配線層１１が形成される。次に、フッ化水素（ＨＦ）によるエッチングレートが高い絶縁性材料、例えば、シリコン酸化物（ＳｉＯ２）を堆積させて、配線層１１上の全面に犠牲膜３９を形成する。
【００４４】
次に、図１８（ａ）及び（ｂ）に示すように、配線２１の材料とは異なる導電性材料、例えばモリブデン（Ｍｏ）を堆積させて、犠牲膜３９上の全面に導電膜２２ｍを形成する。
次に、図１９（ａ）及び（ｂ）に示すように、リソグラフィ及びエッチングを行い、導電膜２２ｍを選択的に除去して、Ｙ方向に延びるＬ／Ｓ状にパターニングする。なお、前述の第１の実施形態においては、図５（ａ）に示す工程において、導電膜２２ｍをパターニングする際に犠牲膜２９も併せてパターニングしたが、本工程においては、犠牲膜３９はパターニングしない。
【００４５】
次に、図２０（ａ）及び（ｂ）に示すように、犠牲膜３９の材料とは異なる絶縁性材料、例えば、シリコン窒化物（ＳｉＮ）を堆積させて、全面に絶縁膜３８ｍを形成する。絶縁膜３８ｍは、導電膜２２ｍよりも薄く、導電膜２２ｍを覆うように形成する。
【００４６】
次に、図２１（ａ）及び（ｂ）に示すように、異方性エッチングを行い、絶縁膜３８ｍにおける犠牲膜３９の上面上に形成された部分、及び、導電膜２２ｍの上面上に形成された部分を除去する。これにより、絶縁膜３８ｍが導電膜２２ｍの側面上のみに残留し、側壁３８となる。
【００４７】
次に、図２２（ａ）及び（ｂ）に示すように、導電膜２２ｍ及び側壁３８をマスクとして、犠牲膜３９に対して異方性エッチングを施す。これにより、犠牲膜３９における導電膜２２ｍ及び側壁３８の直下域に配置された部分が残留し、Ｙ方向に延びるＬ／Ｓ状に加工される。このとき、パターニングされた犠牲膜３９の幅は、導電膜２２ｍの幅よりも、導電膜２２ｍの両側面上に形成された側壁３８の厚さ分だけ大きい。
【００４８】
次に、図２３（ａ）及び（ｂ）に示すように、エッチング液として例えばホットリン酸（Ｈ３ＰＯ３）を用いたウェットエッチングを行い、側壁３８（図２２（ａ）参照）を除去する。これにより、Ｙ方向に延び、犠牲膜３９及び導電膜２２ｍが積層された積層体３１が形成される。
【００４９】
次に、図２４（ａ）及び（ｂ）に示すように、フッ化水素（ＨＦ）によるエッチングレートが低い絶縁膜、例えば、有機ＳＯＧ膜を成膜して、ＣＭＰを施す。これにより、積層体３１間に絶縁膜３５ｂが埋め込まれる。
【００５０】
次に、図２５（ａ）及び（ｂ）に示すように、リソグラフィ及びエッチングを行い、犠牲膜３９、導電膜２２ｍ及び絶縁膜３５ｂを選択的に除去して、配線２１上に残留させる。これにより、配線２１の直上域に、Ｘ方向に延びる積層体３２が形成される。積層体３２においては、犠牲膜３９及び導電膜２２ｍからなる積層体３１と、絶縁膜３５ｂとが、Ｘ方向に沿って交互に配列される。このとき、積層体３１及び絶縁膜３５ｂは、それぞれＺ方向に延びる柱状に加工されるが、配線２１はＸ方向に延びるライン状のままである。
【００５１】
次に、図２６（ａ）及び（ｂ）に示すように、エッチング液として例えばフッ化水素（ＨＦ）を用いたウェットエッチングを行い、犠牲膜３９（図２５（ａ）及び（ｂ）参照）を除去する。これにより、犠牲膜３９が除去されたあとの空間に、空隙３６が形成される。このとき、Ｘ方向において、犠牲膜３９の長さは導電膜２２ｍの長さよりも長いため、空隙３６の長さは導電膜２２ｍの長さよりも長くなる。これにより、空隙３６は、導電膜２２ｍの直下域から見てＸ方向両側に拡大し、空隙３６の側面３６ｓは、導電膜２２ｍの側面２２ｓの延長面よりも外側に位置する。空隙３６のＸ方向両側には絶縁膜３５ｂが配置される。
【００５２】
また、空隙３６の下方には配線２１が配置され、上方には導電膜２２ｍが配置される。更に、Ｙ方向に沿って配列された複数の犠牲膜３９が配置されていた空間が相互に連通される。これにより、空隙３６は、Ｙ方向において隣り合う導電膜２２ｍ間の隙間を介して、外部に連通される。また、導電膜２２ｍのＸ方向に向いた側面２２ｓの全体が絶縁膜３５ｂによって覆われ、配線２１の側面２１ｓの全体が絶縁膜３５ａによって覆われる。
【００５３】
以後の工程は、前述の第１の実施形態と同様である。
すなわち、図２７（ａ）及び（ｂ）に示すように、抵抗変化型分子鎖２３を含む薬液を空隙３６内に侵入させ、その後乾燥させる。これにより、抵抗変化型分子鎖２３の一端部がタングステンからなる配線２１に結合されて、空隙３６内に記憶分子層２４が形成される。一方、抵抗変化型分子鎖２３はモリブデンからなる導電膜２２ｍには結合されない。更に、抵抗変化型分子鎖２３は絶縁膜３５ａ及び３５ｂにも結合されない。
【００５４】
次に、図２８（ａ）及び（ｂ）に示すように、例えばシリコン酸化物（ＳｉＯ２）等の絶縁性材料を、例えばＣＶＤ法により、埋め込み性が低い条件によって堆積させる。これにより、導電膜２２ｍ間に絶縁膜３５ｃが形成される。このとき、空隙３６は絶縁膜３５ｃによって埋め込まれずに残留し、空隙３６の上部が絶縁膜３５ｃによって封止される。
【００５５】
次に、図２９（ａ）及び（ｂ）に示すように、導電膜２２ｍをストッパとして、絶縁膜３５ｃに対してＣＭＰ等の平坦化処理を施す。
次に、図３０（ａ）及び（ｂ）に示すように、例えばモリブデンを堆積させて、全面に導電膜２２ｎを形成する。導電膜２２ｎは導電膜２２ｍに接触する。
次に、図３１（ａ）及び（ｂ）に示すように、リソグラフィ及びエッチングを行い、導電膜２２ｎを選択的に除去し、Ｙ方向に延びるＬ／Ｓ状にパターニングする。この結果、導電膜２２ｍ及び２２ｎにより、配線２２が形成される。
【００５６】
次に、図１６（ａ）〜（ｃ）に示すように、配線２２を覆うように、絶縁性材料、例えば有機ＳＯＧ膜を成膜して、パッシベーション膜３５ｄを形成する。次に、このパッシベーション膜３５ｄの一部を除去して、配線２２から引き出されたパッド（図示せず）を露出させる。これにより、本実施形態に係る分子メモリ２が製造される。分子メモリ２においては、絶縁膜３５ａ、３５ｂ、３５ｃ及びパッシベーション膜３５ｄが、層間絶縁膜３５の一部となる。
【００５７】
次に、本実施形態の作用効果について説明する。
図３２は、本実施形態の作用効果を示す図である。
図３２に示すように、本実施形態に係る分子メモリ２においては、空隙３６が配線２２の凸部２２ｂの直下域を含む領域に形成されており、空隙３６の側面３６ｓが、配線２２の凸部２２ｂの側面２２ｓ及びその延長面２２ｗよりも外側に位置している。これにより、配線２２と配線２１との間において層間絶縁膜３５の表面に沿った電流経路Ｅ２の長さが、空隙３６の側面３６ｓが側面２２ｓの延長面２２ｗと一致している場合よりも長くなる。このため、分子メモリ２においては、配線２２と配線２１との間のリーク電流が小さい。
【００５８】
また、図１６（ｃ）に示すように、空隙３６は配線２２に沿って貫通しており、配線２１と配線２２との交差部において、配線２１の側面と平行な端面を持たない。これによっても、リーク電流が小さくなる。
【００５９】
次に、第３の実施形態について説明する。
図３３（ａ）及び（ｂ）は、本実施形態に係る分子メモリを例示する断面図である。
図３３（ａ）及び（ｂ）に示すように、本実施形態に係る分子メモリ３においては、配線層１１、記憶層１３及び配線層１２がそれぞれ複数層設けられている。そして、配線層１１と配線層１２とが、記憶層１３を介して、Ｚ方向に沿って交互に積層されている。すなわち、配線層１１、記憶層１３、配線層１２、記憶層１３、配線層１１、記憶層１３、配線層１２、・・・の順に積層されている。このような分子メモリ３は、前述の図３（ａ）及び（ｂ）〜図１４（ａ）及び（ｂ）に示す工程を繰り返すことにより、製造することができる。このとき、配線２１においても、配線２２と同様に、本体部２１ａの下方にピラー状の凸部２１ｂを形成する。
【００６０】
本実施形態によれば、配線層１１、記憶層１２及び配線層１３をそれぞれ複数層ずつ積層させることにより、メモリセルをＺ方向にも配列させることができる。すなわち、メモリセルを、Ｘ方向、Ｙ方向及びＺ方向に沿って、３次元マトリクス状に配列させることができる。この結果、メモリセルの集積度を向上させ、分子メモリの記録密度を増加させることが可能となる。
【００６１】
本実施形態における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。すなわち、本実施形態に係る分子メモリ３においては、空隙２６の側面が配線２２の側面よりも外側に配置されており、メモリセル部において、配線２１の側面と平行な端面を持たないため、層間絶縁膜２５の表面に沿った電流経路が長く、リーク電流が小さい。
なお、前述の第２の実施形態に係る分子メモリ２も、本実施形態と同様に、Ｚ方向に積層させることができる。このような分子メモリは、前述の図１６（ａ）及び（ｂ）〜図３１（ａ）及び（ｂ）に示す工程を繰り返すことにより、製造することができる。
【００６２】
次に、第４の実施形態について説明する。
図３４は、本実施形態に係る分子メモリを例示する断面図であり、
図３５は、本実施形態に係る分子メモリを例示する回路図である。
【００６３】
図３４に示すように、本実施形態に係る分子メモリ４においては、シリコン基板４１の上層部分に素子分離絶縁体４２が選択的に形成されており、素子分離絶縁体４２によって区画された領域に、ソース領域４３及びドレイン領域４４が相互に離隔して形成されている。シリコン基板４１上であって、ソース領域４３とドレイン領域４４との間のチャネル領域４５の直上域にはゲート絶縁膜４６が設けられており、その上にはゲート電極４７が設けられている。ゲート電極４７の側方には、側壁４８が設けられている。これにより、電界効果型トランジスタ４９が形成されている。
【００６４】
シリコン基板４１上には、層間絶縁膜５０が設けられている。層間絶縁膜５０内には、コンタクト５１、コンタクト５２、コンタクト５３、ワード線５４及びビット線５５が設けられている。コンタクト５２はタングステンにより形成されており、コンタクト５３はモリブデンにより形成されている。素子分離絶縁膜５０内におけるコンタクト５２とコンタクト５３との間には、空隙５６が形成されている。
【００６５】
コンタクト５１はソース領域４３とワード線５４との間に接続されている。コンタクト５２の下面はドレイン領域４４に接続されており、上面は空隙５６の下面において露出している。コンタクト５３はコンタクト５２の直上域に配置されており、コンタクト５２とは空隙５６を介して離隔されている。コンタクト５３の下面は空隙５６の上面において露出しており、上面はビット線５５に接続されている。そして、空隙５６はコンタクト５３の直下域を含む領域に位置しており、空隙５６の側面５６ｓは、コンタクト５３の側面５３ｓの延長面及びコンタクト５２の側面５２ｓの延長面よりも外側に配置されている。空隙５６内には、抵抗変化型分子鎖２３が配置されており、コンタクト５２に結合されている。複数本の抵抗変化型分子鎖２３により、記憶分子層２４が形成されている。
【００６６】
これにより、図３５に示すように、分子メモリ４においては、ワード線５４とビット線５５との間に、記憶素子として機能する記憶分子層２４と、選択素子として機能する電界効果型トランジスタ４９とが直列に接続された１Ｒ１Ｔ型のメモリセルが形成されている。
【００６７】
本実施形態によれば、前述の第１〜第３の実施形態と同様に、コンタクト５２とコンタクト５３との間で、層間絶縁膜５０の表面に沿った電流経路Ｅ４の長さが長くなり、コンタクト５２とコンタクト５３との間のリーク電流を抑制することができる。
なお、コンタクト５３の側面５３ｓの下部及びコンタクト５２の側面５２ｓの上部のうち、少なくとも一方が空隙５６内に露出していてもよい。これにより、層間絶縁膜５０の表面に沿った電流経路をより長くすることができ、リーク電流をより低減することができる。
【００６８】
次に、第５の実施形態について説明する。
図３６（ａ）及び（ｂ）は、本実施形態に係る分子メモリを例示する断面図であり、（ｃ）は回路図である。
【００６９】
図３６（ａ）及び（ｂ）に示すように、本実施形態に係る分子メモリ５は、前述の第１の実施形態に係る分子メモリ１（図１（ａ）〜（ｃ）参照）と比較して、配線２２の本体部２２ａ（図１（ｃ）参照）の替わりに、本体部２２ｃが設けられている点が異なっている。第１の実施形態における本体部２２ａはモリブデン（Ｍｏ）により形成されているが、本実施形態における本体部２２ｃはｎ形シリコン（Ｓｉ）等の半導体材料により形成されている。なお、配線２２の凸部２２ｂは、前述の第１の実施形態と同様に、モリブデンにより形成されている。このような分子メモリ５は、前述の第１又は第２の実施形態に係る製造方法において、導電膜２２ｎ（例えば、図１３（ａ）参照）をｎ形のシリコンによって形成することにより、製造することができる。
【００７０】
本実施形態に係る分子メモリ５においては、ｎ形シリコンからなる本体部２２ｃと、モリブデンからなる凸部２２ｂとにより、ショットキーダイオードが形成される。これにより、記憶分子層２４とは別に、ダイオードを設けることができる。この結果、図３６（ｃ）に示すように、配線２１と配線２２との間に、可変抵抗素子（記憶分子層２４）とダイオード（本体部２２ｃ及び凸部２２ｂ）とが直列に接続されたメモリセルを実現することができる。本実施形態は、記憶分子層２４、配線２１及び２２の組合せによっては整流性を実現できない場合に、特に有効である。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。
【００７１】
以下、前述の各実施形態における材料の変形例について説明する。
図３７は、変形例に係る抵抗変化型分子鎖の一般式を例示する図であり、
図３８（ａ）〜（ｆ）は、１次元方向にπ共役系が伸びた分子を構成し得る分子ユニットを例示する図である。
【００７２】
前述の各実施形態においては、抵抗変化型分子鎖２３が図２に示す４−［２−ａｍｉｎｏ−５−ｎｉｔｒｏ−４−（ｐｈｅｎｙｌｅｔｈｙｎｙｌ）ｐｈｅｎｙｌｅｔｈｙｎｙｌ］ｂｅｎｚｅｎｅｔｈｉｏｌである例を示したが、これには限定されず、抵抗変化型分子鎖２３は、抵抗が変化する機能を備える分子であればよい。例えば、抵抗変化型分子鎖２３は、図３６に一般式として示すように、４−［２−ａｍｉｎｏ−５−ｎｉｔｒｏ−４−（ｐｈｅｎｙｌｅｔｈｙｎｙｌ）ｐｈｅｎｙｌｅｔｈｙｎｙｌ］ｂｅｎｚｅｎｅｔｈｉｏｌの誘導体であってもよい。
【００７３】
なお、図３７に示す一般式において、ＸとＹとの組み合わせは、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）、シアノ基（ＣＮ）、ニトロ基（ＮＯ２）、アミノ基（ＮＨ２）、水酸基（ＯＨ）、カルボニル基（ＣＯ）及びカルボキシ基（ＣＯＯＨ）のうちの任意の２つである。また、Ｒｎ（ｎ＝１〜８）は、最外殻電子がｄ電子又はｆ電子である原子を除く任意の原子、並びに、特性基、例えば、水素（Ｈ）、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）及びメチル基（ＣＨ３）のいずれかである。
【００７４】
また、抵抗変化型分子鎖２３は、図３７に一般式で表わされる分子構造以外の一次元方向にπ共役系が伸びた分子であってもよい。例えば、パラフェニレン誘導体、オリゴチオフェン誘導体、オリゴピロール誘導体、オリゴフラン誘導体又はパラフェニレンビニレン誘導体を用いることも可能である。
【００７５】
１次元方向にπ共役系が伸びた分子を構成し得る分子ユニットは、図３８（ａ）に示すパラフェニレンであってもよく、図３８（ｂ）に示すチオフェンであってもよく、図３８（ｃ）に示すピロールであってもよく、図３８（ｄ）に示すフランであってもよく、図３８（ｅ）に示すビニレンであってもよく、図３８（ｆ）に示すアルキンであってもよい。この他、ピリジン等のヘテロ六員環化合物を用いてもよい。
【００７６】
もっとも、π共役系の長さが短い場合には、電極から注入された電子が分子上に留まることなく抜けてゆくため、電荷を蓄積させるためには、ある程度の長さの分子であることが好ましく、一次元方向の−ＣＨ＝ＣＨ−のユニットで計算して、５つ以上であることが望ましい。これはベンゼン環（パラフェニレン）の場合、３個以上に相当する。なお、ベンゼン環の径は、π共役系のキャリアであるポーラロンの拡がり幅の約２倍である。一方、π共役系の長さが長い場合には、分子内での電荷の伝導による電圧降下などが問題になる。このため、π共役系の長さは、一元方向の−ＣＨ＝ＣＨ−のユニットで計算して２０以下であることが望ましい。これは、ベンゼン環の場合の１０個以下に相当する。
【００７７】
また、前述の各実施形態においては、配線２１又はコンタクト５２をタングステンにより形成し、配線２２又はコンタクト５３をモリブデンにより形成する例を示したが、これには限定されない。これらの配線及びコンタクトを形成する好適な導電性材料は、抵抗変化型分子鎖２３の一端部の分子構造によって異なる。
【００７８】
例えば、図２に示すように、抵抗変化型分子鎖２３の一端部がチオール基である場合は、配線２１及びコンタクト５２の材料、すなわち、抵抗変化型分子鎖２３を化学結合させたい部分の材料は、前述のタングステン（Ｗ）の他に、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）又は窒化チタン（ＴｉＮ）であることが望ましく、この中でも特に化学結合を形成しやすいタングステン（Ｗ）、金（Ａｕ）又は銀（Ａｇ）であることが望ましい。一方、配線２２及びコンタクト５３の材料、すなわち、抵抗変化型分子鎖２３を化学結合させたくない部分の材料は、前述のモリブデン（Ｍｏ）の他に、タンタル（Ｔａ）、窒化モリブデン（ＭｏＮ）又はシリコン（Ｓｉ）であることが望ましい。
【００７９】
また、例えば、抵抗変化型分子鎖２３の一端部がアルコール基又はカルボキシル基である場合は、抵抗変化型分子鎖２３を化学結合させたい部分の材料は、タングステン（Ｗ）、窒化タングステン（ＷＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）又は窒化チタン（ＴｉＮ）であることが望ましく、この中でも特に化学結合を形成しやすいタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化モリブデン（ＭｏＮ）又は窒化チタン（ＴｉＮ）であることが望ましい。一方、抵抗変化型分子鎖２３を化学結合させたくない部分の材料は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）又はシリコン（Ｓｉ）であることが望ましい。
【００８０】
更に、例えば、抵抗変化型分子鎖２３の一端部がシラノール基である場合は、抵抗変化型分子鎖２３を化学結合させたい部分の材料は、シリコン（Ｓｉ）又は金属酸化物であることが望ましい。一方、抵抗変化型分子鎖２３を化学結合させたくない部分の材料は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）又は窒化チタン（ＴｉＮ）であることが望ましい。
【００８１】
より一般的には、配線２１及び２２並びにコンタクト５２及び５３を形成する導電性材料には、金（Ａｕ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ゲルマニウム（Ｇｅ）、ロジウム（Ｒｈ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、鉄（Ｆｅ）、タンタル（Ｔａ）、レニウム（Ｒｅ）、ルテニウム（Ｒｕ）、アンチモン（Ｓｂ）、タングステン（Ｗ）、錫（Ｓｎ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、カルシウム（Ｃａ）、バナジウム（Ｖ）、鉛（Ｐｂ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、タリウム（Ｔｌ）、マグネシウム（Ｍｇ）及びスカンジウム（Ｓｃ）からなる群より選択された１種の金属又は２種以上の金属の組み合わせを用いることができる。また、配線又はコンタクトの材料が化合物である場合、化合物の組成は適宜選択することが可能である。更に、配線又はコンタクトの材料として、例えば、グラフェン又はカーボンナノチューブを適用することも可能である。但し、配線又はコンタクトの材料これらの材料には限定されない。
【００８２】
以上説明した実施形態によれば、配線間のリーク電流が小さい分子メモリ及びその製造方法を実現することができる。
【００８３】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００８４】
１、２、３、４、５：分子メモリ、１１、１２：配線層、１３：記憶層、２１：配線、２１ａ：本体部、２１ｂ：凸部、２１ｅ：稜線、２１ｓ：側面、２２：配線、２２ａ：本体部、２２ｂ：凸部、２２ｃ：凸部、２２ｅ：稜線、２２ｍ、２２ｎ：導電膜、２２ｓ：側面、２２ｗ：延長面、２３：抵抗変化型分子鎖、２４：記憶分子層、２５：層間絶縁膜、２５ａ、２５ｂ、２５ｃ：絶縁膜、２５ｄ：パッシベーション膜、２６：空隙、２６ｓ：側面、２７、２８：積層体、２９：犠牲膜、３１、３２：積層体、３５：層間絶縁膜、３５ａ、３５ｂ、３５ｃ：絶縁膜、３５ｄ：パッシベーション膜、３６：空隙、３６ｓ：側面、３８：側壁、３８ｍ：絶縁膜、３９：犠牲膜、４１：シリコン基板、４２：素子分離絶縁体、４３：ソース領域、４４：ドレイン領域、４５：チャネル領域、４６：ゲート絶縁膜、４７：ゲート電極、４８：側壁、４９：電界効果型トランジスタ、５０：層間絶縁膜、５１：コンタクト、５２：コンタクト、５２ｓ：側面、５３：コンタクト、５３ｓ：側面、５４：ワード線、５５：ビット線、５６：空隙、５６ｓ：側面、１０１：分子メモリ、Ｅ１、Ｅ２、Ｅ４、Ｅ１０１：電流経路
【図１】
0005779138.tif 000002
【図２】
0005779138.tif 000003
【図３】
0005779138.tif 000004
【図４】
0005779138.tif 000005
【図５】
0005779138.tif 000006
【図６】
0005779138.tif 000007
【図７】
0005779138.tif 000008
【図８】
0005779138.tif 000009
【図９】
0005779138.tif 000010
【図１０】
0005779138.tif 000011
【図１１】
0005779138.tif 000012
【図１２】
0005779138.tif 000013
【図１３】
0005779138.tif 000014
【図１４】
0005779138.tif 000015
【図１５】
0005779138.tif 000016
【図１６】
0005779138.tif 000017
【図１７】
0005779138.tif 000018
【図１８】
0005779138.tif 000019
【図１９】
0005779138.tif 000020
【図２０】
0005779138.tif 000021
【図２１】
0005779138.tif 000022
【図２２】
0005779138.tif 000023
【図２３】
0005779138.tif 000024
【図２４】
0005779138.tif 000025
【図２５】
0005779138.tif 000026
【図２６】
0005779138.tif 000027
【図２７】
0005779138.tif 000028
【図２８】
0005779138.tif 000029
【図２９】
0005779138.tif 000030
【図３０】
0005779138.tif 000031
【図３１】
0005779138.tif 000032
【図３２】
0005779138.tif 000033
【図３３】
0005779138.tif 000034
【図３４】
0005779138.tif 000035
【図３５】
0005779138.tif 000036
【図３６】
0005779138.tif 000037
【図３７】
0005779138.tif 000038
【図３８】
0005779138.tif 000039