(57)【特許請求の範囲】
【請求項１】
第１出力端及び第２出力端を有する交流電源の入力部と、
前記第１出力端及び前記第２出力端に、前記交流電源に対して並列に接続されたラインコンデンサと、
前記ラインコンデンサよりも前記交流電源に対して離れるように前記第１出力端及び前記第２出力端に接続され、前記交流電源の交流を整流して高圧側出力端子及び低圧側出力端子から負荷回路に出力する整流回路と、
前記高圧側出力端子と前記低圧側出力端子との間に接続され、前記整流回路から出力される電荷を充電するとともに、前記負荷回路に前記電荷を放電する平滑コンデンサと、
前記第１出力端又は前記第２出力端のいずれかにおいて前記整流回路に流れる交流の遮断が発生した場合に、前記遮断を検出し、前記高圧側出力端子の電荷又は前記平滑コンデンサの電荷に基づき供給される駆動電圧を利用して、前記第１出力端又は前記第２出力端のうち遮断を検出した出力端とは異なる出力端から、前記低圧側出力端子に、前記ラインコンデンサに残留する電荷を放電する残留電荷放電手段とを備える、電源回路。
【請求項２】
前記残留電荷放電手段は、
前記第１出力端及び前記第２出力端と前記低圧側ラインとの間に接続され、前記遮断を検出する検出手段と、
前記第１出力端及び前記第２出力端と前記低圧側ラインとの間に接続された放電手段と、
前記高圧側出力端子から前記放電手段に駆動電圧を供給する充電手段と、
前記検出手段による前記遮断の検出結果に応じて、前記充電手段による駆動電圧の供給を制御する放電制御手段とを備え、
前記放電手段は、前記充電手段から供給される駆動電圧に応じて、前記ラインコンデンサに残留する電荷を放電する、請求項１に記載の電源回路。
【請求項３】
前記検出手段は、
前記第１出力端と前記低圧側ラインとの間に接続され、前記低圧側ラインの電位に基づいて前記第１出力端側の前記遮断を検出する第１検出部と、
前記第２出力端と前記低圧側ラインとの間に接続され、前記低圧側ラインの電位に基づいて前記第２出力端側の前記遮断を検出する第２検出部とを備え、
前記放電制御手段は、
前記第１検出部に接続された制御端子を有し、前記検出手段による前記第１出力端における前記遮断の検出結果に応じてオン状態又はオフ状態になる第１スイッチ素子と、
前記第２検出部に接続された制御端子を有し、前記検出手段による前記第２出力端における前記遮断の検出結果に応じてオン状態又はオフ状態になる第２スイッチ素子とを備え、
前記第１スイッチ素子及び前記第２スイッチ素子がオン状態であるとき、前記充電手段から前記放電手段への前記駆動電圧の供給を停止させ、
前記第１スイッチ素子及び前記第２スイッチ素子のうちいずれか一方又は両方がオフ状態であるとき、前記充電手段から前記放電手段へ前記駆動電圧を供給させる、請求項２に記載の電源回路。
【請求項４】
前記放電手段は、前記第２出力端と前記低圧側ラインとの間に接続された第１放電部と、前記第１出力端と前記低圧側ラインとの間に接続された第２放電部とを備え、
前記第１スイッチ素子の出力端子の一端は、前記第１放電部の駆動電圧供給端に接続されており、
前記第２スイッチ素子の出力端子の一端は、前記第２放電部の駆動電圧供給端に接続されており、
前記第１放電部は、前記第１スイッチ素子の動作に応じて前記充電手段から前記第１放電部の駆動電圧供給端に前記駆動電圧が供給されたとき、前記第２出力端から前記ラインコンデンサに残留する電荷を放電し、
前記第２放電部は、前記第２スイッチ素子の動作に応じて前記充電手段から前記第２放電部の駆動電圧供給端に前記駆動電圧が供給されたとき、前記第１出力端から前記ラインコンデンサに残留する電荷を放電する、請求項３に記載の電源回路。
【請求項５】
前記放電手段は、前記第１出力端と前記第２出力端とに接続され、前記第１出力端からの経路と前記第２出力端からの経路とを接続した放電合成部と、前記放電合成部と前記低圧側ラインとの間に接続された第３放電部とを備え、
前記第３放電部は、前記第１スイッチ素子の動作又は前記第２スイッチ素子の動作に応じて前記充電手段から前記第３放電部の駆動電圧供給端に前記駆動電圧が供給されたとき、前記放電合成部を介して、前記第１出力端及び前記第２出力端のうち交流が遮断されていない出力端から前記ラインコンデンサに残留する電荷を放電する、請求項３に記載の電源回路。
【請求項６】
前記第１スイッチ素子の出力端子の一端と前記第２スイッチ素子の出力端子の一端とは互いに接続されており、その接続部が、前記第３放電部の駆動電圧供給端に接続されている、請求項５に記載の電源回路。
【請求項７】
前記第１スイッチ素子及び前記第２スイッチ素子は互いに直列に接続されており、前記第１スイッチ素子及び前記第２スイッチ素子のいずれか一方のスイッチ素子の出力素子の一端が、前記第３放電部の駆動電圧供給端に接続されている、請求項５に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源回路に関し、特に、交流電源の２つの出力端間に配されたラインフィルタに用いるフィルタコンデンサ（アクロス・ザ・ライン・コンデンサ）を備えた電源回路に関する。
【背景技術】
【０００２】
例えば商用交流電圧から直流電圧に変換するＡＣ−ＤＣコンバータなどの電子機器用の電源装置に設けられる電源回路において、交流（以下、ＡＣと称することがある。）電力の入力部には、様々なフィルタ回路（ラインフィルタ）が配設される。フィルタ回路は、配線を介したノイズの漏えいやノイズの進入を防止するために配設される。フィルタ回路としては、ＡＣ電源に接続されたＡＣラインのＬ極とＮ極との間に配設されるフィルタコンデンサ（アクロス・ザ・ライン・コンデンサ）を含むものがある。フィルタコンデンサは、ＡＣラインのノイズを抑制する効果がある。
【０００３】
ところで、フィルタコンデンサを設けた電源回路において、フィルタコンデンサよりも前段部（ＡＣ電源の出力端側に近い部分）でＡＣの入力経路が遮断されると、フィルタコンデンサの容量に応じた電荷が、フィルタコンデンサすなわちＡＣの両極間に残留する。例えば、電子機器などのユーザが、ＡＣプラグをプラグソケットから引き抜くことなどによりＡＣの入力経路を遮断すると、ＡＣプラグの両電極間に、残留電荷に伴う残留電圧が現れる。
【０００４】
ユーザの感電事故などを防止するためには、上記のような残留電荷を除去することが求められている。残留電荷に関しては、規格などで種々の基準値が定められている。例えば、ＩＥＣ６００６５−９．１．６では、ＡＣの遮断時から２秒後の残留電圧値について規制されている。また、ＩＥＣ６０９５０−２．１．１．７では、残留電圧減衰の時定数（１秒以下）について規制されている。
【０００５】
電源回路が基準値を満足し、規格などに適合するように、例えば以下のような手法を用いることで、ＡＣの両極間の残留電荷を除去し、残留電圧を減衰させることが行われている。すなわち、残留電荷を除去する手法としては、いわゆる放電抵抗方式や、ＩＣ方式や、回路方式などが採用される。
【０００６】
図９は、放電抵抗方式を採用した電源回路の一例を示す回路図である。
【０００７】
図９に、放電抵抗方式を採用した電源回路８０１を示す。ＡＣ電源Ｖａｃと、抵抗Ｒ８１と、コンデンサＣ８１，Ｃ８２と、コイルＬ８１とを備えたＡＣ−ＤＣコンバータである。フィルタコンデンサＣ８１の両端は、ＡＣ電源Ｖａｃの２つの出力端（Ｌ極、Ｎ極）のそれぞれに接続されている。抵抗Ｒ８１は、フィルタコンデンサＣ８１よりもＡＣ電源Ｖａｃの出力端側の部分に、フィルタコンデンサＣ８１と並列に配設されている。ＡＣの遮断時において、フィルタコンデンサＣ８１の電荷は、抵抗Ｒ８１に流れる。したがって、ＡＣの遮断時に、フィルタコンデンサＣ８１の電荷が除去される。放電抵抗方式には、安価で実現でき、かつ電源回路８０１の構成が簡素であるというメリットがある。
【０００８】
他方、ＩＣ方式は、残留電荷を放電させる放電回路を集積化して電源回路に配設したものである。ＩＣ方式では、放電回路を小型化できるので、電源回路やそれを搭載する装置を小型化することができる。
【０００９】
回路方式としては、下記の特許文献１〜３に記載されているようなものがある。
【００１０】
すなわち、下記特許文献１及び特許文献２には、ＡＣ入力時すなわち電源回路の動作時に、放電抵抗を介してＡＣラインのＬ極とＮ極との間に電流が流れることを防止する構成や制御に関する技術が開示されている。特許文献１及び特許文献２には、いずれも、ＡＣの入力経路遮断時における残留電荷の放電経路を、ＡＣラインの異極間（Ｌ極とＮ極との間）に配した回路構成が開示されている。
【００１１】
下記特許文献３には、ＡＣ入力経路遮断時に、整流後の低圧側の経路を、残留電荷を放電する経路とするように構成された直流電源装置が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００１−０９５２６１号公報
【特許文献２】特開２０１０−００４６１３号公報
【特許文献３】特開２００６−２０４０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、上記の放電抵抗方式及びＩＣ方式には、それぞれ問題点がある。
【００１４】
放電抵抗方式では、電源回路の動作効率（電力変換効率）が比較的低くなる。電源回路の動作時に、放電抵抗を介してＡＣラインのＬ極とＮ極との間に電力変換の目的に寄与しない電流が流れてしまうためである。
【００１５】
また、ＩＣ方式では、比較的高価なＩＣが用いられるので、電源回路やそれを搭載する装置の製造コストが高くなるという問題がある。
【００１６】
他方、上記の特許文献１から特許文献３のそれぞれに記載されている回路方式は、上記のような放電抵抗方式の課題を、ＩＣ方式と比較して安価な回路を用いて解決するものである。換言すると、回路方式により、動作効率が比較的高く、かつ、ＩＣ方式と比較して製造コストが低い電源回路を実現可能である。しかしながら、以下に示すような問題点がある。
【００１７】
すなわち、ＡＣラインの異極間に、特許文献１や特許文献２に記載されているような放電回路を配設しているものでは、例えば、サージ電流やサージ電圧に充分耐え得るように回路部品の耐サージ電流性能や耐サージ電圧性能を引き上げたり、別のサージ抑制部品を追加するなどの方法によって回路に対するサージ電流やサージ電圧を抑制したりする必要がある。そのため、電源回路の製造コストが高くなる場合がある。
【００１８】
また、特許文献２に記載されているような、ＡＣラインの片側にスイッチを配設するなどしてＡＣの入力経路を遮断できるようにした方式においては、放電回路が誤動作し、放電が開始されない可能性がある。すなわち、ＡＣの２つの入力経路のうち一方が遮断された場合に、ＡＣラインの電流が、遮断されていない他方のＡＣの入力経路からＡＣの遮断を検出する回路などに流入する可能性がある。ライン電流は、電源装置の１次回路と２次回路との間に配設されるラインバイパスコンデンサなどを経由して流入する可能性がある。
【００１９】
特許文献３に記載されているような電源回路では、整流回路であるブリッジダイオードの出力のうち高電圧側のラインにダイオードを設ける必要がある。ＡＣの遮断時において整流後の低圧側に、アクロス・ザ・ライン・コンデンサの残留電荷を放電する一方で、ブリッジダイオードの出力の高電圧側のラインと低電圧側のラインとの間の電解コンデンサについては放電の対象外とするためである。このとき設ける必要のあるダイオードとしては、高耐圧性能を有する高価なものを用いる必要があり、電源回路の製造コストが高くなる。
【００２０】
なお、特許文献３に記載されているような電源回路において、ダイオードを設けず、電解コンデンサの残留電荷も放電させることも考えられる。しかしながら、この場合には、放電手段である回路素子の電流容量を大きくする必要があるため、電源回路の製造コストが高くなる。
【００２１】
この発明はそのような問題点を解決するためになされたものであり、動作効率が高く、かつ、確実に残留電圧の放電を開始でき、製造コストが低い電源回路を提供することを目的としている。
【課題を解決するための手段】
【００２２】
上記目的を達成するためこの発明のある局面に従うと、電源回路は、第１出力端及び第２出力端を有する交流電源の入力部と、第１出力端及び第２出力端に、交流電源に対して並列に接続されたラインコンデンサと、ラインコンデンサよりも交流電源に対して離れるように第１出力端及び第２出力端に接続され、交流電源の交流を整流して高圧側出力端子及び低圧側出力端子から負荷回路に出力する整流回路と、高圧側出力端子と低圧側出力端子との間に接続され、整流回路から出力される電荷を充電するとともに、負荷回路に電荷を放電する平滑コンデンサと、第１出力端又は第２出力端のいずれかにおいて整流回路に流れる交流の遮断が発生した場合に、遮断を検出し、高圧側出力端子の電荷又は平滑コンデンサの電荷に基づき供給される駆動電圧を利用して、第１出力端又は第２出力端のうち遮断を検出した出力端とは異なる出力端から、低圧側出力端子に、ラインコンデンサに残留する電荷を放電する残留電荷放電手段とを備える。
【００２３】
好ましくは残留電荷放電手段は、第１出力端及び第２出力端と低圧側ラインとの間に接続され、遮断を検出する検出手段と、第１出力端及び第２出力端と低圧側ラインとの間に接続された放電手段と、高圧側出力端子から放電手段に駆動電圧を供給する充電手段と、検出手段による遮断の検出結果に応じて、充電手段による駆動電圧の供給を制御する放電制御手段とを備え、放電手段は、充電手段から供給される駆動電圧に応じて、ラインコンデンサに残留する電荷を放電する。
【００２４】
好ましくは検出手段は、第１出力端と低圧側ラインとの間に接続され、低圧側ラインの電位に基づいて第１出力端側の遮断を検出する第１検出部と、第２出力端と低圧側ラインとの間に接続され、低圧側ラインの電位に基づいて第２出力端側の遮断を検出する第２検出部とを備え、放電制御手段は、第１検出部に接続された制御端子を有し、検出手段による第１出力端における遮断の検出結果に応じてオン状態又はオフ状態になる第１スイッチ素子と、第２検出部に接続された制御端子を有し、検出手段による第２出力端における遮断の検出結果に応じてオン状態又はオフ状態になる第２スイッチ素子とを備え、第１スイッチ素子及び第２スイッチ素子がオン状態であるとき、充電手段から放電手段への駆動電圧の供給を停止させ、第１スイッチ素子及び第２スイッチ素子のうちいずれか一方又は両方がオフ状態であるとき、充電手段から放電手段へ駆動電圧を供給させる。
【００２５】
好ましくは放電手段は、第２出力端と低圧側ラインとの間に接続された第１放電部と、第１出力端と低圧側ラインとの間に接続された第２放電部とを備え、第１スイッチ素子の出力端子の一端は、第１放電部の駆動電圧供給端に接続されており、第２スイッチ素子の出力端子の一端は、第２放電部の駆動電圧供給端に接続されており、第１放電部は、第１スイッチ素子の動作に応じて充電手段から第１放電部の駆動電圧供給端に駆動電圧が供給されたとき、第２出力端からラインコンデンサに残留する電荷を放電し、第２放電部は、第２スイッチ素子の動作に応じて充電手段から第２放電部の駆動電圧供給端に駆動電圧が供給されたとき、第１出力端からラインコンデンサに残留する電荷を放電する。
【００２６】
好ましくは放電手段は、第１出力端と第２出力端とに接続され、第１出力端からの経路と第２出力端からの経路とを接続した放電合成部と、放電合成部と低圧側ラインとの間に接続された第３放電部とを備え、第３放電部は、第１スイッチ素子の動作又は第２スイッチ素子の動作に応じて充電手段から第３放電部の駆動電圧供給端に駆動電圧が供給されたとき、放電合成部を介して、第１出力端及び第２出力端のうち交流が遮断されていない出力端からラインコンデンサに残留する電荷を放電する。
【００２７】
好ましくは第１スイッチ素子の出力端子の一端と第２スイッチ素子の出力端子の一端とは互いに接続されており、その接続部が、第３放電部の駆動電圧供給端に接続されている。
【００２８】
好ましくは第１スイッチ素子及び第２スイッチ素子は互いに直列に接続されており、第１スイッチ素子及び第２スイッチ素子のいずれか一方のスイッチ素子の出力素子の一端が、第３放電部の駆動電圧供給端に接続されている。
【発明の効果】
【００２９】
これらの発明に従うと、第１出力端又は第２出力端のいずれかにおいて交流の遮断が発生したとき、残留電荷放電手段が、遮断を検出した出力端とは異なる出力端から低圧側出力端子に、ラインコンデンサに残留する電荷を放電する。したがって、動作効率が高く、かつ、製造コストが低い電源回路を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施の形態における電源回路の構成を示す回路図である。
【図２】電源回路の詳細な構成を示す回路図である。
【図３】電源回路においてＡＣが遮断された場合における電源回路の各部の動作を説明する図である。
【図４】図３の時刻Ｔ０付近を拡大して示す図である。
【図５】第２の実施の形態における電源回路の構成を示す回路図である。
【図６】第２の実施の形態における電源回路の詳細な構成を示す回路図である。
【図７】第３の実施の形態における電源回路の構成を示す回路図である。
【図８】第３の実施の形態における電源回路の詳細な構成を示す回路図である。
【図９】放電抵抗方式を採用した電源回路の一例を示す回路図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態における電源回路について説明する。
【００３２】
電源回路は、例えば、ＡＣ−ＤＣコンバータである。ＡＣ電源の２つの出力端間（２つのライン間）には、フィルタコンデンサ（アクロス・ザ・ライン・コンデンサ）が設けられている。フィルタコンデンサは、ラインフィルタとして用いられる。電源回路は、残留電荷放電部を有している。残留電荷放電部は、ＡＣの遮断時において、ＡＣの遮断を検出し、フィルタコンデンサに残留する電圧を放電する回路である。残留電荷放電部は、ＡＣの遮断時において、フィルタコンデンサに残留する電圧を速やかに低下させる。これにより、ユーザの感電防止効果などが得られる。
【００３３】
残留電荷放電部は、ＡＣの２つのラインのそれぞれと整流後の低圧側の配線との間に接続された抵抗を有している。残留電荷放電部は、この抵抗部分の電位に基づいてＡＣの遮断を検出できる。残留電荷放電部は、遮断が検出されたＡＣのラインとは反対側のラインから、整流後の低圧側の配線に向かて、フィルタコンデンサに蓄積されている電荷を放電する。残留電荷放電部は、電源回路の定常動作時において、電力損失が抑制されるように構成されている。
【００３４】
［第１の実施の形態］
【００３５】
図１は、本発明の第１の実施の形態における電源回路の構成を示す回路図である。
【００３６】
図１に示すように、電源回路１は、ＡＣ−ＤＣコンバータである。電源回路１は、入力端子（交流電源の入力部の一例）２０７と、フィルタコンデンサＣ１と、整流回路２０８と、平滑コンデンサＣ２と、残留電荷放電部２０１とを有している。電源回路１は、入力端子２０７部分で、ＡＣ電源Ｖａｃに接続されている。電源回路１は、負荷回路２０９に、整流回路２０８で整流した電力を供給する。
【００３７】
ＡＣ電源Ｖａｃは、商用の交流電源である。ＡＣ電源Ｖａｃは、例えばプラグソケットを介して利用可能に提供されている。ＡＣ電源Ｖａｃは、第１出力端Ｌ及び第２出力端Ｎの２つの出力端を有している。第１出力端Ｌは、ＡＣ電源ＶａｃのＬ極である。第２出力端Ｎは、ＡＣ電源ＶａｃのＮ極である。
【００３８】
入力端子２０７は、商用ＡＣ入力端子であり、例えば、プラグソケットに差し込み可能なプラグである。入力端子２０７は、ＡＣ電源Ｖａｃのプラグソケットに差し込まれた状態で、第１出力端Ｌ及び第２出力端Ｎに接続されている。これにより、電源回路１に、ＡＣ電源Ｖａｃから、ＡＣ電力が供給される。ＡＣは、第１出力端Ｌに接続されたＡＣライン２０７ａと第２出力端Ｎに接続されたＡＣライン２０７ｂとを経由して、整流回路２０８に入力される。
【００３９】
なお、入力端子２０７とＡＣ電源Ｖａｃとの組合せは、プラグ及びプラグソケットに限られるものではない。例えば、入力端子２０７は、電源スイッチであって、電源回路１は、ＡＣ電源Ｖａｃに常時接続されていてもよい。この場合、入力端子２０７で電源回路１へのＡＣ電力の供給がオン・オフされるようにしてもよい。
【００４０】
フィルタコンデンサ（ラインコンデンサの一例）Ｃ１は、アクロス・ザ・ライン・コンデンサである。フィルタコンデンサＣ１は、整流回路２０８の入力側に配設されている。フィルタコンデンサＣ１は、ＡＣ電源Ｖａｃと並列に接続されている。すなわち、フィルタコンデンサＣ１の一方の端部は第１出力端Ｌ（ＡＣライン２０７ａ）に接続されており、他方の端部は第２出力端Ｎ（ＡＣライン２０７ｂ）に接続されている。フィルタコンデンサＣ１は、ＡＣライン２０７ａ，２０７ｂのノイズを抑制する。
【００４１】
整流回路２０８は、ＡＣ電源Ｖａｃに対してフィルタコンデンサＣ１よりも後段すなわちＡＣ電源Ｖａｃから離れた位置に接続されている。整流回路２０８は、入力されたＡＣを整流して脈流電圧に変換し、出力する。例えば、ブリッジダイオードレスタイプのものである。フィルタコンデンサＣ１としては、フィルタコンデンサＣ１のノイズ抑制能力を高くするために、容量が大きいものが選ばれている。なお、整流回路２０８としては、ブリッジダイオードを用いたものであってもよい。
【００４２】
整流回路２０８の高圧側出力端子２０８Ｈは、高圧側ラインＶＤＣＨを介して負荷回路２０９に接続されている。整流回路２０８の低圧側出力端子２０８Ｌは、低圧側ラインＶＤＣＬを介して負荷回路２０９に接続されている。
【００４３】
平滑コンデンサＣ２は、整流回路２０８の出力側に配設されている。平滑コンデンサＣ２の一方の端部は高圧側出力端子２０８Ｈに接続されており、他方の端部は低圧側出力端子２０８Ｌに接続されている。平滑コンデンサＣ２は、整流回路２０８から出力される脈流電圧を定電圧に平滑化する。平滑コンデンサＣ２は、整流回路２０８から供給される電荷を充電し、負荷回路２０９に電荷を放電する。これにより、負荷回路２０９には、平滑された電圧が供給される。
【００４４】
残留電荷放電部２０１は、検出部（検出手段の一例）２０２と、放電制御部（放電制御手段の一例）２０３と、充電部２０４と、放電部（放電手段の一例）２０５とを有している。
【００４５】
検出部２０２は、第１出力端Ｌ及び第２出力端Ｎと低圧側ラインＶＤＣＬとの間に接続されている。検出部２０２は、ＡＣライン２０７ａ，２０７ｂの交流の遮断を検出する。充電部２０４は、高圧側出力端子２０８Ｈから放電部２０５に駆動電圧を供給する。放電制御部２０３は、検出部２０２による交流の遮断の検出結果に応じて、充電部２０４による駆動電圧の供給を制御する。放電部２０５は、第１出力端Ｌ及び第２出力端Ｎと低圧側ラインＶＤＣＬとの間に接続されている。放電部２０５は、充電部２０４から供給される駆動電圧に応じて、フィルタコンデンサＣ１に残留する電荷を放電する。
【００４６】
残留電荷放電部２０１は、第１出力端Ｌ及び第２出力端ＮすなわちＡＣライン２０７ａ，２０７ｂのうちいずれかにおいてＡＣの遮断が発生したとき、遮断が発生したことを検出する。残留電荷放電部２０１は、遮断を検出したＡＣライン２０７ａ，２０７ｂとは異なるＡＣライン２０７ｂ，２０７ａから、整流回路２０８の後段の低圧側ラインＶＤＣＬに、フィルタコンデンサＣ１の残留電荷を放電する。例えば、ＡＣライン２０７ａでＡＣの遮断が検知されたときは、残留電荷放電部２０１は、ＡＣライン２０７ｂから残留電荷の放電を行う。
【００４７】
図１において、ＡＣライン２０７ａでＡＣの遮断が発生したときの残留電荷放電部２０１の動作は実線矢印で示されており、ＡＣライン２０７ｂでＡＣの遮断が発生したときの残留電荷放電部２０１の動作は破線矢印で示されている。充電部２０４には、高圧側出力端子２０８Ｈからの電圧が供給されている（点線矢印）。
【００４８】
ＡＣライン２０７ａでＡＣの遮断が発生したとき、検出部２０２で遮断が検出されると、検出部２０２の検出結果に基づいて、放電制御部２０３から充電部２０４に信号が送られる。充電部２０４では、信号が送られたとき、高圧側出力端子２０８Ｈから供給される電圧を駆動電圧として放電部２０５に供給する。放電部２０５は、駆動電圧が供給されると、ＡＣライン２０７ｂから、低圧側ラインＶＤＣＬに、フィルタコンデンサＣ１の残留電荷を放電する。
【００４９】
他方、ＡＣライン２０７ｂでＡＣの遮断が発生したときの動作も上述と略同様である。すなわち、検出部２０２で遮断が検出されると、放電制御部２０３が充電部２０４に信号を送ることで、充電部２０４が駆動電圧を放電部２０５に供給する。放電部２０５は、駆動電圧が供給されると、ＡＣライン２０７ａから、低圧側ラインＶＤＣＬに、フィルタコンデンサＣ１の残留電荷を放電する。
【００５０】
［残留電荷放電部２０１の回路構成の説明］
【００５１】
図２は、電源回路１の詳細な構成を示す回路図である。
【００５２】
図２に示すように、検出部２０２は、４つの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を有している。抵抗Ｒ１，Ｒ２は、ＡＣライン２０７ａと低圧側ラインＶＤＣＬとの間に、互いに直列に接続されている。抵抗Ｒ１は、抵抗Ｒ２よりもＡＣライン２０７ａに近くなるように配置されている。抵抗Ｒ３，Ｒ４は、ＡＣライン２０７ａと低圧側ラインＶＤＣＬとの間に、互いに直列に接続されている。抵抗Ｒ３は、抵抗Ｒ４よりもＡＣライン２０７ａに近くなるように配置されている。
【００５３】
抵抗Ｒ１，Ｒ２は、第１検出部を構成し、低圧側ラインＶＤＣＬの電位に基づいて、ＡＣライン２０７ａ側のＡＣの遮断を検出する。抵抗Ｒ３，Ｒ４は、第２検出部を構成し、低圧側ラインＶＤＣＬの電位に基づいて、ＡＣライン２０７ｂ側のＡＣの遮断を検出する。すなわち、ＡＣがＡＣライン２０７ａ，２０７ｂに流れているときには、抵抗Ｒ２，Ｒ４よりもＡＣライン２０７ａ，２０７ｂ側の部位（抵抗Ｒ２と抵抗Ｒ１との接続点又は抵抗Ｒ４と抵抗Ｒ３との接続点）の電位は、ＡＣの電位に応じて変化する。しかしながら、ＡＣライン２０７ａ，２０７ｂのいずれか一方でＡＣが遮断されると、それに応じて、抵抗Ｒ２，Ｒ４よりもＡＣライン２０７ａ，２０７ｂ側の部位の電位はゼロになる。換言すると、第１検出部及び第２検出部のそれぞれは、遮断が発生しているか否かを示す検出信号を出力できる。したがって、検出部２０２は、遮断を検出できる。
【００５４】
なお、抵抗Ｒ１及び抵抗Ｒ３は、後述するようにスイッチ素子Ｑ１及びスイッチ素子Ｑ２の耐圧性能に応じて設けられている。スイッチ素子Ｑ１のゲート又はスイッチ素子Ｑ２のゲートが十分な耐圧性能を有する場合には、それぞれ、抵抗Ｒ１、抵抗Ｒ３は設けられなくてもよい。
【００５５】
放電制御部２０３は、２つのスイッチ素子Ｑ１，Ｑ２を有している。スイッチ素子Ｑ１，Ｑ２のそれぞれは、例えば、エンハンスメント型のＮチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。なお、スイッチ素子Ｑ１，Ｑ２は、ＭＯＳＦＥＴに限られず、その他の電界効果トランジスタやその他の形式のトランジスタなどであってもよい。
【００５６】
スイッチ素子Ｑ１の制御端子（ゲート）は、検出部２０２の抵抗Ｒ１と抵抗Ｒ２との間に接続されている。スイッチ素子Ｑ２の制御端子は、検出部２０２の抵抗Ｒ３と抵抗Ｒ４との間に接続されている。本実施の形態において、ＡＣライン２０７ａ，２０７ｂにＡＣが流れているとき、それに応じてスイッチ素子Ｑ１，Ｑ２のそれぞれの制御端子の電位が変化するため、スイッチ素子Ｑ１，Ｑ２は、共にオンとオフとを繰り返す状態となる。ＡＣライン２０７ａ，２０７ｂのいずれかのＡＣが遮断されると、遮断されたＡＣライン２０７ａ，２０７ｂに対応するスイッチ素子Ｑ１又はスイッチ素子Ｑ２の制御端子の電位がゼロになる。そのため、そのスイッチ素子Ｑ１又はスイッチ素子Ｑ２は、完全にオフの状態になる。すなわち、スイッチ素子Ｑ１は、ＡＣライン２０７ａにおける遮断の検出結果に応じて、オンとオフを繰り返す状態又は完全にオフの状態になる。また、スイッチ素子Ｑ２は、ＡＣライン２０７ｂにおける遮断の検出結果に応じて、オンとオフを繰り返す状態又は完全にオフの状態になる。換言すると、スイッチ素子Ｑ１は、第１検出部から出力される検出信号に応じてオン動作又はオフ動作を行う。また、スイッチ素子Ｑ２は、第２検出部から出力される検出信号に応じてオン動作又はオフ動作を行う。
【００５７】
放電部２０５は、２つの抵抗Ｒ９，Ｒ１０と、２つの放電スイッチ素子Ｑ３，Ｑ４とを有している。放電スイッチ素子Ｑ３，Ｑ４は、上述のスイッチ素子Ｑ１，Ｑ２と同様に、ＭＯＳＦＥＴであるが、これに限られるものではない。
【００５８】
抵抗Ｒ９は、ＡＣライン２０７ｂと低圧側ラインＶＤＣＬとの間に接続されている。抵抗Ｒ９よりも低圧側ラインＶＤＣＬに近い部位には、放電スイッチ素子Ｑ３が配置されている。抵抗Ｒ１０は、ＡＣライン２０７ｂと低圧側ラインＶＤＣＬとの間に接続されている。抵抗Ｒ１０よりも低圧側ラインＶＤＣＬに近い部位には、放電スイッチ素子Ｑ４が配置されている。抵抗Ｒ９と放電スイッチ素子Ｑ３とは、ＡＣライン２０７ｂからの放電経路となる第１放電部を構成し、ＡＣライン２０７ｂと低圧側ラインＶＤＣＬとの間を接続する。また、抵抗Ｒ１０と放電スイッチ素子Ｑ４とは、ＡＣライン２０７ａからの放電経路となる第２放電部を構成し、ＡＣライン２０７ａと低圧側ラインＶＤＣＬとの間を接続する。
【００５９】
放電スイッチ素子Ｑ３の制御端子（第１放電部の駆動電圧供給端の一例）には、充電部２０４を介して、スイッチ素子Ｑ１の出力端子（ソース・ドレイン）の一端が接続されている。放電スイッチ素子Ｑ４の制御端子（第２放電部の駆動電圧供給端の一例）には、充電部２０４を介して、スイッチ素子Ｑ２の出力端子の一端が接続されている。スイッチ素子Ｑ１，Ｑ２の出力端子のうち、放電部２０５に接続されていない側の端子は、低圧側ラインＶＤＣＬに接続されている。
【００６０】
充電部２０４は、抵抗Ｒ５〜Ｒ８と、抵抗Ｒ１１，Ｒ１２と、コンデンサＣ３，Ｃ４とを有している。
【００６１】
抵抗Ｒ１１の一端は、高圧側ラインＶＤＣＨを介して高圧側出力端子２０８Ｈに接続されている。抵抗Ｒ１１の端部のうち高圧側出力端子２０８Ｈに接続されている端部とは反対側の端部と、低圧側ラインＶＤＣＬとの間には、３つの経路が接続されている。すなわち、３つの経路は、抵抗Ｒ１１に近い順に抵抗Ｒ５，Ｒ６及びコンデンサＣ３が直列に接続された経路と、抵抗Ｒ１１に近い順に抵抗Ｒ７，Ｒ８及びコンデンサＣ４が直列に接続された経路と、抵抗Ｒ１２のみを有する経路と、である。これらの３つの経路は、並列に接続されている。
【００６２】
スイッチ素子Ｑ１の出力端子の一端と放電スイッチ素子Ｑ３の制御端子とは、充電部２０４において、抵抗Ｒ７と抵抗Ｒ８との間の部位に接続されている。また、スイッチ素子Ｑ２の出力端子の一端と放電スイッチ素子Ｑ４の制御端子とは、充電部２０４において、抵抗Ｒ５と抵抗Ｒ６との間の部位に接続されている。
【００６３】
［残留電荷放電部２０１の動作の説明］
【００６４】
充電部２０４は、スイッチ素子Ｑ１がオン状態であるかオフ状態であるか、及びスイッチ素子Ｑ２がオン状態であるかオフ状態であるかに応じて、放電スイッチ素子Ｑ３の制御端子又は放電スイッチ素子Ｑ４の制御端子に駆動電圧を供給する。換言すると、充電部２０４は、スイッチ素子Ｑ１，Ｑ２から、オン状態かオフ状態であるかに応じて所定の制御信号が送られることで、駆動電圧の供給を行う。駆動電圧は、高圧側ラインＶＤＣＨ側の電荷すなわち高圧側出力端子２０８Ｈの電荷又は平滑コンデンサＣ２の電荷に基づいて供給される。
【００６５】
スイッチ素子Ｑ１は、ＡＣライン２０７ａで遮断が発生したとき、充電部２０４から放電スイッチ素子Ｑ３の制御端子に駆動電圧を供給させる。すなわち、ＡＣライン２０７ａで遮断が発生していない状態では、スイッチ素子Ｑ１がオン状態である。このとき、放電スイッチ素子Ｑ３の制御端子は、スイッチ素子Ｑ１を介して低圧側ラインＶＤＣＬに接続される。ＡＣライン２０７ａで遮断が発生すると、スイッチ素子Ｑ１がオフ状態になる。このとき、放電スイッチ素子Ｑ３の制御端子は、低圧側ラインＶＤＣＬとは切り離され、抵抗Ｒ１１及び抵抗Ｒ７を介して、高圧側ラインＶＤＣＨからの駆動電圧が供給される。このように、スイッチ素子Ｑ１の状態が変わる（充電部２０４に所定の制御信号が送られる）ことにより、放電スイッチ素子Ｑ３の制御端子の電圧が変わる。
【００６６】
スイッチ素子Ｑ２は、ＡＣライン２０７ｂで遮断が発生したとき、充電部２０４から放電スイッチ素子Ｑ４の制御端子に駆動電圧を供給させる。すなわち、ＡＣライン２０７ｂで遮断が発生していない状態では、スイッチ素子Ｑ２がオン状態である。このとき、放電スイッチ素子Ｑ４の制御端子は、スイッチ素子Ｑ２を介して低圧側ラインＶＤＣＬに接続される。ＡＣライン２０７ｂで遮断が発生すると、スイッチ素子Ｑ２がオフ状態になる。このとき、放電スイッチ素子Ｑ４の制御端子は、低圧側ラインＶＤＣＬとは切り離され、抵抗Ｒ１１及び抵抗Ｒ５を介して、高圧側ラインＶＤＣＨからの駆動電圧が供給される。このように、スイッチ素子Ｑ２の状態が変わる（充電部２０４に所定の制御信号が送られる）ことにより、放電スイッチ素子Ｑ４の制御端子の電圧が変わる。
【００６７】
検出部２０２でＡＣライン２０７ａ，２０７ｂの両方のＡＣの入力があることを検出している場合、すなわち遮断が検出されていない場合には、スイッチ素子Ｑ１，Ｑ２は共にオン状態となる。上述のとおり、スイッチ素子Ｑ１及びスイッチ素子Ｑ２は、共にオン状態であるとき、充電部２０４から放電部２０５への駆動電圧の供給を停止させる。したがって、このとき放電スイッチ素子Ｑ３，Ｑ４は共にオフ状態であり、放電部２０５の２つの放電経路はいずれも開放状態のままに保持される。したがって、この場合、ＡＣライン２０７ａ，２０７ｂのそれぞれから低圧側ラインＶＤＣＬへの電荷の移動は行われない。
【００６８】
検出部２０２でＡＣライン２０７ａ，２０７ｂのいずれか一方又は両方のＡＣが遮断されたことが検出されると、スイッチ素子Ｑ１，Ｑ２のうち遮断されたＡＣライン２０７ａ，２０７ｂに対応するものがオフ状態になる。スイッチ素子Ｑ１，Ｑ２は、いずれか一方又は両方がオフ状態になると、上述のとおり、充電部２０４から放電部２０５へ駆動電圧を供給させる。
【００６９】
ここで、ＡＣライン２０７ａが遮断された場合、スイッチ素子Ｑ１がオフ状態になり、第１放電部を構成する放電スイッチ素子Ｑ３の制御端子に駆動電圧が供給され、放電スイッチ素子Ｑ３がオン状態になる。これにより、抵抗Ｒ９及び放電スイッチ素子Ｑ３を介して、遮断されたＡＣライン２０７ａとは異なるＡＣライン２０７ｂと低圧側ラインＶＤＣＬとが接続される。したがって、ＡＣライン２０７ｂからフィルタコンデンサＣ１に残留する電荷が放電される。
【００７０】
他方、ＡＣライン２０７ｂが遮断された場合、スイッチ素子Ｑ２がオフ状態になり、第２放電部を構成する放電スイッチ素子Ｑ４の制御端子に駆動電圧が供給され、放電スイッチ素子Ｑ４がオン状態になる。これにより、抵抗Ｒ１０及び放電スイッチ素子Ｑ４を介して、遮断されたＡＣライン２０７ｂとは異なるＡＣライン２０７ａと低圧側ラインＶＤＣＬとが接続される。したがって、ＡＣライン２０７ａからフィルタコンデンサＣ１に残留する電荷が放電される。
【００７１】
図３は、電源回路１においてＡＣが遮断された場合における電源回路１の各部の動作を説明する図である。
【００７２】
図４は、図３の時刻Ｔ０付近を拡大して示す図である。
【００７３】
以下、ＡＣライン２０７ｂ（第２出力端Ｎ）側でＡＣの遮断が検出された場合におけるスイッチ素子Ｑ１〜Ｑ４の動作を、図３及び図４を参照しながら説明する。
【００７４】
図３及び図４において、ＡＣが遮断した時刻を時刻Ｔ０とする。時刻Ｔ０は、例えばＩＥＣ６００６５−９．１．６やＩＥＣ６０９５０−２．１．１．７などにおける要求値の基準時刻となる。図３において、上段から順に、ＡＣ電源Ｖａｃの波形と、スイッチ素子Ｑ２の制御端子の波形（Ｑ２ゲート）と、放電スイッチ素子Ｑ４の制御端子の波形及び出力端子の波形（Ｑ４ゲート、Ｑ４ドレイン）と、スイッチ素子Ｑ１の制御端子の波形（Ｑ１ゲート）と、放電スイッチ素子Ｑ３の制御端子の波形及び出力端子の波形（Ｑ３ゲート、Ｑ３ドレイン）とが示されている。
【００７５】
時刻Ｔ０において、ＡＣライン２０７ｂ側のＡＣが遮断されると（Ｍｏｄｅ  １でＡＣが遮断されると）、ＡＣライン２０７ｂ側の検出電圧が０Ｖとなり、スイッチ素子Ｑ２がオン状態からオフ状態になる。
【００７６】
スイッチ素子Ｑ２がオフ状態になると、高圧側ラインＶＤＣＨから放電スイッチ素子Ｑ４の制御端子へのチャージが開始される。これにより、制御端子の電圧（ゲート電圧）が上昇する。
【００７７】
時刻Ｔ０から時間が経過し、時刻Ｔ１になると、放電スイッチ素子Ｑ４のゲート電圧がしきい値を超え、放電スイッチ素子Ｑ４がオフ状態からオン状態になる。放電スイッチ素子Ｑ４がオン状態になると、ＡＣライン２０７ａ側から、フィルタコンデンサＣ１の残留電荷が低圧側ラインＶＤＣＬへ放電される。
【００７８】
このとき、ＡＣライン２０７ａ側で放電されることで、スイッチ素子Ｑ１のゲート電圧が降下し、スイッチ素子Ｑ１がオフ状態になる（時刻Ｔ１後の時刻Ｔ２）。これにより、放電スイッチ素子Ｑ３のゲート電圧が上昇し、放電スイッチ素子Ｑ３がオン状態になる。ただし、このとき、放電スイッチ素子Ｑ３は、電荷の放電には寄与しない。
【００７９】
［第１の実施の形態における効果］
【００８０】
以上説明したように、第１の実施の形態では、残留電荷放電部２０１は、ＡＣが入力されているときすなわち電源回路１の定常動作時において、電力損失が抑制され、消費される電力が比較的小さくなるように構成されている。したがって、種々の要求値を満足し、かつ、高効率で動作可能な電源回路１を実現可能である。電源回路１において、雷サージなどのノーマルモードの外来ノイズに対する動作信頼性を確実に確保できる。
【００８１】
電源回路１は、平滑コンデンサＣ２を利用して、簡素な構成の残留電荷放電部２０１を駆動する。電源回路１は、比較的簡素な構成部品を少量だけ用いることで構成されているので、電源回路１の製造コストを比較的低くすることができる。
【００８２】
また、本実施の形態において、電源回路１は、ブリッジダイオードを配設しない整流方式にも対応可能である。近年、電源回路の効率を改善する手法として、ブリッジダイオードを配設しない整流方式が提案されている。このような整流方式が採用される場合、従来の問題点が顕著になる。すなわち、このような整流方式では、フィルタコンデンサＣ１として容量値が比較的大きなものが、ノイズ抑制能力を上げる目的で用いられることがある。この場合、フィルタコンデンサＣ１に蓄積される電荷が大きくなるので、残留電圧値や残留電圧減衰の時定数などを規定の値にするためには、残留電荷を放電するための放電抵抗の抵抗値を小さくせざるをえなくなる。そのため、ＡＣの入力時すなわち電源回路の定常動作時に、放電抵抗を介してＡＣライン間に流れる電流が大きくなり、電源回路の動作効率が下がってしまう。しかしながら、本実施の形態における電源回路１では、スイッチ素子を用いた残留電荷放電部２０１を用いることで、フィルタコンデンサＣ１の残留電荷が多くても、ＡＣの遮断時において速やかに残留電荷を放電できる。
【００８３】
［第２の実施の形態］
【００８４】
第２の実施の形態における電源回路の基本的な構成は、第１の実施の形態におけるそれと同じであるためここでの説明を繰り返さない。第２の実施の形態においては、充電部及び放電部の構成が第１の実施の形態と異なる。
【００８５】
図５は、第２の実施の形態における電源回路の構成を示す回路図である。
【００８６】
図５に示すように、電源回路１０１は、第１の実施の形態における残留電荷放電部２０１とは構成が異なる充電部２０４ａ及び放電部２０５ａを有する残留電荷放電部２０１ａを有している。第２の実施の形態において、放電部２０５ａでは、ＡＣライン２０７ａからの経路と、ＡＣライン２０７ｂからの経路とが、論理和により接続されている。放電部２０５ａでは、１つのスイッチ素子を用いて、ＡＣの遮断時においてフィルタコンデンサＣ１の残留電荷を放電するように構成されている。充電部２０４ａにおいては、スイッチ素子Ｑ１，Ｑ２からの制御信号が合成された上で、１つの経路を介して、放電部２０５ａのスイッチ素子の制御端子に駆動電圧が供給される。
【００８７】
図６は、第２の実施の形態における電源回路１０１の詳細な構成を示す回路図である。
【００８８】
図６に示すように、放電部２０５ａには、ＡＣライン２０７ｂに接続されている抵抗Ｒ９及びダイオードＤ３と、ＡＣライン２０７ａに接続されている抵抗Ｒ１０及びダイオードＤ４と、放電スイッチ素子Ｑ３（第３放電部の一例）とが設けられている。ダイオードＤ３は、抵抗Ｒ９に直列に接続されている。ダイオードＤ４は、抵抗Ｒ１０に直列に接続されている。ダイオードＤ３，Ｄ４は、低圧側ラインＶＤＣＬ側が順方向となるように配置されている。ダイオードＤ３，Ｄ４は、互いのカソード側の端子同士で接続点１１０において接続されている。すなわち、抵抗Ｒ９，Ｒ１０及びダイオードＤ３，Ｄ４で構成されるＡＣライン２０７ａ，２０７ｂからの２つの放電経路は、接続点（放電合成部の一例）１１０において接続されてまとめられている。
【００８９】
放電スイッチ素子Ｑ３は、接続点１１０と低圧側ラインＶＤＣＬとの間に接続されている。
【００９０】
充電部２０４ａは、第１の実施の構成の充電部２０４について、ダイオードＤ１，Ｄ２及び抵抗Ｒ１３をさらに加えて構成されている。すなわち、第２の実施の形態において、スイッチ素子Ｑ１の出力端子の一端とスイッチ素子Ｑ２の出力端子の一端とは、接続部１２０において、互いに接続されている。接続部１２０と抵抗Ｒ７との間には、接続部１２０側が順方向になるように、ダイオードＤ１が配置されている。また、接続部１２０と抵抗Ｒ５との間には、接続部１２０側が順方向となるように、ダイオードＤ２が配置されている。換言すると、抵抗Ｒ５と抵抗Ｒ６との接続点及び抵抗Ｒ７と抵抗Ｒ８との接続点のそれぞれに、ダイオードＤ１，Ｄ２のアノードが接続されている。ダイオードＤ１，Ｄ２のカソードは、接続部１２０で接続されている。接続部１２０は、抵抗Ｒ１３を介して、低圧側ラインＶＤＣＬに接続されている。また、接続部１２０は、スイッチ素子Ｑ１，Ｑ２の共通の出力端子の一端として、放電スイッチ素子Ｑ３の制御端子（駆動電圧供給端）に接続されている。
【００９１】
第２の実施の形態においては、スイッチ素子Ｑ１及びスイッチ素子Ｑ２の出力端子の出力が、接続部１２０において合成される。すなわち、スイッチ素子Ｑ１及びスイッチ素子Ｑ２のいずれか一方がオフ状態になると、放電スイッチ素子Ｑ３に駆動電圧が供給される。放電スイッチ素子Ｑ３は、スイッチ素子Ｑ１の動作又はスイッチ素子Ｑ２の動作に応じて充電部２０４ａから駆動電圧が供給されたとき、オン状態になる。放電スイッチ素子Ｑ３がオン状態になると、接続点１１０を介して、ＡＣライン２０７ａ及びＡＣライン２０７ｂのそれぞれと低圧側ラインＶＤＣＬとが接続される。これにより、ＡＣライン２０７ａ，２０７ｂのうちＡＣが遮断されていないラインから、フィルタコンデンサＣ１に残留する電荷が放電される。
【００９２】
［第２の実施の形態における効果］
【００９３】
以上説明したように、第２の実施の形態においても、第１の実施の形態と同様の効果が得られる。また、電源回路１０１において、放電部２０５ａには、第１の実施の形態の放電部２０５に含まれていた放電スイッチ素子Ｑ４は含まれていない。すなわち、第２の実施の形態においては、放電部２０５ａに１つの放電スイッチ素子Ｑ３を設ければよく、電源回路１０１の製造コストを低減することができる。
【００９４】
［第３の実施の形態］
【００９５】
第３の実施の形態における電源回路の基本的な構成は、第２の実施の形態におけるそれと同じであるためここでの説明を繰り返さない。第３の実施の形態においては、検出部、放電制御部及び充電部の構成が第２の実施の形態と異なる。
【００９６】
図７は、第３の実施の形態における電源回路の構成を示す回路図である。
【００９７】
図７に示すように、電源回路２０１は、第２の実施の形態における残留電荷放電部２０１ａとは構成が異なる検出部２０２ａ、放電制御部２０３ａ、及び充電部２０４ｂを有する残留電荷放電部２０１ｂを有している。第２の実施の形態において、充電部２０４ａにおいては、スイッチ素子Ｑ１及びスイッチ素子Ｑ２は互いに直列に接続されており、スイッチ素子Ｑ１及びスイッチ素子Ｑ２の出力が、１つの経路を介して、充電部２０４ａ及び放電スイッチ素子Ｑ３の制御端子に接続されている。
【００９８】
図８は、第３の実施の形態における電源回路２０１の詳細な構成を示す回路図である。
【００９９】
図８に示すように、検出部２０２ａには、抵抗Ｒ２に並行にコンデンサＣ５が設けられ、抵抗Ｒ４に並行にコンデンサＣ６が設けられている点が、第２の実施の形態の検出部２０２とは異なる。これらのコンデンサＣ５，６は、検出部２０２に時定数を与えている。ＡＣが入力されている、電源回路２０１の定常動作時には、スイッチ素子Ｑ１，Ｑ２は、オン状態を維持するように構成されている。
【０１００】
第３の実施の形態において、放電制御部２０３ａでは、低圧側ラインＶＤＣＬに近い順に、スイッチ素子Ｑ２とスイッチ素子Ｑ１とが、直列に接続されている。換言すると、スイッチ素子Ｑ１の出力端子の一端（ドレイン）は、放電スイッチ素子Ｑ３に接続されており、他端（ソース）は、スイッチ素子Ｑ２の出力端子の一端（ドレイン）に接続されている。スイッチ素子Ｑ２の出力端子のうちスイッチ素子Ｑ１に接続されていない側の端部（ソース）は、低圧側ラインＶＤＣＬに接続されている。これにより、放電制御部２０３ａは、検出部２０２ａによりＡＣライン２０７ａ，２０７ｂのＡＣが共に検出されているときには、合成検出信号を出力する。すなわち、スイッチ素子Ｑ１の出力端子の一端と低圧側ラインＶＤＣＬとが接続される。
【０１０１】
充電部２０４ｂは、第１の実施の形態の充電部２０４とは、抵抗Ｒ７，８及びコンデンサＣ４が含まれていない点で異なっている。すなわち、充電部２０４ａは、抵抗Ｒ１１と低圧側ラインＶＤＣＬとの間を結ぶ経路として、抵抗Ｒ１２を有する経路の他、抵抗Ｒ５，Ｒ６及びコンデンサＣ３を有する１系統の経路のみを有している。
【０１０２】
スイッチ素子Ｑ１の出力端子の一端は、抵抗Ｒ５と抵抗Ｒ６との間の点に接続され、放電スイッチ素子Ｑ３の制御端子に接続されている。
【０１０３】
第３の実施の形態では、ＡＣライン２０７ａ，２０７ｂにおいてＡＣが遮断されていないとき、スイッチ素子Ｑ１，Ｑ２が共にオン状態になるので、放電スイッチ素子Ｑ３はオフ状態に維持される。ＡＣライン２０７ａ，２０７ｂのいずれか一方で遮断が検出され、スイッチ素子Ｑ１，Ｑ２のいずれかがオフ状態になると、駆動電圧が放電スイッチ素子Ｑ３の制御端子に供給される。放電スイッチ素子Ｑ３のゲート電圧がしきい値を超えると、放電スイッチ素子Ｑ３がオフ状態からオン状態になり、フィルタコンデンサＣ１の残留電荷の放電が開始される。
【０１０４】
［第３の実施の形態における効果］
【０１０５】
以上説明したように、第３の実施の形態においても、第１の実施の形態と同様の効果が得られる。また、放電部２０５ａには、第１の実施の形態の放電部２０５に含まれていた放電スイッチ素子Ｑ４は含まれていないので、第２の実施の形態と同様に、電源回路２０１の製造コストを低減することができるという効果が得られる。
【０１０６】
さらに、電源回路２０１では、放電制御部２０３ａに含まれるスイッチ素子Ｑ１とスイッチ素子Ｑ２とが直列に接続されているので、充電部２０４ｂの抵抗Ｒ１２に並列な経路を１系統とすることができる。したがって、充電部２０４ｂには、第１の実施の形態の充電部２０４に含まれていた抵抗Ｒ７，Ｒ８及びコンデンサＣ４や、第２の実施の形態の充電部２０４ａに含まれていたダイオードＤ１，Ｄ２及び抵抗Ｒ１３は不要となる。したがって、電源回路２０１の製造コストをさらに低減することができる。
【０１０７】
なお、スイッチ素子Ｑ１とスイッチ素子Ｑ２とは、上述とは逆の順番で直列に接続されていてもよい。
【０１０８】
［その他］
【０１０９】
スイッチ素子Ｑ１，Ｑ２や放電スイッチ素子Ｑ３，Ｑ４などは、リレー装置などであってもよい。
【０１１０】
ＡＣライン２０７ａ，２０７ｂでＡＣが遮断されたときにスイッチ素子Ｑ１，Ｑ２がオン状態になるようにし、このとき放電スイッチ素子Ｑ３，Ｑ４の制御端子などに駆動電圧が供給されるようにしてもよい。
【０１１１】
低圧側ラインＶＤＣＬは、例えば接地電位に接続されていてもよい。この場合、低圧側ラインＶＤＣＬは、低圧側出力端子２０８Ｌを接地電位に接続する。
【０１１２】
電源回路は、ノイズを抑制するためのノイズ抑制回路として、ラインコンデンサに加えて他の回路素子（例えば、インダクタなど）を用いた回路を有していてもよい。すなわち、電源回路は、ノイズを抑制するためにラインコンデンサのみを設けたものに限られず、ラインコンデンサを含む種々のノイズ抑制部を有していればよい。
【０１１３】
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１４】
１，１０１，２０１  電源回路
１１０  接続点（放電合成部の一例）
１２０  接続部（第１スイッチ素子と第２スイッチ素子との接続部の一例））
２０１  残留電荷放電部（残留電荷放電手段の一例）
２０２，２０２ａ  検出部（検出手段の一例）
２０３，２０３ａ  放電制御部（放電制御手段の一例）
２０４，２０４ａ，２０４ｂ  充電部（充電手段の一例）
２０５，２０５ａ  放電部（放電出段の一例）
２０７  入力端子（交流電源の入力部の一例）
２０７ａ，２０７ｂ  ＡＣライン
２０８  整流回路
２０８Ｈ  高圧側出力端子
２０８Ｌ  低圧側出力端子
２０９  負荷回路
Ｃ１  フィルタコンデンサ（ラインコンデンサ）
Ｃ２  平滑コンデンサ
Ｌ  第１出力端
Ｎ  第２出力端
Ｑ１  スイッチ素子（第１スイッチ素子の一例）
Ｑ２  スイッチ素子（第２スイッチ素子の一例）
Ｑ３  放電スイッチ素子（第１放電部の一例、第３放電部の一例）
Ｑ４  放電スイッチ素子（第２放電部の一例）
Ｒ１，Ｒ２  抵抗（第１検出部の一例）
Ｒ３，Ｒ４  抵抗（第２検出部の一例）
Ｖａｃ  ＡＣ電源（交流電源）
ＶＤＣＨ  高圧側ライン
ＶＤＣＬ  低圧側ライン
【図１】
0005734689.tif 000002
【図２】
0005734689.tif 000003
【図３】
0005734689.tif 000004
【図４】
0005734689.tif 000005
【図５】
0005734689.tif 000006
【図６】
0005734689.tif 000007
【図７】
0005734689.tif 000008
【図８】
0005734689.tif 000009
【図９】
0005734689.tif 000010