(57)【特許請求の範囲】
【請求項１】
被第１積分電圧が入力されているときに前記被第１積分電圧と基準電圧との差分の電圧を積分する第１積分を行い、前記第１積分の実行後、被第２積分電圧が入力されているときに前記被第２積分電圧と基準電圧との差分の電圧を積分する第２積分を行い、少なくとも前記第２積分に応じた積分電圧を出力する積分器と、前記積分器から出力される積分電圧と前記基準電圧とを入力し、前記第２積分を開始してから前記積分電圧と前記基準電圧とが等しくなるまでの時間を計測してデジタル値で出力する出力部と、を備えた２重積分型ＡＤコンバータと、
可変抵抗と、
前記可変抵抗の可変後の抵抗値と前記可変抵抗を流れる電流の値の積に比例して前記被第１積分電圧を変化させるとともに、前記可変抵抗の総抵抗値と前記可変抵抗を流れる電流の積に比例して前記被第２積分電圧及び前記基準電圧を変化させる抵抗−電圧変換回路と、
を備え、
前記可変抵抗は、
両端の固定端子と、接地された調整端子とを備え、
前記抵抗−電圧変換回路は、
前記可変抵抗の両端の固定端子に電流を流すための二つの電流源と、
前記可変抵抗の両端の固定端子間に直列に接続された二つの抵抗と、
前記二つの抵抗同士の接続部に生じる電圧に比例する第１の電圧と第２の電圧とを生成する電圧生成部とを備え、
前記可変抵抗のうちの一方の固定端子の電圧を前記被第１積分電圧として出力し、
前記第１の電圧を前記被第２積分電圧として出力し、
前記第２の電圧を前記基準電圧として出力する、
ことを特徴とするＡＤ変換器。
【請求項２】
前記抵抗−電圧変換回路は一つの集積回路に集積されていることを特徴とする請求項１記載のＡＤ変換器。
【請求項３】
前記二つの電流源はカレントミラー回路で構成されていることを特徴とする請求項１または２記載のＡＤ変換器。
【請求項４】
請求項１から３のいずれか１項に記載のＡＤ変換器を用いたダイヤル式入力装置。
【請求項５】
被第１積分電圧が入力されているときに前記被第１積分電圧と基準電圧との差分の電圧を積分する第１積分を行い、前記第１積分の実行後、被第２積分電圧が入力されているときに前記被第２積分電圧と基準電圧との差分の電圧を積分する第２積分を行い、少なくとも前記第２積分に応じた積分電圧を出力する積分器と、前記積分器から出力される積分電圧と前記基準電圧とを入力し、前記第２積分を開始してから前記積分電圧と前記基準電圧とが等しくなるまでの時間を計測してデジタル値で出力する出力部と、を備えた２重積分型ＡＤコンバータに、可変抵抗の抵抗値に基づいて前記被第１積分電圧を生成して出力するとともに、前記被第２積分電圧及び前記基準電圧を生成して出力する抵抗−電圧変換回路であって、
前記可変抵抗の可変後の抵抗値と前記可変抵抗を流れる電流の値の積に比例して前記被第１積分電圧を変化させるとともに、前記可変抵抗の総抵抗値と前記可変抵抗を流れる電流の積に比例して前記被第２積分電圧及び前記基準電圧を変化させ、
前記可変抵抗は、
両端の固定端子と、接地された調整端子とを備え、
前記抵抗−電圧変換回路は、
前記可変抵抗の両端の固定端子に電流を流すための二つの電流源と、
前記可変抵抗の両端の固定端子間に直列に接続された二つの抵抗と、
前記二つの抵抗同士の接続部に生じる電圧に比例する第１の電圧と第２の電圧とを生成する電圧生成部とを備え、
前記可変抵抗のうちの一方の固定端子の電圧を前記被第１積分電圧として出力し、
前記第１の電圧を前記被第２積分電圧として出力し、
前記第２の電圧を前記基準電圧として出力する、
ことを特徴とする抵抗−電圧変換回路。
【請求項６】
前記抵抗−電圧変換回路は一つの集積回路に集積されていることを特徴とする請求項５記載の抵抗−電圧変換回路。
【請求項７】
前記二つの電流源はカレントミラー回路で構成されていることを特徴とする請求項５または６記載の抵抗−電圧変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２重積分型ＡＤコンバータを有するＡＤ変換器、ダイヤル式入力装置、及び抵抗−電圧変換回路に関する。
【背景技術】
【０００２】
図３は一般的な２重積分型ＡＤコンバータ１０の構成を示した図である。２重積分型ＡＤコンバータ１０は、スイッチ１１、積分器１２、コンパレータ１３及びＬＯＧＩＣブロック１４を備える。スイッチ１１は、ＬＯＧＩＣブロック１４からの指示にしたがい、入力される被第１積分電圧Ｖｉｎと被第２積分電圧−Ｖｒｅｆとのうちの一方を選択的に出力する。積分器１２は、オペアンプ１２ａと、抵抗１２ｂと、コンデンサ１２ｃとを有する。オペアンプ１２ａは、−端子に抵抗１２ｂを介してスイッチ１１からの出力が入力され、＋端子が接地されている。オペアンプ１２ａは、抵抗１２ｂの抵抗値Ｒとコンデンサ１２ｃの容量Ｃとで定まる時定数にしたがって、−端子に入力された電圧と＋端子に入力された電圧との差分を積分し、積分結果に応じた電圧を出力する。コンパレータ１３は、積分器１２の出力電圧が−端子に入力され、＋端子が接地され、積分器１２の出力電圧が接地電位と等しいときに信号を出力する。ＬＯＧＩＣブロック１４は、コンパレータ１３の出力とクロックを入力する。ＬＯＧＩＣブロック１４は、入力したクロックをカウントし、カウント値（以下、適宜「積分時間」という）に基づいてスイッチ１１を制御する。ＬＯＧＩＣブロック１４は、コンパレータ１３からの信号を受信したときに、そのときのカウント値（積分時間）をデジタル値で出力する。
【０００３】
図４を参照して２重積分型ＡＤコンバータ１０による積分動作を説明する。図４は２重積分型ＡＤコンバータ１０の積分器１２の出力の時間変化を示す図である。この２重積分型ＡＤコンバータ１０ではＡＤ変換動作を開始する際、まずＬＯＧＩＣブロック１４は、スイッチ１１を被第１積分電圧Ｖｉｎが入力されるように切替え、この切替と同時に積分時間のカウントを開始する。スイッチ１１が被第１積分電圧Ｖｉｎ側に切替えられると、積分器１２は、カウント値（積分時間）が第１カウント値Ｔ０（以下、適宜「第１積分時間Ｔ０」という）となるまでの間、第１の積分（以下、「第１積分」という）を行う。第１積分中、積分器１２の出力は図４に示すように一定の傾き−Ｖｉｎ／ＲＣで低下する。カウント値（積分時間）が第１カウント値Ｔ０（第１積分時間Ｔ０）となると、ＬＯＧＩＣブロック１４はスイッチ１１を被第２積分電圧−Ｖｒｅｆが入力されるように切替え、この切替と同時に新たに積分時間のカウントを開始する。また、この切替と同時に、積分器１２による第２の積分（以下、「第２積分」という）が開始する。被第２積分電圧−Ｖｒｅｆは被第１積分電圧Ｖｉｎとは極性が逆である。そのため、第２積分中、積分器１２の出力は一定の傾きＶｒｅｆ／ＲＣで上昇する。積分器１２の出力が０に戻ると、コンパレータ１３は、ＬＯＧＩＣブロック１４に対して積分器１２の出力が０に戻ったことを示す信号を出力する。ＬＯＧＩＣブロック１４は、この信号を受信したときに、そのときのカウント値Ｔ（以下、適宜「第２積分時間Ｔ」という）をＡＤコンバータ１０の出力としてデジタル値で出力する。被第２積分電圧−Ｖｒｅｆは一定であるため、第２積分時間Ｔは被第１積分電圧Ｖｉｎに比例した値になる。
【０００４】
上述の２重積分動作を数式で示すと数式１のようになる。数式１を解いて、第２積分時間Ｔについて整理すると、数式２のようになる。被第２積分電圧−Ｖｒｅｆ、カウント値Ｔ０は一定の値であるため、第２積分時間Ｔは被第１積分電圧Ｖｉｎに比例した値になる。また、数式２から第２積分時間Ｔは抵抗Ｒ、容量Ｃに依存しないことが分かる。
【０００５】
【数１】
0005696540.tif 000002
【０００６】
【数２】
0005696540.tif 000003
【０００７】
一般に２重積分型ＡＤコンバータは、被第１積分電圧Ｖｉｎの積分を行う第１積分と被第２積分電圧−Ｖｒｅｆの積分を行う第２積分との２回の積分動作を行うため変換速度が他タイプのＡＤコンバータに比べて遅いが、高い精度で変換できるという特徴があり、デジタルマルチメータやデジタル温度センサ等の用途で使用されている。
【０００８】
特許文献１には、２重積分型ＡＤコンバータの積分器及びコンパレータの基準電圧として被第２積分電圧を分圧して入力することが開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ダイヤル式チューニングラジオ等においては、受信周波数の切替えをダイヤルを操作することにより行う。ダイヤルは例えばポテンショメータにより構成される。ポテンショメータは例えば回転角度によって抵抗値が変化する可変抵抗で構成される。２重積分型ＡＤコンバータを用いてポテンショメータのダイヤルの回転量をデジタル出力に変換するためには、ポテンショメータの可変抵抗の可変後の抵抗値を電圧に変換して２重積分型ＡＤコンバータに入力する必要がある。
【００１０】
図５に示すように単純にポテンショメータ２１の可変抵抗２３に電流源２２から電流を流して被第１積分電圧Ｖｉｎを得る方法を検討した。しかし、この方法では、ポテンショメータ２１及び電流源２２の製造バラツキや温度等の使用環境によって可変抵抗２３の抵抗値Ｒｖや可変抵抗２３を流れる電流の電流値Ｉが変化すると、被第１積分電圧Ｖｉｎが変化してしまう。そのため、図４に破線で示すように、第１積分の傾き−Ｖｉｎ／ＲＣが変わって、第１積分時間Ｔ０経過時における第１積分の積分器１２の出力が変化する。一方、被第２積分電圧−Ｖｒｅｆはほぼ一定であり、第２積分における傾きＶｒｅｆ／ＲＣの値は変化しないので、第２積分における積分器１２の出力が０となるまでの時間、つまり第２積分時間がＴから例えば図４に示すようにＴ′に変化する。つまり、ポテンショメータ２１のダイヤルを同じだけ回転させた場合でも、製造バラツキや使用環境により第２積分時間が異なってくるという問題がある。
【００１１】
これを数式で示すと数式３のようになる。つまり、ポテンショメータ２１の可変抵抗２３の抵抗値をＲｖ、ポテンショメータ２１の回転量（回転させた割合）をｘ、電流源２２による電流をＩとすると、被第１積分電圧Ｖｉｎは数式３のようになる。数式３を数式１に代入すると数式４のようになる。つまり、数式３からもわかるように、ｘの値が一定であっても、ポテンショメータ２１の可変抵抗２３の抵抗値Ｒｖや電流源２２による電流Ｉが変化してしまうと第２積分時間Ｔ（デジタル出力）の値が変化してしまう。
【００１２】
【数３】
0005696540.tif 000004
【００１３】
【数４】
0005696540.tif 000005
【００１４】
本発明は、以上のような問題に鑑み、ポテンショメータの可変抵抗の抵抗値や電流源による電流が製造バラツキや使用環境等により変化した場合でも、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができるＡＤ変換器、ダイヤル式入力装置、及び抵抗−電圧変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の第１の態様として、ＡＤ変換器が提供される。ＡＤ変換器は、２重積分型ＡＤコンバータと、可変抵抗と、抵抗−電圧変換回路とを備える。２重積分型ＡＤコンバータは、被第１積分電圧が入力されているときに被第１積分電圧と基準電圧との差分の電圧を積分する第１積分を行い、第１積分の実行後、被第２積分電圧が入力されているときに被第２積分電圧と基準電圧との差分の電圧を積分する第２積分を行い、少なくとも第２積分に応じた積分電圧を出力する積分器と、積分器から出力される積分電圧と基準電圧とを入力し、第２積分を開始してから積分電圧と基準電圧とが等しくなるまでの時間を計測してデジタル値で出力する出力部と、を備える。抵抗−電圧変換回路は、可変抵抗の可変後の抵抗値と可変抵抗を流れる電流の値の積に比例して被第１積分電圧を変化させるとともに、可変抵抗の総抵抗値と可変抵抗を流れる電流の積に比例して被第２積分電圧及び基準電圧を変化させる
【００１６】
本発明の第２の態様として、第１の態様のＡＤ変換器を用いたダイヤル式入力装置が提供される。
【００１７】
本発明の第３の態様として、抵抗−電圧変換回路が提供される。抵抗−電圧変換回路は、被第１積分電圧が入力されているときに被第１積分電圧と基準電圧との差分の電圧を積分する第１積分を行い、第１積分の実行後、被第２積分電圧が入力されているときに被第２積分電圧と基準電圧との差分の電圧を積分する第２積分を行い、少なくとも第２積分に応じた積分電圧を出力する積分器と、積分器から出力される積分電圧と基準電圧とを入力し、第２積分を開始してから積分電圧と基準電圧とが等しくなるまでの時間を計測してデジタル値で出力する出力部と、を備えた２重積分型ＡＤコンバータに、可変抵抗の抵抗値に基づいて前記被第１積分電圧を生成して出力するとともに、被第２積分電圧及び基準電圧を生成して出力する。抵抗−電圧変換回路は、可変抵抗の可変後の抵抗値と可変抵抗を流れる電流の値の積に比例して被第１積分電圧を変化させるとともに、可変抵抗の総抵抗値と可変抵抗を流れる電流の積に比例して被第２積分電圧及び基準電圧を変化させる。
【発明の効果】
【００１８】
本発明によれば、可変抵抗の抵抗値や可変抵抗を流れる電流の値が製造バラツキや使用環境等の影響により変化したことにより、可変抵抗の可変後の抵抗値と可変抵抗を流れる電流の値の積である被第１積分電圧が変化した場合、被第１積分電圧とともに２重積分型ＡＤコンバータに入力される被第２積分電圧及び基準電圧についても、可変抵抗の総抵抗値と可変抵抗を流れる電流の積に比例して変化する。これにより、可変抵抗の抵抗値や可変抵抗を流れる電流の値が製造バラツキや使用環境等により変化した場合でも、第２積分を開始してから積分電圧と基準電圧とが等しくなるまでの時間に関するデジタル値の出力（以下、適宜「デジタル出力」という）に対する影響がキャンセルされる。よって、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態にかかるダイヤル式入力装置の構成
【図２】実施の形態にかかる２重積分型ＡＤコンバータの積分器出力の時間変化を示す図である。
【図３】一般的な２重積分型ＡＤコンバータの構成図である。
【図４】従来における２重積分型ＡＤコンバータの積分器出力の時間変化を示す図である。
【図５】一般的な２重積分型ＡＤコンバータの積分器の入力電圧である被第１積分電圧を可変抵抗に電流を流して得る場合の構成を示す図である。
【発明を実施するための形態】
【００２０】
本発明の実施の形態を説明する。
【００２１】
１．構成
図１は実施の形態に係るダイヤル式入力装置の構成図である。ダイヤル式入力装置は、ポテンショメータ４１、２重積分型ＡＤコンバータ１０及び抵抗−電圧変換回路３０を有するＡＤ変換器を有して構成される。２重積分型ＡＤコンバータ１０の構成は、図３で説明したものと同一であり、説明を省略する。なお、２重積分型ＡＤコンバータ１０の積分器１２及びコンパレータ１３の＋端子は接地されるのでなく、後述する基準電圧Ｖｃｏｍが入力される。
【００２２】
ポテンショメータ４１は３端子タイプの可変抵抗４２を利用して構成される。可変抵抗４２は両端の固定端子と中間の調整端子とを備える。ポテンショメータ４１としては、回転量を検出するロータリータイプのものが利用されている。ポテンショメータ４１の回転軸には操作用のダイヤルが取り付けられ、このダイヤルを回転させることにより可変抵抗４２の調整端子の位置を変更して、調整端子と両端の固定端子との間の抵抗値を変化させることができる。
【００２３】
抵抗−電圧変換回路３０は、ポテンショメータ４１の可変抵抗４２の可変後の抵抗値を電圧に変換する回路であり、２つの電流源３１、３２、オペアンプ３３、Ｐ型トランジスタ３４、及び抵抗３５、３６、３７、３８、３９を有する。抵抗３５、３６、３７、３８、３９の抵抗値は、それぞれＲｃ、Ｒｃ、Ｒｓ、Ｒｒ、Ｒｒに設定されている。本実施形態ではＲｓ＝２Ｒｒとしている。ＡＤコンバータ１０及び抵抗−電圧変換回路３０は、一つの集積回路に集積されているが、集積回路化しなくてもよい。
【００２４】
電流源３１の出力は可変抵抗４２の一方の固定端子に接続され、電流源３３の出力は可変抵抗４２の他方の固定端子に接続されている。２つの電流源３１、３２は、カレントミラー回路により構成され、同一の電流Ｉを発生する。
【００２５】
抵抗３５、３６は、ポテンショメータ４１の可変抵抗４２の両固定端子間に直列に接続されている。
【００２６】
Ｐ型トランジスタ３４は、ソースが電源に接続され、ゲートにオペアンプ３３の出力が入力される。
【００２７】
Ｐ型トランジスタ３４のドレインと、グランドとの間に、Ｐ型トランジスタ３４側から順に抵抗３７、３８、３９が直列に接続されている。
【００２８】
オペアンプ３３は、−端子が２個の抵抗３５、３６の接続部に接続され、＋端子が抵抗３７と抵抗３８の接続部に接続されている。
【００２９】
２．動作
以下、本実施形態のダイヤル式入力装置の動作を説明する。
抵抗−電圧変換回路３０は、可変抵抗４２の一端子と電流源３２の出力との接続部の電圧を２重積分型ＡＤコンバータ１０の被第１積分電圧Ｖｉｎとして出力し、Ｐ型トランジスタ３４のドレインと抵抗３７との接続部の電圧を２重積分型ＡＤコンバータ１０の被第２積分電圧Ｖｒｅｆとして出力し、抵抗３７と抵抗３８との接続部の基準電圧Ｖｃｏｍを２重積分型ＡＤコンバータ１０の積分器１２のオペアンプ１２ａの＋端子及びコンパレータ１３の＋端子に出力する。これらの電圧がどのような電圧になるかについては、後述する。
【００３０】
２重積分型ＡＤコンバータ１０は、抵抗−電圧変換回路３０から被第１積分電圧Ｖｉｎ、被第２積分電圧Ｖｒｅｆ、及び基準電圧Ｖｃｏｍを受けると、以下のように動作する。すなわち、２重積分型ＡＤコンバータ１０の積分器１２は、抵抗−電圧変換回路３０から被第１積分電圧Ｖｉｎが入力されているときに被第１積分電圧Ｖｉｎと基準電圧Ｖｃｏｍとの差分の電圧を積分する第１積分を行い、第１積分の実行後、被第２積分電圧Ｖｒｅｆが入力されているときに被第２積分電圧Ｖｒｅｆと基準電圧Ｖｃｏｍとの差分の電圧を積分する第２積分を行い、積分値に応じた積分電圧を出力する。コンパレータ１３は、積分器１２から出力される積分電圧と基準電圧Ｖｃｏｍとを入力してこれらを比較し、これらが等しくなると、等しくなったことを示す信号をＬＯＧＩＣブロック１４に出力する。ＬＯＧＩＣブロック１４は、等しくなったことを示す信号を受信したときに、そのときのカウント値Ｔ（第２積分時間Ｔ）をＡＤコンバータ１０の出力としてデジタル値で出力する。
【００３１】
このダイヤル式入力装置における各部の電圧等について数式を用いて説明する。まず、ポテンショメータ４１のダイヤルの回転量をｘとすると、被第１積分電圧Ｖｉｎは前記数式３であらわされる。また、オペアンプ３３の−端子に入力される電圧Ｖ−は数式５であらわされる。
【００３２】
【数５】
0005696540.tif 000006
【００３３】
本実施形態では、抵抗３５、３６の抵抗値Ｒｃはポテンショメータ４１の可変抵抗４２の抵抗値Ｒｖよりも十分大きく設定されている。そのため、抵抗３５、３６の接続部の電圧、すなわちオペアンプ３３の−端子に入力される電圧Ｖ−は数式６で近似できる。また、本実施形態の抵抗−電圧変換回路３０では、オペアンプ３３の−端子と＋端子とがバーチャルショートするように構成されている。そのため、オペアンプ３３の＋端子に入力される電圧Ｖ＋は数式７に示すように−端子の電圧Ｖ−と等しくなる。
【００３４】
【数６】
0005696540.tif 000007
【００３５】
【数７】
0005696540.tif 000008
【００３６】
また、積分器１２のオペアンプ１２ａの＋端子、−端子、及びコンパレータ１３の＋端子の入力インピーダンスは高くなっている。そのため、基準電圧Ｖｃｏｍは数式８、被第２積分電圧Ｖｒｅｆは数式９のようになる。
【００３７】
【数８】
0005696540.tif 000009
【００３８】
【数９】
0005696540.tif 000010
【００３９】
ここで、従来の図３や図５の回路では積分器１２の＋端子及びコンパレータ１３の＋端子はそれぞれ接地されているが、本実施形態の図１の回路ではコンパレータ１３の＋端子には基準電圧Ｖｃｏｍが入力されている。そのため、被第１積分電圧は(Ｖｃｏｍ−Ｖｉｎ)、被第２積分電圧は(Ｖｒｅｆ−Ｖｃｏｍ)となる。数式２のＶｉｎをＶｃｏｍ−Ｖｉｎで、ＶｒｅｆをＶｒｅｆ−Ｖｃｏｍで置き換えることにより、本実施形態では、第２積分時間Ｔは数式１０のようになる。
【００４０】
【数１０】
0005696540.tif 000011
【００４１】
数式１０に数式３、８、９を代入して整理すると数式１１のようになる。数式１１から明らかなように、第２積分時間Ｔはポテンショメータ４１の可変抵抗４２の抵抗値Ｒｖ及び電流源３１、３２の電流値Ｉには依存せず、ポテンショメータ４１の回転の割合ｘにのみ依存することになる。つまり、可変抵抗４２の抵抗値Ｒｖや可変抵抗４２を流れる電流の値Ｉが製造バラツキや使用環境により変化したとしても、第２積分時間Ｔ（デジタル出力）に対する影響がキャンセルされる。よって、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができる。
【００４２】
【数１１】
0005696540.tif 000012
【００４３】
なお、被第１積分電圧Ｖｉｎは、可変抵抗４２の可変後の抵抗値と可変抵抗４２を流れる電流の値Ｉの積に比例して変化するので、Ｖｉｎ＝α・ｘ・Ｒｖ・Ｉとあらわすことができる。αは定数である。一方、被第２積分電圧Ｖｒｅｆ及び基準電圧Ｖｃｏｍは可変抵抗４２の総抵抗値（両端間の抵抗値）と可変抵抗４２を流れる電流の値Ｉの積に比例して変化するので、Ｖｒｅｆ＝β・Ｒｖ・Ｉ、及びＶｃｏｍ＝γ・Ｒｖ・Ｉとあらわすことができる。β、γは定数である。これらの式を上記数式１０に代入して整理すると、数式１２となる。
【００４４】
【数１２】
0005696540.tif 000013
【００４５】
この数式からもわかるように、第２積分時間Ｔは可変抵抗４２の抵抗値Ｒｖや可変抵抗４２を流れる電流の値Ｉに依存せず、定数α、β、γ、可変抵抗４２の回転量ｘ、及び第１積分時間Ｔ０にのみ依存することとなる。ここで、定数α、β、γ、及び第１積分時間Ｔ０は一定であるから、第２積分時間Ｔは回転量ｘにのみ基づいて変化する。つまり、可変抵抗４２の抵抗値Ｒｖや可変抵抗４２を流れる電流の値Ｉが製造バラツキや使用環境により変化したとしても、第２積分時間Ｔに関するデジタル出力に対する影響がキャンセルされる。よって、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができる。
【００４６】
なお、本実施の形態は、数式１２においてα＝１、β＝２、γ＝１の場合に該当し、これらの値を数式１２に代入すると、上記数式１１を得ることができる。
【００４７】
図２は、積分器１２の出力の変化を示す図である。積分器１２の出力は、第１積分中（第１積分時間時間Ｔ０が経過するまでの間）一定の傾き（Ｖｃｏｍ−Ｖｉｎ）／ＲＣで上昇し、第１積分時間Ｔ０が経過して第２積分が開始すると、一定の傾き−（Ｖｒｅｆ−Ｖｃｏｍ）／ＲＣで低下する。ここで、仮に可変抵抗４２及び電流源３１、３２の製造バラツキや使用環境により第１積分の傾きが実線から破線のように変わったとしても、第２積分の傾きも実線から破線のように変化して同じ第２積分時間Ｔになる。したがって、一定のデジタル出力を得ることができる。つまり、ポテンショメータ４１のダイヤルを同じ角度だけ回転させた場合、製造バラツキや使用環境によらず、回転量ｘにのみ基づいた一定の第２積分時間Ｔ（デジタル出力）を得ることができる。
【００４８】
３．まとめ
以上説明したように、本実施形態のダイヤル式入力装置（ＡＤコンバータ）では、被第１積分電圧Ｖｉｎを可変抵抗４２の可変後の抵抗値と可変抵抗４２を流れる電流Ｉの値の積に比例して変化させ、被第２積分電圧Ｖｒｅｆ及び基準電圧Ｖｃｏｍを可変抵抗４２の総抵抗値Ｒｖ（両端間の抵抗値）と可変抵抗４２を流れる電流Ｉの積に比例して変化させる。これにより、第２積分時間Ｔは回転量ｘにのみ基づいて変化する。つまり、可変抵抗４２の抵抗値Ｒｖや可変抵抗４２を流れる電流の値Ｉが製造バラツキや使用環境により変化したとしても、第２積分時間Ｔに関するデジタル出力に対する影響がキャンセルされる。よって、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができる。
【００４９】
また、抵抗−電圧変換回路３０及び２重積分型ＡＤコンバータ１０は一つの集積回路に集積されているので、外付け部品は可変抵抗のみでよい。そのため、コストを削減することができる。
【００５０】
また、２つの電流源３１、３２はカレントミラー回路で構成されているので、単純な回路で同一の電流を流す２つの電流源を構成できる。
【００５１】
また、本実施形態のダイヤル式入力装置は、上記のような抵抗−電圧変換回路３０を備えているので、ダイヤルの目盛りに対応する高精度のデジタル出力を得ることができる。
【００５２】
本実施形態では、ポテンショメータとして回転量を検出するロータリータイプのポテンショメータを利用した場合について説明したが、本発明は、直線的な移動量を検出するリニアタイプのポテンショメータを利用した場合にも適用できる。
【００５３】
また、本実施の形態では、数式１２においてα＝１、β＝２、γ＝１の場合について説明したが、これは一例であり、α、β、γは他の値であってもよい。
【産業上の利用可能性】
【００５４】
本発明にかかるＡＤ変換器、ダイヤル式入力装置、及び抵抗−電圧変換回路によれば、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができる。本発明にかかるＡＤ変換器は、２重積分型ＡＤコンバータを利用したＡＤ変換器において広く利用することができる。
【符号の説明】
【００５５】
１０      ２重積分型ＡＤコンバータ
１１      スイッチ
１２      積分器
１３      コンパレータ
１４      ＬＯＧＩＣブロック
３０      抵抗−電圧変換回路
３１      電流源
３２      電流源
３３      オペアンプ
３４      Ｐ型トランジスタ
３５      抵抗
３６      抵抗
３７      抵抗
３８      抵抗
３９      抵抗
４１      ポテンショメータ
４２      可変抵抗
【先行技術文献】
【特許文献】
【００５６】
【特許文献１】特開平０５−０８３１３５号公報
【図１】
0005696540.tif 000014
【図２】
0005696540.tif 000015
【図３】
0005696540.tif 000016
【図４】
0005696540.tif 000017
【図５】
0005696540.tif 000018