(57)【特許請求の範囲】
【請求項１】
ジョセフソン接合アレーと該アレーの両側に配置された外部導体からなるジョセフソン接合アレー構造体であって、
前記ジョセフソン接合アレーは、下部電極と中間層と上部電極とから構成されるジョセフソン接合を、複数個直列に接続したジョセフソン接合アレーであり、
２つの隣り合うジョセフソン接合が１つの下部電極を共有して接続され、下部電極を共有していない２つの隣り合うジョセフソン接合が上部電極を共有することにより、直列に接続されており、
前記下部電極は、ジョセフソン接合から外部導体へ延びる幅広部と、隣り合うジョセフソン接合を接続する位置における幅狭部とを備えることを特徴とするジョセフソン接合アレー構造体。
【請求項２】
前記下部電極は、前記幅広部と前記幅狭部とからなるＨ型状であることを特徴とする請求項１記載のジョセフソン接合アレー構造体。
【請求項３】
前記ジョセフソン接合アレー構造体は、準平面型導波路型であり、所望の特性インピーダンスとなる寸法を前記幅狭部が有していることを特徴とする請求項１又は２記載のジョセフソン接合アレー構造体。
【請求項４】
請求項１乃至３のいずれか１項に記載のジョセフソン接合アレー構造体を用いたことを特徴とするデジタルアナログ変換器。
【請求項５】
請求項１乃至３のいずれか１項に記載のジョセフソン接合アレー構造体を用いてデジタルアナログ変換器を構成したことを特徴とする超伝導電圧標準回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大きな出力電圧と実用的な動作マージンを得るために、高い線路インピーダンスをもつジョセフソン接合アレー構造体、該構造体を用いた電圧標準用超伝導デジタルアナログ変換回路およびその超伝導電圧標準回路に関する。
【背景技術】
【０００２】
従来、重さや長さのような物差しの基準は、原器といった実在のもので定義され、温度や湿度などが厳重に管理された環境で大切に保管されてきたが、近年は、量子化された物理量で定義されているため、温度や湿度などの環境に依存せず世界中の何処でも誰にでも同じ精度内の値が得られる。現在、直流電圧の国家標準は、ジョセフソン効果を用いて量子化された素電荷の値とプランク定数などから計算される精度の高い１０Ｖが用いられている。一方、交流の標準については、交流を熱電変換素子で一旦直流の実効値に変換した交直変換標準が用いられている。つまり、交流については量子化された物理量で直接定義されておらず、直流電圧標準のようにジョセフソン効果によって直接量子化された物理量で定義された交流電圧を発生させることが期待されている。
【０００３】
現在、交流ジョセフソン効果という物理法則に基づく、ジョセフソン電圧標準装置が知られている。その出力電圧は、ジョセフソン接合の数と接合に与えたマイクロ波の周波数に比例する。図４に、ジョセフソン接合に周波数ｆのマイクロ波を与え、電流を流したときの電流電圧特性を示す。図４において、縦軸は電流（Ｉ）軸で、横軸は電圧（Ｖ）軸である。図４に示すように、ジョセフソン接合にマイクロ波を与えると、電圧Ｖ＝ｎＮｆ／ＫJ（ＫJ＝４８３５９７．９ＧＨz／Ｖ；ジョセフソン定数、ｎは任意の整数、Ｎは接合の数）に定電圧ステップが得られる。このステップ電圧はシャピロステップとよばれる。ここで流す電流をバイアス電流と呼び、図４のように、バイアス電流２の値を制御することで、ジョセフソン接合の両端にはマイクロ波の周波数ｆによってのみ決まる高精度の定電圧ステップ１が発生する。接合１個あたりのステップ電圧は比較的小さいが、複数の接合をＮ個直列にすることで必要な電圧出力を得ることができる。周波数は、時間とともに、現時点で最も高い精度が得られる物理量の１つであり、ジョセフソン電圧標準装置は、周波数を電圧に変換する装置と解釈することができる。一方、与えたマイクロ波の周波数ｆを変化させると出力電圧も変化するという原理を応用して、ジョセフソン接合に周波数の変化するパルスを与えると、パルス密度に応じて出力電圧が変化するため、ジョセフソン効果により量子化された交流出力電圧が得られる。
【０００４】
図５は、米国標準技術研究所により提案されたパルス駆動型デジタルアナログ変換器の概念図であり、電圧標準用ジョセフソン接合アレーの等価回路図である。パルス入力端子３とマイクロ波終端抵抗５との間にＮ個のジョセフソン接合４が直列に接続されている。このジョセフソン接合アレーにΔ―Σ方式のデジタルコードに対応したパルス電流７を与えることによりＤ／Ａ変換をおこない、アレーの両端にローパスフィルタ６を介して任意交流電圧８を発生させることができる。
【０００５】
既に、本発明者らは、電圧標準用デジタルアナログ変換器に用いるジョセフソン接合アレー構造体について研究開発を行って、メアンダライン型ジョセフソン接合アレー（特許文献１参照）、及び下部電極上の両側にマイクロ波用配線を設けた準平面型導波路型ジョセフソン接合アレー構造体（特許文献３参照）を提案した。
【０００６】
また、先行文献を調査したところ、電波受信器において幅広部と幅狭部からなる導体が記載されている文献がある（特許文献２参照）。しかしながら、本発明の前提とするジョセフソン接合アレーに関する技術ではない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１２８４６０号公報
【特許文献２】特開２００４−１４０６６１号公報
【特許文献３】特開２００６−３４４７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
パルス駆動型デジタルアナログ変換器の出力電圧を、測定器などの較正に用いるには本来１Ｖ〜１０Ｖを必要とするが、これに対して、現時点の最高で米国標準技術研究所の場合は約０.３Ｖであり、小さいという問題がある。出力電圧は、パルス周波数ｆと接合数Ｎに比例する。しかし、パルス周波数ｆはパルスジェネレータの性能で制限されるので、現時点で容易に入手可能な上限値は約４０ＧＨｚ程度である。周波数が高くなるほどコストが高くなるので、出力電圧を大きくすることは現実的ではない。またジョセフソン接合の数は１０,０００接合や１５,０００接合が試作されているものの実際に実用的な信号対ノイズ比Ｓ／Ｎの出力信号が得られたのは５０００接合が最高である。これは、ジョセフソン接合の接合抵抗Ｒｎにより、パルスの振幅が接合数Ｎの指数関数ｅｘｐ（−Ｎ・Ｒｎ／２Ｚｃ）：（Ｚｃは線路の特性インピーダンス）で減少するので、接合アレーの終端部ではパルスの振幅が非常に小さくなってしまうためである。
【０００９】
量子交流標準用デジタルアナログ変換器の出力電圧を大きくするために、アレーのジョセフソン接合の数を増やすと、パルス振幅の減衰により動作マージンが小さくなってしまうため、出力電圧を大きくするためには複数のチップを用いるか、複数本のアレーを用いて電圧を足し合わせる方法があった。しかし、いずれもチップあるいはアレーごとに高価なパルスジェネレータがそれぞれ複数台必要であるためコストがかかるという問題があった。
【００１０】
図６は従来のジョセフソン接合アレー構造体の概念図であり、図６（Ａ）は上から見た平面図、図６（Ｂ）は図６（Ａ）のＡ−Ａ’における断面図である。下部電極１１の上にジョセフソン接合１０が２個配置され、上部電極９で隣のジョセフソン接合とそれぞれ接続されて、ジョセフソン接合アレーを構成し、さらにジョセフソン接合アレーと外部導体１２で準平面型導波路を構成する。同様の構造が特許文献３にも、従来例（図６）として図示されている。
【００１１】
線路インピーダンスＺ0は、主に線路の幅で決まるインダクタンスＬと、線路と外部導体の距離で主に決まるキャパシタンスＣを用いて、Ｚ0＝√（Ｌ／Ｃ）であらわされる。マイクロ波の伝送線路の特性インピーダンスとしては５０オームがよく用いられる。図７に、図６の従来のジョセフソン接合アレー構造体の下部電極と外部導体の一部を示す。図７に示すように、下部電極１１の幅ｗでインダクタンスＬが決まり、下部電極１１と外部導体１２の距離ｇでキャパシタンスＣが決まる。例えば、下部電極１１の幅ｗが１６ミクロンで、外部導体の間隔ｄが６３ミクロンのとき、線路インピーダンスＺ０が５０オームとなる。
【００１２】
ジョセフソン接合アレーの接合数Ｎにおけるマイクロ波電力Ｐは、接合抵抗Ｒｎ、線路の特性インピーダンスをＺｃとすると、ｅｘｐ（−Ｎ・Ｒｎ／Ｚｃ）で減少する。このため、特性インピーダンスＺｃを５０Ωとするよりも１００Ωにした方が減衰が少なく多くの接合にマイクロ波電力を供給することができる。１００Ωという大きな線路インピーダンスを得るためには、線路と外部導体の距離を大きくしてキャパシタンスを小さくするか、線路幅を小さくしてインダクタンスを大きくする必要がある。ところが、前者のキャパシタンスを小さくしてインピーダンスを２倍にするためには、線路と外部導体の距離を４倍にする必要があり、集積度が著しく低下する問題がある。一方、線路幅を小さくすると接合抵抗で発生した熱を効率よく基板に逃がすことができなくなり、ジョセフソン接合の局所的な温度上昇により動作マージンが著しく低下するという問題がある。
【００１３】
本発明は、これらの問題を解決しようとするものであり、大きな特性インピーダンスをもつジョセフソン接合アレー構造体を、ジョセフソン接合の実装密度を犠牲にすることなく実現することを目的とするものである。また、本発明は、従来より多くの個数のジョセフソン接合を集積することを可能にし、高出力の交流電圧を発生可能な、ジョセフソン効果により量子化された高精度かつ低コストなパルス駆動型超伝導デジタルアナログ変換回路、及びその超伝導電圧標準回路を実現することを目的とするものである。
【課題を解決するための手段】
【００１４】
本発明は、前記目的を達成するために、以下の特徴を有するものである。
【００１５】
本発明のジョセフソン接合アレー構造体は、ジョセフソン接合アレーとその両側に配置された外部導体からなるジョセフソン接合アレー構造体であって、前記ジョセフソン接合アレーは、下部電極と中間層と上部電極とから構成されるジョセフソン接合を、複数個直列に接続したジョセフソン接合アレーであり、２つの隣り合うジョセフソン接合が１つの下部電極を共有して接続され、下部電極を共有していない２つの隣り合うジョセフソン接合が上部電極を共有することにより、直列に接続されている。本発明は、前記下部電極が、ジョセフソン接合から外部導体へ延びる幅広部と、隣り合うジョセフソン接合を接続する位置における幅狭部とを備えることを特徴とする。
【００１６】
ここで、幅広部、幅狭部の幅とは、アレー構造体を構成する下部電極や上部電極や外部導体の線路の方向を長さ方向としたときの略直交する方向を幅方向という。ジョセフソン接合アレーは、超伝導体の下部電極と常伝導体の中間層と超伝導体の上部電極とから構成される積層型のジョセフソン接合であり、下部電極、中間層、上部電極の各材料は、従来から知られている材料を用いることができる。例えば、上部電極および下部電極としてニオブや窒化ニオブなどの超伝導体、中間層として窒化チタンＴｉＮ、ニオブシリサイドＮｂＳｉなどの常伝導金属を用いることができる。また、外部導体は、通常上部電極および下部電極と同一の材料である超伝導体を用いる。
【００１７】
ジョセフソン接合から外部導体へ延びる幅広部を設けたことにより、接合抵抗で発生した熱を効率よく基板に逃がすことができる。一方、隣り合うジョセフソン接合を接続する位置における幅狭部とを備えたことにより、インダクタンスの低下を防ぎ、ジョセフソン接合アレーにおいて所望の特性インピーダンスを集積度を著しく損ねることのない寸法で構成できる。即ち、下部電極を、幅広部と幅狭部とを設けた形状とすることにより、線路と外部導体の距離を大きくしてキャパシタンスを小さくすることと、線路幅を小さくしてインダクタンスを大きくして線路インピーダンスを大きくすることを実現し、かつ放熱効果を大としたものである。
【００１８】
本発明の下部電極の好ましい形状は、前記幅広部と前記幅狭部とからなるＨ型状である。Ｈ型状とすることにより、高い線路インピーダンスを実現し、より大きな放熱効果を有し集積度の高いが実現できる。
【００１９】
Ｈ型状は、幅広部への切り込みを外部導体側からそれぞれ1本設けて幅狭部を形成した場合であるが、切り込みを２本以上設けてもよい。また、Ｈ型状では、ジョセフソン接合から外部導体へ延びる幅広部を、２つの隣接するジョセフソン接合に対して設けたが、隣接するジョセフソン接合のいずれか１つに設けて、残りを幅狭部としてもよい。
【００２０】
本発明のジョセフソン接合アレー構造体は、準平面型導波路型であり、所望の特性インピーダンスとなる寸法を前記幅狭部が有していることを特徴とする。準平面型導波路とは、外部導体をマイクロ波線路と同一基板上に配置した伝送線路をいう。なお、外部導体は、マイクロ波線路を構成するジョセフソン接合アレーの下部電極または上部電極と同一のレイヤーに配置される。従来、グランドプレーン（外部導体に相当）／絶縁層／伝送線路の３層構造からなるストリップライン伝送線路に対して、グランドプレーンと絶縁層がなく、グランドプレーンの代わりに外部導体を伝送線路と同じ基板上に配置したものを、準平面型導波路と呼ぶ。伝送線路と外部導体は必ずしも同一レイヤーとは限らない。
【００２１】
本発明のデジタルアナログ変換器は、本発明のジョセフソン接合アレー構造体を用いることを特徴とする。量子交流標準用デジタルアナログ変換器として高い出力電圧を実現できる。
【００２２】
本発明の超伝導電圧標準回路は、本発明のジョセフソン接合アレー構造体を用いたデジタルアナログ変換器を備えることを特徴とする。
【発明の効果】
【００２３】
本発明のジョセフソン接合アレー構造体によれば、線路インピーダンスを接合抵抗より十分大きな値とすることができるので、マイクロ波の導体損を減らしパルス振幅の減衰を抑える。その結果、従来のアレー構造体よりさらに多くのジョセフソン接合を、チップに発熱の問題を生じることなく実装することができるので、より大きな出力電圧を発生させることができる。
【００２４】
本発明のジョセフソン接合アレー構造体のように、下部電極に幅広部と幅狭部を設けることにより、特に幅狭部のような狭窄部を設けることでインダクタンスを大きくしてインピーダンスを大きくすることができ、それと同時に、幅広部を設けることで基板と接触する面積を確保することができ、ジョセフソン接合で発生する熱を効率よく基板に逃がすことができ、局所的な温度の上昇による動作マージンの低下を防止することができる。このように、幅狭部を設けることにより、線路幅を小さくしたのと同様の効果を得ながら、幅広部により基板と接する電極面積を十分確保することを可能にした。
【００２５】
本発明によれば、基板に接する下部電極の面積を十分大きくとることでジョセフソン接合で発生した熱を基板に効率よく逃がしつつ、狭窄部を設けることでインダクタンスを大きくして、高い線路インピーダンスのジョセフソン接合アレーの高密度の集積化を可能とした。
【００２６】
電圧標準用超伝導デジタルアナログ変換器に用いるジョセフソン接合アレーは、与えたパルス振幅が接合抵抗Ｒｎにより直列に接続されたジョセフソン接合の数Ｎに対して指数関数的に減少するため、接合数Ｎを大きくできないために出力電圧が小さいという問題点があった。本発明は、幅広部と幅狭部を共に有するような狭窄部をもつ十分大きな下部電極によって実現する高い線路インピーダンスによって、接合抵抗による電磁パルス信号の減衰が改善され、より多くのジョセフソン接合を直列に接続することが可能になるので、電圧標準用超伝導デジタルアナログ変換器の出力電圧を大きく改善することができる。特に交流電圧標準用として有用である。
【００２７】
先の特許文献１のメアンダライン型ジョセフソン接合アレーでは、バイアス電流が流れる経路が９０度折れ曲がっていて、電極の超伝導材料の磁場侵入長が大きい場合には、不均一な磁場によるジョセフソン電流の偏りが大きく、電圧標準回路の性能が著しく低下してしまう大きな欠点があった。これに対して、本発明では、下部電極の電極形状に特徴があり、電流経路が直線でバイアス電流による磁場が対称なため、超伝導材料の磁場侵入長が大きくてもジョセフソン接合の４つの角に均一に電流が分布するため電圧標準回路の性能低下を著しく損なうことはないので、磁場侵入長の大きな超伝導材料を電極に用いる場合は本発明が高いインピーダンスを得るのに有効である。また電極材料を選ばないという点で特許文献１の技術より汎用性がある。
【図面の簡単な説明】
【００２８】
【図１】本発明のジョセフソン接合アレー構造体を示す概念図。
【図２】本発明のジョセフソン接合アレー構造体の下部電極と外部導体を示す概念図。
【図３】従来例および本発明のジョセフソン接合アレー構造体の特性インピーダンスの計算結果を示す図。
【図４】ジョセフソン接合の電流電圧特性を説明する図。
【図５】電圧標準用ジョセフソン接合アレー構造体の等価回路図。
【図６】従来例のジョセフソン接合アレー構造体を示す概念図。
【図７】従来例のジョセフソン接合アレー構造体の下部電極と外部導体を示す概念図。
【発明を実施するための形態】
【００２９】
本発明の実施の形態について、図を参照して以下説明する。
【００３０】
図１は、本発明のジョセフソン接合アレー構造体の概念図である。例えば、電圧標準用超伝導デジタルアナログ変換器に用いられる。図１（Ａ）にジョセフソン接合アレー構造体の平面図を、図１（Ｂ）に該平面図のＢ−Ｂ’面における断面図を示す。図１において、ジョセフソン接合アレー構造体は、上部電極９とジョセフソン接合１０と下部電極１３とからなるジョセフソン接合アレーと、該アレーの両側に配置された外部導体１２とを備える。下部電極１３の上にジョセフソン接合（中間層）１０が２個配置され、上部電極９により異なる下部電極上の隣り合うジョセフソン接合がそれぞれ接続されて、ジョセフソン接合アレーを構成する。下部電極を中心導体として、その両側に外部導体１２が配置される。ジョセフソン接合アレーと外部導体１２で準平面型導波路を構成する。下部電極は、配線機能を有するので下部電極配線とも呼ぶ。同様に、上部電極は、配線機能を有するので上部電極配線とも呼ぶ。図１（Ｂ）の断面図に示すように、基板上に、下部電極１３、該下部電極の両側に外部導体１２を配置し、下部電極上にジョセフソン接合（中間層）１０を設け、下部電極及び外部導体の上に絶縁層を適宜設け、上部電極９をジョセフソン接合１０上に設ける。
【００３１】
図１に示すように、ジョセフソン接合アレーは、超伝導体の下部電極と常伝導体の中間層と超伝導体の上部電極とから構成されるジョセフソン接合を、複数個直列に接続したジョセフソン接合アレーであり、２つの隣り合うジョセフソン接合が１つの下部電極１３を共有して接続され、下部電極１３を共有していない２つの隣り合うジョセフソン接合が上部電極９を共有することにより、直列に接続されている。
【００３２】
本発明の下部電極１３は、ジョセフソン接合から外部導体１２へ延びる幅広部と、隣り合うジョセフソン接合を接続する位置における幅狭部とを備える。図１（Ａ）に、複数の下部電極のうちの最上部に図示した１個の下部電極を太い点線で囲って示した。
【００３３】
図２に、本発明のジョセフソン接合アレー構造体の下部電極と外部導体の形状及び配置を示す。下部電極１３の幅広部は、図中Ｌに示すように、ジョセフソン接合から外部導体１２へ延びている。両側へ延びている部分が対称であるときは、幅広部は、ｗ＋２Ｌの寸法幅を有する。一方、下部電極１３の幅狭部は、隣り合うジョセフソン接合を接続する位置にあり、図中ｗで示す寸法幅を有する。図中ｇは、外部導体１２と下部電極１３の幅広部の部分と離間間隔（ギャップ）を示す。
【００３４】
（実施例）
本発明の実施例について、図１及び図２を参照して説明する。
【００３５】
図１に示すジョセフソン接合アレー構造体を作成した。下部電極は、図２に示すように、幅広部と幅狭部と有する形状とした。２つの幅広部とこれを中心で繋ぐ幅狭部から構成され、アルファベットのＨ形状をなしている。幅狭部は２つの幅広部に形成された狭窄部ということもできる。本実施例の伝送線路では、下部電極の幅狭部の幅ｗを６ミクロンとした。幅狭部の幅ｗは、下部電極の中心部となる中心導体の幅ｗである。下部電極の狭窄部は、下部電極の幅広部の端部からの深さ（長さ）Ｌの溝により特徴づけられる。深さＬを２７ミクロンとした。実施例では、幅広部の幅は、ｗ＋２Ｌである。両側の外部導体１２の間の間隔ｄは、幅広部の幅、ｗ＋２Ｌと、左右のｇの和であり、ｗ＋２Ｌ＋２ｇである。本実施例では、下部電極の線路方向の長さは１１.３ミクロン、幅狭部の線路方向の長さは１.３ミクロン、幅広部の線路方向の長さは５ミクロンである。
【００３６】
本実施例では、下部電極、上部電極として、ニオブを用い、ジョセフソン接合の中間層としてチタンおよび窒化チタンの２重層を用い、外部導体としてニオブを用いた。
【００３７】
実施例のジョセフソン接合アレー構造体と、従来例のジョセフソン接合アレー構造体とを比較するため、特性インピーダンスと２つの外部導体の間隔ｄの関係を数値的に計算した。図３に計算結果を示す。従来例の図７に示す準平面型導波路の構造で特性インピーダンスと外部導体１２の間隔ｄの関係を計算したものが黒丸である。黒丸で示す従来の伝送線路では、中心導体の幅ｗ＝１６ミクロンとした。一方、白丸は本実施例の形状の場合（幅狭部の幅ｗが６ミクロン、幅広部の端部からの深さ（長さ）Ｌが２７ミクロン）を示す。縦軸は特性インピーダンス、横軸は間隔ｄである。
【００３８】
図３は、特性インピーダンスが５０Ωより１００Ωの方が格段に寸法が大きくなることを示している。図３において、特性インピーダンス１００Ωを得るための外部導体の間隔ｄを破線で示し、高いインピーダンスにおいて本発明の寸法節約効果があることを矢印で示した。
【００３９】
従来例の場合、ジョセフソン接合で発生した熱を基板に逃がすために下部電極の幅ｗを１６ミクロン程度必要としている。５０Ωの特性インピーダンスを得るためには、図３の黒丸で示す計算結果のように、外部導体１２の間隔ｄを６３ミクロン程度にすればよい。外部導体１２の幅を２０ミクロンとすると、アレー構造体の全幅は１０３ミクロンとなる。
【００４０】
ジョセフソン接合アレー構造体において、１６ＧＨzのパルス周波数で実効値１Ｖの出力電圧を得るためには約１０万個のジョセフソン接合が必要になる。接合１個当たり直列方向に７ミクロンのスペースが必要であると仮定すると、１０万接合のアレーの全長は約７００ｍｍと見積もられる。チップサイズが縦方向１０ｍｍと仮定すると、アレーを７０回程度横方向に折りたたむ必要があるので、隣同士のアレー構造体のピッチが約１０３ミクロン（従来例）とすると、横方向のサイズは７ｍｍとなる。
【００４１】
また、従来例の場合、下部電極配線１１の幅ｗを１６ミクロンの準平面型導波路の構造で１００Ωの特性インピーダンスを得るためには、図３の黒丸で示すように外部導体１２の間隔ｄを２６０ミクロンにする必要がある。外部導体１２の幅を２０ミクロンとすると、アレー構造体の全幅は３００ミクロンになり、５０Ωの３倍の幅が必要で、ジョセフソン接合の集積度が著しく低下してしまう。例えば、縦方向１０ｍｍのチップサイズに１０万個のジョセフソン接合を集積すると仮定すると、チップの横方向のサイズは２１ｍｍと、ｉ線ステッパで露光可能なチップサイズの限界値２０ｍｍに達してしまう。チップサイズの増加は製造コストの上昇をもたらす。
【００４２】
本実施例のように、図１に示す下部電極に深さＬの大きさで狭窄部を設けたジョセフソン接合アレー構造体を用いた場合、インダクタンスは図２に示す狭くなった（線路）幅ｗで大きく左右される。従来例の構造では、下部電極の幅ｗを小さくしてインダクタンスを大きくするとジョセフソン接合の発熱により動作マージンが低下してしまうという問題点がある。一方、本発明の構造では、狭窄部の深さＬを十分大きく取れば、基板と十分大きな接触面積を十分確保でき、幅ｗが小さくてもジョセフソン接合で発生した熱を効率よく基板に逃がすことができる。
【００４３】
本実施例の構造で特性インピーダンス１００Ωの準平面型導波路を得るためには、外部導体の間隔ｄを１８０ミクロンとすればよく、外部導体の幅（２０ミクロン）を含めたアレー１本あたりの全幅は２２０ミクロンとなる。よって、実施例の場合、従来例の準平面型導波路を用いたアレー構造体の約２／３のサイズで済むので、約３０％集積度を改善できる。本実施例の場合、１０万個のジョセフソン接合を集積したチップサイズは１０ｍｍ×１５ｍｍ程度と見積もられる。
【００４４】
図３の白丸で示した計算では外部導体の間隔ｄのみで特性インピーダンスを最適化したものである。線路幅（幅狭部）ｗ＝６ミクロン、狭窄部の深さＬ＝２７ミクロン、下部電極の片側あたりの狭窄部の数が１本といった値は、固定されており、これらの値についても、同様の計算により、最適化することでき、さらに集積度を改善することができる。
【００４５】
なお、現在一般に市販されているマイクロ波発信器、ケーブル、コネクタなどは、ほとんど特性インピーダンスが５０Ωで統一されているので、本発明で実現する特性インピーダンス１００Ωのジョセフソン接合アレー構造体にマイクロ波パルスを供給するためには広帯域のインピーダンス変換が必要になる。実際には、デジタルアナログ変換に必要な入力パルスは非常に広帯域の周波数成分を含み、すべての周波数成分を均等にインピーダンス変換するのは困難である。そこで、２本の１００Ωアレー構造体を並列に接続し合成インピーダンスを５０Ωにすることにより、広帯域のインピーダンス変換器が不要になり、しかも２本のアレー構造体により出力電圧を２倍にすることで更なる出力電圧の改善を実現することができる。
【００４６】
なお、上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。
【産業上の利用可能性】
【００４７】
本発明のジョセフソン接合アレー構造体は、高密度の集積化された交流電圧標準用超伝導デジタルアナログ変換回路として好適に利用できる。
【符号の説明】
【００４８】
１、  定電圧ステップ（シャピロステップ）
２、  バイアス電流
３、  マイクロ波入力端子
４、  ジョセフソン接合
５、  マイクロ波終端
６、  ローパスフィルタ
７、  入力電磁波パルス
８、  出力交流電圧
９、  上部電極
１０、  ジョセフソン接合
１１、  下部電極
１２、  外部導体
１３、  Ｈ型下部電極
【図１】
0005709168.tif 000002
【図２】
0005709168.tif 000003
【図３】
0005709168.tif 000004
【図４】
0005709168.tif 000005
【図５】
0005709168.tif 000006
【図６】
0005709168.tif 000007
【図７】
0005709168.tif 000008