(57)【特許請求の範囲】
【請求項１】
化合物半導体層と、
前記化合物半導体層上に形成された第１の膜と、
前記第１の膜上に形成された第２の膜と、
少なくとも前記第２の膜に形成された開口を埋め込むゲート電極と
を含み、
前記第１の膜は、前記化合物半導体層との界面で負帯電状態又は非帯電状態にあると共に、
前記第２の膜は、前記第１の膜との界面で正帯電状態にあり、
前記第１の膜はアルミニウム窒化物を含む材料からなり、前記第２の膜はアルミニウムの酸化物又は酸窒化物、シリコンの酸化物、窒化物又は酸窒化物、窒化ホウ素、及びハフニウムの酸化物、窒化物又は酸窒化物から選ばれた少なくとも１種を含む材料からなることを特徴とする化合物半導体装置。
【請求項２】
前記第１の膜のアルミニウム窒化物は、多結晶構造であることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記化合物半導体層は、２次元電子ガスが生成される電子走行層と、前記電子走行層の上方の電子供給層とを有しており、
前記電子供給層は、前記化合物半導体層の表面を露出させた状態で前記電子走行層に２次元電子ガスが発生しない厚み及び組成に形成されていることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記第２の膜に形成された前記開口の内壁面を覆うように、前記第２の膜上に第３の膜が形成されており、
前記ゲート電極は、前記第３の膜を介して前記開口を埋め込むように形成されていることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
【請求項５】
化合物半導体層上に、前記化合物半導体層との界面で負帯電状態又は非帯電状態となる第１の膜を形成する工程と、
前記第１の膜上に、前記第１の膜との界面で正帯電状態となる第２の膜を形成する工程と、
少なくとも前記第２の膜に開口を形成する工程と、
前記開口を埋め込むゲート電極を形成する工程と
を含み、
前記第１の膜はアルミニウム窒化物を含む材料からなり、前記第２の膜はアルミニウムの酸化物又は酸窒化物、シリコンの酸化物、窒化物又は酸窒化物、窒化ホウ素、及びハフニウムの酸化物、窒化物又は酸窒化物から選ばれた少なくとも１種を含む材料からなることを特徴とする化合物半導体装置の製造方法。
【請求項６】
前記化合物半導体層は、２次元電子ガスが生成される電子走行層と、前記電子走行層の上方の電子供給層とを有しており、
前記電子供給層は、前記第１の膜を形成する前に、前記化合物半導体層の表面を露出させた状態で前記電子走行層に２次元電子ガスが発生しない厚み及び組成に形成されることを特徴とする請求項５に記載の化合物半導体装置の製造方法。
【請求項７】
前記第２の膜に前記開口を形成した後に、前記開口の内壁面を覆うように、前記第２の膜上に第３の膜を形成する工程を更に含み、
前記ゲート電極を、前記第３の膜を介して前記開口を埋め込むように形成することを特徴とする請求項５又は６に記載の化合物半導体装置の製造方法。
【請求項８】
前記第１の膜及び前記第２の膜を、原子層堆積法により連続して形成することを特徴とする請求項５〜７のいずれか１項に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３２９４８３号公報
【特許文献２】特開２００５−８６１７１号公報
【特許文献３】特開２００６−２７８８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
窒化物半導体デバイスの電源用途への応用のためには、低損失・高耐圧のみならず、ゲート電圧のオフ時に電流が流れない、いわゆるノーマリ・オフ型のデバイスの開発が重要である。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その大きな特徴であるピエゾ効果により、電子走行層には２ＤＥＧとして多数の電子が存在する。この効果は、大電流動作の実現においては大きな役割を担っている。しかしながらその反面、単純なデバイス構造を採用した場合には、ゲート電圧オフ時にもゲート直下の電子走行層に多数の電子が存在するため、いわゆるノーマリ・オン型のデバイスとなってしまう。そこで、閾値を高くするため、ゲート部分の電子供給層（又は電子供給層及び電子走行層）をエッチングで掘り込んで電極溝を形成し、電子走行層内の電子を減少させる、いわゆるゲートリセス構造が検討されている。
【０００５】
しかしながら、リセス構造を形成するために、ＧａＮ、ＡｌＧａＮ等の窒化物系半導体のドライエッチングを精密に行うことは材料的に困難である。そのため、作製されたＨＥＭＴのトランジスタ特性には大きなバラツキが発生するという問題がある。
【０００６】
本発明は、上記の課題に鑑みてなされたものであり、化合物半導体層を加工することなく、比較的簡素な構成で確実なノーマリ・オフ動作を得ることができる信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
化合物半導体装置の一態様は、化合物半導体層と、前記化合物半導体層上に形成された第１の膜と、前記第１の膜上に形成された第２の膜と、少なくとも前記第２の膜に形成された開口を埋め込むゲート電極とを含み、前記第１の膜は、前記化合物半導体層との界面で負帯電状態又は非帯電状態にあると共に、前記第２の膜は、前記第１の膜との界面で正帯電状態にあり、前記第１の膜はアルミニウム窒化物を含む材料からなり、前記第２の膜はアルミニウムの酸化物又は酸窒化物、シリコンの酸化物、窒化物又は酸窒化物、窒化ホウ素、及びハフニウムの酸化物、窒化物又は酸窒化物から選ばれた少なくとも１種を含む材料からなる。
【０００８】
化合物半導体装置の製造方法の一態様は、化合物半導体層上に、前記化合物半導体層との界面で負帯電状態又は非帯電状態となる第１の膜を形成する工程と、前記第１の膜上に、前記第１の膜との界面で正帯電状態となる第２の膜を形成する工程と、少なくとも前記第２の膜に開口を形成する工程と、前記開口を埋め込むゲート電極を形成する工程とを含み、前記第１の膜はアルミニウム窒化物を含む材料からなり、前記第２の膜はアルミニウムの酸化物又は酸窒化物、シリコンの酸化物、窒化物又は酸窒化物、窒化ホウ素、及びハフニウムの酸化物、窒化物又は酸窒化物から選ばれた少なくとも１種を含む材料からなる。
【発明の効果】
【０００９】
上記の各態様によれば、化合物半導体層を加工することなく、比較的簡素な構成で確実なノーマリ・オフ動作を得ることができる信頼性の高い化合物半導体装置が実現する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】第１の膜上に第２の膜を形成した際の２ＤＥＧの発生について、実際に確認した実験結果を示す特性図である。
【図５】第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
【図６】第３の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
【図７】第４の実施形態による電源装置の概略構成を示す結線図である。
【図８】第５の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１１】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１２】
（第１の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１３】
先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体層２を形成する。
化合物半導体層２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。
【００１４】
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。本実施形態では、図１（ａ）のように化合物半導体層２を形成した際に、電子供給層２ｄを、化合物半導体層２の表面を露出させた状態で電子走行層２ｂに２ＤＥＧが発生しない（或いは発生量を無視し得る程度に抑える）厚み及び組成に形成する。
【００１５】
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
【００１６】
ＳｉＣ基板１上に、ＡｌＮ、ｉ（インテンショナリ・アンドープ）−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＡｌＧａＮ，及びｎ−ＧａＮを順次堆積し、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを積層形成する。ＡｌＮ、ＧａＮ、ＡｌＧａＮ、及びＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１７】
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
【００１８】
ここで、バッファ層２ａは膜厚０．１μｍ程度、電子走行層２ｂは膜厚３μｍ程度、中間層２ｃは膜厚５ｎｍ程度、表面層２ｅは膜厚１０ｎｍ程度に形成する。電子供給層２ｄは、膜厚１ｎｍ〜１０ｎｍ程度、ここでは５ｎｍ程度であり、ＡｌxＧａ1-xＮとして、Ａｌ比率ｘを０．１〜０．１５程度、ここでは０．１程度に形成する。電子供給層２ｄの膜厚を１ｎｍより薄くすれば、ＡｌＧａＮの結晶性良く形成することが困難となる。電子供給層２ｄの膜厚を１０ｎｍよりも厚くすれば、化合物半導体層２の表面が露出した状態で電子走行層２ｂに２ＤＥＧが惹起される可能性が高い。電子供給層２ｄのＡｌ比率を０．１よりも小さくすれば、中間層２ｃと電子走行層２ｂの界面に形成される伝導帯の不連続量が小さくなり、本発明実施時の電子の移動度が低下してしまう。電子供給層２ｄのＡｌ比率を０．１５よりも大きくすれば、化合物半導体層２の表面が露出した状態で電子走行層２ｂに２ＤＥＧが惹起される。以上より、電子供給層２ｄを上記の範囲の厚み及び組成に形成することにより、化合物半導体層２の表面が露出した状態、即ち化合物半導体層２上に構成物を形成する前の状態では、電子走行層２ｂの２ＤＥＧの発生が抑止される。
【００１９】
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体層２の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体層２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
【００２０】
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層２ｅ、電子供給層２ｄ、中間層２ｃ、及び電子走行層２ｂの表層部分に電極溝２Ａ，２Ｂを形成する。
化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層２ｅ、電子供給層２ｄ、中間層２ｃ、及び電子走行層２ｂの表層部分をドライエッチングして除去する。これにより、電極溝２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。
【００２１】
電極材料として例えばＴａ／Ａｌを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２上に塗布し、電極溝２Ａ，２Ｂを開口するレジストマスクを形成する。このレジストマスクを用いて、Ｔa／Ａｌを堆積する。Ｔaの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴa／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において６００℃程度で熱処理し、残存したＴa／Ａｌを電子走行層２ｂとオーミックコンタクトさせる。以上により、電極溝２Ａ，２ＢをＴa／Ａｌの下部で埋め込むソース電極４及びドレイン電極５が形成される。
【００２２】
続いて、図２（ａ）に示すように、第１の膜６を形成する。
詳細には、化合物半導体層２（キャップ層２ｅ）の表面を覆うように、第１の性質を示す絶縁材料として例えばアルミニウム窒化物（ＡｌＮ）を堆積し、第１の膜６を形成する。第１の性質とは、第１の膜６を化合物半導体層２上に成膜した際に、第１の膜６が化合物半導体層２の表面との界面で負（−）に帯電、或いは帯電のない状態（非帯電状態）となる性質である。ＡｌＮは、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚１ｎｍ〜１００ｎｍ程度、好ましくは１０ｎｍ〜５０ｎｍ程度である。ここでは２０ｎｍ程度に堆積する。ＡｌＮの膜厚が１００ｎｍよりも大きいと、化合物半導体層２との関係で上記した第１の性質を十分に得ることができなくなる懸念がある。ＡｌＮの膜厚が１ｎｍよりも小さいと、ゲート絶縁膜として十分な機能を果たすことができなくなる懸念がある。ＡｌＮを上記の範囲内の膜厚に形成することにより、ゲート絶縁膜としての機能を損ねることなく確実に第１の性質を得ることができる。ＡｌＮをＡＬＤ法で成膜することにより、多結晶構造のＡｌＮが形成される。本実施形態では、後述するように、第１の膜６がゲート絶縁膜として機能することになる。
形成された第１の膜６は、上記した第１の性質を帯びている。そのため、化合物半導体層２上に第１の膜６を形成した状態では、電子走行層２ｂには２ＤＥＧは発生しない。
【００２３】
続いて、図２（ｂ）に示すように、第２の膜７を形成する。
詳細には、第１の膜６上に、第２の性質を示す絶縁材料として例えばアルミナ（Ａｌ2Ｏ3）を堆積し、第２の膜７を形成する。第２の性質とは、第２の膜７を第１の膜６上に積層した際に、第２の膜７が第１の膜６の表面との界面で正（＋）に帯電した状態となる性質である。Ａｌ2Ｏ3は、図２（ａ）のＡｌＮの成膜に続く連続工程として、ＡＬＤ法により膜厚１ｎｍ〜５００ｎｍ程度、ここでは４０ｎｍ程度に堆積する。Ａｌ2Ｏ3の膜厚が１ｎｍよりも小さいと、化合物半導体層２との関係で上記した第２の性質を十分に得ることができなくなる懸念がある。Ａｌ2Ｏ3の膜厚が５００ｎｍよりも大きいと、応力による物理的・電気的な特性劣化を引き起こす懸念がある。Ａｌ2Ｏ3を上記の範囲内の膜厚に形成することにより、応力による物理的・電気的な特性劣化を引き起こすことなく確実に第２の性質を得ることができる。第２の膜７の材料としては、Ａｌ2Ｏ3の代わりに、アルミニウム酸窒化物、シリコンの酸化物、窒化物又は酸窒化物、窒化ホウ素、及びハフニウムの酸化物、窒化物又は酸窒化物から選ばれた少なくとも１種を含む材料を用いても良い。
【００２４】
Ａｌ2Ｏ3を堆積した後に、熱処理を行っても良い。この場合、処理温度は３５０℃〜１０００℃程度が望ましい。
形成された第２の膜７は、上記した第２の性質を帯びている。そのため、第１の膜６上に第２の膜７を形成した状態、即ち化合物半導体層２上に第１の膜６及び第２の膜７をこの順で積層した状態で、電子走行層２ｂに２ＤＥＧ（図中、破線で示す。）が発生する。
【００２５】
続いて、図２（ｃ）に示すように、第２の膜７に開口７ａを形成する。
詳細には、先ず、第２の膜７上にレジストを塗布する。レジストをリソグラフィーにより加工し、ゲート電極の形成予定位置に開口を形成する。以上により、開口からゲート電極の形成予定位置に相当する第２の膜７の表面を露出するレジストマスクが形成される。
レジストマスクを用いて、第１の膜６の表面が露出するまで、第２の膜７をエッチングする。エッチングとしては、フッ素系ガスをエッチングガスとして用いるドライエッチングと、フッ酸系エッチャントを用いるウェットエッチングとを順次行う。これにより、第２の膜７に開口７ａが形成される。
レジストマスクは、灰化処理等により除去する。
【００２６】
図２（ｃ）のように第２の膜７に開口７ａを形成した状態では、開口７ａの位置で上記した第２の性質を示す第２の膜７が除去されており、化合物半導体層２上の当該位置では第１の膜６のみが存在している。そのため、電子走行層２ｂの２ＤＥＧは、開口７ａ下に相当する部位（図中、円Ｃで示す。）のみで消失する。
【００２７】
続いて、図３（ａ）に示すように、ゲート電極８を形成する。
詳細には、先ず、下層レジスト（例えば、商品名PMGI:米国マイクロケム社製）及び上層レジスト（例えば、商品名PFI32-A8:住友化学社製）をそれぞれ例えばスピンコート法により開口７ａを含む第２の膜７上に塗布形成する。開口７ａを含むゲート電極の形成予定部位に、紫外線露光により例えば０．８μｍ径程度の開口を上層レジストに形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。次に、上層レジスト及び下層レジストをマスクとして、開口内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。その後、加温した有機溶剤を用いてリフトオフを行って、下層レジスト及び上層レジストと、上層レジスト上のゲートメタルとを除去する。以上により、開口７ａ内をゲートメタルの一部で埋め込むゲート電極８が形成される。化合物半導体層２の表面とゲート電極８との間には第１の膜６が介在しており、第１の膜６がゲート絶縁膜として機能する。
【００２８】
続いて、図３（ｂ）に示すように、第１の膜６及び第２の膜７に、ソース電極４及びドレイン電極５のコンタクト孔９ａ，９ｂを形成する。
詳細には、リソグラフィー及びドライエッチングにより、第２の膜７及び第１の膜６に、ソース電極４及びドレイン電極５の表面の一部を露出するコンタクト孔９ａ，９ｂを形成する。
なお、ゲート電極８を覆うように第２の膜７上に所定の保護膜を形成し、保護膜、第２の膜７及び第１の膜６に上記の各コンタクト孔を形成するようにしても良い。
【００２９】
しかる後、ソース電極４及びドレイン電極５、ゲート電極８の配線形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３０】
図３（ｂ）のように、ゲート電極８に電圧を印加していない（０Ｖ）状態では、化合物半導体層２の電子走行層の２ＤＥＧは、ゲート電極８下、即ちチャネル領域に相当する部位（図中、破線の円Ｃで示す。）のみで消失した状態となる。これは、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ノーマリ・オフが達成されていることを意味している。
【００３１】
上述した、第１の膜６上に第２の膜７を形成した際の２ＤＥＧの発生について、実際に確認した実験について説明する。この実験では、評価対象物の電気容量を測定する、いわゆるＣＶ評価を行った。
【００３２】
先ず、図１（ｃ）のように化合物半導体層２上に未だ第１の膜６を形成していない状態において、ＳｉＣ基板１と化合物半導体層２上に形成した表面電極との間の電気容量を測定した。その結果を図４（ａ）に示す。このように、チャネルと表面電極との間に電圧を印加しても電気容量の変化はない。これにより、化合物半導体層２上に第１の膜６を形成していない状態では、２ＤＥＧは発生していないことが判る。
【００３３】
次に、図２（ａ）のように化合物半導体層２上に第１の膜６を形成し、第２の膜７を未だ形成していない状態において、ＳｉＣ基板１と第１の膜６上に形成した電極との間の電気容量を測定した。その結果を図４（ｂ）に示す。この場合も４（ａ）と同様に、ＳｉＣ基板１と第１の膜６上に形成した電極との間に電圧を印加しても電気容量の変化はない。これにより、化合物半導体層２上に第１の膜６のみを形成した状態では、２ＤＥＧは発生していないことが判る。
【００３４】
次に、図２（ｂ）のように化合物半導体層２上に第１の膜６及び第２の膜７を積層形成した状態において、ＳｉＣ基板１と第２の膜７上に形成した電極との間の電気容量を測定した。その結果を図４（ｃ）に示す。このように、ＳｉＣ基板１と第２の膜７上に形成した電極との間に電圧を印加することで、電気容量の大きな変化が見られた。これにより、化合物半導体層２上に第１の膜６及び第２の膜７を積層形成した状態で、２ＤＥＧが発生していることが判る。
【００３５】
以上説明したように、本実施形態によれば、化合物半導体層２にゲート電極の電極溝を形成する加工を施すことなく、比較的簡素な構成で確実なノーマリ・オフ動作を得ることができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００３６】
（第２の実施形態）
本実施形態では、化合物半導体装置として、第１の実施形態と同様にＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、そのゲート絶縁膜の構成が異なる点で第１の実施形態と相違する。
【００３７】
図５は、第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ｃ）の諸工程を実行し、第２の膜７に開口７ａを形成する。
【００３８】
続いて、図５（ａ）に示すように、第２の膜７上に第３の膜１１を形成する。
詳細には、開口７ａの内壁面を覆うように、第２の膜７上に第３の膜１１を形成する。第３の膜１１の材料としては、絶縁材料、例えばシリコン窒化物（ＳｉＮ）を用い、例えばＣＶＤ法により膜厚４０ｎｍ程度に堆積する。なお、ＳｉＮの代わりに、アルミニウムの酸化物又は酸窒化物、シリコンの酸化物又は酸窒化物、窒化ホウ素、及びハフニウムの酸化物、窒化物又は酸窒化物から選ばれた少なくとも１種を含む材料を用いても良い。
第３の膜１１を形成しても、化合物半導体層２上の電子走行層２ｂの２ＤＥＧの状態に変化はなく、２ＤＥＧは、開口７ａ下に相当する部位（図中、破線の円Ｃで示す。）のみで消失している。
【００３９】
続いて、図５（ｂ）に示すように、ゲート電極８を形成する。
詳細には、先ず、下層レジスト（例えば、商品名PMGI:米国マイクロケム社製）及び上層レジスト（例えば、商品名PFI32-A8:住友化学社製）をそれぞれ例えばスピンコート法により第３の膜１１上に塗布形成する。開口７ａを含むゲート電極の形成予定部位に、紫外線露光により例えば０．８μｍ径程度の開口を上層レジストに形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。次に、上層レジスト及び下層レジストをマスクとして、開口内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。その後、加温した有機溶剤を用いてリフトオフを行って、下層レジスト及び上層レジストと、上層レジスト上のゲートメタルとを除去する。以上により、開口７ａ内を第３の膜１１を介してゲートメタルの一部で埋め込むゲート電極８が形成される。化合物半導体層２の表面とゲート電極８との間には第１の膜６及び第３の膜１１が介在しており、第１の膜６及び第３の膜１１の積層膜がゲート絶縁膜として機能する。
【００４０】
本実施形態では、第２の膜７が第３の膜１１で覆われており、第３の膜１１が保護膜として機能する。更に、第１の膜６及び第３の膜１１の積層膜がゲート絶縁膜となるため、第３の膜１１によりゲート絶縁膜として最適化され、所期のゲート特性を得ることができる。
【００４１】
続いて、図５（ｃ）に示すように、第１の膜６、第２の膜７及び第３の膜１１に、ソース電極４及びドレイン電極５のコンタクト孔１０ａ，１０ｂを形成する。
詳細には、リソグラフィー及びドライエッチングにより、第３の膜１１、第２の膜７及び第１の膜６に、ソース電極４及びドレイン電極５の表面の一部を露出するコンタクト孔１０ａ，１０ｂを形成する。
【００４２】
しかる後、ソース電極４及びドレイン電極５、ゲート電極８の配線形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４３】
図５（ｃ）のように、ゲート電極８に電圧を印加していない（０Ｖ）状態では、化合物半導体層２の電子走行層の２ＤＥＧは、ゲート電極８下、即ちチャネル領域に相当する部位（図中、破線の円Ｃで示す。）のみで消失した状態となる。これは、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ノーマリ・オフが達成されていることを意味している。
【００４４】
以上説明したように、本実施形態によれば、化合物半導体層２にゲート電極の電極溝を形成する加工を施すことなく、比較的簡素な構成で確実なノーマリ・オフ動作を得ることができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４５】
（第３の実施形態）
本実施形態では、化合物半導体装置としてショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
【００４６】
図６は、第３の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ｂ）の諸工程を実行し、化合物半導体層２上に第１の膜６及び第２の膜７を積層形成する。
【００４７】
続いて、図６（ａ）に示すように、第１の膜６及び第２の膜７に開口１２を形成する。
詳細には、先ず、第２の膜７上にレジストを塗布する。レジストをリソグラフィーにより加工し、ゲート電極の形成予定位置に開口を形成する。以上により、開口からゲート電極の形成予定位置に相当する第２の膜７の表面を露出するレジストマスクが形成される。
レジストマスクを用いて、キャップ層２ｅの表面が露出するまで、第２の膜７及び第１の膜６をエッチングする。エッチングとしては、フッ素系ガスをエッチングガスとして用いるドライエッチングと、フッ酸系エッチャントを用いるウェットエッチングとを順次行う。これにより、第１の膜６及び第２の膜７に開口１２が形成される。
レジストマスクは、灰化処理等により除去する。
【００４８】
図６（ａ）のように第１の膜６及び第２の膜７に開口１２を形成した状態では、開口１２の位置で第１の膜６及び第２の膜７が除去されており、化合物半導体層２上の当該位置では第１の膜６及び第２の膜７の双方がない状態とされている。そのため、電子走行層２ｂの２ＤＥＧは、開口１２下に相当する部位（図中、破線の円Ｃで示す。）のみで消失する。
【００４９】
続いて、図６（ｂ）に示すように、ゲート電極８を形成する。
詳細には、先ず、下層レジスト（例えば、商品名PMGI:米国マイクロケム社製）及び上層レジスト（例えば、商品名PFI32-A8:住友化学社製）をそれぞれ例えばスピンコート法により開口１２を含む第２の膜７上に塗布形成する。開口１２を含むゲート電極の形成予定部位に、紫外線露光により例えば０．８μｍ径程度の開口を上層レジストに形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。次に、上層レジスト及び下層レジストをマスクとして、開口内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。その後、加温した有機溶剤を用いてリフトオフを行って、下層レジスト及び上層レジストと、上層レジスト上のゲートメタルとを除去する。以上により、開口１２内をゲートメタルの一部で埋め込むゲート電極８が形成される。開口１２内において、ゲート電極８が化合物半導体層２とショットキー接続される。
【００５０】
続いて、図６（ｃ）に示すように、第１の膜６及び第２の膜７に、ソース電極４及びドレイン電極５のコンタクト孔９ａ，９ｂを形成する。
詳細には、リソグラフィー及びドライエッチングにより、第２の膜７及び第１の膜６に、ソース電極４及びドレイン電極５の表面の一部を露出するコンタクト孔９ａ，９ｂを形成する。
なお、ゲート電極８を覆うように第２の膜７上に所定の保護膜を形成し、保護膜、第２の膜７及び第１の膜６に上記の各コンタクト孔を形成するようにしても良い。
【００５１】
しかる後、ソース電極４及びドレイン電極５、ゲート電極８の配線形成等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００５２】
図５（ｃ）のように、ゲート電極８に電圧を印加していない（０Ｖ）状態では、化合物半導体層２の電子走行層の２ＤＥＧは、ゲート電極８下、即ちチャネル領域に相当する部位（図中、破線の円Ｃで示す。）のみで消失した状態となる。これは、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ノーマリ・オフが達成されていることを意味している。
【００５３】
以上説明したように、本実施形態によれば、化合物半導体層２にゲート電極の電極溝を形成する加工を施すことなく、比較的簡素な構成で確実なノーマリ・オフ動作を得ることができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５４】
なお、第１〜第３の実施形態では、基板としてＳｉＣ基板１を用いているが、電界効果トランジスタの機能を持つエピタキシャル構造の部分が窒化物半導体を用いていれば、サファイア、Ｓｉ、ＧａＡｓ等、他の基板を用いても問題ない。また、基板の導電性は、半絶縁性、導電性を問わない。また、第１〜第３の実施形態におけるソース電極４、ドレイン電極５及びゲート電極８の各電極の層構造は一例であり、単層・多層を問わず他の層構造であっても問題ない。また、各電極の形成方法についても一例であり、他の如何なる形成方法でも問題ない。また、第１〜第３の実施形態では、ソース電極４及びドレイン電極５の形成時に熱処理を行っているが、オーミック特性が得られるならば熱処理を行わなくとも良く、またゲート電極８の形成後に更なる熱処理を施しても良い。
【００５５】
（第４の実施形態）
本実施形態では、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図７は、第４の実施形態による電源装置の概略構成を示す結線図である。
【００５６】
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
【００５７】
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００５８】
本実施形態では、化合物半導体層２にゲート電極の電極溝を形成する加工を施すことなく、比較的簡素な構成で確実なノーマリ・オフ動作を得ることができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００５９】
（第５の実施形態）
本実施形態では、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図８は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
【００６０】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図８では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
【００６１】
本実施形態では、化合物半導体層２にゲート電極の電極溝を形成する加工を施すことなく、比較的簡素な構成で確実なノーマリ・オフ動作を得ることができる信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００６２】
（他の実施形態）
第１〜第５の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００６３】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００６４】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、化合物半導体層にゲート電極の電極溝を形成する加工を施すことなく、比較的簡素な構成で確実なノーマリ・オフ動作を得ることができる信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６５】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ+−ＧａＮで形成される。
【００６６】
本例によれば、化合物半導体層にゲート電極の電極溝を形成する加工を施すことなく、比較的簡素な構成で確実なノーマリ・オフ動作を得ることができる信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６７】
以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
【００６８】
（付記１）化合物半導体層と、
前記化合物半導体層上に形成された第１の膜と、
前記第１の膜上に形成された第２の膜と、
少なくとも前記第２の膜に形成された開口を埋め込むゲート電極と
を含み、
前記第１の膜は、前記化合物半導体層との界面で負帯電状態又は非帯電状態にあると共に、
前記第２の膜は、前記第１の膜との界面で正帯電状態にあることを特徴とする化合物半導体装置。
【００６９】
（付記２）前記第１の膜はアルミニウム窒化物を含む材料からなり、前記第２の膜はアルミニウムの酸化物又は酸窒化物、シリコンの酸化物、窒化物又は酸窒化物、窒化ホウ素、及びハフニウムの酸化物、窒化物又は酸窒化物から選ばれた少なくとも１種を含む材料からなることを特徴とする付記１に記載の化合物半導体装置。
【００７０】
（付記３）前記第１の膜のアルミニウム窒化物は、多結晶構造であることを特徴とする付記２に記載の化合物半導体装置。
【００７１】
（付記４）前記化合物半導体層は、２次元電子ガスが生成される電子走行層と、前記電子走行層の上方の電子供給層とを有しており、
前記電子供給層は、前記化合物半導体層の表面を露出させた状態で前記電子走行層に２次元電子ガスが発生しない厚み及び組成に形成されていることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
【００７２】
（付記５）前記第２の膜に形成された前記開口の内壁面を覆うように、前記第２の膜上に第３の膜が形成されており、
前記ゲート電極は、前記第３の膜を介して前記開口を埋め込むように形成されていることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
【００７３】
（付記６）化合物半導体層上に、前記化合物半導体層との界面で負帯電状態又は非帯電状態となる第１の膜を形成する工程と、
前記第１の膜上に、前記第１の膜との界面で正帯電状態となる第２の膜を形成する工程と、
少なくとも前記第２の膜に開口を形成する工程と、
前記開口を埋め込むゲート電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【００７４】
（付記７）前記化合物半導体層は、２次元電子ガスが生成される電子走行層と、前記電子走行層の上方の電子供給層とを有しており、
前記電子供給層は、前記第１の膜を形成する前に、前記化合物半導体層の表面を露出させた状態で前記電子走行層に２次元電子ガスが発生しない厚み及び組成に形成されることを特徴とする付記６に記載の化合物半導体装置の製造方法。
【００７５】
（付記８）前記第１の膜はアルミニウム窒化物を含む材料からなり、前記第２の膜はアルミニウムの酸化物又は酸窒化物、シリコンの酸化物、窒化物又は酸窒化物、窒化ホウ素、及びハフニウムの酸化物、窒化物又は酸窒化物から選ばれた少なくとも１種を含む材料からなることを特徴とする付記６又は７に記載の化合物半導体装置の製造方法。
【００７６】
（付記９）前記第２の膜に前記開口を形成した後に、前記開口の内壁面を覆うように、前記第２の膜上に第３の膜を形成する工程を更に含み、
前記ゲート電極を、前記第３の膜を介して前記開口を埋め込むように形成することを特徴とする付記６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
【００７７】
（付記１０）前記第１の膜及び前記第２の膜を、原子層堆積法により連続して形成することを特徴とする請求項６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
【００７８】
（付記１１）前記第１の膜のアルミニウム窒化物は、多結晶構造に形成されることを特徴とする請求項６〜１０のいずれか１項に記載の化合物半導体装置の製造方法。
【００７９】
（付記１２）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層上に形成された第１の膜と、
前記第１の膜上に形成された第２の膜と、
少なくとも前記第２の膜に形成された開口を埋め込むゲート電極と
を含み、
前記第１の膜は、前記化合物半導体層との界面で負帯電状態又は非帯電状態にあると共に、
前記第２の膜は、前記第１の膜との界面で正帯電状態にあることを特徴とする電源回路。
【００８０】
（付記１３）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層上に形成された第１の膜と、
前記第１の膜上に形成された第２の膜と、
少なくとも前記第２の膜に形成された開口を埋め込むゲート電極と
を含み、
前記第１の膜は、前記化合物半導体層との界面で負帯電状態又は非帯電状態にあると共に、
前記第２の膜は、前記第１の膜との界面で正帯電状態にあることを特徴とする高周波増幅器。
【符号の説明】
【００８１】
１  ＳｉＣ基板
２  化合物半導体層
２ａ  バッファ層
２ｂ  電子走行層
２ｃ  中間層
２ｄ  電子供給層
２ｅ  キャップ層
３  素子分離構造
２Ａ，２Ｂ  電極溝
４  ソース電極
５  ドレイン電極
６  第１の膜
７  第２の膜
７ａ，１２  開口
８  ゲート電極
９ａ，９ｂ，１０ａ，１０ｂ  コンタクト孔
１１  第３の膜
２１  一次側回路
２２  二次側回路
２３  トランス
２４  交流電源
２５  ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ  スイッチング素子
３１  ディジタル・プレディストーション回路
３２ａ，３２ｂ  ミキサー
３３  パワーアンプ
【図１】
0005724339.tif 000002
【図２】
0005724339.tif 000003
【図３】
0005724339.tif 000004
【図４】
0005724339.tif 000005
【図５】
0005724339.tif 000006
【図６】
0005724339.tif 000007
【図７】
0005724339.tif 000008
【図８】
0005724339.tif 000009