(57)【特許請求の範囲】
【請求項１】
半導体基板と、半導体振動膜と、前記半導体基板の一方の表面と前記振動膜との間に間隙が形成される様に前記振動膜を支持する振動膜支持部と、で形成されるセル構造を１つ以上有するエレメントを複数有する電気機械変換装置の作製方法であって、
第一の半導体基板の一方の表面上に第一の絶縁層を形成し、前記第一の絶縁層に間隙を形成する工程と、
第二の半導体基板を前記第一の絶縁層に接合する工程と、
前記第二の半導体基板を薄化し半導体膜を形成する工程と、
前記第一の半導体基板と前記第一の絶縁層と前記半導体膜とに貫通孔を形成する工程と、
前記貫通孔側壁に第二の絶縁層を形成する工程と、
前記第二の絶縁層に導体を形成する工程と、
前記半導体膜を分割して分割個所を形成し、複数のエレメントを形成する工程と、
を有し、
前記第二の絶縁層を形成する工程の前に、前記半導体膜に保護膜を形成することを特徴とする電気機械変換装置の作製方法。
【請求項２】
前記導体を形成する工程の後に前記保護膜を除去する工程を行うことを特徴とする請求項１に記載の電気機械変換装置の作製方法。
【請求項３】
前記保護膜が窒化シリコン膜であることを特徴とする請求項１又は２に記載の電気機械変換装置の作製方法。
【請求項４】
半導体基板と、半導体振動膜と、前記半導体基板の一方の表面と前記振動膜との間に間隙が形成される様に前記振動膜を支持する振動膜支持部と、で形成されるセル構造を１つ以上有するエレメントを複数有する電気機械変換装置の作製方法であって、
第一の半導体基板の一方の表面上に第一の絶縁層を形成し、前記第一の絶縁層に間隙を形成する工程と、
第二の半導体基板を前記第一の絶縁層に接合する工程と、
前記第一の半導体基板に貫通孔を形成する工程と、
前記貫通孔側壁に第二の絶縁層を形成する工程と、
前記第二の絶縁層に導体を形成する工程と、
前記第二の半導体基板を薄化し半導体膜を形成する工程と、
前記半導体膜を分割して分割個所を形成し、複数のエレメントを形成する工程と、
を有し、
前記第二の半導体基板を前記第一の絶縁層に接合する工程の前に、前記貫通孔と前記第二の絶縁層を形成し、
前記第二の半導体基板を前記第一の絶縁層に接合する工程の後に、前記導体を形成することにより、前記導体を前記半導体膜と電気的に接続することを特徴とする電気機械変換装置の作製方法。
【請求項５】
前記間隙を形成する工程の前に、前記第二の絶縁層を形成することを特徴とする請求項４に記載の電気機械変換装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波変換素子などとして用いられる静電容量型トランスデューサアレイなどの電気機械変換装置及びその作製方法に関する。
【背景技術】
【０００２】
従来、マイクロマシニング技術によって製造される微小機械部材はマイクロメータオーダの加工が可能であり、これらを用いて様々な微小機能素子が実現されている。この様な技術を用いた静電容量型トランスデューサ（ＣＭＵＴ；Ｃａｐａｃｉｔｉｖｅ
Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒ）は、圧電素子の代替品として研究されている。この様なＣＭＵＴによると、振動膜の振動を用いて超音波を送信、受信することができ、特に液中において優れた広帯域特性を容易に得ることができる。
【０００３】
上記技術に関して、基板上に窒化シリコン膜を形成し振動膜として用い、振動膜上の電極或いは基板上に形成した電極のどちらか一方を基板下面に引き出した静電容量型トランスデューサアレイが存在する（特許文献１参照）。また、シリコン基板上に接合等により形成した単結晶シリコン振動膜を用いる静電容量型トランスデューサアレイが存在する（特許文献２参照）。本構成では、単結晶シリコン振動膜を有するシリコン膜を共通電極とし、シリコン基板を分割して、分割したシリコン基板を信号取り出し電極として用いて、静電容量型トランスデューサアレイを構成する。更に、デバイス剛性を向上するために、信号取り出し電極の周囲にフレーム構造を有している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３９２４４６６号
【特許文献２】米国特許公開２００８／００４８２１１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
シリコン基板上に単結晶シリコン振動膜を接合等により形成した静電容量型トランスデューサアレイにおいては、シリコン基板を分割し、信号取り出し電極として用いることができる。その場合、シリコン基板を分割しているので、トランスデューサアレイの剛性が低下し、実装時の熱応力等により、破壊されることがある。また、振動膜の電極からの電気信号を貫通配線を経由してシリコン基板裏面に引き出すことができる。その場合、貫通配線形成時に、絶縁材料や裏面に引き出すための貫通配線材料が振動膜上に堆積することがある。また、例えば、貫通孔を熱酸化する際に単結晶シリコン振動膜も酸化されてしまうこともある。これにより、振動膜の厚みバラツキや応力が発生することがある。また、配線のための導体としてポリシリコンを用いた場合に単結晶シリコン振動膜上にもポリシリコンが堆積し、振動膜の厚みバラツキや応力発生につながることもある。このような振動膜の厚みバラツキや応力発生により、振動膜のバネ定数バラツキや撓みバラツキが発生し、トランスデューサのセルを含むエレメント間の均一性が低下する。そのため、静電容量型トランスデューサアレイのエレメント間の性能バラツキが大きくなることがある。
【課題を解決するための手段】
【０００６】
上記課題に鑑み、本発明の電気機械変換装置は、半導体基板と、半導体振動膜と、前記基板の一方の表面と前記振動膜との間に間隙が形成される様に前記振動膜を支持する振動膜支持部と、で形成されるセル構造を１つ以上有するエレメントを複数有する。複数の前記エレメントは、前記振動膜を含む半導体膜の分割個所で電気的に分割される。また、前記エレメントは、前記支持部を含む第一の絶縁層と前記基板とを貫通する貫通孔内に形成された、前記振動膜を含む半導体膜と電気的に接続する導体と、前記導体と前記基板との間を絶縁する第二の絶縁層を有する。
【０００７】
また、上記課題に鑑み、本発明の電気機械変換装置の第一の作製方法は、次の工程を有する。第一の半導体基板の一方の表面上に第一の絶縁層を形成し、前記第一の絶縁層に間隙を形成する工程。第二の半導体基板を前記第一の絶縁層に接合する工程。前記第二の半導体基板を薄化し半導体膜を形成する工程。前記第一の半導体基板と前記第一の絶縁層と前記半導体膜とに貫通孔を形成する工程。前記貫通孔側壁に第二の絶縁層を形成する工程。前記第二の絶縁層に導体を形成する工程。前記半導体膜を分割して分割個所を形成し、複数のエレメントを形成する工程。そして、前記第二の絶縁層を形成する工程の前に、前記半導体膜に保護膜を形成する。
【０００８】
また、上記課題に鑑み、本発明の電気機械変換装置の第二の作製方法は、次の工程を有する。第一の半導体基板の一方の表面上に第一の絶縁層を形成し、前記第一の絶縁層に間隙を形成する工程。第二の半導体基板を前記第一の絶縁層に接合する工程。前記第一の半導体基板に貫通孔を形成する工程。前記貫通孔側壁に第二の絶縁層を形成する工程。前記第二の絶縁層に導体を形成する工程。前記第二の半導体基板を薄化し半導体膜を形成する工程。前記半導体膜を分割して分割個所を形成し、複数のエレメントを形成する工程。そして、前記接合する工程の前に、前記貫通孔と前記第二の絶縁層を形成し、前記接合する工程の後に、前記導体を形成することにより、前記導体を前記半導体膜と電気的に接続する。
【発明の効果】
【０００９】
本発明の電気機械変換装置は、振動膜を含む半導体膜との電気的接続のための貫通配線を半導体基板の反対側へ引き出す形態であって、基板を分割する形態でないので、装置の剛性を低下させずに済む。また、こうした構成の電気機械変換装置は、上述した本発明の作製方法により、半導体基板の一方の表面側に、厚みバラツキが小さく残留応力の少ない単結晶シリコンなどの半導体材料を主材料とした振動膜を形成して作製することができる。これにより、振動膜のバネ定数バラツキ、撓みバラツキが低減し、エレメント間の均一性が高く、送受信性能のバラツキが低減した電気機械変換装置を提供することができる。
【００１０】
また、本発明の電気機械変換装置の第一の作製方法では、振動膜を含む半導体膜との電気的接続のための貫通配線を形成する。これによって、剛性の高い電気機械変換装置を容易に作製できる。また、貫通孔に絶縁膜を形成する前に、振動膜を含む半導体膜上に保護層を形成するので、貫通配線形成時に、振動膜が露出していなく、振動膜直上に、絶縁層材料が堆積するのを防止することができる。これによって、振動膜のバネ定数バラツキ、撓みバラツキを低減できるので、性能均一性の高い電気機械変換装置を提供できる。ここで、配線のための導体材料としてポリシリコン等を用いる場合、振動膜上に導体材料が堆積するのを防止するために、貫通孔内の絶縁膜上に導体を形成する際にも保護膜で振動膜上を保護しておくことが好ましい。また、本発明の電気機械変換装置の第二の作製方法では、振動膜を含む半導体膜の裏面と電気的接続をとるための貫通配線を形成する。これによって、剛性の高い電気機械変換装置を容易に作製できる。また、貫通配線形成時に、振動膜が露出していないので、振動膜直上に、貫通配線形成に用いられる絶縁層材料、導体材料が堆積するのを防止することができる。これによって、振動膜のバネ定数バラツキ、撓みバラツキを低減できる。更に、液中で使用した場合、電気機械変換装置表面に貫通孔がないため、電気機械変換装置裏面への液の浸入を防止することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明による電気機械変換装置である静電容量型トランスデューサアレイの実施形態及び実施例１を説明するための図である。
【図２】本発明による電気機械変換装置である静電容量型トランスデューサアレイの実施例２を説明するための断面図である。
【図３】本発明による電気機械変換装置である静電容量型トランスデューサアレイの作製方法の実施形態及び実施例３を説明するための断面図である。
【図４】本発明による電気機械変換装置である静電容量型トランスデューサアレイの作製方法の他の実施形態及び実施例４を説明するための断面図である。
【発明を実施するための形態】
【００１２】
本発明の電気機械変換装置は、複数のエレメントが、振動膜を含む半導体膜を分割することで電気的に分割される。そして、各エレメントが、各半導体膜との電気的接続のための貫通配線を有する。貫通配線は、共通電極である基板の裏面側へ引き出される。よって、各エレメントに対応して基板を分割する必要がないので装置の機械強度を維持することができる。また、本発明の電気機械変換装置の第一及び第二の作製方法は、振動膜となる半導体膜が露出した状態で、貫通配線を構成する絶縁層を形成しない様にして、振動膜直上に、絶縁層材料が堆積するのを防止することを特徴とする。こうした考え方に基づき、本発明の電気機械変換装置及びその作製方法は、上記課題を解決するための手段のところで述べた様な基本的な構成を有する。
【００１３】
以下に、本発明の実施の形態について図１を用いて説明する。図１（ａ）は、本発明による電気機械変換装置の一実施形態に係る静電容量型トランスデューサアレイの上面図であり、図１（ｂ）は、図１（ａ）のＡ−Ｂ断面図である。図１（ｃ）は、本実施形態の下面図である。本実施形態は、複数のセル構造１と貫通配線２を有するエレメント３を複数有している。図１（ａ）では、４つのエレメント３のみ記載しているが、エレメント数は幾つでも構わない。また、エレメント３は、１５個のセル構造１から構成されているが、セル構造の個数は幾つであっても構わない。エレメント３は、セル構造１を１つ以上有すればよい。
【００１４】
セル構造１は、半導体振動膜である単結晶シリコン振動膜４、間隙５、単結晶シリコン振動膜４を支持する振動膜支持部６、及び半導体基板であるシリコン基板７で構成されている。単結晶シリコン振動膜４は、積層成膜した振動膜（例えば、窒化シリコン膜）と比較して、残留応力が殆どなく、厚みバラツキも小さく、振動膜のバネ定数のバラツキが小さい。そのため、エレメント間、セル構造間の性能バラツキが小さい。振動膜支持部６は、絶縁体が望ましく、酸化シリコン、窒化シリコン等である。絶縁体でない場合は、シリコン基板７と単結晶シリコン振動膜４との絶縁を行うため、シリコン基板７上に絶縁層を形成する必要がある。後述する様に、シリコン基板７は、複数のエレメントの共通電極として用いるため、オーミックを取り易い様に低抵抗基板であることが望ましい。その抵抗率は０．１Ωｃｍ以下が良い。オーミックとは、電流の方向と電圧の大きさに依らず抵抗値が一定であることである。
【００１５】
貫通配線２は、貫通孔８、導体１０（配線として機能）、及び導体１０とシリコン基板７間を絶縁する絶縁層９で構成されている。貫通孔８は、振動膜支持部６を含む第一の絶縁層と半導体基板７とを貫通している。絶縁層９は、導体１０とシリコン基板７との絶縁を行うため、貫通孔８側壁に均一に形成される必要がある。また、シリコン基板７と導体１０との間の静電容量は、寄生容量となり静電容量型トランスデューサのノイズ源となるため、なるべく絶縁層９を厚くして静電容量を低減するほうが送信、受信性能を高くできる。従って、絶縁層９は、１μｍ以上の膜厚が形成可能で、均一に絶縁層を形成可能な、熱酸化による酸化シリコン或いはＴＥＯＳ（テトラエトキシシラン）膜による酸化シリコンが望ましい。導体１０も、単結晶シリコン振動膜４を有する半導体膜であるシリコン膜１２とシリコン基板７裏面とを、貫通孔８を通して接続するため、均一性高く形成できる材料が望ましい。従って、不純物がドープされたポリシリコン等が望ましい。ポリシリコンの場合、不純物濃度を変更することによって抵抗率を変えることができるので、オーミックが取り易い。
【００１６】
以上の様に、単結晶シリコン振動膜を有するシリコン膜１２とシリコン基板７裏面とを貫通孔８を通して電気的に接続するためには、貫通孔８は、少なくともシリコン膜１２の裏面からシリコン基板７の裏面まで繋がっている構造にしなければならない。また、貫通孔８が段差を有している場合、導体とシリコン基板との間の短絡、導体の断線を引き起こし易い。従って、貫通孔側壁は段差のない形状が望ましい。また、貫通孔に絶縁体或いは導体を形成し易い様に、貫通孔をテーパ状に形成することもできる。特に、シリコン基板７の電極を引き出す側の貫通孔直径が、シリコン膜１２側の直径より大きいテーパ形状にすることによって、エレメント内のセル構造数を増やすこともでき、送信、受信感度を向上できる。
【００１７】
複数のエレメント３は、分割個所（溝）１１において互いに電気的に分割されている。電気的分割溝は、シリコン膜１２を分割個所１１においてエッチングして形成することができる。この構成によって、静電容量型トランスデューサアレイの各エレメント３の電気信号を裏面に引き出すことができる。
【００１８】
本実施形態の駆動原理を説明する。複数のエレメント３は、共通のシリコン基板７上に形成されており、これを共通の電極として用いることができる。また、複数のエレメントは、分割個所１１で電気的に互いに絶縁されているため、各エレメントからの電気信号をシリコン基板７の裏面に分離して引き出すことができる。静電容量型トランスデューサアレイで超音波を受信する場合、図示しない電圧印加手段で、直流電圧をシリコン基板７に印加しておく。超音波を受信すると、単結晶シリコン振動膜４が変形するため、単結晶シリコン振動膜４とシリコン基板７との間の間隙５の距離が変わり、静電容量が変化する。この静電容量変化によって、導体１０に電流が流れる。この電流を電流−電圧変換素子（不図示）によって電圧として、超音波を受信することができる。また、シリコン基板７に直流電圧と交流電圧を印加し、静電気力によって、単結晶シリコン振動膜４を振動させることができる。これによって、超音波を送信できる。
【００１９】
本実施形態の静電容量型トランスデューサは、単結晶シリコン振動膜４を有するシリコン膜１２を分割してエレメント３を電気的に分割し、シリコン基板７を共通電極として用いる。本構成では、シリコン基板が溝などによって分割されていないので、静電容量型トランスデューサアレイの剛性を高めることができ、実装等により応力が印加されても破壊されることを防止できる。また、積層して作製する振動膜、例えば窒化シリコン膜を振動膜として用いた静電容量型トランスデューサと比較して、単結晶シリコン振動膜を用いることにより、膜厚制御が容易になり、残留応力が少ない。また、後述の作製方法で説明する様に、単結晶シリコン振動膜上に残留応力の大きな材料が堆積せず、振動膜の主材料が残留応力の少ない単結晶シリコンとできる。従って、振動膜のバネ定数のバラツキ、振動膜の撓みバラツキを低減できるので、セル構造間、エレメント間の性能バラツキが非常に小さくでき、送信、受信特性を安定にすることができる。
【００２０】
また、後述の作製方法で説明する様に、振動膜支持部と間隙を作製して、他の基板の接合によって作製することができるため、単結晶シリコン振動膜とシリコン基板との距離バラツキを低減できる。従って、セル構造内、エレメント間の受信、送信の感度バラツキを低減することができる。また、本構造では、単結晶シリコン振動膜を有するシリコン膜を段差の少ない垂直な貫通配線を用いて、裏面に引き出しているため、貫通配線を構成する絶縁層或いは導体の形成時の段差等による短絡、断線を防ぐことができる。
【００２１】
また、図１（ｃ）に図示する様に、シリコン基板７の裏面に形成される絶縁層９は、裏面全体に形成されず、分割されている構成とできる。従って、絶縁層の有する応力によってシリコン基板全体が撓むことを防止できる。シリコン基板全体が撓んでいる場合、単結晶シリコン振動膜を形成するシリコン膜１２とシリコン基板７とを接合することが難しくなるため、接合不良が発生し易い。従って、本構成では、接合不良を低減することができる。また、エレメント間の撓みバラツキも低減できるため、受信時の各エレメントにおいて、測定対象物とエレメントとの距離バラツキを低減することができる。更に、送信時の各エレメントから発生する超音波の焦点位置のバラツキを低減することができる。
【００２２】
後述する様に、単結晶シリコン振動膜を有するシリコン膜の裏面で配線用の導体と接続する構成とすることもできる（図２参照）。この構成では、振動膜側に貫通孔が形成されないため、液中等で使用しても、裏面側に液が侵入することを防止できる。また、単結晶シリコン振動膜を有するシリコン膜１２の裏面と導体１０が接触する構造であるため、シリコン膜１２と導体１０との電気的導通がとり易い構造である（後述する実施例２参照）。
【００２３】
図３を用いて、本実施形態の作製方法を説明する。図３は、静電容量型トランスデューサアレイの断面図であり、図１とほぼ同様の構成を示す。図３（ａ）に示す様に、第一の半導体基板である第一のシリコン基板３０の一方の表面上に第一の絶縁層３１を形成し、絶縁層３１中に間隙３２を形成する。第一のシリコン基板３０の抵抗率は、０．１Ω・ｃｍ以下程度が望ましい。絶縁層３１は、本工程の後工程において、単結晶シリコン振動膜４３を形成するための第二のシリコン基板３３との直接接合を実施する場合、熱酸化による酸化シリコン膜が望ましい。直接接合では、接合される基板の高い平坦性、低い表面粗さなどが必要であり、熱酸化による酸化シリコン膜は、平坦性が高く、基板の表面粗さを増大させない材料であり、直接接合が容易なためである。樹脂等で接合する場合は、他の絶縁層でも構わない。例えば、窒化シリコン等の絶縁層でもよい。
【００２４】
次に、図３（ｂ）に示す様に、第一の絶縁層３１上に、単結晶シリコン振動膜４３を形成するための第二の半導体基板である第二のシリコン基板３３を接合し、薄化を行う。単結晶シリコン振動膜を形成する半導体膜であるシリコン膜は、数μｍ以下が望ましい。そのため、第二のシリコン基板３３を樹脂或いは直接接合により接合し、エッチング或いはグラインディング、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を行って、薄化を行う。図３（ｂ）に図示する様に、本工程で、単結晶シリコン振動膜４３を形成する第二のシリコン基板３３として、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板を用いることができる。ＳＯＩ基板は、シリコン基板（ハンドル層）３６と表面シリコン層（活性層）３４の間に酸化シリコン層（ＢＯＸ（ｂｕｒｉｅｄ  ｏｘｉｄｅ）層）３５を挿入した構造の基板である。ＳＯＩ基板を用いた場合は、ＳＯＩ基板の活性層を、単結晶シリコン振動膜４３を有するシリコン膜３４として用いることができるため、活性層側を接合する。ＳＯＩ基板の活性層は、低い厚みバラツキで作製できるため、単結晶シリコン振動膜の厚みバラツキを低減できる。従って、静電容量型トランスデューサの振動膜のバネ定数バラツキを低減することができるので、送信、受信時の周波数バラツキを低減できる。
【００２５】
ＳＯＩ基板の薄化は、ハンドル層３６、ＢＯＸ層３５を除去することによって行う。ハンドル層の除去は、グラインディング、ＣＭＰ、エッチングで行うことができる。また、ＢＯＸ層の除去は、酸化膜のエッチング（ドライエッチングやフッ酸）により実施することができる。フッ酸の様なウェットエッチングは、シリコンがエッチングされることを防止できる。よって、エッチングによる単結晶シリコン振動膜の厚みバラツキを低減できるため、より望ましい。また、単結晶シリコン振動膜を形成する第二のシリコン基板として、ＳＯＩ基板を用いない場合、バックグラインディング、ＣＭＰによって、この基板を２μｍ程度まで削ればよい。
【００２６】
次に、図３（ｃ）に示す様に、単結晶シリコン振動膜を有するシリコン膜３４上に保護膜３８を形成する。本工程の後工程で実施する貫通配線形成の際に絶縁層や導体の形成を行う時に、保護膜３８は、単結晶シリコン振動膜上に、その絶縁層や導体が直接接触しない様にするためである。ただし、貫通孔３９を形成した後に保護膜３８を形成してよい。次に、図３（ｄ）に示す様に、貫通孔３９を形成し、第二の絶縁膜４０を形成する。貫通孔３９は、単結晶シリコン振動膜を有するシリコン膜３４との電気接続をとるための配線を第一のシリコン基板３０の裏面側に引き出すための経路である。また、絶縁層４０は、図３（ｅ）に図示する様に、半導体膜３４に電気的に接続する導体４１（配線として機能）と第一のシリコン基板３０を絶縁するためのものである。本工程で、図３（ｃ）に示す様に、絶縁層４０形成前に保護膜３８を形成する。これにより、絶縁層４０或いは導体４１が単結晶シリコン振動膜４３上に直接堆積されない。従って、絶縁層４０或いは導体４１が保護膜３８を介して単結晶シリコン振動膜４３上に形成され、これを本工程の後工程で除去する場合、単結晶シリコン振動膜４３をエッチングせずに除去することができる。ただし、導体４１として金属等を用いた場合は、ポリシリコンに比べてエッチングしやすいため、保護膜を除去した後、導体４１を形成してもよい。この様に、本作製方法では、絶縁膜４０を形成する工程の前に、半導体膜３４上に保護膜３８を形成することを特徴とする。そして好ましくは、導体４１を形成する工程の後に保護膜３８を除去する工程を行う。これによって、単結晶シリコン振動膜４３の厚みバラツキの発生を防止できる。
【００２７】
本保護層としては、酸化シリコン膜、或いは酸化シリコン膜上に窒化シリコン膜を形成した二層構造が望ましい。絶縁膜として、熱酸化による酸化シリコン膜を用いる場合、単結晶シリコン振動膜は酸化されてしまい、厚みバラツキが発生する。熱酸化によって形成される酸化シリコン膜では、シリコン表面が所望の成膜量の４０％程度酸化されることによって、形成される。従って、保護膜として、熱酸化されない材料である窒化シリコン膜が良い。更に、単結晶シリコン振動膜上に形成された膜を除去するときに、単結晶シリコン振動膜がエッチングされると、厚みバラツキが発生するので、振動膜のバネ定数バラツキや、振動膜の撓みバラツキが発生する。従って、単結晶シリコン振動膜がエッチングされないフッ酸等のウェットエッチングが望ましいので、酸化シリコン膜を単結晶シリコン振動膜直上に形成しておくことが望ましい。これによって、単結晶シリコン振動膜の厚みバラツキを発生させずに、振動膜を形成することができる。
【００２８】
貫通孔は、貫通孔側壁に段差の少ない構造が良い。貫通孔側壁に段差がある場合、絶縁層や導体の形成時に短絡、断線が発生し易い。従って、絶縁層と貫通孔側壁に段差が少ない構造が望ましい。また、貫通孔に絶縁体或いは導体を形成し易い様に、貫通孔をテーパ状に形成することもできる。特に、シリコン基板７の電極を引き出す側の貫通孔直径がシリコン膜３４側の直径より大きいテーパ形状にすることによって、エレメント内のセル構造数を増やすこともできる。
【００２９】
また、絶縁層は、熱酸化による酸化シリコン膜或いはＴＥＯＳ膜が望ましい。これらは、貫通孔側壁に均一に形成し易く、厚みが１μｍ以上の絶縁層の成膜が容易である。本材料によって、導体とシリコン基板との短絡、断線を容易に防止できると共に、導体と第一のシリコン基板３０間の寄生容量を低減できる。よって、送信、受信性能の劣化を防止することができる。
【００３０】
次に、図３（ｅ）に示す様に、シリコン膜３４と導体４１との電気的接続のためのコンタクト部分だけ保護膜をエッチングし、導体４１を、半導体基板３０の表面側、貫通孔内、及び半導体基板３０の裏面に設けられた絶縁層４０上に形成する。その後、単結晶シリコン振動膜４３を有するシリコン膜３４上に堆積した導体、絶縁層、保護膜、及び第一のシリコン基板３０裏面の絶縁層、導体の一部をエッチングによって除去する。上述した様に、これによって、単結晶シリコン振動膜の厚みバラツキ、応力等を発生せずに、単結晶シリコン振動膜４３を露出させることができる。ただし、本発明においては、上述したようにシリコン膜３４と導体４１との電気的接続に関しては、コンタクト部分の保護膜をエッチングする形態に限られない。例えば、貫通孔内に導体４１を形成する際、保護膜上に導体４１を形成した後、振動膜上の導体、絶縁層、保護膜を除去し、Ａｌ等の導体を振動膜上に再度設けることで、シリコン膜３４と配線部分の導体４１とのコンタクトをとることもできる。
【００３１】
次に、図３（ｆ）に示す様に、シリコン膜３４を分割個所４２で分割する。これによって、複数のエレメントを電気的に互いに分離することができる。この作製方法で作製した静電容量型トランスデューサアレイは、単結晶シリコン振動膜４３の厚みバラツキやバネ定数のバラツキを低減し、性能バラツキの小さなものに容易にできる。また、シリコン基板３０を分割しないで貫通配線により２Ｄ（２次元）アレイを形成しているので、剛性を低下させずに静電容量型トランスデューサアレイを作製することができる。こうして作製されたセル構造において、間隙３２上の単結晶シリコン振動膜４３は、振動膜支持部４５により振動可能に支持されている。
【００３２】
図４を用いて、他の実施形態の作製方法を説明する。図４は、静電容量型トランスデューサアレイの断面図であり、図１とほぼ同様の構成を示す。本実施形態では、図４（ａ）に示す様に、第一の半導体基板である第一のシリコン基板５０に貫通孔５１を形成し、第二の絶縁層５２を形成する。第一のシリコン基板５０の表面側は、半導体膜である単結晶シリコン振動膜６１を形成するための第二の半導体基板である第二のシリコン基板５５を接合するので、平坦性を維持する必要がある。従って、貫通孔５１を形成する前に、シリコン基板５０上に、図示しない保護層を形成した後、貫通孔５１を形成し、第二の絶縁層５２を形成し、第一のシリコン基板５０の表面の絶縁層、保護層を除去する。これによって、第一のシリコン基板５０の表面の粗さを増大させずに、図４（ａ）に示す様な構造を作製することができるので、第二のシリコン基板５５を容易に接合できる。
【００３３】
絶縁層５２は、上述した様に、熱酸化による酸化シリコン或いはＴＥＯＳ膜が望ましい。また、保護層は、酸化シリコン膜、或いは酸化シリコン膜上に窒化シリコン膜を形成した二層構造が望ましい。絶縁膜５２として、熱酸化による酸化シリコン膜を用いる場合、第一のシリコン基板は酸化されてしまい、表面粗さが増大する。従って、保護層は、熱酸化されない材料である窒化シリコン膜が良い。更に、第一のシリコン基板５０上に形成された絶縁層をエッチングにより除去するときに、第一のシリコン基板５０がエッチングされ、表面粗さが増大すると接合不良の要因となり易い。従って、エッチングされないフッ酸等のウェットエッチングが望ましいので、酸化シリコン膜をシリコン基板直上に形成しておくことが望ましい。
【００３４】
また、本工程において、第一のシリコン基板５０の裏面に形成されている絶縁層５２をパターニングし、分割しておくことができる（図４（ｅ）及び図１（ｃ）参照）。これによって、接合前の第一のシリコン基板５０の撓みを低減することができるので、接合が容易になり、接合不良が発生しにくくなる。
【００３５】
次に、図４（ｂ）に示す様に、第一のシリコン基板５０の一方の表面上に第一の絶縁層５４を形成し、間隙５３を形成する。その後、図４（ｃ）に示す様に、第一の絶縁層５４上に、単結晶シリコン振動膜６１を形成するための第二のシリコン基板５５を接合する。本工程の接合は、前述した様に、直接接合でも樹脂等による接合でも構わない。接合後に貫通孔を形成し、絶縁層を形成すると、単結晶シリコン振動膜を有するシリコン膜の下面にも絶縁層が形成され、導体と単結晶シリコン振動膜を有するシリコン膜の電気的接続が困難になる。従って、本作製方法の様に、貫通孔と絶縁層を形成後、接合することにより、容易に、単結晶シリコン振動膜６１を有するシリコン膜５６と導体５９との電気的接続が可能となる。
【００３６】
次に、図４（ｄ）に示す様に、導体５９を形成する。本工程の導体５９の形成によって、単結晶シリコン振動膜６１を有するシリコン膜５６の電気信号を、貫通孔を通して第一のシリコン基板５０の裏面に取り出すことができる。また、単結晶シリコン振動膜６１を有するシリコン膜５６の裏面と導体５９が接触する構造であるため、シリコン膜５６と導体５９との電気的導通がとり易い構造である。
【００３７】
更に、図４（ｅ）に示す様に、単結晶シリコン振動膜６１を形成する第二のシリコン基板５５を薄化する。前述した様に、薄化は、エッチング、グラインディング、ＣＭＰ等によって行い、裏面をパターニングすることができる。また、上述した様に、ＳＯＩ基板のハンドル層５８、ＢＯＸ層５７を除去することによって行うこともできる。次に、単結晶シリコン振動膜６１を有するシリコン膜５６を分割個所６４で分割する。これによって、エレメントを電気的に分離することができる。
【００３８】
第二のシリコン基板５５の薄化は、静電容量型トランスデューサ作製工程の中で、最後にするのが望ましい。なぜなら、単結晶シリコン振動膜６１は、１μｍ程度の厚みである。よって、第二のシリコン基板５５の薄化後、加熱が必要な工程や、単結晶シリコン振動膜６１が形成されているシリコン基板５０の反対面側を加工する工程を実施すると、単結晶シリコン振動膜６１が破壊される可能性があるためである。本静電容量型トランスデューサアレイの作製方法では、第二のシリコン基板５５の薄化工程の後に、熱履歴が加わる工程や、シリコン基板裏面の加工工程はない。従って、単結晶シリコン膜６１の破壊は起こりにくく、静電容量型トランスデューサアレイの製造歩留まりの低下を防止できる。
【００３９】
以上の作製方法では、第二の半導体基板を接合する前に第一の半導体基板に貫通孔を形成することを特徴とする。また、間隙５３を形成する工程の前に、第一の半導体基板５０に貫通孔５１を形成し、第一の半導体基板５０の反対側の表面上と貫通孔側壁に第二の絶縁層５２を形成する。更に、接合工程の後に導体５９を形成し、第一の半導体基板５０の反対側の表面から導体５０を半導体膜５６と電気的に接続する。つまり、単結晶シリコン振動膜６１が露出している状態で絶縁層や導体を形成しないので、単結晶シリコン振動膜の厚みバラツキやバネ定数バラツキを低減し、性能バラツキの小さな静電容量型トランスデューサアレイを容易に作製することができる。更に、貫通孔が静電容量型トランスデューサ表面に形成されていないため、液中で使用した場合に、裏面への液の侵入を防止することができる。
【００４０】
以下、より具体的な実施例を挙げて本発明を詳細に説明する。
（実施例１）
実施例１の静電容量型トランスデューサアレイの構成を、上記最初の実施形態の説明で用いた図１を用いて説明する。本実施例も、複数のセル構造１と貫通配線２を有するエレメント３を複数有している。図１では、４つのエレメントのみを記載しているが、エレメント数は幾つでも構わない。
【００４１】
セル構造１は、１μｍ厚さの単結晶シリコン振動膜４、間隙５、抵抗率が０．０１Ωｃｍの単結晶シリコン振動膜４を支持する振動膜支持部６、及びシリコン基板７で構成されている。シリコン基板７は、厚さが３００μｍで、抵抗率が０．０１Ωｃｍである。図１のセル構造１の形状は円形であるが、形状は四角形、六角形等でも構わない。単結晶シリコン振動膜４は単結晶シリコンが主材料であり、その上に残留応力の大きな層が形成されていないので、エレメント間の均一性が高く、送受信性能のバラツキを低減できる。単結晶シリコン振動膜４の導電特性を向上するため、２００ｎｍ程度の薄いアルミ等を成膜することもできる。本構成では、単結晶シリコン振動膜４は、直径が３０μｍの円形である。
【００４２】
振動膜支持部６は、酸化シリコンであり、高さは５００ｎｍであり、間隙５のギャップは２００ｎｍである。貫通配線２は、貫通孔８、導体１０、及び導体１０と貫通孔８の側壁及びシリコン基板７の一部間を絶縁する絶縁層９で構成されている。絶縁層９は、酸化シリコン膜であり、１μｍの膜厚である。導体１０は、不純物がドープされたポリシリコンであり、厚さは２μｍである。直径２０μｍの貫通孔８は、単結晶シリコン振動膜４を有するシリコン膜１２からシリコン基板７の裏面まで繋がっている構造であり、シリコン深掘りエッチングによって形成された垂直に近い形状を有する。貫通孔８は、絶縁体或いは導体によって完全に埋め戻してもよい。完全に埋め戻さない場合、貫通孔８は空隙を有する。完全に埋め戻す場合でも、貫通孔８には空隙が発生することがある。超音波の送受信の際には、空隙により超音波が反射し、ノイズとなることがある。しかし、貫通孔８は、セル構造の直下に配置していないため、貫通孔８に空隙がある場合でも、ノイズによる感度の低下を防止することができる。
【００４３】
エレメント４は、分割個所１１において電気的に分割されている。電気的分割の溝は、単結晶シリコン振動膜を有するシリコン膜１２を分割個所１１においてドライエッチングすることによって形成している。シリコン基板７の裏面には、複数のエレメントの共通電極となるシリコン基板７のオーミックをとり易くするため、図示しない金属を形成する。例えば、チタン／白金／金の積層構造である。同様に、貫通配線２を形成する導体１０のシリコン基板７の裏面側にも、図示しない金属を形成する。
【００４４】
本実施例の静電容量型トランスデューサアレイでの超音波の受信と送信は前述した通りである。液中と同程度の音響インピーダンスを持つ材料の中で、本構成の静電容量型トランスデューサアレイを用いる場合、中心周波数が７ＭＨｚ程度である。また、３ｄＢ周波数帯域（ピーク強度から３ｄＢ以下程度低減した強度を示す周波数の帯域）は２．５ＭＨｚから１１．５ＭＨｚ程度であり、広帯域特性が得られる。
【００４５】
本実施例では、単結晶シリコン振動膜を有するシリコン膜を分割してエレメントを電気的に分割し、シリコン基板を共通電極として用いることができる。本構成によって、静電容量型トランスデューサアレイの剛性を高めることができ、実装等により応力が印加されても破壊されることを防止できる。また、本構造では、単結晶シリコン振動膜を、垂直な貫通配線を用いて裏面に引き出しているため、貫通配線を構成する絶縁膜或いは導体の形成時の段差等による短絡、断線を防ぐことができる。
【００４６】
また、図１（ｃ）に図示する様に、シリコン基板７の裏面に形成される絶縁層９は、裏面全体に形成されず、分割されている。従って、絶縁層の有する応力によってシリコン基板全体が撓むことを防止できる。シリコン基板全体が撓んでいる場合、単結晶シリコン振動膜を有するシリコン膜を接合することが難しいため、接合不良が発生し易い。従って、本構成では、接合不良を低減することができる。また、エレメントの撓みバラツキも低減できるため、受信時の各エレメントにおいて、測定対象物とエレメントとの距離バラツキを低減することができる。更に、送信時の各エレメントから発生する超音波の焦点位置のバラツキを低減することができる。
【００４７】
（実施例２）
実施例２の静電容量型トランスデューサアレイの構成を図２を用いて説明する。図２は、本実施例の静電容量型超音波トランスデューサアレイの断面図である。実施例２の構成は、実施例１と略同様である。
【００４８】
セル構造１は、１μｍ厚さの単結晶シリコン振動膜４、間隙５、単結晶シリコン振動膜４を支持する振動膜支持部６、及びシリコン基板７で構成されている。シリコン基板７は、厚さ３００μｍ、抵抗率が０．０１Ωｃｍである。本構成では、直径が４０μｍの円形である。振動膜支持部６は、酸化シリコンであり、高さは４００ｎｍであり、間隙５のギャップは２００ｎｍである。貫通配線２は、貫通孔８、導体１０、及び導体１０と貫通孔８の側壁及びシリコン基板の一部間を絶縁する絶縁層９で構成されている。絶縁層９は、ＴＥＯＳ膜による酸化シリコン膜であり、１μｍの膜厚である。導体１０は、不純物がドープされたポリシリコンである。導体は、銅などの金属でも構わない。貫通孔８は、単結晶シリコン振動膜４を有するシリコン膜１２の裏面からシリコン基板７の裏面まで繋がっている構造であり、シリコン深掘りエッチングによって垂直に近い形状で形成されている。
【００４９】
本実施例では、単結晶シリコン振動膜４の裏面で導体１０が接続される構成である。この構成では、エレメント３側に貫通孔が形成されないため、液中等で使用しても、裏面側に液が侵入することを防止できる。また、単結晶シリコン振動膜を有するシリコン膜１２の裏面と導体１０が接触する構造であるため、単結晶シリコン振動膜と導体との電気的導通がとり易い構造である。
【００５０】
（実施例３）
実施例３の静電容量型トランスデューサアレイの作製方法を、上記最初の実施形態の説明で用いた図３を用いて説明する。図３（ａ）に示す様に、３００μｍ厚さの第一のシリコン基板３０上に熱酸化によって酸化シリコンの絶縁層３１を形成し、フォトリソグラフィ、エッチングにより、間隙３２を形成する。第一のシリコン基板３０の抵抗率は、０．０１Ω・ｃｍ程度である。
【００５１】
次に、図３（ｂ）に示す様に、第二のシリコン基板３３を接合し、薄化を行う。ここで、第二のシリコン基板３３はＳＯＩ基板である。ＳＯＩ基板の活性層３４の厚みは１μｍであり、ＢＯＸ層３５の厚みは０．４μｍ、ハンドル層３６の厚みは５２５μｍである。ＳＯＩ基板の活性層３４の抵抗率は、０．１Ωｃｍである。厚みバラツキが±５％以下の活性層３４を用い、活性層側を直接接合する。ＳＯＩ基板３３の活性層は、厚みバラツキが小さいため、単結晶シリコン振動膜４３の厚みバラツキを低減することができる。従って、静電容量型トランスデューサの振動膜のバネ定数バラツキを低減することができる。ＳＯＩ基板の薄化は、ハンドル層３６を除去することによって行う。ハンドル層の除去は、バックグラインディング及びアルカリエッチングで行う。
【００５２】
次に、図３（ｃ）に示す様に、単結晶シリコン振動膜４３を有するシリコン膜３４上に保護膜を形成する。保護膜として、ＳＯＩ基板のＢＯＸ層３７を利用するとともに、その上に窒化シリコン膜３８を形成する。本工程の後工程において、絶縁層４０と導体４１の形成を行う時に、保護膜は、単結晶シリコン振動膜４３上に、その絶縁層や導体が直接接触しない様にするためのものである。
【００５３】
次に、図３（ｄ）に示す様に、シリコン深掘りエッチングにより直径２０μｍの貫通孔３９を形成し、熱酸化により酸化膜を絶縁膜４０として形成する。本工程で、図３（ｃ）に示す様に、貫通孔形成前に保護膜３７、３８を形成し、その後、貫通孔３９を形成することにより、絶縁層或いは導体が単結晶シリコン振動膜４３上に直接堆積されない。従って、絶縁層或いは導体が保護膜を介して単結晶シリコン振動膜上に形成され、本工程の後工程で除去する場合、単結晶シリコン振動膜をエッチングせずに、絶縁層や導体を除去することができる。これによって、単結晶シリコン振動膜の厚みバラツキの発生を防止することができる。貫通孔は、その側壁に段差の少ない構造が良い。なぜなら、貫通孔側壁に段差がある場合、絶縁層や導体の形成時に短絡、断線が発生し易いからである。本実施例では、貫通孔は、その側壁に段差が少ない垂直な構造である。
【００５４】
次に、図３（ｅ）に示す様に、シリコン膜３４と導体４１との電気的接続のためのコンタクト部分だけ保護膜をエッチングし、不純物をドープしたポリシリコンを導体４１として成膜する。その後、単結晶シリコン振動膜４３を有するシリコン膜３４上に堆積した導体（コンタクト部分以外の導体）、絶縁層、保護膜を除去する。導体、絶縁層、保護膜の窒化シリコン膜３８は、ドライエッチングにより除去し、ＢＯＸ層（酸化シリコン）３７は、フッ酸により除去する。これによって、単結晶シリコン振動膜４３の厚みバラツキを増大させずに、単結晶シリコン振動膜を露出させることができる。
【００５５】
次に、図３（ｆ）に示す様に、単結晶シリコン振動膜４３を有するシリコン膜３４を分割個所４２で分割する。これによって、各エレメントを電気的に分離することができる。この作製方法で作製した静電容量型トランスデューサアレイは、単結晶シリコン振動膜４３の厚みバラツキやバネ定数バラツキを低減し、性能バラツキの小さなものとして容易に作製することができる。
【００５６】
（実施例４）
実施例４の静電容量型トランスデューサアレイの作製方法を、上記２番目の実施形態の説明で用いた図４を用いて説明する。図４（ａ）に示す様に、第一のシリコン基板５０に、シリコン深掘りエッチングにより貫通孔５１を形成し、熱酸化による酸化シリコンを絶縁膜５２として形成する。第一のシリコン基板５０は、厚さが３００μｍで、抵抗率が０．０１Ωｃｍである。第一のシリコン基板５０の表面側は、単結晶シリコン振動膜６１を形成するための第二のシリコン基板５５を直接接合するので、平坦性を維持する必要がある。貫通孔５１を形成する前に、シリコン基板５０上に保護層（不図示）として、０．１μｍ厚さの熱酸化による酸化シリコンを形成し、その上に０．２μｍの窒化シリコンを形成する。熱酸化による酸化シリコン膜は、第一のシリコン基板５０の表面粗さを増大させない。その後、貫通孔５１を形成し、熱酸化により１μｍ厚さの酸化シリコン膜を絶縁層５２として形成し、シリコン基板５０の表面の絶縁層、保護層を除去する。これによって、表面粗さはＲｍｓ＝０．２ｎｍ以下に維持したまま、第一のシリコン基板５０の表面粗さを増大させずに、図４（ａ）に示す様な構造を作製することができる。よって、他の基板を容易に接合することができ、接合不良による製造歩留まり低下を防止できる。
【００５７】
次に、図４（ｂ）に示す様に、第一のシリコン基板５０上に熱酸化により酸化シリコンを絶縁層５４として形成し、間隙５３を形成する。絶縁層５４の厚さは４００ｎｍであり、間隙５３のギャップは２００ｎｍである。その後、図４（ｃ）に示す様に、単結晶シリコン振動膜６１を形成するための第二のシリコン基板５５を接合する。第二のシリコン基板５５は、ＳＯＩ基板であり、活性層５６の厚さ１μｍ、ＢＯＸ層５７の厚さ０．４μｍ、ハンドル層５８の厚さ５２５μｍである。
【００５８】
次に、図４（ｄ）に示す様に、不純物をドープしたポリシリコンを導体５９として形成する。ポリシリコンの厚みは２μｍである。本工程によって、単結晶シリコン振動膜６１を有するシリコン膜５６の裏面と導体５９を直接接続することができる。従って、単結晶シリコン振動膜６１を有するシリコン膜５６の裏面から、貫通孔５１を通してシリコン基板５０の裏面に電気信号を取り出すことができる。
【００５９】
更に、図４（ｅ）に示す様に、ＳＯＩ基板５５を薄化する。バックグライディング、アルカリによるウェットエッチングによって、ハンドル層５８を除去する。更に、フッ酸によってＢＯＸ層５７を除去する。次に、単結晶シリコン振動膜６１を有するシリコン膜５６を分割個所６４で分割する。これによって、各エレメントを電気的に分離することができる。こうして作製されたセル構造において、間隙５３上の単結晶シリコン振動膜６１は、振動膜支持部６２により振動可能に支持されている。また、シリコン基板５０の裏面の部分６０は、絶縁膜５２と導体５９が除去されている。
【００６０】
以上の様な作製方法によって、単結晶シリコン振動膜の厚みバラツキやバネ定数バラツキを低減し、性能バラツキの小さな静電容量型トランスデューサアレイを容易に作製することができる。更に、貫通孔が静電容量型トランスデューサ表面に形成されていないため、液中で使用した場合に、裏面への液の侵入を防止できる。また、単結晶シリコン振動膜を有するシリコン膜５６の裏面と導体５９が接触する構造であるため、単結晶シリコン振動膜を有するシリコン膜と導体との電気的導通がとり易い構造である。
【符号の説明】
【００６１】
１…セル構造、２…貫通配線、３…超音波トランスデューサ素子（電気機械変換装置）、４…単結晶シリコン振動膜（半導体振動膜）、５…間隙、６…振動膜支持部、７…シリコン基板（半導体基板）、８…貫通孔、９…絶縁層（第二の絶縁層）、１０…導体、１１…分割個所、１２…単結晶シリコン振動膜を含むシリコン膜（振動膜を含む半導体膜、半導体膜）
【図１】
0005677016.tif 000002
【図２】
0005677016.tif 000003
【図３】
0005677016.tif 000004
【図４】
0005677016.tif 000005