(57)【特許請求の範囲】
【請求項１】
ドライバから出力される駆動信号を伝送する制御線と、
前記制御線の伸長方向に沿って配置され、当該制御線を通して供給される前記駆動信号
によって駆動される複数のトランジスタと
を備え、
前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に
応じて、ソース領域及びドレイン領域とゲート電極との間に介在する誘電体の膜厚が異な
り、前記制御線の伸長方向における位置に関係なく、前記駆動信号が遷移するときのソース／ドレインの電圧の変化量が一定になるように前記誘電体の膜厚が設定されている
表示装置。
【請求項２】
前記複数のトランジスタは、画素が行列状に配置されてなる画素アレイ部の画素列毎に
配線された信号線に対して選択的に信号を供給する選択トランジスタである
請求項１に記載の表示装置。
【請求項３】
前記複数のトランジスタは、時系列で入力される信号を複数の信号線に対して時分割にて分配する
請求項２に記載の表示装置。
【請求項４】
前記選択トランジスタは、画素毎に設けられて信号を画素内に書き込む書込みトラン
ジスタである
請求項１に記載の表示装置。
【請求項５】
前記画素は、
前記書込みトランジスタと、
前記書込みトランジスタによって書き込まれた信号を保持する保持容量と、
前記保持容量に保持された前記信号に応じて駆動される電気光学素子とを有する
請求項４に記載の表示装置。
【請求項６】
前記ドライバは、前記複数のトランジスタの配列方向の片側から前記複数のトランジス
タの各々を駆動する
請求項１から請求項５のいずれか１項に記載の表示装置。
【請求項７】
前記ドライバは、前記複数のトランジスタの配列方向の両側から前記複数のトランジス
タの各々を駆動する
請求項１から請求項５のいずれか１項に記載の表示装置。
【請求項８】
ドライバから出力される駆動信号を伝送する制御線と、
前記制御線の伸長方向に沿って配置され、当該制御線を通して供給される前記駆動信号
によって駆動される複数のトランジスタと、
を備え、
前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に
応じて、ソース領域及びドレイン領域とゲート電極との間に介在する誘電体の膜厚が異な
り、前記制御線の伸長方向における位置に関係なく、前記駆動信号が遷移するときのソース／ドレインの電圧の変化量が一定になるように前記誘電体の膜厚が設定されている
表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置及び電子機器に関し、特に、電気光学素子を含む画素が行列状に配置されてなるフラットパネル型（平面型）の表示装置及び当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
フラットパネル型の表示装置として、有機エレクトロルミネッセンス（ＥＬ;Electroluminescence）表示装置、液晶表示装置（ＬＣＤ;liquid crystal display)、プラズマ表示装置（ＰＤＰ;Plasma Display Panel)等が広く知られている。
【０００３】
この種の表示装置は、電気光学素子を含む画素が基板（パネル）上に行列状（マトリクス状）に配置され、画素等を駆動する駆動信号がパネルの片側または両側に配置されたドライバから制御線を通して供給されるようになっている。制御線は、画素行の画素の配列方向（即ち、行方向）に沿って配線されている。
【０００４】
フラットパネル型の表示装置では、パネルが大型化すると、それに伴って制御線の配線長が長くなるため、配線抵抗及び配線容量が増加する。そして、これら配線抵抗及び配線容量による影響により、制御線によって伝送する駆動信号の波形が、制御線の伸長方向におけるドライバからの距離によって異なる。
【０００５】
より具体的には、ドライバから遠い部位では近い部位に比べて、配線抵抗及び配線容量による影響が大きいため駆動信号の波形のなまりがより大きくなる。そのため、ドライバから遠い部位と近い部位とで、駆動信号によるトランジスタの駆動に差が生じる。その対策として、従来は、駆動信号として、正弦波の信号、台形波の信号、あるいは、方形波をなまらせた信号等の基本波からなる信号を用いるようにしていた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−９６５５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の従来技術では、駆動信号として基本波からなる信号を用いているに過ぎないため、駆動信号によるトランジスタの駆動を制御線の伸長方向における位置に関係なく一定に行えるものではない。従って、駆動信号によるトランジスタの駆動を、制御線の伸長方向における位置、換言すれば、ドライバからの制御線の配線距離に関係なく一定に行えることが望まれている。
【０００８】
そこで、本開示は、ドライバから出力される駆動信号によるトランジスタの駆動を、制御線の伸長方向における位置に関係なく一定に行うことが可能な表示装置及び当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本開示は、
ドライバから出力される駆動信号を伝送する制御線と、
前記制御線の伸長方向に沿って配置され、当該制御線を通して供給される前記駆動信号によって駆動される複数のトランジスタと
を備えた表示装置において、
前記制御線の伸長方向における前記ドライバからの距離に応じて、ソース領域及びドレイン領域とゲート電極との間に介在する誘電体の膜厚が異なり、前記制御線の伸長方向における位置に関係なく、前記駆動信号が遷移するときのソース／ドレインの電圧の変化量が一定になるように前記誘電体の膜厚が設定されている
構成を採っている。この表示装置は、各種の電子機器において、その表示部として用いることができる。
【００１０】
複数のトランジスタの各々において、ゲート-ソース／ドレイン間には寄生容量が存在する。そして、制御線を通してゲート電極に与えられる駆動信号が遷移するとき、その遷移タイミングで寄生容量による容量カップリングによってソース／ドレイン電圧が変動する。このときのカップリング量は、ゲート電極に与えられる駆動信号の遷移波形及びゲート-ソース／ドレイン間の寄生容量に依存する。
【００１１】
すなわち、駆動信号の遷移波形が急峻であればカップリング量が大きく、遷移波形が緩やかであれば（なまっていれば）カップリング量が小さい。また、ゲート-ソース／ドレイン間の寄生容量が大きければカップリング量が大きく、当該寄生容量が小さければカップリング量が小さい。ここで、制御線には配線抵抗及び配線容量が存在することから、制御線の伸長方向におけるドライバからの距離によって駆動信号の波形が異なる。従って、複数のトランジスタのゲート−ソース／ドレイン間の寄生容量をドライバからの距離に応じて異ならせることで、制御線の伸長方向におけるドライバからの距離に関係なく、カップリング量をほぼ等しくすることができる。
【発明の効果】
【００１２】
本開示によれば、制御線の伸長方向におけるドライバからの距離に関係なく、カップリング量をほぼ等しくすることができるため、ドライバから出力される駆動信号による複数のトランジスタの駆動を、制御線の伸長方向における位置に関係なく一定に行うことができる。
【図面の簡単な説明】
【００１３】
【図１】本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】本開示が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図４】本開示が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図５】本開示が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図６】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。
【図７】セレクタ駆動方式を採る信号出力回路の構成の一例を示す回路図である。
【図８】スイッチ素子としてトランジスタを用いたセレクタ駆動方式を採る信号出力回路の回路例を示す回路図である。
【図９】選択トランジスタのゲート入力波形がドライバからの距離によって異なることについての説明に供する図である。
【図１０】ドライバからの距離によって異なるカップリング量に起因して生ずる表示画像の輝度ムラの様子を示す図である。
【図１１】セレクタ駆動方式の信号出力回路の選択トランジスタに適用する実施例１についての説明図である。
【図１２】容量カップリングの説明に供する模式図である。
【図１３】制御線の配線抵抗及び配線容量と選択トランジスタのゲート入力波形との関係についての説明に供する図である。
【図１４】選択トランジスタのゲート電圧についてのシミュレーション結果を示す図である。
【図１５】選択トランジスタのソース電圧についてのシミュレーション結果を示す図である。
【図１６】選択トランジスタのゲート波形のトランジェントと選択トランジスタのソース電圧との関係を示す図である。
【図１７】選択トランジスタのゲート波形のトランジェントと択トランジスタのゲート−ソース間の寄生容量との関係を示す図である。
【図１８】ドライバからの配線距離とゲート−ソースオーバーラップ面積との関係を示す図である。
【図１９】書込みトランジスタの寄生容量による容量カップリングに起因する不具合についての説明図である。
【図２０】容量カップリングによる駆動トランジスタのゲート電位の変化を示すタイミング波形図である。
【図２１】画素の書込みトランジスタに適用する実施例２についての説明図である。
【図２２】本開示が適用されるテレビジョンセットの外観を示す斜視図である。
【図２３】本開示が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２４】本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２５】本開示が適用されるビデオカメラの外観を示す斜視図である。
【図２６】本開示が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１４】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本開示が適用される有機ＥＬ表示装置
１−１．システム構成
１−２．基本的な回路動作
１−３．セレクタ駆動方式
１−４．制御線の配線抵抗及び配線容量に起因する不具合
２．実施形態の説明
２−１．実施例１（選択トランジスタの例）
２−２．実施例２（書込みトランジスタの例）
３．適用例
４．電子機器
５．本開示の構成
【００１５】
＜１．本開示が適用される有機ＥＬ表示装置＞
［１−１．システム構成］
図１は、本開示が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【００１６】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）が用いられる。
【００１７】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００１８】
図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００１９】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００２０】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２１】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１1〜３１mと電源供給線３２1〜３２mとが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３1〜３３nが画素列毎に配線されている。
【００２２】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００２３】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、図１に示すように、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２４】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧書込みに際して、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００２５】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光の制御が行なわれる。
【００２６】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。
【００２７】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００２８】
（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００２９】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３０】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。更に、以下に記述するトランジスタや保持容量、有機ＥＬ素子等の結線関係についても、この形態に限られるものではない。
【００３１】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００３２】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００３３】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３４】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の一方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００３５】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。
【００３６】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしているが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであればよい。補助容量２５の他方の電極を固定電位のノードに接続することで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００３７】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００３８】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００３９】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４０】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４１】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００４２】
［１−２．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を基に図４及び図５の動作説明図を用いて説明する。尚、図４及び図５の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。
【００４３】
図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。
【００４４】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００４５】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図４（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００４６】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図４（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから、信号線３３の基準電圧Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。
【００４７】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００４８】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、、図４（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位、即ち、低電位Ｖiniにある。
【００４９】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定する必要がある。
【００５０】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに固定し、かつ、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００５１】
（閾値補正期間）
次に、時刻ｔ13で、図４（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００５２】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００５３】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００５４】
次に、時刻ｔ14で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００５５】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図５（Ｂ）に示すように、信号線３３の電位が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００５６】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００５７】
このとき、有機ＥＬ素子２１は、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量及び補助容量２５に流れ込む。これにより、有機ＥＬ素子２１の等価容量及び補助容量２５の充電が開始される。
【００５８】
有機ＥＬ素子２１の等価容量及び補助容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００５９】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００６０】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用する。換言すれば、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００６１】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００６２】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００６３】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。
【００６４】
（発光期間）
次に、時刻ｔ17で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００６５】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。
【００６６】
このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、換言すれば、保持容量２４に保持されたゲート−ソース間電圧Ｖgsを保ったまま、ゲート電位Ｖg及びソース電位Ｖsが上昇する動作がブートストラップ動作である。
【００６７】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００６８】
そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００６９】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ18で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電圧Ｖofsに切り替わる。
【００７０】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ16−ｔ17の期間において並行して実行される。
【００７１】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
【００７２】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、１水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００７３】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2           ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００７４】
図６（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。図６（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧ＶthがＶth1のときに、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００７５】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００７６】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2     ……（２）
【００７７】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００７８】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図６（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００７９】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に対して、例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【００８０】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図６（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【００８１】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【００８２】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【００８３】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【００８４】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。但し、上述したような閾値補正や移動度補正は、本発明において必須の動作ではなく、上述したような各種補正や発光等も、そのような動作やタイミングに限られるものではない。
【００８５】
［１−３．セレクタ駆動方式］
図１において、表示パネル７０上の信号出力回路６０には、表示パネル７０の外部に設けられる信号源、例えば、データドライバから映像信号の信号電圧Ｖsigと閾値補正処理に用いられる基準電圧Ｖofsとが選択的に供給される。ここでは、理解を容易にするために、映像信号の信号電圧Ｖsigが表示信号として供給される場合の信号出力回路６０について説明する。
【００８６】
信号出力回路６０は、データドライバの出力数（出力端子数）の削減を図るために、周知のセレクタ駆動方式を採用している。セレクタ駆動方式は、データドライバの１つの出力に対して、表示パネル７０上の信号線３３1〜３３nを、複数の信号線を単位（組）として割り当て、データドライバから時系列で出力される信号電圧Ｖsigを、単位となる複数の信号線に対して時分割にて（時間分割的に）分配する駆動方式である。
【００８７】
一般的には、データドライバの出力数と表示パネル７０上の信号線３３1〜３３nの本数とは等しく設定され、データドライバの出力端と表示パネル７０上の信号線３３1〜３３nとは１対１の対応関係をもって接続される。しかし、この構成を採ると、データドライバの出力数がｎ個、当該データドライバの出力端子と表示パネル７０とを電気的に接続する配線がｎ本必要となるとともに、表示パネル７０側の端子数もｎ個必要となるため、システム全体の構成が煩雑になる。
【００８８】
これに対して、セレクタ駆動方式を採用し、データドライバの出力と表示パネル７０上の信号線３３1〜３３nとの関係を１対ｘ（ｘは２以上の整数）の対応関係をもって設定する。そして、データドライバの１つの出力端子に対して割り当てられたｘ本の信号線に対し、当該１つの出力端子から時系列で出力される信号電圧Ｖsigを時分割にて分配する。このセレクタ駆動方式を採用することで、データドライバの出力数、当該データドライバと表示パネル７０との間の配線数、及び、表示パネル７０側の端子数を信号線３３1〜３３nの本数ｎの１／ｘに削減可能になる。
【００８９】
セレクタ駆動方式を採用する際の単位となる信号線の本数ｘ、即ち、時分割数ｘとしては、例えば、ＲＧＢの３つの副画素によってカラー画像の単位となる１つの単位画素を形成する、カラー表示対応の有機ＥＬ表示装置の場合には、ｘ＝３、または、その倍数に設定するのが好ましい。
【００９０】
図７は、セレクタ駆動方式を採る信号出力回路６０の構成の一例を示す回路図である。ここでは、図面の簡略化のために、５行１２列の画素配列として示している。また、ＲＧＢの３つの副画素に対応して時分割数ｘがｘ＝３の場合を例に挙げている。
【００９１】
図７に示すように、信号出力回路６０は、ＲＧＢの副画素の３本の画素列を単位として配置されたセレクタ回路６１1，６１2，６１3，６１4，・・・と、これらセレクタ回路６１1，６１2，６１3，６１4，・・・を駆動するドライバ６２とを有する構成となっている。セレクタ回路６１1，６１2，６１3，６１4，・・・は、ＲＧＢの各副画素に対応した３つのスイッチ素子ＳＷR，ＳＷG，ＳＷBによって構成されている。
【００９２】
セレクタ回路６１1，６１2，６１3，６１4，・・・には、表示パネル７０の外部に設けられる信号源であるデータドライバ８０から時系列の信号ＳＩＧが入力される。具体的には、セレクタ回路６１1には時系列の信号ＳＩＧ(1R/1G/1B)が入力され、セレクタ回路６１2には時系列の信号ＳＩＧ(2R/2G/2B)が入力される。また、セレクタ回路６１3には時系列の信号ＳＩＧ(3R/3G/3B)が入力され、セレクタ回路６１4には時系列の信号ＳＩＧ(4R/4G/4B)が入力される。
【００９３】
セレクタ回路６１1，６１2，６１3，６１4，・・・には、ドライバ６２から各色に対応した選択信号ＳＥＬR，ＳＥＬG，ＳＥＬBが制御線６３R，６３G，６３Bを通して、３つのスイッチ素子ＳＷR，ＳＷG，ＳＷBの駆動信号として供給される。選択信号ＳＥＬR，ＳＥＬG，ＳＥＬBは、例えばＲＧＢの順に１つの画素行（ライン）の単位で順次ドライバ６２から出力される。
【００９４】
セレクタ回路６１1，６１2，６１3，６１4，・・・において、先ず、ドライバ６２から選択信号ＳＥＬRが出力される。これにより、スイッチ素子ＳＷRがオン状態となって、時系列の信号のうちのＲの信号ＳＩＧ(1R)，ＳＩＧ(2R)，ＳＩＧ(3R)，ＳＩＧ(4R)，・・・を選択してＲの画素列の信号線３３1，３３4，３３7，３３10，・・・に書き込む。次に、ドライバ６２から選択信号ＳＥＬGが出力され、スイッチ素子ＳＷGがオン状態となることで、Ｇの信号ＳＩＧ(1G) ，ＳＩＧ(2G)，ＳＩＧ(3G)，ＳＩＧ(4G)，・・・を選択してＧの画素列の信号線３３2，３３5，３３8，３３11，・・・に書き込む。
【００９５】
次に、ドライバ６２から選択信号ＳＥＬBが出力され、スイッチ素子ＳＷBがオン状態となることで、Ｂの信号ＳＩＧ(1B) ，ＳＩＧ(2B)，ＳＩＧ(3B)，ＳＩＧ(4B)，・・・を選択してＢの画素列の信号線３３3，３３6，３３9，３３12，・・・に書き込む。以降、１行目と同様にして、画素行単位（ライン単位）で時系列の信号ＳＩＧ(1R/1G/1B)，ＳＩＧ(2R/2G/2B)，ＳＩＧ(3R/3G/3B)，ＳＩＧ(4R/4G/4B)，・・・を、ＲＧＢに対応した３本の信号線に対して時分割にて分配する処理を行う。
【００９６】
尚、上記構成の信号出力回路６０では、表示パネル７０の片側に配されたドライバ６２によりセレクタ回路６１1，６１2，６１3，６１4，・・・の各スイッチ素子ＳＷR，ＳＷG，ＳＷBを駆動する構成となっているが、この構成に限られるものではない。すなわち、制御線６３R，６３G，６３Bによる伝搬遅延等を考慮してドライバ６２を表示パネル７０の両側に配置し、スイッチ素子ＳＷR，ＳＷG，ＳＷBを表示パネル７０の両側から駆動する構成を採ることも可能である。ここで、表示パネル７０の片側または両側とは、画素アレイ部３０の片側または両側でもあり、また、セレクタ回路６１1，６１2，６１3，６１4，・・・の配列方向の片側（一方側）または両側でもある。
【００９７】
ところで、上述したセレクタ駆動方式を採る信号出力回路６０において、セレクタ回路６１1，６１2，６１3，６１4，・・・を構成するスイッチ素子ＳＷR，ＳＷG，ＳＷBとして、一般的に、トランジスタが用いられる。図８に、スイッチ素子ＳＷR，ＳＷG，ＳＷBとしてトランジスタを用いた信号出力回路６０の回路例を示す。
【００９８】
ここでは、スイッチ素子ＳＷR，ＳＷG，ＳＷBをその配列方向の両側から駆動する場合において、図面の簡略化のために、Ｒのスイッチ素子ＳＷRについて、両端部及び中央部の３つのトランジスタを図示している。また、スイッチ素子ＳＷR，ＳＷG，ＳＷBを構成とするトランジスタとしてＮチャネル型のトランジスタを用いているが、これに限られるものではない、すなわち、Ｐチャネル型のトランジスタを用いても良く、また、Ｎチャネル型のトランジスタとＰチャネル型のトランジスタとを並列に接続して成るトランスファスイッチであってもよい。
【００９９】
図８に示すように、画素アレイ部３０の両側にドライバ６２A，６２Bが配置され、これらドライバ６２A，６２B間に選択信号（駆動信号）ＳＥＬRを伝送する制御線６３Rが配線されている。この制御線６３Rには、当該制御線６３Rの伸長方向に沿って配置された複数の選択トランジスタ６４の各ゲート電極が接続されている。本例では、時分割数ｘが３であることから、Ｒの選択トランジスタ６４として、水平方向の画素数ｎに対してｙ個（ｙ＝ｎ／３）の選択トランジスタ６４1〜６４yが配置されている。
【０１００】
図８には、ｙ個の選択トランジスタ６４1〜６４yのうち、両端部の選択トランジスタ６４1，６４y及び中央部の選択トランジスタ６４i（ｉ＝ｙ／２）を図示している。以下では、選択トランジスタ６４1，６４i，６４yにおいて、信号線３３に接続されている一方のソース／ドレインをソースと記述し、時系列の信号ＳＩＧ(1R,iR,yR)が入力される他方のソース／ドレインをドレインと記述するものとする。
【０１０１】
［１−４．制御線の配線抵抗及び配線容量に起因する不具合］
上述したセレクタ駆動方式の信号出力回路６０の場合のように、制御線の伸長方向に沿って配置された複数のトランジスタを、当該制御線を通して供給される駆動信号によって駆動する場合、制御線の配線抵抗及び配線容量に起因して次のような不具合が発生する。この不具合について、図８に示すセレクタ駆動方式の信号出力回路６０の場合を例に採って具体的に説明する。
【０１０２】
ドライバ６２A，６２Bから出力される駆動信号、即ち、選択信号ＳＥＬRを伝送する制御線６３Rは、配線抵抗及び配線容量を持っている。この配線抵抗及び配線容量の存在により、選択トランジスタ６４1〜６４yの各ゲート電極に印加される選択信号ＳＥＬRの波形は、ドライバ６２A，６２Bに対して近い部位と遠い部位とで異なる、即ち、ドライバ６２A，６２Bからの距離によって異なる。
【０１０３】
図８に示す両側駆動の場合、画素アレイ部３０の両端部の選択トランジスタ６４1，６４yが最も近い部位となり、中央部の選択トランジスタ６４iが最も遠い部位に当たる。ここで、ドライバ６２A，６２Bからは、例えば、矩形波の選択信号ＳＥＬRが出力されるものとする。このとき、選択トランジスタ６４1，６４yのゲート入力波形が矩形波であるのに対して、中央部の選択トランジスタ６４iのゲート入力波形は、図９に示すように、制御線６３Rの配線抵抗及び配線容量の影響によってなまる、即ち、立ち下がり波形が緩やかになる。
【０１０４】
選択トランジスタ６４1〜６４yにおいて、ゲート入力波形が立ち下がるとき、ゲート−ソース間の寄生容量による容量カップリングによってソース電圧、即ち、信号線３３の電位が低下する。このとき、ドライバ６２A，６２Bに最も近い部位の選択トランジスタ６４1，６４yでは、ゲート入力波形がなまっていない、即ち、急峻であることで、カップリング量が最も大きくなる。一方、ドライバ６２A，６２Bから最も遠い部位の選択トランジスタ６４iでは、ゲート入力波形がなまっている、即ち、緩やかであることで、カップリング量が最も小さくなる。
【０１０５】
これにより、全ての画素列に対して同レベルの信号電圧Ｖsigを書き込んだとしても、カップリング量が大きい部位とカップリング量が小さい部位とで輝度差が生じる。具体的には、カップリング量が大きい部位では信号線３３の電位が、書き込んだ信号電圧Ｖsigに対する電圧低下が大きいため、図１０に示すように、画面両端部側の表示画像が暗くなる。一方、カップリング量が小さい部位では信号線３３の電位が、書き込んだ信号電圧Ｖsigに対する電圧低下が小さいため、画面中央部の表示画像が明るくなる。
【０１０６】
すなわち、制御線６３Rの配線抵抗及び配線容量に起因して、選択トランジスタ６４1〜６４yのゲート入力波形がなまることで、制御線６３Rの伸長方向における選択トランジスタ６４の位置によってカップリング量が異なる。その結果、制御線６３Rの伸長方向におけるトランジスタ位置の違いに伴うカップリング量の違いによって表示画像に輝度ムラが生じる。
【０１０７】
尚、ここでは、両側駆動、即ち、表示パネル７０の両側から選択トランジスタ６４（６４1〜６４y）を駆動する信号出力回路６０を例に挙げて、制御線の配線抵抗及び配線容量に起因する不具合について説明したが、片側駆動の信号出力回路６０においても同様のことが言える。
【０１０８】
また、信号出力回路６０の選択トランジスタ６４に限らず、例えば、図１の書込み走査回路４０から出力される書込み走査信号ＷＳによって駆動される書込みトランジスタ２３についても、同様のことが言える。具体的には、制御線である走査線３１にも配線抵抗及び配線容量が存在するため、これら配線抵抗及び配線容量に起因して書込み走査信号ＷＳの波形になまりが生じることになる。
【０１０９】
＜２．実施形態の説明＞
本開示の技術は、ドライバから出力される駆動信号による駆動を、制御線の伸長方向における位置に関係なく一定に行えるようにするために為されたものである。そのために、本開示の実施形態では、制御線の伸長方向におけるドライバからの距離に応じて、制御線の伸長方向に沿って配された複数のトランジスタのゲート−ソース／ドレイン間の寄生容量を異ならせるようにする。
【０１１０】
先述したセレクタ駆動方式の信号出力回路６０の場合は、ドライバがドライバ６２ａ，６２ｂに相当し、ドライバから出力される駆動信号が選択信号ＳＥＬRに相当し、制御線が制御線６３Rに相当する。また、制御線の伸長方向に沿って配された複数のトランジスタが選択トランジスタ６４1〜６４yに相当する。
【０１１１】
そして、複数のトランジスタの各々において、ゲート電極に与えられる駆動信号が遷移するとき、先述したように、ゲート−ソース間の寄生容量による容量カップリングによってソース電圧が変動する。このときのカップリング量は、先述したことから明らかなように、駆動信号の遷移波形及びゲート-ソース間の寄生容量に依存する。すなわち、駆動信号の遷移波形が急峻であれば（なまっていなければ）カップリング量が大きく、遷移波形が緩やかであれば（なまっていれば）カップリング量が小さい。また、ゲート-ソース間の寄生容量が大きければカップリング量が大きく、当該寄生容量が小さければカップリング量が小さい。
【０１１２】
従って、複数のトランジスタのゲート−ソース間の寄生容量をドライバからの距離に応じて異ならせることで、制御線の伸長方向におけるドライバからの距離に関係なく、カップリング量をほぼ等しくすることができる。これにより、ドライバから出力される駆動信号による複数のトランジスタの駆動を、制御線の伸長方向における位置に関係なく各トランジスタに対して一定に行うことができるため、カップリング量の違いに起因する輝度ムラを軽減することが可能となる。
【０１１３】
以下に、本開示の技術を実現する具体的な実施例について、セレクタ駆動方式の信号出力回路６０の選択トランジスタ６４1〜６４yに適用する場合を実施例１として、画素２０の書込みトランジスタ２３に適用する場合を実施例２として説明する。
【０１１４】
［２−１．実施例１］
図１１は、セレクタ駆動方式の信号出力回路６０の選択トランジスタ６４1〜６４yに適用する実施例１についての説明図である。
【０１１５】
信号出力回路６０は、ＲＧＢの副画素の３本の画素列を単位として配置されたセレクタ回路６１1，６１2，６１3，６１4，・・・と、これらセレクタ回路６１1，６１2，６１3，６１4，・・・を駆動するドライバ６２とを有している（図７参照）。そして、セレクタ回路６１1，６１2，６１3，６１4，・・・を構成する、ＲＧＢの各副画素に対応した３つのスイッチ素子ＳＷR，ＳＷG，ＳＷBとして、トランジスタが用いられている。
【０１１６】
図１１には、ドライバ６２A，６２Bによって各トランジスタをその配列方向の両側から駆動する信号出力回路６０において、図面の簡略化のために、Ｒのスイッチ素子ＳＷRについて、両端部及び中央部の３つの選択トランジスタ６４1，６４i，６４yを図示している。これら選択トランジスタ６４1，６４i，６４yは、ソースが信号線３３に接続され、ドレインに時系列の信号ＳＩＧ(1R,iR,yR)が入力される。
【０１１７】
前にも述べたように、選択トランジスタ６４1〜６４yの各々において、ゲート電極に与えられる選択信号ＳＥＬRが遷移するとき、即ち、立ち下がるとき、ゲート−ソース間の寄生容量による容量カップリングによってソース電圧が変動する。このときのカップリング量は、選択信号ＳＥＬRの立ち下がり波形及び選択トランジスタ６４1〜６４yのゲート-ソース間の寄生容量に依存する。
【０１１８】
すなわち、選択信号ＳＥＬRの立ち下がり波形が急峻であれば（なまっていなければ）カップリング量が大きく、立ち下がり波形が緩やかであれば（なまっていれば）カップリング量が小さい。また、選択トランジスタ６４1〜６４yのゲート-ソース間の寄生容量が大きければカップリング量が大きく、当該寄生容量が小さければカップリング量が小さい。
【０１１９】
そこで、選択トランジスタ６４1〜６４yのゲート−ソース間の寄生容量を、ドライバ６２A，６２Bのうち、近い方のドライバ６２A／６２Bからの距離、即ち、ドライバ６２A／６２Bからの制御線６３Rの配線距離に応じて異ならせる。これにより、制御線６３Rの伸長方向におけるドライバ６２A／６２Bからの配線距離に関係なく、カップリング量をほぼ等しくすることができる。その結果、ドライバ６２A，６２Bから出力される選択信号ＳＥＬRによる選択トランジスタ６４1〜６４yの駆動を、制御線６３Rの伸長方向におけるトランジスタ位置に関係なく各トランジスタに対して一定に行うことができる。
【０１２０】
本実施例では、選択トランジスタ６４1〜６４yのゲート−ソース間の寄生容量を制御線６３Rの配線距離に応じて異ならせる手法として、例えば、ゲート電極とソース領域とがオーバーラップする面積（以下、「ゲート−ソースオーバーラップ面積」と記述する）を配線距離に応じて変化させる手法を採る。
【０１２１】
具体的には、図１１において、ドライバ６２A／６２Bから一番近い位置にある、パネル両端部の選択トランジスタ６４1，６４yについては、ゲート−ソースオーバーラップ面積を一番小さくする。ゲート−ソースオーバーラップ面積を小さくすることで、寄生容量が相対的に小さくなる。また、ドライバ６２A／６２Bから一番遠い位置にある、パネル中央部の選択トランジスタ６４iについては、ゲート−ソースオーバーラップ面積を一番大きくする。ゲート−ソースオーバーラップ面積を大きくすることで、寄生容量が相対的に大きくなる。
【０１２２】
ゲート−ソースオーバーラップ面積を変えるには、図１１において、例えば、ソース領域６４１及びドレイン領域６４２のサイズを固定とするとき、ゲート電極６４３のサイズを変える手法が考えられる。より具体的には、ソース領域６４１及びドレイン領域６４２のチャネル長方向（図の左右方向）の幅を固定とするとき、ゲート電極６４３のチャネル長方向の幅を変えるようにすればよい。図１１から、パネル両端部の選択トランジスタ６４1，６４yのゲート電極６４３の幅が、パネル中央部の選択トランジスタ６４iのゲート電極６４３の幅に比較して狭くなっていることがわかる。
【０１２３】
ここで、選択トランジスタ６４（６４1〜６４y）のゲート−ソース間の寄生容量による容量カップリングについて、図１２の模式図を用いて説明する。
【０１２４】
図１２の模式図において、選択トランジスタ６４のゲート−ソース間には寄生容量Ｃ1が存在する。また、ソースに繋がる信号線３３には、配線容量Ｃ2が存在する。選択スイッチ６４に印加される選択信号ＳＥＬが高電圧HSW_Hから低電圧HSW_Lに落ちたときに、その落ち始めに寄生容量Ｃ1によるカップリングが入ると、信号線３３の電位Ｖsig´は、
Ｖsig´＝Ｖsig−{Ｃ1/(Ｃ1＋Ｃ2)}(HSW_H−HSW_L)
に変化する。
【０１２５】
このとき、選択トランジスタ６４は線形領域にあるから、当該選択トランジスタ６４には電流Ｉdsが流れる。このときの電流Ｉdsは、選択トランジスタ６４の閾値電圧をＶthとすると、
Ｉds＝{(HSW_L−Ｖsig´−Ｖth)(Ｖsig−Ｖsig´)−(1/2)(Ｖsig−Ｖsig´)2}
となる。
【０１２６】
ここで、図１３に示すように、制御線６３（図１１の制御線６３Rに相当）について、その配線距離をｘ、単位長さあたりの配線抵抗をｒ、単位長さあたりの配線容量をｃと表わすと、信号線３３の配線抵抗ＲはＲ＝ｒｘとなり、配線容量ＣはＣ＝ｃｘとなる。そして、選択トランジスタ６４のゲート電圧がカットオフ点まで降下（電圧降下量ΔＶon）するのに要する時間をΔｔonとすると、Δｔon∝ＲＣと表わすことができるため、比例定数をｋとすると、Δｔon＝ｋ×ｘ2となる。
【０１２７】
そして、選択トランジスタ６４に電流Ｉdsが流れることにより、選択トランジスタ６４のソース電圧は、Ｉds×Δｔon／Ｃ2だけ引き戻される。この引き戻されたときのソース電圧をＶsig″とする。波形がなまっていないときの高電圧HSW_Hから低電圧HSW_Lへの落ち始めでは時間Δｔonが短いため、波形がなまっているときの落ち始めよりも、ソース電圧Ｖsig″が低くなってしまう。
【０１２８】
その後、低電圧HSW_Lが落ち続けると、選択トランジスタ６４は一瞬飽和領域に入り、低電圧HSW_Lが更に落ち続けると、選択トランジスタ６４はオフ領域に入る。そして、選択トランジスタ６４がオフ領域に入ると、当該選択トランジスタ６４には殆ど電流が流れないため、選択信号ＳＥＬの立ち下がり波形の鈍りによってカップリング量はほとんど変わらなくなる。
【０１２９】
ここで、選択トランジスタ６４のオン電流をＩonとする。このオン電流Ｉonは、選択トランジスタ６４のチャネル幅をＷ、チャネル長をＬ、移動度をμとすると、Ｉon∝Ｗ×μ／Ｌとなる。また、選択トランジスタ６４のゲート−ソース間の寄生容量Ｃ1は、ゲート−ソースオーバーラップ面積をＳとすると、Ｃ1＝α×Ｓと表わすことができる（αは∝定数）。
【０１３０】
これらの変数を使用すると、選択トランジスタ６４のソース電圧の変化量ΔＶsは、
ΔＶs＝ΔＶon×Ｃ1/(Ｃ1＋Ｃ2)−Ｉon×Δｔon/(Ｃ1＋Ｃ2)
＝ΔＶon×α×Ｓ/(α×Ｓ＋Ｃ2）−Ｉon×ｋ×ｘ2/(α×Ｓ＋Ｃ2）
と表わされる。この式を書き直すと、
Ｓ＝(ΔＶs×Ｃ2＋Ｉon×ｋ×ｘ2)/α×(ΔＶon−ΔＶs)
と表わすことができる。
【０１３１】
そして、選択信号ＳＥＬが遷移する（即ち、立ち下がる）ときの選択トランジスタ６４のソース電圧の変化量ΔＶsが、ドライバ６２からの制御線６３の配線距離ｘに関係なく一定になるように、当該配線距離ｘに応じてゲート−ソースオーバーラップ面積Ｓを変化させる。これにより、制御線６３の伸長方向における選択トランジスタ６４の位置に関係なく、カップリング量をほぼ等しくすることができる。従って、ドライバ６２から出力される選択信号ＳＥＬによる選択トランジスタ６４の駆動を、制御線６３の伸長方向における位置に関係なく一定に行うことができるため、カップリング量の違いに起因する輝度ムラを軽減することが可能となる。
【０１３２】
図１４及び図１５に、選択トランジスタ６４のカップリングについてのシミュレーション結果を示す。このシミュレーション結果は、例えば、選択トランジスタ６４のゲート−ソース間の寄生容量Ｃ1を１００［ｆＦ］（オフ時）とし、信号線３３の配線容量Ｃ2を３［ｐＦ］とした場合のものである。図１４は、選択トランジスタ６４のゲート電圧についてのシミュレーション結果を示している。また、図１５は、選択トランジスタ６４のソース電圧についてのシミュレーション結果を示している。
【０１３３】
また、図１６に、選択トランジスタ６４のゲート波形（ゲート入力波形）のトランジェントと選択トランジスタ６４のソース電圧との関係を示す。図１６は、ゲート入力の遷移波形がなまっていない部分のソース電圧は、最終的になまっている部分のソース電圧よりも低くなってしまうことを示している。このようなゲート波形のトランジェントとソース電圧との関係から、遷移波形がなまっていない部分については、選択トランジスタ６４のゲート−ソース間の寄生容量Ｃ1を小さくすることにより、カップリング量を小さくしてソース電圧の低下量を減らす必要がある。
【０１３４】
図１７に、選択トランジスタ６４のゲート波形（ゲート入力波形）のトランジェントと選択トランジスタ６４のゲート−ソース間の寄生容量Ｃ1との関係を示す。図１７は、選択トランジスタ６４のゲート波形のトランジェント差による選択トランジスタ６４のソース電圧差をなくすためには、寄生容量Ｃ1をどのように設定すればよいかについて、その一例を示している。
【０１３５】
図１８に、ドライバ６２（６２A／６２B）からの配線距離、即ち、制御線６３の伸長方向におけるドライバ６２からの距離と、選択トランジスタ６４のゲート−ソースオーバーラップ面積との関係を示す。以上のシミュレーション結果からも、先述した配線距離ｘとゲート−ソースオーバーラップ面積Ｓとの関係式に従って、ドライバ６２（６２A／６２B）からの配線距離ｘに応じてゲート−ソースオーバーラップ面積Ｓを変化させればよいことがわかる。
【０１３６】
尚、本実施例では、表示パネル７０の両側にドライバ６２A，６２Bを配し、選択トランジスタ６４をパネルの両側から駆動する両側駆動の信号出力回路６０の場合を例に挙げたが、両側駆動に限られるものではない。すなわち、表示パネル７０の片側にドライバ６２を配し、選択トランジスタ６４をパネルの片側から駆動する片側駆動の場合にも、両側駆動の場合と同様のことが言える。ここで、表示パネル７０の片側または両側とは、画素アレイ部３０の片側または両側でもあり、また、選択トランジスタ２３の行の配列方向の片側（一方側）または両側でもある。
【０１３７】
具体的には、片側駆動の信号出力回路６０においても、ドライバ６２からの配線距離ｘに応じて表示パネル７０の一方側から他方側に亘って、選択トランジスタ６４のゲート−ソースオーバーラップ面積Ｓを変化させるようにすればよい。これにより、両側駆動の場合と同様に、制御線６３の伸長方向における選択トランジスタ６４の位置に関係なく、カップリング量をほぼ等しくすることができる。
【０１３８】
因みに、両側駆動の場合には、「ドライバ６２からの配線距離ｘに応じて」とは、「２つのドライバ６２A，６２Bのうち近い方のドライバ６２A／６２Bからの配線距離ｘに応じて」という意味である。何故なら、両側駆動の場合、複数の選択トランジスタ６４は各々、近い方のドライバ６２A／６２Bから出力される選択信号ＳＥＬによって駆動されるからである。
【０１３９】
また、本実施例では、選択トランジスタ６４1〜６４yのゲート−ソース間の寄生容量を制御線６３Rの配線距離に応じて異ならせる手法として、ゲート−ソースオーバーラップ面積を配線距離に応じて変化させる手法を採ったが、これは一例に過ぎない。他の手法としては、図１１において、ソース領域６４１及びドレイン領域６４２とゲート電極６４３との間に介在する、誘電体である絶縁膜６４４の膜厚や誘電率等を配線距離に応じて変化させる手法などが考えられる。
【０１４０】
［２−２．実施例２］
続いて、画素２０の書込みトランジスタ２３に適用する場合の実施例２について説明する。
【０１４１】
＜１．本開示が適用される有機ＥＬ表示装置＞の項で説明したように、画素２０は映像信号の信号電圧Ｖsigをサンプリングして書き込む書込みトランジスタ２３を有している。図２に示すように、書込みトランジスタ２３は、書込み走査回路４０から出力され、画素行に沿って配線された走査線３１によって伝送される書込み走査信号ＷＳによって駆動される。
【０１４２】
ここで、書込み走査回路４０から出力される書込み走査信号ＷＳを画素行単位で各画素２０に伝送する、制御線である走査線３１には、配線抵抗及び配線容量が存在する。そして、走査線３１の配線抵抗及び配線容量に起因して、書込みトランジスタ２３のドライバである書込み走査回路４０からの走査線３１の配線距離が長くなるにつれて書込み走査信号ＷＳの波形になまりが生じる。
【０１４３】
図１９を用いてより具体的に説明する。図１９において、書込み走査回路４０からは、例えば、矩形波の書込み走査信号ＷＳが出力されるものとし、書込み走査回路４０に一番近い位置にある画素２０1と、当該画素２０1よりも書込み走査回路４０から遠い位置にある画素２０iとを考える。このとき、画素２０1の書込みトランジスタ２３のゲート入力波形が矩形波であるのに対して、画素２０iの書込みトランジスタ２３のゲート入力波形は、走査線３１の配線抵抗及び配線容量の影響によってなまる。
【０１４４】
画素２０1，２０iの書込みトランジスタ２３において、ゲート入力波形が立ち下がるとき、図２０に破線で示すように、ゲート−ソース間の寄生容量による容量カップリングによってソース電位、即ち、駆動トランジスタ２２のゲート電位がβだけ低下する。このとき、書込み走査回路４０に最も近い位置にある画素２０1の書込みトランジスタ２３では、ゲート入力波形がなまっていない（急峻である）ことで、カップリング量が最も大きくなる。一方、書込み走査回路４０から画素２０1よりも離れた位置にある画素２０iの書込みトランジスタ２３では、ゲート入力波形がなまっている（緩やかである）ことで、画素２０1に比べてカップリング量が小さくなる。
【０１４５】
容量カップリングによって駆動トランジスタ２２のゲート電位が低下すると、保持容量２４の両端電圧、即ち、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsがゲート電位の降下分βだけ低下する。このゲート−ソース間電圧Ｖgsによって駆動トランジスタ２２による有機ＥＬ素子２１の駆動電流、即ち、有機ＥＬ素子２１の発光輝度が決まる訳であるから、ゲート−ソース間電圧Ｖgsが低下することで、有機ＥＬ素子２１の発光輝度が低下する。そして、走査線３１の伸長方向における画素位置によってカップリング量が異なることにより、書き込みトランジスタ２３によって同レベルの信号電圧Ｖsigを書き込んだとしても、カップリング量が大きい画素とカップリング量が小さい画素との間で輝度差が生じ、輝度ムラとなる。
【０１４６】
尚、ここでは、画素２０の行の配列方向の片側（一方側）に配された書込み走査回路４０によって各画素２０の書込みトランジスタ２３を駆動する片側駆動の場合を例に挙げて、走査線３１の配線抵抗及び配線容量に起因する不具合について説明したが、両側駆動の場合にも同様のことが言える。
【０１４７】
上述した書込みトランジスタ２３の寄生容量による容量カップリングに起因する不具合を解消するために、本実施例では、書込みトランジスタ２３のゲート−ソース間の寄生容量を、走査線３１の伸長方向における書込み走査回路４０に対する画素位置に応じて異ならせる。より具体的には、書込み走査信号ＷＳが遷移する（即ち、立ち下がる）ときの書込みトランジスタ２３のソース電位の変化量が書込み走査回路４０からの配線距離に関係なく一定になるように、書込みトランジスタ２３のゲート−ソース間の寄生容量を設定する。ここで、書込み走査回路４０に対する画素位置は、書込み走査回路４０からの走査線３１の配線距離でもある。
【０１４８】
このように、書込み走査回路４０からの配線距離に応じて、書込みトランジスタ２３のゲート−ソース間の寄生容量を異ならせることで、走査線３１の伸長方向における書込み走査回路４０に対する画素位置に関係なく、カップリング量をほぼ等しくすることができる。これにより、書込み走査回路４０から出力される走査信号ＷＳによる書込みトランジスタ２３の駆動を、走査線３１の伸長方向における書込み走査回路４０に対する画素位置に関係なく、各画素２０の書き込みトランジスタ２３に対して一定に行うことができる。その結果、書込みトランジスタ２３の寄生容量の容量カップリングによるカップリング量の違いに起因する輝度ムラを軽減することが可能となる。
【０１４９】
本実施例では、書き込みトランジスタ２３のゲート−ソース間の寄生容量を、書込み走査回路４０からの配線距離に応じて異ならせる手法として、例えば、ゲート−ソースオーバーラップ面積を配線距離に応じて変化させる手法を採る。
【０１５０】
具体的には、図２１において、書込み走査回路４０から一番近い位置にある画素２０1の書込みトランジスタ２３1については、ゲート−ソースオーバーラップ面積を一番小さくする。ゲート−ソースオーバーラップ面積を小さくすることで、寄生容量が相対的に小さくなる。また、書込み走査回路４０から画素２０1よりも遠い位置にある画素２０iの書込みトランジスタ２３iについては、ゲート−ソースオーバーラップ面積を書込みトランジスタ２３1よりも大きくする。ゲート−ソースオーバーラップ面積を大きくすることで、寄生容量が相対的に大きくなる。
【０１５１】
ゲート−ソースオーバーラップ面積を変えるには、図２１において、例えば、ソース領域２３１及びドレイン領域２３２のサイズを固定とするとき、ゲート電極２３３のサイズを変える手法が考えられる。より具体的には、ソース領域２３１及びドレイン領域２３２のチャネル長方向（図の左右方向）の幅を固定とするとき、ゲート電極２３３のチャネル長方向の幅を変えるようにすればよい。図２１から、書込み走査回路４０から一番近い位置にある画素２０1の書込みトランジスタ２３1のゲート電極２３３の幅が、画素２０1よりも遠い位置にある画素２０iのゲート電極２３３の幅に比較して狭くなっていることがわかる。
【０１５２】
尚、本実施例では、書き込みトランジスタ２３のゲート−ソース間の寄生容量を、書込み走査回路４０からの配線距離に応じて異ならせる手法として、ゲート−ソースオーバーラップ面積を配線距離に応じて変化させる手法を採ったが、これは一例に過ぎない。他の手法としては、図２１において、ソース領域２３１及びドレイン領域２３２とゲート電極２３３との間に介在する、誘電体である絶縁膜２３４の膜厚や誘電率等を配線距離に応じて変化させる手法などが考えられる。
【０１５３】
＜３．適用例＞
上記実施形態では、画素トランジスタとして、駆動トランジスタ２２及び書込みトランジスタ２３の２つのトランジスタを有する画素回路に適用した場合を例に挙げて説明したが、本開示は当該画素回路への適用に限られるものではない。具体的には、駆動トランジスタ２２に対して直列に接続され、有機ＥＬ素子２１の発光／非発光の制御を行うトランジスタを有する画素回路や、駆動トランジスタ２２のゲートに基準電圧Ｖofsを選択的に与えるトランジスタを有する画素回路等に対して適用可能である。
【０１５４】
そして、これらの画素回路が配置されてなる表示装置にあっては、追加されるトランジスタについても、パネルの片側または両側に配されるドライバによって駆動されることになるため、寄生容量によるカップリングに起因する不具合が生じることが考えられる。従って、実施例２の場合と同様に、ゲート−ソース間の寄生容量を、ドライバからの配線距離に応じて異ならせることで、寄生カップリングに起因する不具合を解消することが可能になる。
【０１５５】
また、上記実施形態においては、有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。具体的には、本開示は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１５６】
更には、電流駆動型の電気光学素子を用いた表示装置以外にも、液晶表示装置やプラズマ表示装置等、パネルの片側または両側に配されたドライバから出力される駆動信号を制御線により、当該制御線の伸長方向に沿って配されたトランジスタを駆動する構成を採る表示装置全般に対して適用可能である。
【０１５７】
＜４．電子機器＞
以上説明した本開示による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）に適用できる。一例として、図２２〜図２６に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。
【０１５８】
先述した実施形態の説明から明らかなように、本開示による表示装置によれば、制御線の伸長方向に沿って配された複数のトランジスタの寄生容量によるカップリングに起因する輝度ムラを軽減できる。従って、あらゆる分野の電子機器において、その表示部として本開示による表示装置を用いることで、高品位の表示画像を得ることができる。
【０１５９】
本開示による表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１６０】
以下に、本開示が適用される電子機器の具体例について説明する。
【０１６１】
図２２は、本開示が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本開示による表示装置を用いることにより作製される。
【０１６２】
図２３は、本開示が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本開示による表示装置を用いることにより作製される。
【０１６３】
図２４は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本開示による表示装置を用いることにより作製される。
【０１６４】
図２５は、本開示が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本開示による表示装置を用いることにより作製される。
【０１６５】
図２６は、本開示が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本開示による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
【０１６６】
＜５．本開示の構成＞
（１）ドライバから出力される駆動信号を伝送する制御線と、
前記制御線の伸長方向に沿って配置され、当該制御線を通して供給される前記駆動信号によって駆動される複数のトランジスタと
を備え、
前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート−ソース／ドレイン間の寄生容量が異なる
表示装置。
（２）前記複数のトランジスタは、前記制御線の伸長方向における位置に関係なく、前記駆動信号が遷移するときのソース／ドレインの電圧の変化量が一定になるようにゲート−ソース／ドレイン間の寄生容量が設定されている
前記（１）に記載の表示装置。
（３）前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート電極とソース／ドレイン領域とがオーバーラップする面積が異なる
前記（１）または前記（２）に記載の表示装置。
（４）前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート電極のサイズが異なる
前記（３）に記載の表示装置。
（５）前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート電極のチャネル方向の幅が異なる
前記（４）に記載の表示装置。
（６）前記複数のトランジスタは、画素が行列状に配置されてなる画素アレイ部の画素列毎に配線された信号線に対して選択的に信号を供給する選択トランジスタである
前記（１）から前記（５）のいずれかに記載の表示装置。
（７）前記選択トランジスタは、時系列で入力される信号を複数の信号線に対して時分割にて分配する
前記（６）に記載の表示装置。
（８）前記複数のトランジスタは、画素毎に設けられて信号を画素内に書き込む書込みトランジスタである
前記（１）から前記（５）のいずれかに記載の表示装置。
（９）前記画素は、
前記書込みトランジスタと、
前記書込みトランジスタによって書き込まれた信号を保持する保持容量と、
前記保持容量に保持された前記信号に応じて駆動される電気光学素子とを有する
前記（８）に記載の表示装置。
（１０）前記ドライバは、前記複数のトランジスタの配列方向の片側から前記複数のトランジスタの各々を駆動する
前記（１）から前記（９）のいずれかに記載の表示装置。
（１１）前記ドライバは、前記複数のトランジスタの配列方向の両側から前記複数のトランジスタの各々を駆動する
前記（１）から前記（９）のいずれかに記載の表示装置。
（１２）ドライバから出力される駆動信号を伝送する制御線と、
前記制御線の伸長方向に沿って配置され、当該制御線を通して供給される前記駆動信号によって駆動される複数のトランジスタと
を備え、
前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート−ソース／ドレイン間の寄生容量が異なる
表示装置を有する電子機器。
【符号の説明】
【０１６７】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３（２３1，２３i）…書込みトランジスタ、２４…保持容量、２５…補助容量、３０…画素アレイ部、３１（３１1〜３１m）…走査線、３２（３２1〜３２m）…電源供給線、３３（３３1〜３３n）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、６１1，６１2，６１3，６１4…セレクタ回路、６２…ドライバ、６３R，６３G，６３B…制御線、６４（６４1〜６４y）…選択トランジスタ、７０…表示パネル、８０…データドライバ
【図１】
0005830761.tif 000002
【図２】
0005830761.tif 000003
【図３】
0005830761.tif 000004
【図４】
0005830761.tif 000005
【図５】
0005830761.tif 000006
【図６】
0005830761.tif 000007
【図７】
0005830761.tif 000008
【図８】
0005830761.tif 000009
【図９】
0005830761.tif 000010
【図１１】
0005830761.tif 000011
【図１２】
0005830761.tif 000012
【図１３】
0005830761.tif 000013
【図１４】
0005830761.tif 000014
【図１５】
0005830761.tif 000015
【図１６】
0005830761.tif 000016
【図１７】
0005830761.tif 000017
【図１８】
0005830761.tif 000018
【図１９】
0005830761.tif 000019
【図２０】
0005830761.tif 000020
【図２１】
0005830761.tif 000021
【図２２】
0005830761.tif 000022
【図２３】
0005830761.tif 000023
【図２４】
0005830761.tif 000024
【図２５】
0005830761.tif 000025
【図２６】
0005830761.tif 000026
【図１０】
0005830761.tif 000027