(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に積層されて設けられた第１の絶縁膜と、前記第１の絶縁膜上に選択的に積層されて設けられた第２の絶縁膜と、前記第２の絶縁膜が設けられていない箇所の前記第１の絶縁膜直上に選択的に設けられた対向する一対の空孔と、前記空孔直上にそれぞれ設けられた対向する一対の第２の半導体層と、前記一対の第２の半導体層間に、対向する２側面をそれぞれ接して設けられた、前記第２の半導体層と異なる半導体からなる歪み構造を有する第３の半導体層と、前記第３の半導体層の残りの周囲にゲート絶縁膜を介して、前記第１の絶縁膜の一部直上に設けられた、全周囲が等しいゲート電極長を有し、側面が垂直方向に一致し、下部側面が前記空孔に接する包囲型ゲート電極と、前記第３の半導体層と接する前記第２の半導体層の反対側の側面にそれぞれ接し、前記第２の絶縁膜直上に選択的に設けられた対向する一対の第１の半導体層と、前記第１及び第２の半導体層に設けられたソースドレイン領域と、前記第３の半導体層に設けられたチャネル領域と、前記ソース領域、前記ドレイン領域及び前記包囲型ゲート電極にそれぞれ接続された配線体と、を備え、前記第１、第２及び第３の半導体層が等しい膜厚を有し、且つ前記第３の半導体層の長さと、前記包囲型ゲート電極のゲート電極長あるいは両側壁に設けられたゲート絶縁膜を含む前記包囲型ゲート電極のゲート電極長、とが等しい長さに設けられていることを特徴とする半導体装置。
【請求項２】
前記第２の絶縁膜直上に選択的に設けられている前記第１の半導体層が除去され、前記第２の半導体層のみにソースドレイン領域が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１及び第２の半導体層の直上に柱状構造の第４の半導体層が設けられ、前記第４の半導体層にもソースドレイン領域が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１及び第２の半導体層はシリコンゲルマニウムであり、前記第３の半導体層はシリコンであることを特徴とする請求項１に記載の半導体装置。
【請求項５】
第１及び第２の絶縁膜上に、第３及び第４の絶縁膜により、島状に絶縁分離された第１の半導体層が設けられている半導体装置において、全面に第５の絶縁膜を形成する工程と、前記第５の絶縁膜を選択的にエッチング除去する工程と、露出した前記第１の半導体層の一部及び前記第１の半導体層近傍の前記第３の絶縁膜をエッチング除去する工程と、露出した前記第２の絶縁膜をエッチング除去し、開孔部を形成する工程と、露出した前記第１の半導体層の２側面間に第３の半導体層をエピタキシャル成長する工程と、前記第３の半導体層の周囲にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を包囲して、前記開孔部に平坦にゲート電極を埋め込む工程と、前記ゲート電極に自己整合し、残された前記第５の絶縁膜を選択的にエッチング除去する工程と、露出した前記第１の半導体層の一部をエッチング除去する工程と、露出した前記第２の絶縁膜をエッチング除去する工程と、露出した前記第１の半導体層及び前記第３の半導体層の側面間に第２の半導体層をエピタキシャル成長し、前記第２の半導体層の直下に空孔を形成する工程とを記載された順におこない、包囲型ゲート電極及び空孔を有する半導体層を形成したことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造の半導体集積回路に係り、特に半導体基板（バルクウエハー）に容易な製造プロセスにより、キャリア移動度を増加させた低コストの歪みＳＯＩ基板を形成し、この歪みＳＯＩ基板に、高速、低電力、高性能、高信頼且つ高集積なショートチャネルのＭＩＳ電界効果トランジスタを含む半導体集積回路を形成することに関する。
【背景技術】
【０００２】
図３６は従来の半導体装置の模式側断面図で、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を使用して形成したＳＯＩ構造のＮチャネルのＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、６１はp型のシリコン基板、６２は埋め込み酸化膜（ＳＩＭＯＸ形成したＳｉＯ２）、６３は素子分離領域の酸化膜、６４はｐ型のエピタキシャルシリコンゲルマニウム（ＳｉＧｅ）層、６５はｐ型のエピタキシャル歪みシリコン（Ｓｉ）層、６６はｎ＋型ソース領域、６７はｎ型ソース領域、６８はｎ型ドレイン領域、６９はｎ＋型ドレイン領域、７０はゲート酸化膜、７１はゲート電極、７２はサイドウォール、７３はＰＳＧ膜、７４は絶縁膜、７５はバリアメタル、７６は導電プラグ、７７は層間絶縁膜、７８はバリアメタル、７９はＣｕ配線、８０はバリア絶縁膜を示している。
同図においては、p型のシリコン基板６１上にp型のエピタキシャルＳｉＧｅ層６４が積層され、このＳｉＧｅ層６４に酸素イオンを注入し、高温の熱処理によりＳｉＧｅ層６４内部に埋め込み酸化膜６２を形成した後、残されたＳｉＧｅ層６４上にp型のエピタキシャル歪みＳｉ層６５が積層され、素子分離領域形成用トレンチ及び埋め込み絶縁膜６３により島状に絶縁分離された薄膜のＳＯＩ構造の歪みＳｉ層６５が設けられている。この歪みＳｉ層６５上にはゲート酸化膜７０を介してゲート電極７１が設けられ、ゲート電極７１の側壁に形成されたサイドウォール７２が設けられ、歪みＳｉ層６５には、ゲート電極７１に自己整合してｎ型ソースドレイン領域（６７、６８）及びサイドウォール７２に自己整合してｎ＋型ソースドレイン領域（６６、６９）が設けられ、ｎ＋型ソースドレイン領域（６６、６９）にはそれぞれバリアメタル７５を有する導電プラグ７６を介してバリアメタル７８を有するＣｕ配線７９が接続されている慣例的なＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造からなるＮチャネルのＭＩＳ電界効果トランジスタが形成されている。
したがつて、周囲を絶縁膜で囲まれたソースドレイン領域を形成できることによる接合容量の低減、サブスレッショルド特性を改善できることによる閾値電圧の低減、ＳＯＩ基板へのコンタクト領域の除去による微細化、歪みシリコン基板を形成できることによるキャリア移動度の増大・・・等により通常のバルクウエハーに形成するＭＩＳ電界効果トランジスタからなる半導体集積回路に比較し、高速化、低電力化及び高集積化が可能となる。
しかしＳＩＭＯＸ法によるＳＯＩ基板の形成を行うため、極めて高価な高ドーズのイオン注入マシンを購入しなければならないこと及び高ドーズ量の酸素をイオン注入するために、極めて長い製造時間を要することによるコスト高の問題、酸素イオンの注入により形成するシリコン酸化膜厚の制御が難しく、完全空乏型の薄膜のＳＯＩ基板の形成が難しいことによる速度特性の不安定性、あるいは１０インチ〜１２インチの大口径ウエハーの使用における酸素イオン注入による結晶欠陥のダメージ修復による特性の不安定性等の欠点があった。
またＳＯＩ基板下の導電体(半導体基板又は下層配線)に、ゲート電極に印加される電圧と異なる電圧が印加された場合（特にオン電圧が印加された場合）、ＳＯＩ基板底部に生ずる微小なバックチャネルリークを防止できなかったことによる高信頼性が達成されていないという欠点もあった。
またＭＩＳ電界効果トランジスタの高速化によって発生する熱による温度上昇により、高温での速度特性が劣化し、保障温度範囲における速度特性を保障できなくなりつつあるという問題には何らの対策も講じられていなかった。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】応用物理  第７２巻  第９号  （２００３）１１３０〜１１３５
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しょうとする課題は、従来例に示されるように、
（１）ＳＩＭＯＸ法によりＳＯＩ構造を形成するため、かなりのコスト高になり、付加価値の高い特殊用途の製品にしか使用できず、廉価な汎用品に適用できる技術に乏しかったこと。
（２）大口径ウエハーにおけるＳＯＩ基板の薄膜化の制御性が難しいため、完全空乏化させたＳＯＩ基板の形成が難しく、内蔵する多数のＭＩＳ電界効果トランジスタの特性の安定性が得られにくかったこと。
（３）ＳＯＩ構造に形成したＭＩＳ電界効果トランジスタのＳＯＩ基板下に導電体(半導体基板又は下層配線)が存在した場合、ゲート電極に印加される電圧と異なる電圧が印加された場合（特にオン電圧が印加された場合でＣＭＯＳを形成する場合は一方のチャネルのＭＩＳ電界効果トランジスタは必ず該当）、ＳＯＩ基板底部に生ずる微小なバックチャネルリークを防止できなかったこと。
（４）ＭＩＳ電界効果トランジスタの高速化によって発生する熱による温度上昇により、キャリアの散乱等により移動度が低下し、高温での速度特性が劣化するため、保障温度範囲における速度保障が難しかったこと。
等の問題が顕著になりつつあり、現状技術により微細な歪みＳＯＩ構造のＭＩＳ電界効果トランジスタを形成しているだけでは、さらなる高速化、高性能化及び高信頼性が困難になってきたことである。
【課題を解決するための手段】
【０００５】
上記課題は、半導体基板と、前記半導体基板上に積層されて設けられた第１の絶縁膜と、前記第１の絶縁膜上に選択的に積層されて設けられた第２の絶縁膜と、前記第２の絶縁膜が設けられていない箇所の前記第１の絶縁膜直上に選択的に設けられた対向する一対の空孔と、前記空孔直上にそれぞれ設けられた対向する一対の第２の半導体層と、前記一対の第２の半導体層間に、対向する２側面をそれぞれ接して設けられた、前記第２の半導体層と異なる半導体からなる歪み構造を有する第３の半導体層と、前記第３の半導体層の残りの周囲にゲート絶縁膜を介して、前記第１の絶縁膜の一部直上に設けられた、全周囲が等しいゲート電極長を有し、側面が垂直方向に一致し、下部側面が前記空孔に接する包囲型ゲート電極と、前記第３の半導体層と接する前記第２の半導体層の反対側の側面にそれぞれ接し、前記第２の絶縁膜直上に選択的に設けられた対向する一対の第１の半導体層と、前記第１及び第２の半導体層に設けられたソースドレイン領域と、前記第３の半導体層に設けられたチャネル領域と、前記ソース領域、前記ドレイン領域及び前記包囲型ゲート電極にそれぞれ接続された配線体と、を備え、前記第１、第２及び第３の半導体層が等しい膜厚を有し、且つ前記第３の半導体層の長さと、前記包囲型ゲート電極のゲート電極長あるいは両側壁に設けられたゲート絶縁膜を含む前記包囲型ゲート電極のゲート電極長、とが等しい長さに設けられている本発明の半導体装置によって解決される。
【発明の効果】
【０００６】
以上説明のように本発明によれば、コスト高になるＳＩＭＯＸ法によりＳＯＩ基板を形成することなく、通常の安価な半導体基板を使用して、半導体基板上に絶縁膜を介して歪みＳｉ層を左右から挟んだ２段階のＳｉＧｅ層を有する構造からなる完全空乏型の半導体層を設け、歪みＳｉ層の周囲にゲート酸化膜を介して包囲型ゲート電極を設け、概略ＳｉＧｅ層にソースドレイン領域を設け、概略歪みＳｉ層にチャネル領域を設けたＳＯＩ構造のＭＩＳ電界効果トランジスタを形成できるため、ソースドレイン領域の接合容量の低減（実質ゼロ）、空乏層容量の低減、ソースドレイン領域の耐圧改善及びサブスレッショルド特性を改善できることによる閾値電圧の低減が可能である。
また成長するシリコン窒化膜（Ｓｉ３Ｎ４）の膜厚により、歪みＳｉ層及び２段階のＳｉＧｅ層の膜厚を決定できるため、大口径ウエハーによる製造にも対応できる、完全空乏型（薄膜）のＳＯＩ構造の半導体層を容易に形成することが可能である。
また下地の絶縁膜の影響のない結晶性が良好な歪みＳｉ層にのみチャネル領域を形成できるため、安定した特性を持つＳＯＩ構造のＭＩＳ電界効果トランジスタを形成することが可能である。
またＳＯＩ基板を横（水平）方向のエピタキシャル成長により形成できるため、ＳＩＭＯＸ法によるＳＯＩ基板の形成では不可能であるＳＯＩ基板の下層に配線層を形成することも可能で、より自由度が高く且つ高集積な配線層を形成することが可能である。
またゲート酸化膜を介して設けられたゲート電極により歪みＳｉ層を包囲して形成できるため、チャネル以外の電流経路を遮断でき、完全なチャネル制御が可能であるばかりでなく、４面（上下面及びチャネル幅方向の２側面）にチャネルを形成できるため、表面(上面)の占有面積を増やすことなくチャネル幅を増加できるため、駆動電流を増加させることが可能である。
またＳＯＩ構造の半導体層に形成したソースドレイン領域下に放熱用の空孔を設けることにより、ＭＩＳ電界効果トランジスタの高速化によって発生する熱による温度上昇を抑制し、高温での速度特性の劣化を改善することも可能である。
またＭＩＳ電界効果トランジスタのソースドレイン領域と半導体基板間の容量を、空孔を設けることにより、通常のシリコン酸化膜のＳＯＩ構造に比較し、大幅に低減することが可能である。
また微細な歪みＳｉ層に自己整合して、ＭＩＳ電界効果トランジスタの構成要素（低濃度及び高濃度のソースドレイン領域、ゲート酸化膜及び包囲型ゲート電極）及び放熱用の空孔を微細に形成することも可能である。
また格子定数の小さなＳｉ層を、左右から格子定数の大きなＳｉＧｅ層により挟んだ構造の半導体層を形成できるため、左右のＳｉＧｅ層から歪みＳｉ層の格子定数を広げることが可能で、キャリアの移動度を増加させることができることによる高速化が可能である。
またゲート電極に多結晶シリコン層（半導体）を形成せずに低抵抗金属層を形成することも可能で、ゲート電極配線の低抵抗化及びゲート電極における空乏層容量を除去できることによる高速化が可能である。
また半導体層と金属層の化合物である、いわゆるメタルソースドレイン領域（サリサイド層）に形成することも可能で、ソースドレイン領域の抵抗を低減することにより高速化を可能にすることもできる。
即ち、高速大容量通信、携帯情報端末、各種電子機械機器、宇宙関連機器等に対応可能な半導体集積回路の製造を可能とする、高速、高信頼、高性能及び高集積を併せ持つＭＩＳ電界効果トランジスタを得ることができる。
本発明者は当該技術を、３段階横（水平）方向エピタキシャル成長を利用した、絶縁膜上の包囲型ゲート電極及び空孔付き半導体層（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｗｉｔｈ  Ｓｕｒｒｏｕｎｄｉｎｇ  Ｇａｔｅ  ａｎｄ  Ｃａｖｉｔｙ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造と命名し、ＳＳＵＧＣＯＩＮ（サッグコイン）と略称する。
【図面の簡単な説明】
【０００７】
【図１】本発明の半導体装置における第１の実施例の模式平面図（第２〜第６の実施例も同様）
【図２】本発明の半導体装置における第１の実施例の模式側断面図（ｐ−ｐ矢視断面図）
【図３】本発明の半導体装置における第１の実施例の模式側断面図（ｑ−ｑ矢視断面図）
【図４】本発明の半導体装置における第１の実施例の模式側断面図（ｒ−ｒ矢視断面図）
【図５】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図６】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図７】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図８】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図９】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図１０】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｑ−ｑ矢視断面図）
【図１１】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図１２】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｑ−ｑ矢視断面図）
【図１３】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図１４】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｑ−ｑ矢視断面図）
【図１５】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図１６】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｒ−ｒ矢視断面図）
【図１７】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図１８】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｒ−ｒ矢視断面図）
【図１９】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図２０】本発明の半導体装置における第１の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図２１】本発明の半導体装置における第２の実施例の模式側断面図（ｐ−ｐ矢視断面図）
【図２２】本発明の半導体装置における第３の実施例の模式側断面図（ｐ−ｐ矢視断面図）
【図２３】本発明の半導体装置における第４の実施例の模式側断面図（ｐ−ｐ矢視断面図）
【図２４】本発明の半導体装置における第５の実施例の模式側断面図（ｐ−ｐ矢視断面図）
【図２５】本発明の半導体装置における第６の実施例の模式側断面図（ｐ−ｐ矢視断面図）
【図２６】本発明の半導体装置における第６の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図２７】本発明の半導体装置における第６の実施例の製造方法の工程断面図（ｑ−ｑ矢視断面図）
【図２８】本発明の半導体装置における第６の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図２９】本発明の半導体装置における第６の実施例の製造方法の工程断面図（ｒ−ｒ矢視断面図）
【図３０】本発明の半導体装置における第６の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図３１】本発明の半導体装置における第６の実施例の製造方法の工程断面図（ｒ−ｒ矢視断面図）
【図３２】本発明の半導体装置における第６の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図３３】本発明の半導体装置における第６の実施例の製造方法の工程断面図（ｒ−ｒ矢視断面図）
【図３４】本発明の半導体装置における第６の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図３５】本発明の半導体装置における第６の実施例の製造方法の工程断面図（ｐ−ｐ矢視断面図）
【図３６】従来の半導体装置の模式側断面図
【発明を実施するための形態】
【０００８】
本願発明は、
（１）Ｓｉ基板上に選択的にＳｉＧｅ層を縦（垂直）方向にエピタキシャル成長させる。
（２）縦（垂直）方向エピタキシャルＳｉＧｅ層の側面の一部から絶縁膜上に横（水平）方向エピタキシャルＳｉＧｅ層を成長させる。（第１段階の横（水平）方向エピタキシャル成長、第１の半導体層）
（３）チャネル部に相当する箇所のＳｉＧｅ層及びその周囲の絶縁膜を除去する開孔部を形成する。
（４）露出したＳｉＧｅ層の側面間に歪みＳｉ層を成長する。（第２段階の横（水平）方向エピタキシャル成長、第３の半導体層）
（５）歪みＳｉ層の周囲にゲート絶縁膜を介して包囲型ゲート電極を平坦に埋め込む。
（６）包囲型ゲート電極に自己整合してＳｉＧｅ層の一部及び直下の絶縁膜を除去する開孔部を形成する。
（７）露出したＳｉＧｅ層及び歪みＳｉ層の側面間に再度ＳｉＧｅ層を成長し、直下部に空孔を形成する。（第３段階の横（水平）方向エピタキシャル成長、第２の半導体層）
（８）包囲型ゲート電極に自己整合してソースドレイン領域を形成する。
等の技術を使用して、
Ｓｉ基板上にシリコン窒化膜が設けられ、シリコン窒化膜上にシリコン酸化膜が選択的に設けられ、シリコン酸化膜上に選択的に、対向する一対の第１の半導体層（ＳｉＧｅ層）が設けられ、第１の半導体層（ＳｉＧｅ層）にそれぞれ１側面を接し、対向する一対の第２の半導体層（ＳｉＧｅ層）が空孔上に設けられ、第２の半導体層（ＳｉＧｅ層）間に２側面を接し、残りの周囲にゲート絶縁膜（ＳｉＯ２）を介してゲート電極（ＷＳｉ）に包囲された、歪み構造の第３の半導体層（歪みＳｉ層）が設けられ、第１及び第２の半導体層（ＳｉＧｅ層）には概略ｎ＋型及びｎ型ソースドレイン領域が設けられ、第３の半導体層（歪みＳｉ層）には概略チャネル領域が設けられ、ｎ＋型ソースドレイン領域及び包囲型ゲート電極（ＷＳｉ）にはＣｕ配線が接続されているＭＩＳ電界効果トランジスタを形成したものである。
【実施例１】
【０００９】
以下本発明を図示実施例により具体的に説明する。
全図を通じ同一対象物は同一符号で示す。ただし、側断面図における斜線は主要な絶縁膜のみに記載し、配線は若干の前後のずれを含んで描かれており、また発明の要部を示すため、水平方向及び垂直方向のサイズは正確な寸法を示していない。
【００１０】
図１〜図２０は本発明の半導体装置における第１の実施例で、図１は模式平面図（ただし図面を見やすくするため、配線体は省略している）、図２はチャネル長方向の模式側断面図（ｐ−ｐ矢視断面図）、図３はチャネル幅方向の模式側断面図（ｑ−ｑ矢視断面図）、図４はチャネル幅方向の模式側断面図（ｒ−ｒ矢視断面図）、図５〜図２０は製造方法の工程断面図である。
【００１１】
図１〜図４はシリコン（Ｓｉ）基板を使用し、３段階横（水平）方向エピタキシャル成長によるＳＳＵＧＣＯＩＮ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１は１０１５ｃｍ−３程度のｐ型のシリコン（Ｓｉ）基板、２は１００ｎｍ程度のシリコン窒化膜（Ｓｉ３Ｎ４）、３は１００ｎｍ程度のシリコン酸化膜（ＳｉＯ２）、４は５０ｎｍ程度の素子分離領域のシリコン窒化膜（Ｓｉ３Ｎ４）、５は空孔、６は１０１７ｃｍ−３程度のｐ型の第１段階の横（水平）方向エピタキシャルＳｉＧｅ層（第１の半導体層）、７は１０１７ｃｍ−３程度のｐ型の第２段階の横（水平）方向エピタキシャル歪みＳｉ層（第３の半導体層）、８は１０１７ｃｍ−３程度のｐ型の第３段階の横（水平）方向エピタキシャルＳｉＧｅ層（第２の半導体層）、９は埋め込みシリコン窒化膜（Ｓｉ３Ｎ４）（素子分離領域の一部）、１０は１０２０ｃｍ−３程度のｎ＋型ソース領域、１１は５×１０１７ｃｍ−３程度のｎ型ソース領域、１２は５×１０１７ｃｍ−３程度のｎ型ドレイン領域、１３は１０２０ｃｍ−３程度のｎ＋型ドレイン領域、１４は５ｎｍ程度のゲート酸化膜（ＳｉＯ２）、１５は長さ３５ｎｍ程度、厚さ１００ｎｍ程度の包囲型ゲート電極（ＷＳｉ）、１６は２５ｎｍ程度のサイドウォール（ＳｉＯ２）、１７は４００ｎｍ程度の燐珪酸ガラス（ＰＳＧ）膜、１８は２０ｎｍ程度のシリコン窒化膜（Ｓｉ３Ｎ４）、１９は１０ｎｍ程度のバリアメタル（ＴｉＮ）、２０は導電プラグ（Ｗ）、２１は５００ｎｍ程度の層間絶縁膜（ＳｉＯＣ）、２２は１０ｎｍ程度のバリアメタル（ＴａＮ）、２３は５００ｎｍ程度のＣｕ配線（Ｃｕシード層含む）、２４は２０ｎｍ程度のバリア絶縁膜を示している。
同図においては、ｐ型のシリコン基板１上にシリコン窒化膜（Ｓｉ３Ｎ４）２が設けられ、シリコン窒化膜（Ｓｉ３Ｎ４）２上には、選択的にシリコン酸化膜（ＳｉＯ２）３が設けられ、シリコン酸化膜（ＳｉＯ２）３上には素子分離領域のシリコン窒化膜（Ｓｉ３Ｎ４）４及びｐ型のＳｉＧｅ層６が設けられ、一対のＳｉＧｅ層６にそれぞれ１側面を接して一対のｐ型のＳｉＧｅ層８が設けられ、一対のＳｉＧｅ層８間にｐ型の歪みＳｉ層７が挟まれている構造からなる半導体層が島状に絶縁分離されて設けられている。一対のＳｉＧｅ層８直下には空孔が設けられ、歪みＳｉ層７の残りの周囲にはゲート酸化膜（ＳｉＯ２）１４を介して包囲型ゲート電極（ＷＳｉ）１５が設けられ、包囲型ゲート電極１５の上面部の側壁にはサイドウォール１６が設けられ、ＳｉＧｅ層８には、概略ｎ型ソースドレイン領域（１１、１２）及びｎ＋型ソースドレイン領域（１０、１３）が設けられ（ＳｉＧｅ層６にもｎ＋型ソースドレイン領域（１０、１３）が設けられている）、ｐ型の歪みＳｉ層７には、概略チャネル領域が設けられており（実際にはｎ型ソースドレイン領域（１１、１２）が若干横方向拡散されている）、ｎ＋型ソースドレイン領域（１０、１３）及び包囲型ゲート電極１５には、それぞれバリアメタル（ＴｉＮ）１９を有する導電プラグ（Ｗ）２０を介してバリアメタル（ＴａＮ）２２を有するＣｕ配線２３が接続されているＬＤＤ構造からなるＮチャネルのＭＩＳ電界効果トランジスタが形成されている。
【００１２】
したがって、コスト高になるＳＩＭＯＸ法によりＳＯＩ基板を形成することなく、通常の安価な半導体基板を使用して、半導体基板上に絶縁膜を介して歪みＳｉ層を左右から挟んだ２段階のＳｉＧｅ層を有する構造からなる完全空乏型の半導体層を設け、歪みＳｉ層の周囲にゲート酸化膜を介して包囲型ゲート電極を設け、概略ＳｉＧｅ層にソースドレイン領域を設け、概略歪みＳｉ層にチャネル領域を設けたＳＯＩ構造のＭＩＳ電界効果トランジスタを形成できるため、ソースドレイン領域の接合容量の低減（実質ゼロ）、空乏層容量の低減、ソースドレイン領域の耐圧改善及びサブスレッショルド特性を改善できることによる閾値電圧の低減が可能である。
また成長するシリコン窒化膜（Ｓｉ３Ｎ４）の膜厚により、歪みＳｉ層及び２段階のＳｉＧｅ層の膜厚を決定できるため、大口径ウエハーによる製造にも対応できる、完全空乏型（薄膜）のＳＯＩ構造の半導体層を容易に形成することが可能である。
また下地の絶縁膜の影響のない結晶性が良好な歪みＳｉ層にのみチャネル領域を形成できるため、安定した特性を持つＳＯＩ構造のＭＩＳ電界効果トランジスタを形成することが可能である。
また図示してはいないが、ＳＯＩ基板を横（水平）方向のエピタキシャル成長により形成できるため、ＳＩＭＯＸ法によるＳＯＩ基板の形成では不可能であるＳＯＩ基板の下層に配線層を形成することも可能で、より自由度が高く且つ高集積な配線層を形成することが可能である。
またゲート酸化膜を介して設けられたゲート電極により歪みＳｉ層を包囲して形成できるため、チャネル以外の電流経路を遮断でき、完全なチャネル制御が可能であるばかりでなく、４面（上下面及びチャネル幅方向の２側面）にチャネルを形成できるため、表面(上面)の占有面積を増やすことなくチャネル幅を増加できるため、駆動電流を増加させることが可能である。
またＳＯＩ構造の半導体層に形成したソースドレイン領域下に放熱用の空孔を設けることにより、ＭＩＳ電界効果トランジスタの高速化によって発生する熱による温度上昇を抑制し、高温での速度特性の劣化を改善することも可能である。
またＭＩＳ電界効果トランジスタのソースドレイン領域と半導体基板間の容量を、空孔を設けることにより、通常のシリコン酸化膜のＳＯＩ構造に比較し、大幅に低減することが可能である。
また微細な歪みＳｉ層に自己整合して、ＭＩＳ電界効果トランジスタの構成要素（低濃度及び高濃度のソースドレイン領域、ゲート酸化膜及び包囲型ゲート電極）及び放熱用の空孔を微細に形成することも可能である。
また格子定数の小さなＳｉ層を、左右から格子定数の大きなＳｉＧｅ層により挟んだ構造の半導体層を形成できるため、左右のＳｉＧｅ層から歪みＳｉ層の格子定数を広げることが可能で、キャリアの移動度を増加させることができることによる高速化が可能である。
即ち、高速大容量通信、携帯情報端末、各種電子機械機器、宇宙関連機器等に対応可能な半導体集積回路の製造を可能とする、高速、高信頼、高性能及び高集積を併せ持つＭＩＳ電界効果トランジスタを得ることができる。
【００１３】
次いで本発明に係る半導体装置における第１の実施例の製造方法について図２〜図２０を参照して説明する。チャネル長方向を示す図面（ｐ−ｐ矢視断面図）を用いて説明するが、主要な工程においてはチャネル幅方向を示す図面（ｑ−ｑ矢視断面図又はｒ−ｒ矢視断面図）も適宜追加して説明する。ただし、ここでは本発明の半導体装置の形成に関する製造方法のみを記述し、一般の半導体集積回路に搭載される各種の素子(他のトランジスタ、抵抗、容量等)の形成に関する製造方法の記述は省略する。
【００１４】
図５（チャネル長方向（ｐ−ｐ矢視断面図））
化学気相成長により、ｐ型のシリコン基板１上にシリコン窒化膜（Ｓｉ３Ｎ４）２を１００ｎｍ程度成長する。次いで化学気相成長により、１００ｎｍ程度のシリコン酸化膜（ＳｉＯ２）３を成長する。次いで化学気相成長により、シリコン窒化膜（Ｓｉ３Ｎ４）４を５０ｎｍ程度成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）４、シリコン酸化膜（ＳｉＯ２）３及びシリコン窒化膜（Ｓｉ３Ｎ４）２を順次異方性ドライエッチングし、開孔部を形成する。次いでレジスト（図示せず）を除去する。
【００１５】
図６（チャネル長方向（ｐ−ｐ矢視断面図））
次いで露出したｐ型のシリコン基板１上にｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層２３（Ｇｅ濃度３０％程度）を成長する。次いで化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ  以後ＣＭＰと略称）し、シリコン窒化膜（Ｓｉ３Ｎ４）４の平坦面より突出したｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層２５を平坦化する。次いで選択化学気相成長法により５０ｎｍ程度のタングステン膜２６を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）４を異方性ドライエッチングし、開孔部を形成する。次いでレジスト（図示せず）を除去する。
【００１６】
図７（チャネル長方向（ｐ−ｐ矢視断面図））
次いで露出したｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層２５の側面にｐ型の横（水平）方向エピタキシャルＳｉＧｅ層６（Ｇｅ濃度３０％程度、第１段階の横（水平）方向エピタキシャル成長、第１の半導体層）を成長し、シリコン窒化膜（Ｓｉ３Ｎ４）４の開孔部を埋め込む。ここで残されたシリコン窒化膜（Ｓｉ３Ｎ４）４は素子分離領域となる。
【００１７】
図８（チャネル長方向（ｐ−ｐ矢視断面図））
次いでｐ型の横（水平）方向エピタキシャルＳｉＧｅ層６の表面を９００℃程度で酸化し、２０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）（図示せず）を成長する。次いで熱酸化したシリコン酸化膜（ＳｉＯ２）（図示せず）及びシリコン窒化膜（Ｓｉ３Ｎ４）４をマスク層として、タングステン膜２６及びｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層２５を順次異方性ドライエッチングし、開孔部を形成する。次いで化学気相成長により、６０ｎｍ程度のシリコン酸化膜（ＳｉＯ２）９を成長する。次いでシリコン窒化膜（Ｓｉ３Ｎ４）４及びＳｉＧｅ層６の平坦面上のシリコン酸化膜（ＳｉＯ２）９及び熱酸化したシリコン酸化膜（ＳｉＯ２）（図示せず）を化学的機械研磨（ＣＭＰ）し、シリコン酸化膜（ＳｉＯ２）９を開孔部に平坦に埋め込む。（この領域も素子分離領域の一部となる。）
【００１８】
図９（チャネル長方向（ｐ−ｐ矢視断面図））及び図１０（チャネル幅方向（ｑ−ｑ矢視断面図））
次いで化学気相成長により、１００ｎｍ程度のシリコン酸化膜（ＳｉＯ２）２７を成長する。
【００１９】
図１１（チャネル長方向（ｐ−ｐ矢視断面図））及び図１２（チャネル幅方向（ｑ−ｑ矢視断面図））
次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン酸化膜（ＳｉＯ２）２７、ｐ型の横（水平）方向エピタキシャルＳｉＧｅ層６、シリコン窒化膜（Ｓｉ３Ｎ４）４及びシリコン酸化膜（ＳｉＯ２）３を選択的に順次異方性ドライエッチングし、シリコン窒化膜（Ｓｉ３Ｎ４）２の一部を露出する開孔部を形成する。この際シリコン窒化膜（Ｓｉ３Ｎ４）２がエッチングのストッパー膜となる。次いでレジスト（図示せず）を除去する。（図１２における破線は、紙面の奥のＳｉＧｅ層６を示している。）
【００２０】
図１３（チャネル長方向（ｐ−ｐ矢視断面図））及び図１４（チャネル幅方向（ｑ−ｑ矢視断面図））
次いで露出したｐ型の横（水平）方向エピタキシャルＳｉＧｅ層６の側面間にｐ型の横（水平）方向エピタキシャル歪みＳｉ層７を成長し、下部に空孔を有する歪みＳｉ層７（第２段階の横（水平）方向エピタキシャル成長、第３の半導体層）を形成する。（この際、空孔直上は下地の影響が全くない単結晶シリコン層となる。）次いで露出している歪みＳｉ層７の全周囲を酸化し、５ｎｍ程度のゲート酸化膜（ＳｉＯ２）１４を成長する。次いで歪みＳｉ層７に閾値電圧制御用の硼素のイオン注入をおこなう。次いで化学気相成長により、ゲート酸化膜（ＳｉＯ２）１４の全周囲を含む全面に、開孔部を完全に埋め込むように１００ｎｍ程度のタングステンシリサイド膜（ＷＳｉ）を成長する。次いで化学的機械研磨（ＣＭＰ）し、シリコン酸化膜（ＳｉＯ２）２７上に成長したタングステンシリサイド膜（ＷＳｉ）を除去し、平坦化する。こうして開孔部に平坦に埋め込まれた包囲型ゲート電極（ＷＳｉ）１５が形成される。
【００２１】
図１５（チャネル長方向（ｐ−ｐ矢視断面図））及び図１６（チャネル幅方向（ｒ−ｒ矢視断面図））
次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン酸化膜（ＳｉＯ２）２７、ＳｉＧｅ層６及びシリコン酸化膜（ＳｉＯ２）３を選択的に順次異方性ドライエッチングし、シリコン窒化膜（Ｓｉ３Ｎ４）２の一部を露出する開孔部を形成する。この際シリコン窒化膜（Ｓｉ３Ｎ４）２がエッチングのストッパー膜となる。次いでレジスト（図示せず）を除去する。（図１６における破線は、紙面の奥のＳｉＧｅ層６を示している。）
【００２２】
図１７（チャネル長方向（ｐ−ｐ矢視断面図））及び図１８（チャネル幅方向（ｒ−ｒ矢視断面図））
次いで露出したＳｉＧｅ層６及び歪みＳｉ層７の側面間にｐ型の横（水平）方向エピタキシャルＳｉＧｅ層８を成長し、下部に空孔５を有するＳｉＧｅ層８（第３段階の横（水平）方向エピタキシャル成長、第２の半導体層）を形成する。
【００２３】
図１９（チャネル長方向（ｐ−ｐ矢視断面図））
次いでシリコン酸化膜（ＳｉＯ２）２７をエッチング除去する。次いで化学気相成長により、５ｎｍ程度のイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）を成長する。次いで包囲型ゲート電極（ＷＳｉ）１５をマスク層として、ｎ型ソースドレイン領域（１１、１２）形成用の燐のイオン注入をおこなう。次いでイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）をエッチング除去する。次いで化学気相成長により、２５ｎｍ程度のシリコン酸化膜（ＳｉＯ２）を成長する。次いで全面異方性ドライエッチングし、包囲型ゲート電極（ＷＳｉ）１５の上面部の側壁にのみサイドウォール（ＳｉＯ２）１６を形成する。次いで化学気相成長により、５ｎｍ程度のイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）を成長する。次いでサイドウォール（ＳｉＯ２）１６及び包囲型ゲート電極（ＷＳｉ）１５をマスク層として、ｎ＋型ソースドレイン領域（１０、１３）形成用の砒素のイオン注入をおこなう。次いでイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）をエッチング除去する。次いでＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）法によりアニールをおこない、ｎ型ソースドレイン領域（１１、１２）及びｎ＋型ソースドレイン領域（１０、１３）を形成する。
【００２４】
図２０（チャネル長方向（ｐ−ｐ矢視断面図））
次いで化学気相成長により、４００ｎｍ程度のＰＳＧ膜１７を成長する。次いで化学的機械研磨（ＣＭＰ）し、平坦化する。次いで化学気相成長により、２０ｎｍ程度のシリコン窒化膜（Ｓｉ３Ｎ４）１８を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）１８及びＰＳＧ膜１７を順次異方性ドライエッチングし、ビアを形成する。次いでレジスト（図示せず）を除去する。次いでスパッタにより、バリアメタルとなるＴｉＮ１９を成長する。次いで化学気相成長により、タングステン（Ｗ）２０を成長する。次いで化学的機械研磨（ＣＭＰ）により、ビアに平坦に埋め込み、バリアメタル（ＴｉＮ）１９を有する導電プラグ（Ｗ）２０を形成する。
【００２５】
図２（チャネル長方向（ｐ−ｐ矢視断面図））、図３（チャネル幅方向（ｑ−ｑ矢視断面図））及び図４（チャネル幅方向（ｒ−ｒ矢視断面図））
次いで化学気相成長により、５００ｎｍ程度の層間絶縁膜（ＳｉＯＣ）２１を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、層間絶縁膜（ＳｉＯＣ）２１を異方性ドライエッチングし、開孔部を形成する。（この際、シリコン窒化膜（Ｓｉ３Ｎ４）１８がエッチングストッパー膜となる。）次いでレジスト（図示せず）を除去する。次いで化学気相成長により、１０ｎｍ程度のバリアメタル（ＴａＮ）２２を成長する。次いでスパッタにより、Ｃｕシード層を成長する。次いで電解メッキ法により５００ｎｍ程度のＣｕを成長する。次いで化学的機械研磨（ＣＭＰ）し、開孔部にＣｕを平坦に埋め込み、バリアメタル（ＴａＮ）２２を有するＣｕ配線２３を形成する。次いで化学気相成長により、Ｃｕのバリア絶縁膜となるシリコン窒化膜（Ｓｉ３Ｎ４）２４を成長し、本願発明の３段階横（水平）方向エピタキシャル成長によるＳＳＵＧＣＯＩＮ構造のＮチャネルのＭＩＳ電界効果トランジスタを完成する。
【実施例２】
【００２６】
図２１は本発明の半導体装置における第２の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、３段階横（水平）方向エピタキシャル成長によるＳＳＵＧＣＯＩＮ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１〜５、７〜２４は図２と同じ物を示している。
同図においては、ＳｉＧｅ層６がすべてＳｉＧｅ層８で置き換わり、ソースドレイン領域の直下すべてに空孔が形成されていること以外は図２とほぼ同じ構造のＮチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においても第１の実施例と同様の効果を得ることができ、より広い空孔を形成できるため、放熱性に優れ、またソースドレイン領域と半導体基板間の容量をさらに低減できるため、より高速化が可能である。
【実施例３】
【００２７】
図２２は本発明の半導体装置における第３の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、３段階横（水平）方向エピタキシャル成長によるＳＳＵＧＣＯＩＮ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１〜５、９〜２４は図２と同じ物を、２８はｐ型の横（水平）方向エピタキシャルＳｉ層（第１段階の横（水平）方向エピタキシャル成長、第１の半導体層）、２９はｐ型の横（水平）方向エピタキシャルＳｉ層（第２段階の横（水平）方向エピタキシャル成長、第３の半導体層）、３０はｐ型の横（水平）方向エピタキシャルＳｉ層（第３段階の横（水平）方向エピタキシャル成長、第２の半導体層）を示している。
同図においては、ＳｉＧｅ層６、歪みＳｉ層７及びＳｉＧｅ層８の替りにすべてＳｉ層で形成されていること以外は図２とほぼ同じ構造のＮチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においては歪み構造の半導体層を形成していないため、キャリアの移動度を増加させることはできないが、それ以外は第１の実施例と同様の効果を得ることができる。
【実施例４】
【００２８】
図２３は本発明の半導体装置における第４の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、３段階横（水平）方向エピタキシャル成長によるＳＳＵＧＣＯＩＮ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１〜２４は図２と同じ物を、３１はゲート電極（ＣｏＳｉ２／ＷＳｉ）、３２はサリサイド層（ＣｏＳｉ２）を示している。
同図においては、包囲型ゲート電極の上面部が（ＣｏＳｉ２／ＷＳｉ）ゲート電極、それ以外の側面部及び下面部がＷＳｉゲート電極に形成されていること及びメタルソースドレインとなるサリサイド層（ＣｏＳｉ２）が形成されていること以外は図２とほぼ同じ構造のＮチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においても第１の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、ソースドレイン領域の抵抗を低減できるため、より高速化が可能である。
【実施例５】
【００２９】
図２４は本発明の半導体装置における第５の実施例の模式側断面図で、シリコン（Ｓｉ）基板を使用し、３段階横（水平）方向エピタキシャル成長によるＳＳＵＧＣＯＩＮ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１〜１４、１６〜２４は図２と同じ物を、３３はバリアメタル（ＴｉＮ）、３４はゲート電極（Ａｌ）、３５は燐珪酸ガラス（ＰＳＧ）膜を示している。
同図においては、燐珪酸ガラス（ＰＳＧ）膜が２層に形成されていること、ゲート電極がバリアメタル（ＴｉＮ）を有する低抵抗のＡｌにより形成されていること（いわゆるダマシンプロセスにより形成）以外は図２とほぼ同じ構造のＮチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においても第１の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、低抵抗のＡｌによりゲート電極の抵抗を低減できるため、より高速化が可能である。
【実施例６】
【００３０】
図２５〜図３５は本発明の半導体装置における第６の実施例で、図２５はチャネル長方向の模式側断面図（ｐ−ｐ矢視断面図）、図２６〜図３５は製造方法の工程断面図である。
【００３１】
図２５はシリコン（Ｓｉ）基板を使用し、３段階横（水平）方向エピタキシャル成長によるＳＳＵＧＣＯＩＮ構造に形成したショートチャネルのＮチャネルＭＩＳ電界効果トランジスタを含む半導体集積回路の一部を示しており、１〜１３、１５〜２４は図２と同じ物を、３６はゲート酸化膜（ＨｆＯ２）、３７はｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層（第４の半導体層）を示している。
同図においては、ＳＯＩ構造の半導体層（歪みＳｉ層７を挟んだＳｉＧｅ層８及びＳｉＧｅ６）がより薄膜に形成されていること、ＳｉＧｅ層８及びＳｉＧｅ６の上面上に縦（垂直）方向エピタキシャルＳｉＧｅ層３７（第４の半導体層）が形成されていること及び包囲型ゲート電極の上面の頭部を除き、包囲型ゲート電極を包囲するようにゲート酸化膜（ＨｆＯ２）が形成されていること以外は図２とほぼ同じ構造のＮチャネルＭＩＳ電界効果トランジスタが形成されている。
本実施例においては第１の実施例と同様の効果を得ることができ、製造方法はやや複雑になるが、チャネル領域をより薄膜化させた歪みＳｉ層で形成できるため、電子の散乱を抑制することが可能で、キャリアの移動度を向上させることにより、さらなる高速化が可能である。
【００３２】
次いで本発明に係る半導体装置における第６の実施例の製造方法について図２６〜図３５及び図２５を参照して説明する。チャネル長方向を示す図面（ｐ−ｐ矢視断面図）を用いて説明するが、主要な工程においてはチャネル幅方向を示す図面（ｑ−ｑ矢視断面図又はｒ−ｒ矢視断面図）も適宜追加して説明する。ただし、ここでは本発明の半導体装置の形成に関する製造方法のみを記述し、一般の半導体集積回路に搭載される各種の素子(他のトランジスタ、抵抗、容量等)の形成に関する製造方法の記述は省略する。
第１の実施例に示される図５〜図１２の工程（ただしシリコン窒化膜（Ｓｉ３Ｎ４）４及びＳｉＧｅ層６の膜厚は３０ｎｍ程度）をおこなった後、図２６及び図２７の工程をおこなう。
【００３３】
図２６（チャネル長方向（ｐ−ｐ矢視断面図））及び図２７（チャネル幅方向（ｑ−ｑ矢視断面図））
次いで露出したｐ型の横（水平）方向エピタキシャルＳｉＧｅ層６（第１段階の横（水平）方向エピタキシャル成長、第１の半導体層）の側面間にｐ型の横（水平）方向エピタキシャル歪みＳｉ層７を成長し、下部に空孔を有する歪みＳｉ層７（第２段階の横（水平）方向エピタキシャル成長、第３の半導体層）を形成する。（この際、空孔直上は下地の影響が全くない単結晶シリコン層となる。）次いで露出している歪みＳｉ層７の全周囲を含む全面に５ｎｍ程度のゲート酸化膜（ＨｆＯ２）３６を成長する。次いで歪みＳｉ層７に閾値電圧制御用の硼素のイオン注入をおこなう。次いで化学気相成長により、ゲート酸化膜（ＨｆＯ２）３６の全周囲を含む全面に、開孔部を完全に埋め込むように１００ｎｍ程度のタングステンシリサイド膜（ＷＳｉ）を成長する。次いで化学的機械研磨（ＣＭＰ）し、シリコン酸化膜（ＳｉＯ２）２７上に成長したタングステンシリサイド膜（ＷＳｉ）及びゲート酸化膜（ＨｆＯ２）３６を除去し、平坦化する。こうして開孔部に平坦に埋め込まれた包囲型ゲート電極（ＷＳｉ）１５が形成される。
【００３４】
図２８（チャネル長方向（ｐ−ｐ矢視断面図））及び図２９（チャネル幅方向（ｒ−ｒ矢視断面図））
次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン酸化膜（ＳｉＯ２）２７、ＳｉＧｅ層６及びシリコン酸化膜（ＳｉＯ２）３を選択的に順次異方性ドライエッチングし、シリコン窒化膜（Ｓｉ３Ｎ４）２の一部を露出する開孔部を形成する。この際シリコン窒化膜（Ｓｉ３Ｎ４）２がエッチングのストッパー膜となる。次いでレジスト（図示せず）を除去する。（図２９における破線は、紙面の奥のＳｉＧｅ層６を示している。）
【００３５】
図３０（チャネル長方向（ｐ−ｐ矢視断面図））及び図３１（チャネル幅方向（ｒ−ｒ矢視断面図））
次いで露出したＳｉＧｅ層６及び歪みＳｉ層７の側面間にｐ型の横（水平）方向エピタキシャルＳｉＧｅ層８を成長し、下部に空孔５を有するＳｉＧｅ層８（第３段階の横（水平）方向エピタキシャル成長、第２の半導体層）を形成する。
【００３６】
図３２（チャネル長方向（ｐ−ｐ矢視断面図））及び図３３（チャネル幅方向（ｒ−ｒ矢視断面図））
次いでシリコン酸化膜（ＳｉＯ２）２７をエッチング除去する。次いで露出したＳｉＧｅ層６及びＳｉＧｅ層８上に２０ｎｍ程度のｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層３７（Ｇｅ濃度３０％程度、第４の半導体層）を成長する。
【００３７】
図３４（チャネル長方向（ｐ−ｐ矢視断面図））
次いで化学気相成長により、５ｎｍ程度のイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）を成長する。次いで包囲型ゲート電極（ＷＳｉ）１５をマスク層として、ｎ型ソースドレイン領域（１１、１２）形成用の燐のイオン注入をおこなう。次いでイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）をエッチング除去する。次いで化学気相成長により、２５ｎｍ程度のシリコン酸化膜（ＳｉＯ２）を成長する。次いで全面異方性ドライエッチングし、包囲型ゲート電極（ＷＳｉ）１５の上面部の側壁にのみサイドウォール（ＳｉＯ２）１６を形成する。次いで化学気相成長により、５ｎｍ程度のイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）を成長する。次いでサイドウォール（ＳｉＯ２）１６及び包囲型ゲート電極（ＷＳｉ）１５をマスク層として、ｎ＋型ソースドレイン領域（１０、１３）形成用の砒素のイオン注入をおこなう。次いでイオン注入用のシリコン酸化膜（ＳｉＯ２、図示せず）をエッチング除去する。次いでＲＴＰ法によりアニールをおこない、ｎ型ソースドレイン領域（１１、１２）及びｎ＋型ソースドレイン領域（１０、１３）を形成する。
【００３８】
図３５（チャネル長方向（ｐ−ｐ矢視断面図））
次いで化学気相成長により、４００ｎｍ程度のＰＳＧ膜１７を成長する。次いで化学的機械研磨（ＣＭＰ）し、平坦化する。次いで化学気相成長により、２０ｎｍ程度のシリコン窒化膜（Ｓｉ３Ｎ４）１８を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、シリコン窒化膜（Ｓｉ３Ｎ４）１８及びＰＳＧ膜１７を順次異方性ドライエッチングし、ビアを形成する。次いでレジスト（図示せず）を除去する。次いでスパッタにより、バリアメタルとなるＴｉＮ１９を成長する。次いで化学気相成長により、タングステン（Ｗ）２０を成長する。次いで化学的機械研磨（ＣＭＰ）により、ビアに平坦に埋め込み、バリアメタル（ＴｉＮ）１９を有する導電プラグ（Ｗ）２０を形成する。
【００３９】
図２５（チャネル長方向（ｐ−ｐ矢視断面図））
次いで化学気相成長により、５００ｎｍ程度の層間絶縁膜（ＳｉＯＣ）２１を成長する。次いで露光描画装置による通常のリソグラフィー技術を利用し、レジスト（図示せず）をマスク層として、層間絶縁膜（ＳｉＯＣ）２１を異方性ドライエッチングし、開孔部を形成する。（この際、シリコン窒化膜（Ｓｉ３Ｎ４）１８がエッチングストッパー膜となる。）次いでレジスト（図示せず）を除去する。次いで化学気相成長により、１０ｎｍ程度のバリアメタル（ＴａＮ）２２を成長する。次いでスパッタにより、Ｃｕシード層を成長する。次いで電解メッキ法により５００ｎｍ程度のＣｕを成長する。次いで化学的機械研磨（ＣＭＰ）し、開孔部にＣｕを平坦に埋め込み、バリアメタル（ＴａＮ）２２を有するＣｕ配線２３を形成する。次いで化学気相成長により、Ｃｕのバリア絶縁膜となるシリコン窒化膜（Ｓｉ３Ｎ４）２４を成長し、本願発明の３段階横（水平）方向エピタキシャル成長によるＳＳＵＧＣＯＩＮ構造のＮチャネルのＭＩＳ電界効果トランジスタを完成する。
【００４０】
上記実施例においては、半導体層を成長させる場合に化学気相成長を使用しているが、これに限定されず、分子線成長法（ＭＢＥ）によっても、有機金属気相成長法（ＭＯＣＶＤ）によっても、原子層結晶成長法（ＡＬＥ）によっても、また他のいかなる結晶成長法を利用してもよい。
上記実施例のすべては、ＮチャネルのＭＩＳ電界効果トランジスタを形成する場合について記載しているが、ＰチャネルのＭＩＳ電界効果トランジスタを形成してもよいし、Ｎチャネル及びＰチャネルのＭＩＳ電界効果トランジスタが共存するＣＭＯＳを形成しても本願発明は成立する。
またゲート電極、ゲート酸化膜、バリアメタル、導電プラグ、配線、絶縁膜等は上記実施例に限定されず、同様の特性を有する材料であればどのような材料を使用してもよい。
また上記実施例のすべてはエンハンスメント型のＭＩＳ電界効果トランジスタを形成する場合について記載しているが、デブリーション型のＭＩＳ電界効果トランジスタを形成してもよい。この場合は導電型が反対のエピタキシャル半導体層を成長するか、あるいはエピタキシャル半導体層を成長して後に反対導電型の不純物をイオン注入して導電型を変換したエピタキシャル半導体層を使用して同様構造のＭＩＳ電界効果トランジスタを形成すればよい。
【産業上の利用可能性】
【００４１】
本願発明は、特に極めて高速で、高信頼且つ高集積なＭＩＳ電界効果トランジスタを目指したものではあるが、高速に限らず、ＭＩＳ電界効果トランジスタを搭載するすべての半導体集積回路に利用することは可能である。
また半導体集積回路ばかりでなく、単体の個別半導体素子としての利用も可能である。
またＭＩＳ電界効果トランジスタばかりでなく、他の電界効果トランジスタ、液晶用のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等に利用できる可能性がある。
【符号の説明】
【００４２】
１    ｐ型のシリコン（Ｓｉ）基板
２    シリコン窒化膜（Ｓｉ３Ｎ４）
３    シリコン酸化膜（ＳｉＯ２）
４    素子分離領域のシリコン窒化膜（Ｓｉ３Ｎ４）
５    空孔
６    ｐ型の横（水平）方向エピタキシャルＳｉＧｅ層（第１の半導体層）
７    ｐ型の横（水平）方向エピタキシャル歪みＳｉ層（第３の半導体層）
８    ｐ型の横（水平）方向エピタキシャルＳｉＧｅ層（第２の半導体層）
９    埋め込みシリコン窒化膜（Ｓｉ３Ｎ４）
１０  ｎ＋型ソース領域
１１  ｎ型ソース領域
１２  ｎ型ドレイン領域
１３  ｎ＋型ドレイン領域
１４  ゲート酸化膜（ＳｉＯ２）
１５  ゲート電極（ＷＳｉ）
１６  サイドウォール（ＳｉＯ２）
１７  燐珪酸ガラス（ＰＳＧ）膜
１８  シリコン窒化膜（Ｓｉ３Ｎ４）
１９  バリアメタル（ＴｉＮ）
２０  導電プラグ（Ｗ）
２１  層間絶縁膜（ＳｉＯＣ）
２２  バリアメタル（ＴａＮ）
２３  Ｃｕ配線（Ｃｕシード層含む）
２４  バリア絶縁膜（Ｓｉ３Ｎ４）
２５  ｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層
２６  選択化学気相成長導電膜（Ｗ）
２７  シリコン酸化膜（ＳｉＯ２）
２８  ｐ型の横（水平）方向エピタキシャルＳｉ層（第１の半導体層）
２９  ｐ型の横（水平）方向エピタキシャルＳｉ層（第３の半導体層）
３０  ｐ型の横（水平）方向エピタキシャルＳｉ層（第２の半導体層）
３１  ゲート電極（ＣｏＳｉ２／ＷＳｉ）
３２  サリサイド層（ＣｏＳｉ２）
３３  バリアメタル（ＴｉＮ）
３４  ゲート電極（Ａｌ）
３５  燐珪酸ガラス（ＰＳＧ）膜
３６  ゲート酸化膜（ＨｆＯ２）
３７  ｐ型の縦（垂直）方向エピタキシャルＳｉＧｅ層（第４の半導体層）
【図１】
0005650576.tif 000002
【図２】
0005650576.tif 000003
【図３】
0005650576.tif 000004
【図４】
0005650576.tif 000005
【図５】
0005650576.tif 000006
【図６】
0005650576.tif 000007
【図７】
0005650576.tif 000008
【図８】
0005650576.tif 000009
【図９】
0005650576.tif 000010
【図１０】
0005650576.tif 000011
【図１１】
0005650576.tif 000012
【図１２】
0005650576.tif 000013
【図１３】
0005650576.tif 000014
【図１４】
0005650576.tif 000015
【図１５】
0005650576.tif 000016
【図１６】
0005650576.tif 000017
【図１７】
0005650576.tif 000018
【図１８】
0005650576.tif 000019
【図１９】
0005650576.tif 000020
【図２０】
0005650576.tif 000021
【図２１】
0005650576.tif 000022
【図２２】
0005650576.tif 000023
【図２３】
0005650576.tif 000024
【図２４】
0005650576.tif 000025
【図２５】
0005650576.tif 000026
【図２６】
0005650576.tif 000027
【図２７】
0005650576.tif 000028
【図２８】
0005650576.tif 000029
【図２９】
0005650576.tif 000030
【図３０】
0005650576.tif 000031
【図３１】
0005650576.tif 000032
【図３２】
0005650576.tif 000033
【図３３】
0005650576.tif 000034
【図３４】
0005650576.tif 000035
【図３５】
0005650576.tif 000036
【図３６】
0005650576.tif 000037