(57)【特許請求の範囲】
【請求項１】
信号の入力動作および出力動作のうちの少なくとも一方の動作を行う複数の画素と、
前記画素に接続された１または複数の信号線と、
前記信号線を含む複数の配線と、
前記複数の配線のうちの一の信号線と他の一の配線との間に配設され、第１トランジスタと、容量素子と、第２トランジスタにより構成された抵抗素子とを有する１または複数の静電気保護回路と、
前記静電気保護回路に接続された第１制御線と
を備え、
前記静電気保護回路では、
前記第１トランジスタのゲートが、前記第１制御線と直接もしくは間接的に接続され、
前記第１トランジスタにおけるソースおよびドレインのうちの一方が、前記一の信号線および前記容量素子の一端に接続されると共に、他方が前記他の一の配線に接続され、
前記容量素子の他端が、前記第１トランジスタのゲートに接続され、
前記抵抗素子の一端が、前記第１制御線に接続され、
前記抵抗素子の他端が、前記第１トランジスタのゲートおよび前記容量素子の他端に接続されている
信号伝達装置。
【請求項２】
前記抵抗素子の一端および他端が、前記第２トランジスタのソースまたはドレインであり、
前記第２トランジスタのゲートには、第２制御線が接続されている
請求項１に記載の信号伝達装置。
【請求項３】
装置電源がオン状態のときに前記第２トランジスタがオン状態となるように、前記第２制御線の電位が設定されている
請求項２に記載の信号伝達装置。
【請求項４】
装置電源がオン状態のときに前記第１トランジスタがオフ状態となるように、前記第１制御線の電位が設定されている
請求項１ないし請求項３のいずれか１項に記載の信号伝達装置。
【請求項５】
前記他の一の配線が、前記複数の配線のうちの、他の一の信号線、一の電源線または一の接地線である
請求項１ないし請求項４のいずれか１項に記載の信号伝達装置。
【請求項６】
前記複数の静電気保護回路が、
前記一の信号線と前記他の一の信号線との間に配設された、１または複数の第１保護回路と、
前記一の信号線と、前記一の電源線または前記一の接地線との間に配設された、１または複数の第２保護回路とからなる
請求項５に記載の信号伝達装置。
【請求項７】
前記第１保護回路および前記第２保護回路が、隣接する複数の配線間で連続的に配設されている
請求項６に記載の信号伝達装置。
【請求項８】
前記複数の画素は、信号の入力動作としての撮像動作を行うものであり、撮像装置として構成されている
請求項１ないし請求項７のいずれか１項に記載の信号伝達装置。
【請求項９】
前記複数の画素は、前記撮像動作として、入射した放射線に応じて電気信号を発生するものであり、放射線撮像装置として構成されている
請求項８に記載の信号伝達装置。
【請求項１０】
前記放射線がＸ線である
請求項９に記載の信号伝達装置。
【請求項１１】
前記複数の画素は、信号の出力動作としての表示動作を行うものであり、表示装置として構成されている
請求項１ないし請求項７のいずれか１項に記載の信号伝達装置。
【請求項１２】
撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記撮像装置は、
撮像動作を行う複数の画素と、
前記画素に接続された１または複数の信号線と、
前記信号線を含む複数の配線と、
前記複数の配線のうちの一の信号線と他の一の配線との間に配設され、第１トランジスタと、容量素子と、第２トランジスタにより構成された抵抗素子とを有する１または複数の静電気保護回路と、
前記静電気保護回路に接続された第１制御線と
を備え、
前記静電気保護回路では、
前記第１トランジスタのゲートが、前記第１制御線と直接もしくは間接的に接続され、
前記第１トランジスタにおけるソースおよびドレインのうちの一方が、前記一の信号線および前記容量素子の一端に接続されると共に、他方が前記他の一の配線に接続され、
前記容量素子の他端が、前記第１トランジスタのゲートに接続され、
前記抵抗素子の一端が、前記第１制御線に接続され、
前記抵抗素子の他端が、前記第１トランジスタのゲートおよび前記容量素子の他端に接続されている
撮像表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、信号の入力動作および出力動作のうちの少なくとも一方の動作（信号伝達動作）を行う信号伝達装置、ならびに信号の入力動作（撮像動作）を行う撮像装置を備えた撮像表示システムに関する。
【背景技術】
【０００２】
撮像装置や表示装置などの信号伝達装置では、ＥＳＤ（Electro-Static Discharge；静電気放電）現象に起因した外部からの静電気入力に対して内部の素子（回路）を保護するため、一般に、静電気保護回路（ＥＳＤ保護回路）が設けられている。例えば特許文献１には、信号線間に静電気保護回路を設けるようにした撮像装置が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２９４９００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１の静電気保護回路では、静電気からの有効な保護がなされない場合もあり得ることから、静電気からの保護をより確実に行うことを可能とする手法の提案が望まれる。
【０００５】
本開示はかかる問題点に鑑みてなされたもので、その目的は、静電気からの保護をより確実に行うことが可能な信号伝達装置および撮像表示システムを提供することにある。
【課題を解決するための手段】
【０００６】
本開示の信号伝達装置は、信号の入力動作および出力動作のうちの少なくとも一方の動作を行う複数の画素と、画素に接続された１または複数の信号線と、この信号線を含む複数の配線と、複数の配線のうちの一の信号線と他の一の配線との間に配設され、第１トランジスタと容量素子と第２トランジスタにより構成された抵抗素子とを有する１または複数の静電気保護回路と、静電気保護回路に接続された第１制御線とを備えたものである。上記静電気保護回路では、第１トランジスタのゲートが、第１制御線と直接もしくは間接的に接続され、第１トランジスタにおけるソースおよびドレインのうちの一方が、上記一の信号線および容量素子の一端に接続されると共に、他方が上記他の一の配線に接続され、容量素子の他端が、第１トランジスタのゲートに接続され、抵抗素子の一端が第１制御線に接続され、抵抗素子の他端が、第１トランジスタのゲートおよび容量素子の他端に接続されている。
【０００７】
本開示の撮像表示システムは、撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。上記撮像装置は、撮像動作を行う複数の画素と、上記複数の配線と、上記１または複数の静電気保護回路と、上記第１制御線とを備えている。
【０００８】
本開示の信号伝達装置および撮像表示システムでは、例えば装置電源がオフ状態のときに、上記一の信号線および上記他の一の配線のうちの一方の配線に対して静電気が入力すると、これらの配線間に配設された静電気保護回路が有効状態（アクティブ状態）となる。具体的には、その静電気が正電荷からなる場合および負電荷のからなる場合のいずれであっても、静電気保護回路内の第１トランジスタがオン状態となり、上記一の信号線および上記他の一の配線のうちの他方の配線側に、静電気の電荷が放出される。
【発明の効果】
【０００９】
本開示の信号伝達装置および撮像表示システムによれば、上記一の信号線および上記他の一の配線の間に上記静電気保護回路を配設するようにしたので、これらの配線のうちの一方の配線に対して正電荷または負電荷の静電気が入力された場合のいずれにおいても、他方の配線側にその静電気の電荷を放出することができる。よって、静電気からの保護をより確実に行うことが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本開示の一実施の形態に係る信号伝達装置としての撮像装置の全体構成例を表すブロック図である。
【図２】図１に示した撮像部の概略構成例を表す模式図である。
【図３】図１に示した画素の詳細構成例を表す回路図である。
【図４】図１に示した静電気保護部の詳細構成例を表す回路図である。
【図５】図４に示したトランジスタの特性例を表す図である。
【図６】図４に示したトランジスタにおける電位設定例を表す模式図である。
【図７】比較例１に係る静電気保護部の構成例を表す回路図である。
【図８】図７に示したトランジスタの特性例を表す図である。
【図９】比較例２に係る静電気保護部の構成例を表す回路図である。
【図１０】図４に示した静電気保護部における装置電源がオン状態のときの動作例を表す回路図である。
【図１１】図４に示した静電気保護部における装置電源がオフ状態のとき（正電荷の静電気入力時）の動作例を表す回路図である。
【図１２】図４に示した静電気保護部における装置電源がオフ状態のとき（負電荷の静電気入力時）の動作例を表す回路図である。
【図１３】変形例１に係る静電気保護部の構成例を表す回路図である。
【図１４】図１３に示したトランジスタの特性例を表す図である。
【図１５】変形例２に係る静電気保護部の構成例を表す回路図である。
【図１６】変形例３に係る静電気保護部の構成例を表す回路図である。
【図１７】変形例４〜６に係る撮像部の概略構成例を表す模式図である。
【図１８】適用例に係る撮像表示システムの概略構成例を表す模式図である。
【図１９】本開示の他の変形例に係る信号伝達装置としての表示装置の全体構成例を表すブロック図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（Ｎ型の第１トランジスタ，容量素子，抵抗素子を有する単位回路の例）
２．変形例
変形例１（Ｐ型の第１トランジスタ，容量素子，抵抗素子を有する単位回路の例）
変形例２（抵抗素子を第２トランジスタにより構成した単位回路の例）
変形例３（第１トランジスタ，容量素子を有する単位回路の例）
変形例４〜６（撮像部の他の構成例）
３．適用例（実施の形態および各変形例の撮像装置を備えた撮像表示システムの例）
４．その他の変形例（静電気保護部の表示装置への適用例等）
【００１２】
＜実施の形態＞
［撮像装置１の構成］
図１は、本開示の一実施の形態に係る信号伝達装置としての撮像装置（撮像装置１）の全体のブロック構成を表すものである。撮像装置１は、信号の入力動作（撮像動作）を行うものであり、具体的には、撮像光に基づいて被写体の情報を読み取る（被写体を撮像する）ようになっている。この撮像装置１は、撮像部１１、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５、システム制御部１６および静電気保護部１８を備えている。
【００１３】
（撮像部１１）
撮像部１１は、入射した撮像光に応じて電気信号を発生する撮像領域である。この撮像部１１には、入射した撮像光の光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換部（後述する光電変換素子２１）を有する画素（撮像画素）２０が、行列状（マトリクス状）に２次元配置されている。換言すると、これらの複数の画素２０では、信号の入力動作（撮像動作）がなされるようになっている。なお、図１中に示したように、以下、撮像部１１内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向として説明する。
【００１４】
図２は、この撮像部１１の概略構成例を表したものである。撮像部１１では、上記した画素２０が行列状に配置されてなる光電変換層１１１が設けられている。この光電変換層１１１では、図中に示したように、入射した撮像光Ｌinに基づく情報の読み取りを行うようになっている。
【００１５】
図３は、画素２０の回路構成例を表したものである。画素２０には、１つの光電変換素子２１と、１つのトランジスタ２２とが設けられている。この画素２０にはまた、Ｈ方向に沿って延在する読み出し制御線Ｌreadと、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。
【００１６】
光電変換素子２１は、例えばＰＩＮ（Positive Intrinsic Negative）型のフォトダイオードからなり、入射光（撮像光Ｌin）の光量に応じた電荷量の信号電荷を発生するようになっている。なお、この光電変換素子２１のカソードは、蓄積ノードＮに接続されている。
【００１７】
トランジスタ２２は、読み出し制御線Ｌreadから供給される行走査信号に応じてオン状態となることにより、光電変換素子２１で発生した信号電荷（入力電圧Ｖin）を信号線Ｌsigへ出力するトランジスタである。このトランジスタ２２は、ここではＮチャネル型（Ｎ型）の電界効果トランジスタ（ＦＥＴ）により構成されている。ただし、トランジスタ２２がＰチャネル型（Ｐ型）のＦＥＴ等により構成されていてもよい。このトランジスタ２２はまた、例えば、微結晶シリコンまたは多結晶シリコン等のシリコン系半導体を用いて構成されている。あるいは、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）または酸化亜鉛（ＺｎＯ）等の酸化物半導体を用いて構成してもよい。微結晶シリコン、多結晶シリコン（ポリシリコン）および酸化物半導体は、アモルファスシリコンに比べて移動度μが高いため、例えばトランジスタ２２による信号の高速読み出しが可能になる。
【００１８】
この画素２０では、トランジスタ２２のゲートが読み出し制御線Ｌreadに接続され、ソースが信号線Ｌsigに接続され、ドレインが、光電変換素子２１のカソード（蓄積ノードＮ）に接続されている。また、光電変換素子２１のアノードは、グランド（接地）に接続されている。
【００１９】
（静電気保護部１８）
静電気保護部１８は、ＥＳＤ現象に起因した外部からの静電気入力に対して、内部の素子（具体的には、画素２０内のトランジスタ２２や光電変換素子２１等）を保護する機能（ＥＳＤ保護機能）を有している。具体的には、信号線Ｌsig等を介して入力する静電気に対して内部の素子を保護する役割を担っている。なお、ここでは、静電気保護部１８が撮像領域（撮像部１１）内に配設されている場合の例を示しているが、これには限られない。
【００２０】
図４は、この静電気保護部１８の回路構成例を表したものである。静電気保護部１８は、Ｈ方向に沿って延在する複数の単位回路１８０（静電気保護回路）を有している。なお、ここでは便宜上、図中に示した６つの信号線を、Ｌsig１〜Ｌsig６として示している。
【００２１】
単位回路１８０は、信号線Ｌsig、グランド線Ｌgnd（接地線）および電源線（図示せず）からなる複数の配線のうちの、一の信号線Ｌigと他の一の配線との間に配設されている。具体的には、一の信号線Ｌigと他の一の信号線Ｌigとの間（隣接する一対の信号線Ｌsigの間）、一の信号線Ｌsigと一のグランド線Ｌgndとの間、または、一の信号線Ｌsigと一の電源線（図示せず）との間に、単位回路１８０が配設されている。図４に示した例では、信号線Ｌsig１，Ｌsig２の間、信号線Ｌsig２，Ｌsig３の間、信号線Ｌsig３，Ｌsig４の間、信号線Ｌsig４，Ｌsig５の間、および信号線Ｌsig５，Ｌsig６の間に、単位回路１８０が配設されている（本開示における「第１保護回路」の一具体例に対応）。また、信号線Ｌsig６とグランド線Ｌgndとの間に、単位回路１８０が配設されている（本開示における「第２保護回路」の一具体例に対応）。このように、図４に示した静電気保護部１８では、複数の単位回路１８０（上記した「第１保護回路」および「第２保護回路」）が、隣接する複数の配線（ここでは、複数の信号線Ｌsig１〜Ｌsig６およびグランド線Ｌgnd等）の間で、連続的に（互いに隣り合って）配設されている。なお、上記したグランド線Ｌgndや電源線（図示せず）は、例えば撮像部１１内の端部領域（例えばＨ方向に沿った右端部や左端部）に配設されている。
【００２２】
単位回路１８０は、１つのトランジスタＴｒ１（第１のトランジスタ）と、１つの容量素子Ｃ１と、１つの抵抗素子Ｒ１とを有している。トランジスタＴｒ１は、ここではＮチャネル型（Ｎ型）のＦＥＴにより構成されている。なお、トランジスタＴｒ１におけるゲート，ソース，ドレインはそれぞれ、図４中において「Ｇ」，「Ｓ」，「Ｄ」として示しており、以降の他の図においても同様である。各単位回路１８０にはまた、Ｈ方向に沿って延在する保護制御線Ｌctl１（第１の制御線）が接続されている。
【００２３】
この単位回路１８０では、トランジスタＴｒ１のゲートが、抵抗素子Ｒ１を介して保護制御線Ｌctl１と間接的に接続されている。すなわち、抵抗素子Ｒ１の一端が保護制御線Ｌctl１に接続され、抵抗素子Ｒ１の他端がトランジスタＴｒ１のゲートに接続されている。また、トランジスタＴｒ１におけるソースおよびドレインのうちの一方（ここではドレイン）が、一の信号線Ｌsigおよび容量素子Ｃ１の一端に接続され、他方（ここではソース）が、前述した他の一の配線（ここでは信号線Ｌsigまたはグランド線Ｌgnd）に接続されている。容量素子Ｃ１の他端は、トランジスタＴｒ１のゲートおよび抵抗素子Ｒ１の他端に接続されている。
【００２４】
ここで、保護制御線Ｌctl１の電位Ｖctl１は、撮像装置１の電源（装置電源）がオン状態（装置動作状態）のときにトランジスタＴｒ１がオフ状態となるように、設定されている。具体的には、例えば図５に示したように、トランジスタＴｒ１におけるゲート−ソース間電圧Ｖgs＜０を満たすように、保護制御線Ｌctl１の電位Ｖctl１が信号線Ｌsigの電位（信号電圧）Ｖsigよりも低く設定されている。また、例えば図６に示したように、信号線Ｌsigの電位Ｖsig（トランジスタＴｒ１のソース電位に対応）が変化（ここでは、０Ｖ〜１Ｖの間で変化）した場合でもＶgs＜０を満たすように、保護制御線Ｌctl１の電位Ｖctl１（トランジスタＴｒ１のゲート電位に対応）が設定されている。これにより、図５中の矢印Ｐ１１で示したように、トランジスタＴｒ１における閾値電圧Ｖthがマイナス側（負側）に多少変動した場合であっても、このトランジスタＴｒ１におけるリーク電流（オフ状態のときの漏れ電流）を低く抑えることができる。したがって、装置電源がオン状態の際に、そのようなトランジスタＴｒ１でのリーク電流に起因した各画素２０からの信号（電荷）の読み出し動作への悪影響（電荷量の低減等）が抑えられるようになっている。つまり、画素２０がいわゆるパッシブ型の回路構成（画素２０内にソースフォロワ回路等のアンプが設けられていない構成）であっても、信号線Ｌsigにおける電位変動（電荷消失）が低減もしくは回避されるようになっている。
【００２５】
図１に示した行走査部１３は、例えばシフトレジスタやアドレスデコーダ等によって構成されており、撮像部１１内の各画素２０を例えば行単位で駆動する画素駆動部である。このような行単位での駆動は、上記した読み出し制御線Ｌreadを介して、上記した行走査信号を供給することによりなされる。
【００２６】
Ａ／Ｄ変換部１４は、図１に示したように、複数（ここでは４つ）の信号線Ｌsigごとに１つ設けられた複数の列選択部１７を有しており、信号線Ｌsigを介して入力した信号電圧に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。また、各列選択部１７は、例えば、アンプ、容量素子（コンデンサ）、スイッチ、サンプルホールド（Ｓ／Ｈ）回路、水平選択スイッチおよびＡ／Ｄコンバータ等（いずれも図示せず）を含んで構成されている。このような構成によりＡ／Ｄ変換部１４では、デジタル信号からなる出力データＤout（撮像信号）が生成され、外部へ出力されるようになっている。
【００２７】
列走査部１５は、例えばシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部１７内の各水平選択スイッチ（図示せず）を走査しつつ順番に駆動するものである。この列走査部１５による選択走査により、信号線Ｌsigの各々を通して伝送される各画素２０の信号（上記した出力データＤout）が順番に出力されるようになっている。
【００２８】
システム制御部１６は、上記した行走査部１３、Ａ／Ｄ変換部１４および列走査部１５等の動作を制御するものである。具体的には、システム制御部１６は、各種のタイミング信号を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５等の駆動制御を行う。このようにして、システム制御部１６の制御に基づいて、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５がそれぞれ撮像部１１内の複数の画素２０に対する撮像駆動（順次走査）を行うことにより、撮像部１１から出力データＤoutが取得されるようになっている。
【００２９】
［撮像装置１の作用・効果］
（１．基本動作）
この撮像装置１では、図２に示したように撮像光Ｌinが撮像部１１へ入射すると、光電変換層１１１（図３に示した各画素２０内の光電変換素子２１）では、この撮像光Ｌinが信号電荷に変換（光電変換）される。この光電変換によって発生した電荷により、蓄積ノードＮでは蓄積ノード容量に応じた電圧変化が生じる。具体的には、蓄積ノード容量をＣｓ、発生した電荷をｑとすると、蓄積ノードＮでは（ｑ／Ｃｓ）の分だけ電圧が低下する。このような電圧変化に応じて、トランジスタ２２のドレインには入力電圧Ｖin（光電変換素子２１で発生した信号電荷）が印加される。このトランジスタ２２へ供給される入力電圧Ｖinは、読み出し制御線Ｌreadから供給される行走査信号に応じてトランジスタ２２がオン状態になると、その電荷が信号線Ｌsigへ出力される（読み出される）。
【００３０】
このようにして読み出された信号は、信号線Ｌsigを介して複数（ここでは４つ）の画素列ごとに、Ａ／Ｄ変換部１４内の列選択部１７へ入力される。列選択部１７では、まず、各信号線Ｌsigから入力される信号電荷ごとにチャージアンプ等においてＱ−Ｖ変換を行い、信号電荷から信号電圧への変換を行う。次いで、変換された信号電圧ごとにＡ／Ｄ変換を行い、デジタル信号からなる出力データＤout（撮像信号）を生成する。このようにして、各列選択部１７から出力データＤoutが順番に出力され、外部へ伝送される。
【００３１】
（２．静電気保護部１８の作用）
次に、本実施の形態における特徴部分の１つである、静電気保護部１８（単位回路１８０）の作用について、比較例（比較例１，２）と比較しつつ詳細に説明する。
【００３２】
（２−１．比較例１）
図７は、比較例１に係る静電気保護部の回路構成を表したものである。この比較例１の静電気保護部は、Ｈ方向に沿って延在する複数の単位回路１０８（静電気保護回路）を有している。
【００３３】
単位回路１０８は、Ｎチャネル型（Ｎ型）のＦＥＴからなる２つのトランジスタＴｒ１０１，１０２を有している。また、各単位回路１０８には、Ｖ方向に沿って延在する信号線Ｌsigと、Ｈ方向に沿って延在する電源線ＶＤＤおよび電源線ＶＳＳ（グランド線）とが接続されている。この単位回路１０８では、トランジスタＴｒ１０１のゲートおよびソースがともに信号線Ｌsigに接続され、トランジスタＴｒ１０１のドレインが電源線ＶＤＤに接続されている。また、トランジスタＴｒ１０２のゲートおよびソースがともに電源線ＶＳＳに接続され、トランジスタＴｒ１０２のドレインが信号線Ｌsigに接続されている。このような回路構成により、トランジスタＴｒ１０１，Ｔｒ１０２はそれぞれ、図中に破線で示した向きのダイオード（整流素子）として機能するようになっている。すなわち、アノードが電源線ＶＤＤに接続されると共にカソードが信号線Ｌsigに接続されたダイオードと、アノードが信号線Ｌsigに接続されると共にカソードが電源線ＶＳＳに接続されたダイオードとが配置されていることに相当する。
【００３４】
このような構成により単位回路１０８では、信号線Ｌsigに対して正電荷の静電気が入力すると、その静電気の電荷は、トランジスタＴｒ１０１を介して電源線ＶＤＤへ放出される。また、信号線Ｌsigに対して負電荷の静電気が入力すると、その静電気の電荷は、トランジスタＴｒ１０２を介して電源線ＶＳＳへ放出される。このようにして比較例１では、信号線Ｌsigを介して入力する静電気に対して内部の素子が保護されるようになっている。
【００３５】
ところが、この比較例１の静電気保護部では、トランジスタＴｒ１０１，Ｔｒ１０２においてそれぞれ、ソースとゲートとが互いに接続されており、常にＶgs＝０Ｖに設定されていることに起因して、以下の問題が生じる。すなわち、例えば図８中の矢印Ｐ１０１で示したように、トランジスタＴｒ１０１，Ｔｒ１０２における閾値電圧Ｖthがマイナス側に多少でも変動すると、トランジスタＴｒ１０１，Ｔｒ１０２におけるリーク電流が著しく増加してしまう（図８中の矢印Ｐ１０２参照）。このため、そのようなトランジスタＴｒ１１０１，Ｔｒ１０２でのリーク電流に起因して、各画素２０からの信号（電荷）の読み出し動作の際に、信号線Ｌsigにおける電位変動（電荷消失）が生じてしまう。このため、特に前述したパッシブ型の画素回路構成の場合、撮像画像において線欠陥等の画質劣化が発生してしまうことになる。
【００３６】
また、この比較例１の静電気保護部では、各信号線Ｌsigと２つの電源線ＶＤＤ，ＶＳＳとが交差していることから、以下の問題も生じる。すなわち、これらの配線間に形成される寄生容量Ｃｐ（図７中に破線で図示）が大きくなり、消費電力が増加したり、信号線Ｌsigにおける電圧波形がなまってしまったりする。
【００３７】
（２−２．比較例２）
図９は、比較例２に係る静電気保護部の回路構成を表したものである。この比較例２の静電気保護部は、Ｈ方向に沿って延在する複数の単位回路２０８（静電気保護回路）を有している。各単位回路２０８には、Ｖ方向に沿って延在する複数の信号線（ここでは、３つの信号線Ｌsig２０１〜Ｌsig２０３を図示）と、Ｈ方向に沿って延在する１つの保護制御線Ｌctl１とが接続されている。また、各単位回路２０８は、隣接する一対の信号線間（ここでは、信号線Ｌsig２０１，Ｌsig２０２間および信号線Ｌsig２０２，Ｌsig２０３間）に配設されている。
【００３８】
単位回路２０８は、Ｎチャネル型（Ｎ型）のＦＥＴからなる１つのトランジスタＴｒ２０１を有している。この単位回路２０８では、トランジスタＴｒ２０１のゲートが保護制御線Ｌctl１に接続され、ソースが上記一対の信号線のうちの一方の信号線に接続され、ドレインが他方の信号線に接続されている。
【００３９】
このような構成により単位回路２０８では、例えば装置電源がオフ状態（装置停止状態）のときに、一方の信号線に対して負電荷の静電気が入力すると、Ｖgs＞０となってトランジスタＴｒ２０１がオン状態となることから、その静電気の電荷が他方の信号線側へ放出される。これにより比較例２では、信号線Ｌsigを介して入力する負電荷の静電気に対しては、内部の素子が保護されるようになっている。
【００４０】
ところが、例えば装置電源がオフ状態のときに、一方の信号線に対して正電荷の静電気が入力した場合には、Ｖgs＜０のままである（Ｖgs＞０とはならない）ことから、トランジスタＴｒ２０１がオン状態とはならず、その静電気の電荷が他方の信号線側へ放出されない。すなわち、この比較例２の静電気保護部では、静電気が負電荷である場合には有効に動作する（内部の素子が有効に保護される）ものの、静電気が正電荷である場合には、有効に動作しない（内部の素子が有効に保護されない）。このように比較例２では、装置電源がオフ状態のときに、静電気からの有効な保護がなされない場合もあり得るのである。
【００４１】
また、この比較例２の静電気保護部では、本実施の形態の静電気保護部１８とは異なり、単位回路２０８のいずれもが一対の信号線間に配置されている（単位回路２０８が電源線やグランド線に接続されていない）ことから、以下の問題も生じ得る。すなわち、信号線を介して入力された静電気の電荷の最終的な放出経路が存在しないため、電界の放出効果（静電気からの保護機能）が不十分となり、場合によっては一部の素子が保護しきれないおそれがある。
【００４２】
（２−３．本実施の形態）
これに対して本実施の形態では、図４に示した構成の複数の単位回路１８０が静電気保護部１８内に設けられていることにより、各単位回路１８０では以下詳述する動作がなされ、その結果、上記比較例１，２と比べて静電気からの保護がより確実に行われる。
【００４３】
（Ａ．装置電源がオン状態のとき）
まず、装置電源がオン状態のときには、保護制御線Ｌctl１の電位Ｖctl１が、トランジスタＴｒ１がオフ状態となるように設定されている。このため、例えば図１０に示したように、装置電源がオン状態のときには、静電気保護部１８内の各単位回路１８０では、トランジスタＴｒ１が常にオフ状態となる。すなわち、装置電源がオン状態のときには、静電気保護部１８は無効状態（非アクティブ状態）となる。ここで、図１０および後述する図１１，図１２ではそれぞれ、便宜上、各トランジスタＴｒ１をスイッチとして図示している。
【００４４】
（Ｂ．装置電源がオフ状態のとき）
一方、装置電源がオフ状態のときには、各信号線Ｌsigおよび保護制御線Ｌctl１がそれぞれフローティング状態となり、以下の図１１および図１２に示したように、静電気保護部１８が有効状態（アクティブ状態）となる。また、撮像部１１に対して何も接続されていない場合（例えば、撮像部１１の製造工程中の場合）においても、同様のことが言える。なお、これらの図１１および図１２においては、便宜上、静電気保護部１８内に図示した６つの単位回路１８０を、単位回路１８０−１〜１８０−６として示している。
【００４５】
（正電荷の静電気が入力した場合）
ここで、例えば図１１（Ａ）に示したように、信号線Ｌsig５を介して正電荷の静電気が入力すると（図中の矢印Ｐ２１参照）、単位回路１８０−５内のトランジスタＴｒ１において、ソース−ドレイン間の電圧Ｖds＞０となる。また、それに伴い、容量素子Ｃ１による容量結合によって、トランジスタＴｒ１のゲート電位も上昇し（図中の矢印Ｐ２２参照）、ゲート−ソース間の電圧Ｖgs＞０となる。したがって、この単位回路１８０−５内のトランジスタＴｒ１が選択的にオン状態となり、信号線Ｌsig５を介して単位回路１８０−５内に入力した静電気の電荷（正電荷）が、トランジスタＴｒ１のソース側（信号線Ｌsig６側）へと放出される（図中の矢印Ｐ２１参照）。すなわち、隣接する２つの信号線Ｌsig５，Ｌsig６同士が、電気的に短絡状態（ショート状態）となる。また、このとき、単位回路１８０−５内の抵抗素子Ｒ１によって、トランジスタＴｒ１のゲートと保護制御線Ｌctl１との電位差が一定期間保持されることから、トランジスタＴｒ１が瞬時にオフしてしまう（オフ状態となってしまう）おそれが回避される。なお、このときトランジスタＴｒ１が瞬時にオフしてしまうと、信号線Ｌsig５に入力した静電気の電荷を信号線Ｌsig６へ放出することができなくなってしまう。
【００４６】
次いで、例えば図１１（Ｂ）に示したように、信号線Ｌsig６側に放出された静電気の電荷（正電荷）は、単位回路１８０−５と隣接する単位回路１８０−６へ入力される（図中の矢印Ｐ２３参照）。すると、この単位回路１８０−６においても、上記と同様にしてトランジスタＴｒ１が選択的にオン状態となる。すなわち、Ｖds＞０になると共に、容量素子Ｃ１による容量結合によってゲート電位も上昇し（図中の矢印Ｐ２４参照）、Ｖgs＞０となる。したがって、単位回路１８０−５側から単位回路１８０−６内に入力した静電気の電荷（正電荷）が、トランジスタＴｒ１のソース側（グランド線Ｌgnd側）へと放出される（図中の矢印Ｐ２３参照）。すなわち、隣接する信号線Ｌsig６およびグランド線Ｌgnd同士が電気的に短絡状態となり、静電気の電荷（正電荷）が最終的にグランド線Ｌgndへと放出される。このようにして、装置電源がオフ状態のときに信号線Ｌsigを介して正電荷の静電気が入力されると、静電気保護部１８内の単位回路１８０において、次々に（順次に）トランジスタＴｒ１がオン状態となり、最終的に電源線（図示せず）またはグランド線Ｌgndへと放出される。このとき、電荷が次々に分配されていくことから、電位は次第に低下していくことになる。その結果、上記比較例１，２と比べ、静電気からの保護がより確実に行われる。
【００４７】
（負電荷の静電気が入力した場合）
一方、例えば図１２（Ａ）に示したように、信号線Ｌsig５を介して負電荷の静電気が入力すると（図中の矢印Ｐ３１参照）、上記した正電荷の場合とは逆方向である単位回路１８０−４内のトランジスタＴｒ１において、Ｖds＞０かつＶgs＞０となる。したがって、この単位回路１８０−４内のトランジスタＴｒ１が選択的にオン状態となり、信号線Ｌsig５を介して単位回路１８０−４内に入力した静電気の電荷（負電荷）が、トランジスタＴｒ１のドレイン側（信号線Ｌsig４側）へと放出される（図中の矢印Ｐ３１参照）。すなわち、隣接する２つの信号線Ｌsig５，Ｌsig４同士が、電気的に短絡状態となる。また、このときも単位回路１８０−４内の抵抗素子Ｒ１によって、トランジスタＴｒ１のゲートと保護制御線Ｌctl１との電位差が一定期間保持されることから、トランジスタＴｒ１が瞬時にオフしてしまうおそれが回避される。
【００４８】
次いで、例えば図１２（Ｂ）に示したように、信号線Ｌsig４側に放出された静電気の電荷（負電荷）は、単位回路１８０−４と隣接する単位回路１８０−３へ入力される（図中の矢印Ｐ３２参照）。すると、この単位回路１８０−３においても、上記と同様にしてＶds＞０かつＶgs＞０となり、トランジスタＴｒ１が選択的にオン状態となる。したがって、単位回路１８０−４側から単位回路１８０−３内に入力した静電気の電荷（負電荷）が、トランジスタＴｒ１のドレイン側（信号線Ｌsig３側）へと放出される（図中の矢印Ｐ３２参照）。すなわち、隣接する信号線Ｌsig４，Ｌsig３同士が電気的に短絡状態となる。なお、以降も同様の動作が連続的に行われることにより、静電気の電荷（負電荷）が、最終的に電源線（図示せず）またはグランド線Ｌgndへと放出される。このようにして、装置電源がオフ状態のときに信号線Ｌsigを介して負電荷の静電気が入力されると、静電気保護部１８内の単位回路１８０において、次々に（順次に）トランジスタＴｒ１がオン状態となり、最終的に電源線（図示せず）またはグランド線Ｌgndへと放出される。このときも電荷が次々に分配されていくことから、電位は次第に低下していくことになる。その結果、この場合も上記比較例１，２と比べ、静電気からの保護がより確実に行われる。
【００４９】
以上のように本実施の形態では、信号線Ｌsig、グランド線Ｌgnd（接地線）および電源線（図示せず）からなる複数の配線のうちの一の信号線Ｌigと他の一の配線との間に、単位回路１８０を有する静電気保護部１８を設けるようにしたので、これらの配線のうちの一方の配線に対して正電荷または負電荷の静電気が入力された場合のいずれにおいても、他方の配線側にその静電気の電荷を放出することができる。よって、静電気からの保護をより確実に行うことが可能となり（静電耐圧を向上させることができ）、静電気による素子の特性変化を低減したり歩留まりを向上させることが可能となる。また、この静電気保護部１８では、上記したように、静電気自身の電荷を利用してその静電気の電荷を放出させるようにしていることから、特殊なデバイスを別途設けることなく、静電耐圧を向上させることが可能となる。
【００５０】
また、装置電源がオン状態のときには、トランジスタＴｒ１の閾値電圧Ｖth等がばらついてもリーク電流が小さくなるように制御されているため、各画素２０からの信号（電荷）の読み出し動作の際に、信号線Ｌsigにおける電位変動（電荷消失）を抑えることができる。よって、画素２０が前述したパッシブ型の回路構成であっても、撮像画像における線欠陥等の画質劣化の発生を低減することが可能となる。
【００５１】
更に、単位回路１８０内に抵抗素子Ｒ１を設けるようにしたので、トランジスタＴｒ１のゲートと保護制御線Ｌctl１との電位差を一定期間保持することができ、トランジスタＴｒ１が瞬時にオフしてしまうのを回避し、静電気保護部１８をより確実に動作させることが可能となる。
【００５２】
加えて、複数の単位回路１８０が、隣接する複数の配線（ここでは、複数の信号線Ｌsig１〜Ｌsig６およびグランド線Ｌgnd等）の間で連続的に配設されているようにしたので、静電気の電荷を最終的に電源線（図示せず）またはグランド線Ｌgndへと放出することができ、静電気からの保護を更に確実に行うことが可能となる。
【００５３】
＜変形例＞
続いて、上記実施の形態の変形例（変形例１〜６）について説明する。なお、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００５４】
［変形例１］
図１３は、変形例１に係る静電気保護部（静電気保護部１８Ａ）の回路構成を表したものである。本変形例の静電気保護部１８Ａは、Ｈ方向に沿って延在する複数の単位回路１８０Ａ（静電気保護回路）を有している。
【００５５】
本変形例の単位回路１８０Ａは、上記実施の形態の単位回路１８０において、Ｎチャネル型（Ｎ型）のＦＥＴからなるトランジスタＴｒ１の代わりに、Ｐチャネル型（Ｐ型）のＦＥＴからなるトランジスタＴｒ１を用いるようにしたものである。
【００５６】
また、本変形例においても、保護制御線Ｌctl１の電位Ｖctl１は、装置電源がオン状態のときにトランジスタＴｒ１がオフ状態となるように設定されている。具体的には、例えば図１４に示したように、トランジスタＴｒ１におけるゲート−ソース間電圧Ｖgs＞０を満たすように、保護制御線Ｌctl１の電位Ｖctl１が信号線Ｌsigの電位（信号電圧）Ｖsigよりも高く設定されている。また、このときも、信号線Ｌsigの電位Ｖsigが変化した場合でもＶgs＞０を満たすように、保護制御線Ｌctl１の電位Ｖctl１が設定されている。これにより、図１４中の矢印Ｐ４１で示したように、トランジスタＴｒ１における閾値電圧Ｖthがプラス側（正側）に多少変動した場合であっても、このトランジスタＴｒ１におけるリーク電流（オフ状態のときの漏れ電流）を低く抑えることができる。したがって、本変形例においても上記実施の形態と同様に、装置電源がオン状態の際に、そのようなトランジスタＴｒ１でのリーク電流に起因した各画素２０からの信号（電荷）の読み出し動作への悪影響（電荷量の低減等）が抑えられるようになっている。
【００５７】
このようにして本変形例においても、上記実施の形態と同様の作用により同様の効果を得ることが可能である。ただし、特にトランジスタＴｒ１が多結晶半導体（多結晶シリコン等）を用いて構成されている場合、Ｐチャネル型よりもＮチャネル型のほうが、一般にリーク電流が少ないことから、上記実施の形態のようにトランジスタＴｒ１がＮチャネル型であるほうが望ましいと言える。
【００５８】
［変形例２］
図１５は、変形例２に係る静電気保護部（静電気保護部１８Ｂ）の回路構成を表したものである。本変形例の静電気保護部１８Ｂは、Ｈ方向に沿って延在する複数の単位回路１８０Ｂ（静電気保護回路）を有している。
【００５９】
本変形例の単位回路１８０Ｂは、上記実施の形態の単位回路１８０において、抵抗素子Ｒ１の代わりにトランジスタＴｒ２（第２のトランジスタ）を設け、このトランジスタＴｒ２が抵抗素子として機能するようにしたものとなっている。換言すると、この単位回路１８０Ｂでは、抵抗素子がトランジスタＴｒ２により構成されている。また、各単位回路１８０Ｂには、これまで説明した保護制御線Ｌctl１に加え、Ｈ方向に沿って延在する保護制御線Ｌctl２（第２の制御線）もが接続されている。
【００６０】
この単位回路１８０Ｂでは、トランジスタＴｒ１のゲートが、トランジスタＴｒ２のドレインおよびソース（抵抗素子の一端および他端）を介して、保護制御線Ｌctl１と間接的に接続されている。すなわち、トランジスタＴｒ２のソースが保護制御線Ｌctl１に接続され、トランジスタＴｒ２のドレインがトランジスタＴｒ１のゲートに接続されている。また、トランジスタＴｒ２のゲートは、保護制御線Ｌctl２に接続されている。トランジスタＴｒ１におけるソースおよびドレインのうちの一方（ここではドレイン）は、一の信号線Ｌsigおよび容量素子Ｃ１の一端に接続され、他方（ここではソース）が、前述した他の一の配線（ここでは信号線Ｌsigまたはグランド線Ｌgnd）に接続されている。容量素子Ｃ１の他端は、トランジスタＴｒ１のゲートおよびトランジスタＴｒ２のドレインに接続されている。
【００６１】
また、本変形例では、上記した保護制御線Ｌctl２の電位は、装置電源がオン状態のときにトランジスタＴｒ２がオン状態となるように設定されている。具体的には、トランジスタＴｒ２におけるゲート−ソース間電圧Ｖgs＞０を満たすように、保護制御線Ｌctl２の電位が設定されている。このようにして本変形例では、保護制御線Ｌctl２を用いて、装置電源がオン状態のときにトランジスタＴｒ２が確実にオン状態となるように設定することが可能となっている。
【００６２】
このような構成により本変形例の静電気保護部１８Ｂでは、装置電源がオン状態のときには、上記したように各単位回路１８０Ｂ内のトランジスタＴｒ２がオン状態となるため、抵抗素子としての抵抗値が相対的に低くなる。したがって、撮像動作の際に信号電圧Ｖsigが変化し、容量素子Ｃ１による容量結合によってトランジスタＴｒ１のゲート電位も変動した場合において、リーク電流が増大しないようにゲート電位を戻す作用を大きくすることが可能となる。
【００６３】
一方、装置電源がオフ状態のときには、保護制御線Ｌctl２もフローティング状態となることから、上記とは逆にＶgs≒０となるため、各単位回路１８０Ｂ内のトランジスタＴｒ２がオフ状態となる。したがって、逆に抵抗素子としての抵抗値が相対的に高くなるため、トランジスタＴｒ１が瞬時にオフしてしまうのをより確実に回避し、静電気保護部１８Ｂをより確実に動作させることが可能となる。
【００６４】
なお、本変形例では、トランジスタＴｒ１，Ｔｒ２がいずれもＮチャネル型のＦＥＴにより構成されている場合について説明したが、例えば、これらのトランジスタＴｒ１，Ｔｒ２のうちの少なくとも一方をＰチャネル型のＦＥＴにより構成してもよい。
【００６５】
［変形例３］
図１６は、変形例３に係る静電気保護部（静電気保護部１８Ｃ）の回路構成を表したものである。本変形例の静電気保護部１８Ｃは、Ｈ方向に沿って延在する複数の単位回路１８０Ｃ（静電気保護回路）を有している。
【００６６】
本変形例の単位回路１８０Ｃは、上記実施の形態の単位回路１８０において、抵抗素子Ｒ１を設けないようにした（省いた）ものであり、他の構成は同様となっている。これにより、各単位回路１８０Ｃでは、トランジスタＴｒ１のゲートが、保護制御線Ｌctl１と直接接続されている。
【００６７】
このように、場合によっては、静電気保護部における各単位回路において抵抗素子を設けないようにしてもよい。ただし、前述したように、トランジスタＴｒ１が瞬時にオフしてしまうのを回避し、静電気保護部をより確実に動作させることが可能となることから、抵抗素子を設けたほうが望ましいと言える。
【００６８】
なお、本変形例では、トランジスタＴｒ１がＮチャネル型のＦＥＴにより構成されている場合について説明したが、例えば上記変形例１と同様に、トランジスタＴｒ１をＰチャネル型のＦＥＴにより構成してもよい。
【００６９】
［変形例４〜６］
図１７（Ａ）〜（Ｃ）はそれぞれ、変形例４〜６に係る撮像部（撮像部１１Ａ〜１１Ｃ）の概略構成例を模式的に表したものである。
【００７０】
まず、図１７（Ａ）に示した変形例４に係る撮像部１１Ａは、上記実施の形態の撮像部１１における光電変換層１１１の代わりに、撮像素子１１２および縮小光学系１１３を有している。撮像素子１１２は、撮像光Ｌinを検出して出力データＤout（撮像信号）を取得する素子である。このような撮像素子１１２は、例えば、ＣＣＤ（Charge-Coupled Devices）やＣＭＯＳ（Complementary Metal-Oxide Semiconductor）等のイメージングセンサーを用いて構成することが可能である。縮小光学系１１３は、撮像素子１１２の受光面側に配設されており、例えばマイクロレンズアレイなどからなる。このような構成により、本変形例の撮像部１１Ａにおいても上記実施の形態の撮像部１１と同様に、入射した撮像光Ｌinに基づく情報の読み取りを行うことが可能となっている。
【００７１】
一方、図１７（Ｂ）に示した変形例５に係る撮像部１１Ｂは、上記実施の形態で説明した光電変換層１１１に加え、波長変換層１１４を更に有している。具体的には、光電変換層１１１上（撮像部１１Ｂの受光側）に、波長変換層１１４が設けられている。また、図１７（Ｃ）に示した変形例６に係る撮像部１１Ｃは、上記変形例４で説明した撮像素子１１２および縮小光学系１１３に加え、波長変換層１１４を更に有している。具体的には、縮小光学系１１３上（撮像部１１Ｃの受光側）に、波長変換層１１４が設けられている。
【００７２】
波長変換層１１４は、放射線Ｒrad（α線，β線，γ線，Ｘ線等）を、光電変換層１１１または撮像素子１１２の感度域に波長変換するものであり、これにより光電変換層１１１および撮像素子１１２では、この放射線Ｒradに基づく情報を読み取ることが可能となっている。この波長変換層１１４は、例えばＸ線などの放射線を可視光に変換する蛍光体（例えば、シンチレータ）からなる。このような波長変換層１１４は、例えば光電変換層１１１または縮小光学系１１３の上部に、有機平坦化膜、スピンオングラス材料等からなる平坦化膜を形成し、その上部に蛍光体膜をＣｓＩ、ＮａＩ、ＣａＦ2等によって形成することにより得られる。
【００７３】
このような構成の撮像部１１Ｂ，１１Ｃを備えた変形例５，６に係る撮像装置では、撮像部１１Ｂ，１１Ｃが、入射した放射線Ｒradに応じて電気信号を発生するものとなっており、放射線撮像装置として構成されている。このような放射線撮像装置は、例えば医療機器（Digital Radiography等のＸ線撮像装置）や、空港等で用いられる携帯物検査用Ｘ線撮影装置、工業用Ｘ線撮像装置（例えば、コンテナ内の危険物等の検査や、鞄等の中身の検査を行う装置）などに適用することが可能である。
【００７４】
＜適用例＞
続いて、上記実施の形態および各変形例（変形例１〜６）に係る撮像装置の撮像表示システムへの適用例について説明する。
【００７５】
図１８は、適用例に係る撮像表示システム（撮像表示システム５）の概略構成例を模式的に表したものである。この撮像表示システム５は、上記実施の形態等に係る撮像部１１（１１Ａ〜１１Ｃ）等を有する撮像装置１と、画像処理部５２と、表示装置４とを備えており、この例では放射線を用いた撮像表示システムとして構成されている。
【００７６】
画像処理部５２は、撮像装置１から出力される出力データＤout（撮像信号）に対して所定の画像処理を施すことにより、画像データＤ１を生成するものである。表示装置４は、画像処理部５２において生成された画像データＤ１に基づく画像表示を、所定のモニタ画面４０上で行うものである。
【００７７】
このような構成からなる撮像表示システム５では、撮像装置１（ここでは放射線撮像装置）が、放射線源（例えばＸ線源）５１から被写体５０に向けて照射された放射線に基づき、被写体５０の画像データＤoutを取得し、画像処理部５２へ出力する。画像処理部５２は、入力された画像データＤoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ（表示データ）Ｄ１を表示装置４へ出力する。表示装置４は、入力された画像データＤ１に基づいて、モニタ画面４０上に画像情報（撮像画像）を表示する。
【００７８】
このように、本適用例の撮像表示システム５では、撮像装置１において被写体５０の画像を電気信号として取得可能であるため、取得した電気信号を表示装置４へ伝送することで、画像表示を行うことができる。すなわち、従来のような放射線写真フィルムを用いることなく、被写体５０の画像を観察することが可能となり、また、動画撮影および動画表示にも対応することが可能となる。
【００７９】
なお、本適用例では、撮像装置１が放射線撮像装置として構成されており、放射線を用いた撮像表示システムとなっている場合を例に挙げて説明したが、本開示の撮像表示システムは、他の方式の撮像装置を用いたものにも適用することが可能である。
【００８０】
＜その他の変形例＞
以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等に限定されず、種々の変形が可能である。
【００８１】
例えば、上記実施の形態等では、静電気保護部内に単位回路（静電気保護回路）が複数設けられている場合について説明したが、これには限られず、静電気保護部内に単位回路が１つだけ設けられているようにしてもよい。
【００８２】
また、撮像部における画素の回路構成は、上記実施の形態等で説明したもの（画素２０の回路構成）には限られず、他の回路構成であってもよい。すなわち、例えば、光電変換素子２１のアノードが蓄積ノードＮに接続されていると共に、カソードが電源ＶＤＤに接続されているようにしてもよい。また、例えば画素内に、所定のソースフォロワ回路が設けられているようにしてもよい。
【００８３】
更に、上記実施の形態等で説明した撮像部１１、行走査部１３、Ａ／Ｄ変換部１４（列選択部１７）、列走査部１５および静電気保護部１８はそれぞれ、同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコン（Ｓｉ）などの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるため、例えば外部のシステム制御部１６からの制御信号に基づいて同一基板上における駆動動作が可能となる。
【００８４】
加えて、上記実施の形態等では、本技術における「信号伝達装置」の一例として、複数の画素（撮像画素）が信号の入力動作（撮像動作）を行う撮像装置を挙げて説明したが、これには限られない。すなわち、上記実施の形態等で説明した静電気保護部（静電気保護回路）は、複数の画素において信号の入力動作（撮像動作）および出力動作（表示動作）のうちの少なくとも一方の動作を行う信号伝達装置において適用することが可能である。
【００８５】
具体的には、例えば図１９に示した表示装置３（信号伝達装置）では、複数の画素６０（表示画素）が信号の出力動作（表示動作）を行うようになっている。この表示装置３は、複数の画素６０を有する表示部３１と、信号線Ｌsigに対して映像信号を供給する信号線駆動部３２（データドライバ）と、書き込み制御線Ｌwrite（ゲート線）をＶ方向に順次走査する行走査部３３（ゲートドライバ）と、システム制御部３４とを備えている。表示装置３にはまた、上記実施の形態等で説明した静電気保護部１８（１８Ａ〜１８Ｃ）が設けられている。システム制御部３４は、信号線駆動部３２および行走査部３３の動作を制御するものである。また、各画素６０には、表示素子６１（例えば液晶素子や有機ＥＬ（Electro Luminescence）素子等）と、スイッチング素子としてのトランジスタ６２とが設けられ、信号線Ｌsigおよび書き込み制御線Ｌwriteが接続されている。このような構成の表示装置３においても、上記実施の形態と同様の作用により同様の効果を得ることが可能である。
【００８６】
なお、本技術は以下のような構成を取ることも可能である。
（１）
信号の入力動作および出力動作のうちの少なくとも一方の動作を行う複数の画素と、
前記画素に接続された１または複数の信号線と、
前記信号線を含む複数の配線と、
前記複数の配線のうちの一の信号線と他の一の配線との間に配設され、第１トランジスタおよび容量素子を有する１または複数の静電気保護回路と、
前記静電気保護回路に接続された第１制御線と
を備え、
前記静電気保護回路では、
前記第１トランジスタのゲートが、前記第１制御線と直接もしくは間接的に接続され、
前記第１トランジスタにおけるソースおよびドレインのうちの一方が、前記一の信号線および前記容量素子の一端に接続されると共に、他方が前記他の一の配線に接続され、
前記容量素子の他端が、前記第１トランジスタのゲートに接続されている
信号伝達装置。
（２）
前記静電気保護回路は、抵抗素子を更に有し、
前記抵抗素子の一端は、前記第１制御線に接続され、
前記抵抗素子の他端は、前記第１トランジスタのゲートおよび前記容量素子の他端に接続されている。
上記（１）に記載の信号伝達装置。
（３）
前記抵抗素子が、第２トランジスタにより構成されている
上記（２）に記載の信号伝達装置。
（４）
前記抵抗素子の一端および他端が、前記第２トランジスタのソースまたはドレインであり、
前記第２トランジスタのゲートには、第２制御線が接続されている
上記（３）に記載の信号伝達装置。
（５）
装置電源がオン状態のときに前記第２トランジスタがオン状態となるように、前記第２制御線の電位が設定されている
上記（４）に記載の信号伝達装置。
（６）
装置電源がオン状態のときに前記第１トランジスタがオフ状態となるように、前記第１制御線の電位が設定されている
上記（１）ないし（５）のいずれか１項に記載の信号伝達装置。
（７）
前記他の一の配線が、前記複数の配線のうちの、他の一の信号線、一の電源線または一の接地線である
上記（１）ないし（６）のいずれか１項に記載の信号伝達装置。
（８）
前記複数の静電気保護回路が、
前記一の信号線と前記他の一の信号線との間に配設された、１または複数の第１保護回路と、
前記一の信号線と、前記一の電源線または前記一の接地線との間に配設された、１または複数の第２保護回路とからなる
上記（７）に記載の信号伝達装置。
（９）
前記第１保護回路および前記第２保護回路が、隣接する複数の配線間で連続的に配設されている
上記（８）に記載の信号伝達装置。
（１０）
前記複数の画素は、信号の入力動作としての撮像動作を行うものであり、撮像装置として構成されている
上記（１）ないし（９）のいずれか１項に記載の信号伝達装置。
（１１）
前記複数の画素は、前記撮像動作として、入射した放射線に応じて電気信号を発生するものであり、放射線撮像装置として構成されている
上記（１０）に記載の信号伝達装置。
（１２）
前記放射線がＸ線である
上記（１１）に記載の信号伝達装置。
（１３）
前記複数の画素は、信号の出力動作としての表示動作を行うものであり、表示装置として構成されている
上記（１）ないし（９）のいずれか１項に記載の信号伝達装置。
（１４）
撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記撮像装置は、
撮像動作を行う複数の画素と、
前記画素に接続された１または複数の信号線と、
前記信号線を含む複数の配線と、
前記複数の配線のうちの一の信号線と他の一の配線との間に配設され、第１トランジスタおよび容量素子を有する１または複数の静電気保護回路と、
前記静電気保護回路に接続された第１制御線と
を備え、
前記静電気保護回路では、
前記第１トランジスタのゲートが、前記第１制御線と直接もしくは間接的に接続され、
前記第１トランジスタにおけるソースおよびドレインのうちの一方が、前記一の信号線および前記容量素子の一端に接続されると共に、他方が前記他の一の配線に接続され、
前記容量素子の他端が、前記第１トランジスタのゲートに接続されている
撮像表示システム。
【符号の説明】
【００８７】
１…撮像装置（信号伝達装置）、１１，１１Ａ〜１１Ｃ…撮像部、１１１…光電変換層、１１２…撮像素子、１１３…縮小光学系、１１４…波長変換層、１３…行走査部、１４…Ａ／Ｄ変換部、１５…列選択部、１６…システム制御部、１７…列選択部、１８，１８Ａ〜１８Ｃ…静電気保護部、１８０，１８０−１〜１８０−６，１８０Ａ〜１８０Ｃ…単位回路（静電気保護回路）、２０…画素（撮像画素）、２１…光電変換素子、２２…トランジスタ、３…表示装置（信号伝達装置）、３１…表示部、３２…信号線駆動部、３３…行走査部、３４…システム制御部、４…表示装置、４０…モニタ画面、５…撮像表示システム、５０…被写体、５１…放射線源、５２…画像処理部、６０…画素（表示画素）、６１…表示素子、６２…トランジスタ、Ｖin…入力電圧、Ｌread…読み出し制御線、Ｌsig，Ｌsig１〜Ｌsig６…信号線、Ｌgnd…グランド線（接地線）、Ｌctl１，Ｌctl２…保護制御線、Ｌwrite…書き込み制御線（ゲート線）、Ｄout…出力データ（撮像信号）、Ｄ１…撮像信号、Ｎ…蓄積ノード、Ｌin…撮像光、Ｒrad…放射線、Ｔｒ１，Ｔｒ２…トランジスタ、Ｃ１…容量素子、Ｒ１…抵抗素子。
【図１】
0005724623.tif 000002
【図２】
0005724623.tif 000003
【図３】
0005724623.tif 000004
【図４】
0005724623.tif 000005
【図５】
0005724623.tif 000006
【図６】
0005724623.tif 000007
【図７】
0005724623.tif 000008
【図８】
0005724623.tif 000009
【図９】
0005724623.tif 000010
【図１０】
0005724623.tif 000011
【図１１】
0005724623.tif 000012
【図１２】
0005724623.tif 000013
【図１３】
0005724623.tif 000014
【図１４】
0005724623.tif 000015
【図１５】
0005724623.tif 000016
【図１６】
0005724623.tif 000017
【図１７】
0005724623.tif 000018
【図１８】
0005724623.tif 000019
【図１９】
0005724623.tif 000020