(57)【特許請求の範囲】
【請求項１】
基準信号を発振する基準信号源と、
上記基準信号源により発振された基準信号の位相を調整し、位相調整後の基準信号に同期している信号を発振する第１の信号源回路と、
上記基準信号源により発振された基準信号の位相を調整し、位相調整後の基準信号に同期している信号を発振する第２の信号源回路と、
トリガ信号を出力するトリガ信号生成回路と、
上記トリガ信号生成回路から出力されたトリガ信号を直接入力する第１の入力端子と、上記トリガ信号生成回路から出力されたのち、上記第１の信号源回路経由で帰還してくる上記トリガ信号を入力する第２の入力端子とを有し、上記第１の入力端子に対する上記トリガ信号の入力時間と上記第２の入力端子に対する上記トリガ信号の入力時間との時間差を計測する第１の時間差計測回路と、
上記トリガ信号生成回路から出力されたトリガ信号を直接入力する第１の入力端子と、上記トリガ信号生成回路から出力されたのち、上記第２の信号源回路経由で帰還してくる上記トリガ信号を入力する第２の入力端子とを有し、上記第１の入力端子に対する上記トリガ信号の入力時間と上記第２の入力端子に対する上記トリガ信号の入力時間との時間差を計測する第２の時間差計測回路とを備え、
上記第１の信号源回路は、上記第１の時間差計測回路により計測された時間差に応じて基準信号の位相を調整し、
上記第２の信号源回路は、上記第２の時間差計測回路により計測された時間差に応じて基準信号の位相を調整し、
上記トリガ信号生成回路から出力されたトリガ信号が伝送される信号経路に、上記トリガ信号の周波数を変換する周波数変換装置が設けられていることを特徴とする信号源同期回路。
【請求項２】
上記第２の信号源回路による位相の調整量は、上記第１の信号源回路による位相の調整量と比較して、上記第１の時間差計測回路により計測された時間差と上記第２の時間差計測回路により計測された時間差との差分の半分に相当する位相量だけ異なっていることを特徴とする請求項１記載の信号源同期回路。
【請求項３】
基準信号を発振する基準信号源と、
上記基準信号源により発振された基準信号の位相を調整し、位相調整後の基準信号に同期している信号を発振する第１の信号源回路と、
上記基準信号源により発振された基準信号の位相を調整し、位相調整後の基準信号に同期している信号を発振する第２の信号源回路と、
トリガ信号を出力するトリガ信号生成回路と、
上記第１の信号源回路に実装されており、上記トリガ信号生成回路から出力されたトリガ信号を直接入力する第１の入力端子と、上記トリガ信号生成回路から出力されて上記第１の信号源回路に入力されたのち、上記第２の信号源回路経由で帰還してくる上記トリガ信号を入力する第２の入力端子とを有し、上記第１の入力端子に対する上記トリガ信号の入力時間と上記第２の入力端子に対する上記トリガ信号の入力時間との時間差を計測する時間差計測回路とを備え、
上記第２の信号源回路は、上記時間差計測回路により計測された時間差に応じて基準信号の位相を調整することを特徴とする信号源同期回路。
【請求項４】
上記第２の信号源回路による位相の調整量は、上記第１の信号源回路による位相の調整量と比較して、上記時間差計測回路により計測された時間差の半分に相当する位相量だけ異なっていることを特徴とする請求項３記載の信号源同期回路。
【請求項５】
基準信号を発振する基準信号源と、
上記基準信号源により発振された基準信号の位相を調整し、位相調整後の基準信号に同期している信号を発振するとともに、位相調整前の基準信号を第１の遅延時間だけ第１のバッファ回路で保持してから出力する第１の信号源回路と、
上記第１の信号源回路から出力された基準信号を第２の遅延時間だけ第２のバッファ回路で保持してから、上記基準信号の位相を調整し、位相調整後の基準信号に同期している信号を発振する第２の信号源回路と、
上記第１の信号源回路に実装されており、上記基準信号源により発振された基準信号を直接入力する第１の入力端子と、上記基準信号源により発振されて上記第１の信号源回路に入力されたのち、上記第２の信号源回路経由で帰還してくる上記基準信号を入力する第２の入力端子とを有し、上記第１の入力端子に対する上記基準信号の入力時間と上記第２の入力端子に対する上記基準信号の入力時間との時間差を計測する第１の時間差計測回路と、
上記第２の信号源回路に実装されており、上記基準信号源により発振されたのち、上記第１のバッファ回路で第１の遅延時間だけ保持されることなく上記第１の信号源回路経由で伝送されてくる基準信号を入力する第１の入力端子と、上記基準信号源により発振されたのち、上記第１及び第２のバッファ回路で第１及び第２の遅延時間だけ保持されてから伝送されてくる基準信号を入力する第２の入力端子とを有し、上記第１の入力端子に対する上記基準信号の入力時間と上記第２の入力端子に対する上記基準信号の入力時間との時間差を計測する第２の時間差計測回路とを備え、
上記第１の信号源回路は、上記第１の時間差計測回路により計測された時間差に応じて基準信号の位相を調整し、
上記第２の信号源回路は、上記第２の時間差計測回路により計測された時間差に応じて基準信号の位相を調整することを特徴とする信号源同期回路。
【請求項６】
基準信号を発振する基準信号源と、
トリガ信号を出力するトリガ信号生成回路と、
上記基準信号源により発振された基準信号の位相を調整し、位相調整後の基準信号に同期している信号を発振するとともに、上記トリガ信号生成回路から出力されたトリガ信号を第１の遅延時間だけ第１のバッファ回路で保持してから出力する第１の信号源回路と、
上記基準信号源により発振された基準信号の位相を調整し、位相調整後の基準信号に同期している信号を発振するとともに、上記第１の信号源回路から出力されたトリガ信号を第２の遅延時間だけ第２のバッファ回路で保持してから、上記トリガ信号を出力する第２の信号源回路と、
上記第１の信号源回路に実装されており、上記トリガ信号生成回路から出力されたトリガ信号を直接入力する第１の入力端子と、上記トリガ信号生成回路から出力されて上記第１の信号源回路に入力されたのち、上記第２の信号源回路経由で帰還してくる上記トリガ信号を入力する第２の入力端子とを有し、上記第１の入力端子に対する上記トリガ信号の入力時間と上記第２の入力端子に対する上記トリガ信号の入力時間との時間差を計測する第１の時間差計測回路と、
上記第２の信号源回路に実装されており、上記トリガ信号生成回路から出力されたのち、上記第１のバッファ回路で第１の遅延時間だけ保持されることなく上記第１の信号源回路経由で伝送されてくるトリガ信号を入力する第１の入力端子と、上記トリガ信号生成回路から出力されたのち、上記第１及び第２のバッファ回路で第１及び第２の遅延時間だけ保持されてから伝送されてくるトリガ信号を入力する第２の入力端子とを有し、上記第１の入力端子に対する上記トリガ信号の入力時間と上記第２の入力端子に対する上記トリガ信号の入力時間との時間差を計測する第２の時間差計測回路とを備え、
上記第１の信号源回路は、上記第１の時間差計測回路により計測された時間差に応じて基準信号の位相を調整し、
上記第２の信号源回路は、上記第２の時間差計測回路により計測された時間差に応じて基準信号の位相を調整することを特徴とする信号源同期回路。
【請求項７】
上記第２の信号源回路による位相の調整量は、上記第１の信号源回路による位相の調整量と比較して、上記第１の時間差計測回路により計測された時間差と上記第２の時間差計測回路により計測された時間差との総和の半分に相当する位相量だけ異なっていることを特徴とする請求項５または請求項６記載の信号源同期回路。
【請求項８】
上記第１の信号源回路は第１の経路切替回路を備え、上記第２の信号源回路は第２の経路切替回路を備えており、
上記第１の経路切替回路の第１の端子は上記第１の時間差計測回路の第１の入力端子と接続され、上記第１の経路切替回路の第２の端子は上記第１の時間差計測回路の第２の入力端子と接続されており、
上記第２の経路切替回路の第１の端子は上記第２の時間差計測回路の第２の入力端子と接続され、上記第２の経路切替回路の第２の端子は上記第２の時間差計測回路の第１の入力端子と接続され、上記第２の経路切替回路の第３の端子は上記第１の経路切替回路の第３の端子と接続されており、
上記第１の経路切替回路の第１の端子と第３の端子が接続されるタイミングでは、上記第２の経路切替回路の第２の端子と第３の端子が接続され、
上記第１の経路切替回路の第２の端子と第３の端子が接続されるタイミングでは、上記第２の経路切替回路の第１の端子と第３の端子が接続されることを特徴とする請求項５から請求項７のうちのいずれか１項記載の信号源同期回路。
【請求項９】
上記時間差計測回路が、ＴＤＣ回路又は位相比較器で構成されていることを特徴とする請求項１から請求項８のうちのいずれか１項記載の信号源同期回路。
【請求項１０】
上記トリガ信号生成回路から出力されたトリガ信号が伝送される信号経路に、上記トリガ信号の周波数を変換する周波数変換装置が設けられていることを特徴とする請求項３、請求項４または請求項６記載の信号源同期回路。
【請求項１１】
上記基準信号源により発振された基準信号が伝送される信号経路に、上記基準信号の周波数を変換する周波数変換装置が設けられていることを特徴とする請求項５記載の信号源同期回路。
【請求項１２】
上記信号源回路の個数が２個ではなく、Ｎ個（Ｎは３以上の自然数）である場合、第１から第Ｎの信号源回路が実装されるとともに、第１から第Ｎの時間差計測回路が実装され、
第ｎ（ｎ＝１，２，・・・，Ｎ）の信号源回路は、第ｎの時間差計測回路により計測された時間差に応じて基準信号の位相を調整することを特徴とする請求項１、請求項５または請求項６記載の信号源同期回路。
【請求項１３】
上記信号源回路の個数が２個ではなく、Ｎ個（Ｎは３以上の自然数）である場合、第１から第Ｎの信号源回路が実装され、
上記時間差計測回路は、上記トリガ信号生成回路から出力されたトリガ信号を直接入力する第１の入力端子と、上記トリガ信号生成回路から出力されて第１の信号源回路に入力されたのち、第ｎ（ｎ＝２，３，・・・，Ｎ）の信号源回路経由で帰還してくる上記トリガ信号を入力する第２の入力端子とを有し、上記第１の入力端子に対する上記トリガ信号の入力時間と上記第２の入力端子に対する上記トリガ信号の入力時間との時間差を計測し、
上記第ｎの信号源回路は、上記時間差計測回路により計測された時間差に応じて基準信号の位相を調整することを特徴とする請求項３記載の信号源同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の信号源回路間の周波数及び位相の同期を図る信号源同期回路に関するものである。
【背景技術】
【０００２】
例えば、以下の非特許文献１に開示されている信号源同期回路では、基準信号源から出力された１０ＭＨｚの信号を二つの計測器に入力することで周波数の同期を図り、トリガ発生器から出力されたトリガ信号を用いることで、２台の計測器の位相の同期を図るようにしている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】“ＭＩＭＯのための多信号源の同期化”、アプリケーションノート、アンリツ社、２００７年９月
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の信号源同期回路は以上のように構成されているので、各々の信号源回路とトリガ発生器間の距離が同一でない場合、距離に応じてトリガ信号の到達時間が異なる。このため、各々の信号源回路での信号のタイミングにばらつきが生じて、同期精度が劣化してしまう課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、各々の信号源回路間の同期精度を高めることができる信号源同期回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る信号源同期回路は、基準信号を発振する基準信号源と、基準信号源により発振された基準信号の位相を調整し、位相調整後の基準信号に同期している信号を発振する第１の信号源回路と、基準信号源により発振された基準信号の位相を調整し、位相調整後の基準信号に同期している信号を発振する第２の信号源回路と、トリガ信号を出力するトリガ信号生成回路と、トリガ信号生成回路から出力されたトリガ信号を直接入力する第１の入力端子と、トリガ信号生成回路から出力されたのち、第１の信号源回路経由で帰還してくるトリガ信号を入力する第２の入力端子とを有し、第１の入力端子に対するトリガ信号の入力時間と第２の入力端子に対するトリガ信号の入力時間との時間差を計測する第１の時間差計測回路と、トリガ信号生成回路から出力されたトリガ信号を直接入力する第１の入力端子と、トリガ信号生成回路から出力されたのち、第２の信号源回路経由で帰還してくるトリガ信号を入力する第２の入力端子とを有し、第１の入力端子に対するトリガ信号の入力時間と第２の入力端子に対するトリガ信号の入力時間との時間差を計測する第２の時間差計測回路とを備え、第１の信号源回路が、第１の時間差計測回路により計測された時間差に応じて基準信号の位相を調整し、第２の信号源回路が、第２の時間差計測回路により計測された時間差に応じて基準信号の位相を調整し、トリガ信号生成回路から出力されたトリガ信号が伝送される信号経路に、そのトリガ信号の周波数を変換する周波数変換装置が設けられているようにしたものである。
【発明の効果】
【０００７】
この発明によれば、第１の入力端子に対するトリガ信号の入力時間と第２の入力端子に対するトリガ信号（第１の信号源回路経由で帰還してくるトリガ信号）の入力時間との時間差を計測する第１の時間差計測回路と、第１の入力端子に対するトリガ信号の入力時間と第２の入力端子に対するトリガ信号（第２の信号源回路経由で帰還してくるトリガ信号）の入力時間との時間差を計測する第２の時間差計測回路とを備え、第１の信号源回路が、第１の時間差計測回路により計測された時間差に応じて基準信号の位相を調整し、第２の信号源回路が、第２の時間差計測回路により計測された時間差に応じて基準信号の位相を調整するように構成したので、各々の信号源回路間の同期精度を高めることができる効果がある。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による信号源同期回路を示す構成図である。
【図２】この発明の実施の形態２による信号源同期回路を示す構成図である。
【図３】この発明の実施の形態３による信号源同期回路を示す構成図である。
【図４】この発明の実施の形態４による信号源同期回路を示す構成図である。
【図５】この発明の実施の形態４による他の信号源同期回路を示す構成図である。
【図６】この発明の実施の形態５による信号源同期回路を示す構成図である。
【図７】この発明の実施の形態５による他の信号源同期回路を示す構成図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１はこの発明の実施の形態１による信号源同期回路を示す構成図である。
図１において、基準信号源１は基準クロック信号（基準信号）を発振する信号源である。
信号源回路２は移相器３、局部発振器４及び移相器調整回路５から構成されており、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号に同期している信号を発振する。なお、信号源回路２は第１の信号源回路を構成している。
信号源回路２の移相器３は移相器調整回路５により設定される位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整する。
局部発振器４は移相器３により位相が調整された基準クロック信号に同期している信号を発振する。
移相器調整回路５はＴＤＣ回路１２から出力される時間差情報ＤＬＹ＿Ａが示す時間差に応じた位相調整量を移相器３に設定する。
【００１０】
信号源回路６は移相器７、局部発振器８及び移相器調整回路９から構成されており、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号に同期している信号を発振する。なお、信号源回路６は第２の信号源回路を構成している。
信号源回路６の移相器７は移相器調整回路９により設定される位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整する。
局部発振器８は移相器７により位相が調整された基準クロック信号に同期している信号を発振する。
移相器調整回路９はＴＤＣ回路１３から出力される時間差情報ＤＬＹ＿Ｂが示す時間差に応じた位相調整量を移相器９に設定する。
【００１１】
トリガ発生器１０はトリガ信号生成回路１１、時間−デジタル変換器であるＴＤＣ（Ｔｉｍｅ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）回路１２，１３及び減算器１４から構成されており、トリガ信号を発生するとともに、時間差情報ＤＬＹ＿Ａ，ＤＬＹ＿Ｂを出力する。
トリガ発生器１０のトリガ信号生成回路１１はトリガ信号を出力する回路である。
【００１２】
ＴＤＣ回路１２はトリガ信号生成回路１１から出力されたトリガ信号を直接入力する入力端子ａ（第１の入力端子）と、トリガ信号生成回路１１から出力されたのち、信号経路１５を通って信号源回路２に入力されてから帰還経路１６を通って帰還してくるトリガ信号を入力する入力端子ｂ（第２の入力端子）とを有し、入力端子ａに対するトリガ信号の入力時間と入力端子ｂに対するトリガ信号の入力時間との時間差を計測する。
また、ＴＤＣ回路１２は上記時間差を示す時間差情報ＤＬＹ＿Ａを移相器調整回路５に出力する。
なお、ＴＤＣ回路１２は第１の時間差計測回路を構成している。
【００１３】
ＴＤＣ回路１３はトリガ信号生成回路１１から出力されたトリガ信号を直接入力する入力端子ａ（第１の入力端子）と、トリガ信号生成回路１１から出力されたのち、信号経路１７を通って信号源回路６に入力されてから帰還経路１８を通って帰還してくるトリガ信号を入力する入力端子ｂ（第２の入力端子）とを有し、入力端子ａに対するトリガ信号の入力時間と入力端子ｂに対するトリガ信号の入力時間との時間差を計測する回路である。
また、ＴＤＣ回路１２は上記時間差を示す時間差情報ＤＬＹ＿Ｂを移相器調整回路９に出力する。
なお、ＴＤＣ回路１３は第２の時間差計測回路を構成している。
【００１４】
減算器１４はＴＤＣ回路１２により計測された時間差の半分と、ＴＤＣ回路１３により計測された時間差の半分との差分を算出する。
移相器調整回路９により設定される位相調整量は、移相器調整回路５により設定される位相調整量と比較して、減算器１４により算出される差分に相当する位相量だけ異なっている。
【００１５】
次に動作について説明する。
基準信号源１から発振された基準クロック信号は、信号源回路２，６の移相器３，７に入力される。
トリガ信号生成回路１１から出力されたトリガ信号は、ＴＤＣ回路１２，１３の入力端子ａに直接入力される。
また、トリガ信号生成回路１１から出力されたトリガ信号は、信号経路１５を通って信号源回路２に入力されたのち、帰還経路１６を通ってトリガ発生器１０に帰還して、ＴＤＣ回路１２の入力端子ｂに入力される。
同様に、トリガ信号生成回路１１から出力されたトリガ信号は、信号経路１７を通って信号源回路６に入力されたのち、帰還経路１８を通ってトリガ発生器１０に帰還して、ＴＤＣ回路１３の入力端子ｂに入力される。
【００１６】
ＴＤＣ回路１２は、入力端子ａに対するトリガ信号の入力時間と、入力端子ｂに対するトリガ信号の入力時間との時間差を計測する。
この時間差は、信号経路１５と帰還経路１６で生じる経路遅延時間τａ１であり、信号経路１５と帰還経路１６の経路長が同じであるため、信号経路１５で生じる経路遅延時間τｂ１は、信号経路１５と帰還経路１６で生じる経路遅延時間τａ１の半分である。
ＴＤＣ回路１２は、信号経路１５と帰還経路１６で生じる経路遅延時間τａ１を計測すると、その経路遅延時間τａ１を示す時間差情報ＤＬＹ＿Ａを移相器調整回路５に出力する。
移相器調整回路５は、ＴＤＣ回路１２から時間差情報ＤＬＹ＿Ａを受けると、その時間差情報ＤＬＹ＿Ａが示す経路遅延時間τａ１に対応する位相調整量を移相器３に設定する。
【００１７】
ＴＤＣ回路１３は、入力端子ａに対するトリガ信号の入力時間と、入力端子ｂに対するトリガ信号の入力時間との時間差を計測する。
この時間差は、信号経路１７と帰還経路１８で生じる経路遅延時間τａ２であり、信号経路１７と帰還経路１８の経路長が同じであるため、信号経路１７で生じる経路遅延時間τｂ２は、信号経路１７と帰還経路１８で生じる経路遅延時間τａ２の半分である。
ＴＤＣ回路１３は、信号経路１７と帰還経路１８で生じる経路遅延時間τａ２を計測すると、その経路遅延時間τａ２を示す時間差情報ＤＬＹ＿Ｂを移相器調整回路９に出力する。
移相器調整回路９は、ＴＤＣ回路１３から時間差情報ＤＬＹ＿Ｂを受けると、その時間差情報ＤＬＹ＿Ｂが示す経路遅延時間τａ２に対応する位相調整量を移相器７に設定する。
【００１８】
減算器１４は、ＴＤＣ回路１２が経路遅延時間τａ１を計測し、ＴＤＣ回路１３が経路遅延時間τａ２を計測すると、その経路遅延時間τａ１の半分である経路遅延時間τｂ１と、経路遅延時間τａ２の半分である経路遅延時間τｂ２との差分τｃを算出する。
τｃ＝τｂ１−τｂ２                              （１）
上述したように、移相器調整回路５が経路遅延時間τａ１に対応する位相調整量を移相器３に設定し、移相器調整回路９が経路遅延時間τａ２に対応する位相調整量を移相器７に設定しているが、経路遅延時間τａ２に対応する位相調整量は、経路遅延時間τａ１に対応する位相調整量と比較して、減算器１４により算出された差分τｃに相当する位相量だけ異なっている。
【００１９】
即ち、信号経路１５と帰還経路１６の経路長が、信号経路１７と帰還経路１８の経路長より長いために、経路遅延時間τａ１が経路遅延時間τａ２より長い場合、移相器３，７から出力される基準クロック信号の位相を一致させるため、移相器７に設定される位相調整量が移相器３に設定される位相調整量より、差分τｃに相当する位相量だけ大きくなる。
逆に、信号経路１７と帰還経路１８の経路長が、信号経路１５と帰還経路１６の経路長より長いために、経路遅延時間τａ２が経路遅延時間τａ１より長い場合、移相器３，７から出力される基準クロック信号の位相を一致させるため、移相器３に設定される位相調整量が移相器７に設定される位相調整量より、差分τｃに相当する位相量だけ大きくなる。
【００２０】
信号源回路２の移相器３は、移相器調整回路５により設定された位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号を局部発振器４に出力する。
信号源回路２の局部発振器４は、移相器３から位相調整後の基準クロック信号を受けると、その基準クロック信号に同期している信号を発振する。
【００２１】
信号源回路６の移相器７は、移相器調整回路９により設定された位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号を局部発振器８に出力する。
信号源回路６の局部発振器８は、移相器７から位相調整後の基準クロック信号を受けると、その基準クロック信号に同期している信号を発振する。
【００２２】
以上で明らかなように、この実施の形態１によれば、入力端子ａに対するトリガ信号の入力時間と入力端子ｂに対するトリガ信号の入力時間との時間差である経路遅延時間τａ１を計測するＴＤＣ回路１２と、入力端子ａに対するトリガ信号の入力時間と入力端子ｂに対するトリガ信号の入力時間との時間差である経路遅延時間τａ２を計測するＴＤＣ回路１３とを備え、移相器調整回路５が経路遅延時間τａ１に対応する位相調整量を移相器３に設定し、移相器調整回路９が経路遅延時間τａ２に対応する位相調整量を移相器７に設定するように構成したので、信号源回路２と信号源回路６間の同期精度を高めることができる効果を奏する。
【００２３】
この実施の形態１では、信号源回路２により発振される信号と信号源回路６により発振される信号との位相を一致させるものを示したが、双方の信号の位相差が所望の値になるように、移相器３，７の位相調整量を設定するようにしてもよい。
【００２４】
この実施の形態１では、信号経路１５と帰還経路１６が異なる経路である例を示したが、信号経路１５の信号源回路２側の端部に信号を反射させる装置を設けることで、信号経路１５が帰還経路１６を兼ねるようにしてもよい。
同様に、信号経路１７と帰還経路１８が異なる経路である例を示したが、信号経路１７の信号源回路６側の端部に信号を反射させる装置を設けることで、信号経路１７が帰還経路１８を兼ねるようにしてもよい。
【００２５】
この実施の形態１では、信号経路１５と帰還経路１６を通るトリガ信号の周波数が同じである例を示したが、例えば、信号源回路２における信号経路１５と帰還経路１６の接続部（あるいは、信号経路１５又は帰還経路１６の経路上）に周波数変換装置を設けて、信号経路１５を通るトリガ信号の周波数と帰還経路１６を通るトリガ信号の周波数とが異なるようにしてもよい。
同様に、信号経路１７と帰還経路１８を通るトリガ信号の周波数が同じである例を示したが、例えば、信号源回路６における信号経路１７と帰還経路１８の接続部（あるいは、信号経路１７又は帰還経路１８の経路上）に周波数変換装置を設けて、信号経路１７を通るトリガ信号の周波数と帰還経路１８を通るトリガ信号の周波数とが異なるようにしてもよい。
【００２６】
この実施の形態１では、ＴＤＣ回路１２，１３が経路遅延時間τａ１，τａ２を計測するものを示したが、信号源回路２，６間で生じる遅延差が、基準クロック信号の周期に対して充分短い場合には、ＴＤＣ回路１２，１３の代わりに位相比較器を用いても、経路遅延時間τａ１，τａ２を計測することができる。
【００２７】
この実施の形態１では、信号源回路の個数が２個である例を示したが、信号源回路の個数がＮ個（Ｎは３以上の自然数）であってもよい。
信号源回路の個数がＮ個の場合（信号源回路２に相当する信号源回路がＮ個ある場合）、ＴＤＣ回路もＮ個実装される（ＴＤＣ回路１２に相当するＴＤＣ回路がＮ個実装される）。
このとき、第ｎ（ｎ＝１，２，・・・，Ｎ）の信号源回路の移相器調整回路は、第ｎのＴＤＣ回路により計測された時間差である経路遅延時間τａｎに対応する位相調整量を移相器に設定することで、基準クロック信号の位相を調整する。
これにより、信号源回路の個数がＮ個である場合でも、２個の場合と同様の効果を得ることができる。
【００２８】
実施の形態２．
上記実施の形態１では、トリガ信号生成回路１１から出力されるトリガ信号が、信号源回路２，６に入力されて帰還してくるものを示したが、トリガ信号生成回路１１から信号源回路２，６までの距離が長い場合、信号源回路２，６に対する信号経路１５，１７と帰還経路１６，１８の経路長が長くなる。その結果、信号源回路の個数分だけ、経路長が長いケーブルを用意する必要がある。
この実施の形態２では、以下のようにして、経路長が長いケーブルの本数を減らしている。
【００２９】
図２はこの発明の実施の形態２による信号源同期回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
信号源回路２１は移相器２２、局部発振器２３、移相器調整回路２４及びＴＤＣ回路３０から構成されており、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号に同期している信号を発振する。なお、信号源回路２１は第１の信号源回路を構成している。
信号源回路２１の移相器２２は移相器調整回路２４により設定される位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整する。
局部発振器２３は移相器２２により位相が調整された基準クロック信号に同期している信号を発振する。
移相器調整回路２４は所定の位相調整量を移相器３に設定する。
【００３０】
信号源回路２５は移相器２６、局部発振器２７及び移相器調整回路２８から構成されており、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号に同期している信号を発振する。なお、信号源回路２５は第２の信号源回路を構成している。
信号源回路２５の移相器２６は移相器調整回路２８により設定される位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整する。
局部発振器２７は移相器２６により位相が調整された基準クロック信号に同期している信号を発振する。
移相器調整回路２８はＴＤＣ回路３０から出力される時間差情報ＤＬＹ＿Ｂが示す時間差に応じた位相調整量を移相器２６に設定する。
【００３１】
ＴＤＣ回路３０は信号源回路２１に実装されており、トリガ信号生成回路１１から出力されたトリガ信号を直接入力する入力端子ａ（第１の入力端子）と、トリガ信号生成回路１１から出力されて信号源回路２１に入力されたのち、信号経路３１を通って信号源回路２５に入力されてから帰還経路３２を通って帰還してくるトリガ信号を入力する入力端子ｂ（第２の入力端子）とを有し、入力端子ａに対するトリガ信号の入力時間と入力端子ｂに対するトリガ信号の入力時間との時間差を計測する回路である。
また、ＴＤＣ回路３０は上記時間差を示す時間差情報ＤＬＹ＿Ｂを移相器調整回路２８に出力する。
なお、ＴＤＣ回路３０は時間差計測回路を構成している。
【００３２】
次に動作について説明する。
基準信号源１から発振された基準クロック信号は、信号源回路２１，２５の移相器２２，２６に入力される。
トリガ信号生成回路１１から出力されたトリガ信号は、ＴＤＣ回路１２の入力端子ａに直接入力される。
また、トリガ信号生成回路１１から出力されたトリガ信号は、信号経路３１を通って信号源回路２５に入力されたのち、帰還経路３２を通って信号源回路２１に帰還して、ＴＤＣ回路３０の入力端子ｂに入力される。
【００３３】
ＴＤＣ回路３０は、入力端子ａに対するトリガ信号の入力時間と、入力端子ｂに対するトリガ信号の入力時間との時間差を計測する。
この時間差は、信号経路３１と帰還経路３２で生じる経路遅延時間τａ１であり、信号経路３１と帰還経路３２の経路長が同じであるため、信号経路３１で生じる経路遅延時間τｂ１は、信号経路３１と帰還経路３２で生じる経路遅延時間τａ１の半分である。
τｂ１＝τａ１／２                                （２）
ここで、信号源回路２１により発振される信号と信号源回路２５により発振される信号との位相を比較すると、信号経路３１で生じる経路遅延時間τｂ１に相当する位相だけずれている。
【００３４】
そこで、ＴＤＣ回路３０は、信号経路３１で生じる経路遅延時間τｂ１を示す時間差情報ＤＬＹ＿Ｂを移相器調整回路２８に出力する。
移相器調整回路２８は、ＴＤＣ回路３０から時間差情報ＤＬＹ＿Ｂを受けると、その時間差情報ＤＬＹ＿Ｂが示す経路遅延時間τｂ１に対応する位相調整量を移相器２６に設定する。
即ち、移相器調整回路２８は、移相器２２，２６から出力される基準クロック信号の位相を一致させるため、経路遅延時間τｂ１に相当する位相だけ、基準クロック信号の位相を進める制御を行う。
【００３５】
信号源回路２５の移相器２６は、移相器調整回路２８により設定された位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号を局部発振器２７に出力する。
信号源回路２５の局部発振器２７は、移相器２６から位相調整後の基準クロック信号を受けると、その基準クロック信号に同期している信号を発振する。
【００３６】
以上で明らかなように、この実施の形態２によれば、入力端子ａに対するトリガ信号の入力時間と入力端子ｂに対するトリガ信号の入力時間との時間差である経路遅延時間τａ１を計測するＴＤＣ回路３０を備え、移相器調整回路２８が経路遅延時間τａ１の半分であるτｂ１に対応する位相調整量を移相器２６に設定するように構成したので、信号源回路２１と信号源回路２５間の同期精度を高めることができる効果の他に、経路長が長いケーブルが１本だけで足りるようになる効果が得られる。
【００３７】
この実施の形態２では、信号源回路２１により発振される信号と信号源回路２５により発振される信号との位相を一致させるものを示したが、双方の信号の位相差が所望の値になるように、移相器２６の位相調整量を設定するようにしてもよい。
【００３８】
この実施の形態２では、信号経路３１と帰還経路３２が異なる経路である例を示したが、信号経路３１の信号源回路２５側の端部に信号を反射させる装置を設けることで、信号経路３１が帰還経路３２を兼ねるようにしてもよい。
【００３９】
この実施の形態２では、信号経路３１と帰還経路３２を通るトリガ信号の周波数が同じである例を示したが、例えば、信号源回路２５における信号経路３１と帰還経路３２の接続部（あるいは、信号経路３１又は帰還経路３２の経路上）に周波数変換装置を設けて、信号経路３１を通るトリガ信号の周波数と帰還経路３２を通るトリガ信号の周波数とが異なるようにしてもよい。
【００４０】
この実施の形態２では、ＴＤＣ回路３０が経路遅延時間τａ１を計測するものを示したが、信号源回路２１，２５間で生じる遅延差が、基準クロック信号の周期に対して充分短い場合には、ＴＤＣ回路３０の代わりに位相比較器を用いても、経路遅延時間τａ１を計測することができる。
【００４１】
この実施の形態２では、信号源回路の個数が２個である例を示したが、信号源回路の個数がＮ個（Ｎは３以上の自然数）であってもよい。
信号源回路の個数がＮ個の場合（信号源回路２１に相当する信号源回路がＮ個ある場合）、ＴＤＣ回路３０は、トリガ信号生成回路１１から出力されたトリガ信号を直接入力する入力端子ａと、トリガ信号生成回路１１から出力されて信号源回路２１に入力されたのち、第ｎ（ｎ＝２，３，・・・，Ｎ）の信号源回路経由で帰還してくるトリガ信号を入力する入力端子ｂとを有し、入力端子ａに対するトリガ信号の入力時間と、入力端子ｂに対するトリガ信号の入力時間との時間差である経路遅延時間τａｎを計測する。
第ｎの信号源回路の移相器調整回路は、ＴＤＣ回路３０により計測された時間差である経路遅延時間τａｎの半分であるτｂｎに対応する位相調整量を移相器２６に設定することで、基準クロック信号の位相を調整する。
これにより、信号源回路の個数がＮ個である場合でも、２個の場合と同様の効果を得ることができる。
【００４２】
実施の形態３．
上記実施の形態１では、基準信号源１の他にトリガ信号生成回路１１が実装されているものを示したが、トリガ信号生成回路１１を実装せずに、基準クロック信号を用いて、信号源回路２により発振される信号と信号源回路６により発振される信号との位相を一致させるようにしてもよい。
信号源回路２により発振される信号と信号源回路６により発振される信号との位相差が、基準クロック信号の周期に対して充分に短い場合には、基準クロック信号の立上りエッジタイミングを比較することで、位相差を検出することができる。
【００４３】
図３はこの発明の実施の形態３による信号源同期回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
基準クロック信号発生器４０は基準信号源４１、ＴＤＣ回路４２，４３及び減算器４４から構成されており、基準クロック信号を発生するとともに、時間差情報ＤＬＹ＿Ａ，ＤＬＹ＿Ｂを出力する。
基準クロック信号発生器４０の基準信号源４１は基準クロック信号を発振する信号源である。
【００４４】
ＴＤＣ回路４２は基準信号源４１により発振された基準クロック信号を直接入力する入力端子ａ（第１の入力端子）と、基準信号源４１により発振されたのち、信号経路４５を通って信号源回路２に入力されてから帰還経路４６を通って帰還してくる基準クロック信号を入力する入力端子ｂ（第２の入力端子）とを有し、入力端子ａに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）と入力端子ｂに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）との時間差を計測する。
また、ＴＤＣ回路４２は上記時間差を示す時間差情報ＤＬＹ＿Ａを移相器調整回路５に出力する。
なお、ＴＤＣ回路４２は第１の時間差計測回路を構成している。
【００４５】
ＴＤＣ回路４３は基準信号源４１により発振された基準クロック信号を直接入力する入力端子ａ（第１の入力端子）と、基準信号源４１により発振されたのち、信号経路４７を通って信号源回路６に入力されてから帰還経路４８を通って帰還してくる基準クロック信号を入力する入力端子ｂ（第２の入力端子）とを有し、入力端子ａに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）と入力端子ｂに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）との時間差を計測する。
また、ＴＤＣ回路４３は上記時間差を示す時間差情報ＤＬＹ＿Ｂを移相器調整回路９に出力する。
なお、ＴＤＣ回路４３は第２の時間差計測回路を構成している。
【００４６】
減算器４４はＴＤＣ回路４２により計測された時間差の半分と、ＴＤＣ回路４３により計測された時間差の半分との差分を算出する。
移相器調整回路９により設定される位相調整量は、移相器調整回路５により設定される位相調整量と比較して、減算器４４により算出される差分に相当する位相量だけ異なっている。
【００４７】
次に動作について説明する。
基準信号源４１から発振された基準クロック信号は、信号源回路２，６の移相器３，７に入力される。
また、基準信号源４１から発振された基準クロック信号は、ＴＤＣ回路４２，４３の入力端子ａに直接入力される。
また、基準信号源４１から発振された基準クロック信号は、信号経路４５を通って信号源回路２に入力されたのち、帰還経路４６を通って基準クロック信号発生器４０に帰還して、ＴＤＣ回路４２の入力端子ｂに入力される。
同様に、基準信号源４１から発振された基準クロック信号は、信号経路４７を通って信号源回路６に入力されたのち、帰還経路４８を通って基準クロック信号発生器４０に帰還して、ＴＤＣ回路４３の入力端子ｂに入力される。
【００４８】
ＴＤＣ回路４２は、入力端子ａに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）と、入力端子ｂに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）との時間差を計測する。
この時間差は、信号経路４５と帰還経路４６で生じる経路遅延時間τａ１であり、信号経路４５と帰還経路４６の経路長が同じであるため、信号経路４５で生じる経路遅延時間τｂ１は、信号経路４５と帰還経路４６で生じる経路遅延時間τａ１の半分である。
ＴＤＣ回路４２は、信号経路４５と帰還経路４６で生じる経路遅延時間τａ１を計測すると、その経路遅延時間τａ１を示す時間差情報ＤＬＹ＿Ａを移相器調整回路５に出力する。
移相器調整回路５は、ＴＤＣ回路４２から時間差情報ＤＬＹ＿Ａを受けると、その時間差情報ＤＬＹ＿Ａが示す経路遅延時間τａ１に対応する位相調整量を移相器３に設定する。
【００４９】
ＴＤＣ回路４３は、入力端子ａに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）と、入力端子ｂに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）との時間差を計測する。
この時間差は、信号経路４７と帰還経路４８で生じる経路遅延時間τａ２であり、信号経路４７と帰還経路４８の経路長が同じであるため、信号経路４７で生じる経路遅延時間τｂ２は、信号経路４７と帰還経路４８で生じる経路遅延時間τａ２の半分である。
ＴＤＣ回路４３は、信号経路４７と帰還経路４８で生じる経路遅延時間τａ２を計測すると、その経路遅延時間τａ２を示す時間差情報ＤＬＹ＿Ｂを移相器調整回路９に出力する。
移相器調整回路９は、ＴＤＣ回路４３から時間差情報ＤＬＹ＿Ｂを受けると、その時間差情報ＤＬＹ＿Ｂが示す経路遅延時間τａ２に対応する位相調整量を移相器７に設定する。
【００５０】
減算器４４は、ＴＤＣ回路４２が経路遅延時間τａ１を計測し、ＴＤＣ回路４３が経路遅延時間τａ２を計測すると、その経路遅延時間τａ１の半分である経路遅延時間τｂ１と、経路遅延時間τａ２の半分である経路遅延時間τｂ２との差分τｃを算出する。
τｃ＝τｂ１−τｂ２                              （３）
上述したように、移相器調整回路５が経路遅延時間τａ１に対応する位相調整量を移相器３に設定し、移相器調整回路９が経路遅延時間τａ２に対応する位相調整量を移相器７に設定しているが、経路遅延時間τａ２に対応する位相調整量は、経路遅延時間τａ１に対応する位相調整量と比較して、減算器４４により算出された差分τｃに相当する位相量だけ異なっている。
【００５１】
即ち、信号経路４５と帰還経路４６の経路長が、信号経路４７と帰還経路４８の経路長より長いために、経路遅延時間τａ１が経路遅延時間τａ２より長い場合、移相器３，７から出力される基準クロック信号の位相を一致させるため、移相器７に設定される位相調整量が移相器３に設定される位相調整量より、差分τｃに相当する位相量だけ大きくなる。
逆に、信号経路４７と帰還経路４８の経路長が、信号経路４５と帰還経路４６の経路長より長いために、経路遅延時間τａ２が経路遅延時間τａ１より長い場合、移相器３，７から出力される基準クロック信号の位相を一致させるため、移相器３に設定される位相調整量が移相器７に設定される位相調整量より、差分τｃに相当する位相量だけ大きくなる。
【００５２】
信号源回路２の移相器３は、移相器調整回路５により設定された位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号を局部発振器４に出力する。
信号源回路２の局部発振器４は、移相器３から位相調整後の基準クロック信号を受けると、その基準クロック信号に同期している信号を発振する。
【００５３】
信号源回路６の移相器７は、移相器調整回路９により設定された位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号を局部発振器８に出力する。
信号源回路６の局部発振器８は、移相器７から位相調整後の基準クロック信号を受けると、その基準クロック信号に同期している信号を発振する。
【００５４】
以上で明らかなように、この実施の形態３によれば、入力端子ａに対する基準クロック信号の入力時間と入力端子ｂに対する基準クロック信号の入力時間との時間差である経路遅延時間τａ１を計測するＴＤＣ回路４２と、入力端子ａに対する基準クロック信号の入力時間と入力端子ｂに対する基準クロック信号の入力時間との時間差である経路遅延時間τａ２を計測するＴＤＣ回路４３とを備え、移相器調整回路５が経路遅延時間τａ１に対応する位相調整量を移相器３に設定し、移相器調整回路９が経路遅延時間τａ２に対応する位相調整量を移相器７に設定するように構成したので、トリガ信号生成回路１１を実装することなく、信号源回路２と信号源回路６間の同期精度を高めることができる効果を奏する。
【００５５】
この実施の形態３では、信号源回路２により発振される信号と信号源回路６により発振される信号との位相を一致させるものを示したが、双方の信号の位相差が所望の値になるように、移相器３，７の位相調整量を設定するようにしてもよい。
【００５６】
この実施の形態３では、信号経路４５と帰還経路４６が異なる経路である例を示したが、信号経路４５の信号源回路２側の端部に信号を反射させる装置を設けることで、信号経路４５が帰還経路４６を兼ねるようにしてもよい。
同様に、信号経路４７と帰還経路４８が異なる経路である例を示したが、信号経路４７の信号源回路６側の端部に信号を反射させる装置を設けることで、信号経路４７が帰還経路４８を兼ねるようにしてもよい。
【００５７】
この実施の形態３では、信号経路４５と帰還経路４６を通る基準クロック信号の周波数が同じである例を示したが、例えば、信号源回路２における信号経路１５と帰還経路１６の接続部（あるいは、信号経路４５又は帰還経路４６の経路上）に周波数変換装置を設けて、信号経路４５を通る基準クロック信号の周波数と帰還経路４６を通る基準クロック信号の周波数とが異なるようにしてもよい。
同様に、信号経路４７と帰還経路４８を通る基準クロック信号の周波数が同じである例を示したが、例えば、信号源回路６における信号経路４７と帰還経路４８の接続部（あるいは、信号経路４７又は帰還経路４８の経路上）に周波数変換装置を設けて、信号経路４７を通る基準クロック信号の周波数と帰還経路４８を通る基準クロック信号の周波数とが異なるようにしてもよい。
【００５８】
この実施の形態３では、ＴＤＣ回路４２，４３が経路遅延時間τａ１，τａ２を計測するものを示したが、信号源回路２，６間で生じる遅延差が、基準クロック信号の周期に対して充分短い場合には、ＴＤＣ回路４２，４３の代わりに位相比較器を用いても、経路遅延時間τａ１，τａ２を計測することができる。
【００５９】
この実施の形態３では、信号源回路の個数が２個である例を示したが、信号源回路の個数がＮ個（Ｎは３以上の自然数）であってもよい。
信号源回路の個数がＮ個の場合（信号源回路２に相当する信号源回路がＮ個ある場合）、ＴＤＣ回路もＮ個実装される（ＴＤＣ回路１２に相当するＴＤＣ回路がＮ個実装される）。
このとき、第ｎ（ｎ＝１，２，・・・，Ｎ）の信号源回路の移相器調整回路は、第ｎのＴＤＣ回路により計測された時間差である経路遅延時間τａｎに対応する位相調整量を移相器に設定することで、基準クロック信号の位相を調整する。
これにより、信号源回路の個数がＮ個である場合でも、２個の場合と同様の効果を得ることができる。
【００６０】
この実施の形態３では、ＴＤＣ回路４２，４３が基準クロック信号の立上りエッジを捕捉することで時間差を計測するものを示したが、基準クロック信号の立下りエッジを捕捉することで時間差を計測するようにしてもよい。
【００６１】
実施の形態４．
図４はこの発明の実施の形態４による信号源同期回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
信号源回路５１は移相器５２、局部発振器５３、移相器調整回路５４、出力バッファ５５及びＴＤＣ回路６６から構成されており、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号に同期している信号を発振する。なお、信号源回路５１は第１の信号源回路を構成している。
信号源回路５１の移相器５２は移相器調整回路５４により設定される位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整する。
局部発振器５３は移相器５２により位相が調整された基準クロック信号に同期している信号を発振する。
移相器調整回路５４はＴＤＣ回路６６から出力される時間差情報ＤＬＹ＿Ａが示す時間差に応じた位相調整量を移相器５２に設定する。
出力バッファ５５は基準信号源１により発振された基準クロック信号を経路遅延時間τD1（第１の遅延時間）だけ保持してから出力する。
【００６２】
信号源回路６１は移相器６２、局部発振器６３、移相器調整回路６４、入力バッファ６５及びＴＤＣ回路６７から構成されており、信号源回路５１から出力された基準クロック信号を経路遅延時間τD3（第２の遅延時間）だけ入力バッファ６５で保持してから、その基準クロック信号の位相を調整し、位相調整後の基準クロック信号に同期している信号を発振する。なお、信号源回路６１は第２の信号源回路を構成している。
信号源回路６１の移相器６２は移相器調整回路６４により設定される位相調整量だけ、入力バッファ６５から出力された基準クロック信号の位相を調整する。
局部発振器６３は移相器６２により位相が調整された基準クロック信号に同期している信号を発振する。
移相器調整回路６４はＴＤＣ回路６７から出力される時間差情報ＤＬＹ＿Ｂが示す時間差に応じた位相調整量を移相器６２に設定する。
入力バッファ６５は信号源回路５１から出力された基準クロック信号を経路遅延時間τD3だけ保持してから出力する。
【００６３】
ＴＤＣ回路６６は信号源回路５１に実装されており、基準信号源１により発振された基準クロック信号を直接入力する入力端子ａ（第１の入力端子）と、基準信号源１により発振されて信号源回路５１に入力されたのち、信号源回路６１経由で帰還してくる基準クロック信号を入力する入力端子ｂ（第２の入力端子）とを有し、入力端子ａに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）と入力端子ｂに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）との時間差を計測する。
また、ＴＤＣ回路６６は上記時間差を示す時間差情報ＤＬＹ＿Ａを移相器調整回路５４に出力する。
なお、ＴＤＣ回路６６は第１の時間差計測回路を構成している。
【００６４】
ＴＤＣ回路６７は信号源回路６１に実装されており、基準信号源１により発振されたのち、出力バッファ５５で経路遅延時間τD1だけ保持されることなく信号源回路５１経由で伝送されてくる基準クロック信号を入力する入力端子ａ（第１の入力端子）と、基準信号源１により発振されたのち、出力バッファ５５及び入力バッファ６５で経路遅延時間τD1，τD3だけ保持されてから伝送されてくる基準クロック信号を入力する入力端子ｂ（第２の入力端子）とを有し、入力端子ａに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）と入力端子ｂに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）との時間差を計測する。
また、ＴＤＣ回路６７は上記時間差を示す時間差情報ＤＬＹ＿Ｂを移相器調整回路６４に出力する。
なお、ＴＤＣ回路６７は第２の時間差計測回路を構成している。
【００６５】
次に動作について説明する。
基準信号源１から発振された基準クロック信号は、信号源回路５１の移相器５２、ＴＤＣ回路６６の入力端子ａ及び出力バッファ５５に入力される。
また、基準信号源１から発振された基準クロック信号は、帰還補正経路７０を通ってＴＤＣ回路６７の入力端子ａに入力される。
また、基準信号源１から発振された基準クロック信号は、出力バッファ５５で経路遅延時間τD1だけ保持されたのち、信号経路６８を通って入力バッファ６５に入力され、入力バッファ６５で経路遅延時間τD3だけ保持されたのち、ＴＤＣ回路６７の入力端子ｂ及び移相器６２に入力される。
また、入力バッファ６５で経路遅延時間τD3だけ保持された基準クロック信号は、帰還回路６９を通って信号源回路５１に帰還して、ＴＤＣ回路６６の入力端子ｂに入力される。
【００６６】
ＴＤＣ回路６６は、入力端子ａに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）と、入力端子ｂに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）との時間差を計測し、その時間差を示す時間差情報ＤＬＹ＿Ａを移相器調整回路５４に出力する。
入力端子ｂに入力される基準クロック信号は、出力バッファ５５で保持される経路遅延時間τD1と、信号経路６８で生じる経路遅延時間τD2と、入力バッファ６５で保持される経路遅延時間τD3と、帰還経路６９で生じる経路遅延時間τEとを含んでいる。
このため、移相器調整回路５４に出力される時間差情報ＤＬＹ＿Ａは、下記の式（４）のようになる。
ＤＬＹ＿Ａ＝（τD1＋τD2＋τD3＋τE）−０
＝τD1＋τD2＋τD3＋τE                        （４）
【００６７】
ＴＤＣ回路６７は、入力端子ａに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）と、入力端子ｂに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）との時間差を計測し、その時間差を示す時間差情報ＤＬＹ＿Ｂを移相器調整回路６４に出力する。
入力端子ａに入力される基準クロック信号は、帰還補正経路７０で生じる経路遅延時間τEを含んでいる。
一方、入力端子ｂに入力される基準クロック信号は、出力バッファ５５で保持される経路遅延時間τD1と、信号経路６８で生じる経路遅延時間τD2と、入力バッファ６５で保持される経路遅延時間τD3とを含んでいる。
このため、移相器調整回路６４に出力される時間差情報ＤＬＹ＿Ｂは、下記の式（５）のようになる。
ＤＬＹ＿Ｂ＝（τD1＋τD2＋τD3）−τE
＝τD1＋τD2＋τD3−τE                        （５）
【００６８】
式（４）及び式（５）より、出力バッファ５５で保持される経路遅延時間τD1と、信号経路６８で生じる経路遅延時間τD2と、入力バッファ６５で保持される経路遅延時間τD3との合計τDは、下記の式（６）のようになる。
τD＝τD1＋τD2＋τD3
＝（ＤＬＹ＿Ａ＋ＤＬＹ＿Ｂ）／２                      （６）
したがって、信号源回路５１により発振される信号と信号源回路６１により発振される信号との位相を比較すると、合計の経路遅延時間τDに相当する位相だけずれていることになる。
【００６９】
信号源回路５１の移相器調整回路５４は、ＴＤＣ回路６６から時間差情報ＤＬＹ＿Ａを受けると、その時間差情報ＤＬＹ＿Ａが示す経路遅延時間に対応する位相調整量を移相器５２に設定する。
信号源回路５１の移相器５２は、移相器調整回路５１により設定された位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号を局部発振器５３に出力する。
信号源回路５１の局部発振器５３は、移相器５２から位相調整後の基準クロック信号を受けると、その基準クロック信号に同期している信号を発振する。
【００７０】
信号源回路６１の移相器調整回路６４は、ＴＤＣ回路６７から時間差情報ＤＬＹ＿Ｂを受けると、その時間差情報ＤＬＹ＿Ｂが示す経路遅延時間に対応する位相調整量を移相器６２に設定する。
信号源回路６１の移相器６２は、移相器調整回路６１により設定された位相調整量だけ、信号源回路５１から出力された基準クロック信号の位相を調整し、位相調整後の基準クロック信号を局部発振器６３に出力する。
信号源回路６１の局部発振器６３は、移相器６２から位相調整後の基準クロック信号を受けると、その基準クロック信号に同期している信号を発振する。
【００７１】
これにより、信号源回路５１の移相器５２よりも、信号源回路６１の移相器６２の方が、経路遅延時間τDに相当する分だけ基準クロック信号の位相を進めることになるため、信号源回路５１により発振される信号と信号源回路６１により発振される信号との位相を一致させることができる。
【００７２】
以上で明らかなように、この実施の形態４によれば、基準信号源１により発振された基準クロック信号を直接入力する入力端子ａと、基準信号源１により発振されて信号源回路５１に入力されたのち、信号源回路６１経由で帰還してくる基準クロック信号を入力する入力端子ｂとを有し、入力端子ａに対する基準クロック信号の入力時間と入力端子ｂに対する基準クロック信号の入力時間との時間差を計測して、その時間差を示す時間差情報ＤＬＹ＿Ａを移相器調整回路５４に出力するＴＤＣ回路６６と、基準信号源１により発振されたのち、出力バッファ５５で経路遅延時間τD1だけ保持されることなく信号源回路５１経由で伝送されてくる基準クロック信号を入力する入力端子ａと、基準信号源１により発振されたのち、出力バッファ５５及び入力バッファ６５で経路遅延時間τD1，τD3だけ保持されてから伝送されてくる基準クロック信号を入力する入力端子ｂとを有し、入力端子ａに対する基準クロック信号の入力時間と入力端子ｂに対する基準クロック信号の入力時間との時間差を計測して、その時間差を示す時間差情報ＤＬＹ＿Ｂを移相器調整回路６４に出力するＴＤＣ回路６７とを備えるように構成したので、基準クロック信号を遅延する出力バッファ５５や入力バッファ６５が実装されている場合でも、信号源回路５１と信号源回路６１間の同期精度を高めることができる効果を奏する。
【００７３】
この実施の形態４では、信号源回路５１により発振される信号と信号源回路６１により発振される信号との位相を一致させるものを示したが、双方の信号の位相差が所望の値になるように、移相器５２，６２の位相調整量を設定するようにしてもよい。
【００７４】
この実施の形態４では、信号経路６８と帰還経路６９と帰還補正経路７０を通る基準クロック信号の周波数が同じである例を示したが、信号源回路５１，６１に周波数変換装置を設けて、信号経路６８と帰還経路６９と帰還補正経路７０を通る基準クロック信号の周波数が異なるようにしてもよい。
【００７５】
この実施の形態４では、ＴＤＣ回路６６，６７が時間差を計測するものを示したが、信号源回路５１，６１間で生じる遅延差が、基準クロック信号の周期に対して充分短い場合には、ＴＤＣ回路６６，６７の代わりに位相比較器を用いても、時間差を計測することができる。
【００７６】
この実施の形態４では、信号源回路の個数が２個である例を示したが、信号源回路の個数がＮ個（Ｎは３以上の自然数）であってもよい。
信号源回路の個数がＮ個の場合（信号源回路５１に相当する信号源回路がＮ個ある場合）、ＴＤＣ回路もＮ個実装される（ＴＤＣ回路６６に相当するＴＤＣ回路がＮ個実装される）。
このとき、第ｎ（ｎ＝１，２，・・・，Ｎ）の信号源回路の移相器調整回路は、第ｎのＴＤＣ回路により計測された時間差に対応する位相調整量を移相器に設定することで、基準クロック信号の位相を調整する。
これにより、信号源回路の個数がＮ個である場合でも、２個の場合と同様の効果を得ることができる。
【００７７】
この実施の形態４では、ＴＤＣ回路６６，６７が基準クロック信号の立上りエッジを捕捉することで時間差を計測するものを示したが、基準クロック信号の立下りエッジを捕捉することで時間差を計測するようにしてもよい。
【００７８】
この実施の形態４では、ＴＤＣ回路６６，６７が基準クロック信号の立上りエッジを捕捉することで時間差を計測するものを示したが、図５に示すように、トリガ信号生成回路１１から出力されたトリガ信号を捕捉することで時間差を計測するようにしてもよい。
この場合、信号源回路６１の移相器６２には、基準信号源１により発振された基準クロック信号が直接入力される。
【００７９】
実施の形態５．
上記実施の形態４では、帰還経路６９と帰還補正経路７０が異なる経路である例を示したが、帰還経路６９と帰還補正経路７０で生じる経路遅延時間に差がある場合、同期の精度が劣化する。
そこで、この実施の形態５では、帰還経路６９と帰還補正経路７０を共通化して、経路遅延時間を同じにしている信号源同期回路を開示する。
【００８０】
図６はこの発明の実施の形態５による信号源同期回路を示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。
信号源回路８１は移相器５２、局部発振器５３、移相器調整回路５４、出力バッファ５５、ＴＤＣ回路６６及び経路切替スイッチ９１から構成されており、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号に同期している信号を発振する。なお、信号源回路８１は第１の信号源回路を構成している。
経路切替スイッチ９１は端子ａ（第１の端子）がＴＤＣ回路６６の入力端子ａと接続され、端子ｂ（第２の端子）がＴＤＣ回路６６の入力端子ｂと接続され、端子ｃ（第３の端子）が経路切替スイッチ９２の入力端子ｃと接続されている。
なお、経路切替スイッチ９１は第１の経路切替回路を構成している。
【００８１】
信号源回路８２は移相器６２、局部発振器６３、移相器調整回路６４、入力バッファ６５、ＴＤＣ回路６７及び経路切替スイッチ９２から構成されており、信号源回路８１から出力された基準クロック信号を経路遅延時間τD3だけ入力バッファ６５で保持してから、その基準クロック信号の位相を調整し、位相調整後の基準クロック信号に同期している信号を発振する。なお、信号源回路８２は第２の信号源回路を構成している。
経路切替スイッチ９２は端子ａ（第１の端子）がＴＤＣ回路６７の入力端子ｂと接続され、端子ｂ（第２の端子）がＴＤＣ回路６７の入力端子ａと接続され、端子ｃ（第３の端子）が経路切替スイッチ９１の端子ｃと接続されている。
なお、経路切替スイッチ９２は第２の経路切替回路を構成している。
【００８２】
経路切替スイッチ９１，９２の経路切替タイミングであるが、経路切替スイッチ９１の端子ａと端子ｃが接続されるタイミングでは、経路切替スイッチ９２の端子ｂと端子ｃが接続され、経路切替スイッチ９１の端子ｂと端子ｃが接続されるタイミングでは、経路切替スイッチ９２の端子ａと端子ｃが接続される。
【００８３】
次に動作について説明する。
まず、経路切替スイッチ９１の端子ｂと端子ｃが接続され、経路切替スイッチ９２の端子ａと端子ｃが接続される。
このとき、基準信号源１から発振された基準クロック信号は、信号源回路８１の移相器５２、ＴＤＣ回路６６の入力端子ａ及び出力バッファ５５に入力される。
また、基準信号源１から発振された基準クロック信号は、出力バッファ５５で経路遅延時間τD1だけ保持されたのち、信号経路６８を通って入力バッファ６５に入力され、入力バッファ６５で経路遅延時間τD3だけ保持されたのち、帰還経路９３を通ってＴＤＣ回路６６の入力端子ｂに入力される。
【００８４】
ＴＤＣ回路６６は、入力端子ａに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）と、入力端子ｂに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）との時間差を計測し、その時間差を示す時間差情報ＤＬＹ＿Ａを移相器調整回路５４に出力する。
入力端子ｂに入力される基準クロック信号は、出力バッファ５５で保持される経路遅延時間τD1と、信号経路６８で生じる経路遅延時間τD2と、入力バッファ６５で保持される経路遅延時間τD3と、帰還経路９３で生じる経路遅延時間τEとを含んでいる。
このため、移相器調整回路５４に出力される時間差情報ＤＬＹ＿Ａは、下記の式（７）のようになる。
ＤＬＹ＿Ａ＝（τD1＋τD2＋τD3＋τE）−０
＝τD1＋τD2＋τD3＋τE                      （７）
【００８５】
次に、経路切替スイッチ９１の端子ａと端子ｃが接続され、経路切替スイッチ９２の端子ｂと端子ｃが接続される。
このとき、基準信号源１から発振された基準クロック信号は、信号源回路８１の出力バッファ５５及び経路切替スイッチ９１の端子ａに入力される。
また、基準信号源１から発振された基準クロック信号は、帰還経路９３を通ってＴＤＣ回路６７の入力端子ａに入力される。
また、基準信号源１から発振された基準クロック信号は、出力バッファ５５で経路遅延時間τD1だけ保持されたのち、信号経路６８を通って入力バッファ６５に入力され、入力バッファ６５で経路遅延時間τD3だけ保持されたのち、ＴＤＣ回路６７の入力端子ｂ及び移相器６２に入力される。
【００８６】
ＴＤＣ回路６７は、入力端子ａに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）と、入力端子ｂに対する基準クロック信号の入力時間（基準クロック信号の立上りエッジが入力される時間）との時間差を計測し、その時間差を示す時間差情報ＤＬＹ＿Ｂを移相器調整回路６４に出力する。
入力端子ａに入力される基準クロック信号は、帰還経路９３で生じる経路遅延時間τEを含んでいる。
一方、入力端子ｂに入力される基準クロック信号は、出力バッファ５５で保持される経路遅延時間τD1と、信号経路６８で生じる経路遅延時間τD2と、入力バッファ６５で保持される経路遅延時間τD3とを含んでいる。
このため、移相器調整回路６４に出力される時間差情報ＤＬＹ＿Ｂは、下記の式（８）のようになる。
ＤＬＹ＿Ｂ＝（τD1＋τD2＋τD3）−τE
＝τD1＋τD2＋τD3−τE                      （８）
【００８７】
式（７）及び式（８）より、出力バッファ５５で保持される経路遅延時間τD1と、信号経路６８で生じる経路遅延時間τD2と、入力バッファ６５で保持される経路遅延時間τD3との合計τDは、下記の式（９）のようになる。
τD＝τD1＋τD2＋τD3
＝（ＤＬＹ＿Ａ＋ＤＬＹ＿Ｂ）／２                      （９）
したがって、信号源回路８１により発振される信号と信号源回路８２により発振される信号との位相を比較すると、合計の経路遅延時間τDに相当する位相だけずれていることになる。
【００８８】
信号源回路８１の移相器調整回路５４は、ＴＤＣ回路６６から時間差情報ＤＬＹ＿Ａを受けると、その時間差情報ＤＬＹ＿Ａが示す経路遅延時間に対応する位相調整量を移相器５２に設定する。
信号源回路８１の移相器５２は、移相器調整回路５４により設定された位相調整量だけ、基準信号源１により発振された基準クロック信号の位相を調整し、位相調整後の基準クロック信号を局部発振器５３に出力する。
信号源回路８１の局部発振器５３は、移相器５２から位相調整後の基準クロック信号を受けると、その基準クロック信号に同期している信号を発振する。
【００８９】
信号源回路８２の移相器調整回路６４は、ＴＤＣ回路６７から時間差情報ＤＬＹ＿Ｂを受けると、その時間差情報ＤＬＹ＿Ｂが示す経路遅延時間に対応する位相調整量を移相器６２に設定する。
信号源回路８２の移相器６２は、移相器調整回路６４により設定された位相調整量だけ、信号源回路８１から出力された基準クロック信号の位相を調整し、位相調整後の基準クロック信号を局部発振器６３に出力する。
信号源回路８２の局部発振器６３は、移相器６２から位相調整後の基準クロック信号を受けると、その基準クロック信号に同期している信号を発振する。
【００９０】
これにより、信号源回路８１の移相器５２よりも、信号源回路８２の移相器６２の方が、経路遅延時間τDに相当する分だけ基準クロック信号の位相を進めることになるため、信号源回路８１により発振される信号と信号源回路８２により発振される信号との位相を一致させることができる。
【００９１】
以上で明らかなように、この実施の形態５によれば、端子ａがＴＤＣ回路６６の入力端子ａと接続され、端子ｂがＴＤＣ回路６６の入力端子ｂと接続されている経路切替スイッチ９１が信号源回路８１に実装され、端子ａがＴＤＣ回路６７の入力端子ｂと接続され、端子ｂがＴＤＣ回路６７の入力端子ａと接続され、端子ｃが経路切替スイッチ９１の端子ｃと接続されている経路切替スイッチ９２が信号源回路８２に実装され、経路切替スイッチ９１の端子ａと端子ｃが接続されるタイミングでは、経路切替スイッチ９２の端子ｂと端子ｃが接続され、経路切替スイッチ９１の端子ｂと端子ｃが接続されるタイミングでは、経路切替スイッチ９２の端子ａと端子ｃが接続されることで、図４の帰還経路６９と帰還補正経路７０を共通化しているので、帰還経路６９と帰還補正経路７０で生じる経路遅延時間に差がある場合でも、高精度な同期を図ることができる効果を奏する。
【００９２】
この実施の形態５では、信号源回路８１により発振される信号と信号源回路８２により発振される信号との位相を一致させるものを示したが、双方の信号の位相差が所望の値になるように、移相器５２，６２の位相調整量を設定するようにしてもよい。
【００９３】
この実施の形態５では、信号経路６８と帰還経路９３を通る基準クロック信号の周波数が同じである例を示したが、信号源回路８１，８２に周波数変換装置を設けて、信号経路６８と帰還経路９３を通る基準クロック信号の周波数が異なるようにしてもよい。
【００９４】
この実施の形態５では、ＴＤＣ回路６６，６７が時間差を計測するものを示したが、信号源回路８１，８２間で生じる遅延差が、基準クロック信号の周期に対して充分短い場合には、ＴＤＣ回路６６，６７の代わりに位相比較器を用いても、時間差を計測することができる。
【００９５】
この実施の形態５では、信号源回路の個数が２個である例を示したが、信号源回路の個数がＮ個（Ｎは３以上の自然数）であってもよい。
信号源回路の個数がＮ個の場合（信号源回路８１に相当する信号源回路がＮ個ある場合）、ＴＤＣ回路もＮ個実装される（ＴＤＣ回路６６に相当するＴＤＣ回路がＮ個実装される）。
このとき、第ｎ（ｎ＝１，２，・・・，Ｎ）の信号源回路の移相器調整回路は、第ｎのＴＤＣ回路により計測された時間差に対応する位相調整量を移相器に設定することで、基準クロック信号の位相を調整する。
これにより、信号源回路の個数がＮ個である場合でも、２個の場合と同様の効果を得ることができる。
【００９６】
この実施の形態５では、ＴＤＣ回路６６，６７が基準クロック信号の立上りエッジを捕捉することで時間差を計測するものを示したが、基準クロック信号の立下りエッジを捕捉することで時間差を計測するようにしてもよい。
【００９７】
この実施の形態５では、ＴＤＣ回路６６，６７が基準クロック信号の立上りエッジを捕捉することで時間差を計測するものを示したが、図７に示すように、トリガ信号生成回路１１から出力されたトリガ信号を捕捉することで時間差を計測するようにしてもよい。
この場合、信号源回路８２の移相器６２には、基準信号源１により発振された基準クロック信号が直接入力される。
【００９８】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００９９】
１  基準信号源、２  信号源回路（第１の信号源回路）、３  移相器、４  局部発振器、５  移相器調整回路、６  信号源回路（第２の信号源回路）、７  移相器、８  局部発振器、９  移相器調整回路、１０  トリガ発生器、１１  トリガ信号生成回路、１２  ＴＤＣ回路（第１の時間差計測回路）、１３  ＴＤＣ回路（第２の時間差計測回路）、１４  減算器、１５，１７  信号経路、１６，１８  帰還経路、２１  信号源回路（第１の信号源回路）、２２  移相器、２３  局部発振器、２４  移相器調整回路、２５  信号源回路（第２の信号源回路）、２６  移相器、２７  局部発振器、２８  移相器調整回路、３０  ＴＤＣ回路（時間差計測回路）、３１  信号経路、３２  帰還経路、４０  基準クロック信号発生器、４１  基準信号源、４２  ＴＤＣ回路（第１の時間差計測回路）、４３  ＴＤＣ回路（第２の時間差計測回路）、４４  減算器、４５，４７  信号経路、４６，４８  帰還経路、５１  信号源回路（第１の信号源回路）、５２  移相器、５３  局部発振器、５４  移相器調整回路、５５  出力バッファ（第１のバッファ回路）、６１  信号源回路（第２の信号源回路）、６２  移相器、６３  局部発振器、６４  移相器調整回路、６５  入力バッファ（第２のバッファ回路）、６６  ＴＤＣ回路（第１の時間差計測回路）、６７  ＴＤＣ回路（第２の時間差計測回路）、６８  信号経路、６９  帰還回路、７０  帰還補正経路、８１  信号源回路（第１の信号源回路）、８２  信号源回路（第２の信号源回路）、９１  経路切替スイッチ（第１の経路切替回路）、９２  経路切替スイッチ（第２の経路切替回路）、９３  帰還経路。
【図１】
0005800752.tif 000002
【図２】
0005800752.tif 000003
【図３】
0005800752.tif 000004
【図４】
0005800752.tif 000005
【図５】
0005800752.tif 000006
【図６】
0005800752.tif 000007
【図７】
0005800752.tif 000008