(57)【特許請求の範囲】
【請求項１】
第１素子に接続する第１接続ラインと、
第２素子に接続する第２接続ラインと、
前記第１接続ラインと前記第２接続ラインとの接続点をグランドへ接続する接地ラインと、を備えた回路モジュールであって、
前記第１接続ラインには、第１インダクタが直列接続され、
前記第２接続ラインには、第２インダクタが直列接続され、
前記第１インダクタと前記第２インダクタとは、前記接地ラインの寄生インダクタと同じインダクタンスであり正負逆の値となる相互誘導が生じるように配置されている、回路モジュール。
【請求項２】
第１素子に接続する第１接続ラインと、
第２素子に接続する第２接続ラインと、
前記第１接続ラインと前記第２接続ラインとの接続点をグランドへ接続する接地ラインと、
前記接地ラインに直列接続されたコンデンサと、を備えた回路モジュールであって、
前記第１接続ラインには、第１インダクタが直列接続され、
前記第２接続ラインには、第２インダクタが直列接続され、
前記第１インダクタと前記第２インダクタとは、前記接地ラインの寄生インダクタと前記コンデンサの寄生インダクタとの合成インダクタに対して同じインダクタンスであり正負逆の値となる相互誘導が生じるように配置されている、回路モジュール。
【請求項３】
前記接地ラインの前記コンデンサと前記接続点との間には、外部の直流電源に接続する電源接続用ラインが接続されている、請求項２に記載の回路モジュール。
【請求項４】
前記第１インダクタと前記第２インダクタは、巻回方向が逆である、請求項１乃至請求項３のいずれかに記載の回路モジュール。
【請求項５】
前記第１素子と前記第２素子は、回路モジュールで伝送する高周波信号の伝送経路に対して直列接続された複数の増幅素子である、請求項１乃至請求項４のいずれかに記載の回路モジュール。
【請求項６】
前記第１インダクタおよび前記第２インダクタは、誘電体層を複数枚積層してなる積層体に形成したループ形状の電極パターンからなり、
前記第１インダクタを形成するループ形状の電極パターンと、前記第２インダクタを形成するループ形状の電極パターンとは、積層方向に沿って部分的に対向している、請求項１乃至請求項５のいずれかに記載の回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＣ並列共振回路を備えた高周波用の回路モジュールに関する。
【背景技術】
【０００２】
現在、携帯電話機や無線ＬＡＮ端末に用いるフロントエンドモジュールが各種考案されている。このようなフロントエンドモジュールでは、共通アンテナを用いて複数の通信信号を送受信するためのスイッチ素子や、送信信号を増幅するためのパワーアンプが備えられている。そして、これらのスイッチ素子やパワーアンプを動作させるためには、電源供給を行わなければならない。
【０００３】
ここで、このようなフロントエンドモジュールは、小型化が要求されていることから、電源供給ラインを共通化することがある。例えば、特許文献１に記載のフロントエンドモジュールでは、第１送信信号用のパワーアンプの電源供給ラインと第２送信信号用のパワーアンプの電源供給ラインとが共通化されている。
【０００４】
このような共通化を行った場合、共通化された電源供給ラインに接続される素子間でのアイソレーションを高くしなければ、共通化された電源供給ラインを介して、素子間で高周波信号が伝搬しまうという問題がある。
【０００５】
このため、従来では、図６に示すように、電源供給ライン２０１，２０２の接続点２１１とグランドとを接続する接地ライン１１０にバイパスコンデンサ３００を直列接続していた。図６は従来の回路モジュールの電源供給ラインの接地構成を示す回路図である。図６に示すように、適宜設定されたキャパシタンスＣＢからなるバイパスコンデンサ３００は、電源供給ライン２０１，２０２の接続点２１１とグランドとを接続する接地ライン１１０に直列接続されている。この際、バイパスコンデンサ３００は、接地ライン１１０の電源接続用ライン１０１との接続点よりもグランド側に接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−３５９４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、例えば誘電体層と電極層を積層してなる積層体によって、上述の図６に示すバイパスコンデンサ３００を用いた接地構成を実現する場合、接地ライン１１０を形成する電極パターンによる寄生インダクタと、積層体に実装するバイパスコンデンサ３００の寄生インダクタが特性に与える影響を考慮する必要がある。
【０００８】
図７は、寄生インダクタの影響を加味した状態での従来の電源供給ラインの接地構成を示す等価回路図である。図７に示すように、現実的には、接続点２１１とグランドとの間に、接地ライン１１０の寄生インダクタ４０１と、バイパスコンデンサ３００の寄生インダクタ３０１と、バイパスコンデンサ３００と、が直列接続された構成となる。
【０００９】
このような構成では、接続点２１１が理想的な接地状態にならない。図８は、従来構成の電源供給ライン２０１，２０２間、より具体的には電源供給ライン２０１の接続点２１１と反対側の端部と、電源供給ライン２０２の接続点２１１と反対側の端部との間の通過特性図である。図８に示すように、従来の接地構成では、特定の狭い周波数帯域のみでしか十分な減衰量が得られず、広帯域で高いアイソレーションを確保することができない。
【００１０】
このため、電源供給ライン２０１，２０２を介して、電源供給ライン２０１により電源を供給される第１の素子を通過すべき高周波信号が、電源供給ライン２０２により電源を供給される第２の素子に伝搬したり、また逆に、第２の素子を通過すべき高周波信号が第１の素子に伝搬したりする。このため、これら電源供給ライン２０１，２０２によって共通に電源供給される素子の動作に不具合が生じてしまう。
【００１１】
また、電源供給ラインに限らず、複数の素子を共通の接地ラインで接地する場合にも、接地ラインを介して高周波信号が伝搬してしまうことがある。
【００１２】
このような問題に鑑みて、本発明の目的は、共通化された接地ラインによって接地される素子間や、共通化された電源供給ラインによって電源供給を受ける素子間において、取り扱う高周波信号の周波数帯域を含む広い周波数帯域で高いアイソレーションを確保する構成を提供することにある。
【課題を解決するための手段】
【００１３】
この発明の回路モジュールは、第１素子に接続する第１接続ラインと、第２素子に接続する第２接続ラインと、第１接続ラインと第２接続ラインとの接続点をグランドへ接続する接地ラインと、を備える。この回路モジュールの第１接続ラインには、第１インダクタが直列接続されている。第２接続ラインには、第２インダクタが直列接続されている。第１インダクタと第２インダクタとは、接地ラインの寄生インダクタに対して同じインダクタンスであり正負逆の値となる相互誘導が生じるように配置されている。
【００１４】
この構成では、相互インダクタンスと寄生インダクタンスとが相殺されるので、第１接続ラインと第２接続ラインとの接続点は、理想的な接地状態となる。これにより、第１、第２接続ラインを介した第１素子と第２素子との間のアイソレーションが、広い周波数帯域で確保される。
【００１５】
また、この発明の回路モジュールは、第１素子に接続する第１接続ラインと、第２素子に接続する第２接続ラインと、第１接続ラインと第２接続ラインとの接続点をグランドへ接続する接地ラインと、接地ラインに直列接続されたコンデンサと、を備える。第１接続ラインには、第１インダクタが直列接続されている。第２接続ラインには、第２インダクタが直列接続されている。第１インダクタと第２インダクタとは、接地ラインの寄生インダクタとコンデンサの寄生インダクタとの合成インダクタに対して同じインダクタンスであり正負逆の値となる相互誘導が生じるように配置されている。
【００１６】
この構成では、各寄生インダクタの合成インダクタと相互インダクタとが相殺されるので、第１接続ラインと第２接続ラインとの接続点は、バイパスコンデンサを介した理想的な接地状態となる。これにより、第１、第２接続ラインを介した第１素子と第２素子との間のアイソレーションが、広い周波数帯域で確保される。
【００１７】
また、この発明の回路モジュールでは、次の構成であってもよい。接地ラインのコンデンサと接続点との間に、外部の直流電源に接続する電源接続用ラインが接続されている。
【００１８】
この構成では、直流電源からの電源供給を受ける回路モジュールにおいて、部分的に共通化された電源供給ラインを用いても、第１素子と第２素子との間のアイソレーションが、広い周波数帯域で確保される。
【００１９】
また、この発明の回路モジュールの第１インダクタと第２インダクタは、巻回方向が逆であることが好ましい。
【００２０】
この構成では、上述の相互誘導を生じる具体的な構造を容易に実現することができる。
【００２１】
また、この発明の回路モジュールでは、次の構成に好適である。第１素子と第２素子は、回路モジュールで伝送する高周波信号の伝送経路に対して直列接続された複数の増幅素子である。
【００２２】
この構成では、第１素子、第２素子が増幅素子の場合、例えば、第１素子、第２素子が高周波信号用のパワーアンプ内の前段増幅器と後段増幅器に適用されるような場合を示している。このような構成により、増幅素子間の不要な高周波信号の伝搬が抑制され、それぞれの増幅素子が適正に動作する。
【００２３】
また、この発明の回路モジュールの第１インダクタおよび第２インダクタは、誘電体層を複数枚積層してなる積層体に形成したループ形状の電極パターンからなり、第１インダクタを形成するループ形状の電極パターンと第２インダクタを形成するループ形状の電極パターンとは、積層方向に沿って部分的に対向している構成であるとよい。
【００２４】
この構成では、上述の相互誘導を発生する構造を積層体内で実現でき、回路モジュールを小型化することができる。
【発明の効果】
【００２５】
この発明によれば、共通化された接地ラインによって接地される素子間や、電源供給ラインが共通化された素子間において、取り扱う高周波信号の周波数帯域を含む広い周波数帯域で高いアイソレーションを確保することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態に係る回路モジュール１０の電源供給ラインの接地構成を回路図である。
【図２】相互インダクタおよび各寄生インダクタを加味した状態での本実施形態の回路モジュール１０の電源供給ラインの接地構成を示す等価回路図である。
【図３】本実施形態の構成及び従来構成の電源供給ライン２０１，２０２間の通過特性図である。
【図４】本実施形態の回路モジュール１０を用いた増幅回路モジュール９０の構成図である。
【図５】本実施形態の回路モジュール１０を用いた増幅回路モジュール９０の積層図である。
【図６】従来の回路モジュールの電源供給ラインの接地構成を示す回路図である。
【図７】寄生インダクタを加味した状態での従来の電源供給ラインの接地構成を示す等価回路図である。
【図８】従来構成の電源供給ライン２０１，２０２間の通過特性図である。
【発明を実施するための形態】
【００２７】
本発明の実施形態に係る回路モジュールについて、図を参照して説明する。図１は本発明の実施形態に係る回路モジュール１０の電源供給ラインの接地構成を回路図である。
【００２８】
本実施形態の回路モジュール１０は、詳細な形状および電極パターンは後述するが、複数の誘電体層を積層してなる積層体によって形成され、以下の各ラインは、積層体の内部電極パターンによって形成されている。
【００２９】
回路モジュール１０は、第１電源供給ライン２０１、第２電源供給ライン２０２を備える。第１電源供給ライン２０１は、一方端が図示しない第１素子の電源入力端子に接続している。第２電源供給ライン２０２は、一方端が図示しない第２素子の電源入力端子に接続している。第１電源供給ライン２０１と第２電源供給ライン２０２とは、両者の他方端同士が接続されている。この接続位置が接続点２１１となる。
【００３０】
接続点２１１は、接地ライン１１０を介してグランドに接続されている。接地ライン１１０の途中位置には、バイパスコンデンサ３００が直列接続されている。
【００３１】
接地ライン１１０における接続点２１１とバイパスコンデンサ３００との途中位置には、電源接続用ライン１０１が接続されている。この接地ライン１１０と電源接続用ライン１０１との接続位置が接続点１１１となる。電源接続用ライン１０１の接続点１１１と反対側の端部は、外部の直流電源に接続されている。
【００３２】
このような構成において、第１電源供給ライン２０１と第２電源供給ライン２０２とは、部分的に巻回形状もしくはループ形状に形成されている。ループ形状とは、切り欠きを有する環状のことを意味する。第１電源供給ライン２０１と、第２電源供給ライン２０２とは、巻回方向が逆になるように形成されている。なお、ループ形状の場合には、第１電源供給ライン２０１と第２電源供給ライン２０２との接続点を始点として、電極パターンの湾曲する方向が逆になるように、第１電源供給ライン２０１と第２電源供給ライン２０２は形成されている。
【００３３】
さらに、第１電源供給ライン２０１の巻回部（ループ部）と、第２電源供給ライン２０２の巻回部（ループ部）とは、相互に電磁界結合するように形成されている。
【００３４】
この構成により、第１電源供給ライン２０１には所定のインダクタンスＬ１からなるインダクタ５０１が接続され、第２電源供給ライン２０２には所定のインダクタンスＬ２からなるインダクタ５０２が接続された構成が実現される。
【００３５】
また、これらインダクタ５０１とインダクタ５０２とに高周波信号が流れると、相互誘導が生じ、相互インダクタンスＭが生じる。
【００３６】
以上のような構成からなる図１に示す回路モジュール１０は、図２に示す等価回路で示すことができる。図２は、相互インダクタおよび各寄生インダクタを加味した状態での本実施形態の回路モジュール１０の電源供給ラインの接地構成を示す等価回路図である。
【００３７】
図２に示すように、本実施形態の構成では、高周波信号が第１電源供給ライン２０１および第２電源供給ライン２０２を介して流れたとした場合に次のような回路構成とみなすことができる。
【００３８】
第１電源供給ライン２０１の第１素子への接続点と接続点２１１との間には、インダクタンスＬ１からなるインダクタ５０１と、相互インダクタンスＭからなるインダクタ５１１との直列回路が接続される。第２電源供給ライン２０２の第２素子への接続点と接続点２１１との間には、インダクタンスＬ２からなるインダクタ５０２と、相互インダクタンスＭからなるインダクタ５１２との直列回路が接続される。
【００３９】
接地ライン１１０の接続点２１１と接続点１１１との間には、逆方向に巻回するインダクタ５０１，５０２間の相互誘導で生じる相互インダクタンス−Ｍからなるインダクタ５０３と、インダクタンスＬｐからなる接地ライン１１０の寄生インダクタ４０１との直列回路が接続される。
【００４０】
また、バイパスコンデンサ３００には、インダクタンスＬＣＢからなる当該バイパスコンデンサ３００と寄生インダクタ３０１が直列接続される。
【００４１】
このような構成により、第１電源供給ライン２０１と第２電源供給ライン２０２との接続点２１１とグランドとの間には、相互インダクタンス−Ｍからなるインダクタ５０３、インダクタンスＬｐからなる接地ライン１１０の寄生インダクタ４０１、インダクタンスＬＣＢからなる当該バイパスコンデンサ３００の寄生インダクタ３０１、およびキャパシタＣＢからなるバイパスコンデンサ３００の直列回路が接続される。すなわち、接地ライン１１０に接続されるインダクタ群の合成インダクタンスは、−Ｍ＋Ｌｐ＋ＬＣＢとなる。
【００４２】
ここで、相互インダクタンス−Ｍの絶対値が、接地ライン１１０の寄生インダクタ４０１のインダクタンスＬｐとバイパスコンデンサ３００の寄生インダクタ３０１のインダクタンスＬＣＢとの合成インダクタンス（加算値）の絶対値に一致するように、第１電源供給ライン２０１および第２電源供給ライン２０２の形状、または、その間の磁界の結合状態を決定する。これにより、相互インダクタンス−Ｍと、インダクタンスＬｐ，ＬＣＢの合成インダクタンスが相殺して「０」となる。このため、第１電源供給ライン２０１と第２電源供給ライン２０２との接続点２１１は、バイパスコンデンサ３００のみを介してグランドへ接続される。すなわち、接続点２１１が理想的な状態で接地される。これにより、第１電源供給ライン２０１と第２電源供給ライン２０２との間のアイソレーションを高くすることができる。言い換えれば、第１素子の電源入力端子と第２素子の電源入力端子との間のアイソレーションを高くすることができる。
【００４３】
さらに、このような構成では、第１電源供給ライン２０１に直列接続されるインダクタンスが増加するとともに、第２電源供給ライン２０２に直列接続されるインダクタンスも増加する。したがって、第１電源供給ライン２０１の第１素子への接続端と、第２電源供給ライン２０２の第２素子への接続端との間において、高周波数信号に対する減衰量をさら高くすることができ、第１の素子と第２の素子との間のアイソレーションを高くすることができる。
【００４４】
図３は、本実施形態の構成及び従来構成の電源供給ライン２０１，２０２間の通過特性図である。図３において実線が本実施形態の構成を適用した場合を示し、破線が従来構成を用いた場合を示す。図３に示すように、従来構成では、０．９［ＧＨｚ］付近を減衰極とし、略０．７［ＧＨｚ］から略１．８［ＧＨｚ］までの周波数帯域でしか−３０［ｄＢ］以上の減衰量を得られないが、本実施形態の構成を用いることで、略０．３［ＧＨｚ］から５．０［ＧＨｚ］以上の非常に広い周波数帯域で、−３０［ｄＢ］以上の減衰量を得ることができる。
【００４５】
このように、本実施形態の構成を用いれば、非常に広い周波数帯域において、第１、第２電源供給ライン２０１，２０２間で、高いアイソレーションを確保することができる。したがって、第１素子、第２素子間で、第１、第２電源供給ライン２０１，２０２を介して高周波信号が伝搬されることを大幅に抑制でき、第１、第２素子間の相互干渉を大幅に抑圧できる。
【００４６】
なお、本実施形態の構成では、電源接続用ライン１０１の外部直流電源への接続端と第１電源供給ライン２０１の第１素子への接続端との間、および、電源接続用ライン１０１の外部直流電源への接続端と第２電源供給ライン２０２の第２素子への接続端との間には、インダクタしか接続されないため、直流電源電圧は、減衰することなく、第１素子および第２素子へ供給することができる。
【００４７】
このような構成からなる回路モジュール１０は、図４に示すような増幅回路モジュール９０の一部に利用できる。図４は、本実施形態の回路モジュール１０を用いた増幅回路モジュール９０の構成図である。
【００４８】
増幅回路モジュール９０は、パワーアンプ９００と上述の回路モジュール１０とを備える。パワーアンプ９００は前段増幅素子９０１と後段増幅素子９０２とを備える。前段増幅素子９０１と後段増幅素子９０２とは、具体的な仕様の説明は省略するが異なる仕様のものである。
【００４９】
前段増幅素子９０１の電源入力端子には、回路モジュール１０の第１電源供給ライン２０１が接続されている。後段増幅素子９０２の電源入力端子には、回路モジュール１０の第２電源供給ライン２０２が接続されている。
【００５０】
このような構成とすることで、パワーアンプ９００を構成する前段増幅素子９０１と後段増幅素子９０２との間における、電源供給ラインを介したアイソレーションを高く確保できる。これにより、前段増幅素子９０１と後段増幅素子９０２との電源供給ラインを介した相互干渉を大幅に抑圧することができる。したがって、パワーアンプ９００を構成する前段増幅素子９０１と後段増幅素子９０２への電源供給ライン２０２を部分的に共通化しても、パワーアンプ９００を適正に動作させることができる。
【００５１】
次に、上述の回路モジュール１０を備える増幅回路モジュールを積層体で形成する場合の具体的な構造について説明する。図５は、本実施形態の回路モジュール１０を用いた増幅回路モジュールの積層図である。なお、図５は図４に示したようなパワーアンプではなく、第１のローノイズアンプ９０１Ａおよび第２のローノイズアンプ９０２Ａを備える増幅回路モジュールを示す。
【００５２】
図５において、各数字で表す枠内の図が、それぞれの誘電体層と当該誘電体層に形成された電極パターンを示している。また、誘電体層に描かれている円は誘電体層を積層方向に接続する導電性ビアホールを示している。これら各誘電体層の電極パターンおよび導電性ビアホールと、積層体に実装された実装型部品のバイパスコンデンサ３００とによって、図１に示す回路モジュール１０の回路構成が実現される。
【００５３】
また、図５では、「１」の誘電体層Ｌａｙｅｒ１が積層体の最上層となり、「８」の誘電体層Ｌａｙｅｒ８が積層体の最下層となる。そして、各誘電体層に形成された電極パターンは、「１」の誘電体層側、すなわち積層体の上側から見た形状を示している。
【００５４】
積層体の最上層である「１」の誘電体層Ｌａｙｅｒ１には、各実装型素子が実装される電極パターンが形成されている。具体的には、第１のローノイズアンプ９０１Ａおよび第２のローノイズアンプ９０２Ａを実装するためのランド電極が形成されている。また、バイパスコンデンサ３００を実装するためのランド電極が形成されている。
【００５５】
「２」の誘電体層Ｌａｙｅｒ２には、第１電源供給ライン２０１の一部を実現する線状電極パターンおよび、第２電源供給ライン２０２の一部を実現する線状電極パターンが形成されている。
【００５６】
「３」の誘電体層Ｌａｙｅｒ３には、略全面に内層グランド電極ＧＮＤが形成されている。
【００５７】
「４」の誘電体層Ｌａｙｅｒ４には、第２電源供給ライン２０２の一部を実現する線状電極パターンが形成されている。この線状電極パターンの一方端は、ループ状に湾曲している。このループ状の湾曲部により、上述のインダクタ５０２におけるインダクタ５０１と主に電磁界結合する部分が形成される。
【００５８】
「５」の誘電体層Ｌａｙｅｒ５には、第１電源供給ライン２０１の一部を実現する線状電極パターンが形成されている。この線状電極パターンの一方端は、ループ状に湾曲している。このループ状の湾曲部により、上述のインダクタ５０１におけるインダクタ５０２と主に電磁界結合する部分が形成される。
【００５９】
ここで、第１電源供給ライン２０１のループ状の湾曲部と、第２電源供給ライン２０２のループ状の湾曲部とは、積層方向に沿って対向するように形成されている。これにより、第１電源供給ライン２０１と第２電源供給ライン２０２との間に相互誘導が発生する。また、第１電源供給ライン２０１のループ状の湾曲部と、第２電源供給ライン２０２のループ状の湾曲部とは導電性ビアホールを介して接続されており、当該接続点を始点として、湾曲する方向が逆になるように形成されている。この構成により、上述の相互インダクタンスＭからなるインダクタ５１１，５１２および、相互インダクタンス−Ｍからなるインダクタ５０３が構成される。
【００６０】
「６」の誘電体層Ｌａｙｅｒ６には、各種の引き回し電極が形成されている。「７」の誘電体層Ｌａｙｅｒ７には、略全面に内層グランド電極ＧＮＤが形成されている。
【００６１】
積層体の最下層となる「８」の誘電体層Ｌａｙｅｒ８には、外部グランド接続用ランドＰＧＮＤ、外部電源接続用ランドＰＶＤＤを含む外部接続用ランドが所定パターンで配列して形成されている。
【００６２】
このような構成において、「８」の誘電体層Ｌａｙｅｒ８の外部電源接続用ランドＰＶＤＤは、「６」、「７」、「８」の誘電体層Ｌａｙｅｒ６，７，８に形成された導電性ビアホールと、「６」の誘電体層Ｌａｙｅｒ６に形成された引き回し電極と、「４」、「５」の誘電体層Ｌａｙｅｒ４，５に形成された導電性ビアホールと、により、「５」の誘電体層Ｌａｙｅｒ５の第１電源供給ライン２０１および「４」の誘電体層Ｌａｙｅｒ４の第２電源供給ライン２０２に接続されている。
【００６３】
なお、積層体を構成する誘電体層の積層数および電極パターンは一例であり、「４」の誘電体層Ｌａｙｅｒ４の電極パターンにおける湾曲部の構造と「５」の誘電体層Ｌａｙｅｒ５の電極パターンにおける湾曲部の構造に類似する構成を備えれば、他の構造であってもよい。
【００６４】
また、上述の説明では、電源供給用の回路モジュールを例に説明したが、複数の回路素子の接地するための接地ライン（線状電極パターン）を部分的に共通化する回路モジュールに対しても、上述の構成を適用することができる。この場合、電源接続用ライン１１０は省略すればよい。
【００６５】
ただし、上述のような電源供給用の回路モジュールに適用する場合、高周波信号のアイソレーション特性と、直流電源電圧の供給特性との双方で効果的な利点を得られるため、非常に有効であり、好適な態様である。
【００６６】
また、上述の説明では、バイパスコンデンサ３００を用いる例を示したが、バイパスコンデンサ３００を用いない場合にも、上述の構成を適用することができる。この場合、相互インダクタンス−Ｍが接地ライン１１０の寄生インダクタンスＬｐに一致するように、第１電源供給ライン２０１と第２電源供給ライン２０２を形成すればよい。
【符号の説明】
【００６７】
１０：回路モジュール、
９０：増幅回路モジュール、
１０１：電源接続用ライン、
１１０：接地ライン、
２０１：第１電源供給ライン、２０２：第２電源供給ライン、
２１１，１１１：接続点、
３００：バイパスコンデンサ、
３０１，４０１：寄生インダクタ、
５０１，５０２，５０３，５１１，５１２：インダクタ、
９００：パワーアンプ、９０１：前段増幅素子、９０２：後段増幅素子、
９０１Ａ：第１のローノイズアンプ、９０２Ａ：第２のローノイズアンプ
【図１】
0005724804.tif 000002
【図２】
0005724804.tif 000003
【図３】
0005724804.tif 000004
【図４】
0005724804.tif 000005
【図６】
0005724804.tif 000006
【図７】
0005724804.tif 000007
【図８】
0005724804.tif 000008
【図５】
0005724804.tif 000009