(57)【特許請求の範囲】
【請求項１】
ディスク状のまたはウェハ状の半導体部材の表面から始まるドーパントプロファイルを、ドーパント原子を前記半導体部材に導入することによって形成するための方法であって、
まず、他の半導体部材から分離した個々の前記半導体部材において、一時的な第１のドーパントプロファイルを形成するために、前記表面の少なくとも１つの領域の上または中に、少なくとも１種のドーパントを含む層を形成すること、
一時的な第１のドーパントプロファイルを有する複数の半導体部材を積み重ねてスタックを形成すること、および、
各々の半導体部材において、熱処理中により大きな深さを有する第２のドーパントプロファイルを形成することを特徴とする方法。
【請求項２】
前記層を、ドーパント原子を含む酸化膜層の形成によって、またはドーパント原子のイオン注入もしくはスパッタリングによって、形成することを特徴とする請求項１に記載の方法。
【請求項３】
前記層をドーパント原子を含む酸化膜層の形成によって形成し、前記複数の半導体部材を配置してスタックを形成する前に、各々の半導体部材を熱処理して、前記酸化膜層に存在する揮発性成分を除去しまたは実質的に除去し、あるいは変換しまたは実質的に変換することを特徴とする請求項１に記載の方法。
【請求項４】
前記ドーパント原子を含む酸化膜層を形成するために、まず、液状のドーパント源を、前記半導体部材に付着することを特徴とする請求項３に記載の方法。
【請求項５】
前記液状のドーパント源を、吹き付け、噴霧、アトマイジング、後続の凝縮を伴う蒸発によって、または浸漬法によって、前記半導体部材に塗布することを特徴とする請求項４に記載の方法。
【請求項６】
前記液状のドーパント源を、搬送手段によって、前記半導体部材上に塗布することを特徴とする請求項４に記載の方法。
【請求項７】
前記搬送手段はローラであることを特徴とする請求項６に記載の方法。
【請求項８】
前記液状のドーパント源として、リン含有溶液、変換されたリン酸溶液および／またはリン含有溶液を使用することを特徴とする請求項４ないし７のいずれか１項に記載の方法。
【請求項９】
前記液状のドーパント源として、ゾル・ゲル溶液および／またはリンを含むペーストを使用することを特徴とする請求項８に記載の方法。
【請求項１０】
液状のドーパント源として、ホウ素含有溶液を使用することを特徴とする請求項４ないし７のいずれか１項に記載の方法。
【請求項１１】
ｐ型のシリコン出発材料であり、前記液体のドーパント源として、ゾル・ゲル溶液またはペーストを使用することを特徴とする請求項１０に記載の方法。
【請求項１２】
前記半導体部材のための基板として、シリコンを使用することを特徴とする請求項１ないし１１のいずれか１項に記載の方法。
【請求項１３】
前記シリコンは多結晶シリコンであることを特徴とする請求項１２に記載の方法。
【請求項１４】
前記シリコンは、ＥＦＧ法で製造されたシリコンであることを特徴とする請求項１２に記載の方法。
【請求項１５】
前記酸化膜層を温度Ｔ１で形成し、かつ、前記第２のドーパントプロファイルを温度Ｔ２で形成し、但し、温度Ｔ１≦Ｔ２であることを特徴とする請求項２ないし４のいずれか１項に記載の方法。
【請求項１６】
前記酸化膜層を、温度Ｔ１＞５００℃で形成することを特徴とする請求項２ないし４のいずれか１項に記載の方法。
【請求項１７】
前記酸化膜層を、温度Ｔ１（５００℃＜Ｔ１≦１１００℃）で形成することを特徴とする請求項１６に記載の方法。
【請求項１８】
多結晶Ｓｉ材料からなる半導体部材では、前記酸化膜層を温度Ｔ１で形成し、但し、５００℃＜Ｔ１≦９２０℃であることを特徴とする請求項２ないし４のいずれか１項に記載の方法。
【請求項１９】
前記酸化膜層を温度Ｔ１（８００℃＜Ｔ１≦９２０℃）で形成することを特徴とする請求項１８に記載の方法。
【請求項２０】
前記スタックの形態の前記複数の半導体部材を、これらの半導体部材が実質的に平らに積み重なるように、互いに配置することを特徴とする請求項１ないし１９のいずれか１項に記載の方法。
【請求項２１】
前記複数の半導体部材を積層する際に、積み重ねられる半導体部材を、自重によって、既に積層された複数の半導体部材上に積み重ねることを特徴とする請求項１ないし２０のいずれか１項に記載の方法。
【請求項２２】
前記複数の半導体部材を、前記形成されるスタックが水平線に対し傾斜して延びており、かつ、積層される前記複数の半導体部材が、積み重ねのために位置決め補助手段に沿って運ばれるように、積層することを特徴とする請求項１ないし２１のいずれか１項に記載の方法。
【請求項２３】
スタックとして積層された前記複数の半導体部材を、最終的なドーパントプロファイルを形成するために、バッチ式に、熱処理に供することを特徴とする請求項１ないし２２のいずれか１項に記載の方法。
【請求項２４】
前記スタックとして積層された前記複数の半導体部材を、 最終的なまたは第２のドーパントプロファイルを形成するために連続的に熱処理に供することを特徴とする請求項１ないし２２のいずれか１項に記載の方法。
【請求項２５】
前記複数の半導体部材を積層する前に、前記ドーパント源を、前記半導体部材から除去することを特徴とする請求項１ないし２４のいずれか１項に記載の方法。
【請求項２６】
前記半導体部材の反対側の表面に、ドーパントを導入し、または注入することを特徴とする請求項１ないし２５のいずれか１項に記載の方法。
【請求項２７】
最終的なまたは第２のドーパントプロファイルを形成するために、前記スタックとして設けられ、かつ前記熱処理に供された前記半導体部材を、保持時間ｔｈに亘って温度Ｔ２に供し、但し、１０ないし２０分≦ｔｈ≦２４時間であることを特徴とする請求項１ないし２６のいずれか１項に記載の方法。
【請求項２８】
前記スタックとして設けられた半導体部材を、時間ｔＡで、室温から温度Ｔ２に加熱し、但し、１分≦ｔＡ≦５分であることを特徴とする請求項１ないし２７のいずれか１項に記載の方法。
【請求項２９】
最終的なまたは第２のドーパントプロファイルを形成した後に、前記スタックとして設けられた半導体部材を、温度Ｔ３に供し、但し、Ｔ３≦Ｔ２であることを請求項１ないし２８のいずれか１項に記載の方法。
【請求項３０】
前記スタックとして設けられた前記半導体部材を、温度Ｔ３に供し、但し、５００℃≦Ｔ３≦８００℃であることを特徴とする請求項２９に記載の方法。
【請求項３１】
最終的なまたは第２のドーパントプロファイルを形成した後に、スタックとして設けられた半導体部材をフォーミングガスで処理することを特徴とする請求項１ないし３０のいずれか１項に記載の方法。
【請求項３２】
前記スタックを、熱処理中に、Ｓｉ、高純度の石英および／またはセラミックからなる少なくとも１つの搬送補助手段によって保持することを請求項１ないし３１のいずれか１項に記載の方法。
【請求項３３】
前記スタックを、熱処理中に、Ｓｉ、高純度の石英および／またはセラミックからなる少なくとも１つの搬送補助手段によって支持することを請求項３２に記載の方法。
【請求項３４】
前記スタックを、熱処理中に、Ｓｉ、高純度の石英および／またはセラミックからなる少なくとも１つの搬送補助手段によって支えることを請求項３２に記載の方法。
【請求項３５】
前記スタックを、熱処理中に、Ｓｉ、高純度の石英および／またはセラミックからなる少なくとも１つの搬送補助手段によって保つことを請求項３２に記載の方法。
【請求項３６】
前記スタックを、熱処理中に、Ｓｉ、高純度の石英および／またはセラミックからなる少なくとも１つの搬送補助手段によって安定化することを請求項３２に記載の方法。
【請求項３７】
前記スタックを、熱処理中に、前記半導体部材と同じタイプの物質によって支持および／または支えおよび／または安定化することを特徴とする請求項１ないし３６のいずれか１項に記載の方法。
【請求項３８】
前記複数の半導体部材を、前記スタックの密度が実質的に前記半導体部材の密度とほぼ同じであるように、積層することを特徴とする請求項１ないし３７のいずれか１項に記載の方法。
【請求項３９】
最終的なまたは第２のドーパントプロファイルを形成した後に、局部的に、少なくとも部分的に、前記半導体部材の、ドープされた表面領域を、物理的にまたは変換によって除去することを特徴とする請求項１に記載の方法。
【請求項４０】
前記半導体部材の、ドープされた表面領域を、 エッチングによって除去することを特徴とする請求項３９に記載の方法。
【請求項４１】
前記半導体部材の、ドープされた表面領域を、酸化によって除去することを特徴とする請求項３９に記載の方法。
【請求項４２】
１つのまたは複数のドープされた表面領域を、エッチングまたは蒸発によって除去することを特徴とする請求項３９に記載の方法。
【請求項４３】
１つのまたは複数のドープされた表面領域を、レーザ切断によって除去することを特徴とする請求項３９に記載の方法。
【請求項４４】
前記ドープされた表面領域を、酸化法によって、少なくとも局部的に変換し、および／または後に除去することを特徴とする請求項１ないし４３のいずれか１項に記載の方法。
【請求項４５】
複数の半導体部材の前記スタックを、熱処理炉の加熱部分の中を通って、連続的なまたは実質的に連続的な運動で、搬送させることを特徴とする請求項１ないし４４のいずれか１項に記載の方法。
【請求項４６】
前記スタックの前記熱処理を、低酸素のプロセス雰囲気の中で行なうことを特徴とする請求項１ないし４５のいずれか１項に記載の方法。
【請求項４７】
前記スタックの前記熱処理を、１００ｐｐｍより少ない酸素を含む雰囲気の中で行なうことを特徴とする請求項４６に記載の方法。
【請求項４８】
前記スタックの前記熱処理を、１０ｐｐｍより少ない酸素を含む雰囲気の中で行なうことを特徴とする請求項４６に記載の方法。
【請求項４９】
前記スタックの前記熱処理を、無酸素のプロセス雰囲気の中で行なうことを特徴とする請求項４６に記載の方法。
【請求項５０】
前記スタックとして設けられた半導体部材を、時間ｔＷに亘って熱処理に供し、但し、０＜ｔＷ≦２４時間であることを特徴とする請求項１ないし４９のいずれか１項に記載の方法。
【請求項５１】
前記スタックとして設けられた半導体部材を、温度Ｔｇで熱処理し、但し、８００℃≦Ｔｇ＜ＴＳであり、但し、ＴＳ＝前記半導体部材の材料の溶融温度であることを特徴とする請求項１ないし５０のいずれか１項に記載の方法。
【請求項５２】
電荷キャリアの分離を可能にする第２のドーパントプロファイルは、前記半導体部材の表面から始まる深さＴｖを有し、Ｔｖ≦０．２μｍであることを特徴とする少なくとも請求項１に記載の方法。
【請求項５３】
ドーパント濃度ｃは、前記半導体部材の表面からの距離ｔ２において、１０１８原子／ｃｍ３≦ｃ≦５・１０１９原子／ｃｍ３であり、但し、０．４μｍ≦ｔ２≦５μｍであることを特徴とする請求項５２に記載の方法。
【請求項５４】
前記半導体部材は、第１のおよび第２の部分領域からなるエミッタ領域を有すること、前記第１の部分領域は、前記第２の部分領域に対し後退して延びており、かつ、前記第２の部分領域よりも低い表面ドーパント濃度を有することを特徴とする請求項５２または５３に記載の方法。
【請求項５５】
前記第２の部分領域は表面ドーパント濃度ｃ１を有し、および／または、前記第１の部分領域は表面ドーパント濃度ｃ２を有し、但し、ｃ１＞５×１０１９原子／ｃｍ３あり、５×１０１８原子／ｃｍ３≦ｃ２≦１０１９原子／ｃｍ３であることを特徴とする請求項５４に記載の方法。
【請求項５６】
前記第２の部分領域の表面ドーパント濃度ｃ１は、ｃ１＞１０２０原子／ｃｍ３であることを特徴とする請求項５５に記載の方法。
【請求項５７】
前記第１の部分領域の表面は、前記第２の部分領域に対し、間隔ｄを有し、但し、０．４μｍ≦ｄ≦１．２μｍであることを特徴とする請求項５４ないし５６のいずれか１項に記載の方法。
【請求項５８】
前記第２の部分領域から、金属コンタクトが始まっていることを特徴とする請求項５４ないし５７のいずれか１項に記載の方法。
【請求項５９】
前記一時的な第１のドーパントプロファイルを形成した後に、ｐｎ接合が、前記半導体部材の表面から間隔ａ１をあけて延びており、但し、ａ１≦０．２μｍであり、かつ、前記第２のドーパントプロファイルを形成した後、前記ｐｎ接合は、間隔ａ２をあけて延びており、但し、０．３μｍ≦ａ２であることを特徴とする請求項１に記載の方法。
【請求項６０】
前記間隔ａ２は、０．５μｍ≦ａ２≦１０μｍであることを特徴とする請求項５９に記載の方法。
【請求項６１】
少なくとも１つの表面から始まるドーパントプロファイルを有する、平らな、ディスク状のまたはウェハ状の半導体部材を、製造するための方法であって、
複数の半導体部材を積み重ねてスタックを形成すること、前記スタックにおける前記半導体部材を、平らにまたは実質的に平らに、積み重ねること、およびこのスタックを熱処理に供することを特徴とする方法。
【請求項６２】
前記複数の半導体部材を、前記スタックの密度が前記半導体部材の密度とほぼ同じであるように、積層することを特徴とする請求項６１に記載の方法。
【請求項６３】
多結晶シリコンからなる半導体部材を、前記スタックとして設けられた状態で、時間ｔＷに亘って、温度ＴＷで熱処理し、但し、２時間≦ｔＷ≦４時間であり、かつ、８５０℃≦ＴＷ≦９５０℃であることを特徴とする請求項６１ないし６２のいずれか１項に記載の方法。
【請求項６４】
前記半導体部材は、ＥＦＧ法で製造されたものである請求項６１に記載の方法。
【請求項６５】
シリコンからなる半導体部材を、温度Ｔ４で熱処理し、但し、８００℃≦Ｔ４≦１３８０℃であることを特徴とする請求項６１ないし６４のいずれか１項に記載の方法。
【請求項６６】
前記熱処理を、スタック配置物において、フォーミングガスの雰囲気中で、または他の水素を含有する雰囲気の中で行なうことを特徴とする請求項６１ないし６５のいずれか１項に記載の方法。
【発明の詳細な説明】
【発明の概要】
【０００１】
本発明は、熱プロセスにおいてドーパント原子を注入することによって、ディスク状のまたはウェハ状の半導体部材の表面から始まるドーパントプロファイルを形成するための方法に関する。また、本発明は、半導体部材、例えば、電磁放射線または光を電気エネルギに変換するための半導体部材に関する。本発明の主題は、少なくとも１つの表面から始まるドーパントプロファイルを有するディスク状のまたはウェハ状の半導体部材を製造するための方法に関する。
【０００２】
光子、例えば太陽光の地表に達するスペクトルからの光子を、半導体材料、例えばシリコンに吸収し、それにより電荷キャリア対を発生させることが、半導体材料によって、可能であることが既に知られている。電荷キャリア対は、半導体接合（それが異なってドープされた半導体領域であれ、異なる隣接する半導体材料であれ）の存在下では、異なってドープされた半導体領域または半導体材料の間に電圧を発生させることができる。金属コンタクトが、適切な形態で、異なる半導体領域に接続されるとき、これらのコンタクトには、外部回路が接続され、かつ、十分な光子束の存在下で、半導体部材に向かって、連続的な電気の流れが、外部の回路によって維持されることが可能である。
【０００３】
光を電流に変換するこのような半導体部材の工業生産にとって、光エネルギの電気エネルギへの変換効率と、半導体部材の処理に結びついた製造コストとが決定的である。
【０００４】
シリコンからなり、かつ、例えば、ｘ方向およびｙ方向に１００〜３００ｍｍの寸法と、好ましくは５０μｍ〜５００μｍの厚みとを有する半導体ディスクを、製造のための出発材料として用いることは知られている。これらの半導体ディスク（ウェハともいう）には、通常、シリコンのためのドーパントが実質的に均質にドープされている。半導体接合を作るために、第２のドーパントが、半導体ディスクの表面の複数の部分にまたは半導体ディスクのすべての表面に配置され、あるいはこれらの表面へ運ばれる。この目的のために、様々な化学的物質、化学的および熱的方法ならびにスパッタリング法およびイオン注入法が適切である。その目的は、ドーパントを半導体ディスクの表面にもたらし、かつ、そこで、半導体へ浸入させるためである。
【０００５】
通常、ドーパントは、１つの熱プロセス工程で、ドーパント源からシリコンへ注入される。その場合、光子エネルギを電気エネルギに変換するために適切である半導体部材の製造では、１つのデバイス当たりの加工費を低く保つために、単位時間当たり多量のデバイスを製造することができることが重要である。更に、通常、ドーパントを注入するための工程が、半導体部材の嵩が、所定の限界温度を超えて加熱されないように、選択される。何故ならば、特に、単結晶でないシリコン材料の場合に、そして、不純物および結晶格子欠陥を含むシリコン材料の場合に、高い処理温度は、光子によって発生された可動の少数電荷キャリアの寿命が、温度処理によって引き起こされる、シリコンにおけるアクティブな格子欠陥で止められ、かつ、格子欠陥において、電気エネルギの発生に寄与することなく、エネルギ初期状態に再結合されることをもたらすからである。
【０００６】
熱処理中の限界温度より上では、再結合確率が著しく上昇する。該限界温度は、典型的には、単結晶シリコン部材の場合、９５０℃〜１１００℃の範囲にあり、非単結晶シリコン部材の場合、９００℃〜９５０℃の上にある。ドーパントの適切な熱的な注入は、更に、処理時間と、ドーパント源のドーパント濃度と、処理がなされる反応室内の雰囲気とによって制御される。
【０００７】
光子を電気エネルギにエネルギ変換するために適切である典型的な工業生産された半導体部材の場合には、経済的理由から、例えば５分から６０分間までの継続することができる只１つの温度処理段階によって、ドーパントが供給される表面からシリコン内部に減衰するドーパントプロファイルが作られる。この場合、表面下の０．５μｍまでの深さのドーパントの浸入深さが通常である。この領域まで、ドーパント濃度は、ひどく低下する。ドーパント濃度は、出発シリコン材料のドーパント濃度よりも少ない。
【０００８】
熱処理中に、ドーパント源のドーパント原子は、一方では、シリコンへ浸入する確率を有し、他方では、統計的プロセスによって、所定の時間内で、所定の距離だけシリコンの中で移動し続ける確率を有する。半導体部材とドーパント源との間の境界面からのドーパント原子の全浸入深さは、従って、時間と、温度と、ドーパント源中のドーパント濃度と、適切な雰囲気での半導体部材への浸入に関する確率と、適切な処理条件での半導体部材内のドーパント原子の移動と、ドーパント源の制限（Begrenztheit）とによって決定されている。
【０００９】
ドーパント源中の初期濃度は、工業的に適用可能なプロセスのために、非常に高く選択されることが好ましい。このことに関しては、特に２つの主な理由がある。一方では、従来、半導体部材中の非常に高い表面ドーパント濃度が必要であるのは、経済的に適当な製造プロセスによって、半導体材料に対し低い接触抵抗を有する導電性のコンタクトを製造することができるためである。大抵は、このためには、金属ペーストまたは無電解の金属析出法が用いられる。その目的は、誘電体層を通って、半導体材料との接触を作るためである。他方では、ドーパント源および半導体表面における高いドーパント濃度が必要である。その目的は、１つの熱処理工程でおよび経済的理由から制限される処理時間で、半導体への少なくとも０．２μｍないし０．３μｍだけドーパントの浸入を可能にするためであり、および、これに並行して、９００℃を遥かに越える処理温度に移行する必要なしに、＜１００オーム／□の抵抗を有するドープ膜層を得るためである。最小浸入深さが必要であるのは、金属コンタクトの焼付の際に、不純物、例えば金属原子が、半導体接合に入り込み、かつ、そこで、半導体接合のダイオード特性に悪影響を及ぼすこと（再結合および漏電は望ましくない）を阻止するためである。ドーパント原子の浸透の最中に生じるドープ層の層抵抗は、これらの層への電荷キャリアの輸送の最中の、重大な直列抵抗損失をもたらさないように、十分に低いほうがよい。
【００１０】
双方の場合とも、比較的簡単かつ経済的に有効な工程順序が可能である。しかしながら、この工程順序は、ドーパントにおける高い表面濃度を必要とする。その目的は、低い接触抵抗を可能にするためであり、従って、電荷キャリアの輸送の最中の低い抵抗損失の故に、光の、電気エネルギの変換の最中に、半導体部材の高い変換効率を可能にするためである。
【００１１】
低い初期ドーパント濃度、例えば，＜１０１９ドーパント原子／ｃｍ３の場合に、ドーパント原子の注入の際には、例えば、１０００℃の温度および６０分の処理時間では、これらの目標を達成するためには不十分である。しかしながら、ドープ層の最小導電性およびこのドープ層の最小浸入深さは、前記タイプの工業用半導体部材のための従来の接続法の使用の際に、以下の損失メカニズムが低く保たれるためには、必要である。
【００１２】
- （金属コンタクトに向かって電荷キャリアが輸送されるときの）熱処理によってドープされた領域における直列抵抗による損失
- 半導体用金属コンタクト接合における直列抵抗損失、
- 金属コンタクトによるシャドウイング損失−金属コンタクトの最小幅従ってまた互いの最適な間隔は、限定されている−、
- 使用されたメタライゼーション法に基づく半導体接合の領域へ浸透することがある不純物による、並列抵抗損失または再結合損失、
- 形成されたドープ層内の最小電荷キャリア再結合による損失、（特に、半導体部材によって電気エネルギに変換されることができる電磁放射線の、そのスペクトルの短波成分の損失）。
【００１３】
これらの損失を十分に最小限にすることに成功しないときは、基本的には、光を電気エネルギに変換するための、経済的に好都合なまたは競争力のある半導体部材を製造することができない。
【００１４】
従来の技術では、従来、光を電気エネルギに変換するための半導体部材を製造し、同時に、以下の基準を満たすことができない、
- 高い処理量（平均で１つのウェハ／ｓ）のために適切な生産工程および生産設備を、利用すること、
- 第１の型の実質的に均質な初期ドーピングを有する半導体ディスク（ｎ型またはｐ型半導体）を、反対ドーピングの第２のドーパントによって、表面から始まってドープすること、および、同時に、ドーパント原子のための深い浸入深さを達成すること（これらの深い浸入深さの場合に、反対の極性を有する第２のドーパントへのｐｎ接合が、表面より下の少なくとも０．３μｍ、しかし、より好ましくは＞１μｍまたは一層深くにある）、
- 比較的低い表面濃度（＜＜１０２０ドーパント原子／ｃｍ３）を達成することであって、この場合、非常に高い処理温度（＞９００℃）に移行する必要はないこと、
- 数時間のドーパントの注入のために長い処理時間を使用することであって、この場合、典型的には非常に一層短い処理に比較して製造コストを著しく増大させないこと、
- 表面における欠陥のパッシベーションするためにかつ表面における反射を著しく減らすために用いられる誘電体層を有効に利用すること、
- ドーパント原子を表面から半導体ディスクに注入するための高温処理中に金属不純物を溜めることによって、および、必要な場合には、引き続いての、そこに溜められた不純物の除去によって（例えば、ドープ層の非常に高度にドープされた領域のエッチング除去または酸化によって）、半導体部材からの金属不純物を効果的に除去し、または無害化すること。
【００１５】
光を電気エネルギに変換するための、かつ、１時間当たり１０００を遥かに越える部品処理量をもって大面積の半導体部材を製造することができ、この工程のために、１時間を遥かに越える、ドーパントを注入するための処理時間を可能にするような、ドーパント原子を注入するための経済的に適用可能な方法は、従来知られていない。実際また、光を電気エネルギに変換するための商業的に利用され、かつ、１μｍのおよびそれより深い浸入深さを有する大面積の拡散領域を具備する半導体部材は、全く利用されない。更に、現在、光を電気エネルギに変換するための半導体部材は、市場で入手可能でない。このような半導体部材は、受光側で、１０２０Ｐ原子／ｃｍ３より著しく下のＰ表面濃度を有し、かつ、経済的なメタライゼーション法（金属ペースト）を用いて接触されるエミッタ領域を具備する。
【００１６】
光を電気エネルギに変換するための市販の半導体部材は、経済的理由および競争上の理由から、これらの製品を、該製品の生産高に関するコストの価格比較の際に、潜在的な買い手にとって魅力的にするコストで、製造せよという要求に晒されている。同時に、市場で生き残るために、単位時間あたりにこれらの大面積の半導体部材の非常に高い個数を製造することができる方法を用いることが必要である。
【００１７】
かような必要条件では、市販のほぼすべての製品は、現在、光を電気エネルギに変換するための前記半導体部材の効率可能性を利用しないという妥協の産物である。
【００１８】
光を電気エネルギに変換するための、現在世界的に生産されている半導体部材の大部分は、固有の欠陥および不純物を有する多結晶性のＳｉウェハ上に、製造される。特に、２つの面（光に向いた面および光と反対側の面）上に金属コンタクトを有する、このタイプの、すべての結晶性のシリコンデバイスは、以下の弱点を有する。
【００１９】
ｏ光に向いた側のエミッタ領域における高い再結合損失は、スペクトルの青色領域での太陽光スペクトルの不十分な収量による効率損失をもたらす。
【００２０】
ｏかなりの効率損失をもたらす前面コンタクトによる高いシャドウイング損失、
ｏエミッタにおける、エミッタへの金属コンタクトのコンタクト接合における、および効率損失をもたらす線状コンタクトの導電性における直列抵抗損失、
ｏ許容可能な接触抵抗を達成するために、非常に高いＰ（リン）表面濃度を用いねばならない故に、効率損失をもたらすところの表面欠陥のパッシベーションの欠如、
ｏシリコンにおける内在的なおよび処理中に外部から導入された不純物の、工程による不十分な除去またはパッシベーション。このことによって、半導体部材内部における再結合損失と、該再結合損失と結びついた効率損失とが生じる。効率損失は、特に、多結晶性のシリコン材料の場合に、非常に劇的に作用することがあり、達成可能な効率を酷く制限する。
【００２１】
ｏ最大限に達成可能な効率は、薄いので安価な半導体部材の場合では、表面のパッシベーションによって、結晶シリコン半導体部材が薄ければ薄いほど、一層強く制限される。
【００２２】
ｏ光を結晶シリコン半導体部材に入力する際の、表面構造の欠陥によるかなりの損失、あるいは、テクスチャ表面での非常に高濃度にドープされたエミッタの場合の、エミッタおよびｐｎ接合における再結合損失の増加。
【００２３】
ＵＳ−Ａ−４，０２９，５１８からは、異なる厚さの領域からなるエミッタを有する太陽電池が公知である。より大きな厚さの領域には、コンタクトが設けられている。
【００２４】
Szlufcik J. et al:”Low Cost Indstrial Technologies of Crystalline Silicon Solar Cells” Proceedings of the IEEE, Vol. 85, No. 5, May 1997, pp711-730は、結晶シリコン太陽電池を安価に製造する方法を記載している。太陽電池は、異なる厚さのエミッタを有し、コンタクトフィンガが延びている領域では、厚さは、隣接領域におけるよりも大きい。
【００２５】
ＵＳ−Ａ−２００７／０２１５５９６からは、スタックとして配置されたシリコンウェハを処理するための加熱装置が公知である。ここでは、各々のウェハが、ホルダの中に位置決めされている。ホルダは、上下に設けられており、かつ、３００℃〜８００℃の温度に供される。
【００２６】
明細書の最初の部分に記載したタイプの方法を、従来の技術に内在する欠点が回避されるように、改良するという課題が、本発明の基礎になっている。特に、所望のドーパント深さプロファイルを有する半導体部材が、安価に製造可能であること、および、特に、既知の設備が使用されるとき、より高い処理量が達成可能であり、あるいは、同程度の処理量の場合には、ドーパントの、半導体材料へのより深い浸入を可能にするためには、ドーパント原子の注入のためのより長い処理時間が可能となることを達成することが意図される。
【００２７】
コンタクトによって遮蔽されない領域が、再結合活性の格子欠陥（Stoerstellen）における高い濃度を含むドーパント濃度を有することなく、ドーパントを有する表面領域を容易に接触させる可能性を生み出すことが意図される。
【００２８】
本発明の他の観点では、好ましくはドーパント深さプロファイルを有する半導体部材を製造する場合、半導体部材が、熱処理後に、全くフラットであることを保証することが意図される。
【００２９】
本発明によれば、上記課題は、方法に関しては、まず、表面の領域の上もしくは中に、ドーパントを含む層を形成すること、次に、各々のドーパントプロファイルを形成すべく、対応する層を有する複数の半導体部材を、重なり合うようにして、スタックの形態で、熱処理に供することによって、実質的に解決される。特に、前記層を、ドーパント原子を含む酸化膜層の形成によって、または、ドーパント原子のイオン注入またはスパッタリングによって製造することが提案される。
【００３０】
従って、本発明では、半導体部材の表面の領域の上もしくは中に一時的な第１のドーパントプロファイルを形成するために、ドーパントを含む層が形成され、次に、対応する層を有する複数の半導体部材が、重ね合わせた状態で、スタックの形態で、ドーパント原子を半導体に注入するために、熱処理に供される。半導体部材上でのドープ層の形成中にドーパント深さプロファイルが既に形成されたとき、第１のドーパントプロファイルに比較して、より深い深さを有する第２のドーパントプロファイルが熱処理によってスタック中に形成される。
【００３１】
換言すれば、まず、個々の半導体部材において、第１のドーパントプロファイルが形成される。次に、それぞれ第１のドーパントプロファイルを有する対応の半導体部材が、積み重ねられかつ積層される。かくして形成されたスタックは、続いて、１つの単位として、各々の半導体部材に第１のドーパントプロファイルに比較して大きな深さを有する第２のドーパントプロファイルを作るために熱処理に供される。
【００３２】
第２のドーパントプロファイルは、最終的なドーパントプロファイルとも呼ばれる。しかしながら、このドーパントプロファイルは、熱処理後にスタックの中で形成されたドーパントプロファイルの変化も含む。但し、他の温度処理または例えば半導体材料中の不純物の除去のためのエッチング段階がなされる場合に限る。特に、この観点では、反対側の面に、すなわち、ディスク状のまたはウェハ状の半導体部材の表面に、ドーパントを含む層が形成されるという可能性もある。ドーパントは、熱処理中に半導体部材の内部から不純物を集めることを引き起こすのみならず、熱処理中の外部の不純物の浸入を防ぐこともする。
【００３３】
特に提案されていることは、半導体部材をスタックの形態に配置する前に、各々の半導体部材が、酸化膜層にある揮発性の成分、特に有機成分が除去され、または変換されるように熱処理されることであって、それ故に、スタックの状態で実行される後続の熱処理工程において半導体部材が互いに付着することなく、後に十分に容易に半導体部材を個別化することができ、それ故に、損傷が除外される。
【００３４】
本発明の実施の形態では、酸化膜層を形成するために、例えば、液状のドーパント源を、半導体部材に付着させまたはドーパントをスパッタリングすることが提案される。この場合、液状のドーパント源を、吹き付け、噴霧、アトマイジング、蒸発、転写プリント、後続の凝縮を伴うニップロール、または浸漬法によって、半導体部材に付着させることができる。しかしながら、ドーパント源を湿潤法によって塗布する可能性がある。かくして、液状のドーパント源は、搬送手段、例えばローラによって、半導体部材上に塗布することができる。
【００３５】
ｐ型のシリコン出発材料の場合では、液状のドーパント源として、リン含有溶液、変換されたリン酸溶液および／またはリン含有ゾル・ゲル溶液が用いられる。リン含有ペーストを塗布し、あるいは、ドーパント、例えばＰ２Ｏ５をスパッタリングすることができる。半導体基板がシリコンからなるとき、従って、リンケイ酸塩ガラスのガラス膜が酸化膜層として形成される。
【００３６】
これに対し、シリコンからなるｎ基板が、ベース基板として使用されるとき、液状のドーパント源として、例えば、ホウ素含有溶液を使用することができる。それ故に、ホウケイ酸ガラス膜が、酸化膜層として生じる。
【００３７】
当然ながら、本発明は、ベースの基板としてのシリコンに限定されない。むしろ、半導体部材の、特に、光を電気エネルギに変換するための半導体部材の製造のために適切であるすべての他の半導体材料およびドーパントも適切である。
【００３８】
本発明によれば、２段階の熱的方法が提案される。この熱的方法では、第１のプロセス工程は、時間的に一時的なドーパント深さプロファイルが、高い処理温度、例えば５００℃ないし１１００℃で、好ましくは１０００℃までで作られ、かつ、表面に近い基板層が典型的な特性を有することを特徴とする。本発明によれば、液状のドーパント源を半導体部材の表面に塗布し、第１の熱工程で、一時的なドーパント深さプロファイルが確立され、かつ、ドーパント源の表面が、機械的な影響、例えば、引っかき、摩擦、および化学的な影響、例えば湿気による損傷に対し不感にされるように、乾燥することができる。特に、表面に近い層の確立された特性は、この層が他の部材に付着することができる限り回避されることを特徴とする。
【００３９】
一時的なまたは第１のドーパント深さプロファイルは、電荷キャリアの分離を可能にする一時的なプロファイルが、半導体部材の表面から始まる深さＴＶを有し、但し、好ましくはＴＶ≦０．２μｍであることを特徴とする。
【００４０】
第１の処理段階では、半導体部材は個別化される。これに対し、第２の熱処理段階では、半導体部材は一緒にされる。
【００４１】
第１の処理段階が、好ましくは、前記タイプの熱処理段階であるとしても、一時的なプロファイルは、必要な場合には、室温で作られ得る。
【００４２】
ディスク状の半導体部材、例えば多結晶シリコンからなる部材のドーパント源の乾燥は、５００℃より上の温度、特に、８００℃〜９２０℃の範囲の温度でなされる。この第１のプロセス工程の故に、本発明では、半導体部材の損傷またはドーパント原子の浸入の阻止がなされることなく、次のプロセス工程を実行することが可能である。かくして、本発明では、次の方法段階では、更なる熱処理を実行するために、熱処理された対応の半導体部材が積層される。積層によって、ドーパント深さプロファイルが、特に低汚染で作られるという利点、および、同時に、経済的な方法も生じる。というのは、積層に基づき、従来の設備での使用中に、同一の滞留時間で、より高い処理量を達成する可能性が生じるからである。しかしながら、特には、同程度の処理量で、より長い熱処理を達成し、その結果として、ドーパントのより高い浸入深さを有するという利点もある。その代わりに、ドーパントを注入するべく、従来の方法と比較して、同一の処理時間で、同一の処理量を達成するために、従来使用された構造長さ（Baulaenge）よりも短い構造長さを有する処理設備が使用される。このことによっても、経済的な利点が生じる。
【００４３】
特に提案されているのは、ベース基板としての多結晶のシリコン材料からなる半導体部材では、酸化膜層の形成が、温度Ｔ１で実行され、但し、５００℃≦Ｔ１≦９２０℃であることである。更に、半導体部材は、スタックの形態で、半導体部材が実質的に平らに積み重なるように、互いに配置される。このこととは別に、簡単なスタックを得るためには、半導体部材をセンタリング・ハウジングに入ることができることが提案される。
【００４４】
損傷を大幅に回避または排除するためには、複数の半導体部材を積層する際に、積み重ねられる各々の半導体部材が、できる限り自重によってのみ、既に積層された複数の半導体部材上に積み重ねられるほうがよい。
【００４５】
本発明に係わる教示の変形例によれば、複数の半導体部材のスタックは、形成されるスタックが水平線に対し傾斜して延びており、かつ、積層される複数の半導体部材が、積み重ねのために位置決め補助手段に沿って運ばれるように、積層されることができる。
【００４６】
スタックの状態にある半導体部材の熱処理は、バッチ方式でなされ得る。所望のドーパントプロファイルを形成するための連続的方法も、同様に可能である。
【００４７】
汚染を回避するために、半導体部材が熱処理中に接触する相手である材料は、高純度の半導体材料、高純度の石英および／またはセラミックからなるほうがよい。適切な補助部材によって、半導体部材またはスタックが支持される。
【００４８】
このこととは別に、半導体部材を、スタックの密度が実質的に半導体部材の密度に対応するように、積層するほうがよい。このことによって保証されるのは、半導体部材が平らに積み重ねられており、それ故に、本発明の提案によりスタックの状態でなされる、個々の半導体部材のかような熱処理が、個々の半導体部材のずれを回避し、従って、熱処理後に、平滑なまたは平らなまたは少なくとも僅かに波形の半導体部材を提供するために利用されることである。
【００４９】
スタックの状態でなされる熱処理は、シリコンからなる半導体部材において、結晶の欠陥の数、特に、転位線の数が、温度Ｔ４による熱処理によって、著しく減じられ、但し、８００℃＜Ｔ４≦１３８０℃であることを特徴とする。更に、ひずみおよび機械的応力を有することができる、シリコンからなる波形の半導体部材において、温度Ｔ４による熱処理によって、シリコン材料の波形または応力が著しく減じられるという利点が生じ、但し、８００℃≦Ｔ４≦１３８０℃である。
【００５０】
更に、半導体部材の金属コンタクトの接触特性が、フォーミングガス雰囲気または他の作用物質を含む雰囲気中で、スタック配置物（Stapelanordnung）における熱処理によって、改良されることが利点である。
【００５１】
ＥＦＧ法によって製造される半導体部材が積層されるとき、スタックの密度が、半導体部材の材料の約０．５倍ないし０．２倍までの密度に対応することが好ましい。
【００５２】
半導体部材を製造するための本発明に係わる方法、ならびに対応のプロセス工学は、完全な一体的な製造工程の状況では、光を電気エネルギに変換するための工業用半導体部材のための完全な一体的な製造工程の状況の中に認められる。
【００５３】
この場合、重点は、ドーパント原子を注入するための温度処理工程と、ｐドープした半導体部材にｎドープ領域を作るための次の処理工程とにある。しかしながら、本発明は、このことに限定されない。他の半導体部材または他のドーピング（Dotierungen）も、前記順序および方法を用いて、有利に作ることができる。
【００５４】
本発明によって製造された半導体部材は、特に、半導体部材が少なくとも表面の部分で、比較的深く拡散された領域を有し、該拡散された領域は、比較して工業大量生産に関して非常に長くて、かつ、ドーパント原子を注入するための温度処理工程の中で、製造されることを特徴とする。
【００５５】
半導体部材のための熱プロセスにおいてドーパント原子を注入するための上記方法は、２つの好都合な適用を可能にする。
【００５６】
ｏ一方では、処理時間を短縮する必要なく、あるいは、ドーパント原子を注入するための熱処理のために設備の大きさを増大させる必要もなく、生産処理量を、現行の生産ラインにおいて、劇的に増大させることができる。同時に、改良された処理ユニットおよびより大きなプロセスウィンドウを達成することができる。
【００５７】
ｏ他方では、処理設備の長さをさほど増大させる必要なしに、または、処理費用を著しく増大させることなく、生産ラインの、同じかまたはより多い処理量であっても、ドーパント原子の注入の際の著しく長い処理時間を使用することが可能である。
【００５８】
本発明の本質的な特徴は、ドーパント原子を半導体部材に注入するための温度処理法である。この方法が、第１の部分プロセス工程では、まず、ドーパント源を、半導体部材の表面または表面の諸部分に付着させることが好ましい。
【００５９】
このことのためには、基本的には従来の技術から知られている種々の方法およびドーパント源が適切である。このことには、取り分け、リンドーパント源、例えば、リン酸、変換されたリン酸、ゾル−ゲルリン化合物、ＰＯＣｌ３、Ｐ含有ペースト、スパッタリングされたＰ化合物、例えば、Ｐ２Ｏ５、および他のリン化合物が適当である。これらは、種々の堆積法、例えば、凝縮、蒸着、ミスト分離、液滴状のスプレーコーティング、浸漬法、噴霧法、プリント法、記録法（Schreibverfahren）、またはスパッタリングによって、半導体部材の表面または表面の複数部分に塗布される。
【００６０】
ドーパント原子を含む層を製造するためにドーパント源を塗布する代わりに、ドーパント原子を、例えば、ドーパントのイオン注入によって、導入または注入することができる。
【００６１】
第２の部分プロセス工程では、かくして塗布されたドーパント源が、適切な温度処理工程で、変換される。この場合、ドーパント原子の注入のための処理温度までの温度の影響下で、ドーパント源の揮発性成分がドーパント源から或る程度除去され、かつ、ドーピング膜が半導体部材上に製造される。ドーパント源の変換中の時間・温度分布ならびにプロセス雰囲気は、この場合、結果的に生じるドープ層が、次の工程要件を満たし、かつ、そのために、最適化されているように、選択される。更に、この工程は、処理設備の中で実施される。この処理設備は、ドーパントのほかには、不純物を、特に金属性不純物を半導体部材に導入することはなく、あるいは、不純物によって半導体部材の表面を汚染しない。ドーパント源を適切なドープ層に変換する最中に、加熱勾配、最大温度、冷却勾配、プロセスガスの雰囲気、プロセスガス制御および排気制御が、結果的に生じるドープ膜が十分に均質であって、不純物を含まず、かつ、望ましくない凝縮または凝縮液滴を半導体部材に生じさせることなく、温度影響下で、ドーパント源の揮発性成分が、処理室から適切に除去されるように、デザインされる。
【００６２】
この部分工程では、ドーパント源で覆われた表面が、工程中に、半導体部材のための輸送システムまたはキャリア材料と接触していないことが好ましい。
【００６３】
第３の部分プロセス工程では、大面積の半導体部材が、スタックとして、上下にまたは横に設けられる。かくして、非常に多くの半導体部材が、比較的少ない嵩かつ少ないベース面（支持面）に設けられる。従って、半導体部材の表面の合計が、スタック配置物のベース面の倍数である。従って、ドーパント原子を比較的少ない処理ベース面に注入（拡散）するための適切な熱的処理炉において、時間当たり非常に多い個数が処理される。このことは、ドーパント原子を注入するための連続処理炉の中で、および、積み込まれまたは積み降ろされる、この目的のための（閉じられた）処理室の中で実行される。
【００６４】
この場合、スタックの両端、従って端面は、カバープレートによって覆われていてもよい。その目的は、不純物が浸入することを阻止するためである。カバープレートは、スタックの安定化のためにも用いられる。
【００６５】
コンパクトに半導体部材を配置すること（これらの半導体部材の、従来の技術では必要な大きな断続的な間隔の代わりに）によって、非常に長い処理時間および高い処理量が、許容可能な処理時間と、許容可能な生産所要面積要件と、許容可能な処理設備コストと一致する。
【００６６】
方法は、前の部分プロセス工程でドーパント源を適切に変換する際に、追加的に、半導体部材と、半導体部材の表面とのための汚染防止を引き起こす。デバイスの表面が直に積み重なっていることによって、これらの表面は、炉の材料との接触による汚染に対し、あるいは、気相からこれらの表面への不純物の輸送に対し最も広く保護される。追加的な保護は、ドーパント原子の注入中に半導体部材の内部から不純物を収集することができ、かつ外部からの不純物の、半導体部材への浸入を阻止する、表面上のドーパント層によって、生じる。
【００６７】
従って、半導体材料中の欠陥および不純物が、この熱処理工程によって最小限に抑えることができるように、ドーパント原子を注入するための処理時間および処理温度ならびに対応の加熱勾配および冷却勾配を、非常に広い領域における各々の半導体材料に適合させることが可能である。
【００６８】
特に提案されていることは、実際の意味では本発明の第２の重要なプロセス工程である、第３の部分プロセス工程と前に呼んだプロセス工程で、最終的なドーパントプロファイルとも呼ばれる第２のドーパントプロファイルが形成されることである。但し、場合によっては必要な更なる温度処理工程、または、特に不純物を除去するためのエッチング工程によるドーパントプロファイルの変化を無視する場合に限る。スタックの状態で配置された半導体部材の温度処理は、１０から２０分ないし２４時間の時間に亘ってなされることは好ましい。この時間の間に、半導体部材は、多結晶シリコンの場合に好ましくは８００℃〜１０００℃の範囲にある温度で、保持される。この場合、時間は、保持時間である。しかしながら、一般的には言えることは、第２の主なプロセス工程、従って、スタック状態の半導体部材の熱処理が、Ｔ＝８００℃ないしＴ＜Ｔ５（Ｔ５＝半導体部材の材料の溶融温度）の温度範囲で、時間ｔ（０＜ｔ≦２４時間）に亘って実行されることである。
【００６９】
際立った独自発明的な実施の形態では、望ましい第２のドーパントプロファイルの形成後に、半導体部材のドープされた表面領域が局所的に除去されることが提案される。このことは、特に、エッチングまたは酸化によってなされる。この処置によって保証されることは、除去されない領域では、高いドーパント濃度があって、その結果、必要な程度で、前面コンタクトとの電気的な接触がなされることができるということである。
【００７０】
しかしながら、除去は、必ずしも物理的になされる必要はない。表面領域での変換、例えば酸化は同じ作用を有する。
【００７１】
電気エネルギに直接に変換される放射線に晒される、表面でドーパント濃度が減じられた領域は、低い欠陥濃度を有する。何故ならば、欠陥、例えば金属不純物は、温度処理によるドーパントの注入中に、実質的に、高濃度の領域にのみ、導入されるからである。更に、ドープされた領域の除去も、より低いドーパント濃度をもたらす。何故ならば、ドーパントも、半導体中の欠陥と見なされるからである。低い不純物濃度の故に、望ましくない再結合も減じられる。
【００７２】
換言すれば、光を電気エネルギに変換するための半導体部材におけるエミッタ層は、選択的に部分的に除去されまたはバックエッチングされる。半導体材料が除去された領域は、通常、エネルギ変換のために用いられ、除去されなかった表面を有する残りの領域には、前面コンタクトとの接触がなされ得る。前述のように、このことに対しては、高密度のドーパント原子が望ましい。
【００７３】
更に、半導体部材によって変換される放射線が入射する領域において不純物が表面の選択的除去によって除去されるという利点が生じる。
【００７４】
表面領域の除去にもかかわらず、光を電気エネルギに変換するための対応の半導体部材の効率は、酷い悪影響を受けない。何故ならば、本発明に係わる教示に基づき、ドーパントプロファイル、従って、表面から注入されたドーパント原子を有する領域が、半導体材料中に十分に深く延びているからである。
【００７５】
従って、第４の部分プロセス工程または複数の必要な部分プロセス工程では、事前に拡散された領域の特定の区域を適切に除去することが可能である。この目的のためには、エッチング法または酸化法または溶発法あるいはこれらの方法の組み合わせが適切である。これらの方法は、半導体部材の前もってドープされた部分の領域を適切に酸化および／またはエッチング除去および／または溶発する。これらの領域は、半導体における非常に高いドーパント濃度を有する領域、従ってまた好ましくは不純物が濃縮されてなる領域である。これらの領域はドーパント源と共に、少なくとも主に光を受ける箇所で比較的低いドーパント濃度を有するエミッタ領域が残るように、再現可能に均質にまたは選択的にエッチング除去される。
【００７６】
ドープされた表面領域を除去するために、蒸発、特にレーザ溶発も適切である。
【００７７】
エミッタにおけるドーパント表面濃度ｃは、例えば、一連の工程の最後に、例えばリンの注入中に、５×１０１６ないし５×１０２０原子／ｃｍ３の範囲で、好ましくは１０１８ないし５×１０１９原子／ｃｍ３の範囲にあることが意図される。エミッタの浸入深さ、すなわち、表面からのｐｎ接合の深さは、比較的深く延びており、かつ、光を電気エネルギに変換する典型的な工業的な半導体部材の場合よりも大きいことが好ましい。該半導体部材の場合には、エミッタ深さは、０．３μｍないし０．５μｍである。本発明によれば、エミッタ深さは、１μｍ〜１０μｍである。該エミッタ深さは、エミッタにおける著しく低いＰ表面濃度にもかかわらず、エミッタの十分な導電性を可能にする。ここでいう少なくとも１μｍという深さは、例えば物理的な除去によってであれ酸化によってであれ、エミッタの選択的な除去がなされることのない、半導体部材の表面に関する。エミッタ層の領域が予め除去されている領域では、エミッタ層の有効な深さは、特に基材としてのシリコンで作られた半導体部材の場合では、好ましくは０．３μｍ〜９．７μｍの範囲まで延びている。この記述において、エミッタ層の厚さが少なくとも０．３μｍであることが意図されることが前提とされる。
【００７８】
夫々に除去された層の厚さは、好ましくは、０＜ｄ≦０．３μｍであり、しかも、前記の他のパラメータに係わらない。残りのエミッタ厚さが、≧０．３μｍであることは好ましい。
【００７９】
本発明が、シリコンの多結晶基板を含む半導体部材に限定されないことは明らかである。むしろ、単結晶材料、例えばシリコンも用いることができる。この場合、一時的なドーパントプロファイルを形成するために、例えば約１０分の時間で、約１１００℃の温度で熱処理を行なうことができる。この場合、約２μｍまでのドーパントの有効な浸入深さが形成される。スタックの状態に設けられた半導体部材の熱処理の終了後に、従って、第２の熱処理工程後に、有効な深さは、５μｍ以上まで延びている。１０１８ないし１０１９原子／ｃｍ３の範囲の表面ドーパント濃度を、半導体部材の製造後の最終的な表面濃度として得ることが好ましい。
【００８０】
当然ながら、これらの数値すべては、例として挙げてあるのであって、このことによって、本発明に係わる教示は限定されない。
【００８１】
更に、一時的なドーパントプロファイルの形成のために挙げられた時間が、加熱および冷却を基本的に含むことを述べておく。
【００８２】
低いドーパント濃度を有するエミッタの利点は、エミッタ領域における光の吸収によって発生される電荷キャリアについてのより高い少数電荷キャリアの寿命である。低いドーパント濃度を有するかような表面上に可能な改良された表面パッシベーションと共に、変換可能な太陽光スペクトルの短波長成分に関する改良された光収率を有する半導体部材が製造され得る。しかし、中波長のおよび長波長の光成分に関しても、改良された光収率が期待される。何故ならば、低いドーパント濃度によって、エミッタ領域における太陽光スペクトルのこれらの成分の寄生吸収が減じられ、従って、これらの光成分が、より完全に半導体部材の体積に浸入し、そこで、少数電荷キャリアの発生の増加に寄与することができるからである。更に、有効な不純物の比較的低い温度でのドーパント原子の注入のための通常より長い処理によって、半導体部材の内部からの有効な不純物を、まず、エミッタの高度にドープされた領域において濃縮すること、かつ続いて、必要な場合には、エミッタのこれらの領域と共に、エッチング除去しまたは変換することが可能である。従来の技術によっては、これらの利点すべてが提供されない。
【００８３】
あるいは、先に述べた低いＰ表面濃度および高い浸入深さを有する有利なエミッタを、ドーパント源の変換の部分処理工程後にドープ層を半導体表面から除去し、そしてこの時点まで既に半導体の中へ組み込まれたドーパントのみを、ドーパントの注入のための次のスタック工程において、より深く注入することによっても、製造することができる。
【００８４】
本発明によれば、選択的にエミッタ層を除去する可能性がある。変換を含む、エミッタ領域の部分的除去が行なわれない領域は、高いドーパント表面濃度を有し、かつ、非常に深くに拡散されている。これらの領域を、低い接触抵抗をもって、接触させることができる。太陽光を電気エネルギに変換することが意図さされるエミッタの残りの領域は、実質的により低いドーパント濃度、しかし比較的深いドーパント浸入深さを有するエミッタを選択的に具備する。それ故に、使用可能な太陽光スペクトルの短波長成分のより良い収率が可能とされる。本発明によれば、ウェハスタックにドーパントを実際に注入した後に対応の選択的なエミッタを製造するために、光子を電気エネルギに変換するための半導体部材の受光側のためのマスキング工程を用いることが好ましい。このマスキング工程は、工程順序で後で接触される領域を少なくとも部分的にまたは完全にマスクし、かつ、他のエミッタ領域のバックエッチングの際にも、変えない。
【００８５】
非常に高いドーパント表面濃度を有するエミッタに対し、低い接触抵抗を有する良好なコンタクトを製造することは、基本的に簡単である。選択的なエミッタを接触させる際の問題は、通常、ドーパントが熱処理中にスタックにおいて深く注入されてなる領域および複数の金属コンタクトを、低いドーパント表面濃度を有する選択的なエミッタのより弱くドープされた領域が金属コンタクトによって接触されないように、互いに、大量生産法で再現可能に重なり合って整列することにある。通常は、重なり合うように適切には整列されていないこのような領域が、最大限に達成可能な効率を劇的に下げるかなりの危険性をはらんでいる。何故ならば、僅かな浸入深さを有する弱くドープされたエミッタを接触させる間に、ｐｎ接合における不純物による再結合損失、およびいくつかの場合には短絡路さえ生じるからである。
【００８６】
本発明に係わる、深いが、しかし低いドーパント表面濃度を有するエミッタにおいて、この確率は、しかしながら、著しく減じられる。何故ならば、低いドーパント表面濃度を有し、しかしながらドーパントプロファイルの比較的深い浸入深さを依然として有するエミッタ領域では、金属コンタクトが、金属ペーストで製造されるときは、接触されるべき高度にドープされたエミッタ領域と比較して、エミッタの損傷がほとんど生じず、エミッタの深い設計の故に、不純物が半導体の接合部に達しないからである。従って、かように製造された選択的なエミッタは、金属ペーストの接触領域に対し高いドーパント表面濃度を有するエミッタ領域を完全に整列させることに対し、著しく不感となる。従って、複数の領域同士を整列させる際の偏りおよび不正確さを許容する比較的大きなプロセスウィンドウが生じる。
【００８７】
半導体部材の表面から始まるドーパント原子の注入の際の、本発明により提案される工程順序を実行することができるために、以下に記載の設備技術を用いることができる。かような設備技術は、独自発明的な内容を有し、ドーパント原子を注入するための本発明に係わる工程から分離して、用いられる。従って、設備の特徴が、以下に、本発明に係わる方法との関連で述べられるとしても、設備の特徴を、単独で発明的であると見なすことができる。
【００８８】
本発明に係わる半導体部材を製造するために、種々の生産設備が必要である。この場合、部分プロセス工程のために、例えば、ドーパント源を塗布すること、および、ドーパント源を、１つのまたは複数のドーパントを含む適切なドープ膜または酸化層膜に適切に変換することのために、既に従来の技術に属する種々の生産設備が用いられる。しかしながら、設備技術、および、大面積の半導体部材からなるスタックを形成するための関連のプロセスエンジニアリングが、本発明の意味で、重要である。半導体部材は、非常に少ない体積に基づき、スタックに入れられた大面積の個別の半導体部材の表面の非常に高い合計を可能にする。これらのプロセスおよび関連の設備技術は、半導体部材が、先行の工程から、損傷なしに受け取られ、かつ、詰め込まれてスタックを形成し、このスタックが、適切な取扱い技術によって、ドーパント原子を半導体部材に注入するための熱的なシステムへ、できる限り損傷なしに入れられ、かつ、再度取り出されることを特徴とする。更に、このことに含まれる設備技術は、大面積の半導体部材を、半導体部材を損傷することなく、スタック配置物から再度個別化する。
【００８９】
スタック配置物を形成するために、適切な補助手段が用いられる。該補助手段は、かくして形成されたスタック配置物が、配置物が取り扱われることができ、半導体部材同士の相対運動が生じないように、再現可能に作られることを保証する。更に、スタック配置物の形状は、ドーパント原子を半導体部材に注入するための実際の製造プロセス中に、半導体部材同士の重大な移動が生じないし、表面の損傷または汚染が生じないことができ、および、この高温工程終了後に、半導体部材を損傷することなく、スタック配置物が再度分離され、あるいは、半導体部材が、所望のサイクル時間および正確な位置で、個別のデバイスとして、再度、最近の生産設備に供給されることができるようでなければならない。
【００９０】
取扱い設備のためには、ウェハを、損傷の少ない把持機構によって取り上げ、かつ、正確な位置で積み重ねることができる種々の自動的な取扱いシステムと、半導体部材を、自動的にコンベヤを介して所望のスタック形態へ互いに整列させる輸送路とが適切である。この場合に重要であるのは、半導体部材の表面を損なわず、引っかき傷をつけず、または汚染しないことである。自動的な把持装置または他の知られた分離機構をも用いることができる。その目的は、大面積の半導体部材を、ドーパント原子の注入後に、スタック配置物から再度個別化するためである。この場合でも、表面の損傷は全然生じない。
【００９１】
半導体部材のスタック状の詰め込まれた物の形状を、この構造物の、ドーパント原子を注入するため適切な炉への搬送または積む込みの最中に、この炉の中の搬送の最中に、または最も近い設備へ積み下ろしおよび搬送の最中に、安定化するために、および、その時々に外側の大面積の半導体部材を、配列に従えば、最上のおよび最下の半導体部材、または最前部のまたは最後部の半導体部材を保護するために、スタック状の配置物を個別に搬送することできるために用いる形状付与型のまたは形状安定性の部材を使用することは好都合であり、かつ本発明の趣旨に適っている。このことは、最も簡単な場合には、大面積の半導体部材の、垂直方向に重なり合って積層された配置物の上方および下方にあるプレートである。しかしながら、同様に、スタック状の配置物のためにハウジング（搬送ボックス）を用いることができる。この場合、例えば、大面積の、比較的薄い半導体部材を、特に垂直に縁に接して相並んで置かれているように設けることも可能である。スタックを安定化することが意図される搬送補助手段の選択にとっては、半導体部材の中にまたは半導体部材の表面に望ましくない不純物が生じないことに寄与する必要がある材料選択が重大である。更に、搬送補助手段は、ドーパント源からのドーパントを半導体部材の表面に注入する最中に、半導体部材上の温度の均等に悪影響を与えてはならず、むしろ、温度の均等を改良することが意図される。特に、大面積の半導体部材が、ドーパント原子を注入するための温度処理中に、搬送補助手段にもかかわらず、実質的に同一の温度・時間曲線を示すことが、保証されていなくてはならない。従って、材料の選択は、各々の種類の半導体部材にドーパント原子を注入するための超清浄な熱処理と相溶性がある材料に限定される。この目的のためには、Ｓｉ半導体部材の場合には、純粋な材料、例えば、ＳｉＣ、Ａｌ２Ｏ３、石英または半導体材料、例えば、シリコンが適切である。デザインは、温度の均質性についての要求、およびスタック配置物の損傷のない搬送についての要求に適合されねばならない。特に、処理される半導体部材と同じタイプの高純度な半導体部材が、搬送補助手段のために用いられるとき、異なった熱膨張係数によるスタック配置物と搬送補助手段の構成要素との間にさほどの相対移動は生じない。更に、配置物を、自動取扱い技術によって取り扱うことが意図される。
【００９２】
大面積の半導体部材を有するスタック配置物を、連続高温処理炉の中で処理することが好ましい。１００個までの積み重なっている半導体部材の集積の場合には、適度な加熱勾配と、１０分より多い、特に６０分より多い、より長い時間とを用いてドーパント原子を注入するための典型的な工程の場合に、（または）、ドーパント原子を注入するための夫々に最大限の処理温度の場合に、温度の均等が、半導体部材が個々の物としてではなくスタック配置物において処理されるときに、むしろ改良されることが確認されることができた。更に、ドーパント原子を注入するためのこの処理段階で半導体部材の処理量を減じることなく、ドーパント原子を注入するための処理時間を延長することができた。反対に、著しく増える処理量および／または著しく増大する処理時間が可能であり、この場合、光を電気エネルギに変換するための、一連の処理工程の最後に製造される半導体部材の、その効率が、上昇し得ることが明らかになった。このことの原因は、一方では、ドーパント原子の注入の場合の増大した処理時間と、半導体において電気的に活性の不純物の最小化の場合の、処理時間の増大に結びついた利点とに帰される。他方では、配置物によって、炉内にある外部の不純物に対し内在的な保護が生じる。このことは、デバイスを搬送するための金網ベルトコンベヤを有し、かつ、ドーパント原子を半導体部材に注入するための、特に、炉装置、例えば連続高温炉の場合に当てはまり、しかしまた、炉内のウェハの搬送または構成要素によって、半導体プロセスにおける不純物をもたらすことができる他の炉のタイプの場合にも当てはまる。
【００９３】
しかしながら、理想的には、本発明の意味では、スタック配置物は、各々の超清浄な搬送補助手段によって、連続高温炉を通って搬送されるのであって、ドーパント原子を半導体部材に注入するためのこの炉の加熱された工程内部で、構成要素が汚染の危険性に晒されることはない。この場合、半導体部材のスタック配置物を搬送するための材料選択が、非常に限定されているので、好ましい炉の構造は、連続炉である。連続炉の処理室は、石英のトンネルによって、トンネルの周りにある加熱要素から、区切られている。この処理室を通る搬送は、例えば、持ち上げステップ移動搬送装置（Hub-Schreit-Foerdersystem）によって、なされることができる。この装置は、例えば、半導体工程のために適切な超清浄な材料(石英、ＳｉＣ、高純度のセラミック)からなるロッドまたはパイプを用いる。ロッドまたはパイプは、この場合、加熱された処理室全体を通って延びており、この処理室の外では、適当な支持手段上で、同期式に移動される。この場合、各々のスタック配置物は、関連の可能性のある搬送補助手段と共に、各々の時点で、少なくとも１つのロッドまたは２つのパイプによって支持される。これらのロッドまたはパイプは、所望の搬送方向に沿って、炉の内部を通って移動（ステップ移動）され、垂直移動（上昇移動）されることができる。ウェハのスタックが、炉の内部で、支持面上で、短時間沈殿しないときは、少なくとも２つの他のロッドまたはパイプが必要である。ロッドまたはパイプは、平行に、同様に同期式に移動されるほうがよい。このような装置によって、半導体部材のための各々の前進移動を、所望な搬送面で実行することが可能である。距離Ｘ１だけ所定の前進移動後に、ロッドまたはパイプを有する第２の装置が持ち上げられるのは、この装置が、搬送面の下方の面で、搬送方向とは反対方向に距離−Ｘ１だけ移動された後である。ロッドまたはパイプの２つの装置によって、搬送面に達したとき、各々のスタック配置物は、ロッドまたはパイプによって、スタック配置物の中心に対し対称的に支持され、かつ、ロッドまたはパイプを有する第１の装置は、再度降下されることができる。
【００９４】
次の段階では、スタック配置物は、半導体部材と共に、新たに、距離Ｘ１だけ前進移動され、他方、ロッドまたはパイプを有する第１の装置は、下降した面上で、−Ｘ１だけ戻される。道程の最後には、再度、ロッドまたはパイプを有する第１の装置は、スタックを、スタックの中心に対し対称的に、搬送面の高さにおいて引き受け、ロッドまたはパイプを有する第２の装置は降下される。この持ち上げステップ移動原理（Hub-Schreitprinzip）を用いて、半導体部材のスタック状の配置物を、一定の速度で、ほぼ連続的に、処理室を通って搬送することが可能である。
【００９５】
その代わりに、スタック配置物は、常にステップ移動後に、短時間、降下のために適切に取り付けられた支持面上で、降下され、他方、スタックを搬送する１つまたは複数のロッドまたはパイプは、搬送方向と反対方向に再度引っ込められる。
【００９６】
夫々半導体部材のスタック配置物と接触している搬送ロッドまたは搬送パイプは、配置物を汚染せず、スタック配置物へ相対移動しない。これらの支持手段が、夫々、炉の中で、比較的短い距離しか前進移動せず、その後、再度、元に搬送されることによって、これらの構成要素は、連続的に加熱される必要がなく、むしろ、ほぼ絶えず同一温度にある。このことは、スタック配置物の搬送の中に温度の均等を促進し、搬送機構のための寄生的な加熱力を大幅に回避する。この構造によって、炉の長さは、炉の内部の中に延びている超清浄なロッドまたはパイプの長さに限定されている。しかしながら、スタックを、半導体部材と共に、複数のトラック上で、並んで搬送することが可能であり、２００個またはそれより多い半導体部材を有するスタック配置物が、比較的小さなベース面（ディスク状の個々の半導体部材より大きくないか、または、または僅かに大きい）上で搬送されることができるので、数メートルの加熱された炉の長さ、および例えば１−２時間の範囲の処理時間を用いて、１時間当たり数千の半導体部材の典型的な処理量を達成することができる。
【００９７】
光を電気エネルギに変換するための半導体部材にドーパント原子を注入するために従来用いられてきた、金網ベルトコンベヤを備えた連続高温炉では、１秒当たりの、大面積の半導体部材の典型的な処理量の場合でさえ、１日までの、（ドーパント原子の注入のための最大限一定の温度での）処理時間を、炉の長さを増大させることなく、用いることができる。但し、スタック配置物が、十分な数の半導体部材（例えば〜３５０個）を有する場合に限る。従来、このような処理量のための典型的な処理時間は、約１０分である。
【００９８】
ドーパント原子を半導体部材に注入するための、いわゆる非連続的な高温炉も、使用することができる。高温炉では、スタック配置物が、積み込まれ、次に、処理は、大型の処理室の中で行なわれる。最後に、炉からスタック配置物が積み降ろされる。この目的のためには、例えば超清浄な室炉が適切である。
【００９９】
ドーパント原子を半導体部材に注入するための連続高温炉は、原理的には各々の半導体部材が同じ温度分布を通過し、加熱力は、ほぼ一定であるという利点を供する。
【０１００】
半導体部材のスタック状の配置物が処理されるとき、ドーパント原子を注入する際の長い処理時間を、数時間の範囲で可能にする前記方法の、他の利点は、ひずみおよび不規則な波形の表面を有する半導体材料、例えば、ＥＦＧシリコン（edge-defined film-fed growth）または他のいわゆるリボン状に引き出されたシリコン材料またはフィルムシリコン材料の波形が、長い熱処理によって、減じられ、従って平滑にされ、従って、先行の処理の熱応力が緩められまたは減じられることができることにある。このことに、独自発明的な思想が認められ、ドーパント原子を半導体部材に注入するための、本発明に係わるプロセス工程から分離される。
【０１０１】
複数の試みが、例えば、波形のＥＦＧ・Ｓｉ基板からなるスタックでは、個々のＳｉ基板の波形が減少されていることを示した。基板表面をシリコン配置物の中で相接してまたは重なり合って押圧する力も、役割を果たす。特に、水平状態で重なり合っている基板スタックの場合に、スタックに存在する基板の数と場合によっては上に位置している搬送補助手段構成要素とが重要である。従って、好ましくは、２００ないし３００までの半導体部材が、水平状態で重なり合って積層されてスタックを形成し、その上方には、半導体材料からなるプレートを有するほうがよい。このプレートは、スタックに重みをかけ、かつ構成部材のずり落ちを防止する。
【０１０２】
他の好ましい適用は、ドーパントを含む酸化物層が半導体部材表面上に形成されてなる第１の温度処理段階では、この酸化物層が除去され、それ故に、ドーパント原子をスタック配置物に注入するための次の温度処理段階で、（第１の温度処理段階で）既に予め半導体部材に入れられたドーパントのみが注入されることを提案する。従って、ドーパント源をスタック配置物に注入する最中に既にドーパントの表面濃度が、著しく減じられ、かつ、好都合として上記したように、ドーパントの浸入深さプロファイルが作られる。従って、例えば、半導体材料の部分を除去するエッチング工程なしに、ｃｍ３当たり１０１８〜１０２０Ｐ原子である、例えばリンのためのドーパント表面濃度が得られる。但し、非常に一層高いドーパント濃度を有するドーパント源が予め用いられたとしても、である。第１の温度処理段階後に、このドーパント濃度、例えば、＞＞１０２０Ｐ原子／ｃｍ３のドーパント濃度が、半導体部材に注入された。シリコン半導体部材の場合のドーパント源の、または、いわゆるドーパント・ケイ酸ガラスの除去は、好ましくは、フッ化水素酸（ＨＦ）の中で、または、フッ素イオンを放出することができるフッ素化合物を含む化学液の中で、または蒸気処理法で行なわれる。この目的のためには、特に、半導体部材を湿式化学的に処理するためのローラ搬送手段を有する連続式の一環処理設備が適切である。
【０１０３】
ここに記載した教示の他の好ましい変形例は、光を電気エネルギに変換するための平らな半導体部材（太陽電池）の受光側のみならず、反対側にも、ドーパント源を付着させることである。その目的は、そこから、続いて、ドーパントを半導体部材に注入することができるためである。従って、特に、多結晶性の半導体部材、例えば、多結晶シリコンまたはリボン状に引き出されたシリコン（ＥＦＧ、ひも状リボン、ＲＧＳほか）の場合には、半導体部材中の不純物を、ドーパントの注入中に、拡散源を有するすべての表面から効果的に集め、従って、無害化することができる。従って、半導体部材中の不純物の除去の確率は、著しく高くなる。この場合、表面からのドーパントの注入後に、複数の次のプロセス工程の１で、半導体部材の、かくしてドープされた領域を、部分的にまたは全面的に再度除去することは、役立つかもしれない。このことが必要なのは、例えば、光を電気エネルギに変換するための半導体部材の受光側が、最終的に、反対側とは異なったドーピングを得ることが意図されるが、まず、半導体部材から不純物をより効果的に除去するために、両側で、同一のドーパントが注入されたときである。
【０１０４】
このこととは別に、スタックの密度は、必要な場合に、半導体部材の密度とほぼ同じであることができる。従って、所望の平滑を達成すべく、半導体部材の平らな積み重ねが保証されている。換言すれば、ディスク状の半導体部材がシリコン製の半導体部材であるときは、スタックの密度は、約２．３ｇ／ｃｍ３であってもよい。
【０１０５】
例えば、ＥＦＧ法により製造された半導体部材が積層されるとき、スタックの密度は、好ましくは、ウェハ材料の密度のほぼ０．５ないし０．２倍に対応するほうがよい。このことによって、現存の波形にもかかわらず、ウェハが壊れないことが保証されている。しかしながら、同時に、ウェハの、スタックの状態でなされる温度処理に基づき、波形の減少すなわち平滑が生じる。
【０１０６】
ドーパントを注入するための、および、波形の、リボン状に引き出された多結晶性のシリコン半導体部材（例えば，ＥＦＧ−Ｓｉ）を平滑にするための適用のほかに、他の温度処理法が適切である。該温度処理法では、半導体部材のスタック配置物が、かなりの利点を供する。何故ならば、かくして、非常に長い処理時間が用いられることができ、適切な温度処理装置と、処理室における積層された半導体部材の適切な数および圧縮との場合に、にもかかわらず、半導体部材の高い処理量が、達成されることができるからである。従って、従来では経済的には想像できない長い温度処理段階が、太陽光を電気エネルギに変換するための半導体部材の工業的大量生産にとって有利となる。
【０１０７】
このような温度処理段階は、例えば、半導体部材が、８００℃〜１１００℃の典型的な処理温度でのドーパント原子の注入後に、約５００℃〜８００℃の他の温度処理に供する方法である。この温度範囲では、既に注入されたドーパント原子が、半導体部材に更には打ち込まれない。しかしながら、文献（M.Rino et al., Proc. 23rd EPVSEC, p1014(2008)）;(T. Buonassisi et al. NREL Workshop on Crystalline Si Solar Cells and Modules(2007))から公知であるのは、かような追加の熱処理段階が、汚染されたかまたは結晶欠損を有する半導体部材の材質の改良（小数電荷キャリアの高くなる寿命）をもたらすことである。この場合、文献からは、同様に、長い処理時間が好都合であることが公知である.
更に、文献（B. Sopori; Dehili, India, November 1999, NREL/CP-520-27524 ”Impurities and Defects in Photovoltaicices…）から公知であるように、非常に長い温度処理（１〜２日まで）によって、比較的適度な温度で達成することができるのは、半導体部材に析出クラスタとして存在する不純物が、析出クラスタから分離し、中間の不純物として半導体の中で移動可能であり、半導体部材の表面において、ドーパントの濃縮によって集められ、あるいは、次の処理段階、例えばエッチングで、除去されることである。適度な温度は、この場合、典型的な温どの下の温度である、典型的な温度は、光を電気エネルギの変換するための半導体部材の工業製造において、以下のために、すなわち、ドーパント原子を、表面領域に付着されたドーパント源から、この温度処理によって半導体部材に注入するために、用いられる。
【０１０８】
半導体部材のスタック状の配置物における、高温処理段階のための他の好都合な適用例は、同様に既に文献(K. Hartmann et al., Appl. Phys. Lett. 93, 122108(2008))に記載された方法である。この方法では、半導体部材、例えば多結晶シリコンウェハまたはリボン状に引き上げられたＳｉウェハが、半導体部材の製造後（結晶化およびウェハ切断）に、（典型的には、１１００℃と半導体部材の溶融点との間の温度で）、更なる高温処理工程に供される。その目的は、結晶学的欠陥、例えば転位線を著しく減らすためである。ここでも、長い処理時間および高い処理量は、工業的に適用可能な方法を開発するために、好都合かつ不可避である。並行して、１０００℃より著しく高いかような温度ならびに長い処理時間の場合に、半導体部材における熱的ひずみが直されまたは著しく減じられる。これに並列して、リボン状に引き上げられた多結晶シリコン材料（例えばＥＦＧ）の場合に通常である波形の表面を、スタック処理によって、ほぼ全く平らにすることができる。このことは、光を電気エネルギに変換するための半導体部材のための他の処理連鎖において、かなりの処理上の利点を供する。このことによって、半導体部材のための後続工程における破損率は、著しく減少することができる。
【０１０９】
スタック状の配置物における光を電気エネルギに変換するための部分的に製造された半導体部材を処理するためのもう１つの他の実施の形態は、いわゆるフォーミングガス・アニール（ＦＧＡ）の実施である。この場合、焼成した金属コンタクトを既に有する半導体部材が、水素を含むガス雰囲気に晒される。通常は、この目的のために、不活性ガス、例えばチッソまたはアルゴンの、水素との混合物が用いられる。この場合、水素割合は、対応の処理温度では、空気がプロセス内部に入っても、混合物の爆発が生じないように、選択される。（例えば、ガラス成分を含むＡｇペースト、ＡｇおよびＡｌペーストまたはＡｌペーストから製造された）焼成または焼付された金属コンタクトは、該金属コンタクトの接触特性を、２５０℃〜４５０℃の温度で、約１０ないし１２０分の処理時間で、改良する（Gunnar Schubert, Dissertation, Universitaet Konstanz (2006)） “Thick Film Metallisation of Crystalline Silicon Solar Cells Mechanisms Models, Applications”を参照)。より長い温度処理が必要であるので、ここでも、太陽電池をコンパクトな配置物（スタック）で処理することは好都合である。処理は、閉じた炉の中で実行されることができる。該炉のなかでは、処理雰囲気が、（開いた炉よりも容易に制御されることができる。しかし、原理的には、ここでも、内部に適切に適合されたガス制御を有する連続炉が、このためには適切である。フォーミングガスの雰囲気の中でかくして実行された温度処理工程は、光を電気エネルギに変換するための半導体部材の電流・電圧特性曲線における曲線因子を著しく改善する。このことに伴って現われるのは、光の照射の下でのこれらの半導体部材によって達成可能な性能向上の改善である。特には、理想的には焼付または焼成さえた金属コンタクトが改善される。従って、光を電気エネルギに変換するための半導体部材の生産のためのより大きなプロセスウィンドウが、同時に生じる。
【０１１０】
本発明の複数の他の詳細、利点および特徴は、複数の請求項と、これらの請求項から読み取れる、単独および／または組合せで生じる複数の特徴とからのみならず、図面から見て取れる複数の好ましい実施の形態の以下の記述からも明らかである。
【図面の簡単な説明】
【０１１１】
【図１】半導体部材の原理図を示す。
【図２】ドーパントプロファイルの原理図を示す。
【図３】工程順序の原理図を示す。
【０１１２】
これらの図を参照して、半導体部材１０にドーパントプロファイルを形成するための本発明に係わる方法を、全く原理的に説明する。この半導体部材では、入射する電磁放射線が電気エネルギに変換される。半導体部材１０は、実施の形態では、ｐ型の基板１２と、裏面コンタクト１４と、前面コンタクト１６と、ｎ型エミッタ１８とを有する。このことによって、ｐｎ接合が形成され、そのｐｎ接合は、入射光によって発生される自由電荷キャリアをそれらがコンタクト１４、１６に達することができるように分離するために、電界を発生する。
【０１１３】
裏面コンタクト１４の領域には、更に、背面電界として作用する層２０が形成されていてもよい。しかしながら、この点では、光を電気エネルギに変換するための半導体部材の十分に知られた構造を参照されたい。
【０１１４】
本発明によれば、エミッタ１８を形成するために、好ましくは既知の対応の半導体部材よりも深いドーパントプロファイルが形成されるように、多段階製造工程が行われる。このことは、図２に示すように、原理的に明らかにされる。図２には、製造されるエミッタ１８に関するドーパント濃度に対するエミッタの深さが示されている。実施の形態では、ドーパント原子はリン原子である。曲線２２は、リン濃度、すなわち光ビームを電気エネルギに変換するための通常の半導体部材を特徴づけるドーパントプロファイルを示す。
【０１１５】
曲線２２から読み取れるドーパント深さプロファイルは、従来の技術で実行された多結晶シリコンの通常の熱処理の場合、８７０℃〜９００℃の温度処理で、１０分〜１５分の時間で達成される。この場合、加熱および冷却も含まれている。
【０１１６】
本発明に係わる教示によって、半導体部材へのリン原子の浸入深さが増大される。その結果、１．６μｍ以上の有効な浸入深さが存在し得る。本発明に係わる方法で達成可能である対応の濃度分布は、図２の曲線２４によって示される。このかなり深い浸入は、２段階熱プロセスにより生じる。この場合、第１のプロセス工程では、時間的に一時的なドーパント深さプロファイルが、５００℃〜１０００℃の処理温度で作られる。このドーパント深さプロファイルは、表面に近い基板層では、典型的な特性を有する。一時的なドーパントプロファイルを形成するために、基板の表面上に、ドーパント源を付着することができる。その代わりに、例えばイオン注入またはスパッタリングによって、ドーパント原子を基板に適用し、または基板に注入するという可能性もある。一時的なまたは第１のドーパントプロファイルの例には、図２で、参照符号「２３」が付されている。
【０１１７】
一時的な第１のドーパントプロファイルを作るための熱処理は、基板が多結晶シリコンからなるとき、５００℃〜９２０℃の範囲の温度でなされるほうがよい。この場合、半導体部材は、個別に、すなわち分離して、あるいは互いに間隔をあけて熱処理に供される。対応の事前処理された半導体部材は、次に、図３に示すように、積み重ねられて、スタック２６が形成され、続いて、熱処理炉２８の中を搬送される。実施の形態では、このことは垂直になされる。但し、このことによって、本発明に係わる教示は限定されない。炉２８中の搬送中にスタック２６、従ってまた半導体部材１０は、時間ｔに亘って、温度Ｔで保持され、但し、ｔは、１０分から２０分ないし２４時間であり、Ｔは、８００℃より上ないし半導体材料の溶融温度より下の温度であり、特に８００℃〜１０００℃である。炉２８の内部には、低酸素のプロセス雰囲気が支配的であり得る。このプロセス雰囲気の中では、特に、１００ｐｐｍより少ない、好ましくは１０ｐｐｍより少ない酸素が含まれ得る。加熱時間は、１分〜５分であり得る。冷却は、約５００℃の温度までで、好ましくは、制御されたプロセス雰囲気を有する炉の中でなされる。続いて、空気中で冷却を行うことができる。次に、半導体部材１０が個別化される。
【０１１８】
対応の２段階の熱処理工程によって、ドーパント濃度が生じる。このドーパント濃度は、原理的には図２から見て取られ、このドーパント濃度には、参照符号２４が付されている。
【０１１９】
曲線２４は、シリコン製の多結晶半導体基板におけるドーパント濃度変化に対応する。この半導体基板は、４時間の時間に亘って、９００℃の温度に供された。
【０１２０】
本発明に係わる教示では、今や、原理的に図１から見て取れるいわゆる選択的なエミッタ１８を形成することが可能である。選択的なエミッタ１８は、互いにずれて延びている第１および第２の領域２８、３０を有する。かくして、第１の領域２８は、第２の部分領域に対し後退している。第１の部分領域２８は、エミッタ１８の表面領域が除去、例えばエッチング除去または蒸発除去されることによって作られ、第２の領域３０の上面と、第１の領域２８の上面との間の間隔は、例えば０．４μｍないし１．２μｍであり得る。このこととは別に、ｐｎ接合が第１の部分領域２８の表面に対し十分な間隔で延びている。更に、エミッタ１８は、図２から同様に見て取れるように、著しく低い表面濃度にもかかわらず、十分な導電性を有する。
【０１２１】
第１の部分領域２８を形成するために、エミッタ１８の表面領域を除去することは、そこに集められた不純物が除去され、従って、再結合率が減じられるという利点を有する。これに対し、第２の部分領域３０は、その表面に、高いドーパント濃度を有する。それ故に、前面コンタクト１６の材料との容易な接触が可能である。
【０１２２】
第１の部分領域２８の表面１２には、ドーパント濃度が、理想的には、約５×１０１８ないし１０１９Ｐ原子／ｃｍ３であるべきである。
【０１２３】
半導体部材の波形の減少または平滑化のみを行なうことが意図されるときは、あるいは、ドーパントプロファイルが強制的に形成されることなく、結晶の欠陥、例えば転位線の減少を達成することが意図されるとき、本発明によれば、スタックの半導体部材が、前述した第２の熱処理工程に応じて熱処理に供されることが提案される。しかしながら、温度または保持時間を、半導体部材の材料および半導体部材の製造に適合させることができる。例えば提案されていることは、多結晶シリコンからなり、かつ、特にＥＦＧ法で製造された半導体部材が、スタックに設けられており、ｔＷの時間に亘って、ＴＷの温度で熱処理され、但し、２時間≦ｔＷ≦４時間であり、特に８５０℃≦ＴＷ≦９５０℃であることである。しかしながら、この熱処理段階に続いてはじめて、ドーパント原子の注入がなされるとき、半導体部材の溶融点より下までの非常に高い処理温度が、有効な適用において考えられる。しかしながら、このとき、適応された冷却速度（例えば、１時間当たり５°Ｋ〜５０°Ｋ）を選択すべきである。
なお、出願当初の特許請求の範囲の記載事項を、そのまま付記しておく。
［１］
ディスク状のまたはウェハ状の半導体部材の表面から始まるドーパントプロファイルを、ドーパント原子を前記半導体部材に導入することによって形成するための方法であって、
まず、前記半導体部材において、一時的な第１のドーパントプロファイルを形成するために、前記表面の少なくとも１つの領域の上または中に、少なくとも１種のドーパントを含む層を形成すること、
対応する層を有する複数の半導体部材を積み重ね、かつ、スタックを形成するために、積層すること、および、
次に、前記スタックを、各々の半導体部材において前記第１のドーパントプロファイルに比較して大きな深さを有する第２のドーパントプロファイルを形成するために、熱処理に供することを特徴とする方法。
［２］
前記層を、ドーパント原子を含む酸化膜層の形成によって、またはドーパント原子のイオン注入もしくはスパッタリングによって、形成することを特徴とする［１］に記載の方法。
［３］
前記複数の半導体部材を配置してスタックを形成する前に、各々の半導体部材を熱処理して、前記酸化膜層に存在する揮発性成分を除去しまたは実質的に除去し、あるいは変換しまたは実質的に変換することを特徴とする［１］または［２］に記載の方法。
［４］
前記酸化膜層を形成するために、まず、液状のドーパント源を、前記半導体部材に付着することを特徴とする［２］または［３］に記載の方法。
［５］
前記液状のドーパント源を、吹き付け、噴霧、アトマイジング、後続の凝縮を伴う蒸発によって、または浸漬法によって、前記半導体部材に塗布することを特徴とする［１］ないし［４］のいずれか１つに記載の方法。
［６］
前記液状のドーパント源を、搬送手段、例えばローラによって、前記半導体部材上に塗布することを特徴とする［１］ないし［５］のいずれか１つに記載の方法。
［７］
液状のドーパント源として、リン含有溶液、変換されたリン酸溶液および／またはリン含有溶液、例えば、ゾル・ゲル溶液および／またはリンを含むペーストを使用することを特徴とする［１］ないし［６］のいずれか１つに記載の方法。
［８］
液状のドーパント源として、ホウ素含有溶液、例えば、ゾル・ゲル溶液またはペーストを使用することを特徴とする［１］ないし［７］のいずれか１つに記載の方法。
［９］
前記半導体部材のための基板として、シリコン、特に多結晶シリコン、または、特に、ＥＦＧ法で製造されたシリコンを使用することを特徴とする［１］ないし［８］のいずれか１つに記載の方法。
［１０］
前記酸化膜層を温度Ｔ１で形成し、かつ、前記第２のまたは最終的なドーパントプロファイルを温度Ｔ２で形成し、但し、温度Ｔ１≦Ｔ２、特にＴ２−１００℃≦Ｔ１≦Ｔ２＋１００℃であることを特徴とする少なくとも［９］に記載の方法。
［１１］
前記酸化膜層を、温度Ｔ１＞５００℃、特にＴ１＞７００℃、好ましくは８００℃＜Ｔ１≦１１００℃で形成することを特徴とする［１］ないし［１０］のいずれか１つに記載の方法。
［１２］
多結晶Ｓｉ材料からなる半導体部材では、前記酸化膜層を温度Ｔ１で形成し、但し、５００℃＜Ｔ１≦９２０℃、好ましくは８００℃＜Ｔ１≦９２０℃であることを特徴とする［１］ないし［１１］のいずれか１つに記載の方法。
［１３］
前記スタックの形態の前記複数の半導体部材を、これらの半導体部材が実質的に平らに積み重なるように、互いに配置することを特徴とする［１］ないし［１２］のいずれか１つに記載の方法。
［１４］
前記複数の半導体部材を、前記スタックを形成するために、センタリング・ハウジングの中に入れることを特徴とする［１］ないし［１３］のいずれか１つに記載の方法。
［１５］
前記複数の半導体部材を積層する際に、積み重ねられる半導体部材を、自重によって、既に積層された複数の半導体部材上に積み重ねることを特徴とする［１］ないし［１４］のいずれか１つに記載の方法。
［１６］
前記複数の半導体部材を、前記形成されるスタックが水平線に対し傾斜して延びており、かつ、積層される前記複数の半導体部材が、積み重ねのために位置決め補助手段に沿って運ばれるように、積層することを特徴とする［１］ないし［１５］のいずれか１つに記載の方法。
［１７］
スタックとして積層された前記複数の半導体部材を、最終的なドーパントプロファイルを形成するために、バッチ式に、熱処理に供することを特徴とする［１］ないし［１６］のいずれか１つに記載の方法。
［１８］
前記スタックとして積層された前記複数の半導体部材を、前記最終的なまたは第２のドーパントプロファイルを形成するために連続的に熱処理に供することを特徴とする［１］ないし［１７］のいずれか１つに記載の方法。
［１９］
前記複数の半導体部材を積層する前に、前記ドーパント源を、前記半導体部材から除去することを特徴とする［１］ないし［１８］のいずれか１つに記載の方法。
［２０］
前記半導体部材の反対側の表面に、ドーパントを導入し、または注入することを特徴とする［１］ないし［１９］のいずれか１つに記載の方法。
［２１］
前記第１のドーパントプロファイルを形成するために、前記半導体基板を、時間ｔに亘って熱処理に供し、但し、１分≦ｔ≦１０分であることを特徴とする［１］ないし［２０］のいずれか１つに記載の方法。
［２２］
前記最終的なまたは第２のドーパントプロファイルを形成するために、前記スタックとして設けられ、かつ前記熱処理に供された前記半導体部材を、保持時間ｔｈに亘って前記温度Ｔ２に供し、但し、１０ないし２０分≦ｔｈ≦２４時間であることを特徴とする［１］ないし［２１］のいずれか１つに記載の方法。
［２３］
前記スタックとして設けられた半導体部材を、時間ｔＡで、室温から温度Ｔ２に加熱し、但し、１分≦ｔＡ≦５分であることを特徴とする［１］ないし［２２］のいずれか１つに記載の方法。
［２４］
前記最終的なまたは第２のドーパントプロファイルを形成した後に、前記スタックとして設けられた半導体部材を、温度Ｔ３に供し、但し、Ｔ３≦Ｔ２、特に５００℃≦Ｔ３≦８００℃であることを［１］ないし［２３］のいずれか１つに記載の方法。
［２５］
スタックとして設けられた半導体部材をフォーミングガスで処理することを特徴とする［１］ないし［２４］のいずれか１つに記載の方法。
［２６］
前記スタックを、熱処理中に、Ｓｉ、高純度の石英および／またはセラミックからなる少なくとも１つの賦形剤によって保持し、例えば、支持しまたは支えまたは保ちまたは安定化することを［１］ないし［２５］のいずれか１つに記載の方法。
［２７］
前記スタックを、熱処理中に、前記半導体部材の物質に対応する物質によって支持および／または支えおよび／または安定化することを特徴とする［１］ないし［２６］のいずれか１つに記載の方法。
［２８］
前記複数の半導体部材を、前記スタックの密度が実質的に前記半導体部材の密度に対応するように、積層することを特徴とする［１］ないし［２７］のいずれか１つに記載の方法。
［２９］
前記最終的なまたは第２のドーパントプロファイルを形成した後に、局部的に、少なくとも部分的に、前記半導体部材の、ドープされた表面領域を、物理的に、例えば、エッチングによってまたは変換、例えば酸化によって除去することを特徴とする［１］ないし［２８］のいずれか１つに記載の方法。
［３０］
１つのまたは複数のドープされた表面領域を、エッチングまたは蒸発によって、または特にレーザ切断によって除去することを特徴とする［１］ないし［２９］のいずれか１つに記載の方法。
［３１］
前記ドープされた表面領域を、酸化法によって、少なくとも局部的に変換し、および／または後に除去することを特徴とする［１］ないし［３０］のいずれか１つに記載の方法。
［３２］
複数の半導体部材の前記スタックを、熱処理炉の加熱部分の中を通って、連続的なまたは実質的に連続的な運動で、搬送させることを特徴とする［１］ないし［３１］のいずれか１つに記載の方法。
［３３］
前記スタックの前記熱処理を、低酸素のプロセス雰囲気の中で、特に、１００ｐｐｍより少ない、特に１０ｐｐｍより少ない酸素を含む雰囲気の中で、または無酸素のプロセス雰囲気の中で行なうことを特徴とする［１］ないし［３２］のいずれか１つに記載の方法。
［３４］
前記スタックとして設けられた半導体部材を、時間ｔＷに亘って熱処理に供し、但し、０＜ｔＷ≦２４時間であることを特徴とする［１］ないし［３３］のいずれか１つに記載の方法。
［３５］
前記スタックとして設けられた半導体部材を、温度Ｔｇで熱処理し、但し、８００℃≦Ｔｇ＜ＴＳであり、但し、ＴＳ＝前記半導体部材の材料の溶融温度であることを特徴とする［１］ないし［３４］のいずれか１つに記載の方法。
［３６］
電荷キャリアの分離を可能にする前記最終的なまたは第２のドーパントプロファイルは、前記半導体部材の表面から始まる深さｔ１を有し、但し、０．３μｍ≦ｔ１≦１０μｍであることを特徴とする少なくとも［１に記載の方法。
［３７］
ドーパント濃度ｃは、前記半導体部材の表面からの距離ｔ２において、１０１８原子／ｃｍ３≦ｃ≦５・１０１９原子／ｃｍ３であり、但し、０．４μｍ≦ｔ２≦５μｍであることを特徴とする［３６］に記載の方法。
［３８］
前記半導体部材は、第１のおよび第２の部分領域からなるエミッタ領域を有すること、前記第１の部分領域は、前記第２の部分領域に対し後退して延びており、かつ、前記第２の部分領域よりも低い表面ドーパント濃度を有することを特徴とする［３６］または［３７］に記載の方法。
［３９］
前記第２の部分領域は表面ドーパント濃度ｃ１を有し、および／または、前記第１の部分領域は表面ドーパント濃度ｃ２を有し、但し、ｃ１＞５・１０１９原子／ｃｍ３、特に、ｃ１＞１０２０原子／ｃｍ３であり、１０１８原子／ｃｍ３≦ｃ２≦５・１０１９原子／ｃｍ３であることを特徴とする［３６］ないし［３９］のいずれか１つに記載の方法。
［４０］
前記第１の部分領域の表面は、前記第２の部分領域に対し、間隔ｄを有し、但し、０．３μｍ≦ｄ≦１．２μｍであることを特徴とする［３６］ないし［３９］のいずれか１つに記載の方法。
［４１］
前記第２の部分領域から、金属コンタクトが始まっていることを特徴とする［３６］ないし［４０］のいずれか１つに記載の方法。
［４２］
前記一時的な第１のドーパントプロファイルを形成した後に、ｐｎ接合が、前記半導体部材の表面から間隔ａ１をあけて延びており、但し、ａ１≦０．２μｍであり、かつ、前記第２のドーパントプロファイルを形成した後、前記ｐｎ接合は、間隔ａ２をあけて延びており、但し、０．３μｍ≦ａ２、特に０．５μｍ≦ａ２≦１０μｍであることを特徴とする［３６］ないし［４１］のいずれか１つに記載の方法。
［４３］
少なくとも１つの表面から始まるドーパントプロファイルを好ましくは有する、平らな、ディスク状のまたはウェハ状の半導体部材を、製造するための方法であって、
複数の半導体部材を積み重ねてスタックを形成すること、前記スタックにおける前記半導体部材を、平らにまたは実質的に平らに、積み重ねること、およびこのスタックを熱処理に供することを特徴とする方法。
［４４］
前記複数の半導体部材を、前記スタックの密度が前記半導体部材の密度とほぼ同じ材料密度であるように、積層することを特徴とする［４３］に記載の方法。
［４５］
前記スタックの密度は、前記半導体部材の材料の約０．５倍ないし０．２倍の密度であることを特徴とする［４３］または［４４］に記載の方法。
［４６］
多結晶シリコンからなり、かつ、特にＥＦＧ法で製造された半導体部材を、前記スタックとして設けられた状態で、時間ｔＷに亘って、温度ＴＷで熱処理し、但し、２時間≦ｔＷ≦４時間であり、かつ、特に８５０℃≦ＴＷ≦９５０℃であることを特徴とする［４３］ないし［４５］のいずれか１つに記載の方法。
［４７］
シリコンからなる半導体部材を、温度Ｔ４で熱処理し、但し、８００℃≦Ｔ４≦１３８０℃であることを特徴とする［４３］ないし［４６］のいずれか１つに記載の方法。
［４８］
前記熱処理を、スタック配置物において、フォーミングガスの雰囲気中で、または他の水素を含有する雰囲気の中で行なうことを特徴とする［４３］ないし［４７］のいずれか１つに記載の方法。
【図１】
0005677973.tif 000002
【図２】
0005677973.tif 000003
【図３】
0005677973.tif 000004