(57)【特許請求の範囲】
【請求項１】
主電力を制御する電力用半導体素子と、前記電力用半導体素子を制御する制御素子とを矩形板状の封止体に内包するとともに、前記封止体の対向する側面のうち、一方から前記電力用半導体素子と接続するための電力用端子が、他方から前記制御素子と接続するための制御用端子が突出する電力用半導体装置であって、
それぞれの面が略平行になるように形成されたリードフレーム内のパターンのうちの、前記電力用端子に延在する電力リードパターンと、前記制御用端子に延在する制御リードパターンと、少なくとも前記制御リードパターンの面に対して垂直な方向に段差付けされるとともに前記制御リードパターンに近い方の面に前記電力用半導体素子の裏面電極が接合されたダイパッドと、
絶縁基板に配線パターンを積層して構成され、前記制御素子が搭載されるとともに、少なくとも一方の面に、前記電力用半導体素子の表面電極と接続するための電力配線パターンと、前記制御素子の電極と電気接続される制御配線パターンとが形成されたインターポーザ基板と、を備え、
前記リードフレームに対して前記インターポーザ基板が平行に位置するように、前記電力用半導体素子の表面電極に対して前記電力配線パターンを、前記制御リードパターンに対して前記制御配線パターンを対向させて接合するとともに、前記ダイパッドの少なくとも周縁部には、前記ダイパッドと前記インターポーザ基板との間隔を維持する第一の間隔維持部材が配置され、さらに前記インターポーザ基板と前記リードフレームとの間隔を維持する第二の間隔維持部材が配置されていることを特徴とする電力用半導体装置。
【請求項２】
前記電力用半導体素子の表面電極と前記電力配線パターンとの接合、および前記ダイパッドと前記インターポーザ基板との接合のうちの少なくとも一方は、
はんだ材と、前記はんだ材よりも融点が高く、所定の代表径を有して前記はんだ材に内包され、前記第一の間隔維持部材として機能する核体と、で構成されたはんだバンプが用いられていることを特徴とする請求項１に記載の電力用半導体装置。
【請求項３】
前記ダイパッドには、
前記ダイパッドから延在するとともに前記インターポーザ基板を支え、前記第一の間隔維持部材として機能する支柱部が形成されていることを特徴とする請求項１または２に記載の電力用半導体装置。
【請求項４】
前記インターポーザ基板と前記ダイパッドとの間に、所定厚みを有し、前記第一の間隔維持部材として機能するポッティング樹脂が設けられていることを特徴とする請求項１ないし３のいずれか１項に記載の電力用半導体装置。
【請求項５】
前記制御素子は、前記インターポーザ基板の前記一方の面側に搭載されており、
所定厚みを有して前記制御素子を封止するとともに、前記ダイパッドに対向して前記第一の間隔維持部材として機能する封止樹脂を設けたことを特徴とする請求項１ないし４のいずれか１項に記載の電力用半導体装置。
【請求項６】
前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１ないし５のいずれか１項に記載の電力用半導体装置。
【請求項７】
前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンド、のうちのいずれかであることを特徴とする請求項６に記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と制御素子とをひとつのパッケージ内に備えた電力用半導体装置の構成に関する。
【背景技術】
【０００２】
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力（パワー）の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。また、小型化および高効率化も同時に求められており、例えば、材料面では大電流を流すことができ、高温動作も可能なワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）がシリコン（Ｓｉ）に代わる半導体材料として注目されている。一方、パッケージ技術としては、パワー素子（電力用半導体素子）からなる電力回路だけではなく、制御素子やコンデンサなどの受動素子からなる制御回路を取り込んだインテリジェント化が進んでいる。
【０００３】
そこで、縦型電力用半導体素子が接合された回路基板（主回路基板）の上方に、裏面に配線パターンが形成された回路基板（インターポーザ基板）を重ね、インターポーザ基板の裏面の配線パターンと電力用半導体素子の上面の電極とをはんだ付け等により接合して配線接続を行うことで小型化を図った電力用半導体装置が提案されている（例えば、特許文献１または２参照。）。
【０００４】
上記のような電力用半導体装置にあっては、電力用の端子と制御用の端子とをパッケージの異なる端部に配置するため、回路基板の一端側に電力用の配線経路が、他端側に制御用の配線経路が形成される。このとき、電力用半導体素子の下面の電極が接合されたダイパッドが制御用の配線経路に最も近接した位置に形成されることになる。しかし、主回路基板は平坦な絶縁基板の表面に配線パターンを形成してダイパッドや配線経路を構成しているので、ダイパッドと制御用の配線経路とが同一平面内で近接することになる。一方、サイズを考慮すると、両者の間隔を広くとることには限りがある。そのため、ダイパッドに流れる電流により発生するノイズが、近接する制御回路に干渉し、動作信頼性を損なう懸念があった。そこで、ダイパッドの位置を制御系の配線経路と異なる高さに設置するため、段差加工が容易なリードフレームを主回路基板の構成部材に用いることが考えられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１２８１２号公報（段落００１２〜００２０、図４、図５）
【特許文献２】特開２００４−１７２２１１号公報（段落０００７、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、段差加工が容易であるということは、裏を返せば容易に変形するということでもある。そのため、リードフレームを主回路基板に用いると、インターポーザ基板を接合する工程やトランスファモールドのように、金型内に樹脂を流し込む封止工程において、リードフレームに曲がりや反りなどが発生することがある。その結果、電力用半導体素子と配線パターンとの接合部の信頼性が低下したり、封止樹脂がリードフレーム裏面に回り込みむなどして、製品にばらつきが生じる可能性があった。
【０００７】
本発明は、上記のような課題を解決するためになされたもので、小型で信頼性の高い電力用半導体装置を得ることを目的としている。
【課題を解決するための手段】
【０００８】
本発明の電力用半導体装置は、主電力を制御する電力用半導体素子と、前記電力用半導体素子を制御する制御素子とを矩形板状の封止体内に内包するとともに、前記封止体の対向する側面のうち、一方から前記電力用半導体素子と接続するための電力用端子が、他方から前記制御素子と接続するための制御用端子が突出する電力用半導体装置であって、それぞれの面が略平行になるように形成されたリードフレーム内のパターンのうちの、前記電力用端子に延在する電力リードパターンと、前記制御用端子に延在する制御リードパターンと、少なくとも前記制御リードパターンの面に対して垂直な方向に段差付けされるとともに前記制御リードパターンに近い方の面に前記電力用半導体素子の裏面電極が接合されたダイパッドと、絶縁基板に配線パターンを積層して構成され、前記制御素子が搭載されるとともに、少なくとも一方の面に、前記電力用半導体素子の表面電極と接続するための電力配線パターンと、前記制御素子の電極と電気接続される制御配線パターンとが形成されたインターポーザ基板と、を備え、前記リードフレームに対して前記インターポーザ基板が平行に位置するように、前記電力用半導体素子の表面電極に対して前記電力配線パターンを、前記制御リードパターンに対して前記制御配線パターンを対向させて接合するとともに、前記ダイパッドの少なくとも周縁部には、前記ダイパッドと前記インターポーザ基板との間隔を維持する第一の間隔維持部材が配置され、さらに前記インターポーザ基板と前リードフレームとの間隔を維持する第二の間隔維持部材が配置されていることを特徴とする。
【発明の効果】
【０００９】
本発明の電力用半導体装置によれば、リードフレームに形成されたダイパッドを制御リードパターンと段違いに形成するとともに、ダイパッドとインターポーザ間、およびインターポーザとリードフレーム間の間隔を維持する部材を設けたので、小型で、信頼性の高い電力用半導体装置を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１にかかる電力用半導体装置の構成を説明するための、封止前の組立体の斜視図、バンプを形成したインターポーザ基板の裏面斜視図、および半導体素子を搭載したリードフレームの斜視図である。
【図２】本発明の実施の形態１にかかる電力用半導体装置の構成を説明するための、組立体の長手方向断面図と、短手方向断面図である。
【図３】本発明の実施の形態１にかかる電力用半導体装置の構成を説明するためのパワー回路と制御回路の配線図である
【図４】本発明の実施の形態２にかかる電力用半導体装置の構成を説明するための、封止前の組立体の斜視図、バンプを形成したインターポーザ基板の裏面斜視図、および半導体素子を搭載したリードフレームの斜視図である。
【図５】本発明の実施の形態２にかかる電力用半導体装置の構成を説明するための、組立体の短手方向断面図である。
【図６】本発明の実施の形態２の変形例にかかる電力用半導体装置の構成を説明するための、リードフレームとインターポーザ基板との接続部分の拡大断面図である。
【図７】本発明の実施の形態３にかかる電力用半導体装置の構成を説明するための、封止前の組立体の斜視図、バンプを形成したインターポーザ基板の裏面斜視図、および半導体素子を搭載したリードフレームの斜視図である。
【図８】本発明の実施の形態３にかかる電力用半導体装置の構成を説明するための、組立体の短手方向に延びる異なる切断線によるそれぞれの断面図である。
【図９】本発明の実施の形態３の変形例にかかる電力用半導体装置の構成を説明するための、組立体の短手方向断面図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１〜図３は、本発明の実施の形態１にかかる電力用半導体装置の構成を説明するためのもので、図１は電力用半導体装置の主要部材の外観を示したものであって、図１（ａ）は電力用半導体装置を樹脂封止する前の組立体の斜視図、図１（ｂ）はインターポーザ基板にバンプを形成した、組立体を構成する直前の裏面斜視図、および図１（ｃ）はリードフレームに電力用半導体素子を搭載した、組立体を構成する直前の斜視図である。また、図２は組立体の断面の状態を説明するためのもので、図２（ａ）は図１（ａ）のＡＡ−ＡＡ線による切断面であって、組立体の長手方向断面図、図２（ｂ）は図１（ａ）のＢＢ−ＢＢ線による切断面であって、組立体の短手方向断面図である。図３は組立体の回路構成を説明するためのもので、図３（ａ）はパワー回路の部材の配線構成を説明するための模式配線図、図３（ｂ）は制御回路の部材の配線構成を説明するための模式配線図である。なお、図１（ｂ）および図１（ｃ）に示す一点鎖線は、それぞれインターポーザ基板の裏面およびリードフレームにおけるＡＡ−ＡＡ線、ＢＢ−ＢＢ線に対応する切断位置を示すものである。
【００１２】
本実施の形態にかかる電力用半導体装置の構成について図に基づいて説明する。
電力用半導体装置１は、電力回路および制御回路を備えるとともに、封止樹脂によりパッケージ化したものであり、封止前は、図１（ａ）に示す組立体１Ｐのような構成をとっている。はじめに、組立体１Ｐの説明に先立ち、組立体１Ｐを構成する２つの主要部材であるリードフレーム１０およびインターポーザ基板４０について説明する。
【００１３】
リードフレーム１０は、図１（ｃ）に示すように、１枚の銅板を打ち抜いて枠体１７の内側に平面状のパターンを形成するとともに、それぞれの面の平行を保ちながら段差付を行ったものである。このリードフレーム１０は、最終的に長手方向の左側から電力用のリード端子（電力用端子）が、右側から制御用のリード端子（制御用端子）が突出することを想定して構成したものであり、各パターンは、基本的に長手方向に並行して延在するように形成されている。そして、長手方向の左側には電力リードとなるリードパターン１１と１２がタイバー１６を介して連なり、右側には制御リードとなるリードパターン１４と１５がタイバー１６を介して連なっている。後の工程でタイバー１６部分を切り離し、枠体１７を除去することにより、外部端子となるリードパターン１１のそれぞれと、内部配線部材となるリードパターン１２のそれぞれとが、それぞれ一連の電力リードとして機能する。同様に、外部端子となるリードパターン１４のそれぞれと、内部配線部材となるリードパターン１５のそれぞれとが、それぞれ一連の制御リードとして機能する。
【００１４】
リードパターン１２およびリードパターン１５は、内部に向かう先端部分がリードフレーム１０のレベルＬｕに対して一段低く、後述する電力用半導体素子２１、２２の能動面と同じレベルＬｃになるように段差付が行われている。そして、リードパターン１２のうち、１２ｃの先端は、レベルＬｃより、電力用半導体素子２１、２２の厚み（接合部含む）分さらに低いレベルＬｄにまで段差付けされ、電力用半導体素子２１、２２を搭載するためのダイパッド１３ａが形成されている。また、制御リードパターン１５と並んで形成され、リードパターン１４と連係せず、タイバー１６の切り離しによって独立することになるリードパターン１５ｅの先端もレベルＬｄに段差付けされるとともに、電力用半導体素子２１、２２を搭載するためのダイパッド１３ｂが形成されている。
【００１５】
ダイパッド１３ａおよび１３ｂ（まとめて１３）には、電力用半導体素子として、それぞれ半導体スイッチを構成する整流素子２１とスイッチング素子２２の組が搭載されている。整流素子２１は、厚さ０．２ｍｍ×６ｍｍ×９ｍｍのダイオードで、はんだ接合によりダイパッド１３の所定位置に裏面のカソード電極２１ｃが接合されている。スイッチング素子２２は、厚さ０．２ｍｍ×９ｍｍ×９ｍｍのＩＧＢＴ（Insulated Gate Bipolar Transistor）で、ダイオード２１と同様にはんだ接合によりダイパッド１３の所定位置に裏面のコレクタ電極２２ｃが接合されている。
【００１６】
また、ダイオード２１の表側（能動面）にはアノード電極２１ａが形成され、ＩＧＢＴ２２の能動面には主電極であるエミッタ電極２２ｅと制御電極であるゲート電極２２ｇが形成されている。能動面の各電極には、後述するはんだバンプと接合するため、直径０．６の電極がＣｕ蒸着によって形成されている。
【００１７】
インターポーザ基板４０は、図１（ａ）、図１（ｂ）に示すように、絶縁基板４１の表側と裏側に配線パターン４２と４３が形成されたものである。表側の配線パターン４２としては、矩形状で面内のほぼ中央に配置されるとともに、制御素子２３が接合された配線パターン４２ｄと、金のボンディングワイヤ７４によって制御素子２３の制御電極２３ｅと電気接続されている配線パターン４２ｃが形成されている。そして、裏側の配線パターン４３としては、表側の配線パターン４２ｃに対応するように配置された配線パターン４３ｃと４３ｇ、ダイパッド１３上の電力用半導体素子２１，２２の主電極２１ａ、２２ｅに対応して配置された配線パターン４３ａと４３ｂが形成されている。また、ダイパッド１３の周縁部分に対応し、電気接合ではなく機械的な接合を目的として配置されたパターン４３ｊも形成されている。
【００１８】
そして、配線パターン４３ａと４３ｂには、それぞれ、ダイパッド１３ａと１３ｂ上に構成された半導体スイッチごとの主電極であるアノード電極２１ａとエミッタ電極２２ｅと接合するためのはんだバンプ６１Ｂが形成されているとともに、配線パターン４３ａの一部は配線パターン４３ｂの近くまで延び、その部分にはダイパッド１３ｂと接合するためのはんだバンプ６２Ｂが形成されている。配線パターン４３ｃの一端部は、絶縁基板４１を貫通するスルーホール（導通孔）４４により、表側の配線パターン４２ｃと導通（電気接続）しており、他端部には制御リードパターン１５と接合するためのはんだバンプ６１Ｂが形成されている。配線パターン４３ｇの一端部にはダイパッド１３上のＩＧＢＴ２２のゲート電極２２ｇと接合するためのはんだバンプ６１Ｂが形成され、他端部には制御リードパターン１５と接合するためのはんだバンプ６１Ｂが形成されている。また、一部の配線パターン４３ｇの他端部は、はんだバンプ６１Ｂを形成する代わりに、導通孔４４によって表側の配線パターン４２ｃと導通させている。パターン４３ｊには、ダイパッド１３の周縁部と接合するためのはんだバンプ６２Ｂが形成されている。
【００１９】
なお、はんだバンプ６１Ｂ、６２は、後述する図２で説明するように、単純なはんだ材ではなく、ＳｎＡｇＣｕ系のはんだ材６１ｓ、６２ｓの中に、それぞれＣｕ（銅）製の核体６１ｃ、６２が内包されている。はんだバンプ６１Ｂは、レベルＬｕ部分の部材（リードパターン１２、１５、および電力用半導体素子２１、２２の能動面の電極）との接合を目的として形成したもので、直径は０．７ｍｍで、内包する核体６１ｃは、直径０．４５ｍｍの球状をなす。はんだバンプ６２Ｂは、レベルＬｄ部分の部材（ダイパッド１３）との接合を目的としたもので、直径は０．８ｍｍで、内包する核体６２ｃは、直径０．６５ｍｍの球状をなす。なお、核体６２ｃと核体６１ｃの直径の差（０．２ｍｍ）は、電力用半導体素子２１、２２の高さ、つまりレベルＬｕとレベルＬｄの差に相当する。
【００２０】
上記のようにはんだバンプ６１Ｂ、６２Ｂが形成されたインターポーザ基板４０を、半導体素子２１、２２が搭載されたリードフレーム１０に位置決めして載置する。そして、インターポーザ基板４０の上面に１ｋｇの荷重をかけながらホットプレートにて２４０℃まで加熱する。すると、はんだバンプ６１Ｂ、６２Ｂ中のはんだ材６１ｓ、６２ｓは溶融するが、核体６１ｃ、６２ｃは溶融せずに、その荷重を支え、核体６１ｃ、６２ｃの直径分のスペーサとして機能する。これにより、図２（ａ）、（ｂ）に示すように、はんだバンプ６１Ｂを用いた部分は、厚さ０．４５ｍｍの厚みのはんだ接合部６１が形成され、はんだバンプ６２Ｂ用いた部分は、厚さ０．６５ｍｍの厚みのはんだ接合部６２が形成される。なお、リードフレーム１０と電力用半導体素子２１、２２との接合部８０、およびインターポーザ基板４０と制御素子２３との接合部８０を構成するはんだ材には、上記工程中に溶融しないよう、はんだバンプ６１Ｂ、６２Ｂのはんだ材よりも融点の高いはんだ材を使用している。
【００２１】
そして、図３（ａ）に示すように、２つの半導体スイッチ（ＳＷ−Ａ、ＳＷ−Ｂ）を備えたパワー回路が形成される。また、同時に制御素子２３とゲート電極２２ｇや外部回路との電気接続も完了し、図３（ｂ）に示すように、パワー回路の駆動を制御するための制御回路が形成される。このとき、制御回路の配線部材のなかには、ダイパッド１３と同じレベルＬｄの位置に達するものはない。そのため、リードフレーム１０内の配線を平面に投射した際に、最も制御回路の配線部材であるリードパターン１５と近接するダイパッド１３は、互いに異なる高さに位置することになる。
【００２２】
さらに、リードフレーム１０の最下層に位置するダイパッド１３は、厚みが規定されたはんだ接合部（層）６１、６２や厚みが一定な部材を介して、平坦度が高く、金属板よりも可撓性の低いインターポーザ基板４０と接合されていることになる。つまり、ダイパッド１３の面内には、インターポーザ基板４０との間隔を維持する間隔維持部材が配置されていることになる。そのため、リードフレーム１０に力が加わっても、リードフレーム１０の変形を抑え、インターポーザ基板４０との平行度を容易に維持することができる。
【００２３】
このようにして形成した電力用半導体装置の組立体１Ｐ（図１（ａ））をトランスファモールド用の金型内に設置し、封止領域Ｒｓ部分をトランスファモールドによって封止樹脂で封止する。このとき、はんだ接合部６１、６２は核体６１ｃ、６２ｃによりつぶれが生じることがない。そして、組立体１Ｐの最下面に位置するダイパッド１３と上面に位置するインターポーザ基板４０との平行度が維持されるので、樹脂がダイパッド１３の下側に回り込むこともなく、ばらつきのない封止が可能となる。最後に封止体９０からはみ出たリードフレーム１０から枠体１７を切除するとともに、タイバー１６を切り離す。このようにして、バラバラになった外部端子（それぞれ１１、１２部分に対応）を所定の形状に折り曲げると電力用端子、制御用端子となり、信頼性の高い電力用半導体装置１が完成する。
【００２４】
つぎに動作について説明する。
電力用端子１１、制御用端子１４を外部回路に接続して電力用半導体装置１を起動させると、制御素子２３からＩＧＢＴ２２のゲート電極２２ｇに制御信号（ゲート信号）が出力され、ＩＧＢＴ２２がＯＮになる。すると、ダイオード２１、ＩＧＢＴ２２をはじめとする電力用半導体素子に電流が流れ、電力用端子１１を介して、制御された主電力が出力される。その際、インターポーザ基板４０やリードフレーム１０の内部リードに相当する部分にはそれぞれ主電力の電流や制御用の電流が流れ、流れに応じた磁場が生じる。
【００２５】
しかし、本実施の形態にかかる電力用半導体装置１では、段差付が容易なリードフレーム１０を用いることで、電力用端子１１や制御用端子１４とつながるリードパターン１２、１５の高さ（Ｌｃ）とダイパッド１３の高さ（Ｌｄ）に変化をつけた。そのため、小型化のために回路の占める面積を減少させても、主電力回路と制御回路とを同一平面内で近接させなくてすむので、発生した磁場（ノイズ）による制御回路への干渉を抑えることができる。しかも、ダイパッド１３の面内にインターポーザ基板４０との間隔を維持する部材である核体６１ｃ、６２ｃを設けたので、リードフレーム１０の変形を抑えて確実に封止しているので、回路部材が封止体９０内で確実に保持され、湿気や有害なガスからも保護されるので、ますます信頼性が高くなる。
【００２６】
なお、はんだバンプ６１Ｂ、６２Ｂを構成するはんだ材６１ｓ、６２ｓとしてＳｎＡｇＣｕはんだを用いた例を示したが、これに限定するものではなく、ＳｎＳｂはんだ（融点２４０℃）などの他のはんだ材料を用いても同様の効果が得られる。
【００２７】
また、はんだバンプ６１Ｂ、６２Ｂを構成する核体６１ｃ、６２ｃの材料として、銅を用いたが、これに限定するものではない。内包されるはんだ材６１ｓ、６２ｓよりも融点が高く、はんだ接合時やそれ以降の工程で溶融せず、スペーサ（間隔維持部材）としての機械的強度がある材料であればよく、金属に限らずセラミクスなどの無機物でもよい。一方、はんだ材との相性を考慮すると、例示した銅のほか、Ｎｉ（ニッケル）やＴｉ（チタン）といったはんだに対して濡れ性のある材料、あるいはこれら濡れ性のある材料で覆われた材料が好ましい。
【００２８】
また、核体６１ｃ、６２ｃの形状として球を採用したが、これに限定されることはない。ただし、接合の際に、厚みが一定な部分がインターポーザ基板４０の面に垂直な方向に揃う形状がよく、例えば、直径と高さが同じ円柱や立方体など、所定の代表径で表すことができる形状が好ましい。また、例えば、扁平度が高い板状の部材でも、インターポーザ基板４０の面に垂直な方向と厚み方向が揃うのであれば、板材の厚みを代表径として表すことができるので、使用することが可能である。
【００２９】
以上のように本実施の形態１にかかる電力用半導体装置１によれば、主電力を制御する電力用半導体素子２１、２２と、電力用半導体素子２１、２２を制御する制御素子２３とを矩形板状の封止体９０に内包するとともに、封止体９０の対向する側面のうち、一方から電力用半導体素子２１、２２と接続するための電力用端子１１が、他方から制御素子２３と接続するための制御用端子１４が突出する電力用半導体装置１であって、それぞれの面が略平行になるように形成されたリードフレーム１０内のパターンのうちの、電力用端子１１に延在する電力リードパターン１２と、制御用端子１４に延在する制御リードパターン１５と、少なくとも制御リードパターン１５の面に対して垂直な方向に段差付されるとともに制御リードパターン１５に近い方の面に電力用半導体素子２１、２２の裏面電極２１ｃ、２２ｃが接合されたダイパッド１３と、絶縁基板４１に配線パターン４２、４３を積層して構成され、制御素子２３が搭載されるとともに、少なくとも一方の面（裏面）に、電力用半導体素子２１、２２の表面電極２１ａ、２２ｅと接続するための電力配線パターン４３ａ、４３ｂと、制御素子２３の電極２３ｅと電気接続される制御配線パターン４３ｃとが形成されたインターポーザ基板４０と、を備え、リードフレーム１０（特にダイパッド１３）に対してインターポーザ基板４０が平行に位置するように、電力用半導体素子２１、２２の表面電極２１ａ、２２ｅに対して電力配線パターン４３ａ、４３ｂを、制御リードパターン１５に対して制御配線パターン４３ｃを対向させて接合するとともに、ダイパッド１３の少なくとも周縁部である４隅とインターポーザ基板４０とが、はんだバンプ６２Ｂで接合されている。そのため、ダイパッド１３の少なくとも周縁部には、ダイパッド１３とインターポーザ基板４０との間隔を維持する間隔維持部材として機能する所定の径を有する核体６２ｃが配置されていることになる。
【００３０】
そのため、小型化してもノイズの影響を受けないように、リードフレーム１０を用いてダイパッド１３を制御リードパターン１５に対して段差付できるともに、ダイパッド１３とインターポーザ基板４０との間隔が維持されるので、製品ばらつきもなく、信頼性の高い電力用半導体装置１が得られる。さらに、電力用半導体素子２１、２２の実装対象を積層基板に比べて生産性が高いリードフレーム１０にしたので、効率よく生産することができる。
【００３１】
さらに、電力用半導体素子２１、２２の表面電極２１ａ、２２ｅと電力配線パターン４３ａ、４３ｂとの接合に、はんだバンプ６１Ｂを用いた。そのため、ダイパッド１３の中央部分を含む面内にも、ダイパッド１３とインターポーザ基板４０との間隔を維持する間隔維持部材として機能（厳密には厚みが一定な電力用半導体素子２１、２２を含めて）する所定の径を有する核体６１ｃが配置されていることになる。そのため、ダイパッド１３とインターポーザ基板４０との間隔がダイパッド１３の面内全体で維持されるので、ますます信頼性が高くなる。
【００３２】
実施の形態２．
上記実施の形態１では、ダイパッド１３とインターポーザ基板４０との間隔を維持する部材として核体６１ｃ、６２ｃを内包するはんだバンプ６１Ｂ、６２Ｂを使用する例について記載したが、これに限ることはない。本実施の形態２では、間隔を維持する部材として、ダイパッドの一部にインターポーザ基板を支える支柱となる支柱部を設けるようにした。他の構成については、基本的に上記実施の形態１と同様であるので、同様部分についての説明は省略する。
【００３３】
図４と図５は、実施の形態２にかかる電力用半導体装置の構成を説明するためのもので、図４は電力用半導体装置の主要部材の外観を示したものであって、図４（ａ）は電力用半導体装置を樹脂封止する前の組立体の斜視図、図４（ｂ）はインターポーザ基板にバンプを形成した、組立体を構成する直前の裏面斜視図、および図４（ｃ）はリードフレームに半導体素子を搭載した、組立体を構成する直前の斜視図である。また、図５は組立体の断面の状態を説明するための、図４（ａ）のＢＢ−ＢＢ線による切断面であって、組立体の短手方向断面図である。また、図６は変形例にかかる電力用半導体装置の支柱部とインターポーザ基板との接続部分を拡大した断面図（切断線は図４（ａ）のＢＢ−ＢＢ線に対応）である。
【００３４】
本実施の形態２においては、図４（ｂ）、（ｃ）に示すように、インターポーザ基板４０とレベルＬｄのダイパッド１３との間隔を維持する部材に、実施の形態１において設けたはんだバンプ６２Ｂ（厳密には核体６２ｃ）の代わりに、支柱として機能する支柱部１８をダイパッド１３に設けたものである。支柱部１８はダイパッド１３の周縁部である４隅近傍部分から延在する突起をそれぞれ折り曲げることにより形成したもので、段差付けにおけるプレス工程で同時に形成している。そして、図５に示すようにインターポーザ基板４０のパターン４３ｊに対してはんだ接合している。さらに、支柱部１８のうち、一部の支柱部１８ｃをインターポーザ基板４０の配線パターン４３ａに接続することで、実施の形態１の図３で説明したのと同様の回路構成を実現している。
【００３５】
これにより、少なくとも支柱部１８が設けられた部分では、ダイパッド１３とインターポーザ基板４０との間隔は維持される。さらに、ダイパッド１３ａ、１３ｂのそれぞれの周縁部である４隅の近傍部分に支柱部１８を設けたため、ダイパッド１３ａ、１３ｂそれぞれの面内でインターポーザ基板４０との間隔が維持されるので、ダイパッド１３ａ、１３ｂそれぞれとインターポーザ基板４０との平行度を保つことができる。つまり、大型はんだバンプ６２Ｂに代えてダイパッド１３の一部に支柱部１８を形成することによっても同様の効果が得られる。
【００３６】
実施の形態２の変形例．
また、上記実施の形態２においては、支柱部１８のインターポーザ基板４０に接する部分、つまり先端に板材の面がくるように支柱部１８を形成したが、これに限ることはない。例えば図６に示すように、支柱部の先端１８ｘを他の部分より細くし、インターポーザ基板４０に設けた開口部４０ｈに差し込む、あるいはかみ合うようにしてもよい。あるいは、ダイパッド１３にドーム上のふくらみを形成し、ふくらみ部分がインターポーザ基板４０に接するようにしても同様の効果が得られる。
【００３７】
なお、４隅近傍に支柱部１８を配置した例のように、ダイパッド１３の面内においてインターポーザ基板４０との間隔が維持できるように支柱部１８を配置できれば、はんだバンプ６１Ｂに代えて、核体６１ｃの無い従来通りのはんだバンプを用いてもよい。
【００３８】
なお、本実施の形態２においては、インターポーザ基板４０の裏面の配線パターンのうち、導通孔４４の裏面側の面部分に、実施の形態１で設けた裏面側で延在する配線パターン４３ｃの役目を兼用させ、はんだバンプ６１Ｂを設けるようにしている。しかし、これは、支柱部１８を設けるための必要条件ではなく、配線パターンの自由度を示すために変化した形態を示したに過ぎない。
【００３９】
以上のように本実施の形態２にかかる電力用半導体装置１によれば、主電力を制御する電力用半導体素子２１、２２と、電力用半導体素子２１、２２を制御する制御素子２３とを矩形板状の封止体９０に内包するとともに、封止体９０の対向する側面のうち、一方から電力用半導体素子２１、２２と接続するための電力用端子１１が、他方から制御素子２３と接続するための制御用端子１４が突出する電力用半導体装置１であって、それぞれの面が略平行になるように形成されたリードフレーム１０内のパターンのうちの、電力用端子１１に延在する電力リードパターン１２と、制御用端子１４に延在する制御リードパターン１５と、少なくとも制御リードパターン１５の面に対して垂直な方向に段差付されるとともに制御リードパターン１５に近い方の面に電力用半導体素子２１、２２の裏面電極２１ｃ、２２ｃが接合されたダイパッド１３と、絶縁基板４１に配線パターン４２、４３を積層して構成され、制御素子２３が搭載されるとともに、少なくとも一方の面（裏面）に、電力用半導体素子２１、２２の表面電極２１ａ、２２ｅと接続するための電力配線パターン４３ａ、４３ｂと、制御素子２３の電極２３ｅと電気接続される制御配線パターンとして機能する導通孔４４とが形成されたインターポーザ基板４０と、を備え、リードフレーム１０に対してインターポーザ基板４０が平行に位置するように、電力用半導体素子２１、２２の表面電極２１ａ、２２ｅに対して電力配線パターン４３ａ、４３ｂを、制御リードパターン１５に対して導通孔４４を対向させて接合するとともに、ダイパッド１３には、ダイパッド１３から延在するとともにインターポーザ基板４０を支え、間隔維持部材として機能する支柱部１８が形成されている。そのため、ダイパッド１３の少なくとも周縁部には、ダイパッド１３とインターポーザ基板４０との間隔を維持する間隔維持部材として機能する支柱部１８が配置されていることになる。
【００４０】
そのため、小型化してもノイズの影響を受けないように、リードフレーム１０を用いて、ダイパッド１３を制御リードパターン１５に対して段差付できるともに、ダイパッド１３とインターポーザ基板４０との間隔が維持されるので、製品ばらつきもなく、信頼性の高い電力用半導体装置が得られる。さらに、電力用半導体素子２１、２２の実装対象を積層基板に比べて生産性が高いリードフレーム１０にしたので、効率よく生産することができる。
【００４１】
実施の形態３．
上記実施の形態１および２では、制御素子をインターポーザ基板の表面側に搭載する例について説明した。本実施の形態３においては、制御素子をインターポーザ基板の裏面側に搭載し、制御素子部分を封止するポッティング樹脂をリードフレームとインターポーザ基板の間隔を維持する部材として用いるようにしたものである。制御素子の配置に伴ってインターポーザ基板の配線パターンの構成は異なることになるが、他の構成については、基本的に上記実施の形態１あるいは２と同様であるので、同様部分についての説明は省略する。
【００４２】
図７と図８は、実施の形態３にかかる電力用半導体装置の構成を説明するためのもので、図７は電力用半導体装置の主要部材の外観を示したものであって、図７（ａ）は電力用半導体装置を樹脂封止する前の組立体の斜視図、図７（ｂ）はインターポーザ基板にバンプを形成した、組立体を構成する直前の裏面斜視図、および図７（ｃ）はリードフレームに半導体素子を搭載した、組立体を構成する直前の斜視図である。また、図８は組立体の短手方向の断面の状態を説明するためのもので、図８（ａ）は図７（ａ）のＢＢ−ＢＢ線による断面図、図８（ｂ）は図７（ａ）のＣＣ−ＣＣ線による断面図を示す。また、図９は変形例にかかる組立体の短手方向の断面図（図７（ａ）のＢＢ−ＢＢ線に対応）である。
【００４３】
本実施の形態３においては、図７、図８に示すように、インターポーザ基板４０の裏面側に制御素子２３を搭載し、その部分をポッティング樹脂５０により封止したものである。そのため、表側の配線パターン４２や導通孔４４を形成せず、裏面にのみ配線パターン４３を形成している。
【００４４】
配線パターン４３は、矩形状で面内のほぼ中央に配置され、制御素子２３が接合された配線パターン４３ｄ、および金のボンディングワイヤ７４によって制御素子２３の制御電極２３ｅと電気接続されている配線パターン４３ｃ、ＩＧＢＴ２２のゲート電極２２ｇに対向するように配置された配線パターン４３ｇ、およびダイパッド１３上の電力用半導体素子２１，２２の主電極２１ａ、２２ｅに対応して配置された配線パターン４３ａと４３ｂが形成されている。そして、配線パターン４３ｃの一部は、図示しないが配線パターン４３ｇと導通するように構成している。これにより、実施の形態１の図３で説明したのと同様の回路構成を実現することができる。そして、制御素子２３、ワイヤボンド７４および配線パターン４３ｃの一部を含む所定領域をポッティング樹脂５０により封止している。
【００４５】
ポッティング樹脂５０の高さ（厚み）は、インターポーザ基板４０とリードフレーム１０のレベルＬｄ部分（ダイパッド１３）との間隔および樹脂の柔軟性に応じて設定し、ポッティング樹脂５０とほぼ同じ高さを有するポッティング樹脂５１をダイパッド１３ａ、１３ｂのそれぞれの４隅に対応する箇所に形成した。ただし、ダイパッド１３ｂの４隅に対応する部分のうち、配線パターン４３ａの張り出し部分には、ポッティング樹脂５１の代わりにダイパッド１３ｂと電気接続するためのはんだバンプ６２Ｂを配置している。そして、ダイパッド１３ａと１３ｂとの対向する側部で、ゲート電極２２ｇ側の端部となる隅部分では、ポッティング樹脂５０がポッティング樹脂５１の代用をしている。
【００４６】
これにより、ポッティング樹脂５０、５１が実施の形態１におけるはんだバンプ６２Ｂ、あるいは実施の形態２における支柱部１８と同様に、ダイパッド１３とインターポーザ基板４０との間隔を維持する部材として機能する。
【００４７】
実施の形態３の変形例．
また、上記実施の形態３においては、配線パターン４３ａの張り出し部分とダイパッド１３ｂとの電気接続のために、ポッティング樹脂５１の代わりにはんだバンプ６２Ｂを配置したが、これに限ることはない。例えば図９に示すように、実施の形態２で説明したのと同様に、ダイパッド１３ｂに支柱部１８ｃを設けるようにしてもよい。
【００４８】
なお、ポッティング樹脂５１により、インターポーザ基板４０とダイパッド１３間の間隔を維持する構成は、実施の形態１あるいは２のようにインターポーザ基板４０の表側に制御素子２３を搭載した場合にも適用できる。
【００４９】
一方、本実施の形態３のように、インターポーザ基板４０の表側を平坦にした場合、柔軟性のあるポッティング樹脂５１や、可撓性のある支柱１８により、ダイパッド１３とインターポーザ基板４０間が弾性のある厚み部材として機能する。したがって、トランスファモールド金型上面にインターポーザ基板４０を密着させることができるので、インターポーザ基板４０の上面を封止樹脂から露出させ、例えば、上下両面を放熱面とするような構成も可能となる。
【００５０】
以上のように本実施の形態３にかかる電力用半導体装置１によれば、主電力を制御する電力用半導体素子２１、２２と、電力用半導体素子２１、２２を制御する制御素子２３とを矩形板状の封止体９０に内包するとともに、封止体９０の対向する側面のうち、一方から電力用半導体素子２１、２２と接続するための電力用端子１１が、他方から制御素子２３と接続するための制御用端子１４が突出する電力用半導体装置１であって、それぞれの面が略平行になるように形成されたリードフレーム１０内のパターンのうちの、電力用端子１１に延在する電力リードパターン１２と、制御用端子１４に延在する制御リードパターン１５と、少なくとも制御リードパターン１５の面に対して垂直な方向に段差付されるとともに制御リードパターン１５に近い方の面に電力用半導体素子２１、２２の裏面電極２１ｃ、２２ｃが接合されたダイパッド１３と、絶縁基板４１に配線パターン４３を積層して構成され、制御素子２３が搭載されるとともに、少なくとも一方の面（裏面）に、電力用半導体素子２１、２２の表面電極２１ａ、２２ｅと接続するための電力配線パターン４３ａ、４３ｂと、制御素子２３の電極２３ｅと電気接続される制御配線パターン４３ｃとが形成されたインターポーザ基板４０と、を備え、リードフレーム１０に対してインターポーザ基板４０が平行に位置するように、電力用半導体素子２１、２２の表面電極２１ａ、２２ｅに対して電力配線パターン４３ａ、４３ｂを、制御リードパターン１５に対して制御配線パターン４３ｃを対向させて接合するとともに、ダイパッド１３の周縁部である４隅のうち、少なくとも一部とインターポーザ基板４０との接合に、所定厚みを有するポッティング樹脂５１が用いられている。そのため、ダイパッド１３の少なくとも周縁部には、ダイパッド１３とインターポーザ基板４０との間隔を維持する間隔維持部材として機能する所定厚みを有するポッティング樹脂５１が配置されていることになる。
【００５１】
また、制御素子２３はインターポーザ基板４０の裏側に搭載されており、所定厚みを有して制御素子２３を封止するとともに、ダイパッド１３に対向して前記間隔維持部材として機能する封止樹脂５０を設けたので、ダイパッド１３の周縁部である４隅のうち、少なくとも一部とインターポーザ基板４０との間に、所定厚みを有するポッティング樹脂５０が用いられていることになる。
【００５２】
そのため、小型化してもノイズの影響を受けないように、リードフレーム１０を用いて、ダイパッド１３を制御リードパターン１５に対して段差付できるともに、ダイパッド１３とインターポーザ基板４０との間隔が維持されるので、製品ばらつきもなく、信頼性の高い電力用半導体装置が得られる。
【００５３】
なお、上記各実施の形態では、銅製リードフレームについて記載したが、Ｎｉ／ＡｕめっきやＡｇめっきなどの表面処理が施されていてもよい。また、はんだ付け電極としてＣｕ蒸着を用いたが、Ｎｉ／Ａｕなど他の金属や、めっきなど他の手法で形成してもよい。また、ワイヤボンド用の金属線として、Ａｕ（金）線を用いたが、Ｃｕ（銅）線やＡｌ（アルミニウム）線など他の材料を用いてもよい。
【００５４】
また、上記各実施の形態においては、ＩＧＢＴ２２のゲート電極２２ｇに対してもバンプ６１Ｂを用いて接続したが、これに限ることはない。例えば、インターポーザ基板４０のゲート電極２２ｇに対向する部分にゲート電極２２ｇに対して余裕を持たせた貫通孔を形成し、ワイヤボンドで直接制御素子２３あるいは配線パターン４２ｃと接続を行うようにしてもよい。この場合、他の電極よりも小さなゲート電極２２ｇに対する位置決め要求精度が緩和されるので、インターポーザ基板４０のリードフレーム１０に対する位置ずれ許容量を増大させることができる。
【００５５】
また、制御素子２３あるいは表面側の配線パターン４２ｃとリードパターン１５との接続については、導通孔４４やはんだバンプ６１Ｂに限らず、一部にワイヤボンドを用いてもよい。また、リードフレーム１０の一部に所定径の開口部を設け、はんだバンプ６１Ｂ、６２Ｂやポッティング樹脂５１の一部を落とし込み、位置決めを容易にするようにしてもよい。
【００５６】
また、インターポーザ基板４０裏面のパワー回路に相当する配線パターンを、接地電極（ＧＮＤ）を両側に配したコプレーナ構造にしたり、積層導体層の上下面を接地電極としたマイクロストリップ構造とすることで、さらにノイズの発生を抑制することが可能となる。また、インターポーザ基板４０の表裏の電気的接続は導通孔４４を用いているが、インターポーザ基板４０の端面にキャスタレーション（半円スルーホール）を形成し、スルーホールめっきだけでは電気容量が不足している場合に、はんだを流し込むことで電気容量を増し、大電流回路への適用性を向上させるようにしてもよい。もちろん、導通孔４４にリードフレーム１０の一部など金属部材を挿入し、はんだを流し込むことによって、電気容量を増大させるようにしてもよい。
【００５７】
以上のように上記各実施の形態１〜３にかかる電力用半導体装置１によれば、主電力を制御する電力用半導体素子２１、２２と、電力用半導体素子２１、２２を制御する制御素子２３とを矩形板状の封止体９０に内包するとともに、封止体９０の対向する側面のうち、一方から電力用半導体素子２１、２２と接続するための電力用端子１１が、他方から制御素子２３と接続するための制御用端子１４が突出する電力用半導体装置１であって、それぞれの面が略平行になるように形成されたリードフレーム１０内のパターンのうちの、電力用端子１１に延在する電力リードパターン１２と、制御用端子１４に延在する制御リードパターン１５と、少なくとも制御リードパターン１５の面に対して垂直な方向に段差付されるとともに制御リードパターン１５に近い方の面に電力用半導体素子２１、２２の裏面電極２１ｃ、２２ｃが接合されたダイパッド１３と、絶縁基板４１に少なくとも裏面側の配線パターン４３を積層して構成され、制御素子２３が搭載されるとともに、少なくとも一方の面（裏面）に、電力用半導体素子２１、２２の表面電極２１ａ、２２ｅと接続するための電力配線パターン４３ａ、４３ｂと、制御素子２３の電極２３ｅと電気接続される制御配線パターン４３ｃとが形成されたインターポーザ基板４０と、を備え、リードフレーム１０に対してインターポーザ基板４０が平行に位置するように、電力用半導体素子２１、２２の表面電極２１ａ、２２ｅに対して電力配線パターン４３ａ、４３ｂを、制御リードパターン１５に対して制御配線パターン４３ｃを対向させて接合するとともに、ダイパッド１３の少なくとも周縁部である４隅には、ダイパッド１３とインターポーザ基板４０との間隔を維持する間隔維持部材が配置されている。
【００５８】
そのため、小型化してもノイズの影響を受けないように、リードフレーム１０を用いて、ダイパッド１３を制御リードパターン１５に対して段差付できるともに、ダイパッド１３とインターポーザ基板４０との間隔が維持されるので、製品ばらつきもなく、信頼性の高い電力用半導体装置が得られる。さらに、電力用半導体素子２１、２２の実装対象を積層基板に比べて生産性が高いリードフレーム１０にしたので、効率よく生産することができる。
【００５９】
なお、上記各実施の形態においては、スイッチング素子（トランジスタ）２２や整流素子（ダイオード）２１として機能する電力用半導体素子には、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用い、電流許容量および高温動作が可能な半導体素子を用いた場合に、特に顕著な効果が現れる。特に炭化ケイ素を用いた電力用半導体素子に好適に用いることができる。デバイス種類としては、スイッチング素子としてはＩＧＢＴの他に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）でもよく、その他縦型半導体素子であればよい。
【００６０】
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子（各実施の形態における電力用半導体素子２１、２２）は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
【００６１】
一方、上記のように高温動作する場合は停止・駆動時の温度差が大きくなり、さらに、高効率・小型化によって、単位体積当たりに扱う電流量が大きくなる。そのため経時的な温度変化や空間的な温度勾配が大きくなり、電力用半導体素子と配線部材との熱応力も大きくなる可能性がある。しかし、本発明のようにリードフレーム１０とインターポーザ基板４０との間に、間隔を維持する部材が配置されていれば、その間に配置された半導体素子や配線部材に余分な応力がかかることがなく、信頼性が向上する。とくに、配線あたりの電流量も増大するので、段差を付けたリードフレームを用いることにより、主電力の配線で発生するノイズの制御回路への影響を低減することが可能となる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
【００６２】
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。
【符号の説明】
【００６３】
１：電力用半導体装置、  １Ｐ：組立体、
１０：リードフレーム、
１１，１２，１４，１５：リードパターン、  １３：ダイパッド、  １６：タイバー、
１７：枠体、  １８：支柱部、
２１：ダイオード（電力用半導体素子）、  ２２：ＩＧＢＴ（電力用半導体素子）、
２３：制御素子、
４０：インターポーザ基板、
４１：絶縁基板、  ４２，４３：配線パターン、  ４４：導通部、
５０：（制御素子封止用）ポッティング樹脂、  ５１：ポッティング樹脂、
６１，６２  はんだ接合部、  ６１Ｂ，６２Ｂ：はんだバンプ、
６１ｃ，６２ｃ：核体、  ６１ｓ，６２ｓ：はんだ材、  ７４：ボンディングワイヤ、
８０：はんだ接合部、  ９０：封止体。
【図１】
0005800716.tif 000002
【図２】
0005800716.tif 000003
【図３】
0005800716.tif 000004
【図４】
0005800716.tif 000005
【図５】
0005800716.tif 000006
【図６】
0005800716.tif 000007
【図７】
0005800716.tif 000008
【図８】
0005800716.tif 000009
【図９】
0005800716.tif 000010