(57)【特許請求の範囲】
【請求項１】
基板上に形成され、それぞれ所定の平面形状を有し、互いに同一面内で交差する第１及び第２の補強層と、
前記第１の補強層上を含む領域に、前記第１の補強層より弾性係数の小さい材料で形成された絶縁層と、
前記第１の補強層上の前記絶縁層を除去して形成された配線溝と、
前記配線溝内に形成された配線と
を有すること特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１の補強層は、前記配線とほぼ同一の平面形状を有すること
を特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１の補強層は、前記配線のほぼ直下に配置されていること
を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に多層配線構造を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ−ＬＳＩデバイスの高集積化やトランジスタ素子の縮小化は、国際半導体技術ロードマップ（ＩＴＲＳ；Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）に従って世代毎に進んでいる。それに伴い、素子内部の配線の微細化及び多層配線化も進められている。現在最も高性能なＩＣチップの内部に含まれる配線は、その総延長が数〜１０ｋｍにも及ぶほど長大になっている。同時に、配線間隔が狭くなり、配線間容量も増大している。このため特にロジックデバイスでは、これらの配線で生じる信号遅延（配線遅延）がＣＭＯＳ−ＬＳＩデバイスの処理速度の高速化を妨げる要因の一つとなりつつある。
【０００３】
配線遅延は、配線抵抗と配線間容量との積に基づいて決定される。このため、配線遅延を低減するには、配線金属の低抵抗化と配線間容量の低減とが重要になる。配線金属の低抵抗化については、従来用いられていたアルミニウム（Ａｌ）に代えて、より比抵抗の低い銅（Ｃｕ）を配線金属として用いる技術が確立されている。配線金属にＣｕを用いた半導体装置は、既に大量に生産されている。一方、配線間容量の低減化については、従来用いられていたシリコン酸化膜（ＳｉＯ２）に代えて、より比誘電率の低い材料を用いて形成される低誘電率膜（Ｌｏｗ−ｋ膜）を層間絶縁膜として用いることが検討され、既に一部実用化されている。低誘電率膜の材料には、アリルエーテル系有機材料やフルオロカーボン系などが用いられている。これらの材料の比誘電率は約３前後であり、ＳｉＯ２（比誘電率４程度）に比べてかなり低い。しかしながら、さらに次世代以降で必要とされる低誘電率化を層間絶縁膜の材質の改良だけで実現するのは難しい。さらなる低誘電率化を実現するために、これらの材料に空孔（ポーラス）を導入する手法が有力視され、大規模に開発が進められている。空孔を導入した低誘電率膜は、一般にポーラスＬｏｗ−ｋ膜と呼ばれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１１９９６９号公報
【特許文献２】特開２００２−３０２４９号公報
【特許文献３】特開２００１−６７９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ポーラスＬｏｗ−ｋ膜を含む低誘電率膜は、一般に比誘電率が低いほど機械的な強度が低いという性質を持つことが知られている。図５９は、低誘電率膜の成膜手法として代表的なＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、及びＳＯＤ（Ｓｐｉｎ  Ｏｎ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜された種々の低誘電率膜及びＳｉＯ２膜の比誘電率と弾性係数（ヤング率）との関係を示すグラフである。グラフの横軸は比誘電率を表し、縦軸は弾性係数（ＧＰａ）を対数で表している。図５９に示すように、低誘電率膜及びＳｉＯ２膜等の比誘電率や弾性係数の値には多少のばらつきがあるものの、比誘電率と弾性係数の対数とは概ね比例関係にある。すなわち、比誘電率の低い絶縁膜ほど機械的強度が低いことが分かる。
【０００６】
ＬＳＩの製造工程には、ボンディング工程のように基板面に垂直な方向の応力が生じる工程や、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を
用いた研磨工程のように基板面内方向の応力が生じる工程がある。さらに、ＩＣチップを切り分けるダイシング工程やその後のパッケージ状態では、せん断応力を含む複雑な応力が素子内部に生じる。配線間容量を低減するために低誘電率膜を用いた半導体装置では、これらの応力に対する十分な機械的強度を確保するのが困難である。したがって、低誘電率膜を用いた半導体装置では変形や断線等が生じ易いため、信頼性及び製造歩留りが低下してしまうという問題が生じる。次世代のＣＭＯＳ−ＬＳＩデバイスを実現するためには、この問題の解決が必要になる。
【０００７】
また、ポーラスＬｏｗ−ｋ膜は一般に密度が低いため、機械的強度が低いだけでなく熱伝導率も低いことが知られている。配線の周囲に配置される絶縁膜の熱伝導率が低いと、配線からの熱が基板やチップ外に放出され難くなる。このため、特にポーラスＬｏｗ−ｋ膜を用いた半導体装置ではチップ動作時の温度が上昇してしまうという問題も生じる。
【０００８】
特許文献１には、電気回路的機能を有さない機械的補強プラグを設ける技術が開示されている。これに付随して、補強配線層（補強導電層、犠牲配線）を設ける技術も開示されている。補強プラグや補強配線層はＣｕ等を用いて形成される。これにより、チップ全体としての機械的強度や界面における密着強度の向上が望める。ところがこの場合、補強プラグや補強配線層が通常の配線やビアとは別に設けられるため、配線−補強プラグ間や配線−補強配線層間に新たな寄生容量が形成されてしまうことになる。すなわち機械的強度を補強することによって半導体装置の性能が低下してしまう。また、これらの補強部は設計段階で予め配置する必要があるため、設計的な制約も大きい。
【０００９】
本発明の目的は、信頼性や製造歩留りが高く、設計的な制約の小さい半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的は、基板上に形成された配線と、前記配線の周囲に形成された絶縁層と、前記絶縁層の形成材料より弾性係数の大きい誘電体材料で少なくとも一部が形成された補強部とを有することを特徴とする半導体装置によって達成される。
【００１１】
上記本発明の半導体装置において、前記補強部は、基板面に垂直に見て前記配線に重なって配置された第１の補強層を含むことを特徴とする。上記本発明の半導体装置において、前記第１の補強層は、前記配線とほぼ同一の平面形状を有することを特徴とする。上記本発明の半導体装置において、前記補強部は、基板面に垂直に見て前記配線に重ならないように配置された第２の補強層を含むことを特徴とする。
【００１２】
また上記目的は、所定の平面形状を有する補強層を基板上に形成し、前記補強層上を含む領域に前記補強層より弾性係数の小さい材料で絶縁層を形成し、前記補強層上の前記絶縁層を除去して配線溝を形成し、前記配線溝内に配線を形成することを特徴とする半導体装置の製造方法によって達成される。
【００１３】
さらに上記目的は、それぞれ所定の平面形状を有する第１及び第２の補強層を基板上に形成し、前記第１及び第２の補強層の形成領域以外の領域に、前記第１及び第２の補強層より弾性係数の小さい材料で絶縁層を形成し、前記第１の補強層の上層部を除去して配線溝を形成し、前記配線溝内に配線を形成することを特徴とする半導体装置の製造方法によって達成される。
【００１４】
また上記目的は、第１及び第２の補強層となる薄膜を基板上に形成し、前記第１の補強層の形成領域の前記薄膜上層部を除去して配線溝を形成し、前記配線溝内に配線を形成し、前記薄膜をパターニングして前記第１及び第２の補強層を形成し、前記第１及び第２の
補強層の形成領域以外の領域に、前記第１及び第２の補強層より弾性係数の小さい材料で絶縁層を形成することを特徴とする半導体装置の製造方法によって達成される。
【発明の効果】
【００１５】
本発明によれば、信頼性や製造歩留りが高く、設計的な制約の小さい半導体装置及びその製造方法を実現できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施の形態による半導体装置の第１の基本構成を示す図である。
【図２】本発明の一実施の形態による半導体装置の第１の基本構成を示す断面図である。
【図３】本発明の一実施の形態による半導体装置の第１の基本構成を示す断面図である。
【図４】比較例１の半導体装置の構成を示す図である。
【図５】比較例１の半導体装置の構成を示す断面図である。
【図６】比較例１の半導体装置の構成を示す断面図である。
【図７】比較例２の半導体装置の構成を示す図である。
【図８】比較例２の半導体装置の構成を示す断面図である。
【図９】本発明の一実施の形態による第１の基本構成の計算モデルの変形の様子を示す図である。
【図１０】比較例１の計算モデルの変形の様子を示す図である。
【図１１】比較例２の計算モデルの変形の様子を示す図である。
【図１２】低誘電率膜を除いた比較例２の計算モデルを示す図である。
【図１３】各計算モデルに対して＋Ｘ方向、＋Ｙ方向及び垂直方向に単位荷重を加えた場合の変位量の計算結果を示すグラフである。
【図１４】本発明の一実施の形態による半導体装置の第２の基本構成を示す図である。
【図１５】本発明の一実施の形態による半導体装置の第２の基本構成を示す断面図である。
【図１６】本発明の一実施の形態による半導体装置の第２の基本構成を示す断面図である。
【図１７】比較例３の半導体装置の構成を示す図である。
【図１８】比較例３の半導体装置の構成を示す断面図である。
【図１９】比較例３の半導体装置の構成を示す断面図である。
【図２０】各計算モデルに対して基板面内方向及び垂直方向に荷重を加えた場合の変位量の計算結果を示すグラフである。
【図２１】本発明の一実施の形態による半導体装置の第３の基本構成を示す図である。
【図２２】本発明の一実施の形態による半導体装置の第３の基本構成を示す断面図である。
【図２３】本発明の一実施の形態による半導体装置の第３の基本構成を示す断面図である。
【図２４】本発明の一実施の形態による半導体装置の第４の基本構成を示す図である。
【図２５】本発明の一実施の形態による半導体装置の第４の基本構成を示す断面図である。
【図２６】本発明の一実施の形態による半導体装置の第４の基本構成を示す断面図である。
【図２７】比較例４の半導体装置の構成を示す図である。
【図２８】比較例４の半導体装置の構成を示す断面図である。
【図２９】比較例４の半導体装置の構成を示す断面図である。
【図３０】各計算モデルに対して基板面内方向及び垂直方向に荷重を加えた場合の変位量の計算結果を示すグラフである。
【図３１】補強用絶縁膜のピッチを変化させたときの荷重に対する変位量の変化を示すグラフである。
【図３２】補強用絶縁膜の幅を変化させたときの荷重に対する変位量の変化を示すグラフである。
【図３３】補強用絶縁膜の形成材料の弾性係数を変化させたときの荷重に対する変位量の変化を示すグラフである。
【図３４】低誘電率膜の形成材料の弾性係数を変化させたときの荷重に対する変位量の変化を示すグラフである。
【図３５】本発明の一実施の形態の実施例１による半導体装置の製造方法を示す工程断面図である。
【図３６】本発明の一実施の形態の実施例１による半導体装置の製造方法を示す工程断面図である。
【図３７】本発明の一実施の形態の実施例１による半導体装置の製造方法を示す工程断面図である。
【図３８】本発明の一実施の形態の実施例１による半導体装置の製造方法を示す工程断面図である。
【図３９】本発明の一実施の形態の実施例１による半導体装置の製造方法を示す工程断面図である。
【図４０】本発明の一実施の形態の実施例２による半導体装置の製造方法を示す工程断面図である。
【図４１】本発明の一実施の形態の実施例２による半導体装置の製造方法を示す工程断面図である。
【図４２】本発明の一実施の形態の実施例２による半導体装置の製造方法を示す工程断面図である。
【図４３】本発明の一実施の形態の実施例２による半導体装置の製造方法を示す工程断面図である。
【図４４】本発明の一実施の形態の実施例３による半導体装置の製造方法を示す工程断面図である。
【図４５】本発明の一実施の形態の実施例３による半導体装置の製造方法を示す工程断面図である。
【図４６】本発明の一実施の形態の実施例３による半導体装置の製造方法を示す工程断面図である。
【図４７】本発明の一実施の形態の実施例３による半導体装置の製造方法の変形例を示す工程断面図である。
【図４８】本発明の一実施の形態の実施例３による半導体装置の製造方法の変形例を示す工程断面図である。
【図４９】本発明の一実施の形態の実施例３による半導体装置の製造方法の変形例を示す工程断面図である。
【図５０】本発明の一実施の形態の実施例３による半導体装置の製造方法の変形例を示す工程断面図である。
【図５１】本発明の一実施の形態の実施例４による半導体装置の製造方法を示す工程断面図である。
【図５２】本発明の一実施の形態の実施例４による半導体装置の製造方法を示す工程断面図である。
【図５３】本発明の一実施の形態の実施例４による半導体装置の製造方法を示す工程断面図である。
【図５４】本発明の一実施の形態の実施例４による半導体装置の製造方法を示す工程断面図である。
【図５５】本発明の一実施の形態の実施例４による半導体装置の製造方法を示す工程断面図である。
【図５６】本発明の一実施の形態の実施例４による半導体装置の製造方法を示す工程断面図である。
【図５７】本発明の一実施の形態の実施例４による半導体装置の製造方法を示す工程断面図である。
【図５８】本発明の一実施の形態の実施例４による半導体装置の製造方法を示す工程断面図である。
【図５９】種々の低誘電率膜及びＳｉＯ２膜の比誘電率と弾性係数との関係を示すグラフである。
【発明を実施するための形態】
【００１７】
本発明の一実施の形態による半導体装置及びその製造方法について図１乃至図５８を用いて説明する。図１は、本実施の形態による半導体装置の第１の基本構成を示している。図２（ａ）は図１のＡ−Ａ線で切断した半導体装置の断面構成を示し、図２（ｂ）は図１のＢ−Ｂ線で切断した半導体装置の断面構成を示している。図３（ａ）は図１のＣ−Ｃ線で切断した半導体装置の断面構成を示し、図３（ｂ）は図１のＤ−Ｄ線で切断した半導体装置の断面構成を示している。ここで、図１の左右方向にＸ軸をとり、右方向を＋Ｘ方向とする。また、図１の上下方向にＹ軸をとり、上方向を＋Ｙ方向とする。Ａ−Ａ線及びＢ−Ｂ線はＸ軸に平行であり、Ｃ−Ｃ線及びＤ−Ｄ線はＹ軸に平行である。すなわち図２（ａ）、（ｂ）に示す断面はＹ軸に垂直であり、図３（ａ）、（ｂ）に示す断面はＸ軸に垂直である。本例の配線構造は、同一パターンの配線が４層にわたり重なって配置された最も単純な多層配線構造とした。
【００１８】
図１乃至図３に示すように、半導体装置は、ＭＯＳトランジスタ等の半導体素子が形成されたシリコン基板１０を有している。シリコン基板１０上の全面には、下地絶縁膜としてシリコン酸化膜（ＳｉＯ２膜）１１が形成されている。ＳｉＯ２膜１１上には、例えば互いに並列してＸ軸にほぼ平行に延びる複数の補強用絶縁膜（第２の補強層）２２ｂが形成されている。補強用絶縁膜２２ｂの形成材料としては、例えばＳｉＯ２、ＳｉＯｘＣｙ、ＳｉＣｘ、ＳｉＮｘ、又はこれらの組合せが用いられる。またＳｉＯ２膜１１上であって補強用絶縁膜２２ｂの形成領域以外の領域には、補強用絶縁膜２２ｂの形成材料より比誘電率が低く弾性係数（ヤング率）の小さい材料を用いて低誘電率膜１２が形成されている。例えば補強用絶縁膜２２ｂの形成材料としてＳｉＯ２を用いる場合には、ＳｉＯ２より比誘電率が低く弾性係数の小さいＳｉＯＣ等が低誘電率膜１２の形成材料として用いられる。補強用絶縁膜２２ｂ及び低誘電率膜１２は、互いにほぼ等しい膜厚を有している。低誘電率膜１２上及び補強用絶縁膜２２ｂ上には、ハードマスク膜１４が例えばＳｉＣを用いて形成されている。ハードマスク膜１４、低誘電率膜１２及び補強用絶縁膜２２ｂには、例えば互いに並列してＹ軸に平行に延びる複数の配線溝１６が形成されている。複数の配線溝１６の内壁面には、例えばタンタル（Ｔａ）を用いてバリアメタル層１８がそれぞれ形成されている。内壁面にバリアメタル層１８が形成された配線溝１６内には、１層目の配線２０となる例えばＣｕ層が埋め込まれている。ハードマスク膜１４上及び配線２０上の基板全面には、例えばＳｉＣを用いてＣｕの拡散防止膜（キャップ膜）２４が形成されている。
【００１９】
キャップ膜２４上には、基板面に垂直に見て複数の配線２０にそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜（第１の補強層）４２ａと、基板面に垂直に見て複数の補強用絶縁膜２２ｂにそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜（第２の補強層）４２ｂとが形成されている。補強用絶縁膜４２ａ、４２ｂは例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。補強用絶縁膜４２ｂの下層部は、補強用絶縁膜４２ａと同層に形成されている。キャップ膜２４上であって補強用絶縁膜４２ａ、４２ｂの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘電率膜３２が形成されている。補強用絶縁膜４２ａ、４２ｂの形成材料は、低誘電率膜３２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜３２上及び補強用絶縁膜４２ｂ上には、例えばＳｉＣを用いてハードマスク膜３４が形成されている。補強用絶縁膜４２ａの直
上には、複数の補強用絶縁膜４２ａにそれぞれ重なってＹ軸にほぼ平行に延びる複数の配線溝３６が形成されている。複数の配線溝３６の内壁面には、例えばＴａを用いてバリアメタル層３８がそれぞれ形成されている。バリアメタル層３８が形成された配線溝３６内には、２層目の配線４０となる例えばＣｕ層が埋め込まれている。配線４０は、基板面に垂直に見て補強用絶縁膜４２ａに重なって配置され、補強用絶縁膜４２ａとほぼ同一の平面形状を有している。ハードマスク膜３４上及び配線４０上の基板全面には、例えばＳｉＣを用いてキャップ膜４４が形成されている。
【００２０】
キャップ膜４４上には、基板面に垂直に見て複数の配線４０にそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜６２ａと、基板面に垂直に見て複数の補強用絶縁膜４２ｂにそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜６２ｂとが形成されている。補強用絶縁膜６２ａ、６２ｂは、例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。補強用絶縁膜６２ｂの下層部は、補強用絶縁膜６２ａと同層に形成されている。キャップ膜４４上であって補強用絶縁膜６２ａ、６２ｂの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘電率膜５２が形成されている。補強用絶縁膜６２ａ、６２ｂの形成材料は、低誘電率膜５２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜５２上及び補強用絶縁膜６２ｂ上には、例えばＳｉＣを用いてハードマスク膜５４が形成されている。補強用絶縁膜６２ａの直上には、補強用絶縁膜６２ａに重なってＹ軸にほぼ平行にそれぞれ延びる複数の配線溝５６が形成されている。複数の配線溝５６の内壁面には、例えばＴａを用いてバリアメタル層５８がそれぞれ形成されている。バリアメタル層５８が形成された配線溝５６内には、３層目の配線６０となる例えばＣｕ層が埋め込まれている。配線６０は、基板面に垂直に見て補強用絶縁膜６２ａに重なって配置され、補強用絶縁膜６２ａとほぼ同一の平面形状を有している。ハードマスク膜５４上及び配線６０上の基板全面には、例えばＳｉＣを用いてキャップ膜６４が形成されている。
【００２１】
キャップ膜６４上には、基板面に垂直に見て複数の配線６０にそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜８２ａと、基板面に垂直に見て複数の補強用絶縁膜６２ｂにそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜８２ｂとが形成されている。補強用絶縁膜８２ａ、８２ｂは、例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。補強用絶縁膜８２ｂの下層部は、補強用絶縁膜８２ａと同層に形成されている。キャップ膜６４上であって補強用絶縁膜８２ａ、８２ｂの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘電率膜７２が形成されている。補強用絶縁膜８２ａ、８２ｂの形成材料は、低誘電率膜７２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜７２上及び補強用絶縁膜８２ｂ上には、例えばＳｉＣを用いてハードマスク膜７４が形成されている。補強用絶縁膜８２ａの直上には、補強用絶縁膜８２ａに重なってＹ軸にほぼ平行にそれぞれ延びる複数の配線溝７６が形成されている。複数の配線溝７６の内壁面には、例えばＴａを用いてバリアメタル層７８がそれぞれ形成されている。バリアメタル層７８が形成された配線溝７６内には、４層目の配線８０となる例えばＣｕ層が埋め込まれている。配線８０は、基板面に垂直に見て補強用絶縁膜８２ａに重なって配置され、補強用絶縁膜８２ａとほぼ同一の平面形状を有している。ハードマスク膜７４上及び配線８０上の基板全面には、例えばＳｉＣを用いてキャップ膜８４が形成されている。
【００２２】
キャップ膜８４上には、基板面に垂直に見て配線８０にそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜１０２ａと、基板面に垂直に見て補強用絶縁膜８２ｂにそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜１０２ｂとが形成されている。補強用絶縁膜１０２ａ、１０２ｂは、例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。補強用絶縁膜１０２ａ、１０２ｂは、互いに同層に形成されている。キャップ膜８４上であって補強用絶縁膜１０２ａ、１０２ｂの形成領域以外の領域には
、低誘電率膜９２が形成されている。
【００２３】
本実施の形態の第１の基本構成は、絶縁層として機能する低誘電率膜１２、３２、５２、７２、９２と、低誘電率膜１２、３２、５２、７２、９２の形成材料より比誘電率が高く弾性係数の大きいＳｉＯ２等の誘電体材料を用いて形成され、絶縁層として機能するとともに半導体装置の機械的強度を補強する補強部として機能する補強用絶縁膜２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂとが設けられている点に特徴を有している。配線２０、４０、６０、８０のそれぞれ直下又はほぼ直上には、基板面に垂直に見て配線２０、４０、６０、８０に重なって配置された補強用絶縁膜４２ａ、６２ａ、８２ａ、１０２ａが形成されている。補強用絶縁膜４２ａ、６２ａ、８２ａ、１０２ａにそれぞれ同一面内で交差して、基板面に垂直に見て配線２０、４０、６０、８０に重ならないように配置された補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂが形成されている。補強用絶縁膜２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂの形成領域以外の配線２０、４０、６０、８０周囲には、低誘電率膜１２、３２、５２、７２、９２が形成されている。
【００２４】
互いに重なって積層される補強用絶縁膜４２ａ、６２ａ、８２ａ、１０２ａ、及び配線２０、４０、６０、８０は、所定間隔で配置された複数の第１の壁として機能する（図３（ｂ）は第１の壁の壁面に平行な断面を示している）。第１の壁は、下層配線と上層配線とを接続するビア部を含むこともある。また、配線２０、４０、６０、８０の配置によっては、第１の壁が配線２０、４０、６０、８０のいずれか又は全てを含まないこともあり得る。
【００２５】
一方、互いに重なって積層される補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂは、第１の壁にほぼ直交して所定間隔で配置された複数の第２の壁として機能する（図２（ｂ）は第２の壁の壁面に平行な断面を示している）。なお、補強用絶縁膜２２ｂに代えて、配線２０と同層に形成されたダミーの配線を配置してもよいし、また補強用絶縁膜４２ｂ、６２ｂ、８２ｂ上には、配線４０、６０、８０と同層に形成されたダミーの配線を配置してもよい。この場合ダミーの配線は、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂとともに第２の壁として機能する。
【００２６】
第１及び第２の壁は、低誘電率膜１２、３２、５２、７２、９２を含んでいない。第１及び第２の壁を構成する補強用絶縁膜２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂの形成材料であるＳｉＯ２等や、配線２０、４０、６０、８０の形成材料であるＣｕ等は、低誘電率膜１２、３２、５２、７２、９２の形成材料であるＳｉＯＣ等と比較して弾性係数が大きい。このため、互いにほぼ直交する第１及び第２の壁を構造体として設けることによって、半導体装置の機械的強度が高まる。
【００２７】
半導体装置の機械的強度は補強用絶縁膜２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂ及び配線２０、４０、６０、８０により確保されるため、低誘電率膜１２、３２、５２、７２、９２には高い機械的強度が必要とされない。したがって、低誘電率膜１２、３２、５２、７２、９２にはさらに弾性係数が小さく比誘電率の低い材料を用いることができる。また、低誘電率膜１２、３２、５２、７２、９２の代わりに比誘電率のさらに低い空気層（空隙）を絶縁層として用いたいわゆるエアギャップ構造の半導体装置であっても、高い機械的強度が得られる。
【００２８】
さらに、弾性係数の相対的に大きいＳｉＯ２等の材料は、一般に低誘電率膜よりも熱伝導率が高い。したがって、ＳｉＯ２を用いて形成された補強用絶縁膜２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂを設けることによって、Ｃｕ配線からの熱が比較的外部に伝わり易くなり、高い放熱効果が得られる。
【００２９】
ここで、本実施の形態の効果をより明確にするため、第１の基本構成の配線構造と以下に示す２つの比較例の配線構造とを比較する。
【００３０】
図４は、第１の基本構成に対する比較例１として、従来の半導体装置の構成を示している。図５は図４のＡ−Ａ線で切断した半導体装置の断面構成を示し、図６は図４のＣ−Ｃ線で切断した半導体装置の断面構成を示している。本実施の形態との比較を容易にするために、比較例１の配線パターンは、図１乃至図３に示した第１の基本構成と同様とした。図４乃至図６に示すように、比較例１の半導体装置は、補強用絶縁膜２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂが設けられず、層間絶縁膜及び最上層の絶縁膜が低誘電率膜１２、３２、５２、７２、９２のみからなる点で第１の基本構成と異なっている。
【００３１】
図７は、第１の基本構成に対する比較例２として、本願出願人による日本国特許出願（特願２００３−４７７６８号；以下「特許出願１」という）に提案されているような半導体装置の構成を示している。図８は、図７のＡ−Ａ線で切断した半導体装置の断面構成を示している。比較例２の配線パターンも第１の基本構成と同様とした。ここで、特許出願１に提案された半導体装置は、低誘電率膜導入に伴う機械的強度の低下を抑制するために、例えばＣｕを用いて形成された補強用のダミースタックビアが配置された構造を有している。この構造において垂直応力に対する十分な機械的強度を持たせるためには、ダミースタックビアを例えば約１５％以上の面積比で設置する必要がある。このため、設計の自由度は必ずしも高くない。
【００３２】
図７及び図８に示すように、比較例２では、比較例１と同様の構成に加えて、４層のビア部８８が重ねられたダミースタックビア８６が複数形成されている。各層のビア部８８は、内壁面にバリアメタル層の形成されたビアホール内にＣｕ層が埋め込まれて形成されている。ダミースタックビア８６は、半導体装置の機械的強度を高めるために設けられている。複数のダミースタックビア８６の断面積の総和は、第１の基本構成の第２の壁（補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂ）の断面積の総和とほぼ同じとした。
【００３３】
本実施の形態の第１の基本構成と比較例１及び２とについて、外力が加えられたときに生じる応力や変位量を検証した。応力や変位量は、有限要素法を用いた数値シミュレーションによって求めた。有限要素法では、モデルの境界を対称境界条件とすることにより計算サイズを小さくする手法がとられる。そのため、各構造の平面図（図１、図４、図７）において中央部の一点鎖線で囲まれた範囲だけをモデル化して計算すればよい。計算モデルのサイズを０．９８μｍ□（角）とし、配線２０、４０、６０、８０及び補強用絶縁膜２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂの幅を最小配線幅に等しい０．１４μｍとし、ピッチを０．９８μｍとした。ここでピッチとは、隣り合う配線（又は補強用絶縁膜）の中心軸間の距離のことである。また配線２０、４０、６０、８０の高さを０．２５μｍとし、補強用絶縁膜４２ａ、６２ａ、８２ａ、１０２ａ（ビア層）の高さを０．３μｍとした。低誘電率膜１２、３２、５２、７２、９２の形成材料の弾性係数は２．２５ＧＰａとし、ポアソン比は０．２５とした。この弾性係数及びポアソン比の値は、一般に市販されている典型的な低誘電率膜材料の物性値である。補強用絶縁膜２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂの形成材料の弾性係数は７０ＧＰａとし、ポアソン比は０．１７とした。この弾性係数及びポアソン比の値は、一般的なＳｉＯ２の物性値である。
【００３４】
配線構造に対し、基板面内方向である＋Ｘ方向及び＋Ｙ方向のそれぞれに単位荷重を加えた場合と、垂直方向に単位荷重を加えた場合とにおける変位量を計算した。ここで基板
面内方向の荷重は、ＣＭＰ法を用いた研磨工程を想定して配線構造の最上層部に対して加えられるものとした。図９乃至図１１は、＋Ｘ方向（図中太矢印で示す）に荷重を加えた場合の計算モデルの変形の様子を示している。図９は本実施の形態の第１の基本構成の計算モデルの変形の様子を示し、図１０は比較例１の計算モデルの変形の様子を示し、図１１は比較例２の計算モデルの変形の様子を示している。図９乃至図１１では理解を容易にするために、変位量に対してそれぞれ同じ係数を乗じて変形を大きく見せている。図１２は、荷重を加えていない状態での比較例２の計算モデルについて、ダミースタックビア８６の配置が分かり易いように低誘電率膜を除いて示している。
【００３５】
＋Ｘ方向に単位荷重を加えた場合の最上層部の変位量を比較すると、図９乃至図１２に示すように、第１の基本構成の計算モデルの変位量は比較例１及び２の計算モデルの変位量より明らかに小さいことが分かる。
【００３６】
ここで、ＩＣパッケージに接着されたチップ状のウエハが熱膨張や熱収縮によって反るような場合を想定すると、計算モデルの側面に対して基板面内方向の荷重（引張り荷重又は圧縮荷重）が加えられることになる。これに対し上記の計算では、単純化のために基板面内方向の荷重を配線構造の最上層部に対して加えているため、このようなウエハの熱変形について厳密に解析していることにはならない。しかしながら、荷重が加えられる方向は同じ基板面内方向であるので、熱変形に対する構造の影響も上記の計算結果と同様の傾向を示すと考えてよい。すなわち、本実施の形態の第１の基本構成では、比較例１及び２に比較して熱変形が生じ難いと考えられる。
【００３７】
図１３は、各計算モデルに対して基板面内方向（＋Ｘ方向及び＋Ｙ方向）と垂直方向とにそれぞれ単位荷重を加えた場合の変位量の計算結果を示すグラフである。グラフの縦軸は変位量の相対値を表し、比較例１の基板面内方向（＋Ｘ方向）の変位量と垂直方向の変位量をそれぞれ１としている。図１３に示すように、垂直方向に荷重を加えた場合における第１の基本構成の垂直方向の変位量は、比較例１に比べて著しく減少していることが分かる。また、比較例２の垂直方向の変位量も第１の基本構成と同程度に減少している。一方、基板面内方向に荷重を加えた場合には、第１の基本構成の基板面内方向の変位量が比較例１の２割程度にまで減少するのに対し、比較例２の基板面内方向の変位量は比較例１の７割程度である。このように比較例２の構成では、垂直方向の荷重に対する耐性が高いものの、基板面内方向の荷重に対する耐性はさほど高くない。これは、ダミースタックビア８６が基板面内方向に広がった補強ではないので、基板面内方向の荷重に対してそれほど効果がないためである。これに対して本実施の形態の第１の基本構成では、それぞれ基板面内方向に延びて互いにほぼ垂直に交差する第１及び第２の壁が設けられていることによって、垂直方向の荷重に対する耐性が高いだけでなく基板面内方向の荷重に対する耐性も高い。以上のように、本実施の形態の第１の基本構成では、荷重の加えられる方向によらず高い機械的強度が得られることが分かった。
【００３８】
図１４は、本実施の形態による半導体装置の第２の基本構成を示している。図１５（ａ）は図１４のＡ−Ａ線で切断した半導体装置の断面構成を示し、図１５（ｂ）は図１４のＢ−Ｂ線で切断した半導体装置の断面構成を示している。図１６（ａ）は図１４のＣ−Ｃ線で切断した半導体装置の断面構成を示し、図１６（ｂ）は図１４のＤ−Ｄ線で切断した半導体装置の断面構成を示している。第２の基本構成は、互いにほぼ垂直に延びる配線同士が同一面内で交差する配線構造を有している。
【００３９】
図１４乃至図１６に示すように、シリコン基板１０上の全面には、ＳｉＯ２膜１１が形成されている。ＳｉＯ２膜１１上には、例えばＳｉＯＣを用いて低誘電率膜１２が形成されている。低誘電率膜１２上には、例えばＳｉＣを用いてハードマスク膜１４が形成されている。ハードマスク膜１４及び低誘電率膜１２には、互いに並列してＹ軸にほぼ平行に
延びる複数の配線溝１６、及び互いに並列してＸ軸にほぼ平行に延びる複数の配線溝１７が形成されている。複数の配線溝１６、１７の内壁面には、例えばＴａを用いてバリアメタル層１８、１９がそれぞれ形成されている。バリアメタル層１８が形成された配線溝１６内には、１層目の配線２０となる例えばＣｕ層が埋め込まれている。同様に、バリアメタル層１９が形成された配線溝１７内には、配線２１となる例えばＣｕ層が埋め込まれている。配線２０、２１は、同一面内で互いに交差してメッシュ状の配線を構成する。ハードマスク膜１４上及び配線２０、２１上の基板全面には、例えばＳｉＣを用いてキャップ膜２４が形成されている。
【００４０】
キャップ膜２４上には、基板面に垂直に見て配線２０にそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜４２ａと、基板面に垂直に見て配線２１にそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜４２ｂとが形成されている。補強用絶縁膜４２ａ、４２ｂは例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。キャップ膜２４上であって補強用絶縁膜４２ａ、４２ｂの形成領域以外の領域には、低誘電率膜３２が例えばＳｉＯＣを用いて形成されている。補強用絶縁膜４２ａ、４２ｂの形成材料は、低誘電率膜３２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜３２上には、例えばＳｉＣを用いてハードマスク膜３４が形成されている。補強用絶縁膜４２ａの直上には、補強用絶縁膜４２ａにそれぞれ重なってＹ軸にほぼ平行に延びる複数の配線溝３６が形成されている。また補強用絶縁膜４２ｂの直上には、補強用絶縁膜４２ｂにそれぞれ重なってＸ軸にほぼ平行に延びる複数の配線溝３７が形成されている。複数の配線溝３６、３７の内壁面には、例えばＴａを用いてバリアメタル層３８、３９がそれぞれ形成されている。バリアメタル層３８が形成された配線溝３６内には、２層目の配線４０となる例えばＣｕ層が埋め込まれている。同様に、バリアメタル層３９が形成された配線溝３７内には、配線４１となる例えばＣｕ層が埋め込まれている。配線４０は、基板面に垂直に見て補強用絶縁膜４２ａ及び配線２０に重なって配置され、補強用絶縁膜４２ａ及び配線２０とほぼ同一の平面形状を有している。また配線４１は、基板面に垂直に見て補強用絶縁膜４２ｂ及び配線２１に重なって配置され、補強用絶縁膜４２ｂ及び配線２１とほぼ同一の平面形状を有している。配線４０、４１は、同一面内で互いに交差してメッシュ状の配線を構成する。ハードマスク膜３４上及び配線４０、４１上の基板全面には、例えばＳｉＣを用いてキャップ膜４４が形成されている。
【００４１】
キャップ膜４４上には、基板面に垂直に見て配線４０にそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜６２ａと、基板面に垂直に見て配線４１にそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜６２ｂとが形成されている。補強用絶縁膜６２ａ、６２ｂは例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。キャップ膜４４上であって補強用絶縁膜６２ａ、６２ｂの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘電率膜５２が形成されている。補強用絶縁膜６２ａ、６２ｂの形成材料は、低誘電率膜５２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜５２上には、例えばＳｉＣを用いてハードマスク膜５４が形成されている。補強用絶縁膜６２ａの直上には、補強用絶縁膜６２ａにそれぞれ重なってＹ軸にほぼ平行に延びる複数の配線溝５６が形成されている。また補強用絶縁膜６２ｂの直上には、補強用絶縁膜６２ｂにそれぞれ重なってＸ軸にほぼ平行に延びる複数の配線溝５７が形成されている。複数の配線溝５６、５７の内壁面には、例えばＴａを用いてバリアメタル層５８、５９がそれぞれ形成されている。バリアメタル層５８が形成された配線溝５６内には、３層目の配線６０となる例えばＣｕ層が埋め込まれている。同様に、バリアメタル層５９が形成された配線溝５７内には、配線６１となる例えばＣｕ層が埋め込まれている。配線６０は、基板面に垂直に見て補強用絶縁膜６２ａ及び配線４０に重なって配置され、補強用絶縁膜６２ａ及び配線４０とほぼ同一の平面形状を有している。また配線６１は、基板面に垂直に見て補強用絶縁膜６２ｂ及び配線４１に重なって配置され、補強用絶縁膜６２ｂ及び配線４１とほぼ同一の平面形状を有している。配線６０、６１は、同一面内で互いに交差してメ
ッシュ状の配線を構成する。ハードマスク膜５４上及び配線６０、６１上の基板全面には、例えばＳｉＣを用いてキャップ膜６４が形成されている。
【００４２】
キャップ膜６４上には、基板面に垂直に見て配線６０にそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜８２ａと、基板面に垂直に見て配線６１にそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜８２ｂとが形成されている。補強用絶縁膜８２ａ、８２ｂは例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。キャップ膜６４上であって補強用絶縁膜８２ａ、８２ｂの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘電率膜７２が形成されている。補強用絶縁膜８２ａ、８２ｂの形成材料は、低誘電率膜７２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜７２上には、例えばＳｉＣを用いてハードマスク膜７４が形成されている。補強用絶縁膜８２ａの直上には、補強用絶縁膜８２ａにそれぞれ重なってＹ軸にほぼ平行に延びる複数の配線溝７６が形成されている。また補強用絶縁膜８２ｂの直上には、補強用絶縁膜８２ｂにそれぞれ重なってＸ軸にほぼ平行に延びる複数の配線溝７７が形成されている。複数の配線溝７６、７７の内壁面には、例えばＴａを用いてバリアメタル層７８、７９がそれぞれ形成されている。バリアメタル層７８が形成された配線溝７６内には、４層目の配線８０となる例えばＣｕ層が埋め込まれている。同様に、バリアメタル層７９が形成された配線溝７７内には、配線８１となる例えばＣｕ層が埋め込まれている。配線８０は、基板面に垂直に見て補強用絶縁膜８２ａ及び配線６０に重なって配置され、補強用絶縁膜８２ａ及び配線６０とほぼ同一の平面形状を有している。また配線８１は、基板面に垂直に見て補強用絶縁膜８２ｂ及び配線６１に重なって配置され、補強用絶縁膜８２ｂ及び配線６１とほぼ同一の平面形状を有している。配線８０、８１は、同一面内で互いに交差してメッシュ状の配線を構成する。ハードマスク膜７４上及び配線８０、８１上の基板全面には、例えばＳｉＣを用いてキャップ膜８４が形成されている。
【００４３】
キャップ膜８４上には、基板面に垂直に見て配線８０にそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜１０２ａと、基板面に垂直に見て配線８１にそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜１０２ｂとが形成されている。補強用絶縁膜１０２ａ、１０２ｂは、例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。キャップ膜８４上であって補強用絶縁膜１０２ａ、１０２ｂの形成領域以外の領域には、低誘電率膜９２が形成されている。
【００４４】
第２の基本構成では、各層の配線２０、２１、４０、４１、６０、６１、８０、８１のそれぞれ直下又はほぼ直上には、配線とほぼ同一幅の補強用絶縁膜４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂが形成されている。このうち補強用絶縁膜４２ａ、６２ａ、８２ａ、１０２ａは、配線２０、４０、６０、８０とともに、所定間隔で配置された複数の第１の壁として機能する（図１６（ｂ）は第１の壁の壁面に平行な断面を示している）。また補強用絶縁膜４２ｂ、６２ｂ、８２ｂ、１０２ｂは、配線２１、４１、６１、８１とともに、第１の壁にほぼ直交して所定間隔で配置された複数の第２の壁として機能する（図１５（ｂ）は第２の壁の壁面に平行な断面を示している）。第１及び第２の壁は、低誘電率膜１２、３２、５２、７２、９２を含んでいない。補強用絶縁膜４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂの形成材料であるＳｉＯ２等、及び配線２０、２１、４０、４１、６０、６１、８０、８１の形成材料であるＣｕ等は、低誘電率膜１２、３２、５２、７２、９２の形成材料であるＳｉＯＣ等と比較して弾性係数が大きい。このため、互いにほぼ直交する第１及び第２の壁を構造体として設けることによって、半導体装置の機械的強度が高まる。
【００４５】
図１７は、第２の基本構成に対する比較例３の半導体装置の構成を示している。図１８（ａ）は図１７のＡ−Ａ線で切断した半導体装置の断面構成を示し、図１８（ｂ）は図１７のＢ−Ｂ線で切断した半導体装置の断面構成を示している。図１９（ａ）は図１７のＣ
−Ｃ線で切断した半導体装置の断面構成を示し、図１９（ｂ）は図１７のＤ−Ｄ線で切断した半導体装置の断面構成を示している。本実施の形態との比較を容易にするために、比較例３の配線パターンは、図１４乃至図１６に示した第２の基本構成と同様とした。図１７乃至図１９に示すように、比較例３の半導体装置は、補強用絶縁膜４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂが設けられず、層間絶縁膜及び最上層の絶縁膜が低誘電率膜１２、３２、５２、７２、９２のみからなる点で第２の基本構成と異なっている。
【００４６】
図２０は、第２の基本構成及び比較例３の計算モデルに対して基板面内方向及び垂直方向に荷重を加えた場合の変位量の計算結果を示すグラフである。グラフの縦軸は変位量の相対値を表し、上記の比較例１の基板面内方向（＋Ｘ方向）の変位量と垂直方向の変位量をそれぞれ１としている（図１３参照）。図２０に示すように、第２の基本構成では、基板面内方向及び垂直方向のいずれに荷重が加えられても、比較例１や比較例３より変位量が大幅に低減されることが分かる。
【００４７】
図２１は、本実施の形態による半導体装置の第３の基本構成を示している。図２２（ａ）は図２１のＡ−Ａ線で切断した半導体装置の断面構成を示し、図２２（ｂ）は図２１のＢ−Ｂ線で切断した半導体装置の断面構成を示している。図２３（ａ）は図２１のＣ−Ｃ線で切断した半導体装置の断面構成を示し、図２３（ｂ）は図２１のＤ−Ｄ線で切断した半導体装置の断面構成を示している。第３の基本構成では、互いにほぼ垂直に延びる配線が層毎に交互に配置され、１層目及び３層目の配線はＸ軸にほぼ平行に延び、２層目及び４層目の配線はＹ軸にほぼ平行に延びている。互いにほぼ垂直に延びる配線同士は絶縁膜を介して交差している。また、各配線直下に配置された補強用絶縁膜と、同一面内で配線にほぼ直交する補強用絶縁膜とが格子状に形成されている。
【００４８】
図２１乃至図２３に示すように、シリコン基板１０上の全面には、ＳｉＯ２膜１１が形成されている。ＳｉＯ２膜１１上には、互いに並列してＹ軸にほぼ平行に延びる複数の補強用絶縁膜２２ａが形成されている。補強用絶縁膜２２ａは、例えばＳｉＯ２等を用いて形成される。ＳｉＯ２膜１１上であって補強用絶縁膜２２ａの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘電率膜１２が形成されている。補強用絶縁膜２２ａの形成材料は、低誘電率膜１２の形成材料より比誘電率が高く弾性係数が大きい。補強用絶縁膜２２ａ上及び低誘電率膜１２上には、例えばＳｉＣを用いてハードマスク膜１４が形成されている。ハードマスク膜１４、低誘電率膜１２及び補強用絶縁膜２２ａには、互いに並列してＸ軸にほぼ平行に延びる複数の配線溝１７が形成されている。複数の配線溝１７の内壁面には、例えばＴａを用いてバリアメタル層１９がそれぞれ形成されている。バリアメタル層１９が形成された配線溝１７内には、１層目の配線２１となる例えばＣｕ層が埋め込まれている。ハードマスク膜１４上及び配線２１上の基板全面には、例えばＳｉＣを用いてキャップ膜２４が形成されている。
【００４９】
キャップ膜２４上には、基板面に垂直に見て複数の補強用絶縁膜２２ａにそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜４２ａと、基板面に垂直に見て複数の配線２１にそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜４２ｂとが形成されている。補強用絶縁膜４２ａ、４２ｂは、例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。キャップ膜２４上であって補強用絶縁膜４２ａ、４２ｂの形成領域以外の領域には、低誘電率膜３２が例えばＳｉＯＣを用いて形成されている。補強用絶縁膜４２ａ、４２ｂの形成材料は、低誘電率膜３２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜３２上及び補強用絶縁膜４２ｂ上には、例えばＳｉＣを用いてハードマスク膜３４が形成されている。補強用絶縁膜４２ａの直上には、補強用絶縁膜４２ａに重なってＹ軸にほぼ平行にそれぞれ延びる複数の配線溝３６が形成されている。複数の配線溝３６の内壁面には、例えばＴａを用いてバリアメタル層３８がそれぞれ形成さ
れている。バリアメタル層３８が形成された配線溝３６内には、２層目の配線４０となる例えばＣｕ層が埋め込まれている。配線４０は、基板面に垂直に見て補強用絶縁膜４２ａに重なって配置され、補強用絶縁膜４２ａとほぼ同一の平面形状を有している。また配線４０は、補強用絶縁膜４２ａ及びキャップ膜２４を介して１層目の配線２１と交差している。ハードマスク膜３４上及び配線４０上の基板全面には、例えばＳｉＣを用いてキャップ膜４４が形成されている。
【００５０】
キャップ膜４４上には、基板面に垂直に見て複数の配線４０にそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜６２ａと、基板面に垂直に見て複数の補強用絶縁膜４２ｂにそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜６２ｂとが形成されている。補強用絶縁膜６２ａ、６２ｂは、例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。キャップ膜４４上であって補強用絶縁膜６２ａ、６２ｂの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘電率膜５２が形成されている。補強用絶縁膜６２ａ、６２ｂの形成材料は、低誘電率膜５２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜５２上及び補強用絶縁膜６２ａ上には、例えばＳｉＣを用いてハードマスク膜５４が形成されている。補強用絶縁膜６２ｂの直上には、補強用絶縁膜６２ｂに重なってＸ軸にほぼ平行にそれぞれ延びる複数の配線溝５７が形成されている。複数の配線溝５７の内壁面には、例えばＴａを用いてバリアメタル層５９がそれぞれ形成されている。バリアメタル層５９が形成された配線溝５７内には、３層目の配線６１となる例えばＣｕ層が埋め込まれている。配線６１は、基板面に垂直に見て補強用絶縁膜６２ｂに重なって配置され、補強用絶縁膜６２ｂとほぼ同一の平面形状を有している。また配線６１は、補強用絶縁膜６２ｂ及びキャップ膜４４を介して２層目の配線４０と交差している。ハードマスク膜５４上及び配線６１上の基板全面には、例えばＳｉＣを用いてキャップ膜６４が形成されている。
【００５１】
キャップ膜６４上には、基板面に垂直に見て複数の補強用絶縁膜６２ａにそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜８２ａと、基板面に垂直に見て複数の配線６１にそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜８２ｂとが形成されている。補強用絶縁膜８２ａ、８２ｂは、例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。キャップ膜６４上であって補強用絶縁膜８２ａ、８２ｂの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘電率膜７２が形成されている。補強用絶縁膜８２ａ、８２ｂの形成材料は、低誘電率膜７２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜７２上及び補強用絶縁膜８２ｂ上には、例えばＳｉＣを用いてハードマスク膜７４が形成されている。補強用絶縁膜８２ａの直上には、補強用絶縁膜８２ａに重なってＹ軸にほぼ平行にそれぞれ延びる複数の配線溝７６が形成されている。複数の配線溝７６の内壁面には、例えばＴａを用いてバリアメタル層７８がそれぞれ形成されている。バリアメタル層７８が形成された配線溝７６内には、４層目の配線８０となる例えばＣｕ層が埋め込まれている。配線８０は、基板面に垂直に見て補強用絶縁膜８２ａに重なって配置され、補強用絶縁膜８２ａとほぼ同一の平面形状を有している。また配線８０は、補強用絶縁膜８２ａ及びキャップ膜６４を介して３層目の配線６１と交差している。ハードマスク膜７４上及び配線８０上の基板全面には、例えばＳｉＣを用いてキャップ膜８４が形成されている。
【００５２】
キャップ膜８４上には、基板面に垂直に見て複数の配線８０にそれぞれ重なってＹ軸にほぼ平行に延びる複数の補強用絶縁膜１０２ａと、基板面に垂直に見て複数の補強用絶縁膜８２ｂにそれぞれ重なってＸ軸にほぼ平行に延びる複数の補強用絶縁膜１０２ｂとが形成されている。補強用絶縁膜１０２ａ、１０２ｂは、例えばＳｉＯ２等を用いて形成され、同一面内で互いに交差している。キャップ膜８４上であって補強用絶縁膜１０２ａ、１０２ｂの形成領域以外の領域には、低誘電率膜９２が形成されている。
【００５３】
第３の基本構成では、配線４０、６１、８０のそれぞれ直下又はほぼ直上には、配線とほぼ同一幅の補強用絶縁膜４２ａ、６２ｂ、８２ａ、１０２ａが形成されている。また、配線２１、４０、６１、８０にそれぞれ同一面内でほぼ直交して補強用絶縁膜２２ａ、４２ｂ、６２ａ、８２ｂが形成されている。配線２１、６１及び補強用絶縁膜４２ｂ、８２ｂ、１０２ｂは、所定間隔で配置された複数の第１の壁として機能する（図２２（ｂ）は第１の壁の壁面に平行な断面を示している）。また配線４０、８０及び補強用絶縁膜２２ａ、６２ａは、第１の壁にほぼ直交して所定間隔で配置された複数の第２の壁として機能する（図２３（ｂ）は第２の壁の壁面に平行な断面を示している）。補強用絶縁膜２２ａ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａの形成材料であるＳｉＯ２等、及び配線２１、４０、６１、８０の形成材料であるＣｕ等は、低誘電率膜１２、３２、５２、７２、９２の形成材料であるＳｉＯＣ等と比較して弾性係数が大きい。このため、互いにほぼ直交する第１及び第２の壁を構造体として設けることによって、半導体装置の機械的強度が高まる。
【００５４】
図２４は、本実施の形態による半導体装置の第４の基本構成を示している。図２５（ａ）は図２４のＡ−Ａ線で切断した半導体装置の断面構成を示し、図２５（ｂ）は図２４のＢ−Ｂ線で切断した半導体装置の断面構成を示している。図２６（ａ）は図２４のＣ−Ｃ線で切断した半導体装置の断面構成を示し、図２６（ｂ）は図２４のＤ−Ｄ線で切断した半導体装置の断面構成を示している。第４の基本構成は、第３の基本構成と同様に、互いにほぼ垂直に延びる配線同士が絶縁膜を介して交差する配線構造を有している。ただし第４の基本構成では、補強用絶縁膜が各配線直下にのみ形成されている。
【００５５】
図２４乃至図２６に示すように、シリコン基板１０上の全面には、ＳｉＯ２膜１１が形成されている。ＳｉＯ２膜１１上には、例えばＳｉＯＣを用いて低誘電率膜１２が形成されている。低誘電率膜１２上には、例えばＳｉＣを用いてハードマスク膜１４が形成されている。ハードマスク膜１４及び低誘電率膜１２には、互いに並列してＸ軸にほぼ平行に延びる複数の配線溝１７が形成されている。複数の配線溝１７の内壁面には、例えばＴａを用いてバリアメタル層１９がそれぞれ形成されている。バリアメタル層１９が形成された配線溝１７内には、１層目の配線２１となる例えばＣｕ層が埋め込まれている。ハードマスク膜１４上及び配線２１上の基板全面には、例えばＳｉＣを用いてキャップ膜２４が形成されている。
【００５６】
キャップ膜２４上には、Ｙ軸にほぼ平行に延びる複数の補強用絶縁膜４２ａが形成されている。補強用絶縁膜４２ａは、例えばＳｉＯ２等を用いて形成される。キャップ膜２４上であって補強用絶縁膜４２ａの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘電率膜３２が形成されている。補強用絶縁膜４２ａの形成材料は、低誘電率膜３２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜３２上には、例えばＳｉＣを用いてハードマスク膜３４が形成されている。補強用絶縁膜４２ａ上には、補強用絶縁膜４２ａに重なってＹ軸にほぼ平行にそれぞれ延びる複数の配線溝３６が形成されている。複数の配線溝３６の内壁面には、例えばＴａを用いてバリアメタル層３８がそれぞれ形成されている。バリアメタル層３８が形成された配線溝３６内には、２層目の配線４０となる例えばＣｕ層が埋め込まれている。配線４０は、基板面に垂直に見て補強用絶縁膜４２ａに重なって配置され、補強用絶縁膜４２ａとほぼ同一の平面形状を有している。また配線４０は、補強用絶縁膜４２ａ及びキャップ膜２４を介して１層目の配線２１と交差している。ハードマスク膜３４上及び配線４０上の基板全面には、例えばＳｉＣを用いてキャップ膜４４が形成されている。
【００５７】
キャップ膜４４上には、Ｘ軸にほぼ平行に延びる複数の補強用絶縁膜６２ｂが形成されている。補強用絶縁膜６２ｂは、例えばＳｉＯ２等を用いて形成される。キャップ膜４４上であって補強用絶縁膜６２ｂの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘
電率膜５２が形成されている。補強用絶縁膜６２ｂの形成材料は、低誘電率膜５２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜５２上には、例えばＳｉＣを用いてハードマスク膜５４が形成されている。補強用絶縁膜６２ｂ上には、補強用絶縁膜６２ｂに重なってＸ軸にほぼ平行にそれぞれ延びる複数の配線溝５７が形成されている。複数の配線溝５７の内壁面には、例えばＴａを用いてバリアメタル層５９がそれぞれ形成されている。バリアメタル層５９が形成された配線溝５７内には、３層目の配線６１となる例えばＣｕ層が埋め込まれている。配線６１は、基板面に垂直に見て補強用絶縁膜６２ｂに重なって配置され、補強用絶縁膜６２ｂとほぼ同一の平面形状を有している。また配線６１は、補強用絶縁膜６２ｂ及びキャップ膜４４を介して２層目の配線４０と交差している。ハードマスク膜５４上及び配線６１上の基板全面には、例えばＳｉＣを用いてキャップ膜６４が形成されている。
【００５８】
キャップ膜６４上には、Ｙ軸にほぼ平行に延びる複数の補強用絶縁膜８２ａが形成されている。補強用絶縁膜８２ａは、例えばＳｉＯ２等を用いて形成される。キャップ膜６４上であって補強用絶縁膜８２ａの形成領域以外の領域には、例えばＳｉＯＣを用いて低誘電率膜７２が形成されている。補強用絶縁膜８２ａの形成材料は、低誘電率膜７２の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜７２上には、例えばＳｉＣを用いてハードマスク膜７４が形成されている。補強用絶縁膜８２ａ上には、補強用絶縁膜８２ａに重なってＹ軸にほぼ平行にそれぞれ延びる複数の配線溝７６が形成されている。複数の配線溝７６の内壁面には、例えばＴａを用いてバリアメタル層７８がそれぞれ形成されている。バリアメタル層７８が形成された配線溝７６内には、４層目の配線８０となる例えばＣｕ層が埋め込まれている。配線８０は、基板面に垂直に見て補強用絶縁膜８２ａに重なって配置され、補強用絶縁膜８２ａとほぼ同一の平面形状を有している。また配線８０は、補強用絶縁膜８２ａ及びキャップ膜６４を介して３層目の配線６１と交差している。ハードマスク膜７４上及び配線８０上の基板全面には、例えばＳｉＣを用いてキャップ膜８４が形成されている。キャップ膜８４上の全面には、低誘電率膜９２が形成されている。
【００５９】
図２７は、第３及び第４の基本構成に対する比較例４の半導体装置の構成を示している。図２８（ａ）は図２７のＡ−Ａ線で切断した半導体装置の断面構成を示し、図２８（ｂ）は図２７のＢ−Ｂ線で切断した半導体装置の断面構成を示している。図２９（ａ）は図２７のＣ−Ｃ線で切断した半導体装置の断面構成を示し、図２９（ｂ）は図２７のＤ−Ｄ線で切断した半導体装置の断面構成を示している。本実施の形態との比較を容易にするために、比較例４の配線パターンは第３及び第４の基本構成と同様とした。図２７乃至図２９に示すように、比較例４の半導体装置は、補強用絶縁膜２２ａ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂが設けられず、層間絶縁膜及び最上層の絶縁膜が低誘電率膜１２、３２、５２、７２、９２のみからなる点で第３及び第４の基本構成と異なっている。
【００６０】
図３０は、第３及び第４の基本構成並びに比較例４の計算モデルに対して基板面内方向及び垂直方向に荷重を加えた場合の変位量の計算結果を示すグラフである。グラフの縦軸は変位量の相対値を表し、上記の比較例１の基板面内方向（＋Ｘ方向）の変位量と垂直方向の変位量をそれぞれ１としている（図１３参照）。図３０に示すように、第３の基本構成では、互いにほぼ直交する第１及び第２の壁が構造体として設けられているため、基板面内方向及び垂直方向のいずれに荷重が加えられても変位量が比較例４より大幅に低減されることが分かる。一方、第４の基本構成では、変位量が比較例４より低減されるものの、第３の基本構成と比較すると低減効果がやや小さいことが分かる。これは、第４の基本構成では各配線２１、４０、６１、８０に同一面内で直交する補強用絶縁膜が形成されず、配線４０、６１、８０直下の補強用絶縁膜４２ａ、６２ｂ、８２ａのみが形成されているため、構造体が完全な壁状にならないからである。ただし、第４の基本構成では、後述
するように配線４０、６１、８０（配線溝３６、５７、７６）と補強用絶縁膜４２ａ、６２ｂ、８２ａとを同一のフォトマスクを用いて形成できるため、第３の基本構成よりも製造工程が簡略化する。
【００６１】
以上説明した本実施の形態の第１乃至第４の基本構成によれば、基板面内方向及び垂直方向のいずれに荷重が加えられても変位量が大幅に低減され、高い機械的強度が得られる。図７及び図８に示した比較例２の構成では、垂直方向の荷重に対する機械的強度を確保するために多数のダミースタックビア８６（全領域に対する面積比約１５％以上）を配置する必要があるため、設計の自由度が必ずしも高くない。これに対し、一般的な半導体装置では、第２の基本構成のように配線同士が同一面内で交差するか、あるいは第３及び第４の基本構成のように配線同士が絶縁膜を介して交差することが多い。このため配線密度の高い領域では、第１の基本構成のような配線に重ならない補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂをあえて配置する必要はない。したがって本実施の形態では、設計の自由度が比較的高い。
【００６２】
本実施の形態の第１の基本構成を用い、配線２０、４０、６０、８０に同一面内で直交してＸ軸に平行に配置された補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの配置密度を変化させたときに、Ｘ方向の荷重に対する変位量がどのように変化するかを調べた。図３１は、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂのピッチを０．５μｍから３μｍまで変化させたときのＸ方向の荷重に対する変位量の変化を示すグラフである。グラフの横軸は補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂのピッチ（μｍ）を表している。縦軸はＸ方向の変位量の相対値を表し、ピッチが０．９８μｍのとき（図１３に示した計算結果の条件と同じ）の変位量を１としている。なお配線２０、４０、６０、８０のピッチは固定とした。図３１に示すように、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂのピッチがおよそ１．５μｍ以下であれば変位量の低減効果が大きいが、ピッチが１．５μｍを越えると低減効果は比較的小さくなる。この計算結果は、計算モデルのスケールには依存しない。すなわち、例えば全体のサイズが１０倍になっても計算自体は同一であり、変位量も同一である。ＬＳＩの構造は世代が変わっても、垂直方向、基板面内方向ともに最小配線幅を基準にスケーリングされている。これは、ＩＴＲＳが最小配線ピッチ及び最小配線幅で規定されていることからも分かる。そのため、上記の計算結果から補強用絶縁膜を配置する場合の目安として、補強用絶縁膜のピッチを最小配線幅（０．１４μｍ）の概ね１０倍以下にするのが効果的であるということが分かる。
【００６３】
図３２は、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの幅を変化させたときのＸ方向の荷重に対する変位量の変化を示すグラフである。グラフの横軸は補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの幅（μｍ）を表している。縦軸はＸ方向の変位量の相対値を表し、間隔が０．１４μｍのとき（図１３に示した計算結果の条件と同じ）の変位量を１としている。図３２に示すように、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの幅が太いほど構造体として機械的に強固になるので、荷重に対する耐性が向上する。ただし、幅があまり太いと設計上の制約が増え、また配線間容量を増大させることになる。図３２から分かるように、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの幅を０．１４μｍから０．２μｍに太くしたときの変位量の低減効果はかなり大きいが、幅を０．２μｍより太くしたときの変位量の低減効果はやや小さくなる。このため、補強用絶縁膜の幅を最小配線幅（０．１４μｍ）の概ね１．５倍以上にするのが効果的であり、最小配線幅の１．５倍程度にするのがより好ましいことが分かる。
【００６４】
これらに基づき、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの配置位置を決定する際には、まず隣り合う配線２０、４０、６０、８０間（隣り合う補強用絶縁膜
２２ａ、４２ａ、６２ａ、８２ａ、１０２ａ間）のほぼ中央に、配線２０、４０、６０、８０にほぼ平行に並列するように挿入する。挿入した補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂと配線２０、４０、６０、８０との間のピッチが広い場合にはさらに挿入数を増やす。これを繰り返して上記のような規則に基づいて補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂを適度なピッチ及び幅で挿入する。同様に、配線２０、４０、６０、８０に直交する補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂも適度なピッチ及び幅で配置する。また、配線２０、４０、６０、８０やそれに重なる補強用絶縁膜４２ａ、６２ａ、８２ａ、１０２ａについては、各配線層に応じた規格に基づいて適度な幅で配置する。ボンデイングパッドやボールグリッドに重なる領域では、組立て工程において加えられる荷重が大きいため、荷重に応じた比較的高い配置密度で補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂを積層して配置するのが望ましい。
【００６５】
第１の基本構成では、配線２０、４０、６０、８０に重ならない第２の補強層として、ＳｉＯ２を用いて形成された補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂが用いられている。ところが第２の補強層は、低誘電率膜１２、３２、５２、７２、９２よりも機械的に強固であれば必ずしもＳｉＯ２膜が用いられる必要はない。そこで、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの形成材料の弾性係数を変えたときに、荷重に対する変位量がどのように変化するかを計算した。図３３は、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの形成材料の弾性係数を変化させたときのＸ方向の荷重に対する変位量の変化を示すグラフである。グラフの横軸は補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの形成材料の弾性係数（ＧＰａ）を表している。縦軸はＸ方向の変位量の相対値を表し、ＳｉＯ２膜（弾性係数７０ＧＰａ）を用いたときの変位量を１としている。図３３に示すように、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの形成材料の弾性係数が小さくなるほど荷重に対する歪みが大きくなり、変位量の低減効果が小さくなることが分かる。図１３に示した比較例１の変位量の半分程度に変位量を抑えるものとすると、変位量の相対値をおよそ２以下にすればよいため、補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂの形成材料の弾性係数は概ね３０ＧＰａ以上である必要があると考えることができる。
【００６６】
さらに第１の基本構成では、低誘電率膜１２、３２、５２、７２、９２の形成材料の弾性係数を２．２５ＧＰａとした。そこで、低誘電率膜１２、３２、５２、７２、９２の形成材料の弾性係数を変えたときに、荷重に対する変位量がどのように変化するかを計算した。図３４は、低誘電率膜１２、３２、５２、７２、９２の形成材料の弾性係数を変化させたときのＸ方向の荷重に対する変位量の変化を示すグラフである。グラフの横軸は低誘電率膜１２、３２、５２、７２、９２の形成材料の弾性係数（ＧＰａ）を表している。縦軸はＸ方向の変位量の相対値を表し、典型的な低誘電率膜材料（弾性係数２．２５ＧＰａ）を用いたときの変位量を１としている。ここで補強用絶縁膜としてはＳｉＯ２膜を用い、配線構造などは図１乃至図３に示した構成と同一である。
【００６７】
図３４に示すように、低誘電率膜１２、３２、５２、７２、９２の形成材料の弾性係数が小さくなるほど変位量が大きくなる傾向にあるものの、その弾性係数に対する変位量の依存性はさほど大きくない。これは、外部からの荷重は主に配線２０、４０、６０、８０及び補強用絶縁膜２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂにより支えられるためである。したがって、本実施の形態では、低誘電率膜１２、３２、５２、７２、９２の形成材料をその弾性係数に関わらず比較的自由に選択することができる。この点は本実施の形態の最も大きい長所の一つである。また、低誘電率膜１２、３２、５２、７２、９２の形成材料の弾性係数が０ＧＰａに近づいても、変位量は典型的な低誘電率膜を用いたときの１．２倍弱にしかならない。このため本実施の形態では、低誘電率膜１２、３２、５２、７２、９２を除去した構成となるエアギャップ構造が用いられても、機械的強度に対する影響はかなり小さいことが分かる。
【００６８】
以下、本実施の形態による半導体装置及びその製造方法について具体的実施例を用いて説明する。
【００６９】
（実施例１）
まず、本実施の形態の実施例１による半導体装置の製造方法について説明する。本実施例では、配線に重ならない補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂを備えた例えば第１の基本構成の半導体装置を作製することはできないが、第４の基本構成の半導体装置を低コストで作製できるようになっている。
【００７０】
図３５乃至図３９は、本実施例による半導体装置の製造方法を示す工程断面図である。なお、配線より下部のトランジスタ等の製造工程の図示及びその説明は省略する。まず、図３５（ａ）に示すように、シリコン基板１０上の全面に下地絶縁膜としてＳｉＯ２膜１１を成膜する。次に、ＳｉＯ２膜１１上の全面に、例えば膜厚２５０ｎｍのＳｉＯＣ膜をＣＶＤ法により成膜し、低誘電率膜１２を形成する。なお、低誘電率膜１２にはＳｉＯＣ以外の材料を用いることもでき、また低誘電率膜１２を形成する際にはＳＯＤ法を用いることもできる。次に、例えば膜厚５０ｎｍのＳｉＣ膜を低誘電率膜１２上の全面に成膜し、ハードマスク膜１４を形成する。次に、フォトリソグラフィ法を用いてハードマスク膜１４及び低誘電率膜１２に配線溝１６を形成する。次に、バリアメタル層１８及びシードとなるＣｕ膜をこの順に全面に成膜する。次に、めっき法を用いてＣｕ膜をさらに堆積し、配線溝１６内にＣｕ膜を埋め込む。次に、ＣＭＰ法を用いてハードマスク膜１４が露出するまで研磨して表面を平坦化し、配線溝１６の上端より上に余分に堆積されたＣｕ膜及びバリアメタル層１８を取り除く。これにより、１層目の配線２０が配線溝１６内に形成される。このように配線２０は、Ｃｕ配線の一般的な形成方法であるダマシン法を用いて形成される。
【００７１】
次に、図３５（ｂ）に示すように、ＣＶＤ法を用いて膜厚５０ｎｍのＳｉＣ膜を全面に成膜し、キャップ膜２４を形成する。ここまでは一般的なＣｕ／Ｌｏｗ−ｋ配線の製造工程と同様である。次に本実施例では、補強用絶縁膜となる例えば膜厚３００ｎｍのＳｉＯ２膜１２２をＣＶＤ法により成膜する。
【００７２】
次に、図３６（ａ）に示すように、スピンコート法によりネガレジストをＳｉＯ２膜１２２上の全面に塗布し、ネガレジスト層１２４を形成する。
【００７３】
次に、図３６（ｂ）に示すように、所定のフォトマスクを用いて露光して現像し、２層目の配線の形成領域にレジスト層１２６を形成する。
【００７４】
次に、図３７（ａ）に示すように、レジスト層１２６をエッチングマスクとして用いてドライエッチング又はウエットエッチングを行い、２層目の配線の形成領域以外のＳｉＯ２膜１２２を除去して補強用絶縁膜２２ａを形成する。本実施例では、フッ化ガスを用いたドライエッチングによりＳｉＯ２膜１２２を除去した。
【００７５】
次に、図３７（ｂ）に示すように、ウエット処理によりレジスト層１２６を除去する。
【００７６】
次に、図３８（ａ）に示すように、ＣＶＤ法を用いて、表面が平坦になるように低誘電率膜３２を基板全面に成膜する。低誘電率膜３２の厚さは、１層目の配線２０の上端から約５５０ｎｍとした。
【００７７】
次に、図３８（ｂ）に示すように、膜厚５０ｎｍのＳｉＣ膜を全面に成膜し、ハードマスク膜３４を形成する。ここからは、デュアルダマシン法を用いて２層目の配線４０及び
ビア部１２８を形成する。すなわち、フォトリソグラフィ法を用いて例えばまず配線２０上の低誘電率膜３２、補強用絶縁膜２２ａ及びキャップ膜２４を除去し、配線２０に繋がるビアホール１３０を形成する。次に、ハードマスク膜３４上の全面にポジレジストを塗布してポジレジスト層を形成する。次いで、補強用絶縁膜２２ａの形成に用いたフォトマスクと同一のフォトマスクを用いて露光し現像する。これにより配線４０の形成領域以外にレジスト層が形成される。このレジスト層をエッチングマスクとして用いて補強用絶縁膜２２ａ上のハードマスク膜３４及び低誘電率膜３２をエッチング除去し、補強用絶縁膜２２ａの直上に配線溝３６を形成する。次に、バリアメタル層３８及びシードとなるＣｕ膜をこの順に全面に成膜する。次に、めっき法を用いてＣｕ膜をさらに堆積し、配線溝３６内及びビアホール１３０内にＣｕ膜を埋め込む。次に、ＣＭＰ法を用いてハードマスク膜３４が露出するまで研磨して表面を平坦化し、配線溝３６の上端より上に余分に堆積されたＣｕ膜及びバリアメタル層３８を取り除く。これにより、２層目の配線４０が配線溝３６内に形成され、配線２０、４０間を接続するビア部１２８がビアホール１３０内に形成される。
【００７８】
その後、図３５（ｂ）乃至図３８（ｂ）に示す工程を繰り返し、図３９に示すような４層配線構造を有する半導体装置を作製した。本実施例により作製された半導体装置は、配線２０、４０、６０、８０のそれぞれ直下にＳｉＯ２膜を用いて形成された補強用絶縁膜２２ａ、４２ａ、６２ａ、８２ａと、配線２０、４０、６０、８０の直下以外の周囲に形成された低誘電率膜１２、３２、５２、７２とを備える点に主な特徴を有している。
【００７９】
本実施例を適用することにより、半導体装置の製造歩留りが従来よりも約２０％向上した。製造歩留りが向上した原因を調査したところ、ＣＭＰ法を用いた研磨工程で発生するパターン不良が著しく減少したためと判明した。これは、補強用絶縁膜２２ａ、４２ａ、６２ａ、８２ａを設けることにより半導体装置の機械的強度（特に基板面内方向の力に対する強度）が向上したことが主な原因と考えられる。また、本実施例により作製された半導体装置では、ボンディング工程での配線層の劣化も認められなかった。
【００８０】
また本実施例による半導体装置の製造方法では、ネガレジストとポジレジストとを使い分けることにより、配線４０、６０、８０（配線溝３６、５６、７６）とその直下の補強用絶縁膜４２ａ、６２ａ、８２ａとをそれぞれ同一のフォトマスクを用いて形成できる。すなわち本実施例では、マスク枚数を増やすことなく半導体装置の機械的強度を高めることができる。ただし本実施例による半導体装置の製造方法では、第１の基本構成の補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂや、第３の基本構成の補強用絶縁膜２２ａ、４２ｂ、６２ａ、８２ｂ等の配線直下又は直上にない補強用絶縁膜をさらに形成することはできない。このため本実施例は、製造コストの増加を抑えつつ、ある程度の補強効果を得るのに好適である。
【００８１】
（実施例２）
次に、本実施の形態の実施例２による半導体装置の製造方法について説明する。本実施例では、フォトマスクを追加することにより、第１の基本構成の補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂや、第３の基本構成の補強用絶縁膜２２ａ、４２ｂ、６２ａ、８２ｂ等の配線直下又は直上にない補強用絶縁膜を形成できるようになっている。
【００８２】
図４０乃至図４３は、本実施例による半導体装置の製造方法を示す工程断面図である。まず、図４０（ａ）に示すように、シリコン基板１０上の全面に、膜厚１５０ｎｍのＳｉＯ２膜１１、膜厚５０ｎｍのシリコン窒化膜（ＳｉＮ膜）１３２、補強用絶縁膜となる膜厚２５０ｎｍのＳｉＯ２膜１３４、中間エッチストッパ（ＭＥＳ；Ｍｉｄｄｌｅ  Ｅｔｃｈ  Ｓｔｏｐｐｅｒ）膜となる膜厚５０ｎｍのＳｉＣ膜１３６、及び膜厚２５０ｎｍのＳｉＯ２膜１３８を例えばいずれもＣＶＤ法を用いてこの順に成膜する。
【００８３】
次に、配線及び補強用絶縁膜を形成するためのフォトマスクを用いたフォトリソグラフィ工程によって、配線形成領域及び補強用絶縁膜形成領域にレジスト層を形成する。このレジスト層をエッチングマスクとして用いてドライエッチングを行い、図４０（ｂ）に示すように、配線形成領域及び補強用絶縁膜形成領域にＳｉＯ２膜１３９、ＭＥＳ膜１３７及びＳｉＯ２膜１３５を形成する。これにより、ＳｉＯ２膜、ＳｉＣ膜及びＳｉＯ２膜の積層構造を有する補強用絶縁膜２２ｂが形成される。
【００８４】
次に、図４１（ａ）に示すように、ＳｉＯ２膜１３９上の基板全面に低誘電率膜１２を形成する。ここでは、低誘電率膜１２としてスピンコート法により塗布されるポーラス膜を用いた。
【００８５】
次に、図４１（ｂ）に示すように、補強用絶縁膜２２ｂの上端よりも上に余分に形成された低誘電率膜１２をエッチバック法又はＣＭＰ法を用いて除去する。これにより、配線形成領域及び補強用絶縁膜形成領域以外の領域に、低誘電率膜１２が形成される。次に、基板全面に膜厚５０ｎｍのＳｉＣ膜を成膜し、ハードマスク膜１４を形成する。
【００８６】
次に、通常のデュアルダマシン法による工程と同様に、ビア部を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程により、図４２（ａ）に示すようにビアホール１３０を形成する。続いて、配線を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程によりハードマスク膜１４及びＳｉＯ２膜１３９を除去し、配線溝１６を形成する。これにより、配線溝１６の直下には、ＳｉＯ２膜１３５（及びＳｉＣ膜１３６）を用いた補強用絶縁膜２２ａが形成される。
【００８７】
次に、バリアメタル層１８及びシードとなるＣｕ膜をこの順に全面に成膜する。次に、めっき法を用いてＣｕ膜をさらに堆積し、配線溝１６内及びビアホール１３０内にＣｕ膜を埋め込む。次に、ＣＭＰ法を用いてハードマスク膜１４が露出するまで研磨して表面を平坦化し、配線溝１６の上端より上に余分に堆積されたＣｕ膜及びバリアメタル層１８を取り除く。これにより、図４２（ｂ）に示すように、配線２０が配線溝１６内に形成され、配線２０とその下層の配線（本実施例では図示及び説明を省略している）との間を接続するビア部１２８がビアホール１３０内に形成される。
【００８８】
その後、図４０（ａ）乃至図４２（ｂ）に示す工程を繰り返し、図４３に示すような多層配線構造を有する半導体装置を作製した。本実施例により作製された半導体装置は、配線２０、４０、６０、８０のそれぞれ直下にＳｉＯ２膜（及びＳｉＣ膜）を用いて形成された補強用絶縁膜２２ａ、４２ａ、６２ａ、８２ａと、ＳｉＯ２膜、ＳｉＣ膜及びＳｉＯ２膜の積層構造を有し、配線直下にない補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂと、配線２０、４０、６０、８０の直下以外の周囲に形成された低誘電率膜１２、３２、５２、７２とを備える点に主な特徴を有している。
【００８９】
本実施例では、配線２０、４０、６０、８０を形成するフォトマスクとは別に、配線直下にない補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂを形成するためのフォトマスクが必要になるため、実施例１と比較して製造コストが若干増加する。しかしながら本実施例では、上記第１及び第３の基本構成のように互いに直交する第１及び第２の壁を形成できるため、機械的強度の高い半導体装置が得られる。また本実施例によれば、配線直下にない補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂを上記比較例２のビア部８８のように配置することによって、ＳｉＯ２膜（及びＳｉＣ膜）を用いた補強部として柱状構造物を形成することもできる。
【００９０】
（実施例３）
次に、本実施の形態の実施例３による半導体装置の製造方法について説明する。実施例２では低誘電率膜１２を形成した後に配線２０を形成しているのに対し、本実施例では配線２０を形成した後に低誘電率膜１２を形成する。
【００９１】
図４４乃至図４６は、本実施例による半導体装置の製造方法を示す工程断面図である。まず、図４４（ａ）に示すように、シリコン基板１０上の全面に、膜厚５００ｎｍのＳｉＯ２膜１１、膜厚５０ｎｍのＳｉＮ膜１３２、膜厚２５０ｎｍのＳｉＯ２膜１３４、ＭＥＳ膜となる膜厚５０ｎｍのＳｉＣ膜１３６、膜厚２５０ｎｍのＳｉＯ２膜１３８、及びハードマスク膜１４となる膜厚５０ｎｍのＳｉＣ膜を例えばいずれもＣＶＤ法を用いてこの順に成膜する。
【００９２】
次に、通常のデュアルダマシン法による工程と同様に、ビア部を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程により、図４４（ｂ）に示すようにビアホール１３０を形成する。続いて、配線を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程によりハードマスク膜１４及びＳｉＯ２膜１３８を除去し、配線溝１６を形成する。次に、スパッタ法を用いて、バリアメタル層１８となる膜厚２５ｎｍのＴａ膜及びシードとなる膜厚５０ｎｍのＣｕ膜をこの順に全面に成膜する。次に、めっき法を用いてＣｕ膜をさらに堆積し、配線溝１６内及びビアホール１３０内にＣｕ膜を埋め込む。次に、ＣＭＰ法を用いてハードマスク膜１４が露出するまで研磨して平坦化し、配線溝１６の上端より上に余分に堆積されたＣｕ膜及びバリアメタル層１８を取り除く。これにより、配線２０が配線溝１６内に形成され、配線２０とその下層の配線（本実施例では図示及び説明を省略している）との間を接続するビア部１２８がビアホール１３０内に形成される。次に、膜厚５０ｎｍのＳｉＣ膜を全面に成膜し、Ｃｕの拡散防止の役割を担うキャップ膜２４を形成する。
【００９３】
次に、配線及び補強用絶縁膜を形成するためのフォトマスクを用いたフォトリソグラフィ工程によって配線形成領域及び補強用絶縁膜形成領域にレジスト層を形成する。このレジスト層をエッチングマスクとして用いてドライエッチングを行い、図４５（ａ）に示すように、配線形成領域及び補強用絶縁膜形成領域以外のキャップ膜２４、ハードマスク膜１４、ＳｉＯ２膜１３８、ＳｉＣ膜１３６及びＳｉＯ２膜１３４を除去する。これにより、配線２０の直下には、ＳｉＯ２膜１３４（及びＳｉＣ膜１３６）を用いた補強用絶縁膜２２ａが形成される。また、ＳｉＯ２膜１３４、ＳｉＣ膜１３６及びＳｉＯ２膜１３８の積層構造を有する、配線直下にない補強用絶縁膜２２ｂが形成される。
【００９４】
次に、図４５（ｂ）に示すように、実施例２と同様の低誘電率膜１２を基板全面に形成する。その後、キャップ膜２４の上端よりも上に余分に形成された低誘電率膜１２をＣＭＰ法を用いた研磨により除去する。これにより、補強用絶縁膜２２ａ、２２ｂの形成領域以外の領域に、低誘電率膜１２が形成される。
【００９５】
図４４（ａ）乃至図４５（ｂ）に示す工程を繰り返し、図４６に示すような多層配線構造を有する半導体装置を作製した。本実施例により作製された半導体装置は、実施例２により作製された半導体装置と同様に、配線２０、４０、６０、８０のそれぞれ直下にＳｉＯ２膜（及びＳｉＣ膜）を用いて形成された補強用絶縁膜２２ａ、４２ａ、６２ａ、８２ａと、ＳｉＯ２膜、ＳｉＣ膜及びＳｉＯ２膜の積層構造を有する配線直下にない補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂと、配線２０、４０、６０、８０の直下以外の周囲に形成された低誘電率膜１２、３２、５２、７２とを備えている。本実施例により作製された半導体装置は、ハードマスク膜１４、３４、５４、７４が補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ上にのみ形成されている点と、キャップ膜２４、４４、６４、８４が配線２０、４０、６０、８０上及び補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ上にのみ形成されている点とにおいて実施例２により作製された半導体装置と異なる。
【００９６】
次に、本実施例による半導体装置の製造方法の変形例について説明する。図４４乃至図４６に示した半導体装置の製造方法では、配線及び補強用絶縁膜を形成した後に低誘電率膜を形成しているが、本変形例では低誘電率膜の形成を配線及び補強用絶縁膜の形成より先に行う。また、本変形例ではＭＥＳ膜を形成しない場合を想定している。
【００９７】
図４７乃至図５０は、本実施例による半導体装置の製造方法の変形例を示す工程断面図である。まず、図４７（ａ）に示すように、膜厚５００ｎｍのＳｉＯ２膜１１、膜厚５０ｎｍのＳｉＮ膜１３２をシリコン基板１０上の全面に成膜した後、低誘電率膜１２及びハードマスク膜１４をこの順に形成する。
【００９８】
次に、図４７（ｂ）に示すように、配線及び補強用絶縁膜を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程によって、配線形成領域及び補強用絶縁膜形成領域のハードマスク膜１４及び低誘電率膜１２を除去し、補強部溝１４０、１４１を形成する。
【００９９】
次に、補強用絶縁膜となるＳｉＯ２膜を基板全面に成膜し、補強部溝１４０、１４１内にＳｉＯ２膜を埋め込む。その後、補強部溝１４０、１４１の上端よりも上に余分に形成されたＳｉＯ２膜をＣＭＰ法を用いた研磨により除去し、図４８（ａ）に示すように補強用絶縁膜２２ａ’、２２ｂを形成する。
【０１００】
次に、ビア部を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程により、図４８（ｂ）に示すようにビアホール１３０を形成する。続いて、配線を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程により補強用絶縁膜２２ａ’の上層部を除去し、配線溝１６を形成する。これにより、配線溝１６直下には補強用絶縁膜２２ａが形成される。
【０１０１】
次に、バリアメタル層１８及びシードとなるＣｕ膜をこの順に全面に成膜する。次に、めっき法を用いてＣｕ膜をさらに堆積し、配線溝１６内及びビアホール１３０内にＣｕ膜を埋め込む。次に、ＣＭＰ法を用いてハードマスク膜１４が露出するまで研磨して平坦化し、配線溝１６の上端より上に余分に堆積されたＣｕ膜及びバリアメタル層１８を取り除く。これにより、図４９（ａ）に示すように、配線２０が配線溝１６内に形成され、配線２０とその下層の配線（本例では図示及び説明を省略している）との間を接続するビア部１２８がビアホール１３０内に形成される。
【０１０２】
次に、図４９（ｂ）に示すように、ＳｉＣ膜を基板全面に成膜してキャップ膜２４を形成する。
【０１０３】
図４７（ａ）乃至図４９（ｂ）に示す工程を繰り返し、図５０に示すような多層配線構造を有する半導体装置を作製した。本変形例により作製された半導体装置は、配線２０、４０、６０、８０のそれぞれ直下にＳｉＯ２膜を用いて形成された補強用絶縁膜２２ａ、４２ａ、６２ａ、８２ａと、単層のＳｉＯ２膜を用いて形成された配線直下にない補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂと、配線２０、４０、６０、８０の直下以外の周囲に形成された低誘電率膜１２、３２、５２、７２とを備えている。本変形例により作製された半導体装置は、ハードマスク膜１４、３４、５４、７４が低誘電率膜１２、３２、５２、７２上にのみ形成されている点と、キャップ膜２４、４４、６４、８４が全面に形成されている点とにおいて図４６に示した半導体装置と異なる。また本変形例ではＭＥＳ膜を形成していないため、補強用絶縁膜２２ａ、２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂはそれぞれ単層のＳｉＯ２膜を用いて形成される。
【０１０４】
（実施例４）
次に、本実施の形態の実施例４による半導体装置の製造方法について説明する。本実施例では、エアギャップ構造の半導体装置を作製する。本実施例の工程の多くは、低誘電率膜に代えてエアギャップ犠牲膜を絶縁層として用いることを除き、図４７乃至図５０に示した実施例３の変形例の工程と同様である。エアギャップ犠牲膜としては、酸化、溶解、分解等又はこれらの組合せにより除去可能な材料が用いられる。
【０１０５】
図５１乃至図５８は、本実施例による半導体装置の製造方法を示す工程断面図である。まず、図５１（ａ）に示すように、膜厚５００ｎｍのＳｉＯ２膜１１、膜厚５０ｎｍのＳｉＮ膜１３２をシリコン基板１０上の全面に成膜した後、例えば易分解性樹脂を用いてエアギャップ犠牲膜１４２を全面に形成する。続いて、例えばＣＶＤ法を用いて膜厚５０ｎｍのＳｉＣ膜をエアギャップ犠牲膜１４２上の全面に成膜し、ハードマスク膜１４を形成する。
【０１０６】
エアギャップ犠牲膜１４２として用いることのできる易分解性樹脂としては、ポリスチレン樹脂、セルロース系樹脂、ポリエステル系樹脂、アクリル系樹脂、及びエポキシ系樹脂等が挙げられる。これらの樹脂の平均分子量は１０，０００〜７０，０００程度とするのが好ましい。この理由の一つは配線工程でのプロセス温度を考慮すると樹脂の分解温度が約３５０℃よりも高い必要があるためであり、もう一つは分子量が大きくなると塗布性が悪くなるためである。本実施例ではこれらのうちポリスチレン樹脂を用いた。ポリスチレン樹脂を用いてエアギャップ犠牲膜１４２を形成する手順は次の通りである。まず、ポリスチレン樹脂を有機溶媒となるシクロヘキサンに溶解した。それぞれの割合は、ポリスチレン樹脂１重量に対し有機溶媒５重量とした。次に、有機溶媒に溶解したポリスチレン樹脂を基板面に塗布した。その後、窒素雰囲気中で１２０℃、１０分間の加熱処理を行って有機溶媒を蒸発させ、エアギャップ犠牲膜１４２を形成した。なお、樹脂類を溶解する有機溶媒としては、ケトン類、エーテル類及びエステル類などを用いることもできる。
【０１０７】
易分解性樹脂に代えて、加熱により分解してガス化する４級アンモニウム系界面活性剤や非イオン性界面活性剤などの有機テンプレート材、又は易分解性樹脂と有機テンプレート材との混合物を用いてもよい。この混合物を用いる場合の有機テンプレート材の混合量は、０．１〜３０ｗｔ％程度であることが好ましい。有機テンプレート材としては、構造式［Ｒ１Ｒ２Ｒ３Ｒ４Ｎ］＋Ｙ−で表されるものが知られている（特許文献２参照）。ここで、Ｒｉは炭化水素基を表し、Ｙはハロゲン原子又はＯＨ基を表す。
【０１０８】
次に、図５１（ｂ）に示すように、配線及び補強用絶縁膜を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程によって、配線形成領域及び補強用絶縁膜形成領域のハードマスク膜１４及びエアギャップ犠牲膜１４２を除去し、補強部溝１４０、１４１を形成する。
【０１０９】
次に、ＣＶＤ法を用いて、補強用絶縁膜となるＳｉＯ２膜を基板全面に成膜し、補強部溝１４０、１４１内にＳｉＯ２膜を埋め込む。その後、補強部溝１４０、１４１の上端よりも上に余分に形成されたＳｉＯ２膜をＣＭＰ法を用いた研磨により除去し、図５２（ａ）に示すように補強用絶縁膜２２ａ’、２２ｂを形成する。
【０１１０】
次に、ビア部を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程により、図５２（ｂ）に示すようにビアホール１３０を形成する。続いて、配線を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程により補強用絶縁膜２２ａ’の上層部を除去し、配線溝１６を形成する。これにより、配線溝１６直下には補強用絶縁膜２２ａが形成される。
【０１１１】
次に、バリアメタル層１８となる膜厚２５ｎｍのＴａ膜及びシードとなる膜厚５０ｎｍのＣｕ膜をこの順に全面に成膜する。次に、めっき法を用いてＣｕ膜をさらに堆積し、配線溝１６内及びビアホール１３０内にＣｕ膜を埋め込む。次に、ＣＭＰ法を用いてハードマスク膜１４が露出するまで研磨して表面を平坦化し、配線溝１６の上端より上に余分に堆積されたＣｕ膜及びバリアメタル層１８を取り除く。これにより、図５３（ａ）に示すように、配線２０が配線溝１６内に形成され、配線２０とその下層の配線（本例では図示及び説明を省略している）との間を接続するビア部１２８がビアホール１３０内に形成される。
【０１１２】
次に、図５３（ｂ）に示すように、ＣＶＤ法を用いて膜厚５０ｎｍのＳｉＣ膜を基板全面に成膜し、キャップ膜２４を形成する。
【０１１３】
次に、図５４に示すように、エアギャップ犠牲膜１４４を基板全面に形成する。続いて、例えばＣＶＤ法を用いて膜厚５０ｎｍのＳｉＣ膜をエアギャップ犠牲膜１４４上の全面に成膜し、ハードマスク膜３４を形成する。
【０１１４】
その後、図５１（ｂ）乃至図５４に示した工程を繰り返し、図５５に示すような多層配線構造の半導体装置を作製した。
【０１１５】
次に、図５６に示すように、フォトリソグラフィ工程及びエッチング工程によって、キャップ膜８４、６４、４４、２４、ハードマスク膜７４、５４、３４、１４、及びエアギャップ犠牲膜１４８、１４６、１４４、１４２を開口し、例えば最下層の配線層まで貫通するような脱ガス用穴部１５０を形成する。
【０１１６】
次に、酸素含有雰囲気中で４００℃、３０分の熱処理を行ってエアギャップ犠牲膜１４２、１４４、１４６、１４８の少なくとも一部をガス化除去し、図５７に示すように空隙１５２、１５４、１５６、１５８を形成する。
【０１１７】
次に、図５８に示すように、キャップ膜８４上の基板全面に保護層としてＳｉＯ２膜１０２を形成する。以上の工程を経て、エアギャップ構造の半導体装置が作製される。
【０１１８】
本実施例では、ハードマスク膜１４、３４、５４、７４やキャップ膜２４、４４、６４、８４となるＳｉＣ膜は、ＣＶＤ法を用いて成膜されている。ＣＶＤ法によるＳｉＣ膜の成膜温度は通常４００℃程度であるが、本実施例ではそれよりも低い３００〜３５０℃とした。これは、本実施例でエアギャップ犠牲膜１４２、１４４、１４６、１４８として用いられる易分解性樹脂が広い分子量分布を有する高分子材料であり、低い温度から分解が始まるためである。これは、エアギャップ犠牲膜１４２、１４４、１４６、１４８に他の樹脂材を用いた場合でも同様である。
【０１１９】
また、本実施例ではエアギャップ犠牲膜１４２、１４４、１４６、１４８として易分解性樹脂を用いているが、スパッタリング法により堆積した炭素薄膜をエアギャップ犠牲膜１４２、１４４、１４６、１４８として用いてもよい。この場合には、酸化性雰囲気中で４５０℃、６０分間の熱処理を行うことによってエアギャップ犠牲膜１４２、１４４、１４６、１４８を酸化除去し、空隙１５２、１５４、１５６、１５８を形成することができる。エアギャップ犠牲膜１４２、１４４、１４６、１４８として用いることのできる他の材料としては、ＧｅＯ２が知られている（特許文献３参照）。ＧｅＯ２を用いた場合には、アルカリ水溶液で溶解することによりエアギャップ犠牲膜１４２、１４４、１４６、１４８を除去することができる。また、エアギャップ犠牲膜１４２、１４４、１４６、１４８を分解除去するための手法としては、本実施例のような熱処理以外にも、ＵＶ照射や酸素プラズマ処理等がある。これらの熱処理やＵＶ照射、酸素プラズマ処理等は併用しても
よい。ＵＶ照射や酸素プラズマ処理等を用いると処理時間を短縮することができる。熱処理やＵＶ照射は、いずれも酸化性雰囲気中で行われる。
【０１２０】
さらに本実施例では、単一の材料を用いてエアギャップ犠牲膜１４２、１４４、１４６、１４８を形成している。しかし、デュアルダマシン法を用いて配線を形成する場合には、エアギャップ犠牲膜１４２、１４４、１４６、１４８を互いに異なる材料を用いた２層構造にすることも考えられる。エアギャップ犠牲膜１４２、１４４、１４６、１４８を２層構造にすることによって、配線溝及びビアホールの加工工程が容易になる。この場合には、エアギャップ犠牲膜１４２、１４４、１４６、１４８の各層の材料に応じて、除去するための方法（酸化除去、溶解除去、分解除去等）を使い分けてもよい。
【０１２１】
以上説明したように、本実施の形態では、半導体装置の機械的強度を補強するために、ＳｉＯ２等の弾性係数の大きい材料を用いて形成された機械的に強固な補強部が設けられている。補強部は、配線とともに構造体として機能する。これによって、低誘電率膜を用いた半導体装置やエアギャップ構造の半導体装置であっても、チップ全体の機械的強度を高めることができる。したがって、本実施の形態によれば、配線間容量の低減により配線遅延の少ない高性能の半導体装置が得られるとともに、変形や断線等が生じ難く信頼性や製造歩留りの高い半導体装置が得られる。
【０１２２】
また、本実施の形態の補強部に用いられるような弾性係数の大きい材料は、低誘電率膜よりも一般に熱伝導率が高く、Ｃｕ配線からの熱が基板やチップ外に伝わり易くなる。このため、本実施の形態は放熱の観点からも有利である。
【０１２３】
さらに、本実施の形態を適用するための設計的な制約は比較的小さいので、従来の配線設計をほとんど変更することなく本実施の形態を適用できる。
【０１２４】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、多層配線構造の半導体装置を例に挙げたが、本発明はこれに限らず、単層配線構造の半導体装置にも適用できる。
【符号の説明】
【０１２５】
１０  シリコン基板
１１  ＳｉＯ２膜
１２、３２、５２、７２、９２  低誘電率膜
１４、３４、５４、７４  ハードマスク膜
１６、１７、３６、３７、５６、５７、７６、７７  配線溝
１８、１９、３８、３９、５８、５９、７８、７９  バリアメタル層
２０、２１、４０、４１、６０、６１、８０、８１  配線
２２ａ、２２ｂ、４２ａ、４２ｂ、６２ａ、６２ｂ、８２ａ、８２ｂ、１０２ａ、１０２ｂ  補強用絶縁膜
２４、４４、６４、８４  キャップ膜
８６  ダミースタックビア
８８  ビア部
１２２、１３４、１３５、１３８、１３９  ＳｉＯ２膜
１２４  ネガレジスト層
１２６  レジスト層
１２８  ビア部
１３０  ビアホール
１３２  ＳｉＮ膜
１３６  ＳｉＣ膜
１３７  ＭＥＳ膜
１４０、１４１  補強部溝
１４２、１４４、１４６、１４８  エアギャップ犠牲膜
１５０  脱ガス用穴部
１５２、１５４、１５６、１５８  空隙
【図１】
0005696679.tif 000002
【図２】
0005696679.tif 000003
【図３】
0005696679.tif 000004
【図４】
0005696679.tif 000005
【図５】
0005696679.tif 000006
【図６】
0005696679.tif 000007
【図７】
0005696679.tif 000008
【図８】
0005696679.tif 000009
【図９】
0005696679.tif 000010
【図１０】
0005696679.tif 000011
【図１１】
0005696679.tif 000012
【図１２】
0005696679.tif 000013
【図１３】
0005696679.tif 000014
【図１４】
0005696679.tif 000015
【図１５】
0005696679.tif 000016
【図１６】
0005696679.tif 000017
【図１７】
0005696679.tif 000018
【図１８】
0005696679.tif 000019
【図１９】
0005696679.tif 000020
【図２０】
0005696679.tif 000021
【図２１】
0005696679.tif 000022
【図２２】
0005696679.tif 000023
【図２３】
0005696679.tif 000024
【図２４】
0005696679.tif 000025
【図２５】
0005696679.tif 000026
【図２６】
0005696679.tif 000027
【図２７】
0005696679.tif 000028
【図２８】
0005696679.tif 000029
【図２９】
0005696679.tif 000030
【図３０】
0005696679.tif 000031
【図３１】
0005696679.tif 000032
【図３２】
0005696679.tif 000033
【図３３】
0005696679.tif 000034
【図３４】
0005696679.tif 000035
【図３５】
0005696679.tif 000036
【図３６】
0005696679.tif 000037
【図３７】
0005696679.tif 000038
【図３８】
0005696679.tif 000039
【図３９】
0005696679.tif 000040
【図４０】
0005696679.tif 000041
【図４１】
0005696679.tif 000042
【図４２】
0005696679.tif 000043
【図４３】
0005696679.tif 000044
【図４４】
0005696679.tif 000045
【図４５】
0005696679.tif 000046
【図４６】
0005696679.tif 000047
【図４７】
0005696679.tif 000048
【図４８】
0005696679.tif 000049
【図４９】
0005696679.tif 000050
【図５０】
0005696679.tif 000051
【図５１】
0005696679.tif 000052
【図５２】
0005696679.tif 000053
【図５３】
0005696679.tif 000054
【図５４】
0005696679.tif 000055
【図５５】
0005696679.tif 000056
【図５６】
0005696679.tif 000057
【図５７】
0005696679.tif 000058
【図５８】
0005696679.tif 000059
【図５９】
0005696679.tif 000060