(57)【特許請求の範囲】
【請求項１】
長さ方向及び幅方向に沿って延びており、互いに対向する第１及び第２の主面と、長さ方向及び厚み方向に沿って延びており、互いに対向する第１及び第２の側面と、幅方向及び厚み方向に沿って延びており、互いに対向する第１及び第２の端面とを有し、長さ寸法をＬ、幅寸法をＷ、厚み寸法をＴとしたときに、Ｔ＜Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍを満たす直方体状のセラミック素体と、
前記セラミック素体の内部において、少なくとも一部同士が厚み方向に対向するように形成されている第１及び第２の内部電極と、
前記第１の主面上の長さ方向の一方側端部に形成されており、前記第１の内部電極に電気的に接続されている第１の外部電極と、
前記第１の主面上の長さ方向の他方側端部に形成されており、前記第２の内部電極に電気的に接続されている第２の外部電極と、
を備えるセラミックコンデンサの製造方法であって、
重合度が１０００〜１５００である有機バインダーを含むセラミックグリーンシートを用意する工程と、
前記セラミックグリーンシートの表面に、導電性ペーストを塗布することにより、前記第１または第２の内部電極形成用の第１の導電性ペースト層を形成する工程と、
前記セラミックグリーンシートを積層することにより、内部に前記第１の導電性ペースト層が形成されている生のセラミック積層体を形成する工程と、
前記生のセラミック積層体の表面に、導電性ペーストを塗布することにより前記第１及び第２の外部電極形成用の第２の導電性ペースト層を形成する工程と、
前記第２の導電性ペースト層が形成された前記生のセラミック積層体を焼成する工程と、
前記第２の導電性ペースト層が形成された前記生のセラミック積層体を、前記焼成の前にプレスするプレス工程と、
を備え、
前記プレス工程において、厚みが０．０５〜０．１５ｍｍの弾性体を介して、前記生のセラミック積層体を厚み方向にプレスする、セラミックコンデンサの製造方法。
【請求項２】
前記焼成された第２の導電性ペースト層の上に、Ｃｕめっきを施す工程をさらに備える、請求項１に記載のセラミックコンデンサの製造方法。
【請求項３】
前記有機バインダーとして、重合度が１０００〜１５００のポリビニルブチラールを用いる、請求項１または２に記載のセラミックコンデンサの製造方法。
【請求項４】
長さ方向及び幅方向に沿って延びており、互いに対向する第１及び第２の主面と、長さ方向及び厚み方向に沿って延びており、互いに対向する第１及び第２の側面と、幅方向及び厚み方向に沿って延びており、互いに対向する第１及び第２の端面とを有し、長さ寸法をＬ、幅寸法をＷ、厚み寸法をＴとしたときに、Ｔ＜Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍを満たす直方体状のセラミック素体と、
前記セラミック素体の内部において、少なくとも一部同士が厚み方向に対向するように形成されている第１及び第２の内部電極と、
前記第１の主面上の長さ方向の一方側端部に形成されており、前記第１の内部電極に電気的に接続されている第１の外部電極と、
前記第１の主面上の長さ方向の他方側端部に形成されており、前記第２の内部電極に電気的に接続されている第２の外部電極と、
を備えるセラミックコンデンサであって、
前記第１の主面の前記第１の外部電極の長さ方向の一方側の端部が位置している部分と、前記第１の主面の前記第２の外部電極の長さ方向の他方側の端部が位置している部分とを通過する平面と、前記第１の主面のうちの前記平面と最も離れた部分との間の距離が４．９μｍ以下であり、かつ０μｍよりも大きく、
前記第１及び第２の外部電極のそれぞれの表面の表面粗さ（Ｒａ）が１．５５μｍ以下である、セラミックコンデンサ。
【請求項５】
請求項４に記載のセラミックコンデンサと、
前記セラミックコンデンサが埋め込まれている配線基板本体と、
を備える、配線基板。
【請求項６】
前記配線基板本体には、前記セラミックコンデンサの前記第１，第２の外部電極に向かって開口する貫通孔が形成されている、請求項５に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品の製造方法、セラミック電子部品及び配線基板に関する。特に、本発明は、配線基板に埋め込まれて好適に使用されるセラミック電子部品の製造方法、セラミック電子部品及びそれが埋め込まれたセラミック電子部品埋め込み型配線基板に関する。
【背景技術】
【０００２】
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化に伴い、電子機器に搭載される配線基板の小型化が進んでいる。
【０００３】
配線基板を小型化する方法としては、例えば、下記の特許文献１において、チップコンデンサを配線基板の内部に埋め込み、配線基板のチップコンデンサの上に位置する部分にレーザーにより貫通孔を形成し、貫通孔内部にめっきを施すことにより、チップコンデンサへの配線を構成する方法が提案されている。この方法によれば、配線基板の表面における部品の実装面積を小さくすることが可能となり、配線基板を小型化することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３５２１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の方法でチップコンデンサを配線基板内に埋め込んだ場合に、チップコンデンサが埋め込まれた配線基板の特性がばらつく場合があるという問題がある。
【０００６】
本発明は、係る点に鑑みてなされたものであり、その目的は、配線基板に埋め込まれて使用された際にも特性のばらつきが少ないセラミック電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るセラミックコンデンサの製造方法は、長さ方向及び幅方向に沿って延びており、互いに対向する第１及び第２の主面と、長さ方向及び厚み方向に沿って延びており、互いに対向する第１及び第２の側面と、幅方向及び厚み方向に沿って延びており、互いに対向する第１及び第２の端面とを有し、長さ寸法をＬ、幅寸法をＷ、厚み寸法をＴとしたときに、Ｔ＜Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍを満たす直方体状のセラミック素体と、セラミック素体の内部において、少なくとも一部同士が厚み方向に対向するように形成されている第１及び第２の内部電極と、第１の主面上の長さ方向の一方側端部に形成されており、第１の内部電極に電気的に接続されている第１の外部電極と、第１の主面上の長さ方向の他方側端部に形成されており、第２の内部電極に電気的に接続されている第２の外部電極とを備えるセラミックコンデンサの製造方法に関する。本発明に係るセラミックコンデンサの製造方法では、重合度が１０００〜１５００である有機バインダーを含むセラミックグリーンシートを用意する。セラミックグリーンシートの表面に、導電性ペーストを塗布することにより、第１または第２の内部電極形成用の第１の導電性ペースト層を形成する。セラミックグリーンシートを積層することにより、内部に第１の導電性ペースト層が形成されている生のセラミック積層体を形成する。生のセラミック積層体の表面に、導電性ペーストを塗布することにより第１及び第２の外部電極形成用の第２の導電性ペースト層を形成する。第２の導電性ペースト層が形成された生のセラミック積層体を焼成する。生のセラミック積層体を、焼成の前にプレスするプレス工程をさらに備えている。プレス工程において、厚みが０．０５〜０．１５ｍｍの弾性体を介して、生のセラミック積層体を厚み方向にプレスする。この場合、第１及び第２の外部電極の表面粗さを小さくできる。従って、第１及び第２の外部電極にレーザー光を照射したときの、レーザー光の第１及び第２の外部電極表面における乱反射を抑制することができる。
【０００９】
本発明に係るセラミックコンデンサの製造方法の他の特定の局面では、セラミックコンデンサの製造方法は、焼成された第２の導電性ペースト層の上に、Ｃｕめっきを施す工程をさらに備えている。この場合、第１及び第２の外部電極のレーザー光に対する反射率を高くすることができる。
【００１０】
本発明に係るセラミックコンデンサの製造方法の別の特定の局面では、有機バインダーとして、重合度が１０００〜１５００のポリビニルブチラールを用いる。
【００１１】
本発明に係るセラミックコンデンサは、直方体状のセラミック素体と、第１及び第２の内部電極と、第１の外部電極と、第２の外部電極とを備えている。セラミック素体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びている。第１及び第２の主面は、互いに対向している。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びている。第１及び第２の側面は、互いに対向している。第１及び第２の端面は、幅方向及び厚み方向に沿って延びている。第１及び第２の端面は、互いに対向している。セラミック素体は、長さ寸法をＬ、幅寸法をＷ、厚み寸法をＴとしたときに、Ｔ＜Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍを満たす。第１及び第２の内部電極は、セラミック素体の内部において、少なくとも一部同士が厚み方向に対向するように形成されている。第１の外部電極は、第１の主面上の長さ方向の一方側端部に形成されている。第１の外部電極は、第１の内部電極に電気的に接続されている。第２の外部電極は、第１の主面上の長さ方向の他方側端部に形成されている。第２の外部電極は、第２の内部電極に電気的に接続されている。第１の主面の第１の外部電極の長さ方向の一方側の端部が位置している部分と、第１の主面の第２の外部電極の長さ方向の他方側の端部が位置している部分とを通過する平面と、第１の主面のうちの平面と最も離れた部分との間の距離が４．９μｍ以下であり、かつ０μｍよりも大きい。第１及び第２の外部電極のそれぞれの表面の表面粗さ（Ｒａ）が１．５５μｍ以下である。この構成によれば、第１及び第２の外部電極の表面粗さを小さくできる。従って、第１及び第２の外部電極にレーザー光を照射したときの、レーザー光の第１及び第２の外部電極表面における乱反射を抑制することができる。
【００１３】
なお、本発明において、表面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１−１９９４で規定される算術平均粗さＲａのことである。
【００１４】
本発明に係る配線基板は、上記本発明に係るセラミックコンデンサと、セラミックコンデンサが埋め込まれている配線基板本体とを備えている。
【００１５】
本発明に係る配線基板のある特定の局面では、配線基板本体には、セラミックコンデンサの第１，第２の外部電極に向かって開口する貫通孔が形成されている。
【発明の効果】
【００１６】
本発明によれば、配線基板に埋め込まれて使用された際にも特性のばらつきが少ないセラミック電子部品の製造方法及びセラミック電子部品を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態に係るセラミック電子部品の略図的斜視図である。
【図２】第１の実施形態に係るセラミック電子部品の略図的側面図である。
【図３】図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。
【図４】第１の実施形態に係るセラミック電子部品の一部分を拡大した略図的断面図である。
【図５】図３の線Ｖ−Ｖにおける略図的断面図である。
【図６】導電パターンが形成されたセラミックグリーンシートの略図的平面図である。
【図７】マザー積層体の略図的平面図である。
【図８】マザー積層体のプレス工程を説明するための略図的断面図である。
【図９】ベース基板に接着剤を塗布する工程を説明するための略図的断面図である。
【図１０】セラミック電子部品をベース基板に接着する工程を説明するための略図的断面図である。
【図１１】配線基板本体を形成する工程を説明するための略図的断面図である。
【図１２】ビアホールを形成する工程を説明するための略図的断面図である。
【図１３】配線基板の一部分の略図的拡大断面図である。
【図１４】セラミック電子部品の反り量を説明するための模式図である。
【図１５】セラミック素体が沿っている場合に、レーザー光によりビアホールを形成する工程を説明するための模式図である。
【図１６】外部電極の表面の表面粗さが大きい場合に、レーザー光によりビアホールを形成する工程を説明するための模式図である。
【図１７】第２の実施形態に係るセラミック電子部品の略図的断面図である。
【発明を実施するための形態】
【００１８】
（第１の実施形態）
以下、本発明の好ましい実施形態について、図１に示すセラミック電子部品１を例に挙げて説明する。但し、セラミック電子部品１は、単なる例示である。本発明は、以下に示すセラミック電子部品１及びその製造方法に何ら限定されない。
【００１９】
図１は、第１の実施形態に係るセラミック電子部品の略図的斜視図である。図２は、第１の実施形態に係るセラミック電子部品の略図的側面図である。図３は、図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。図４は、第１の実施形態に係るセラミック電子部品の一部分を拡大した略図的断面図である。図５は、図３の線Ｖ−Ｖにおける略図的断面図である。
【００２０】
まず、図１〜図５を参照しながら、セラミック電子部品１の構成について説明する。
【００２１】
図１〜図３に示すように、セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、セラミック電子部品１の機能に応じた適宜のセラミック材料からなる。具体的には、セラミック電子部品１がコンデンサである場合は、セラミック素体１０を誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。なお、セラミック素体１０には、所望するセラミック電子部品１の特性に応じて、上記セラミック材料を主成分として、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。
【００２２】
セラミック電子部品１がセラミック圧電素子である場合は、セラミック素体１０を圧電セラミック材料により形成することができる。圧電セラミック材料の具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
【００２３】
セラミック電子部品１がサーミスタ素子である場合は、セラミック素体１０を半導体セラミック材料により形成することができる。半導体セラミック材料の具体例としては、例えば、スピネル系セラミック材料などが挙げられる。
【００２４】
セラミック電子部品１が、インダクタ素子である場合は、セラミック素体１０を磁性体セラミック材料により形成することができる。磁性体セラミック材料の具体例としては、例えば、フェライトセラミック材料などが挙げられる。
【００２５】
セラミック素体１０は、直方体状に形成されている。図１〜図３に示すように、セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。図１〜図３に示すように、第１及び第２の主面１０ａ、１０ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の主面１０ａ、１０ｂは、互いに対向している。図１及び図５に示すように、第１及び第２の側面１０ｃ、１０ｄは、厚み方向Ｔ及び長さ方向Ｌに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、互いに対向している。図３及び図５に示すように、第１及び第２の端面１０ｅ、１０ｆは、厚み方向Ｔ及び幅方向Ｗに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、互いに対向している。
【００２６】
なお、本明細書において、「直方体状」には、角部や稜線部が面取り状またはＲ面取り状である直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。すなわち、主面、側面及び端面のそれぞれが平坦である必要は必ずしもない。
【００２７】
セラミック素体１０の寸法は、特に限定されないが、セラミック素体１０の厚み寸法をＨ、長さ寸法をＬ、幅寸法をＷとしたときに、セラミック素体１０は、Ｔ≦Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍを満たす薄型のものであることが好ましい。具体的には、０．１ｍｍ≦Ｔ≦０．３ｍｍ、０．４ｍｍ≦Ｌ≦１ｍｍ、０．２ｍｍ≦Ｗ≦０．５ｍｍであることが好ましい。
【００２８】
セラミック層１０ｇ（図３を参照）の厚さは、特に限定されない。セラミック層１０ｇの厚さは、例えば、０．５μｍ〜１０μｍ程度とすることができる。
【００２９】
図３に示すように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。
【００３０】
図３に示すように、第１の内部電極１１は、長さ方向Ｌ及び幅方向Ｗに沿って延びるように形成されている。第１の内部電極１１は、セラミック素体１０の第１の端面１０ｅに露出しており、第１の端面１０ｅから第２の端面１０ｆ側に向かって延びている。第１の内部電極１１は、第２の端面１０ｆ、第１及び第２の側面１０ｃ、１０ｄのそれぞれには至っていない。一方、第２の内部電極１２も、長さ方向Ｌ及び幅方向Ｗに沿って延びるように形成されている。第２の内部電極１２は、図３に示すように、セラミック素体１０の第２の端面１０ｆに露出しており、第２の端面１０ｆから第１の端面１０ｅ側に向かって延びている。第２の内部電極１２は、第１の端面１０ｅ、第１及び第２の側面１０ｃ、１０ｄのそれぞれには至っていない。第１及び第２の内部電極１１，１２は、幅方向Ｗにおいて同じ位置に形成されている。このため、第１の内部電極１１と第２の内部電極１２とは、セラミック素体１０の長さ方向Ｌにおける中央部において、セラミック層１０ｇを介して、互いに対向している。第１の内部電極１１と第２の内部電極１２とは、セラミック素体１０の長さ方向Ｌにおける両端部においては、厚み方向Ｔに対向していない。
【００３１】
セラミック素体１０のうち、第１及び第２の内部電極１１，１２が互いに対向している部分が、コンデンサとしての機能を発現している有効部１０Ａを構成している。
【００３２】
なお、第１及び第２の内部電極１１，１２の材質は、特に限定されない。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属の一種以上を含む合金により形成することができる。
【００３３】
第１及び第２の内部電極１１，１２の厚さも、特に限定されない。第１及び第２の内部電極１１，１２の厚さは、例えば、０．３μｍ〜２μｍ程度とすることができる。
【００３４】
図１〜図３に示すように、セラミック素体１０の表面の上には、第１及び第２の外部電極１３，１４が形成されている。第１の外部電極１３は、第１の内部電極１１に電気的に接続されている。第１の外部電極１３は、第１の主面１０ａの長さ方向Ｌの一方側端部の上に形成されている第１の部分１３ａと、第２の主面１０ｂの上に形成されている第２の部分１３ｂと、第１の端面１０ｅの上に形成されている第３の部分１３ｃとを備えている。本実施形態では、第１の外部電極１３は、第１及び第２の側面１０ｃ、１０ｄの端部に浅く回り込むように形成されている。具体的には、第１の外部電極１３の第１及び第２の側面１０ｃ、１０ｄにおける長さ方向Ｌに沿った長さは、第１の部分１３ａの長さ方向Ｌに沿った長さの半分よりも短い。そして、第１の外部電極１３は、幅方向Ｗに沿って第１及び第２の側面１０ｃ、１０ｄからほとんど突出していない。このようにすることで、セラミック電子部品１の幅方向Ｗ寸法を小さくすることができる。なお、第１の外部電極１３は、第１及び第２の側面１０ｃ、１０ｄに実質的に形成されないようにしてもよい。
【００３５】
一方、第２の外部電極１４は、第２の内部電極１２に電気的に接続されている。第２の外部電極１４は、第１の主面１０ａの長さ方向Ｌの他方側端部の上に形成されている第１の部分１４ａと、第２の主面１０ｂの上に形成されている第２の部分１４ｂと、第２の端面１０ｆの上に形成されている第３の部分１４ｃとを備えている。本実施形態では、第２の外部電極１４は、第１及び第２の側面１０ｃ、１０ｄの長さ方向Ｌの端部に浅く回り込むように形成されている。具体的には、第２の外部電極１４の第１及び第２の側面１０ｃ、１０ｄにおける長さ方向Ｌに沿った長さは、第１の部分１４ａの長さ方向Ｌに沿った長さの半分よりも短い。そして、第２の外部電極１４は、幅方向Ｗに沿って第１及び第２の側面１０ｃ、１０ｄからほとんど突出していない。このようにすることで、セラミック電子部品１の幅方向Ｗ寸法を小さくすることができる。なお、第２の外部電極１４は、第１及び第２の側面１０ｃ、１０ｄに実質的に形成されないようにしてもよい。
【００３６】
本実施形態では、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂの一部は、有効部１０Ａと厚み方向Ｔに対向している。
【００３７】
次に、図４を参照しながら、本実施形態における第１及び第２の外部電極１３，１４の具体的構成について説明する。第１及び第２の外部電極１３，１４は、第１及び第２の導電層１５，１６の積層体により構成されている。第１の導電層１５は、セラミック素体１０の上に形成されている。第２の導電層１６は、第１の導電層１５の一部分の上に形成されている。このため、本実施形態では、第２の導電層１６が第１及び第２の外部電極１３，１４の最外層を構成している。
【００３８】
第１の導電層１５は、適宜の導電材料により形成することができる。第１の導電層１５は、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、これらの金属の一種以上を含む合金により形成することができる。第１の導電層１５の厚みは、例えば、３μｍ〜２０μｍ程度とすることができる。
【００３９】
第１の導電層１５は、無機結合材を含んでいる。無機結合材は、セラミック素体１０に対する密着強度を高めるための成分である。第１の導電層１５がコファイアにより形成される場合は、無機結合材は、共材とも呼ばれ、例えば、セラミック素体１０に含まれるセラミック材料と同種のセラミック材料であってもよい。無機結合材は、例えば、セラミック素体１０に含まれるセラミック材料と主成分が同じセラミック材料であってもよい。また、第１の導電層１５がポストファイアにより形成される場合は、無機結合材は、例えば、ガラス成分であってもよい。
【００４０】
第１の導電層１５における無機結合材の含有量は、例えば、４０体積％〜６０体積％の範囲内であることが好ましい。
【００４１】
第２の導電層１６は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ａｌ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金を用いることが好ましい。
【００４２】
なかでも、セラミック電子部品１を配線基板に埋め込む場合、めっき層の最外層を構成する金属としては、Ｃｕ、Ａｕ、Ａｇ、およびＡｌからなる群から選ばれる１種の金属または当該金属を含む合金を用いることが好ましい。埋め込みの際には、第１及び第２の外部電極１３，１４を狙って、配線基板を貫通するレーザー光を照射することがあり、これらの金属はレーザー光を効率よく反射するためである。
【００４３】
第２の導電層１６は、めっき膜により構成されていることが好ましく、厚みは、１μｍ〜１５μｍ程度であることが好ましい。
【００４４】
また、第２の導電層１６は、第１の導電層１５を完全に被覆するように形成されていることが好ましい。
【００４５】
更に、第２の導電層１６と第１の導電層１５との間に、例えば樹脂層などのさらなる導電層が設けられていてもよい。
【００４６】
なお、本実施形態では、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂのそれぞれの一部は、第１及び第２の主面１０ａ、１０ｂのそれぞれに埋め込まれている。このため、第１及び第２の主面１０ａ、１０ｂのそれぞれのうち、第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂが上に位置している部分は、第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂが上に位置していない部分よりも厚み方向において中央寄りに位置している。
【００４７】
第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂのそれぞれの厚みをｔ０とし、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂが、セラミック素体１０に埋め込まれている部分の厚みをｔ１とすると、本実施形態では、ｔ１とｔ０とは、１／１０ｔ０≦ｔ１≦２／５・ｔ０を満たしている。このため、セラミック電子部品の薄型化と高い信頼性との両立が図られている。
【００４８】
ｔ１が１／１０ｔ０未満であると、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂとセラミック素体１０との密着性が低くなりすぎ、第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂの剥離が生じやすくなり、信頼性が低くなる場合がある。また、ｔ１が１／１０ｔ０未満であると、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂの埋め込まれていない部分の厚みｔ２が大きくなりすぎ、セラミック電子部品の薄型化を十分に図れない場合がある。
【００４９】
一方、ｔ１が２／５・ｔ０よりも大きい場合は、セラミック電子部品の信頼性が低下してしまう場合がある。これは、第１及び第２の部分１３ａ、１３ｂ、１４ａ、１４ｂがセラミック素体１０に埋め込まれる際に第１及び第２の内部電極１１，１２に大きな応力が付与され、第１及び第２の内部電極１１，１２が損傷してしまい、所望の容量が得られなかったり、短絡が生じてしまったりする場合があるためであると考えられる。
【００５０】
なお、本実施形態において、ｔ０は、例えば、１０μｍ〜５０μｍ程度とすることができる。
【００５１】
次に、図６〜図８を主として参照しながら、本実施形態のセラミック電子部品１の製造方法の一例について説明する。
【００５２】
まず、セラミック素体１０を構成するためのセラミック材料と、有機バインダーとを含むセラミックグリーンシート２０（図６を参照）を用意する。ここで、本実施形態では、有機バインダーの重合度は、１０００〜１５００の範囲内とされている。好ましく用いられる有機バインダーの具体例としては、例えば、重合度が１０００〜１５００の範囲内であるポリビニルブチラール（ＰＶＢ）などが挙げられる。
【００５３】
次に、図６に示すように、そのセラミックグリーンシート２０の上に、導電性ペーストを塗布することにより、第１または第２の内部電極１１，１２形成用の第１の導電性ペースト層２１を形成する。なお、導電パターンの塗布は、例えば、スクリーン印刷法などの各種印刷法により行うことができる。導電性ペーストは、導電性微粒子の他に、公知のバインダーや溶剤を含んでいてもよい。
【００５４】
次に、第１の導電性ペースト層２１が形成されていないセラミックグリーンシート２０と、第１の導電性ペースト層２１が形成されているセラミックグリーンシート２０とを長さ方向Ｌに沿って適宜ずらしながら積層し、静水圧プレスなどの手段で積層方向にプレスすることにより、図７に示すマザー積層体２２を作製する。
【００５５】
次に、図７に示すように、マザー積層体２２の上に、スクリーン印刷法などの適宜の印刷法により導電性ペーストを塗布することにより、第１及び第２の外部電極１３，１４の第１の導電層１５の第１及び第３の部分１３ａ、１３ｂを構成している部分に対応した形状の第２の導電性ペースト層２３を形成する。
【００５６】
次に、マザー積層体２２を再び積層方向（厚み方向）にプレスする。このプレス工程によって、第２の導電性ペースト層２３の一部が埋め込まれる。第２の導電性ペースト層２３の埋め込み量は、例えば、プレス量、プレス圧や、プレス時にマザー積層体２２に接触する部材の硬度や弾性率を調整することによって行うことができる。
【００５７】
具体的には、例えば、対向する金型とマザー積層体２２の両主面の間に、ゴムなどの弾性体を介在させないでマザー積層体２２をプレスした場合には、第２の導電性ペースト層２３の埋め込み量が大きくなる。それに対して、図８に示すように、対向する金型２６ａ、２６ｂとマザー積層体２２の両主面との間にゴムなどの弾性体２４ａ、２４ｂを接触させた状態でプレスを行った場合は、埋め込み量が相対的に小さくなる。そして、弾性体２４ａ、２４ｂの弾性率などを調整することによって埋め込み量を調整することができる。
【００５８】
また、このプレス工程によって、第２の導電性ペースト層２３の表面の表面粗さを小さくすることができる。従って、第１及び第２の外部電極１３，１４の表面の表面粗さを小さくすることができる。
【００５９】
次に、図７に示す仮想のカットラインＣＬに沿ってマザー積層体２２をカッティングすることにより、マザー積層体２２から複数の生のセラミック積層体を作製する。なお、マザー積層体２２のカッティングは、ダイシングや押切により行うことができる。
【００６０】
生のセラミック積層体作成後、バレル研磨などにより、生のセラミック積層体の稜線部及び稜線部の面取りまたはＲ面取り及び表層の研磨を行うようにしてもよい。
【００６１】
その後、生のセラミック積層体の両端面に、例えば、ディップ法などにより、導電性ペーストを塗布する。これにより、セラミック積層体の両端面にも導電性ペースト層を形成する。
【００６２】
次に、生のセラミック積層体の焼成を行う。この焼成工程において、上記形成の導電性ペースト層が同時焼成される（コファイア）。なお、焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。
【００６３】
その後、必要に応じて、バレル研磨などの研磨を行う。
【００６４】
同時焼成された導電性ペースト層の上に、例えば、Ｃｕめっきなどのめっきを施すことにより第２の導電層１６を形成し、第１及び第２の外部電極１３，１４を完成させる。
【００６５】
本実施形態のセラミック電子部品１は、配線基板に埋め込まれて好適に使用されるものである。次に、セラミック電子部品１が埋め込まれたセラミック電子部品埋め込み型配線基板の製造方法について、主として図９〜図１３を参照しながら説明する。
【００６６】
まず、図９に示すように、ベース基板３０の上に、接着剤３１を塗布する。ベース基板３０は、特に限定されない。ベース基板３０は、例えば、ガラスエポキシ樹脂などの樹脂基板などにより形成することができる。また、ベース基板３０の厚みも特に限定されず、例えば、２５μｍ〜５０μｍ程度とすることができる。接着剤３１としては、例えば、エポキシ樹脂系接着剤を用いることができる。接着剤３１は、例えば、熱硬化型の樹脂接着剤であってもよいし、光硬化型の樹脂接着剤であってもよい。
【００６７】
次に、接着剤３１の上にセラミック電子部品１を配置し、接着剤３１を硬化させ、図１０に示すように、接着剤３２を形成することにより、セラミック電子部品１をベース基板３０に対して接着させる。
【００６８】
次に、図１１に示すように、ベース基板３０のセラミック電子部品１が配置されていない部分の上に、コア材３３を配置する。そして、コア材３３及びセラミック電子部品１の上に、半硬化状態の硬化型樹脂を含むシート３４を押し当ててプレスし、その状態でシート３４を本硬化させる。これにより、図１２に示すように、ベース基板３０、コア材３３及びシート３４からなる配線基板本体３５内にセラミック電子部品１が埋め込まれてなる配線基板３７を完成させることができる。なお、コア材３３は、例えば、ガラスエポキシ樹脂など樹脂基板などにより形成することができる。
【００６９】
次に、ベース基板３０の上に、パターニングされたＣｕ層３６の上から配線基板３７にレーザー光線を照射する（コンフォーマルマスク法）。これにより、配線基板３７に第１，第２の外部電極１３，１４に開口するビアホール３９（図１３を参照）が形成される。なお、通常は、レーザー光線のスポット径が１００μｍ程度であるため、第１の部分１３ａ、１４ａの長さ方向Ｌに沿った長さは、１７０μｍ〜２５０μｍ程度であることが好ましい。
【００７０】
その後、ビアホール３９の側壁などに付着したスミアを除去するデスミア処理を行う。具体的には、過マンガン酸カリウムなどの強アルカリで処理することによりスミアを除去した後に、酸リンスを施す。
【００７１】
なお、ビアホール３９内に第１，第２の外部電極１３，１４に接続された導体を形成するために、無電解めっきなどのめっきをさらに行ってもよい。
【００７２】
ところで、従来の角柱状であり、第１及び第２の内部電極が多数設けられているセラミック電子部品においては、セラミック電子部品が厚み方向Ｔに反りにくく、セラミック電子部品の反りは、それほど大きな問題にならなかった。しかしながら、本実施形態のように、Ｔ≦Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍであるような、扁平形状の薄型セラミック電子部品では、セラミック素体１０の厚み寸法Ｔが小さいため、セラミック素体１０が厚み方向に反りやすいという問題が生じる。
【００７３】
例えば、図１４に示すように、セラミック素体１０が厚み方向に反っている場合は、セラミック電子部品を埋め込んだ配線基板に対してレーザー光を照射してビアホールを形成する際に、図１５に模式的に示すように、第１，第２の外部電極１３，１４によりレーザー光４０が、入射方向と異なる方向に反射されてしまう。このため、所望の形状ではない形状のビアホール３９が形成されてしまう。その結果、セラミック電子部品１が埋め込まれた配線基板３７の電気的特性にばらつきが生じてしまう。
【００７４】
それに対して、本実施形態では、セラミックグリーンシート２０（図６を参照）が含んでいる有機バインダーの重合度が、１０００〜１５００とされている。このため、下記の実験例によっても裏付けられるように、セラミック素体１０の反り量を小さくすることができる。具体的には、第１の主面の第１の外部電極の長さ方向の一方側の端部が位置している部分と、第１の主面の第２の外部電極の長さ方向の他方側の端部が位置している部分とを通過する平面と、第１の主面のうちの平面と最も離れた部分との間の距離Ｘ１を４．９μｍ以下とすることができる。これにより、セラミック素体１０の反り量を好適に低減できる。従って、ビアホール３９を高い形状精度で形成でき、配線基板３７の電気的特性のばらつきを低減できる。
【００７５】
また、本実施形態では、第２の導電性ペースト層２３が形成されたマザー積層体２２のプレス工程によって、第２の導電性ペースト層２３の表面の表面粗さが小さくされる。その結果、第１及び第２の外部電極１３，１４の表面の表面粗さを小さくすることができる。具体的には、第１及び第２の外部電極１３，１４のそれぞれの表面の表面粗さ（Ｒａ）を、１．５５μｍ以下とすることができる。従って、図１６に示すように、レーザー光４０の反射散乱を抑制することができる。その結果、ビアホール３９の形状精度をより高めることができ、配線基板３７の電気的特性のばらつきをより効果的に低減できる。
【００７６】
以下、本発明を実施した好ましい形態の他の例について説明する。以下の説明において、上記第１の実施形態と実質的に同様の機能を有する部材を同じ符号で参照し、説明を省略する。
【００７７】
（第２の実施形態）
図１７は、第２の実施形態に係るセラミック電子部品の略図的断面図である。
【００７８】
上記第１の実施形態では、第１及び第２の内部電極１１，１２を第１または第２の端面１０ｅ、１０ｆに引き出すと共に、第１及び第２の端面１０ｅ、１０ｆの上に、第１または第２の外部電極１３，１４を形成することにより、第１及び第２の内部電極１１，１２を第１または第２の外部電極１３，１４と電気的に接続する例について説明した。但し、本発明は、この構成に限定されない。
【００７９】
例えば、図１７に示すように、ビアホール電極２５ａ、２５ｂを形成し、第１及び第２の内部電極１１，１２を第１及び第２の主面１０ａ、１０ｂに引き出し、第１及び第２の主面１０ａ、１０ｂにおいて、第１及び第２の外部電極１３，１４と電気的に接続させてもよい。この場合は、第１及び第２の外部電極１３，１４は、第１及び第２の主面１０ａ、１０ｂの少なくとも一方に形成されていればよく、第１及び第２の側面１０ｃ、１０ｄや第１及び第２の端面１０ｅ、１０ｆの上には、第１及び第２の外部電極１３，１４は、必ずしも形成されていなくてもよい。
【００８０】
（実験例１〜５）
下記の表１に示すようにバインダーの重合度を種々異ならせて、上記第１の実施形態のセラミック電子部品１と同様の構成を有する、セラミックコンデンサとしてのセラミック電子部品を、上記第１の実施形態に記載の製造方法で１００００個ずつ作製し、配線基板に実装した。そして、実装に際して、マウント機の吸着ヘッドに吸着されなかったものの数量（吸着不良数量）をカウントした。また、マウント時に割れや欠けが発生したものの数量（割れ欠け数量）をカウントした。結果を下記の表１に示す。
【００８１】
また、第１の主面の形状をレーザー変位計をもちいて計測し、Ｘ１，Ｘ２を測定した。結果を下記の表１に示す。
【００８２】
なお、実験例１〜５における詳細な条件は以下の通りである。
【００８３】
（実験例１〜５の条件）
セラミック層の厚み（焼成後）：４μｍ
バインダー：ポリビニルブチラール
セラミック材料：ＢａＴｉＯ３
内部電極の数量：２３枚
設計容量：１００ｐＦ
セラミック電子部品の寸法：長さ１ｍｍ、幅０．５ｍｍ、厚み０．１４ｍｍ
第２の導電層：Ｃｕめっき層２層の積層体（全体厚：７．５μｍ）
焼成最高温度：１２００℃
焼成最高温度でのキープ時間:２時間
第２の導電性ペースト層形成後のマザー積層体のプレス圧：７７．２ＭＰａ
コア材の厚み：０．１５ｍｍ
ベース基板の厚み：２５μｍ
ビアホールの長さ：２５μｍ
ビアホール形成時に照射したレーザー光：ＣＯ２レーザー
レーザー光の照射条件：２ｍｊで１６μ秒間照射
【００８４】
【表１】
0005777302.tif 000002
【００８５】
上記表１に示すように、Ｘ１が４．９μｍより大きい実験例１では、吸着不良が発生したり、マウント時に割れや欠けが発生する場合があった。それに対して、Ｘ１が４．９μｍ以下である実験例２〜５は、吸着不良が発生せず、また、マウント時に割れや欠けも発生しなかった。重合度が１６００である実験例５では、ペーストが好適に形成できず、セラミック素体を形成できなかった。以上の結果より、樹脂バインダーの重合度を１０００〜１５００とし、Ｘ１を４．９以下とすることが好ましいことが分かる。
【００８６】
（実験例６〜１０）
実験例６〜１０では、実験例３と同様の条件で、下記の表２に示すように、第２の導電性ペースト層形成後のマザー積層体のプレス圧を種々異ならせてセラミックコンデンサとしてのセラミック電子部品を各３０個作製した。作製した各３０個のセラミック電子部品のそれぞれについて、第１の外部電極の第１の部分の形状をレーザー変位計を用いて測定し、表面粗さ（Ｒａ）を計測した。結果を下記の表２に示す。
【００８７】
また、上記作製のセラミック電子部品を上記第１の実施形態に記載の方法で配線基板に実装した。その実装時において、第１の電極の第１の部分に対して、直径１００μｍのレーザー光を照射し、ビアホールを形成した。そして、形成されたビアホールの直径をマイクロスコープを用いて測定し、反射レーザー光の直径とした。そして、反射レーザー光の直径を入射レーザー光の直径で除算することにより、反射散乱率を算出した。結果を下記の表２に示す。
【００８８】
【表２】
0005777302.tif 000003
【００８９】
上記表２に示す結果から、第１，第２の外部電極の第１の部分の表面の表面粗さ（Ｒａ）を１．５５μｍ以下とすることにより、反射散乱率を１０％以下にできることが分かる。
【符号の説明】
【００９０】
１…セラミック電子部品
１０…セラミック素体
１０Ａ…有効部
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１０ｇ…セラミック層
１１…第１の内部電極
１２…第２の内部電極
１３…第１の外部電極
１３ａ…第１の部分
１３ｂ…第２の部分
１３ｃ…第３の部分
１４…第２の外部電極
１４ａ…第１の部分
１４ｂ…第２の部分
１４ｃ…第３の部分
１５…第１の導電層
１６…第２の導電層
２０…セラミックグリーンシート
２１…第１の導電性ペースト層
２２…マザー積層体
２３…第２の導電性ペースト層
２４ａ、２４ｂ…弾性体
２５ａ、２５ｂ…ビアホール電極
３０…ベース基板
３１…接着剤
３２…接着剤
３３…コア材
３４…シート
３５…配線基板本体
３６…Ｃｕ層
３７…配線基板
３９…ビアホール
４０…レーザー光
【図１】
0005777302.tif 000004
【図２】
0005777302.tif 000005
【図３】
0005777302.tif 000006
【図４】
0005777302.tif 000007
【図５】
0005777302.tif 000008
【図６】
0005777302.tif 000009
【図７】
0005777302.tif 000010
【図８】
0005777302.tif 000011
【図９】
0005777302.tif 000012
【図１０】
0005777302.tif 000013
【図１１】
0005777302.tif 000014
【図１２】
0005777302.tif 000015
【図１３】
0005777302.tif 000016
【図１４】
0005777302.tif 000017
【図１５】
0005777302.tif 000018
【図１６】
0005777302.tif 000019
【図１７】
0005777302.tif 000020