(57)【特許請求の範囲】
【請求項１】
入力される第１及び第２のバイアス信号により駆動される発振部と、
基準信号を発生する基準信号生成回路と、
前記基準信号生成回路の出力に基づき、第３のバイアス信号を発生させる第１のバイアス生成回路と、
前記第２のバイアス信号を発生させる第２のバイアス生成回路と、
前記第１のバイアス生成回路と前記発振部との間に配置され、通常動作時は入力される前記第３のバイアス信号に依存して前記第１のバイアス信号を前記発振部に入力し、保持動作時は入力される前記第３のバイアス信号に依存せず通常動作時の前記第１のバイアス信号を出力する保持回路と、
前記基準信号生成回路および前記第１のバイアス生成回路の少なくとも一方を所定の周期で所定の時間低消費電力状態とさせるための信号、および、前記保持回路を通常動作と保持動作とに切り替える信号を生成するタイミング信号生成回路と、
前記第１のバイアス信号を昇圧し、昇圧した出力を前記第２のバイアス生成回路に供給する第１の昇圧回路と、
を有することを特徴とする発振器。
【請求項２】
前記第１の昇圧回路は前記発振部の出力により昇圧動作をすることを特徴とする請求項１に記載の発振器。
【請求項３】
前記基準信号を昇圧し、昇圧した出力を前記第１のバイアス生成回路に供給する第２の昇圧回路と、
を有することを特徴とする請求項１又は請求項２に記載の発振器。
【請求項４】
前記第２の昇圧回路は前記発振部の出力により昇圧動作をすることを特徴とする請求項３に記載の発振器。
【請求項５】
前記基準信号生成回路および前記第１のバイアス生成回路の低消費電力状態は、パワーダウン状態であることを特徴とする請求項１から請求項４までのいずれか１項に記載の発振器。
【請求項６】
前記基準信号生成回路と前記第１のバイアス生成回路との間に別の保持回路がさらに配置され、前記別の保持回路に入力される信号は前記基準信号生成回路から出力される信号であることを特徴とする請求項１から請求項５までのいずれか１項に記載の発振器。
【請求項７】
入力される第１及び第２のバイアス信号により駆動される発振部と、
第１の基準信号を発生する基準信号生成回路と、
通常動作時は入力される前記第１の基準信号に依存して第２の基準信号を出力し、保持動作時は入力される前記第１の基準信号に依存せず通常動作時の前記第２の基準信号を出力する保持回路と、
前記保持回路の前記第２の基準信号に基づき、前記第１のバイアス信号を発生させる第１のバイアス生成回路と、
前記第２のバイアス信号を発生させる第２のバイアス生成回路と、
前記基準信号生成回路を所定の周期で所定の時間低消費電力状態とさせるための信号、および、前記保持回路を通常動作と保持動作とに切り替える信号を生成するタイミング信号生成回路と、
前記第１のバイアス信号を昇圧し、昇圧した出力を前記第２のバイアス生成回路に供給する第１の昇圧回路と、
を有することを特徴とする発振器。
【請求項８】
前記第１の昇圧回路は、前記第１のバイアス信号を昇圧した出力を電源として前記第２のバイアス生成回路に供給することを特徴とする請求項１から請求項７までのいずれか１項に記載の発振器。
【請求項９】
前記タイミング信号生成回路は、前記発振部の出力を入力とすることを特徴とする請求項１から請求項８までのいずれか１項に記載の発振器。
【請求項１０】
前記発振部は、水晶圧電素子を用いることを特徴とする請求項１から請求項９までのいずれか１項に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器に関する。
【背景技術】
【０００２】
計時用途に用いられるリアルタイムクロック（Real Time Clock；RTC）は、搭載されているシステムがパワーダウンしている状況や、主となる電源が供給されていない状況下においても動作し続けることが要求される。すなわち、補助電池などで長時間の動作が求められるため、従来より、低電圧駆動、低消費電力化の要求がある。
さらに近年、より高精度なシステムの構築に際し、高い計時精度が求められてきており、より高安定なクロックを発生させる発振器の要求が高まっている。
【０００３】
一般的に高安定な発振器は、電源電圧依存の小さいリファレンス電圧発生回路を内部に持ち、それを基に生成したバイアス信号により駆動される。また、温度による発振器の周波数変化を低減するための温度補償回路を有する場合もある。
温度補償を用いた高安定発振器の例としては、特許文献１に記載されている発振器がある。図７は特許文献１に記載されている発振器の構成を示す図である。図７において、本発振器は、水晶圧電素子５０と、電圧によって周波数を変えることが可能な電圧制御発振部４０と、この電圧制御発振部４０を駆動するために必要なバイアス信号を生成するバイアス生成回路２０と、このバイアス生成回路２０を駆動する基準信号生成回路１０とからなる。
【０００４】
ここで、バイアス生成回路２０には、近似３次関数発生装置に加え、電圧制御発振部４０を駆動するためのすべてのバイアス電圧、バイアス電流回路が含まれている。
また、基準信号生成回路１０は、定レベル発生回路である。この基準信号生成回路１０は、例えば、シリコンのバンドギャップを利用したバンドギャップリファレンス回路等で構成され、電源電圧等の外部変化に対し高安定な電圧源または電流源である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３２３３９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、例えばＲＴＣ製品に用いられる発振器は、全体の消費電流が1μA以下であることを求められる場合がある。高安定な発振器を構成するためには、上記の基準信号発生回路や温度補償回路等のバイアス生成回路が必要となるが、これらの回路を低消費電流で構成することは、大変困難である。低消費電流で駆動するためには、例えば大きな抵抗を必要とするために、チップ面積の増大が懸念される。また、微小電流で駆動するMOS（Metal-Oxide-Semiconductor)トランジスタは素子のミスマッチに対し感度が高く、製造上のばらつきが大きくなるだけでなく、電源電圧変動特性も劣化する。
【０００７】
本発明は上述した課題を解決するためになされたものであり、その目的は、面積の増大や精度の劣化を伴うことなく、低消費電力で動作可能な発振器を提供することである。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明の一態様による発振器は、入力される第１及び第２のバイアス信号により駆動させる発振部（例えば、図１中の電圧制御発振部４１に対応）と、基準信号を発生する基準信号生成回路（例えば、図１中の基準信号生成回路１１に対応）と、前記基準信号生成回路の出力に基づき、第３のバイアス信号を発生させる第１のバイアス生成回路（例えば、図１中のバイアス生成回路２１に対応）と、前記第２のバイアス信号を発生させる第２のバイアス生成回路と、前記第１のバイアス生成回路と前記発振部との間に配置され、通常動作時は入力される前記第３のバイアス信号に依存して前記第１のバイアス信号を前記発振部に入力し、保持動作時は入力される前記第３のバイアス信号に依存せず通常動作時の前記第１のバイアス信号を出力する保持回路（例えば、図１中の保持回路３１に対応）と、前記基準信号生成回路および前記第１のバイアス生成回路の少なくとも一方を所定の周期で所定の時間低消費電力状態とさせるための信号、および、前記保持回路を通常動作と保持動作とに切り替える信号を生成するタイミング信号生成回路（例えば、図１中のタイミング信号生成回路６１に対応）と、前記第１のバイアス信号を昇圧し、昇圧した出力を前記第２のバイアス生成回路に供給する第１の昇圧回路（例えば、図３中の昇圧回路１２に対応）と、を有することを特徴とする。
【０００９】
この構成によれば、基準信号を発生する基準信号生成回路およびバイアス生成回路の少なくとも一方を所定の周期で所定の時間低消費電力状態とさせると共に、保持回路を通常動作と保持動作とに切り替えることにより、回路が低消費電力状態においても通常動作時のバイアス信号を発振部に出力するので、夫々の回路において低消費電力化を達成するための面積の増大や精度の劣化を伴うことなく、低消費電力で動作可能な発振器を実現できる。
例えば、第１、第２又は第４の実施形態の場合に対応し、保持回路によって通常動作と保持動作とを実現することにより、通常動作時は保持回路に入力される信号に依存してバイアス信号を発振部に出力し、保持動作時は保持回路に入力される信号に依存せず通常動作時のバイアス信号を発振部に出力するので、基準信号生成回路およびバイアス生成回路の少なくとも一方を低消費電力状態とさせることができ、面積の増大や精度の劣化を伴うことなく、低消費電力で動作可能な発振器を実現できる。
例えば、第２、第３、第４又は第５の実施形態の場合に対応し、基準信号を直接もしくは保持回路の出力として昇圧回路に入力し昇圧することにより、電源電圧を超える電圧である安定した基準信号を生成することができる。
前記第１の昇圧回路は前記発振部の出力により昇圧動作をすることが望ましい。発振部の出力により昇圧回路を動作することにより、低消費電力で動作可能な発振器を実現できる。
前記基準信号を昇圧し、昇圧した出力を前記第１のバイアス生成回路に供給する第２の昇圧回路と、を有していてもよい。
前記第２の昇圧回路は前記発振部の出力により昇圧動作をすることが望ましい。
【００１０】
前記基準信号生成回路および前記第１のバイアス生成回路の低消費電力状態は、例えば、パワーダウン状態であることが望ましい。パワーダウン状態とすることにより、消費電力を抑えることができる。
【００１１】
前記基準信号生成回路と前記第１のバイアス生成回路との間に別の保持回路がさらに配置され、前記別の保持回路に入力される信号は前記基準信号生成回路から出力される信号であってもよい。例えば、第４の実施形態の場合に対応し、保持回路によって通常動作と保持動作とを実現することにより、保持回路は、通常動作時は入力される信号に依存して基準信号を出力し、保持動作時は入力される信号に依存せず通常動作時の基準信号を出力するので、基準信号生成回路を低消費電力状態とさせたときでも通常状態と同等の基準信号を使用することができる。
【００１２】
前記保持回路は前記基準信号生成回路と前記第１のバイアス生成回路との間に配置され、前記保持回路に入力される信号は前記基準信号生成回路から出力される信号であってもよい。例えば、第３の実施形態の場合に対応し、保持回路によって通常動作と保持動作とを実現することにより、保持回路は、通常動作時は入力される信号に依存して基準信号を出力し、保持動作時は入力される信号に依存せず通常動作時の基準信号を発振部に出力するので、基準信号生成回路を低消費電力状態とさせたときでも通常状態と同等の基準信号を使用することが可能となり、基準信号生成回路の低消費電流化に伴う面積の増大や精度の劣化を伴うことなく、低消費電力で動作可能な発振器を実現できる。
【００１４】
また、前記第１の昇圧回路は、前記第１のバイアス信号を昇圧した出力を電源として前記第２のバイアス生成回路に供給してもよい。例えば、第５の実施形態の場合に対応し、保持回路によって保持された信号を昇圧した電源電圧を超える電圧の信号を第２のバイアス生成回路で使用することにより、保持動作中においても電源電圧より高い信号を発振器に供給することが可能となり、低消費電力で動作可能な発振器を実現できる。
【００１５】
また、上述した課題を解決するために、本発明の他の態様による発振器は、入力される第１及び第２のバイアス信号により駆動される発振部と、第１の基準信号を発生する基準信号生成回路と、通常動作時は入力される前記第１の基準信号に依存して第２の基準信号を出力し、保持動作時は入力される前記第１の基準信号に依存せず通常動作時の前記第２の基準信号を出力する保持回路と、前記保持回路の前記第２の基準信号に基づき、前記第１のバイアス信号を発生させる第１のバイアス生成回路と、前記第２のバイアス信号を発生させる第２のバイアス生成回路と、前記基準信号生成回路を所定の周期で所定の時間低消費電力状態とさせるための信号、および、前記保持回路を通常動作と保持動作とに切り替える信号を生成するタイミング信号生成回路と、前記第１のバイアス信号を昇圧し、昇圧した出力を前記第２のバイアス生成回路に供給する第１の昇圧回路と、を有することを特徴とする。
この構成により、発振器各部を適切なタイミングで動作させることができる。
なお、前記発振部は、水晶圧電素子を用いることが望ましい。この構成により、安定した発振出力が得られる。
【発明の効果】
【００１６】
本発明によれば、基準信号を発生する基準信号生成回路およびバイアス生成回路の少なくとも一方を所定の周期で所定の時間低消費電力状態とさせると共に、通常動作時は入力される信号に依存してバイアス信号が発振部に出力され、保持動作時は入力される信号に依存せず通常動作時のバイアス信号を発振部に出力する保持回路を通常動作と保持動作とに切り替えることにより、面積の増大や精度の劣化を伴うことなく、低消費電力で動作可能な発振器を実現できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態による発振器の構成を示す図である。
【図２】本発明の第１の実施形態による発振器の動作例を示す波形図である。
【図３】本発明の第２の実施形態による発振器の構成を示す図である。
【図４】本発明の第３の実施形態による発振器の構成を示す図である。
【図５】本発明の第４の実施形態による発振器の構成を示す図である。
【図６】本発明の第５の実施形態による発振器の構成を示す図である。
【図７】従来の発振器の構成を示す図である。
【発明を実施するための形態】
【００１８】
次に、図面を参照して、本発明の実施の形態を詳細に説明する。以下に参照する各図において、他の図と同等部分は同一符号を付して説明する。
（第１の実施形態）
本発明の第１の実施形態としての発振器のブロック図を図１に示す。図１において、本発明の第１の実施形態による発振器は、基準信号生成回路１１と、バイアス生成回路２１と、保持回路３１と、電圧制御発振部４１と、水晶圧電素子５１と、タイミング信号生成回路６１と、を備えており、出力端子ＦＯＵＴから発振信号を出力する。
【００１９】
ここで、バイアス生成回路２１には、電圧制御発振部４１を駆動するためのすべてのバイアス電圧回路、バイアス電流回路が含まれている。
基準信号生成回路１１およびバイアス生成回路２１は、タイミング信号生成回路６１から出力される信号ＩＮＴ＿ＰＤの電圧値に従って通常動作状態とパワーダウン状態とを切り替えできるようになっている。
【００２０】
保持回路３１は、タイミング信号生成回路６１から出力される信号ＩＮＴ＿ＨＤにより、通常状態とホールド状態（保持状態）とが切り替わる動作をする。保持回路３１の通常状態とは、保持回路３１への入力信号（バイアス生成回路２１から出力される信号ＢＩＡＳ＿Ｏ）に依存して保持回路３１から出力される信号Ｖ＿ＨＯＬＤが変化する状態である。一方、保持回路３１のホールド状態とは、保持回路３１への入力信号（信号ＢＩＡＳ＿Ｏ）と保持回路３１から出力される信号Ｖ＿ＨＯＬＤとが切り離され、保持回路３１から出力される信号Ｖ＿ＨＯＬＤの電圧値が、入力信号（信号ＢＩＡＳ＿Ｏ）の状態に依存せず、信号Ｖ＿ＨＯＬＤの通常時の電圧値を出力する状態である。
【００２１】
ここで、図２は、図１の発振器の各部の動作の一例を示すタイミング図である。図２に示したように、タイミング信号生成回路６１から出力される信号ＩＮＴ＿ＰＤがＨＩレベルの区間では、基準信号生成回路１１とバイアス生成回路２１とが通常動作するため、バイアス生成回路２１の出力信号ＢＩＡＳ＿Ｏの電圧値は通常動作電圧となっている。
一方、タイミング信号生成回路６１から出力される信号ＩＮＴ＿ＰＤがＬＯレベルの区間では、基準信号生成回路１１とバイアス生成回路２１とが共にパワーダウン状態となるため、バイアス生成回路２１の出力信号ＢＩＡＳ＿Ｏの電圧値はパワーダウン電圧（例えば、０Ｖ）となる。
【００２２】
保持回路３１は、バイアス生成回路２１の出力信号ＢＩＡＳ＿Ｏの電圧値が安定している区間のみ通常状態となる。このため、タイミング信号生成回路６１から出力される信号ＩＮＴ＿ＨＤは、信号ＩＮＴ＿ＰＤより遅れて（後のタイミングで）ＬＯレベルからＨＩレベルとなり、信号ＩＮＴ＿ＰＤより先に（早いタイミングで）ＨＩレベルからＬＯレベルに変化する信号とする。
【００２３】
パワーダウン状態での基準信号生成回路１１およびバイアス生成回路２１の消費電流は、リーク電流のみとなるため、ほぼ０（零）とみなすことができる。よって、タイミング信号生成回路６１から出力される信号ＩＮＴ＿ＰＤのＨＩレベルの区間の時間をＴ１、信号ＩＮＴ＿ＰＤの周期をＴ２とすると、間欠動作時の消費電流は、次の式（１）となる。
（間欠動作時の消費電流）＝（通常動作時の消費電流）×（Ｔ１／Ｔ２）  …（１）
したがって、周期Ｔ２の時間を時間Ｔ１より十分長くすることができれば、各回路の消費電流は電圧制御発振部４１の消費電流と比較して十分小さくできるため、発振に最低限必要な消費電流のみで、高安定な発振器を構成することが可能となる。
【００２４】
信号ＩＮＴ＿ＨＤや信号ＩＮＴ＿ＰＤといったタイミング動作を制御する信号は、消費電流を抑えるため電圧制御発振部４１の出力を基にタイミング信号生成回路６１において発生させる。
図１の構成によれば、低消費電流で動作可能な高安定水晶発振器を実現できる。
なお、上記は入力されるバイアス信号により周波数を制御できる電圧制御発振部４１を用いて説明したが、電圧制御発振部に限定されるものではなく、入力されるバイアス信号により駆動されるすべての発振部が含まれる。
【００２５】
（第２の実施形態）
本発明の第２の実施形態としての発振器のブロック図を図３に示す。図３において、本発明の第２の実施形態による発振器は、図１の発振器において、基準信号生成回路１１とバイアス生成回路２１との間に、昇圧回路１２を追加した構成である。
実施形態１の基準信号生成回路の出力信号ＶＲＥＦを昇圧回路で昇圧し、バイアス生成回路２１へ入力する。基準信号生成回路では電源電圧以上の電圧を生成することは難しい。この電圧を昇圧することにより、電源電圧を超える電圧である安定した基準信号となる信号ＨＶＲＥＦを生成することができる。
【００２６】
なお、昇圧回路１２には通常クロックが必要である。このクロックとしては、図３のように自分自身の電圧制御発振部４１の出力を用いても構わない。
図３の構成によれば、低消費電流かつ低消費電圧で動作可能な高安定水晶発振器を実現できる。
【００２７】
（第３の実施形態）
本発明の第３の実施形態としての発振器のブロック図を図４に示す。図４において、本発明の第３の実施形態による発振器は、図３の発振器における保持回路３１の代わりに、基準信号生成回路１１と昇圧回路１２との間に、保持回路３２を追加した構成である。
【００２８】
この実施形態では、保持回路３２は、基準信号生成回路１１の出力信号ＶＲＥＦを入力とし、保持回路３２の出力が昇圧回路１２に入力され、信号ＨＶＲＥＦを生成する。このときバイアス生成回路２１は、例えばデジタル回路のみで構成されている場合で、リークパス以外ＤＣ電流が流れる箇所がないならば、あえてパワーダウン状態にする必要はないため、間欠動作させなくても問題ない。
【００２９】
保持回路３２の出力信号ＶＲＥＦ＿ＨＯＬＤは、間欠動作中常に、通常動作時のＶＲＥＦ電圧と同じ電圧を出力する。また昇圧回路１２を自分自身の電圧制御発振部４１の出力をクロックとして動作させたならば、昇圧回路１２の出力信号である信号ＨＶＲＥＦは、間欠動作中も電圧を保つことが可能である。すなわち、供給される電源電圧より高い電圧の安定した基準信号を、間欠動作中においても発生させることを可能とすると同時に、発振に最低限必要な消費電流のみで高安定な発振器を構成することができる。
図４の構成によれば、低消費電流かつ低消費電圧で動作可能な高安定水晶発振器を実現できる。
【００３０】
（第４の実施形態）
本発明の第４の実施形態としての発振器のブロック図を図５に示す。図５において、本発明の第４の実施形態による発振器は、図３の発振器において、保持回路３１を設ける他に、基準信号生成回路１１と昇圧回路１２との間に、保持回路３２を追加した構成である。
【００３１】
図４に示した第３の実施形態のバイアス生成回路２１が、ＤＣ電流を消費する場合、消費電流を削減するためにはバイアス生成回路２１を間欠動作させなくてはならない。このときは、バイアス生成回路２１の出力信号をパワーダウン状態中に保持する保持回路３１が必要となる。
図５の構成によれば、低消費電流かつ低消費電圧で動作可能な高安定水晶発振器を実現できる。
【００３２】
（第５の実施形態）
本発明の第５の実施形態としての発振器のブロック図を図６に示す。図６において、本発明の第５の実施形態による発振器は、図１の発振器において、主にＤＣ的な消費電流の大きいアナログ回路で構成されるバイアス生成回路２１と、ＤＣ電流が全体の消費電流と比較して無視できる主にデジタル回路で構成されるバイアス生成回路２２と、を追加した構成である。
【００３３】
図６において、基準信号生成回路１１およびバイアス生成回路２１は間欠動作するが、バイアス生成回路２１の通常動作時の出力信号は保持回路３１によって間欠動作中常にほぼ同じ電圧に保たれている。この保持回路３１によって保持された信号ＢＩＡＳ１＿ＨＯＬＤを昇圧回路１２の入力とし昇圧させることにより、間欠動作中も電源電圧より高い高安定な基準信号を保持することが可能となる。この高安定な基準信号をバイアス生成回路２２の入力、例えば電源として使用することにより、間欠動作中も高安定な信号ＢＩＡＳ２＿Ｏを電圧制御発振部４１に供給することが可能となる。図６で示した通り、電圧制御発振部４１以外の消費電流の大きいブロックは全て間欠動作をするため、発振に最低限必要な消費電流のみで高安定な発振器を構成することができる。
【００３４】
図６の構成によれば、低消費電流かつ低消費電圧で動作可能な高安定水晶発振器を実現できる。
なお、上記は図１の発振器に上記のバイアス生成回路２１および上記のバイアス生成回路２２を追加した場合について説明したが、図３から図５までのいずれかの発振器に、上記のバイアス生成回路２１および上記のバイアス生成回路２２を追加してもよい。
【００３５】
ところで、上記の高安定発振器例として挙げたものは温度補償水晶発振器であるが、本発明は、温度補償のない水晶発振器にも適用可能である。
また、本発明は水晶発振器に限定されるものではなく、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）発振器、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）発振器など、外部よりバイアス信号を必要とする発振器に適用可能である。
【符号の説明】
【００３６】
１０、１１  基準信号生成回路
１２  昇圧回路
２０、２１、２２  バイアス生成回路
３１、３２  保持回路
４０、４１  電圧制御発振部
５０、５１  水晶圧電素子
６１   タイミング信号生成回路
【図１】
0005746650.tif 000002
【図２】
0005746650.tif 000003
【図３】
0005746650.tif 000004
【図４】
0005746650.tif 000005
【図５】
0005746650.tif 000006
【図６】
0005746650.tif 000007
【図７】
0005746650.tif 000008