(57)【特許請求の範囲】
【請求項１】
超伝導ラッチシステムであって、
前記ラッチシステムの状態を留保する出力部分と、
セット入力と前記出力部分との間に結合されたセット超伝導ループと、リセット入力と前記出力部分との間に結合されたリセット超伝導ループとを備える双安定ループと、
を備え、
前記セット超伝導ループと前記リセット超伝導ループとは、相互に誘導結合されており、
前記セット入力における正の単一磁束量子（ＳＦＱ）パルスは、前記ラッチシステムがリセット状態にあるとき、前記ラッチシステムがセット状態にあることを表す、前記出力部分におけるＳＦＱ電流の提供をもたらす、システム。
【請求項２】
前記セット入力における負のＳＦＱパルスは、前記ラッチシステムがセット状態にあることを表す、前記出力部分における前記ＳＦＱ電流に影響を及ぼすことなく、前記双安定ループのセット部分およびリセット部分の極性反転を生じさせる、請求項１に記載のシステム。
【請求項３】
前記セット入力における後続の正のＳＦＱパルスおよび／または負のＳＦＱパルスは、前記ラッチシステムがセット状態にあることを表す、前記出力部分における前記ＳＦＱ電流に影響を及ぼさない、請求項２に記載のシステム。
【請求項４】
前記リセット入力における正のＳＦＱパルスは、前記ラッチシステムがセット状態にあるとき、前記出力部分から、前記ラッチシステムがリセット状態にあることを表す、前記ＳＦＱ電流の除去をもたらす、請求項１に記載のシステム。
【請求項５】
前記リセット入力における負のＳＦＱパルスは、前記ラッチシステムがリセット状態にあることを表す、前記出力部分におけるＳＦＱ電流の欠如に影響を及ぼすことなく、前記双安定ループのセット部分およびリセット部分の極性反転を生じさせる、請求項４に記載のシステム。
【請求項６】
前記リセット入力における後続の正のＳＦＱパルスおよび／または負のＳＦＱパルスは、前記ラッチシステムがリセット状態にあることを表す、前記出力部分におけるＳＦＱ電流の欠如に影響を及ぼさない、請求項５に記載のシステム。
【請求項７】
前記セット超伝導ループおよびリセット超伝導ループは両方とも、第１の双安定電流を前記セット超伝導ループ内に生成し、第２の双安定電流を前記リセット超伝導ループ内に生成するように、ＤＣバイアスされ、前記第２の双安定電流は、前記第１の双安定電流の反対極性である、請求項１に記載のシステム。
【請求項８】
前記セット超伝導ループは、セット結合インダクタを通して、第２のセットジョセフソン接合に結合される、第１のセットジョセフソン接合を備え、前記第１のジョセフソン接合は、セット入力インダクタを通して、前記セット入力に結合され、前記第２のジョセフソン接合は、前記出力部分に結合され、前記リセット超伝導ループは、リセット入力インダクタおよびリセット結合インダクタによって、前記リセット入力に結合される、リセットジョセフソン接合を備え、前記セット結合インダクタおよび前記リセット結合インダクタは、前記セット超伝導ループと前記リセット超伝導ループとの間に誘導結合を提供する、請求項７に記載のシステム。
【請求項９】
読み出しデバイスは、前記出力部分に結合され、前記ラッチシステムの状態の非破壊読み出しを提供する、請求項１に記載のシステム。
【請求項１０】
正のＳＦＱパルスに続いて、負のＳＦＱパルスを提供するように構成される、前記セット入力および／またはリセット入力に結合される、パルス発生器をさらに備え、前記パルス発生器は、前記正および負のＳＦＱパルスのためのクロック機能をさらに提供するＡＣ波形を受信する、超伝導変圧器によって提供されるバイアス電流によってバイアスされる、複数のインダクタ−ジョセフソン接合超伝導ループをさらに備える、請求項１に記載のシステム。
【請求項１１】
相互量子論理（ＲＱＬ）ラッチシステムであって、
前記ラッチシステムの状態を留保する出力部分と、
セット入力と前記出力部分との間に結合されたセット超伝導ループと、リセット入力に結合されかつ前記セット超伝導ループに誘導結合されるリセット超伝導ループとを備える双安定ループと、
第１の双安定電流を前記セット超伝導ループ内に生成し、第２の双安定電流を前記リセット超伝導ループ内に生成する、ＤＣバイアスと、
を備え、前記セット入力における正の単一磁束量子（ＳＦＱ）パルスは、前記ラッチシステムがリセット状態にあるとき、前記出力部分に常駐する、前記セット超伝導ループを通して伝搬するＳＦＱ電流の提供をもたらし、前記出力部分における前記ＳＦＱ電流は、前記ラッチシステムがセット状態にあることを表す、システム。
【請求項１２】
前記セット入力における負のＳＦＱパルスは、前記ラッチシステムがセット状態にあることを表す、前記出力部分における前記ＳＦＱ電流に影響を及ぼすことなく、前記セット超伝導ループ内の前記第１の双安定電流および前記リセット超伝導ループ内の前記第２の双安定電流両方の極性を変化させる、請求項１１に記載のシステム。
【請求項１３】
前記セット入力における後続の正のＳＦＱパルスおよび／または負のＳＦＱパルスは、前記ラッチシステムがセット状態にあることを表す、前記出力部分における前記ＳＦＱ電流に影響を及ぼさない、請求項１２に記載のシステム。
【請求項１４】
前記リセット入力における正のＳＦＱパルスは、前記ラッチシステムがセット状態にあるとき、前記出力部分から、前記ラッチシステムがリセット状態にあることを表す、前記ＳＦＱ電流の除去をもたらす、請求項１１に記載のシステム。
【請求項１５】
前記リセット入力における負のＳＦＱパルスは、前記出力部分におけるＳＦＱ電流の欠如に影響を及ぼすことなく、前記セット超伝導ループ内の前記第１の双安定電流および前記リセット超伝導ループ内の前記第２の双安定電流両方の極性を変化させる、請求項１４に記載のシステム。
【請求項１６】
前記リセット入力における後続の正のＳＦＱパルスおよび／または負のＳＦＱパルスは、前記ラッチシステムがリセット状態にあることを表す、前記出力部分におけるＳＦＱ電流の欠如に影響を及ぼさない、請求項１５に記載のシステム。
【請求項１７】
前記セット超伝導ループは、セット結合インダクタを通して、第２のセットジョセフソン接合に結合される、第１のセットジョセフソン接合を備え、前記第１のジョセフソン接合は、セット入力インダクタを通して、前記セット入力に結合され、前記第２のジョセフソン接合は、前記出力部分に結合され、前記リセット超伝導ループは、リセット入力インダクタおよびリセット結合インダクタによって、前記リセット入力に結合される、リセットジョセフソン接合を備え、前記セット結合インダクタおよび前記リセット結合インダクタは、前記セット超伝導ループと前記リセット超伝導ループとの間に誘導結合を提供する、請求項１１に記載のシステム。
【請求項１８】
超伝導ラッチシステムの状態を制御するための方法であって、
セット入力と出力部分との間に結合されたセット超伝導ループと、リセット入力と前記出力部分との間に結合されたリセット超伝導ループとを備える双安定ループを提供するステップであって、前記セット超伝導ループと前記リセット超伝導ループとは、相互に誘導結合されている、ステップと、
前記双安定ループにバイアスし、第１の双安定電流を前記セット超伝導ループ内に生成し、第２の双安定電流を前記リセット超伝導ループ内に生成するステップと、
前記セット入力に正の単一磁束量子（ＳＦＱ）パルスを提供するステップと、
前記ラッチシステムがセット状態にあることを表す、前記出力部分における前記正のＳＦＱパルスに応答して、ＳＦＱ電流を発生させるステップと、
を含む、方法。
【請求項１９】
前記セット入力に負のＳＦＱパルスを提供するステップと、
前記負のＳＦＱパルスに応答して、前記第１の双安定電流の極性を反転させるステップと、
前記第１の双安定電流の極性の反転に応答して、前記第２の双安定電流の極性を反転させるステップと、
をさらに含む、請求項１８に記載の方法。
【請求項２０】
前記リセット入力に正のＳＦＱパルスを提供するステップと、
前記ラッチシステムがリセット状態にあることを表す、前記出力部分における前記正のＳＦＱパルスに応答して、前記ＳＦＱ電流を除去するステップと、
前記リセット入力に負のＳＦＱパルスを提供するステップと、
前記負のＳＦＱパルスに応答して、前記第２の双安定電流の極性を反転させるステップと、
前記第２の双安定電流の極性の反転に応答して、前記第１の双安定電流の極性を反転させるステップと、
をさらに含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、米国特許出願第１３／２０８，４８０号（２０１１年８月１２日出願）に対する優先権を主張するものであり、該出願は、その全体が参照により本明細書中に援用される。
【０００２】
本発明は、概して、超伝導回路に関し、より具体的には、超伝導ラッチシステムに関する。
【背景技術】
【０００３】
デジタル論理の分野において、公知の高度に発達したＣＭＯＳ（相補型金属酸化物半導体）技術が広く利用されている。ＣＭＯＳは、技術としてはその限界を迎えつつあるため、速度、消費電力計算密度、相互接続帯域幅等に関してより高い性能効率をもたらし得る代替技術への関心が高まっている。ＣＭＯＳ技術の代替として、典型的信号電力約４ｎＷ（ナノワット）、典型的データレート２０Ｇｂ／ｓ（ギガバイト／秒）以上、および演算温度約４°ケルビンにおいて、超伝導ジョセフソン接合を利用する、超伝導体ベースの単一磁束量子回路が挙げられる。
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明のある側面によると、超伝導ラッチシステムが、提供される。ラッチシステムは、ラッチシステムの状態を留保する出力部分と、セット入力、リセット入力、および出力部分に結合された出力を備える、双安定ループとを備える。セット入力における正の単一磁束量子（ＳＦＱ）パルスは、ラッチシステムがリセット状態にあるとき、ラッチシステムがセット状態にあることを表す、出力部分におけるＳＦＱ電流の提供をもたらす。
【０００５】
本発明の別の側面によると、ラッチシステムの状態を留保する出力部分と、双安定ループであって、セット入力と出力部分との間に結合されるセット超伝導ループと、リセット入力に結合され、セット超伝導ループに誘導結合される、リセット超伝導ループとを備える、双安定ループとを備える、相互量子論理（ＲＱＬ）ラッチシステムが、提供される。ラッチシステムはさらに、第１の双安定電流をセット超伝導ループ内に生成し、第２の双安定電流をリセット超伝導ループ内に生成する、直流（ＤＣ）バイアスを備え、セット入力における正のＳＦＱパルスは、ラッチシステムがリセット状態にあるとき、出力部分に常駐する、セット超伝導ループを通して伝搬するＳＦＱ電流の提供をもたらし、出力部分におけるＳＦＱ電流は、ラッチシステムがセット状態にあることを表す。
【０００６】
本発明のさらに別の側面では、超伝導ラッチシステムの状態を制御するための方法が、提供される。方法は、セット部分に結合されたセット入力と、リセット部分に結合されたリセット入力とを含む、双安定ループを提供するステップであって、リセット部分は、セット部分に誘導結合され、セット部分は、出力部分に結合される、ステップを含む。方法はさらに、双安定ループにバイアスし、第１の双安定電流をセット部分内に生成し、第２の双安定ループをリセット部分内に生成するステップを含む。方法はさらに、セット入力に正のＳＦＱパルスを提供するステップと、ラッチシステムがセット状態にあることを表す、出力部分における正のＳＦＱパルスに応答して、ＳＦＱ電流を発生させるステップとを含む。
本明細書は、例えば、以下の項目も提供する。
（項目１）
超伝導ラッチシステムであって、
前記ラッチシステムの状態を留保する出力部分と、
セット入力、リセット入力、および前記出力部分に結合された出力とを備える、双安定ループと、
を備え、前記セット入力における正の単一磁束量子（ＳＦＱ）パルスは、前記ラッチシステムがリセット状態にあるとき、前記ラッチシステムがセット状態にあることを表す、前記出力部分におけるＳＦＱ電流の提供をもたらす、システム。
（項目２）
前記セット入力における負のＳＦＱパルスは、前記ラッチシステムがセット状態にあることを表す、前記出力部分における前記ＳＦＱ電流に影響を及ぼすことなく、前記双安定ループのセット部分およびリセット部分の極性反転を生じさせる、項目１に記載のシステム。
（項目３）
前記セット入力における後続の正のＳＦＱパルスおよび／または負のＳＦＱパルスは、前記ラッチシステムがセット状態にあることを表す、前記出力部分における前記ＳＦＱ電流に影響を及ぼさない、項目２に記載のシステム。
（項目４）
前記リセット入力における正のＳＦＱパルスは、前記ラッチシステムがセット状態にあるとき、前記出力部分から、前記ラッチシステムがリセット状態にあることを表す、前記ＳＦＱ電流からの除去をもたらす、項目１に記載のシステム。
（項目５）
前記リセット入力における負のＳＦＱパルスは、前記ラッチシステムがリセット状態にあることを表す、前記出力部分におけるＳＦＱ電流の欠如に影響を及ぼすことなく、前記双安定ループのセット部分およびリセット部分の極性反転を生じさせる、項目４に記載のシステム。
（項目６）
後続の正のＳＦＱパルスおよび／または前記リセット入力における負のＳＦＱパルスは、前記ラッチシステムがリセット状態にあることを表す、前記出力部分におけるＳＦＱ電流の欠如に影響を及ぼさない、項目５に記載のシステム。
（項目７）
前記双安定ループは、セット超伝導ループおよびリセット超伝導ループを備え、両方とも、誘導結合され、第１の双安定電流を前記セット超伝導ループ内に生成し、第２の双安定電流を前記リセット超伝導ループ内に生成するように、ＤＣバイアスされ、前記第２の双安定電流は、前記第１の双安定電流の反対極性である、項目１に記載のシステム。
（項目８）
前記セット超伝導ループは、セット結合インダクタを通して、第２のセットジョセフソン接合に結合される、第１のセットジョセフソン接合を備え、前記第１のジョセフソン接合は、セット入力インダクタを通して、前記セット入力に結合され、前記第２のジョセフソン接合は、前記出力部分に結合され、前記リセット超伝導ループは、リセット入力インダクタおよびリセット結合インダクタによって、前記リセット入力に結合される、リセットジョセフソン接合を備え、前記セット結合インダクタおよび前記リセット結合インダクタは、前記セット超伝導ループと前記リセット超伝導ループとの間に誘導結合を提供する、項目７に記載のシステム。
（項目９）
読み出しデバイスは、前記出力部分に結合され、前記ラッチシステムの状態の非破壊読み出しを提供する、項目１に記載のシステム。
（項目１０）
正のＳＦＱパルスに続いて、負のＳＦＱパルスを提供するように構成される、前記セット入力および／またはリセット入力に結合される、パルス発生器をさらに備え、前記パルス発生器は、前記正および負のＳＦＱパルスのためのクロック機能をさらに提供するＡＣ波形を受信する、超伝導変圧器によって提供されるバイアス電流によってバイアスされる、複数のインダクタ−ジョセフソン接合超伝導ループをさらに備える、項目１に記載のシステム。
（項目１１）
相互量子論理（ＲＱＬ）ラッチシステムであって、
前記ラッチシステムの状態を留保する出力部分と、
セット入力と前記出力部分との間に結合されたセット超伝導ループと、リセット入力に結合され、前記セット超伝導ループに誘導結合される、リセット超伝導ループとを備える、双安定ループと、
第１の双安定電流を前記セット超伝導ループ内に生成し、第２の双安定電流を前記リセット超伝導ループ内に生成する、ＤＣバイアスと、
を備え、前記セット入力における正の単一磁束量子（ＳＦＱ）パルスは、前記ラッチシステムがリセット状態にあるとき、前記出力部分に常駐する、前記セット超伝導ループを通して伝搬するＳＦＱ電流の提供をもたらし、前記出力部分における前記ＳＦＱ電流は、前記ラッチシステムがセット状態にあることを表す、システム。
（項目１２）
前記セット入力における負のＳＦＱパルスは、前記ラッチシステムがセット状態にあることを表す、前記出力部分における前記ＳＦＱ電流に影響を及ぼすことなく、前記セット超伝導ループ内の前記第１の双安定電流および前記リセット超伝導ループ内の前記第２の双安定電流両方の極性を変化させる、項目１１に記載のシステム。
（項目１３）
前記セット入力における後続の正のＳＦＱパルスおよび／または負のＳＦＱパルスは、前記ラッチシステムがセット状態にあることを表す、前記出力部分における前記ＳＦＱ電流に影響を及ぼさない、項目１２に記載のシステム。
（項目１４）
前記リセット入力における正のＳＦＱパルスは、前記ラッチシステムがセット状態にあるとき、前記出力部分から、前記ラッチシステムがリセット状態にあることを表す、前記ＳＦＱ電流からの除去をもたらす、項目１１に記載のシステム。
（項目１５）
前記リセット入力における負のＳＦＱパルスは、前記出力部分におけるＳＦＱ電流の欠如に影響を及ぼすことなく、前記セット超伝導ループ内の前記第１の双安定電流および前記リセット超伝導ループ内の前記第２の双安定電流両方の極性を変化させる、項目１４に記載のシステム。
（項目１６）
後続の正のＳＦＱパルスおよび／または前記リセット入力における負のＳＦＱパルスは、前記ラッチシステムがリセット状態にあることを表す、前記出力部分におけるＳＦＱ電流の欠如に影響を及ぼさない、項目１５に記載のシステム。
（項目１７）
前記セット超伝導ループは、セット結合インダクタを通して、第２のセットジョセフソン接合に結合される、第１のセットジョセフソン接合を備え、前記第１のジョセフソン接合は、セット入力インダクタを通して、前記セット入力に結合され、前記第２のジョセフソン接合は、前記出力部分に結合され、前記リセット超伝導ループは、リセット入力インダクタおよびリセット結合インダクタによって、前記リセット入力に結合される、リセットジョセフソン接合を備え、前記セット結合インダクタおよび前記リセット結合インダクタは、前記セット超伝導ループと前記リセット超伝導ループとの間に誘導結合を提供する、項目１１に記載のシステム。
（項目１８）
超伝導ラッチシステムの状態を制御するための方法であって、
セット部分に結合されたセット入力と、リセット部分に結合されたリセット入力とを含む、双安定ループを提供するステップであって、前記リセット部分は、前記セット部分に誘導結合され、前記セット部分は、出力部分に結合される、ステップと、
前記双安定ループにバイアスし、第１の双安定電流を前記セット部分内に生成し、第２の双安定ループを前記リセット部分内に生成するステップと、
前記セット入力に正の単一磁束量子（ＳＦＱ）パルスを提供するステップと、
前記ラッチシステムがセット状態にあることを表す、前記出力部分における前記正のＳＦＱパルスに応答して、ＳＦＱ電流を発生させるステップと、
を含む、方法。
（項目１９）
前記セット入力に負のＳＦＱパルスを提供するステップと、
前記負のＳＦＱパルスに応答して、前記第１の双安定電流の極性を反転させるステップと、
前記第１の双安定電流の極性の反転に応答して、第２の双安定電流の極性を反転させるステップと、
をさらに含む、項目１８に記載の方法。
（項目２０）
前記リセット入力に正のＳＦＱパルスを提供するステップと、
前記ラッチシステムがリセット状態にあることを表す、前記出力部分における前記正のＳＦＱパルスに応答して、前記ＳＦＱ電流を除去するステップと、
前記リセット入力に負のＳＦＱパルスを提供するステップと、
前記負のＳＦＱパルスに応答して、前記第２の双安定電流の極性を反転させるステップと、
前記第２の双安定電流の極性の反転に応答して、前記第１の双安定電流の極性を反転させるステップと、
をさらに含む、項目１９に記載の方法。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明のある側面による、超伝導相互量子論理（ＲＱＬ）ラッチシステムの機能ブロック図を図示する。
【図２】図２は、本発明のある側面による、ラッチシステムの入力および出力対時間の例示的グラフを図示する。
【図３】図３は、本発明のある側面による、ＳＦＱパルス発生器によって提供される正のＳＦＱパルスの発生および伝搬の間のパルス発生器を図示する。
【図４】図４は、本発明のある側面による、図３のＳＦＱパルス発生器によって提供される負のＳＦＱパルスの発生および伝搬の間のパルス発生器を図示する。
【図５】図５は、本発明のある側面による、ＡＣバイアスおよび信号入力対時間の例示的グラフを図示する。
【図６】図６は、本発明のある側面による、ＲＱＬラッチシステムの一部の概略図を図示する。
【図７】図７は、本発明のある側面による、リセット状態における図６のＲＱＬラッチシステムの概略動作図を図示する。
【図８】図８は、本発明のある側面による、セット入力における正のＳＦＱパルス後の図７のＲＱＬラッチシステムの概略動作図を図示する。
【図９】図９は、本発明のある側面による、セット入力における負のＳＦＱパルス後の図８のＲＱＬラッチシステムの概略動作図を図示する。
【図１０】図１０は、本発明のある側面による、リセット入力における正のＳＦＱパルス後の図９のＲＱＬラッチシステムの概略動作図を図示する。
【図１１】図１１は、本発明のある側面による、リセット入力における負のＳＦＱパルス後の図１０のＲＱＬラッチシステムの概略動作図を図示する。
【図１２】図１２は、本発明のある側面による、超伝導ラッチシステムの状態を制御するための方法を図示する。
【発明を実施するための形態】
【０００８】
相互量子論理（ＲＱＬ）は、相互データエンコーディングを利用する、超伝導論理回路における新しい発展であって、論理演算が、正のパルスを使用して完成される一方、内部状態が、後に、クロックサイクルの半分まで来た対応する負のパルスを使用して消去され、組み合わせ論理挙動を生成する。ＲＱＬ論理演算の実施例は、両方とも「Ｓｉｎｇｌｅ  Ｆｌｕｘ  Ｑｕａｎｔｕｍ  Ｃｉｒｃｕｉｔｓ」と題された米国特許第７，７２４，０２０号および米国特許第７，９７７，９６４号に開示され、その全内容は、両方とも参照することによって本明細書に組み込まれる。
【０００９】
本発明は、内部状態が、あるクロックサイクルから次のクロックサイクルへと保存され得るように、ＲＱＬのための超伝導ラッチ実装を提供する。ラッチは、セット／リセット入力において、パルス発生器を採用する。セット入力は、第１の正のパルスのみパスし、内部状態をセットし、後続の正および負のパルスは、拒否される。リセット入力は、第１の正のパルスのみパスし、セット内部状態をリセットする。本発明の一側面では、第３のゲート入力は、内部状態を非破壊的に読み出すために使用される。本実装では、電力は、セット、リセット、および読取操作の間のみ消費され、ホールド状態では、電力消費はない。
【００１０】
図１は、本発明のある側面による、超伝導ＲＱＬラッチシステム１０の機能ブロック図を図示する。ラッチシステム１０は、第１の双安定電流φ／２を双安定ループ１２のセット部分に提供し、第２の双安定電流−φ／２を双安定ループ１２のリセット部分に提供する、双安定ループ１２を含む。第１および第２の双安定電流は両方とも、双安定ループのセット部分におけるセット結合巻線および双安定ループ１２のリセット部分におけるリセット結合巻線の両方に結合された磁束バイアス巻線（例えば、インダクタ）から発生されるＤＣ磁束バイアスによって生成されることができる。バイアス巻線は、セット結合巻線に結合された第１のバイアス巻線およびリセット巻線に結合された第２のバイアス巻線を含み得ることを理解されたい。種々の他の回路構成も、双安定ループをバイアスし、第１および第２の双安定ループを生成するために採用され得ることを理解されたい。セット結合巻線およびリセット結合巻線は、第１の双安定電流および第２の双安定電流が、実質的に等しく、相互の反対方向に流動するように、反対極性構成において、相互に誘導結合されることができる。さらに、巻線は、単に、伝送線またはいくつかの他の超伝導構造におけるインダクタンスであり得、必ずしも、実際の巻装された超導体ワイヤではないことを理解されたい。
【００１１】
ラッチシステム１２は、正の単一磁束量子（ＳＦＱ）パルスに続いて、負のＳＦＱパルスを双安定ループ１２のセット入力に提供することによって、セット状態にセットされることができる。例えば、セットパルス発生器２０は、正のＳＦＱパルス３２を、図２のグラフ３０に図示されるように、セット入力に提供し、ＳＦＱ電流φの発生をもたらす。
【００１２】
【数１】
0005820934.tif 000002
は、当業者に公知であることを理解されたい。ＳＦＱ電流φは、双安定ループ１２のセット部分を通して、ＳＦＱ出力部分１４に伝搬し、ＳＦＱ出力部分１４の出力Ｑが、セット状態にあるように、ラッチシステム１２の内部状態（ＩＳ＝１）をセット状態にセットする。ＳＦＱ電流φは、ＳＦＱ出力部分１４に留保され、ＳＦＱ出力部分１４の出力（Ｑ）において、読取デバイス１６によって、非破壊的に読み取られ、セット状態出力（ＯＵＴ）を提供することができる。セットパルス発生器２０は、次いで、負のＳＦＱパルス３４を提供し、双安定ループ１２のセット部分の極性反転を生じさせるが、ＳＦＱ出力部分１４のセット状態に影響を及ぼさない。セット入力における後続の正のＳＦＱパルス３６および後続負のＳＦＱパルス３８もまた、ラッチシステム１０のセット状態に影響を及ぼさない。
【００１３】
セット状態になると、ラッチシステム１０は、正のＳＦＱパルスに続いて、負のＳＦＱパルスを双安定ループ１２のリセット入力に提供することによって、リセット状態にセットされることができる。すなわち、リセットパルス発生器１８は、正のＳＦＱパルス４０を、図２のグラフ３０に図示されるように、リセット入力に提供し、双安定ループ１２のリセット部分を通して、ＳＦＱ電流φを発生させる。双安定ループ１２のセット部分およびリセット部分の結合は、双安定ループ１２のセット部分を通して、負のＳＦＱ電流φを発生させ、ＳＦＱ出力部分１４に留保されていたＳＦＱ電流φを相殺する。これは、ＳＦＱ出力部分１４の出力Ｑが、リセット状態にあるように、ＳＦＱ出力部分を内部状態（ＩＳ＝０）にリセットさせる。ＳＦＱ電流φは、ＳＦＱ出力部分１４において除去され、ラッチシステム１０の状態は、読取デバイス１６によって、ＳＦＱ出力部分１４の出力（Ｑ）において非破壊的に読み取られ、リセット状態出力（ＯＵＴ）を提供することができる。リセットパルス発生器１８は、次いで、負のＳＦＱパルス４２を提供し、ＳＦＱ出力部分１４のリセット状態に影響を及ぼさずに、双安定ループ１２のリセット部分およびセット部分両方の極性反転を生じさせる。リセット入力における後続の正のＳＦＱパルス４４および後続負のＳＦＱパルス４６は、ラッチシステム１０のリセット状態に影響を及ぼさない。
【００１４】
図３−４は、本発明のある側面による、セットまたはリセットパルス発生器として採用され得る、例示的パルス発生器５０の動作図を図示する。図３は、ＳＦＱパルス発生器５４によって提供される正のＳＦＱパルス５２の発生および伝搬の間のパルス発生器５０を図示する。例示的パルス発生器５２は、第１および第２のジョセフソン接合Ｊ１およびＪ２と、第１および第２の結合インダクタＬＣ１およびＬＣ２とを含む、超伝導ループ５６に結合された入力インダクタＬＩＮを含む。パルス発生器５０はまた、一次および二次巻線Ｐ１およびＳ１を有する、超伝導バイアス変圧器５８を含む。ＡＣバイアス電流は、図５のグラフ７０の波形７２によって描写されるように、変圧器５８の一次巻線Ｐ１の端子にわたって印加される。二次巻線Ｓ１からのバイアス電流は、それぞれ、第１および第２の結合インダクタＬＣ１およびＬＣ１を通して、第１および第２のジョセフソン接合Ｊ１およびＪ２に供給される。バイアス電流は、ジョセフソン接合Ｊ１およびＪ２の臨界電流未満であって、ＡＣ波形が、クロック機能を提供するように構成されるように、波形７２の正の位相の間、正であって、波形７２の負の位相の間、負である。
【００１５】
図３および図５のグラフ７０に図示されるように、波形７２の正の位相の間、正のＳＦＱパルス７４は、第１の超伝導ループ５６に提供され得、第１のジョセフソン接合Ｊ１にその臨界電流を超えさせ、正のＳＦＱ電流φを第２のジョセフソン接合Ｊ２に発生させるようにフリップする。これは、第２のジョセフソン接合Ｊ２にその臨界電流を超えさせ、フリップさせ、正のＳＦＱ電流φ（破線に図示されるように）をパルス発生器５０の出力部分６０、例えば、双安定ループのセットまたはリセット入力に発生させる。図４および図５のグラフに図示されるように、波形７２の負の位相の間、負のＳＦＱパルス７６が、第１の超伝導ループ５６に提供されることができる。負のＳＦＱパルスは、第１のジョセフソン接合Ｊ１の負のフリップを生じさせ、第１のジョセフソン接合Ｊ１によって提供される、負のＳＦＱ電流−φの発生をもたらす。これは、第２のジョセフソン接合Ｊ２の負のフリップを生じさせ、第２のジョセフソン接合Ｊ２によって提供される負のＳＦＱ電流−φの発生をもたらす（破線に図示されるように）。負のフリップは、波形７０の正の位相の間、第１および第２のジョセフソン接合Ｊ１およびＪ２によって発生された電流を効果的に相殺し、第１および第２のジョセフソン接合Ｊ１およびＪ２とバイアスインダクタ内の電流をリセットする。
【００１６】
図６は、本発明のある側面による、ＲＱＬラッチシステム８０の一部の概略図を図示する。ラッチシステム８０は、セット部分８４およびリセット部分８６を含む、双安定ループ８２を含む。セット部分８４は、入力インダクタＬＳＩＮを通して、第１のセットジョセフソン接合ＪＳ１の第１の端部に結合されたセット入力を含む。第１のセットジョセフソン接合ＪＳ１の第２の端部は、接地に接続される。第１のセットジョセフソン接合ＪＳ１の第１の端部は、セット結合インダクタＬＳ１を通して、第２のジョセフソン接合ＪＳ２の第１の端部に結合される。第２のセットジョセフソン接合ＪＳ２の第２の端部は、出力インダクタＬＳＯＵＴを通して、ＪＴＬデバイス８８に結合される。ラッチシステム８０の状態は、システムの出力部分に常駐する。出力部分は、セット出力インダクタＬＳＯＵＴおよびＪＴＬデバイス８８の最後の超伝導ループである。ＪＴＬデバイス８８は、１つ以上のジョセフソン接合およびインダクタ超伝導ループから形成されることができる。読み出し回路９０は、ラッチシステム８０の出力部分の出力を非破壊的に読み取るようにイネーブルにされることができる。リセット部分は、リセット入力インダクタＬＲＩＮを通して、第１のリセットジョセフソン接合ＪＲ１の第１の端部に結合される、リセット入力を含む。第１のリセットジョセフソン接合ＪＲ１の第２の端部は、接地に接続される。第１のリセットジョセフソン接合ＪＲ１の第１の端部は、リセット結合インダクタＬＲ１を通して、接地に結合される。リセット結合インダクタＬＲ１は、接地の代わりに、ＪＴＬデバイスに結合されることができることを理解されたい。
【００１７】
セット超伝導ループ９２は、第１のセットジョセフソン接合ＪＳ１、セット結合インダクタＬＳ１、および第２のセットジョセフソン接合ＪＳ２から形成される。リセット超伝導ループ９４は、第１のリセットジョセフソン接合ＪＲ１およびリセット結合インダクタＬＲ１から形成される。セット結合インダクタＬＳ１およびリセット結合インダクタＬＲ１は両方とも、ＤＣ磁束バイアスをセット超伝導ループ９２およびリセット超伝導ループ９４の両方に提供する、磁束バイアスインダクタＬＦＢに誘導結合される。ＤＣ磁束バイアスは、図７に図示されるように、第１の双安定電流φ／２をセット超伝導ループ９２内に誘導し、第２の双安定電流−φ／２をリセット超伝導ループ９４内に誘導する。
【００１８】
前述のように、セット入力における正のＳＦＱパルスは、第１のセットジョセフソン接合ＪＳ２をトリップさせ、第１の双安定電流φ／２に付加されるＳＦＱ電流φを発生させ、電流３＊φ／２を生成する。本状態は、不安定であって、第２のセットジョセフソン接合をフリップさせ、ＳＦＱ電流φをセット出力インダクタＬＳＯＵＴおよびＪＴＬ８８から形成されるＳＦＱ出力部分９６に伝搬し、ＳＦＱ出力部分９６の出力Ｑをセット状態にセットする。ジョセフソン接合のフリップは、セット出力インダクタＬＳＯＵＴおよびＪＴＬデバイス８８のジョセフソン接合およびインダクタ超伝導ループのそれぞれを通して継続するであろう。ＳＦＱ電流φは、ＳＦＱ出力部分９６に留保され、読取デバイス９０によって、ＳＦＱ出力部分９６の出力（Ｑ）において非破壊的に読み取られ、セット状態出力（ＯＵＴ）を提供することができる。図８は、第１のセット超伝導ループ９２が、その第１の双安定電流φ／２に戻り、ＳＦＱ電流φが、ＳＦＱ出力部分９６に常駐する状態を図示する。
【００１９】
後続の負のＳＦＱパルスは、セット超伝導ループ９２内のＳＦＱ電流−φ／２の極性反転ならびに第１のジョセフソン接合ＪＳ１のフリップおよびリセットを生じさせる。セット超伝導ループ９２内のＳＦＱ電流−φ／２の極性反転は、ＳＦＱ出力部分９６のセット状態に影響を及ぼさない。しかしながら、セット超伝導ループ９２内の極性反転は、リセット超伝導ループ９４内のＳＦＱ電流の極性反転を生じさせる。セット超伝導ループ９２、リセット超伝導ループ９４、および出力部分９６において得られたＳＦＱ電流は、図９に図示される。セット入力における後続の正のＳＦＱパルスおよび後続負のＳＦＱパルスは、ラッチシステムのセット状態に影響を及ぼさない。
【００２０】
前述のように、ラッチシステムが、セット状態になると、リセット入力における正のＳＦＱパルスに続く、リセット入力における負のＳＦＱパルスは、ラッチシステムをリセット状態にリセットする。例えば、リセット入力における正のＳＦＱパルスは、第１のリセットジョセフソン接合ＪＲ１をトリップさせ、第２の双安定電流−φ／２に付加されるＳＦＱ電流−φを発生させ、電流−３＊φ／２をリセット超伝導ループ９４内に生成する。本状態は、ＳＦＱ電流−φをセット超伝導ループ内の第１の双安定電流に付与させる。これは、第２のセットジョセフソン接合ＪＳ２をフリップおよびリセットさせ、ＳＦＱ電流φを出力部分９６から除去する。セット超伝導ループ９２、リセット超伝導ループ９４、および出力部分９６において得られたＳＦＱ電流は、図１０に図示される。
【００２１】
リセット入力における後続の負のＳＦＱパルスは、リセット超伝導ループ９４内で−φ／２からφ／２にＳＦＱ電流の極性反転を生じさせ、セット超伝導ループ９２内で−φ／２からφ／２にＳＦＱ電流の極性反転を生じさせる。セット超伝導ループ９４内のＳＦＱ電流の極性反転は、ＳＦＱ出力部分９６のリセット状態に影響を及ぼさない。セット超伝導ループ９２、リセット超伝導ループ９４、および出力部分９６において得られたＳＦＱ電流は、図１１に図示される。リセット入力における後続の正のＳＦＱパルスおよび後続の負のＳＦＱパルスは、ラッチシステムのリセット状態に影響を及ぼさない。
【００２２】
図１２は、本発明のある側面による、超伝導ＲＱＬラッチシステムの状態を制御するための方法１００を図示する。１０２では、出力部分に結合された双安定ループが、提供される。１０４では、双安定ループは、例えば、変圧器への誘導結合を介して、双安定ループのセット部分およびリセット部分をＤＣバイアスすることによって、バイアスされる。１０６では、正のＳＦＱパルスが、双安定ループのセット入力に提供される。双安定ループは、１０８において、ＳＦＱ電流を発生させ、双安定ループから出力部分に伝搬され、ラッチシステムのセット状態を表す。１１０では、負のＳＦＱパルスが、双安定ループのセット入力に提供される。１１２では、正のＳＦＱパルスが、双安定ループのリセット入力に提供される。双安定ループは、１１４において、ＳＦＱ電流を出力部分から除去し、ラッチシステムのリセット状態を表す。１１６では、負のＳＦＱパルスが、双安定ループのリセット入力に提供される。
【００２３】
前述されたのは、本発明の実施例である。当然ながら、本発明を説明する目的のために、構成要素または方法論のあらゆる想起可能な組み合わせを説明することは不可能であるが、当業者は、本発明の多くのさらなる組み合わせおよび順列が、可能であることを認識するであろう。故に、本発明は、添付の請求項を含む、本願の範囲内にある、全てのそのような改変、修正、および変形例を包含することを意図する。
【図１】
0005820934.tif 000003
【図２】
0005820934.tif 000004
【図３】
0005820934.tif 000005
【図４】
0005820934.tif 000006
【図５】
0005820934.tif 000007
【図６】
0005820934.tif 000008
【図７】
0005820934.tif 000009
【図８】
0005820934.tif 000010
【図９】
0005820934.tif 000011
【図１０】
0005820934.tif 000012
【図１１】
0005820934.tif 000013
【図１２】
0005820934.tif 000014