(57)【特許請求の範囲】
【請求項１】
入力電圧を受け、出力電圧を生成するヒステリシス制御型スイッチングレギュレータのスイッチングトランジスタを制御する制御回路であって、
前記スイッチングレギュレータの出力電圧を分圧する第１、第２抵抗と、
その第１極性の入力端子に前記第１、第２抵抗によって分圧された出力電圧が入力されたコンパレータと、
前記コンパレータの出力パルスに応じて前記スイッチングトランジスタを制御するドライバと、
前記出力パルスに応じて、前記入力電圧と固定電圧の２つの電圧レベルでスイッチングするスイッチング信号を、前記コンパレータの前記第１極性の入力端子に出力するフィードバック回路と、
前記第１、第２抵抗によって分圧された前記出力電圧と所定の第１基準電圧との誤差を増幅して第２基準電圧を生成し、前記コンパレータの第２極性の入力端子へと出力する誤差増幅器と、
を備えることを特徴とする制御回路。
【請求項２】
前記コンパレータの前記第１極性の入力端子の電圧から直流成分を抽出し、前記誤差増幅器に出力するローパスフィルタをさらに備えることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記コンパレータは、２つの前記第１極性の入力端子と、ひとつの前記第２極性の入力端子を有する３入力コンパレータであり、
前記第１、第２抵抗によって分圧された前記出力電圧は、前記第１極性の入力端子の一方に、前記フィードバック回路の出力電圧は、前記第１極性の入力端子の他方に入力されることを特徴とする請求項１に記載の制御回路。
【請求項４】
前記３入力コンパレータは、
その制御端子が前記第１極性の入力端子の一方と接続された第１入力トランジスタと、
その制御端子が前記第１極性の入力端子の他方と接続された第２入力トランジスタと、
その制御端子が前記第２極性の入力端子に接続された第３入力トランジスタと、
前記第１から第３入力トランジスタに接続される負荷回路と、
前記第１から第３入力トランジスタにテイル電流を供給するテイル電流源と、
を含むことを特徴とする請求項３に記載の制御回路。
【請求項５】
入力電圧を受け、出力電圧を生成するヒステリシス制御型スイッチングレギュレータのスイッチングトランジスタを制御する制御回路であって、
前記スイッチングレギュレータの出力電圧を分圧する第１、第２抵抗と、
その第１入力端子に前記第１、第２抵抗によって分圧された出力電圧が入力されたコンパレータと、
前記入力電圧が高いほど低くなる基準電圧を生成し、前記コンパレータの第２入力端子に印加する電圧源と、
前記コンパレータの出力パルスに応じて前記スイッチングトランジスタを制御するドライバと、
前記出力パルスに応じて、前記入力電圧と固定電圧の２つの電圧レベルでスイッチングするスイッチング信号を、前記コンパレータの前記第１入力端子にフィードバックするフィードバック回路と、
を備えることを特徴とする制御回路。
【請求項６】
前記電圧源は、負の実数ａと正の実数ｂを用いてＶＲＥＦ２＝ａ×ＶＩＮ＋ｂで与えられる基準電圧ＶＲＥＦ２を前記コンパレータに印加することを特徴とする請求項５に記載の制御回路。
【請求項７】
前記電圧源は、
安定化された第１基準電圧を生成する基準電圧源と、
前記第１基準電圧と接地端子間に直列に設けられた第３、第４抵抗と、
前記入力電圧が高いほど大きくなる可変電流を生成し、前記第３抵抗と前記第４抵抗の接続点から引き抜く可変電流源と、
を含み、
前記第３抵抗と前記第４抵抗に生ずる電圧に応じた基準電圧を、前記コンパレータに出力することを特徴とする請求項５に記載の制御回路。
【請求項８】
前記可変電流源は、
その一端に前記入力電圧が印加された基準抵抗と、
その入力端子に前記基準抵抗の他端が接続され、その出力端子が前記第３抵抗と前記第４抵抗の接続点と接続されたカレントミラー回路と、
を含むことを特徴とする請求項７に記載の制御回路。
【請求項９】
請求項１から８のいずれかに記載の制御回路を備えることを特徴とするヒステリシス制御型スイッチングレギュレータ。
【請求項１０】
請求項９に記載のヒステリシス制御型スイッチングレギュレータを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関する。
【背景技術】
【０００２】
近年の携帯電話、ＰＤＡ（Personal Digital Assistants）等の電子機器には、電池電圧よりも高い、あるいは低い電源電圧を必要とするデバイスが搭載される。このようなデバイスに適切な電源電圧を供給するために、昇圧、降圧、もしくは昇降圧型のスイッチングレギュレータ（ＤＣ／ＤＣコンバータ）が利用される。
【０００３】
スイッチングレギュレータのスイッチング素子の制御方式として、パルス幅変調方式やパルス周波数変調方式に代えて、ヒステリシス制御が用いられ始めている。図１は、ヒステリシス制御方式の降圧型スイッチングレギュレータの構成を示す回路図である。スイッチングレギュレータ１００４は、スイッチングトランジスタＭ１、Ｍ２（Ｍ２を同期整流用トランジスタともいう）、インダクタＬ１、出力キャパシタＣ１および制御回路１１００を備える。
【０００４】
抵抗Ｒ１、Ｒ２は、出力電圧ＶＯＵＴを分圧する。分圧された出力電圧ＶＯＵＴ’は、ヒステリシスコンパレータ２２の反転入力端子（−）に入力される。ヒステリシスコンパレータ２２は、反転入力端子の電圧ＶＦＢと非反転入力端子の基準電圧ＶＲＥＦを比較し、比較結果を示すパルス信号Ｓ１を生成する。ドライバ２０はパルス信号Ｓ１に応じて、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を相補的にスイッチングする。スイッチングトランジスタＭ１と同期整流用トランジスタＭ２の接続点のスイッチング電圧ＶＬＸは、フィードバック抵抗ＲＦＢおよびフィードバックキャパシタＣＦＢを含むフィードバック回路２４を介して、ヒステリシスコンパレータ２２の反転入力端子にフィードバックされる。つまり、ヒステリシスコンパレータ２２の反転入力端子に与えられるフィードバック電圧ＶＦＢは、出力電圧ＶＯＵＴを分圧した直流成分ＶＯＵＴ’に、スイッチング電圧ＶＬＸを重畳した電圧となる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図２（ａ）〜（ｃ）は、図１のスイッチングレギュレータ１００４の動作を示す波形図である。図２（ａ）は、入力電圧ＶＩＮが通常のレベルのとき、図２（ｂ）は入力電圧ＶＩＮが通常レベルより低い減電圧状態、図２（ｃ）は入力電圧ＶＩＮが通常レベルより高い過電圧状態を示す。
スイッチングトランジスタＭ１と同期整流用トランジスタＭ２の接続点に生ずるスイッチング電圧ＶＬＸは、入力電圧ＶＩＮと接地電圧（０Ｖ）の間をスイングする。つまりスイッチング電圧ＶＬＸの振幅は、入力電圧ＶＩＮに応じて変化する。したがって、スイッチング電圧ＶＬＸが重畳されるフィードバック電圧ＶＦＢの変動振幅は、入力電圧ＶＩＮに応じて変化する。その結果、入力電圧ＶＩＮのレベルに応じて、フィードバック電圧ＶＦＢと基準電圧ＶＲＥＦの位置関係が変化し、その変化によって、出力電圧ＶＯＵＴのレベルがずれる。つまりヒステリシス制御のスイッチングレギュレータは、ラインレギュレーションが悪い。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ヒステリシス制御のスイッチングレギュレータにおけるラインレギュレーションの改善にある。
【課題を解決するための手段】
【０００７】
本発明のある態様の制御回路は、入力電圧を受け、出力電圧を生成するスイッチングレギュレータのスイッチングトランジスタを制御する制御回路に関する。制御回路は、スイッチングレギュレータの出力電圧を分圧する第１、第２抵抗と、その第１極性の入力端子に第１、第２抵抗によって分圧された出力電圧が入力されたコンパレータと、コンパレータの出力パルスに応じてスイッチングトランジスタを制御するドライバと、出力パルスに応じて、入力電圧と固定電圧の２つの電圧レベルでスイッチングするスイッチング信号を、コンパレータの第１極性の入力端子に重畳するフィードバック回路と、第１、第２抵抗によって分圧された出力電圧と、所定の第１基準電圧の誤差を増幅して第２基準電圧を生成し、コンパレータの第２極性の入力端子へと出力する誤差増幅器と、を備える。
【０００８】
この態様によると、従来のヒステリシス制御のフィードバックループに加えて、スイッチングレギュレータの出力電圧を第１基準電圧に応じたレベルに一致するようにコンパレータへの第２基準電圧を制御する第２のフィードバックループを設けることにより、入力電圧の変動に起因する出力電圧の変動を抑制できる。また、第２のフィードバックループを設けることにより、負荷の変動に起因する出力電圧の変動も改善することができる。
【０００９】
本発明の別の態様もまた、入力電圧を受け、出力電圧を生成するスイッチングレギュレータのスイッチングトランジスタを制御する制御回路に関する。この制御回路は、スイッチングレギュレータの出力電圧を分圧する第１、第２抵抗と、その第１入力端子に第１、第２抵抗によって分圧された出力電圧が入力されたコンパレータと、入力電圧が高いほど低くなる基準電圧を生成し、コンパレータの第２入力端子に印加する電圧源と、コンパレータの出力パルスに応じてスイッチングトランジスタを制御するドライバと、出力パルスに応じて、入力電圧と固定電圧の２つの電圧レベルでスイッチングするスイッチング信号を、コンパレータの第１入力端子にフィードバックするフィードバック回路と、を備える。
【００１０】
この態様によると、入力電圧に応じたフィードフォワード制御によって、コンパレータへの基準電圧を調節することにより、入力電圧変動による出力電圧の変動を抑制することができる。
【００１１】
本発明のさらに別の態様は、スイッチングレギュレータである。このスイッチングレギュレータは、上述のいずれかの態様の制御回路を備える。
【００１２】
本発明のさらに別の態様は、電子機器である。この電子機器は、上述のスイッチングレギュレータを備える。
【００１３】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１４】
本発明のある態様によれば、ヒステリシス制御のスイッチングレギュレータにおけるラインレギュレーションを改善できる。
【図面の簡単な説明】
【００１５】
【図１】ヒステリシス制御方式の降圧型スイッチングレギュレータの構成を示す回路図である。
【図２】図２（ａ）〜（ｃ）は、図１のスイッチングレギュレータの動作を示す波形図である。
【図３】第１の実施の形態に係るスイッチングレギュレータを備える電子機器の構成を示す回路図である。
【図４】図４（ａ）〜（ｃ）は、図３のスイッチングレギュレータの動作を示すタイムチャートである。
【図５】図３のスイッチングレギュレータの変形例を示す回路図である。
【図６】３入力コンパレータの構成例を示す回路図である。
【図７】第２の実施の形態に係るスイッチングレギュレータの構成を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１８】
（第１の実施の形態）
図３は、第１の実施の形態に係るスイッチングレギュレータ（電源装置）４を備える電子機器の構成を示す回路図である。電子機器１は、たとえば携帯電話端末、デジタルカメラ、デジタルビデオカメラ、ＰＤＡ（Personal Digital Assistants）をはじめとする電池駆動型のデバイスである。電子機器１は、スイッチングレギュレータ４、負荷２を備える。スイッチングレギュレータ４は降圧型スイッチングレギュレータであり、図示しない電池もしくは電源アダプタから直流の入力電圧ＶＩＮを受け、それを降圧して安定化された出力電圧ＶＯＵＴを生成し、負荷２に供給する。負荷２は、ＤＳＰ（Digital Signal Processor）、液晶ドライバ、オーディオ回路をはじめとする電子回路であるが、特に限定されない。
【００１９】
スイッチングレギュレータ４は、制御回路１００、インダクタＬ１、出力キャパシタＣ１を備える。スイッチングトランジスタＭ１および同期整流用トランジスタＭ２は制御回路１００に内蔵される場合を示すが、これらは制御回路１００の外部に設けられたディスクリート素子であってもよい。
【００２０】
スイッチングトランジスタＭ１、同期整流用トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１を含む出力回路のトポロジーは一般的な同期整流型スイッチングレギュレータと同様である。
【００２１】
制御回路１００は、電源端子Ｐ１、接地端子Ｐ２、スイッチング端子Ｐ３、フィードバック端子Ｐ４を備える。電源端子Ｐ１には入力電圧ＶＩＮが入力され、接地端子Ｐ２には接地電圧ＶＧＮＤが供給される。スイッチング端子Ｐ３は、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２の接続点ＬＸの電圧ＶＬＸをインダクタＬ１に出力するための端子である。フィードバック端子Ｐ４には出力電圧ＶＯＵＴがフィードバックされる。
【００２２】
制御回路１００は、スイッチングトランジスタＭ１、同期整流用トランジスタＭ２に加えて、第１抵抗Ｒ１、第２抵抗Ｒ２、ドライバ２０、コンパレータ２２、フィードバック回路２４、誤差増幅器３０を備える。
【００２３】
第１抵抗Ｒ１と第２抵抗Ｒ２は、フィードバック端子Ｐ４と接地端子の間に直列に設けられ、出力電圧ＶＯＵＴを分圧する。キャパシタＣ２は位相補償を目的として第１抵抗Ｒ１と並列に設けられる。分圧された出力電圧ＶＯＵＴ’は、コンパレータ２２の第１極性の入力端子（−）に入力される。コンパレータ２２は、第１極性の入力端子（−、反転入力端子ともいう）と第２極性の入力端子（＋、非反転入力端子ともいう）の電圧レベルを比較し、比較結果を示すパルス信号Ｓ１を生成する。
【００２４】
ドライバ２０は、コンパレータ２２からのパルス信号Ｓ１にもとづき、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を相補的にオン、オフする。ドライバ２０の構成は特に限定されず、公知の技術を用いればよい。
【００２５】
フィードバック回路２４は、パルス信号Ｓ１に応じて、具体的にはパルス信号Ｓ１と反対の論理でスイッチングするスイッチング信号Ｓ２を生成し、コンパレータ２２の反転入力端子（−）に重畳する。スイッチング信号Ｓ２は、入力電圧ＶＩＮと接地電圧ＶＧＮＤの２つのレベルでスイングする。たとえばフィードバック回路２４は、スイッチング端子Ｐ３とコンパレータ２２の反転入力端子（−）の間に直列に設けられたキャパシタＣＦＢおよび抵抗ＲＦＢを含む。コンパレータ２２の反転入力端子に入力されるフィードバック電圧ＶＦＢは、出力電圧ＶＯＵＴを分圧した電圧ＶＯＵＴ’に、スイッチング信号Ｓ２が重畳された信号となる。
【００２６】
誤差増幅器３０は、第１抵抗Ｒ１および第２抵抗Ｒ２によって分圧された出力電圧ＶＯＵＴ’と、所定の第１基準電圧ＶＲＥＦ１の誤差を増幅して第２基準電圧ＶＲＥＦ２を生成する。第２基準電圧ＶＲＥＦ２は、コンパレータ２２の非反転入力端子へと出力する。誤差増幅器３０の出力端子には、位相補償用のキャパシタＣ１１および抵抗Ｒ１１が接続される。
【００２７】
フィードバック電圧ＶＦＢには、分圧された出力電圧ＶＯＵＴ’に交流のスイッチング信号Ｓ２が重畳されているため、それを誤差増幅器３０の反転入力端子に直接入力すると、スイッチング信号Ｓ２の影響により第２基準電圧ＶＲＥＦ２が振動して望ましくない場合がある。そこで、フィードバック電圧ＶＦＢから直流成分（分圧された出力電圧ＶＯＵＴ’）を抽出するために、フィードバック電圧ＶＦＢから分圧された出力電圧ＶＯＵＴ’を抽出するローパスフィルタ２６を設けることが望ましい。これにより、第２基準電圧ＶＲＥＦ２が振動するのを防止できる。
【００２８】
以上が第１の実施の形態に係るスイッチングレギュレータ４の構成である。続いてその動作を説明する。図４（ａ）〜（ｃ）は、図３のスイッチングレギュレータ４の動作を示すタイムチャートである。図４（ａ）は、入力電圧ＶＩＮが通常のレベルのとき、図４（ｂ）は入力電圧ＶＩＮが通常レベルより低い減電圧状態、図４（ｃ）は入力電圧ＶＩＮが通常レベルより高い過電圧状態を示す。
【００２９】
スイッチングレギュレータ４は、図１のスイッチングレギュレータ１００４と同様に、フィードバック電圧ＶＦＢが第２基準電圧ＶＲＥＦ２（ＶＲＥＦ）に近づくように第１のフィードバックがかかり、出力電圧ＶＯＵＴが安定化される。そして図１のスイッチングレギュレータ１００４では、基準電圧ＶＲＥＦが固定されていたのに対して、図３のスイッチングレギュレータ４では、誤差増幅器３０による第２のフィードバックループによって、基準電圧ＶＲＥＦ２が、分圧された出力電圧ＶＯＵＴ’が第１基準電圧ＶＲＥＦ１と一致するように調節される。
【００３０】
したがって、入力電圧ＶＩＮが変動した場合であっても、それを打ち消すように第２基準電圧ＶＲＥＦ２が調節され、出力電圧ＶＯＵＴの変動を抑制することができる。つまり、ラインレギュレーションを改善することができる。
【００３１】
また第２のフィードバックループによって、分圧された出力電圧ＶＯＵＴ’が第１基準電圧ＶＲＥＦ１と一致するように制御されるため、負荷が変動した場合でも、出力電圧ＶＯＵＴの変動を抑制することができる。つまり、ロードレギュレーションも改善することができる。
【００３２】
図５は、図３のスイッチングレギュレータの変形例を示す回路図である。図５の制御回路１００ａは、図３の２入力コンパレータに代えて、３入力のコンパレータ２２ａを備える。コンパレータ２２ａは、２つの反転入力端子と、ひとつの非反転入力端子を有する。第１抵抗Ｒ１および第２抵抗Ｒ２により分圧された出力電圧ＶＯＵＴ’は、コンパレータ２２ａの反転入力端子の一方に入力される。またフィードバック回路２４ａの出力電圧Ｓ２は、コンパレータ２２ａの反転入力端子の他方に入力される。図５のフィードバック回路２４ａは、抵抗ＲＦＢとキャパシタＣＦＢを含むＲＣフィルタである。誤差増幅器３０により生成される第２基準電圧ＶＲＥＦ２は、コンパレータ２２ａの非反転入力端子に入力される。
【００３３】
図６は、３入力コンパレータ２２ａの構成例を示す回路図である。コンパレータ２２ａの第１入力トランジスタＭ１１の制御端子（ゲート）は、反転入力端子の一方と接続される。第２入力トランジスタＭ１２のゲートは、反転入力端子の他方と接続される。第３入力トランジスタＭ１３のゲートは、反転入力端子と接続される。トランジスタＭ１４、Ｍ１５はカレントミラー回路を構成しており、トランジスタＭ１１〜Ｍ１３に負荷回路４２として接続される。カレントミラー回路に代えて、抵抗負荷を用いてもよい。テイル電流源４０は、トランジスタＭ１１〜Ｍ１３にテイル電流を供給する。出力段４４は、トランジスタＭ１１〜Ｍ１３と、負荷回路４２の接続点Ｎ１（もしくはＮ２）の電圧に応じた信号Ｓ１を出力する。出力段４４の構成は特に限定されず、公知の回路を用いればよい。
【００３４】
コンパレータ２２ａにおいて、分圧された出力電圧ＶＯＵＴ’とスイッチング信号Ｓ２は、コンパレータ２２ａのトランジスタＭ１１、Ｍ１２によって電流に変換される。そしてトランジスタＭ１１、Ｍ１２それぞれに流れる電流が共通のトランジスタＭ１４に流れることにより、分圧された出力電圧ＶＯＵＴ’にスイッチング信号Ｓ２を重畳することができる。
【００３５】
図５に戻る。この制御回路１００ａは、図３の制御回路１００と同様に動作する。したがってラインレギュレーションおよびロードレギュレーションを改善することができる。
【００３６】
（第２の実施の形態）
第１の実施の形態では、フィードバックによって、コンパレータ２２の基準電圧ＶＲＥＦ２を調節した。これに対して、第２の実施の形態では、フィードフォワードによって、コンパレータ２２の基準電圧ＶＲＥＦ２を調節する。図７は、第２の実施の形態に係るスイッチングレギュレータ４ｂの構成を示す回路図である。
【００３７】
電圧源５０は、入力電圧ＶＩＮが高いほど低くなる基準電圧ＶＲＥＦ２を生成し、コンパレータ２２ａの非反転入力端子に印加する。このようなフィードフォワード制御によっても、図４（ａ）〜（ｃ）に示すように、フィードバック電圧ＶＦＢの中心レベルが一定となるように、基準電圧ＶＲＥＦ２を制御することができる。フィードフォワードの利点は、フィードバックに比べて回路の安定性が高く、設計が容易であることが挙げられる。また誤差増幅器が不要となるため、回路の消費電力を低減できるという利点もある。
【００３８】
電圧源５０は、基準電圧源５２、第３抵抗Ｒ３〜第５抵抗Ｒ５、可変電流源５４を備える。基準電圧源５２は、安定化された所定の第１基準電圧ＶＲＥＦ１を生成する。第３抵抗Ｒ３および第４抵抗Ｒ４は、第１基準電圧ＶＲＥＦ１と接地電圧ＶＧＮＤの間に直列に設けられる。可変電流源５４は、入力電圧ＶＩＮが高いほど大きくなる可変電流Ｉ１を生成し、第３抵抗Ｒ３と第４抵抗Ｒ４の接続点Ｎ３から引き抜く。
【００３９】
たとえば可変電流源５４は、基準抵抗ＲＲＥＦ、カレントミラー回路Ｍ２１、Ｍ２２を含む。基準抵抗ＲＲＥＦの一端には、入力電圧ＶＩＮが印加される。カレントミラー回路Ｍ２１、Ｍ２２の入力端子には、基準抵抗ＲＲＥＦの他端が接続され、カレントミラー回路の出力端子は、第３抵抗Ｒ３と第４抵抗Ｒ４の接続点Ｎ３と接続される。この可変電流源５４が生成する可変電流ＩＩＮは式（１）で与えられる。
Ｉ１＝ＶＩＮ−Ｖｔｈ／ＲＲＥＦ      …（１）
Ｖｔｈは、トランジスタＭ２１のゲートソース間電圧である。
【００４０】
そして、接続点Ｎ３には、電圧ＶＮ３が発生する。
ＶＮ３＝ＶＲＥＦ１−Ｒ３×Ｉ１＝ＶＲＥＦ１−Ｒ３×（ＶＩＮ−Ｖｔｈ／ＲＲＥＦ）
電圧源５０は、電圧ＶＮ３を抵抗Ｒ４、Ｒ５によって分圧して基準電圧ＶＲＥＦ２を生成する。つまり基準電圧ＶＲＥＦ２は、式（２）で与えられる。
ＶＲＥＦ２＝｛ＶＲＥＦ１−Ｒ３×（ＶＩＮ−Ｖｔｈ／ＲＲＥＦ）｝×Ｒ５／（Ｒ４＋Ｒ５）    …（２）
【００４１】
なお電圧源５０は、電圧ＶＮ３をそのまま基準電圧ＶＲＥＦ２として出力してもよい。この場合、基準電圧ＶＲＥＦ２は、式（２’）で与えられる。
ＶＲＥＦ２＝ＶＲＥＦ１−Ｒ３×（ＶＩＮ−Ｖｔｈ／ＲＲＥＦ）      …（２’）
【００４２】
つまり図７の電圧源５０は、ＶＲＥＦ１−Ｒ３×（ＶＩＮ−Ｖｔｈ／ＲＲＥＦ）に比例した基準電圧ＶＲＥＦ２を生成する。これを一般化すれば、
ＶＲＥＦ２＝ａ×ＶＩＮ＋ｂ      …（３）
を得る。ａは負、ｂは正の定数である。各抵抗の値に応じてパラメータａ、ｂを最適化することにより、入力電圧ＶＩＮに応じて最適な基準電圧ＶＲＥＦ２を与えることができ、ひいては出力電圧ＶＯＵＴを一定に保つことができる。つまりラインレギュレーションを改善することができる。
【００４３】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００４４】
１…電子機器、２…負荷、４…スイッチングレギュレータ、Ｃ１…出力キャパシタ、Ｌ１…インダクタ、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流用トランジスタ、１００…制御回路、２０…ドライバ、２２…コンパレータ、２４…フィードバック回路、２６…ローパスフィルタ、Ｐ１…電源端子、Ｐ２…接地端子、Ｐ３…スイッチング端子、Ｐ４…フィードバック端子、Ｒ１…第１抵抗、Ｒ２…第２抵抗、３０…誤差増幅器、５０…電圧源、５２…基準電圧源、５４…可変電流源。
【図１】
0005749483.tif 000002
【図２】
0005749483.tif 000003
【図３】
0005749483.tif 000004
【図４】
0005749483.tif 000005
【図５】
0005749483.tif 000006
【図６】
0005749483.tif 000007
【図７】
0005749483.tif 000008