(57)【特許請求の範囲】
【請求項１】
半導体素子が搭載される回路基板が載置される載置部を上側主面に有する基体と、
上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１の側壁および第３の側壁ならびに第２の側壁および第４の側壁を有し、前記載置部を取り囲むように前記基体の前記上側主面に設けられた、前記第１の側壁に前記半導体素子と光学的に結合する光ファイバを設けるための光入出力部を有し、前記第２の側壁に前記基体側の一部が切り取られた第１の取付け部を有し、前記第４の側壁に前記基体側の一部が切り取られた第２の取付け部を有し、前記第３の側壁に前記基体側の一部が切り取られた第３の取付け部を有する枠体と、
前記回路基板に電気的に接続される第１の配線導体層を有する、前記第１の取付け部に取り付けられた第１の入出力端子と、
前記回路基板に電気的に接続される第２の配線導体層を有する、前記第２の取付け部に取り付けられた第２の入出力端子と、
前記回路基板に電気的に接続される第３の配線導体層を有する、前記第３の取付け部に取り付けられた第３の入出力端子とを備えており、
前記第２の側壁および前記第４の側壁は、それぞれ厚みが薄い部分と厚みが厚い部分とを有していて、前記厚みが薄い部分に前記第１の取付け部および前記第２の取付け部を有しており、
前記第１の側壁は、前記第２の側壁および前記第４の側壁の前記厚みが厚い部分に挟まれており、
前記第３の側壁は、前記第２の側壁および前記第４の側壁の前記厚みが薄い部分よりも厚みが薄いことを特徴とする半導体素子収納用パッケージ。
【請求項２】
請求項１に記載の半導体素子収納用パッケージであって、
前記第２の側壁および前記第４の側壁は、それぞれ前記厚みが薄い部分と前記厚みが厚い部分との間で厚みが漸次変化していることを特徴とする半導体素子収納用パッケージ。
【請求項３】
請求項１または請求項２に記載の半導体素子収納用パッケージと、
前記基体に載置された回路基板と、
該回路基板に搭載された半導体素子と、
前記枠体の上面に設けられた蓋体と
を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、枠体を構成している側壁の熱膨張または熱収縮で生じる応力を低減することができる半導体素子収納用パッケージ、およびこれを備えた半導体装置に関する。
【背景技術】
【０００２】
半導体素子収納用パッケージにおいて、四面の側壁で構成された長方形をなす枠体を長尺側壁の厚さが短尺側壁の厚さよりも厚くしたものがある。このような半導体収納用パッケージとしては、例えば、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−４２４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、枠体を構成している側壁に熱膨張または熱収縮で生じる応力が発生しやすいという問題があった。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的は、枠体を構成している側壁の熱膨張または熱収縮で生じる応力を低減することができる半導体素子収納用パッケージ、およびこれを備えた半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明における半導体収納用パッケージは、半導体素子が搭載される回路基板が載置される載置部を上側主面に有する基体と、上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１の側壁および第３の側壁ならびに第２の側壁および第４の側壁を有し、前記載置部を取り囲むように前記基体の前記上側主面に設けられた、前記第１の側壁に前記半導体素子と光学的に結合する光ファイバを設けるための光入出力部を有し、前記第２の側壁に前記基体側の一部が切り取られた第１の取付け部を有し、前記第４の側壁に前記基体側の一部が切り取られた第２の取付け部を有し、前記第３の側壁に前記基体側の一部が切り取られた第３の取付け部を有する枠体と、前記回路基板に電気的に接続される第１の配線導体層を有する、前記第１の取付け部に取り付けられた第１の入出力端子と、前記回路基板に電気的に接続される第２の配線導体層を有する、前記第２の取付け部に取り付けられた第２の入出力端子と、前記回路基板に電気的に接続される第３の配線導体層を有する、前記第３の取付け部に取り付けられた第３の入出力端子とを備えており、前記第２の側壁および前記第４の側壁は、それぞれ厚みが薄い部分と厚みが厚い部分とを有していて、前記厚みが薄い部分に前記第１の取付け部および前記第２の取付け部を有しており、前記第１の側壁は、前記第２の側壁および前記第４の側壁の前記厚みが厚い部分に挟まれており、前記第３の側壁は、前記第２の側壁および前記第４の側壁の前記厚みが薄い部分よりも厚みが薄いことを特徴とするものである。
【０００７】
また、上記目的を達成するために本発明における半導体装置は、本発明に係る半導体素子収納用パッケージと、前記基体に載置された回路基板と、該回路基板に搭載された半導体素子と、前記枠体の上面に設けられた蓋体とを備えたことを特徴とするものである。
【発明の効果】
【０００８】
本発明の半導体素子収納用パッケージ、およびこれを備えた半導体装置は、枠体を構成している側壁の熱膨張または熱収縮で生じる応力を低減することができるという効果を奏
する。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係る半導体素子収納用パッケージの斜視図である。
【図２】図１に示す半導体素子収納用パッケージの基体であって、（ａ）基体の平面図、（ｂ）は、基体の他の例の平面図である。
【図３】図１に示す半導体素子収納用パッケージに半導体素子を搭載した場合の平面図である。
【図４】図１に示す本実施形態に係る半導体素子収納用パッケージであって、（ａ）は、半導体素子収納用パッケージの側面図、（ｂ）は、図１に示す半導体素子収納用パッケージをＸ−Ｘで切断した断面図である。
【図５】図１に示す半導体素子収納用パッケージの基体、枠体、入出力端子の分解斜視図である。
【図６】本実施形態に係る半導体素子収納用パッケージの変形例１であって半導体素子を搭載した場合の平面図である。
【図７】本実施形態に係る半導体素子収納用パッケージの変形例２であって（ａ）は、半導体素子収納用パッケージに半導体素子を搭載した場合の平面図、（ｂ）は基体の斜視図、（ｃ）は、（ａ）に示す半導体素子収納用パッケージをＹ−Ｙで切断した断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の一実施形態に係る半導体素子収納用パッケージおよび半導体装置について、図面を参照しながら説明する。
【００１１】
＜実施形態＞
＜半導体素子収納用パッケージの構成、および半導体装置の構成＞
本実施形態に係る半導体素子収納用パッケージ、ならびに半導体装置は、図１乃至図３に示すような構成である。半導体収納用パッケージは、半導体素子８が搭載される回路基板７が載置される載置部１ａを上側主面に有する基体１と、上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１の側壁２ａおよび第３の側壁２ｃならびに第２の側壁２ｂおよび第４の側壁２ｄを有し、載置部１ａを取り囲むように基体１の上側主面に設けられた、第１の側壁２ａに半導体素子８と光学的に結合する光ファイバを設けるための光入出力部２ｅを有し、第２の側壁２ｂに基体１側の一部が切り取られた第１の取付け部２ｆを有し、第４の側壁２ｄに基体１側の一部が切り取られた第２の取付け部２ｇを有し、第３の側壁２ｃに基体１側の一部が切り取られた第３の取付け部２ｈを有する枠体２と、回路基板７に電気的に接続される第１の配線導体層３ａを有する、第１の取付け部２ｆに取り付けられた第１の入出力端子３と、回路基板７に電気的に接続される第２の配線導体層４ａを有する、第２の取付け部２ｇに取り付けられた第２の入出力端子４と、回路基板７に電気的に接続される第３の配線導体層５ａを有する、第３の取付け部２ｈに取り付けられた第３の入出力端子５とを備えており、第２の側壁２ｂおよび第４の側壁２ｄは、それぞれ厚みが薄い部分２ｂ１、２ｄ１と厚みが厚い部分２ｂ２、２ｄ２とを有していて、厚みが薄い部分２ｂ１、２ｄ１に第１の取付け部２ｆおよび第２の取付け部２ｇを有しており、第３の側壁２ｃは、第２の側壁２ｂおよび第４の側壁２ｄの厚みが薄い部分２ｂ１、２ｄ１よりも厚みが薄く設けられている。
【００１２】
また、半導体装置は、本発明に係る半導体素子収納用パッケージと、基体１に載置された回路基板７と、回路基板７に搭載された半導体素子８と、枠体２の上面に設けられた蓋体９とを備えている。
【００１３】
基体１は、図１および図３に示すように、平面視したとき、矩形状に形成された板状の部材であり、半導体素子８が搭載される回路基板７が載置される載置部１ａを上側主面に有している。また、図２（ｂ）に示すように、枠体２の外側に延出する延出部を設け、延出部に貫通孔から成るネジ取付け部１ｃを設けることができる。なお、ネジ取付け部１ｃは、半導体素子収納用パッケージと外部基板とをネジ等によってネジ止め固定するためのものである。なお、外部基板は、例えば、ヒートシンク板、プリント回路基板等である。また、ネジ取付け部１ｃは、基体１を外部基板に取り付ける機能を有していればよく、ネジ取付け部１ｃの貫通孔の形状は、限定されない。例えば、上下を貫通する切欠きであってもよい。
【００１４】
また、基体１は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料から成る。基体１は、回路基板７または半導体素子８から生じる熱をすみやかに放熱する材料が好ましい。
【００１５】
また、基体１の熱伝導率は、例えば、１０（Ｗ／ｍ・Ｋ）以上５００（Ｗ／ｍ・Ｋ）以下に設定されている。また、基体１の熱膨張係数は、例えば、５（ｐｐｍ／℃）以上２０（ｐｐｍ／℃）以下に設定されている。基体１は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。
【００１６】
また、基体１は、外表面に耐蝕性に優れ、かつ接合材との濡れ性が良い金属を被着させておくのがよい。具体的には、基体１は、メッキ形成方法によって、ニッケルメッキ層および金メッキ層を順次被着させておくのがよい。なお、ニッケルメッキ層のメッキ厚みは、０．５（μｍ）以上９（μｍ）以下である。また、金メッキ層のメッキ厚みは、０．５（μｍ）以上５（μｍ）以下である。これらの金属メッキ層は、基体１が酸化腐蝕するのを有効に抑制することができる。
【００１７】
また、基体１は、例えば、一方の辺幅が、２０（ｍｍ）〜１００（ｍｍ）に、他方の辺幅が、１０（ｍｍ）〜５０（ｍｍ）に、厚みが、０．５（ｍｍ）〜５（ｍｍ）に設定されている。
【００１８】
枠体２は、上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１の側壁２ａおよび第３の側壁２ｃ、ならびに第２の側壁２ｂおよび第４の側壁２ｄを有している。そして、枠体２は、基体１の載置部１ａを取り囲むように基体１の上側主面に設けられている。第１の側壁２ａは、半導体素子８と光学的に結合する光ファイバを設けるための光入出力部２ｅを有している。第２の側壁２ｂは、基体１側の一部が切り取られた第１の取付け部２ｆを、第４の側壁２ｄは、基体１側の一部が切り取られた第２の取付け部２ｇを有している。また、第３の側壁２ｃは、基体１側の一部が切り取られた第３の取付け部２ｈを有している。
【００１９】
枠体２は、枠体２を構成している側壁の厚みが異なって設けられている。すなわち、第２の側壁２ｂは、図３に示すように、厚みが薄い部分２ｂ１および厚みが厚い２ｂ２を有している。また、第４の側壁２ｄは、図３に示すように、厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２を有している。そして、第２の側壁２ｂは、厚みが薄い部分２ｂ１に第１の取付け部２ｆを、第４の側壁２ｄは、厚みが薄い２ｄ１に第２の取付け部２ｇを有している。
【００２０】
また、第３の側壁は、第２の側壁２ｂの厚みが薄い部分２ｂ１および第４の側壁２ｄの厚みが薄い部分２ｄ１よりも厚みが薄くなっている。枠体２のそれぞれの側壁の厚みは、
図３に示すように、第２の側壁２ｂの厚みが厚い部分２ｂ２の厚みＡ１は、３（ｍｍ）〜４（ｍｍ）に、第４の側壁２ｄの厚みが厚い部分２ｄ２の厚みＡ２は、３（ｍｍ）〜４（ｍｍ）に、第２の側壁２ｂの厚みが薄い部分２ｂ１の厚みＢ１は、１．５（ｍｍ）〜３（ｍｍ）に、第４の側壁２ｄの厚みが薄い部分２ｄ１の厚みＢ２は、１．５（ｍｍ）〜３（ｍｍ）に設定されている。また、第３の側壁の厚みＣは、０．５（ｍｍ）〜２（ｍｍ）に設定されている。
【００２１】
また、第２の側壁２ｂの厚みが薄い部分２ｂ１と第４の側壁２ｄの厚みが薄い部分２ｄ１の厚みは、同じ厚みであっても異なっていてもよい。また、第２の側壁２ｂの厚みが厚い部分２ｂ２と第４の側壁２ｄの厚みが厚い部分２ｄ２の厚みは、同じ厚みであっても異なっていてもよい。
【００２２】
また、第１の側壁２ａの厚みＤは、第２の側壁２ｂの厚みが厚い部分２ｂ２および第４の側壁２ｄの厚みが厚い部分２ｄ２の厚みと同じ、または、それよりも厚く設けることが好ましい。このように、第１の側壁２ａの厚みＤを厚くすることによって、枠体２の剛性を向上させることができる。第１の側壁２ａは、半導体素子８と光学的に結合する光ファイバを設けるための光入出力部２ｅを有しているため、剛性が向上することにより、光入出力部２ｅ部の変形が抑制される。その結果、半導体装置は、光結合効率の変動を抑制することができる。
【００２３】
また、第１の側壁２ａの厚みＤは、図３に示すように、第２の側壁２ｂの厚みが厚い部分２ｂ２および第４の側壁２ｄの厚みが厚い部分２ｄ２の厚みよりも厚くなるように、３（ｍｍ）〜７（ｍｍ）に設定されている。このような厚みにすることにより、第１の側壁２ａの剛性が高くなり、第１の側壁２ａに設けられている光入出力部の変形等が抑制され、半導体素子８の光軸と光ファイバとの相対的な位置ずれを抑制することができる。
【００２４】
光入出力部２ｅは、枠体２の第１の側壁２ａに設けられ、光ファイバを枠体２に固定するための筒状の部材である。光入出力部２ｅは、図４に示すように、枠体に設けられている貫通孔の外側開口の周囲または貫通孔の内面に銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合されている。光ファイバは、光入出力部２ｅを介して取着される。また、光入出力部２ｅは、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属から成り、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金のインゴットを周知のプレス加工等で所定の筒状に製作されている。
【００２５】
また、光入出力部２ｅは、光ファイバが挿通可能な貫通孔を有しており、光ファイバが、光入出力部２ｅの貫通孔に一端が挿通され、半田等の接着剤やレーザ溶接により固定される。これによって、光ファイバは、半導体素子８と光軸を合わせるように固定され、そして、半導体素子８に光学的に結合され、内部に収容される半導体素子８と外部との光信号の授受が可能となる。
【００２６】
枠体２は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料から成る。また、枠体２の熱伝導率は、例えば、１０（Ｗ／ｍ・Ｋ）以上５００（Ｗ／ｍ・Ｋ）以下に設定されている。また、枠体２の熱膨張係数は、例えば、５（ｐｐｍ／℃）以上２０（ｐｐｍ／℃）以下に設定されている。また、枠体２は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。
【００２７】
また、枠体２は、外表面に耐蝕性に優れ、かつ接合材との濡れ性が良い金属を被着させておくのがよい。具体的には、枠体２は、メッキ形成方法によって、ニッケルメッキ層および金メッキ層を順次被着させておくのがよい。なお、ニッケルメッキ層のメッキ厚みは、０．５（μｍ）以上９（μｍ）以下である。また、金メッキ層のメッキ厚みは、０．５（μｍ）以上５（μｍ）以下である。これらの金属メッキ層は、枠体２が酸化腐蝕するのを有効に抑制することができる。
【００２８】
また、枠体２は、例えば、第１の側壁２ａおよび第３の側壁２ｃの幅が、１０（ｍｍ）〜５０（ｍｍ）に、第２の側壁および第４の側壁の幅が、２０（ｍｍ）〜１００（ｍｍ）に、高さが、３（ｍｍ）〜１０（ｍｍ）に設定されている。なお、枠体２は、接合材を介して基体１の上側主面に設けられている。接合材は、例えば、銀（Ａｇ）−銅（Ｃｕ）、銀（Ａｇ）等である。
【００２９】
第１の入出力端子３は、図１乃至図５に示すように、上面の一辺側から対向する他辺側にかけて形成された第１の配線導体層３ａを有する平坦部、および平坦部の上面に第１の配線導体層３ａを挟んで接合されている立壁部から構成されている。また、第２の入出力端子４は、図１乃至図５に示すように、上面の一辺側から対向する他辺側にかけて形成された第２の配線導体層４ａを有する平坦部、および平坦部の上面に第２の配線導体層４ａを挟んで接合されている立壁部から構成されている。それぞれの平坦部は、枠体２の内外に突出して設けられている。
【００３０】
また、第１の配線導体層３ａは、第１の入出力端子３の平坦部の上面に枠体２の内外を導出するように形成されている。第２の配線導体層４ａは、第２の入出力端子４の平坦部の上面に枠体２の内外を導出するように形成されている。なお、第１の入出力端子３および第２の入出力端子４は、基体１および枠体２との接合部に対応する部位にメタライズ層が形成されている。なお、図５は、基体１、枠体２、第１の入出力端子３、第２の入出力端子４および第３の入出力端子５を分解した分解斜視図を示している。
【００３１】
また、第１の入出力端子３は、図３に示すように、枠体２の内側に位置している第１の配線導体層３ａがボンディングワイヤ等を介して回路基板７に電気的に接続される。また、第２の入出力端子４は、図３に示すように、枠体２の内側に位置している第２の配線導体層４ａがボンディングワイヤ等を介して回路基板７に電気的に接続される。枠体２の外側に位置している第１の配線導体層３ａおよび第２の配線導体層４ａは、リード端子６に電気的に接続される。また、第１の入出力端子３は枠体２の第１の取付け部２ｆに、第２の入出力端子４は枠体２の第２の取付け部２ｇに、銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して取り付けられている。
【００３２】
第１の入出力端子３および第２の入出力端子４は、例えば、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。また、第１の配線導体層３ａおよび第２の配線導体層４ａは、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストから成る。そして、第１の入出力端子３および第２の入出力端子４は、セラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布することによって、平坦部の上面に第１の配線導体層３ａ、第２の配線導体層４ａが形成される。なお、第１の配線導体層３ａおよび第１の配線導体層４ａは、メッキ形成方法によって、ニッケルメッキ層、金メッキ層が形成されている。
【００３３】
第３の入出力端子５は、図１乃至図５に示すように、上面に第３の配線導体層５ａが設けられている平坦部、および平坦部の上面の第３の配線導体層５ａを挟んで接合されている立壁部から構成されている。第３の配線導体層５ａは、第３の入出力端子５の内部に設
けられている内部導体層を介して、第３の入出力端子５の下面に設けられている配線パターンに接続されている。
【００３４】
また、第３の入出力端子５は、図３に示すように、枠体２の内側に位置している第３の配線導体層５ａがボンディングワイヤ等を介して回路基板７に電気的に接続される。また、第３の入出力端子５は、図４に示すように、第３の入出力端子５の下面に設けられている配線パターンがリード端子６に電気的に接続される。第３の入出力端子５は、枠体２の第３の取付け部２ｈに、銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して取り付けられている。
【００３５】
第３の入出力端子５は、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。また、第３の配線導体層５ａは、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストから成る。そして、第３の入出力端子５は、セラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布することによって、平坦部の上面に第３の配線導体層５ａが形成される。また、第３の入出力端子５の下面に設けられている配線パターンおよび第３の入出力端子５の内部に設けられている内部導体層も同様にして形成される。なお、第３の配線導体層５ａおよび配線パターンは、メッキ形成方法によって、ニッケルメッキ層、金メッキ層が形成されている。
【００３６】
リード端子６は、外部電気回路と第１の入出力端子３、第２の入出力端子４および第３の入出力端子５との高周波信号等の入出力を行なうものである。リード端子６は、外部電気回路基板に接続されている。そして、半導体素子８は、図３に示すように、第１の配線導体層３ａおよびリード端子６、第２の配線導体層４ａおよびリード端子６、第３の配線導体層５ａおよびリード端子６を介してそれぞれ外部電気回路基板に電気的に接続される。リード端子６は、それぞれ枠体２の外側に位置している第１の配線導体層３ａに、第２の配線導体層４ａに、第３の配線導体層５ａに銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合されている。
【００３７】
また、リード端子６は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属材料から成る。また、リード端子６は、これらの金属のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法で所定の形状に製作されている。なお。リード端子６は、例えば、幅が、０．２（ｍｍ）〜２（ｍｍ）に、長さが、２（ｍｍ）〜２０（ｍｍ）に、厚みが、０．１（ｍｍ）〜２（ｍｍ）に設定されている。
【００３８】
回路基板７は、基体１の上側主面の載置部１ａに載置される。そして、回路基板７は、半導体素子８に電気的に接続される導体層を上面に備えている。また、第１の入出力端子３、第２の入出力端子４および第３の入出力端子５に電気的に接続される導体層を上面に備えている。また、回路基板７の形状は、平面視して略四角形状に設けられているが、半導体素子８が搭載可能な形状であればよい。
【００３９】
また、回路基板７は、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。また、回路基板７は、矩形状の場合、正方形や長方形の略四角形であり、一辺の長さは、例えば、５（ｍｍ）以上８０（ｍｍ）以下、また、厚みは、例えば、０．３（ｍｍ）以上５（ｍｍ）以下に設定されている。
【００４０】
また、回路基板７の導体層は、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストをセラミックグリーンシートに予
め周知のスクリーン印刷法により所定パターンに印刷塗布することによって回路基板７の上面に形成される。回路基板７は、銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材からなる接合材を介して基体１の載置部１ａに接合される。
【００４１】
また、回路基板７は、例えば、ペルチェ素子等の電子冷却素子上に設けることもできる。そして、回路基板７が設けられた電子冷却素子を基体１の載置部１ａに載置することもできる。
【００４２】
半導体素子８は、回路基板７に搭載され、回路基板７の導体層と電気的に接続される。そして、回路基板７は、ボンディングワイヤ等を介して第１の入出力端子３、第２の入出力端子４および第３の入出力端子５に電気的に接続される。
【００４３】
蓋体９は、図４に示すように、半導体素子８を気密に封止するために、枠体２の上面に設けられる。また、蓋体９は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属材料から成る。また、蓋体９の熱膨張係数は、例えば、５（ｐｐｍ／℃）以上１５（ｐｐｍ／℃）以下に設定されている。また、蓋体９は、例えば、一方の辺幅が、２０（ｍｍ）〜１００（ｍｍ）に、他方の辺幅が、１０（ｍｍ）〜５０（ｍｍ）に、厚みが、０．２（ｍｍ）〜２（ｍｍ）に設定されている。
【００４４】
半導体素子８は、図３に示すように、基体１の載置部１ａに載置された回路基板７上に搭載される。そして、回路基板７に設けられている導体層がボンディングワイヤ等を介して第１の入出力端子３、第２の入出力端子４および第３の入出力端子５に電気的に接続される。次に、枠体２の上面に蓋体９を接合し、半導体素子８が基体１、枠体２および蓋体９の内部に気密に収納されて半導体装置となる。すなわち、少なくとも半導体素子８を搭載した後、蓋体９で密封することにより半導体装置となる。
【００４５】
本実施形態の半導体素子収納用パッケージは、第２の側壁２ｂは、厚みが薄い部分２ｂ１と厚みが厚い部分２ｂ２とを有し、第４の側壁２ｄは、厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２とを有しており、第３の側壁２ｃは、第２の側壁２ｂの厚みが薄い部分２ｂ１および第４の側壁２ｄの厚みが薄い部分２ｄ１よりも厚みが薄く設けられている。
【００４６】
枠体２の第２の側壁２ｂおよび第４の側壁２ｄが、幅方向にわたって側壁の厚みが同じであれば、第１の入出力端子３および第２の入出力端子４が取り付けられていない部分の剛性は、第１の入出力端子３および第２の入出力端子４が取り付けられている部分の剛性に比較して小さくなる。これによって、例えば、基体１に設けられたネジ取付け部を介して半導体素子収納用パッケージを外部基板にネジ止め固定する際に、半導体素子収納用パッケージの製造時に生じた基体１の反りが、ネジ止め固定によって矯正されることによって、第２の側壁２ｂの厚みが厚い部分２ｂ２、第４の側壁２ｄの厚みが厚い部分２ｄ２および基体１の変形が大きくなりやすい。そして、半導体素子８および第１の側壁２ａの光入出力部２ｅの位置が変動しやすくなり、半導体素子８と光ファイバとの相対的な位置にずれが生じ、半導体装置の光結合効率が変動しやすくなる。
【００４７】
しかしながら、第２の側壁２ｂは厚みが薄い部分２ｂ１と厚みが厚い部分２ｂ２を有し、第４の側壁２ｄは厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２を有し、厚みが薄い部分２ｂ１に第１の取付け部２ｆを、厚みが薄い部分２ｄ１に第２の取り付け部２ｇを有している。そして、第１の取付け部２ｆに第１の入出力端子３、第２の取付け部２ｇに第２の入出力端子４が取り付けられているため、第２の側壁２ｂおよび第４の側壁２ｄのそれぞれの側壁の剛性を向上させることができる。したがって、第２の側壁２ｂおよび第４の側壁２ｄを変形しにくくすることができる。
【００４８】
さらに、第２の側壁２ｂと第１の入出力端子３、および第４の側壁２ｄと第２の入出力端子４との熱膨張係数差に起因して、第２の側壁２ｂおよび第４の側壁２ｄに生じる応力が小さくなるとともに、第２の側壁２ｂの厚みが薄い部分２ｂ１から厚みの厚い部分２ｂ２に、また、第４の側壁２ｄの厚みの薄い部分２ｄ１から厚みの厚い部分２ｄ２に加えられる応力を小さくすることができる。これによって、第２の側壁２ｂの厚みの厚い部分２ｂ２および第４の側壁２ｄの厚みの厚い部分２ｄ２の変形が抑制され、第２の側壁２ｂおよび第４の側壁２ｄに挟まれている第１の側壁２ａの光入出力部２ｅの反り、歪または変形等を抑制することができる。したがって、半導体素子８の光軸と光ファイバとの相対的な位置ずれを抑制することができる。また、半導体装置は、光結合効率の変動が抑制される。
【００４９】
また、第３の側壁２ｃは、第２の側壁２ｂの厚みが薄い部分２ｂ１および第４の側壁２ｄの厚みが薄い部分２ｄ１よりも厚みが薄く設けられている。第３の側壁２ｃは、第２の側壁２ｂおよび第４の側壁２ｄに挟まれているため、第２の側壁２ｂおよび第４の側壁２ｄで生じる熱膨張または熱収縮によって、第３の側壁２ｃの中央部や両側の角部に大きな応力が発生しやすくなる。しかしながら、第３の側壁２ｃは、第２の側壁２ｂおよび第４の側壁２ｄの厚みより厚みが薄く、すなわち、第２の側壁２ｂの厚みの薄い部分２ｂ１および第４の側壁２ｄの厚みの薄い部分２ｄ１の厚みよりも厚みが薄く設けられているため、第２の側壁２ｂおよび第４の側壁２ｄで生じる熱膨張または熱収縮による応力を緩和しやすくなる。
【００５０】
また、第３の側壁２ｃと第３の入出力端子５との熱膨張係数差に起因して、第３の側壁２ｃに生じる応力が小さくなるととともに、第３の側壁２ｃから第２の側壁２ｂおよび第４の側壁２ｄへの応力を小さくすることができる。これによって、第３の側壁２ｃの中央部や両側の角部に発生する応力が抑制され、第２の取付け部２ｇに取り付けられている第３の入出力端子５と枠体２との接合部でのクラックや割れ等が抑制される。また、同様に第２の入出力端子４のクラックや割れ等が抑制される。
【００５１】
また、第３の側壁２ｃと第３の入出力端子５との熱膨張係数差に起因して、第３の側壁２ｃに生じる応力が小さくなるととともに、第３の側壁２ｃから第２の側壁２ｂおよび第４の側壁２ｄへの応力を小さくすることができる。これによって、第３の側壁２ｃにおける垂直または水平方向の応力が抑制され、第２の側壁２ｂおよび第４の側壁２ｄは内側への倒れ込みよる変形を抑制することができる。
【００５２】
＜半導体素子収納用パッケージ、および半導体装置の製造方法＞
ここで、半導体素子収納用パッケージ、およびこれを備えた半導体装置の製造方法を説明する。
【００５３】
基体１は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に製作される。
【００５４】
また、枠体２は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に製作される。
【００５５】
第１の入出力端子３および第２の入出力端子４は、平坦部と平坦部の上面に接合される立壁部から形成される。第１の入出力端子３および第２の入出力端子４は、例えば、酸化アルミニウム質焼結体からなる場合、平坦部および立壁部のグリーンシートは、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に、有機バインダ
ー、可塑剤、溶剤、分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法等によって形成される。
【００５６】
そして、第１の入出力端子３および第２の入出力端子４は、金型を用いて平板形状のグリーンシートに打ち抜きを施すことによってそれぞれの形状に合わせて製作される。
【００５７】
第１の配線導体層３ａおよび第２の配線導体層４ａは、タングステン、モリブデンまたはマンガン等の高融点金属粉末に有機バインダー、可塑剤、溶剤等を添加してなる導電ペーストを、平坦部の上面の所定位置にスクリーン印刷法等によって印刷塗布して形成される。また、平坦部および立壁部は、基体１および枠体２との接合部に該当する位置に導電ペーストを印刷塗布してメタライズ層が形成される。
【００５８】
さらに、第１の入出力端子３および第２の入出力端子４は、グリーンシート状態の平坦部上に、グリーンシート状態の立壁部を積層して、約１６００℃の温度で同時に焼成することにより、焼成後に、平坦部と立壁部が一体化される。
【００５９】
また、第１の入出力端子３および第２の入出力端子４は、電解メッキ又は無電解メッキ等のメッキ形成方法によって、第１の配線導体層３ａ上、第２の配線導体層４ａ上およびメタライズ層上にメッキ層の厚みが、１．０（μｍ）以上３．０（μｍ）以下のニッケルメッキ層、０．５（μｍ）以上５（μｍ）以下である金メッキ層が形成される。
【００６０】
また、第３の入出力端子５は、平坦部と平坦部の上面に接合される立壁部から形成される。また、第３の入出力端子５は、第１の入出力端子３および第２の入出力端子４と同様にして製作される。
【００６１】
枠体２は、枠体２の第１の取付け部２ｆに第１の入出力端子３が取り付けられ、第２の取付け部２ｇに第２の入出力端子４が取り付けられ、第３の取付け部２ｈに第３の入出力端子５が取り付けられ、基体１上側主面に接合材を介して接合される。
【００６２】
リード端子６は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工、打ち抜き加工、プレス加工等の金属加工法を用いて所定の形状に製作される。リード端子６は、第１の入出力端子３、第２の入出力端子４に、第３の入出力端子５に銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合される。
【００６３】
ここで、半導体装置の製造方法について説明する。
【００６４】
半導体装置は、半導体素子収納用パッケージに、半導体素子８および蓋体９を備えている。蓋体９は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状に製作される。回路基板７が、基体１の上側主面の載値部１ａに載置され、回路基板７上に半導体素子８が搭載される。そして、回路基板７は、第１の入出力端子３、第２の入出力端子４および第３の入出力端子５にボンディングワイヤ等を介して電気的に接続される。次に、蓋体９は、枠体２の上面に設けられる。すなわち、半導体装置は、半導体素子８が蓋体９によって気密に封止されている。
【００６５】
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る半導体素子収納用パッケージのうち、本実施形態に係る半導体素子収納用パッケージと同様な部分については、同一の符号を付して適宜説明を
省略する。
【００６６】
＜変形例１＞
本実施形態に係る変形例の半導体素子収納用パッケージは、図６に示すように、第２の側壁２ｂは、厚みの薄い部分２ｂ１と厚みの厚い部分２ｂ２との間で厚みが漸次変化している。また、第４の側壁２ｄは、厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２との間で厚みが漸次変化している。厚みが漸次変化している部分は、平面視において、曲線状で変化している。すなわち、曲面をもって変化している。また、曲線状の変化に限らず、直線状で変化してもよい。
【００６７】
第２の側壁２ｂは厚みが薄い部分２ｂ１と厚みが厚い部分２ｂ２との間で厚みが、また、第４の側壁２ｄは厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２との間で厚みが漸次変化しているため、基体１に第１の入出力端子３、第２の入出力端子４および枠体２を接合する際に生じる応力が、厚みが薄い部分２ｂ１と厚みが厚い部分２ｂ２との境界部、および厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２との境界部において集中せずに分散することができる。これによって、第２の側壁２ｂおよび第４の側壁２ｄで生じる熱膨張または熱収縮による応力を緩和、抑制することができる。
【００６８】
＜変形例２＞
本実施形態に係る変形例の半導体素子収納用パッケージは、図７に示すように、基体１は、枠体２が設けられる領域の周縁部分であって、基体１を平面視において第１の入出力端子３と第２の入出力端子４とそれぞれ重なる部分の基体１の上側主面に凹部１ｂを有している。また、凹部１ｂは、図６に示すように、枠体２の内側に位置している第１の入出力端子３および第２の入出力端子４の外周よりも大きくなるように設けられている。
【００６９】
基体１は、第１の入出力端子３および第２の入出力端子４とそれぞれ重なる部分に凹部１ｂを有しているため、基体１と第１の入出力端子３および基体１と第２の入出力端子４との接合面積を小さくすることができ、第１の入出力端子３と基体１および第２の入出力端子４と基体１との間に生じる応力を抑制することができる。
【００７０】
また、基体１と枠体２と第１の入出力端子３および第２の入出力端子４とを接合材を介して接合する際、これらの部材を接合する接合材が接合箇所からはみ出したとしても、凹部１ｂにこれらの接合材を溜めることができるので、予想外の位置、例えば、基体１の載置部１ａ付近に接合材が流れることを抑制することができる。
【００７１】
また、基体１の凹部１ｂの底面と側面の境界部分が曲面形状であることが好ましい。凹部１ｂ内に接合材が溜まった場合に、接合材が膨張または収縮することに起因して基体１に加わる応力が局所的に集中することを抑制することができる。
【００７２】
凹部１ｂの深さＥは、図６（ｃ）に示すように、０．１（ｍｍ）〜４（ｍｍ）に設定されている。０．１（ｍｍ）より小さくなると、凹部１ｂに接合材を溜めにくくなり、４（ｍｍ）より大きくなると、基体１の厚みを確保しにくくなる。
【符号の説明】
【００７３】
１  基体
１ａ  載置部
１ｂ  凹部
１ｃ  ネジ取付け部
２  枠体
２ａ  第１の側壁
２ｂ  第２の側壁
２ｂ１  厚みが薄い部分
２ｂ２  厚みが厚い部分
２ｃ  第３の側壁
２ｄ  第４の側壁
２ｄ１  厚みが薄い部分
２ｄ２  厚みが厚い部分
２ｅ  光入出力部
２ｆ  第１の取付け部
２ｇ  第２の取付け部
２ｈ  第３の取付け部
３  第１の入出力端子
３ａ  第１の配線導体層
４  第２の入出力端子
４ａ  第２の配線導体層
５  第３の入出力端子
５ａ  第３の配線導体層
６  リード端子
７  回路基板
８  半導体素子
９  蓋体
【図１】
0005730038.tif 000002
【図２】
0005730038.tif 000003
【図３】
0005730038.tif 000004
【図４】
0005730038.tif 000005
【図５】
0005730038.tif 000006
【図６】
0005730038.tif 000007
【図７】
0005730038.tif 000008