(57)【特許請求の範囲】
【請求項１】
不揮発性メモリセルの垂直に積み重ねられた複数の層のアレイであって、前記垂直に積み重ねられた複数の層の各々は、
複数の水平方向の第一の電極ラインであって、該第一の電極ラインは、高さ方向上側の層および高さ方向下側の層を含み、前記上側の層の前記第一の電極ラインは、前記下側の層の前記第一の電極ラインと交差する、複数の水平方向の第一の電極ラインと、
前記下側の層および前記上側の層を通って伸長する複数の垂直方向の第二の電極ラインであって、前記複数の垂直方向の第二の電極ラインの個々は、前記下側の層および前記上側の層における複数の第一の電極ラインのうちの直接隣接する其々の複数の対の間に伸長し、前記個々の垂直方向の第二の複数の電極ラインは、相対する側面の第一の対と、相対する側面の第二の対とを有する、複数の垂直方向の第二の電極ラインと、
前記下側の層および前記上側の層のうちの一方における、前記第一の対の前記相対する側面と、前記第一の電極ラインとの間、ならびに、前記下側の層および前記上側の層のうちの他方における、前記第二の対の前記相対する側面と、前記第一の電極ラインとの間にあるプログラマブル材料と、
を含む、ことを特徴とする不揮発性メモリセルの垂直に積み重ねられた複数の層のアレイ。
【請求項２】
前記第一の電極ラインはデータ／センスラインであり、前記第二の電極ラインはアクセスラインである、ことを特徴する請求項１に記載の不揮発性メモリセルの垂直に積み重ねられた複数の層のアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される実施形態は、不揮発性メモリセルのアレイに関する。
【背景技術】
【０００２】
メモリは、集積回路の１タイプであり、データを格納するためにコンピュータシステムで使用される。このようなメモリは、通常、個々のメモリセルの一つ以上のアレイで作製される。メモリセルは、揮発性、半揮発性、もしくは不揮発性でありうる。不揮発性メモリセルは、コンピュータの電源が入っていない場合を含む多くの場合に、長期間、データを格納することができる。揮発性メモリは、データを消失させ、したがって、多くの場合に毎秒複数回、リフレッシュ／再書き込みする必要がある。それにもかかわらず、各アレイにおける最小ユニットは、メモリセルと呼ばれ、少なくとも二つの異なる選択可能な状態でメモリを保持するか、または格納するように構成される。バイナリシステムにおいては、状態は、“０”か“１”かのいずれかと考えられる。他のシステムにおいては、少なくとも幾つかの個別のメモリセルが、情報の３つ以上のレベルもしくは状態を格納するように構成されてもよい。
【０００３】
集積回路作製は、より微細かつより高密度の集積回路を製造するために尽力し続ける。したがって、個々の回路デバイスが少数のコンポーネントを有するほど、完成したデバイスの構造はより微細になることが可能である。同様に、最小かつ最も単純なメモリセルは、その間に支持されたプログラマブル材料を有する二つの電流伝導性電極で構成される。プログラマブル材料は、個々のメモリセルによって情報を格納することが可能になるように、少なくとも二つの抵抗性状態のうちの選択された一状態で構成されるように選択されるか設計される。セルの読み出しは、プログラマブル材料がどの状態にあるかの判定を含み、セルに対する情報の書き込みは、予め決められた抵抗性状態にプログラマブル材料を置くステップを含む。幾つかのプログラマブル材料は、リフレッシュのない抵抗性状態を保持し、したがって、不揮発性メモリセルへと組み込まれてもよい。
【０００４】
幾つかのプログラマブル材料は、電子および正孔よりも大きい可動性電荷キャリア（幾つかの例示的用途において、例えばイオンである）を含んでもよい。それに関わらず、プログラマブル材料は、プログラマブル材料中の電荷密度の分布を変化させるために、その中に可動性電荷キャリアを移動させることによって、あるメモリ状態から別のメモリ状態へと変換されてもよい。可動性電荷キャリアとしてイオンを使用する幾つかの例示的なメモリデバイスは、抵抗性ＲＡＭ（ＲＲＡＭ（登録商標））セルであり、ＲＲＡＭは、多価酸化物を含むメモリセルのクラスを含み、幾つかの特定の用途においては、メモリスタを含みうる。電荷キャリアとしてイオンを使用する他の例示的なメモリデバイスは、プログラマブル金属被覆セル（ＰＭＣ）であり、ＰＭＣは、あるいは、導電性ブリッジＲＡＭ（ＣＢＲＡＭ）、ナノブリッジメモリもしくは電解質メモリと称されることもある。
【０００５】
ＲＲＡＭセルは、一対の電極間に挟まれたプログラマブル材料を含んでもよい。ＲＲＡＭセルのプログラミングは、電荷密度が材料中に比較的均一に分散した第一のメモリ状態と、電荷密度が材料のうちの特定の領域（例えば、他方の電極と比較して一方の電極により近い領域）に集中した第二のメモリ状態との間でプログラマブル材料を変化させるステップを含んでもよい。
【０００６】
ＰＭＣは、同様に、一対の電流伝導性電極の間に挟まれたプログラマブル材料を有してもよい。ＰＭＣプログラマブル材料は、例えば適切なカルコゲナイドもしくは任意の種々の適切な酸化物などのイオン伝導性材料を含む。電極に対して印加される適切な電圧によって、電流伝導性超イオン性クラスタもしくはフィラメントを生成する。これは、電極のうちの一方（陰極）から、イオン伝導性材料を通って、他方の電極（陽極）へと向かうクラスタ／フィラメントを成長させるイオン伝導性材料を介したイオン輸送の結果としてもたらされる。クラスタもしくはフィラメントは、電極間に電流伝導性経路を生成する。電極に対して印加される逆の電圧は、本質的にプロセスを逆転させ、したがって、電流伝導性経路を除去する。ＰＭＣは、したがって、（電極間の電流伝導性フィラメントもしくはクラスタを欠く状態に対応する）高抵抗状態および（電極間の電流伝導性フィラメントもしくはクラスタを有する状態に対応する）低抵抗状態を含み、このような状態は、お互いに可逆的に交換可能である。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態に従う不揮発性メモリセルのアレイの等角図である。
【図２】図１のアレイの一部の断片図である。
【図３】図２の断片図である。
【図４】図２の上面図である。
【図５】図４における直線５−５を通る断面図である。
【図６】本発明の幾つかの実施形態を特徴づけるために使用された空のユニットセルの等角図である。
【図７】本発明の幾つかの実施形態に従う、図１のアレイのユニットセルの等角図である。
【図８】本発明の一実施形態に従う、不揮発性メモリセルのアレイの等角図である。
【図９】図８のアレイの一部の断片図である。
【図１０】図８の一部の上面図である。
【図１１】本発明の幾つかの実施形態に従う図８のアレイのユニットセルの図である。
【図１２】図１０における直線１２−１２を通る断面図である。
【図１３】本発明の一実施形態に従う不揮発性メモリセルのアレイの等角図である。
【発明を実施するための最良の形態】
【０００８】
本発明の実施形態は、不揮発性メモリセルのアレイを含む。幾つかの例示的な実施形態は、このようなメモリセルの垂直に積重ねられた層のアレイ１０の図１−図５を参照して最初に記述される。図１は、複数の不揮発性メモリセルが作製されるアレイ領域の一部を示す。（図示されていない）論理回路は、典型的にはアレイ領域の外側に作製される。メモリアレイ操作用の（図示されていない）制御および／もしくは他の周辺回路は、アレイ領域内に完全にもしくは部分的に支持されていてもよいし、そうでなくてもよく、一実施例としてのアレイ領域は、任意のアレイ／サブアレイのメモリセルの全てを最小限に包含するものとして示される。さらに、複数のサブアレイは、独立して、協力して、さもなければお互いに関連して作製され、動作してもよい。本文書で使用されるように、“サブアレイ”は、アレイとして考えられてもよい。
【０００９】
図１は、メモリセルの３つの垂直に積重ねられた層（段）１２、１４、１６を示す。より多数のもしくはより少数の層が使用されてもよい。したがって、一つ以上の層が、層１２の高さ方向外側（上側）で支持されてもよいし、ならびに／または、層１６の高さ方向内側（下側）で支持されてもよい。それにもかかわらず、アレイ１０は、例えば、多数の異なる組成の材料および／もしくは層を含む均質もしくは不均質な適切な（図示されていない）ベース基板に関連して作製される。一実施例として、このようなアレイは、バルク単結晶性シリコンおよび／もしくは半導体オンインシュレータ基板を含んでもよい。さらなる一実施例として、これらは、その中に形成された導電性接触（コンタクト）もしくはビアを有する誘電性材料を含んでもよく、導電性接触もしくはビアは、垂直に伸長するか、または、誘電性材料の高さ方向内側（下側）に支持された電子デバイスコンポーネント、領域、もしくは材料との電流伝導性電子接続へと伸長する。本文書においては、垂直とは、作製中に基板が処理され、かつ概して水平方向を画定すると考えられうる主表面に対して概して垂直な方向である。さらに、本明細書で使用される“垂直”および“水平”とは、三次元空間における基板の方向には依存せず、お互いに対して概して直角の方向である。さらに、本文書における、“高さ方向の（elevational）”および“高さ方向に（elevationally）”とは、回路が作製されるベース基板から垂直な方向のことを称する。ベース基板は半導体基板であってもよいし、そうでなくてもよい。本文書の文脈においては、“半導体基板”もしくは“半導電性基板”という用語は、半導電性ウェーハ（単独もしくは他の材料をその上に含むアセンブリのいずれか）および半導電性材料層（単独もしくは他の材料をその上に含むアセンブリのいずれか）などのバルク半導電性材料を含むがそれに限定はされない半導電性材料を含む任意の構造を意味するものとして定義される。“基板”という用語は、上述された半導電性基板を含むがそれに限定はされない任意の支持構造のことを称する。図１のアレイ構造は、おそらくは、誘電性材料内に包含されるか、誘電性材料によって被包されるが、誘電性材料は、アレイ内で動作するメモリセルコンポーネントの明瞭性のためにいずれの図面にも示されていない。
【００１０】
垂直層１２、１４、１６は、同一の構造、もしくはそれぞれ異なる構造であってもよい。一実施形態においては、例えば、最終的な最高の密度および／もしくは作製の容易さを達成するために、その全てが同一の構造である。それとは関係なく、少なくとも幾つかの個々の垂直層が、図１−図５を参照して最初に記述された例示的な実施形態のある特性によって特徴づけられてもよい。図２―図５は、本発明の幾つかの実施形態に対して興味ある領域として考えられうる図１の同一の部分の図である。層１２の一部のみが図２−図５に示され、直下の隣接層１４のコンポーネントは明瞭性のために図示されていない。一実施形態においては、図２−図５は、図１のアレイ１０の連続体を含むものと考えられてもよく、一実施形態においては、以下に記述されるアレイ１２の“ユニットセル（単位セル）”の等角図を示す、もしくは包含するものとして考えられてもよい。それとは関係なく、図５は、図２の左側から真っ直ぐに見た高さ方向の端面図であり、図４は、図２の上面図である。図３は、図２の一部の部分断片図である。
【００１１】
個々の垂直層は、其々複数の水平方向の第一の電極ラインのうちの、高さ方向外側（上側）の層１８（図２、図３および図５）と高さ方向内側（下側）の層２０とを含む。具体的には、外側の層１８は第一の電極ライン２２を有し、内側の層２０は第一の電極ライン２４を有する。外側の層１８の第一の電極ライン２２は、内側の層２０の第一の電極ライン２４に対して、一実施形態においては約９０°で交差する。
【００１２】
複数の垂直方向の第二の電極ライン２６は、内側（下側）の層２０と外側（上側）の層１８とを通って伸長する。個々の垂直方向の第二の電極ライン２６は、内側の層および外側の層において其々直接隣接する第一の電極ラインの対の間に伸長する。例えば、図２−図５においては、図示された第二の電極ライン２６は、外側の層１８の示された直接隣接する一対の第一の電極ライン２２の間に伸長し、内側の層２０の示された直接隣接する一対の第一の電極ライン２４の間に伸長する。垂直方向の第二の電極ライン２６は、不揮発性メモリセルの垂直に積重ねられた層のうちの他方の高さ方向内側（下側）および高さ方向外側（上側）にも伸長する。垂直方向の第二の電極ライン２６は、第一の対の相対する横側面３０と、第二の対の相対する横側面３２とを有するものと考えられてもよい。一実施形態においては、示されるように、第一の対の相対する横側面３０および第二の対の相対する横側面３２は、お互いに対して約９０°の方向である。一実施形態においては、第一の電極ラインは、データ／センスラインであり、第二の電極ラインはアクセスラインである。
【００１３】
第一および第二の電極ラインは、電流伝導性材料を含み、均質であってもよいし、不均質であってもよく、同一の組成であってもよいし、異なる組成であってもよい。本文書の文脈においては、“電流伝導性材料”とは、電流の流れが、亜原子の正電荷および／もしくは負電荷の移動によって主にそこに生じ、亜原子の正電荷および／もしくは負電荷の移動は、対照的に、イオンの移動によって主に生成される組成物である。例示的な電流伝導性材料は、金属元素、金属元素の合金、電流伝導性金属化合物、および導電性を有するようにドープされた半導電性材料であり、その任意の組み合わせを含む。
【００１４】
プログラマブル材料３５は、第二の電極ライン２６の相対する横側面の対のうちの各一方と、内部の層および外部の層のうちの一方の第一の電極ラインのうちの一方との間に支持される。プログラマブル材料は、第二の電極ライン２６の相対する横側面の対のうちの他方と、内部の層および外部の層のうちの他方の第一の電極ラインとの間にも支持される。図１−図５においては、例示的なプログラマブル材料３５は、各横側面３０と、外部の層１８内の異なる隣接する第一の電極ライン２２との間に支持され、各横側面３２と内部の層２０における異なる隣接する第一の電極ライン２４との間にも支持される。プログラマブル材料３５は、内部の層および外部の層のうちの一方もしくはその双方内の個々に垂直方向の第二の電極ライン２６を周囲全体にわたって包囲し、図１−図５の例示的な実施形態における層１８および２０の双方に関連して完全に包囲するように示される。一実施形態においては、示されるように、プログラマブル材料３５は、交差する部分において、外部の層１８の個々の第一の電極ライン２２と、内部の層２０の個々の第一の電極ライン２４との間にも支持される。
【００１５】
にもかかわらず、プログラマブル材料３５は、固体、ゲル、非晶質、結晶質、もしくは任意の他の適切な相であってもよく、均質であっても不均質であってもよい。任意の現存する、もしくは未開発のプログラマブル材料が使用されてもよいが、以下にはほんの幾つかの実施例のみが提供される。
【００１６】
一実施例としてのプログラマブル材料はイオン伝導性材料である。この例示的な適切な材料は、カルコゲナイドタイプ（例えば、ゲルマニウム、セレン、アンチモン、テルル、硫黄、銅などのうちの一つ以上を含む材料であり、例示的なカルコゲナイドタイプ材料は、Ｇｅ２Ｓｂ２Ｔｅ５、ＧｅＳ２、ＧｅＳｅ２、ＣｕＳ２、ＣｕＴｅである）および／もしくは酸化ジルコニウム、酸化ハフニウム、酸化タングステン、酸化銅、酸化ニオビウム、酸化鉄、酸化シリコン（特に、二酸化シリコン）、酸化ガドリニウムなど、電解質作用を本質的に（もしくは添加物とともに）補助することが可能な酸化物を含む。これらは、銀、銅、コバルトおよび／もしくはニッケルイオンおよび／もしくはイオン伝導用にそこに拡散された他の適切なイオンを有し、米国特許整理番号７，４０５，９６７および米国特許公報整理番号２０１０／０１９３７５８に開示された構造に類似する。
【００１７】
さらなる例示的なプログラマブル材料は、多抵抗性状態金属酸化物含有材料を含む。これらは、例えば、アクティブ領域もしくはパッシブ領域として概してみなされるか、またはそのように解される少なくとも二つの異なる層もしくは領域を含んでもよいが、必ずしもそうではない。あるいは、これらはアクティブ材料のみを含んでもよい。金属酸化物を含み、かつ多抵抗性状態において構成されうる例示的なアクティブセル領域の組成は、ＳｒｘＲｕｙＯｚ、ＲｕｘＯｙおよびＩｎｘＳｎｙＯｚのうちの一つもしくはその組み合わせを含む。他の実施例は、ＭｇＯ、Ｔａ２Ｏ、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＢａＴｉＯ３、Ｂａ（１−ｘ）ＳｒｘＴｉＯ３、（おそらくはＬａをドープされた）ＺｒＯｘおよび（Ｐｒ、Ｌａ、ＳｒもしくはＳｍのうちの一つ以上をドープされた）ＣａＭｎＯ３を含む。例示的なパッシブセル領域の組成は、Ａｌ２Ｏ３、ＴｉＯ２およびＨｆＯ２のうちの一つもしくはその組み合わせを含む。それとは関係なく、プログラマブル材料合成物は、さらなる金属酸化物もしくは金属酸化物を含有しない他の材料を含むことがある。プログラマブル金属酸化物含有材料を含む一つ以上の層を含む多抵抗性状態領域用の例示的な材料および構造は、米国特許整理番号６，７５３，５６１、７，１４９，１０８、７，０６７，８６２および７，１８７，２０１と、米国特許出願整理番号２００６／０１７１２００および２００７／０１７３０１９に開示され、記述されている。さらに従来と同様に、多抵抗性状態金属酸化物含有材料は、金属酸化物含有材料の抵抗値を選択的に変化できる限り、現存、未開発に関わらず、フィラメントタイプ金属酸化物、強誘電性金属酸化物その他を包含する。
【００１８】
プログラマブル材料は、メムリスティブ材料を含んでもよい。一実施例として、これらの材料は、材料が少なくとも二つの異なる抵抗状態間で静的にプログラム可能であるように、誘電体内に支持された可動性ドーパントを含む静的なプログラマブル半導電性材料であってもよい。状態のうちの少なくとも一つは、誘電性領域が形成されそれによってより高い抵抗性状態を提供するように、可動性ドーパントの極在もしくは凝集を含む。さらに、三つ以上のプログラマブル抵抗性状態が使用されてもよい。本文書の文脈においては、“可動性ドーパント”とは、一対の電極に対する差動電圧の印加によって、少なくとも二つの異なる静的状態間でデバイスを繰り返しプログラミングする通常のデバイス動作の間に、誘電体内の異なる位置へと移動可能である（自由電子以外の）半導電性材料のコンポーネントのことである。実施例としては、他の化学量論的材料における原子空孔および格子間原子を含む。具体的、かつ例示的な可動性ドーパントは、非晶質もしくは結晶質酸化物または他の酸素含有材料における酸素原子空孔、非晶質もしくは結晶質窒化物または他の窒素含有材料における窒素原子空孔、非晶質もしくは結晶質フッ化物または他のフッ素含有材料におけるフッ素原子空孔、ならびに非晶質もしくは結晶質酸化物における格子間金属原子を含む。２タイプ以上の可動性ドーパントが使用されてもよい。可動性ドーパントが支持される例示的な誘電体は、可動性ドーパントの十分な量および十分な高濃度に基づいて、電子伝導性を局在化させることが可能な、適切な酸化物、窒化物、および／もしくはフッ化物を含む。可動性ドーパントが支持される誘電体は、可動性ドーパントの検討とは関係なく、均質であってもよいし、均質でなくてもよい。具体的かつ例示的な誘電体は、ＴｉＯ２、ＡｌＮおよび／もしくはＭｇＦ２を含む。可動性ドーパントとして酸素空孔を含む例示的なプログラマブル材料は、酸素空孔の位置と、プログラマブル材料が支持される位置における酸素空孔の量とに依存した少なくとも一つのプログラムされた抵抗性状態において、ＴｉＯ２およびＴｉＯ２−ｘの組み合わせを含んでもよい。可動性ドーパントとして窒素空孔を含む例示的なプログラマブル材料は、窒素空孔の位置と、プログラマブル材料が支持される位置における窒素空孔の量とに依存した少なくとも一つのプログラムされた状態において、ＡｌＮおよびＡｌＮ１−ｘの組み合わせである。可動性ドーパントとしてフッ素空孔を含む例示的なプログラマブル材料は、フッ素空孔の位置と、プログラマブル材料が支持される位置におけるフッ素空孔の量とに依存した少なくとも一つのプログラムされた抵抗性状態において、ＭｇＦ２およびＭｇＦ２−ｘの組み合わせである。別の実施例として、可動性ドーパントは、窒素含有材料における格子間アルミニウム原子を含んでもよい。
【００１９】
さらに他の例示的なプログラマブル材料は、ベンガラローズ、ＡｌＱ３Ａｇ、Ｃｕ−ＴＣＮＱ、ＤＤＱ、ＴＡＰＡおよびフルオレシンベースポリマーなどのポリマー材料を含む。
【００２０】
本明細書で開示された他の材料と同様に、プログラマブル材料は、任意の現存の技術もしくは未開発の技術によって配置されてもよい。実施例は、気相堆積（すなわち、化学気相堆積、原子層堆積および／もしくは物理蒸着）および／もしくは液相堆積を含み、気相堆積と液相堆積のうちのいずれかは、一つ以上の下層材料に対して選択的であってもよいし、非選択的であってもよい。液相堆積の実施例においては、表面媒介輸送（毛細管現象）もしくは界面動電流が生じることがある。湿潤剤、界面活性剤もしくは他の表面改質剤が使用されてもよいし、使用されなくてもよい。さらに、堆積方法とは関係なく、任意の堆積された材料が、例えば、アニーリングもしくは照射などのその後の処理をされてもよい。
【００２１】
図１−図５の実施形態は、プログラマブル材料３５が支持される導電性ラインの各々に直接相対して支持されるものとしてプログラム材料３５を示す。本文書においては、材料もしくは構造は、お互いに対して所定の材料もしくは構造との少なくとも幾らかの物理的接触が存在する場合に、他の材料もしくは構造と“directly against（直接相対して）”いる。対照的に、“over（の上に）”は、一つもしくは複数の中間材料もしくは中間構造がお互いに対して所定の材料もしくは構造と物理的接触がない場合の構造と同様に、“directly against（直接相対して）”を包含する。あるいは、一つ以上の選択デバイスなどの一つ以上のさらなる材料が、プログラマブル材料とこれらの交差するラインのうちの一つもしくはその双方との間に支持されてもよい。任意の現存もしくは未開発の選択デバイスが使用されてもよく、トランジスタおよびダイオードが二つの実施例である。
【００２２】
直接隣接する電極ラインは、お互いに対して二つの隣接するラインが恒常的に短絡することを回避するために、例えば、プログラマブル材料３５によっておよび／もしくは誘電性材料によって、お互いから間隔を開けられてもよい。一実施形態においては、外側の層の第一の電極ラインは、アレイ内の内部の層の第一の電極ラインから高さ方向に離間されたところにある。一実施形態においては、この分離は、高さ方向に見て外側の層１８の個々の第一の電極ライン２２と内側の層２０の個々の第一の電極ライン２４との間にあるこれらが交差する部分におけるプログラマブル材料３５によって少なくとも部分的に生じる。
【００２３】
本発明の一実施形態は、個々の層内の連続的水平領域４Ｆ２を占有する５つのメモリセルを含む不揮発性メモリセルの垂直に積重ねられた層のアレイを含む。図１−図５の実施形態は、このような実施形態のうちの単なる一つの実施例である。本文書においては、“Ｆ”は、最小のフィーチャが形成される材料の外側に支持されるマスクパターンのフィーチャのエッジを使用して形成される最小フィーチャの最小横方向フィーチャ寸法である。例えば、図４は、各辺が２Ｆであって、４Ｆ２の面積を有する太線正方形で構成された連続的水平領域“Ａ”を示す。図４の実施例における最小のフィーチャ幅“Ｆ”は、図示された第一の電極ライン２２の個々のラインの幅と、直接隣接するラインの間の空間の幅とによって特徴づけられる。この具体的な実施例においては、示された最小のライン幅および最小の空間幅はお互いに等しく、Ｆである。個々のメモリセルは、その間にプログラマブル材料３５を有する重なり合う直接隣接する電極ラインを含み、図２−図４における領域Ａ内の５個のメモリセルが、点線の円として個々のメモリセル１、２、３、４および５として指定されている。円１、２、３、４および５は、図面において明瞭性のために小さく示されており、無論、メモリセルは、その間にプログラマブル材料３５を有する其々の向かい合う電極の表面領域の全てを最低限包含する。
【００２４】
本発明の一実施形態は、複数の垂直方向メモリセルと複数の水平方向メモリセルの組み合わせを有する幾らかの連続体を含む不揮発性メモリセルの垂直に積重ねられた層のアレイを含む。本文書の文脈においては、垂直方向メモリセル（垂直方向に向いたメモリセル）は、水平方向にプログラマブル材料を通って流れる主電流によって特徴づけられる。さらに本文書の文脈においては、水平方向メモリセル（水平方向に向いたメモリセル）は、垂直方向にプログラマブル材料を通って流れる主電流によって特徴づけられる。歴史的に、水平クロスポイントメモリセルは、その相対する電極が典型的には水平に方向づけられ、さらにお互いに垂直に相対しているために、そのように名付けられた。垂直クロスポイントメモリセルは、歴史的に、その相対する電極がお互いに対して横方向に方向づけられ、電極のうちの一方が垂直方向に伸長され、延長されているためそう名付けられた。しかしながら、本文書の文脈においては、メモリセルの垂直方向もしくは水平方向に対する言及は、電極の方向とは関係なく、単にプログラマブル材料を通って流れる主電流に対するものである。にもかかわらず、一実施形態においては、連続体が、全体的に垂直方向に向いたメモリセルと、全体的に水平方向に向いたメモリセルとの組み合わせを有する。本文書の文脈においては、電極への電流、電極からの電流、および電極間の電流の、全ての電流が水平方向に流れる場合に、メモリセルは、全体として垂直方向である。さらに、本文書の文脈においては、電極への電流、電極からの電流、および電極間の電流の、全ての電流が垂直方向に流れる場合に、メモリセルは、全体として水平方向である。
【００２５】
図１−図５の実施形態は、垂直方向メモリセルと水平方向メモリセルとの組み合わせを有する単なる例示的な一実施形態である。例えば、アレイ内のメモリセル１は、水平方向メモリセルであって、メモリセル２、３、４および５は、垂直方向メモリセルである。さらに、メモリセル１は、全体として水平方向であり、メモリセル２、３、４および５は、全体として垂直方向である。それとは関係なく、一実施形態においては、アレイは、水平方向メモリセルよりも多くの垂直方向メモリセルを含む。一実施形態においては、４つの垂直方向メモリセル毎に１つの水平方向メモリセルが存在する。一実施形態においては、アレイの全ては、そのうちの幾つかの連続体に対して、垂直方向メモリセルと水平方向メモリセルとの組み合わせを含む。図１−図５に示され記述された実施形態は、これらの上述された各特性を有するアレイの単なる一実施例である。
【００２６】
一実施形態においては、不揮発性メモリセルのアレイは、ユニットセル（単位セル）毎に５つのメモリセルを含む。本文書の文脈においては、“ユニットセル（単位セル）”とは、アレイの格子の全ての構造的特徴を具現化し、かつ、三次元の繰り返しによって上記アレイの格子を構成する、最も単純な多面体である。例えば、図４、図６および図７について考える。図４は、２Ｆ×２Ｆによって画定される水平領域を示す。メモリセル層１２の内側内部の領域を、より低層２０における第一の電極ライン２４のベースとして解釈することによって、図１のアレイ１０の図６および図７におけるユニットセル４０となる。明瞭性のために、ユニットセル４０は、図６では空であるものとして示され、図７においては、メモリセルコンポーネント２２、２４、２６および３５を含むものとして示される。
【００２７】
図１−図７は、ユニットセル４０が立方体であってもよいし立方体でなくてもよい六面体であって、かつ示された実施形態においては、完全な立方体ではない一実施形態を示す。図１−図７は、ユニットセル４０毎に５つだけのメモリセルが存在する一実施形地をも示す。それにもかかわらず、一実施形態における六面体形状のユニットセル４０は、二つの相対する面４２、４４および相対する面４２と４４との間に伸長する４つの角部（コーナー部分）４５、４６、４７、４８を有するものとして考えられてもよい（図６）。一実施形態においては、４つのメモリセル用のプログラマブル材料は、この相対する面のうちの一方もしくは他方から、４つの角部のうちの一つの内の六面体の内側へと伸長する。例えば、図７を参照すると、角部４６は、メモリセル２、３、４および５のプログラマブル材料３５が支持されるためのその内側の１つの角部を構成する。一実施形態においては、４つのメモリセル以外のもう１つのメモリセルのプログラマブル材料は、六面体における上記１つの角部とは対角線的に反対側にある角部内に設けられる。例えば図７においては、メモリセル１は、角部４６とは対角線的に反対側にある角部４８内のもう１つのメモリセルの一例を構成する。
【００２８】
本発明の一実施形態は、個々がプログラマブル材料の３つの高さ領域を含む複数のユニットセルを含む不揮発性メモリセルのアレイを包含する。これらの領域は、ユニットセルの少なくとも３つの異なるメモリセルのプログラマブル材料を含む。一実施形態においては、３つの領域は、ユニットセルの少なくとも４つの異なるメモリセルのプログラマブル材料を含み、一実施形態においては、５つの異なるメモリセルのプログラマブル材料を含む。図１−図７の上述された実施形態は、これらの上述された各特性を有する単なる例示的な一実施形態である。例えば、図５は、図６および図７によって表されるように、単一のユニットセル４０に対して３つの高さ領域１８、５０、２０を示すものとして考えられる。これらの各領域は、ユニットセルの少なくとも３つの異なるメモリセルのプログラマブル材料３５を含む。換言すると、少なくとも一つの異なるメモリセルは、３つの領域の各々に含まれる。例えば、高さ領域１８は、メモリセル３および４のプログラマブル材料を含み、高さ領域２０は、メモリセル２および５のプログラマブル材料を含み、高さ領域５０は、メモリセル１のプログラマブル材料を含む。
【００２９】
一実施形態においては、高さ領域は、個々のユニットセルのうちでお互いに横方向に平行して伸長し、図１−図７は、このような一実施例を示す。これらは、高さ領域が各ユニットセル内において、其々、一定の高さ方向の厚みを有する一実施形態を示す。示された実施例においては、集合性高さ領域は、少なくとも二つの異なる高さ方向の厚みから成り、例えば、領域１８の高さ方向の厚みは、領域２０の高さ方向の厚みと同一である。これらは、３つの領域のうちの高さ方向に最も外側の領域（１８）と３つの領域のうちの高さ方向に最も内側の領域（２０）とが、個々のユニットセル内で同一の厚みから成り、これらの各厚みは、そこに挟まれた中間領域（５０）よりも厚い例示的な一実施形態をも構成する。
【００３０】
図１は、メモリセルの垂直に積重ねられた層の直接隣接する対１２／１４および１４／１６がお互いから間隔を開けられ、その間にプログラマブル材料が支持されていない例示的な一実施形態を示す。したがって、メモリセルの垂直に積重ねられた層の隣接する対の間の寄生的な電気的相互作用を最小限化するまで、この隣接する層１２および１４と１４および１６との間の空間は、誘電性材料で／誘電性材料によって充填されてもよい。図８は、別の一実施形態のアレイ１０ａを示す。第一に記述された実施形態と類似する参照番号は、添え字“ａ”もしくは異なる参照番号で示される幾らか違う構成で、適切な位置で使用される。アレイ１０ａにおいては、プログラマブル材料３５ａは、高さ方向に見て、メモリセルの垂直に積重ねられた層の直接隣接する対のうちの一方の高さ方向内側の層２０の第一の電極ライン２４と、メモリセルの垂直に積重ねられた層の直接隣接する対のうちの他方の高さ方向外側の層１８の第一の電極ライン２２との間に支持される。プログラマブル材料３５ａは、プログラマブル材料３５と同一の組成であってもよいし、または、異なる組成であってもよい。
【００３１】
図８の実施形態は、メモリセル１２、１４、１６の垂直に積重ねられた層の直接隣接する対の間に支持されたプログラマブル材料３５ａの領域のうちの一つを包含するように、下方もしくは上方のいずれかへとユニットセルを伸長するものと考えられてもよい。したがってこの実施例においては、別のメモリセルがユニットセル毎に追加されてもよく、各ユニットセルは、一実施形態においては、示されるように、６つのメモリセルを含む。これらは、４Ｆ２の水平領域を占有する。例えば、メモリセル１、２、３、４、５、６を示す図９および図１０と、ユニットセル４０ａを示す図１１とを参照されたい。図９および図１０は、其々図３および図４と同一であるが、領域Ａ内に占有された追加されたメモリセル６の指定を図面に追加している。メモリセル６は、一方の層（例えば、層１２）の第一の電極ライン２４、直下の層（１４）の第一の電極ライン２２、そこに挟まれたプログラマブル材料３５ａを包含する。図１１は、図７と同一であるが、プログラマブル材料３５ａを包含するように下方に伸長するユニットセル４０ａをさらに示す。これらは、４つの垂直方向メモリセル（２、３、４、５）毎に二つの水平方向メモリセル（１および６）が存在する例示的な一実施形態をも構成する。これらは、ユニットセル内に６つのメモリセルがある単なる例示的な一実施形態を示すが、最初に記述された４つ以外の２つのメモリセルが、最初に記述された４つのメモリセルが設けられた１つの角部とは対角線的に反対側にある六面体の角部に設けられる。これらは、ユニットセルのもう１つのメモリセル（メモリセル６）を含む、プログラマブル材料３５ａのさらに別の高さ領域６０（図１２）をも構成する。
【００３２】
図８は、プログラマブル材料３５／３５ａの大部分が、直接隣接する導電性電極ライン間のみに設けられる例示的な一実施形態を示す。図１３は、別の例示的なアレイ１０ｂを示す。上述された実施形態と類似する参照番号は、添え字“ｂ”で示される幾らか違う構成で、適切な位置で使用される。アレイ１０ｂにおいては、プログラマブル材料３５ｂが、ブランケットコンフォーマル層として至るところに配置される。
【００３３】
メモリアレイ１０の個々のユニットセル４０は、５つの電極ラインを含むものとして考えられてもよく、５つの電極ラインのうちの４つは、“ｘ”軸もしくは“ｙ”軸に対して水平方向に伸長する。“ｎ”として指定された個々の層１２、１４、１６に対して、“ｘ”軸に対して伸長するライン２４は、図４においては、さらに個々にＶＲｉおよびＶＲｉ＋１と指定される。“ｙ”軸に対して伸長するライン２２は、図４においては、さらに個々にＶＣｊおよびＶＣｊ＋１と指定される。５番目のラインは、図４においてＶＶとしてさらに指定される、単一の垂直に伸長する第二の電極ライン２６によって包含される。表Ｉは、個々の層“ｎ”内の図１−図７の任意の個々のセル１、２、３、４、５を読み出す、書き込むもしくは消去する上で使用されうる、例示的な相対電圧Ｖの相対的絶対値を以下に示す。例示的な表Ｉの傾向は、例えば、ダイオードなどの上述された選択デバイスに固有の、もしくは選択デバイスを介する、個々のセルの電流電圧特性の非線形性に依存することがある。
【００３４】
【表１】
0005699225.tif 000002
以下の表ＩＩは、図９における層ｎ（１２）およびｎ＋１（１４）に対する、図８−図１３の実施形態のメモリセル１、２、３、４、５、６に対応する類似の表である。
【００３５】
【表２】
0005699225.tif 000003
【図１】
0005699225.tif 000004
【図２】
0005699225.tif 000005
【図３】
0005699225.tif 000006
【図４】
0005699225.tif 000007
【図５】
0005699225.tif 000008
【図６】
0005699225.tif 000009
【図７】
0005699225.tif 000010
【図８】
0005699225.tif 000011
【図９】
0005699225.tif 000012
【図１０】
0005699225.tif 000013
【図１１】
0005699225.tif 000014
【図１２】
0005699225.tif 000015
【図１３】
0005699225.tif 000016