(57)【特許請求の範囲】
【請求項１】
入力電圧を降圧して第１出力電圧を生成するスイッチングレギュレータと、前記第１出力電圧を安定化して第２出力電圧を生成するリニアレギュレータと、を有する電源装置の制御回路であって、
第１設定レベルを指示する第１制御信号を受け、前記第１出力電圧が前記第１設定レベルと一致するようにデューティ比が調節されるパルス信号を生成するパルス信号生成部と、
前記パルス信号に応じて、前記スイッチングレギュレータのスイッチング動作を制御するドライバと、
第２設定レベルを指示する第２制御信号を受け、前記第１出力電圧を前記第２設定レベルに安定化し、第２出力電圧を生成する前記リニアレギュレータと、
前記第２設定レベルを指示する制御データを外部から受けるインタフェース回路と、
前記インタフェース回路が受信した前記制御データを格納するレジスタと、
前記レジスタに格納された前記制御データに応じて、前記第１制御信号および前記第２制御信号を生成する出力調節部と、
を備え、
前記パルス信号生成部は、
前記第１出力電圧を前記第１制御信号に応じた分圧比で分圧し、第１フィードバック電圧を生成する第１分圧回路と、
前記第１フィードバック電圧と第１基準電圧の誤差に応じた誤差電圧を生成する第１誤差増幅器と、
前記誤差電圧に応じたデューティ比を有する前記パルス信号を生成するパルス変調器と、
を含み、
前記リニアレギュレータは、
前記第２出力電圧を前記第２制御信号に応じた分圧比で分圧し、第２フィードバック電圧を生成する第２分圧回路と、
前記スイッチングレギュレータの出力端子と前記リニアレギュレータの出力端子の間に設けられた出力トランジスタと、
前記第２フィードバック電圧が第２基準電圧と一致するように前記出力トランジスタの制御端子の電位を調節する第２誤差増幅器と、
を含むことを特徴とする制御回路。
【請求項２】
入力電圧を降圧して第１出力電圧を生成するスイッチングレギュレータと、前記第１出力電圧を安定化して第２出力電圧を生成するリニアレギュレータと、を有する電源装置の制御回路であって、
第１設定レベルを指示する第１制御信号を受け、前記第１出力電圧が前記第１設定レベルと一致するようにデューティ比が調節されるパルス信号を生成するパルス信号生成部と、
前記パルス信号に応じて、前記スイッチングレギュレータのスイッチング動作を制御するドライバと、
第２設定レベルを指示する第２制御信号を受け、前記第１出力電圧を前記第２設定レベルに安定化し、第２出力電圧を生成する前記リニアレギュレータと、
前記第２設定レベルを指示する制御データを外部から受けるインタフェース回路と、
前記インタフェース回路が受信した前記制御データを格納するレジスタと、
前記レジスタに格納された前記制御データに応じて、前記第１制御信号および前記第２制御信号を生成する出力調節部と、
を備え、
前記パルス信号生成部は、
前記第１出力電圧を分圧し、第１フィードバック電圧を生成する第１分圧回路と、
前記第１フィードバック電圧と前記第１制御信号にもとづく第１基準電圧との誤差に応じた誤差電圧を生成する第１誤差増幅器と、
前記誤差電圧に応じたデューティ比を有する前記パルス信号を生成するパルス変調器と、
を含み、
前記リニアレギュレータは、
前記第２出力電圧を分圧し、第２フィードバック電圧を生成する第２分圧回路と、
前記スイッチングレギュレータの出力端子と前記リニアレギュレータの出力端子の間に設けられた出力トランジスタと、
前記第２フィードバック電圧が前記第２制御信号にもとづく第２基準電圧と一致するように前記出力トランジスタの制御端子の電位を調節する第２誤差増幅器と、
を含むことを特徴とする制御回路。
【請求項３】
前記第１出力電圧を前記制御データによって指示された第３設定レベルに安定化し、第３出力電圧を生成する第２リニアレギュレータをさらに備え、
前記出力調節部は、前記制御データが指示する第２設定レベルおよび第３設定レベルのうち、低い方にもとづいて、前記第１設定レベルを設定することを特徴とする請求項１または２に記載の制御回路。
【請求項４】
前記リニアレギュレータは複数個、設けられており、各リニアレギュレータの出力電圧の設定レベルは、前記制御データによって指示され、
前記出力調節部は、前記制御データが指示する各リニアレギュレータの出力電圧の設定レベルのうち、最も低いレベルにもとづいて、前記第１設定レベルを設定することを特徴とする請求項１または２に記載の制御回路。
【請求項５】
スイッチングレギュレータの出力回路と、
請求項１から４のいずれかに記載の制御回路と、
を備えることを特徴とする電源装置。
【請求項６】
電池と、
スイッチングレギュレータの出力回路と、
前記電池の電圧を前記入力電圧として受ける請求項１から４のいずれかに記載の制御回路と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関する。
【背景技術】
【０００２】
あるレベルの直流電圧を別のレベルの直流電圧に変換するために、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）や、リニアレギュレータ（ＬＤＯ：Low Drop Output）が利用される。スイッチングレギュレータはリニアレギュレータに比べて効率が高いという利点を有するが、出力電圧にノイズ（リップル）が重畳されるため、出力電圧の安定性の観点からは、リニアレギュレータの方が優れている。
【０００３】
スイッチングレギュレータとリニアレギュレータを直列に接続した電源装置について検討する。この電源装置では、前段のスイッチングレギュレータによって、外部からの入力電圧を降圧もしくは昇圧し、スイッチングレギュレータの出力電圧を後段のリニアレギュレータによって安定化する。
【０００４】
この電源装置によれば、スイッチングレギュレータによって高効率で電圧レベルの変換を行うことができ、スイッチングレギュレータの出力電圧に重畳されるノイズを、リニアレギュレータによって除去することができる。すなわち、高効率と安定性を両立できる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は、このような電源装置について検討し、以下の課題を認識するに至った。
電源装置の出力電圧、すなわちリニアレギュレータの出力電圧のレベルは、それに接続される負荷に応じてさまざまである。たとえばあるアプリケーションでは、電源装置の負荷はデジタル回路であり出力電圧として１．５Ｖが要求され、別のアプリケーションでは、電源装置の付加はアナログ回路であり出力電圧として３Ｖが要求され得る。
【０００６】
出力電圧の設定値にかかわらず、前段のスイッチングレギュレータの出力電圧を一定に設計すると、ある状況において、電源装置全体の効率が悪化する。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、効率の改善された電源装置の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、電源装置の制御回路に関する。電源装置は、入力電圧を降圧して第１出力電圧を生成するスイッチングレギュレータと、第１出力電圧を安定化して第２出力電圧を生成するリニアレギュレータと、を有する。
制御回路は、第１出力電圧が第１設定レベルと一致するようにデューティ比が調節されるパルス信号を生成するパルス信号生成部と、パルス信号に応じて、スイッチングレギュレータのスイッチング動作を制御するドライバと、第１出力電圧を制御データによって指示された第２設定レベルに安定化し、第２出力電圧を生成するリニアレギュレータと、第１設定レベルを制御データに応じた値に設定する出力調節部と、を備える。
【０００９】
この態様によると、リニアレギュレータの出力電圧に応じて、スイッチングレギュレータの出力電圧、すなわちリニアレギュレータの入力電圧を設定するため、リニアレギュレータを効率が高い状態で動作させることができ、効率を改善することができる。
【００１０】
パルス信号生成部は、第１出力電圧を分圧し、第１フィードバック電圧を生成する第１分圧回路と、第１フィードバック電圧と第１基準電圧の誤差に応じた誤差電圧を生成する第１誤差増幅器と、誤差電圧に応じたデューティ比を有するパルス信号を生成するパルス変調器と、を含んでもよい。リニアレギュレータは、第１出力電圧を分圧し、第２フィードバック電圧を生成する第２分圧回路と、スイッチングレギュレータの出力端子とリニアレギュレータの出力端子の間に設けられた出力トランジスタと、第２フィードバック電圧が第２基準電圧と一致するように出力トランジスタの制御端子の電位を調節する第２誤差増幅器と、を含んでもよい。出力調節部は、制御データに応じて、第１分圧回路の分圧比と、第２分圧回路の分圧比を設定してもよい。
【００１１】
パルス信号生成部は、第１出力電圧を分圧し、第１フィードバック電圧を生成する第１分圧回路と、第１フィードバック電圧と第１基準電圧の誤差に応じた誤差電圧を生成する第１誤差増幅器と、誤差電圧に応じたデューティ比を有するパルス信号を生成するパルス変調器と、を含んでもよい。リニアレギュレータは、第１出力電圧を分圧し、第２フィードバック電圧を生成する第２分圧回路と、スイッチングレギュレータの出力端子とリニアレギュレータの出力端子の間に設けられた出力トランジスタと、第２フィードバック電圧が第２基準電圧と一致するように出力トランジスタの制御端子の電位を調節する第２誤差増幅器と、を含んでもよい。出力調節部は、制御データに応じて、第１基準電圧および第２基準電圧を設定してもよい。
【００１２】
制御回路は、第１出力電圧を制御データによって指示された第３設定レベルに安定化し、第３出力電圧を生成する第２リニアレギュレータをさらに備えてもよい。出力調節部は、制御データが指示する第２設定レベルおよび第３設定レベルのうち、低い方にもとづいて、第１設定レベルを設定してもよい。
【００１３】
本発明の別の態様は、電源装置である。この装置は、スイッチングレギュレータの出力回路と、上述のいずれかの制御回路と、を備える。
【００１４】
本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を入力電圧として受ける上述の電源装置と、を備える。
【００１５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明のある態様によれば、効率を改善できる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態に係る電源装置を備える電子機器の構成を示す回路図である。
【図２】電源装置の第２出力電圧の設定レベルと第１出力電圧の設定レベルの好ましい関係の一例を示す図である。
【図３】変形例に係る電源装置の構成を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１９】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２０】
図１は、実施の形態に係る電源装置８を備える電子機器１の構成を示す回路図である。
【００２１】
電子機器１は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話端末、ＰＤＡ（Personal Digital Assistant）などの電池駆動型の機器である。電子機器１は、電池２、負荷４、ホストプロセッサ６、電源装置８を備える。電池２は、たとえばリチウムイオン電池などの２次電池であり、電池電圧ＶＢＡＴを生成する。負荷４は、液晶ドライバやＬＥＤ（Light Emitting Diode）、ＤＳＰ（Digital Signal Processor）、アナログ回路などを含む。本実施の形態において、負荷４は、電池電圧ＶＢＡＴよりも低い電源電圧で動作する回路を含む。ホストプロセッサ６は、電子機器１全体を統合的に制御する。ホストプロセッサ６は負荷４の一部であってもよい。
【００２２】
電源装置８は、電池電圧ＶＢＡＴを降圧し、安定化して、負荷４の電源電圧として最適なレベルの出力電圧ＶＯＵＴ２を生成する。
【００２３】
電源装置８は、主としてスイッチングレギュレータ１０およびリニアレギュレータ３０を有する。スイッチングレギュレータ１０は、入力電圧（電池電圧）ＶＢＡＴを降圧し、第１出力電圧ＶＯＵＴ１を生成する。リニアレギュレータ３０は、第１出力電圧ＶＯＵＴ１を安定化し、第２出力電圧ＶＯＵＴ２を生成する。
【００２４】
具体的に電源装置８は、制御ＩＣ（Integrated Circuit）１００と、スイッチングレギュレータの出力回路１０２と、出力キャパシタＣ２を有する。制御ＩＣ１００は、電源装置８を制御する機能ＩＣであり、ひとつの半導体基板に一体集積化される。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２５】
スイッチングレギュレータ１０に関連して、制御ＩＣ１００は、パルス信号生成部１１、ドライバ１６、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、第１分圧回路１８、を備える。また、リニアレギュレータ３０に関連して制御ＩＣ１００は、出力トランジスタＭ３、第２誤差増幅器３２、第２分圧回路３４を備える。さらに制御ＩＣ１００は、インタフェース回路４０、レジスタ４２、出力調節部４４を備える。
【００２６】
リニアレギュレータ３０が生成する第２出力電圧ＶＯＵＴ２は、外部から設定可能となっている。具体的には、制御ＩＣ１００とホストプロセッサ６は、バス１０４を介して接続される。制御ＩＣ１００のインタフェース回路４０は、ホストプロセッサ６から出力される第２出力電圧ＶＯＵＴ２の設定レベルを指示する制御データＳ１を受け、それをレジスタ４２に書き込む。
【００２７】
制御ＩＣ１００の第１入力端子Ｐ１には電池電圧ＶＢＡＴが入力され、接地端子Ｐ２は接地される。
【００２８】
スイッチングトランジスタＭ１および同期整流トランジスタＭ２は、第１入力端子Ｐ１と接地端子の間に順に直列に接続される。スイッチングトランジスタＭ１と同期整流トランジスタＭ２の接続点は、スイッチング端子Ｐ３と接続される。スイッチング端子Ｐ３には、インダクタＬ１の一端が接続される。出力キャパシタＣ１は、インダクタＬ１の他端と接地端子の間に設けられる。スイッチングトランジスタＭ１および同期整流トランジスタＭ２は、制御ＩＣ１００に集積化せずに、外部に設けてもよい。
【００２９】
出力キャパシタＣ１には、スイッチングレギュレータ１０が生成する第１出力電圧ＶＯＵＴ１が発生する。この第１出力電圧ＶＯＵＴ１は、第２入力端子Ｐ４に入力される。
パルス信号生成部１１は、第１出力電圧ＶＯＵＴ１が第１設定レベルＶＬ１と一致するようにデューティ比が調節されるパルス信号Ｓ２を生成する。
【００３０】
ドライバ１６は、パルス信号Ｓ２に応じて、スイッチングレギュレータ１０のスイッチング動作、すなわちスイッチングトランジスタＭ１および同期整流トランジスタＭ２のオン、オフ状態を制御する。
【００３１】
パルス信号生成部１１は、第１誤差増幅器１２、パルス変調器１４、第１分圧回路１８を有する。第１分圧回路１８は、第２入力端子Ｐ４と接地端子の間に直列に設けられた抵抗Ｒ１１、Ｒ１２を含み、第１出力電圧ＶＯＵＴ１を第１分圧比α１で分圧し、第１フィードバック電圧ＶＦＢ１を生成する。第１分圧比α１は、Ｒ１２／（Ｒ１１＋Ｒ１２）である。
【００３２】
第１誤差増幅器１２は、第１フィードバック電圧ＶＦＢ１と第１基準電圧ＶＲＥＦ１の誤差を増幅し、誤差に応じた誤差電圧ＶＥＲＲを生成する。パルス変調器１４は、誤差電圧ＶＥＲＲに応じたデューティ比を有するパルス信号Ｓ２を生成する。たとえばパルス変調器１４は、パルス幅変調器であってもよいし、パルス周波数変調器であってもよく、その構成は特に限定されない。
【００３３】
スイッチングレギュレータ１０により生成される第１出力電圧ＶＯＵＴ１の設定レベルＶＬ１は、式（１）で与えられる。
ＶＬ１＝ＶＲＥＦ１×（Ｒ１１＋Ｒ１２）／Ｒ１２    …（１）
【００３４】
リニアレギュレータ３０は、第１出力電圧ＶＯＵＴ１を制御データＳ１によって指示された第２設定レベルＶＬ２に安定化し、第２出力電圧ＶＯＵＴ２を生成して出力端子Ｐ５から出力する。出力端子Ｐ５には、出力キャパシタＣ２が外付け接続される。リニアレギュレータ３０は、第２誤差増幅器３２、出力トランジスタＭ３、第２分圧回路３４を有する。
【００３５】
第２分圧回路３４は、第２入力端子Ｐ４と接地端子の間に直列に設けられた抵抗Ｒ２１、Ｒ２２を含み、第１出力電圧ＶＯＵＴ１を第２分圧比α２で分圧し、第２フィードバック電圧ＶＦＢ２を生成する。出力トランジスタＭ３は、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、スイッチングレギュレータ１０の出力端子すなわち第２入力端子Ｐ４と、リニアレギュレータ３０の出力端子Ｐ５の間に設けられる。第２誤差増幅器３２は、第２フィードバック電圧ＶＦＢ２が第２基準電圧ＶＲＥＦ２と一致するように、出力トランジスタＭ３の制御端子（ゲート）の電位ＶＧを調節する。
【００３６】
第２出力電圧ＶＯＵＴ２の設定レベルＶＬ２は、式（２）で与えられる。
ＶＬ２＝ＶＲＥＦ２×（Ｒ２１＋Ｒ２２）／Ｒ２２    …（２）
【００３７】
出力調節部４４は、式（２）で与えられる第２設定レベルＶＬ２を、制御データＳ１が指示する値に設定する。さらに出力調節部４４は、式（１）で与えられる第１設定レベルＶＬ１を、制御データＳ１に応じた値に設定する。
【００３８】
図２は、電源装置８の第２出力電圧ＶＯＵＴ２の設定レベルＶＬ２と第１出力電圧ＶＯＵＴ１の設定レベルＶＬ２の好ましい関係の一例を示す図である。設定レベルＶＬ１とＶＬ２の関係は、リニアレギュレータ３０が最も効率よく動作するように決めることが望ましい。
【００３９】
ここでリニアレギュレータ３０の効率を検討する。ＰチャンネルＭＯＳＦＥＴを用いたリニアレギュレータは、その出力電圧ＶＯＵＴ２が高いほど、ＭＯＳＦＥＴの電圧降下ΔＶ（＝ＶＯＵＴ１−ＶＯＵＴ２）は小さくした方が、効率が改善される場合がある。この場合、図２に示すように設定レベルＶＬ１とＶＬ２を規定することにより、リニアレギュレータ３０を高効率で動作させることができる。
【００４０】
たとえば出力調節部４４は、制御データＳ１が指示する第２設定レベルＶＬ２と、それに応じた第１設定レベルＶＬ１の組み合わせを保持するテーブルを有してもよい。
【００４１】
図１において、第１分圧回路１８の分圧比α１および第２分圧回路３４の分圧比α２は、切り換え可能に構成される。すなわち、抵抗Ｒ１１、Ｒ１２の少なくとも一方は可変抵抗で構成され、抵抗Ｒ２１、Ｒ２２の少なくとも一方は可変抵抗で構成される。
【００４２】
出力調節部４４は、制御データＳ１が指示する設定レベルＶＬ２が得られるように、第２分圧回路３４の分圧比α２、すなわち抵抗Ｒ２１、Ｒ２２の少なくとも一方の抵抗値を調節する。
【００４３】
さらに出力調節部４４は、制御データＳ１に応じた設定レベルＶＬ１が得られるように、第１分圧回路１８の分圧比α１、すなわち抵抗Ｒ２１、Ｒ２２の少なくとも一方の抵抗値を調節する。
【００４４】
以上が制御ＩＣ１００の構成である。続いてその動作を説明する。
【００４５】
ホストプロセッサ６から制御ＩＣ１００に対して、第２出力電圧ＶＯＵＴ２の設定レベルＶＬ２を指示する制御データＳ１が入力される。出力調節部４４は、制御データＳ１が指示する設定レベルＶＬ２が得られるように、第２分圧回路３４の分圧比α２を設定する。出力調節部４４は、図２の関係にもとづいて、第１出力電圧ＶＯＵＴ１の設定レベルＶＬ１を設定する。
【００４６】
以上が電源装置８の動作である。
電源装置８によれば、リニアレギュレータ３０の出力である第２出力電圧ＶＯＵＴ２の設定レベルＶＬ２に応じて、その入力電圧、すなわちスイッチングレギュレータ１０の出力電圧ＶＯＵＴ１の設定レベルＶＬ１が変化させ、出力トランジスタＭ３の電圧降下、すなわち電力損失を低減することができ、ひいてはリニアレギュレータ３０を高効率で動作させることができる。
【００４７】
電源装置８の利点は、リニアレギュレータ３０の出力電圧ＶＯＵＴ２の設定レベルＶＬ２によらずに、スイッチングレギュレータ１０の出力電圧ＶＯＵＴ１の設定レベルＶＬ１を固定した場合との比較により明確となる。
【００４８】
スイッチングレギュレータ１０の出力電圧ＶＯＵＴ１の設定レベルＶＬ１を固定する場合、図２に一点鎖線で示すように、リニアレギュレータ３０の出力電圧ＶＯＵＴ２が最も高い状況を想定して、その値を設定する必要がある。この場合、リニアレギュレータ３０の出力電圧ＶＯＵＴ２が低い場合に、出力トランジスタＭ３の電圧降下ΔＶ’が大きくなり、効率が悪化する。これに対して、図１の電源装置８によれば、出力電圧ＶＯＵＴ２に応じて出力電圧ＶＯＵＴ１を最適化することができ、効率を改善することができる。
【００４９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００５０】
実施の形態では、出力電圧ＶＯＵＴ１、ＶＯＵＴ２の設定レベルＶＬ１、ＶＬ２を、第１分圧回路１８の分圧比α１、第２分圧回路３４の分圧比α２に応じて設定する場合を説明したが、本発明はこれに限定されない。式（１）、（２）から明らかなように、設定レベルＶＬ１、ＶＬ２は、基準電圧ＶＲＥＦ１、ＶＲＥＦ２に応じているため、出力調節部４４は、分圧比α１、α２に代えて、あるいはそれらと組み合わせて、基準電圧ＶＲＥＦ１、ＶＲＥＦ２を変化させてもよい。
【００５１】
図３は、変形例に係る電源装置８ａの構成を示す回路図である。電源装置８ａの制御ＩＣ１００ａは、リニアレギュレータ３０に加えて、第２リニアレギュレータ３０ａを備える。リニアレギュレータ３０ａは、第１出力電圧ＶＯＵＴ１を、制御データＳ１ａによって指示された第３設定レベルＶＬ３に安定化し、第３出力電圧ＶＯＵＴ３を生成する。リニアレギュレータ３０ａは、図１のリニアレギュレータ３０と同様に構成される。
【００５２】
制御ＩＣ１００ａには、リニアレギュレータ３０の出力電圧ＶＯＵＴ２、リニアレギュレータ３０ａの出力電圧ＶＯＵＴ３それぞれの設定レベルＶＬ２、ＶＬ３を指示する制御データＳ１ａが入力される。
【００５３】
出力調節部４４ａは、リニアレギュレータ３０およびリニアレギュレータ３０ａそれぞれに対して、制御データＳ１ａが示す設定レベルＶＬ２、ＶＬ３を設定する。さらに出力調節部４４ａは、制御データＳ１ａが指示する第２設定レベルＶＬ２および第３設定レベルＶＬ３のうち、低い方にもとづいて、第１設定レベルＶＬ１を設定する。
【００５４】
出力調節部４４ａは、リニアレギュレータが３個以上設けられる場合、それぞれの出力電圧の設定レベルのうち、最も低い設定レベルに応じて、スイッチングレギュレータ１０の出力電圧ＶＯＵＴ１の設定レベルを設定すればよい。
【００５５】
図３の変形例によれば、複数チャンネルのリニアレギュレータが設けられるシステムにおいても、効率を改善することができる。
【００５６】
実施の形態では、出力トランジスタＭ３がＰチャンネルＭＯＳＦＥＴであるリニアレギュレータを説明したが、ＮチャンネルＭＯＳＦＥＴであってもよい。この場合にも、リニアレギュレータ３０の設定レベルＶＬ２に応じて、スイッチングレギュレータ１０の設定レベルＶＬ１を最適化することにより、効率を改善できる。また出力トランジスタＭ３はバイポーラトランジスタであってもよい。
【００５７】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５８】
１…電子機器、２…電池、４…負荷、６…ホストプロセッサ、８…電源装置、１００…制御ＩＣ、１０…スイッチングレギュレータ、１１…パルス信号生成部、１２…第１誤差増幅器、１４…パルス変調器、１６…ドライバ、１８…第１分圧回路、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｌ１…インダクタ、３０…リニアレギュレータ、３２…第２誤差増幅器、３４…第２分圧回路、Ｍ３…出力トランジスタ、Ｃ２…出力キャパシタ、４０…インタフェース回路、４２…レジスタ、４４…出力調節部。
【図１】
0005792504.tif 000002
【図２】
0005792504.tif 000003
【図３】
0005792504.tif 000004