(57)【特許請求の範囲】
【請求項１】
質量の異なる複数種の水素イオンを半導体基板の一表面から導入して、前記半導体基板の表面から前記質量の異なる複数種の水素イオンの平均進入深さに近い深さ領域に分離層を形成し、
前記半導体基板に接合層を形成し、
前記半導体基板と、ガラス基板とを、前記接合層を挟んで重ね合わせた状態で、前記分離層に亀裂を生じさせ、前記ガラス基板上に半導体層を残存させつつ、前記半導体基板を前記分離層で分離する第１の熱処理を行い、
前記半導体層が接合された前記ガラス基板に、前記第１の熱処理温度以上の温度で第２の熱処理を行い、
前記第１の熱処理の温度は、４００℃以上６００℃未満であり、
前記第２の熱処理の温度は、前記第１の熱処理の温度以上であって、かつ前記ガラス基板の歪み点以下の温度であり、
前記質量の異なる複数種の水素イオンは、Ｈ＋、Ｈ２＋、Ｈ３＋イオンであり、
前記質量の異なる複数種の水素イオンのうち、Ｈ３＋イオンの割合が他のイオン種の割合よりも大きいことを特徴とするＳＯＩ基板の製造方法。
【請求項２】
半導体基板に酸化シリコン層を形成し、
質量の異なる複数種の水素イオンを前記酸化シリコン層の一表面から前記半導体基板に導入して、前記半導体基板の表面から前記質量の異なる複数種の水素イオンの平均進入深さに近い深さ領域に分離層を形成し、
ガラス基板にバリア層を形成し、
前記バリア層上に接合層を形成し、
前記半導体基板の前記酸化シリコン層と、前記ガラス基板の前記接合層とを、密着させた状態で、前記分離層に亀裂を生じさせ、前記ガラス基板上に半導体層を残存させつつ、前記半導体基板を前記分離層で分離する第１の熱処理を行い、
前記半導体層が接合された前記ガラス基板に、前記第１の熱処理温度以上の温度で第２の熱処理を行い、
前記第１の熱処理の温度は、４００℃以上６００℃未満であり、
前記第２の熱処理の温度は、前記第１の熱処理の温度以上であって、かつ前記ガラス基板の歪み点以下の温度であり、
前記質量の異なる複数種の水素イオンは、Ｈ＋、Ｈ２＋、Ｈ３＋イオンであり、
前記質量の異なる複数種の水素イオンのうち、Ｈ３＋イオンの割合が他のイオン種の割合よりも大きいことを特徴とするＳＯＩ基板の製造方法。
【請求項３】
請求項２において、
前記バリア層は、複数の層から構成されることを特徴とするＳＯＩ基板の製造方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記接合層は、酸化シリコン膜であることを特徴とするＳＯＩ基板の製造方法。
【請求項５】
請求項４において、
前記酸化シリコン膜を、有機シランガスを用いて化学気相成長法により形成することを特徴とするＳＯＩ基板の製造方法。
【請求項６】
請求項５において、
前記有機シランガスが、珪酸エチル（ＴＥＯＳ：Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）から選ばれた一種を用いることを特徴とするＳＯＩ基板の製造方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記ガラス基板の歪み点は、５８０℃以上６８０℃未満であることを特徴とするＳＯＩ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
結晶系半導体基板から半導体層を薄片化して異種基板に接合するＳＯＩ構造を有する基板に関する。特に貼り合わせＳＯＩ技術に関するものであって、ガラス等の絶縁表面を有する基板に単結晶若しくは多結晶の半導体層を接合させたＳＯＩ基板の製造方法に関する。また、このようなＳＯＩ構造を有する基板を用いる表示装置若しくは半導体装置に関する。
【背景技術】
【０００２】
単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハーに代わり、絶縁層の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータと呼ばれる半導体基板（ＳＯＩ基板）が開発されており、マイクロプロセッサなどを製造する際の基板として普及しつつある。これは、ＳＯＩ基板を使った集積回路はトランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させ、低消費電力化を図るものとして注目されているからである。
【０００３】
ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法は、シリコンウエハーに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別のシリコンウエハーに薄いシリコン層（ＳＯＩ層）を接合する。さらにＳＯＩ層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理によりＳＯＩ層に酸化膜を形成した後に該酸化膜を除去し、次に１０００乃至１３００℃の還元性雰囲気下で熱処理を行って接合強度を高める必要があるとされている。
【０００４】
一方、ガラスなどの絶縁基板にＳＯＩ層を形成しようとする試みもなされている。ガラス基板上にＳＯＩ層を形成したＳＯＩ基板の一例として、水素イオン注入剥離法を用いて、コーティング膜を有するガラス基板上に薄い単結晶シリコン層を形成したものが知られている（特許文献２参照）。この場合にも、単結晶シリコン片に水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、ガラス基板と単結晶シリコン片を張り合わせ後に、微小気泡層を劈開面としてシリコン片を剥離することで、ガラス基板上に薄いシリコン層（ＳＯＩ層）を形成している。
【特許文献１】米国特許第６３７２６０９号
【特許文献２】米国特許第７１１９３６５号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
水素イオン注入剥離法によって、単結晶シリコン層をシリコンウエハーから剥離するためには６００℃以上の高温で熱処理をする必要があった。しかし、基板コストを下げるために液晶パネルなどで使われるガラス基板に単結晶シリコンを接合させてＳＯＩ基板を形成する場合、このような高温で熱処理をすると、ガラス基板が反ってしまうという問題が生じていた。ガラス基板が反ってしまうと、単結晶シリコン層との接合強度の低下が懸念される。また、単結晶シリコン層に歪み応力が加わり、トランジスタの特性に悪影響を与えるといった問題もある。すなわち、従来の技術では、ガラス基板上に単結晶シリコン層を設け、その単結晶シリコン層でトランジスタを作製しても、十分な特性を出すことが出来なかった。
【０００６】
このような問題点に鑑み、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる結晶半導体層を備えたＳＯＩ基板を提供することを目的の一とする。また、そのようなＳＯＩ基板を用いた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
絶縁表面を有する支持基板へその歪み点以下の温度で単結晶半導体を接合することを要旨とする。この単結晶半導体層は複数回の熱処理工程を経て形成される。
【０００８】
単結晶又は多結晶半導体基板の表面からある深さの領域に分離層を形成し、該分離層上の半導体層を支持基板と接合させて剥離する際に第１の熱処理を行う。その後、半導体層が接合された支持基板に対して第２の熱処理を行う。第１の熱処理と第２の熱処理は異なる温度で行うことが好ましい。この場合、第１の熱処理の温度に対し第２の熱処理は、その温度よりも高い温度であって半導体層を接合する基板の歪み点温度を超えない温度で行うことが好ましい。或いは、同じ温度であっても第２の熱処理の処理時間を長くしても良い。
【０００９】
単結晶又は多結晶半導体基板の表面から所定の深さに設けられる分離層は、加速されたイオンを当該半導体基板の表面から導入することにより形成される。導入されるべきイオンは、一の原子から成るイオン又は同一の原子から成り質量の異なる複数種のイオンを含ませることが好ましい。例えば、所定のガスをプラズマ化することにより複数のイオン種を生成し、それらのイオン種を質量分離することなく電界で加速して単結晶又は多結晶半導体基板に導入する。代表的には水素イオンが選択され、同一の原子から成り質量の異なる複数種のイオンとしてＨ＋、Ｈ２＋、Ｈ３＋イオンが適用される。この場合において、Ｈ３＋イオンの割合が他のイオン種よりも高くすることが好ましい。
【００１０】
支持基板へ単結晶又は多結晶半導体基板から薄片分離された半導体層を固定するに際し、接合を形成する面の一方又は双方に平滑面を有し親水性表面を形成する層を接合面として設ける。このような層として、代表的には酸化シリコン層が適用される。この酸化シリコン膜は、熱酸化、化学反応又は化学気相成長法により形成されるものであることが好ましい。
【発明の効果】
【００１１】
単結晶又は多結晶半導体基板から分離された結晶性半導体層を支持基板へ接合する際に、複数の熱処理を行うことにより結晶性に優れたＳＯＩ構造を有する基板を得ることができる。支持基板と接合される結晶半導体層とが、歪み点や熱膨張係数など熱的特性が異なる場合においても、接合を形成する熱処理と、その後の熱処理を異なる温度及び／又は異なる処理時間で行うことで、歪みが緩和され結晶性に優れたＳＯＩ基板を得ることができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
【００１３】
本形態に係るＳＯＩ構造を有する基板を図１（Ａ）（Ｂ）に示す。図１（Ａ）において支持基板１００は絶縁性を有するもの又は絶縁表面を有するものであり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）が適用される。すなわち、熱膨張係数が２５×１０−７／℃から５０×１０−７／℃（好ましくは、３０×１０−７／℃から４０×１０−７／℃）であって歪み点が５８０℃から６８０℃（好ましくは、６００℃から６８０℃）のガラス基板を適用することができる。その他に石英基板、セラミック基板、表面が絶縁膜で被覆された金属基板などのも適用可能である。
【００１４】
単結晶半導体層１０１は、代表的には単結晶シリコンが適用される。その他に、水素イオン注入剥離法のようにして単結晶半導体基板若しくは多結晶半導体基板から剥離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による単結晶半導体若しくは多結晶半導体に置き換えることもできる。
【００１５】
支持基板１００と単結晶半導体層１０１の間には、平滑面を有し親水性表面を形成する接合層１０２を設ける。この接合層１０２は平滑面を有し親水性表面を有する層とする。このような表面を形成可能なものとして、化学的な反応により形成される絶縁層が好ましい。例えば、熱的又は化学的な反応により形成される酸化膜が適している。主として化学的な反応により形成される膜であれば表面の平滑性を確保できるからである。平滑面を有し親水性表面を形成する接合層１０２は０．２ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の表面の平滑性を確保することが可能である。
【００１６】
単結晶半導体層１０１がシリコンによるものであれば、酸化性雰囲気下において熱処理により形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを接合層１０２とすることができる。接合層１０２としてケミカルオキサイドを用いる場合には０．２ｎｍから１ｎｍの厚さであれば良い。また、好適には化学気相成長法により堆積される酸化シリコンを接合層１０２とすることができる。この場合、有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００１７】
接合層１０２は単結晶半導体層１０１側に設けられ、支持基板１００の表面と密接することで、室温であっても接合をすることが可能である。より強固に接合を形成するには、支持基板１００と単結晶半導体層１０１を押圧すれば良い。異種材料である支持基板１００と接合層１０２を接合するには表面を清浄化する。支持基板１００と接合層１０２の互いに清浄化された表面を密接させると表面間引力により接合が形成される。さらに表面に多数の親水基を付着させる処理を加えるとより好ましい態様となる。例えば、支持基板１００の表面を酸素プラズマ処理若しくはオゾン処理して親水性にすることが好ましい。このように表面を親水性にする処理を加えた場合には、表面の水酸基が作用して水素結合により接合が形成される。さらに清浄化された表面同士を密接させて接合を形成したものに対して、室温以上の温度で加熱すると接合強度高めることができる。
【００１８】
異種材料である支持基板１００と接合層１０２を接合するための処理として、接合を形成する表面にアルゴンなどの不活性ガスによるイオンビームを照射して清浄化しても良い。イオンビームの照射により、支持基板１００若しくは接合層１０２の表面に未結合種が露呈して非常に活性な表面が形成される。このように活性化された表面同士を密接させると低温でも接合を形成することが可能である。表面を活性化して接合を形成する方法は、当該表面を高度に清浄化しておくことが要求されるので、真空中で行うことが好ましい。
【００１９】
単結晶半導体層１０１は結晶半導体基板を薄片化して形成されるものである。例えば、単結晶半導体層１０１は、単結晶半導体基板の所定の深さに水素イオン又はフッ素イオンを導入し、その後熱処理を行って、表層の単結晶シリコン層を剥離することで形成される。また、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。単結晶半導体層１０１の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さである。
【００２０】
図１（Ｂ）は支持基板１００にバリア層１０３と接合層１０２を設けた構成を示す。バリア層１０３を設けることで、支持基板１００として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散して単結晶半導体層１０１が汚染されることを防ぐことができる。バリア層１０３上には接合層１０２を設けることが好ましい。支持基板１００において、不純物の拡散を防止するバリア層１０３と接合強度を確保する接合層１０２とによる機能が異なる複数の層を設けることにより、支持基板の選択範囲を広げることができる。単結晶半導体層１０１側にも接合層１０２を設けておくことが好ましい。すなわち、支持基板１００に単結晶半導体層１０１を接合するに際し、接合を形成する面の一方若しくは双方に接合層１０２を設けることが好ましく、それにより接合強度を高めることができる。
【００２１】
図２（Ａ）は単結晶半導体層１０１と接合層１０２の間に絶縁層１０４を設けた構成を示す。絶縁層１０４は窒素を含有する絶縁層であることが好ましい。例えば、窒化シリコン膜、窒化酸化シリコン膜若しくは酸化窒化シリコン膜から選ばれた一又は複数の膜を積層して形成することができる。例えば、単結晶半導体層１０１側から酸化窒化シリコン膜、窒化酸化シリコン膜を積層する絶縁層１０４とすることができる。接合層１０２が支持基板１００と接合を形成する機能を有するのに対し、絶縁層１０４は不純物により単結晶半導体層１０１が汚染されることを防止する。
【００２２】
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２３】
図２（Ｂ）は支持基板１００に接合層１０２を設けた構成である。支持基板１００と接合層１０２との間にはバリア層１０３が設けられていることが好ましい。支持基板１００として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散して単結晶半導体層１０１が汚染されることを防ぐためである。単結晶半導体層１０１には直接酸化で形成された酸化シリコン層１０５が形成されている。この酸化シリコン層１０５が接合層１０２と接合を形成し、支持基板１００上に単結晶半導体層１０１を固定する。酸化シリコン層１０５は熱酸化により形成されたものが好ましい。
【００２４】
このようなＳＯＩ構造を有する基板の製造方法について図３と図４を参照して説明する。
【００２５】
清浄化された半導体基板１０６の表面から電界で加速されたイオンを所定の深さに導入して分離層１０７を形成する（図３（Ａ）参照）。半導体基板１０６に形成される分離層１０７の深さは、イオンの加速エネルギーとイオンの入射角によって制御する。半導体基板１０６の表面からイオンの平均進入深さに近い深さ領域に分離層１０７が形成される。例えば、単結晶半導体層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さであり、イオンを導入する際の加速電圧はこのような厚さを考慮して行われる。イオンの導入はイオンドーピング装置を用いて行うことが好ましい。すなわち、ソースガスをプラズマ化して生成された複数のイオン種を質量分離しないで導入するドーピング方式を用いる。本形態の場合、一の原子から成るイオン又は同一の原子から成り質量の異なる複数種のイオンを導入することが好ましい。イオンドーピングは、加速電圧１０ｋＶから１００ｋＶ、好ましくは３０ｋＶから８０ｋＶ、ドーズ量は１×１０１６ｉｏｎｓ／ｃｍ２から４×１０１６ｉｏｎｓ／ｃｍ２、ビーム電流密度が２μＡ／ｃｍ２以上、好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上とすれば良く、イオンの導入によって半導体層に生成される欠陥を低減することができる。
【００２６】
水素イオンを導入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンを導入する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと単位時間当たりに半導体基板に導入できる水素原子の数が増加するので、イオンの導入に要する時間を短縮できる。それにより、半導体基板１０６に形成される分離層１０７の領域には１×１０２０ａｔｏｍｓ／ｃｍ３（好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３）以上の水素を含ませることが可能である。半導体基板１０６中において、局所的に高濃度の水素が導入された領域を形成すると、結晶構造が乱されて微小な空孔が形成され、分離層１０７を多孔質構造とすることができる。この場合、比較的低温の熱処理によって分離層１０７に形成された微小な空洞の体積変化が起こり、分離層に沿って劈開することにより薄い単結晶半導体層を形成することができる。
【００２７】
ここで、水素プラズマにより生成されるＨ＋、Ｈ２＋、Ｈ３＋イオンについて概説する。各水素イオン種の反応過程（生成過程、消滅過程）は、以下に示す反応式で説明される。
【００２８】
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ                       （１）
ｅ＋Ｈ２→ｅ＋Ｈ２＋＋ｅ                       （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ           （３）
ｅ＋Ｈ２＋→ｅ＋（Ｈ２＋）＊→ｅ＋Ｈ＋＋Ｈ          （４）
Ｈ２＋＋Ｈ２→Ｈ３＋＋Ｈ                           （５）
Ｈ２＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２                       （６）
ｅ＋Ｈ３＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ                   （７）
ｅ＋Ｈ３＋→Ｈ２＋Ｈ                           （８）
ｅ＋Ｈ３＋→Ｈ＋Ｈ＋Ｈ                       （９）
【００２９】
図１７に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図１７に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
【００３０】
（Ｈ３＋の生成過程）
上記のように、Ｈ３＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３＋の割合は減少する。
【００３１】
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
【００３２】
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
【００３３】
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
【００３４】
これをＨ２＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２＋の運動エネルギーは大きくなり、反対の状況では、Ｈ２＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３＋は増加する傾向となる。
【００３５】
（イオン源による差異）
ここで、イオン種の割合（特にＨ３＋の割合）が異なる例を示す。図１８は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ＋、Ｈ２＋、Ｈ３＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図１８では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図１８から、上記イオン源により生成されるイオンの割合は、Ｈ＋：Ｈ２＋：Ｈ３＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
【００３６】
図１９は、図１８とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図１８と同様、横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ＋、Ｈ２＋、Ｈ３＋に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図１９から、プラズマ中のイオンの割合はＨ＋：Ｈ２＋：Ｈ３＋＝３７：５６：７程度であることが分かる。なお、図１９はソースガスがＰＨ３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
【００３７】
図１９のデータを得たイオン源の場合には、Ｈ＋、Ｈ２＋及びＨ３＋のうち、Ｈ３＋が７％程度しか生成されていない。他方、図１８のデータを得たイオン源の場合には、Ｈ３＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。
【００３８】
（Ｈ３＋の照射メカニズム）
図１８のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋、Ｈ２＋、Ｈ３＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２＋で、照射後もＨ２＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３＋で、照射後もＨ３＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合。
【００３９】
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ  Ｓｔｏｐｐｉｎｇ  ａｎｄ  Ｒａｎｇｅ  ｏｆ  Ｉｏｎｓ  ｉｎ  Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ  Ｔｒａｎｓｐｏｒｔ  ｏｆ  Ｉｏｎｓ  ｉｎ  Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２＋を質量２倍のＨ＋に置き換えて計算した。また、モデル４ではＨ３＋を質量３倍のＨ＋に置き換えて計算した。さらに、モデル３ではＨ２＋を運動エネルギー１／２のＨ＋に置き換え、モデル５ではＨ３＋を運動エネルギー１／３のＨ＋に置き換えて計算を行った。
【００４０】
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。
【００４１】
図２０に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図１８の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーが数ｋｅＶから数十ｋｅＶのであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２＋やＨ３＋が、Ｈ＋やＨに分離しているためと思われる。
【００４２】
以上より、モデル２乃至モデル４については、以下では考慮しない。図２１乃至図２３に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図１８の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図２１は加速電圧を８０ｋＶとした場合を示し、図２２は加速電圧を６０ｋＶとした場合を示し、図２３は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。
【００４３】
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
【００４４】
現実に照射されるイオン種の割合（Ｈ＋：Ｈ２＋：Ｈ３＋＝１：１：８程度）を考えればＨ２＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
【００４５】
図２４に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（Ｈ＋：Ｈ２＋：Ｈ３＋＝１：１：８程度）に近い値が得られていると言える。
【００４６】
（Ｈ３＋を用いる効果）
図１８に示すようなＨ３＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３＋に起因する複数のメリットを享受することができる。例えば、Ｈ３＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ３＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
【００４７】
なお、本明細書では、Ｈ３＋を効率的に照射するために、図１８に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ３＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。    
【００４８】
イオンを質量分離して半導体基板１０６に導入しても同様に分離層１０７を形成することができる。この場合にも、質量の大きいイオン（例えばＨ３＋イオン）を選択して半導体基板に導入することは上記と同様な効果を奏することとなり好ましい。
【００４９】
イオン種を生成するガスとしては水素の他に重水素、ヘリウムのような不活性ガスを選択することも可能である。原料ガスにヘリウムを用い、質量分離機能を有さないイオンドーピング装置を用いることにより、Ｈｅ＋イオンの割合が高いイオンビームが得ることができる。このようなイオンを半導体基板１０６に導入することで、微小な空孔を形成することができ上記と同様な分離層１０７を半導体基板１０６中に設けることができる。
【００５０】
分離層の形成に当たってはイオンを高ドーズ条件で導入する必要があり、半導体基板１０６の表面が粗くなってしまう場合がある。そのためイオンが導入される表面に緻密な膜を設けておいても良い。例えば、窒化シリコン膜若しくは窒化酸化シリコン膜などによりイオンの導入に対する保護膜を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
【００５１】
次に、支持基板と接合を形成する面に接合層１０２として酸化シリコン膜を形成する（図３（Ｂ）参照）。酸化シリコン膜の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至１００ｎｍ、より好ましくは２０ｎｍ乃至５０ｎｍとすれば良い。酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した分離層１０７から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板から結晶性半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
【００５２】
支持基板１００と、半導体基板１０６の接合層１０２の面を対向させ、密接させることで接合を形成する（図３（Ｃ））。接合を形成する面は十分に清浄化しておく。支持基板１００と接合層１０２の表面を対向させ、外部から一箇所を軽く押圧すると、両表面の間隔が縮まることによって、Ｖａｎ  ｄｅｒ  Ｗａａｌｓ力が強まり、水素結合も寄与して接合する。更に、押圧部位の隣接した領域でも支持基板１００と接合層１０２の対向する表面が近接することになるので、接合面が全面に広がっていく。
【００５３】
良好な接合を形成するために、一方若しくは両方の表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合強度を高めることが可能となる。
【００５４】
半導体基板１０６と支持基板１００を重ね合わせた状態で第１の熱処理を行う。第１の熱処理により支持基板１００上に薄い半導体層（単結晶半導体層１０１）を残して半導体基板１０６を分離を行う（図４（Ａ））。第１の熱処理は接合層１０２の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。この温度範囲で熱処理を行うことで分離層１０７に形成された微小な空孔に体積変化が起こり、分離層１０７に沿って半導体基板１０６を劈開することができる。接合層１０２は支持基板１００と接合しているので、支持基板１００上には半導体基板１０６と同じ結晶性の単結晶半導体層１０１が固定された形態となる。この熱処理によって、水素結合から共有結合が生じ、接合強度が高まる。
【００５５】
次に支持基板１００に単結晶半導体層１０１が接合された状態で第２の熱処理を行う（図４（Ｂ））。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板１００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱又は輻射加熱などにより支持基板１００及び／又は単結晶半導体層１０１が加熱されるようにすれば良い。熱処理装置としては電熱炉、ランプアニール炉などを適用することができる。第２の熱処理は多段階に温度を変化させて行っても良い。また瞬間熱アニール（ＲＴＡ）装置を用いても良い。ＲＴＡ装置によって熱処理を行う場合には、基板の歪み点近傍又はそれよりも若干高い温度に加熱することもできる。
【００５６】
第２の熱処理を行うことで単結晶半導体層１０１に残留する応力を緩和することができる。すなわち、第２の熱処理は、支持基板１００と単結晶半導体層１０１の膨張係数の違いにより生じる熱歪みを緩和する。また、第２の熱処理は、イオンを導入することによって結晶性が損なわれた単結晶半導体層１０１の結晶性を回復させるためにも有効である。さらに、第２の熱処理は、半導体基板１０６を支持基板１００と接合させた後、第１の熱処理によって分割する際に生じる単結晶半導体層１０１のダメージを回復させることにも有効である。また、第１の熱処理と第２の熱処理を行うことで水素結合を、より強固な共有結合に変化させることができる。半導体基板１０６を取り除くことで試料の熱容量が小さくなるので、第２の熱処理に必要な熱量は低減する。また、第２の熱処理において、単結晶半導体層１０１上に半導体基板１０６が無くなることで、単結晶半導体層１０１表面に傷を付けてしまうことを防止できる。
【００５７】
単結晶半導体層１０１の表面をより平坦化する目的で化学的機械研磨（ＣＭＰ）処理を行っても良い。ＣＭＰ処理は第１の熱処理後若しくは第２の熱処理後に行うことができる。尤も、第２の熱処理前に行えば、単結晶半導体層１０１の表面を平坦化すると共にＣＭＰ処理によって生じる表面の損傷層を第２の熱処理で修復することができる。
【００５８】
いずれにしても、第１の熱処理と第２の熱処理を本形態のように組み合わせて行うことで、ガラス基板のような熱的に脆弱な支持基板の上に、結晶性に優れた結晶半導体層を設けることが可能となる。
【００５９】
図５は支持基板側に接合層を設けて単結晶半導体層を有するＳＯＩ構造の基板を製造する工程を示す。
【００６０】
まず、酸化シリコン層１０５が形成された半導体基板１０６に電界で加速されたイオンを所定の深さに導入し、分離層１０７を形成する（図５（Ａ））。イオンの導入は図３（Ａ）の場合と同様である。半導体基板１０６の表面に酸化シリコン層１０５を形成しておくことでイオンを導入することによって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。
【００６１】
バリア層１０３及び接合層１０２が形成された支持基板１００と半導体基板１０６の酸化シリコン層１０５の面を密着させて接合を形成する（図５（Ｂ））。この状態で第１の熱処理を行う。第１の熱処理は接合層１０２の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。それにより分離層１０７に形成された微小な空孔に体積変化が起こり、半導体基板１０６を劈開することができる。支持基板１００上には半導体基板１０６と同じ結晶性を有する単結晶半導体層１０１が形成される（図５（Ｃ））。
【００６２】
次に支持基板１００に単結晶半導体層１０１が接合された状態で第２の熱処理を行う。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板１００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱又は輻射加熱などにより支持基板１００及び／又は単結晶半導体層１０１が加熱されるようにすれば良い。第２の熱処理を行うことで単結晶半導体層１０１に残留する応力を緩和することができ、第１の熱処理によって分割する際に生じる単結晶半導体層１０１のダメージを回復させることにも有効である。
【００６３】
図１６は支持基板側に接合層を設けて単結晶半導体層を接合する場合における他の形態を示す。最初に半導体基板１０６に分離層１０７を形成する（図１６（Ａ））。分離層１０７を形成するためのイオンの導入はイオンドーピング装置を用いて行う。この工程では質量の異なる複数種のイオンが高電界で加速されて半導体基板１０６に照射される。半導体基板１０６の表面はイオンの照射により平坦性が損なわれるおそれがあるので、保護膜として酸化シリコン層１０５を設けておくことが好ましい。酸化シリコン層１０５は熱酸化により形成しても良いし、ケミカルオキサイドを適用しても良い。ケミカルオキサイドは酸化性の薬液に半導体基板１０６を浸すことで形成可能である。例えば、オゾン含有水溶液で半導体基板１０６を処理すれば表面にケミカルオキサイドが形成される。また、プラズマＣＶＤ法で形成した酸化窒化シリコン膜、窒化酸化シリコン膜、又はＴＥＯＳを用いて成膜した酸化シリコン膜であっても良い。
【００６４】
支持基板１００にはバリア層１０３を設けることが好ましい。バリア層１０３を設けることで、支持基板１００として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散して単結晶半導体層１０１が汚染されることを防ぐことができる。バリア層１０３は一層又は複数の層をもって構成する。例えば、ナトリウムなどのイオンをブロッキングする効果の高い窒化シリコン膜又は窒化酸化シリコン膜を第１層目として用い、その上層に第２層目として酸化シリコン膜又は酸化窒化シリコン膜を設ける。第１層目は不純部の拡散を防止する目的を持った絶縁膜であり緻密な膜であるのに対し、第２層目は第１層目の膜の内部応力が上層に作用しないように、応力を緩和することを一つの目的としている。このように支持基板１００にバリア層１０３を設けることで、単結晶半導体層を接合する際の基板の選択範囲を広げることができる。
【００６５】
バリア層１０３の上層に接合層１０２を設けた支持基板１００と半導体基板１０６を接合させる（図１６（Ｂ））。半導体基板１０６の表面は保護膜として設けた酸化シリコン層１０５をフッ酸で除去しておき、半導体表面が露出する状態となっている。半導体基板１０６の最表面はフッ酸溶液の処理により水素で終端されている状態であれば良い。接合形成に際して表面終端水素により水素結合が形成され、良好な接合を形成することができる。また、不活性ガスのイオンを照射して半導体基板１０６の最表面に未結合手が露出するようにして、真空中で接合を形成しても良い。
【００６６】
この状態で第１の熱処理を行う。第１の熱処理は接合層１０２の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。それにより分離層１０７に形成された微小な空孔に体積変化が起こり、半導体基板１０６を劈開することができる。支持基板１００上には半導体基板１０６と同じ結晶性を有する単結晶半導体層１０１が形成される（図１６（Ｃ））。
【００６７】
次に支持基板１００に単結晶半導体層１０１が接合された状態で第２の熱処理を行う。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板１００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱又は輻射加熱などにより支持基板１００及び／又は単結晶半導体層１０１が加熱されるようにすれば良い。第２の熱処理を行うことで単結晶半導体層１０１に残留する応力を緩和することができ、第１の熱処理によって分割する際に生じる単結晶半導体層１０１のダメージを回復させることにも有効である。
【００６８】
本形態によれば、ガラス基板等の耐熱温度が７００℃以下の支持基板１００であっても接合部の接着力が強固な単結晶半導体層１０１を得ることができる。支持基板１００として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。
【００６９】
次いで、本形態による半導体装置について図６と図７を参照して説明する。まず、支持基板１００に接合層１０２を介して単結晶半導体層１０１が設けられている（図６（Ａ））。単結晶半導体層１０１の膜厚は５ｎｍから５００ｎｍ、好ましくは１０ｎｍから２００ｎｍ、より好ましくは１０ｎｍから６０ｎｍの厚さとすることが好ましい。単結晶半導体層１０１の厚さは、図３で説明した分離層１０７の深さを制御することにより適宜設定できる。単結晶半導体層１０１にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物元素を添加する。例えば、ｐ型不純物元素として硼素を１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加されていても良い。支持基板１００にはバリア層１０３として窒化シリコン層と酸化シリコン層が積層形成されている。支持基板１００にバリア層を設けることで、単結晶半導体層１０１の汚染を防ぐことができる。なお、窒化シリコン層に換えて、窒化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層を適用しても良い。
【００７０】
単結晶半導体層１０１をエッチングして、半導体素子の配置に合わせて島状に分離する（図６（Ｂ））。そして、単結晶半導体層１０１が露出した後ゲート絶縁層１１０、ゲート電極１１１、サイドウオール絶縁層１１２を形成し、第１不純物領域１１３、第２不純物領域１１４を形成する（図６（Ｃ））。絶縁層１１５は窒化シリコンで形成し、ゲート電極１１１をエッチングするときのハードマスクとして用いる。
【００７１】
層間絶縁層１１６を形成する。層間絶縁層１１６はＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜を成膜するか、ポリイミドに代表される有機樹脂を塗布して形成する（図６（Ｄ））。層間絶縁層１１６にはコンタクトホール１１７を形成する。コンタクトホール１１７は、サイドウオール絶縁層１１２を利用してセルフアラインコンタクトの構成となっている。勿論、セルフアラインコンタクトを採用しなくても良い。
【００７２】
その後、コンタクトホール１１７に合わせて配線１１９を形成する。配線１１９はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する（図７）。
【００７３】
このように、支持基板１００に接合された単結晶半導体層１０１を用いて電界効果トランジスタを作製することができる。本形態に係る単結晶半導体層１０１は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
【００７４】
図８は半導体装置の一例として、マイクロプロセッサ２００の一例を示す。このマイクロプロセッサ２００は、上記したように本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ；ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ２０９、及びメモリインターフェース２１０（ＲＯＭ  Ｉ／Ｆ）を有している。
【００７５】
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は命令解析部２０３に入力され、デコードされた後に演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図８に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
【００７６】
このようなマイクロプロセッサ２００は、絶縁表面を有する支持基板に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
【００７７】
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図９を参照して説明する。図９は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９と、変調回路２２０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、インターフェース２２４、中央処理ユニット２２５、ランダムアクセスメモリ２２６、読み出し専用メモリ２２７を有している。
【００７８】
このような構成のＲＦＣＰＵ２１１の動作は概略以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けられていても良い。
【００７９】
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
【００８０】
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、インターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。インターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
【００８１】
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット２２５が実行する方式を適用することができる。
【００８２】
このようなＲＦＣＰＵ２１１は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部２２９を小型化しても長時間の動作を保証することができる。図９ではＲＦＣＰＵの形態について示しているが、通信機能、演算処理機能、メモリ機能を備えたものであれば、ＩＣタグのようなものであっても良い。
【００８３】
図１及び図２で例示する単結晶半導体層１０１は、表示パネルを製造するマザーガラスと呼ばれる大型のガラス基板に接合することもできる。図１０は支持基板１００としてマザーガラスに単結晶半導体層１０１を接合する場合を示す。マザーガラスからは複数の表示パネルを切り出すが、単結晶半導体層１０１は、表示パネル１２２の形成領域に合わせて接合することが好ましい。半導体基板に比べて、マザーガラス基板は面積が大きいので、単結晶半導体層１０１は図１０のように分割して配置することが好ましい。表示パネル１２２には、走査線駆動回路領域１２３、信号線駆動回路領域１２４、画素形成領域１２５があり、これらの領域が含まれるように単結晶半導体層１０１を支持基板１００（マザーガラス）に接合する。
【００８４】
図１１は単結晶半導体層１０１により画素トランジスタが形成される液晶表示パネルの画素の一例を示す。図１１（Ａ）は画素の平面図を示し、単結晶半導体層１０１に走査線１２６が交差し、信号線１２７、画素電極１２８が接続する画素を示す。図１１（Ａ）に示すＪ−Ｋ切断線に対応する断面図が図１１（Ｂ）に示されている。
【００８５】
図１１（Ｂ）において、支持基板１００にはバリア層１０３として窒化シリコン層と酸化シリコン層が積層されている。単結晶半導体層１０１は接合層１０２によってバリア層１０３と接合している。絶縁層１１８上に画素電極１２８が設けられている。単結晶半導体層１０１と信号線１２７を接続するコンタクトホールには絶縁層１１８をエッチングして凹段差が生じるのでそこを埋めるように柱状スペーサ１３１が設けられている。対向基板１２９には対向電極１３０が形成され、柱状スペーサ１３１によって形成される空隙に液晶層１３２が形成されている。
【００８６】
図１２（Ａ）は単結晶半導体層１０１により画素部のトランジスタが形成されるエレクトロルミネセンス表示パネルの一例を示す。図１２（Ａ）は画素の平面図を示し、信号線１２７に接続する選択トランジスタ１３３と、電流供給線１３５に接続する表示制御トランジスタ１３４を有している。この表示パネルはエレクトロルミネセンス材料を含んで形成される層（ＥＬ層）を電極間に挟んだ発光素子が各画素に設けられる構成となっている。画素電極１２８は表示制御トランジスタ１３４に接続されている。図１２（Ｂ）はこのような画素の要部を示す断面図である。
【００８７】
図１２（Ｂ）において、支持基板１００、バリア層１０３、接合層１０２、単結晶半導体層１０１、絶縁層１１８などの構成は図１１（Ｂ）と同様である。画素電極１２８は周辺部が絶縁性の隔壁層１３６で囲まれている。画素電極１２８上にはＥＬ層１３７が形成されている。ＥＬ層１３７上には対向電極１３０が形成されている。画素部は封止樹脂１３８が充填され、補強板として対向基板１２９が設けられている。
【００８８】
本形態のエレクトロルミネセンス表示パネルはこのような画素をマトリクス状に配列させて表示画面を構成する。この場合、画素のトランジスタのチャネル部が単結晶半導体層１０１で形成されるので、各トランジスタ間で特性バラツキがなく、画素毎の発光輝度に斑が出ないという利点がある。従って、発光素子の明るさを電流で制御して駆動することが容易となり、トランジスタ特性のバラツキを補正する補正回路も不要となるので、駆動回路の負担を低減することができる。
【００８９】
このように、表示パネルを製造するマザーガラスにも単結晶半導体層を形成しトランジスタを形成することが可能である。単結晶半導体層で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力など全ての動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、図８及び図９で説明したようなマイクロプロセッサも形成することができるので、表示パネル内にコンピュータの機能搭載することもできる。また非接触でデータの入出力を可能としたディスプレイを作製することもできる。
【実施例１】
【００９０】
本例はＳＯＩ構造を有する基板の製造方法について図１３と図１４を参照して説明する。
【００９１】
まず、自然酸化膜が除去された単結晶シリコン基板３０１にＳｉＨ４ガスとＮ２Ｏガスを用い、プラズマＣＶＤ法で１００ｎｍの厚さで酸化窒化シリコン膜３０５を形成する。さらにＳｉＨ４ガス、Ｎ２Ｏガス及びＮＨ３ガスを用い、５０ｎｍの厚さで窒化酸化シリコン膜３０６を成膜する（図１３（Ａ））。
【００９２】
そして、窒化酸化シリコン膜３０６の表面からイオンドーピング装置を用い水素イオンを導入する（図１３（Ｂ））。本例では、水素をイオン化して単結晶シリコン基板３０１に分離層３０３を形成する。イオンドーピングは加速電圧８０ｋＶで、ドーズ量は２×１０１６ｉｏｎｓ／ｃｍ２として行う。
【００９３】
イオンドーピング装置はイオン化したガスを質量分離せず、そのまま電界で加速して基板に導入させる方式である。イオンドーピング装置はイオン源に連接するドーピング室を有し、このドーピング室を真空ポンプで排気して減圧状態を保持すると共に、設置された基板にイオン流を照射する構成である。イオン源はプラズマ室と、プラズマ室で生成されたイオンを引き出す加速電極系を備えている。イオン源のプラズマ発生方式としては直流フィラメント方式を用いることが好ましい。直流フィラメント方式を用いると同一の原子からなる質量の異なる複数種のイオンを生成することができる。
【００９４】
例えば、水素ガスを導入してイオンドーピングを行う場合、Ｈ＋、Ｈ２＋、Ｈ３＋のイオン種を生成することができる。これらのイオン種はＨ＋が１２％、Ｈ２＋が８％、Ｈ３＋が８０％の割合で存在し、これが単結晶シリコン基板３０１に導入されて分離層３０３を形成する。このように質量が小さく高次のイオンを分離層３０３に含ませることにより、熱処理工程において単結晶シリコン基板３０１の劈開を容易なものとすることができる。この場合において、単結晶シリコン基板３０１のイオンドーピング面に窒化酸化シリコン膜３０６及び酸化窒化シリコン膜３０５を設けておくことで、イオンドーピングにより単結晶シリコン基板３０１の表面荒れを防ぐことができる。
【００９５】
窒化酸化シリコン膜３０６上に接合層としての酸化シリコン膜３０４を形成する（図１３（Ｃ））。酸化シリコン膜３０４はプラズマＣＶＤ法で、珪酸エチル（ＴＥＯＳ：Ｓｉ（ＯＣ２Ｈ５）４）と酸素ガスを用いて５０ｎｍの厚さで成膜する。成膜温度は３５０℃以下として分離層３０３から水素が離脱しないようにする。
【００９６】
その後、超音波洗浄とオゾン含有水による洗浄がされたガラス基板３００と、単結晶シリコン基板３０１を酸化シリコン膜３０４を挟んで重ね合わせ、押圧することで接合を形成する（図１４（Ａ））。その後、第１の熱処理を行い単結晶シリコン基板３０１と支持基板であるガラス基板３００を分離する（図１４（Ｂ））。そして、単結晶半導体層３０２がガラス基板３００に接合されている状態で、さらに第２の熱処理を行う。
【００９７】
本例では、第１の熱処理温度として４１０℃の場合と５００℃の場合について行った。熱処理時間は共に２時間である。なお、この熱処理において、前記所定の温度で加熱する前に４１０℃で１０分の予備加熱と、熱処理後に４１０℃で２時間の徐冷を行っている。また、第２の熱処理は５５０℃で２時間行った。第２の熱処理でも、加熱処理の前後には第１の熱処理と同様に、予備加熱と徐冷の期間を設けている。
【００９８】
表１は、第１の熱処理と第２の熱処理を行ったガラス基板上に設けられた単結晶半導体層のラマン分光特性を評価した結果を示す。また、図１５はラマン分光スペクトルを示す。ラマン分光特性の評価はレーザラマン分光測定装置（ＨＯＲＩＢＡ  Ｕ１０００）を用いて行った。
【表１】
0005661990.tif 000002
【００９９】
また、比較例として第１の熱処理は同じ条件として、第２の熱処理を省略した試料を作製し、同様にラマン分光特性を評価した。その結果を表２に示す。
【表２】
0005661990.tif 000003
【０１００】
表１と表２及び図１５を参照して本例と比較例を比較すると、ラマンスペクトルの半値幅が、第２の熱処理を行った本例に係る試料の半値幅が小さくなっている。このことより、第２の熱処理によって結晶欠陥及び格子の乱れが低減して結晶性が向上していることが判る。その他の項目として、第２の熱処理を行った本例に係る試料の方がラマン強度が強くなっている。ラマン強度は相対的な値であるが、結晶性が高いものほどその値が高くなる傾向があるので、第２の熱処理は、ガラス基板上に接合した単結晶半導体層の結晶性回復に有用であることは明らかである。
【０１０１】
以上のように、本例によれば、ガラス基板３００上に歪みが緩和され結晶性に優れた単結晶半導体層３０２を接合させることができる。本例で作製される単結晶半導体層３０２はガラス基板３００と強固に接合しており、テープ剥離試験を行っても単結晶半導体層３０２が剥離することはない。すなわち、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板上に単結晶半導体層を設けることが可能となり、一辺が１メートルを超える基板を使って様々な集積回路、表示装置を製造することが可能となる。
【図面の簡単な説明】
【０１０２】
【図１】ＳＯＩ構造を有する基板の構成を示す断面図。
【図２】ＳＯＩ構造を有する基板の構成を示す断面図。
【図３】ＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図４】ＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図５】ＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図６】ＳＯＩ構造を有する基板を用いた半導体装置の製造方法を説明する断面図。
【図７】ＳＯＩ構造を有する基板を用いた半導体装置の製造方法を説明する断面図。
【図８】ＳＯＩ構造を有する基板により得られるマイクロプロセッサの構成を示すブロック図。
【図９】ＳＯＩ構造を有する基板により得られるＲＦＣＰＵの構成を示すブロック図。
【図１０】表示パネル製造用のマザーガラスに単結晶半導体層を接合する場合を例示する平面図。
【図１１】単結晶半導体層により画素トランジスタが構成されている液晶表示パネルの一例を示す図。
【図１２】単結晶半導体層により画素トランジスタが構成されているエレクトロルミネセンス表示パネルの一例を示す図。
【図１３】実施例１に係るＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図１４】実施例１に係るＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図１５】実施例１に係るＳＯＩ構造を有する基板における単結晶半導体層のラマン分光スペクトルを示すグラフ。
【図１６】ＳＯＩ構造を有する基板の製造方法を説明する断面図。
【図１７】水素イオン種のエネルギーダイアグラムについて示す図である。
【図１８】イオンの質量分析結果を示す図である。
【図１９】イオンの質量分析結果を示す図である。
【図２０】加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。
【図２１】加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。
【図２２】加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。
【図２３】加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。
【図２４】フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。
【符号の説明】
【０１０３】
１００  支持基板
１０１  単結晶半導体層
１０２  接合層
１０３  バリア層
１０４  絶縁層
１０５  酸化シリコン層
１０６  半導体基板
１０７  分離層
１１０  ゲート絶縁層
１１１  ゲート電極
１１２  サイドウオール絶縁層
１１３  第１不純物領域
１１４  第２不純物領域
１１５  絶縁層
１１６  層間絶縁層
１１７  コンタクトホール
１１８  絶縁層
１１９  配線
２００  マイクロプロセッサ
２０１  演算回路
２０２  演算回路制御部
２０３  命令解析部
２０４  割り込み制御部
２０５  タイミング制御部
２０６  レジスタ
２０７  レジスタ制御部
２０８  バスインターフェース
２０９  読み出し専用メモリ
２１０  メモリインターフェース
２１１  ＲＦＣＰＵ
２１２  アナログ回路部
２１３  デジタル回路部
２１４  共振回路
２１５  整流回路
２１６  定電圧回路
２１７  リセット回路
２１８  発振回路
２１９  復調回路
２２０  変調回路
２２１  ＲＦインターフェース
２２２  制御レジスタ
２２３  クロックコントローラ
２２４  インターフェース
２２５  中央処理ユニット
２２６  ランダムアクセスメモリ
２２７  読み出し専用メモリ
２２８  アンテナ
２２９  容量部
２３０  電源管理回路
１２２  表示パネル
１２３  走査線駆動回路領域
１２４  信号線駆動回路領域
１２５  画素形成領域
１２６  走査線
１２７  信号線
１２８  画素電極
１２９  対向基板
１３０  対向電極
１３１  柱状スペーサ
１３２  液晶層
１３３  選択トランジスタ
１３４  表示制御トランジスタ
１３５  電流供給線
１３６  隔壁層
１３７  ＥＬ層
１３８  封止樹脂
３００  ガラス基板
３０１  単結晶シリコン基板
３０２  単結晶半導体層
３０３  分離層
３０４  酸化シリコン膜
３０５  酸化窒化シリコン膜
３０６  窒化酸化シリコン膜
【図１】
0005661990.tif 000004
【図２】
0005661990.tif 000005
【図３】
0005661990.tif 000006
【図４】
0005661990.tif 000007
【図５】
0005661990.tif 000008
【図６】
0005661990.tif 000009
【図７】
0005661990.tif 000010
【図８】
0005661990.tif 000011
【図９】
0005661990.tif 000012
【図１０】
0005661990.tif 000013
【図１１】
0005661990.tif 000014
【図１２】
0005661990.tif 000015
【図１３】
0005661990.tif 000016
【図１４】
0005661990.tif 000017
【図１５】
0005661990.tif 000018
【図１６】
0005661990.tif 000019
【図１７】
0005661990.tif 000020
【図１８】
0005661990.tif 000021
【図１９】
0005661990.tif 000022
【図２０】
0005661990.tif 000023
【図２１】
0005661990.tif 000024
【図２２】
0005661990.tif 000025
【図２３】
0005661990.tif 000026
【図２４】
0005661990.tif 000027