(57)【特許請求の範囲】
【請求項１】
ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示パネルを有する液晶表示装置であって、
前記ＴＦＴ基板には、走査線が第１の方向に延在し、所定のピッチで、第２の方向に配列し、映像信号線が第２の方向に延在し、所定のピッチで第１の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素電極が存在し、
前記画素電極は透明導電膜で形成され、
前記映像信号線の上面および側面は前記画素電極の透明電極と同層に形成される透明導電膜によって覆われており、
前記映像信号線を覆う透明導電膜の幅は前記映像信号線の幅よりも大きく、
前記画素電極とＴＦＴがソース電極を介して接続し、
前記ＴＦＴは、ゲート電極とゲート絶縁膜を介して配置された半導体層と、前記半導体層の上に形成されたドレイン電極とソース電極とで形成され、
前記半導体層と前記ドレイン電極および前記ソース電極の間にはｎ+層が形成され、
前記ソース電極は、前記半導体層と重複した部分と重複しない部分を有し、
前記画素電極は前記ソース電極が前記半導体層と重複しない部分において、前記ソース電極とオーバーラップしており、
前記ドレイン電極および前記ソース電極の前記半導体層と重複している部分では、前記ドレイン電極および前記ソース電極の上には前記透明電極が存在せず、
前記映像信号線と前記走査線が交差する部分およびその近傍を除いては、前記映像信号線の下面には、半導体層およびｎ+層は形成されていないことを特徴とする液晶表示装置。
【請求項２】
前記映像信号線はＭｏＣｒ合金によって形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記映像信号線の端部は、映像信号線とＩＣドライバとを接続する引き出し線と接続しており、前記引き出し線は、前記透明電極によって覆われていないことを特徴とする請求項２に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に視野角特性が優れ、かつ、製造コストを低減できる横電界方式の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置に使用される液晶表示パネルは、画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。
【０００４】
ＩＰＳ方式も種々存在するが、例えば、コモン電極あるいは画素電極を平面ベタで形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極あるいはコモン電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が透過率を大きくすることが出来るので、現在主流となっている。
【０００５】
以上のような方式のＩＰＳは、従来は、まず、ＴＦＴを形成し、ＴＦＴをパッシベーション膜で覆い、その上に、上記コモン電極、絶縁膜、画素電極等を形成している。しかし、製造コスト低減の要求があり、このために、ＴＦＴ基板における導電膜、絶縁膜等の層数を低減することが行われている。
【０００６】
コモン電極をパッシベーション膜よりも下層に形成したＩＰＳ方式の例として、「特許文献１」には、ゲート電極と同じ層にコモン電極を形成し、ゲート絶縁膜および、保護絶縁膜を挟んで櫛歯状の画素電極を形成する構成が記載されている。また、「特許文献２」には、データ線と走査線からの漏れ電界をシールドする構成が記載されている。「特許文献２」には、データ線の抵抗を下げるために、不透明な金属配線の上に、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる透明導電膜を積層する構成が記載されている。但し、「特許文献２」のＩＴＯの幅は、金属配線の幅よりも小さく、ＩＴＯが金属配線の上に載置されている構成となっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１６８８７８号公報
【特許文献２】特開２００３−２９５２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図６は本発明が対象とするＩＰＳのＴＦＴ基板１００の従来例を示す断面図である。図６は、ＩＰＳにおいて、層数を低減した構成である。なお、図６の構成は「特許文献１」に記載のＩＰＳの構成とは異なっている。図６において、ＴはＴＦＴ領域、Ｓはソース電極領域、Ｐは画素電極領域、Ｄは、映像信号線領域である。図６において、ガラスで形成されたＴＦＴ基板１００の上にゲート電極１０１が形成されている。ゲート電極１０１は例えば、ＡｌＮｄ合金の上にＭｏＣｒが積層された構成となっている。例えば、下層がＡｌＮｄ合金で２００ｎｍの厚さに形成され、上層はＭｏＣｒ合金が４０ｎｍの厚さで形成されている。ゲート電極１０１の上にゲート絶縁膜１０２がＣＶＤによって３５０ｎｍ程度の厚さで形成されている。
【０００９】
ゲート絶縁膜１０２の上で、ゲート電極１０１の上方に半導体層１０３が形成されている。半導体層１０３としてＣＶＤによってａ−Ｓｉ膜が形成される。半導体層１０３の上には、ドレイン電極１０４とソース電極１０５が対向して形成されている。ドレイン電極１０４とソース電極１０５および映像信号線はＭｏＣｒによって同時に形成される。ドレイン電極１０４とソース電極１０５の間がＴＦＴにおけるチャネル層となる。なお、半導体層１０３とドレイン電極１０４あるいはソース電極１０５との間にはオーミックコンタクトをとるために、図示しないｎ＋Ｓｉ層が形成されている。
【００１０】
図６において、ドレイン電極１０４あるいはソース電極１０５を形成した後、画素電極１０６が透明導電膜であるＩＴＯによって平面べたで形成されている。画素電極１０６の一部はソース電極１０５と重なっており、画素電極１０６とソース電極１０５の電気的コンタクトを取っている。その後、ドレイン電極１０４、ソース電極１０５、画素電極１０６等を覆ってパッシベーション膜１０７が形成されている。パッシベーション膜１０７は、ＣＶＤによるＳｉＮによって形成されている。パッシベーション膜１０７は本来ＴＦＴを保護するために形成されるが、図６においては、コモン電極１０８と画素電極１０６の間の絶縁膜の役割を兼ねている。
【００１１】
パッシベーション膜１０７の上には、櫛歯状のコモン電極１０８が形成されている。コモン電極１０８の上には図示しない配向膜が形成され、その上に液晶層が存在している。液晶層は、図示しないカラーフィルタ等が形成された対向基板との間に挟持されている。
【００１２】
図７は、ＴＦＴ、画素電極１０６、コモン電極１０８等を示す平面図である。図７において、ゲート電極１０１の上に半導体層１０３が形成され、半導体層１０３の上にドレイン電極１０４とソース電極１０５が対向して形成されている。ドレイン電極１０４は映像信号線２０が分岐したものである。また、ゲート電極１０１は走査線１０が分岐したものである。
【００１３】
図７において、画素電極１０６が矩形状に形成されている。画素電極１０６の一部はソース電極１０５の一部を覆って画素電極１０６とソース電極１０５のコンタクトをとっている。矩形状の画素電極１０６の上に、図示ないパッシベーション膜１０７を介して櫛歯状に形成したコモン電極１０８が配置されている。
【００１４】
コモン電極１０８と画素電極１０６との間に電界が印加されると、電界の横成分によって液晶分子が回転して画素ごとにバックライトからの光の透過率を制御することによって画像が形成される。
【００１５】
図８は図６あるいは図７に示すような従来構造における問題点を示す図である。画素電極１０６のパターニングはフォトリソグラフィによって行う。すなわち、レジスト２００をコーティングしたあと、例えばネガレジストであれば、必要な部分を露光して、現像液３００に不溶にする。露光されていないレジスト２００部分は現像液３００によって除去される。現像液３００によってレジスト２００が剥離される間、あるいはレジスト２００が除去された後も、ある時間はＩＴＯは現像液３００にさらされる。ＩＴＯにピンホール１０６１が存在すると、ピンホール部において、現像液３００の存在によって、ＩＴＯとＭｏＣｒとの間に電池作用が生じ、ＭｏＣｒが急激にエッチングされ、ＭｏＣｒが消失するという現象を生ずる。
【００１６】
図８はこの様子を示すものである。図８（ａ）は、映像信号線２０の上にもＩＴＯが形成されているが、このＩＴＯは、映像信号線の上にピンホール１０６１が存在していることを示している。レジスト２００がネガ型の場合、ＩＴＯ１０６を残す部分のレジスト２００を露光して現像液３００に不溶にし、他の部分のレジスト２００は現像液３００によって溶かす。レジスト２００が現像され、この現像液３００が存在している状態を示すものが図８（ｂ）である。
【００１７】
図８（ｂ）において、現像液３００がＩＴＯのピンホール１０６１を通して映像信号線２０に直接触れている。そうすると、ＩＴＯと映像信号線２０を形成しているＭｏＣｒとの間に現像液３００を介する電池作用が生じ、映像信号線２０が急激にエッチングされる。そうすると、図８（ｃ）に示すように、ＩＴＯ１０６のピンホール１０６１部において、映像信号線２０が消失する。これによって、映像信号線２０が断線する場合もある。
【００１８】
以上述べた問題は、映像信号線２０のみでなく、ドレイン電極１０４、ソース電極１０５についても同様である。すなわち、映像信号線２０とドレイン電極１０４、ソース電極１０５は同層で形成されるからである。しかし、以上述べた問題は、映像信号線２０において特に著しい。つまり、映像信号線２０は幅が狭く、長さが長いで、以上説明したような断線の問題は特に深刻である。したがって、ＩＴＯの現像液による歩留まりの低下は、殆ど映像信号線２０において生ずると考えてよい。
【００１９】
本発明の目的は、以上のような問題点を解決するものであり、層数を低減し、製造コストを抑えたＩＰＳ液晶表示装置において、製造歩留まりの向上と信頼性の向上を図ることである。
【課題を解決するための手段】
【００２０】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。すなわち、ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示パネルを有する液晶表示装置であって、前記ＴＦＴ基板には、走査線が第１の方向に延在し、所定のピッチで、第２の方向に配列し、映像信号線が第２の方向に延在し、所定のピッチで第１の方向に配列し、前記走査線と前記映像信号線とで囲まれた領域に画素電極が存在し、前記画素電極は透明導電膜で形成され、前記映像信号線の上面および側面は前記画素電極の透明電極と同層に形成される透明導電膜によって覆われており、前記映像信号線を覆う透明導電膜の幅は前記映像信号線の幅よりも大きいことを特徴とする液晶表示装置である。
【発明の効果】
【００２１】
本発明によれば、画素電極のパターニングに伴う、映像信号線の断線が大幅に減少するために、液晶表示装置の製造歩留まりを向上させることが出来る。
【図面の簡単な説明】
【００２２】
【図１】本発明における液晶表示パネルのＴＦＴ基板の断面図である。
【図２】本発明における画素部の構成を示す平面図である。
【図３】本発明の特徴的な示すプロセスを示す断面図である。
【図４】本発明によるＴＦＴ基板の配線を示す平面図である。
【図５】図４のＡ−Ａ断面図である。
【図６】従来技術における液晶表示パネルのＴＦＴ基板の断面図である。
【図７】従来技術における画素部の構成を示す平面図である。
【図８】従来技術の問題点を示す断面図である。
【発明を実施するための形態】
【００２３】
以下に本発明の内容を実施例を用いて詳細に説明する。
【実施例１】
【００２４】
図１は、本発明によるＴＦＴ基板１００の断面図である。図１において、ＴはＴＦＴ領域、Ｓはソース電極領域、Ｐは画素電極領域、Ｄは、映像信号線領域であることは図６と同様である。図１において、映像信号線２０が画素電極１０６を形成するＩＴＯ１０６によって、側面までおおわれていることを除いて、図６と同じなので、同じ説明は省略する。
【００２５】
図１において、ドレイン電極１０４、ソース電極１０５、映像信号線２０を形成した後、画素電極１０６をＩＴＯによって形成する。ＩＴＯは全面に皮膜形成され、その後、フォトリソグラフィによるＩＴＯのパターニングを行う。ＩＴＯのパターニングはレジストを用いて行うが、従来は、画素電極のみをレジストで覆い、その他はエッチングによってＩＴＯを除去していた。レジストを現像する現像液は、映像信号線２０を構成するＭｏＣｒ等をエッチングする。映像信号線２０を覆うＩＴＯ１０６にピンホール１０６１が存在すると、図７に示すように、このピンホール１０６１からレジスト２００の現像液が侵入して、映像信号線２０を侵し、映像信号線２０が断線にいたる場合がある。
【００２６】
本発明は、これを対策するものであり、本発明の特徴を図３に示す。図３（ａ）は、ゲート絶縁膜１０２の上に映像信号線２０が形成され、その上を画素電極１０６を形成するＩＴＯ１０６が覆っている状態である。図３（ａ）において、ＩＴＯ１０６にはピンホール１０６１が存在しいている。なお、ＩＴＯ１０６は１００ｎｍ以下の薄膜であるので、ピンホールは不可避である。
【００２７】
図３（ａ）の状態に対して、全面にレジスト２００をコーティングし、露光して、必要な部分のみを現像液３００に不溶として、ＩＴＯ１０６をパターニング可能とする。図３（ｂ）は、レジスト２００をコーティングした後、現像した状態を示している。図３において、現像液３００は存在しているが、映像信号線２０は、ＩＴＯ１０６にピンホール１０６１が存在していても、レジスト２００に保護されて、レジスト現像液３００によって侵されることは無い。したがって、映像信号線２０に断線が生ずることは無い。
【００２８】
図３（ｃ）は、図３（ｂ）のようなレジストパターン２００に対して、エッチング液４００によって、ＩＴＯ１０６をエッチングしている状態である。図３（ｃ）において、レジスト２００によってコーティングされていない部分のＩＴＯ１０６は除去され、ＩＴＯ１０６のパターニングが行われる。このとき、映像信号線２０上のＩＴＯ１０６はレジスト２００に保護されているので、エッチングされずに残留する。
【００２９】
図３（ｃ）は、映像信号線２０上のＩＴＯ１０６にピンホール１０６１が出来ている状態なので、映像信号線２０をＩＴＯ１０６が全面覆っていないが、ピンホール１０６１が出来ていない部分では、ＩＴＯ１０６が映像信号線２０の全面を覆っている。さらに、図３（ｃ）の特徴は、ＩＴＯ１０６が映像信号線２０の側面も覆っていることである。これは、本発明とは、課題、作用効果が大きく異なる「引用文献２」の構成と大きく異なる点である。
【００３０】
ＩＴＯ１０５のエッチング液によってＩＴＯ１０６のパターニングを行ったあと、レジスト２００を剥離する。レジスト２００の剥離液は、映像信号線２０を構成する金属、例えば、ＭｏＣｒ等を侵すことは無いので、レジスト剥離時に映像信号線２０が断線することは無い。
【００３１】
図１は、画素電極１０６のＩＴＯ及び、映像信号線２０を覆うＩＴＯ１０６を保護したレジスト２００が除去された状態を示している。図１における映像信号線２０を覆うＩＴＯ１０６には、ピンホール１０６１が無い状態のものを示している。図１において、ＩＴＯ１０６は、映像信号線２０の上面および側面を覆っている。
【００３２】
図２は、本発明による画素部の構成を示す平面図である。図２の構成は、映像信号線２０が画素電極１０６を構成するＩＴＯ１０６によって覆われていることを除いて図７と同様なので、同じ説明は省略する。図２において、映像信号線２０はＩＴＯ１０６によって覆われている。図２の特徴は、ＩＴＯ１０６の幅が金属によって形成される映像信号線２０の幅よりも大きいことである。これはその分レジストによって覆われているということであり、映像信号線２０の側面もレジスト現像液から保護されることになる。
【００３３】
図２において、映像信号線２０と同層で形成され、半導体層１０３の上に形成されるドレイン電極１０４およびソース電極１０５も映像信号線２０と同様に、ＩＴＯ１０６にピンホールが存在した場合、画素電極１０６のレジスト現像液に侵される危険はあるが、ドレイン電極１０４、ソース電極１０５ともに、映像信号線２０の長さに比べてはるかに小さいので、実際に、ＩＴＯピンホールによるドレイン電極１０４あるいはソース電極１０５の断線の危険は、映像信号線２０の場合に比べてはるかに小さい。
【００３４】
半導体層１０３の上に形成されているドレイン電極１０４およびソース電極１０５の上および側面には、ＩＴＯ１０６による被覆をおこなっていない。これは、ＩＴＯ１０６は金属酸化物なので、特にチャンネル部において、ＴＦＴの動作特性に微妙な影響が及ぶことを防止するためである。但し、ソース電極１０５が画素電極１０６と接続する部分では、ＩＴＯがソース電極１０５を覆っている。
【００３５】
図４は、画面コーナー部付近における画素配置および配線を示す平面図である。図４において、領域ＤＩは表示領域であり、ＷＩは引き出し配線領域である。図４において、表示領域には映像信号線２０が縦方向に延在し、所定のピッチで横方向に配列している。
【００３６】
図４において、映像信号線２０と映像信号線２０の間に画素電極１０６が形成され、画素電極１０６に対し、図４における上側にＴＦＴが形成されている。ただし、図４では、ＴＦＴのドレイン電極１０４とソース電極１０５のみが記載されている。ドレイン電極１０４は映像信号線２０が分岐したものであり、ソース電極１０５は、画素電極１０６の下側にオーバーラップして形成されている。図４には図示していないが、走査線が横方向に延在し、所定のピッチで縦方向に配列している。図２に示すように、ゲート電極１０１が走査線１０から分岐している。画素電極１０６は走査線１０と映像信号線２０とで囲まれた領域に存在している。
【００３７】
図４において、映像信号線２０の終端には、四角形で、映像信号線よりも幅の大きいドレインパッド１１０が形成されている。このドレインパッド１１０において、ＩＣドライバ等と接続するための引出し線１２０が斜め外側に向かって延在する。引出し線１２０は、ピッチが小さいので、映像信号線２０と同層の引出し線と、走査線の層で形成された引き出し線の両方を使用することによって引き出し線１２０間の絶縁を確保する。図４において、映像信号線２０と同層の引出し線１２０は、ドレインパッド１１０を介して映像信号線２０と連続しており、ドレインパッド１２０によって終端している映像信号線２０は、ドレインパッド１２０において、走査線と同層の引出し線に乗り換えている。
【００３８】
図４において、映像信号線２０の引出し線１２０の上には、ＩＴＯは形成されていない。図４からわかるように、引出し線１２０のピッチは、映像信号線２０のピッチよりも小さい。本発明では、ＩＴＯの幅は、引出し線等を形成する金属配線の幅よりも大きい。したがって、ＩＴＯによって引出し線１２０を覆うと、引出し線１２０間の間隔を十分とることができなくなり、配線間の絶縁不良を引き起こしやすい。そこで、図４では、各引出し線１２０の上をＩＴＯでは覆わない構成となっている。ただし、引出し線１２０間の間隔を十分とることができるならば、映像信号線２０におけると同様、引出し線１２０を透明電極によって覆うことが出来る。
【００３９】
図４において、映像信号線２０の終端近くでドレインパッド１１０の内側の、映像信号線２０と映像信号線２０との間にダミーパッド１１１が形成されている。ダミーパッド１１１は、シール部における高さの均一性を保って、シール性能を向上させるため、あるいは、種々のパターンの寸法管理としても使用される。
【００４０】
図４において、映像信号線２０の最外側にはダミー映像信号線２０１が形成され、引き出し線１２０の外側には、ダミー引き出し線１２１が形成されている。いずれも、映像信号線２０あるいは引出し線１２０の形成を安定化させるためである。
【００４１】
図４において、映像信号線２０はＭｏＣｒ等の金属で形成されているが、この金属配線を覆って、画素電極１０６を形成するＩＴＯが形成されている。図５は図４のＡ−Ａ断面図である。図５において、ゲート絶縁膜１０２の上に透明電極であるＩＴＯ１０６によって画素電極１０６が形成されている。画素電極１０６と画素電極１０６の間にＭｏＣｒ等の金属で形成された映像信号線２０が存在している。金属で形成された映像信号線２０は、画素電極１０６を形成するときに同時に形成されるＩＴＯ１０６によって覆われている。図５に示すように、映像信号線２０はＩＴＯ１０６によって側面まで覆われている。映像信号線２０を覆うＩＴＯ１０６は金属層よりも幅が広く形成されているが、ＩＴＯは透明なので、表示領域の透過率を低下させることは無い。
【００４２】
図４に戻り、ＩＴＯによって覆われている配線は映像信号線２０のみである。これは、映像信号線２０が最も長く、幅も狭く、数も多いので、本発明の効果が最も高いからである。例えば、引出し線１２０は、映像信号線２０に比べて長さが小さく、また、映像信号線２０と同じ層を使用する数は映像信号線２０の半分である。また、ＴＦＴのドレイン電極１０４、ソース電極１０５は映像信号線２０に比べて面積が非常に小さい。したがって、映像信号線２０をＩＴＯ１０６によって覆うことによって、本発明の目的の大部分を達成することが出来る。
【符号の説明】
【００４３】
１０…走査線、  ２０…映像信号線、  １００…ＴＦＴ基板、  １０１…ゲート電極、  １０２…ゲート絶縁膜、  １０３…半導体層、  １０４…ドレイン電極、  １０５…ソース電極、  １０６…画素電極、  １０７…パッシベーション膜、  １０８…コモン電極、  １１０…ドレインパッド、  １１１…ダミーパッド、  １２０…引出し線、  １２１…ダミー引出し線、  ２０１…ダミー映像信号線、  ３００…現像液、  ４００…エッチング液、  １０６１…ＩＴＯピンホール。
【図１】
0005814617.tif 000002
【図２】
0005814617.tif 000003
【図３】
0005814617.tif 000004
【図４】
0005814617.tif 000005
【図５】
0005814617.tif 000006
【図６】
0005814617.tif 000007
【図７】
0005814617.tif 000008
【図８】
0005814617.tif 000009