(57)【特許請求の範囲】
【請求項１】
複数の画素の信号がそれぞれ出力される複数の信号線と、
前記複数の信号線から出力される信号をそれぞれ保持する複数の第１の保持容量と、
前記複数の信号線と前記複数の第１の保持容量の間の電気経路にそれぞれ設けられ、各々が、第１のＮＭＯＳトランジスタ及び第１のＰＭＯＳトランジスタを有する、複数の第１のＣＭＯＳスイッチと、
前記複数の第１のＮＭＯＳトランジスタのゲートに電気的に接続される第１の制御線と、
前記複数の第１のＰＭＯＳトランジスタのゲートに電気的に接続される第２の制御線と、を有し、
前記複数の第１のＣＭＯＳスイッチは、前記複数の画素が出力した信号に基づく信号を前記複数の第１の保持容量にそれぞれ書き込み、
前記第１の制御線は、前記複数の第１のＮＭＯＳトランジスタのゲートを駆動し、
前記第２の制御線は、前記複数の第１のＰＭＯＳトランジスタのゲートを駆動し、
前記第１のＮＭＯＳトランジスタ及び前記第１のＰＭＯＳトランジスタのゲートパルスの切り替わりタイミングが相互に同時であり、
前記第１の制御線及び前記第２の制御線には、前記第１のＮＭＯＳトランジスタがオフするタイミングと前記第１のＰＭＯＳトランジスタがオフするタイミングとがずれるように、制御信号が供給されることを特徴とする固体撮像装置。
【請求項２】
複数の画素の信号がそれぞれ出力される複数の信号線と、
前記複数の信号線から出力される信号をそれぞれ保持する複数の第１の保持容量と、
前記複数の信号線と前記複数の第１の保持容量の間の電気経路にそれぞれ設けられ、各々が、第１のＮＭＯＳトランジスタ及び第１のＰＭＯＳトランジスタを有する、複数の第１のＣＭＯＳスイッチと、
前記複数の第１のＮＭＯＳトランジスタのゲートに電気的に接続される第１の制御線と、
前記複数の第１のＰＭＯＳトランジスタのゲートに電気的に接続される第２の制御線と、を有し、
前記複数の第１のＣＭＯＳスイッチは、前記複数の画素が出力した信号に基づく信号を前記複数の第１の保持容量にそれぞれ書き込み、
前記第１の制御線は、前記複数の第１のＮＭＯＳトランジスタのゲートを駆動し、
前記第２の制御線は、前記複数の第１のＰＭＯＳトランジスタのゲートを駆動し、
前記第１の制御線及び前記第２の制御線には、前記第１のＮＭＯＳトランジスタがオフするタイミングと前記第１のＰＭＯＳトランジスタがオフするタイミングとがずれるように、制御信号が供給され、
スポット光により前記第１のＣＭＯＳスイッチの入力信号が電源電位になる場合には、前記第１のＮＭＯＳトランジスタが前記第１のＰＭＯＳトランジスタより先にオフし、
スポット光により前記第１のＣＭＯＳスイッチの入力信号が基準電位になる場合には、前記第１のＰＭＯＳトランジスタが前記第１のＮＭＯＳトランジスタより先にオフすることを特徴とする固体撮像装置。
【請求項３】
前記複数の第１のＣＭＯＳスイッチのすべてにおいて、前記第１のＮＭＯＳトランジスタが前記第１のＰＭＯＳトランジスタより先にオフし、又は前記第１のＰＭＯＳトランジスタが前記第１のＮＭＯＳトランジスタより先にオフすることを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
さらに、前記第１の制御線及び前記第２の制御線に供給する信号を制御する制御部を有し、
前記制御部は、前記第１のＮＭＯＳトランジスタがオフするタイミングと前記第１のＰＭＯＳトランジスタがオフするタイミングとがずれるように、前記第１の制御線及び前記第２の制御線に供給する信号を制御することを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
さらに、各々が、前記複数の信号線の各々から出力される画素のリセット信号を保持する、複数の第２の保持容量と、
前記複数の信号線及び前記複数の第２の保持容量の間の電気経路に設けられ、各々が、第２のＮＭＯＳトランジスタ及び第２のＰＭＯＳトランジスタを有する、複数の第２のＣＭＯＳスイッチと、
前記複数の第２のＮＭＯＳトランジスタのゲートに電気的に接続される第３の制御線と、
前記複数の第２のＰＭＯＳトランジスタのゲートに電気的に接続される第４の制御線とを有し、
前記複数の第２のＣＭＯＳスイッチは、前記複数の画素が出力した信号に基づく信号を前記複数の第２の保持容量にそれぞれ書き込み、
前記第３の制御線は、前記複数の第２のＮＭＯＳトランジスタのゲートを駆動し、
前記第４の制御線は、前記複数の第２のＰＭＯＳトランジスタのゲートを駆動し、
前記第３の制御線及び前記第４の制御線には、前記第２のＮＭＯＳトランジスタがオフするタイミングと前記第２のＰＭＯＳトランジスタがオフするタイミングとがずれるように、制御信号が供給されることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
さらに、前記複数の信号線及び前記複数の第１のＣＭＯＳスイッチの間の電気経路に設けられ、各々が、前記複数の信号線から出力される信号を増幅する、複数の信号増幅部を有することを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
さらに、前記第１の制御線に制御信号を供給するための第１の電極パッドと、
前記第２の制御線に制御信号を供給するための第２の電極パッドとを有することを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
さらに、電極パッドと、
前記電極パッドに入力される信号を遅延する遅延回路とを有し、
前記第１の制御線及び前記第２の制御線のうちの一方は前記遅延回路を介して前記電極パッドに電気的に接続され、
前記第１の制御線及び前記第２の制御線のうちの他方は前記遅延回路を介さないで前記電極パッドに電気的に接続されることを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項９】
さらに、前記第１の制御線にパルスを供給するための第１の入力パッドと、
前記第２の制御線にパルスを供給するための第２の入力パッドとを有し、
前記第１の入力パッドと、前記第１の制御線に駆動される前記複数の第１のＮＭＯＳトランジスタのうち、該第１の入力パッドに最も近い位置に配される第１のＮＭＯＳトランジスタまでの電気経路の信号に対する遅延量と、前記第２の入力パッドと、前記第２の制御線に駆動される前記複数の第１のＰＭＯＳトランジスタのうち、該第２の入力パッドに最も近い位置に配される第１のＰＭＯＳトランジスタまでの電気経路の信号に対する遅延量とが異なることを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記第１の入力パッドと前記第２の入力パッドとが同一の導電パターンにより構成されていることを特徴とする請求項９記載の固体撮像装置。
【請求項１１】
該第２の入力パッドに最も近い位置に配される第１のＰＭＯＳトランジスタまでの電気経路の信号に対する遅延量が、該第１の入力パッドに最も近い位置に配される第１のＮＭＯＳトランジスタまでの電気経路の信号に対する遅延量よりも大きいことを特徴とする請求項９又は１０記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
ＭＯＳ型の固体撮像装置として、複数の画素が２次元状に配置され、列毎に信号保持容量、信号保持容量のスイッチ手段を備える構成が開示されている（例えば、特許文献１参照）。また、固体撮像装置の信号対ノイズ比を高めるために、信号を増幅しランダムノイズの増幅を抑制する手段として、列毎に演算増幅器、信号保持容量、信号保持容量のスイッチ手段を備える構成が開示されている（例えば、特許文献２参照）。また、特許文献３には信号保持容量のスイッチにＣＭＯＳスイッチを用いることが開示されている。信号保持容量のスイッチをＣＭＯＳスイッチにすることで、ＮＭＯＳトランジスタだけのスイッチの場合よりも高い電圧を信号保持容量に書き込むことができるので、信号保持容量でのダイナミックレンジを拡大することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２３０９７４号公報
【特許文献２】特開２００８−２７８４６０号公報
【特許文献３】特開２００８−２６３２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
信号保持容量のスイッチをＣＭＯＳスイッチで構成し、画素領域に強いスポット光を入射させるとスポットの左右のどちらかで白か黒の帯が発生するという課題を発明者らは新たに見出した。この課題は、ＣＭＯＳスイッチを構成するＮＭＯＳトランジスタとＰＭＯＳトランジスタがオン状態（＝導通状態）からオフ状態（＝非道通状態）に遷移するタイミングが、撮像面全域で一致しないことが原因であることがわかった。ＮＭＯＳトランジスタとＰＭＯＳトランジスタをオン／オフする際のゲートの電位変化がＭＯＳトランジスタの寄生容量を介してドレイン側に電位変動をもたらすことが一般的に知られている。ＣＭＯＳスイッチはＮＭＯＳトランジスタとＰＭＯＳトランジスタのオフが略同時に行われれば、電位変動が相殺される。しかしながら、一方のスイッチが時間的に先にオフすると、後からオフするスイッチによってトランジスタのドレインあるいはソースに書き込まれている信号電位が変動する。この変動が撮像領域全体で一定であれば、白帯や黒帯を生じない。撮像領域全体で、ある領域はＮＭＯＳトランジスタとＰＭＯＳトランジスタが略同時にオフし、別の領域ではオフするタイミングが一致しないと、２つの領域で書き込まれる信号の電位が異なり、白帯や黒帯という現象が見られることがわかった。
【０００５】
強いスポット光のように特定の電位に偏った信号を出力する画素が多数存在すると、ＮＭＯＳトランジスタとＰＭＯＳトランジスタの一方だけがオン状態となる。ＭＯＳトランジスタはオン状態よりオフ状態の方がゲート寄生容量が大きいため、多数のオン状態のＭＯＳトランジスタが接続された制御線と多数のオフ状態のＭＯＳトランジスタが接続された制御線に寄生容量に大きな差を生じる。その結果、制御線を伝わるパルスの遅延に差が生じ、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのオン／オフのタイミングに差が生じる。これにより、強いスポット光で画像中に白帯、黒帯が発生してしまう。
【０００６】
本発明の目的は、強いスポット光により生じる白帯又は黒帯に起因する画質の低下を防止することができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の固体撮像装置は、複数の画素の信号がそれぞれ出力される複数の信号線と、前記複数の信号線から出力される信号をそれぞれ保持する複数の第１の保持容量と、前記複数の信号線と前記複数の第１の保持容量の間の電気経路にそれぞれ設けられ、各々が、第１のＮＭＯＳトランジスタ及び第１のＰＭＯＳトランジスタを有する、複数の第１のＣＭＯＳスイッチと、前記複数の第１のＮＭＯＳトランジスタのゲートに電気的に接続される第１の制御線と、前記複数の第１のＰＭＯＳトランジスタのゲートに電気的に接続される第２の制御線と、を有し、前記複数の第１のＣＭＯＳスイッチは、前記複数の画素が出力した信号に基づく信号を前記複数の第１の保持容量にそれぞれ書き込み、前記第１の制御線は、前記複数の第１のＮＭＯＳトランジスタのゲートを駆動し、前記第２の制御線は、前記複数の第１のＰＭＯＳトランジスタのゲートを駆動し、前記第１のＮＭＯＳトランジスタ及び前記第１のＰＭＯＳトランジスタのゲートパルスの切り替わりタイミングが相互に同時であり、前記第１の制御線及び前記第２の制御線には、前記第１のＮＭＯＳトランジスタがオフするタイミングと前記第１のＰＭＯＳトランジスタがオフするタイミングとがずれるように、制御信号が供給されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、第１のＣＭＯＳスイッチを用いることにより第１の保持容量の信号のダイナミックレンジを拡大させることができる。また、強いスポット光を入射させた際のスポットの左右のどちらかでの白帯や黒帯の発生による画質の低下を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態の固体撮像装置の構成例を示すブロック図である。
【図２】図１に示す固体撮像装置の詳細な構成例を示す図である。
【図３】第１の実施形態の固体撮像装置の動作例を示すタイミング図である。
【図４】信号保持容量のＮＭＯＳトランジスタの動作点を示す図である。
【図５】演算増幅手段、ＣＭＯＳスイッチ、信号保持容量が複数列並んだ図である。
【図６】第１の実施形態の固体撮像装置の制御部の構成例を示す図である。
【図７】第１の実施形態の固体撮像装置の動作例を示す別のタイミング図である。
【図８】本発明の第２の実施形態の固体撮像装置の制御部の構成例を示す図である。
【図９】本発明の第３の実施形態の固体撮像装置の構成例を示すブロック図である。
【図１０】図９に示す固体撮像装置の詳細な構成例を示す図である。
【図１１】第３の実施形態の固体撮像装置の動作例を示すタイミング図である。
【図１２】第３の実施形態の固体撮像装置の動作例を示す図である。
【図１３】本発明の第４の実施形態の固体撮像装置の構成例を示す図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態の固体撮像装置の構成例を示すブロック図である。固体撮像装置は、画素アレイＡ、画素定電流源１０２、垂直走査回路１０３、信号増幅部１０４、信号保持部１０５、信号増幅部１０４から信号保持部１０５への信号書き込み制御部１０６、スイッチ１０７、水平走査回路１０８、出力アンプ１０９を備える。画素アレイＡは、複数の画素１０１を有する。ここでは画素１０１が複数行及び複数列を構成するように行列状に配列されている。なお、図１では、画素アレイＡが３行３列の画素１０１で構成されているが、これは説明を簡単化することを意図したものであり、画素アレイＡの構成を限定することを意図したものではない。画素１０１は、光電変換により電気信号を生成する光電変換部を有する。複数の列信号線１１０には、複数の画素１０１の信号が出力される。信号増幅部１０４は、複数の列信号線１１０及び複数の信号保持部１０５の間の電気経路に設けられ、複数の列信号線１１０から出力される信号を増幅する。信号保持部１０５は、信号増幅部１０４によって読み出された信号を保持する。出力アンプ１０９は、信号保持部１０５に保持された信号をスイッチ１０７を介して読み出すように構成される。信号増幅部１０４及び信号保持部１０５は、１列毎に設けられていてもよいし、複数列毎に設けられていてもよい。垂直走査回路１０３は、典型的には、シフトレジスタを含んで構成され、画素アレイＡ中の行を選択する。水平走査回路１０８は、典型的には、シフトレジスタを含んで構成され、画素アレイＡ中の列を選択する。この例では、画素アレイＡ中の列の選択は、信号保持部１０５から出力アンプ１０９に信号が転送されるようにスイッチ１０７を選択的に活性化することによってなされる。
【００１１】
図２は、画素１０１、信号増幅部１０４及び信号保持部１０５の詳細な構成例を示す図である。画素部１０１は、例えば、フォトダイオード（光電変換部）２０１と、転送トランジスタ２０２と、増幅トランジスタ（ソースフォロアトランジスタ）２０３と、リセットトランジスタ２０４と、選択トランジスタ２０５とを含む。フォトダイオード２０１は、光電変換により電気信号を生成する。フォトダイオード２０１において光電変換によって生成された電荷は、転送トランジスタ２０２によってフローティングディフュージョン（以下、ＦＤという）２１７に転送される。この電荷によってＦＤ２１７の電位が定まる。ＦＤ２１７は、増幅トランジスタ２０３のゲートと共通のノードであり、ＦＤ２１７に転送された電荷に基づく信号が増幅トランジスタ２０３によって増幅されて、選択トランジスタ２０５を介して列信号線１１０に出力される。列信号線１１０は、定電流源１０２に接続されていて、ソースフォロア回路が構成されている。信号増幅部１０４は、例えば、クランプ容量２０６、反転アンプ２０７、フィードバック容量２０８、クランプスイッチ２０９等を含む。列信号線１１０は、信号増幅部１０４のクランプ容量２０６の一端に電気的に接続されている。ここでは直接接続されているがスイッチを介して接続されていてもよい。フィードバック容量２０８及びクランプスイッチ２０９は、反転アンプ２０７の入力端と出力端との間に並列に接続されている。信号増幅部１０４の出力端は、信号保持部１０５に電気的に接続されている。信号保持部１０５は、例えば、スイッチ２１１ｎ、２１１ｐ、２１２ｎ、２１２ｐ、保持容量２１３、２１４を含む。保持容量２１３、２１４は、同一の容量値をもつことが好ましい。信号増幅部１０４の出力端は、スイッチ２１１ｎ、２１１ｐ、２１２ｎ、２１２ｐを介して保持容量２１３、２１４にそれぞれ接続されている。スイッチ２１１ｎ、２１１ｐ、２１２ｎ、２１２ｐの制御を行うのが制御部１０６である。保持容量２１３、２１４に保持された信号は、水平走査回路１０８から提供されるＰＨパルスにしたがって列選択スイッチ２１５、２１６がオンすることによって出力アンプ１０９に転送される。保持容量２１３、２１４には、それぞれＮ（ノイズ）出力、Ｓ（光信号）出力が保持され、出力アンプ１０９によって、Ｎ出力とＳ出力との差分が増幅される。
【００１２】
列毎の複数の第１の保持容量２１４は、列毎の複数の列信号線１１０の各々から出力される信号を保持する。第１のＮＭＯＳトランジスタ２１２ｎ及び第１のＰＭＯＳトランジスタ２１２ｐを有する第１のＣＭＯＳスイッチは、列信号線１１０及び第１の保持容量２１４の間の電気経路に設けられる。ＮＭＯＳトランジスタはＮチャネルＭＯＳ電界効果トランジスタであり、ＰＭＯＳトランジスタはＰチャネルＭＯＳ電界効果トランジスタである。パルスＰＴＳが供給される第１の制御線は、列毎の複数の第１のＣＭＯＳスイッチの第１のＮＭＯＳトランジスタ２１２ｎのゲートに電気的に接続される。パルスＰＴＳ＿ｂが供給される第２の制御線は、列毎の複数の第１のＣＭＯＳスイッチの第１のＰＭＯＳトランジスタ２１２ｐのゲートに電気的に接続される。
【００１３】
列毎の複数の第２の保持容量２１３は、複数の画素１０１がリセットされた状態で列毎の複数の列信号線１１０の各々から出力される画素のリセット信号を保持する。第２のＮＭＯＳトランジスタ２１１ｎ及び第２のＰＭＯＳトランジスタ２１１ｐを有する第２のＣＭＯＳスイッチは、信号線１１０及び第２の保持容量２１３の間の電気経路に設けられる。パルスＰＴＮが供給される第３の制御線は、列毎の複数の第２のＣＭＯＳスイッチの第２のＮＭＯＳトランジスタ２１１ｎのゲートに電気的に接続される。パルスＰＴＮ＿ｂが供給される第４の制御線は、列毎の複数の第２のＣＭＯＳスイッチの第２のＰＭＯＳトランジスタ２１１ｐのゲートに電気的に接続される。
【００１４】
図３は、図１及び図２に示す固体撮像装置の動作例を示すタイミング図である。 図３を参照しながら固体撮像装置の動作を説明する。以降ではハイレベルのパルスで、各トランジスタがアクティブとなることとする。時刻ｔ１に、選択トランジスタ２０５のゲートに供給される選択信号ＰＳＥＬがハイレベルになる。これにより、選択トランジスタ２０５がオンし、増幅トランジスタ２０３が活性化される。この状態では、リセット信号ＰＲＥＳがハイレベルであり、リセットトランジスタ２０４がオンし、ＦＤ２１７はリセット電位ＳＶＤＤによってリセットされている。時刻ｔ２に、クランプパルスＰＣ０Ｒがハイレベルになり、クランプスイッチ２０９がオンし、反転アンプ２０７がユニティゲインバッファ状態になり、ＶＣ０Ｒの電位が出力される。時刻ｔ３に、リセットトランジスタ２０４のゲートに供給されるリセット信号ＰＲＥＳがローレベルになり、リセットトランジスタ２０４がオフし、ＦＤ２１７の電位がフローティングとなり、列信号線１１０の基準電位ＶＮが定まる。時刻ｔ４に、クランプパルスＰＣ０Ｒがローレベルになり、クランプスイッチ２０９がオフし、列信号線１１０の基準電位ＶＮがクランプされる。時刻ｔ５に、ＰＴＮパルスがハイレベルとなり、ＰＴＮ＿ｂパルスがローレベルとなり、信号保持部１０５のスイッチ２１１ｎ、２１１ｐがオンし、保持容量２１３に、ＶＣ０Ｒの電圧と反転アンプ２０７のオフセット電圧が重畳された値の書き込みが始まる。時刻ｔ６に、ＰＴＮパルスがローレベルとなり、ＰＴＮ＿ｂパルスがハイレベルとなり、スイッチ２１１ｎ、２１１ｐがオフし、この書き込みが終了する。時刻ｔ７に、画素部１０１の転送トランジスタ２０２のゲートに供給される転送パルスＰＴＸがハイレベルになり、転送トランジスタ２０２がオンし、フォトダイオード２０１の信号電荷がＦＤ２１７に転送される。時刻ｔ８に、転送パルスＰＴＸがローレベルになり、転送トランジスタ２０２がオフし、転送が完了する。その後、時刻ｔ９に、ＰＴＳパルスがハイレベルになり、ＰＴＳ＿ｂパルスがローレベルになり、信号保持部１０５のスイッチ２１２ｎ、２１２ｐがオンし、保持容量２１４に信号が書き込まれる。
【００１５】
転送パルスＰＴＸがハイレベルになることにより、列信号線１１０の電位はＶＮからＶＳに変化する。信号電荷が電子である場合には、ＶＳ≦ＶＮの関係となる。増幅後の信号は、信号保持部１０５のスイッチ２１２ｎ、２１２ｐを介して保持容量２１４に書き込まれる。時刻ｔ１０に、ＰＴＳパルスをローレベルにし、スイッチ２１２ｎをオフしてから、時刻ｔ１１に、ＰＴＳ＿ｂパルスをハイレベルにし、スイッチ２１２ｐをオフし、この書き込みが終了する。すなわち、スイッチ２１２ｎがオフするタイミングとスイッチ２１２ｐがオフするタイミングとがずれるように、パルスＰＴＳとＰＴＳ＿ｂが異なるタイミングで供給される。具体的には、制御部１０６が、パルスＰＴＳ、ＰＴＳ＿ｂ、ＰＴＮ、ＰＴＮ＿ｂを制御する。
【００１６】
その後、時刻ｔ１２に、リセット信号ＰＲＥＳがハイレベルになり、画素部１０１のリセットトランジスタ２０４がオンし、ＦＤ２１７がリセットされる。これと同時に、選択信号ＰＳＥＬがローレベルになり、選択トランジスタ２０５がオフする。これにより、行の選択が解除される。その後、時刻ｔ１３に、水平走査回路１０８から提供されるＰＨパルスによって列選択スイッチ２１５、２１６がオンし、出力アンプ１０９でＮ出力とＳ出力との差を演算して画像信号が出力される。これが時刻ｔ１４に終了し、以降は、順次ＰＨパルスに同期して各列の信号が出力される。
【００１７】
次に、本実施形態の効果を明らかにする。信号保持容量２１４のスイッチ２１２ｎ，２１２ｐをＣＭＯＳスイッチで構成し、強いスポット光を入射させると、スポットの左右のどちらかで白か黒の帯が発生するメカニズムを説明する。この課題は、信号増幅部１０４の出力電位によって、ＣＭＯＳスイッチを構成するＮＭＯＳトランジスタ２１２ｎ、ＰＭＯＳトランジスタ２１２ｐのゲート容量が変化するという現象により発生している。
【００１８】
図４（Ａ）は、ＣＭＯＳスイッチを構成するＮＭＯＳトランジスタ２１２ｎの模式図を示す。ソースが信号保持容量２１４に接続され、ドレインが信号増幅部１０４の出力と接続されている。信号増幅部１０４の出力、信号保持容量２１４、ＮＭＯＳトランジスタ２１２ｎのゲート電位がＶＤＤ（電源電位）となる場合はＮＭＯＳトランジスタ２１２ｎにチャネルが生じないため、チャネル容量が生じず、ＮＭＯＳトランジスタ２１２ｎのゲート容量は小さい。それに対して、図４（Ｂ）のように、信号増幅部１０４の出力及び信号保持容量２１４の電位が例えば１．５Ｖ、ＮＭＯＳトランジスタ２１２ｎのゲート電位が５Ｖの際にはチャネルが生じる。このため、チャネル容量が発生し、ゲート容量は大きくなる。ＰＭＯＳトランジスタ２１２ｐはＮＭＯＳトランジスタ２１２ｎとは逆の特性を示す。撮像面の一部に強いスポット光が入射すると、光が入射している画素１０１に対応する信号増幅部１０４の出力電位はＶＤＤまで上昇する。これにより、信号保持容量２１４のＣＭＯＳスイッチのＮＭＯＳトランジスタ２１２ｎのゲート容量は小さくなり、ＰＭＯＳトランジスタ２１２ｐのゲート容量は大きくなる。
【００１９】
図５は、演算増幅手段３０１、ＣＭＯＳスイッチ３０２、信号保持容量３０３が複数列並んだ模式図を示す。演算増幅手段３０１は信号増幅部１０４に対応する。実際には数千列並んでおり、３列に限定されるものではない。演算増幅手段３０１がＣＭＯＳスイッチ３０２を介して信号保持容量３０３と接続されている。また、ＣＭＯＳスイッチ３０２のＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのゲートを駆動するバッファ３０４が配置されている。画面中央にスポット光が当たり、中央の演算増幅手段３０１の出力が飽和すると、ＣＭＯＳスイッチ３０２を構成するＮＭＯＳトランジスタのゲート下にチャネルが発生しないため、ゲート容量が小さくなる。それに伴い、ＮＭＯＳトランジスタを駆動するバッファ３０４が駆動する容量が小さくなるため、バッファ３０４から遠い側で、暗時よりもオフする速度が速くなる。バッファ３０４から近いところでは、バッファ３０４の駆動力でオフする速度が決まるため、チャネル容量の影響は小さい。逆にＰＭＯＳトランジスタを駆動するバッファ３０４は駆動する容量が大きくなるため、バッファ３０４から遠い側で、暗時よりもオフする速度が遅くなる。バッファ３０４から近いところでは、バッファ３０４の駆動力でオフする速度が決まるため、チャネル容量の影響は小さい。
【００２０】
上記現象により、バッファ３０４から近い信号保持容量３０３のＣＭＯＳスイッチ３０２のＮＭＯＳトランジスタとＰＭＯＳトランジスタはほぼ同時にオフする。この際、バッファ３０４から遠い信号保持容量３０３のＣＭＯＳスイッチ３０２のＮＭＯＳトランジスタとＰＭＯＳトランジスタは途中の演算増幅手段３０１の出力次第で、どちらが先にオフするかが変化してしまう。ＣＭＯＳスイッチ３０２のバッファ３０４を信号保持容量３０３のレイアウトの両側に設けるという構成も考えられるが、両側に設けた二つのバッファ３０４のオン／オフタイミングをそろえるのは困難であるため実用的な構成ではない。ＮＭＯＳトランジスタはゲート電位がＶＤＤ（電源電位）からＧＮＤ（基準電位）に変化することでオフする。逆にＰＭＯＳトランジスタはゲート電位がＧＮＤからＶＤＤに変化することでオフする。信号保持容量３０３に保持される電位は、ＣＭＯＳスイッチ３０２がオンしている間は演算増幅手段３０１の出力電位に固定される。ＣＭＯＳスイッチ３０２のＮＭＯＳトランジスタ、ＰＭＯＳトランジスタのどちらかがオフした後は、後からオフする方のゲート電位の変化を受けて容量結合により変動する。具体的に、ＮＭＯＳトランジスタがＰＭＯＳトランジスタより後にオフする場合は信号保持容量３０３の電位はＧＮＤ側に変動し、ＰＭＯＳトランジスタがＮＭＯＳトランジスタより後にオフする場合は信号保持容量３０３の電位はＶＤＤ側に変動する。
【００２１】
以上により、信号保持容量３０３のスイッチ３０２をＣＭＯＳスイッチにして、撮像面の一部に強いスポット光が入射すると、ＣＭＯＳスイッチ３０２のゲートを駆動するバッファ３０４から遠い側で白か黒の帯が発生する。ＮＭＯＳトランジスタがＰＭＯＳトランジスタより後にオフする場合は信号保持容量３０３の電位がＧＮＤ側に変動し信号が小さくなるため、黒い帯が発生する。ＰＭＯＳトランジスタがＮＭＯＳトランジスタより後にオフする場合は信号保持容量３０３の電位はＶＤＤ側に変動し信号が大きくなるため、白い帯が発生する。ここではバッファを設けた例に関して説明したがバッファを設けない場合にも同様の現象が起こり得る。
【００２２】
図３の時刻ｔ１０〜ｔ１１に、信号の書き込みが終了する時、反転アンプ２０７の出力が飽和しており、ＶＤＤ電位を保持容量２１４に書き込む際、ＮＭＯＳトランジスタ２１２ｎにはチャネルが生じないため、チャネルが生じず、ゲート容量が小さくなる。逆にＰＭＯＳトランジスタ２１２ｐはチャネルが生じるため、ゲート容量が大きくなる。ＮＭＯＳトランジスタ２１２ｎを駆動するバッファ３０４が駆動する容量が小さくなるため、バッファ３０４から遠い側でＮＭＯＳトランジスタ２１２ｎはオフする速度が速くなる。逆にＰＭＯＳトランジスタ２１２ｐはバッファ３０４から遠い側でオフする速度が遅くなる。以上により、スイッチ２１２ｎ（ＮＭＯＳトランジスタ）とスイッチ２１２ｐ（ＰＭＯＳトランジスタ）のどちらが先にオフするかで、前述の理由により、ＣＭＯＳスイッチ３０２のゲートを駆動するバッファ３０４から遠い側で白か黒の帯が発生してしまう。
【００２３】
ＮＭＯＳトランジスタ２１２ｎ及びＰＭＯＳトランジスタ２１２ｐのどちらが先にオフするか不確定であることが帯の発生原因である。本実施形態では、制御部１０６を例えば図６記載の回路にし、ＰＴＳ、ＰＴＳ＿ｂ、ＰＴＮ、ＰＴＮ＿ｂのトランジスタがオフするタイミングパルスをずらすようにする。そして、本実施形態では、ＰＴＮとＰＴＮ＿ｂのいずれかと、ＰＴＳとＰＴＳ＿ｂのいずれかが必ず他方より先にトランジスタオフするようにしている。図６において、４０１は固体撮像装置の外からのパルス入力部であり、第１〜第４の電極パッドである。４０２は信号保持部１０５の第１〜第４の制御線である。制御信号パルスＰＴＳは、第１の電極パッド４０１に電気的に接続される第１の制御線４０２を介してＮＭＯＳトランジスタ２１２ｎのゲートに供給される。制御信号パルスＰＴＳ＿ｂは、第２の電極パッド４０１に電気的に接続される第２の制御線４０２を介してＰＭＯＳトランジスタ２１２ｐのゲートに供給される。制御信号パルスＰＴＮは、第３の電極パッド４０１に電気的に接続される第３の制御線４０２を介してＮＭＯＳトランジスタ２１１ｎのゲートに供給される。制御信号パルスＰＴＮ＿ｂは、第４の電極パッド４０１に電気的に接続される第４の制御線４０２を介してＰＭＯＳトランジスタ２１１ｐのゲートに供給される。ＰＴＳ、ＰＴＳ＿ｂのうち、ＰＴＳが完全にトランジスタをオフさせてからＰＴＳ＿ｂによりトランジスタをオフさせる。列毎の複数の第１のＣＭＯＳスイッチのすべてにおいて、第１のＮＭＯＳトランジスタ２１２ｎが第１のＰＭＯＳトランジスタ２１２ｐより先にオフし、又は第１のＰＭＯＳトランジスタ２１２ｐが第１のＮＭＯＳトランジスタ２１２ｎより先にオフするのが好ましい。
【００２４】
この状態で画素領域の一部に強いスポット光があたったとする。反転アンプ２０７の出力には高い電位の信号が発生し、同じ行のＮＭＯＳトランジスタ２１２ｎのゲート容量が増大し、ＰＭＯＳトランジスタ２１２ｐのゲート容量が減少する。従って、パルスＰＴＳを供給する制御線に生じる寄生容量が増大し、パルスＰＴＳ＿ｂを供給する制御線に生じる寄生容量が減少する。パルスＰＴＳが遅延しても、撮像領域の全面に渡って、ＰＴＳとＰＴＳ＿ｂのオフするタイミングの前後関係に変化が生じないように、外部からのＰＴＳとＰＴＳ＿ｂの時間差に余裕を持たせているので、白帯や黒帯の発生は抑制される。
【００２５】
通常、固体撮像装置の外部との入出力ピンの数はパッケージのピン数などの制限があるため、できるだけ減らすようにするものである。ＰＴＳ、ＰＴＮを固体撮像装置の外から入力し、制御部１０６でインバータで反転させてＰＴＳ＿ｂ、ＰＴＮ＿ｂパルスを固体撮像装置内部で発生させるのが一般的である。本実施形態ではＰＴＳ、ＰＴＳ＿ｂ、ＰＴＮ、ＰＴＮ＿ｂのトランジスタをオフさせるタイミングパルスを固体撮像装置の外から入力し、トランジスタオフするタイミングを自由に制御できるようにしている。
【００２６】
上記の構成によって、図７のように、時刻ｔ６にパルスＰＴＮをローレベルにすることによりＮＭＯＳトランジスタ２１２ｎをオフする。そして、時刻ｔ６とは異なる時刻ｔ７にパルスＰＴＮ＿ｂをハイレベルにすることによりＰＭＯＳトランジスタ２１２ｐをオフすることも可能である。パルスＰＴＳによりＮＭＯＳトランジスタ２１２ｎがオフするタイミングをパルスＰＴＳ＿ｂによりＰＭＯＳトランジスタ２１２ｐがオフするタイミングより必ず先となるようにタイミングをずらす。さらに、パルスＰＴＮによりＮＭＯＳトランジスタ２１１ｎがオフするタイミングもパルスＰＴＮ＿ｂによりＰＭＯＳトランジスタ２１１ｐがオフするタイミングよりも必ず先となるようにタイミングをずらす。これにより、Ｓ信号とＮ信号の差分がより精度良く得られることができるので、より好ましい。すなわち、ＮＭＯＳトランジスタ２１１ｎがオフするタイミングとＰＭＯＳトランジスタ２１１ｐがオフするタイミングとがずれるように、パルスＰＴＮとＰＴＮ＿ｂが異なるタイミングで供給される。
【００２７】
（第２の実施形態）
本発明の第２の実施形態の固体撮像装置を示すブロック図は図１と同じである。第２の実施形態では、第１の実施形態とは制御部１０６が異なる。その他の構成は第１の実施形態と同じである。図８は、第２の実施形態の制御部１０６の詳細な構成例を示す図である。図８において、６０１は、固体撮像装置の外からのパルス入力部であり、例えば入力パッド（電極パッド）を含む。ここでは、パルスＰＴＳを入力する第１の入力パッド及びパルスＰＴＳ＿ｂを入力する第２の入力パッドに対して一つの入力パッドを構成する同一の導電パターンが設けられている。また、パルスＰＴＮを入力する第３の入力パッド及びパルスＰＴＮ＿ｂを入力する第４の入力パッドに対して一つの入力パッドを構成する同一の導電パターンが設けられている。他の構成例として、ＰＴＳ，ＰＴＳ＿ｂ、ＰＴＮ，ＰＴＮ＿ｂに対してそれぞれ一つ、つまり計４つの入力パッドとなる各々が独立した４つの導電パターンを設けてもよい。６０２は信号保持部１０５の第１〜第４の制御線のそれぞれと電気的に接続されるノードである。ＰＴＳ、ＰＴＮのタイミングパルスを固体撮像装置の外から入力し、抵抗と容量による遅延回路を用いることにより、ＰＴＳがＰＴＳ＿ｂより必ず先にトランジスタオフするようにタイミングをずらしている。上記入力パッドからＰＴＳもしくはＰＴＳ＿ｂにより駆動されるトランジスタのうち、該入力パッドに最も近い位置に配されるトランジスタまでの電気経路の信号に対する遅延量を考える。ＰＴＳの電気経路に生じる遅延量とＰＴＳ＿ｂの電気経路に生じる遅延量とが異なる。具体的には、ＰＴＳ＿ｂの電気経路に生じる遅延量がＰＴＳの電気経路に生じる遅延量よりも大きい。ＰＴＮにおいても同様である。遅延回路の抵抗と容量のサイズを調整することで、撮像領域全体に渡り常にＰＴＳによりトランジスタをオフさせるタイミングをＰＴＳ＿ｂによりトランジスタをオフさせるタイミングより先にすることができる。そして、ＰＴＮによりトランジスタをオフさせるタイミングをＰＴＮ＿ｂによりトランジスタをオフさせるタイミングより常に先とすることができる。このように設計することで、強いスポット光の左右に発生する白帯あるいは黒帯の発生を抑制することができる。第１の実施形態と同じく、ＰＴＳとＰＴＳ＿ｂだけに図８の回路を適用しても効果はある。また遅延回路を設けることなく単に配線抵抗を異ならせることにより遅延量を変えてもよい。
【００２８】
以上のように、遅延回路は、電極パッド６０１に入力された信号を遅延させる。パルスＰＴＳを伝達する第１の制御線６０２及びパルスＰＴＳ＿ｂを伝達する第２の制御線６０２のうちの一方は遅延回路を介してパルスＰＴＳの電極パッド６０１に電気的に接続される。つまり両者の遅延量を異ならせている。パルスＰＴＳの第１の制御線６０２及びパルスＰＴＳ＿ｂの第２の制御線６０２のうちの他方は遅延回路を介さないでパルスＰＴＳの電極パッド６０１に接続される。パルスＰＴＮの第３の制御線６０２及びパルスＰＴＮ＿ｂの第４の制御線６０２のうちの一方は遅延回路を介してパルスＰＴＮの電極パッド６０１に接続される。パルスＰＴＮの第３の制御線６０２及びパルスＰＴＮ＿ｂの第４の制御線６０２のうちの他方は遅延回路を介さないでパルスＰＴＮの電極パッド６０１に接続される。
【００２９】
（第３の実施形態）
図９は、本発明の第３の実施形態の固体撮像装置の構成例を示すブロック図である。第３の実施形態は、第１の実施形態に対して信号増幅部１０４が省かれている。
【００３０】
図１０は、画素１０１及び信号保持部１０５の詳細な構成例を示す図である。第１の実施形態に対して信号増幅部１０４が省かれている。本実施形態の回路構成は、信号処理回路中に反転アンプがないために、信号保持部１０５に書き込まれる信号の極性が第１の実施形態に対して反転する。従って、本実施形態では、スポット光によるＮＭＯＳトランジスタとＰＭＯＳトランジスタのゲート容量の大小関係が第１の実施形態と逆転する。
【００３１】
図１１を参照しながら固体撮像装置の動作を説明する。時刻ｔ１に、選択トランジスタ２０５のゲートに入力される選択信号ＰＳＥＬがハイレベルになると、選択トランジスタ２０５がオンし、増幅トランジスタ２０３が活性化される。この状態では、リセット信号ＰＲＥＳがハイレベルになり、リセットトランジスタ２０４がオンし、ＦＤ２１７はリセット電圧ＳＶＤＤによってリセットされている。時刻ｔ２に、リセットトランジスタ２０４のゲートに入力されるリセット信号ＰＲＥＳがローレベルになり、リセットトランジスタ２０４がオフし、ＦＤ２１７の電位が黒信号レベルに固定され、列信号線１１０の基準電位ＶＮが定まる。時刻ｔ３に、ＰＴＮパルスがハイレベルになり、ＰＴＮ＿ｂパルスがローレベルになり、信号保持部１０５のスイッチ２１１ｎ、２１１ｐがオンし、保持容量２１３に、列信号線１１０の基準電位ＶＮの書き込みが始まる。時刻ｔ４に、ＰＴＮパルスがローレベルになり、ＰＴＮ＿ｂパルスがハイレベルになり、スイッチ２１１ｎ、２１１ｐがオフし、この書き込みが終了する。時刻ｔ５に、画素部１０１の転送トランジスタ２０２のゲートに入力される転送パルスＰＴＸがハイレベルになり、転送トランジスタ２０２がオンし、フォトダイオード２０１の信号電荷がＦＤ２１７に転送される。時刻ｔ６では、転送パルスＰＴＸがローレベルになり、転送トランジスタ２０２がオフし、転送が完了する。その後、時刻ｔ７に、ＰＴＳパルスがハイレベルになり、ＰＴＳ＿ｂパルスがローレベルになり、信号保持部１０５のスイッチ２１２ｎ、２１２ｐがオンし、保持容量２１４に信号が書き込まれる。
【００３２】
転送パルスＰＴＸがハイレベルになることにより列信号線１１０の電位は、ＶＮからＶＳに変化する。信号電荷が電子である場合には、ＶＳ＜ＶＮの関係となる。光信号電圧ＶＳは、信号保持部１０５のスイッチ２１２ｎ、２１２ｐを介して保持容量２１４に書き込まれる。時刻ｔ８に、ＰＴＳ＿ｂパルスがローレベルとなり、スイッチ２１２ｐがオフしてから、時刻ｔ９に、ＰＴＳパルスがハイレベルになり、スイッチ２１２ｎがオフすることで、この書き込みが終了する。
【００３３】
その後、時刻ｔ１０に、リセット信号ＰＲＥＳがハイレベルになり、画素部１０１のリセットトランジスタ２０４がオンし、ＦＤ２１７がリセットされる。これと同時に、選択信号ＰＳＥＬがローレベルになり、選択トランジスタ２０５がオフする。これにより、行の選択が解除される。その後、時刻ｔ１１に、水平走査回路１０８から提供されるＰＨパルスによって列選択スイッチ２１５、２１６がオンし、出力アンプ１０９でＮ出力とＳ出力との差を演算して画像信号が出力される。これが時刻ｔ１２に終了し、以降は、順次ＰＨパルスに同期して各列の信号が出力される。
【００３４】
このような動作で、時刻ｔ８〜ｔ９に、信号の書き込みが終了する時、画素の出力が飽和していると、列信号線１１０の電位がＧＮＤレベル近傍まで低下し、その電位が保持容量２１４に書き込まれる。ＧＮＤ近傍の電位が保持容量２１４に書き込まれる際、ＰＭＯＳトランジスタ２１２ｐにはチャネルが生じないため、チャネル容量が発生せず、ゲート容量が小さくなる。逆にＮＭＯＳトランジスタ２１２ｎはチャネルが生じるため、ゲート容量が大きくなる。ＰＭＯＳトランジスタ２１２ｐを駆動するバッファが駆動する容量が小さくなるため、バッファから遠い側でＰＭＯＳトランジスタ２１２ｐはオフする速度が速くなる。逆にＮＭＯＳトランジスタ２１２ｎはバッファから遠い側でオフする速度が遅くなる。
【００３５】
本実施形態では、制御部１０６を第１の実施形態と同じ図６記載の回路にし、ＰＴＳ、ＰＴＳ＿ｂ、ＰＴＮ、ＰＴＮ＿ｂのトランジスタオフするタイミングパルスを固体撮像装置の外から入力できるようにしている。本実施形態は、第１の実施形態と同様に、外部から、ＰＴＳ＿ｂが先に完全にトランジスタオフしてから、ＰＴＳをトランジスタオフするパルスを受けることで、列信号線１１０の信号電位は常にＰＴＳをトランジスタオフするパルスによって電位変動を受ける。これにより、スポットの左右のどちらかで白帯あるいは黒帯の発生が抑制される。
【００３６】
また、図１２のように、時刻ｔ４にＰＴＮ＿ｂがトランジスタオフし、時刻ｔ５にＰＴＮがトランジスタオフすることでＮ信号の電位変動も抑制されるので、Ｓ信号とＮ信号の差分がより精度良く得られることができるのは第１及び第２の実施形態と同様である。また、第２の実施形態と同様に、ＰＴＮとＰＴＮ＿ｂ、あるいはＰＴＳとＰＴＳ＿ｂを遅延回路を用いてタイミングを作ることもできる。第３の実施形態に適用する場合、ＰＴＮとＰＴＮ＿ｂの外部入力パッドを共通化し、ＰＴＮの供給線に遅延回路を設ければよい。また、ＰＴＳとＰＴＳ＿ｂの外部入力パッドを共通化し、ＰＴＳの供給線に遅延回路を設ければよい。
【００３７】
（第４の実施形態）
図１３は、本発明の第４の実施形態の固体撮像装置の構成例を示すブロック図である。第４の実施形態は、第１の実施形態に対して信号保持部の構成が異なっている。具体的には信号保持部１３０５は、第１のＣＭＯＳスイッチ１３１１Ａ、第２のＣＭＯＳスイッチの１３１２Ａ、第３のＣＭＯＳスイッチ１３１１Ｂ、第４のＣＭＯＳスイッチ１３１２Ｂを含んで構成される。第１の実施形態と同様に光信号用の経路とノイズ信号用の経路とに分かれている。両経路も基本的な構成は同じであるため光信号用を例にとり説明を行う。
【００３８】
信号増幅部で増幅された信号は、第２のＣＭＯＳスイッチ１３１２Ａ（１３１１Ａ）を介して容量１３１４Ａ（１３１３Ａ）に保持される。これと同時に、増幅部１３１６（１３１５）で信号が増幅され、第４のＣＭＯＳスイッチ１３１２Ｂ（１３１１Ｂ）を介して容量１３１４Ｂ（１３１３Ｂ）に信号が保持される。その後、第１の実施形態と同様に水平走査回路からのパルスにより順次出力される。
【００３９】
本実施形態においても、第１〜第４のＣＭＯＳスイッチを構成するＮＭＯＳトランジスタ、ＰＭＯＳトランジスタのオフのタイミングを異ならせることにより、第１の実施形態と同様の効果を得ることができる。少なくとも一つのＣＭＯＳスイッチにおいてＮＭＯＳトランジスタとＰＭＯＳトランジスタのオフのタイミングを異ならせればよい。より好ましくは、すべてのＣＭＯＳスイッチのＮＭＯＳトランジスタ、ＰＭＯＳトランジスタのオフのタイミングを異ならせるのがよい。
【００４０】
本実施形態によれば、第１の実施形態の効果に加えて、容量１３１３Ｂ、１３１４Ｂで信号を保持している状態において次行の信号を容量１３１３Ａ、１３１４Ａに保持することが可能であるため、信号読み出しの高速化を図ることが可能となる。
【００４１】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。上記の実施形態は、種々の組み合わせが可能である。
【符号の説明】
【００４２】
１０１  画素、１０４  信号増幅部、１０５  信号保持部、１１０  列信号線、２１１ｎ，２１１ｐ，２１２ｎ，２１２ｐ  スイッチ、２１３，２１４  保持容量
【図１】
0005814613.tif 000002
【図２】
0005814613.tif 000003
【図３】
0005814613.tif 000004
【図４】
0005814613.tif 000005
【図５】
0005814613.tif 000006
【図６】
0005814613.tif 000007
【図７】
0005814613.tif 000008
【図８】
0005814613.tif 000009
【図９】
0005814613.tif 000010
【図１０】
0005814613.tif 000011
【図１１】
0005814613.tif 000012
【図１２】
0005814613.tif 000013
【図１３】
0005814613.tif 000014