(57)【特許請求の範囲】
【請求項１】
ハイサイド側の第一主スイッチング素子及びローサイド側の第二主スイッチング素子の直列回路で構成され、その両端に直流入力電源が接続される第一アームと、
ハイサイド側の第三主スイッチング素子及びローサイド側の第四主スイッチング素子の直列回路で構成され、その両端に直流入力電源が接続される第二アームと、
一次巻線及び二次巻線を有し、前記一次巻線が前記第一アームの中点と前記第二アームの中点との間に設けられた主トランスと、
前記第一アームの中点と前記第二アームの中点との間の、前記一次巻線と直列の位置に設けられたけられた共振インダクタと、
前記二次巻線に接続され、前記二次巻線に発生した交流電圧を整流する整流部、及び整流電圧を平滑して直流の出力電圧を出力する平滑部で構成された整流平滑回路と、
出力電圧又はこれに対応する電圧を検出し、出力電圧信号を出力する出力電圧検出回路と、
前記各主スイッチング素子に向けて第一乃至四駆動パルスをそれぞれ出力し、前記出力電圧信号が目標値に近づくよう前記各主スイッチング素子をオンオフさせるスイッチング制御回路と、を備えたフルブリッジ型のスイッチング電源装置において、
前記スイッチング制御回路は、
前記一次巻線に入力電圧が正方向に印加される第一期間、電圧が印加されない第二期間、入力電圧が負方向に印加される第三期間、及び再度電圧が印加されない第四期間を１周期とし、前記第一及び第二期間の合計時間と前記第三及び第四期間の合計時間とを等しくする前記第一乃至四駆動パルスであって、
前記第一期間に、前記第一主スイッチング素子をオン、前記第二主スイッチング素子をオフ、前記第三主スイッチング素子をオフ、前記第四主スイッチング素子をオンさせ、
前記第二期間に入ると、前記第四主スイッチング素子をオフに反転させ、その後、前記第三主スイッチング素子をオンに反転させ、その後、前記第三期間が開始する前に前記第一主スイッチング素子をオフに反転させ、
前記第三期間に入ると、前記第二主スイッチング素子をオンに反転させ、
前記第四期間に入ると、前記第二主スイッチング素子をオフに反転させ、その後、前記第一主スイッチング素子をオンに反転させ、その後、前記第一期間が開始する前に前記第三主スイッチング素子をオフに反転させ、
再び前記第一期間に入ると、前記第四主スイッチング素子をオンに反転させる前記第一乃至四駆動パルスを出力するものであり、
前記スイッチング制御回路は、前記出力電圧信号と目標電圧とを比較して差分を増幅した誤差増幅信号を出力する誤差増幅回路と、前記誤差増幅信号をパルス幅変調した変調パルスを分配し、前記第一アーム用の第一変調パルス及び第二アーム用の第二変調パルスを出力するパルス幅変調回路と、前記第一変調パルスに基づいて前記第一及び第二駆動パルスを生成し、それぞれ前記第一及び第二主スイッチング素子のゲート・ソース端子間に出力する第一アーム駆動回路と、前記第二変調パルスに基づいて前記第三及び第四駆動パルスを生成し、それぞれ前記第三及び第四主スイッチング素子のゲート・ソース端子間に出力する第二アーム駆動回路とを備え、
前記第一アーム駆動回路は、
前記第一変調パルスが入力され、その第一変調パルスがハイレベルに反転した後、一定時間の経過後にハイレベルに反転する前記第二駆動パルスを出力する第一遅延回路と、
前記第一アームの中点の電位を観測し、その電位が上昇したことを検出したときに、前記第一主スイッチング素子のゲート・ソース端子間を充電することによって、前記第一駆動パルスをハイレベルに反転させる第一ゲート充電回路と、
前記第一変調パルスがハイレベルのときに前記第一主スイッチング素子のゲート・ソース端子間を放電することによって、前記第一駆動パルスをローレベルに反転させる第一ゲート放電回路とで構成され、
前記第二アーム駆動回路は、
前記第二変調パルスが入力され、その第二変調パルスがハイレベルに反転した後、一定時間の経過後にハイレベルに反転する前記第四駆動パルスを出力する第二遅延回路と、
前記第二アームの中点の電位を観測し、その電位が上昇したことを検出したときに、前記第三主スイッチング素子のゲート・ソース端子間を充電することによって、前記第三駆動パルスをハイレベルに反転させる第二ゲート充電回路と、
前記第二変調パルスがハイレベルのときに前記第三主スイッチング素子のゲート・ソース端子間を放電することによって、前記第三駆動パルスをローレベルに反転させる第二ゲート放電回路とで構成されていることを特徴とするスイッチング電源装置。
【請求項２】
前記第一ゲート充電回路は、
制御回路用の直流電圧を整流してカソード端子に出力する第一整流ダイオードと、前記第一整流ダイオードのカソード端子と前記第一主スイッチング素子のソース端子との間に接続された第一平滑コンデンサと、エミッタ端子が前記第一整流ダイオードのカソード端子に接続され、コレクタ端子が前記第一主スイッチング素子のゲート端子に接続されたＰＮＰトランジスタである第一トランジスタと、アノード端子が前記第一トランジスタのベース端子側に接続され、カソード端子が前記第一主スイッチング素子のドレイン端子側に接続された第一ダイオードと、前記第一ダイオードの接続点に直列に挿入され、前記第一ダイオードに流れる電流を制限する第一抵抗とで構成され、
第二ゲート充電回路は、
制御回路用の直流電圧を整流してカソード端子に出力する第二整流ダイオードと、前記第二整流ダイオードのカソード端子と前記第三主スイッチング素子のソース端子との間に接続された第二平滑コンデンサと、エミッタ端子が前記第二整流ダイオードのカソード端子に接続され、コレクタ端子が前記第三主スイッチング素子のゲート端子に接続されたＰＮＰトランジスタである第二トランジスタと、アノード端子が前記第二トランジスタのベース端子側に接続され、カソード端子が前記第三主スイッチング素子のドレイン端子側に接続された第二ダイオードと、前記第二ダイオードの接続点に直列に挿入され、前記第二ダイオードに流れる電流を制限する第二抵抗とで構成されている請求項１記載のスイッチング電源装置。
【請求項３】
前記第一ゲート放電回路には、前記第一変調パルスを伝達する第一駆動トランスと、前記第一主スイッチング素子のゲート・ソース端子間に接続され前記第一駆動トランスの出力に応じてオンオフする第一引き抜きトランジスタとが設けられ、前記第一変調パルスがハイレベルのときに、前記第一引き抜きトランジスタがオンして前記第一主スイッチング素子のゲート・ソース端子間を放電し、
前記第二ゲート放電回路には、前記第二変調パルスを伝達する第二駆動トランスと、前記第三主スイッチング素子のゲート・ソース端子間に接続され前記第二駆動トランスの出力に応じてオンオフする第二引き抜きトランジスタとが設けられ、前記第二変調パルスがハイレベルのときに、前記第二引き抜きトランジスタがオンして前記第三主スイッチング素子のゲート・ソース端子間を放電する請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記第一ゲート放電回路には、入力された前記第一変調パルスがハイレベルに反転したときに短時間ハイレベルとなる第一狭パルスを出力する第一狭パルス生成回路が設けられ、前記第一駆動トランスは、前記第一狭パルスであって、前記第一変調パルスがハイレベルに反転するタイミング情報を伝達し、
前記第二ゲート放電回路には、入力された前記第二変調パルスがハイレベルに反転したときに短時間ハイレベルとなる第二狭パルスを出力する第二狭パルス生成回路が設けられ、前記第二駆動トランスは、前記第二狭パルスであって、前記第二変調パルスがハイレベルに反転するタイミング情報を伝達する請求項３記載のスイッチング電源装置。
【請求項５】
前記共振インダクタは、前記主トランス内部の漏れインダクタンスである請求項１乃至４のいずれか記載のスイッチング電源装置。
【請求項６】
前記整流平滑回路の前記整流部は、同期整流用の整流素子と、
前記主トランスの前記二次巻線の電圧又はこれに対応する電圧を検出して前記整流素子をオンオフさせ、前記二次巻線に電圧が発生しているときは、その発生電圧を正方向に整流して前記平滑部の入力端に入力されるようにし、前記二次巻線に電圧が発生していないときは、前記二次巻線の両端が前記平滑部の入力端に短絡されるようにする同期整流駆動回路とで構成されている請求項１乃至５のいずれか記載のスイッチング電源装置。
【請求項７】
前記第一乃至四主スイッチング素子および前記同期整流用素子が、それぞれＮチャネルのＭＯＳ型ＦＥＴで構成されている請求項６記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フルブリッジ型のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来から、特許文献１の従来技術として開示されているように、フェイズシフト制御によって出力電圧を安定化するフルブリッジ型のスイッチング電源装置がある。この種のスイッチング電源装置は、例えば1kWを超えるような比較的大きい電力を出力する装置に適しており、電源回路の高効率化やスイッチング周波数の固定化などの面で有利である。
【０００３】
また、図１３に示す従来のスイッチング電源装置１０も、フェイズシフト制御によって出力電圧を安定化するフルブリッジ型のスイッチング電源装置であり、通常運転時は上記のスイッチング電源装置と同様の動作をする。ここでは、さらに効率を向上させるため、出力側の整流平滑回路の整流部に同期整流用の整流素子が用いられている。以下、スイッチング電源装置１０の構成と通常運転時の動作について詳しく説明する。
【０００４】
スイッチング電源装置１０は、ハイサイド側の第一主スイッチング素子１２及びローサイド側の第二主スイッチング素子１４の直列回路である第一アーム１６と、ハイサイド側の第三主スイッチング素子１８及びローサイド側の第四主スイッチング素子２０の直列回路である第二アーム２２とを備えている。第一及び第二アーム１６，２２の両端は一対の入力端子２４ａ，２４ｂに接続され、直流入力電源２６の入力電圧Viが印加される。第一乃至四主スイッチング素子１２，１４，１８，２０は、一般的なＮチャネルのＭＯＳ型ＦＥＴが選択されている。
【０００５】
主トランス２８は、一次巻線３０及び互いに直列に接続された二次巻線３２ａ，３２ｂを有し、一次巻線３０が第一アーム１６の中点と第二アーム２２の中点との間に接続されている。各主スイッチング素子がオンオフすると、一次巻線３０に入力電圧Viを断続した交流電圧が入力され、それを変圧して二次巻線３２ａ，３２ｂから出力する。各巻線に付したドットは極性を表わしている。
【０００６】
第一アーム１６の中点と第二アーム２２の中点との間であって、一次巻線３０と直列の位置に、後述するソフトスイッチング動作に寄与する共振インダクタ３４が設けられている。
【０００７】
主トランス２８の二次巻線３２ａ，３２ｂには、二次巻線３２ａ，３２ｂに発生した交流電圧を整流する整流部３６と、その整流電圧を平滑する平滑部３８とで構成された整流平滑回路４０が接続されている。整流部３６は、ＮチャネルのＭＯＳ型ＦＥＴである第一及び第二整流素子４２ａ，４２ｂと、各整流素子４２ａ，４２ｂを駆動する同期整流駆動回路４４とで構成されている。第一整流素子４２ａは、ドレイン端子が二次巻線３２ａのドット側の一端に接続され、第二整流素子４２ｂは、ドレイン端子が二次巻線３２ｂのドットと反対側の一端に接続され、各整流素子４２ａ，４２ｂのソース端子が互いに接続されている。整流部３６は、二次巻線３２ａ，３２ｂの中点と、各整流素子４２ａ，４２ｂのソース端子との間に整流電圧を出力する。
【０００８】
同期整流駆動回路４４は、二次巻線３２ａ，３２ｂの電圧又はこれに対応する電圧（例えば、図示しない別巻線の電圧）を検出し、各整流素子４２ａ，４２ｂをオン又はオフさせる。具体的には、二次巻線３２ａ，３２ｂの両端に「ドット側が正の電圧」が発生しているときは、第一整流素子４２ａをオフ、第二整流素子４２ｂをオンさせ、「ドットと反対側が正の電圧」が発生しているときは、第一整流素子４２ａをオン、第二整流素子４２ｂをオフさせ、電圧が発生していないときは、第一整流素子４２ａと第二整流素子４２ｂを共にオンさせる。
【０００９】
平滑部３８は、二次巻線３２ａ，３２ｂの中点と各整流素子４２ａ，４２ｂのソース端子との間に出力される整流電圧を平滑するローパスフィルタであり、平滑インダクタ４６と平滑コンデンサ４８とで構成されている。平滑コンデンサ４８の両端は一対の出力端子５０ａ，５０ｂに接続されている。
【００１０】
このように、整流平滑回路４０は、いわゆるセンタタップ型の整流平滑回路であり、整流部３６の整流電圧を平滑部３８で平滑して直流の出力電圧Voを生成し、負荷５２に向けて出力電圧Voと出力電流Ioを供給する。
【００１１】
各主スイッチング素子１２，１４，１８，２０のオンオフは、出力電圧検出回路５４の出力に基づき、スイッチング制御回路５６により制御される。出力電圧検出回路５４は、出力端子５０ａ，５０ｂに発生する出力電圧Voを検出して出力電圧信号Vo1を出力する。
【００１２】
スイッチング制御回路５６は、出力電圧信号Vo1が目標値Vrに近づくよう各主スイッチング素子１２，１４，１８，２０をオンオフさせるための回路であり、図１４に示すように、誤差増幅回路５８、フェイズシフト変調回路６０、第一及び第二アーム駆動回路６２，６４で構成されている。誤差増幅回路５８は、アナログの反転増幅器などであり、出力電圧信号Vo1と目標電圧Vrとの差分を増幅して誤差増幅信号Vo2を出力する。
【００１３】
フェイズシフト変調回路６０は、パルス幅変調手段６６、パルス分配回路６８、４つのディレイ回路７０ａ〜７０ｄで構成されている。パルス幅変調手段６６は、誤差増幅回路５８の誤差増幅信号Vo2を変調して変調パルスVhを出力する。パルス分配回路６８は、変調パルスVhをフェイズシフト制御用に分配し、それぞれディレイ回路７０ａ〜７０ｄを通じて４つの変調パルスVh1，Vh2，Vh3，Vh4を出力する。変調パルスVh1，Vh2，Vh3，Vh4は、いずれもハイレベルの時比率が約５０％に固定されたパルス電圧であり、ロジックが反転する位相が互いにずれている。
【００１４】
第一アーム駆動回路６２は、２つのバッファ回路７２ａ，７２ｂと、入力巻線７４及び出力巻線７６ａ，７６ｂを有する第一駆動トランス７８とで構成されている。バッファ回路７２ａ，７２ｂは、出力が入力巻線７４のドット側の一端と反対側の一端とにそれぞれ接続され、パルス分配回路６８の変調パルスVh1，Vh2のロジックに従って入力巻線７４の両端をハイレベル又はローレベルに変化させ、入力巻線７４に正又は負方向のパルス電圧を発生させる。第一駆動トランス７８は、出力巻線７６ａ，７６ｂが第一及び第二主スイッチング素子１２，１４のゲート・ソース端子間にそれぞれ接続されている。各巻線に付したドットは極性を表わしており、出力巻線７６ａ，７６ｂのドット側に正の電圧が発生すると第一主スイッチング素子１２がオンし、ドットと反対側に正の電圧が発生すると第二主スイッチング素子１４がオンする。
【００１５】
第二アーム駆動回路６４は、第一アーム駆動回路６２と同様に、２つのバッファ回路８０ａ，８０ｂと、入力巻線８２及び出力巻線８４ａ，８４ｂを有する第二駆動トランス８６とで構成されている。バッファ回路８０ａ，８０ｂは、出力が入力巻線８２のドット側の一端と反対側の一端とにそれぞれ接続され、パルス分配回路６８の変調パルスVh3，Vh4のロジックに従って入力巻線８２の両端をハイレベル又はローレベルに変化させ、入力巻線８２に正又は負方向のパルス電圧を発生させる。第二駆動トランス８６は、出力巻線８４ａ，８４ｂが第三及び第四主スイッチング素子１８，２０のゲート・ソース端子間にそれぞれ接続されている。各巻線に付したドットは極性を表わしており、出力巻線８４ａ，８４ｂのドット側に正の電圧が発生すると第三主スイッチング素子１８がオンし、ドットと反対側に正の電圧が発生すると第四主スイッチング素子２０がオンする。
【００１６】
このよう、第一アーム駆動回路６２は、変調パルスVh1，Vh2に基づいて、第一及び第二主スイッチング素子１２，１４のゲート・ソース端子間に、第一及び第二駆動パルスVg12，Vg14をそれぞれ出力する。また、第二アーム駆動回路６４は、変調パルスVh3，Vh4に基づいて、第三及び第四主スイッチング素子１８，２０のゲート・ソース端子間に、第三及び第四駆動パルスVg18，Vg20をそれぞれ出力する。
【００１７】
次に、スイッチング電源装置１０の通常運転時の動作について、図１５〜図１７に基づいて説明する。ここで、スイッチング電源装置１０のスイッチングの１周期の長さ（周期tsw）は一定である。１周期の動作は、図１５のタイムチャートに示すように、期間T51〜T58に区分して説明することができ、各期間における各主スイッチング素子１２，１４，１８，２０及び各整流素子４２ａ，４２ｂの状態と、主要な電流が流れる経路は、図１６、図１７の等価回路のように表わされる。図１６、図１７では、ＮチャネルのＭＯＳ型ＦＥＴを、ドレイン・ソース端子間のスイッチ（１２ａ，１４ａ，１８ａ，２０ａ）、ドレイン・ソース端子間の寄生コンデンサ（１２ｂ，１４ｂ，１８ｂ，２０ｂ）、及びソース端子からドレイン端子に電流を流す向きの寄生ダイオード（１２ｃ，１４ｃ，１８ｃ，２０ｃ）で表わしてある。
【００１８】
図１５〜図１７に示すスイッチング電源装置１０の動作は、特許文献１に従来技術として開示されたスイッチング電源装置とほぼ同様である。スイッチング電源装置１０は、整流平滑回路４０の整流素子４２ａ，４２ｂがＭＯＳ型ＦＥＴであり、ダイオードを使用している特許文献１のスイッチング電源装置と異なるが、何れの整流素子を使用した場合も、通常運転時におけるオンオフのタイミングと流れる電流の向きが同じであり、通常運転時のタイムチャートに大きな違いは現れない。
【００１９】
スイッチング電源装置１０は、図１５〜図１７から分かるように、期間T51に第一及び第四主スイッチング素子１２，２０がオンすることにより主トランス２８の一次巻線３０の両端に電圧Viが印加され、同様に、期間T55に第二及び第三主スイッチング素子１４，１８がオンすることにより一次巻線３０の両端に逆方向の電圧Viが印加される。ここでは１周期の長さtswが一定なので、出力電圧Voは、一次巻線３０の両端に電圧Viが印加される時間、すなわち期間T51，T55の長さに略比例することになる。例えば、誤差増幅回路５８が「出力電圧信号Vo1が目標値Vrよりも低い（高い）」と判断すると、フェイズシフト変調回路６０が出力する変調パルスVh1〜Vh4が変化し、それに伴って各駆動パルスVg12〜Vg20の位相関係が変化し、その結果、期間T51，T55が長く（短く）なり、出力電圧信号Vo1が上昇（低下）して目標値Vrと等しくなる。
【００２０】
また、期間T52，T54，T56，T58における共振インダクタ３４の共振動作により、各主スイッチング素子１２，１４，１８，２０は、オフ時のドレイン・ソース端子間の電圧がViから略ゼロまで低下したタイミングでオンに転じている。従って、このソフトスイッチング動作により、各主スイッチング素子１２，１４，１８，２０のスイッチング損失が小さくなり、スイッチングノイズの発生も抑制される。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２０１０−２０７０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
特許文献１に従来技術として開示されたスイッチング電源装置、及び従来のスイッチング電源装置１０は、いずれもフェイズシフト制御を行うため、スイッチング制御回路が複雑になるという問題がある。例えば、スイッチング電源装置１０のスイッチング制御回路５６は、上記のように、パルス分配回路６８が変調パルスVhをフェイズシフト制御用に分配し、それぞれディレイ回路７０ａ〜７０ｄを通じて変調パルスVh1，Vh2，Vh3，Vh4を出力する機能を有している。フェイズシフト制御に不可欠な「ハイレベルの時比率を約５０％に固定した４つのパルス電圧を生成し、ロジック反転の位相を変化させて出力する」という機能を実現するためには、多数のゲート回路やスイッチ回路、フリップフロップ、ディレイ回路等を複雑に組み合わせて構成しなければならない。特許文献１のスイッチング電源装置の場合も、スイッチング制御回路（スイッチング制御部）の内部構成は詳しく記載されていないが、同様の問題があると考えられる。
【００２３】
また、スイッチング電源装置１０の場合、第一及び第二整流素子４２ａ，４２ｂとして同期整流用のＭＯＳ型ＦＥＴが使用され、整流部３６の損失が小さいという利点があるが、複数台のスイッチング電源装置１０の出力を互いに接続して並列運転を行う用途には不適であるという問題がある。
【００２４】
同一のスイッチング電源装置１０を２台用意すると、内部素子の特性の個体差により、出力電圧設定値Vor（出力電圧Vo1が目標値Vrと一致しているときの出力電圧Vo）が僅かに異なる。その２台の出力を互いに接続して並列運転を行うと、出力電圧設定値Vorが低い方のスイッチング電源装置１０にとっては、出力端子５０ａ，５０ｂの間に自己の出力電圧設定値Vorよりも僅かに高い電圧Vohが外部印加されることになる。すると、双方向に導通可能なＭＯＳ型ＦＥＴである整流素子４２ａ，４２ｂを通じて電流が逆流し、平滑インダクタ４６が偏磁し、やがて磁気飽和に至って過大な電流が流れ、整流素子４２ａ，４２ｂ等が破壊してしまう可能性がある。
【００２５】
以下、スイッチング電源装置１０の出力端子５０ａ，５０ｂに外部電源８８が接続され、高い電圧Vohが印加された時に発生する逆流動作について詳しく説明する。ここで、スイッチング電源装置１０は、一次巻線３０の両端に電圧Viが印加される時間（図１５の通常運転時における期間T51，T55）がゼロにならないように最小時間が規定され、スイッチング制御回路５６がこの最小時間を超える範囲でフェイズシフト制御を行うものとする。
【００２６】
スイッチング電源装置１０のスイッチングの１周期（周期tsw）の動作は、図１８のタイムチャートに示すように期間T61〜T68に区分して説明することができ、各期間における各主スイッチング素子１２，１４，１８，２０及び各整流素子４２ａ，４２ｂの状態と、主要な電流が流れる経路は、図１９、図２０の等価回路のように表わされる。
【００２７】
まず、期間T61は、駆動パルスVg12，Vg14，Vg18，Vg20がハイレベル、ローレベル、ローレベル、ハイレベルであり、第一及び第四スイッチ１２ａ，２０aがオンし、第二及び第三スイッチ１４ａ，１８ａがオフしている。従って、主トランス２８の一次巻線３０の両端に「ドットと反対側が正の電圧Vi」が印加され、二次巻線３２ａ，３２ｂの両端に「ドットと反対側が正の電圧」が発生するので、整流素子４２ａがオンし、整流素子４２ｂがオフする。
【００２８】
平滑インダクタ４６は、期間T61の開始前までに励磁エネルギーが蓄積されており、期間T61に移行すると励磁エネルギーを放出する動作が始まる。平滑インダクタ４６が励磁エネルギーを放出する電流（エネルギー放出電流）は、図１９（ａ）に示すように、平滑インダクタ４６、二次巻線３２ａ、整流素子４２ａ、外部電源８８、平滑インダクタ４６の経路に流れ、さらに主トランス２８を介して、一次巻線３０、共振インダクタ３４、第一スイッチ１２ａ、直流入力電源２６、第四スイッチ２０ａ、一次巻線３０の経路に流れ、平滑インダクタ４６の励磁エネルギーが直流入力電源２６に向かって回生される。従って、図１８に示すように、平滑インダクタ４６の電流I46は、負の値からゼロに向かって直線的に減少する波形になる。このとき、エネルギー放出電流が共振インダクタ３４に流れることによって、共振インダクタ３４に励磁エネルギーが蓄積される。
【００２９】
スイッチング制御回路５６は、出力電圧検出回路５４が出力する出力電圧信号Vo1、すなわち出力端子５０ａ，５０ｂの間の電圧Vohに対応した出力電圧信号Vo1を受け、「出力電圧Vo1が目標値Vrよりも高い」と判断し、出力電圧信号Vo1を低くするため、期間T61の長さ（すなわち、一次巻線３０に電圧Viが印加される時間）を規定の最小時間まで短くするフェイズシフト制御を行う。この制御によって第四駆動パルスVg20がローレベルに反転し、期間T61が終了する。
【００３０】
期間T62に移行すると、第四駆動パルスVg20がローレベルになるので、第四スイッチ２０ａがオフする。その他の駆動パルスVg12，Vg14，Vg18はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第三スイッチ１２ａ，１４ａ，１８ａがオン、オフ、オフを継続する。第四スイッチ２０ａがオフに転じると、図１９（ｂ）に示すように、平滑インダクタ４６からのエネルギー放出電流の経路が、第四スイッチ２０ａから第四寄生ダイオード２０ｃに切り替わるものの、実質的に回路動作上の変化はなく期間T61と同様の状態が継続され、図１８に示すように、平滑インダクタの電流I46が直線的にゼロに向かって減少する。その後、後述する期間T65を最小時間まで短くするフェイズシフト制御によって第三駆動パルスVg18がハイレベルに反転し、期間T62が終了する。
【００３１】
期間T63に移行すると、第三駆動パルスVg18がハイレベルになるので、第三スイッチ１８ａがオンする。その他の駆動パルスVg12，Vg14，Vg20はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第四スイッチ１２ａ，１４ａ，２０ａがオン、オフ、オフを継続する。従って、一次巻線３０と共振インダクタ３４の直列回路の両端が第一及び第三スイッチ１２ａ，１８ａを通じて短絡される状態になり、一次巻線３０の両端に電圧が発生しなくなる。すると、二次巻線３２ａ，３２ｂにも電圧が発生しなくなるので、整流素子４２ａだけでなく整流素子４２ｂもオンになる。
【００３２】
平滑インダクタ４６は、直流入力電源２６に向けてエネルギー放出電流を流すことができなくなるので、期間T63に移行すると、外部電源８８が平滑インダクタ４６に励磁エネルギーを蓄積する動作が始まる。外部電源８８が平滑インダクタ４６に励磁エネルギーを蓄積する電流（エネルギー蓄積電流）は、図１９（ｃ）に示すように、外部電源８８、平滑インダクタ４６、二次巻線３２ａ，３２ｂ、整流素子４２ａ，４２ｂ、外部電源８８の経路に流れる。従って、図１８に示すように、平滑インダクタ４６の電流I46は、負の方向に直線的に増加する波形になる。このとき、共振インダクタ３４は、期間T63の開始前までに蓄積された励磁エネルギーを放出する動作を行うため、共振インダクタ３４、第一スイッチ１２ａ、第三スイッチ１８ａ、一次巻線３０、共振インダクタ３４の経路にエネルギー放出電流が流れる。その後、第一駆動パルスVg12がローレベルに反転し、期間T63が終了する。
【００３３】
期間T64に移行すると、第一駆動パルスVg12がローレベルになるので、第一スイッチ１２ａがオフする。その他の駆動パルスVg14，Vg18，Vg20はローレベル、ハイレベル、ローレベルを継続し、第二、第三及び第四スイッチ１４ａ，１８ａ，２０ａがオフ、オン、オフを継続する。第一スイッチ１２ａがオフに転じると、図１９（ｄ）に示すように、共振インダクタ３４からのエネルギー放出電流の経路が、第一スイッチ１２ａから第一寄生ダイオード１２ｃに切り替わるものの、実質的に回路動作上の変化はなく期間T63と同様の状態が継続される。また、期間T63と同様に整流素子４２ａ，４２ｂのオンが継続されるので、図１８に示すように、平滑インダクタ４６の電流I46が負の方向に直線的に増加する。その後、第二駆動パルスVg14が、周期tswの中間点でハイレベルに反転し、期間T64が終了する。
【００３４】
期間T65に移行すると、第二駆動パルスVg14がハイレベルになるので、スイッチ１４ａがオンする。その他の駆動パルスVg12，Vg18，Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第三及び第四スイッチ１２ａ，１８ａ，２０ａがオフ、オン、オフを継続する。従って、主トランス２８の一次巻線３０の両端に「ドット側が正の電圧Vi」が印加され、二次巻線３２ａ，３２ｂの両端に「ドット側が正の電圧」が発生するので、整流素子４２ａがオフし、整流素子４２ｂがオンする。
【００３５】
平滑インダクタ４６は、期間T65の開始前までに励磁エネルギーが蓄積されており、期間T65に移行すると励磁エネルギーを放出する動作が始まる。平滑インダクタ４６のエネルギー放出電流は、図２０（ａ）に示すように、平滑インダクタ４６、二次巻線３２ｂ、整流素子４２ｂ、外部電源８８、平滑インダクタ４６の経路に流れ、さらに主トランス２８を介して、一次巻線３０、第三スイッチ１８ａ、直流入力電源２６、第二スイッチ１４ａ、共振インダクタ３４、一次巻線３０の経路に流れ、平滑インダクタ４６の励磁エネルギーが直流入力電源２６に向かって回生される。従って、図１８に示すように、平滑インダクタ４６の電流I46は、負の値からゼロに向かって直線的に減少する波形になる。このとき、エネルギー放出電流が共振インダクタ３４に流れることによって、共振インダクタ３４に励磁エネルギーが蓄積される。
【００３６】
スイッチング制御回路５６は、期間T61で説明したのと同様に、出力電圧信号Vo1を低くするため、期間T65の長さ（すなわち、一次巻線３０に電圧Viが印加される時間）を規定の最小時間まで短くするフェイズシフト制御を行う。この制御によって第三駆動パルスVg18がローレベルに反転し、期間T65が終了する。
【００３７】
期間T66に移行すると、第三駆動パルスVg18がローレベルになるので、第三スイッチ１８ａがオフする。その他の駆動パルスVg12，Vg14，Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第二及び第四スイッチ１２ａ，１４ａ，２０ａがオフ、オン、オフを継続する。第三スイッチ１８ａがオフに転じると、図２０（ｂ）に示すように、平滑インダクタ４６のエネルギー放出電流の経路が、第三スイッチ１８ａから第三寄生ダイオード１８ｃに切り替わるものの、実質的に回路動作上の変化はなく期間T65と同様の状態が継続され、図１８に示すように、平滑インダクタの電流I46が直線的にゼロに向かって減少する。その後、上記の期間T61を最小時間まで短くするフェイズシフト制御によって第四駆動パルスVg20がハイレベルに反転し、期間T66が終了する。
【００３８】
期間T67に移行すると、第四駆動パルスVg20がハイレベルになるので、第四スイッチ２０ａがオンする。その他の駆動パルスVg12，Vg14，Vg18はローレベル、ハイレベル、ローレベルを継続し、第一、第二及び第三スイッチ１２ａ，１４ａ，１８ａがオフ、オン、オフを継続する。従って、一次巻線３０と共振インダクタ３４の直列回路の両端が第二及び第四スイッチ１４ａ，２０ａを通じて短絡される状態になり、一次巻線３０の両端に電圧が発生しなくなる。すると、二次巻線３２ａ，３２ｂにも電圧が発生しなくなるので、整流素子４２ｂだけでなく整流素子４２ａもオンになる。
【００３９】
平滑インダクタ４６は、直流入力電源２６に向けてエネルギー放出電流を流すことができなくなるので、期間T67に移行すると、外部電源８８が平滑インダクタ４６に励磁エネルギーを蓄積する動作が始まる。外部電源８８からのエネルギー蓄積電流は、図２０（ｃ）に示すように、外部電源８８、平滑インダクタ４６、二次巻線３２ａ，３２ｂ、整流素子４２ａ，４２ｂ、外部電源８８の経路に流れる。従って、図１８に示すように、平滑インダクタ４６の電流I46は、負の方向に直線的に増加する波形になる。このとき、共振インダクタ３４は、期間T67の開始前までに蓄積された励磁エネルギーを放出する動作を行うため、共振インダクタ３４、一次巻線３０、第四スイッチ２０ａ、第二スイッチ１４ａ、共振インダクタ３４の経路にエネルギー放出電流が流れる。その後、第二駆動パルスVg14がローレベルに反転し、期間T67が終了する。
【００４０】
期間T68に移行すると、第二駆動パルスVg14がローレベルになるので、第二スイッチ１４ａがオフする。その他の駆動パルスVg12，Vg18，Vg20はローレベル、ローレベル、ハイレベルを継続し、第一、第三及び第四スイッチ１４ａ，１８ａ，２０ａがオフ、オフ、オンを継続する。第二スイッチ１２ａがオフに転じると、図２０（ｄ）に示すように、共振インダクタ３４のエネルギー放出電流の経路が、第二スイッチ１４ａから第二寄生ダイオード１４ｃに切り替わるものの、実質的に回路動作上の変化はなく期間T67と同様の状態が継続される。また、期間T67と同様に整流素子４２ａ，４２ｂのオンが継続されるので、図１８に示すように、平滑インダクタの電流I46が負の方向に直線的に増加する。その後、第二駆動パルスVg14が、周期tswの終点でハイレベルに反転し、期間T68が終了する。期間T68が終了すると期間T61に戻り、上述した期間T61〜T68の動作を繰り返す。
【００４１】
ここで、平滑インダクタ４６の電流I46が問題になる。周期tswの前半の期間T61〜T64において、平滑インダクタ４６から励磁エネルギーが放出されるのは期間T61，T62であり、特に、期間T61が規定の最小時間に制御されて非常に短くなるので、期間T62の終了時にエネルギー放出電流がゼロにならず、励磁エネルギーが残留する。そして、励磁エネルギーが残留した状態で期間T63が始まり、期間T63，T64の間に励磁エネルギーが累積的に蓄積される。その結果、平滑インダクタ４６の電流I46の負方向の値が、期間T61の開始時よりも期間T64の終了時の方が大きくなり、平滑インダクタ４６の偏磁が進行する。周期tswの後半の期間T65〜T68においても同様に、平滑インダクタ４６の電流I46の負方向の値が、期間T65の開始時よりも期間T68の終了時の方が大きくなり、平滑インダクタ４６の偏磁がさらに進行する。従って、期間T61〜T68の動作を繰り返すうちに平滑インダクタ４６が磁気飽和し、外部電源８８から平滑インダクタ４６の方向に大きい逆電流が流れやすくなり、整流素子４２ａ，４２ｂ等の回路素子が故障する可能性が高くなる。
【００４２】
なお、特許文献１の従来技術として開示されたスイッチング電源装置の場合は、整流平滑回路の整流素子がダイオードなので、平滑インダクタ４６から二次巻線３２ａ，３２ｂの方向に電流が流れるのが阻止されるので、外部電圧印加されたとしても、図１９、図２０に示すような動作は起こらない。
【００４３】
この発明は、上記背景技術に鑑みて成されたものであり、スイッチング制御回路をシンプルに構成することができ、主スイッチング素子のソストスイッチングが可能なフルブリッジ型のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００４４】
この発明は、ハイサイド側の第一主スイッチング素子及びローサイド側の第二主スイッチング素子の直列回路で構成され、その両端に直流入力電源が接続される第一アームと、ハイサイド側の第三主スイッチング素子及びローサイド側の第四主スイッチング素子の直列回路で構成され、その両端に直流入力電源が接続される第二アームと、
一次巻線及び二次巻線を有し、前記一次巻線が前記第一アームの中点と前記第二アームの中点との間に設けられた主トランスと、前記第一アームの中点と前記第二アームの中点との間の、前記一次巻線と直列の位置に設けられたけられた共振インダクタと、
前記二次巻線に接続され、前記二次巻線に発生した交流電圧を整流する整流部、及び整流電圧を平滑して直流の出力電圧を出力する平滑部で構成された整流平滑回路と、
出力電圧又はこれに対応する電圧を検出し、出力電圧信号を出力する出力電圧検出回路と、前記各主スイッチング素子に向けて第一乃至四駆動パルスをそれぞれ出力し、前記出力電圧信号が目標値に近づくよう前記各主スイッチング素子をオンオフさせるスイッチング制御回路と、を備えたフルブリッジ型のスイッチング電源装置であって、
前記スイッチング制御回路は、前記一次巻線に入力電圧が正方向に印加される第一期間、電圧が印加されない第二期間、入力電圧が負方向に印加される第三期間、及び再度電圧が印加されない第四期間を１周期とし、前記第一及び第二期間の合計時間と前記第三及び第四期間の合計時間とを等しくする前記第一乃至四駆動パルスであって、前記第一期間に、前記第一主スイッチング素子をオン、前記第二主スイッチング素子をオフ、前記第三主スイッチング素子をオフ、前記第四主スイッチング素子をオンさせ、前記第二期間に入ると、前記第四主スイッチング素子をオフに反転させ、その後、前記第三主スイッチング素子をオンに反転させ、その後、前記第三期間が開始する前に前記第一主スイッチング素子をオフに反転させ、前記第三期間に入ると、前記第二主スイッチング素子をオンに反転させ、前記第四期間に入ると、前記第二主スイッチング素子をオフに反転させ、その後、前記第一主スイッチング素子をオンに反転させ、その後、前記第一期間が開始する前に前記第三主スイッチング素子をオフに反転させ、再び前記第一期間に入ると、前記第四主スイッチング素子をオンに反転させる前記第一乃至四駆動パルスを出力するスイッチング電源装置である。
【００４５】
前記整流平滑回路の前記整流部は、同期整流用の整流素子と、前記主トランスの前記二次巻線の電圧又はこれに対応する電圧を検出して前記整流素子をオンオフさせ、前記二次巻線に電圧が発生しているときは、その発生電圧を正方向に整流して前記平滑部の入力端に入力されるようにし、前記二次巻線に電圧が発生していないときは、前記二次巻線の両端が前記平滑部の入力端に短絡されるようにする同期整流駆動回路とで構成されている。例えば、前記第一乃至四主スイッチング素子および前記同期整流用素子が、それぞれＮチャネルのＭＯＳ型ＦＥＴで構成されている。
【００４６】
前記スイッチング制御回路は、前記出力電圧信号と目標電圧とを比較して差分を増幅した誤差増幅信号を出力する誤差増幅回路と、前記誤差増幅信号をパルス幅変調した変調パルスを分配し、前記第一アーム用の第一変調パルス及び第二アーム用の第二変調パルスを出力するパルス幅変調回路と、前記第一変調パルスに基づいて前記第一及び第二駆動パルスを生成し、それぞれ前記第一及び第二主スイッチング素子のゲート・ソース端子間に出力する第一アーム駆動回路と、前記第二変調パルスに基づいて前記第三及び第四駆動パルスを生成し、それぞれ前記第三及び第四主スイッチング素子のゲート・ソース端子間に出力する第二アーム駆動回路とを備え、
前記第一アーム駆動回路は、前記第一変調パルスが入力され、その第一変調パルスがハイレベルに反転した後、一定時間の経過後にハイレベルに反転する前記第二駆動パルスを出力する第一遅延回路と、前記第一アームの中点の電位を観測し、その電位が上昇したことを検出したときに、前記第一主スイッチング素子のゲート・ソース端子間を充電することによって、前記第一駆動パルスをハイレベルに反転させる第一ゲート充電回路と、前記第一変調パルスがハイレベルのときに前記第一主スイッチング素子のゲート・ソース端子間を放電することによって、前記第一駆動パルスをローレベルに反転させる第一ゲート放電回路とで構成され、
前記第二アーム駆動回路は、前記第二変調パルスが入力され、その第二変調パルスがハイレベルに反転した後、一定時間の経過後にハイレベルに反転する前記第四駆動パルスを出力する第二遅延回路と、前記第二アームの中点の電位を観測し、その電位が上昇したことを検出したときに、前記第三主スイッチング素子のゲート・ソース端子間を充電することによって、前記第三駆動パルスをハイレベルに反転させる第二ゲート充電回路と、前記第二変調パルスがハイレベルのときに前記第三主スイッチング素子のゲート・ソース端子間を放電することによって、前記第三駆動パルスをローレベルに反転させる第二ゲート放電回路とで構成されている。
【００４７】
また、前記第一ゲート充電回路は、制御回路用の直流電圧を整流してカソード端子に出力する第一整流ダイオードと、前記第一整流ダイオードのカソード端子と前記第一主スイッチング素子のソース端子との間に接続された第一平滑コンデンサと、エミッタ端子が前記第一整流ダイオードのカソード端子に接続され、コレクタ端子が前記第一主スイッチング素子のゲート端子に接続されたＰＮＰトランジスタである第一トランジスタと、アノード端子が前記第一トランジスタのベース端子側に接続され、カソード端子が前記第一主スイッチング素子のドレイン端子側に接続された第一ダイオードと、前記第一ダイオードの接続点に直列に挿入され、前記第一ダイオードに流れる電流を制限する第一抵抗とで構成され、
第二ゲート充電回路は、制御回路用の直流電圧を整流してカソード端子に出力する第二整流ダイオードと、前記第二整流ダイオードのカソード端子と前記第三主スイッチング素子のソース端子との間に接続された第二平滑コンデンサと、エミッタ端子が前記第二整流ダイオードのカソード端子に接続され、コレクタ端子が前記第三主スイッチング素子のゲート端子に接続されたＰＮＰトランジスタである第二トランジスタと、アノード端子が前記第二トランジスタのベース端子側に接続され、カソード端子が前記第三主スイッチング素子のドレイン端子側に接続された第二ダイオードと、前記第二ダイオードの接続点に直列に挿入され、前記第二ダイオードに流れる電流を制限する第二抵抗とで構成されている。
【００４８】
さらに、前記第一ゲート放電回路には、前記第一変調パルスを伝達する第一駆動トランスと、前記第一主スイッチング素子のゲート・ソース端子間に接続され前記第一駆動トランスの出力に応じてオンオフする第一引き抜きトランジスタとが設けられ、前記第一変調パルスがハイレベルのときに、前記第一引き抜きトランジスタがオンして前記第一主スイッチング素子のゲート・ソース端子間を放電し、前記第二ゲート放電回路には、前記第二変調パルスを伝達する第二駆動トランスと、前記第三主スイッチング素子のゲート・ソース端子間に接続され前記第二駆動トランスの出力に応じてオンオフする第二引き抜きトランジスタとが設けられ、前記第二変調パルスがハイレベルのときに、前記第二引き抜きトランジスタがオンして前記第三主スイッチング素子のゲート・ソース端子間を放電する構成にしてもよい。この場合、前記第一ゲート放電回路には、入力された前記第一変調パルスがハイレベルに反転したときに短時間ハイレベルとなる第一狭パルスを出力する第一狭パルス生成回路が設けられ、前記第一駆動トランスは、前記第一狭パルスであって、前記第一変調パルスがハイレベルに反転するタイミング情報を伝達し、前記第二ゲート放電回路には、入力された前記第二変調パルスがハイレベルに反転したときに短時間ハイレベルとなる第二狭パルスを出力する第二狭パルス生成回路が設けられ、前記第二駆動トランスは、前記第二狭パルスであって、前記第二変調パルスがハイレベルに反転するタイミング情報を伝達する構成にしてもよい。また、前記共振インダクタは、前記主トランス内部の漏れインダクタンスを利用してもよい。
【００４９】
なお、上記のドレイン、ソース、ゲートの表記は、ＭＯＳ型ＦＥＴ、ＩＧＢＴ等のトランジスタ素子に対応したものであるが、バイポーラトランジスタの場合は、それぞれコレクタ、エミッタ、ベースに置き換えて適用されるものである。
【発明の効果】
【００５０】
この発明のスイッチング電源装置は、スイッチング制御回路の構成を、フェイズシフト制御の場合よりもシンプル化することができ、装置の小型化や省エネルギー、コストダウンに寄与する。また、スイッチング制御回路内のパルス幅変調回路として、フェイズシフト制御用でない一般的なフルブリッジ型の制御ＩＣを使用できるという利点がある。フェイズシフト制御用の制御ＩＣは市販品の種類が少ないが、一般的なフルブリッジ型の制御ＩＣの場合、それぞれに特徴のある複数種類の市販品があるので、入手性がよく、スイッチング電源装置の用途に応じて使い勝手のよいものを選択することができる。一方、一般的なフルブリッジ型の制御ＩＣは、主スイッチング素子のソフトスイッチングについて考慮されていないが、このスイッチング電源装置の場合、簡単な構成の第一及び第二アーム駆動回路と共振インダクタを設けることによって、主スイッチング素子のソフトスイッチングが可能になり、スイッチング損失やスイッチングノイズの発生を容易に抑えることができる。
【図面の簡単な説明】
【００５１】
【図１】この発明のスイッチング電源装置の第一実施形態を示すブロック図である。
【図２】第一実施形態のスイッチング電源装置のスイッチング制御回路の構成を示す回路図である。
【図３】第一実施形態のスイッチング電源装置の通常運転時の動作を示すタイムチャートである。
【図４】図３のタイムチャートの期間T11〜T14における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路（ａ），（ｂ），（ｃ），（ｄ）である。
【図５】図３のタイムチャートの期間T15〜T18における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路（ａ），（ｂ），（ｃ），（ｄ）である。
【図６】この発明のスイッチング電源装置の第二実施形態を示すブロック図である。
【図７】第二実施形態のスイッチング電源装置のスイッチング制御回路の構成を示す回路図である。
【図８】第二実施形態のスイッチング電源装置の同期整流駆動回路の構成を示す回路図である。
【図９】第二実施形態のスイッチング電源装置の外部電圧印加時の動作を示すタイムチャートである。
【図１０】図９のタイムチャートの期間T21〜T24における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路（ａ），（ｂ），（ｃ），（ｄ）である。
【図１１】図９のタイムチャートの期間T25〜T28における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路（ａ），（ｂ），（ｃ），（ｄ）である。
【図１２】整流平滑回路の第一及び第二変形例を示す回路図（ａ），（ｂ）である。
【図１３】従来のフェイズシフト制御のスイッチング電源装置を示すブロック図である。
【図１４】従来のスイッチング電源装置のスイッチング制御回路の構成を示す回路図である。
【図１５】従来のスイッチング電源装置の通常運転時の動作を示すタイムチャートである。
【図１６】図１５のタイムチャートの期間T51〜T54における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路（ａ），（ｂ），（ｃ），（ｄ）である。
【図１７】図１５のタイムチャートの期間T55〜T58における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路（ａ），（ｂ），（ｃ），（ｄ）である。
【図１８】従来のスイッチング電源装置の外部電圧印加時の動作を示すタイムチャートである。
【図１９】図１８のタイムチャートの期間T61〜T64における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路（ａ），（ｂ），（ｃ），（ｄ）である。
【図２０】図１８のタイムチャートの期間T65〜T68における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路（ａ），（ｂ），（ｃ），（ｄ）である。
【発明を実施するための形態】
【００５２】
以下、この発明のスイッチング電源装置の第一実施形態について、図１〜図５に基づいて説明する。ここで、従来のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明する。
【００５３】
第一実施形態のスイッチング電源装置９０は、図１に示すように、第一アーム１６、第二アーム２２、主トランス２８、共振インダクタ３４を備える構成は、上記スイッチング電源装置１０と同様である。第一乃至四主スイッチング素子１２，１４，１８，２０は、例えば、一般的なＮチャネルのＭＯＳ型ＦＥＴが選択されている。また、共振インダクタ３４は、インダクタンスが主トランス２８の一次巻線３０よりも十分小さい独立したインダクタンス素子であってもよいし、部品点数を削減するため主トランス２８内の漏れインダクタンスを利用してもよい。
【００５４】
主トランス２８の二次巻線３２ａ，３２ｂには、二次巻線３２ａ，３２ｂに発生した交流電圧を整流する整流部９２と、上記と同様の平滑部３８とで構成された整流平滑回路９４が接続されている。整流部９２は、高速スイッチング用のダイオードである第一及び第二整流素子９２ａ，９２ｂで構成され、第一整流素子９２ａは、カソード端子が二次巻線３２ａのドット側の一端に接続され、第二整流素子９２ｂは、カソード端子が二次巻線３２ｂのドットと反対側の一端に接続され、アノード端子同士が互いに接続されている。整流部９２は、二次巻線３２ａ，３２ｂの中点と、各整流素子９２ａ，９２ｂのアノード端子との間に整流電圧を出力する。
【００５５】
このように、整流平滑回路９４は、いわゆるセンタタップ型の整流平滑回路であり、各整流素子９２ａ，９２ｂが二次巻線３２ａ，３２ｂの電圧変化に応じて導通または非導通となりし、二次巻線３２ａ，３２ｂに電圧が発生しているとき、その発生電圧を正方向に整流して平滑部３８の入力端に入力し、二次巻線３２ａ，３２ｂに電圧が発生していないとき、二次巻線３２ａ，３２ｂの両端を平滑部３８の入力端に短絡する動作を行う。そして、平滑部３８が整流部３６の整流電圧を平滑して所定の出力電圧Voを出力し、負荷５２に向けて出力電圧Voと出力電流Ioを供給する。
【００５６】
各主スイッチング素子１２，１４，１８，２０のオンオフは、出力電圧検出回路５４の出力に基づき、スイッチング制御回路９６により制御される。出力電圧検出回路５４は、出力端子５０ａ，５０ｂに発生する出力電圧Vo又はこれに対応する電圧を検出し、出力電圧信号Vo1を出力する。「これに対応する電圧を検出する」とは、出力電圧Voを間接的に検出することをいい、例えば、主トランス２８に別巻線を設け、別巻線の電圧を整流平滑することによって、出力電圧Voに略比例した電圧を検出する回路等が考えられる。
【００５７】
スイッチング制御回路９６は、出力電圧信号Vo1が目標値Vrに近づくよう各主スイッチング素子１２，１４，１８，２０をオンオフさせるための回路であり、図２に示すように、誤差増幅回路５８、パルス幅変調回路９８、第一及び第二アーム駆動回路１００，１０２で構成されている。誤差増幅回路５８は、例えばアナログの反転増幅器等であり、出力電圧信号Vo1と目標電圧Vrとの差分を増幅して誤差増幅信号Vo2を出力する。
【００５８】
パルス幅変調回路９８は、パルス幅変調手段６６、パルス分配回路１０４で構成されている。パルス幅変調手段６６は、誤差増幅回路５８の誤差増幅信号Vo2を変調して変調パルスVhを出力する。パルス分配回路１０４は、変調パルスVhを第一アーム１６と第二アーム２２の制御用に分配し、２つの変調パルスVh1，Vh2を出力する。第一及び第二変調パルスVh1，Vh2は、ハイレベルの時比率が互いに等しいパルス電圧であり、ロジックが反転する位相が１８０度ずれており、各時比率が誤差増幅信号Vo2に応じて変化する。
【００５９】
第一アーム駆動回路１００は、第一遅延回路１０６、第一ゲート充電回路１０８、第一ゲート放電回路１１０とで構成されている。第一遅延回路１０６は、例えば、積分回路とバッファ回路で構成され、パルス分配回路１０４の第一変調パルスVh1を時間tk1だけ遅延させた第二駆動パルスVg14を、第二主スイッチング素子１４のゲート・ソース端子間に出力する。
【００６０】
第一ゲート充電回路１０８は、制御回路用の直流電源１１２の直流電圧を整流してカソード端子に出力する第一整流ダイオード１１４と、第一整流ダイオード１１４のカソード端子と第一主スイッチング素子１２のソース端子との間に接続された第一平滑コンデンサ１１６と、第一整流ダイオード１１４のカソード端子と第一主スイッチング素子１２のゲート端子に接続された第一充電スイッチ１１８と、第一充電スイッチ１１８を制御する第一スイッチ制御回路１２０とで構成されている。第一スイッチ制御回路１２０は、第二主スイッチング素子１４の第二駆動パルスVg14を観測し、第二駆動パルスVg14がハイレベルからローレベルに反転してから時間tk2が経過した後、第一充電スイッチ１１８を所定の短い時間オンさせる働きをする。第一充電スイッチ１１８がオンすると、第一主スイッチング素子１２のゲート・ソース端子間が充電され、第一主スイッチング素子１２がオンする。
【００６１】
第一ゲート放電回路１１０は、入力巻線１２２ａ及び出力巻線１２２ｂを有する第一駆動トランス１２２と、入力巻線１２２ａに直列接続された第一スイッチングトランジスタ１２４と、第一主スイッチング素子１２のゲート・ソース端子間を短絡及び解放可能に接続され、出力巻線１２２ｂの電圧により駆動される第一引き抜きトランジスタ１２６とで構成され、入力巻線１２２ａと第一スイッチングトランジスタ１２４の直列回路の両端に直流電源１１２が接続されている。第一駆動トランス１２２の各巻線１２２ａ，１２２ｂのドットは、極性を表わしている。
【００６２】
第一スイッチングトランジスタ１２４は、パルス分配回路１０４の第一変調パルスVh1がハイレベルのときにオンすることによって、入力巻線１２２ａに第一変調パルスVh1と同位相のパルス電圧を発生させる。このパルス電圧は、第一駆動トランス１２２を通じて出力巻線１２２ｂから第一引き抜きトランジスタ１２６のゲート・ソース端子間に伝達され、第一変調パルスVh1がハイレベルのときに第一引き抜きトランジスタ１２６がオンする。第一引き抜きトランジスタ１２６がオンすると、第一主スイッチング素子１２のゲート・ソース端子間が放電され、第一主スイッチング素子１２がオフする。このように、第一ゲート充電回路１０８と第一ゲート放電回路１１０により、第一主スイッチング素子１２を駆動する第一駆動パルスVg12が生成される。
【００６３】
第二アーム駆動回路１０２は、第一アーム駆動回路１００と同様に、第二遅延回路１２８、第二ゲート充電回路１３０、第二ゲート放電回路１３２とで構成されている。第二遅延回路１２８は、例えば、積分回路とバッファ回路で構成され、パルス分配回路１０４の第二変調パルスVh2を時間tk1だけ遅延させた第四駆動パルスVg20を、第四主スイッチング素子２０のゲート・ソース端子間に出力する。
【００６４】
第二ゲート充電回路１３０は、制御回路用の直流電源１１２の直流電圧を整流してカソード端子に出力する第二整流ダイオード１３４と、第二整流ダイオード１３４のカソード端子と第三主スイッチング素子１８のソース端子との間に接続された第二平滑コンデンサ１３６と、第二整流ダイオード１３４のカソード端子と第三主スイッチング素子１８のゲート端子に接続された第二充電スイッチ１３８と、第二充電スイッチ１３８を制御する第二スイッチ制御回路１４０とで構成されている。第二スイッチ制御回路１４０は、第四主スイッチング素子２０の第四駆動パルスVg20を観測し、第四駆動パルスVg20がハイレベルからローレベルに反転してから時間tk2が経過した後、第二充電スイッチ１３８を所定の短い時間オンさせる働きをする。第二充電スイッチ１３８がオンすると、第三主スイッチング素子１８のゲート・ソース端子間が充電され、第三主スイッチング素子１８がオンする。
【００６５】
第二ゲート放電回路１３２は、入力巻線１４２ａ及び出力巻線１４２ｂを有する第二駆動トランス１４２と、入力巻線１４２ａに直列接続された第二スイッチングトランジスタ１４４と、第三主スイッチング素子１８のゲート・ソース端子間を短絡及び解放可能に接続され、出力巻線１４２ｂの電圧により駆動される第二引き抜きトランジスタ１４６とで構成され、入力巻線１４２ａと第二スイッチングトランジスタ１４４の直列回路の両端に直流電源１１２が接続されている。第二駆動トランス１４２の各巻線１４２ａ，１４２ｂのドットは、極性を表わしている。第二スイッチングトランジスタ１４４は、パルス分配回路１０４の第二変調パルスVh2がハイレベルのときにオンすることによって、入力巻線１4２ａに第一変調パルスVh1と同位相のパルス電圧を発生させる。このパルス電圧は、第二駆動トランス１４２を通じて出力巻線１４２ｂから第二引き抜きトランジスタ１４６のゲート・ソース端子間に伝達され、第二変調パルスVh2がハイレベルのときに第二引き抜きトランジスタ１４６がオンする。第二引き抜きトランジスタ１４６がオンすると、第三主スイッチング素子１８のゲート・ソース端子間が放電され、第三主スイッチング素子１８がオフする。このように、第二ゲート充電回路１３０と第二ゲート放電回路１３２により、第三主スイッチング素子１８を駆動する第三駆動パルスVg18が生成される。
【００６６】
スイッチング制御回路９６は、上記の構成により、第一乃至四駆動パルスVg12，Vg14，Vg18，Vg20を出力して第一乃至四主スイッチング素子１２，１４，１８，２０をオンオフさせる。そして、主トランス２８の一次巻線３０に入力電圧Viが正方向に印加される第一期間（後述する期間T11）、電圧が印加されない第二期間（後述する期間T12〜T14）、入力電圧Viが負方向に印加される第三期間（後述する期間T15）、及び再度電圧が印加されない第四期間（後述する期間T16〜T18）を１周期とし、第一及び第二期間の合計時間と第三及び第四期間の合計時間とを等しくするスイッチング制御を行う。スイッチングの周期tsw（１周期の長さ）は一定である。
【００６７】
次に、スイッチング電源装置９０の通常運転時の動作について、図３〜図５に基づいて説明する。スイッチング電源装置９０の１周期の動作は、図３のタイムチャートに示すように、期間T11〜T18に区分して説明することができ、各期間における各主スイッチング素子１２，１４，１８，２０の状態と主要な電流が流れる経路は、図４、図５の等価回路のように表わされる。図４、図５では、ＮチャネルのＭＯＳ型ＦＥＴを、ドレイン・ソース端子間のスイッチ（１２ａ，１４ａ，１８ａ，２０ａ）、ドレイン・ソース端子間の寄生コンデンサ（１２ｂ，１４ｂ，１８ｂ，２０ｂ）、及びソース端子からドレイン端子に電流を流す向きの寄生ダイオード（１２ｃ，１４ｃ，１８ｃ，２０ｃ）で表わしてある。
【００６８】
まず、期間T11は、駆動パルスVg12，Vg14，Vg18，Vg20がハイレベル、ローレベル、ローレベル、ハイレベルであり、第一及び第四スイッチ１２ａ，２０aがオンし、第二及び第三スイッチ１４ａ，１８ａがオフしている。従って、主トランス２８の一次巻線３０の両端に「ドットと反対側が正の電圧Vi」が印加され、二次巻線３２ａ，３２ｂの両端に「ドットと反対側が正の電圧」が発生するので、整流素子９２ａが導通し、整流素子９２ｂが非導通となる。
【００６９】
この状態で、図４（ａ）に示すように、直流入力電源２６、第一スイッチ１２ａ、共振インダクタ３４、一次巻線３０、第四スイッチ２０ａ、入力直流電源２６の経路に電流が流れ、さらに主トランス２８を介して、二次巻線３２ａ、平滑インダクタ４６、平滑コンデンサ４８及び負荷５２、整流素子９２ａ、二次巻線３２ａにも電流が流れる。このとき、共振インダクタ３４と平滑インダクタ４６は、上記の電流によって励磁エネルギーが蓄積される。
【００７０】
スイッチング制御回路９６は、出力電圧検出回路５４が出力する出力電圧信号Vo1を受け、出力電圧Vo1が目標値Vrと等しくなるように、期間T11の長さ（すなわち、一次巻線３０に電圧Viが印加される第一期間の長さ）を決定する。この制御によって第四駆動パルスVg20がローレベルに反転し、期間T11が終了する。
【００７１】
期間T12に移行すると、第四駆動パルスVg20がローレベルになるので、第四スイッチ２０ａがオフする。その他の駆動パルスVg12，Vg14，Vg18はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第三スイッチ１２ａ，１４ａ，１８ａがオン、オフ、オフを継続する。これにより、一次巻線３０及び二次巻線３２ａ，３２ｂに電圧が発生しなくなる。
【００７２】
第四スイッチ２０ａがオフに転じると、共振インダクタ３４が励磁エネルギーを放出する動作が始まる。共振インダクタ３４が励磁エネルギーを放出する電流（エネルギー放出電流）は、図４（ｂ）に示すように、共振インダクタ３４、一次巻線３０、第三寄生コンデンサ１８ｂ、第一スイッチ１２ａ、共振インダクタ３４の経路に流れ、第三寄生コンデンサ１８ｂの電荷が放電され、第三主スイッチング素子１８のドレイン・ソース端子間の電圧Vd18がゼロに向かって低下する。これと同時に、共振インダクタ３４、一次巻線３０、第四寄生コンデンサ２０ｂ、直流入力電源２６、第一スイッチ１２ａ、共振インダクタ３４の経路に、第四寄生コンデンサ２０ｂを充電する電流が流れ、第四主スイッチング素子２０のドレイン・ソース端子間の電圧Vd20が電圧Viに向かって上昇する。
【００７３】
また、二次巻線３２ａ，３２ｂに電圧が発生しなくなるので、平滑インダクタ４６が励磁エネルギーを放出する動作が始まる。平滑インダクタ４６が励磁エネルギーを放出する電流（エネルギー放出電流）は、平滑インダクタ４６、平滑コンデンサ４８及び負荷５２、整流素子９２ａ，９２ｂ、二次巻線３２ａ，３２ｂ、平滑インダクタ４６の経路に流れる。
【００７４】
その後、第四駆動パルスVg20がローレベルに反転してから時間tk2が経過した時に、第三駆動パルスVg18がハイレベルに反転し、期間T12が終了する。ここで、時間tk2は、第三主スイッチング素子１８のドレイン・ソース端子間の電圧Vd18がViから略ゼロまで低下するまでに要する時間に設定されている。電圧Vd18が低下する速度は、共振インダクタ３４とそれに対応する寄生コンデンサとの共振周波数によって概算することができる。
【００７５】
期間T13に移行すると、第三駆動パルスVg18がハイレベルになるので、第三スイッチ１８ａがオンする。その他の駆動パルスVg12，Vg14，Vg20はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第四スイッチ１２ａ，１４ａ，２０ａがオン、オフ、オフを継続する。従って、一次巻線３０と共振インダクタ３４の直列回路の両端が第一及び第三スイッチ１２ａ，１８ａを通じて短絡される状態になり、一次巻線３０及び二次巻線３２ａ，３２ｂには電圧が発生しない。
【００７６】
第三スイッチ１８ａがオンに転じる時には、電圧Vd18が略ゼロまで低下しているので、理想的なソフトスイッチングが行われる。第三スイッチ１８ａがオンに転じると、図４（ｃ）に示すように、共振インダクタ３４のエネルギー放出電流の経路が、共振インダクタ３４、一次巻線３０、第三スイッチ１８ａ、第一スイッチ１２ａ、共振インダクタ３４の経路となる。また、第四主スイッチング素子２０のドレイン・ソース端子間の電圧Vd20がViに達しているので、第四寄生コンデンサ２０ｂを充電する電流は流れない。
【００７７】
また、二次巻線３２ａ，３２ｂに電圧が発生しないので、平滑インダクタ４６が励磁エネルギーを放出する動作を継続し、平滑インダクタ４６のエネルギー放出電流が、平滑インダクタ４６、平滑コンデンサ４８及び負荷５２、整流素子９２ａ，９２ｂ、二次巻線３２ａ，３２ｂ、平滑インダクタ４６の経路に流れる。
【００７８】
その後、周期tswの中間点よりも時間tkだけ前のタイミングで、第一駆動パルスVg12がローレベルに反転し、期間T13が終了する。
【００７９】
期間T14に移行すると、第一駆動パルスVg12がローレベルになるので、第一スイッチ１２ａがオフする。その他の駆動パルスVg14，Vg18，Vg20はローレベル、ハイレベル、ローレベルを継続し、第二、第三及び第四スイッチ１４ａ，１８ａ，２０ａがオフ、オン、オフを継続する。これにより、一次巻線３０及び二次巻線３２ａ，３２ｂには電圧が発生しない。
【００８０】
第一スイッチ１２ａがオフに転じると、図４（ｄ）に示すように、共振インダクタ３４のエネルギー放出電流が、共振インダクタ３４、一次巻線３０、第三スイッチ１８ａ、直流入力電源２６、第二寄生コンデンサ１４ｂ、共振インダクタ３４の経路に流れ、第二寄生コンデンサ１４ｂの電荷が放電され、第二主スイッチング素子１４のドレイン・ソース端子間の電圧Vd14がゼロに向かって低下する。これと同時に、共振インダクタ３４、一次巻線３０、第三スイッチ１８ａ、第一寄生コンデンサ１２ｂ、共振インダクタ３４の経路に、第一寄生コンデンサ１２ｂを充電する電流が流れ、第一主スイッチング素子１２のドレイン・ソース端子間の電圧Vd12が電圧Viに向かって上昇する。
【００８１】
また、二次巻線３２ａ，３２ｂに電圧が発生しないので、平滑インダクタ４６が励磁エネルギーを放出する動作を継続し、平滑インダクタ４６のエネルギー放出電流が、平滑インダクタ４６、平滑コンデンサ４８及び負荷５２、整流素子９２ａ，９２ｂ、二次巻線３２ａ，３２ｂ、平滑インダクタ４６の経路に流れる。
【００８２】
その後、一定の周期tswの中間点で第二駆動パルスVg14がハイレベルに反転し、期間T14が終了する。ここで、期間T14の長さである時間tk1は、第二主スイッチング素子１４のドレイン・ソース端子間の電圧Vd14がViから略ゼロまで低下するまでに要する時間に設定されている。電圧Vd14が低下する速度は、上記と同様である。
【００８３】
期間T15に移行すると、第二駆動パルスVg14がハイレベルになるので、第二スイッチ１４ａがオンする。その他の駆動パルスVg12，Vg18，Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第三及び第四スイッチ１２ａ，１８ａ，２０ａがオフ、オン、オフを継続する。従って、主トランス２８の一次巻線３０の両端に「ドット側が正の電圧Vi」が印加され、二次巻線３２ａ，３２ｂの両端に「ドット側が正の電圧」が発生するので、整流素子９２ａがオフし、整流素子９２ｂがオンする。
【００８４】
この状態で、図５（ａ）に示すように、直流入力電源２６、第三スイッチ１８ａ、一次巻線３０、共振インダクタ３４、第二スイッチ１４ａ、入力直流電源２６の経路に電流が流れ、さらに主トランス２８を介して、二次巻線３２ｂ、平滑インダクタ４６、平滑コンデンサ４８及び負荷５２、整流素子９２ｂ、二次巻線３２ｂにも電流が流れる。このとき、共振インダクタ３４と平滑インダクタ４６は、上記の電流によって励磁エネルギーが蓄積される。
【００８５】
スイッチング制御回路９６は、出力電圧検出回路５４が出力する出力電圧信号Vo1を受け、出力電圧Vo1が目標値Vrと等しくなるように、期間T15の長さ（すなわち、一次巻線３０に電圧Viが印加される第三期間の長さ）を決定する。この制御によって第二駆動パルスVg14がローレベルに反転し、期間T15が終了する。
【００８６】
期間T16に移行すると、第二駆動パルスVg14がローレベルになるので、第二スイッチ１４ａがオフする。その他の駆動パルスVg12，Vg18，Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第三及び第四スイッチ１２ａ，１８ａ，２０ａがオフ、オン、オフを継続する。これにより、一次巻線３０及び二次巻線３２ａ，３２ｂには電圧が発生しない。
【００８７】
第二スイッチ１４ａがオフに転じると、共振インダクタ３４が励磁エネルギーを放出する動作が始まる。共振インダクタ３４のエネルギー放出電流は、図５（ｂ）に示すように、共振インダクタ３４、第一寄生コンデンサ１２ｂ、第三スイッチ１８ａ、一次巻線３０、共振インダクタ３４の経路に流れ、第一寄生コンデンサ１２ｂの電荷が放電され、第一主スイッチング素子１２のドレイン・ソース端子間の電圧Vd12がゼロに向かって低下する。これと同時に、共振インダクタ３４、第二寄生コンデンサ１４ｂ、直流入力電源２６、第三スイッチ１８ａ、一次巻線３０、共振インダクタ３４の経路に、第二寄生コンデンサ１４ｂを充電する電流が流れ、第二主スイッチング素子１４のドレイン・ソース端子間の電圧Vd14が電圧Viに向かって上昇する。
【００８８】
また、二次巻線３２ａ，３２ｂに電圧が発生しなくなるので、平滑インダクタ４６が励磁エネルギーを放出する動作が始まる。平滑インダクタ４６のエネルギー放出電流は、平滑インダクタ４６、平滑コンデンサ４８及び負荷５２、整流素子９２ａ，９２ｂ、二次巻線３２ａ，３２ｂ、平滑インダクタ４６の経路に流れる。
【００８９】
その後、第二駆動パルスVg14がローレベルに反転してから時間tk2が経過した時に、第一駆動パルスVg12がハイレベルに反転し、期間T16が終了する。ここで、時間tk2は、第一主スイッチング素子１２のドレイン・ソース端子間の電圧Vd12がViから略ゼロまで低下するまでに要する時間に設定されている。電圧Vd12が低下する速度は、上記と同様である。
【００９０】
期間T17に移行すると、第一駆動パルスVg12がハイレベルになるので、第一スイッチ１２ａがオンする。その他の駆動パルスVg14，Vg18，Vg20はローレベル、ハイレベル、ローレベルを継続し、第二、第三及び第四スイッチ１４ａ，１８ａ，２０ａがオフ、オン、オフを継続する。従って、一次巻線３０と共振インダクタ３４の直列回路の両端が第一及び第三スイッチ１２ａ，１８ａを通じて短絡される状態になり、一次巻線３０及び二次巻線３２ａ，３２ｂには電圧が発生しない。
【００９１】
第一スイッチ１２ａがオンに転じる時には、電圧Vd12が略ゼロまで低下しているので、理想的なソフトスイッチングが行われる。第一スイッチ１２ａがオンに転じると、図５（ｃ）に示すように、共振インダクタ３４のエネルギー放出電流の経路が、共振インダクタ３４、第一スイッチ１２ａ、第三スイッチ１８ａ、一次巻線３０、共振インダクタ３４の経路となる。また、第二主スイッチング素子１４のドレイン・ソース端子間の電圧Vd14がViに達しているので、第二寄生コンデンサ１４ｂを充電する電流は流れない。
【００９２】
また、二次巻線３２ａ，３２ｂに電圧が発生しないので、平滑インダクタ４６が励磁エネルギーを放出する動作を継続し、平滑インダクタ４６のエネルギー放出電流が、平滑インダクタ４６、平滑コンデンサ４８及び負荷５２、整流素子９２ａ，９２ｂ、二次巻線３２ａ，３２ｂ、平滑インダクタ４６の経路に流れる。
【００９３】
その後、周期tswの終点よりも時間tk1だけ前のタイミングで、第三駆動パルスVg18がローレベルに反転し、期間T17が終了する。
【００９４】
期間T18に移行すると、第三駆動パルスVg18がローレベルになるので、第三スイッチ１８ａがオフする。その他の駆動パルスVg12，Vg14，Vg20はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第四スイッチ１２ａ，１４ａ，２０ａがオン、オフ、オフを継続する。これにより、一次巻線３０及び二次巻線３２ａ，３２ｂには電圧が発生しない。
【００９５】
第三スイッチ１８ａがオフに転じると、図５（ｄ）に示すように、共振インダクタ３４のエネルギー放出電流が、共振インダクタ３４、第一スイッチ１２ａ、直流入力電源２６、第四寄生コンデンサ２０ｂ、一次巻線３０、共振インダクタ３４の経路に流れ、第四寄生コンデンサ２０ｂの電荷が放電され、第四主スイッチング素子２０のドレイン・ソース端子間の電圧Vd20がゼロに向かって低下する。これと同時に、共振インダクタ３４、第一スイッチ１２ａ、第三寄生コンデンサ１８ｂ、一次巻線３０、共振インダクタ３４の経路に、第三寄生コンデンサ１８ｂを充電する電流が流れ、第三主スイッチング素子１８のドレイン・ソース端子間の電圧Vd18が電圧Viに向かって上昇する。
【００９６】
また、二次巻線３２ａ，３２ｂに電圧が発生しないので、平滑インダクタ４６が励磁エネルギーを放出する動作を継続し、平滑インダクタ４６のエネルギー放出電流が、平滑インダクタ４６、平滑コンデンサ４８及び負荷５２、整流素子９２ａ，９２ｂ、二次巻線３２ａ，３２ｂ、平滑インダクタ４６の経路に流れる。
【００９７】
その後、一定の周期tswの終点で第四駆動パルスVg20がハイレベルに反転し、期間T18が終了する。ここで、期間T18の長さである時間tkは、第四主スイッチング素子２０のドレイン・ソース端子間の電圧Vd20がViから略ゼロまで低下するまでに要する時間に設定されている。電圧Vd20が低下する速度は、上記と同様である。期間T18が終了すると期間T11に戻って第四主スイッチング素子のソフトスイッチングが行われ、上述した期間T11〜T18の動作を繰り返す。
【００９８】
なお、スイッチング電源装置９０は、整流平滑回路９４の第一及び整流素子９２ａ，９２ｂがダイオードなので、外部電圧印加時に、図１９〜２２のような逆流動作は発生しない。
【００９９】
以上説明したように、第一実施形態のスイッチング電源装置９０は、スイッチング制御回路９６の構成を、従来のフェイズシフト制御のスイッチング制御回路（例えば、図１４のスイッチング制御回路５６）よりもシンプルにすることができる。また、パルス幅変調回路９８として、第一及び第二アーム１６，２２用の２つの変調パルスVh1，Vh2を出力する制御ＩＣ、すなわち、フェイズシフト制御用でない一般的なフルブリッジ型の制御ＩＣを使用できるという利点がある。フェイズシフト制御用の制御ＩＣは市販品の種類が少ないが、一般的なフルブリッジ型の制御ＩＣの場合、それぞれに特徴のある複数種類の市販品がある（例えば、過電流保護その他の付属機能の形態が異なるもの、起動／停止電圧が異なるもの等）ので、入手性がよく、スイッチング電源装置９０の用途に応じて使い勝手のよいものを選択することができる。一方、一般的なフルブリッジ型の制御ＩＣは、主スイッチング素子のソフトスイッチングについて考慮されていないが、このスイッチング電源装置９０の場合、簡単な構成の第一及び第二アーム駆動回路１００，１０２及び共振インダクタ３４を設けることによって、第一乃至四主スイッチング素子１２，１４，１８，２０のソフトスイッチングが可能になり、スイッチング損失やスイッチングノイズの発生を容易に抑えることができる。
【０１００】
次に、この発明のスイッチング電源装置の第二実施形態について図６〜図１２に基づいて説明する。ここで、上記のスイッチング電源装置１０，９０と同様の構成は、同一の符号を付して説明を省略する。
【０１０１】
第二実施形態のスイッチング電源装置１４８は、図６、図７に示すように、従来のスイッチング電源装置１０と同様に同期整流を行う整流部３６と、新たなスイッチング制御回路１５０を備えている。その他の構成は、スイッチング電源装置９０と同様である。以下、整流部３６とスイッチング制御回路１５０の構成について説明する。
【０１０２】
整流部３６は、ＮチャネルのＭＯＳ型ＦＥＴである第一及び第二整流素子４２ａ，４２ｂと、第一及び第二整流素子４２ａ，４２ｂを駆動する同期整流駆動回路４４とで構成されている。同期整流駆動回路４４は、例えば図８に示すように、主トランス２８に設けた補助巻線１５２と２つの第一及び第二補助ダイオード１５４ａ，１５４ｂとで構成されている。補助巻線１５２は、ドット側の一端が第二整流素子４２ｂのゲート端子に接続され、ドットと反対側の一端が第一整流素子４２ａのゲート端子に接続されている。第一補助ダイオード１５４ａは、第一整流素子４２ａのゲート・ソース端子間に、カソード端子をゲート端子側にして接続されている。第二補助ダイオード１５４ｂは、第二整流素子４２ｂのゲート・ソース端子間に、カソード端子をゲート端子側にして接続されている。従って、二次巻線３２ａ，３２ｂ及び補助巻線１５２の両端に「ドット側が正の電圧」が発生しているときは、第一整流素子４２ａをオフ、第二整流素子４２ｂをオンさせ、ドットと反対側が正の電圧が発生しているときは、第一整流素子４２ａをオン、第二整流素子４２ｂをオフさせ、電圧が発生していないときは、第一整流素子４２ａと第二整流素子４２ｂを共にオンさせることができる。言い換えると、同期整流駆動回路４４は、二次巻線３２ａ，３２ｂに対応する電圧を検出して整流素子４２ａ，４２ｂをオンオフさせ、二次巻線３２ａ又は３２ｂに電圧が発生しているときは、その発生電圧を正方向に整流して平滑部３８の入力端に入力されるようにし、二次巻線３２ａ又は３２ｂに電圧が発生していないときは、二次巻線３２ａ，３２ｂの両端が平滑部３８の入力端に短絡されるようにする。この同期整流駆動回路４４の構成は、例えば特開2003-189608号公報に開示されているような様々な構成に置き換えることができる。
【０１０３】
スイッチング制御回路１５０は、出力電圧信号Vo1が目標値Vrに近づくよう各主スイッチング素子１２，１４，１８，２０をオンオフさせるための回路であり、誤差増幅回路５８、パルス幅変調回路９８、第一及び第二アーム駆動回路１５６，１５８で構成されている。誤差増幅回路５８は、上述したように、例えばアナログの反転増幅器等であり、出力電圧信号Vo1と目標電圧Vrとの差分を増幅して誤差増幅信号Vo2を出力する。パルス幅変調回路９８も、上述したように、パルス幅変調手段６６、パルス分配回路１０４で構成されている。すなわち、パルス幅変調手段６６は、誤差増幅回路５８の誤差増幅信号Vo2を変調して変調パルスVhを出力し、パルス分配回路１０４は、変調パルスVhを第一アーム１６と第二アーム２２の制御用に分配し、２つの変調パルスVh1，Vh2を出力する。第一及び第二変調パルスVh1，Vh2は、ハイレベルの時比率が互いに等しいパルス電圧であり、ロジックが反転する位相が１８０度ずれており、各時比率が誤差増幅信号Vo2に応じて変化する。
【０１０４】
第一アーム駆動回路１５６は、第一遅延回路１０６、第一ゲート充電回路１６０、第一ゲート放電回路１６２とで構成されている。第一遅延回路１０６は、上述したように、パルス分配回路１０４の第一変調パルスVh1を時間tk1だけ遅延させた第二駆動パルスVg14を、第二主スイッチング素子１４のゲート・ソース端子間に出力する。
【０１０５】
第一ゲート充電回路１６０は、制御回路用の直流電源１１２の直流電圧を整流してカソード端子に出力する第一整流ダイオード１１４と、第一整流ダイオード１１４のカソード端子と第一主スイッチング素子１２のソース端子との間に接続された第一平滑コンデンサ１１６とを備えている。さらに、エミッタ端子が第一整流ダイオード１１４のカソード端子に接続され、コレクタ端子が第一主スイッチング素子１２のゲート端子に接続されたＰＮＰトランジスタである第一トランジスタ１６４と、アノード端子が第一トランジスタ１６４のベース端子に接続され、カソード端子が第一主スイッチング素子のドレイン端子に接続された第一ダイオード１６６と、第一ダイオード１６６の接続点に直列に挿入され、第一ダイオード１６６の電流を制限する第一抵抗１６８とを備えている。第一トランジスタ１６４は、第二主スイッチング素子１４のドレイン・ソース端子間の電圧Vd14を観測し、電圧Vd14が、入力電圧Vi（第一主スイッチング素子１２のドレイン端子の電圧）から直流電源１１２の電圧（第一平滑コンデンサの電圧）を差し引いた電圧を超えると、ベース電流が流れてオンする（第一トランジスタ１６４のベースエミッタ間飽和電圧をゼロと仮定した場合）。第一トランジスタ１６４がオンすると、第一主スイッチング素子１２のゲート・ソース端子間が充電され、第一主スイッチング素子１２がオンする。
【０１０６】
第一ゲート放電回路１６２は、入力巻線１２２ａ及び出力巻線１２２ｂを有する第一駆動トランス１２２と、入力巻線１２２ａに直列接続された第一スイッチングトランジスタ１２４と、第一主スイッチング素子１２のゲート・ソース端子間を短絡及び開放可能に接続され、出力巻線１２２ｂの電圧により駆動される第一引き抜きトランジスタ１２６とを備え、入力巻線１２２ａと第一スイッチングトランジスタ１２４との直列回路の両端に直流電源１１２が接続されている。第一駆動トランス１２２の各巻線１２２ａ，１２２ｂのドットは、極性を表わしている。また、パルス分配回路１０４の第一変調パルスVh1を受け、第一変調パルスVh1がハイレベルに反転したタイミングで、短い時間（例えば50〜300nsec程度の時間）ハイレベルを示す第一狭パルスVhs1を生成する第一狭パルス生成回路１７０が設けられ、その出力が第一スイッチングトランジスタ１２４のベース端子に接続されている。
【０１０７】
第一スイッチングトランジスタ１２４は、第一狭パルスVhs1がハイレベルを示す短い時間オンすることによって、入力巻線１２２ａの両端に第一狭パルスVhs1と同位相のパルス電圧を発生させる。この狭パルス電圧は、第一駆動トランス１２２を通じて出力巻線１２２ｂから第一引き抜きトランジスタ１２６のゲート・ソース端子間に伝達され、第一狭パルスVhs1がハイレベルのとき、第一引き抜きトランジスタ１２６がオンする。第一引き抜きトランジスタ１２６がオンすると、第一主スイッチング素子１２のゲート・ソース端子間が放電され、第一主スイッチング素子１２がオフする。その後、速やかに第一狭パルスVhs1がローレベルになって第一引き抜きトランジスタ１２６がオフするが、第一充電回路１６０によって充電されるまでの間、ゲート・ソース端子間のローレベルが維持され、第一主スイッチング素子１２のオフが継続する。このように、第一ゲート充電回路１６０と第一ゲート放電回路１６２により、第一主スイッチング素子１２を駆動する第一駆動パルスVg12が生成される。
【０１０８】
第二アーム駆動回路１５８は、第一アーム駆動回路１５６と同様に、第二遅延回路１２８、第二ゲート充電回路１７２、第二ゲート放電回路１７４とで構成されている。第二遅延回路１２８は、上述したように、パルス分配回路１０４の第二変調パルスVh2を時間tk1だけ遅延させた第四駆動パルスVg20を、第四主スイッチング素子２０のゲート・ソース端子間に出力する。
【０１０９】
第二ゲート充電回路１７２は、制御回路用の直流電源１１２の直流電圧を整流してカソード端子に出力する第二整流ダイオード１３４と、第二整流ダイオード１３４のカソード端子と第三主スイッチング素子１８のソース端子との間に接続された第二平滑コンデンサ１３６とを備えている。さらに、エミッタ端子が第二整流ダイオード１３４のカソード端子に接続され、コレクタ端子が第三主スイッチング素子１８のゲート端子に接続されたＰＮＰトランジスタである第二トランジスタ１７６と、アノード端子が第二トランジスタ１７６のベース端子に接続され、カソード端子が第三主スイッチング素子のドレイン端子に接続された第二ダイオード１７８と、第二ダイオード１７８の接続点に直列に挿入され、第二ダイオード１７８の電流を制限する第二抵抗１８０とを備えている。第二トランジスタ１７６は、第四主スイッチング素子２０のドレイン・ソース端子間の電圧Vd20を観測し、電圧Vd20が、入力電圧Vi（第三主スイッチング素子１２のドレイン端子の電圧）から直流電源１１２の電圧（第一平滑コンデンサの電圧）を差し引いた電圧を超えると、ベース電流が流れてオンする（第二トランジスタ１７６のベースエミッタ間飽和電圧をゼロと仮定した場合）。第二トランジスタ１７６がオンすると、第三主スイッチング素子１８のゲート・ソース端子間が充電され、第三主スイッチング素子１８がオンする。
【０１１０】
第二ゲート放電回路１７４は、入力巻線１４２ａ及び出力巻線１４２ｂ有する第二駆動トランス１４２と、入力巻線１４２ａに直列接続された第二スイッチングトランジスタ１４４と、第三主スイッチング素子１８のゲート・ソース端子間を短絡及び開放可能に接続され、出力巻線１４２ｂの電圧により駆動される第二引き抜きトランジスタ１４６とを備え、入力巻線１４２ａと第二スイッチングトランジスタ１４４との直列回路の両端に直流電源１１２が接続されている。第二駆動トランス１４２の各巻線１４２ａ，１４２ｂのドットは、極性を表わしている。また、パルス分配回路１０４の第二変調パルスVh2を受け、第二変調パルスVh2がハイレベルに反転したタイミングで短い時間（例えば50〜300nsec程度の時間）ハイレベルを示す第二狭パルスVhs2を生成する第二狭パルス生成回路１８２が設けられ、その出力端が第二スイッチングトランジスタ１４４のベース端子に接続されている。
【０１１１】
第二スイッチングトランジスタ１４４は、第二狭パルスVhs2がハイレベルを示す短い時間オンすることによって、入力巻線１４２ａの両端に第二狭パルスVhs2と同位相のパルス電圧を発生させる。この狭パルス電圧は、第二駆動トランス１４２を通じて出力巻線１４２ｂから第二引き抜きトランジスタ１４６のゲート・ソース端子間に伝達され、狭パルスVhs2がハイレベルのとき、第二引き抜きトランジスタ１４６がオンする。第二引き抜きトランジスタ１４６がオンすると、第三主スイッチング素子１８のゲート・ソース端子間が放電され、第三主スイッチング素子１８がオフする。その後、速やかに第二狭パルスVhs2がローレベルになって第二引き抜きトランジスタ１４６がオフするが、第二充電回路１７２によって充電されるまでの間、ゲート・ソース端子間のローレベルが維持され、第三主スイッチング素子１８のオフが継続する。このように、第二ゲート充電回路１７２と第二ゲート放電回路１７４により、第三主スイッチング素子１８を駆動する第三駆動パルスVg18が生成される。
【０１１２】
スイッチング制御回路１５０は、上記の構成により、第一乃至四駆動パルスVg12，Vg14，Vg18，Vg20を出力して第一乃至四主スイッチング素子１２，１４，１８，２０をオンオフさせる。そして、主トランス２８の一次巻線３０に入力電圧Viが正方向に印加される第一期間（期間T11）、電圧が印加されない第二期間（期間T12〜T14）、入力電圧Viが負方向に印加される第三期間（期間T15）、及び再度電圧が印加されない第四期間（期間T16〜T18）を１周期とし、第一及び第二期間の合計時間と第三及び第四期間の合計時間とを等しくするスイッチング制御を行う。スイッチングの周期tsw（１周期の長さ）は一定である。
【０１１３】
次に、スイッチング電源装置１４８の通常運転時の動作について説明する。通常運転時のタイムチャート及び等価回路は上記のスイッチング電源装置９０の場合と同様であり、図３〜図５のように表わされる。ただし、スイッチング電源装置１４８は、期間T12が終了するタイミングと期間T16が終了するタイミングを決定する方法が、上記のスイッチング電源装置９０の場合と異なる。
【０１１４】
期間T12は、第四駆動パルスVg20がローレベルに反転した後、第四主スイッチング素子２０のドレイン・ソース間の電圧Vd20が上昇し、入力電圧Viに近くなったことを第二ゲート充電回路１７２が検出し、第二トランジスタ１７６がオンして第三駆動パルスVg18がハイレベルに反転した時に、期間T12が終了する。従って、期間T13に移行して第三主スイッチング素子１８がオンに転じるときには、電圧Vd18が略ゼロまで低下しているので、理想的なソフトスイッチングが行われる。
【０１１５】
同様に、期間T16は、第二駆動パルスVg14がローレベルに反転した後、第二主スイッチング素子１４のドレイン・ソース間の電圧Vd14が上昇し、入力電圧Viに近くなったことを第一ゲート充電回路１６０が検出し、第一トランジスタ１６４がオンして第一駆動パルスVg12がハイレベルに反転した時に、期間T16が終了する。従って、期間T17に移行して第一主スイッチング素子１２がオンに転じるときには、電圧Vd12が略ゼロまで低下しているので、理想的なソフトスイッチングが行われる。
【０１１６】
ここで、電圧Vd12，Vd18が低下する速度は、共振インダクタ３４とそれに対応する寄生コンデンサとの共振周波数によって定まるので、期間T12，T16の長さは、上記のスイッチング電源装置９０のスイッチング制御回路９６と同様に、ほぼ時間tk2となる。
【０１１７】
次に、スイッチング電源装置１４８の出力端子５０ａ，５０ｂに外部電源８８が接続され、出力電圧設定値Vorよりも高い電圧Vohが印加された時の逆流動作について説明する。ここで、スイッチング電源装置１４８は、一次巻線３０の両端に電圧Viが印加される時間（図３の通常運転時における期間T11，T15）がゼロにならないように最小時間が規定され、スイッチング制御回路１５０がこの最小時間を超える範囲で制御を行うものとする。
【０１１８】
スイッチング電源装置１４８のスイッチングの１周期（周期tsw）の動作は、図９のタイムチャートに示すように期間T21〜T28に区分して説明することができ、各期間における各主スイッチング素子１２，１４，１８，２０及び各整流素子４２ａ，４２ｂの状態と、主要な電流が流れる経路は、図１０、図１１の等価回路のように表わされる。
【０１１９】
まず、期間T21は、駆動パルスVg12，Vg14，Vg18，Vg20がハイレベル、ローレベル、ローレベル、ハイレベルであり、第一及び第四スイッチ１２ａ，２０ａがオンし、第二及び第三スイッチ１４ａ，１８ａがオフしている。従って、主トランス２８の一次巻線３０の両端に「ドットと反対側が正の電圧Vi」が印加され、二次巻線３２ａ，３２ｂ、補助巻線１５２の両端に「ドットと反対側が正の電圧」が発生するので、整流素子４２ａがオンし、整流素子４２ｂがオフする。
【０１２０】
平滑インダクタ４６は、期間T21の開始前までに励磁エネルギーが蓄積されており、期間T21に移行すると励磁エネルギーを放出する動作が始まる。平滑インダクタ４６のエネルギー放出電流は、図１０（ａ）に示すように、平滑インダクタ４６、二次巻線３２ａ、整流素子４２ａ、外部電源８８、平滑インダクタ４６の経路に流れ、さらに主トランス２８を介して、一次巻線３０、共振インダクタ３４、第一スイッチ１２ａ、直流入力電源２６、第四スイッチ２０ａ、一次巻線３０の経路に流れ、平滑インダクタ４６の励磁エネルギーが直流入力電源２６に向かって回生される。従って、図９に示すように、平滑インダクタ４６の電流I46は、負の値からゼロに向かって直線的に減少する波形になる。このとき、エネルギー放出電流が共振インダクタ３４に流れることによって、共振インダクタ３４に励磁エネルギーが蓄積される。
【０１２１】
スイッチング制御回路１５０は、出力電圧検出回路５４が出力する出力電圧信号Vo1、すなわち出力端子５０ａ，５０ｂの間の電圧Vohに対応した出力電圧信号Vo1を受け、「出力電圧Vo1が目標値Vrよりも高い」と判断し、出力電圧信号Vo1を低くするため、期間T21の長さ（すなわち、一次巻線３０に電圧Viが印加される時間）を規定の最小時間まで短くする制御を行う。この制御によって第四駆動パルスVg20がローレベルに反転し、期間T21が終了する。
【０１２２】
期間T22に移行すると、第四駆動パルスVg20がローレベルになるので、第四スイッチ２０ａがオフする。その他の駆動パルスVg12，Vg14，Vg18はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第三スイッチ１２ａ，１４ａ，１８ａがオン、オフ、オフを継続する。第四スイッチ２０ａがオフに転じると、図１０（ｂ）に示すように、平滑インダクタ４６からのエネルギー放出電流の経路が、第四スイッチ２０ａから第四寄生ダイオード２０ｃに切り替わるものの、実質的に回路動作上の変化はなく期間T21と同様の状態が継続され、図９に示すように、平滑インダクタ４６の電流I46が直線的にゼロに向かって減少する。エネルギー放出電流により第四寄生ダイオード２０ｃが導通している間は、電圧Vd20が上昇しないので第二ゲート充電回路１７２が動作せず、第三スイッチ１８ａがオフを継続する。その後、平滑インダクタ４６が励磁エネルギーを全て放出して電流I46がゼロになった時点で、期間T22が終了する。
【０１２３】
期間T23に移行すると、平滑インダクタ４６のエネルギー放出電流がなくなるので、第四寄生ダイオード２０ｃがオフし、第四寄生コンデンサ２０ｂが充電されて電圧Vd20が入力電圧Viまで上昇し、第二ゲート充電回路１７２が動作して第三駆動パルスVg18がハイレベルになり、第三スイッチ１８ａがオンする。その他の駆動パルスVg12，Vg14，Vg20はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第四スイッチ１２ａ，１４ａ，２０ａがオン、オフ、オフを継続する。従って、一次巻線３０と共振インダクタ３４の直列回路の両端が第一及び第三スイッチ１２ａ，１８ａを通じて短絡される状態になり、一次巻線３０の両端に電圧が発生しなくなる。すると、二次巻線３２ａ，３２ｂにも電圧が発生しなくなるので、整流素子４２ａだけでなく整流素子４２ｂもオンする。
【０１２４】
この状態になると、外部電源８８が平滑インダクタ４６に励磁エネルギーを蓄積する動作が始まる。外部電源８８からのエネルギー蓄積電流は、図１０（ｃ）に示すように、外部電源８８、平滑インダクタ４６、二次巻線３２ａ，３２ｂ、整流素子４２ａ，４２ｂ、外部電源８８の経路に流れる。従って、図９に示すように、平滑インダクタ４６の電流I46は、負の方向に直線的に増加する波形になる。このとき、共振インダクタ３４は、期間T23の開始前までに蓄積された励磁エネルギーを放出する動作を行うため、共振インダクタ３４、第一スイッチ１２ａ、第三スイッチ１８ａ、一次巻線３０、共振インダクタ３４の経路にエネルギー放出電流が流れる。その後、周期tswの中間点よりも時間tk1だけ前のタイミングで、第一駆動パルスVg12がローレベルに反転し、期間T23が終了する。
【０１２５】
期間T24に移行すると、第一駆動パルスVg12がローレベルになるので、第一スイッチ１２ａがオフする。その他の駆動パルスVg14，Vg18，Vg20はローレベル、ハイレベル、ローレベルを継続し、第二、第三及び第四スイッチ１４ａ，１８ａ，２０ａがオフ、オン、オフを継続する。第一スイッチ１２ａがオフに転じると、図１０（ｄ）に示すように、共振インダクタ３４からのエネルギー放出電流の経路が、第一スイッチ１２ａから第一寄生ダイオード１２ｃに切り替わるものの、実質的に回路動作上の変化はなく期間T23と同様の状態が継続される。また、期間T23と同様に整流素子４２ａ，４２ｂのオンが継続されるので、図９に示すように、平滑インダクタの電流I46が負の方向に直線的に増加する。その後、第二駆動パルスVg14が、一定の周期tswの中間点でハイレベルに反転し、期間T24が終了する。
【０１２６】
期間T25に移行すると、第二駆動パルスVg14がハイレベルになるので、スイッチ１４ａがオンする。その他の駆動パルスVg12，Vg18，Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第三及び第四スイッチ１２ａ，１８ａ，２０ａがオフ、オン、オフを継続する。従って、主トランス２８の一次巻線３０の両端に「ドット側が正の電圧Vi」が印加され、二次巻線３２ａ，３２ｂの両端に「ドット側が正の電圧」が発生するので、整流素子４２ａがオフし、整流素子４２ｂがオンする。
【０１２７】
平滑インダクタ４６は、期間T25の開始前までに励磁エネルギーが蓄積されており、期間T25に移行すると励磁エネルギーを放出する動作が始まる。平滑インダクタ４６のエネルギー放出電流は、図１１（ａ）に示すように、平滑インダクタ４６、二次巻線３２ｂ、整流素子４２ｂ、外部電源８８、平滑インダクタ４６の経路に流れ、さらに主トランス２８を介して、一次巻線３０、第三スイッチ１８ａ、直流入力電源２６、第二スイッチ１４ａ、共振インダクタ３４、一次巻線３０の経路に流れ、平滑インダクタ４６の励磁エネルギーが直流入力電源２６に向かって回生される。従って、図９に示すように、平滑インダクタ４６の電流I46は、負の値からゼロに向かって直線的に減少する波形になる。このとき、エネルギー放出電流が共振インダクタ３４に流れることによって、共振インダクタ３４に励磁エネルギーが蓄積される。
【０１２８】
スイッチング制御回路１５０は、期間T21で説明したのと同様に、出力電圧信号Vo1を低くするため、期間T25の長さ（すなわち、一次巻線３０に電圧Viが印加される時間）を規定の最小時間まで短くする制御を行う。この制御によって第二駆動パルスVg14がローレベルに反転し、期間T25が終了する。
【０１２９】
期間T26に移行すると、第二駆動パルスVg14がローレベルになるので、第二スイッチ１４ａがオフする。その他の駆動パルスVg12，Vg18，Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第三及び第四スイッチ１２ａ，１８ａ，２０ａがオフ、オン、オフを継続する。第二スイッチ１４ａがオフに転じると、図１１（ｂ）に示すように、平滑インダクタ４６からのエネルギー放出電流の経路が、第二スイッチ１４ａから第二寄生ダイオード１４ｃに切り替わるものの、実質的に回路動作上の変化はなく期間T25と同様の状態が継続され、図９に示すように、平滑インダクタの電流I46が直線的にゼロに向かって減少する。エネルギー放出電流により第二寄生ダイオード１４ｃが導通している間は、電圧Vd14が上昇しないので第一ゲート充電回路１６０が動作せず、第一スイッチ１２ａがオフを継続する。その後、平滑インダクタ４６が励磁エネルギーを全て放出して電流I46がゼロになった時点で、期間T26が終了する。
【０１３０】
期間T27に移行すると、平滑インダクタ４６のエネルギー放出電流がなくなるので、第二寄生ダイオード１４ｃがオフし、第二寄生コンデンサ１４ｂが充電されて電圧Vd14が入力電圧Viまで上昇し、第一ゲート充電回路１６０が動作して第一駆動パルスVg12がハイレベルになり、第一スイッチ１２ａがオンする。その他の駆動パルスVg14，Vg18，Vg20はローレベル、ハイレベル、ローレベルを継続し、第二、第三及び第四スイッチ１４ａ，１８ａ，２０ａがオフ、オン、オフを継続する。従って、一次巻線３０と共振インダクタ３４の直列回路の両端が第一及び第三スイッチ１２ａ，１８ａを通じて短絡される状態になり、一次巻線３０の両端の電圧に電圧が発生しなくなる。すると、二次巻線３２ａ，３２ｂにも電圧が発生しなくなるので、整流素子４２ｂだけでなく整流素子４２ａもオンとなる。
【０１３１】
この状態になると、外部電源８８が平滑インダクタ４６に励磁エネルギーを蓄積する動作が始まる。外部電源８８からのエネルギー蓄積電流は、図１１（ｃ）に示すように、外部電源８８、平滑インダクタ４６、二次巻線３２ａ，３２ｂ、整流素子４２ａ，４２ｂ、外部電源８８の経路に流れる。従って、図９に示すように、平滑インダクタ４６の電流I46は、負の方向に直線的に増加する波形になる。このとき、共振インダクタ３４は、期間T27の開始前までに蓄積された励磁エネルギーを放出する動作を行うため、共振インダクタ３４、一次巻線３０、第三スイッチ１８ａ、第一スイッチ１２ａ、共振インダクタ３４の経路にエネルギー放出電流が流れる。その後、周期tswの終点よりも時間tk1だけ前のタイミングで、第三駆動パルスVg18がローレベルに反転し、期間T27が終了する。
【０１３２】
期間T28に移行すると、第三駆動パルスVg18がローレベルになるので、第三スイッチ１８ａがオフする。その他の駆動パルスVg12，Vg14，Vg20はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第四スイッチ１２ａ，１４ａ，２０ａがオン、オフ、オフを継続する。第三スイッチ１８ａがオフに転じると、図１１（ｄ）に示すように、共振インダクタ３４からのエネルギー放出電流の経路が、第三スイッチ１８ａから第三寄生ダイオード１８ｃに切り替わるものの、実質的に回路動作上の変化はなく期間T27と同様の状態が継続される。また、期間T27と同様に整流素子４２ａ，４２ｂのオンが継続されるので、図９に示すように、平滑インダクタの電流I46が負の方向に直線的に増加する。その後、第四駆動パルスVg20が、一定の周期tswの終点でハイレベルに反転し、期間T28が終了する。期間T28が終了すると期間T21に戻り、上述した期間T21〜T28の動作を繰り返す。
【０１３３】
ここで、平滑インダクタ４６の電流I46を見ると、周期tswの前半の期間T21〜T24において、平滑インダクタ４６から励磁エネルギーが放出されるのは期間T21，T22であり、特に、期間T22は電流I46がゼロになるまで終了しない。従って、励磁エネルギーを全て放出した後に励磁エネルギーを蓄積する期間T23，T24が始まり、しかも、期間T21，T22の時間が長い分だけ期間T23，T24の長さが短くなるので、励磁エネルギーが累積的に蓄積されることがない。その結果、平滑インダクタ４６の電流I46の負方向の値が、期間T21の開始時と期間T24の終了時とで同じになる。周期tswの後半の期間T25〜T28においても同様に、平滑インダクタ４６の電流I46の負方向の値が、期間T25の開始時と期間T28の終了時で同じになる。従って、期間T21〜T28の動作を繰り返しても、平滑インダクタ４６が偏磁して磁気飽和しないので、外部電源８８から平滑インダクタ４６の向きに大きな逆電流が流れることがない。
【０１３４】
以上説明したように、第二実施形態のスイッチング電源装置１４８は、第一実施形態のスイッチング電源装置９０と同様の作用効果を得ることができ、さらに、第一及び第二ゲート放電回路１６２，１７４に第一及び第二狭パルス生成回路１７０，１８２が設けられているので、第一及び第二駆動トランス１２２，１４２を小型化することができるという利点がある。スイッチング電源装置９０の場合は、第一及び第二ゲート放電回路１１０，１３２の第一及び第二駆動トランス１２２，１４２は、ハイレベルの時間が相対的に長い第一及び第二変調パルスVh1，Vh2を伝達する働きをするので、ある程度の大きいインダクタンスが必要になり、外形を一定以下に小さくすることが難しい。図１４の従来のスイッチング電源装置１０の第一及び第二駆動トランス７８，８６についても同様である。それに対して、スイッチング電源装置１４８の場合、第一及び第二駆動トランス１２２，１４２は、ハイレベルの時間が相対的に短い第一及び第二狭パルスVhs1，Vhs2を伝達する働きをするので、インダクタンスを小さくすることが可能であり、各巻線の巻数を少なくしたりコアの断面積を小さくしたりすることによって、トランス素子としての外形を小さくすることができる。
【０１３５】
また、スイッチング電源装置１４８は、整流平滑回路４０に同期整流を行う整流部３６を備えているので、整流素子４２ａ，４２ｂに発生する導通損失を小さく抑えることができる。一方、同期整流を行う構成なので、同期整流出力端子５０ａ，５０ｂに出力電圧設定値Vorよりも高い電圧Vohが外部印加されたときに電流の逆流動作が問題になるが、第一ゲート充電回路１６０が「電圧Vd14が入力電圧Vi近くまで上昇した」ことを検出して第一駆動電圧Vg12をハイレベルに反転させる動作と、第二ゲート充電回路１７２が「電圧Vd20が入力電圧Vi近くまで上昇した」ことを検出して第三駆動電圧Vg14をハイレベルに反転させる動作と、同期整流駆動回路４４が二次巻線３２ａ，３２ｂの電圧変化を検出して対応する整流素子４２a、４２ｂをオンオフさせる動作によって、平滑インダクター４６に蓄えられた励磁エネルギーをスイッチングの半周期毎に全て放出する動作が実現できるため、平滑インダクタ４６の偏磁による磁気飽和が防止され、大きな逆電流が流れない。従って、複数台のスイッチング電源装置１４８の出力を互いに接続して並列運転を行っても安全である。
【０１３６】
なお、この発明は上記実施形態に限定されるものではない。例えば、図２の第一及び第二ゲート充電回路１０８，１３０は、図７の第一及び第二ゲート充電回路１６０，１７２に置き換えてもよい。同様に、図２の第一及び第二ゲート放電回路１１０，１３２は、図７の第一及び第二ゲート放電回路１６２，１７４に置き換えてもよい。
【０１３７】
また、スイッチング制御回路は、上記のスイッチング制御回路９６，１５０の構成に限定されない。すなわち、一次巻線に入力電圧が正方向に印加される第一期間、電圧が印加されない第二期間、入力電圧が負方向に印加される第三期間、及び再度電圧が印加されない第四期間を１周期とし、第一及び第二期間の合計時間と第三及び第四期間の合計時間とを等しくする第一乃至四駆動パルスであって、第一期間は、第一主スイッチング素子をオン、第二主スイッチング素子をオフ、第三主スイッチング素子をオフ、第四主スイッチング素子をオンさせ、第二期間に入ると、第四主スイッチング素子をオフに反転させ、その後、第三主スイッチング素子をオンに反転させ、その後、第三期間が開始する前に第一主スイッチング素子をオフに反転させ、第三期間に入ると、第二主スイッチング素子をオンに反転させ、第四期間に入ると、第二主スイッチング素子をオフに反転させ、その後、第一主スイッチング素子をオンに反転させ、その後、第一期間が開始する前に第三主スイッチング素子をオフに反転させる第一乃至四駆動パルスを出力する、という機能を備えたものであればよい。このような機能実現するスイッチング制御回路は、フェイズシフト制御を行うものに比べてシンプルに構成することができ、各主スイッチング素子のソフトスイッチングを容易に実現することができる。
【０１３８】
また、センタタップ型の整流平滑回路４０に代えて、公知の全波整流型や電流ダブラ型の整流平滑回路を使用してもよい。例えば、全波整流型の整流平滑回路１８３に同期整流の整流部１８４を設ける場合、図１２（ａ）に示すように、主トランス２８の二次巻線３２にブリッジ構成の４つの整流素子１８６ａ〜１８６ｄを接続し、各整流素子１８６ａ〜１８６ｄを同期整流駆動回路１８８で駆動する構成が考えられる。同期整流駆動回路１８８は、主トランス２８に設けた補助巻線１５２を介して二次巻線３２の電圧を検出し、二次巻線３２に電圧が発生しているときは、その発生電圧を正方向に整流した電圧が平滑部３８の入力端に入力されるように整流素子１８６ａ〜１８６ｄをオン又はオフさせ、二次巻線３２に電圧が発生していないときは、二次巻線３２の両端が平滑部３８の入力端に短絡されるように整流素子１８６ａ〜１８６ｄをオンさせる。
【０１３９】
また、電流ダブラ型の整流平滑回路１９０に同期整流の整流部１９２を設ける場合、図１２（ｂ）に示すように、主トランス２８の二次巻線３２に２つの整流素子１９４ａ，１９４ｂを接続し、各整流素子１９４ａ，１９４ｂを同期整流駆動回路１９６で駆動する構成が考えられる。この場合、平滑部１９８は、２つの平滑インダクタ４６ａ，４６ｂと平滑コンデンサ４８とで構成され、整流素子１９４ａの両端電圧と整流素子１９４ｂの両端電圧とが２つの入力端に個別に入力され、平滑して合成する。同期整流駆動回路１９６は、主トランス２８に設けた補助巻線１５２を介して二次巻線３２の電圧を検出し、二次巻線３２に電圧が発生しているときは、その発生電圧を正方向に整流し、平滑部１９８の何れかの入力端に入力されるように整流素子１９４ａ，１９４ｂをオン又はオフさせ、二次巻線３２に電圧が発生していないときは、二次巻線３２の両端が平滑部３８の双方の入力端に短絡されるように整流素子１９４ａ〜１９４ｄをオンさせる。
【０１４０】
整流平滑回路１８３，１９０は、同期整流の整流部１８４，１９２を有しているので、出力に出力電圧設定値よりも高い電圧が外部印加されると図９のような逆流動作が起こり得るが、例えば図７の第一及び第二ゲート充電回路１６０，１７２を使用し、第二及び第四主スイッチング素子のドレイン・ソース端子間の電圧Vd14，Vd20を検出して第一及び第三主スイッチング素子をオンさせる構成にすれば、上記と同様に安全である。
【符号の説明】
【０１４１】
１０，９０，１４８  スイッチング電源装置
１２  第一主スイッチング素子
１４  第二主スイッチング素子
１６  第一アーム
１８  第三主スイッチング素子
２０  第四主スイッチング素子
２２  第二アーム
２８  主トランス
３０  一次巻線
３２，３２ａ，３２ｂ  二次巻線
３４  共振インダクタ
３６，９２，１８４，１９２  整流部
３８，１９８  平滑部
４０，９４，１８３，１９０  整流平滑回路
４２ａ，４２ｂ，９２ａ，９２ｂ，１８６ａ〜１８６ｄ、１９４ａ，１９４ｂ  整流素子
４４，１８８，１９６  同期整流駆動回路
４６，４６ａ，４６ｂ  平滑インダクタ
４８  平滑コンデンサ
５４  出力電圧検出回路
５６，９６，１５０  スイッチング制御回路
５８  誤差増幅回路
６２，１００，１５６  第一アーム駆動回路
６４，１０２，１５８  第二アーム駆動回路
６８，１０４  パルス分配回路
９８  パルス幅変調回路
１０６  第一遅延回路
１０８，１６０  第一ゲート充電回路
１１０，１６２  第一ゲート放電回路
１１２  直流電源
１１４  第一整流ダイオード
１１６  第一平滑コンデンサ
１２２  第一駆動トランス
１２２ａ  入力巻線
１２２ｂ  出力巻線
１２４  第一スイッチングトランジスタ
１２６  第一引き抜きトランジスタ
１２８  第二遅延回路
１３０，１７２  第二ゲート充電回路
１３２，１７４  第二ゲート放電回路
１３４  第二整流ダイオード
１３６  第二平滑コンデンサ
１４２  第二駆動トランス
１４２ａ  入力巻線
１４２ｂ  出力巻線
１４４  第二スイッチングトランジスタ
１４６  第二引き抜きトランジスタ
１６４  第一トランジスタ
１６６  第一ダイオード
１６８  第一抵抗
１７０  第一狭パルス生成回路
１７６  第二トランジスタ
１７８  第二ダイオード
１８０  第二抵抗
１８２  第二狭パルス生成回路
Io  出力電流
I46  平滑インダクタの電流
Vg12，Vg14，Vg18，Vg20  第一乃至四駆動パルス
Vh  変調パルス
Vh1，Vh2，Vh3，Vh4  第一乃至四変調パルス
Vhs1，Vhs2  第一狭パルス、第二狭パルス
Vi  入力電圧
Vo  出力電圧
Vo1  出力電圧信号
Vo2  誤差増幅信号
Vr  目標値
【図１】
0005739836.tif 000002
【図２】
0005739836.tif 000003
【図３】
0005739836.tif 000004
【図４】
0005739836.tif 000005
【図５】
0005739836.tif 000006
【図６】
0005739836.tif 000007
【図７】
0005739836.tif 000008
【図８】
0005739836.tif 000009
【図９】
0005739836.tif 000010
【図１０】
0005739836.tif 000011
【図１１】
0005739836.tif 000012
【図１２】
0005739836.tif 000013
【図１３】
0005739836.tif 000014
【図１４】
0005739836.tif 000015
【図１５】
0005739836.tif 000016
【図１６】
0005739836.tif 000017
【図１７】
0005739836.tif 000018
【図１８】
0005739836.tif 000019
【図１９】
0005739836.tif 000020
【図２０】
0005739836.tif 000021