(57)【特許請求の範囲】
【請求項１】
解像限界を有するフォトリソグラフ投影システムで使用される位相シフトマスクであって、
前記解像限界以上の大きさである複数の位相シフト領域で構成されているとともに、周縁を有するチェッカーボードアレイと、
前記周縁の少なくとも一部に隣接するように配置されているとともに、前記位相シフトマスクに含まれる位相シフトマスクパターンのステッピングエリアの外側に位置する複数のアシスト位相領域とを備えており、
前記複数の位相シフト領域は、隣り合う前記位相シフト領域との間で１８０度の位相差を有しており、
前記各アシスト位相領域は、前記解像限界よりも小さく、かつ、隣り合う前記位相シフト領域との間で１８０度の位相差を有している位相シフトマスク。
【請求項２】
前記周縁は、４つの辺を有しており、
前記位相シフト領域は、これら各辺の隣に配置されている請求項１に記載の位相シフトマスク。
【請求項３】
前記周縁は、前記４つの辺で規定された４つの角を有しており、前記アシスト位相領域が前記４つの角の隣に配置されている請求項２に記載の位相シフトマスク。
【請求項４】
前記アシスト位相領域は、前記チェッカーボードアレイの全周縁に隣接して配置されている請求項１から３のいずれか１項に記載の位相シフトマスク。
【請求項５】
前記アシスト位相領域で規定される周縁に隣接するように配置された不透明層を更に有している請求項１から４のいずれか１項に記載の位相シフトマスク。
【請求項６】
解像限界及び波長を有するフォトリソグラフ投影システムで使用される位相シフトマスクであって、
前記フォトリソグラフ投影システムの波長を透過させるとともに、表面を有するマスク本体と、
前記マスク本体の前記表面に支持されており、前記解像限界以上の大きさである複数の位相シフト領域で構成されているとともに、複数の辺と４つの角を備える周縁を有するチェッカーボードアレイと、
前記表面に支持され、前記周縁を囲むように前記複数の辺及び４つの角に隣接配置されているとともに、前記位相シフトマスクに含まれる位相シフトマスクパターンのステッピングエリアの外側に位置する複数のアシスト位相領域とを備えており、
前記複数の位相シフト領域は、隣り合う前記位相シフト領域との間で１８０度の位相差を有しており、
前記各アシスト位相領域は、前記解像限界よりも小さく、かつ、隣り合う前記位相シフト領域及び隣り合う前記アシスト位相領域との間で１８０度の位相差を有している位相シフトマスク。
【請求項７】
前記アシスト位相領域で規定される周縁に隣接するように配置された不透明層を更に備えている請求項６に記載の位相シフトマスク。
【請求項８】
半導体基板にフォトリスグラフパターンニングを行う方法であって、
フォトレジスト層を支持する表面を有する半導体基板を用意し、
複数の位相シフト領域で構成され、前記複数の位相シフト領域は、隣り合う前記位相シフト領域との間で１８０度の位相差を有しており、更に、周縁を有するチェッカーボードアレイと、解像限界よりも小さく、前記周縁の少なくとも一部に隣接するように配置されているとともに、位相シフトマスクに含まれる位相シフトマスクパターンのステッピングエリアの外側に位置する複数のアシスト位相領域とを備えており、前記各アシスト位相領域は、隣り合う前記位相シフト領域との間で１８０度の位相差を有していることを特徴とする前記フォトレジスト層に前記位相シフトマスクパターンをフォトリソグラフ投影し、
フォトレジストの断続的なアレイを形成するように前記フォトレジスト層を処理する方法。
【請求項９】
荒らした基板表面を規定する基板ピンのアレイを形成するように前記フォトレジストを処理し、
前記荒らした基板表面上にｐ−ｎ接合多層構造を形成する工程を更に備えている請求項８に記載の方法。
【請求項１０】
前記半導体基板は、サファイアで形成されている請求項８または９に記載の方法。
【請求項１１】
前記フォトリソグラフ投影は、名目波長３６５ｎｍのユニットマグニフィケーションである請求項８から１０のいずれか１項に記載の方法。
【請求項１２】
前記基板ピンは、１ミクロン以下の寸法を有しており、
開口数０．５以下でフォトリソグラフ投影を行う請求項９に記載の方法。
【請求項１３】
前記位相シフトマスクは、前記アシスト位相領域で規定される周縁に隣接する不透明層を更に備えている請求項８から１２のいずれか１項に記載の方法。
【請求項１４】
前記フォトリソグラフ投影は、前記基板における実質的全体の前記フォトレジスト層に、実質的に連続するフォトレジストピンのアレイを形成するため、露光野を繋ぎ合わせる工程を含む請求項８から１３のいずれか１項に記載の方法。
【請求項１５】
サブレゾリューション・アシスト位相領域のアレイで囲まれた周縁を有するチェッカーボード位相シフトパターンを備える位相シフトマスクに照明光を透過させて、半導体基板上のフォトレジストをフォトリソグラフ露光してフォトレジストピンのアレイを前記フォトレジストに形成し、前記サブレゾリューション・アシスト位相領域は、前記チェッカーボード位相シフトパターンのステッピングエリアの外側に位置しており、
荒らした基板表面で規定される基板ピンのアレイを形成するために、前記フォトレジストピンのアレイを処理し、
前記荒らした基板表面上にｐ−ｎ接合多層構造を形成し、前記荒らした基板表面が前記ｐ−ｎ接合多層構造で発生した光を散乱させることによって、滑らかな基板表面のＬＥＤと比べて発光量が増加する発光ダイオード（ＬＥＤ）を製造する方法。
【請求項１６】
前記位相シフトマスクは、前記サブレゾリューション・アシスト位相領域で規定された周縁に隣接する不透明層をさらに備えている請求項１５に記載の方法。
【請求項１７】
前記フォトレジストのフォトリソグラフ露光は、開口数０．５以下で行われる請求項１５または１６に記載の方法。
【請求項１８】
前記フォトレジストのフォトリソグラフ露光は、名目波長３６５ｎｍのユニットマグニフィケーションで行われる請求項１７に記載の方法。
【請求項１９】
前記フォトレジストのフォトリソグラフ露光は、前記基板の実質的全体に、実質的に連続するフォトレジストピンのアレイを形成するため、露光野を繋ぎ合わせる工程を含む請求項１５から１８のいずれか１項に記載の方法。
【請求項２０】
前記位相シフトマスクの前記アシスト位相領域に対応する、露光野の重なり部を更に有する請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１０年１２月２１日に出願された米国特許出願（No. 12/928,862）「位相シフトマスクを用いた、フォトリソグラフィー法によるＬＥＤ製造」の一部継続出願である。上記米国出願は、本明細書に含められる。
【０００２】
本発明は、一般的に、フォトリソグラフィーに用いられる位相シフトマスクに関係し、特に、アシスト位相領域を有する位相シフトマスクに関係する。
【背景技術】
【０００３】
位相シフトマスクは、半導体集積回路及び発光ダイオード（ＬＥＤ）を製造するための様々なフォトリソグラフィー技術に使用される。位相シフトマスクは、当該位相シフトマスクにおける透明領域が、石英ガラス板上にクロムを付着させるマスク方法と比較して相対的な位相差を有している点で、従来の、石英ガラス板上にクロムを付着させるマスク方法と異なっている。位相シフトマスクにおける透明領域が選択された位相差を有する利点は、当該透明領域を、画像強度（コントラスト）がよりシャープになるように電場振幅を付加して構成され得る点にある。この結果、フォトレジストにおける画像の解像度を向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６４５５８７７号明細書
【特許文献２】米国特許第７２５９３９９号明細書
【特許文献３】米国特許第７４３６００１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
位相シフトマスクの一例として、交互の位相シフト領域、すなわち、０度と１８０度（π）位相領域の周期的なパターンを含めることができる。そのような位相シフトマスクは、交互パターンの解像度の向上に有用である。しかしながら、向上した画像コントラストは、リソグラフィー露光野の縁（周縁）で終わってしまう。なぜならば、交互パターンが終了するからである。その結果、上記露光野の縁に隣接して形成された特徴パターンが、位相干渉による不連続性のために歪みやすくなる。この問題に対しては、以前から、最終的に実際のデバイスの形成に使用されない歪んだ部分がウエハー上の領域に印刷されるようにする位相シフトマスク及び露光野を構成することで対応していた。しかしながら、すべての生産用途がこのような柔軟性を有している訳ではない。このため、従来の交互位相シフトマスクを用いることはできなかった。
【０００６】
露光野の縁における歪んだ形状が問題となり得る生産用途の一例は、ＬＥＤ製造である。ＬＥＤは、ＬＥＤ製造及びＬＥＤ設計における不断の向上により、次第に、より効率的なものになってきている。しかしながら、ＬＥＤの発光効率における一般的な限界は、当該ＬＥＤ内で発せられた光の全内部反射に起因している。例えば、窒化ガリウム（ＧａＮ）をベースにしたＬＥＤの場合、ｎ型にドープされた層、及びｐ型にドープされた層は、半導体基板（例えば、サファイア）の表面に形成されている。これらｎ型及びｐ型ＧａＮ層は、活性層を挟み込んでいる。また、一方のＧａＮ層の表面は、空気に接している。この活性層で生じた光は、全方向へ均等に発光する。しかし、窒化ガリウムは、比較的高い屈折率（屈折率＝約３）を有している。結果として、窒化ガリウムと空気との接触面には、最大入射角コーン（出口コーン）が存在する。ｐ−ＧａＮ−空気界面から発光する光は、この最大入射角コーン内で発光する。しかし、反射した光がＧａＮ構造に戻る部分の外部では、スネルの法則に従うことになる。
【０００７】
ＬＥＤの発光効率を向上させるために、ある種のＬＥＤは、荒らした基板表面に形成されている。この荒らした基板表面は、内面反射した光を散乱させ、一部の光を出口コーン内に導いてＬＥＤから発光させる。これにより、ＬＥＤの発光効率を向上させることができる。
【０００８】
製造時においては、同じ構造かつ同じ性能のＬＥＤを得るため、操作し易くかつ一貫性のある、荒らした表面を有する基板の製造方法が望ましい。この目的を達成するために、上記した特徴パターン歪み法以外の方法で、荒らした表面を有する基板を形成することが望ましい。
【課題を解決するための手段】
【０００９】
本発明の一側面は、解像限界を有するフォトリソグラフ投影システムに用いられる位相シフトマスクである。この位相シフトマスクは、当該解像限界と同じか、あるいはこれよりも大きい寸法の位相シフト領域Ｒのチェッカーボードアレイを有している。隣り合う位相シフト領域Ｒは、相対的に１８０度の位相差を有している。また、このアレイは、周縁を有している。この位相シフトマスクは、更に複数のアシスト位相領域Ｒ’を有している。当該アシスト位相領域Ｒ’は、当該周縁の少なくとも一部に隣接するようにしているとともに、位相シフトマスクに含まれる位相シフトマスクパターンのステッピングエリアの外側に配置されている。各アシスト位相領域Ｒ’の寸法は、解像限界よりも小さく形成されていると共に、隣り合う位相シフト領域Ｒとの間で１８０度の相対位相シフト差を有している。
【００１０】
この位相シフトマスクにおいて、当該周縁は、４つの辺を有していることが好ましい。当該位相シフト領域は、それぞれの４つの辺を介して隣接するように配置されるのが好ましい。
【００１１】
この位相シフトマスクにおいて、上記４つの辺によって定められる４つの角を有していることが好ましい。このアシスト位相領域Ｒ’は、それぞれ４つの角を介して隣接している。
【００１２】
この位相シフトマスクにおいて、アシスト位相領域Ｒ’は、チェッカーボードアレイの全周縁に隣接するようにして配置されるのが好ましい。
【００１３】
この位相シフトマスクは、アシスト位相領域Ｒ’によって定められる周縁に隣接する不透明層を更に有していることが好ましい。
【００１４】
本発明の別側面は、解像限界及び波長を有するフォトリソグラフ投影システムに用いられる位相シフトマスクである。当該位相シフトマスクは、マスク本体を有している。このマスク本体は表面を有しており、また、マスク本体は、通常、フォトリソグラフ投影システム波長を透過する。この位相シフトマスクは、マスク本体の表面に支持され、解像限界と同じか、あるいはそれよりも大きい寸法に形成された位相シフト領域Ｒのチェッカーボードアレイを有している。隣り合う領域Ｒは、１８０度の位相差を有している。チェッカーボードアレイは周縁を有しており、この周縁には、複数の辺と４つの角が含まれている。この位相シフトマスクは、基板の表面に保持された複数のアシスト位相領域Ｒ’を更に有している。各アシスト位相領域Ｒ’は、解像限界よりも小さい。アシスト位相領域Ｒ’は、複数の辺及び４つの角に隣接して配置されており、周縁を囲むようになっている。また、各アシスト位相領域Ｒ’は、位相シフトマスクに含まれる位相シフトマスクパターンのステッピングエリアの外側に位置している。また、各アシスト位相領域Ｒ’は、隣り合う位相シフト領域Ｒ及び隣り合うアシスト位相領域Ｒ’との間で１８０度の位相シフト差を有している。
【００１５】
当該位相シフトマスクは、前記アシスト位相領域Ｒ’によって規定される周縁に隣接する不透明層を含むことが好適である。
【００１６】
本発明の別側面は、半導体基板のフォトリソグラフィ・パターニング方法である。当該方法は、フォトレジストの層を支持する表面を有する半導体基板を用意する手順を含んでいる。当該方法は、位相シフトマスクパターンをこのフォトレジストの層にフォトリソグラフ投影する手順も含んでいる。この位相シフトマスクパターンは、位相シフト領域Ｒで構成されたチェッカーボードアレイを有している。位相シフト領域Ｒは、１８０度の位相差を有する別の位相シフト領域Ｒに隣接している。前記チェッカーボードアレイは、周縁を有している。また、複数のアシスト位相領域Ｒ’は、それぞれ解像限界よりも小さく形成されている。これらアシスト位相領域Ｒ’は、前記周縁の少なくとも一部に隣接するようにして配設されている。また、これらアシスト位相領域Ｒ’は、位相シフトマスクに含まれる位相シフトマスクパターンのステッピングエリアの外側に位置している。各アシスト位相領域Ｒ’は、隣り合う位相シフト領域Ｒとの間で１８０度の位相シフト差を有している。この方法は、更に、フォトレジストの周期的なアレイを形成するための、当該フォトレジストの処理手順を含んでいる。
【００１７】
この方法は、荒らした基板表面を規定する基板ピンのアレイを形成するための、フォトレジストの処理手順を含むのが好ましい。この方法は、更に、荒らした基板表面上にｐ−ｎ接合多層構造を形成する手順を含むのが好ましい。
【００１８】
この方法において、前記半導体基板は、サファイアで製造されるのが好ましい。
【００１９】
この方法において、前記フォトリソグラフ投影の名目波長は３６５ｎｍであり、ユニットマグニフィケーションである。
【００２０】
この方法において、当該基板ピンの寸法は、１ミクロン以下であることが好ましい。また、この方法では、更に、開口数０．５以下で、当該フォトリソグラフ投影を実施することが好ましい。
【００２１】
この方法において、当該位相シフトマスクは、前記アシスト位相領域Ｒ’で規定される周縁に隣接する不透明層を更に備えていることが好ましい。
【００２２】
この方法において、当該フォトリソグラフ投影は、実質的に基板全体を覆うフォトレジスト層における、フォトレジストピンの実質的に連続するアレイを形成するため、複数の露光野を繋ぎ合わせる（スティッチする）工程を備えていることが好ましい。
【００２３】
本発明の別側面は、ＬＥＤの製造方法である。この方法は、半導体基板に支持されたフォトレジストをフォトリソグラフ露光させて、フォトレジストピンのアレイを当該フォトレジスト中に形成する工程と、サブレゾリューション・アシスト位相領域のアレイによって囲まれた周縁を有するチェッカーボード位相シフトパターンを備える位相シフトマスクに照明光を通過させる工程とを有している。また、サブレゾリューション・アシスト位相領域は、チェッカーボード位相シフトパターンのステッピングエリアの外側に位置している。この方法は、荒らした基板表面を規定する基板ピンのアレイを形成するために前記フォトレジストピンのアレイを処理する工程も有している。加えて、この方法は、前記ＬＥＤを製造するために、前記荒らした基板表面の上にｐ−ｎ多層構造を形成する工程を有している。前記荒らした基板表面は、前記ｐ−ｎ多層構造で発生させた光を散乱させることにより、荒らした基板表面を有していない従来のＬＥＤに比べて、前記ＬＥＤが発光する光量を増加させるようになっている。
【００２４】
この方法において、前記位相シフトマスクは、前記サブレゾリューション・アシスト位相領域によって規定された周縁に隣接する、不透明層を更に有するのが好適である。
【００２５】
この方法において、前記フォトレジストのフォトリソグラフ露光は、開口数０．５以下で行うのが好ましい。
【００２６】
この方法において、前記フォトレジストのフォトリソグラフ露光は、名目上３６５ｎｍの波長及び単位倍率にて行うのが好ましい。
【００２７】
この方法において、前記フォトレジストのフォトリソグラフ露光は、複数の露光野を繋ぎ合わせることによって、基板のほぼ全体を覆う実質的に連続するフォトレジストピンのアレイを形成する工程を有することが好ましい。
【００２８】
この方法において、前記位相シフトマスクにおける前記アシスト位相領域に対応する前記複数の露光野の一部を重ね合わせる工程を更に有することが好ましい。
【００２９】
本発明の付加的な特徴及び長所は、後の詳細な説明にて説明するが、当業者であれば、説明から明らかであり、明細書の内容、すなわち、後述する詳細な説明、特許請求の範囲、及び添付図から容易に想到しうるものである。特許請求の範囲の記載は、この明細書の一部を構成し、また、当該詳細な説明に包含される。
【００３０】
これまでに記載された一般的な説明及び後述する詳細な説明は、特許請求の範囲に記載された本発明の本質及び特徴を理解するための概要あるいは枠組みを提供することを目的としている。添付の図面は、本発明のさらなる理解のために提供されており、本明細書に組み込まれて、本明細書の一部を構成する。これら図面は、本発明の様々な実施例を示している。また、これら図面は、本明細書と共に、本発明の原理及び働きの説明のために供せられる。
【図面の簡単な説明】
【００３１】
【図１】ピンのアレイで規定された、荒らした基板表面を有する窒化ガリウムベースのＬＥＤの一例を示す概略断面図である。
【図２】ＬＥＤからの光量の測定増加率（％）と、図１に示す、荒らしたサファイア基板表面に規定されたピンの均一なアレイを有するＬＥＤにおける、当該ピンの寸法（ミクロン）との関係を示すグラフである。
【図３】ピンの均一なアレイの一部分を示す斜視図である。
【図４】ピンのアレイにおける、隣接する４つのピンを示す拡大斜視図である。隣り合うピン間の間隔Ｓ、ピンの直径Ｄ、及びピンの高さＨを示している。
【図５】フォトリソグラ投影、及び本発明に係る方法全体を実施するために用いられるフォトリソグラフシステムの概略図である。
【図６】図５に示すフォトリソグラフシステムの例に関する、より詳細な図である。
【図７】露光野を示す差し込み図Ａ、当該露光野内におけるＬＥＤ領域を示す差し込み図Ｂ、更に、当該ＬＥＤ領域内に形成されたフォトレジストピンのアレイを示す差し込み図Ｃを含む、露光野と共に、全体及び詳細位置合わせマークを有する基板の例の平面図である。
【図８Ａ】０度位相シフトの透光性領域Ｒ０と１８０度（π）位相シフトの透光性領域Ｒπとを含む領域Ｒを有するマスクパターンが形成された位相シフトマスク（一例）の一部を示す概略図である。
【図８Ｂ】図８Ａに示す位相シフトマスクにおける４つの領域Ｒを示す拡大図である。
【図９Ａ】サブミクロンピンのアレイを形成するのに使用できる位相シフトマスクの別の例を示す概略図である。個々の位相シフト領域は、互いに離間していると共に、多角形状に形成されている。
【図９Ｂ】図９Ｂは、図９Ａに似ているが、位相シフト領域が円形状である。
【図１０】３ミクロンの厚さを有するフォトレジストピンとして形成された柱状材のアレイの例を示す電子顕微鏡走査画像である。図８Ａに示すものと似た、領域Ｒ０、Ｒπ、及びＬ／２＝０．６の位相シフトマスクが使用されている。
【図１１Ａ】図８Ａに示すチェッカーボードアレイを有するクロムレスの位相シフトマスクの例を示す全体図である。サブレゾリューション・アシスト位相領域も有している。
【図１１Ｂ】主なチェッカーボード位相シフトパターン及び対応するアシスト位相領域の構成例を含む位相マスクパターンの一部であり、図１１Ａで「ＡＡ」として示された領域の例を示す拡大図である。
【図１１Ｃ】図１１Ｃは、図１１Ｂに似ているが、アシスト位相領域の構成が隅部アシスト位相領域を更に有している。
【図１２Ａ】サブレゾリューション・アシスト位相領域を含まないチェッカーボードパターン・位相シフトマスクによって形成されたフォトレジストピンのアレイの例を示す概略図である。本図は、周縁ピンが、内側（中央部側）のピンと比較して、どのように歪んでいるかを示している。
【図１２Ｂ】図１２Ｂは、図１２Ａに似ているが、チェッカーボードパターン・位相シフトマスクがサブレゾリューション・アシスト位相領域を含んでおり、どのように周縁フォトレジストピンが実質的に内側ピンと同じであることを示している。
【図１３】フォトリソグラフモデリングソフトウェアを用いて生成されたデータに基づき、（ポジ）フォトレジスト層に形成されたフォトレジストピンのアレイの二次元モデルを示す断面図である。本図には、サブレゾリューション・アシスト位相領域の有益な効果が示されている。
【図１４Ａ】本発明に係るＬＥＤ製造方法における、位相シフトマスク及びフォトリソグラフ処理技術を伴うフォトリソグラフ投影を用いた、基板表面にピンのアレイを形成する処理が施された基板の例を示す断面図である。
【図１４Ｂ】本発明に係るＬＥＤ製造方法における、位相シフトマスク及びフォトリソグラフ処理技術を伴うフォトリソグラフ投影を用いた、基板表面にピンのアレイを形成する処理が施された基板の例を示す断面図である。
【図１４Ｃ】本発明に係るＬＥＤ製造方法における、位相シフトマスク及びフォトリソグラフ処理技術を伴うフォトリソグラフ投影を用いた、基板表面にピンのアレイを形成する処理が施された基板の例を示す断面図である。
【図１４Ｄ】本発明に係るＬＥＤ製造方法における、位相シフトマスク及びフォトリソグラフ処理技術を伴うフォトリソグラフ投影を用いた、基板表面にピンのアレイを形成する処理が施された基板の例を示す断面図である。
【図１４Ｅ】本発明に係るＬＥＤ製造方法における、位相シフトマスク及びフォトリソグラフ処理技術を伴うフォトリソグラフ投影を用いた、基板表面にピンのアレイを形成する処理が施された基板の例を示す断面図である。
【発明を実施するための形態】
【００３２】
本発明に係る、添付図面に示された複数の実施例について詳細に説明する。図面全体を通じて、可能な限り同一あるいは近似した参照番号／参照記号を同一あるいは近似した部位に使用する。図面は必ずしも定尺ではない。また、当業者であれば、本発明の特徴を説明するために図面を単純化していることを理解するであろう。例えば、位相シフトマスクに関し、そのようなマスクは、数千の位相領域を含み得るが、いくつかの図面においては、説明のために、限定された数の位相領域が示されている。
【００３３】
本発明に係る、アシスト位相領域を有する位相シフトマスクの特徴は、図面を用いてＬＥＤの構造に関連して説明される。したがって、フォトリソグラフを用いたＬＥＤの構造及び製造に関する情報は、下記のように説明される。
【００３４】
（ＬＥＤの構造の例）
図１は、窒化ガリウムベースのＬＥＤ１０の例を示す断面図である。窒化ガリウムベースのＬＥＤの例は、米国特許第６，４５５，８７７号、第７，２５９，３９９号、及び第７，４３６，００１号に開示されている。これら特許の内容は、本明細書に組み込まれる。本発明は、窒化ガリウムベースのＬＥＤに限定されるものではなく、本明細書にて説明するピンのアレイによって形成された、荒らした基板表面で光の発光量を増加させたことによる利益を受け得る、フォトリソグラフ投影、及び処理技術を用いて形成されたすべての種類のＬＥＤに適用することができる。
【００３５】
ＬＥＤ１０は、表面２２を備える基板２０を有している。基板２０の材質例として、サファイア、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ケイ素（Ｓｉ）等が挙げられる。基板２０の上には、ｎ型にドープされた窒化ガリウム層「ｎ−ＧａＮ層」４０、及び表面５２を有し、ｐ型にドープされた窒化ガリウム層「ｐ−ＧａＮ層」５０を含む窒化ガリウム多層構造３０が設けられている。活性層６０は、基板２０に隣接するように設けられたｎ−ＧａＮ層４０と、ｐ−ＧａＮ層５０との間に挟まれている。他のガリウムベースＬＥＤの実施例では、ｐ−ＧａＮ層５０が基板２０に隣接するように窒化ガリウム多層構造３０が反転されている。活性層６０は、例えば、非ドープのＧａＩｎＮ／ＧａＮ超格子のような多重量子井戸(ＭＱＷ:Multiple Quantum Well)構造を挙げることができる。したがって、ＧａＮ多層構造３０は、ｐ−ｎ接合を規定すると共に、ｐ−ｎ結合多層構造としてより一般的である。例えば、ＬＥＤからの発光量を増加させるために、表面５２を荒らしてもよい。
【００３６】
基板２０の表面２２には、表面２２の荒さを規定するピン７２のアレイ７０が設けられている。より詳細な例について述べると、ピン７２のアレイ７０は、基板２０の表面２２にエッチングされており、ピン７２は、基板の材質で形成されている。ＬＥＤからの発光効率を向上させるため、ピン７２は、ＬＥＤから発光される波長λＬＥＤよりも２倍から１０倍大きい寸法（例えば、直径、あるいは幅Ｄ）とするのが好ましい。波長λＬＥＤが例えば４００から７００ｎｍであるとすれば、ＧａＮ層４０及び５０におけるＬＥＤ波長は、大略、２．５分の１となることに注意を要する。なぜならば、ＧａＮの屈折率ｎは、ＧａＮ層４０及び５０における当該波長を約１５０ｎｍから２５０ｎｍ（すなわち、λＬＥＤ／ｎ）にするからである。ある実施例において、ｎ−ＧａＮ層４０内で光を効率的に散乱させるためには、ピン７２の寸法Ｄは、約０．５ミクロンから約３ミクロンとなる。更に、上述した、隣り合うピン７２間の間隔Ｓは、０．５ミクロンから３ミクロンの間で調整され得る。また、ピン７２の高さＨは、約３ミクロンまでの間で調整され得る（図３及び図４参照）。
【００３７】
図１には、ＧａＮ多層構造３０に形成された傾斜部８０を有するＬＥＤ１０が示されている。この傾斜部８０は、２つの電気接点９０のうちの１つ（すなわち、ｎ−接点９０ｎ）を支持する棚部となるｎ−ＧａＮ層４０の露光表面部４２を構成する。ｎ−接点の材質例としては、チタン／金、ニッケル／金、チタン／アルミニウム、あるいはこれらの組み合わせが考えられる。もう一方の電気接点９０は、ｐ−接点９０ｐであり、ｐ−ＧａＮ層５０の表面５２に配設されている。ｐ−接点の材質例としては、ニッケル／金、及びクロム／金が考えられる。距離ｄ１の例としては、約４ミクロン、また、距離ｄ２の例としては、約１．４ミクロンが考えられる。ＬＥＤ１０の典型例は、１ｍｍ×１ｍｍ角である。
【００３８】
（ＬＥＤの発光効率の向上）
図２は、ＬＥＤからの光量の測定増加率（％）と、図１に示す、荒らしたサファイア基板２０の表面２２を規定するピン７２の均一なアレイ７０を有するＬＥＤ１０における当該ピンの寸法（ミクロン）との関係を示すグラフである。図３は、ピン７２の均一なアレイ７０の一部分を示す斜視図である。図４は、ピン７２のアレイ７０における、隣接する４つのピン７２を示す拡大斜視図である。隣り合うピン７２間の間隔Ｓ、ピン７２の直径Ｄ、及びピン７２の高さＨを示している。荒らしていないサファイア表面２２を有するＬＥＤからの発光量が“ゼロ（０）”位置に示されていると共に、ＬＥＤ発光量の増加は、基準値（０％）との関係で測定される。このグラフにおけるピンの寸法に関し、高さが高くなるか、あるいは、細くなると、“ゼロ（０）”位置、すなわち「荒らしなし」位置の右側に移動する。
【００３９】
図２のグラフによれば、ＬＥＤ発光量は、ピン７２が、高く、細くなるほど増加することがわかる。均一なアレイ７０において、オーバーレイ要求はきびしいものではなく、少々の欠陥は特に問題にならない。しかしながら、ピン７２のサイズは、当該ピン７２の形成時における量産工程の再現性及び一貫性に影響する点で重要である。ピン７２には適当なすべての断面形状を適用することができ、図示するような円柱状であってもよい。ピン７２は、円柱状でなくてもよく（すなわち、傾斜した、あるいは直線状ではない側面を有するものであってもよく）、長方形あるいは正方形の断面形状であっても、インゲン豆形状その他であってもよい。図１４Ｅには、例えば、ピラミッド形のピン７２が示されている。ある実施例において、フォトレジストピン７２’は、円柱状であってもよいが、対応する、基板２０の表面２２に実質的に形成されたピン７２は、当該フォトレジストピン７２’によって基板ピン７２を形成するために使用される工程のため、円柱状には形成されない。
【００４０】
一般に、ピン７２を形成するのに用いるフォトリソグラフ投影工程（後述）の解像限界及びその付近の寸法で形成されたピン７２は、その断面形状が角状ではなく丸状になる。したがって、このピン７２の直径あるいは幅Ｄは、当該ピン７２の断面寸法における代表寸法あるいは有効寸法として取り扱われる。断面形状は特に限定されるものではない。例えば、ピンが楕円状の断面形状を有している場合、ピンの直径Ｄを、楕円の長軸寸法としてもよい。
【００４１】
上述のように、ピン７２は、サブミクロン（例えば、Ｄ＝０．５ミクロン）の直径Ｄとすることができる。このようなピン７２を現在のフォトリソグラフ技術で形成するには、一般的に、０．５ミクロンの撮像能力を有するフォトリソグラフシステムが必要となるであろう。しかしながら、そのようなフォトリソグラフシステムは、一般的に、従来の半導体集積回路製造において、限界層（すなわち、最小寸法の層）を形成するために設計されたものであり、ＬＥＤ製造用としてはひどく高価なものと考えられる。
【００４２】
本発明には、滑らかな表面の基板を有するＬＥＤと比べてＬＥＤ発光効率の高いＬＥＤ１０を製造するため、当該基板２０の表面２２にピン７２のアレイ７０を形成するフォトリソグラフシステム及びその方法が含まれる。しかしながら、ここで述べる当該フォトリソグラフシステム及びその方法は、選ばれたタイプの位相シフトマスクと組み合わせた非限界層フォトリソグラフシステムを用いて実施するのに適している。この位相シフトマスクは、ピン７２を所望の寸法に形成するための、当該フォトリソグラフシステムの開口数及び照明（すなわち、「シグマ」）に適合するものである。当該フォトリソグラフシステムを用いることにより、従来のクロム付きガラス（非位相シフトマスク）を用いる場合に比べて、より小さなピン７２を適切な焦点深度（ＤＯＦ:depth of focus)でプリントすることができる。
【００４３】
（フォトリソグラフ投影）
交差する２つのコヒーレント光線を用いることにより、フォトレジストに格子状の構造を作ることができることがよく知られている。通常の条件下で、入射角θ及び波長λの２つのコヒーレント光線は互いに干渉して周期的な格子状の構造がフォトレジストに生成される。その周期Ｐは、Ｐ＝λ／（２×Ｓｉｎθ）で与えられる。４つのコヒーレント光線、つまり、ｘ方向の２つの光線と、ｙ方向の２つの光線とを重ね合わせることにより、ｘ−ｙ平面上に二次元の格子（チェッカーボード）パターンを生成できる。
【００４４】
図５は、抽象化したフォトリソグラフシステム１００を示す図であり、図６は、フォトリソグラフシステム１００の一例について詳細に示した図である。デカルトＸ−Ｙ−Ｚ座標が示されている。フォトリソグラフシステム１００は、フォトリソグラフ投影を実施可能に構成されている。フォトリソグラフ投影は、「フォトリソグラフ露光」とも記載する。投影を行うことは、感光材すなわちフォトレジストを感光させることに他ならないからである。フォトリソグラフ投影あるいはフォトリソグラフ露光は、一般的に、マスクを通過した光を捕捉し、画像平面においてＤＯＦ以内で当該捕捉した光による投影を行う。当該画像を記録するため、感光材はＤＯＦ以内に配設される。
【００４５】
図５及び図６に示すように、フォトリソグラフシステム１００は、システム軸Ａ１に沿って、照明１０６、マスクステージ１１０、投射レンズ１２０、及び可動基板ステージ１３０を有している。マスクステージ１１０は、フォトリソグラフシステム１００に使用される照射波長の光を透過させる位相シフトマスク１１２を支持している。位相シフトマスク１１２は、表面１１４を有するマスク本体１１１を備えており、当該表面１１４に形成された位相シフトマスクパターン１１５を支持するようになっている。
【００４６】
層の材質の厚さｄ及び屈折率ｎで決定される位相シフトの量は、Δφ＝２π×（ｎ−１）×ｄ／λで与えられる。λは、当該フォトリソグラフ投影の波長である。位相シフトマスク１１２の材質の一例として、石英あるいは石英ガラスを挙げることができる。この例において、位相シフトマスクパターン１１５は、当該位相シフトマスク１１２の表面１１４に異なる厚さの領域を生成する、選択的エッチング、位相シフトマスク材料の選択的な追加、あるいはこれらを組み合わせることによって形成されている。
【００４７】
可動基板ステージ１３０は、基板２０を支持する。基板２０は、ウエハー状であってもよい。この例において、フォトリソグラフシステム１００は、開口数が０．３の１：１システム（すなわち、単位倍率）であり、かつ、ｉ線（通常、３６５ｎｍ）といった中紫外線波長で作動するものである。他の実施例において、還元フォトリソグラフシステムを使用することができる。ある実施例において、フォトリソグラフシステム１００は、半導体製造プロセスにおける非限界層製造プロセスに適している。本明細書に開示された当該フォトリソグラフシステム及び方法の実施に適したフォトリソグラフシステム１００は、サファイア１００フォトリソグラフシステムであり、カリフォルニア州サンノゼにあるウルトラテック社にて入手可能である。
【００４８】
投射レンズ１２０の実施例は、瞳Ｐの直径ＤＰ、及び瞳平面ＰＰを規定する種々の開口絞りＡＳを有している。照明１０６は、瞳Ｐの一部を占めるソースイメージＳＩを用意することにより位相シフトマスク１１２を照らすように構成されている。ある実施例において、ソースイメージＳＩは、直径ＤＳＩを有する均一な円形ディスクである。フォトリソグラフシステム１００の部分コヒーレンス因子は、σ＝ＤＳＩ／ＤＰで規定される。瞳Ｐは、円形であるとみなされる。単なる均一な円形ディスクとは異なるソースイメージＳＩの場合、上記部分コヒーレンス因子σの規定はより複雑になる。ある実施例において、位相シフトマスク１１２の照明は、ケーラー照明あるいはその変形となる。
【００４９】
フォトリソグラフシステム１００は、更に、光学位置決めシステム１５０を有している。光学位置決めシステム１５０は、図示するように、レンズを通した位置決めシステムであり、機械視野位置決めシステムを利用してもよい。光学位置決めシステムの例は、米国特許番号第５，４０２，２０５、５，６２１，８１３、及び６，８９８，３０６、米国出願番号１２／５９２，７３５に開示されている。これら特許及び出願は本明細書に組み込まれる。
【００５０】
図７は、フォトリソグラフシステム１００によって形成された露光野ＥＦを有する基板２０の一例を示す平面図である。また、この基板２０は、全体的な位置決めに用いられる全体位置決めマーク１３６Ｇを更に有すると共に、詳細な位置決め（差し込み図Ａを参照）に用いられる詳細位置決めマーク１３６Ｆを有している。この一実施例において、両タイプの位置決めマーク１３６は、露光野ＥＦの間あるいは隣接する露光野スクライビングエリア１３７に存在する。露光野ＥＦについては、ＬＥＤ１０を製造するフォトリソグラフプロセスで位相シフトマスク１１２を使用する場合の構成との関係で、より詳細に後述する。
【００５１】
図６には、軸Ａ２に沿って配設され、波長λＡの位置決め光１５３を発光する光源１５２を有する光学位置決めシステム１５０の例が示されている。ビームスプリッタ１５４は、軸Ａ２と、これに直交する軸Ａ３の交点に配設されている。レンズ１５６及びフォールドミラー１５８は、軸Ａ３に沿って配設されている。フォールドミラー１５８は、軸Ａ３を、システム軸Ａ１に平行な軸Ａ４となるように曲げる。軸Ａ４は、マスク１１２、及び投射レンズ１２０を通って、基板２０に至るようになっている。光学位置決めシステム１５０は、更に、レンズ１５６及びフォールドミラー１５８と反対側にあるビームスプリッタ１５４に近接する軸Ａ３に沿って配設されたイメージセンサー１６０を有している。イメージセンサー１６０は、当該イメージセンサー１６０で撮像されたデジタル画像を処理するように構成された画像処理ユニット１６４に電気的に接続されている。画像処理ユニット１６４は、ディスプレイユニット１７０及び可動基板ステージ１３０に電気的に接続されている。
【００５２】
フォトリソグラフシステム１００の一般的な動作において、照明１０６からの光１０８は、位相シフトマスク１１２及び当該位相シフトマスク１１２上の位相シフトマスクパターン１１５を照射する。そして、この位相シフトマスクパターン１１５は、投射レンズ１２０からの露光１２１により、選択露光野ＥＦ（図７）を越えて基板２０の表面２２上に投影される。この位置決めパターン１１５Ｗは、基板位置決め基準マーク１３６を形成する。基板２０の表面２２は、一般的に、フォトレジスト層１３５（図５）のような感光材でコーティングされており、位相シフトマスクパターン１１５が基板２０に記録及び投影される。
【００５３】
フォトリソグラフシステム１００は、フォトリソグラフ投影（フォトリソグラフ露光）をフォトリソグラフ処理技術と組み合わせて、比較的多くの（例えば、数千個の）ＬＥＤ１０を１枚の基板２０上に形成するのに用いられる。ＬＥＤ１０が形成される複数の層は、例えば、ステップアンドリピート、ステップアンドスキャン、あるいはこれらを組み合わせた方法で形成される。したがって、露光野ＥＦのアレイ７０を形成するために位相シフトマスクパターン１１５をフォトレジスト層１３５上に投影するのに先立って、当該位相シフトマスクパターン１１５は、前もって形成された層、より具体的には、前もって形成された露光野ＥＦに適切に位置決めされるべきである。このことは、一つ、あるいはそれ以上の前述した基板位置決め基準マーク１３６及び位置決めリファレンスを用いて、位相シフトマスク１１２に対する基板２０の位置決めをすることによって達成される。光学位置決めシステム１５０において、位置決めリファレンスは、一つ、あるいはそれ以上のマスク位置決め基準マーク１１６である。
【００５４】
したがって、光学位置決めシステム１５０の動作において、光源１５２からの位置決め光１５３は、軸Ａ２に沿って進むと共に、ビームスプリッタ１５４で反射した後、軸Ａ３に沿ってレンズ１５６に向かって進む。位置決め光１５３は、レンズ１５６を通過すると共に、フォールドミラー１５８で反射した後、位相シフトマスク１１２及び投射レンズ１２０を通過し、更に、基板位置決め基準マーク１３６を含む基板２０の表面２２の一部を照射する。位置決め光１５３の一部１５３Ｒは、基板２０の表面２２及び基板位置決め基準マーク１３６で反射し、投射レンズ１２０及び位相シフトマスク１１２を逆に進む。特に、反射した位置決め光１５３は、マスク位置決め基準マーク１１６を通過する。基板位置決め基準マーク１３６が回折性を有する場合、基板位置決め基準マーク１３６からの回折光１５３Ｓが集光される。
【００５５】
投射レンズ１２０及びレンズ１５６の組み合わせにより、反射光１５３Ｒは、基板位置決め基準マーク１３６及びマスク位置決め基準マーク１１６が重ね合わされた像をイメージセンサー１６０上に形成する。ここで、マスク位置決め基準マーク１１６は、位置決め時の基準としての役割を有する。オフ−アクシスシステム等の別のタイプの光学位置決めシステムにおける位置決めリファレンスは、リソグラフシステムの基点に基づいて調節された当該光学位置決めシステムの光学軸である。
【００５６】
イメージセンサー１６０は、とらえたデジタル画像を表現する電気的信号Ｓ１を生成すると共に、それを画像処理ユニット１６４に送る。画像処理ユニット１６４は、受け取ったデジタル画像の処理を行い得るように最適化されている。例えば、メモリーユニット１６５のような、コンピュータが読めるメディアに記憶された画像処理ソフトウェアを用いることが考えられる。とりわけ、画像処理ユニット１６４は、互いに重ね合わされた基板及びマスク位置決め基準マーク画像の相対的ずれを計測してこれらをパターン認識し、更に、可動基板ステージ１３０に送信される、対応するステージコントロール信号Ｓ２を生成するように最適化されている。画像処理ユニット１６４は、更に、基板及びマスク位置決め基準マークの重ね合わせ画像を表示するディスプレイユニット１７０に画像信号Ｓ３を送る。
【００５７】
ステージコントロール信号Ｓ２への応答において、マスク位置決め基準マーク１１６と基板位置決め基準マーク１３６との像が位置決めされるまで（つまり、完全に重ね合わされるまで）、可動基板ステージ１３０がＸ−Ｙ平面上（なお、必要に応じて、焦点調節処理のため、Ｘ−Ｙ平面にＺ−平面を加えてもよい。）を動き、位相シフトマスク１１２と基板２０とが正しく位置決めされる。
【００５８】
再び図５を参照するに、位相シフトマスクパターン１１５の投影は、位相シフトマスク１１２に入射する光１０８が位相シフトマスクパターン１１５によって回折されて、（回折された）露光１２１を形成する回折プロセスと見なされ得る。この回折プロセスの結果、（回折された）露光１２１（すなわち、最低回折次数［ゼロ次、あるいはプラスマイナス１次］）は、投射レンズ１２０にとらえられて、フォトレジスト層１３５の表面に投影される。投射レンズ１２０によって形成された画像の質は、回折次数の数と同様、当該投射レンズ１２０の収差に直接関係する。ゼロ次回折光線は、画像明度の「ＤＣ」背景強度に寄与する一直線の成分であり、それ自体は、一般的に、所望のものではない。
【００５９】
したがって、当該フォトリソグラフ投影プロセスが回折プロセスと見なされる場合、所望の画像を形成するため、この回折プロセスを最適化するようにフォトリソグラフシステム１００を構成してもよい。とりわけ、位相シフトマスク１１２及びこれにおける位相シフト領域Ｒを適切に設計することにより、ゼロ次の回折光線を排除することができる。更に、投射レンズ１２０における開口絞りＡＳの開口寸法を正しく選択することにより、フォトリソグラフ投影プロセスに寄与する回折次数を選択することができる。具体的には、投射レンズ１２０によって２つの１次回折光線のみを取り込むようにして、開口絞りＡＳの寸法を調整することができる。
【００６０】
更に言えば、これら１次回折光がＸ−方向及びＹ−方向の両方に生成されるように、位相シフトマスク上に二次元の周期的な位相シフトマスクパターン１１５を形成することにより、基板２０に前述の格子状あるいはチェッカーボードパターンを形成することができる。しかしながら、ゼロ次光線を実質的に除去すること、及び、送られたゼロ次光線の電界の大きさを実質的にゼロにすることに注意すべきである。このことは、異なる位相シフト領域Ｒが同じ面積を有するように位相シフトマスク１１２を構成するひとつの実施例により達成することができる。
【００６１】
（位相シフトマスクの例）
図８Ａは、位相シフトマスクパターン１１５が透光性の位相シフト構造あるいは領域Ｒを有する位相シフトマスク１１２の例を示す概略図である。透光性の位相シフト領域Ｒ０は、０度の位相シフトを有する。また、透光性の位相シフト領域Ｒπは、１８０（π）度の位相シフトを有する。
【００６２】
図８Ｂは、図８Ａに示す位相シフトマスク１１２における４つの位相シフト領域Ｒを示す拡大図である。位相シフト領域Ｒ０及びＲπは、寸法（一辺の長さ）がＬの正方形である。各位相シフト領域Ｒは同じ面積を有しており、チェッカーボードパターンあるいはアレイ状に形成されている。位相シフト領域Ｒは、いかなる合理的な形状をもとり得る。とりわけ、少なくとも１つの円形、楕円形、あるいは多角形を含み得る。
【００６３】
チェッカーボード状の位相シフトマスクパターン１１５を有する位相シフトマスク１１２で構成されたフォトリソグラフシステム１００は、約Ｌ／２の寸法（つまり、当該位相シフトマスク１１２における位相シフト領域Ｒの寸法Ｌの実質的に半分。）を有する周期的な（例えば、チェッカーボード状のような）構造をフォトレジスト層１３５に形成するためのフォトリソグラフ投影を行うことができる。具体的には、投影プロセス中に、空間的周期の倍加がある。この空間的周期の倍加により、位相シフトマスクパターン１１５の空間的周期が基板２０の表面２２において実質的に二倍になる。この結果、当該基板２０において２倍の数の暗い領域及び明るい領域が形成される。これは、ゼロ次回折光線が除去されているからであり、位相シフトマスク１１２における元の空間的周期を再生成する各１次光線とゼロ次光線との組み合わせを可能とする。このゼロ次光線を除去することにより、２つの１次光線のみが投影される。これら２つの１次光線が組み合わされたとき、元の位相シフトマスクパターン１１５における２倍の空間的周期を有する正弦パターンが生成される。したがって、Ｌが１ミクロンのとき、Ｌ／２寸法が０．５ミクロンのフォトレジスト構造が形成される。
【００６４】
フォトリソグラフ投影における経験則において、投影波長λＩ及びＮＡを有するフォトリソグラフシステム１００で印刷可能な最小の特徴寸法ＦＳは、ＦＳ＝ｋ１・λＩ／ＮＡで表される。ここで、ｋ１は、一般的に０．５から１の間と推定される定数であり、個々のフォトリソグラフプロセスによる。ＤＯＦ（焦点深度）は、ｋ２・λＩ／ＮＡ２で与えられる。ここで、ｋ２は、個々のフォトリソグラフプロセスに応じて変わる、別のプロセスベースの定数であり、多くの場合、約１．０である。したがって、寸法ＦＳとＤＯＦとは、トレードオフの関係にある。
【００６５】
ＬＥＤ製造に用いる基板２０は、その平坦さで、半導体集積回路の製造に用いる基板に到底及ばない。実際、大抵のＬＥＤ基板２０は、基板２０の表面２２において数十ミクロン（山から谷まで）を超えるＭＯＣＶＤプロセスに起因する反りを有している。また、各露光野ＥＦの表面には、約５ミクロン（山から谷まで）の反りがある。基板の非平滑性（反りの深さ）に対して、ＤＯＦが限定されていることから、この程度の非平滑性は、ＬＥＤを製造するフォトリソグラフ投影プロセスを用いるに際しての大きな問題であると考えられてきた。
【００６６】
従来のフォトリソグラフ用のフォトレジストを用いた伝統的なフォトリソグラフプロセスにおいて、当該フォトレジストに形成し得る最低の構成寸法（線幅）は、０．７×λＩ／ＮＡで与えられる。（すなわち、ｋ１は０．７である。）サイズが１ミクロンのプリント特性が望ましい条件において、λＩ＝３６５ｎｍの写像波長を用いる場合、要求されるＮＡは０．２５５である。このＮＡを用いた場合の、一時的な写像システムのＤＯＦは５．６ミクロンであり、これは一般的なＬＥＤ基板２０に要求される非平坦性に相当する。これは、露光野ＥＦ全体を当該ＤＯＦ内とするのが難しいことを意味する。このため、ＤＯＦ外に形成されたピン７２は必要なサイズ及び要求される形状に合致しないであろう。
【００６７】
しかしながら、位相シフトマスク１１２及び従来のフォトリソグラフ用フォトレジストを使う場合、印刷し得る最小の構成寸法は、０．３×λＩ／ＮＡ（すなわち、ｋ１は０．３である。）で与えられる。これには、従来のマスクと比較して、必要となるＮＡを約半分に減少させると共に、ＤＯＦを約４倍に増加させるといった実務上の効果がある。したがって、ピンの直径Ｄを与えたとき、ＮＡ＝ｋ１×λＩ／Ｄ、また、ＤＯＦは下記の式で与えられる。
ＤＯＦ＝ｋ２×λＩ／ＮＡ２＝ｋ２×λＩ／［ｋ１×λＩ／Ｄ］２＝ｋ２×Ｄ２／ｋ１２×λＩ
【００６８】
実施例の手段として、投影波長λＩ＝３６５ｎｍを用いて直径Ｄ＝１ミクロンのピン７２を得ることを目的としてフォトレジストをフォトリソグラフで感光させる場合、要求されるＮＡは０．１１のみであり、また、非平坦なＬＥＤ基板の各露光野ＥＦが当該ＤＯＦ内に入るようにするため、当該ＤＯＦは３０ミクロンを超えるものとなる。
【００６９】
ある実施例において、本書に記載した方法を実施するために用いられるフォトリソグラフシステム１００は、今日の、クリティカルレベルの投射レンズＮＡｓ値（例えば、０．５あるいはそれ以上）と比較して相対的に低い投射レンズＮＡ値（例えば、０．５あるいはそれ以下）を有している。また、フォトリソグラフシステム１００は、今日の、クリティカルレベルの写像波長（例えば、波長が１９３ｎｍの深紫外線）と比較して相対的に長い写像波長（例えば、概ねλＩ＝３６５ｎｍ、あるいは他の水銀線のいずれか）も有している。小−ＮＡ、長−波長のフォトリソグラフシステム１００は、ほとんどの場合、半導体集積回路製造におけるクリティカルレベルに使用される、大−ＮＡ、短−波長の上級フォトリソグラフシステムに比べて、購買コスト、運転、及びメンテナンスコストが非常に安くなる。
【００７０】
図９Ａは、サブミクロンのピン７２でアレイ７０を形成するのに使用し得る位相シフトマスク１１２の他の例を示す概略図である。図９Ａの位相シフトマスク１１２は、図８Ａ及び図８Ｂのものと似ているが、不透明背景部１１７が存在すること、位相シフト領域Ｒ０、Ｒπの寸法がＬ／２であると共に、互いに離間していることが異なっている。位相シフト領域Ｒ０、Ｒπとしては、多角形位相シフト領域の例として、八角形のものが示されている。図９Ｂは、図９Ａと似ているが、位相シフト領域Ｒが円形の位相シフトマスク１１２の例が示されている。
【００７１】
不透明背景部１１７は、クロムあるいはアルミニウムといった衝撃吸収層でコーティングしてもよい。位相シフト領域Ｒ０、Ｒπは、実質的に同じ寸法Ｌ／２でフォトレジスト層１３５にプリントされている。これは、１ミクロンで設計されたフォトリソグラフシステム１００における従来の解像限界を超えるものである。図９Ａ及び図９Ｂに示された位相シフトマスク１１２の構成の長所は、ピン７２のアレイ７０を形成する最終的なフォトリソグラフ画像の配置及び間隔調整が簡単である点にある。
【００７２】
図１０は、厚さが３ミクロンのネガ・フォトレジスト層１３５を用い、かつ、図８Ａに示すものと似た位相シフトマスク１１２を用いてで形成されたフォトレジストピン７２’のアレイ７０’の実施例の走査型電子顕微鏡（ＳＥＭ）画像である。なお、位相シフト領域Ｒ０、Ｒπは、Ｌ／２＝０．６である。各フォトレジストピン７２’の直径（幅）Ｄは、約０．６ミクロンである。フォトレジストピン７２’の形状については、図示するように、フォトレジストピン７２’の実際の寸法及び形状の推定として、破線で描かれた２つの円が示すように、様々な形状を取り得る。例えば、下部を切り落としたようなもの、傾斜した側面等である。
【００７３】
（アシスト位相領域を有する位相シフトマスク）
図１１Ａは、図８Ａに示したものと似ている、クロムレス位相シフトマスク１１２の例を示す平面図である。図１１Ｂは、図１１Ａにおいて「ＡＡ」で示された部分の拡大図である。図１１Ａの位相シフトマスク１１２は、位相シフトマスク１１２の表面１１４に支持された位相シフトマスクパターン１１５（図８Ａに示されたものと似ている）を含んでいる。位相シフトマスクパターン１１５は、位相シフト（あるいは「位相」）領域Ｒ０、Ｒπが交互に配置された中央（あるいは、内側、またはメイン）チェッカーボードアレイ１１５Ｃを有している。チェッカーボードアレイ１１５Ｃは、辺１１５Ｅ及び四つの隅部１１５ＰＣを有する周縁１１５Ｐを備えている。位相シフト領域Ｒは、互いに位相シフトがπ（１８０度）ずつ異なっているか、あるいはこの条件を満足する位相領域Ｒの組み合わせ（例えば、Ｒπ／２及びＲ３π／２など）であることが必要である。位相シフト領域Ｒは、大抵、位相シフトマスク１１２が使用される特定のフォトリソグラフシステム１００の解像限界と同じかあるいはそれよりも大きなサイズである。すなわち、位相シフト領域Ｒは、フォトレジスト層１３５等に適したあるいは使用に適した構成を形成するサイズになっている。
【００７４】
位相シフトマスクパターン１１５は、辺１１５Ｅにおいて中央チェッカーボードアレイ１１５Ｃを囲むアシストパターンあるいはアレイ１１５Ａを更に備えている。アシストパターンあるいはアレイ１１５Ａは、１つあるいは２以上の辺１１５Ｅである周縁１１５Ｐの少なくとも一部に隣接して配置されたサブレゾリューション・アシスト位相領域Ｒ’を有している。ここで、サブレゾリューションとは、解像限界を有するフォトリソグラフ投影システムによって投影されたときにおいて、例えば、フォトレジストピン７２’のようなレジスト構造といった、本来なら適切あるいは有用な構成と考えられるものの形成とならないアシスト位相領域Ｒ’を意味する。各アシスト位相領域Ｒ’は、隣り合う、チェッカーボードアレイ１１５Ｃの位相シフト領域Ｒの位相とは逆の位相を有している。アシスト位相領域Ｒ’は、アシストパターン１１５Ａの周縁１１８を規定する。
【００７５】
ある実施例において、与えられたアシスト位相領域Ｒ’がサブレゾリューションであるか否かの判定は、フォトレジスト層といった感光材における位相シフトマスク１１２に対して具体的にフォトリソグラフによる投影を行うこと、及び、当該フォトレジスト層１３５に形成されたアシスト位相領域Ｒ’のうち一つでもプリントに使用される位相シフトマスク１１２に基づいて最適かつ有用かを検討することによって行われる。
【００７６】
ある実施例において、いくつかのアシスト位相領域Ｒ’は、チェッカーボードアレイ１１５Ｃにおける隣り合う位相シフト領域Ｒと同じく大きさを有している。また、いくつかのアシスト位相領域Ｒ’は、隣り合う位相シフト領域Ｒの次元よりも実質的に小さい。
【００７７】
ある実施例において、位相シフトマスクパターン１１５の外側の表面１１４（つまり、アシスト位相領域の周縁１１８に隣接する部分）は、露光野ＥＦが明瞭な周縁（図１１Ａ参照）を有するように不透明背景部１１７を有している。
【００７８】
ある実施例において、アシスト位相領域Ｒ’は、位相シフトマスクパターン１１５のステッピングエリアの外側に位置している。すなわち、チェッカーボードアレイ１１５Ｃのみが、露光野ＥＦ内で実際に露光される領域内に収まる。複数の露光野ＥＦが繋ぎ合わされたとき、アシスト位相領域Ｒ’に関連する非印刷領域は、次の露光野ＥＦにおいて当該パターンと重複される。
【００７９】
図１１Ｃは、図１１Ｂに似ているが、位相シフトマスクパターン１１５の他の実施例を示しており、アシスト位相領域Ｒ’は、更に、１以上の隅部１１５ＰＣのそれぞれに配置された１以上のアシスト位相領域Ｒ’を有している。図１１Ｃに示された、この隅部のアシスト位相領域Ｒ’は、チェッカーボード状のアレイパターンを維持するために、π位相シフトしている。加えて、ある実施例において、隅部アシスト位相領域Ｒ’は、辺１１５Ｅに隣接配置された非隅部アシスト位相領域Ｒ’よりも小さい。したがって、ある実施例において、アシスト位相領域Ｒ’は、周縁１１５Ｐを囲む（例えば、近接して囲む）するように構成されている。別の実施例において、アシスト位相領域Ｒ’は、周縁１１５Ｐの少なくとも一部を囲むよう構成されている。
【００８０】
フォトレジストピン７２’による大きなアレイ７０’を形成するため、複数の露光野ＥＦを繋ぎ合わせることもできる。これは、ＬＥＤ１０の形成には、ＬＥＤプロセスにおける第１パターン層としての基板２０に、ピン７２のアレイ７０を形成することも含んでいるからである。露光野ＥＦ間にフォトリソグラフシステム１００を使用することにより、スクライビング・ラインを組み込むプロセスを構成することが可能となる。しかしながら、これは、フル・ウエハーアライナを用いて従来のＬＥＤ製造プロセスがどのように開発されたかではない。現在、ＬＥＤ製造において、スクライビングエリア（スクライビング・ラインとも呼ばれる）１３７は、ウエハー（基板２０）のどこにも存在しない。むしろ、実質的にウエハー全体が、実質的な破断が全く無い状態（つまり、実質的に連続するアレイ７０’またこれにより実質的に連続するアレイ７０）でフォトレジストピン７２’のアレイ７０’を含むように形成されている。
【００８１】
ＬＥＤ１０の製造に使用されるそれに続く層はアレイ７０に対して位置決めさせる必要が無いことから、このようなピン７２の構造は実現可能である。これにより、アレイ７０を含むウエハーは、ダイのサイズにかかわらず、すべてのＬＥＤデバイスに使用することができる一般的なものになり得る。このように形成されたアレイ７０は、具体的なデバイスではないことから、アレイ７０は、デバイス製造者ではなくウエハー供給者によって形成され得る。各タイプのアレイ７０（例えば、ピン７２の各ピン寸法など）に対してただ１つの位相シフトマスク１１２でよいことから、位相シフトマスク１１２のコストは、同じアレイ７０を使用するすべてのデバイスで分割負担することができる。
【００８２】
位相シフトマスク１１２における、チェッカーボードアレイ１１５Ｃは、露光野ＥＦの内側部に対する無限のアレイとして効率的に役立つ。実際には、例えば、位相シフトマスク１１２は、数千のＬＥＤを形成するのに使用される。各ＬＥＤは数千のピン７２（図１参照）を含んでいる。このため、チェッカーボードアレイ１１５Ｃ及びアシストパターン１１５Ａを形成する数千個を超える位相シフト領域Ｒ及びアシスト位相領域Ｒ’が存在している。しかしながら、位相シフトマスクパターン１１５がチェッカーボードアレイ１１５Ｃのみで形成されており、その周縁１１５Ｐが対応するリソグラフ露光野ＥＦの境界で終わっている場合、露光野ＥＦの周縁１１８におけるピンの形状は、辺１１５Ｅを越える位相干渉の欠如により歪んだ状態になっている。
【００８３】
図１２Ａは、チェッカーボードアレイ１１５Ｃのみを有する位相シフトマスクパターン１１５を含む位相シフトマスク１１２を用いた、フォトレジストピン７２’の（ネガ）アレイ７０’の形成を概略的に示している。アレイ７０’は、露光野ＥＦの周縁に形成された周縁ピン７２’Ｐと、当該周縁ピン７２’Ｐの内側に形成された内側（中央）ピン７２’Ｃとを有している。周縁ピン７２’Ｐは、内側ピン７２’Ｃと比べて歪んだ形状をしている。これら２つのタイプのピンの区別を容易にするため、周縁ピン７２’Ｐと内側（中央）ピン７２’Ｃとは、破線を用いて区分けされている。
【００８４】
図１２Ｂは、図１２Ａに似ているが、図１１Ｂに示すような、周縁を囲むアシスト位相領域Ｒ’を更に含む位相シフトマスク１１２が用いられている。その結果としての、フォトレジストピン７２’のアレイ７０’は、アシスト位相領域Ｒ’の効果により内側ピン７２’Ｃと実質的に同じ形状の周縁ピン７２’Ｐを有している。この位相シフトマスク１１２の構成は、隣接するフォトレジストエリアの露光を減少（または最小限にする）させ、続いて、隙間なしに繋ぎ合わされるべき、隣り合う露光野ＥＦの露光されたフォトレジストパターンの露光を可能にする。
【００８５】
図１３は、フォトレジスト層１３５に形成された（ポジ）フォトレジストピン７２’のアレイ７０’の２Ｄモデルの断面図であり、カリフォルニア州ミルピタス市のＫＬＡ−Ｔｅｎｃｏｒで使用可能なＰＲＯＬＩＴＨＲフォトリソグラフ作像シミュレーションソフトウェアを用いて生成したデータに基づくものである。フォトリソグラフ露光シミュレーションで使用する位相シフトマスク１１２は、当該位相シフトマスク１１２の左側にのみ配置された０．４ミクロン幅のアシスト位相領域Ｒ’を有しており、チェッカボート（交互の）パターンに配置された幾つかの１．６ミクロンの四角形状位相シフト領域Ｒを有している。このフォトリソグラフ露光シミュレーションでは、投射レンズの開口数（ＮＡ）を０．２８とし、部分コヒーレント係数σを０．５７として、３６５ｎｍのｉ線波長が用いられる。フォトリソグラフプロジェクターの解像限界は、（０．７）×λ／ＮＡ〜１ミクロンで与えられる。
【００８６】
露光野ＥＦの左端までずっと続く構造を示すと、フォトレジスト層１３５における左端のレジスト壁Ｗ１３５Ｌの壁Ｗ７２’形状は、左端のフォトレジストピン７２’の形状と非常に似通っている。この左端のフォトレジストピン７２’は、順に、隣のピン（中央側、あるいは内側に７２’Ｃで示される）と非常に似通っている。一方、露光野ＥＦの右端における非光学的特徴構成を示すと、位相シフトマスク１１２の右端と関係のあるフォトレジスト層１３５のレジスト壁Ｗ１３５Ｒは、他のフォトレジスト壁と比較して歪んでいる。
【００８７】
与えられた位相シフトマスク１１２における、位相シフト領域Ｒの数Ｎ、及びアシスト位相領域Ｒ’の数Ｎ’は、露光野ＥＦの大きさ及びアレイ７０におけるピン７２の間隔に依存する。露光野寸法ＳＥＦ及びピン７２の間隔Ｐ７２において、位相シフト領域Ｒの数Ｎは、Ｎ＝（ＳＥＦ／Ｐ７２）２で与えられる。例として、ＳＥＦ＝１０ｍｍ、Ｐ７２＝０．００１６ｍｍの場合、Ｎ＝（１０／０．００１６）２＝３．９×１０７となる。位相シフトマスク１１２の全四隅に配置されたアシスト位相領域Ｒ’の数Ｎ’は、Ｎ’＝４×（１０／０．００１６）＝２．５×１０４で与えられる。この数Ｎは、アシスト位相領域Ｒ’がチェッカーボードアレイ１１５Ｃの四隅に加えられたとき、４つずつ増加する。
【００８８】
（荒らした基板表面を形成する方法の例）
したがって、本発明の一側面は、上述のような、アシスト位相領域Ｒ’を含む位相シフトマスク１１２を用いたフォトリソグラフ投影及びフォトリソグラフプロセス技術を用いてＬＥＤ１０を製造する途中において、ピン７２のアレイ７０を有する荒らした基板表面２２を形成する方法を含んでいる。ピン７２のアレイ７０を形成する方法例について、図６、図１４Ａから図１４Ｅを用いて、以下、説明する。
【００８９】
最初に図１４Ａを参照するに、この方法は、基板２０の表面２２上にフォトレジスト層１３５がコートされた基板２０を用意する手順を含んでいる。次に、フォトリソグラフシステム１００（図６）の可動基板ステージ１３０上に、コートされた基板２０を配置する。チェッカーボードアレイ１１５Ｃ及びアシストパターン１１５Ａを有する上記位相シフトマスク１１２（例えば、図１１Ａから図１１Ｃを参照）は、フォトリソグラフシステム１００のマスクステージ１１０に配置されている。次に、この方法は、フォトリソグラフシステム１００を用いて、下記のフォトリソグラフ投影を実施する。すなわち、実質的に全露光野ＥＦにかけてフォトレジストピン７２’のアレイ７０’を形成し、露光野ＥＦ上にフォトレジスト層１３５の露光を行うために、投射レンズ１２０を用いて、露光光１０８による位相シフトマスク１１２の露光、位相シフトマスクパターン１１５からの通過（回折）露光光１２１を捉えて投影する。これは、図１４Ｂに示されている。
【００９０】
図７を参照するに、各露光野ＥＦのフォトレジスト層１３５に、多数のＬＥＤ領域１０’が形成される。したがって、位相シフトマスクパターン１１５が１５ｍｍ×３０ｍｍの面積を有しており、各ＬＥＤ１０が１ｍｍ角である例において、各露光野ＥＦには４５０のＬＥＤ領域１０’が存在する。フォトリソグラフシステム１００が単位倍率で動作する場合、各露光野ＥＦもまた１５ｍｍ×３０ｍｍである。図７の差し込み図Ｂには、ＬＥＤ１０の構成におけるＬＥＤ領域１０’のアレイ１０Ａ’が示されている。各ＬＥＤ領域１０’は、スクライブ領域１１によって分離されている。しかしながら、フォトレジストピン７２’のアレイ７０’は、差し込み図Ａに示すスクライビングエリア１３７を含む露光野ＥＦの全表面に形成されている（図７の差し込み図Ｃを参照）。各露光野間の繋ぎ合わせは、各露光野境界で行ってもよい。位相シフトマスク１１２は、露光野ＥＦの周縁に形成された構成物の歪みを緩和するように構成されていることから、繋ぎ合わせプロセスを容易にし、また、スクライビングエリア１３７に存在する露光野ＥＦの一部（例えば、露光野の周縁）を用意する必要性を回避することになる。
【００９１】
図１４Ｃを参照するに、図１４Ｂの露光されたフォトレジスト層１３５は、露光されていないレジスト（ネガ・フォトレジスト）を取り除き、あるいは、フォトレジストピン７２’のアレイ７０’またはそれと補完的関係にある穴を形成するために露光されたレジスト（ポジ・フォトレジスト）を取り除くように処理される。このフォトレジストアレイ７０’は、その後、矢印２００で示すように、一般的なフォトリソグラフエッチング技術を用いてエッチングされ、基板２０にフォトレジストパターンが投影される。これにより、図１４Ｄに示すように、基板の表面２２にピン７２のアレイ７０が形成される。
【００９２】
図１４Ｅは、図１４Ｄに似ていると共に、アレイ７０のピン７２が非円柱形状（つまり、図示するようなピラミッド状）である例を示している。基板２０の表面２２におけるこのようなピン７２の形状は、上述したエッチング技術を用いて、非ピラミッド形状のフォトレジストピン７２’から得ることができる。
【００９３】
基板２０は、適切に荒らした基板表面２２を有する複数のＬＥＤ領域１０’で構成されていることから、ＬＥＤ１０を、一般的なフォトリソグラフをベースにしたＬＥＤ製造技術を用いて製造することができる。更にこの技術は、例えば、基板２０の荒らした表面２２上にＧａＮ多層構造３０を構成し、然る後、ｐ−接点９０ｐあるいはｎ−接点９０ｎを、図１にそれぞれ示す、層５０あるいは４０に加える工程を含んでいる。
【００９４】
当業者によれば、本発明に基づいて、本発明の精神及び範囲から逸脱することなく、様々な変形例を考え得ることは明らかである。したがって、本発明は、それら変形例についても、特許請求の範囲に記載された内容あるいはそれと同等のものとして保護される。
【図１】
0005661680.tif 000002
【図２】
0005661680.tif 000003
【図３】
0005661680.tif 000004
【図４】
0005661680.tif 000005
【図５】
0005661680.tif 000006
【図６】
0005661680.tif 000007
【図７】
0005661680.tif 000008
【図８Ａ】
0005661680.tif 000009
【図８Ｂ】
0005661680.tif 000010
【図９Ａ】
0005661680.tif 000011
【図９Ｂ】
0005661680.tif 000012
【図１１Ａ】
0005661680.tif 000013
【図１１Ｂ】
0005661680.tif 000014
【図１１Ｃ】
0005661680.tif 000015
【図１２Ａ】
0005661680.tif 000016
【図１２Ｂ】
0005661680.tif 000017
【図１３】
0005661680.tif 000018
【図１４Ａ】
0005661680.tif 000019
【図１４Ｂ】
0005661680.tif 000020
【図１４Ｃ】
0005661680.tif 000021
【図１４Ｄ】
0005661680.tif 000022
【図１４Ｅ】
0005661680.tif 000023
【図１０】
0005661680.tif 000024