(57)【特許請求の範囲】
【請求項１】
出力段トランジスタにバイアス電圧を供給するバイアス回路において、
前記出力段トランジスタのパッケージ表面温度に依存して変化する電圧ＶＱを供給する電圧源回路と、
前記バイアス回路が収容される筐体内の雰囲気温度に依存して変化する電流ＩＱを供給する電流源回路と、
前記電流源回路と一端が接続し、他端が前記電圧源回路と接続する抵抗Ｒ３と、
前記抵抗Ｒ３の他端と直列に接続し、一定な基準電圧Ｖｒｅｆが前記抵抗Ｒ３とともに印加される抵抗Ｒ４とを備え、
前記バイアス回路を収容する筐体内の雰囲気温度の変化量をΔＴ１、前記出力段トランジスタのパッケージ表面温度の変化量をΔＴ２、前記出力段トランジスタの内部ペレット温度の変化量をΔＴ３、前記出力段トランジスタの内部ペレットからパッケージ表面までの熱抵抗で決定される定数をα（α＞１）とした場合に、ΔＴ３−ΔＴ１＝α・（ΔＴ２−ΔＴ１）の関係に従って前記内部ペレット温度の変化量ΔＴ３を推定して前記バイアス電圧を調整し、
前記電圧源回路および前記電流源回路を、
前記バイアス電圧が前記電圧ＶＱと前記抵抗Ｒ４における電圧であるＶｒｅｆ−ＩＱ・Ｒ３との合算となり、
前記内部ペレット温度に対する前記出力段トランジスタの温度係数をａとした場合に、
前記電圧ＶＱの温度係数ΔＶＱが−ａ・α・ΔＴ２の関係を有し、
前記電流ＩＱの温度係数ΔＩＱが−ａ・（α−１）・ΔＴ１／Ｒ３の関係を有するように構成したことを特徴とするバイアス回路。
【請求項２】
前記電流ＩＱの温度係数ΔＩＱを調整する手段を備えることを特徴とする請求項１記載のバイアス回路。
【請求項３】
パワーアンプの出力段のバイアス回路であることを特徴とする請求項１または請求項２記載のバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワーアンプの出力段などに使用されるバイアス回路に関する。
【背景技術】
【０００２】
例えば、オーディオ用パワーアンプの出力段トランジスタは、温度が上昇してバイアス電圧が一定である場合、流れる電流が増加する特性を有している。このため、電流が増加してトランジスタ自体が発熱すると、この熱によってトランジスタを流れる電流がさらに増加し、発熱が促進されていく熱暴走が発生する可能性がある。
従来では、熱暴走を防ぐために、出力段トランジスタの周囲温度を検知して、検知温度が所定の温度範囲より上昇した場合に、バイアス電圧を下げる（アイドリング電流を減少させる）調整を行っていた（例えば、特許文献１参照）。
また、特許文献２には、出力段トランジスタを流れるアイドリング電流を直接検出してアイドリング電流を安定化させる電力増幅器が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６３−２７９６０５号公報
【特許文献２】実開平７−３３０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に代表される従来の技術は、出力段トランジスタに熱結合された温度検出点のみを基準としてバイアス温度補償を行うので、外気温度が上昇した場合にバイアス電圧が低下して最適なアイドリング電流値を維持できない可能性があるという課題があった。
また、大出力時に出力段トランジスタの温度が上昇した直後に出力が低下した場合は、トランジスタの発熱によってバイアス電圧が大きく低下してアイドリング電流が“０”になる可能性があった。例えば、オーディオ用パワーアンプでは、バイアス回路のアイドリング電流が“０”になると、出力段トランジスタのスイッチング歪みが増加して歪率が悪化し、音質が劣化する要因となる。
さらに、特許文献２に記載の従来の技術では、アイドリング電流を直接検出するための検出系統が必要であり、回路構成が複雑化するという課題があった。
【０００５】
この発明は、上記のような課題を解決するためになされたもので、簡易な構成で適切なバイアス温度補償を行うことができるバイアス回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るバイアス回路は、出力段トランジスタのパッケージ表面温度に依存して変化する電圧ＶＱを供給する電圧源回路と、バイアス回路が収容される筐体内の雰囲気温度に依存して変化する電流ＩＱを供給する電流源回路と、電流源回路と一端が接続し、他端が電圧源回路と接続する抵抗Ｒ３と、抵抗Ｒ３の他端と直列に接続し、一定な基準電圧Ｖｒｅｆが抵抗Ｒ３とともに印加される抵抗Ｒ４とを備え、バイアス回路を収容する筐体内の雰囲気温度の変化量をΔＴ１、出力段トランジスタのパッケージ表面温度の変化量をΔＴ２、出力段トランジスタの内部ペレット温度の変化量をΔＴ３、出力段トランジスタの内部ペレットからパッケージ表面までの熱抵抗で決定される定数をα（α＞１）とした場合に、ΔＴ３−ΔＴ１＝α・（ΔＴ２−ΔＴ１）の関係に従って内部ペレット温度の変化量ΔＴ３を推定してバイアス電圧を調整し、電圧源回路および電流源回路を、バイアス電圧が電圧ＶＱと抵抗Ｒ４における電圧であるＶｒｅｆ−ＩＱ・Ｒ３との合算となり、内部ペレット温度に対する出力段トランジスタの温度係数をａとした場合に、電圧ＶＱの温度係数ΔＶＱが−ａ・α・ΔＴ２の関係を有し、電流ＩＱの温度係数ΔＩＱが−ａ・（α−１）・ΔＴ１／Ｒ３の関係を有するように構成したことを特徴とする。
【発明の効果】
【０００７】
この発明によれば、簡易な構成で適切なバイアス温度補償を行うことができるという効果がある。
【図面の簡単な説明】
【０００８】
【図１】この発明に係るバイアス回路を収容する筐体内外の温度の関係を説明するための図である。
【図２】従来のバイアス回路の概要を示す図である。
【図３】この発明に係るバイアス回路の概要を示す図である。
【図４】この発明の実施の形態１に係るバイアス回路の一例を示す回路図である。
【図５】この発明の実施の形態２に係るバイアス回路の一例を示す回路図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、この発明に係るバイアス回路を収容する筐体内外の温度の関係を説明するための図である。図１において、温度Ｔ０は、この発明に係るバイアス回路を収容する筐体外の外気温度であり、温度Ｔ１は、筐体内の雰囲気温度（庫内雰囲気温度）である。
また、温度Ｔ２は、この発明に係るバイアス回路によってバイアス電圧が印加される、電界効果トランジスタ（ＦＥＴ）などのパワーアンプの出力段トランジスタＱの表面温度であり、温度Ｔ３は、上記出力段トランジスタＱの内部ペレット温度である。
なお、筐体は、この発明に係るバイアス回路を、例えばオーディオ用のパワーアンプに使用した場合、このバイアス回路を収容するアンプケースに相当する。
【００１０】
（Ａ）外気温度Ｔ０が変動する場合
出力段トランジスタＱ自身の発熱量が変化せず、外気温度Ｔ０が変化することで、庫内雰囲気温度Ｔ１が変化する。この変化量をΔＴ１とする。このとき、出力段トランジスタＱの表面温度Ｔ２および内部ペレット温度Ｔ３のそれぞれの変化量をΔＴ２Ｆ，ΔＴ３Ｆとした場合、下記式（１）の関係が成り立つ。
ΔＴ１＝ΔＴ２Ｆ＝ΔＴ３Ｆ      ・・・（１）
【００１１】
（Ｂ）出力段トランジスタＱの使用電力が変化する場合
庫内雰囲気温度Ｔ１が一切変化せず、出力段トランジスタＱの使用電力が変化することで、出力段トランジスタＱの内部ペレット温度Ｔ３が変化する。このとき、出力段トランジスタＱのパッケージ表面温度Ｔ２および内部ペレット温度Ｔ３の変化量をΔＴ２Ｑ，ΔＴ３Ｑとした場合、これらの温度変化量は、下記式（２）の関係を有する。ただし、αは出力段トランジスタＱの内部ペレットからパッケージ表面までの熱抵抗で決定される定数であり、α＞１の関係が成り立つ。
ΔＴ３Ｑ＝α・ΔＴ２Ｑ      ・・・（２）
【００１２】
なお、実際には、温度Ｔ１，Ｔ２，Ｔ３は同時に変化するため、上述の（Ａ）と（Ｂ）の場合の合算になるため、下記式（３）および下記式（４）の関係となる。
ΔＴ２＝ΔＴ２Ｆ＋ΔＴ２Ｑ      ・・・（３）
ΔＴ３＝ΔＴ３Ｆ＋ΔＴ３Ｑ      ・・・（４）
【００１３】
さらに、上記式（１）および上記式（２）により、下記式（５）、（６）が得られる。
ΔＴ２＝ΔＴ１＋ΔＴ２Ｑ          ・・・（５）
ΔＴ３＝ΔＴ１＋α・ΔＴ２Ｑ      ・・・（６）
【００１４】
上記式（５）、（６）によって、α・ΔＴ２Ｑ＝ΔＴ３−ΔＴ１、ΔＴ２Ｑ＝ΔＴ２−ΔＴ１の関係が得られ、下記式（７）が導出される。
ΔＴ３−ΔＴ１＝α・（ΔＴ２−ΔＴ１）      ・・・（７）
【００１５】
図２は、従来のバイアス回路の概要を示す図である。図２において、従来のバイアス回路が、出力段トランジスタＱ３，Ｑ４に対してＶＧＳ＝ＶＧＳ３＋ＶＧＳ４＝ＶＱに相当するバイアス電圧Ｖｂｉａｓを加えることにより、アイドリング電流ＩＤが流れるものとする。ここで、出力段トランジスタＱ３，Ｑ４のゲート−ソース端子間電圧であるＶＧＳが、出力段トランジスタＱ３，Ｑ４の内部ペレット温度Ｔ３に依存しており、温度係数を持っている。すなわち、温度Ｔ３が変化すると、ＶＧＳがその温度係数により変化する。このとき、アイドリング電流ＩＤを一定に保つためには下記式（８）の関係を満たす必要がある。
ただし、ａは、内部ペレット温度Ｔ３に対する出力段トランジスタＱ３，Ｑ４の温度係数の合算である。例えば、その実測値は、−ａ＝−４．７ｍＶ／℃である。
また、下記式（８）から下記式（９）の関係が導出される。下記式（９）により、出力段トランジスタＱ３またはＱ４の内部ペレット温度Ｔ３がΔＴ３上昇した場合、バイアス電圧Ｖｂｉａｓ（＝ＶＱ）を−ａ・ΔＴ３下げればアイドリング電流ＩＤは一定になる。
ΔＶＧＳ＝−ａ・ΔＴ３      ・・・（８）
ΔＶＱ＝−ａ・ΔＴ３        ・・・（９）
【００１６】
しかしながら、内部ペレット温度Ｔ３は測定できないため、従来のバイアス回路では、温度補償用のトランジスタＱ１を、出力段トランジスタＱ３またはＱ４のパッケージ表面温度Ｔ２に依存して電圧ＶＱが変化するように、出力段トランジスタＱ３またはＱ４のパッケージ表面と熱結合している。
つまり、測定可能なパッケージ表面温度変化ΔＴ２を用いて、下記式（１０）により、出力段トランジスタＱ３またはＱ４のパッケージ表面温度Ｔ２がΔＴ２上昇したときに、バイアス電圧ＶＱを−ｂ・ΔＴ２下げることで、アイドリング電流ＩＤを一定に保とうとしている。ただし、ｂは、トランジスタＱ１の温度係数である。
ΔＶＱ＝−ｂ・ΔＴ２      ・・・（１０）
【００１７】
上述の場合、下記式（１１）の関係が成り立たなければならないが、実際には、上記式（７）の関係が成り立ち、下記式（１１）においては、庫内雰囲気温度Ｔ１が考慮されておらず、トランジスタＱ１の温度係数ｂが定数の場合、上記式（７）と上記式（１０）とを同時に満足させる解が存在しない。
−ａ・ΔＴ３＝−ｂ・ΔＴ２      ・・・（１１）
【００１８】
そこで、本発明では、庫内雰囲気温度Ｔ１と出力段トランジスタのパッケージ表面温度Ｔ２との２箇所を温度検出点とする。これにより、外気温度Ｔ０が変動した場合や出力段トランジスタの出力が急変した場合であっても、アイドリング電流ＩＤを一定に保つことができる。
図３は、この発明に係るバイアス回路の概要を示す図である。図３に示すバイアス回路では、自身を収容するアンプケースなどの庫内雰囲気温度Ｔ１に電流ＩＱが依存し、出力段トランジスタＱ３，Ｑ４のパッケージ表面温度Ｔ２に電圧ＶＱが依存する。
シャントレギュレータＩＣ１は、温度係数が非常に小さく（≒０）、基準電圧Ｖｒｅｆを直列接続された抵抗Ｒ３，Ｒ４に印加する。基準電圧Ｖｒｅｆは、温度変化によらず、一定値（通常は２．５Ｖ）である。
上述した配置により、出力電圧Ｖｏｕｔ（電圧Ｖｂｉａｓ）について、下記式（１２）の関係が得られる。ただし、ＶＲ３は抵抗Ｒ３の電圧であり、ＶＲ４は抵抗Ｒ４の電圧である。
Ｖｏｕｔ＝ＶＱ＋ＶＲ４
＝ＶＱ＋（Ｖｒｅｆ−ＶＲ３）
＝ＶＱ＋（Ｖｒｅｆ−ＩＱ・Ｒ３）      ・・・（１２）
【００１９】
上記式（１２）の変動分を求めると、下記式（１３）が得られる。
ΔＶｏｕｔ＝ΔＶＱ−Ｒ３・ΔＩＱ      ・・・（１３）
【００２０】
上記式（８）と上記式（１３）から下記式（１４）の関係が得られる。
ΔＶＧＳ＝−ａ・ΔＴ３＝ΔＶＱ−Ｒ３・ΔＩＱ      ・・・（１４）
【００２１】
従って、上記式（１４）が成り立てば、庫内雰囲気温度Ｔ１と出力段トランジスタＱ３，Ｑ４の内部ペレット温度Ｔ３の双方が変動しても、適切なバイアス温度補償を行うことができるバイアス回路が得られる。なお、上記式（７）を用いれば、下記式（１５）が得られる。
ΔＴ３＝α・（ΔＴ２−ΔＴ１）＋ΔＴ１
＝α・ΔＴ２−（α−１）・ΔＴ１      ・・・（１５）
つまり、Ｔ１、Ｔ２、およびαよりＴ３が推定できることがある。
【００２２】
上記式（１４）および上記式（１５）から、出力段トランジスタＱ３，Ｑ４のゲート−ソース端子間電圧の温度係数ΔＶＧＳ（バイアス電圧の温度係数ΔＶｂｉａｓ）について下記式（１６）が得られる。
ΔＶＧＳ＝−ａ・ΔＴ３
＝−ａ・α・ΔＴ２＋ａ・（α−１）・ΔＴ１      ・・・（１６）
【００２３】
上記式（１４）および上記式（１６）は、両式ともΔＶＧＳの関係式であるので、下記式（１７）の関係が成立する。
ΔＶＱ−Ｒ３・ΔＩＱ＝−ａ・α・ΔＴ２＋ａ・（α−１）・ΔＴ１  ・・・（１７）
【００２４】
上記式（１７）の右辺と左辺を比べると、下記式（１８）および下記式（１９）の関係が得られる。下記式（１８）と下記式（１９）の双方が成立すれば、庫内雰囲気温度Ｔ１と出力段トランジスタＱ３，Ｑ４の表面温度Ｔ２との変動に応じて、適切なバイアス温度補償を行うことができる
ΔＶＱ＝−ａ・α・ΔＴ２                    ・・・（１８）
ΔＩＱ＝−ａ・（α−１）・ΔＴ１／Ｒ３      ・・・（１９）
【００２５】
図４は、この発明の実施の形態１に係るバイアス回路の一例を示す回路図であり、上述の式の関係が成り立つ具体的な回路例を示したものである。図４に示すバイアス回路は、基準電圧Ｖｒｅｆを基準として動作し、庫内雰囲気温度Ｔ１が変動しても安定な基準電圧Ｖｒｅｆを基に上記式（１７）の温度係数を正確に設定する。
トランジスタＱ１および抵抗Ｒ１，Ｒ２からなるマルチプライヤー回路は、電圧ＶＱを与える電圧源回路であり、抵抗Ｒ１，Ｒ２とトランジスタＱ１のベース−エミッタ端子間電圧ＶＢＥとの温度係数によって電圧ＶＱの温度係数が決定される。
なお、温度補償用のトランジスタＱ１と出力段のトランジスタＱ３，Ｑ４のパッケージ表面とは、温度変化が同じになるように熱結合して直近に配置される。
【００２６】
ＶＢＥの温度係数が−２ｍＶ／℃であると、ＶＱの温度係数は、下記式（２０）で求めることができる。
ＶＱの温度係数＝−２・（（Ｒ１＋Ｒ２）／Ｒ１）      ・・・（２０）
【００２７】
従って、上記式（１８）および上記式（２０）から、トランジスタＱ１の温度係数が、上記式（１８）の−ａ・α、すなわち−２・（（Ｒ１＋Ｒ２）／Ｒ１）となるように抵抗Ｒ１，Ｒ２を設定すればよい。
【００２８】
また、基準電圧Ｖｒｅｆは、温度変化に対して安定しているので、電圧ＶＲ４は、庫内雰囲気温度Ｔ１に依存する電流ＩＱの値で決定される。トランジスタＱ２のベース電圧をＶＢ２とし、ベース−エミッタ端子間電圧をＶＢＥ２とした場合、電流ＩＱは、下記式（２１）の関係で表される。
ＩＱ＝（ＶＢ２−ＶＢＥ２）／Ｒ５      ・・・（２１）
【００２９】
なお、トランジスタＱ２のベース電圧ＶＢ２は、ダイオードＤ２の両端電圧をＶＤ２、ダイオードＤ３の両端電圧をＶＤ３とすると、下記式（２２）で求められるが、ダイオードＤ２とトランジスタＱ２が熱結合しているため、ＶＢＥ２の温度係数はダイオードＤ２によって打ち消される。従って、ＶＢ２の温度係数は、ダイオードＤ３により決定され、これが電流ＩＱの温度係数に相当する。
ＶＢ２＝（Ｒ８／（Ｒ６＋Ｒ８））・Ｖｂｉａｓ＋ＶＤ２＋ＶＤ３    ・・・（２２）
【００３０】
以上のように、この実施の形態１によれば、当該バイアス回路を収容する筐体内の雰囲気温度Ｔ１の変化量をΔＴ１、出力段トランジスタＱ３，Ｑ４のパッケージ表面温度Ｔ２の変化量をΔＴ２、出力段トランジスタＱ３，Ｑ４の内部ペレット温度Ｔ３の変化量をΔＴ３、出力段トランジスタの内部ペレットからパッケージ表面までの熱抵抗で決定される定数をα（α＞１）とした場合に、ΔＴ３−ΔＴ１＝α・（ΔＴ２−ΔＴ１）の関係に従って内部ペレット温度の変化量ΔＴ３を推定してバイアス電圧を調整する。
特に、出力段トランジスタＱ３，Ｑ４のパッケージ表面温度Ｔ２に依存して変化する電圧ＶＱを供給する電圧源回路と、当該バイアス回路が収容される筐体内の雰囲気温度Ｔ１に依存して変化する電流ＩＱを供給する電流源回路と、電流源回路と一端が接続し、他端が電圧源回路と接続する抵抗Ｒ３と、抵抗Ｒ３の他端と直列に接続し、一定な基準電圧Ｖｒｅｆが抵抗Ｒ３とともに印加される抵抗Ｒ４とを備え、電圧源回路および電流源回路を、バイアス電圧が電圧ＶＱと抵抗Ｒ４における電圧であるＶｒｅｆ−ＩＱ・Ｒ３との合算となり、内部ペレットの温度に対する出力段トランジスタの温度係数をａとした場合に、電圧ＶＱの温度係数ΔＶＱが−ａ・α・ΔＴ２の関係を有し、電流ＩＱの温度係数ΔＩＱが−ａ・（α−１）・ΔＴ１／Ｒ３の関係を有するように構成する。
このように構成することで、上記式（７）の関係に従って直接測定できない内部ペレット温度Ｔ３の変動量ΔＴ３を適切に推定することができ、庫内雰囲気温度Ｔ１、すなわちトランジスタの周辺温度とトランジスタの自己発熱Ｔ３のそれぞれに適したバイアス温度補償を行うことができる。
また、特許文献２のようなアイドリング電流を検出するための検出系統が不要であり、従来の一般的なバイアス回路で必須であった出力段トランジスタのエミッタまたはソース間の抵抗を省略できることから簡易な構成のバイアス回路を実現できる。
【００３１】
実施の形態２．
図５は、この発明の実施の形態２に係るバイアス回路の一例を示す回路図である。図５に示すバイアス回路では、トランジスタＱ２のベース電圧ＶＢ２の温度係数、すなわち、電流ＩＱの温度係数を微調整することができるように、上記実施の形態１で図４を用いて示した回路に対して、ダイオードＤ１および抵抗Ｒ７を追加している。
【００３２】
抵抗Ｒ７は、庫内雰囲気温度Ｔ１に依存するトランジスタＱ２側の回路に設けられ、ダイオードＤ２のカソード端子に接続するトランジスタＱ２のベース端子と抵抗Ｒ８との間に接続される。また、ダイオードＤ１は、抵抗Ｒ７と抵抗Ｒ８との接続点にカソード端子が接続し、アノード端子がダイオードＤ３のアノード端子に接続する抵抗Ｒ６のもう一端と接続している。これにより、ダイオードＤ１は、ダイオードＤ３と熱結合している。
【００３３】
図５に示す回路において、ベース−エミッタ端子間電圧ＶＢ２の温度係数は、ダイオードＤ３の温度係数およびダイオードＤ１の温度係数を抵抗Ｒ６，Ｒ７で分圧した値により決定される。このため、抵抗Ｒ６，Ｒ７の値に応じてベース−エミッタ端子間電圧ＶＢ２の温度係数を容易に設定できる。これにより、電流ＩＱの温度係数が可能である。
【００３４】
以上のように、この実施の形態２によれば、電流ＩＱの温度係数ΔＩＱを調整する手段を備える。上記実施の形態２において、トランジスタＱ１と抵抗Ｒ１，Ｒ２からなるマルチプライヤー回路では、トランジスタＱ１の温度係数とバイアス電圧の関係が一定であるが、出力段トランジスタＱ３，Ｑ４の温度係数とバイアス電圧の関係は、デバイスによって異なる。このため、抵抗Ｒ６，Ｒ７を適切な値に設定してトランジスタＱ２のベース電圧ＶＢ２の温度係数、すなわち電流ＩＱの温度係数を微調整することで、様々なデバイスにおいても、電圧ＶＱと電流ＩＱの温度係数を上記実施の形態１で示した関係に設定することができる。
【００３５】
なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００３６】
Ｑ１〜Ｑ４  トランジスタ、Ｒ１〜Ｒ８  抵抗、Ｄ１〜Ｄ３  ダイオード、ＩＣ１  シャントレギュレータ。
【図１】
0005777572.tif 000002
【図２】
0005777572.tif 000003
【図３】
0005777572.tif 000004
【図４】
0005777572.tif 000005
【図５】
0005777572.tif 000006