(57)【特許請求の範囲】
【請求項１】
パワートランジスタに流れる出力電流が第１の基準値を超えたとき過電流検出信号を発生する過電流検出回路と、前記過電流検出信号がブランキング時間を超えて継続したとき過電流保護信号を発生するブランキング回路とを含む過電流保護回路において、
前記過電流検出回路が前記過電流検出信号を発生しているとき、前記パワートランジスタに流れる前記出力電流が大きくなると前記ブランキング回路のブランキング時間を減少するブランキング時間制御回路を設け、
前記ブランキング時間制御回路は、前記パワートランジスタに流れる出力電流の大きさに比例したブランキング時間制御電流を発生し、
前記ブランキング回路は、前記過電流検出回路が前記過電流検出信号を発生しているとき、前記ブランキング時間制御回路から出力する前記ブランキング時間制御電流により充電されるブランキング時間制御コンデンサを備え、該ブランキング時間制御コンデンサの充電電圧が第２の基準値を超えると過電流保護信号を出力する、
ことを特徴とする過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング駆動回路のパワートランジスタなどを保護する過電流保護回路に関する。
【背景技術】
【０００２】
近年、高速にスイッチングできるパワーＭＯＳトランジスタが登場したことによって、モータ、ダイナミックスピーカ、ピエゾ振動子、ＭＥＭＳ（Micro Electro Mechanical Systems）などの負荷をＰＷＭ（Pulse Width Modulation)駆動などの方法でスイッチング駆動する動きが盛んである。
【０００３】
パワーＭＯＳトランジスタによるスイッチング駆動は、従来のアナログ駆動に比べ、負荷をハイ／ローレベルの２値で駆動できるため、マイクロコンピュータなどで扱うデジタル信号との相性がよい。また、パワーＭＯＳトランジスタのオン抵抗が非常に低いため、高効率で駆動できるメリットがある。
【０００４】
パワーＭＯＳトランジスタを駆動するためには、パワーＭＯＳトランジスタを使用したスイッチング駆動回路を構成し、このスイッチング駆動回路にＰＷＭ信号などを供給することによってスイッチング駆動する必要がある。
【０００５】
図７に、一般的なスイッチング駆動回路１０の回路構成を示す（類似の構成として、例えば特許文献１，２，３参照）。スイッチング駆動回路１０は、コントロールロジック回路１１、ハイサイドレベルシフト回路１２Ｈ、ローサイドレベルシフト回路１２Ｌ、ハイサイドプリドライバ回路１３Ｈ、ローサイドプリドライバ回路１３Ｌ、ハイサイドＰＭＯＳパワートランジスタＭＰ２１からなるハイサイド出力回路１４Ｈ、ローサイドＮＭＯＳパワートランジスタＭＮ２１からなるローサイド出力回路１４Ｌ、ハイサイド出力電流モニタ回路１５Ｈ、ローサイド出力電流モニタ回路１５Ｌ、および過電流保護回路１７で構成される。１８はスイッチング駆動回路１０の出力端子ＯＵＴとＧＮＤ端子の間に接続された負荷である。
【０００６】
ハイサイドプリドライバ回路１３Ｈとローサイドプリドライバ回路１３Ｌは、それぞれＰＭＯＳトランジスタとＮＭＯＳトランジスタからなるＣＭＯＳインバータを４段カスケード接続した回路で構成されている。ハイサイド出力電流モニタ回路１５Ｈは、高耐圧ＰＭＯＳトランジスタＭＰ２２と抵抗Ｒ２１で構成され、ローサイド出力電流モニタ回路１５Ｌは、高耐圧ＮＭＯＳトランジスタＭＮ２２と抵抗Ｒ２２で構成されている。過電流保護回路１７は、ハイサイド過電流保護回路１７Ｈ、ローサイド過電流保護回路１７Ｌ、オア回路ＯＲ２１、Ｄ型フリップフロップＤＦＦ２１によって構成されている。
【０００７】
次に、スイッチング駆動回路１０の入出力端子について説明する。スイッチング駆動回路１０には、４種類の電源端子およびグランド端子ＧＮＤが存在する。電源端子は、低耐圧のデジタル・アナログ回路に供給する電圧ＶＤＤ（例えば３．７Ｖ）の端子、高耐圧のパワー回路に供給する電圧ＰＶＤＤ（例えば２５Ｖ）の端子、ハイサイドパワーＭＯＳトランジスタのゲート駆動電圧を供給する電圧ＶＣＬＡＭＰＨ（例えば、ＰＶＤＤ基準で−１０Ｖ）の端子、ローサイドパワーＭＯＳトランジスタのゲート駆動電圧を供給する電圧ＶＣＬＡＭＰＬ（例えば１０Ｖ）の端子である。信号入力端子ＩＮは、ＰＷＭ信号など、ハイレベル（例えば３．３Ｖ）／ローレベル（例えば０Ｖ）の２値入力信号ＶＩＮを入力する端子である。リセット端子ＲＳＴは、スイッチング駆動回路１０の起動時やスタンバイ時にローレベル、通常動作時にハイレベルを入力されることによって、起動時やスタンバイ時に、過電流保護信号ＶＯＣＰをローレベルにする端子である。出力端子ＯＵＴは、負荷１８に対して駆動信号ＶＯＵＴを出力する端子である。過電流保護信号ＶＯＣＰのハイレベルは例えば２５Ｖ、ローレベルは例えば０Ｖである。
【０００８】
以下、各回路ブロックの機能を説明する。コントロールロジック回路１１は次の２つの機能を有した回路ブロックである。第１に、入力端子ＩＮから入力されたハイ／ローレベルの２値信号を、ハイサイドパワートランジスタＭＰ２１のゲート駆動タイミング信号ＶＩＮＨおよび、ローサイドパワートランジスタＭＮ２１のゲート駆動タイミング信号ＶＩＮＬに変換する機能を有する。第２に、過電流保護回路１７からの過電流保護信号ＶＯＣＰの有無を監視し、過電流保護信号ＶＯＣＰを検出したら、ハイサイドパワートランジスタＭＰ２１、ローサイドパワートランジスタＭＮ２１を直ちにオフ状態にする機能を有する。
【０００９】
ハイサイドレベルシフト回路１２Ｈは、コントロールロジック回路１１から出力された信号ＶＩＮＨのハイレベルをＰＶＤＤ電位に、ローレベルをＶＣＬＡＭＰＨの電位に変換した信号ＶＩＮＨＬＳを出力する機能を有する。ローサイドレベルシフト回路１２Ｌは、コントロールロジッ回路１１から出力された信号ＶＩＮＬのハイレベルをＶＣＬＡＭＰＬの電位に、ローレベルをＧＮＤ電位に変換した信号ＶＩＮＬＬＳを出力する機能を有する。
【００１０】
ハイサイドプリドライバ回路１３Ｈは、ハイサイドレベルシフト回路１２Ｈから出力された信号ＶＩＮＨＬＳを４段のインバータを経由してバッファリングし、ハイサイドパワートランジスタＭＰ２１のゲート駆動信号ＶＧＨとして出力する機能を有する。ローサイドプリドライバ回路１３Ｌは、ローサイドレベルシフト回路１２Ｌから出力された信号ＶＩＮＬＬＳを４段のインバータを経由してバッファリングし、ローサイドパワートランジスタＭＮ２１のゲート駆動信号ＶＧＬとして出力する機能を有する。
【００１１】
ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１は、相補的に制御されることによって、負荷１８を駆動する機能を有する。
【００１２】
ハイサイド出力電流モニタ回路１５Ｈは、ハイサイドパワートランジスタＭＰ２１の出力電流（ソース・ドレイン間電流）をモニタし、この電流に比例するハイサイドモニタ電圧ＶＳＥＮＳＥＨを出力する機能を有する。ローサイド出力電流モニタ回路１５Ｌは、ローサイドパワートランジスタＭＮ２１の出力電流（ドレイン・ソース間電流）をモニタし、この電流に比例するローサイドモニタ電圧ＶＳＥＮＳＥＬを出力する機能を有する。
【００１３】
過電流保護回路１７は、ハイサイドパワートランジスタＭＰ２１の出力電流ＩＤＳＨとローサイドパワートランジスタＭＮ２１の出力電流ＩＤＳＬのいずれか一方あるいは両方が過電流検出基準値を超えた場合に、過電流保護信号ＶＯＣＰを出力する機能を有する。
【００１４】
次に、図７と図８を用いてスイッチング駆動回路１０の駆動方法を具体的に説明する。まず、入力端子ＩＮにハイ／ローレベルの２値信号ＶＩＮを入力する（図８（ａ））。すると信号ＶＩＮは、コントロールロジック回路１１に供給され、ハイサイドゲート駆動制御信号ＶＩＮＨ（図８（ｂ））、ローサイドゲート駆動制御信号ＶＩＮＬ（図８（ｃ））が出力する。ハイサイドゲート駆動制御信号ＶＩＮＨのローレベルはハイサイドパワートランジスタＭＰ２１のオンレベルに相当し、ローサイドゲート駆動制御信号ＶＩＮＬのハイレベルはローサイドパワートランジスタＭＮ２１のオンレベルに相当する。両信号ＶＩＮＨ，ＶＩＮＬは、ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１がともにオフレベルとなるデッドタイムＴＤＥＤと呼ばれる期間を設けるように出力される。この理由は、ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１が同時にオンすると、貫通電流と呼ばれる大電流が電圧ＰＶＤＤの端子からＧＮＤ端子に向かって流れることにより、ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１を破壊する虞があるためである。
【００１５】
その後、ハイサイドゲート駆動制御信号ＶＩＮＨは、ハイサイドレベルシフト回路１２Ｈに入力され、ハイレベルはＰＶＤＤ電位に、ローレベルはＶＣＬＡＭＰＨ電位にレベルシフトされた、ハイサイドレベルシフト信号ＶＩＮＨＬＳに変換される。一方、ローサイドゲート駆動制御信号ＶＩＮＬは、ローサイドレベルシフト回路１２Ｌに入力され、ハイレベルはＶＣＬＡＭＰＬ電位に、ローレベルはＧＮＤ電位にレベルシフトされた、ローサイドレベルシフト信号ＶＩＮＬＬＳに変換される。ハイサイドレベルシフト信号ＶＩＮＨＬＳはハイサイドプリドライバ回路１３Ｈに入力され、バッファリングされてハイサイドパワートランジスタゲート駆動信号ＶＧＨとなる。ローサイドレベルシフト信号ＶＩＮＬＬＳはローサイドプリドライバ回路１３Ｌに入力され、バッファリングされてローサイドパワートランジスタゲート駆動信号ＶＧＬとなる。
【００１６】
ハイサイドパワートランジスタゲート駆動信号ＶＧＨはハイサイドパワートランジスタＭＰ２１のゲートに供給されて、そのオン／オフを制御する。ローサイドパワートランジスタゲート駆動信号ＶＧＬはローサイドパワートランジスタＭＮ２１のゲートに供給されて、そのオン／オフを制御する。ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１のオン／オフが制御されると、出力端子ＯＵＴに、負荷１８を駆動する駆動信号ＶＯＵＴが出力される。
【００１７】
次に、過電流保護回路１７の駆動方法について、図９〜図１６を用いて説明する。図９に過電流保護回路１７の回路構成を示す。過電流保護回路１７は、ハイサイド過電流保護回路１７Ｈ、ローサイド過電流保護回路１７Ｌ、オア回路ＯＲ２１、Ｄ型フリップフロップＤＦＦ２１で構成される。
【００１８】
ハイサイド過電流保護回路１７Ｈは、ハイサイド過電流検出回路１７１とハイサイドブランキング回路１７２で構成される。ローサイド過電流保護回路１７Ｌは、ローサイド過電流検出回路１７３とローサイドブランキング回路１７４で構成される。
【００１９】
ハイサイド過電流検出回路１７１は、ハイサイドモニタ電圧ＶＳＥＮＳＥＨが一定値以下になった時に、ハイサイド過電流検出信号ＶＯＣＤＣＴＨを出力する機能を有する。ハイサイドブランキング回路１７２は、スイッチング駆動回路１０に寄生的に存在するインダクタンス成分やキャパシタンス成分に起因して発生する負荷駆動信号ＶＯＵＴの波形のリンギングによる、ハイサイドパワートランジスタＭＰ２１の出力電流の過電流誤検出を防ぐために、ハイサイド過電流検出信号ＶＯＣＤＣＴＨが一定時間（ハイサイドブランキング時間）連続した場合に限り、ハイサイド過電流保護信号ＶＯＣＰＨを出力する機能を有する。
【００２０】
ローサイド過電流検出回路１７３は、ローサイドモニタ電圧ＶＳＥＮＳＥＬか一定値以上になった時に、ローサイド過電流検出信号ＶＯＣＤＣＴＬを出力する機能を有する。ローサイドブランキング回路１７４は、スイッチング駆動回路１０に寄生的に存在するインダクタンス成分やキャパシタンス成分に起因して発生する負荷駆動信号ＶＯＵＴの波形のリンギングによる、ローサイドパワートランジスタＭＮ２１の出力電流の過電流誤検出を防ぐために、ローサイド過電流検出信号ＶＯＣＤＣＴＬが一定時間（ローサイドブランキング時間）連続した場合に限り、ローサイド過電流保護信号ＶＯＣＰＬを出力する機能を有する。
【００２１】
以下、ハイサイド過電流保護回路１７Ｈの動作について、図７、図９、図１０を用いて説明する。ハイサイドパワートランジスタＭ２１の出力電流ＩＤＳＨの電流値に比例して、ハイサイドモニタ電圧ＶＳＥＮＳＥＨが出力され、ハイサイド過電流検出回路１７１に入力される。ハイサイド過電流検出回路１７１は、ハイサイドモニタ電圧ＶＳＥＮＳＥＨがハイサイド過電流検出基準電圧ＶＤＣＴＨ以下になると、ハイサイド過電流検出信号ＯＣＤＣＴＨを出力し、ハイサイドブランキング回路１７２に入力する。ハイサイドブランキング回路１７２は、ハイサイド過電流検出信号ＶＯＣＤＣＴＨがハイレベルを維持する時間をモニタし、この時間が一定時間（ハイサイドブランキング時間）以上になった場合に、ハイサイド過電流保護信号ＶＯＣＰＨを出力する。このハイサイド過電流保護信号ＶＯＣＰＨは、オア回路ＯＲ２１を経由して、Ｄ型フリップフロップＤＦＦ２１のクロック入力端子に入力し、これによりＤ型フリップフロップＤＦＦ２１のＱ出力はハイレベルに反転してハイサイド過電流保護信号ＶＯＣＰを出力する。このハイサイド過電流保護信号ＶＯＣＰはコントロールロジック回路１１に入力され、コントロールロジック回路１１はハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１を直ちにオフ状態にする。
【００２２】
また、ローサイド過電流保護回路１７Ｌの動作について、図７、図９、図１１を用いて説明する。ローサイドパワートランジスタＭＮ２１の出力電流ＩＤＳＬの電流値に比例して、ローサイドモニタ電圧ＶＳＥＮＳＥＬが出力され、ローサイド過電流検出回路１７３に入力される。ローサイド過電流検出回路１７３は、ローサイドモニタ電圧ＶＳＥＮＳＥＬが過電流検出基準電圧ＶＤＣＴＬ以上になると、ローサイド過電流検出信号ＶＯＣＤＣＴＬを出力し、ローサイドブランキング回路１７４に入力する。ローサイドブランキング回路１７４は、ローサイド過電流検出信号ＶＯＣＤＣＴＬがハイレベルを維持する時間をモニタし、この時間が一定時間（ローサイドブランキング時間）以上になった場合に、ローサイド過電流保護信号ＶＯＣＰＬを出力する。このローサイド過電流保護信号ＶＯＣＰＬは、オア回路ＯＲ２１を経由して、Ｄ型フリップフロップＤＦＦ２１のクロック入力端子に入力し、これによりＤ型フリップフロップＤＦＦ２１のＱ出力はハイレベルに反転して過電流保護信号ＶＯＣＰを出力する。この過電流保護信号ＶＯＣＰはコントロールロジック回路１１に入力され、コントロールロジック回路１１はハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１を直ちにオフ状態にする。
【００２３】
次に、ブランキング時間を設けなかった場合の過電流の誤検出について、図１２を用いて説明する。同図は、ハイサイド過電流保護回路１７Ｈを例にして説明しているが、ローサイド過電流保護回路１７Ｌについても同様である。
【００２４】
出力端子ＯＵＴから出力される負荷駆動信号ＶＯＵＴは、寄生インダクタンスおよび寄生キャパシタンスの影響を受けてスイッチング直後にリンギングを生じる（図１２（ｂ））。信号ＶＯＵＴのリンギングの影響によって、ハイサイドモニタ電圧ＶＳＥＮＳＥＨの電圧波形にもリンギングを生じる（図１２（ｃ））。リンギングの影響でハイサイドモニタ電圧ＶＳＥＮＳＥＨがハイサイド過電流検出基準信号ＶＤＣＴＨ以下になると、ハイサイド過電流検出信号ＶＯＣＤＣＴＨが出力される（図１３（ｄ））。ハイサイドブランキング時間を設けなかった場合、ハイサイド過電流検出信号ＶＯＣＤＣＴＨは直ちにＤ型フリップフロップＤＦＦ２１にラッチされ、過電流保護信号ＶＯＣＰが出力される。
【００２５】
過電流保護信号ＶＯＣＰが信号ＶＯＵＴのリンギングの影響を受けないようにするためには、リンギングが十分に減衰するまでの間、ハイサイド過電流検出信号ＶＯＣＤＣＴＨをＤ型フリップフロップＤＦＦ２１へ到達させないようにする必要がある。そのため、ハイサイド過電流検出信号ＶＯＣＤＣＴＨ信号がハイレベルを維持する時間をブランキング回路１７２でモニタし、この時間がハイサイドブランキング時間未満であった場合には、過電流保護信号ＶＯＣＰＨを出力しないようにする。このような機構を設けることによって、信号ＶＯＵＴのリンギングによる過電流誤検出を防ぐことができる。
【００２６】
以下、ハイサイド過電流保護回路１７Ｈの動作について、図７、図１３、図１４を用いて説明する。図１３に、ハイサイド過電流保護回路１７Ｈの回路構成を示す。ハイサイド過電流保護回路１７Ｈは、電流源Ｉ２１、ＰＭＯＳトランジスタＭＰ２３〜ＭＰ２５、ＮＭＯＳトランジスタＭＮ２３〜ＭＮ２５、コンパレータ１７１１，１７２１、レベルシフト回路１７１２、ハイサイド過電流検出基準電圧ＶＤＣＴＨの電圧源、ハイサイドブランキング時間基準電圧ＶＢＬＮＫＨの電圧源、ハイサイドブランキング時間制御コンデンサＣ２１、インバータＩＮＶ２１、ＩＮＶ２２で構成される。このうち、ハイサイド過電流検出基準電圧ＶＤＣＴＨ、コンパレータ１７１１、レベルシフト回路１７１２で、過電流検出回路１７１が構成される。また、トランジスタＭＰ２４，ＭＰ２５，ＭＮ２５、ブランキング時間制御コンデンサＣ２１、ハイサイドブランキング時間基準電圧ＶＢＬＮＫＨ、インバータＩＮＶ２２、コンパレータ１７２１で、ハイサイドブランキング回路１７２が構成される。
【００２７】
図１３に示したハイサイド過電流保護回路１７Ｈにおいて、図７のＯＵＴ端子とＧＮＤ端子が短絡（地絡）したときは、ハイサイドパワートランジスタＭＰ２１に電流が流れると、ハイサイドモニタ電圧ＶＳＥＮＳＥＨが降下する。このハイサイドモニタ電圧ＶＳＥＮＳＥＨは、ハイサイド過電流検出基準電圧ＶＤＣＴＨとコンパレータ１７１１で比較され、ハイサイド過電流検出基準電圧ＶＤＣＴＨ以下になると、レベルシフト回路１７１２を経由して、ハイサイド過電流検出信号ＶＯＣＤＣＴＨを出力する。ハイサイド過電流検出信号ＶＯＣＤＣＴＨは、インバータＩＮＶ２１で論理反転された後、トランジスタＭＰ２５をオン状態、ＭＮ２５をオフ状態にする。すると、トランジスタＭＰ２５から、ハイサイドブランキング時間制御電流ＩＢＬＮＫＨがハイサイドブランキング時間制御コンデンサＣ２１に流入する。これによりハイサイドブランキング時間制御コンデンサＣ２１が充電され、その電位ＶＣＨＧＨが上昇し、ハイサイドブランキング時間基準電圧ＶＢＬＮＫＨ以上になったとき、コンパレータ１７２１、インバータＩＮＶ２２を経由して、ハイサイド過電流保護信号ＶＯＣＰＨが出力される。これにより、図９で説明したように、ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１が直ちにオフ状態になる。
【００２８】
以下、ローサイド過電流保護回路１７Ｌの動作について、図７、図１５、図１６を用いて説明する。図１５に、ローサイド過電流保護回路１７Ｌの回路構成を示す。ローサイド過電流保護回路１７Ｌは、電流源Ｉ２２、ＰＭＯＳトランジスタＭＰ２６〜ＭＰ２８、ＮＭＯＳトランジスタＭＮ２６、コンパレータ１７３１，１７４１、ローサイド過電流検出基準電圧ＶＤＣＴＬの電圧源、ローサイドブランキング時間基準電圧ＶＢＬＮＫＬの電圧源、ローサイドブランキング時間制御コンデンサＣ２２、インバータＩＮＶ２３、ＩＮＶ２４で構成される。このうち、ローサイド過電流検出基準電圧ＶＤＣＴＬ、コンパレータ１７３１で、ローサイド過電流検出回路１７３が構成される。また、トランジスタＭＰ２７，ＭＰ２８，ＭＮ２６、ブランキング時間制御コンデンサＣ２２、ローサイドブランキング時間基準電圧ＶＢＬＮＫＬ、インバータＩＮＶ２４、コンパレータ１７４１で、ローサイドブランキング回路１７４が構成される。
【００２９】
図１５に示したローサイド過電流保護回路１７Ｌにおいて、図７のＯＵＴ端子とＰＶＤＤ端子が短絡（天絡）したときは、ローサイドパワートランジスタＭＮ２１に電流が流れると、ローサイドモニタ電圧ＶＳＥＮＳＥＬが上昇する。ローサイドモニタ電圧ＶＳＥＮＳＥＬは、ローサイド過電流検出基準電圧ＶＤＣＴＬとコンパレータ１７３１で比較され、ローサイド過電流検出基準電圧ＶＤＣＴＬ以上になると、ローサイド過電流検出信号ＶＯＣＤＣＴＬを出力する。ローサイド過電流検出信号ＶＯＣＤＣＴＬは、インバータＩＮＶ２３で論理反転された後、トランジスタＭＰ２８をオン状態、ＭＮ２６をオフ状態にする。すると、トランジスタＭＰ２８から、ローサイドブランキング時間制御電流ＩＢＬＮＫＬがブランキング時間制御コンデンサＣ２２に流入する。これによりブランキング時間制御コンデンサＣ２２が充電され、その電位ＶＣＨＧＬが上昇し、ローサイドブランキング時間基準電圧ＶＢＬＮＫＬ以上になったとき、コンパレータ１７４１、インバータＩＮＶ２４を経由して、ローサイド過電流保護信号ＶＯＣＰＬが出力される。これにより、図９で説明したように、ハイサイドパワートランジスタＭＰ２１とローサイドパワートランジスタＭＮ２１が直ちにオフ状態になる。
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開２００９−２９６３９０号公報
【特許文献２】特開２０１０−０１１１３１号公報
【特許文献３】特開２０１１−０３５５６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００３１】
上記のような過電流保護回路１７において、ハイサイドパワートランジスタＭＰ２１の出力電流およびローサイドパワートランジスタＭＮ２１の出力電流の過電流によって発生するパワートランジスタＭＰ２１，ＭＮ２１の発熱による熱破壊を防ぐためには、過電流検出後に、できるだけ速やかにそれらパワートランジスタＭＰ２１，ＭＮ２１をオフ状態にすることが好ましい。すなわち、熱破壊の観点からは、ハイサイドブランキング時間およびローサイドブランキング時間はできるだけ短く設定する必要がある。
【００３２】
しかし、ブランキング時間が短いほど、出力端子ＯＵＴに発生するリンギングによって、過電流を誤検出する可能性が高まる。つまり、ブランキング時間とパワートランジスタの熱破壊に対する耐性の関係と、ブランキング時間とリンギングによる過電流誤検出の耐性の間には正反対の関係がある。そのため、リンギングに対する過電流保護回路１７の耐性と大電流に対する保護能力を両立することが難しいという問題点があった。
【００３３】
以下、ブランキング時間中にパワートランジスタが熱破壊する現象について、図１７を用いて説明する。同図ではハイサイドパワートランジスタＭＰ２１に過電流が流れた場合について説明する。なお、ローサイドパワートランジスタＭＮ２１に過電流が流れた場合についても同様である。
【００３４】
まず、入力端子ＩＮがハイレベルの状態で、出力端子ＯＵＴがグランド端子ＧＮＤと短絡した場合（地絡）を考える。出力端子ＯＵＴとグランド端子ＧＮＤが短絡すると、ハイサイドパワートランジスタＭＰ２１の出力電流ＩＤＳＨが増大する。すると、ハイサイドパワートランジスタＭＰ２１の温度が上昇する。一方で、ハイサイドパワートランジスタＭＰ２１の出力電流ＩＤＳＨの値に比例してハイサイドモニタ電圧ＶＳＥＮＳＥＨが下降する。ハイサイドモニタ電圧ＶＳＥＮＳＥＨの値がハイサイド過電流検出基準電圧ＶＤＣＴＨ以下になると、ハイサイド過電流検出信号ＶＯＣＤＣＴＨが出力される。前述したとおり、ハイサイド過電流検出信号ＶＯＣＤＣＴＨがハイレベルになっても、ハイサイドブランキング時間が終了するまで過電流保護信号は出力されない。一方で、ハイサイドパワートランジスタＭＰ２１の温度は上昇し続ける。ハイサイドブランキング時間が終了する前に、ハイサイドパワートランジスタＭＰ２１の温度が熱破壊温度ＴＤＥＳに到達すると、過電流保護信号が出力されることなく、ハイサイドパワートランジスタＭＰ２１は破壊に至る。
【００３５】
さらに、ブランキング時間未満のパルスが連続した場合にも、パワートランジスタは破壊することがある。この現象について図１８を用いて説明する。ここでも、ハイサイドパワートランジスタＭＰ２１に過電流が流れる場合について説明するが、ローサイドパワートランジスタＭＮ２１に過電流が流れる場合についても同様である。
【００３６】
図１８（ａ）に示すように、入力端子ＩＮにブランキング時間未満のハイレベルパルス幅が連続した信号ＶＩＮが入力された場合を考える。このとき、出力端子ＯＵＴはグランド端子ＧＮＤと短絡（地絡）している。入力信号ＶＩＮが入力されると、出力信号ＶＯＵＴは図１８（ｂ）のように、入力信号ＶＩＮがハイレベルになると一旦電圧ＰＶＤＤまで上昇するが、出力端子ＯＵＴが地絡しているため、その後グランド電位に向かって下降する。なお、この下降速度は、短絡経路に含まれるインダクタンス成分に依存する。また、ハイサイドパワートランジスタ出力電流ＩＤＳＨは図１８（ｃ）のように、入力信号ＶＩＮがハイレベルの間だけ電流値が上昇する。すると、図１８（ｄ）のように、ハイサイドモニタ電圧ＶＳＥＮＳＥＨの電位は入力信号ＶＩＮがハイレベルの間だけ下降する。そして、ハイサイドモニタ電圧ＶＳＥＮＳＥＨの電位がハイレベル過電流検出基準電圧ＶＤＣＴＨ以下になるとハイサイド過電流検出信号ＶＯＣＤＣＴＨが出力される（図１８（ｅ））。しかし、ハイサイド過電流検出信号ＶＯＣＤＣＴＨのパルス幅がハイサイドブランキング時間未満であるため、ハイサイド過電流保護信号ＶＯＣＰＨ（図１８（ｆ））、過電流保護信号ＶＯＣＰ（図１８（ｇ））は出力されない。一方で、ハイサイドパワートランジスタＭＰ２１の温度は、入力信号ＶＩＮがハイレベルの間に上昇し、ローレベルの間に下降する。しかし、入力信号ＶＩＮのパルスの周期が短いほど、ハイサイドパワートランジスタＭＰ２１の温度の下降幅が小さくなる。そのため、ハイサイドパワートランジスタＭＰ２１の温度上昇が温度下降を上回る場合に、ハイサイドパワートランジスタＭＰ２１の温度は上昇し続け、熱破壊温度ＴＤＥＳに到達すると、ハイサイドパワートランジスタＭＰ２１は破壊に至る。
【００３７】
本発明は、リンギングに対する過電流保護回路の耐性を確保しつつ、パワートランジスタに流れる大電流に対する保護能力を十分に確保することを目的とする。
【課題を解決するための手段】
【００３８】
上記目的を達成するために、請求項１にかかる発明は、パワートランジスタに流れる出力電流が第１の基準値を超えたとき過電流検出信号を発生する過電流検出回路と、前記過電流検出信号がブランキング時間を超えて継続したとき過電流保護信号を発生するブランキング回路とを含む過電流保護回路において、前記過電流検出回路が前記過電流検出信号を発生しているとき、前記パワートランジスタに流れる前記出力電流が大きくなると前記ブランキング回路のブランキング時間を減少するブランキング時間制御回路を設け、前記ブランキング時間制御回路は、前記パワートランジスタに流れる出力電流の大きさに比例したブランキング時間制御電流を発生し、前記ブランキング回路は、前記過電流検出回路が前記過電流検出信号を発生しているとき、前記ブランキング時間制御回路から出力する前記ブランキング時間制御電流により充電されるブランキング時間制御コンデンサを備え、該ブランキング時間制御コンデンサの充電電圧が第２の基準値を超えると過電流保護信号を出力する、ことを特徴とする。
【発明の効果】
【００３９】
本発明によれば、過電流保護回路は、パワートランジスタの出力電流が大きくなるほど、ブランキング時間が短くなるように制御されるため、出力端子の電圧波形に含まれるリンギングによる微弱な出力電流ではブランキング時間を長時間確保できる一方で、出力端子を短絡したときのような、大きな出力電流ではブランキング時間を短時間にすることができる。そのため、リンギングに対する過電流保護回路の耐性を確保しつつ、パワートランジスタに流れる大電流に対する保護能力を十分に確保することができる。
【００４０】
また、ブランキング時間制御回路は、パワートランジスタに流れる出力電流の大きさに比例したブランキング時間制御電流を発生するので、ブランキング時間をブランキング時間制御電流に逆比例させて変化させることができる。そのため、リンギングに対する過電流保護回路の耐性を確保しつつ、パワートランジスタに流れる大電流に対する保護能力を十分に確保することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施例の過電流保護回路の回路図である。
【図２】図１におけるハイサイド過電流保護回路１６Ｈの具体的な回路図である。
【図３】（ａ）はハイサイドモニタ電圧とハイサイドブランキング時間制御電流の関係を示す特性図、（ｂ）はハイサイドモニタ電圧とハイサイドブランキング時間の関係を示す特性図である。
【図４】図１におけるローサイド過電流保護回路１６Ｌの具体的な回路図である。
【図５】（ａ）はローサイドモニタ電圧とローサイドブランキング時間制御電流の関係を示す特性図、（ｂ）はローサイドモニタ電圧とローサイドブランキング時間の関係を示す特性図である。
【図６】本発明の実施例の過電流保護回路の動作波形図である。
【図７】従来のスイッチング駆動回路の回路図である。
【図８】図７のスイッチング駆動回路の動作波形図である。
【図９】従来の過電流保護回路の回路図である。
【図１０】従来のハイサイド過電流保護回路の動作波形図である。
【図１１】従来のローサイド過電流保護回路の動作波形図である。
【図１２】従来の過電流保護回路において、ブランキング時間を確保しなかった場合に生じる誤動作の動作波形図である。
【図１３】従来のハイサイド過電流保護回路の具体的な回路図である。
【図１４】図１３のハイサイド過電流保護回路の具体的な動作波形図である。
【図１５】従来のローサイド過電流保護回路の具体的な回路図である。
【図１６】図１５のローサイド過電流保護回路の具体的な動作波形図である。
【図１７】従来の過電流保護回路において、ハイサイドパワートランジスタに過電流が流れたことによってブランキング時間内にパワートランジスタが熱破壊する例の動作波形図である。
【図１８】従来の過電流保護回路において、出力信号のパルス幅がブランキング時間未満であった場合にパワートランジスタが熱破壊する例の動作波形図である。
【発明を実施するための形態】
【００４２】
図１に本発明の過電流保護回路１６の実施例を示す。図７のスイッチング駆動回路１０の過電圧保護回路１７と置き換える本実施例の過電流保護回路１６は、ハイサイド過電流保護回路１６Ｈ、ローサイド過電流保護回路１６Ｌ、オア回路ＯＲ１、Ｄ型フリップフロップＤＦＦ１で構成される。このうち、ハイサイド過電流保護回路１６Ｈは、ハイサイド過電流検出回路１６１、ハイサイドブランキング時間制御回路１６２、ハイサイドブランキング回路１６３で構成される。また、ローサイド過電流保護回路１６Ｌは、ローサイド過電流検出回路１６４、ローサイドブランキング時間制御回路１６５、ローサイドブランキング回路１６６で構成される。
【００４３】
図２に、ハイサイド過電流保護回路１６Ｈの具体的な回路構成を示す。ハイサイド過電流保護回路１６Ｈは、電流源Ｉ１、ＰＭＯＳトランジスタＭＰ１〜ＭＰ５、ＮＭＯＳトランジスタＭＮ１〜ＭＮ３，ＭＮ６、高耐圧ＮＭＯＳトランジスタＭＮ４，ＭＮ５、ＰＮＰトランジスタＱＰ１，ＱＰ２、ＮＰＮトランジスタＱＮ１，ＱＮ２、ハイサイドブランキング時間制御抵抗Ｒ１、ハイサイドブランキング時間制御コンデンサＣ１、コンパレータ１６１１，１６３１、レベルシフト回路１６１２、インバータＩＮＶ１，ＩＮＶ２、ハイサイド過電流検出基準電圧ＶＤＣＴＨの電圧源、ハイサイドブランキング時間基準電圧ＶＢＬＮＫＨの電圧源で構成される。このうち、ハイサイド過電流検出基準電圧ＶＤＣＴＨ、コンパレータ１６１１、レベルシフト回路１６１２で、ハイサイド過電流検出回路１６１が構成される。また、ハイサイドブランキング時間制御抵抗Ｒ１、トランジスタＱＰ１，ＱＰ２，ＱＮ１，ＱＮ２，ＭＮ３〜ＭＮ５，ＭＰ２〜ＭＰ４で、ハイサイドブランキング時間制御回路１６２が構成される。さらに、トランジスタＭＰ５，ＭＮ６，ハイサイドブランキング時間制御コンデンサＣ１、ハイサイドブランキング時間基準電圧ＶＢＬＮＫＨ、インバータＩＮＶ２、コンパレータ１６３１で、ハイサイドブランキング回路１６３が構成される。
【００４４】
図２に示したハイサイド過電流保護回路１６Ｈにおいて、ハイサイド過電流検出回路１６１が過電流を検出し、ハイサイド過電流検出信号ＶＯＣＤＣＴＨを出力した場合を考える。ハイサイド過電流検出信号ＶＯＣＤＣＴＨが出力されると、インバータＩＮＶ１を経由して、トランジスタＭＰ５がオン状態、ＭＮ６がオフ状態となり、ハイサイドブランキング時間制御コンデンサＣ１へハイサイドブランキング時間制御電流ＩＢＬＮＫＨが流入する。このハイサイドブランキング時間制御電流ＩＢＬＮＫＨは、電流源Ｉ１からカレントミラーされた電流ＩＢＬＮＫＨ１と、ハイサイドブランキング時間制御回路１６２から出力された電流ＩＢＬＮＫＨ２の和であるため、式（１）の関係が成り立つ。
0005820291.tif 000002
このうち、電流ＩＢＬＮＫＨ１は一定値であるが、電流ＩＢＬＮＫＨ２は、ハイサイドモニタ電圧ＶＳＥＮＳＥＨの値によって変化する。以下、電流ＩＢＬＮＫＨ２とハイサイドモニタ電圧ＶＳＥＮＳＥＨの関係を導出する。
【００４５】
抵抗Ｒ１に流れる電流をＩＲ１とし、ＱＮ１，ＱＮ２が同一のＮＰＮトランジスタで、ＭＰ３，ＭＰ４が同一のＰＭＯＳトランジスタであるとすると、
0005820291.tif 000003
となる。また、電流ＩＲ１は、ハイサイドモニタ電圧ＶＳＥＮＳＥＨを用いて式（３）のように記述することができる。ここで、ＶＢＥＱＰ１はトランジスタＱＰ１のベース・エミッタ間電圧、ＶＢＥＱＰ２はＰＮＰトランジスタＱＰ２のベース・エミッタ間電圧である。
0005820291.tif 000004
このとき、ＱＰ１、ＱＰ２が同一のＰＮＰトランジスタとすれば、電流ＩＲ１は式（４）の関係が成り立つ。
0005820291.tif 000005
よって、式（１）、式（２）、式（４）より、ハイサイドブランキング時間制御電流ＩＢＬＮＫＨは次の式で表すことができる。
0005820291.tif 000006
図３（ａ）に、ＰＶＤＤ基準ハイサイドモニタ電圧「ＰＶＤＤ−ＶＳＥＮＳＥＨ」とハイサイドブランキング時間制御電流ＩＢＬＮＫＨの関係を示した。
【００４６】
このハイサイドブランキング時間制御電流ＩＢＬＮＫＨがハイサイドブランキング時間制御コンデンサＣ１に流入するので、ハイサイドブランキング時間ｔＢＬＮＫＨは、式（６）の関係で表せる。
0005820291.tif 000007
よって、式（５）、式（６）より、ハイサイドブランキング時間ｔＢＬＮＫＨとハイサイドモニタ電圧ＶＳＥＮＳＥＨの間には式（７）の関係が成り立つ。
0005820291.tif 000008
図３（ｂ）に、ＰＶＤＤ基準ハイサイドモニタ電圧「ＰＶＤＤ−ＶＳＥＮＳＥＨ」とハイサイドブランキング時間ｔＢＬＮＫＨの関係を示した。      
【００４７】
次に、図４にローサイド過電流保護回路１６Ｌの具体的な回路構成を示す。ローサイド過電流保護回路１６Ｌは、電流源Ｉ２、ＰＭＯＳトランジスタＭＰ６〜ＭＰ１１、ＮＭＯＳトランジスタＭＮ７、ＮＰＮトランジスタＱＮ３，ＱＮ４、ローサイドブランキング時間制御抵抗Ｒ２、ローサイドブランキング時間制御コンデンサＣ２、コンパレータ１６４１，１６６１、インバータＩＮＶ３，ＩＮＶ４、ローサイド過電流検出基準電圧ＶＤＣＴＬの電圧源、ローサイドブランキング時間基準電圧ＶＢＬＮＫＬの電圧源で構成される。このうち、ローサイド過電流検出基準電圧ＶＤＣＴＬ、コンパレータ１６４１で、ローサイド過電流検出回路１６４が構成される。また、ローサイドブランキング時間制御抵抗Ｒ２、トランジスタＱＮ３、ＱＮ４，ＭＰ７〜ＭＰ１０で、ローサイドブランキング時間制御回路１６５が構成される。さらにトランジスタＭＰ１１，ＭＮ７、ローサイドブランキング時間制御コンデンサＣ２、ローサイドブランキング時間基準電圧ＶＢＬＮＫＬ、コンパレータ１６６１、インバータＩＮＶ４で、ローサイドブランキング回路１６６が構成される。
【００４８】
図４に示したローサイド過電流保護回路１６Ｌにおいて、ローサイド過電流検出回路１６４が過電流を検出し、ローサイド過電流検出信号ＶＤＣＴＬを出力した場合を考える。ローサイド過電流検出信号ＶＯＣＤＣＴＬが出力されると、インバータＩＮＶ３を経由して、トランジスタＭＰ１１がオン状態、ＭＮ７がオフ状態となり、ローサイドブランキング時間制御コンデンサＣ２にローサイドブランキング時間制御電流ＩＢＬＮＫＬが流入する。この電流ＩＢＬＮＫＬは、電流源Ｉ２からカレントミラーされた電流ＩＢＬＮＫＬ１と、ローサイドブランキング時間制御回路１６５から出力された電流ＩＢＬＮＫＬ２の和であるため、式（８）の関係が成り立つ。
0005820291.tif 000009
このうち、電流ＩＢＬＮＫＬ１は一定値であるが、電流ＩＢＬＮＫＬ２は、ローサイドモニタ電圧ＶＳＥＮＳＥＬの値によって変化する。以下、電流ＩＢＬＮＫＬ２とローサイドモニタ電圧ＶＳＥＮＳＥＬの関係を導出する。
【００４９】
抵抗Ｒ２に流れる電流をＩＲ２とし、ＭＰ８，ＭＰ１０が同一のＰＭＯＳトランジスタであるとすると、
0005820291.tif 000010
となる。また、電流ＩＲ２は、ローサイドモニタ電圧ＶＳＥＮＳＥＬを用いて式（１０）のように記述することができる。ここで、ＶＢＥＱＮ３はトランジスタＱＮ３のベース・エミッタ間電圧、ＶＢＥＱＮ４はトランジスタＱＮ４のベース・エミッタ間電圧である。
0005820291.tif 000011
このとき、ＱＮ３、ＱＮ４が同一のＮＰＮトランジスタとすれば、電流ＩＲ２は式（１１）の関係が成り立つ。
0005820291.tif 000012
よって、式（８）、式（９）、式（１１）より、ローサイドブランキング時間制御電流ＩＢＬＮＫＬは次の式で表すことができる。
0005820291.tif 000013
図５（ａ）に、ローサイドモニタ電圧ＶＳＥＮＳＥＬとローサイドブランキング時間制御電流ＩＢＬＮＫＬの関係を示した。
【００５０】
このローサイドブランキング時間制御電流ＩＢＬＮＫＬがブランキング時間制御コンデンサＣ２に流入するので、ローサイドブランキング時間ｔＢＬＮＫＬは、式（１３）の関係で表せる。
0005820291.tif 000014
よって、式（１２）、式（１３）より、ローサイドブランキング時間ｔＢＬＮＫＬとローサイドモニタ電圧ＶＳＥＮＳＥＬの間には式（１４）の関係が成り立つ。
0005820291.tif 000015
図５（ｂ）に、ローサイドモニタ電圧ＶＳＥＮＳＥＬとローサイドブランキング時間ｔＢＬＮＫＬの関係を示した。
図６に本発明の過電流保護回路１６において、ハイサイドパワートランジスＭＰ１に過電流が流れた場合の動作波形を示す。
【００５１】
以上のように、本実施例では、パワートランジスタの出力電流の電流値が小さいほどブランキング時間制御コンデンサへの充電速度が遅くなるように構成されているため、このときのブランキング時間はより長時間になる。一方で、パワートランジスタの出力電流の電流値が大きいほどブランキング時間制御コンデンサへの充電速度が速くなるように構成されているため、このときのブランキング時間はより短時間になる。その結果、出力電圧ＶＯＵＴの波形に含まれるリンギングによる微弱な出力電流ではブランキング時間を長時間確保できる一方で、出力端子を短絡したときのような、大きな出力電流に対してはブランキング時間を短時間にすることができる。そのため、リンギングに対する過電流保護回路の耐性を確保しつつ、パワートランジスタに流れる大電流に対する保護能力を十分に確保することができる。
【符号の説明】
【００５２】
１０：スイッチング駆動回路
１１：コントロールロジック回路
１２Ｈ：ハイサイドレベルシフト回路、１２Ｌ：ローサイドレベルシフト回路
１３Ｈ：ハイサイドプリドライバ回路、１３Ｌ：ローサイドプリドライバ回路
１４Ｈ：ハイサイド出力回路、１４Ｌ：ローサイド出力回路
１５Ｈ：ハイサイド出力電流モニタ回路、１５Ｌ：ローサイド出力電流モニタ回路
１６：過電流保護回路、１６Ｈ：ハイサイド過電流保護回路、１６Ｌ：ローサイド過電流保護回路、１６１：ハイサイド過電流検出回路、１６１１：コンパレータ、１６１２：レベルシフト回路、１６２：ハイサイドブランキング時間制御回路、１６３：ハイサイドブランキング回路、１６３１：コンパレータ、１６４：ローサイド過電流検出回路、１６４１：コンパレータ、１６５：ローサイドブランキング時間制御回路、１６６：ローサイドブランキング回路、１６６１：コンパレータ
１７：過電流保護回路、１７Ｈ：ハイサイド過電流保護回路、１７Ｌ：ローサイド過電流保護回路、１７１：ハイサイド過電流検出回路、１７１１：コンパレータ、１７１２：レベルシフト回路、１７２：ハイサイドブランキング回路、１７２１：コンパレータ、１７３：ローサイド過電流検出回路、１７２１：コンパレータ、１７４：ローサイドブランキング回路、１７４１：コンパレータ
１８：負荷
【図１】
0005820291.tif 000016
【図２】
0005820291.tif 000017
【図３】
0005820291.tif 000018
【図４】
0005820291.tif 000019
【図５】
0005820291.tif 000020
【図６】
0005820291.tif 000021
【図７】
0005820291.tif 000022
【図８】
0005820291.tif 000023
【図９】
0005820291.tif 000024
【図１０】
0005820291.tif 000025
【図１１】
0005820291.tif 000026
【図１２】
0005820291.tif 000027
【図１３】
0005820291.tif 000028
【図１４】
0005820291.tif 000029
【図１５】
0005820291.tif 000030
【図１６】
0005820291.tif 000031
【図１７】
0005820291.tif 000032
【図１８】
0005820291.tif 000033