(57)【特許請求の範囲】
【請求項１】
アンテナへ送信信号が出力される共通ポートと、
前記送信信号が入力される送信ポートと、
複数の前記送信ポートと前記共通ポートとの間にそれぞれ接続され、各送信ポートから前記共通ポートへの前記送信信号を導通または遮断する複数のスイッチ部と、を有し、
前記スイッチ部はシリコン基板に形成された一以上のＭＯＳＦＥＴを有し、前記ＭＯＳＦＥＴのうち前記共通ポートに接続された先頭ＭＯＳＦＥＴのボディ端子と前記共通ポートに接続された端子との間にキャパシタが接続され、
前記キャパシタは、前記先頭ＭＯＳＦＥＴの前記共通ポートに接続されたドレイン端子と、前記先頭ＭＯＳＦＥＴのボディ端子との間のＰＮ接合による寄生ダイオードが、前記先頭ＭＯＳＦＥＴの非導通時に、前記ドレイン端子に印加された電圧により導通しないように、前記ドレイン端子に印加された電圧を前記ボディ端子にフィードフォワードさせることを特徴とする高周波スイッチ。
【請求項２】
前記スイッチ部はそれぞれ複数の前記ＭＯＳＦＥＴが直列に接続されてなり、前記ＭＯＳＦＥＴのうち前記アンテナに接続された前記ＭＯＳＦＥＴにのみ前記キャパシタが接続されたことを特徴とする請求項１に記載の高周波スイッチ。
【請求項３】
前記ＭＯＳＦＥＴの前記ボディ端子にはそれぞれ抵抗器を介して基板電位が供給されることを特徴とする請求項１または２に記載の高周波スイッチ。
【請求項４】
前記シリコン基板はＳＯＩ基板であることを特徴とする請求項１〜３のいずれか一項に記載の高周波スイッチ。
【請求項５】
前記シリコン基板はバルク基板であることを特徴とする請求項１〜３のいずれか一項に記載の高周波スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波スイッチに関し、特に無線通信機器のフロントエンド部に用いられる高周波スイッチに関する。
【背景技術】
【０００２】
携帯電話等のフロントエンド部に用いられる高周波スイッチは、例えばＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）端末に使用される場合において、３５ｄＢｍという大電力を出力するため、その大電力に耐え得ることが必要となる。
【０００３】
これに関連する従来技術として、高周波スイッチを構成する各スイッチ部を複数のＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を直列に接続することで構成し、各スイッチ印加される電圧を構成要素である複数のＦＥＴに均等分配することで高周波スイッチの耐圧を向上させるというものがある（引用文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００５−５１５６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、シリコン基板に形成されるＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｅｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）はソース／ドレイン各端子とボディ端子との間に寄生ダイオードを有する。そして、信号送信時にオンポート側のスイッチ部から共通ポートを介してアンテナに入力される電力が大きくなると、オフポート側のスイッチ部を構成するＭＯＳＦＥＴのうち共通ポートに近いものの前記寄生ダイードが導通し、信号波形を歪ませるという現象がある。この現象は高周波スイッチの歪特性（高調波特性）を劣化させるが、上記従来技術は、この問題に対応することができない。
【０００６】
本発明はこのような問題を解決するためになされたものであり、各スイッチ部を構成するＭＯＳＦＥＴのうち共通ポートに接続されたもののボディ端子と共通ポートに接続された端子（ドレイン端子）との間にキャパシタを接続する。これにより、オフポート側のスイッチに共通ポート側から印加される大電力の送信信号をボディ端子にフィードフォワードさせ、前記寄生ダイオードが導通するのを防止することで高周波スイッチの歪特性の劣化を抑止することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、本発明に係る高周波スイッチは、アンテナへ送信信号が出力される共通ポートと、前記送信信号が入力される送信ポートと、複数の前記送信ポートと前記共通ポートとの間にそれぞれ接続され、各送信ポートから前記共通ポートへの前記送信信号を導通または遮断する複数のスイッチ部と、を有し、前記スイッチ部はシリコン基板に形成された一以上のＭＯＳＦＥＴを有し、前記ＭＯＳＦＥＴのうち前記共通ポートに接続されたもののボディ端子と前記共通ポートに接続された端子との間にキャパシタが接続されたことを特徴とする。
【０００８】
すなわち、本発明に係る高周波スイッチは、前記キャパシタにより、オフポート側のスイッチに共通ポート側から入力される大電力の送信信号をボディ端子にフィードフォワードさせ、寄生ダイオードが導通するのを防止する。
【発明の効果】
【０００９】
本発明に係る高周波スイッチによれば、高周波スイッチの歪特性の劣化を抑止することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る高周波スイッチと、フィードフォワードキャパシタが接続されたＭＯＳＦＥＴの等価回路とを示す図である。
【図２】従来の高周波スイッチにおいて、オフポートのスイッチ部が歪特性を劣化させる現象を示す説明図である。
【図３】本発明の実施形態に係る高周波スイッチにおいて、送信信号の歪特性の劣化を防止するフィードフォワードキャパシタの機能を示す説明図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態に係る高周波スイッチについて詳細に説明する。
【００１２】
図１は、本発明の実施形態に係る高周波スイッチ（Ａ）と、フィードフォワードキャパシタが接続されたＭＯＳＦＥＴの等価回路（Ｂ）とを示す図である。
【００１３】
高周波スイッチは、一般的に、無線通信機器のフロントエンド部に用いられ、送受信の切り換え、受信方式の切り換え、および送信方式の切り換えの少なくともいずれか一つに伴うポートの切り換えを行なう機能を有する。本実施形態に係る高周波スイッチは、送信方式の切り換えに伴いポートの切り換えを行なうＳＰＤＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｄｏｕｂｌｅ  Ｔｈｒｏｗ）スイッチによる高周波スイッチであり得る。
【００１４】
図１のＡは、本実施形態に係るＳＰＤＴスイッチによる高周波スイッチを示す図である。本実施形態に係る高周波スイッチは、送信方式の切り換えに伴うポートの切り換えを行なう。すなわち、例えば、ＧＳＭ端末における周波数帯の切り換え（例えば、狭帯域である８５０ＭＨｚと広帯域である１９００ＭＨｚの切り換え）を行なう。
【００１５】
図１のＡに示すように、高周波スイッチ１は、共通ポートＣＸを介してアンテナ１１０に共通に（並列に）接続された第１スイッチ部１００Ａと第２スイッチ部１００Ｂとを有する。第１スイッチ部１００Ａは第１送信ポートＴＸ１と共通ポートＣＸとの間に接続され、第２スイッチ部１００Ｂは第２送信ポートＴＸ２と共通ポートＣＸとの間に接続される。
【００１６】
第１スイッチ部１００Ａは、第１共通ゲート端子ＧＡＴＥ＿ＴＸ１に入力される制御信号に従い、第１送信ポートＴＸ１からの第１送信信号を導通または遮断する。導通時は、第１スイッチ部１００Ａは、第１送信ポートＴＸ１に入力された第１送信信号（例えば、８５０ＭＨｚの送信信号）を共通ポートＣＸに出力する。そして、共通ポートＣＸからアンテナ１１０に第１送信信号が出力される。
【００１７】
第２スイッチ部１００Ｂは、第２共通ゲート端子ＧＡＴＥ＿ＴＸ２に入力される制御信号に従い、第２送信ポートＴＸ２からの第２送信信号を導通または遮断する。導通時は、第２スイッチ部１００Ｂは、第２送信ポートＴＸ２に入力された第２送信信号（例えば、１９００ＭＨｚの送信信号）を共通ポートＣＸに出力する。そして、共通ポートＣＸからアンテナ１１０に第２送信信号が出力される。
【００１８】
すなわち、高周波スイッチ１は、第１スイッチ部１００Ａまたは第２スイッチ部１００Ｂのいずれか一方が送信信号を導通し、他方が送信信号を遮断することで、送信ポートの切り換えを行うことができる。以下、導通状態のスイッチ部をオンポート（ＯＮ  Ｐｏｒｔ）のスイッチ部、遮断状態のスイッチ部をオフポート（ＯＦＦ  Ｐｏｒｔ）のスイッチ部と称する。
【００１９】
第１スイッチ部１００Ａは、直列に接続された複数のＭＯＳＦＥＴＴＳＷを有する。ここで、ＭＯＳＦＥＴＴＳＷはソース端子とドレイン端子とを有するが、これらの端子はＭＯＳＦＥＴの構造上区別されない。そこで、本明細書においては、説明の便宜上、アンテナ１１０に接続された第１スイッチ部１００Ａの各ＭＯＳＦＥＴＴＳＷにおいて、アンテナ１１０に近い側の端子がドレイン端子であるとして説明する。また、ＭＯＳＦＥＴＴＳＷが「直列に接続」とは、一のＭＯＳＦＥＴＴＳＷのソース端子またはドレイン端子のいずれかと他のＭＯＳＦＥＴＴＳＷのソース端子またはドレイン端子のいずれかとが接続された状態を指す。また、各ＭＯＳＦＥＴＴＳＷはｎ型のＭＯＳＦＥＴとして説明する。
【００２０】
ＭＯＳＦＥＴＴＳＷは、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板に形成され得る。ＳＯＩ基板に形成されたＭＯＳＦＥＴＴＳＷは、酸化シリコン（ＳｉＯ２）からなる絶縁層上のシリコン層に形成されたＦＥＴ素子が素子単体で該絶縁層により囲まれた構造を有し、各ＦＥＴは絶縁体である酸化シリコンにより互いに電気的に分離される。
【００２１】
第１スイッチ部１００Ａは、各ＭＯＳＦＥＴＴＳＷのゲート端子と第１共通ゲート端子ＧＡＴＥ＿ＴＸ１との間に設けられたゲート抵抗Ｒｇａｔｅと、各ＭＯＳＦＥＴＴＳＷのボディ（バックゲート、ウェル）端子と第１共通ボディ端子ＢＯＤＹ＿ＴＸ１間に設けられたボディ抵抗Ｒｂｏｄｙとをさらに有する。ボディ抵抗Ｒｂｏｄｙを設けるのは、ボディ領域からの漏洩電力による損失を小さくするためである。
【００２２】
また、直列に接続された複数のＭＯＳＦＥＴＴＳＷのうち共通ポートＣＸに接続されたＭＯＳＦＥＴＴＳＷ（図１のＡの第１スイッチ部１００Ａにおいて点線の丸で囲まれたＭＯＳＦＥＴＴＳＷであり、以下、「第１先頭ＭＯＳＦＥＴ」と称する）のドレイン端子とボディ端子との間に第１フィードフォワードキャパシタ（キャパシタ）ＣＦＦ１を有する。第１フィードフォワードキャパシタＣＦＦ１は、第１先頭ＭＯＳＦＥＴのドレイン端子に印加される信号を、第１先頭ＭＯＳＦＥＴＴＳＷのボディ端子に伝達する機能を有する。
【００２３】
第２スイッチ部１００Ｂも第１スイッチ部１００Ａと同様な構造を有する。このため、第１スイッチ部１００Ａにおいて説明した内容は省略または簡略する。
【００２４】
第２スイッチ部１００Ｂは、直列に接続された複数のＭＯＳＦＥＴＴＳＷと、各ＭＯＳＦＥＴＴＳＷのゲート端子と第２共通ゲート端子ＧＡＴＥ＿ＴＸ２との間に設けられたゲート抵抗Ｒｇａｔｅと、各ＭＯＳＦＥＴＴＳＷのボディ端子と第２共通ボディ端子ＢＯＤＹ＿ＴＸ２との間に設けられたボディ抵抗Ｒｂｏｄｙとを有する。また、直列に接続された複数のＭＯＳＦＥＴＴＳＷのうち共通ポートＣＸに接続されたＭＯＳＦＥＴＴＳＷ（図１のＡの第２スイッチ部１００Ｂにおいて点線の丸で囲まれたＭＯＳＦＥＴＴＳＷであり、以下、「第２先頭ＭＯＳＦＥＴ」と称する）のドレイン端子とボディ端子との間に第２フィードフォワードキャパシタ（キャパシタ）ＣＦＦ２を有する。第２フィードフォワードキャパシタＣＦＦ２は、第２先頭ＭＯＳＦＥＴのドレイン端子に印加される信号を、第２先頭ＭＯＳＦＥＴのボディ端子に伝達する機能を有する。
【００２５】
本実施形態に係る高周波スイッチ１の動作について説明する。
【００２６】
第１スイッチ部１００Ａがオンポートで第２スイッチ部１００Ｂがオフポートの場合について説明する。なお、第１スイッチ部１００Ａがオフポートで第２スイッチ部１００Ｂがオンポートの場合も同様に考えることができる（この場合の説明は省略する）。
【００２７】
第１共通ゲート端子ＧＡＴＥ＿ＴＸ１にハイレベルの制御信号が入力されると、第１スイッチ部１００Ａの全てのＭＯＳＦＥＴＴＳＷが導通する。これにより、第１スイッチ部１００Ａはオンポートとなり、第１送信ポートＴＸ１に入力される第１送信信号が共通ポートＣＸを介してアンテナ１１０に伝達される。
【００２８】
このとき、第２共通ゲート端子ＧＡＴＥ＿ＴＸ２にはローレベルの制御信号が入力されるため、第２スイッチ部１００Ｂの全てのＭＯＳＦＥＴＴＳＷが遮断状態となる。これにより、第２スイッチ部１００Ｂはオフポートとなり、仮に第２送信ポートに信号が入力されてもその信号は共通ポートＣＸを介してアンテナ１１０に伝達されない。
【００２９】
第１スイッチ部１００Ａから共通ポートＣＸに出力される第１送信信号は、第１スイッチ部１００Ａと並列に共通ポートＣＸに接続された第２スイッチ部１００Ｂにも印加される。特に、第２スイッチ部１００Ｂを構成する直列に接続された複数のＭＯＳＦＥＴＴＳＷのうちアンテナ１１０に接続された第２先頭ＭＯＳＦＥＴＴＳＷのドレイン端子には第１送信信号が直接的に印加される。
【００３０】
図１のＢに示されたＭＯＳＦＥＴの等価回路は、第２フィードフォワードキャパシタＣＦＦ２が接続されているため第２先頭ＭＯＳＦＥＴＴＳＷの等価回路と考えることができる。
【００３１】
図１のＢにおいて、ゲート・ソース間容量ＣＧＳはゲート端子とソース端子との間の容量、ゲート・ドレイン間容量ＣＧＤはゲート端子とドレイン端子との間の容量、ソース・ボディ間容量ＣＳＢはソース端子とボディ端子との間の容量、ドレイン・ボディ間容量ＣＤＢはドレイン端子とボディ端子との間の容量をそれぞれ示す。ボディ・ソース間ダイオードＤＳＢはボディ領域とソース領域との間のＰＮ接合による寄生ダイオード、ボディ・ドレイン間ダイオードＤＢＤはボディ領域とドレイン領域との間のＰＮ接合による寄生ダイオード（以下、「寄生ダイオードＤＢＤ」と称する）をそれぞれ示す。
【００３２】
ドレイン端子・ソース端子間抵抗ＲＤＳは、オフポートの第２スイッチ部１００Ｂの各ＭＯＳＦＥＴは遮断状態にあるので、遮断状態のＭＯＳＦＥＴＴＳＷのチャネルの抵抗の値、すなわち、ＭＯＳＦＥＴＴＳＷのオフ抵抗の値となる。
【００３３】
第２先頭ＭＯＳＦＥＴＴＳＷのボディ端子とソース端子との間には第２フィードフォワードキャパシタＣＦＦ２が設けられている。
【００３４】
図２は、従来の高周波スイッチにおいて、オフポートのスイッチ部が歪特性を劣化させる現象を示す説明図である。図２の上図は、従来のＳＰＤＴスイッチによる高周波スイッチを示し、下図は、高周波スイッチのオフポート側のスイッチ部をなすＭＯＳＦＥＴのうち共通ポートＣＸに接続されたＭＯＳＦＥＴの等価回路を示す図である。
【００３５】
なお、図２に示す従来の高周波スイッチは、フィードフォワードキャパシタを有していない点以外は本実施形態と同様の構成であるため、本実施形態で用いた記号および用語をそのまま用いて以下説明する。
【００３６】
寄生ダイオードＤＢＤは、通常、ボディ端子の方がドレイン端子より低電位に電圧印加（逆方向バイアス）されるため、非導通状態となっている。しかし、例えば、ＧＳＭ端末においては第１送信ポートＴＸ１から共通ポートを介してアンテナ１１０に３５ｄＢｍ程度の高電力の第１送信信号ＶＴＸ１が印加されることがある。その結果、第１送信信号ＶＴＸ１が出力された共通ポートＣＸに接続された第２先頭ＭＯＳＦＥＴＴＳＷのドレイン電極に第１送信信号ＶＴＸ１が印加され、ドレイン端子がボディ端子に対して低電位（順方向バイアス）となり得る。そして、寄生ダイオードＤＢＤにその閾値電圧を超える電圧が印加されると、寄生ダイオードＤＢＤは導通し、ボディ端子からドレイン端子の方向に電流Ｉを流すとともに共通ポートＣＸに出力された第１送信信号ＶＴＸ１を電圧クランプする。この現象は、第１送信信号ＶＴＸ１を歪ませるため、高周波スイッチの歪特性を劣化させる。
【００３７】
図３は、本実施形態に係る高周波スイッチにおいて、送信信号の歪特性の劣化を防止するフィードフォワードキャパシタの機能を示す説明図である。図３の上図は、本実施形態に係る高周波スイッチを示す図であり、下図は、第２先頭ＭＯＳＦＥＴの等価回路を示す図である。
【００３８】
図３に示すように、オンポートである第１スイッチ部１００Ａから共通ポートＣＸに出力された第１送信信号ＶＴＸ１がオフポートである第２スイッチ部１００Ｂの第２先頭ＭＯＳＦＥＴＴＳＷのドレイン端子に印加される。しかし、本実施形態においては、第２先頭ＭＯＳＦＥＴＴＳＷのボディ端子とドレイン端子との間に第２フィードフォワードキャパシタＣＦＦ２が設けられる。このため、第２先頭ＭＯＳＦＥＴＴＳＷのドレイン端子に印加された第１送信信号ＶＴＸ１は第２フィードフォワードキャパシタＣＦＦ２によりボディ端子にフィードフォワードされる。その結果、第２先頭ＭＯＳＦＥＴＴＳＷのボディ端子は、第２共通ボディ端子によりもともと印加されている直流電圧成分に、ドレイン端子と同位相かつ同振幅（実際には、近い位相かつ近い振幅）の交流電圧成分が重畳される。このとき、第２先頭ＭＯＳＦＥＴＴＳＷの寄生ダイオードＤＢＤには、カソードとアノードに同位相かつ同振幅の交流電圧成分が印加されることになる。
【００３９】
したがって、寄生ダイオードＤＢＤには、通常印加されている逆方向バイアスが維持され、第１送信信号ＶＴＸ１が印加されることによる影響は、カソードとアノードとが同じ交流成分を有することでほぼ相殺されることができる。その結果、寄生ダイオードＤＢＤが導通することを防止し、高周波スイッチの歪特性の劣化を防止することができる。
【００４０】
なお、本実施形態においては、第２先頭ＭＯＳＦＥＴＴＳＷはＳＯＩ基板に形成されているため、他のＭＯＳＦＥＴＴＳＷとはボディ領域が分離されている。したがって、第２先頭ＭＯＳＦＥＴＴＳＷに第２フィードフォワードキャパシタＣＦＦ２を設けることでより効果的に自己のボディ端子にドレイン端子に印加された第１送信信号ＶＴＸ１をフィードフォワードさせることができる。すなわち、より効果的に高周波スイッチ１の歪特性の劣化を防止することができる。
【００４１】
また、第２スイッチ部１００Ｂをなす各ＭＯＳＦＥＴＴＳＷのボディ端子にはそれぞれボディ抵抗Ｒｂｏｄｙが設けられているため、第２先頭ＭＯＳＦＥＴＴＳＷと他のＭＯＳＦＥＴＴＳＷとのボディ領域の分離性が向上される。したがって、さらに効果的に高周波スイッチ１の歪特性の劣化を防止することができる。
【００４２】
また、各スイッチ部１００Ａ、１００Ｂを構成する複数のＭＯＳＦＥＴＴＳＷには、寄生容量成分と寄生抵抗成分が存在することから、各ＭＯＳＦＥＴＴＳＷに印加される電圧は等分配とはならない。すなわち、各スイッチ部１００Ａ、１００Ｂにおいて、直列に接続されたＭＯＳＦＥＴＴＳＷのうち共通ポートＣＸに接続されたＭＯＳＦＥＴＴＳＷ（すなわち、第１先頭ＭＯＳＦＥＴＴＳＷおよび第２先頭ＭＯＳＦＥＴＴＳＷ）に印加される電圧が比較的大きくなる。そこで、各スイッチ部１００Ａ、１００Ｂにおいて、直列に接続されたＭＯＳＦＥＴＴＳＷのうち共通ポートＣＸに接続されたＭＯＳＦＥＴＴＳＷ（すなわち、第１先頭ＭＯＳＦＥＴＴＳＷおよび第２先頭ＭＯＳＦＥＴＴＳＷ）のみにフィードフォワードキャパシタＣＦＦ１、ＣＦＦ２を設けるだけで高周波スイッチ１の歪特性の劣化を効果的に防止することができるため、フィードフォワードキャパシタをさらに他のＭＯＳＦＥＴＴＳＷに設けることによるチップサイズの増加を抑えることができる。
【００４３】
本実施形態に係る高周波スイッチは次の効果を奏する。すなわち、共通ポートに共通に接続された各スイッチ部を構成するＭＯＳＦＥＴのうち共通ポートに接続されたもののボディ端子とドレイン端子との間にキャパシタを接続する。これにより、オフポートのスイッチに共通ポート側から印加される送信信号をボディ端子にフィードフォワードさせ、前記寄生ダイオードが導通するのを防止することで高周波スイッチの歪特性の劣化を抑止することができる。
【００４４】
以上、本発明の実施形態に係る高周波スイッチについて説明したが、本発明の実施形態は供述した実施形態に限定されるものではない。すなわち、本発明の実施形態に係る高周波スイッチは、送受信方式の切り換えに伴いポートの切り換えを行なう送受信系のＳＰ４Ｔ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  ４  Ｔｈｒｏｗ）スイッチによる高周波スイッチであってもよい。また、ＳＰＭＰ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｍｕｌｔｉ  Ｔｈｒｏｗ）スイッチおよびＭＰＭＴ（Ｍｕｌｔｉ  Ｐｏｌｅ  Ｍｕｌｔｉ  Ｔｈｒｏｗ）スイッチであってもよい。
【００４５】
また、各スイッチ部を構成するＭＯＳＦＥＴはｎ型のＭＯＳＦＥＴに限定されずｐ型のＭＯＳＦＥＴであってもよい。
【００４６】
また、ＭＯＳＦＥＴはＳＯＩ基板に形成されるものに限定されず、ＳＯＩ以外のシリコン基板（例えば、バルク基板）に形成されるものであってもよい。
【００４７】
また、各スイッチ部を構成するＭＯＳＦＥＴの数は複数に限定されず、１つであってもよい。
【００４８】
また、各スイッチ部を構成するＭＯＳＦＥＴのうちフィードフォワードキャパシタが接続されるものは１つに限定されず２以上であってもよい。
【符号の説明】
【００４９】
１    高周波スイッチ、
１００Ａ、１００Ｂ    スイッチ部、
１１０    アンテナ。
【図１】
0005814547.tif 000002
【図２】
0005814547.tif 000003
【図３】
0005814547.tif 000004