(57)【特許請求の範囲】
【請求項１】
互いに対向する第１面及び第２面を備え、前記第１面は第１および第２領域を有し、前記第２面は前記第１領域と前記第２領域との間の前記第１面の領域に対向する第３領域を有する非磁性の配線層と、
スピン注入書込みによって磁化方向が可変の第１磁性層と、磁化方向が固定された第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層とをそれぞれ有する第１および第２素子と、
磁化方向が可変の第３磁性層と、磁化方向が固定された第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられたトンネル障壁層とを有するＴＭＲ素子と、
を備え、前記第１および第２素子は前記配線層の前記第１および第２領域にそれぞれ配置され、前記ＴＭＲ素子は前記配線層の前記第３領域に配置され、前記第３磁性層は前記第１磁性層と静磁結合し、前記第１および第２素子の第１および第２磁性層は膜面に垂直な磁化を有し、前記ＴＭＲ素子の前記第４磁性層は膜面に平行な磁化を有し、前記第１および第２領域における前記配線層の膜厚は、前記第３領域における前記配線層の膜厚よりも厚い磁気抵抗素子。
【請求項２】
第１および第２領域を有する第１面と、前記第１面に対向する第２面とを備えた非磁性の配線層と、
スピン注入書込みによって磁化方向が可変の第１磁性層と、磁化方向が固定された第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層とをそれぞれ有する第１および第２素子と、
磁化方向が可変の第３磁性層と、磁化方向が固定された第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられたトンネル障壁層とを有するＴＭＲ素子と、
を備え、前記第１および第２素子は前記配線層の前記第１および第２領域にそれぞれ配置され、前記ＴＭＲ素子は前記配線層の前記第２面に配置され、前記第１および第２素子の第１および第２磁性層は膜面に垂直な磁化を有し、前記ＴＭＲ素子の前記第４磁性層は膜面に平行な磁化を有し、前記ＴＭＲ素子の第３磁性層は膜面に垂直な磁気異方性を有しかつ前記第１磁性層と静磁結合し、前記第３磁性層の磁化は前記膜面に垂直な方向に対して傾いている磁気抵抗素子。
【請求項３】
前記配線層には、読出し用の端子が電気的に接続される請求項１または２記載の磁気抵抗素子。
【請求項４】
前記ＴＭＲ素子の第３磁性層は膜面に平行な磁化を有し、前記第３磁性層の磁化は、前記第４磁性層の磁化方向に対して傾いている請求項１または３記載の磁気抵抗素子。
【請求項５】
前記ＴＭＲ素子の第３磁性層は膜面に垂直な磁気異方性を有している請求項１、３および４のいずれかに記載の磁気抵抗素子。
【請求項６】
前記第１および第２素子の第２磁性層にはそれぞれ第１および第２選択トランジスタが接続されている請求項１乃至５のいずれかに記載の磁気抵抗素子。
【請求項７】
前記読出し用の端子には、第３選択トランジスタが電気的に接続される請求項３に記載の磁気抵抗素子。
【請求項８】
前記第１および第２素子はＧＭＲ素子であるか、または前記第１および第２素子はＴＭＲ素子であるかのいずれか一方である請求項１乃至７のいずれかに記載の磁気抵抗素子。
【請求項９】
スピン注入書込みによって磁化方向が可変の第１磁性層と、磁化方向が固定された第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層とを有する磁気素子と、
磁化の方向が固定された第３磁性層と、前記第１磁性層の前記非磁性層と反対側の面まで延在して前記第１磁性層に接続し磁化方向が可変の第４磁性層と、前記第３磁性層と前記４磁性層との間に設けられたトンネル障壁層とを有するＴＭＲ素子と、
前記第１および第２磁性層は膜面に垂直な磁化を有し、前記第３および第４磁性層は膜面に平行な磁化を有する磁気抵抗素子。
【請求項１０】
請求項１乃至９のいずれかに記載の磁気抵抗素子を記憶素子として有するメモリセルを備えている磁気メモリ。
【請求項１１】
第１および第２磁気抵抗素子であってそれぞれが、スピン注入書込みによって磁化方向が可変の第１磁性層、磁化方向が固定された第２磁性層、および前記第１磁性層と前記第２磁性層との間に設けられた非磁性層を有する磁気素子と、磁化方向が固定された第３磁性層、前記第１磁性層と磁気結合し磁化の方向が可変の第４磁性層、および前記第３磁性層と前記４磁性層との間に設けられたトンネル障壁層を有するＴＭＲ素子と、前記第１および第４磁性層に電気的に接続する非磁性層を有する配線層と、を備えている第１および第２磁気抵抗素子と、
第１および第２インバータと、
第１および第２トランスファトランジスタと、
を備え、
前記第１インバータは、入力端子が前記第２磁気抵抗素子の第３磁性層に電気的に接続され、出力端子が前記第１磁気抵抗素子の第２磁性層に電気的に接続され、
前記第２インバータは、入力端子が前記第１磁気抵抗素子の第３磁性層に電気的に接続され、出力端子が前記第２磁気抵抗素子の第２磁性層に電気的に接続され、
前記第１トランスファトランジスタは、ソース／ドレインの一方は、前記第１磁気抵抗素子の配線層に電気的に接続され、ソース／ドレインの他方は第１ビット線に電気的に接続され、ゲートがワード線に電気的に接続され、
前記第２トランスファトランジスタは、ソース／ドレインの一方は、前記第２磁気抵抗素子の配線層に電気的に接続され、ソース／ドレインの他方は第２ビット線に電気的に接続され、ゲートが前記ワード線に電気的に接続される磁気メモリ。
【請求項１２】
前記磁気素子と前記ＴＭＲ素子は、前記配線層に対して互いに反対側に配置される請求項１１記載の磁気メモリ。
【請求項１３】
前記磁気素子と前記ＴＭＲ素子は、前記配線層に対して同じ側に配置される請求項１１記載の磁気メモリ。
【請求項１４】
第１および第２磁気抵抗素子であってそれぞれが、スピン注入書込みによって磁化方向が可変の第１磁性層と、磁化方向が固定された第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層と、前記第１磁性層に対して前記非磁性層と反対側に設けられ磁化方向が固定された第３磁性層と、前記第３磁性層と前記１磁性層との間に設けられたトンネル障壁層と、前記第１磁性層に電気的に接続する非磁性層を有する配線層と、を備え、前記第１磁性層、前記非磁性層、および前記第２磁性層が磁気素子を構成し、前記第１磁性層、前記トンネル障壁層、および前記第３磁性層がＴＭＲ素子を構成する第１および第２磁気抵抗素子と、
第１および第２インバータと、
第１および第２トランスファトランジスタと、
を備え、
前記第１インバータは、入力端子が前記第２磁気抵抗素子の第３磁性層に電気的に接続され、出力端子が前記第１磁気抵抗素子の第２磁性層に電気的に接続され、
前記第２インバータは、入力端子が前記第１磁気抵抗素子の第３磁性層に電気的に接続され、出力端子が前記第２磁気抵抗素子の第２磁性層に電気的に接続され、
前記第１トランスファトランジスタは、ソース／ドレインの一方は、前記第１磁気抵抗素子の配線層に電気的に接続され、ソース／ドレインの他方は第１ビット線に電気的に接続され、ゲートがワード線に電気的に接続され、
前記第２トランスファトランジスタは、ソース／ドレインの一方は、前記第２磁気抵抗素子の配線層に電気的に接続され、ソース／ドレインの他方は第２ビット線に電気的に接続され、ゲートが前記ワード線に電気的に接続される磁気メモリ。
【請求項１５】
第１および第２領域を有する第１面と、前記第１面に対向する第２面とを備えた第１配線層と、
第１および第２素子であってそれぞれが、スピン注入書込みによって磁化方向が可変の第１磁性層と、磁化方向が固定された第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層とをそれぞれ有する第１および第２素子と、
磁化方向が可変の第３磁性層と、磁化方向が固定された第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた第１トンネル障壁層と、を有する第１ＴＭＲ素子と、
を備え、前記第１および第２素子は前記第１配線層の前記第１および第２領域にそれぞれ設けられ、前記第１ＴＭＲ素子は前記第１配線層の前記第２面に設けられ、前記第３磁性層は前記第１磁性層と静磁結合した第１磁気抵抗素子と、
第３および第４領域を有する第３面と、前記第３面に対向する第４面とを備えた第２配線層と、
第３および第４素子であってそれぞれが、スピン注入書込みによって磁化方向が可変の第５磁性層と、磁化方向が固定された第６磁性層と、前記第５磁性層と前記第６磁性層との間に設けられた非磁性層とをそれぞれ有する第３および第４素子と、
磁化方向が可変の第７磁性層と、磁化方向が固定された第８磁性層と、前記第７磁性層と前記第８磁性層との間に設けられた第２トンネル障壁層と、を有する第２ＴＭＲ素子と、
を備え、前記第３および第４素子は前記第２配線層の前記第３および第４領域にそれぞれ設けられ、前記第２ＴＭＲ素子は前記第２配線層の前記第４面に設けられ、前記第７磁性層は前記第５磁性層と静磁結合した第２磁気抵抗素子と、
第１および第２インバータと、
第１および第２トランスファトランジスタと、
を備え、
前記第１インバータは、入力端子が前記第２磁気抵抗素子の第８磁性層に電気的に接続され、出力端子が前記第１磁気抵抗素子の第１素子の第２磁性層に電気的に接続され、
前記第２インバータは、入力端子が前記第１磁気抵抗素子の第４磁性層に電気的に接続され、出力端子が前記第２磁気抵抗素子の第３素子の第６磁性層に電気的に接続され、
前記第１トランスファトランジスタは、ソース／ドレインの一方は、前記第１磁気抵抗素子の第２素子の第２磁性層に電気的に接続され、ソース／ドレインの他方は第１ビット線に電気的に接続され、ゲートがワード線に電気的に接続され、
前記第２トランスファトランジスタは、ソース／ドレインの一方は、前記第２磁気抵抗素子の第４素子の第６磁性層に電気的に接続され、ソース／ドレインの他方は第２ビット線に電気的に接続され、ゲートが前記ワード線に電気的に接続される磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗素子及び磁気メモリに関する。
【背景技術】
【０００２】
近年、携帯電話やパーソナルコンピュータを始めとした各種の情報エレクトロニクス機器類が急速に生活に浸透する一方で、環境問題やエネルギー問題の解決のため、エレクトロニクス機器にも高いエネルギー効率が求められている。これらエレクトロニクスの中核となるのは、半導体基板上に論理素子や記憶素子を集積した半導体集積回路であり、その素子の微細化による性能、機能、および集積度の向上は数十年にわたってエレクトロニクス産業の成長を支えてきた。しかしながら、製造コストの急速な上昇に伴う微細化進展と、消費電力の低減への要求から、新たなブレイクスルーが必要となっている。
【０００３】
ブレイクスルーを起こす技術として『不揮発』を考える。半導体集積回路に記憶素子として搭載されているＳＲＡＭ(Static Random Access Memory)は電源を切ると情報が失われるため、データを保持するため電流を流し続けなければならない。一方、不揮発とは電源を切っても情報が失われない機能のことであり、ＳＲＡＭに不揮発の機能を併せもたすことができれば、情報を記憶したら、次に情報を読み出すまでの間、電源を切っておくことが可能になり、飛躍的な消費電力低減が可能になる。
【０００４】
消費電力低減のため、不揮発性メモリ開発への期待は大きく世界中で開発が加速している。例えばＭＲＡＭ(Magnetic Random Access Memory)、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＰＲＡＭ（Phase change Random Access Memory）、およびＲｅＲＡＭ（Resistive Random Access Memory）が挙げられる。これらの不揮発性メモリの中で、ＭＲＡＭが唯一、書換え回数が無限大と多く、書込み、読出し速度が速いという特徴を持ち、不揮発なワーキングメモリを実現できるポテンシャルを有している。
【０００５】
ＭＲＡＭの中でもスピン注入磁化反転方式と、垂直磁化膜を利用したＭＴＪ(Magnetic Tunnel Junction)素子は書込み電流が既存のＭＲＡＭより飛躍的に低いため、注目を浴びている。しかし、不揮発性ＳＲＡＭの代替技術として垂直磁化膜を用いたスピン注入ＭＲＡＭを考えると、書込み速度に問題に重大な問題が生じる。スピン注入磁化反転方式では、書込み速度が１ナノ秒〜１０ナノ秒以下になると、磁化の反転速度を超えるため、書込み電流が急激に増加する。書込み電流の増加は、ＭＴＪ素子のトンネル障壁層の破壊を引き起こし、高速化を妨げる重大な問題となっていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２８８８４４号公報
【特許文献２】特開２００８−１７１８６２号公報
【特許文献３】特開２００５−１１６８８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、大きな電流で書込みを行うことができるとともに、高速動作を行うことができる磁気抵抗素子および磁気メモリを提供することである。
【課題を解決するための手段】
【０００８】
本実施形態による磁気抵抗素子は、スピン注入書込みによって磁化方向が可変の第１磁性層と、磁化方向が固定された第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層とをそれぞれ有し並列に配置された第１および第２素子と、前記第１および第２素子のそれぞれの第１磁性層と対向するように配置されるとともに前記第１磁性層と静磁結合し磁化方向が可変の第３磁性層と、磁化方向が固定された第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられたトンネル障壁層とを有するＴＭＲ素子と、を備え、前記第１および第２素子の第１および第２磁性層は膜面に垂直な磁化を有し、前記ＴＭＲ素子の前記第４磁性層は膜面に平行な磁化を有することを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態による磁気抵抗素子を示す模式図。
【図２】第２実施形態による磁気抵抗素子を示す模式図。
【図３】第３実施形態による磁気抵抗素子を示す模式図。
【図４】第４実施形態による磁気抵抗素子を示す模式図。
【図５】第１または第３実施形態の磁気抵抗素子の磁化方向、読出し時のＭＲ、書込み電流との関係を示す図。
【図６】第２または第４実施形態の磁気抵抗素子の磁化方向、読出し時のＭＲ、書込み電流との関係を示す図。
【図７】図７（ａ）、７（ｂ）は、実施例１の磁気抵抗素子の高抵抗状態および低抵抗状態を示す図。
【図８】図８（ａ）、８（ｂ）は、実施例２の磁気抵抗素子の高抵抗状態および低抵抗状態を示す図。
【図９】図９（ａ）、９（ｂ）は、実施例３の磁気抵抗素子を説明する図。
【図１０】図１０（ａ）、１０（ｂ）は、実施例４の磁気抵抗素子の高抵抗状態および低抵抗状態を示す図。
【図１１】実施例５の磁気抵抗素子を示す断面図。
【図１２】実施例６の磁気抵抗素子を示す断面図。
【図１３】実施例７の磁気抵抗素子を示す断面図。
【図１４】実施例８の磁気抵抗素子を示す断面図。
【図１５】実施例９の磁気抵抗素子を示す断面図。
【図１６】実施例１０の磁気抵抗素子を示す断面図。
【図１７】実施例１１の磁気抵抗素子を示す断面図。
【図１８】図１８（ａ）、１８（ｂ）は、実施例１２の磁気抵抗素子を示す断面図。
【図１９】図１９（ａ）、１９（ｂ）は、実施例１２の変形例による磁気抵抗素子を示す断面図。
【図２０】図２０（ａ）、２０（ｂ）は、実施例１３の磁気抵抗素子を示す断面図。
【図２１Ａ】図２１Ａ（ａ）、２１Ａ（ｂ）はそれぞれ、実施例１４の磁気抵抗素子を示す平面図、断面図。
【図２１Ｂ】図２１Ｂ（ａ）、２１Ｂ（ｂ）はそれぞれ、実施例１４の磁気抵抗素子を示す平面図、断面図。
【図２２】実施例１５の磁気抵抗素子を示す断面図。
【図２３】図２３（ａ）、２３（ｂ）はそれぞれ、実施例１６の磁気抵抗素子を示す平面図、断面図。
【図２４Ａ】図２４Ａ（ａ）、２４Ａ（ｂ）はそれぞれ、実施例１７の磁気抵抗素子を示す平面図、断面図。
【図２４Ｂ】図２４Ｂ（ａ）、２４Ｂ（ｂ）はそれぞれ、実施例１７の磁気抵抗素子を示す平面図、断面図。
【図２５】書込み時間に対する書込み電流の関係を示す図。
【図２６】図２６（ａ）、２６（ｂ）は、実施例５の磁気抵抗素子の製造方法の一具体例を示す断面図。
【図２７】図２７（ａ）、２７（ｂ）は、実施例５の磁気抵抗素子の製造方法の一具体例を示す断面図。
【図２８】図２８（ａ）、２８（ｂ）は、実施例５の磁気抵抗素子の製造方法の一具体例を示す断面図。
【図２９】図２９（ａ）、２９（ｂ）は、実施例５の磁気抵抗素子の製造方法の一具体例を示す断面図。
【図３０】図３０（ａ）、３０（ｂ）は、実施例１２の磁気抵抗素子の製造方法の一具体例を示す断面図。
【図３１】図３１（ａ）、３１（ｂ）は、実施例１２の磁気抵抗素子の製造方法の一具体例を示す断面図。
【図３２】図３２（ａ）、３２（ｂ）は、実施例１２の磁気抵抗素子の製造方法の一具体例を示す断面図。
【図３３】図３３（ａ）、３３（ｂ）は、実施例１２の磁気抵抗素子の製造方法の一具体例を示す断面図。
【図３４】図３４（ａ）、３４（ｂ）はそれぞれ実施例１の磁気抵抗素子をメモリセルの記憶素子として用いた場合における不揮発メモリのレイアウトを示す図、断面図。
【図３５】図３５（ａ）、３５（ｂ）は、図３４（ａ）に示す磁気抵抗素子の書込み動作、読出し動作を説明する図。
【図３６】図３６（ａ）、３６（ｂ）はそれぞれ実施例１５の磁気抵抗素子をメモリセルの記憶素子として用いた場合における不揮発メモリのレイアウトを示す図、断面図。
【図３７】図３７（ａ）、３７（ｂ）は、図３４（ａ）に示す磁気抵抗素子の書込み動作、読出し動作を説明する図。
【図３８】３端子構造を有する磁気抵抗素子を用いた不揮発メモリのセル構造を示す回路図。
【図３９】図３８に示す不揮発メモリの動作フローを示す図。
【図４０】図４０（ａ）、４０（ｂ）、４０（ｃ）は、リセット動作、書込み動作、保持動作を説明する図。
【図４１】リコール動作を説明する図。
【図４２】３端子構造を有する磁気抵抗素子を用いた不揮発メモリの他のセル構造を示す回路図。
【発明を実施するための形態】
【００１０】
以下、実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１１】
（第１実施形態）
第１実施形態による磁気抵抗素子の基本構成を図１に示す。第１実施形態の磁気抵抗素子１は、ＧＭＲ(Giant Magneto Resistance)素子１０と、ＴＭＲ(Tunnel Magneto Resistance)素子２０と、第１選択トランジスタ４０と、第２選択トランジスタ４４とを備えている。ＧＭＲ素子１０は、磁化の方向が固定された磁性層（固定層ともいう）１２と、磁化の方向が可変の磁性層（自由層ともいう）１４と、磁性層１２と磁性層１４との間に設けられた非磁性層１６とを備えている。ここで、磁化の方向が固定されたとは、磁性層１２と磁性層１４との間に書込み電流を流した前後で磁化の方向が不変であることを意味し、磁化の方向が可変であるとは、磁性層１２と磁性層１４との間に書込み電流を流した前後で磁化の方向が可変であることを意味する。
【００１２】
ＴＭＲ素子２０は、磁化の方向が可変の磁性層（記録層ともいう）２２と、磁化の方向が固定された磁性層（固定層ともいう）２４と、磁性層２２と磁性層２４との間に設けられたトンネル障壁層（トンネルバリアともいう）２６とを備えている。ここで、磁化の方向が固定されたとは、磁性層２２と磁性層２４との間に書込み電流を流した前後で磁化の方向が不変であることを意味し、磁化の方向が可変であるとは、磁性層２２と磁性層２４との間に書込み電流を流した前後で磁化の方向が可変であることを意味する。
【００１３】
図１においては、ＧＭＲ素子１０の自由層１４と、ＴＭＲ素子２０の記録層２２は互いに向かい合わせに設置される。そして、自由層１４と記録層２２との間に第１配線層３０が設置される。なお、図１においてはＧＭＲ素子１０と、ＴＭＲ素子２０は、第１配線層３０の互いに反対側の面に設けられていたが、同じ側に設けられてもよい。
【００１４】
第１配線層３０は第１選択トランジスタ４０のソースおよびドレインのうちの一方に接続され、ＧＭＲ素子１０の固定層１２は第２選択トランジスタ４４のソースおよびドレインのうちの一方に接続される。また、ＴＭＲ素子２０の固定層２４には第２配線層３４が接続される。
【００１５】
なお、第１実施形態の変形例として、ＧＭＲ素子１０の自由層１４と、ＴＭＲ素子２０の記録層２２とが共通となる一つの磁性層（記録層ともいう）となる構成としてもよい。この変形例においては、この共通の記録層に第３配線層（図示せず）が接続され、この第３配線層に第１選択トランジスタ４０のソースおよびドレインのうちの一方が接続される。
【００１６】
（書込み方法）
次に、このように構成された第１実施形態の磁気抵抗素子１における書込み方法について説明する。
【００１７】
ＧＭＲ素子１０の固定層１２と、自由層１４の磁化の方向が反平行状態（逆の向き）である場合における書込みは、第１選択トランジスタ４０と第２選択トランジスタ４４の両方を活性化状態（オン状態）にし、第１選択トランジスタ４０から、第１配線層３０、ＧＭＲ素子１０、第２選択トランジスタ４４へと電流を流す。これにより、ＧＭＲ素子１０の固定層１２から非磁性層１６を通して自由層１４にスピンが注入される。スピン注入された自由層１４の磁化の向きは固定層１２の磁化の方向に対して反平行状態から平行状態に変化する。更に、磁化の方向が反転した自由層１４から漏れる磁場を利用して、ＧＭＲ素子１０の自由層１４とＴＭＲ素子２０の記録層２２との間に静磁結合を発生させ、記録層２２の磁化の方向を反転させる。ＧＭＲ素子１０の自由層１４とＴＭＲ素子２０の記録層２２の磁化の方向が平行状態になるように静磁結合が生じ、記録層２２は第１磁化状態になる。
【００１８】
逆に、ＧＭＲ素子１０の固定層１２と、自由層１４の磁化の方向が平行状態（同じ向き）である場合における書込みは、第２選択トランジスタ４４から、ＧＭＲ素子１０、第１配線層３０、第１選択トランジスタ４０へと電流を流す。すると、ＧＭＲ素子１０の自由層１４から非磁性層１６を通して固定層１２にスピンが注入され、自由層１４に蓄積されたスピンによって自由層１４の磁化の方向が平行状態から反平行状態に変化する。磁化の方向が反転した自由層１４から漏れる磁場を利用して、ＧＭＲ素子１０の自由層１４とＴＭＲ素子２０の記録層２２の磁化の方向が平行状態になる静磁結合により、記録層２２の磁化の方向を反転させ第２磁化状態にする。上記第１磁化状態と上記第２磁化状態により情報が書き込まれる。
【００１９】
第１実施形態の変形例のように、ＧＭＲ素子１０の自由層１４とＴＭＲ素子２０の記録層２２が共通の磁性層（記録層）となるように構成されたＧＭＲ素子１０の固定層１２と、共通の記録層の磁化の方向が反平行状態である場合における書込みは、第１選択トランジスタ４０と第２選択トランジスタ４４を活性状態にし、第１選択トランジスタ４０から第３配線層、ＧＭＲ素子１０、第２選択トランジスタ４４へと電流を流す。これにより、ＧＭＲ素子１０の固定層１２から非磁性層１６を通して共通の記録層にスピンが注入される。スピン注入された共通の記録層の磁化の方向は固定層１２の磁化の方向に対して反平行状態から平行状態に変化し第１磁化状態になる。
【００２０】
逆に、ＧＭＲ素子１０の固定層１２と、共通の磁性層（記録層）１４の磁化の方向が平行状態である場合における書込みは、第２選択トランジスタ４４から、ＧＭＲ素子１０、第３配線層、第１選択トランジスタ４０へと電流を流す。すると、ＧＭＲ素子１０の記録層から非磁性層１６を通して固定層１２にスピンが注入され、記録層に蓄積されたスピンによって記録層の磁化の方向が平行状態から反平行状態に変化し第２磁化状態になる。
【００２１】
このように、第１選択トランジスタ４０と第２選択トランジスタ４４を結ぶ経路に双方向の電流を流すことで共通の記録層の磁化の向きを第１磁化状態または第２磁化状態にし。書込みが行われる。
【００２２】
（読出し方法）
次に、第１実施形態における読出し方法について説明する。
【００２３】
読出しは、第１トランジスタ４０或いは第２トランジスタ４４のどちらか一方を活性化状態にし、活性化状態にした選択トランジスタと、ＴＭＲ素子２０と、第２配線３４間に電流を流すことで読出しを実施する。例えば、第１選択トランジスタ４０を活性化状態にした場合、すなわち第１選択トランジスタ４０から第１配線層３０、ＴＭＲ素子２０、第２配線３４間で読出しを実施する場合にはＧＭＲ素子１０の固定層１２の磁化の方向とＴＭＲ素子２０の固定層２４の磁化の方向を反平行にすることが好ましい。反平行にすることで、ＴＭＲ素子２０の固定層２４からの漏れる磁場と、ＧＭＲ素子１０の固定層１２から漏れる磁場が記録層２２の位置において打ち消しあい、ＴＭＲ素子２０とＧＭＲ素子１０のそれぞれの固定層から漏れる磁場によって発生する記録層２２へのシフト磁場を低減することが可能になる。なお、この場合、第１実施形態の変形例においては、第１選択トランジスタ４０から第３配線層、ＴＭＲ素子２０、第２配線３４間で読出しを実施する。
【００２４】
また、第２選択トランジスタ４４を活性化状態にした場合、すなわち第２選択トランジスタ４４から、ＧＭＲ素子１０、第１配線層３０、ＴＭＲ素子２０、第２配線間３４で読出しを実施する場合にはＧＭＲ素子１０の固定層１２の磁化方向とＴＭＲ素子２０の固定層２４の磁化の方向は平行にすることが好ましい。ＧＭＲ素子１０とＴＭＲ素子２０のそれぞれの固定層の磁化の方向を平行にすることでＧＭＲ素子１０の固定層１２から注入（或いは蓄積）されるスピントルクと、ＴＭＲ素子２０の固定層２４から蓄積（或いは注入）されるスピントルクが打ち消しあい、読出し電流による擾乱が抑制できる。この場合、第１実施形態の変形例においては、第２選択トランジスタ４４からＧＭＲ素子１０、ＴＭＲ素子２０、第２配線３４間で読出しを実施する。
【００２５】
ＧＭＲ素子１０の自由層１４の摩擦定数α１と、ＴＭＲ素子２０の記録層２２の摩擦定数α２との間にはα２＞α１の関係を満たす材料を選択することが望ましい。ＧＭＲ素子１０の自由層１４はスピン注入書込みされるため、書込み電流を低減するためには、摩擦定数α１は小さいことが望ましく、一方、ＴＭＲ素子２０は、ＧＭＲ素子１０の自由層１４の漏れ磁場によって書込みが実施される。読出し電流による記録層２２の誤書込みを低減するには摩擦定数α２を大きくすることが望ましく、α２＞α１を満たす材料を選択することが好ましい。例えば、記録層２２に用いる材料としてＣｏＰｔ、ＦｅＰｔ、またはランタノイド材料と遷移金属を組み合わせた材料、例えばＳｍＣｏ、ＮｄＣｏ、ＴｂＣｏＦｅ、ＤｙＣｏＦｅなどの５ｄ電子を多く含む材料を用いることで摩擦定数α２を大きくすることが可能になる。一方、自由層１４に用いる材料としてはＣｏＰｄ、ＭｎＧａ、ＭｎＡｌ、ＭｎＳｂ、ＣｏＦｅＢなどの３ｄから４ｄ遷移金属を含み、５ｄ電子かつ４ｆ電子を含まない材料を用いることで摩擦定数α１を小さくすることが可能になる。
【００２６】
また、ＧＭＲ素子１０の自由層１４の膜厚をｔ１とし、ＴＭＲ素子２０の記録層２２の膜厚をｔ２とすると、ｔ２＞ｔ１の関係を満たすように構成してもよい。
【００２７】
なお、第１実施形態の変形例のように、ＧＭＲ素子１０の自由層１４と、ＴＭＲ素子２０の記録層２２が共通の磁性層（記録層）で形成される場合は、ＧＭＲ素子１０の電気抵抗Ｒ１と、読出しに用いられるＴＭＲ素子２０の電気抵抗Ｒ２とが、Ｒ１＜Ｒ２の条件を満たすようにすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。
【００２８】
第１実施形態およびその変形例においては、書込みにＧＭＲ素子を用いることで、ＧＭＲ素子は抵抗が低いため情報書込み時の印加電圧を低減することが可能になり、低消費電力書込みを行うことができる。さらに、ＴＭＲ素子では高速書込みのために書込み電流を増加させるとトンネル障壁層の破壊が生じるので、書込み電流に上限が設定される。しかし、ＧＭＲ素子では抵抗が十分に小さいため、書込み電流を増加させ高速書込みを可能にすることができる。また、読出し電流による記録層の誤書込みを抑制することができる。
【００２９】
以上説明したように、第１実施形態およびその変形例によれば、大きな電流で書込みを行うことができるとともに、高速動作を行うことができる。
【００３０】
（第２実施形態）
第２実施形態による磁気抵抗素子について図２を参照して説明する。図２は第２実施形態の磁気低抵抗素子１Ａを示す模式図である。この第２実施形態の磁気抵抗素子１Ａは、図１に示す第１実施形態において、ＧＭＲ素子１０をＴＭＲ素子５０に置き換えた構成となっている。このＴＭＲ素子５０は、磁化の方向が固定された磁性層（固定層ともいう）５２と、磁化の方向が可変の磁性層（自由層ともいう）５４と、磁性層５２と磁性層５４との間に設けられたトンネル障壁層５６とを備えている。
【００３１】
この第２実施形態においては、スピン注入書込みによってＴＭＲ素子５０における自由層５４の磁化の方向を反転させ、この自由層５４の磁化と静磁結合している、ＴＭＲ素子２０の記録層２２の磁化を反転させる場合において、ＴＭＲ素子５０の磁化自由層５４の摩擦定数α１とし、ＴＭＲ素子２０の記録層２２の摩擦定数α２としたとき、α２＞α１を有する磁性材料を自由層５４および記録層として選択することで、第１実施形態と同様に、読出し電流による記録層への誤書込みを低減することが可能になる。
【００３２】
また、第２実施形態の変形例として、ＴＭＲ素子５０の自由層５４と、ＴＭＲ素子２０の記録層２２が共通の磁性層（記録層）で形成されるように構成してもよい。
【００３３】
第２実施形態および第２実施形態の変形例は共に、書込みに用いられるＴＭＲ素子５０の電気抵抗Ｒ１と、読出しに用いられるＴＭＲ素子２０の電気抵抗Ｒ２とが、Ｒ１＜Ｒ２の条件を満たすようにすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。
【００３４】
以上説明したように、第２実施形態およびその変形例によれば、第１実施形態およびその変形例と同様に、大きな電流で書込みを行うことができるとともに、高速動作を行うことができる。
【００３５】
（第３実施形態）
第３実施形態による磁気抵抗素子について図３を参照して説明する。図３は、第３実施形態の磁気抵抗素子１Ｂを示す模式図である。この磁気抵抗素子１Ｂは、２つのＧＭＲ素子１０１、１０２と、ＴＭＲ素子２０と、第１配線３０と、第２配線３４と、第１および第２選択トランジスタ４２１、４２２と、を備えている。各ＧＭＲ素子１０ｉ（ｉ＝１、２）は、磁化が固定された磁性層（固定層）１２ｉと、磁化が可変の磁性層（自由層）１４ｉと、磁性層１２ｉと磁性層１４ｉとの間に設けられた非磁性層１６ｉとを備えている。ＧＭＲ素子１０１の自由層１４１と、ＧＭＲ素子１０２の自由層１４２とは、第１配線３０によって接続されている。ＧＭＲ素子１０ｉ（ｉ＝１、２）の固定層１２ｉは、選択トランジスタ４２ｉのソースおよびドレインの一方に接続されている。
【００３６】
また、ＴＭＲ素子２０は、磁化の方向が可変の磁性層（記録層ともいう）２２と、磁化の方向が固定された磁性層（固定層ともいう）２４と、磁性層２２と磁性層２４との間に設けられたトンネル障壁層（トンネルバリアともいう）２６とを備えている。記録層２２は第１配線３０に接続され、固定層２４は第２配線３４に接続されている。
【００３７】
（書込み方法）
次に、このように構成された第３実施形態の磁気抵抗素子１Ｂにおける書込み方法について説明する。
【００３８】
第１選択トランジスタ４２１および第２選択トランジスタ４２２の両方を活性化状態にして第２選択トランジスタ４２２からＧＭＲ素子１０２、第１配線層３０、ＧＭＲ素子１０１、第１選択トランジスタ４２１へと電流を流す。この電流によってＧＭＲ素子１０１においては、固定層１２１から非磁性層１６１を通して自由層１４１にスピンが注入され自由層１４１の磁化の方向が固定層１２１の磁化の方向と実質的に平行に揃うように反転する。これに対して、ＧＭＲ素子１０２においては自由層１４２から非磁性層１６２を通して固定層１２２にスピンが注入され、自由層１４２に蓄積されたスピンによって自由層１４２の磁化が固定層１２２の磁化の方向に対して反平行になるように反転する。ＧＭＲ素子１０１の固定層１２１とＧＭＲ素子１０２の固定層１２２の磁化の方向を平行状態にしておけば、自由層１４１と自由層１４２の磁化の向きは反平行になる。自由層１４１と自由層１４２で形成される漏れ磁場に対して静磁結合を生じさせ、ＴＭＲ素子２０の記録層２２の磁化の方向を反転させる第１磁化状態を形成する。
【００３９】
これに対して、第１選択トランジスタ４２１からＧＭＲ素子１０１、第１配線層３０、ＧＭＲ素子１０２、第２選択トランジスタ４２２へと電流を流せば、自由層１４２の磁化の方向はＴＭＲ素子２０の記録層２２の磁化の方向に対して実質的に１８０°となる方向、（反対方向）に揃い第２磁化状態を形成できる。記録層２２が第１磁化状態にあるか第２磁化状態にあるかを、ＴＭＲ素子２０を用いて読み出すことで情報「１」または情報「０」を得ることができる。
【００４０】
（読出し方法）
読出しは第１選択トランジスタ４２１或いは第２選択トランジスタ４２２のどちらか一方を活性化状態にし、活性化状態にした選択トランジスタ、この選択トランジスタに対応するＧＭＲ素子、第１配線層３０、ＴＭＲ素子２０、第２配線３４からなる電路に電流を流すことで読出しを実施する。例えば、活性化状態にした選択トランジスタを第１選択トランジスタ４２１とすると、選択トランジスタ４２１、ＧＭＲ素子１０１、第１配線層３０、ＴＭＲ素子２０、第２配線３４からなる電路に電流を流すことで読出しを実施する。
【００４１】
ＴＭＲ素子２０の記録層２２の摩擦定数α２とＧＭＲ素子１０１、１０２の自由層１４１、１４２の摩擦定数α１の間にはα２＞α１の関係を満たす材料設計にすることが望ましい。ＧＭＲ素子１０１、１０２の自由層１４１、１４２はスピン注入書込みされるため書込み電流の低減を図るため、摩擦定数α１は小さいことが望ましい。一方、ＴＭＲ素子２０は自由層１４１、１４２の漏れ磁場によって書込みを実施する。読出し電流による記録層２２の誤書込みを低減するためには記録層２２の摩擦定数α２を大きくすることが望ましく、かつα２＞α１の条件を満たす材料を選択することが好ましい。例えば記録層２２に用いる材料としてＣｏＰｔ、ＦｅＰｔ、またはランタノイド材料と遷移金属を組み合わせた材料例えばＳｍＣｏ、ＮｄＣｏ、ＴｂＣｏＦｅ、ＤｙＣｏＦｅなどの５ｄ電子を多く含む材料を用いることで摩擦定数を大きくすることが可能になる。一方、自由層１４１、１４２に用いる材料としてはＣｏＰｄ、ＭｎＧａ、ＭｎＡｌ、ＭｎＳｂ、ＣｏＦｅＢなどの３ｄから４ｄ遷移金属を含み、５ｄ電子かつ４ｆ電子を含まない材料を用いることで摩擦定数を小さくすることが可能になる。
【００４２】
また、第３実施形態の変形例として、ＧＭＲ素子１０１、１０２の自由層１４１、１４２と、ＴＭＲ素子２０の記録層２２とが共通の磁性層（記録層）で構成してもよい。この場合、第１配線層３０は不要となる。第３実施形態と第３実施形態の変形例は共に、書込みを実施するＧＭＲ素子１０１、１０２のそれぞれの電気抵抗Ｒ１と、読出しを実施するＴＭＲ素子２０の電気抵抗Ｒ２とが、Ｒ１＜Ｒ２の条件を満たすようにすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。
【００４３】
第３実施形態およびその変形例においては、ＧＭＲ素子は抵抗が低いため情報書込み時の印加電圧を低減することが可能になり、低消費電力書込みを行うことができる。これにより、高速書込みによって書込み電流が上昇することにより発生する、トンネル障壁層の破壊を防止することができる。また、読出し電流による記録層の誤書込みを抑制することができる。
【００４４】
以上説明したように、第３実施形態およびその変形例によれば、大きな電流で書込みを行うことができるとともに、高速動作を行うことができる。
【００４５】
（第４実施形態）
次に、第４実施形態による磁気抵抗素子について図４を参照して説明する。図４は第４実施形態の磁気抵抗素子１Ｃを示す模式図である。この磁気抵抗素子１Ｃは、第３実施形態の磁気抵抗素子１Ｂにおいて、ＧＭＲ素子１０１、１０２をＴＭＲ素子５０１、５０２にそれぞれ置き換えた構成となっている。各ＴＭＲ素子５０ｉ（ｉ＝１、２）は、磁化が固定された磁性層（固定層）５２ｉと、磁化が可変の磁性層（自由層）５４ｉと、磁性層５２ｉと磁性層５４ｉとの間に設けられたトンネル障壁層５６ｉとを備えている。ＴＭＲ素子５０１の自由層５４１と、ＴＭＲ素子５０２の自由層５４２とは、第１配線３０によって接続されている。ＴＭＲ素子５０ｉ（ｉ＝１、２）の固定層５２ｉは、選択トランジスタ４２ｉのソースおよびドレインの一方に接続されている。
【００４６】
このように構成された第４実施形態の磁気抵抗素子１Ｃにおいては、例えばＴＭＲ素子５０１、５０２をスピン注入書込みによってそれぞれの自由層５４１、５４２の磁化の方向を反転させ、自由層５４１、５４２の磁化と静磁結合するＴＭＲ素子２０の記録層２２の磁化を反転させる。この第４実施形態においては、摩擦定数α１を有する自由層５４１、５４２と、摩擦定数α２を有する記録層２２を用い、更に、記録層２２および自由層５４１、５４２としてα２＞α１の条件を満たす磁性材料を選択することで、第３実施形態と同様に、読出し電流による記録層への誤書込みを低減することが可能になる。
【００４７】
また、第４実施形態の変形例として、ＴＭＲ素子５０１、５０２の自由層５４１、５４２と、ＴＭＲ素子２０の記録層２２とが共通の磁性層（記録層）で形成されるように構成してもよい。第４実施形態と第４実施形態の変形例は共に、ＴＭＲ素子５０１、５０２のそれぞれの電気抵抗Ｒ１と、ＴＭＲ素子２０の電気抵抗Ｒ２とが、Ｒ１＜Ｒ２の条件を満たすようにすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。
【００４８】
以上説明したように、第４実施形態およびその変形例によれば、第３実施形態およびその変形例と同様に、大きな電流で書込みを行うことができるとともに、高速動作を行うことができる。
【００４９】
以上の説明においては、ＧＭＲ素子およびＴＭＲ素子の磁性層の磁化状態（磁化方向）については説明しなかった。そこで、第１または第３実施形態において、ＧＭＲ素子およびＴＭＲ素子の磁性層の磁化状態（磁化方向）を換えた場合の、書込み電流の低減の有無と、読出し時のＭＲの向上の有無を図５に示す。図５において、記号「○」は低減または向上が可能であることを意味し、記号「×」は可能ではないことを意味する。図５からわかるように、ＴＭＲ素子の磁性層の磁化方向を膜面に垂直とし、ＧＭＲ素子の磁性層の磁化方向を膜面に垂直とすると、書込み電流の低減と、読出し時のＭＲ（抵抗差）の向上とを図ることができる。なお、本明細書においては、膜面とは、磁性層の上面を意味する。ＴＭＲ素子の磁性層の磁化方向を膜面に垂直とし、ＧＭＲ素子の磁性層の磁化方向を膜面に平行（面内方向）とすると、読出し時のＭＲの向上を図ることができる。ＴＭＲ素子の磁性層の磁化方向を膜面に平行とし、ＧＭＲ素子の磁性層の磁化方向を膜面に垂直とすると、書込み電流の低減と、読出し時のＭＲの向上とを図ることができる。ＴＭＲ素子の磁性層の磁化方向を膜面に平行とし、ＧＭＲ素子の磁性層の磁化方向を膜面に平行とすると、読出し時のＭＲの向上を図ることができる。以上のことより、低電流での書込みの実現にはＧＭＲ素子の磁性層として、垂直磁化膜を用いることが望ましい。一方、ＴＭＲ素子の磁性層の磁化方向が面内或いは垂直であっても読出し抵抗差は同等の大きさ得ることが可能である。
【００５０】
第２または第４実施形態において、書込み用および読出し用ＴＭＲ素子の磁性層の磁化状態（磁化方向）を換えた場合の、書込み電流の低減の有無と、読出し時のＭＲの向上の有無を図６に示す。図６において、記号「○」は低減または向上が可能であることを意味し、記号「×」は可能ではないことを意味する。図６からわかるように、低電流での書込みの実現には書込みＴＭＲ素子の磁性層として垂直磁化膜を用いることが望ましい。一方、読出しＴＭＲ素子の磁化方向が面内或いは垂直であっても読出し抵抗差は同等の大きさ得ることが可能である。書込みＴＭＲ素子の電気抵抗Ｒ１と、読出し用ＴＭＲ素子の電気抵抗Ｒ２とが、Ｒ１＜Ｒ２とすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。
【００５１】
（実施例１）
次に、実施例１による磁気抵抗素子を図７（ａ）、７（ｂ）を参照して説明する。この実施例１の磁気抵抗素子は、第１実施形態の磁気抵抗素子１であって、図７（ａ）、７（ｂ）はそれぞれ、実施例１の磁気抵抗素子１が高抵抗状態、低抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。なお、磁気抵抗素子が高抵抗状態である場合は、ＴＭＲ素子２０の記録層２２と、固定層２４の磁化方向が反平行状態であり、磁気抵抗素子が低抵抗状態である場合は、ＴＭＲ素子２０の記録層２２と、固定層２４の磁化方向が平行状態である。なお、図７（ａ）、７（ｂ）においては、図１に示す第１および第２選択トランジスタ４０、４４は省略してある。
【００５２】
上記図５に示したように、ＧＭＲ素子１０の磁性層１２、１４の磁化方向は膜面に垂直であることが望ましく、ＴＭＲ素子２０の磁性層２２、２４の磁化方向は、垂直または面内いずれでもよい。しかし、実施例１のように、ＧＭＲ素子１０の自由層１４とＴＭＲ素子２０の記録層２２が個別に設置され、ＧＭＲ素子１０の自由層１４の漏れ磁場によってＴＭＲ素子２０の記録層の磁化方向を変える構造においては、静磁結合を効率よく得るためにＴＭＲ素子２０の磁性層２２、２４の磁化方向は膜面に垂直とすることが望ましい。高抵抗状態への書込み、高抵抗状態における読出しには、それぞれ図７（ａ）に示す実線と波線で示した方向に電流を流す。すなわち、高抵抗状態への書込みは、第１配線３０からＧＭＲ素子１０へ電流を流し、高抵抗状態における読出しはＴＭＲ素子２０と、第１配線３０との間に電流を流す。読出しの場合の電流の向きはどちらでもよい。
【００５３】
一方、低低抵抗状態への書込み、低抵抗状態における読出しには、それぞれ図７（ｂ）に示す実線と波線で示した方向に電流を流す。すなわち、低抵抗状態への書込みはＧＭＲ素子１０から第１配線層３０へ電流を流し、低抵抗状態における読出しはＴＭＲ素子２０と、第１配線３０との間に電流を流す。読出しの場合の電流の向きはどちらでもよい。
【００５４】
ＧＭＲ素子１０の磁性層１４の磁化方向が膜面に垂直であり、ＴＭＲ素子２０の磁性層２２の磁化方向が垂直であって静磁結合している場合の利点は、下記の比較例に比べて書込み電流を低減することができる。２つの磁性層の磁化方向が面内方向であって静磁結合している、すなわち磁化方向が反平行になっている比較例において、書込み電流によって一方の磁性層の磁化を反転させ、静磁結合によって他方の磁性層の磁化を反転させる場合を考える。スピン注入書込みにおいては、磁化方向が面内方向である磁性層（以下、面内磁性層）の磁化を反転させるときは、上記面内磁性層の磁化を面内方向から膜面に垂直方向に回転させて行う。このため、比較例のように、面内磁性層の磁化を静磁結合によって磁化反転させる場合には、２つの磁性層は静磁結合しているので、これらの磁性層のうちの一方の磁性層の磁化方向は時計方向に回転し、他方の磁性層の磁化方向は反時計方向に回転する。したがって、反転過程において、２つの磁性層の磁化の同じ極が突き合わさる状態となり、磁化反転が阻害され書込み電流が増大する。
【００５５】
これに対して、磁化方向が膜面に垂直でかつ静磁結合している２つの磁性層においては、磁化反転過程において、それらの磁化の磁極が突き合わさる状態が存在しないため、磁化反転エネルギーの増加を抑制することが可能となる。これにより、比較例に比べて書込み電流を低減することができる。このことは、以下の実施例においても同様である。
【００５６】
（実施例２）
次に、実施例２による磁気抵抗素子について図８（ａ）、８（ｂ）を参照して説明する。この実施例２の磁気抵抗素子は、第２実施形態の磁気抵抗素子１Ａであって、図８（ａ）、８（ｂ）はそれぞれ、実施例２の磁気抵抗素子１Ａが高抵抗状態、低抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。なお、図８（ａ）、８（ｂ）においては、図２に示す第１および第２選択トランジスタ４０、４４は省略してある。
【００５７】
実施例１と同様に、ＴＭＲ素子５０の磁性層５２、５４の磁化方向は膜面に垂直であることが望ましく、ＴＭＲ素子２０の磁性層２２、２４の磁化方向は、垂直または面内いずれでもよい。しかし、ＴＭＲ素子５０の自由層５４の漏れ磁場によってＴＭＲ素子２０の記録層の磁化方向を変える構造においては、静磁結合を効率よく得るためにＴＭＲ素子２０の磁性層２２、２４の磁化方向は膜面に垂直とすることが望ましい。高抵抗状態への書込み、高抵抗状態における読出しには、それぞれ図８（ａ）に示す実線と波線で示した方向に電流を流す。すなわち、高抵抗状態への書込みは、第１配線３０からＴＭＲ素子５０へ電流を流し、高抵抗状態における読出しはＴＭＲ素子２０と、第１配線３０との間に電流を流す。読出しの場合の電流の向きはどちらでもよい。
【００５８】
一方、低低抵抗状態への書込み、低抵抗状態における読出しには、それぞれ図８（ｂ）に示す実線と波線で示した方向に電流を流す。すなわち、低抵抗状態への書込みはＴＭＲ素子５０から第１配線層３０へ電流を流し、低抵抗状態における読出しはＴＭＲ素子２０と、第１配線３０との間に電流を流す。読出しの場合の電流の向きはどちらでもよい。
【００５９】
（実施例３）
次に、実施例３による磁気抵抗素子を図９（ａ）、９（ｂ）を参照して説明する。この実施例３の磁気抵抗素子は、第１実施形態の磁気抵抗素子１であって、ＧＭＲ素子１０の自由層１４は、飽和磁化が１０００ｅｍｕ／ｃｃを有する、例えばＣｏＦｅＢ／ＣｏＰｄ層である。そして、ＧＭＲ素子１０の自由層１４の膜厚の中心からＴＭＲ素子２０の記録層２２の膜厚の中心までの距離ｈとしたとき、自由層１４が形成する漏れ磁場によって記録層２２に印加される磁場Ｈｚの関係を図９（ｂ）に示す。なお、実施例３においては、ＧＭＲ素子１０およびＴＭＲ素子２０の直径は同じであり、この直径ｄをパラメータとして、距離ｈと磁場Ｈｚとの関係を図９（ｂ）に示している。図９（ｂ）からわかるように、距離ｈが小さくなれば、換言すれば、ＴＭＲ素子２０とＧＭＲ素子１０との間に設けられた配線層３０を薄くし、自由層１４と記録層２２の距離ｈを短くすれば、記録層２２に印加される磁場が増加し、記録層２２への磁化反転が容易になる。
【００６０】
また、ＧＭＲ素子１０とＴＭＲ素子２０の距離ｈは約１０ｎｍを境に素子サイズに対する漏れ磁場の大きさが変化し、距離ｈが１０ｎｍ以下では素子サイズは小さい方が漏れ磁場が大きくなり、距離ｈが１０ｎｍ以上では素子サイズが大きい方が、より大きい漏れ磁場を得ることが可能になる。ＧＭＲ素子１０はスピン注入書込みされるため書込み電流の低減が必要であり、自由層１４の膜厚を薄くすることでスピントクルの自由層１４内での緩和を抑制し、効率よくスピントルクを授受でき、書込み電流の低減が可能になる。一方、ＴＭＲ素子２０は漏れ磁場によって書込みが行われるため、磁化反転磁場は小さい方が望ましい。なお、図９（ａ）、９（ｂ）においては、図１に示す第１および第２選択トランジスタ４０、４４は省略してある。
【００６１】
実施例１または実施例３の磁気抵抗素子を記憶素子として、不揮発メモリに用いるためには、記録層２２には熱に対する擾乱耐性が必要となる。このため、Ｋｕを磁気異方性エネルギー密度、Ｖを記録層２２の体積、ｋＢをボルツマン定数、Ｔを絶対温度とすると、ＫｕＶ／（ｋＢＴ）が６０以上必要となる。例えば、素子サイズｄが３０ｎｍの場合には記録層２２に飽和磁化が１０００ｅｍｕ／ｃｃを有するＣｏＦｅＢ／ＣｏＰｔを用い、ＴＭＲ素子２０とＧＭＲ素子１０の間に設けられた配線層３０の厚さを１０ｎｍ、記録層となるＣｏＦｅＢ／ＣｏＰｔの合計膜厚を３．４ｎｍとすることで４００Ｏｅ程度の磁場が記録層２２に印加され、ＣｏＦｅＢ／ＣｏＰｔの反転磁場を３００Ｏｅとすることで不揮発な磁気抵抗素子を製造することが可能になる。ＣｏＦｅＢ／ＣｏＰｔの反転磁場はＣｏＦｅＢとＣｏＰｔの膜厚比によって設計することが可能である。ＣｏＦｅＢの膜厚を厚くすれば反転磁場は低減し、ＣｏＦｅＢの厚さを薄くすれば反転磁場は増加する。
【００６２】
（実施例４）
実施例４による磁気抵抗素子について図１０（ａ）、１０（ｂ）を参照して説明する。この実施例４の磁気抵抗素子は、第１実施形態の磁気抵抗素子であって、図１０（ａ）、１０（ｂ）はそれぞれ、実施例４の磁気抵抗素子１が高抵抗状態、低抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。この実施例４においては、図１０（ａ）、１０（ｂ）に示すように、ＴＭＲ素子２０の記録層２２の磁化方向が固定層２４の磁化方向に対して平行、或いは反平行ではなく、傾いた状態となっている。すなわち、記録層２２は、膜面に平行な磁化成分を有している。なお、図１０（ａ）、１０（ｂ）においては、図１に示す第１および第２選択トランジスタ４０、４４は省略してある。
【００６３】
この実施例４においては、自由層１４の磁化がスピン注入書込みによって反転し、記録層２２に印加される磁場の状態が変われば、記録層２２の磁化の方向が変化する。記録層２２に印加される磁場の大きさが磁化反転磁場以下であれば、記録層２２の磁化は固定層２４に対して平行、或いは反平行状態にならないが、磁化の変化による抵抗変化をＴＭＲ素子２０に流れる電流から読み取ることが可能なる。このため、１と０の情報を得ることが可能になる。この実施例４では自由層１４から漏れる磁場を低減することが可能になり、自由層１４の飽和磁化Ｍｓを低くすることが可能になる。飽和磁化Ｍｓの低下は磁化の反転速度を上げ、高速書込みが可能になる。
【００６４】
（実施例５）
実施例５による磁気抵抗素子を図１１に示す。この実施例５の磁気抵抗素子は、第１実施形態の変形例による磁気抵抗素子であって、ＧＭＲ素子１０Ａの自由層と、ＴＭＲ素子２０Ａの記録層が共通の磁性層（記録層）１８からなっている。すなわち、ＧＭＲ素子１０Ａは固定層１２と、非磁性層１６と、記録層１８とを有し、ＴＭＲ素子２０Ａは、記録層１８と、トンネル障壁層２６と、固定層２４とを有している。そして、共通の記録層１８の側面には記録層１８と実質的に同じ膜厚を有する第３配線層３６の一端が接続された構成となっている。この第３配線層の他端には、図１１には図示していないが、図１に示す第１選択トランジスタ４０が接続される。ＧＭＲ素子１０Ａの固定層１２には、図示しない第２選択トランジスタ４４が接続される。なお、図１１において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。
【００６５】
この第５実施例の磁気抵抗素子においては、実線で示す書込み電流と、波線で示す読出し電流は配線層３６を通過する。なお、配線層３６の厚さを厚くし、ＧＭＲ素子１０Ａの非磁性層１６或いはＴＭＲ素子２０Ａのトンネル障壁層２６の側部に配線３６が接続されると、ＧＭＲ素子１０Ａの場合は非磁性層１６中でスピン情報を持った電子が記録層１８或いは固定層１２に伝わらず、一部が配線層３６に流れるため、書込み電流の上昇が発生する。ＴＭＲ素子２０Ａの場合は配線層３６と固定層２４との間で耐圧の劣化、或いはリーク電流が生じ、前者は素子破壊、後者は読出し出力の劣化が発生する。このため、配線層３６は記録層１８と同じ膜厚であることが望ましく、かつ磁性は無いという条件が与えられる。配線層３６が磁性を有すると記録層１８の体積が上昇し、書込み電流の上昇を引き起こす。また、記録層１８の厚さは薄いため、配線層３６を長くすると抵抗が著しく上昇する。メタル配線３６の膜厚が２ｎｍ程度である場合を考えると、抵抗は、数１０Ω／□〜数１００Ω／□程度になると考えられる。ＴＭＲ素子２０Ａの抵抗が数ｋΩ程度と考えれば、読出し電流のばらつきマージンを十分にとるためには配線層３６における平面上のアスペクト比は２以下が望ましい。
【００６６】
実施例５においては、ＧＭＲ素子１０ＡとＴＭＲ素子２０Ａの記録層１８は共通の磁性層となっているので、磁化方向は書込み電流の低減のために膜面に垂直であることが望ましい。書込みは実線に示すように双方向に電流を流すことによって行う。読出しは波線に示す方向に電流を流すことで行う。なお、読出しは、波線に示す方向と逆方向に流してもよい。
【００６７】
実施例５においては、記録層１８の固定層１２と固定層２４からのシフト磁場を低減するため、ＧＭＲ素子１０Ａの固定層１２と、ＴＭＲ素子２０Ａの固定層２４の磁化方向は逆方向になるように設置し、記録層１８に印加される固定層１２と固定層２４の漏れ磁場が打ち消しあう効果を利用することが望ましい。
【００６８】
（実施例６）
実施例６による磁気抵抗素子を図１２に示す。この実施例６の磁気抵抗素子は、第２実施形態の変形例による磁気抵抗素子であって、ＴＭＲ素子５０Ａの自由層と、ＴＭＲ素子２０Ａの記録層が共通の磁性層（記録層）１８からなっている。すなわち、ＴＭＲ素子５０Ａは固定層５２と、トンネル障壁層５６と、記録層１８とを有し、ＴＭＲ素子２０Ａは、記録層１８と、トンネル障壁層２６と、固定層２４とを有している。そして、共通の記録層１８の側面には記録層１８と実質的に同じ膜厚を有する非磁性の第３配線層３６の一端が接続された構成となっている。この第３配線層の他端には、図１２には図示していないが、図１に示す第１選択トランジスタ４０が接続される。ＴＭＲ素子５０Ａの固定層５２には、図示しない第２選択トランジスタ４４が接続される。なお、図１２において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。
【００６９】
この第６実施例の磁気抵抗素子においては、実線で示す書込み電流と、波線で示す読出し電流は配線層３６を通過する。
【００７０】
実施例６においては、ＴＭＲ素子５０ＡとＴＭＲ素子２０Ａの記録層１８は共通の磁性層となっているので、磁化方向は書込み電流の低減のために膜面に垂直であることが望ましい。書込みは実線に示すように双方向に電流を流すことによって行う。読出しは波線方向に電流を流すことで行う。なお、読出しは、波線に示す方向と逆方向に流してもよい。
【００７１】
実施例６においては、記録層１８の固定層５２と固定層２４からのシフト磁場を低減するため、ＴＭＲ素子１０Ａの固定層５２と、ＴＭＲ素子２０Ａの固定層２４の磁化方向は逆方向になるように設置し、記録層１８に印加される固定層５２と固定層２４の漏れ磁場が打ち消し合う効果を利用することが望ましい。
【００７２】
（実施例７）
実施例７による磁気抵抗素子を図１３に示す。この実施例７の磁気抵抗素子は、図１１に示す実施例５の磁気抵抗素子において、ＧＭＲ素子１０Ａの固定層１２の側部（図１３では下面）に一端が接続され、図示しない第２選択トランジスタ４４に他端が接続される配線層３２を設けるとともに、ＴＭＲ素子２０Ａの固定層２４の側部（図１３では下面）に接続される図示しない配線層３４（図１参照）を設けた構成となっている。図１３において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。なお、読出しは、波線に示す方向と逆方向に流してもよい。
【００７３】
（実施例８）
実施例８による磁気抵抗素子を図１４に示す。この実施例８の磁気抵抗素子は、図７に示す実施例１の磁気抵抗素子において、ＧＭＲ素子１０の固定層１２の側部（図１４では下面）に一端が接続され、図示しない第２選択トランジスタ４４に他端が接続される配線層３２を設けるとともに、ＴＭＲ素子２０の固定層２４の側部（図１４では下面）に接続される図示しない配線層３４（図１参照）を設けた構成となっている。図１４において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。なお、読出しは、波線に示す方向と逆方向に流してもよい。
【００７４】
（実施例９）
実施例９による磁気抵抗素子を図１５に示す。この実施例９の磁気抵抗素子は、第１実施形態の変形例による磁気抵抗素子において、ＧＭＲ素子１０Ｂの自由層と、ＴＭＲ素子２０Ｂの記録層が共通の磁性層（記録層）１８ａとなっている。ＧＭＲ素子１０Ｂは固定層１２と、非磁性層１６と、記録層１８ａとを有し、ＴＭＲ素子２０Ｂは、記録層１８ａと、トンネル障壁層２６と、固定層２４とを有している。そして、ＧＭＲ素子１０Ｂと、ＴＭＲ素子２０Ｂが、記録層１８ａの同じ面側に設けられ、配線層３６がＧＭＲ素子１０ＢおよびＴＭＲ素子２０Ｂが設けられた側と反対側の記録層１８ａの面に設けられた構成となっている。すなわち、記録層１８ａの膜面の面積がＧＭＲ素子１０Ｂの固定層１４の膜面の面積と、ＴＭＲ素子２０Ｂの固定層２４の膜面の面積との和より大きくなっている。
【００７５】
この実施例９においては、スピン注入書込によってＧＭＲ素子１０Ｂの記録層１８ａの磁化が反転すると反転した磁区が、ＴＭＲ素子２０Ｂが設けられている領域まで広がりＴＭＲ素子２０Ｂの記録層１８ａの磁化が反転する。図１５において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。なお、読出しは、波線に示す方向と逆方向に流してもよい。
【００７６】
（実施例１０）
実施例１０による磁気抵抗素子を図１６に示す。この実施例１０の磁気抵抗素子は、第１実施形態の変形例による磁気抵抗素子において、ＧＭＲ素子１０Ｃの自由層と、ＴＭＲ素子２０Ｃの記録層が共通の磁性層（記録層）１８ｂとなっている。ＧＭＲ素子１０Ｃは固定層１２と、非磁性層１６と、記録層１８ｂとを有し、ＴＭＲ素子２０Ｃは、記録層１８ｂと、トンネル障壁層２６と、固定層２４とを有している。そして、ＴＭＲ素子２０Ｃのトンネル障壁層２６が、ＧＭＲ素子１０Ｃの記録層１８ｂの一方の側面に沿って設けられ、配線層３６がＧＭＲ素子１０Ｃの記録層１８ｂの他方の側面に設けられた構成となっている。すなわち、ＴＭＲ素子２０Ｃと配線層３６とは、記録層１８ｂを挟んで互いに反対側に設けられた構成となっている。図１６において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。なお、読出しは、波線に示す方向と逆方向に流してもよい。
【００７７】
（実施例１１）
実施例１１による磁気抵抗素子を図１７に示す。この実施例１１の磁気抵抗素子は、第１実施形態の変形例による磁気抵抗素子において、ＧＭＲ素子１０の自由層と、ＴＭＲ素子２０Ｄの記録層が共通の磁性層（記録層）１８ｃとなっている。ＧＭＲ素子１０は固定層１２と、非磁性層１６と、自由層１４とを有し、ＴＭＲ素子２０Ｄは、記録層１８ｃと、トンネル障壁層２６と、固定層２４とを有している。そして、ＴＭＲ素子２０Ｄの記録層１８ｃ上にＧＭＲ素子１０の自由層１４が接するように設けられ、記録層１８ｃと自由層１４が磁気結合している。そして、ＧＭＲ素子１０の磁性層１２、１４の磁化方向は膜面に垂直であり、ＴＭＲ素子２０Ｄの磁性層１８ｃ、２４の磁化方向は膜面に平行となっている。したがって、ＧＭＲ素子１０直下の記録層１８ｃの磁化は、自由層１４に磁化方向と同じ方向、すなわち膜面に垂直となっている。
【００７８】
また、ＧＭＲ素子１０が設けられた面と反対側の記録層１８ｃの面には、配線層３６が設けられている。配線層３６は、記録層１８ｃに接する配線層３６ａと、記録層１８ｃと反対側の配線層３６ａの面に設けられた配線層３６ｂとを有している。配線層３６ｂの膜面の面積は、配線層３６ａの膜面の面積以下となっている。
【００７９】
この実施例１１においては、スピン注入書込によってＧＭＲ素子１０の自由層１４の磁化が反転すると、自由層１４直下の記録層１８ｃの磁化も反転し、この反転した磁区が、ＴＭＲ素子２０Ｄまで広がりＴＭＲ素子２０Ｄの記録層１８ｃの磁化が反転する。図１７において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。なお、読出しは、波線に示す方向と逆方向に流してもよい。
【００８０】
（実施例１２）
実施例１２による磁気抵抗素子について図１８（ａ）、１８（ｂ）を参照して説明する。この実施例１２の磁気抵抗素子は、図３に示す第３実施形態の磁気抵抗素子１Ｂであって、図１８（ａ）、１８（ｂ）はそれぞれ、実施例１２の磁気抵抗素子が低抵抗状態、高抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。なお、磁気抵抗素子が高抵抗状態である場合は、ＴＭＲ素子２０の記録層２２と、固定層２４の磁化方向が反平行状態であり、磁気抵抗素子が低抵抗状態である場合は、ＴＭＲ素子２０の記録層２２と、固定層２４の磁化方向が平行状態である。なお、図１８（ａ）、１８（ｂ）においては、図３に示す第１および第２選択トランジスタ４０、４４は省略してある。
【００８１】
実施例１２においては、配線層３０の一方の面に互いに離間してＧＭＲ素子１０１、１０２が設けられ、配線層３０の他方の面にＴＭＲ素子２０が設けられた構成となっている。なお、２個のＧＭＲ素子１０１、１０２の間の領域と配線３０に対して反対側の領域にＴＭＲ素子２０を設けることが好ましい。また、２個のＧＭＲ素子１０１、１０２の間の領域は、図１８（ａ）、１８（ｂ）に示すように、窪んでいる。すなわち、ＧＭＲ素子１０１、１０２が位置する領域における配線層３０の膜厚は、ＧＭＲ素子１０１、１０２間に位置する領域における配線層３０の膜厚よりも厚い。
【００８２】
また、実施例１２においては、ＧＭＲ素子１０１、１０２の各磁性層の磁化方向は膜面に垂直であり、ＴＭＲ素子２０の磁性層２２、２４の磁化方向は面内方向、すなわち膜面に平行である。
【００８３】
実施例１２においては、書込みは、２個のＧＭＲ素子１０１、１０２に電流が流れるように実線の矢印に沿って電流を流す。それぞれのＧＭＲ素子１０１、１０２の自由層１４１、１４２に印加されたスピントルクによって自由層１４１、１４２の磁化が反転し、反転した自由層１４１、１４２の漏れ磁場によってＴＭＲ素子２０の記録層２２の磁化が反転する。ＴＭＲ素子２０を低抵抗状態にする場合は、図１８（ａ）に示すように、ＧＭＲ素子１０２から配線層３０を介してＧＭＲ素子１０１に書込み電流を流す。また、ＴＭＲ素子２０を高抵抗状態にする場合は、図１８（ｂ）に示すように、ＧＭＲ素子１０１から配線層３０を介してＧＭＲ素子１０２に書込み電流を流す。
【００８４】
いずれにしても、書込みは、２個のＧＭＲ素子１０１、１０２の自由層１４１、１４２の磁化方向を互いに反平行にし、反平行にされた自由層１４１、１４２の漏れ磁場によってＴＭＲ素子２０の記録層２２の磁化をＴＭＲ素子２０の固定層２４に対して平行になるように磁化を反転させる。２個のＧＭＲ素子１０１、１０２の固定層１２１、１２２の磁化方向を互いに平行となるように設定しておけば、自由層１４１、１４２に印加されるスピントルクは左右逆方向になるため、２つのＧＭＲ素子１０１、１０２の自由層１４１、１４２の磁化方向を反平行に設定できる。なお、漏れ磁場の方向を黒矢印で示した。
【００８５】
実施例１２においては、ＧＭＲ素子１０１、１０２とＴＭＲ素子２０および漏れ磁場によって還流磁場が形成され、記録層２２の磁化が反転する。ＴＭＲ素子２０の記録層２２の磁化反転を容易にするためにはＧＭＲ素子１０１、１０２の自由層１４１、１４２から漏れる磁場をＴＭＲ素子２０の記録層２２に効率良く集めることが望ましく、例えば、配線層３０として比透磁率１０〜１０００程度の磁性体膜と非磁性体膜を積層させた積層構造とし（後述の図３３（ｂ）参照）、上記非磁性体膜をＧＭＲ素子１０１、１０２の自由層１４１、１４２側に設置し、上記磁性体膜をＴＭＲ素子２０の記録層２２側に設置させることで磁場を効率良く集中させることが可能になる。比透磁率の値が小さすぎると磁場吸収率が落ち、大きすぎると、磁化の追随速度が劣化し、高速動作ができなくなる。例えば磁化を有する配線層３０としてＮｉＦｅ、ＣｏＦｅＮｉ、ＦｅＡｌＳｉ等の材料を用いることが望ましい。
【００８６】
また、記録層２２の平面形状を、長軸と短軸が同じとなる形状、例えば円とすることで記録層２２の形状異方性を無くし、磁化反転を容易にすることも可能である。記録層２２の磁化反転が容易になれば、記録層２２の磁化を反転させるための磁化反転磁場を小さくすることが可能となり、自由層１４１、１４２からの漏れ磁場を低減することができる。自由層１４１、１４２からの漏れ磁場を低減することにより、自由層１４１、１４２のそれぞれの飽和磁化Ｍｓと膜厚ｔとの積（Ｍｓ×ｔ）を低減することが可能となり、その結果、書込み電流を低減することができる。
【００８７】
また、実施例１２の磁気抵抗素子の読み出しは、図１８（ａ）、１８（ｂ）の波線に示すように、ＧＭＲ素子１０１、１０２のうち一方と、ＴＭＲ素子２０との間に電流を流すことにより行う。なお、読み出しは、ＴＭＲ素子２０と配線３０との間に電流を流すことにより行ってもよい。
【００８８】
実施例１２の変形例による磁気抵抗素子を図１９（ａ）、１９（ｂ）に示す。図１９（ａ）、１９（ｂ）はそれぞれ、この変形例の磁気抵抗素子が低抵抗状態、高抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。この変形例の磁気抵抗素子は、実施例１２の磁気抵抗素子において、２つのＧＭＲ素子１０１、１０２のうちの一方、例えばＧＭＲ素子１０２を導電層１３で置き換えた構成となっている。この導電層１３は、例えばＷ（タングステン）から形成される。この変形例のように、２つのＧＭＲ素子を１つのＧＭＲ素子とすることにより、スピン注入書込みによって自由層１２１と固定層１４１の磁化状態を反平行状態から平行状態にするための書込み電流を減らすことが可能になる。この理由を以下に説明する。
【００８９】
一般に、スピン注入書込みを行う場合には、自由層と固定層の磁化状態を平行から反平行にするための書込み電流は、反平行状態から平行状態にする書込み電流よりも大きい。実施例１２においては、書込みは、２つのＧＭＲ素子１０１、１０２のうち一方のＧＭＲ素子の磁化状態を反平行から平行にし、他方のＧＭＲ素子の磁化状態を平行から反平行にする。このため、書込み電流は２つのＧＭＲ素子のうち磁化状態を平行から反平行にするＧＭＲ素子に合わせる。実施例１２においては、２つのＧＭＲ素子は同じサイズで、同じ材料から構成されているので、ＴＭＲ素子２０の記録層２２の磁化状態によらず、一定の値となる。
【００９０】
これに対して、実施例１２の変形例においては、ＧＭＲ素子は１つであるので、磁化状態を反平行から平行にするための書込み電流を、実施例１２に比べて小さくすることができる。
【００９１】
なお、この変形例においては、読出しは、実施例１２の場合と異なり、図１９に示すようにＴＭＲ素子２０から導電層１３に電流を流すことが好ましい。このようにすることにより、読出し時にディスターブを受けるのを抑制することができる。
【００９２】
（実施例１３）
実施例１３による磁気抵抗素子について図２０（ａ）、２０（ｂ）を参照して説明する。  図２０（ａ）、２０（ｂ）はそれぞれ、実施例１３の磁気抵抗素子が低抵抗状態、高抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。なお、図２０（ａ）、２０（ｂ）においては、図３に示す第１および第２選択トランジスタ４０、４４は省略してある。
【００９３】
図１８（ａ）、１８（ｂ）に示す実施例１２においては、ＴＭＲ素子２０の記録層２２の磁化が膜面に平行であった。これに対して、実施例１３の磁気抵抗素子は、ＴＭＲ素子２０の記録層２２が垂直異方性を有している点で、実施例１２の磁気抵抗素子と異なっている。ただし、ＴＭＲ素子２０の記録層２２の垂直磁気異方性は弱く２πＭｓ２＞Ｍｓ×Ｈｋ／２の関係を満たすように設計される。ここで、Ｍｓは記録層２２の飽和磁化を示し、Ｈｋは垂直磁気異方性磁界を示す。また、ＴＭＲ素子２０の固定層２４は実施例１２と同様に、面内異方性を有している。
【００９４】
図２０（ａ）に示す低抵抗状態となるように書込む場合は、ＧＭＲ素子１０２から配線層３０を介してＧＭＲ素子１０１へ電流を流す。これにより、ＧＭＲ素子１０２の自由層１４２の磁化がスピン注入トルクの影響によって上方向を向き、逆にＧＭＲ素子１０１の自由層１４１の磁化がスピン蓄積トルクの影響によって下方向を向く。すなわち、ＧＭＲ素子１０１、１０２の自由層１４１、１４２の磁化が逆方向を向くため、２つの自由層１４１、１４２で形成される黒矢印の磁場が、ＴＭＲ素子２０の記録層２２に印加され、垂直磁気異方性を有する記録層２２の磁化が斜め左側に傾く。
【００９５】
これに対して、図２０（ｂ）に示す高抵抗状態となるように書込む場合は、実線で示す書込み電流を図２０（ａ）に示す場合と逆に流すことで、ＧＭＲ素子１０１、１０２の自由層１４１、１４２の磁化がそれぞれ逆方向に回転する。これにより、２つの自由層１４１、１４２で形成される黒矢印の磁場が、図２０（ａ）に対して逆方向に形成され、ＴＭＲ素子２０の記録層２２の磁化が斜め右方向に傾く。左右に傾いた記録層２２の磁化と固定層２４の磁化のなす角の変化量を、ＴＭＲ効果を利用して抵抗差として読み出すことで読出しを実行する。なお、読出し電流を波線で示す。この読出し電流は、図２０（ａ）、２０（ｂ）では、ＴＭＲ素子２０から配線３０を介して２つのＧＭＲ素子の一方、例えば、ＧＭＲ素子１０１に流していたが、逆方向、すなわちＧＭＲ素子１０１から配線３０を介してＴＭＲ素子２０に流してもよい。
【００９６】
（実施例１４）
実施例１４による磁気抵抗素子について、図２１Ａ（ａ）乃至図２１Ｂ（ｂ）を参照して説明する。図２１Ａ（ａ）、２１Ａ（ｂ）はそれぞれ、実施例１４の磁気抵抗素子が低抵抗状態にあるときの平面図、断面図を示し、図２１Ｂ（ａ）、２１Ｂ（ｂ）はそれぞれ、実施例１４の磁気抵抗素子が高抵抗状態にあるときの平面図、断面図を示す。図２１Ａ（ａ）乃至図２１Ｂ（ｂ）において、実線が書込み電流、波線が読出し電流、矢印が各磁性層の磁化の方向を示している。
【００９７】
この実施例１４の磁気抵抗素子は、図１８（ａ）、１８（ｂ）に示す実施例１２とは、ＴＭＲ素子２０の記録層２２の磁化方向が異なっている。この実施例１４では、ＴＭＲ素子２０の記録層２２の磁化および固定層２４の磁化が面内方向を向き、記録層２２の磁化と、固定層２４の磁化の容易軸が直交する。固定層２４の磁化容易軸は２つのＧＭＲ素子１０１、１０２を結ぶ方向に対して平行に設置され（図２１Ａ（ａ）、２１Ｂ（ａ））、記録層２２の磁化容易軸は固定層２４の容易軸に対して直交する方向に設置される。
【００９８】
記録層２２と固定層２４の磁化容易軸が直交するＴＭＲ素子２０は以下の方法で形成される。固定層２４はＭｇＯのトンネル障壁層２６上に形成され、ＩｒＭｎ（１５）／ＣｏＦｅ（３）／Ｒｕ（０．８）／ＣｏＦｅＢ（２．５）からなる。ここで、“／”は積層順を示し、左側の層が右側の層に対して上部に設置される。また、括弧内の数値は膜厚を示し、単位はｎｍである。この固定層２４は、ＩｒＭｎ（１５）による反強磁性結合を用いてＣｏＦｅ（３）／Ｒｕ（０．８）／ＣｏＦｅＢ（２．５）からなる積層膜の磁化方向を固定する。この積層膜のＣｏＦｅ（３）とＣｏＦｅＢ（２．５）の磁化はＲｕ（０．８）を介して、シンセティック反強磁性結合を形成することで固定層２４から記録層２２へ漏れる磁場を低減することが可能になる。ＩｒＭｎを用いた固定層２４の磁化の固着は磁場中での成膜、或は成膜後の磁場中熱処理によって行う。
【００９９】
一方、記録層２２の容易軸は形状磁気異方性を用いる。記録層２２はＭｇＯのトンネル障壁層２６の下側に、ＣｏＦｅＢ（３）を用いて形成される。そして、２つのＧＭＲ素子１０１、１０２を結ぶ方向に対して直交する方向に長さＬが５０ｎｍ、平行方向には幅Ｗが３０ｎｍの楕円体を膜平面方向に形成する。記録層２２の磁化は長さ方向と幅方向の反磁界係数の差により、長さ方向に磁化容易軸を持つ。記録層の磁化方向は形状磁気異方性で与えられる形状磁気異方性エネルギーと２つのＧＭＲ素子１０１、１０２で形成される磁場から与えられるゼーマンエネルギーの和が最も小さくなる方向に向く。記録層２２の磁化の向きを灰色の矢印で示した。なお、ＴＭＲ素子２０の固定層２４およびＧＭＲ素子１０１、１０２の各磁性層の磁化方向は白色で示している。
【０１００】
記録層２２には形状異方性と、２つのＧＭＲ素子１０１、１０２の自由層１４１、１４２によって形成される外部磁場によって、斜め方向を向く。２つのＧＭＲ素子１０１、１０２の自由層１４１、１４２よって形成される磁場をＨｄ、記録層２２の長さ方向の反磁界係数をＨＬ、幅方向の反磁界係数をＨＷとおくと、ＨｄＭｓ＞（ＨＷ−ＨＬ）×２πＭｓ２を満たせば斜め方向に形成できる。
【０１０１】
書込みは以下のように行われる。まず、図２１Ａ（ｂ）に示す低抵抗状態となるように書込む場合は、ＧＭＲ素子１０２から、配線層３０を介してＧＭＲ素子１０１に電流を流す。すると、ＧＭＲ素子１０２の自由層１４２の磁化がスピン注入トルクの影響によって上方向を向き、逆にＧＭＲ素子１０１の自由層１４１の磁化がスピン蓄積トルクの影響によって下方向を向き、ＧＭＲ素子１０１、１０２の自由層１４１、１４２の磁化が互いに逆方向を向く。このため、２つの自由層１４１、１４２で形成される黒矢印で示す磁場が、ＴＭＲ素子２０の記録層２２に印加され、ＴＭＲ素子２０の記録層２２の磁化が斜め左側に傾く。
【０１０２】
一方、図２１Ｂ（ｂ）に示す高抵抗状態となるように書込む場合は、実線で示す書込み電流を図２１Ａ（ｂ）に示す場合と逆に流すことで、ＧＭＲ素子１０１、１０２の自由層１４１、１４２の磁化がそれぞれ逆方向に回転し、２つの自由層１４１、１４２で形成される黒矢印の磁場が、図２１Ａ（ｂ）に対して逆方向に形成され、ＴＭＲ素子２０の記録層２２の磁化が斜めに傾く。
【０１０３】
このように左右に傾いた記録層２２の磁化と、固定層２４の磁化のなす角の変化量を、ＴＭＲ効果を利用して、抵抗差として読み出すことで読出しを実行する。ＴＭＲ素子２０の記録層２２の磁化の向きは２つのＧＭＲ素子１０１、１０２の自由層１４１、１４２から形成される磁場によって決定されるため、情報を記録する部分は２つのＧＭＲ素子１０１、１０２の自由層１４１、１４２となる。さらにＴＭＲ素子２０の記録層２２は２つのＧＭＲ素子１０１、１０２の自由層１４１、１４２に記録された情報を読みだす自由層とも呼べる。高抵抗と低抵抗の情報を読み出すＴＭＲ素子２０の記録層２２の磁化の回転を小さくすることで、少ない外部磁場を読み出すことが可能になり、ＧＭＲ素子１０１、１０２の自由層１４１、１４２の飽和磁化Ｍｓを低くすることが可能になる。ＧＭＲ素子１０１、１０２の自由層１４１、１４２の飽和磁化Ｍｓを低下は書込み速度の向上に寄与する。
【０１０４】
（実施例１５）
実施例１５による磁気抵抗素子を図２２に示す。実施例１５の磁気抵抗素子は、図１８（ａ）、１８（ｂ）に示す実施例１２において、配線層３０を長くし、外部との電気的接続のために配線層３０に新たに端子を設けた構成となっている。実施例１２においては、ＧＭＲ素子１０１、１０２の固定層１２１、１２２と電気的に接続された２つの端子と、ＴＭＲ素子２０の固定層２４と電気的接続された端子との、合計３端子が設けられていたが、実施例１５は、配線層３０にも端子が設けられ、合計４端子となっている。
【０１０５】
図１８（ａ）、１８（ｂ）に示す実施例１２では、読出し電流が、２つのＧＭＲ素子のうちの一方、例えばＧＭＲ素子１０１を流れるため、ＧＭＲ素子１０１の自由層１４１にスピントルクが印加される。このため、自由層１４１の磁化が読出し電流によってディスターブを受ける。読出し電流によって自由層１４１の磁化が反転すると、２個のＧＭＲ素子１０１、１０２によって形成された漏れ磁場が変化し、ＴＭＲ素子２０の記録層２２に印加される磁界が変わる。これにより、記録層２２の磁化が擾乱され、記録保持エネルギーが劣化する。
【０１０６】
このため、実施例１５においては、読出し電流による記録層２２の記録保持エネルギー劣化の対策として４端子化を実施した。実施例１５のように、読出し電流がＧＭＲ素子１０１を通らずＴＭＲ素子２０にのみ流れる構造にすることで、ＧＭＲ素子１０１の自由層１４１の磁化反転を防止し、読出しディスターブに強い磁気抵抗素子とすることが可能になる。
【０１０７】
（実施例１６）
実施例１６による磁気抵抗素子について図２３（ａ）、２３（ｂ）を参照して説明する。この実施例１６の磁気抵抗素子は、図２２に示す実施例１５の磁気抵抗素子とは、ＴＭＲ素子２０の記録層２２が垂直異方性を有している点で、実施例１５の磁気抵抗素子と異なっている。ただし、ＴＭＲ素子２０の記録層２２の垂直磁気異方性は弱く２πＭｓ２＞Ｍｓ×Ｈｋ／２の関係を満たすように設計される。ここで、Ｍｓは記録層２２の飽和磁化を示し、Ｈｋは垂直磁気異方性磁界を示す。また、ＴＭＲ素子２０の固定層２４は実施例１５と同様に、面内異方性を有している。
【０１０８】
図２３（ａ）に示す状態となるように書き込む場合は、ＧＭＲ素子１０２から配線層３０を介してＧＭＲ素子１０１に電流を流す（実線の矢印参照）。これにより、ＧＭＲ素子１０２の自由層１４２の磁化がスピン注入トルクの影響によって上方向を向き、逆にＧＭＲ素子１０１の自由層１４１の磁化がスピン蓄積トルクの影響によって下方向を向く。ＧＭＲ素子１０１、１０２の自由層１４１、１４２の磁化が互いに逆方向を向くため、２つの自由層１４１、１４２で形成される黒矢印の磁場が、ＴＭＲ素子２０の記録層２２に印加され、ＴＭＲ素子２０の垂直磁気異方性を有した記録層２２の磁化が斜め左側に傾く。
【０１０９】
一方、図２３（ｂ）に示す状態となるように書き込む場合は、ＧＭＲ素子１０１から配線層３０を介してＧＭＲ素子１０２に電流を流す（実線の矢印参照）。これにより、ＧＭＲ素子１０１、１０２の自由層１４１、１４２の磁化がそれぞれ逆方向に回転し、２つの自由層１４１、１４２で形成される黒矢印の磁場が、図２３（ａ）に示す場合に対して逆方向に形成され、ＴＭＲ素子２０の記録層２２の磁化が斜め右方向に傾く。左右に傾いた記録層２２の磁化と固定層２４の磁化のなす角の変化量を、ＴＭＲ効果を利用して、抵抗差として読み出すことで読出しを実行する。
【０１１０】
（実施例１７）
実施例１７による磁気抵抗素子について図２４Ａ（ａ）乃至図２４Ｂ（ｂ）を参照して説明する。実施例１７の磁気抵抗素子は、実施例１４の磁気抵抗素子の配線層３０の長さを長くし、実施例１５と同様に４端子とした構成となっている。動作原理は、図２１Ａ（ａ）乃至図２１Ｂ（ｂ）に示す実施例１４の磁気抵抗素子と同じとなる。
【０１１１】
なお、実施例３、実施例４、実施例５、実施例７乃至実施例１７のいずれかの磁気抵抗素子において、ＧＭＲ素子をＴＭＲ素子に置き換えても同様の効果を得ることが可能になる。この場合、書込みを実施するＴＭＲ素子の抵抗Ｒ１と、読出しを実施するＴＭＲ素子の抵抗Ｒ２を、Ｒ１＜Ｒ２の関係を満たすようにすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。
【０１１２】
また、実施例１乃至実施例４、実施例８、実施例１２乃至実施例１７においては、ＧＭＲ素子はスピントルクによって磁化が反転し、ＴＭＲ素子は漏れ磁場によるＧＭＲ素子とＴＭＲ素子の静磁結合によって磁化が反転する。スピン注入書込みはスピン緩和によるスピントクル減少を抑えるため自由層の膜厚は薄い方が良く。磁場書込みではゼーマンエネルギーが飽和磁化と磁場の掛け算で表せるため、厚い方が良い。ＧＭＲ素子の自由層の膜厚をｔ１とし、ＴＭＲ素子の記録層の膜厚をｔ２とするとｔ１＜ｔ２の関係を満たすように設計することが望ましい。
【０１１３】
次に、図２５に書込み時間に対する書込み電流の関係を示す。一般に、書込み時間が５ナノ秒〜２０ナノ秒以下になると磁化の歳差運動よりも高速になるため、磁化の反転速度を超えることになる。磁化反転の速度を超えて書込みを実施するには、図２５に示すように、書込み電流を大きくし、スピントルクを上げることが効果的である。例えば磁化反転速度（自然共鳴速度）１０ナノ秒を有する自由層を３ナノ秒で書込みたい場合は１０ナノ秒に対して２倍程度の書込み電流を与えれば、磁化反転させることが可能になる。
【０１１４】
一方、ＴＭＲ素子では書込み電流を上げるとトンネル障壁層へ印加される電界が上昇し、一定の電圧を超えると絶縁破壊が生じる。例えば高いＭＲが得られるＭｇＯのトンネル障壁層においては、面積抵抗ＲＡが１０Ωμｍ２程度であるので、１Ｖを超える電圧をトンネル障壁層に与えると絶縁破壊が生じる。また、書込みの高電圧化は消費電力の増加を引き起こし、さらに高集積化による電界集中を引き起こす。このため、低消費電力、および大容量のＲＡＭにとっては大きな課題となる。
【０１１５】
ＧＭＲ素子の抵抗はＴＭＲ素子に対して数桁低いため、書込みをＧＭＲ素子で実施すれば、上記問題を解決できる。ただしＧＭＲ素子の抵抗変化量はＴＭＲ素子に比べ数桁低くなるため、高い読出し出力を得るためにはＴＭＲ素子を用いることが望ましい。
【０１１６】
以上により、各実施形態のように、ＧＭＲ素子と、ＴＭＲ素子とを備え、かつ３端子或いは４端子構造を有する磁気抵抗素子を用いれば、高速書込み、低消費電力を同時に解決することが可能になる。
【０１１７】
また、ＧＭＲ素子として、ＧＭＲ素子の非磁性層１６をスピンフィルターで置き換えた構成のＧＭＲ素子を用いてもよい。スピンフィルターを有するＧＭＲ素子を用いることで書込み電流を低減することが可能である。書込み電流を低減させるためには、ＧＭＲ素子の磁性層を伝導するときの伝導電子のスピン分極率が高いことが望ましい。これは、従来の電子状態密度ＤＯＳ(Density of States)のスピン分極率という考え方ではなく、実際にＧＭＲ素子に流れる伝導電子のスピン分極が高いと、注入される伝導電子のスピン分極率が高いことを意味するためである。
【０１１８】
このような状況を実現させるためのＧＭＲ素子のスピンフィルターの材料として、スピネル構造、またはＮａＣｌ型の結晶構造を有する鉄酸化物を用いることが望ましい。これらのうち、ＮａＣｌ型の結晶構造を有する鉄酸化物のほうが更に望ましい。
【０１１９】
ＤＯＳという観点ではスピネル構造をもつ鉄酸化物のなかには高スピン分極率を有することが知られている材料がすでにあるが、伝導電子の高スピン分極率を実現するためには、従来の考え方では高スピン分極率を有するとは知られていない、ＮａＣｌ型の鉄酸化物では、伝導電子においては高スピン分極率を実現することが可能となる。
【０１２０】
このような材料は極薄層で形成されるため、複数層の積層膜からなる磁性層全体の磁化方向としては、積層される他の磁性層の磁化方向によって膜面内磁化、膜面垂直方向磁化のいずれも実現することが可能である。
【０１２１】
次に、図１１に示す実施例５の磁気抵抗素子の製造方法について、図２６（ａ）乃至図２９（ｂ）を参照して説明する。図２６（ａ）乃至図２９（ｂ）は、実施例５の磁気抵抗素子の製造方法の一具体例を示す断面図である。
【０１２２】
まず、選択トランジスタおよび下部配線が形成された基板（図示せず）上に固定層となる垂直磁化膜としてＣｏＰｔ層１２を１０ｎｍ、非磁性層１６としてＡｇ層を５ｎｍ積層する（図２６（ａ））。フォトリソグラフーとＡｒイオンエッチングを用いて、Ａｇ層１６と、ＣｏＰｔ層１２をパターニングした後、Ａｇ層１６およびＣｏＰｔ層１２を覆うように、ＭｇＯ層７０を１ｎｍ、ＳｉＯ２膜７２を２０ｎｍ堆積させる（図２６（ｂ））。
【０１２３】
次に、ＣＭＰ(Chemical Mechanical Polishing)を用いてＡｇ層１６の表面が露出するようにＳｉＯ２膜７２を平坦化する（図２７（ａ））。その後、記録層１８となるＣｏＦｅＢ（１）／ＣｏＰｄ（１）の積層膜を成膜する。ここで、記号／の左側が上層、右側が下層であることを示し、括弧内の数字は膜厚（ｎｍ）を示す。続いて、トンネル障壁層２６としてＭｇＯ層を１ｎｍ成膜し、その後、固定層２４としてＣｏＰｔ（１０）／ＣｏＦｅＢ（１）の積層膜を成膜する。続いて、キャップ層７４としてＴａ（１０）を成膜する（図２７（ｂ））。
【０１２４】
次に、フォトリソグラフィーとＡｒイオンエッチングを用いて、キャップ層７４および固定層２４をパターニングし、残置されたキャップ層７４および固定層２４が固定層１２および非磁性層１６上に位置するようにする（図２８（ａ））。固定層２４が除去された領域７６における記録層１８の部分１８ａの磁化を消失させるため、添加物を領域７６における記録層１８の部分１８ａに打ち込む。この添加物として、窒素、酸素、リン、ヒ素、アンチモン等が挙げられる。その後、更に３５０℃で熱処理を行う。これにより、添加物を領域７６における記録層１８の部分１８ａに拡散させ、領域７６の磁化を消失させる（図２８（ｂ））。磁化が消失した領域１８ａは、図１１に示す配線３６として用いられる。なお、ＧＭＲ素子１０の固定層１２の磁化は図２８（ｂ）の工程で施した熱処理によって、全体の漏れ磁場が低減できるように隣接する固定層の磁化と、反平行に設置される。
【０１２５】
次に、ＳｉＮ膜７８を１０ｎｍ、ＳｉＯ２膜８０を５０ｎｍ堆積する（図２９（ａ））。続いて、フォトリソグラフィーとフッ素ガスを用いたＲＩＥ(Reactive Ion Etching)およびＡｒイオンエッチングを用いて、ＳｉＯ２膜８０、ＳｉＮ膜７８、および領域７６のトンネル障壁層２６および非磁性化された記録層をエッチングする。続いて。ＳｉＯ２膜８２を１００ｎｍ堆積した後、このＳｉＯ２膜８２に対してＣＭＰ処理による平坦化を実施する（図２９（ｂ））。なお、図２９（ｂ）の右側に形成された垂直磁化膜１２と非磁性層１６は配線層として用いられ、左右の固定層１２および非磁性層１６の下部に選択トランジスタが接続され、ＴＭＲ素子の上部に配線が接続される。右側の垂直磁化膜１２と非磁性層１６は、Ｗ、Ｍｏ等の非磁性配線に置き換えても良い。最終的には磁界を印加し、記録層１８を挟んだ上下の固定層１２、２４の磁化を反平行に設置し、記録層１８に印加される固定層１２、２４からの漏れ磁場を低減させる。固定層１２、２４からの漏れ磁場が低減できない場合は、ＴＭＲ素子の固定層２４の上部、或いはＧＭＲ素子の固定層１２の下部にそれぞれの固定層に対して逆向きの磁化を有する垂直磁化膜を設置し、記録層１８に印加される漏れ磁場を低減しても良い。
【０１２６】
次に、図１８（ａ）、１８（ｂ）に示す実施例１２の磁気抵抗素子の製造方法について、図３０（ａ）乃至図３３（ｂ）を参照して説明する。図３０（ａ）乃至図３３（ｂ）は、実施例１２の磁気抵抗素子の製造方法の一具体例を示す断面図である。
【０１２７】
まず、選択トランジスタおよび下部配線が形成された基板（図示せず）上に固定層となる垂直磁化膜としてＣｏＰｔ層１２を１０ｎｍ、非磁性層１６としてＡｇ層を５ｎｍ、自由層となる垂直磁化膜としてＣｏＰｄ層１４を１．５ｎｍ、配線層３０の下部膜となる第１配線膜３０ａとしてＷ、またはＭｏを積層する（図３０（ａ））。フォトリソグラフーとＡｒイオンエッチングを用いて、第１配線膜３０ａと、ＣｏＰｄ層１４と、Ａｇ層１６と、ＣｏＰｔ層１２をパターニングし、２つのＧＭＲ素子を形成する。その後、第１配線膜３０ａ、ＣｏＰｄ層１４、Ａｇ層１６、およびＣｏＰｔ層１２を覆うように、ＭｇＯ層７０を１ｎｍ、ＳｉＯ２膜７２を２０ｎｍ堆積させる（図３０（ｂ））。
【０１２８】
次に、ＣＭＰ(Chemical Mechanical Polishing)を用いて第１配線膜３０ａの表面が露出するようにＳｉＯ２膜７２を平坦化する（図３１（ａ））。その後、配線層３０の上部膜となる第２配線膜３０ｂとして、例えば、Ｗ、Ｍｏ、ＮｉＦｅ、ＣｏＦｅＮｉ、またはＦｅＡｌＳｉを成膜する。続いて記録層２２となるＣｏＦｅＢ（１）／ＣｏＰｔ（１）の積層膜を成膜する。その後、トンネル障壁層２６としてＭｇＯ層を１ｎｍ成膜し、続いて、固定層２４としてＣｏＰｔ（１０）／ＣｏＦｅＢ（１）の積層膜を成膜する（図３１（ｂ））。
【０１２９】
次に、フォトリソグラフィーとＡｒイオンエッチングを用いて、固定層２４、トンネル障壁層２６、記録層２２をパターニングし、残置された固定層２４、トンネル障壁層２６、および記録層２２の積層構造が、２つのＧＭＲ素子の間に位置するようにする（図３２（ａ））。続いて、熱処理を行い、ＴＭＲ素子の固定層２４の磁化を固定する（図３２（ｂ））。
【０１３０】
次に、ＳｉＯ２膜８０を５０ｎｍ堆積する（図３３（ａ））。その後、ＳｉＯ２膜８０に対してＣＭＰ処理による平坦化を実施する。続いて、フォトリソグラフィーとフッ素ガスを用いたＲＩＥ(Reactive Ion Etching)およびＡｒイオンエッチングを用いて、ＳｉＯ２膜８０および第２配線膜３０ｂをパターニングし、磁気抵抗素子を完成する（図３３（ｂ））。
【０１３１】
この製造方法は、図２６（ａ）乃至図２９（ｂ）に示す製造方法に類似しているが、配線層３０を第１配線膜３０ａ、第２配線膜３０ｂの２段で形成するため、ＧＭＲ素子の上部に形成される配線３０（第１配線膜３０ａ、第２配線膜３０ｂ）の膜厚ｔ１と２個のＧＭＲ素子の間の配線層３０ｂの膜厚ｔ２の間にはｔ１＞ｔ２の関係が生じる。
【０１３２】
次に、図７に示す実施例１の磁気抵抗素子をメモリセルの記憶素子として用いた場合における不揮発メモリのレイアウトを図３４（ａ）に、断面図を図３４（ｂ）に示す。このメモリセル１００には、第１および第２選択トランジスタ４０、４４が含まれており、これらの選択トランジスタ４０、４４は半導体基板に作成される。選択トランジスタ４４のソース／ドレイン４４ａの一方には、コンタクト１０１、ＧＭＲ素子１０を介して配線層３０に接続され、この配線層３０上にＴＭＲ素子２０が設けられる。このＴＭＲ素子２０には配線層３４が接続される。また、配線層３０には、コンタクト１０３、１０２を介して選択トランジスタ４０のソース／ドレイン４０ａの一方に接続される。符号４０ｂ、４４ｂはそれぞれ、選択トランジスタ４０、４４のゲート電極である。選択トランジスタ４４のソース／ドレイン４４ａの他方には、コンタクト１０４、ビア１０５、１０６を介して、配線層１０７に接続される。また、選択トランジスタ４０のソース／ドレイン４０ａの他方には、コンタクト１１４、ビア１１５、１１６を介して、配線層１１７に接続される。なお、配線層３４は読出し線ＲＬに接続され、配線１０７はビット線ＢＬに接続され、配線１１７は書込み線ＷＲＬに接続される。また、選択トランジスタ４４のゲート電極４４ｂはワード線ＷＬに接続され、選択トランジスタ４０のゲート電極４０ｂは選択線ＳＬに接続される。なお、ワードＷＬ、選択線ＳＬは後述する図３５（ａ）、３５（ｂ）に示す。
【０１３３】
このような構成のメモリセル１００は、図３４（ａ）からわかるように、最小配線幅をＦとすると、縦が６Ｆ、横が１２Ｆであるので、セル面積は７２Ｆ２となる。これに対して、典型的なＳＲＡＭでは選択トランジスタを６個用いるためセル面積が１３０Ｆ２〜１４０Ｆ２となる。すなわち、図３４（ａ）に示すメモリセル１００のセル面積は、選択トランジスタを６個用いるＳＲＡＭのセル面積の半分となり、大容量に優れ、かつ消費電力の少ないＳＲＡＭと同等の高速性を有するＭＲＡＭの製造が可能になる。また、図３４（ａ）においては、選択トランジスタのゲート幅Ｗをゲート長Ｌに対して３（＝Ｗ／Ｌ）にしているので、選択トランジスタに流すことができる電流が増加し、結果、書込み電流を増加させ高速動作が可能になる。なお、Ｗ／Ｌは３以上であれば、選択トランジスタに流すことができる電流が増加させＳＲＡＭと同等の高速性を有するＭＲＡＭを製造することができる。また、上記説明では、実施例１について説明したが、実施例２乃至実施例１１でも同様に、セル面積を小さくすることができる。
【０１３４】
次に、図３５（ａ）、３５（ｂ）を参照して、図３４（ａ）、３４（ｂ）に記載された不揮発メモリの書込み動作と読出し動作を説明する。
【０１３５】
書込み動作は図３５（ａ）に示すように、書込みを行うメモリセルに対応するワード線ＷＬ１、選択線ＳＬ１を活性化し、選択トランジスタ４０、４４をオン状態にする。このとき、他のワード線ＷＬ２、選択線ＳＬ２は非選択状態とする。その後、読出し線ＲＬ１を非選択（不活性）とし、図３５（ａ）の矢印に示すように、書込み線ＷＲＬ１と、ビット線ＢＬ１との間に書込み電流を流して書込みを行う。なお、このとき、他のメモリセルに対応する読出し線ＲＬ２、書込み線ＷＲＬ２、およびビット線ＢＬ２は非選択状態とする。
【０１３６】
読出し動作は図３５（ｂ）に示すように、読出しを行うメモリセルに対応するワード線ＷＬ１を活性化して選択トランジスタ４４をオン状態にするとともに、選択線ＳＬ１を非選択状態にし、選択トランジスタ４０をオフ状態にする。このとき、他のワード線ＷＬ２、非選択線ＳＬ２は非選択状態とする。その後、図３５（ｂ）の矢印に示すように、読出し線ＲＬ１と、ビット線ＢＬ１との間に電流を流して読出しを行う。
【０１３７】
次に、図２２に示す実施例１５の磁気抵抗素子をメモリセルの記憶素子として用いた場合における不揮発メモリのレイアウトを図３６（ａ）に、断面図を図３６（ｂ）に示す。このメモリセル１００には、第１および第２選択トランジスタ４２１、４２２と、第３選択トランジスタ４５とが含まれており、これらの選択トランジスタ４２１、４２２、４５は半導体基板に作成される。選択トランジスタ４５のソース／ドレイン４５ａの一方は、コンタクト２０１、２０２、引き出し配線２０３を介して配線層３０に接続され、この配線層３０上にＴＭＲ素子２０が設けられる。このＴＭＲ素子２０には配線層３４が接続される。この配線層３４は、読出し線ＲＬｂに接続される。また、選択トランジスタ４５のソース／ドレイン４５ａの他方は、コンタクト２１１、２１２を介して配線層２１３に接続され、この配線層２１３は読出し線ＲＬａに接続される（後述の図３７（ａ）、３７（ｂ）参照）。
【０１３８】
選択トランジスタ４２１のソース／ドレイン４２ａ１の一方は、図示しないコンタクトを介してＧＭＲ素子１０１の固定層に接続され、このＧＭＲ素子１０１の自由層は、配線３０に接続される。なお、選択トランジスタ４２１のソース／ドレイン４２ａ１の他方は、図示しないコンタクトを介して書込み線ＷＲＬｂに接続される。
【０１３９】
選択トランジスタ４２２のソース／ドレイン４２ａ２の一方は、図示しないコンタクトを介してＧＭＲ素子１０２の固定層に接続され、このＧＭＲ素子１０２の自由層は、配線３０に接続される。なお、選択トランジスタ４２２のソース／ドレイン４２ａ２の他方は、図示しないコンタクトを介して書込み線ＷＲＬａに接続される。
【０１４０】
なお、選択トランジスタ４２１，４２２のゲート電極は、のワード線ＷＬに接続され、選択トランジスタ４５のゲート電極は選択線ＳＬに接続される（後述の図３７（ａ）、３７（ｂ）参照）。
【０１４１】
このように構成された図３６（ａ）に示すメモリセル１００のセル面積は、図３４（ａ）に示すメモリセルの面積に比べて増加するが、読出し電流による自由層のディスターブを抑制できる利点を有する。
【０１４２】
次に、図３７（ａ）、３７（ｂ）を参照して、図３６（ａ）、３６（ｂ）に記載された不揮発メモリの書込み動作と読出し動作を説明する。
【０１４３】
書込み動作は図３７（ａ）に示すように、書込みを行うメモリセルに対応するワード線ＷＬ１を活性化し、選択トランジスタ４２１、４２２をオン状態にする。このとき、上記メモリセルに対応する選択線ＳＬ１、および他のワード線ＷＬ２、選択線ＳＬ２は非選択状態とする。その後、読出し線ＲＬａ１、ＲＬｂ１を非選択（不活性）とし、図３７（ａ）の矢印に示すように、書込み線ＷＲＬａ１、ＷＲＬｂ１との間に書込み電流を流して書込みを行う。
【０１４４】
読出し動作は図３７（ｂ）に示すように、読出しを行うメモリセルに対応する選択線ＷＳＬ１を活性化して選択トランジスタ４５をオン状態にするとともに、ワード線ＷＬ１を非選択状態にし、選択トランジスタ４２１、４２２をオフ状態にする。このとき、他のワード線ＷＬ２、非選択線ＳＬ２は非選択状態とする。その後、図３７（ｂ）の矢印に示すように、読出し線ＲＬａ１、ＲＬｂ１との間に電流を流して読出しを行う。
【０１４５】
次に、実施例１乃至１１に示す３端子構造の磁気抵抗素子を２個と、トランジスタを６個用いて、不揮発性のＳＲＡＭセルを構成した一具体例を図３８に示す。この具体例の不揮発メモリは、少なくとも１個のメモリセル２５０を有し、このメモリセル２５０は、磁気抵抗素子３００ａ、３００ｂと、ｐチャネルＭＯＳトランジスタＭ１、Ｍ３と、ｎチャネルＭＯＳトランジスタＭ２、Ｍ４、Ｍ５、Ｍ６と有している。磁気抵抗素子３００ａ、３００ｂは、実施例１乃至１４のいずれかに示す３端子構造の磁気抵抗素子である。
【０１４６】
トランジスタＭ１、Ｍ２は、ＣＭＯＳインバータ３１０を構成し、トランジスタＭ３、Ｍ４はＣＯＭＳインバータ３２０を構成している。トランジスタＭ１、Ｍ３のソースは電源電圧ＶＤＤに接続され、トランジスタＭ２、Ｍ４のソースは接地電源ＶＳＳに接続される。ＣＭＯＳインバータ３１０は、入力端子が磁気抵抗素子３００ｂの第１端子（ＴＭＲ素子の固定層に電気的に接続される端子）に接続され、出力端子が磁気抵抗効果素子３００ａの第２端子（ＧＭＲ素子の固定層に電気的に接続される端子）に接続される。また、ＣＭＯＳインバータ３２０は、入力端子が磁気抵抗素子３００ａの第１端子（ＴＭＲ素子の固定層に電気的に接続される端子）に接続され、出力端子が磁気抵抗効果素子３００ｂの第２端子（ＧＭＲ素子の固定層に電気的に接続される端子）に接続される。すなわち、ＣＭＯＳインバータ３１０、３２０は、磁気抵抗素子３００ａ、３００ｂを介してクロスカップルされラッチ回路を構成する。そして、磁気抵抗素子３００ａの第３端子（ＴＭＲ素子とＧＭＲ素子との間に設けられた配線層３０）がトランスファトランジスタＭ５のソース／ドレインの一方に接続され、磁気抵抗素子３００ｂの第３端子（ＴＭＲ素子とＧＭＲ素子との間に設けられた配線層３０）がトランスファトランジスタＭ６のソース／ドレインの一方に接続される。トランスファトランジスタＭ５のソース／ドレインの他方は第１ビット線ＢＬに接続され、トランスファトランジスタＭ６のソース／ドレインの他方は第２ビット線／ＢＬに接続される。また、トランスファトランジスタＭ５、Ｍ６のゲートはワード線ＷＬに接続される。
【０１４７】
このように構成されたメモリセルは従来のＳＲＡＭセルと同様に、ラッチ回路に対して読み出し、書込み動作を行うことができる。さらに、ラッチ回路に保持したデータを３端子構造の磁気抵抗素子へ書込むことにより、不揮発性データとして保持することができる。このメモリセルの動作について、図３９乃至図４１を参照して説明する。図３９はこのメモリセルの動作のフローを示す図である。このメモリセル２５０の動作には、リセット動作、書込み動作、保持（Store)動作、リコール動作、読出し動作がある。図４０（ａ）、４０（ｂ）、４０（ｃ）はそれぞれ、リセット動作、書込み動作、保持動作を説明する回路図であり、図４１はリコール動作を説明する回路図である。
【０１４８】
リセット動作は、２つの磁気抵抗素子３００ａ、３００ｂにおけるＧＭＲ素子の自由層と固定層の磁化方向を反平行にする動作であり、書込み動作の前に行う。このリセット動作は、図４０（ａ）に示すように、ワード線ＷＬを活性化し、トランスファトランジスタＭ５、Ｍ６をオン状態にする。その後、電源電圧ＶＤＤからトランスファトランジスタＭ５、Ｍ６を介してビット線ＢＬ、／ＢＬに電流を流すことにより行う。このときビット線ＢＬ、／ＢＬは「Ｌ」レベルとなっている。なお、図４０（ａ）に示す矢印は、電子の流れを示している。
【０１４９】
書込み動作は、従来のＳＲＡＭセルの書込み動作と同様であって、ＣＭＯＳインバータ３１０、３２０および磁気抵抗素子３００ａ、３００ｂからなるラッチ回路にデータを書込む動作である。この書込み動作は、図４０（ｂ）に示すように、ワード線ＷＬを活性化し、トランスファトランジスタＭ５、Ｍ６をオン状態にする。その後、ビット線ＢＬ、／ＢＬのうちの一方、例えばビット線ＢＬを低電位にし、他方のビット／ＢＬを高電位にすることにより行う。これにより、図４０（ｂ）に示すように、クロスカップルノードＮ１の電位は「Ｌ」レベルに、クロスカップルノードＮ３の電位は「Ｈ」レベルになる。
【０１５０】
保持動作は、データが書き込まれた後、そのデータを不揮発性データとして記憶させる場合に行う動作である。この保持動作は、図４０（ｃ）に示すように、ビット線ＢＬ、／ＢＬを同時に「Ｈ」レベルにすることにより行う。この動作を行うことにより、書込み動作で低電位にした側の磁気抵抗素子に電流が流れることから、磁気抵抗素子３００ａのＧＭＲ素子の自由層と固定層の磁化方向が平行になる。図４０（ｃ）に示す矢印は、電子の流れを示している。この動作方法は、磁気抵抗素子に書込む前にラッチ回路のデータを読出す工程が不要であることから、保持動作を高速化することができる。
【０１５１】
リコール動作は、メモリセルの電源がオフされた後、再びオンされる場合に行う動作であり、磁気抵抗素子に記録した不揮発性データをラッチ回路に復帰させる動作である。このリコール動作を行った後は、従来のＳＲＡＭの読出し動作と同様に、ラッチ回路に記憶されたデータの読出しが可能になる。リコール動作は、図４１に示すように、セル電源を立ち上げる。電源を立ち上げる前の状態は、例えば磁気抵抗素子３００ａにおいてはＧＭＲ素子の自由層と固定層の磁化が平行状態で、磁気抵抗素子３００ｂにおいてはＧＭＲ素子の自由層と固定層の磁化方向が反平行状態である。セル電源を立ち上げるとラッチ回路の充電が開始され、磁気抵抗素子３００ａ、３００ｂの抵抗値の差がそのまま遅延差となり、クロスカップルノードＮ１、Ｎ３の電位差となって現れる。なお、読出し動作は、従来のＳＲＡＭセルと同様に、ワード線ＷＬを活性化してトランスファトランジスタＭ５、Ｍ６をオン状態にし、ビット線ＢＬ、／ＢＬに現れる電位差を図示しないセンスアンプを用いて読出すことにより行う。
【０１５２】
この３端子構造の磁気抵抗素子を２つ用いた不揮発性ＳＲＡＭメモリセルは、リセットおよび保持動作をそれぞれの磁気抵抗素子のＧＭＲ素子に対して行い、リコール動作をそれぞれの磁気抵抗素子のＴＭＲ素子の抵抗値の差を利用して行うことを特徴とする。そのため、図４２に示す他の実施形態による不揮発性のＳＲＡＭとして構成することも可能である。図４２に示す不揮発性のＳＲＡＭは、図３８に示すＳＲＡＭにおいて、磁気抵抗素子３００ａ、３００ｂを磁気抵抗素子３０１ａ、３０１ｂに置き換えた構成を有している。磁気抵抗素子３０１ａ、３０１ｂとしては、例えば実施例１２乃至実施例１４のいずれかの磁気抵抗素子が用いられる。そして、インバータ３１０の出力端子が磁気抵抗素子３０１ａのＧＭＲ素子１０１に接続され、トランスファトランジスタＭ５のソース／ドレインの一方が磁気抵抗素子３０１ａのＧＭＲ素子１０２に接続され、インバータ３２０の入力端子が磁気抵抗素子３０１ａのＴＭＲ素子２０に接続される。また、インバータ３１０の入力端子が磁気抵抗素子３０１ｂのＴＭＲ素子２０に接続され、トランスファトランジスタＭ６のソース／ドレインの一方が磁気抵抗素子３０１ｂのＧＭＲ素子１０２に接続され、インバータ３２０の出力端子が磁気抵抗素子３０１ｂのＧＭＲ素子１０１に接続される。すなわち、リセットおよび保持動作の際のトランスファトランジスタからＣＭＯＳインバータのＮＭＯＳトランジスタの間の電流経路に対して直列に３端子構造の磁気抵抗素子のＧＭＲ素子を接続し、リコール動作の際のＣＭＯＳインバータの出力端子からもう一方のＣＭＯＳインバータの入力端子の間の電流経路に対して直列にＴＭＲ素子が接続されればよい。
【０１５３】
また、この図４２に示すメモリセルは、従来のＳＲＡＭセルのデータ保持ノードの中に磁気抵抗素子を直列に接続する構造となっているが、抵抗値が比較的高いＴＭＲ素子についてはトランスファトランジスタとＣＭＯＳインバータのＮＭＯＳトランジスタとの間には接続されないことから、スタティックノイズマージンを大きく悪化させることはない。
【０１５４】
この図３８および図４２に示すメモリは、従来のＳＲＡＭと同等の高速動作を行うことができ、読出しおよび書込み速度の向上を図ることができる。
【０１５５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１５６】
１  磁気抵抗素子
１０１、１０２  ＧＭＲ素子
１２１、１２２  固定層
１４１、１４２  自由層
１６１、１６２  非磁性層
２０  ＴＭＲ素子
２２  記録層
２４  固定層
２６  トンネル障壁層
３０  配線層
４０  選択トランジスタ
４２１、４２２  選択トランジスタ
４４  選択トランジスタ
【図１】
0005814680.tif 000002
【図２】
0005814680.tif 000003
【図３】
0005814680.tif 000004
【図４】
0005814680.tif 000005
【図５】
0005814680.tif 000006
【図６】
0005814680.tif 000007
【図７】
0005814680.tif 000008
【図８】
0005814680.tif 000009
【図９】
0005814680.tif 000010
【図１０】
0005814680.tif 000011
【図１１】
0005814680.tif 000012
【図１２】
0005814680.tif 000013
【図１３】
0005814680.tif 000014
【図１４】
0005814680.tif 000015
【図１５】
0005814680.tif 000016
【図１６】
0005814680.tif 000017
【図１７】
0005814680.tif 000018
【図１８】
0005814680.tif 000019
【図１９】
0005814680.tif 000020
【図２０】
0005814680.tif 000021
【図２１Ａ】
0005814680.tif 000022
【図２１Ｂ】
0005814680.tif 000023
【図２２】
0005814680.tif 000024
【図２３】
0005814680.tif 000025
【図２４Ａ】
0005814680.tif 000026
【図２４Ｂ】
0005814680.tif 000027
【図２５】
0005814680.tif 000028
【図２６】
0005814680.tif 000029
【図２７】
0005814680.tif 000030
【図２８】
0005814680.tif 000031
【図２９】
0005814680.tif 000032
【図３０】
0005814680.tif 000033
【図３１】
0005814680.tif 000034
【図３２】
0005814680.tif 000035
【図３３】
0005814680.tif 000036
【図３４】
0005814680.tif 000037
【図３５】
0005814680.tif 000038
【図３６】
0005814680.tif 000039
【図３７】
0005814680.tif 000040
【図３８】
0005814680.tif 000041
【図３９】
0005814680.tif 000042
【図４０】
0005814680.tif 000043
【図４１】
0005814680.tif 000044
【図４２】
0005814680.tif 000045