(57)【特許請求の範囲】
【請求項１】
磁気積層体であって、
磁化の向きを切換えることができる強磁性自由層と、磁化の向きが固定された強磁性基準層と、これらの間にあるバリア層と、前記自由層から電気的に分離されるとともに前記基準層と物理的に接触する反強磁性ピニング層とを備え、
前記自由層、基準層、バリア層、およびピニング層は各々中心および外径を有し、前記基準層の外径は前記自由層の外径よりも大きく、
前記ピニング層は環状であり内径を有し、
前記ピニング層の内径は前記自由層の外径よりも大きい、磁気積層体。
【請求項２】
前記環状ピニング層と前記自由層との間に電気絶縁分離層をさらに備える、請求項１に記載の磁気積層体。
【請求項３】
前記環状ピニング層は、前記基準層の、前記自由層とは反対の側に位置する、請求項１または２に記載の磁気積層体。
【請求項４】
前記基準層は、第１の面と、反対側の第２の面とを有しており、
前記第１の面側上に、前記バリア層が設けられており、
前記第２の面側上に設けられた下部電極をさらに備える、請求項１〜３のいずれか１項に記載の磁気積層体。
【請求項５】
前記基準層の面積は前記自由層の面積よりも大きい、請求項１〜４のいずれか１項に記載の磁気積層体。
【請求項６】
前記バリア層は前記自由層よりも大きな外径を有する、請求項１〜５のいずれか１項記載の磁気積層体。
【請求項７】
前記基準層は合成反強磁性（ＳＡＦ）３重層である、請求項１〜６のいずれか１項に記載の磁気積層体。
【請求項８】
前記基準層は単一強磁性ピンド層である、請求項１〜６のいずれか１項に記載の磁気積層体。
【請求項９】
前記ピニング層の中心は、前記自由層、前記基準層および前記バリア層の各々の中心と整列する、請求項１〜８のいずれか１項に記載の磁気積層体。
【請求項１０】
前記下部電極は、前記基準層の前記第２の面に接触する、請求項４〜９のいずれか１項に記載の磁気積層体。
【請求項１１】
前記バリア層は、前記基準層の前記第１の面に接触する、請求項４〜１０のいずれか１項に記載の磁気積層体。
【請求項１２】
前記磁気積層体は磁気トンネル接合メモリセルである、請求項１〜１１のいずれか１項に記載の磁気積層体。
【発明の詳細な説明】
【背景技術】
【０００１】
背景
普及しているコンピューティングおよびハンドヘルド／通信産業の急成長は、大容量の不揮発性ソリッドステートデータ記憶装置に対する需要の拡大を生み出した。フラッシュメモリのような現在の技術には、アクセス速度が遅い、耐久性に限界がある、集積化が困難であるといったいくつかの欠点がある。フラッシュメモリ（ＮＡＮＤまたはＮＯＲ）には、スケーリングの問題もある。また、従来の回転型記憶装置（たとえばディスクドライブ）には、面密度についての課題、および、読取／記録ヘッドのような構成要素をより小さくしより信頼性が高いものにするという課題がある。
【０００２】
抵抗センスメモリ（ＲＳＭ）は、データビットを高抵抗状態または低抵抗状態として記憶することで、将来の不揮発性のユニバーサルメモリの有望な候補となっている。このようなメモリの１つであるＭＲＡＭは、不揮発性、書込／読取速度が高速であること、ほぼ無制限のプログラミング耐性、および待機電力ゼロを特徴としている。ＭＲＡＭの基礎となる構成要素は、磁気トンネル接合（ＭＴＪ）である。ＭＲＡＭは、電流によって誘起された磁場を利用してＭＴＪの磁化を切換えることにより、ＭＴＪの抵抗を切換える。ＭＴＪの大きさが縮小すると、切換用の磁場の振幅が増大し、切換のばらつきがより大きくなる。
【０００３】
しかしながら、抵抗センスメモリが製造段階に入る前に、歩留まりを制限する多数の要素を克服しなければならない。１つの課題は、抵抗センスメモリアレイにおける切換用電流の大きさである。スピントルクトランスファーＲＡＭ（ＳＴＲＡＭ）では、これはバリア層の特性を含むいくつかの要素に左右される。したがって、切換用電流の低減を容易にする設計が必要である。
【発明の概要】
【課題を解決するための手段】
【０００４】
簡単な概要
本開示は磁気積層体（たとえば磁気トンネル接合セルといったメモリセルおよび読取センサ）に関する。この構造体はピンド（pinned）基準層を有し、この基準層は、基準層と自由層との間の層間結合を減じるように構成される。これら構造体によって、高いトンネリング磁気抵抗（ＴＭＲ）が得られる。
【０００５】
ある特定の実施の形態において、本開示に記載される磁気積層体は、磁化の向きを切換えることができる自由層と、磁化の向きが固定された（ピンド：pinned）基準層と、これらの間にあるバリア層とを有し、自由層、基準層、およびバリア層は各々中心を有する。この積層体は、中心を有する環状反強磁性ピニング（pinning）層を含み、ピニング層の中心は、自由層、基準層、およびバリア層各々の中心と整列し、ピニング層は、自由層から電気的に分離されるとともに基準層と物理的に接触する。
【０００６】
別の特定の実施の形態において、本開示に記載される磁気積層体は、磁化の向きを切換えることができる自由層と、磁化の向きが固定された基準層と、これらの間にあるバリア層とを有する。この積層体は、自由層から電気的に分離されるとともに基準層と物理的に接触する反強磁性ピニング層を含む。自由層、基準層、バリア層、およびピニング層は各々、中心および外径を有し、基準層の外径は自由層の外径よりも大きい。
【０００７】
もう１つの特定の実施の形態において、本開示に記載される磁気積層体は、磁化の向きを切換えることができる自由層と、磁化の向きが固定された合成反強磁性（synthetic antiferromagnetic）（ＳＡＦ）結合基準層と、これらの間にあるバリア層とを有する。ＳＡＦ基準層は、金属スペーサによって隔てられた第１の強磁性サブ層と第２の強磁性サブ層とを有し、第１のサブ層は第２のサブ層とは異なる。
【０００８】
これらのおよびその他さまざまな特徴および利点は、以下の詳細な説明を読めば明らかになるであろう。
【０００９】
本開示は、この開示のさまざまな実施の形態に関する下記詳細な説明が添付の図面とともに考慮されることによって、より一層十分に理解されるであろう。
【００１０】
図面は必ずしも正しい縮尺で描かれていない。図面において同様の構成要素には同様の番号が付される。しかしながら、所与の図面のある構成要素を示すために使用される番号は、別の図面において同じ番号が付された構成要素を限定することを意図していないことが、理解されるであろう。
【図面の簡単な説明】
【００１１】
【図１Ａ】面内磁化方向を有する例示としての磁気積層体の概略断面図である。
【図１Ｂ】面外磁化方向を有する例示としての垂直異方性磁気積層体の概略断面図である。
【図２】メモリセルおよび半導体トランジスタを含む例示としてのメモリユニットの概略図である。
【図３】磁気セルのある実施の形態の概略断面図である。
【図４Ａ】図３の磁気セルを形成するための段階的方法を示す。
【図４Ｂ】図３の磁気セルを形成するための段階的方法を示す。
【図４Ｃ】図３の磁気セルを形成するための段階的方法を示す。
【図４Ｄ】図３の磁気セルを形成するための段階的方法を示す。
【図４Ｅ】図３の磁気セルを形成するための段階的方法を示す。
【図４Ｆ】図３の磁気セルを形成するための段階的方法を示す。
【図４Ｇ】図３の磁気セルを形成するための段階的方法を示す。
【図４Ｈ】図３の磁気セルを形成するための段階的方法を示す。
【図４Ｉ】図３の磁気セルを形成するための段階的方法を示す。
【図４Ｊ】図３の磁気セルを形成するための段階的方法を示す。
【図５】磁気セルのある実施の形態の概略断面図である。
【図６】磁気セルのある実施の形態の概略断面図である。
【図７】磁気セルのある実施の形態の概略断面図である。
【図８Ａ】図７の磁気セルを形成するための段階的方法を示す。
【図８Ｂ】図７の磁気セルを形成するための段階的方法を示す。
【図８Ｃ】図７の磁気セルを形成するための段階的方法を示す。
【図８Ｄ】図７の磁気セルを形成するための段階的方法を示す。
【図８Ｅ】図７の磁気セルを形成するための段階的方法を示す。
【図８Ｆ】図７の磁気セルを形成するための段階的方法を示す。
【図８Ｇ】図７の磁気セルを形成するための段階的方法を示す。
【図８Ｈ】図７の磁気セルを形成するための段階的方法を示す。
【図９】磁気セルのある実施の形態の概略断面図である。
【発明を実施するための形態】
【００１２】
詳細な説明
本開示は、磁気積層体（たとえばスピントルクメモリ（ＳＴＲＡＭ）セル、ＲＲＡＭセル、およびその他の抵抗センスメモリセル（ＲＳＭセル）ならびに読取センサ）を対象とする。この構造体はピンド強磁性基準層を有する。この層は、単一層またはＳＡＦ３重層であり、強磁性自由層よりも大きく強磁性自由層を超えて延在する。このような構造体によって、ピンド基準層と自由層との間の層間結合を、基準層と自由層が同じ大きさであるセル構造と比較して、減じることができる。加えて、強磁性層の端部における短絡の問題は回避される。これら構造体によって、高いトンネリング磁気抵抗（ＴＭＲ）が得られる。ＴＭＲが高いことで、これらメモリセルを取入れたメモリアレイの読取能力および書込能力が改善される。
【００１３】
ある実施の形態では、磁気セルは、自由層から分離されるが基準層と物理的に接触する環状の反強磁性ピニング層を含む。他の実施の形態では、磁気セルは非対称ＳＡＦ３重層を含む。
【００１４】
以下の説明において添付の一組の図面を参照する。これら図面は、本明細書の一部を構成するとともに、特定の実施の形態をいくつか例示する。これ以外の実施の形態が意図されており本開示の範囲または精神から外れることなくなされ得ることが理解されるはずである。したがって、以下の詳細な説明は限定の意味で捉えられるべきではない。本明細書に示されるどのような定義も説明も、本明細書で頻繁に使用されるいくつかの用語の理解を容易にすることを目的としており、本開示の範囲を限定することを意味しない。
【００１５】
特に指定しない限り、明細書および特許請求の範囲で使用される、特徴の大きさ、量、および物理的特性を表わすすべての数値は、すべての例において「約」という用語によって修正されるものとして理解されるはずである。したがって、特にこれに反する指定がない限り、明細書および添付の特許請求の範囲に記載の数値パラメータは、当業者が本明細書に開示されている教示を利用して得ようとする所望の特性に応じて変化し得る概数である。
【００１６】
本明細書および添付の特許請求の範囲で使用される単数を示す表現は、内容が明らかにそれを否定しない限り、複数の対象物を有する実施の形態を包含する。本明細書および添付の特許請求の範囲で使用される「または」という用語は一般的に、内容が明らかにそれを否定しない限り、その意味に「および／または」が含まれるものとして用いられる。
【００１７】
なお、「上部」、「下部」、「〜よりも上に」、「〜よりも下に」などの用語が本開示で使用されることがある。これら用語は、構造体の位置または向きを限定するものとして解釈されてはならず、構造体間の空間的な関係を示すものとして使用されているはずである。
【００１８】
本開示はそれほど限定的ではないが、本開示および本発明のさまざまな側面は、図面および以下に示す例に関する説明を通して認識されるであろう。
【００１９】
図１Ａは、軟強磁性自由層１２Ａと、強磁性基準（すなわちピンド）層１４Ａとを含む磁気セル１０Ａの概略断面図である。強磁性自由層１２Ａおよび強磁性基準層１４Ａは、酸化物バリア層１３Ａまたは非磁性トンネルバリアによって隔てられている。なお、明確にするためにシードまたはキャップ層といった他の層は描かれていないが技術的な必要が生じれば含まれる可能性がある。
【００２０】
基準層１４Ａは、自由層１２Ａよりも大きく、かつ、少なくとも１方向、多くの場合は互いに逆の少なくとも２つの方向において強磁性自由層１２Ａの端部を超えて延在している。円形またはほぼ円形のセルの場合、各層（たとえば自由層１２Ａ、基準層１４Ａなど）は、中心点および外径を有する。ある実施の形態では、基準層１４Ａの直径は自由層１２Ａの直径よりも大きいため、基準層１４Ａはすべての方向において自由層１２Ａを超えて延在する。
【００２１】
強磁性層１２Ａ、１４Ａは、たとえばＦｅ、Ｃｏ、またはＮｉといった任意の有用な強磁性（ＦＭ）材料、およびＮｉＦｅおよびＣｏＦｅといったこれらの合金からなるものでもよい。ＣｏＦｅＢといった３元合金は特に有用であろう。なぜなら、３元合金はスピン電流の切換にとって望ましい低いモーメントおよび高い分極率を有するからである。自由層１２Ａおよび基準層１４Ａのうちいずれかまたはいずれも、単一の強磁性層であっても合成反強磁性（ＳＡＦ）結合構造体、すなわち、２つの強磁性サブ層がＲｕまたはＣｕといった金属スペーサで隔てられサブ層の磁化の向きが逆方向であることで正味磁化をもたらすものであってもよい。強磁性自由層１２Ａの磁化の向きは強磁性基準層１４Ａの磁化の向きよりも簡単に切換えることができる。バリア層１３Ａは、たとえば酸化物材料（例としてＡｌ２Ｏ３、ＴｉＯｘまたはＭｇＯ）といった電気絶縁材料からなるものであってもよい。他の適切な材料を使用することもできる。任意で、バリア層１３Ａを、プロセスの実現可能性および装置の信頼性に応じて自由層１２Ａまたは基準層１４Ａとともにパターニングしてもよい。
【００２２】
第１のまたは下部電極１８Ａは強磁性基準層１４Ａと電気的に接触しており、第２のまたは上部電極１９Ａは強磁性自由層１２Ａと電気的に接触している。電極１８Ａ、１９Ａは、強磁性層１２Ａ、１４Ａを、層１２Ａ、１４Ａを通して読取および書込電流を与える制御回路に電気的に接続する。
【００２３】
少なくとも自由層１２Ａを径方向において囲んでいるのは、電気絶縁性を有する分離層１６Ａである。この実施の形態では、分離層１６Ａは、自由層１２Ａとバリア層１３Ａと上部電極１９Ａとを囲む。分離層１６Ａは、厚みが約２〜３０ｎｍであり、酸化物および窒化物といった電気絶縁材料で形成される。分離層１６Ａに適した材料の例は、Ｓｉ３Ｎ４、ＳｉＯ２、ＳｉＯｘＮｙ、ＳｉＯＣＮ、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＭｇＯ、およびその他Ｋが低い誘電体を含む。その他の実施の形態では、分離層１６Ａは自由層１２Ａと上部電極１９Ａとを囲む。
【００２４】
磁気セル１０Ａの抵抗は、強磁性層１２Ａ、１４Ａの磁化ベクトルの相対的な向きまたは磁化の向きによって決まる。強磁性基準層１４Ａの磁化方向はあらかじめ定められた方向に固定される（pinned）のに対し、強磁性自由層１２Ａの磁化方向はスピントルクの影響を受けて自在に回転する。強磁性基準層１４Ａは、たとえば、ＰｔＭｎ、ＩｒＭｎおよびその他といった反強磁性整列材料との交換バイアスを利用することによって、固定され（pinned）てもよい。
【００２５】
磁気メモリセル１０Ａは、自由層１２Ａの磁化の向きが基準層１４Ａの磁化の向きと同一方向（平行）であるとき、低抵抗状態である。逆に、磁気メモリセルは、自由層１２Ａの磁化の向きが基準層１４Ａの磁化の向きと反対方向（反平行）であるとき、高抵抗状態である。スピントランスファーによる磁気セル１０Ａの抵抗状態の切換えすなわちデータ状態の切換えは、磁気セル１０Ａの磁性層を通る電流がスピン分極しスピントルクを自由層１２Ａに与えることによって生じる。十分なスピントルクが自由層１２Ａに与えられると、自由層１２Ａの磁化の向きを互いに逆の２つの方向の間で切換えることができ、これにより、磁気セル１０Ａを低抵抗状態と高抵抗状態との間で切換えることができる。
【００２６】
磁気メモリセル１０Ａの自由層１２Ａおよび基準層１４Ａの磁化の向きは、これらの層の面の中、すなわち「面内」にある。図１Ｂはこれに代わる磁気メモリセルの実施の形態を示しており、この磁気メモリセルの自由層およびピンド層の磁化の向きは、これらの層の面に対して垂直である、すなわち「面外」である。
【００２７】
図１Ａの磁気セル１０Ａと同様、図１Ｂの磁気セル１０Ｂは、酸化物バリア層１３Ｂまたは非磁性トンネルバリアによって隔てられた軟強磁性自由層１２Ｂと強磁性基準（すなわちピンド）層１４Ｂとを有する。第１のまたは下部電極１８Ｂは強磁性基準層１４Ｂと電気的に接触しており、第２のまたは上部電極１９Ｂは強磁性自由層１２Ｂと電気的に接触している。電極１８Ｂ、１９Ｂは、強磁性層１２Ｂ、１４Ｂを、層１２Ｂ、１４Ｂを通して読取および書込電流を与える制御回路に電気的に接続する。径方向の電気絶縁分離層１６Ｂは、少なくとも自由層１２Ａと上部電極１９Ｂとを囲んでいる。セル１０Ｂのさまざまな要素は、層１２Ｂ、１４Ｂの磁化の向きが層の面の中ではなく層の拡がりに対して垂直な向きである点を除いて、上記セル１０Ａの要素と同様である。
【００２８】
自由層１２Ｂおよび基準層１４Ｂ各々には、図１Ｂに示される、対応付けられた磁化の向きがある。ある実施の形態では、磁気セル１０Ｂは、自由層１２Ｂの磁化の向きが基準層１４Ｂの磁化の向きと同一方向（平行）である場合に低抵抗状態である。他の実施の形態では、磁気セル１０Ｂは、自由層１２Ｂの磁化の向きが基準層１４Ｂの磁化の向きと反対方向（反平行）である場合に高抵抗状態である。
【００２９】
図１Ａのセル１０Ａと同様、スピントランスファーによる磁気セル１０Ｂの抵抗状態の切換えすなわちデータ状態の切換えは、磁気セル１０Ｂの磁性層を通る電流がスピン分極しスピントルクを自由層１２Ｂに与えることによって生じる。十分なスピントルクが自由層１２Ｂに与えられると、自由層１２Ｂの磁化の向きを互いに逆の２つの方向の間で切換えることができ、これにより、磁気セル１０Ｂを低抵抗状態と高抵抗状態との間で切換えることができる。
【００３０】
示されているメモリセル１０Ａ、１０Ｂいずれにおいても、自由層１２Ａ、１２Ｂの磁化の向きは定まっていない。上記のように、磁気メモリセルは、自由層１２Ａ、１２Ｂの磁化の向きが基準層１４Ａ、１４Ｂの磁化の向きと同一方向であるときに低抵抗状態である。逆に、磁気メモリセルは、自由層１２Ａ、１２Ｂの磁化の向きが基準層１４Ａ、１４Ｂの磁化の向きと反対方向であるときに高抵抗状態である。ある実施の形態では、低抵抗状態がデータ状態「０」であり高抵抗状態がデータ状態「１」であるが、他の実施の形態では低抵抗状態が「１」で高抵抗状態が「０」である。
【００３１】
図１Ａおよび図１Ｂのメモリセル１０Ａ、１０Ｂの磁気積層体を、いくつかの修正を加えてハードディスクドライブの磁気読取センサとして使用することもできる。このような用途では、自由層１２Ａ、１２Ｂは隣接する記録媒体上に記憶された磁性状態の影響を受け、電流がこの積層体を流れたときに、媒体内における磁化の向きを検出できる。
【００３２】
図２は、導電性素子を介して半導体トランジスタ２２に電気的に結合されたメモリ素子２１を含む例示としてのメモリユニット２０の概略図である。メモリ素子２１は本明細書に記載のメモリセルのうちいずれであってもよい。トランジスタ２２は、ドープされた領域（たとえばｎドープ領域として示される）と、ドープ領域の間にあるチャネル領域（ｐドープされたチャネル領域として示される）とを有する半導体基板２５を含む。トランジスタ２２はゲート２６を含み、ゲート２６は、ワード線ＷＬに電気的に結合され、選択を可能にするとともに、電流がソース線ＳＬからメモリ素子２１およびビット線ＢＬに流れるようにする。プログラマブルメタライゼーションメモリユニット２０のアレイを、半導体製造技術を利用してワード線およびビット線とともに半導体基板上に形成することができる。図１Ａのメモリセル１０Ａも図１Ｂのメモリセル１０Ｂも、それぞれの上部電極１９Ａ、１９Ｂを介してビット線ＢＬに接続されるものとして示されている。
【００３３】
図３は、強磁性自由層よりも大きくこの自由層を超えて延在するピンドＳＡＦ３重層基準層を有するメモリセルの第１の実施の形態を示す。この実施の形態は、自由層から分離されているが基準層と物理的に接触している反強磁性ピニング層を含む。この反強磁性ピニング層は、ある実施の形態では環状である。具体的には、メモリセル３０は、バリア層３３によって隔てられた軟強磁性自由層３２とＳＡＦ３重層基準（すなわちピンド）層３４とを有する。バリア層３３は、ある実施の形態では酸化物バリア層であり、他の実施の形態では非磁性トンネルバリアでもよい。１つの実施の形態において、３重層３４は、Ｒｕの層で隔てられた強磁性材料（たとえばＣｏＦｅＢ）からなる２つの層で構成され、バリア層３３はＭｇＯで構成される。第１のまたは下部電極３８は３重層３４と電気的に接触しており、第２のまたは上部電極３９は強磁性自由層３２と電気的に接触している。電気絶縁分離層３６は、自由層３２および上部電極３９を囲んでいる。セル３０のさまざまな要素は、特に記載している事項を除いて上記セル１０Ａ、１０Ｂの要素と同様である。
【００３４】
メモリセル３０はまた、上部電極３９よりも上に位置するハードマスク３７を含む。ある実施の形態では、ハードマスク３７は導電性であり上部電極３９と一体化されているかまたは上部電極３９に置き換わるものである。メモリセル３０はまた、バリア層３３、自由層３２、および上部電極３９の積層体を径方向において囲みこれらから分離層３６によって電気的に絶縁されている反強磁性ピニング層３５を含む。示されている実施の形態では、分離層３６の一部が露出してピニング層３５で囲まれていない。自由層３２は物理的にも電気的にもピニング層３５から分離されている。ピニング層３５は、３重層３４と、その延在領域（すなわち３重層３４の外径近く）で物理的に接触し、ＳＡＦ３重層３４を固定（pinning）する。
【００３５】
メモリセル３０の場合、ＳＡＦ３重層３４は自由層３２よりも大きく自由層３２を超えて延在している。すなわち、３重層３４の外径は自由層３２の外径よりも大きい。３重層３４はまた、バリア層３３よりも大きくバリア層３３を超えて延在しており、バリア層３３は、自由層３２よりも大きく自由層３２を超えて延在している。３重層３４、バリア３３、および自由層３２はそれぞれの中心を揃えて積層される。
【００３６】
このメモリセル積層構造体を作るプロセスフローが図４Ａ〜図４Ｊに示される。まず、図４Ａでは、下部電極４８、ＳＡＦ３重層４４、バリア層４３、自由層４２、および上部電極４９を形成する適切な材料からなる積層体を成膜する。この段階で、高温熱アニールを実施することにより、バリア層４３（たとえばＭｇＯバリア層）におけるエピタキシャル形成、ならびに、強磁性自由層４２およびＳＡＦ３重層４４の結晶化を生じさせる。図４Ｂでは、ハードマスク４７を上部電極４９の上に成膜した後パターニングする。その後、ミリングおよびエッチングにより、自由層４２をパターニングし、このエッチングをバリア層４３で停止させる。図４Ｃでは、保護層４６、たとえば窒化シリコンを成膜して図４Ｂの積層体を覆う。図４Ｃの構造体のミリングおよびエッチングの後、図４ＤではＳＡＦ３重層４４の延在領域を露出させるが、バリア層４３は保護分離層４６で覆われたままである。
【００３７】
その後、図４Ｅでは、反強磁性ピニング層４５を、図４Ｄの構造体の上に、ＳＡＦ３重層４４の露出した領域と接触するように成膜する。ある実施の形態では、反強磁性ピニング層４５を成膜する前に、非常に薄い強磁性層を図４Ｄの構造体の上に成膜してピニング効果を強化してもよい。次に、図４Ｆでは、ミリングを行なって反強磁性ピニング層４５をトリミングすることにより、ハードマスク４７と反強磁性ピニング層４５との間を、物理的、電気的、および磁気的に分離する。ある実施の形態では、たとえば、ピニング層４５が絶縁体（たとえばＮｉＯ）の場合、この分離は不要である。しかしながら、多くのピニング材料は金属およびＭｎの合金であるため、この分離が望ましい。
【００３８】
図４Ｇでは、積層体全体を、強い外部面内磁界が存在する中で、温度を引き上げてアニールする。ピニング層４５の中にＭｎがあれば、このアニールはＭｎの拡散が制御される温度範囲の中で行なう必要がある。この磁界は、ＳＡＦ３重層４４の磁化を磁界方向において整列させるとともに、（反強磁性ピニング層４５と接触している）３重層４４の上部強磁性層の交換バイアス（pinning）を引き起こす。磁界中アニールが終了したとき、結果として得られたＳＡＦ３重層４４は反強磁性層４５によって固定されている（pinned）。
【００３９】
このメモリセルは、図４Ｈで誘電体材料４０を成膜して構造体を包むことによって完成する。この誘電体材料４０を図４Ｉで研磨して表面を平坦にし、図４Ｊで上部電極４９およびハードマスク４７の上にビット線ＢＬを設けてパターニングする。
【００４０】
図５は、メモリセルの別の実施の形態を示し、このメモリセルは、強磁性自由層よりも大きくこの層を超えて延在するピンド基準層を有するとともに、環状のピニング層を有する。具体的には、メモリセル５０は、酸化物バリア層５３または非磁性トンネルバリアによって隔てられた軟強磁性自由層５２と単層基準（すなわちピンド）層５４とを有する。第１のまたは下部電極５８は基準層５４と電気的に接触しており、第２のまたは上部電極５９は強磁性自由層５２と電気的に接触している。ハードマスク５７は上部電極５９よりも上に位置する。径方向の電気絶縁分離層５６は、自由層５２、ハードマスク５７、および上部電極５９を囲んでいる。反強磁性ピニング層５５は、分離層５６ならびにバリア層５３、自由層５２、上部電極５９、およびハードマスク５７の積層体の少なくとも一部を径方向において囲んでいる。セル５０のさまざまな要素は、特に記載している事項を除いて上記セル１０Ａ、１０Ｂ、３０の要素と同様である。
【００４１】
メモリセル５０のこの実施の形態において、基準層５４はバリア層５３よりも大きくバリア層５３を超えて延在しており、バリア層５３は自由層５２よりも大きく自由層５２を超えて延在している。基準層５４、バリア層５３、および自由層５２はそれぞれの中心を揃えて積層される。
【００４２】
図６は、メモリセルの別の実施の形態を示し、このメモリセルはピンド基準層を有し、このピンド基準層は、強磁性自由層よりも大きくこの層を超えて延在するとともに、ピニング層の代わりに非対称ＳＡＦ３重層を有する。具体的には、メモリセル６０は、酸化物バリア層６３または非磁性トンネルバリアによって隔てられた軟強磁性自由層６２とＳＡＦ３重層基準（すなわちピンド）層６４とを有する。第１のまたは下部電極６８は３重層６４と電気的に接触しており、第２のまたは上部電極６９は強磁性自由層６２と電気的に接触している。ハードマスク６７は上部電極６９よりも上に位置する。径方向の電気絶縁分離層６６は、自由層６２、ハードマスク６７、および上部電極６９を囲んでいる。セル６０のさまざまな要素は、特に記載している事項を除いて上記セル１０Ａ、１０Ｂ、３０、５０の要素と同様である。
【００４３】
図３のメモリセル３０および図５のセル５０と異なり、メモリセル６０には固定（pinning）のための反強磁性層はない。正確には、３重層６４（第１の強磁性層６４Ａと金属スペーサ６４Ｂと第２の強磁性層６４Ｃとで構成される）は、物理的な厚みが非対称、またはその強磁性層間で保磁力が非対称である。すなわち、強磁性層６４Ａおよび６４Ｃは、物理的な厚みが異なっているか、または保磁力が異なっている。図６では、層６４Ａは層６４Ｃよりも物理的に厚いものとして示されている。３重層６４の磁化の構成および向きは、磁場の設定後に定められる。セル６０に反強磁性ピニング層を設けずに、３重層６４の形状を、熱活性化に対して形状異方性が生じるように設計する。
【００４４】
図７は、メモリセルの別の実施の形態を示し、このメモリセルは、強磁性自由層よりも大きくこの層を超えて延在するピンド基準層を有するとともに、環状ピニング層を有する。具体的には、メモリセル７０は、酸化物バリア層７３または非磁性トンネルバリアによって隔てられた軟強磁性自由層７２とＳＡＦ３重層基準（すなわちピンド）層７４とを有する。第１のまたは下部電極７８は３重層７４と電気的に接触しており、第２のまたは上部電極７９は強磁性自由層７２と電気的に接触している。ハードマスク７７は上部電極７９よりも上に位置する。径方向の電気絶縁分離層７６は、自由層７２、ハードマスク７７、および上部電極７９を囲んでいる。セル７０のさまざまな要素は、特に記載している事項を除いて上記セル１０Ａ、１０Ｂ、３０、５０、６０の要素と同様である。
【００４５】
メモリセル７０は、自由層７２、バリア層７３、および３重層７４の積層体よりも下に位置するピニング層７５を含む。この実施の形態では、ピニング層７５は、下部電極７８の外周部分に位置する環状のリングであり、３重層７４と物理的に接触しかつ交換結合される。この実施の形態では、ピニング層７５の中心は自由層７２、バリア層７３および３重層７４の積層体に位置し、ピニング層７５はこの積層体と垂直方向において重なり合わないまたは交わらない。
【００４６】
メモリセル７０を作るプロセスフローが図８Ａ〜図８Ｈに示される。まず、図８Ａでは、最終的に下部電極を形成する金属層８０を成膜する。金属層８０は、マスキングおよびパターニング（たとえばミリング）されて図８Ｂの下部電極８８を形成する。図８Ｃでは、下部電極８８の周りに反強磁性材料をリング形状に成膜し研磨してピニング層８５を形成する。図８Ｄでは、下部電極８８およびピニング層８５の上に、ＳＡＦ３重層８４、バリア層８３、自由層８２、および上部電極８９を順次形成する。この工程において、ピニング層８５／下部電極８８、積層体のＳＡＦ３重層８４、バリア層８３、自由層８２、および上部電極８９のさまざまな層の直径は同一である。図８Ｅにおいて、自由層８２および上部電極８９をハードマスク８７でマスキングしてパターニングし、ＳＡＦ３重層８４およびバリア層８３よりも大きさが小さくなるようにする。
【００４７】
図８Ｆでは、分離材料８６を成膜して図８Ｅの構造体を覆って包む。この分離材料８６を、任意でミリングした後誘電体材料で覆い、これを図８Ｇで研磨することによりハードマスク８７および分離材料８６の表面を平坦にする。図８Ｈで上部電極８９およびハードマスク８７の上にビット線ＢＬを設けてパターニングする。
【００４８】
図７のメモリセル７０に代えて、単一のピンド基準層を有するものが図９に示される。図９のメモリセル９０は、酸化物バリア層９３または非磁性トンネルバリアによって隔てられた軟強磁性自由層９２と単層基準（すなわちピンド）層９４とを有する。第１のまたは下部電極９８は層９４と電気的に接触しており、第２のまたは上部電極９９は自由層９２と電気的に接触している。ハードマスク９７は上部電極９９よりも上に位置する。径方向の電気絶縁分離層９６は、自由層９２、ハードマスク９７、および上部電極９９を囲んでいる。環状のピニング層９５は、自由層９２、バリア層９３、および層９４の積層体よりも下に位置する。セル９０のさまざまな要素は、特に記載している事項を除いて上記セル１０Ａ、１０Ｂ、３０、５０、６０、７０の要素と同様である。
【００４９】
上記磁気セルのうちいずれかまたはすべてを含む、本開示の構造体は、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、および原子層堆積（ＡＬＤ）といった薄膜技術によって製造してもよい。材料の除去は、ミリングを含むエッチング、イオンビームミリング、ウェットエッチングなどによって行なってもよい。
【００５０】
このように、磁気積層体設計の実施の形態が開示される。上記実現例およびその他の実現例は以下の請求項の範囲に含まれる。当業者は、本開示を、開示された実施の形態以外の実施の形態によって実施できることを理解するであろう。開示された実施の形態は限定ではなく例示を目的として示されており、本発明は以下の請求項によってしか限定されない。
【図１Ａ】
0005752183.tif 000002
【図１Ｂ】
0005752183.tif 000003
【図２】
0005752183.tif 000004
【図３】
0005752183.tif 000005
【図４Ａ】
0005752183.tif 000006
【図４Ｂ】
0005752183.tif 000007
【図４Ｃ】
0005752183.tif 000008
【図４Ｄ】
0005752183.tif 000009
【図４Ｅ】
0005752183.tif 000010
【図４Ｆ】
0005752183.tif 000011
【図４Ｇ】
0005752183.tif 000012
【図４Ｈ】
0005752183.tif 000013
【図４Ｉ】
0005752183.tif 000014
【図４Ｊ】
0005752183.tif 000015
【図５】
0005752183.tif 000016
【図６】
0005752183.tif 000017
【図７】
0005752183.tif 000018
【図８Ａ】
0005752183.tif 000019
【図８Ｂ】
0005752183.tif 000020
【図８Ｃ】
0005752183.tif 000021
【図８Ｄ】
0005752183.tif 000022
【図８Ｅ】
0005752183.tif 000023
【図８Ｆ】
0005752183.tif 000024
【図８Ｇ】
0005752183.tif 000025
【図８Ｈ】
0005752183.tif 000026
【図９】
0005752183.tif 000027