(57)【特許請求の範囲】
【請求項１】
行アドレスと列アドレスとによって各画素（６ｉｊ）が特定される画素（６ｉｊ）のマトリクスと、
各々が少なくとも１つの画素列に対して接続され、画素（６ｉｊ）を読出すための複数のプログラマブルリーダ部（３ｊ）と、を具備し、
各プログラマブルリーダ部は、
センサ（１）をプログラムするステップにおいて、少なくとも１つの行アドレスを記憶でき、
行アドレスを受信し、
受信した幾つかの行アドレス値について、前記受信した行アドレスをプログラムされる行アドレスと比較し、これらが等しければ対応する画素（６ｉｊ）の値を読出しできる、
ように構成されることを特徴とするマトリクス光学センサ（１）。
【請求項２】
請求項１に記載のセンサにおいて、少なくとも１つの行アドレスが、画素値の読出し以外の機能に用いられ、プログラマブルリーダ部（３ｊ）が、その行アドレスを、前記機能を実行できるように構成された読出アドレスとして受信することを特徴とするセンサ。
【請求項３】
請求項１又は請求項２に記載のセンサにおいて、少なくとも１つのプログラマブルリーダ部（３ｊ）、特に各プログラマブルリーダ部（３ｊ）が、ただ１つの画素列アドレスに対して接続されることを特徴とするセンサ。
【請求項４】
請求項１又は請求項２に記載のセンサにおいて、少なくとも１つのプログラマブルリーダ部（３ｊ）、特に各プログラマブルリーダ部（３ｊ）が、複数の画素列アドレスに対して、特に連続した列アドレスに対して、特に８つの連続した列アドレスに対して、接続されることを特徴とするセンサ。
【請求項５】
請求項１乃至請求項４の何れかに記載のセンサにおいて、各プログラマブルリーダ部（３ｊ）が、
プログラマブルリーダ部（３ｊ）にプログラムされた行アドレスを記憶する少なくとも１つのメモリレジスタ（７ｊ）と、
第１の入力で読出アドレスを受信し、第２の入力でメモリレジスタ又は複数のレジスタ（７ｊ）にプログラムされた行アドレスを受信するコンパレータ（８ｊ）と、
少なくとも１つのバッファメモリ（９ｊ）と、
を具備することを特徴とするセンサ。
【請求項６】
請求項１乃至請求項５の何れかに記載のセンサにおいて、コンパレータ（８ｊ）が第１及び第２の入力におけるアドレスを比較するように構成され、これらアドレスが等しい場合、バッファメモリ又は複数のメモリ（９ｊ）へ画素又は複数の画素（６ｉｊ）の値を記憶でき、当該画素（６ｉｊ）の行アドレスはプログラマブルリーダ部（３ｊ）にプログラムされることを特徴とするセンサ。
【請求項７】
請求項１乃至請求項６の何れかに記載のセンサにおいて、複数の光検出器（２０ｎｍ）と複数のスイッチ（２１）とを有し、前記スイッチ（２１）の各々が２つの隣接する光検出器（２０ｎｍ）に接続されることを特徴とするセンサ。
【請求項８】
検知面の画像におけるポインタを位置特定するための位置特定システム（１００）において、請求項１乃至請求項７の何れかに記載のセンサを少なくとも２つ備えることを特徴とする位置特定システム。
【請求項９】
スクリーンと、請求項１乃至請求項８の何れかに記載の位置特定システム（１００）とを備えることを特徴とするタッチ感応スクリーン。
【請求項１０】
画素マトリクス内、特に請求項１乃至請求項７の何れかに記載のマトリクス光学センサ内において選択画素（６ｉｊ）を読出す方法であって、行アドレスと列アドレスとによって各画素（６ｉｊ）が特定されると共に、各々が少なくとも１つの画素列に対して接続されるプログラマブルリーダ部（３ｊ）に、選択された画素の行アドレスがプログラムされる方法において、
少なくとも１つの行アドレスが、入力としてプログラマブルリーダ部（３ｊ）へ供給され、
入力として受信される行アドレス値の幾つかについて、このように入力として受信される前記行アドレスは、各プログラマブルリーダ部（３ｊ）にプログラムされる少なくとも１つの行アドレスと比較され、これら行アドレスが等しい場合、プログラムされる行アドレスを有する画素の値が、バッファメモリ（９ｊ）に記憶される、
ことを特徴とする方法。
【請求項１１】
請求項１０に記載の方法において、画素のマトリクスが、光検出器（２０ｎｍ）のマトリクスと関連付けられ、前記光検出器のマトリクスが、プログラマブルリーダ部（３ｊ）へ読出アドレスを供給するステップの前に前記光検出器のマトリクスの１方向に二項フィルタリングされることを特徴とする方法。
【請求項１２】
請求項１０又は請求項１１に記載の方法において、二項フィルタリングが、２つの異なる構成で行われても良く、フィルタリングされる方向における座標２ｋ及び２ｋ＋１の各々についてマトリクスセンサの２つの光検出器（２０ｎｍ）が第１のフィルタ構成において接続されると共に、フィルタリングされる方向における座標２ｋ＋１及び２ｋ＋２の各々についてマトリクスセンサの２つの光検出器（２０ｎｍ）が第２のフィルタ構成において接続され、ｋは自然数（整数）であり、
フィルタリングが、フィルタ構成のうちの少なくとも１つにおいて行われる、
ことを特徴とする方法。
【請求項１３】
検知面の画像におけるポインタの位置特定方法において、
光検出器のマトリクスを用いて検知面の画像を取得でき、画像の各画素が、検知面の画像において行アドレスと列アドレスとによって特定され、
請求項１０乃至請求項１２の何れかに記載の方法によって、検知面の画像の選択画素を読出しできる、
ことを特徴とする方法。
【請求項１４】
請求項１０乃至請求項１３の何れかに記載の方法において、検知面の少なくとも一部分の第１の画像は、光検出器のマトリクスの観測フィールドが人工的光源によって照らされる際に取得され、
検知面の少なくとも一部分の第１の画像と異なる第２の画像は、人工的光源による光検出器のマトリクスの観測フィールドへの照明がない場合のみ取得され、第１及び第２の画像が差動的に読出される、
ことを特徴とする方法。
【請求項１５】
請求項１０乃至請求項１４の何れかに記載の方法において、反復処理が用いられることにより検知面の第１及び第２の画像が取得され、人工的光源をオン・オフする基本サイクル中の各反復において取得されるものは、検知面の画像の一部のみであり、特に検知面の画像の同じ行アドレスに関連付けられる画像（６ｉｊ）であることを特徴とする方法。
【請求項１６】
請求項１４に記載の方法において、検知面の全体の第１及び第２の画像が、人工的光源をオン・オフする基本サイクル中に取得されることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス光学センサに関する。
【背景技術】
【０００２】
本発明は、例えば、センサにおける検知面の画像中の物体を検出するための、かかるセンサの使用に適用され、例えば、これによりタッチ感応画面の前面にあるポインタの位置を特定する。
【０００３】
さらに本発明は、ビデオ監視装置や遠隔計測装置に適用され得る。
【０００４】
既存のＣＣＤマトリクス光学センサは比較的費用がかかり、画素上に形成される画像はブロックごとに順次読込まれる。この画像の処理は、すべての画素を記憶しなければならないので比較的複雑である。
【０００５】
また、スナップショットセンサとして知られるＣＭＯＳマトリクスセンサも存在し、このセンサでは各画素がアナログメモリと関連付けられている。この画素は比較的大きく、かかるメモリは強い照明下では、多くの情報漏出現象に悩ませられる可能性が残る。
【０００６】
また、画面と、画面に関連付けられた検知面の画像中の、例えば画面の直前に置かれたポインタの位置を特定するためのシステムとを含むタッチ感応画面を製造するために、数多くの技術的解決策が提案されている。
【０００７】
光学部品の使用に依存している位置特定システムは、特に比較的大画面に適している。光源及びセンサは画面に関連して配置され、ポインタが、これら光源により発せられた光又は画面の周辺に配置された反射面により反射された光を遮ると共に、センサ上に画像を形成する。このようにして形成された画像を分析することにより、物体の位置を三角測量によって決定することができる。
【０００８】
図１５は、米国特許出願２００７／００８９９１５において開示されているタッチ感応画面の一例を示している。検知面１０３におけるポインタＤの位置を特定するために、２つのマトリクスセンサ１０１及び１０２が画面の各コーナーに配置されている。検知面１０３における指Ｄの直交座標Ｘ及びＹは、検知面１０３におけるポインタＤのマスキング効果に対応した角度α及びβから決定され得る。
【０００９】
また、リニアセンサを備えたタッチ感応画面も知られている。マトリクスセンサを用いるタッチ感応画面とは異なり、リニアセンサは検知面に対して非常に正確に配置しなければならない。この構成の欠点は、機械的な遊びや製造時又は使用時に生じ得る機械的変形に対するこれらのセンサの敏感さであり、ポインタの画像がセンサ外で形成されるかも知れないことにある。
【００１０】
この問題を軽減するために使用されるリニアセンサは、長方形の画素を有し、それらの長辺が検知面に対して垂直に向けられている。長方形の画素を用いる欠点は、フォトダイオードの浮遊容量が増加するために、画素の感度が低くなることである。さらに、このような画素は、より多くの迷光を集めることになる。
【００１１】
既知の検知システムにおいてマトリクスセンサを使用することは、リニアセンサに比べより多くのデータ処理を導くことになり、タッチ感応画面がより高価になってしまう。
【００１２】
最後に、ウィンドウ処理機能を組込んだマトリクスセンサが知られている。このセンサは、ウィンドウアドレス、例えば上隅のアドレスを入力として受信し、ウィンドウの中の画素値を出力として配信する。不正確な整列の際には、このウィンドウは比較的大きなままとなり、よって処理される画素数を格段と増加させてしまう場合がある。また、マトリクスセンサを読む速度は行と列とでは同じではないので、読出ウィンドウの縦方向への拡張は、画像の読取時間を格段に増加させることになる。
【００１３】
米国特許出願２００４／０１５５１７５では、センサ画素マトリクス上に形成された画像を読むように構成された読出手段に関連するマトリクスセンサが開示されている。この読出手段は、画素マトリクスの列を順次読込む。このようなセンサでは、画素列の並列処理ができず、この種のセンサによる画像の読出しは比較的時間がかかる。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
例えばタッチ感応画面、ビデオ監視装置及び遠隔計測装置等に応用するための、画素マトリクスからのデータ処理を簡易化し得る新たなマトリクスセンサが必要とされている。
【００１５】
また、正確且つ速く、そして同時に製造コストが比較的かからないセンサを得るために、既存のセンサをさらに改良する必要性もある。
【課題を解決するための手段】
【００１６】
本発明の１つの態様により提供されるマトリクス光学センサは、
行アドレスと列アドレスとによって各画素が特定される画素のマトリクスと、
画素を読出すための複数のプログラマブルリーダ部を有するプログラマブル電子回路と、を具備し、
各プログラマブルリーダ部が、少なくとも１つの画素列アドレスに対して関連付けられ、
センサをプログラムするステップにおいて、少なくとも１つの行アドレスを記憶でき、
行アドレスを受信し、
幾つかの読出アドレス値について、前記受信した行アドレスとプログラムされる行アドレスとを比較し、これらが等しければ対応する画素値を読出しできる、
ように構成されるものである。
【００１７】
さらに詳細には、本発明により提供されるマトリクス光学センサは、
各々が少なくとも１つの画素列に接続され、画素を読出すための複数のプログラマブルリーダ部を具備し、各プログラマブルリーダ部は、
センサをプログラムするステップにおいて、少なくとも１つの行アドレスを記憶でき、
行アドレスを受信し、
幾つかの受信した行アドレス値について、前記受信した行アドレスとプログラムされた行アドレスとを比較し、これらが等しければ対応する画素値を読出しできる、
ように構成されるものである。
【００１８】
少なくとも１つの行アドレスが、例えば、画素値の読出し以外の機能に用いられると共に、この行アドレスを読出アドレスとして受信するプログラマブルリーダ部が、例えば、前記機能を実行できるように構成され、これにより、センサ制御信号の数を減らすことが可能となる。
【００１９】
ここで用いられる"読出しできるように"という表現は、例えば画素値をセンサ内で記憶する及び／又は処理することにより例えばこの画素値に差動処理を施すという目的で、プログラマブルリーダ部が画素値をセンサの外部へ、又はセンサの他要素へ配信できるということを意味している。読出しは、最初に、行をアドレス指定した後に列をアドレス指定することで行われても良い。
【００２０】
ここで用いられる"対応する画素値"という表現は、例えば、センサによって直接取得された画素値又はフィルタリング後の値を示している。
【００２１】
本発明のセンサは、並列動作し得るプログラマブルリーダ部を用いることで、選択画素をプログラムできると共に、プログラムされた画素値のみを読出しできる。
【００２２】
例えば、１６００画素の２５６行を有する検知面の画像では、本発明によれば、画像の２５６行各々の読出しを回避することができ、これにより処理速度が向上する。
【００２３】
ここで用いられる"画素の行"という表現は、より多くの画素数を含む画素マトリクスの次元方向における１列の画素を示す。ここで用いられる"画素の列"という表現は、より少ない画素数を含む画素マトリクスの次元方向における１列の画素を示す。例えば、２５６×１６００画素を有するセンサでは、当該センサは、１６００画素の２５６行を有すると共に、２５６画素の各々に１６００列を有するとも考えられる。
【００２４】
少なくとも１つのプログラマブルリーダ部、特に各プログラマブルリーダ部は、ただ１つの画素列アドレスに関連付けられても良い。換言すれば、プログラマブルリーダ部は、ただ１つの画素列に接続されても良い。
【００２５】
以下で明らかになるように、センサへの光線がポインタによって遮られることを検知することで、センサ上に形成された検知面の画像中のポインタの位置を特定するシステムに、センサが組み込まれても良い。この画像は、センサの行に対して非常に低い傾斜角度を有する直線部分を定義しても良い。
【００２６】
読出される画像は、１次元のみを有しても良く、即ち１列につき１つの画素のみについて読出されても良い。かかる読出しは、すべてのリーダ部によって並列、即ち同時に行われても良い。
【００２７】
少なくとも１つのプログラマブルリーダ部、特に各プログラマブルリーダ部は、複数の画素列アドレス、例えば連続する列アドレスに関連付けられても良い。換言すれば、このプログラマブルリーダ部は、複数の画素列、例えば２つの連続する画素列に接続されても良い。これにより、処理をさらに簡易化することができると共に、センサの構成を簡易化することができる。
【００２８】
したがって、一実施例においては、画素列と同数のリーダ部が存在しても良い。他の実施例においては、画素列よりも少ないリーダ部が存在しても良く、例えばリーダ部の数は、１以上且つ画素列の数よりも２−１０倍少なくても良い。
【００２９】
画素マトリクスの行の数は、例えば、２ｎに等しく、各プログラマブルリーダ部は、ｎ個の連続する画素列アドレスに関連付けられても良い。したがって、画素の２５６行については、８つの連続する列アドレスが、例えば、同じプログラマブルリーダ部に関連付けられる。
【００３０】
本発明によれば、消費電力及び浮遊電磁放射のために、センサ読出クロック周波数を下げることができる。本発明のセンサによって消費される電力は、例えば、３．３Ｖオーダの電源電圧で１００ミリワット（ｍＷ）より少ない。
【００３１】
本発明のマトリクスセンサは、例えば、小型の電子集積回路チップの形式で製造される。
【００３２】
各プログラマブルリーダ部は、例えば、
プログラマブルリーダ部でプログラムされる行アドレスを記憶する少なくとも１つのメモリレジスタと、
第１の入力で読出アドレスを受信し、第２の入力でメモリレジスタにプログラムされる行アドレスを受信するコンパレータと、
少なくとも１つのバッファメモリと、
を含むものである。
【００３３】
コンパレータは第１及び第２の入力におけるアドレスを比較するように構成されれば良く、これらが等しい場合、プログラマブルリーダ部でプログラムされるその行アドレスを画素の値のバッファメモリに記憶するように構成される。
【００３４】
プログラマブルリーダ部が複数の画素列アドレスと関連付けられる場合、又は、換言すればプログラマブルリーダ部が複数の画素列に接続される場合、プログラマブルリーダ部は、単一のメモリレジスタと、すべての前記画素列アドレスのための単一のコンパレータと、各画素列アドレスのためのバッファメモリとを有しても良い。
【００３５】
第１実施例では、プログラマブルリーダ部は、ただ１つのメモリレジスタと、ただ１つのコンパレータと、少なくとも１つのバッファメモリとを有する。
【００３６】
プログラマブルリーダ部が同じ列アドレスに関連付けられた、又は、換言すれば同じ列に接続された複数のバッファメモリを有する場合、これらにより、同じ行及び列アドレスによって特定される画素値を連続的に記憶することが可能になり得る。かくして、センサ上に連続的に形成された２つの画像間における差動処理を行うことが可能となり、これにより例えば、周辺光の影響を解消できる。
【００３７】
センサは、２つの連続する時点における画素値の差に対応する値を配信するための差動増幅器を有しても良く、この２つの連続する時点は、例えば、センサにおける検知面の画像を形成するために用いられる光源のオン・オフに対応する。第２実施例においては、プログラマブルリーダ部が、複数のメモリレジスタと、単一のコンパレータと、１つ以上のバッファメモリとを有する。プログラミングステップにおいて、ユーザは、各メモリレジスタにおいて異なる行アドレスをプログラムしても良く、これにより、バッファメモリ又はプログラマブルリーダ部のメモリにおいて同じ画素列の異なる画素値を読むことが可能になり得る。
【００３８】
各プログラマブルリーダ部は、例えば、２つのメモリレジスタを有し、これにより、例えば、センサ上に形成された画像における閉又は開ループパターンを定義する画素を読出すことができる。
【００３９】
さらにプログラマブル部は、センサ上に形成されたより複雑な形状をした画像の画素、例えば腎臓形状パターンを定義する画素を読出すために、より多くのメモリレジスタ、例えば４つのレジスタを有しても良い。
【００４０】
センサは光検出器のマトリクスを有し、１つの画素が例えば１つの光検出器に関連付けられている。また、１つの画素が複数の光検出器に関連付けられても良い。これら光検出器は、相補型金属酸化膜半導体（ＣＭＯＳ）技術を用いて製造されても良い。
【００４１】
マトリクスセンサは、光検出器のマトリクスの列で少なくとも１回の二項フィルタリング動作を行うように構成されても良く、これにより、フィルタリングされる方向における光検出器によって取得された電荷の分布に対する平滑化が可能になり得る。
【００４２】
二項フィルタリングによれば、例えば、センサに関連付けられる画面に及ぼす機械的ストレス又は周辺温度が原因でマトリクスセンサの動作中に生じる外乱を補償することが可能になり得る。
【００４３】
二項フィルタリングは、２つの異なる構成によって行われても良い。第１の構成は、フィルタリングされる列に応じて各々の座標２ｋ及び２ｋ＋１についてのマトリクスの少なくとも１つの列の２つの光検出器を接続し、この場合ｋは自然数であり、例えば行アドレス２ｋ及び２ｋ＋１である。
【００４４】
第２の構成において二項フィルタリングは、フィルタリングされる列に応じて各々の座標２ｋ＋１及び２ｋ＋２についてのマトリクスの少なくとも１つの列の２つの光検出器を接続することにより行われ、この場合ｋは自然数であり、例えば行アドレス２ｋ＋１及び２ｋ＋２である。
【００４５】
二項フィルタリングは、第１のフィルタリング構成を用いた後に第２のフィルタリング構成を、又はこれらを逆にして行われても良い。
【００４６】
また、第１の構成のみ又は第２の構成のみを用いることもできる。
【００４７】
さらに代替策としては、電荷分布の平滑化を要求される程度に応じて、上記２つの構成を交互に用いることで複数回の二項フィルタリング動作を続ける。
【００４８】
平滑化を要求される程度に応じて、複数回のフィルタリング動作は、光検出器のマトリクスにおいて行われても良い。
【００４９】
マトリクスセンサは、例えば、複数のスイッチを有し、各スイッチは、光検出器のマトリクスの２つの隣接する光検出器、特に同じ列の２つの隣接する光検出器を接続している。
【００５０】
これらの二項フィルタリング動作は、２つの信号によって始動させられても良い。若しくは、画素値読出し以外の機能に用いられる少なくとも１つの行アドレスが、上述したような二項フィルタリングの設定に用いられると共に、上述のフィルタリング構成の１つによれば、プログラマブルリーダ部による前記アドレスの読出アドレスとしての受信により、例えば、スイッチが閉じられる。
【００５１】
１つの画素の行アドレスは、例えば、各二項フィルタリング構成に用いられる。
【００５２】
本発明の他の態様により提供されるシステムは、検知面の画像におけるポインタを位置特定するシステムであって、上で定義されたような少なくとも１つのマトリクスセンサを有する。
【００５３】
センサは、例えば、検知面の画像を取得するように構成され、プログラマブルリーダ部にそれらの行アドレスが記憶されている画素は、検知面の画像が形成される画素である。
【００５４】
ポインタは、その位置に応じて異なる画素に光が到達することを遮るので、読出された画素を分析することにより、検知面におけるポインタの位置を検出することができる。
【００５５】
位置特定システムは、例えば、画面へ組み込まれることによりタッチ感応画面を形成する。センサに形成された検知面の画像は、例えば、画面の周囲に配された１つ以上の光源による画像又は画面の端部に置かれた反射器によるそれらの反射像である。
【００５６】
例えば、多数の発光ダイオード（ＬＥＤ）が用いられることにより、均一且つ連続的な放射面を提供しても良い。画面近辺にポインタが存在することによりこの放射面が覆われ、幾つかの画素上にポインタの画像を形成する。
【００５７】
位置特定システムが組み込まれた画面は、好ましくは、１つ以上のＬＥＤを有し、当該ＬＥＤは、センサの光軸の近辺に置かれると共に画面の端部を照らし、画面の端部には、反射屈折の反射器が設けられている。これらＬＥＤからの光は、任意の発光効率で、各センサに向かって反射される。画面近辺におけるポインタの存在により、この効率が大きく低下し、センサを覆う。
【００５８】
プログラマブルリーダ部は、検知面の画像におけるポインタ位置の関数として、センサのすべての画素ではなく、変化する傾向にあるセンサの画素値のみを読出すことができ、これにより処理時間とランダムアクセスメモリへの要求を低減させる。センサの画素値のすべてを保存する必要はない。これにより、位置特定システムのコストが下がる。
【００５９】
位置特定システムは、効果的には本発明のマトリクスセンサを２つ有し、三角測量計算によって位置特定が行われれば良い。
【００６０】
プログラマブルリーダ部は、入力として、即ち読出アドレスとして、検知面の画像が形成されてなる画素の行アドレスのみを受信して、これによりポインタの位置特定に使用されるポインタの画像を形成しないセンサの画素の行を処理してしまうことを避けることができる。
【００６１】
本発明の他の態様により提供されるタッチ感応画面は、
画面と、
上で定義された位置特定システムと、
を具備するものである。
【００６２】
本発明の更なる態様により提供される方法は、画素マトリクス内において選択画素を読出す方法であって、行アドレスと列アドレスとによって各画素が特定されると共に、各々が少なくとも１つの画素列に対して関連付けられる、又は換言すれば接続される、プログラマブルリーダ部に、選択された行アドレスがプログラムされる方法において、
少なくとも１つの読出アドレスが、入力としてプログラマブルリーダ部へ供給され、
幾つか読出アドレス値ついて、このように入力として受信する前記行アドレスは、各プログラマブルリーダ部でプログラムされる少なくとも１つの行アドレスと比較され、これら行アドレスが等しい場合、プログラムされる行アドレスを有する画素の値が、バッファメモリに記憶されるものである。
【００６３】
少なくとも１つの行アドレスが、例えば、画素値の読出し以外の機能に用いられると共に、この行アドレスを読出アドレスとして受信するプログラマブルリーダ部は、例えば、前記機能を実行できるように構成される。
【００６４】
単一の行アドレスが、例えばセンサ較正段階中、各プログラマブルリーダ部に対してプログラムされても良い。
【００６５】
また、複数の行アドレスが各プログラマブルリーダ部に対してプログラムされると共に、入力として受信された読出アドレスが、プログラマブルリーダ部におけるプログラムされたこれらアドレスと比較されることにより、かかる読出アドレスがこれらアドレスのうちの１つと等しいかどうかを判断する。プログラマブルリーダ部は、プログラムされた行アドレスと同数のバッファメモリを有しても良い。
【００６６】
プログラマブルリーダ部は、すぐさま再プログラムされても良い。プログラマブルリーダ部のメモリレジスタにプログラムされた行アドレスに対応する画素値が、このプログラマブルリーダ部のバッファメモリに記憶されると、ユーザは新たな行アドレスをメモリレジスタにプログラムしても良い。続いてこの新たな行アドレスにより特定される画素値は、前データが読出されて消去された後、プログラマブルリーダ部の同じバッファメモリ、又はプログラマブルリーダ部の別のバッファメモリに記憶される。これにより、プログラマブルリーダ部と関連付けられる同じ列の複数の画素の値を読出すことができるようになる。
【００６７】
画素のマトリクスは、光検出器のマトリクスに関連付けられ、かかる方法は、読出アドレスをプログラマブルリーダ部へ提供するステップの前に、上で定義されたような光検出器の二項フィルタリングステップを有しても良い。
【００６８】
少なくとも１つの行アドレスが、例えば、二項フィルタリングの設定に用いられると共に、二項フィルタリングステップでは、前記行アドレスが、例えば、読出アドレスとして、少なくとも１つのプログラマブルリーダ部へ送られる。
【００６９】
本発明の更なる態様により提供される方法は、検知面の画像におけるポインタを位置特定するための方法であって、
光検出器のマトリクスを用いて検知面の画像を取得でき、画像の各画素が、検知面の画像において行アドレスと列アドレスとによって特定され、
上記方法によって、検知面の画像の選択画素の読出しができるようにされるものである。
【００７０】
かかる方法は、
検知面の少なくとも一部分の第１の画像、特に検知面の全体を、光検出器のマトリクスの観測フィールドが人工的光源によって照らされる際に取得するステップと、
検知面の前記部分の第２の画像を、人工的光源による光検出器のマトリクスの観測フィールドへの照明がない場合に取得するステップと、
第１及び第２の画像を差動的に読出すステップと、
を有しても良い。
【００７１】
このような差動読出しは、周辺光により生じるノイズを低減できる。
【００７２】
例として、第１及び第２の画像を取得するために、反復処理が用いられ、これにより、人工的光源をオン・オフする基本サイクル中の各反復において、検知面の画像の一部のみを取得する。各反復において、例えば、検知面の画像の画素の１行のみが取得される。
【００７３】
反復取得方法によれば、例えば、取得する行に関連付けられる光検出器を、より短い時間の間のみ、人工的光源からの光に曝すことができる。これは人工的光源の明るさが高い場合望ましいことが実証され、これにより光検出器の飽和を防止することが可能になり得る。
【００７４】
また、検知面の画像の画素の複数の行が、各反復において取得される。
【００７５】
他の代替の方法によれば、第１及び第２の画像について、人工的光源をオン・オフする単一の基本サイクルにおいて、検知面の画像のすべてを取得し、これにより、人工的光源のオン／オフ率を減らすと共により高いエネルギーの光パルスを得ることが可能になり得る。
【００７６】
人工的光源は、例えば、少なくとも１つの発光ダイオードを有する。
【００７７】
上記特徴と組み合わせて本発明の他の態様により提供されるマトリクス光学センサは、
最初に行アドレスにより読出された後で次に列アドレスにより読出される画素の２次元マトリクスと、
各々が少なくとも１つの画素列に接続される複数のリーダ部を備え、各リーダ部は、センサの任意の１つ又は複数の行アドレスに対して読出結果を選択的に記憶し、このセンサは、画素のマトリクスの行のすべて又は一部に対するスキャンの後、画素マトリクスの画素の任意の行に対応する１次元画像を取得が可能なように構成される。
【００７８】
本発明は、本発明の限定されない実施例についての以下の説明を読むと共に添付の図面を検討した後により良く理解されるであろう。
【図面の簡単な説明】
【００７９】
【図１】図１は、本発明のマトリクスセンサの一例の概略図である。
【図２】図２は、本発明の複数のプログラマブルリーダ部の概略図である。
【図３ａ】図３ａは、ポインタが存在する際にマトリクスセンサの一部に形成される検知面の画像の一例を示す図である。
【図３ｂ−３ｄ】図３ｂ−３ｄは、位置特定システムによって検知面の画像におけるポインタの位置特定をするための処理についての異なるステップを示す図である。
【図４】図４は、検知面の画像においてポインタの位置特定をするための方法についての異なるステップの概略図である。
【図５】図５は、本発明のマトリクスセンサの一例の要素を示す図である。
【図６ａ−６ｅ】図６ａ−６ｅは、二項フィルタリングの例のステップを示す図である。
【図７】図７は、差動読出しの例を示す図である。
【図８】図８は、プログラマブルリーダ部をプログラムするための方法の例を示す図である。
【図９】図９は、バッファメモリを読出す例を示すタイミング図である。
【図１０ａ】図１０ａは、本発明による差動読出しの第１の例を示すタイミング図である。
【図１０ｂ】図１０ｂは、本発明による差動読出しの第２の例を示すタイミング図である。
【図１１】図１１は、本発明による位置特定システムを機器へ組み込む例である。
【図１２】図１２は、図５に示されるマトリクスセンサの変形例の概略図である。
【図１３−１４】図１３及び１４は、本発明によるプログラマブルリーダ部の他の例を示す図である。
【図１５】図１５は、先行技術タッチ感応画面における指の位置を検出する例を示す図である。
【発明を実施するための形態】
【００８０】
マトリクスセンサ
図１は、本発明に係るマトリクスセンサ１の例を極めて概略的に示している。
【００８１】
このセンサ１は、位置特定システム１００中に組み入れられ得る。この示されている例において、センサ１は、画像取得装置２と、複数のプログラマブルリーダ部３ｊを有するプログラマブル電子回路３と、デコーダ５とを具備する。
【００８２】
本発明に係るマトリクスセンサ１は、例えば小さな集積回路に組み入れられ、例えばその１つの集積回路の大きさは、２５平方ミリメートル（ｍｍ２）未満である。
【００８３】
センサ１の解像度は、例えば１６００画素の２５６行であり、各画素は、例えば５マイクロメートル（μｍ）の大きさを有する。しかしながら本発明は、如何なる特定の解像度又はピクセルサイズに限定されない。この画素は、例えばメモリのない画素であり、アクティブピクセルとして知られている。
【００８４】
このセンサ１は、デジタルプロセッサ部４とデータをやり取りし、このデジタルプロセッサ部４は、例えばマイクロプロセッサとランダムアクセスメモリとを有している。
【００８５】
デコーダ５は、例えば従来の論理ゲートを用いて作られ、例えば自然２進符号を２進信号のベクトルへ変換するように構成される。ここで、かかる２進信号のうちの１つのみが、「１」という値を有する。この２進数の「１」により、読み込まれる画素の行を選択することができる。デコーダ５は、図２に示されているように、行のアドレスを受信することにより、バス１１を介してプロセッサ部４から読出す。
【００８６】
図２の例では、プログラマブルリーダ部３ｊが、単一のピクセル列アドレスと関連付けられている。
【００８７】
この図に示される例において各プログラマブルリーダ部３ｊは、プログラマブルメモリレジスタ７ｊと、メモリレジスタ７ｊに関連付けられるコンパレータ８ｊと、バッファメモリ９ｊと、電子スイッチ１０ｊとを有する。
【００８８】
図示のように、各コンパレータ８ｊは２つの入力を有し得る。ここでは、バス１１に接続された第１の入力と、プログラマブルリーダ部３ｊのメモリレジスタ７ｊに接続された第２の入力である。
【００８９】
ここで説明される例では、各メモリレジスタ７ｊ、各コンパレータ８ｊ、及び各バッファメモリ９ｊは画素の各列と関連付けられている。
【００９０】
図１３及び１４は、プログラマブルリーダ部３ｊの他の例を示している。
【００９１】
図１３の例では、プログラマブルリーダ部３ｊが、２つのメモリレジスタ７ｊ及び７ｊ'と、コンパレータ８ｊと、バッファメモリ９ｊと、電子スイッチ１０ｊとを有している。
【００９２】
本発明は、各プログラマブルリーダ部３ｊ中のメモリレジスタ７ｊの個数について、特定の数に限定されない。各プログラマブルリーダ部３ｊは、２つより大きい数のメモリレジスタ７ｊを有し得る。
【００９３】
図１４に示されるように、各プログラマブルリーダ部３ｊは、メモリレジスタ７ｊと、コンパレータ８ｊと、２つのバッファメモリ９ａｊ及び９ｂｊと、電子スイッチ１０ｊとを有しても良い。本発明は、各プログラマブルリーダ部中のバッファメモリ９ｊの個数について、特定の数に限定されない。各プログラマブルリーダ部は、２つより大きい数のバッファメモリ９ｊを有し得る。
【００９４】
図示されていない他の変形例においては、各プログラマブルリーダ部が、コンパレータと、複数のメモリレジスタと、複数のバッファメモリとを有する。
【００９５】
図５は、本発明の画像取得装置の例を示している。
【００９６】
この取得装置２は、例えば、デコーダ素子のマトリクスを有し、これらデコーダ素子は、ここで説明される例においては光検出器２０ｎｍである。
【００９７】
また、センサ１は、複数のスイッチ２１、例えば電界効果トランジスタ２１も有し、これらスイッチ２１が、マトリクスセンサの列中の２つの隣接する光検出器を接続する。さらに、センサ１は、複数のスイッチ２２を有し、これらのスイッチ２２により、光検出器２０ｎｍにより取得された電荷を読出す。
【００９８】
図１１に示されるように、このセンサ１は、例えば、複数の入力６０、６１−６ｘ、及び７０を有する。
【００９９】
入力６０は、例えば電源に接続されている。入力６１−６ｘは、例えば、センサ１が組み込まれている装置のプロセッサに接続されている。入力７０は、例えば接地されている。
【０１００】
図１１から分かるように、入力６０と入力７０とが、ディカップリングコンデンサによって接続されても良い。
【０１０１】
システム１００は、例えば、各々のトランジスタ７４及び７５に接続された２つの出力７２及び７３を有する。
【０１０２】
タッチ感応画面の前にあるポインタを位置特定することに対する適用
図３ａ乃至３ｄ及び図４を参照して以下に説明されるものは、タッチ感応画面の検知面の画像中のポインタを位置特定することに対して本発明を適用する例である。ここでは、図２に示されるように、プログラマブルリーダ部３ｊを有するセンサ１を含む位置特定システム１００が用いられる。
【０１０３】
図３ａにおいては、センサの画素のマトリクスについての６つの行及び１９の列のみが示されている。この例では、列については左から右へ番号が振られており、行については下から上に向かって番号が振られている。
【０１０４】
黒画素は、光源を遮るポインタの存在に対応する。アドレスｊ及びｊ＋２の列について検知面の画像中のポインタの位置特定を可能にする画素はすべて、アドレスｉ＋２の行に位置づけられていると共に、図示例では６ｉ＋２，ｊ、６ｉ＋２，ｊ＋１、及び６ｉ＋２，ｊ＋２により各々示されている。
【０１０５】
図３ａから分かるように、検知面の画像中のポインタの位置特定を可能にするすべての画素の値は、１次元配列を満たし得る。
【０１０６】
ポインタの位置を特定する前のリーダ部のプログラミング
図４に示される初期化ステップ４０において、デジタルプロセッサ部４は、各プログラマブルリーダ部３ｊのメモリレジスタ７ｊ中の以前に記憶されていた情報を消去するようにする。
【０１０７】
ステップ４１において、デジタルプロセッサ部４は、検知面の画像の各行に対するスキャンを続け、ステップ４２において、画素の各列について、検知面の画像に対応する画素の行アドレスを決定する。
【０１０８】
ステップ４３において、メモリレジスタ７ｊ＋１−７ｊ＋１９の各々にプログラムされた各列の画素の行アドレスにより、検知面の画像中のポインタを位置特定することができる。図示例では、行アドレス「ｉ＋２」が、レジスタ７ｊ＋１、７ｊ＋２及び７ｊ＋３に記憶されている。
【０１０９】
図８は、ステップ４３におけるメモリレジスタ７ｊ中に行アドレスをプログラムする例を示している。
【０１１０】
デジタルプロセッサ部４は、図示されていないバスを介して、列アドレスｊの画素列に関連付けられるメモリレジスタ７ｊへ、かかる列の画素の行アドレスに対応しプログラムされる信号ＡＤＲ［７：０］を送る。
【０１１１】
２５６行を有する画像について、行アドレスは８ビットで符号化され、メモリレジスタ７ｊは、この行アドレスを順次ビットごとに記憶する。このメモリレジスタは、符号化されたアドレスのビットを連続的に受信し、各ビットは、図８に示されるように、クロック信号ＣＬＫの立ち上がりエッジでメモリレジスタに記憶される。メモリレジスタ７ｊへの記憶は、例えば、１２メガヘルツ（ＭＨｚ）よりも高い周波数で行われる。
【０１１２】
検知面の画像中のポインタを位置特定するための画素値の記憶
検知面の画像中のポインタを位置特定することを可能とする画素６ｉｋの各々の行アドレスがメモリレジスタ７ｊ−７ｊ＋１８の各々にプログラムされた後、ステップ４４においてデジタルプロセッサ部４は、バス１１を介して、デコーダ５と各プログラマブルリーダ部３ｊ−３ｊ＋１８とへ、画像の画素を読出すためのアドレスを送る。この読出アドレスは、行アドレスに対応する。
【０１１３】
ここで説明される例では、このステップ４４で送られた最初の読出アドレスは、最下位の行アドレスに対応し、この最下位の行アドレスは検知面の画像が形成される１つ以上の画素に関連付けられる。
【０１１４】
各コンパレータ８ｊは、第１の入力を介して受信されたこの読出アドレスと、メモリレジスタ７ｊに対してステップ４３においてプログラムされた行アドレスとを比較する。ここで、各コンパレータ８ｊは、ステップ４３においてプログラムされた行アドレスと関連付けられていると共に、この行アドレスを第２の入力を介して受信する。
【０１１５】
比較された２つの値が等しい場合、コンパレータ８ｊは、スイッチ１０ｊに対して作用することにより、バッファメモリ９ｊへの対応する画素の値の記憶を可能にする。
【０１１６】
図３ｂの例では、読込アドレス「ｉ＋１」がプログラマブルリーダ部３ｊ−３ｊ＋１８により受信されることによりコンパレータ８ｊ−８ｊ＋１８により受信されると、各コンパレータ８ｊはこの値とメモリレジスタ７ｊに対してプログラムされた行アドレスとを比較する。本例においては、番号ｊ＋１５−ｊ＋１８の列のコンパレータは、第１及び第２の入力において受信された値が等しいと判断する。
【０１１７】
そして、ステップ４５において、画素６ｉ＋１，ｊ＋１５、６ｉ＋１，ｊ＋１６、６ｉ＋１，ｊ＋１７及び６ｉ＋１，ｊ＋１８の値は、バッファメモリ９１５−９１８に記憶される。
【０１１８】
そして、ステップ４４及び４５が繰り返し行われ、デジタルプロセッサ部４は、行番号を増やしていくことにより、デコーダ５とプログラマブルリーダ部３ｊ−３ｊ＋１８とへバス１１を介して次の読出アドレスを送る。
【０１１９】
ここで説明される例では、読出アドレス「ｉ＋２」が送られ、そしてコンパレータ８ｊ−８ｊ＋２とコンパレータ８ｊ＋１０−８ｊ＋１４とが等しい第１及び第２の入力値を持つ一方で、対応する画素の値がバッファメモリ９ｊ−９ｊ＋２とバッファメモリ９ｊ＋１０及び９ｊ＋１４とに記憶される。
【０１２０】
そして、読出アドレス「ｉ＋３」は、デコーダ５とプログラマブルリーダ部３ｊ−３ｊ＋１８とへバス１１を介して送られ、処理は上述したものと同じようにして継続し、これにより、画素６ｉ＋３，ｊ＋４−６ｉ＋３，ｊ＋９の値がバッファメモリ９ｊ＋４−９ｊ＋９へ記憶される。
【０１２１】
そして、検知面の画像中のポインタの位置特定を可能にする画素の値は、バッファメモリ９ｊ−９ｊ＋１８のセット９において読出される。
【０１２２】
本発明は、画素の列ごとにつき１つのプログラマブルリーダ部３ｊを使用することに限定されるものではない。したがってプログラマブルリーダ部３ｊは、特に検知面中のポインタの位置特定を可能にする画素が複数のセグメントを定義する場合、複数の連続した画素の列に対して関連付けられても良い。ここで各セグメントは、マトリクスセンサ２の行に対して低い又は０の傾斜角度を有する。単一のプログラマブルリーダ部３ｊと検知面の画像の連続した複数の画素列との関連付けにより、位置特定システムを簡易化し得る。１つの行アドレスのみが、これらの画素列に関連付けられたプログラマブルリーダ部のメモリレジスタにプログラムされても良い。
【０１２３】
他の変形例におけるプログラマブルリーダ部は、図１３及び１４に示される。
【０１２４】
マトリクスセンサの１次元二項フィルタリング
取得装置２中のスイッチ２２の配置により、光検出器のマトリクスの１次元二項フィルタリング、例えば垂直方向フィルタリングとして知られる各列に沿ったフィルタリングを行うことが可能となる。
【０１２５】
図５の例においては、スイッチ２１は、行におけるマトリクス中の隣接する光検出器２０ｎｍを接続し、垂直方向フィルタリングの適用を可能とする。
【０１２６】
本発明は、以下に図６ａ乃至６ｅを参照して説明されるように、２つの構成で二項フィルタリングの適用を可能としている。
【０１２７】
光検出器は、番号２０１ｍ−２０１０ｍが振られている。そして、２つの隣接する光検出器は、スイッチ２１ｋｍによって接続されている。
【０１２８】
スイッチ２１１ｍ、２１２ｍ、２１３ｍ、...、２１９ｍは、光検出器２０１ｍ及び２０２ｍ、２０２ｍ及び２０３ｍ、...、２０９ｍ及び２０１０ｍ、の各々を接続する。
【０１２９】
図６ａは、画像取得後の光検出器２０ｎｍを示す。
【０１３０】
図示のように、光検出器２０６ｍのみが電荷を有し、この電荷は、例として１と等しい。
【０１３１】
図６ｂに示される第１のフィルタリング構成では、フィルタリング次元に沿った座標２ｋ＋１におけるスイッチ２１２ｋ＋１，ｍ（ｋは自然数）が閉じられることにより、フィルタリング次元に沿った、例えば列内の垂直方向の、座標２ｋ＋１及び２ｋ＋２における光検出器２０２ｋ＋１，ｍ及び２０２ｋ＋２，ｍを接続している。
【０１３２】
光検出器２０ｎｍにより取得された電荷は、スイッチによって接続された光検出器の各々によって取得された電荷を合計した後その合計値を２で割ることにより計算される。
【０１３３】
図６ｂから分かるように、この動作後、光検出器２０５ｍ及び２０６ｍの両方は、０．５と等しい電荷を有する。この結果この電荷は、フィルタリング前のように光検出器２０６ｍのみによって保持されるわけではない。
【０１３４】
電荷分布の平滑化の要求される程度によっては、図６ｃに示される第２のフィルタリング構成が、マトリクスの光検出器に対して適用されても良い。
【０１３５】
この第２のフィルタリング構成では、フィルタリング次元に沿った座標２ｋにおけるスイッチ２１２ｋ，ｍ（ｋは自然数）が閉じられることにより、フィルタリング次元に沿った座標２ｋ及び２ｋ＋１における光検出器２０２ｋ，ｍ及び２０２ｋ＋１，ｍを接続している。
【０１３６】
第１の構成と同様に、光検出器２０ｎｍにより取得された電荷は、スイッチによって接続された光検出器の各々によって取得された電荷を合計した後その合計値を２で割ることにより計算される。
【０１３７】
図６ｃから分かるように、この動作後光検出器２０４ｍ−２０７ｍの各々は、当初単一の光検出器２０６ｍによって保持されていた電荷の４分の１に等しい電荷を有する。
【０１３８】
もし必要であれば、二項フィルタリングは、図６ｄに示されるように第１の構成を用いた後、図６ｅに示されるように第２の構成を用いて再度行われても良く、これにより電荷分布をさらに平滑化する。
【０１３９】
例として、２つのフィルタリング構成の各々は、アドレスφ１及びφ２の各々によって符号化される。ここで説明される例では、φ１及びφ２は、画素の行における二項フィルタリング用の特定アドレスである。２５６行の画像について、例えば１６進コードでは、φ１はアドレス００に対応し、φ２はアドレスＦＦに対応する。
【０１４０】
これらのアドレスの１つを画像取得装置２とプログラマブルリーダ部とへ送るデジタルプロセッサ部４は、フィルタリング構成に応じて、フィルタリング次元に沿ったインデックス２ｋにおけるスイッチ２１ｎ，２ｋ又はインデックス２ｋ＋１におけるスイッチ２１ｎ，２ｋ＋１を閉じる。
【０１４１】
差動読出し
同様に、本発明は、差動読出しを用いることによって周辺光を除去することを可能としても良い。
【０１４２】
図７は、タイミング図であり、本発明の差分読出しの例を示し、
検知面の一部における第１の画像は、人工的光源により光検出器のマトリクスの観測フィールドが照らされたときに取得され、
検知面の同じ部分における第２の画像は、人工的光源の照明なしで取得され、
周辺光に関連するノイズは、例えば差動増幅器を用いて、第１の画像から第２の画像を減じることにより除去される。
【０１４３】
もし周辺光が極めて強くても、この周辺光は略同じ状態を保つ。これにより、画像取得速度が高い場合、第１の画像から第２の画像を減じることによって周辺光の影響を格段と弱め得る。
【０１４４】
図７に示される状況では、差動読出しが、一度に画素の１行に対して適用されるようになされているが、これは異なる方法で行われる可能性がある。
【０１４５】
例として、デジタルプロセッサ部４は、取得装置２とプログラマブル電子回路３とへ、検知面の画像における処理される画素の第１行のアドレスＡＤ１を送るように構成される。
【０１４６】
デジタルプロセッサ部４は、光検出器２０により以前に取得された如何なる電荷をも消去させることができる。タイミング図において、この電荷消去は、信号ＲＳＴのアクティブ化に対応する。
【０１４７】
そして、デジタルプロセッサ部４は、人工的光源を用いて、取得装置２の観測フィールドを照らすようにしても良い。例としてこの人工的光源は、発光ダイオードであり、図７のタイミング図において信号ＬＥＤにより示される状態にある。
【０１４８】
そして、デジタルプロセッサ部４は、例えば図３ｂ乃至３ｄの１つに示されるように、取得装置２によって取得された行の第１の画像を取得するようにすると共に、プログラマブル電子回路によって当該取得された行の画素値を記憶するようになされており、この処理はタイミング図において信号ＲＤ１のアクティブ化に対応する。
【０１４９】
そして、デジタルプロセッサ部は、先立つステップにおいて、光検出器によって取得された電荷を消去した後、人工的光源を止めるようにしても良い。
【０１５０】
そして、デジタルプロセッサ部４は、画像取得装置によって取得された行の第２の画像を取得するようにすると共に、プログラマブル電子回路３によって当該取得された行の画素値を記憶するようになされても良く、この処理はタイミング図において信号ＲＤ２のアクティブ化に対応する。
【０１５１】
そして、デジタルプロセッサ部４は、例えば処理される次の画素の行のアドレスを送り、上述のステップが繰り返される。
【０１５２】
図９は、タイミング図であり、本発明のマトリクスセンサ１の差動読出しの例を示している。
【０１５３】
この例では、各プログラマブルリーダ部３ｊが、画素列と関連付けられていると共に、図１４に示されるように、メモリレジスタ７ｊと、コンパレータ８ｊと、２つのバッファメモリ９ａｊ及び９ｂｊとを有している。
【０１５４】
例として、各プログラマブルリーダ部３ｊのバッファメモリ９ａｊにより構成されるセット９ａは、上述の方法によって記憶された画素値を含む。ここで、この上述の方法による画素値の記憶は、人工的光源の照明ありで取得された第１の画像の処理中に行われる。
【０１５５】
例として、各プログラマブルリーダ部３ｊのバッファメモリ９ｂｊにより構成されるセット９ｂは、上述の方法によって記憶された画素値を含む。ここで、この上述の方法による画素値の記憶は、人工的光源の照明なしで取得された第２の画像の処理中に行われる。
【０１５６】
ここで説明される例において、本発明は、図９において信号ＨＤにより示される状態にあるシフトレジスタ１５によるメモリセット９ａ及び９ｂの内容の順次読出しを用いる。この信号ＨＤを０に設定することにより、シフトレジスタによって以前に取得された情報が消去される。
【０１５７】
続けて、このシフトレジスタは、クロック信号ＨＣＬＫの受信時に、バッファメモリ９ａｊ又は９ｂｊの内容の読出しを進める。
【０１５８】
また、図９のタイミング図は、信号ＯＵＴＰを示し、この信号ＯＵＴＰは、第１の画像に関連付けられるメモリ９ａのセットの読出しに対応する。また、図９のタイミング図は、信号ＯＵＴＮを示し、この信号ＯＵＴＮは、第２の画像に関連付けられるメモリのセット９ｂの読出しに対応する。
【０１５９】
そして、メモリ９ａ及び９ｂのセットにおいて読出された情報は、例えばメモリセット９ａ及び９ｂの読出バスに接続された差動増幅器を用いて、減算処理を経ても良い。
【０１６０】
本発明によれば、人工的光源をオン・オフするサイクル中に第１の画像及び第２の画像の画素のただ１つの行のみを取得することと、各画素の行の取得を繰り返し続けることとにより、差動読出しが行われれば良い。
【０１６１】
図１０ａは、差動読出しのそのような一例に対応するタイミング図を示している。
【０１６２】
当該例においては、デジタルプロセッサ部４は、最初に取得装置２の光検出器２０によって以前に取得された電荷を消去し、人工的光源を駆動するようになされており、これら処理は図１０ａのタイミング図における信号ＲＳＴのアクティブ化と信号ＬＥＤのアクティブ化との各々に対応する。
【０１６３】
そして、デジタルプロセッサ部４は、取得装置２とプログラマブル電子回路３とへ、２つの垂直二項フィルタリング構成に関連付けられるアドレスφ１及びφ２を送る。
【０１６４】
そして、デジタルプロセッサ部４は、取得装置２とプログラマブル電子回路３とへ、処理される画素の行のアドレスＡＤ１を送った後、信号ＲＤ１をアクティブ化する。
【０１６５】
信号ＲＤ１のアクティブ化によって、
取得装置２による第１の画像のアドレスＡＤ１の行の取得、
以前に受信されたアドレスφ１及びφ２に従って、２つの構成における取得装置の光検出器によって記憶された電荷の垂直二項フィルタリング、
検出面の画像におけるポインタの位置特定が可能となるように、プログラマブル電子回路３によるこの行の画素値の読出し、
の処理が連続して行われる。
【０１６６】
これら画素値は、上述したように、バッファメモリ９ａｊに記憶される。
【０１６７】
そして、デジタルプロセッサ部４は、光検出器によって以前取得された電荷を消去し、人工的光源を止めるようになされており、これら処理は、図１０ａのタイミング図における信号ＲＳＴのアクティブ化と信号ＬＥＤの非アクティブ化との各々に対応する。
【０１６８】
そして、デジタルプロセッサ部は、センサ１とプログラマブル電子回路３とへ、２つの垂直二項フィルタリング構成に関連付けられるアドレスφ１及びφ２を送った後、信号ＲＤ２をアクティブ化する。
【０１６９】
信号ＲＤ２のアクティブ化によって、
取得装置２による第２の画像のアドレスＡＤ１の行の取得、
以前に受信されたアドレスφ１及びφ２に従って、２つの構成における取得装置の光検出器によって記憶された電荷の垂直二項フィルタリング、
検出面の画像におけるポインタの位置特定が可能となるように、プログラマブル電子回路３によるこの行の画素値の読出し、
の処理が連続して行われる。
【０１７０】
これら画素値は、上述したように、バッファメモリ９ｂｊに記憶される。
【０１７１】
アドレスＡＤ１における画素の行の２つの画像が取得されると、デジタルプロセッサ部は、アドレスＡＤ２及びＡＤ３等についての画素の行を繰り返し処理する。
【０１７２】
本発明は、第１及び第２の画像を処理する前の２つの構成における二項フィルタリングに限られない。その代わりに、２つの構成のうちのただ１つの構成における二項フィルタリングが先に行われる可能性がある。さらに代替方法によれば、第１及び第２の画像の取得の前に、二項フィルタリングが行われない。
【０１７３】
図１０ａに示されている例では、人工的光源をオン・オフするサイクルは、ただ１つの画素の行の第１及び第２の画像の取得に対応する。
【０１７４】
本発明による差動フィルタリングの他の例は、図１０ｂに示されている。この例では、人工的光源をオン・オフする１サイクルによって、すべての画素の行の取得が可能である。
【０１７５】
図１０ｂに示されているように、各光検出器によって以前に取得された電荷は、最初に、各行のアドレスを送って各行に対する信号ＲＳＴをアクティブ化することにより消去される。
【０１７６】
そして、デジタルプロセッサ部４は、人工的光源をオンにした後、その人工的光源をオフにする。この光源がオフにされると、アドレスφ１及びφ２が、図１０ａを参照して説明されたものと同様の方法により送られる。
【０１７７】
そして、アドレスＡＤ１が送られ、これによりアドレスＡＤ１についての行の画素の読出しが行われることにより、図３ａ乃至３ｄを参照して説明されたように、検知面の画像におけるポインタの位置特定が可能となる。この後、信号ＲＳＴがアクティブ化され、これにより、取得された電荷が消去される。
【０１７８】
そして、この他の行アドレスが連続的に送られ、上述したステップが、送られた各行アドレスに対して繰り返される。
【０１７９】
人工的光源をオン・オフする１サイクルの後、このようにして第１の画像が取得される。
【０１８０】
そして、行アドレスのようにしてアドレスφ１及びφ２は再び送られ、これにより、第２の画像の取得が可能となる。
【０１８１】
位置特定システムの他の実施例
本発明は、上述した例に限られない。
【０１８２】
例えば、図１２の例のように、本発明の異なる機能が組み合わされても良い。
【０１８３】
この例では、各プログラマブルリーダ部３ｊが複数の連続した列アドレスに関連付けられるようになされており、ここで説明される例では８つのアドレスに関連付けられる。
【０１８４】
各プログラマブルリーダ部３ｊは、メモリレジスタ７ｊと、コンパレータ８ｊと、８つの組のバッファメモリ９ａｊ−９ａｊ＋７及び９ｂｊ−９ｂｊ＋７とを有する。
【０１８５】
ｊからｊ＋７に至る列アドレスについての８画素列に共通な行アドレスが、メモリレジスタ７ｊに対してプログラムされている。
【０１８６】
バス１１を介してデジタルプロセッサ部４により送られた読出アドレスは、各プログラマブルリーダ部３ｊによってその入力で受信された後、各プログラマブルリーダ部３ｊはその読出アドレスをコンパレータ８ｊへ転送する。そして、受信されたアドレスが、ｊからｊ＋７に至る列アドレスについての８列に関連付けられたメモリレジスタ７ｊにプログラムされているアドレスに等しいか否かが確認される。
【０１８７】
図示のように、図１２に示されている装置は、各列に関連付けられる２つのバッファメモリ９ａｊ及び９ｂｊを有し、これらバッファメモリ９ａｊ及び９ｂｊは、検知面の第１及び第２の画像に各々関連している。
【０１８８】
ここで使用されている「を有する」という表現は、それと相反する表現が明記されていない限り、「少なくとも１つを有する」という表現と同義と解されるものとする。
【図１】
0005699087.tif 000002
【図２】
0005699087.tif 000003
【図３ａ】
0005699087.tif 000004
【図３ｂ−３ｄ】
0005699087.tif 000005
【図４】
0005699087.tif 000006
【図５】
0005699087.tif 000007
【図６ａ−６ｅ】
0005699087.tif 000008
【図７】
0005699087.tif 000009
【図８】
0005699087.tif 000010
【図９】
0005699087.tif 000011
【図１０ａ】
0005699087.tif 000012
【図１０ｂ】
0005699087.tif 000013
【図１１】
0005699087.tif 000014
【図１２】
0005699087.tif 000015
【図１３−１４】
0005699087.tif 000016
【図１５】
0005699087.tif 000017