(57)【特許請求の範囲】
【請求項１】
共通の基板に形成され、構造の異なる複数のメサ型導波路を含む光素子を製造する製造方法であって、
前記基板の異なる領域に第１半導体積層部および第２半導体積層部を形成する積層段階と、
前記第１半導体積層部の上面において、埋込メサ型導波路を形成すべき領域に第１形成マスクを形成し、且つ、前記第２半導体積層部の上面において、ハイメサ型導波路を形成すべき領域を含む領域に第１保護マスクを形成する第１マスク形成段階と、
前記第１形成マスクおよび前記第１保護マスクが形成されていない半導体層をエッチングし、エッチングした領域に第３半導体積層部を結晶成長させ、前記埋込メサ型導波路を形成する埋込メサ形成段階と、
前記第１形成マスクおよび前記第１保護マスクを除去して、コンタクト層を含む第４半導体積層部を結晶成長させるコンタクト形成段階と、
前記第４半導体積層部上における、前記埋込メサ型導波路を含む領域に第２保護マスクを形成し、且つ、前記第４半導体積層部上における、前記ハイメサ型導波路を形成すべき領域に、前記第１保護マスクより幅の小さい第２形成マスクを形成する第２マスク形成段階と、
前記第２保護マスクおよび前記第２形成マスクが形成されていない半導体層をエッチングして、前記ハイメサ型導波路を形成するハイメサ形成段階と
を備え、
前記ハイメサ型導波路のメサストライプの方向が（０１１）方向であり、
前記第１保護マスクの幅Ｘが下式を満たす（但し、Ｗは前記ハイメサ型導波路の幅、ｄは前記第４半導体積層部の厚みを示す）
Ｘ≧Ｗ＋２ｄ
製造方法。
【請求項２】
共通の基板に形成され、構造の異なる複数のメサ型導波路を含む光素子を製造する製造方法であって、
前記基板の異なる領域に第１半導体積層部および第２半導体積層部を形成する積層段階と、
前記第１半導体積層部の上面において、埋込メサ型導波路を形成すべき領域に第１形成マスクを形成し、且つ、前記第２半導体積層部の上面において、ハイメサ型導波路を形成すべき領域を含む領域に第１保護マスクを形成する第１マスク形成段階と、
前記第１形成マスクおよび前記第１保護マスクが形成されていない半導体層をエッチングし、エッチングした領域に第３半導体積層部を結晶成長させ、前記埋込メサ型導波路を形成する埋込メサ形成段階と、
前記第１形成マスクおよび前記第１保護マスクを除去して、コンタクト層を含む第４半導体積層部を結晶成長させるコンタクト形成段階と、
前記第４半導体積層部上における、前記埋込メサ型導波路を含む領域に第２保護マスクを形成し、且つ、前記第４半導体積層部上における、前記ハイメサ型導波路を形成すべき領域に、前記第１保護マスクより幅の小さい第２形成マスクを形成する第２マスク形成段階と、
前記第２保護マスクおよび前記第２形成マスクが形成されていない半導体層をエッチングして、前記ハイメサ型導波路を形成するハイメサ形成段階と
を備え、
前記ハイメサ型導波路のメサストライプの方向が（０１−１）方向であり、
前記第１保護マスクの幅Ｘが下式を満たす（但し、Ｗは前記ハイメサ型導波路の幅、ｄは前記第４半導体積層部の厚みを示す）
Ｘ≧Ｗ＋０．８ｄ
製造方法。
【請求項３】
前記基板は、ＩｎＰで形成され、
前記複数のメサ型導波路は、前記基板の（１００）面に形成される
請求項１または２に記載の製造方法。
【請求項４】
前記第１保護マスクの幅Ｘは、８０μｍ以下である
請求項３に記載の製造方法。
【請求項５】
前記第２保護マスクは、前記第１形成マスクより幅が大きい
請求項１から４のいずれか一項に記載の製造方法。
【請求項６】
前記光素子は、並列に設けられた複数の前記ハイメサ型導波路を有し、
それぞれの前記第１保護マスクの幅Ｘは下式を満たす
Ｗ＋２ｄ＋５μｍ≧Ｘ≧Ｗ＋２ｄ
請求項１に記載の製造方法。
【請求項７】
前記光素子は、並列に設けられた複数の前記ハイメサ型導波路を有し、
それぞれの前記第１保護マスクの幅Ｘは下式を満たす
Ｗ＋０．８ｄ＋５μｍ≧Ｘ≧Ｗ＋０．８ｄ
請求項２に記載の製造方法。
【請求項８】
請求項１から７のいずれか一項に記載の製造方法で製造された光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光素子の製造方法及び光素子に関する。
【背景技術】
【０００２】
従来、光通信ネットワークシステムにおいて、半導体レーザまたは半導体フォトダイオードのような光能動素子と、光導波路または光合波器などの光受動素子を同一基板上にモノリシック集積する技術が知られている。例えば、光増幅領域においては埋込メサ型導波路構造を使用し、曲導波路または分波器においてはハイメサ型導波路構造を使用して同一基板上にモノリシック集積した半導体リングレーザがある（例えば、特許文献１参照）。
特許文献１  特開２００２−１１８３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、埋込メサ型導波路とハイメサ型導波路を同一基板上に形成することは困難である。例えば、埋込メサを形成するエッチング工程において、ハイメサも同時に形成すると、埋込メサの周辺に埋込部分を積層する工程において、ハイメサの周辺にも埋込部分が積層される。この場合、ハイメサの周辺の埋込部分を除去すべく、ハイメサ周辺を再度エッチングしなければならない。このためハイメサが更にエッチングされ、ハイメサの幅が当初の幅よりも小さくなってしまう。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、共通の基板に形成され、構造の異なる複数のメサ型導波路を含む光素子を製造する製造方法であって、基板の異なる領域に第１半導体積層部および第２半導体積層部を形成する積層段階と、第１半導体積層部の上面において、埋込メサ型導波路を形成すべき領域に第１形成マスクを形成し、且つ、第２半導体積層部の上面において、ハイメサ型導波路を形成すべき領域を含む領域に第１保護マスクを形成する第１マスク形成段階と、第１形成マスクおよび第１保護マスクが形成されていない半導体層をエッチングし、エッチングした領域に第３半導体積層部を結晶成長させ、埋込メサ型導波路を形成する埋込メサ形成段階と、第１形成マスクおよび第１保護マスクを除去して、コンタクト層を含む第４半導体積層部を結晶成長させるコンタクト形成段階と、第４半導体積層部上における、埋込メサ型導波路を含む領域に第２保護マスクを形成し、且つ、第４半導体積層部上における、ハイメサ型導波路を形成すべき領域に、第１保護マスクより幅の小さい第２形成マスクを形成する第２マスク形成段階と、第２保護マスクおよび第２形成マスクが形成されていない半導体層をエッチングして、ハイメサ型導波路を形成するハイメサ形成段階とを備え、前記ハイメサ型導波路のメサストライプの方向が（０１１）方向であり、第１保護マスクの幅Ｘが下式を満たす（但し、Ｗは前記ハイメサ型導波路の幅、ｄは第４半導体積層部の厚みを示す）  Ｘ≧Ｗ＋２ｄ、製造方法が提供される。
【０００５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態にかかる光素子の平面図である。
【図２】図１の光素子の一部拡大図である。
【図３】図２に示す光素子の製造方法を説明する工程図である。
【図４】図３の後工程を説明する工程図である。
【図５】図４の後工程を説明する工程図である。
【図６】図５の後工程を説明する工程図である。
【図７】図６に示す光素子の平面図である。
【図８】図６の後工程を説明する工程図である。
【図９】図８の後工程を説明する工程図である。
【図１０】図９の後工程を説明する工程図である。
【図１１】図１０に示す光素子の平面図である。
【図１２】図１０の後工程を説明する工程図である。
【図１３】図１２のＥ−Ｅ'断面図である。
【図１４】図１２のＦ−Ｆ'断面図である。
【図１５】メサストライプの方向が（０１１）方向の場合の図８のＣ−Ｃ'断面図である。
【図１６】メサストライプの方向が（０１１）方向の場合の図９のＤ−Ｄ'断面図である。
【図１７】メサストライプの方向が（０１−１）方向の場合の図８のＣ−Ｃ'断面図である。
【図１８】メサストライプの方向が（０１−１）方向の場合の図９のＤ−Ｄ'断面図である。
【図１９】第１保護マスクの幅Ｘが小さい場合の図９のＤ−Ｄ'断面図である。
【図２０】第１保護マスクの幅Ｘが大きい場合の図９のＤ−Ｄ'断面図である。
【図２１】図１に示す光素子を製造する段階で使用する第１マスクの平面図である。
【図２２】図１のＡ−Ａ'断面の拡大図である。
【図２３】図１のＢ−Ｂ'断面の拡大図である。
【図２４】第２実施形態にかかる光素子の平面図である。
【図２５】図２４のＧ−Ｇ'断面の拡大図である。
【図２６】図２４のＨ−Ｈ'断面の拡大図である。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
図１は、本発明の第１実施形態にかかる光素子１００の上面図を示す。光素子１００は、半導体基板１１０と、半導体基板１１０の（１００）面に形成される構造の異なる複数のメサ型導波路を備える。本例の半導体基板１１０は、ＩｎＰ基板である。
【０００９】
本例の複数のメサ型導波路は、並列に設けられた複数の分布帰還形レーザ（ＤＦＢレーザ１２０）および多モード干渉合波部（MMI合波部１６０）における導波路である。ＤＦＢレーザ１２０およびMMI合波部１６０は、同一の半導体基板１１０上にモノリシックに形成される。それぞれのＤＦＢレーザ１２０は、埋込メサ型導波路構造を有する。また、MMI合波部１６０は、ハイメサ型導波路構造を有する。
【００１０】
ＤＦＢレーザ１２０は、互いに等間隔に並列に配置され、且つ、ＤＦＢレーザ１２０の埋込メサストライプの方向が、半導体基板１１０上の（０１１）方向となるように形成される。埋込メサストライプの幅は、約２μｍであってよい。
【００１１】
MMI合波部１６０は、複数の曲げ導波路１３０、ＭＭＩカプラ１４０および出力導波路１５０を有する。複数の曲げ導波路１３０、ＭＭＩカプラ１４０および出力導波路１５０は、ハイメサ型導波路構造を有する。複数の曲げ導波路１３０は、複数のＤＦＢレーザ１２０と、ＭＭＩカプラ１４０とを光学的に接続する。それぞれの曲げ導波路１３０は、バットジョイント領域１７０においてＤＦＢレーザ１２０と接続される。
【００１２】
複数の曲げ導波路１３０の、ＭＭＩカプラ１４０近傍における間隔は、複数のＤＦＢレーザ１２０の間隔よりも狭い。それぞれの曲げ導波路１３０は、中央に配置された曲げ導波路１３０からの距離が大きくなるに従って曲率が大きくなるように構成されている。ＭＭＩカプラ１４０は、複数の曲げ導波路１３０から入力されるレーザ光を合波する。出力導波路１５０は、ＭＭＩカプラ１４０が合波したレーザ光を出力する。
【００１３】
図２は、光素子１００のバットジョイント領域１７０を拡大して示す。図２における埋込メサ型導波路１２２は、ＤＦＢレーザ１２０に対応する。また、ハイメサ型導波路１３６は、曲げ導波路１３０に対応する。また、埋込メサ型導波路１２２は、半導体光増幅器（ＳＯＡ）であってもよい。
【００１４】
バットジョイント領域１７０において、埋込メサ型導波路１２２は、ハイメサ型導波路１３６と光学的に結合している。ハイメサ型導波路１３６は、結合部１３２とメサ部１３４を有する。本例の結合部１３２は、メサ部１３４から埋込メサ型導波路１２２に向かってテーパー状に大きくなる幅を有する。このように構成することにより結合損失を低減することができる。埋込メサ型導波路１２２及びハイメサ型導波路１３６は光軸が一致するように形成される。埋込メサ型導波路１２２の幅は、例えば、約２μｍである。結合部１３２の最大幅は、例えば、約３．５μｍである。メサ部１３４の幅は、例えば、約２．０μｍである。
【００１５】
次に、埋込メサ型導波路１２２およびハイメサ型導波路１３６の製造方法の概略を説明する。当該製造方法は、共通の基板上に複数の半導体層をエピタキシャル成長させて半導体積層構造を形成する半導体積層構造形成段階と、基板の異なる領域に第１半導体積層部および第２半導体積層部を形成する積層段階と、第１形成マスク及び第１保護マスクを含む第１マスク形成段階と、エッチングした領域に第３半導体積層部を結晶成長させ、埋込メサ型導波路を形成する埋込メサ形成段階と、コンタクト層を含む第４半導体積層部を結晶成長させるコンタクト形成段階と、第２保護マスク及び第２形成マスクを含む第２マスク形成段階と、ハイメサ型導波路を形成するハイメサ形成段階と、パッシベーション膜を基板の上面全体に堆積させるパッシベーション段階と、埋込メサ型導波路の上面にｐ型電極を形成するｐ型電極形成段階と、基板の裏面全体にｎ型電極を形成するｎ型電極形成段階とを備える。
【００１６】
図３は、半導体積層構造形成段階を説明する工程図である。図３は、図２に示した埋込メサ型導波路１２２およびハイメサ型導波路１３６の光軸における断面を示す。半導体積層構造形成段階では、ｎ型ＩｎＰ（１００）の基板１０上に、例えばＭＯＣＶＤ法によって、ｎ型ＩｎＰを含むバッファ層２０、ＩｎＧａＡｓＰを含む多重量子井戸構造（ＭＱＷ−ＳＣＨ）の活性層３０、ｐ型ＩｎＰを含む上部クラッド層４０を順次エピタキシャル成長させる。バッファ層２０は、光素子１００の下部クラッド層を兼ねてよい。上部クラッド層４０及びバッファ層２０は、活性層３０より屈折率が小さい。したがって、上部クラッド層４０とバッファ層２０とで活性層３０を上下に挟むことにより、光を基板１０と垂直方向に閉じこめることができる。ここで、「上」とは、基板１０に対して垂直方向に基板１０から離れる方向を指す。「下」とは「上」の逆方向であり、基板１０に近づく方向を指す。つまり、光素子の実装時の上下方向を指すものではない。
【００１７】
図４は、積層段階の前工程を説明する工程図である。積層段階では、第１半導体積層部１２１を形成すべき領域における上部クラッド層４０の上面にＣＶＤ法及びフォトリソグラフィー技術によってバットジョイントマスク５０を形成する。例えばバットジョイントマスク５０は、ＳｉＮｘ膜である。次に、バットジョイントマスク５０で覆われていない第２半導体積層部１３１を形成すべき領域をバッファ層２０に至るまでエッチングする。例えば当該エッチングはイオン反応性のドライエッチングである。
【００１８】
図５は、積層段階の後工程を説明する工程図である。積層段階の後工程では、前工程においてエッチングした領域のバッファ層２０上に、ＩｎＧａＡｓＰを含むコア層６０及びｐ型ＩｎＰを含むクラッド層６２をバットジョイント成長により順次エピタキシャル成長する。次に、バットジョイントマスク５０を除去する。こうして、共通の基板１０の異なる領域に第１半導体積層部１２１及び第２半導体積層部１３１が形成される。第２半導体積層部１３１においても、コア層６０は、当該コア層６０より屈折率が小さいクラッド層６２及びバッファ層２０により上下方向に挟まれているため、光を上下方向に閉じこめることができる。
【００１９】
図６は、第１マスク形成段階を説明する工程図である。第１マスク形成段階は、ＣＶＤ法により第１半導体積層部１２１及び第２半導体積層部１３１の表面全体にＳｉＮｘ膜を堆積する段階と、フォトリソグラフィー技術によりパターニングして、第１半導体積層部１２１の上面において、埋込メサ型導波路１２２を形成すべき領域に第１形成マスク７２を形成し、且つ、第２半導体積層部１３１の上面において、ハイメサ型導波路１３６を形成すべき領域を含む領域に第１保護マスク７４を形成する段階を有する。ハイメサ型導波路１３６を形成すべき領域を含む領域は、ハイメサ型導波路１３６を形成すべき領域よりも幅が大きい。
【００２０】
図７は、第１マスク形成段階により形成された第１マスク７０を含むバットジョイント領域１７０の平面図である。埋込メサ型導波路１２２を形成すべき領域に形成された第１形成マスク７２は、埋込メサ型導波路１２２の幅が所定の幅となるような幅Ｙを有する。幅Ｙはエッチング時のサイドエッチング量を考慮して決定する。例えば、埋込メサ型導波路１２２の所定の幅が２．０μｍの場合、第１形成マスク７２の片側のサイドエッチング量を０．５μｍと仮定すると、第１形成マスク７２の幅Ｙは約３．０μｍである。ハイメサ型導波路１３６を形成すべき領域を含む領域に形成された第１保護マスク７４は、以下で説明する幅Ｘを有する。幅Ｘは幅Ｙより大きくてよい。
【００２１】
図８は、埋込メサ形成段階を説明する工程図である。図８は、図７において第１マスク７０が形成されていない領域の断面を示す。埋込メサ形成段階は、第１形成マスク７２および第１保護マスク７４が形成されていない半導体層（コア層６０、クラッド層６２、バッファ層２０の少なくとも一部、上部クラッド層４０および活性層３０）をエッチングする段階と、エッチングした領域に第３半導体積層部１１２を結晶成長させ、埋込メサ型導波路１２２を形成する段階を有する。半導体層のエッチングは、第１マスク７０を使って、バッファ層２０の中間または下面に至るまで行う。例えばエッチングはドライエッチングである。第３半導体積層部１１２は、エッチングされたバッファ層２０上にｐ型ＩｎＰ層８０（Ｆｅドープ半絶縁性ＩｎＰ層）及びｎ型ＩｎＰ層８２を順に埋込再成長させることにより形成される。
【００２２】
第３半導体積層部１１２は、エッチングにより形成された埋込メサの両側及び第１保護マスク７４で保護された領域の両側に形成される。第３半導体積層部１１２は、光路に沿って埋込メサの両側に結晶成長され埋込メサを挟むように形成される。第３半導体積層部１１２は、屈折率が活性層３０に比べ小さいため光路と垂直で且つ基板１０と平行な方向に対して光を閉じこめる。また、第３半導体積層部１１２は抵抗が大きいため、活性層３０に注入される電流を狭窄する電流阻止層としても機能する。
【００２３】
図９は、コンタクト形成段階を説明する工程図である。図９は、図３と同一の位置における断面を示す。コンタクト形成段階では、第１形成マスク７２および第１保護マスク７４を除去して、第４半導体積層部１１４を結晶成長させる。第４半導体積層部１１４は、第１マスク７０を除去した後、基板表面全体にｐ型ＩｎＰを含むクラッド層８４及びＩｎＧａＡｓを含むコンタクト層８６を順にエピタキシャル成長することにより形成される。
【００２４】
図１０は、第２マスク形成段階を説明する工程図である。第２マスク形成段階では、第２保護マスク及び第２形成マスクを含む第２マスク９０をＣＶＤ法及びリソグラフィー技術によりパターニングして形成する。例えば第２マスク９０は、ＳｉＮｘ膜である。
【００２５】
図１１は、第２マスク９０を形成したバットジョイント領域１７０の平面図である。第２マスク９０は、図１１に示す第２保護マスク９２および第２形成マスク９４を含む。第２保護マスク９２は、第４半導体積層部１１４上における、埋込メサ型導波路１２２を含む領域に形成される。ここで埋込メサ型導波路１２２を含む領域とは、埋込メサ型導波路１２２及びその左右両側の第３半導体積層部１１２を含む領域を指す。例えば第２保護マスク９２は、埋込メサ型導波路１２２及びその左右両側の第３半導体積層部１１２の全体を覆って形成される。第２保護マスク９２は、当該領域をエッチングから保護する。つまり、第２保護マスク９２の幅は、第２形成マスク９４の幅より大きい。また、第２保護マスク９２は第１形成マスク７２より幅が大きい。マスクの幅とは、基板１０と平行な面において、導波路の光軸と垂直な方向における幅を指す。
【００２６】
第２形成マスク９４は、第４半導体積層部１１４上における、ハイメサ型導波路１３６を形成すべき領域に形成される。第２形成マスク９４の幅は、形成すべきハイメサ型導波路１３６の最大幅に対して、サイドエッチング量を考慮して決定する。例えば、ハイメサ型導波路１３６の最大幅が３．５μｍの場合、第２形成マスク９４の片側のサイドエッチング量を０．１μｍと仮定すると、第２形成マスク９４の幅Ｗは約３．７μｍである。第２形成マスク９４の幅Ｗは第１保護マスク７４の幅Ｘより小さい。
【００２７】
このように、埋込メサを形成するべく半導体層をエッチングする段階において、第２形成マスク９４よりも幅の大きい第１保護マスク７４を設けることで、ハイメサを形成する領域が侵食されることを防ぐことができる。
【００２８】
ハイメサ形成段階は、第２保護マスク９２および第２形成マスク９４が形成されていない半導体層をエッチングする段階を有する。エッチングはドライエッチングであってよい。エッチングが終了した後、第２保護マスク９２および第２形成マスク９４を除去する。
【００２９】
図１２は、パッシベーション段階を説明する工程図である。パッシベーション段階は、基板１０の表面全体にＣＶＤ法によりパッシベーション膜９６を堆積する段階を有する。例えばパッシベーション膜９６はＳｉＮｘである。次に、埋込メサ型導波路１２２の上面の一部にｐ型電極を形成する。ｐ型電極形成段階は、埋込メサ型導波路１２２の上面におけるパッシベーション膜９６の少なくとも一部をフォトリソグラフィー技術により除去する段階と、リフトオフ法によりｐ型電極９７を形成する段階を有する。ｐ型電極９７は、コンタクト層８６とオーミック接触する。続いて、基板１０の裏面全体にｎ型電極を形成する。ｎ型電極形成段階は、基板１０の裏面全体を研磨する段階と、裏面全体にｎ型電極９８を蒸着により形成する段階を有する。
【００３０】
図１３は、図１２のＥ−Ｅ'断面図を示す。図１３に示すように、埋込メサ型導波路１２２が形成されている。図１４は、図１２のＦ−Ｆ'断面図を示す。図１４に示すように、ハイメサ型導波路１３６が形成されている。以上、共通の基板１０上に埋込メサ型導波路１２２とハイメサ型導波路１３６をモノリシック集積したバットジョイント領域１７０の製造方法について説明したが、光素子１００の他の領域についても、同様の方法で同時に形成することができる。
【００３１】
次に、第１マスク７０における第１保護マスク７４の幅Ｘについて説明する。上述したように、第１保護マスク７４の幅Ｘは、第２形成マスク９４の幅Ｗより大きい。これにより、第２形成マスク９４のパターンを形成する段階におけるリソグラフィーの幅の作製精度、パターンの位置合わせ精度、埋込メサ形成段階、ハイメサ形成段階におけるエッチングに伴うサイドエッチング量、及び、そのエッチング量のばらつきなどを考慮して適当なマージンをとることができる。例えば、リソグラフィーにおける典型的なパターン位置合わせ精度は、コンタクトアライナー装置を用いた場合は±０．５μｍ以下であり、ステッパー装置を用いた場合は±０．１μｍ以下である。
【００３２】
また、埋込メサ形成段階において、ハイメサ型導波路を形成すべき領域にも第１保護マスク７４をマスクとして第３半導体積層部１１２が埋込再成長される。その際、第１保護マスク７４と第３半導体積層部１１２との境界において、選択成長効果により、第３半導体積層部１１２の表面に凸形状の隆起部が形成される。この上に第４半導体積層部１１４を成長させると、第４半導体積層部１１４の表面に隆起部が形成され、ハイメサの上面を平坦に形成することが困難となる。
【００３３】
図１０および図１１において説明したように、第４半導体積層部１１４上に第２形成マスク９４を形成してエッチングを行う。しかし、第２形成マスク９４の端が、第４半導体積層部１１４上の隆起部にかかってしまうと、エッチングの精度が悪化してしまう。このため、第１保護マスク７４の幅は、第４半導体積層部１１４上の隆起部が第２形成マスク９４よりも十分外側に形成されるように設定することが好ましい。
【００３４】
図１５は、ハイメサ型導波路１３６のメサストライプの方向が（０１１）方向である場合の図８のＣ−Ｃ'断面図を示す。第３半導体積層部１１２は、第１保護マスク７４との境界付近において、上に凸形状の隆起部８１を有する。隆起部８１は、選択成長効果により成長速度が他の領域より速くなるために形成される。
【００３５】
図１６は、ハイメサ型導波路１３６のメサストライプの方向が（０１１）方向である場合の図９のＤ−Ｄ'断面図を示す。第４半導体積層部１１４の表面は、２つの隆起部８１に対応して形成された２つの隆起部８３及び当該２つの隆起部８３の間に挟まれて形成された平坦部８９を有する。第１保護マスク７４の幅Ｘは、平坦部８９内に第２形成マスク９４を形成できるように設定される。平坦部８９の幅をＷＦｌａｔとすると、実験結果より、以下の関係式が得られた。
ＷＦｌａｔ≒Ｘ−２ｄ
ここで、ｄは第４半導体積層部１１４の厚さを示す。
【００３６】
図１７は、ハイメサ型導波路１３６のメサストライプの方向が（０１−１）方向である場合の図８のＣ−Ｃ'断面図を示す。第３半導体積層部１１２は、第１保護マスク７４との境界付近において、上に凸形状の隆起部８５を有する。隆起部８５は、選択成長効果により成長速度が他の領域より速くなるために形成される。隆起部８５は、隆起部８１に比べ突起の高さが大きい。つまり、ＭＯＣＶＤ法の選択成長効果には面方位依存性がある。
【００３７】
図１８は、ハイメサ型導波路１３６のメサストライプの方向が（０１−１）方向である場合の図９のＤ−Ｄ'断面図を示す。第４半導体積層部１１４は、２つの隆起部８５に対応して形成された２つの隆起部８７及び当該２つの隆起部８７の間に挟まれて形成された平坦部８９を有する。実験結果より、以下の関係式が得られた。
ＷＦｌａｔ≒Ｘ−０．８ｄ
以上の結果から、メサストライプの方向が（０１１）方向よりも（０１−１）方向の方が、平坦部８９の幅ＷＦｌａｔが大きいことがわかる。
【００３８】
平坦部８９の幅ＷＦｌａｔが、第２形成マスク９４の幅Ｗより小さいと、エッチングの境界が隆起部８７にかかってしまうので、エッチングの精度が悪化し、また、ハイメサの上面を平坦に形成することが困難となる。したがって、ハイメサ型導波路１３６のメサストライプの方向が（０１１）方向である場合には、Ｗ≦ＷＦｌａｔ≒Ｘ−２ｄとなり、Ｘ≧Ｗ＋２ｄの関係を満たすように、第１保護マスク７４の幅Ｘを決定する。
【００３９】
同様に、ハイメサ型導波路１３６のメサストライプの方向が（０１−１）方向である場合には、Ｗ≦ＷＦｌａｔ≒Ｘ−０．８ｄとなり、Ｘ≧Ｗ＋０．８ｄの関係を満たすように、第１保護マスク７４の幅Ｘを決定する。また、Ｗ＝ＷＦｌａｔでは位置合わせが困難となるので、Ｗにマージンαを加算した値を用いてもよい。ここで、αはリソグラフィーの幅の作製精度またはパターンの位置合わせ精度、エッチングに伴うサイドエッチング量と当該サイドエッチング量のばらつき等を考慮して決定されるマージンである。
【００４０】
図１９は、メサストライプの方向が（０１１）方向であり、第１保護マスク７４の幅Ｘが比較的小さい場合のハイメサ型導波路１３６を形成すべき領域の断面図を示す。幅Ｘは例えば、７μｍ≦Ｘ＜１５μｍである。実験により、第１保護マスク７４の幅Ｘが比較的小さい場合、クラッド層８４は、凸部９１及び凹部９３が交互に形成された表面を有することがわかった。ただし、実験の結果、Ｘ≦６μｍの場合、選択成長効果が小さくなり、隆起部８１の高さが無視できる程度となることがわかった。この場合、Ｘの下限値は、ハイメサ形成パターンである第２形成マスク９４の幅Ｗにマージンを付加した値となる。例えば、ハイメサ形成パターンの幅Ｗが２μｍで、マージンが約１μｍである場合には、第１保護マスク７４の幅Ｘは、３μｍ≦Ｘ≦６μｍであってよい。
【００４１】
図２０は、メサストライプの方向が（０１１）方向であり、第１保護マスク７４の幅Ｘが非常に大きい場合のハイメサ型導波路１３６を形成すべき領域の断面図を示す。実験により、幅Ｘが８０μｍ以上では、埋込再成長時に本来結晶成長されないはずのマスク領域で異常成長が生じ、マスク表面に多結晶が堆積することがわかった。したがって、第１保護マスク７４の幅Ｘは８０μｍ以下とするのが好ましい。よって、メサストライプの方向が（０１１）方向の場合、第１保護マスク７４の幅Ｘは、Ｗ＋２ｄ≦Ｘ≦８０μｍであることが好ましい。また、メサストライプの方向が（０１−１）方向の場合、第１保護マスク７４の幅Ｘは、Ｗ＋０．８ｄ≦Ｘ≦８０μｍであることが好ましい。
【００４２】
光集積素子の集積度が高い場合には、隣接するハイメサ型導波路の間隔が狭くなり、第１保護マスク７４同士が干渉することがある。これを避けるために、第１保護マスク７４の幅Ｘは、下限値≦Ｘ≦下限値＋５μｍが好ましい。したがって、並列に設けられた複数のハイメサ型導波路を有する高集積の光素子では、メサストライプの方向が（０１１）方向の場合、第１保護マスク７４の幅Ｘは、Ｗ＋２ｄ≦Ｘ≦Ｗ＋２ｄ＋５μｍであってよい。また、メサストライプの方向が（０１−１）方向の場合、第１保護マスク７４の幅Ｘは、Ｗ＋０．８ｄ≦Ｘ≦Ｗ＋０．８ｄ＋５μｍであってよい。
【００４３】
具体的には、例えばマージンα＝５．０μｍとし、第２形成マスク９４の幅Ｗ＝２．０μｍとすると、ＷＦｌａｔ＝Ｗ＋α＝７．０μｍとなる。第４半導体積層部１１４の厚さｄ＝４．０μｍとすると、メサストライプの方向が（０１１）方向では、第１保護マスク７４の幅Ｘの下限値は７．０μｍ＋２*４．０μｍ＝１５μｍとなる。また、メサストライプの方向が（０１−１）方向では、第１保護マスク７４の幅Ｘの下限値は７．０μｍ＋０．８*４．０μｍ＝１０．２μｍとなる。
【００４４】
ＩｎＰ（１００）基板を用いて、（０１１）方向及び（０１−１）方向に導波路を形成する光素子の場合には、（０１１）方向において平坦部８９が狭くなるのでＷＦｌａｔを充分に確保するために第１保護マスク７４の幅Ｘを大きめに設定するのが好ましい。したがって、第１保護マスク７４の幅Ｘは、１５μｍ≦Ｘ≦８０μｍであってよい。
【００４５】
並列に設けられた複数のハイメサ型導波路を有する高集積の光素子の場合には、第１保護マスク７４の干渉を防ぐために第１保護マスク７４の幅Ｘを小さめに設定するのが好ましい。したがって、メサストライプの方向が（０１１）方向では、第１保護マスク７４の幅Ｘは、１５μｍ≦Ｘ≦２０μｍであってよい。メサストライプの方向が（０１−１）方向では、第１保護マスク７４の幅Ｘは、１０μｍ≦Ｘ≦１５μｍであってよい。
【００４６】
次に、光素子１００の製造方法について説明する。第１マスク形成段階以外は上述したバットジョイント領域１７０の製造方法と同様なので説明を省略する。図２１は、光素子１００の製造方法の第１マスク形成段階を説明する工程図である。第１マスク３００形成段階は、埋込メサ型導波路構造のＤＦＢレーザ１２０のアレイを形成すべき領域に並列に設けられた第１形成マスク３２０を形成し、ハイメサ型導波路を形成すべき領域に設けられた複数の曲げ導波路１３０の各導波路、ＭＭＩカプラ１４０、及び出力導波路１５０を保護する第１保護マスク３４０を形成する段階を含む。
【００４７】
ＤＦＢレーザ１２０を構成する埋込メサの所定の幅が例えば２．０μｍである場合、埋込メサ形成段階におけるエッチングのサイドエッチング量を第１形成マスク３２０の片側あたり１．０μｍとして、第１形成マスク３２０の幅Ｙを４．０μｍとしてよい。曲げ導波路１３０の各導波路を保護する第１保護マスク３４０の幅Ｘは、ハイメサ形成パターンである第２形成マスク９４の幅Ｗを２．０μｍ、マージンαを５．０μｍとした場合、平坦部８９の幅ＷＦｌａｔが７μｍ程度となる。第４半導体積層部１１４の膜厚ｄは４．０μｍ程度であってよい。したがって、メサストライプの方向が（０１１）方向であることから、第１保護マスク３４０の幅Ｘ＝７μｍ＋２*４μｍ＝１５μｍとしてよい。
【００４８】
ＭＭＩカプラ１４０においては、ＭＭＩカプラ１４０の幅が例えば６０μｍの場合、マージンαを５．０μｍとすると、平坦部８９の幅ＷＦｌａｔが６５μｍとなる。したがって、第１保護マスク３４０の幅Ｘ＝６５μｍ＋２*４μｍ＝７３μｍとしてよい。ハイメサ領域を保護する第１保護マスクの幅Ｘを最適化したので、導波路が高集積で形成される本例において、隣接する第１保護マスク同士が干渉することがない。また、ハイメサを形成すべき領域では平坦部８９が充分な大きさで形成されるので、第２形成マスク９４のマスクパターンのリソグラフィーを容易かつ適切に行なうことができる。
【００４９】
図２２は、図１のＡ−Ａ'断面図を示す。埋込メサ型導波路構造の複数のＤＦＢレーザ１２０が隣接して並列に形成されている。各ＤＦＢレーザ１２０の埋込メサは、第３半導体積層部１１２によって離隔され、電気的に絶縁されている。また、第３半導体積層部１１２は、活性層３０に注入される電流を狭窄する。さらに、第３半導体積層部１１２は、活性層３０を導波路に沿って左右両側から挟み込んで形成されるので、基板１０と平行でかつ光路と垂直な方向にＤＦＢレーザ光を閉じこめる。実験の結果、ＤＦＢレーザ１２０は、電流狭窄特性及び信頼性が非常に良好であった。
【００５０】
図２３は、図１のＢ−Ｂ'断面図を示す。複数のハイメサ型導波路１３６が等間隔に並列に形成されている。各ハイメサ型導波路１３６は、パッシベーション膜９６および空気等の気体によって離隔されている。パッシベーション膜９６および空気はコア層６０より屈折率が小さいため、光路と垂直でかつ基板と平行な方向に光を閉じこめる。実験の結果、ハイメサ型導波路１３６は非常に低損失であった。また、MMI合波部１６０は合波特性が良好であった。
【００５１】
したがって、以上において説明した光素子１００の製造方法によれば、電流狭窄特性及び信頼性が高い埋込メサ型導波路構造のＤＦＢレーザ１２０と、低損失で合波特性が良好なハイメサ型導波路構造のMMI合波部１６０を同一基板上にモノリシック集積することができる。
【００５２】
図２４は、本発明の第２実施形態にかかる光素子２００の平面図である。光素子２００は、埋込メサ型導波路構造部２２０に形成された平行な２つのＳＯＡ２４０と、ハイメサ型導波路構造で形成されたＵ字形導波路２１０を備える。２つのＳＯＡ２４０とＵ字形導波路２１０は、ＩｎＰ（１００）基板上にモノリシック集積されている。平行な２つのＳＯＡ２４０はメサストライプの方向が（０１１）方向となるように形成されている。Ｕ字形導波路２１０は曲率半径が例えば１２５μｍである。Ｕ字形導波路２１０のメサストライプの方向は、ＳＯＡ２４０との接続部付近では（０１１）方向であり、ＳＯＡ２４０から最も遠い位置では（０１−１）方向である。（０１１）方向と（０１−１）方向は直交する。２つのＳＯＡ２４０は、埋込メサ型導波路構造部２２０において対称な位置に設けられる。
【００５３】
２つのＳＯＡ２４０とＵ字形導波路２１０とは、結合部２３０を介して光学的に結合されている。結合部２３０は、Ｕ字形導波路２１０において、Ｕ字形導波路２１０側からＳＯＡ２４０側に向かってメサ幅が徐々に大きくなるフレア形状の導波路側結合部２１２と、埋込メサ型導波路構造部２２０において、ＳＯＡ２４０側からＵ字形導波路２１０側に向かってメサ幅が徐々に大きくなるフレア形状のＳＯＡ側結合部２２２を有する。結合部２３０をフレア形状とすることにより、ＳＯＡ２４０の光軸とＵ字形導波路２１０の光軸との光軸ずれによる結合損失を抑制することができる。導波路側結合部２１２とＳＯＡ側結合部２２２は、いずれか一方がフレア形状であってもよい。また、導波路側結合部２１２とＳＯＡ側結合部２２２は、フレア形状でなくともよい。
【００５４】
次に、光素子２００の製造方法について説明する。第１マスク形成段階以外は、上述したバットジョイント領域１７０の製造方法と同様なので説明を省略する。第１マスク形成段階は、埋込メサ型構造のＳＯＡ２４０を形成すべき領域に幅Ｙの第１形成マスク７２を形成し、ハイメサ型導波路構造のＵ字形導波路２１０を形成すべき領域に幅Ｘの第１保護マスク７４を形成する段階を有する。第１保護マスク７４は、Ｕ字形導波路２１０に沿ってＵ字形に形成される。第１形成マスク７２の幅Ｙは、ＳＯＡ２４０の所望の埋込メサ幅に、埋込メサ形成段階のエッチングによるサイドエッチング量を考慮したマージンを加算することにより得られる。例えば、ＳＯＡ２４０の所望の埋込メサ幅が、２．５μｍである場合、サイドエッチング量を片側約１μｍと仮定するとマージンが２μｍなので、第１形成マスク７２の幅Ｙは２．５μｍ＋２μｍ＝４．５μｍとなる。
【００５５】
Ｕ字形導波路２１０のメサストライプの方向は、（０１１）方向から徐々に変化し、（０１−１）方向となり、そこから折り返して逆方向に変化し（０１１）方向に戻る。つまり、Ｕ字形導波路２１０のメサストライプは、ＩｎＰ（１００）基板上において、全方向に変化する。埋込メサ形成段階においてＭＯＣＶＤ法により第３半導体積層部１１２を埋込再成長させる際、成長速度は面方位に依存して変化する。つまり、平坦部８９の幅ＷＦｌａｔは、Ｕ字形導波路２１０に沿って変化している。また、Ｕ字形導波路２１０の曲率半径が小さいためマスクパターンのリソグラフィーが容易ではない。その結果、Ｕ字形導波路２１０のハイメサ幅に揺らぎが生じる。また、ハイメサの上面が凹凸形状を有するようになる。
【００５６】
例えば、ハイメサの所望の幅Ｗ＝２．０μｍ、マージンα＝５．０μｍとすると、平坦部の幅ＷＦｌａｔ＝７．０μｍとなる。第４半導体積層部１１４の膜厚ｄ＝４．０μｍとすると、第１保護マスクの幅Ｘは、（０１１）方向では７μｍ＋２*４μｍ＝１５μｍ以上、（０１−１）方向では７μｍ＋０．８*４μｍ＝１０．２μｍ以上とすればよい。したがって、本例では、両方の条件を満たすように、第１保護マスク７４の幅Ｘはハイメサの幅Ｗより１３μｍ大きい１５μｍとするのが好ましい。尚、幅Ｘは均一でなくともよい。
【００５７】
導波路側結合部２１２において、第１保護マスク７４はフレア形状に形成される。例えば、導波路側結合部２１２のＳＯＡ側端部の幅が９．１μｍであるとすると、フレア形状の第１保護マスク７４の幅Ｘは端部において９．１μｍ＋１３μｍ＝２２．１μｍとしてよい。尚、ＳＯＡ側結合部２２２の導波路側端部の幅は８．０μｍであってよい。この場合、埋込メサ形成段階のエッチングのサイドエッチング量を第１形成マスク７２の片側１μｍと仮定して、第１形成マスク７２の幅Ｙは８．０μｍ＋２．０μｍ＝１０．０μｍとしてよい。
【００５８】
図２５は、図２４のＧ−Ｇ'断面図を示す。ＳＯＡ２４０は埋込メサ型導波路である。ＳＯＡ２４０において、活性層３０は、埋込再成長した第３半導体積層部１１２によって左右両側から挟まれている。第３半導体積層部１１２は抵抗が高いため活性層３０に注入される電流を狭窄する。また、第３半導体積層部は活性層３０に比べ屈折率が小さいので、光路と垂直でかつ基板１０と平行な方向に光を閉じこめる。よって、光素子２００の２つのＳＯＡ２４０は電流狭窄特性及び信頼性に優れている。
【００５９】
図２６は、図２４のＨ−Ｈ'断面図を示す。Ｕ字形導波路２１０は、ハイメサ型導波路である。第１保護マスク７４の幅Ｘを最適化しているので、（０１１）方向及び（０１−１）方向を含むすべての方向において、ハイメサ表面が平坦であり、かつ、ハイメサ幅の揺らぎが抑制されている。また、屈折率の小さいパッシベーション膜９６および空気によって挟まれているため光路と垂直でかつ基板１０と平行な方向に光を効率よく閉じこめることができる。したがって、導波路の損失が小さい。また、Ｕ字形導波路２１０は、曲率半径が１２５μｍ程度と比較的小さいにも関わらず、曲げによる放射損失は無視できる程度に小さい。
【００６０】
したがって、以上説明した光素子２００の製造方法によれば、電流狭窄特性及び信頼性が良好な埋込メサ型導波路構造のＳＯＡと、曲率半径が小さく低損失なハイメサ型導波路構造のＵ字形導波路を同一基板上にモノリシック集積することができる。
【００６１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６２】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６３】
１０  基板、２０  バッファ層、３０  活性層、４０  上部クラッド層、５０  バットジョイントマスク、６０  コア層、６２  クラッド層、７０  第１マスク、７２  第１形成マスク、７４  第１保護マスク、８０  ｐ型ＩｎＰ層、８１、８５  隆起部、８２  ｎ型ＩｎＰ層、８３、８７  隆起部、８４  クラッド層、８６  コンタクト層、８９  平坦部、９０  第２マスク、９１  凸部、９２  第２保護マスク、９３  凹部、９４  第２形成マスク、９６  パッシベーション膜、９７  ｐ型電極、９８  ｎ型電極、１００  光素子、１１０  半導体基板、１１２  第３半導体積層部、１１４  第４半導体積層部、１２０  ＤＦＢレーザ、１２１  第１半導体積層部、１２２  埋込メサ型導波路、１３０  曲げ導波路、１３１  第２半導体積層部、１３２  結合部、１３４  メサ部、１３６  ハイメサ型導波路、１４０  ＭＭＩカプラ、１５０  出力導波路、１６０  MMI合波部、１７０  バットジョイント領域、２００  光素子、２１０  Ｕ字形導波路、２１２  導波路側結合部、２２０  埋込メサ型導波路構造部、２２２  ＳＯＡ側結合部、２３０  結合部、２４０  ＳＯＡ、３００  第１マスク、３２０  第１形成マスク、３４０  第１保護マスク
【図１】
0005730702.tif 000002
【図２】
0005730702.tif 000003
【図３】
0005730702.tif 000004
【図４】
0005730702.tif 000005
【図５】
0005730702.tif 000006
【図６】
0005730702.tif 000007
【図７】
0005730702.tif 000008
【図８】
0005730702.tif 000009
【図９】
0005730702.tif 000010
【図１０】
0005730702.tif 000011
【図１１】
0005730702.tif 000012
【図１２】
0005730702.tif 000013
【図１３】
0005730702.tif 000014
【図１４】
0005730702.tif 000015
【図１５】
0005730702.tif 000016
【図１６】
0005730702.tif 000017
【図１７】
0005730702.tif 000018
【図１８】
0005730702.tif 000019
【図１９】
0005730702.tif 000020
【図２０】
0005730702.tif 000021
【図２１】
0005730702.tif 000022
【図２２】
0005730702.tif 000023
【図２３】
0005730702.tif 000024
【図２４】
0005730702.tif 000025
【図２５】
0005730702.tif 000026
【図２６】
0005730702.tif 000027