(57)【特許請求の範囲】
【請求項１】
ネットワーク中継装置であって、
周期的なクロックパルスを有するクロック信号を生成するクロック生成回路と、
前記クロックパルスに同期して動作することによって、前記ネットワーク中継装置で中継すべきデータを処理する処理回路と、
前記処理回路による処理の負荷量を検知する負荷検知部と、
前記クロック生成回路から前記処理回路に対する前記クロックパルスの供給を遮断することによって、前記負荷検知部によって検知される負荷量に応じた割合で前記クロックパルスを間引いて、前記クロック信号を前記処理回路に提供するクロック遮断回路と
を備え、
前記処理回路は、第１および第２の部分回路を含み、
前記負荷検知部によって検知される負荷量は、前記第１および第２の部分回路毎の負荷量であり、
前記クロック生成回路は、
前記第１の部分回路に対するクロック信号を生成する第１のクロック生成回路と、
前記第２の部分回路に対するクロック信号として、周波数が異なる複数のクロック信号を生成する第２のクロック生成回路と
を含み、
前記クロック遮断回路は、
前記負荷検知部によって検知される前記第１の部分回路の負荷量に応じた割合で、前記第１のクロック生成回路から前記第１の部分回路に対するクロックパルスの供給を遮断する第１のクロック遮断回路と、
前記負荷検知部によって検知される前記第２の部分回路の負荷量に応じた期間中、第２のクロック生成回路から前記第２の部分回路に対する前記複数のクロック信号における各クロックパルスの供給を全て遮断する第２のクロック遮断回路と
を含む、ネットワーク中継装置。
【請求項２】
請求項１に記載のネットワーク中継装置であって、
前記処理回路は、前記処理回路で処理すべき情報を一時的に保存するバッファ回路を含み、
前記負荷検知部は、前記バッファ回路に保存されているデータ量に基づいて前記負荷量を検知する、ネットワーク中継装置。
【請求項３】
請求項１または請求項２に記載のネットワーク中継装置であって、
更に、前記ネットワーク中継装置で中継すべきデータを回線から受け付けるデータ受付部を備え、
前記負荷検知部は、前記データ受付部によって受け付けられたデータ量に基づいて前記負荷量を検知する、ネットワーク中継装置。
【請求項４】
請求項１ないし請求項３のいずれか一項に記載のネットワーク中継装置であって、
更に、コンピュータネットワークを前記ネットワーク中継装置と協働して構築する他のネットワーク中継装置から、前記コンピュータネットワークでやり取りされるデータ量を示す情報を取得する情報取得部を備え、
前記負荷検知部は、前記情報取得部によって取得された前記情報に基づいて前記負荷量を検知する、ネットワーク中継装置。
【請求項５】
請求項１ないし請求項４のいずれか一項に記載のネットワーク中継装置であって、
前記処理回路は、前記処理回路とは異なる付加回路との間における情報のやり取りを仲介するインタフェイス回路を含み、
前記インタフェイス回路を駆動するクロック信号の周波数は、前記クロック遮断回路による遮断の前後を通じて一定に維持される、ネットワーク中継装置。
【請求項６】
請求項１から請求項５までのいずれか一項に記載のネットワーク中継装置であって、
前記処理回路は、前記処理回路とは異なる付加回路との間における情報のやり取りを仲介するインタフェイス回路を含み、
前記インタフェイス回路を駆動するクロック信号の周波数は、前記クロック遮断回路がクロックパルスの供給を遮断する前後を通じて一定に維持される、ネットワーク中継装置。
【請求項７】
ネットワーク中継装置の制御方法であって、
前記ネットワーク中継装置のクロック生成回路を用いて、周期的なクロックパルスを有するクロック信号を生成し、
前記ネットワーク中継装置の処理回路を前記クロックパルスに同期して動作させることによって、前記ネットワーク中継装置で中継すべきデータを処理し、
前記ネットワーク中継装置の負荷検知部を用いて、前記処理回路による処理の負荷量を検知し、
前記ネットワーク中継装置のクロック遮断回路を用いて、前記クロック生成回路から前記処理回路に対する前記クロックパルスの供給を遮断することによって、前記負荷検知部によって検知される負荷量に応じた割合で前記クロックパルスを間引いて、前記クロック信号を前記処理回路に提供し、
前記負荷量を検知する際、前記処理回路に含まれる第１および第２の部分回路毎の負荷量を検知し、
前記クロック信号を生成する際、第１のクロック生成回路を用いて前記第１の部分回路に対するクロック信号を生成するとともに、第２のクロック生成回路を用いて前記第２の部分回路に対するクロック信号を生成し、
前記クロックパルスを遮断する際、前記第１の部分回路の負荷量に応じた割合で、前記第１のクロック生成回路から前記第１の部分回路に対するクロックパルスの供給を遮断するとともに、前記第２の部分回路の負荷量に応じた期間中、第２のクロック生成回路から前記第２の部分回路に対する前記複数のクロック信号における各クロックパルスの供給を全て遮断する、ネットワーク中継装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチやルータを始めとするネットワーク中継装置に関する。
【背景技術】
【０００２】
ネットワーク中継装置は、コンピュータネットワークにおいてデータを中継するという重要な役割を担っている。近年、コンピュータネットワークの大規模化や、コンピュータネットワークでやり取りされるデータ量の増加に対応するために、ネットワーク中継装置の高性能化や大容量化が著しい。しかしながら、ネットワーク中継装置の高性能化や大容量化に伴って、ネットワーク中継装置の消費電力は上昇する傾向にある。そのため、ネットワーク中継装置の消費電力を抑制すること、すなわち省電力化が課題となっている。
【０００３】
従来、周波数が比較的に高い高クロック信号と、周波数が比較的に低い低クロック信号とをそれぞれ生成可能に構成しておき、処理回路を動作させるクロック信号を高クロック信号から低クロック信号に切り替えることによって、ネットワーク中継装置の省電力化を図ることが提案されていた（例えば、特許文献１，２を参照）。また、特許文献３には、メモリに対するクロック信号の供給を定期的に遮断（ゲーティング）することによって消費電力を抑制することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２２８４９０号公報
【特許文献２】特開２００７−２２８４９１号公報
【特許文献３】特開２００７−３１６８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の技術によってもネットワーク中継装置の省電力化を実現可能であるが、中継すべきデータ量に応じてネットワーク中継装置の負荷量が変動する点や、パケット・ロス（パケットの消失）を防止する必要性、ネットワーク中継装置内部の回路間での信号やり取りの調整など、種々の事情を考慮した上で、多種多様な省電力化対策を実現することが要請されている。
【０００６】
本発明は、上記した課題を踏まえ、ネットワーク中継装置の省電力化を図ることができる技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
本発明の一形態によれば、ネットワーク中継装置が提供される。このネットワーク中継装置は、周期的なクロックパルスを有するクロック信号を生成するクロック生成回路と；前記クロックパルスに同期して動作することによって、前記ネットワーク中継装置で中継すべきデータを処理する処理回路と；前記処理回路による処理の負荷量を検知する負荷検知部と；前記クロック生成回路から前記処理回路に対する前記クロックパルスの供給を遮断することによって、前記負荷検知部によって検知される負荷量に応じた割合で前記クロックパルスを間引いて、前記クロック信号を前記処理回路に提供するクロック遮断回路とを備え、前記処理回路は、第１および第２の部分回路を含み、前記負荷検知部によって検知される負荷量は、前記第１および第２の部分回路毎の負荷量であり、前記クロック生成回路は、前記第１の部分回路に対するクロック信号を生成する第１のクロック生成回路と；前記第２の部分回路に対するクロック信号として、周波数が異なる複数のクロック信号を生成する第２のクロック生成回路とを含み、前記クロック遮断回路は、前記負荷検知部によって検知される前記第１の部分回路の負荷量に応じた割合で、前記第１のクロック生成回路から前記第１の部分回路に対するクロックパルスの供給を遮断する第１のクロック遮断回路と；前記負荷検知部によって検知される前記第２の部分回路の負荷量に応じた期間中、第２のクロック生成回路から前記第２の部分回路に対する前記複数のクロック信号における各クロックパルスの供給を全て遮断する第２のクロック遮断回路とを含む。この形態によれば、第１および第２の部分回路毎の負荷量に応じて、第１および第２の部分回路毎に動作周波数を調整することができる。また、複数のクロック信号で動作する第２の部分回路に対する動作周波数を調整する際、第２の部分回路内におけるクロック信号同士の同期を確保できる。
【０００８】
［適用例１］  適用例１のネットワーク中継装置は、周期的なクロックパルスを有するクロック信号を生成するクロック生成回路と、前記クロックパルスに同期して動作することによって、前記ネットワーク中継装置で中継すべきデータを処理する処理回路と、前記処理回路による処理の負荷量を検知する負荷検知部と、前記クロック生成回路から前記処理回路に対する前記クロックパルスの供給を遮断することによって、前記負荷検知部によって検知される負荷量に応じた割合で前記クロックパルスを間引いて、前記クロック信号を前記処理回路に提供するクロック遮断回路とを備えることを特徴とする。この適用例によれば、処理回路の負荷量の低下に応じて処理回路に供給されるクロックパルスを間引く割合を増加させることによって、処理回路の動作周波数を低下させ、処理回路の消費電力を抑制することができる。その結果、処理回路の負荷量に応じてネットワーク中継装置の省電力化を図ることができる。また、処理回路に対するクロックパルスの供給を遮断（ゲーティング）することによって処理回路の動作周波数を調整するため、発振器や逓倍器、分周器を用いて動作周波数を調整する場合と比較して、動作周波数の切り替えに要する時間が短縮され、動作周波数の調整に伴うパケット・ロス（パケットの消失）を防止することができる。
【０００９】
［適用例２］  適用例１のネットワーク中継装置において、前記処理回路は、第１および第２の部分回路を含み、前記負荷検知部によって検知される負荷量は、前記第１および第２の部分回路毎の負荷量であり、前記クロック生成回路は、前記第１の部分回路に対する前記クロック信号として、第１のクロックパルスを有する第１のクロック信号を生成する第１のクロック生成回路と、前記第２の部分回路に対する前記クロック信号として、第２のクロックパルスを有する第２のクロック信号を生成する第２のクロック生成回路とを含み、前記クロック遮断回路は、前記第１のクロック生成回路から前記第１の部分回路に対する前記第１のクロックパルスの供給を遮断することによって、前記負荷検知部によって検知される前記第１の部分回路の負荷量に応じた割合で前記第１のクロックパルスを間引いて、前記第１のクロック信号を前記第１の部分回路に提供する第１のクロック遮断回路と、前記第２のクロック生成回路から前記第２の部分回路に対する前記第２のクロックパルスの供給を遮断することによって、前記負荷検知部によって検知される前記第２の部分回路の負荷量に応じた割合で前記第２のクロックパルスを間引いて、前記第２のクロック信号を前記第２の部分回路に提供する第２のクロック遮断回路とを含むとしても良い。この適用例によれば、第１および第２の部分回路毎の負荷量に応じて、第１および第２の部分回路毎に動作周波数を調整することができる。なお、この適用例は、処理回路に含まれる部分回路を２つに限定するものではなく、処理回路に２つ以上の部分回路が含まれる場合に、２つ以上の部分回路毎の負荷量に応じて、２つ以上の部分回路毎に動作周波数を調整することが可能である。
【００１０】
［適用例３］  適用例１または適用例２のネットワーク中継装置において、前記クロック生成回路は、周波数が異なる複数のクロック信号を生成し、前記クロック遮断回路は、前記クロック生成回路から前記処理回路に対する前記複数のクロック信号における各クロックパルスの供給を遮断することによって、前記負荷検知部によって検知される負荷量に応じた割合で前記複数のクロック信号における各クロックパルスを同期して間引いて、前記複数のクロック信号を前記処理回路に提供しても良い。この適用例によれば、周波数が異なる複数のクロック信号を容易に調整することができる。
【００１１】
［適用例４］  適用例１ないし適用例３のいずれかのネットワーク中継装置において、前記処理回路は、前記処理回路で処理すべき情報を一時的に保存するバッファ回路を含み、前記負荷検知部は、前記バッファ回路に保存されているデータ量に基づいて前記負荷量を検知するとしても良い。この適用例によれば、バッファ回路に保存されているデータ量に基づいて処理回路の動作周波数を調整することができる。
【００１２】
［適用例５］  適用例１ないし適用例４のいずれかのネットワーク中継装置において、更に、前記ネットワーク中継装置で中継すべきデータを回線から受け付けるデータ受付部を備え、前記負荷検知部は、前記データ受付部によって受け付けられたデータ量に基づいて前記負荷量を検知するとしても良い。この適用例によれば、データ受付部によって受け付けられたデータ量に基づいて処理回路の動作周波数を調整することができる。
【００１３】
［適用例６］  適用例１ないし適用例５のいずれかのネットワーク中継装置において、更に、コンピュータネットワークを前記ネットワーク中継装置と協働して構築する他のネットワーク中継装置から、前記コンピュータネットワークでやり取りされるデータ量を示す情報を取得する情報取得部を備え、前記負荷検知部は、前記情報取得部によって取得された前記情報に基づいて前記負荷量を検知するとしても良い。この適用例によれば、他のネットワーク中継装置からの情報に基づいて処理回路の動作周波数を調整することができる。
【００１４】
［適用例７］  適用例１ないし適用例６のいずれかのネットワーク中継装置において、前記処理回路は、前記処理回路とは異なる付加回路との間における情報のやり取りを仲介するインタフェイス回路を含み、前記インタフェイス回路を駆動するクロック信号の周波数は、前記クロック遮断回路による遮断の前後を通じて一定に維持されるとしても良い。この適用例によれば、インタフェイス回路と付加回路との間における信号のやり取りを調整することなしに、処理回路の動作周波数を調整することができる。
【００１５】
［適用例８］  適用例８におけるネットワーク中継装置の制御方法は、前記ネットワーク中継装置のクロック生成回路を用いて、周期的なクロックパルスを有するクロック信号を生成し、前記ネットワーク中継装置の処理回路を前記クロックパルスに同期して動作させることによって、前記ネットワーク中継装置で中継すべきデータを処理し、前記ネットワーク中継装置の負荷検知部を用いて、前記処理回路による処理の負荷量を検知し、前記ネットワーク中継装置のクロック遮断回路を用いて、前記クロック生成回路から前記処理回路に対する前記クロックパルスの供給を遮断することによって、前記負荷検知部によって検知される負荷量に応じた割合で前記クロックパルスを間引いて、前記クロック信号を前記処理回路に提供することを特徴とする。この適用例によれば、処理回路の負荷量の低下に応じて処理回路に供給されるクロックパルスを間引く割合を増加させて、処理回路の動作周波数を低下させることによって、処理回路の消費電力を抑制することができる。その結果、処理回路の負荷量に応じてネットワーク中継装置の省電力化を図ることができる。また、処理回路に対するクロックパルスの供給を遮断（ゲーティング）することによって処理回路の動作周波数を調整するため、発振器や逓倍器、分周器を用いて動作周波数を調整する場合と比較して、動作周波数の切り替えに要する時間が短縮され、動作周波数の調整に伴うパケット・ロス（パケットの消失）を防止することができる。
【００１６】
［適用例９］  適用例９のネットワーク中継装置は、前記ネットワーク中継装置で中継すべきデータを処理する処理回路であって、前記処理回路とは異なる付加回路との間における情報のやり取りを仲介するインタフェイス回路を含む処理回路と、前記処理回路による処理の負荷量を検知する負荷検知部と、前記処理回路を駆動する第１のクロック信号の周波数を、前記負荷検知部によって検知される前記負荷量に応じて調整する周波数調整部とを備え、前記インタフェイス回路を駆動する第２のクロック信号の周波数は、前記周波数調整部が前記負荷量に応じて前記第１のクロック信号の周波数を調整する前後を通じて一定に維持されることを特徴とする。この適用例によれば、インタフェイス回路と付加回路との間における信号のやり取りを調整することなしに、処理回路の動作周波数の調整によるネットワーク中継装置の省電力化を図ることができる。
【００１７】
［適用例１０］  適用例９のネットワーク中継装置において、前記周波数調整部は、発振器、逓倍器、分周器の少なくとも１つを切り替えることによって、前記第１のクロック信号の周波数を調整しても良い。この適用例によれば、発振器、逓倍器、分周器の少なくとも１つの切り替えによって処理回路の動作周波数を調整することができる。
【００１８】
［適用例１１］  適用例９のネットワーク中継装置において、前記周波数調整部は、前記処理回路に対する前記第１のクロック信号のクロックパルスの供給を遮断することによって、前記第１のクロック信号の周波数を調整しても良い。この適用例によれば、クロックパルスの供給の遮断によって処理回路の動作周波数を調整することができる。
【００１９】
［適用例１２］  適用例１２におけるネットワーク中継装置の制御方法は、前記ネットワーク中継装置の処理回路を用いて、前記ネットワーク中継装置で中継すべきデータを処理し、前記処理回路に含まれるインタフェイス回路を用いて、前記処理回路と、前記処理回路とは異なる付加回路との間における情報のやり取りを仲介し、前記ネットワーク中継装置の負荷検知部を用いて、前記処理回路による処理の負荷量を検知し、前記ネットワーク中継装置の周波数調整部を用いて、前記処理回路を駆動する第１のクロック信号の周波数を、前記負荷検知部によって検知される前記負荷量に応じて調整し、前記インタフェイス回路を駆動する第２のクロック信号の周波数を、前記負荷量に応じて前記第１のクロック信号の周波数を調整する前後を通じて一定に維持することを特徴とする。この適用例によれば、インタフェイス回路と付加回路との間における信号のやり取りを調整することなしに、処理回路の動作周波数の調整によるネットワーク中継装置の省電力化を図ることができる。
【００２０】
［他の適用例］  前記処理回路は、第１および第２の部分回路を含み、前記負荷検知部によって検知される負荷量は、前記第１および第２の部分回路の全体の負荷量であり、前記クロック生成回路は、前記第１の部分回路に対する前記クロック信号として、第１のクロックパルスを有する第１のクロック信号を生成する第１のクロック生成回路と、前記第２の部分回路に対する前記クロック信号として、前記第１のクロックパルスとは異なる周期による第２のクロックパルスを有する第２のクロック信号を生成する第２のクロック生成回路とを含み、前記クロック遮断回路は、前記第１のクロック生成回路から前記第１の部分回路に対する前記第１のクロックパルスの供給を遮断することによって、前記負荷検知部によって検知される前記第１および第２の部分回路の全体の負荷量に応じた割合で前記第１のクロックパルスを間引いて、前記第１のクロック信号を前記第１の部分回路に提供する第１のクロック遮断回路と、前記第２のクロック生成回路から前記第２の部分回路に対する前記第２のクロックパルスの供給を、前記第１のクロック遮断回路に同期して遮断することによって、前記負荷検知部によって検知される前記第１および第２の部分回路の全体の負荷量に応じた割合で前記第２のクロックパルスを間引いて、前記第２のクロック信号を前記第２の部分回路に提供する第２のクロック遮断回路とを含むとしても良い。この適用例によれば、相互に異なる動作周波数で動作する第１および第２の部分回路に対する第１のクロックパルスの供給と第２のクロックパルスの供給とを同期して遮断するため、これらを個別に遮断する場合と比較して、遮断前後における第１および第２の部分回路の間における信号のやり取りを容易に調整することができる。
【００２１】
本発明の形態は、ネットワーク中継装置およびその制御方法に限るものではなく、例えば、複数のネットワーク中継装置を備えるネットワークシステム、ネットワーク中継装置の機能をコンピュータに実現させるためのプログラムなどの他の形態に適用することもできる。また、本発明は、前述の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることは勿論である。
【図面の簡単な説明】
【００２２】
【図１】ネットワーク中継装置を示す説明図である。
【図２】装置制御部、クロック部および遮断クロック部の詳細構成を示す説明図である。
【図３】遮断クロック部によってクロック信号を生成する様子を示す説明図である。
【図４】装置制御部が実行するクロック制御処理を示すフローチャートである。
【図５】第２実施形態のクロック制御処理を示すフローチャートである。
【図６】第２実施形態の遮断クロック部によってクロック信号を生成する様子を示す説明図である。
【図７】第３実施形態のクロック制御処理を示すフローチャートである。
【図８】第４実施形態のネットワーク中継装置の構成を示す説明図である。
【図９】第４実施形態のクロック制御処理を示すフローチャートである。
【図１０】他の実施形態におけるネットワーク中継装置の構成の一部を示す説明図である。
【図１１】第１実施形態の変形例において遮断クロック部によってクロック信号を生成する様子を示す説明図である。
【発明を実施するための形態】
【００２３】
以上説明した本発明の構成および作用を一層明らかにするために、以下本発明を適用したネットワーク中継装置について説明する。
【００２４】
Ａ．第１実施形態：
図１は、ネットワーク中継装置１０を示す説明図である。ネットワーク中継装置１０は、スイッチやルータとも呼ばれ、コンピュータネットワークにおいてデータを中継する。ネットワーク中継装置１０は、種々の電子部品が実装された電子回路基板として、制御ボード１００と、中継処理ボード３００と、インタフェイスボード５００とを備える。なお、図１に示す制御ボード１００、中継処理ボード３００およびインタフェイスボード５００の各個数は、例示に過ぎず、他の実施形態において、各個数をそれぞれ増加することも可能である。
【００２５】
制御ボード１００と、中継処理ボード３００およびインタフェイスボード５００の各々との間には、制御バス２００が設けられている。制御ボード１００は、中継処理ボード３００およびインタフェイスボード５００の各々と制御バス２００を介して情報をやり取り可能に構成されている。
【００２６】
中継処理ボード３００とインタフェイスボード５００との間には、外部バス４００が設けられている。中継処理ボード３００およびインタフェイスボード５００は、相互に外部バス４００を介して情報をやり取り可能に構成されている。
【００２７】
ネットワーク中継装置１０の制御ボード１００は、ネットワーク中継装置１０の各部を制御する装置制御部１１０を備える。本実施形態では、装置制御部１１０の機能は、コンピュータプログラムに基づいてＣＰＵ（Central Processing Unit）が動作することによって実現される。他の実施形態において、装置制御部１１０の機能は、ＡＳＩＣ（Application Specific Integrated Circuit）がその回路構成に基づいて動作することによって実現されても良い。
【００２８】
装置制御部１１０は、ネットワーク中継装置１０の各部を制御する制御処理として、ＲＩＰ（Routing Information Protocol）やＯＳＰＦ（Open Shortest Path First）などのルーティングプロトコルに基づくプロトコル処理を行う。本実施形態では、装置制御部１１０は、プロトコル処理の他、中継処理ボード３００およびインタフェイスボード５００における処理回路を動作させる動作周波数（クロック信号の周波数）を制御する処理を行う。装置制御部１１０の詳細については後述する。
【００２９】
ネットワーク中継装置１０の中継処理ボード３００は、ＡＳＩＣ３１０と、ＣＡＭ（Content Addressable Memory）３６０と、ＲＡＭ（Random Access Memory）３８０とを備える。ネットワーク中継装置１０のＡＳＩＣ３１０は、ネットワーク中継装置で中継すべきデータを処理する処理回路である。本実施形態では、ＡＳＩＣ３１０は、パケットから宛先ＩＰアドレスを抽出する機能と、その宛先ＩＰアドレスに基づいてパケットの転送先ポートを決定する機能とを実現するために設計された集積回路である。ネットワーク中継装置１０のＣＡＭ３６０およびＲＡＭ３８０は、ＡＳＩＣ３１０に付加された付加回路、すなわちＡＳＩＣ３１０とは異なる回路（外部デバイス）である。なお、インタフェイスボード５００側から見て、中継処理ボード３００のＡＳＩＣ３１０は、インタフェイスボード５００に付加された付加回路、すなわちインタフェイスボード５００の処理回路とは異なる回路（外部デバイス）である。
【００３０】
ＡＳＩＣ３１０とＣＡＭ３６０との間には、メモリバス３５０が設けられている。ＡＳＩＣ３１０は、メモリバス３５０を介してＣＡＭ３６０にアクセス可能に構成されている。中継処理ボード３００のＣＡＭ３６０には、ＩＰアドレステーブル６１０が記憶されている。ＩＰアドレステーブル６１０には、ルーティング対象の宛先ＩＰアドレスがＲＡＭ３８０の記憶領域に対応付けて格納されている。ＩＰアドレステーブル６１０は、制御ボード１００の装置制御部１１０によるプロトコル処理に基づいて作成される。
【００３１】
ＡＳＩＣ３１０とＲＡＭ３８０との間には、メモリバス３７０が設けられている。ＡＳＩＣ３１０は、メモリバス３７０を介してＲＡＭ３８０にアクセス可能に構成されている。中継処理ボード３００のＲＡＭ３８０には、転送先ポートテーブル６２０が記憶されている。転送先ポートテーブル６２０には、ＩＰアドレステーブル６１０の宛先ＩＰアドレスに対応付けて、その宛先ＩＰアドレスが付されたパケットを転送すべき転送先ポートを示す情報が格納されている。転送先ポートテーブル６２０は、制御ボード１００の装置制御部１１０によるプロトコル処理に基づいて作成される。
【００３２】
中継処理ボード３００のＡＳＩＣ３１０は、転送先決定回路３２０と、パケット処理回路３４０とを備える。転送先決定回路３２０は、ＡＳＩＣ３１０の一部を構成する第１の部分回路であり、宛先ＩＰアドレスに基づいてパケットの転送先ポートを決定する機能を実現する。パケット処理回路３４０は、ＡＳＩＣ３１０の一部を構成する第２の部分回路であり、パケットから宛先ＩＰアドレスを抽出する機能を実現する。ＡＣＩＣ３１０が備える部分回路は、転送先決定回路３２０およびパケット処理回路３４０の２つに限られず、ＡＳＩＣ３１０は、その他の部分回路として、フィルタ処理を行う部分回路、ＱｏＳ（Quality of Service）処理を行う部分回路、レイヤ（Layer）２転送処理を行う部分回路など、３つ以上の部分回路を備えても良い。
【００３３】
転送先決定回路３２０とパケット処理回路３４０との間には、内部バス３３０が設けられている。転送先決定回路３２０およびパケット処理回路３４０は、相互に内部バス３３０を介して情報をやり取り可能に構成されている。
【００３４】
ＡＳＩＣ３１０の転送先決定回路３２０には、ＡＳＩＣ３１０の一部を構成する部分回路として、バッファ回路３２４と、内部バスＩ／Ｆ回路（内部バスインタフェイス回路）３２６と、メモリＩ／Ｆ回路（メモリインタフェイス回路）３２８，３２９とが設けられている。転送先決定回路３２０のバッファ回路３２４は、転送先決定回路３２０で処理すべき情報（例えば、宛先ＩＰアドレスや転送先ポートを示すデータ）を一時的に保存する記憶素子である。転送先決定回路３２０の内部バスＩ／Ｆ回路３２６は、パケット処理回路３４０との間における情報のやり取りを仲介するインタフェイス回路である。転送先決定回路３２０のメモリＩ／Ｆ回路３２８は、ＣＡＭ３６０との間における情報のやり取りを仲介するインタフェイス回路である。転送先決定回路３２０のメモリＩ／Ｆ回路３２９は、ＲＡＭ３８０との間における情報のやり取りを仲介するインタフェイス回路である。
【００３５】
ＡＳＩＣ３１０のパケット処理回路３４０には、ＡＳＩＣ３１０の一部を構成する部分回路として、バッファ回路３４４と、内部バスＩ／Ｆ回路３４６と、外部バスＩ／Ｆ回路（外部バスインタフェイス回路）３４８とが設けられている。パケット処理回路３４０のバッファ回路３４４は、パケット処理回路３４０で処理すべき情報（例えば、処理中のパケット）を一時的に保存する記憶素子である。パケット処理回路３４０の内部バスＩ／Ｆ回路３４６は、転送先決定回路３２０との間における情報のやり取りを仲介するインタフェイス回路である。パケット処理回路３４０の外部バスＩ／Ｆ回路３４８は、インタフェイスボード５００との間における情報のやり取りを仲介するインタフェイス回路である。
【００３６】
ネットワーク中継装置１０の中継処理ボード３００は、ＡＳＩＣ３１０、ＣＡＭ３６０およびＲＡＭ３８０の他、電源部３９０と、クロック部７１０ａ，７１０ｂと、遮断クロック部７２０ａ，７２０ｂ，７２０ｃとを備える。中継処理ボード３００の電源部３９０は、中継処理ボード３００の各部に電力を供給する。
【００３７】
中継処理ボード３００のクロック部７１０ａは、一定周期のクロックパルスを有するクロック信号をメモリＩ／Ｆ回路３２８，３２９に提供する。メモリＩ／Ｆ回路３２８，３２９は、クロック部７１０ａから提供されるクロック信号のクロックパルスに同期して動作する。中継処理ボード３００のクロック部７１０ｂは、一定周期のクロックパルスを有するクロック信号を外部バスＩ／Ｆ回路３４８に提供する。外部バスＩ／Ｆ回路３４８は、クロック部７１０ｂから提供されるクロック信号のクロックパルスに同期して動作する。本実施形態では、クロック部７１０ａ，７２０ｂの各々から提供されるクロック信号の周波数は、相互に異なるが、他の実施形態では、相互に同じであっても良い。
【００３８】
中継処理ボード３００の遮断クロック部７２０ａは、ネットワーク中継装置１０における処理の負荷量に応じた割合でクロックパルスを間引いたクロック信号を、内部バスＩ／Ｆ３２６およびメモリＩ／Ｆ回路３２８，３２９を除く転送先決定回路３２０の各部に提供する。その転送先決定回路３２０の各部は、遮断クロック部７２０ａから提供されるクロック信号のクロックパルスに同期して動作する。中継処理ボード３００の遮断クロック部７２０ｂは、ネットワーク中継装置１０における処理の負荷量に応じた割合でクロックパルスを間引いたクロック信号を、内部バスＩ／Ｆ回路３２６，３４６に提供する。内部バスＩ／Ｆ回路３２６，３４６は、遮断クロック部７２０ｂから提供されるクロック信号のクロックパルスに同期して動作する。中継処理ボード３００の遮断クロック部７２０ｃは、ネットワーク中継装置１０における処理の負荷量に応じた割合でクロックパルスを間引いたクロック信号を、内部バスＩ／Ｆ回路３４６および外部バスＩ／Ｆ回路３４８を除くパケット処理回路３４０の各部に提供する。そのパケット処理回路３４０の各部は、遮断クロック部７２０ｃから提供されるクロック信号のクロックパルスに同期して動作する。遮断クロック部７２０ａ，７２０ｂ，７２０ｃによって提供されるクロック信号の詳細については後述する。
【００３９】
ネットワーク中継装置１０のインタフェイスボード５００は、物理回線８００（例えば、同軸ケーブルや光ファイバ）を通じてパケットを送受信する送受信処理回路５１０を備える。送受信処理回路５１０は、ネットワーク中継装置１０で中継すべきデータを回線から受け付けるデータ受付部としても機能する。送受信処理回路５１０は、ネットワーク中継装置で中継すべきデータを処理する処理回路である。本実施形態では、送受信処理回路５１０は、ＡＳＩＣとして構成されている。なお、中継処理ボード３００側から見て、インタフェイスボード５００の送受信処理回路５１０は、中継処理ボード３００に付加された付加回路、すなわち中継処理ボード３００の処理回路とは異なる回路（外部デバイス）である。
【００４０】
インタフェイスボード５００の送受信処理回路５１０には、物理Ｉ／Ｆ部（物理インタフェイス部）５１２と、バッファ回路５１４と、外部バスＩ／Ｆ回路５１８とが設けられている。送受信処理回路５１０の物理Ｉ／Ｆ部５１２は、物理回線８００と電気的に接続され、送受信処理回路５１０による物理回線８００を通じたパケットの送受信を可能にする。送受信処理回路５１０のバッファ回路５１４は、送受信処理回路５１０で処理すべき情報（例えば、フレームやパケット）を一時的に保存する記憶素子である。送受信処理回路５１０の外部バスＩ／Ｆ回路５１８は、中継処理ボード３００との間における情報のやり取りを仲介するインタフェイス回路である。
【００４１】
ネットワーク中継装置１０のインタフェイスボード５００は、送受信処理回路５１０の他、電源部５９０と、クロック部７１０ｃと、遮断クロック部７２０ｄとを備える。インタフェイスボード５００の電源部５９０は、インタフェイスボード５００の各部に電力を供給する。
【００４２】
インタフェイスボード５００のクロック部７１０ｃは、一定周期のクロックパルスを有するクロック信号を、外部バスＩ／Ｆ回路５１８に提供する。外部バスＩ／Ｆ回路５１８は、クロック部７１０ｃから提供されるクロック信号のクロックパルスに同期して動作する。本実施形態では、インタフェイスボード５００のクロック部７１０ｃから提供されるクロック信号の周波数は、中継処理ボード３００のクロック部７１０ｂから提供されるクロック信号の周波数と同じであり、これらのクロック信号は、相互に同期したクロックパルスを有する。
【００４３】
インタフェイスボード５００の遮断クロック部７２０ｄは、ネットワーク中継装置１０における処理の負荷量に応じた割合でクロックパルスを間引いたクロック信号を、外部バスＩ／Ｆ回路５１８を除く送受信処理回路５１０の各部に供給する。その送受信処理回路５１０の各部は、遮断クロック部７２０ｄから提供されるクロック信号のクロックパルスに同期して動作する。遮断クロック部７２０ｄによって提供されるクロック信号の詳細については後述する。
【００４４】
本実施例の説明では、中継処理ボード３００のクロック部７１０ａ，７１０ｂ、およびインタフェイスボード５００のクロック部７１０ｃを総称する場合には、符号「７１０」を用いてクロック部７１０と呼ぶ。本実施例の説明では、中継処理ボード３００の遮断クロック部７２０ａ，７２０ｂ，７２０ｃ、およびインタフェイスボード５００の遮断クロック部７２０ｄを総称する場合には、符号「７２０」を用いて遮断クロック部７２０と呼ぶ。なお、遮断クロック部７２０は、処理回路に対するクロック信号のクロックパルスの供給を遮断することによって、そのクロック信号の周波数を調整する周波数調整部である。
【００４５】
図２は、装置制御部１１０、クロック部７１０および遮断クロック部７２０の詳細構成を示す説明図である。
【００４６】
制御ボード１００の装置制御部１１０は、負荷検知部１１２と、クロック制御部１１４とを備える。装置制御部１１０の負荷検知部１１２は、ネットワーク中継装置１０における処理の負荷量を検知する。装置制御部１１０のクロック制御部１１４は、クロック部７１０および遮断クロック部７２０による各処理回路に対するクロック信号の提供を制御する。特に、クロック制御部１１４は、負荷検知部１１２によって検知される負荷量に基づいて遮断クロック部７２０を制御する。
【００４７】
中継処理ボード３００およびインタフェイスボード５００におけるクロック部７１０の各々は、クロック生成回路７１２を備える。クロック部７１０のクロック生成回路７１２は、装置制御部１１０のクロック制御部１１４からの指示に基づいて、周期的なクロックパルスを有するクロック信号ＣＳｓを生成する。クロック生成回路７１２によって生成されたクロック信号ＣＳｓは、各処理回路へと提供される。クロック生成回路７１２は、発振器、逓倍器、分周器の少なくとも１つから成り、発振器、逓倍器、分周器の少なくとも一部を他のクロック部７１０や遮断クロック部７２０と共有しても良い。
【００４８】
中継処理ボード３００およびインタフェイスボード５００における遮断クロック部７２０の各々は、クロック生成回路７２２と、クロック遮断回路７２６とを備える。遮断クロック部７２０のクロック生成回路７２２は、装置制御部１１０のクロック制御部１１４からの指示に基づいて、周期的なクロックパルスを有するクロック信号ＣＳ１を生成する。クロック生成回路７２２は、発振器、逓倍器、分周器の少なくとも１つから成り、発振器、逓倍器、分周器の少なくとも一部をクロック部７１０や他の遮断クロック部７２０と共有しても良い。
【００４９】
遮断クロック部７２０のクロック遮断回路７２６は、装置制御部１１０のクロック制御部１１４からの指示に基づいて、クロック生成回路７２２から各処理回路に対するクロック信号ＣＳ１のクロックパルスの供給を遮断（ゲーティング）する。これによって、クロック遮断回路７２６は、装置制御部１１０のクロック制御部１１４からの指示に応じた割合でクロック信号ＣＳ１からクロックパルスを間引いたクロック信号ＣＳ２を生成する。クロック遮断回路７２６によって生成されたクロック信号ＣＳ２は、各処理回路へと提供される。
【００５０】
本実施形態では、クロック遮断回路７２６は、レジスタ７２７を備える。装置制御部１１０のクロック制御部１１４は、制御バス２００を介してレジスタ７２７にレジスタ値を格納する。クロック遮断回路７２６は、レジスタ７２７に格納されているレジスタ値に応じた割合でクロック信号ＣＳ１からクロックパルスを間引いたクロック信号ＣＳ２を生成する。
【００５１】
本実施形態では、遮断クロック部７２０ａのクロック生成回路７２２は、周期的な第１のクロックパルスを有する第１のクロック信号を生成する第１のクロック生成回路であり、遮断クロック部７２０ａのクロック遮断回路７２６は、第１の部分回路である転送先決定回路３２０に対する第１のクロックパルスの供給を遮断する第１のクロック遮断回路である。本実施形態では、遮断クロック部７２０ｃのクロック生成回路７２２は、周期的な第２のクロックパルスを有する第２のクロック信号を生成する第２のクロック生成回路であり、遮断クロック部７２０ｃのクロック遮断回路７２６は、第２の部分回路であるパケット処理回路３４０に対する第２のクロックパルスの供給を遮断する第２のクロック遮断回路である。
【００５２】
図３は、遮断クロック部７２０によってクロック信号ＣＳ２を生成する様子を示す説明図である。図３の例では、８つの周期的なクロックパルスＰＳ１，ＰＳ２，ＰＳ３，…，ＰＳ８を有するクロック信号ＣＳ１から、クロック信号ＣＳ２を生成する様子を図示した。図３の例では、クロック信号ＣＳ１には、クロックパルスＰＳ１から順に、８つの周期的なクロックパルスＰＳ１〜ＰＳ８が繰り返し発生する。
【００５３】
本実施形態では、クロック信号ＣＳ１のクロックパルスをクロック遮断回路７２６で遮断する割合であるパルス遮断率は、「０％」、「２５％」、「５０％」、「７５％」、「１００％」の５段階で設定される。他の実施形態では、パルス遮断率は、「０％」および「１００％」の２段階であっても良いし、３段階、４段階の他、６段階以上であっても良い。
【００５４】
パルス遮断率が「０％」に設定される場合、クロック遮断回路７２６のレジスタ７２７には、レジスタ値「０」が格納される。この場合、クロック遮断回路７２６は、クロック信号ＣＳ１における８つのクロックパルスＰＳ１〜ＰＳ８の全てを通過させる。これによって、クロック信号ＣＳ２は、クロック信号ＣＳ１と同じ信号になる。
【００５５】
パルス遮断率が「２５％」に設定された場合、クロック遮断回路７２６のレジスタ７２７には、レジスタ値「１」が格納される。この場合、クロック遮断回路７２６は、クロック信号ＣＳ１のクロックパルスのうち、７５％の個数のクロックパルスを通過させ、２５％の個数のクロックパルスを遮断する。図３の例では、クロック遮断回路７２６は、クロック信号ＣＳ１における８つのクロックパルスＰＳ１〜ＰＳ８のうち、２つのクロックパルスＰＳ３，ＰＳ７を遮断する。これによって、クロック信号ＣＳ２は、クロック信号ＣＳ１から２つのクロックパルスＰＳ３，ＰＳ７を等間隔で間引いた信号となる。その結果、クロック信号ＣＳ２の提供を受ける処理回路の動作周波数は、パルス遮断率が「０％」の場合よりも低下する。
【００５６】
パルス遮断率が「５０％」に設定された場合、クロック遮断回路７２６のレジスタ７２７には、レジスタ値「２」が格納される。この場合、クロック遮断回路７２６は、クロック信号ＣＳ１のクロックパルスのうち、５０％の個数のクロックパルスを通過させ、５０％の個数のクロックパルスを遮断する。図３の例では、クロック遮断回路７２６は、クロック信号ＣＳ１における８つのクロックパルスＰＳ１〜ＰＳ８のうち、４つのクロックパルスＰＳ１，ＰＳ３，ＰＳ５，ＰＳ７を遮断する。これによって、クロック信号ＣＳ２は、クロック信号ＣＳ１から４つのクロックパルスＰＳ１，ＰＳ３，ＰＳ５，ＰＳ７を等間隔で間引いた信号となる。その結果、クロック信号ＣＳ２の提供を受ける処理回路の動作周波数は、パルス遮断率が「２５％」の場合よりも更に低下する。
【００５７】
パルス遮断率が「７５％」に設定された場合、クロック遮断回路７２６のレジスタ７２７には、レジスタ値「３」が格納される。この場合、クロック遮断回路７２６は、クロック信号ＣＳ１のクロックパルスのうち、２５％の個数のクロックパルスを通過させ、７５％の個数のクロックパルスを遮断する。図３の例では、クロック遮断回路７２６は、クロック信号ＣＳ１における８つのクロックパルスＰＳ１〜ＰＳ８のうち、６つのクロックパルスＰＳ１，ＰＳ２，ＰＳ３，ＰＳ５，ＰＳ６，ＰＳ７を遮断する。これによって、クロック信号ＣＳ２は、クロック信号ＣＳ１から６つのクロックパルスＰＳ１，ＰＳ２，ＰＳ３，ＰＳ５，ＰＳ６，ＰＳ７を等間隔で間引いた信号となる。その結果、クロック信号ＣＳ２の提供を受ける処理回路の動作周波数は、パルス遮断率が「５０％」の場合よりも更に低下する。
【００５８】
パルス遮断率が「１００％」に設定された場合、クロック遮断回路７２６のレジスタ７２７には、レジスタ値「４」が格納される。この場合、クロック遮断回路７２６は、クロック信号ＣＳ１における８つのクロックパルスＰＳ１〜ＰＳ８の全てを遮断する。これによって、クロック信号ＣＳ２は、クロックパルスを有しない信号となる。その結果、クロック信号ＣＳ２の提供を受ける処理回路は、その動作を停止する。
【００５９】
図４は、装置制御部１１０が実行するクロック制御処理Ｐ１１０を示すフローチャートである。クロック制御処理Ｐ１１０は、遮断クロック部７２０から提供されるクロック信号ＣＳ２を制御する処理である。本実施形態では、装置制御部１１０は、クロック制御処理Ｐ１１０を定期的に実行する。他の実施形態では、装置制御部１１０は、所定の条件に基づいてクロック制御処理Ｐ１１０を実行しても良い。
【００６０】
クロック制御処理Ｐ１１０を開始すると、装置制御部１１０は、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣのバッファ回路に保存されているデータ量を確認する（ステップＳ１１２）。具体的には、装置制御部１１０は、中継処理ボード３００におけるＡＳＩＣ３１０のバッファ回路３２４，３４４の各データ量、およびインタフェイスボード５００における送受信処理回路５１０のバッファ回路５１４のデータ量を、制御バス２００を通じて確認する。
【００６１】
各バッファ回路のデータ量を確認した後（ステップＳ１１２）、装置制御部１１０は、負荷検知部１１２として動作することによって、確認されたデータ量に基づいて、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣについて、部分回路毎に負荷量を検知する（ステップＳ１１４）。具体的には、装置制御部１１０は、バッファ回路３２４のデータ量に基づいて転送先決定回路３２０の負荷量を検知し、バッファ回路３４４のデータ量に基づいてパケット処理回路３４０の負荷量を検知する。本実施形態では、装置制御部１１０は、バッファ回路３２４，３４４の各データ量の平均値に基づいて内部バスＩ／Ｆ回路３２６，３４６の負荷量を検知する。更に、装置制御部１１０は、バッファ回路５１４のデータ量に基づいて、ＡＳＩＣである送受信処理回路５１０の負荷量を検知する。
【００６２】
本実施形態では、装置制御部１１０は、バッファ回路における記憶容量に対するデータ量の割合を負荷量として検知する。例えば、装置制御部１１０は、記憶容量に対するデータ量の割合が７５％を越える場合には、負荷量が「１００％」であると判断する。装置制御部１１０は、記憶容量に対するデータ量の割合が５０％を越え７５％以下の場合には、負荷量が「７５％」であると判断する。装置制御部１１０は、記憶容量に対するデータ量の割合が２５％を越え５０％以下の場合には、負荷量が「５０％」であると判断する。装置制御部１１０は、記憶容量に対するデータ量の割合が０％を越え２５％以下の場合には、負荷量が「２５％」であると判断する。装置制御部１１０は、記憶容量に対するデータ量の割合が０％の場合には、負荷量が「０％」であると判断する。
【００６３】
本実施形態では、装置制御部１１０は、記憶容量に対するデータ量の割合が０％の場合であっても、その部分回路による処理よりも前段階で行われる処理の進行状態から、その部分回路の負荷量の増加が見込まれる場合には、負荷量が「２５％」であると判断する。これによって、一部の処理回路の停止状態が不必要に長期化してネットワーク中継装置１０における処理全体が停滞してしまうことを防止することができる。
【００６４】
部分回路毎に負荷量を検知した後（ステップＳ１１４）、装置制御部１１０は、検知された負荷量に応じて、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣについて、部分回路毎にパルス遮断率を決定する（ステップＳ１１６）。本実施形態では、装置制御部１１０は、負荷量が「１００％」の場合にはパルス遮断率を「０％」に決定する。装置制御部１１０は、負荷量が「７５％」の場合にはパルス遮断率を「２５％」に決定する。装置制御部１１０は、負荷量が「５０％」の場合にはパルス遮断率を「５０％」に決定する。装置制御部１１０は、負荷量が「２５％」の場合にはパルス遮断率を「７５％」に決定する。装置制御部１１０は、負荷量が「０％」の場合にはパルス遮断率を「１００％」に決定する。
【００６５】
部分回路毎にパルス遮断率を決定した後（ステップＳ１１６）、装置制御部１１０は、中継処理ボード３００およびインタフェイスボード５００における各クロック遮断回路７２６にパルス遮断率を設定する（ステップＳ１１８）。具体的には、装置制御部１１０は、転送先決定回路３２０のパルス遮断率を遮断クロック部７２０ａのクロック遮断回路７２６に設定し、パケット処理回路３４０のパルス遮断率を遮断クロック部７２０ｃのクロック遮断回路７２６に設定する。本実施形態では、装置制御部１１０は、内部バスＩ／Ｆ回路３２６，３４６のパルス遮断率を遮断クロック部７２０ｂのクロック遮断回路７２６に設定する。更に、装置制御部１１０は、送受信処理回路５１０のパルス遮断率を遮断クロック部７２０ｄのクロック遮断回路７２６に設定する。
【００６６】
本実施形態では、パルス遮断率を「０％」に設定する場合には、装置制御部１１０は、制御バス２００を通じて、クロック遮断回路７２６のレジスタ７２７にレジスタ値「０」を格納する。同様に、装置制御部１１０は、パルス遮断率を「２５％」に設定する場合にはレジスタ値「１」、パルス遮断率を「５０％」に設定する場合にはレジスタ値「２」、パルス遮断率を「７５％」に設定する場合にはレジスタ値「３」、パルス遮断率を「１００％」に設定する場合にはレジスタ値「４」を、それぞれクロック遮断回路７２６のレジスタ７２７に格納する。
【００６７】
各クロック遮断回路７２６にパルス遮断率を設定した後（ステップＳ１１８）、装置制御部１１０は、クロック制御処理Ｐ１１０を終了する。
【００６８】
以上説明した第１実施形態のネットワーク中継装置１０によれば、処理回路（例えば、転送先決定回路３２０、パケット処理回路３４０および送受信処理回路５１０）の負荷量の低下に応じて処理回路に供給されるクロックパルスを間引くパルス遮断率を増加させることによって、処理回路の動作周波数を低下させ、処理回路の消費電力を抑制することができる。その結果、処理回路の負荷量に応じてネットワーク中継装置１０の省電力化を図ることができる。
【００６９】
また、処理回路に対するクロックパルスの供給をクロック遮断回路７２６で遮断することによって処理回路の動作周波数を調整するため、発振器や逓倍器、分周器を用いて動作周波数を調整する場合と比較して、動作周波数の切り替えに要する時間が短縮され、動作周波数の調整に伴うパケット・ロスを防止することができる。
【００７０】
また、中継処理ボード３００のＡＳＩＣ３１０における第１および第２の部分回路である転送先決定回路３２０およびパケット処理回路３４０毎の負荷量に応じて、遮断クロック部７２０ａ，７２０ｃの各クロック遮断回路７２６を個別に制御するため、転送先決定回路３２０およびパケット処理回路３４０毎の負荷量に応じて、転送先決定回路３２０およびパケット処理回路３４０毎に動作周波数を調整することができる。
【００７１】
また、バッファ回路３２４，３４４，５１４に保存されているデータ量に基づいて負荷量を検知することによって、バッファ回路３２４，３４４，５１４に保存されているデータ量に基づいて処理回路（例えば、転送先決定回路３２０、パケット処理回路３４０および送受信処理回路５１０）の動作周波数を調整することができる。
【００７２】
また、外部デバイスに接続されるメモリＩ／Ｆ回路３２８，３２９および外部バスＩ／Ｆ回路３４８，５１８の各インタフェイス回路を駆動するクロック信号ＣＳｓの周波数は、遮断クロック部７２０のクロック遮断回路７２６による遮断の前後を通じて一定に維持されるため、メモリＩ／Ｆ回路３２８，３２９および外部バスＩ／Ｆ回路３４８，５１８の各インタフェイス回路と、外部デバイスとの間における信号のやり取りを調整することなしに、処理回路（例えば、転送先決定回路３２０、パケット処理回路３４０および送受信処理回路５１０）の動作周波数を調整することができる。
【００７３】
第１実施形態の変形例：
図１１は、第１実施形態の変形例において遮断クロック部７２０によってクロック信号を生成する様子を示す説明図である。図１１の変形例では、単独の遮断クロック部７２０が、単独の部分回路（例えば、転送先決定回路３２０）に対して、周波数が異なる複数のクロック信号ＳＣ１に基づく複数のクロック信号ＳＣ２を提供する点を除き、第１実施形態と同様である。
【００７４】
図１１の例では、単独の遮断クロック部７２０は、３種類のクロック信号ＳＣ２Ｌ，ＳＣ２Ｍ，ＳＣ２Ｈを単独の部分回路に提供する。クロック信号ＳＣ２Ｌは、部分回路における比較的に低速で動作する回路部分に提供されるクロック信号ＣＳ２である。クロック信号ＳＣ２Ｍは、部分回路における比較的に中速で動作する回路部分に提供されるクロック信号ＣＳ２である。クロック信号ＳＣ２Ｈは、部分回路における比較的に高速で動作する回路部分に提供されるクロック信号ＣＳ２である。図１１の例では、クロック信号ＣＳ２Ｌの周期を「Ｎ」としたとき、クロック信号ＣＳ２Ｍの周期は「Ｎ／２」であり、クロック信号ＣＳ２Ｈの周期は「Ｎ／４」である。図１１には、パルス遮断率「０％」、「２５％」、「５０％」、「７５％」に応じたクロック信号ＳＣ２Ｌ，ＳＣ２Ｍ，ＳＣ２Ｈを図示した。
【００７５】
クロック信号ＳＣ２Ｌ，ＳＣ２Ｍ，ＳＣ２Ｈの提供を受ける部分回路の負荷量に応じてパルス遮断率が「０％」に設定される場合、遮断クロック部７２０のクロック遮断回路７２６におけるレジスタ７２７には、レジスタ値「０」が格納される。この場合、クロック遮断回路７２６は、クロック信号ＳＣ２Ｌ，ＳＣ２Ｍ，ＳＣ２Ｈの元となる各クロックパルスの全てを通過させる。
【００７６】
パルス遮断率が「２５％」に設定された場合、遮断クロック部７２０のクロック遮断回路７２６におけるレジスタ７２７には、レジスタ値「１」が格納される。この場合、クロック遮断回路７２６は、クロック信号ＣＳ２Ｌが４周期する期間Ｔ１，Ｔ２，Ｔ３，Ｔ４のうち１周期分の期間Ｔ３の間、クロック信号ＳＣ２Ｌ，ＳＣ２Ｍ，ＳＣ２Ｈの元となる各クロックパルスを、同期して遮断する。
【００７７】
パルス遮断率が「５０％」に設定された場合、遮断クロック部７２０のクロック遮断回路７２６におけるレジスタ７２７には、レジスタ値「２」が格納される。この場合、クロック遮断回路７２６は、クロック信号ＣＳ２Ｌが４周期するＴ１，Ｔ２，Ｔ３，Ｔ４のうち２周期分の期間Ｔ１，Ｔ３の間、クロック信号ＳＣ２Ｌ，ＳＣ２Ｍ，ＳＣ２Ｈの元となる各クロックパルスを、同期して遮断する。
【００７８】
パルス遮断率が「７５％」に設定された場合、遮断クロック部７２０のクロック遮断回路７２６におけるレジスタ７２７には、レジスタ値「３」が格納される。この場合、クロック遮断回路７２６は、クロック信号ＣＳ２Ｌが４周期するＴ１，Ｔ２，Ｔ３，Ｔ４のうち３周期分の期間Ｔ１，Ｔ２，Ｔ３の間、クロック信号ＳＣ２Ｌ，ＳＣ２Ｍ，ＳＣ２Ｈの元となる各クロックパルスを、同期して遮断する。
【００７９】
パルス遮断率が「１００％」に設定された場合、遮断クロック部７２０のクロック遮断回路７２６におけるレジスタ７２７には、レジスタ値「４」が格納される。この場合、クロック遮断回路７２６は、クロック信号ＳＣ２Ｌ，ＳＣ２Ｍ，ＳＣ２Ｈの元となる各クロックパルスの全てを遮断する。
【００８０】
図１１の変形例によっても、第１実施形態と同様に、処理回路の負荷量に応じてネットワーク中継装置１０の省電力化を図ることができる。また、周波数が異なる複数のクロック信号ＳＣ２Ｌ，ＳＣ２Ｍ，ＳＣ２Ｈを容易に調整することができる。
【００８１】
Ｂ．第２実施形態：
第２実施形態のネットワーク中継装置１０は、中継処理ボード３００におけるクロック信号ＣＳ２を生成する態様が異なる点を除き、第１実施形態と同様である。
【００８２】
図５は、第２実施形態のクロック制御処理Ｐ１２０を示すフローチャートである。クロック制御処理Ｐ１２０は、遮断クロック部７２０から提供されるクロック信号ＣＳ２を制御する処理である。本実施形態では、装置制御部１１０は、クロック制御処理Ｐ１２０を定期的に実行する。他の実施形態では、装置制御部１１０は、所定の条件に基づいてクロック制御処理Ｐ１２０を実行しても良い。
【００８３】
クロック制御処理Ｐ１２０を開始すると、装置制御部１１０は、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣのバッファ回路に保存されているデータ量を確認する（ステップＳ１２２）。具体的には、装置制御部１１０は、中継処理ボード３００におけるＡＳＩＣ３１０のバッファ回路３２４，３４４の各データ量、およびインタフェイスボード５００における送受信処理回路５１０のバッファ回路５１４のデータ量を、制御バス２００を通じて確認する。
【００８４】
各バッファ回路のデータ量を確認した後（ステップＳ１２２）、装置制御部１１０は、負荷検知部１１２として動作することによって、確認されたデータ量に基づいて、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣの負荷量を検知する（ステップＳ１２４）。具体的には、装置制御部１１０は、バッファ回路３２４，３４４の各データ量の平均値に基づいてＡＳＩＣ３１０の負荷量を検知する。更に、装置制御部１１０は、バッファ回路５１４のデータ量に基づいて、ＡＳＩＣである送受信処理回路５１０の負荷量を検知する。第２実施形態では、装置制御部１１０は、第１実施形態と同様に、バッファ回路における記憶容量に対するデータ量の割合を負荷量として検知する。
【００８５】
各ＡＳＩＣの負荷量を検知した後（ステップＳ１２４）、装置制御部１１０は、検知された負荷量に応じて、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣのパルス遮断率を決定する（ステップＳ１２６）。第２実施形態では、装置制御部１１０は、第１実施形態と同様に、負荷量に応じたパルス遮断率を決定する。
【００８６】
各ＡＳＩＣのパルス遮断率を決定した後（ステップＳ１２６）、装置制御部１１０は、中継処理ボード３００およびインタフェイスボード５００における各クロック遮断回路７２６にパルス遮断率を設定する（ステップＳ１２８）。具体的には、装置制御部１１０は、ＡＳＩＣ３１０のパルス遮断率を遮断クロック部７２０ａ，７２０ｂ，７２０ｃの各クロック遮断回路７２６に設定し、送受信処理回路５１０のパルス遮断率を遮断クロック部７２０ｄのクロック遮断回路７２６に設定する。第２実施形態では、装置制御部１１０は、第１実施形態と同様に、制御バス２００を通じて、クロック遮断回路７２６のレジスタ７２７にレジスタ値を格納する。
【００８７】
各クロック遮断回路７２６にパルス遮断率を設定した後（ステップＳ１２８）、装置制御部１１０は、クロック制御処理Ｐ１２０を終了する。
【００８８】
図６は、第２実施形態の遮断クロック部７２０によってクロック信号ＣＳ２を生成する様子を示す説明図である。図６には、パルス遮断率「０％」、「２５％」、「５０％」、「７５％」に応じたクロック信号ＣＳ２ａ，ＣＳ２ｂ，ＣＳ２ｃを図示した。クロック信号ＣＳ２ａは、遮断クロック部７２０ａから転送先決定回路３２０に対して提供されるクロック信号ＣＳ２である。クロック信号ＣＳ２ｂは、遮断クロック部７２０ｂから内部バスＩ／Ｆ回路３２６，３４６に対して提供されるクロック信号ＣＳ２である。クロック信号ＣＳ２ｃは、遮断クロック部７２０ｃからパケット処理回路３４０に対して提供されるクロック信号ＣＳ２である。本実施形態では、クロック信号ＣＳ２ａの周期を「Ｎ」としたとき、クロック信号ＣＳ２ｂの周期は「Ｎ／２」であり、クロック信号ＣＳ２ｃの周期は「Ｎ／４」である。
【００８９】
パルス遮断率が「０％」に設定される場合、遮断クロック部７２０ａ，７２０ｂ，７２０ｃの各クロック遮断回路７２６におけるレジスタ７２７には、レジスタ値「０」がそれぞれ格納される。この場合、各クロック遮断回路７２６は、各クロック信号ＣＳ１のクロックパルスの全てを通過させる。
【００９０】
パルス遮断率が「２５％」に設定された場合、遮断クロック部７２０ａ，７２０ｂ，７２０ｃの各クロック遮断回路７２６におけるレジスタ７２７には、レジスタ値「１」がそれぞれ格納される。この場合、各クロック遮断回路７２６は、相互に同期して、クロック信号ＣＳ２ａが４周期する期間Ｔ１，Ｔ２，Ｔ３，Ｔ４のうち１周期分の期間Ｔ３の間、各クロックパルスを遮断する。
【００９１】
パルス遮断率が「５０％」に設定された場合、遮断クロック部７２０ａ，７２０ｂ，７２０ｃの各クロック遮断回路７２６におけるレジスタ７２７には、レジスタ値「２」がそれぞれ格納される。この場合、各クロック遮断回路７２６は、相互に同期して、クロック信号ＣＳ２ａが４周期するＴ１，Ｔ２，Ｔ３，Ｔ４のうち２周期分の期間Ｔ１，Ｔ３の間、各クロックパルスを遮断する。
【００９２】
パルス遮断率が「７５％」に設定された場合、遮断クロック部７２０ａ，７２０ｂ，７２０ｃの各クロック遮断回路７２６におけるレジスタ７２７には、レジスタ値「３」がそれぞれ格納される。この場合、各クロック遮断回路７２６は、相互に同期して、クロック信号ＣＳ２ａが４周期するＴ１，Ｔ２，Ｔ３，Ｔ４のうち３周期分の期間Ｔ１，Ｔ２，Ｔ３の間、各クロックパルスを遮断する。
【００９３】
パルス遮断率が「１００％」に設定された場合、遮断クロック部７２０ａ，７２０ｂ，７２０ｃの各クロック遮断回路７２６におけるレジスタ７２７には、レジスタ値「４」がそれぞれ格納される。この場合、各クロック遮断回路７２６は、各クロック信号ＣＳ１のクロックパルスの全てを遮断する。
【００９４】
以上説明した第２実施形態のネットワーク中継装置１０によれば、第１実施形態と同様に、処理回路（例えば、転送先決定回路３２０、パケット処理回路３４０および送受信処理回路５１０）の負荷量に応じてネットワーク中継装置１０の省電力化を図ることができる。
【００９５】
また、相互に異なる動作周波数で動作する第１および第２の部分回路である転送先決定回路３２０およびパケット処理回路３４０に対する第１のクロックパルスの供給と第２のクロックパルスの供給とを同期して遮断するため、これらを個別に遮断する場合と比較して、遮断前後における転送先決定回路３２０とパケット処理回路３４０との間における信号のやり取りを容易に調整することができる。
【００９６】
Ｃ．第３実施形態：
第３実施形態のネットワーク中継装置１０は、負荷量を検知する手法が異なる点を除き、第２実施形態と同様である。
【００９７】
図７は、第３実施形態のクロック制御処理Ｐ１３０を示すフローチャートである。クロック制御処理Ｐ１３０は、遮断クロック部７２０から提供されるクロック信号ＣＳ２を制御する処理である。本実施形態では、装置制御部１１０は、クロック制御処理Ｐ１３０を定期的に実行する。他の実施形態では、装置制御部１１０は、所定の条件に基づいてクロック制御処理Ｐ１３０を実行しても良い。
【００９８】
クロック制御処理Ｐ１３０を開始すると、装置制御部１１０は、送受信処理回路５１０によって受け付けられたデータ量を確認する（ステップＳ１３２）。具体的には、装置制御部１１０は、送受信処理回路５１０において物理Ｉ／Ｆ部５１２を通じて受け付けられバッファ回路５１４に保存されているフレームまたはパケットのデータ量を、制御バス２００を通じて確認する。
【００９９】
送受信処理回路５１０によって受け付けられたデータ量を確認した後（ステップＳ１３２）、装置制御部１１０は、負荷検知部１１２として動作することによって、確認されたデータ量に基づいて、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣの負荷量を検知する（ステップＳ１３４）。具体的には、装置制御部１１０には、送受信処理回路５１０によって受け付けられたデータ量と各ＡＳＩＣの負荷量との関係を示す情報が予め設定されており、装置制御部１１０は、その情報に基づいて、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣの負荷量を検知する。
【０１００】
各ＡＳＩＣの負荷量を検知した後（ステップＳ１３４）、装置制御部１１０は、第２実施形態と同様に、検知された負荷量に応じて、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣのパルス遮断率を決定する（ステップＳ１３６）。
【０１０１】
各ＡＳＩＣのパルス遮断率を決定した後（ステップＳ１３６）、装置制御部１１０は、中継処理ボード３００およびインタフェイスボード５００における各クロック遮断回路７２６にパルス遮断率を設定し（ステップＳ１３８）、クロック制御処理Ｐ１３０を終了する。
【０１０２】
以上説明した第３実施形態のネットワーク中継装置１０によれば、第２実施形態と同様に、処理回路（例えば、転送先決定回路３２０、パケット処理回路３４０および送受信処理回路５１０）の負荷量に応じてネットワーク中継装置１０の省電力化を図ることができる。
【０１０３】
また、送受信処理回路５１０によって受け付けられたデータ量に基づいて負荷量を検知することによって、送受信処理回路５１０によって受け付けられたデータ量に基づいて処理回路（例えば、転送先決定回路３２０、パケット処理回路３４０および送受信処理回路５１０）の動作周波数を調整することができる。
【０１０４】
Ｄ．第４実施形態：
第４実施形態のネットワーク中継装置１０は、負荷量を検知する手法が異なる点を除き、第２実施形態と同様である。
【０１０５】
図８は、第４実施形態のネットワーク中継装置１０の構成を示す説明図である。第４実施形態のネットワーク中継装置１０の構成は、装置制御部１１０の構成が異なる点を除き、第１実施形態と同様である。第４実施形態の装置制御部１１０は、更に、情報取得部１１８を備える点を除き、第１実施形態と同様である。装置制御部１１０の情報取得部１１８は、コンピュータネットワーク９００をネットワーク中継装置１０と協働して構築する他のネットワーク中継装置１０ｂから、コンピュータネットワーク９００でやり取りされるデータ量を示す情報を取得する。
【０１０６】
図９は、第４実施形態のクロック制御処理Ｐ１４０を示すフローチャートである。クロック制御処理Ｐ１４０は、遮断クロック部７２０から提供されるクロック信号ＣＳ２を制御する処理である。本実施形態では、装置制御部１１０は、クロック制御処理Ｐ１４０を定期的に実行する。他の実施形態では、装置制御部１１０は、所定の条件に基づいてクロック制御処理Ｐ１４０を実行しても良い。
【０１０７】
クロック制御処理Ｐ１４０を開始すると、装置制御部１１０は、情報取得部１１８として動作することによって、コンピュータネットワーク９００でやり取りされるデータ量を示す情報を他のネットワーク中継装置１０ｂから取得する（ステップＳ１４２）。具体的には、装置制御部１１０は、送受信処理回路５１０において物理Ｉ／Ｆ部５１２を通じて受け付けられた他のネットワーク中継装置１０ｂからの情報を、制御バス２００を通じて取得する。
【０１０８】
他のネットワーク中継装置１０ｂから情報を取得した後（ステップＳ１４２）、装置制御部１１０は、負荷検知部１１２として動作することによって、他のネットワーク中継装置１０ｂから取得した情報に基づいて、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣの負荷量を検知する（ステップＳ１４４）。具体的には、装置制御部１１０には、コンピュータネットワーク９００でやり取りされるデータ量と各ＡＳＩＣの負荷量との関係を示す情報が予め設定されており、装置制御部１１０は、その情報に基づいて、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣの負荷量を検知する。
【０１０９】
各ＡＳＩＣの負荷量を検知した後（ステップＳ１４４）、装置制御部１１０は、第２実施形態と同様に、検知された負荷量に応じて、中継処理ボード３００およびインタフェイスボード５００における各ＡＳＩＣのパルス遮断率を決定する（ステップＳ１４６）。
【０１１０】
各ＡＳＩＣのパルス遮断率を決定した後（ステップＳ１４６）、装置制御部１１０は、中継処理ボード３００およびインタフェイスボード５００における各クロック遮断回路７２６にパルス遮断率を設定し（ステップＳ１４８）、クロック制御処理Ｐ１４０を終了する。
【０１１１】
以上説明した第４実施形態のネットワーク中継装置１０によれば、第２実施形態と同様に、処理回路（例えば、転送先決定回路３２０、パケット処理回路３４０および送受信処理回路５１０）の負荷量に応じてネットワーク中継装置１０の省電力化を図ることができる。
【０１１２】
また、コンピュータネットワーク９００でやり取りされるデータ量を示す情報を他のネットワーク中継装置１０ｂから取得することによって、他のネットワーク中継装置１０ｂからの情報に基づいて処理回路（例えば、転送先決定回路３２０、パケット処理回路３４０および送受信処理回路５１０）の動作周波数を調整することができる。
【０１１３】
Ｅ．その他の実施形態：
以上、本発明の実施の形態について説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることは勿論である。
【０１１４】
例えば、動作周波数の調整対象となる処理回路は、ＡＳＩＣ３１０、転送先決定回路３２０、パケット処理回路３４０、内部バスＩ／Ｆ回路３２６，３４６、送受信処理回路５１０に限るものではなく、ネットワーク中継装置１０における他の回路に対して、遮断クロック部７２０による動作周波数の調整を適用しても良い。また、３つ以上の複数の部分回路を備える処理回路において、３つ以上の部分回路毎に負荷量を検知して、３つ以上の部分回路毎に遮断クロック部７２０による動作周波数の調整を適用しても良い。
【０１１５】
また、上述した実施形態のネットワーク中継装置１０は、クロックパルスの遮断に代えて、発振器、逓倍器、分周器の少なくとも１つを切り替えることによって、クロック信号の周波数を調整しても良い。図１０は、他の実施形態におけるネットワーク中継装置１０の構成の一部を示す説明図である。図１０における他の実施形態のネットワーク中継装置１０は、遮断クロック部７２０の少なくとも１つに代えて、周波数調整部７３０を備える点を除き、上述した実施形態と同様である。
【０１１６】
図１０の周波数調整部７３０は、発振器、逓倍器、分周器の少なくとも１つを切り替えることによって、クロック信号の周波数を調整する。周波数調整部７３０は、高クロック生成回路７３２と、低クロック生成回路７３４と、セレクタ７３６とを備える。
【０１１７】
周波数調整部７３０の高クロック生成回路７３２は、低クロック生成回路７３４よりも高い周波数のクロック信号ＣＳＨを生成する。高クロック生成回路７３２は、発振器、逓倍器、分周器の少なくとも１つから成り、発振器、逓倍器、分周器の少なくとも一部を、低クロック生成回路７３４や、他のクロック部７１０、他の遮断クロック部７２０、他の周波数調整部７３０と共有しても良い。
【０１１８】
周波数調整部７３０の低クロック生成回路７３４は、高クロック生成回路７３２よりも低い周波数のクロック信号ＣＳＬを生成する。低クロック生成回路７３４は、発振器、逓倍器、分周器の少なくとも１つから成り、発振器、逓倍器、分周器の少なくとも一部を、高クロック生成回路７３２や、他のクロック部７１０、他の遮断クロック部７２０、他の周波数調整部７３０と共有しても良い。
【０１１９】
周波数調整部７３０のセレクタ７３６は、クロック制御部１１４からの指示に基づいて、高クロック生成回路７３２と低クロック生成回路７３４との間で処理回路に対する接続を切り替えることによって、クロック信号ＣＳＨおよびクロック信号ＣＳＬの一方を処理回路へと提供する。これによって、処理回路に対するクロック信号の周波数を調整することができる。なお、高クロック生成回路７３２および低クロック生成回路７３４に加えて、クロック信号ＣＳＨおよびクロック信号ＣＳＬとは異なる周波数のクロック信号を生成する生成回路を、周波数調整部７３０に構成することによって、３種類以上の周波数でクロック信号の周波数を調整しても良い。
【符号の説明】
【０１２０】
１０…ネットワーク中継装置
１０ｂ…他のネットワーク中継装置
１００…制御ボード
１１０…装置制御部
１１２…負荷検知部
１１４…クロック制御部
１１８…情報取得部
２００…制御バス
３００…中継処理ボード
３１０…ＡＳＩＣ
３２０…転送先決定回路
３２４…バッファ回路
３２６…内部バスＩ／Ｆ回路
３２８，３２９…メモリＩ／Ｆ回路
３３０…内部バス
３４０…パケット処理回路
３４４…バッファ回路
３４６…内部バスＩ／Ｆ回路
３４８…外部バスＩ／Ｆ回路
３５０，３７０…メモリバス
３６０…ＣＡＭ
３８０…ＲＡＭ
３９０…電源部
４００…外部バス
５００…インタフェイスボード
５１０…送受信処理回路
５１２…物理Ｉ／Ｆ回路
５１４…バッファ回路
５１８…外部バスＩ／Ｆ回路
５９０…電源部
６１０…ＩＰアドレステーブル
６２０…転送先ポートテーブル
７１０，７１０ａ，７１０ｂ，７１０ｃ…クロック部
７１２…クロック生成回路
７２０，７２０ａ，７２０ｂ，７２０ｃ，７２０ｄ…遮断クロック部
７２２…クロック生成回路
７２６…クロック遮断回路
７２７…レジスタ
７３０…周波数調整部
７３２…高クロック生成回路
７３４…低クロック生成回路
７３６…セレクタ
８００…物理回線
９００…コンピュータネットワーク
【図１】
0005730793.tif 000002
【図２】
0005730793.tif 000003
【図３】
0005730793.tif 000004
【図４】
0005730793.tif 000005
【図５】
0005730793.tif 000006
【図６】
0005730793.tif 000007
【図７】
0005730793.tif 000008
【図８】
0005730793.tif 000009
【図９】
0005730793.tif 000010
【図１０】
0005730793.tif 000011
【図１１】
0005730793.tif 000012