(57)【特許請求の範囲】
【請求項１】
無線周波変調器であって、
無線周波増幅器であって、
無線周波信号が供給される制御電極を有する増幅トランジスタ、及び
前記増幅トランジスタに接続されているエネルギ蓄積エレメントを有しており、
前記増幅トランジスタが出力電極を有し、基準電位に対するｄｃ電圧がこのような出力電極に結合されているとき、前記無線周波信号の増幅を行う、無線周波増幅器と、
パルス変調器であって、
入力パルスに応答して、前記無線周波増幅器によって前記無線周波信号を増幅しようとするときに前記ｄｃ電圧を前記出力電極に結合し、前記無線周波信号を前記出力電極から除去しようとするときに前記ｄｃ電圧を前記出力電極から切断する第１スイッチング回路であって、前記ｄｃ電圧が前記出力電極に結合されているとき、前記蓄積エレメントに電荷が格納される、第１スイッチング回路であって、該第１スイッチング回路が、
前記入力パルスが供給される第１ネットワークと、
前記第１ネットワークを通じて前記入力パルスが供給される制御電極を有する第１トランジスタと、
プッシュ・プル・ネットワークと、
前記ｄｃ電圧に結合されている第１電極、前記出力電極に結合されている第２電極、及び前記プッシュ・プル・ネットワークを通じて前記第１トランジスタの前記出力電極に結合されている制御電極を有する第２トランジスタと、を有することを特徴とする、第１スイッチング回路と、
前記入力パルスに応答して、前記ｄｃ電圧を前記出力電極から切断するとき、前記蓄積された電荷を放電する第２スイッチング回路であって、該第２スイッチング回路が、
第２ネットワークと、
前記基準電位に結合されている第１電極と、前記第２ネットワークを通じて前記入力パルスが供給される第２電極とを有する第３トランジスタと、
前記基準電位に結合されている第１電極、前記増幅トランジスタの前記出力電極に結合されている第２電極、及び前記第３トランジスタの第３電極に結合されている制御電極を有する第４トランジスタと、を備えている、パルス変調器と、
を備え、
前記第１ネットワークが前記第２ネットワークと同じ構成を有する、ことを特徴とする無線周波変調器。
【請求項２】
請求項１記載の無線周波変調器において、前記第１トランジスタが前記第３トランジスタと整合されている、無線周波変調器。
【請求項３】
請求項２記載の無線周波変調器において、前記第１ネットワークが前記第２ネットワークと同じ構成を有する、無線周波変調器。
【請求項４】
請求項１記載の無線周波変調器において、前記第１トランジスタが前記第３トランジスタに整合されている、無線周波変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、無線周波変調器に関し、更に特定すれば、増幅器を「オン」及び「オフ」に駆動し(pulse)このような増幅器に供給される無線周波信号を増幅するように構成されている無線周波変調器に関するものである。
【従来技術】
【０００２】
当技術分野では周知のように、無線周波変調器には広い範囲の用途がある。１つはレーダ・システムであり、 この場合、無線周波変調器は、増幅器を「オン」及び「オフ」に駆動し、このような増幅器に供給される無線周波信号を増幅するように構成されている。このような変調器の１つを図１に示す。ここでは、電力増幅器（ＰＡ）が変調器によって給電されて「オン」になると、このような増幅器に増幅のために無線周波信号が供給される。この変調器にはｄｃパルスが供給される。パルスが「ハイ」のとき、ここでは＋３．３ボルトのとき、このパルスがＲ−Ｃ加速ネットワーク(R-C speed up network)を通じてバイポーラ・トランジスタ（ＢＴ）のベース電極に供給され、ＦＥＴを「オン」にすることによって、ｄｃ電圧、ここでは＋３０ボルトを結合して、電力増幅器を「オン」に切り替える。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明によれば、パルス変調器によって制御される無線周波増幅器を有する無線周波変調システムを提供する。パルス変調器は、入力パルスに応答して、無線周波増幅器によって無線周波信号を増幅しようとするときに基準電位に対するｄｃ電圧を出力電極に結合し、無線周波信号を出力電極から切断しようとするときにｄｃ電圧を出力電極から切断する第１スイッチング回路を含む。ｄｃ電圧が出力電極に結合されているとき、電荷が蓄積エレメントに蓄積される。第２スイッチング回路は、入力パルスに応答して、ｄｃ電圧を出力電極から切断するときに、蓄積されている電荷を放電する。
【０００４】
本発明者は、蓄積された電荷を放電する必要性を認識し、別個の放電回路、即ち、第２スイッチング・ネットワークを設けた。
【０００５】
一実施形態では、第１スイッチング回路は、入力パルスが供給される第１ネットワークと、第１ネットワークを通じて入力パルスが供給される制御電極を有する第１トランジスタと、ｄｃ電源に結合されている第１電極、出力電極に結合されている第２電極、及び第１トランジスタの出力電極に結合されている制御電極を有する第２トランジスタとを備えている。第２スイッチ・ネットワークは、第２ネットワークと、基準電位に結合されている第１電極と、第２ネットワークを通じて入力パルスが供給される第２電極とを有する第３トランジスタと、基準電位に結合されている第１電極、増幅トランジスタの出力電極に結合されている第２電極、及び第３トランジスタの第３電極に結合されている制御電極を有する第４トランジスタとを備えている。
【０００６】
一実施形態では、第１トランジスタが第３トランジスタと整合されている。
【０００７】
一実施形態では、第１ネットワークが、第２ネットワークと同じ構成を有する。
【０００８】
このような構成により、第１及び第３トランジスタの「オン」切り替えを同期させる。
【０００９】
一実施形態では、第１スイッチング回路が第１ネットワーク及び第２ネットワークを備えている。第１ネットワークには入力パルスが供給される。第１トランジスタの制御電極には、第１ネットワークを通じて入力パルスが供給される。第２トランジスタは、ｄｃ電圧に結合されている第１電極と、出力電極に結合されている第２電極と、トランジスタ・プッシュ−プル・ネットワークを介して第１トランジスタの出力電極に結合されている制御電極とを有する。第２スイッチ・ネットワークは、第２ネットワークと、基準電位に結合されている第１電極、及び第２ネットワークを通じて入力パルスが供給されている第２電極を有する第３トランジスタと、基準電位に結合されている第１電極、増幅トランジスタの出力電極に結合されている第２電極、及び第３トランジスタの第３電極に結合されている制御電極を有する第４トランジスタとを備えている。
【００１０】
本発明の１つ以上の実施形態の詳細は、添付図面及び以下の説明において明記されている。本発明のその他の特徴、目的、及び利点は、これらの説明及び図面、ならびに特許請求の範囲から明らかとなろう。
【図面の簡単な説明】
【００１１】
【図１】図１は、先行技術による無線周波変調システムのブロック図である。
【図２】図２は、本発明による無線周波変調システムの模式図である。
【図３】図３は、本発明による、図２の無線周波変調システムにおいて用いられるパルス変調器の模式図である。
【００１２】
同様の参照符号は、種々の図面において、同様のエレメントを示すこととする。
【発明を実施するための形態】
【００１３】
これより図１を参照すると、 パルス変調器１４によって制御される ＭＭＩＣ無線周波増幅器１２を有する無線周波（ＲＦ）変調システム１０が示されている。
【００１４】
増幅器１２は、増幅トランジスタ１６（図２）、ここでは、ＧａＮ  ＦＥＴを含む。増幅トランジスタ１６の制御電極（ここでは、ゲート）には、無線周波信号、例えば、ここではパルス状無線周波信号（図１）が供給される。増幅器１２は、エネルギ蓄積エレメント、ここでは、バイパス・キャパシタ及びブロック・キャパシタまたはターニング(turning)キャパシタ１８（図２）のようなキャパシタも含む。これらのキャパシタは、図示のように、従来通りに配置されている。増幅トランジスタ１６は、出力電極（ここでは、ドレイン）２０（図１及び図２）を有し、基準電位、ここでは接地電位に対する端子１９におけるｄｃ電圧、ここでは＋３０ボルトが、このような出力電極２０に結合されているときに、無線周波信号の増幅を行う。
【００１５】
パルス変調器１４は、入力ｄｃパルス、ここでは入力端子１３に供給される＋３．３ボルトに応答し、これよりも高い電圧、ここでは、図２に示すように、出力端子１５における＋３０ボルトのパルスをその出力に生成する。このように、より高くなった電圧パルスは、図２に示すような、トランジスタ１６の出力電極２０に供給される。
【００１６】
更に具体的には、図２を参照すると、変調器１４に給電するために、ｄｃ電圧、ここでは接地に対して＋３０ボルトが端子１９に供給されている。パルス、ここでは＋３．３ボルトのパルスがライン１３に供給されると、図３において詳細に説明する第１ネットワーク２８を通じて、このパルスがトランジスタＱ１に結合され、これを「オン」にすることにより端子１９における＋３０ボルトを増幅器１２に結合し、これによって、増幅器１２を「オン」に切り替え、また、増幅器１２に供給されているＲＦ信号を増幅する。なお、端子１９における＋３０ボルトのｄｃ電圧が増幅トランジスタ１６（図２）の出力電極２０に結合されているときに、電荷が蓄積エレメント１８（図２）に蓄積されることを注記しておく。
【００１７】
＋３．３ボルトのパルスがライン１３から除去されると、即ち、ライン１３上の電圧が＋３．３ボルトから接地電位に向かって進むと、第１ネットワーク２８はトランジスタＱ２を「オフ」に切り替えることによって、端子１９における＋３０ボルトのｄｃ電圧を出力電極２０から切断し、図３において詳細に説明する第２ネットワーク３２が、これまで「オフ」であったトランジスタＱ５を「オン」に切り替えることによって、蓄積エレメント１８（図２）に蓄積されている電荷を放電する。
【００１８】
これより図３も参照すると、パルス変調器１４（図１）は、第１スイッチング回路２２を含む。第１スイッチング回路２２は、端子１３における３．３ボルトの入力パルスに応答して、 無線周波信号を無線周波増幅器１２（図１及び図２）によって増幅しようとするときには、基準電位に対する端子１９における＋３０ボルトｄｃ電圧を出力端子１５に結合し、したがって、増幅トランジスタ１６（図２）の出力端子２０に結合し、無線周波信号を増幅トランジスタ１６（図２）の出力電極２０から切断しようとするときには、端子１９における＋３０ボルトｄｃ電圧を増幅トランジスタ１６（図２）の出力電極２０から切断する。端子１９における＋３０ボルトｄｃ電圧が増幅トランジスタ１６（図２）の出力電極２０に結合されているとき、電荷が蓄積エレメント１８（図２）に蓄積される。第２スイッチング回路２４（図３）は、端子１３における入力パルス（図１、図２、及び図３）に応答して、端子１９における＋３０ボルトｄｃ電圧が増幅器１６（図２）の出力電極２０から切断されるとき、蓄積されている電荷を放電する。
【００１９】
第１スイッチング回路２２（図３）は、ライン１３上の入力パルスが供給される第１ネットワーク２８と、第１ネットワーク２８を通じてライン１３上の入力パルスが供給される制御電極（ここでは、ベース）を有する第１トランジスタＱ１と、第２トランジスタＱ２とを含む。図示のように、第２トランジスタＱ２は、端子１９におけるｄｃ電力に結合されている第１電極（ここでは、ソース）、ライン１５を通じて出力電極Ｑ１６（図２）に結合されている第２電極（ここでは、ドレイン）、及び第１トランジスタＱ１の出力電極（ここでは、コレクタ）に結合されている制御電極（ここでは、ゲート）を有する。
【００２０】
第２スイッチ・ネットワーク２４は、第２ネットワーク３２と、基準電位（接地）に結合されている第１電極（ここでは、エミッタ）、及び第２ネットワーク３２を通じてライン１３上の入力パルスが供給される制御電極（ここでは、ベース）を有する第３トランジスタＱ６と、第４トランジスタＱ５とを含む。第４トランジスタＱ５は、基準電位（接地）に結合されている第１電極（ここでは、エミッタ）、増幅トランジスタＱ１６の出力電極２０（図２）に結合されている第２電極（ここでは、コレクタ）、及び第３トランジスタＱ６の第３電極（ここでは、コレクタ）に結合されている制御電極（ここでは、ベース）を有する。
【００２１】
更に具体的には、第１ネットワーク２８には、端子１３における入力パルスが供給されている。第１トランジスタＱ１、ここでは、ＮＰＮトランジスタは、第１スイッチング回路２２を通じて入力パルスが供給される制御電極（ここでは、ベース）を有する。図示のように、第２トランジスタＱ２、ここでは、ＰＭＯＳ  ＦＥＴは、端子１９における＋３０ボルトｄｃ電圧に結合されている第１電極（ここでは、ソース）、出力端子１５に結合されている、したがって、増幅トランジスタ１６（図２）の出力電極２０に結合されている第２電極（ここでは、ドレイン）、及びプッシュ・プル構成２６を通じて、第１トランジスタＱ１の出力電極に結合されている制御電極（ここでは、ゲート）を有する。プッシュ・プル構成２６は、ＰＭＯＳ  ＦＥＴの要求ゲート電極電圧を設定するトランジスタＱ３及びＱ４を有する。
【００２２】
第２スイッチング回路２４は、第２ネットワーク３２と、第５トランジスタＱ５、ここではＮＰＮトランジスタとを備えている。第５トランジスタＱ５は、基準電位（ここでは、接地）に結合されている第１電極（ここでは、エミッタ）、及び増幅トランジスタ１６（図２）の出力電極２０に結合されている第２電極（ここでは、コレクタ）を有する。第２スイッチ・ネットワーク２４は、第６トランジスタＱ６を含む。図示のように、第６トランジスタＱ６は、ライン１３上にある入力パルスが第２ネットワーク３２を通じて供給される制御電極、基準電位（接地）に結合されている第１電極、及び第５トランジスタＱ５の制御電極に結合されている第３電極を有する。
【００２３】
第１トランジスタＱ１は、第６トランジスタＱ６に整合されている。
【００２４】
第１ネットワーク２８は、第２ネットワーク３２と同じ構成を有する。更に具体的には、第１ネットワーク２８は、抵抗器Ｒ２と直列のキャパシタＣ１に並列な抵抗器Ｒ１を含み、第２ネットワーク３２は、抵抗器Ｒ４と直列のキャパシタＣ２に並列な抵抗器Ｒ３を含む。ここでは、抵抗器Ｒ１〜Ｒ４は、各々、２０００オームであり、キャパシタＣ１及びＣ２は２００ｐｆである。
【００２５】
第１スイッチング回路２２は、図示のように配置されているバイアシング抵抗器Ｒ５〜Ｒ９を含む。第１スイッチング回路２２は、図３に示す、低等価直列抵抗（ＥＳＲ; low Equivalent Series Resistance）キャパシタ３４を含む。このＥＳＲキャパシタ３４は、トランジスタＱ２、ＰＭＯＳ  ＦＥＴ  Ｑ２のソース電極に近接して配置されているその等価モデル（１μＦ、０．３Ω、０．１ｎＨ）によって構成されており、入力端子１９からトランジスタＱ２のソース電極までのあらゆるインダクタンスを軽減する。
【００２６】
動作において、端子１３における入力パルスがハイ、ここでは、＋３．３ボルトであるとき、トランジスタＱ１は、キャパシタＣ１の加速動作によって補助されて、急速に「オン」になり、これによってトランジスタＱ２が「オン」になり、トランジスタＱ５が「オフ」になる。つまり、この時点においてトランジスタＱ２のゲートにある要求電圧が、トランジスタＱ２を「オン」にし、これによって、端子１９における＋３０ボルトを、トランジスタＱ２を通じて出力端子１５に結合し、こうして端子１９における＋３０ボルトを増幅トランジスタ１６（図２）の出力端子２０に結合する。トランジスタ１６のドレイン電極の＋３０ボルトは、このようなトランジスタ１６を「オン」に切り替えることによって、ＲＦ入力を出力電極４０に結合する。端子１３における入力パルスがハイ、即ち、ここでは＋３．３ボルトであるとき、トランジスタＱ６が、キャパシタC２の加速動作によって補助されて、急速に「オン」になり、これによってトランジスタＱ５を「オフ」に切り替えることを、第１に注記しておく。また、蓄積エレメント１８（図２）、及びＰＭＯＳトランジスタＱ２に蓄積されている寄生電荷は本質的に積み重ねられる(built up)ことも注記しておく。見てわかるように、ＰＭＯＳトランジスタＱ２がその後「オフ」に切り替えられると、トランジスタＱ６が「オフ」になり、トランジスタＱ５を「オン」に切り替え、その結果、第２スイッチング回路２４を通じて電荷が除去される。
【００２７】
端子１３における入力パルスがオフであり、したがって、接地電位にあるとき、トランジスタＱ１は「オフ」になり、トランジスタＱ４は「オフ」になり、トランジスタＱ３は「オン」になって、トランジスタＱ２を「オフ」にして、＋３０ボルトをトランジスタ１６のドレイン即ち出力電極２０から除去する。こうして、トランジスタ１６をオフにし、これによって出力電極４０における増幅ＲＦを終了させて、ＲＦパルスの後端を生成する。先に注記したように、ＰＭＯＳトランジスタＱ２がその後「オフ」に切り替えられると、トランジスタＱ６は「オフ」になってトランジスタＱ５を「オン」にし、その結果、電荷が第２スイッチング回路２４を通じて除去される。
【００２８】
尚、トランジスタＱ６のベースは、以下の理由のために、トランジスタＱ１のベースには直接繋がれていないことを注記しておく。
【００２９】
１．トランジスタＱ１及びＱ６のベータは、同一であることが保証されておらず、したがって、一方のトランジスタが他方よりも多く「オンになる」ため、一方だけがオンになり、他方はほとんどオンにならない可能性がある。このために、第２スイッチング回路２４が役に立たなくなるおそれがあり、または第１スイッチング回路２２の速度を著しく低下させて、所望通りに作用しないおそれがある。
【００３０】
２．抵抗ディバイダ Ｒ１及びＲ２ならびに抵抗ディバイダＲ３及びＲ４内に同じ加速キャパシタＣ１、Ｃ２がないと、Ｑ２の「オン」への切り替わりと、Ｑ５の「オフ」への切り替わり（及びその逆）の同期が取れない。第２スイッチング回路２４のトランジスタＱ５は、第１スイッチング回路２２のトランジスタＱ２よりも早くオンまたはオフになることもあり、このため、回路２２、２４双方に問題が生ずる。
【００３１】
更に、図２における図は簡略化されており、したがって、バイパス・キャパシタの前に主ＲＦラインのインピーダンスを短絡から解放回路に変換するために用いられる１／４波長伝送線が図２には含まれていないことは、理解されてしかるべきである。この理由は、バイパス・キャパシタがＲＦ出力を接地に短絡しないからである。図２における簡略化した図の目的は、ｄｃの視点から、全てのキャパシタがチャージ・アップ(charge up)しているパルスの「オン」時間中における増幅器１２を示すことである。＋３０ボルトが増幅器１２から除去されるとき、残留電圧を放電させるには多少の時間がかかる。何故なら、アクティブなデバイス（即ち、トランジスタ１６（図２））が過度に高いインピーダンス状態（少ない漏れまたは漏れなし）に切り替わるからである。これらのキャパシタ及びアクティブなデバイスから素早く電圧を除去するために、第２スイッチング回路２４（図３）が設けられている。
【００３２】
以上、本発明の多数の実施形態について説明した。しかしながら、本発明の趣旨や範囲から逸脱することなく、種々の変更を行うことができることは言うまでもない。したがって、他の実施形態も以下の請求項の難易に該当するものとする。
【図１】
0005709756.tif 000002
【図２】
0005709756.tif 000003
【図３】
0005709756.tif 000004