(57)【特許請求の範囲】
【請求項１】
通信デバイスであって、
前記通信デバイスが受信動作モードに構成されたとき、通信媒体を介して１つまたは複数の信号を受信するように動作可能な受信機ユニットと、
前記通信デバイスが送信動作モードに構成されたとき、前記通信媒体を介して１つまたは複数の信号を送信するように動作可能な送信機ユニットであって、前記送信機ユニットは、
前記通信媒体を介して送信される前記１つまたは複数の信号を増幅するように動作可能なラインドライバ回路と、
前記ラインドライバ回路に結合されたバイアス回路であって、前記バイアス回路は、
前記通信デバイスが前記受信動作モードに構成されたとき、第１の制御信号を受信したことに応答して、サブスレッショルド状態で前記ラインドライバ回路の出力トランジスタをバイアスするための第１のバイアス電圧を生成することと、
前記通信デバイスが前記送信動作モードに構成されたとき、第２の制御信号を受信したことに応答して、飽和状態で前記ラインドライバ回路の前記出力トランジスタをバイアスするための第２のバイアス電圧を生成することと
を行うように動作可能である、バイアス回路と
を備える、送信機ユニットと
を備える通信デバイス。
【請求項２】
前記バイアス回路は、
第１のｐチャネルトランジスタであって、前記第１のｐチャネルトランジスタのドレイン端子が前記第１のｐチャネルトランジスタのゲート端子に結合され、前記第１のｐチャネルトランジスタのソース端子が電源に結合された、第１のｐチャネルトランジスタと、
第２のｐチャネルトランジスタであって、前記第２のｐチャネルトランジスタのドレイン端子が前記第２のｐチャネルトランジスタのゲート端子に結合され、前記第２のｐチャネルトランジスタの前記ゲート端子が前記ラインドライバ回路に結合され、前記第２のｐチャネルトランジスタのソース端子が前記第１のｐチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合に結合され、前記第２のｐチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が接地端子に結合された、第２のｐチャネルトランジスタと、
第１のスイッチデバイスであって、前記第１のスイッチデバイスの第１の端子が前記電源に結合され、前記第１のスイッチデバイスの第２の端子が前記第１のｐチャネルトランジスタの前記ゲート端子に結合され、前記第１のスイッチデバイスの制御端子が、前記第１の制御信号または前記第２の制御信号を受信するように動作可能である、第１のスイッチデバイスと、
第１のｎチャネルトランジスタであって、前記第１のｎチャネルトランジスタのドレイン端子が前記第１のｎチャネルトランジスタのゲート端子に結合され、前記第１のｎチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が前記電源に結合され、前記第１のｎチャネルトランジスタの前記ゲート端子が前記ラインドライバ回路に結合された、第１のｎチャネルトランジスタと、
第２のｎチャネルトランジスタであって、前記第２のｎチャネルトランジスタのドレイン端子が前記第２のｎチャネルトランジスタのゲート端子に結合され、前記第２のｎチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が前記第１のｎチャネルトランジスタのソース端子に結合され、前記第２のｎチャネルトランジスタのソース端子が前記接地端子に結合された、第２のｎチャネルトランジスタと、
前記第２のｎチャネルトランジスタに結合された第２のスイッチデバイスであって、前記第２のスイッチデバイスの第１の端子が前記接地端子に結合され、前記第２のスイッチデバイスの第２の端子が前記第２のｎチャネルトランジスタの前記ゲート端子に結合され、前記第２のスイッチデバイスの制御端子が、前記第１の制御信号または前記第２の制御信号を受信するように動作可能である、第２のスイッチデバイスと
を備える、請求項１に記載の通信デバイス。
【請求項３】
前記ラインドライバ回路は、
第３のｎチャネルトランジスタに結合された第３のｐチャネルトランジスタであって、前記第３のｐチャネルトランジスタのドレイン端子が前記第３のｎチャネルトランジスタのソース端子に結合され、前記第３のｐチャネルトランジスタのソース端子が前記第３のｎチャネルトランジスタのドレイン端子に結合され、前記第３のｐチャネルトランジスタのゲート端子が前記バイアス回路の前記第２のｐチャネルトランジスタの前記ゲート端子に結合され、前記第３のｎチャネルトランジスタのゲート端子が前記バイアス回路の前記第１のｎチャネルトランジスタの前記ゲート端子に結合され、前記第３のｐチャネルトランジスタの前記ドレイン端子と前記第３のｎチャネルトランジスタの前記ソース端子との接合が前記接地端子に結合され、前記第３のｐチャネルトランジスタの前記ソース端子と前記第３のｎチャネルトランジスタの前記ドレイン端子との接合が前記電源に結合された、第３のｐチャネルトランジスタと、
前記ラインドライバ回路のｎチャネル出力トランジスタに結合された前記ラインドライバ回路のｐチャネル出力トランジスタであって、前記ｐチャネル出力トランジスタのソース端子が前記電源に結合され、前記ｐチャネル出力トランジスタのドレイン端子が前記ｎチャネル出力トランジスタのドレイン端子に結合され、前記ｎチャネル出力トランジスタのソース端子が前記接地端子に結合され、前記ｐチャネル出力トランジスタのゲート端子が前記第３のｐチャネルトランジスタの前記ソース端子と前記第３のｎチャネルトランジスタの前記ドレイン端子との前記接合に結合され、前記ｎチャネル出力トランジスタのゲート端子が前記第３のｐチャネルトランジスタの前記ドレイン端子と前記第３のｎチャネルトランジスタの前記ソース端子との前記接合に結合され、前記ｐチャネル出力トランジスタの前記ドレイン端子と前記ｎチャネル出力トランジスタの前記ドレイン端子との接合が前記ラインドライバ回路の出力端子である、ｐチャネル出力トランジスタと
を備える、請求項２に記載の通信デバイス。
【請求項４】
前記サブスレッショルド状態で前記ラインドライバ回路の前記出力トランジスタをバイアスするための前記第１のバイアス電圧を生成するように動作可能な前記バイアス回路は、
前記出力トランジスタに関連するカットオフ状態と前記出力トランジスタに関連する前記飽和状態との間の中間動作状態で前記出力トランジスタをバイアスするために前記ラインドライバ回路の前記出力トランジスタの各々のゲート端子に前記第１のバイアス電圧を印加することであって、前記出力トランジスタが、前記カットオフ状態で構成されたとき、オフに切り替えられ、前記出力トランジスタが、前記飽和状態で構成されたとき、オンに切り替えられる、印加すること
を行うように動作可能な前記バイアス回路を備える、請求項１に記載の通信デバイス。
【請求項５】
前記ラインドライバ回路が抵抗性分割器回路に結合され、前記抵抗性分割器回路は、
前記通信デバイスが前記受信動作モードに構成されたとき、前記抵抗性分割器回路の出力端子において一定の出力コモンモード電圧を維持するために前記第１の制御信号を受信することと、
前記通信デバイスが前記送信動作モードに構成されたとき、前記通信媒体から前記抵抗性分割器回路を分離するために前記第２の制御信号を受信することと
を行うように動作可能である、請求項１に記載の通信デバイス。
【請求項６】
前記送信機ユニットと前記受信機ユニットとが差動モードで互いに結合され、前記送信機ユニットがトランスフォーマの第１の１次ポートに結合され、前記受信機ユニットが前記トランスフォーマの第２の１次ポートに結合され、前記トランスフォーマの２次ポートが前記通信媒体に結合された、請求項１に記載の通信デバイス。
【請求項７】
前記通信デバイスが前記送信動作モードに構成されたか前記受信動作モードに構成されたかを判断することと、
前記通信デバイスが前記受信動作モードに構成されたと判断したことに応答して、前記第１の制御信号を生成することと、
前記通信デバイスが前記送信動作モードに構成されたと判断したことに応答して、前記第１の制御信号とは異なる前記第２の制御信号を生成することと
を行うように動作可能な動作モード制御ユニットをさらに備える、請求項１に記載の通信デバイス。
【請求項８】
ラインドライバ回路と、
前記ラインドライバ回路に結合されたバイアス回路であって、前記バイアス回路は、
第１のｐチャネルトランジスタであって、前記第１のｐチャネルトランジスタのドレイン端子が前記第１のｐチャネルトランジスタのゲート端子に結合され、前記第１のｐチャネルトランジスタのソース端子が電源に結合された、第１のｐチャネルトランジスタと、
第２のｐチャネルトランジスタであって、前記第２のｐチャネルトランジスタのドレイン端子が前記第２のｐチャネルトランジスタのゲート端子に結合され、前記第２のｐチャネルトランジスタの前記ゲート端子が前記ラインドライバ回路に結合され、前記第２のｐチャネルトランジスタのソース端子が前記第１のｐチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合に結合され、前記第２のｐチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が接地端子に結合された、第２のｐチャネルトランジスタと、
第１のスイッチデバイスであって、前記第１のスイッチデバイスの第１の端子が前記電源に結合され、前記第１のスイッチデバイスの第２の端子が前記第１のｐチャネルトランジスタの前記ゲート端子に結合され、前記第１のスイッチデバイスの制御端子が、動作モード制御信号を受信するように動作可能である、第１のスイッチデバイスと、
第１のｎチャネルトランジスタであって、前記第１のｎチャネルトランジスタのドレイン端子が前記第１のｎチャネルトランジスタのゲート端子に結合され、前記第１のｎチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が前記電源に結合され、前記第１のｎチャネルトランジスタの前記ゲート端子が前記ラインドライバ回路に結合された、第１のｎチャネルトランジスタと、
第２のｎチャネルトランジスタであって、前記第２のｎチャネルトランジスタのドレイン端子が前記第２のｎチャネルトランジスタのゲート端子に結合され、前記第２のｎチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が前記第１のｎチャネルトランジスタのソース端子に結合され、前記第２のｎチャネルトランジスタのソース端子が前記接地端子に結合された、第２のｎチャネルトランジスタと、
前記第２のｎチャネルトランジスタに結合された第２のスイッチデバイスであって、前記第２のスイッチデバイスの第１の端子が前記接地端子に結合され、前記第２のスイッチデバイスの第２の端子が前記第２のｎチャネルトランジスタの前記ゲート端子に結合され、前記第２のスイッチデバイスの制御端子が、前記動作モード制御信号を受信するように動作可能である、第２のスイッチデバイスと
を備える、バイアス回路と
を備え、
前記第１のスイッチデバイスが、前記ラインドライバ回路がディセーブルにされることになることを示す前記動作モード制御信号を受信したことに応答して、飽和モードで動作し、前記第１のスイッチデバイスが前記飽和モードで動作するときに、前記第２のｐチャネルトランジスタの前記ゲート端子が、前記ラインドライバ回路の出力トランジスタをバイアスするためのサブスレッショルドバイアス電圧を出力し、
前記第２のスイッチデバイスが、前記ラインドライバ回路がディセーブルにされることになることを示す前記動作モード制御信号の論理反転を受信したことに応答して、前記飽和モードで動作し、前記第２のスイッチデバイスが前記飽和モードで動作するときに、前記第１のｎチャネルトランジスタの前記ゲート端子が、前記ラインドライバ回路の前記出力トランジスタをバイアスするための前記サブスレッショルドバイアス電圧を出力する、装置。
【請求項９】
前記第１のスイッチデバイスは、
前記第１のスイッチデバイスが前記飽和モードで動作していることに基づいて、前記電源に前記第１のｐチャネルトランジスタを結合することによって前記第１のｐチャネルトランジスタを短絡させること
を行うように動作可能であり、
前記第２のスイッチデバイスは、
前記第２のスイッチデバイスが前記飽和モードで動作していることに基づいて、前記接地端子に前記第２のｎチャネルトランジスタを結合することによって前記第２のｎチャネルトランジスタを短絡させること
を行うように動作可能である、
請求項８に記載の装置。
【請求項１０】
前記第１のスイッチデバイスが前記第１のｐチャネルトランジスタを短絡させたことに応答して、前記第２のｐチャネルトランジスタが、
前記第２のｐチャネルトランジスタの前記ゲート端子と前記ソース端子との両端間に前記サブスレッショルドバイアス電圧を生成することと、
サブスレッショルドモードで前記ラインドライバ回路の前記出力トランジスタをバイアスするために前記ラインドライバ回路に前記サブスレッショルドバイアス電圧を印加することと
を行うように動作可能である、請求項９に記載の装置。
【請求項１１】
前記第２のスイッチデバイスが前記第２のｎチャネルトランジスタを短絡させたことに応答して、前記第１のｎチャネルトランジスタが、
前記第１のｎチャネルトランジスタの前記ゲート端子と前記ソース端子との両端間に前記サブスレッショルドバイアス電圧を生成することと、
前記サブスレッショルドモードで前記ラインドライバ回路の前記出力トランジスタをバイアスするために前記ラインドライバ回路に前記サブスレッショルドバイアス電圧を印加することと
を行うように動作可能である、請求項１０に記載の装置。
【請求項１２】
前記サブスレッショルドモードが高インピーダンスモードであり、前記サブスレッショルドバイアス電圧が、前記ラインドライバ回路の前記出力トランジスタに関連するカットオフ電圧レベルと、前記ラインドライバ回路の前記出力トランジスタに関連する飽和電圧レベルとの間にある電圧レベルである、請求項１１に記載の装置。
【請求項１３】
前記第１のスイッチデバイスは、前記ラインドライバ回路がイネーブルにされることになることを示す前記動作モード制御信号を受信したことに応答して、ディセーブルにされ、
前記第２のスイッチデバイスは、前記ラインドライバ回路がイネーブルにされることになることを示す前記動作モード制御信号の前記論理反転を受信したことに応答してディセーブルにされる、
請求項８に記載の装置。
【請求項１４】
前記第１のスイッチデバイスをディセーブルにしたことに応答して、前記第１のｐチャネルトランジスタと前記第２のｐチャネルトランジスタとが、
前記第１のｐチャネルトランジスタと前記第２のｐチャネルトランジスタとの両端間に飽和バイアス電圧を生成することと、
前記飽和モードで前記ラインドライバ回路の前記出力トランジスタをバイアスするために前記ラインドライバ回路に前記飽和バイアス電圧を印加することと
を行うように動作可能である、請求項１３に記載の装置。
【請求項１５】
前記第２のスイッチデバイスをディセーブルにしたことに応答して、前記第１のｎチャネルトランジスタと前記第２のｎチャネルトランジスタとが、
前記第１のｎチャネルトランジスタと前記第２のｎチャネルトランジスタとの両端間に飽和バイアス電圧を生成することと、
前記飽和モードで前記ラインドライバ回路の前記出力トランジスタをバイアスするために前記ラインドライバ回路に前記飽和バイアス電圧を印加することと
を行うように動作可能である、請求項１３に記載の装置。
【請求項１６】
前記ラインドライバ回路は、
第３のｎチャネルトランジスタに結合された第３のｐチャネルトランジスタであって、前記第３のｐチャネルトランジスタのドレイン端子が前記第３のｎチャネルトランジスタのソース端子に結合され、前記第３のｐチャネルトランジスタのソース端子が前記第３のｎチャネルトランジスタのドレイン端子に結合され、前記第３のｐチャネルトランジスタのゲート端子が前記バイアス回路の前記第２のｐチャネルトランジスタの前記ゲート端子に結合され、前記第３のｎチャネルトランジスタのゲート端子が前記バイアス回路の前記第１のｎチャネルトランジスタの前記ゲート端子に結合され、前記第３のｐチャネルトランジスタの前記ドレイン端子と前記第３のｎチャネルトランジスタの前記ソース端子との接合が前記接地端子に結合され、前記第３のｐチャネルトランジスタの前記ソース端子と前記第３のｎチャネルトランジスタの前記ドレイン端子との接合が前記電源に結合された、第３のｐチャネルトランジスタと、
前記ラインドライバ回路のｎチャネル出力トランジスタに結合された前記ラインドライバ回路のｐチャネル出力トランジスタであって、前記ｐチャネル出力トランジスタのソース端子が前記電源に結合され、前記ｐチャネル出力トランジスタのドレイン端子が前記ｎチャネル出力トランジスタのドレイン端子に結合され、前記ｎチャネル出力トランジスタのソース端子が前記接地端子に結合され、前記ｐチャネル出力トランジスタのゲート端子が前記第３のｐチャネルトランジスタの前記ソース端子と前記第３のｎチャネルトランジスタの前記ドレイン端子との前記接合に結合され、前記ｎチャネル出力トランジスタのゲート端子が前記第３のｐチャネルトランジスタの前記ドレイン端子と前記第３のｎチャネルトランジスタの前記ソース端子との前記接合に結合され、前記ｐチャネル出力トランジスタの前記ドレイン端子と前記ｎチャネル出力トランジスタの前記ドレイン端子との接合が前記ラインドライバ回路の出力端子である、ｐチャネル出力トランジスタと
を備える、請求項８に記載の装置。
【請求項１７】
前記第１のスイッチデバイスが第４のｐチャネルトランジスタであり、前記第４のｐチャネルトランジスタのソース端子が前記電源に結合され、前記第４のｐチャネルトランジスタのドレイン端子が前記第１のｐチャネルトランジスタの前記ゲート端子に結合され、前記第４のｐチャネルトランジスタのゲート端子が、前記動作モード制御信号を受信するように動作可能な前記制御端子であり、
前記第２のスイッチデバイスが第４のｎチャネルトランジスタであり、前記第４のｎチャネルトランジスタのソース端子が前記接地端子に結合され、前記第４のｎチャネルトランジスタのドレイン端子が前記第２のｎチャネルトランジスタの前記ゲート端子に結合され、前記第４のｎチャネルトランジスタのゲート端子が、前記動作モード制御信号を受信するように動作可能な前記制御端子である、
請求項１６に記載の装置。
【請求項１８】
前記ラインドライバ回路が抵抗性分割器回路をさらに備え、
前記抵抗性分割器回路が、第１の出力スイッチデバイスと、第２の出力スイッチデバイスと、第１の出力抵抗と、第２の出力抵抗とを備え、
前記第１の出力スイッチデバイスの第１の端子が前記電源に結合され、前記第１の出力スイッチデバイスの第２の端子が前記第１の出力抵抗の第１の端子に結合され、前記第１の出力抵抗の第２の出力端子が前記第２の出力抵抗の第１の端子に結合され、前記第２の出力抵抗の第２の端子が前記第２の出力スイッチデバイスの第１の端子に結合され、前記第２の出力スイッチデバイスの第２の端子が前記接地端子に結合され、前記第１の出力スイッチデバイスの制御端子と前記第２の出力スイッチデバイスの制御端子とが、前記動作モード制御信号を受信するように動作可能であり、
前記第１の出力抵抗の前記第２の端子と前記第２の出力抵抗の前記第１の端子とが前記ラインドライバ回路の前記出力端子に結合された、
請求項１６に記載の装置。
【請求項１９】
前記第１の出力スイッチデバイスが第４のｐチャネルトランジスタであり、前記第４のｐチャネルトランジスタのドレイン端子が前記電源に結合され、前記第４のｐチャネルトランジスタのソース端子が前記第１の出力抵抗の前記第１の端子に結合され、前記第４のｐチャネルトランジスタのゲート端子が、前記動作モード制御信号を受信するように動作可能な前記制御端子であり、
前記第２の出力スイッチデバイスが第４のｎチャネルトランジスタであり、前記第４のｎチャネルトランジスタのドレイン端子が前記接地端子に結合され、前記第４のｎチャネルトランジスタのソース端子が前記第２の出力抵抗の前記第２の端子に結合され、前記第４のｎチャネルトランジスタのゲート端子が、前記動作モード制御信号を受信するように動作可能な前記制御端子である、
請求項１８に記載の装置。
【請求項２０】
前記抵抗性分割器回路は、
前記ラインドライバ回路がイネーブルにされることになることを示す前記動作モード制御信号を前記抵抗性分割器回路が受信したことに応答して、前記ラインドライバ回路から前記抵抗性分割器回路を分離するために前記第１のスイッチデバイスと前記第２のスイッチデバイスとをディセーブルにすること
を行うように動作可能である、請求項１８に記載の装置。
【請求項２１】
前記抵抗性分割器回路は、
前記ラインドライバ回路がディセーブルにされることになることを示す前記動作モード制御信号を前記抵抗性分割器回路が受信したことに応答して、前記ラインドライバ回路の前記出力端子において一定のコモンモード電圧を維持するために前記第１のスイッチデバイスと前記第２のスイッチデバイスとをイネーブルにすること
を行うように動作可能である、請求項１８に記載の装置。
【請求項２２】
通信デバイスが送信動作モードに構成されたか受信動作モードに構成されたかを前記通信デバイスにおいて判断することと、
前記通信デバイスが前記受信動作モードに構成されたと判断したことに応答して、
前記通信デバイスが前記受信動作モードに構成されたことを示す第１の動作モード制御信号を生成することと、
前記第１の動作モード制御信号を前記生成することに基づいて、サブスレッショルド状態で前記通信デバイスのラインドライバ回路の出力トランジスタをバイアスするための第１のバイアス電圧を生成することと、
前記通信デバイスが前記送信動作モードに構成されたと判断したことに応答して、
前記通信デバイスが前記送信動作モードに構成されたことを示す第２の動作モード制御信号を生成することと、
前記第２の動作モード制御信号を前記生成することに基づいて、飽和状態で前記ラインドライバ回路の前記出力トランジスタをバイアスするための第２のバイアス電圧を生成することと
を備える方法。
【請求項２３】
前記サブスレッショルド状態が、前記出力トランジスタに関連するカットオフ状態と、前記出力トランジスタに関連する前記飽和状態との間の中間動作状態であり、前記出力トランジスタが、前記カットオフ状態で構成されたとき、オフに切り替えられ、前記出力トランジスタが、前記飽和状態で構成されたとき、オンに切り替えられる、請求項２２に記載の方法。
【請求項２４】
前記通信デバイスが前記受信動作モードに構成されたと判断したことに応答して、
前記通信デバイスの抵抗性分割器回路の出力端子において一定の出力コモンモード電圧を維持するために前記第１の動作モード制御信号を前記抵抗性分割器回路に与えることと、
前記通信デバイスが前記送信動作モードに構成されたと判断したことに応答して、
前記通信デバイスがそれと結合された通信媒体から前記抵抗性分割器回路を分離するために前記第２の動作モード制御信号を前記抵抗性分割器回路に与えることと
をさらに備える、請求項２２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
[0001]  本出願は、２０１１年１２月２９日に出願された米国出願第１３／３４０，３６５号の優先権の利益を主張する。
【背景技術】
【０００２】
[0002]  本発明の主題の実施形態は、一般に通信デバイスの分野に関し、より詳細には、ラインドライバ（line driver）のためのトライステート（tri-state）制御に関する。
【０００３】
[0003]  通信デバイスは、信号を送信または受信するために共通の通信媒体を一般に共有する送信機および受信機を備える。ワイヤード通信ネットワークの場合、送信機の出力インピーダンスは、低インピーダンス通信媒体を駆動するために低くなければならない。送信機の出力（たとえば、ラインドライバ回路）におけるインピーダンスが低いと、送信されるべき信号が通信媒体に適切に結合されることが可能になり得る。しかしながら、受信機が通信媒体を介して信号を受信しているとき、送信機の出力インピーダンスは、受信信号が送信機ではなく受信機に結合されることを保証するために高くなければならない。
【発明の概要】
【０００４】
[0004]  ラインドライバのためのトライステート制御機構の様々な実施形態が開示される。一実施形態では、通信デバイスは、通信デバイスが受信動作モードに構成されたとき、通信媒体を介して１つまたは複数の信号を受信するように動作可能な受信機ユニットを備える。通信デバイスはまた、通信デバイスが送信動作モードに構成されたとき、通信媒体を介して１つまたは複数の信号を送信するように動作可能な送信機ユニットを備える。送信機ユニットは、通信デバイスが送信動作モードに構成されたとき、通信媒体を介して送信される１つまたは複数の信号を増幅するように動作可能なラインドライバ回路を備える。送信機ユニットはまた、ラインドライバ回路に結合されたバイアス回路を備える。バイアス回路は、通信デバイスが受信動作モードに構成されたとき、第１の制御信号を受信したことに応答して、サブスレッショルド（sub-threshold）状態でラインドライバ回路の出力トランジスタをバイアスするための第１のバイアス電圧を生成するように動作可能である。バイアス回路は、通信デバイスが送信動作モードに構成されたとき、第２の制御信号を受信したことに応答して、飽和状態でラインドライバ回路の出力トランジスタをバイアスするための第２のバイアス電圧を生成するように動作可能である。
【０００５】
[0005]  いくつかの実施形態では、バイアス回路は、第１のｐチャネルトランジスタであって、第１のｐチャネルトランジスタのドレイン端子が第１のｐチャネルトランジスタのゲート端子に結合され、第１のｐチャネルトランジスタのソース端子が電源に結合された、第１のｐチャネルトランジスタと、第２のｐチャネルトランジスタであって、第２のｐチャネルトランジスタのドレイン端子が第２のｐチャネルトランジスタのゲート端子に結合され、第２のｐチャネルトランジスタのゲート端子がラインドライバ回路に結合され、第２のｐチャネルトランジスタのソース端子が第１のｐチャネルトランジスタのドレイン端子とゲート端子との接合（junction）に結合され、第２のｐチャネルトランジスタのドレイン端子とゲート端子との接合が接地端子に結合された、第２のｐチャネルトランジスタと、第１のスイッチデバイスであって、第１のスイッチデバイスの第１の端子が電源に結合され、第１のスイッチデバイスの第２の端子が第１のｐチャネルトランジスタのゲート端子に結合され、第１のスイッチデバイスの制御端子が、制御信号を受信するように動作可能である、第１のスイッチデバイスと、第１のｎチャネルトランジスタであって、第１のｎチャネルトランジスタのドレイン端子が第１のｎチャネルトランジスタのゲート端子に結合され、第１のｎチャネルトランジスタのドレイン端子とゲート端子との接合が電源に結合され、第１のｎチャネルトランジスタのゲート端子がラインドライバ回路に結合された、第１のｎチャネルトランジスタと、第２のｎチャネルトランジスタであって、第２のｎチャネルトランジスタのドレイン端子が第２のｎチャネルトランジスタのゲート端子に結合され、第２のｎチャネルトランジスタのドレイン端子とゲート端子との接合が第１のｐチャネルトランジスタのソース端子に結合され、第２のｎチャネルトランジスタのソース端子が接地端子に結合された、第２のｎチャネルトランジスタと、第２のｎチャネルトランジスタに結合された第２のスイッチデバイスであって、第２のスイッチデバイスの第１の端子が接地端子に結合され、第２のスイッチデバイスの第２の端子が第２のｎチャネルトランジスタのゲート端子に結合され、第２のスイッチデバイスの制御端子が、制御信号を受信するように動作可能である、第２のスイッチデバイスとを備える。
【０００６】
[0006]  いくつかの実施形態では、ラインドライバ回路は、第３のｎチャネルトランジスタに結合された第３のｐチャネルトランジスタであって、第３のｐチャネルトランジスタのドレイン端子が第３のｎチャネルトランジスタのソース端子に結合され、第３のｐチャネルトランジスタのソース端子が第３のｎチャネルトランジスタのドレイン端子に結合され、第３のｐチャネルトランジスタのゲート端子がバイアス回路の第２のｐチャネルトランジスタのゲート端子に結合され、第３のｎチャネルトランジスタのゲート端子がバイアス回路の第１のｎチャネルトランジスタのゲート端子に結合され、第３のｐチャネルトランジスタのドレイン端子と第３のｎチャネルトランジスタのソース端子との接合が接地端子に結合され、第３のｐチャネルトランジスタのソース端子と第３のｎチャネルトランジスタのドレイン端子との接合が電源に結合された、第３のｐチャネルトランジスタと、ライン分割器回路のｎチャネル出力トランジスタに結合されたライン分割器回路のｐチャネル出力トランジスタであって、ｐチャネル出力トランジスタのソース端子が電源に結合され、ｐチャネル出力トランジスタのドレイン端子がｎチャネル出力トランジスタのドレイン端子に結合され、ｎチャネル出力トランジスタのソース端子が接地端子に結合され、ｐチャネル出力トランジスタのゲート端子が第３のｐチャネルトランジスタのソース端子と第３のｎチャネルトランジスタのドレイン端子との接合に結合され、ｎチャネル出力トランジスタのゲート端子が第３のｐチャネルトランジスタのドレイン端子の接合に結合され、第３のｎチャネルトランジスタのソース端子が接地端子に結合され、ｐチャネル出力トランジスタのドレイン端子とｎチャネル出力トランジスタのドレイン端子との接合がライン分割器回路の出力端子である、ｐチャネル出力トランジスタとを備える。
【０００７】
[0007]  いくつかの実施形態では、サブスレッショルドモードでラインドライバ回路の出力トランジスタをバイアスするための第１のバイアス電圧を生成するように動作可能なバイアス回路は、出力トランジスタに関連するカットオフ状態と出力トランジスタに関連する飽和状態との間の中間動作状態で出力トランジスタをバイアスするためにラインドライバ回路の出力トランジスタの各々のゲート端子に第１のバイアス電圧を印加するように動作可能なバイアス回路であって、出力トランジスタが、カットオフ状態で構成されたとき、オフに切り替えられ、出力トランジスタが、飽和状態で構成されたとき、オンに切り替えられる、バイアス回路を備える。
【０００８】
[0008]  いくつかの実施形態では、ラインドライバ回路は抵抗性分割器回路（resistive divider circuit）に結合され、抵抗性分割器回路は、通信デバイスが受信動作モードで構成されたとき、抵抗性分割器回路の出力端子において一定の出力コモンモード電圧を維持するために第１の制御信号を受信することと、通信デバイスが送信動作モードで構成されたとき、通信媒体から抵抗性分割器回路を分離（decouple）するために抵抗性分割器回路への第２の制御信号を受信することとを行うように動作可能である。
【０００９】
[0009]  いくつかの実施形態では、送信機ユニットと受信機ユニットとは差動モードで互いに結合され、通信デバイスは、送信機ユニットがトランスフォーマの第１の１次ポートに結合され、受信機ユニットがトランスフォーマの第２の１次ポートに結合され、トランスフォーマの２次ポートが通信媒体に結合されるように、通信媒体に結合される。
【００１０】
[0010]  いくつかの実施形態では、通信デバイスは、通信デバイスが送信動作モードで構成されたか受信動作モードで構成されたかを判断することと、通信デバイスが受信動作モードで構成されたと判断したことに応答して、第１の制御信号を生成することと、通信デバイスが送信動作モードで構成されたと判断したことに応答して、第１の制御信号とは異なる第２の制御信号を生成することとを行うように動作可能な動作モード制御ユニットをさらに備える。
【００１１】
[0011]  いくつかの実施形態では、装置は、ラインドライバ回路と、ラインドライバ回路に結合されたバイアス回路であって、バイアス回路は、第１のｐチャネルトランジスタであって、第１のｐチャネルトランジスタのドレイン端子が第１のｐチャネルトランジスタのゲート端子に結合され、第１のｐチャネルトランジスタのソース端子が電源に結合された、第１のｐチャネルトランジスタと、第２のｐチャネルトランジスタであって、第２のｐチャネルトランジスタのドレイン端子が第２のｐチャネルトランジスタのゲート端子に結合され、第２のｐチャネルトランジスタのゲート端子がラインドライバ回路に結合され、第２のｐチャネルトランジスタのソース端子が第１のｐチャネルトランジスタのドレイン端子とゲート端子との接合に結合され、第２のｐチャネルトランジスタのドレイン端子とゲート端子との接合が接地端子に結合された、第２のｐチャネルトランジスタと、第１のスイッチデバイスであって、第１のスイッチデバイスの第１の端子が電源に結合され、第１のスイッチデバイスの第２の端子が第１のｐチャネルトランジスタのゲート端子に結合され、第１のスイッチデバイスの制御端子が、動作モード制御信号を受信するように動作可能である、第１のスイッチデバイスと、第１のｎチャネルトランジスタであって、第１のｎチャネルトランジスタのドレイン端子が第１のｎチャネルトランジスタのゲート端子に結合され、第１のｎチャネルトランジスタのドレイン端子とゲート端子との接合が電源に結合され、第１のｎチャネルトランジスタのゲート端子がラインドライバ回路に結合された、第１のｎチャネルトランジスタと、第２のｎチャネルトランジスタであって、第２のｎチャネルトランジスタのドレイン端子が第２のｎチャネルトランジスタのゲート端子に結合され、第２のｎチャネルトランジスタのドレイン端子とゲート端子との接合が第１のｐチャネルトランジスタのソース端子に結合され、第２のｎチャネルトランジスタのソース端子が接地端子に結合された、第２のｎチャネルトランジスタと、第２のｎチャネルトランジスタに結合された第２のスイッチデバイスであって、第２のスイッチデバイスの第１の端子が接地端子に結合され、第２のスイッチデバイスの第２の端子が第２のｎチャネルトランジスタのゲート端子に結合され、第２のスイッチデバイスの制御端子が、動作モード制御信号を受信するように動作可能である、第２のスイッチデバイスとを備える、バイアス回路とを備える。
【００１２】
[0012]  いくつかの実施形態では、第１のスイッチデバイスは、第１のスイッチデバイスの制御端子において動作モード制御信号を受信することであって、動作制御モード信号は、ラインドライバ回路がディセーブル（disable）にされることになることを示す、受信することと、第１のスイッチデバイスが動作モード制御信号を受信したことに応答して、飽和モードで動作することと、第１のスイッチデバイスが飽和モードで動作していることに基づいて、電源に第１のｐチャネルトランジスタを結合することによって第１のｐチャネルトランジスタを短絡させることとを行うように動作可能であり、第２のスイッチデバイスは、ラインドライバ回路がディセーブルにされることになることを示す動作モード制御信号の論理反転を第２のスイッチデバイスの制御端子において受信することと、第２のスイッチデバイスが動作モード制御信号の論理反転を受信したことに応答して、飽和モードで動作することと、第２のスイッチデバイスが飽和モードで動作していることに基づいて、接地端子電源に第２のｎチャネルトランジスタを結合することによって第２のｎチャネルトランジスタを短絡させることとを行うように動作可能である。
【００１３】
[0013]  いくつかの実施形態では、第１のスイッチデバイスが動作モード制御信号を受信したことに応答して第１のスイッチデバイスをディセーブルにしたことに応答して、第１のｐチャネルトランジスタと第２のｐチャネルトランジスタとは、第１のｐチャネルトランジスタと第２のｐチャネルトランジスタとの両端間に飽和バイアス電圧を生成することと、飽和モードでラインドライバ回路の出力トランジスタをバイアスするためにラインドライバ回路に飽和バイアス電圧を印加することとを行うように動作可能である。
【００１４】
[0014]  いくつかの実施形態では、第２のスイッチデバイスが、第２のスイッチデバイスが飽和モードで動作していることに基づいて、接地端子に第２のｎチャネルトランジスタを結合することによって第２のｎチャネルトランジスタを短絡させたことに応答して、第１のｎチャネルトランジスタは、第１のｎチャネルトランジスタのゲート端子とソース端子との両端間にサブスレッショルドバイアス電圧を生成することと、サブスレッショルドモードでラインドライバ回路の出力トランジスタをバイアスするためにラインドライバ回路にサブスレッショルドバイアス電圧を印加することとを行うように動作可能である。
【００１５】
[0015]  いくつかの実施形態では、サブスレッショルドモードは高インピーダンスモードであり、サブスレッショルドバイアス電圧は、ラインドライバ回路の出力トランジスタに関連するカットオフ電圧レベルと、ラインドライバ回路の出力トランジスタに関連する飽和電圧レベルとの間にある電圧レベルである。
【００１６】
[0016]  いくつかの実施形態では、第１のスイッチデバイスは、第１のスイッチデバイスの制御端子において動作モード制御信号を受信することであって、動作モード制御信号は、ラインドライバ回路がイネーブルにされることになることを示す、受信することと、第１のスイッチデバイスが動作モード制御信号を受信したことに応答して、第１のスイッチデバイスをディセーブルにすることとを行うように動作可能であり、第２のスイッチデバイスは、ラインドライバ回路がイネーブルにされることになることを示す動作モード制御信号の論理反転を第２のスイッチの制御端子において受信することと、第２のスイッチデバイスが第２のスイッチデバイスにおいて動作モード制御信号の反転を受信したことに応答して、第２のスイッチデバイスをディセーブルにすることとを行うように動作可能である。
【００１７】
[0017]  いくつかの実施形態では、第１のスイッチデバイスが動作モード制御信号を受信したことに応答して第１のスイッチデバイスをディセーブルにしたことに応答して、第１のｐチャネルトランジスタと第２のｐチャネルトランジスタとは、第１のｐチャネルトランジスタと第２のｐチャネルトランジスタとの両端間に飽和バイアス電圧を生成することと、飽和モードでラインドライバ回路の出力トランジスタをバイアスするためにラインドライバ回路に飽和バイアス電圧を印加することとを行うように動作可能である。
【００１８】
[0018]  いくつかの実施形態では、第２のスイッチデバイスが動作モード制御信号の論理反転を受信したことに応答して第２のスイッチデバイスをディセーブルにしたことに応答して、第１のｎチャネルトランジスタと第２のｎチャネルトランジスタとは、第１のｎチャネルトランジスタと第２のｎチャネルトランジスタとの両端間に飽和バイアス電圧を生成することと、飽和モードでラインドライバ回路の出力トランジスタをバイアスするためにラインドライバ回路に飽和バイアス電圧を印加することとを行うように動作可能である。
【００１９】
[0019]  いくつかの実施形態では、ラインドライバ回路は、第３のｎチャネルトランジスタに結合された第３のｐチャネルトランジスタであって、第３のｐチャネルトランジスタのドレイン端子が第３のｎチャネルトランジスタのソース端子に結合され、第３のｐチャネルトランジスタのソース端子が第３のｎチャネルトランジスタのドレイン端子に結合され、第３のｐチャネルトランジスタのゲート端子がバイアス回路の第２のｐチャネルトランジスタのゲート端子に結合され、第３のｎチャネルトランジスタのゲート端子がバイアス回路の第１のｎチャネルトランジスタのゲート端子に結合され、第３のｐチャネルトランジスタのドレイン端子と第３のｎチャネルトランジスタのソース端子との接合が接地端子に結合され、第３のｐチャネルトランジスタのソース端子と第３のｎチャネルトランジスタのドレイン端子との接合が電源に結合された、第３のｐチャネルトランジスタと、ライン分割器回路のｎチャネル出力トランジスタに結合されたライン分割器回路のｐチャネル出力トランジスタであって、ｐチャネル出力トランジスタのソース端子が電源に結合され、ｐチャネル出力トランジスタのドレイン端子がｎチャネル出力トランジスタのドレイン端子に結合され、ｎチャネル出力トランジスタのソース端子が接地端子に結合され、ｐチャネル出力トランジスタのゲート端子が第３のｐチャネルトランジスタのソース端子と第３のｎチャネルトランジスタのドレイン端子との接合に結合され、ｎチャネル出力トランジスタのゲート端子が第３のｐチャネルトランジスタのドレイン端子の接合に結合され、第３のｎチャネルトランジスタのソース端子が接地端子に結合され、ｐチャネル出力トランジスタのドレイン端子とｎチャネル出力トランジスタのドレイン端子との接合がライン分割器回路の出力端子である、ｐチャネル出力トランジスタとを備える。
【００２０】
[0020]  いくつかの実施形態では、第１のスイッチデバイスは第４のｐチャネルトランジスタであり、第４のｐチャネルトランジスタのソース端子は電源に結合され、第４のｐチャネルトランジスタのドレイン端子は第１のｐチャネルトランジスタのゲート端子に結合され、第４のｐチャネルトランジスタのゲート端子は、動作モード制御信号を受信するように動作可能な制御端子であり、第２のスイッチデバイスは第４のｎチャネルトランジスタであり、第４のｎチャネルトランジスタのソース端子は接地端子に結合され、第４のｎチャネルトランジスタのドレイン端子は第２のｎチャネルトランジスタのゲート端子に結合され、第４のｎチャネルトランジスタのゲート端子は、動作モード制御信号を受信するように動作可能な制御端子である。
【００２１】
[0021]  いくつかの実施形態では、ラインドライバ回路は抵抗性分割器回路をさらに備え、抵抗性分割器回路は、第１の出力スイッチデバイスと、第２の出力スイッチデバイスと、第１の出力抵抗と、第２の出力抵抗とを備え、第１の出力スイッチデバイスの第１の端子は電源に結合され、第１の出力スイッチデバイスの第２の端子は第１の出力抵抗の第１の端子に結合され、第１の出力抵抗の第２の出力端子は第２の出力抵抗の第１の端子に結合され、第２の出力抵抗の第２の端子は第２の出力スイッチデバイスの第１の端子に結合され、第２の出力スイッチデバイスの第２の端子は接地端子に結合され、第１の出力スイッチデバイスの制御端子と第２の出力スイッチデバイスの制御端子とは、動作モード制御信号を受信するように動作可能であり、第１の出力抵抗の第２の端子と第２の出力抵抗の第１の端子とはラインドライバ回路の出力端子に結合される。
【００２２】
[0022]  いくつかの実施形態では、第１の出力スイッチデバイスは第４のｐチャネルトランジスタであり、第４のｐチャネルトランジスタのドレイン端子は電源に結合され、第４のｐチャネルトランジスタのソース端子は第１の抵抗の第１の端子に結合され、第４のｐチャネルトランジスタのゲート端子は、動作モード制御信号を受信するように動作可能な制御端子であり、第２の出力スイッチデバイスは第４のｎチャネルトランジスタであり、第４のｎチャネルトランジスタのドレイン端子は接地端子に結合され、第４のｎチャネルトランジスタのソース端子は第２の抵抗の第２の端子に結合され、第４のｎチャネルトランジスタのゲート端子は、動作モード制御信号を受信するように動作可能な制御端子である。
【００２３】
[0023]  いくつかの実施形態では、抵抗性分割器回路は、第１のスイッチデバイスの制御端子と第２のスイッチデバイスの制御端子とにおいて動作モード制御信号を受信することであって、動作モード制御信号は、ラインドライバ回路がイネーブルにされることになることを示す、受信することと、ラインドライバ回路がイネーブルにされることになることを示す動作モード制御信号を抵抗性分割器回路が受信したことに応答して、ラインドライバ回路から抵抗性分割器回路を分離するために第１のスイッチデバイスと第２のスイッチデバイスとをディセーブルにすることとを行うように動作可能である。
【００２４】
[0024]  いくつかの実施形態では、抵抗性分割器回路は、第１のスイッチデバイスの制御端子と第２のスイッチデバイスの制御端子とにおいて動作モード制御信号を受信することであって、動作モード制御信号は、ラインドライバ回路がディセーブルにされることになることを示す、受信することと、ラインドライバ回路がディセーブルにされることになることを示す動作モード制御信号を抵抗性分割器回路が受信したことに応答して、ラインドライバ回路の出力端子において一定のコモンモード電圧を維持するために第１のスイッチデバイスと第２のスイッチデバイスとをイネーブルにすることとを行うように動作可能である。
【００２５】
[0025]  いくつかの実施形態では、方法は、通信デバイスが送信動作モードで構成されたか受信動作モードで構成されたかを通信デバイスにおいて判断することと、通信デバイスが受信動作モードで構成されたと判断したことに応答して、通信デバイスが受信動作モードで構成されたことを示す第１の動作モード制御信号を生成することと、通信デバイスが受信動作モードで構成されたことを示す第１の動作モード制御信号を前記生成することに基づいて、サブスレッショルド状態で通信デバイスのラインドライバ回路の出力トランジスタをバイアスするための第１のバイアス電圧を生成することと、通信デバイスが送信動作モードで構成されたと判断したことに応答して、通信デバイスが送信動作モードで構成されたことを示す第２の動作モード制御信号を生成することと、通信デバイスが送信動作モードで構成されたことを示す第２の動作モード制御信号を前記生成することに基づいて、飽和状態でラインドライバ回路の出力トランジスタをバイアスするための第２のバイアス電圧を生成することとを備える。
【００２６】
[0026]  いくつかの実施形態では、サブスレッショルド状態は、出力トランジスタに関連するカットオフ状態と、出力トランジスタに関連する飽和状態との間の中間動作状態であり、出力トランジスタは、カットオフ状態で構成されたとき、オフに切り替えられ、出力トランジスタは、飽和状態で構成されたとき、オンに切り替えられる。
【００２７】
[0027]  いくつかの実施形態では、本方法は、通信デバイスが受信動作モードで構成されたと判断したことに応答して、通信デバイスの抵抗性分割器回路の出力端子において一定の出力コモンモード電圧を維持するために第１の動作モード制御信号を抵抗性分割器回路に与えることと、通信デバイスが受信動作モードで構成されたと判断したことに応答して、通信デバイスがそれと結合された通信媒体から抵抗性分割器回路を分離するために第２の動作モード制御信号を抵抗性分割器回路に与えることとをさらに備える。
【００２８】
[0028]  添付の図面を参照することによって、本実施形態はより良く理解され得、多数の目的、特徴、および利点が当業者に明らかになり得る。
【図面の簡単な説明】
【００２９】
【図１】[0029]  ラインドライバ回路のトライステート制御のための例示的な機構を示すブロック図。
【図２Ａ】[0030]  トランジスタのＩ−Ｖ特性と動作状態とを示す例示的なグラフ。
【図２Ｂ】[0031]  バイアス回路の一実施形態を示す例示的な回路図。
【図３】[0032]  ラインドライバ回路の一実施形態を示す例示的な回路図。
【図４】[0033]  ラインドライバのトライステート制御のための例示的な動作を示す流れ図。
【図５】[0034]  ラインドライバのためのトライステート制御機構を含む電子デバイスの一実施形態のブロック図。
【発明を実施するための形態】
【００３０】
[0035]  以下の説明は、本発明の主題の技法を実施する例示的なシステム、回路、方法、技法、命令シーケンス、およびコンピュータプログラム製品を含む。ただし、説明する実施形態は、これらの具体的な詳細なしに実施され得ることを理解されたい。たとえば、例では電力線通信（ＰＬＣ：powerline communication）デバイスにおけるラインドライバのためのトライステート制御機構に言及するが、実施形態はそのように限定されない。他の実施形態では、他の好適な通信デバイス（たとえば、イーサネット（登録商標）デバイス）が、本明細書で説明するトライステート制御機構を実装することができる。他の例では、説明を不明瞭にしないために、よく知られている命令インスタンス、プロトコル、構造、および技法を詳細に図示していない。
【００３１】
[0036]  通信デバイスが送信モードで構成されるか受信モードで構成されるかに応じて、送信機ユニットの出力インピーダンスは、一般にそれぞれ低インピーダンス状態と高インピーダンス状態との間で切り替えられる。送信モードで低インピーダンス状態にある送信機ユニットは、送信されるべき信号が通信媒体に結合されることを保証することができる。同様に、受信モードで高インピーダンス状態にある送信機ユニットは、受信信号が（送信機ユニットにではなく）受信機ユニットに結合されることを保証することができる。受信モードでは、送信機ユニットに関連するラインドライバの出力トランジスタは、送信機ユニットの出力インピーダンスが極めて高く（理想的には無限に）なるように、一般にオフに切り替えられる（すなわち、カットオフ状態にバイアスされる）。しかしながら、ラインドライバの出力トランジスタの両方（たとえば、プルアップトランジスタとプルダウントランジスタ）を同時にオフに切り替えることは極めて困難であり得る。いくつかの事例では、出力トランジスタのうちの一方がオフに切り替えられた後に、他方の出力トランジスタは依然として導通し得、電源または基準接地レベルに結合され得る。これは、ラインドライバの出力コモンモード電圧が電源電圧レベルのほうへ、または基準接地電圧レベルのほうへドリフトすることを引き起こし、「ターンオフグリッチ（turn-off glitch）」を生じ得る。そのようなターンオフグリッチは、通信媒体を妨害し、通信媒体において通信を中断させ得る。
【００３２】
[0037]  ラインドライバのためのトライステート制御機構が、送信モードにおける低インピーダンス状態と受信モードにおける高インピーダンス状態との間で送信機ユニットの出力インピーダンスを切り替えるように実装され得る。カットオフ状態でラインドライバの出力トランジスタをバイアスする（すなわち、出力トランジスタをオフに切り替える）代わりに、ラインドライバの出力トランジスタは初めに、図１〜図５に関して以下でさらに説明するように、送信機ユニットにおいて低インピーダンス状態から高インピーダンス状態に切り替わるとき、サブスレッショルド状態にバイアスされ得る。サブスレッショルド状態は、（出力トランジスタがオフに切り替えられた）カットオフ状態と、飽和状態との間の中間動作状態であり得る。ラインドライバの出力トランジスタはサブスレッショルド状態では完全にオフに切り替えられるとは限らないので、出力トランジスタは、一般にごく少量のリーク電流を導通する。ラインドライバ回路の出力トランジスタがごく少量のリーク電流を導通することを可能にすることにより、両方の出力トランジスタを同時にオフに切り替えることを試みるときに生じるターンオフグリッチが最小限に抑えられ得る。また、ラインドライバの出力トランジスタはサブスレッショルド状態では完全にオンに切り替えられるとは限らないので、送信機ユニットに関連する出力インピーダンスは、送信機ユニットとの受信信号の結合を防ぐ／最小限に抑えるのに十分高い。サブスレッショルド状態にラインドライバの出力トランジスタをバイアスすることによって、出力トランジスタの各々がサブスレッショルド状態に切り替えられる時刻は同期される必要がなくなる。そのような制御機構は、過渡（transient）およびターンオフグリッチを最小限に抑えながら、送信機ユニットが低インピーダンス状態と高インピーダンス状態との間で切り替わることを可能にすることができる。これは、通信媒体の障害を低減することができる。
【００３３】
[0038]  図１は、ラインドライバ回路のトライステート制御のための例示的な機構を示すブロック図である。図１は、送信機ユニット１０２と受信機ユニット１１０とを備える通信デバイス１００を示している。送信機ユニット１０２は、バイアス回路１０４とラインドライバ回路１０６とを備える。通信デバイス１００はまた、動作モード制御ユニット１０８と、信号処理ユニット１１２と、トランスフォーマ１１４とを備える。送信機ユニット１０２と受信機ユニット１１０と動作モード制御ユニット１０８とは、信号処理ユニット１１２に結合される。送信機ユニット１０２と受信機ユニット１１０とはまた、トランスフォーマ１１４を介して通信媒体に結合される。トランスフォーマ１１４は、２つの１次ポートと、１つの２次ポートとを備える。端子１１４Ａ（Ｖ＿ＯＵＴ＿Ｐ）および端子１１４Ｂ（Ｖ＿ＯＵＴ＿Ｎ）は、トランスフォーマ１１４の第１の１次ポートを構成し、送信機ユニット１０２に結合される。端子１１４Ｃ（Ｖ＿ＩＮ＿Ｐ）および端子１１４Ｄ（Ｖ＿ＩＮ＿Ｎ）は、トランスフォーマ１１４の第２の１次ポートを構成し、受信機ユニット１１０に結合される。端子１１４Ｅおよび端子１１４Ｆは、トランスフォーマ１１４の２次ポートを構成する。したがって、送信機ユニット１０２および受信機ユニット１１０は完全差動回路を形成する。一実装形態では、通信デバイス１００は電力線通信（ＰＬＣ）デバイスであり得、トランスフォーマ１１４はＰＬＣデバイス１００を電力線媒体に結合することができる。他の実装形態では、通信デバイス１００は、他の好適な通信規格を実装することができ（たとえば、通信デバイス１００はイーサネットデバイスであり得）、電力線通信媒体に加えてまたはそれの代わりに、他の結合機構を使用して好適な通信媒体（たとえば、イーサネットネットワーク）に結合され得る。いくつかの実装形態では、送信機ユニット１０２と受信機ユニット１１０とは、信号処理ユニット１１２の１つまたは複数の構成要素を共有し得ることに留意されたい。いくつかの実装形態では、送信機ユニット１０２と受信機ユニット１１０とは、１：１のトランスフォーマを使用して通信媒体に結合され得る。別の実装形態では、送信機ユニット１０２（たとえば、ラインドライバ回路１０６）および受信機ユニット１１０は、通信媒体に直接結合され得る。さらに、信号処理ユニット１１２とは別個に示されているが、いくつかの実装形態では、動作モード制御ユニット１０８は信号処理ユニット１１２の一部として実装され得る。通信デバイス１００は、（送信機ユニット１０２がＰＬＣ信号を送信することを可能にされる）送信動作モード、または（送信機ユニット１０２が、受信機ユニット１１０によるＰＬＣ信号の受信を可能にするように高インピーダンス状態で構成される）受信動作モードで動作するように構成され得る。段Ａ、Ｂ、およびＣにおいて以下でさらに説明するように、通信デバイス１００の動作モードに応じて、ラインドライバ回路１０６に印加されるバイアス電流（またはバイアス電圧）は、低インピーダンス送信動作モードと高インピーダンス受信動作モードとの間で送信機ユニット１０２を切り替えるために変化させられ得る。
【００３４】
[0039]  段Ａにおいて、動作モード制御ユニット１０８は、通信デバイス１００を送信動作モードから受信動作モードに切り替えると判断する。いくつかの実装形態では、動作モード制御ユニット１０８は、通信デバイス１００の動作モードを周期的間隔で（たとえば、５００ミリ秒ごとに）切り替えるように構成され得る。他の実装形態では、動作モード制御ユニット１０８は、保留中の通信があるかどうかに基づいておよび／またはあらかじめ決定された通信スケジュールに基づいて通信デバイス１００の動作モードを切り替えるように構成され得る。たとえば、通信デバイス１００がＰＬＣ信号を送信するようにスケジュールされたとき、通信デバイス１００は送信動作モードで構成され得る。通信デバイス１００を受信動作モードで構成するために、動作モード制御ユニット１０８は、受信されたＰＬＣ信号が受信機ユニット１１０に結合されるように送信機ユニット１０２を高インピーダンス状態に構成することができる。
【００３５】
[0040]  段Ｂにおいて、動作モード制御ユニット１０８は、受信動作モードに通信デバイス１００を構成するために動作モード制御信号をバイアス回路１０４に印加する。上記で説明したように、通信デバイス１００が受信動作モードで構成されたとき、受信されたＰＬＣ信号を受信機ユニット１１０ではなく送信機ユニット１０２に結合することを回避するために、送信機ユニット１０２は一般に高インピーダンス状態で構成される。言い換えれば、通信デバイス１００が受信動作モードで構成されたとき、送信機ユニット１０２は、電力線媒体に高出力インピーダンスを提示するように構成されなければならない。通信デバイス１００を受信動作モードで構成すると判断したことに応答して、動作モード制御ユニット１０８は、バイアス回路１０４に所定の動作モード制御信号を印加することができる。所定の動作モード制御信号を受信したことに応答して、バイアス回路１０４は、カットオフ（すなわち、完全にオフ）状態と飽和状態との間でラインドライバ回路１０６の出力トランジスタをバイアスするためのバイアス電圧を生成することができる。言い換えれば、バイアス回路１０４は、図１の段Ｃと図２とにおいて以下で説明するように、「サブスレッショルド」状態でラインドライバ回路１０６の出力トランジスタをバイアスすることができる。
【００３６】
[0041]  段Ｃにおいて、動作モード制御信号を受信したことに応答して、バイアス回路１０４は、サブスレッショルド状態にラインドライバ回路１０６の出力トランジスタをバイアスするためのバイアス電圧を生成する。図２Ａを参照すると、グラフ２００に、トランジスタの例示的なＩ−Ｖ特性および動作状態を示す。トランジスタは、一般にカットオフ電圧（Ｖcutoff）に関連付けられる。トランジスタに印加されるバイアス電圧が（図２Ａに示すように）カットオフ電圧よりも小さい場合、トランジスタはカットオフ状態２５６に構成され得る。カットオフ状態２５６にバイアスされると、トランジスタは、電流を導通するのを停止し、「オフ」（または開スイッチ）状態にあると見なされる。出力トランジスタがカットオフ状態２５６にバイアスされたときの送信機ユニット１０２に関連する出力インピーダンスは極めて高い（理想的には無限である）。トランジスタはまた、一般にスレッショルド電圧（Ｖthreshold）に関連付けられる。トランジスタに印加されるバイアス電圧が（図２Ａに示すように）スレッショルド電圧よりも大きい場合、トランジスタは飽和状態２５８に構成され得る。出力トランジスタが飽和状態２５８でバイアスされたときの送信機ユニット１０２に関連する出力インピーダンスは極めて低い。トランジスタに印加されるバイアス電圧がカットオフ電圧とスレッショルド電圧との間にあるとき、トランジスタはごく少量のリーク電流を導通する。カットオフ状態２５６（すなわち、オフ状態）と飽和状態２５８との間の動作状態は、サブスレッショルド状態２５４と呼ばれる。サブスレッショルド状態に関連する出力インピーダンスは、カットオフ状態に関連する出力インピーダンスほど高くないが、出力トランジスタがサブスレッショルド状態２５４でバイアスされたときの送信機ユニット１０２に関連する出力インピーダンスは、受信動作モード中に電力線媒体と送信機ユニット１０２との間の結合を最小限に抑えるのに十分高い。
【００３７】
[0042]  再び図１を参照すると、所定の動作モード制御信号に応答して、バイアス回路１０４は、適切なサブスレッショルドバイアス電圧（またはサブスレッショルドバイアス電流）を生成し、ラインドライバ回路１０６に印加することができる。サブスレッショルドバイアス電圧により、ラインドライバ回路１０６の出力トランジスタは、完全にオフに切り替えられるとは限らないが、代わりに、（ラインドライバ回路１０６の出力トランジスタがオフに切り替えられているとき、すなわち言い換えれば、ターンオフ過渡中に生成され得る）ターンオフグリッチを最小限に抑えるために、および受信機ユニット１１０との受信ＰＬＣ信号の適切な結合を保証するために、サブスレッショルド状態でバイアスされることが保証され得る。バイアス回路１０４とラインドライバ回路１０６との例示的な実施形態および動作については、図２および図３においてさらに説明する。
【００３８】
[0043]  通信デバイス１００を受信動作モードから送信動作モードに切り替えると判断すると、動作モード制御ユニット１０８は、ＰＬＣ信号が送信機ユニット１０２から電力線媒体に結合されるように、送信機ユニット１０２をイネーブルにすることができる（および、受信機ユニット１１０をディセーブルにすることができる）ことに留意されたい。言い換えれば、通信デバイス１００が送信動作モードで構成されたとき、送信機ユニット１０２は、ＰＬＣ信号が電力線媒体に結合されるように、電力線媒体に低出力インピーダンスを提示するように構成されなければならない。通信デバイス１００を送信動作モードで構成すると判断したことに応答して、動作モード制御ユニット１０８は、ラインドライバ回路１０６の出力トランジスタが飽和状態２５８でバイアスされるように、バイアス回路１０４に第２の所定の動作モード制御信号を印加することができる。一実装形態では、動作モード制御ユニット１０８は、２つのプリセットバイアス設定（たとえば、サブスレッショルドバイアス設定に関連する第１の所定の動作モード制御信号と、飽和バイアス設定に関連する第２の所定の動作モード制御信号と）を備えることができる。一例では、動作モード制御ユニット１０８は、（たとえば、通信デバイス１００の動作モードに基づいて）設定のうちの１つを選択するためにマルチプレクサを使用することができる。動作モード制御ユニット１０８は、サブスレッショルドバイアス設定と飽和バイアス設定との間でラインドライバ回路１０６の出力トランジスタのバイアスを切り替えるために、選択された設定をバイアス回路１０４に適用することができる。
【００３９】
[0044]  図２Ｂは、バイアス回路１０４の一実施形態を示す例示的な回路図である。一例では、図２Ｂに示すように、バイアス回路１０４はＡＢ級増幅器バイアス回路を備えることができる。この例では、バイアス回路１０４は、ダイオード接続ｐチャネル金属酸化物半導体電界効果トランジスタ（ｐ−ＭＯＳＦＥＴまたはＰＭＯＳとしても知られる）２０８および２１０を備える。ダイオード接続ＰＭＯＳ２０８は、ＰＭＯＳ２０８のゲート端子と短絡させられたＰＭＯＳ２０８のドレイン端子を備える。同様に、ダイオード接続ＰＭＯＳ２１０は、ＰＭＯＳ２１０のゲート端子と短絡させられたＰＭＯＳ２１０のドレイン端子を備える。ＰＭＯＳ２０８のソース端子は電源２０２に結合される。ＰＭＯＳ２１０のソース端子は、ＰＭＯＳ２０８の短絡させられたゲートドレイン端子に結合される。ＰＭＯＳ２１０の短絡させられたゲートドレイン端子は、バイアス電流（Ｉ＿ＢＩＡＳ）２１２を介して基準接地端子２０４に結合される。さらに、ＰＭＯＳ２０８はスイッチＰＭＯＳ２０６にも結合される。ＰＭＯＳ２０６の第１の端子は、ＰＭＯＳ２０８の短絡させられたゲートドレイン端子に結合される。ＰＭＯＳ２０６の第２の端子は電源２０２に結合される。（たとえば、図１の動作モード制御ユニット１０８からの）動作モード制御信号がＰＭＯＳ２０６のゲート端子に与えられる。（ＢＩＡＳ＿Ｐ２２２として表される）バイアス電圧が、ＰＭＯＳ２１０のゲート端子において生成され、（図３に示す）ラインドライバ回路１０６に与えられる。ＰＭＯＳ２０８とＰＭＯＳ２１０とＩ  ＢＩＡＳ２１２とのそのような組合せによって生成された、対応するバイアス電圧２２２が図２Ｂに示されている。
【００４０】
[0045]  図２Ｂはまた、ダイオード接続ｎチャネルＭＯＳＦＥＴ（ｎ−ＭＯＳＦＥＴまたはＮＭＯＳとしても知られる）２１６および２１８を備える。ダイオード接続ＮＭＯＳ２１８は、ＮＭＯＳ２１８のゲート端子と短絡させられたＮＭＯＳ２１８のドレイン端子を備える。同様に、ダイオード接続ＮＭＯＳ２１６は、ＮＭＯＳ２１６のゲート端子と短絡させられたＮＭＯＳ２１６のドレイン端子を備える。ＮＭＯＳ２１８の短絡させられたゲートドレイン端子は、バイアス電流（Ｉ＿ＢＩＡＳ）２２０を介して電源２０２に結合される。ＮＭＯＳ２１８のソース端子は、ＮＭＯＳ２１６の短絡させられたゲートドレイン端子に結合される。ＮＭＯＳ２１６のソース端子は基準接地端子２０４に結合される。さらに、ＮＭＯＳ２１６はスイッチＮＭＯＳ２１４にも結合される。ＮＭＯＳ２１４の第１の端子は、ＮＭＯＳ２１６の短絡させられたゲートドレイン端子に結合される。ＮＭＯＳ２１４の第２の端子は基準接地端子２０４に結合される。（たとえば、動作モード制御ユニット１０８からの）動作モード制御信号がＮＭＯＳ２１４のゲート端子に与えられる。（ＢＩＡＳ＿Ｎ２２４として表される）バイアス電圧が、ＮＭＯＳ２１８のゲート端子において生成され、（図３に示す）ラインドライバ回路１０６に与えられる。ＮＭＯＳ２１６とＮＭＯＳ２１８とＩ＿ＢＩＡＳ２２０とのそのような組合せによって生成された、対応するバイアス電圧２２４が図２Ｂに示されている。
【００４１】
[0046]  上記で説明したように、サブスレッショルド状態２５４でラインドライバ回路１０６の出力トランジスタをバイアスすると判断したことに応答して（すなわち、通信デバイス１００を受信動作モードで構成すると判断すると）、動作モード制御ユニット１０８は、ＰＭＯＳ２０６とＮＭＯＳ２１４とに所定の動作モード制御信号を与えることができる。一般に、ＰＭＯＳ２０６とＮＭＯＳ２１４とに印加される所定の動作モード制御信号は、互いに逆（inverse）である。言い換えれば、高い電圧レベル動作モード制御信号（たとえば、デジタル「１」）がＮＭＯＳ２１４に印加された場合、低い電圧レベル動作モード制御信号（たとえば、デジタル「０」）が一般にＰＭＯＳ２０６に印加される。高い電圧動作モード制御信号は、線形（またはトライオード（triode））状態２５８でＮＭＯＳ２１４をバイアスする（すなわち、ＮＭＯＳ２１４をオンに切り替える）ことを受け持つ。同様に、低い電圧動作モード制御信号は、線形（またはトライオード）状態２５８でＰＭＯＳ２０６をバイアスする（すなわち、ＰＭＯＳ２０６をオンに切り替える）ことを受け持つ。これにより、今度は、ＰＭＯＳ２０８は電源２０２に直接結合され、ＮＭＯＳ２１６は基準接地端子２０４に直接結合される。言い換えれば、ＰＭＯＳ２０６およびＮＭＯＳ２１４に動作モード制御信号を印加することは、それぞれＰＭＯＳ２０８およびＮＭＯＳ２１６を短絡させることを受け持つ。したがって、バイアス回路１０４は、それぞれサブスレッショルドモードでＰＭＯＳ３１２およびＮＭＯＳ３１４をバイアスするために、ＰＭＯＳ２１０のゲート端子とソース端子との両端間に、およびＮＭＯＳ２１８のゲート端子とソース端子との両端間にバイアス電圧２２２および２２４を生成する。いくつかの実装形態では、サブスレッショルドバイアス電圧は、カットオフ電圧とスレッショルド電圧との間の任意の好適な電圧であり得る。
【００４２】
[0047]  一実装形態では、通信デバイス１００が送信動作モードで構成され、ラインドライバ回路１０６の出力トランジスタ３１２および３１４が飽和状態２５８でバイアスされるべきとき、バイアス回路１０４は、スレッショルド電圧（Ｖｔｈ）の２倍とオーバードライブ電圧（Ｖｏｖ）の２倍との和であるバイアス電圧（たとえば、ゲートソース電圧またはＶｇｓ）を与えることができる。送信動作モードでは、動作モード制御ＰＭＯＳ２０６と動作モード制御ＮＭＯＳ２１４とはディセーブルにされる（たとえば、開スイッチとして動作する）。したがって、ＰＭＯＳ２０８およびＰＭＯＳ２１０は、一緒に２ＶｇｓのＢＩＡＳ＿Ｐ電圧２２２を生成することができ、ただし、２Ｖｇｓ＝２Ｖｔｈ＋２Ｖｏｖである。同様に、ＮＭＯＳ２１６およびＮＭＯＳ２１８は、一緒に２ＶｇｓのＢＩＡＳ＿Ｎ電圧２２４を生成することができる。ＢＩＡＳ＿Ｐ電圧２２２およびＢＩＡＳ＿Ｎ電圧２２４は、ラインドライバ回路の出力トランジスタが通常動作のために飽和状態２５８でバイアスされることを保証するために、ラインドライバ回路１０６に与えられ得る。
【００４３】
[0048]  通信デバイス１００が受信動作モードで構成されたとき、ラインドライバ回路１０６の出力トランジスタはサブスレッショルド状態２５４でバイアスされることになる。受信動作モードでは、動作モード制御ＰＭＯＳ２０６および動作モード制御ＮＭＯＳ２１４はイネーブルにされ（たとえば、閉スイッチとして動作し）、したがって、それぞれＰＭＯＳ２０８およびＮＭＯＳ２１６が短絡させられる。ＰＭＯＳ２０８を短絡させることによって、ＰＭＯＳ２１０は、１ＶｇｓのＢＩＡＳ＿Ｐ電圧２２２を生成することができ、ただし、１Ｖｇｓ＝１Ｖｔｈ＋１Ｖｏｖである。同様に、ＮＭＯＳ２１６を短絡させることによって、バイアス回路１０４のＮＭＯＳ２１８は１ＶｇｓのＢＩＡＳ＿Ｎ電圧２２４を生成することができる。ＢＩＡＳ＿Ｐ電圧２２２およびＢＩＡＳ＿Ｎ電圧２２４はラインドライバ回路１０４に与えられ得る。しかしながら、ラインドライバ回路１０４の出力トランジスタに与えられるバイアス電圧は、飽和状態２５８での動作のために必要とされ得るバイアス電圧よりも小さいので、ラインドライバ回路１０６の出力トランジスタ３１２および３１４は、飽和状態２５８でもバイアスされず、カットオフ状態２５６でもバイアスされない。このバイアス電圧をラインドライバ回路１０６の出力トランジスタに与えることにより、以下で図３においてさらに説明するように、出力トランジスタ３１２および３１４がサブスレッショルド状態２５４でバイアスされ得る。
【００４４】
[0049]  図３は、ラインドライバ回路１０６の一実施形態を示す例示的な回路図である。一例では、図３に示すように、ラインドライバ回路１０６はＡＢ級増幅器を備えることができる。ＰＭＯＳ３１２は、ＰＭＯＳ３１６を介してＢＩＡＳ＿Ｐ電圧２２２によってバイアスされ、ＮＭＯＳ３１４は、ＮＭＯＳ３１８を介してＢＩＡＳ＿Ｎ電圧２２４によってバイアスされる。ＢＩＡＳ＿Ｐ電圧２２２およびＢＩＡＳ＿Ｎ電圧２２４は、図２Ｂのバイアス回路１０４によって生成される。図２ＢのＰＭＯＳ２１０のゲート端子がＰＭＯＳ３１６のゲート端子に結合される。図２ＢのＮＭＯＳ２１８のゲート端子がＮＭＯＳ３１８のゲート端子に結合される。ＰＭＯＳ３１６のドレイン端子とＮＭＯＳ３１８のソース端子とは、互いに接続され、バイアス信号（Ｉ＿ＢＩＡＳＥＤ＿ＳＩＧＮＡＬ）３２２を介して基準接地端子２０４に結合される。ＮＭＯＳ３１８のドレイン端子とＰＭＯＳ３１６のソース端子とは、互いに接続され、バイアス信号（Ｉ＿ＢＩＡＳＥＤ＿ＳＩＧＮＡＬ）３２０を介して電源２０２に結合される。図３はまた、ＡＢ級出力段として構成されたＰＭＯＳ３１２およびＮＭＯＳ３１４を備える。ＰＭＯＳ３１２およびＮＭＯＳ３１４はラインドライバ回路１０６の出力トランジスタである。ＰＭＯＳ３１２のソース端子は電源２０２に結合され、ＮＭＯＳ３１４のソース端子は基準接地端子２０４に結合される。ＰＭＯＳ３１２のドレイン端子は、ＮＭＯＳ３１４のドレイン端子と、ラインドライバ１０６の出力端子とに結合される。ＰＭＯＳ３１２のゲート端子は、ＰＭＯＳ３１６のソース端子とＮＭＯＳ３１８のドレイン端子との接合に結合される。ＮＭＯＳ３１４のゲート端子は、ＮＭＯＳ３１８のソース端子とＰＭＯＳ３１６のドレイン端子との接合に結合される。
【００４５】
[0050]  図２Ｂの例において上記で説明したように、送信動作モード中に、動作モード制御ユニット１０８は、バイアス回路１０４のトランジスタ２０６および２１４をオフにするために第１の動作モード制御信号を与えることができる。それに応じて、バイアス回路１０４は、飽和状態でラインドライバ回路１０６の出力トランジスタ（すなわち、ＰＭＯＳ３１２およびＮＭＯＳ３１４）をバイアスするために、２Ｖｇｓのバイアス電圧を生成し、与えることができる。飽和状態でバイアスされると、ＰＭＯＳ３１２およびＮＭＯＳ３１４は、送信されるべきＰＬＣ信号が電力線媒体に結合されるように、送信機ユニット１０２の出力インピーダンスを低下させて、電流を導通する。受信動作モード中に、動作モード制御ユニット１０８は、バイアス回路１０４の動作モードトランジスタ２０６および２１４をイネーブルにするために第２の動作モード制御信号を与えることができる。それに応じて、バイアス回路１０４は、サブスレッショルド状態でラインドライバ回路１０６の出力トランジスタ（すなわち、ＰＭＯＳ３１２およびＮＭＯＳ３１４）をバイアスするために、（カットオフ状態で３１２および３１４をバイアスすることになる０Ｖｇｓのバイアス電圧ではなく）１Ｖｇｓのバイアス電圧を生成し、与えることができる。サブスレッショルド状態でバイアスされると、ＰＭＯＳ３１２およびＮＭＯＳ３１４は、受信されたＰＬＣ信号が電力線媒体から送信機ユニット１０２にではなく受信機ユニット１１０に結合されるように、受信機ユニット１１０と比較して送信機ユニット１０２の出力インピーダンスを上昇させて、ごくわずかなリーク電流を導通する。
【００４６】
[0051]  ラインドライバ回路１０６はまた、抵抗性分割器回路３２６を備える。抵抗性分割器回路３２６は、抵抗３０６および３０８と、ＰＭＯＳ３０４と、ＮＭＯＳ３１０とを備える。ＰＭＯＳ３０４およびＮＭＯＳ３１０はスイッチとして動作する。言い換えれば、（たとえば、図１の動作モード制御ユニット１０８からの）動作モード制御信号に基づいて、ＰＭＯＳ３０４およびＮＭＯＳ３１０は、抵抗３０６および３０８をそれぞれラインドライバ回路１０６の内部または外部に切り替えることができる。一実装形態では、図３に示すように、ＰＭＯＳ３０４のドレイン端子が電源２０２に結合され得、ＰＭＯＳ３０４のソース端子が抵抗３０６の一方の端子に結合され得、（たとえば、動作モード制御ユニット１０８からの）動作モード制御信号がＰＭＯＳ３０４のゲート端子に与えられ得る。同様に、ＮＭＯＳ３１０のドレイン端子が基準接地端子２０４に結合され得、ＮＭＯＳ３１０のソース端子が抵抗３０８の一方の端子に結合され得、動作モード制御信号がＮＭＯＳ３１０のゲート端子に与えられ得る。抵抗３０６および３０８の他方の端子は、互いに、およびラインドライバ１０６の出力端子に接続され得る。
【００４７】
[0052]  いくつかの実装形態では、様々な不整合問題（たとえば、ＰＭＯＳ３１２のリーク電流がＮＭＯＳ３１４のリーク電流とは異なること）により、ラインドライバ回路１０６の出力トランジスタ（すなわち、ＰＭＯＳ３１２およびＮＭＯＳ３１４）がサブスレッショルド状態でバイアスされたとき、出力コモンモード電圧が生じ得る。一般に、出力コモンモード電圧は、電源と基準接地レベルとの間の中間点に維持されなければならない。しかしながら、ラインドライバ回路１０６の出力トランジスタがサブスレッショルド状態でバイアスされたとき、出力コモンモード電圧は電源電圧レベル（たとえば、＋３Ｖ）のほうへ、または基準接地レベル（たとえば、０Ｖ）のほうへドリフトし得る。ラインドライバ回路１０６の出力トランジスタがサブスレッショルド状態でバイアスされたときに一定の出力コモンモード電圧を維持するために、抵抗性分割器回路３２６は、ラインドライバ回路１０６の正出力端子と負出力端子とを駆動するように切り替えられ得る。これにより、ラインドライバ回路１０６の出力における電圧がコモンモード電圧にあり、電源電圧レベルまたは基準接地レベルにないことが保証され得る。たとえば、受信動作モード中に、動作モード制御ユニット１０８は、（図２ＢのＰＭＯＳ２０６とＮＭＯＳ２１４とのゲート端子にも与えられる）動作モード制御信号をＰＭＯＳ３１０のゲート端子とＮＭＯＳ３０４のゲート端子とに与えることができる。上記で説明したように、ＰＭＯＳ３０４とＮＭＯＳ３１０とに印加される動作モード制御信号は、互いに逆であり得る。言い換えれば、ＰＭＯＳ３０４をオンに切り替えるためにデジタル「０」が印加された場合、ＮＭＯＳ３１０をオンに切り替えるためにデジタル「１」が印加され得る。動作モード制御信号は、ＰＭＯＳ３０４とＮＭＯＳ３１０とをオンに切り替えることと、したがって、抵抗性分割器回路３２６をラインドライバ回路１０６の内部に切り替えることとを受け持つ。抵抗性分割器回路３２６は、通信媒体を駆動することができる、一定のコモンモード電圧レベルを維持することができる。いくつかの実装形態では、抵抗３０６および３０８は同じ抵抗値（Ｒ）を有することができる。電力線媒体から送信機ユニット１０２への受信ＰＬＣ信号の結合を最小限に抑えるために、抵抗３０６および３０８は、抵抗値が、送信機ユニットに接続されたトランスフォーマの１次端子に伝達される通信媒体のインピーダンスよりもはるかに大きくなるように選択され得る。
【００４８】
[0053]  簡潔のために、図２Ｂおよび図３は、シングルエンドモードで接続された送信機ユニットおよび受信機ユニットを示していることに留意されたい。ただし、他の実装形態では、送信機ユニットおよび受信機ユニットは完全差動モードで接続され得る。
【００４９】
[0054]  図４は、ラインドライバのトライステート制御のための例示的な動作を示す流れ図（「フロー」）４００である。フロー４００は、ブロック４０１において開始する。
【００５０】
[0055]  ブロック４０１において、通信デバイスを高インピーダンス動作モードで構成すべきか低インピーダンス動作モードで構成すべきかを判断する。たとえば、通信デバイス１００が１つまたは複数のパケットを受信するようにスケジュールされたとき、送信機ユニット１０２は高インピーダンス動作モードで構成され得る。通信デバイス１００が他の通信デバイスに１つまたは複数のパケットを送信するようにスケジュールされたとき、送信機ユニット１０２は低インピーダンス動作モードで構成され得る。いくつかの実装形態では、図１の動作モード制御ユニット１０８は、受信動作モード（すなわち、高インピーダンス受信動作モード）と送信動作モード（すなわち、低インピーダンス送信動作モード）との間で通信デバイス１００を所定の周期的時間間隔で切り替えると判断することができる。別の例として、動作モード制御ユニット１０８は、ＰＬＣパケットが受信されるようにスケジュールされると判断したことに応答して、送信されるべきＰＬＣパケットがないと判断したことに応答して、保留中の通信を検出したことに応答して、通信スケジュールに従って、など、受信動作モード（すなわち、高インピーダンス受信動作モード）と送信動作モード（すなわち、低インピーダンス送信動作モード）との間で通信デバイス１００を切り替えると判断することができる。通信デバイス１００が高インピーダンス受信動作モードで構成されるべきであると判断された場合、フローはブロック４０２に進む。通信デバイス１００が低インピーダンス送信動作モードで構成されるべきであると判断された場合、フローはブロック４０８に進む。
【００５１】
[0056]  ブロック４０２において、通信デバイスを高インピーダンス受信動作モードで構成すると判断したことに応答して、送信機ユニットのラインドライバ回路に関連するバイアス回路に第１の動作モード制御信号を与える。たとえば、通信デバイス１００を高インピーダンス動作モード（たとえば、受信動作モード）で構成すると判断したことに応答して、動作モード制御ユニット１０８は、送信機ユニット１０２のラインドライバ回路１０６に関連するバイアス回路１０４に第１の所定の動作モード制御信号を与えることができる。図２Ｂの例に示したように、第１の動作モード制御信号は、ＰＭＯＳ２０６およびＮＭＯＳ２１４をイネーブルにし、飽和モードで動作させることができる。これにより、今度は、ＰＭＯＳ２０８およびＮＭＯＳ２１６がそれぞれ短絡させられ得る。図１および図２Ｂにおいて上記で説明したように、第１の動作モード制御信号は、サブスレッショルド状態でラインドライバ回路１０６の出力トランジスタをバイアスするためのバイアス電圧をバイアス回路１０４に生成させ得る。フローはブロック４０４に進む。
【００５２】
[0057]  ブロック４０４において、ラインドライバ回路の出力トランジスタをサブスレッショルド状態で動作させるためにラインドライバ回路にバイアス電圧を与える。たとえば、図１〜３において上記で説明したように、バイアス回路１０４に第１の動作モード制御信号を与えることにより、ＰＭＯＳ２０６およびＮＭＯＳ２１４がイネーブルになり（したがってＰＭＯＳ２０８およびＮＭＯＳ２１６が短絡させられ）、ＰＭＯＳ２１０およびＮＭＯＳ２１８がサブスレッショルドバイアス電圧（それぞれＢＩＡＳ＿Ｐ２２２およびＢＩＡＳ＿Ｎ２２４）を生成する。サブスレッショルドバイアス電圧は、カットオフ電圧とスレッショルド電圧との間の任意の好適な電圧であり得る。バイアス回路１０４は、サブスレッショルド状態でラインドライバ回路１０６の出力トランジスタ（すなわち、ＰＭＯＳ３１２およびＮＭＯＳ３１４）をバイアスするためにラインドライバ回路１０６にサブスレッショルドバイアス電圧を与えることができる。また、図１〜図３において上記で説明したように、サブスレッショルド状態でラインドライバ回路１０６の出力トランジスタ３１２および３１４をバイアスすることにより、受信動作モード中に（受信機ユニット１１０のインピーダンスと比較して）送信機ユニット１０２に関連する高出力インピーダンスを生じ得る。フローはブロック４０６に続く。
【００５３】
[0058]  ブロック４０６において、ラインドライバに関連する抵抗性分割器回路に第１の動作モード制御信号を与える。たとえば、ラインドライバ回路１０６の出力トランジスタ３１２および３１４がサブスレッショルド状態でバイアスされた後に、動作モード制御ユニット１０８は、ラインドライバ回路１０６に関連する抵抗性分割器回路３２６をイネーブルにするために（すなわち、抵抗性分割器回路３２６を通信媒体に結合するために）第１の動作モード制御信号をＰＭＯＳ３０４およびＮＭＯＳ３１０に与えることができる。通信デバイス１００が受信動作モードで構成されたとき、抵抗性分割器回路３２６は通信媒体を駆動することができ、一定のコモンモード電圧レベルを維持することができる。図４はブロック４０４とブロック４０６との動作が連続的に実行されることを示しているが、実施形態はそのように限定されないことに留意されたい。他の実施形態では、ブロック４０４とブロック４０６との動作は同時または並列に実行され得る。他の実施形態では、ブロック４０６の動作は、ブロック４０４の動作より前に実行され得る。ブロック４０６から、フローはブロック４０２にループバックし、動作モード制御ユニット１０８は、通信デバイス１００を低インピーダンス送信動作モードに切り替えるべきかどうか、または通信デバイス１００が高インピーダンス受信動作モードにとどまるべきかどうかを判断することができる。
【００５４】
[0059]  ブロック４０８において、通信デバイスを低インピーダンス送信動作モードで構成すると判断したことに応答して、送信機ユニットのラインドライバ回路に関連するバイアス回路に第２の動作モード制御信号を与える。たとえば、通信デバイス１００を低インピーダンス動作モード（たとえば、送信動作モード）で構成すると判断したことに応答して、動作モード制御ユニット１０８は、バイアス回路１０４に第２の所定の動作モード制御信号を与えることができる。図１および図２において上記で説明したように、第２の動作モード制御信号は、サブスレッショルド状態でラインドライバ回路１０６の出力トランジスタをバイアスするためのバイアス電圧をバイアス回路１０４に生成させ得る。フローはブロック４１０に続く。
【００５５】
[0060]  ブロック４１０において、ラインドライバ回路の出力トランジスタを飽和状態で動作させるためにラインドライバ回路にバイアス電圧を与える。たとえば、バイアス回路１０４に第２の動作モード制御信号を与えること（または第１の動作モード制御信号を除去すること）により、ＰＭＯＳ２０６およびＮＭＯＳ２１４がディセーブルになる。したがって、ＰＭＯＳ２０８および２１０、ならびにＮＭＯＳ２１６および２１８は、それぞれ、飽和状態でラインドライバ回路１０６の出力トランジスタ３１２および３１４をバイアスするために必要とされ得るスレッショルド電圧ＢＩＡＳ＿Ｐ２２２およびＢＩＡＳ＿Ｎ２２４を生成することができる。また、図１〜図３において上記で説明したように、飽和状態でラインドライバ回路１０６の出力トランジスタ３１２および３１４をバイアスすることによって、送信機ユニット１０２に関連する出力インピーダンスは、送信動作モード中に（受信機ユニット１１０のインピーダンスと比較して）極めて小さくなり得る。フローはブロック４１２に続く。
【００５６】
[0061]  ブロック４１２において、出力から抵抗分割器を分離（decouple）するために第２の制御信号を、ラインドライバ回路に関連する抵抗性分割器回路に与える。たとえば、ラインドライバ回路１０６の出力トランジスタ３１２および３１４が飽和状態でバイアスされた後に、動作モード制御ユニット１０８は、ラインドライバ回路１０６に関連する抵抗性分割器回路３２６をディセーブルにするために（すなわち、通信媒体から抵抗性分割器回路３２６を分離するために）第２の動作モード制御信号をＰＭＯＳ３０４およびＮＭＯＳ３１０に与えることができる。図４はブロック４１０とブロック４１２との動作が連続的に実行されることを示しているが、実施形態はそのように限定されないことに留意されたい。他の実施形態では、ブロック４１０とブロック４１２との動作は同時または並列に実行され得る。他の実施形態では、ブロック４１２の動作は、ブロック４１０の動作より前に実行され得る。ブロック４１２から、フローはブロック４０２にループバックし、動作モード制御ユニット１０８は、通信デバイス１００を高インピーダンス受信動作モードに切り替えるべきかどうか、または通信デバイス１００が低インピーダンス送信動作モードにとどまるべきかどうかを判断することができる。
【００５７】
[0062]  図１〜図４は、実施形態を理解するのを助けるための例であり、実施形態を限定したり、特許請求の範囲を限定したりするために使用されるべきでないことを理解されたい。実施形態は、追加の回路構成要素、異なる回路構成要素を備え得、および／または追加の動作を実行し、より少数の動作を実行し、動作を異なる順序で実行し、動作を並列に実行し、いくつかの動作を別様に実行し得る。いくつかの実装形態では、図１の例に示したように、通信デバイス１００は、ＰＬＣデバイスであり得、電力線媒体に直接結合されるか、または場合によっては１：１のトランスフォーマ１１４を介して結合され得る。他の実装形態では、トランスフォーマ１１４は、出力負荷、電源電圧などに応じて、１次巻線および２次巻線において任意の好適な巻数を備えることができる。たとえば、通信デバイス１００の処理ユニットが３Ｖの電源上で動作するように構成され、負荷デバイスが１２Ｖの電源上で動作するように構成された場合、通信デバイス１００は、１：４のトランスフォーマを介して電力線媒体に結合され得る。１次巻線と２次巻線との巻数の比はまた、出力振幅をブーストするために、インピーダンス整合のために、およびインピーダンス変換のために変更され得る。たとえば、電力線媒体に対する送信機ユニット１０２の出力インピーダンスが５０オームであることが必要とされる場合、１：３のトランスフォーマの前の送信機ユニット１０２の出力インピーダンスは約５オーム（すなわち、５０オーム／３2）である必要のみがあり得る。いくつかの実装形態では、トランスフォーマ１１４は、電力線媒体を送信機ユニット１０２と受信機ユニット１１０とに結合するために異なる巻数比を有するように構成され得る。たとえば、トランスフォーマは、受信機ユニット１１０を電力線媒体に結合するために３：３の巻数比を有するように構成され得、送信機ユニット１０２を電力線媒体に結合するために１：３の巻数比を有するように構成され得る。
【００５８】
[0063]  図３は、ラインドライバ回路１０６の出力トランジスタがサブスレッショルド状態でバイアスされるか否かに応じて、抵抗性分割器回路３２６をイネーブルまたはディセーブルにするために与えられている動作モード制御信号を示しているが、実施形態はそのように限定されない。他の実施形態では、抵抗性分割器回路３２６は、ラインドライバ回路１０６の出力トランジスタがサブスレッショルド状態でバイアスされるかどうかにかかわらず、ラインドライバ回路１０６中で永続的にイネーブルにされ得る。言い換えれば、通信デバイス１００が（上記で説明したように）送信動作モードで構成されたとき、抵抗性分割器回路３２６はディセーブルにされなくてよい。抵抗３０６および３０８の値は、送信されるべきＰＬＣ信号が送信動作モードで抵抗性分割器回路３２６に結合されないように、送信機ユニット１０２に関連する出力インピーダンスよりもはるかに大きくなるように選択され得る。
【００５９】
[0064]  図１は、送信機ユニット１０２と受信機ユニット１１０とを通信媒体に結合するためにトランスフォーマ１１４を採用した通信デバイス１００を示しているが、他の実施形態では、他の好適な結合機構が採用され得ることに留意されたい。さらに、本明細書で説明するトライステート制御機構は、電力線通信デバイス、イーサネット通信デバイスなど、様々な通信デバイスおよび規格によって実装され得る。最後に、図は、ＭＯＳＦＥＴを備えるバイアス回路１０４とラインドライバ回路１０６とを示しているが、バイアス回路１０４とラインドライバ回路１０６との他の実施形態は、バイポーラ接合トランジスタ（ＢＪＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、相補型ＭＯＳＦＥＴ（ＣＭＯＳ）、またはそれらの組合せを含む、様々な他のトランジスタを採用することができる。
【００６０】
[0065]  実施形態は、完全にハードウェアの実施形態、（ファームウェア、常駐ソフトウェア、マイクロコードなどを含む）完全にソフトウェアの実施形態、またはソフトウェア態様とハードウェア態様とを組み合わせた実施形態の形態をとり得、本明細書では、それらをすべて概して「回路」、「モジュール」または「システム」と呼ぶことがある。さらに、本発明の主題の実施形態は、任意の有形の表現媒体で実施されるコンピュータプログラム製品の形態をとり得、その媒体は、媒体で実施されるコンピュータ使用可能プログラムコードを有する。説明した実施形態は、あらゆる考えられる変形形態が本明細書に列挙されているとは限らないので、現在記載されているか否かにかかわらず、実施形態に従ってプロセスを実行するようにコンピュータシステム（または（１つまたは複数の）他の電子デバイス）をプログラムするために使用され得る命令を記憶した機械可読媒体を含み得る、コンピュータプログラム製品またはソフトウェアとして与えられ得る。機械可読媒体は、機械（たとえば、コンピュータ）によって読取り可能な形態（たとえば、ソフトウェア、処理アプリケーション）で情報を記憶または送信するための任意の機構を含む。機械可読媒体は、機械可読記憶媒体、または機械可読信号媒体であり得る。機械可読記憶媒体は、たとえば、限定はしないが、磁気記憶媒体（たとえば、フロッピー（登録商標）ディスケット）、光記憶媒体（たとえば、ＣＤ−ＲＯＭ）、光磁気記憶媒体、読取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、消去可能プログラマブルメモリ（たとえば、ＥＰＲＯＭおよびＥＥＰＲＯＭ（登録商標））、フラッシュメモリ、または電子命令を記憶するのに好適な他のタイプの有形媒体を含み得る。機械可読信号媒体は、コンピュータ可読プログラムコードがその中で実施される伝搬データ信号、たとえば、電気、光、音響、または他の形態の伝搬信号（たとえば、搬送波、赤外線信号、デジタル信号など）を含み得る。機械可読信号媒体上で実施されるプログラムコードは、限定はしないが、ワイヤライン通信媒体、ワイヤレス通信媒体、光ファイバーケーブル通信媒体、ＲＦ通信媒体、または他の通信媒体を含む、任意の好適な媒体を使用して送信され得る。
【００６１】
[0066]  本実施形態の動作を実行するためのコンピュータプログラムコードは、Ｊａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋などのオブジェクト指向プログラミング言語、「Ｃ」プログラミング言語または同様のプログラミング言語などの従来の手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれ得る。プログラムコードは、完全にユーザのコンピュータ上で実行されるか、部分的にユーザのコンピュータ上で実行されるか、スタンドアロンソフトウェアパッケージとして実行されるか、部分的にユーザのコンピュータ上と部分的にリモートコンピュータ上とで実行されるか、あるいは完全にリモートコンピュータまたはサーバ上で実行され得る。後者のシナリオでは、リモートコンピュータは、ローカルエリアネットワーク（ＬＡＮ）、パーソナルエリアネットワーク（ＰＡＮ）、またはワイドエリアネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通してユーザのコンピュータに接続され得、あるいは接続は、（たとえば、インターネットサービスプロバイダを使用してインターネットを通して）外部コンピュータに対して行われ得る。
【００６２】
[0067]  図５は、ラインドライバのためのトライステート制御機構を含む電子デバイス５００の一実施形態のブロック図である。いくつかの実装形態では、電子デバイス５００は、パーソナルコンピュータ（ＰＣ）、ノートブック、タブレットコンピュータ、ネットブック、モバイルフォン、ゲーミングコンソール、モバイルフォン、携帯情報端末（ＰＤＡ）、スマートアプライアンス、または電力線媒体を介した電力線通信のために構成された他の電子デバイスのうちの１つであり得る。他の実装形態では、電子デバイス５００は、他の好適な通信媒体を介して、他の好適な通信規格（たとえば、イーサネット）を使用して通信を交換するように構成された、任意の好適な電子デバイスであり得る。電子デバイス５００は、（場合によっては、複数のプロセッサ、複数のコア、複数のノードを含む、および／またはマルチスレッドを実装するなどの）プロセッサユニット５０２を含む。電子デバイス５００はメモリユニット５０６を含む。メモリユニット５０６は、システムメモリ（たとえば、キャッシュ、ＳＲＡＭ、ＤＲＡＭ、ゼロキャパシタＲＡＭ、ツイントランジスタＲＡＭ、ｅＤＲＡＭ、ＥＤＯ  ＲＡＭ、ＤＤＲ  ＲＡＭ、ＥＥＰＲＯＭ、ＮＲＡＭ、ＲＲＡＭ（登録商標）、ＳＯＮＯＳ、ＰＲＡＭなどのうちの１つまたは複数）、あるいは上記ですでに説明した機械可読媒体の可能な実現形態のうちのいずれか１つまたは複数であり得る。電子デバイス５００はまた、バス５１０（たとえば、ＰＣＩ、ＩＳＡ、ＰＣＩ−Ｅｘｐｒｅｓｓ、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ（登録商標）、ＩｎｆｉｎｉＢａｎｄ（登録商標）、ＮｕＢｕｓ、ＡＨＢ、ＡＸＩなど）と、ワイヤレスネットワークインターフェース（たとえば、ＷＬＡＮインターフェース、Ｂｌｕｅｔｏｏｔｈ（登録商標）インターフェース、ＷｉＭＡＸ（登録商標）インターフェース、ＺｉｇＢｅｅ（登録商標）インターフェース、ワイヤレスＵＳＢインターフェースなど）およびワイヤードネットワークインターフェース（たとえば、電力線インターフェース、ＡＴＭインターフェース、イーサネットインターフェース、フレームリレーインターフェース、ＳＯＮＥＴインターフェースなど）のうちの少なくとも１つを含むネットワークインターフェース５０４とを含む。
【００６３】
[0068]  電子デバイス５００は通信ユニット５０８をも備える。通信ユニット５０８は、送信機ユニット５１６と受信機ユニット５１８とを備える。送信機ユニット５１６は、バイアス回路５１２とラインドライバ回路５１４とを備える。図１〜図４に関して上記で説明したように、通信ユニット５０８が受信動作モードで構成されたとき、バイアス回路５１２は、所定の動作モード制御信号を受信することができる。動作モード制御信号に応答して、バイアス回路５１２は、サブスレッショルド状態でラインドライバ回路５１４の出力トランジスタをバイアスするために、適切なバイアス電圧を生成し、ラインドライバ回路５１４に与えることができる。これらの機能のうちの任意の１つは、ハードウェアでおよび／またはプロセッサユニット５０２上に部分的に（または完全に）実装され得る。たとえば、機能は、特定用途向け集積回路を用いて実装され、プロセッサユニット５０２、周辺デバイスまたはカード上のコプロセッサなどの中に論理で実装され得る。さらに、実現形態は、より少数の構成要素、または図５に示さない追加の構成要素（たとえば、ビデオカード、オーディオカード、追加のネットワークインターフェース、周辺デバイスなど）を含み得る。プロセッサユニット５０２、メモリユニット５０６、およびネットワークインターフェース５０６は、バス５１０に結合される。バス５１０に結合されるものとして示されているが、メモリユニット５０６はプロセッサユニット５０２に結合され得る。
【００６４】
[0069]  本実施形態について、様々な実装形態および活用を参照しながら説明したが、これらの実施形態は例示的なものであり、本発明の主題の範囲はそれらに限定されないことを理解されよう。概して、本明細書で説明したラインドライバのトライステート制御のための技法は、任意のハードウェアシステムまたはハードウェアシステムに整合する設備を用いて実装され得る。多くの変形、修正、追加、および改善が可能である。
【００６５】
[0070]  単一の事例として本明細書で説明した構成要素、動作、または構造について、複数の事例が与えられ得る。最後に、様々な構成要素と、動作と、データストアとの間の境界はいくぶん恣意的であり、特定の動作が、特定の例示的な構成のコンテキストで示されている。機能の他の割振りが想定され、本発明の主題の範囲内に入り得る。概して、例示的な構成において別個の構成要素として提示された構造および機能は、組み合わされた構造または構成要素として実装され得る。同様に、単一の構成要素として提示された構造および機能は、別個の構成要素として実装され得る。これらおよび他の変形、修正、追加、および改善は、本発明の主題の範囲内に入り得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
通信デバイスであって、
前記通信デバイスが受信動作モードに構成されたとき、通信媒体を介して１つまたは複数の信号を受信するように動作可能な受信機ユニットと、
前記通信デバイスが送信動作モードに構成されたとき、前記通信媒体を介して１つまたは複数の信号を送信するように動作可能な送信機ユニットであって、前記送信機ユニットは、
前記通信デバイスが前記送信動作モードに構成されたとき、前記通信媒体を介して送信される前記１つまたは複数の信号を増幅するように動作可能なラインドライバ回路と、
前記ラインドライバ回路に結合されたバイアス回路であって、前記バイアス回路は、
前記通信デバイスが前記受信動作モードに構成されたとき、第１の制御信号を受信したことに応答して、サブスレッショルド状態で前記ラインドライバ回路の出力トランジスタをバイアスするための第１のバイアス電圧を生成することと、
前記通信デバイスが前記送信動作モードに構成されたとき、第２の制御信号を受信したことに応答して、飽和状態で前記ラインドライバ回路の出力トランジスタをバイアスするための第２のバイアス電圧を生成することと
を行うように動作可能である、バイアス回路と
を備える、送信機ユニットと
を備える通信デバイス。
［Ｃ２］
前記バイアス回路は、
第１のｐチャネルトランジスタであって、前記第１のｐチャネルトランジスタのドレイン端子が前記第１のｐチャネルトランジスタのゲート端子に結合され、前記第１のｐチャネルトランジスタのソース端子が電源に結合された、第１のｐチャネルトランジスタと、
第２のｐチャネルトランジスタであって、前記第２のｐチャネルトランジスタのドレイン端子が前記第２のｐチャネルトランジスタのゲート端子に結合され、前記第２のｐチャネルトランジスタの前記ゲート端子が前記ラインドライバ回路に結合され、前記第２のｐチャネルトランジスタのソース端子が前記第１のｐチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合に結合され、前記第２のｐチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が接地端子に結合された、第２のｐチャネルトランジスタと、
第１のスイッチデバイスであって、前記第１のスイッチデバイスの第１の端子が前記電源に結合され、前記第１のスイッチデバイスの第２の端子が前記第１のｐチャネルトランジスタの前記ゲート端子に結合され、前記第１のスイッチデバイスの制御端子が、前記制御信号を受信するように動作可能である、第１のスイッチデバイスと、
第１のｎチャネルトランジスタであって、前記第１のｎチャネルトランジスタのドレイン端子が前記第１のｎチャネルトランジスタのゲート端子に結合され、前記第１のｎチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が前記電源に結合され、前記第１のｎチャネルトランジスタの前記ゲート端子が前記ラインドライバ回路に結合された、第１のｎチャネルトランジスタと、
第２のｎチャネルトランジスタであって、前記第２のｎチャネルトランジスタのドレイン端子が前記第２のｎチャネルトランジスタのゲート端子に結合され、前記第２のｎチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が前記第１のｐチャネルトランジスタのソース端子に結合され、前記第２のｎチャネルトランジスタのソース端子が前記接地端子に結合された、第２のｎチャネルトランジスタと、
前記第２のｎチャネルトランジスタに結合された第２のスイッチデバイスであって、前記第２のスイッチデバイスの第１の端子が前記接地端子に結合され、前記第２のスイッチデバイスの第２の端子が前記第２のｎチャネルトランジスタの前記ゲート端子に結合され、前記第２のスイッチデバイスの制御端子が、前記制御信号を受信するように動作可能である、第２のスイッチデバイスと
を備える、請求項１に記載の通信デバイス。
［Ｃ３］
前記ラインドライバ回路は、
第３のｎチャネルトランジスタに結合された第３のｐチャネルトランジスタであって、前記第３のｐチャネルトランジスタのドレイン端子が前記第３のｎチャネルトランジスタのソース端子に結合され、前記第３のｐチャネルトランジスタのソース端子が前記第３のｎチャネルトランジスタのドレイン端子に結合され、前記第３のｐチャネルトランジスタのゲート端子が前記バイアス回路の前記第２のｐチャネルトランジスタの前記ゲート端子に結合され、前記第３のｎチャネルトランジスタのゲート端子が前記バイアス回路の前記第１のｎチャネルトランジスタの前記ゲート端子に結合され、前記第３のｐチャネルトランジスタの前記ドレイン端子と前記第３のｎチャネルトランジスタの前記ソース端子との接合が前記接地端子に結合され、前記第３のｐチャネルトランジスタの前記ソース端子と前記第３のｎチャネルトランジスタの前記ドレイン端子との接合が前記電源に結合された、第３のｐチャネルトランジスタと、
前記ライン分割器回路のｎチャネル出力トランジスタに結合された前記ライン分割器回路のｐチャネル出力トランジスタであって、前記ｐチャネル出力トランジスタのソース端子が前記電源に結合され、前記ｐチャネル出力トランジスタのドレイン端子が前記ｎチャネル出力トランジスタのドレイン端子に結合され、前記ｎチャネル出力トランジスタのソース端子が前記接地端子に結合され、前記ｐチャネル出力トランジスタのゲート端子が前記第３のｐチャネルトランジスタの前記ソース端子と前記第３のｎチャネルトランジスタの前記ドレイン端子との前記接合に結合され、前記ｎチャネル出力トランジスタのゲート端子が前記第３のｐチャネルトランジスタの前記ドレイン端子の前記接合に結合され、前記第３のｎチャネルトランジスタの前記ソース端子が前記接地端子に結合され、前記ｐチャネル出力トランジスタの前記ドレイン端子と前記ｎチャネル出力トランジスタの前記ドレイン端子との接合が前記ライン分割器回路の出力端子である、ｐチャネル出力トランジスタと
を備える、請求項２に記載の通信デバイス。
［Ｃ４］
前記サブスレッショルドモードで前記ラインドライバ回路の前記出力トランジスタをバイアスするための前記第１のバイアス電圧を生成するように動作可能な前記バイアス回路は、
前記出力トランジスタに関連するカットオフ状態と前記出力トランジスタに関連する前記飽和状態との間の中間動作状態で前記出力トランジスタをバイアスするために前記ラインドライバ回路の前記出力トランジスタの各々のゲート端子に前記第１のバイアス電圧を印加することであって、前記出力トランジスタが、前記カットオフ状態で構成されたとき、オフに切り替えられ、前記出力トランジスタが、前記飽和状態で構成されたとき、オンに切り替えられる、印加すること
を行うように動作可能な前記バイアス回路を備える、請求項１に記載の通信デバイス。
［Ｃ５］
前記ラインドライバ回路が抵抗性分割器回路に結合され、前記抵抗性分割器回路は、
前記通信デバイスが前記受信動作モードに構成されたとき、前記抵抗性分割器回路の出力端子において一定の出力コモンモード電圧を維持するために前記第１の制御信号を受信することと、
前記通信デバイスが前記送信動作モードに構成されたとき、前記通信媒体から前記抵抗性分割器回路を分離するために前記抵抗性分割器回路への前記第２の制御信号を受信することと
を行うように動作可能である、請求項１に記載の通信デバイス。
［Ｃ６］
前記送信機ユニットと前記受信機ユニットとが差動モードで互いに結合され、前記通信デバイスは、前記送信機ユニットがトランスフォーマの第１の１次ポートに結合され、前記受信機ユニットが前記トランスフォーマの第２の１次ポートに結合され、前記トランスフォーマの２次ポートが前記通信媒体に結合されるように、前記通信媒体に結合された、請求項１に記載の通信デバイス。
［Ｃ７］
前記通信デバイスが前記送信動作モードに構成されたか前記受信動作モードに構成されたかを判断することと、
前記通信デバイスが前記受信動作モードに構成されたと判断したことに応答して、前記第１の制御信号を生成することと、
前記通信デバイスが前記送信動作モードに構成されたと判断したことに応答して、前記第１の制御信号とは異なる前記第２の制御信号を生成することと
を行うように動作可能な動作モード制御ユニットをさらに備える、請求項１に記載の通信デバイス。
［Ｃ８］
ラインドライバ回路と、
前記ラインドライバ回路に結合されたバイアス回路であって、前記バイアス回路は、
第１のｐチャネルトランジスタであって、前記第１のｐチャネルトランジスタのドレイン端子が前記第１のｐチャネルトランジスタのゲート端子に結合され、前記第１のｐチャネルトランジスタのソース端子が電源に結合された、第１のｐチャネルトランジスタと、
第２のｐチャネルトランジスタであって、前記第２のｐチャネルトランジスタのドレイン端子が前記第２のｐチャネルトランジスタのゲート端子に結合され、前記第２のｐチャネルトランジスタの前記ゲート端子が前記ラインドライバ回路に結合され、前記第２のｐチャネルトランジスタのソース端子が前記第１のｐチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合に結合され、前記第２のｐチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が接地端子に結合された、第２のｐチャネルトランジスタと、
第１のスイッチデバイスであって、前記第１のスイッチデバイスの第１の端子が前記電源に結合され、前記第１のスイッチデバイスの第２の端子が前記第１のｐチャネルトランジスタの前記ゲート端子に結合され、前記第１のスイッチデバイスの制御端子が、動作モード制御信号を受信するように動作可能である、第１のスイッチデバイスと、
第１のｎチャネルトランジスタであって、前記第１のｎチャネルトランジスタのドレイン端子が前記第１のｎチャネルトランジスタのゲート端子に結合され、前記第１のｎチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が前記電源に結合され、前記第１のｎチャネルトランジスタの前記ゲート端子が前記ラインドライバ回路に結合された、第１のｎチャネルトランジスタと、
第２のｎチャネルトランジスタであって、前記第２のｎチャネルトランジスタのドレイン端子が前記第２のｎチャネルトランジスタのゲート端子に結合され、前記第２のｎチャネルトランジスタの前記ドレイン端子と前記ゲート端子との接合が前記第１のｐチャネルトランジスタのソース端子に結合され、前記第２のｎチャネルトランジスタのソース端子が前記接地端子に結合された、第２のｎチャネルトランジスタと、
前記第２のｎチャネルトランジスタに結合された第２のスイッチデバイスであって、前記第２のスイッチデバイスの第１の端子が前記接地端子に結合され、前記第２のスイッチデバイスの第２の端子が前記第２のｎチャネルトランジスタの前記ゲート端子に結合され、前記第２のスイッチデバイスの制御端子が、前記動作モード制御信号を受信するように動作可能である、第２のスイッチデバイスと
を備える、バイアス回路と
を備える、装置。
［Ｃ９］
前記第１のスイッチデバイスは、
前記第１のスイッチデバイスの前記制御端子において前記動作モード制御信号を受信することであって、前記動作制御モード信号は、前記ラインドライバ回路がディセーブルにされることになることを示す、受信することと、
前記第１のスイッチデバイスが前記動作モード制御信号を受信したことに応答して、飽和モードで動作することと、
前記第１のスイッチデバイスが前記飽和モードで動作していることに基づいて、前記電源に前記第１のｐチャネルトランジスタを結合することによって前記第１のｐチャネルトランジスタを短絡させることと
を行うように動作可能であり、
前記第２のスイッチデバイスは、
前記ラインドライバ回路がディセーブルにされることになることを示す前記動作モード制御信号の論理反転を前記第２のスイッチデバイスの前記制御端子において受信することと、
前記第２のスイッチデバイスが前記動作モード制御信号の前記論理反転を受信したことに応答して、前記飽和モードで動作することと、
前記第２のスイッチデバイスが前記飽和モードで動作していることに基づいて、前記接地端子電源に前記第２のｎチャネルトランジスタを結合することによって前記第２のｎチャネルトランジスタを短絡させることと
を行うように動作可能である、
請求項８に記載の装置。
［Ｃ１０］
前記第１のスイッチデバイスが、前記第１のスイッチデバイスが前記飽和モードで動作していることに基づいて、前記電源に前記第１のｐチャネルトランジスタを結合することによって前記第１のｐチャネルトランジスタを短絡させたことに応答して、前記第２のｐチャネルトランジスタが、
前記第２のｐチャネルトランジスタの前記ゲート端子と前記ソース端子との両端間にサブスレッショルドバイアス電圧を生成することと、
サブスレッショルドモードで前記ラインドライバ回路の出力トランジスタをバイアスするために前記ラインドライバ回路に前記サブスレッショルドバイアス電圧を印加することと
を行うように動作可能である、請求項９に記載の装置。
［Ｃ１１］
前記第２のスイッチデバイスが、前記第２のスイッチデバイスが前記飽和モードで動作していることに基づいて、前記接地端子に前記第２のｎチャネルトランジスタを結合することによって前記第２のｎチャネルトランジスタを短絡させたことに応答して、前記第１のｎチャネルトランジスタが、
前記第１のｎチャネルトランジスタの前記ゲート端子と前記ソース端子との両端間にサブスレッショルドバイアス電圧を生成することと、
サブスレッショルドモードで前記ラインドライバ回路の出力トランジスタをバイアスするために前記ラインドライバ回路に前記サブスレッショルドバイアス電圧を印加することと
を行うように動作可能である、請求項１０に記載の装置。
［Ｃ１２］
前記サブスレッショルドモードが高インピーダンスモードであり、前記サブスレッショルドバイアス電圧が、前記ラインドライバ回路の前記出力トランジスタに関連するカットオフ電圧レベルと、前記ラインドライバ回路の前記出力トランジスタに関連する飽和電圧レベルとの間にある電圧レベルである、請求項１１に記載の装置。
［Ｃ１３］
前記第１のスイッチデバイスは、
前記第１のスイッチデバイスの前記制御端子において前記動作モード制御信号を受信することであって、前記動作モード制御信号は、前記ラインドライバ回路がイネーブルにされることになることを示す、受信することと、
前記第１のスイッチデバイスが前記動作モード制御信号を受信したことに応答して、前記第１のスイッチデバイスをディセーブルにすることと
を行うように動作可能であり、
前記第２のスイッチデバイスは、
前記ラインドライバ回路がイネーブルにされることになることを示す前記動作モード制御信号の論理反転を前記第２のスイッチの前記制御端子において受信することと、
前記第２のスイッチデバイスが前記第２のスイッチデバイスにおいて前記動作モード制御信号の前記反転を受信したことに応答して、前記第２のスイッチデバイスをディセーブルにすることと
を行うように動作可能である、
請求項８に記載の装置。
［Ｃ１４］
前記第１のスイッチデバイスが前記動作モード制御信号を受信したことに応答して前記第１のスイッチデバイスをディセーブルにしたことに応答して、前記第１のｐチャネルトランジスタと前記第２のｐチャネルトランジスタとが、
前記第１のｐチャネルトランジスタと前記第２のｐチャネルトランジスタとの両端間に飽和バイアス電圧を生成することと、
飽和モードで前記ラインドライバ回路の出力トランジスタをバイアスするために前記ラインドライバ回路に前記飽和バイアス電圧を印加することと
を行うように動作可能である、請求項１３に記載の装置。
［Ｃ１５］
前記第２のスイッチデバイスが前記動作モード制御信号の前記論理反転を受信したことに応答して前記第２のスイッチデバイスをディセーブルにしたことに応答して、前記第１のｎチャネルトランジスタと前記第２のｎチャネルトランジスタとが、
前記第１のｎチャネルトランジスタと前記第２のｎチャネルトランジスタとの両端間に飽和バイアス電圧を生成することと、
飽和モードで前記ラインドライバ回路の出力トランジスタをバイアスするために前記ラインドライバ回路に前記飽和バイアス電圧を印加することと
を行うように動作可能である、請求項１３に記載の装置。
［Ｃ１６］
前記ラインドライバ回路は、
第３のｎチャネルトランジスタに結合された第３のｐチャネルトランジスタであって、前記第３のｐチャネルトランジスタのドレイン端子が前記第３のｎチャネルトランジスタのソース端子に結合され、前記第３のｐチャネルトランジスタのソース端子が前記第３のｎチャネルトランジスタのドレイン端子に結合され、前記第３のｐチャネルトランジスタのゲート端子が前記バイアス回路の前記第２のｐチャネルトランジスタの前記ゲート端子に結合され、前記第３のｎチャネルトランジスタのゲート端子が前記バイアス回路の前記第１のｎチャネルトランジスタの前記ゲート端子に結合され、前記第３のｐチャネルトランジスタの前記ドレイン端子と前記第３のｎチャネルトランジスタの前記ソース端子との接合が前記接地端子に結合され、前記第３のｐチャネルトランジスタの前記ソース端子と前記第３のｎチャネルトランジスタの前記ドレイン端子との接合が前記電源に結合された、第３のｐチャネルトランジスタと、
前記ライン分割器回路のｎチャネル出力トランジスタに結合された前記ライン分割器回路のｐチャネル出力トランジスタであって、前記ｐチャネル出力トランジスタのソース端子が前記電源に結合され、前記ｐチャネル出力トランジスタのドレイン端子が前記ｎチャネル出力トランジスタのドレイン端子に結合され、前記ｎチャネル出力トランジスタのソース端子が前記接地端子に結合され、前記ｐチャネル出力トランジスタのゲート端子が前記第３のｐチャネルトランジスタの前記ソース端子と前記第３のｎチャネルトランジスタの前記ドレイン端子との前記接合に結合され、前記ｎチャネル出力トランジスタのゲート端子が前記第３のｐチャネルトランジスタの前記ドレイン端子の前記接合に結合され、前記第３のｎチャネルトランジスタの前記ソース端子が前記接地端子に結合され、前記ｐチャネル出力トランジスタの前記ドレイン端子と前記ｎチャネル出力トランジスタの前記ドレイン端子との接合が前記ライン分割器回路の出力端子である、ｐチャネル出力トランジスタと
を備える、請求項８に記載の装置。
［Ｃ１７］
前記第１のスイッチデバイスが第４のｐチャネルトランジスタであり、前記第４のｐチャネルトランジスタのソース端子が前記電源に結合され、前記第４のｐチャネルトランジスタのドレイン端子が前記第１のｐチャネルトランジスタの前記ゲート端子に結合され、前記第４のｐチャネルトランジスタのゲート端子が、前記動作モード制御信号を受信するように動作可能な前記制御端子であり、
前記第２のスイッチデバイスが第４のｎチャネルトランジスタであり、前記第４のｎチャネルトランジスタのソース端子が前記接地端子に結合され、前記第４のｎチャネルトランジスタのドレイン端子が前記第２のｎチャネルトランジスタの前記ゲート端子に結合され、前記第４のｎチャネルトランジスタのゲート端子が、前記動作モード制御信号を受信するように動作可能な前記制御端子である、
請求項１６に記載の装置。
［Ｃ１８］
前記ラインドライバ回路が抵抗性分割器回路をさらに備え、
前記抵抗性分割器回路が、第１の出力スイッチデバイスと、第２の出力スイッチデバイスと、第１の出力抵抗と、第２の出力抵抗とを備え、
前記第１の出力スイッチデバイスの第１の端子が前記電源に結合され、前記第１の出力スイッチデバイスの第２の端子が前記第１の出力抵抗の第１の端子に結合され、前記第１の出力抵抗の第２の出力端子が前記第２の出力抵抗の第１の端子に結合され、前記第２の出力抵抗の第２の端子が前記第２の出力スイッチデバイスの第１の端子に結合され、前記第２の出力スイッチデバイスの第２の端子が前記接地端子に結合され、前記第１の出力スイッチデバイスの制御端子と前記第２の出力スイッチデバイスの制御端子とが、前記動作モード制御信号を受信するように動作可能であり、
前記第１の出力抵抗の前記第２の端子と前記第２の出力抵抗の前記第１の端子とが前記ラインドライバ回路の前記出力端子に結合された、
請求項１６に記載の装置。
［Ｃ１９］
前記第１の出力スイッチデバイスが第４のｐチャネルトランジスタであり、前記第４のｐチャネルトランジスタのドレイン端子が前記電源に結合され、前記第４のｐチャネルトランジスタのソース端子が前記第１の抵抗の前記第１の端子に結合され、前記第４のｐチャネルトランジスタのゲート端子が、前記動作モード制御信号を受信するように動作可能な前記制御端子であり、
前記第２の出力スイッチデバイスが第４のｎチャネルトランジスタであり、前記第４のｎチャネルトランジスタのドレイン端子が前記接地端子に結合され、前記第４のｎチャネルトランジスタのソース端子が前記第２の抵抗の前記第２の端子に結合され、前記第４のｎチャネルトランジスタのゲート端子が、前記動作モード制御信号を受信するように動作可能な前記制御端子である、
請求項１８に記載の装置。
［Ｃ２０］
前記抵抗性分割器回路は、
前記第１のスイッチデバイスの前記制御端子と前記第２のスイッチデバイスの前記制御端子とにおいて前記動作モード制御信号を受信することであって、前記動作モード制御信号は、前記ラインドライバ回路がイネーブルにされることになることを示す、受信することと、
前記ラインドライバ回路がイネーブルにされることになることを示す前記動作モード制御信号を前記抵抗性分割器回路が受信したことに応答して、前記ラインドライバ回路から前記抵抗性分割器回路を分離するために前記第１のスイッチデバイスと前記第２のスイッチデバイスとをディセーブルにすることと
を行うように動作可能である、請求項１８に記載の装置。
［Ｃ２１］
前記抵抗性分割器回路は、
前記第１のスイッチデバイスの前記制御端子と前記第２のスイッチデバイスの前記制御端子とにおいて前記動作モード制御信号を受信することであって、前記動作モード制御信号は、前記ラインドライバ回路がディセーブルにされることになることを示す、受信することと、
前記ラインドライバ回路がディセーブルにされることになることを示す前記動作モード制御信号を前記抵抗性分割器回路が受信したことに応答して、前記ラインドライバ回路の前記出力端子において一定のコモンモード電圧を維持するために前記第１のスイッチデバイスと前記第２のスイッチデバイスとをイネーブルにすることと
を行うように動作可能である、請求項１８に記載の装置。
［Ｃ２２］
通信デバイスが送信動作モードに構成されたか受信動作モードに構成されたかを前記通信デバイスにおいて判断することと、
前記通信デバイスが前記受信動作モードに構成されたと判断したことに応答して、
前記通信デバイスが前記受信動作モードに構成されたことを示す第１の動作モード制御信号を生成することと、
前記通信デバイスが前記受信動作モードに構成されたことを示す前記第１の動作モード制御信号を前記生成することに基づいて、サブスレッショルド状態で前記通信デバイスのラインドライバ回路の出力トランジスタをバイアスするための第１のバイアス電圧を生成することと、
前記通信デバイスが前記送信動作モードに構成されたと判断したことに応答して、
前記通信デバイスが前記送信動作モードに構成されたことを示す第２の動作モード制御信号を生成することと、
前記通信デバイスが前記送信動作モードに構成されたことを示す前記第２の動作モード制御信号を前記生成することに基づいて、飽和状態で前記ラインドライバ回路の出力トランジスタをバイアスするための第２のバイアス電圧を生成することと
を備える方法。
［Ｃ２３］
前記サブスレッショルド状態が、前記出力トランジスタに関連するカットオフ状態と、前記出力トランジスタに関連する前記飽和状態との間の中間動作状態であり、前記出力トランジスタが、前記カットオフ状態で構成されたとき、オフに切り替えられ、前記出力トランジスタが、前記飽和状態で構成されたとき、オンに切り替えられる、請求項２２に記載の方法。
［Ｃ２４］
前記通信デバイスが前記受信動作モードに構成されたと判断したことに応答して、
前記通信デバイスの抵抗性分割器回路の出力端子において一定の出力コモンモード電圧を維持するために前記第１の動作モード制御信号を前記抵抗性分割器回路に与えることと、
前記通信デバイスが前記受信動作モードに構成されたと判断したことに応答して、前記通信デバイスがそれと結合された通信媒体から前記抵抗性分割器回路を分離するために前記第２の動作モード制御信号を前記抵抗性分割器回路に与えることと
をさらに備える、請求項２２に記載の方法。
【図１】
0005739074.tif 000002
【図２Ａ】
0005739074.tif 000003
【図２Ｂ】
0005739074.tif 000004
【図３】
0005739074.tif 000005
【図４】
0005739074.tif 000006
【図５】
0005739074.tif 000007